(57)【特許請求の範囲】
【請求項１】
マトリクス状に配置された複数の画素ＴＦＴを有する画素マトリクス回路と、
実質的にしきい値を持たない強誘電性の液晶材料と、
を有し、
前記画素ＴＦＴに、ある画像情報に対応する階調信号が供給されることにより画素に電圧が印加され、前記印加された電圧の大きさに応じて前記液晶材料の透過率が変化し、階調表示が得られる表示装置であって、
前記画素ＴＦＴに同じ前記階調信号が１フレーム期間の間に複数回供給されることにより、前記画素に同一極性の電圧が複数回印加されることを特徴とする表示装置。
【請求項２】
マトリクス状に配置された複数の画素ＴＦＴを有する画素マトリクス回路と、
印加電圧に応じて連続的に透過率が変化する液晶材料と、
を有し、
前記画素ＴＦＴに、ある画像情報に対応する階調信号が供給されることにより画素に電圧が印加され、前記印加された電圧の大きさに応じて前記液晶材料の透過率が変化し、階調表示が得られる表示装置であって、
前記画素ＴＦＴに同じ前記階調信号が１フレーム期間の間に複数回供給されることにより、前記画素に同一極性の電圧が複数回印加されることを特徴とする表示装置。
【請求項３】
マトリクス状に配置された複数の画素ＴＦＴを有する画素マトリクス回路と、
印加電圧に応じて連続的に光学的特性が変調される表示媒体と、
を有し、
前記画素ＴＦＴに、ある画像情報に対応する階調信号が供給されることにより画素に電圧が印加され、前記印加された電圧の大きさに応じて前記表示媒体の光学的特性が変調され、階調表示が得られる表示装置であって、
前記画素ＴＦＴに同じ前記階調信号が１フレーム期間の間に複数回供給されることにより、前記画素に同一極性の電圧が複数回印加されることを特徴とする表示装置。
【請求項４】
前記複数の画素ＴＦＴを駆動する、複数のＴＦＴによって構成されたソース信号線側駆動回路およびゲイト信号線側駆動回路を有し、
前記画素マトリクス回路と、前記ソース信号線側駆動回路および前記ゲイト信号線側駆動回路とは、同じ絶縁基板上に形成されることを特徴とする請求項１乃至３のいずれか一に記載の表示装置。
【請求項５】
前記１フレーム期間は第１乃至第４のサブフレーム期間を有し、画面の書き換えは２４０Ｈｚで行われることを特徴とする請求項１乃至４のいずれか一に記載の表示装置。
【請求項６】
前記１フレーム期間はｎ個のサブフレーム期間を有し、画面の書き換えはｎ×６０Ｈｚで行われることを特徴とする請求項１乃至４のいずれか一に記載の表示装置。
【請求項７】
前記サブフレーム期間は、前記１フレーム期間をｎ等分した期間であることを特徴とする請求項６に記載の表示装置。
【請求項８】
前記複数の画素ＴＦＴおよび前記複数のＴＦＴは、触媒元素を用いた結晶化工程を行うことにより形成されることを特徴とする請求項４に記載の表示装置。
【請求項９】
前記しきい値を持たない強誘電性の液晶材料は、反強誘電性液晶であることを特徴とする請求項１に記載の表示装置。
【請求項１０】
前記表示媒体は、エレクトロルミネセンス素子またはエレクトロクロミクス素子であることを特徴とする請求項３に記載の表示装置。
【請求項１１】
マトリクス状に配置された複数の画素ＴＦＴに順次階調信号を供給することにより複数の画素に電圧を印加し、印加した前記電圧の大きさに応じて表示媒体の光学的特性を変調することにより画像を形成する表示装置の駆動方法において、
同じ画像情報に対応する同一極性の前記電圧を、１フレーム期間の間に対応する画素に複数回印加するステップを含むことを特徴とする表示装置の駆動方法。
【発明の詳細な説明】
【０００１】
【発明が属する技術分野】
【０００２】
本発明は、アクティブマトリクス型の半導体表示装置に関する。特にアクティブマトリクス型の液晶表示装置に関する。
【０００３】
【従来の技術】
【０００４】
最近安価なガラス基板上に半導体薄膜を形成した半導体装置、例えば薄膜トランジスタ（ＴＦＴ）を作製する技術が急速に発達してきている。その理由は、アクティブマトリクス型半導体表示装置（特にアクティブマトリクス型液晶表示装置）の需要が高まってきたことによる。
【０００５】
アクティブマトリクス型液晶表示装置は、マトリクス状に配置された数十〜数百万個もの各画素にＴＦＴが配置され、各画素電極に出入りする電荷をＴＦＴのスイッチング機能により制御するものである。
【０００６】
従来、アクティブマトリクス型液晶表示装置には、ネマチック液晶を用いたＴＮ（ツイストネマチック）モードが一般に採用されてきたが、最近、しきい値のない反強誘電性液晶を用いたアクティブマトリクス型液晶表示装置が注目を浴びている。
【０００７】
しきい値のない反強誘電性液晶を用いたアクティブマトリクス型の液晶表示装置は、例えば、▲１▼特開平９−５００４９号公報、▲２▼特開平９−５００５０号公報、▲３▼特開平９−５９６２４、あるいは▲４▼ＬＣＤ  Ｉｎｔｅｌｌｉｇｅｎｃｅ、１９９７年１２月号、ｐ７７〜ｐ８０、▲５▼ＬＣＤ  Ｉｎｔｅｌｌｉｇｅｎｃｅ、１９９７年１２月号、ｐ８１〜ｐ８５等に記載されている。
【０００８】
上記の▲１▼〜▲５▼の文献に記載されているアクティブマトリクス型の液晶表示装置は、Ｖ字型の印加電圧−透過率曲線を示す反強誘電性液晶材料が用いられている。この反強誘電性液晶は、単純マトリクス液晶表示装置に用いられている反強誘電性液晶材料とは異なり、ＴＮモードのネマチック液晶材料のようにヒステリシスを持たず、かつしきい値電圧が低いことに特徴がある。
【０００９】
文献▲１▼〜▲３▼および▲５▼では、ＴＮモードで通常行われている交流駆動が採用されている。これは、あるＴＦＴにおいて、連続するフレームでの選択期間に、表示階調に応じて極性が反対で絶対値が同一の電圧を有する駆動パルスによって書き込みを行うものである。
【００１０】
反強誘電性液晶をＴＦＴで駆動する場合、ＴＦＴのゲイトが開いている書き込み期間（選択期間）では応答が高速に進行する。しかし、ＴＦＴのゲイトが閉じている保持期間（非選択期間）では、反強誘電性液晶にかかっている電圧は減少する。文献▲１▼〜▲３▼および▲５▼では、書き込み期間は６０μｓ程であるが、保持期間中に反強誘電性液晶にかかっている電圧が減少することが示されている。このことにより、入射光の透過率が変化し、コントラストの大変低い表示装置となってしまう。
【００１１】
また、献▲１▼〜▲３▼および▲５▼では、書き込み期間は６０μｓ程度であり、従来のテレビジョン規格を対象としたものであると考えられる。高解像度の表示装置を実現する場合には、書き込み期間をこれよりも短くする必要がある。書き込み期間をこれよりも短くすると、反強誘電性液晶の応答が完全に終結しないうちに書き込みが終了してしまうことになり、保持期間中の反強誘電性液晶にかかっている電圧はさらに減少することになる。よって、入射光の透過率が変化し、コントラストの大変低くなり、高解像度の表示装置は実現できない。
【００１２】
一方、文献▲４▼では、文献▲１▼〜▲３▼および▲５▼よりは高解像度（ＸＧＡ）の表示装置を対象にしており、書き込み期間は２０μｓ程度である。ただ、この期間内で反強誘電性液晶の応答を終結させることは現在の材料では不可能である。そこで、文献▲４▼では、上述したような交流駆動を採用せず、擬似直流駆動という駆動方法を採用している。この擬似直流駆動では、１フレームごとに信号電圧線の極性を反転させるのではなく、一定期間同一極性で書き込んだ後、極性を反転させて逆極性で書き込む。このプロセスを繰り返す。さらに、ある信号を書き込む場合、最初のフレームで書き込めなかった分を後続のフレームで書き込むようにしている。
【００１３】
文献▲４▼では、高解像度（ＸＧＡ）の表示装置を実現するために書き込み期間を２０μｓと短くすることによる反強誘電性液晶の応答不良を上述した方法によって行っている。しかし、このような方法をもってでも、反強誘電性液晶の応答不良を完全に補うことはできず、保持期間中の電圧の低下を避けることができない。しかも、さらに高解像度の表示装置を実現するためには、さらに書き込み期間を短くする必要があり、上述した方法では反強誘電性液晶の応答不良を補うことはできない。
【００１４】
【発明が解決しようとする課題】
【００１５】
そこで、本願発明は、上述したことを鑑みてなされたものであり、高精細・高解像度のアクティブマトリクス型の半導体表示装置、特に反強誘電性液晶を用いた液晶表示装置を提供することを課題とする。
【００１６】
【課題を解決するための手段】
【００１７】
本発明のある実施形態によると、
マトリクス状に配置された複数の画素ＴＦＴを有する画素マトリクス回路と、
前記複数の画素ＴＦＴを駆動する、複数のＴＦＴによって構成されたソース信号線側駆動回路およびゲイト信号線側駆動回路と、
実質的にしきい値を持たない強誘電性の液晶材料と、
を備えた半導体表示装置であって、
前記画素ＴＦＴには、ある画像情報に対応する階調信号が複数回供給されることを特長とする半導体表示装置が提供される。このことによって上記目的が達成される。
【００１８】
前記画素マトリクス回路と、前記ソース信号線側駆動回路および前記ゲイト信号線側駆動回路とは、絶縁基板上に一体形成されるのが好ましい。
【００１９】
前記複数の画素ＴＦＴおよび前記複数のＴＦＴのうちＮチャネル型ＴＦＴのキャリアの移動度が、１５０ｃｍ2／Ｖｓ以上であることが好ましい。
【００２０】
前記複数の画素ＴＦＴおよび前記複数のＴＦＴのうちＮチャネル型ＴＦＴのキャリアの移動度のＳ値が、０．１５Ｖ／ｄｅｃ以下であることが好ましい。
【００２１】
前記複数の画素ＴＦＴおよび前記複数のＴＦＴのしきい値電圧は、ＰチャネルＴＦＴにおいては−１．０〜０．０Ｖであり、ＮチャネルＴＦＴにおいては０．０Ｖ〜１．０Ｖであることが好ましい。
【００２２】
前記複数の画素ＴＦＴおよび前記複数のＴＦＴは、触媒を用いた結晶化工程を通して作製されることが好ましい。
【００２３】
前記しきい値を持たない強誘電性の液晶材料は、反強誘電性液晶であることが好ましい。
【００２４】
また、本発明のある実施形態によると、
マトリクス状に配置された複数の画素ＴＦＴに順次階調電圧を印加し、画像を形成する半導体表示装置の駆動方法において、
ある画像情報に対応する階調電圧を、対応する画素ＴＦＴに複数回印加するステップを含む半導体表示装置の駆動方法が提供される。このことによって上記目的が達成される。
【００２５】
ここで、以下の実施例をもって本発明のアクティブマトリクス型液晶表示装置の詳細について説明する。ただし、以下の実施例に記載されているアクティブマトリクス型液晶表示装置は、本発明のある実施形態であり、本発明のアクティブマトリクス型液晶表示装置は、以下の実施例に限定されるわけではない。
【００２６】
【実施例】
【００２７】
（実施例１）
【００２８】
図１に、本発明のアクティブマトリクス型液晶表示装置の概略構成図を示す。図１に示すように、本発明のアクティブマトリクス型液晶表示装置は、ソース信号線側駆動回路１０１、ゲイト信号線側駆動回路１０２、ソース信号線１０３、ゲイト信号線１０４、および画素マトリクス回路１０５を備えている。ソース信号線側駆動回路１０１は、シフトレジスタ回路、ラッチ回路、Ｄ／Ａ変換回路、バッファ回路、アナログスイッチ回路等によって構成されている。ゲイト信号線側駆動回路１０２は、シフトレジスタ回路、ラッチ回路、バッファ回路、アナログスイッチ回路等によって構成されている。また、画素マトリクス回路１０５は、マトリクス状に配置された複数の画素ＴＦＴを含んでいる。本実施例のアクティブマトリクス型液晶表示装置は、ＸＧＡ規格（横８００×縦６００）に対応している。
【００２９】
外部からの画像信号１０６（本実施例ではデジタル信号）が、ソース信号線側駆動回路１０１に入力される。ソース信号線側駆動回路１０１は、入力される画像信号をシフトレジスタ回路からのタイミング信号によって取り込み、ラッチ回路やＤ／Ａ変換回路を通して対応する階調電圧を順次ソース信号線１０３に供給する。ソース信号線１０３に供給される階調電圧と、ゲイト信号線１０９に供給される走査信号とによって、画素マトリクス回路１０５の対応する画素ＴＦＴが選択される。選択された画素ＴＦＴには、階調電圧が印加され、反強誘電性液晶への書き込みが行われる。
【００３０】
なお、本実施例で使用する反強誘電性液晶は、無しきい値反強誘電性液晶であり、印加電圧に対する光の透過率を示したグラフが図２に示される。図２に示されるグラフは、本実施例の反強誘電性液晶を使用した液晶表示装置を上下に一対の偏光板で挟持し、液晶表示装置に電圧を印加した場合の光の透過率を示したグラフである。一対の偏光板の透過軸の配置は、反強誘電性液晶の配向方向に基づいて設定されている。すなわち、入射側の偏光板の透過軸は、液晶表示装置のラビング方向にほぼ一致する反強誘電性液晶のスメクティック層の法線方向と、ほぼ平行に設定されている。また、出射側の偏光板の透過軸は、入射側の偏光板にほぼ直角に設定されている。
【００３１】
図２に示されるように、本実施例の反強誘電性液晶を用いた液晶表示装置は、印加電圧に応じて連続的に透過率が変化する。よって、印加電圧に応じた階調表示を得ることができる。
【００３２】
ここで、本実施例の画素ＴＦＴの駆動を詳しく説明するために、図３を参照する。図３には、各画素に印加される走査信号、階調信号、および画素の保持電圧を示したタイミングチャートが示されている。
【００３３】
全ての画素ＴＦＴが選択されるまでに要する期間を１フレーム期間と呼ぶ。本実施例では、１秒間に６０フレームの画像情報の書き換えを行う。つまり６０Ｈｚでフレーム画像の書き換えを行う。よって、１フレーム期間（Ｔｆ）は、Ｔｆ＝１／６０＝約１７ｍｓである。また、あるゲイト信号線に接続される横方向に並ぶ全てのＴＦＴが選択される期間を１ライン期間と呼ぶ。本実施例では、１ライン分の全ての画素ＴＦＴに階調電圧を同時に書き込む、線順次駆動方式を採用している。よって、１ライン期間（＝ある階調信号に対して各画素ＴＦＴが選択される期間（選択期間Ｔｓ））は、Ｔｓ＝１／６０／６００＝約２８μｓである。
【００３４】
本実施例では、選択期間（Ｔｓ）をさらに４分割して、各画素ＴＦＴに階調信号を書き込む。この４分割された選択期間をサブ選択期間（Ｔｓｓ）と呼ぶ。なお、この４分割されたサブ選択期間をそれぞれ、第１のサブ選択期間（Ｔｓｓ1）、第２のサブ選択期間（Ｔｓｓ2）、第３のサブ選択期間（Ｔｓｓ3）、第４のサブ選択期間（Ｔｓｓ4）と呼ぶ。従って、Ｔｓｓ1＝Ｔｓｓ2＝Ｔｓｓ3＝Ｔｓｓ4＝Ｔｓ／４＝約７μｓである。
【００３５】
また、フレーム期間（Ｔｆ）を４分割した期間を、サブフレーム期間（Ｔｓｆ）と呼ぶ。このサブフレーム期間も、それぞれ第１のサブフレーム期間（Ｔｓｆ1）、第２のサブフレーム期間（Ｔｓｆ2）、第３のサブフレーム期間（Ｔｓｆ3）、第４のサブフレーム期間（Ｔｓｆ4）と呼ぶ。また、Ｔｓｆ1＝Ｔｓｆ2＝Ｔｓｆ3＝Ｔｓｆ4＝Ｔｆ／４である。
【００３６】
また、各画素ＴＦＴが選択されていない期間を、非選択期間（Ｔｎｓ）と呼ぶ。
【００３７】
走査信号によって選択された画素ＴＦＴには、第１のサブ選択期間（Ｔｓｓ1）の間、階調信号が供給される。第１のサブ選択期間（Ｔｓｓ1）には、対応する画素ＴＦＴの反強誘電性液晶は高速応答し、画素ＴＦＴに接続されている画素電極と対向電極とその間に挟持される反強誘電性液晶とで形成される容量（画素容量）に電荷が蓄えられる。画素の保持電圧は、この画素容量に依存する。図３の各サブフレーム期間（Ｔｓｆ1〜Ｔｓｆ4）において示されているように、画素ＴＦＴが選択され、階調信号が画素ＴＦＴに供給されている間（Ｔｓｓ1〜Ｔｓｓ4）、保持電圧は上昇する。
【００３８】
その後、走査信号がオフになり、第１のサブ選択期間（Ｔｓｓ1）が終了すると、非選択期間（Ｔｎｓ）となり、画素の保持電圧は下降していく。これは、サブ選択期間が短いため、画素容量に十分に電荷が充電されないためであると考えられる。
【００３９】
非選択期間（Ｔｎｓ）が終了し、第２のサブ選択期間（Ｔｓｓ2）が始まる。
この第２のサブ選択期間（Ｔｓｓ2）には、第１のサブ選択期間（Ｔｓｓ1）において供給された階調信号と同じ階調信号が、画素ＴＦＴに印加される。よって、非選択期間（Ｔｎｓ）において下降した画素の保持電圧は、第２のサブ選択期間（Ｔｓｓ2）の開始に従い上昇する。
【００４０】
第２のサブ選択期間（Ｔｓｓ2）においては、画素容量に電荷がさらに充電される。よって、第２のサブ選択期間（Ｔｓｓ2）が終了し、非選択期間（Ｔｎｓ）が始まっても、前回の非選択期間中に画素の保持電圧が下降した程は、画素の保持電圧は下降しない。
【００４１】
非選択期間（Ｔｎｓ）が終了し、第３のサブ選択期間（Ｔｓｓ2）が開始されると、第１および第２のサブ選択期間（Ｔｓｓ1およびＴｓｓ2）において供給された階調信号と同じ階調信号が画素ＴＦＴに供給される。このときも、画素容量に電荷がさらに充電される。よって、第３のサブ選択期間（Ｔｓｓ3）が終了し、非選択期間（Ｔｎｓ）が始まっても、前回の非選択期間中に画素の保持電圧が下降した程は、画素の保持電圧は下降しない。
【００４２】
また、非選択期間（Ｔｎｓ）が終了し、第４のサブ選択期間（Ｔｓｓ4）が開始されると、第１、第２および第３のサブ選択期間（Ｔｓｓ1、Ｔｓｓ2およびＴｓｓ3）において供給された階調信号と同じ階調信号が画素ＴＦＴに供給される。このときも、画素容量に電荷がさらに充電される。よって、第４のサブ選択期間（Ｔｓｓ3）が終了し、非選択期間（Ｔｎｓ）が始まっても、前回の非選択期間中に画素の保持電圧が下降した程は、画素の保持電圧は下降しない。
【００４３】
次に、別の画像情報に対応する階調信号の供給が始まり、上述したような、第１〜第４のサブフレーム期間が繰り返される。
【００４４】
このように、ある画像に対応する階調信号が供給される選択期間（Ｔｓ）を４つのサブ選択期間（Ｔｓｓ1、Ｔｓｓ2、Ｔｓｓ3、およびＴｓｓ4）に分割し、画素ＴＦＴに同じ階調信号を供給することによって、画素の保持電圧の降下を最小限度に小さくすることができる。
【００４５】
なお、本実施例では、画像情報の書き換えを６０Ｈｚで行っているが、サブフレーム期間（Ｔｓｆ）を考えると、実質的には、６０×４＝２４０Ｈｚでサブフレームによる画面の書き換えを行っていることになる。
【００４６】
１サブ選択期間（Ｔｓｓ）は、約７μｓであり、従来のアモルファスシリコンを使用したＴＦＴでは、このような駆動回路を実現することができない。
【００４７】
そこで、以下に本実施例のアクティブマトリクス型液晶表示装置を実現することのできる一製造方法を以下に説明する。ただし、以下の製造方法は、本実施例のアクティブマトリクス型液晶表示装置を実現する一実施例にすぎず、他の製造方法によっても本発明のアクティブマトリクス型液晶表示装置が実現され得る。
【００４８】
ここでは、絶縁表面を有する基板上に複数のＴＦＴを形成し、画素マトリクス回路、駆動回路、およびロジック回路等をモノリシックに構成する例を図４〜図７に示す。なお、本実施例では、画素マトリクス回路の１つの画素と、他の回路（駆動回路、ロジック回路等）の基本回路であるＣＭＯＳ回路とが同時に形成される様子を示す。また、本実施例では、Ｐチャネル型ＴＦＴとＮチャネル型ＴＦＴとがそれぞれ１つのゲイト電極を備えている場合について、その作製工程を説明するが、ダブルゲイト型やトリプルゲイト型のような複数のゲイト電極を備えたＴＦＴによるＣＭＯＳ回路をも同様に作製することができる。
【００４９】
図４を参照する。まず、絶縁表面を有する基板として石英基板４０１を準備する。石英基板の代わりに熱酸化膜を形成したシリコン基板を用いることもできる。また、石英基板上に一旦非晶質珪素膜を形成し、それを完全に熱酸化して絶縁膜とする様な方法をとっても良い。さらに、絶縁膜として窒化珪素膜を形成した石英基板、セラミックス基板またはシリコン基板を用いても良い。
【００５０】
４０２は非晶質珪素膜であり、最終的な膜厚（熱酸化後の膜減りを考慮した膜厚）が１０〜７５ｎｍ（好ましくは１５〜４５ｎｍ）となる様に調節する。なお、成膜に際して膜中の不純物濃度の管理を徹底的に行うことは重要である。
【００５１】
なお、非晶質珪素膜の成膜に際して膜中の不純物濃度の管理を徹底的に行うことが重要である。本実施例の場合、非晶質珪素膜４０２中では結晶化を阻害する不純物であるＣ（炭素）およびＮ（窒素）の濃度はいずれも５×１０18ａｔｏｍｓ／ｃｍ3未満（代表的には５×１０17ａｔｏｍｓ／ｃｍ3以下、好ましくは２×１０17ａｔｏｍｓ／ｃｍ3以下）、Ｏ（酸素）は１．５×１０19ａｔｏｍｓ／ｃｍ3未満（代表的には１×１０18ａｔｏｍｓ／ｃｍ3以下、好ましくは５×１０17ａｔｏｍｓ／ｃｍ3以下）となる様に管理する。なぜならば各不純物がこれ以上の濃度で存在すると、後の結晶化の際に悪影響を及ぼし、結晶化後の膜質を低下させる原因となるからである。本明細書中において膜中の上記の不純物元素濃度は、ＳＩＭＳ（質量２次イオン分析）の測定結果における最小値で定義される。
【００５２】
上記構成を得るため、本実施例で用いる減圧熱ＣＶＤ炉は定期的にドライクリーニングを行い、成膜室の清浄化を図っておくことが望ましい。ドライクリーニングは、２００〜４００℃程度に加熱した炉内に１００〜３００ｓｃｃｍのＣｌＦ3（フッ化塩素）ガスを流し、熱分解によって生成したフッ素によって成膜室のクリーニングを行えば良い。
【００５３】
なお、本出願人の知見によれば炉内温度３００℃とし、ＣｌＦ3ガスの流量を３００ｓｃｃｍとした場合、約２μｍ厚の付着物（主に珪素を主成分する）を４時間で完全に除去することができる。
【００５４】
また、非晶質珪素膜４０２中の水素濃度も非常に重要なパラメータであり、水素含有量を低く抑えた方が結晶性の良い膜が得られる様である。そのため、非晶質珪素膜４０２の成膜は減圧熱ＣＶＤ法であることが好ましい。なお、成膜条件を最適化することでプラズマＣＶＤ法を用いることも可能である。
【００５５】
次に、非晶質珪素膜４０２の結晶化工程を行う。結晶化の手段としては特開平７−１３０６５２号公報記載の技術を用いる。同公報の実施例１および実施例２のどちらの手段でも良いが、本実施例では、同広報の実施例２に記載した技術内容（特開平８−７８３２９号公報に詳しい）を利用するのが好ましい。
【００５６】
特開平８−７８３２９号公報記載の技術は、まず触媒元素の添加領域を選択するマスク絶縁膜４０３を形成する。マスク絶縁膜４０３は触媒元素を添加するために複数箇所の開口部を有している。この開口部の位置によって結晶領域の位置を決定することができる。
【００５７】
そして、非晶質珪素膜の結晶化を助長する触媒元素としてニッケル（Ｎｉ）を含有した溶液をスピンコート法により塗布し、Ｎｉ含有層４０４を形成する。なお、触媒元素としてはニッケル以外にも、コバルト（Ｃｏ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、ゲルマニウム（Ｇｅ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）等を用いることができる（図４（Ａ））。
【００５８】
また、上記触媒元素の添加工程は、レジストマスクを利用したイオン注入法またはプラズマドーピング法を用いることもできる。この場合、添加領域の占有面積の低減、横成長領域の成長距離の制御が容易となるので、微細化した回路を構成する際に有効な技術となる。
【００５９】
次に、触媒元素の添加工程が終了したら、４５０℃で１時間程度の水素出しの後、不活性雰囲気、水素雰囲気または酸素雰囲気中において５００〜７００℃（代表的には５５０〜６５０℃）の温度で４〜２４時間の加熱処理を加えて非晶質珪素膜４０２の結晶化を行う。本実施例では窒素雰囲気で５７０℃で１４時間の加熱処理を行う。
【００６０】
この時、非晶質珪素膜４０２の結晶化はニッケルを添加した領域４０５および４０６で発生した核から優先的に進行し、基板４０１の基板面に対してほぼ平行に成長した結晶領域４０７および４０８が形成される。この結晶領域４０７および４０８を横成長領域と呼ぶ。横成長領域は比較的揃った状態で個々の結晶が集合しているため、全体的な結晶性に優れるという利点がある（図４（Ｂ））。
【００６１】
なお、上述の特開平７−１３０６５２号公報の実施例１に記載された技術を用いた場合も微視的には横成長領域と呼びうる領域が形成されている。しかしながら、核発生が面内において不均一に起こるので結晶粒界の制御性の面で難がある。
【００６２】
結晶化のための加熱処理が終了したら、マスク絶縁膜４０３を除去してパターニングを行い、横成長領域４０７および４０８でなる島状半導体層（活性層）４０９、４１０、および４１１を形成する（図４（Ｃ））。
【００６３】
ここで４０９はＣＭＯＳ回路を構成するＮチャネル型ＴＦＴの活性層、４１０はＣＭＯＳ回路を構成するＰチャネル型ＴＦＴの活性層、４１１は画素マトリクス回路を構成するＮチャネル型ＴＦＴ（画素ＴＦＴ）の活性層である。
【００６４】
活性層４０９、４１０、および４１１を形成したら、その上に珪素を含む絶縁膜でなるゲイト絶縁膜４１２を成膜する（図４（Ｃ））。
【００６５】
そして、次に図４（Ｄ）に示す様に触媒元素（ニッケル）を除去または低減するための加熱処理（触媒元素のゲッタリングプロセス）を行う。この加熱処理は処理雰囲気中にハロゲン元素を含ませ、ハロゲン元素による金属元素のゲッタリング効果を利用するものである。
【００６６】
なお、ハロゲン元素によるゲッタリング効果を十分に得るためには、上記加熱処理を７００℃を超える温度で行なうことが好ましい。この温度以下では処理雰囲気中のハロゲン化合物の分解が困難となり、ゲッタリング効果が得られなくなる恐れがある。
【００６７】
そのため本実施例ではこの加熱処理を７００℃を超える温度で行い、好ましくは８００〜１０００℃（代表的には９５０℃）とし、処理時間は０．１〜６ｈｒ、代表的には０．５〜１ｈｒとする。
【００６８】
なお、本実施例では酸素雰囲気中に対して塩化水素（ＨＣｌ）を０．５〜１０体積％（本実施例では３体積％）の濃度で含有させた雰囲気中において、９５０℃で、３０分の加熱処理を行う例を示す。ＨＣｌ濃度を上記濃度以上とすると、活性層４０９、４１０、および４１１の表面に膜厚程度の凹凸が生じてしまうため好ましくない。
【００６９】
また、ハロゲン元素を含む化合物してＨＣｌガスを用いる例を示したが、それ以外のガスとして、代表的にはＨＦ、ＮＦ3、ＨＢｒ、Ｃｌ2、ＣｌＦ3、ＢＣｌ2、Ｆ2、Ｂｒ2等のハロゲンを含む化合物から選ばれた一種または複数種のものを用いることができる。
【００７０】
この工程においては活性層４０９、４１０、および４１１中のニッケルが塩素の作用によりゲッタリングされ、揮発性の塩化ニッケルとなって大気中へ離脱して除去されると考えられる。そして、この工程により活性層４０９、４１０、および４１１中のニッケルの濃度は５×１０17ａｔｏｍｓ／ｃｍ3以下にまで低減される。
【００７１】
なお、５×１０17ａｔｏｍｓ／ｃｍ3という値はＳＩＭＳ（質量二次イオン分析）の検出下限である。本出願人が試作したＴＦＴを解析した結果、１×１０18ａｔｏｍｓ／ｃｍ3以下（好ましくは５×１０17ａｔｏｍｓ／ｃｍ3以下）ではＴＦＴ特性に対するニッケルの影響は確認されなかった。ただし、本明細書中における不純物濃度は、ＳＩＭＳ分析の測定結果の最小値でもって定義される。
【００７２】
また、上記加熱処理により活性層４０９、４１０、および４１１とゲイト絶縁膜４１２との界面では熱酸化反応が進行し、熱酸化膜の分だけゲイト絶縁膜４１２の膜厚は増加する。この様にして熱酸化膜を形成すると、非常に界面準位の少ない半導体／絶縁膜界面を得ることができる。また、活性層端部における熱酸化膜の形成不良（エッジシニング）を防ぐ効果もある。
【００７３】
また、触媒元素のゲッタリングプロセスを、マスク絶縁膜４０３を除去した後、活性層をパターンニングする前に行なってもよい。また、触媒元素のゲッタリングプロセスを、活性層をパターンニングした後に行なってもよい。また、いずれのゲッタリングプロセスを組み合わせて行なってもよい。
【００７４】
なお、触媒元素のゲッタリングプロセスを、Ｐ（リン）を用いることによって行うこともできる。このリンによるゲッタリングプロセスを上述したゲッタリングプロセスに組み合わせても良い。また、リンによるゲッタリングプロセスのみを用いても良い。
【００７５】
さらに、上記ハロゲン雰囲気における加熱処理を施した後に、窒素雰囲気中で９５０℃で１時間程度の加熱処理を行なうことで、ゲイト絶縁膜４１２の膜質の向上を図ることも有効である。
【００７６】
なお、ＳＩＭＳ分析により活性層４０９、４１０、および４１１中にはゲッタリング処理に使用したハロゲン元素が、１×１０15ａｔｏｍｓ／ｃｍ3〜１×１０20ａｔｏｍｓ／ｃｍ3の濃度で残存することも確認されている。また、その際、活性層４０９、４１０、および４１１と加熱処理によって形成される熱酸化膜との間に前述のハロゲン元素が高濃度に分布することがＳＩＭＳ分析によって確かめられている。
【００７７】
また、他の元素についてもＳＩＭＳ分析を行った結果、代表的な不純物であるＣ（炭素）、Ｎ（窒素）、Ｏ（酸素）、Ｓ（硫黄）はいずれも５×１０18ａｔｏｍｓ／ｃｍ3未満（典型的には１×１０18ａｔｏｍｓ／ｃｍ3以下）であることが確認された。
【００７８】
次に、図示しないアルミニウムを主成分とする金属膜を成膜し、パターニングによって後のゲイト電極の原型４１３、４１４、および４１５を形成する。本実施例では２ｗｔ％のスカンジウムを含有したアルミニウム膜を用いる（図５（Ａ））。
【００７９】
次に、特開平７−１３５３１８号公報記載の技術により多孔性の陽極酸化膜４１６、４１７、および４１８、無孔性の陽極酸化膜４１９、４２０、および４２１、ゲイト電極４２２、４２３、および４２４を形成する（図５（Ｂ））。
【００８０】
こうして図５（Ｂ）の状態が得られたら、次にゲイト電極４２２、４２３、および４２４、多孔性の陽極酸化膜４１６、４１７、および４１８をマスクとしてゲイト絶縁膜４１２をエッチングする。そして、多孔性の陽極酸化膜４１６、４１７、および４１８を除去して図５（Ｃ）の状態を得る。なお、図５（Ｃ）において４２５、４２６、および４２７で示されるのは加工後のゲイト絶縁膜である。
【００８１】
次に、一導電性を付与する不純物元素の添加工程を行う。不純物元素としてはＮチャネル型ならばＰ（リン）またはＡｓ（砒素）、Ｐ型ならばＢ（ボロン）またはＧａ（ガリウム）を用いれば良い。
【００８２】
本実施例では、Ｎチャネル型およびＰチャネル型のＴＦＴを形成するための不純物添加をそれぞれ２回の工程に分けて行う。
【００８３】
最初に、Ｎチャネル型のＴＦＴを形成するための不純物添加を行う。まず、１回目の不純物添加（本実施例ではＰ（リン）を用いる）を高加速電圧８０ｋｅＶ程度で行い、ｎ-領域を形成する。このｎ-領域は、Ｐイオン濃度が１×１０18ａｔｏｍｓ／ｃｍ3〜１×１０19ａｔｏｍｓ／ｃｍ3となるように調節する。
【００８４】
さらに、２回目の不純物添加を低加速電圧１０ｋeＶ程度で行い、ｎ+領域を形成する。この時は、加速電圧が低いので、ゲイト絶縁膜がマスクとして機能する。また、このｎ+領域は、シート抵抗が５００Ω以下（好ましくは３００Ω以下）となるように調節する。
【００８５】
以上の工程を経て、ＣＭＯＳ回路を構成するＮチャネル型ＴＦＴのソース領域４２８、ドレイン領域４２９、低濃度不純物領域４３０、チャネル形成領域４３１が形成される。また、画素ＴＦＴを構成するＮチャネル型ＴＦＴのソース領域４３３、ドレイン領域１０３３、低濃度不純物領域４３４、チャネル形成領域４３５が確定する（図５（Ｄ））。
【００８６】
なお、図５（Ｄ）に示す状態ではＣＭＯＳ回路を構成するＰチャネル型ＴＦＴの活性層は、Ｎチャネル型ＴＦＴの活性層と同じ構成となっている。
【００８７】
次に、図６（Ａ）に示すように、Ｎチャネル型ＴＦＴを覆ってレジストマスク１０３６を設け、Ｐ型を付与する不純物イオン（本実施例ではボロンを用いる）の添加を行う。
【００８８】
この工程も前述の不純物添加工程と同様に２回に分けて行うが、Ｎチャネル型をＰチャネル型に反転させる必要があるため、前述のＰイオンの添加濃度の数倍程度の濃度のＢ（ボロン）イオンを添加する。
【００８９】
こうしてＣＭＯＳ回路を構成するＰチャネル型ＴＦＴのソース領域４３７、ドレイン領域４３８、低濃度不純物領域４３９、チャネル形成領域４４０が形成される（図６（Ａ））。
【００９０】
以上の様にして活性層が完成したら、ファーネスアニール、レーザーアニール、ランプアニール等の組み合わせによって不純物イオンの活性化を行う。それと同時に添加工程で受けた活性層の損傷も修復される。
【００９１】
次に、層間絶縁膜４４１として酸化珪素膜と窒化珪素膜との積層膜を形成し、コンタクトホールを形成した後、ソース電極４４２、４４３、および４４４、ドレイン電極４４５、４４６を形成して図６（Ｂ）に示す状態を得る。なお、層間絶縁膜４４１として有機性樹脂膜を用いることもできる。
【００９２】
図６（Ｃ）に示す状態が得られたら、有機性樹脂膜からなる第１の層間絶縁膜４４７を０．５〜３μｍの厚さに形成する。有機性樹脂膜としては、ポリイミド、アクリル、ポリイミドアミド等が用いられる。有機性樹脂膜の利点は、成膜方法が簡単である点、容易に膜厚を厚くできる点、比誘電率が低いので寄生容量を低減できる点、平坦性に優れている点などが挙げられる。なお、上述した以外の有機性樹脂膜を用いることもできる。
【００９３】
次に、第１の層間絶縁膜４４７上に遮光性を有する膜でなるブラックマトリクス４４８を１００ｎｍの厚さに形成する。なお、本実施例では、ブラックマトリクス４４８としてチタン膜を用いるが、黒色顔料を含む樹脂膜等を用いることもできる。
【００９４】
なお。ブラックマトリクス４４８にチタン膜を用いる場合には、駆動回路や他の周辺回路部の配線の一部をチタンによって形成することができる。このチタンの配線は、ブラックマトリクス４４８の形成時に、同時に形成され得る。
【００９５】
ブラックマトリクス４４８を形成したら、第２の層間絶縁膜４４９として酸化珪素膜、窒化珪素膜、有機性樹脂膜のいずれかまたはそれらの積層膜を０．１〜０．３μｍの厚さに形成する。そして層間絶縁膜４４７および層間絶縁膜４４９にコンタクトホールを形成し、画素電極４５０を１２０ｎｍの厚さに形成する。本実施例の構成によると、ブラックマトリクス４４８と画素電極４５０とが重畳する領域で補助容量が形成されている（図６（Ｃ））。なお、本実施例は透過型のアクティブマトリクス液晶表示装置の例であるため画素電極４５０を構成する導電膜としてＩＴＯ等の透明導電膜を用いる。
【００９６】
次に、基板全体を３５０℃の水素雰囲気で１〜２時間加熱し、素子全体の水素化を行うことで膜中（特に活性層中）のダングリングボンド（不対結合手）を補償する。以上の工程を経て同一基板上にＣＭＯＳ回路および画素マトリクス回路を作製することができる。
【００９７】
次に、図７に示すように、上記の工程によって作製されたアクティブマトリクス基板をもとに、アクティブマトリクス型液晶表示装置を作製する工程を説明する。
【００９８】
図６（Ｃ）の状態のアクティブマトリクス基板に配向膜４５１を形成する。本実施例では、配向膜４５１には、ポリイミドを用いた。次に、対向基板を用意する。対向基板は、ガラス基板４５２、透明導電膜４５３、配向膜４５４とで構成される。
【００９９】
なお、本実施例では、配向膜には、ポリイミド膜を用いた。なお、配向膜形成後、ラビング処理を施した。なお、本実施例では、比較的小さなプレチル角を持つようなポリイミドを用いた。
【０１００】
次に、上記の工程を経たアクティブマトリクス基板と対向基板とを公知のセル組み工程によって、シール材やスペーサ（共に図示せず）などを介して貼り合わせる。その後、両基板の間に液晶材料４５５を注入し、封止剤（図示せず）によって完全に封止する。本実施例では、液晶材料４５５として、無しきい値反強誘電性液晶を用いた。
【０１０１】
よって、図７に示すような透過型のアクティブマトリクス型液晶表示装置が完成する。
【０１０２】
なお本実施例では、１対の偏光板（図示せず）がクロスニコル（１対の偏光板が、それぞれの偏光軸を直交させるような状態）で、液晶パネルを挟持するように配置された。
【０１０３】
よって、本実施例では、液晶表示装置に電圧が印加されていないとき白表示となる、いわゆるノーマリホワイトモードで表示を行うように偏光板の配置が設定されている。
【０１０４】
なお、本実施例の液晶パネルは、ＦＰＣを取り付ける端面のみアクティブマトリクス基板が外部に出ており、残りの３つの端面は揃っている。
【０１０５】
ここで、上述した製造方法によるアクティブマトリクス型液晶表示装置のＮチャネル型ＴＦＴの性能を実測データに基づいて説明する。
【０１０６】
図８を参照する。図８には、上述した製造方法によって作製されたNチャネル型ＴＦＴのドレイン電流−ゲイト電圧曲線（Ｉｄ−Ｖｇ曲線）８０１、８０２、およびキャリア移動度−ゲイト電圧曲線８０３、８０４が示されている。８０１および８０３はドレイン電圧が１４Ｖの時の曲線であり、８０２および８０４はドレイン電圧が１Ｖの時の曲線である。
【０１０７】
なお、本明細書で用いるＴＦＴのキャリア移動度は、ＴＦＴのチャネル長をＬ、チャネル幅をＷ、チャネル面積をＳ、ゲイト絶縁膜厚をｄox、ゲイト絶縁膜の誘電率をε、ゲイト電圧変化をｄＶG、ドレイン電流変化をｄＩp、ドレイン電圧をＶDとした時の算出式
μ＝（Ｌｄox／ＷＳεＶD）×（ｄＩp／ｄＶG）
あるいはこれと同等の式により求められる。
【０１０８】
なお、本実施例では、Ｌ＝６．２μｍ、Ｗ＝８．０μｍ、ゲイト絶縁膜の膜厚を１２０ｎｍとした。
【０１０９】
図８を参照すると、キャリア移動度は、最大値で、２２３．６ｃｍ2／Ｖｓであり、これは本実施例のアクティブマトリクス型液晶表示装置を実現することが出来ることが理解される。また、ドレイン電流も３．２７×１０-4Ａであり、本実施例の各画素の画素容量を充電するのに十分である。さらに、このＴＦＴのＳ値（サブスレショルド係数）は、０．１２Ｖ／ｄｅｃである。このＴＦＴのＳ値は、０．１５Ｖ／ｄｅｃが望ましい。また、しきい値電圧は、Ｎチャネル型ＴＦＴでは、０．０〜１．０Ｖ、Ｐチャネル型ＴＦＴならば、−１．０〜０．０Ｖであることが望ましい。本実施例の製造方法によると、上記の条件を満足するＴＦＴが作製され得る。
【０１１０】
また、比較例として、アモルファスシリコンによるＴＦＴの動作特性の例を挙げてみると、例えば、ＡＭ−ＬＣＤ９６／ＩＤＷ９６、ｐ１９７〜ｐ２００の図３等がある。これによると、ドレイン電流は１０-6Ａ程度である。キャリア移動度に関する記載はないが、０．１ｃｍ2／Ｖｓ程度であると考えられる。
【０１１１】
よって、アモルファスシリコンによるＴＦＴは、本実施例の製造方法によるＴＦＴとは性能において比較にならず、このようなアモルファスシリコンを用いたＴＦＴによっては、本実施例のような駆動回路は実現できない。
【０１１２】
（実施例２）
【０１１３】
上記実施例１では、１フレーム期間（Ｔｆ）を４つのサブフレーム期間（Ｔｓｆ）に４分割することによって、反強誘電性液晶の駆動を行ったが、これに限定されるわけではない。つまり、１フレーム期間をｎ個のサブフレーム期間（Ｔｓｆ1〜Ｔｓｆn）に分割し、同じ画像に対応した階調信号をそれぞれのサブフレーム期間におけるサブ選択期間（Ｔｓｓ1〜Ｔｓｓn）に供給するようにしても良い。
【０１１４】
（実施例３）
【０１１５】
さらに、本発明のアクティブマトリクス型液晶表示装置は、上述したように画素ＴＦＴの線順次走査を行い、その画素数は今後のＡＴＶ（ＡｄｏｖａｎｃｅｄＴＶ）に対応できる程莫大である。よって、ＸＧＡ以上のもの、例えば、横１９２０×縦１２８０のような解像度を有する反強誘電性液晶を用いたアクティブマトリクス型液晶表示装置にも対応できる。この場合、１ライン期間つまり、選択期間は短くなるが、反強誘電性液晶材料をもって上記実施例１の製造方法によると、十分に可能である。
【０１１６】
（実施例４）
【０１１７】
また、上記実施例１〜３は、透過型のアクティブマトリクス型液晶表示装置について説明してきたが、本発明の駆動方法は、反射型のアクティブマトリクス型液晶表示装置にも用いられるのは言うまでもない。また、液晶材料に強誘電性液晶を用い、特殊な配向膜などによって強誘電性液晶のメモリ効果を消去させた場合にも対応できる。
【０１１８】
また、上記実施例１〜３では、表示媒体として液晶を用いる場合につて説明してきたが、印加電圧に応答して光学的特性が変調され得るその他のいかなる表示媒体を有する表示装置に用いてもよい。例えば、エレクトロルミネセンス素子やエレクトロクロミクス素子などを表示媒体として用いてもよい。
【０１１９】
（実施例５）
【０１２０】
上記実施例１〜５の半導体表示装置には様々な用途がある。本実施例では、本発明の半導体表示装置を組み込んだ半導体装置について説明する。
【０１２１】
このような半導体装置には、ビデオカメラ、スチルカメラ、プロジェクタ、ヘッドマウントディスプレイ、カーナビゲーション、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話など）などが挙げられる。それらの一例を図９に示す。
【０１２２】
図９（Ａ）は携帯電話であり、本体９０１、音声出力部９０２、音声入力部９０３、半導体表示装置９０４、操作スイッチ９０５、アンテナ９０６で構成される。
【０１２３】
図９（Ｂ）はビデオカメラであり、本体１００１、半導体表示装置１００２、音声入力部１００３、操作スイッチ１００４、バッテリー１００５、受像部１００６で構成される。
【０１２４】
図９（Ｃ）はモバイルコンピュータであり、本体１１０１、カメラ部１１０２、受像部１１０３、操作スイッチ１１０４、半導体表示装置１１０５で構成される。
【０１２５】
図９（Ｄ）はヘッドマウントディスプレイであり、本体１２０１、半導体表示装置１２０２、バンド部１２０３で構成される。
【０１２６】
図９（Ｅ）はリア型プロジェクタであり、１３０１は本体、１３０２は光源、１３０３は半導体表示装置、１３０４は偏光ビームスプリッタ、１３０５および１３０６はリフレクター、１３０７はスクリーンである。なお、リア型プロジェクタは、視聴者の見る位置によって、本体を固定したままスクリーンの角度を変えることができるのが好ましい。なお、半導体表示装置１３０３を３個（Ｒ、Ｇ、Ｂの光にそれぞれ対応させる）使用することによって、さらに高解像度・高精細のリア型プロジェクタを実現することができる。
【０１２７】
図９（Ｆ）はフロント型プロジェクタであり、本体１４０１、光源１４０２、半導体表示装置１４０３、光学系１４０４、スクリーン１４０５で構成される。なお、半導体表示装置１４０３を３個（Ｒ、Ｇ、Ｂの光にそれぞれ対応させる）使用することによって、さらに高解像度・高精細のフロント型プロジェクタを実現することができる。
【０１２８】
【発明の効果】
【０１２９】
本発明の半導体表示装置は、従来問題であった保持期間（非選択期間）中の電圧の低下を最小限にすることができ、その結果コントラストの良好な映像を得ることができる。
【図面の簡単な説明】
【図１】  本発明のアクティブマトリクス型液晶表示装置の概略構成図である。
【図２】  本発明のアクティブマトリクス型液晶表示装置に用いられる反強誘電性液晶の表示特性を示す図である。
【図３】  本発明のアクティブマトリクス型液晶表示装置の駆動方法を示すタイミングチャートである。
【図４】  本発明のアクティブマトリクス型液晶表示装置の一製造方法例を示す図である。
【図５】  本発明のアクティブマトリクス型液晶表示装置の一製造方法例を示す図である。
【図６】  本発明のアクティブマトリクス型液晶表示装置の一製造方法例を示す図である。
【図７】  本発明のアクティブマトリクス型液晶表示装置の断面図である。
【図８】  本発明のアクティブマトリクス型液晶表示装置のに用いられるＮチャネル型ＴＦＴの特性を示す図である。
【図９】  本発明のアクティブマトリクス型液晶表示装置を組み込んだ半導体装置の例である。
【符号の説明】
１０１    ソース信号線側駆動回路
１０２    ゲイト信号線側駆動回路
１０３    ソース信号線
１０４    ゲイト信号線
１０５    画素マトリクス回路
【図１】
0004059969.tif 000002
【図２】
0004059969.tif 000003
【図３】
0004059969.tif 000004
【図４】
0004059969.tif 000005
【図５】
0004059969.tif 000006
【図６】
0004059969.tif 000007
【図７】
0004059969.tif 000008
【図８】
0004059969.tif 000009
【図９】
0004059969.tif 000010