(57)【特許請求の範囲】
【請求項１】
２端子素子からなるアトミックスイッチを用いて構成されることを特徴とするＮＯＴ回路。
【請求項２】
請求項１記載のＮＯＴ回路において、前記アトミックスイッチは、イオン伝導性および電子伝導性を有する混合導電体材料から成る第１電極と導電性材料から成る第２電極により構成され、前記第１電極と第２電極間に前記混合導電体材料内の可動イオンから成る架橋の形成または消滅によりコンダクタンスが制御可能な素子からなることを特徴とするＮＯＴ回路。
【請求項３】
請求項２記載のＮＯＴ回路において、前記混合導電体材料がＡｇ2 Ｓ，Ａｇ2 Ｓｅ，Ｃｕ2 Ｓ又はＣｕ2 Ｓｅであることを特徴とするＮＯＴ回路。
【請求項４】
請求項２又は３記載のＮＯＴ回路において、前記アトミックスイッチに加え、いずれも２端子素子である、抵抗体、コンデンサーを用いて構成することを特徴とするＮＯＴ回路。
【請求項５】
請求項４記載のＮＯＴ回路において、前記抵抗体、コンデンサーに加え、ダイオードを用いて構成することを特徴とするＮＯＴ回路。
【請求項６】
請求項４記載のＮＯＴ回路において、前記コンデンサーを介して前記アトミックスイッチに印加する電圧を制御することにより、前記アトミックスイッチのコンダクタンスを制御することを特徴とするＮＯＴ回路。
【請求項７】
請求項１から６のいずれか１項記載のＮＯＴ回路と、前記アトミックスイッチを用いたＡＮＤ回路およびＯＲ回路を組み合わせて構成することを特徴とする電子回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、２端子素子のみで構成されたことを特徴とするＮＯＴ回路に係り、特に、対向する電極間においてポイントコンタクトを形成し、又は切断してコンダクタンスを制御する電子素子（以下に後述するアトミックスイッチ）を用いたＮＯＴ回路及びそれを用いた電子回路に関するものである。
【０００２】
【従来の技術】
従来、２端子素子であるダイオードを用いてＡＮＤ回路およびＯＲ回路を構成できることが知られている。
【０００３】
一方、ダイオードだけでは、ＮＯＴ回路を構成できないことも広く知られている。すなわち、従来の２端子素子を用いるだけでは、ＮＯＴ回路を構成することができなかった。このため、ＮＯＴ回路を構成するためには、３端子素子であるトランジスタなどを用いる必要があった。
【０００４】
全ての論理回路は、ＡＮＤ回路、ＯＲ回路及びＮＯＴ回路の組み合わせで構成することができる。すなわち、任意の論理回路を構成するためには、３端子回路が不可欠であった。これらは、例えば、（１）入門エレクトロニクス講座（日刊工業新聞社）、ディジタル回路編、第２巻、第１頁から第７頁に詳しく記載されている。
【０００５】
また、シリコンデバイスの集積化が限界に近づきつつある現在、分子デバイスなど、ｎｍ（ナノメートル）サイズの新しいデバイスの開発が進められている。例えば、（２）ネーチャー第３９３巻第４９頁から第５０頁（１９９８年）〔Ｎａｔｕｒｅ，３９３（１９９８）ｐｐ４９−５０〕に、カーボンナノチューブを用いたトランジスタの実験結果が報告されている。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記した３端子回路は、小型化の阻害要因となっていた。
【０００７】
例えば、上記文献（２）の方法でも、カーボンナノチューブ以外のゲートなどの構造体は既存の半導体デバイスの製造プロセスを応用して作られており、結果として、トランジスタ全体のサイズは従来のものと大差ない。すなわち、ｎｍサイズの素子の開発は、未だ基本原理実証の域を出ていないのが実状であった。
【０００８】
本発明は、上記状況を鑑みて、ｎｍサイズの電子素子を用いたＮＯＴ回路及びそれを用いた電子回路を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明は、上記目的を達成するために、
〔１〕ＮＯＴ回路において、２端子素子のみで構成されたことを特徴とする。
【００１０】
〔２〕ＮＯＴ回路において、２端子素子からなるアトミックスイッチを用いて構成されることを特徴とする。
【００１１】
〔３〕上記〔２〕記載のＮＯＴ回路において、前記アトミックスイッチは、イオン伝導性および電子伝導性を有する混合導電体材料から成る第１電極及び導電性材料から成る第２電極により構成され、前記第１電極と第２電極間に前記混合導電体材料内の可動イオンから成る架橋の形成または消滅によりコンダクタンスが制御可能な素子からなることを特徴とする。
【００１２】
〔４〕上記〔３〕記載のＮＯＴ回路において、前記混合導電体材料がＡｇ2 Ｓ，Ａｇ2 Ｓｅ，Ｃｕ2 Ｓ又はＣｕ2 Ｓｅであることを特徴とする。
【００１３】
〔５〕上記〔３〕又は〔４〕記載のＮＯＴ回路において、前記アトミックスイッチに加え、いずれも２端子素子である、抵抗体、コンデンサーを用いて構成することを特徴とする。
【００１４】
〔６〕上記〔５〕記載のＮＯＴ回路において、前記抵抗体、コンデンサーに加え、ダイオードを用いて構成することを特徴とする。
【００１５】
〔７〕上記〔５〕記載のＮＯＴ回路において、前記コンデンサーを介して前記アトミックスイッチに印加する電圧を制御することにより、前記アトミックスイッチのコンダクタンスを制御することを特徴とする。
【００１６】
〔８〕上記〔２〕から〔７〕のいずれか１項記載のＮＯＴ回路と、前記アトミックスイッチを用いたＡＮＤ回路およびＯＲ回路を組み合わせて構成することを特徴とする。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態について詳細に説明する。
【００１８】
図１は本発明の第１実施例を示すＮＯＴ回路の模式図である。
【００１９】
この図に示すように、導電性部材１上に混合導電体である第１電極２が形成されている。この第１電極２と第２電極３間の電位差を操作することで、混合導電体中の可動イオン（原子）４の第１電極２表面上への金属原子としての析出、又は析出した金属原子の第１電極２内への可動イオン（原子）としての固溶を制御できる。すなわち、第１電極２に対して第２電極３に適当な負電圧を印加すると、電圧と電流の効果により、混合導電体材料中の可動イオン（原子）４が析出し、電極２，３間に架橋５が形成される。この結果、電極２，３間の抵抗が減少する。
【００２０】
逆に、第２電極３に適当な正電圧を印加する場合には、可動イオン（原子）４が混合導電体材料中に固溶し、架橋５が消滅する。つまり、抵抗が増大する。以後、この２端子素子を「アトミックスイッチ」と呼ぶ。なお、この詳しい動作原理に関しては、本願発明者によって、特願２０００−２６５３４４号として提案されている。
【００２１】
アトミックスイッチの第２電極３には、抵抗体６（抵抗値Ｒ１）を介して出力のハイレベルに対応する電圧ＶＨ／２が印加されるとともに、コンデンサー８（容量Ｃ１）を介して、入力端Ｖinが接続されている。一方、アトミックスイッチの第１電極２を構成する導電性部材１には抵抗体７（抵抗値Ｒ２）を介して出力のローレベルに対応する電圧ＶＬが印加されるとともに、出力端Ｖout が接続されている。
【００２２】
ここで、アトミックスイッチのオン状態の抵抗値をＲ（ＯＮ）、オフ状態の抵抗値をＲ（ＯＦＦ）とすると、本発明では、
Ｒ（ＯＦＦ）≫Ｒ２≫Ｒ（ＯＮ）〜Ｒ１
の関係を満たす抵抗体およびアトミックスイッチを用いる。
【００２３】
そして、入力ＶinのハイレベルとしてＶＨをローレベルとしてＶＬを用いると、入力ＶinがＶＬのとき出力Ｖout がＶＨ／２となり、入力ＶinがＶＨのとき出力Ｖout がＶＬとなる。すなわち入力がハイレベルの時に出力がローレベルとなり、入力がローレベルの時に出力がハイレベルとなり、ＮＯＴ回路として動作する。
【００２４】
以下、第１電極２としてＡｇ上に形成されたＡｇ2 Ｓを、第２電極３としてはＰｔを用いたアトミックスイッチを用いた場合の実施例を説明するが、Ａｇ2 Ｓｅ、Ｃｕ2 Ｓ又はＣｕ2 Ｓｅなど他の混合導電体およびＰｔ以外の金属を用いたアトミックスイッチを用いてもＮＯＴ回路を構成できることは言うまでもない。
【００２５】
上記したように、本発明では、混合導電体材料からなる第１電極２と導電性材料から成る第２電極３で構成される２端子素子であるアトミックスイッチを用いることにより２端子素子のみによるＮＯＴ回路を実現する。
【００２６】
ここで、入力ＶinのハイレベルとしてＶＨを、ローレベルとしてＶＬ（０Ｖ）を用いる場合を例に取り、図１に示すＮＯＴ回路の動作原理を図２を用いて詳細に説明する。
【００２７】
時刻ｔ１において、入力Ｖinがローレベル（ＶＬ）からハイレベル（ＶＨ）に変化すると〔図２（ａ）参照〕、コンデンサー８に電荷Ｑ＝Ｃ１×ＶＨ（Ｃ１はコンデンサーの容量）が蓄積される。このとき、一時的に流れる電流のために、アトミックスイッチの第２電極３側の電位Ｖin′は、図２（ｂ）に示すように変化する。すなわち、アトミックスイッチの第２電極３側の電位が、第１電極２側の電位よりも一時的に高くなり、アトミックスイッチがオフ状態（抵抗の高い状態）へと変化する〔図２（ｃ）参照〕。その結果、Ｒ（ＯＦＦ）≫Ｒ２となり、出力Ｖout がＶＬとなる〔図２（ｄ）参照〕。
【００２８】
アトミックスイッチの抵抗が高くなったことで、アトミックスイッチの電極２，３間の電位は、図２（ｅ）に示すように高くなる。スイッチング時間ｔｓは、コンデンサー８の容量Ｃ１と抵抗体６の抵抗値Ｒ１によってほぼ決まる。例えば、コンデンサーの容量Ｃ１を１ｐＦ、抵抗値Ｒ１を１０Ωとすれば、ＧＨｚオーダーのスイッチングが可能になる。
【００２９】
一方、時刻ｔ２において、入力Ｖinがハイレベル（ＶＨ）からローレベル（ＶＬ）に変化すると〔図２（ａ）参照〕、コンデンサー８に蓄積されていた電荷が放出される。このとき一時的に流れる電流によって、アトミックスイッチの第２電極３側の電位Ｖin′は、図２（ｂ）に示すように変化する。すなわち、アトミックスイッチの第２電極３側の電位が、第１電極２側の電位よりも一時的に極端に低くなり、アトミックスイッチがオン状態（抵抗の低い状態）へと変化する〔図２（ｃ）参照〕。その結果、Ｒ２≫Ｒ（ＯＮ）となり、出力Ｖout がＶＨ／２となる〔図２（ｄ）参照〕。
【００３０】
図２（ｅ）は、アトミックスイッチの電極２，３間の電位差を示したものである。入力Ｖinがローレベル（ＶＬ）のときのアトミックスイッチの電極２，３間の電位差はほぼゼロであり、アトミックスイッチのオン状態は安定に保たれる。一方、入力Ｖinがハイレベル（ＶＨ）のときのアトミックスイッチの電極２，３間の電位差はＶＨ／２であり、これは、アトミックスイッチがオフ状態になるべき電位差であるので、オフ状態が安定に保たれる。すなわち、本実施例によるＮＯＴ回路は確実かつ安定に動作する。
【００３１】
なお、ここでは、入力として、ＶＨないしＶＬを、出力として、ＶＨ／２ないしＶＬを用いる実施例を示した。図１に示すＮＯＴ回路では、アトミックスイッチの動作原理上、入力の電位差（本実施例では、ＶＨ−ＶＬ）が必ず出力の電位差（本実施例では、ＶＨ／２−ＶＬ）よりも大きくならなければならないという制約があるが、その範囲で、入出力の電位差を自由に設定することができる。
【００３２】
また、入出力の電位差が等しくなる実施例については、第３，４実施例で詳しく述べる。すなわち、本発明に基づけば、入出力のレベルが等しいＮＯＴ回路を構成することもできる。
【００３３】
図３は本発明の第２実施例を示すＮＯＴ回路の模式図である。
【００３４】
ここでは、２端子素子を図１とは異なる配置で用いたＮＯＴ回路の別の実施例を説明する。
【００３５】
用いた部材は、図１に示す第１実施例と全く同じである。すなわち、導電性部材であるＡｇ１１上に混合導電体（Ａｇ2 Ｓ）である第１電極１２が形成されており、この混合導電体中の可動イオン（Ａｇイオン）１４が析出して、第２電極（Ｐｔ）１３との間にＡｇ原子による架橋１５を形成するアトミックスイッチが用いられている。
【００３６】
アトミックスイッチの第２電極（Ｐｔ）１３には、抵抗体１６（抵抗値Ｒ３）を介して出力のハイレベルに対応する電圧ＶＨ／２が印加されるとともに、出力端Ｖout が接続されている。
【００３７】
一方、アトミックスイッチの第１電極１２を構成する導電性部材（Ａｇ）１１には、抵抗体１７（抵抗値Ｒ４）を介して出力のローレベルに対応する電圧ＶＬが印加されるとともに、コンデンサー１８（容量Ｃ２）を介して、入力端Ｖinが接続されている。
【００３８】
ここで、アトミックスイッチのオン状態の抵抗値をＲ（ＯＮ）、オフ状態の抵抗値をＲ（ＯＦＦ）とすると、この実施例では、
Ｒ（ＯＦＦ）≫Ｒ３≫Ｒ（ＯＮ）〜Ｒ４
の関係を満たす抵抗体およびアトミックスイッチを用いる。
【００３９】
図４を用いて、図３に示すＮＯＴ回路の動作原理を詳しく説明する。
【００４０】
時刻ｔ１において、入力Ｖinがローレベル（ＶＬ）からハイレベル（ＶＨ）に変化すると〔図４（ａ）参照〕、コンデンサー１８に電荷Ｑ＝Ｃ２×ＶＨ（Ｃ２は、コンデンサーの容量）が蓄積される。このとき、一時的に流れる電流のために、アトミックスイッチの第１電極１２側の電位Ｖin′は、図４（ｂ）に示すように変化する。すなわち、アトミックスイッチの第１電極１２側の電位が、第２電極１３側の電位よりも、一時的に極端に高くなり、アトミックスイッチがオン状態（抵抗の低い状態）へと変化する〔図４（ｃ）参照〕。
【００４１】
その結果、Ｒ３≫Ｒ（ＯＮ）となり、出力Ｖout がＶＬとなる〔図４（ｄ）参照〕。スイッチング時間ｔｓは、コンデンサー１８の容量Ｃ２と抵抗１７の抵抗値Ｒ４によってほぼ決まる。例えば、コンデンサーの容量Ｃ２を１ｐＦ、抵抗値Ｒ４を１０Ωとすれば、ＧＨｚオーダーのスイッチングが可能になる。
【００４２】
一方、時刻ｔ２において、入力Ｖinがハイレベル（ＶＨ）からローレベル（ＶＬ）に変化すると〔図４（ａ）参照〕、コンデンサー１８に蓄積されていた電荷が放出される。このとき一時的に流れる電流によって、アトミックスイッチの第１電極１２側の電位Ｖin′は、図４（ｂ）に示すように変化する。すなわち、アトミックスイッチの第１電極１２側の電位が第２電極１３側の電位よりも一時的に極端に低くなり、アトミックスイッチがオフ状態（抵抗の高い状態）へと変化する〔図４（ｃ）参照〕。その結果、Ｒ（ＯＦＦ）≫Ｒ３となり、出力Ｖout がＶＨ／２となる〔図４（ｄ）参照〕。
【００４３】
図４（ｅ）は、アトミックスイッチの電極１２，１３間の電位差を示したものである。入力Ｖinがローレベル（ＶＬ）のときのアトミックスイッチの電極１２，１３間の電位差はＶＨ／２であり、これは、アトミックスイッチがオフ状態になるべき電位差であるので、オフ状態が安定に保たれる。
【００４４】
一方、入力Ｖinがハイレベル（ＶＨ）のときのアトミックスイッチの２電極１２，１３間の電位差はほぼゼロであり、アトミックスイッチのオン状態は安定に保たれる。すなわち、本実施例によるＮＯＴ回路は確実かつ安定に動作する。
【００４５】
なお、ここでも、入力としてＶＨ、ＶＬを、出力としてＶＨ／２、ＶＬを用いる実施例を示したが、第１実施例（図１）に示すＮＯＴ回路同様、入力の電位差が必ず出力の電位差よりも大きくならなければならないという制約があるが、その範囲で、入出力の電位差を自由に設定することができる。
【００４６】
また、アトミックスイッチと抵抗、コンデンサーの配置および数は、上述した実施例以外にも可能であり、本発明の主たる特徴は、それらを部品として用いることにある。
【００４７】
図５は本発明の第３実施例を示すＮＯＴ回路の模式図、図６は図５に示すＮＯＴ回路の動作原理を示す図である。
【００４８】
ここでは、入出力の電位差が等しいＮＯＴ回路について説明する。第１実施例（図１）に示すＮＯＴ回路の出力に当たる部分（図５では、Ｖout ′）に、ダイオード９が接続され、このダイオード９のもう一端には抵抗１０（抵抗値Ｒ５）を介してＶＨが印加されるとともに、出力端Ｖout が接続されている。さらに、抵抗７（抵抗値Ｒ２）を介して印加される電圧がＶＬではなく、ＶＳとなっていることが、第１実施例（図１）に示したＮＯＴ回路と異なっている。
【００４９】
ここで、Ｖout ′の電位は、ローレベルがＶＬではなくＶＳとなることを除いて、第１実施例で説明した通りである〔図６（ｂ）参照〕。本実施例では、ＶＨ／２＜ＶＦ（ＶＨ−ＶＳ）（ＶＦは、ダイオード９の閾値電圧）とすることで、ＮＯＴ回路の入出力の電位差を同じにしている。すなわち、Ｖout ′がＶＨ／２となれば、ダイオード９には閾値電圧以下の電圧が印加されることになり、このときのダイオード９の抵抗値をＲＢ、閾値以上の電圧が印加された時の抵抗値をＲＦとすると、ＲＢ≫Ｒ５≫ＲＦとなるような抵抗１０を用いる。図６（ｃ）にダイオードに印加される電圧を示す。また、
Ｒ５／Ｒ２＝（ＶＨ−ＶＬ）／（ＶＬ−ＶＦ−ＶＳ）
ＶＬ＞ＶＦ＋ＶＳ
を満足するような抵抗値、印加する電圧を設定することにより、出力Ｖout は、図６（ｄ）のようになる。すなわち、入出力の電位差が等しいＮＯＴ回路を実現することができる。
【００５０】
図７は本発明の第４実施例を示すＮＯＴ回路の模式図である。
【００５１】
図３に示した第２実施例のＮＯＴ回路を基にしても、入出力の電位差が等しいＮＯＴ回路を構成することができる。第２実施例（図３）に示したＮＯＴ回路の出力に当たる部分（Ｖout ′）に、ダイオード１９が接続され、このダイオード１９のもう一端には、抵抗２０（抵抗値Ｒ６）を介してＶＨが印加されるとともに、出力端Ｖout が接続されている。さらに、抵抗１７（抵抗値Ｒ４）を介して印加される電圧がＶＬではなく、ＶＳとなっていることが、第２実施例のＮＯＴ回路と異なっている。
【００５２】
動作原理は、第３実施例で説明したＮＯＴ回路とほぼ同じであり、ＲＢ≫Ｒ６≫ＲＦとなるような抵抗２０を用いること、
Ｒ６／２Ｒ４＝（ＶＨ−ＶＬ）／（ＶＬ−ＶＦ−ＶＳ）
ＶＬ＞ＶＦ＋ＶＳ
を満足するような抵抗値、印加する電圧を設定することにより、入出力の電位差が等しいＮＯＴ回路を実現することができる。なお、上記は、アトミックスイッチのオン状態の抵抗がほぼＲ４に等しい場合で、そうでない場合は、ＶＳを多少操作する必要がある。
【００５３】
アトミックスイッチと抵抗、コンデンサが様々に配置されたＮＯＴ回路に対して、ダイオードと抵抗を付加するだけで、上述のように入出力の電位差が等しいＮＯＴ回路を構成することができる。すなわち、アトミックスイッチと抵抗、コンデンサ、ダイオードの配置は、上記実施例に示したものに限られるわけではなく、それらを部品として用いることが本発明の特徴である。
【００５４】
図８は本発明の第５実施例を示す２進１桁加算器の模式図である。
【００５５】
ここでは、本発明によるＮＯＴ回路と、アトミックスイッチを用いたＡＮＤ回路、ＯＲ回路を用いて２進１桁加算器を構成した実施例について述べる。
【００５６】
ＮＯＴ回路は、図５に示す第３実施例のものを用いた。また、ＡＮＤ回路とＯＲ回路は、本願発明者によって特願平２０００−３３４６８６号として提案したものを用いた。図中、個々のＮＯＴ回路、ＡＮＤ回路、ＯＲ回路を構成する部分が点線で囲まれている。すなわち、本２進１桁加算器は、２つのＮＯＴ回路２１，２２と、３つのＡＮＤ回路２３，２４，２５および１つのＯＲ回路２６で構成されている。
【００５７】
この回路を論理記号表示すると図９のようになる。なお、図９において、２１′，２２′はＮＯＴ回路、２３′，２４′，２５′はＡＮＤ回路、２６′はＯＲ回路である。
【００５８】
ここで、入力Ｘ，Ｙのハイレベルを１で、ローレベルを０で表すと、出力ＳとＣは、図１０に示すようになり、本発明により、コンピューターに用いられる２進１桁加算器が構成できることが分かる。これは、一例であるが、このように本発明によれば、２端子素子を用いてＮＯＴ回路、ＡＮＤ回路、ＯＲ回路を構成できるので、すべての論理回路を２端子素子のみで構成することが可能になる。
【００５９】
なお、本発明は上記実施例に限定されるものではなく、本発明の趣旨に基づいて種々の変形が可能であり、これらを本発明の範囲から排除するものではない。
【００６０】
【発明の効果】
以上、詳細に説明したように、本発明によれば、２端子素子でＮＯＴ回路を構成することができるため、２端子素子のみですべての論理回路を実現することができる。アトミックスイッチは、ｎｍサイズ化が容易であり、従って、本発明によれば、ｎｍスケールのデバイスを現実することができる。
【図面の簡単な説明】
【図１】本発明の第１実施例を示すＮＯＴ回路の模式図である。
【図２】本発明の第１実施例を示すＮＯＴ回路の動作原理を示す図である。
【図３】本発明の第２実施例を示すＮＯＴ回路の模式図である。
【図４】本発明の第２実施例を示すＮＯＴ回路の動作原理を示す図である。
【図５】本発明の第３実施例を示すＮＯＴ回路の模式図である。
【図６】本発明の第３実施例を示すＮＯＴ回路の動作原理を示す図である。
【図７】本発明の第４実施例を示すＮＯＴ回路の模式図である。
【図８】本発明の第５実施例を示す２進１桁加算器の模式図である。
【図９】本発明の第５実施例を示す２進１桁加算器の論理記号表示を示す図である。
【図１０】本発明の第５実施例を示す２進１桁加算器の真理値表を示す図である。
【符号の説明】
１    導電性部材
２    第１電極
３    第２電極
４，１４    混合導電体中の可動イオン
５，１５    架橋
６    抵抗体（抵抗値Ｒ１）
７    抵抗体（抵抗値Ｒ２）
８    コンデンサー（容量Ｃ１）
９，１９    ダイオード
１０    抵抗（抵抗値Ｒ５）
１１    Ａｇ（導電性部材）
１２    第１電極（Ａｇ2 Ｓ）
１３    第２電極（Ｐｔ）
１６    抵抗体（抵抗値Ｒ３）
１７    抵抗体（抵抗値Ｒ４）
１８    コンデンサー（容量Ｃ２）
２０    抵抗（抵抗値Ｒ６）
２１，２１′，２２，２２′    ＮＯＴ回路
２３，２３′，２４，２４′，２５，２５′    ＡＮＤ回路
２６，２６′    ＯＲ回路
【図１】
0004097912.tif 000002
【図２】
0004097912.tif 000003
【図３】
0004097912.tif 000004
【図４】
0004097912.tif 000005
【図５】
0004097912.tif 000006
【図６】
0004097912.tif 000007
【図７】
0004097912.tif 000008
【図８】
0004097912.tif 000009
【図９】
0004097912.tif 000010
【図１０】
0004097912.tif 000011