(57)【特許請求の範囲】
【請求項１】
直流電源によって充電される充電用コンデンサに火花ギャップが直列接続されてなるインパルス発生回路と、このインパルス発生回路に放電抵抗を介して波頭調整用コンデンサが並列接続され、急峻波電圧の出力端が放電ギャップを介して前記波頭調整用コンデンサの両端に接続されてなるピーキング回路とにより構成され、始動パルスが前記火花ギャップに注入されるとともに、第１のトリガパルスが前記始動パルスより所定時間遅れて前記放電ギャップに注入されるように構成され、始動パルスの注入でもって前記火花ギャップを短絡させることにより充電用コンデンサに充電されていた電荷を波頭調整用コンデンサに蓄積させ、次に第１のトリガパルスの注入でもって前記放電ギャップを短絡させることによって波頭調整用コンデンサに蓄積されていた電荷を負荷側に放出しピーキング回路の出力端に急峻波電圧を発生させる急峻波電圧発生装置において、前記第１のトリガパルスを発生させる第１のトリガ電源が、前記直流電源でもって充電される第１のトリガ用コンデンサと、この第１のトリガ用コンデンサに直列接続される第１のトリガギャップと、この第１のトリガギャップと第１のトリガ用コンデンサとの直列回路に並列接続されるとともに第１のインダクタおよび第１のキャパシタでもって構成された第１の遅延回路とで構成され、第１のトリガギャップに前記始動パルスが注入され第１のトリガギャップを短絡させることによって第１のトリガ用コンデンサに充電されていた電荷を第１の遅延回路に入力させ前記第１のトリガパルスを始動パルスより前記所定時間だけ遅らせて出力させることを特徴とする急峻波電圧発生装置。
【請求項２】
直流電源によって充電される充電用コンデンサに火花ギャップが直列接続されてなるインパルス発生回路と、このインパルス発生回路に短絡ギャップが並列接続されるとともにこの短絡ギャップに放電抵抗を介して波頭調整用コンデンサが並列接続され、急峻波電圧の出力端が放電ギャップを介して前記波頭調整用コンデンサの両端に接続されてなるピーキング回路とにより構成され、始動パルスが前記火花ギャップに注入されるとともに、第１のトリガパルスが前記始動パルスより所定時間遅れて前記放電ギャップに注入されるように構成され、第２のトリガパルスが前記放電ギャップの短絡時刻付近で短絡ギャップに注入されるように構成され、始動パルスの注入でもって前記火花ギャップを短絡させることによって充電用コンデンサに充電されていた電荷を波頭調整用コンデンサに蓄積させ、次に第１のトリガパルスの注入でもって前記放電ギャップを短絡させることによって波頭調整用コンデンサに蓄積されていた電荷を負荷側に放出しピーキング回路の出力端に急峻波電圧を発生させ、さらに、第２のトリガパルスの注入でもって前記短絡ギャップを短絡させる急峻波電圧発生装置において、前記第２のトリガパルスを発生させる第２のトリガ電源が、前記直流電源でもって充電される第２のトリガ用コンデンサと、この第２のトリガ用コンデンサに直列接続される第２のトリガギャップと、この第２のトリガギャップと第２のトリガ用コンデンサとの直列回路に並列接続されるとともに第２のインダクタおよび第２のキャパシタでもって構成された第２の遅延回路とで構成され、第２のトリガギャップに前記始動パルスが注入され第２のトリガギャップを短絡させることによって第２のトリガ用コンデンサに充電されていた電荷を第２の遅延回路に入力させ前記第２のトリガパルスを前記放電ギャップの短絡時刻付近で出力させることを特徴とする急峻波電圧発生装置。
【請求項３】
請求項２に記載の急峻波電圧発生装置において、前記第１のトリガパルスを発生させる第１のトリガ電源が、前記直流電源でもって充電される第１のトリガ用コンデンサと、この第１のトリガ用コンデンサに直列接続される第１のトリガギャップと、この第１のトリガギャップと第１のトリガ用コンデンサとの直列回路に並列接続されるとともに第１のインダクタおよび第１のキャパシタでもって構成された第１の遅延回路とで構成され、第１のトリガギャップに前記始動パルスが注入され第１のトリガギャップを短絡させることによって第１のトリガ用コンデンサに充電されていた電荷を第１の遅延回路に入力させ前記第１のトリガパルスを始動パルスより所定時間だけ遅らせて出力させることを特徴とする急峻波電圧発生装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、１０ｎｓよりも短い時間で急峻に立ち上がる波形の電圧発生装置に関し、特に、誤動作し難いとともに低コストな装置に関する。
【０００２】
【従来の技術】
急峻な波形の電磁波ノイズが電子機器に侵入し、その電子機器が誤動作することが最近大きな問題になっている。ＩＣやＬＳＩなどの集積半導体素子は、電子機器の縮小化や価格の低減など多大な効果をもたらした。しかし、一方では個々の素子の寸法が縮小化されたことから、外来の電磁波ノイズによる誤動作や局部的な絶縁損傷が生じやすくなってきた。そのために、電子機器の耐ノイズ性を向上させる努力が懸命に払われている。このような電子機器の耐ノイズ性を評価するために人工的な電磁波発生装置が必要になってきている。すなわち、電磁波発生装置に電子機器をセットし、急峻に立ち上がるパルス性の電磁波によって電子機器の誤動作や素子の損傷が認められないか否かが試験される。急峻波電圧発生装置は前記のような電磁波発生装置に組み込まれ、空中線などの負荷に急峻波電圧を印加することによって電磁場を形成させている。
【０００３】
図２は、従来の急峻波電圧発生装置の構成を示す回路図である。インパルス発生回路２の構成は、直列接続された複数の充電用コンデンサＣG のそれぞれに直列に火花ギャップ３が介装され、この充電用コンデンサＣG のそれぞれに並列に直流電源１が接続されている。インパルス発生回路２の出力端２Ａには、ピーキング回路５が接続されている。このピーキング回路５は、出力端２Ａに並列に短絡ギャップ１０が接続され、この短絡ギャップ１０に並列に放電抵抗ＲC を介して波頭調整用コンデンサＣp が接続されている。ピーキング回路５の出力端５Ａは放電ギャップ６を介して波頭調整用コンデンサＣp に並列接続されている。
【０００４】
図２において、トリガ信号源７が始動パルス３Ａを発生させるための電源であり、トリガ電源８，９がそれぞれ第１のトリガパルス６Ａ，第２のトリガパルス６Ｂを発生させるための電源である。始動パルス３Ａは複数の火花ギャップ３にそれぞれ注入され火花ギャップ３を短絡させるためのパルスである。また、第１のトリガパルス６Ａは放電ギャップ６に注入され放電ギャップ６を短絡させるためのパルスであり、第２のトリガパルス６Ｂは短絡ギャップ１０に注入され短絡ギャップ１０を短絡させるためのパルスである。トリガ電源８，９は同じ回路構成を備え、遅延回路１７の出力がゲート駆動回路１９に入力され、このゲート駆動回路１９の出力が半導体スイッチ２２のゲートに入力されている。半導体スイッチ２２と、直流電源２０によって直流充電された始動用コンデンサ２１との直列回路がパルストランス２３の低圧巻線に並列接続され、パルストランス２３の高圧巻線からそれぞれ第１のトリガパルス６Ａ，第２のトリガパルス６Ｂが出力されるようになっている。トリガ信号源７からの始動パルス３Ａを遅延回路１７が受け、遅延回路１７が始動パルス３Ａを遅らせた後、ゲート駆動回路１９に出力する。ゲート駆動回路１９の出力信号でもって半導体スイッチ２２が短絡状態になるので、始動用コンデンサ２１に充電されていた電荷がパルストランス２３の低圧巻線に流れ込む。それによって、それぞれのパルストランス２３の高圧巻線に高圧の第１のトリガパルス６Ａ，第２のトリガパルス６Ｂが誘起される。
【０００５】
図２の急峻波電圧発生装置の動作としては、ピーキング回路５の出力端５Ａに図示されていない負荷が接続された状態で、各充電用コンデンサＣG が直流電源１によって充電される。次に、火花ギャップ３に始動パルス３Ａが注入され火花ギャップ３を短絡させる。火花ギャップ３の短絡によって充電用コンデンサＣG に蓄えられていた電荷がピーキング回路５の方へ流れ出し、放電抵抗ＲC を介して一旦波頭調整用コンデンサＣp に蓄積される。波頭調整用コンデンサＣp にある程度の電荷が蓄えられたときに、放電ギャップ６に第１のトリガパルス６Ａが注入され、放電ギャップ６の短絡によって立ち上がり時間の短い急峻波電圧が出力端５Ａに発生する。立ち上がりの時間が１μｓ以上の電圧を発生させる場合にはインパルス発生回路２だけで充分であるが、立ち上がりの時間が１００ｎｓ以下の急峻な電圧を発生させる場合には、ピーキング回路５が必要になって来る。なお、短絡ギャップ１０は、必ずしも必要ではないが、放電ギャップ６の短絡時刻の付近で短絡ギャップ１０に第２のトリガパルス６Ｂを注入させることにより、短絡ギャップ１０が絶縁破壊しインパルス発生回路２の出力端２Ａが短絡される。それによって、後述されるように出力端５Ａに発生する電圧波形の持続幅を短くすることができる。
【０００６】
図３は、図２の急峻波電圧発生装置から発生する電圧波形を計算した結果を示すタイムチャートであり、図４は図３の要部拡大タイムチャートである。すなわち、横軸ｔは火花ギャップ３を短絡させた時からの時間であり、縦軸Ｖは電圧である。回路定数としては、放電抵抗Ｒc を１０００Ω、充電用コンデンサＣg のトータルの直列容量を３５ｎＦ、波頭調整用コンデンサＣp を１．５ｎＦとした。放電ギャップ６を短絡させる時間ｔp は６μｓ、短絡ギャップ１０を短絡させる時間ｔc は６．２μｓにそれぞれ設定された。図３において、波形１１（一点鎖線）がインパルス発生回路２の出力端２Ａに発生する電圧Ｖ0 、波形１２（点線）が図２における波頭調整用コンデンサＣp にかかる電圧Ｖ1 、波形１３（実線）がピーキング回路５の出力端５Ａに発生する電圧Ｖ2 である。火花ギャップ３を短絡されると、波形１１は直ぐに立ち上がり直列に接続された充電用コンデンサＣg のトータルの充電電圧に等しくなる。一方、波形１２は放電抵抗Ｒc が１０００Ωと大きいので、ある時定数でもって緩やかに上昇する。時間ｔp において放電ギャップ６が短絡されると、波形１１は僅かに変歪するがほぼ充電用コンデンサＣg の充電電圧のまま保持される。その時間ｔp において波形１３が急峻に立ち上がり、直ぐに減衰し始める。時間ｔc において短絡ギャップ１０が短絡されると波形１１は急に零まで裁断されるが、波形１３は波頭調整用コンデンサＣp と負荷のインピーダンスと放電抵抗Ｒc とによって決まる時定数でもって減衰するようになり、急峻でかつ持続時間の短い電圧波形が得られる。なお、波形１３は時間ｔc において僅かに変曲している。これは、時間ｔc において短絡ギャップ１０が短絡されるのでインパルス発生回路２の出力端２Ａが短絡し、波形１３の減衰時定数が変わるためである。
【０００７】
すなわち、図４において、波形１３（実線）は時間ｔc が６．２μｓに設定された場合であるが、短絡ギャップ１０が短絡されない場合は波形２９（一点鎖線）のように持続時間が長くなるだけである。したがって、図２の短絡ギャップ１０をあえて設けなくても、波形２９のような急峻波電圧を発生させることができる。しかし、短絡ギャップ１０を短絡させることによって、波形２９の持続時間を調整することができる。短絡ギャップ１０を短絡させる時間ｔc は時間ｔp の前であってもよく、また時間ｔp であってもよく、さらに、時間ｔp の後であってもよい。波形１３（実線）は時間ｔc が６．２μｓの場合であり、時間ｔp より０．２μｓ後である。時間ｔが６．２μｓ以降はインパルス発生回路２が短絡されるので急峻波電圧の時定数が小さくなり、それによって、波形１３の持続時間が短くなっている。一方、波形１６（点線）は時間ｔc が５．８μｓまたは６．０μｓの場合のものである。その場合のインパルス発生回路２の出力端２Ａに発生する電圧Ｖ0 は、図３のようにそれぞれ波形１４（ｔc が５．８μｓ）、波形１５（ｔc が６．０μｓ）となるが、ピーキング回路５の出力端５Ａに発生する電圧Ｖ2 の波形１６は図４のように波形１３とは殆ど変わらない。したがって、短絡ギャップ１０を短絡させる時間ｔc は、放電ギャップ６を短絡させる時間ｔp の付近であれば、時間ｔp の前後付近ならいずれの時間であってもよい。しかも、波形１３や波形１６の持続幅は、インパルス発生回路２の回路定数には全く依存せず、放電抵抗Ｒc や波頭調整用コンデンサＣp 、負荷側の回路定数だけによって決まる。なお、放電抵抗Ｒc の抵抗値を負荷側のインピーダンスより遙に大きくしておけば、波形１３や波形１６の持続幅は波頭調整用コンデンサＣp のキャパシタンスと負荷側のインピーダンスだけによってほぼ決まる。
【０００８】
【発明が解決しようとする課題】
しかしながら、前述したような従来の装置は、誤動作し易いとともにコスト高であるという問題があった。
すなわち、従来の急峻波発生装置のトリガ電源が半導体からなる遅延回路やゲート駆動回路、半導体スイッチでもって構成されている。そのために、外来ノイズに影響され誤動作し易かった。また、トリガ電源の始動用コンデンサを充電するための直流電源も必要としコスト高であった。
【０００９】
この発明の目的は、誤動作し難くするとともに低コスト化することにある。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、この発明によれば、直流電源によって充電される充電用コンデンサに火花ギャップが直列接続されてなるインパルス発生回路と、このインパルス発生回路に放電抵抗を介して波頭調整用コンデンサが並列接続され、急峻波電圧の出力端が放電ギャップを介して前記波頭調整用コンデンサの両端に接続されてなるピーキング回路とにより構成され、始動パルスが前記火花ギャップに注入されるとともに、第１のトリガパルスが前記始動パルスより所定時間遅れて前記放電ギャップに注入されるように構成され、始動パルスの注入でもって前記火花ギャップを短絡させることにより充電用コンデンサに充電されていた電荷を波頭調整用コンデンサに蓄積させ、次に第１のトリガパルスの注入でもって前記放電ギャップを短絡させることによって波頭調整用コンデンサに蓄積されていた電荷を負荷側に放出しピーキング回路の出力端に急峻波電圧を発生させる急峻波電圧発生装置において、前記第１のトリガパルスを発生させる第１のトリガ電源が、前記直流電源でもって充電される第１のトリガ用コンデンサと、この第１のトリガ用コンデンサに直列接続される第１のトリガギャップと、この第１のトリガギャップと第１のトリガ用コンデンサとの直列回路に並列接続されるとともに第１のインダクタおよび第１のキャパシタでもって構成された第１の遅延回路とで構成され、第１のトリガギャップに前記始動パルスが注入され第１のトリガギャップを短絡させることによって第１のトリガ用コンデンサに充電されていた電荷を第１の遅延回路に入力させ前記第１のトリガパルスを始動パルスより前記所定時間だけ遅らせて出力させるようにするとよい。それによって、第１のトリガ電源に半導体を一切使用する必要がなくなり、第１のトリガ電源が誤動作し難くなる。また、第１のトリガ電源にもう一つの直流電源を使用する必要もなくなり低コストになる。
【００１１】
また、上記目的を達成するために、この発明によれば、直流電源によって充電される充電用コンデンサに火花ギャップが直列接続されてなるインパルス発生回路と、このインパルス発生回路に短絡ギャップが並列接続されるとともにこの短絡ギャップに放電抵抗を介して波頭調整用コンデンサが並列接続され、急峻波電圧の出力端が放電ギャップを介して前記波頭調整用コンデンサの両端に接続されてなるピーキング回路とにより構成され、始動パルスが前記火花ギャップに注入されるとともに、第１のトリガパルスが前記始動パルスより所定時間遅れて前記放電ギャップに注入されるように構成され、第２のトリガパルスが前記放電ギャップの短絡時刻付近で短絡ギャップに注入されるように構成され、始動パルスの注入でもって前記火花ギャップを短絡させることによって充電用コンデンサに充電されていた電荷を波頭調整用コンデンサに蓄積させ、次に第１のトリガパルスの注入でもって前記放電ギャップを短絡させることによって波頭調整用コンデンサに蓄積されていた電荷を負荷側に放出しピーキング回路の出力端に急峻波電圧を発生させ、さらに、第２のトリガパルスの注入でもって前記短絡ギャップを短絡させる急峻波電圧発生装置において、前記第２のトリガパルスを発生させる第２のトリガ電源が、前記直流電源でもって充電される第２のトリガ用コンデンサと、この第２のトリガ用コンデンサに直列接続される第２のトリガギャップと、この第２のトリガギャップと第２のトリガ用コンデンサとの直列回路に並列接続されるとともに第２のインダクタおよび第２のキャパシタでもって構成された第２の遅延回路とで構成され、第２のトリガギャップに前記始動パルスが注入され第２のトリガギャップを短絡させることによって第２のトリガ用コンデンサに充電されていた電荷を第２の遅延回路に入力させ前記第２のトリガパルスを前記放電ギャップの短絡時刻付近で出力させるようにするとよい。それによって、第２のトリガ電源に半導体を一切使用する必要がなくなり、第２のトリガ電源が誤動作し難くなる。また、第２のトリガ電源に直流電源を使用する必要もなくなり低コストになる。
【００１２】
また、かかる構成において、前記第１のトリガパルスを発生させる第１のトリガ電源が、前記直流電源でもって充電される第１のトリガ用コンデンサと、この第１のトリガ用コンデンサに直列接続される第１のトリガギャップと、この第１のトリガギャップと第１のトリガ用コンデンサとの直列回路に並列接続されるとともに第１のインダクタおよび第１のキャパシタでもって構成された第１の遅延回路とで構成され、第１のトリガギャップに前記始動パルスが注入され第１のトリガギャップを短絡させることによって第１のトリガ用コンデンサに充電されていた電荷を第１の遅延回路に入力させ前記第１のトリガパルスを始動パルスより所定時間だけ遅らせて出力させるようにするとよい。それによって、第１のトリガ電源および第２のトリガ電源に半導体を一切使用する必要がなくなり、両方のトリガ電源とも誤動作し難くなる。また、両者のトリガ電源はいずれも直流電源を使用する必要もなくなり低コストになる。
【００１３】
【発明の実施の形態】
以下、この発明を実施例に基づいて説明する。図１は、この発明の実施例にかかる急峻波電圧発生装置の構成を示す回路図である。第１のトリガパルス６Ａを発生させる第１のトリガ電源２７Ａが、直流電源１から抵抗Ｒ 1，Ｒ2 を介して充電される第１のトリガ用コンデンサ２５Ａと、この第１のトリガ用コンデンサ２５Ａに直列接続される第１のトリガギャップ２４Ａと、この第１のトリガギャップ２４Ａと第１のトリガ用コンデンサ２５Ａとの直列回路に並列接続されるとともに第１のインダクタＬA および第１のキャパシタＣA でもって形成される第１の遅延回路１８Ａと、この第１の遅延回路１８Ａの出力側にコンデンサＣ0 を介して接続されたパルストランス２８とで構成されている。第１のトリガギャップ２４Ａに始動パルス３Ａが注入され第１のトリガギャップ２４Ａを短絡させることによって第１のトリガ用コンデンサ２５Ａに充電されていた電荷が第１の遅延回路１８Ａに入力される。第１の遅延回路１８Ａは、入力された信号を所定時間遅らせて出力する。パルストランス２８は、第１の遅延回路１８Ａの出力信号を低圧巻線に受け昇圧させた後、高圧巻線から第１のトリガパルス６Ａを放電ギャップ６へ出力する。一方、第２のトリガパルス６Ｂを発生させる第２のトリガ電源２７Ｂも第１のトリガ電源２７Ａと同様な回路構成である。すなわち、第２のトリガ電源２７Ｂが、直流電源１から抵抗Ｒ 1，Ｒ2 を介して充電された第２のトリガ用コンデンサ２５Ｂと、この第２のトリガ用コンデンサ２５Ｂに直列接続された第２のトリガギャップ２４Ｂと、この第２のトリガギャップ２４Ｂと第２のトリガ用コンデンサ２５Ｂとの直列回路に並列接続されるとともに第２のインダクタＬB および第２のキャパシタＣB でもって形成された第２の遅延回路１８Ｂとで構成されている。第２のトリガギャップ２４Ｂに始動パルス３Ａが注入され第２のトリガギャップ２４Ｂを短絡させることによって第２のトリガ用コンデンサ２５Ｂに充電されていた電荷が第２の遅延回路１８Ｂに入力される。第２の遅延回路１８Ｂは、入力された信号を遅らせて第２のトリガパルス６Ｂを短絡ギャップ１０へ出力する。図１のその他は、図２の従来の構成と同一であり、同じ部分には同一符号を付することによって詳細な説明は省略する。
【００１４】
図１において、第１のトリガ電源２７Ａ内のコンデンサＣ0 は第１のトリガコンデンサ２５Ａが直流充電されるときにその充電電流がパルストランス２８の低圧巻線に流れ込まないようにするためのものである。また、パルストランス２８は第１のトリガ電源２７Ａの内部回路を高電圧から保護するためのものである。すなわち、インパルス発生回路２の充電用コンデンサＣG が複数段直列に接続されている場合（図１は４段の場合）に急峻波電圧を発生させると、放電ギャップ６の両者の電極が直流電源１の出力電圧の約複数倍（充電用コンデンサＣG の段数倍）という高い電圧になる。この高電圧から第１のトリガ電源２７Ａの内部回路を保護するためにパルストランス２８が介装されている。したがって、パルストランス２８は、インパルス発生回路２の充電用コンデンサＣG が１段の場合は無くても構わない。一方、短絡ギャップ１０の一方の電極（図１の下側の電極）には高い電圧が発生しないので、この下側の電極に向けて第２のトリガパルス６Ｂを注入する構成とすれば第２のトリガ電源２７Ｂにはパルストランスは不用である。しかし、第２のトリガ電源２７Ｂの内部回路の保護用として、第２のトリガ電源２７Ｂの出力側にパルストランスを介装しても構わない。
【００１５】
図１におけるように、第１のトリガ電源２７Ａ，第２のトリガ電源２７Ｂに半導体を一切使用する必要がなくなり、誤動作し難くなる。それによって、急峻波電圧による試験を確実にかつ効率よく実施することができるようになった。また、第１のトリガ電源２７Ａおよび第２のトリガ電源２７Ｂにそれぞれ専用の直流電源を設ける必要がなくなり装置が低コストになり、経済性も向上した。
【００１６】
なお、図１の実施例はピーキング回路５に短絡ギャップ１０が介装されている場合であるが、短絡ギャップ１０が介装されていない急峻波電圧発生装置の場合は、第１のトリガ電源２７Ａだけになる。また、図１の実施例は第１のトリガ電源２７Ａ，第２のトリガ電源２７Ｂとして両方とも半導体を使用しないものが用いられているが、必ずしもこれに限る必要はない。例えば、両方のトリガ電源が互いに異なる位置に設置され、一方のトリガ電源がノイズの影響を受けなければその方のトリガ電源は図２のような半導体を用いた従来のトリガ電源８，９を用いても構わない。
【００１７】
【発明の効果】
この発明は前述のように、第１のトリガパルスを発生させる第１のトリガ電源が、直流電源でもって充電される第１のトリガ用コンデンサと、この第１のトリガ用コンデンサに直列接続される第１のトリガギャップと、この第１のトリガギャップと第１のトリガ用コンデンサとの直列回路に並列接続されるとともに第１のインダクタおよび第１のキャパシタでもって構成された第１の遅延回路とで構成され、第１のトリガギャップに始動パルスが注入され第１のトリガギャップを短絡させることによって第１のトリガ用コンデンサに充電されていた電荷を第１の遅延回路に入力させ前記第１のトリガパルスを始動パルスより所定時間だけ遅らせて出力させるようにすることによって、第１のトリガ電源が誤動作し難くなり、急峻波電圧による試験を確実にかつ効率よく実施することができるようになった。また、低コストになり、経済性も向上した。
【００１８】
また、第２のトリガパルスを発生させる第２のトリガ電源が、直流電源でもって充電される第２のトリガ用コンデンサと、この第２のトリガ用コンデンサに直列接続される第２のトリガギャップと、この第２のトリガギャップと第２のトリガ用コンデンサとの直列回路に並列接続されるとともに第２のインダクタおよび第２のキャパシタでもって構成された第２の遅延回路とで構成され、第２のトリガギャップに始動パルスが注入され第２のトリガギャップを短絡させることによって第２のトリガ用コンデンサに充電されていた電荷を第２の遅延回路に入力させ第２のトリガパルスを放電ギャップの短絡時刻付近で出力させるようにすることによって、第２のトリガ電源が誤動作し難くなり、急峻波電圧による試験を確実にかつ効率よく実施することができるようになった。また、低コストになり、経済性も向上した。
【００１９】
また、かかる構成において、第１のトリガパルスを発生させる第１のトリガ電源が、直流電源でもって充電される第１のトリガ用コンデンサと、この第１のトリガ用コンデンサに直列接続される第１のトリガギャップと、この第１のトリガギャップと第１のトリガ用コンデンサとの直列回路に並列接続されるとともに第１のインダクタおよび第１のキャパシタでもって構成された第１の遅延回路とで構成され、第１のトリガギャップに始動パルスが注入され第１のトリガギャップを短絡させることによって第１のトリガ用コンデンサに充電されていた電荷を第１の遅延回路に入力させ第１のトリガパルスを始動パルスより所定時間だけ遅らせて出力させるようにすることによって、第１のトリガ電源と第２のトリガ電源がともに誤動作し難くなり、急峻波電圧による試験を確実にかつ効率よく実施することができるようになった。また、低コストになり、経済性も向上した。
【図面の簡単な説明】
【図１】この発明の実施例にかかる急峻波電圧発生装置の構成を示す回路図
【図２】従来の急峻波電圧発生装置の構成を示す回路図
【図３】図２の急峻波電圧発生装置から発生する電圧波形を計算した結果を示すタイムチャート
【図４】図３の要部拡大タイムチャート
【符号の説明】
１：直流電源、２：インパルス発生回路、３：火花ギャップ、３Ａ：始動パルス、５：ピーキング回路、６：放電ギャップ、６Ａ：第１のトリガパルス、６Ｂ：第２のトリガパルス、８，９：トリガ電源、１０：短絡ギャップ、１７：遅延回路、１８Ａ：第１の遅延回路、１８Ｂ：第２の遅延回路、２４Ａ：第１のトリガギャップ、２４Ｂ：第２のトリガギャップ、２５Ａ：第１のトリガ用コンデンサ、２５Ｂ：第２のトリガ用コンデンサ、２７Ａ：第１のトリガ電源、２７Ｂ：第２のトリガ電源、ＣG ：充電用コンデンサ、Ｃp ：波頭調整用コンデンサ、Ｒc ：放電抵抗、ＬA ：第１のインダクタ、ＣA ：第１のコンデンサ、ＬB ：第２のインダクタ、ＣB ：第２のコンデンサ
【図１】
0004117700.tif 000002
【図２】
0004117700.tif 000003
【図３】
0004117700.tif 000004
【図４】
0004117700.tif 000005