(57)【特許請求の範囲】
【請求項１】
温度および電源電圧の変動に対してほぼ一定の基準電圧を発生させて出力する基準電圧出力器と、前記基準電圧出力器の出力を一方の入力に接続した誤差検出器と、前記誤差検出器の出力をベースに接続したＰＮＰトランジスタと、前記ＰＮＰトランジスタのエミッタを前記誤差検出器のもう一方の入力に接続してグランドとの間に配置した抵抗と、前記ＰＮＰトランジスタのエミッタとベースとの間に配置したキャパシタと、前記ＰＮＰトランジスタのコレクタと電源電圧の低電位側との間に配置した可変抵抗とを備えるバイアス電圧制御回路において、
前記可変抵抗と並列な位置に、温度の変動に対して抵抗値が変化する温度可変素子を具備することを特徴とするバイアス電圧制御回路。
【請求項２】
前記温度可変素子は、サーミスタであることを特徴とする請求項１に記載のバイアス電圧制御回路。
【請求項３】
温度および電源電圧の変動に対してほぼ一定の基準電圧を発生させて出力する基準電圧出力器と、前記基準電圧出力器の出力を一方の入力に接続した誤差検出器と、前記誤差検出器の出力をベースに接続したＰＮＰトランジスタと、前記ＰＮＰトランジスタのエミッタを前記誤差検出器のもう一方の入力に接続し、グランドとの間に配置した第１の抵抗と、前記ＰＮＰトランジスタのエミッタとベースとの間に配置したキャパシタと、前記ＰＮＰトランジスタのコレクタと電源電圧の低電位側との間に配置した可変抵抗とを備えるバイアス電圧制御回路において、
前記ＰＮＰトランジスタのエミッタと前記電源電圧の低電位側との間に第２の抵抗を具備することを特徴とするバイアス電圧制御回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、光通信システムにおいて光送信器の変調器を駆動する変調器ドライバ回路の出力バイアス電圧を制御するバイアス電圧制御回路に関し、特に、温度変動や電源電圧変動に対する出力バイアス電圧の変動を簡易な構成によって補償することができるバイアス電圧制御回路に関するものである。
【０００２】
【従来の技術】
従来より、変調器を駆動するための変調器ドライバ回路（ＩＣ）として、図１に示すような変調器ドライバ回路３が一般的に知られている。同図に示すように、変調器ドライバ回路３は、その内部にバイアス電圧調整部１０を有し、このバイアス電圧調整部１０は、第１の抵抗（抵抗値Ｒ１）６の低電位側と縦列に接続されたＨＥＭＴ（High  Electron  Mobility  Transistor）４と、ＨＥＭＴ４のソース１７側と電源の低電位側端子１との間に配置されたダイオード５と、第２の抵抗（抵抗値Ｒ２）７とを備える。
【０００３】
ＨＥＭＴ４は、図２に示すように、ＦＥＴ（Field  Effect  Transistor）の一種であり、ゲート２３、ソース２４およびドレイン２５の３端子を備え、ゲート−ソース間やドレイン−ソース間に一定の電位差がある場合に、ドレイン電流Idsが流れる。このＨＥＭＴ４のゲート２３に入力バイアス電圧Voffを与えると、第１の抵抗６を介してＨＥＭＴ４のソース−ドレイン間にドレイン電流Idsが流れる。このドレイン電流Idsは、つぎの（１）式によって表すことができ、同式から明らかなように、ゲート−ソース間の電位差Vgsが大きいほど、ソース・ドレイン間電流Idsは大きくなる。
Ids＝gm・Vgs      …（１）
ただし、gmはＨＥＭＴ４のトランスコンダクタンスである。
【０００４】
また、図１に示す出力バイアス電圧Voutは、つぎの（２）式に示すように、ドレイン電流Idsと第１の抵抗６の抵抗値Ｒ１との積で表される。よって、ＨＥＭＴ４のゲート−ソース間の電位差Vgsが大きいほど、出力バイアス電圧Voutは低電位となる。
Vout＝Ids・Ｒ１      …（２）
【０００５】
また、ＨＥＭＴ４のソース１７（ソース２４）側の電位は、第２の抵抗（抵抗値Ｒ２）７とダイオード５によって決まるものであり、電源の低電位側端子１の電位Vssに比較して、ダイオード５の電圧降下分だけ高電位となる。ＨＥＭＴ４においては、ゲート−ソース間の電位差Vgsが０Ｖである場合でもドレイン電流Idsが流れるので、ソース１７側の電位を高電位に設定し、入力バイアス電圧Voffが低電位時（Vss）にはトランジスタがＯＦＦの状態としている。
【０００６】
【発明が解決しようとする課題】
しかしながら、上述した従来の変調器ドライバ回路３においては、ダイオード５が温度特性を持っているため、温度変動に対してＨＥＭＴ４のソース１７側の電位が一定に保てない。このため、外部制御回路によって与えられる入力バイアス電圧Voffが温度変動に対して一定である場合でも、ゲート−ソース間の電位差Vgsが変動してしまい、出力バイアス電圧Voutも変動してしまうという問題点があった。
【０００７】
また、この変調器ドライバ回路３においては、電源電圧が変動した場合、ＨＥＭＴ４のゲート２３方向へのリーク電流が変動するため、図１に示した第３の抵抗８を介してＨＥＭＴ４のゲート２３側の電位も変動する。このため、外部制御回路によって与えられる入力バイアス電圧VoffとＨＥＭＴ４のソース１７との間の電位差が電源電圧変動に対して一定である場合でも、ＨＥＭＴ４のゲート−ソース間の電位差Vgsは一定に保たれず、ドレイン電流Idsが変動し、出力バイアス電圧Voutを一定に保つことができないという問題点があった。
【０００８】
この発明は上記に鑑みてなされたもので、温度変動や電源電圧変動に対する出力バイアス電圧の変動を簡易な構成によって補償することができる外部制御回路としてのバイアス電圧制御回路を得ることを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するため、この発明にかかるバイアス電圧制御回路は、温度および電源電圧の変動に対してほぼ一定の基準電圧を発生させて出力する基準電圧出力器と、前記基準電圧出力器の出力を一方の入力に接続した誤差検出器と、前記誤差検出器の出力をベースに接続したＰＮＰトランジスタと、前記ＰＮＰトランジスタのエミッタを前記誤差検出器のもう一方の入力に接続してグランドとの間に配置した抵抗と、前記ＰＮＰトランジスタのエミッタとベースとの間に配置したキャパシタと、前記ＰＮＰトランジスタのコレクタと電源電圧の低電位側との間に配置した可変抵抗とを備えるバイアス電圧制御回路において、前記可変抵抗と並列な位置に、温度の変動に対して抵抗値が変化する温度可変素子を具備することを特徴とする。
【００１０】
この発明によれば、基準電圧出力器、誤差検出器、ＰＮＰトランジスタおよび抵抗が定電流を流し、バイアス電圧を制御する可変抵抗および温度可変素子によって入力バイアス電圧を発生させる。このとき、可変抵抗と温度可変素子の合成抵抗は、温度特性を有するため、入力バイアス電圧を温度によって変動させることができる。
【００１１】
つぎの発明にかかるバイアス電圧制御回路は、上記の発明において、前記温度可変素子は、サーミスタであることを特徴とする。
【００１２】
この発明によれば、サーミスタが非線形の温度特性を有しているため、抵抗値およびサーミスタを選択することによって、広範囲の温度特性を実現することができる。
【００１３】
つぎの発明にかかるバイアス電圧制御回路にあっては、温度および電源電圧の変動に対してほぼ一定の基準電圧を発生させて出力する基準電圧出力器と、前記基準電圧出力器の出力を一方の入力に接続した誤差検出器と、前記誤差検出器の出力をベースに接続したＰＮＰトランジスタと、前記ＰＮＰトランジスタのエミッタを前記誤差検出器のもう一方の入力に接続し、グランドとの間に配置した第１の抵抗と、前記ＰＮＰトランジスタのエミッタとベースとの間に配置したキャパシタと、前記ＰＮＰトランジスタのコレクタと電源電圧の低電位側との間に配置した可変抵抗とを備えるバイアス電圧制御回路において、前記ＰＮＰトランジスタのエミッタと前記電源電圧の低電位側との間に第２の抵抗を具備することを特徴とする。
【００１４】
この発明によれば、ＰＮＰトランジスタのエミッタ電圧は、基準電圧出力器および誤差検出器によって常に一定であるため、電源電圧の低電位側が変動した場合でも第１の抵抗には定電流が流れる。一方、第２の抵抗に流れる電流は、電源電圧の低電位側が変動することによって変動するため、入力バイアス電圧を制御する可変抵抗に流れる電流も変動する。このため、入力バイアス電圧と電源電圧の低電位側との電位差を電源電圧変動に対して任意に変動させることができる。
【００１５】
【発明の実施の形態】
以下、添付図面を参照して、この発明にかかるバイアス電圧制御回路の好適な実施の形態を詳細に説明する。なお、この実施の形態によって、この発明が限定されるものではない。
【００１６】
実施の形態１．
図１は、この発明の実施の形態１にかかるバイアス電圧制御回路および変調器ドライバ回路の構成を示す回路図である。同図に示すように、このバイアス電圧制御回路２０は、温度及び電源電圧によらずほぼ一定の基準電圧を発生させて出力する基準電圧発生部１１と、基準電圧発生部１１の出力に正相入力を接続した誤差検出器１８と、誤差検出器１８の出力をベースに接続したＰＮＰトランジスタ１５と、ＰＮＰトランジスタ１５のエミッタ１６とベースとの間に配置したキャパシタ１９と、ＰＮＰトランジスタ１５のエミッタ１６と誤差検出器１８の逆相入力を接続してＰＮＰトランジスタ１５とグランド１３との間に配置した抵抗（抵抗値Ｒ）１４と、ＰＮＰトランジスタ１５のコレクタと電源の低電位側端子１との間に配置した可変抵抗（抵抗値Rv）１２とを備える。
【００１７】
本実施の形態１に示すバイアス電圧制御回路２０は、端子９に現れる入力バイアス電圧Voffの特性に、どのような温度変動補償および電源電圧変動補償を持たせるべきであるかをあらかじめ知るために用いられる回路である。具体的には、バイアス電圧制御回路２０において電源電圧および温度が変動した場合に、出力バイアス電圧Voutがどの程度変動するかを確認するための回路である。
【００１８】
このバイアス電圧制御回路２０において、誤差検出器１８は、基準電圧発生部１１からの基準電圧Vregを入力する。この場合、逆相入力も同電位となるため、ＰＮＰトランジスタ１５のエミッタ１６の電位は、温度および電源電圧の変動にかかわらずVregとなる。そして、抵抗１２によってグランド１３からＰＮＰトランジスタ１５には、つぎの（３）式によって表されるエミッタ電流Ieが流れる。
Ie＝Vreg／Ｒ      …（３）
【００１９】
入力バイアス電圧Voffは、つぎの（４）式のように、可変抵抗１２の抵抗値Rvとエミッタ電流Ieとの積と、電源の低電位側端子１の電源電圧Vssとの和で表せる。
Voff＝Vss＋Rv・Ie      …（４）
なお、入力バイアス電圧Voffは、温度変動に対して常に一定であり、電源電圧変動に対しては入力バイアス電圧Voffと電源電圧Vssとの電位差が一定に保たれる。
【００２０】
図３は、図１に示したバイアス電圧制御回路２０および変調器ドライバ回路３において、周囲温度を０℃から８０℃まで変動させた場合の出力バイアス電圧Voutの変化を示す図である。入力バイアス電圧Voff９は、温度変動に対して一定に保たれるが、ＨＥＭＴ４のソース１７の電位は、ダイオード５の温度特性によって一定に保たれず、ＨＥＭＴ４のゲート−ソース間の電位Vgsが一定とならない。このため、同図に示すように、出力バイアス電圧Voutは温度変動に対応して変動する。これによって、出力バイアス電圧Voutを温度変動に対して一定とするためには、入力バイアス電圧Voffをどの程度変動させるべきかを確認することができる。
【００２１】
図４は、図１に示したバイアス電圧制御回路２０および変調器ドライバ回路３において、電源の低電位側端子１の電源電圧Vssを５．２Ｖを基準に±１０％変動させた場合の出力バイアス電圧Voutの変化を示す図である。電源電圧変動に対しても入力バイアス電圧VoffとＨＥＭＴ４のソース１７との間の電位差は一定に保たれているが、同図に示すように、出力バイアス電圧Voutは電源電圧変動に対応して変動する。
【００２２】
このように出力バイアス電圧Voutは電源電圧変動に対応して変動する理由は、ＨＥＭＴ４のソース−ドレイン間電圧に依存するリーク電流が、図２に示すゲート２３から流れ込むためである。このリーク電流は電源の低電位側端子１の電源電圧Vssの変動に伴って変動し、また、ゲート２３と入力バイアス電圧Voffが現れる端子９と間に配置された第３の抵抗（抵抗値Ｒ３）８によってゲート電圧が変動するので、ＨＥＭＴ４のゲート−ソース間の電位差Vgsは一定に保たれず、出力バイアス電圧Voutは一定に保たれない。
【００２３】
また、リーク電流はＨＥＭＴ４のソース−ドレイン間の電位差が大きいほど多く流れるので、電源の低電位側端子１の電源電圧Vssが低くなると、リーク電流は多く流れ、出力バイアス電圧Voutは低くなる。これによって、出力バイアス電圧Voutを電源電圧変動に対して一定とするためには、入力バイアス電圧Voffをどの程度変動させるべきかを確認することができる。
【００２４】
実施の形態２．
図５は、この発明の実施の形態２にかかるバイアス電圧制御回路および変調器ドライバ回路の構成を示す回路図である。同図に示すように、このバイアス電圧制御回路３０は、図１に示したバイアス電圧制御回路２０と同様の基準電圧発生部１１と、誤差検出器１８と、ＰＮＰトランジスタ１５と、キャパシタ１９と、抵抗１４と、可変抵抗１２とを有し、さらに、可変抵抗１２に並列に配置したサーミスタ（抵抗値Rth）２１を備える。
【００２５】
このバイアス電圧制御回路３０において、誤差検出器１８は、基準電圧発生部１１からの基準電圧Vregを入力する。この場合、逆相入力も同電位となるため、ＰＮＰトランジスタ１５のエミッタ１６の電位は、温度および電源電圧の変動にかかわらずVregとなる。そして、抵抗１４によってグランド１３からＰＮＰトランジスタ１５には、つぎの（５）式によって表されるエミッタ電流Ieが流れる。
Ie＝Vreg／R      …（５）
【００２６】
入力バイアス電圧Voffは、エミッタ電流Ieと可変抵抗１２およびサーミスタ２１の合成抵抗Ｒとの積と、電源の低電位側端子１の電源電圧Vssとの和で求められる。ここで、サーミスタ２１の抵抗値Rthは、つぎの（６）式によって表すことができる。
Rth＝R0・exp｛Ｂ・（1／T−１／T0）｝      …（６）
ただし、R0は温度がT0のときの抵抗値であり、Tは絶対温度であり、Ｂは定数である。
【００２７】
また、可変抵抗１２およびサーミスタ２１の合成抵抗Ｒは、つぎの（７）式によって表すことができる。
Ｒ＝Rv・Rth／（Rv＋Rth）      …（７）
【００２８】
よって、入力バイアス電圧Voffは、つぎの（８）式によって表すことができる。
Voff＝Vss＋R・Ie      …（８）
【００２９】
サーミスタ２１のR0および定数Ｂは、上記実施の形態１に示したバイアス電圧制御回路２０における出力バイアス電圧変動を基準に選択することができる。例えば、上記実施の形態１に示したバイアス電圧制御回路２０では、温度変動に対し、８０℃で２５℃と同じ出力バイアス電圧Voutを得るためには、入力バイアス電圧Voffをどの程度変動させるべきかを確認しているので、この確認に基づいてサーミスタ２１のR0および定数Ｂを変化させて、上記した（６）式〜（８）式に代入し、２５℃および８０℃時において出力バイアス電圧Voutが一定となるように、入力バイアス電圧Voffの変動を合わせ込むことができる。
【００３０】
図６は、図５に示したバイアス電圧制御回路３０を実施した場合の出力バイアス電圧Voutの変化を示す図である。本実施の形態２では、サーミスタ２１のR0および定数Ｂが合わせ込まれているので、同図に示すように、入力バイアス電圧Voffが温度変動し、出力バイアス電圧Voutの温度変動を補償することができる。
【００３１】
実施の形態３．
図７は、この発明の実施の形態３にかかるバイアス電圧制御回路変調器およびドライバ回路の構成を示す回路図である。同図に示すように、このバイアス電圧制御回路４０は、図１に示したバイアス電圧制御回路２０と同様の基準電圧発生部１１と、誤差検出器１８と、ＰＮＰトランジスタ１５と、キャパシタ１９と、抵抗１４と、可変抵抗１２とを有し、さらに、ＰＮＰトランジスタ１５のエミッタ１６と電源の低電位側端子１との間に第２の抵抗（抵抗値Rh）２２を備える。
【００３２】
このバイアス電圧制御回路４０において、誤差検出器１８は、基準電圧発生部１１からの基準電圧Vregを入力する。この場合、逆相入力も同電位となるため、ＰＮＰトランジスタ１５のエミッタ１６の電位は、温度および電源電圧の変動にかかわらずVregとなる。そして、抵抗１４によってグランド１３からＰＮＰトランジスタ１５には、つぎの（９）式によって表されるエミッタ電流Ieが流れる。
Ie＝Vreg／R      …（９）
【００３３】
また、ＰＮＰトランジスタ１５のエミッタ１６と電源の低電位側端子１との間には、第２の抵抗２２を介して、つぎの（１０）式によって表される電流Ihが流れる。
Ih＝（Vreg−Vss）／Rh      …（１０）
【００３４】
このため、可変抵抗１２には、つぎの（１１）式によって表される電流Ieが流れる。
Ie＝Ir−Ih      …（１１）
【００３５】
よって、入力バイアス電圧Voffは、つぎの（１２）式によって表すことができる。
Voff＝Vss＋Rv・Ie      …（１２）
【００３６】
ここで、電源の低電位側端子１の電源電圧Vssが変動した場合、第２の抵抗２２を流れる電流Ihが変動するため、可変抵抗１２に流れる電流Ieも変動する。例えば、電源の低電位側端子１の電源電圧Vssがより低い方向に変動した場合、エミッタ１６と電源の低電位側端子１との間に流れる電流Ihが大きくなるので、可変抵抗１２に流れる電流Ieは小さくなり、ＨＥＭＴ４のゲート−ソース間の電位差Vgsは小さくなる。したがって、電源の低電位側端子１の電源電圧Vssがより低い方向に変動するときは、リーク電流の影響で出力バイアス電圧Voutが低くなる特性を補償することができる。
【００３７】
一方、電源の低電位側端子１の電源電圧Vssがより高い方向に変動した場合、電流Ihが小さくなるので、電流Ieは大きくなり、ＨＥＭＴ４のゲート−ソース間の電位差Vgsは大きくなる。したがって、電源の低電位側端子１の電源電圧Vssがより高い方向に変動するときは、リーク電流の影響で出力バイアス電圧Voutが高くなる特性を補償することができる。
【００３８】
図７に示したバイアス電圧制御回路４０では、第２の抵抗２２の抵抗値Rhによって、電源の低電位側端子１の電源電圧Vssの変動に対して入力バイアス電圧Voffがどれだけ変動するかを決定する。すなわち、上記実施の形態１に示したバイアス電圧制御回路２０では、出力バイアス電圧Voutを電源電圧変動に対して一定とするためには、入力バイアス電圧Voffをどの程度変動させるべきかを確認しているので、この値となるように第２の抵抗２２の抵抗値Rhを合わせ込むことができる。
【００３９】
図８は、図７に示したバイアス電圧制御回路３０を実施した場合の出力バイアス電圧Voutの変化を示す図である。本実施の形態３では、第２の抵抗２２の抵抗値Rhが合わせ込まれているので、同図に示すように、出力バイアス電圧Voutの電源電圧変動を補償することができる。
【００４０】
【発明の効果】
以上説明したように、この発明によれば、基準電圧出力器、誤差検出器、ＰＮＰトランジスタおよび抵抗が定電流を流し、バイアス電圧を制御する可変抵抗および温度可変素子によって入力バイアス電圧を発生させる。このとき、可変抵抗と温度可変素子の合成抵抗は、温度特性を有するため、入力バイアス電圧を温度によって変動させることができ、もって出力バイアス電圧の温度特性を簡易な構成で補償することができるという効果を奏する。
【００４１】
つぎの発明によれば、サーミスタが非線形の温度特性を有しているため、抵抗値およびサーミスタを選択することによって、広範囲の温度特性を実現することができ、もって出力バイアス電圧の温度特性を簡易な構成で補償することができるという効果を奏する。
【００４２】
つぎの発明によれば、ＰＮＰトランジスタのエミッタ電圧は、基準電圧出力器および誤差検出器によって常に一定であるため、電源電圧の低電位側が変動した場合でも第１の抵抗には定電流が流れる。一方、第２の抵抗に流れる電流は、電源電圧の低電位側が変動することによって変動するため、入力バイアス電圧を制御する可変抵抗に流れる電流も変動する。このため、入力バイアス電圧と電源電圧の低電位側との電位差を電源電圧変動に対して任意に変動させることができ、もって電源電圧変動による出力バイアス電圧変動を簡易な構成で補償することができるという効果を奏する。
【図面の簡単な説明】
【図１】  この発明の実施の形態１にかかるバイアス電圧制御回路および変調器ドライバ回路の構成を示す回路図である。
【図２】  図１に示した変調器ドライバ回路のトランジスタを示す図である。
【図３】  図１に示したバイアス電圧制御回路および変調器ドライバ回路において、周囲温度を変動させた場合の出力バイアス電圧の変化を示す図である。
【図４】  図１に示したバイアス電圧制御回路および変調器ドライバ回路において、電源の低電位側端子の電源電圧を変動させた場合の出力バイアス電圧の変化を示す図である。
【図５】  この発明の実施の形態２にかかるバイアス電圧制御回路および変調器ドライバ回路の構成を示す回路図である。
【図６】  図５に示したバイアス電圧制御回路による出力バイアス電圧の変化を示す図である。
【図７】  この発明の実施の形態３にかかるバイアス電圧制御回路および変調器ドライバ回路の構成を示す回路図である。
【図８】  図７に示したバイアス電圧制御回路による出力バイアス電圧の変化を示す図である。
【符号の説明】
１  電源の低電位側端子、２，１３  電源の高電位側端子（グランド）、３  変調器ドライバ回路（ＩＣ）、４  ＨＥＭＴ、５  ダイオード、６，７，８，１４，２２  抵抗、９  入力バイアス電圧が現れる端子、１０  バイアス電圧調整部、１１  基準電圧発生部、１２  可変抵抗、１５  ＰＮＰトランジスタ、１６ＰＮＰトランジスタのエミッタ、１７，２４  ＨＥＭＴのソース、１８  誤差検出器、１９  キャパシタ、２０，３０，４０  バイアス電圧制御回路、２１  サーミスタ、２３  ゲート、２５  ドレイン。
【図１】
0004169927.tif 000002
【図２】
0004169927.tif 000003
【図３】
0004169927.tif 000004
【図４】
0004169927.tif 000005
【図５】
0004169927.tif 000006
【図６】
0004169927.tif 000007
【図７】
0004169927.tif 000008
【図８】
0004169927.tif 000009