(57)【特許請求の範囲】
【請求項１】
複数のディスクアレイにより構成され、データを記憶するディスク部と、ホストコンピュータの要求に基づき、前記ディスク部からデータを取り出し、または前記ディスク部へデータを書き込む第１、第２のコントローラを備えて構成されたディスクシステムであって、
前記第１、第２のコントローラは共に、
前記ディスク部をアクセスするディスク入出力部と、
ホストコンピュータとの間でデータの送受を行うホストインタフェースと、
前記複数のディスクアレイを二分割した一方の側に書き込むデータまたは該一方の側から読み出したデータを一時保持するための第１のキャッシュメモリを含む第１のキャッシュメモリ部と、
前記複数のディスクアレイを二分割した他方の側に書き込むデータまたは該他方の側から読み出したデータを一時保持するための第２のキャッシュメモリを含む第２のキャッシュメモリ部と、
前記ホストインタフェースを介してホストコンピュータからの指示を受けて、この指示に基づき前記ディスク入出力部を制御すると共に前記第１のキャッシュメモリ部及び前記第２のキャッシュメモリ部にデータを送りまたは取り出す制御部と
を具備しており、
当該ディスクシステムは、
前記第１のコントローラにおける第１のキャッシュメモリ部と前記第２のコントローラにおける第１のキャッシュメモリ部とを接続する第１のデータ転送パスと、
前記第１のコントローラにおける第２のキャッシュメモリ部と前記第２のコントローラにおける第２のキャッシュメモリ部とを接続する第２のデータ転送パスと
を具備し、
前記第１のコントローラにおける第１のキャッシュメモリ部、前記第１のコントローラにおける第２のキャッシュメモリ部、前記第２のコントローラにおける第１のキャッシュメモリ部及び前記第２のコントローラにおける第２のキャッシュメモリ部には、それぞれ、自コントローラにおける制御部からデータを受け取ると、自キャッシュメモリ部のキャッシュメモリにデータを書き込むと共にデータ転送パスを介して接続されている相手キャッシュメモリ部へデータを転送するデータ転送手段が、備えられていることを特徴とするディスクシステム。
【請求項２】
複数のディスクアレイにより構成され、データを記憶するディスク部と、ホストコンピュータの要求に基づき、前記ディスク部からデータを取り出し、或いは前記ディスク部へデータを書き込む第１、第２のコントローラを備えて構成されたディスクシステムであって、
前記第１、第２のコントローラは共に、
前記ディスク部をアクセスするディスク入出力部と、
ホストコンピュータとの間でデータの送受を行うホストインタフェースと、
前記ディスク部に書き込むデータまたは前記ディスク部から読み出したデータを一時保持するための第１のキャッシュメモリを含む第１のキャッシュメモリ部と、
前記ディスク部に書き込むデータまたは前記ディスク部から読み出したデータを一時保持するための第２のキャッシュメモリを含む第２のキャッシュメモリ部と、
前記ホストインタフェースを介してホストコンピュータからの指示を受けて、この指示に基づき前記ディスク入出力部を制御すると共に前記第１のキャッシュメモリ部及び前記第２のキャッシュメモリ部にデータを送りまたは取り出す制御部と、
前記第１のキャッシュメモリ部と前記第２のキャッシュメモリ部とを接続する内部データ転送パスと
を具備しており、
当該ディスクシステムは、
前記第１のコントローラにおける第１のキャッシュメモリ部と前記第２のコントローラにおける第１のキャッシュメモリ部とを接続する外部データ転送パスを具備し、
前記第１のコントローラにおける第１のキャッシュメモリ部及び前記第２のコントローラにおける第１のキャッシュメモリ部には、それぞれ、自コントローラにおける制御部からデータを受け取ると、自キャッシュメモリ部のキャッシュメモリにデータを書き込むと共に内部データ転送パス及び外部データ転送パスを介して接続されているキャッシュメモリ部へデータを転送するデータ転送手段が、備えられていることを特徴とするディスクシステム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明はディスクシステム、特にディスクアレイ装置を採用するディスクに対するアクセスの場合に好適なディスクシステムに関するものである。
【０００２】
【従来の技術】
従来、ディスクシステムではキャッシュメモリを備えることが通例である。このキャッシュメモリのデータの保全のためには、キャッシュメモリを二重化することが考えられる。
【０００３】
しかしながら、キャッシュメモリを二重化すると、２つのキャッシュメモリのデータを同一化する処理のためにホスト側からの要求に迅速に対応できない等、性能が劣化する問題が生じる。
【０００４】
【発明が解決しようとする課題】
また、コントローラを二重化してディスク及び二重化されたキャッシュメモリを管理する場合には、２つのコントローラが２つのキャッシュメモリのデータを同一化する処理のために所定の手順を備える必要があり、処理が複雑化する問題が発生する。
【０００５】
本発明はこのような従来のディスクシステムが有する問題点を解決せんとしてなされたもので、その目的は、システムに性能の劣化を及ぼすことなくキャッシュメモリに書込まれたデータの信頼性を向上させることのできるディスクシステムを提供することである。
【０００６】
【課題を解決するための手段】
本発明に係るディスクシステムは、複数のディスクアレイにより構成され、データを記憶するディスク部と、ホストコンピュータの要求に基づき、前記ディスク部からデータを取り出し、または前記ディスク部へデータを書き込む第１、第２のコントローラを備えて構成されたディスクシステムであって、前記第１、第２のコントローラは共に、前記ディスク部をアクセスするディスク入出力部と、ホストコンピュータとの間でデータの送受を行うホストインタフェースと、前記複数のディスクアレイを二分割した一方の側に書き込むデータまたは該一方の側から読み出したデータを一時保持するための第１のキャッシュメモリを含む第１のキャッシュメモリ部と、前記複数のディスクアレイを二分割した他方の側に書き込むデータまたは該他方の側から読み出したデータを一時保持するための第２のキャッシュメモリを含む第２のキャッシュメモリ部と、前記ホストインタフェースを介してホストコンピュータからの指示を受けて、この指示に基づき前記ディスク入出力部を制御すると共に前記第１のキャッシュメモリ部及び前記第２のキャッシュメモリ部にデータを送りまたは取り出す制御部とを具備しており、当該ディスクシステムは、前記第１のコントローラにおける第１のキャッシュメモリ部と前記第２のコントローラにおける第１のキャッシュメモリ部とを接続する第１のデータ転送パスと、前記第１のコントローラにおける第２のキャッシュメモリ部と前記第２のコントローラにおける第２のキャッシュメモリ部とを接続する第２のデータ転送パスとを具備し、前記第１のコントローラにおける第１のキャッシュメモリ部、前記第１のコントローラにおける第２のキャッシュメモリ部、前記第２のコントローラにおける第１のキャッシュメモリ部及び前記第２のコントローラにおける第２のキャッシュメモリ部には、それぞれ、自コントローラにおける制御部からデータを受け取ると、自キャッシュメモリ部のキャッシュメモリにデータを書き込むと共にデータ転送パスを介して接続されている相手キャッシュメモリ部へデータを転送するデータ転送手段が、備えられていることを特徴とする。
【０００７】
本発明に係るディスクシステムは、複数のディスクアレイにより構成され、データを記憶するディスク部と、ホストコンピュータの要求に基づき、前記ディスク部からデータを取り出し、或いは前記ディスク部へデータを書き込む第１、第２のコントローラを備えて構成されたディスクシステムであって、前記第１、第２のコントローラは共に、前記ディスク部をアクセスするディスク入出力部と、ホストコンピュータとの間でデータの送受を行うホストインタフェースと、前記ディスク部に書き込むデータまたは前記ディスク部から読み出したデータを一時保持するための第１のキャッシュメモリを含む第１のキャッシュメモリ部と、前記ディスク部に書き込むデータまたは前記ディスク部から読み出したデータを一時保持するための第２のキャッシュメモリを含む第２のキャッシュメモリ部と、前記ホストインタフェースを介してホストコンピュータからの指示を受けて、この指示に基づき前記ディスク入出力部を制御すると共に前記第１のキャッシュメモリ部及び前記第２のキャッシュメモリ部にデータを送りまたは取り出す制御部と、前記第１のキャッシュメモリ部と前記第２のキャッシュメモリ部とを接続する内部データ転送パスとを具備しており、当該ディスクシステムは、前記第１のコントローラにおける第１のキャッシュメモリ部と前記第２のコントローラにおける第１のキャッシュメモリ部とを接続する外部データ転送パスを具備し、前記第１のコントローラにおける第１のキャッシュメモリ部及び前記第２のコントローラにおける第１のキャッシュメモリ部には、それぞれ、自コントローラにおける制御部からデータを受け取ると、自キャッシュメモリ部のキャッシュメモリにデータを書き込むと共に内部データ転送パス及び外部データ転送パスを介して接続されているキャッシュメモリ部へデータを転送するデータ転送手段が、備えられていることを特徴とする。
【０００８】
【発明の実施の形態】
以下添付図面を参照して本発明に係るディスクシステムを説明する。各図において同一の構成要素には同一の符号を付して重複する説明を省略する。図１には、本発明のディスクシステムに係る第１の実施の形態が示されている。この実施の形態では、ディスク部１に複数のディスク装置から構成されるディスクアレイが採用されており、ここでは、アレイ＃０〜＃５が配置されている。
【０００９】
ホストコンピュータの要求に応えてディスク部１をアクセスするためのコントローラ２が設けられている。コントローラ２には、ホストコンピュータとの間でデータ送受を行うホストインタフェース（ＨＯＳＴ  Ｉ／Ｆ）２１、マイクロプロセッサ部（ＭＰＵ）２２、キャッシュメモリ部２３、ディスク部１の所定ディスクと接続されるスカージ・プロトコル・コントローラ（ＳＰＣ）であるディスクコントローラ２４−１〜２４−３が備えられている。これらのホストインタフェース２１、マイクロプロセッサ部２２、キャッシュメモリ部２３、ディスクコントローラ２４−１〜２４−３は、共通のデータ転送パスであるバス（例えば、ＰＣＩバス）２５に接続されている。
【００１０】
上記の実施の形態について別の表現をすると、図２に示すように表すことができる。即ち、ホストインタフェース２１、マイクロプロセッサ部２２、キャッシュメモリ部２３、ディスク入出力部２４ａ−１〜２４ａ−６が、共通のバス２５に接続されている。ここに、図１では、スカージ・プロトコル・コントローラ（ＳＰＣ）をディスクコントローラ２４−１〜２４−３としたが、各ディスク装置１ａ−１〜１ａ−６を個々に接続するため、ディスク入出力部２４ａ−１〜２４ａ−６と記載したものであり、ディスクコントローラ２４−１〜２４−３とディスク入出力部２４ａ−１〜２４ａ−６とは、ディスク装置をアクセスするという機能は同一のものである。
【００１１】
マイクロプロセッサ部２２の内部構成を図２に示す。マイクロプロセッサ部２２は、マイクロプロセッサ１１にＲＯＭ１２とＲＡＭ１３が接続された構成を有し、マイクロプロセッサ１１はＲＯＭ１２内のプログラムを用いてＲＡＭ１３をワーキングメモリとして、ホストインタフェース２１を介して受けたホストコンピュータの指示に基づき、ディスク入出力部２４ａ−１〜２４ａ−６を制御し、また、キャッシュメモリ部２３の制御を行う。このようにマイクロプロセッサ部２２は、ディスク部に対するデータアクセスを制御する制御部を構成する。
【００１２】
図３にキャッシュメモリ部２３の構成を示す。キャッシュメモリ部２３には、キャッシュデータを保持するためのＤＲＡＭ３１、ＤＲＡＭ制御部３２、データパス切換制御部３３、ミラーリングコピーインタフェース３４、ＰＣＩバスインタフェース３５が備えられている。
【００１３】
上記のＤＲＡＭ制御部３２は、ＤＲＡＭ３１に対してデータを書き込み又は読み出す機能を有し、データパス切換制御部３３は、マイクロプロセッサ部２２の制御に基づきＤＲＡＭ制御部３２を制御してデータを記憶又は読み出すと共に、所要時にミラーリングコピーインタフェース３４を介してデータを転送し、割込み信号をマイクロプロセッサ部２２へ与えてデータ転送の終了を通知する。ミラーリングコピーインタフェース３４には、他のキャッシュメモリ部が接続される。この他のキャッシュメモリ部は、キャッシュメモリ部２３と同一構成である。ＰＣＩバスインタフェース３５は、図１、図２のバス２５を介してデータの送受を行う。
【００１４】
以上のように構成されたキャッシュメモリ部２３の動作を説明する。ホストコンピュータからディスク部１へデータ書き込みの指示があると、これをホストインタフェース２１を介してマイクロプロセッサ部２２が取り込み、ディスクコントローラ２４−１〜２４−３中の所定のディスクコントローラへデータを与えてディスク部１に対する書き込みを行わせる。また、このデータをキャッシュメモリ部２３へ与えて保持させる。
【００１５】
このとき、キャッシュメモリ部２３のデータパス切換制御部３３はＰＣＩバスインタフェース３５を介してデータ及び書き込み命令を受取り、ＤＲＡＭ制御部３２を制御してデータをＤＲＡＭ３１へ書き込ませる（図３（マル１））。そして、データパス切換制御部３３はミラーリングコピーインタフェース３４を介したデータ転送の指示を格納アドレス（ライトキャッシュアドレス）と共にセットし更に、例えば、タイマをセットする。このタイマがタイムアップとなると、データパス切換制御部３３は上記セットされた指示に基づき、ミラーリングコピーインタフェース３４を介したデータ転送を実行し（図３（マル２））、データ転送を終了すると、割込み信号をマイクロプロセッサ部２２へ与えてデータ転送の終了を通知する。
【００１６】
他のキャッシュメモリ部は、図３のキャッシュメモリ部２３と同一の構成であるから、この動作を図３と同一番号を用いて説明する。他のキャッシュメモリ部のミラーリングコピーインタフェース３４は到来するデータを格納アドレスと共に受けてデータパス切換制御部３３へ送出する。データパス切換制御部３３は、ＤＲＡＭ制御部３２を制御してデータをＤＲＡＭ３１へ書き込ませる。
【００１７】
図４に、図３のデータパス切換制御部３３とは異なる動作を行うデータパス切換制御部３３Ａを備えたキャッシュメモリ部を示す。このキャッシュメモリ部は、データパス切換制御部３３Ａを備えた点を除き、図３のキャッシュメモリ部と同一の構成を有している。このキャッシュメモリ部は次のように動作を行う。
【００１８】
ホストコンピュータからディスク部１へデータ書き込みの指示があると、これをホストインタフェース２１を介してマイクロプロセッサ部２２が取り込み、ディスクコントローラ２４−１〜２４−３中の所定のディスクコントローラへデータを与えてディスク部１に対する書き込みを行わせる。また、このデータを図４に示すキャッシュメモリ部２３へ与えて保持させる。
【００１９】
このとき、キャッシュメモリ部２３のデータパス切換制御部３３ＡはＰＣＩバスインタフェース３５を介してデータ及び書き込み命令を受取り、ＤＲＡＭ制御部３２を制御してデータをＤＲＡＭ３１へ書き込ませ、これと並行して、データパス切換制御部３３はミラーリングコピーインタフェース３４を介したデータ転送を行い（図４（マル１））、データ転送を終了すると、割込み信号をマイクロプロセッサ部２２へ与えてデータ転送の終了を通知する。係る構成により、速やかにキャッシュデータの二重化を図ることができる。
【００２０】
次にコントローラ２の第２の実施の形態に係るコントローラ２Ａを図５に示す。この実施の形態では、２個のキャッシュメモリ部２３、２３Ａを設け、これらがバス２５に接続されていると共に、相互間が専用のデータ転送パス２６により接続されている。キャッシュメモリ部２３を、図３又は図４のキャッシュメモリ部として、キャッシュメモリ部２３Ａを図３又は図４において説明した他のキャッシュメモリ部とする。キャッシュメモリ部２３Ａは、キャッシュメモリ部２３を補助するサブキャッシュメモリ部として機能する。
【００２１】
キャッシュメモリ部２３にデータを書き込んだ場合に、図３又は図４を用いて説明した如くしてキャッシュメモリ部２３Ａの同一アドレスにデータが書き込まれる。そして、マイクロプロセッサ部２２は、通常時にキャッシュメモリ部２３を用いて動作し、キャッシュメモリ部２３に障害が生じた場合にはキャッシュメモリ部２３Ａを用いて動作する。つまり、キャッシュメモリ部２３Ａをバックアップ用とする。
【００２２】
また、次のような他の使用方法を採用することもできる。キャッシュメモリ部２３がキャッシュメモリ部２３Ａへデータを転送する手法としては、図４に示された手法を用いる。そして、マイクロプロセッサ部２２は、キャッシュメモリ部２３にデータを書き込むと共に、キャッシュメモリ部２３Ａをアクセスしてデータを読み出す。このように動作を行うことによって、キャッシュメモリ部２３とキャッシュメモリ部２３Ａのデータを同一化して、データ保全を図ると共に、データの書き込みとデータの読み出しを並列的に行うことが可能となり、システムの処理能力を向上させることができる。
【００２３】
図６に、本発明に係るディスクシステムの第２の実施の形態を示す。この実施の形態では、同一構成のコントローラ２−１、２−２によってディスク部１をアクセスして、ホストコンピュータの要求に応える構成となっている。そして、各コントローラ２−１、２−２のキャッシュメモリ部２３−１、２３−２間をデータ転送パス２７により接続し、キャッシュメモリ部２３−１、２３−２に保持されるデータの同一化を図る。上記のキャッシュメモリ部２３−１、２３−２としては、図３又は図４に示した構成を採用する。
【００２４】
そして、コントローラ２−１、２−２は、それぞれホストコンピュータからの要求に基づき独立して動作を行うように構成できる。従って、キャッシュメモリ部２３−１、２３−２との間では、相互に他方に対してデータ転送が生じデータの同一化が図られる。この形態によれば、システムの処理能力を向上させることができる。また、他の動作形態としては、コントローラ２−１を現用として、コントローラ２−２を予備用とする。コントローラ２−１に障害が発生すると、コントローラ２−２によりホストコンピュータの要求に応えるようにする。現用と予備用との切換えは、ホストコンピュータがホストインタフェース２１−２を介してマイクロプロセッサ部２２−２へ指示を与える。
【００２５】
図７に、本発明に係るディスクシステムの第３の実施の形態を示す。この実施の形態では、図６に示した実施の形態において、コントローラ２−１にサブキャッシュメモリ部２３Ｂ−１が設けられ、コントローラ２−２にサブキャッシュメモリ部２３Ｂ−２が設けられている。キャッシュメモリ部２３−１、２３−２、サブキャッシュメモリ部２３Ｂ−１、２３Ｂ−２は同一構成であり、サブキャッシュメモリ部２３Ｂ−１とサブキャッシュメモリ部２３Ｂ−２との間をデータ転送パス２７Ｂにより接続し、サブキャッシュメモリ部２３Ｂ−１、２３Ｂ−２に保持されるデータの同一化を図る。上記のサブキャッシュメモリ部２３Ｂ−１、２３Ｂ−２としては、図３又は図４に示した構成を採用する。
【００２６】
キャッシュメモリ部２３−１とサブキャッシュメモリ部２３Ｂ−１は、ディスク部１のエリアを分割してデータを保持する。例えば、アレイ＃０〜＃２のデータをキャッシュメモリ部２３−１が保持し、アレイ＃３、＃４のデータをサブキャッシュメモリ部２３Ｂ−１が保持する。同様に、アレイ＃０〜＃２のデータをキャッシュメモリ部２３−２が保持し、アレイ＃３、＃４のデータをサブキャッシュメモリ部２３Ｂ−２が保持する。
【００２７】
この実施の形態における動作形態は、図６に示したシステムと同様に２種類のいずれかを採ることができる。即ち、第１の実施形態は、コントローラ２−１、２−２は、それぞれホストコンピュータからの要求に基づき独立して動作を行うものであり、第２の実施形態は、コントローラ２−１を現用として、コントローラ２−２を予備用とするものである。
【００２８】
次に図８に、本発明に係るディスクシステムの第４の実施の形態を示す。この実施の形態では、図７に示した実施の形態において、更に、キャッシュメモリ部２３−１とサブキャッシュメモリ部２３Ｂ−１間を専用のデータ転送パス２６−１により接続し、キャッシュメモリ部２３−２とサブキャッシュメモリ部２３Ｂ−２間を専用のデータ転送パス２６−２により接続したものである。
【００２９】
この実施の形態は、図５に示した第２の実施の形態に係るコントローラ２Ａを２つ設けたものに相当する。また、キャッシュメモリ部２３−１とキャッシュメモリ部２３−２との間をデータ転送パス２７により接続し、キャッシュメモリ部２３−１、２３−２に保持されるデータの同一化を図る。従って、コントローラ２Ａ−１、２Ａ−２では、それぞれバックアップ用のキャッシュメモリ部２３Ｂ−１、２３Ｂ−２を備えることになる。各コントローラ２Ａ−１、２Ａ−２における動作態様は、図５の実施の形態と同様である。また、コントローラ２Ａ−１、２Ａ−２間の動作形態は、図６の動作形態と同様である。
【００３０】
更に他のキャッシュメモリ部の実施の形態を説明する。２つキャッシュメモリ部が並列使用される場合においては、保持されているデータを保全するために次のように構成することができる。即ちＤＲＡＭ３１に、図９に示されるようなメモリテーブルを設け、他方のキャッシュメモリ部からのデータ転送要求に対して、データパス切換制御部３３（３３Ａ）が上記メモリテーブルを参照して許可不許可を与える。この図９のメモリテーブルは、ＤＲＡＭ３１のデータエリアを複数の所定容量を持つブロックに分割して管理するためのもので、各ブロックに対応して書き込みの許可禁止の情報であるフラグ（禁止＝１，許可＝０）が設けられる。このフラグは、初期値が「０」であり、データの読み出しが行われたときに、例えば、一部が読み出され、更に読み出しが生じる可能性があるときにセット「１」され、読み出しの可能性がなくなったときリセット「０」される。そして、データパス切換制御部３３（３３Ａ）は、図１０に示されるフローチャートのプログラムにより図１１に示される手順で動作する。
【００３１】
まず、他方のキャッシュメモリ部からデータ転送パスを介してデータ転送要求及びキャッシュライトアドレスが到来し（図１１（マル１））、これをミラーリングコピーインタフェース３４を介してデータパス切換制御部３３（３３Ａ）が受け取る（Ｓ１）。そこで、データパス切換制御部３３（３３Ａ）は図９に示したメモリテーブルの対応フラグを参照し（図１１（マル２）及びＳ２）、フラグが「１」か「０」かを検出する（Ｓ３）。ここで、フラグが「０」であれば、データ転送許可を返送し（図１１（マル３）及びＳ４）、フラグが「１」であれば、データ転送不許可を返送する（図１１（マル３）及びＳ５）。これにより、２つのキャッシュメモリ部が並列使用されており、読み出しの可能性がある場合に書き換えがなされるのを防ぐことができ、再度ディスク部をアクセスする必要がなくなりシステムの性能を向上させることができる。
【００３２】
【発明の効果】
以上説明したように本発明に係るディスクシステムによれば、二つのコントローラのキャッシュメモリ部間において、専用のデータ転送パスを介してデータ転送が行われ、ディスク部に対するアクセスに用いるデータパスがデータ一致化に用いられることがなくなるため、効率の良いシステムを実現できる。また、制御部がデータ一致化に介在することがないので、負荷分散が図られる。
【図面の簡単な説明】
【図１】  本発明に係るディスクシステムの第１の実施の形態を示す構成図。
【図２】  本発明に係るディスクシステムにおけるコントローラの実施の形態を示す構成図。
【図３】  本発明に係るディスクシステムにおけるキャッシュメモリ部の第１の実施の形態を示す構成図。
【図４】  本発明に係るディスクシステムにおけるキャッシュメモリ部の第２の実施の形態を示す構成図。
【図５】  本発明に係るディスクシステムにおけるコントローラの第２の実施の形態を示す構成図。
【図６】  本発明に係るディスクシステムの第２の実施の形態を示す構成図。
【図７】  本発明に係るディスクシステムの第３の実施の形態を示す構成図。
【図８】  本発明に係るディスクシステムの第４の実施の形態を示す構成図。
【図９】  本発明に係るディスクシステムにおけるキャッシュメモリ部に用いられるメモリテーブルを示す図。
【図１０】  本発明に係るディスクシステムにおいて採用されるキャッシュメモリ部の動作を示す図。
【図１１】  本発明に係るディスクシステムにおけるキャッシュメモリ部の第３の実施の形態を示す構成図。
【符号の説明】
１  ディスク部                            ２−２  コントローラ
２１  ホストインタフェース                  ２２  マイクロプロセッサ部
２３、２３−１、２３−２、２３Ｂ−１、２３Ｂ−２  キャッシュメモリ部
３１  ＤＲＡＭ                              ３２  ＤＲＡＭ制御部
３３、３３Ａ  データパス切換制御部
３４  ミラーリングコピーインタフェース
３５  ＰＣＩバスインタフェース
【図１】
0004097850.tif 000002
【図２】
0004097850.tif 000003
【図３】
0004097850.tif 000004
【図４】
0004097850.tif 000005
【図５】
0004097850.tif 000006
【図６】
0004097850.tif 000007
【図７】
0004097850.tif 000008
【図８】
0004097850.tif 000009
【図９】
0004097850.tif 000010
【図１０】
0004097850.tif 000011
【図１１】
0004097850.tif 000012