(57)【特許請求の範囲】
【請求項１】
増幅回路と、
前記増幅回路により増幅された信号が入力される接続端子と出力端子との間に、第１のキャパシタおよび第２のキャパシタが直列に接続され、当該第１のキャパシタと第２のキャパシタとの間の接続点と接地端子との間に、複数のリアクタンス素子からなるフィルタ部の一部の第１のリアクタンス素子と第１の制御電圧に基づいて抵抗値が変化する第１の可変抵抗が直列に接続され、前記第１の可変抵抗の抵抗値の変化によって、前記フィルタ部の出力側から入力側を見たときのインピーダンスが変化し、前記インピーダンスの変化に伴って、前記増幅回路により増幅された信号の移相量を変化させる移相量調整部と、
前記位相量調整部の後段に設けられ、前記接地端子と前記出力端子との間に、第２の制御電圧に基づいて抵抗値が変化する第２の可変抵抗および第２のリアクタンス素子が直列に接続されてなり、前記位相量調整部に供給する前記第１の制御電圧に対し、振幅が逆となる前記第２の制御電圧が供給される振幅等化部と、
を具備することを特徴とする可変移相器。
【請求項２】
前記第１の可変抵抗に前記第１の制御電圧を供給し、前記第２の可変抵抗に前記第２の制御電圧を供給するため、抵抗分割された複数の抵抗を有することを特徴とする請求項１に記載の可変移相器。
【請求項３】
前記第１の可変抵抗および前記第２の可変抵抗のそれぞれは、電気的特性の異なる複数の抵抗素子が並列に接続されてなることを特徴とする請求項１に記載の可変移相器。
【請求項４】
前記第１の可変抵抗および前記第２の可変抵抗は、それぞれ電界効果トランジスタで構成されていることを特徴とする請求項１〜３のいずれか一つに記載の可変移相器。
【請求項５】
前記電界効果トランジスタが閾値の異なるトランジスタで構成されていることを特徴とする請求項４に記載の可変移相器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、制御信号により移相量を連続的に調整することが可能で、かつ集積回路への集積に適した構成の可変移相器または遅延回路に関する。
【０００２】
入力信号の位相を変化させて出力する装置は、一般に、マイクロ波回路の分野では移相器とよばれており、またデジタル回路の分野では遅延回路とよばれている。これら移相器または遅延回路には、移相量を連続的に調整することができるものと、連続的に調整できないものがある。本明細書では主に移相器について説明するが、本発明には、デジタル回路において用いられる遅延回路も含まれる。
【０００３】
【従来の技術】
従来より、マイクロ波移相器として、反射型、ローデッドライン型、ベクトル合成型、線路切換型またはＬＰ／ＨＰ切換型とよばれる回路形式のものが知られている（「モノリシックマイクロ波集積回路」ｐ．１８２）。これらのうち、反射型とベクトル合成型の移相器では移相量を連続的に調整することができる。また、ベクトル合成型の移相器は集積化に適している。ＬＰ／ＨＰ切換型の移相器は、集積化に適しており、広帯域化も容易である。
【０００４】
一方、デジタル遅延回路には、電流調整型、負荷容量調整型または経路切換型などがある。電流調整型は、負荷への充放電電流を調整することによって論理遅延時間を変える。負荷容量調整型は、バラクタなどの負荷の容量を変化させることにより論理遅延時間を変える。経路切換型は、遅延時間の異なる回路ブロックをセレクタなどで切り換えることにより全体の回路遅延時間を変える。
【０００５】
【発明が解決しようとする課題】
しかしながら、上述した従来のマイクロ波移相器において、反射型では、ハイブリッドなどの使用のため、小型化、集積化が困難であるという問題点がある。ローデッドライン型では、移相量を連続的に調整することができず、また集積化が困難であるという問題点がある。ベクトル合成型では回路が複雑になるという問題点がある。線路切換型では、移相量を連続的に調整することができず、また集積化が困難であり、さらにＳＰＤＴ（ｓｉｎｇｌｅ  ｐｏｌｅ  ｄｏｕｂｌｅｔｈｒｏｗ）スイッチが必要となるという問題点がある。ＬＰ／ＨＰ切換型では、移相量を連続的に調整することができないという問題点がある。
【０００６】
一方、上述した従来のデジタル遅延回路において、電流調整型や負荷容量調整型では、動作周波数がトランジスタ能力の上限に近くなると、極めて小さい遅延量（位相量）しか得られないという問題点がある。また、経路切換型では、遅延量（移相量）を連続的に調整することができず、また規模が大きくなってしまうという問題点がある。
【０００７】
本発明は、上記問題点に鑑みてなされたものであって、移相量を連続的に調整することができ、かつ集積化に適する構成の可変移相器または遅延回路を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記目的を達成するため、本発明にかかる可変移相器は、図１に示すように、増幅回路１および移相量調整部２を備えている。移相量調整部２は、２個のリアクタンス素子２１，２２からなるフィルタ部と可変抵抗２３を備えている。第１のリアクタンス素子２１は移相量調整部２の入力端子２４と出力端子２５との間に接続されている。この入力端子２４には増幅回路１の出力信号が供給される。また、第２のリアクタンス素子２２は出力端子２５と可変抵抗２３との間に接続されている。可変抵抗２３の抵抗値は、制御信号入力端子２６に供給される制御信号に基づいて調整される。
【０００９】
増幅回路１の入力端子１１から入力された信号は、増幅回路１により増幅されて移相量調整部２の入力端子２４に供給される。入力端子２４を介して移相量調整部２に入力された信号は、移相量調整部２により移相量を調整されて出力端子２５から出力される。ここで、増幅回路１は、移相量調整部２での振幅減衰を補償するために設けられている。増幅回路１は、移相量調整部２の入力側に対して十分低いインピーダンスを提供する。つまり、増幅回路１のインピーダンスは十分に小さい。
【００１０】
この発明によれば、可変抵抗２３の抵抗値が十分大きいときには、移相量調整部２の出力端子２５から入力端子２４側をみたインピーダンスは、第２のリアクタンス素子２２によるリアクタンス成分は見えないので、第１のリアクタンス素子２１によるリアクタンス成分（ｊＸ３とする）のみとなる。一方、可変抵抗２３の抵抗値が十分小さいときには、出力端子２５から入力端子２４側をみたインピーダンスは、可変抵抗が０で、ソースフォロアの出力インピーダンスも０とすれば、リアクタンス素子２１と２２の並列接続にみえるため、ｊ（Ｘ３・Ｘ４）／Ｘ３＋Ｘ４）
【００１１】
たとえば、第１のリアクタンス素子２１および第２のリアクタンス素子２２をそれぞれキャパシタおよびインダクタとしてＣＬハイパスフィルタを構成する。そして、周波数が、移相量調整部２のフィルタの遮断周波数ｆｃ付近でかつ小さい場合、移相量は、可変抵抗２３の抵抗値が無限大のときに０°となり、可変抵抗値がゼロのときに１８０°となる。つまり、可変抵抗２３の抵抗値に応じて移相量が１８０°連続して変化することになる。
【００１２】
【発明の実施の形態】
以下に、本発明の実施の形態について図面を参照しつつ詳細に説明する。
【００１３】
（実施の形態１）
図２は、本発明にかかる可変移相器を２段構成で用いた回路の全体構成を示す図である。この回路３は、入力端子３１を介して入力信号を受け取る入力回路３２、この入力回路３２から出力された２つの出力信号の移相量を調整する前段の可変移相器３３、および前段の可変移相器３３から出力された２つの出力信号の移相量を調整する後段の可変移相器３４を有する。後段の可変移相器３４から出力された２つの出力信号は、それぞれバッファ３５を介して出力回路３６の２つの出力端子３７，３８から出力される。
【００１４】
ここで、前段および後段の可変移相器３３，３４は同一構成のものであり、図１に示すように、入力信号を増幅する増幅回路と、その増幅回路の出力信号の移相量を調整する移相量調整部とを有する。図３は、本発明の実施の形態１において前段および後段の可変移相器３３，３４の増幅回路の構成を示す回路図である。
【００１５】
増幅回路４は、図３に示すように、たとえば５個の高電子移動トランジスタ（以下、ＨＥＭＴとする）４０１，４０２，４０３，４０４，４０５と、７個の抵抗４１１，４１２，４１３，４１４，４１５，４１６，４１７と、３個のダイオード４２１，４２２，４２３とからなる差動増幅器を有する。また、増幅回路４は、４個のＨＥＭＴ４３１，４３２，４３３，４３４と、３個の抵抗４４１，４４２，４４３とからなる一対のソースフォロア回路を有する。ソースフォロア回路を用いることにより、後述する移相量調整部に対し十分低いインピーダンスを提供することができる。
【００１６】
図３において、符号４５１は接地電位ＧＮＤが印加される接地端子、符号４５２は負の電源電位ＶＳＳが印加される負電源端子、符号４５３および４５４は２つの入力信号ＩＮおよびＮＩＮがそれぞれ供給される入力端子、符号４５５は一定電圧ＣＯＮＴ１が印加される第１の定電圧端子、符号４５６は一定電圧ＣＯＮＴ２が印加される第２の定電圧端子である。
【００１７】
差動増幅器の構成はつぎのとおりである。高電位側から順に第１の抵抗４１１と第１のＨＥＭＴ４０１と第２のＨＥＭＴ４０２を直列接続したものと、高電位側から順に第２の抵抗４１２と第３のＨＥＭＴ４０３と第４のＨＥＭＴ４０４を直列接続したものとが並列に接続されて差動対を構成している。第２および第４のＨＥＭＴ４０２，４０４の各ゲートには２つの入力端子４５３，４５４からそれぞれ入力信号ＩＮ，ＮＩＮが供給される。第１および第３のＨＥＭＴ４０１，４０３の各ゲートには、負の電源電圧ＶＳＳが第５および第６の抵抗４１５，４１６により抵抗分割されて供給される。差動増幅器の２つの出力信号は、第１および第３のＨＥＭＴ４０１，４０３の各ドレインから出力される。
【００１８】
この差動対の高電位側と接地端子４５１との間には、第１のダイオード４２１と第３の抵抗４１３とからなる直列体、および第２のダイオード４２２と第４の抵抗４１４とからなる直列体が並列に接続されている。一方、この差動対の低電位側と負電源端子４５２との間には、第３のダイオード４２３および第５のＨＥＭＴ４０５とからなる直列体が接続されている。第５のＨＥＭＴ４０５は定電流源であり、そのゲートは第７の抵抗４１７を介して第２の定電圧端子４５６に接続されている。
【００１９】
第１のＨＥＭＴ４０１のドレイン出力を増幅するソースフォロア回路は、高電位側から順に第６のＨＥＭＴ４３１と第７のＨＥＭＴ４３２と第８の抵抗４４１を直列接続し、第６のＨＥＭＴ４３１のドレインを接地端子４５１に接続し、第６のＨＥＭＴ４３１のゲートに第１のＨＥＭＴ４０１のドレイン出力を入力させ、第６のＨＥＭＴ４３１のソースから増幅信号を出力する構成となっている。
【００２０】
第３のＨＥＭＴ４０３のドレイン出力を増幅するソースフォロア回路は、高電位側から順に第８のＨＥＭＴ４３３と第９のＨＥＭＴ４３４と第９の抵抗４４２を直列接続し、第８のＨＥＭＴ４３３のドレインを接地端子４５１に接続し、第８のＨＥＭＴ４３３のゲートに第３のＨＥＭＴ４０３のドレイン出力を入力させ、第８のＨＥＭＴ４３３のソースから増幅信号を出力する構成となっている。第７および第９のＨＥＭＴ４３２，４３４はいずれも定電流源であり、各ゲートは第１０の抵抗４４３を介して第１の定電圧端子４５５に接続されており、またソース同士が短絡されている。
【００２１】
図３において、Ｎ１，Ｎ２，Ｎ３，Ｎ４は後述する移相量調整部との接続ノードを表す。Ｎ１は接地線の接続ノード、Ｎ２は負の電源線の接続ノード、Ｎ３は第６のＨＥＭＴ４３１を含むソースフォロア回路の出力信号線の接続ノード、Ｎ４は第８のＨＥＭＴ４３３を含むソースフォロア回路の出力信号線の接続ノードである。
【００２２】
図４は、本発明の実施の形態１において前段および後段の可変移相器３３，３４の移相量調整部の構成を示す回路図である。図４に示すように、移相量調整部５は、たとえば２個のＨＥＭＴ５０１，５０２、６個の抵抗５１１，５１２，５１３，５１４，５１５，５１６、２個のインダクタ５２１，５２２、および４個のキャパシタ５３１，５３２，５３３，５３４を有する。図４において、符号５４１は制御電圧ＶＰＣが供給される制御端子、符号５４２および５４３は２つの出力信号ＱおよびＮＱをそれぞれ出力する出力端子である。また、Ｎ１〜Ｎ４は、図３に関連して説明した接続ノードである。
【００２３】
接続ノードＮ４と出力端子５４２との間には、接続ノードＮ４側から順に第１のキャパシタ５３１および第２のキャパシタ５３２が直列に接続されている。第１のキャパシタ５３１と第２のキャパシタ５３２との中点をノードＮ５とすると、このノードＮ５と接続ノードＮ１との間には、ノードＮ５側から順に第１のインダクタ５２１および第１０のＨＥＭＴ５０１が直列に接続されている。第１０のＨＥＭＴ５０１のゲートは制御端子５４１に接続されている。また、第１０のＨＥＭＴ５０１には第１１の抵抗５１１が並列に接続されている。
【００２４】
接続ノードＮ３と出力端子５４３との間には、接続ノードＮ３側から順に第３のキャパシタ５３３および第４のキャパシタ５３４が直列に接続されており、その中点のノードＮ６と接続ノードＮ１との間には、ノードＮ６側から順に第２のインダクタ５２２、および第１１のＨＥＭＴ５０２と第１２の抵抗５１２とを並列接続してなる並列体が直列に接続されている。第１１のＨＥＭＴ５０２のゲートは制御端子５４１に接続されている。第２および第４のキャパシタ５３２，５３４は、直流成分を除去するために設けられている。
【００２５】
また、出力端子５４３には、負の電源電圧ＶＳＳが第１３および第１４の抵抗５１３，５１４により抵抗分割されて印加される。出力端子５４２には、負の電源電圧ＶＳＳが第１５および第１６の抵抗５１５，５１６により抵抗分割されて印加される。図１に示す原理図との対応関係について説明すると、第１のキャパシタ５３１と第３のキャパシタ５３３は第１のリアクタンス素子２１に対応し、第１のインダクタ５２１と第２のインダクタ５２２は第２のリアクタンス素子２２に対応する。第１のキャパシタ５３１と第１のインダクタ５２１、および第３のキャパシタ５３３と第２のインダクタ５２２は、それぞれハイパスフィルタ、すなわちＣＬ回路を構成する。
【００２６】
第１０のＨＥＭＴ５０１と第１１のＨＥＭＴ５０２は可変抵抗２３に対応し、それぞれ制御端子５４１に供給する制御電圧ＶＰＣの大きさによってオン抵抗が変化する。このオン抵抗の変化によって、接続ノードＮ３，Ｎ４から出力端子５４３、５４２への信号の通過移相量が変化することになる。また、第１０および第１１のＨＥＭＴ５０１，５０２がオフ状態のときには、それぞれに並列に接続されている第１１および第１２の抵抗５１１，５１２がコンダクタンス成分となり、移相変化幅を調節することができる。
【００２７】
ここで、実施の形態１を４３ＧＨｚ可変移相器に適用した場合について、上述した各素子のデバイスサイズまたは電気的特性値について具体例を示す。第１および第３のキャパシタ５３１，５３３のキャパシタンスは８８ｆＦである。第１および第２のインダクタ５２１，５２２のインダクタンスは１３０ｐＨである。第１０および第１１のＨＥＭＴ５０１，５０２は、ゲート長が０．１３μｍで、ゲート幅が８０μｍのＩｎＰベースのＨＥＭＴである。第１１および第１２の抵抗５１１，５１２の抵抗値は１ｋΩである。また、第２および第４のキャパシタ５３２，５３４のキャパシタンスは８８ｆＦである。第１３および第１５の抵抗５１３，５１５の抵抗値は４．１ｋΩであり、第１４および第１６の抵抗５１４，５１６の抵抗値は１．１ｋΩである。
【００２８】
第１、第３、第６および第８のＨＥＭＴ４０１，４０３，４３１，４３３は、ゲート長が０．１３μｍで、ゲート幅が２０μｍのＩｎＰベースのＨＥＭＴである。第２および第４のＨＥＭＴ４０２，４０４は、ゲート長が０．１３μｍで、ゲート幅が３０μｍのＩｎＰベースのＨＥＭＴである。第５、第７および第９のＨＥＭＴ４０５，４３２，４３４は、ゲート長が０．４８μｍで、ゲート幅が２０μｍのＩｎＰベースのＨＥＭＴである。
【００２９】
第１乃至第３のダイオード４２１，４２２，４２３は、ゲート長が０．４８μｍで、ゲート幅が２０μｍのＩｎＰベースのＨＥＭＴを用いて構成されている。第１および第２の抵抗４１１，４１２の抵抗値は２００Ωである。第３および第４の抵抗４１３，４１４の抵抗値は１５０Ωである。第５の抵抗４１５の抵抗値は３ｋΩである。第６の抵抗４１６の抵抗値は２ｋΩである。第７および第１０の抵抗４１７，４４３の抵抗値は０．５ｋΩである。第８および第９の抵抗４４１，４４２の抵抗値は０．７ｋΩである。
【００３０】
上述したように実施の形態１を適用した４３ＧＨｚ可変移相器では１８０°の位相変化が得られる。図５は、実施の形態１を適用した可変移相器の周波数を３０〜５０ＧＨｚの間で変化させた場合の制御電圧と移相量との関係を示す特性図である。図５より明らかなように、３０〜５０ＧＨｚの範囲の周波数において約１８０°の位相変化が得られる。
【００３１】
上述した実施の形態１によれば、第１０および第１１のＨＥＭＴ５０１，５０２の抵抗値が制御電圧ＶＰＣに応じて変化し、それに伴って移相量調整部５の、出力端子５４２，５４３から入力側をみたインピーダンスが変化することによって、移相量が連続して変化するため、移相量を連続的に調整することができる。また、可変移相器をＩｎＰベースＨＥＭＴで構成しているため、集積化に適した構成となる。したがって、移相量を連続的に調整することができ、かつ集積化に適した構成の可変移相器が得られる。
【００３２】
（実施の形態２）
図６は、本発明の実施の形態２にかかる可変移相器の移相量調整部の構成を示す回路図である。図６に示すように、実施の形態２の移相量調整部６は、図４に示す実施の形態１の移相量調整部５において、第１のインダクタ５２１、第２のインダクタ５２２、第１のキャパシタ５３１および第３のキャパシタ５３３の代わりに、それぞれ第５のキャパシタ６２１、第６のキャパシタ６２２、第３のインダクタ６３１および第４のインダクタ６３３を接続したものである。
【００３３】
つまり、実施の形態２では、第３のインダクタ６３１と第５のキャパシタ６２１、および第４のインダクタ６３３と第６のキャパシタ６２２によりそれぞれローパスフィルタ、すなわちＬＣ回路を構成したものである。実施の形態２の移相量調整部６のその他の構成は実施の形態１と同じであるので、実施の形態１と同じ構成については同一の符号を付して説明を省略する。また、実施の形態２において、増幅回路は図３に示す構成の回路であり、重複するので説明を省略する。実施の形態２によれば、実施の形態１と同様に、移相量を連続的に調整することができ、かつ集積化に適した構成の可変移相器が得られる。
【００３４】
（実施の形態３）
図７は、本発明の実施の形態３にかかる可変移相器の移相量調整部の構成を示す回路図である。図７に示すように、実施の形態３の移相量調整部７は、図４に示す実施の形態１の移相量調整部５において、可変抵抗である第１０および第１１のＨＥＭＴ５０１，５０２の各ゲートに、制御電圧ＶＰＣを第１７の抵抗７０１と第１８の抵抗７０２とにより抵抗分割して印加する構成としたものである。ここで、実施の形態３を４３ＧＨｚ可変移相器に適用した場合には、制御端子５４１と第１０および第１１のＨＥＭＴ５０１，５０２の各ゲートとの間に接続される第１７の抵抗７０１の抵抗値は１ｋΩである。接続ノードＮ１と第１０および第１１のＨＥＭＴ５０１，５０２の各ゲートとの間に接続される第１８の抵抗７０２の抵抗値は２ｋΩである。その他の素子のデバイスサイズまたは電気的特性値は実施の形態１と同じである。
【００３５】
実施の形態３の移相量調整部７のその他の構成は実施の形態１と同じであるので、実施の形態１と同じ構成については同一の符号を付して説明を省略する。また、実施の形態３において、増幅回路は図３に示す構成の回路であり、重複するので説明を省略する。実施の形態３によれば、実施の形態１と同様に、移相量を連続的に調整することができ、かつ集積化に適した構成の可変移相器が得られる。また、実施の形態３によれば、制御電圧ＶＰＣが抵抗分割されて第１０および第１１のＨＥＭＴ５０１，５０２に供給されるため、制御電圧ＶＰＣに対する移相量の感度が実施の形態１よりも低くなり、移相量の調整が容易となる。
【００３６】
（実施の形態４）
図８は、本発明の実施の形態４にかかる可変移相器の移相量調整部の構成を示す回路図である。図８に示すように、実施の形態４の移相量調整部８は、図４に示す実施の形態１の移相量調整部５において、第１０のＨＥＭＴ５０１と第１１の抵抗５１１とを並列接続してなる並列体、および第１１のＨＥＭＴ５０２と第１２の抵抗５１２とを並列接続してなる並列体の代わりに、それぞれ閾値の異なる第１２のＨＥＭＴ８０１と第１４のＨＥＭＴ８０３とを並列接続してなる並列体、および閾値の異なる第１３のＨＥＭＴ８０２と第１５のＨＥＭＴ８０４とを並列接続してなる並列体を接続したものである。
【００３７】
実施の形態４を４３ＧＨｚ可変移相器に適用した場合には、第１２および第１３のＨＥＭＴ８０１，８０２は、ゲート長が０．１３μｍで、ゲート幅が２０μｍのＩｎＰベースのＨＥＭＴであり、微細ゲートのため閾値が深く（負の方向に大きく）、オン抵抗が小さい。また、第１４および第１５のＨＥＭＴ８０３，８０４は、ゲート長が０．４８μｍで、ゲート幅が８０μｍのＩｎＰベースのＨＥＭＴであり、閾値が比較的浅く（接地電位に近く）、オン抵抗が比較的高い。その他の素子のデバイスサイズまたは電気的特性値は実施の形態１と同じである。
【００３８】
実施の形態４の移相量調整部８のその他の構成は実施の形態１と同じであるので、実施の形態１と同じ構成については同一の符号を付して説明を省略する。また、実施の形態４において、増幅回路は図３に示す構成の回路であり、重複するので説明を省略する。実施の形態４によれば、実施の形態１と同様に、移相量を連続的に調整することができ、かつ集積化に適した構成の可変移相器が得られる。
【００３９】
また、実施の形態４によれば、可変抵抗としてスイッチ特性の異なるＨＥＭＴを対にして用いているため、可変抵抗の抵抗値の変化が緩慢になり、制御電圧ＶＰＣに対する移相量の感度が実施の形態１よりも低くなるので、移相量の調整が容易となる。図９は、実施の形態４を適用した４３ＧＨｚ可変移相器の制御電圧と移相量との関係を、実施の形態１を適用した４３ＧＨｚ可変移相器と比較して示す特性図であり、同図より、明らかに実施の形態４のほうが制御電圧ＶＰＣに対する移相量の感度が低くなっているのがわかる。
【００４０】
（実施の形態５）
図１０は、本発明の実施の形態５にかかる可変移相器の移相量調整部の構成を示す回路図である。図１０に示すように、実施の形態５の移相量調整部９は、図４に示す実施の形態１の移相量調整部５において、第１１および第１２の抵抗５１１，５１２をなくし、かつ可変移相器の出力信号振幅の移相量依存性あるいは制御電圧依存性を小さくするための回路（以下、振幅等価回路とする）を付加した構成となっている。
【００４１】
接続ノードＮ１と出力端子５４２との間には、接続ノードＮ１側から順に可変抵抗となる第１６のＨＥＭＴ９０１およびリアクタンス素子である第７のキャパシタ９１１が直列に接続されて付加されている。また、接続ノードＮ１と出力端子５４３との間には、接続ノードＮ１側から順に可変抵抗となる第１７のＨＥＭＴ９０２およびリアクタンス素子である第８のキャパシタ９１２が直列に接続されて付加されている。
【００４２】
そして、第１６および第１７のＨＥＭＴ９０１，９０２の各ゲートには、前記制御電圧ＶＰＣの逆相となる制御電圧ＮＶＰＣが供給される第２の制御端子９２１が接続される。つまり、第１６および第１７のＨＥＭＴ９０１，９０２の各ゲートには、制御電圧ＶＰＣの逆相電位である制御電圧ＮＶＰＣが印加される。実施の形態５の移相量調整部９のその他の構成は実施の形態１と同じであるので、実施の形態１と同じ構成については同一の符号を付して説明を省略する。また、実施の形態５において、増幅回路は図３に示す構成の回路であり、重複するので説明を省略する。
【００４３】
上述した構成の振幅等価回路を付加する理由について簡単に説明する。一般に、デジタル回路では論理振幅が決まっているため、可変移相器の出力信号の振幅は後段のバッファにより論理振幅まで増幅される。バッファの通過位相特性は入力電力に依存する。そのため、可変移相器の出力が制御電圧に依存して変化すると、バッファ出力の移相量が可変位相器の移相量と同じにならなくなってしまい、必要な移相量が得られないことがある。これを防ぐため、可変移相器の出力振幅を一定に保つ必要がある。
【００４４】
上述した実施の形態１の可変移相器では、制御電圧ＶＰＣがローレベルのときに第１０および第１１のＨＥＭＴ５０１，５０２はオフ状態となる。したがって、第１および第２のインダクタ５２１，５２２は見えなくなり、ソースフォロア出力は第１乃至第４のキャパシタ５３１，５３２，５３３，５３４を介してそのまま出力される。一方、制御電圧ＶＰＣがハイレベルのときには、第１０および第１１のＨＥＭＴ５０１，５０２はオン状態となり、可変移相器の出力電圧は、ソースフォロア出力を第１乃至第４のキャパシタ５３１，５３２，５３３，５３４と第１および第２のインダクタ５２１，５２２のインピーダンスで分割した電圧となる。
【００４５】
このように制御電圧ＶＰＣに応じて可変移相器の出力電圧が変化する。また、可変移相器の後段に設けられたバッファや、可変移相器が多段構成となっている場合には後段の可変移相器などの入力インピーダンスの影響もあり、可変移相器の出力信号振幅に移相量依存性あるいは制御電圧依存性が生じる。
【００４６】
それに対して、実施の形態５では、制御電圧ＶＰＣがローレベルで制御電圧ＮＶＰＣがハイレベルのとき、第１０および第１１のＨＥＭＴ５０１，５０２はオフ状態で、第１６および第１７のＨＥＭＴ９０１，９０２がオン状態となる。したがって、出力端子５４２に現われる電圧は、ソースフォロア出力を第１および第２のキャパシタ５３１，５３２の直列インピーダンスと第７のキャパシタ９１１のインピーダンスで分割した電圧となる。同様に、出力端子５４３に現われる電圧は、ソースフォロア出力を第３および第４のキャパシタ５３３，５３４の直列インピーダンスと第８のキャパシタ９１２のインピーダンスで分割した電圧となる。一方、制御電圧ＶＰＣがハイレベルのときには、制御電圧ＮＶＰＣがローレベルとなり、実施の形態１と同じになる。
【００４７】
したがって、第７のキャパシタ９１１のインピーダンスと第１および第２のキャパシタ５３１，５３２の直列インピーダンスとの比と、第７のキャパシタ９１１のインピーダンスと第１のインダクタ５２１のインピーダンスとの比が同じであれば、制御電圧ＶＰＣの電位レベルがハイであってもローであっても出力端子５４２から出力される信号の振幅は同じになる。出力端子５４３から出力される信号についても同様であり、第８のキャパシタ９１２のインピーダンスと第３および第４のキャパシタ５３３，５３４の直列インピーダンスとの比と、第８のキャパシタ９１２のインピーダンスと第２のインダクタ５２２のインピーダンスとの比を同じにすれば、出力信号振幅は制御電圧の電位レベルにかかわらず一定となる。
【００４８】
実施の形態５を１０．７５ＧＨｚ可変移相器に適用した場合には、第１乃至第４のキャパシタ５３１，５３２，５３３，５３４のキャパシタンスは３５０ｆＦであり、第７および第８のキャパシタ９１１，９１２のキャパシタンスは１００ｆＦである。また、第１および第２のインダクタ５２１，５２２のインダクタンスは５２０ｐＨである。また、第１６および第１７のＨＥＭＴ９０１，９０２は、ゲート長が０．１３μｍで、ゲート幅が２０μｍのＩｎＰベースのＨＥＭＴである。その他の素子のデバイスサイズまたは電気的特性値は実施の形態１と同じである。
【００４９】
図１１は、実施の形態５を適用した１０．７５ＧＨｚ可変移相器の制御電圧に対する移相量および出力振幅の関係を、実施の形態１を適用した１０．７５ＧＨｚ可変移相器と比較して示す特性図である。ただし、移相量については、出力端子５４２に出力された信号の位相を用いており、また出力信号振幅については、２段目の可変移相器、すなわち図２に示す構成において後段の可変移相器３４の出力電圧の振幅である。なお、比較の対象とした実施の形態１については、素子のデバイスサイズまたは電気的特性値を実施の形態５と同じとした。図１１より明らかなように、実施の形態１では出力振幅が制御電圧に対して７０％以上変動している。それに対して、実施の形態５では出力振幅の変動幅は２５％以下である。
【００５０】
実施の形態５によれば、実施の形態１と同様に、移相量を連続的に調整することができ、かつ集積化に適した構成の可変移相器が得られる。また、実施の形態５によれば、振幅等価回路を付加しているため、出力信号振幅の移相量依存性あるいは制御電圧依存性を抑えることができる。
【００５１】
以上において本発明は、上述した各実施の形態に限らず、種々変更可能である。たとえば、第１０および第１１のＨＥＭＴ５０１，５０２に代えてバイポーラトランジスタやダイオードを可変抵抗として用いた構成としてもよいし、第１４乃至第１７のＨＥＭＴ８０３，８０４，９０１，９０２の代わりにバイポーラトランジスタ用いた構成としてもよい。また、増幅回路４をバイポーラトランジスタで構成してもよく、その場合にはソースフォロア回路ではなくエミッタフォロア回路を用いる。
【００５２】
また、上述した実施の形態では、マイクロ波回路の分野で用いられる可変移相器について説明したが、本発明は、マイクロ波回路の分野に限らず、デジタル回路の分野にも適用可能である。移相器は、デジタル回路の分野では遅延回路とよばれるため、実施の形態の説明において移相器を遅延回路と読み替えればよい。遅延回路は、たとえば４０Ｇｂ／ｓのＤフリップフロップのように超高速で動作し、かつ微妙なタイミング調整を必要とする部分に適用することが可能である。
【００５３】
（付記１）増幅回路と、
複数のリアクタンス素子からなるフィルタ部の一部のリアクタンス素子に、制御電圧に基づいて抵抗値が変化する可変抵抗が接続され、前記可変抵抗の抵抗値の変化によって、前記フィルタ部の出力側から入力側を見たときのインピーダンスが変化し、前記インピーダンスの変化に伴って、前記増幅回路により増幅された信号の移相量を変化させる移相量調整部と、
を具備することを特徴とする可変移相器。
【００５４】
（付記２）前記可変抵抗に前記制御電圧を抵抗分割して供給するための複数の抵抗を有することを特徴とする付記１に記載の可変移相器。
【００５５】
（付記３）前記可変抵抗は、電気的特性の異なる複数の抵抗素子が並列に接続された構成であることを特徴とする付記１に記載の可変移相器。
【００５６】
（付記４）可変抵抗およびリアクタンス素子からなり、前記制御電圧に対する信号振幅依存性を抑制する振幅等化部を有することを特徴とする付記１に記載の可変移相器。
【００５７】
（付記５）前記移相量調整部の可変抵抗は電界効果トランジスタで構成されていることを特徴とする付記１〜４のいずれか一つに記載の可変移相器。
【００５８】
（付記６）前記移相量調整部の可変抵抗はバイポーラトランジスタで構成されていることを特徴とする付記１〜４のいずれか一つに記載の可変移相器。
【００５９】
（付記７）前記移相量調整部の可変抵抗はダイオードで構成されていることを特徴とする付記１〜４のいずれか一つに記載の可変移相器。
【００６０】
（付記８）前記フィルタ部は、キャパシタとインダクタがハイパスフィルタを構成するＣＬ回路であることを特徴とする付記１〜７のいずれか一つに記載の可変移相器。
【００６１】
（付記９）前記フィルタ部は、キャパシタとインダクタがローパスフィルタを構成するＬＣ回路であることを特徴とする付記１〜７のいずれか一つに記載の可変移相器。
【００６２】
（付記１０）前記増幅回路は、差動増幅器とソースフォロア回路で構成されていることを特徴とする付記１〜９のいずれか一つに記載の可変移相器。
【００６３】
（付記１１）前記増幅回路は、差動増幅器とエミッタフォロア回路で構成されていることを特徴とする付記１〜９のいずれか一つに記載の可変移相器。
【００６４】
（付記１２）前記可変抵抗に並列に抵抗が接続されていることを特徴とする付記１または２に記載の可変移相器。
【００６５】
【発明の効果】
本発明によれば、移相量調整部の、出力端子から入力側をみたインピーダンスが可変抵抗の抵抗値に応じて変化し、それに伴って移相量が連続して変化するため、移相量を連続的に調整することができる。また、可変抵抗を電界効果トランジスタやバイポーラトランジスタなどのトランジスタ、またはダイオードで構成することによって、集積化に適した構成となる。したがって、移相量を連続的に調整することができ、かつ集積化に適した構成の可変移相器が得られる。
【図面の簡単な説明】
【図１】本発明にかかる可変移相器の原理を示す原理図である。
【図２】本発明にかかる可変移相器を２段構成で用いた回路の全体構成を示す図である。
【図３】本発明の実施の形態１にかかる可変移相器の増幅回路の構成を示す回路図である。
【図４】本発明の実施の形態１にかかる可変移相器の移相量調整部の構成を示す回路図である。
【図５】実施の形態１を適用した可変移相器の周波数を３０〜５０ＧＨｚの間で変化させた場合の制御電圧と移相量との関係を示す特性図である。
【図６】本発明の実施の形態２にかかる可変移相器の移相量調整部の構成を示す回路図である。
【図７】本発明の実施の形態３にかかる可変移相器の移相量調整部の構成を示す回路図である。
【図８】本発明の実施の形態４にかかる可変移相器の移相量調整部の構成を示す回路図である。
【図９】実施の形態４を適用した４３ＧＨｚ可変移相器の制御電圧と移相量との関係を、実施の形態１を適用した４３ＧＨｚ可変移相器と比較して示す特性図である。
【図１０】本発明の実施の形態５にかかる可変移相器の移相量調整部の構成を示す回路図である。
【図１１】実施の形態５を適用した１０．７５ＧＨｚ可変移相器の制御電圧に対する移相量および出力振幅の関係を、実施の形態１を適用した１０．７５ＧＨｚ可変移相器と比較して示す特性図である。
【符号の説明】
１，４    増幅回路
２，５，６，７，８，９    移相量調整部
２１    第１のリアクタンス素子
２２    第２のリアクタンス素子
２３    可変抵抗
５０１，５０２    移相量調整部の可変抵抗（ＨＥＭＴ）
５２１，５２２    移相量調整部のリアクタンス素子（インダクタ）
５３１，５３２，５３３，５３４    移相量調整部のリアクタンス素子（キャパシタ）
７０１，７０２    抵抗分割用の抵抗
８０１，８０３    電気的特性の異なる抵抗素子（ＨＥＭＴ）
８０２，８０４    電気的特性の異なる抵抗素子（ＨＥＭＴ）
９０１，９０２    振幅等化部の可変抵抗（ＨＥＭＴ）
９１１，９１２    振幅等化部のリアクタンス素子（キャパシタ）
【図１】
0004080733.tif 000002
【図２】
0004080733.tif 000003
【図３】
0004080733.tif 000004
【図４】
0004080733.tif 000005
【図５】
0004080733.tif 000006
【図６】
0004080733.tif 000007
【図７】
0004080733.tif 000008
【図８】
0004080733.tif 000009
【図９】
0004080733.tif 000010
【図１０】
0004080733.tif 000011
【図１１】
0004080733.tif 000012