(57)【特許請求の範囲】
【請求項１】
光源を多値の照射レベルで発光させる光源駆動装置において、前記光源の照射レベルの変化タイミングを示す変調信号を生成する変調信号生成手段と、前記照射レベルに対応する状態の遷移を指示する状態遷移信号を生成する状態遷移信号生成手段と、前記変調信号生成手段によって生成した変調信号と前記状態遷移信号生成手段によって生成した状態遷移信号と予め設定された遷移規則とに基づいて前記状態の遷移を制御し、選択された状態に基づいて前記光源を駆動する光源駆動手段と、該光源駆動手段に対して所定動作を指示するコマンド信号を生成するコマンド信号生成手段を設け、前記光源駆動手段に、前記コマンド信号を照射レベル選択信号又は遷移選択信号などの所定の信号に変換するコマンド復調手段を設けたことを特徴とする光源駆動装置。
【請求項２】
請求項１記載の光源駆動装置において、前記状態の少なくとも一つは複数の照射レベルに対応し、前記コマンド信号の一部である照射レベル選択信号に基づいて前記複数の照射レベルのうちの一つの照射レベルを選択し、前記状態に対応する照射レベルを前記選択した照射レベルに変更する照射レベル選択手段を設けたことを特徴とする光源駆動装置。
【請求項３】
請求項１又は２記載の光源駆動装置において、前記コマンド復調手段における復調規則を設定されたモードによって変更するようにしたことを特徴とする光源駆動装置。
【請求項４】
請求項１乃至３のいずれか一項に記載の光源駆動装置において、前記コマンド信号を、発光情報あるいは発光情報とその前後の情報の組み合わせによって変化するようにしたことを特徴とする光源駆動装置。
【請求項５】
請求項１乃至４のいずれか一項に記載の光源駆動装置において、前記コマンド信号を、前記変調信号に同期して伝送するようにしたことを特徴とする光源駆動装置。
【請求項６】
光源を多値の照射レベルで発光させる光源駆動装置において、前記光源の照射レベルの変化タイミングを示す変調信号を生成する変調信号生成手段と、前記照射レベルに対応する状態の遷移を指示する状態遷移信号を生成する状態遷移信号生成手段と、前記変調信号生成手段によって生成した変調信号と前記状態遷移信号生成手段によって生成した状態遷移信号と予め設定された遷移規則とに基づいて前記状態の遷移を制御し、選択された状態に基づいて前記光源を駆動する光源駆動手段と、前記光源の出射光量の一部を受光素子でモニタし、そのモニタ信号を所定のタイミングでサンプルした信号に基づいて前記光源の照射光量制御を行う光量制御手段とを設け、前記所定のタイミングを前記変調信号に重畳するようにしたことを特徴とする光源駆動装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、ＣＤ−Ｒドライブ装置，ＣＤ−ＲＷドライブ装置，ＤＶＤ−Ｒドライブ装置，ＤＶＤ−ＲＷドライブ装置及びＤＶＤ−ＲＡＭドライブ装置などの記録可能な情報記録媒体に対する情報の記録を行う光ディスク装置全般に適用される多値レベル化及びマルチパルス化された光変調波形を駆動・制御するレーザ駆動制御装置等の光源駆動装置に関する。
【０００２】
【従来の技術】
従来より記録可能な光ディスク（情報記録媒体）に対して光源から照射するレーザ光の光変調によって情報の記録を行う光ディスク装置においては、１ビームオーバーライト技術や、高密度化のための記録マーク形状制御のために光変調波形をマルチパルス化，多値レベル化（例えば、図４の（ｃ）の光変調波形を参照）して制御する技術が必須になっており、それにともなって光源駆動部（以下、「ＬＤドライバ」とも称する）においては複数の電流をスイッチングする必要があり、その結果入力される信号線が増加する。
【０００３】
また、光ディスクに対する高速記録及び高密度記録のため、今後さらにデータの転送レートを増大することと、パルス分割幅をより細分化することと、さらにパワーのレベル数を増加することが要求されている。
さらに、上記光源を搭載したピックアップは光ディスクの半径方向に可動（この動作を「シーク動作」と呼ぶ）させるため、上記ピックアップと信号処理部等を搭載している回路基板とは可撓性回路（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔ  Ｃｉｒｃｕｉｔ：ＦＰＣ）基板と呼ばれる曲げの可能な基板で接続するようにするのが一般的であり、ＬＤドライバはピックアップに搭載された光源（ＬＤ）の近傍に配置し、上記信号制御部からＬＤドライバまでは上記ＦＰＣ基板を用いて配線している。
【０００４】
しかし、光変調制御信号を供給するＦＰＣ基板はある程度の長さとなることは避けられないため、光変調制御信号波形の歪み，遅延（特に複数の制御信号間の遅延差（スキュー））等によるＬＤ駆動電流のスイッチタイミングのずれが生じ、スイッチが同時に切り換わる時点で波形に乱れが生じ、光源を所望の光波形でレーザ発光させることができなくなる（図１３参照）。
そのため、光ディスク上に形成されるマーク形状やマークの位置の精度が損なわれ、その結果としてデータエラーの原因になる。さらに、ＦＰＣ基板からの不要輻射の問題が発生し、ノイズ発生の原因ともなる。
【０００５】
このような問題を解決するものとして、複数の電流源の電流をスイッチ手段を介して光源（ＬＤ）に供給するＬＤ駆動手段と、光ディスク（情報記録媒体）に記録する２値化記録信号に対応してＬＤを駆動する駆動波形（光変調波形）を復元し、上記スイッチ手段を制御する駆動波形復元手段とを同一のレーザ駆動集積回路に備えた光源駆動装置（例えば、特開平１１−２８３２４９号公報参照）が提案されている。
【０００６】
【発明が解決しようとする課題】
上述したような従来の光源駆動装置は、今後さらに情報記録の高速化と光ディスクに対する高密度化記録とが求められると、上記駆動波形復元手段（光変調制御信号生成部）のより高速動作及びレーザ駆動集積回路の高集積化が求められるために微細なＣＭＯＳプロセスが好適となる。
一方、上記ＬＤ駆動部には、１〜数Ｖ程度の動作電圧を持つＬＤが接続されるため、高耐圧プロセス（例えば５Ｖや３．３Ｖなど）が要求される。
しかしながら、通常、微細なＣＭＯＳプロセスでは高耐圧にすることは困難（例えば、０．１８μｍＣＭＯＳプロセスでは１．８Ｖ程度の耐圧しかない）であるため、高速化の実現が困難であったり、あるいは大幅なコストアップや、消費電力の増大や、集積回路サイズの増大などの問題が生じる。
また、ピックアップは小型化が要求されるため、ＦＰＣ基板も小型化（狭幅化）が望まれ、ＦＰＣ基板を伝送する信号線はなるべく少ない方がよい。
【０００７】
この発明は上記の課題を解決するためになされたものであり、光変調制御信号波形の歪みやスキュー等による光変調波形の所望値からのずれを抑制し、情報記録の高速化と情報記録媒体への高密度化記録などの要求に対しても、コストと性能などを犠牲にすることなく実現できるようにすることを目的とする。
【０００８】
【課題を解決するための手段】
この発明は上記の目的を達成するため、次の（１）〜（６）の各光源駆動装置を提供する。
（１）光源を多値の照射レベルで発光させる光源駆動装置において、上記光源の照射レベルの変化タイミングを示す変調信号を生成する変調信号生成手段と、上記照射レベルに対応する状態の遷移を指示する状態遷移信号を生成する状態遷移信号生成手段と、上記変調信号生成手段によって生成した変調信号と上記状態遷移信号生成手段によって生成した状態遷移信号と予め設定された遷移規則とに基づいて上記状態の遷移を制御し、選択された状態に基づいて上記光源を駆動する光源駆動手段と、その光源駆動手段に対して所定動作を指示するコマンド信号を生成するコマンド信号生成手段を設け、上記光源駆動手段に、上記コマンド信号を照射レベル選択信号又は遷移選択信号などの所定の信号に変換するコマンド復調手段を設けた光源駆動装置。
【０００９】
（２）上記（１）の光源駆動装置において、上記状態の少なくとも一つは複数の照射レベルに対応し、上記コマンド信号の一部である照射レベル選択信号に基づいて上記複数の照射レベルのうちの一つの照射レベルを選択し、上記状態に対応する照射レベルを上記選択した照射レベルに変更する照射レベル選択手段を設けた光源駆動装置。
【００１０】
（３）上記（１）又は（２）の光源駆動装置において、上記コマンド復調手段における復調規則を設定されたモードによって変更するようにした光源駆動装置。
（４）上記（１）乃至（３）のいずれかの光源駆動装置において、上記コマンド信号を、発光情報あるいは発光情報とその前後の情報の組み合わせによって変化するようにした光源駆動装置。
（５）上記（１）乃至（４）のいずれかの光源駆動装置において、上記コマンド信号を、上記変調信号に同期して伝送するようにした光源駆動装置。
【００１１】
（６）光源を多値の照射レベルで発光させる光源駆動装置において、上記光源の照射レベルの変化タイミングを示す変調信号を生成する変調信号生成手段と、上記照射レベルに対応する状態の遷移を指示する状態遷移信号を生成する状態遷移信号生成手段と、上記変調信号生成手段によって生成した変調信号と上記状態遷移信号生成手段によって生成した状態遷移信号と予め設定された遷移規則とに基づいて上記状態の遷移を制御し、選択された状態に基づいて上記光源を駆動する光源駆動手段と、上記光源の出射光量の一部を受光素子でモニタし、そのモニタ信号を所定のタイミングでサンプルした信号に基づいて上記光源の照射光量制御を行う光量制御手段を設け、上記所定のタイミングを上記変調信号に重畳するようにした光源駆動装置。
【００１２】
この発明の請求項１記載の光源駆動装置によれば、上記のように構成することにより、光変調波形の変化タイミングが変調信号のみによって決まり、供給される信号間にスキューがあっても光波形には影響を及ぼさず、より少ない信号線数で、正確な発光波形が得られ、コマンド信号によって複雑な波形の生成も行える。さらに、この光源駆動装置を光情報記録装置に適用すれば、情報記録媒体に正確な記録マークを形成することができる。
【００１３】
また、この発明の請求項２記載の光源駆動装置によれば、上記のように構成することにより、上記請求項１と同様の効果に加えて、所定のパルスの照射レベルを多値化することができ、この光源駆動装置を光情報記録装置に適用すればより高精度な記録マーク形成制御が行える。
【００１４】
さらに、この発明の請求項３記載の光源駆動装置によれば、上記のように構成することにより、信号線数を増やすことなく、様々なモードに対応したコマンドを発行することができ、より複雑な波形の生成が行える。
また、この発明の請求項４記載の光源駆動装置によれば、上記のように構成することにより、さらに複雑な波形の生成が行える。また、この光源駆動装置を光情報記録装置に適用すれば、記録データパターンに応じて光波形の変更が行える。
【００１５】
さらに、この発明の請求項５記載の光源駆動装置によれば、上記のように構成することにより、コマンド信号線数を低減することができる。
さらに、この発明の請求項６記載の光源駆動装置によれば、上記のように構成することにより、照射光量制御用のサンプル信号線を削減することができる。
【００１６】
【発明の実施の形態】
以下、この発明の実施形態を図面に基づいて具体的に説明する。
まず、本発明の一実施形態の光源駆動装置を適用する情報記録再生装置の全体構成及び動作概要を図面に基づいて説明する。
図１は、本発明の一実施形態の光源駆動装置を適用する情報記録再生装置の全体構成を示すブロック図である。
図１において、情報記録媒体１００は、再生すべき情報が予め記録されたＣＤ−ＲＯＭ，ＤＶＤ−ＲＯＭ等の光ディスク、または情報が未記録であってユーザが任意に新規の情報を記録可能なＣＤ−Ｒ，ＣＤ−ＲＷ，ＤＶＤ−Ｒ，ＤＶＤ−ＲＡＭ，ＭＤ，ＭＯなどの光ディスクである。
【００１７】
ピックアップ１０１は、光源（例えば半導体レーザ（ＬＤ））１０２からの出射光を情報記録媒体１００に照射して情報の記録を行ったり、情報記録媒体１００からの反射光を受光して受光信号に変換するものであり、光源１０２やその光源１０２を駆動する光源駆動部（公知であり、図示を省略）、反射光を受光して受光信号に変換する受光部１０３などが配置されている。
また、ピックアップ１０１には光源１０２の出射光の一部をモニタするモニタ受光部（同じく公知であり、図示を省略）も配置されており、その出力であるモニタ信号に基づいて光源１０２の出射光量変動を制御する。
【００１８】
さらに、情報記録媒体１００の照射光に対する傾き（「チルト」と呼ぶ）を検知するためのチルト検出受光部（同じく公知であり、図示を省略）などが配置される場合もある。
さらにまた、異なる媒体フォーマットが定められた複数種類の情報記録媒体に対応する情報記録再生装置の場合（例えば、ＤＶＤ及びＣＤ両対応装置など）、それぞれの情報記録媒体に好適な波長の光源を持つ場合があり、それぞれの光源出射時に情報記録媒体からの反射光を受光する受光部やモニタ受光部を別個に備える場合もある。
【００１９】
信号処理部１０４は、ピックアップ１０１に配置された各種受光部からの受光信号が入力され、様々な信号処理が行われる。
例えば、受光信号から情報を再生したり、情報記録媒体１００の回転に伴う面振れやトラックの半径方向の振れなどの変動に対して常に所定の誤差内で光を照射するように制御（フォーカスサーボ制御及びトラックサーボ制御）するために受光信号からサーボエラー信号を生成し、そのサーボエラー信号に従ってピックアップ１０１を制御する。また、記録すべき情報を所定の規則に従って変調し、記録信号として光源１０２（または光源駆動部）に出力したり、光源１０２の出力光量制御を行う。
【００２０】
回転駆動部１０５は、情報記録媒体１００を回転させるものであり、信号処理部１０４によって回転速度が制御（スピンドルサーボ制御）される。
ＣＬＶ回転制御を行う際には、より精度よく回転制御をするために情報記録媒体１００に埋め込まれた回転制御信号をピックアップ１０１を介して検出し、その回転制御信号に基づいて回転制御を行う。
回転制御信号には、例えば再生情報記録媒体などでは記録された情報に所定間隔で配置された同期信号や、記録可能な情報記録媒体では記録トラックが所定の周波数で蛇行したウォブルなどを用いる。
【００２１】
コントローラ１０６は、ホストコンピュータとの記録再生情報の受け渡しやコマンド通信を行って装置全体の制御を行う。
なお、ピックアップ１０１は情報記録媒体半径方向に可動（この動作を「シーク動作」と呼ぶ）させるため、ピックアップ１０１と信号処理部１０４等が搭載されている回路基板とはフレキシブルプリント回路（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔ  Ｃｉｒｃｕｉｔ：ＦＰＣ）基板（またはケーブル）と呼ばれる基板（またはケーブル）で接続されるのが一般であり、光源１０２や受光部１０３等のピックアップ１０１に搭載される部品はこのＦＰＣ基板に実装されることも多い。
【００２２】
次に、上記情報記録再生装置の信号処理部１０４の内部構成及び動作概略について説明する。
図２は、図１に示した信号処理部１０４の内部構成を示すブロック図である。本実施形態の信号処理部１０４は、異なるフォーマットの情報記録媒体へ対応させるために上記光源（ＬＤ）１０２として二つの光源ＬＤ１とＬＤ２を備えており、上記受光部１０３として受光部ＰＤ１〜ＰＤ５を備えており、光源ＬＤ１とＬＤ２の照射光の一部をそれぞれ受光部ＰＤ２及びＰＤ５でモニタする。
【００２３】
受光部ＰＤ１では光源ＬＤ１の照射時に情報記録媒体からの反射光を受光し、受光部ＰＤ４では光源ＬＤ２の照射時に情報記録媒体からの反射光を受光する。受光部ＰＤ３はチルト量を検知するための受光部である。受光部ＰＤ１とＰＤ３とＰＤ４は、複数に分割された分割受光素子によって受光している。
なお、ピックアップによっては光源ＬＤ１とＬＤ２の出射光を同一の受光部でモニタする場合もある。同様に、情報記録媒体からの反射光を受光する受光部も同一とする場合もある。
【００２４】
受光信号処理部２は、受光部ＰＤ１とＰＤ３とＰＤ４の出力する各受光信号を入力し、各受光信号のオフセット調整及びゲイン調整などの処理を行う。
サーボ信号演算処理部１３は、受光信号処理部２から供給される各受光信号からサーボエラー信号の生成を行う。同時に、オフセット調整，ゲイン調整も行って生成したサーボエラー信号をサーボプロセッサ１４へ供給する。
ＲＦ選択部４は、受光部ＰＤ１及び受光部ＰＤ４の出力する受光信号を入力し、後段の回路に必要な信号を選択あるいは一部加減算などの演算を行って供給する。
【００２５】
ウォブル信号生成部６は、記録可能な情報記録媒体にプリフォーマットされたウォブルを検出するものである。
ウォブル信号処理部１５は、ウォブル信号生成部６の出力する信号から二値化ウォブル信号を抽出し、ＷＣＫ生成部１７及び回転制御部１８へ供給する。また、情報記録媒体毎に所定の規則でウォブルに変調されたアドレス情報を復調し、コントローラ１９へ供給する。
【００２６】
ＲＦ信号処理部／ＰＬＬ部１６は、ＲＦ信号処理部によってＲＦ選択部４から入力された再生ＲＦ信号から二値化ＲＦ信号を生成し、再生している情報記録媒体の変調方式規則に則って復調を行う。またＰＬＬ部（ＰＬＬ回路）によって二値化ＲＦ信号から再生クロックを抽出する。復調したデータはコントローラ１９に供給する。また二値化ＲＦ信号に所定間隔で挿入された同期信号によって回転制御信号を抽出して回転制御部１８へ供給する。
回転制御部１８は、ウォブル信号処理部１５またはＲＦ信号処理部／ＰＬＬ部１６から入力される信号から回転制御を行うためのスピンドルエラー信号を生成し、サーボプロセッサ１４へ供給する。また、情報記録媒体を角速度一定（ＣＡＶ）で回転させる場合は回転制御駆動部（公知であり、図示を省略）から出力されるディスク回転を示す信号（同じく公知であり、図示を省略）に基づいてスピンドルエラー信号を生成する。
【００２７】
サーボプロセッサ１４は、コントローラ１９からの指令に基づき、入力される各種サーボエラー信号からサーボ制御信号を生成し、サーボドライバ２０へ出力する。サーボドライバ２０は入力されるサーボ制御信号に基づいてサーボドライブ信号を生成する。各駆動部は供給されたサーボドライブ信号によってサーボ制御動作を行う。ここでは、フォーカス制御，トラック制御，シーク制御，スピンドル制御及びチルト制御である。
【００２８】
ＷＣＫ生成部１７は、ウォブル信号処理部１５から供給された二値化ウォブル信号に基づいて記録クロック信号ＷＣＫを生成し、ＬＤ変調信号生成部１０とコントローラ１９の各部へ供給する。記録時にはその記録クロック信号ＷＣＫを基準にして記録データの生成などが行われる。
記録時には、コントローラ１９から記録クロック信号ＷＣＫに同期して記録データ信号ＷｄａｔａがＬＤ変調信号生成部１０へ供給される。その記録データ信号Ｗｄａｔａは記録すべき情報が所定の規則に従って変調されている。
【００２９】
ＬＤ変調信号生成部１０は、ＷＣＫ生成部１７から入力される記録クロック信号ＷＣＫ及びコントローラ１９から入力される記録データ信号Ｗｄａｔａから光源ＬＤ１あるいは光源ＬＤ２を変調するためのＬＤ変調信号を生成し、ＬＤ駆動部１２へ供給する。
ＬＤ制御部９は、受光部ＰＤ２あるいは受光部ＰＤ５からのモニタ受光信号を入力し、そのモニタ受光信号に基づいて光源ＬＤ１と光源ＬＤ２の出射光量が所望の値になるようにＬＤ駆動部１２へ対してＬＤ制御信号を供給する（いわゆるＡＰＣ（Ａｕｔｏｍａｔｉｃ  Ｐｏｗｅｒ  Ｃｏｎｔｒｏｌ）制御を行う）。
ＬＤ駆動部１２は、ＬＤ制御部９から入力されるＬＤ制御信号及びＬＤ変調信号生成部１０から入力されるＬＤ変調信号に基づいて光源ＬＤ１あるいは光源ＬＤ２を電流駆動して発光させる。
また、コントローラ１９からは各部の制御信号が出力される。
【００３０】
次に、上記ＬＤ制御部９及びＬＤ駆動部１２の詳細な実施形態を説明する。
図３は、図２に示したＬＤ制御部９及びＬＤ駆動部１２を集積化したＬＤ駆動集積回路１の構成図である。
図４は、図３に示したＬＤ駆動集積回路１の各部の出力信号の一例を示す波形図である。
図３に示すＬＤ駆動集積回路１は、駆動する光源ＬＤ１及び光源ＬＤ２の近傍に配置されており、ピックアップ１０１に搭載される。
一方、ＬＤ駆動集積回路１にＬＤ変調信号ＷＳＰを供給するＬＤ変調信号生成部１０は、他の信号処理部と共に回路基板に搭載され、両者を接続する信号線はＦＰＣ基板上を伝送される。
【００３１】
また、ＬＤ変調信号生成部１０は、記録クロック信号ＷＣＫを基準にして記録データ信号Ｗｄａｔａから、図４に示すようなＬＤ変調信号ＷＳＰ（ｆ）及びステート信号ＳＴＥＮ（ｅ−１）を生成する。図４では図示を簡便にするために信号ＷＳＰ及びＳＴＥＮの記録データＷｄａｔａに対する遅延は無視して図示している（通常は生成回路の都合上所定クロック遅延する）。またこの時、ＬＤ変調信号ＷＳＰは所要の情報記録媒体に最適なパルス幅制御が行われているものとする。さらにはコマンド信号ＳＴＣＭＤも生成している。
【００３２】
ＬＤ駆動集積回路１は、ＬＤ変調信号生成部１０から供給されるステート信号ＳＴＥＮとコマンド信号ＳＴＣＭＤとからＬＤ照射レベルや照射モードを示すモード制御信号ＳｅｑＭｏｄｅに変換するコマンドデコーダ（ＣＭＤＤｅｃｏｒｄｅｒ）２２と、同じくＬＤ変調信号生成部１０から供給されるＬＤ変調信号ＷＳＰとステート信号ＳＴＥＮ及びモード制御信号ＳｅｑＭｏｄｅに基づいてＬＤ照射レベルの制御を行うシーケンサ（Ｓｅｑｕｅｎｃｅｒ）２１と、シーケンサ２１から供給される変調データＤｍｏｄＬ，ＤｍｏｄＨ及び変調信号ＭＯＤに基づいてＬＤ変調電流Ｉｍｏｄを生成する変調部（Ｄａｔａ−Ｍｏｄｕｌａｔｉｏｎ）２３を備えている。
【００３３】
また、光源の出射光の一部をモニタするモニタ受光部からのモニタ受光信号を入力してオフセット調整及びゲイン調整を行うＰＤアンプ部（ＰＤ−ＡＭＰ）２６と、ＰＤアンプ部２６から供給されるモニタ信号Ｉｍｏｎがシーケンサ２１から供給される目標レベル信号Ｄｔａｒｇｅｔから生成される基準信号Ｉｔａｒｇｅｔと一致するようにバイアス電流Ｉａｐｃを制御するバイアス電流制御部（Ｂｉａｓ−Ｃｏｎｔｒｏｌ）２７と、バイアス電流制御部２７の出力するバイアス電流Ｉｂｉａｓと外部から供給されるバイアス電流Ｉｅｘｔとを選択して電流Ｉｂｉａｓを出力するバイアス電流選択部（ＭＵＸ）２９と、モニタ信号Ｉｍｏｎから駆動している光源ＬＤ（光源ＬＤ１または光源ＬＤ２）の微分量子効率ηを検出してその検出結果に応じてＬＤ変調電流のスケールＳｃａｌｅを制御する微分量子効率制御部（η−Ｃｏｎｔｒｏｌ）２８も備えている。
【００３４】
さらに、高周波重畳信号と高周波重畳時にバイアス電流に印加するオフセット電流Ｉｈｆｍｏｆｓを生成する高周波変調部（ＨＦ−Ｍｏｄｕｌａｔｉｏｎ）３０と、バイアス電流Ｉｂｉａｓと変調電流Ｉｍｏｄを加算して高周波重畳オフセット電流Ｉｈｆｍｏｆｓを減算する電流加算部２４と、その電流加算部２４から供給される電流を増幅して光源ＬＤ１あるいは光源ＬＤ２の駆動電流ＩＬＤを供給する電流駆動部２５と、コントローラ１９から（あるいはＬＤ変調信号生成部１０を介して）供給される制御コマンドを受けて各部へ制御信号を供給する制御部３３を備えている。
【００３５】
また、図４に示す各部の信号波形は一例であり、ここで想定する情報記録媒体は相変化型記録媒体（例えばＣＤ−ＲＷやＤＶＤ−ＲＷなどの光ディスク）とし、記録クロック信号ＷＣＫ（ａ）及び記録データ信号Ｗｄａｔａ（ｂ）に基づき、図４の（ｃ）のような光変調波形で光源ＬＤを発光させて記録マーク（同図の（ｄ））を形成する。
相変化型情報記録媒体は、一般には、ライトパワーＰｗ，イレースパワーＰｅ，ボトムパワーＰｂの三値のマルチパルスで記録マークが形成される。この時、記録パワーレベル及び各パルスのパルス幅・パルス間隔を精度よく制御することによって正確な記録がなされる。
さらに、本実施形態では、図４の（ｃ）において破線枠（ｉ）と（ｉｉ）と（ｉｉｉ）で示すように、先頭パルスや最終パルスあるいは最終ボトムパルス（「クーリングパルス」と呼ぶ）のパワーを設定可能にしている。
【００３６】
通常、情報記録媒体あるいはその記録線速度によってはマークが形成されるとき、隣接のスペース長によって媒体上で熱的影響を受け、マークのエッジが隣接スペース長によってさまざまに変動する場合がある。これを避けるために、従来では隣接のスペース長を考慮して光変調波形の各パルス幅を変えている。
本実施形態のように、加えて、隣接のスペース長を考慮してパワーを変えられるようにすれば、媒体に与える熱量としては隣接スペース長に応じてパルス幅補正をするのと等価になるので、実質的にパルス幅制御分解能の細分化を行っているのと同等になり、高速記録化対応に適したものとなる。
【００３７】
ここで、各部詳細説明の前に、駆動・制御対象となる光源ＬＤについて説明する。
図８は、駆動電流−光出力特性の一例を示す線図である。
通常、光源ＬＤの駆動電流ＩＬＤに対する光出力Ｐｏは次の数１に示す式に基づいて近似することができる。ここで、η：微分量子効率，Ｉｔｈ：閾値電流である。
【００３８】
【数１】
Ｐｏ＝η・（ＩＬＤ−Ｉｔｈ）
【００３９】
所望の光変調波形Ｐ（図８の（ｂ））を得るためには、ＬＤ駆動電流ＩＬＤをバイアス電流Ｉｂと変調電流Ｉｍの和（Ｉｂ＋Ｉｍ）とした場合、バイアス電流Ｉｂは閾値電流Ｉｔｈにほぼ等しく、変調電流Ｉｍは同図の（ｃ）のようなＰ＝η・Ｉｍになる電流を駆動すればよい。
しかし、一般に、この閾値電流Ｉｔｈと、微分量子効率ηは個体間のばらつきのみならず、温度変化によっても変動するため、所望の光変調波形Ｐを常時得るためには、閾値電流Ｉｔｈ及び微分量子効率ηの変動に伴ってバイアス電流Ｉｂと変調電流Ｉｍを制御することが望ましい。
例えば、図８の（ｉｉ）のように閾値電流がＩｔｈ′に、微分量子効率がη′に変動した場合、所望の光変調波形Ｐを得るためには、バイアス電流Ｉｂ′をＩｔｈ′に、変調電流Ｉｍ′を同図の（ｄ）のようにＰ＝η′・Ｉｍ′となるように制御すればよい。
【００４０】
図３に示したＬＤ駆動集積回路１では、主にバイアス電流制御部２７がバイアス電流の制御機能を、微分量子効率制御部２８が変調電流の制御機能をそれぞれ果たす。
【００４１】
以下、図３に示したＬＤ駆動集積回路１の各部の動作と詳細構成について説明する。
［シーケンサ］
シーケンサ２１は、ＬＤ変調信号ＷＳＰとステート信号ＳＴＥＮに基づいて光源のＬＤ照射レベルの制御を行う。
図５は図３に示したシーケンサ２１の状態遷移図である。
各ステートは光源ＬＤの照射レベルに対応し、ＳＭａ，ＳＭｂの各ステートマシンは各々独立に動作する。そして、ＳＭａ，ＳＭｂの各ステートマシンのそれぞれ現在のステートｓｔａｔｅ０，ｓｔａｔｅ１に従って変調データＤｍｏｄＬとＤｍｏｄＨを出力する。
【００４２】
すなわち、予め各ステートに対応した変調データを設定しておき、それぞれのステートマシンの現在のステートに対応した変調データを選択出力する。
また、記録時にはＬＤ変調信号ＷＳＰが、再生時にはロー（Ｌｏｗ）の信号が変調信号ＭＯＤとして出力される。
なお、図３においては変調信号ＭＯＤはマルチプレクサＭＵＸ６５を経由して変調部２３へ供給されているが、ここでＭＵＸ６５は変調信号ＭＯＤを選択出力しているものとする。
【００４３】
次段の変調部２３では、この変調信号ＭＯＤがロー（Ｌｏｗ）の時は変調データＤｍｏｄＬが、ハイ（Ｈｉｇｈ）の時には変調データＤｍｏｄＨが選択されるので、ＳＭａ内の各ステートはＬＤ変調信号ＷＳＰがロー（Ｌｏｗ）の時の照射レベルに、ＳＭｂ内の各ステートはＷＳＰがハイ（Ｈｉｇｈ）の時の照射レベルに対応する。
例えば、ｓｔａｔｅ０＝ＳＰｂで変調信号ＭＯＤ＝ロー（Ｌｏｗ）の時、光源ＬＤの照射レベルはボトムパワーＰｂとなり、ｓｔａｔｅ１＝ＳＰｍｐで変調信号ＭＯＤ＝ハイ（Ｈｉｇｈ）の時、光源ＬＤの照射レベルはライトパワーＰｗとなる。
【００４４】
なお、ステートマシンＳＭａはＬＤ変調信号ＷＳＰの立ち上がりエッジで状態遷移が行われ、ステートマシンＳＭｂはＬＤ変調信号ＷＳＰの立ち下がりエッジで状態遷移が行われるようにしている。
すなわち、それぞれの出力する変調データが出力選択されていない時に状態の遷移を（変調データの変化を）するようにしているので、変調データ変化時でも光源ＬＤの照射レベルの変動は生じない。
【００４５】
また、先頭パルスＰｔｐや最終パルスＰｌｐあるいは最終ボトムパルスパワーＰｃｌに対応する各変調データは記録データパターンなどに応じて動的に変更可能としている。
すなわち、予め設定しておいた複数個の変調データ（例えばＰｔｐを４値、Ｐｔｐ０〜３）をコマンドデコーダ２２から供給されるパワー選択信号ＰｗｒＳｅｌによって選択する。その選択するパワーレベルはコマンド信号ＳＴＣＭＤによって指示され、コマンドデコーダ２２によってパワー選択信号ＰｗｒＳｅｌに変換される。
【００４６】
次に、各ステートマシンの遷移条件を説明する。
図４の（ｇ−１）と（ｇ−２）は状態遷移の一例であり、ＬＤ変調信号ＷＳＰ（同図の（ｆ））の変化時刻を図のようにｔ０〜ｔ２７とする。また、ステート信号ＳＴＥＮ２はステート信号ＳＴＥＮをＬＤ変調信号ＷＳＰの立下りで取り直したものであり、ステートマシンＳＭａではこれに従い状態遷移を行う。
これにより、ステートマシンＳＭａでの状態遷移の基準となるＷＳＰの立上りに対してステート信号ＳＴＥＮ２のデータ確定時間が十分確保できるので安定した動作が行える。
【００４７】
＊ステートマシンＳＭａ
特に断らない限り、ＬＤ変調信号ＷＳＰの立上りに同期して遷移するものとする。
｛状態ＳＰｒ｝
初期状態。再生時（ライト信号Ｒ／Ｗ＝０（Ｒｅａｄ）の時）はここに滞留する。記録開始（Ｒ／Ｗ立ち上り）で状態Ｐｅに遷移する。この遷移はＬＤ変調信号ＷＳＰに同期しないようにしてもよい。
｛状態ＳＰｅ｝
ステート信号ＳＴＥＮ２＝ハイ（Ｈｉｇｈ）で次の状態に遷移する。通常は状態ＳＰｂに遷移するが（例えば、時刻ｔ３）、後述する特殊条件（Ａ）により状態ＳＰｃｌに遷移することもある（例えば、時刻ｔ２５）。また、記録終了（Ｒ／Ｗ立下り）で状態ＳＰｒに遷移する。
【００４８】
｛状態ＳＰｂ｝
ＳＴＥＮ２＝ロー（Ｌｏｗ）で次の状態に遷移する。図４の波形例では状態ＳＰｃｌに遷移する（例えば、時刻ｔ７）。また、モード制御信号ＳｅｑＭｏｄｅによっては状態ＳＰｅに遷移する。
｛状態ＳＰｃｌ｝
状態Ｐｅに遷移する（例えば、時刻ｔ９）。
また、状態ＳＰｒ（再生モード）への復帰は、Ｒ／Ｗ＝Ｒａｅｄになった後、最初に状態ＳＰｅに戻った後移行するようにしてもよいし、Ｒ／Ｗ＝Ｒｅａｄにより強制的に移行するようにしてもよい。
【００４９】
＊ステートマシンＳＭｂ
特に断りない限り、ＬＤ変調信号ＷＳＰの立下りに同期して遷移するものとする。
｛状態ＳＰｅ｝
初期状態。ステート信号ＳＴＥＮ＝ハイ（Ｈｉｇｈ）で状態ＳＰｔｐに遷移する（例えば、時刻ｔ２）。
｛状態ＳＰｔｐ｝
ステート信号ＳＴＥＮ＝ハイ（Ｈｉｇｈ）の時、状態ＳＰｍｐに遷移する（時刻ｔ４）。また、ステート信号ＳＴＥＮ＝ロー（Ｌｏｗ）の時、状態ＳＰｌｐに遷移する（時刻ｔ１８）。後述する特殊条件（Ａ）によって状態ＳＰｅに遷移することもある。
【００５０】
｛状態ＳＰｍｐ｝
ステート信号ＳＴＥＮ＝ロー（Ｌｏｗ）の時、状態ＳＰｌｐに遷移する（時刻ｔ６）。ステート信号ＳＴＥＮ＝ハイ（Ｈｉｇｈ）ならばここに滞留。
｛状態ＳＰｌｐ｝
状態ＳＰｅに遷移する（時刻ｔ８）。
また、本実施形態ではコマンドデコーダ２２を介してステートマシンの遷移モードを動的に変更可能としている。
例えば、図４において一点鎖線枠（Ａ）で囲んだ波形（Ｐｔｐ→Ｐｃｌ）を生成する場合は、時刻ｔ（Ａ）の時点でモードを指定し、上述したステートマシンを特殊条件（Ａ）で遷移させればよい。
また、各々のステートマシンの初期化は制御部３３を介してコマンド発行により行ってもよい。これは例えば強制的に初期状態に戻したい場合などに有効である。
【００５１】
［コマンドデコーダ］
コマンドデコーダ２２は、ステート信号ＳＴＥＮとコマンド信号ＳＴＣＭＤとから光源ＬＤの照射レベルや照射モードを指定するモード制御信号ＳｅｑＭｏｄｅに変換する。そのモード制御信号ＳｅｑＭｏｄｅには、上述したパワー選択信号ＰｗｒＳｅｌやステートマシンの遷移モード信号が含まれる。
コマンドデコーダ２２は、ステート信号ＳＴＥＮをクロックとし、コマンド信号ＳＴＣＭＤをデータとしてステート信号ＳＴＥＮの両エッジでデータの取り込みを行う。
【００５２】
本実施形態では、コマンド信号ＳＴＣＭＤを３ビット（Ｂｉｔ）とし、ステート信号ＳＴＥＮの立上りエッジで最終パルスパワー選択信号ＰＥＰ（２ｂｉｔ）とＣＬパルス遷移モード信号ＣＬＭｏｄｅ（１ｂｉｔ）を取り込み、ステート信号ＳＴＥＮの立下りエッジで先頭パルスパワー選択信号ＰＴＰ（２ｂｉｔ）を取り込み、それぞれシーケンサ２１へ供給する。
最終パルスパワー選択信号ＰＥＰは最終パルスパワーＰｌｐとクーリングパルスパワーＰｃｌを選択し、ＣＬパルス遷移モード信号ＣＬＭｏｄｅは前述の特殊遷移条件（Ａ）のモードを指定する。また、先頭パルスパワー選択信号ＰＴＰは先頭パルスパワーＰｔｐを選択する。
これらのモード制御信号ＳｅｑＭｏｄｅは本実施形態の振り分けだけでなく、所望の光波形に適合するように定めればよい。
さらには、コマンド信号ＳＴＣＭＤからモード制御信号ＳｅｑＭｏｄｅへの変換規則を変更可能としてもよい。このようにすれば、信号線数を増やすことなく、より多様な光波形の生成が行えるようになる。
【００５３】
［変調部］
変調部２３は、シーケンサ２１から供給される変調データＤｍｏｄＬとＤｍｏｄＨ及び変調信号ＭＯＤに基づいてＬＤ変調電流Ｉｍｏｄを生成する。
ＰｂＤＡＣ４０は変調データＤｍｏｄＬに基づいて電流を供給する電流出力ＤＡＣ（Ｄ／Ａコンバータ）であり、ＰｔｐＤＡＣ４１は変調データＤｍｏｄＨに基づいて電流を供給する電流出力ＤＡＣである。
スイッチ４２はＭＵＸ６５から供給される選択信号（記録時には変調信号ＭＯＤつまりＬＤ変調信号ＷＳＰが供給される）に従って、ＰｂＤＡＣ４０あるいはＰｔｐＤＡＣ４１の出力電流を選択してＬＤ変調電流Ｉｍｏｄを出力する。ここで、選択信号つまり変調信号ＭＯＤがハイ（Ｈｉｇｈ）ならばＰｔｐＤＡＣ４１の出力を、ロー（Ｌｏｗ）ならばＰｂＤＡＣ４０の出力を選択する。
【００５４】
また、ＰｂＤＡＣ４０とＰｔｐＤＡＣ４１のフルスケールＩｓｃｌはスケールＤＡＣ（ＳｃａｌｅＤＡＣ）４３から供給され、それは微分量子効率制御部２８から供給されるスケール信号Ｓｃａｌｅに従って設定される。
さらに、スケールＤＡＣ４３のフルスケールＩｆｕｌｌはηＲＥＦから供給され、使用する光源ＬＤの微分量子効率から定めればよい。フルスケールＩｓｃｌの算出・設定方法については後述する。
したがって、ＰｂＤＡＣ４０とＰｔｐＤＡＣ４１のそれぞれの出力電流Ｉ０とＩ１は次の数２と数３に示す式に基づく演算によって得られる。ここでは、ＰｂＤＡＣ４０，ＰｔｐＤＡＣ４１及びスケールＤＡＣ４３は８ビット（ｂｉｔ）ＤＡＣとしている。
【００５５】
【数２】
Ｉ０＝（ＤｍｏｄＬ／２５５）＊（Ｓｃａｌｅ／２５５）＊Ｉｆｕｌｌ
【００５６】
【数３】
Ｉ１＝（ＤｍｏｄＨ／２５５）＊（Ｓｃａｌｅ／２５５）＊Ｉｆｕｌｌ
【００５７】
また、前述したように変調データＤｍｏｄＬ及びＤｍｏｄＨの変化タイミングはスイッチ４２で選択されていない時となっているので、ＰｂＤＡＣ４０とＰｔｐＤＡＣ４１の応答速度が十分高速ならばＰｂＤＡＣ４０とＰｔｐＤＡＣ４１のそれぞれの出力電流Ｉ０とＩ１の変化もスイッチ４２で選択されていない間に行われ、変調電流Ｉｍｏｄの変化は変調信号ＭＯＤの変化タイミングのみによって決まる。
【００５８】
図６は、図３に示した変調部２３の他の構成例を示すブロック図である。
シーケンサ２１からはステートマシンＳＭａとＳＭｂの各ステートに対応する変調データ（ＰｒＤａｔａ〜ＰｌｐＤａｔａ）が供給され、ＰｒＤＡＣ８０ａ，ＰｅＤＡＣ８０ｂ，ＰｂＤＡＣ８０ｃ，ＰｃｌＤＡＣ８０ｄと、ＰｅＤＡＣ８１ａ，ＰｔｐＤＡＣ８１ｂ，ＰｍｐＤＡＣ８１ｃ，ＰｌｐＤＡＣ８１ｄとはそれらの変調データに基づいてそれぞれ電流Ｉ０ａ〜Ｉ０ｄと、Ｉ１ａ〜Ｉ１ｄの各電流を出力する。
スイッチ８２はステートマシンＳＭａの現在のステート示す信号ｓｔａｔｅ０に従って電流Ｉ０ａ〜Ｉ０ｄのうちの１つを選択出力する。同様に、スイッチ８３はステートマシンＳＭｂの現在のステート示す信号ｓｔａｔｅ１に従って電流Ｉ１ａ〜Ｉ１ｄのうちの１つを選択出力する。
【００５９】
スイッチ８４は、図３と同様にして、ＭＵＸ６５から供給される選択信号に従ってスイッチ８２とスイッチ８３からそれぞれ供給される電流Ｉ０又は電流Ｉ１を選択してＬＤ変調電流Ｉｍｏｄを出力する。
また、スケールＤＡＣ４３も図３と同様にＰｒＤＡＣ８０ａ，ＰｅＤＡＣ８０ｂ，ＰｂＤＡＣ８０ｃ，ＰｃｌＤＡＣ８０ｄと、ＰｅＤＡＣ８１ａ，ＰｔｐＤＡＣ８１ｂ，ＰｍｐＤＡＣ８１ｃ，ＰｌｐＤＡＣ８１ｄのフルスケールを決める。
この実施形態によれば、スイッチ８４で選択されていない時にスイッチ８２あるいはスイッチ８３に切り換えが行われるので、出力電流Ｉ０とＩ１の変化もスイッチ８４で選択されていない間に行われ、図３の実施形態と同様に、変調電流Ｉｍｏｄの変化は変調信号ＭＯＤの変化タイミングのみによって決まる。
【００６０】
また、出力電流Ｉ０とＩ１の変化速度はスイッチ８２と８３の切り換え速度によって決まり、ＰｒＤＡＣ８０ａ，ＰｅＤＡＣ８０ｂ，ＰｂＤＡＣ８０ｃ，ＰｃｌＤＡＣ８０ｄと、ＰｅＤＡＣ８１ａ，ＰｔｐＤＡＣ８１ｂ，ＰｍｐＤＡＣ８１ｃ，ＰｌｐＤＡＣ８１ｄの応答速度は高速でなくともよい。したがって、高速ＤＡＣの実現が困難な場合などに有効である。
また、出力電流Ｉ０ｂとＩ１ａは同じ電流を出力するのでこれらのＤＡＣを共通化してもよい。
さらに、ＰｒＤＡＣ８０ａは再生時に、ＰｅＤＡＣ８０ｂ，ＰｂＤＡＣ８０ｃ，ＰｃｌＤＡＣ８０ｄは記録時に使用するものであるので、ＰｒＤＡＣ８０ａをＰｅＤＡＣ８０ｂ，ＰｂＤＡＣ８０ｃ，ＰｃｌＤＡＣ８０ｄのうちの１つと共通化してもよい。
【００６１】
図１１は、図３に示した変調部２３のさらに他の構成例を示すブロック図である。図１２は図１１の各部の出力信号を示す波形図である。
図１１に示すように、シーケンサ２１からは変調データＤｍｏｄＬとＤｍｏｄＨに加え、加算データｅｘＤａｔａＬとｅｘＤａｔａＨが供給される。これらの加算データもステートマシンＳＭａとＳＭｂに従って出力される。
Ｐｂ＋ＤＡＣ９０，ＰｂＤＡＣ９１，Ｐｔ＋ＤＡＣ９２，ＰｔＤＡＣ９３はそれらのデータに基づいて電流を出力する。
加算器９４と９５はそれぞれ、Ｐｂ＋ＤＡＣ９０とＰｂＤＡＣ９１の出力電流の加算、Ｐｔ＋ＤＡＣ９２とＰｔＤＡＣ９３の出力電流の加算を行い、それぞれ電流Ｉ０とＩ１を出力する。
【００６２】
スイッチ９６は、変調信号ＭＯＤに従って出力電流Ｉ０とＩ１を選択してＬＤ変調電流Ｉｍｏｄを出力する。また、スケールＤＡＣ４３は図３と同様にしてＰｂ＋ＤＡＣ９０，ＰｂＤＡＣ９１，Ｐｔ＋ＤＡＣ９２，ＰｔＤＡＣ９３のフルスケールを決める。
Ｐｂ＋ＤＡＣ９０とＰｔ＋ＤＡＣ９２は加算分を出力するだけなのでダイナミックレンジを大きくとる必要はなく、そのフルスケールをＰｂＤＡＣ９１とＰｔＤＡＣ９３のフルスケールより小さくし、加算データビット数を低減してもよい。このようにすればデータを保持しておくレジスタのビット数を低減できる。
【００６３】
［電流駆動部］
電流駆動部２５は、電流加算部２４から供給される電流を増幅して光源ＬＤ１あるいは光源ＬＤ２の駆動電流ＩＬＤを供給する。
スイッチ４４は選択信号ＩｏｕｔＳｅｌに従って、入力電流を電流アンプ４５あるいは４６へ供給する。
電流アンプ４５及び４６は、スイッチ４４から供給される電流を所定の増幅率Ａｉで増幅して、光源ＬＤ１あるいは光源ＬＤ２に駆動電流ＩＬＤを供給する。したがって、この時、ＬＤ駆動電流ＩＬＤは次の数４に示す式に基づく演算によって得られる。
【００６４】
【数４】
ＩＬＤ＝Ａｉ＊（Ｉｂｉａｓ＋Ｉｍｏｄ−Ｉｈｆｍｏｆｓ）
【００６５】
但し、Ｉｈｆｍｏｆｓは高周波重畳を行わない時は０となる。また、オフセット電流Ｉｈｆｍｏｆｓを高周波重畳時にオフ、高周波重畳を行わない時に加算するようにしてもよい。
また、Ｉｂ＝Ａｉ＊（Ｉｂｉａｓ−Ｉｈｆｍｏｆｓ），Ｉｍ＝Ａｉ＊Ｉｍｏｄとし、図８に示したように、Ｉｂが閾値電流Ｉｔｈと等しくなるように制御されれば、Ｉｍすなわち変調電流Ｉｍｏｄは光波形に比例した波形になる。
なお、本実施形態では光源ＬＤ１とＬＤ２を同時に照射することは想定していない。
【００６６】
以上からわかるように、光源ＬＤの光変調波形のパルス幅は変調信号ＷＳＰのみによって決まり、ＬＤ変調信号生成部１０の出力の二つの信号間（ＷＳＰ，ＳＴＥＮ）にスキューがあっても光波形には影響を及ぼさず、正確な記録マークが形成できる。
したがって、ＬＤ変調信号生成部１０はＬＤ駆動部１２とは異なる集積回路で構成してもよく、それぞれ要望される回路特性にあった半導体プロセスを選択できるようになり、コスト・性能に見合った装置を構成することができる。
すなわち、ＬＤ変調信号生成部では高速動作及び高集積化が求められるために微細なＣＭＯＳプロセスが好適である。
【００６７】
一方、ＬＤドライバには、１〜数Ｖ程度の動作電圧を持つＬＤが接続されるため、高耐圧プロセス（例えば、５Ｖや３．３Ｖなど）が要求される。
通常、微細なＣＭＯＳプロセスでは高耐圧にすることは困難である（例えば、０．１８μｍＣＭＯＳプロセスでは１．８Ｖ程度の耐圧しかない）が、本実施形態によれば、それぞれを好適なプロセスで構成できるようになる。
【００６８】
［ＰＤアンプ部］
ＰＤアンプ部２６は、光源の出射光の一部をモニタするモニタ受光部からのモニタ受光信号を入力してオフセット調整及びゲイン調整を行う。
モニタ受光部には、受光素子単体（ＰＤ：Ｐｈｏｔｏ  Ｄｅｔｅｃｔｏｒなど）でモニタ受光信号が電流として出力されるタイプのものと、電流電圧変換器を内蔵し、モニタ受光信号が電圧として出力されるタイプのものがある。
本実施形態ではどちらのタイプでも対応可能としており、ＭＵＸ４８で選択する。つまり、電流出力型の場合は入力されるモニタ受光信号が電流電圧変換器（Ｉ／Ｖ）４７で電圧に変換したものを、電圧出力型の場合は電流電圧変換器４７を経由しない信号を選択する。
【００６９】
加算器５０はモニタ受光信号のオフセット調整をするものであり、オフセットＤＡＣ（ＯｆｆｓｅｔＤＡＣ）４９から供給されるオフセット電圧を加減算する。
ゲイン切換えアンプ（Ｘ１／Ｘ４／Ｘ８／Ｘ１６ＡＭＰ）５１は、オフセット調整したモニタ受光信号をゲイン切換え信号ＰＤＧａｉｎに従ってゲインを切り換え（例えば、１／４／８／１６倍の４段階切換え）てゲイン調整を行う。
一般に再生光量と記録光量とは大きく異なるので、記録／再生時でゲインを切り換えるようにするとよい。
ＰＤの受光電流Ｉｐｄは、光源ＬＤの出射光Ｐｏに対する光利用効率をα、受光部ＰＤの受光感度をＳとすると、次の数５に示す式に基づく演算によって得られる。
【００７０】
【数５】
Ｉｐｄ＝α・Ｓ・Ｐｏ
【００７１】
また、電流電圧変換器（４７あるいはモニタ受光部内蔵のもの）の変換ゲインをＧｉｖ、ゲイン切換えアンプ５１のゲインをＧｐｄとすると、モニタ信号Ｉｍｏｎは、次の数６に示す式に基づく演算によって得られる。
【００７２】
【数６】
Ｉｍｏｎ＝Ｇｐｄ・Ｇｉｖ・Ｉｐｄ＝Ｇｐｄ・Ｋｐｄ・Ｐｏ
【００７３】
ここで、Ｋｐｄ＝Ｇｉｖ・α・Ｓとなる。なお、オフセットＤＡＣ４９から供給されるオフセット電圧は便宜上省略した。
また、光源ＬＤ１とＬＤ２の出射光をモニタするモニタ受光部を別個に設ける場合は、ＰＤアンプ部２６の入力を２つ設け、それぞれにモニタ受光部から供給されるモニタ受光信号を入力し、照射している光源ＬＤに対応するモニタ受光信号を選択するようにすればよい。
【００７４】
［バイアス電流制御部］
バイアス電流制御部２７は、ＰＤアンプ部２６から供給されるモニタ信号Ｉｍｏｎがシーケンサ２１から供給される目標レベル信号Ｄｔａｒｇｅｔから生成される基準信号Ｉｔａｒｇｅｔと一致するようにバイアス電流Ｉａｐｃを制御する。本実施形態では次の三通りの制御方法から選択できる。
【００７５】
（１）平均値制御方法
二つの目標レベル信号Ｄｔａｒｇｅｔには変調データＤｍｏｄＬとＤｍｏｄＨと同じデータを供給し、Ｐ−ＢＤＡＣ５２とＰ−ＰＤＡＣ５３とスイッチ５４とで発光量に比例した基準信号Ｉｔａｒｇｅｔを生成する。
Ｐ−ＢＤＡＣ５２，Ｐ−ＰＤＡＣ５３及びスイッチ５４の動作は、それぞれＰｂＤＡＣ４０，ＰｔｐＤＡＣ４１及びスイッチ４２の動作と同様である。
ここで、出射光量Ｐｏと基準信号Ｉｔａｒｇｅｔとの比例係数をＫとすると、次の数７に示す関係が得られる。
【００７６】
【数７】
Ｉｔａｒｇｅｔ＝Ｋ・Ｐｏ
【００７７】
また、この比例係数ＫはバイアススケールＤＡＣ（ＢＳｃａｌｅＤＡＣ）７０によってＰ−ＢＤＡＣ５２とＰ−ＰＤＡＣ５３のスケールを設定することによって決定され、予めＫ＝Ｋｐｄになるように設定する。Ｋｐｄは使用する受光部ＰＤの光源ＬＤの出射光Ｐｏに対する光利用効率α，受光感度Ｓのバラツキによって変わるので、初期調整時にこの設定を行うとよい。また、ゲイン切換えアンプ５１のゲインＧｐｄに合わせてバイアススケール設定値ＢｉａｓＳｃａｌｅを変更する。
そして、この基準信号Ｉｔａｒｇｅｔが目標出射光量を示すことになるので、出射光量をモニタしているモニタ信号Ｉｍｏｎが基準信号Ｉｔａｒｇｅｔと一致するようにすればＬＤを目標照射光量で照射させることができる。
【００７８】
誤差アンプ５５は、基準信号Ｉｔａｒｇｅｔとモニタ信号Ｉｍｏｎとの差分信号を増幅して次段に供給する。
Ｓ／Ｈ積分器（Ｓ／ＨＩｎｔｅｇ．）５６は、誤差アンプ５５から供給される増幅された差分信号を積分してバイアス電流Ｉａｐｃを出力する。Ｓ／Ｈ積分器５６は、この制御方法の場合は常に積分動作を行う。
また、ＳＲＳｅｌ信号によって制御速度を変更することができる。これは積分器への充放電電流（例えば、誤差アンプ５５の出力電流）を変更することによって行う。これにより、記録／再生時にそれぞれ制御速度を最適値に設定することが可能となる。また、Ｒ−Ｃｏｎｔは充放電電流の設定可能範囲を設定する。
【００７９】
図１４は、上記バイアス電流制御部２７の動作説明に供する各信号波形の一例を示す図である。同図の（ａ）は発光波形である光波形であり、（ｂ）はモニタ信号Ｉｍｏｎである。使用する受光部ＰＤによって帯域制限を受けているものとする。また、図中の破線部は平均レベルを示す。
同図に示すように、照射パワーやデューティを変化させると平均レベルが変動する。この場合、従来のように予め算出した所定の平均値との誤差制御を行う方法では正確な制御ができなくなる。
また、同図の（ｃ）は基準信号Ｉｔａｒｇｅｔであり、上述したように照射波形に比例した波形になる。その破線部はバイアス制御帯域での信号である。
このように照射波形に比例した基準信号を生成し、これを誤差制御に用いることにより、照射パワーやデューティ変化によって平均レベルが変動する場合でも正確なバイアス制御ができる。
【００８０】
（２）サンプルホールド制御方法
Ｓ／Ｈ積分器５６は、ＡｐｃＳｍｐ信号によってサンプル時（例えば、ＡｐｃＳｍｐ＝Ｈｉｇｈとする）には積分動作を行ってバイアス電流制御を行い、ホールド時には制御値であるバイアス電流Ｉａｐｃをホールドする。
したがって、ホールド時は誤差アンプ５５の出力を積分しないので、誤差アンプ５５の回路オフセットによる制御値のドリフトなどを低減できる。
また、基準信号Ｉｔａｒｇｅｔの生成は上述と同様にしてもよいが、サンプル時の目標照射パワーに相当する一定の基準信号Ｉｔａｒｇｅｔとしてもよい。
本実施形態ではＡｐｃＳｍｐ信号の生成はシーケンサ２１で行い、ＬＤ変調信号とステート信号によって生成する（ステートマシンにより制御する）。
【００８１】
この波形例を図４の（ｉ）に示す。
ＡｐｃＳｍｐ信号はハイ（Ｈｉｇｈ）がサンプル期間を、ロー（Ｌｏｗ）がホールド期間をそれぞれ示す。ＡｐｃＳｍｐ信号の立上りは、ステートｓｔａｔｅ０＝ＳＰｅの時、ステート信号ＳＴＥＮ２＝ロー（Ｌｏｗ）でＬＤ変調信号ＷＳＰの立上りに同期する。また、立下りは次のＬＤ変調信号ＷＳＰの立上りで行う（ステートｓｔａｔｅ０＝ＳＰｅ，ステート信号ＳＴＥＮ２＝Ｈｉｇｈ）。このようにすれば、信号線を新たに追加する必要がない。その他は（１）の制御方法と同様の動作を行う。
【００８２】
（３）ＡＣＣ（Ａｕｔｏｍａｔｉｃ  Ｃｕｒｒｅｎｔ  Ｃｏｎｔｒｏｌ）制御方法
本実施形態ではＡＰＣ制御を行わず、ＡＣＣ制御を行うこともできる。
誤差アンプ５５をバイパスして、ＡＣＣデータに従ったＰ−ＢＤＡＣ５２の出力をバイアス電流Ｉａｐｃとして出力する。その際、Ｓ／Ｈ積分器５６にＰ−ＢＤＡＣ５２の出力をホールドしておくと、このモードから他の制御モード（上記（１）または（２））に移行する際、積分器の初期値がホールドしていたＡＣＣデータになるので、バイアス電流が不連続とならず、切り換わり時に光源ＬＤが過剰発光したり、消灯したりするのを防ぐことができる。
【００８３】
逆に、ＡＰＣ制御モードからこのＡＣＣモードに切り換える際には、バイアス電流Ｉａｐｃの値をモニタして取得しておき、それをＡＣＣデータとして設定しておけばよい。その制御モードへの切り換えはＡＣＣＳｅｌ信号によって指示する。
本実施形態では、上記バイアス電流制御部２７を用いず、外部からバイアス電流Ｉｅｘｔを印加することも可能にしている。図示は省くが、このとき前述したのと同様に外部バイアス電流ＩｅｘｔをＳ／Ｈ積分器５６にホールドしておくと、内部のバイアス電流制御部２７に切り換える際に移行を確実にかつ速やかに行える。
【００８４】
図７は、図３に示したバイアス電流制御部２７の他の構成例を示すブロック図である。
目標レベル信号Ｄｔａｒｇｅｔ２は前述の変調データＤｍｏｄＬとＤｍｏｄＨを変調信号ＭＯＤでスイッチングして生成したデータであり、バイアスＤＡＣ（ＢｉａｓＤＡＣ）７１によって発光量の平均値である基準信号Ｉｔａｒｇｅｔを生成する。
バイアスＤＡＣ７１は発光量の平均値を生成するのが目的であるので、変調部２３のＰｂＤＡＣ４０，ＰｔｐＤＡＣ４１ほどの高速動作は必要ない。
この実施形態によれば、基準信号Ｉｔａｒｇｅｔ生成部の構成を簡便化でき、ＤＡＣの応答速度も低減できるので、チップサイズや消費電流の低減を図ることができる。
その他のブロックは図３に示したものと同様の動作をし、制御方法も上記（１）〜（３）が同様に適用できる。
【００８５】
［微分量子効率制御部］
微分量子効率制御部２８は、駆動している光源ＬＤ（光源ＬＤ１または光源ＬＤ２）の微分量子効率ηを検出してその検出結果に応じてＬＤ変調電流のスケールＳｃａｌｅを制御する。これは所定の２点間の照射光量の差分を検出して基準値ηｔａｒｇｅｔと比較し、その比較結果に基づいてスケールＳａｃｌｅ値を増減することによって行う。
サンプルホールド回路（Ｓ／Ｈ）５７は、基準となる照射光量時（Ｐ１とする）のモニタ信号ＩｍｏｎをＥｔａＳｍｐ信号に従ってサンプル／ホールドする。差分器５８は、サンプルホールド回路５７の出力とモニタ信号Ｉｍｏｎとの差分信号を生成する。
【００８６】
ｅｔａｒｅｆＤＡＣ５９は、基準値ηｔａｒｇｅｔを出力する。
比較器（Ｃｏｍｐ）６１は、差分器５８の出力と基準値ηｔａｒｇｅｔとを比較し、差分器５８の出力が基準値ηｔａｒｇｅｔより小さかったらＵｐ信号を、大きかったらＤｏｗｎ信号をカウンタ（Ｃｏｕｎｔ）６２へ出力する。
この比較器６１の比較タイミングはＣｏｍｐＣＫ信号に従って行われ、ＣｏｍｐＣＫ信号の立上りで比較開始する。
カウンタ６２は、比較器６１の出力する比較結果Ｕｐ／Ｄｏｗｎ信号によってカウンタ値を増減する。そのカウンタ値の更新はＣｏｍｐＣＫ信号の立下りで行う。このカウント値をＳｃａｌｅ信号として変調部２３へ供給し、そのＳｃａｌｅ信号の増減に併せて発光量も増減する。カウンタ６２の初期値には、ＰＳｃａｌｅ（記録時初期値）あるいはＲＳｃａｌｅ（再生時初期値）が設定される。
【００８７】
また、図示は省くがカウント値を平均化する手段を設け、カウント値の移動平均値をＳｃａｌｅ信号にしてもよい。このように、平均化することによって制御値（Ｓｃａｌｅ）の発振を防止できる。さらに、比較器６１に不感帯を設け、両者がほぼ一致するときはＵｐ／Ｄｏｗｎ信号のどちらも出力しないようにしても同様の効果が得られる。
また、ｅｔａｒｅｆＤＡＣ５９のフルスケールは、バイアススケールＤＡＣ７０によって設定される。光源ＬＤの出射光量Ｐｏとモニタ信号Ｉｍｏｎとの関係式は上述の数６で表され、係数Ｋｐｄは使用する受光部ＰＤの光源ＬＤの出射光Ｐｏに対する光利用効率α及び受光感度Ｓのバラツキによって変化する。
【００８８】
つまり、基準値ηｔａｒｇｅｔも装置毎にばらつくが、バイアススケールＤＡＣ７０によってｅｔａｒｅｆＤＡＣ５９のフルスケールを調整することによってバラツキを吸収することができる。したがって、当然係数Ｋｐｄに合わせて基準値ηｔａｒｇｅｔを算出・設定してもよい。
なお、バイアススケールＤＡＣ７０は上述のようにバイアス電流制御部２７の基準信号Ｉｔａｒｇｅｔを調整するものでもあるので、共通に調整でき、調整工程が簡略化できる。
【００８９】
次に、微分量子効率制御方法の一例を説明する。
相変化型記録媒体への記録動作中の制御方法を、図４の波形図に基づいて説明する。
この制御方法は、図４の（ｃ）光波形のようにロングスペース中に所定期間η検出用パワーＰ２で発光させ（破線部（Ｂ））、この期間にＳ／Ｈ回路５７でサンプルする（サンプル信号は（ｊ）のＥｔａＳｍｐ）。
また、その後のイレースパワーＰ１の照射中に比較器６１で基準値との比較を行う（同図の（ｋ）ＣｏｍｐＣＫ）。つまりＰ１とＰ２との差分から微分量子効率ηを検出する。
【００９０】
通常、ＣＤ−ＲＷなどの相変化型記録媒体はイレースパワーの多少の変動に対しては記録特性をほとんど悪化させない。
また、微分量子効率の変動は温度変化によるものが主因なので、この制御帯域は遅くてもよく、この特殊パワーＰ２での発光頻度も少なくてよいので、この制御方法による記録性能への悪影響はない。
さらに、記録開始直後などのようにＳｃａｌｅの初期値ＰＳｃａｌｅがずれている可能性がある場合のみ、サンプル頻度を増やして制御速度を上げてもよい。このようにすれば、記録性能に影響与えることなく、微分量子効率の変動を自動的に制御し、所望の光量でＬＤを発光させることができる。
【００９１】
また、この制御信号であるＥｔａＳｍｐ信号及びＣｏｍｐＣＫ信号はシーケンサ２１において、ＬＤ変調信号及びステート信号から生成できる。
以下に生成方法を説明する。
まず、ＬＤ変調信号（ＷＳＰ信号）、ステート信号（ＳＴＥＮ信号）は所望のη検出用パワーＰ２の発光タイミングに合わせて、図４の一点鎖線枠（Ｃ）で囲んだ部分のような信号を生成する。
（ｅ−２）ＳＴＥＮ２信号はＷＳＰ信号とＳＴＥＮ信号から生成され、同様に破線のようになる。このときシーケンサ２１のステートマシンＳＭａとＳＭｂは以下に示す状態遷移を行う。
【００９２】
｛ステートマシンＳＭａ｝
状態ＳＰｅの時、ステート信号ＳＴＥＮ２＝ロー（Ｌｏｗ）かつＬＤ変調信号ＷＳＰ↑（「↑」は立上りエッジを表す）ならば（時刻ｔ１３）、状態ＳＰｃｌに遷移する。この時、最終ボトムパルスパワーＰｃｌに対応した変調データは所定期間η検出用パワーＰ２（＝Ｐｅｔａ）のものを出力する。
つまり、この状態（Ｐｅｔａ）でＬＤ変調信号ＷＳＰ＝ロー（Ｌｏｗ）のときに所定期間η検出用パワーＰ２で発光する。
また、これに合わせＥｔａＳｍｐ信号をハイ（Ｈｉｇｈ）（サンプル）とする。そして、次のＬＤ変調信号ＷＳＰ↑で状態ＳＰｅに戻る（時刻ｔ１５）。
また、この状態への遷移に合わせてＣｏｍｐＣＫをハイ（Ｈｉｇｈ）とし、次に状態ＳＰｂに遷移する時にロー（Ｌｏｗ）とする。以降は通常と同じである。
【００９３】
｛ステートマシンＳＭｂ｝
時刻ｔ１２でのＬＤ変調信号ＷＳＰ↓（「↓」は立下りエッジを表す）ではステート信号ＳＴＥＮ＝ロー（Ｌｏｗ）なので、状態ＳＰｅに留まる。時刻ｔ１４でも同様である。時刻ｔ１６でのＬＤ変調信号ＷＳＰ↓にはステート信号ＳＴＥＮ＝ハイ（Ｈｉｇｈ）であるので状態Ｐｔｐに遷移する。以降は通常と同じである。
【００９４】
［高周波変調部］
一般に、光ディスク装置では情報媒体からの戻り光による光源のノイズを抑制するため、再生時には高周波信号で変調を行う、いわゆる高周波重畳を行っている。
高周波変調部３０は、高周波重畳信号ＨＦＭＯＤと高周波重畳時にバイアス電流に印加するオフセット電流Ｉｈｆｍｏｆｓを生成する。
また、本実施形態では高周波変調自体は変調部２３を利用して行うので、高周波重畳時の変調部２３の動作も併せて説明する。
ＶＣＯ６４は、ＦｒｅｑＤＡＣ６３の出力する周波数設定信号に従った周波数の信号ＨＦＭＯＤを発生させる発振器である。
【００９５】
ＭＵＸ６５はＨＦ−ＯＮ信号に従って、この高周波重畳信号ＨＦＭＯＤとシーケンサ２１の出力する変調信号ＭＯＤとを選択出力し、変調部２３に供給する。ここでは高周波重畳時について説明するのでＨＦＭＯＤ信号が選択されるものとする。
また、ＨＦＢＤＡＣ６６及びバッファアンプ６７で付加するオフセット電流Ｉｈｆｍｏｆｓを生成し、スイッチ６８で印加の有無を設定する。さらに、ＶＣＯ６４は高周波重畳を行わない時（ＨＦ−ＯＮにより指示）は、発振を停止させるようにしておくと不必要な電力消費を抑制できる。
変調部２３は高周波重畳時は以下の動作をする。
【００９６】
変調データＤｍｏｄＬとＤｍｏｄＨにはそれぞれボトムレベルとトップレベルに対応したデータを与え、ＰｂＤＡＣ４０とＰｔｐＤＡＣ４１はそれぞれＩｂｔｍとＩｔｏｐを出力する。この変調データを変更することによって変調度を変更できる。
そして、スイッチ４２で高周波重畳信号ＨＦＭＯＤに従って変調電流Ｉｍｏｄを生成する。
【００９７】
ＬＤ駆動電流は上記数４に示した式に基づく演算によって得られ、光変調波形は図９に示す線図のようになる（図９では、便宜上電流駆動部の増幅率Ａｉは省略している）。そして、平均光量Ｐａｖｇが目標光量Ｐｔａｒｇｅｔになるようにバイアス電流が制御される。
また、上述の説明と同等にＰｂＤＡＣ４０とＰｔｐＤＡＣ４１のフルスケールはＳｃａｌｅ信号によって設定され、再生中は微分量子効率制御部２８による制御動作は行わないとすると、再生時のＳｃａｌｅ信号の初期値ＲＳｃａｌｅが一定に与えられる。
【００９８】
［ＤＣ／ＤＣコンバータ］
ＤＣ／ＤＣコンバータ３２は、ＬＤ駆動集積回路１に供給される電源電圧から集積回路の内部電源電圧に変換して各部へ供給する。また内部電源電圧値はＰｗｒＲｅｇ信号によって設定される。
ＬＤ駆動集積回路１を高速動作させるには、Ｃ−ＭＯＳ微細プロセスで実現し、そのプロセスの許容電圧付近で動作させることが望ましい。
また、駆動する光源ＬＤは、通常２〜３Ｖの動作電圧を有し、ＬＤ駆動部には３〜４Ｖの電源電圧が最適である。これよりも大きいと消費電力が増大し、発熱も大きくなるからである。
これらの条件を満足するためには、例えば０．３５ｕｍのＣ−ＭＯＳプロセスを用いて３〜４Ｖの電源電圧で動作させるようにするとよい。
【００９９】
しかし、情報記録再生装置としてはこの最適電圧が供給されていない場合がある（例えば５Ｖと１２Ｖのみ供給されている）。そのため、別途電圧変換して生成し供給する必要があるが、ＦＣＰ基板を介して供給する電源供給線が増加してしまう。また、ピックアップ部に電圧変換部を設けるには小型化の望まれるピックアップとしてはスペース的に困難である。
一方、動作速度は遅いが５Ｖ耐圧トランジスタを搭載するにはコストアップ無しに容易に可能であり、電圧変換部を構成するにはこのトランジスタで十分である。
【０１００】
したがって、本実施形態のように電圧変換部（ＤＣ／ＤＣコンバータ３２）をＬＤ駆動集積回路１に内蔵することによって上記課題を解決できる。
さらに、電圧変換部として、ＤＣ／ＤＣコンバータ（いわゆるスイッチングレギュレータ）を用いれば、変換損失を低くすることができ、消費電力及び発熱量を低減することができる。
また、ＤＣ／ＤＣコンバータ３２はＰｗｒＲｅｇ信号によって内部電源電圧値を設定可能にしているので、最適な電源電圧に設定することができる。
ＤＣ／ＤＣコンバータ３１は、外部との入出力インタフェース用の電圧変換部である。これにより、ＦＰＣ基板の電源供給線を増やすことなく様々なインタフェース電圧に対応することができる。
【０１０１】
上記説明では図４の（ｃ）の光波形を出力する場合の動作について説明したが、ステート信号ＳＴＥＮや設定値などを変更すれば他の光波形を出力することができる。図１０は、その他の出力信号の一例を示す波形図である。
図１０に示すように、記録マークの後でエッジ位置制御を行うのに、最終パルスパワーＰｌｐ及びクーリングパルスパワーＰｃｌの制御を付加するのではなく、イレースの先頭パワーＰｅｐ（図１０の破線部（ｉｖ））制御をパルス幅制御に付加する方法を実現するものである。
ＬＤ変調信号ＷＳＰ，ステート信号ＳＴＥＮは同図のように与えられる。
図４の場合と異なるのはステート信号ＳＴＥＮの立下りタイミングのみである。また、ステートマシンＳＭａとＳＭｂも遷移条件を一部変更するだけで対応可能である。
【０１０２】
したがって、遷移条件に光波形モード設定による条件を追加しておけばよい。つまり、図５のステートマシンＳＭａにおいて、光波形モードにより（ａ）または（ｂ）の遷移を行うようにすればよい。なお、状態ＳＰｌｐには照射パワーＰｅｐが対応する。
このように、ステートマシンの各状態に対応する照射パワーや、遷移条件を変更すれば様々な光波形を発生させることができる。
【０１０３】
次に、上記ＬＤ変調信号生成部１０について詳細に説明する。
図１５は、ＬＤ変調信号生成部１０の構成を示す図である。
ＬＤ変調信号生成部１０は、記録クロック信号ＷＣＫからｎ逓倍のクロック信号ＰＣＫ及びそのクロック信号ＰＣＫと所定量づつ位相の異なる複数のクロック信号を生成するＰＬＬ部１１０と、図２のコントローラ１９から供給される記録データ信号Ｗｄａｔａのランレングスを検出してランレングス信号Ｌｅｎ０〜Ｌｅｎ２を供給し、所定量の記録データ信号を遅延させた遅延記録データ信号ｄＷｄａｔａを出力するランレングス検出部（ＲｕｎＬｅｎｇｔｈ  Ｄｅｔ．）１１１と、駆動波形生成情報を格納しておき、ランレングス信号Ｌｅｎ０〜Ｌｅｎ２に対応した情報を遅延記録データ信号ｄＷｄａｔａに合わせて出力する駆動波形生成情報保持部（Ｓｔｒａｔｅｇｙ  Ｍｅｍｏｒｙ）１１２を備えている。
【０１０４】
また、駆動波形生成情報保持部１１２から出力された駆動波形生成情報から変調タイミング信号を生成するタイミング信号生成部１１３と、そのタイミング信号生成部１１３によって生成された変調タイミング信号からＬＤ変調信号ＷＳＰを生成する変調信号生成部１１４と、同じくタイミング信号生成部１１３によって生成された変調タイミング信号からステート信号ＳＴＥＮを生成するステート信号生成部（ＳＴＥＮ  Ｇｅｎ．）１１５と、駆動波形生成情報保持部１１２から出力された駆動波形生成情報からコマンド信号ＳＴＣＭＤを生成するステートコマンド生成部（ＳＴＣｍｄ  Ｇｅｎ．）１１６と、記録データ信号Ｗｄａｔａからサンプルホールド方式のＡＰＣ制御用サンプル信号を生成するサンプル信号生成部（Ｓａｍｐｌｅ  Ｔｉｍｉｎｇ  Ｇｅｎ．）１１７と、図２のコントローラ１９から供給される制御コマンドを受けて各部へ制御信号を供給する制御部１１８も備えている。
【０１０５】
次に、図１５に示したＬＤ変調信号生成部１０の各部の詳細な内部構成とその動作について説明する。
［ＰＬＬ］
ＰＬＬ部１１０は、記録クロック信号ＷＣＫからｎ逓倍のクロック信号ＰＣＫを生成し、そのクロック信号ＰＣＫと所定量づつ位相の異なる複数のクロック信号（本実施形態ではＣＫ０〜ＣＫ７の８つのクロック信号とし、ＣＫ０をクロック信号ＰＣＫとする）を生成する。また、記録チャネルクロック信号ＣＫｃｈも生成する。
【０１０６】
ＰＬＬ部１１０内のＭ分周器（１／Ｍ）１２０，位相比較器（ＰＣ）１２１，ループフィルタ（Ｆｉｌｔｅｒ）１２２，発振器（ＶＣＯ）１２３及びＮ分周器（１／Ｎ）１２４は、ＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）回路を構成する。上記各部の動作は通常のＰＬＬ回路と同様なのでその詳細な説明は省略する。
Ｍ分周器１２０は、記録クロック信号ＷＣＫをＭ分周する。その分周比１／Ｍは設定可能とし（例えば、Ｍ＝２，４）、記録クロック信号ＷＣＫが記録チャネルクロック信号ＣＫｃｈを分周した信号で供給される場合に対応する。したがって、記録クロック信号ＷＣＫの周波数を下げて転送をすることによってノイズの発生を低減することができる。
【０１０７】
発振器１２３は、所定量づつ位相の異なるｍ個のクロック信号（本実施形態ではＣＫ０〜ＣＫ７の８つのクロック（ｍ＝８）とし、ＣＫ０をＰＣＫとする）を生成する。これは例えばリングオシレータなどによって構成する。
Ｎ分周器１２４は、発振器１２３の出力する一つのクロック信号（例えばＣＫ０）をＮ分周する。その分周比１／Ｎは設定可能とし、Ｎ／Ｍが記録クロック信号ＷＣＫに対するｎ逓倍のクロック信号ＰＣＫの逓倍数ｎになる。
また、Ｍ／Ｎ分周器１２５によってｎ逓倍のクロック信号ＰＣＫをＭ／Ｎ分周して記録チャネルクロック信号ＣＫｃｈを生成し、各部へ供給する。
後述するように、ＬＤ変調信号ＷＳＰはクロック信号ＣＫ０〜ＣＫ７を基準にして生成する。つまり、分周比１／Ｎ，１／Ｍを設定することによってＬＤ変調信号ＷＳＰのパルス幅設定分解能を設定することができる。
【０１０８】
例えば、供給される記録クロック信号ＷＣＫが記録チャネルクロックＣＫｃｈと同一周波数で転送されるものとし、Ｍ＝４，Ｎ＝１６と設定すると、クロック信号ＰＣＫはチャネルクロック信号ＣＫｃｈの４逓倍の周波数になり、ＬＤ変調信号ＷＳＰはチャネルクロック信号ＣＫｃｈに対して１／３２（＝ｍ・Ｍ／Ｎ）のパルス幅設定分解能で生成することができる。
以下、これをパルス幅設定ステップと称する（また適宜、単にステップと称する）。上記例の場合、３２ステップが１チャネルクロック周期に相当する。
【０１０９】
［ランレングス検出部］
ランレングス検出部１１１は、図２のコントローラ１９から供給される記録データ信号Ｗｄａｔａのランレングスを検出し、ランレングス信号Ｌｅｎ０〜Ｌｅｎ２を供給する。
記録データ信号Ｗｄａｔａは、ＮＲＺＩ（Ｎｏｎ  Ｒｅｔｕｒｎ  ｔｏ  Ｚｅｒｏ  Ｉｎｖｅｒｔｅｄ）の二値化信号でハイ（Ｈ）区間が記録マークを、ロー（Ｌ）区間がスペースを表すものとする。
つまり、ランレングス検出部１１１は記録データのマーク長及びスペース長を検出する。ここでは、Ｌｅｎ１がマーク長を、Ｌｅｎ０が直前スペース長を、Ｌｅｎ２が直後スペース長をそれぞれ供給するものとする。
【０１１０】
また、ランレングス検出部１１１は適用する記録データ信号の最小最大ランレングスに応じて構成し、本実施形態ではＤＶＤフォーマットの記録媒体（ＤＶＤ＋ＲＷ，ＤＶＤ−Ｒ，ＤＶＤ−ＲＡＭなどの光ディスク）に対する情報の記録を行う光情報記録装置への適用を想定し、記録データ信号ＷｄａｔａはＥＦＭ＋変調を行った信号を想定して説明する。
つまり、ランレングスは３Ｔ〜１１Ｔ及び１４Ｔ（Ｔはチャネルクロック周期）になる。
さらに、ランレングスを検出するのに必要な所定時間及び各回路遅延時間などを考慮して記録データを所定量遅延させて遅延記録データ信号ｄＷｄａｔａを出力する。
【０１１１】
図１６は、ランレングス検出部１１１の内部の詳細な構成例を示す図である。また、図１７は図１６に示したランレングス検出部１１１内の各部が出力する信号の波形図である。
カウンタ（Ｃｏｕｎｔｅｒ）１４０は、記録チャネルクロック信号ＣＫｃｈ（図１７の（ａ））により、記録データ信号Ｗｄａｔａ（同図の（ｂ））のランレングス（ハイレベル区間及びローレベル区間）を計数して出力する（ｃｏｕｎｔ：同図の（ｃ））。
カウンタ１４０によって計数されたランレングスデータは一旦ＦＩＦＯ１４３に順次保持する。
遅延回路（Ｄｅｌａｙ）１４１はシフトレジスタなどによって構成し、記録データ信号Ｗｄａｔａを所定量（ｄｌｙ）遅延させた遅延記録データ信号ｄＷｄａｔａ（図１７の（ｄ））を出力する。また、各部制御信号生成のための遅延量の異なる信号も生成してＦＩＦＯ制御部（ＦＩＦＯ  Ｃｔｒｌ）１４２に供給する。
【０１１２】
ＦＩＦＯ制御部１４２は、ＦＩＦＯ１４３の書込み・読み出し制御及び各部制御信号を供給する。
レジスタ（Ｒｅｇ）１４４は、ＦＩＦＯ１４３から読み出したランレングスデータを保持して出力する（Ｌｅｎ０，Ｌｅｎ１，Ｌｅｎ２）。
ＦＩＦＯ１４３の読み出しタイミング（レジスタ１４４の保持タイミング）は、遅延記録データ信号ｄＷｄａｔａと一致するようにＦＩＦＯ制御部１４２から供給する制御信号によって決定する。
つまり、図１７に示すように、遅延記録データ信号ｄＷｄａｔａにそのマーク長Ｌｅｎ１，直前スペース長Ｌｅｎ０，直後スペース長Ｌｅｎ２が合うようにする（またはＬｅｎ０〜Ｌｅｎ２によって変換される駆動波形生成情報（ｆ）が合うようにする）。
なお、遅延量ｄｌｙやＦＩＦＯ１４３のサイズはＦＩＦＯのエンプティ，フルが生じないように記録データＷｄａｔａの最小・最大ランレングス及び各回路遅延などを考慮して決定すればよい。
【０１１３】
［駆動波形生成情報保持部］
駆動波形生成情報保持部１１２は、駆動波形生成情報を格納しておくものであり、ランレングス信号Ｌｅｎ０〜Ｌｅｎ２に対応した情報を遅延記録データ信号ｄＷｄａｔａに合わせて出力する。
図１８は、本実施形態における駆動波形生成情報と光波形との関係を示すタイミングチャート図である。
図１９は、複数のタイミング情報毎の駆動波形生成情報の組み合わせ例を示す一覧表の図である。
【０１１４】
駆動波形生成情報は、光波形の照射レベル変化タイミング、つまりＬＤ変調信号ＷＳＰの変化タイミングを表すタイミング情報とＬＤ照射レベルなどのコマンド信号ＳＴＣＭＤとして転送するコマンド情報とからなる。
このタイミング情報はパルス幅設定ステップ数で表され、図１８に示す各タイミング情報（ＴＳＳ，ＴＳＰ，・・・）を基準時刻（例えば遅延記録データ立上りエッジ）から累積していくことによってＬＤ変調信号ＷＳＰの変化タイミングを決めていく。また、ＮＭＰはＴＭＳ及びＴＭＰの繰り返し回数である。
このようにして、マルチパルス周期及びデューティを任意に設定することができる。
【０１１５】
なお、本実施形態では最終パルスの立上りエッジ（ａ）と立下りエッジ（ｂ）を基準時刻からの累積ではなく独立に設定するようにしている（また、タイミング（ｃ），（ｄ）は（ｂ）からの累積とする）。多くの種類の情報記録媒体では、それらのタイミングが形成する記録マークの後エッジ位置制御に大きく依存する。
一方、記録マークの前エッジ位置制御にはＴＳＳ，ＴＳＰなどのタイミング情報が重要になる。それらの前後それぞれのエッジ位置制御に主要なパラメータを独立に設定することにより、各パラメータの設定値によって最終パルスタイミングへの波及がなくなり、記録マークエッジ位置への影響度が限られる。
【０１１６】
すなわち、記録動作中に各パラメータ設定値を変更する場合、各パラメータを順次変更していっても記録マーク形状には影響度は少ない。
例えば、高精度な記録マーク形状制御のためには各パラメータを記録線速に応じて変更する必要があり、ＣＡＶ記録を行う際には記録動作中に記録線速に応じた設定値に変更するため、このような場合に好適となる。
また、回路の簡便化のため、タイミング（ａ），（ｂ）は破線で示すようにそれぞれタイミング情報ＴＬＳ，ＴＬＭを累積して決めてもよい。
【０１１７】
また、本実施形態では、駆動波形を記録データ信号Ｗｄａｔａのマーク長とその隣接するスペース長によって変化させ、形成する記録マークエッジ位置を高精度に制御するようにしている。
記録マークが形成される時、隣接のスペース長によって情報記録媒体上で熱的影響を受け、エッジが隣接スペース長によって変化する。それを避けるために、隣接のスペース長を考慮して駆動波形を変化させるものである。
つまり、マーク長及び直前直後のスペース長の各組み合わせに対応した駆動波形生成情報を格納しておき、ランレングス検出部１１１によって検出したランレングス信号Ｌｅｎ０〜Ｌｅｎ２に応じて対応した駆動波形生成情報を供給する。
【０１１８】
なお、マーク長及び隣接スペース長が所定値以上の場合は熱的影響やその変化分は少ない。そのため、全ての組み合わせに対応した駆動波形生成情報を用意する必要はない。例えば、図１９に示すように、予め影響度の大きい組み合わせのみを登録したテーブルを用意すれば情報の保持に必要なメモリ容量を低減することができる。また、この実施形態では、各パラメータに応じて用意する組み合わせも変え、メモリ容量の低減化とマーク形状制御の高精度化の両立を図っている。
【０１１９】
図２０は、図１５に示す駆動波形生成情報保持部１１２の詳細な内部構成例を示す図である。
各パラメータを格納するメモリ１５２ａ〜１５２ｎはそれぞれ独立に動作し、ランレングス信号Ｌｅｎ０〜Ｌｅｎ２をそれぞれアドレス変換部（Ａｄｄｒ  Ｃｏｎｖｅｒｔｅｒ）１５０ａ〜１５０ｎによって変換し、セレクタ１５１ａ〜１５１ｎを介してメモリ１５２ａ〜１５２ｎのアドレス信号として供給する。
出力バッファ１５３ａ〜１５３ｎは、制御部１１８からリード要求のあったメモリに対応するリードデータの出力制御を行う。レジスタアクセス制御部１５４によって出力イネーブル信号を生成し、各出力バッファに供給している。
【０１２０】
レジスタアクセス制御部（Ｒｅｇｉｓｔｅｒ  Ａｃｃｅｓｓ  Ｃｏｎｔｒｏｌ）１５４は、図１５の制御部１１８からのライト／リード要求に対して各メモリ１５２ａ〜１５２ｎへのアクセス制御を行う。
セレクタ１５１ａ〜１５１ｎは、レジスタアクセス制御部１５４から当該メモリへのアクセスがある場合、アドレス変換部１５０ａ〜１５０ｎから供給されるアドレスとレジスタアクセス制御部１５４から供給されるアドレスとを切り換える。
また、レジスタアクセス制御部１５４は、記録動作中のメモリアクセス要求に対してスペース期間中にメモリ１５２ａ〜１５２ｎへのアクセスをするようにしている。
【０１２１】
［タイミング信号生成部及び変調信号生成部］
タイミング信号生成部１１３は、駆動波形生成情報（タイミング情報）から変調タイミング信号を生成する。その変調タイミング信号は、ｎ逓倍のクロック信号ＰＣＫに同期したタイミングパルス信号と位相選択信号とからなる。
変調信号生成部１１４は、タイミング信号生成部１１３の供給する変調タイミング信号からＬＤ変調信号ＷＳＰを生成する。その生成の際はクロック信号ＣＫ０〜ＣＫ７を基準とし、それらのクロック信号の位相差に相当する時間がＬＤ変調信号ＷＳＰのパルス幅設定分解能になる。
【０１２２】
図２１は、タイミング信号生成部１１３及び変調信号生成部１１４の詳細な内部構成例を示す図である。
図２２及び図２３は、図２１に示したタイミング信号生成部１１３及び変調信号生成部１１４の各部の出力する信号の波形図である。
図２４は、図２１に示すタイミング制御部１６０内の２つのシーケンサの動作を示す説明図である。
この図２１乃至図２４に基づいて、駆動波形生成情報からタイミングパルス信号及び位相選択信号の生成を経由してＬＤ変調信号ＷＳＰを生成する動作概要を説明する。
【０１２３】
図２１に示すタイミング制御部（Ｔｉｍｉｎｇ  Ｃｔｒｌ）１６０は、図２３に示す２つのシーケンサの動作に基づいて後述する各部の制御信号を生成する。また、遅延記録データ信号ｄＷｄａｔａから所定時間Δ（ＰＣＫ単位）を遅らせたＬＤ変調信号ＷＳＰのパルス列の基準時刻を生成する。
タイミング演算部１６１は、タイミング制御部１６０から供給される演算指示信号に基づいて駆動波形生成情報保持部１１２から供給されるタイミング情報から次の変調タイミングまでのパルス幅設定ステップ数を算出する。
【０１２４】
本実施形態では回路の高速動作実現のために立上り変調タイミングと立下り変調タイミングとを別々に処理しており、次の立上り変調タイミングＮｅｘｔＴｉｍｉｎｇ１と次の立下り変調タイミングＮｅｘｔＴｉｍｉｎｇ２をそれぞれ算出する。
そして、その算出した次の立上り変調タイミングＮｅｘｔＴｉｍｉｎｇ１までのステップ数は上位５ビットがカウンタ（Ｃｏｕｎｔｅｒ）１６３ａに、下位３ビットが位相選択信号として位相選択信号保持部（Ｒｅｇ）１６４ａに供給される（ここではパルス幅設定ステップ数は８ビットとする）。
同様にして、次の立下り変調タイミングＮｅｘｔＴｉｍｉｎｇ２までのステップ数は上位５ビットがカウンタ（Ｃｏｕｎｔｅｒ）１６３ｂに、下位３ビットが位相選択信号保持部（Ｒｅｇ）１６４ｂに供給される。
【０１２５】
さらに同様にして、タイミング演算部１６２は、図２２に示すＬＤ変調信号ＷＳＰのパルス（ｉ）と（ｉｉ）の立上り／立下り変調タイミングをそれぞれ算出し（それぞれ立上り変調タイミング信号ＮｅｘｔＴｉｍｉｎｇ３と立下り変調タイミング信号ＮｅｘｔＴｉｍｉｎｇ４）、それぞれカウンタ（Ｃｏｕｎｔｅｒ）１６３ｃと１６３ｄ及び位相選択信号保持部（Ｒｅｇ）１６４ｃと１６４ｄに供給する。
また、タイミング制御部１６０は、遅延記録データ信号ｄＷｄａｔａから（ｎ−３）チャネルクロック（ｎは遅延記録データ信号ｄＷｄａｔａのマーク長）と所定時間Δを遅らせた第２基準時刻を生成する。変調タイミング信号ＮｅｘｔＴｉｍｉｎｇ３及びＮｅｘｔＴｉｍｉｎｇ４は第２基準時刻を基準にして生成する。
【０１２６】
カウンタ１６３ａ〜１６３ｄは、クロック信号ＰＣＫによって次の変調タイミングまでの時間を計数するものであり、タイミング制御部１６０から供給されるロード信号ｌｏａｄ１又はｌｏａｄ２に従ってタイミング演算部１６１と１６２の算出する次の変調タイミングまでのステップ数を取り込み、クロック信号ＰＣＫによってダウンカウントする。そして、カウント値がゼロになった時点でそれぞれセットパルス信号（Ｆｓｅｔ，Ｒｓｅｔ）／リセットパルス信号（Ｆｒｓｔ，Ｒｒｓｔ）（これらを「タイミングパルス信号」と総称する）を出力する。
位相選択信号保持部１６４ａ〜１６４ｄは、それぞれ位相選択信号ｃｋｐｈ１〜ｃｋｐｈ４を保持して次段へ供給する。その保持タイミングはタイミング制御部１６０から供給される信号に基づいて決定する（図示を省略）。
【０１２７】
タイミングパルス信号制御部１６５は、カウンタ１６３ａ〜１６３ｄからそれぞれ供給されるタイミングパルス信号Ｆｓｅｔ，Ｒｓｅｔ，Ｆｒｓｔ，Ｒｒｓｔからフリップフロップ１６７ａ〜１６７ｄのそれぞれに対するセット／リセット信号を生成する。また、位相選択信号保持部１６４ａ〜１６４ｄからそれぞれ供給される位相選択信号ｃｋｐｈ１〜ｃｋｐｈ４をそれぞれクロックセレクタ１６６ａ〜１６６ｄに供給する。
フリップフロップ１６７ａは、セットパルス信号Ｆｓｅｔ（又はＲｓｅｔ）に従って出力信号ｑ＿Ａをハイ（Ｈ）にする。その時に立上り変調タイミング信号は位相選択信号ｃｋｐｈＡに従ってクロックセレクタ１６６ａによって選択されたクロック信号（ＣＫ０〜ＣＫ７の何れか）で決まる。
例えば、図２３は図２２の（Ｐ）の部分の拡大図であるが、図２３に示すように、ＣＫ２が選択されている。
【０１２８】
一方、フリップフロップ１６７ｂは、リセットパルス信号Ｆｒｓｔ（又はＲｒｓｔ）に従って出力信号ｑ＿Ｂをロー（Ｌ）にする。その時に立下り変調タイミング信号は位相選択信号ｃｋｐｈＢに従ってクロックセレクタ１６６ｂによって選択されたクロック信号（ＣＫ０〜ＣＫ７の何れか）で決まる。そして、出力信号ｑ＿Ａとｑ＿Ｂの論理積をとってＬＤ変調信号ＷＳＰを生成する。
【０１２９】
なお、フリップフロップ１６７ａのリセットパルス信号Ｒｓｔ＿Ａと、フリップフロップ１６７ｂのセットパルス信号Ｓｅｔ＿Ｂは、それぞれセットパルス信号Ｆｓｅｔ（又はＲｓｅｔ）及びリセットパルス信号Ｆｒｓｔ（又はＲｒｓｔ）に応じて生成する。
同様にして、フリップフロップ１６７ｃと１６７ｄ及びクロックセレクタ１６６ｃと１６６ｄでもＬＤ変調信号ＷＳＰを生成し、高速回路動作実現のために、図２１中の一点鎖線枠で示す（Ｉ）と（ＩＩ）の部分が交互に動作し、最終的にその論理和をとってＬＤ変調信号ＷＳＰを生成する。
タイミングパルス信号制御部１６５は、その交互動作をさせるためにタイミングパルス信号Ｆｓｅｔ，Ｒｓｅｔ，Ｆｒｓｔ，Ｒｒｓｔ及び位相選択信号ｃｋｐｈ１〜ｃｋｐｈ４の振り分け機能も果たす。
論理回路１６８は、上述した出力信号ｑ＿Ａとｑ＿Ｂの論理積及び出力信号ｑ＿Ｃとｑ＿Ｄの論理積をとり、そしてそれらの論理積出力値の論理和をとってＬＤ変調信号ＷＳＰを生成するものである。
【０１３０】
図２４は、図２１に示すタイミング制御部１６０内に設けた２つのシーケンサの状態遷移図であり、（ａ）シーケンサ（Ｓｅｑｕｅｎｃｅｒ）１及び（ｂ）シーケンサ（Ｓｅｑｕｅｎｃｅｒ）２の二つのシーケンサによって各部の制御を行う。
次に、そのシーケンサ１と２の遷移条件を説明する。また、図２２及び図２３に状態遷移の一例を示す。
【０１３１】
（ａ）シーケンサ１
状態Ｉｄｌｅ：初期状態。遅延記録データ信号ｄＷｄａｔａの立上りによって状態ＳＰに遷移する。それまではここに滞留する。
状態ＳＰ：基準時刻に発行されるｌｏａｄ１信号によって次の状態に遷移し、その他はここに滞留する。その時、駆動波形生成情報（ＴＳＭＳ及びＴＭＳ）によって遷移先が異なる。つまり、ＴＳＭＳ≒０の時は状態ＳＭＰへ、ＴＳＭＳ＝０かつＴＭＳ≒０の時は状態ＭＰへ、それ以外の時（ＴＳＭＳ＝０かつＴＭＳ＝０）は状態ＬＰへそれぞれ遷移する。
状態ＳＭＰ：リセットパルス信号Ｆｒｓｔと同時に発行されるｌｏａｄ１信号によって次の状態に遷移し、その他はここに滞留する。その時、駆動波形生成情報（ＴＭＳ）によって遷移先が異なる。つまり、ＴＭＳ≒０の時は状態ＭＰへ、ＴＭＳ＝０の時は状態ＬＰへそれぞれ遷移する。
【０１３２】
状態ＭＰ：リセットパルス信号Ｆｒｓｔと同時に発行されるｌｏａｄ１信号によって状態ＬＰに遷移する。但し、ＮＭＰによって指定されるＭＰ繰返し回数はここに滞留する。図２２はＮＭＰ＝２の場合を示す。
状態ＬＰ：リセットパルス信号Ｆｒｓｔによって状態Ｗａｉｔに遷移する。
状態Ｗａｉｔ：シーケンサ２によって各部制御が行われている時の待機状態。シーケンサ２の初期状態への遷移後、状態Ｉｄｌｅに遷移する。
【０１３３】
（ｂ）シーケンサ２
状態Ｉｄｌｅ：初期状態。遅延記録データ信号ｄＷｄａｔａの立上りによって次の状態に遷移する。遅延記録データ信号ｄＷｄａｔａの立上りから（ｎ−３）Ｔ（ｎ：マーク長，Ｔ：チャネルクロック周期）の間はウエイト信号が出されており、その場合は状態Ｗａｉｔに遷移する。一方、ｎ＝３でウエイト信号が出されていない時は状態ＬＭＰに遷移する。
状態Ｗａｉｔ：ウエイト信号が出されている間はここに滞留する。ウエイト解除によって状態ＬＭＰに遷移する。
状態ＬＭＰ：（ウエイト解除所定時間Δ後に発行される）ｌｏａｄ２信号によって状態ＥＰに遷移する。
状態ＥＰ：リセットパルス信号Ｒｒｓｔと同時に発行されるｌｏａｄ２信号によって状態Ｅｎｄに遷移する。
状態Ｅｎｄ：リセットパルス信号Ｒｒｓｔによって状態Ｉｄｌｅに遷移する。
【０１３４】
次に、タイミング演算部１６１と１６２において算出するそれぞれのシーケンサの各状態毎のタイミング算出式を示す。
0004145519.tif 000002
【０１３５】
図２５は、図２１に示すタイミングパルス信号制御部１６５における信号削除処理の説明に供する波形図である。
また、セットパルス信号Ｆｓｅｔ，リセットパルス信号Ｆｒｓｔの生成とセットパルス信号Ｒｓｅｔ，リセットパルス信号Ｒｒｓｔの生成とは独立に行われているので、図２５に示すように、セットパルス信号Ｆｓｅｔとリセットパルス信号Ｆｒｓｔとで生成されるパルス信号ＷＳＰ＿Ｆと、セットパルス信号Ｒｓｅｔとリセットパルス信号Ｒｒｓｔとで生成されるパルス信号ＷＳＰ＿Ｒとが重なる場合がある。
その場合は、タイミングパルス信号制御部１６５においてリセットパルス信号Ｆｒｓｔ及びセットパルス信号Ｒｓｅｔの削除（その削除箇所を図２５に丸く囲んで示す）を行い、セットパルス信号Ｆｓｅｔとリセットパルス信号ＲｒｓｔとでＬＤ変調信号ＷＳＰが生成されるように次段への信号供給を行う。
【０１３６】
上述した実施形態では説明を簡単にするために各回路の遅延を無視して説明しているが、実際の回路は各信号線にクロック信号ＰＣＫによる保持回路を挿入するので数ＰＣＫクロック分の遅延を生じる。
したがって、出力されるＬＤ変調信号ＷＳＰ、つまりは光波形は基準時刻から数ＰＣＫクロック分（Δ′とする）遅延し、記録チャネルクロック信号ＣＫｃｈに同期した遅延記録データ信号ｄＷｄａｔａからは計Δ＋Δ′だけ遅延する。
ところで、前述したようにクロック信号ＰＣＫの記録チャネルクロック信号に対する逓倍数は設定可能なので、追記や書換えの際にこの逓倍数を変更したとすると、記録チャネルクロック信号に対する記録マークはずれてしまう。
そのような場合には、基準時刻を生成する遅延量ΔをＰＣＫ逓倍数に応じて設定するようにすればよい。
例えば、回路遅延Δ′＝３ＰＣＫ，Δ＋Δ′＝２ＣＫｃｈとすると、逓倍数が２（１ＣＫｃｈ＝２ＰＣＫ）のときはΔ＝１ＰＣＫにし、逓倍数が４のときはΔ＝５ＰＣＫにすればよい。
【０１３７】
また、タイミング信号生成部１１３は、ステート信号ＳＴＥＮの生成のための変調タイミング信号を生成するＳＴＥＮタイミングパルス生成部１７０も備える。
さらには、図３に示したバイアス電流制御部２７，微分量子効率制御部２８によって駆動する光源（ＬＤ）の照射光量の制御を行う場合には、各種サンプル信号（ＡｐｃＳｍｐ信号，ＥｔａＳｍｐ信号）生成のためにＬＤ変調信号ＷＳＰにサンプリングタイミングを示すパルスを挿入する。
例えば、図４や図１０に示した信号波形図では、ｔ１１〜ｔ１２，ｔ１３〜ｔ１４，ｔ１５〜ｔ１６などに挿入したパルスが相当する。
【０１３８】
ＡＰＣタイミングパルス生成部１７１は、そのための変調タイミング信号を生成するものであり、その生成した変調タイミング信号をタイミングパルス信号制御部１６５に供給し、前述と同様にしてＬＤ変調信号ＷＳＰを生成する。
なお、これらの変調タイミング信号の生成はタイミング制御部１６０からの制御信号によって行う。
このようにして、ＬＤ変調信号ＷＳＰにサンプリングタイミングを示すパルスを挿入することにより、信号線を追加することなくサンプリングタイミングを指示できるので、ＦＰＣ基板上を伝送する信号供給線を低減することができる。
【０１３９】
図２６は、図２１に示すＳＴＥＮタイミングパルス生成部１７０によるＳＴＥＮタイミングパルス信号及びＡＰＣタイミングパルス生成部１７１によるＡＰＣタイミングパルス信号の生成例の説明に供する波形図である。
［ＡＰＣタイミングパルス生成部］
タイミング制御部１６０は、二つ目のリセットパルス信号Ｒｒｓｔと同時にＡＰＣカウントスタート信号を出力する。
ＡＰＣタイミングパルス生成部１７１では、そのＡＰＣカウントスタート信号を受け、内部のカウンタによって所定値ＡＰＣＳ（ＰＣＫ単位）のカウントを行い、そのカウント後にＡＰＣＳｅｔパルス信号を出力する。
【０１４０】
また、ＡＰＣＲｓｔパルス信号はＡＰＣＳｅｔパルス信号よりも所定値（例えば、１ＰＣＫ）後に出力する。
さらに、η検出時にはＥｔａＤｅｔＯｎ信号がハイ（Ｈ）になって供給されて、上記カウンタによって続けて所定値ＥｔａＳとＥｔａＣをカウントし、それぞれＡＰＣＳｅｔパルス信号を出力する。
ＡＰＣＲｓｔパルス信号は、上述と同様にしてＡＰＣＳｅｔパルス信号よりも所定値（例えば、１ＰＣＫ）後に出力する。
【０１４１】
なお、ＥｔａＤｅｔＯｎ信号は、図２のコントローラ１９から所定の間隔で出されるη検出指示があり、かつスペース長が所定値ＥｔａＬｅｎ以上ある場合にハイ（Ｈ）になり、タイミングパルス信号生成処理後に自動的にη検出指示をクリアする。
一方、ＥｔａＤｅｔＯｎ信号がロー（Ｌ）である場合は、図２６中に丸く囲んだ枠（Ｄ）内のＡＰＣＳｅｔパルス信号，ＡＰＣＲｓｔパルス信号は生成されず、ＬＤ変調信号ＷＳＰには同図中の（Ｂ）（Ｃ）のパルスは出現しない。
【０１４２】
［ＳＴＥＮタイミングパルス生成部］
前述したように、本実施形態ではステート信号ＳＴＥＮの立下り変調タイミングを変えることによって光波形を変更することができる。
図４に示した波形をＬＰモード、図１０に示した波形をＥＰモードと呼び、それぞれのモードにおける（それぞれＬＰ／ＥＰＭｏｄｅによって指示する）ＳＴＥＮタイミングパルス信号の生成について説明する。
図２６に示すように、ＳＴＥＮＲｓｔパルス信号はＥＰモードの時はＳｅｑ．２＝ＥＰかつＲｓｅｔパルスと同時に出力し（図２６中の（ア））、ＬＰモードの時はＳｅｑ．１＝ＬＰかつＦｓｅｔパルスと同時に出力する（図２６中の矢印付き破線（イ））。
また、ＳＴＥＮＳｅｔパルス信号の出力タイミングはＥｔａＤｅｔＯｎ信号によって変わり、それぞれ図２６に示すタイミングで出力する。
さらに、同様にしてサンプリングタイミングだけでなく、コマンド指示なども信号線を追加することなく転送することができる。
【０１４３】
［ステート信号生成部］
図１５に示すステート信号生成部１１５は、タイミング信号生成部１１３において駆動波形生成情報（タイミング情報）から生成した変調タイミング信号であるＳＴＥＮタイミングパルス信号からステート信号ＳＴＥＮを生成する。
ステート信号生成部１１５の内部構成は、図２１の一点鎖線枠（Ｉ）内と同様に構成すればよく、ステート信号ＳＴＥＮの生成はＬＤ変調信号ＷＳＰほど高速ではないので交互動作をさせる必要はない。
また、ステート信号ＳＴＥＮのエッジ位置精度もＬＤ変調信号ＷＳＰほど必要がないので、位相選択信号も３ビット全て使用する必要はなく、クロック信号ＣＫ０〜ＣＫ７のうちの何れか一つに固定してもよいし、位相選択信号のビットを減らしてもよい。
【０１４４】
［ステートコマンド生成部］
ステートコマンド生成部１１６は、駆動波形生成情報（コマンド情報）からコマンド信号ＳＴＣＭＤを生成する。
コマンド信号ＳＴＣＭＤは、前述したようにコマンドデコーダ２２においてステート信号ＳＴＥＮの両エッジで取り込まれる。
したがって、コマンド信号ＳＴＣＭＤのデータ変更タイミングは、ステート信号ＳＴＥＮのエッジ前後で十分取り込み時間が確保されていればよい。
ここでは、基準時刻とＡＰＣカウントスタート時間を切換えタイミングとし、供給されるコマンド情報を順次ＬＤ駆動集積回路（ＬＤドライバ）１に供給する。
【０１４５】
［サンプル信号生成部］
サンプル信号生成部１１７は、記録データ信号Ｗｄａｔａからサンプルホールド方式のＡＰＣ制御用サンプル信号を生成する。
光源の発光波形は記録データ信号Ｗｄａｔａに対してランレングス検出部１１１での遅延分遅れるので、発光波形に合わせてサンプル信号を生成する。
但し、前述の通り、ここで生成するサンプル信号は図３に示した構成でＡＰＣ制御を行う場合は用いない。
【０１４６】
［エラー検出部及びエラー処理部］
何らかのアクシデントによって駆動波形生成情報に不正なデータが記憶された場合、あるいは駆動波形生成情報の組み合わせによって不正になる場合、ＬＤ変調信号ＷＳＰ及びステート信号ＳＴＥＮは所望のタイミングでパルス信号を発生できなくなり、これらを受けてＬＤの駆動を行うＬＤ駆動集積回路１では所望の光波形を得られず、誤った情報が記録されてしまう恐れがある。
また、次以降のマークまでエラーが伝播してしまったり、高パワーでの発光が続いてＬＤの破壊に至ってしまう恐れもある。
【０１４７】
図２７は、ＬＤ変調信号生成部１０にエラー検出手段とエラー処理手段を付加した実施形態の構成例を示すブロック図である。
エラー検出部１８０は、タイミング信号生成部１１３内のタイミング制御部１６０のシーケンサの状態と遅延記録データ信号ｄＷｄａｔａとからエラーの発生を検知する。
例えば、記録データ信号ｄＷｄａｔａがスペースとなって所定時間たってもシーケンサＳｅｑ１とＳｅｑ２が状態Ｉｄｌｅに戻らない場合、エラーとしてエラー発生信号を出力する。
また、駆動波形生成情報（タイミング情報）から演算してエラーの判別をしてもよい。
【０１４８】
エラー処理部１８１は、エラー発生信号の入力により、タイミング信号生成部１１３へ変調タイミング信号の供給停止とシーケンサの初期状態への復帰を指示し、ＬＤ駆動集積回路１内のシーケンサ２１を初期状態にリセットするようにＬＤ変調信号ＷＳＰとステート信号ＳＴＥＮを生成するため、変調信号生成部１１４とステート信号生成部１１５にエラー処理パルスを供給する。
さらに、エラー発生信号をコントローラ１９に直接（又は制御部１１８を介して）供給することにより、駆動波形生成情報（タイミング情報）の訂正を指示する。
このようにすれば、エラーの伝播を防ぎ誤ったデータを記録し続けることを防止することができる。
【０１４９】
また、第２エラー検出部１８２はエラー検出の他の実施形態を示すものであり、シーケンサ２１と同様のものを備えて、ＬＤ変調信号ＷＳＰ及びステート信号ＳＴＥＮを入力し、ＬＤ駆動集積回路１での照射レベル状態を擬似モニタしている。このようにして、エラーの発生を検知して上記と同様のエラー処理を行う。
【０１５０】
［コマンド信号及びコマンドデコーダの他の実施形態］
図２８は、ステートコマンド生成部及びコマンドデコーダの他の実施形態の構成例を示す図である。また、図２９は図２８に示す各部の出力する信号の波形図である。
図２８に示すように、ステートコマンド生成部（ＳＴＣｍｄ  Ｇｅｎ．）１９０は、変調タイミング信号に基づいてＬＤ変調信号ＷＳＰに同期してコマンド信号ＳＴＣＭＤを出力する。
コマンドデコーダ（ＣＭＤ  Ｄｅｃｏｄｅｒ）１９１は、ＬＤ変調信号ＷＳＰとコマンド信号ＳＴＣＭＤとからＬＤ照射レベルや照射モードを指定するモード制御信号ＳｅｑＭｏｄｅに変換する。
このようにすれば、コマンド信号ＳＴＣＭＤの信号線数を低減することができる。
【０１５１】
次に、上記実施形態におけるこの発明の各請求項の構成要件に係わる部分を明記する。
（１）この発明の請求項１に係わる部分
図１５のタイミング信号生成部１１３及び変調信号生成部１１４が上記変調信号生成手段に、図１５のステート信号生成部１１５が上記状態遷移信号生成手段に、図１５のステートコマンド生成部１１６がコマンド信号生成手段にそれぞれ相当する。
（２）この発明の請求項２に係わる部分
上記シーケンサ２１内に上記照射レベル選択手段に相当する機能部を設ける。
【０１５２】
（３）この発明の請求項１に係わる部分
図３のコマンドデコーダ２２が上記コマンド復調手段の機能を果たす。
（４）この発明の請求項３に係わる部分
上記段落番号［００５２］の記載内容がその説明である。
（５）この発明の請求項４に係わる部分
上記段落番号［０１１７］の記載内容がその説明である。すなわち、コマンド信号ＳＴＣＭＤの基になるコマンド情報もタイミング情報と同様にマーク長と隣接スペース長に応じて選択する。
【０１５３】
（６）この発明の請求項５に係わる部分
図２８に基づく上記段落番号［０１５０］の記載内容がその説明である。
（７）この発明の請求項６に係わる部分
図３のバイアス電流制御部２７又は微分量子効率制御部２８が上記光量制御手段の機能を果たし、上記段落番号［０１３７］と［０１３８］の記載内容が上記「所定のタイミングを変調信号に重畳するようにした」ことの説明である。
【０１５４】
【発明の効果】
以上説明してきたように、この発明の光源駆動装置によれば、光変調制御信号波形の歪みやスキュー等による光変調波形の所望値からのずれを抑制し、情報記録の高速化と情報記録媒体への高密度化記録などの要求に対しても、コストと性能などを犠牲にすることなく実現することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態の光源駆動装置を適用する情報記録再生装置の全体構成を示すブロック図である。
【図２】図１に示した信号処理部１０４の内部構成を示すブロック図である。
【図３】図２に示したＬＤ制御部９及びＬＤ駆動部１２が集積化されたＬＤ駆動集積回路１の構成図である。
【図４】図３に示したＬＤ駆動集積回路１の各部の出力信号の一例を示す波形図である。
【図５】図３に示したシーケンサ２１の状態遷移図である。
【図６】図３に示した変調部２３の他の構成例を示すブロック図である。
【図７】図３に示したバイアス電流制御部２７の他の構成例を示すブロック図である。
【図８】駆動電流−光出力特性の一例を示す線図である。
【図９】光変調波形の一例を示す線図である。
【図１０】図３に示したＬＤ駆動集積回路１の各部の出力信号の他の例を示す波形図である。
【図１１】図３に示した変調部２３のさらに他の構成例を示すブロック図である。
【図１２】図１１に示した変調部２３の各部の出力信号を示す波形図である。
【図１３】ＬＤ駆動電流のスイッチタイミングのずれに基づく光波形の乱れの説明に供する線図である。
【図１４】図３に示したバイアス電流制御部２７の動作説明に供する各信号波形の一例を示す図である。
【図１５】図２に示したＬＤ変調信号生成部１０の構成を示す図である。
【図１６】図１５に示したランレングス検出部１１１の内部の詳細な構成例を示す図である。
【図１７】図１６に示したランレングス検出部１１１内の各部が出力する信号の波形図である。
【図１８】この実施形態における駆動波形生成情報と光波形との関係を示すタイミングチャート図である。
【図１９】複数のタイミング情報毎の駆動波形生成情報の組み合わせ例を示す一覧表の図である。
【図２０】図１５に示した駆動波形生成情報保持部１１２の詳細な内部構成例を示す図である。
【図２１】図１５に示したタイミング信号生成部１１３及び変調信号生成部１１４の詳細な内部構成例を示す図である。
【図２２】図２１に示したタイミング信号生成部１１３及び変調信号生成部１１４の各部の出力する信号の波形図である。
【図２３】同じく図２１に示したタイミング信号生成部１１３及び変調信号生成部１１４の各部の出力する信号の波形図である。
【図２４】図２１に示したタイミング制御部１６０内の２つのシーケンサの動作を示す説明図である。
【図２５】図２１に示したタイミングパルス信号制御部１６５における信号削除処理の説明に供する波形図である。
【図２６】図２１に示したＳＴＥＮタイミングパルス生成部１７０によるＳＴＥＮタイミングパルス信号及びＡＰＣタイミングパルス生成部１７１によるＡＰＣタイミングパルス信号の生成例の説明に供する波形図である。
【図２７】図２に示したＬＤ変調信号生成部１０にエラー検出手段とエラー処理手段を付加した実施形態の構成例を示すブロック図である。
【図２８】この発明の他の実施形態のステートコマンド生成部及びコマンドデコーダの構成例を示す図である。
【図２９】図２８に示した各部の出力する信号の波形図である。
【符号の説明】
１：ＬＤ駆動集積回路      ２：受光信号処理部
４：ＲＦ選択部            ６：ウォブル信号生成部
９：ＬＤ制御部            １０：ＬＤ変調信号生成部
１２：ＬＤ駆動部          １３：サーボ信号演算処理部
１４：サーボプロセッサ    １５：ウォブル信号処理部
１６：ＲＦ信号処理部／ＰＬＬ部
１７：ＷＣＫ生成部        １８：回転制御部
１９：コントローラ        ２０：サーボドライバ
２１：シーケンサ（Ｓｅｑｕｅｎｃｅｒ）
２２：コマンドデコーダ（ＣＭＤＤｅｃｏｒｄｅｒ）
２３：変調部（Ｄａｔａ−Ｍｏｄｕｌａｔｉｏｎ）
２４：電流加算部          ２５：電流駆動部
２６：ＰＤアンプ部（ＰＤ−ＡＭＰ）
２７：バイアス電流制御部（Ｂｉａｓ−Ｃｏｎｔｒｏｌ）
２８：微分量子効率制御部（η−Ｃｏｎｔｒｏｌ）
２９：バイアス電流選択部（ＭＵＸ）
３０：高周波変調部（ＨＦ−Ｍｏｄｕｌａｔｉｏｎ）
３１，３２：ＤＣ／ＤＣコンバータ
３３：制御部
４０：ＰｂＤＡＣ          ４１：ＰｔｐＤＡＣ
４２，４４，５４，９６：スイッチ
４３：スケールＤＡＣ（ＳｃａｌｅＤＡＣ）
４５，４６：電流アンプ    ４７：電流電圧変換器（Ｉ／Ｖ）
４８，６５：ＭＵＸ
４９：オフセットＤＡＣ（ＯｆｆｓｅｔＤＡＣ）
５０：加算器
５１：ゲイン切換えアンプ（Ｘ１／Ｘ４／Ｘ８／Ｘ１６ＡＭＰ）
５２：Ｐ−ＢＤＡＣ        ５３：Ｐ−ＰＤＡＣ
５５：誤差アンプ
５６：Ｓ／Ｈ積分器（Ｓ／ＨＩｎｔｅｇ．）
５７：サンプルホールド回路（Ｓ／Ｈ）
５８：差分器              ５９：ｅｔａｒｅｆＤＡＣ
６１：比較器（Ｃｏｍｐ）  ６２：カウンタ（Ｃｏｕｎｔ）
６３：ＦｒｅｑＤＡＣ      ６４：ＶＣＯ
６５：ＭＵＸ
６６：ＨＦＢＤＡＣ        ６７：バッファアンプ
７０：バイアススケールＤＡＣ（ＢＳｃａｌｅＤＡＣ）
７１：バイアスＤＡＣ（ＢｉａｓＤＡＣ）
８０ａ：ＰｒＤＡＣ        ８０ｂ：ＰｅＤＡＣ
８０ｃ：ＰｂＤＡＣ        ８０ｄ：ＰｃｌＤＡＣ
８１ａ：ＰｅＤＡＣ        ８１ｂ：ＰｔｐＤＡＣ
８１ｃ：ＰｍｐＤＡＣ      ８１ｄ：ＰｌｐＤＡＣ
Ｉ０，Ｉ０ａ〜Ｉ０ｄ，Ｉ１，Ｉ１ａ〜Ｉ１ｄ：電流
８２，８３，８４：スイッチ
９０：Ｐｂ＋ＤＡＣ        ９１：ＰｂＤＡＣ
９２：Ｐｔ＋ＤＡＣ        ９３：ＰｔＤＡＣ
９４，９５：加算器        ＩＬＤ：駆動電流
１００：情報記録媒体      １０１：ピックアップ
１０２：光源（ＬＤ）      １０３：受光部
１０４：信号処理部        １０５：回転駆動部
１０６：コントローラ      １１０：ＰＬＬ部
１１１：ランレングス検出部（ＲｕｎＬｅｎｇｔｈ  Ｄｅｔ．）
１１２：駆動波形生成情報保持部（Ｓｔｒａｔｅｇｙ  Ｍｅｍｏｒｙ）
１１３：タイミング信号生成部  １１４：変調信号生成部
１１５：ステート信号生成部（ＳＴＥＮ  Ｇｅｎ．）
１１６：ステートコマンド生成部（ＳＴＣｍｄ  Ｇｅｎ．）
１１７：サンプル信号生成部（Ｓａｍｐｌｅ  Ｔｉｍｉｎｇ  Ｇｅｎ．）
１１８：制御部                １２０：Ｍ分周器（１／Ｍ）
１２１：位相比較器（ＰＣ）    １２２：ループフィルタ（Ｆｉｌｔｅｒ）
１２３：発振器（ＶＣＯ）      １２４：Ｎ分周器（１／Ｎ）
１２５：Ｍ／Ｎ分周器          １４０：カウンタ（Ｃｏｕｎｔｅｒ）
１４１：遅延回路（Ｄｅｌａｙ）
１４２：ＦＩＦＯ制御部（ＦＩＦＯ  Ｃｔｒｌ）
１４３：ＦＩＦＯ              １４４：レジスタ（Ｒｅｇ）
１５０ａ〜１５０ｎ：アドレス変換部（Ａｄｄｒ  Ｃｏｎｖｅｒｔｅｒ）
１５１ａ〜１５１ｎ：セレクタ  １５２ａ〜１５２ｎ：メモリ
１５４：レジスタアクセス制御部（Ｒｅｇｉｓｔｅｒ  Ａｃｃｅｓｓ  Ｃｏｎｔｒｏｌ）
１６０：タイミング制御部（Ｔｉｍｉｎｇ  Ｃｔｒｌ）
１６１，１６２：タイミング演算部
１６３ａ〜１６３ｄ：カウンタ（Ｃｏｕｎｔｅｒ）
１６４ａ〜１６４ｄ：位相選択信号保持部（Ｒｅｇ）
１６５：タイミングパルス信号制御部
１６６ａ〜１６６ｄ：クロックセレクタ
１６７ａ〜１６７ｄ：フリップフロップ
１７０：ＳＴＥＮタイミングパルス生成部
１７１：ＡＰＣタイミングパルス生成部
１８０：エラー検出部          １８１：エラー処理部
１８２：第２エラー検出部
１９０：ステートコマンド生成部（ＳＴＣｍｄ  Ｇｅｎ．）
１９１：コマンドデコーダ（ＣＭＤ  Ｄｅｃｏｄｅｒ）
ＩｏｕｔＳｅｌ：選択信号      ＰＤ１〜ＰＤ５：受光部
ＬＤ１，ＬＤ２：光源
【図１】
0004145519.tif 000003
【図２】
0004145519.tif 000004
【図３】
0004145519.tif 000005
【図４】
0004145519.tif 000006
【図５】
0004145519.tif 000007
【図６】
0004145519.tif 000008
【図７】
0004145519.tif 000009
【図８】
0004145519.tif 000010
【図９】
0004145519.tif 000011
【図１０】
0004145519.tif 000012
【図１１】
0004145519.tif 000013
【図１２】
0004145519.tif 000014
【図１３】
0004145519.tif 000015
【図１４】
0004145519.tif 000016
【図１５】
0004145519.tif 000017
【図１６】
0004145519.tif 000018
【図１７】
0004145519.tif 000019
【図１８】
0004145519.tif 000020
【図１９】
0004145519.tif 000021
【図２０】
0004145519.tif 000022
【図２１】
0004145519.tif 000023
【図２２】
0004145519.tif 000024
【図２３】
0004145519.tif 000025
【図２４】
0004145519.tif 000026
【図２５】
0004145519.tif 000027
【図２６】
0004145519.tif 000028
【図２７】
0004145519.tif 000029
【図２８】
0004145519.tif 000030
【図２９】
0004145519.tif 000031