(57)【特許請求の範囲】
【請求項１】
アクティブマトリクスとそれを駆動するための周辺回路を有する半導体装置の作製方法であって、前記周辺回路の薄膜トランジスタは、
ガラス基板上にアモルファス状のシリコン膜を形成し、
前記シリコン膜を加熱処理によって結晶化し、
前記結晶化されたシリコン膜をパターニングすることによって複数の島状シリコン膜を形成し、
前記複数の島状シリコン膜上にゲイト酸化膜を形成し、
厚さ１００ｎｍ以上の陽極酸化膜が上面のみに形成された金属膜でなるゲイト電極を前記ゲイト酸化膜上に形成した後、
前記複数の島状シリコン膜に前記ゲイト電極をマスクとしてｎ型不純物として燐を導入し、
前記燐が導入された島状シリコン膜のうち、Ｎチャネル型の薄膜トランジスタが形成される一部の上面にフォトレジストを形成し、
前記フォトレジストが形成された状態で、前記フォトレジストが形成されていない前記島状シリコン膜に前記フォトレジスト及び前記ゲイト電極をマスクとして前記ｎ型不純物のドーズ量よりも多いドーズ量でｐ型不純物として硼素を導入した後、
前記複数の島状シリコン膜にパルスレーザー光を照射することによって作製されることを特徴とする半導体装置の作製方法。
【請求項２】
アクティブマトリクスとそれを駆動するための周辺回路を有する半導体装置の作製方法であって、前記周辺回路の薄膜トランジスタは、
ガラス基板上にアモルファス状のシリコン膜を形成し、
前記シリコン膜を加熱処理によって結晶化し、
前記結晶化されたシリコン膜をパターニングすることによって複数の島状シリコン膜を形成し、
前記複数の島状シリコン膜上にゲイト酸化膜を形成し、
厚さ１００ｎｍ以上の陽極酸化膜が上面のみに形成された金属膜でなるゲイト電極を前記ゲイト酸化膜上に形成した後、
前記複数の島状シリコン膜に前記ゲイト電極をマスクとしてｎ型不純物として燐を導入し、
前記燐が導入された島状シリコン膜のうち、Ｎチャネル型の薄膜トランジスタが形成される一部の上面にフォトレジストを形成し、
前記フォトレジストが形成された状態で、前記フォトレジストが形成されていない前記島状シリコン膜に前記フォトレジスト及び前記ゲイト電極をマスクとして前記ｎ型不純物のドーズ量よりも多いドーズ量でｐ型不純物として硼素を導入した後、
ＲＴＡ（ラピッドサーマルアニール）法によって前記複数の島状シリコン膜を加熱することによって作製されることを特徴とする半導体装置の作製方法。
【請求項３】
アクティブマトリクスとそれを駆動するための周辺回路を有する半導体装置の作製方法であって、前記周辺回路の薄膜トランジスタは、
ガラス基板上にアモルファス状のシリコン膜を形成し、
前記シリコン膜を加熱処理によって結晶化し、
前記結晶化されたシリコン膜をパターニングすることによって複数の島状シリコン膜を形成し、
前記複数の島状シリコン膜上にゲイト酸化膜を形成し、
厚さ１００ｎｍ以上の陽極酸化膜が上面のみに形成された金属膜でなるゲイト電極を前記ゲイト酸化膜上に形成した後、
前記複数の島状シリコン膜に前記ゲイト電極をマスクとしてｎ型不純物として燐を導入し、
前記燐が導入された島状シリコン膜のうち、Ｎチャネル型の薄膜トランジスタが形成される一部の上面にフォトレジストを形成し、
前記フォトレジストが形成された状態で、前記フォトレジストが形成されていない前記島状シリコン膜に前記フォトレジスト及び前記ゲイト電極をマスクとして前記ｎ型不純物のドーズ量よりも多いドーズ量でｐ型不純物として硼素を導入した後、
ＲＴＡ（ラピッドサーマルアニール）法によって前記複数の島状シリコン膜の結晶性を改善することによって作製されることを特徴とする半導体装置の作製方法。
【請求項４】
アクティブマトリクスとそれを駆動するための周辺回路を有する半導体装置の作製方法であって、前記周辺回路の薄膜トランジスタは、
ガラス基板上にアモルファス状のシリコン膜を形成し、
前記シリコン膜を加熱処理によって結晶化し、
前記結晶化されたシリコン膜をパターニングすることによって複数の島状シリコン膜を形成し、
前記複数の島状シリコン膜上にゲイト酸化膜を形成し、
厚さ１００ｎｍ以上の陽極酸化膜が上面のみに形成された金属膜でなるゲイト電極を前記ゲイト酸化膜上に形成した後、
前記複数の島状シリコン膜に前記ゲイト電極をマスクとしてｎ型不純物として燐を導入し、
前記燐が導入された島状シリコン膜のうち、Ｎチャネル型の薄膜トランジスタが形成される一部の上面にフォトレジストを形成し、
前記フォトレジストが形成された状態で、前記フォトレジストが形成されていない前記島状シリコン膜に前記フォトレジスト及び前記ゲイト電極をマスクとして前記ｎ型不純物のドーズ量よりも多いドーズ量でｐ型不純物として硼素を導入した後、
前記複数の島状シリコン膜にパルスレーザー光を照射し、
水素ガス中において前記複数の島状シリコン膜にアニールを施すことによって作製されることを特徴とする半導体装置の作製方法。
【請求項５】
アクティブマトリクスとそれを駆動するための周辺回路を有する半導体装置の作製方法であって、前記周辺回路の薄膜トランジスタは、
ガラス基板上にアモルファス状のシリコン膜を形成し、
前記シリコン膜にレーザーを照射することによって前記シリコン膜を結晶化し、
前記結晶化されたシリコン膜をパターニングすることによって複数の島状シリコン膜を形成し、
前記複数の島状シリコン膜上にゲイト酸化膜を形成し、
厚さ１００ｎｍ以上の陽極酸化膜が上面のみに形成された金属膜でなるゲイト電極を前記ゲイト酸化膜上に形成した後、
前記複数の島状シリコン膜に前記ゲイト電極をマスクとしてｎ型不純物として燐を導入し、
前記燐が導入された島状シリコン膜のうち、Ｎチャネル型の薄膜トランジスタが形成される一部の上面にフォトレジストを形成し、
前記フォトレジストが形成された状態で、前記フォトレジストが形成されていない前記島状シリコン膜に前記フォトレジスト及び前記ゲイト電極をマスクとして前記ｎ型不純物のドーズ量よりも多いドーズ量でｐ型不純物として硼素を導入した後、
前記複数の島状シリコン膜にパルスレーザー光を照射し、
水素ガス中において前記複数の島状シリコン膜にアニールを施すことによって作製されることを特徴とする半導体装置の作製方法。
【請求項６】
アクティブマトリクスとそれを駆動するための周辺回路を有する半導体装置の作製方法であって、前記周辺回路の薄膜トランジスタは、
ガラス基板上にアモルファス状のシリコン膜を形成し、
前記シリコン膜を加熱処理によって結晶化し、
前記結晶化されたシリコン膜をパターニングすることによって複数の島状シリコン膜を形成し、
前記複数の島状シリコン膜上にゲイト酸化膜を形成した後、
前記複数の島状シリコン膜それぞれの上方に、厚さ１００ｎｍ以上の陽極酸化膜が上面のみに形成された金属膜でなるゲイト電極を形成し、
前記ゲイト電極をマスクとして前記複数の島状シリコン膜にフォスフィンを用いてｎ型不純物として燐を導入し、
前記燐が導入された島状シリコン膜のうち、Ｎチャネル型の薄膜トランジスタが形成される一部の上面にフォトレジストからなるマスクを形成し、
前記フォトレジストからなるマスクが形成された状態で、前記ゲイト電極をマスクとして前記フォトレジストからなるマスクが形成されていない前記島状シリコン膜に、前記ｎ型不純物のドーズ量よりも多いドーズ量でジボランを用いてｐ型不純物として硼素を導入した後、
前記複数の島状シリコン膜にパルスレーザー光を照射することによって作製されることを特徴とする半導体装置の作製方法。
【請求項７】
アクティブマトリクスとそれを駆動するための周辺回路を有する半導体装置の作製方法であって、前記周辺回路の薄膜トランジスタは、
ガラス基板上にアモルファス状のシリコン膜を形成し、
前記シリコン膜を加熱処理によって結晶化し、
前記結晶化されたシリコン膜をパターニングすることによって複数の島状シリコン膜を形成し、
前記複数の島状シリコン膜上にゲイト酸化膜を形成した後、
前記複数の島状シリコン膜それぞれの上方に、厚さ１００ｎｍ以上の陽極酸化膜が上面のみに形成された金属膜でなるゲイト電極を形成し、
前記ゲイト電極をマスクとして前記複数の島状シリコン膜にフォスフィンを用いてｎ型不純物として燐を導入し、
前記燐が導入された島状シリコン膜のうち、Ｎチャネル型の薄膜トランジスタが形成される一部の上面にフォトレジストからなるマスクを形成し、
前記フォトレジストからなるマスクが形成された状態で、前記ゲイト電極をマスクとして前記フォトレジストからなるマスクが形成されていない前記島状シリコン膜に、前記ｎ型不純物のドーズ量よりも多いドーズ量でジボランを用いてｐ型不純物として硼素を導入した後、
ＲＴＡ（ラピッドサーマルアニール）法によって前記複数の島状シリコン膜を加熱することによって作製されることを特徴とする半導体装置の作製方法。
【請求項８】
アクティブマトリクスとそれを駆動するための周辺回路を有する半導体装置の作製方法であって、前記周辺回路の薄膜トランジスタは、
ガラス基板上にアモルファス状のシリコン膜を形成し、
前記シリコン膜を加熱処理によって結晶化し、
前記結晶化されたシリコン膜をパターニングすることによって複数の島状シリコン膜を形成し、
前記複数の島状シリコン膜上にゲイト酸化膜を形成した後、
前記複数の島状シリコン膜それぞれの上方に、厚さ１００ｎｍ以上の陽極酸化膜が上面のみに形成された金属膜でなるゲイト電極を形成し、
前記ゲイト電極をマスクとして前記複数の島状シリコン膜にフォスフィンを用いてｎ型不純物として燐を導入し、
前記燐が導入された島状シリコン膜のうち、Ｎチャネル型の薄膜トランジスタが形成される一部の上面にフォトレジストからなるマスクを形成し、
前記フォトレジストからなるマスクが形成された状態で、前記ゲイト電極をマスクとして前記フォトレジストからなるマスクが形成されていない前記島状シリコン膜に、前記ｎ型不純物のドーズ量よりも多いドーズ量でジボランを用いてｐ型不純物として硼素を導入した後、
ＲＴＡ（ラピッドサーマルアニール）法によって前記複数の島状シリコン膜の結晶性を改善することによって作製されることを特徴とする半導体装置の作製方法。
【請求項９】
アクティブマトリクスとそれを駆動するための周辺回路を有する半導体装置の作製方法であって、前記周辺回路の薄膜トランジスタは、
ガラス基板上にアモルファス状のシリコン膜を形成し、
前記シリコン膜を加熱処理によって結晶化し、
前記結晶化されたシリコン膜をパターニングすることによって複数の島状シリコン膜を形成し、
前記複数の島状シリコン膜上にゲイト酸化膜を形成した後、
前記複数の島状シリコン膜それぞれの上方に、厚さ１００ｎｍ以上の陽極酸化膜が上面のみに形成された金属膜でなるゲイト電極を形成し、
前記ゲイト電極をマスクとして前記複数の島状シリコン膜にフォスフィンを用いてｎ型不純物として燐を導入し、
前記燐が導入された島状シリコン膜のうち、Ｎチャネル型の薄膜トランジスタが形成される一部の上面にフォトレジストからなるマスクを形成し、
前記フォトレジストからなるマスクが形成された状態で、前記ゲイト電極をマスクとして前記フォトレジストからなるマスクが形成されていない前記島状シリコン膜に、前記ｎ型不純物のドーズ量よりも多いドーズ量でジボランを用いてｐ型不純物として硼素を導入した後、
前記複数の島状シリコン膜にパルスレーザー光を照射し、
水素ガス中において前記複数の島状シリコン膜にアニールを施すことによって作製されることを特徴とする半導体装置の作製方法。
【請求項１０】
アクティブマトリクスとそれを駆動するための周辺回路を有する半導体装置の作製方法であって、前記周辺回路の薄膜トランジスタは、
ガラス基板上にアモルファス状のシリコン膜を形成し、
前記シリコン膜にレーザーを照射することによって前記シリコン膜を結晶化し、
前記結晶化されたシリコン膜をパターニングすることによって複数の島状シリコン膜を形成し、
前記複数の島状シリコン膜上にゲイト酸化膜を形成した後、
前記複数の島状シリコン膜それぞれの上方に、厚さ１００ｎｍ以上の陽極酸化膜が上面のみに形成された金属膜でなるゲイト電極を形成し、
前記ゲイト電極をマスクとして前記複数の島状シリコン膜にフォスフィンを用いてｎ型不純物として燐を導入し、
前記燐が導入された島状シリコン膜のうち、Ｎチャネル型の薄膜トランジスタが形成される一部の上面にフォトレジストからなるマスクを形成し、
前記フォトレジストからなるマスクが形成された状態で、前記ゲイト電極をマスクとして前記フォトレジストからなるマスクが形成されていない前記島状シリコン膜に、前記ｎ型不純物のドーズ量よりも多いドーズ量でジボランを用いてｐ型不純物として硼素を導入した後、
前記複数の島状シリコン膜にパルスレーザー光を照射し、
水素ガス中において前記複数の島状シリコン膜にアニールを施すことによって作製されることを特徴とする半導体装置の作製方法。
【請求項１１】
請求項１乃至１０のいずれか一において、前記アモルファス状のシリコン膜は前記ガラス基板上に下地酸化膜を形成した後に形成されることを特徴とする半導体装置の作製方法。
【請求項１２】
請求項１乃至１１のいずれか一に記載の半導体装置は、アクティブマトリクス液晶ディスプレーであることを特徴とする半導体装置の作製方法。
【請求項１３】
請求項１乃至１１のいずれか一に記載の半導体装置は、ＤＲＡＭ、ＳＲＡＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、またはマスクＲＯＭでなる半導体集積回路であることを特徴とする半導体装置の作製方法。
【請求項１４】
請求項１乃至１３のいずれか一において、前記硼素を導入する際のドーズ量は、４〜１０×１０１５ｃｍ−２であることを特徴とする半導体装置の作製方法。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、絶縁基板上に絶縁ゲイト型半導体装置およびそれらが多数形成された集積回路を歩留りよく形成する方法、およびそのような方法によって形成された半導体装置に関する。本発明による半導体装置は、液晶ディスプレー等のアクティブマトリクスやイメージセンサー等の駆動回路、あるいはＳＯＩ集積回路や従来の半導体集積回路（マイクロプロセッサーやマイクロコントローラ、マイクロコンピュータ、あるいは半導体メモリー等）における薄膜トランジスタとして使用されるものである。
【０００２】
また、本発明は、広い意味でのアクティブマトリクス（配線がマトリクス状に配置され、その交点に選択のための１つ以上のトランジスタから成る回路が設けられている回路）とそれを駆動するための周辺回路を有する集積化された半導体装置に関する。具体的には、アクティブマトリクス液晶ディスプレー（ＡＭ−ＬＣＤ）や、ＤＲＡＭ、ＳＲＡＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、マスクＲＯＭ等の半導体集積回路で、絶縁基板上に形成されたものである。
【０００３】
【従来の技術】
近年、絶縁基板上に絶縁ゲイト型半導体装置（ＭＯＳＦＥＴ）を形成する研究が盛んに成されている。このように絶縁基板上に半導体集積回路を形成することは回路の高速駆動の上で有利である。なぜなら、従来の半導体集積回路の速度は主として配線と基板との容量（浮遊容量）によって制限されていたのに対し、絶縁基板上ではこのような浮遊容量が存在しないからである。このように絶縁基板上に形成され、薄膜状の活性層を有するＭＯＳＦＥＴを薄膜トランジスタ（ＴＦＴ）という。従来の半導体集積回路においても、例えばＳＲＡＭの負荷トランジスタとしてＴＦＴが使用されている。
【０００４】
また、最近になって、透明な基板上に半導体集積回路を形成する必要のある製品が出現した。例えば、液晶ディスプレーやイメージセンサーというような光デバイスの駆動回路である。ここにもＴＦＴが用いられている。これらの回路は大面積に形成することが要求されるのでＴＦＴ作製プロセスの低温化が求められている。また、例えば、絶縁基板上に多数の端子を有する装置で、該端子を半導体集積回路に接続する必要がある場合にも、実装密度を低減するために、半導体集積回路の最初の方の段、あるいは半導体集積回路そのものを、同じ絶縁基板上にモノリシックに形成することも考えられている。
【０００５】
従来、ＴＦＴは、アモルファスもしくはセミアモルファス、あるいは微結晶の半導体被膜を４５０℃〜１２００℃の温度でアニールすることによって、結晶性を改善し、良質な（すなわち、移動度の十分に大きな）半導体被膜に改善することがなされてきた。半導体被膜にアモルファス材料を使用するアモルファスＴＦＴもあるが、移動度が５ｃｍ２／Ｖｓ以下、通常は１ｃｍ２／Ｖｓ程度と小さく、動作速度の点からで、また、Ｐチャネル型のＴＦＴが得られない点からその利用は大きく制限されている。移動度が５ｃｍ２／Ｖｓ以上のＴＦＴを得るには、上記のような温度でのアニールが必要であった。また、このようなアニールによってＰチャネル型ＴＦＴ（ＰＴＦＴ）を形成することができた。あるいは、これらの熱的なアニール工程はレーザー光または強光を照射することによっても成された。
【０００６】
当該アニール工程において、例えば、ＫｒＦエキシマーレーザーのようなパルスレーザ光でなく、強光の照射によって行うアニール方法はＲＴＡ（ラピッドサーマルアニール）と呼ばれ、赤外光、特に１μｍ〜２μｍにピークを有する赤外光（好ましくはハロゲン光（１．３μｍ））を利用して、シリコン半導体を選択的に加熱する方法である。
【０００７】
ＲＴＡ（ラピッドサーマルアニール）法に関連する先行技術文献情報としては、例えば、特許文献１や特許文献２が知られている。
【０００８】
しかしながら、このようなＴＦＴにおいては、オフ状態での大きなリーク電流のため、アクティブマトリクスとして利用するには信頼性の点で問題があることが指摘されていた。このような背景のもと、本発明人等は特願平４−３４１９４もしくは同４−３０２２０に記述されるように、ゲイト電極をアルミニウム等の低抵抗の金属材料で構成するとともに、この表面を陽極酸化することによって酸化物で被覆し、このような金属／酸化物構成体を主たるマスクとして不純物の導入をおこなうことによってオフセット領域を形成する方法を提案した。この結果、リーク電流を削減するとともに、陽極酸化膜によって層間の絶縁が強化され、クロス部分でのショートを著しく減少せしめることが可能となった。
【０００９】
すなわち、陽極酸化物の被膜にはピンホールが少なく、また、耐圧性も非常に高い（７ＭＶ／ｃｍ以上）ので、層間を確実に絶縁できる。実際に特願平４−３４１９４もしくは同４−３０２２０の技術を採用することによって、配線間ショートによる不良を著しく低減させることができた。アクティブマトリクス領域では、配線が交差する箇所が非常に多いので特に重要であった。
【００１０】
【特許文献１】
特開平４−９４５３２号公報（第２頁「実施例」）
【００１１】
【特許文献２】
特開平３−１８００２６号公報（特許請求の範囲、第２頁「実施例」）
【００１２】
【発明が解決しようとする課題】
しかし、本発明人等がこの技術を用いて、アクティブマトリクスとその周辺駆動回路がモノリシックに形成されたデバイス（例えば、メモリーやＡＭ−ＬＣＤ）を作製しようとすると、技術的に非常に困難な課題があることが判明した。
【００１３】
一般に、周辺回路の構成・配線接続は複雑であり、金属電極を陽極酸化物によって被覆する構成を取ろうとしても、配線の複雑さのために電流を給電することができず、また、無理に陽極酸化のためだけに配線を形成すると、その配線を除去するためのフォトリソ工程が余分に必要となり、歩留りの低下を招く。また、このように余分な配線を設けて回路を構成すると、集積度を著しく低下させることとなった。
【００１４】
しかし、例えば、アクティブマトリクス回路部では、陽極酸化工程を採用し、周辺回路部等のその他の領域では陽極酸化工程を採用しないという方法も提案されたが、歩留りが著しく低かった。これは、主として、層間絶縁物が不完全なために、ピンホールが多く存在し、このようなピンホールを通して、上部の配線と下部の配線（ゲイト電極とその配線等）がショートしてしまうためであることが判明した。
【００１５】
特にこれは低融点の金属配線を使用する限りにおいて本質的な問題であった。ゲイト電極材料としてアルミニウムやその合金が優れていることは周知の事実であるが、この材料をゲイト電極として自己整合的に不純物元素を導入するという方法を採用すれば、熱アニールによる活性化は採用できず、必然的に不純物元素の活性化にはレーザーアニール等の低温活性化技術を採用しなければならなかった。また、４５０℃以上での層間絶縁膜の形成は利用できなかった。
【００１６】
例えば、基板温度を４５０℃以上にして、ＬＰＣＶＤ法やＡＰＣＶＤ法によって形成された酸化珪素等の層間絶縁材料では、ピンホールが極めて少なく配線間のショートもほとんどなかった。しかしながら、４５０℃以下の低温ではスパッタ法やプラズマＣＶＤ法しか採用できず、これらの方法では、成膜中に被膜にダストが多く降り注ぎ、結果的にピンホールが非常に多く、絶縁性に問題のある被膜となってしまった。周辺駆動回路部であっても配線の交差は存在し、したがって、歩留りの向上のために何らかの方法によって配線間のショートがないようにすることが望まれる。
さらに、基板としてガラス基板を用いた場合、ガラス基板に熱的なダメージを与えることなくシリコン膜に対するアニールを行うこと、数秒〜数分間の短い時間の照射で効果を上げることも望まれる。
【００１７】
【課題を解決するための手段】
本発明はこのような問題に鑑みて、最適な作製プロセスを提供せんとしてなされたものである。
本発明は、アクティブマトリクスとそれを駆動するための周辺回路を有する半導体装置の作製方法であって、前記周辺回路の薄膜トランジスタは、ガラス基板上にアモルファス状のシリコン膜を形成し、前記シリコン膜を加熱処理によって結晶化し、前記結晶化されたシリコン膜をパターニングすることによって複数の島状シリコン膜を形成し、前記複数の島状シリコン膜をパターニングすることによって複数の島状シリコン膜を形成し、前記複数の島状シリコン膜上にゲイト絶縁膜を形成し、厚さ１００ｎｍ以上の陽極酸化膜が上面のみに形成された金属膜でなるゲイト電極を前記ゲイト酸化膜上に形成した後、前記複数の島状シリコン膜に前記ゲイト電極をマスクとしてｎ型不純物として燐を導入し、前記燐が導入された島状シリコン膜のうち、Ｎチャネル型の薄膜トランジスタが形成される一部の上面にフォトレジストを形成し、前記フォトレジストが形成された状態で前記フォトレジストが形成されていない前記島状シリコン膜に前記フォトレジスト及び前記ゲイト電極をマスクとして前記ｎ型不純物のドーズ量よりも多いドーズ量でｐ型不純物として硼素を導入した後、前記複数の島状シリコン膜にパルスレーザー光を照射することによって作製されることを特徴とするものである。
【００１８】
また、特願平４−３４１９４もしくは同４−３０２２０のように陽極酸化物を設けることによって得られる最大の特徴は、明細書にも示されている通り、オフセットの効果によってゲイトに逆電圧が印加されたときのリーク電流を著しく低減できるということであった。このような特性は、画素の電圧を確実に保持する必要のあるダイナミックな動作をするアクティブマトリクス領域のＴＦＴには必要なことであった。あるいはフリップ・フロップ回路の待機時の消費電力を抑える上では必要なことであった。その意味で、このような構造のＴＦＴをＡＭ−ＬＣＤの画素トランジスタやＳＯＩ技術で形成されるＤＲＡＭの記憶ビットの選択トランジスタやＳＲＡＭ（特に完全ＣＭＯＳ型ＳＲＡＭ）の記憶ビットのインバータ回路を構成するトランジスタに用いることによって、大きな効果が得られた。
しかしながら、周辺回路においては、特にスタティックもしくは半スタティックな動作をおこなう回路であれば、リーク電流はそれほど問題とならない。したがって、少なくとも側面に陽極酸化物を設けなくても（オフセット構造としなくても）十分に回路は動作する。
【００１９】
しかし、ゲイト電極の上面に陽極酸化物等の緻密な被膜がないと配線間のリークによって歩留りが著しく低下してしまう。また、上記特許出願の明細書においても述べられたように、レーザーアニールを採用する場合には、ゲイト電極の上面に陽極酸化物が存在することによって、レーザーアニール工程によるダメージを最小とすることができた。
【００２０】
本発明人等の知見では、電子ビーム蒸着法によって形成された金属アルミニウム膜は表面が平坦で粒径がサブミクロン以下であるので、特に紫外線の反射が良好で、直接レーザー照射をおこなってもほとんどダメージは認められなかったが、スパッタ法等の方法で形成された粒径の大きな（〜１μｍ）被膜では、非常に大きなダメージが観測された。しかし、電子ビーム蒸着法は量産性に劣っているので、実用的にはスパッタ法によって作製することが望まれる。すなわち、周辺回路にとっては、ゲイト電極の側面の陽極酸化物は不要であるが、上面には必要である。
【００２１】
そこで本発明では、ゲイト電極の側面には陽極酸化物が実質的に存在せず、上面にのみ陽極酸化物等の緻密な被膜が存在する構造を有するＴＦＴをアクティブマトリクス領域のＴＦＴとともに形成することを提案する。そのような構造を有するＴＦＴおよびその集合体としてのデバイスの作製方法は以下のように行えばよい。
【００２２】
まず、島状の半導体領域およびゲイト絶縁膜上にアルミニウム等の金属被膜を形成する。そして、その表面に陽極酸化法によって酸化膜を形成する。本発明人等の知見によると酸化物の厚さは１００ｎｍ以下では組成が化学量論比と異なるために絶縁性が悪いので、絶縁物の厚さは１００ｎｍ以上であることが望ましかった。
【００２３】
その後、上記酸化物および金属被膜をエッチングして所望の形状のゲイト電極とすれば、ゲイト電極の上面には陽極酸化物を残し、側面には陽極酸化物のない構造とすることができる。
【００２４】
これらのエッチングには反応性イオンエッチング（ＲＩＥ）等の方向性エッチング方法が良い。これは、等方的なエッチング法では陽極酸化物と金属被膜のエッチングレートの違いによって、その界面付近に空孔（カスプ）が生じ、これをまたぐ上部の配線の断線が発生しやすくなるためである。しかし、材料によっては、全てのプロセスをＲＩＥ等で行えない場合も存在する。
【００２５】
例えば、金属材料がアルミニウムの場合には陽極酸化物は酸化アルミニウムであるが、これはＲＩＥによって除去できない。そこで、この場合には、まず、ウェットエッチングによって酸化アルミニウム膜をエッチングし、その後、残存した酸化アルミニウムをマスクとして、ＲＩＥによって金属アルミニウムをエッチングすればよい。
【００２６】
もし、金属アルミニウムのエッチングにＲＩＥを採用できず、ウェットエッチングにのみ頼る場合には、金属アルミニウム膜ができるだけ薄くすることが望まれる。具体的には酸化アルミニウム膜と金属アルミニウムの膜厚の比が１：３以下、好ましくは１：２以下であることが望まれる。
【００２７】
このようなＴＦＴを用いてモノリシックなマトリクス回路を構成しようとすれば、以下のように行えばよい。第１の方法は以下に示すプロセスから構成される。
▲１▼  周辺回路にもマトリクス領域にも同じように金属被膜を形成する。
▲２▼  これを陽極酸化して、表面に陽極酸化物を形成する。
▲３▼  不要な箇所の陽極酸化物をエッチングする。
▲４▼  残存した陽極酸化物をマスクとして金属被膜をエッチングし、周辺回路部およびマトリクス部にゲイト電極を形成する。
▲５▼  マトリクス部にのみ電流を通じて、マトリクス部のゲイト電極のみに側面にも陽極酸化物を形成する。
【００２８】
この方法においては、マトリクス部に注目すると、最初に工程▲２▼で形成された陽極酸化物がゲイト電極上に残存したまま、工程▲５▼によって第２の陽極酸化をおこなうので、この最初の陽極酸化物とその後に形成される陽極酸化物の間で応力歪みが生じ、最初に形成された上部の陽極酸化物が剥離してしまうことがある。
【００２９】
これを解決するには、実施例１に示すように、工程▲４▼の後に、▲４▼’周辺回路部にのみマスクをして、マトリクス部の陽極酸化物を除去するという工程を付加すればよい。このような工程を経ることによって、マトリクス部のゲイト電極は金属材料が全面にわたって露出し、▲５▼によって、上面、側面に均一に陽極酸化物が形成される。マトリクス部のみをマスクすることは容易であり、この工程を追加することによって、歩留りが低下してしまうことはない。ただし、エッチャントの種類に依っては、この工程でゲイト絶縁膜までエッチングされてしまう。もし、半導体領域の表面が露出した場合には、歩留りの低下の原因となるので注意が必要である。また、いずれにしろ、少なくとも２回の陽極酸化工程が必要である。
【００３０】
第２の方法は、実施例２の方法であるが、主として以下のようなプロセスから構成される。
▲１▼  周辺回路部には全体的に金属被膜を形成し、マトリクス部にはゲイト電極の形状のままに金属被膜を形成する。
▲２▼  周辺回路部の金属被膜とマトリクス部のゲイト電極（とその配線）に電流を通じて、陽極酸化物を形成する。
▲３▼  周辺回路部の陽極酸化物と金属被膜をエッチングして、周辺回路部のゲイト電極を形成する。
【００３１】
この方法では、陽極酸化工程は１回であるが、フォトリソグラフィーの工程が、（主として）マトリクス部のゲイト電極形成と周辺回路部のゲイト電極形成のために、少なくとも２回必要である。
【００３２】
【実施例】
〔実施例１〕  基板（コーニング７０５９、３００ｍｍ×３００ｍｍもしくは１００ｍｍ×１００ｍｍ）１０１上に下地酸化膜１０２として厚さ１００〜３００ｎｍの酸化珪素膜を形成した。この酸化膜の形成方法としては、酸素雰囲気中でのスパッタ法やＴＥＯＳをプラズマＣＶＤ法で分解・堆積した膜を４５０〜６５０℃でアニールしてもよい。
【００３３】
その後、プラズマＣＶＤ法やＬＰＣＶＤ法によってアモルファス状のシリコン膜を３０〜１５０ｎｍ、好ましくは５０〜１００ｎｍ堆積し、さらに、プラズマＣＶＤ法によって、保護層として、厚さ２０〜１００ｎｍ、好ましくは２０〜４０ｎｍの酸化珪素または窒化珪素膜を形成した。その後、５５０〜６５０℃、好ましくは６００℃で７２時間アニールすることによって、アモルファスシリコン膜の結晶化をおこなった。このようにして結晶化されたシリコン膜の結晶性をラマン散乱分光法によって調べたところ、単結晶シリコンのピーク（５２１ｃｍ−１）とは異なって、５１５ｃｍ−１付近に比較的ブロードなピークが観測された。
【００３４】
次に保護層を除去して、シリコン層を露出せしめ、これを島状にパターニングして、周辺駆動回路のＴＦＴ領域１０３とマトリクス回路のＴＦＴ領域１０４を形成した。さらに、酸素雰囲気中でのスパッタ法によって、厚さ５０〜２００ｎｍのゲイト酸化膜１０５を形成した。その後、厚さ２００ｎｍ〜５μｍ、好ましくは２００〜６００ｎｍのアルミニウム膜１０６を電子ビーム蒸着法によって基板全面に形成した。そして、これを陽極酸化法によって酸化して、表面に厚さ１００〜３００ｎｍの陽極酸化物１０７を形成した。陽極酸化の条件は特願平４−３０２２０、同４−３８６３７および同４−５４３２２に示される条件を使用した。
【００３５】
さらに、図１（Ｂ）に示すように、陽極酸化物をフッ化水素酸を主体とするエッチャント（例えば１／１０バッファーＨＦ）によってエッチングしてから、残存した陽極酸化物をマスクとして、ＲＩＥによって金属アルミニウム膜１０６をエッチングした。さらに、周辺回路領域にはマスクを施して、マトリクス回路部のゲイト電極上の陽極酸化物がエッチングされた。こうして、周辺駆動回路部のゲイト電極１０８（ＮＴＦＴ用）と１０９（ＰＴＦＴ用）、さらにマトリクス回路部のゲイト電極１１０を得た（図１（Ｂ））。
【００３６】
その後、マトリクス回路部のゲイト電極にのみ電流を通じ、上記と同じ条件で厚さ２００〜３００ｎｍ、例えば２５０ｎｍの陽極酸化物１１１を該ゲイト電極の上面および側面に形成させた（図１（Ｃ））。
【００３７】
その後、イオンドーピング法によって、各ＴＦＴの島状シリコン膜中に、ゲイト電極部（すなわちゲイト電極とその周囲の陽極酸化膜）をマスクとして自己整合的に不純物を注入した。この際には、最初に全面にフォスフィン（ＰＨ3 ）をドーピングガスとして燐を注入し、その後、図の島状領域１０３の左側だけをフォトレジストで覆って、ジボラン（Ｂ2 Ｈ6 ）をドーピングガスとして、島状領域１０３および１０４に硼素を注入した。ドーズ量は、燐は２〜８×１０１５ｃｍ−２、硼素は４〜１０×１０１５ｃｍ−２とし、硼素のドーズ量が燐を上回るように設定した。
【００３８】
その後、ＫｒＦエキシマーレーザー（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を照射して、上記不純物領域の導入によって、結晶性の劣化した部分の結晶性を改善させた。レーザーのエネルギー密度は２００〜４００ｍＪ／ｃｍ２、好ましくは２５０〜３００ｍＪ／ｃｍ２とした。この結果、周辺回路においてＮ型の領域１１２とＰ型の領域１１３、およびマトリクス回路のＰ型の領域１１４が形成された。これらの領域のシート抵抗は２００〜８００Ω／□であった。この工程において、ＫｒＦエキシマーレーザーのようなパルスレーザ光でなく、レーザー光の照射と同等の効果のある強光の照射によってもよい。この方法はＲＴＡ（ラピッドサーマルアニール）といわれ、赤外光、特に１μｍ〜２μｍにピークを有する赤外光（好ましくはハロゲン光（１．３μｍ））を利用して、シリコン半導体を選択的に加熱する方法である。
【００３９】
この方法によれば、上記不純物が導入された領域を１０００〜１２００度程度に加熱することができ、効果的なアニールを行うことができる。このような赤外光は、シリコン半導体に選択的に吸収されるので、ガラス基板に熱的なダメージを与えることなく、シリコン膜に対するアニールを行うことができる。また、数秒〜数分間の短い時間の照射で効果を上げることができることも特徴である。ここまでの様子を図１（Ｄ）に示す。
【００４０】
その後、全面に層間絶縁物１１５として、スパッタ法によって酸化珪素膜を厚さ３００ｎｍ形成した。これは、プラズマＣＶＤ法による酸化珪素膜や窒化珪素膜であってもよい。
【００４１】
その後、マトリクス部にスパッタ法によって形成したＩＴＯ膜をエッチングして、画素電極１１６を形成し、また、各ＴＦＴのソース／ドレインにコンタクトホールを形成し、スパッタ成膜とフォトリソグラフィー法で、図１（Ｅ）に示すように、クロム配線１１７〜１２１（いずれも厚さ８００ｎｍ）を形成した。この場合には、周辺回路領域のＮＴＦＴとＰＴＦＴでインバータ回路が形成されていることが示されている。最後に、水素中において３５０℃で２時間アニールして、シリコン膜のダングリングボンドを減らした。以上の工程によって周辺回路とアクティブマトリクス回路を一体化して形成できた。
【００４２】
〔実施例２〕  本実施例を図２に示す。まず、基板（コーニング７０５９、３００ｍｍ×３００ｍｍもしくは１００ｍｍ×１００ｍｍ）２０１上に下地酸化膜２０２として厚さ１００〜３００ｎｍの酸化珪素膜を形成した。この酸化膜の形成方法としては、酸素雰囲気中でのスパッタ法やＴＥＯＳをプラズマＣＶＤ法で分解・堆積した膜を４５０〜６５０℃でアニールしてもよい。
【００４３】
その後、プラズマＣＶＤ法やＬＰＣＶＤ法によってアモルファス状のシリコン膜２０３を３０〜１５０ｎｍ、好ましくは５０〜１００ｎｍ堆積し、さらに、プラズマＣＶＤ法によって、保護層２０４として、厚さ２０〜１００ｎｍ、好ましくは５０〜７０ｎｍの酸化珪素または窒化珪素膜を形成した。そして、図２（Ａ）に示すようにＫｒＦエキシマーレーザー（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を照射して、シリコン膜２０３の結晶性を改善させた。レーザーのエネルギー密度は２００〜４００ｍＪ／ｃｍ２、好ましくは２５０〜３００ｍＪ／ｃｍ２とした。このようにして形成されたシリコン膜２０３の結晶性をラマン散乱分光法によって調べたところ、単結晶シリコンのピーク（５２１ｃｍ―１）とは異なって、５１５ｃｍ―１付近に比較的ブロードなピークが観測された。このＫｒＦエキシマーレーザーの照射によるシリコン膜２０３の結晶化の後に、シリコン膜２０３に赤外光の強光を照射し、さらに結晶化を助長させることは有用である。赤外光は、シリコン半導体に選択的に吸収されるので、ガラス基板をそれ程加熱することなく、シリコン膜２０３の結晶化を効果的に助長させることができる。具体的には、欠陥や不対結合手を減少させることができる。また、強光の照射のみで結晶化を行ってもよい。その後、水素中において３５０℃で２時間アニールした。
【００４４】
次に保護層２０４を除去して、シリコン層２０３を露出せしめ、これを島状にパターニングして、実施例１と同様に周辺回路領域とアクティブマトリクス領域を形成した。さらに、酸素雰囲気中でのスパッタ法やＴＥＯＳをプラズマＣＶＤ法で分解・堆積した膜を４５０〜６５０℃でアニールする方法によって、ゲイト酸化膜を形成した。特に後者の方法を採用する場合には、本工程の温度によって、基板に歪みや縮みが生じ、後のマスク合わせが困難となる恐れがあるので大面積基板を扱う場合には十分に注意しなければならない。また、スパッタ法では基板温度は１５０℃以下にできるが、膜中のダングリングボンド等を減らして、固定電荷の影響を減らすために水素中で３００〜４５０℃程度のアニールをすることが望ましい。
【００４５】
その後、厚さ２００〜５００ｎｍのアルミニウム膜をスパッタ法によって形成して、これをパターニングし、図２（Ｂ）に示すように周辺回路領域を覆う金属アルミニウム被膜２０５とアクティブマトリクス領域のゲイト電極２０６を形成した。
【００４６】
さらに、図２（Ｃ）に示すように、基板を電解溶液に浸して上記アルミニウム被膜２０５およびゲイト電極２０６に電流を通じ、その表面あるいは周囲に陽極酸化物の層２０７、２０８を形成した。本実施例では陽極酸化膜の厚さは２００〜２５０ｎｍとした。また、この結果、残っている金属アルミニウムの厚さは１００〜４００ｎｍであった。
【００４７】
そして、次に図２（Ｄ）のように周辺回路領域のＴＦＴのゲイト電極２０９、２１０を形成した。最初にフッ化水素酸を主体とするエッチャント（例えば１／１０バッファーＨＦ）によって、ウェットエッチング法によって、陽極酸化物層をエッチングし、ついで、残存した陽極酸化物をマスクとして混酸によってアルミニウムをエッチングした。このようにしてゲイト電極を形成したが、図に示すようにこれらのゲイト電極の上には陽極酸化物が残されている。一方、アクティブマトリクス領域のＴＦＴのゲイト電極２１１はそのままである。
【００４８】
その後、イオンドーピング法によって、各ＴＦＴの島状シリコン膜中に、ゲイト電極部（すなわちゲイト電極とその周囲の陽極酸化膜）をマスクとして自己整合的に不純物を注入した。この際には、最初に全面にフォスフィン（ＰＨ3 ）をドーピングガスとして燐を注入し、その後、図の周辺回路領域の左側だけをフォトレジストで覆って、ジボラン（Ｂ2 Ｈ6 ）をドーピングガスとして、周辺回路領域の右側およびマトリクス領域だけに硼素を注入した。ドーズ量は、燐は２〜８×１０１５ｃｍ−２、硼素は４〜１０×１０１５ｃｍ−２とし、硼素のドーズ量が燐を上回るように設定した。
【００４９】
その後、ＫｒＦエキシマーレーザー（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を照射して、上記不純物領域の導入によって、結晶性の劣化した部分の結晶性を改善させた。レーザーのエネルギー密度は２００〜４００ｍＪ／ｃｍ２、好ましくは２５０〜３００ｍＪ／ｃｍ２とした。またこの工程を強光（赤外光）の照射によるアニールで行ってもよい。
【００５０】
この結果、図２（Ｄ）に示すように、Ｎ型の領域２１２、およびＰ型の領域２１３、２１４が形成された。これらの領域のシート抵抗は２００〜８００Ω／□であった。その後、全面に層間絶縁物２１５として、スパッタ法によって酸化珪素膜を厚さ３００ｎｍ形成した。これは、プラズマＣＶＤ法による窒化珪素膜であってもよい。
【００５１】
その後、アクティブマトリクス部のＴＦＴには、透明導電材料（ＩＴＯ等）で画素電極２１６を形成した。そして、各ＴＦＴのソース／ドレインにコンタクトホールを形成し、クロム配線２１７〜２２１を形成した。この場合には、周辺回路領域のＮＴＦＴとＰＴＦＴでインバータ回路が形成されていることが示されている。さらに、最後に、水素中において３５０℃で２時間アニールして、シリコン膜のダングリングボンドを減らした。以上の工程によって周辺回路とアクティブマトリクス回路を一体化して形成できた。
【００５２】
【発明の効果】
本発明によって、ガラス基板に熱的なダメージを与えることなくシリコン膜に対するアニールを行うことができた。また、数秒〜数分間の短い時間の照射で効果を上げることができた。
さらに本発明によって、ＯＦＦ抵抗の大きなＴＦＴをアクティブマトリクス領域に形成し、また、構成の複雑な周辺回路領域も歩留り良く形成し、しかも両者を同一プロセスでモノリシックに形成することが出来た。したがって、例えばＡＭ−ＬＣＤに関しては、従来のようにＴＡＢ接続をおこなう場合に比べてコストを３０％以上削減することが出来た。従来のＴＦＴでは、移動度が高いＴＦＴでは、十分なＯＦＦ抵抗が得られないという問題があった。そのため、例えば高温プロセスによってマトリクスと周辺回路に同じ構造のＴＦＴを用いた場合には、いずれかの機能を犠牲にしなければならなかった。
【００５３】
これに対して、特願平４−３４１９４もしくは同４−３０２２０に記述される方法では、移動度が高くて、ＯＦＦ抵抗も大きいという理想的なＴＦＴが得られたので、例えば本発明人等の出願であるデジタル階調（例えば、特願平３−１６９３０６、同３−２０９８６９）のような高速動作と高いＯＮ／ＯＦＦ比が要求されるものであっても、何ら表示には差し支えないものであった。
【００５４】
しかしながら、特願平４−３４１９４もしくは同４−３０２２０で記述されるＴＦＴを回路の複雑な周辺駆動回路にまで適用しようとすると、作製上に大きな困難があった。本発明はこの矛盾に対して明解な回答を与えたものである。特に前記のデジタル階調表示は通常の表示方法に比して複雑な信号処理が要求されるので回路構成は極めて複雑である。そのため、従来は陽極酸化工程の困難という理由だけで、周辺駆動回路をＴＡＢ接続でＩＣに接続しなければならなかった。
【００５５】
本発明では、いかなる複雑な周辺回路もほとんどその能力を落とさずに形成できることとなった。もちろん、本発明はデジタル階調表示という方法だけに限らず、通常のアナログ階調表示方式を採用するＬＣＤにも有効であることは言うまでもない。特に、行数が１０００以上の高精彩ＬＣＤではその効果がいかんなく発揮される。また、実施例ではＡＭ−ＬＣＤについて記述されたが、広い意味でアクティブマトリクスと周辺駆動回路を有するデバイス（例えば、ＤＲＡＭやＳＲＡＭ等）全てに対しても本発明によって同様な効果が得られることは明らかであろう。このように本発明は工業上、極めて有益である。
【図面の簡単な説明】
【図１】本発明によるＴＦＴの作製方法を示す。
【図２】本発明によるＴＦＴの作製方法を示す。
【符号の説明】
１０１          絶縁基板
１０２          下地酸化膜
１０３          半導体領域（周辺駆動回路用）
１０４          半導体領域（アクティブマトリクス用）
１０５          ゲイト絶縁膜
１０６          金属被膜
１０７          金属被膜の陽極酸化物
１０８          ゲイト電極（周辺回路のＮＴＦＴ用）
１０９          ゲイト電極（周辺回路のＰＴＦＴ用）
１１０          ゲイト電極（アクティブマトリクス回路のＰＴＦＴ用）
１１１          陽極酸化膜
１１２          Ｎ型不純物領域
１１３、１１４  Ｐ型不純物領域
１１５          層間絶縁物
１１６          画素電極（ＩＴＯ）
１１７〜１２１  金属配線
【図１】
0004076842.tif 000002
【図２】
0004076842.tif 000003