(57)【特許請求の範囲】
【請求項１】
インバータ式ＤＣ電源において、
整流・平滑回路の出力を高周波電力に変換する並列に設けられた２系統の単相のインバータ回路と、
前記２系統のインバータ回路の各々に対して前記高周波電力の電圧を高電圧化する高周波トランスと、
Ｖ型結線された、２つの前記高周波トランスの二次巻線と、
２つの前記高周波トランスの前記二次巻線に接続され、前記２系統のインバータ回路の前記高周波電力を全波整流して合成する整流回路と、
前記２系統のインバータ回路のオン・オフ動作を制御して前記高周波電力を作成し、前記整流回路の出力で前記２系統の各々の前記高周波電力の位相が、π／３ずれるように制御する制御手段とを備え、
ＤＣスパッタリング装置内に設けられたカソードとアノードからなる電極装置に給電を行うことを特徴とするインバータ式ＤＣ電源。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はインバータ式ＤＣ電源に関し、特に、ＤＣスパッタリング装置等の電極装置に直流電力を供給するのに適し、負荷短絡等の異常放電時の出力電流量を低減するインバータ式ＤＣ電源に関する。
【０００２】
【従来の技術】
例えばＤＣスパッタリング装置に使用される従来のＤＣ電源は単相インバータ方式で構成されていた。その構成例を図６に示す。図６を参照して従来の構成を説明する。ＤＣスパッタリング装置とは、真空処理装置１０１の内部に電極装置を構成するカソード１０２とアノード１０３を配置し、カソード１０２とアノード１０３の間にグロー放電を発生させ、カソード１０２に付設したターゲットをスパッタして成膜物質を生成し、アノード１０３側に配置した基板に対して成膜を行う装置である。カソード１０２とアノード１０３の間にグロー放電を発生させるため、インバータ式ＤＣ電源１０４によってカソード・アノード間に直流電圧が印加される。
【０００３】
インバータ式ＤＣ電源１０４は、商用三相交流電源１０５からの三相交流を整流し平滑する整流・平滑回路１０６と、その後に高周波化する（高周波電力に変換する）ための単相のインバータ回路１０７とを備える。インバータ回路１０７は、高周波トランス１０８、スイッチング素子１０９，１１０とスイッチング素子ドライバ１１１、高周波トランス１０８に流す電流を正弦波化する共振回路１１２、高周波トランス１０８に流れる電流を検出する一次電流検出器１１３、インバータ制御回路１１４で構成されている。インバータ回路１０７の高周波出力は整流回路１１５で整流され、平滑コンデンサ１１６で平滑化され、直流電圧に変換され、真空処理装置１０１のカソード・アノード間に印加される。平滑コンデンサ１１６と真空処理装置１０１の間には、カソード１０２とアノード１０３の間で発生する異常放電を抑制するためのインダクタ１１７およびコモンモードチョーク１１８と、出力電圧を検出するための電圧検出器１１９、出力電流を検出するための電流検出器１２０が設けられている。
【０００４】
【発明が解決しようとする課題】
前述した従来のインバータ式ＤＣ電源１０４では、真空処理装置１０１内の負荷であるカソード１０２とアノード１０３の間で異常放電が発生した場合、電圧検出器１１９、電流検出器１２０、一次電流検出器１１３の各々で検出された各情報がインバータ制御回路１１４に伝達される。インバータ制御回路１１４はスイッチング素子１０９，１１０の動作を停止し、出力を遮断する。しかしながら、平滑用コンデンサ１１６に貯えられたエネルギは抑制することができず、このエネルギは負荷であるカソード１０２とアノード１０３の間に急峻な電流として流れる。この電流が流れることにより、カソード１０２とアノード１０３で部分的に溶解が生じ、さらにこの部分的な溶解によってダスト等が発生する。ダスト等は基板に形成された膜に混入し、そのため製品の不良率が増加する。
【０００５】
そこで上記問題を解決するため、異常放電時のエネルギを抑えるという目的で平滑コンデンサ１１６の容量を減らすという方法が考えられる。しかし平滑コンデンサ１１６の容量を減らすと、図７に示すごとく、平滑コンデンサ１１６の出力電圧特性１２１においてリップル電圧１２２が増え、出力電圧の安定度が下がり、グロー放電が安定せず、成膜に影響を与えるという問題が生じる。図７において斜線部１２３の面積が平滑コンデンサ１１６から放出される電荷の量を表している。
【０００６】
上記のように従来の単相のインバータ式ＤＣ電源は、出力電圧を安定化するために平滑用コンデンサを備えているが、そのために、負荷で異常放電が発生したときには平滑コンデンサからのエネルギの流出（電荷放出）を制限できず、上述のような不具合が発生していた。この問題は、負荷がＤＣスパッタリング装置のカソードとアノードの場合に限定されず、異常放電が起きる可能性のある負荷を備えた同様な装置のインバータ式ＤＣ電源、例えば、真空で放電を行うためのＤＣ電源、電子銃用高圧電源、バイアス印加用ＤＣ電源、イオンプレーティング用ＤＣ電源などで、一般的に起きる問題である。
【０００７】
本発明の目的は、上記問題を解決することにあり、ＤＣスパッタリング装置等に設けられたインバータ式ＤＣ電源において、負荷で異常放電が生じたときに平滑コンデンサからの蓄積エネルギの流出を最小にし、アノードとカソード等の損傷を低減し、品質の高い成膜を行うことできるインバータ式ＤＣ電源を提供することにある。
【０００８】
【課題を解決するための手段および作用】
本発明に係るインバータ式ＤＣ電源は、上記目的を達成するために、次のように構成される。
【０００９】
本発明に係るインバータ式ＤＣ電源は、整流・平滑回路の出力を高周波電力に変換する単相のインバータ回路を並列に２系統設け、さらに２系統のインバータ回路の各々に対して高周波電力の電圧を高電圧化する高周波トランスを設け、  ２つの高周波トランスの二次巻線はＶ型結線され、さらに、２つの高周波トランスの二次巻線に接続され、２系統のインバータ回路の高周波電力を全波整流して合成する整流回路と、２系統のインバータ回路のオン・オフ動作を制御して上記高周波電力を作り、整流回路の出力で２系統の各々の高周波電力の位相がπ／３ずれるように制御するインバータ制御回路を備え、ＤＣスパッタリング装置内に設けられたカソードとアノードからなる電極装置に給電を行う。
【００１１】
本発明では、従来のインバータ式ＤＣ電源が１系統の単相インバータ回路により出力を発生させていたものを、さらに１系統の単相インバータ回路を並列に設け、２系統の単相インバータ回路の２つの単相高周波トランスの二次出力を合成し、各相の位相を整合回路の出力でπ／３ずらし、これにより平滑コンデンサの容量を減少させることを可能にした。これによってリップル電圧を増加させることなく、特にスパッタリング用ＤＣ電源として望ましい電源構成を実現することが可能となる。
【００１２】
【発明の実施の形態】
以下に、本発明の好適な実施形態を添付図面に基づいて説明する。
【００１３】
図１は本発明に係るインバータ式ＤＣ電源の第１の実施形態の回路構成を示している。このインバータ式ＤＣ電源は例えばＤＣスパッタリング装置１０のＤＣ電源として使用されている。図１において１１は商用三相交流電源であり、１２は電源１１の交流出力を整流・平滑する整流・平滑回路である。整流・平滑回路１２の出力側には、整流・平滑回路１２の直流出力を高周波化するためのインバータ回路が設けられている。本実施形態によるインバータ回路は並列に設けられた２系統の単相のインバータ回路から構成される。第１系統の単相インバータ回路は、スイッチング素子２１，２２とスイッチング素子ドライバ２３と共振回路２４とからなり、さらにこれに高周波トランス２５が付設されている。第２系統の単相インバータ回路は、スイッチング素子３１，３２とスイッチング素子ドライバ３３と共振回路３４とからなり、さらにこれに高周波トランス３５が付設されている。高周波トランス２５，３５の各々の二次巻線側から出力された高周波電力は整流回路１３に入力され、ここで全波整流された後に平滑コンデンサ１４で平滑される。さらにその後、ＤＣ電源の直流出力は、コモンモードチョークコイル１５、インダクタ１６を経由してＤＣスパッタリング装置１０における真空処理装置１７内のカソード１８とアノード１９に印加される。カソード１８とアノード１９は真空処理装置１７内で対向して配置され、電極として機能し、両者によって電極装置が構成される。カソード１８とアノード１９に所要の直流電力が供給されると、両者の間に放電が発生する。さらにインバータ式ＤＣ電源では、負荷状態に起因する回路状態を検出する手段として、電圧検出器４１、電流検出器４２、一次電流検出器２６，３６が設けられる。これらの検出器の各々から出力される検出信号はインバータ制御回路４３に入力される。インバータ制御回路４３は、上記スイッチング素子ドライバ２３，３３に動作制御信号を与え、そのオン・オフ動作を制御する。
【００１４】
上記の高周波トランス２５と高周波トランス３５の各二次巻線はＶ型結線で接続されている。図２にＶ型結線の回路を示す。２５ａは高周波トランス２５の二次巻線、３５ａは高周波トランス３５の二次巻線である。Ｖ型結線によって、高周波トランス２５，３５の二次側出力にはΔ結線の三相トランスと同様の三相交流出力が得られる。
【００１５】
上記構成を有するインバータ式ＤＣ電源の動作を説明する。整流・平滑回路１２は、電源１１から出力される商用三相交流を整流し平滑して直流電圧に変換する。インバータ制御回路４３は、第１系統の単相インバータ回路におけるスイッチング素子ドライバ２３の動作を制御してスイッチング素子２１，２２を交互にオン・オフ（ＯＮ／ＯＦＦ）させ、高周波トランス２５に交流電流（高周波電流）を流す。共振回路２４は高周波トランス２５に流れる電流を正弦波にするためのものである。第２系統の単相インバータ回路における高周波トランス３５に関しても同様であり、インバータ制御回路４３はスイッチング素子ドライバ３６の動作を制御してスイッチング素子３１，３２を交互にオン・オフさせ、さらに共振回路３４によって高周波トランス３５に正弦的な交流電流（高周波電流）を流す。高周波トランス３５に流れる交流電流は、高周波トランス２５に流れる交流電流に比較して、位相が２π／３ずれた状態で流れるように設定されており、その結果、さらに前述のごとくＶ型結線で合成された後、全波整流された整流回路１３の出力では、三相の交流の各位相がπ／３ずれた状態で流れるように設定されている。
【００１６】
２つの単相の高周波トランス２５，３５の各二次巻線から出力される三相電圧は、整流回路１３で全波整流され、平滑コンデンサ１４で平滑され、直流電圧化される。この直流電圧は真空処理装置１７内のカソード１８とアノード１９の間に印加される。
【００１７】
電圧検出器４１は真空処理装置１７に印加される電圧を検出するものであり、その情報はインバータ制御回路４３に伝えられる。同様に電流検出器４２は真空処理装置１７内に流れる電流を検出し、その情報はインバータ制御回路４３に伝えられる。また一次電流検出器２６，３６は、高周波トランス２５および高周波トランス３５の一次巻線に流れる電流を検出し、インバータ制御回路４３に伝える。インバータ制御回路４３は、これらの情報に基づいて真空処理装置１７に印加する電圧と電流を制御している。
【００１８】
上記整流回路１３の出力波形を図３に示す。図３で明らかなように本実施形態のインバータ式ＤＣ電源では上記Ｖ型結線で作られた三相交流を整流回路１３で全波整流するように構成したため、平滑コンデンサ１４の容量を従来の平滑コンデンサ１１６の容量よりも小さくすることができる。すなわち高周波トランス２５，３５からの高周波電力を三相ダイオードブリッジで構成された整流回路１３で全波整流することによって、周波数は単相交流を全波整流したときの３倍の周波数になり、各相の交流の位相はπ／３ずれ、これを平滑するためのコンデンサの容量を極端に少なくすることが可能となる。また平滑コンデンサを全く使用しない場合であっても、理論計算上では振幅の１３％しかリップル電圧が発生しないため、異常放電が発生した場合に、過剰電流が平滑コンデンサから供給されず、スパッタリング用ＤＣ電源などに極め有効である。図３に示した整流回路１３の出力特性４４において、４５はリップル電圧を示し、４６は平滑コンデンサ１４からの電荷放出量を表す面積を示している。さらに理論上、同じスイッチング周波数で同一負荷の場合、同じリップル電圧とするための平滑コンデンサの容量は、単相に比べ三相では１／４８でよい。異常放電時に放出するエネルギも１／４８となる。
【００１９】
本実施形態のインバータ式ＤＣ電源では、真空処理装置１７内のカソード１８とアノード１９の間で異常放電が発生した場合、平滑コンデンサ１４から放出されるエネルギは小さくなり、カソード１８とアノード１９に与えるダメージ、および基板に堆積される膜のダメージは少なくなる。
【００２０】
また高周波トランス２５，３５には単相のものを用いているため、例えば米国特許第５，５３５，９０６号公報で開示される高周波の三相トランスを用いたスイッチング方法に比較して、構造が簡単で、部品点数も少ないため、安価に作成でき、信頼性も向上する。またスイッチング素子が少なく、スイッチング損失も減少し、変換効率が向上する。本実施形態によるインバータ式ＤＣ電源は、ＤＣスパッタリング装置に限らず、真空中で放電を行うためのＤＣ電源、電子銃用高圧電源、バイアス印加用ＤＣ電源、イオンプレーティング用ＤＣ電源など真空中でＤＣ電圧を印加するための電源に用いることにより、異常放電による被害を最小限に抑えることができる。
【００２１】
次に図４と図５を参照して本発明の第２の実施形態を説明する。図４に示された回路において第１実施形態で説明した要素と同一の要素には同一の符号を付している。第２の実施形態で、第１実施形態と同一の構成および作用についての説明は、前述の説明を参照することとし、ここでは省略する。構成および作用の上での相違点は次の通りである。
【００２２】
第２実施形態の構成でも、整流・平滑回路１２が電源１１から出力される商用三相交流を整流し平滑して直流電圧に変換し、さらにインバータ制御回路４３が、第１系統の単相インバータ回路のスイッチング素子ドライバ２３の動作を制御してスイッチング素子２１，２２を交互にオン・オフさせて高周波トランス２５に交流電流を流し、第２系統の単相インバータ回路のスイッチング素子ドライバ３６の動作を制御してスイッチング素子３１，３２を交互にオン・オフさせて高周波トランス３５に交流電流を流す。この場合において、本実施形態によれば、高周波トランス３５に流れる高周波の交流電流は高周波トランス２５に流れる高周波の交流電流に比較して、全波整流された後の状態で位相がπ／２ずれた状態で流れるように設定される。なお共振回路２４，３４の作用は前述した通りである。また、第１実施形態では高周波トランス２５，３５の各二次巻線はＶ型結線で接続され、整流回路１３の出力では位相がπ／３ずれた三相交流の高周波電力で作られた直流が出力されたのに対して、この実施形態では、高周波トランス２５，３５の各々で整流回路５１，５２を設けて各高周波電力に対し全波整流を行い、その後で位相がπ／２ずれた２つの高周波電力の合成で作られた直流を作り、平滑を行うように構成されている。合成された交流出力の波形を図５に示す。その他の構成および作用は第１実施形態の場合と同じである。
【００２３】
図５で明らかなように、第２実施形態のインバータ式ＤＣ電源では、全波整流後の直流化電力が、位相がπ／２ずれた二相交流で構成されるようにしたため、平滑コンデンサ１４の容量を従来の平滑コンデンサ１１６の容量よりも小さくすることができる。すなわち高周波トランス２５，３５からの二相交流出力のそれぞれをダイオードブリッジで構成された整流回路５１，５２で全波整流することによって、周波数は単相交流を全波整流したときの２倍の周波数になり、各相の交流の位相はπ／２ずれ、これを平滑するためのコンデンサの容量を極端に少なくすることが可能となる。理論上、同じスイッチング周波数で同一負荷の場合、同じリップル電圧とするための平滑コンデンサの容量は、単相に比較し１／３０で良く、よって異常放電時に放出するエネルギも１／３０となる。特に第２実施形態の構成は、前述の第１実施形態と同様な効果を発揮し、さらに実際に装置を作製する場合に前述のスイッチング素子のオン・オフの動作制御が容易となり、価格面で優れるという利点を有している。
【００２４】
上記の実施形態の説明では、２系統の単相インバータ回路を設け、各系統のインバータ回路のオン・オフ動作を制御し、整流回路の出力側にて各相の交流の位相がπ／３あるいはπ／２ずれた交流からなる直流を作るにようにしたが、本発明の技術的思想を逸脱しない範囲内で上記の位相のずれ量は一般的にπ／ｎ（ｎは２以上の自然数とする）とすることが可能である。
【００２５】
【発明の効果】
以上の説明で明らかなように本発明によれば、インバータ式ＤＣ電源において、２系統の単相インバータ回路を並列に設け、各インバータ回路の高周波トランスに流れる交流電流の位相について、整流回路の出力側にて各相の交流の位相のずれがπ／３となるように、オン・オフ制御を行って設定したため、平滑コンデンサの容量を従来の容量よりも小さくすることができ、負荷で異常放電が生じたときに平滑コンデンサからの蓄積エネルギの流出を最小にできる。かかるインバータ式ＤＣ電源をＤＣスパッタリング装置等に適用すると、アノードとカソードの損傷を低減し、品質の高い成膜を行うことできるという効果が生じる。
【図面の簡単な説明】
【図１】本発明に係るインバータ式ＤＣ電源の第１実施形態を示す回路図である。
【図２】高圧トランスの結線構造を示す回路図である。
【図３】高圧トランスの二次側からの出力電圧を全波整流した出力波形図である。
【図４】本発明に係るインバータ式ＤＣ電源の第２実施形態を示す回路図である。
【図５】高圧トランスの二次側からの出力電圧を全波整流した出力波形図である。
【図６】従来のインバータ式ＤＣ電源の構成を示す回路図である。
【図７】従来のインバータ式ＤＣ電源での高圧トランスの二次側からの出力電圧を全波整流した出力波形図である。
【符号の説明】
１１                  商用三相交流電源
１２                  整流・平滑回路
１３                  整流回路
１４                  平滑コンデンサ
１５                  チョークコイル
１６                  インダクタ
１７                  真空処理装置
１８                  カソード
１９                  アノード
２１，２２            スイッチング素子
２４，３４            共振回路
２５，３５            高周波トランス
３１，３２            スイッチング素子
４３                  インバータ制御回路
【図１】
0004034008.tif 000002
【図２】
0004034008.tif 000003
【図３】
0004034008.tif 000004
【図４】
0004034008.tif 000005
【図５】
0004034008.tif 000006
【図６】
0004034008.tif 000007
【図７】
0004034008.tif 000008