(57)【特許請求の範囲】
【請求項１】
それぞれが所定数の入出力パッドと所定数の入出力バッファユニットとを有する複数の入出力モジュールを内部回路領域に配置し、前記入出力バッファユニットに共通のテスト信号を供給するテスト配線を備える半導体装置において、
前記テスト配線は、
前記入出力モジュール外に配置され、前記入出力パッドと同層に形成されるモジュール外配線と、
前記入出力モジュール内に配置され、前記モジュール外配線と同層に形成され且つこれから延長して延びる第１のモジュール内配線と、
前記第１のモジュール内配線と第１のスルーホールを介して接続され、前記複数の入出力バッファユニットに共通にテスト信号を供給する第２のモジュール内配線とを備え、
前記モジュール外配線及び前記第１のモジュール内配線と内部コアの通常信号配線とが異なる配線層で形成されていることを特徴とする半導体装置。
【請求項２】
前記モジュール外配線は、隣接する２つのパッド間にそれぞれ配置される複数の直線状配線を含む、請求項１に記載の半導体装置。
【請求項３】
前記モジュール外配線は、それぞれが隣接する２つの電源配線の間に配置され、該電源配線と平行に延びる複数の直線状配線を含む、請求項１に記載の半導体装置。
【請求項４】
前記テスト配線は、一対のテスト配線を含む、請求項１から３の何れかに記載の半導体装置。
【請求項５】
前記一対のテスト配線のそれぞれが、くし形状を有し、該くし形状の歯に相当する一対のテスト配線の部分が相互に平行に延びる、請求項４に記載の半導体装置。
【請求項６】
前記第２のモジュール内配線は、前記第１のモジュール内配線と前記第１のスルーホールを介して接続される第１の配線部分と、該第１の配線部分と第２のスルーホールを介して接続され、前記第１の配線部分と直交して延びる第２の配線部分とを備える、請求項１から５の何れかに記載の半導体装置。
【請求項７】
前記第２の配線部分は、各入出力バッファユニット内の配線を直線的に接続して形成される、請求項６に記載の半導体装置。
【請求項８】
前記入出力モジュールはそれぞれ、所定の電位に維持されるガードバンドによって区画される、請求項１から７の何れかに記載の半導体装置。
【請求項９】
前記半導体装置は、フリップチップ型半導体装置である、請求項１から８に記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置に関し、更に詳しくは、ＢＧＡ（Ball Grid Array）等のパッケージに搭載される半導体装置に関する。
【０００２】
【従来の技術】
ＢＧＡパッケージ等に搭載されるフリップチップ型の半導体装置（ＩＣチップ）は、半導体装置の外周に沿って設けられた周辺部入出力パッドと、フリップチップのバンプとして構成される内部入出力パッドとを有する。通常、Ｉ／Ｏバッファは、周辺部に設けられ、周辺部に設けられた入出力パッドを介して外部信号を入出力する。一般に、外部信号の電圧は、半導体装置の内部回路の電圧よりも高く、ノイズ等の影響が大きいため、Ｉ／Ｏバッファは内部回路に隣接しないことが好ましい。
【０００３】
図６は、フリップチップ型半導体装置を、入出力パッド側から見た平面図として示している。半導体装置１０は、内部回路領域１１と、内部回路領域１１を囲む周辺領域１２とから構成される。内部回路領域１１は、行列状に配列された、フリップチップ型半導体装置のバンプとして構成される内部入出力パッド１３を備える。内部入出力パッド１３は、最上層で配線される電源配線２０によって列方向（ｙ方向）に互いに接続され、内部回路を構成する内部コア（コアデバイス）に電源を供給する。電源配線２０は、例えば、高電位配線（ＶＤＤ）、及び、低電位配線（ＶＳＳ）が交互に配置される。
【０００４】
周辺領域１２には、Ｉ／Ｏバッファ３０やＩ／Ｏバッファ３０を試験するためのテストブロック３１、３２などが配置される。周辺部入出力パッド１４はＩ／Ｏバッファ等に接続され、半導体装置１０に外部からの信号を入出力する。テストブロック３１、３２は、周辺領域１１を周回する周辺テスト配線２１、２２にそれぞれ接続され、周辺部入出力パッド１４から入力されるテスト信号により、Ｉ／Ｏバッファ３０の動作試験を行う。なお、図６では、Ｉ／Ｏバッファ３０を一部省略して図示しており、Ｉ／Ｏバッファ３０は、周辺領域１２に、半導体装置１０の内部回路領域１１を取り囲むように多数が配置される。
【０００５】
図７は、図６の周辺領域１２に配置されるＩ／Ｏバッファ等の一部詳細を示している。周辺領域１２には、Ｉ／Ｏバッファ３０、及び、テストブロック３１、３２が配置される。Ｉ／Ｏバッファ３０及びテストブロック３１、３２は、長方形状のユニットとして構成され、長方形の長辺で互いに隣接して配置される。Ｉ／Ｏバッファ３０とテストブロック３１、３２とは、同じサイズで設計され、周辺領域１２に配置される何れかの位置のＩ／Ｏバッファ３０を、テストブロック３１、３２で置き換えることができる。
【０００６】
Ｉ／Ｏバッファ３０及びテストブロック３１、３２は、互いに隣接して配置することで、周辺テスト配線２１、２２が接続されるように、その回路が構成されている。このため、周辺領域１２にＩ／Ｏバッファ３０、又は、テストブロック３１、３２を半導体装置１０の４つの角を除いて隙間なく配置すると、図６に示すような周回する周辺テスト配線２１、２２が得られる。Ｉ／Ｏバッファ３０は、周辺テスト配線２１、２２に供給されるテスト信号に応じて、図示しないテスト回路が機能する。
【０００７】
【発明が解決しようとする課題】
ところで、Ｉ／Ｏバッファ３０は周辺領域１２に配置されるため、半導体装置１０の大きさ（外周）に依存して配置できる数が制限される。このため、内部コアの回路規模に比べて、外部信号の数が相対的に多い場合には、半導体装置１０の大きさを内部コアの回路規模に合わせるとＩ／Ｏバッファ３０が不足し、Ｉ／Ｏバッファ３０を配置する数に半導体装置１０の大きさを合わせると、半導体装置１０が無駄に大きくなるという問題があった。
【０００８】
上記問題を解消する技術として、特開２００１−２２３３３５号公報には、図６の内部回路領域１１にＩ／Ｏバッファ３０をまとめたＩ／Ｏモジュールを配置して内部入出力パッドの一部をＩ／Ｏバッファ３０に接続する技術が記載されている。Ｉ／Ｏモジュールは、ガードバンドで囲まれ、内部コアの領域と分離されている。該公報に記載の技術では、内部コアが扱うよりも高い電圧を有する外部信号を入力した場合にも、内部コアに与えるノイズ等の影響を抑制している。このため、Ｉ／Ｏバッファ数を確保するために半導体装置１０を大きくする必要がなくなる。
【０００９】
しかし、内部回路領域１１に配置されたＩ／Ｏバッファ３０は、そのままでは周回する周辺テスト配線２１、２２に接続されないため、専用のテスト信号配線を配線する必要がある。このテスト信号配線を配線する方法としては、内部コアと同様に自動配線によって配線する方法が考えられる。Ｉ／Ｏモジュールは、内部コアと共に内部回路領域に配置されるため、Ｉ／Ｏモジュールに入力するテスト信号配線は、内部コアの信号配線と同じ配線層を使用して配置することができる。
【００１０】
図８は、内部回路領域１１に配置された８つのＩ／Ｏモジュールに入力するテスト信号配線を自動配線により接続した例を示している。この半導体装置１０は、内部回路領域１１にＩ／Ｏモジュール５１〜５８を備える点で、図６に示す半導体装置と相違する。なお、同図では、図６に示す内部入出力パッド１３及び電源配線２０を省略して図示しており、電源配線２０は、Ｉ／Ｏモジュールが配置されない内部入出力パッド間を列方向（ｙ方向）に相互に接続している。
【００１１】
テストブロック３１から入力されたテスト信号は、周辺領域１２を周辺テスト配線２１により周回して、セル４１の位置で内部回路領域１１に入力する。また、テストブロック３２から入力されたテスト信号は、周辺領域１２を周辺テスト配線２２により周回して、セル４２の位置で内部回路領域１１に入力する。内部テスト配線２３、２４は、自動配線の配線ルールに従い、内部コアの配線と共に配線ルートが調整される。なお、同図における内部回路領域１１の配線は、内部テスト配線２３、２４のみを示し、その他の配線は省略している。
【００１２】
図９は、図８の半導体装置１０のＣ−Ｃ’断面を示している。半導体装置１０は、最上位の配線層には電源配線２０（ＶＤＤ、ＶＳＳ）が配置され、その下側に内部コア６１が形成される。その中間の層が、自動配線処理で配線される配線層である。内部コア６１の通常信号配線と内部テスト配線２３、２４とが同じ層に配置されるため、内部コア６１の通常信号配線に隣接して、内部テスト配線２３、２４が配線されている。また、限られた配線トラックを、内部コア６１の通常信号配線と内部テスト配線２３、２４とが共に使用するため、配線の制約が大きくなる。このため、内部テスト配線２３、２４は、最短距離で効率よく配線することができず、図８に示すような複雑な配線となり、同時に、内部コア６１の通常信号配線は、その配線の自由度が低下する。
【００１３】
また、内部テスト配線２３、２４を自動配線処理によって配線するためには、セル４１、４１からＩ／Ｏモジュール５１〜５８までの接続関係をネットリストして作成する必要があり、自動配線処理が増大して処理が複雑になるという問題がある。また、内部コア６１の通常信号配線（通常１．５Ｖ）と内部テスト配線２３、２４（通常３．３Ｖ）とが、隣接して配置されると、この部分で配線間にクロストークが発生し、クロストークがＩ／Ｏバッファ３０のテスト結果に影響を与える。一般に、電圧値が異なる配線間のクロストークはその検証が難しく、テスト結果の検証が困難になる。
【００１４】
本発明は、上記問題を解消し、半導体装置の内部回路領域に設けたＩ／Ｏバッファに、簡易な配線によってテスト信号を入力できる半導体装置を提供することを目的とする。
【００１５】
【課題を解決するための手段】
上記目的を達成するために、本発明の半導体装置は、それぞれが所定数の入出力パッドと所定数の入出力バッファユニットとを有する複数の入出力モジュールを内部回路領域に配置し、前記入出力バッファユニットに共通のテスト信号を供給するテスト配線を備える半導体装置において、前記テスト配線は、前記入出力モジュール外に配置され、前記入出力パッドと同層に形成されるモジュール外配線と、前記入出力モジュール内に配置され、前記モジュール外配線と同層に形成され且つこれから延長して延びる第１のモジュール内配線と、前記第１のモジュール内配線と第１のスルーホールを介して接続され、前記複数の入出力バッファユニットに共通にテスト信号を供給する第２のモジュール内配線とを備えることを特徴とする。
【００１６】
本発明の半導体装置では、半導体装置の内部回路を構成する内部コア（コアデバイス）の通常信号配線と、外部信号を入出力する入出力（Ｉ／Ｏ）バッファに供給するテスト信号の配線とを、異なる配線層に配線するため、内部コアの通常信号配線の配線設計の自由度が低下しない。また、テスト信号の配線が、入出力パッドと同じ層に配置されるため、テスト信号の配線のために専用の配線層を設ける必要がない。また、内部コアの通常配線と、テスト信号の配線との離隔距離が長くでき、クロストークの発生を抑制することができる。
【００１７】
本発明の半導体装置では、前記モジュール外配線は、隣接する２つのパッド間にそれぞれ配置される複数の直線状配線を含むことが好ましく、又は、それぞれが隣接する２つの電源配線の間に配置され、該電源配線と平行に延びる複数の直線状配線を含むことも好ましい。
直線状のテスト信号の配線を、隣接する２つの入出力パッドの間、又は、隣接する２つの電源配線の間に複数配置することで、内部領域に設けられたＩ／Ｏモジュールに、内部コアの通常信号配線と干渉することなくテスト信号配線を配置できる。
【００１８】
また、本発明の半導体装置では、前記テスト配線は、一対のテスト配線を含むことが好ましい。
Ｉ／Ｏバッファに入力するテスト信号が２つあるときには、それらをペアにして配置することで、配線設計を容易にすることができる。
【００１９】
本発明の半導体装置では、前記一対のテスト配線のそれぞれが、くし形状を有し、該くし形状の歯に相当する一対のテスト配線の部分が相互に平行に延びることが好ましい。
２つのテスト配線が交差しないようするために、テスト配線は、半導体装置の縁部の一方から他方に向かって配置され、複数のくし歯を有するくし形状の配線と、縁部の他方から一方に向かって配置され、複数のくし歯を有するくし形状の配線とで構成し、一対のテスト配線のくし歯に相当する部分の配線をペアにして配置することができる。なお、くし形状の配線とは、一の方向に延びる配線と、その配線から、該一の方向に直交する方向に分岐する複数の配線とを有する配線を意味し、くし歯に相当する配線とは、分岐した配線を意味する。
【００２０】
本発明の半導体装置では、前記第２のモジュール内配線は、前記第１のモジュール内配線と前記第１のスルーホールを介して接続される第１の配線部分と、該第１の配線部分と第２のスルーホールを介して接続され、前記第１の配線部分と直交して延びる第２の配線部分とを備えることが好ましい。この場合、２つの第２の配線部分が、第１のモジュール内配線を挟んで対向する位置に配置される構成が採用できる。
【００２１】
本発明の半導体装置では、前記第２の配線部分は、各入出力バッファユニット内の配線を直線的に接続して形成されることが好ましい。
Ｉ／Ｏバッファユニットを、互いに隣接するように配置することでユニット内に配置されたテスト信号配線が相互に接続されるように構成することで、複雑なネットリスト等の作成を要することなく、第２の配線部分が簡易に接続される。
【００２２】
本発明の半導体装置では、前記入出力モジュールはそれぞれ、所定の電位に維持されるガードバンドによって区画されることが好ましい。この場合、Ｉ／Ｏモジュール外に与えるノイズの影響を低減できる。
【００２３】
本発明の半導体装置では、前記半導体装置は、フリップチップ型半導体装置であることが好ましい。この場合、２列のバンプ間をテスト配線が通過する構成が採用できる。
【００２４】
【発明の実施の形態】
以下、図面を参照し、本発明の実施形態例に基づいて、本発明を更に詳細に説明する。図１は、本発明の一実施形態例の半導体装置を最上層側から見た平面図として示している。また、図２は、図１のＩ／Ｏモジュール５１の詳細を示している。半導体装置１０は、一対の内部テスト配線２３、２４が最上層に配置されており、かつ、各テスト信号配線がくし状に配置される点で、図８に示す半導体装置１０と相違する。なお、同図では、図６に示す内部入出力パッド１３及び電源配線２０を省略して図示しており、電源配線２０は、Ｉ／Ｏモジュールが配置されない内部入出力パッド間を列方向（ｙ方向）に相互に接続している。
【００２５】
図１に示す半導体装置１０は、内部回路領域１１に、図２に示すＩ／Ｏモジュール５１、及びこれと同様な構成を有するＩ／Ｏモジュール５２〜５８を備える。周辺回路領域１２は、Ｉ／Ｏバッファ３０及びテストブロック３１、３２が配置される。一方の内部テスト配線２３は、テストブロック３１、半導体装置１０を周回する周辺テスト配線２１、及び、セル４１を介してテスト信号を入力する周辺部入出力パッド１４に接続する。また、他方の内部テスト配線２４は、テストブロック３２、半導体装置１０を周回する周辺テスト配線２２、及び、セル４２を介してテスト信号を入力する周辺部入出力パッド１４に接続する。
【００２６】
図３は、図１のＢ−Ｂ’断面を示している。内部回路領域１１では、内部コア６１に電源ＶＤＤ及びＶＳＳがスルーホールを介して接続される。半導体装置１０を周回する周辺テスト配線２１は、セル４１でスルーホールを介して上位の配線層に持ち上げられ、内部回路領域１１の最上位の配線層を用いて配線される内部テスト配線２３に接続する。セル４２は、セル４１と同様の構成であり、周辺領域１２を周回する周辺テスト配線２２を内部テスト配線２４に接続する。
【００２７】
一方の内部テスト配線２３は、図１に示すように、セル４１で内部回路領域１１に向かってｙ方向に延び、次いでｘ方向に延びて、隣接する２つの内部入出力パッド１３の間の位置でｙ方向に分岐する。他方の内部テスト配線２４は、同様に、セル４２で内部回路領域１１にｙ方向に延び、次いでｘ方向に延びて、隣接する２つの内部入出力パッド１３の間の位置でｙ方向に分岐する。図４は、図１のＣ−Ｃ’断面を示している。内部テスト配線２３、２４は、１組となって、隣接する２つの内部入出力パッド１３の間、つまり最上層に配線された２本の電源配線２０の間（ＶＤＤ電源配線とＶＳＳ電源配線の間）を通過する。
【００２８】
図２に示すように、Ｉ／Ｏモジュール５１は、１６個の内部入出力パッド１３、１６個のＩ／Ｏバッファ３０、及び、２つのセル４３を有するＩ／Ｏバッファ群６０を備える。Ｉ／Ｏバッファ群６０は、周辺領域１２で使用されるＩ／Ｏバッファと同様な構成を持つＩ／Ｏバッファ３０を備え、ガードバンド６２でその周囲が囲まれる。セル４３は、各Ｉ／Ｏバッファ３０と同じサイズで設計され、配線２７、２８及びスルーホール２９によって、内部テスト配線２３、２４と、バッファ内テスト配線２５、２６とを接続する。
【００２９】
各内部入出力パッド１３はそれぞれ下層に配置されたＩ／Ｏバッファ３０に接続して、各Ｉ／Ｏバッファ３０に外部信号を供給する。セル４３は、Ｉ／Ｏバッファ３０と同様な位置に、バッファ内テスト配線２５、２６を有する。Ｉ／Ｏバッファ群６０のバッファ内テスト信号配線２５、２６は、図７に示す周辺テスト配線２１、２２のように、Ｉ／Ｏバッファ３０及びセル４３を隣接して配置することで互いに接続される。
【００３０】
内部テスト配線２３、２４は、Ｉ／Ｏモジュール５１を、内部入出力パッド１３のｙ方向の一端から他端へ通過し、Ｉ／Ｏモジュール５１外部の内部テスト配線２３、２４と接続する。内部テスト信号配線２３、２４は、Ｉ／Ｏモジュール５１の一端及び他端では、内部入出力パッド１３間に１組ずつ配線され、Ｉ／Ｏモジュール５１の内部では、中央の入出力パッド１３間に、３組を１まとめにして配線される。また、内部テスト配線２３、２４は、セル４３が配置される位置で、スルーホール及び下位の配線層の配線２７、２８を介して、バッファ内テスト配線２５、２６に接続する。
【００３１】
図５は、図２のＡ−Ａ’断面を示している。ガードバンド６２は、配線層に垂直なビア配線によって構成され、ＶＤＤ及びＶＳＳの電源配線に接続されて、Ｉ／Ｏバッファ群６０の外部の回路及び配線に与えるノイズを低減する。各内部テスト信号配線２３は、セル４３で、スルーホールを介してすぐ下の配線２７にそれぞれ接続する。配線２７は、更にスルーホール２９を介して、更に下層に配置されたＩ／Ｏバッファ３０のバッファ内テスト配線２５に接続する。各内部テスト信号配線２４は、同様にスルーホールを介してすぐ下の図２に示す配線２８にそれぞれ接続し、更に下層に配置されたバッファ内テスト配線２６に接続する。
【００３２】
本実施形態例では、内部回路領域１１に配置された各Ｉ／Ｏモジュール５１〜５８に、最上層の配線を用いてテスト信号を供給するため、テスト配線の配線設計が容易である。従来は、図８に示すような配線が必要となり、自動配線処理において、テスト信号配線のために複雑なネットリストを作成する必要があった。しかし、本実施形態例では、内部テスト信号配線２３、２４は、隣接する２つの内部入出力パッド１３の間を１組にしてｙ方向に平行に配線すればよいため、複雑なネットリストを作成する必要がない。
【００３３】
各Ｉ／Ｏモジュール５１〜５８は、例えば、図１に示すように、Ｉ／Ｏモジュール５１、５４、５６のようにｙ方向に１列に配置することもできるし、Ｉ／Ｏモジュール５２、５７のように、ｘ方向に内部入出力パッド１３を１つ分だけずらして配置することもできる。つまり、各Ｉ／Ｏモジュール５１〜５８は、内部回路領域１１内の任意の位置に配置でき、一度位置を決めた後に、その位置を変更する場合でも、内部配線層の接続情報を変更する必要がないためにネットリストを変更する必要がなく、自動配線処理が複雑にならない。
【００３４】
内部テスト配線２３、２４と、内部コアの通常信号配線とは、異なる配線層に配線されるため、内部コアの通常信号配線が、テスト信号配線によって制約を受けることがない。このため、内部コアの配線の自由度が増す。また、内部コアの通常信号配線と、内部テスト配線２３、２４とは、十分な離隔距離を保つため、クロストークの影響が少ないため、Ｉ／Ｏバッファ３０のテストに際して、クロストークの影響を検証する必要がない。
【００３５】
なお、セル４１、４２、４３は、それぞれ、Ｉ／Ｏバッファ３０と同じサイズで設計するため、図１又は図２で示した位置に限定されず、Ｉ／Ｏバッファ３０が配置可能な所望の位置に配置することができる。また、テストブロック３１、３２は、周辺領域１２に配置する例を示したが、これに代えて又は加えて、Ｉ／Ｏモジュール内に配置することもできる。セル４１、４２、４３、及び、テストブロック３１、３２は、それぞれＩ／Ｏバッファ３０と異なるサイズで設計することもできる。
【００３６】
内部テスト配線２３、２４は、ｘ方向の全ての隣接する２つの内部入出力パッド１３の間に１組になって配置する必要はなく、内部テスト配線２３、２４を、１組にして内部入出力パッド１３間の１つおきに配置することもできるし、別々にして、内部入出力パッド１３間を１つおきに交互に配置することもできる。また、内部回路領域１１の一部を、内部テスト配線２３、２４を配置しない領域にすることもできる。内部テスト配線２３、２４は、半導体装置の縁部の一方からくし状に延びる配線と、縁部の他方からくし状に延びる配線とで構成したが、同じテスト信号が入力されるテスト信号配線を、半導体装置の双方の縁部から中心付近に向けてくし状に配置し、他方のテスト信号が入力されるテスト信号配線を、半導体装置の中央付近でｘ方向に延びるように配置し、この配線から双方の縁部に向けて延びるように配置することもできる。
【００３７】
以上、本発明をその好適な実施形態例に基づいて説明したが、本発明の半導体装置は、上記実施形態例にのみ限定されるものでなく、上記実施形態例の構成から種々の修正及び変更を施した半導体装置も、本発明の範囲に含まれる。
【００３８】
【発明の効果】
以上説明したように、本発明の半導体装置は、内部領域に配置したＩ／Ｏバッファに、入出力パッドと同層の配線を用いてテスト信号を入力するため、テスト信号配線を簡易にすることができる。テスト信号配線は、内部コアの通常信号配線が存在する配線層とは異なる配線層に配置するため、内部回路の通常信号配線の配線設計の自由度が低下しない。また、テスト信号配線と内部回路の通常信号配線との間の離隔距離を容易に長くすることができ、クロストークがテスト結果に及ぼす影響を減少することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態例の半導体装置を入出力パッド側から見た平面図。
【図２】図１のＩ／Ｏモジュールの構成を示す平面図。
【図３】図１のＢ−Ｂ’断面を示す断面図。
【図４】図１のＣ−Ｃ’断面を示す断面図。
【図５】図２のＡ−Ａ’断面を示す断面図。
【図６】従来の半導体装置を入出力パッド側から見た平面図。
【図７】図６の周辺領域１２に配置さるＩ／Ｏバッファ及びテストブロックを示す平面図。
【図８】図６の内部回路領域にＩ／Ｏバッファを配置した平面図。
【図９】図８のＣ−Ｃ’断面を示す断面図。
【符号の説明】
１０：半導体装置
１１：内部回路領域
１２：周辺回路領域
１３：内部入出力パッド
１４：周辺部入出力パッド
２０：電源配線
２１、２２：テスト配線
２３、２４：内部テスト配線
２５、２６：バッファ内テスト配線
３０：Ｉ／Ｏバッファ
３１、３２：テストブロック
５１〜５８：Ｉ／Ｏモジュール
６０：Ｉ／Ｏバッファ群
６１：内部コア
６２：ガードバンド
【図１】
0004034120.tif 000002
【図２】
0004034120.tif 000003
【図３】
0004034120.tif 000004
【図４】
0004034120.tif 000005
【図５】
0004034120.tif 000006
【図６】
0004034120.tif 000007
【図７】
0004034120.tif 000008
【図８】
0004034120.tif 000009
【図９】
0004034120.tif 000010