(57)【特許請求の範囲】
【請求項１】
入力信号から受信チャネルに対応する信号を取り出して増幅し、中間周波信号を出力するチューナ部と、
前記チューナ部の出力に接続され、前記中間周波信号のうち、伝送すべき周波数にて帯域制限する弾性表面波フィルタと、
前記弾性表面波フィルタの出力に接続され、少なくとも１つ以上のデュアルゲート型ＭＯＳＦＥＴを含み、前記中間周波信号の利得が一定となるよう、外部からの制御電圧に基づき制御する利得制御部と、
前記利得制御部の出力に接続され、差動増幅回路により、平衡出力で前記中間周波信号を増幅する中間周波増幅部と、
前記中間周波増幅部の出力に接続され、前記中間周波増幅部の出力のうち伝送帯域外の信号を制限する平衡型低域通過フィルタとを備えた、ケーブルモデム用チューナ。
【請求項２】
前記弾性表面波フィルタと、前記利得制御部との間に平衡不平衡変換回路をさらに備えた、請求項１に記載のケーブルモデム用チューナ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明はケーブルモデム用チューナに関し、特に、ＱＡＭ（Quadrature Amplitude Modulation）復調回路に対して中間周波信号を出力するのに適したケーブルモデム用チューナに関する。
【０００２】
【従来の技術】
ケーブルテレビ（以下、ＣＡＴＶと称する）では、家庭への引込み線を同軸ケーブルのままにしておき、幹線ネットワークを光ファイバ化したＨＦＣ（Hybrid Fiber/Coax）の導入が進められている。これは、家庭に数Ｍビット（／秒）の広帯域データ通信サービスを提供するためであり、６４ＱＡＭでも帯域幅６ＭＨｚで転送速度３０Ｍビット／秒の高速データラインを作ることができる。これにケーブルモデムが使用され、ＣＡＴＶの空きチャネルを利用して、４Ｍビット／秒〜２７Ｍビット／秒の高速データ通信を実現することができる。ケーブルモデム用チューナは、このようなＣＡＴＶシステムにおけるケーブルモデムに使用され、受信したＣＡＴＶ信号を周波数変換した後、中間周波信号として取出す役割を果たしている。
【０００３】
図８は従来のケーブルモデム用チューナ１の構成を示すブロック図である。図１において、ＣＡＴＶ信号については、局側に向けて送信される上り信号が５ＭＨｚ〜４２ＭＨｚで運用され、局側からケーブルモデム用チューナに向けて送信される下り信号が５４ＭＨｚ〜８６０ＭＨｚにて運用され、チューナの入力端子２を介してケーブルの回線に接続される。ケーブルモデムより送信される上り信号は、ＣＡＴＶ局（システムオペレータ）のデータレシーバにて受信され、センターのコンピュータに入る。
【０００４】
ケーブルモデム用チューナ１は、ＣＡＴＶ信号を入力するＣＡＴＶ信号入力端子２と、ＱＰＳＫ送信機からのデータ信号を入力するデータ端子３と、データ端子３とＣＡＴＶ信号入力端子２との間に設けられるアップストリーム回路４とを含む。
【０００５】
ケーブルモデム内部における上り信号はデータ端子３にたとえばＱＰＳＫ（Quadrature Phase Shift Keying）送信機からの直交位相変位変調（ＱＰＳＫ）されたデータ信号が導入される。このデータ信号はアップストリーム回路４を介してＣＡＴＶ局に送信される。
【０００６】
一方、入力端子２より入力される下り信号は、４７０〜８６０ＭＨｚを受信するＵＨＦバンド、１７０ＭＨｚ〜４７０ＭＨｚを受信するＶＨＦハイバンドおよび５４〜１７０ＭＨｚを受信するＶＨＦローバンドに分割され、各バンドごとに設けられた受信回路によって受信される。ただし、上述した各バンドの範囲は特に規定されるものではない。
【０００７】
ケーブルモデム用チューナ１は、さらに５〜４６ＭＨｚの減衰域および５４ＭＨｚ以上の通過域を有するハイパスフィルタ（ＨＰＦ）５と、ハイパスフィルタ５を通過した後の信号を各バンドに対応する回路群に振り分けるための入力切換回路６および７とを含む。下り信号はハイパスフィルタ５を通過した後、入力切換回路６および７によってバンドの切換が行なわれ、各バンドのいずれかに対応した回路群に供給される。
【０００８】
ケーブルモデム用チューナ１は、さらに各バンドに対応して設けられる高周波増幅入力同調回路８，９および１０と、ＵＨＦバンドおよびＶＨＦバンドに対応して設けられる高周波増幅回路１１および１２と、各バンドに対応して設けられる高周波増幅出力同調回路１５，１６および１７と、ＵＨＦバンドに対応して設けられるミキサ回路１８および局部発振回路１９と、ＶＨＦバンドに対応して設けられるミキサ回路２０および局部発振回路２１と、ミキサ回路１８および２０の出力を中間周波帯域において増幅するための中間周波増幅回路２２とを含む。
【０００９】
各バンドに対応して設けられた高周波増幅入力同調回路，高周波増幅回路，高周波増幅出力同調回路，ミキサ回路および局部発振回路は、受信チャネルに応じて受信したバンドに対応する回路群が動作状態となり、他のバンドに対応する回路群は非動作状態とされる。たとえば、ＵＨＦバンドのチャネル受信時は、ＵＨＦバンド系統の高周波増幅入力同調回路８，高周波増幅回路１１，高周波増幅出力同調回路１５，ミキサ回路１８および局部発振回路１９が動作状態となり、ＶＨＦハイバンドおよびＶＨＦローバンド系統の高周波増幅入力同調回路９，１０と、高周波増幅回路１２と、高周波増幅出力同調回路１６および１７と、ミキサ回路２０および局部発振回路２１が非動作状態となり、動作を停止する。
【００１０】
入力端子２に入力されたＣＡＴＶ信号は、ハイパスフィルタ５を通過した後、入力切換回路６，７に入りバンドの切換が行なわれる。そして、その出力が高周波増幅入力同調回路８，９，１０に導かれてチャネルの選局が行なわれる。チャネル選局が行なわれた信号は、ＡＧＣ端子２４に入力され、抵抗１３，１４を介して与えられるＡＧＣ電圧に基づいて高周波増幅回路１１，１２によって所定レベルに増幅された後、高周波出力同調回路１５，１６，１７に供給され、ここで受信信号が導出される。
【００１１】
その後、選択された受信信号は、ミキサ回路１８，２０および局部発振回路１９，２１で中間周波数（ＩＦ）に周波数変換され、中間周波増幅回路２２で増幅される。中間周波増幅回路２２によって増幅された中間周波信号は出力端子２３から出力される。
【００１２】
このように、従来のケーブルモデム用チューナ１は、受信したＣＡＴＶ信号を受信チャネルに応じて選局した後に、チャネル選局が行なわれた信号を周波数変換して出力端子２３から出力する。
【００１３】
【発明が解決しようとする課題】
しかしながら、このようなケーブルモデム用チューナ１を用いてデジタル信号であるＱＡＭ信号を取扱い、出力端子２３から出力されるＩＦ信号をＱＡＭ復調用としてＱＡＭ復調回路に送出することには、以下に述べるような種々の問題点が生じる。
【００１４】
まず、ＱＡＭ復調回路として構成されるＩＣには、５０ｄＢ以上のハイレベルのＩＦ信号を入力する必要である点がある。近年のＱＡＭ復調用ＩＣでは、内蔵のＡＤＣ（Analog to Digital Converter）の性能が向上し、ハイレベルの中間周波信号を入力とするＩＣが一般化してきている。また、ＱＡＭ復調用ＩＣの入力回路にＩＦ増幅回路および固定の減衰回路を内蔵していることから、従来に比べて１／２（０．５Ｖｐ−ｐ）のレベルで良くなりつつある。しかしながら、従来のシングルコンバージョンチューナでは利得が３０ｄＢ前後であり、レベルとしては不足している。
【００１５】
さらに、ＱＡＭ復調用ＩＣの入力回路が一般的に平衡型になってきており、チューナのＩＦ出力も平衡型出力でなければならないが、従来は不平衡型となっている。
【００１６】
さらに、ＱＡＭ復調ＩＣの入力信号レベルは通常０．５Ｖｐ−ｐ程度必要とされているが、従来のチューナのＩＦ出力レベルはこのレベルになかった。
【００１７】
さらに、ＱＡＭ復調ＩＣの入力レベルは受信信号に対して一定でなければならないが、従来のチューナではＲＦ−ＡＧＣのみでチューナ入力端の受信信号レベルの変動に対して制御し切れていない。
【００１８】
さらに、ＱＡＭ復調ＩＣの入力レベルが高いため、ハイゲインのＩＦ増幅回路が必要とされる。このため、ＣＰＵのクロックノイズおよびバスノイズが流入しやすいという問題がある。これは、ＱＡＭ復調ＩＣ，ＣＰＵ，ＩＦ増幅回路およびダウンコンバータ回路は同一基板上に存在しているためである。
【００１９】
それゆえに、この発明の主たる目的は、ＱＡＭ復調回路に入力する中間周波信号のレベルが高くかつ一定で、平衡型で出力できるケーブルモデム用チューナを提供することである。
【００２０】
【課題を解決するための手段】
この発明は、入力信号から受信チャネルに対応する信号を取り出して増幅し、中間周波信号を出力するチューナ部と、チューナ部の出力に接続され、中間周波信号のうち、伝送すべき周波数にて帯域制限する弾性表面波フィルタと、弾性表面波フィルタの出力に接続され、少なくとも１つ以上のデュアルゲート型ＭＯＳＦＥＴを含み、中間周波信号の利得が一定となるよう、外部からの制御電圧に基づき制御する利得制御部と、利得制御部の出力に接続され、差動増幅回路により、平衡出力で中間周波信号を増幅する中間周波増幅部と、中間周波増幅部の出力に接続され、中間周波増幅部の出力のうち伝送帯域外の信号を制限する平衡型低域通過フィルタとを備えたことを特徴とする。
【００２１】
また、弾性表面波フィルタと、利得制御部との間に平衡不平衡変換回路をさらに備えたことを特徴とする。
【００２２】
また、利得制御および中間周波増幅回路は、弾性表面波フイルタの出力を受けるデュアルゲート型ＭＯＳＦＥＴ増幅回路を含むことを特徴とする。
【００２３】
また、利得制御および中間周波増幅回路は、弾性表面波フイルタの出力を受ける平衡型デュアルゲートＭＯＳＦＥＴ増幅回路を含むことを特徴とする。
【００２４】
また、利得制御および中間周波増幅回路は、弾性表面波フイルタの出力を受ける差動増幅回路と、差動増幅回路の出力を受ける平衡型デュアルゲート型ＭＯＳＦＥＴ増幅回路とを含むことを特徴とする。
【００２５】
【発明の実施の形態】
図１はこの発明の一実施形態のケーブルモデム用チューナのブロック図である。図１において、ＣＡＴＶ信号入力端子２〜ＩＦ増幅回路２２までの構成は図８に示した従来例と同じであるので、その詳細な説明は省略する。
【００２６】
この実施形態では、ＩＦ増幅回路２２の出力にＱＡＭ復調回路（図示せず）に入力する中間周波信号のレベルが高くかつ一定で平衡型で出力するために、ＩＦ増幅回路２２の出力に弾性表面波フィルタ（ＳＡＷ）２４と、ＩＦＡＧＣ回路２５と、ＩＦ増幅回路２６と、ローパスフィルタ（ＬＰＦ）２７と、平衡不平衡変換回路２８とが接続される。ＳＡＷ２４は、中間周波信号の帯域外の成分を除去し、ＩＦＡＧＣ回路２５は中間周波信号の利得が一定となるように制御し、ＩＦ増幅回路２６は一定にされた中間周波信号を所定のレベルまで増幅し、ローパスフィルタ２７は帯域制限し、平衡不平衡変換回路２８は不平衡信号を平衡信号に変換増幅した後ＩＦ出力端子２９からＩＦ信号を出力し、図示しないＱＡＭ復調回路に与える。
【００２７】
図２は図１に示したＳＡＷフィルタから平衡不平衡変換回路までの具体的な回路図である。図２において、ＳＡＷフィルタ２４は図１に示したＩＦ増幅回路２２から受けたＩＦ信号を、伝送すべき帯域幅に変換するとともに不要信号を取除く作用を行なう。ＳＡＷフィルタ２４は、圧電素子の表面上に取付けられた電極によって、表面弾性波で送る電圧振動を取出すフィルタであり、電極の位置構造により共振特性を変えることができる。
【００２８】
ＳＡＷフィルタ２４からの出力信号が与えられるＩＦＡＧＣ回路２５は、ＳＡＷフィルタ２４からの出力信号およびＡＧＣ端子３１に入力されたＡＧＣ電圧を受けるデュアルゲート型ＭＯＳＦＥＴＴ１を含む。デュアルゲート型ＭＯＳＦＥＴＴ１は、ＳＡＷフィルタ２４からの出力信号をＡＧＣ電圧に応じて増幅する。ＡＧＣ端子３１とデュアルゲートの一方との間には抵抗Ｒ３が接続され、ＡＧＣ端子３１およびデュアルゲートの一方と接地間に、接地キャパシタＣ７およびＣ２がそれぞれ接続される。また、ＳＡＷフィルタ２４とデュアルゲートの他方との間にはデュアルゲート型ＭＯＳＦＥＴＴ１への直流成分を阻止するためのキャパシタＣ１が接続され、デュアルゲートの他方と接地間には抵抗素子Ｒ１が接続され、デュアルゲートの他方と電源端子３２との間にゲートバイアス抵抗Ｒ２が接続さる。デュアルゲート型ＭＯＳＦＥＴＴ１の出力と電源端子３２との間にはチョークコイルに相当するインダクタＬ１が接続される。
【００２９】
ＩＦ増幅回路２６はＩＦ信号を増幅するバイポーラトランジスタＴ２を含み、デュアルゲートＭＯＳＦＥＴＴ１の出力が直流阻止キャパシタＣ３を介してバイポーラトランジスタＴ２のベースに与えられる。バイポーラトランジスタＴ２のベースと電源端子３２との間には、バイアス抵抗Ｒ４が接続され、そのベースと接地間にはバイアス抵抗Ｒ５が接続され、エミッタと接地間にはバイアス抵抗Ｒ６と接地キャパシタＣ５が接続され、コレクタとベースとの間には帰還抵抗Ｒ８と直流阻止キャパシタＣ１６との直列回路が接続される。
【００３０】
また、バイポーラトランジスタＴ２のコレクタには電源端子３２から抵抗Ｒ７を介して電源電圧が供給される。このバイポーラトランジスタＴ２からなる増幅回路は十分なダイナミックレンジを有しており、利得調整を行なうことができる。
【００３１】
バイポーラトランジスタＴ２の次段にはπ型のローパスフィルタ２７が接続される。このローパスフィルタ２７はチューナ１からのローカルリーケージを低減するとともにガウシアンノイズを帯域制限し、ＣＮＲを改善するものであり、コイルＬ２とキャパシタＣ１２，Ｃ１３およびＣ１４からなり、直流阻止キャパシタＣ１１を介して前段のバイポーラトランジスタＴ２のコレクタと接続されている。平衡不平衡変換回路２８はＩＣの差動回路３３から構成されており、この差動回路３３によってＩＦ信号が平衡出力に変換され、一定の利得が与えられる。
【００３２】
図３はこの発明を用いた全体のシステムを示すブロック図である。図３において、チューナ１の出力は、図２に示したようにＳＡＷフィルタ２４，ＩＦＡＧＣ回路２５，ＩＦ増幅回路２６，差動増幅回路３３を介してＱＡＭ復調回路４０に与えられる。
【００３３】
ＱＡＭ復調回路４０からＲＦＡＧＣ電圧Ｈがチューナ１に与えられ、ＩＦＡＧＣ電圧ＧがＩＦＡＧＣ回路２５に与えられ、全体の利得が一定となるように制御される。ＱＡＭ復調回路４０は差動増幅回路３３から与えられる平衡なＩＦ信号を復調し、その復調出力のビットストリーム信号はデータ信号として図示しない次段のＭＰＥＧ再生回路またはＭＡＣ回路に供給される。
【００３４】
図４は図１に示したＳＡＷフィルタから平衡不平衡変換回路までの他の例を示す回路図である。
【００３５】
前述の図２に示した平衡不平衡回路２８はＩＣ回路で構成された差動増幅回路３３を用いたが、図４に示した実施形態では、ディスクリートタイプのトランジスタＴ３，Ｔ４で差動増幅回路を構成し、コストダウンを図るものである。トランジスタＴ３，Ｔ４のエミッタ同士はバイアス抵抗Ｒ１１を介して接続されており、さらに各エミッタと接地間にはバイアス抵抗Ｒ１２，Ｒ１３が接続される。トランジスタＴ３，Ｔ４のコレクタと電源端子３２との間には高周波チョークコイルＬ３，Ｌ４とダンピング抵抗Ｒ１４，Ｒ１５が接続されており、トランジスタＴ３のベースには直流阻止コンデンサＣ３を介してデュアルゲートＭＯＳＦＥＴＴ１の出力が与えられている。
【００３６】
トランジスタＴ４のベースにはバイアス抵抗Ｒ９，Ｒ１０と接地キャパシタＣ８のそれぞれの一端が接続され、バイアス抵抗Ｒ９と接地キャパシタＣ８の他端は接地されている。高周波チョークコイルＬ３，Ｌ４の電源端子３２側には接地キャパシタＣ６，Ｃ１７が接続される。トランジスタＴ３，Ｔ４のコレクタからは直流阻止コンデンサＣ９，Ｃ１０と緩衝抵抗Ｒ１６，Ｒ１７を介して平衡ＩＦ信号が外部に出力される。
【００３７】
上述の如く、図４に示した実施形態では、トランジスタＴ３，Ｔ４で差動型増幅回路を構成することにより、図２に示したようにＩＦ増幅回路２６と差動増幅回路３３を別個に設けなくても済む。
【００３８】
図５は図４に示した回路の出力に接続されるローパスフィルタの一例を示す回路図である。図４に示した差動増幅回路は平衡出力でＩＦ信号を出力するため、図５に示したローパスフィルタは平衡なＩＦ信号が入力できるように平衡型ＬＰＦで構成したものである。すなわち、ＩＦ信号が入力される一方の入力端子５１と出力端子５３との間にはコイルＬ１１，Ｌ１２およびＬ１３が直列接続され、これらのＬ１１，Ｌ１２およびＬ１３のそれぞれに対してキャパシタＣ２１，Ｃ２２およびＣ２３が並列接続される。
【００３９】
他方の入力端子５２と出力端子５４との間にもコイルＬ１４，Ｌ１５およびＬ１６が直列接続され、それぞれに対してキャパシタＣ２６，Ｃ２７およびＣ２８が並列接続される。コイルＬ１１およびＬ１２の接続点とコイルＬ１４およびＬ１５の接続点との間にはキャパシタＣ２４が接続され、コイルＬ１２およびＬ１３の接続点とコイルＬ１５およびＬ１６の接続点との間にはキャパシタＣ２５が接続され、出力端子５３と５４との間には周端抵抗Ｒｌが接続される。
【００４０】
このように、平衡型ローパスフィルタを構成することにより、図４に示した平衡なＩＦ信号からの帯域を制限することができる。
【００４１】
図６はＩＦＡＧＣ回路を平衡型のＡＧＣ回路で構成した実施形態を示す回路図である。図６において、ＳＡＷフィルタ２４は一般的に平衡出力で形成されており、一方の出力は図４と同様にして直流阻止コンデンサＣ１を介してデュアルゲートＭＯＳＦＥＴＴ１のデュアルゲートの一方に入力され、他方の出力は直流阻止キャパシタＣ３１を介してデュアルゲートＭＯＳＦＥＴＴ５のデュアルゲートの一方に入力される。これらのデュアルゲートの一方と接地間にはバイアス抵抗Ｒ１，Ｒ３１が接続されるとともに、これらのデュアルゲートの一方と電源端子３２との間にはバイアス抵抗Ｒ５，Ｒ３２が接続されている。
【００４２】
デュアルゲートの他方には、ゲートバイアス抵抗Ｒ３を介して電源端子３１から電源が供給される。これらのゲートと接地間には接地キャパシタＣ２とＣ３２が接続されている。デュアルゲートＭＯＳＦＥＴＴ１およびＴ５の各出力と電源端子３２との間にはコイルＬ１，Ｌ２が接続される。そして、デュアルゲートＭＯＳＦＥＴＴ１の出力とトランジスタＴ３のベースとの間には直流阻止コンデンサＣ３が接続され、デュアルゲートＭＯＳＦＥＴＴ５の出力とトランジスタＴ４のベースとの間には直流阻止コンデンサＣ３３が接続される。さらに、トランジスタＴ３のベースおよびＴ４のベースと電源端子３２との間にはバイアス抵抗Ｒ４，Ｒ３３が接続されるとともに、各ベースと接地間にバイアス抵抗Ｒ５，Ｒ３４が接続される。
【００４３】
トランジスタＴ３，Ｔ４のエミッタと接地間には抵抗Ｒ３５，Ｒ３６が接続されるとともに、これらのエミッタ間には抵抗Ｒ４０が接続される。さらに、トランジスタＴ３のコレクタと電源端子３２との間にはバイアス抵抗Ｒ３７とコイルＬ３が接続され、トランジスタＴ４のコレクタと電源端子３２との間にはバイアス抵抗Ｒ１２とコイルＬ４が接続される。そして、各トランジスタＴ３，Ｔ４のコレクタから直流阻止コンデンサＣ３５，出力緩衝抵抗Ｒ３８を介してＩＦ平衡信号の一方が出力され、直流阻止コンデンサＣ３６と出力緩衝抵抗Ｒ３９を介してＩＦ平衡信号の他方が出力される。
【００４４】
この図６に示した実施形態では、デュアルゲートＭＯＳＦＥＴＴ１，Ｔ２でＩＦＡＧＣ回路が構成され、トランジスタＴ３，Ｔ４でＩＦ増幅をするとともに、ＩＦ平衡信号を出力できる。この場合、各デュアルゲートＭＯＳＦＥＴＴ１，Ｔ５とトランジスタＴ３，Ｔ４として特性が揃っているデバイスを用いるのが望ましい。そして、この例では、入力から出力まで平衡回路で構成されているため、利得および不平衡成分の妨害に対して非常に有利となる。また、ＳＡＷフィルタ２４は平衡回路とすることにより、直接波の影響が少なく、リップル特性を改善できるという利点がある。
【００４５】
図７は図４に示した回路の変形例を示す回路図である。この図７に示した実施形態は、ＳＡＷフィルタ２４とＩＦＡＧＣ回路２５との間に集積回路からなる平衡不平衡変換回路３５を追加したものであり、この回路を追加することによりリップル特性および利得不足を向上できる。
【００４６】
上述の如く、この実施形態ではＱＡＭ復調回路に入力されるレベルが０．５Ｖｐ−ｐ必要とされるためチューナの利得として５０ｄＢ以上必要となり、従来のチューナでは３０ｄＢ前後しか得られない利得を、ＳＡＷフィルタ２４を内蔵した平衡型ＩＦ増幅器により５０ｄＢ以上に改善できる。
【００４７】
また、不平衡を平衡に変換するＩＦ出力回路を設けたことにより、入力回路が平衡型のＱＡＭ復調回路にも問題なくＩＦ信号を与えることができる。
【００４８】
さらに、ＱＡＭ復調回路の入力レベルが０．５Ｖｐ−ｐとなるようにＳＡＷフィルタ２４，ＩＦＡＧＣ増幅回路２５および平衡型のＩＦ増幅回路２６を構成できる。さらに、ＩＦＡＧＣ増幅回路２５を設けることにより、ＱＡＭ復調回路の入力レベルを受信信号に対して一定にすることができる。
【００４９】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００５０】
【発明の効果】
以上のように、この発明によれば、ＳＡＷフィルタ，ＡＧＣ中間周波増幅回路とローパスフィルタおよび平衡不平衡回路をチューナの出力に接続するようにしたので、ＱＡＭ復調回路に与えるＩＦ信号を一定レベルに確保でき、平衡型のＱＡＭ復調回路であってもＩＦ信号を出力することができる。
【図面の簡単な説明】
【図１】  この発明の一実施形態のケーブルモデム用チューナの全体の構成を示すブロック図である。
【図２】  図１に示したＳＡＷフィルタから平衡不平衡変換回路までの具体的な回路図である。
【図３】  この発明を用いた全体のシステムを示すブロック図である。
【図４】  図１に示したＳＡＷフィルタから平衡不平衡変換回路までの他の例を示す回路図である。
【図５】  図４に示した回路の出力に接続されるローパスフィルタの一例を示す回路図である。
【図６】  ＩＦＡＧＣ回路を平衡型ＡＧＣ回路で構成した例を示す回路図である。
【図７】  図４に示した回路の変形例を示す回路図である。
【図８】  従来のケーブルモデム用チューナのブロック図である。
【符号の説明】
１  チューナ、２  ＣＡＴＶ信号入力端子、３  データ出力端子、４  アップストリーム回路、５  ＨＰＦ、６，７  入力切換回路、８，９，１０  高周波増幅入力同調回路、１１，１２  高周波増幅回路、１５，１６，１７  高周波増幅出力同調回路、１８，２０  ミキサ、１９，２１  局部発振回路、２２，２６  ＩＦ増幅回路、２４  ＳＡＷフィルタ、２５  ＩＦＡＧＣ回路、２７  ＬＰＦ、２８  平衡不平衡変換回路、Ｔ１，Ｔ５  デュアルゲートＭＯＳＦＥＴ、Ｔ２，Ｔ３，Ｔ４  バイポーラトランジスタ、３０  ＡＧＣ端子、３１，３２  電源端子、３３  差動増幅回路。
【図１】
0004064620.tif 000002
【図２】
0004064620.tif 000003
【図３】
0004064620.tif 000004
【図４】
0004064620.tif 000005
【図５】
0004064620.tif 000006
【図６】
0004064620.tif 000007
【図７】
0004064620.tif 000008
【図８】
0004064620.tif 000009