(57)【特許請求の範囲】
【請求項１】
半導体薄化基板について、微小径の深い穴を形成し、その後、感光性ポリイミドを前記穴の中に充填した後、紫外線、X線、電子ビーム又はイオンビームを用いて露光を行い、現像を行うことにより前記穴の中に充填された感光性ポリイミドの中心部に穴を形成した後、該穴にアルミニウム、銅、金、銀、パラジウム、チタン又はニオブである金属を充填し、その後、裏面を研削し、金属を露出させることにより、貫通電極を形成することを特徴とした貫通電極形成方法。
【請求項２】
感光性ポリイミドとして、触媒を用いたブロック共重合法により作成され、溶媒に可溶な感光性ポリイミドを用いたことを特徴とする請求項１の貫通電極形成方法。
【請求項３】
前記感光性ポリイミドは、ポジ型感光性ポリイミドであり、前記露光は、前記穴の中心部のみを露光することにより行なわれる請求項１又は２記載の方法。
【請求項４】
前記半導体薄化基板がシリコン、ガリウムヒ素又はインジウム燐から成る請求項１ないし３のいずれか１項に記載の方法。
【請求項５】
感光性ポリイミドを前記穴の中に充填する工程は、該感光性ポリイミドを回転塗布により堆積させることにより行なわれる請求項１ないし４のいずれか１項に記載の方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、集積回路チップを３個以上積み重ねて、回路基板に直接搭載する技術、いわゆる３次元チップ積層技術のために用いることを目的として、集積回路チップ内に設けられる、チップの表から裏面に貫通した電極について、その形成方法に関する。図６に貫通電極を形成し、薄く加工したチップを多段に積層した、パッケージに搭載した状態を示す。このような３次元チップ積層技術については、Japanese Journal of Applied Physics, Vol.40, pp.3032-3037, (2001)に開示されている。
【０００２】
【従来の技術】
集積回路が形成されたシリコン、ガリウムヒ素、インジウム燐などの半導体基板にエッチング加工、レーザー加工などで穴を形成したのち、CVD法などにより酸化シリコン、窒化シリコンなどの絶縁膜を堆積し、さらに、絶縁膜上にシード層を形成した後、メッキ法による銅などの金属で穴を充填し、その後、裏面を研削して、金属面を露出させ、貫通電極を形成する方法が行われていた。
【０００３】
【発明の解決しようとする課題】
しかしながら、従来のCVD法などの絶縁膜堆積方法では、ミクロン以上の厚い膜を堆積するのに長時間を必要とし、また、堆積に必要なエネルギーも多大なものがあった。
また、薄い絶縁膜を用いた場合は、貫通電極と基板との間で形成される静電容量が多大となるため、信号遅延の原因となったり、信号線路として用いた場合に特性インピーダンスが低くなりすぎるなどの問題があった。
【０００４】
【問題を解決するための手段】
上記の問題点を解決するために、本発明では、半導体薄化基板からなる導電性の基板を用いて、その部材にエッチング加工により設けられた穴に対して、感光性ポリイミド絶縁膜を回転塗布により堆積させ、その後、最初の穴より小さい径の穴パターンを露光、現像により形成し、さらに、金属材料で貫通穴を埋め込み、基板裏面を研削して、金属を露出させて、貫通電極とするものである。
【０００５】
本発明の貫通電極構造は、グランド電位の基板に設けられた貫通穴の側面にポリイミド絶縁層が形成され、穴の中心に金属材料が埋め込まれた構造となる。これにより、同軸線路構造となるため、穴側面のポリイミド絶縁層の厚さを独立して制御することにより、広い範囲の特性インピーダンスを実現することが可能となる。例えば、高周波線路で一般に用いられる５０Ωの特性インピーダンスについても、容易に実現することができる。
【０００６】
同軸構造線路の特性インピーダンスZ0は、ln(D/d)*60/(εr)1/2で表される。ここで、Dは、外皮導体の内径、Dは、心線の外径、εrは、絶縁体の比誘電率である。
例えば、εr = 3.5  のポリイミド絶縁体を用いて、 D = 15μm、d = 3.15μm（またはD = 10μm、d = 2.1μm）とすれば、特性インピーダンスZ0は、50Ωとなり、また、D = 15μm、d = 6.27μm（またはD = 10μm、d = 4.18μm）とすれば、特性インピーダンスZ0は、28Ωとなる。
【０００７】
【発明の実施の形態】
本発明の実施例を図１から図５に示された作製プロセスの図面に基づいて説明する。
図1では、シリコン、ガリウムヒ素、インジウム燐など半導体を薄く加工した薄化基板を用いて、レーザー加工あるいはドライエッチング加工により深い穴を必要に応じて多数個形成する。この穴は、貫通電極構造に用いられる。穴の深さは、10ミクロン程度だけ基板の厚さより小さい値とし、貫通させないようにする。
【０００８】
図2では、US Patent 5502143に開示されているγ-バレロラクトンとピリジンを触媒に用いたブロック共重合法によって作成される溶媒可能な感光性ポリイミドを回転塗布法により堆積する。この工程において、回転する前に試料の周りを真空状態にして、ポリイミドを必要量だけ滴下した後、試料を回転させ、塗布が終了した後に、試料の周りを大気圧に戻すことにより、微細な穴にもポリイミドを充填することができる。
【０００９】
図3では、紫外線、X線、電子線などによる露光装置で穴の中心部のみ露光を行い、現像液を用いて、現像を行う。この工程においては、露光装置の焦点深度を可能なかぎり深く設定する。また、穴の側壁にポリイミドが所望の厚さ残存するように露光パターンおよび露光量を調節する。
【００１０】
図4では、おもて面からスパッタ法、真空蒸着法、メッキ法、プラズマ溶射法などによりアルミニウ ム、銅、金、銀、パラジウム、チタン、ニオブなどの金属膜を堆積する。ただし、メッキ法による場合は、スパッタ法、真空蒸着法などでシード層を形成したのち、メッキ工程を実施する。貫通穴に金属を充填するため、メッキ工程の採用が望ましい。例えば、US Patent 5421987, 6136707に開示されている微細な穴の中でメッキ速度が促進され、平坦面ではメッキ速度が抑制されるように工夫されたJets Technologyと呼ばれるメッキ技術が利用できる。
【００１１】
図5では、貫通電極の金属部が露出するように裏面を研削する。なお、上面に残ったポリイミドは、酸素プラズマによるアッシングで取り除くことができる。
【００１２】
ここで、薄化基板の厚さは、できるだけ薄いものを用いることとし、具体的には、100μm以下が望ましい。
【００１３】
【発明の効果】
本発明によれば、集積回路チップの中に形成された貫通電極構造において、同軸線路構造にすることが可能となるので、特性インピーダンスを任意の値に設定することができ、多層配線回路基板内のマイクロスリップ線路配線構造とのインピーダンスマッチングを最適化することができ、回路基板内での超高速信号伝送が可能となる。
【図面の簡単な説明】
本発明の実施例として、図1から図５までは、貫通電極の作成プロセス図面である。
【図１】  基本部材に対す穴あけ加工プロセスの図。
【図２】  リイミド絶縁膜の塗布プロセスの図。
【図３】  に埋め込まれたポリイミド絶縁膜への穴パターンの形成プロセスの図。
【図４】  リイミド絶縁膜の穴への金属メッキプロセスの図。
【図５】  板裏面の研削プロセスの図。
【図６】  多段積層チップを搭載したパッケージの図
【図１】
0004154478.tif 000002
【図２】
0004154478.tif 000003
【図３】
0004154478.tif 000004
【図４】
0004154478.tif 000005
【図５】
0004154478.tif 000006
【図６】
0004154478.tif 000007