(57)【特許請求の範囲】
【請求項１】
Ｐチャネル型薄膜トランジスタを有する半導体装置の作製方法であって、
絶縁表面を有する基板上に、前記Ｐチャネル型薄膜トランジスタの活性層となる領域を有し、珪素を含む非晶質半導体膜を形成する第１の工程と、
前記非晶質半導体膜に対して該非晶質半導体膜の結晶化を助長する触媒元素を添加する第２の工程と、
前記触媒元素が添加された前記非晶質半導体膜を結晶化させる第３の工程と、
前記第３の工程で得られた珪素を含む半導体膜に対して周期表の１５族に属する元素を前記Ｐチャネル型薄膜トランジスタの活性層となる領域の外側に選択的に添加する第４の工程と、
加熱処理により前記１５族に属する元素を添加した領域に前記触媒元素をゲッタリングさせる第５の工程と、
前記第５の工程の後、前記半導体膜上にゲート絶縁膜を形成する第６の工程と、
前記ゲート絶縁膜上にゲート配線を形成する第７の工程と、
前記Ｐチャネル型薄膜トランジスタの活性層となる領域にソース領域、チャネル領域及びドレイン領域を形成する第８の工程と、
前記ゲート配線及び前記ゲート絶縁膜上に層間絶縁膜を形成する第９の工程と、
前記周期表の１５族に属する元素を添加した領域上、前記Ｐチャネル型薄膜トランジスタの前記ソース領域及び前記ドレイン領域上の前記層間絶縁膜にスルーホール部を形成し、前記スルーホール部を介して前記Ｐチャネル型薄膜トランジスタの前記ソース領域、前記ドレイン領域にそれぞれ接続された配線を形成する第１０の工程と、
前記配線及び前記層間絶縁膜の一部をマスクとして、前記半導体膜の前記周期表の１５族に属する元素を添加した領域を自己整合的に除去する第１１の工程とを有することを特徴とする半導体装置の作製方法。
【請求項２】
隣り合って形成されたＮチャネル型薄膜トランジスタ及びＰチャネル型薄膜トランジスタを有する半導体装置の作製方法であって、
絶縁表面を有する基板上に、前記Ｎチャネル型薄膜トランジスタの活性層となる領域、前記Ｐチャネル型薄膜トランジスタの活性層となる領域及び前記Ｎチャネル型薄膜トランジスタの活性層となる領域と前記Ｐチャネル型薄膜トランジスタの活性層となる領域とに挟まれたゲッタリングシンクとなる領域を有する、珪素を含む非晶質半導体膜を形成する第１の工程と、
前記非晶質半導体膜に対して、該非晶質半導体膜の結晶化を助長する触媒元素を添加する第２の工程と、
前記触媒元素が添加された前記非晶質半導体膜を結晶化させる第３の工程と、
前記第３の工程で得られた珪素を含む半導体膜に対して周期表の１５族に属する元素を選択的に添加し、前記Ｎチャネル型薄膜トランジスタのソース領域、チャネル領域及びドレイン領域と前記ゲッタリングシンクを形成する第４の工程と、
加熱処理により前記周期表の１５族に属する元素を添加した領域に前記触媒元素をゲッタリングさせる第５の工程と、
前記第５の工程の後、前記半導体膜上にゲート絶縁膜を形成する第６の工程と、
前記ゲート絶縁膜上にゲート配線を形成する第７の工程と、
前記Ｐチャネル型薄膜トランジスタの活性層となる領域にソース領域、チャネル領域及びドレイン領域を形成する第８の工程と、
前記ゲート配線及びゲート絶縁膜上に層間絶縁膜を形成する第９の工程と、
前記ゲッタリングシンク上、前記Ｎチャネル型薄膜トランジスタと前記Ｐチャネル型薄膜トランジスタの前記ソース領域及び前記ドレイン領域上の前記層間絶縁膜にスルーホール部を形成し、前記スルーホール部を介して前記Ｎチャネル型薄膜トランジスタと前記Ｐチャネル型薄膜トランジスタの前記ソース領域及び前記ドレイン領域にそれぞれ接続された配線を形成する第１０の工程と、
前記配線及び前記層間絶縁膜の一部をマスクとして、ゲッタリングシンクを自己整合的に除去する第１１の工程とを有することを特徴とする半導体装置の作製方法。
【請求項３】
請求項１または２において前記第３の工程において、前記珪素を含む半導体膜を加熱した後、レーザー光あるいはランプ光を照射することを特徴とする半導体装置の作製方法。
【請求項４】
請求項１乃至３のいずれか一項において、前記触媒元素としてはＮｉ、Ｃｏ、Ｆｅ、Ｐｄ、Ｐｔ、Ｃｕ、またはＡｕから選ばれた少なくとも一つの元素が用いられることを特徴とする半導体装置の作製方法。
【請求項５】
請求項１乃至４のいずれか一項において、前記周期表の１５族に属する元素として、Ｎ、Ｐ、Ａｓ、Ｓｂ、またはＢｉから選ばれた少なくとも一つの元素が用いられることを特徴とする半導体装置の作製方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、珪素を含む非晶質半導体膜を結晶化して形成された結晶性半導体膜を利用した半導体装置およびその作製方法に係り、特に基板上に薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）を形成したアクティブマトリクス基板の作製方法に関する。
【０００２】
【従来の技術】
近年、半導体プロセスの低温化が進められている。その大きな理由は安価で加工性に富んだガラス等の絶縁基板上にＴＦＴを形成する必要が生じたことにある。また半導体プロセスにおいて、半導体材料に含まれる非晶質成分もしくは非晶質半導体材料を結晶化させること、もしくは結晶性をより向上させることがＴＦＴの動作速度にとって必要とされている。
【０００３】
すでにガラス基板上に結晶性珪素膜を得るための技術として、特開平７−１３０６５２号公報記載の技術が開示されている。これは非晶質珪素膜に対して結晶化を助長する触媒元素を添加し、加熱処理を行うことにより結晶性珪素膜を形成するというものである。
【０００４】
この技術は触媒元素の作用により、非晶質珪素膜の結晶化温度を５０〜１００℃も引き下げることが可能であり、結晶化に要する時間も１／５〜１／１０にまで低減することができる。また、この技術によって得られる結晶性珪素膜は優れた結晶性を有することが実験的に確かめられている。
【０００５】
しかし、前記触媒元素として用いられるニッケル、コバルト等の金属元素は珪素膜中に深い準位を形成してキャリアを捕獲してしまうため、得られた結晶性珪素膜を用いてＴＦＴを作製した場合、ＴＦＴの活性層中に前記触媒元素が不規則に偏析することが確認されている。前記偏析部分がＴＦＴのチャネル領域（チャネルが形成される領域）や高抵抗領域（例えばオフセット領域と呼ばれる部分）にあると、微弱な電流の逃げ道（リークパス）になり、オフ電流（ＴＦＴがオフ状態にある時の電流）の突発的な増加を招く原因になると考えられる。
【０００６】
従って、結晶化後は触媒元素を速やかに除去するか、あるいは電気的に影響しない程度にまで低減することが望ましい。このための手段としては、ゲッタリング効果を利用した技術を用いることができる。
【０００７】
このゲッタリングを用いて触媒元素を除去または低減する技術としては、例えば特開平１１−５４７６０号公報に開示されている。同公報記載の実施例１および実施例２における技術は、図３のようにリンを含み触媒元素を捕獲するゲッタリング領域（以後ゲッタリングシンクという）３０２をＴＦＴ周辺に設け、触媒元素のゲッタリング後にこれを除去するものである。
【０００８】
この方法では、ＴＦＴの半導体層の周囲にゲッタリング領域３０２が設けられているためパターニングマージンが大きいが、反面、ＴＦＴを構成する半導体層の面積効率が低下し集積度の向上が困難になるという問題点がある。
【０００９】
一方、実施例３、実施例４および実施例５における技術は、集積度を上げるために、ソース領域およびドレイン領域をゲッタリングシンクとして機能させるものである。
【００１０】
この方法は、図４に示すようにゲート配線４０９および４１０をマスクとして自己整合的にゲッタリングシンク４０３〜４０６を設ける方法であり、ＴＦＴ４１１あるいは４１２の領域の外側にゲッタリングシンクを設ける必要がなく面積効率は低下しないが、Ｐチャネル型ＴＦＴ４１１のソース領域４０３およびドレイン領域４０５にはゲッタリングのためのリンが大量にドーピングされるため、Ｐ型半導体を形成するにはソース領域４０３およびドレイン領域４０５により多くのボロンをドーピングする必要がある。
【００１１】
このため、ドーピング工程におけるスループットの低下、もしくはソース領域およびドレイン領域の結晶性の改善が困難になることがあるという問題もあった。このように、Ｎ型付与のドーピングがなされた領域に対しキャリア反転のために行うＰ型付与のドーピングは、クロスドーピングもしくはカウンタードーピングと呼ばれる。
【００１２】
【発明が解決しようとする課題】
上述したように、触媒元素をチャネル領域から除去するゲッタリング工程は、前記結晶性珪素膜を用いたＴＦＴを作製する際に有効なプロセスとなっている。このため、前記ゲッタリング工程をより効率良く行う必要性が高まっている。
【００１３】
ゲッタリングシンクをＴＦＴの周囲に設けると、面積効率が低下しＴＦＴの集積度を高めることができなかった。発明における第１の課題は、半導体層の面積効率を低下させることなくチャネル領域の触媒元素をゲッタリングすることである。
【００１４】
またゲッタリングサイトの形成のためにＰチャネルＴＦＴのソース領域およびドレイン領域にクロスドーピングを行うと、ドーピング工程のスループットは低下してしまっていた。第２の課題は、ドーピング工程のスループットを低下させることなくチャネル領域の触媒元素をゲッタリングすることである。
【００１５】
そして、上記第１の課題及び第２の課題をすべて解決することにより、触媒元素はチャネル領域から効率よくゲッタリングされ、ＴＦＴの集積度が高く、生産性がよくかつ信頼性の高い半導体装置を作製することを課題とする。また、同時に、本発明を用いて液晶表示装置を作製することによって、その液晶表示装置を用いた電気器具の品質および信頼性をも向上させることを課題とする。
【００１６】
【課題を解決するための手段】
上記課題を解決するため、本発明者らはまずＰチャネル型ＴＦＴにおいてはＴＦＴ領域の外側に設けられたゲッタリングシンクによって、活性層に含まれる触媒元素をゲッタリングすることを考えた。ここでいうＴＦＴ領域とは、ソース領域、ドレイン領域およびチャネル領域が占める領域を指す。
【００１７】
ゲッタリングシンクをＴＦＴ領域の外側に設けると、クロスドーピングを行う必要がなくドーピング工程のスループットを向上させることができる。しかし同時に、ゲッタリングシンクをＴＦＴ領域の外側に設けることにより、前述のように活性層の面積効率を低下させてしまう問題が発生する。
【００１８】
そこで、本発明者らは、Ｐチャネル型ＴＦＴ領域の外側にゲッタリングシンクを設けることと、触媒元素をゲッタリングさせた領域のうち、ＴＦＴ領域の外側に設けられている領域をソース配線あるいはドレイン配線により自己整合的に除去する工程とを組み合わせることを考えた。自己整合的にゲッタリングシンクを除去することにより、パターニングの合わせマージンが必要なくなるため、面積効率を損なわずにゲッタリングを行うことができる。
【００１９】
このように、本発明は触媒元素を用いて結晶化された結晶性珪素膜に対して前記触媒元素を膜中から効率よくゲッタリングすることを目的としており、具体的には周期表の１５族に属する元素を前記結晶性珪素膜に選択的に添加し、加熱処理を行う工程に関するものである。前記加熱処理は、ファーネスアニール（電熱炉内での加熱処理）によって行われるが、レーザーアニールもしくはランプアニール等の加熱手段を用いることも可能である。
【００２０】
ここで、結晶化を助長する触媒元素としてはＮｉ（ニッケル）、Ｃｏ（コバルト）、Ｆｅ（鉄）、Ｐｄ（パラジウム）、Ｐｔ（白金）、Ｃｕ（銅）もしくはＡｕ（金）の元素が用いられる。本出願人の実験では、ニッケルが最も適した元素であることが判明している。
【００２１】
また、本発明において、ゲッタリングシンクを形成する際に添加される周期表の１５族に属する元素としては、Ｎ（窒素）、Ｐ（リン）、Ａｓ（砒素）、Ｓｂ（アンチモン）、Ｂｉ（ビスマス）が挙げられ、特に顕著な作用効果を示すのはリンであり、次いで砒素であることが判明している。
【００２２】
なお、本明細書において、活性層とは、チャネル形成領域、ソース領域およびドレイン領域を含めた半導体層のことをさす。
【００２３】
【発明の実施の形態】
上記手段を実施するための構成を図１に示す。図１はＰチャネル型ＴＦＴの作製工程であり、図１（Ａ）はゲッタリング工程での上面図を示し、図１（Ａ）におけるＡ−Ａ’断面図を図１（Ｂ）に示す。
【００２４】
まず、活性層１０１は触媒元素を用いて結晶化され、これに隣り合った領域に周期表の１５族に属する元素を添加しゲッタリングシンク１０２を形成する。さらに、窒素雰囲気中で加熱処理を行い活性層１０１に含まれる触媒元素をゲッタリングシンク１０２にゲッタリングする（図１（Ｂ））。
【００２５】
次に、図１（Ｃ）のようにゲート絶縁膜１０６、ゲート配線１０７および第１層間絶縁膜１０８を形成する。このとき、活性層１０１にはチャネル領域１０３、ソース領域１０４およびドレイン領域１０５を公知の方法で形成しておく。さらに、第１層間絶縁膜１０８およびゲート絶縁膜１０６をエッチングし、前記ソース領域およびドレイン領域に電気的に導通をとるためのスルーホール（開孔部）１０９を形成する（図１（Ｄ））。
【００２６】
さらに、ソース配線１１０およびドレイン配線１１１を形成する（図１（Ｅ））。ここでソース配線１１０およびドレイン配線１１１をマスクとして自己整合的にゲッタリングシンク１０２をエッチングし除去する（図１（Ｆ））。
【００２７】
自己整合的にゲッタリングシンク１０２を除去することにより、面積効率を損なわずにゲッタリングを行うことができる。加えて、クロスドーピング工程が不要であるためドーピング工程のスループットを向上させることができる。また、本構成はゲッタリングシンク１０２が活性層１０１（ＴＦＴ領域）の両側に形成されているが、面積効率を考慮して片側のみに形成することも可能である。
【００２８】
他の構成について図２を使って説明する。図２は、隣り合ったＮチャネル型ＴＦＴおよびＰチャネル型ＴＦＴの作製工程であり、図２（Ａ）はゲッタリング工程での上面図を示し、図２（Ａ）におけるＡ−Ａ’断面図を図２（Ｂ）に示す。
【００２９】
本構成でも、まず活性層２０１および２０２は触媒元素を用いて結晶化され、さらに周期表の１５族に属する元素を選択的に添加しゲッタリングシンク２０３、２０４および２０５を形成する。ここで、窒素雰囲気中で加熱処理を行い活性層２０１および２０２に含まれる触媒元素をゲッタリングシンク２０３もしくは２０４にゲッタリングする（図２（Ｂ））。
【００３０】
前記ゲッタリングシンク２０４および２０５は、活性層２０２のソース領域およびドレイン領域であり、またゲッタリングシンク２０３は活性層２０１および２０２とに挟まれた領域に形成されるため、活性層の面積効率を低下させることがない。
【００３１】
次に、ゲート絶縁膜２１０、ゲート配線２１１および２１２、並びに第１層間絶縁膜２１３を形成する。このとき、活性層２０１にはチャネル領域２０７、ソース領域２０８およびドレイン領域２０９を形成し、同様に活性層２０２にはチャネル領域２０６、ソース領域２０５およびドレイン領域２０４を形成しておく。（図２（Ｃ））
【００３２】
さらに、第１層間絶縁膜２１３およびゲート絶縁膜２１０をエッチングし、前記ソース領域２０５および２０８又はドレイン領域２０４および２０９に電気的に導通をとるためのスルーホール部（開孔部）２１４〜２１６を形成する（図２（Ｄ））。
【００３３】
さらに、ソース配線２１７および２２０並びにドレイン配線２１８および２１９を形成する（図２（Ｅ））。ここでドレイン配線２１８および２１９をマスクとして自己整合的にゲッタリングシンク２０３をエッチング除去する。このエッチング工程により、配線２１８、２１９の端面の一部と活性層２０１、２０２の端面が揃う（図２（Ｆ））。
【００３４】
本構成においても、自己整合的にゲッタリングシンク２０３を除去することにより、パターニングの合わせマージンを最小限にでき、面積効率を損なわずにゲッタリングを行うことができる。また、クロスドーピング工程が不要となるためドーピング工程のスループットが向上する。
【００３５】
本発明は、触媒元素を用いて結晶化された結晶性珪素膜に対して前記触媒元素を膜中から除去するプロセス（工程）に対して実施することが可能である。また、そのような工程を含む素子形成技術に対して実施することが可能である。
【００３６】
具体的には、ＴＦＴなどの半導体素子を基板上に形成する際、本発明を実施することができる。勿論、半導体素子を基板上に形成して半導体装置を作製する際にも本発明は実施できる。
【００３７】
【実施例】
〔実施例１〕
本発明の実施例について図５〜図７を用いて説明する。ここでは、半導体装置の画素部およびその周辺に設けられる駆動回路のＴＦＴを同時に作製する方法について説明する。但し、説明を簡単にするために、駆動回路では、シフトレジスタ、バッファ等の基本回路であるＣＭＯＳ回路およびトランスファゲートを形成するＮチャネル型ＴＦＴを図示することとする。
【００３８】
図５（Ａ）において、基板５００には、ガラス基板や石英基板を使用することができる。その他にもシリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを基板としても良い。耐熱性が許せばプラスチック基板を用いることも可能である。
【００３９】
そして、基板５００のＴＦＴが形成される表面には、珪素（シリコン）を含む絶縁膜からなる下地膜５０１を形成する。本実施例では、下地膜５０１として、２００ｎｍ厚の窒化酸化珪素膜を形成する。
【００４０】
次に、連続して下地膜５０１の上に２０〜１００ｎｍの厚さの、非晶質半導体膜（本実施例では非晶質珪素膜（アモルファスシリコン膜））５０２を公知の成膜法で形成する。なお、非晶質半導体膜としては、非晶質珪素膜以外にも、非晶質シリコンゲルマニウム膜などの非晶質の化合物半導体膜を用いることもできる。
【００４１】
そして、特開平７−１３０６５２号公報に記載された技術に従って結晶構造を含む半導体膜（本実施例では結晶質珪素膜）５０３を形成する。同公報記載の技術は、非晶質珪素膜の結晶化に際して、結晶化を助長する触媒元素（ニッケル、コバルト、ゲルマニウム、錫、鉛、パラジウム、鉄、銅から選ばれた一種または複数の元素、代表的にはニッケル）を用いる結晶化手段である。
【００４２】
具体的には、非晶質珪素膜表面に触媒元素を保持させた状態で加熱処理を行い、非晶質珪素膜を結晶質珪素膜に変化させるものである。本実施例では同公報の実施例１に記載された技術を用いるが、実施例２に記載された技術を用いてもよい。なお、結晶質珪素膜にはいわゆる単結晶シリコン膜も多結晶シリコン膜も含まれるが、本実施例で形成される結晶質珪素膜は結晶粒界を有する珪素膜である。
【００４３】
また、前記触媒元素を非晶質珪素膜に添加する方法としては、プラズマドーピング法、蒸着法もしくはスパッタ法等の気相法、もしくは触媒元素を含有する溶液を塗布する方法が採用できる。溶液を用いる方法は、触媒元素の添加量の制御が容易であり、極微量な添加も容易に行える。
【００４４】
非晶質珪素膜は含有水素量にもよるが、好ましくは４００〜５５０℃で数時間加熱して脱水素処理を行い、含有水素量を５atom％以下として結晶化の工程を行うことが望ましい。また、非晶質珪素膜をスパッタ法や蒸着法などの他の作製法で形成しても良いが、膜中に含まれる酸素、窒素、などの不純物元素を十分に低減させておくことが望ましい。
【００４５】
次に、結晶質珪素膜５０３に対してレーザーから発する光（レーザー光）を照射する（図５（Ｂ））。レーザーとしては、パルス発振型または連続発振型のエキシマレーザーを用いれば良いが、連続発振型のアルゴンレーザーでも良い。またはＮｄ：ＹＡＧレーザーもしくはＮｄ：ＹＶＯ4レーザーの第２高調波、第３高調波または第４高調波を用いても良い。さらに、レーザー光のビーム形状は線状（長方形状も含む）であっても矩形状であっても構わない。
【００４６】
また、レーザー光の代わりにランプから発する光（ランプ光）を照射（以下、ランプアニールという）しても良い。ランプ光としては、ハロゲンランプ、赤外ランプ等から発するランプ光を用いることができる。
【００４７】
なお、このようにレーザー光またはランプ光により熱処理（アニール）を施す工程を光アニール工程という。光アニール工程は短時間で高温熱処理が行えるため、ガラス基板等の耐熱性の低い基板を用いる場合にも効果的な熱処理工程を高いスループットで行うことができる。勿論、目的はアニールであるので電熱炉を用いたファーネスアニール（熱アニールともいう）で代用することもできる。
【００４８】
本実施例では、パルス発振型エキシマレーザー光を線状に加工してレーザーアニール工程を行う。レーザーアニール条件は、励起ガスとしてＸｅＣｌガスを用い、処理温度を室温、レーザーエネルギー密度を２５０〜５００mJ/cm2（代表的には３５０〜４００mJ/cm2）ショット数５〜１０とする。
【００４９】
上記条件で行われるレーザーアニール工程は、熱結晶化後に残存した非晶質領域を完全に結晶化すると共に、既に結晶化された結晶質領域の欠陥等を低減する効果を有する。そのため、本工程は光アニールにより半導体膜の結晶性を改善する工程、または半導体膜の結晶化を助長する工程と呼ぶこともできる。このような効果はランプアニールの条件を最適化することによっても得ることが可能である。
【００５０】
次に、結晶質珪素膜５０３上に後の不純物添加時のために保護膜５０４を形成する。保護膜５０４は１００〜２００ｎｍ（好ましくは１３０〜１７０ｎｍ）の厚さの窒化酸化珪素膜または酸化珪素膜を用いる。この保護膜５０４は不純物添加時に結晶質珪素膜５０３が直接プラズマに曝されないようにするためと、微妙な濃度制御を可能にするための意味がある。
【００５１】
続いて、レジストマスク５０５を用いて選択的にＰ型を付与する不純物元素（以下、Ｐ型不純物元素という）を保護膜５０４を介して添加する。Ｐ型不純物元素としては、周期表の１３族に属する元素、典型的にはボロンまたはガリウムを用いることができる。この工程（チャネルドープ工程という）はＴＦＴのしきい値電圧を制御するための工程である。なお、ここではジボラン（Ｂ2Ｈ6）を質量分離しないでプラズマ励起したイオンドープ法でボロンを添加する。勿論、質量分離を行うイオンインプランテーション法を用いても良い。
【００５２】
この工程により１×１０15〜１×１０18atoms/cm3（代表的には５×１０16〜５×１０17atoms/cm3）の濃度でＰ型不純物元素（本実施例ではボロン）を含む不純物領域５０６を形成する。なお、本明細書中では少なくとも上記濃度範囲でＰ型不純物元素を含む不純物領域をＰ型不純物領域（ｂ）と定義する（図５（Ｃ））。
【００５３】
次に、レジストマスク５０５を除去し、新たにレジストマスク５０７〜５１２を形成する。そして、Ｎ型を付与する不純物元素（以下、Ｎ型不純物元素という）を添加してＮ型を呈する不純物領域５１４〜５１８を形成する。なお、Ｎ型不純物元素としては、周期表の１５族に属する元素、典型的にはリンまたは砒素を用いることができる（図５（Ｄ））。
【００５４】
この低濃度不純物領域５１４〜５１８は、後に形成されるＮチャネル型ＴＦＴにおいて、ＬＤＤ領域として機能させるための不純物領域である。なお、ここで形成された不純物領域５１４〜５１８にはＮ型不純物元素が２×１０16〜５×１０19atoms/cm3（代表的には５×１０17〜５×１０18atoms/cm3）の濃度で含まれている。本明細書中では上記濃度範囲でＮ型不純物元素を含む不純物領域をＮ型不純物領域（ｂ）と定義する。
【００５５】
なお、ここではフォスフィン（ＰＨ3）を質量分離しないでプラズマ励起したイオンドープ法でリンを１×１０18atoms/cm3の濃度で添加する。勿論、質量分離を行うイオンインプランテーション法を用いても良い。この工程では、保護膜５０４を介して結晶質シリコン膜にリンを添加する。
【００５６】
次に、保護膜５０４を除去した後、結晶質珪素膜の不要な部分を除去して、島状の半導体膜（以下、活性層という）５１９〜５２２を形成する（図５（Ｅ））。
【００５７】
ここでレジストマスク５２３〜５２７を形成する。そして、Ｎ型不純物元素を添加して高濃度にＮ型不純物元素を含む不純物領域５２８〜５３３を形成する。Ｎ型不純物元素としては、前記触媒元素として添加されるニッケルに対してゲッタリング効果の高いリンを用いる。ここでは、フォスフィン（ＰＨ3）を用いたイオンドープ法（勿論、イオンインプランテーション法でも良い）で行い、この領域のリンの濃度は１×１０20〜１×１０21atoms/cm3（代表的には２×１０20〜５×１０21atoms/cm3）とする。なお、本明細書中では上記濃度範囲でＮ型不純物元素を含む不純物領域をＮ型不純物領域（ａ）と定義する（図５（Ｆ））。
【００５８】
その後、レジストマスク５２３〜５２７を除去し、前述の触媒元素をゲッタリングするために熱処理工程を行う。この工程はファーネスアニール法、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）で行うことができる。ここではファーネスアニール法で熱処理工程を行う。加熱処理は、窒素雰囲気中において３００〜６５０℃、好ましくは４００〜５５０℃、ここでは５５０℃、４時間の熱処理を行う（図６（Ａ））。
【００５９】
この時、本実施例において非晶質珪素膜の結晶化に用いた触媒元素（本実施例ではニッケル）が、矢印で示す方向に移動して、前述の図５（Ｆ）の工程で形成された高濃度にリンを含む領域５２８〜５３３に捕獲（ゲッタリング）される。これはリンによる金属元素のゲッタリング効果に起因する現象であり、この結果、後のチャネル形成領域５７０〜５７４は前記触媒元素の濃度が５×１０17atoms/cm3以下（好ましくは１×１０16atoms/cm3以下）となる。
【００６０】
また逆に前記触媒元素のゲッタリングシンクとなった領域（図５（Ｆ）の工程で形成された不純物領域５２８〜５３３）は高濃度に触媒元素が偏析して５×１０18atoms/cm3以上（代表的には１×１０19〜５×１０20atoms/cm3）の濃度で存在するようになる。
【００６１】
次に、活性層５１９〜５２２を覆ってゲート絶縁膜５３０を形成する。ゲート絶縁膜５３０は、１０〜２００ｎｍ、好ましくは５０〜１５０ｎｍの厚さに形成すれば良い。本実施例では、プラズマＣＶＤ法でＮ2ＯとＳｉＨ4を原料とした窒化酸化珪素膜を１１５ｎｍの厚さに形成する（図６（Ｂ））。
【００６２】
次に、ゲート配線５３５〜５３８として、図示しないが厚さ５０ｎｍの窒化タングステン（ＷＮ）と厚さ３５０ｎｍのタンタル（Ｔａ）との２層の積層膜を形成する（図６（Ｂ））。ゲート配線は単層の導電膜で形成してもよいが、必要に応じて２層、３層といった積層膜とすることが好ましい。
【００６３】
また、本実施例では図６（Ｂ）に示すように、画素回路はダブルゲートとしている。ゲートのリーク対策としてマルチゲート方式を採用することは有効である。なお、ゲート配線としては、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、クロム（Ｃｒ）、シリコン（Ｓｉ）から選ばれた元素、または前記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金、Ｍｏ−Ｔａ合金）を用いることができる。
【００６４】
次に、レジストマスク５４０を形成しゲート配線５３５をマスクとして自己整合的にＰ型不純物元素（本実施例ではボロン）を添加する。こうして形成された不純物領域５４１および５４２には前述のチャネルドープ工程で添加されたボロン濃度よりも５〜１０倍高い濃度（代表的には１×１０16〜５×１０18atoms/cm3、典型的には３×１０17〜３×１０18atoms/cm3）でボロンが添加されるように調節する。なお、本明細書中では上記濃度範囲でＰ型不純物元素を含む不純物領域をＰ型不純物領域（ａ）と定義する（図６（Ｃ））。
【００６５】
次に、レジストマスク５４０を除去した後、第１層間絶縁膜５４３を形成する。第１層間絶縁膜５４３としては、珪素を含む絶縁膜、具体的には窒化珪素膜、酸化珪素膜、窒化酸化珪素膜またはそれらを組み合わせた積層膜で形成すれば良い。また、膜厚は６００ｎｍ〜１．５μｍとすれば良い。本実施例では、プラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏ、ＮＨ3を原料ガスとし、１μｍ厚の窒化酸化珪素膜（但し窒素濃度が２５〜５０atomic%）を用いる。
【００６６】
その後、それぞれの濃度で添加されたＮ型またはＰ型不純物元素を活性化するために熱処理工程を行う。この工程もファーネスアニール法、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）で行うことができる。ここではファーネスアニール法で活性化工程を行う。加熱処理は、窒素雰囲気中において３００〜６５０℃、好ましくは４００〜５５０℃、ここでは５５０℃、４時間の熱処理を行う（図６（Ｄ））。
【００６７】
さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い、活性層を水素化する工程を行う。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【００６８】
その後、ＴＦＴのソース領域及びドレイン領域に達するスルーホール５４５〜５５０を形成し（図６（Ｅ））、ソース配線５５１〜５５４およびドレイン配線５５５〜５５８を形成する（図７（Ａ））。また、図示していないが、本実施例ではこの配線を、Ｔｉ膜を１００ｎｍ、Ｔｉを含むアルミニウム膜３００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続して形成した３層構造の積層膜とする。ここで、ソース配線およびドレイン配線５５１〜５５８は、活性層のＮ型不純物元素が１×１０20〜１×１０21atoms/cm3の濃度で添加された領域に接続される。
【００６９】
次に、配線５５２および５５５〜５５７をマスクとして自己整合的に結晶質珪素膜の不要な部分を除去して、活性層５１９〜５２１を分離形成する（図７（Ｂ））。配線をマスクとして自己整合的に活性層５１９〜５２１をエッチングし分離形成することにより、パターニングのズレ等のプロセスマージンを考慮せずにすむため活性層の面積効率を高めることが可能となる。このエッチング工程により、配線の端面の一部と活性層の端面とが揃う。
【００７０】
次に、パッシベーション膜５６０として、窒化珪素膜、酸化珪素膜、または窒化酸化珪素膜で５０〜５００ｎｍ（代表的には２００〜３００ｎｍ）の厚さで形成する。この時、本実施例では膜の形成に先立ってＨ2、ＮＨ3等水素を含むガスを用いてプラズマ処理を行い、成膜後に熱処理を行う。この前処理により励起された水素が第１層間絶縁膜中に供給され、この状態で熱処理を行うことで、パッシベーション膜５６０の膜質を改善するとともに、第１層間絶縁膜中に添加された水素が下方側に拡散するため、効果的に活性層を水素化することができる（図７（Ｃ））。
【００７１】
また、パッシベーション膜５６０を形成した後に、さらに水素化工程を行っても良い。例えば、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行うと良く、あるいはプラズマ水素化法を用いても同様の効果が得られる。なお、ここで後に画素電極５６４とドレイン配線５５８を接続するためのスルーホールを形成する位置において、パッシベーション膜５６０に開口部を形成しておいても良い。
【００７２】
次に、パッシベーション膜５６０上に有機樹脂からなる第２層間絶縁膜５６１を約１μmの厚さに形成する。有機樹脂としては、ポリイミド、アクリル樹脂、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。有機樹脂膜を用いることの利点は、成膜方法が簡単である点や、比誘電率が低いので、寄生容量を低減できる点、平坦性に優れる点などが挙げられる。なお上述した以外の有機樹脂膜や有機系SiO化合物などを用いることもできる。ここでは、基板に塗布後、熱重合するタイプのポリイミドを用い、３００℃で焼成して形成する。
【００７３】
次に、画素部となる領域において、第２層間絶縁膜５６１上に遮蔽膜５６２を形成する。なお、本明細書中では光と電磁波を遮るという意味で遮蔽膜という文言を用いる。遮蔽膜５６２はアルミニウム（Ａｌ）、チタン（Ｔｉ）、タンタル（Ｔａ）から選ばれた元素でなる膜またはいずれかの元素を主成分とする膜で１００〜３００ｎｍの厚さに形成する。本実施例では1wt%のチタンを含有させたアルミニウム膜を１２５ｎｍの厚さに形成する。
【００７４】
なお図示しないが、第２層間絶縁膜５６１上に酸化シリコン膜等の絶縁膜を５〜５０ｎｍ形成しておくと、この上に形成する遮蔽膜の密着性を高めることができた。また、有機樹脂で形成した第２層間絶縁膜５６１の表面にＣＦ4ガスを用いたプラズマ処理を施すと、表面改質により膜上に形成する遮蔽膜５６２との密着性を向上させることができる。
【００７５】
また、このチタンを含有させたアルミニウム膜を用いて、遮蔽膜だけでなく他の接続配線を形成することも可能である。例えば、駆動回路内で回路間をつなぐ接続配線を形成できる。但し、その場合は遮蔽膜または接続配線を形成する材料を成膜する前に、予め第２層間絶縁膜５６１にスルーホールを形成しておく必要がある。
【００７６】
その後、有機樹脂からなる第３層間絶縁膜５６３を約０．５μmの厚さに形成する。第２層間絶縁膜５６１と同様に、有機樹脂としてはポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。なお上述した以外の有機樹脂膜や有機系SiO化合物などを用いることもできる。ここでは、基板に塗布後、熱重合するタイプのポリイミドを用い、３００℃で焼成して形成する。
【００７７】
次に、第３層間絶縁膜５６３、第２層間絶縁膜５６１及びパッシベーション膜５６０にドレイン配線５５８に達するスルーホールを形成し、画素電極５６４および５６５を形成する。なお、画素電極５６４、５６５はそれぞれ隣接する別の画素の画素電極である。この画素電極５６４、５６５は、透過型液晶表示装置とする場合には透明導電膜を用い、反射型の液晶表示装置とする場合には金属膜を用いれば良い。ここでは透過型の液晶表示装置とするために、ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）膜を１１０ｎｍの厚さにスパッタ法で形成する（図７（Ｄ））。
【００７８】
こうして同一基板上に、駆動回路と画素部とを有するアクティブマトリクス基板が完成される。なお、図７（Ｄ）において、駆動回路にはＰチャネル型ＴＦＴ５６６並びにＮチャネル型ＴＦＴ５６７および５６８が形成され、画素部にはＮチャネル型ＴＦＴでなる画素ＴＦＴ５６９が形成される。
【００７９】
[実施例２]
本実例では、実施例１で作製したアクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製する工程を説明する。図８に示すように、図７（Ｄ）の状態の基板に対し、配向膜１００１を形成する。本実施例では配向膜としてポリイミド膜を用いた。また、対向基板１００２には、対向電極１００３と、配向膜１００４とを形成する。なお、対向基板には必要に応じてカラーフィルターや遮蔽膜を形成しても良い。
【００８０】
次に、配向膜を形成した後、ラビング処理を施して液晶分子がある一定のプレチルト角を持って配向するようにする。そして、画素回路と、駆動回路が形成されたアクティブマトリクス基板と対向基板とを、公知のセル組み工程によってシール材やスペーサ（共に図示せず）などを介して貼りあわせる。その後、両基板の間に液晶１００５を注入し、封止剤（図示せず）によって完全に封止する。液晶には公知の液晶材料を用いれば良い。このようにして図８に示すアクティブマトリクス型液晶表示装置が完成する。
【００８１】
次に、このアクティブマトリクス型液晶表示装置の構成を、図９の斜視図を用いて説明する。尚、図９は、図５〜図７の断面構造図と対応付けるため、共通の符号を用いている。アクティブマトリクス基板は、ガラス基板５００上に形成された、画素部１００６と、ゲート信号駆動回路１００７と、画像（ソース）信号駆動回路１００８で構成される。画素ＴＦＴ５６９はＮチャネル型ＴＦＴであり、周辺に設けられる駆動回路はＣＭＯＳ回路を基本として構成されている。ゲート信号駆動回路１００７と、画像信号駆動回路１００８はそれぞれゲート配線５３８とソース配線５５４で画素部１００６に接続されている。また、ＦＰＣ１００９が接続された外部入出力端子１０１０から駆動回路の入出力端子までの接続配線１０１１、１０１２が設けられている。
【００８２】
［実施例３］
本発明を用いて作製した液晶表示装置は電気器具の表示部として用いることができる。そのような電気器具としては、ビデオカメラ、デジタルカメラ、プロジェクター、プロジェクションＴＶ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置などが挙げられる。それら電気器具の具体例を図１０に示す。
【００８３】
図１０（Ａ）は携帯電話であり、本体２００１、音声出力部２００２、音声入力部２００３、表示部２００４、操作スイッチ２００５、アンテナ２００６で構成される。本発明の液晶表示装置は表示部２００４に用いることができる。
【００８４】
図１０（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６で構成される。本発明の液晶表示装置は表示部２１０２に用いることができる。
【００８５】
図１０（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示部２２０５で構成される。本発明の液晶表示装置は表示部２２０５に用いることができる。
【００８６】
図１０（Ｄ）はゴーグル型ディスプレイであり、本体２３０１、表示部２３０２、アーム部２３０３で構成される。本発明の液晶表示装置は表示部２３０２に用いることができる。
【００８７】
図１０（Ｅ）はリアプロジェクター（プロジェクションＴＶ）であり、本体２４０１、光源２４０２、表示装置２４０３、偏光ビームスプリッタ２４０４、リフレクター２４０５、２４０６、スクリーン２４０７で構成される。本発明は表示装置２４０３に用いることができる。
【００８８】
図１０（Ｆ）はフロントプロジェクターであり、本体２５０１、光源２５０２、表示装置２５０３、光学系２５０４、スクリーン２５０５で構成される。本発明は表示装置２５０３に用いることができる。
【００８９】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電気器具に適用することが可能である。また、本実施例の電気器具は実施例１および２のどのような組み合わせからなる構成を用いても実現することができる。
【００９０】
【発明の効果】
本発明を用いてアクティブマトリクス基板を作製すると、面積効率が高くスループットのよいプロセスでゲッタリングを行うことができる。これによりＴＦＴの集積度が高く、生産性がよくかつ信頼性の高い半導体装置を作製することが可能となる。
【００９１】
さらに、本発明を用いた液晶表示装置を作製することによって、前記液晶表示装置を表示部として用いた電気器具の品質および信頼性をも向上させることができる。
【図面の簡単な説明】
【図１】  本発明におけるゲッタリング処理工程を説明するための図。
【図２】  本発明におけるゲッタリング処理工程を説明するための図。
【図３】  従来のゲッタリング領域の上面図と断面図。
【図４】  従来のゲッタリング領域の上面図と断面図。
【図５】  実施例１の画素部の作製工程を示す図。
【図６】  実施例１の画素部の作製工程を示す図。
【図７】  実施例１の画素部の作製工程を示す図。
【図８】  アクティブマトリクス型液晶表示装置の断面図。
【図９】  アクティブマトリクス型液晶表示装置の斜視図。
【図１０】  電気器具の一例を示す図。
【図１】
0004080168.tif 000002
【図２】
0004080168.tif 000003
【図３】
0004080168.tif 000004
【図４】
0004080168.tif 000005
【図５】
0004080168.tif 000006
【図６】
0004080168.tif 000007
【図７】
0004080168.tif 000008
【図８】
0004080168.tif 000009
【図９】
0004080168.tif 000010
【図１０】
0004080168.tif 000011