(57)【特許請求の範囲】
【請求項１】
被検体を読み取るフォトセンサ部と、該フォトセンサ部を駆動させる駆動信号を供給するドライバ回路部とを有するフォトセンサデバイスを備える読取装置であって、
前記ドライバ回路部の表面の少なくとも一部に、前記フォトセンサ部の表面から連続して配置され、被検体に帯電された静電気を放電するための透明の導電性膜が設けられていることを特徴とする読取装置。
【請求項２】
請求項１記載の読取装置において、
前記フォトセンサデバイスは、ダブルゲートトランジスタを有することを特徴とする読取装置。
【請求項３】
請求項２記載の読取装置において、
前記ドライバ回路部は、前記ダブルゲートトランジスタを駆動するトップゲートドライバ及びボトムゲートドライバであることを特徴とする読取装置。
【請求項４】
請求項３記載の読取装置において、
前記トップゲートドライバ及びボトムゲートドライバは、前記ダブルゲートトランジスタの製造プロセスの少なくとも一部と同一プロセスで製造されることを特徴とする読取装置。
【請求項５】
請求項１記載の読取装置において、
前記導電性膜上に前記被検体を保持する保持手段が設けられていることを特徴とする読取装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、被検体を読み取る装置に関するものであり、特に指紋を読み取る指紋読取装置に関する。
【０００２】
【従来の技術】
従来、被験者の指先の微細な凹凸により指紋の形状を読み取る２次元画像の読取装置として、指紋読取装置が知られている。この指紋読取装置は、指先の指紋を読み取るフォトセンサ部と、該フォトセンサ部の近傍に配置されるとともにフォトセンサ部を駆動させる駆動信号を供給するドライバ回路部とを有するフォトセンサデバイスを備えている。
このような指紋読取装置の中には、指先の指紋を読み取る際に、指先をフォトセンサ部に接触させ、このフォトセンサ部において、指紋を形成する皮膚の凹凸が光学的に認識され、指紋が読み取られるようになっているものや指の凹凸に応じた静電容量の変化を読み取るものがある。
ここで、人間の指はしばしば帯電した状態にあり、指をある物体に接触させた際、指に帯電している数千ボルト程度の静電気が一瞬にして放電することがある。
【０００３】
【発明が解決しようとする課題】
指紋読取装置のドライバ回路部は、高密度実装するために同一基板上に前述のフォトセンサ部と電気的に接続しているとともにフォトセンサ部に近接して配置している場合があり、このような指紋読取装置に指が接触する際に、指とドライバ回路部との間の距離が短くなり、ドライバ回路部上に絶縁膜を覆っていてもこの絶縁膜を介しドライバ回路部に静電気の電圧が印加され、誤作動・損傷する可能性があった。
また、ドライバ回路部は多数のトランジスタで構成されているが、このようなトランジスタの半導体層にアモルファスシリコンやポリシリコンを適用することが提案されているが、アモルファスシリコン及びポリシリコンは可視光に対し、励起する性質を有している。一方、ドライバ回路部の最上層の絶縁膜は、一般に光透過性の材質から構成されているため、ドライバ回路部が強い外光にさらされた場合に、トランジスタの半導体層に電子−正孔対が生成し、これらのキャリアのためにドライバ回路部が誤作動する可能性があった。
【０００４】
そこで、本発明は、ドライバ回路部を静電気及び外光から保護し、ドライバ回路部の損傷・誤作動を防ぐことができる指紋読取装置を提供する。
【０００５】
【課題を解決するための手段】
請求項１記載の発明は、例えば図１に示すように、光学的に被検体を読み取るフォトセンサ部（１０）と、該フォトセンサ部を駆動させる駆動信号を供給するドライバ回路部（トップゲートドライバ１１，ボトムゲートドライバ１２，ドレインドライバ１３）とを有するフォトセンサデバイス（Ｃ）を備える読取装置（指紋読取装置Ａ）であって、前記ドライバ回路部の表面の少なくとも一部に、前記センサ部の表面から連続して配置され、静電気を放電するための透明の導電性膜（透明導電体５１）が設けられていることを特徴とする。
【０００６】
請求項１記載の発明によれば、静電気が帯電した状態の指先がドライバ回路部に接触しても、接触時の静電気がドライバ回路部内に放電されることは無くシールドするので、従って、ドライバ回路部が誤作動・損傷することを防ぐことができる。
【０００９】
【発明の実施の形態】
以下、本発明の指紋読取装置に係る実施の形態について図面を参照して説明する。図１に示すように、指紋読取装置Ａは、指紋を定義づける指先での隆起した凸部と凸部間に配置する線状の凹部とを光学的に読み取る装置であって、指先を所定の位置に保持する指先保持部Ｂと、指先の指紋を読み取るフォトセンサデバイスＣとを備えている。図２は、図１のＸ−Ｘ線断面図である。
【００１０】
指先保持部Ｂは、内周が指先にフィットするような形状に形成され、後述するフォトセンサデバイスＣのセンサやドライバ１１〜１３の半導体層を励起する励起光に対し不透明な部材であって、フォトセンサデバイスＣの表面に載置されるような状態で取り付けられている。
指先保持部Ｂにおいて、指先の腹が接触する部分には、指先の腹程度の大きさに開口された楕円形状の開口部１が形成されている。そして、開口部１の開口した部分に、フォトセンサデバイスＣの後述するフォトセンサ部が配置されるように、指先保持部ＢがフォトセンサデバイスＣ上に配置されて取り付けられている。
また、指先保持部Ｂは、導電性材料から構成されるとともに、指先保持部Ｂから連続した配線２を介して、接地されている。従って、被験者が指先を指先保持部Ｂに接触しても、指先に帯電した静電気によるフォトセンサデバイスＣの誤作動・損傷を防ぐことができる。
【００１１】
フォトセンサデバイスＣは、図１、２に示すように、透明絶縁性基板２０上に設けられた、光学的に指紋を読み取るフォトセンサ部１０と、指先保持部Ｂの下方に配置された、該フォトセンサ部１０を駆動させる駆動信号を供給する各種ドライバ回路部（トップゲートドライバ１１，ボトムゲートドライバ１２，ドレインドライバ１３）と、バックライト３７及び導光板３２とを有する。
【００１２】
フォトセンサ部１０は、図１に示すように、前述した指先保持部Ｂの開口部１の開口した部分に露出した状態で、配置されている。
また、フォトセンサ部１０は、図１に示すように、マトリクス状に配置された複数のダブルゲートトランジスタ１０ａ（以下、ＤＧ−ＴＦＴ１０ａという）により構成されている。
トップゲートドライバ１１，ボトムゲートドライバ１２，ドレインドライバ１３の上方には不透明な指先保持部Ｂが配置されているために、上方から照射される紫外線や各ドライバのトランジスタを励起する波長帯の光を含む外光が直接各ドライバ１１〜１３に入射されることを抑えるので、励起光による各ドライバ１１〜１３のトランジスタへの誤動作や、紫外線による劣化を防止することができる。
【００１３】
図３及び図４に示すように、各ＤＧ−ＴＦＴ１０ａは、ボトムゲート電極２１と、ボトムゲート絶縁膜２２と、半導体層２３と、ブロック絶縁膜２４ａ，２４ｂと、不純物層２５ａ，２５ｂ，２６と、ソース電極２７ａ，２７ｂと、ドレイン電極２８と、トップゲート絶縁膜２９と、トップゲート電極３０と、保護絶縁膜３１とを備える。
【００１４】
ボトムゲート電極２２は、絶縁性基板２０上に形成されている。絶縁性基板２０は、可視光に対して透過性を有するとともに絶縁性を有する。ボトムゲート電極２１及び絶縁性基板２０を被覆するようにして、ボトムゲート絶縁膜２２がボトムゲート電極２１及び絶縁性基板２０上に設けられている。ボトムゲート電極２１に対向するようにして、半導体層２３がボトムゲート絶縁膜２２上に設けられている。この半導体層２３はアモルファスシリコン又はポリシリコン等からなり、この半導体層２３に対して可視光が入射されると、半導体層２３には電子−正孔対が発生するようになっている。
【００１５】
半導体層２３には、ブロック絶縁膜２４ａ，２４ｂが、互いに離れて並列に配設されている。不純物層２５ａは半導体層２３のチャネル長方向の一端部に設けられており、他端部に不純物層２５ｂが設けられている。ブロック絶縁膜２４ａとブロック絶縁膜２４ｂとの間において、不純物層２６が半導体層２３の中央上に設けられており、この不純物層２６は不純物層２５ａ、２５ｂから離れている。そして、不純物層２５ａ，２５ｂ，２６及びブロック絶縁膜２４ａ，２４ｂによって、半導体層２３は覆われるようになっている。平面視して、不純物層２５ａの一部はブロック絶縁膜２４ａ上の一部に重なっており、不純物層２５ｂはブロック絶縁膜２４ｂ上の一部に重なっている。また、不純物層２５ａ，２５ｂ，２６は、ｎ型の不純物イオンがドープされたアモルファスシリコンからなる。
【００１６】
不純物層２５ａ上にソース電極２７ａが設けられており、不純物層２５ｂ上にソース電極２７ｂが設けられており、不純物層２６上にドレイン電極２８が設けられている。平面視して、ソース電極２７ａはブロック絶縁膜２４ａ上の一部に重なっており、ソース電極２７ｂはブロック絶縁膜２４ｂ上の一部に重なっており、ドレイン電極２８はブロック絶縁膜２４ａ，２４ｂ上の一部に重なっている。また、ソース電極２７ａ，２７ｂ、ドレイン電極２８は互いに離れている。トップゲート絶縁膜２９は、ボトムゲート絶縁膜２２、ブロック絶縁膜２４ａ，２４ｂ、ソース電極２７ａ，２７ｂ及びドレイン電極２８を覆うように形成されている。トップゲート絶縁膜２９上には、半導体層２３に対向配置されたトップゲート電極３０が設けられている。トップゲート絶縁膜２９及びトップゲート電極３０上に、保護絶縁膜３１が設けられている。
【００１７】
以上のＤＧ−ＴＦＴ１０ａは、次のような第一及び第二のダブルゲート型フォトセンサが絶縁性基板２０上に並列に配置されてなる構成となっている。すなわち、第一のダブルゲート型フォトセンサは、半導体層２３、ブロック絶縁膜２４ａ、ソース電極２７ａ、ドレイン電極２８、トップゲート絶縁膜２９及びトップゲート電極３０で構成される光キャリア蓄積部と、半導体層２３、ソース電極２７ａ、ドレイン電極２８、ボトムゲート絶縁膜２２及びボトムゲート電極２１で構成されるＭＯＳトランジスタとを備えており、半導体層２３は、光キャリア蓄積部の光生成領域及びＭＯＳトランジスタのチャネル領域として機能している。一方、第二のダブルゲート型フォトセンサは、半導体層２３、ブロック絶縁膜２４ｂ、ソース電極２７ｂ、ドレイン電極２８、トップゲート絶縁膜２９及びトップゲート電極３０で構成される光キャリア蓄積部と、半導体層２３、ソース電極２７ｂ、ドレイン電極２８、ボトムゲート絶縁膜２２、ボトムゲート電極２１で構成されるＭＯＳトランジスタとを備えており、半導体層２３は、光キャリア蓄積部の光生成領域及びＭＯＳトランジスタのチャネル領域として機能している。
【００１８】
そして、ＤＧ−ＴＦＴ１０ａにおいて、図１及び図３に示すように、トップゲート電極３０はトップゲートライン（以下、ＴＧＬという）に、ボトムゲート電極２１はボトムゲートライン（以下、ＢＧＬという）に、ドレイン電極２８はドレインライン（以下、ＤＬという）に、ソース電極２７ａ，２７ｂは接地されたグラウンドライン（以下、ＧＬという）にそれぞれ接続されている。
【００１９】
なお、図１〜４において、ブロック絶縁膜２４ａ，２４ｂ、トップゲート絶縁膜２９、トップゲート電極３０上に設けられた保護絶縁膜３１は、窒化シリコン等の透光性の絶縁膜からなり、また、トップゲート電極３０及びＴＧＬはＩＴＯ（Indium-Tin-Oxide）等の透光性の導電性材料からなり、ともに可視光に対し高い透過率を示す。一方、ソース電極２７ａ，２７ｂ、ドレイン電極２８、ボトムゲート電極２１及びＢＧＬは、クロム、クロム合金、アルミ、アルミ合金等から選択された可視光の透過を遮断する材質により構成されている。
なお、保護絶縁膜３１は、図１に示す指先支持部Ｂの開口部１から露出し、指先の凸部が接触する箇所となる。
【００２０】
また、図２及び図４に示すように、絶縁性基板２０の下方には、平面形状の導光板３２及び導光板３２の周囲に配置されたバックライト３７とから構成され、導光板３２はバックライト３７が配置された側面及び上面を除き、反射部材で覆われ、バックライト３７は、コントローラ１４に従いＤＧ−ＴＦＴ１０ａが励起する波長域の光を導光板３２に照射する。
【００２１】
上述したフォトセンサ部１０は、指先保持部Ｂの開口部１及びその周辺にマトリクス状にＤＧ−ＴＦＴ１０ａが配置される状態になっている。
そして、指紋照合時に帯電した指先が指先保持部Ｂに接触し保持されると、指先を介して放電されるとともに、指の容量による電圧変化又は電流変化を後述するコントローラ１４が検知し、フォトセンス、すなわち指紋読取処理するためにバックライト３７を発光するとともに制御信号Ｔｃｎｔをトップゲートドライバ１１に、制御信号Ｂｃｎｔをボトムゲートドライバ１２に、制御信号Ｄｃｎｔをドレインドライバ１３に、送信する。コントローラ１４は、指特有のキャパシタによる電気的変位を読み取り制御信号Ｔｃｎｔ、制御信号Ｂｃｎｔ、制御信号Ｄｃｎｔを出力することが可能であるのみならず指以外の指とは異なるキャパシタの被検体が接触した場合の電気的変位を読み取り、被検体が指でないことを認証して制御信号Ｔｃｎｔ、制御信号Ｂｃｎｔ、制御信号Ｄｃｎｔを出力しないようにすることが可能である。
【００２２】
ここで、図１に示すように、トップゲートドライバ１１は、フォトセンサ部１０のＴＧＬに接続され、駆動信号を各ＴＧＬに順次選択的に出力するシフトレジスタであって、コントローラ１４から出力される制御信号群Ｔｃｎｔに応じて、複数のＴＧＬに適宜リセット電圧（＋２５〔Ｖ〕）又はキャリア蓄積電圧（−１５〔Ｖ〕）を印加するものである。
ボトムゲートドライバ１２は、フォトセンサ部１０のＢＧＬに接続され、駆動信号を各ＢＧＬに順次選択的に出力するシフトレジスタであって、コントローラ１４から出力される制御信号群Ｂｃｎｔに応じて複数のＢＧＬに適宜チャネル形成用電圧（＋１０〔Ｖ〕）又はチャネル非形成用電圧（±０〔Ｖ〕）を印加するものである。
ドレインドライバ１３は、フォトセンサ部１０のＤＬに接続され、コントローラ１４から出力される制御信号群Ｄｃｎｔに応じて全てのＤＬに基準電圧（＋１０〔Ｖ〕）を印加することで、電荷をプリチャージさせる。そして、ドレインドライバ１３は、プリチャージ後の所定期間において、各ダブルゲートトランジスタ１０ａでの入射された光量に応じて変位するＤＬ電圧又は各ＤＧ−ＴＦＴ１０ａのソース−ドレイン間を流れるドレイン電流を検知し、データ信号ＤＡＴＡとしてコントローラ１４に出力するものである。
【００２３】
コントローラ１４は、制御信号群Ｔｃｎｔ，Ｂｃｎｔによってそれぞれトップゲートドライバ１１，ボトムゲートドライバ１２を制御して、両ドライバから行毎に所定のタイミングで所定レベルの信号を出力させる。これにより、フォトセンサ部１０の各行を順次リセット状態、フォトセンス状態、読み出し状態とさせる。コントローラ１４は、また、制御信号群Ｄｃｎｔによりドレインドライバ１３にＤＬの電位変化を読み出させ、データ信号ＤＡＴＡとして順次取り込んでいくものである。
【００２４】
次に、フォトセンスについて詳細に説明すると、フォトセンサ部１０を構成するＤＧ−ＴＦＴ１０ａはトップゲート電極３０に印加されている電圧が＋２５〔Ｖ〕で、ボトムゲート電極２１に印加されている電圧が±０〔Ｖ〕であると、トップゲート電極３０と半導体層２３との間に配置される窒化シリコンからなるトップゲート絶縁膜２９と半導体層２３とに蓄積されている正孔が吐出され、リセット状態とされる。ＤＧ−ＴＦＴ１０ａは、ソース電極２７ａ，２７ｂとドレイン電極２８間が±０〔Ｖ〕、トップゲート電極３０に印加されている電圧が−１５〔Ｖ〕、ボトムゲート電極３０に印加されている電圧が±０〔Ｖ〕の場合、半導体層２３への光の入射によって発生した電子−正孔対のうちの正孔が半導体層２３及びトップゲート絶縁膜２９に蓄積されるフォトセンス状態となる。この所定期間に蓄積される正孔の量は光量に依存している。
【００２５】
フォトセンス状態において、バックライト３２がＤＧ−ＴＦＴ１０ａに向け光を照射するが、このままではＤＧ−ＴＦＴ１０ａの半導体層２３の下方に位置するボトムゲート電極２１が遮光するので、半導体層２３には充分なキャリアが生成されない。このとき、ＤＧ−ＴＦＴ１０ａ上方の保護絶縁膜３１上に指先を載置すると、指紋の紋様に沿った指先の凹部の直下にあたる半導体層２３には、保護絶縁膜３１等で反射された光があまり入射されない。
【００２６】
このように光の入射量が少なくて充分な量の正孔が半導体層２３に蓄積されずに、トップゲート電極３０に印加されている電圧が−１５〔Ｖ〕で、ボトムゲート電極に印加されている電圧が＋１０〔Ｖ〕となると、トップゲート電極３０の電界により半導体層内に空乏層が広がり、ｎチャネルがピンチオフされ、半導体層２３が高抵抗となる。一方、フォトセンス状態において、指先の凸部の直下にあたるＤＧ−ＴＦＴ１０ａの半導体層２３には、保護絶縁膜３１等で反射された光が入射されるとともに、充分な量の正孔が半導体層内に蓄積された状態で、このような電圧が印加された場合は、蓄積されている正孔がトップゲート電極３０に引き寄せられて保持されることにより、この正孔の電荷がトップゲート電極３０の電界を緩和するので、半導体層２３のボトムゲート電極２１側にｎチャネルが形成され、半導体層２３が低抵抗となる。これらの読み出し状態における半導体層２３の抵抗値の違いが、ＤＬの電位の変化となって現れる。
【００２７】
さらに上述したフォトセンスに関して、フォトセンサ部１０を構成するＤＧ−ＴＦＴ１０ａの駆動原理について、図５（ａ）〜（ｆ）の模式図を参照して説明する。
【００２８】
ＤＧ−ＴＦＴ１０ａの半導体層２３のチャネル形成領域は、不純物層２５ａ、２６間及び不純物層２５ｂ、２６間のブロック絶縁膜２４ａ，２４ｂの下に発生するため、チャネル長はブロック絶縁膜２４ａ，２４ｂのチャネル長方向の長さに等しい。したがって、図５（ａ）に示すように、ボトムゲート電極２１（ＢＧ）に印加されている電圧が±０〔Ｖ〕であるときは、トップゲート電極３０（ＴＧ）に印加されている電圧が＋２５〔Ｖ〕であっても、ソース、ドレイン電極２７ａ，２７ｂ，２８の直下の半導体層２３では、トップゲート電極３０（ＴＧ）に印加されている電圧でなく、ソース、ドレイン電極２７ａ，２７ｂ，２８の印加電圧に、より強く影響されるので半導体層２３にはチャネル長方向に連続したｎチャネルが形成されず、ドレイン電極２８（Ｄ）に＋１０〔Ｖ〕の電圧が印加されても、ドレイン電極２８（Ｄ）とソース電極２７ａ，２７ｂ（Ｓ）との間に電流は流れない。また、この状態では、後述するように半導体層２３及び半導体層２３のチャネル領域直上のブロック絶縁膜２４ａ，２４ｂに蓄積された正孔が同じ極性のトップゲート電極３０（ＴＧ）の電圧により反発し、吐出される。以下、この状態をリセット状態という。
【００２９】
図５（ｂ）に示すように、トップゲート電極３０（ＴＧ）に印加されている電圧が−１５〔Ｖ〕であり、ボトムゲート電極２１（ＢＧ）に印加されている電圧が±０〔Ｖ〕であるときは、半導体層２３にはｎチャネルが形成されず、ドレイン電極２８（Ｄ）に＋１０〔Ｖ〕の電圧が印加されても、ドレイン電極２８（Ｄ）とソース電極２７ａ，２７ｂ（Ｓ）との間に電流は流れない。
【００３０】
このように、半導体層２３のチャネル領域の両端とトップゲート電極３０（ＴＧ）との間にそれぞれドレイン電極２８（Ｄ）とソース電極２７ａ，２７ｂ（Ｓ）が配置されているため、チャネル領域の両端は、ドレイン電極２８（Ｄ）とソース電極２７ａ，２７ｂ（Ｓ）との電界に影響されるため、トップゲート電極３０（ＴＧ）のみの電界では連続したチャネルを形成することができない。従って、ボトムゲート電極２１（ＢＧ）に印加されている電圧が±０〔Ｖ〕である場合には、トップゲート電極３０（ＴＧ）に印加されている電圧の如何に関わらず、半導体層２３にチャネルが形成されることはない。
【００３１】
図５（ｃ）に示すように、トップゲート電極３０（ＴＧ）に印加されている電圧が＋２５〔Ｖ〕であり、ボトムゲート電極２１（ＢＧ）に印加されている電圧が＋１０（Ｖ）であるときは、半導体層２３のボトムゲート電極２１（ＢＧ）側にｎチャネルが形成される。これにより、半導体層２３が低抵抗化し、ドレイン電極２８に＋１０〔Ｖ〕の電圧が印加されると、ドレイン電極２８（Ｄ）とソース電極２７ａ，２７ｂ（Ｓ）との間に電流が流れる。
【００３２】
図５（ｄ）に示すように、後述するように半導体層２３内に十分な量の正孔が蓄積されず、トップゲート電極３０（ＴＧ）に印加されている電圧が−１５〔Ｖ〕であると、ボトムゲート電極２１（ＢＧ）に印加されている電圧が＋１０〔Ｖ〕であっても、半導体層２３の内部に空乏層が広がり、ｎチャネルがピンチオフされて、半導体層２３が高抵抗化する。このため、ドレイン電極２８に＋１０〔Ｖ〕の電圧が印加されても、ドレイン電極２８（Ｄ）とソース電極２７ａ，２７ｂ（Ｓ）との間に電流が流れない。以下、この状態を第１の読み出し状態という。
【００３３】
半導体層２３には入射された励起光の光量に応じて電子−正孔対が生じる。このとき図５（ｅ）に示すように、トップゲート電極３０（ＴＧ）に印加されている電圧が−１５〔Ｖ〕であり、ボトムゲート電極２１（ＢＧ）に印加されている電圧が±０〔Ｖ〕であると、電子−正孔対のうち正極性の正孔が半導体層２３及び半導体層２３のチャネル領域直上のブロック絶縁膜２４ａ，２４ｂに蓄積される。以下、上述したリセット状態となり、後述する読み出し状態となるまでにおけるこの状態をフォトセンス状態という。なお、こうしてトップゲート電極３０（ＴＧ）の電界に応じて半導体層２３内に蓄積された正孔は、リセット状態となるまで半導体層２３から吐出されることはない。
【００３４】
図５（ｆ）に示すように、トップゲート電極３０（ＴＧ）に印加されている電圧が−１５〔Ｖ〕であり、ボトムゲート電極２１（ＢＧ）に印加されている電圧が＋１０（Ｖ）であっても、半導体層２３内に正孔が蓄積されている場合には、蓄積されている正孔が負電圧の印加されているトップゲート電極３０（ＴＧ）に引き寄せられて保持され、トップゲート電極３０（ＴＧ）に印加されている負電圧が半導体層２３に及ぼす影響を緩和する方向に働く。このため、半導体層２３のボトムゲート電極２１（ＢＧ）側にｎチャネルが形成され、半導体層２３が低抵抗化して、ドレイン電極２８に＋１０（Ｖ）の電圧が供給されると、ドレイン電極２８（Ｄ）とソース電極２７ａ，２７ｂ（Ｓ）との間に電流が流れる。以下、この状態を第２の読み出し状態という。
【００３５】
ここで、トップゲートドライバ１１，ボトムゲートドライバ１２，ドレインドライバ１３を備えるドライバ回路部は、基本構成として複数のＴＦＴ（Thin Film Transistor）を備えている。各ＴＦＴは、いずれもｎチャネルＭＯＳ型の電界効果トランジスタで構成され、ゲート絶縁膜に窒化シリコンを用い、半導体層にアモルファスシリコンを用いている。上記各ＴＦＴは、ＤＧ−ＴＦＴ１０ａとともに同じ製造プロセス中に製造され、概ねＤＧ−ＴＦＴ１０ａと同じ構造である。
具体的には、図４に示すＤＧ−ＴＦＴ１０ａの断面構造を参照して説明すると、上述したドライバ回路部は、トップゲート電極３０が積層されていないトランジスタ群３４（図２参照）を備えている。トランジスタ群３４の各トランジスタは、基本構造は概ね同じであるが後述するようにその機能により寸法、形状が異なるように設計されている。
そして、ドライバ回路部に備えられるトランジスタ群３４の最上層に配置された保護絶縁膜３１を覆うように、指先保持部Ｂが設けられている。ここで保護絶縁膜３１はドライバ回路部の最上面を平坦化するとともに静電気等から保護するような厚さに堆積されている。この指先保持部Ｂは、不透明な導電体から構成されるとともに、接地された状態となっている。
【００３６】
ここで、上述したトップゲートドライバ１１及びボトムゲートドライバ１２（図１参照）について、詳細に説明する。なお、トップゲートドライバ１１及びボトムゲートドライバ１２は、図６に示すシフトレジスタが適用されたものである。フォトセンサ部１０に配設されたＤＧ−ＴＦＴ１０ａの行数（ＴＧＬ、ＢＧＬの数）をｎとすると、トップゲートドライバ１１及びボトムゲートドライバ１２は、図６に示すように、ゲート信号を出力するｎ個の段ＲＳ（１）〜ＲＳ（ｎ）と、段ＲＳ（ｎ）等を制御するためのダミー段ＲＳ（ｎ＋１）及びダミー段ＲＳ（ｎ＋２）とから構成される。なお、図６に示すシフトレジスタは、ｎが２以上の偶数である場合の構成を示すものである。また、段ＲＳ（１）は一段目、段ＲＳ（２）は二段目、…、段ＲＳ（ｎ）はｎ段目、段ＲＳ（ｎ＋１）はｎ＋１段目、段ＲＳ（ｎ＋２）はｎ＋２段目をそれぞれ示すものである。
【００３７】
一番目の段ＲＳ（１）には、コントローラ１４からのスタート信号Ｄｓｔが入力される。図６に示すシフトレジスタがトップゲートドライバ１１である場合、スタート信号Ｄｓｔのハイレベルは＋２５〔Ｖ〕であり、スタート信号Ｄｓｔのローレベルは−１５〔Ｖ〕である。一方、図６に示すシフトレジスタがボトムゲートドライバ１２である場合、スタート信号Ｄｓｔのハイレベルは＋１０〔Ｖ〕であり、スタート信号Ｄｓｔのローレベルは−１５〔Ｖ〕である。
【００３８】
また、二番目以降の段ＲＳ（２）〜段ＲＳ（ｎ）には、それぞれの前段ＲＳ（１）〜段ＲＳ（ｎ−１）からの出力信号ＯＵＴ（１）〜ＯＵＴ（ｎ−１）が入力信号として入力される。図６に示すシフトレジスタがトップゲートドライバ１１である場合、各段の出力信号ＯＵＴ（１）〜出力信号ＯＵＴ（ｎ）が、対応する１〜ｎ行目のＴＧＬに出力される。一方、図６に示すシフトレジスタがボトムゲートドライバ１２である場合、各段の出力信号ＯＵＴ（１）〜出力信号ＯＵＴ（ｎ）が、対応する１〜ｎ行目のＢＧＬに出力される。
【００３９】
さらに、段ＲＳ（ｎ＋２）以外の段ＲＳ（１）〜段ＲＳ（ｎ＋１）には、それぞれの後段ＲＳ（２）〜段ＲＳ（ｎ＋２）からの出力信号ＯＵＴ（２）〜ＯＵＴ（ｎ＋２）がリセット信号として入力される。段ＲＳ（ｎ＋２）には、コントローラ１４からのリセット信号Ｄｅｎｔが入力される。図６に示すシフトレジスタがトップゲートドライバ１１である場合、リセット信号Ｄｅｎｔのハイレベルは＋２５〔Ｖ〕であり、リセット信号Ｄｅｎｔのローレベルは−１５〔Ｖ〕である。一方、図６に示すシフトレジスタがボトムゲートドライバ１２である場合、リセット信号Ｄｅｎｔのハイレベルは＋１０〔Ｖ〕であり、リセット信号Ｄｅｎｔのローレベルは−１５〔Ｖ〕である。
【００４０】
各段ＲＳ（ｋ）（ｋは１〜ｎ＋２の任意の整数）には、コントローラ１４から基準電圧Ｖｓｓが印加される。図６に示すシフトレジスタがトップゲートドライバ１１である場合、基準電圧Ｖｓｓのレベルは−１５〔Ｖ〕である。一方、図６に示すシフトレジスタがボトムゲートドライバ１２である場合、基準電圧Ｖｓｓのレベルは±０〔Ｖ〕である。
また各段ＲＳ（ｋ）には、コントローラ１４から定電圧Ｖｄｄが印加される。図６に示すシフトレジスタがトップゲートドライバ１１である場合、定電圧Ｖｄｄのレベルは＋２５〔Ｖ〕である。一方、図６に示すシフトレジスタがボトムゲートドライバ１２である場合、定電圧Ｖｄｄのレベルは＋１０〔Ｖ〕である。
【００４１】
奇数番目の段ＲＳ（ｋ）には、コントローラ１４からのクロック信号ＣＫ１が入力される。また、偶数番目の段ＲＳ（ｋ）には、クロック信号ＣＫ２が入力される。クロック信号ＣＫ１，ＣＫ２はそれぞれ、シフトレジスタの出力信号をシフトしていくタイムスロットのうちの所定期間、タイムスロット毎に交互にハイレベルとなる。すなわち、一のタイムスロットのうちの所定の間クロック信号ＣＫ１がハイレベルとなった場合、そのタイムスロットの間ではクロック信号ＣＫ２がローレベルとなり、次のタイムスロットの間ではクロック信号ＣＫ１がローレベルであるとともに所定期間の間クロック信号ＣＫ２がハイレベルとなる。
【００４２】
図６に示すシフトレジスタがトップゲートドライバ１１である場合、クロック信号ＣＫ１，ＣＫ２は、ハイレベルが＋２５〔Ｖ〕、ローレベルが−１５〔Ｖ〕である。一方、図６に示すシフトレジスタがボトムゲートドライバ１２である場合、ハイレベルが＋１０〔Ｖ〕、ローレベルが±０〔Ｖ〕である。
【００４３】
そして、図６に示すように、トップゲートドライバ１１及びボトムゲートドライバ１２を構成する上述したシフトレジスタの各段ＲＳ（ｋ）は、基本構成として、トランジスタ群３４である六つのＴＦＴ４１〜４６を備えている。なお、ＴＦＴ４１〜４６は、いずれもｎチャネルＭＯＳ型の電界効果トランジスタであり、ゲート絶縁膜に窒化シリコンが用いられ、半導体層にアモルファスシリコンが用いられている。
【００４４】
図６及び図７に示すように、一番目の段ＲＳ（１）のゲート電極及びドレイン電極には、スタート信号Ｄｓｔが入力されている。一番目の段ＲＳ（１）以外の各段ＲＳ（ｋ）のＴＦＴ４１のゲート電極及びドレイン電極は、前段ＲＳ（ｋ−１）のＴＦＴ４５のソース電極に接続され、ＴＦＴ４１のソース電極は、ＴＦＴ４４のゲート電極、ＴＦＴ４２のドレイン電極及びＴＦＴ４３のゲート電極に接続されている。各段ＲＳ（ｋ）のＴＦＴ４１のソース電極、ＴＦＴ４４のゲート電極、ＴＦＴ４２のドレイン電極、ＴＦＴ４３のゲート電極に接続される配線には、この配線自体に関係するＴＦＴ４１〜４４の寄生容量やこの配線自体によって、電荷を蓄積するための容量Ｃａ（ｋ）が形成される。
【００４５】
ＴＦＴ４３のドレイン電極は、ＴＦＴ４６のソース電極及びＴＦＴ４５のゲート電極に接続され、ＴＦＴ４２のソース電極及びＴＦＴ４３のソース電極には基準電圧Ｖｓｓが印加されている。そして、ＴＦＴ４６のゲート電極及びドレイン電極には、定電圧Ｖｄｄが印加されている。
また、奇数段のＴＦＴ４４のドレイン電極にはクロック信号ＣＫ１が入力され、偶数段のＴＦＴ４４のドレイン電極にはクロック信号ＣＫ２が入力されている。各段のＴＦＴ４４のソース電極は、ＴＦＴ４５のドレイン電極に接続され、ＴＦＴ４５のソース電極には、基準電圧Ｖｓｓが印加されている。ＴＦＴ４２のゲート電極には、次段からの出力信号ＯＵＴ（ｋ＋１）が入力されている。
【００４６】
次に、各段ＲＳ（ｋ）に備えられているＴＦＴ４１〜４６の機能を説明する。
ＴＦＴ４１のゲート電極及びドレイン電極には、前段ＲＳ（ｋ−１）からの出力信号ＯＵＴ（ｋ−１）が入力されているか（この場合、ｋは２〜ｎ＋２）、或いは、コントローラ１４からスタート信号Ｄｓｔが入力されている（この場合、ｋは１）。出力信号ＯＵＴ（ｋ−１）又はスタート信号Ｄｓｔがハイレベルになった場合に、ＴＦＴ４１はオン状態となり、ドレイン電極からソース電極に電流が流れ、ＴＦＴ４１はハイレベルの出力信号ＯＵＴ（ｋ−１）またはスタート信号Ｄｓｔをソース電極に出力するようになっている。
ここで、ＴＦＴ４２がオフ状態である場合には、ＴＦＴ４１のソース電極から出力されたハイレベルの出力信号ＯＵＴ（ｋ−１）またはスタート信号Ｄｓｔにより、容量Ｃａ（ｋ）が蓄積されるようになっている。一方、出力信号ＯＵＴ（ｋ−１）又はスタート信号Ｄｓｔがローレベルになった場合に、ＴＦＴ４１はオフ状態となり、ＴＦＴ４１のドレイン電極〜ソース電極に電流が流れないようになっている。
【００４７】
ＴＦＴ４６のゲート電極及びドレイン電極には、定電圧Ｖｄｄが印加されている。これにより、ＴＦＴ４６は常にオン状態となっており、ＴＦＴ４６のドレイン電極〜ソース電極に電流が流れ、ＴＦＴ４６は略定電圧Ｖｄｄレベルの信号をソース電極に出力するようになっている。ＴＦＴ４６は、定電圧Ｖｄｄを分圧する負荷としての機能を有する。
【００４８】
ＴＦＴ４３は、容量Ｃａ（ｋ）に電荷が蓄積されていないときにオフ状態となり、ＴＦＴ４６から出力された定電圧Ｖｄｄレベルの信号によって容量Ｃｂ（ｋ）が蓄積するようになっている。一方、ＴＦＴ４３は、容量Ｃａ（ｋ）に電荷が蓄積されているときにオン状態となり、ＴＦＴ４３のドレイン電極〜ソース電極に電流が流れることにより、ＴＦＴ４３は容量Ｃｂ（ｋ）に蓄積された電荷を排出するようになっている。
【００４９】
ＴＦＴ４５は、容量Ｃｂ（ｋ）に電荷が蓄積されていないときにオフ状態となり、容量Ｃｂ（ｋ）に電荷が蓄積されているときにオン状態となる。ＴＦＴ４４は、容量Ｃａ（ｋ）に電荷が蓄積されているときにオン状態となり、容量Ｃａ（ｋ）に電荷が蓄積されていないときにオフ状態となる。従って、ＴＦＴ４５がオフ状態のときにはＴＦＴ４４はオン状態となり、ＴＦＴ４５がオン状態のときにはＴＦＴ４４はオフ状態となるようになっている。
【００５０】
ＴＦＴ４５のソース電極には、基準電圧Ｖｓｓが印加されている。オン状態となったＴＦＴ４５は、基準電圧Ｖｓｓレベル（ローレベル）の信号を、ドレイン電極から当該段ＲＳ（ｋ）の出力信号ＯＵＴ（ｋ）として出力するようになっている。オフ状態となったＴＦＴ４５は、ＴＦＴ４４のソース電極から出力された信号のレベルを当該段ＲＳ（ｋ）の出力信号ＯＵＴ（ｋ）として出力するようになっている。
【００５１】
ＴＦＴ４４のドレイン電極には、クロック信号ＣＫ１又はＣＫ２が入力されている。ＴＦＴ４４がオフ状態である場合には、ＴＦＴ４４は、ドレイン電極に入力されたクロック信号ＣＫ１又はＣＫ２の出力を遮断するようになっている。
ＴＦＴ４４がオン状態である場合に、ＴＦＴ４４は、ローレベルのクロック信号ＣＫ１又はＣＫ２をソース電極に出力するようになっている。ここで、ＴＦＴ４４がオン状態である場合には、ＴＦＴ４５がオフ状態であるから、ローレベルのクロック信号ＣＫ１又はＣＫ２が当該段ＲＳ（ｋ）の出力信号ＯＵＴ（ｋ）として出力される。
一方、ＴＦＴ４４がオン状態である場合に、ハイレベルのクロック信号ＣＫ１又はＣＫ２がドレイン電極に入力されると、ゲート電極及びソース電極並びにそれらの間のゲート絶縁膜からなる寄生容量に電荷が蓄積される。すなわち、ブートストラップ効果によって、容量Ｃａ（ｋ）の電位が上昇して、容量Ｃａ（ｋ）の電位がゲート飽和電圧にまで達すると、ＴＦＴ４４のソース−ドレイン電流が飽和するようになっている。これにより、オン状態のＴＦＴ４４は、ハイレベルのクロック信号ＣＫ１又はＣＫ２と略同電位となる信号を、ソース電極に出力するようになっている。ここで、ＴＦＴ４４がオン状態である場合には、ＴＦＴ４５がオフ状態であるから、ハイレベルのクロック信号ＣＫ１又はＣＫ２が、当該段ＲＳ（ｋ）の出力信号ＯＵＴ（ｋ）として出力される。
【００５２】
ＴＦＴ４２のゲート電極には、次の段ＲＳ（ｋ＋１）（この場合、ｋは１〜ｎ＋１）の出力信号ＯＵＴ（ｋ＋１）が入力される。ＴＦＴ４２は、ゲート電極に入力される出力信号ＯＵＴ（ｋ＋１）がハイレベルの場合にオン状態となり、容量Ｃａ（ｋ）に蓄積された電荷を排出するようになっている。
【００５３】
なお、ダミー段ＲＳ（ｎ＋２）のＴＦＴ４２においては、リセット信号Ｄｅｎｄが、コントローラ１４からＴＦＴ４２のゲート電極に入力されるが、次の走査での三番目の出力信号ＯＵＴ（３）を代用してもよい。
【００５４】
次に、上述したトップゲートドライバ１１及びボトムゲートドライバ１２の動作について図８を参照して説明する。図中、１つのＴ分の期間が一選択期間である。なお、トップゲートドライバ１１とボトムゲートドライバ１２とは、実質的には信号の入力タイミングと基準電圧Ｖｓｓのレベルが異なり、これに合わせて出力信号の出力タイミングとレベルとが異なるだけなので、ボトムゲートドライバ１２については、トップゲートドライバ１１と異なる部分だけを説明することとする。
【００５５】
図８に示すように、タイミングＴ０において、ハイレベル（＋２５〔Ｖ〕）のスタート信号Ｄｓｔがコントローラ１４から一番目の段ＲＳ（１）に入力される。スタート信号Ｄｓｔは、一水平期間が終了するタイミングＴ１までの所定期間においてハイレベルのままとなっている。
【００５６】
タイミングＴ０では、ＴＦＴ４１がオン状態となり、ＴＦＴ４１のドレイン電極に入力されたハイレベルの入力信号（スタート信号Ｄｓｔ）がソース電極から出力される。ＴＦＴ４２がオフ状態となっているため、ＴＦＴ４１のソース電極から出力されたハイレベルの入力信号によって、容量Ｃａ（１）に電荷が蓄積される。容量Ｃａ（１）に電荷が蓄積されることによって、容量Ｃａ（１）の電位が上昇し、ＴＦＴ４３，４４がそれぞれオン状態となる。そして、ハイレベルのスタート信号Ｄｓｔが入力されている期間はオン状態のＴＦＴ４４のドレイン電極にローレベル（−１５〔Ｖ〕）のクロック信号ＣＫ１が入力され、このローレベルのクロック信号ＣＫ１が当該段ＲＳ（１）の出力信号ＯＵＴ（１）として出力される。
【００５７】
タイミングＴ０後タイミングＴ１の前に、スタート信号Ｄｓｔがローレベルとなり、ＴＦＴ４３，４４がオフ状態となる。なお、この場合、容量Ｃａ（１）には電荷が蓄積されている。ＴＦＴ４４がオフ状態となることによって、ＴＦＴ４６のソース電極に定電圧Ｖｄｄレベル（＋２５〔Ｖ〕）の信号が出力され、容量Ｃｂ（１）に電荷が蓄積される。容量Ｃｂ（１）に電荷が蓄積されることによって、ＴＦＴ４５がオン状態となり、これにより、基準電圧Ｖｓｓレベル（−１５〔Ｖ〕）の信号が当該段ＲＳ（１）の出力信号ＯＵＴ（１）として出力される。
【００５８】
次に、タイミングＴ１でクロック信号ＣＫ１がハイレベル（＋２５〔Ｖ〕）になる。すると、ＴＦＴ４４のゲート電極及びソース電極並びにそれらの間のゲート絶縁膜からなる寄生容量がチャージアップされる。すなわち、容量Ｃａ（１）がチャージアップされ、ブートストラップ効果によって容量Ｃａ（１）の電位がゲート飽和電圧に達すると、ＴＦＴ４４のドレイン電極とソース電極との間に流れる電流が飽和する。これにより、当該段ＲＳ（１）から出力される出力信号ＯＵＴ（１）は、クロック信号ＣＫ１と略同電位の＋２５〔Ｖ〕となり、ハイレベルである。なお、クロック信号ＣＫ１がハイレベルである期間は、ＴＦＴ４４の寄生容量がチャージアップされることにより、容量Ｃａ（１）の電位も略＋４５〔Ｖ〕にまで達する。
【００５９】
次に、タイミングＴ１後タイミングＴ２の前に、クロック信号ＣＫ１がローレベル（−１５〔Ｖ〕）になる。これにより、出力信号ＯＵＴ（１）のレベルも略−１５〔Ｖ〕となる。また、ＴＦＴ４４の寄生容量へチャージされた電荷が放出され、容量Ｃａ（１）の電位が低下する。
【００６０】
また、タイミングＴ１からＴ２までの所定期間、一番目の段ＲＳ（１）から出力されているハイレベルの出力信号ＯＵＴ（１）は、二番目の段ＲＳ（２）のＴＦＴ４１のゲート電極及びドレイン電極に入力されている。これにより、一番目の段ＲＳ（１）にハイレベルのスタート信号Ｄｓｔが入力された場合と同様に、二番目の段ＲＳ（２）の容量Ｃａ（２）に電荷が蓄積される。タイミングＴ１からＴ２までの一部の間、二番目の段ＲＳ（２）においては、ＴＦＴ４４がオン状態、ＴＦＴ４５がオフ状態となる。そして、ハイレベルの入力信号（出力信号ＯＵＴ（１））が入力されている期間は、オン状態のＴＦＴ４４のドレイン電極にローレベル（−１５〔Ｖ〕）のクロック信号ＣＫ２が入力され、このローレベルのクロック信号ＣＫ２が当該段ＲＳ（２）の出力信号ＯＵＴ（２）として出力される。
【００６１】
次に、タイミングＴ２になると、クロック信号ＣＫ２がハイレベル（＋２５〔Ｖ〕）になる。すると、段ＲＳ（２）のＴＦＴ４４のゲート電極及びソース電極並びにそれらの間のゲート絶縁膜からなる寄生容量がチャージアップされる。すなわち、容量Ｃａ（２）がチャージアップされ、ブートストラップ効果によって容量Ｃａ（２）の電位がゲート飽和電圧に達すると、ＴＦＴ４４のドレイン電極とソース電極との間に流れる電流が飽和する。これにより、当該段ＲＳ（２）から出力される出力信号ＯＵＴ（２）は、クロック信号ＣＫ２と略同電位の＋２５〔Ｖ〕となり、ハイレベルである。なお、クロック信号ＣＫ２がハイレベルである期間は、ＴＦＴ４４の寄生容量がチャージアップされることにより、容量Ｃａ（２）の電位も略＋４５〔Ｖ〕にまで達する。
【００６２】
また、タイミングＴ２後タイミングＴ３前において、ハイレベルの出力信号ＯＵＴ（２）が、一番目の段ＲＳ（１）のＴＦＴ４２のゲート電極に入力される。これにより、段ＲＳ（１）の容量Ｃａ（１）の電位は基準電圧Ｖｓｓとなる。
【００６３】
次に、タイミングＴ２後タイミングＴ３の前に、クロック信号ＣＫ２がローレベル（−１５〔Ｖ〕）になる。これにより、出力信号ＯＵＴ（２）のレベルも略−１５〔Ｖ〕となる。また、ＴＦＴ４４の寄生容量へチャージされた電荷が放出され、容量Ｃａ（２）の電位が低下する。
【００６４】
以下同様に、次のタイミングＴ１までの間で、一走査期間Ｑ以内に、各段の出力信号ＯＵＴ（１）〜ＯＵＴ（ｎ）が順次ハイレベルとなる。すなわち、ハイレベルの出力信号の出力される段が順次次の段にシフトしていくようになっている。ハイレベルの出力信号ＯＵＴ（１）〜ＯＵＴ（ｎ）は、次段にシフトされても逓減することがない。そして、一走査期間Ｑ後に再びスタート信号Ｄｓｔがハイレベルとなり、以降の段ＲＳ（１）〜段ＲＳ（ｎ）で上述の動作が繰り返されるようになっている。
【００６５】
なお、ＴＧＬの最終段ＲＳ（ｎ）において、ハイレベルの出力信号ＯＵＴ（ｎ）が次段のダミーＲＳ（ｎ＋１）に出力された後も、容量Ｃａ（ｎ）の電位はハイレベルのままである。そして、ハイレベルの出力信号ＯＵＴ（ｎ）が次段ＲＳ（ｎ＋１）に出力されると、ダミー段ＲＳ（ｎ＋１）の出力信号ＯＵＴ（ｎ＋１）により、最終段ＲＳ（ｎ）のＴＦＴ４２がオン状態となり、容量Ｃａ（ｎ）の電位は基準電圧Ｖｓｓになる。同様に、ダミー段ＲＳ（ｎ＋２）の出力信号ＯＵＴ（ｎ＋２）により、ダミー段ＲＳ（ｎ＋１）のＴＦＴ４２がオン状態となり、容量Ｃａ（ｎ＋１）の電位は基準電圧Ｖｓｓになる。そして、ハイレベルのリセット信号Ｄｅｎｔがダミー段ＲＳ（ｎ＋２）のＴＦＴ４２に入力されることにより、ダミー段ＲＳ（ｎ＋２）の電位は、ハイレベルから基準電圧Ｖｓｓになる。
【００６６】
また、ボトムゲートドライバ１２の動作は、トップゲートドライバ１１の動作とほぼ同じであるが、コントローラ１４から入力されるクロック信号ＣＫ１，ＣＫ２のハイレベルが＋１０〔Ｖ〕であるため、各段ＲＳ（ｋ）（この場合、ｋは１〜ｎ）の出力信号ｏｕｔ（ｋ）のハイレベルはほぼ＋１０〔Ｖ〕であり、この際の容量Ｃａ（ｋ）のレベルは＋１８〔Ｖ〕程度である。ボトムゲートドライバ１２のクロック信号ＣＫ１，ＣＫ２がハイレベルとなっている期間は、トップゲートドライバ１１のクロック信号ＣＫ１，ＣＫ２がハイレベルとなっている期間より短い。
【００６７】
なお、上記のシフトレジスタを適用したトップゲートドライバ１１及びボトムゲートドライバ１２は、コントローラ１４からの制御信号群Ｔｃｎｔ，Ｂｃｎｔに従って、ＴＧＬ，ＢＧＬを順次選択して所定の電圧を印加するものである。この制御信号群Ｔｃｎｔ，Ｂｃｎｔに、上記したクロック信号ＣＫ１，ＣＫ２、スタート信号Ｄｓｔ、リセット信号Ｄｅｎｄ、定電圧Ｖｄｄ及び基準電圧Ｖｓｓが含まれる。
【００６８】
次に、指紋読取装置Ａにおいて、被験者の指紋を読み取る際の動作を説明する。
被験者は、まず、図１に示すように、指先が指先保持部Ｂにフィットするように、指先を指先保持部Ｂに接触させる。このとき、指先が電荷を帯びた状態でも、フォトセンサ部１０に接触する前に、指先保持部Ｂはアースに接続されているので、静電気によりフォトセンサデバイスＣが損傷したり、誤作動したりすることはない。
また指先が指先保持部Ｂに接触すると、指のキャパシタが加わることにより指先保持部Ｂで変位する電圧又は電流をコントローラ１４が検知する。そして、コントローラ１４は、フォトセンスを開始するように制御信号群Ｔｃｎｔ，Ｂｃｎｔ，Ｄｃｎｔをそれぞれトップゲートドライバ１１、ボトムゲートドライバ１２，ドレインドライバ１３に供給するとともに、バックライト３７に発光信号を供給する。
これに応じてバックライト３７が発光し、トップゲートドライバ１１、ボトムゲートドライバ１２，ドレインドライバ１３は、フォトセンサ部１０の各ＤＧ−ＴＦＴ１０ａに適宜信号を出力し、行毎にフォトセンスする。
【００６９】
ここで、図１を参照して、フォトセンスについて説明すると、バックライト３７から照射される照射光は、ボトムゲート電極２１により、直接、半導体層２３には入射されず、保護絶縁膜３１に向かって進行する。
指先の凸部は、保護絶縁膜３１に接触しており、指先に当たった照射光は乱反射し、凸部の直下に配置されたＤＧ−ＴＦＴ１０ａの半導体層２３に入射され、半導体層２３で光量に応じて電子−正孔対が生成される。
一方、指先の凹部は、保護絶縁膜３１に接触していないので乱反射が起こらず、その直下のＤＧ−ＴＦＴ１０ａの半導体層２３に、充分なキャリアが生成される程の光が入射されることはない。
【００７０】
ＤＧ−ＴＦＴ１０ａは、生成された電子−正孔対のうちの正孔を、トップゲート電極３０に印加されたキャリア蓄積電圧（−１５〔Ｖ〕）により、半導体層２３及びトップゲート絶縁膜２９に蓄積させ、この正孔による電荷がキャリア蓄積電圧の影響を緩和させる。
一定時間経過後、ボトムゲート電極２１の電位は、チャネル非形成電圧（０〔Ｖ〕）からチャネル形成電圧（＋１０〔Ｖ〕）に変わると、蓄積された正孔の量が多い程、言い換えると、入射された光の量が多い程、ＤＧ−ＴＦＴ１０ａでドレイン電流値が大きくなり、ＤＬの電位の変位も大きくなる。
そして、ドレインドライバ１３は、ＤＬの電位を行毎に読み取り、データ信号ＤＡＴＡに変換してコントローラ１４に出力し、その結果、被験者の指紋パターンが読み取られるようになっている。
【００７１】
上述した指紋パターンを読み取る動作において、フォトセンサ部１０に備えられているＤＧ−ＴＦＴ１０ａの具体的な動作について、図９（ａ）〜（ｉ）に示す模式図を参照して説明する。なお、以下の説明において、１Ｔの期間は、図８に示す１Ｔ分の一選択期間と同じ長さを有するものとする。また、説明を簡単にするため、フォトセンサ部１０に配置されているＤＧ−ＴＦＴ１０ａのうち、最初の三行のみを考えることとする。
【００７２】
まず、タイミングＴ１からＴ２までの１Ｔの期間において、図９（ａ）に示すように、トップゲートドライバ１１は、一行目のＴＧＬに＋２５〔Ｖ〕を印加し、二、三行目（他の全行）のＴＧＬに−１５〔Ｖ〕を印加する。すなわち、トップゲートドライバ１１の段ＲＳ（１）からハイレベルの出力信号が出力され、段ＲＳ（２），ＲＳ（３）からローレベルの出力信号が出力される。一方、ボトムゲートドライバ１２は、すべてのＢＧＬに０〔Ｖ〕を印加する。すなわち、ボトムゲートドライバ１２の段ＲＳ（１）〜ＲＳ（３）からローレベルの出力信号が出力される。この期間において、一行目のＤＧ−ＴＦＴ１０ａがリセット状態（図５（ａ）参照）となり、二、三行目のＤＧ−ＴＦＴ１０ａが前の垂直期間での読み出し状態を終了した状態（フォトセンスに影響しない状態）となる。
【００７３】
次に、タイミングＴ２からＴ３までの１Ｔの期間において、図９（ｂ）に示すように、ハイレベルの出力信号がトップゲートドライバ１１の段ＲＳ（２）にシフトして、トップゲートドライバ１１は、二行目のＴＧＬに＋２５〔Ｖ〕を印加し、他のＴＧＬに−１５〔Ｖ〕を印加する。一方、ボトムゲートドライバ１２は、すべてのＢＧＬに０〔Ｖ〕を印加する。この期間において、一行目のＤＧ−ＴＦＴ１０ａがフォトセンス状態（図５（ｅ）参照）となり、二行目のＤＧ−ＴＦＴ１０ａがリセット状態（図５（ａ）参照）となり、三行目のＤＧ−ＴＦＴ１０ａが前の垂直期間での読み出し状態を終了した状態（フォトセンスに影響しない状態）となる。
【００７４】
次に、タイミングＴ３からＴ４までの１Ｔの期間において、図９（ｃ）に示すように、ハイレベルの出力信号がトップゲートドライバ１１の段ＲＳ（３）にシフトして、トップゲートドライバ４は、三行目のＴＧＬに＋２５〔Ｖ〕を印加し、他のＴＧＬに−１５〔Ｖ〕を印加する。一方、ボトムゲートドライバ１２は、すべてのＢＧＬに０〔Ｖ〕を印加する。この期間において、一、二行目のＤＧ−ＴＦＴ１０ａがフォトセンス状態（図５（ｅ）参照）となり、三行目のＤＧ−ＴＦＴ１０ａがリセット状態（図５（ａ）参照）となる。
【００７５】
次に、タイミングＴ４からＴ４．５までの０．５Ｔの期間において、図９（ｄ）に示すように、トップゲートドライバ１１は、すべてのＴＧＬに−１５〔Ｖ〕を印加する。一方、ボトムゲートドライバ１２は、すべてのＢＧＬに０〔Ｖ〕を印加する。また、ドレインドライバ１３は、すべてのＤＬに＋１０〔Ｖ〕を印加する。この期間において、すべての行のＤＧ−ＴＦＴ１０ａがフォトセンス状態（図５（ｅ）参照）となる。
【００７６】
次に、タイミングＴ４．５からＴ５までの０．５Ｔの期間において、図９（ｅ）に示すように、トップゲートドライバ１１は、すべてのＴＧＬに−１５〔Ｖ〕を印加する。一方、ボトムゲートドライバ５は、一行目のＢＧＬに＋１０〔Ｖ〕を印加し、他のＢＧＬに０〔Ｖ〕を印加する。すなわち、ボトムゲートドライバ１２の段ＲＳ（１）からハイレベルの出力信号が出力され、段ＲＳ（２），ＲＳ（３）からローレベルの出力信号が出力される。この期間において、一行目のＤＧ−ＴＦＴ１０ａが第一または第二の読み出し状態（図５（ｄ）又は（ｆ）参照）となり、二、三行目のＤＧ−ＴＦＴ１０ａがフォトセンス状態（図５（ｅ）参照）のままとなる。
【００７７】
ここで、一行目のＤＧ−ＴＦＴ１０ａでは、フォトセンス状態となっていたタイミングＴ２からＴ４．５までの期間で十分な光が半導体層２３に照射されていると、第二の読み出し状態（図５（ｆ）参照）となって半導体層２３内にｎチャネルが形成されるため、対応するＤＬ上の電荷がディスチャージされる。一方、タイミングＴ２からＴ４．５までの期間で十分な光が半導体層２３に照射されていないと、第一の読み出し状態（図５（ｄ）参照）となって半導体層２３内のｎチャネルがピンチオフされるため、対応するＤＬ上の電荷はディスチャージされない。ドレインドライバ１３は、タイミングＴ４．５からＴ５までの期間で各ＤＬ上の電位を読み出して、データ信号ＤＡＴＡに変換し、一行目のＤＧ−ＴＦＴ１０ａが検出したデータとしてコントローラ１４に供給する。
【００７８】
次に、タイミングＴ５からＴ５．５までの０．５Ｔの期間において、図９（ｆ）に示すように、トップゲートドライバ１１は、すべてのＴＧＬに−１５〔Ｖ〕を印加する。一方、ボトムゲートドライバ１２は、すべてのＢＧＬに０〔Ｖ〕を印加する。また、ドレインドライバ１３は、すべてのＤＬに＋１０〔Ｖ〕を印加する。この期間において、一行目のＤＧ−ＴＦＴ１０ａが読み出しを終了した状態となり、二、三行目のＤＧ−ＴＦＴ１０ａがフォトセンス状態（図５（ｅ）参照）となる。なお、タイミングＴ５からＴ５．５の間では、ボトムゲートドライバ１２の段ＲＳ（１）のハイレベルの出力信号が段ＲＳ（２）に入力されるが、段ＲＳ（２）に入力されるクロック信号ＣＫ２がハイレベルになっていないため、二行目のＢＧＬが０〔Ｖ〕に印加されている。
【００７９】
次に、タイミングＴ５．５からＴ６までの０．５Ｔの期間において、図９（ｇ）に示すように、トップゲートドライバ１１は、すべてのＴＧＬに−１５〔Ｖ〕を印加する。一方、ハイレベルの出力信号がボトムゲートドライバ１２の段ＲＳ（２）にシフトして、ボトムゲートドライバ１２は、二行目のＢＧＬに＋１０〔Ｖ〕を印加し、他のＢＧＬに０〔Ｖ〕を印加する。この期間において、一行目のＤＧ−ＴＦＴ１０ａが読み出しを終了した状態となり、二行目のＤＧ−ＴＦＴ１０ａが第一または第二の読み出し状態（図５（ｄ）または（ｆ）参照）となり、三行目のＤＧ−ＴＦＴ１０ａがフォトセンス状態（図５（ｅ）参照）となる。
【００８０】
ここで、二行目のＤＧ−ＴＦＴ１０ａでは、フォトセンス状態となっていたタイミングＴ３からＴ５．５までの期間で十分な光が半導体層２３に照射されていると、第二の読み出し状態（図５（ｆ）参照）となって半導体層２３内にｎチャネルが形成されるため、対応するＤＬ上の電荷がディスチャージされる。一方、タイミングＴ３からＴ５．５までの期間で十分な光が半導体層２３に照射されていないと、第一の読み出し状態（図５（ｄ）参照）となって半導体層２３内のｎチャネルがピンチオフされるため、対応するＤＬ上の電荷はディスチャージされない。ドレインドライバ１３は、タイミングＴ５．５からＴ６までの期間で各ＤＬ上の電位を読み出して、データ信号ＤＡＴＡに変換し、二行目のＤＧ−ＴＦＴ１０ａが検出したデータとしてコントローラ１４に供給する。
【００８１】
次に、タイミングＴ６からＴ６．５までの０．５Ｔの期間において、図９（ｈ）に示すように、トップゲートドライバ１１は、すべてのＴＧＬに−１５〔Ｖ〕を印加する。一方、ボトムゲートドライバ１２は、すべてのＢＧＬに０〔Ｖ〕を印加する。また、ドレインドライバ１３は、すべてのＤＬに＋１０〔Ｖ〕を印加する。この期間において、一、二行目のＤＧ−ＴＦＴ１０ａが読み出しを終了した状態となり、三行目のＤＧ−ＴＦＴ１０ａがフォトセンス状態（図５（ｅ）参照）となる。
【００８２】
次に、タイミングＴ６．５からＴ７までの０．５Ｔの期間において、図９（ｉ）に示すように、トップゲートドライバ１１は、すべてのＴＧＬに−１５〔Ｖ〕を印加する。一方、ハイレベルの出力信号がボトムゲートドライバ１２の段ＲＳ（３）にシフトして、ボトムゲートドライバ１２は、三行目のＢＧＬに＋１０〔Ｖ〕を印加し、他のＢＧＬに０〔Ｖ〕を印加する。この期間において、一、二行目のＤＧ−ＴＦＴ１０ａが読み出しを終了した状態となり、三行目のＤＧ−ＴＦＴ１０ａが第一または第二の読み出し状態（図５（ｄ）または（ｆ）参照）となる。
【００８３】
ここで、三行目のダブルゲートトランジスタ７では、フォトセンス状態となっていたタイミングＴ４からＴ６．５までの期間で十分な光が半導体層２３に照射されていると、第二の読み出し状態（図５（ｆ）参照）となって半導体層２３内にｎチャネルが形成されるため、対応するＤＬ上の電荷がディスチャージされる。一方、タイミングＴ４からＴ６．５までの期間で十分な光が半導体層２３に照射されていないと、第一の読み出し状態（図５（ｄ）参照）となって半導体層２３内のｎチャネルがピンチオフされるため、対応するＤＬ上の電荷はディスチャージされない。ドレインドライバ１３は、タイミングＴ６．５からＴ７までの期間で各ＤＬ上の電位を読み出して、データ信号ＤＡＴＡに変換し、三行目のＤＧ−ＴＦＴ１０ａが検出したデータとしてコントローラ１４に供給する。
【００８４】
こうしてドレインドライバ１３から行毎に供給されたデータ信号ＤＡＴＡに対して、コントローラ１４が所定の処理を行うことで、被験者の指先の指紋パターンが読み取られるようになっている。
【００８５】
以上、本実施の形態に係る指紋読取装置Ａによれば、ドライバ回路部はトップゲートドライバ１１，ボトムゲートドライバ１２，ドレインドライバ１３を備え、これらの各ドライバはトランジスタ群３４を備え、トップゲートドライバ１１，ボトムゲートドライバ１２，ドレインドライバ１３の上方に、指先保持部Ｂが設けられている。そして、この指先保持部Ｂは接地された状態となっているので、帯電した状態の指先がドライバ回路部に接触しても、接触時の静電気がドライバ回路部内に放電されることは無く、従って、ドライバ回路部が誤作動・損傷することを防ぐことができ、またトランジスタ群３４の励起光並びに紫外線に対し不透明なので、励起光による誤作動や紫外線による劣化を抑制することができる。
【００８６】
また上記実施の形態では、指先保持部Ｂにより被験者の指に帯電した静電気を放電させたが、図１０及び図１１に示すように、指先保持部Ｂの代替として透明導電体５１を、フォトセンサデバイスＣ上並びにトップゲートドライバ１１，ボトムゲートドライバ１２，ドレインドライバ１３上に設けてもよい。透明電極５１はＩＴＯで形成されており、接地されている。
そして、フォトセンサ部１０でフォトセンスする際に指が直接透明電極５１に接触すると、透明電極５１から静電気を放電してダブルゲートトランジスタ１０ａの静電気破壊を抑制し、同時にコントローラ１４が、指のキャパシタが加わることにより指先保持部Ｂでわずかに変位する電圧又は電流を検知し、フォトセンスを開始するように制御信号群Ｔｃｎｔ，Ｂｃｎｔ，Ｄｃｎｔをそれぞれトップゲートドライバ１１、ボトムゲートドライバ１２，ドレインドライバ１３に供給するとともに、バックライト３７に発光信号を供給する。
このとき、指がトップゲートドライバ１１，ボトムゲートドライバ１２，ドレインドライバ１３の上方まではみ出して載置してしまったとしても、透明導電体５１が介在しているので、指の静電気がトップゲートドライバ１１，ボトムゲートドライバ１２，ドレインドライバ１３に印加されることはない。また指以外の静電気が帯電したものが各ドライバ１１〜１３の上方に接触しても同様に透明電極５１から放電することができる。
【００８７】
上記各実施の形態では、指先保持部Ｂ又は透明導電体５１により被検体が帯電した静電気を放電し、各ドライバを保護したが、図１２に示すように、フォトセンサデバイスＣ並びにトップゲートドライバ１１，ボトムゲートドライバ１２，ドレインドライバ１３での保護絶縁膜３１上にＩＴＯ等からなる透明導電体５１を形成し、さらにトップゲートドライバ１１，ボトムゲートドライバ１２，ドレインドライバ１３での透明導電体５１上に指先保持部Ｂを設けてもよい。ここで指先保持部Ｂは導電体でなく、半導体又は絶縁体であってもよい。
フォトセンスのために指が直接透明電極５１に接触すると、透明電極５１及び／又は指先保持部Ｂから静電気を放電してダブルゲートトランジスタ１０ａの静電気破壊を抑制し、同時にコントローラ１４が、指のキャパシタが加わることにより指先保持部Ｂでわずかに変位する電圧又は電流を検知し、フォトセンスを開始するように制御信号群Ｔｃｎｔ，Ｂｃｎｔ，Ｄｃｎｔをそれぞれトップゲートドライバ１１、ボトムゲートドライバ１２，ドレインドライバ１３に供給するとともに、バックライト３７に発光信号を供給する。
【００８８】
また図１３に示すように、ＩＴＯ等から構成される透明導電体５２を、トップゲート電極３０，ＴＧＬの形成工程で一括して形成してもよい。透明導電体５２は接地されているので、トップゲートドライバ１１、ボトムゲートドライバ１２，ドレインドライバ１３上方の保護絶縁膜３１上に静電気を帯電したものが接触しても、透明導電体５２から放電することができる。
【００８９】
なお上記各実施の形態では光学的なセンサに関する読取装置について説明したが、これに限らず指の凹凸の差による容量の差により指紋を検知するセンサにおいても同様の効果をもたらすことができる。この場合、トップゲートドライバ１１、ボトムゲートドライバ１２，ドレインドライバ１３の代わりに、マトリクス状に設けられた複数の容量検出型センサからの電位を読み取る駆動回路が設けられればよい。
【００９０】
上記各実施の形態では、指先保持部Ｂ、透明導電体５１，５２は接地されていたが、基準電位を接地電位とし、定期的に上及び／又は下に振れる微弱な波形信号が印加されるようにして、コントローラ１４が、指の接触による波形信号の乱れを検知して、フォトセンスを開始するように制御信号群Ｔｃｎｔ，Ｂｃｎｔ，Ｄｃｎｔを出力するとともに、バックライト３７に発光信号を出力するようにしてもよい。
【００９１】
上記各実施の形態に用いられる読取装置は、携帯電話等の情報端末、パーソナルコンピュータに付属して未登録者のアクセス制限するため、またドアや出入り口に配置することで予め登録されていない者の侵入防止を行うため、の個人認証デバイスに適用することができる。
【００９２】
【発明の効果】
請求項１記載の発明によれば、静電気によるドライバ回路部の誤作動・損傷を防ぐことができる。
【図面の簡単な説明】
【図１】本実施の形態に係る指紋読取装置のフォトセンサデバイスの回路構成を示す図である。
【図２】図１におけるＸ−Ｘ断面を示す断面図である。
【図３】前記指紋読取装置に設けられたフォトセンサ部のダブルゲートトランジスタの具体的な態様を示す平面図である。
【図４】前記ダブルゲートトランジスタの具体的な態様を示す図であり、図３におけるＺ−Ｚ断面を示す断面図である。
【図５】前記フォトセンサ部を構成するダブルゲートトランジスタの駆動原理を説明するための模式図である。
【図６】前記ドライバ回路部を構成するトップゲートドライバ又はボトムゲートドライバの全体構成を示す図である。
【図７】前記トップゲートドライバ又はボトムゲートドライバの各段の回路構成を示す図である。
【図８】前記トップゲートドライバ又はボトムゲートドライバの動作を示すタイミングチャートである。
【図９】前記指紋読取装置において、被験者の指紋読取動作を説明するための模式図である。
【図１０】他の実施の形態に係る指紋読取装置を示す図である。
【図１１】図１０におけるＹ−Ｙ断面を示す断面図である。
【図１２】さらに他の実施の形態に係る指紋読取装置を示す断面図である。
【図１３】さらに他の実施の形態に係る指紋読取装置を示す断面図である。
【符号の説明】
Ａ    指紋読取装置
Ｂ    指先保持部
Ｃ    フォトセンサデバイス
１０    フォトセンサ部
１１    トップゲートドライバ（ドライバ回路部）
１２    ボトムゲートドライバ（ドライバ回路部）
１３    ドレインドライバ（ドライバ回路部）
【図１】
0004059470.tif 000002
【図２】
0004059470.tif 000003
【図３】
0004059470.tif 000004
【図４】
0004059470.tif 000005
【図５】
0004059470.tif 000006
【図６】
0004059470.tif 000007
【図７】
0004059470.tif 000008
【図８】
0004059470.tif 000009
【図９】
0004059470.tif 000010
【図１０】
0004059470.tif 000011
【図１１】
0004059470.tif 000012
【図１２】
0004059470.tif 000013
【図１３】
0004059470.tif 000014