(57)【特許請求の範囲】
【請求項１】
書き込み信号に応じた表示を行う画素部、及び入力したデータ信号に対応する階調電圧を選択して書き込み信号とし、前記書き込み信号を所定のタイミングで前記画素部へ供給する駆動回路を有する表示パネルと、前記駆動回路にデータ信号を供給するための制御用ＩＣを有する外部回路基板とを備えた平面表示装置において、
前記画素部は、マトリクス状に配線された複数の走査線及び複数の信号線と、このマトリクスの各格子毎に配置された画素電極と、前記走査線に供給される走査信号により前記信号線と前記画素電極との間を導通させて前記信号線に供給された書き込み信号を前記画素電極に書き込む、前記マトリクスの各格子毎に配置された画素スイッチ素子とを備え、
前記表示パネルは、前記画素部が形成されたアレイ基板を備え、
前記駆動回路は、前記アレイ基板上に形成され前記走査線に走査信号を供給する走査線駆動回路と、前記アレイ基板上に形成され前記信号線に前記書き込み信号を供給する信号線駆動回路と、当該信号線駆動回路に内蔵され複数の抵抗素子を抵抗分割して複数段の階調電圧を発生させる階調電圧発生部と、前記信号線駆動回路に内蔵され前記階調電圧発生部で発生した複数の階調電圧の中から入力したデータ信号に対応する階調電圧を選択して前記信号線に供給する階調電圧選択部とを備え、
前記複数の抵抗素子の少なくとも一つに、前記外部回路基板上に形成された容量素子が接続されることを特徴とする平面表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、平面表示装置に関し、詳しくアレイ基板上に駆動回路を内蔵した平面表示装置に関する。
【０００２】
【従来の技術】
近年、液晶表示装置に代表される平面表示装置は、薄型、軽量であることに加えて低消費電力であることから、各種機器の表示装置として普及しつつある。とくに、スイッチ素子としてp-Si（ポリシリコン）TFT を用いたものは、アレイ基板上に画素部と周辺駆動回路とを一体に形成することができるため、高精度でありながら、コンパクトな外形と軽量化を実現している。
【０００３】
アレイ基板上に形成される周辺駆動回路のうち、信号線にデータ信号を供給する信号線駆動回路においては、データ信号のバラツキが少ないことから、デジタル入力方式が多く用いられている。このようなデジタル入力方式として、例えば、デジタルデータ信号に対応する階調電圧を選択して信号線に書き込む、いわゆる電圧選択方式が知られている。
【０００４】
【発明が解決しようとする課題】
上述した電圧選択方式では、アレイ基板上に複数の抵抗素子を形成し、これを抵抗分割することにより、複数段の階調電圧を発生させている。そして、この複数段の階調電圧のうち、デジタルのデータ信号に対応する階調電圧を各段毎に設けたスイッチ素子により選択するように構成されている。しかし、従来の平面表示装置においては、この階調電圧を選択する際に生じるスイッチングノイズが信号線に伝播して、表示品位の低下を招くという問題点があった。
【０００５】
この発明の目的は、階調電圧を選択する際に生じるスイッチングノイズの影響を低減して、良好な表示品位を得ることができる平面表示装置を提供することにある。
【０００６】
【課題を解決するための手段】
上記課題を解決するため、請求項１の発明は、書き込み信号に応じた表示を行う画素部、及び入力したデータ信号に対応する階調電圧を選択して書き込み信号とし、前記書き込み信号を所定のタイミングで前記画素部へ供給する駆動回路を有する表示パネルと、前記駆動回路にデータ信号を供給するための制御用ＩＣを有する外部回路基板とを備えた平面表示装置において、前記画素部は、マトリクス状に配線された複数の走査線及び複数の信号線と、このマトリクスの各格子毎に配置された画素電極と、前記走査線に供給される走査信号により前記信号線と前記画素電極との間を導通させて前記信号線に供給された書き込み信号を前記画素電極に書き込む、前記マトリクスの各格子毎に配置された画素スイッチ素子とを備え、前記表示パネルは、前記画素部が形成されたアレイ基板を備え、前記駆動回路は、前記アレイ基板上に形成され前記走査線に走査信号を供給する走査線駆動回路と、前記アレイ基板上に形成され前記信号線に前記書き込み信号を供給する信号線駆動回路と、当該信号線駆動回路に内蔵され複数の抵抗素子を抵抗分割して複数段の階調電圧を発生させる階調電圧発生部と、前記信号線駆動回路に内蔵され前記階調電圧発生部で発生した複数の階調電圧の中から入力したデータ信号に対応する階調電圧を選択して前記信号線に供給する階調電圧選択部とを備え、前記複数の抵抗素子の少なくとも一つに、前記外部回路基板上に形成された容量素子が接続されることを特徴とする。
【０００８】
【発明の実施の形態】
以下、この発明に係わる平面表示装置を液晶表示装置に適用した場合の実施形態について説明する。
【０００９】
図２は、本実施形態に係わる液晶表示装置の全体構成を示すブロック図である。なお図２では、液晶パネル１００を構成する２枚の基板のうち、周辺駆動回路を内蔵するアレイ基板１０１のみを示し、対向基板の図示を省略する。
【００１０】
アレイ基板１０１上には、画素部１１０と、この画素部１１０を駆動するための信号線駆動回路１２０及び走査線駆動回路１３０が形成されている。
【００１１】
画素部１１０は、マトリクス状に配線された複数本の信号線Ｄ１，Ｄ２，…（以下、総称Ｄ）と、複数本の走査線Ｇ１，Ｇ２，…（以下、総称Ｇ）、及び画素１０により構成されている。各信号線Ｄの一方の端は信号線駆動回路１２０に接続され、各走査線Ｇの一方の端は走査線駆動回路１３０にそれぞれ接続されている。そして画素１０は、信号線Ｄと走査線Ｇとで構成されるマトリクスの各格子毎に形成されている（図２では一つのみを示す）。
【００１２】
画素１０は、画素スイッチ素子１１，画素電極１２，対向電極１３，液晶層１４及び補助容量１５により構成されている。
【００１３】
画素スイッチ素子１１のソースは信号線Ｄに、ゲートは走査線Ｇに、またドレインは画素電極１２及び補助容量１５にそれぞれ接続されている。画素スイッチ素子１１は、走査線Ｇに供給される走査信号によりオン／オフが制御され、オン時に信号線Ｄと画素電極１２との間が導通して、信号線Ｄに供給されたデータ信号が画素電極１２（及び補助容量１５）に書き込まれる。各画素電極１２と相対する共通の対向電極１３は、図示しない対向基板上に形成され、後述する外部回路基板１０２から所定の対向電極電圧が供給されている。
【００１４】
アレイ基板１０１と図示しない対向基板との間には表示層としての液晶層１４が充填され、両基板の周囲は図示しないシール材により封止されている。画素電極１２に書き込まれたデータ信号は、画素電極１２と対向電極１３との間に信号電圧として充電され、これに液晶層１４が応答することで画素１０に映像が表示される。なお、画素電極１２に書き込まれるデータ信号は本実施形態における書き込み信号であり、画素部１１０はこの書き込み信号に応じた表示を行っている。
【００１５】
信号線駆動回路１２０は、後述する階調電圧発生部、階調電圧選択部、信号線選択／アンプ部、及びデジタル制御部により構成されている。この信号線駆動回路１２０には、外部回路基板１０２の制御用ＩＣ１４０からドライバ制御信号及びデジタルデータ信号が供給されている。信号線駆動回路１２０では、制御用ＩＣ１４０から供給されるドライバ制御信号に基づいて、前記各部を動作させることにより、所定期間毎にアナログデータ信号を各信号線Ｄに出力する。
【００１６】
走査線駆動回路１３０は、図示しないシフトレジスタ、レベルシフタ及びバッファ回路により構成され、外部回路基板１０２の制御用ＩＣ１４０から供給されるドライバ制御信号に基づいて、各走査線Ｇに走査信号を出力する。
【００１７】
外部回路基板１０２は、制御用ＩＣ１４０のほか、図示しない電源電圧発生回路などを備えている。制御用ＩＣ１４０は、各駆動回路の動作を制御するためのドライバ制御信号（クロック信号、スタート信号）、デジタルデータ信号、対向電極電圧（及び補助容量電圧など）を液晶パネル１００に供給している。また図示しない電源電圧発生回路は、各駆動回路に電源電圧を供給している。なお、外部回路基板１０２は、リジッド基板又はフレキシブル基板のいずれであってもよい。
【００１８】
図１は、図２に示す信号線駆動回路１２０の回路構成図である。信号線駆動回路１２０は、デジタル制御部１１１，階調電圧発生部１１２、階調電圧選択部１１３、及び信号線選択／アンプ部１１４により構成されている。
【００１９】
デジタル制御部１１１は、図示しないシフトレジスタやデータラッチなどで構成された制御回路である。デジタル制御部１１１では、図２の制御用ＩＣ１４０から供給されたドライバ制御信号をタイミング制御し、コントロール信号として階調電圧選択部１１３や信号線選択／アンプ部１１４に出力すると共に、同じく制御用ＩＣ１４０から供給されたデジタルデータ信号を直並列変換して、階調電圧選択部１１３に出力する。
【００２０】
階調電圧発生部１１２は、直列に接続された複数の抵抗素子Ｒ１，Ｒ２，Ｒ３，…，Ｒｎで構成され、これを抵抗分割することにより複数段の階調電圧を発生する。本実施形態では、外部回路基板１０２の図示しない電源電圧発生回路から電源電圧ＶＤＤと接地電圧ＧＮＤが供給されており、階調電圧発生部１１１では、ＶＤＤ〜ＧＮＤ間でｍ段（ｍは階調数）の階調電圧Ｖｔ１，Ｖｔ２，Ｖｔ３，…，Ｖｔｍを発生している。さらに、本実施形態においては、複数の抵抗素子Ｒ１，Ｒ２，Ｒ３，…，Ｒｎのそれぞれに、外部回路基板１０２上に形成された容量素子Ｃ１，Ｃ２，Ｃ３，…，Ｃｍ（以下、総称Ｃ）が接続されている。
【００２１】
階調電圧選択部１１３は、図示しない複数段のスイッチ素子で構成されている。階調電圧選択部１１３では、階調電圧発生部１１２から供給される階調電圧Ｖｔ１，Ｖｔ２，Ｖｔ３，…，Ｖｔｍのうち、デジタル制御部１１１から供給されたデジタルデータ信号に対応する階調電圧を選択し、この階調電圧をアナログデータ信号として信号線選択／アンプ部１１４に出力する。
【００２２】
信号線選択／アンプ部１１４は、階調電圧選択部１１３から出力されたアナログデータ信号を書き込むべき信号線Ｄを選択すると共に、このアナログデータ信号を信号線Ｄへの書き込みに必要なレベルまで電流増幅する。
【００２３】
上記のように構成された信号線駆動回路１２０において、階調電圧選択部１１３では、階調電圧発生部１１２から供給された階調電圧Ｖｔ１，Ｖｔ２，Ｖｔ３，…，Ｖｔｍのうち、図２の制御用ＩＣ１４０から供給されたデジタルデータ信号に対応する階調電圧が選択される。この階調電圧を選択する際に、図示しないスイッチ素子によるスイッチングノイズが発生するが、このスイッチングノイズは、対応する容量素子Ｃ１，Ｃ２，Ｃ３，…，Ｃｍに吸収され、階調電圧を選択する際に生じるスイッチングノイズが信号線に伝播することはほとんどなくなり、階調レベルの変動をもたらすことはない。したがって、画素１０には、ほぼ設計値通りの階調レベルをもつアナログデータ信号が書き込まれることになり、良好な表示品位を得ることができる。
【００２４】
また、アレイ基板上では容量素子Ｃとして必要な分のコンデンサを形成することは難しいが、外部回路基板１０２上には大容量のコンデンサ（例えば、チップ積層セラミックコンデンサ）を形成することができるため、このようなコンデンサを利用して容量素子Ｃを構成することにより、スイッチングノイズの低減に必要十分な容量成分を容易に確保することができる。
【００２５】
なお、上記実施形態では、複数の抵抗素子Ｒ１，Ｒ２，Ｒ３，…，Ｒｎのそれぞれに、容量素子Ｃ１，Ｃ２，Ｃ３，…，Ｃｍを接続した例について示したが、容量素子はすべての抵抗素子に接続する必要はなく、抵抗素子１〜３個おきに容量素子を一つ接続してもよい。また、使用頻度が多いと考えられる中間調域の階調電圧を発生する抵抗素子についてのみ容量素子を接続するようにしてもよい。
【００２６】
さらに、上記実施形態においては、本発明を液晶表示装置に適用した例について説明したが、本発明は他の表示層を備えた平面表示装置にも適用することができる。
【００２７】
【発明の効果】
以上説明したように、本発明によれば、階調電圧を選択する際に生じるスイッチングノイズの影響を低減することができるため、良好な表示品位を得ることができる。
【図面の簡単な説明】
【図１】図２に示す信号線駆動回路の回路構成図。
【図２】本実施形態に係わる液晶表示装置の全体構成を示すブロック図。
【符号の説明】
１００：液晶パネル、１０１：アレイ基板、１０２：外部回路基板、１１１：デジタル制御部、１１２：階調電圧発生部、１１３：階調電圧選択部、１１４：信号線選択／アンプ部、１１０：画素部、１２０：信号線駆動回路、１３０：走査線駆動回路、１４０：制御用ＩＣ、Ｇ１，Ｇ２，…：走査線、Ｄ１，Ｄ２，…：信号線、Ｃ１，Ｃ２，Ｃ３，…，Ｃｍ：容量素子、Ｒ１，Ｒ２，Ｒ３，…，Ｒｎ：抵抗素子
【図１】
0004071502.tif 000002
【図２】
0004071502.tif 000003