(57)【特許請求の範囲】
【請求項１】
複数の符号器・復号器を備え、複数チャンネルでの画情報の符号化復号化処理を同時的に実行可能な符号化復号化装置であって、
参照ライン画像を含む、符号化復号化処理に必要な情報を記憶するためのメモリ手段と、
前記メモリ手段を前記各符号器・復号器に割り当て、前記メモリ手段のデータの授受の制御を行うメモリ制御手段と、
前記メモリ手段で使用中のアドレス情報を記憶するアドレス記憶手段とを有し、
前記メモリ制御手段は、符号化復号化しようとしている画像の主走査サイズと、前記アドレス情報とにより、前記メモリ手段のメモリ空間のうち前記符号器または復号器に割り当てる個々のメモリ空間を算出し、算出した該メモリ空間を前記符号器または復号器に割り当てるとともに、メモリ解放要求に基づき該メモり解放要求で指定されたメモリ空間のメモリアドレス情報を消去することを特徴とする符号化復号化装置。
【請求項２】
前記メモリ制御手段におけるメモリ制御のためのアドレス設定は、外部のアドレス設定手段からのソフトウェア設定によりなされることを特徴とする請求項１に記載の符号化復号化装置。
【請求項３】
前記メモリ制御手段と、前記各符号器・復号器が、ＤＭＡインタフェースにより接続されることを特徴とする請求項１に記載の符号化復号化装置。
【請求項４】
前記メモリ制御手段と、前記各符号器・復号器が、ＣＰＵインタフェースにより接続されることを特徴とする請求項１に記載の符号化復号化装置。
【請求項５】
前記メモリ制御手段は、前記各符号器・復号器において、一度に複数ラインの参照が必要な場合には、他の符号化チャンネルに制御を移すことなく、連続的に参照ラインを渡すことを特徴とする請求項１に記載の符号化復号化装置。
【請求項６】
前記メモリ制御手段は、符号化復号化チャンネルの優先順位に応じて、前記メモリ手段の割り当てを行い、前記各符号器・復号器に対して前記優先順位に応じたデータ転送を行うことを特徴とする請求項１に記載の符号化復号化装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ファクシミリ装置、スキャナ装置、デジタルカメラ、画像データファイリング装置等の、画像データ圧縮を用いる機器や画像データを圧縮伸長する機器に好適な符号化復号化装置に関し、特に、複数の符号器・復号器を備え、複数チャネルでの画情報の符号化復号化処理を同時的に実行可能な符号化復号化装置に関する。
【０００２】
【従来の技術】
従来、ファクシミリシステム等の圧縮符号化を必要とするシステムをハードウェアにより実現する場合、符号化方式をハードウェア化し、システムの共通I/Oに接続する構成をとっている。
【０００３】
例えば、ファクシミリで用いられる汎用的な符号化方式はLSI化され様々なものが提供されており、LSI化された符号化回路は、データバスに接続され、CPUによりデータの入出力を行ったり、あるいはDMAにてデータの入出力が行われるような構成とされている。
【０００４】
昨今では、システムのコストダウンや、パフォーマンス向上を目的として、従来LSIとして供給されてきた符号化方式を他回路と併せて集積化し、システムの大部分をワンチップ化する機会が増えている。
【０００５】
半導体技術の進歩に伴って、同一面積に集積される半導体の数量は、より微細な加工技術の適用により増加の一途をたどっているが、依然、ファクシミリシステムのような画像を扱うシステムを実現するチップにおいては、メモリがチップ面積の多くを占有するという問題がある。
【０００６】
ファクシミリで用いられる符号化方式において、MR（Modified Relative Element Address Designate）方式やMMR（Modified MR）方式（ITU-T T. 4）は２次元符号化と呼ばれ、符号化ラインとその前ラインとの関係を用いて符号化を進めていく方式であるため、符号化しているラインの１ライン前のデータを参照のため保持しておく必要がある。さらに、JBIG（Joint Bi-level Image experts Group : ITU-T T.82, ISO/IEC 11544, JIS X 4311）方式をファクシミリに用いる場合には、２ライン前のデータまで保持しておく必要がある。
【０００７】
すなわち、符号化を行う場合には参照ラインが必要となる。従来は、それぞれの符号化LSIにメモリを取り付けるか、あるいはLSI自体にメモリが内蔵されており、そこに参照ラインの画像を記録しておくか、またはシステムからDMAによって、あるいはCPUアクセスによって参照ラインを供給していた。
【０００８】
メモリ（一般には半導体メモリ）を参照ライン保持のために用いる場合、必要なサイズは符号化しようとする画像の主走査の画素数で決定される。ファクシミリの通常解像度でA4サイズの場合ならば、主走査画素数は1728であるためMRやMMRにおける参照メモリは1728ビットが最低限必要となる。
【０００９】
DMAあるいはCPUアクセスにより参照ラインを供給する場合は、システム側のメモリを利用しているために符号器側にメモリ手段を持つ必要はなく、ハードウェア量は少ないが、システム側から入力するデータ量が２倍（現ライン画像と、参照ライン画像）となるため、バス負荷が大きくなり、システムパフォーマンスは低下するという問題があるため、パフォーマンス向上のためにはメモリを符号器側で持つ方が有利となる。
【００１０】
実際にシステムにおいて処理する画像データは様々なサイズがあるため、必要となるメモリ量はその時々で様々である。また、通信時は相手先の機能に合わせて符号化方式を選択し符号化（あるいは復号化）を行う必要が生じるため、複数種類の符号化方式を選択的に使用する必要がある。さらに、符号器を同時に複数個使用するような事態、例えば、符号化処理または復号化処理を伴う通信中に、画像を読みとり符号化圧縮してメモリに蓄積する場合などでは、複数個の符号器あるいは復号器が同時に（時分割も含む）動作することになる。
【００１１】
【発明が解決しようとする課題】
このような複数の符号化処理または／及び復号化処理に同時に対応する必要があるシステムにおいては、同時に必要となる符号化や復号化処理の方式および符号化しようとする画像サイズの組み合わせは多様で、必要となるメモリサイズも様々に変化する。
【００１２】
そのため、例えば、一つの符号器で処理する最大主走査サイズが2432画素（ファクシミリ通常解像度のA3サイズ）であるとすると、A4サイズ、主走査1728画素の原稿を処理する場合には、参照メモリに使用しない部分が生じることになる。
【００１３】
また、同じファクシミリの送信を行う場合においても、相手先がMMRを受信できる場合とJBIGを受信できる場合では、動作させる必要のある符号器あるいは復号器の組み合わせが異なる。
【００１４】
すなわち、同じ送信動作においても、一部の符号器あるいは復号器が動作していない状態（例えば上の例であると、相手先がMMRを受信できる場合は、JBIGを持っていても使用しておらず、相手先がJBIGの場合はMMRを持っていても使用していない）が生じ、個々の符号器あるいは復号器に個別にメモリを付ける構成では、メモリの無駄が生じてしまうという問題点があった。
【００１５】
本発明は以上のような問題点を解決するためになされたものであり、メモリの無駄を省き、できるだけ少ないメモリ量で必要な符号化復号化動作を行うことができる符号化復号化装置を提供することを目的とする。
【００１６】
【課題を解決するための手段】
上記目的を達成するため、請求項１記載の符号化復号化装置は、複数の符号器・復号器を備え、複数チャンネルでの画情報の符号化復号化処理を同時的に実行可能な符号化復号化装置であって、参照ライン画像を含む、符号化復号化処理に必要な情報を記憶するためのメモリ手段と、前記メモリ手段を前記各符号器・復号器に割り当て、前記メモリ手段のデータの授受の制御を行うメモリ制御手段と、前記メモリ手段で使用中のアドレス情報を記憶するアドレス記憶手段とを有し、前記メモリ制御手段は、符号化復号化しようとしている画像の主走査サイズと、前記アドレス情報とにより、前記メモリ手段のメモリ空間のうち前記符号器または復号器に割り当てる個々のメモリ空間を算出し、算出した該メモリ空間を前記符号器または復号器に割り当てるとともに、メモリ解放要求に基づき該メモり解放要求で指定されたメモリ空間のメモリアドレス情報を消去することを特徴とする。
【００１８】
請求項２記載の符号化復号化装置は、請求項１に記載の符号化復号化装置において、前記メモリ制御手段におけるメモリ制御のためのアドレス設定は、外部のアドレス設定手段からのソフトウェア設定によりなされることを特徴とする。
【００２１】
請求項３記載の符号化復号化装置は、請求項１に記載の符号化復号化装置において、前記メモリ制御手段と、前記各符号器・復号器が、ＤＭＡインタフェースにより接続されることを特徴とする請求項１に記載の符号化復号化装置。
【００２２】
請求項４記載の符号化復号化装置は、請求項１に記載の符号化復号化装置において、前記メモリ制御手段と、前記各符号器・復号器が、ＣＰＵインタフェースにより接続されることを特徴とする。
【００２３】
請求項５記載の符号化復号化装置は、請求項１に記載の符号化復号化装置において、前記メモリ制御手段は、前記各符号器・復号器において、一度に複数ラインの参照が必要な場合には、他の符号化チャンネルに制御を移すことなく、連続的に参照ラインを渡すことを特徴とする。
【００２４】
請求項６記載の符号化復号化装置は、請求項１に記載の符号化復号化装置において、前記メモリ制御手段は、符号化復号化チャンネルの優先順位に応じて、前記メモリ手段の割り当てを行い、前記各符号器・復号器に対して前記優先順位に応じたデータ転送を行うことを特徴とする。
【００２５】
【発明の実施の形態】
以下、添付図面を参照しながら、本発明の実施の形態を詳細に説明する。
【００２６】
先ず、図１に、符号化復号化装置が適用される装置の一例としてのファクシミリ装置１のブロック図を示す。
【００２７】
同図において、操作表示部１０１はマンマシンインタフェースを行う部分で、外部からのコマンド入力、及びステータスの表示等の機能を持つ。スキャナ部１０２は原稿を読みとり画像データとしてシステムに供給する。読みとられた画像データは、符号化復号化装置１０６あるいは符号化復号化装置１１１により圧縮符号化され、一旦メモリ１０５に記憶される。符号データは、通信制御部１１３を介しモデム１１４により変調され、網制御装置１１５の制御に従い回線へと送出される。システム制御部１０４は装置全体の制御を行う。システムのデータの授受はバス１１６を介して行われる。
【００２８】
受信時は網制御装置１１５の制御に応じて回線より入力された信号をモデム１１４により復調し、通信制御部１１３を介してシステムに受信される。受信したデータは一旦メモリ１０５に記憶され、符号化復号化装置１０６あるいは符号化復号化装置１１１により復号化され、プロッタ部１０３により記録排出される。
【００２９】
このようなファクシミリシステムにおいて、従来、例えば符号化復号化装置１０６や符号化復号化装置１１１は、単体のＬＳＩにより構成されていた。
【００３０】
符号化復号化装置１０６においては、前述の参照メモリ１０７は単体のＬＳＩで構成される符号化復号化装置１０６に対して外付けのＲＡＭで構成されており、符号化復号化装置１０６と参照メモリ１０７との間はローカルバス１１８によってインターフェースされている。また、符号化復号化装置１０６とシステムの間のインタフェース１１７は、ＤＭＡあるいはＣＰＵアクセスの方法でインタフェースされている。
【００３１】
一方、符号化復号化装置１１１においては、参照メモリ１０９はＬＳＩ内部に内蔵の形を採っている。このＬＳＩの内部にはモジュールとして符号器１０８、復号器１１０が内蔵されており、それぞれが内部バス１１２に接続されている。符号器１０８、復号器１１０とも内部の参照メモリ１０９を使用するようにしており符号化動作あるいは復号化動作の際にＬＳＩの内蔵メモリを用いることで処理を行う。
【００３２】
そのような従来構成の符号化復号化装置１０６や１１１に代えて、図２に示す、符号化復号化装置２０１をファクシミリ装置１に適用することができる。
【００３３】
図２において、符号化復号化装置２０１は、２チャンネルの符号化・復号化が同時動作可能なものの一例である。
【００３４】
符号化復号化装置２０１には符号器あるいは復号器で必要な情報を記憶するためのメモリ手段２０２を内蔵していて、メモリ制御手段２０３により、その読み取り書き込みが行われる。
【００３５】
メモリ制御手段２０３は、第１符号器２０６、第２符号器２０７、第１復号器２０８、第２復号器２０９の４つのモジュールのうち、同時に２つが動作するようなメモリ制御及びデータ転送を行う。外部とのインタフェースは第１チャンネルＩ／Ｏ２０４及び第２チャンネルＩ／Ｏ２０５で行われる。
【００３６】
２チャンネル同時動作の組み合わせとしては、符号器が２つ同時に動く場合、符号器と復号器が１つずつ同時に動く場合、復号器が２つ同時に動く場合の３種類がある。実際には、４つの符号器／復号器を内蔵しているのであるから、４チャンネルの同時動作をさせることも可能であるが、本発明において問題としているのは、それだけの同時動作が必要ない場合であり、２つしか同時動作する必要がない場合は、結局メモリとしては２つの符号器／復号器分のメモリを内蔵すればよく、個々の符号器・復号器にメモリを付ける場合に比較して必要メモリ量は半分となる。さらに複数符号器・復号器の同時動作が必要ない場合は１つの符号器あるいは復号器でメモリがフルに使用できるため、２倍の主走査サイズの画像データの処理が可能となる。
【００３７】
図３に図２に示した符号化復号化装置２０１のうちの、メモリ制御手段２０３の内部構成を具体的に示すと共に、メモリ制御手段２０３と他の構成とのデータ授受関係について示す。
【００３８】
図３において、メモリ制御手段３０１は、制御手段３０２にて全体の動作が制御される。メモリ手段２０２の中の使用されているアドレスについては、アドレス記憶手段３０４に記憶するようにしており、その内容を元に、空きメモリのアドレスを取得することが可能である。制御手段３０２は処理が開始されると、符号器または復号器２０６、２０７、２０８、２０９の設定レジスタ（図示せず）を読み出し、処理しようとしている画像の主走査サイズを取得する。
【００３９】
制御手段３０２は取得した主走査サイズと、アドレス記憶手段３０４に記憶されている現在使用されているメモリアドレス情報より、この符号器あるいは復号器２０６、２０７、２０８、２０９に割り当てるメモリ空間を算出する。その結果に応じて、メモリアクセス制御手段３０６はアドレス発生手段３０５に必要なアドレスを発生させるように制御し、さらにメモリアクセスに必要な信号を生成し、メモリ手段３０８への書き込み、あるいは読み出しを制御する。また、Ｉ／Ｏ制御手段３０２は、符号器または復号器２０６、２０７、２０８、２０９との間のデータの授受を制御する。この例ではデータのやりとりはデータバス３０７を介して行われる。
【００４０】
メモリ制御手段２０３における、メモリ空間の割り当ては、符号器あるいは復号器２０６、２０７、２０８、２０９の動作に応じて、動的にメモリ空間を割り当てるものであり、メモリの無駄な領域を発生させないで、処理を進めることができる。
【００４１】
図４に図３に示したメモリ制御手段２０３におけるメモリ割り当て処理手順について示す。なお、図４に示す処理手順においては、符号器あるいは復号器２０６、２０７、２０８、２０９による処理のスタートコマンドが発行された時点で、メモリ新規取得要求が発生し、処理ストップコマンドあるいはハード的に処理が終了する場合（例えば原稿読みとりが終了する場合）等にメモリ解放要求が発生するものとしている。
【００４２】
同図において、メモリ制御手段２０３は、メモリ新規取得要求があるか、または、メモリ解放要求があるかを常時監視している（判断１００１のＮｏ、判断１００２のＮｏループ）。
【００４３】
そして、メモリ新規取得要求があると（判断１００１のＹｅｓ）、主走査サイズを符号器または復号器から取得し（処理１００３）、アドレス記憶手段３０５の内容から空いているメモリアドレスを検索し（処理１００４）、処理１００３で取得した主走査サイズに応じて使用するメモリアドレスを決定して（処理１００５）、判断１００１に戻る。
【００４４】
メモリ解放要求があった場合には（判断１００２のＹｅｓ）、アドレス記憶手段３０５の内容から解放要求のあったメモリアドレスを消去して（処理１００６）、判断１００１に戻る。
【００４５】
図５に第２実施形態に係るメモリブロックの概念図を示す。メモリ手段２０２は、ブロック１ないしｎの各ブロック単位で管理される。
【００４６】
図２の第１実施形態に係る符号化復号化装置２０１において、メモリアドレスの割り当てに際して、連続したメモリ空間から必要なサイズのメモリを切り出し、そのアドレスを算出するのは、ハード的には加減算等の処理が入るため回路規模が増大する。一方、メモリをこの第２実施形態のようにブロック単位で扱うことで、単純に、１ブロックで足りない場合もう１ブロック使用するといった制御となり、アドレスの細かい計算が必要なくなる。そのため制御回路の規模が減少する。
【００４７】
また、図５に示す各単位のメモリブロックのサイズは、符号器あるいは復号器２０６、２０７、２０８、２０９で最小限持たなければならない主走査サイズ（主走査方向の画素数）にしておく。例えばファクシミリ用の符号化／復号化を行う場合はA4-200dpiとなり1728ビットはシステムとして最低限持たなければならない。
【００４８】
そのため1728ビットを１ブロックとすると、例えばコピー用にA4-600dpi読みとりが発生するような場合は３ブロックを使用すればよいと言うことが簡単に得られる。システムにおける画像の主走査サイズは一般にいくつかのパターンしかないため、主走査サイズに応じた必要ブロック数をテーブルにしておくような構成にすると、回路はより単純化される。
【００４９】
また、複数の符号器／復号器２０６、２０７、２０８、２０９でメモリを使用している場合、様々なサイズや方式での符号化あるいは復号化が開始したり終了したりしていくと、割り当てられるメモリが不連続となってメモリ制御手段２０３の制御が複雑化してしまう。この点でも、ブロック割り当ての場合は、アドレスの連続性を少なくともA4-200dpi分は（この例の場合）保つことができる。
【００５０】
図６に、図４に示したメモリ割り当て処理手順の変形例である、ブロック単位のメモリ割り当て処理手順について示す。
【００５１】
同図において、メモリ制御手段２０３は、メモリ新規取得要求があるか、または、メモリ解放要求があるかを常時監視している（判断２００１のＮｏ、判断２００２のＮｏループ）。
【００５２】
そして、メモリ新規取得要求があると（判断２００１のＹｅｓ）、主走査サイズを符号器または復号器から取得し（処理２００３）、アドレス記憶手段３０５の内容から空いているメモリブロックを検索し（処理２００４）、処理２００３で取得した主走査サイズに応じて使用するメモリブロックを決定して（処理２００５）、判断２００１に戻る。
【００５３】
メモリ解放要求があった場合には（判断２００２のＹｅｓ）、アドレス記憶手段３０５の内容から解放要求のあったメモリブロックを消去して（処理２００６）、判断２００１に戻る。
【００５４】
図７に、図２及び図３に示した符号化復号化装置２０１のメモリ制御手段２０３の構成の変形例を示す。
【００５５】
図７に示す変形例では、メモリ制御手段２０３のメモリ制御のための、メモリアクセス制御手段へのアドレス設定を、アドレス記憶手段３０４と制御手段３０２とにより、メモリ制御手段２０３内部で条件に応じたアドレス設定をするのではなく、符号化復号化装置２０１外部の外部制御手段３０８から、ソフトウェア制御によるメモリアクセスでアドレスを設定するようにしている。外部制御手段３０８としては、例えば、ファクシミリ装置１のシステム制御部１４がなりえる。
【００５６】
このようにすることで、ハードウェアで固定されたメモリアドレスの割り当てアルゴリズムを用いることなく、よりシステムに適合したアルゴリズムによりメモリ割り当てを行うようなシステムとすることが可能になる。さらに、メモリ割り当てアルゴリズム用のハードウェアが不要となるためコストダウンが可能となる。
【００５７】
また、図２に示した符号化復号化装置２０１において、内蔵する符号器あるいは復号器２０６、２０７、２０８、２０９のそれぞれのインタフェース２１０、２１１、２１２、２１３をＤＭＡインタフェースとすることができる。
【００５８】
つまり、復号器２０６、２０７、２０８、２０９のそれぞれのインタフェース２１０、２１１、２１２、２１３を例えば制御信号がRequest、Acknowledge、Strobeで構成されるＤＭＡインタフェースとすることができる。
【００５９】
そのようにすることで、内蔵する符号器や復号器を部品として考えた場合に、それぞれが直接他のシステムにおけるＣＰＵインタフェースに接続することが可能となり、IP（Intellectual Property）としての応用範囲が広がる。
【００６０】
また、図２に示した符号化復号化装置２０１において、内蔵する符号器あるいは復号器２０６、２０７、２０８、２０９のそれぞれのインタフェース２１０、２１１、２１２、２１３をＣＰＵインタフェースとすることができる。
【００６１】
つまり、復号器２０６、２０７、２０８、２０９のそれぞれのインタフェース２１０、２１１、２１２、２１３を例えば制御信号がAddress、Chip Select、Strobeで構成されるＣＰＵインタフェースとすることができる。
【００６２】
そのようにすることで、内蔵する符号器や復号器を部品として考えた場合に、それぞれが直接他のシステムにおけるＣＰＵインタフェースに接続することが可能となり、IP（Intellectual Property）としての応用範囲が広がる。
【００６３】
図８に、図２及び図３に示す符号化復号化装置２０１におけるメモリアクセススケジューリングの一例を示す。
【００６４】
同図（ａ）に示すメモリアクセススケジューリングのタイミングチャートは、第１符号器２０６と第２符号器２０７とが交互に均等にメモリアクセスする場合を示している。なお、「１」が記された期間が第１符号器２０６によるアクセス期間を示し、「２」が記された期間が第２符号器２０７によるアクセス期間を示していて、それは、同図（ｂ）及び後述する図９においても同様である。
【００６５】
符号化復号化装置２０１では、例えば、JBIGのように現符号化ラインの２ライン前までを参照するような符号器である場合に、複数のチャンネルが同時動作している場合に、図８（ａ）のようにそれぞれ１回ずつ交互に参照メモリの転送を行っていると、１ラインしか参照メモリが必要ない符号化あるいは復号化処理に対して、JBIGの処理は２分の１の速度でしか必要な情報をもらえないこととなり、JBIGの処理速度が低下してしまう。
【００６６】
そこで、図８（ｂ）のように２ライン分の参照メモリの転送が必要な場合には、連続的に参照画像を転送するようにすることでシステム全体の動作のばらつきを少なくすることができ、結果的にシステムのパフォーマンスを向上できる。
【００６７】
それは、例えばファクシミリのメモリ送信の場合、一旦符号化してメモリに蓄積した画像を、送信時には一旦復号化し、さらに送信先が受信できる符号化方式に変換して送信するが、蓄積している符号化方式と、送信時に用いる符号化方式の処理速度に差がある場合は、途中のバッファメモリが増大したり、速い方が遅いほうを待つ必要があるため、結局処理に必要な時間が遅いほうの処理速度で決まることとなるためである。
【００６８】
図９に、図２及び図３に示す符号化復号化装置２０１におけるメモリアクセススケジューリングの別例を示す。
【００６９】
例えばシステム上で、通信時の解像度と、読み取り蓄積の解像度が違う（読みとりの方の解像度が高い）ような場合、同じ圧縮符号化を行う場合でも、主走査のサイズが異なることになる。例えば読みとりがA4-600dpiであり、送信がA4-200dpiである場合、１ラインのデータ量は３倍になる。これを、図９（ａ）に示すように、同じスケジューリングで符号化した場合は、１ページの処理にかかる時間が、当然200dpiの方は短く600dpiの場合は長くなり、アンバランスとなる。
【００７０】
そのため、図９（ｂ）または（ｃ）に示すように、解像度の高い画像の方（ここでは第１符号器２０６が処理している画像）にデータを与える機会を増やすことで、全体の処理のすすみ具合のバランスがとれることとなる。すなわちこのような場合は、解像度の高い画像の流れるタスクの方の優先度を上げておき、そちらの転送数を増やすように制御するようにすればよいことになる。優先度に関しては、解像度だけでなく、その他システム動作上必要な条件によって割り当ててよいのは言うまでもない。
【００７１】
なお、以上説明した実施形態においては、本発明に係る符号化復号化装置をファクシミリ装置に適用したが、本発明は、それに限らず、スキャナ装置、デジタルカメラ、画像データファイリング装置等への多様な適用が可能なものである。
【００７２】
【発明の効果】
請求項１に係る発明によれば、前記メモリ制御手段は、動作する符号器あるいは復号器のそれぞれの処理する画像の主走査サイズ及び同時動作数に応じて、前記メモリ手段をそれぞれの符号器復号器に割り当てるとともに、メモリ解放要求に基づき該メモり解放要求で指定されたメモリ空間のメモリアドレス情報を消去するようにしているため、使用するメモリに無駄が生じず、結果的に少ないメモリで符号化復号化動作を実現することができ、ハードウェア量を減らした低コストな符号化復号化装置を実現することが可能となる効果が得られる。
【００７４】
請求項２に係る発明によれば、請求項１と同様の効果に加えて、メモリ制御のアドレス設定のアルゴリズムをソフトウェアにより実現しているため、メモリ制御に際してハードウェアによるものより割り当て条件変更等に柔軟に対応でき、さらにハードウェアを少なくでき、低コスト化が可能となる効果が得られる。
【００７７】
請求項３に係る発明によれば、請求項１と同様の効果に加えて、前記メモリ制御手段と、前記各符号器・復号器とのデータのやりとりがＤＭＡインターフェースを介して行われるため、各符号器・復号器をIP（Intellectual Property）として考えた場合、内蔵する符号器あるいは復号器のそれぞれが単体でもＤＭＡインタフェースを介してシステムに接続できるようになる利点がある。
【００７８】
請求項４に係る発明によれば、請求項１と同様の効果に加えて、前記メモリ制御手段と、前記各符号器・復号器とのデータのやりとりがＣＰＵインタフェースを介して行われるため、各符号器・復号器をIP（Intellectual Property）として考えた場合、内蔵する符号器あるいは復号器のそれぞれが単体でもＣＰＵインタフェースを介してシステムに接続できるようになる利点がある。
【００７９】
請求項５に係る発明によれば、請求項１と同様の効果に加えて、複数ラインの参照が必要な符号器または復号器のモジュールに対しては、連続的に参照ラインを渡すよう制御しているため、複数の符号器、復号器が同時に動作しているような場合に、複数の参照ラインが必要な符号器あるいは復号器において参照ラインの転送待ちの時間が少なくて済むようになり、符号化復号化装置全体として、処理速度を向上させることが可能となる効果が得られる。
【００８０】
請求項６に係る発明によれば、請求項１と同様の効果に加えて、大きな画像を処理している場合などのように、多くのデータ転送が発生する場合に、そのような符号器あるいは復号器に対し、優先的にデータ転送を行うようにしているので、システム全体としての処理速度を向上させることが可能となる効果が得られる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る符号化復号化装置が適用されるファクシミリ装置のブロック構成について示す図である。
【図２】本発明の実施の形態に係る符号化復号化装置のブロック構成について示す図である。
【図３】本発明の実施の形態に係る符号化復号化装置のメモリ制御手段のブロック構成等について示す図である。
【図４】本発明の実施の形態に係る符号化復号化装置のメモリ制御手段におけるメモリ割り当て処理手順について示すフローチャートである。
【図５】メモリブロック構成について示す図である。
【図６】本発明の実施の形態に係る符号化復号化装置のメモリ制御手段におけるブロック単位のメモリ割り当て処理手順について示すフローチャートである。
【図７】本発明の実施の形態に係る符号化復号化装置のメモリ制御手段のブロック構成等について示す図３とは別の図である。
【図８】本発明の実施の形態に係る符号化復号化装置におけるメモリアクセススケジューリングについて示す模式図である。
【図９】本発明の実施の形態に係る符号化復号化装置におけるメモリアクセススケジューリングについて示す図８とは別の模式図である。
【符号の説明】
１  ファクシミリ装置
１０１  操作表示部
１０２  スキャナ部
１０３  プロッタ部
１０４  システム制御部
１０５  メモリ
１０６  符号化復号化装置
１０７  参照メモリ
１０８  符号器
１０９  参照メモリ
１１０  復号器
１１１  符号化復号化装置
１１２  内部バス
１１３  通信制御部
１１４  モデム
１１５  網制御部
１１６  バス
１１７  インターフェース
１１８  ローカルバス
２０１  符号化復号化装置
２０２  メモリ手段
２０３  メモリ制御手段
２０４  第１チャンネルＩ／Ｏ
２０５  第２チャンネルＩ／Ｏ
２０６  第１符号器
２０７  第２符号器
２０８  第１復号器
２０９  第２復号器
２１０、２１１、２１２、２１３  インターフェース
３０２  制御手段
３０３  Ｉ／Ｏ制御手段
３０４  アドレス記憶手段
３０５  アドレス発生手段
３０６  メモリアクセス制御手段
３０７  データバス
３０８  外部制御手段
【図１】
0004080658.tif 000002
【図２】
0004080658.tif 000003
【図３】
0004080658.tif 000004
【図４】
0004080658.tif 000005
【図５】
0004080658.tif 000006
【図６】
0004080658.tif 000007
【図７】
0004080658.tif 000008
【図８】
0004080658.tif 000009
【図９】
0004080658.tif 000010