(57)【特許請求の範囲】
【請求項１】
中心導体、該中心導体に近接するフェライトコア、および該フェライトコアに静磁界を印加する永久磁石を、下部ヨーク、入出力端子、アース端子および樹脂ケースを一体成型した樹脂成型体に配し、上部ヨークと前記樹脂成型体とを組み立てて成る非可逆回路素子において、
前記下部ヨークの前記入出力端子に近接する端部を、前記樹脂成型体の外方より内方で前記入出力端子に、より近づく形状にした非可逆回路素子。
【請求項２】
前記端部の断面形状がテーパ形状である請求項１に記載の非可逆回路素子。
【請求項３】
前記端部の断面形状がステップ形状である請求項１に記載の非可逆回路素子。
【請求項４】
請求項１〜３のうちいずれか一つに記載の非可逆回路素子を備えた通信装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、マイクロ波帯などで使用されるアイソレータやサーキュレータなどの非可逆回路素子およびこれを備えた通信装置に関するものである。
【０００２】
【従来の技術】
従来の非可逆回路素子の構造を、図６を参照して説明する。
【０００３】
図６の（Ａ）は、従来の非可逆回路素子の底面図であり、（Ｂ）は、従来の非可逆回路素子の入出力端子部における断面図である。
【０００４】
従来の非可逆回路素子の全体の構造は、中心導体、該中心導体に近接するフェライトコア、該フェライトコアに静磁界を印加する永久磁石および整合素子が、下部ヨーク３、入出力端子８、アース端子９および樹脂ケース１を一体成型した樹脂成型体１０に配され、上部ヨーク２と前記樹脂成型体１０とを組み合わせて構成されている。
【０００５】
下部ヨーク３は、図６の（Ａ）に示すように、実装時に入出力端子８との短絡を防ぐため、０．５ｍｍ〜０．８ｍｍの範囲で切り欠き部Ｃが形成されており、入出力端子８に近接する端部の断面形状は、図６の（Ｂ）に示すように、樹脂成型体１０および下部ヨーク３の底面に垂直である。
【０００６】
【発明が解決しようとする課題】
ところが、このような従来の構造の非可逆回路素子には、次に述べる解決すべき課題があった。
【０００７】
前記下部ヨークは、実装時に前記入出力端子との短絡を防ぐため、切り欠き部を設けているが、該切り欠き部により下部ヨークの内面積が小さくなり、形状も複雑になる。このため、磁界が安定せず、フェライトコアに均一な磁界を与えることができなくなり、非可逆回路素子の特性の劣化が生じる。
【０００８】
この発明の目的は、下部ヨークと入出力端子との実装時の短絡を防ぐための間隔を確保し、且つ下部ヨークの内面積を広くとることにより、フェライトコアに均一な磁界を与え、小型で優れた特性の非可逆回路素子およびこれを用いた通信装置を提供することにある。
【０００９】
【課題を解決するための手段】
この発明は、中心導体、該中心導体に近接するフェライトコア、および該フェライトコアに静磁界を印加する永久磁石を、下部ヨーク、入出力端子、アース端子および樹脂ケースを一体成型した樹脂成型体に配し、上部ヨークと前記樹脂成型体とを組合せ、前記下部ヨークの入出力端子に近接する端部を、樹脂成型体の外方より内方で入出力端子に、より近づく形状にする。
【００１０】
また、この発明は、下部ヨークの端部の断面形状をテーパ形状に形成して、下部ヨークと入出力端子との実装時の短絡を防ぎ、且つ下部ヨーク底面の内面積を大きくして、フェライトコアに均一な磁界を与える。
【００１１】
また、この発明は、下部ヨークの端部の断面形状をステップ形状に形成して、下部ヨークと入出力端子との実装時の短絡を防ぎ、且つ下部ヨーク底面の内面積を大きくして、フェライトコアに均一な磁界を与える。
【００１２】
また、この発明は、前記非可逆回路素子を備えて通信装置を構成する。
【００１３】
【発明の実施の形態】
第１の実施形態に係るアイソレータの構成を、図１、図２および図３を参照して説明する。
【００１４】
図１は、アイソレータの分解斜視図である。
また、図２の（Ａ）は、アイソレータの底面図、図２の（Ｂ）は、入出力端子を通る面での断面図である。
図１に示すように、中心導体５、該中心導体５に近接するフェライトコア４、該フェライトコア４に静磁界を印加する永久磁石６、整合素子としての単板コンデンサ７、および終端抵抗としてのチップ抵抗１１のそれぞれが、下部ヨーク３、入出力端子８、アース端子９および樹脂ケース１が一体成型された樹脂成型体１０に配され、上部ヨーク２が前記樹脂成型体１０に被せられる。
【００１５】
図２の（Ａ）に示すように、下部ヨーク３は、入出力端子８の周辺に切り欠き部Ｃが設けられており、下部ヨーク３の端部と入出力端子８とを離間している。この間隔は、通常０．５ｍｍ〜０．８ｍｍとしている。
【００１６】
また、図２の（Ｂ）に示すように、下部ヨーク３は、底面の内面積が、外面積よりも大きくなるように、入出力端子８付近の端部の断面をテーパ形状としている。
【００１７】
この構造により、アイソレータを回路基板に実装する際に、下部ヨーク３と入出力端子８との、実装時の半田による短絡を防ぎ、且つ、下部ヨーク３の底部の内面積を大きくする。このように下部ヨーク３の底部の内面積を大きくすることにより、フェライトコアに印加される磁界の強度分布が均一になる。
【００１８】
図３は、従来技術と本発明との違いによる、挿入損失の周波数特性を示す図である。
このように、フェライトコアに印加される磁界の強度分布が均一になることにより、図３に示すように挿入損失の劣化が改善され、高性能な非可逆回路素子が得られる。
【００１９】
また、断面形状がテーパ形状であるため、下部ヨーク３の切り欠き部Ｃの端部が樹脂ケース１の内部に入り込んだ状態となり、アンカー効果により、樹脂ケース１と下部ヨーク３との結合が強まり、高強度のアイソレータが得られる。
【００２０】
次に、第２の実施形態におけるアイソレータの構成を図４を参照して説明する。
【００２１】
図４の（Ａ）は、アイソレータの底面図、（Ｂ）は、入出力端子を通る面の断面図である。アイソレータ全体の構成は、第１の実施形態に係るアイソレータと同じである。
図４の（Ａ）に示すように、下部ヨーク３は、入出力端子８の周辺に切り欠き部Ｃが設けられており、下部ヨーク３の端部と入出力端子８とを離間している。この間隔は、通常０．５ｍｍ〜０．８ｍｍとしている。
【００２２】
また、図４の（Ｂ）に示すように、下部ヨーク３は、底部の内面積が、外面積よりも大きくなるように、入出力端子８付近の端部の断面を二層のステップ形状としている。
【００２３】
この構造により、アイソレータを回路基板に実装する際に、下部ヨーク３と入出力端子８との、実装時の半田による短絡を防ぎ、且つ、下部ヨーク３の底部の内面積を大きくとることにより、フェライトコアに印加する磁界の強度分布を均一にし、図３に示すように特性の劣化を防ぎ、高性能なアイソレータを得る。
【００２４】
また、断面形状が二層のステップ形状であるため、下部ヨーク３の切り欠き部Ｃの端部が樹脂ケース１の内部に入り込んだ状態となり、アンカー効果により、樹脂ケース１と下部ヨーク３との結合が強まり、高強度のアイソレータが得られる。
【００２５】
また、断面形状が二層ステップ形状であるため、前記テーパ形状とする場合よりも、金型内部での先細り部分が生じないので樹脂の回り込みが良くなり、樹脂成型体の樹脂充填不良が発生しにくい。
【００２６】
次に、第３の実施形態に係る通信装置の構成を図５を参照して説明する。図５においてＡＮＴは送受信アンテナ、ＤＰＸはデュプレクサ、ＢＰＦａ，ＢＰＦｂはそれぞれ帯域通過フィルタ、ＡＭＰａ，ＡＭＰｂはそれぞれ増幅回路、ＭＩＸａ，ＭＩＸｂはそれぞれミキサ、ＯＳＣはオシレータ、ＳＹＮは周波数シンセサイザ、ＩＳＯはアイソレータである。
【００２７】
ＭＩＸａは入力されたＩＦ信号と、ＳＹＮから出力された信号とを混合し、ＢＰＦａはＭＩＸａからの混合出力信号のうち送信周波数帯域のみを通過させ、ＡＭＰａはこれを電力増幅し、アイソレータＩＳＯおよびＤＰＸを介しＡＮＴより送信する。アイソレータＩＳＯは、ＤＰＸ等からのＡＭＰａへの反射信号を阻止して、ＡＭＰａでの歪みの発生を防止する。ＡＭＰｂはＤＰＸから取り出した受信信号を増幅する。ＢＰＦｂはＡＭＰｂから出力される受信信号のうち受信周波数帯域のみを通過させる。ＭＩＸｂは、ＳＹＮから出力された周波数信号と受信信号とをミキシングして中間周波信号ＩＦを出力する。
【００２８】
図５に示したアイソレータＩＳＯとして、第１または、第２の実施形態で示したアイソレータを用いる。
【００２９】
このように、低挿入損失で小型・低背化および軽量化を図った非可逆回路素子を用いることによって、全体に電力効率が高く、薄型で軽量な携帯電話等の通信装置を得る。
【００３０】
【発明の効果】
この発明によれば、入出力端子と下部ヨークとが、所定の間隔で離れるように切り欠き部を設け、下部ヨーク底部の内面積を、外面積よりも大きく形成することにより、非可逆回路素子を回路基板に実装する際に、下部ヨークと入出力端子との半田による短絡が防止され、且つフェライトコアに印加する磁界の強度分布が均一になり、特性劣化のない高性能な非可逆回路素子が得られる。
【００３１】
また、この発明によれば、下部ヨークの端部の断面形状をテーパ形状とすることにより、下部ヨークが樹脂ケースに入り込み、結合が強まることにより、高強度の非可逆回路素子が得られる。
【００３２】
また、この発明によれば、下部ヨークの端部の断面形状をステップ形状とすることにより、樹脂充填不良が防止され、安定した非可逆回路素子が得られる。
【００３３】
また、この発明によれば、前記非可逆回路素子を備えることにより、小型で優れた通信性能を有する高強度の通信装置が、容易に得られる。
【図面の簡単な説明】
【図１】第１の実施形態に係る非可逆回路素子の分解斜視図
【図２】第１の実施形態に係る非可逆回路素子の底面図および断面図
【図３】従来技術と本発明の違いによる、挿入損失の周波数特性
【図４】第２の実施形態に係る非可逆回路素子の底面図および断面図
【図５】第３の実施形態に係る通信装置のブロック図
【図６】従来技術の非可逆回路素子の底面図および断面図
【符号の説明】
１−樹脂ケース
２−上部ヨーク
３−下部ヨーク
４−フェライトコア
５−中心導体
６−永久磁石
７−コンデンサ
８−入出力端子
９−アース端子
１０−樹脂成型体
１１ーチップ抵抗
【図１】
0004182153.tif 000002
【図２】
0004182153.tif 000003
【図３】
0004182153.tif 000004
【図４】
0004182153.tif 000005
【図５】
0004182153.tif 000006
【図６】
0004182153.tif 000007