(57)【特許請求の範囲】
【請求項１】
アルミニウムを含む層で形成されている複数の走査線と、複数のデータ線と、前記走査線と前記データ線に接続されたトランジスタと、前記走査線と前記データ線が交差する領域を有する電気光学装置の製造方法であって、
基板上に第１半導体層と第２半導体層とを形成する工程と、
前記第１及び第２半導体層を覆うように前記基板上にゲート絶縁膜を形成する工程と、
前記第１半導体層の少なくともチャネル領域に相対する位置のゲート絶縁膜上に第１ゲート電極を有する走査線と、第２半導体層の少なくともチャネル領域に相対する位置のゲート絶縁膜上に第２ゲート電極を形成する工程と、
前記走査線と前記データ線とが交差する領域を覆い、かつ前記第１半導体層に対応して第１レジスト膜を形成する工程と、
前記第１レジスト膜及び前記第２ゲート電極をマスクとして、前記第２半導体層に第１の導電型の不純物イオンを注入する工程と、
前記走査線とデータ線とが交差する領域を覆い、かつ前記第２半導体層に対応して第２レジスト膜を形成する工程と、
前記第２レジスト膜及び前記第１ゲート電極をマスクとして、前記第１半導体層に前記第１の導電型とは異なる第２の導電型の不純物イオンを注入する工程と、
前記ゲート電極及び走査線を覆うように絶縁膜を形成する工程と、
前記絶縁膜上に前記走査線と交差するように複数のデータ線を形成する工程とを具備することを特徴とする電気光学装置の製造方法。
【請求項２】
前記電気光学装置は画像表示領域とこの画像表示領域における表示を制御する駆動回路領域とを具備し、
前記駆動回路領域には前記第１半導体層と第２半導体層を有する相補型トランジスタ構造の薄膜トランジスタが配置され、
前記画像表示領域には前記第１半導体層が配置されてなることを特徴とする請求項１に記載の電気光学装置の製造方法。
【請求項３】
前記走査線と同層で、かつ走査線とほぼ平行に容量線を形成する工程とを具備し、
前記容量線と前記データ線とが交差する領域は、前記第１レジスト膜及び前記第２レジスト膜によって覆われていることを特徴とする請求項１に記載の電気光学装置の製造方法。
【請求項４】
前記走査線及びこの走査線と同層からなる層の少なくとも一部は前記第１レジスト膜及び第２レジスト膜により覆われていることを特徴とする請求項１または請求項２に記載の電気光学装置の製造方法。
【請求項５】
前記第１レジスト膜及び前記第２レジスト膜を形成する工程は、
前記基板上にレジストを塗布する工程と、
前記レジストを、露光して、現像することにより、前記第１レジスト膜または前記第２レジスト膜を形成する工程とからなることを特徴とする請求項１から請求項３のいずれか一項に記載の電気光学装置の製造方法。
【請求項６】
前記走査線と同層からなる層は、アルミニウムを含むことを特徴とする請求項１から請求項５のいずれか一項に記載の電気光学装置の製造方法。
【請求項７】
前記走査線及び該走査線と同層からなる層は、アルミニウムを含む下層と高融点金属を含む上層を含む多層構造を有することを特徴とする請求項６に記載の電気光学装置の製造方法。
【請求項８】
前記上層はモリブデンまたはチタンを含む層からなることを特徴とする請求項７に記載の電気光学装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法及び電気光学装置の製造方法並びにこれらの製造方法により製造された半導体装置及び電気光学装置に属し、特に、イオン注入時にマスクとして用いるレジスト膜形成以前に、走査線とデータ線との交差部の走査線をレジスト膜により覆う半導体装置の製造方法及び電気光学装置の製造方法並びにこれらの製造方法により製造された半導体装置及び電気光学装置の技術分野に属する。
【０００２】
【従来の技術】
一般に、薄膜トランジスタ（以下、ＴＦＴという。）をスイッチング素子として有するアクティブマトリクス型の液晶装置の場合、ＴＦＴアレイ基板と対向基板との間に液晶層などの電気光学物質が挟持して構成される。
【０００３】
かかるＴＦＴアレイ基板は、基板上に、互いに交差して配置された複数の走査線及び複数のデータ線と、走査線及びデータ線の交差部ごとに配置された走査線及びデータ線に電気的に接続される薄膜トランジスタ、薄膜トランジスタに電気的に接続された画素電極とから構成されている。薄膜トランジスタは、半導体層上にゲート絶縁膜を介して、走査線と同層で、かつ電気的に接続したゲート電極が配置され構成される。そして、その上に絶縁膜を介してデータ線が形成される。
【０００４】
上述のようなＴＦＴアレイ基板は、例えば次のような形成工程を経て形成される。
【０００５】
まず、ガラス基板上にポリシリコンからなる半導体層を形成し、これを覆うようにゲート絶縁膜を形成する。次に、半導体層のチャネル領域に相対する位置のゲート絶縁膜上にゲート電極を有する走査線を形成する。走査線形成後、半導体層の任意の領域にレジスト膜をマスクとしてイオン注入を行う。次に、レジスト膜を剥離した後、走査線、ゲート電極を覆うようにゲート絶縁膜上に絶縁膜を形成し、この絶縁膜上に、ソース電極、ドレイン電極、データ線を形成する。さらにこの上層に層間絶縁膜を形成し、この層間絶縁膜上にコンタクトホールを介してドレイン電極とつながった画素電極を形成してＴＦＴアレイ基板は完成する。上述のレジスト膜は、基板上にレジストを塗布した後、露光して、現像することにより所定の形状にパターニングして形成する。
【０００６】
【発明が解決しようとする課題】
かかる液晶装置を携帯型情報端末のような機器に用いる場合、極力その消費電力を軽減したいという要請が近年強くなっている。液晶装置を構成するＴＦＴアレイ基板の消費電力の低減には走査線の低抵抗化が必要であり、従来用いられてきたＣｒ、Ｔａなどの材料にかわり、アルミニウムを用いる製造方法が注目されている。更に、走査線にアルミニウムを含む金属を用いる場合には、ヒロックと呼ばれる突起の発生を防止するために、アルミニウムを含む金属層上にチタンなどの高融点金属を積層した多層構造が用いられる。
【０００７】
しかしながら、イオン注入工程でマスクとして用いるレジスト膜を形成する際、現像液により走査線のアルミニウム層がエッチングされるという問題がある。以下、図１５を用いて詳細に説明する。尚、図１５はデータ線と走査線との交差部付近の縦断面図である。
【０００８】
図１５（ａ）は、イオン注入工程前の走査線３が形成された状態を示す。ＴＦＴアレイ基板６０上に、半導体層１が配置され、この半導体層上にゲート絶縁膜２を介して走査線３が配置されている。走査線は２層構造を有し、下層がアルミニウム、上層がチタンからなる。
【０００９】
図１５（ｂ）は、レジスト膜が配置された状態を示す。レジスト膜は、基板上にレジストを塗布し、イオンを注入しない半導体層の領域に対応した部分のみが残存するようにレジストを露光して、現像することにより形成される。そのため、図に示すように走査線３とデータ線との交差部付近ではレジスト膜は形成されていない。このような形状でレジスト膜が形成すると、レジストの現像時に用いる現像液によって、図に示すように走査線のアルミニウム層からなる下層の側部がエッチングされ、走査線の縦断面はオーバーハング状の形状となる。
【００１０】
次に、レジスト膜をマスクとして半導体層１に不純物イオンを注入後、レジスト膜を剥離する。
【００１１】
次に、上述のようなオーバーハング状の走査線を覆うように基板上に絶縁膜４が形成されると、図１５（ｃ）に示すように、絶縁膜４にクラック４'が発生する。そのため、図１５（ｄ）に示すように絶縁膜４上にデータ線６が形成された場合、クラック４'により走査線３とデータ線６とが短絡する。これにより、短絡した走査線３及びデータ線６に電気的に接続する画素電極は任意の表示が行えず、走査線、データ線それぞれの線方向の線欠陥となり、表示品位を著しく低下させるという問題がある。また、短絡が発生しなくとも、絶縁膜４のクラックの発生付近でデータ線６が断線してしまう場合があり、表示欠陥を引き起こすという問題がある。
【００１２】
本発明は上述した問題点に鑑みなされたものであり、レジスト膜形成時に用いる現像液による走査線のエッチングの発生を防止し、走査線とその上に絶縁膜を介して形成されるデータ線との間での短絡不良を防止することができる半導体装置の製造方法及び電気光学装置の製造方法並びにこれらの製造方法により製造された半導体装置及び電気光学装置を提供することを課題とする。
【００１３】
【課題を解決するための手段】
本発明の半導体装置の製造方法は、第１配線と第２配線とが交差する領域を有する半導体装置の製造方法であって、半導体層を形成する工程と、前記第１配線を形成する工程と、前記第１配線の所定領域の上にレジスト膜を形成する工程と、前記レジスト膜をマスクとして、前記半導体層に不純物イオンを注入する工程と、前記第１配線の所定領域の上に前記第１配線に交差するように前記第２配線を形成する工程とを具備することを特徴とする。
【００１４】
このような構成によれば、半導体層に不純物イオン注入を行う工程を有する半導体装置の製造方法において、第１配線と第２配線とが交差する領域を覆うようにレジスト膜を形成するので、レジスト膜形成時に用いる現像液、例えばＴＭＡＨ水溶液により第１配線と第２配線との交差領域における第１配線がエッチングされることがない。これにより、第１配線と第２配線との交差する領域付近に発生する第１配線と第２配線とを絶縁して配置される絶縁膜のクラックの発生を未然に防止することができ、第１配線と第２配線との短絡あるいは第２の断線を防止し、欠陥のない半導体装置を得ることができるという効果を有する。
【００１５】
また、本発明は、第１配線と第２配線とが交差する領域を有する半導体装置の製造方法であって、半導体層を形成する工程と、前記第１配線を形成する工程と、
前記第１配線の所定領域の上及び前記半導体層の所定領域の上にレジスト膜を形成する工程と、前記レジスト膜をマスクとして、前記半導体層に不純物イオンを注入する工程と、前記第１配線の所定領域の上に前記第１配線に交差するように前記第２配線を形成する工程とを具備することを特徴とする。
【００１６】
このような構成によれば、半導体層に不純物イオンを注入する際に用いるマスクの形成と同時に、第１配線と第２配線とが交差する領域を覆うようにレジスト膜を形成するので、レジスト膜形成時に用いる現像液、例えばＴＭＡＨ水溶液により第１配線と第２配線との交差領域における第１配線がエッチングされることがない。これにより、第１配線と第２配線との交差する領域付近に発生する第１配線と第２配線とを絶縁して配置される絶縁膜のクラックの発生を未然に防止することができ、第１配線と第２配線との短絡あるいは第２の断線を防止し、欠陥のない半導体装置を得ることができるという効果を有する。
【００１７】
また、前記レジスト膜を形成する工程は、前記基板上にレジストを塗布する工程と、前記レジストを、露光して、現像することにより、前記レジスト膜を形成する工程とからなることを特徴とする。このような構成によれば、基板上にレジストが塗布されるため、均一な膜厚のレジストを得ることができ、結果的に基板面内で均一な膜厚分布を有するレジスト膜を得ることができる。これにより、面内でイオン注入が均一に行われ、例えば基板上に半導体層を有する複数の薄膜トランジスタを形成する場合にも、面内での薄膜トランジスタの特性のばらつきが生じないという効果を有する。ここで、レジストの塗布方法としては、スピンコート法やロールコータ法などを用いることができる。
【００１８】
また、前記第１配線は、アルミニウムを含むことを特徴とする。このような構成によれば、低抵抗のアルミニウムを用いるため、配線幅を細くすることができ、高精細な半導体装置を得ることができ、かつ配線容量が低減されるため低消費電力の半導体装置を得られる。また、電極材料としてアルミニウムを含む材料を用いる場合、アルミニウムは他の金属と比べ、現像液によるエッチングの問題が顕著に現れるため、レジスト膜で覆うことは非常に有効である。尚、該第１配線はアルミニウムもしくはアルミニウムを主成分とした合金、またはそれらを少なくとも一層含む多層金属のいずれでも良い。
【００１９】
また、前記第１配線は、アルミニウムを含む下層と高融点金属を含む上層を含む多層構造を有することを特徴とする。更に、上層はモリブデンまたはチタンを含む層からなることを特徴とする。このような構成によれば、アルミニウムを含む層の上にモリブデンやチタンといった高融点金属を含む層を形成するため、アルミニウムにヒロックが生じず、ヒロックによる第１配線と第２配線との短絡の発生を防止でき、高品質の半導体装置を得るという効果を有する。このようなアルミニウムを含む層の上に高融点金属を含む層が配置される多層構造の場合、高融点金属を含む層の方が、アルミニウムを含む層よりも現像液に対する耐エッチング性が高いため、ゲート電極にレジスト膜が形成されていない状態で現像が行われると、下層のみが現像液によりエッチングされ、オーバーハング状の断面を有する第１配線が形成される。これにより、第１配線を覆って形成される絶縁膜にクラックが生じ、このクラックを通じて、この絶縁膜上に形成される第２配線と第１配線とが短絡するという問題がある。しかしながら、本発明においては、多層構造の第１配線を用いる場合においても、第１配線と第２配線との交差部に対応する第１配線をレジスト膜により覆うことにより、交差部の第１配線が現像液によりエッチングされずオーバーハング状の断面を有する第１配線とはならず、これを覆う絶縁膜にクラックが発生するという問題を回避できる。これにより第１配線と第２配線との短絡あるいは第２配線の断線を防止し、高品質の半導体装置を得るという効果を有する。
【００２０】
また、本発明の電気光学装置の製造方法は、複数の走査線と、複数のデータ線と、前記走査線と前記データ線に接続されたトランジスタとを有し、前記走査線と前記データ線とは交差する領域を有する電気光学装置の製造方法であって、前記走査線を形成する工程と、前記走査線の所定領域の上にレジスト膜を形成する工程と、前記レジスト膜をマスクとして、前記トランジスタを構成する半導体層に不純物イオンを注入する工程と、前記走査線の所定領域の上に前記走査線と交差するように前記データ線を形成する工程とを具備することを特徴とする。
【００２１】
このような構成によれば、レジスト膜をマスクとして不純物イオン注入を行う工程を経て形成される電気光学装置において、例えば半導体層に不純物イオンを注入する際に用いるマスクの形成と同時に、走査線とデータ線とが交差する領域をも覆うようにレジスト膜を形成するので、レジスト膜形成時に用いる現像液により走査線ととデータ線線との交差領域における走査線がエッチングされるのを抑えることができる。これにより、走査線とデータ線との交差する領域付近に発生する走査線とデータ線との間に介在する絶縁膜のクラックの発生を未然に防止することができ、走査線とデータ線との短絡あるいはデータ線の断線を防止し、表示欠陥のない電気光学装置を得ることができるという効果を有する。
【００２２】
また、本発明の電気光学装置の製造方法は、前記レジスト膜を形成する工程ならびに前記不純物を注入する工程がそれぞれ少なくとも２回以上存在し、そのいずれの前記レジスト膜も前記走査線と前記データ線とが交差する領域を覆うように形成されることを特徴とする。
【００２３】
このような構成によれば、例えば、同一基板上に複数の不純物濃度の異なる半導体領域が形成されるＬＤＤ構造や、同一基板上に複数の異なる不純物が注入された半導体領域が形成される相補型トランジスタ構造の形成時のように、レジスト膜をマスクとしてイオン注入を複数回行う工程を経て電気光学装置を製造する製造方法において、その複数回の注入マスク形成工程全てにおいて走査線とデータ線とが交差する領域をも覆うようにレジスト膜を形成するので、レジスト膜形成時に用いる現像液によりデータ線との交差領域における走査線がエッチングされることがない。これにより、走査線とデータ線との交差する領域付近に発生する走査線とデータ線との間に介在する絶縁膜のクラックの発生を未然に防止することができ、走査線とデータ線との短絡あるいはデータ線の断線を防止し、表示欠陥のない電気光学装置を得ることができる。
【００２４】
また、本発明の電気光学装置の製造方法は、複数の走査線と、複数のデータ線と、前記走査線と前記データ線に接続されたトランジスタと、前記走査線と前記データ線が交差する領域を有する電気光学装置の製造方法であって、基板上に第１半導体層と第２半導体層とを形成する工程と、前記第１及び第２半導体層を覆うように前記基板上にゲート絶縁膜を形成する工程と、前記第１半導体層の少なくともチャネル領域に相対する位置のゲート絶縁膜上に第１ゲート電極を有する走査線と、第２半導体層の少なくともチャネル領域に相対する位置のゲート絶縁膜上に第２ゲート電極を形成する工程と、前記走査線とデータ線とが交差する領域を覆い、かつ前記第１半導体層に対応して第１レジスト膜を形成する工程と、前記第１レジスト膜及び前記第２ゲート電極をマスクとして、前記第２半導体層に不純物イオンを注入する工程と、前記走査線とデータ線とが交差する領域を覆い、かつ前記第２半導体層に対応して第２レジスト膜を形成する工程と、前記第２レジスト膜及び前記第１ゲート電極をマスクとして、前記第１半導体層に不純物イオンを注入する工程と、前記ゲート電極及び走査線を覆うように絶縁膜を形成する工程と、前記絶縁膜上に前記走査線と交差するように複数のデータ線を形成する工程とを具備することを特徴とする。
【００２５】
このような構成によれば、レジスト膜をマスクとして同一基板内で異なる種類の不純物イオン領域を有する半導体層を形成する工程を経る場合に、マスクとしてのレジスト膜の形成と同時に、データ線と交差する領域に対応した走査線をも覆うようにレジスト膜を形成するので、現像液から走査線を保護し、現像液によって走査線がエッチングされることがない。これにより、走査線とデータ線との重なりあう領域付近に発生する絶縁膜のクラックの発生を未然に防止することができ、走査線とデータ線との短絡あるいはデータ線の断線を防止し、表示欠陥のない電気光学装置を得ることができる。
【００２６】
また、前記電気光学装置は画像表示領域とこの画像表示領域における表示を制御する駆動回路領域とを具備し、前記駆動回路領域には前記第１半導体層と第２半導体層を有する相補型トランジスタ構造の薄膜トランジスタが配置され、前記画像表示領域には前記第１半導体層が配置されてなることを特徴とする。
【００２７】
このような構成によれば、画素表示用の薄膜トランジスタと駆動回路用の相補型トランジスタ構造を有する薄膜トランジスタとを同一基板上に同一工程で形成することができる。このため、駆動回路を別工程で製造し、外付けする必要がなくなり、電気光学装置の製造工程を大幅に削減するという効果を有する。
【００２８】
また、前記走査線と同層で、かつ走査線とほぼ平行に容量線を形成する工程とを具備し、前記容量線と前記データ線とが交差する領域は、前記レジスト膜によって覆われていることを特徴とする。このような構成によれば、走査線と同様に、データ線と容量線との交差部付近におけるデータ線と容量線との短絡を防止し、表示欠陥のない電気光学装置を得るという効果を有する。
【００２９】
また、前記走査線及びこの走査線と同層からなる層の少なくとも一部は前記レジスト膜により覆われていることを特徴とする。このような構成によれば、データ線と走査線、またはデータ線と容量線とのそれぞれの交差部付近だけでなく、走査線または容量線をも現像液から保護することができ、現像液によりエッチングされることにより生じる走査線または容量線の幅の細りなどを防止することができる。これにより、電気光学装置の表示面内における複数の走査線または容量線の線幅を常に一定に保てるため、面内で表示ばらつきのない表示特性の良い電気光学装置を得るという効果を有する。
【００３０】
また、前記レジスト膜を形成する工程は、前記基板上にレジストを塗布する工程と、前記レジストを、露光して、現像することにより、前記レジスト膜を形成する工程とからなることを特徴とする。このような構成によれば、基板上にレジストが塗布されるため、均一な膜厚のレジストを得ることができ、結果的に基板面内で均一な膜厚分布を有するレジスト膜を得ることができる。これにより、面内でイオン注入が均一に行われ、例えば基板上に半導体層を有する複数の薄膜トランジスタを形成する場合にも、面内での薄膜トランジスタの特性のばらつきが生じないという効果を有する。ここで、レジストの塗布方法としては、スピンコート法やロールコータ法などを用いることができる。
【００３１】
また、前記走査線及び該走査線と同層からなる層は、アルミニウムを含むことを特徴とする。このような構成によれば、低抵抗のアルミニウムを用いるため、信号入力側と末端側とでの信号遅延のない走査線または容量線を得ることができ、表示ばらつきのない電気光学装置を得ることができ、また、低抵抗のアルミニウムを用いるため、配線幅を細くすることができ、また配線容量が低減されるため低消費電力の電気光学装置を実現できる。更に、電極材料としてアルミニウムを含む材料を用いる場合、アルミニウムは他の金属と比べ、現像液によるエッチングの問題が顕著に現れるため、レジスト膜で覆うことは非常に有効である。
【００３２】
また、前記走査線及び該走査線と同層からなる層は、アルミニウムを含む下層と高融点金属を含む上層を含む多層構造を有することを特徴とする。更に、上層はモリブデンまたはチタンを含む層からなることを特徴とする。
【００３３】
このような構成によれば、アルミニウムを含む層の上にモリブデンやチタンといった高融点金属を含む層を形成するため、例えば４００℃以上という高温度条件下で行われる不純物イオンの活性化工程を経ても、ヒロックが生じず、ヒロックによる走査線とデータ線との短絡の発生を防止でき、表示特性の良い電気光学装置を得るという効果を有する。また、このようなアルミニウムを含む層の上に高融点金属を含む層が配置される多層構造を配線として用いた場合に、データ線との交差領域における走査線がレジスト膜形成工程中の現像液によりエッチングされることがないため、オーバーハング形状の走査線とはならず、走査線を覆う絶縁膜にクラックが生じることがなく、このクラックを通じての走査線とデータ線との短絡、データ線の断線を未然に防止し、表示特性の良い電気光学装置を得るという効果を有する。
【００３４】
本発明の半導体装置は、上述の製造方法により形成されたことを特徴とする。このような構成により、高品質の電気光学装置を得るという効果を有する。
【００３５】
本発明の電気光学装置は、上述の製造方法により形成されたことを特徴とする。このような構成により、表示特性の良い電気光学装置を得るという効果を有する。
【００３６】
【発明の実施の形態】
以下、本発明の実施の形態を、電気光学装置としての液晶装置に適用した場合を例にあげ、図面に基づいて説明する。
【００３７】
本発明による液晶装置の構成を図１から図３を参照して説明する。図１は、液晶装置の画像形成領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路である。図２は、データ線、走査線、画素電極などが形成されたＴＦＴアレイ基板の画像表示領域における複数の画素群の平面図である。図３は、液晶装置の画像表示領域及び周辺駆動回路領域の縦断面図を示し、画素領域の縦断面図は、図２のＡ−Ａ’の断面図である。尚、各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００３８】
図１において、液晶装置は、画像表示領域とこれを制御する周辺駆動回路領域とから構成される。
【００３９】
画像表示領域は、平行に配置された容量線３ｂ及び走査線３と、走査線３と交差して配置されたデータ線６と、これら走査線３とデータ線６との交差部毎にマトリクス状に配置された画素電極９ａと、画素電極９aを制御するための薄膜トランジスタ（以下、ＴＦＴと称する）３０とからなる。画像信号が供給されるデータ線６にはＴＦＴ３０のソースが電気的に接続され、走査信号が供給される走査線３にはＴＦＴ３０のゲートが電気的に接続している。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６から供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。画素電極９ａを介して液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板（後述する）に形成された対向電極（後述する）との間で一定期間保持される。
【００４０】
一方、周辺駆動回路領域は、走査線駆動回路１０４、データ線駆動回路１０１、サンプリング回路３０１、プリチャージ回路２０１からなる。走査線駆動回路１０４は、外部制御回路から供給される電源、基準クロックＣＬＹ及びその反転クロック等に基づいて、所定タイミングで走査線３に走査信号Ｇ１、Ｇ２、…、Ｇｍをパルス的に線順次で印加する。データ線駆動回路１０１は、外部制御回路から供給される電源、基準クロックＣＬＸ及びその反転クロック等に基づいて、走査線駆動回路１０４が走査信号Ｇ１、Ｇ２、…、Ｇｍを印加するタイミングに合わせて、データ線６毎にサンプリング回路駆動信号としてのシフトレジスタからの転送信号Ｘ１、Ｘ２、…、Ｘｎを、サンプリング回路３０１にサンプリング回路駆動信号線３０６を介して所定タイミングで供給する。プリチャージ回路２０１は、スイッチング素子として、例えばＴＦＴ２０２を各データ線６毎に備えており、プリチャージ信号線２０４がＴＦＴ２０２のドレイン又はソース電極に接続されており、プリチャージ回路駆動信号線２０６がＴＦＴ２０２のゲート電極に接続されている。そして、動作時には、プリチャージ信号線２０４を介して、外部電源からプリチャージ信号ＮＲＳを書き込むために必要な所定電圧の電源が供給され、プリチャージ回路駆動信号線２０６を介して、各データ線６について画像信号Ｓ１、Ｓ２、…、Ｓｎの供給に先行するタイミングでプリチャージ信号ＮＲＳを書き込むように、外部制御回路からプリチャージ回路駆動信号ＮＲＧが供給される。プリチャージ回路２０１は、好ましくは中間階調レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎに相当するプリチャージ信号ＮＲＳ（画像補助信号）を供給する。サンプリング回路３０１は、ＴＦＴ３０２を各データ線６毎に備えており、画像信号線３０４がＴＦＴ３０２のソース電極に接続されており、サンプリング回路駆動信号線３０６がＴＦＴ３０２のゲート電極に接続されている。そして、画像信号線３０４を介して、画像信号Ｓ１、Ｓ２、…、Ｓｎが入力されると、これらをサンプリングする。即ち、サンプリング回路駆動信号線３０６を介してデータ線駆動回路１０１からサンプリング回路駆動信号としての転送信号Ｘ１、Ｘ２、…、Ｘｎが入力されると、画像信号線３０４夫々からの画像信号Ｓ１、Ｓ２、…、Ｓｎをデータ線６ａに順次印加する。
【００４１】
尚、本実施形態においては、画像表示領域中のＴＦＴ３０の半導体層としてポリシリコンを用いているため、周辺駆動回路に用いられるＴＦＴと画像表示領域中のＴＦＴ３０と同一基板上で同一工程で形成することが可能であるが、周辺駆動回路の一部を別基板に形成し、これを外付けすることも可能である。
【００４２】
図２において、液晶装置のＴＦＴアレイ基板上には、マトリクス状に複数の透明な画素電極９ａが設けられており、画素電極９ａの縦横の境界に各々沿ってデータ線６、走査線３（点線）及び容量線３ｂ（点線）が設けられている。データ線６は縦方向に延伸した形状に形成され、データ線６の一部であるソース電極６ａはコンタクトホール５ａを介してポリシリコン膜からなる半導体層１（左下がりの斜線部）のうち後述のソース領域に電気的に接続されており、データ線６はソース６ａ付近で、その幅が広くなるように形成されている。データ線６と同層で形成された導電層６ｂはコンタクトホール５ｂを介して半導体層１のうち後述のドレイン領域に電気的に接続しており、更に、導電層６ｂはコンタクトホール８を介して画素電極９ａと電気的接続されている。また、半導体層１のうちチャネル領域に対向するように走査線３が配置され、走査線３はゲート電極として機能し、本実施形態においては、半導体層１と走査線３とが重なり合う箇所は２カ所となっており、ダブルゲート構造となっている。尚、図面上、走査線３と半導体層１とが平面的に重なり合う部分、即ちゲート電極に対応する位置の半導体層は走査線によって隠れ、図示されていない。容量線３ｂは、走査線３に沿ってほぼ直線状に伸び、データ線６と交差する箇所からデータ線６に沿って突出した突出部を有し、この突出部にほぼ対応して半導体層の一部が配置されている。即ち、半導体層１は、データ線６及び走査線３の下層に延設されて、同じく容量線３ｂもデータ線６及び走査線３に沿って伸び、半導体層１と容量線３ｂ部分とはゲート絶縁膜でもある絶縁膜２を介して対向配置されて、蓄積容量を形成している。容量線３ｂは、画素電極９ａの一部と平面的に重なり合い、この領域でも蓄積容量を形成している。
【００４３】
次に図３の断面図に示すように、液晶装置１００は、ＴＦＴアレイ基板１０と、これに対向配置される対向基板８０との間に電気光学物質としての液晶層５０を備えている。
【００４４】
ＴＦＴアレイ基板１０は、画像表示領域においては、ガラス基板６０上に酸化シリコンからなる下地膜１２、ポリシリコンからなる半導体層１が配置されている。半導体層１上には、ゲート絶縁膜２が配置されている。ゲート絶縁膜２上には、それぞれアルミニウムを下層としチタンを上層とする２層構造の走査線３（図示せず）、走査線の一部であるゲート電極３ａ、容量線３ｂが配置されている。そして、走査線３、ゲート電極３ａ及び容量線３ｂを覆うように絶縁膜４が配置され、絶縁膜４上には、同層で形成されたデータ線６、データ線６の一部であるソース電極６ａ、導電層６ｂが配置されている。ソース電極６ａは、ゲート絶縁膜２、絶縁膜４に形成されたコンタクトホール５ａにより後述で説明する半導体層１のソース領域と電気的に接続され、導電層６ｂは、絶縁膜４に形成されたコンタクトホール５ｂにより、後述で説明する半導体層１のドレイン領域と電気的に接続される。更に、データ線６、ソース電極６ａ、導電層６ｂを覆って層間絶縁膜７が配置され、層間絶縁膜７に形成されたコンタクトホール８により導電層６ｂは、層間絶縁膜７上に配置されるＩＴＯ（Indium  Tin  Oxide）膜からなる画素電極９ａと電気的に接続している。最後に、画素電極９ａを覆って、ポリイミドからなる配向膜１６が配置される。ここで、画像表示領域中のＴＦＴの半導体層１は、ＬＤＤ（lightly  doped  drain）構造を有し、詳細については後述する。
【００４５】
また、ＴＦＴアレイ基板１０の周辺駆動回路領域においては、相補型トランジスタ構造が採用されている。図３に示すように、相補型トランジスタ構造は、Ｎチャネル型ＴＦＴ１３０ａ、Ｐチャネル型ＴＦＴ１３０ｂを有し、ガラス基板６０上に配置された下地層１２上にＮチャネル型の半導体層１、Ｐチャネル型の半導体層１とが配置され、これらを覆うように、ゲート絶縁膜２が配置されている。ゲート絶縁膜２上には半導体層のチャネル領域に相当する位置にゲート電極１０３が配置されている。更に、ゲート電極１０３を覆って、絶縁膜４が配置され、絶縁膜４上に配置されたソース電極１０６ａ、１０７ａ、ドレイン電極１０６ｂ、１０７ｂは、それぞれ、対応する半導体層１のソース領域またはドレイン領域に電気的に接続している。そして、これら相補型トランジスタ構造のＴＦＴ上には層間絶縁膜７が配置されている。また、ＮチャネルＴＦＴの半導体層はＬＤＤ構造を有している。
【００４６】
他方、対向基板８０は、ガラス基板２０上にマトリクス状に形成された遮光膜２３、これを覆って順次形成されたＩＴＯ膜からなる対向電極２１、ポリイミドからなる配向膜１６とから構成されている。
【００４７】
次にＴＦＴアレイ基板の製造方法について図４〜図１２を用いて説明する。図４〜図１２は、画像表示領域及び周辺回路領域における断面であり、画像表示領域は図２の線Ａ−Ａ'で切断したときの断面である。
【００４８】
まず、図４（ａ）に示すように、ガラス基板６０上に、ＰＥ（plasma  enhanced）ＣＶＤ法またはＥＣＲ（electron  cyclotron  resonance）ＣＶＤ法により、下地膜１２として、ＳｉＯ２膜を２００〜５００ｎｍ程度の厚みで形成する。この下地膜は、ガラス基板６０表面の汚れやガラス基板中に含まれる不純物等がＴＦＴ３０の特性の劣化を引き起こすことを防止する機能を有する。
【００４９】
次に、図４（ｂ）に示すように、ＰＥＣＶＤ法またはＬＰ（low  pressure）ＣＶＤ法により、下地膜上にａ−Ｓｉ膜４０１ａを３０〜１００ｎｍ程度の厚みで積層する。
【００５０】
次に、図４（ｃ）に示すように、ａ−Ｓｉ膜にＫｒＦまたはＸｅＣｌなどのエキシマレーザ光を３００〜６００ｍＪ／ｃｍ2照射することにより、ａ−Ｓｉ膜を結晶化させ、ｐ−Ｓｉ膜４０１ｂを得る。エキシマレーザ光の照射強度、照射時間などはａ−Ｓｉ膜の膜厚、膜質などにより適宜調整する。本実施形態においては、レーザアニールにより低温で、ポリシリコン層を得ることができるため、基板としてシリコン基板よりも安価なガラス基板を採用することができる。
【００５１】
次に、図４（ｄ）に示すように、画像表示領域及び周辺駆動回路領域のそれぞれのＴＦＴの半導体層に相当する形状にレジスト膜４０２を形成する。
【００５２】
次に、図５（ａ）に示すように、レジスト膜４０２をマスクとして、ｐ−Ｓｉ膜４０１ｂを塩素系ガスを用いてＲＩＥ(reactive  ion  etching)により、エッチングし、ｐ−Ｓｉ層１を形成する。尚、ＲＩＥのようなドライエッチング以外に、弗硝酸を用いてエッチングするなど薬液を用いるウエットエッチングを使用することもできる。
【００５３】
次に図５（ｂ）に示すように、レジスト膜４０２を剥離後、図５（ｃ）に示すように、ＰＥＣＶＤ法により、ＴＥＯＳ（テトラエチルオルソシリケート）と酸素ガスとの混合ガスを原料ガスとして、５０〜１２０ｎｍの膜厚のゲート絶縁膜２を形成する。ここで、原料ガスとしては、ＳｉＨ４と酸素ガスとを用いても良い。
【００５４】
次に図５（ｄ）に示すように、画像表示領域の半導体層１のうち、容量として機能する領域に対応する部分が除去された形状のレジスト膜４０３を形成する。そして、このレジスト膜４０３をマスクにし、イオン注入法により、不純物としてリンイオンを５×１０１４〜１０１６個／ｃｍ２のドーズ量にて、半導体層１に注入し、容量電極１ｆを形成する。注入後、レジスト膜４０３を剥離する。
【００５５】
次に、図６（ａ）に示すように、ゲート絶縁膜２上に、ＰＶＤ（physical  vapor  deposition）法により、４００ｎｍのアルミニウム膜４０５ａ、更に１００ｎｍのチタン膜４０５ｂを形成する。
【００５６】
次に、図６（ｂ）に示すように、走査線、ゲート電極、容量線に相当する形状のレジスト膜４０４を形成する。これをマスクとして、図６（ｃ）に示すように、弗素系または塩素系ガスを用いて、ＲＩＥ法によりアルミニウム膜４０５ａ、チタン膜４０５ｂをエッチングする。エッチング後、レジスト膜４０４を剥離して、図６（ｄ）に示すように、アルミニウムからなる下層とチタンからなる上層とからなる多層膜を有する、走査線３、ゲート電極３ａ、１０３、容量線３ｂを得る。
【００５７】
次に、図７（ａ）に示すように、画像表示領域を全て覆い、かつ周辺回路領域のＰチャネル型のＴＦＴとなる半導体層に対応した位置のみレジストが除去されたレジスト膜４０５を形成する。このレジスト膜はノボラック系樹脂からなり、基板上にスピンコート法によりレジストを塗布した後、これを露光して、ＴＭＡＨ水溶液現像することにより形成される。ここで、レジスト膜４０５は画像表示領域を覆った形状で形成されているため、現像液により画像表示領域中の走査線、容量線、ゲート電極はエッチングされることはない。この後、レジスト膜４０５とＰチャネル型のＴＦＴに対応するゲート電極１０３をマスクとして、半導体膜１に５×１０１４〜１０１６個／ｃｍ２のボロンイオンをイオン注入法により注入し、ゲート電極１０３に対して自己整合したチャネル領域１ａ、ソース・ドレイン領域１ｇ、１ｈを有する半導体層１を得る。
【００５８】
次に、図７（ｂ）に示すように、レジスト膜４０５を剥離液により剥離する。
【００５９】
その後、図７（ｃ）、図１３に示すように、レジスト膜４０６を形成する。ここで、図１３は、画像表示領域中におけるレジスト膜４０６の形成箇所を示す平面図であり、図中、レジスト膜４０６は右下がりの太線によって示されている。
【００６０】
図７（ｄ）に示すように、レジスト膜４０６は、周辺回路領域のＰチャネル型ＴＦＴ１３０ａとなる半導体層に対応した形状に形成されている。一方、画像表示領域中でのレジスト膜４０６は、図１３に示すように、容量線３ｂと後に形成するデータ線６とが重なり合う領域に対応した容量線３ｂを覆い、かつ走査線３と後に形成されるデータ線６とが重なり合う領域に対応した走査線３を覆うように形成されている。ここで、レジスト膜４０６は、半導体層１と走査線３とが重なる領域、すなわち半導体層のチャネル領域となる領域には形成されていないが、このチャネル領域には不純物イオンは注入されないので、ゲート電極３ａに対応する位置にレジスト膜４０６が配置されるように形成しても差し支えない。また、本実施形態においては、データ線６と容量線３ｂの突起部とが重なる領域に対応する容量電極としての半導体層は、平面的にみて容量線３ｂの突起部で完全に覆われる状態となっている。このため、容量電極としての半導体層部分には容量線３ｂが形成される前に予め不純物イオンが注入されている（図５（ｄ））。従って、容量線が形成された後の工程で、容量電極としての半導体層部分に不純物イオンが注入されることはないので、図１３に示すように、半導体層が配置されてあってもデータ線６と容量線３ｂとが重なる領域の容量線を覆うようにレジスト膜４０６を配置できる。レジスト膜４０６はノボラック系樹脂からなり、基板上にスピンコート法によりレジストを塗布し、これを露光してＴＭＡＨ水溶液により現像することにより形成する。本実施形態においては、レジスト膜形成時の現像の際に、走査線３及び容量線３ｂの一部を、レジスト膜４０６により現像液から保護することができるため、走査線３及び容量線３ｂがエッチングされることがない。
【００６１】
次に、このレジスト膜４０６と、ゲート電極３ａ、Ｎチャネル型ＴＦＴ１３０ａに対応するゲート電極１０３、容量線３ｂをマスクとして、半導体層１に１×１０１３〜２×１０１４個／ｃｍ2のリンイオンをイオン注入法により注入する。これにより、周辺回路領域では、ゲート電極１０３に対して自己整合したチャネル領域１ａ、後に形成される高濃度ソース領域１ｄ、高濃度ドレイン領域１ｅよりも不純物濃度の低い低濃度ソース領域１ｂ、低濃度ドレイン領域１ｃを有するＮチャネル型ＴＦＴに対応する半導体層１を得る。また、画像表示領域においては、２カ所のチャネル領域１ａ（片方のみ図示）、この２カ所のチャネル領域を挟むように形成され、後に形成する高濃度ソース領域１ｄ、高濃度ドレイン領域１ｅよりも不純物濃度の低い、低濃度ソース領域１ｂ、低濃度ドレイン領域１ｃを有する半導体１を得る。次に、剥離液によりレジスト膜４０６を剥離する。
【００６２】
その後、図８（ａ）、図１４に示すように、レジスト膜４０７を形成する。尚、図１４は、画像表示領域中におけるレジスト膜４０７の形成箇所を示す平面図であり、図中、レジスト膜４０７は右下がりの太線によって示されている。
【００６３】
図８（ａ）に示すように、レジスト膜４０７は、周辺駆動回路領域のＮチャネル型ＴＦＴ１３０ａのゲート電極１０３と画像表示領域中のゲート電極３ａのそれぞれの周辺部を覆い、かつＰチャネル型ＴＦＴ１３０ｂの半導体層を覆う形状を有している。また、図１４に示すように、レジスト膜４０７は、容量線３ｂと後に形成するデータ線６とが重なり合う領域に対応した容量線３ｂを覆い、かつ走査線３と後に形成されるデータ線６とが重なり合う領域に対応した走査線３を覆うように形成されている。レジスト膜４０７はノボラック系樹脂からなり、基板上にスピンコート法によりレジストを塗布し、これを露光してＴＭＡＨ水溶液により現像することにより形成する。本実施形態においては、この現像の際に、走査線３及び容量線３ｂの一部を、レジスト膜４０７により現像液から保護することができるため、走査線３及び容量線３ｂがエッチングされることがない。
【００６４】
次に図８（ａ）に示すように、レジスト膜４０７をマスクとして、半導体層１に５×１０１４〜１０１６個／ｃｍ２のリンイオンをイオン注入法により注入する。この後、レジスト膜４０７を剥離液により剥離する。これにより、図８（ｂ）に示すように、画像表示領域中のＴＦＴと周辺駆動回路領域のＮチャネル型ＴＦＴは、低濃度ソース領域１ｂ、低濃度ドレイン領域１ｃと、これらよりも高い不純物濃度の高濃度ソース領域１ｄ、高濃度ドレイン領域１ｅを有する、ＬＤＤ構造の半導体層を得ることができる。
【００６５】
次に、図８（ｃ）に示すように、ゲート電極１０３、３ａ、容量線３ｂを覆うように、ＰＥＣＶＤ法により、原料ガスとしてＴＥＯＳとオゾンガスを用いて、５００ｎｍの厚みのＳｉＯ２からなる絶縁膜４を形成する。この後、不純物イオンを活性化させるため、４００℃の温度条件で活性化加熱処理（活性化アニール処理）を行う。ここで、後に形成されるデータ線と走査線及び容量線それぞれの交差部における走査線及び容量線は、前工程のレジスト膜形成に用いられる現像液によりエッチングされることがないため、走査線及び容量線の断面がオーバーハング状となることがなく、絶縁膜にクラックが生じることはない。
【００６６】
次に、図８（ｄ）に示すように、周辺回路領域の各ＴＦＴのソース・ドレイン領域と後に形成されるソース・ドレインとを接続するためのコンタクトホール及び、画像表示領域のＴＦＴのソース領域と後に形成されるソースとを接続するためのコンタクトホール、画像表示領域のＴＦＴのドレイン領域と後に形成されるドレインとを接続するためのコンタクトホールに相当する形状にパターニングされたレジスト膜４０９を形成する。
【００６７】
図９（ａ）に示すように、レジスト膜４０９をマスクとして、絶縁膜４をエッチングして、コンタクトホール５、５ａ、５ｂを形成する。その後、レジスト膜４０９を剥離して、図９（ｂ）の構造を得る。
【００６８】
次に、図９（ｃ）に示すように、絶縁膜４上に、ＰＶＤ法により３００〜１０００ｎｍの膜厚のアルミニウム・チタニウム多層膜４１０を形成する。更に、図９（ｄ）に示すように、アルミニウム・チタニウム多層膜４１０上に、データ線、ソース、ドレインに相当する箇所が除去された形状のレジスト膜４１１を形成する。
【００６９】
次に、図１０（ａ）に示すように、レジスト膜４１１をマスクとしてアルミニウム・チタニウム多層膜４１０を塩素系ガスを用いてＲＩＥ法によりエッチング後、レジスト膜４１１を剥離する。これにより、図１０（ｂ）に示すように、周辺回路領域では、Ｎチャネル型ＴＦＴ及びＰチャネル型ＴＦＴの半導体層のソース領域１ｄ、１ｇ、ドレイン領域１ｅ、１ｈにそれぞれ電気的に接続したソース電極１０６ａ、１０７ａ、ドレイン電極１０６ｂ、１０７ｂを得る。画像表示領域においては、半導体層のソース領域１ｄ、ドレイン領域１ｅにそれぞれ電気的に接続されたソース６ａを兼ねるデータ線６、導電層６ｂを得る。ここで、絶縁膜４にクラックが生じることがないため、データ線と走査線または容量線とがクラックを通じて短絡することがなく、またクラックによるデータ線の断線もない。
【００７０】
次に図１０（ｃ）に示すように、ソース、ドレイン、データ線を覆って絶縁膜７をＴＥＯＳと酸素ガスとの混合ガスを原料ガスとしてＰＥＣＶＤ法により形成する。ここで、層間絶縁膜７の成膜方法としては、常圧ＣＶＤ法を用いてもよく、また、原料ガスとして、ＴＥＯＳとオゾンガスの混合ガス、またはＳｉＨ４と酸素ガスの混合ガスを用いてもよい。また、無機膜だけでなく、アクリル系などの有機膜を用いることもでき、この場合、無機膜と比較して膜厚の厚い膜を得やすいため、平坦化膜としても用いることができる。
【００７１】
次に図１０（ｄ）に示すように、層間絶縁膜７上に、導電層６ｂと後に形成する画素電極とを接続するコンタクトホールに対応した箇所のレジストが除去されたレジスト膜４１３を形成する。その後、図１１（ａ）に示すように、レジスト膜４１３をマスクとして層間絶縁膜７をＲＩＥ法またはウエットエッチング法などによりエッチングし、レジスト膜４１３を剥離して、図１１（ｂ）に示すように、コンタクトホール８を有する層間絶縁膜７を得る。
【００７２】
次に、図１１（ｃ）に示すように、層間絶縁膜７上に、スパッタ法により５０〜２００ｎｍ程度の厚みのＩＴＯ膜４１４を成膜する。その後、図１２（ａ）に示すように、ＩＴＯ膜４１４上に画素電極形状に対応したレジスト膜４１５を形成し、これをマスクとしてＩＴＯ膜４１４を、王水系またはＨＢｒにてウエットエッチングするか、またはＣＨ４またはＨＩ等のガスを用いてＲＩＥ法によるドライエッチングをすることにより、図１２（ｂ）に示すように、画素電極９ａを得る。
【００７３】
上述のように、本実施形態においては、イオン注入のマスクとしてのレジスト膜の形成と同時に、走査線または容量線とデータ線とが重なる領域の走査線または容量線を覆うようにもレジスト膜を形成することにより、走査線及び容量線とデータ線との短絡発生、そしてデータ線の断線を未然に防ぐことができるため、面内で表示ばらつきがなく、表示特性が良い液晶装置を得ることができる。
【００７４】
また、本実施形態においては、走査線層を下層がアルミニウム、上層がチタンの多層構造とすることにより、ヒロックの発生を防止でき、ヒロックによる走査線層とデータ線層との短絡を防止できる。また、本実施形態において、このような多層構造の場合に問題となるオーバーハング形状による絶縁膜のクラックを未然に防止することができる。
【００７５】
上記実施形態においては、走査線には、アルミニウムとチタンとの多層膜を用いたが、アルミニウムの代わりにアルミニウム合金例えばＡｌ−Ｎｄ系合金やＡｌ−Ｓｉ系合金、チタンの代わりにモリブデンあるいはこれらの合金といったヒロックの発生を防止する高融点金属を含む層を用いることもできる。また、アルミニウムを含む層が上層となるような多層膜や、アルミニウムまたはこれの合金からなる単層膜を走査線として使用することもできる。
【００７６】
また、上記実施形態においては、レジスト膜４０６、４０７は、データ線と走査線との交差部、データ線と容量線との交差部のそれぞれに対応する走査線及び容量線を覆う形状を有しているが、走査線及び容量線それぞれを覆うようにレジスト膜を形成してもよい。これにより、走査線及び容量線の現像液によるエッチングがないため、配線幅の細りが生じることがなく、画面内で均一な配線幅を得ることができ、表示ばらつきのない表示特性の良い液晶装置を得ることができる。
【００７７】
ただし、この場合においても、イオン注入がされる領域の半導体層にはレジスト膜を形成することはできない。
【００７８】
上記の実施形態においては、液晶装置を用いて説明したが、これに限るものではなく、半導体装置、あるいはエレクトロルミネッセンス等の各種電気光学装置にも適用することが可能である。
【図面の簡単な説明】
【図１】実施形態の液晶装置における画像形成領域を構成するマトリクス状の複数の画素に設けられた各種素子、配線等の等価回路である。
【図２】実施形態の液晶装置の画像表示領域におけるデータ線、走査線、画素電極、が形成されたＴＦＴアレイ基板の平面図である。
【図３】実施形態の液晶装置の周辺回路領域、画像表示領域それぞれにおける縦断面図を示し、画像表示領域における縦断面図は図２の線Ａ−Ａ’で切断したときの断面図である。
【図４】実施形態の液晶装置のＴＦＴアレイ基板の製造プロセスを順を追って示す工程図（その１）である。
【図５】実施形態の液晶装置のＴＦＴアレイ基板の製造プロセスを順を追って示す工程図（その２）である。
【図６】実施形態の液晶装置のＴＦＴアレイ基板の製造プロセスを順を追って示す工程図（その３）である。
【図７】実施形態の液晶装置のＴＦＴアレイ基板の製造プロセスを順を追って示す工程図（その４）である。
【図８】実施形態の液晶装置のＴＦＴアレイ基板の製造プロセスを順を追って示す工程図（その５）である。
【図９】実施形態の液晶装置のＴＦＴアレイ基板の製造プロセスを順を追って示す工程図（その６）である。
【図１０】実施形態の液晶装置のＴＦＴアレイ基板の製造プロセスを順を追って示す工程図（その７）である。
【図１１】実施形態の液晶装置のＴＦＴアレイ基板の製造プロセスを順を追って示す工程図（その８）である。
【図１２】実施形態の液晶装置のＴＦＴアレイ基板の製造プロセスを順を追って示す工程図（その９）である。
【図１３】図７（ｄ）の工程における画像表示領域中のレジスト膜４０６の形状を示す平面図。
【図１４】図８（ａ）の工程における画像表示領域中のレジスト膜４０７の形状を示す平面図。
【図１５】従来の液晶装置の製造方法における問題を説明するための薄膜トランジスタの部分拡大図である。
【符号の説明】
１…半導体層
２…ゲート絶縁膜
３…走査線
３ａ…ゲート電極
４…絶縁膜
６…データ線
６ａ…ソース電極
９ａ…画素電極
６０…基板
４０６、４０７…レジスト膜
【図１】
0004062825.tif 000002
【図２】
0004062825.tif 000003
【図３】
0004062825.tif 000004
【図４】
0004062825.tif 000005
【図５】
0004062825.tif 000006
【図６】
0004062825.tif 000007
【図７】
0004062825.tif 000008
【図８】
0004062825.tif 000009
【図９】
0004062825.tif 000010
【図１０】
0004062825.tif 000011
【図１１】
0004062825.tif 000012
【図１２】
0004062825.tif 000013
【図１３】
0004062825.tif 000014
【図１４】
0004062825.tif 000015
【図１５】
0004062825.tif 000016