(57)【特許請求の範囲】
【請求項１】
共通の入力端子から供給された信号を入力して、増幅後の前記信号を共通の出力端子に供給する、複数の増幅回路を備える分布型増幅器であって、
前記増幅回路のゲインを零にするための設定と所定の非零値にするための設定とを、当該増幅回路毎に、個別に切り換えるように構成され、
前記ゲインが非零値の前記増幅回路は、入力信号電位−ゲイン曲線における動作点がすべて同一に設定され、
前記ゲインが前記非零値に設定された前記増幅回路の個数を増加させ或いは減少させることによって、全体のゲインを増大させ或いは減小させる、
ことを特徴とする分布型増幅器。
【請求項２】
入力端子と、出力端子と、複数の増幅回路とを有し、
前記複数の増幅回路は、互いに並列に接続され、
前記複数の増幅回路は、前記入力端子と前記出力端子とにそれぞれ接続されている、
ことを特徴とする請求項１に記載の分布型増幅器。
【請求項３】
前記増幅回路は、第１端子が接地された第１トランジスタと、制御端子が接地された第２トランジスタとを有し、
前記第１トランジスタの第２端子と前記第２トランジスタの第１端子とが接続されており、
前記第１トランジスタの制御端子は前記入力端子に接続され、
前記第２トランジスタの第２端子は前記出力端子に接続されていること、
を特徴とする請求項２に記載の分布型増幅器。
【請求項４】
前記増幅回路のゲインが、前記第１トランジスタの第１端子の電位によって設定されることを特徴とする請求項３に記載の分布型増幅器。
【請求項５】
前記増幅回路のゲインが、前記第２トランジスタの制御端子のバイアス電位によって設定されることを特徴とする請求項３に記載の分布型増幅器。
【請求項６】
前記増幅回路のゲインが、前記第１トランジスタの制御端子のバイアス電位によって設定されることを特徴とする請求項３に記載の分布型増幅器。
【請求項７】
前記増幅回路が、該増幅回路の入力信号電位−ゲイン曲線における、ゲインを実質的に零にすることができる位置と、ゲインが非零値であり且つ該入力信号電位の変動の範囲内で実質的に左右対称となる位置とに、動作点を設定することができるように、構成されたことを特徴とする請求項２に記載の分布型増幅器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、分布型増幅器に関する。この発明に係る分布型増幅器は、例えば、光通信システム等で使用される広帯域電圧増幅器に適用される。
【０００２】
【従来の技術】
従来より、広帯域の信号を増幅する増幅器として、分布型増幅器が知られている。分布型増幅器としては、例えば、２００１年電子情報通信学会エレクトロニクスソサイエティ大会草稿集第５３頁「６９ＧＨｚ広帯域分布型増幅器」（小川等）が知られている。
【０００３】
図７は、かかる分布型増幅器の構成を示す回路図である。
【０００４】
分布型増幅器７００は、ソース接地の電界効果トランジスタ７０１−１〜７０１−８と、ゲート接地の電界効果トランジスタ７０２−１〜７０２−８とを備えている。ソース接地トランジスタ７０１−１〜７０１−８のドレインは、対応するゲート接地トランジスタ７０２−１〜７０２−８のソースに、それぞれ接続される。このように、ソース接地の増幅トランジスタとゲート接地の増幅トランジスタとを組み合わせてなる増幅回路は、カスコード増幅回路と称される。図７の例では、８個のカスコード増幅回路が設けられている。すなわち、この分布型増幅器７００は８セクション構成になっている。
【０００５】
ソース接地トランジスタ７０１−１〜７０１−８のソースは、グランドラインに共通接続されている。また、ゲート接地トランジスタ７０２−１〜７０２−８のゲートは、ＶＣ電源に共通接続されている。
【０００６】
ソース接地トランジスタ７０１−１〜７０１−８のゲートは、信号入力端子７１１に接続される。信号入力端子７１１からは、信号ＩＮが入力される。
【０００７】
ゲート接地トランジスタ７０２−１〜７０２−８のドレインは、信号出力端子７１２に接続される。信号出力端子７１２からは、信号ＯＵＴが出力される。また、この信号出力端子７１２には、図示しない外付けバイアス回路によって、電源電位ＶＤＤが印加される。
【０００８】
ソース接地トランジスタ７０１−１〜７０１−８やゲート接地トランジスタ７０２−１〜７０２−８の間に接続する伝送経路としては、コプレーナ伝送線路７０３−１〜７０３−８，７０４−１〜７０４−８，７０５−１〜７０５−８，７０６−１〜７０６−８が使用される。
【０００９】
コプレーナ伝送線路７０３−１〜７０３−８からなる伝送線路は、終端抵抗７０７およびキャパシタ７０８を介してグランドラインに接続される。終端抵抗７０７とキャパシタ７０８との間には、バイアス入力端子７１３が接続される。バイアス入力端子７１３は、キャパシタ７０８のキャパシタンスを十分に大きくできない場合に他のキャパシタを外付けするために使用され、さらには、ソース接地トランジスタ７０１−１〜７０１−８のゲートバイアスＴＭＩを供給するためにも使用される。ここで、ゲートバイアスＴＭＩを供給する場合、バイアス入力端子７１３には、直流成分をカットするための、図示しない外付け回路を接続する必要がある。
【００１０】
コプレーナ伝送線路７０６−１〜７０６−８からなる伝送線路は、終端抵抗７０９およびキャパシタ７１０を介して、グランドラインに接続される。終端抵抗７０９とキャパシタ７１０との間には、端子７１４が接続される。この端子７１４は、キャパシタ７１０のキャパシタンスが不十分な場合に、他のキャパシタンスを外付けするために使用される。ここで、信号出力端子７１２には、図示しない終端抵抗が外付けされる。すなわち、この分布型増幅器７００では、２個の出力側終端抵抗が使用される。これらの出力側終端抵抗は、ゲート接地トランジスタ７０２−１〜７０２−８側から見て、並列に接続されていることになる。
【００１１】
このような構成の回路は、電位ＶＤＤ，ＶＣ，ＴＭＩを適当に設定することにより、広帯域増幅器として機能させることができる。この分布型増幅器の電圧ゲインＧｖは、下式（１）で与えられる。式（１）において、ｎはセクション数、ｇｍは１セクション当たりの相互コンダクタンスである。また、ＲＬ／２は、２個の出力側終端抵抗の合成値である。
【００１２】
Ｇｖ＝ｎ・ｇｍ・ＲＬ／２    ・・・（１）
通常は、電位ＴＭＩ、すなわちソース接地トランジスタ７０１−１〜７０１−８のゲートバイアスを変化させることによって、分布型増幅器の電圧ゲインＧｖを設定する。電位ＴＭＩを変化させることにより、各ソース接地トランジスタ７０１−１〜７０１−８のゲート・ソース間電圧が変化し、これによって相互コンダクタンスｇｍが変化するので、電圧ゲインＧｖを変化させることができる。電位ＴＭＩを使用する場合、電圧ゲインＧｖを零から最大値Ｇｖｍａｘまで、連続的に変化させることができる。
【００１３】
【発明が解決しようとする課題】
しかしながら、図７の分布型増幅器には、電圧ゲインＧｖを小さくするために電位ＴＭＩを変化させると、出力信号波形までも変化してしまうという欠点がある。このような波形変化は、かかる出力信号を受信する装置にとって不都合となる場合が多い。特に、光通信装置等で使用されるベースバンドデジタル信号を増幅するための分布型増幅器では、この欠点の影響は顕著となる。
【００１４】
図８は、分布型増幅器７００の入力波形および出力波形のシミュレーション結果を示している。このシミュレーションでは、各トランジスタ７０１−１〜７０１−８，７０２−１〜７０２−８として、ゲート長が０．１μｍでゲート幅が４０μｍのＧａＡｓ製Ｐ型ＨＥＭＴ(High Electron Mobility Transistor) を使用した。
【００１５】
図８（Ａ）は、入力信号ＩＮ（図７参照）の波形を示している。入力信号ＩＮは、４０Ｇｂｐｓの７段擬似ランダム信号で、振幅を０．５ボルト（すなわち０．５Ｖｐｐ）とした。図８（Ａ）に示したような波形は、アイパターンと称される。アイパターンを用いて波形を評価する場合、信号の立ち上がり部分と立ち下がり部分とのクロスポイントの位置が、重要なパラメータとなる。すなわち、クロスポイントの位置ずれが大きいほど、信号波形の劣化が激しいと言える。多くの場合、図８（Ａ）に示したように、入力信号ＩＮのクロスポイントは、ハイレベルとローレベルとのほぼ中央に位置するように設定される。
【００１６】
図８（Ｂ）は、電位ＴＭＩを零ボルトとしたときの出力信号ＯＵＴの波形を示している。このときの電圧ゲインＧｖは、３．４であった。図８（Ｂ）から解るように、出力信号ＯＵＴのクロスポイントの位置は、入力信号ＩＮ（図８（Ａ）参照）のクロスポイントと同様、ハイレベルとローレベルとのほぼ中央である。
【００１７】
図８（Ｃ）は、電位ＴＭＩを−０．２５ボルトとしたときの出力信号ＯＵＴの波形を示している。このときの電圧ゲインＧｖは、３．２であった。図８（Ｃ）から解るように、出力信号ＯＵＴのクロスポイントの位置は、図８（Ａ）および（Ｂ）の波形よりも、やや上方にずれている。
【００１８】
図８（Ｄ）は、電位ＴＭＩを−０．５０ボルトとしたときの出力信号ＯＵＴの波形を示している。このときの電圧ゲインＧｖは、２．２であった。図８（Ｄ）から解るように、出力信号ＯＵＴのクロスポイントの位置は、図８（Ｃ）の波形よりも、さらに上方にずれている。
【００１９】
以下、クロスポイントがずれる理由について、図９を用いて説明する。図９は、ソース接地トランジスタ７０１−１〜７０１−８における、ゲート・ソース間電圧Ｖｇｓと相互コンダクタンスｇｍとの関係を示すグラフである。図９において、動作点ｂ，ｃ，ｄは、ぞれぞれ、図８（Ｂ）、（Ｃ）、（Ｄ）の波形に対応する。
【００２０】
上式（１）から解るように、相互コンダクタンスｇｍは電圧ゲインＧｖに比例し、このため、相互コンダクタンスｇｍが大きくなれば電圧ゲインＧｖも大きくなる。さらに、図９に示したように、ゲート・ソース間電圧Ｖｇｓを変化させることにより、相互コンダクタンスｇｍが変化する。したがって、ゲート・ソース間電圧Ｖｇｓを変化させることにより、分布型増幅器の電圧ゲインＧｖも変化する。
【００２１】
上述したように、波形の変化は、図８（Ｂ）→図８（Ｃ）→図８（Ｄ）の順でで激しくなる。これを図９の動作点に当てはめると、ｂ→ｃ→ｄの順で波形の変化が激しくなることになる。このことから、ｇｍ曲線の傾きが大きい領域に位置する動作点ほど、波形の変化が激しくなることが解る。図８の例のように、入力信号ＩＮの振幅が０．５Ｖｐｐの場合、ソース接地トランジスタ７０１−１〜７０１−８のゲート・ソース間電圧Ｖｇｓは動作点を中心に±０．２５Ｖｐｐの範囲でスイングする。したがって、動作点付近で曲線が傾いていると、ゲート・ソース間電圧Ｖｇｓのスイングに伴って、相互コンダクタンスｇｍが変動し、このため電圧ゲインも変動する。例えば、図９の動作点ｄや動作点ｃでは、入力信号ＩＮのローレベル付近では電圧ゲインＧｖが小さくなり、入力信号ＩＮのハイレベル付近では電圧ゲインが大きくなる。ここで、図７の分布型増幅器では、出力信号ＯＵＴが、入力信号ＩＮに対して反転する。したがって、出力信号ＯＵＴは、ハイレベル付近では電圧ゲインＧｖが小さくなり、入力信号ＩＮのローレベル付近では電圧ゲインＧｖが大きくなる。このため、動作点がｄ，ｃの場合、ローレベル付近が強調された波形の出力信号ＯＵＴが生成される。これによって、入力信号ＩＮに対する出力信号ＯＵＴの歪みが生じ、クロスポイントが上方にずれると考えられる。
【００２２】
一方、動作点がｂの場合には、ｇｍ曲線は±０．２５Ｖｐｐの領域でほぼ左右対称になる。したがって、入力信号ＩＮのローレベル付近の電圧ゲインＧｖとハイレベル付近の電圧ゲインＧｖとはほぼ同一になるので、クロスポイントのずれがほとんど無く、したがって、良好な出力波形を得ることができる。
【００２３】
用途によっては、クロスポイントの位置が、ハイレベルとローレベルとの中央付近からずれた位置に意図的に設定される場合もある。このような場合でも、電位ＴＭＩの変化に応じて、クロスポイントが設定位置からずれてしまう。このため、出力信号波形は、意図した波形とは異なる波形になってしまう。
【００２４】
以上説明したように、図７の分布型増幅器では、電位ＴＭＩを用いて電圧ゲインＧｖを制御することができるものの、電圧ゲインＧｖの設定値によっては出力信号ＯＵＴの波形変化が激しくなってしまう。これは、良質な波形が要求される用途では、非常に問題となる。
【００２５】
【課題を解決するための手段】
この発明は、共通の入力端子から供給された信号を入力して、増幅後の前記信号を共通の出力端子に供給する、複数の増幅回路を備える分布型増幅器に関する。
【００２６】
そして、増幅回路のゲインを零にするための設定と所定の非零値にするための設定とを、当該増幅回路毎に、個別に切り換えるように構成され、ゲインが非零値の増幅回路は、入力信号電位−ゲイン曲線における動作点がすべて同一に設定され、ゲインが前記非零値に設定された前記増幅回路の個数を増加させ或いは減少させることによって、全体のゲインを増大させ或いは減小させることを特徴とする。
【００２７】
この発明に係る分布型増幅器では、全体のゲインに寄与する各増幅回路の動作点をすべて同一の位置に設定する。したがって、この発明によれば、出力信号の波形を同一に保ったままの状態で、分布型増幅器全体のゲインを変更することができる。
【００２８】
【発明の実施の形態】
以下、この発明の実施の形態について、図面を用いて説明する。なお、図中、各構成成分の大きさ、形状および配置関係は、本発明が理解できる程度に概略的に示してあるにすぎず、また、以下に説明する数値的条件は単なる例示にすぎない。
【００２９】
第１の実施の形態
以下、この発明の第１の実施の形態に係る分布型増幅器について、図１〜図４を用いて説明する。
【００３０】
この実施の形態に係る分布型増幅器は、ソース接地トランジスタのソース電位が共通でない点等で、従来の分布型増幅器７００（図７参照）と異なる。
【００３１】
図１は、この実施の形態に係る分布型増幅器の構成を示す回路図である。
【００３２】
図１に示したように、この分布型増幅器１００は、ソース接地電界効果トランジスタ１０１−１〜１０１−８と、ゲート接地電界効果トランジスタ１０２−１〜１０２−８と、コプレーナ伝送線路１０３−１〜１０３−８，１０４−１〜１０４−８，１０５−１〜１０５−８，１０６−１〜１０６−８と、キャパシタ１０７−１〜１０７−８，１０８，１０９と、抵抗１１０，１１１と、信号入力端子１１２と、信号出力端子１１３と、ソース電位入力端子１１４−１〜１１４−８と、ゲートバイアス入力端子１１５とを備えている。
【００３３】
ソース接地トランジスタ１０１−１〜１０１−８とゲート接地トランジスタ１０２−１〜１０２−８とは、対応するものどうしのペアにより、それぞれ、カスコード増幅回路を構成する。したがって、この分布型増幅器は、８セクション構成である。但し、セクションの数は、信号帯域や電圧ゲインＧｖ等に応じて任意に決定することができる。
【００３４】
ソース接地トランジスタ１０１−１〜１０１−８としては、ゲート長が０．１μｍでゲート幅が４０μｍのＧａＡｓ製Ｐ型ＨＥＭＴを使用した。各ソース接地トランジスタ１０１−１〜１０１−８の特性は、従来のソース接地トランジスタ７０１−１〜７０１−８（図９参照）と同じである。ソース接地トランジスタ１０１−１〜１０１−８の各ゲートは、それぞれ、コプレーナ伝送線路１０３−１〜１０３−８を介して、信号入力端子１１２に接続されている。また、ソース接地トランジスタ１０１−１〜１０１−８の各ソースは、ソース電位入力端子１１４−１〜１１４−８に接続されている。さらに、ソース接地トランジスタ１０１−１〜１０１−８の各ソースは、後述のキャパシタ１０７−１〜１０７−８を介して、グランドラインに接続される。
【００３５】
ゲート接地トランジスタ１０２−１〜１０２−８としては、ソース接地トランジスタ１０１−１〜１０１−８と同様、ゲート長が０．１μｍでゲート幅が４０μｍのＧａＡｓ製Ｐ型ＨＥＭＴを使用した。ゲート接地トランジスタ１０２−１〜１０２−８のソースは、コプレーナ伝送線路１０４−１〜１０４−８を介して、ソース接地トランジスタ１０１−１〜１０１−８のドレインに接続されている。また、ゲート接地トランジスタ１０２−１〜１０２−８のゲートは、ゲートバイアス入力端子１１５に共通接続されている。さらに、ゲート接地トランジスタ１０２−１〜１０２−８のドレインは、コプレーナ伝送線路１０５−１〜１０５−８，１０６−２〜１０６−８を介して、信号出力端子１１３に接続されている。
【００３６】
コプレーナ伝送線路１０３−１〜１０３−８，１０４−１〜１０４−８，１０５−１〜１０５−８，１０６−１〜１０６−８としては、従来と同じものを使用することができるので、説明を省略する。
【００３７】
キャパシタ１０７−１〜１０７−８は、上述のように、ソース接地トランジスタ１０１−１〜１０１−８のソースとグランドラインとの間に設けられる。キャパシタ１０７−１〜１０７−８を設けたのは、ソース接地トランジスタ１０１−１〜１０１−８のソースを、広帯域にわたって安定に接地するためである。キャパシタ１０７−１〜１０７−８としては、用途によっては、０．１μＦ程度の大きい静電容量のものを使用する必要がある。そのような大容量のキャパシタをチップ上に形成できない場合は、例えば、チップ上の１００ｐＦ程度のキャパシタを形成するとともに０．１μＦ程度のキャパシタを外付することとすればよい。
【００３８】
キャパシタ１０８は、一端がゲートバイアス入力端子１１５に接続され、他端がグランドラインに接続されている。キャパシタ１０９は、一端が抵抗１１１を介してコプレーナ伝送線路１０６−１に接続され、他端がグランドラインに接続されている。抵抗１１０は、一端がコプレーナ伝送線路１０３−８に接続され、他端がグランドラインに接続されている。キャパシタ１０８は、ゲート接地トランジスタ１０２−１〜１０２−８のゲートバイアスの安定化のために使用される。キャパシタ１０９は、直流成分をカットして、対応する伝送線路を交流終端とするために使用される。抵抗１１０は、入力信号ＩＮに対する終端抵抗である。また、抵抗１１１は、出力信号ＯＵＴに対する、一方の終端抵抗である。信号出力端子１１３には、他方の終端抵抗（図示せず）が外付けされる。この実施の形態では、２個の終端抵抗の値ＲＬを同じ抵抗値（例えば５０オーム）とする。
【００３９】
次に、図１に示した分布型増幅器１００の動作について説明する。
【００４０】
分布型増幅器１００の信号出力端子１１３に、図示しない外付バイアス回路によって、電源電位ＶＤＤが印加される。この実施の形態では、電源電位ＶＤＤを４ボルトに設定した。また、ゲートバイアス入力端子１１５には、ゲートバイアス電位ＶＣが印加される。この実施の形態では、ゲートバイアス電位ＶＣを２ボルトとした。さらに、ソース電位入力端子１１４−１〜１１４−８には、ソース接地トランジスタ１０１−１〜１０１−８のソース電位として、電位ＶＳ１〜ＶＳ８が印加される。この実施の形態では、電位ＶＳ１〜ＶＳ８を、それぞれ、零ボルトまたは＋０．８ボルトのいずれかとする。
【００４１】
最初に、ソース電位ＶＳ１〜ＶＳ８をすべて零ボルトとした場合を考える。この場合、分布型増幅器１００は、従来の分布型増幅器７００（図７参照）と等価な回路となる。また、この場合、各ソース接地型トランジスタ１０１−１〜１０１−８のゲート・ソース間電圧は零ボルトなので、これらのトランジスタ１０１−１〜１０１−８の動作点は、図９のｂ点となる。したがって、図９を用いて説明したように、変化の小さい良好な出力波形を得ることができる。このときの分布型増幅器１００の電圧ゲインＧｖは、上式（１）のｎに「８」を代入した式で与えられる。
【００４２】
次に、ソース電位ＶＳ１を＋０．８ボルトとし、他のソース電位ＶＳ２〜ＶＳ８を零ボルトとした場合を考える。ソース接地トランジスタ１０１−１のゲート・ソース間電圧は−０．８ボルトとなり、したがって、動作点は図９のｅ点となる。一方、他のソース接地トランジスタ１０１−２〜１０１−８のゲート・ソース間電圧は零ボルトなので、動作点は図９のｂ点になる。図９に示したように、動作点がｅ点のとき、ソース接地トランジスタはピンチオフし、電圧ゲインは零である。このため、分布型増幅器１００は、セクション数が７の分布型増幅器として動作する。このときの分布型増幅器１００の電圧ゲインＧｖは、上式（１）のｎに「７」を代入した式で与えられる。したがって、電圧ゲインＧｖは、上述のｎ＝８の場合よりも小さくなる。その一方で、電圧ゲインが零でないソース接地トランジスタ１０１−２〜１０１−８の動作点はすべてｂ点であるため、変化の小さい良好な出力波形が得られる。
【００４３】
同様にして、ソース電位ＶＳ１〜ＶＳ８のうち＋０．８ボルトに設定されるものが多いほど、分布型増幅器１００の電圧ゲインＧｖは小さくなる。これにより、分布型増幅器１００全体としての電圧ゲインＧｖを、ｎ＝０からｎ＝８までの９段階に調整することができる。そして、出力信号ＯＵＴの波形は、電圧ゲインＧｖの大小に拘わらず、常に良好である。
【００４４】
図２は、周波数と電圧ゲインＧｖとの関係を、上式（１）におけるｎの値ごとに示したグラフである。図２から解るように、ｎ＝８のときの電圧ゲインＧｖは１２程度であり、ｎの値が小さいほど電圧ゲインＧｖも小さくなる。このように、この実施の形態に係る分布型増幅器１００によれば、電圧ゲインＧｖの可変を良好に行うことができた。さらに、ｎの値に拘わらず、周波数と電圧ゲインＧｖとの関係を示す曲線を、十分に平坦にすることができた。
【００４５】
図３（Ａ）〜（Ｄ）および図４（Ａ）〜（Ｄ）は、分布型増幅器１００の出力波形のシミュレーション結果を示している。入力信号ＩＮの波形としては、従来（図８（Ａ）参照）と同じアイパターンを使用した。図３（Ａ）に示したように、ｎ＝８のとき（ソース電位ＶＳ１〜ＶＳ８がすべて０ボルトのとき）、電圧ゲインＧｖは４であり且つ出力振幅は２．０Ｖｐｐであった。また、図３（Ｂ）に示したように、ｎ＝７のとき、電圧ゲインＧｖは３．５であり且つ出力振幅は１．７５Ｖｐｐであった。同様に、ｎが６以下の場合も、ｎが「１」小さくなると、電圧ゲインＧｖが０．５減少し、且つ、出力振幅が０．２５Ｖｐｐ減少するという関係を有していた。図３および図４から解るように、ｎの大小に拘わらず、クロスポイントのずれは実質的に零であり、良好な出力波形が得られた。
【００４６】
以上説明したように、この実施の形態では、各ソース接地トランジスタの動作点（図９参照）を一律に変えることによって電圧ゲインＧｖを制御するのではなく、信号増幅に寄与するソース接地トランジスタの個数によって電圧ゲインＧｖを制御することとし、さらに、信号増幅に寄与するソース接地トランジスタの動作点をすべてｂ点に設定した。したがって、この実施の形態では、電圧ゲインＧｖの大きさに拘わらず、常に、変化が小さい出力波形すなわち良好な出力波形を得ることができる。
【００４７】
また、この実施の形態では、ソース接地トランジスタのソース電位ＶＳ１〜ＶＳ８を零ボルトまたは０．８ボルトのいずれかに設定するだけでよく、ソース電位ＶＳ１〜ＶＳ８の微調整は不要である。すなわち、この実施の形態によれば、ローレベルが零ボルトで且つハイレベルが０．８ボルトのデジタル信号を用いてソース電位ＶＳ１〜ＶＳ８を設定することができるので、ソース電位生成回路の構成は非常に簡単でよい。したがって、この実施の形態によれば、外部の制御回路の構成を簡単にすることができる。
【００４８】
但し、ソース電位ＶＳ１〜ＶＳ８を零ボルトまたは０．８ボルトのいずれかに設定するのではなく、アナログ的に微調整できるように、この実施の形態に係る分布型増幅器を構成することも可能である。この場合には、出力波形の微細な成形や電圧ゲインＧｖの微調整を可能にすることができる。
【００４９】
また、この実施の形態に係る分布型増幅器１００ではソース接地トランジスタ毎にソース電位を設定したが、ソース接地トランジスタ１０１−１〜１０１−８をブロックに分けて各ブロック毎にソース電位を設定することとしてもよい。この場合は、ソース電位入力端子（図１の１１４−１〜１１４−８）の個数を減らすことができるので、分布型増幅器１００を搭載した半導体チップの電極数を削減することができる。
【００５０】
さらに、この実施の形態に係る分布型増幅器１００では、すべてのトランジスタとして電界効果トランジスタを使用したが、バイポーラトランジスタを使用してもよい。この場合、ソース接地トランジスタ１０１−１〜１０１−８に代えてエミッタ接地トランジスタが使用され、且つ、ゲート接地トランジスタ１０２−１〜１０２−８に代えてベース接地トランジスタが使用される。
【００５１】
加えて、この実施の形態に係る分布型増幅器１００では増幅回路としてカスコード増幅回路を使用したが、ソース接地トランジスタのみ或いはエミッタ接地トランジスタのみによって各セクションの増幅回路を構成する場合にも、この実施の形態を適用することができる。
【００５２】
この実施の形態に係る分布型増幅器１００では、ソース電位入力端子１１４−１〜１１４−８から電位ＶＳ１〜ＶＳ８を印加することとしたが、ソース電位入力端子１１４−１〜１１４−８に代えて、スイッチをそれぞれ設けることとしてもよい。この場合、これらのスイッチは、一端がソース接地トランジスタ１０１−１〜１０１−８に接続され、他端から零ボルトが印加される。閉じているスイッチに対応するソース接地トランジスタは、ソースに零ボルトが印加されるので、ゲインがある状態になる。一方、開いているスイッチに対応するソース接地トランジスタは、ソース電流が流れないので、ゲインが零の状態になる。したがって、このような構成の分布型増幅器も、この実施の形態に係る分布型増幅器１００と同様に動作させることができる。
【００５３】
上述のように、分布型増幅器の用途によっては、クロスポイントを、ハイレベルとローレベルとの中央から意図的にずらしたい場合がある。このような場合には、ソース接地トランジスタ１０１−１〜１０１−８の動作点位置を、相互コンダクタンスｇｍが左右非対称となる位置（図９の点ｃ，ｄ参照）に意図的に設定すればよい。分布型増幅器１００によれば、このような場合にも、動作点の位置が電圧ゲインとともに変化することを防ぎ、所望の出力信号波形を得ることができる。
【００５４】
第２の実施の形態
次に、この発明の第２の実施の形態に係る分布型増幅器について、図５を用いて説明する。
【００５５】
この実施の形態に係る分布型増幅器は、ゲート接地トランジスタのゲートバイアスが共通でない点等で、従来の分布型増幅器７００（図７参照）と異なる。
【００５６】
図５は、この実施の形態に係る分布型増幅器５００の構成を示す回路図である。
【００５７】
図５において、図１と同じ符号を付した構成要素は、ぞれぞれ図１の場合と同じものを示している。
【００５８】
図５に示したように、分布型増幅器５００は、抵抗５０１−１〜５０１−８と、キャパシタ５０２−１〜５０２−８と、ゲート接地トランジスタ１０２−１〜１０２−８用のバイアス入力端子５０３−１〜５０３−８と、ソース接地トランジスタ１０１−１〜１０１−８用のバイアス入力端子５０４と、キャパシタ５０５とを備えている。
【００５９】
抵抗５０１−１〜５０１−８は、一端がゲート接地トランジスタ１０２−１〜１０２−８のゲートに接続され、他端がバイアス入力端子５０３−１〜５０３−８に接続されている。抵抗５０１−１〜５０１−８を設けたのは、ゲート接地トランジスタ１０２−１〜１０２−８のゲートを、静電気等から保護するためである。
【００６０】
キャパシタ５０２−１〜５０２−８は、一端がゲート接地トランジスタ１０２−１〜１０２−８のゲートに接続され、他端がグランドラインに接続されている。キャパシタ５０２−１〜５０２−８を設けたのは、バイアス入力端子５０３−１〜５０３−８からゲート接地トランジスタ１０２−１〜１０２−８のゲートへの供給電位を、安定化させるためである。
【００６１】
バイアス入力端子５０４は、ソース接地トランジスタ１０１−１〜１０１−８のゲートバイアスを調整するための端子である。バイアス入力端子５０４には、直流成分をカットするための、図示しない外付け回路が接続される。
【００６２】
キャパシタ５０５は、入力側を交流終端とするために使用される。
【００６３】
次に、図５に示した分布型増幅器５００の動作について説明する。
【００６４】
第１の実施の形態と同様、分布型増幅器５００の信号出力端子１１３には、図示しないバイアス回路によって、電源電位ＶＤＤが印加される。この実施の形態でも、電源電位ＶＤＤを４ボルトに設定した。また、バイアス入力端子５０４の電位は、０ボルトに設定した。
【００６５】
バイアス入力端子５０３−１〜５０３−８には、ゲート接地トランジスタ１０２−１〜１０２−８のゲートバイアスとして、電位Ｖｃ１〜Ｖｃ８が印加される。この実施の形態では、電位Ｖｃ１〜Ｖｃ８を、＋２ボルトまたは−１ボルトのいずれかとする。ゲート接地トランジスタのゲートバイアス（電位Ｖｃ１〜Ｖｃ８）が＋２ボルトの場合、かかるゲート接地トランジスタの動作点は、ソース接地トランジスタにおける動作点ｂ（図９参照）と同様、左右対称な曲線となる。一方、ゲート接地トランジスタのゲートバイアスが−１ボルトの場合、かかるゲート接地トランジスタは、ソース接地トランジスタにおける動作点ｅ（図９参照）と同様、電圧ゲインが零になる。
【００６６】
この実施の形態に係る分布型増幅器５００によっても、第１の実施の形態と同様の特性（図２〜図４参照）を得ることができた。
【００６７】
ゲートバイアスＶｃ１〜Ｖｃ８のうち＋２ボルトに設定されるものが多いほど、分布型増幅器５００の電圧ゲインＧｖは大きくなる。これにより、分布型増幅器１００全体としての電圧ゲインＧｖを、９段階に調整することができる。そして、出力信号ＯＵＴの波形は、第１の実施の形態と同様、電圧ゲインＧｖの大小に拘わらず常に良好である。
【００６８】
以上説明したように、この実施の形態では、信号増幅に寄与するゲート接地トランジスタの個数によって、電圧ゲインＧｖを制御することとし、さらに、信号増幅に寄与するゲート接地トランジスタの動作点を、出力波形の変化が小さい動作点に固定した。したがって、この実施の形態では、電圧ゲインＧｖの大きさに拘わらず、常に、変化が小さい良好な出力波形を得ることができる。
【００６９】
また、この実施の形態では、ゲート接地トランジスタのゲートバイアスＶｃ１〜Ｖｃ８を＋２ボルトまたは−１ボルトのいずれかに設定するだけでよいので、ゲートバイアスＶｃ１〜Ｖｃ８を設定する外部回路の構成は非常に簡単でよい。
【００７０】
加えて、第１の実施の形態に係る分布型増幅器１００では、ソース電位入力端子１１４−１〜１１４−８に数ミリアンペア〜数十ミリアンペアの電流が流れるのに対し、この実施の形態に係る分布型増幅器５００では、バイアス入力端子５０３−１〜５０３−８にはほとんど電流が流れない。したがって、外部回路の設計は、第１の実施の形態の場合よりも、さらに簡単である。
【００７１】
但し、ゲートバイアスＶｃ１〜Ｖｃ８を＋２ボルトまたは−１ボルトのいずれかに設定するのではなく、アナログ的に微調整できるように、この実施の形態に係る分布型増幅器５００を構成することも可能である。この場合には、出力波形の微細な成形や電圧ゲインＧｖの微調整を可能にすることができる。
【００７２】
また、この実施の形態に係る分布型増幅器５００ではゲート接地トランジスタ毎にゲートバイアスを設定したが、ゲート接地トランジスタ１０２−１〜１０２−８を複数ブロックに分けて各ブロック毎にゲートバイアスを設定することとしてもよい。この場合は、バイアス入力端子（図５の５０３−１〜５０３−８）の個数を減らすことができるので、分布型増幅器５００を搭載した半導体チップの電極数を削減することができる。
【００７３】
さらに、この実施の形態に係る分布型増幅器５００では、すべてのトランジスタとして電界効果トランジスタを使用したが、バイポーラトランジスタを使用してもよい。この場合、ソース接地トランジスタ１０１−１〜１０１−８に代えてエミッタ接地トランジスタが使用され、且つ、ゲート接地トランジスタ１０２−１〜１０２−８に代えてベース接地トランジスタが使用される。
【００７４】
加えて、この実施の形態に係る分布型増幅器５００では増幅回路としてカスコード増幅回路を使用したが、ゲート接地トランジスタのみ或いはベース接地トランジスタのみによって各セクションの増幅回路を構成する場合にも、この実施の形態を適用することができる。
【００７５】
第３の実施の形態
次に、この発明の第３の実施の形態に係る分布型増幅器について、図６を用いて説明する。
【００７６】
この実施の形態に係る分布型増幅器は、ソース接地トランジスタのゲートバイアスが共通でない点等で、従来の分布型増幅器７００（図７参照）と異なる。
【００７７】
図６は、この実施の形態に係る分布型増幅器６００の構成を示す回路図である。
【００７８】
図６において、図１と同じ符号を付した構成要素は、ぞれぞれ図１の場合と同じものを示している。
【００７９】
図６に示したように、分布型増幅器６００は、抵抗６０１−１〜６０１−８とキャパシタ６０２−１〜６０２−８と、ゲートバイアス入力端子６０３−１〜６０３−８とを備えている。
【００８０】
抵抗６０１−１〜６０１−８の一端は、コプレーナ伝送線路１０３−１〜１０３−８とソース接地トランジスタ１０１−１〜１０１−８のゲートとの接続点に接続されている。また、抵抗６０１−１〜６０１−８の他端は、ゲートバイアス入力端子６０３−１〜６０３−８に接続されている。抵抗６０１−１〜６０１−８は、入力信号ＩＮがバイアス入力端子６０３−１〜６０３−８に漏れることを防止するために設けられ、例えば１０キロオーム程度のものが使用される。
【００８１】
キャパシタ６０２−１〜６０２−７は、上述の接続点と、次段のコプレーナ伝送線路１０３−２〜１０３−８との間に設けられる。また、キャパシタ６０２−８は、上述の接続点と終端抵抗１１０との間に設けられる。キャパシタ６０２−１〜６０２−８は、直流成分をブロックして、ソース接地トランジスタ１０１−１〜１０１−８毎に異なるゲートバイアスを印加することを可能にする。この実施の形態に係る分布型増幅器６００は、高周波アナログ信号用の増幅器としての用途に適している。高周波アナログ信号の用途では、キャパシタ６０２−１〜６０２−８のキャパシタンスが小さくて済み、したがって分布型増幅器６００を小さい回路規模で実現できるからである。
【００８２】
次に、図６に示した分布型増幅器６００の動作について説明する。
【００８３】
分布型増幅器６００の信号出力端子１１３側には、図示しないバイアス回路によって、電源電位ＶＤＤが印加される。この実施の形態では、電源電位ＶＤＤを４ボルトに設定した。また、ゲートバイアス入力端子１１５には、ゲートバイアス電位ＶＣが印加される。この実施の形態では、ゲートバイアス電位ＶＣを２ボルトとした。
【００８４】
バイアス入力端子６０３−１〜６０３−８には、ソース接地トランジスタ１０１−１〜１０１−８のゲートバイアスとして、電位Ｖｇ１〜Ｖｇ８が印加される。この実施の形態では、電位Ｖｇ１〜Ｖｇ８を、零ボルトまたは−０．８ボルトのいずれかとする。ソース接地トランジスタのゲートバイアス（電位Ｖｇ１〜Ｖｇ８）が零ボルトの場合、かかるソース接地トランジスタの動作点は、点ｂ（図９参照）となる。一方、ソース接地トランジスタのゲートバイアスが−０．８ボルトの場合、かかるソース接地トランジスタのゲート・ソース間電圧は−０．８ボルトとなって、このソース接地トランジスタはピンチオフし、したがって電圧ゲインが零になる（図９参照）。
【００８５】
この実施の形態に係る分布型増幅器６００によっても、第１の実施の形態と同様の特性（図２〜図４参照）を得ることができた。
【００８６】
ゲートバイアスＶｇ１〜Ｖｇ８のうち零ボルトに設定されるものが多いほど、分布型増幅器６００の電圧ゲインＧｖは大きくなる。これにより、分布型増幅器１００全体としての電圧ゲインＧｖを、９段階に調整することができる。そして、出力信号ＯＵＴの波形は、第１の実施の形態と同様、電圧ゲインＧｖの大小に拘わらず常に良好である。
【００８７】
以上説明したように、この実施の形態では、第１の実施の形態と同様、信号増幅に寄与するソース接地トランジスタの個数によって、電圧ゲインＧｖを制御することとし、さらに、信号増幅に寄与するゲート接地トランジスタの動作点を点ｂに固定した。したがって、この実施の形態では、電圧ゲインＧｖの大きさに拘わらず、常に、変化が小さい良好な出力波形を得ることができる。
【００８８】
また、この実施の形態では、ソース接地トランジスタのゲートバイアスＶｇ１〜Ｖｇ８を零ボルトまたは−０．８ボルトのいずれかに設定するだけでよいので、ゲートバイアスＶｇ１〜Ｖｇ８を設定する外部回路の構成は、非常に簡単でよい。
【００８９】
加えて、第１の実施の形態に係る分布型増幅器１００では、ソース電位入力端子１１４−１〜１１４−８に数ミリアンペア〜数十ミリアンペアの電流が流れるのに対し、この実施の形態に係る分布型増幅器６００では、バイアス入力端子６０３−１〜６０３−８にはほとんど電流が流れない。したがって、外部回路の設計は、第１の実施の形態の場合よりも、さらに簡単である。
【００９０】
但し、ゲートバイアスＶｇ１〜Ｖｇ８を零ボルトまたは−０．８ボルトのいずれかに設定するのではなく、アナログ的に微調整できるように、この実施の形態に係る分布型増幅器６００を構成することも可能である。この場合には、出力波形の微細な成形や電圧ゲインＧｖの微調整を可能にすることができる。
【００９１】
また、この実施の形態に係る分布型増幅器６００ではソース接地トランジスタ毎にゲートバイアスを設定したが、ソース接地トランジスタ１０１−１〜１０１−８を複数ブロックに分けて各ブロック毎にゲートバイアスを設定することとしてもよい。この場合は、バイアス入力端子（図５の６０３−１〜６０３−８）の個数を減らすことができるので、分布型増幅器６００を搭載した半導体チップの電極数を削減することができる。
【００９２】
さらに、この実施の形態に係る分布型増幅器６００では、すべてのトランジスタとして電界効果トランジスタを使用したが、バイポーラトランジスタを使用してもよい。この場合、ソース接地トランジスタ１０１−１〜１０１−８に代えてエミッタ接地トランジスタが使用され、且つ、ゲート接地トランジスタ１０２−１〜１０２−８に代えてベース接地トランジスタが使用される。
【００９３】
加えて、この実施の形態に係る分布型増幅器６００では増幅回路としてカスコード増幅回路を使用したが、ソース接地トランジスタのみ或いはエミッタ接地トランジスタのみによって各セクションの増幅回路を構成する場合にも、この実施の形態を適用することができる。
【００９４】
【発明の効果】
以上詳細に説明したように、本発明によれば、増幅回路毎または増幅回路のブロック毎ににゲインを設定することによって、良好な出力波形を得ることができる。
【図面の簡単な説明】
【図１】第１の実施の形態に係る分布型増幅器の構成を示す回路図である。
【図２】第１の実施の形態に係る分布型増幅器の特性を示すグラフである。
【図３】第１の実施の形態に係る分布型増幅器の特性を示すグラフである。
【図４】第１の実施の形態に係る分布型増幅器の特性を示すグラフである。
【図５】第２の実施の形態に係る分布型増幅器の構成を示す回路図である。
【図６】第３の実施の形態に係る分布型増幅器の構成を示す回路図である。
【図７】従来の分布型増幅器の構成を示す回路図である。
【図８】従来の分布型増幅器の特性を示すグラフである。
【図９】従来の分布型増幅器の特性を示すグラフである。
【符号の説明】
１００  分布型増幅器
１０１−１〜１０１−８  ソース接地電界効果トランジスタ
１０２−１〜１０２−８  ゲート接地電界効果トランジスタ
１０３−１〜１０３−８  コプレーナ伝送線路
１０４−１〜１０４−８  コプレーナ伝送線路
１０５−１〜１０５−８  コプレーナ伝送線路
１０６−１〜１０６−８  コプレーナ伝送線路
１０７−１〜１０７−８  キャパシタ
１０８，１０９  キャパシタ
１１０，１１１  抵抗
１１２  信号入力端子
１１３  信号出力端子
１１４−１〜１１４−８  ソース電位入力端子
１１５  ゲートバイアス入力端子
【図１】
0004154910.tif 000002
【図２】
0004154910.tif 000003
【図３】
0004154910.tif 000004
【図４】
0004154910.tif 000005
【図５】
0004154910.tif 000006
【図６】
0004154910.tif 000007
【図７】
0004154910.tif 000008
【図８】
0004154910.tif 000009
【図９】
0004154910.tif 000010