(57)【特許請求の範囲】
【請求項１】
シリコン層上に絶縁層および活性シリコン層をこの順で設け、前記活性シリコン層に複数のトレンチを形成し、前記トレンチの側壁部にゲッタリング層を設け、さらに前記側壁部からライフタイムキラー原子を前記活性シリコン層中に分散導入させることを特徴とする半導体装置の製造方法。
【請求項２】
無電解めっきを行ってめっき膜を形成した後、熱処理を行うことにより側壁部からライフタイムキラー原子を前記活性シリコン層中に分散導入させる請求項１に記載の半導体装置の製造方法。
【請求項３】
前記絶縁層に孔部を設けるとともに前記シリコン層にもゲッタリング層を設ける請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
請求項１乃至３のいずれか１項に記載の製造方法により得られた半導体装置からなるパワー出力部と、制御部とを同一基板内に共存させたことを特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に関し、特にＳＯＩウエハを用いた半導体装置に関するものである。
【０００２】
【従来の技術】
従来、半導体装置（半導体デバイス）の分野は、超ＬＳＩを中心にして発展してきているが、超ＬＳＩ技術はさらなる微細化、高集積化が要求されていきている。しかしながら、超ＬＳＩのさらなる高集積化を従来のシリコンウエハを用いて達成するのはもはや困難であり、限界が見えてきている。これを打破するにはシリコンウエハに代わってＳＯＩ（Silicon-On-Insulator）ウエハの使用が必要不可欠であると言われている。
【０００３】
ところが、ＳＯＩウエハには２つの大きな欠点がある。その１つは、半導体デバイスの製造プロセス中に混入する微量な重金属不純物を除去する（すなわち、ゲッタリングする）作用がこのウエハにはないことである。従来のシリコンウエハにはこのゲッタリング作用があるために、半導体デバイスの製造歩留を高くすることができていた。したがって、ＳＯＩウエハにゲッタリング作用をもたせることが、超ＬＳＩ技術の分野では現在大きな技術課題となっている。
【０００４】
図７は、ゲッタリング作用を説明するための従来のシリコンウエハの断面図である。シリコンウエハ６１の内部に、微小欠陥の存在する領域６２を形成し、ここにゲッタリング作用をもたせている。これとは別に、シリコンウエハ６１の裏面６３に歪み層またはリンなどの高濃度領域を形成しておき、これらの領域にゲッタリング作用をもたせている。ゲッタリング作用により、重金属不純物を吸着することができ、結果的にこれらの有害不純物を除去することができる。
【０００５】
図８は、ＳＯＩウエハにゲッタリング作用をもたせた場合を説明するための断面図である。ＳＯＩウエハ７１は、シリコンからなる活性シリコン層７１１、その下の絶縁層７４および絶縁層７４の下部のシリコン層７５を備えてなる。したがって、絶縁層７４の下部のシリコン層７５に微小欠陥の存在する領域７２を形成しても、あるいはＳＯＩウエハの裏面７３に歪み層や高濃度リン層を形成しても、絶縁層７４の存在に妨げられてゲッタリング作用が起こることはない。すなわち、ＳＯＩウエハ７１では活性シリコン層７１１に半導体デバイスを形成するので、この部分に製造プロセス中に混入する重金属不純物を除去する必要があるが、この部分に混入した不純物は絶縁層７４の存在のために、半導体デバイス製造プロセス中の高温においても絶縁層７４の下部のシリコン層７５へ拡散して移動することができない。したがって、表面領域の有害不純物はゲッタリングできないのである。
【０００６】
なお、現在注目されているＳＯＩウエハには二つあり、一つはＳＩＭＯＸ（Separation by IMplanted OXgen）ウエハであり、他の一つは貼り合わせウエハである。図９は、ＳＩＭＯＸウエハを説明するための断面図である。ＳＩＭＯＸウエハ８１は、シリコンウエハの表面８１１に高エネルギーの酸素イオンを打ち込み、表面から少し離れた深さ位置に高濃度な酸素を含むシリコン層を作り、このウエハを熱処理してシリコン層を酸化膜（ＳｉＯ2）にすることにより、絶縁層８４を形成している。なお８５は、絶縁層８４の下部のシリコン層である。
【０００７】
図１０は、貼り合わせウエハを説明するための断面図である。貼り合わせウエハ９１は、まず、シリコンウエハ９６の一方の表面を熱酸化し、酸化膜９４を形成する。また、別のシリコンウエハ９７も一方の表面を熱酸化し、酸化膜９５を形成する。そしてシリコンウエハ９６の酸化膜９４と、シリコンウエハ９７の酸化膜９５とを貼り合わせ、これを絶縁層とし、一体のシリコンウエハを製造する。次に、この貼り合わせたシリコンウエハの一方を研磨し、薄層化することによりＳＯＩウエハを製造する。
【０００８】
またＳＯＩウエハのもう一方の欠点は、スイッチング速度を制御するためのライフタイムキラーを導入していなかったことである。
図１１は、ライフタイムキラーの作用を説明するための図である。図１１（ａ）において、順方向に電圧を一定時間（１／２）ｔ印加するとｐ側の正孔１００５がｎ側に移動して、順方向電流となる。いま、印加電圧が順方向から逆方向に切り替わった場合、すなわち逆方向に切り替わった時点で、図１１（ｂ）に示すようにｎ側に正孔が残留してこれが流れ去って（逆方向電流）、定常状態になるには一定の時間を要する。この時間が長いようなｐｎ接合は高周波動作に使えない。
【０００９】
そこで、図１１（ｂ）の再結合中心１００８、Ａｕ準位１００９に示すように残留した少数キャリア（この場合正孔）を早く消滅させるために再結合中心としてＡｕ、Ｐｔなどを半導体素子に均一にドーピングしてライフタイムキラーとして作用させることができる。なお、図１１において、１００２は伝導帯、１００３はフェルミレベル、１００４は価電子帯、１００６は順方向電流、１００７は電子、１０１１は蓄積電流である。
【００１０】
図１２は、ライフタイムキラー原子をシリコンウエハに導入する従来の方法を説明するための図である。図１２（ａ）において、デバイス層１１０１を形成したシリコンウエハ１１１を用意し、図１２（ｂ）において、Ａｕ、Ｐｔ等のメタル層１１０２をシリコンウエハ１１１の裏面に蒸着あるいはスパッタリングで形成する。続いて、図１２（ｃ）に示したように、例えば９５０℃〜１０５０℃の熱処理により、ライフタイムキラー原子としてのＡｕ、Ｐｔ等を拡散させ、再結合中心１１０３を形成させる。
【００１１】
上記もう一方の欠点は、同一基板内に高耐圧高出力パワー出力部と低耐圧低出力制御部とを併せもつ半導体装置においては、両活性領域を電気的に絶縁分離する必要があり、それを達成するためにＳＯＩウエハを用いる際に特に問題となる。
このような半導体装置にとって、パワー出力部のスイッチング特性を制御して損失を小さくさせるライフタイムキラーは不可欠であるが、上記のようにＳＯＩウエハは絶縁層を有するためウエハの裏面から熱処理しても前記活性領域にライフタイムキラー原子を拡散させることができず、目的とする半導体装置を得ることはできなかった。
【００１２】
【発明が解決しようとする課題】
したがって本発明の目的は、ＳＯＩウエハにおける活性シリコン層にゲッタリング作用が付与され、必要に応じてライフタイムキラー原子も分散導入されている半導体装置を提供することにある。
また本発明の別の目的は、前記の半導体装置を効率よくかつ歩留よく製造することのできる半導体装置の製造方法を提供することにある。
さらに本発明の別の目的は、ＳＯＩウエハを用いるとともに、同一基板内にパワー出力部と制御部とを併せもつ半導体装置を提供することにある。
【００１３】
【課題を解決するための手段】
すなわち本発明は、シリコン層と、前記シリコン層上に設けられた絶縁層と、前記絶縁層上に設けられるとともに複数のトレンチを形成してなる活性シリコン層と、前記トレンチの側壁部に設けられたゲッタリング層とを備えた半導体装置を提供するものである。
この構成による半導体装置は、ＳＯＩウエハにおける活性シリコン層中にゲッタリング層が設けられているため、半導体装置の製造プロセスで混入した重金属不純物等を除去することができ、信頼性が高いものとなる。
【００１４】
また本発明は、前記活性シリコン層にライフタイムキラー原子を分散してなる前記の半導体装置を提供するものである。
この構成による半導体装置は、ＳＯＩウエハにおける活性シリコン層中にゲッタリング層が設けられているため、半導体装置の製造プロセスで混入した重金属不純物等を除去することができるとともに、ライフタイムキラーも行うことができるため、一層信頼性の高いものとなる。
【００１５】
また本発明は、前記絶縁層が孔部を有するとともに前記シリコン層にもゲッタリング層を設けてなる前記の半導体装置を提供するものである。
この構成による半導体装置は、半導体装置の製造プロセスで混入した重金属不純物等が孔部を通過してさらに除去されるため、電気的特性に優れた半導体装置である。
【００１６】
また本発明は、前記ゲッタリング層がＰ、ＢまたはＡｓを含有するポリシリコン層である前記の半導体装置を提供するものである。
この構成による半導体装置は、半導体装置の製造プロセスで混入した重金属不純物等を良好に除去することができる。
【００１７】
また本発明は、前記ライフタイムキラー原子は、ＡｕまたはＰｔである前記の半導体装置を提供するものである。
この構成によれば、ライフタイムキラー作用を増進させることができる。
【００１８】
また本発明は、前記絶縁層の孔部が、記憶素子の下部に設けられている前記の半導体装置を提供するものである。
この構成による半導体装置は、重金属不純物等に起因する半導体装置のリーク電流も少なく、レフレッシュ・タイムも長くなる。
【００１９】
また本発明は、前記絶縁層の孔部が、配線部分の下部に設けられている前記の半導体装置を提供するものである。
この構成による半導体装置は、重金属不純物等に起因する半導体装置のリーク電流が少なくなる。
【００２０】
また本発明は、シリコン層上に絶縁膜および活性シリコン層をこの順で設け、前記活性シリコン層に複数のトレンチを形成し、前記トレンチの側壁部にゲッタリング層を設け、さらに前記側壁部からライフタイムキラー原子を前記活性シリコン層中に分散導入させることを特徴とする半導体装置の製造方法を提供するものである。
この構成によれば、半導体装置の製造プロセスで混入した重金属不純物等を除去することができるとともに、ライフタイムキラーも行うことができるため、一層信頼性の高い半導体装置が、向上した製造歩留で得られる。
【００２１】
また本発明は、無電解めっき、蒸着法またはスパッタリングにより、前記側壁部からライフタイムキラー原子を前記活性シリコン層中に分散導入させる前記の半導体装置の製造方法を提供するものである。
この構成によれば、ライフタイムキラー原子を前記活性シリコン層中に効率よく分散導入させることができる。
【００２２】
また本発明は、前記絶縁層に孔部を設けるとともに前記シリコン層にもゲッタリング層を設ける前記の半導体装置の製造方法を提供するものである。
この構成によれば、半導体装置の製造プロセスで混入した重金属不純物等の除去が促進されるので、一層信頼性の高い半導体装置が、向上した製造歩留で得られる。
【００２３】
また本発明は、前記の製造方法により得られた半導体装置からなるパワー出力部と、制御部とを同一基板内に共存させたことを特徴とする半導体装置を提供するものである。
この構成によれば、同一基板内に高耐圧高出力パワー出力部と低耐圧低出力制御部との両活性領域を電気的に絶縁分離してを併せもたせることができる。
【００２４】
【発明の実施の形態】
実施の形態１
図１は、本発明の半導体装置の製造工程を説明するための図である。
図１（ａ）において、シリコン層１０１上に絶縁層１０２が設けられ、さらに絶縁層１０２上に活性シリコン層１０３が設けられている。活性シリコン層１０３は、半導体素子としての役割を果たすものである。なお、図１（ａ）ではホトレジスト１０４がパターニングされている。続いて、ホトレジスト１０４をマスクに、活性シリコン層１０３をエッチングし、トレンチを形成する。このとき、一般的には、活性シリコン層１０３は数μｍから十数μｍの厚さを有し、トレンチ１０６の幅は１μｍ〜数十μｍ程度である。また前記エッチングの条件としては、例えばＨＢｒ５０ｓｃｃｍ、フッ素含有ガス１０ｓｃｃｍ、酸素ガス５ｓｃｃｍ、ヘリウムガス１０ｓｃｃｍ、温度２０〜６０℃である。
【００２５】
次に、図１（ｂ）において、酸化膜１０７を０．５μｍ程度形成し（絶縁耐圧目安０．５μｍで５００Ｖ）、ホトレジスト１０８をパターニングしてトレンチ側壁１０９上の酸化膜１０７を除去する。続いて、ホトレジスト１０８を除去した後、図１（ｃ）に示すように、ノンドープポリシリコン層１１０を形成し、ゲッタリング作用をもつ高濃度不純物領域（ゲッタリング層）（表面濃度１０18個／ｃｍ3程度）を形成するためにホトレジスト１１１０をパターニングし、それをマスクとしてイオン注入装置により、例えば11Ｂ+（あるいはＢＦ2）を打ち込む。加速イオン１１２がそれである。次に、図２（ｄ）に示すように、トレンチ１０６内部に存在するもの以外のポリシリコンをエッチバックにより除去し、トレンチ１０６の上端開口部をほぼ面一になるようにエッチバックする。
【００２６】
そして９５０〜１０５０℃で熱処理し、ボロン１１３をトレンチ１０６側壁部に移動させ、図２（ｅ）に示すように、トレンチ１０６側壁部近傍に高濃度ボロン（不純物）領域、すなわちゲッタリング層１１８を形成する。酸化膜１０７を除去した後、図２（ｆ）に示すように、トレンチ１０６側壁部に新たに酸化膜１０７１を形成し、トレンチ内部の残部をノンドープポリシリコン１２１で埋め直す。活性シリコン層には、ほぼ同時にＩＣ、トランジスタ、ダイオード、ＩＧＢＴ等の能動素子を形成することができる。なお上記の説明ではボロンを使用した例を挙げたが、リン31ＰやＡｓを用いた場合も同様である。
【００２７】
実施の形態２
図３は、活性シリコン層にライフタイムキラー原子を分散した場合の本発明の半導体装置の製造工程を説明するための図である。
本実施の形態における製造工程は、上記実施の形態１の図１（ａ）〜図２（ｄ）までは同じであるので、説明および図示は省略する。図３（ｅ）において、ホトレジスト２０１をパターニングで形成し、トレンチ１０６表面に例えば無電解めっき法によりめっき膜２０２を形成する。めっきは、公知の無電解Ａｕ、Ｐｔめっき法を採用することができる。この場合、Ａｕ、Ｐｔがライフタイムキラー原子となる。続いて、図３（ｆ）に示すように、ホトレジスト２０１を除去後、例えば９００℃程度で熱処理をして図３（ｇ）に示すようにトレンチ１０６内にライフタイムキラー原子２０３を拡散させる。
【００２８】
次に、図３（ｈ）に示すように、９５０〜１１００℃で熱処理して、トレンチ１０６の側壁部にゲッタリング層１１８を形成すると同時にライフタイムキラー原子を活性シリコン層１０３に分散導入させ、再結合中心２０４を形成させる。後の工程は、実施の形態１と同様である。
【００２９】
実施の形態３
なお、上記ではライフタイムキラー原子を活性シリコン層１０３に分散導入するために無電解めっき法を用いたが、公知の蒸着法を用いてもよい。この場合は、図４に示すように、蒸着によって活性シリコン層１０３の全面に蒸着層３０１を設け、蒸着層３０１の上部にホトレジスト３０２をパターニングし、ホトレジスト３０２をマスクとして蒸着層３０１をエッチング除去する。以後の工程は、実施の形態２と同じである。なお、これ以外にもスパッタリングによりライフタイムキラー原子をトレンチ上部に導入し、同様の工程により活性シリコン層１０３にライフタイムキラー原子を分散導入してもよい。
【００３０】
実施の形態４
図５は、絶縁層が孔部を有するとともにシリコン層にもゲッタリング層を設けてなる本発明の半導体装置を説明するための図である。
この態様によれば、絶縁層１０２の複数部に、孔部４１が設けられている。この孔部４１は、活性シリコン層１０３の下部に設けられている。また、シリコン層１０１の内部にもゲッタリング層４２が設けられている。これにより、活性シリコン層１０３に混入した重金属不純物等が高温プロセス中に孔部４１を通過して、ゲッタリング層４２により除去される。なお、孔部４１は、酸素イオンが活性シリコン層１０３の対応する部分に到達しないようなマスクパターンを作成し、このマスクを介し、通常のＳＩＭＯＸウエハの製造手法に従って、酸素イオンを打ち込むことにより設けることができる。
【００３１】
この態様は、ＭＯＳキャパシタを記憶部とするＬＳＩデバイスに特に有利である。すなわち、このようにして製造したＭＯＳキャパシタを記憶部とするメモリＬＳＩは、重金属不純物などに起因する半導体装置のリーク電流も少なく、レフレッシュ・タイムも長くなり、その結果、この半導体装置の製造歩留を例えば約１０％向上させることができる。
【００３２】
実施の形態５
なお、上記実施の形態４では、ＭＯＳキャパシタを記憶部とするＬＳＩデバイスについて説明したが、該態様は、論理ＬＳＩデバイスにも有利である。論理ＬＳＩデバイスでは、微細化・高集積化によって配線の長さが極めて長くなり、配線の部分がＬＳＩチップの大きい面積を占めるようになっている。そこで、論理ＬＳＩの製造プロセスで配線を作成する部分に対応した位置に、孔部が存在するようにすれば、重金属不純物等に起因するリーク電流が少ない特性のそろった論理ＬＳＩデバイスを提供することができる。この態様によれば、例えば製造歩留を約１０％向上させることができる。
【００３３】
実施の形態６
図６は、前記の実施の形態における半導体装置をパワー出力部とし、これと制御部とを同一基板内に共存させた態様を説明するための図である。
図６（ａ）はパワー出力部と、制御部とを同一基板内に共存させた半導体装置の平面図の一例であり、図６（ｂ）はその他の例である。図６（ａ）において、制御部５０２内にゲッタリング層を有するトレンチ５０４を仕切り状に設けている。また、パワー出力部５０１の周囲にゲッタリング層を有するトレンチ５０５を設け、さらにパワー出力部５０１にはライフタイムキラー原子が分散導入されている。
【００３４】
なお、５０３は絶縁分離のためのトレンチである。図６（ｂ）において、制御部５０２の周囲にゲッタリング層を有するトレンチ５０４を設けている。また、パワー出力部５０１の周囲にゲッタリング層を有するトレンチ５０５を設け、さらにパワー出力部５０１にはライフタイムキラー原子が分散導入されている。
この態様によれば、同一基板内に高耐圧高出力パワー出力部と低耐圧低出力制御部との両活性領域を電気的に絶縁分離して設けることができる。
【００３５】
上記のような本発明の半導体装置は、従来の技術と比較して、次のように有利である。
【００３６】
【表１】
0004165079.tif 000002
【００３７】
また本発明によれば、例えば、高耐圧（〜１０００Ｖ）、高速数百ｍｓｅｃ以上、数Ａ以上のパワーデバイスと、低耐圧３Ｖ以下、数十ｍＡ、２１ＭＨｚのＣＭＯＳロジックとを完全絶縁分離して同一チップ内に作り付けが可能である。
【００３８】
【発明の効果】
本発明によれば、ＳＯＩウエハにおける活性シリコン層にゲッタリング作用が付与され、必要に応じてライフタイムキラー原子も分散導入されている半導体装置が提供される。
また本発明によれば、前記の半導体装置を効率よくかつ歩留よく製造することのできる半導体装置の製造方法が提供される。
さらに本発明によれば、ＳＯＩウエハを用いるとともに、同一基板内にパワー出力部と制御部とを併せもつ半導体装置が提供される。
【図面の簡単な説明】
【図１】本発明の半導体装置の製造工程を説明するための図である。
【図２】図１に続いて本発明の半導体装置の製造工程を説明するための図である。
【図３】活性シリコン層にライフタイムキラー原子を分散した場合の本発明の半導体装置の製造工程を説明するための図である。
【図４】ライフタイムキラー原子を活性シリコン層に分散導入するため蒸着法を用いた場合の態様を説明するための図である。
【図５】絶縁層が孔部を有するとともにシリコン層にもゲッタリング層を設けてなる本発明の半導体装置を説明するための図である。
【図６】本発明における、半導体装置をパワー出力部とし、これと制御部とを同一基板内に共存させた態様を説明するための図である。
【図７】ゲッタリング作用を説明するための従来のシリコンウエハの断面図である。
【図８】ＳＯＩウエハにゲッタリング作用をもたせた場合を説明するための断面図である。
【図９】ＳＩＭＯＸウエハを説明するための断面図である。
【図１０】貼り合わせウエハを説明するための断面図である。
【図１１】ライフタイムキラーの作用を説明するための図である。
【図１２】ライフタイムキラー原子をシリコンウエハに導入する従来の方法を説明するための図である。
【符号の説明】
１０１    シリコン層
１０２    絶縁層
１０３    活性シリコン層
１０４，１０８，２０１、３０２    ホトレジスト
１０６    トレンチ
１０７    酸化膜
１１８，４２    ゲッタリング層
２０３    ライフタイムキラー原子
４１    孔部
５０１    パワー出力部
５０２    制御部
【図１】
0004165079.tif 000003
【図２】
0004165079.tif 000004
【図３】
0004165079.tif 000005
【図４】
0004165079.tif 000006
【図５】
0004165079.tif 000007
【図６】
0004165079.tif 000008
【図７】
0004165079.tif 000009
【図８】
0004165079.tif 000010
【図９】
0004165079.tif 000011
【図１０】
0004165079.tif 000012
【図１１】
0004165079.tif 000013
【図１２】
0004165079.tif 000014