(57)【特許請求の範囲】
【請求項１】
永久磁石式三相交流発電機（ＡＣＧ）を入力とし、三相全波整流回路で整流された直流電圧によりバッテリ（Ｂ）を充電するバッテリ充電装置において、該三相全波整流回路は、プラス側に接続されたショットキバリアダイオード群（Ｄ１１，Ｄ１２、Ｄ１３）と、マイナス側に接続されたＦＥＴ群（ＦＥＴ１、ＦＥＴ２、  ＦＥＴ３）とにより構成すると共に、該ＦＥＴ群の制御回路を備え、且つ該制御回路は、交流入力電圧の正電位期間又は負電位期間の判別回路と、バッテリ電圧検出回路と、該判別信号を一方の入力とし、基準信号を他方の入力とする比較回路と、該バッテリ電圧検出信号により該判別信号を所定値に保持する保持手段を有し、該比較回路の出力信号により該ＦＥＴを該交流入力電圧のゼロ位相付近でオン、オフ制御するようにしたことを特徴とするバッテリ充電装置。
【請求項２】
保持手段に交流入力電圧の正電位期間又は負電位期間もしくは両期間所定値に保持せしめるラッチ回路を設けたことを特徴とする請求項１のバッテリ充電装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、二輪車等に用いられる、永久磁石式三相交流発電機を使用したバッテリ充電装置に関する。
【０００２】
【従来の技術】
従来二輪車用バッテリ充電システムは、永久磁石式三相交流発電機を使用した、サイリスタショート式のＲＥＧ／ＲＥＣ、或いはオープン方式のＲＥＧ／ＲＥＣが知られている。
前者は、バッテリが満充電になると、コントローラがバッテリ電圧を検出して、ダイオードのそれぞれと逆並列に接続されたサイリスタ群をオンして、ＡＣＧを短絡して充電を制御する。又後者は、バッテリＢが満充電になると、バッテリ電圧を検出してコントローラがサイリスタをオフして充電量を制御する。
【０００３】
然しながら前者のショート方式は、ＡＣＧを短絡して充電を制御するため、比較的大きな熱ロスが発生して、システムの効率が非常に悪くなるなどの問題がある。又オープン方式は、サイリスタがオフするために、発電機ＡＣＧは無負荷となり、ＡＣＧ出力電圧が上昇する。
そして、エンジン回転数の上昇とともに、ＡＣＧ出力電圧および周波数が上昇し、結果的に発電機の鉄損が激増し、バッテリ充電装置の効率が悪くなる。
【０００４】
本願出願人はかかる欠点を解決するため、先に図３に示す回路を提案した。
（特願平１０−３９６４３号）この回路は、永久磁石式三相交流発電機（ＡＣＧ）を入力とし、三相全波整流回路で整流された直流電圧によりバッテリ（Ｂ）を充電するバッテリ充電装置において、三相全波整流回路が、プラス側に接続されたショットキバリアダイオード群（Ｄ１１、Ｄ１２、Ｄ１３）と、マイナス側に接続されたＦＥＴ群（ＦＥＴ１、ＦＥＴ２、ＦＥＴ３）とにより構成されている。
【０００５】
そして、上記構成において、交流入力電圧が負電位の時にＦＥＴ群（ＦＥＴ１、ＦＥＴ２、ＦＥＴ３）のゲートを、同期整流のタイミングに従って、正バイアスすることを特徴とする。これによって、ショットキバリアダイオードとＦＥＴの回路に整流電流が流れるので、整流ロスを小さく抑えることが出来る。即ち三相交流発電機ＡＣＧから発生した電流ＩＢは、図の矢印のごとく流れてショットキバリアダイオードＤ１１〜Ｄ１３で整流され、バッテリＢを充電してＦＥＴ１〜ＦＥＴ３を逆導通して流れ三相交流発電機ＡＣＧに戻る。
【０００６】
一方、バッテリＢが満充電になると、満充電電圧を制御回路ＣＯＮＴが検出して、全てのＦＥＴをＯＮ状態にして、三相交流発電機ＡＣＧ出力を短絡状態にする。なお、制御回路ＣＯＮＴは、発電器ＡＣＧから接続される各アームの電位（Ｖａ）を検出し、整流用ＦＥＴを同期駆動すると共に、バッテリＢの充電状態を監視する。このとき、バッテリＢには常に脈流が流れるためリップル電圧が発生する。したがって、このリップル電圧のために電圧検出回路がＯＮ／ＯＦＦを繰り返す場合がある。
【０００７】
このようにＦＥＴに順電流が流れている時にＯＮ／ＯＦＦを繰り返すと、発電機ＡＣＧのリアクタンス成分のためにかなり大きなリアクション電圧が発生する。そして、このリアクション電圧により、ＦＥＴや電子負荷を破損させる恐れがある。特に、このリアクション電圧は過充電時或いはバッテリ外れ等の過電圧時に問題となる。
【０００８】
【発明が解決しようとする課題】
本発明は上記欠点を解決するために定常時は同期整流運転をし、又バッテリレス時等はゼロクロススイッチの可能な制御回路を提供するものである。
【０００９】
【課題を解決するための手段】
上記課題を解決するため請求項１の発明は、永久磁石式三相交流発電機（ＡＣＧ）を入力とし、三相全波整流回路で整流された直流電圧によりバッテリ（Ｂ）を充電するバッテリ充電装置において、該三相全波整流回路は、プラス側に接続されたショットキバリアダイオード群（Ｄ１１、Ｄ１２、Ｄ１３）と、マイナス側に接続されたＦＥＴ群（ＦＥＴ１、ＦＥＴ２、ＦＥＴ３）とにより構成すると共に、該ＦＥＴ群の制御回路を備え、且つ該制御回路は、交流入力電圧の正電位期間又は負電位期間の判別回路と、バッテリ電圧検出回路と、該判別信号を一方の入力とし、基準信号を他方の入力とする比較回路と、該バッテリ電圧検出信号により該判別信号を所定値に保持する保持手段を有し、該比較回路の出力信号により該ＦＥＴを該交流入力電圧のゼロ位相近辺でオン、オフ制御するようにしたことを特徴とする。
【００１０】
【実施の形態】
図１は図３の制御回路ＣＯＮＴに適用する本発明の制御回路の実施例図で、図中ＣＯＭＰ１は、交流入力電圧の正電位期間と負電位期間を判別する判別回路（比較器）ＣＯＭＰ２は該判別回路ＣＯＭＰ１の判別信号ＪＳを一方（−側）の入力として、他方（＋側）に基準信号Ｖｃを入力とする比較回路で、その出力信号ＧによりＦＥＴ１〜ＦＥＴ３のゲートを正バイアスする。
【００１１】
次にＶｂはバッテリ電圧検出回路からの検出信号端子、Ｑ１はトランジスタ（スイッチング素子）で、そのエミッタは該検出信号をＶｂに接続され、ベースは該判別信号端子ＪＳに接続され、コレクタは該判別信号端とアースＥ間に接続されたサイリスタＴ１のゲートに接続されている。以上の構成によりバッテリ電圧検出信号と連動して、該判別信号を所定値に保持するラッチ回路を形成する。
【００１２】
次にこの回路動作について、図２，図３を参照して説明する。図２は本発明実施例の各部動作波形図で先ず三相交流発電機ＡＣＧは図２（Ａ）の如く三相交流出力ＵＶＷを発生する。そして制御回路ＣＯＮＴにおいて、交流の一相（例えばＵ相）に電圧Ｖａが生じ、これが比較器ＣＯＭＰ１に入力されるとその判別出力は図２(B)に示す判定出力ＪＳ（Ａ）を送出する。即ち交流入力電圧の正電位期間（ｔ１〜ｔ３）はハイ(Ｈ）を出力し、又負電位期間（ｔ３〜ｔ６）はロウ（Ｌ）を出力する。
以下Ｖ相、Ｗ相も同様に図２（Ｃ）（Ｄ）に示す判別信号ＪＳ（ｂ）、ＪＳ（ｃ）を出力する。
【００１３】
一方比較器ＣＯＭＰ２は該判別信号ＪＳを一方の入力として基準信号Ｖｃと比較され  該判別信号ＪＳがロウ（Ｌ）出力の期間図２（Ｅ）に示す信号をＦＥＴ１のゲート信号として送出する。つまり交流入力電圧の負の半サイクル期間該ＦＥＴ１のゲートを正バイアスする。次に図２（Ｆ）（Ｇ）はバッテリ電圧検出回路の検出信号を示し（Ｆ）は未充電状態（ロウ出力）、（Ｇ）は時間ｔ２で満充電に達した状態（ハイ出力）を示す。
【００１４】
次にバサテリＢが未充電状態の動作について説明する。先ず交流入力電圧波形Ｕ相について説明すると、正の半サイクル期間はダイオードＤ１１→バッテリＢ→ＦＥＴ２→Ｖの経路で充電電流ＩＢが流れ、次の負の半サイクル期間はＶ相→ダイオードＤ１２→バッテリＢ→ＦＥＴ１→Ｕ相の経路で充電電流が流れる。次いでＶ相、Ｗ相も同様に全波整流され、バッテリＢを充電する。この状態ではＦＥＴ１〜ＦＥＴ３は同期整流器としてゼロクロスのタイミングでバッテリを充電する。
【００１５】
なお、上記の状態ではトランジスタＱ１はオフ、サイリスタＴ１もオフ状態であり、判別信号ＪＳに影響を与えない。次に図２（Ｇ）に示す時間ｔ２でバサテリが満充電になると検出信号ＶｂがトランジスタＱ１のエミッタに入力される。この時Ｕ相に着目すると判別回路ＣＯＭＰ１の出力ＪＳは、ハイ（Ｈ）状態であり、トランジスタＱ１は逆バイアスされオフを保つ。そして時間ｔ３において信号ＪＳがハイ（Ｈ）からロウ（Ｌ）になる瞬間にトランジスタＱ１がオン状態になり、これによりサイリスタＴ１にゲート信号が与えられオンとなる。図２（Ｈ）
【００１６】
この結果、時間ｔ３で発電機出力（Ｕ相）が短絡される。この動作は時間ｔ６迄継続されるが、次の正サイクル期間の始め、該サイリスタＴ１は一旦オフするがトランジスタＱ１は依然オン状態であり、該サイリスタＴ１は瞬時にオンとなり、該バッテリ電圧検出信号が入力されている状態では該判別信号をロウに保持せしめる結果、ＦＥＴ１はこの間オンを継続し、バッテリへの充電が停止される。この事は図２（Ｉ）、（Ｊ）に示すようにＶ相、Ｗ相も同様に動作する。そしてバッテリ電圧が低下し、信号Ｖｂがなくなると通常の同期整流運転に入る。
【００１７】
【発明の効果】
本発明により、整流ロスや短絡ロスを低減することが出来る。例えば、出力電流７Ａにおいて全損失は５Ｗ程度であり、従来の１／３ぐらいに抑えることが出来た。特に低ＲonのＦＥＴを使用することにより、２０ＡクラスのＲＥＧ／ＲＥＣにおいて、損失を従来の１／３以下に低減することが出来るものと予想される。このため、常にバッテリ充電効率が高い状態で運転することが出来る。
しかも、電界効果トランジスタ−ＦＥＴは常にゼロ位相付近で、ＯＮ／ＯＦＦ動作を行うため、リアクション電圧の発生を抑える事ができる。
スイッチング時のリアクション電圧を抑えられるため、整流回路に低耐圧、低電圧降下素子を使用する事ができ、結果的に低損失ＲＥＧ／ＲＥＣを実現できる。
【図面の簡単な説明】
【図１】本発明の実施例回路図
【図２】図１の各部動作波形図
【図３】バッテリ充電回路の回路例
【符号の説明】
ＡＣＧ．永久磁石式三相交流発電機
Ｔ１．  サイリスタ
Ｄ１１〜Ｄ１３．ショットキバリアダイオード
ＦＥＴ１〜ＦＥＴ３．電界効果トランジスタ
ＣＯＮＴ．制御回路
Ｂ．バッテリ
ＣＯＭＰ１．判別回路
ＣＯＭＰ２．比較回路
Ｑ１．トランジスタ
【図１】
0004097361.tif 000002
【図２】
0004097361.tif 000003
【図３】
0004097361.tif 000004