(57)【特許請求の範囲】
【請求項１】
ランプ共振回路が結合された蛍光ランプに電力を供給するための半ブリッジ構造に接続してある第１と第２のＭＯＳゲート電力トランジスタを駆動するための集積回路であって、前記第１と第２のＭＯＳゲート電力トランジスタの半ブリッジ構造は、発振入力電圧を前記ランプ共振回路に供給し、前記発振入力電圧は位相を有し、前記共振回路は該共振回路を流れる電流を有し、前記共振回路を流れる電流は位相を有し、前記集積回路は、
前記集積回路の外部にある前記ランプ共振回路の検出抵抗と接続するための手段と、
前記検出抵抗の両端にかかる電圧を検出することにより、前記ランプ共振回路を流れる電流の位相を決定するための手段と、
前記発振入力電圧の位相と、前記ランプ共振回路の電流の位相との関係を実質的に一定に維持することにより、前記ランプの電力を調整するための手段と、
前記検出抵抗の両端にかかる電圧を基準電圧と比較するためのコンパレータを備え、その比較の結果を用いて、前記ランプ共振回路に過電流が流れることを防止する過電流保護回路と
を備えることを特徴とする集積回路。
【請求項２】
請求項１に記載の集積回路において、前記集積回路は、前記半ブリッジ回路を停止する前に前記ランプ共振回路を通って流れる電流をあらかじめ定められた時間にわたってあらかじめ定められたレベルに制限するための回路を含むことを特徴とする集積回路。
【請求項３】
ランプ共振回路が結合された蛍光ランプに電力を供給するための半ブリッジ構造に接続してある第１と第２のＭＯＳゲート電力トランジスタを駆動するための集積回路であって、前記第１と第２のＭＯＳゲート電力トランジスタの半ブリッジ構造は、発振入力電圧を前記ランプ共振回路に供給し、前記発振入力電圧は位相を有し、前記共振回路は該共振回路を流れる電流を有し、前記共振回路を流れる電流は位相を有し、前記集積回路は、
前記集積回路の外部にある前記ランプ共振回路の検出抵抗と接続するための手段と、
前記検出抵抗の両端にかかる電圧を検出することにより、前記ランプ共振回路を流れる電流の位相を決定するための手段と、
前記発振入力電圧の位相と前記ランプ共振回路の電流の位相との関係を実質的に一定に維持することにより、前記ランプの電力を調整するための手段と、
前記検出抵抗の両端にかかる電圧を基準電圧と比較するためのコンパレータを備え、その比較の結果を用いて、ランプの存在を検出するランプ存在検出回路と
を備えることを特徴とする集積回路。
【請求項４】
請求項３に記載の集積回路において、前記ランプ存在検出回路は、駆動されているすべての蛍光ランプが、取り外されたか、または破損したカソードを有する場合に前記半ブリッジ駆動回路を停止するための手段を含むことを特徴とする集積回路。
【請求項５】
請求項３に記載の集積回路において、前記ランプ存在検出回路は、動作中の前記ランプ共振回路へのランプの挿入時に前記蛍光ランプの予熱シーケンスをリセットするための手段を含むことを特徴とする集積回路。
【請求項６】
請求項３に記載の集積回路において、前記ランプ存在検出回路は、調整されている蛍光ランプが取り外された場合に別の蛍光ランプを調整するための手段を含むことを特徴とする集積回路。
【請求項７】
ランプ共振回路が結合された蛍光ランプに電力を供給するための半ブリッジ構造に接続してある第１と第２のＭＯＳゲート電力トランジスタを駆動するための集積回路であって、前記第１と第２のＭＯＳゲート電力トランジスタの半ブリッジ構造は、発振入力電圧を前記ランプ共振回路に供給し、前記発振入力電圧は位相を有し、前記共振回路は該共振回路を流れる電流を有し、前記共振回路を流れる電流は位相を有し、前記集積回路は、
前記集積回路の外部にある前記ランプ共振回路の検出抵抗と接続するための手段と、
前記検出抵抗の両端にかかる電圧を検出することにより、前記ランプ共振回路を流れる電流の位相を決定するための手段と、
前記発振入力電圧の位相と前記ランプ共振回路の電流の位相との関係を実質的に一定に維持することにより、前記ランプの電力を調整するための手段と、
前記検出抵抗の両端にかかる電圧を基準電圧と比較するためのコンパレータを備え、その比較の結果を用いて、前記ランプ共振回路を流れる予熱電流を制御する予熱電流制御回路と
を備えることを特徴とする集積回路。
【請求項８】
請求項１、３または７に記載の集積回路において、前記第１と第２のＭＯＳゲート・トランジスタは高位側と低位側トランジスタを備え、前記検出抵抗は前記低位側トランジスタとグランドとの間に配置されることを特徴とする集積回路。
【請求項９】
請求項１、３または７に記載の集積回路において、前記検出抵抗は前記蛍光ランプとグランドとの間に配置されることを特徴とする集積回路。
【請求項１０】
ランプ共振回路が結合された蛍光ランプに電力を供給するための半ブリッジ構造に接続してある第１と第２のＭＯＳゲート電力トランジスタを駆動するための集積回路であって、前記第１と第２のＭＯＳゲート電力トランジスタの半ブリッジ構造は、発振入力電圧を前記ランプ共振回路に供給し、前記発振入力電圧は位相を有し、前記共振回路は該共振回路を流れる電流を有し、前記共振回路を流れる電流は位相を有し、前記集積回路は、
前記集積回路の外部にある前記ランプ共振回路の検出抵抗と接続するための手段と、
前記検出抵抗の両端にかかる電圧を検出することにより、前記ランプ共振回路を流れる電流の位相を決定するための手段と、
前記発振入力電圧の位相と前記ランプ共振回路の電流の位相との位相差を実質的に一定に維持することにより、前記ランプの電力を調整するための手段と、
前記発振入力電圧の位相と前記ランプ共振回路の電流の位相との前記位相差を決定する調光輝度レベルを入力するための手段と
を備えることを特徴とする集積回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はＭＯＳゲート・デバイス用のゲート駆動回路に関し、さらに詳しくはＭＯＳゲート・デバイス用のモノリシック・ゲート駆動回路、特にランプ安定回路で使用する回路に関する。
【０００２】
【従来の技術】
ガス放電回路用の電子安定器は、これまで使用されていた電力バイポーラ・スイッチング・デバイスに置き換わる電力ＭＯＳＦＥＴスイッチング・デバイスと絶縁ゲート・バイポーラ・トランジスタ（ＩＧＢＴ）が利用可能になったため最近では広範に使用されるようになって来た。モノリシック・ゲート駆動回路、たとえばインターナショナル・レクチファイア・コーポレーション（International Rectifier Corporation）で販売しており米国特許第５，５４５，９５５号に開示されているＩＲ２１５５などは、電子安定器内の電力ＭＯＳＦＥＴまたはＩＧＢＴを駆動するように工夫されている。ＩＲ２１５５ゲート駆動ＩＣは一般的なＤＩＰまたはＳＯＩＣパッケージにパッケージ化されており内部レベルシフト回路、過小電圧ロックアウト回路、デッドタイム遅延回路、および追加の論理回路および入力を含み、そのため駆動回路は外部抵抗ＲＴ およびＣＴ によって決定される周波数で自己発振できる点で従来の回路に対して顕著な利点を提供する。
【０００３】
【発明が解決しようとする課題】
ＩＲ２１５５は従来の安定制御回路に対して広範な改良を提供しているが、開ループ・システムである。更に、プログラム可能な予熱または寿命機能を有しておらず、ランプ・フォールト、過温保護、または調光制御も有していない。
【０００４】
【課題を解決するための手段】
本発明は一方が「低位側スイッチ」と呼ばれ他方が「高位側スイッチ」と呼ばれる二つのスイッチがトーテムポールまたは半ブリッジ構造で接続されている電力ＭＯＳＦＥＴまたはＩＧＢＴなどの２個のＭＯＳゲート電力半導体を駆動できるような新規なモノリシック電子安定制御ＩＣを提供する。有利にも、本発明はプログラム可能な予熱時間および電流、プログラム可能な寿命保護、ランプ・フォールト保護、過温保護を提供する。
【０００５】
本発明の第１の実施例は多ランプ構成を目的とした閉ループ安定制御ＩＣで、３つの電流検出入力とプログラム可能なランプ電力を備える。本発明の本実施例の安定制御ＩＣは１本、２本（並列または直列）、３本（並列）、または４本（直並列）のランプを駆動できる。本実施例では調光が可能だが、超低光量レベル（−１０％）まで落すのはランプ製造上の許容範囲から推奨されない。
【０００６】
本発明における閉ループ制御は位相制御により、または、さらに詳しくは、蛍光ランプを駆動する共振型出力段付近のフェーズ・ロック・ループ（ＰＬＬ）により実現される。多数のランプを調整する場合、電力を多く消費するランプがマスターとなり、これにより寿命検出と安定器シャットダウンが簡単に出来る。
【０００７】
本発明の第２の実施例は第１の実施例と同様のアーキテクチャを有しており、調光して低い光量レベルまで下げられるようにある程度の変更が行なわれている。第２の実施例はアナログ制御用調光インタフェース、ランプ輝度０から５ＶＤＣ、最小および最大輝度設定を含む。これにより特定の種類のランプの調光範囲を、たとえば１０％から１００％輝度まで変更できるようになり、０ボルトが１０％に対応し５Ｖが１００％に対応する。本発明の第２の実施例は一つの電流検出入力だけ有し、これによって１本または２本（直列）のランプを駆動できる。
【０００８】
第１と第２の実施例双方とも、ＶＣＯ、プログラム可能な予熱時間、プログラム可能な予熱電流、過電流保護、追加のシャットダウン入力、および完全な高位側および低位側半ブリッジ駆動回路を含む。
【０００９】
本発明のその他の特徴および利点は添付の図面を参照する本発明の以下の説明から明らかになろう。
【００１０】
【発明の実施の形態】
以下は本発明の安定ＩＣ制御装置の２つの実施例のアーキテクチャ全体の詳細な機能的説明である。
【００１１】
第１の実施例は多ランプ構成に適した安定制御ＩＣである。第２の実施例は低光量レベル調光に特に好適な安定制御ＩＣである。
【００１２】
まず図１および図２を参照すると、それぞれ本発明の第１と第２の実施例の閉ループ安定ＩＣについて代表的な接続模式図が図示してある。各々の場合で、安定ＩＣは「トーテムポール」すなわち半ブリッジ回路で接続された２個の電力ＭＯＳＦＥＴまたはＩＧＢＴ２０および２１を制御する。電力ＭＯＳＦＥＴ／ＩＧＢＴ２０と２１は、本発明の安定制御ＩＣによって駆動され、後述するピンＨＯとＬｏからのゲート信号を介して交互に導通する。
【００１３】
ＭＯＳＦＥＴ／ＩＧＢＴ２０および２１によって供給される電力で駆動される出力回路は、少なくとも１本のガス放電管、代表的には蛍光ランプ２４を含み、これはキャパシタ２６と並列に、かつ、インダクタ２８と直列に接続されて通常のランプ共振回路を形成する。
【００１４】
本発明の２つの実施例の各々のアーキテクチャ全体の説明を以下に提供し、その後に各々の実施例における個々の回路ブロックの詳細な説明を行なう。
アーキテクチャ全体  −  第１の実施例
図１において参照番号３０で識別される本発明の第１の実施例の安定駆動ＩＣは、１６ピンＤＩＰまたはＳＯＩＣパッケージに内蔵され、以下のようなピン配置を有する：
ＶＣＣ  −  論理および内部ゲート駆動供給電圧。１５．６Ｖ内部ツェナーダイオードがＶＣＣとＧＮＤの間の電圧をクランプする。公称立ち上がりおよび立ち下がり過小電圧ロックアウト閾値はそれぞれＴＢＤとＴＢＤである。ＩＣが過小電圧ロックアウト・モードに入った場合、総静止電流は代表的には１５０μＡ未満で、高電圧スタートアップ抵抗の電力消費要件を減少させる。ＶＣＣは低ＥＳＲ／ＥＳＬキャパシタで出来るだけＩＣ端子に近くなるようにＧＮＤへバイパスさせるべきである。このバイパス・キャパシタの値についての経験則としては、その最小値を駆動しようとする電力トランジスタの総入力キャパシタンス（Ｃｉｓｓ）の値の少なくとも２５００倍に保持する。
【００１５】
ＩＲＥＦ  −  基準電流設定。外部抵抗がＩＣのすべてのプログラム可能な入力について内部電流基準を設定する。
【００１６】
ＴＰＨ  −  予熱タイミング・ピン。内部基準電流が４Ｖ閾値まで外部キャパシタを充電することで予熱時間を決定する。
【００１７】
ＩＰＨ  −  予熱電流設定。外部抵抗を通る内部基準電流が閉ループ・ピーク予熱電流調整の基準を設定する。
【００１８】
ＶＣＯ  −  電圧制御発振回路入力。外部キャパシタが予熱電流とランプ電力調整についての点灯ランプ時間およびループ補償を設定する。
【００１９】
ＰＬＡＭＰ  −  ランプ電力設定。外部抵抗を通る内部基準電流が閉ループ・ランプ電力調整の基準を設定する。
【００２０】
ＥＯＬ  −  寿命設定。外部抵抗を通る内部基準電流が寿命時にランプ電圧において最大限許容される増分に対応する最大ＶＣＯ周波数シャットダウン閾値を設定する。動作時間と共にランプ電圧が増加すると、調整ループは、最大設定を超えて半ブリッジ回路が停止するまで、周波数を増加させてランプにおける一定電力を維持する。
【００２１】
ＣＯＭ  ＩＣ  −  電力および信号グランド。低電力制御回路および低位側ゲート駆動回路出力段のグランド双方がこのピンに戻る。ＣＯＭピンは単一の独立した配線を用いて低位側電力ＭＯＳＦＥＴのソースに接続し検出タイミング・コンポーネント電流に干渉する大電流グランド・ループの可能性を回避する。更に、タイミング・コンポーネントおよびＶＣＣデカップリング・キャパシタのグランド復帰パスは直接ＩＣ  ＣＯＭピンへ接続し、基板上のその他のグランド線への独立した配線またはジャンパを経由しない。
【００２２】
ＶＢ  −  高位側ゲート駆動浮動給電。これは高位側レベルシフトおよびゲート駆動論理回路のための電力供給ピンである。通常の場合ＶＣＣからの簡単なチャージポンプを用いて高位側回路へ電力を供給する。高電圧高速復帰ダイオード（いわゆるブートストラップ・ダイオード）をＶＣＣ（アノード）とＶＢ（カソード）の間に接続し、またキャパシタ（いわゆるブートストラップ・キャパシタ）をＶＢとＶＳピンの間に接続する。低位側電力ＭＯＳＦＥＴまたはＩＧＢＴがオンの時、ブートストラップ・キャパシタはブートストラップ・ダイオードを用いてＶＣＣからＣＯＭへのデカップリング・キャパシタから充電される。高位側電力ＭＯＳＦＥＴまたはＩＧＢＴがオンになると、ブートストラップ・ダイオードに逆バイアスがかかり、ＶＢノードは高位側電力ＭＯＳＦＥＴまたはＩＧＢＴのソース電位以上に浮遊する。ＶＢは低ＥＳＲ／ＥＳＬキャパシタでＩＣピンに出来るだけ近くなるようにＶＳへバイアスすべきである。このキャパシタの値についての経験値としては、その最小値を駆動しようとする電力トランジスタの総入力キャパシタンス（Ｃｉｓｓ）の少なくとも５０倍に維持する。
【００２３】
ＨＯ  −  高位側ゲート駆動出力。このピンは高位側電力ＭＯＳＦＥＴまたはＩＧＢＴのゲートへ接続される。半ブリッジの出力に存在する高ｄＶ／ｄｔ状態のため電力トランジスタ・ミラー電流が（即ちゲートからドレインへの電流が）０．５Ａを超える場合、ゲート抵抗を使用して電力段からＩＣをバッファすることが推奨される。
【００２４】
ＶＳ  −  高電圧浮動供給復帰。高位側ゲート駆動回路および論理回路がこのピンに戻る。ＶＳピンは高位側電力ＭＯＳＦＥＴまたはＩＧＢＴのソースへ直接接続すべきである。さらに、半ブリッジ出力トランジスタは相互に出来るだけ近くなるように配置し、これらの間の直列インダクタンスを最小限に押えるべきである。
【００２５】
ＬＯ  −  低位側ゲート駆動出力。このピンは低位側電力ＭＯＳＦＥＴまたはＩＧＢＴのゲートへ接続される。半ブリッジの出力に存在する高ｄＶ／ｄｔ条件のため電力トランジスタ・ミラー電流が（即ちゲートからドレインへの電流が）０．５Ａを超える場合、ゲート抵抗を使用して電力段からＩＣをバッファすることが推奨される。
【００２６】
ＣＳ１  −  汎用電流検出入力。外部検出抵抗を通って流れＨＯまたはＬＯゲート駆動出力のオン時間の間にプラスになっている負荷電流により発生する電圧を検出する。ランプの存在を検出するための低位閾値と電流限界を検出するための高位閾値を持つコンパレータも含む。また予熱電流調整のためとランプ電力調整のための電流検出も実行する。
【００２７】
ＣＳ２  −  第２電流検出入力。外部検出抵抗を通って流れＨＯゲート駆動出力のオン時間の間にプラスになっている負荷電流により発生する電圧を検出する。ランプの存在を検出するための低位閾値と電流限界を検出するための高位閾値を持つウィンドウ・コンパレータを含む。
【００２８】
ＣＳ３  −  第３電流検出入力。外部検出抵抗を通って流れＨＯゲート駆動出力のオン時間の間にプラスになっている負荷電流により発生する電圧を検出する。ランプの存在を検出するための低位閾値と電流限界のための高位閾値を持つウィンドウ・コンパレータを含む。
【００２９】
ＳＤ  −  シャットダウン・ピン。このピンは半ブリッジ駆動回路を停止させ、またゲート駆動出力ＨＯおよびＬＯを両方ともオフにし（アクティブ・ロー）、安定ＩＣ制御装置を省電力モードにするために使用される。立ち上がりシャットダウン・ピン閾値電圧は２．５Ｖであり、約０．１Ｖのヒステリシスを含んでおり耐雑音性を増加させている。シャットダウン機能はラッチされず、ＳＤコンパレータの出力がＣＳラッチをリセットするので、ＳＤピン電圧が入力閾値以下に復帰するとＩＣは予熱シーケンスを再開する。
【００３０】
ここで図３を参照すると、安定ＩＣ３０のアーキテクチャ全体のブロック図が図示してある。動作において、電圧制御発振回路（ＶＣＯ）３２が半ブリッジ駆動回路の動作周波数を設定する。ＶＣＯ３２の入力にかかる電圧は「調整」ブロック３４で調節され、このブロックは基準位相と共振ランプ出力段の一つのインダクタ電流の位相との間の誤差にしたがってＶＣＯ３２の入力にあるキャパシタ（図示せず）へ電流を供給または分流する。インダクタ電流は、（図２の代表的な接続図に図示してあるように）電流検出入力の（ＣＳ１、ＣＳ２、またはＣＳ３）の一つで、ランプ・フィラメントとグランド（ground）の間、および／または低位側半ブリッジＭＯＳＦＥＴ２１とグランドの間に検出抵抗（ＲＣＳ）３６を挿入することにより発生する電圧によって検出される。この電圧のゼロ交差で位相を判定し、これが位相制御ブロック３８へフィードバックされ、ここで基準位相から減算されて調整用にＥＲＲＯＲパルスを発生する。
【００３１】
予熱中（通常の予熱、点灯、および動作状態を示す図４タイミング図を参照のこと）、調整ブロック３４はプログラム可能な予熱電流基準入力ＩＰＨに対してサイクル毎ピーク負荷電流を調整するために使用する。予熱論理はブロック４０に含まれる―予熱時間はピンＴＰＨで外部キャパシタを充電する内部電流により発生する線形ランピング電圧(linear ramping voltage)によって決定される。ランプが点灯しない場合、安定器は図５のタイミング図に図示してあるように動作停止する。
【００３２】
ランプ電力は、ピンＰＬＡＭＰで外部抵抗を通って流れる内部電流によって発生し、位相制御ブロック３８での基準位相を設定する電圧で設定される。ピンＥＯＬで外部抵抗を通る内部電流が電圧を発生し、これがＶＣＯ電圧と比較された場合に、最大周波数シャットダウンをプログラムする。ランプの１本または２本以上が保護論理４０によって検出されるように寿命に達した場合、位相制御ブロック３８が周波数を増加させて最大周波数ＦＭＡＸに達し安定器が安全にシャットダウンされるまで電力を一定に保とうとする。
【００３３】
シャットダウン・ピンＳＤは論理入力外部シャットダウン・オプションを提供する。このピンが２ボルト以上に引き上げられると、安定器は「ラッチされない」状態でオフに保持される。また２ボルト以下に引き下げられると、予熱シーケンスが予熱論理４２を介してリセットされ、安定器がまた始動する。これによって、入力主電圧を安定器へリサイクルすることなく、ランプの着脱によりフォールト状態が発生した後で安定器の自動再起動が出来るようになる。
【００３４】
図６〜図９は本発明の第１の実施例の安定制御ＩＣでの各種多ランプ構成を示す―図６は２並列構成、図７は２直列構成、図８は３並列構成、図９は直並列構成である。多ランプ構成での検出抵抗ＲＣＳ１〜ＲＣＳ３はランプ・カソードとグランドの間に配置される。同様に、図１の単ランプ構成でのＲＣＳ３６をこの別の位置に挿入しても良い。
【００３５】
多ランプ構成において、１本のランプを取り外すか、またはフィラメントが断線した場合、他のランプは動作し続ける。ランプを交換し動作中に挿入しなおした場合、安定器はシャットダウンして予熱シーケンスがリセットされ、全部のランプが予熱されて再点灯する。
【００３６】
本発明の安定制御ＩＣは、回路ブロック４４に図示してあるように、省電力スタートアップ、ツェナー・クランプＶＣＣ、過温シャットダウン、過小電圧ロックアウトも含む。過小電圧ロックアウト（ＵＶＬＯ）は雑音ヒステリシスおよびオフライン給電を点灯および消灯閾値に提供する。
アーキテクチャ全体  −  第２の実施例
本発明の安定ＩＣ制御装置の第２の実施例のアーキテクチャ全体は、調光して超低光量レベルまで下げる業務用に特に設計されている点で、第１の実施例と異なっている。
【００３７】
図２に図示してあり参照番号５０で識別される第２の実施例のチップは、第１の実施例と同一の多くのピン配置を有しており、調光機能に関連して次の点で異なっている。
【００３８】
ＶＣＯ  −  電圧制御発振回路入力。外部キャパシタが点灯ランプ時間と予熱電流調整のループ補償だけでなく、調光のための位相制御も設定する。
【００３９】
ＤＩＭ  −  調光制御入力。ランプ電力設定に対応する０〜５ＶＤＣ外部制御電圧。
【００４０】
ＭＡＸ  −  最大ランプ電力。外部抵抗を通る内部基準電流が５ＶＤＣ調光制御入力電圧に対応する最大ランプ電力を設定する。
【００４１】
ＭＩＮ  −  最小ランプ電力。外部抵抗を通る内部基準電流が０ＶＤＣ調光制御入力電圧に対応する最小ランプ電力を設定する。
【００４２】
ＣＳ  −  電流検出入力。外部検出抵抗を通って流れ、ＬＯゲート駆動出力のオン時間の間にプラスになっている負荷電流で発生する電圧を検出する。電流限界のための高位閾値のあるコンパレータを含む。また予熱電流調整のためと位相制御（調光）のために電流検出を行なう。
【００４３】
ＦＢ  −  ループ補償。調光中の安定したフィードバックループのための外部補償ネットワーク。ピンＦＢとピンＶＣＯの間の抵抗は５００Ω〜１０ＫΩの間の値を有する。
【００４４】
図１０に図示してある本発明の第２の実施例のブロック図をここで参照すると、最小および最大調節によるランプ輝度の０〜５ＶＤＣアナログ制御ができる調光インタフェース５２が提供される。どの輝度設定でもランプ点灯をシミュレートするため、点灯検出ブロック５４はランプ点灯を表わすインダクタ電流（ピンＣＳで低位側半ブリッジＭＯＳＦＥＴのソースで測定する）の位相変化を検出する。これが調整ブロック１６に対して、ランプがうまく点灯したことを伝え、ループを閉じ調光インタフェース５２によって生成された基準位相に対するインダクタ電流の位相を調整させる。
【００４５】
ランプのイオン化時間が一定である（−１ｍｓ）ため、ランプはループほど速く応答できず、そのためＶＣＯ電圧のオーバシュートが発生し、これによりランプが点灯直後に消灯することがある。これを防止するため、内部スイッチＳ１を設けてＤＩＭ入力をＴＰＨピンに接続し、点灯中に４から５ボルトの間にランプアップさせる。
【００４６】
図２の代表的な接続図ならびに図１１，図１２のタイミング図（それぞれ通常動作とランプが点灯に失敗した場合の動作を示す）を参照してさらに詳しく説明すると、ピンＴＰＨに接続してあるキャパシタ５８が予熱中に内部電流供給源を介して充電する。キャパシタ５８にかかる電圧が４Ｖの内部閾値に達した時点で、予熱が終了する。図１１の参照を続けると、キャパシタ５８は４Ｖを超えて充電を続け、ランプが点灯し、点灯検出ブロック５４が点灯を検出する。この時点で、チップの回路がスイッチＳ１（図１０）を閉じ、ＤＩＭピンの電圧はユーザが設定した電圧までキャパシタ５８と抵抗５６の値で決定される指数関数レートで放電する。したがってキャパシタ５８と抵抗５６によって形成される時定数はプログラム可能であり、異なるランプ種類で点灯から調光設定までの「遷移」時間を設計者が調節できるようになる。キャパシタ５８は代表的には最大値１μＦを有しまた抵抗５６は所望する遷移時間によって１ＫΩ〜１００ＫΩの間の代表値を有する。
【００４７】
図３および図１０のブロック図に図示した顕著な回路ブロックの詳細な説明を以下に提供する。
１．過電流保護回路
電子安定器ランプ共振出力段において過剰で危険な高電圧が蛍光ランプに現われるのを防止するため何らかの形の電流制限を有する必要がある。高電圧は動作停止したランプ（カソードは無傷だがガスがないか管体が破損した）を点灯させようとすることで発生する場合がある。これらの電圧と関連する電流は、器具のランプ・ソケットからランプを取り外すまたは挿入する際に蛍光ランプに触る人に対して有害で、また安定器のランプ共振出力段を含む電力コンポーネントの絶対最大電圧および電流定格を超過することもある。
【００４８】
本発明の双方の実施例は保護論理ブロック４０内部で生成される内部閾値によって定義される過電流保護を有している。保護はピンＣＳ（第１の実施例ではピンＣＳ１、ＣＳ２、ＣＳ３）を介して低抵抗外部電流検出抵抗の両端に発生する電圧と内部閾値とを比較する。外部電流検出抵抗ＲＣＳは（たとえば図１と図２に図示してあるように）低位側半ブリッジ・スイッチとグランドの間に配置されるか、または（たとえば図６および図８に図示してあるように）低位側ランプ・フィラメントとグランドの間に配置される。
【００４９】
検出抵抗ＲＣＳの両端にかかる電圧が内部閾値を超える場合、ピーク出力電流は第１に、位相制御３８への信号を介して閾値を超える度にＶＣＯキャパシタへ電流パルスを注入することにより、閾値に調整または制限される。（ＶＣＯが動作するように設計されている方向が任意である、―即ち、ＶＣＯキャパシタが電流パルスによって充電されるのではなく、放電されるように回路が設計できることには注意する）。これはピンＴＰＨ電圧が５Ｖに充電されるまで続き、ランプを点灯させることができる。次に閾値を超えた時には、安定ＩＣはラッチオフされ、半ブリッジ・スイッチが３状態になり、安定器をシャットダウンする。
【００５０】
ＳＤピンまたはＶＣＣにかかる電圧のサイクリングでＩＣをリセットし、予熱シーケンスをもう一度開始させる。動作中または調光中、過電流閾値を用いて、ランプを取り外した場合に発生することがあり、ランプ存在検出回路の後述の部分で更に詳細に説明するように、半ブリッジにおける非ゼロ電圧を検出することが出来る。
【００５１】
本発明の過電流保護回路は、電流の検出、基準閾値に対する電流の調整、および半ブリッジ・スイッチの３状態化を坦務するもので、図１５に図示してあり、これに対応するタイミング図が図１４（Ａ）の適当な負荷電流と整列させて図１４（Ｂ）に図示してある。共振出力段（図１３）の転移機能のボード線図は、電流限界と併せて、安定器の動作点を示す。図１３に図示してあるように、電流は半ブリッジ・スイッチが３状態（両方ともオフ）になる前の一定時間にわたって閾値に制限される。安定器がシャットダウンするまでのある程度の時間にわたって電流を維持することでランプに点灯する時間を与えられる。
【００５２】
図１５をもう一度参照して、過電流保護回路についてここで詳細に説明する。本回路はＲＣＳ両端にかかる総負荷電流に比例した電圧と一定の閾値ＶＩＭＡＸを比較する。ＶＲＣＳがＶＩＭＡＸを超える場合、ＣＯＭＰ１（ＦＢ）の出力は高値になりスイッチＳ１へパルスを送出する。これによってＳ１が閉じ、電流供給源ＩｌからキャパシタＣＶＣＯへ電流を充電することが出来る。したがってＣＶＣＯにかかる電流は増加し、これによりランプ共振段（ＶＳ）を駆動する半ブリッジ信号の出力周波数も増加する。これによりＱの高い伝達関数（図１３）に沿って動作点は右に移動し、総負荷電流は最大限界以下に減少する。
【００５３】
スイッチＳ１がもう一度開くと、電流供給源Ｉ２がＣＶＣＯを放電させることで周波数を減少させ、また限界を超えるまで負荷電流（Ｉｌ）をもう一度増加させる。この、電流を制限させる「そっと押す（nudging）」効果は、ＣＰＨ（ＶＣＰＨ）にかかる電圧が閾値ＶＯＣＥＮに達するまで続き、ＣＯＭＰ２（３状態）の出力が高値になり半ブリッジ駆動回路が停止して半ブリッジ・トランジスタ・スイッチ２０および２１が３状態となる（両方ともオフ）。
【００５４】
同じ回路がランプ・フィラメントを通って流れるピーク予熱電流を調整するために用いられる。ピーク電流基準閾値はスイッチＳ２を介して最初にはＶＩＰＨ（図１５）へ接続されており、キャパシタＣＰＨにかかる電圧が閾値電圧ＶＯＣＰを超えるまでこの値に総ピーク負荷電流を調整している。この時点で、予熱期間が終了し（図１４（Ａ）および図１４（Ｂ）を参照）、コンパレータＣＯＭＰ３の出力がスイッチＳ２を「高位」ポジションへ（Ｓ２では「１」として示してある）動かし、調整閾値をもっと高い値ＶＩＭＡＸへシフトする。電流供給源Ｉ２は線形的にキャパシタＣＶＣＯを放電させ、ランプがうまく点灯するまで、またはＶＩＭＡＸに達するまでのどちらかでＱの高い共振出力段（図１３）の共振周波数に向かって周波数をランプ状に減少させる。図１６は図１５の過電流制御回路のタイミング図である。
【００５５】
本発明の第１の実施例は高位側閾値だけではなく、２００ｍＶの低位側閾値も含み、これを用いて共振動作付近またはそれ以下および動作中のランプ挿入を検出している。
２．ランプ存在検出回路
本発明の両方の実施例は、（１）蛍光ランプ（または蛍光ランプ群）がスタートアップ前にランプ共振回路に挿入されたか、また（２）蛍光ランプが安定器動作中に取り外されたか、を検出するためのランプ存在検出回路を含む。この回路は安定器の損傷、特にランプがない状態で安定器が動作し続けた場合に発生することのあるＭＯＳＦＥＴ／ＩＧＢＴ２０および２１の損傷を防止する。損傷は緩衝キャパシタ(snubber capacitor) ６４（図１および図２参照）の充電または放電から発生する大電流によって起こる。ランプがない場合、キャパシタ６４の電流方向を反転する負荷電流がなく、また非ゼロ電圧切り替え状態がＭＯＳＦＥＴ／ＩＧＢＴ２０および２１に発生し、これによってＭＯＳＦＥＴ／ＩＧＢＴ２０および２１の最終的な熱破壊が発生する。
【００５６】
本発明のランプ存在検出回路は、保護論理ブロック４０内部に含まれており、半ブリッジの低位側ＭＯＳＦＥＴ／ＩＧＢＴ２１のソースと直列に配置されピーク電流検出に関連してすでに説明したのと同じ検出抵抗ＲＣＳを使用する。抵抗ＲＣＳを通って流れる電流は、ＭＯＳＦＥＴ／ＩＧＢＴ２１の投入時に発生する大電流「スパイク」("spikes")を除けば、ランプを挿入せずに半ブリッジが動作している場合にはゼロになる。
【００５７】
半ブリッジが動作している間にランプが挿入された場合、電流はＭＯＳＦＥＴ／ＩＧＢＴ２１がオンの時にだけ存在する抵抗ＲＣＳを通って流れ、総ランプ回路電流（ＩＬ１）の部分的に線形な部分であり、また総ランプ回路電流（ＩＬ１）から９０度位相シフトしている（図１８参照）。抵抗ＲＣＳ両端に得られた電圧は直流閾値電圧「ｔｈ」（ＣＯＭＰ１）（図１７）と比較され、ＲＣＳにかかる電圧が「Ｖｔｈ」より大きければ出力がデジタル「高値」になりＲＣＳにかかる電圧が「Ｖｔｈ」より小さければデジタル「低値」になる。
【００５８】
ゆっくりとした電流の立ち上がり端が測定されるため、抵抗ＲＣＳ両端にかかる電圧が“Ｖｔｈ”を越えはじめる時にコンパレータ出力が「チャタリング」することが考えられる。この「チャタリング」またはその他の何らかの望ましくない信号、たとえば投入「スパイク」や測定点（ＲＣＳにかかる電圧）に存在し得る高周波大電流雑音などを防止するため、コンパレータＣＯＭＰ１の出力をＭＯＳＦＥＴ  Ｍ２のターンオフ縁と同期させる。これはＤ型フリップフロップ（ＤＦＦ１、図１７）で実現され、フリップフロップのクロック信号（ＣＬＫ２）はプラスに向かう縁がＭＯＳＦＥＴ／ＩＧＢＴ２１のゲートからソースへの電圧のマイナスに向かう縁を発生する駆動回路論理の制御信号（信号「ＬＯ」として図１８に示してある）で、ＭＯＳＦＥＴ／ＩＧＢＴ２１のターンオフを表わす。言い換えれば、ＭＯＳＦＥＴ／ＩＧＢＴ２１が「オフ」になる直前に測定を行なう。ＣＬＫ２信号から実際のＭＯＳＦＥＴ／ＩＧＢＴ２１のターンオフまでの伝播遅延によってＤＦＦ１（またはＣＯＭＰ１の出力）をクロックするのに必要とされる時間が得られ、一方で考えられるあらゆるターンオフ干渉から影響されない。
【００５９】
ＤＦＦ１の出力（ＬＡＭＰＩＮ）は、ランプが取り付けられているとデジタル「高値」に、ランプが外されているとデジタル「低値」になり、バースト論理ブロック（図１７）への入力となる。バースト論理ブロックは更に詳細に図１９に回路を図示してある。このバースト論理ブロックはタイマー・ブロックへ「スタート」および「リセット」信号を出力し、タイマー・ブロックがさらに駆動回路論理ブロックへ信号「イネーブル」（‘Enable’）を出力する。バースト論理およびタイマーは、約１６Ｈｚのインターバルが達成されるまで
【外１】
0004122206.tif 000002
【００６０】
が５回分周されるように相互に機能する。この時点で、「イネーブル」は「高値」になり、駆動回路論理に半ブリッジ駆動回路を駆動させさらにはＭＯＳＦＥＴ／ＩＧＢＴ２０および２１を駆動することが出来るようになる。信号「ＣＬＫ１」の次の縁（約２５０Ｈｚ後）で、「Ｓｅｔｄｅｔ」が「高値」になり、バースト論理に「Ｌａｍｐｉｎ」を読み込むように指示する。「Ｌａｍｐｉｎ」が「高値」の場合、ランプ存在が検出されシステムは動作を続ける。「スタート」信号は「高値」になり「Ｓｅｔｄｅｔ」と「イネーブル」信号を両方とも「高値」にラッチしてタイマー・ブロックの予熱インターバルが開始する（タイマー回路については図２０参照）。「Ｓｅｔｄｅｔ」信号が「高値」なる時に「Ｌａｍｐｉｎ」が逆に「低値」であれば、「リセット」信号が高値になってタイマーをリセットする。タイマーがリセットされると「イネーブル」が「低値」になり半ブリッジ駆動回路がオフになるので、ＭＯＳＦＥＴ／ＩＧＢＴ２０および２１をオフにする。「イネーブル」が「低値」になると、「Ｓｅｔｄｅｔ」のラッチも開放するので、これも低値になる。
【００６１】
「Ｓｅｔｄｅｔ」が低値になる場合、「リセット」も低値になり、１６Ｈｚのインターバルがもう一度達成され「Ｌａｍｐｉｎ」を読み込むまでタイマーはカウントをもう一度開始する。この、待機−イネーブル−測定−待機の「バースト」モード処理はランプが挿入されるまで続く。更に、ランプが検出された時には「Ｓｅｔｄｅｔ」が「高値」にラッチされるため、動作中のどの時点でもランプを取り外して「Ｌａｍｐｉｎ」信号が「低値」になると「イネーブル」が「低値」になってＭＯＳＦＥＴ／ＩＧＢＴ２０および２１はオフになり、「バースト」モードが始まる。
【００６２】
ランプ共振回路においてランプ・カソードが直列接続してあるため、カソードのどちらか（または両方）が動作中に断線した場合、ランプ存在検出回路は「Ｌａｍｐｉｎ」信号を「低値」として読み込み、新しいランプが挿入されるまでバーストモードに入る。更に、「整流作用」として知られているランプの寿命現象が発生し、一方のカソードが断線しているが他方のカソードが放射し続けている場合、抵抗「ＲＣＳ」を流れる電流は非対称で「Ｖｔｈ」以下になるので、ＭＯＳＦＥＴ／ＩＧＢＴ２０および２１がオフになりシステムはバーストモードに移行する。
３．多ランプ存在検出回路
多蛍光ランプを駆動するのに適した本発明の安定駆動ＩＣの第１の実施例は有利にも多ランプ存在検出回路を含む。
【００６３】
多ランプ存在検出回路はここのランプ各々の存在を検出してそれらの一つにおけるランプ電力を調整する。調整済みランプが動作中に取り外された場合、回路は次に利用できるランプを探して調整する。取り外されたランプが動作中に再挿入された場合、安定制御回路は半ブリッジ・トランジスタ・スイッチ２０および２１を停止させ、再開する前に予熱シーケンスをリセットする。全てのランプがランプ共振出力回路から取り外された場合（図６〜図９参照）、半ブリッジ駆動回路３０が停止し半ブリッジ・スイッチ２０および２１が両方ともオフになる。
【００６４】
図２２を参照すると（この図は図８の３並列ランプ構成に対応する）、検出抵抗（ＲＣＳ１、ＲＣＳ２、ＲＣＳ３）は各々のランプ・フィラメントとグランドの間に配置されて各々のランプ共振回路の総電流を検出する。いずれかのランプ・フィラメントが取り外された場合にはそのパスにある検出抵抗にかかる電圧ＶＲＣＳ１、ＶＲＣＳ２、ＶＲＣＳ３がゼロになる。各々の電流検出入力と低閾値電圧（Ｖｔｈ１）をコンパレータ７０，７１，７２で比較し、Ｄ型フリップフロップ７３，７４，７５をＨＩＮ（図２３の回路図と図２４および図２５のタイミング図を参照）でクロックすることによりゲート駆動信号ＨＯが高位側半ブリッジ・スイッチ２０をオフにする直前に測定することにより、各々のランプ共振回路の回路が完全であり、したがって全てのランプ・カソードが無傷であり回路に挿入されていることを表わす信号が生成される。
【００６５】
上位側半ブリッジ・スイッチ２０がオフになる時に各々の検出抵抗を通って電流が流れる方向がピークにあるので各々の電流検出入力はＨＩＮでクロックされる。これはスイッチング期間の間の他の時刻に存在するかも知れないその他の全ての望ましくない電流スパイクおよび／または雑音を抑圧する。
【００６６】
Ｄ型フリップフロップ７３，７４，７５からのＱ出力は互いに（ＮＯＲゲート７６で）ＮＯＲが取られて信号ＬＭＰＮを形成し、この信号はすべてのランプ共振回路が完全な回路を有していない（すべてのランプが取り外されているか、または、すべてのランプが破損したカソードを有する）場合にのみ「高値」になり、安定制御は半ブリッジ・スイッチ２０および２１をオフにラッチする。単一のランプが取り外されて再挿入された場合、ランプが再挿入された時点で適当なパルス・ジェネレータがリセット・パルスＬＩＤＯ（動作中ランプ挿入：Lamp Inserted During Operation）を与え安定制御は半ブリッジ・スイッチをオフにし、予熱シーケンスをリセットし、安定制御を再起動する。これは挿入されたランプの「ハード点灯」を防止するためと、ランプが再挿入された時に形成されたＱの高い直列ＬＣ回路の共振周波数より動作周波数が低い結果として半ブリッジ・トランジスタ・スイッチ２０および２１が損傷する可能性を防止するためである。
【００６７】
ランプ電力調整として、総負荷電流のゼロ交差（ＺＸ）が良好なランプを挿入したランプ共振回路の一つから要求される。調整しつつあるランプが取り外された場合、ランプの存在を表わす信号によって（即ちＤ型フリップフロップ７３，７４によって）制御される電圧制御スイッチ（Ｓ１およびＳ２）が「ランプ検索回路」を形成し、この回路は排除処理を用いて調整するために次に利用可能なランプを見つけ出す。全てのランプが存在している場合には、ＣＳ１に接続されたランプが調整される。ＣＳ１にランプが接続されていない場合には、ＣＳ２のゼロ交差が調整される。ＣＳ１とＣＳ２の両方にランプが接続されていない場合には、ＣＳ３のゼロ交差を調整する（以下の真理値表を参照）：
【００６８】
【表１】
0004122206.tif 000003
【００６９】
スイッチＳ１とＳ２を図２６（Ａ）に図示したように３入力ＯＲゲートで置き換えることが可能である。この構造では、半ブリッジ電圧に関して最小限の位相シフトによる共振出力段ランプの位相測定（ゼロ交差検出）は信号ＺＸのパルス幅を判定する（図２６（Ｂ）参照）。これは、もっとも電力を多く消費するランプがマスターとなって調整される一方で、他のランプはスレーブとなってこれに従属することを表わしている。これによってマスター・ランプが取り外された場合に次に利用できるランプへジャンプする必要が排除され回路が簡略化される。
４．予熱電流制御回路
蛍光ランプ寿命を長くする鍵がランプを点灯する前に正しい放射温度までランプ・カソードを正しく予熱することであることが周知になっている。これは通常、回路がランプ・カソードを通って流れる所望の電流に対応する周波数で駆動されるような在来の共振回路（図２７）により実現されている。この電流は、カソードが正しい放射温度に達するまで所望の長さの時間
【外２】
0004122206.tif 000004
【００７０】
にわたって流れる。この周波数は他の回路コンポーネントたとえば共振インダクタ（Ｌ）または共振キャパシタ（Ｃ）での許容範囲とは無関係に固定されているのが普通である。そのため大量の安定器を製造する場合、コンポーネント許容範囲を考慮するようにまた全ての販売される安定器で長いランプ寿命が得られることを補償するように予熱周波数設定に微調整を行なわなければならない。
【００７１】
微調整の時間のかかる手順を回避するには、予熱周波数を連続的に調整しつつ予熱電流を一定に維持する閉ループ方式を用いることができる。さらに、ループを閉じることで厳しい許容範囲仕様を要求する開ループ回路より大きな許容範囲で簡単な発振回路が出来る。
【００７２】
ループを閉じるには、カソード電流の測定値を「フィードバック」しこれを電流設定または「基準」に対して比較することが必要である。結果は一般に「誤差」と呼ばれ、これを用いて基準がフィードバックと等しくなり誤差がゼロになるまでシステムを調節する。システムは外部的な影響たとえばコンポーネントの許容範囲、電圧変動や温度などに依存しなくなる。
【００７３】
本発明の電子安定器用の閉ループ予熱電流制御回路（本発明の両方の実施例で使用されている）は前述した同一の古典的アプローチを使用しているが、本実施および制御回路は新規かつユニークである。予熱カソード電流はＲＣＳ両端の電圧降下（ＶＦＢ）としてＭＯＳＦＥＴ／ＩＧＢＴ２１のソースで検出される（図２８参照）。この信号は総ランプ共振回路電流（ＩＬ）で、共振回路を通って流れる電流（ＩＬ）の方向に対する検出抵抗ＲＣＳを通って流れる電流の方向のために９０度だけ位相がシフトしている（図２９）。
【００７４】
電圧ＶＦＢをコンパレータ「ＣＯＭＰ１」を通る基準電圧「ＲＥＦ」と比較し、出力「ＥＲＲＯＲ」は「ＶＦＢ」と「ＲＥＦ」の間の関連誤差である。得られた関連誤差「パルス」である「ＥＲＲＯＲ」は、定電流源ＣＨＡＲＧＥとＩＲＥＦ ＤＩＳＣＨＡＲＧＥによりキャパシタＣ２を充電または放電する（「ＶＦＢ」が大きいかまたは小さいかによって変化する）でＭＯＳＦＥＴ７８および７９から構成される増幅器を駆動する。キャパシタＣ２に得られた電圧「ＶＶＣＯ」は、一定のデューティ・サイクル(duty cycle)５０％の時に「ＶＦＢ」が「ＲＥＦ」より大きいかまたは小さいかによって、電圧制御発振回路をもっと高いまたはもっと低い周波数に調節する。
【００７５】
得られた信号を用いて所望の周波数で「半ブリッジ駆動回路」を駆動し、この回路がＭＯＳＦＥＴ／ＩＧＢＴ２０および２１を駆動する。得られた高電圧方形波電圧「ＶＳ」（図２９）はランプ共振出力回路への入力となり、この回路は電圧「ＶＳ」の周波数および振幅の関数である電流を出力する。
【００７６】
注意すべき重要なことは、総ランプ共振回路電流（ＩＬ）がランプ・カソードおよびキャパシタＣ（図２８）を流れる電流に等しいことである。これは、予熱中に、ランプがまだ点灯しておらず回路は低ダンプ直列ＲＣＬ構成で、ランプ・カソードがＬおよびＣと直列に接続されていることによる。
【００７７】
電流を調整するもっと古典的なアプローチはトランスで負荷における電流を検出し、出力を全波整流し、整流した電圧をローパスフィルタに通して電流の直流電圧表現を得ることであろう。限定されたバンド幅の誤差増幅器および任意の補償ネットワークを介して、この直流電圧を直流基準電圧に加算する。得られた誤差がＶＣＯを調整する。しかしこの方法はコンポーネント点数が多く、トランス電圧の整流（ならびに整流ダイオード両端の電圧降下対温度）が誤差をもたらすことのあるような非線形動作である。本発明の電流制御回路は測定および加算動作を大幅に簡略化し、コンポーネントが少なく、線形である。
【００７８】
要約すると、本発明の予熱電流制御回路は単純に基準誤差への電流を直接時間に変換する。この時間はどの程度長く定電流がキャパシタへまたはキャパシタから流れるかを制御する。キャパシタＣ２で得られた電圧はすでに積分された形を取っており、即ち：
【００７９】
【数１】
0004122206.tif 000005
【００８０】
この全てが、サンプル・コンパレータと、２個のＭＯＳＦＥＴと、２個の電流供給源で実現され、本発明の集積回路へ容易に実装される。
５．アナログ調光インタフェース回路
調光可能な電子安定器、たとえば本発明の第２の実施例などでは、複数安定器で均一な輝度が達成されるように最小および最大輝度設定を許容可能な許容範囲内にまでトリム（trim）する必要がある。これは、ランプどうしの小さな輝度偏差が人間の目で簡単に検出できる低い輝度レベルで特に必要なことである。
【００８１】
本発明の調光インタフェース回路はアナログ入力制御電圧を微調整のためのプログラム可能なオフセットおよび利得調整でアナログ出力基準電圧へ変換する。ある種の蛍光ランプは用途によっては他の蛍光ランプより低い光量レベルに調光するため、本発明の調光インタフェースではあらゆる最小および最大輝度レベル（またはランプ電力）への汎用微調整を行なって全ての種類のランプに対応できる。
【００８２】
本発明の調光インタフェース回路は有利にも、ＭＩＮおよびＭＡＸ設定の独立制御を提供する。図３０を参照すると、入力電圧はＤＩＭノードにあってオペアンプ８０がＤＩＭ入力電圧へのマイナス（−）端子を調整する。ＲＭＡＸおよびＱ１がＤＩＭ電圧を電流ＩＤＩＭ＝ＶＤＩＭ／ＲＭＡＸに変換する。ＲＭＡＸを調節することでＶＤＩＭからＩＤＩＭへの変換の利得を調節することになる。
【００８３】
第２の電圧制御電流源はオペアンプ８１、Ｑ２、ＲＭＩＮ およびＶＲＥＦ１で与えられる。ここでＲＭＩＮ（ＶＲＥＦ１一定として）がＩＭＩＮの利得を制御する。ＩＤＩＭおよびＩＭＩＮはノードΣで互いに加算されて、数式を得る：
【００８４】
【数２】
0004122206.tif 000006
【００８５】
したがって利得およびオフセットの独立制御が得られる（図３１）。
【００８６】
得られた電流はＲ３を通って流れる前に電流ミラーＲ１、Ｒ２、Ｑ３、Ｑ４を通ってミラーされ電圧
【００８７】
【外３】
0004122206.tif 000007
【００８８】
を発生する。
集積回路に本発明の回路を実装する際に、Ｒ３が外部抵抗であれば回路は完成し温度の影響による許容範囲は受け入れられるものとなる。プログラム可能な抵抗ＲＭＡＸおよびＲＭＩＮを除いて電流が全てＩＣに対して内部的なものであるとすれば、Ｒ３の抵抗は温度で劇的に変化する必要がなく、また、たとえば、追加の単位利得バッファ（オペアンプ８３、Ｑ５、Ｒ４）および電流ミラー（Ｒ５、Ｒ６、Ｑ６、Ｑ７、およびＲ７、Ｒ８、Ｑ８、Ｑ９）は更なる変換を実現するように実装できる（図２）。
【００８９】
本発明の回路の新規性は各々が電圧と抵抗によって制御される２つの独立した電流を加算して、次の形の終端アナログ関数を形成することにある：
ｙ＝ｍｓ＋ｂ
Ｒ３がＩＣの内部にあれば、ゼロ温度係数を有する必要があり終端基準は温度で変化しないことになる。
【００９０】
本発明はこれの特定の実施例に関連して説明したが、その他多くの変化および変更ならびにその他の用途が当該技術の熟練者には明らかになるであろう。したがって本発明は本明細書の特定の開示によって制限されるべきではなく、むしろ添付の請求項によって制限されるのが望ましい。
【００９１】
【発明の効果】
本発明は一方が「低位側スイッチ」と呼ばれ他方が「高位側スイッチ」と呼ばれる二つのスイッチがトーテムポールまたは半ブリッジ構造で接続されている電力ＭＯＳＦＥＴまたはＩＧＢＴなどの２個のＭＯＳゲート電力半導体を駆動できるような新規なモノリシック電子安定制御ＩＣを提供する。有利にも、本発明はプログラム可能な予熱時間および電流、プログラム可能な寿命保護、ランプ・フォールト保護、過温保護を提供する。
【図面の簡単な説明】
【図１】単一ランプ構成における本発明の第１の実施例の安定ＩＣ駆動回路の代表的接続図である。
【図２】単一ランプ構成における本発明の第２の実施例の安定ＩＣ駆動回路の代表的接続図である。
【図３】本発明の第１の実施例のブロック図である。
【図４】本発明の第１の実施例について通常の予熱、点灯、および動作状態の間に、ＶＣＯピンにかかる電圧、ＴＰＨピンにかかる電圧、および負荷電流の包絡線を示すタイミング図である。
【図５】本発明の第１の実施例について非点灯状態の間にＶＣＯピンにかかる電圧、ＴＰＨピンにかかる電圧、および負荷電流の包絡線を示すタイミング波形図である。
【図６】本発明の第１の実施例についての多ランプ・フックアップ構成図である。
【図７】本発明の第１の実施例についての多ランプ・フックアップ構成図である。
【図８】本発明の第１の実施例についての多ランプ・フックアップ構成図である。
【図９】本発明の第１の実施例についての多ランプ・フックアップ構成図である。
【図１０】本発明の第２の実施例のブロック図である。
【図１１】本発明の第２の実施例について通常の予熱、点灯、および調光状態の間に、ＶＣＯピンにかかる電圧、ＴＰＨピンにかかる電圧、および負荷電流の包絡線を示すタイミング図である。
【図１２】本発明の第２の実施例について非点灯状態の間にＶＣＯピンにかかる電圧、ＴＰＨピンにかかる電圧、および負荷電流の包絡線を示すタイミング波形図である。
【図１３】予熱、点灯、および動作運転状態の間の安定器出力段の伝達関数のボード線図である。
【図１４】図１４（Ａ）はランプが点灯しない間の負荷電流（ＩＬ）を示す図であり、図１４（Ｂ）は本発明の制御回路の予熱中のタイミング図である。
【図１５】本発明の閉ループ過電流制御回路を示す図である。
【図１６】本発明の過電流制御回路のタイミング図である。
【図１７】本発明のランプ存在検出回路のブロック図である。
【図１８】ランプ存在検出回路のタイミング波形図である。
【図１９】ランプ存在検出回路のバースト論理についての回路図と付随する真理値表である。
【図２０】ランプ存在検出回路のタイマー回路図を示す。
【図２１】ランプ存在検出回路のタイミング図である。
【図２２】３並列ランプ構成と安定駆動回路に関連して多ランプ存在検出回路を示す模式図である。
【図２３】多ランプ検出回路の詳細を示す図である。
【図２４】多ランプ存在検出回路のタイミング図である。
【図２５】多ランプ存在検出回路のタイミング図である（図２４の続き）。
【図２６】図２６（Ａ）および図２６（Ｂ）は２個のスイッチがＯＲゲートで置き換えられている多ランプ存在検出回路についての別の回路図とタイミング図を示す。
【図２７】従来のランプ共振回路を示す図である。
【図２８】本発明の閉ループ予熱電流制御回路を示す図である。
【図２９】本発明の閉ループ予熱電流制御回路のタイミング図を示す。
【図３０】本発明のアナログ調光インタフェース回路を示す図である。
【図３１】本発明の調光インタフェース回路の伝達関数を示す図である。
【図１】
0004122206.tif 000008
【図２】
0004122206.tif 000009
【図３】
0004122206.tif 000010
【図４】
0004122206.tif 000011
【図５】
0004122206.tif 000012
【図６】
0004122206.tif 000013
【図７】
0004122206.tif 000014
【図８】
0004122206.tif 000015
【図９】
0004122206.tif 000016
【図１０】
0004122206.tif 000017
【図１１】
0004122206.tif 000018
【図１２】
0004122206.tif 000019
【図１３】
0004122206.tif 000020
【図１４】
0004122206.tif 000021
【図１５】
0004122206.tif 000022
【図１６】
0004122206.tif 000023
【図１７】
0004122206.tif 000024
【図１８】
0004122206.tif 000025
【図１９】
0004122206.tif 000026
【図２０】
0004122206.tif 000027
【図２１】
0004122206.tif 000028
【図２２】
0004122206.tif 000029
【図２３】
0004122206.tif 000030
【図２４】
0004122206.tif 000031
【図２５】
0004122206.tif 000032
【図２６】
0004122206.tif 000033
【図２７】
0004122206.tif 000034
【図２８】
0004122206.tif 000035
【図２９】
0004122206.tif 000036
【図３０】
0004122206.tif 000037
【図３１】
0004122206.tif 000038