(57)【特許請求の範囲】
【請求項１】
Ｎ-型の半導体基体の一方の表面に、この半導体基体の厚さ方向に流れる電流のスイッチングを行う多数の絶縁ゲートトランジスタが形成された能動領域と、非能動領域とを有し、前記半導体基体の他方の表面に、前記能動領域に対応した領域に形成され前記絶縁ゲートトランジスタのオン時に前記半導体基体中にホールを注入して伝導度変調を起こさせるためのホール多量注入構造と、前記非能動領域に対応した領域に形成され前記ホール多量注入構造と比較して少量のホールしか注入されないホール少量注入構造とを有する絶縁ゲート型バイポーラトランジスタであって、
前記半導体基体の他方の表面には部分的にＮ+領域が形成されるとともに、前記半導体基体の他方の表面には「前記半導体基体と接触することによりショットキー接合を形成しかつ前記Ｎ+領域と接触することによりオーミック接合を形成する金属」の膜がさらに形成されていることにより、前記Ｎ+領域が形成されていない領域には前記ホール多量注入構造が形成され、前記Ｎ+領域が形成された領域には前記ホール少量注入構造が形成されてなることを特徴とする絶縁ゲート型バイポーラトランジスタ。
【請求項２】
Ｎ-型の半導体基体の一方の表面に、この半導体基体の厚さ方向に流れる電流のスイッチングを行う多数の絶縁ゲートトランジスタが形成された能動領域と、非能動領域とを有し、前記半導体基体の他方の表面に、前記能動領域に対応した領域に形成され前記絶縁ゲートトランジスタのオン時に前記半導体基体中にホールを注入して伝導度変調を起こさせるためのホール多量注入構造と、前記非能動領域に対応した領域に形成され前記ホール多量注入構造と比較して少量のホールしか注入されないホール少量注入構造とを有する絶縁ゲート型バイポーラトランジスタであって、
前記半導体基体の他方の表面にはＮ+層が形成されるとともに、このＮ+層の厚さより深い孔を開けることによって下地の半導体基体が露出した凹部が形成され、前記半導体基体の他方の表面には「前記半導体基体と接触することによりショットキー接合を形成しかつ前記Ｎ+層と接触することによりオーミック接合を形成する金属」の膜がさらに形成されていることにより、前記凹部が形成された領域には前記ホール多量注入構造が形成され、前記凹部が形成されていない領域には前記ホール少量注入構造が形成されてなることを特徴とする絶縁ゲート型バイポーラトランジスタ。
【請求項３】
Ｎ-型の半導体基体の一方の表面に、この半導体基体の厚さ方向に流れる電流のスイッチングを行う多数の絶縁ゲートトランジスタが形成された能動領域と、非能動領域とを有し、前記半導体基体の他方の表面に、前記能動領域に対応した領域に形成され前記絶縁ゲートトランジスタのオン時に前記半導体基体中にホールを注入して伝導度変調を起こさせるためのホール多量注入構造と、前記非能動領域に対応した領域に形成され前記ホール多量注入構造と比較して少量のホールしか注入されないホール少量注入構造とを有する絶縁ゲート型バイポーラトランジスタであって、
前記半導体基体の他方の表面にはＮ+層と「前記半導体基体を構成する材料と合金化して前記半導体基体とショットキー接合を形成しかつ前記Ｎ+層と接触することによりオーミック接合を形成する金属」の膜が形成されているとともに、前記Ｎ+層と前記半導体基体とが合金化された領域が部分的に形成されることにより、合金化された領域には前記ホール多量注入構造が形成され、合金化されていない領域には前記ホール少量注入構造が形成されてなることを特徴とする絶縁ゲート型バイポーラトランジスタ。
【請求項４】
Ｎ-型の半導体基体の一方の表面に、この半導体基体の厚さ方向に流れる電流のスイッチングを行う多数の絶縁ゲートトランジスタが形成された能動領域と、非能動領域とを有し、前記半導体基体の他方の表面に、前記能動領域に対応した領域に形成され前記絶縁ゲートトランジスタのオン時に前記半導体基体中にホールを注入して伝導度変調を起こさせるためのホール多量注入構造と、前記非能動領域に対応した領域に形成され前記ホール多量注入構造と比較して少量のホールしか注入されないホール少量注入構造とを有する絶縁ゲート型バイポーラトランジスタであって、
前記半導体基体の他方の表面に、「この半導体基体と接触することによりショットキー接合を形成する第１の金属」の膜が部分的に形成されているとともに、前記膜が形成されていない部分には前記第１の金属よりも仕事関数の低い第２の金属の膜が形成されていることにより、前記第１の金属の膜が形成された領域には前記ホール多量注入構造が形成され、前記第２の金属の膜が形成された領域には前記ホール少量注入構造が形成されてなることを特徴とする絶縁ゲート型バイポーラトランジスタ。
【請求項５】
Ｎ-型の半導体基体の一方の表面に、この半導体基体の厚さ方向に流れる電流のスイッチングを行う多数の絶縁ゲートトランジスタが形成された能動領域と、非能動領域とを有し、前記半導体基体の他方の表面に、前記能動領域に対応した領域に形成され前記絶縁ゲートトランジスタのオン時に前記半導体基体中にホールを注入して伝導度変調を起こさせるためのホール多量注入構造と、前記非能動領域に対応した領域に形成され前記ホール多量注入構造と比較して少量のホールしか注入されないホール少量注入構造とを有する絶縁ゲート型バイポーラトランジスタであって、
この半導体基体の他方の表面は部分的に粗面化されており、この粗面化された半導体基体の他方の表面には「この半導体基体と接触することによりショットキー接合を形成する金属」の膜がさらに形成されていることにより、粗面化されていない領域には前記ホール多量注入構造が形成され、粗面化された領域には前記ホール少量注入構造が形成されてなることを特徴とする絶縁ゲート型バイポーラトランジスタ。
【請求項６】
請求項４に記載の絶縁ゲート型バイポーラトランジスタにおいて、
前記半導体基体の他方の表面においては、外周部には絶縁膜が形成されてなるとともに、この外周部の外側端部にまで延在しないドレイン電極が前記絶縁膜を介して形成されてなり、前記絶縁膜が形成された領域においては、前記半導体基体に、前記ドレイン電極と接触しないように、かつ、前記半導体基体の側面に露出しないように、Ｐ領域が形成されてなることを特徴とする絶縁ゲート型バイポーラトランジスタ。
【請求項７】
Ｎ-型の半導体基体の一方の表面に、この半導体基体の厚さ方向に流れる電流のスイッチングを行う多数の絶縁ゲートトランジスタが形成された能動領域と、非能動領域とを有し、前記半導体基体の他方の表面に、前記能動領域に対応した領域に形成され前記絶縁ゲートトランジスタのオン時に前記半導体基体中にホールを注入して伝導度変調を起こさせるためのホール多量注入構造と、前記非能動領域に対応した領域に形成され前記ホール多量注入構造と比較して少量のホールしか注入されないホール少量注入構造とを有する絶縁ゲート型バイポーラトランジスタであって、
前記半導体基体の他方の表面にはＰ+領域が部分的に形成されるとともに、前記半導体基体の他方の表面にはコレクタ電極を構成する金属の膜がさらに形成されていることにより、前記Ｐ+領域が形成された領域には前記ホール多量注入構造が形成され、前記Ｐ+領域が形成されていない領域には前記ホール少量注入構造が形成されてなることを特徴とする絶縁ゲート型バイポーラトランジスタ。
【請求項８】
Ｎ-型の半導体基体の一方の表面に、この半導体基体の厚さ方向に流れる電流のスイッチングを行う多数の絶縁ゲートトランジスタが形成された能動領域と、非能動領域とを有し、前記半導体基体の他方の表面に、前記能動領域に対応した領域に形成され前記絶縁ゲートトランジスタのオン時に前記半導体基体中にホールを注入して伝導度変調を起こさせるためのホール多量注入構造と、前記非能動領域に対応した領域に形成され前記ホール多量注入構造と比較して少量のホールしか注入されないホール少量注入構造とを有する絶縁ゲート型バイポーラトランジスタであって、
前記半導体基体の他方の表面にはＰ+層が形成されるとともに、このＰ+層の厚さより深い孔を開けることによって下地の半導体基体が露出した凹部が形成され、前記半導体基体の他方の表面にはコレクタ電極を構成する金属の膜がさらに形成されていることにより、前記凹部が形成されていない領域には前記ホール多量注入構造が形成され、前記凹部が形成された領域には前記ホール少量注入構造が形成されてなることを特徴とする絶縁ゲート型バイポーラトランジスタ。
【請求項９】
請求項１〜８のいずれかに記載の絶縁ゲート型バイポーラトランジスタにおいて、
前記非能動領域が、ゲートパッド領域とガードリング領域とを含むことを特徴とする絶縁ゲート型バイポーラトランジスタ。
【請求項１０】
請求項１〜９のいずれかに記載の絶縁ゲート型バイポーラトランジスタにおいて、
前記非能動領域に対応した領域の一部に、前記ホール多量注入構造が形成されてなることを特徴とする絶縁ゲート型バイポーラトランジスタ。
【請求項１１】
請求項１〜１０のいずれかに記載の絶縁ゲート型バイポーラトランジスタにおいて、
前記能動領域に対応した領域の一部に、前記ホール少量注入構造が形成されてなることを特徴とする絶縁ゲート型バイポーラトランジスタ。
【請求項１２】
Ｎ-型の半導体基体の一方の表面に、この半導体基体の厚さ方向に流れる電流のスイッチングを行う多数の絶縁ゲートトランジスタが形成された能動領域と、非能動領域とを有し、前記半導体基体の他方の表面に、前記絶縁ゲートトランジスタのオン時に前記半導体基体中にホールを注入して伝導度変調を起こさせるためのホール多量注入構造と、前記ホール多量注入構造と比較して少量のホールしか注入されないホール少量注入構造とを有し、前記ホール多量注入構造が形成されている面積に対する前記ホール少量注入構造が形成されている面積の割合が、前記能動領域においてより前記非能動領域において高い絶縁ゲート型バイポーラトランジスタであって、
前記半導体基体の他方の表面には部分的にＮ+領域が形成されるとともに、前記半導体基体の他方の表面には「前記半導体基体と接触することによりショットキー接合を形成しかつ前記Ｎ+領域と接触することによりオーミック接合を形成する金属」の膜がさらに形成されていることにより、前記Ｎ+領域が形成されていない領域には前記ホール多量注入構造が形成され、前記Ｎ+領域が形成された領域には前記ホール少量注入構造が形成されてなることを特徴とする絶縁ゲート型バイポーラトランジスタ。
【請求項１３】
Ｎ-型の半導体基体の一方の表面に、この半導体基体の厚さ方向に流れる電流のスイッチングを行う多数の絶縁ゲートトランジスタが形成された能動領域と、非能動領域とを有し、前記半導体基体の他方の表面に、前記絶縁ゲートトランジスタのオン時に前記半導体基体中にホールを注入して伝導度変調を起こさせるためのホール多量注入構造と、前記ホール多量注入構造と比較して少量のホールしか注入されないホール少量注入構造とを有し、前記ホール多量注入構造が形成されている面積に対する前記ホール少量注入構造が形成されている面積の割合が、前記能動領域においてより前記非能動領域において高い絶縁ゲート型バイポーラトランジスタであって、
前記半導体基体の他方の表面にはＮ+層が形成されるとともに、このＮ+層の厚さより深い孔を開けることによって下地の半導体基体が露出した凹部が形成され、前記半導体基体の他方の表面には「前記半導体基体と接触することによりショットキー接合を形成しかつ前記Ｎ+層と接触することによりオーミック接合を形成する金属」の膜がさらに形成されていることにより、前記凹部が形成された領域には前記ホール多量注入構造が形成され、前記凹部が形成されていない領域には前記ホール少量注入構造が形成されてなることを特徴とする絶縁ゲート型バイポーラトランジスタ。
【請求項１４】
Ｎ-型の半導体基体の一方の表面に、この半導体基体の厚さ方向に流れる電流のスイッチングを行う多数の絶縁ゲートトランジスタが形成された能動領域と、非能動領域とを有し、前記半導体基体の他方の表面に、前記絶縁ゲートトランジスタのオン時に前記半導体基体中にホールを注入して伝導度変調を起こさせるためのホール多量注入構造と、前記ホール多量注入構造と比較して少量のホールしか注入されないホール少量注入構造とを有し、前記ホール多量注入構造が形成されている面積に対する前記ホール少量注入構造が形成されている面積の割合が、前記能動領域においてより前記非能動領域において高い絶縁ゲート型バイポーラトランジスタであって、
前記半導体基体の他方の表面にはＮ+層と「前記半導体基体を構成する材料と合金化して前記半導体基体とショットキー接合を形成しかつ前記Ｎ+層と接触することによりオーミック接合を形成する金属」の膜が形成されているとともに、前記Ｎ+層と前記半導体基体とが合金化された領域が部分的に形成されることにより、合金化された領域には前記ホール多量注入構造が形成され、合金化されていない領域には前記ホール少量注入構造が形成されてなることを特徴とする絶縁ゲート型バイポーラトランジスタ。
【請求項１５】
Ｎ-型の半導体基体の一方の表面に、この半導体基体の厚さ方向に流れる電流のスイッチングを行う多数の絶縁ゲートトランジスタが形成された能動領域と、非能動領域とを有し、前記半導体基体の他方の表面に、前記絶縁ゲートトランジスタのオン時に前記半導体基体中にホールを注入して伝導度変調を起こさせるためのホール多量注入構造と、前記ホール多量注入構造と比較して少量のホールしか注入されないホール少量注入構造とを有し、前記ホール多量注入構造が形成されている面積に対する前記ホール少量注入構造が形成されている面積の割合が、前記能動領域においてより前記非能動領域において高い絶縁ゲート型バイポーラトランジスタであって、
前記半導体基体の他方の表面に、「この半導体基体と接触することによりショットキー接合を形成する第１の金属」の膜が部分的に形成されているとともに、前記膜が形成されていない部分には前記第１の金属よりも仕事関数の低い第２の金属の膜が形成されていることにより、前記第１の金属の膜が形成された領域には前記ホール多量注入構造が形成され、前記第２の金属の膜が形成された領域には前記ホール少量注入構造が形成されてなることを特徴とする絶縁ゲート型バイポーラトランジスタ。
【請求項１６】
Ｎ-型の半導体基体の一方の表面に、この半導体基体の厚さ方向に流れる電流のスイッチングを行う多数の絶縁ゲートトランジスタが形成された能動領域と、非能動領域とを有し、前記半導体基体の他方の表面に、前記絶縁ゲートトランジスタのオン時に前記半導体基体中にホールを注入して伝導度変調を起こさせるためのホール多量注入構造と、前記ホール多量注入構造と比較して少量のホールしか注入されないホール少量注入構造とを有し、前記ホール多量注入構造が形成されている面積に対する前記ホール少量注入構造が形成されている面積の割合が、前記能動領域においてより前記非能動領域において高い絶縁ゲート型バイポーラトランジスタであって、
この半導体基体の他方の表面は部分的に粗面化されており、この粗面化された半導体基体の他方の表面には「この半導体基体と接触することによりショットキー接合を形成する金属」の膜がさらに形成されていることにより、粗面化されていない領域には前記ホール多量注入構造が形成され、粗面化された領域には前記ホール少量注入構造が形成されてなることを特徴とする絶縁ゲート型バイポーラトランジスタ。
【請求項１７】
請求項１５に記載の絶縁ゲート型バイポーラトランジスタにおいて、
前記半導体基体の他方の表面においては、外周部には絶縁膜が形成されてなるとともに、この外周部の外側端部にまで延在しないドレイン電極が前記絶縁膜を介して形成されてなり、前記絶縁膜が形成された領域においては、前記半導体基体に、前記ドレイン電極と接触しないように、かつ、前記半導体基体の側面に露出しないように、Ｐ領域が形成されてなることを特徴とする絶縁ゲート型バイポーラトランジスタ。
【請求項１８】
Ｎ-型の半導体基体の一方の表面に、この半導体基体の厚さ方向に流れる電流のスイッチングを行う多数の絶縁ゲートトランジスタが形成された能動領域と、非能動領域とを有し、前記半導体基体の他方の表面に、前記絶縁ゲートトランジスタのオン時に前記半導体基体中にホールを注入して伝導度変調を起こさせるためのホール多量注入構造と、前記ホール多量注入構造と比較して少量のホールしか注入されないホール少量注入構造とを有し、前記ホール多量注入構造が形成されている面積に対する前記ホール少量注入構造が形成されている面積の割合が、前記能動領域においてより前記非能動領域において高い絶縁ゲート型バイポーラトランジスタであって、
前記半導体基体の他方の表面にはＰ+領域が部分的に形成されるとともに、前記半導体基体の他方の表面にはコレクタ電極を構成する金属の膜がさらに形成されていることにより、前記Ｐ+領域が形成された領域には前記ホール多量注入構造が形成され、前記Ｐ+領域が形成されていない領域には前記ホール少量注入構造が形成されてなることを特徴とする絶縁ゲート型バイポーラトランジスタ。
【請求項１９】
Ｎ-型の半導体基体の一方の表面に、この半導体基体の厚さ方向に流れる電流のスイッチングを行う多数の絶縁ゲートトランジスタが形成された能動領域と、非能動領域とを有し、前記半導体基体の他方の表面に、前記絶縁ゲートトランジスタのオン時に前記半導体基体中にホールを注入して伝導度変調を起こさせるためのホール多量注入構造と、前記ホール多量注入構造と比較して少量のホールしか注入されないホール少量注入構造とを有し、前記ホール多量注入構造が形成されている面積に対する前記ホール少量注入構造が形成されている面積の割合が、前記能動領域においてより前記非能動領域において高い絶縁ゲート型バイポーラトランジスタであって、
前記半導体基体の他方の表面にはＰ+層が形成されるとともに、このＰ+層の厚さより深い孔を開けることによって下地の半導体基体が露出した凹部が形成され、前記半導体基体の他方の表面にはコレクタ電極を構成する金属の膜がさらに形成されていることにより、前記凹部が形成されていない領域には前記ホール多量注入構造が形成され、前記凹部が形成された領域には前記ホール少量注入構造が形成されてなることを特徴とする絶縁ゲート型バイポーラトランジスタ。
【請求項２０】
請求項１又は１２に記載の絶縁ゲート型バイポーラトランジスタの製造方法であって、
（ａ）Ｎ-型の半導体基板を準備する半導体基板準備工程と、（ｂ）この半導体基板の一方の表面に絶縁ゲートトランジスタを形成する絶縁ゲートトランジスタ形成工程と、（ｃ）前記半導体基板の他方の表面側を表面加工することによって前記半導体基板を薄くしてＮ-型の半導体基体を形成する半導体基体形成工程と、（ｄ）前記半導体基体の他方の表面にイオン注入法によって部分的にＮ+領域を形成するＮ+領域形成工程と、（ｅ）前記半導体基体の他方の表面に、「前記半導体基体と接触することによりショットキー接合を形成しかつ前記Ｎ+領域と接触することによりオーミック接合を形成する金属」の膜を形成する金属膜形成工程と、を有することを特徴とする絶縁ゲート型バイポーラトランジスタの製造方法。
【請求項２１】
請求項２又は１３に記載の絶縁ゲート型バイポーラトランジスタを製造する方法であって、
（ａ）Ｎ-型の半導体基板を準備する半導体基板準備工程と、（ｂ）この半導体基板の一方の表面に絶縁ゲートトランジスタを形成する絶縁ゲートトランジスタ形成工程と、（ｃ）前記半導体基板の他方の表面側を表面加工することによって前記半導体基板を薄くしてＮ-型の半導体基体を形成する半導体基体形成工程と、（ｄ）前記半導体基体の他方の表面にイオン注入法によってＮ+層を形成するＮ+層形成工程と、（ｅ）前記半導体基体の他方の表面に、前記Ｎ+層の厚みより深い孔を部分的に開けて、凹部を形成する凹部形成工程と、（ｆ）前記半導体基体の他方の表面に、「前記半導体基体と接触することによりショットキー接合を形成しかつ前記Ｎ+層と接触することによりオーミック接合を形成する金属」の膜を形成する金属膜形成工程と、を有することを特徴とする絶縁ゲート型バイポーラトランジスタの製造方法。
【請求項２２】
請求項３又は１４に記載の絶縁ゲート型バイポーラトランジスタを製造する方法であって、
（ａ）Ｎ-型の半導体基板を準備する半導体基板準備工程と、（ｂ）この半導体基板の一方の表面に絶縁ゲートトランジスタを形成する絶縁ゲートトランジスタ形成工程と、（ｃ）前記半導体基板の他方の表面側を表面加工することによって前記半導体基板を薄くしてＮ-型の半導体基体を形成する半導体基体形成工程と、（ｄ）前記半導体基体の他方の表面にイオン注入によってＮ+層を形成するＮ+層形成工程と、（ｅ）前記半導体基体の他方の表面に、「前記半導体基体を構成する材料と合金化して前記半導体基体とショットキー接合を形成しかつ前記Ｎ+層と接触することによりオーミック接合を形成する金属」の膜を形成する金属膜形成工程と、（ｆ）前記金属膜を部分的に加熱することによって、前記金属膜と前記Ｎ+層と前記半導体基体とを部分的に合金化させる合金化工程と、を有することを特徴とする絶縁ゲート型バイポーラトランジスタの製造方法。
【請求項２３】
請求項４又は１５に記載の絶縁ゲート型バイポーラトランジスタを製造する方法であって、
（ａ）Ｎ-型の半導体基板を準備する半導体基板準備工程と、（ｂ）この半導体基板の一方の表面に絶縁ゲートトランジスタを形成する絶縁ゲートトランジスタ形成工程と、（ｃ）前記半導体基板の他方の表面側を表面加工することによって前記半導体基板を薄くしてＮ-型の半導体基体を形成する半導体基体形成工程と、（ｄ）前記半導体基体の他方の表面に、「この半導体基体と接触することによりショットキー接合を形成する第１の金属」の膜を部分的に形成する第１の金属膜形成工程と、（ｅ）前記半導体基体の他方の表面に、「前記第１の金属よりも仕事関数の低い第２の金属」の膜をさらに形成する第２の金属膜形成工程と、を有することを特徴とする絶縁ゲート型バイポーラトランジスタの製造方法。
【請求項２４】
請求項５又は１６に記載の絶縁ゲート型バイポーラトランジスタを製造する方法であって、
（ａ）Ｎ-型の半導体基板を準備する半導体基板準備工程と、（ｂ）この半導体基板の一方の表面に絶縁ゲートトランジスタを形成する絶縁ゲートトランジスタ形成工程と、（ｃ）前記半導体基板の他方の表面側を表面加工することによって前記半導体基板を薄くしてＮ-型の半導体基体を形成する半導体基体形成工程と、（ｄ）前記半導体基体の他方の表面を部分的に粗面化する粗面化工程と、（ｅ）前記半導体基体の他方の表面に、「前記半導体基体と接触することによりショットキー接合を形成する金属」の膜を形成する金属膜形成工程と、を有することを特徴とする絶縁ゲート型バイポーラトランジスタの製造方法。
【請求項２５】
請求項６又は１７に記載の絶縁ゲート型バイポーラトランジスタを製造する方法であって、
（ａ）Ｎ-型の半導体基板を準備する半導体基板準備工程と、（ｂ）この半導体基板の一方の表面に絶縁ゲートトランジスタを形成する絶縁ゲートトランジスタ形成工程と、（ｃ）前記半導体基板の他方の表面側を表面加工することによって前記半導体基板を薄くしてＮ-型の半導体基体を形成する半導体基体形成工程と、（ｄ）前記半導体基体の他方の表面外周部における所定領域にイオン注入法によってＰ領域を形成するＰ領域形成工程と、（ｅ）前記半導体基体の他方の表面外周部に絶縁膜を形成する絶縁膜形成工程と、（ｆ）前記半導体基体の他方の表面に、「前記半導体基体と接触することによりショットキー接合を形成する第１の金属」の膜を部分的に形成するとともに「前記第１の金属よりも仕事関数の低い第２の金属」の膜をさらに形成する工程を含むドレイン電極形成工程と、（ｇ）前記外周部の外側端部において前記ドレイン電極を除去するドレイン電極部分除去工程と、を有することを特徴とする絶縁ゲート型バイポーラトランジスタの製造方法。
【請求項２６】
請求項７又は１８に記載の絶縁ゲート型バイポーラトランジスタを製造する方法であって、
（ａ）Ｎ-型の半導体基板を準備する半導体基板準備工程と、（ｂ）この半導体基板の一方の表面に絶縁ゲートトランジスタを形成する絶縁ゲートトランジスタ形成工程と、（ｃ）前記半導体基板の他方の表面側を表面加工することによって前記半導体基板を薄くしてＮ-型の半導体基体を形成する半導体基体形成工程と、（ｄ）前記半導体基体の他方の表面にイオン注入法によって部分的にＰ+領域を形成するＰ+領域形成工程と、（ｅ）前記半導体基体の他方の表面に、コレクタ電極を構成する金属の膜を形成する金属膜形成工程と、を有することを特徴とする絶縁ゲート型バイポーラトランジスタの製造方法。
【請求項２７】
請求項８又は１９に記載の絶縁ゲート型バイポーラトランジスタを製造する方法であって、
（ａ）Ｎ-型の半導体基板を準備する半導体基板準備工程と、（ｂ）この半導体基板の一方の表面に絶縁ゲートトランジスタを形成する絶縁ゲートトランジスタ形成工程と、（ｃ）前記半導体基板の他方の表面側を表面加工することによって前記半導体基板を薄くしてＮ-型の半導体基体を形成する半導体基体形成工程と、（ｄ）前記半導体基体の他方の表面にイオン注入法によってＰ+層を形成するＰ+層形成工程と、（ｅ）前記半導体基体の他方の表面に、前記Ｐ+層の厚みより深い孔を部分的に開けて、凹部を形成する凹部形成工程と、（ｆ）前記半導体基体の他方の表面に、コレクタ電極を構成する金属の膜を形成する金属膜形成工程と、を有することを特徴とする絶縁ゲート型バイポーラトランジスタの製造方法。
【発明の詳細な説明】
【０００１】
【発明が属する技術分野】
本発明は、絶縁ゲート型バイポーラトランジスタ（Insulated Gate Bipolar Transistor、以下「ＩＧＢＴ」という。）及びその製造方法に関する。さらに詳細には、オン抵抗を低く保ちながらさらに高速スイッチング特性が改善されたＩＧＢＴ及びその製造方法に関する。
【０００２】
【従来の技術】
ＩＧＢＴは、パワーＭＯＳＦＥＴの高速スイッチング特性とバイポーラトランジスタの低いオン抵抗特性を併せもつパワートランジスタである。図２８は、このＩＧＢＴのうち、いわゆるＰＮ接合型のＩＧＢＴの部分断面図である。図２８に示されるように、このＩＧＢＴ８１０は、上部にＭＯＳＦＥＴ構造、下部にバイポーラトランジスタ構造を備えている。
【０００３】
図２８を参照しながらこのＩＧＢＴの構造及び動作を説明する。このＩＧＢＴ８１０は、Ｐ+コレクタ層８１２上に、Ｎ+バッファ層８１４Ａ及びＮ-ドリフト層８１４Ｂが形成されている（これらを総称して「Ｎベース層」８１４という。）。そして、このＮ-ドリフト層８１４Ｂの表面にはＤＳＡ（Double Diffusion Self Align)法により、その表面が露出するようにＰウェル領域８１６が形成されている。さらに、このＰウェル領域８１６中にはその表面が露出するようにＮ+エミッタ領域８１８が形成されている。そして、Ｐウェル領域８１６の表面にはＳｉＯ2などの薄いゲート絶縁膜８２２を介して、ポリシリコンなどからなるゲート電極８２４が形成されている。このゲート電極８２４は、Ｐウェル領域８１６をまたぎ、Ｎ+エミッタ領域８１８からＮ-ドリフト層８１４Ｂに達するように配置されている。このゲート電極８２４直下のＰウェル領域表面をチャネル形成領域８２０という。Ｎ+エミッタ領域８１８とＰウェル領域８１６とを表面で短絡するようにエミッタ電極８２８が形成され、このエミッタ電極８２８はエミッタ端子Ｅに接続されている。このエミッタ電極８２８はゲート電極８２４とは層間絶縁膜８２６で絶縁されている。ゲート電極８２４はゲート端子Ｇに接続されている。Ｐ+コレクタ層８１２の表面にはコレクタ電極８３０が形成され、このコレクタ電極８３０はコレクタ端子Ｃに接続されている。
【０００４】
このＩＧＢＴ８１０は、エミッタ電極Ｅに対してコレクタ端子Ｃに正電圧を印加した状態で、エミッタ端子Ｅに対してゲート端子Ｇに閾値以上の正電圧を印加することにより、ターンオンする。すなわち、ゲート端子Ｇに閾値以上の正電圧が印加されると、ＭＯＳＦＥＴ同様に、Ｐウェル領域８１６のチャネル形成領域８２０の表面に反転チャネルが形成され、Ｎ+エミッタ領域８１８から反転チャネルを通ってＮ-ベース層８１４内に電子が流入する。すると、これに対応して、Ｐ+コレクタ層８１２からＮベース層８１４内にホールの注入が起こり、Ｐ+コレクタ層８１２とＮ+バッファ層８１４Ａ（Ｎ-ベース層８１４）のＰＮ接合は順バイアス状態となり、Ｎ-ベース層８１４が伝導度変調を起こす。このため、ＩＧＢＴ８１０は、本来は高抵抗に設定されているＮ-ドリフト層８１４Ｂが伝導度変調により低抵抗化するため、高耐圧素子であってもオン抵抗が低くなっている。
【０００５】
一方、このＩＧＢＴ８１０は、エミッタ端子Ｅに対してゲート端子Ｇに閾値以下の電圧を印加することによりターンオフする。すなわち、ゲート端子Ｇに閾値以下の電圧が印加されると、チャネル形成領域８２０において反転チャネルは消滅し、Ｎ+エミッタ領域８１８からの電子の流入が止まる。しかし、Ｎ-ベース層８１４内には依然として電子が存在する。Ｎ-ベース層８１４内に蓄積したホールの大部分はＰウェル領域８１６を通り、エミッタ電極８２６へ流入するが、一部はＮ-ベース層８１４内に存在する電子と再結合して消滅する。Ｎ-ベース層８１４内に蓄積したホールがすべて消滅した時点で素子は阻止状態となり、ターンオフが完了する。
【０００６】
一方、図２９は、ＩＧＢＴのうち、いわゆるショットキー接合型のＩＧＢＴの部分断面図である。図２９に示されるように、このＩＧＢＴ９１０もＰＮ接合型のＩＧＢＴ８１０と同様に、上部にＭＯＳＦＥＴ構造、下部にバイポーラトランジスタ構造を備えている。このショットキー接合型のＩＧＢＴの表面構造は、基本的には上述したＰＮ接合型のＩＧＢＴの表面構造と同じである。
【０００７】
図２９を参照しながらショットキー接合型ＩＧＢＴの構造及び動作を説明する。ショットキー接合型ＩＧＢＴ９１０は、Ｎ-層９１４の表面にＤＳＡ法により、その表面が露出するようにＰウェル領域９１６が形成されている。さらに、このＰウェル領域９１６中にはその表面が露出するようにＮ+ソース領域（Ｎ+エミッタ領域ということもある。）９１８が形成されている。そして、Ｐウェル領域９１６の表面にはＳｉＯ2などの薄いゲート絶縁膜９２２を介して、ポリシリコンなどからなるゲート電極９２４が形成されている。このゲート電極９２４は、Ｐウェル領域９１６をまたぎ、Ｎ+ソース領域９１８からＮ-層９１４に達するように配置されている。このゲート電極９２４直下のＰウェル領域表面をチャネル形成領域９２０という。Ｎ+ソース領域９１８とＰウェル領域９１６とを表面で短絡するようにソース電極（エミッタ電極ということもある。）９２８が形成され、このソース電極９２８はソース端子Ｓに接続されている。このソース電極９２８はゲート電極９２４とは層間絶縁膜９２６で絶縁されている。ゲート電極９２４はゲート端子Ｇに接続されている。Ｎ-層９１４の他方の表面には、「Ｎ-層９１４と接触することによりショットキー接合を形成する金属」の膜からなるドレイン電極（コレクタ電極ということもある。）９３０が形成され、このドレイン電極９３０はドレイン端子Ｄに接続されている。
【０００８】
このショットキー接合型ＩＧＢＴ９１０の動作は、上述したＩＧＢＴ８１０の動作と基本的に同じであるが、上述したＩＧＢＴ８１０ではＰＮ接合を介してホールが注入されているのに対して、このショットキー接合型ＩＧＢＴ９１０では、ショットキー接合を介してホールが注入されるところが異なっている。このため、、上述したＩＧＢＴ８１０と比較してホール注入量が低レベルとなっており、ターンオフ時に残留しているホールを少なくすることができる。その結果、従来のＩＧＢＴ８１０よりもさらにターンオフ時間が短縮され、高速スイッチングが特性が改善されている。
【０００９】
図３０は、ショットキー接合型のＩＧＢＴ９１０の表面構造を示す図である。図３０に示されるように、このＩＧＢＴ９１０の表面には、能動領域ＡＲと、この能動領域を取り囲むように配置された固定電位拡散領域ＤＲと、チップ周囲に形成され、やはり能動領域を取り囲むように配置されたガードリング領域ＧＲと、外部との接続に用いられるゲートパッド領域ＧＰとが形成されている。
【００１０】
図３１は、図３０の能動領域ＡＲにおける部分拡大図であり、島状に形成された多数のＩＧＢＴのユニットセル（ウェル領域９１６及びソース領域９１８）が縦横に多数配列した様子が示されている。
【００１１】
図３２は、図３０のＡ−Ａ線における断面図であり、Ｎ-型の半導体基体９１４の一方の表面（以下、「素子面」ということがある。）に、能動領域ＡＲと、この能動領域ＡＲの両側に形成された固定電位拡散領域ＤＲと、チップ周囲に配置されたガードリング領域ＧＲと、中央部に配置されたゲートパッド領域ＧＰが形成されている様子が示されている。なお、図３２においては、素子面上に形成されている絶縁膜や電極などは省略されている。一方、Ｎ-型の半導体基体９１４の他方の表面（以下、「裏面」ということがある。）には、ドレイン電極が全面に形成されている。
【００１２】
【発明が解決しようとする課題】
しかしながら、いずれの接合型のＩＧＢＴにおいても、少数キャリアであるホールの注入により伝導度変調を起こさせているため、このホールを消滅させるのに時間がかかり、ターンオフ時間を短縮するのは容易ではない。すなわち、これらＩＧＢＴは、ターンオン時には伝導度変調が起こるためオン電圧が低いという優れた特性を示す反面、ターンオフ時にはホールを消滅させるのに時間がかかるため、ターンオフ時間が長くなり高速スイッチング特性が劣るという欠点があるのである。
そこで、本発明の目的は、オン抵抗を低く保ちながら高速スイッチング特性の改善されたＩＧＢＴを提供することにある。
【００１３】
【課題を解決するための手段】
（１）本発明の絶縁ゲート型バイポーラトランジスタは、Ｎ-型の半導体基体の一方の表面に、この半導体基体の厚さ方向に流れる電流のスイッチングを行う多数の絶縁ゲートトランジスタが形成された能動領域と、非能動領域と、を有する絶縁ゲート型バイポーラトランジスタであって、
前記半導体基体の他方の表面に、前記能動領域に対応した領域に形成され前記絶縁ゲートトランジスタのオン時に前記半導体基体中にホールを注入して伝導度変調を起こさせるためのホール多量注入構造と、前記非能動領域に対応した領域に形成され前記ホール多量注入構造と比較して少量のホールしか注入されないホール少量注入構造と、を有することを特徴とする
【００１４】
本発明のＩＧＢＴでは、非能動領域に対応した領域にホール少量注入構造が形成されているためホールの注入量が抑制されることになる。このため、ターンオフ時におけるホールの残存量が基準値以下になるまでの時間が短縮される結果、ターンオフ時間が短縮されることになる。一方、ターンオン時には、能動領域に対応した領域に形成されているホール多量注入構造からのホール注入によって伝導度変調が起こるので、オン抵抗は低く保たれている。このため、本発明のＩＧＢＴは、オン抵抗を低く保ちながら高速スイッチング特性が改善されている優れたＩＧＢＴである。
【００１５】
「ホール多量注入構造」とは、注入されるホールの絶対量が多量である構造であるという意味ではなく、ホール少量注入構造と比較すれば注入されるホールの量が多量である構造であるという意味である。同様に、「ホール少量注入構造」とは、注入されるホールの絶対量が少量である構造であるという意味ではなく、ホール多量注入構造と比較すれば注入されるホールの量が少量である構造であるという意味である。「ホール少量注入構造」には、ホールがほとんど注入されない場合も含まれる。
【００１６】
（２）上記（１）に記載の絶縁ゲート型バイポーラトランジスタにおいては、非能動領域が、通常能動領域を取り囲むように配置されているガードリング領域とチップに外部との接続に用いられるゲートパッド領域とを含むことが好ましい。チップに占めるこれらの占有面積が比較的大きくしかも能動領域に近接しているため、上述した（１）の効果が大きいからである。これに加えて、非能動領域が、能動領域に隣接して配置される固定電位拡散領域を含んでもよい。
【００１７】
（３）上記（１）に記載の絶縁ゲート型バイポーラトランジスタにおいては、前記非能動領域に対応した領域の一部に、ホール多量注入構造が形成されていてもよい。例えば、ゲートパッド領域やガードリング領域や固定電位拡散領域の、能動領域に近接する領域などである。このように構成すれば、チップ設計の自由度が高まるとともに、ターンオン時におけるホール注入がより活発になる結果、伝導度変調が促進され、よりオン抵抗を低くすることができる。
【００１８】
（４）一方、上記（１）乃至（３）のいずれかに記載の絶縁ゲート型バイポーラトランジスタにおいては、前記能動領域に対応した領域の一部に、ホール少量注入構造が形成されていてもよい。このように構成すれば、能動領域においてもホール注入を適度に抑制することができるので、ターンオフ時間が短縮され、さらに高速スイッチング特性を向上させることができる。
【００１９】
（５）本発明の絶縁ゲート型バイポーラトランジスタは、Ｎ-型の半導体基体の一方の表面に、この半導体基体の厚さ方向に流れる電流のスイッチングを行う多数の絶縁ゲートトランジスタが形成された能動領域と、非能動領域と、を有する絶縁ゲート型バイポーラトランジスタであって、
前記半導体基体の他方の表面に、前記絶縁ゲートトランジスタのオン時に前記半導体基体中にホールを注入して伝導度変調を起こさせるためのホール多量注入構造と、前記ホール多量注入構造と比較して少量のホールしか注入されないホール少量注入構造と、を有し、
前記ホール多量注入構造が形成されている面積に対する前記ホール少量注入構造が形成されている面積の割合が、前記能動領域においてより前記非能動領域において高いことを特徴とする。
【００２０】
本発明のＩＧＢＴでは、ホール多量注入構造が形成されている面積に対するホール少量注入構造が形成されている面積の割合が、能動領域においてより非能動領域において高いため、能動領域においてよりも非能動領域領域において特にホールの注入量が抑制されることになる。従って、能動領域においてホール注入を抑制する効果よりも、非能動領域においてホール注入を抑制する効果をより大きなものにすることができる。その結果、伝導度変調効率をそれほど低下させずにターンオフ時間を短縮することができる。このため、本発明のＩＧＢＴは、オン抵抗を低く保ちながら高速スイッチング特性が改善されている優れたＩＧＢＴである。
【００２１】
（６）上記（１）乃至（５）のいずれかに記載の絶縁ゲート型バイポーラトランジスタにおいては、前記ホール多量注入構造がショットキー接合であることが好ましい。このように構成すれば、ホール多量注入構造からのホールの注入が、ＰＮ接合の場合よりも抑制されているため、さらにターンオフ時間の短縮された高速スイッチング特性の優れたＩＧＢＴとなる。
【００２２】
（７）上記（６）に記載の絶縁ゲート型バイポーラトランジスタにおいては、前記半導体基体の他方の表面には部分的にＮ+領域が形成されるとともに、前記半導体基体の他方の表面には「前記半導体基体と接触することによりショットキー接合を形成しかつ前記Ｎ+領域と接触することによりオーミック接合を形成する金属」の膜がさらに形成されていることにより、
前記Ｎ+領域が形成されていない領域にはホール多量注入構造が形成され、前記Ｎ+領域が形成された領域にはホール少量注入構造が形成されてなるように構成することが好ましい。
【００２３】
このように構成すれば、Ｎ+領域が形成されていない領域にはショットキー接合が形成され、Ｎ+領域が形成された領域にはオーミック接合が形成される。すなわち、Ｎ+領域が形成されていない領域にはショットキー接合からなるホール多量注入構造が形成され、Ｎ+領域が形成された領域にはオーミック接合からなるホール少量注入構造が形成される。この結果、上述したように、オン抵抗を低く保ちながらさらにターンオフ時間を短縮して高速スイッチング特性の改善されたＩＧＢＴとすることができる。
【００２４】
上記（７）に記載の絶縁ゲート型バイポーラトランジスタにおいては、前記半導体基体はＮ-型のシリコンからなり、「前記半導体基体と接触することによりショットキー接合を形成しかつ前記Ｎ+領域と接触することによりオーミック接合を形成する金属」が白金、金、バナジウム、アルミニウム又はモリブデンであることが好ましい。
このような金属を用いれば、Ｎ-型のシリコン半導体基体と接触することによりホール多量注入構造を形成しかつシリコンのＮ+領域と接触することによりホール少量注入構造を形成することができる。
【００２５】
（８）上記（６）に記載の絶縁ゲート型バイポーラトランジスタにおいては、前記半導体基体の他方の表面にはＮ+層が形成されるとともに、このＮ+層の厚さより深い孔を開けることによって下地の半導体基体が露出した凹部が形成され、前記半導体基体の他方の表面には「前記半導体基体と接触することによりショットキー接合を形成しかつ前記Ｎ+層と接触することによりオーミック接合を形成する金属」の膜がさらに形成されていることにより、
前記凹部が形成された領域にはホール多量注入構造が形成され、前記凹部が形成されていない領域にはホール少量注入構造が形成されてなるように構成することが好ましい。
【００２６】
このように構成すれば、凹部が形成されている領域にはショットキー接合が形成され、凹部が形成されていない領域にはオーミック接合が形成される。すなわち、凹部が形成されている領域にはショットキー接合からなるホール多量注入構造が形成され、凹部が形成されていない領域にはオーミック接合からなるホール少量注入構造が形成される。この結果、上述したように、オン抵抗を低く保ちながらさらにターンオフ時間を短縮して高速スイッチング特性の改善されたＩＧＢＴとすることができる。
【００２７】
上記（８）に記載の絶縁ゲート型バイポーラトランジスタにおいては、前記半導体基体はＮ-型のシリコンからなり、「前記半導体基体と接触することによりショットキー接合を形成しかつ前記Ｎ+層と接触することによりオーミック接合を形成する金属」が白金、金、バナジウム、アルミニウム又はモリブデンであることが好ましい。
このような金属を用いれば、Ｎ-型のシリコン半導体基体と接触することによりホール多量注入構造を形成しかつシリコンのＮ+層と接触することによりホール少量注入構造を形成することができる。
【００２８】
（９）上記（６）に記載の絶縁ゲート型バイポーラトランジスタにおいては、前記半導体基体の他方の表面にはＮ+層と「前記半導体基体を構成する材料と合金化して前記半導体基体とショットキー接合を形成しかつ前記Ｎ+層と接触することによりオーミック接合を形成する金属」の膜が形成されているとともに、前記Ｎ+層と前記半導体基体とが合金化された領域が部分的に形成されることにより、
合金化された領域にはホール多量注入構造が形成され、合金化されていない領域にはホール少量注入構造が形成されてなるように構成することが好ましい。
【００２９】
このように構成すれば、合金部が形成されている領域にはショットキー接合が形成され、合金部が形成されていない領域にはオーミック接合が形成される。すなわち、合金部が形成されている領域にはショットキー接合からなるホール多量注入構造が形成され、合金部が形成されていない領域にはオーミック接合からなるホール少量注入構造が形成される。この結果、上述したように、オン抵抗を低く保ちながらさらにターンオフ時間を短縮して高速スイッチング特性の改善されたＩＧＢＴとすることができる。
【００３０】
上記（９）に記載の絶縁ゲート型バイポーラトランジスタにおいては、前記半導体基体はＮ-型のシリコンからなり、「前記半導体基体を構成する材料と合金化して前記半導体基体とショットキー接合を形成しかつ前記Ｎ+層と接触することによりオーミック接合を形成する金属」の膜が、白金、金、バナジウム、アルミニウム若しくはモリブデンからなる膜又はこれらの膜と他の金属との積層膜であることが好ましい。
このような金属の膜を用いれば、Ｎ-型のシリコン半導体基体と接触することによりホール多量注入構造を形成しかつシリコンのＮ+層と接触することによりホール少量注入構造を形成することができる。
【００３１】
（１０）上記（６）に記載の絶縁ゲート型バイポーラトランジスタにおいては、前記半導体基体の他方の表面に、「この半導体基体と接触することによりショットキー接合を形成する第１の金属」の膜が部分的に形成されているとともに、前記膜が形成されていない部分には前記第１の金属よりも仕事関数の低い第２の金属が形成されていることにより
前記第１の金属の膜が形成された領域にはホール多量注入構造が形成され、前記第２の金属の膜が形成された領域にはホール少量注入構造が形成されてなるように構成することが好ましい。
【００３２】
このように構成すれば、能動領域ＡＲに対応する領域においては、第１の金属が形成されているため、第１の金属と半導体基体とが直接接触してショットキー接合が形成される。一方、非能動領域（ＧＲ、ＧＰ、ＤＲ）に対応する領域において、第２の金属と半導体基体とが接触するためショットキー接合が形成されることもあるが、第２の金属は第１の金属よりも仕事関数が低いため、このショットキーバリアが高くなり、ホール注入が抑制されることになる。すなわち、第１の金属が形成されている領域にはホール多量注入構造が形成され、第２の金属が形成されている領域にはホール少量注入構造が形成される。この結果、上述したように、オン抵抗を低く保ちながらさらにターンオフ時間を短縮して高速スイッチング特性の改善されたＩＧＢＴとすることができる。
【００３３】
上記（１０）に記載の絶縁ゲート型バイポーラトランジスタにおいては、例えば、第１の金属が白金であり、第２の金属がモリブデンであることが好ましいが、この組み合わせに限られるものではない。
このような金属を選択すれば、第１の金属が形成されている領域にホール多量注入構造を形成し、第２の金属が形成されている領域にホール少量注入構造を形成することができる。
【００３４】
（１１）上記（６）に記載の絶縁ゲート型バイポーラトランジスタにおいては、この半導体基体の他方の表面は部分的に粗面化されており、この粗面化された半導体基体の他方の表面には「この半導体基体と接触することによりショットキー接合を形成する金属」の膜がさらに形成されていることにより、
粗面化されていない領域にはホール多量注入構造が形成され、粗面化された領域にはホール少量注入構造が形成されてなるように構成することが好ましい。
【００３５】
このように構成すれば、半導体基体の他方の表面には全面にわたってショットキー接合が形成される一方、このうち粗面化されている領域においてはショットキー接合近傍に不純物準位を付与することができる。すると、粗面化された領域ではこの不純物準位がいわゆるライフタイムキラーとして働くため、粗面化されていない領域よりもホール注入が抑制される。このため、粗面化されていない領域にはホール多量注入構造が形成され、粗面化されている領域にはホール少量注入構造が形成されることになる。その結果、上述したように、オン抵抗を低く保ちながらさらにターンオフ時間を短縮して高速スイッチング特性の改善されたＩＧＢＴとすることができる。
【００３６】
上記（１１）に記載の絶縁ゲート型バイポーラトランジスタにおいては、通常のショットキー接合型ＩＧＢＴの場合と同様に、前記半導体基体はＮ-型のシリコンからなり、「前記半導体基体と接触することによりショットキー接合を形成する金属」が白金、金、バナジウム、アルミニウム又はモリブデンであることが好ましい。
【００３７】
（１２）上記（１０）又は（１１）に記載の絶縁ゲート型バイポーラトランジスタにおいては、前記半導体基体の他方の表面においては、外周部には絶縁膜が形成されてなるとともに、この外周部の外側端部にまで延在しないドレイン電極が前記絶縁膜を介して形成されてなり、
前記絶縁膜が形成された領域においては、前記半導体基体に、前記ドレイン電極と接触しないように、かつ、前記半導体基体の側面に露出しないように、Ｐ領域が形成されてなることが好ましい。
【００３８】
このように構成すれば、ドレイン電極が外周部の外側端部にまで延在していないため、ウエハをダイシングしてチップ化する際に、ドレイン電極を構成する金属がチップ側面（ダイシング面）にまわり込んでしまうことを確実に防止することができる。その結果、極めてリークの少ないＩＧＢＴとなる。
【００３９】
また、このように構成すれば、ショットキー接合の空乏層がＰ領域を包むように広がるため、絶縁膜端部（ショットキー接合形成領域の端部）における電界強度は弱められる。このため、誤ってソース端子とドレイン端子の間に逆極性の電圧を印加してしまったときにも耐圧を確保することができ素子の破壊を防止することができる。いわゆる逆接保護機能に優れたＩＧＢＴとなる。そのうえ、Ｐ領域とドレイン電極とは接触していないので、通常のＰＮ接合型のＩＧＢＴを構成する部分がない。このため、ターンオフ時間が長くなることによるスイッチング損失の増大もない。
【００４０】
上記（１２）に記載の絶縁ゲート型バイポーラトランジスタにおいて、「ドレイン電極」とは、ゲート端子に接続される電極のことであり、上記（１０）に記載の絶縁ゲート型バイポーラトランジスタにあっては「第１の金属」の膜と「第２の金属」とを含む電極のことであり、上記（１１）に記載の絶縁ゲート型バイポーラトランジスタにあっては「半導体基体と接触することによりショットキー接合を形成する金属」の膜を含む電極のことである。
【００４１】
上記（１２）に記載の絶縁ゲート型バイポーラトランジスタにおいて、「絶縁膜」としては、無機絶縁膜や有機絶縁膜を用いることができるが、ガスの放出の少ない絶縁膜、なかでもＳｉＯ2膜、を好ましく用いることができる。
【００４２】
上記（１２）に記載の絶縁ゲート型バイポーラトランジスタにおいては、前記絶縁膜が形成された領域であって前記外周部の外側端部（平面図でいえばチップ外周部）にＮ+領域が形成されてなることも好ましい。このように構成すれば、半導体基体表面層の反転層がこのＮ+領域で止められるため、チャネル電流を低減することができる。
【００４３】
（１３）上記（１）乃至（５）のいずれかに記載の絶縁ゲート型バイポーラトランジスタにおいては、前記ホール多量注入構造をＰＮ接合とすることもできる。このように構成すれば、オン抵抗の低いＰＮ型のＩＧＢＴであっても、非能動領域に形成されたホール少量注入構造を有しているため、ターンオフ時間を短縮して高速スイッチング特性を向上させることができる。
【００４４】
（１４）上記（１３）に記載の絶縁ゲート型バイポーラトランジスタにおいては、前記半導体基体の他方の表面にはＰ+領域が部分的に形成されるとともに、前記半導体基体の他方の表面にはコレクタ電極を構成する金属の膜がさらに形成されていることにより、
前記Ｐ+領域が形成された領域にはホール多量注入構造が形成され、前記Ｐ+領域が形成されていない領域にはホール少量注入構造が形成されてなるように構成することが好ましい。
【００４５】
このように構成すれば、Ｐ+領域が形成されている領域にはＰＮ接合が形成され、Ｐ+領域が形成されていない領域にはＰＮ接合が形成されない。すなわち、Ｐ+領域が形成されている領域にはＰＮ接合からなるホール多量注入構造が形成され、Ｐ+領域が形成されていない領域にはＰＮ接合が形成されないためホール少量注入構造が形成されることになる。この結果、上述したように、オン抵抗を低く保ちながらさらにターンオフ時間を短縮して高速スイッチング特性の改善されたＩＧＢＴとすることができる。
【００４６】
（１５）上記（１３）に記載の絶縁ゲート型バイポーラトランジスタにおいては、前記半導体基体の他方の表面にはＰ+層が形成されるとともに、このＰ+層の厚さより深い孔を開けることによって下地の半導体基体が露出した凹部が形成され、前記半導体基体の他方の表面にはコレクタ電極を構成する金属の膜がさらに形成されていることにより、
前記凹部が形成されていない領域にはホール多量注入構造が形成され、前記凹部が形成された領域にはホール少量注入構造が形成されてなるように構成することが好ましい。
【００４７】
このように構成すれば、凹部が形成されていない領域にはＰＮ接合が形成され、凹部が形成されている領域にはＰＮ接合が形成されない。すなわち、凹部が形成されていない領域にはＰＮ接合からなるホール多量注入構造が形成され、凹部が形成されている領域にはＰＮ接合が形成されないためホール少量注入構造が形成されることになる。この結果、上述したように、オン抵抗を低く保ちながらさらにターンオフ時間を短縮して高速スイッチング特性の改善されたＩＧＢＴとすることができる。
【００４８】
上記（１４）又は（１５）に記載の絶縁ゲート型バイポーラトランジスタにおいては、前記コレクタ電極を構成する金属は、通常のＰＮ接合型ＩＧＢＴで用いられる金属、例えば、クロム、チタン、アルミニウムを好ましく用いることができる。
【００４９】
（１６）本発明の絶縁ゲート型バイポーラトランジスタの製造方法は、上記（７）に記載の絶縁ゲート型バイポーラトランジスタの製造方法であって、
（ａ）Ｎ-型の半導体基板を準備する半導体基板準備工程と、
（ｂ）この半導体基板の一方の表面に絶縁ゲートトランジスタを形成する絶縁ゲートトランジスタ形成工程と、
（ｃ）前記半導体基板の他方の表面側を表面加工することによって前記半導体基板を薄くしてＮ-型の半導体基体を形成する半導体基体形成工程と、
（ｄ）前記半導体基体の他方の表面にイオン注入法によって部分的にＮ+領域を形成するＮ+領域形成工程と、
（ｅ）前記半導体基体の他方の表面に、「前記半導体基体と接触することによりショットキー接合を形成しかつ前記Ｎ+領域と接触することによりオーミック接合を形成する金属」の膜を形成する金属膜形成工程と、を有することを特徴とする。
【００５０】
このため、本発明のＩＧＢＴの製造方法は、通常のショットキー接合型ＩＧＢＴの製造工程における金属膜形成工程の前に、半導体基体の他方の表面に部分的にＮ+領域を形成するＮ+領域形成工程を追加するだけの簡単な方法である。このように簡単な方法でありながら、オン抵抗を低く保ちながらさらにターンオフ時間を短縮して高速スイッチング特性の改善されたＩＧＢＴを製造することができる。
【００５１】
（１７）本発明の絶縁ゲート型バイポーラトランジスタの製造方法は、上記（８）に記載の絶縁ゲート型バイポーラトランジスタの製造方法であって、
（ａ）Ｎ-型の半導体基板を準備する半導体基板準備工程と、
（ｂ）この半導体基板の一方の表面に絶縁ゲートトランジスタを形成する絶縁ゲートトランジスタ形成工程と、
（ｃ）前記半導体基板の他方の表面側を表面加工することによって前記半導体基板を薄くしてＮ-型の半導体基体を形成する半導体基体形成工程と、
（ｄ）前記半導体基体の他方の表面にイオン注入法によってＮ+層を形成するＮ+層形成工程と、
（ｅ）前記半導体基体の他方の表面に、前記Ｎ+層の厚みより深い孔を部分的に開けて、凹部を形成する凹部形成工程と、
（ｆ）前記半導体基体の他方の表面に、「前記半導体基体と接触することによりショットキー接合を形成しかつ前記Ｎ+層と接触することによりオーミック接合を形成する金属」の膜を形成する金属膜形成工程と、を有することを特徴とする。
【００５２】
このため、本発明のＩＧＢＴの製造方法は、通常のショットキー接合型ＩＧＢＴの製造工程における金属膜形成工程の前に、半導体基体の他方の表面にＮ+層を形成するＮ+層形成工程と、このＮ+層の厚みより深い凹部を形成する凹部形成工程と、を追加するだけの簡単な方法である。このように簡単な方法でありながら、オン抵抗を低く保ちながらさらにターンオフ時間を短縮して高速スイッチング特性の改善されたＩＧＢＴを製造することができる。
【００５３】
上記（１７）に記載の絶縁ゲート型バイポーラトランジスタの製造方法においては、等方性エッチングによって前記凹部形成工程を行うことが好ましい。等方性エッチングによれば精度良く凹部を形成することができる。
上記（１７）に記載の絶縁ゲート型バイポーラトランジスタの製造方法においては、異方性エッチングによって前記凹部形成工程を行うことも好ましい。異方性エッチングによれば、深い凹部でも精度良く形成することができる。
上記（１７）に記載の絶縁ゲート型バイポーラトランジスタの製造方法においては、レーザー加工によって前記凹部形成工程を行うことも好ましい。レーザー加工によれば、生産性良く凹部を形成することができる。
【００５４】
（１８）本発明の絶縁ゲート型バイポーラトランジスタの製造方法は、上記（９）に記載の絶縁ゲート型バイポーラトランジスタの製造方法であって、
（ａ）Ｎ-型の半導体基板を準備する半導体基板準備工程と、
（ｂ）この半導体基板の一方の表面に絶縁ゲートトランジスタを形成する絶縁ゲートトランジスタ形成工程と、
（ｃ）前記半導体基板の他方の表面側を表面加工することによって前記半導体基板を薄くしてＮ-型の半導体基体を形成する半導体基体形成工程と、
（ｄ）前記半導体基体の他方の表面にイオン注入によってＮ+層を形成するＮ+層形成工程と、
（ｅ）前記半導体基体の他方の表面に、「前記半導体基体を構成する材料と合金化して前記半導体基体とショットキー接合を形成しかつ前記Ｎ+層と接触することによりオーミック接合を形成する金属」の膜を形成する金属膜形成工程と、
（ｆ）前記金属膜を部分的に加熱することによって、前記金属膜と前記Ｎ+層と前記半導体基体とを部分的に合金化させる合金化工程と、を有することを特徴とする。
【００５５】
このため、本発明のＩＧＢＴの製造方法は、通常のショットキー接合型ＩＧＢＴの製造工程における金属膜形成工程の後に、半導体基体の他方の表面にＮ+層を形成するＮ+層形成工程と、金属膜とＮ+層と半導体基体とを部分的に合金化させる合金化工程と、を追加するだけの簡単な方法である。このように簡単な方法でありながら、オン抵抗を低く保ちながらさらにターンオフ時間を短縮して高速スイッチング特性の改善されたＩＧＢＴを製造することができる。
【００５６】
上記（１８）に記載の絶縁ゲート型バイポーラトランジスタの製造方法においては、レーザー照射によって前記合金化工程を行うことが好ましい。レーザー照射によれば、生産性良く、合金化工程を行うことができる。
【００５７】
（１９）本発明の絶縁ゲート型バイポーラトランジスタの製造方法は、上記（１０）に記載の絶縁ゲート型バイポーラトランジスタの製造方法であって、
（ａ）Ｎ-型の半導体基板を準備する半導体基板準備工程と、
（ｂ）この半導体基板の一方の表面に絶縁ゲートトランジスタを形成する絶縁ゲートトランジスタ形成工程と、
（ｃ）前記半導体基板の他方の表面側を表面加工することによって前記半導体基板を薄くしてＮ-型の半導体基体を形成する半導体基体形成工程と、
（ｄ）前記半導体基体の他方の表面に、「この半導体基体と接触することによりショットキー接合を形成する第１の金属」の膜を部分的に形成する第１の金属膜工程と、
（ｅ）前記半導体基体の他方の表面に、「前記第１の金属よりも仕事関数の低い第２の金属」の膜をさらに形成する第２の金属膜形成工程と、を有することを特徴とする。
【００５８】
このため、本発明のＩＧＢＴの製造方法は、通常のショットキー接合型ＩＧＢＴの製造工程における金属膜形成工程において、第１の金属膜を全面に形成するのに代えて、第１の金属膜を部分的に形成するだけの簡単な方法である。このように簡単な方法でありながら、オン抵抗を低く保ちながらさらにターンオフ時間を短縮して高速スイッチング特性の改善されたＩＧＢＴを製造することができる。
【００５９】
（２０）本発明の絶縁ゲート型バイポーラトランジスタの製造方法は、上記（１１）に記載の絶縁ゲート型バイポーラトランジスタの製造方法であって、
（ａ）Ｎ-型の半導体基板を準備する半導体基板準備工程と、
（ｂ）この半導体基板の一方の表面に絶縁ゲートトランジスタを形成する絶縁ゲートトランジスタ形成工程と、
（ｃ）前記半導体基板の他方の表面側を表面加工することによって前記半導体基板を薄くしてＮ-型の半導体基体を形成する半導体基体形成工程と、
（ｄ）前記半導体の他方の表面を部分的に粗面化する粗面化工程と、
（ｅ）前記半導体基体の他方の表面に、「前記半導体基体と接触することによりショットキー接合を形成する金属」の膜を形成する金属膜形成工程と、を有することを特徴とする。
【００６０】
このため、本発明のＩＧＢＴの製造方法は、通常のショットキー接合型ＩＧＢＴの製造工程における金属膜形成工程の前に、半導体の他方の表面を部分的に粗面化する粗面化工程を追加するだけの簡単な方法である。このように簡単な方法でありながら、オン抵抗を低く保ちながらさらにターンオフ時間を短縮して高速スイッチング特性の改善されたＩＧＢＴを製造することができる。
【００６１】
上記（２０）に記載の絶縁ゲート型バイポーラトランジスタの製造方法においては、（ｃ）の半導体基体形成工程と（ｄ）の粗面化工程とを連続して実施することもできる。
【００６２】
（２１）本発明の絶縁ゲート型バイポーラトランジスタの製造方法は、上記（１０）に記載の絶縁ゲート型バイポーラトランジスタを製造する方法であって、
（ａ）Ｎ-型の半導体基板を準備する半導体基板準備工程と、
（ｂ）この半導体基板の一方の表面に絶縁ゲートトランジスタを形成する絶縁ゲートトランジスタ形成工程と、
（ｃ）前記半導体基板の他方の表面側を表面加工することによって前記半導体基板を薄くしてＮ-型の半導体基体を形成する半導体基体形成工程と、
（ｄ）前記半導体基体の他方の表面外周部における所定領域にイオン注入法によってＰ領域を形成するＰ領域形成工程と、
（ｅ）前記半導体基体の他方の表面外周部に絶縁膜を形成する絶縁膜形成工程と、
（ｆ）前記半導体基体の他方の表面に、「この半導体基体と接触することによりショットキー接合を形成する第１の金属」の膜を部分的に形成するとともに、「前記第１の金属よりも仕事関数の低い第２の金属」の膜をさらに形成する工程を含むドレイン電極形成工程と、
（ｇ）前記外周部の外側端部において前記ドレイン電極を除去するドレイン電極部分除去工程と、を有することを特徴とする。
【００６３】
このため、上記（１９）に記載の絶縁ゲート型バイポーラトランジスタの製造方法における金属膜形成工程の前に、半導体基体の他方の表面外周部における所定領域にイオン注入法によってＰ領域を形成するＰ領域形成工程と、半導体基体の他方の表面外周部に絶縁膜を形成する絶縁膜形成工程とを追加するとともに、上記（１９）に記載の絶縁ゲート型バイポーラトランジスタの製造方法における金属膜形成工程を含むドレイン電極形成工程の後に、外周部の外側端部においてドレイン電極を除去するドレイン電極部分除去工程を追加するだけの簡単な方法である。このように簡単な方法でありながら、上記（１９）に記載の絶縁ゲート型バイポーラトランジスタの製造方法の効果に加えて、以下の効果を有する。
すなわち、ウエハをダイシングしてチップ化する際に、ドレイン電極を構成する金属がチップ側面（ダイシング面）にまわり込んでしまうことを確実に防止することができるため、極めてリークの少ないＩＧＢＴを製造することができる。また、半導体基体の他方の表面外周部に形成されたＰ領域の作用により、誤ってソース端子とドレイン端子の間に逆極性の電圧を印加してしまったときにも耐圧を確保することができ素子の破壊を防止することができる。いわゆる逆接保護機能に優れたＩＧＢＴとなる。そのうえ、このＰ領域とドレイン電極とは接触していないので、通常のＰＮ接合型のＩＧＢＴを構成する部分がない。このため、ターンオフ時間が長くなることによるスイッチング損失の増大もない。
【００６４】
（２２）本発明の絶縁ゲート型バイポーラトランジスタの製造方法は、上記（１１）に記載の絶縁ゲート型バイポーラトランジスタを製造する方法であって、
（ａ）Ｎ-型の半導体基板を準備する半導体基板準備工程と、
（ｂ）この半導体基板の一方の表面に絶縁ゲートトランジスタを形成する絶縁ゲートトランジスタ形成工程と、
（ｃ）前記半導体基板の他方の表面側を表面加工することによって前記半導体基板を薄くしてＮ-型の半導体基体を形成する半導体基体形成工程と、
（ｄ）前記半導体基体の他方の表面外周部における所定領域にイオン注入法によってＰ領域を形成するＰ領域形成工程と、
（ｅ）前記半導体の他方の表面を部分的に粗面化する粗面化工程と、
（ｆ）前記半導体基体の他方の表面外周部に絶縁膜を形成する絶縁膜形成工程と、
（ｇ）前記半導体基体の他方の表面に、「前記半導体基体と接触することによりショットキー接合を形成する金属」の膜を形成する工程を含むドレイン電極形成工程と、
（ｈ）前記外周部の外側端部において前記ドレイン電極を除去するドレイン電極部分除去工程と、を有することを特徴とする。
【００６５】
このため、上記（２０）に記載の絶縁ゲート型バイポーラトランジスタの製造方法における金属膜形成工程の前に、半導体基体の他方の表面外周部における所定領域にイオン注入法によってＰ領域を形成するＰ領域形成工程と、半導体基体の他方の表面に部分的に絶縁膜を形成する絶縁膜形成工程とを追加するとともに、上記（２０）に記載の絶縁ゲート型バイポーラトランジスタの製造方法における金属膜形成工程を含むドレイン電極形成工程の後に、外周部の外側端部においてドレイン電極を除去するドレイン電極部分除去工程を追加するだけの簡単な方法である。このように簡単な方法でありながら、上記（２０）に記載の絶縁ゲート型バイポーラトランジスタの製造方法が有する効果に加えて、以下の効果を有する。
すなわち、ウエハをダイシングしてチップ化する際に、ドレイン電極を構成する金属がチップ側面（ダイシング面）にまわり込んでしまうことを確実に防止することができるため、極めてリークの少ないＩＧＢＴを製造することができる。また、半導体基体の他方の表面外周部に形成されたＰ領域の作用により、誤ってソース端子とドレイン端子の間に逆極性の電圧を印加してしまったときにも耐圧を確保することができ素子の破壊を防止することができる。いわゆる逆接保護機能に優れたＩＧＢＴとなる。そのうえ、このＰ領域とドレイン電極とは接触していないので、通常のＰＮ接合型のＩＧＢＴを構成する部分がない。このため、ターンオフ時間が長くなることによるスイッチング損失の増大もない。
【００６６】
（２３）本発明の絶縁ゲート型バイポーラトランジスタの製造方法は、上記（１４）に記載の絶縁ゲート型バイポーラトランジスタの製造方法であって、
（ａ）Ｎ-型の半導体基板を準備する半導体基板準備工程と、
（ｂ）この半導体基板の一方の表面に絶縁ゲートトランジスタを形成する絶縁ゲートトランジスタ形成工程と、
（ｃ）前記半導体基板の他方の表面側を表面加工することによって前記半導体基板を薄くしてＮ-型の半導体基体を形成する半導体基体形成工程と、
（ｄ）前記半導体基体の他方の表面にイオン注入法によって部分的にＰ+領域を形成するＰ+領域形成工程と、
（ｅ）前記半導体基体の他方の表面に、コレクタ電極を構成する金属の膜を形成する金属膜形成工程と、を有することを特徴とする。
【００６７】
このため、本発明のＩＧＢＴの製造方法は、通常のショットキー接合型ＩＧＢＴの製造工程における金属膜形成工程の前に、半導体基体の他方の表面に部分的にＰ+領域を形成するＰ+領域形成工程を追加するだけの簡単な方法である。このように簡単な方法でありながら、オン抵抗を低く保ちながらさらにターンオフ時間を短縮して高速スイッチング特性の改善されたＩＧＢＴを製造することができる。
【００６８】
（２４）本発明の絶縁ゲート型バイポーラトランジスタの製造方法は、上記（１５）に記載の絶縁ゲート型バイポーラトランジスタの製造方法であって、
（ａ）Ｎ-型の半導体基板を準備する半導体基板準備工程と、
（ｂ）この半導体基板の一方の表面に絶縁ゲートトランジスタを形成する絶縁ゲートトランジスタ形成工程と、
（ｃ）前記半導体基板の他方の表面側を表面加工することによって前記半導体基板を薄くしてＮ-型の半導体基体を形成する半導体基体形成工程と、
（ｄ）前記半導体基体の他方の表面にイオン注入法によってＰ+層を形成するＰ+層形成工程と、
（ｅ）前記半導体基体の他方の表面に、前記Ｐ+層の厚みより深い孔を部分的に開けて、凹部を形成する凹部形成工程と、
（ｆ）前記半導体基体の他方の表面に、コレクタ電極を構成する金属の膜を形成する金属膜形成工程と、を有することを特徴とする。
【００６９】
このため、本発明のＩＧＢＴの製造方法は、通常のショットキー接合型ＩＧＢＴの製造工程における金属膜形成工程の前に、前記半導体基体の他方の表面にＰ+層を形成するＰ+層形成工程と、このＰ+層の厚みより深い凹部を形成する凹部形成工程と、を追加するだけの簡単な方法である。このように簡単な方法でありながら、オン抵抗を低く保ちながらさらにターンオフ時間を短縮して高速スイッチング特性の改善されたＩＧＢＴを製造することができる。
【００７０】
上記（２４）に記載の絶縁ゲート型バイポーラトランジスタの製造方法においては、等方性エッチングによって前記凹部形成工程を行うことが好ましい。等方性エッチングによれば精度良く凹部を形成することができる。
上記（２４）に記載の絶縁ゲート型バイポーラトランジスタの製造方法においては、異方性エッチングによって前記凹部形成工程を行うことも好ましい。異方性エッチングによれば、深い凹部でも精度良く形成することができる。
上記（２４）に記載の絶縁ゲート型バイポーラトランジスタの製造方法においては、レーザー加工によって前記凹部形成工程を行うことも好ましい。レーザー加工によれば、生産性良く凹部を形成することができる。
【００７１】
なお、上記（１６）乃至（２４）のいずれかに記載の絶縁ゲート型バイポーラトランジスタの製造方法においては、半導体基体形成工程における表面加工の方法としては、研削及び研磨、研削及びＣＭＰ、研削及びエッチング、並びにエッチングの方法などを好ましく用いることができる。
【００７２】
また、上記（１６）乃至（２４）のいずれかに記載の絶縁ゲート型バイポーラトランジスタの製造方法においては、（ａ）〜（ｅ）（又は（ａ）〜（ｆ）、（ａ）〜（ｇ）若しくは（ａ）〜（ｈ））の順序で工程を実施するのが好ましいが、必ずしもこの順序で工程を実施する必要はない。例えば、（ｂ）の絶縁ゲートトランジスタ形成工程のうちの一工程（例：ソース電極形成工程）又は二工程以上を（ｃ）工程以降に実施することもできる。
【００７３】
【発明の実施の形態】
以下、図面を用いて、本発明の実施の形態を詳しく説明する。
【００７４】
（実施形態１）
図１は、本発明の実施形態１に係るＩＧＢＴの断面図を示す図である。図１は従来のＩＧＢＴ９１０の断面図である図３０に対応している。また、図２は、実施形態１のＩＧＢＴの裏面構造を示す図である。図１及び図２を参照しながら、実施形態１のＩＧＢＴ１１０を説明する。
【００７５】
実施形態１に係るＩＧＢＴ１１０は、Ｎ-型の半導体基体１１４の素子面に、能動領域ＡＲと、この能動領域ＡＲの両側に形成された固定電位拡散領域ＤＲと、チップ周囲に配置されたガードリング領域ＧＲと、中央部に配置されたゲートパッド領域ＧＰが形成されており、従来のＩＧＢＴ９１０と同じである。なお、図１においては、素子面上に形成されている絶縁膜や電極などは省略されている。また、実施形態１に係るＩＧＢＴ１１０は、その裏面全面に渡って、半導体基体に接する方から白金層、モリブデン層、チタン層、ニッケル層、銀層が積層された構造を有するドレイン電極が形成されており、この点についても従来のＩＧＢＴ９１０と同じである。
【００７６】
しかしながら、実施形態１に係るＩＧＢＴ１１０は、以下の点で、従来のＩＧＢＴ９１０と異なっている。すなわち、従来のＩＧＢＴ９１０では、Ｎ-型の半導体基体９１４の裏面はすべてＮ-基体のままであるのに対して、実施形態１に係るＩＧＢＴ１１０では、Ｎ-型の半導体基体１１４の裏面には、能動領域ＡＲに対応する領域を除いた非能動領域（ガードリング領域ＧＲとゲートパッド領域ＧＰと固定電位拡散領域ＤＲ）に対応する領域にＮ+領域が形成されている。すなわち、実施形態に係るＩＧＢＴ１１０においては、図２の斜線のハッチングが施されている領域にのみＮ+領域が形成されている。
【００７７】
このため、能動領域ＡＲに対応する領域においては、Ｎ+領域が形成されていないため、ドレイン電極を構成する白金と半導体基体とが直接接触して、従来のＩＧＢＴと同様に、ショットキー接合が形成される。一方、非能動領域に対応する領域においては、ドレイン電極を構成する白金とＮ+領域とが接触するため、従来のＩＧＢＴの場合とは異なり、オーミック接触が形成される。このため、Ｎ+領域が形成されていない領域にはショットキー接合からなるホール多量注入構造が形成され、Ｎ+領域が形成されている領域にはオーミック接合からなるホール少量注入構造が形成されることになる。
【００７８】
その結果、実施形態１に係るＩＧＢＴでは、非能動領域に対応した領域にホール少量注入構造が形成されているため、従来のＩＧＢＴと比較すればホールの注入量がさらに抑制されている。このため、ターンオフ時におけるホールの残存量が基準値以下になるまでの時間が短縮される結果、ターンオフ時間が短縮されている。一方、ターンオン時には、能動領域に対応した領域に形成されているホール多量注入構造からのホール注入によって伝導度変調が起こるので、オン抵抗は低く保たれている。このため、実施形態１に係るＩＧＢＴ１１０は、オン抵抗を低く保ちながらターンオフ時間を短縮して高速スイッチング特性の改善されたＩＧＢＴである。
【００７９】
図３及び図４は、実施形態１に係るＩＧＢＴ１１０の製造工程を示す図である。図４及び図５を参照しながら、実施形態１に係るＩＧＢＴの製造方法を説明する。
（ａ）半導体基板準備工程
まず、Ｎ-型の半導体基板１０８を準備する。
（ｂ）絶縁ゲートトランジスタ形成工程
次に、ＤＳＡ法などを用いて、半導体基板１０８の素子面の能動領域ＡＲに絶縁ゲートトランジスタを形成する。
（ｃ）半導体基体形成工程
次に、半導体基板１０８の裏面側を研削及び研磨することによって半導体基板を薄くしてＮ-型の半導体基体１１４を形成する。
（ｄ）Ｎ+領域形成工程
次に、半導体基体１１４の裏面の非能動領域（ガードリング領域ＧＲ、ゲートパッド領域ＧＰ、固定電位拡散領域ＤＲ）に対応する領域に、イオン注入法によって砒素などのＮ型不純物を高濃度で打ち込み、その後高速熱アニール（ＲＴＡ）によって不純物を活性化させ、Ｎ+領域１３２を形成する。
（ｅ）金属膜形成工程
次に、半導体基体１１４の裏面に、白金、モリブデン、チタン、ニッケル、銀の薄膜を順次積層させてドレイン電極１３０を形成する。
【００８０】
上記製造工程を経て、図１に示したような実施形態１に係るＩＧＢＴ１１０が得られた。このように、この製造方法は、通常のショットキー接合型のＩＧＢＴの製造工程における金属膜形成工程の前に、所定領域にＮ+領域を形成する工程を加えるだけの簡単な方法である。このように簡単な方法でありながら、オン抵抗を低く保ちながらさらにターンオフ時間を短縮して高速スイッチング特性の改善されたＩＧＢＴを製造することができる。
【００８１】
なお、図２においては、ガードリング領域ＧＲ、ゲートパッド領域ＧＰ及び固定電位拡散領域ＤＲに対応して、Ｎ+領域を形成したが、図５に示したように、Ｎ+領域の周囲を鋸刃状にすることで、能動領域の一部にもＮ+領域を形成するとともに、非能動領域の一部にもＮ+領域を形成しないようにすることもできる。こうすれば、素子面と裏面とのパターンずれがあってもＩＧＢＴのオン抵抗とスイッチング特性に及ぼす影響を少なくすることができる。また、図６に示したように、ゲートパッド領域に対応する領域にはＮ+領域を形成しないようにすることもできる。
【００８２】
（実施形態２）
図７は、本発明の実施形態２に係るＩＧＢＴの断面図を示す図である。図７に示されるように、実施形態２に係るＩＧＢＴの素子面における構造は、実施形態１に係るＩＧＢＴと同じである。実施形態２に係るＩＧＢＴが実施形態１に係るＩＧＢＴと異なっているのは、裏面の構造である。すなわち、実施形態１に係るＩＧＢＴでは、Ｎ-型の半導体基体１１４の裏面には、非能動領域に対応してＮ+領域が形成されているのに対して、実施形態２に係るＩＧＢＴでは、半導体基体の裏面全面にＮ+層１３４が形成されるとともに、このＮ+層１３４の厚さより深い孔を開けることによって下地の半導体基体が露出した凹部１３６が形成されている。すなわち、図２の斜線のハッチングが施されていない領域にのみ凹部１３６が形成されている。
【００８３】
このため、能動領域ＡＲに対応する領域においては、凹部１３６が形成されているため、ドレイン電極１３０を構成する白金と半導体基体１１４とが直接接触して、従来のＩＧＢＴと同様に、ショットキー接合が形成される。一方、非能動領域に対応する領域においては、ドレイン電極１３０を構成する白金とＮ+層１３４とが接触するため、従来のＩＧＢＴの場合とは異なり、オーミック接触が形成される。このため、凹部１３６が形成されている領域にはショットキー接合からなるホール多量注入構造が形成され、凹部１３６が形成されていない領域にはオーミック接合からなるホール少量注入構造が形成されることになる。
【００８４】
その結果、実施形態２に係るＩＧＢＴ１１０では、実施形態１に係るＩＧＢＴと同様に、非能動領域に対応した領域にホール少量注入構造が形成されているため、従来のＩＧＢＴと比較すればホールの注入量がさらに抑制されている。このため、ターンオフ時におけるホールの残存量が基準値以下になるまでの時間が短縮される結果、ターンオフ時間が短縮されている。一方、ターンオン時には、能動領域に対応した領域に形成されているホール多量注入構造からのホール注入によって伝導度変調が起こるので、オン抵抗は低く保たれている。このため、実施形態２に係るＩＧＢＴ１１０は、オン抵抗を低く保ちながらさらにターンオフ時間を短縮して高速スイッチング特性の改善されたＩＧＢＴである。
【００８５】
図８は、実施形態２に係るＩＧＢＴ１１０の製造工程を示す図である。図８を参照しながら、実施形態２に係るＩＧＢＴの製造方法を説明する。なお、（ａ）〜（ｃ）までの工程は、実施形態１の場合と同じである。
（ａ）半導体基板準備工程
まず、Ｎ-型の半導体基板１０８を準備する。
（ｂ）絶縁ゲートトランジスタ形成工程
次に、ＤＳＡ法などを用いて、半導体基板１０８の素子面の能動領域ＡＲに絶縁ゲートトランジスタを形成する。
（ｃ）半導体基体形成工程
次に、半導体基板１０８の裏面側を研削及び研磨することによって半導体基板を薄くしてＮ-型の半導体基体１１４を形成する。
（ｄ）Ｎ+層形成工程
次に、半導体基体１１４の裏面全面にイオン注入法によって砒素などのＮ型不純物を高濃度で打ち込み、その後高速熱アニール（ＲＴＡ）によって不純物を活性化させ、Ｎ+層１３４を形成する。
（ｅ）凹部形成工程
次に、前記半導体基体の他方の表面に、等方性エッチングを用いて、前記Ｎ+層の厚みより深い孔を部分的に開けて、能動領域ＡＲに対応する領域に凹部１３６を形成する。
（ｆ）金属膜形成工程
次に、半導体基体１１４の裏面に、白金、モリブデン、チタン、ニッケル、銀の薄膜を順次積層させてドレイン電極１３０を形成する。
【００８６】
上記製造工程を経て、図７に示したような実施形態２に係るＩＧＢＴ１１０が得られた。このように、この製造方法は、通常のショットキー接合型のＩＧＢＴの製造工程における金属膜形成工程の前に、半導体基体の他方の表面にＮ+層を形成するＮ+層形成工程と、このＮ+層の厚みより深い凹部を形成する凹部形成工程と、を追加するだけの簡単な方法である。このように簡単な方法でありながら、オン抵抗を低く保ちながらさらにターンオフ時間を短縮して高速スイッチング特性の改善されたＩＧＢＴを製造することができる。
【００８７】
（実施形態３）
図９は、本発明の実施形態３に係るＩＧＢＴの断面図を示す図である。図９に示されるように、実施形態３に係るＩＧＢＴの素子面における構造は、実施形態１に係るＩＧＢＴと同じである。実施形態３に係るＩＧＢＴが実施形態１に係るＩＧＢＴと異なっているのは、裏面の構造である。すなわち、実施形態１に係るＩＧＢＴでは、Ｎ-型の半導体基体１１４の裏面には、非能動領域に対応してＮ+領域が形成されているのに対して、実施形態３に係るＩＧＢＴでは、半導体基体の裏面全面にＮ+層１３４と「半導体基体を構成する材料と合金化して半導体基体とショットキー接合を形成しかつＮ+層と接触することによりオーミック接合を形成する金属」の膜が形成されているとともに、この金属の膜とＮ+層と半導体基体とが合金化された領域が部分的に形成されている。
【００８８】
「半導体基体を構成する材料と合金化して半導体基体とショットキー接合を形成しかつＮ+層と接触することによりオーミック接合を形成する金属」の膜としては、白金、モリブデン、チタン、ニッケル、銀の薄膜を順次積層させた積層膜を用いている。この積層膜がドレイン電極１３０となる。
【００８９】
このため、能動領域ＡＲに対応する領域においては、合金部１３８が形成されているため、この合金と半導体基体１１４とが接触してショットキー接合が形成される。一方、非能動領域に対応する領域においては、ドレイン電極１３０を構成する白金とＮ+層１３４とが接触するためオーミック接触が形成される。このため、合金部１３８が形成されている領域にはショットキー接合からなるホール多量注入構造が形成され、合金部１３８が形成されていない領域にはオーミック接合からなるホール少量注入構造が形成されることになる。
【００９０】
その結果、実施形態３に係るＩＧＢＴでは、実施形態１に係るＩＧＢＴと同様に、非能動領域に対応した領域にホール少量注入構造が形成されているため、従来のＩＧＢＴと比較すればホールの注入量がさらに抑制されている。このため、ターンオフ時におけるホールの残存量が基準値以下になるまでの時間が短縮される結果、ターンオフ時間が短縮されている。一方、ターンオン時には、能動領域に対応した領域に形成されているホール多量注入構造からのホール注入によって伝導度変調が起こるので、オン抵抗は低く保たれている。このため、実施形態３に係るＩＧＢＴ１１０は、オン抵抗を低く保ちながらさらにターンオフ時間を短縮して高速スイッチング特性の改善されたＩＧＢＴである。
【００９１】
図１０は、実施形態３に係るＩＧＢＴ１１０の製造工程を示す図である。図１０を参照しながら、実施形態３に係るＩＧＢＴの製造方法を説明する。なお、この（ａ）〜（ｃ）までの工程は、実施形態１と同じである。
（ａ）半導体基板準備工程
まず、Ｎ-型の半導体基板１０８を準備する。
（ｂ）絶縁ゲートトランジスタ形成工程
次に、ＤＳＡ法などを用いて、半導体基板１０８の素子面の能動領域ＡＲに絶縁ゲートトランジスタを形成する。
（ｃ）半導体基体形成工程
次に、半導体基板１０８の裏面側を研削及び研磨することによって半導体基板を薄くしてＮ-型の半導体基体１１４を形成する。
（ｄ）Ｎ+層形成工程
次に、半導体基体１１４の裏面全面にイオン注入法によって砒素などのＮ型不純物を高濃度で打ち込み、その後高速熱アニール（ＲＴＡ）によって不純物を活性化させ、Ｎ+層１３４を形成する。
（ｅ）金属膜形成工程
次に、半導体基体１１４の裏面に、白金、モリブデン、チタン、ニッケル、銀の薄膜を順次積層させてドレイン電極１３０を形成する。
（ｆ）合金化工程
次に、ドレイン電極を構成する金属膜を、レーザー照射によって部分的に加熱することによって、金属膜とＮ+層と半導体基体とを部分的に合金化させる。
【００９２】
上記製造工程を経て、図９に示したような実施形態３に係るＩＧＢＴ１１０が得られた。このように、この製造方法は、通常のショットキー接合型ＩＧＢＴの製造工程における金属膜形成工程の前後に、半導体基体の裏面に部分的にＮ+領域を形成するＮ+領域を形成する工程と、金属膜とＮ+層と半導体基体とを部分的に合金化させる合金化工程と、を追加するだけの簡単な方法である。このように簡単な方法でありながら、オン抵抗を低く保ちながらさらにターンオフ時間を短縮して高速スイッチング特性の改善されたＩＧＢＴを製造することができる。
【００９３】
（実施形態４）
図１１は、本発明の実施形態４に係るＩＧＢＴの断面図を示す図である。図１１に示されるように、実施形態４に係るＩＧＢＴの素子面における構造は、実施形態１に係るＩＧＢＴと同じである。実施形態４に係るＩＧＢＴが実施形態１に係るＩＧＢＴと異なっているのは、裏面の構造である。すなわち、実施形態１に係るＩＧＢＴでは、Ｎ-型の半導体基体１１４の裏面には、非能動領域に対応してＮ+領域が形成されているのに対して、実施形態４に係るＩＧＢＴでは、Ｎ-型の半導体基体１１４の裏面には「半導体基体と接触することによりショットキー接合を形成する第１の金属１４０」の膜が部分的に形成されているとともに、第１の金属よりも仕事関数の低い第２の金属１４２が第１の金属の膜が形成されていない部分に形成されている。
【００９４】
この実施形態４においては、第１の金属としては白金を、第２の金属としてはモリブデンを用いている。
【００９５】
このため、能動領域ＡＲに対応する領域においては、第１の金属１４０である白金と半導体基体１１４とが接触してショットキー接合が形成される。一方、非能動領域に対応する領域においても、第２の金属１４２であるモリブデンと半導体基体１１４とが接触するためショットキー接合が形成されるが、モリブデンは白金に比べて仕事関数が低いため、ショットキー接合におけるバリアが高くなり、ホール注入が抑制されることになる。このため、第１の金属１４０が形成されている領域にはホール多量注入構造が形成され、第２の金属１４２が形成されている領域にはホール少量注入構造が形成されることになる。
【００９６】
その結果、実施形態４に係るＩＧＢＴでは、実施形態１に係るＩＧＢＴと同様に、非能動領域に対応した領域にホール少量注入構造が形成されているため、従来のＩＧＢＴと比較すればホールの注入量がさらに抑制されている。このため、ターンオフ時におけるホールの残存量が基準値以下になるまでの時間が短縮される結果、ターンオフ時間が短縮されている。一方、ターンオン時には、能動領域に対応した領域に形成されているホール多量注入構造からのホール注入によって伝導度変調が起こるので、オン抵抗は低く保たれている。このため、実施形態４に係るＩＧＢＴ１１０は、オン抵抗を低く保ちながらさらにターンオフ時間を短縮して高速スイッチング特性の改善されたＩＧＢＴである。
【００９７】
図１２は、実施形態４に係るＩＧＢＴ１１０の製造工程を示す図である。図１２を参照しながら、実施形態４に係るＩＧＢＴの製造方法を説明する。なお、（ａ）〜（ｃ）までの工程は、実施形態１と同じである。
（ａ）半導体基板準備工程
まず、Ｎ-型の半導体基板１０８を準備する。
（ｂ）絶縁ゲートトランジスタ形成工程
次に、ＤＳＡ法などを用いて、半導体基板１０８の素子面の能動領域ＡＲに絶縁ゲートトランジスタを形成する。
（ｃ）半導体基体形成工程
次に、半導体基板１０８の裏面側を研削及び研磨することによって半導体基板を薄くしてＮ-型の半導体基体１１４を形成する。
（ｄ）第１の金属膜形成工程
次に、半導体基体の裏面に、「半導体基体と接触することによりショットキー接合を形成する第１の金属」である白金の膜１４０を部分的に形成する。
（ｅ）第２の金属膜形成工程
次に、半導体基体の裏面に、「第１の金属よりも仕事関数の低い第２の金属」であるモリブデンの膜１４２をさらに形成し、その後、チタン、ニッケル、銀の薄膜１４４、１４６、１４８を順次積層させてドレイン電極１３０を形成する。
【００９８】
上記製造工程を経て、図１１に示したような実施形態４に係るＩＧＢＴ１１０が得られた。このように、この製造方法は、通常のショットキー接合型ＩＧＢＴの製造工程における金属膜形成工程において、第１の金属膜を部分的に形成した後、第２の金属膜及び必要な薄膜を積層するだけの簡単な方法である。このように簡単な方法でありながら、オン抵抗を低く保ちながらさらにターンオフ時間を短縮して高速スイッチング特性の改善されたＩＧＢＴを製造することができる。
【００９９】
（実施形態５）
図１３は、本発明の実施形態５に係るＩＧＢＴの断面図を示す図である。図１３に示されるように、実施形態５に係るＩＧＢＴの素子面における構造は、実施形態１に係るＩＧＢＴと同じである。実施形態５に係るＩＧＢＴが実施形態１に係るＩＧＢＴと異なっているのは、裏面の構造である。すなわち、実施形態１に係るＩＧＢＴでは、Ｎ-型の半導体基体１１４の裏面には、非能動領域に対応してＮ+領域が形成されているのに対して、実施形態５に係るＩＧＢＴでは、この半導体基体の裏面には非能動領域に対応して粗面化されており、この半導体基体の裏面には「この半導体基体と接触することによりショットキー接合を形成する金属」の膜がさらに形成されている。
【０１００】
この実施形態５において、「この半導体基体と接触することによりショットキー接合を形成する金属」の膜としては、白金、モリブデン、チタン、ニッケル、銀の薄膜を順次積層させた積層膜を用いている。
【０１０１】
このため、能動領域ＡＲに対応する領域においては、粗面１５０が形成されておらず平坦面１５１となっているため、ドレイン電極１３０を構成する白金と半導体基体１１４とがそのまま接触して通常のショットキー接合が形成される。一方、非能動領域に対応する領域においては、粗面１５０が形成されているため、ショットキー接合近傍に不純物準位が付与されることになる。そして、この不純物準位がいわゆるライフタイムキラーとして働くため、通常のショットキー接合の場合よりもホール注入が抑制されることになる。このため、粗面化されていない領域にはホール多量注入構造が形成され、粗面化されている領域にはホール少量注入構造が形成される。このため、粗面１５０が形成されている領域にはショットキー接合からなるホール多量注入構造が形成され、粗面１５０が形成されていない領域にはショットキー接合近傍に不純物準位が付与されることによるホール少量注入構造が形成されることになる。
【０１０２】
その結果、実施形態５に係るＩＧＢＴでは、実施形態１に係るＩＧＢＴと同様に、非能動領域に対応した領域にホール少量注入構造が形成されているため、従来のＩＧＢＴと比較すればホールの注入量がさらに抑制されている。このため、ターンオフ時におけるホールの残存量が基準値以下になるまでの時間が短縮される結果、ターンオフ時間が短縮されている。一方、ターンオン時には、能動領域に対応した領域に形成されているホール多量注入構造からのホール注入によって伝導度変調が起こるので、オン抵抗は低く保たれている。このため、実施形態５に係るのＩＧＢＴ１１０は、オン抵抗を低く保ちながらさらにターンオフ時間を短縮して高速スイッチング特性の改善されたＩＧＢＴである。
【０１０３】
図１４は、実施形態５に係るＩＧＢＴ１１０の製造工程を示す図である。図１４を参照しながら、実施形態５に係るＩＧＢＴの製造方法を説明する。なお、（ａ）〜（ｃ）までの工程は、実施形態１と同じである。
（ａ）半導体基板準備工程
まず、Ｎ-型の半導体基板１０８を準備する。
（ｂ）絶縁ゲートトランジスタ形成工程
次に、ＤＳＡ法などを用いて、半導体基板１０８の素子面の能動領域ＡＲに絶縁ゲートトランジスタを形成する。
（ｃ）半導体基体形成工程
次に、半導体基板１０８の裏面側を研削及び研磨することによって半導体基板を薄くしてＮ-型の半導体基体１１４を形成する。
（ｄ）粗面化工程
次に、半導体基体１１４の裏面を部分的に粗面化して、他方の表面を部分的に粗面化する。
（ｅ）金属膜形成工程
次に、半導体基体１１４の裏面に、白金、モリブデン、チタン、ニッケル、銀の薄膜を順次積層させてドレイン電極１３０を形成する。
【０１０４】
上記製造工程を経て、図１３に示したような実施形態５に係るＩＧＢＴ１１０が得られた。このように、この製造方法は、通常のショットキー接合型ＩＧＢＴの製造工程における金属膜形成工程の前に、半導体基体の裏面を部分的に粗面化する粗面化工程を追加するだけの簡単な方法である。このように簡単な方法でありながら、オン抵抗を低く保ちながらさらにターンオフ時間を短縮して高速スイッチング特性の改善されたＩＧＢＴを製造することができる。
【０１０５】
なお、上記（ｄ）の粗面化工程は、半導体基体の裏面にレジストを介して微粒子を吹き付けることによって、レジスト開口部のみを粗面化する方法により行った。実施形態５における粗面化は、この方法の他に、以下の方法などでも可能である。
まず、上記（ｃ）の半導体基体形成工程においてグラインダにより研削を行った後にライトエッチングを行い半導体基体裏面全体に粗面を形成する。
次に、最終的に粗面となる部分にレジストを形成する。
次に、フッ酸、硝酸、硫酸等により、半導体基体の裏面から、１０μｍ以上エッチングすることにより、レジスト開口部の半導体基体を除去する。
次に、レジストを除去する。
この方法によっても、ホール少量注入構造となる部分だけを粗面化することができる。
【０１０６】
（実施形態６）
図１５、図１６及び図１７は、実施形態６に係るＩＧＢＴの構造を説明するための図である。図１５は実施形態６に係るＩＧＢＴの裏面構造を示す図であり、図１６は図１５の部分拡大図であり、図１７は実施形態６に係るＩＧＢＴの部分断面図である。
【０１０７】
実施形態６に係るＩＧＢＴ１１０は、実施形態１に係るＩＧＢＴと同じく、半導体基体１１４の裏面に部分的にＮ+領域が形成されている。しかしながら、実施形態６に係るＩＧＢＴでは、そのＮ+領域の形成のされ方が異なっている。すなわち、実施形態６では、基本的には、能動領域においても非能動領域においても部分的にＮ+領域が形成されている。そして、実施形態６においては、Ｎ+領域が形成されていない面積に対するＮ+領域が形成されている面積の割合が、能動領域においてより非能動領域において高くなっている。
【０１０８】
その様子が図１５、図１６及び図１７に示されている。図１５のＢで示された領域における裏面構造が図１６の（ａ）に示され、部分断面図が図１７の（ａ）に示されている。一方、図１５のＣで示された領域における裏面構造が図１６の（ｂ）に示され、部分断面図が図１７の（ｂ）に示されている。これらの図面に示されているように、実施形態６に係るＩＧＢＴでは、Ｎ+領域が形成されていない面積に対するＮ+領域が形成されている面積の割合が、Ｂ（能動領域）においてよりＣ（非能動領域）において高くなっている。
【０１０９】
このため、実施形態６に係るＩＧＢＴでは、ホール多量注入構造が形成されている面積に対するホール少量注入構造が形成されている面積の割合が、能動領域においてより非能動領域において高いため、能動領域においてよりも非能動領域領域において特にホールの注入量が抑制されることになる。従って、能動領域においてホール注入を抑制する効果よりも、非能動領域においてホール注入を抑制する効果をより大きなものにすることができる。その結果、伝導度変調効率をそれほど低下させることなくターンオフ時間を短縮することができる。このため、実施形態６に係るＩＧＢＴは、オン抵抗を低く保ちながらさらに高速スイッチング特性が改善されている優れたＩＧＢＴである。
【０１１０】
実施形態６のＩＧＢＴは、実施形態１の製造方法を適用して製造することができる。すなわち、図４・（ｄ）のＮ+領域形成工程において用いるレジストパターンを変更すればよい。
【０１１１】
（実施形態７）
図１８は、実施形態７に係るＩＧＢＴの部分断面図である。実施形態７に係るＩＧＢＴの裏面構造を示す平面図は、基本的には実施形態６のＩＧＢＴと同じである。すなわち、図１５及び図１６に示したものと同じである。実施形態７に係るＩＧＢＴが実施形態６に係るＩＧＢＴと異なっているのは、「ホール多量注入構造とホール少量注入構造」それ自体である。すなわち、実施形態６に係るＩＧＢＴでは、Ｎ-型の半導体基体１１４の裏面に、部分的にＮ+領域１３２が形成されているのに対して、実施形態７に係るＩＧＢＴでは、半導体基体１１４の裏面に、部分的に白金膜１４０が形成されているとともに、白金膜が形成されていない部分には白金膜よりも仕事関数の低いモリブデン膜１４２が形成されている。
【０１１２】
このため、実施形態７に係るＩＧＢＴでは、実施形態６に係るＩＧＢＴと同様に、前記ホール多量注入構造が形成されている面積に対する前記ホール少量注入構造が形成されている面積の割合が、前記能動領域においてより前記非能動領域において高いため、能動領域においてよりも非能動領域領域において特にホールの注入量が抑制されることになる。従って、能動領域においてホール注入を抑制する効果よりも、非能動領域においてホール注入を抑制する効果をより大きなものにすることができる。その結果、伝導度変調効率をあまり低下させずにターンオフ時間を短縮することができる。このため、実施形態７に係るＩＧＢＴは、オン抵抗を低く保ちながらさらに高速スイッチング特性が改善されている優れたＩＧＢＴである。
【０１１３】
実施形態７のＩＧＢＴは、実施形態４の製造方法を適用して製造することができる。すなわち、図１２・（ｄ）の凹部形成工程において用いるレジストパターンを変更すればよい。
【０１１４】
（実施形態８）
図１９は、本発明の実施形態８に係るＩＧＢＴの断面図を示す図である。図１９に示されるように、実施形態８に係るＩＧＢＴの素子面における構造は、実施形態４に係るＩＧＢＴと同じである。実施形態８に係るＩＧＢＴが実施形態４に係るＩＧＢＴと異なっているのは、裏面の構造である。すなわち、実施形態４に係るＩＧＢＴでは、半導体基体１１４の裏面全面にわたってドレイン電極１３０が形成されているのに対して、実施形態８に係るＩＧＢＴでは、その裏面外周部にはＳｉＯ2膜１５８が形成されたなるとともに、このＳｉＯ2膜を介してドレイン電極１３０が形成されている。そして、さらに、このドレイン電極１３０が外周部の外周端部にまで延在していない構造を有している。
【０１１５】
このため、ウエハをダイシングしてチップ化する際に、ドレイン電極１３０を構成する金属がチップ側面（ダイシング面１６０）にまわり込んでしまうことを確実に防止することができる。その結果、極めてリークの少ないＩＧＢＴとなる。
【０１１６】
このため、実施形態８に係るＩＧＢＴは、実施形態４に係るＩＧＢＴと同様に、オン抵抗を低く保ちながらさらにターンオフ時間を短縮して高速スイッチング特性の改善されたＩＧＢＴであるうえ、極めてリークの少ないＩＧＢＴである。
【０１１７】
図２０は、実施形態８に係るＩＧＢＴ１１０の製造工程を示す図である。図２０を参照しながら、実施形態８に係るＩＧＢＴの製造方法を説明する。（ａ）〜（ｃ）までの工程は、実施形態４と同じである。
（ａ）半導体基板準備工程
まず、Ｎ-型の半導体基板１０８を準備する。
（ｂ）絶縁ゲートトランジスタ形成工程
次に、ＤＳＡ法などを用いて、半導体基板１０８の素子面の能動領域ＡＲに絶縁ゲートトランジスタを形成する。
（ｃ）半導体基体形成工程
次に、半導体基板１０８の裏面側を研削及び研磨することによって半導体基板を薄くしてＮ-型の半導体基体１１４を形成する。
（ｄ）ＳｉＯ2膜形成工程
次に、半導体基体１０８の裏面外周部にＳｉＯ2膜を形成する。
（ｅ）第１の金属膜形成工程
次に、半導体基体１０８の裏面に、白金の膜を部分的に形成する。
（ｆ）第２の金属膜形成工程
次に、半導体基体の裏面に、モリブデン、チタン、ニッケル、銀の薄膜を順次積層させるとともに、この積層膜のうち、所定部分（外周部の外側端部）をエッチングにより除去する。
【０１１８】
上記製造工程を経て、図１９に示したような実施形態８に係るＩＧＢＴ１１０が得られた。このように、この製造方法は、実施形態４に係るＩＧＢＴの製造工程における金属膜形成工程の前に、半導体基体１０８の裏面外周部にＳｉＯ2膜を形成するＳｉＯ2膜形成工程を追加するとともに、金属膜形成工程において形成する金属膜の外周部の外側端部を除去する工程を追加するだけの簡単な方法である。このように簡単な方法でありながら、オン抵抗を低く保ちながらさらにターンオフ時間を短縮して高速スイッチング特性の改善された高いＩＧＢＴであって極めてリークの少ないＩＧＢＴを製造することができる。
【０１１９】
（実施形態９）
図２１は、本発明の実施形態９に係るＩＧＢＴの断面図を示す図である。図２１に示されるように、実施形態９に係るＩＧＢＴの素子面における構造は、実施形態８に係るＩＧＢＴと同じである。実施形態９に係るＩＧＢＴが実施形態８に係るＩＧＢＴと異なっているのは、裏面の構造である。すなわち、実施形態９に係るＩＧＢＴでは、実施形態８に係る半導体基体１１４の裏面のＳｉＯ2膜１５８が形成された領域の所定領域にＮ+領域１６４とＰ領域１６２とがさらに形成されている。Ｎ+領域１６４は、半導体基体１１４の裏面外周部の外側端部に形成されている。Ｐ領域１６２は、半導体基体１１４のＳｉＯ2膜１５８が形成された領域において、ドレイン電極１３０と接触しないように、かつ、半導体基体１１４の側面１６０に露出しないように形成されている。
【０１２０】
このため、実施形態９に係るＩＧＢＴは、Ｎ+領域１６４が形成されていることにより、半導体基体１１４の表面の反転層がＮ+領域１６４で止められる。そのため、チャネル電流が低減されている。また、Ｐ領域１６２が形成されていることにより、ショットキー接合の空乏層がＰ領域を包むように広がるため、絶縁膜端部（ショットキー接合形成領域の端部）における電界強度は弱められる。このため、誤ってソース端子とドレイン端子の間に逆極性の電圧を印加してしまったときの耐圧を確保することができる。いわゆる逆接保護機能に優れたＩＧＢＴとなる。そのうえ、Ｐ領域１６２とドレイン電極とが接触していないので、通常のＰＮ接合型のＩＧＢＴを構成する部分がない。このため、ターンオフ時間が長くなることによるスイッチング損失の増大もない。
【０１２１】
このため、実施形態９に係るＩＧＢＴは、実施形態８に係るＩＧＢＴと同様に、オン抵抗を低く保ちながらさらにターンオフ時間を短縮して高速スイッチング特性の改善された極めてリーク電流の低いＩＧＢＴであって、チャネル電流が低く、逆接保護機能に優れたＩＧＢＴである。
【０１２２】
図２２は、実施形態９に係るＩＧＢＴ１１０の製造工程を示す図である。図２２を参照しながら、実施形態９に係るＩＧＢＴの製造方法を説明する。（ａ）〜（ｃ）までの工程は、実施形態８と同じである。
（ａ）半導体基板準備工程
まず、Ｎ-型の半導体基板１０８を準備する。
（ｂ）絶縁ゲートトランジスタ形成工程
次に、ＤＳＡ法などを用いて、半導体基板１０８の素子面の能動領域ＡＲに絶縁ゲートトランジスタを形成する。
（ｃ）半導体基体形成工程
次に、半導体基板１０８の裏面側を研削及び研磨することによって半導体基板を薄くしてＮ-型の半導体基体１１４を形成する。
（ｄ）Ｐ領域形成工程
次に、半導体基体１０８の裏面外周部の所定位置にＰ領域１６２を形成する。
（ｅ）Ｎ+領域形成工程
次に、半導体基体１０８の裏面外周部の外側端部にＮ+領域１６４領域を形成する。
（ｆ）ＳｉＯ2膜形成工程
次に、半導体基体１０８の裏面外周部にＳｉＯ2膜を形成する。
（ｇ）第１の金属膜形成工程
次に、半導体基体１０８の裏面に、白金の膜を部分的に形成する。
（ｈ）第２の金属膜形成工程
次に、半導体基体１０８の裏面に、モリブデン、チタン、ニッケル、銀の薄膜を順次積層させとともに、この積層膜のうち、所定部分（外周部の外側端部）をエッチングにより除去する。
【０１２３】
上記製造工程を経て、図２１に示したような実施形態９に係るＩＧＢＴ１１０が得られた。このように、この製造方法は、実施形態９に係るＩＧＢＴの製造工程におけるＳｉＯ2膜形成工程の前に、Ｐ領域形成工程と、Ｎ+領域形成工程を追加するだけの簡単な方法である。このように簡単な方法でありながら、オン抵抗を低く保ちながらさらにターンオフ時間を短縮して高速スイッチング特性の改善された極めてリークの少ないＩＧＢＴであって、チャネル電流が低く、逆接保護機能に優れたＩＧＢＴを製造することができる。
【０１２４】
（実施形態１０）
図２４は、本発明の実施形態１０に係るＩＧＢＴの断面図を示す図である。図２４を参照しながら、実施形態１０のＩＧＢＴを説明する。
【０１２５】
実施形態１０に係るＩＧＢＴは、実施形態１〜実施形態９に係るショットキー接合型のＩＧＢＴ１１０とは異なり、ＰＮ接合型のＩＧＢＴ２１０である。実施形態１０に係るＩＧＢＴの素子面における構造は、図２４にも示されるように、従来のＩＧＢＴと同じである。実施形態１０に係るＩＧＢＴ２１０が従来のＩＧＢＴと異なっているのは、裏面の構造である。すなわち、従来のＩＧＢＴでは、Ｎ-型の半導体基体９１４の裏面には全面にわたってＰ+領域が形成されているのに対して、実施形態１０に係るＩＧＢＴ２１０では、能動領域ＡＲに対応する領域にのみＰ+領域が形成されている。すなわち、図２の斜線のハッチングが施されていない領域にのみＰ+領域が形成されている。
【０１２６】
このため、能動領域ＡＲに対応する領域においては、Ｐ+領域が形成されているため、このＰ+領域とＮ-型の半導体基体とが接触して、従来のＩＧＢＴと同様に、ＰＮ接合が形成される。一方、非能動領域に対応する領域においては、ドレイン電極を構成する金属とＮ-型の半導体基体とが接触するため、従来のＩＧＢＴの場合とは異なり、オーミック接合又はショットキー接合が形成され、ＰＮ接合は形成されない。このため、Ｐ+領域が形成されている領域にはＰＮ接合からなるホール多量注入構造が形成され、Ｐ+領域が形成されていない領域にはＰＮ接合が形成されないためホール少量注入構造が形成されることになる。
【０１２７】
その結果、実施形態１０に係るＩＧＢＴ２１０では、非能動領域に対応した領域にホール少量注入構造が形成されているため、従来のＩＧＢＴと比較すればホールの注入量がさらに抑制されている。このため、ターンオフ時におけるホールの残存量が基準値以下になるまでの時間が短縮される結果、ターンオフ時間が短縮されている。一方、ターンオン時には、能動領域に対応した領域に形成されているホール多量注入構造からのホール注入によって伝導度変調が起こるので、オン抵抗は低く保たれている。このため、実施形態１０に係るＩＧＢＴ２１０は、オン抵抗を低く保ちながらターンオフ時間を短縮して高速スイッチング特性の改善されたＩＧＢＴである。
【０１２８】
図２５は、実施形態１に係るＩＧＢＴ１１０の製造工程を示す図である。図２５を参照しながら、実施形態１０に係るＩＧＢＴの製造方法を説明する。なお、（ａ）〜（ｃ）までの工程は、実施形態１と同じである。
（ａ）半導体基板準備工程
まず、Ｎ-型の半導体基板を準備する。
（ｂ）絶縁ゲートトランジスタ形成工程
次に、ＤＳＡ法などを用いて、半導体基板の素子面の能動領域ＡＲに絶縁ゲートトランジスタを形成する。
（ｃ）半導体基体形成工程
次に、半導体基板の裏面側を研削及び研磨することによって半導体基板を薄くしてＮ-型の半導体基体を形成する。
（ｄ）Ｐ+領域形成工程
次に、半導体基体２１４の裏面の能動領域に対応する領域に、イオン注入法によってボロンなどのＰ型不純物を高濃度で打ち込み、その後高速熱アニール（ＲＴＡ）によって不純物を活性化させ、Ｐ+領域２３２を形成する。
（ｅ）金属膜形成工程
次に、半導体基体２１４の裏面に、白金、モリブデン、チタン、ニッケル、銀の薄膜を順次積層させてコレクタ電極２３０を形成する。
【０１２９】
上記製造工程を経て、図２４に示したような実施形態１０に係るＩＧＢＴ２１０が得られた。このように、この製造方法は、通常のショットキー接合型のＩＧＢＴの製造工程における金属膜形成工程の前に、所定領域にＰ+領域を形成する工程を加えるだけの簡単な方法である。このように簡単な方法でありながら、オン抵抗を低く保ちながらさらにターンオフ時間を短縮して高速スイッチング特性の改善されたＩＧＢＴを製造することができる。
【０１３０】
（実施形態１１）
図２６は、本発明の実施形態１１に係るＩＧＢＴの断面図を示す図である。図２６に示されるように、実施形態１１に係るＩＧＢＴの素子面における構造は、実施形態１０に係るＩＧＢＴと同じである。実施形態１１に係るＩＧＢＴが実施形態１０に係るＩＧＢＴと異なっているのは、裏面の構造である。すなわち、実施形態１０に係るＩＧＢＴでは、Ｎ-型の半導体基体２１４の裏面に能動領域ＡＲに対応してＰ+領域２３２が形成されているのに対して、実施形態１１に係るＩＧＢＴでは、半導体基体の裏面全面にＰ+層２３４が形成されるとともに、このＰ+層２３４の厚さより深い孔を開けることによって下地の半導体基体が露出した凹部２３６が形成されている。すなわち、図２の斜線のハッチングが施されている領域にのみ凹部２３６が形成されている。
【０１３１】
このため、能動領域ＡＲに対応する領域においては、凹部２３６が形成されていないため、Ｐ+領域２３４とＮ-型の半導体基体２１４とが直接接触して、従来のＩＧＢＴ８１０の場合と同様に、ＰＮ接合が形成される。一方、非能動領域に対応する領域においては、凹部が形成されているため、ドレイン電極１３０を構成する金属と半導体基体とが接触することになるため、従来のＩＧＢＴの場合とは異なり、ＰＮ接合は形成されない。このため、凹部２３６が形成されていない領域にはＰＮ接合からなるホール多量注入構造が形成され、凹部２３６が形成されている領域にはＰＮ接合が形成されないためホール少量注入構造が形成されることになる。
【０１３２】
その結果、実施形態１１に係るＩＧＢＴ２１０では、実施形態１０に係るＩＧＢＴと同様に、非能動領域に対応した領域にホール少量注入構造が形成されているため、従来のＩＧＢＴと比較すればホールの注入量がさらに抑制されている。このため、ターンオフ時におけるホールの残存量が基準値以下になるまでの時間が短縮される結果、ターンオフ時間が短縮されている。一方、ターンオン時には、能動領域に対応した領域に形成されているホール多量注入構造からのホール注入によって伝導度変調が起こるので、オン抵抗は低く保たれている。このため、実施形態１１に係るＩＧＢＴ２１０は、オン抵抗を低く保ちながらターンオフ時間を短縮して高速スイッチング特性の改善されたＩＧＢＴである。
【０１３３】
図２７は、実施形態１１に係るＩＧＢＴ２１０の製造工程を示す図である。図２７を参照しながら、実施形態１１に係るＩＧＢＴの製造方法を説明する。なお、（ａ）〜（ｃ）までの工程は、実施形態１０と同じである。
（ａ）半導体基板準備工程
まず、Ｎ-型の半導体基板を準備する。
（ｂ）絶縁ゲートトランジスタ形成工程
次に、ＤＳＡ法などを用いて、半導体基板の素子面の能動領域ＡＲに絶縁ゲートトランジスタを形成する。
（ｃ）半導体基体形成工程
次に、半導体基板の裏面側を研削及び研磨することによって半導体基板を薄くしてＮ-型の半導体基体を形成する。
（ｄ）Ｐ+層形成工程
次に、半導体基体２０８の裏面全面に、イオン注入法によってボロンなどのＰ型不純物を高濃度で打ち込み、その後高速熱アニール（ＲＴＡ）によって不純物を活性化させ、Ｐ+層２３４を形成する。
（ｅ）凹部形成工程
次に、半導体基体２０８の裏面に、前記Ｐ+層２３４の厚みより深い孔を部分的に開けて、凹部２３６を形成する。
（ｆ）金属膜形成工程
次に、半導体基体２１４の裏面に、白金、モリブデン、チタン、ニッケル、銀の薄膜を順次積層させてコレクタ電極２３０を形成する。
【０１３４】
上記製造工程を経て、図２６に示したような実施形態１１に係るＩＧＢＴ２１０が得られた。このように、この製造方法は、通常のショットキー接合型のＩＧＢＴの製造工程における金属膜形成工程の前に、半導体基体の裏面全面にＰ+層を形成するＰ+層形成工程と、このＰ+層の厚みより深い凹部を形成する凹部形成工程と、を追加するだけの簡単な方法である。このように簡単な方法でありながら、オン抵抗を低く保ちながらターンオフ時間を短縮して高速スイッチング特性の改善されたＩＧＢＴを製造することができる。
【０１３５】
【発明の効果】
以上説明したように、本発明のＩＧＢＴは、半導体基体の他方の表面に、能動領域に対応した領域に形成されたホール多量注入構造と、非能動領域に対応した領域に形成されたホール少量注入構造と、を有するため、オン抵抗を低く保ちながら高速スイッチング特性の改善された優れたＩＧＢＴとなっている。また、本発明のＩＧＢＴは、ホール多量注入構造が形成されている面積に対するホール少量注入構造が形成されている面積の割合が、能動領域においてより非能動領域において高いため、オン抵抗を低く保ちながら高速スイッチング特性の改善された優れたＩＧＢＴとなっている。さらに、本発明のＩＧＢＴの製造方法によれば、以上のように優れたＩＧＢＴを簡単に製造することができる。
【図面の簡単な説明】
【図１】実施形態１に係るＩＧＢＴの断面図である。
【図２】実施形態１に係るＩＧＢＴの裏面構造を示す図である。
【図３】実施形態１に係るＩＧＢＴの製造工程を示す図である。
【図４】実施形態１に係るＩＧＢＴの製造工程を示す図である。
【図５】実施形態１に係るＩＧＢＴの他の裏面構造を示す図である。
【図６】実施形態１に係るＩＧＢＴの他の裏面構造を示す図である。
【図７】実施形態２に係るＩＧＢＴの断面図である。
【図８】実施形態２に係るＩＧＢＴの製造工程を示す図である。
【図９】実施形態３に係るＩＧＢＴの断面図である。
【図１０】実施形態３に係るＩＧＢＴの製造工程を示す図である。
【図１１】実施形態４に係るＩＧＢＴの断面図である。
【図１２】実施形態４に係るＩＧＢＴの製造工程を示す図である。
【図１３】実施形態５に係るＩＧＢＴの断面図である。
【図１４】実施形態５に係るＩＧＢＴの製造工程を示す図である。
【図１５】実施形態６に係るＩＧＢＴの裏面構造を示す図である。
【図１６】図１５の部分拡大図である。
【図１７】実施形態６に係るＩＧＢＴの部分断面図である。
【図１８】実施形態７に係るＩＧＢＴの部分断面図である。
【図１９】実施形態８に係るＩＧＢＴの断面図である。
【図２０】実施形態８に係るＩＧＢＴの製造工程を示す図である。
【図２１】実施形態９に係るＩＧＢＴの断面図である。
【図２２】実施形態９に係るＩＧＢＴの製造工程を示す図である。
【図２３】実施形態９に係るＩＧＢＴの製造工程を示す図である。
【図２４】実施形態１０に係るＩＧＢＴの断面図である。
【図２５】実施形態１０に係るＩＧＢＴの製造工程を示す図である。
【図２６】実施形態１１に係るＩＧＢＴの断面図である。
【図２７】実施形態１１に係るＩＧＢＴの製造工程を示す図である。
【図２８】従来のＩＧＢＴの部分断面図である。
【図２９】従来のＩＧＢＴの部分断面図である。
【図３０】従来のＩＧＢＴの表面構造を示す図である。
【図３１】図３０の部分拡大図である。
【図３２】従来のＩＧＢＴの断面図である。
【符号の説明】
１０８  Ｎ-型半導体基板
１１０  ＩＧＢＴ
１１４  Ｎ-基体
１３０  ドレイン電極
１３１  レジスト
１３２  Ｎ+領域
１３４  Ｎ+層
１３６  凹部
１３８  合金部
１４０  白金層
１４２  モリブデン層
１４４  チタン層
１４６  ニッケル層
１４８  銀層
１４９  レジスト
１５０  粗面
１５１  平坦面
１５２  Ｐ拡散層
１５４  絶縁層
１５６  ゲートパッド層
１５８  ＳｉＯ2層
１６０  ダイシング面
１６２  Ｐ領域
１６４  Ｎ+領域
２１０  ＩＧＢＴ
２１４  Ｎ-基体
２３０  コレクタ電極
２３２  Ｐ+領域
２３４  Ｐ+層
２３６  凹部
ＡＲ  能動領域
ＧＲ  ガードリング領域
ＧＰ  ゲートパッド領域
ＤＲ  固定電位拡散領域
【図１】
0004097416.tif 000002
【図２】
0004097416.tif 000003
【図３】
0004097416.tif 000004
【図４】
0004097416.tif 000005
【図５】
0004097416.tif 000006
【図６】
0004097416.tif 000007
【図７】
0004097416.tif 000008
【図８】
0004097416.tif 000009
【図９】
0004097416.tif 000010
【図１０】
0004097416.tif 000011
【図１１】
0004097416.tif 000012
【図１２】
0004097416.tif 000013
【図１３】
0004097416.tif 000014
【図１４】
0004097416.tif 000015
【図１５】
0004097416.tif 000016
【図１６】
0004097416.tif 000017
【図１７】
0004097416.tif 000018
【図１８】
0004097416.tif 000019
【図１９】
0004097416.tif 000020
【図２０】
0004097416.tif 000021
【図２１】
0004097416.tif 000022
【図２２】
0004097416.tif 000023
【図２３】
0004097416.tif 000024
【図２４】
0004097416.tif 000025
【図２５】
0004097416.tif 000026
【図２６】
0004097416.tif 000027
【図２７】
0004097416.tif 000028
【図２８】
0004097416.tif 000029
【図２９】
0004097416.tif 000030
【図３０】
0004097416.tif 000031
【図３１】
0004097416.tif 000032
【図３２】
0004097416.tif 000033