(57)【特許請求の範囲】
【請求項１】
非伸縮性の支持体と、ＦＰＣ基板をその上に密着固定させるためのシリコーンエラストマー層と、の積層板からなるＦＰＣ基板搬送用パレットにおいて、前記シリコーンエラストマー層は、動的粘弾性測定により周波数１０Ｈｚ、温度２０°Ｃで測定したせん断弾性率Ｇ'が５．０×１０５Ｐａ〜５．０×１０６Ｐａの範囲にあるＦＰＣ基板搬送用パレット。
【請求項２】
前記シリコーンエラストマー層は、ＪＩＳ  Ｒ  ２６１８に準拠して測定した熱伝導率が０．４Ｗ／ｍ・Ｋ以上である請求項１に記載のＦＰＣ基板搬送用パレット。
【請求項３】
前記シリコーンエラストマー層は、ＪＩＳ  Ｋ  ７１９４に準拠して４探針法で測定した体積抵抗率が１．０×１０１０Ω・ｃｍ以下である請求項１又は請求項２に記載のＦＰＣ基板搬送用パレット。
【請求項４】
ＦＰＣ基板との位置合わせ用の孔又は凹部が形成された請求項１〜請求項３のいずれか一項に記載のＦＰＣ基板搬送用パレット。
【請求項５】
実装装置の載置部との位置合わせ用の孔明け加工が施された請求項１〜請求項４のいずれか一項に記載のＦＰＣ基板搬送用パレット。
【請求項６】
前記非伸縮性の支持体がステンレス板、アルミニウム板、マグネシウム合金板、ガラス繊維含浸エポキシ板及びガラス繊維含浸ポリエステル板のいずれか一つからなる請求項１〜請求項５のいずれか一項に記載のＦＰＣ基板搬送用パレット。
【請求項７】
請求項１〜請求項６のいずれか一項に記載のＦＰＣ基板搬送用パレットを使用し、そのシリコーンエラストマー層の粘着性を利用してＦＰＣ基板を密着固定した後、そのＦＰＣ基板に半導体チップを実装するＦＰＣ基板への半導体チップ実装方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＦＰＣ基板搬送用パレット及びＦＰＣ基板への半導体チップ実装方法に係り、詳しくはＦＰＣ基板に半導体チップを実装するときに使用するＦＰＣ基板搬送用パレット及びＦＰＣ基板への半導体チップ実装方法に関する。
【０００２】
【従来の技術】
ＦＰＣ基板（Flexible Printed Circuit基板）は厚みが薄く、柔軟性に富んでいるために近年、小型電子機器の回路を構成する基材として中心的な役割を果たしている。しかし、ＦＰＣ基板は強度、平坦度、熱収縮性等の特性から、半導体チップの実装については、紙フェノール基板やガラスエポキシ基板と同様に取り扱うことができない。このため、ステンレス材等で作成された搬送パレットの上に、ＦＰＣ基板を位置決めして接着テープで貼り付け、ステンレス板を補強板として使用することによって半導体チップを実装する方法が採用されている。また、特開平９−２３７９９５号公報には粘着剤でＦＰＣ基板を搬送パレットに仮固定することが開示されている。
【０００３】
【発明が解決しようとする課題】
ところが、ＦＰＣ基板を搬送パレットに位置決めして接着テープで貼るという作業は手作業となるため、作業効率が低下するという問題がある。また、接着テープを剥がした後の糊残りは品質上好ましくない。また、接着テープは使い捨てで使用するので経済的に好ましくないという問題がある。
【０００４】
本発明はかかる背景のもとになされたものであって、その目的は、作業効率よく経済的にＦＰＣ基板へ半導体チップを実装できるＦＰＣ基板搬送用パレット及びＦＰＣ基板への半導体チップ実装方法を提供することにある。
【０００５】
【課題を解決するための手段】
上記の目的を達成するために、請求項１に記載の発明では、非伸縮性の支持体と、ＦＰＣ基板をその上に密着固定させるためのシリコーンエラストマー層と、の積層板からなるＦＰＣ基板搬送用パレットにおいて、前記シリコーンエラストマー層は、動的粘弾性測定により周波数１０Ｈｚ、温度２０°Ｃで測定したせん断弾性率Ｇ'が５．０×１０５Ｐａ〜５．０×１０６Ｐａの範囲にある。
【０００６】
この発明では、シリコーンエラストマーの粘着性を利用して、接着テープ無しでＦＰＣ基板を搬送パレットに密着できる。また、接着テープを使わないためＦＰＣ基板を搬送パレットから除去しても糊残りがない。また、シリコーンエラストマーは耐熱性に優れるため、本搬送パレットは繰り返し使用できる。
【０００７】
請求項２に記載の発明では、請求項１に記載の発明において、前記シリコーンエラストマー層は、ＪＩＳ  Ｒ  ２６１８に準拠して測定した熱伝導率が０．４Ｗ／ｍ・Ｋ以上である。例えば熱伝導率が低すぎると、実装時の加熱工程において搬送パレット上に温度むらが発生する虞がある。しかし、この発明ではシリコーンエラストマーの熱伝導率が高いため、実装時の加熱工程において搬送パレット上に温度むらが発生することを防止できる。
【０００８】
請求項３に記載の発明では、請求項１又は請求項２に記載の発明において、前記シリコーンエラストマー層は、ＪＩＳ  Ｋ  ７１９４に準拠して４探針法で測定した体積抵抗率が１．０×１０10Ω・ｃｍ以下である。例えばシリコーンエラストマーの体積抵抗率が高すぎると、静電気によりシリコーンエラストマーの表面に埃が付着し易くなる虞がある。しかし、この発明ではシリコーンエラストマーの体積抵抗率が低いため、導電性が良くなり、静電気による埃の付着を防止できる。
【０００９】
請求項４に記載の発明では、請求項１〜請求項３のいずれか一項に記載の発明において、ＦＰＣ基板との位置合わせ用の孔又は凹部が形成されている。この発明では、ＦＰＣ基板を搬送パレットの所定位置に例えばピン等で容易に位置合わせできる。
【００１０】
請求項５に記載の発明では、請求項１〜請求項４のいずれか一項に記載の発明において、実装装置の載置部との位置合わせ用の孔明け加工が施されている。この発明では、搬送パレットを実装装置の載置部の所定位置に例えばピン等で容易に位置合わせできる。
【００１１】
請求項６に記載の発明では、請求項１〜請求項５のいずれか一項に記載の発明において、前記非伸縮性の支持体がステンレス板、アルミニウム板、マグネシウム合金板、ガラス繊維含浸エポキシ板及びガラス繊維含浸ポリエステル板のいずれか一つからなる。この発明では、入手しやすい板で非伸縮性の支持体を形成できる。
【００１２】
請求項７に記載の発明では、請求項１〜請求項６のいずれか一項に記載のＦＰＣ基板搬送用パレットを使用し、そのシリコーンエラストマー層の粘着性を利用してＦＰＣ基板を密着固定した後、そのＦＰＣ基板に半導体チップを実装する。この発明では、接着テープを使用せずにＦＰＣ基板を固定でき、作業効率よく経済的にＦＰＣ基板へ半導体チップを実装できる。
【００１３】
【発明の実施の形態】
（第１の実施の形態）
以下、本発明を具体化した第１の実施の形態を図１及び図２に従って説明する。
【００１４】
図１（ｂ）は搬送パレットの模式平面図を示し、図１（ａ）は図１（ｂ）のＩＡ−ＩＡ線模式断面図を示す。
図１（ａ）に示すように、搬送パレット１１は、補強板としての非伸縮性の支持体１２と、シリコーンエラストマー層１３との積層板として形成されている。この実施の形態では、非伸縮性の支持体１２はアルミニウム板（アルミ板）である。
【００１５】
図１（ａ）、（ｂ）に示すように、搬送パレット１１には、実装装置の載置部との位置合わせ用孔１４と、ＦＰＣ基板１５（図１（ｂ）で二点鎖線で図示）との位置合わせ用孔１６とが形成されている。位置合わせ用孔１４は、搬送パレット１１の長手方向の両端部に形成されており、非伸縮性の支持体１２及びシリコーンエラストマー層１３を貫通している。位置合わせ用孔１６も非伸縮性の支持体１２及びシリコーンエラストマー層１３を貫通している。位置合わせ用孔１６は搬送パレット１１に複数形成されている。この実施の形態では、搬送パレット１１の面積は、例えばＦＰＣ基板１５を６枚密着可能な広さになっている。位置合わせ用孔１６は、その一対が、ＦＰＣ基板の一方の対角線上の角部に対応する位置に形成されている。
【００１６】
シリコーンエラストマー層１３を構成するシリコーンエラストマーは、次に示すようなシロキサン骨格を有するポリオルガノシロキサンを架橋することにより得られるエラストマーである。
【００１７】
【化１】
0004097184.tif 000002
このシリコーンエラストマーは、Ｒのすべてがメチル基であるポリジメチルシロキサンをはじめ、メチル基の一部が他のアルキル基、ビニル基、フェニル基、フルオロアルキル基などの一種あるいはそれ以上と置換された各種のポリオルガノシロキサンを単独あるいは２種類以上ブレンドしたものである。
【００１８】
架橋方法は特に限定されるものではなく、従来より公知の方法が適用できる。例えば、ポリオルガノシロキサンのメチル基あるいはビニル基をラジカル反応で架橋する方法が挙げられる。また、シラノール末端ポリオルガノシロキサンと、加水分解可能な官能基を有するシラン化合物との縮合反応で架橋する方法や、ビニル基へのヒドロシリル基の付加反応で架橋する方法などが挙げられる。
【００１９】
シリコーンエラストマー層１３と非伸縮性の支持体１２との接着は、一般にシリコーンエラストマー層と他の材料との接合法として実施されている公知の方法による。この実施の形態では、非伸縮性の支持体１２に適当なプライマー処理を施した後、未架橋のシリコーンエラストマー層を形成して、いわゆる加硫接着させている。
【００２０】
シリコーンエラストマー層１３は、動的粘弾性測定により周波数１０Ｈｚ、温度２０°Ｃで測定したせん断弾性率Ｇ’が５．０×１０5Ｐａ〜５．０×１０6Ｐａの範囲にあるように形成されている。
【００２１】
せん断弾性率Ｇ’が低すぎると、シリコーンエラストマーが軟らかすぎてシリコーンエラストマー層１３とＦＰＣ基板１５との密着力が大きく、ＦＰＣ基板１５の取り外しが困難となる。反対にせん断弾性率Ｇ’が高すぎると、シリコーンエラストマーが硬過ぎて、シリコーンエラストマー層１３とＦＰＣ基板１５との密着力が小さく、ＦＰＣ基板の位置決めが困難となる。せん断弾性率Ｇ’が上記の範囲にあるようにシリコーンエラストマー層１３を形成することにより、シリコーンエラストマー層１３は、その密着力を適切な大きさにできる。シリコーンエラストマー層１３の目的のせん断弾性率Ｇ’は、ポリオルガノシロキサンの種類、分子量、補強性フィラーなど、シリコーンエラストマーの組成と架橋度を適当に調整することによって得られる。
【００２２】
ＦＰＣ基板１５への半導体チップの実装工程では、概略２００°Ｃ〜２４０°Ｃ、最近の脱鉛半田の場合は２８０°Ｃ程度まで温度が上昇する可能性がある。このため、シリコーンエラストマー層１３はせん断弾性率Ｇ’等の物性値がこれらの温度まで上記の範囲にあることが望ましい。
【００２３】
次に、上記構成の搬送パレット１１を使用したＦＰＣ基板１５への半導体チップ実装方法を説明する。
図２に示すように、実装装置の載置部３１には、搬送パレット１１の位置合わせ用孔１４と対応するように凹部３２が形成されている。搬送パレット１１は、非伸縮性の支持体１２を実装装置の載置部３１と向かい合わせて実装装置の載置部３１上に配置する。そして、ピン３３を位置合わせ用孔１４に貫通させて凹部３２に係合させることにより、実装装置の載置部３１に対して搬送パレット１１を位置合わせして取り付ける。
【００２４】
ＦＰＣ基板１５には、位置合わせ用孔１６と対応する位置に貫通孔３４が形成されている。貫通孔３４及び位置合わせ用孔１６をピン３５で貫通することによりＦＰＣ基板１５を搬送パレット１１に位置合わせし、せん断弾性率Ｇ’が上記の範囲にあるシリコーンエラストマー層１３の密着力によりＦＰＣ基板１５を搬送パレット１１に固定する。
【００２５】
次に、加熱リフローソルダリング工程により、図示しない半導体チップをＦＰＣ基板１５に実装する。その後、ＦＰＣ基板１５を搬送パレット１１から取り外し、実装工程を終了する。搬送パレット１１には次のＦＰＣ基板１５を密着し、同様に半導体チップの実装工程を繰り返す。
【００２６】
（実施例及び比較例）
以下、実施例及び比較例によりさらに詳しく説明するが、本発明はこれらに限定されるものではない。
【００２７】
実施例１及び比較例１の搬送パレット１１では、非伸縮性の支持体１２は厚さ０．８ｍｍのアルミ板で形成し、シリコーンエラストマー層１３の厚さは２００μｍに形成した。そして、シリコーンエラストマー層１３の周波数１０Ｈｚ、温度２０°Ｃで測定したせん断弾性率Ｇ’の値が以下の値となるように形成した。
実施例１  ：  １．５×１０6Ｐａ
比較例１  ：  １．０×１０7Ｐａ
実施例１及び比較例１の両搬送パレット１１に、実装装置の載置部３１との位置合わせ用孔１４及びＦＰＣ基板１５との位置合わせ用孔１６を形成した。そして、搬送パレット１１の所定の位置にＦＰＣ基板１５を密着し、加熱リフローソルダリング工程を行った。
【００２８】
その結果、実施例１では、半導体チップを位置ずれなく正常に実装できた。また、搬送パレットは繰返し使用することが可能であった。また、比較例１では、加熱リフローソルダリング工程においてＦＰＣ基板１５がシリコーンエラストマー層１３から浮いてしまい、実装不具合が発生した。
【００２９】
この実施の形態によれば、以下のような効果を有する。
（１）  搬送パレット１１は非伸縮性の支持体１２とシリコーンエラストマー層１３との積層体であり、シリコーンエラストマー層１３は、動的粘弾性測定により周波数１０Ｈｚ、温度２０°Ｃで測定したせん断弾性率Ｇ’が５．０×１０5Ｐａ〜５．０×１０6Ｐａの範囲にあるように形成されている。従って、シリコーンエラストマーの粘着性を利用して、接着テープ無しでＦＰＣ基板１５を搬送パレット１１に密着固定でき、接着テープを使わないためＦＰＣ基板１５を搬送パレット１１から除去しても糊残りがない。よって、作業効率よくＦＰＣ基板１５への半導体チップの実装を行うことができる。
【００３０】
（２）  ＦＰＣ基板１５への半導体チップの実装時に加熱リフローソルダリング工程等で高温になっても、シリコーンエラストマー層１３は耐熱性に優れるため、劣化しにくい。よって、本搬送パレット１１は繰り返して使用でき、経済的である。
【００３１】
（３）  シリコーンエラストマー層１３と非伸縮性の支持体１２とは強固に接着されているため、使用中に剥離する虞がない。また、位置合わせ用孔１４の形成加工等を施しても、加工端面に剥離が生じることはない。
【００３２】
（４）  搬送パレット１１にはＦＰＣ基板１５との位置合わせ用孔１６が形成されている。従って、ＦＰＣ基板１５に形成した貫通孔３４と、位置合わせ用孔１６とをピン３５で貫通することによりＦＰＣ基板１５を搬送パレット１１の所定位置に容易に位置合わせできる。
【００３３】
（５）  搬送パレット１１には実装装置の載置部３１との位置合わせ用孔１４が形成されている。従って、ピン３３で搬送パレット１１を実装装置の載置部３１の所定位置に容易に位置合わせできる。
【００３４】
（６）  非伸縮性の支持体１２がアルミニウム板であるため、入手しやすい板で非伸縮性の支持体１２を形成できる。また、ステンレス板等に比べて軽く、取扱いやすい。
【００３５】
（第２の実施の形態）
次に、第２の実施の形態を説明する。この実施の形態ではシリコーンエラストマー層を、上記の方法で測定したせん断弾性率Ｇ’が５．０×１０5Ｐａ〜５．０×１０6Ｐａの範囲にあることに加えて、ＪＩＳ  Ｒ  ２６１８に準拠して測定した熱伝導率が０．４Ｗ／ｍ・Ｋ以上であるように形成した点が前記実施の形態と異なっている。前記実施の形態と同様の部分については同一番号を付けて、その詳細な説明を省略する。
【００３６】
シリコーンエラストマー層１３の目的の熱伝導率は、例えば高熱伝導性のフィラーをシリコーンエラストマーに添加することによって得る。例えばシリコーンエラストマー層１３の熱伝導率が低すぎると、実装時の加熱リフローソルダリング工程等の加熱工程において搬送パレット１１上に温度むらが発生する虞がある。しかし、シリコーンエラストマー層１３の特性を上記のように形成することによって熱伝導性が良くなり、実装時の加熱工程において搬送パレット１１上に温度むらが発生しにくくなる。
【００３７】
（実施例及び比較例）
実施例２、比較例２及び比較例３の各搬送パレット１１は、シリコーンエラストマー層１３の物性値以外は実施例１や比較例１と同様である。そして、シリコーンエラストマー層１３の周波数１０Ｈｚ、温度２０°Ｃで測定したせん断弾性率Ｇ’や、ＪＩＳ  Ｒ  ２６１８に準拠して測定した熱伝導率が次の値となるように形成した。
実施例２
せん断弾性率Ｇ’：  ２．０×１０6Ｐａ
熱伝導率        ：  ０．８Ｗ／ｍ・Ｋ
比較例２
せん断弾性率Ｇ’：  １．０×１０7Ｐａ
熱伝導率        ：  ０．３Ｗ／ｍ・Ｋ
比較例３
せん断弾性率Ｇ’：  ２．０×１０6Ｐａ
熱伝導率        ：  ０．３Ｗ／ｍ・Ｋ
実施例２、比較例２及び比較例３の各搬送パレット１１も、実施例１と同様に位置合わせ用孔１４及び位置合わせ用孔１６を形成してＦＰＣ基板１５を密着し、加熱リフローソルダリング工程を行った。その結果、実施例２及び比較例３の搬送パレット１１は実施例１と同様に半導体チップを正常に実装でき、比較例２では実装不具合が発生した。また、実施例２では、比較例２及び比較例３に比べて搬送パレット１１上で温度むらが発生しにくかった。
【００３８】
この実施の形態によれば、前記実施の形態の（１）〜（６）の効果の他に、以下のような効果を有する。
（７）  シリコーンエラストマー層１３は、動的粘弾性測定により周波数１０Ｈｚ、温度２０°Ｃで測定したせん断弾性率Ｇ’が５．０×１０5Ｐａ〜５．０×１０6Ｐａの範囲にあり、ＪＩＳ  Ｒ  ２６１８に準拠して測定した熱伝導率が０．４Ｗ／ｍ・Ｋ以上に形成されている。この構成により、シリコーンエラストマー層１３の熱伝導性を良くし、実装時の加熱工程において搬送パレット１１上に温度むらが発生することを防止できる。
【００３９】
（第３の実施の形態）
次に、第３の実施の形態を説明する。この実施の形態ではシリコーンエラストマー層を、上記のせん断弾性率Ｇ’が５．０×１０5Ｐａ〜５．０×１０6Ｐａの範囲にあることに加えて、ＪＩＳ  Ｋ  ７１９４に準拠して４探針法で測定した体積抵抗率が１．０×１０10Ω・ｃｍ以下になるように形成した点が前記実施の形態と異なっている。前記実施の形態と同様の部分については同一番号を付けて、その詳細な説明を省略する。
【００４０】
シリコーンエラストマー層１３の目的の体積抵抗率は、例えば導電性のフィラーをシリコーンエラストマーに添加することによって得る。例えばシリコーンエラストマー層１３の体積抵抗率が高すぎると、シリコーンエラストマー層１３の表面に埃が付着し易くなる虞があり、製造工程上好ましくない。しかし、シリコーンエラストマー層１３の特性を上記のように形成することによって導電性が良くなり、静電気による埃の付着が防止される。
【００４１】
（実施例及び比較例）
実施例３、実施例４、比較例４及び比較例５の各搬送パレット１１は、シリコーンエラストマー層１３の物性値以外は実施例１や比較例１と同様である。そして、シリコーンエラストマー層１３の周波数１０Ｈｚ、温度２０°Ｃで測定したせん断弾性率Ｇ’や、ＪＩＳ  Ｋ  ７１９４に準拠して４探針法で測定した体積抵抗率が次の値となるように形成した。
実施例３
せん断弾性率Ｇ’：  ３．０×１０6Ｐａ
体積抵抗率      ：  ２．０×１０3Ω・ｃｍ
実施例４
せん断弾性率Ｇ’：  ３．０×１０6Ｐａ
体積抵抗率      ：  １．０×１０8Ω・ｃｍ
比較例４
せん断弾性率Ｇ’：  １．０×１０7Ｐａ
体積抵抗率      ：  １．０×１０16Ω・ｃｍ
比較例５
せん断弾性率Ｇ’：  ２．０×１０6Ｐａ
体積抵抗率      ：  １．０×１０16Ω・ｃｍ
実施例３、実施例４、比較例４及び比較例５の各搬送パレット１１も、実施例１と同様にＦＰＣ基板１５を密着して加熱リフローソルダリング工程を行った。その結果、実施例３、実施例４及び比較例５の搬送パレット１１は実施例１と同様に半導体チップを正常に実装でき、比較例４では実装不具合が発生した。また、実施例３及び実施例４では、比較例４及び比較例５に比べて埃が付着しにくかった。
【００４２】
この実施の形態によれば、前記実施の形態の（１）〜（６）の効果の他に、以下のような効果を有する。
（８）  シリコーンエラストマー層１３は、動的粘弾性測定により周波数１０Ｈｚ、温度２０°Ｃで測定したせん断弾性率Ｇ’が５．０×１０5Ｐａ〜５．０×１０6Ｐａの範囲にあり、ＪＩＳ  Ｋ  ７１９４に準拠して４探針法で測定した体積抵抗率が１．０×１０10Ω・ｃｍ以下に形成されている。この構成により、シリコーンエラストマー層１３の導電性を良くして静電気による埃の付着を防止できる。
【００４３】
なお、実施の形態は上記各実施の形態に限定されるものではなく、例えば以下のように変更してもよい。
○  シリコーンエラストマー層１３は、その熱伝導率と体積抵抗率との両方が上記の範囲にあるように形成してもよい。目的の熱伝導率及び体積抵抗率は、高熱伝導性のフィラー及び導電性のフィラーの両方をシリコーンエラストマーに添加することによって得る。
【００４４】
○    シリコーンエラストマー層１３は、ＪＩＳ  Ｒ  ２６１８に準拠して測定した熱伝導率を０．４Ｗ／ｍ・Ｋ以上に形成しなくてもよいが、実装時の加熱工程における搬送パレット１１上の温度むらの発生を防止できるように、上記の熱伝導率を０．４Ｗ／ｍ・Ｋ以上に形成するのが望ましい。
【００４５】
○    シリコーンエラストマー層１３は、ＪＩＳ  Ｋ  ７１９４に準拠して４探針法で測定した体積抵抗率を１．０×１０10Ω・ｃｍ以下に形成しなくてもよいが、静電気による埃の付着を防止できるように、上記の体積抵抗率を１．０×１０10Ω・ｃｍ以下に形成するのが望ましい。
【００４６】
○  シリコーンエラストマー層１３は、せん断弾性率Ｇ’、熱伝導率、体積抵抗率等の物性値が概略２００°Ｃ〜２４０°Ｃ、最近の脱鉛半田の場合は２８０°Ｃ程度まで上記の範囲にあるように形成されることに限られない。例えば、加熱リフローソルダリング工程等で温度が２００°Ｃまで上昇しないのであれば、シリコーンエラストマー層１３の物性値が上記の範囲に保たれる温度を２００°Ｃより下にしてもよい。
【００４７】
○  搬送パレット１１に密着固定したＦＰＣ基板１５に半導体チップを実装する工程は加熱リフローソルダリング工程に限定されず、その他の工程、例えばフローソルダリング工程（ウェーブソルダリング工程）等で搬送パレット１１を使用してもよい。
【００４８】
○  ピン３５でＦＰＣ基板１５を搬送パレット１１の所定位置に位置合わせする場合、搬送パレット１１には孔１６が形成される構成に限られず、例えば凹部を形成してもよい。この凹部は、シリコーンエラストマー層１３を貫通して非伸縮性の支持体１２の途中まで達するような深さに形成する。
【００４９】
○  図３に示すように、ＦＰＣ基板１５において位置合わせ用孔１６と対応する位置に凸部４２がプレス成形法などにより形成されている場合には、凸部４２を位置合わせ用孔１６に係合させることにより、ＦＰＣ基板１５を搬送パレット１１の所定位置に位置合わせしてもよい。
【００５０】
○  ＦＰＣ基板１５に凸部４２が形成されている場合、凸部４２を係合するために搬送パレット１１に形成されるのは孔１６に限られず、凹部であってもよい。この凹部は、通常はシリコーンエラストマー層１３を貫通して非伸縮性の支持体１２の途中まで達するような深さに形成するが、非伸縮性の支持体１２まで達しない深さに形成しても構わない。
【００５１】
○  ＦＰＣ基板１５を搬送パレット１１の所定位置に位置合わせする構成は、ピン３５のみや、凸部４２と位置合わせ用孔１６との係合のみによって行われる構成に限られず、ＦＰＣ基板１５を、ピン３５及び凸部４２の両方で位置合わせする構成でもよい。例えばＦＰＣ基板１５に貫通孔３４と凸部４２とを１個ずつ形成する。
【００５２】
○  搬送パレット１１にはＦＰＣ基板１５との位置合わせ用孔１６や凹部が形成されなくてもよいが、それらを形成すると、ＦＰＣ基板１５を搬送パレット１１の所定位置に容易に位置合わせできる。
【００５３】
○  搬送パレット１１には実装装置の載置部３１との位置合わせ用孔１４が形成されなくてもよいが、位置合わせ用孔１４を形成すると、搬送パレット１１を実装装置の載置部３１の所定位置に容易に位置合わせできる。
【００５４】
○  非伸縮性の支持体１２はアルミ板に限られず、例えば、ステンレス板、マグネシウム合金板といった金属板や、ガラス繊維含浸エポキシ板、ガラス繊維含浸ポリエステル板等のプラスチック板でもよい。また、機械的強度、耐熱性、平滑性が充分であれば、非伸縮性の支持体１２は他の材料であっても使用可能であるが、前記のステンレス板等の金属板や、ガラス繊維含浸エポキシ板等のプラスチック板が特に好適である。
【００５５】
○  シリコーンエラストマー層１３のせん断弾性率Ｇ’を目的の値にする方法は、シリコーンエラストマーの組成と架橋度を適当に調整することに限られない。例えば、複数の市販シリコーンコンパウンドを任意にブレンドすることによって目的のせん断弾性率Ｇ’にしてもよい。
【００５６】
○  シリコーンエラストマー層１３と非伸縮性の支持体１２との接合法は、前記の加硫接着に限られず、例えば、架橋したシリコーンエラストマーシートをシリコーン系接着剤で非伸縮性の支持体１２に接着する方法でもよい。
【００５７】
○  シリコーンエラストマー層１３には、シリコーンエラストマー組成物に従来添加することが知られている添加剤を本発明のせん断弾性率Ｇ’、熱伝導率や体積抵抗率等の物性を損なわない範囲で添加してもよい。これらの添加剤として、例えばヒュームドシリカ、沈降性シリカ、石英粉などの酸化ケイ素の他、珪藻土、炭酸カルシウム、カーボンブラック、アルミナ、酸化マグネシウム、酸化亜鉛、窒化ホウ素、酸化鉄などが挙げられる。
【００５８】
○  搬送パレット１１に密着固定されるＦＰＣ基板は６枚に限られず、搬送パレット１１やＦＰＣ基板１５の大きさによって適宜変更してもよい。例えばＦＰＣ基板１５が大きい場合には、搬送パレット１１に密着できるＦＰＣ基板１５の数が少なくなる。また、搬送パレット１１が大きければ、密着できるＦＰＣ基板１５の数が多くなる。位置合わせ用孔１６は、ＦＰＣ基板１５と対応する位置に適宜変更して形成する。
【００５９】
○  位置合わせ用孔１６が形成される位置は、ＦＰＣ基板１５の一方の対角線上の角部に対応する位置に限られない。
○  位置合わせ用孔１４が形成される位置は、搬送パレット１１の長手方向の両端部に限られない。
【００６０】
【発明の効果】
以上詳述したように請求項１〜請求項７に記載の発明によれば、作業効率よく経済的にＦＰＣ基板へ半導体チップを実装できる。
【図面の簡単な説明】
【図１】  （ａ）は（ｂ）のＩＡ−ＩＡ線模式断面図、（ｂ）は搬送パレットの模式平面図。
【図２】  作用を示す模式断面図。
【図３】  別例を示す部分模式断面図。
【符号の説明】
１１…搬送パレット、１２…非伸縮性の支持体、１３…シリコーンエラストマー層、１４…実装装置の載置部との位置合わせ用孔、１６…ＦＰＣ基板との位置合わせ用孔。
【図１】
0004097184.tif 000003
【図２】
0004097184.tif 000004
【図３】
0004097184.tif 000005