(57)【特許請求の範囲】
【請求項１】
有機物を含有する半導体層と、
第一電極、第二電極及び第三電極を含む電界効果トランジスタであって、
前記半導体層の上方に前記第一電極が配置され、
前記半導体層の下方に前記第二電極が配置され、
前記半導体層の側方に前記第三電極が配置され、
前記半導体層は前記第一電極、第二電極及び第三電極から選ばれるいずれか２つの電極と電気的に接合され、
前記第一電極は前記半導体層の上方を前記半導体層の外周部より外側にはみ出して覆っており、
前記第一電極がドレイン／ソース電極であり、前記半導体層に電気的に接合しており、
前記第二電極がゲート電極であり、
前記第三電極がソース／ドレイン電極であり、前記半導体層に電気的に接合している電界効果トランジスタ。
【請求項２】
有機物を含有する半導体層と、
第一電極、第二電極及び第三電極を含む電界効果トランジスタであって、
前記半導体層の上方に前記第一電極が配置され、
前記半導体層の下方に前記第二電極が配置され、
前記半導体層の側方に前記第三電極が配置され、
前記半導体層は前記第一電極、第二電極及び第三電極から選ばれるいずれか２つの電極と電気的に接合され、
前記第一電極は前記半導体層の上方を前記半導体層の外周部より外側にはみ出して覆っており、
前記第一電極がゲート電極であり、
前記第二電極がドレイン／ソース電極であり、前記半導体層に電気的に接合しており、
前記第三電極がソース／ドレイン電極であり、前記半導体層に電気的に接合している電界効果トランジスタ。
【請求項３】
前記第一電極と前記第三電極間に介在する絶縁体層を有し、
前記第一電極が前記半導体層の外周部より外側にはみ出している長さをＬとし、
前記絶縁体層の厚さをｄとしたとき、
Ｌ≧１０ｄである請求項１または２に記載の電界効果トランジスタ。
【請求項４】
前記Ｌとｄの関係が、Ｌ≧５０ｄである請求項３に記載の電界効果トランジスタ。
【請求項５】
前記半導体層の側面の面積に対する、前記第三電極により囲われていない部分の面積の割合が、０％以上４０％以下である請求項１または２に記載の電界効果トランジスタ。
【請求項６】
画像表示部と、請求項１〜５のいずれかに記載の電界効果トランジスタを画素電極に具備する表示装置。
【請求項７】
前記画像表示部が、液晶表示装置又は有機エレクトロルミネッセンス表示装置である請求項６に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機物を含有する半導体層を用いた電界効果トランジスタ及びそのトランジスタを用いた表示装置に関するものである。
【背景技術】
【０００２】
近年、無機半導体に代わる半導体として有機半導体の開発が活発に行われている。代表的な有機半導体材料として、ペンタセンやポリチオフェンなどがある。なかでもペンタセンを半導体として用いた電界効果トランジスタでは、トランジスタの特性の一つであるキャリアの移動度が１ｃｍ2／Ｖｓを超えるという報告もなされている。アモルファスシリコンの移動度が約１ｃｍ2／Ｖｓであることから、有機半導体が今後アモルファスシリコンに取って代わることが予想される。しかし、実際にはそのような展開は進んでいない。その大きな要因の一つが、寿命である。有機半導体の多くは水や酸素に影響を受けやすく、大気ガス中の酸素によって半導体がドープされ、オフ電流が増大することでオン・オフ比が減少し、トランジスタの特性が劣化することが考えられる。したがって、有機半導体材料は、製造プロセスや使用環境において、酸化によるドーピングを起こさない、あるいは、最小限に抑えることができる酸素や水に安定な材料である必要がある。しかし、このような材料を開発するには、莫大な開発費と時間が必要とされる。
【０００３】
また、これまでに報告されている有機トランジスタは、有機半導体上に酸化膜や絶縁性樹脂を形成することにより、酸素などの侵入を防いでいる。酸化膜は酸素性や耐水性が強いものであるが、半導体上に酸化膜を作製する場合、形成温度が高く、半導体が損傷され、特性が劣化するという問題がある。また、絶縁性樹脂は酸化膜に比べ酸素性や耐水性が弱く、トランジスタの長寿命化は図りにくい。
【０００４】
また、トランジスタの構造にも問題がある。例えば、ボトムゲート型トランジスタ構造では、半導体は空気にさらされたように形成されるため、酸素との接触面積が大きい。また、トップゲート型トランジスタ構造においては、ボトムゲート型に比べて酸素との接触面積は小さくなるが、膜厚方向に対して垂直な方向からの酸素の進入には弱い。さらに、半導体層、ソース電極及びドレイン電極を縦方向に積層し、ゲート電極を積層体の横に絶縁膜を介して形成したサイドゲート型トランジスタ構造では、トップゲート型と同様に、膜厚方向に対して垂直な方向からの酸素の侵入に弱い（特許文献１〜２参照）。そこで、どの方向に対しても酸素や水が浸入しにくいトランジスタ構造をとることで、有機半導体を保護し、トランジスタとして長寿命化を図ることができる。
【特許文献１】特開２００３−１１０１１０号公報
【特許文献２】特開２００３−２０９１２２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、前記従来の問題を解決し、ペンタセンやポリチオフェン等の有機半導体を用いた電界効果トランジスタであっても、空気や水に強く、かつ長寿命な電界効果トランジスタ及びそれを用いた表示装置を提供する。
【課題を解決するための手段】
【０００６】
本発明の電界効果トランジスタは、有機物を含有する半導体層と、第一電極、第二電極及び第三電極を含む電界効果トランジスタであって、前記半導体層の上方に前記第一電極が配置され、前記半導体層の下方に前記第二電極が配置され、前記半導体層の側方に前記第三電極が配置され、前記半導体層は前記第一電極、第二電極及び第三電極から選ばれるいずれか２つの電極と電気的に接合され、前記第一電極は前記半導体層の上方を前記半導体層の外周部より外側にはみ出して覆っており、前記第一電極がドレイン／ソース電極であり、前記半導体層に電気的に接合しており、前記第二電極がゲート電極であり、前記第三電極がソース／ドレイン電極であり、前記半導体層に電気的に接合していることを特徴とする。
本発明の別の電界効果トランジスタは、有機物を含有する半導体層と、第一電極、第二電極及び第三電極を含む電界効果トランジスタであって、前記半導体層の上方に前記第一電極が配置され、前記半導体層の下方に前記第二電極が配置され、前記半導体層の側方に前記第三電極が配置され、前記半導体層は前記第一電極、第二電極及び第三電極から選ばれるいずれか２つの電極と電気的に接合され、前記第一電極は前記半導体層の上方を前記半導体層の外周部より外側にはみ出して覆っており、前記第一電極がゲート電極であり、前記第二電極がドレイン／ソース電極であり、前記半導体層に電気的に接合しており、前記第三電極がソース／ドレイン電極であり、前記半導体層に電気的に接合していることを特徴とする。
【０００７】
また本発明の表示装置は、画像表示部と、前記の電界効果トランジスタを画素電極に具備したことを特徴とする。
【発明の効果】
【０００８】
本発明は、電界効果トランジスタにおいて、半導体層の上面に第一電極、下面に第二電極を配置し、半導体層の側方を第三電極により囲い、第一電極は半導体層の上方を半導体層の外周部より外側にはみ出して覆っている構造である。これにより、大気から半導体層間での距離を長くし、酸素や水の半導体層への到達距離を長くすることができ、トランジスタの長寿命化を図ることが可能となる。
【発明を実施するための最良の形態】
【０００９】
本発明の三つの電極はそれぞれ、ゲート電極、ソース電極、ドレイン電極であり、ゲート電極に印加した電圧によりソース電極とドレイン電極間に流れる電流が制御される。この電流が流れるソース電極とドレイン電極間の半導体層領域をチャネルという。
【００１０】
本発明においては、第一電極が半導体層の外周部より外側にはみ出している長さをＬとし、第一電極と第三電極間に介在させている絶縁体層の厚さをｄとしたとき、Ｌ≧１０ｄであることが好ましい。前記の範囲とすることで、大気から半導体層間での距離をさらに長くし、酸素や水の半導体層への到達距離を長くすることができ、トランジスタの長寿命化ができる。前記Ｌとｄの関係は、Ｌ≧５０ｄであることがより好ましい。
【００１１】
前記半導体層の側面外側のうち、前記第三電極により囲われていない部分の開口率が０％以上４０％以下であることが好ましい。
【００１２】
さらに、前記第一電極がドレイン／ソース電極であり、かつ前記半導体層に電気的に接合しており、前記第二電極がゲート電極であり、前記第三電極がソース／ドレイン電極であり、かつ前記半導体層に電気的に接合していることが好ましい。
【００１３】
ここで「ソース／ドレイン電極」とは、ソース電極又はドレイン電極をいい、「ドレイン／ソース電極」とは、ドレイン電極又はソース電極を言う。したがって、ソース／ドレイン電極がソース電極の場合、ドレイン／ソース電極はドレイン電極となり、ソース／ドレイン電極がドレイン電極の場合、ドレイン／ソース電極はソース電極となる。
【００１４】
本発明のボトムゲート型電界効果トランジスタにおいては、図１ＡからＥに示す各種形態を取りうる。図１Ａは、基板１１上に第二電極としてのゲート電極１２、その上にゲート絶縁体層１３、その上に第三電極としてのソース電極１４及び半導体層１５があり、半導体層１５の上に第一電極としてのドレイン電極１６と絶縁体層１７が半導体層１５の上面をすべて覆うように形成されたボトムゲート型電界効果トランジスタ構造である。ただし、ドレイン電極１６は、直接又は絶縁体層１７を介して、半導体層１５の上方をすべて覆っている。また、ゲート絶縁体層１３の上に形成されたソース電極１４と半導体層１５の平面図は図１Ｅのように、半導体層１５の側方をソース電極１４がすべて囲っている構造になっている。
【００１５】
図１Ｂは、ドレイン電極１６は直接又は絶縁体層１７を介して半導体層１５の上方をすべて覆っており、かつ、ドレイン電極１６は絶縁体層１７の上面を一部覆っている。
【００１６】
図１Ｃは、半導体層１５はソース電極１４の上に張り出しており、ドレイン電極１６は半導体層１５にめり込んでいる。
【００１７】
図１Ｄは、半導体層１５はソース電極１４の大部分を覆い、ドレイン電極１６は直接又は絶縁体層１７を介して半導体層１５の上面と側面をすべて覆っている。
【００１８】
また、本発明のボトムゲート型電界効果トランジスタは、前述した図１ＡからＤ以外の形態を取りうることはもちろんである。さらに、以下に説明するトップゲート型電界効果トランジスタ及びサイドゲート型電界効果トランジスタにおいても同様に、記述する図以外の形態を取りうることは言うまでもない。
【００１９】
さらに、図１Ａのように半導体層１５の外周部のの任意の点から前記第一電極に垂線を伸ばした時、前記第一電極との交点から前記第一電極の外周部までの最短距離をＬ、前記垂線に沿った前記第一電極と前記半導体層との距離をｄとした場合、Ｌ≧１０ｄであることが好ましい。
【００２０】
さらに、前記第一電極がゲート電極であり、前記第二電極がドレイン／ソース電極であり、かつ前記半導体層に電気的に接合しており、前記第三電極がソース／ドレイン電極であり、かつ前記半導体層に電気的に接合していてもよい。
さらに、前記第一電極及び前記第二電極はソース又はドレイン電極であり、かつ前記半導体層に電気的に接合しており、前記第三電極がゲート電極であることを特徴とするサイドゲート型電界効果トランジスタとしてもよい。
【００２１】
本発明の電界効果トランジスタを作製するための基板としては、例えば、ガラス、石英、アルミナ焼結体などの無機材料、ポリイミド膜、ポリエステル膜などの樹脂製絶縁性基板が望ましい。
【００２２】
ゲート電極材料としては、例えば、金、白金、銀、銅、アルミニウム、クロム、モリブデン、ニッケルなどや、これらの合金、ポリシリコン、アモルファスシリコン、ＩＴＯなどの無機材料が望ましい。これらの導電材は、蒸着法、スパッタ法などにより膜厚５０ｎｍ以上５００ｎｍ以下の範囲に成膜され、通常のフォトリソグラフィ工程、及びエッチング工程により、所望の形状に加工される。
【００２３】
ゲート絶縁膜の材料としては、ＳｉＯ2、Ａｌ2Ｏ3などの無機絶縁材料、ポリアクリロニトリル、ポリクロロピレン、ポリエチレンテレフタレート、ポリオキシメチレン、ポリカーボネート、ポリイミドなどの有機絶縁材料が挙げられる。これら電気的絶縁膜はＣＶＤ法、スピンコート法、キャスト法、蒸着法などにより膜厚５０ｎｍ以上１０００ｎｍ以下の範囲で成膜する。
【００２４】
ソース・ドレイン電極材料としては、例えば、金、白金、銀、銅、アルミニウム、クロム、インジウム−錫酸化物合金（ＩＴＯ）などの中から、有機半導体層に用いる原料に適当な原料を用いる。特に、半導体層とオーミック接触を得るためには、金、白金などが良く用いられる。これら導電材は、蒸着法、スパッタ法、電子ビーム蒸着法などにより、膜厚５０ｎｍ以上５００ｎｍ以下の範囲に成膜され、通常のフォトリソグラフィ工程、及びエッチング工程により、所望の形状に加工される。
【００２５】
半導体材料としては、ポリアセチレン、ポリピロール、ポリチオフェン、ポリアニリン、ポリアセン（テトラセン、ペンタセンを含む）、ポリｐ−フェニレン、ポリフェニレンスルフィド及びこれらの誘導体並びにこれらの共重合体などの導電性高分子からなる有機半導体材料がある。別の半導体材料としては、カーボンナノチューブと前記有機半導体材料の複合体などが挙げられる。成膜方法としては、スピンコート法、キャスト法、電解重合法、気相重合法、真空蒸着法などが利用できる。
【実施例】
【００２６】
以下、実施例により本発明をさらに詳細に説明する。なお本発明は以下の実施例に限定されるものではない。
【００２７】
（実施例１）
図１Ａを用いて、作製した電界効果トランジスタＮｏ．１について説明する。図１Ａは、基板１１上にゲート電極１２、その上にゲート絶縁体層１３、その上にソース電極１４及び半導体層１５があり、半導体層１５の上にドレイン電極１６と絶縁体層１７が半導体層１５の上面をすべて覆うように形成されたボトムゲート型電界効果トランジスタ構造である。ゲート絶縁体層１３の上に形成されたソース電極１４と半導体層１５の平面図は図１Ｅのように、半導体層１５のチャネル領域の側方をソース電極１４がすべて囲っている構造になっている。
【００２８】
基板１１として厚み０．７ｍｍのガラス基板、ゲート電極１２として厚み０．１μｍのインジウム−錫酸化物合金（ＩＴＯ）、ゲート絶縁体層１３としてゲート電極がある部分の厚み０．６μｍ、無い部分の厚み０．７μｍのポリビニルフェーノール（ＰＶＰ）、ソース・ドレイン電極１４として厚み０．１μｍの金、ソース・ドレイン電極１６として絶縁体層１７上の部分の厚み０．１μｍの金、絶縁体層１７として厚さ５０ｎｍの感光性ポリイミド、半導体層１５として厚さ１００ｎｍのペンタセンを用いて電界効果トランジスタＮｏ．１を作製した。
【００２９】
まず、洗浄したＩＴＯ膜付きガラス基板１１を用意し、このガラス基板１１上に、スピンコート法を用いてＰＶＰゲート絶縁体層を形成した。さらに、半導体層が形成される領域のみマスクをし、ゲート絶縁体層１３上に金を真空蒸着し、ソース電極１４を形成した。続けて真空蒸着により半導体層１５を形成した。つぎに、スピンコート法を用いて感光性ポリイミドを塗布し、光照射によりドレイン電極１６を形成する部分を除去した絶縁体層１７を形成した。最後にドレイン電極１６として金を真空蒸着により形成し、図１Ａに示す半導体層１５のチャネル領域をソース・ドレイン電極及び絶縁体層により覆うようなトランジスタを作製した。半導体層１５を介したソース電極１４とドレイン電極１６の距離、すなわち絶縁体層１７の厚み（ｄ）は５０ｎｍ、第一の電極（ドレイン電極）１６が半導体層１５の外周部から突出している長さ（Ｌ）は５０μｍであり、前記Ｌとｄの関係は、Ｌ／ｄ＝１０００であった。
【００３０】
上述のＩＴＯ膜をゲート電極１２として用い、ソース・ドレイン・ゲート電極１４・１６・１２の各電極に、直径０．１ｍｍの銀線を銀ペーストで配線した。
【００３１】
作製したトランジスタの寿命を評価するために、作製直後のトランジスタのオン・オフ比を測定し、加湿試験機に７日間放置した後のオン・オフ比と比較した。このときの加湿条件は、温度６５℃、相対湿度８５％である。
【００３２】
後にまとめて示す表１に示すように、この電界効果トランジスタＮｏ．１の作製直後のキャリア移動度０．０６ｃｍ2／Ｖｓ、電流のオン・オフ比は５×１０5が得られた。つぎに加湿試験機に放置後のオン・オフ比は９×１０2であった。従来のトランジスタでは、作製後７日間も大気中に放置すると、トランジスタ特性は得られない。このことから、図１Ａのような構造をとることにより、トランジスタの耐酸素性及び耐水性が向上していることが分かる。
【００３３】
（比較例１）
比較のため、実施例１と同様に図１３のようにして、ドレイン電極２６の外周が半導体層２５の外周と略同一の電界効果トランジスタＮｏ．２を作製した。絶縁体層２７の厚み（ｄ）は５０ｎｍ、第一の電極（ドレイン電極）２６が半導体層２５の外周部から突出している長さ（Ｌ）は０．０５μｍであり、前記Ｌとｄの関係は、Ｌ／ｄ＝１であった。後にまとめて示す表１に示すように、このトランジスタＮｏ．２の作製直後のキャリア移動度は０．０４ｃｍ2／Ｖｓ、電流のオン・オフ比は４×１０5が得られた。つぎに加湿試験機に放置後のオン・オフ比は測定できないほど小さかった。これは、図１３のようなトランジスタ構造では、図１Ａのような構造に比べ、酸素などの半導体層への到達距離が短いことに起因するものと考えられる。つまり、酸素や水が容易に半導体層へ浸入したために、半導体層がドーピング及び化学的に劣化され、トランジスタ特性が劣化したものと考えられる。
【００３４】
（実施例２）
図２Ａ及び図２Ｂを用いて、作製した電界効果トランジスタＮｏ．３について説明する。図２Ａは、基板３１上にゲート電極３２、その上にゲート絶縁体層３３、その上にソース・ドレイン電極３４・３６及び半導体層３５があり、半導体層３５の上にドレイン電極３６と絶縁体層３７が半導体層３５の上面をすべて覆うように形成されたボトムゲート型電界効果トランジスタ構造である。ただし、ドレイン電極３６は絶縁体層３７を介して半導体層３５の上面をすべて覆っている。また、ゲート絶縁体層３３の上に形成されたソース・ドレイン電極３４・３６と半導体層３５の断面図は図２Ｂのように、半導体層３５の中央部にドレイン電極３６が形成され、半導体層３５のチャネル領域の側方をソース電極３４がすべて囲っている構造になっている。
【００３５】
基板３１としてガラス基板、ゲート電極３２としてＩＴＯ、ゲート絶縁体層３３としてＰＶＰ、ソース・ドレイン電極３４・３６として金、絶縁体層３７として感光性ポリイミド、半導体層３５としてペンタセンを用いて電界効果トランジスタＮｏ．３を作製した。絶縁体層３７の厚み（ｄ）は５０ｎｍ、第一の電極（ドレイン電極）３６が半導体層３５の外周部から突出している長さ（Ｌ）は５０μｍであり、前記Ｌとｄの関係は、Ｌ／ｄ＝１０００であった。
【００３６】
まず、洗浄したＩＴＯ膜付きガラス基板３１を用意し、この基板３１上に、スピンコート法を用いてＰＶＰゲート絶縁体層３３を形成した。さらに、半導体層が形成される領域のみマスクをし、ゲート絶縁層３３上に金を真空蒸着し、ソース電極３４とドレイン電極３６の一部を形成した。続けて真空蒸着により半導体層３５を形成した。つぎに、スピンコート法を用いて感光性ポリイミドを塗布し、光照射によりドレイン電極３６を形成する部分を除去した絶縁体層３７を形成した。最後にドレイン電極３６として金を真空蒸着により形成し、図２Ａに示すような半導体層３５のチャネル領域をソース・ドレイン電極及び絶縁体層により覆うようなトランジスタを作製した。また、上述のＩＴＯ膜をゲート電極３２として用い、ソース・ドレイン・ゲート電極３４・３６・３２の各電極に、直径０．１ｍｍの銀線を銀ペーストで配線した。実施例１と同様の方法で寿命評価を行った。
【００３７】
後にまとめて示す表１のように、この電界効果トランジスタＮｏ．３の作製直後のキャリア移動度は０．１ｃｍ2／Ｖｓ、電流のオン・オフ比は４×１０5が得られた。つぎに加湿試験機に放置後のオン・オフ比は４×１０2であった。これより、トランジスタの耐酸素性及び耐水性が向上していることが分かる。
【００３８】
（実施例３）
図２Ａ及び図２Ｃを用いて、作製した電界効果トランジスタＮｏ．２１から２６について説明する。実施例２と同様の方法により、図２Ａのようなドレイン電極３６が絶縁体層３７を介して半導体層３５及びソース電極３４の上面を覆っているボトムゲート型トランジスタを作製した。絶縁体層３７の厚み（ｄ）は５０ｎｍ、第一の電極（ドレイン電極）３６が半導体層３５の外周部から突出している長さ（Ｌ）は５０μｍであり、前記Ｌとｄの関係は、Ｌ／ｄ＝１０００であった。ただし、ゲート絶縁体層３３の上に形成されたソース・ドレイン電極３４・３６と半導体層３５の平面図は図２Ｃのように、半導体層３５の中央部にドレイン電極３６が形成され、半導体層３５のチャネル領域の側方をソース電極３４が大部分を囲っている構造になっている。このソース電極３４に囲われていない半導体層のチャネル領域の開口率によるオン・オフ比の違いを表２に示す。作製したトランジスタＮｏ．２１から２６は、開口率を０から５０％まで変化させている。ここで、開口率とは、チャネル領域の側面の面積に対する側面開口部の面積の割合である。つまり、開口率が０％とは、チャネル領域の側方がすべてソース電極により囲われていることを示している。
【００３９】
表２に示すように、開口率を０から５０％まで変化させた電界効果トランジスタの作製直後のキャリア移動度はどれも０．０７から０．１ｃｍ2／Ｖｓ、電流のオン・オフ比は、１×１０5以上の値が得られた。つぎに加湿試験機に放置し、オン・オフ比は１×１０2より小さくなるまでの時間を寿命として測定した。
【００４０】
その結果、図１０に示すように、開口率が３０％を超える辺りまでは、寿命は開口率の増加に伴い単調に減少した。しかし、開口率が４０％辺りから急激に寿命が減少しているのが分かった。これは、開口率３０％付近までは、半導体層の開口面積が大きくなることによって、酸素などの進入割合が増加したためと考えられる。しかし、開口率４０％以上になると電極面積の減少に伴う電荷集中による半導体層の化学的劣化が急増し、これにより半導体層の寿命も急激に減少したものと考えられる。
【００４１】
以上の結果から、使用上のトランジスタの安定性を考慮すると、寿命が急激に減少しない、つまり、チャネル領域の側方が開口率４０％以下の範囲でソース電極により囲われていることが好ましい。
【００４２】
（実施例４）
図３を用いて、作製した電界効果トランジスタＮｏ．４について説明する。図３は、基板４１上にゲート電極４２、その上にゲート絶縁体層４３、その上にソース・ドレイン電極４４・４６及び半導体層４５があり、半導体層４５の上にドレイン電極４６と絶縁体層４７が半導体層４５の上面をすべて覆うように形成されたボトムゲート型電界効果トランジスタ構造である。ただし、ドレイン電極４６は絶縁体層４７を介して半導体層４５の上面をすべて覆っている。さらに、ゲート電極４２はゲート絶縁体層４３を介して半導体層４５の下面をすべて覆っている。また、ゲート絶縁体層４３の上に形成されたソース・ドレイン電極４４・４６と半導体層４５の平面は、半導体層４５の中央部にドレイン電極４６が形成され、半導体層４５のチャネル領域の側方をソース電極４４がすべて囲っている構造になっている。絶縁体層４７の厚み（ｄ）は５０ｎｍ、第一の電極（ドレイン電極）４６が半導体層４５の外周部から突出している長さ（Ｌ）は５０μｍであり、前記Ｌとｄの関係は、Ｌ／ｄ＝１０００であった。
【００４３】
基板４１として樹脂製基板、ゲート電極４２としてＩＴＯ、ゲート絶縁体層４３としてＰＶＰ、ソース・ドレイン電極４４・４６として金、絶縁体層４７として感光性ポリイミド、半導体層４５としてペンタセンを用いて電界効果トランジスタＮｏ．４を作製した。
【００４４】
まず、洗浄したＩＴＯ膜４２付きの厚さ１ｍｍのポリイミド樹脂製基板４１を用意し、この基板４１上に、スピンコート法を用いてＰＶＰゲート絶縁体層４３を形成した。さらに、半導体層が形成される領域のみマスクをし、ゲート絶縁層４３上に金を真空蒸着し、ソース電極４４とドレイン電極４６の一部を形成した。続けて真空蒸着により半導体層４５を形成した。つぎに、スピンコート法により感光性ポリイミドを塗布し、ドレイン電極４６を形成する部分を光照射により除去した絶縁体層４７を形成した。最後にドレイン電極４６として金を真空蒸着により形成し、半導体層４５をソース・ドレイン電極及び絶縁体層により覆うようなトランジスタＮｏ．４を作製した。また、上述のＩＴＯ膜をゲート電極４２として用い、ソース・ドレイン・ゲート電極４４・４６・４２の各電極に、直径０．１ｍｍの銀線を銀ペーストで配線した。実施例１と同様の方法で寿命評価を行った。
【００４５】
後にまとめて示す表１のように、この電界効果トランジスタＮｏ．４の作製直後のキャリア移動度は０．０３ｍ2／Ｖｓ、電流のオン・オフ比は２×１０5が得られた。つぎに加湿試験機に放置後のオン・オフ比は１×１０2であった。これより、樹脂製基板であってもトランジスタの耐酸素性及び耐水性が向上していることが確認できた。
【００４６】
（実施例５）
図４Ａ及び図４Ｂを用いて、作製した電界効果トランジスタＮｏ．５について説明する。図４Ａは、基板５１上にゲート電極５２、その上にゲート絶縁体層５３、その上にソース・ドレイン電極５４・５６及び半導体層５５があり、半導体層５５の上にドレイン電極５６と絶縁体層５７が半導体層５５の上面をすべて覆うように形成されたボトムゲート型電界効果トランジスタ構造である。ただし、ドレイン電極５６は絶縁体層５７を介して半導体層５５の上面をすべて覆っている。また、ゲート絶縁体層５３の上に形成されたソース・ドレイン電極５４・５６と半導体層５５の平面は、図４Ｂのように半導体層５５の中央部にドレイン電極５６が形成され、半導体層５５のチャネル領域の側方をソース電極５４がすべて囲っている構造になっている。絶縁体層５７の厚み（ｄ）は５０ｎｍ、第一の電極（ドレイン電極）５６が半導体層５５の外周部から突出している長さ（Ｌ）は５０μｍであり、前記Ｌとｄの関係は、Ｌ／ｄ＝１０００であった。
【００４７】
基板５１としてガラス基板、ゲート電極５２としてＩＴＯ、ゲート絶縁体層５３としてＰＶＰ、ソース・ドレイン電極５４・５６として金、絶縁体層５７として感光性ポリイミド、半導体層５５としてペンタセンを用いて電界効果トランジスタＮｏ．５を作製した。
【００４８】
まず、洗浄したＩＴＯ膜付き樹脂製基板５１を用意し、この基板５１上に、スピンコート法を用いてＰＶＰゲート絶縁体層５３を形成した。さらに、半導体層が形成される領域のみマスクをし、ゲート絶縁層５３上に金を真空蒸着し、ソース電極５４とドレイン電極５６の一部を形成した。続けて真空蒸着により、半導体層５５を形成した。つぎに、スピンコート法を用いて感光性ポリイミドを塗布し、ドレイン電極５６を形成する部分を光照射により除去した絶縁体層５７を形成した。最後にドレイン電極５６として金を真空蒸着により形成し、半導体層５５をソース・ドレイン電極及び絶縁体層により覆うようなトランジスタＮｏ．５を作製した。このとき、半導体層５５を介したソース電極５４とドレイン電極５６の最短距離は５０ｎｍとした。また、上述のＩＴＯ膜をゲート電極５２として用い、ソース・ドレイン・ゲート電極５４・５６・５２の各電極に、直径０．１ｍｍの銀線を銀ペーストで配線した。実施例１と同様の方法で寿命評価を行った。
【００４９】
後にまとめて示す表１のように、この電界効果トランジスタＮｏ．５の作製直後のキャリア移動度は０．０１ｃｍ2／Ｖｓ、電流のオン・オフ比は６×１０4が得られた。つぎに加湿試験機に放置後のオン・オフ比は１×１０2であった。これより、ソース・ドレイン電極及び半導体層の形状に関係なくトランジスタの耐酸素性及び耐水性が向上していることが分かる。
【００５０】
（実施例６）
図５Ａ及び図５Ｃを用いて、作製した電界効果トランジスタＮｏ．６について説明する。図５Ａは、基板６１上にドレイン電極６６及び絶縁体層６７、その上にソース電極６４と半導体層６５を形成し、さらにその上にゲート絶縁体層６３、ゲート電極６２の順に形成したトップゲート型電界効果トランジスタ構造である。ただし、ゲート電極６２が半導体層６５の上面をすべて覆うように形成されている。さらに、図５Ｃのようにドレイン電極６６は半導体層６５の中央部に形成されており、半導体層６５のチャネル領域の側方はソース電極６４によりすべて囲まれた構造になっている。絶縁体層６３の厚み（ｄ）は５００ｎｍ、第一の電極（ゲート電極）６２が半導体層６５の外周部から突出している長さ（Ｌ）は５０μｍであり、前記Ｌとｄの関係は、Ｌ／ｄ＝１００であった。
【００５１】
基板６１としてガラス基板、ソース・ドレイン・ゲート電極６４・６６・６２として金、ゲート絶縁体層６３としてＰＶＰ、絶縁体層６７として感光性ポリイミド、半導体層６５としてペンタセンを用いて電界効果トランジスタＮｏ．６を作製した。
【００５２】
まず、洗浄したガラス基板６１を用意し、この基板６１上に、スピンコート法を用いて感光性ポリイミドを塗布し、ドレイン電極６６を形成する部分のみ光を照射し除去した絶縁体層６７を形成した。つぎに、ソース・ドレイン電極６４・６６として金を真空蒸着により形成し、連続して半導体層６５を蒸着した。つぎに、スピンコート法を用いてＰＶＰゲート絶縁体層６３を形成した。最後にゲート電極６２を真空蒸着した。また、上述のソース・ドレイン・ゲート電極６４・６６・６２の各電極に、直径０．１ｍｍの銀線を銀ペーストで配線した。実施例１と同様の方法で寿命評価を行った。
【００５３】
後にまとめて示す表１のように、この電界効果トランジスタＮｏ．６の作製直後のキャリア移動度は０．１ｃｍ2／Ｖｓ、電流のオン・オフ比は７×１０5が得られた。つぎに加湿試験機に放置後のオン・オフ比は８×１０2であった。これより、トップゲート型トランジスタ構造においても、トランジスタの耐酸素性及び耐水性が向上していることが分かる。
【００５４】
（比較例２）
比較のため、実施例７と同一条件で、図１４に示すようにゲート電極６２の大きさがソース電極６４の外側と同一の寸法である電界効果トランジスタＮｏ．７を同様な構成及び方法にて作製した。表１に示すように、このトランジスタＮｏ．７の作製直後のキャリア移動度は０．０９ｃｍ2／Ｖｓ、電流のオン・オフ比は６×１０5が得られた。つぎに加湿試験機に放置後のオン・オフ比は測定できないほど小さかった。これは、図１４のようなトランジスタ構造では、図５Ａのような構造に比べ、酸素などの半導体層への到達距離が短いことに起因するものと考えられる。つまり、酸素や水が容易に半導体層へ浸入したために、半導体層がドーピング及び化学的に劣化され、トランジスタ特性が劣化したものと考えられる。
【００５５】
（実施例７）
図５Ａ及び図５Ｃを用いて、作製した電界効果トランジスタＮｏ．３１から３６について説明する。実施例６と同様の方法により、図５Ａのようなゲート電極６２が半導体層６５の上面をすべて覆っているトップゲート型トランジスタを作製した。絶縁体層６３の厚み（ｄ）は５００ｎｍ、第一の電極（ゲート電極）６２が半導体層６５の外周部から突出している長さ（Ｌ）は５０μｍであり、前記Ｌとｄの関係は、Ｌ／ｄ＝１００であった。絶縁体層６７の上に形成されたソース・ドレイン電極６４・６６と半導体層６５の平面図は図５Ｃのように、半導体層６５の中央部にドレイン電極６６が形成され、半導体層６５のチャネル領域の側方をソース電極６４が大部分を囲っている構造になっている。このソース電極６４に囲われていない半導体層のチャネル領域部分の開口率によるオン・オフ比の違いを表３に示す。作製したトランジスタＮｏ．３１から３６は、開口率を０から５０％まで変化させている。ここで、開口率とは、半導体層のチャネル領域の側面の面積に対する側面開口部の面積の割合である。つまり、開口率が０％とは、半導体層のチャネル領域の側方がすべてソース電極により囲われていることを示している。
【００５６】
表３に示すように、開口率を変化させた電界効果トランジスタの作製直後のキャリア移動度はどれも０．０６から０．１ｃｍ2／Ｖｓ、電流のオン・オフ比は１×１０5以上の値が得られた。つぎに加湿試験機に放置し、オン・オフ比は１×１０2より小さくなるまでの時間を寿命として測定した。その結果、図１１に示すように、開口率が３０％を超える辺りまでは、寿命は開口率の増加に伴い単調に減少していた。しかし、開口率が４０％辺りから急激に寿命が減少しているのが分かる。これは、実施例３で記述したのと同様に、開口率３０％付近までは、半導体層の開口面積増加に伴う進入酸素増加による劣化が進み、開口率４０％以上では、電極面積減少に伴う電荷集中による化学的劣化が急激に進み寿命が減少したものと考えられる。しかし、現時点においてこの要因については明らかになっていない。
【００５７】
以上の結果から、使用上のトランジスタの安定性を考慮すると、寿命が急激に減少しない、つまり、半導体層のチャネル領域の側方が開口率４０％以下の範囲でソース電極により囲われていることが好ましい。
【００５８】
（実施例８）
図６Ａ及び図６Ｂを用いて、作製した電界効果トランジスタＮｏ．８について説明する。図６Ａは、基板７１上にソース電極７４及び絶縁体層７７、その上にゲート電極７２・ゲート絶縁体層７３及び半導体層７５、その上にドレイン電極７６が半導体層７５の上面をすべて覆うように形成されたサイドゲート型電界効果トランジスタ構造である。ドレイン電極７６は絶縁体層７７を介してゲート電極７２の内周部をすべて覆っている。また、絶縁体層７７及びソース電極７４の上に形成されたゲート電極７２・ゲート絶縁体層７３及び半導体層７５の平面図は、図６Ｂのように半導体層７５のチャネル領域の側方を、ゲート絶縁体層７３を介してゲート電極７２がすべて囲っている構造になっている。絶縁体層７７の厚み（ｄ）は５０ｎｍ、第一の電極（ドレイン電極）７６が半導体層７５の外周部から突出している長さ（Ｌ）は５０μｍであり、前記Ｌとｄの関係は、Ｌ／ｄ＝１０００であった。
【００５９】
基板７１としてガラス基板、ソース・ドレイン・ゲート電極７４・７６・７２として金、ゲート絶縁体層７３及び絶縁体層７７として感光性ポリイミド、半導体層７５としてペンタセンを用いて電界効果トランジスタＮｏ．８を作製した。
【００６０】
まず、洗浄したガラス基板７１を用意し、この基板７１上に、スピンコート法により感光性ポリイミドを塗布し、ソース電極７４を形成する部分を光照射により除去した絶縁体層７７を形成した。つぎに、ソース電極７４及びゲート電極７２を真空蒸着により形成した。つぎにスピンコート法により感光性ポリイミドを塗布し、半導体層７５を形成する部分を光照射により除去した絶縁体層７７及びゲート絶縁体層７３を形成した。最後に、半導体層７５を蒸着し、連続してドレイン電極７６を真空蒸着により形成した。このとき、半導体層７５の厚みは１００ｎｍとした。また、上述のソース・ドレイン・ゲート電極７４・７６・７２の各電極に、直径０．１ｍｍの銀線を銀ペーストで配線した。実施例１と同様の方法で寿命評価を行った。
【００６１】
表１に示すように、この電界効果トランジスタＮｏ．８の作製直後のキャリア移動度は０．０５ｃｍ2／Ｖｓ、電流のオン・オフ比は４×１０4が得られた。つぎに加湿試験機に放置後のオン・オフ比は１×１０2であった。これより、サイドゲート型トランジスタであってもトランジスタの耐酸素性及び耐水性が向上していることが分かる。
【００６２】
（比較例３）
比較のため、実施例８と同一条件で、図１５に示す構造において、絶縁体層８７の厚み（ｄ）を１００ｎｍ、第一の電極（ドレイン電極）８６が半導体層８５の外周部から突出している長さ（Ｌ）を０．１μｍとし、前記Ｌとｄの関係を、Ｌ／ｄ＝１とした。
【００６３】
このトランジスタＮｏ．９の作製直後のキャリア移動度は０．０２ｃｍ2／Ｖｓ、電流のオン・オフ比は２×１０4が得られた。つぎに加湿試験機に放置後のオン・オフ比は測定できないほど小さかった。これは、図１５のようなトランジスタ構造では、図６Ａのような構造に比べ、酸素などの半導体層への到達距離が短いことに起因するものと考えられる。つまり、酸素や水が容易に半導体層へ浸入したために、半導体層がドーピング及び化学的に劣化され、トランジスタ特性が劣化したものと考えられる。
【００６４】
（実施例９）
図７Ａを用いて、作製した電界効果トランジスタＮｏ．１０について説明する。図７Ａは、基板９１上にソース電極９４、その上にゲート電極９２・ゲート絶縁体層９３及び半導体層９５、その上にドレイン電極９６を形成し、ソース・ドレイン電極９４・９６が半導体層９５の上面と下面をすべて覆うように形成されたサイドゲート型電界効果トランジスタ構造である。ただし、ドレイン電極９６及びソース電極９４は、直接又は絶縁体層９７を介して、半導体層９５の上面及び下面をすべて覆っている。また、絶縁体層９７及びソース電極９４の上に形成されたゲート電極９２・ゲート絶縁体層９３及び半導体層９５の平面図は、図７Ｂのように半導体層９５のチャネル領域の側方の大部分を、ゲート絶縁体層９３を介してゲート電極９２が囲っている構造になっている。絶縁体層９７の厚み（ｄ）は５０ｎｍ、第一の電極（ドレイン電極）９６が半導体層９５の外周部から突出している長さ（Ｌ）は５０μｍであり、前記Ｌとｄの関係は、Ｌ／ｄ＝１０００であった。
【００６５】
基板９１として厚み１ｍｍのポリイミド樹脂製基板、ソース・ドレイン・ゲート電極９４・９６・９２として金、ゲート絶縁体層９３及び絶縁体層９７として感光性ポリイミド、半導体層９５としてペンタセンを用いて電界効果トランジスタＮｏ．１０を作製した。
【００６６】
まず、洗浄した樹脂製基板９１を用意し、この基板９１上に、真空蒸着によりソース電極９４を形成した。つぎに絶縁体層９７として感光性ポリイミドをスピンコート法により塗布し、半導体層９５を形成する部分を光照射し除去した。つぎに、真空蒸着により金をゲート電極９２として形成した。つぎに、感光性ポリイミドをスピンコート法により塗布し、半導体層９５を形成する部分を光照射により除去しゲート絶縁体層９３及び絶縁体層９７を形成した。最後に、半導体層９５を蒸着し、連続してドレイン電極９６を真空蒸着により形成した。このとき、半導体層９５の厚みは１５０ｎｍとした。また、上述のソース・ドレイン・ゲート電極９４・９６・９２の各電極に、直径０．１ｍｍの銀線を銀ペーストで配線した。実施例１と同様の方法で寿命評価を行った。
【００６７】
表１に示すように、この電界効果トランジスタＮｏ．１０の作製直後のキャリア移動度は０．０３ｃｍ2／Ｖｓ、電流のオン・オフ比は２×１０4が得られた。つぎに加湿試験機に放置後のオン・オフ比は９×１０2であった。これより、樹脂製基板であってもトランジスタの耐酸素性及び耐水性が向上していることが分かる。
【００６８】
（実施例１０）
図７Ａ及びＢを用いて、作製した電界効果トランジスタＮｏ．４１から４６について説明する。図７Ａは、実施例９で説明したのと同様のサイドゲート型トランジスタ構造である。ただし、電気的絶縁体層９７及びソース電極９４の上に形成されたゲート電極９２・ゲート絶縁体層９３及び半導体層９５の平面図は、図７Ｂのように半導体層９５のチャネル領域の側方を、ゲート絶縁体層９３を介してゲート電極９２が大部分を囲っている構造になっている。このゲート電極９２に囲われていない半導体層部分の開口率によるオン・オフ比の違いを表３に示す。作製したトランジスタＮｏ．４１から４６は、開口率を０から５０％まで変化させている。ここで、開口率は、半導体層のチャネル領域の側面積に対する側面開口部の面積の割合である。つまり、開口率が０％とは、半導体層のチャネル領域の側方がすべてゲート絶縁体層を介してゲート電極により囲われていることを示している。絶縁体層９７の厚み（ｄ）は５０ｎｍ、第一の電極（ドレイン電極）９６が半導体層９５の外周部から突出している長さ（Ｌ）は５０μｍであり、前記Ｌとｄの関係は、Ｌ／ｄ＝１０００であった。
【００６９】
表４に示すように、開口率を変化させた電界効果トランジスタの作製直後のキャリア移動度はどれも０．０２から０．０３ｃｍ2／Ｖｓ、電流のオン・オフ比は５×１０3以上の値が得られた。つぎに加湿試験機に放置し、オン・オフ比が１×１０2より小さくなるまでの時間を寿命として測定した。その結果、図１２に示すように、開口率が３０％を超える辺りまでは、寿命は開口率の増加に伴い単調に減少していた。しかし、開口率が４０％辺りから急激に寿命が減少しているのが分かった。これは、実施例３と同様に、開口率３０％付近までは、半導体層の開口面積が大きくなることによって、酸素などによるドーピングがトランジスタ特性の劣化を支配していた。しかし、開口率４０％以上になると電極面積の減少に伴う電荷集中による半導体層の化学的劣化が急増し、これにより半導体層の寿命も急激に減少したものと考えられる。
【００７０】
以上の結果から、使用上のトランジスタの安定性を考慮すると、寿命が急激に減少しない、つまり、半導体層のチャネル領域の側面が開口率４０％以下の範囲でソース電極により囲われていることが好ましい。
【００７１】
（実施例１１）
図８Ａ及びＢを用いて、作製した電界効果トランジスタＮｏ．１１について説明する。図８Ａは、基板１０１上にソース電極１０４及び絶縁体層１０７、その上にゲート電極１０２・ゲート絶縁体層１０３及び半導体層１０５、その上にドレイン電極１０６を形成し、ソース・ドレイン電極１０４・１０６が半導体層１０５の上面と下面をすべて覆うように形成されたサイドゲート型電界効果トランジスタ構造である。絶縁体層１０７及びソース電極１０４の上に形成されたゲート電極１０２・ゲート絶縁体層１０３及び半導体層１０５の平面図は、図８Ｂのように半導体層１０５のチャネル領域の側方を、ゲート絶縁体層１０３を介してゲート電極１０２がすべて囲っている構造になっている。絶縁体層１０７の厚み（ｄ）は５０ｎｍ、第一の電極（ドレイン電極）１０６が半導体層１０５の外周部から突出している長さ（Ｌ）は５０μｍであり、前記Ｌとｄの関係は、Ｌ／ｄ＝１０００であった。
【００７２】
基板１０１として厚み１ｍｍのポリイミド樹脂製基板、ソース・ドレイン・ゲート電極１０４・１０６・１０２として金、ゲート絶縁体層１０３及び絶縁体層１０７として感光性ポリイミド、半導体層１０５としてペンタセンを用いて電界効果トランジスタを作製した。
【００７３】
まず、洗浄した樹脂製基板１０１を用意し、この基板１０１上に、スピンコート法により感光性ポリイミドを塗布し、ソース電極１０４を形成する部分を光照射により除去した絶縁体層１０７を形成した。つぎに、ソース電極１０４及びゲート電極１０２を真空蒸着により形成した。つぎにスピンコート法により感光性ポリイミドを塗布し、半導体層１０５を形成する部分を光照射により除去した絶縁体層１０７及びゲート絶縁体層１０３を形成した。最後に、半導体層１０５を蒸着し、連続してドレイン電極１０６を真空蒸着により形成した。このとき、半導体層１０５の厚みは１００ｎｍとした。また、上述のソース・ドレイン・ゲート電極１０４・１０６・１０２の各電極に、直径０．１ｍｍの銀線を銀ペーストで配線した。実施例１と同様の方法で寿命評価を行った。
【００７４】
表１に示すように、この電界効果トランジスタＮｏ．１１の作製直後のキャリア移動度は０．０５ｃｍ2／Ｖｓ、電流のオン・オフ比は３×１０4が得られた。つぎに加湿試験機に放置後のオン・オフ比は４×１０2であった。これより、ゲート電極・ゲート絶縁体層及び半導体層の形状によらずトランジスタの耐酸素性及び耐水性が向上していることが分かる。
【００７５】
【表１】
0004124787.tif 000002
【００７６】
【表２】
0004124787.tif 000003
【００７７】
【表３】
0004124787.tif 000004
【００７８】
【表４】
0004124787.tif 000005
【００７９】
（実施例１２）
図９は本実施例のアクティブマトリックス液晶表示装置である。まず、ガラス基板１１１ａ上にスパッタ及びフォトリソグラフィによりＩＴＯゲート電極１１２及び画素電極１１８を形成した。つぎに実施例１に示した方法により電界効果トランジスタを形成した。ただし、ソース・ドレイン電極１１４・１１６材料として金を用いた。つぎに、液晶素子の対向基板１１１ｂとなるＩＴＯの透明電極１１９付ガラス基板１１１ｂ上に配向膜１２０を塗布し、トランジスタの構成された基板１１１ａとをそれぞれラビング処理した。最後に、この１組の基板１１１ａと１１１ｂとをビーズを介して接着し、真空注入装置によって液晶を注入し封じることにより液晶表示装置を作製した。
【００８０】
液晶表示装置を点灯評価したところ、ドレイン電圧は８Ｖ、画素部分のコントラスト比は１２０であり、良好な表示特性が得られた。また、寿命を評価するために加湿試験機に７日間放置した後に点灯評価したところ、コントラスト比１１５であり、表示装置として動作した。
【００８１】
（実施例１３）
実施例１において、絶縁体層１７の厚み（ｄ）は５０ｎｍとしたまま、第一の電極（ドレイン電極）１６が半導体層１５の外周部から突出している長さ（Ｌ）を変化させ、表５に示すＬ／ｄ値について作製直後のキャリア移動度及び、電流のオン・オフ比を測定した。つぎに加湿試験機に７日間放置した後、オン・オフ比を測定した。
【００８２】
【表５】
0004124787.tif 000006
【００８３】
（実施例１４）
図１６は、本実施例のアクティブマトリックス有機ＥＬ表示装置である。まず、プラスチック基板１６１上にソース電極１６４、ドレイン電極１６６、ゲート電極１６２、および画素電極１７０として金、ゲート絶縁体層１６３としてＰＶＰ、絶縁体層１６７の材料として感光性ポリイミド、半導体層１６５の材料としてペンタセンを用いてトップゲート型トランジスタを作製した。その後有機ＥＬ層１６８としてトリフェニルジアミン誘導体／アルミニウムキノリノール錯体を２００ｎｍ蒸着形成し、次いで表層電極１６９としてインジウム−スズ酸化物を５０ｎｍ蒸着形成することにより有機ＥＬ表示装置を作製した。
【００８４】
有機ＥＬ表示装置を点灯評価したところ、加湿試験機に７日間放置した後でも点灯した。
【産業上の利用可能性】
【００８５】
本発明における電界効果型トランジスタは、有機半導体層を用いたトランジスタとして耐酸素性、耐水性に優れ、長寿命化を図ることができる効果を有し、有機トランジスタを用いて画素を駆動するアクティブマトリックス型のディスプレイ等への応用において有用である。
【図面の簡単な説明】
【００８６】
【図１】図１Ａは本発明の実施例１のボトムゲート型電界効果トランジスタの概略断面図。図１Ｂは同、ボトムゲート型電界効果トランジスタの概略断面図。図１Ｃは同、ボトムゲート型電界効果トランジスタの概略断面図。図１Ｄは同、ボトムゲート型電界効果トランジスタの概略断面図。図１Ｅは同、ボトムゲート型電界効果トランジスタの要部断面図。
【図２】図２Ａは本発明の実施例２，３のボトムゲート型電界効果トランジスタの概略断面図。図２Ｂは同、実施例２のボトムゲート型電界効果トランジスタの要部断面図。図２Ｃは同、実施例３のボトムゲート型電界効果トランジスタの要部断面図。
【図３】図３は本発明の実施例４のボトムゲート型電界効果トランジスタの概略断面図。
【図４】図４Ａは本発明の実施例５のボトムゲート型電界効果トランジスタの概略断面図。図４Ｂは同、要部断面図。
【図５】図５Ａは本発明の実施例６，７のトップゲート型電界効果トランジスタの概略断面図、図５Ｂは同、実施例６の要部断面図、図５Ｃは同、実施例７の要部断面図。
【図６】図６Ａは本発明の実施例８のサイドゲート型電界効果トランジスタの概略断面図。図６Ｂは同、要部断面図。
【図７】図７Ａは本発明の実施例９，１０のサイドゲート型電界効果トランジスタの概略断面図。図７Ｂは同、要部断面図。
【図８】図８Ａは本発明の実施例１１のサイドゲート型電界効果トランジスタの概略断面図。図８Ｂは同、要部断面図。
【図９】図９は本発明の実施例１２のボトムゲート型電界効果トランジスタを用いた液晶素子の断面図。
【図１０】図１０は本発明の実施例３による半導体層の開口率と寿命時間の相関図。
【図１１】図１１は本発明の実施例７による半導体層の開口率と寿命時間の相関図。
【図１２】図１２は本発明の実施例１０による半導体層の開口率と寿命時間の相関図。
【図１３】図１３は比較例１のボトムゲート型電界効果トランジスタの概略断面図。
【図１４】図１４は比較例２のボトムゲート型電界効果トランジスタの概略断面図。
【図１５】図１５は比較例３のボトムゲート型電界効果トランジスタの概略断面図。
【図１６】図１６は本発明の実施例１４のアクティブマトリックス有機ＥＬ表示装置の断面図。
【図１】
0004124787.tif 000007
【図２】
0004124787.tif 000008
【図３】
0004124787.tif 000009
【図４】
0004124787.tif 000010
【図５】
0004124787.tif 000011
【図６】
0004124787.tif 000012
【図７】
0004124787.tif 000013
【図８】
0004124787.tif 000014
【図９】
0004124787.tif 000015
【図１０】
0004124787.tif 000016
【図１１】
0004124787.tif 000017
【図１２】
0004124787.tif 000018
【図１３】
0004124787.tif 000019
【図１４】
0004124787.tif 000020
【図１５】
0004124787.tif 000021
【図１６】
0004124787.tif 000022