(57)【特許請求の範囲】
【請求項１】
導電性領域をもつ回路形成層上に誘電体層を被着する段階と、
前記誘電体層内に前記導電性領域を露出させるバイアホールを形成する段階と、
導電性ポストとボンディング領域とからなる導電性本体であって該ボンディング領域は前記導電性領域と接触するその導電性本体を、前記バイアホールに挿入する段階と、
前記ボンディング領域の全てが融解されて金属間領域になるようなその金属間領域を、そのボンディング領域から形成する段階と、
を含んでなる接合方法。
【請求項２】
前記ボンディング領域が錫を含み、前記導電性ポストが銅を含み、前記金属間領域がＣｕ3Ｓｎを含む請求項１に記載の方法。
【請求項３】
前記回路形成層が第１の回路形成層であり、前記導電性本体は第２の回路形成層上に形成される請求項１に記載の方法。
【請求項４】
前記バイアホール内へ前記導電性本体を挿入して、該バイアホールの壁と前記導電性本体との間に空隙を生成する請求項１に記載の方法。
【請求項５】
第１の導電性領域をもつ第１の回路形成層と、
第２の導電性領域をもつ第２の回路形成層と、
前記第１の回路形成層と前記第２の回路形成層との間に配置される誘電体層と、
前記第１および第２の導電性領域の間の前記誘電体層内に配置される導電性本体であって、前記第１の導電性領域と接触する導電性ポストと、該導電性ポストの一端のまわりおよびその側面のまわりに配置されて前記第２の導電性領域と接触する金属間領域と、から構成されて、前記誘電体内を貫通して前記第１および第２の導電性領域の間に導電路を形成する導電性本体と、
からなる導電性回路構造。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体基板の接合に関する。より特定的に言うと、本発明は高密度相互接続構造および、変形可能なボンディングシートを利用して基板を合わせて接合またはカップリングさせるための方法を提供する。
【０００２】
【従来の技術】
特許性調査が行われ、以下の米国特許が発見された。Capote et al に対する米国特許第５,３７６,４０３号、Pennisi et alに対する米国特許第５,１２８,７４６号、Hori に対する米国特許第５,２３２,５３２号、Coques et al に対する米国特許第５,１５７,８２８号、Yoshida et al.に対する米国特許第５,１８７,１２３号、Pommer に対する米国特許第５,８３９,１８８号およびSchorに対する米国特許第５,８４２,２７３号である。
【０００３】
Capote et alに対する米国特許第５,３７６,４０３号は、ポリマー形成成分に加えて金属およびはんだを含む導電性組成物を開示している。可とう性基板に対しチップをボンディングする上で空隙を除去するための技術が記述されている。可とう性パッドまたは紙が可とう性基板の下側に連結され、ボンディング中に変形し、硬化および固まる前に空気が液体接着剤から外に流出できるようにする。可とう性基板にチップをボンディングするために用いられる接着剤は、液体またはペースト（ボンディング膜またはボンディングシートではない）であり、その目的は、ボンディング中の気泡の除去である。
【０００４】
Pennisi et al.に対する米国特許第５,１２８,７４６号は、ポリマー形成組成物を含有するフラックスについて教示している。アビエチン酸、アジピン酸、アスコルビン酸、アクリル酸、クエン酸およびリンゴ酸から成るグループの中から選択された酸といったようなフラックス構成成分が開示されている。
【０００５】
Horiに対する米国特許第５,２３２,５３２号は、可とう性基板に対するチップのボンディングにおいて隙間をなくすための技術について記述している。最終目的は、ボンディング中に変形し、硬化および固まる前に液体接着剤から空気が流れ出すことになる、可とう性パッドまたは紙を可とう性基板の下側で使用することにある。
【０００６】
Coques et al. に対する米国特許第５,１２７,８２８号は、基板と支持体との間の空間に部分真空をつくることができるような形で、基板と支持体との間に接着剤ループを使用することについて記述している。その目的は、接着剤の均等な絞り出し、ひいては接着剤が硬化された後、基板と支持体との間に均等な間隔を得ることにある。
【０００７】
Yoshida et al.に対する米国特許第５,１８７,１２３号は、リードフレームに対する半導体デバイスのボンディングにおけるボイドなしの接着剤層について記述している。接着剤塗布の主要エリアは、ダイの裏側である。半導体デバイスとリードフレームとの間にはいかなる金属接続も存在しない。接着剤は、リードフレーム上への半導体デバイスの取付け中のボイドの形成を防ぐため、複数の予め配置されたスポット内で液体またはペースト状に塗布される。
【０００８】
Pommerに対する米国特許第５,８３９,１８８号は、２またはそれ以上の基板間に均等な空隙または分離を提供するための非導電性粒子（すなわち「ゲージ」（gauge）粒子）の使用および電気的相互接続を形成するための銅ポスト／錫の導電性ペーストの使用について開示している。
【０００９】
Schorに対する米国特許第５,８４２,２７３号は、基板間に電気的接続を形成するための導電性接着剤の使用について開示している。接着剤は、導電性粒子、フレークなどと共に熱キュアされたエラストマである。はんだは全く使用されない。電気的接続は、主として金属接点を通したものである。
【００１０】
【特許文献１】
米国特許第５，３７６，４０３号明細書
【特許文献２】
米国特許第５，１２８，７４６号明細書
【特許文献３】
米国特許第５，２３２，５３２号明細書
【特許文献４】
米国特許第５，１５７，８２８号明細書
【特許文献５】
米国特許第５，１８７，１２３号明細書
【特許文献６】
米国特許第５，８３９，１８８号明細書
【特許文献７】
米国特許第５，８４２，２７３号明細書
【００１１】
【発明が解決しようとする課題】
上述の従来技術において開示されているもののような、フリップチップ対基板の接合のためのアンダーフィルプロセスは、非常に小さな接合エリア（標準的に２．５４ｃｍ×２．５４ｃｍ（１インチ×１インチ）以下のエリア）に制限されている。基板の構築は高価なものである。高密度基板の所要量が増大するにつれて、この需要を満たすため、単純かつ信頼性の高い相互接続プロセスが必要とされる。標準的なはんだ印刷方法については、はんだのバンプサイズに制限があり、歩留りは細かいピッチの小さなバンプに対しては低くなる。その上、ジョイントは、マイクロバンプ上では信頼性が比較的低くなる。ＨＤＩ基板の寸法に容易に小型化できる信頼性の高い相互接続プロセスを得ることが望ましい。従って、必要とされて発明したのは、挿入構造および過渡的液体合金ボンディングを利用することによる、上述の必要条件を提供できる経済的な方法である。
【００１２】
【課題を解決するための手段】
本発明者は、基板アセンブリを製造するための方法において、第１の実質的に平面な基板上の導電面と、第２の実質的に平面な基板上の導電面との間に液体ポリマー材料を送り出す段階を含んでなる方法を提供する。液体ポリマー材料は、好ましくは、第１の基板および第２の基板の縁部から内向きに配置される。該方法はさらに、液体ポリマーが第１の基板および第２の基板の縁部に向かって流れるように、第１の基板と第２の基板との間で液体ポリマー材料をプレスする段階と、液体ポリマー材料を硬化させる段階を含む。第１の基板上の導電面は、第１の基板と第２の基板との間で液体ポリマー材料をプレスした後、第２の基板上の導電面と接触した状態に置かれる。本発明の別の実施形態においては、液体ポリマー材料は、第１または第２の基板上に存在するダイの上に送り出される。好ましくは、基板の少なくとも１つは、約１５．２４ｃｍ（６インチ）×約１５．２４ｃｍ（６インチ）の寸法といったような、少なくとも２３２．２６平方ｃｍ（３６平方インチ）の平面表面積を有する。
【００１３】
平面基板の１つの導電面は、はんだ材料のフラックス剤を有するかまたは有しないはんだバンプを含む。液体ポリマー材料は、約１５重量％〜約７０重量％のポリマー樹脂、約１５重量％から約７０重量％の硬化剤および約０.１０重量％〜約２０重量％のポリマーフラックス剤を含む。ポリマーフラックス剤は、ベータフェニル酸および／またはベータフェニルヒドロキシ酸を含む。ベータフェニル酸は、ベータフェニル酢酸、ベータフェニルアクリル酸、ベータフェニルクロトン酸およびそれらの混合物からなる群から選択される。
【００１４】
本発明はさらに、約１５〜約７０重量％のポリマー樹脂、約１５〜約７０重量％の硬化剤および約０.１０〜約２０重量％のフラックス剤を含むポリマー組成物を提供する。本発明はまたさらに下部基板と、この下部基板上に配置されたポリマー組成物と、約１５〜７０重量％のポリマー樹脂、約１５〜約７０重量％の硬化剤および約０.１０重量％〜約２０重量％のフラックス剤を含む前記ポリマー組成物上に配置された上部基板と、を含んでなる基板アセンブリをも提供する。
【００１５】
本発明はまたさらに、導電性領域をもつ回路形成層上に誘電体層を被着する段階と、導電性領域全体にわたり誘電体層内にアパーチャを（例えばレーザー穿孔により）形成する段階と、導電性本体を該アパーチャ内に挿入し、かくしてアパーチャの壁と導電性本体との間に空隙を形成する段階とを含んでなる、金属間領域形成方法をも提供している。導電性本体は、主領域および導電性領域と接触する空乏領域を含む。該方法はさらに、空乏領域から金属間領域を形成する段階をも含んでなる。金属間領域は、主領域の端部および側面を取り囲んでいる。空乏領域は錫を、主領域は銅を含んでなる。金属間領域は、Ｃｕ3Ｓｎを含む。本発明の好ましい実施形態においては、回路形成層は第１の回路形成層であり、導電性本体は第２の回路形成層上に配置される。該方法はまたさらに、第１の回路形成層と第２の回路形成層を合わせて積層する段階を含んでいる。アパーチャの壁と導電性本体との間の空隙には好ましくは、誘電体材料が充填されている。空隙は、誘電体層を積層することによって埋められてもよい。
【００１６】
本発明はまたさらに、誘電体層および第１の導電性領域をもつ第１の回路形成層と、誘電体層および第２の誘電性領域をもつ第２の回路形成層と、を含む導電性回路構造をも提供する。第１と第２の導電性領域との間には、バイア構造が配置されている。バイア構造は、主領域と、該主領域の片端のまわりおよびその側面のまわりに配置される金属間領域とを含んでなる。
【００１７】
以下に明らかとなるさまざまな補助的な対策および特徴と合わせて、上記の対策は、一例として提供されているにすぎない添付の図面を参考にしてその好ましい実施形態が示されている本発明の接合方法および高密度相互接続構造により達成される。
【００１８】
【発明の実施の形態】
ここで図面を詳細に参照すると、下部基板１２，上部基板１４および下部基板１２と上部基板１４との間に配置された（例えば液体熱キュア性ポリマーといった）ポリマー１６が見られる。下部基板１２と上部基板１４は、それぞれに連結された導体パッド１８および２０を有する。導体パッド１８と２０とを合わせてカップリングするのを補助するため導体パッド１８には、はんだバンプ１９がボンディングされている。基板１２および１４はそれぞれ縁部１２ａおよび１４ａを有し、可とう性基板、剛性基板、回路形成された基板、剛性ウェーハ、ＰＣＢまたは積層回路板といった回路板などの中から選択された適切なあらゆる基板（例えば半導体または導体基板）であり得る。基板１２および／または１４は好ましくは、それらが約１５．２４ｃｍ（６インチ）（またはそれ以上）から約１５．２４ｃｍ（６インチ）（またはそれ以上）までの寸法を有する場合といったように、約２３２．２６平方センチ（３６平方インチ）以上の平坦な表面積をもつ大きな基板である。
【００１９】
液体ポリマー１６は、図３に最も良く示されているように下部基板１２により全て支持されている複数のダイ（ｄｉｅ）２４によってとり囲まれた中央ダイ２４ａの上でかつ下部基板１２上に同心状に送り出すことができる。上部基板１４が下向きに下降させられると、液体ポリマー１６は圧縮され、下部基板１２と上部基板１４のそれぞれの周縁部１２ａおよび１４ａに向かって外向きに絞り出し状態で流される。本発明のもう１つの実施形態においては液体ポリマー１６は、図４を見れば最も良くわかるように、複数のダイ２４の各々の上に積重ねられている。上部基板１４が下向きに下降させられると、それぞれに配置されたポリマー１６は圧縮され、それぞれ下部および上部基板１２および１４のそれぞれの周縁部１２ａおよび１４ａに向かって再び外向きに絞り流される。
【００２０】
従って、図１に描かれているように再現すると、測定された量の液体ポリマー１６は下部基板１２上に特定された場所（単複）に送り出される。上部基板１４は、下部基板１２上に下降させられその間、送出されたポリマー１６と接触し、絞り流しによってそれを強制的に外向きに移動させる。基板接合が完了した時点で（すなわち、導体パッド１８および２０が、図２に示されるようにはんだバンプ１９をリフローさせるため接触状態にあるとき、接合されたアセンブリ１０は、当業者にとっては周知の加熱サイクルを通して、導電性ジョイント３１を形成し（すなわち、はんだバンプ１９の助けを借りた導体パッド１８および２０の接合）、ポリマー１６をキュアさせる。図２に示されているように、キュア後のポリマー１６は、接合されたアセンブリ１０の一部である。
【００２１】
本発明のポリマー１６は、基板表面上の導電性ジョイントおよび回路用の半密閉シールを提供する。ポリマー１６は同様に、動作中の応力除去をも提供する。温度変動は、基板アセンブリ内の構成要素間における熱膨張率の不整合による応力を生じさせる可能性がある。ポリマー１６は同様に、基板回路間の電気信号を隔離するための誘電体層をも構成する。前述のように、ポリマー１６は、図３に示されるように、下部基板１２の中心領域において送り出すこともできるし、あるいは又、図４に示されるように、各々のダイの中心で個別に送り出すこともできる。基板の中心から送り出される場合、ポリマー１６は、１つのフローフロント（flow front）をもって外向きに流れる。複数箇所からの送り出しについては、各々の送り出し場所についてフローフロントが存在し、これが場合によって合流してより少数のフローフロントを形成する可能性もある。フローフロントの合流と接合が通常環境下で行われる場合、気泡が閉じ込められる可能性がある。しかし真空環境下での接合ならば、閉込められた気泡を除去することができる。小さめの基板に対しては単一箇所からの送り出しが有用であり、一方、非常に大きい面積の基板の接合においては、各ダイ領域全体にわたり、多数箇所からの送り出しの方がより優れた流量制御ができる。
【００２２】
はんだバンプ１９用の適切な材料は、金属、または単相または多相合金でありうる。合金は２成分、３成分またはその他のより高次の組成物でありうる。その例としては、共融Ｐｂ／ＳｎおよびＩｎ−Ｓｎ，Ｂｉ−Ｓｎ，Ｉｎ−Ａｇ，Ｓｎ−Ｓｂ，Ａｕ−ＳｎおよびＰｂ−Ｓｎからなる合金が含まれる。はんだのさらに特定的な例としては、（重量百分率単位で記述した場合）５２Ｉｎ／４８Ｓｎ，５８Ｂｉ／４２Ｓｎ，９７Ｉｎ／３Ａｇ，Ｉｎ，３７Ｐｂ／６３Ｓｎ，９６.５Ｓｎ／３.５Ａｇ，９５Ｓｎ／５Ｓｂ，８０Ａｕ／２０Ｓｎ，および９０Ｐｂ／１０Ｓｎが含まれる。はんだ材料には同様に、はんだバンプ１９のためのはんだ材料から酸化物を除去するのに適したあらゆる材料（例えばはんだ−材料フラックス剤）も含まれていてよい。はんだ−材料フラックス剤は有機酸を含むことができ、はんだづけ材料内およびその上の酸化物を除去すべくポリマー１６中に含有されたフラックス剤と組合わせた形で使用可能である。有機酸は、それが比較的高い沸点を有し得ることから好まれる。フラックス剤の例としては、桂皮酸、コハク酸、グルタル酸、アジピン酸、ピメリン酸、スベリン酸、アゼライン酸、セバシン酸、それらの前駆物質および組合せが含まれうる。はんだ−材料フラックス剤は好ましくは、桂皮酸、アジピン酸または化学的に類似の要領で機能するかまたは化学的に類似の構造をもつ、もう１つの酸のうちの少なくとも１つを含んでなる。さらに、はんだ−材料フラックス剤は、はんだバンプ１９用のはんだ材料内で、任意の適切な百分率で存在し得るが、好ましくは、はんだ材料の約０.１〜約２５重量パーセントで構成し得る。
【００２３】
はんだ材料フラックス剤は、実質的に不揮発性であってよい（例えば導電性組成物がキュアされるときに実質的な形で沸とうまたは揮発することがない）。一部の実施形態においては、はんだ−材料フラックス剤は、約１００℃またはそれ以上の融点を有することができる。はんだ−材料フラックス剤の沸点または分解点のうちいずれか低い方の温度は、はんだバンプ１９用のはんだ材料内で導電性粒子間に存在する最低融点よりも高い（例えば約１０℃よりも高い）ものであり得る。特定のフラックス剤の選択は、はんだバンプ１９用のはんだ材料内で使用される特定の導電性材料によって左右され得る。例えば、はんだ−材料フラックス剤は、約１３３℃の融点および約３００℃の沸点をもつ桂皮酸であってよい。桂皮酸と共に使用できる適切な導電性粒子としては、約１８３℃の融点をもつ３７Ｐｂ／６３Ｓｎはんだからなる粒子が含まれる。
【００２４】
本発明のポリマー１６は、好ましくは、金属も、導電性材料もおよびはんだ材料も（すなわち、はんだバンプ１９内に含有される材料のうちのいずれも）全く含んでいない。本発明のポリマー１６は同様に導電性微粒子を全く含有せず、好ましくはフラックス剤としての能力を有する。かくしてポリマー１６はフラックス剤を内含する。ポリマー１６は、下部および上部基板１２および１４を接合させるためならびにポリマー誘電体層を提供するために機能する。ポリマー１６はさらに、好ましくはきわめて低レベルのイオン汚染物質を含み、ポリマー１６が下部および上部基板１２および１４の両方の上のフィーチャのまわりを流れることができるように低い粘度（例えば本発明のポリマー温度下でポリマー１６が流れうる粘度）を有する。ポリマー１６は好ましくは、導電性ジョイント３１（すなわち導体パッド１８および２０をカップリングさせるはんだバンプ１９）が形成されるまでゲル化せず、後キュア（硬化）の後、ポリマー１６は低誘電率、高温性能、基板表面および構成要素に対する優れた接着性および低い水分吸収を示す。
【００２５】
ポリマー１６は好ましくは、金属表面で酸化物を溶融させ、酸化物の溶融により生成された水を除去し、酸化物の溶融からのイオン種を不動化させ、必要に応じて熱膨張係数の修正を可能にする。ポリマー１６は、出版社Chapman & Hall, New York, New Yorkが１９９７年に版権を取得しているMicroelectronics Packaging Handbook「マイクロエレクトロニクスパッケージング便覧」という題の書籍の中で記述されているように、スクリーン印刷といったような適切な方法により、下部基板１２上に配置され得る。ポリマー１６は、ポリマー樹脂、キュア剤または硬化剤およびフラックス剤を含む。より特定的には、ポリマー１６は約１５重量％〜約７０重量％のポリマー樹脂、約１５重量％〜約７０重量％のキュア剤および約０.１０重量％〜約２０重量％のフラックス剤、より好ましくは約２５重量％〜約６０重量％のポリマー樹脂、約２５〜約６０重量％のキュア剤および約１重量％〜約１５重量％の融剤；最も好ましくは約４０重量％〜約５５重量％のポリマー樹脂、約４０重量％〜約５５重量％のキュア剤および約４重量％〜約１２重量％のフラックス剤で主として構成されるかまたはこれらにより構成されている。ポリマー樹脂は、好ましくは約１００℃〜約１５０℃の範囲内に入るそのキュアまたは固化温度よりも低い温度（例えば約５０℃〜約１００℃）を有する任意の適切なポリマー樹脂であってよい。好ましくは、ポリマー樹脂は、はんだバンプ１９のはんだづけ材料のリフロー温度よりも高いキュア温度（例えば約２０℃〜約５０℃）を有する。同様にポリマー樹脂は、加熱時点で膨張し、冷却後は少なくとも部分的に膨張した状態にとどまることができる。適切なポリマー樹脂としては、本書に参考としてとり入れている米国特許第５,１２８,７４６号の中で教示されているとおり、ビスフェノール−Ａおよびエピクロロヒドリンから作られたエポキシ樹脂が含まれる。
【００２６】
付加的な適切なポリマー樹脂としては、本書に参考としてとり入れている米国特許第５,５７９,５７３号に例示されているように、高ガラス転移の無水物キュアエポキシ組成物といった熱キュア性材料が含まれる。より特定的な適切な熱キュア性材料としては、エポキシおよび改質エポキシ、メラミン−ホルムアルデヒド、尿ホルムアルデヒド、フェノール樹脂、ポリ（ビス−マレイミド）、アセチレンを末端基とするＢＰＡ樹脂、ＩＰＮポリマー、トリアジン樹脂およびそれらの混合物からなるグループの中から選択された１つまたは複数の化合物が含まれるが、これらに制限されるわけではない。付加的な適切なポリマー樹脂には、液晶ポリエステル（例えばＸydarTMまたはＶectraTM）ポリ−（エーテルエーテルケトン）またはポリアリールエーテルケトン）といったような高温熱可塑性材料が含まれていてよい。さらなる付加的な適切な熱可塑性材料には、単なる一例として、ＡＢＳを含有する樹脂状材料（ＡＢＳ／ＰＣ、ＡＢＳ／ポリスルフォン、ＡＢＳ／ＰＶＥ）、アセタルアクリル樹脂，アルキド、アリルエーテル、セルロースエステル、塩素化ポリアルキレンエーテル、シアネート、シアナミド、フラン、ポリアルキレンエーテル、ポリアミド（ナイロン）、ポリアリレンエーテル、ポリブタジエン、ポリカーボネート、ポリエステル、ポリフルオロカーボン、ポリイミド、ポリフェニレン、ポリフェニレンスルフィド、ポリプロピレン、ポリスチレン、ポリスルフォン、ポリウレタン、ポリ酢酸ビニル、ポリ塩化ビニル、ポリ塩化ビニル／塩化ビニリジン、ポリエーテルイミド、ポリエーテルエーテルイミドなどおよび以上のもののいずれかの混合物が含まれる。
【００２７】
キュア剤または硬化剤は、アミンまたは無水物といったような任意の適切なキュア剤または硬化剤であり得る。ポリマー樹脂およびキュア剤は、適切な硬化剤またはキュア剤とポリエステル樹脂といったような２液樹脂系であってもよい。例えば、市販されている２液樹脂系はFurane８９３０３エポキシ、PartＡおよびPartＢである。Furane ８９３０３エポキシ、PartＡは、カリフォルニア州ロサンゼルスのFurane Products Company から入手可能なビスフェノールＡ−エピクロロヒドリン型エポキシ樹脂である。Furane８９３０３エポキシ、PartＢは、同じくFurane Products Company から入手可能な無水物キュア剤である。本発明の精神および範囲には、本発明の範囲内で所望の結果を達成する能力をもつその他のタイプの２液樹脂系も含まれるということを理解すべきである。ポリマー１６中のフラックス剤は、特にはんだバンプ１９のはんだづけ材料中に全くまたは非常にわずかなはんだ−材料フラックス剤しか混和されていない場合に特に、はんだづけカップリング作業のための溶融作用を補助する。かくして、ポリマー１６中のフラックス剤は、はんだづけ材料中ではんだ−材料フラックス剤を使用することに対する代替案であり得、そうでなければ、はんだ−材料フラックス剤と組合わせて使用することもできる。
【００２８】
ポリマー１６内のはんだ−材料フラックス剤は好ましくはフェニル酸、より好ましくはベータフェニル酸を含む。ベータフェニル酸は、特にエポキシ樹脂と組合せた状態で、ポリマー１６のキュアまたは硬化を減速または遅延させ、より長いゲル時間を導き、ポリマーが初期液体状態からキュアする前にはんだ材料（例えば６３Ｓｎ／３７Ｐｂ）が融解することができるようにするということが発見され、ベータフェニル酸のための酸は好ましくは、酢酸、アクリル酸、クロトン酸、カプロン酸、吉草酸、エナント酸、オクチル酸、ペラルゴン酸、およびカプリン酸からなる酸グループの中から選択される。より好ましくは、ベータフェニル酸のための酸は、酢酸、アクリル酸、クロトン酸、カプロン酸、吉草酸、およびエナント酸からなる酸グループ、最も好ましくは酢酸、アクリル酸およびクロトン酸からなる酸グループの中から選択される。より長いゲル時間を導くポリマーキュア時間の特に改善された遅延は、フラックス剤がベータフェニルアクリル酸および／またはベータフェニルヒドロキシアクリル酸である場合に得られる。
【００２９】
ポリマー１６は、液体状態で下部基板１２上に配置され、上部基板１４上の導体パッド１８−はんだバンプ１９が下部基板１２上の導体パッド２０とアラインメントされた状態にとどまる一方で、上部基板１４は下部基板１２に向かって移動させられる。液体ポリマー１６は圧縮され、はんだバンプ１９が導体パッド２０と接触した状態となり図２のアセンブリを形成するまで、下部基板１２に向かって上部基板１４を連続的に移動させることによって、下部および上部基板１２および１４の周縁部１２ａおよび１４ａに向かって外向きに絞り流される。液体ポリマー１６は好ましくは、導体パッド１８−はんだバンプ１９／パッド２０の各々を完全に封入する。液体ポリマー１６中のフラックス剤は、はんだバンプ１９と接触関係にある。図２のアセンブリは、加熱され、従来の要領で（例えば約２００℃〜約２４０℃の範囲内の温度）リフローされ、液体ポリマー１６中のフラックス剤が活性化されはんだバンプ１９上およびその中の酸化物を低減させるようにし、また導体パッド２０に対するはんだバンプ１９の合金カップリングを可能にし、ジョイント３１を形成する（図２参照）。前述のように、液体ポリマー１６中のフラックス剤は、単独で唯一のフラックス剤として（はんだ材料内にフラックス剤は全く存在しない）使用してもよいし、または液体ポリマー１６中のフラックス剤をはんだ材料中のはんだ−材料フラックス剤と組合せた形で使用することもできる。リフロー手順の間に、液体ポリマー１６中のフラックス剤は同様に、特にフラックス剤としてベータ−フェニルアクリル酸および／またはベータフェニルヒドロキシアクリル酸が利用されるとき、キュアまたは硬化から液体ポリマー１６を遅延または減速させる。かくして、液体ポリマー１６が完全にキュアまたは硬化されてしまうまでにジョイント３１が形成される。ジョイント３１が構成された後、液体ポリマー１６を完全にキュアさせるために後キュア手順（例えば約１００℃〜約１８０℃の範囲の温度）が必要とされることがある。
【００３０】
ここで本発明のもう１つの実施形態について図５〜６を参照すると、変形可能なボンディングシート５０（すなわち誘電体層）および過渡的液体合金ボンディング材料７０を使用することによる高密度相互接続方法が広く例示されている。変形可能なボンディングシート５０は、ビルドアップした被着層５６を支持する従来の積層基板５４全体にわたり又その上にタック積層される。変形可能なボンディングシート５０は、過渡的液体合金ボンディング材料７０を保持する金属ポスト６２を収容すべく開放されたバイアホール（via hole）６０を有している。図５に最も良く示されているように、導体パッド６４は、ポスト６２および基板６８に連結されている。開放されたホール６０の直径および金属ポスト６２の直径を制御することにより、図５（６）に示されているようなボイドなしのボンディングシート５０ａを伴う高密度相互接続構造５５を得ることができる。加熱されたとき、ボンディングシート５０を構成する材料は流れて、開放されたバイアホール６０とポスト６２の間のあらゆる空隙６１を充填する。本発明の相互接続プロセスの実施形態においては変形可能なボンディングシート５０が使用されることから、細い線の無い層上でその相互接続プロセスが用いられる。
【００３１】
過渡的液体合金ボンディング材料７０に適した材料は、金属または単相または多相合金でありうる。合金は、二成分、三成分またはその他のより高次の組成であり得る。その例としては、共融Ｐｂ／ＳｎおよびＩｎ−Ｓｎ，Ｂｉ−Ｓｎ，Ｉｎ−Ａｇ，Ｓｎ−Ｓｂ，Ａｕ−ＳｎおよびＰｂ−Ｓｎからなる合金が含まれる。はんだのさらに特定的な例としては、（重量百分率単位で記述した場合）５２Ｉｎ／４８Ｓｎ，５８Ｂｉ／４２Ｓｎ，９７Ｉｎ／３Ａｇ，Ｉｎ，３７Ｐｂ／６３Ｓｎ，９６.５Ｓｎ／３.５Ａｇ，９５Ｓｎ／５Ｓｂ，８０Ａｕ／２０Ｓｎ，および９０Ｐｂ／１０Ｓｎが含まれる。適切な材料には同様に、材料から酸化物を除去するのに適したあらゆる材料（例えばフラックス剤）も含まれていてよい。フラックス剤は、有機酸を含むことができ、過渡的液体合金ボンディング材料７０用の材料内およびその上の酸化物を除去するべくボンディングシート５０のポリマー材料中に含有されたあらゆるフラックス剤と組合わせた形で使用可能である。有機酸は、それが比較的高い沸点を有し得ることから好まれる。フラックス剤の例としては、桂皮酸、コハク酸、グルタル酸、アジピン酸、ピメリン酸、スベリン酸、アゼライン酸、アジピン酸、セバシン酸、それらの前駆物質および組合せが含まれる可能性がある。フラックス剤は好ましくは、桂皮酸、アジピン酸または化学的に類似の要領で機能するかまたは化学的に類似の構造をもつ、もう１つの酸のうちの少なくとも１つを含んでなる。さらに、フラックス剤は、過渡的液体合金ボンディング材料７０内で任意の適切な百分率で存在し得るが、好ましくは、材料の約０.１〜約２５重量パーセントで構成し得る。
【００３２】
フラックス剤は、実質的に不揮発性であってよい（例えば導電性組成物がキュアされるときに実質的な形で沸とうまたは揮発することがない）。一部の実施形態においては、フラックス剤は、約１００℃またはそれ以上の融点を有することができる。フラックス剤の沸点または分解点のうちいずれか低い方の温度は、過渡的液体合金ボンディング材料７０用材料内で導電性要素間に存在する最低融点よりも高い（例えば約１０℃よりも高い）ものであり得る。特定のフラックス剤の選択は、過渡的液体合金ボンディング材料７０用材料内で使用される特定の導電性材料によって左右され得る。例えば、フラックス剤は、約１３３℃の融点および約３００℃の沸点をもつ桂皮酸であってよい。桂皮酸と共に使用できる適切な導電性過渡的液体合金ボンディング材料７０としては、約１８３℃の融点をもつ３７Ｐｂ／６３Ｓｎを含む材料が含まれる。
【００３３】
ここでより特定的に図５（１）を参照すると、積層コアを含む従来のあらゆる基板であり得る基板５４が見られる。基板５４は、例えばフォトレジストを利用し金属層をエッチングするプロセスといったような任意の従来の層被着ビルドアッププロセスによって被着され得るビルドアップ被着層５６を支持する。図５（２）に示されるように、ボンディングシート５０は、ボンディングシート５０を基板５４およびそれに付随する層５６にきちんと接着させるため、層５６および基板５４上に、かつ、その全体にわたりタックされる。タック積層条件は通常、低温および低積層力において、穏やかである。本発明の実施形態のためのボンディングシート５０は、高くなった温度および圧力で流れかつ／または変形する能力をもつ任意の適切な変形材料を含むことができる。ボンディングシート５０用の変形可能材料は、１つまたは複数の従来の充填材を含むことができる。好ましくは、ボンディングシート５０用の変形可能材料は、あたかも以下で直ちに一字一句変えることなく反復されているかのごとく、本書に参考として完全にとり入れている米国特許第５,１２８,７４６号および５,５７９,５７３号の中に列挙された１つまたは複数のポリマー樹脂を内含する上述のポリマー樹脂のうちの単数または複数のものである。好ましくは、ボンディングシート５０用の変形可能材料は、約４０℃〜約６０℃の範囲内の軟化温度および約５０℃〜約７５℃の範囲内のゲル様かつ／または半流動体化温度をもつポリマー樹脂のうちの１つまたは複数のものである。より好ましくは、ボンディングシート５０用の変形可能材料は、約４５℃〜約５５℃の軟化温度および約５５℃〜約７０℃の範囲内のゲル様および／または半流動体化温度をもつポリマー樹脂のうちの１つまたは複数のものである。ボンディングシート５０用の適切な材料には、ＭＧＣからＢＴＦ−３４６の商品名で、また味の素社からＡＢＦという商品名で販売されている材料またはポリマーシートが含まれる。ＢＴＦ−３４６およびＡＢＦはそれぞれ５０°〜６０℃および４０°〜５０℃前後で軟化し始め、それぞれ６５℃〜７５℃および５０℃〜６０℃前後で半流動体化および／またはゲル様形成し始める。
【００３４】
ボンディングシート５０が基板５４およびそれに付随する層５６上で、かつ、その全体にわたりタック積層された後、ポスト６２（例えば銅ポスト６２）が摺動可能な形で中を通るような開口部を提供すべく、ボンディングシート５０内にバイアホール６０が形成される。ホール６０の形成は、ボンディングシート５０を構成する特定の材料タイプに応じてレーザーまたはリソグラフィといったようなあらゆる適切な要領で、またはボンディングシート５０上にホール６０を開くことのできるプラズマエッチングといったような他のあらゆる方法により、達成可能である。その後、図５（４）に示されているように、ポスト６２がボンディングシート５０内のホール６０とアラインメントされるような形で、基板５４全体にわたり基板６８（付随するパッド６４およびポスト６２を含む）が配置される。このとき、図５（４）のアラインメントされたアセンブリは、ポストにより支持された過渡的液体合金ボンディング材料７０が、図５（５）に最も良く示されているように、層５６と接触するまで基板５４および６８を互いに向かって圧縮または強制することにより相互係合させられる。基板５４および６８は、例えばKarl Suess社製のフリップチップボンダーといった適切なアラインメント装置によってアラインメント可能である。アラインメントされた基板５４および６８はその後、ポスト６２が実質的にバイアホール６０内を通り、過渡的液体合金ボンディング材料７０がパッドまたは層５６に納まるまで、前述のとおりプレスされる。その後、相互係合された基板アセンブリは、空気または窒素環境内でフリップチップボンダーによって加熱される。発明の１実施形態においては、温度は、ボンディング材料７０の融点または半流動体化点よりも高いものであり得る。例えば、融解温度は、Ｓｎについては２３２℃前後、Ｉｎについては１５７℃，Ｓｎ−Ｉｎ温度合金については（合金組成に応じて）１２０℃〜２３２℃の間である。時間は、過渡的液体合金ボンディング材料７０の融解相を合金または金属化合物７０ａへと完全に変換するのに充分な長いものであるべきである（図６（ｂ）参照）。より望ましくは、過渡的液体合金ボンディング材料７０は、使用される冶金系に応じて強く信頼性の高い金属相へと完全に変換されるべきである。
【００３５】
ポスト６２が金属化合物７０ａを通してパッドまたは層５６にカップリングされた後、カップリングされた基板アセンブリは次に、高圧処理済みボンディングシート５０ａを生成すべく、従来の積層プレス機へと移される。従来のプレス機での積層中、真空が空隙（単複）６１内のあらゆる空気を取り去る。熱と積層力の組合せは、図６（ｂ）内の矢印Ａの方向にバイアホール６０の壁の中を移動するかまたは押す。ボンディングシート５０の材料の変形可能性または流動性に起因して、ボンディング材料は空隙（単複）６１内を満たし、変形されたボンディングシート５０ａ内にボイドの無い構造を作り出す。前述のように、ボンディングシート５０用の材料は、加熱および圧縮されたときに変形可能であることから、積層プレス機は好ましくは図５（５）の相互係合された基板アセンブリを、約５０℃〜約４００℃、より好ましくは約１２０℃〜約３５０℃までの範囲内の温度まで加熱し、基板５４および６８を含む相互結合された基板アセンブリ（図６（ｂ）参照）を、基板５４および６８の各々が、約３４５ｋＰａ（５０ｐｓｉ）〜約６９００ｋＰａ（１０００ｐｓｉ）、より好ましくは約１０３５ｋＰａ（１５０ｐｓｉ）から約２７６０ｋＰａ（４００ｐｓｉ）までの範囲の圧力を有するように、互いに向かって圧縮する。
【００３６】
上述の方法の成功は、図６（ａ）からの以下の変数の値に左右されるということが発見された： Ｈtp（１つまたは複数の上面パッド６４の高さ），Ｈbp（底面パッドまたは被着されたパターン形成層５６の高さ）、Ｈbs（ボンディングシート５０の高さ），Ｈp（ポスト６２の高さ），Ｈdp（空乏相または過渡的液体ボンディング材料７０の高さ），Ｄp（ポスト６２の直径），Ｄvb（バイアホール６０の底面の直径）およびＤV1（バイアホール６０の上面の直径）。
【００３７】
下表Ｉは、ボンディングシート５０用のＦ３４６およびＡＢＦ材料に基づく変数についての１つの好ましい値を列挙している。
【００３８】
【表１】
0004080827.tif 000002
【００３９】
このプロセスからのボイドなしのパッケージの成功の鍵の１つは、Ｈtp，Ｈbp，Ｈbs，Ｈp，Ｈdp，Ｄp，ＤvbおよびＤvtについての寸法の組合せである。
【００４０】
より一般的に言うと、変数Ｈtp，Ｈbp，Ｈbs，Ｈp，Ｈdp，Ｄp，ＤvbおよびＤvtについての値は、下表ＩＩに列挙されている範囲内に入る。
【００４１】
【表２】
0004080827.tif 000003
【００４２】
いずれかのそれぞれの値範囲について、変数のうちのいずれか２つのものの間の適切な比率は、１つの変数の低い方の範囲をもう１つの変数の低い方の範囲で除することによっておよび１つの変数の高い方の範囲をもう１つの変数の高い方の範囲で除することによって見い出すことかできる。例えば、広い範囲内のＤvt対Ｄvbの比率は好ましくは、約１.５（すなわち８５μｍ／５５μｍ）から約１.３（すなわち約１１５μｍ／８５μｍ）の範囲にある。同様にして、単なる一例として、最適範囲内のＤvb対Ｈdpの比率は、好ましくは約３２.５（すなわち約６５μｍ／２μｍ）から約１８.８（すなわち約７５μｍ／４μｍ）の範囲内にある。
【００４３】
上述のように、ボンディングシート５０は、充填材を含んでいてもいなくてもよい。ボンディングシート５０は、リソグラフィのために感光性をもつものでもよく、また、室温で液体であっても固体であってもよい。ボンディングシート５０が液体として（例えば液体ポリマー）基板５４上に配置されている場合、いかなるバイアホール６０も形成される必要はなく、また、ボンディングシート５０の積層も全く行われる必要がないということは明白である。ボンディングシート５０が液体である場合、図１（ａ）〜４の発明の実施形態が適用可能であり、このとき導電性ポスト６０（付随する空乏層、過渡的液体合金ボンディング材料７０を含む）が導体パッド１８に置き換わるかまたはボンディング材料７０がはんだバンプ１９に置き換わっている。
【００４４】
ここで図７を参照すると、過渡的液体合金ボンディングを用いた挿入接合プロセスから製造されたＨＤＩ基板のＳＥＭ横断面マイクログラフが示される。底面基板５４は、２１６μｍのピッチで５０μｍのＣｕパッド５６を伴う０．１０２ｃｍ（４０ミル）のアルミナ基板（９９.６％）である（直径１２０μｍ）。底面基板６８は、５μｍのＣｕパッド、１５μｍのＣｕポスト６２および１２μｍのＳｎ（すなわち過渡的液体合金ボンディング材料７０）を伴う５０μｍのポリイミド（１０μｍのDupont２６１１）膜である。層間誘電体またはボンディングシート５０は、厚み１ミルのＤｕＰｏｎｔ ＫＪ熱可塑性ポリイミドボンディングシートである。７５μｍのサイズでレーザー穿孔によりバイア開口６０が行われた。Ｃｕポスト６２の直径は６０μｍである。図７は、全ての相互接続が接合された状態で示す。誘電体またはボンディングシート５０とＣｕポスト６２の間にボイドは全くない。
【００４５】
図８は、図７からの単一相互接続の詳細図である。図８は、ジョイントの構造を例示する。金属間相（intermetallic phase）７０ａは、安定相および高融点相（６７６℃）のＣｕ3Ｓｎである。このことはすなわち、この系内では、さらなる金属間相変化が全く発生しないことを意味する。図９は、図８に示されているような相互接続の構造の概略図である。図９は、金属間相７０ａがＣｕとポリイミドボンディングシート５０との間の界面を攻撃しなかったことを実証している。金属間相が連続的に成長してＣｕ／ポリイミド界面を劣化させることになる従来の通常のはんだジョイントとは異なり、この金属間相７０ａはこれ以上成長することはない。図１０は、上面基板６８におけるＣｕポスト６２と底面基板５４におけるＣｕパッド５６の間の金属間層の厚み測定である。当初のＳｎ（すなわち空乏相または過渡的液体ボンディング材料７０）の厚みは１２μｍ前後であったが、最終ジョイントには界面に３〜５μｍの金属間相７０ａが存在するだけとなる。これは、プロセス条件および過渡的液体合金ボンディングプロセスの性質に起因するものである。
【００４６】
本発明のもう１つの実施形態においては、高密度相互接続プロセスは、予備穿孔されたボンディングシートと過渡的液体合金ボンディングを利用する。穿孔されたホールの直径、金属ポストの直径および被着された空乏相の厚みを制御することにより、充填された基本的にボイドなしの相互接続構造を得ることができる。このプロセスでは、無フローボンディングシートが使用されることから、相互接続プロセスのこの実施形態は、細い線やパッドを伴う信号層上で使用することができる。
【００４７】
ここで図１１〜１２を参照すると、底面基板８０（可とう性または剛性基板）に必要な導電性パッド８２が被着されたことがわかる。流動不能な誘電体ボンディングシート８４が回路上面に載せられ、積層（ラミネーション）プレス内で真空にプレスされる。積層条件は、ボンディングシート８４を基板８０上にボンディングさせるのに充分であるものの、完全にキュアされたボンディングを得るのには充分強いものではない。その後、ボンディングシート８４は、パッド８２との相互接続を得る必要性のある位置で開口部８６を生成すべく、レーザーにより穿孔される。
【００４８】
図１１（３）に最も良く示されているように、基板（可とう性基板）８８には、メタライゼーション回路を表わす金属パッド９０が被着された。パッド９０上には、金属ポスト９２が接続され、その後ポスト９２の端部に空乏相金属９４（例えば材料７０）が被着された。レーザー穿孔されたホールの寸法、ポスト直径および空乏相の厚みなどは、表ＩＩ中の寸法を指針とすることができる。
【００４９】
図１１（２）および１１（３）の基板アセンブリは、生成された後、引き続き一体にされてジョイントを形成する。表ＩＩの寸法を利用したスケーリング手順を通して、金属ポスト９２は、基板８０の穿孔されたホール８６の中を通過する。その後基板８８および８０は、クランプ機構により所定の位置に保持され、これがアラインメントを保つことになる。このプロセス（挿入プロセス）の性質に起因して、ポスト９２は、アラインメント手順の後ホール８６の内側に定着される。
【００５０】
発明のこの実施形態については、ボンディングシート８４は、空乏相（単複）９４の融点よりも高いボンディング温度を有する。かくして、アラインメントされた基板に対しリフロープロセスを加えることができる。このリフロープロセスを使用することにより、空乏相９４は、金属間相９４ａ（図１２参照）内に融解し、底面基板上に金属接点を形成することになる。次に、最終積層プロセスの前に歩留りを確認するため、テストプロセスを付加することができる。歩留りが充分でない場合には、基板８８の除去と共に、カップリングされた基板８０および８８を再生することができる。かくして、このプロセスは再生可能なプロセスである。
【００５１】
発明のもう１つの実施形態においては、ボンディングシート８４は、変形可能なゲル様および／または半流動体化温度が、被着された層またはパッド８２に金属ポスト９２を金属間カップリング温度（例えば１５０°〜２５０℃）より大きくまたはより高くなるような形で、前述の熱キュア性ポリマー材料または樹脂またはその他のあらゆる材料のうちの１つまたは複数のものから製造される。かくして、金属間カップリングがまず起こり、その後、ボンディングシート８４の材料の液体化または半流動体化が続き、次に（必要ならば）、ボンディングシート８４の材料温度が適切なキュア温度（例えば１００〜１４０℃）まで下降させられる。
【００５２】
本発明のさらなる実施形態においては、最終積層プロセスの条件は、ボンディングシート８４の積層条件および空乏相９４の融点によって左右されることになる。ボンディングシート８４が熱可塑性ポリイミド、例えばDu Pont社によって製造されている熱可塑性ポリイミドＫＪである場合、１３８０ｋＰａ（２００ｐｓｉ）で２７０°〜３５０℃の間のボンディング温度を有する。この温度は空乏相９４の融解温度（例えばＳｎ空乏相については約２３２℃）よりも高いものであることから、ボンディングシート８４のボンディング条件に従ってジョイントを生成することが可能である。過渡的液体合金ボンディングまたは空乏相９４は、高い積層温度に対し感応しないことから、ボンディングシート８４（例えばDuPont ＫＪ）の高いボンディング温度は金属相を劣化させない。この高温のため、金属間相９４ａは、完全にＣｕ6ＳｎｓからＣｕ3Ｓｎまで完全に変換され得、これは、この金属／空乏組合せにとっての１つの利点である。
【００５３】
発明のさらなる実施形態においては、金属間ジョイントを、空乏相９４を融解させるもののボンディングシート８４は融解させないような低温で製造することができる。プロセス条件を制御することにより、パッド８２のベース金属と空乏相９４の小さな部分のみが反応させられ、金属間相９４ａの薄い層を形成することになる。空乏相９４の大部分はなおも存続することになる。この場合、基板（例えば基板８８）を、歩留りについてテストし、基板を再加熱することで再生することが可能である。歩留りをテストした後、最終プロセス手順としてボンディングシート８４を積層するため、積層プレスに基板８０および８８を送ることができる。この挿入プロセスの定着性のため（すなわち、金属ポスト９２がホール８６の内部に収まる）、相互接続のアラインメントは、その他の非定着性プロセスほど積層シフトに対し敏感でなくなる。以上の金属被着方法の寸法は、従来のリソグラフィプロセスによって制御できない。かくして、金属間ジョイントの寸法は小さくなり得、また金属被着の品質は優れたものとなり得る。金属間相９４ａは、基板の加工温度よりもはるかに高い融点を有する。それは、従来の低融点はんだジョイントよりも優れ、かつ、より安定性のあるジョイントを提供することになる。Ｃｕポスト９２をとり囲む金属間相９４ａは、Ｃｕの拡散速度を防ぐかまたは減速させ、Ｃｕ移動によりひき起こされる細かいピッチのジョイント間での橋かけ（bridge）を生じさせる確率を低くする。
【００５４】
ここで図１３を参照すると、停電の場合に制御された高湿／高温環境テストチャンバ内でサンプル１０２の表面上のウェーハの凝縮を防ぐためのデバイス１００が示される。腐食またはイオン輸送により誘発される短絡に関する電子部品の作業寿命信頼性を確立する従来の普遍的な方法は、作業温度よりも高い温度および湿度環境へ部品の代表試験標本を入れることにある。大部分のケースにおいて、標本は、同時に電気的バイアスまたは定常状態のいずれかの動作に置かれる。物理的調査および／または電気的測定により標本劣化を判定することができる。試験用の高い温度／湿度と作業寿命条件の間の劣化加速因子を決定するようなアルゴリズムを確立することが可能である。こうして、１００時間未満の試験条件内で、実際の製品の作業条件下でさらに７年のうちに故障モードがどのようになっているかを予想することが可能となる。
【００５５】
１０００時間におよぶ試験では、停電することもまれではない。制御された試験的停止の場合は、標本（例えば標本１０２）上に直接かまたはチャンバの天井から標本上への滴下によって、間接的に凝縮が起きるのを防ぐため、常に温度より前に湿度がオフするように試験が行われる。しかしながら、停電中、温度および湿度が無制御にオフにされると、通常標本１０２上に水の凝縮がひき起こされる。この凝縮は通常、加速因子についてのアルゴリズムがもはや精確ではなくなるような形で条件を変化させる。
【００５６】
図１３のデバイスは、独立して使用されても、又より望ましいモードでは同時に使用されてもよい２重のアプローチを、上述の問題点を解決する目的で、含んでいる。
【００５７】
第１のアプローチは、チャンバ１０６内部の薄暗いコーナーに凝縮器１０４ａを含む熱交換器１０４を有することからなる。この交換器１０４は、冷却水または気体供給源のいずれかに取付けられた閉ループからなる。ループの入口は、通常開となっているバルブ１０８を収納している。電力がオフされたとき、バルブ１０８は開き、好ましくは冷却したループ凝縮器１０４ａ上に湿気を凝縮させてチャンバ１０６を除湿する。次に、チャンバ１０６の薄暗い部域内で収集容器１１０の中に水が収集される。
【００５８】
第２のアプローチでは、標本１０２の下に設置され、無停止電源（ＵＰＳ）による給電を受ける加熱プレート１１２が利用される。加熱プレート１１２は、通常閉となっているスイッチ１１６により、ＵＰＳに電気的に接続されている。設備の電力が断となったとき、加熱プレート１１２はＵＰＳによる給電を受ける。標本（単複）１０２をチャンバ１０６の残りの部分よりも数度高く保つためには５０〜１００ワットしか必要としない。このため、標本１０２上の凝縮が阻止されることになる。
【００５９】
図１３のデバイスの利点は、それが、標本１０２上に凝縮が発生した場合に起こりうる、コストの高くつく結果を防ぐという点にある。これは、最高１０００時間の試験時間＋セットアップ時間の無駄となる。さらに、考えられる高価でかつ／または希少なプロトタイプ標本をなくすということも考えられる。
【００６０】
ここで図１４を参照すると、精確に正しい寸法に注入成形される形状適合したヒートシンクを作るために軟質はんだを用いる低コストヒートシンクを生産するための概略的流れ図が例示されている。ＭＣＭの裏面冷却は、フリップチップコンポーネント上での平坦度を欠いているため、高くつく問題である。この平坦度の欠如は、最下位のチップとヒートシンクの間に大きく受入れ難い熱抵抗をひき起こす。以前に特許が付与されている解決法には、平坦度の欠如を克服するスラグとフタの複雑なアセンブリまたはプランジャ、バネ機構が含まれている。
【００６１】
ヒートシンク１２０は、銅ブロック１２２から作られ、片側にはフィン１２２ａ，もう一方の側には台座１２２ｂが備わっている。台座１２２ｂは、鏡像の形で特定のマルチチップモジュール（ＭＣＭ）１３４上のチップ部位と正確に整合し、かくして、ヒートシンク１２０がＭＣＭ１３４上に設置された場合に、台座１２２ｂがＸおよびＹ次元のチップの場所と整合するようになっている。台座１２２ｂはチップ１３０よりもわずかに小さいものとする（ＸおよびＹ方向／次元で２５０マイクロメートル）。
【００６２】
ヒートシンク台座１２２ｂには、選択的に軟質はんだ１２６が貼付されるかまたはメッキされる。はんだ１２６の厚みは好ましくは約２５０マイクロメートルである。はんだづけされたエリアは、２５０マイクロメートルのはんだづけされていない縁取りを伴って、台座１２２ｂの上部表面１２２ｂのみでなくてはならない。各台座１２２ｂの上部表面のみを選択的にメッキするために用いられる方法は、ろう、レジストまたはテープであり得る。代替的には（又好ましくは）、はんだ１２６は、その後のリフローを容易にするためはんだ／フラックスペーストとして送り出されることになる。はんだ合金は、約１２０℃の融点を有するべきである。この融点（ＭＰ）は、それがＭＣＭ１３４上にありうるあらゆる６０／４０はんだのＭＰよりもかなり低く、しかもチップがその最高接合温度に達した時にこのはんだが融解するほどには低くないことから選択されたものである。正しい特性をもつはんだ合金の例としては、Ｉｎ／Ｐｂ，Ｂｉ／Ｓｎ，Ｇａ／Ｐｂまたはこれらの金属のその他の組合せが内含される。
【００６３】
ヒートシンク１２０は、組立てられたＭＣＭ１３４と密に接触させられ、はんだ１２６の融点より４０℃高い温度まで加熱される。ヒートシンク１２０は、それが室温まで冷却する間、ＭＣＭ１３４の表面上にとどまることができる。この時点で、はんだ１２６の各層は、それが触れるチップ１３０のＺ高さ（およびあらゆるピッチ角）に形状適合しており、そのため、ここでヒートシンク１２０は、ＭＣＭ１３４に対して、完璧に整合することになる。しかしながら、はんだ１２６はチップ１３０のまわりを流れず、温度サイクルにおける応力をひき起こさない。「背の高い」チップ１３０と接触しているあらゆる余剰はんだは、台座１２２ｂまでそしてそのまわりまで流出することになる。
【００６４】
ひとたび冷却されたならば、ヒートシンク１２０は、ＭＣＭ１３４から除去される。各台座１２２ｂには、優れた熱接触を確保するために、熱グリースが塗布される。ヒートシンク１２０は次に、ＭＣＭ１３４上の所定の位置に戻って締付けられる。その他の技術に比べたこの技術の利点は、それが低コストであり製造し易いという点にある。これは、ＭＣＭ１３４の裏側での高さまたはピッチ角の変動に関して最高０．２５４ｃｍ（１０ミル）まで克服することができる。これは、はんだの厚みおよび台座の幾何形状を正しく適用することによって０．５０８ｃｍ（２０ミル）以上まで増大させることができる。
【００６５】
ここで、図１５および１６を参照すると、マルチチップモジュールといったような電子パッケージングを製造するとき、誘電体１４４（標準的にはポリイミド）により分離された電源層（Ｖ）１４０と接地（Ｇ）金属層１４２が存在している。高周波パッケージングアプリケーション用の電力分配のインピーダンスを最小にするためには、ＶおよびＧの金属層１４０および１４２の間の誘電体１４４の厚みを減少させることが必要である。しかしながら、これは、薄いポリイミド層１４４内の粒子１４８およびピンホール１４６における短絡のため、製造上および歩留り上の問題を結果としてもたらす。この問題は、Ｇ金属層１４２の上面にアルミナ層１５０をスパッタリングし、次にバイアメッキに先立ち部分的にエッチングすることにより解決することができる。アルミナ１５０は、ポリイミド誘電体層１４４内のいずれかのピンホール１４６または粒子１４８による短絡を防止する。
【００６６】
高周波パッケージングアプリケーションにおける電力分配のインピーダンスを低下させるためには、薄い誘電体（標準的にはポリイミド、ＰＩ）層１４４が必要である。これらの構造の歩留りは、接地および電圧層１４２および１４０の間の薄いＰＩ層１４４の中のピンホール１４６または粒子１４８における短絡によって、制限される。指示されたように、Ｇ金属層１４２の上面にアルミナ層１５０をスパッタリングし、次にバイアメッキに先立ち部分的にエッチングすることにより解決することができる。アルミナ１５０は、ポリイミド誘電体層１４４内のいずれかのピンホール１４６または粒子１４８における短絡を防止する。
【００６７】
図１６（１）に最も良く示されているように、アルミナ層１５０は、Ｇ金属層１４２の上面に（ＣＶＤ、スパッタリングまたはゾル−ゲルプロセスを用いて）配置される。その後、フォトレジスト１５２は、パターン化され、アルミナ１５０は、ＥＤＴＡまたはその他の湿式エッチング剤を用いてエッチングされる。構造は、図１６（１）に、フォトレジスト１５２がなおも所定の場所にある状態で示されている。バイア１５８の相互接続のために、開口部１５６にメッキが施される。その後フォトレジスト１５２は、図１６（２）に示されているように除去される。ポリイミド誘電体層１４４がコーティングされ、ＣＭＰを用いてバイア１５８を露出するように平坦化される。該構造は図１６（３）に示されている。その後、図１６（４）に示されているように、Ｖ金属層１４０が構築される。たとえピンホール１４６または粒子１４８といったような欠陥が存在する場合でも、短絡は全く発生しない。
【００６８】
ここで図１７（５）〜（９）を参照すると、代替的なプロセスが提案されている。フォトレジスト１５２は、図１７（５）に示されているように、相互接続バイア１５８のためにパターン化される。その後、バイア１５８がメッキにより形成された後、フォトレジスト１５２は除去（図１７（６）に示されているように）。アルミナ１５０，またはその他のタイプの誘電体材料は、図１７（７）に示されているように被着させられる。被着プロセスには、ＣＶＤ、ＰＶＤまたはゾル−ゲルプロセスが内含される。ＰＩ誘電体層１４４をアルミナ１５０上にコーティングし、次に図１７（８）に示されているように、バイア１５８を露出するべく平坦化することができる。平坦化およびバイア露出のためには、ＣＭＰが必要となることがある。その後、図１７（９）に示されるように、電圧金属層１４０が構築される。ＰＩ誘電体層１４４内にピンホール１４６および粒子１４８が存在した場合でも、ＧおよびＶ金属層１４２および１４０の間にはいかなる短絡も発生しない。
【００６９】
ここで高密度スーパーインターポーザを製造するために図１８および１９を詳しく参照すると、剛性基板１６２の上面にポリイミドの誘電体層１６０がコーティングされる。基板１６２はその後の膜／基板分離のために前処理することができる。ポリイミド誘電体層１６０の厚みは３〜２０μｍの範囲内にある。薄い金属シード１６４（例えばＣｒ／Ｃｕ）が次に、ポリイミド誘電体層１６０の上面に被着させられる。図１８（１）に示されているように、金属シード層１６４の上面には、多層回路１６８が構築される。シード層１６４は、ビルドアッププロセス中にエッチングを受けず、後の裏面ポリイミドエッチングのためのストッパ層として使用されるという点に留意すべきである。
【００７０】
このとき、膜回路（ＳＩＰ）は、図１８（２）に示されているように、基板１６２から離脱させられる。図１８（３）に示されるように、裏側ポリイミド誘電層１６０は、酸素プラズマを用いてエッチングされる。金属シード層１６４は、プラズマエッチングのためのストッパ層として使用され、そのため、図１８（４）に示されているような最終的膜構造がシード層１６４の湿式エッチングの後に生成される。
【００７１】
ここで、改善されたインタポーザ（ＳＩＰ）構造およびその製造方法について図１９（５）〜（７）を参照すると、プロセス流れ図が示される。新しい構造では、そうでなければ金属パッドのみからなる底面金属層の中に信号ライン（およびその他の機能的フィーチャ）を付加することができる。従って、同数の層について、より機能的な回路を製造することができ、また、より高い密度を達成することができる。同様にして相互接続のためにいかなるはんだマスクも必要でない。さらに、改良型アプローチは、膜／基板分離の後、より単純なプロセスを有する。
【００７２】
ポリイミド誘電体層１６０は、剛性基板１６２の上面にコーティングされている。基板１６２は、後の膜／基板分離のために前処理してもよい。ポリイミド誘電体層１６０の厚みは３〜２０μｍの範囲内にある。薄い金属シード層１６４（例えばＣｒ／Ｃｕ）はこのとき、ポリイミド誘電体層１６０の上面に被着させられる。次にシード層１６４の上面に第１の金属パターン層が被着される。このアプローチでは、シード層１６４は、第１の金属構造を完成させた直後にエッチングされる。その後、より多くの回路層を、図１９（５）に示すように構築することができる。
【００７３】
次に、図１９（６）に示すように基板から膜回路１６８が分離される。その後、誘電体層１６０ａおよび開放した相互接続パッド１６８ａおよび１６８ｂを生成するためポリイミド誘電体層１６０を切断するのにレーザーが使用される。このアプローチは、異なる最終構造を備えたより単純な後剥離プロセスを有する。
【００７４】
膜／基板分離のために３つのアプローチを使用することができる。第１のアプローチはエッチング（基板）であり、例えば、金属（例えばアルミニウム）を膜／基板分離のためにエッチング除去することができる。第２のアプローチは、剥離であり、例えばビルドアップ前後に基板を処理することにより、膜を基板から剥離することができる。基板の前処理には、基板に対する低い接着力をもつ薄い金またはその他の金属膜の被着が含まれる。回路製造後、膜を剥離することが可能である。製造後の処理には、任意のガラス／ＰＩ誘電性界面間の接着力を低減させるための圧力クッキングが含まれる。第３のアプローチは、リフトオフであり、例えば基板上に薄い金属層を被着させ、次にこの薄い金属をエッチングし、その後膜を持ち上げる。
【００７５】
底面金属層の中に信号ライン（およびその他の機能的フィーチャ）を付加することができ、そうでなければ金属パッドのみからなる。従って、同数の層について、より機能的な回路を製造することができ、また、同じ機能について、必要な金属層の数は少なくなる。従って新しい構造は、潜在的により高い密度を有する。第１（底面）ポリイミド層は、接続のためにはんだづけが用いられる場合、はんだマスクとしても役立つことができる。さまざまな種類の基板を使用することができる。
【００７６】
ここで図２０を参照すると、薄い２５〜５０μｍの可とう性基板１８２のレーザーアブレーション中に起こる底面の焼け１８０を制限するための本発明の１実施形態が示される。これは又、チャック内の真空穴に起因する山と谷の量を制限すべく、可とう性基板上に均等な真空平坦度を与えるためにも使用される。この技術は同様に、底面上またはレーザー穿孔された穴の中へ再被着することのないような形で、レーザー穿孔からの残留物の一部を吸収する一助ともなる。
【００７７】
可とう性基板１８２を穿孔する場合、基板１８２を下に保つために真空が使用される。これは、真空１８３からの可とう性膜１８４（好ましくはポリマー膜）内の頂上および谷およびチャック内の真空穴に起因するひずみをひき起こす可能性がある。金属真空チャックは同様に、レーザー穿孔からのエネルギーを吸収しそれを基板１８２の底面に伝達し戻すこともできる。こうして、レーザー穿孔された穴の底面のまわりに焼けがひき起こされる。穿孔に由来する材料は、発生するはねおよび融解による穴の中およびその回りに再被着することもできる。可とう性膜１８４下で紙または綿布１８６を使用することにより、膜１８４は、より均等に下に保持され、エネルギーは、可とう性膜１８４よりもむしろ出口材料へと伝達される。
【００７８】
レーザーアブレーションの間、可とう性材料１８４の下に、紙または綿布１８６のいずれを置くこともできる。真空は、紙または布１８６を通して達成されるが、これらの材料により制限される。紙または布は同様に、レーザービームのエネルギーを屈折することなく吸収し、出口穴は、いかなる焼けもなく清潔である（図２０（ｃ）および（ｄ）参照）。さまざまなパルスレートで３〜１２ＫHzで、Ｙａｇ（イットリウム、アルミニウム、ガーネット）レーザーが使用される。ホールの寸法範囲は２５〜５０μｍである。Ｙａｇレーザーは同じく、心残し削りまたはらせん穿孔プロセスで類似の周波数を用いて１００μｍ〜２００μｍのより大きいホールについても使用される。これらの出口材料は、各々個々の標本毎に変更されるべきである。
【００７９】
アルミニウムまたはステンレス鋼の剛性チャック上で材料を穿孔するのが一般的な手順である。これらのチャックの真空穴の寸法は、直径１ミリメートルという小さいものでありうる。これらの変動する穴直径は、薄い可とう性ポリマー膜材料１８４の中でへこみきず１８４ａをひき起こす（図２０（ａ）参照）。可とう性基板１８２を穿孔するとき、仕上った穿孔ホールの直径を制御するために焦点距離が重要である。１０，１５および２５μｍという焦点距離は、ドリル直径と同様穿孔されたホールの形状をも変えることができる。可とう性基板１８２が平面でない場合には、基板１８２全体を通して穿孔されたホールのアレイが変動し得る。いかなるひずみもなく均等に真空をひき抜きレーザー穿孔からの焼け効果１８０ａを低減させるため、紙または布１８６材料が使用される（図２０（ｃ），（ｄ）参照）。この技術は同様にレーザー穿孔からの残留物の一部を吸収する一助ともなり、かくしてそれがレーザー穿孔されたホールの底面上または中に再被着することがないようになっている。
【００８０】
ここで図２１を参照すると、電子パッケージング内の電力分配のインピーダンスを低下させるために、薄い誘電体層を使用できるようにする構造およびプロセスが提案されている。この構造は、ピンホール１９２ａ（および粒子）の結果として薄い誘電体層１９２内で不可避的である短絡１９３を無くすることによってこれらを行う。電力分配のインピーダンスを低下させるこの能力は、高周波パッケージングアプリケーションにおいて重要である。
【００８１】
高周波パッケージングアプリケーション内の電力分配のインピーダンスを低下させるためには、薄い誘電体（標準的にはＰＩ）層１９２が必要である。これらの構造の歩留りは、薄いＰＩ層１９２内のピンホール１９２ａにおける短絡によって制限される。本発明の実施形態は、薄いＰＩ層１９２の下側のメタライゼーション層のために陽極酸化可能な金属１９６を使用することによってこの問題を解決する。ＰＩ層１９２は、誘電体層１９２内のあらゆるピンホール１９２ａにおいて溶解にさらされるＡ１を陽極酸化するため、陽極酸化セル内で適切な電解質に露出される。このとき上面メタライゼーションは、Ｖ−Ｇ構造を完成させるべくＰＩ層１９２の上に被着される。陽極酸化物金属１９６は、ＰＩ内のあらゆるピンホールにおける短絡を防ぐ。
【００８２】
マルチチップモジュールといったような電子パッケージングを製造するにあたっては、誘電体（標準的にはポリイミド）層１９２により分離された電源（Ｖ）および接地（Ｇ）金属層１９４および１９０が存在する。高周波パッケージングアプリケーションのための電力分配のインピーダンスを最小にするためには、ＶおよびＧ金属層１９４および１９０（図２１（１）参照）の間の誘電体層（１９２）の厚みを低減させることが必要である。しかしながら、この結果、薄いポリイミド／ＰＩ膜１９２内のピンホール１９２ａ（および粒子）における短絡１９３のために、製造および歩留り上の問題がもたらされる（図２１（２）参照）。
【００８３】
本発明の実施形態は、短絡１９３をなくすべく、ポリイミド誘電体層１９２内のピンホールにおける底面材料１９０の陽極酸化を使用することによって、薄い誘電性膜１９２についてのこの歩留りの問題をなくすることを提案している。これを行うため、誘電体材料を形成すべく陽極酸化可能な金属が、接地金属１９０のための底面メタライゼーション層として使用される。この底面金属のための好ましい材料は、Ａｌであるが、これは、Ａｌが陽極酸化可能な高い導電性をもつ金属であるからである。
【００８４】
次に、薄い誘電体層１９２は、底面接地金属１９０全体にわたり被着される。それが薄いものであるため、図２１（３）に示されるようなピンホール１９２ａができる可能性がある。このＰＩ誘電性膜１９２はこのとき、その中のあらゆるピンホール１９２ａにおいて溶液にさらされたＡｌを陽極酸化させ（図２１（４）参照）陽極酸化物金属１９６を生成するように、陽極酸化セル内で適切な電解質に露出される。次に、上面電源メタライゼーション１９４が、Ｖ−Ｇ構造を完成させるべく、ＰＩ誘電性膜１９２全体にわたり被着させられる（図２１（５）参照）。陽極酸化物１９６は、あらゆるＰＩピンホール１９２ａにおいて短絡１９３を防止する。
【００８５】
付加的な陽極酸化可能な金属としては、Ｔａ，Ｈｆ，ＴｉおよびＺｒが含まれ、下部メタライゼーション層１９０のために使用可能である。しかしながら、それらの抵抗率は高いものであることから、受入れ難いほど高い抵抗が結果としてもたらされる可能性がある。潜在的には、これらの陽極酸化可能な金属のいずれかを、Ｃｕといったようなもう１つの高導電率材料全体にわたり（標準的にはスパッタリングにより）被着させることが可能である。これには、特定の利用分野のために必要な導電率を提供するために必要とされるどんな厚みまでもＣｕを廉価でメッキすることができるという利点がある。このとき、Ｃｕ上の薄い陽極酸化可能な材料は、上述のように短絡１９３を防止すべく陽極酸化され得る。しかしながら、底面金属層１９０に対するこの２重金属構造には同様に、陽極酸化プロセス中に陽極酸化可能でないＣｕを露出させる、陽極酸化可能材料を貫通するピンホール１９２ａについての問題が存在する可能性もある。これは、陽極酸化プロセスを不充分なものにする。従って、好ましい構造は、底面金属層１９０内で１つの陽極酸化可能な金属（好ましくはＡｌ）のみを使用することにあると思われる。
【００８６】
図２１（１）〜（５）の構造は、ポリイミド誘電体材料を変えることなく、高周波パッケージングアプリケーションにおける電力分配のインピーダンスを低下させることを可能にする。これは、界面接着性、熱安定性などに伴う潜在的な問題が回避される、という点において１つの利点である。
【００８７】
ここで図２２〜３１を参照すると、（１）ハイエンドコンピュータのＣＰＵ（中央処理装置）の構造； （２）ドーターボードとマザーボードに対しＭＣＭ（マルチチップモジュール）を接続するための独創的な方法； （３）新規のＭＣＭ構造； および（４）ＭＣＭを製造するためのプロセスが示されている。
【００８８】
コンピュータがマイクロプロセッサチップで構成されているということは周知である。高速コンピュータ（スーパーコンピュータおよびグローバルサーバー）については、通常ＣＰＵ内に数多くの論理チップが存在する。チップは、互いにおよび電源および接地電圧に接続される必要がある。通常、コンピュータの性能を改善するためにはデカップリングコンデンサが必要とされる。デカップリングコンデンサの場所は、できるかぎり論理チップに近いものであるべきである。チップの集積化レベルが高くなるにつれて、チップが上に取付けられるモジュール（単一チップおよびマルチチップ）に対する要求も又大きくなる。
【００８９】
ここでより具体的に図２２〜２８を参照すると、ハイエンドコンピュータシステム内には、論理およびメモリという２つの主要なグループが存在する。メモリは通常１つの部品上に積重ねられ、一方論理チップはＭＣＭ上に取付けられる。図２２〜２３においては、マザーボード２００； メモリーボード２０２；論理チップ用のＭＣＭ２０４；およびＭＣＭのためのドーターボード２０６が見られる。基本的に、メモリユニット（例えばメモリーボード２０２）および論理ユニット（例えばＭＣＭ２０４）は、マザーボード２００上に取付けられている。メモリユニットを取付ける方法は、標準的なものである。論理チップについては、マザーボード２００に対するＭＣＭ接続を配列するため、以下の４つのケースを利用することができる。すなわち、図２２のケースＩ，図２３のケースＩＩ，図２４のケースＩＩＩ，図２５のケースＩＶである。ＭＣＭは、垂直方向または水平方向に設置できる。ＭＣＭは、直接またはドーターボード２０６を通してマザーボード２００に接続できる。
【００９０】
図２２のケースＩにおいては、ＭＣＭ２０４は、直接マザーボード２００に接続され、信号接続はＴＦ３ＤＣを通してのものである（本書に参考として取り入れている米国特許第５,４１９,０３８号に記述されているような、薄膜３次元コネクタ２１０，図２６参照）。電源／接地接続は、ＭＣＭ２０４基板自体を通して直接行われる（図２７〜２８参照）。
【００９１】
図２３のケースＩＩにおいては、ＭＣＭ２０４は、２つのドーターボード２０６−２０６に接続されている。信号接続はＴＦ３ＤＣ２１０を通してのものである（図２６（ｂ）参照）。電源／接地接続は直接ＭＣＭ２０４基板自体を通して行われ（図２７〜２８参照）。ドーターボード２０６−２０６は、ケースＩと同じ配列を用いてマザーボード２００に接続される。ドーターボード２０６−２０６は、ＭＣＭ２０４内で信号接続を配列することができる。ドーターボード２０６を用いると、マザーボード２００の構造はより単純かつコストが安いものになりうる。
【００９２】
図２４のケースＩＩＩでは、１つの水平なドーターボード２０６だけが利用される。エリアアレイ接続２０７（例えば、はんだジョイント）を通してマザーボード２００にドーターボード２０６を接続することができる。接続技術がより単純であることから、ケースＩＩの配列よりもエリアアレイ接続２０７の方が好ましい。ＭＣＭ２０４内での信号接続は、ＭＣＭ２０４の片側を通ってしか進めない。ドーターボード２０６内の信号トレース密度は、ケースＩＩの構造よりも高い。
【００９３】
ケースＩＩとケースＩＩＩの組合せである図２５のケースＩＶにおいては、３つのドーターボード２０６−２０６−２０６が利用される。各ドーターボード２０６の構造はより単純なものとなる。同様に、ＭＣＭ２０４内の信号相互接続の数は、必要ならばより多いものであっても良い。
【００９４】
ここで図２６を参照すると、前述のように、ＭＣＭ２０４とドーターボード２０６（またはマザーボード２００）の間には接続が見られる。信号接続は、ＴＦ３ＤＣ２１０を通して行われる。電源／接地接続は、図２７〜２８に示されるように、直接ＭＣＭ２０４基板を通して行われる。
【００９５】
図２７は、２つのＭＣＭ２０４ａ−２０４ｂを表わす。各ＭＣＭ部品２０４ａおよび２０４ｂ上にデカップリングコンデンサ２１２と２つの論理チップ２１０とが存在する。標準的なケースでは、各々のＭＣＭ２０４上にさらに多くのチップおよびその他の受動部品が存在し得る。
【００９６】
ＭＣＭ２０４の基板は、互いに電気的に絶縁されるＭＣＭ部品２０４ａおよび２０４ｂに分離される。基板は、電源および接地接続として使用される。基板（または中央部品の除去後のフレーム）を、電源および接地接続用ボードの中に挿入することができる。基板の中心は、薄膜相互接続層の形成後に除去される（これは、機械的フライス削りとそれに続くＡｌエッチングによって行うことができる）。従って、チップとコンデンサは、薄膜層の両側に取付けることができる。デカップリングコンデンサ２１２は、それぞれのコンデンサ２１２とチップ２１０間の距離が最小となるようにするため、チップ２１０の「下」に直接設置できる。薄膜モジュール上には、ＭＣＭ２０４からドーターボード２０６への信号接続用の各ＴＦ３ＤＣ２１０専用のエリアが存在する。信号接続は、制御されたインピーダンスのマイクロストリップまたはストリップラインである。チップ２１０の冷却は、チップ２１０の裏面上へのヒートパイプ２１６または冷却フィンの取付けを通して達成可能である。チップ２１０は、通常のＣ４フリップチップアセンブリ技術を用いて薄膜基板に接続される。
【００９７】
ここで図２８を参照すると、チップ２１０と薄膜モジュール２０４の間に２つのＳＩＰ（スーパーインポーザ）２２０がある。このＳＩＰ２２０は、ファン・アウトのための密な信号トレースを提供することができる。薄膜モジュール２０４上に３つの信号層が必要とされる場合、モジュール２０４の歩留りは低いものであり得る。かくして２つのＳＩＰ２２０（各々１つの信号層をもつ）と１つの薄膜モジュール２０４（１つの信号層をもつ）が必要とされ得る。各ＳＩＰ２２０のための構造および製造プロセスは、薄膜モジュール２０４のものと類似したものとすることができる。ＳＩＰ２２０の「フレーム」は、アセンブリプロセスの後に除去できる。
【００９８】
各ＳＩＰ２２０上には複数のチップ２１０が存在し得る。ＳＩＰ２２０は、まず最初に（Ｃ４技術で）薄膜モジュール２０４に接続されることになり、次にチップ２１０をＳＩＰ２２０に（Ｃ４技術で）接続できる。代替的には、テストのためまず最初にチップ２１０をＳＩＰ２２０に接続し、次にＳＩＰ２２０とチップ２１０を薄膜モジュール２０４に接続することができる。Ｃ４は、アセンブリ温度階層の必要条件を満たすべく、異なるＰｂ／Ｓｎ組成を有することができる。
【００９９】
図２９〜３２は、薄膜ＭＣＭ２０４を構築するためのプロセスを示している。各金属層のために、アディテブまたはサブトラクティブプロセスを使用することができる。ここで図２９〜３０をより具体的に参照すると、アルミニウム金属２４２（すなわち電源区分）、接地Ａｌ金属２４４（すなわち接地区分）および酸化物区分２４６（すなわちカップリング区分）を含む基板２４０が示される。ＰＩ誘電体層２５０が被着され、エッチングされ、バイア２５２（すなわち、電源導電性バイア２５２）で満たされる。パターン形成された導電性層２５４が被着され、その後ＰＩ誘電体層２５９，パターン形成されたＰＩ誘電層２６０および導電性バイア２５６の被着が行われる。パターン形成された信号層２６２が形成され、その後続いて、ＰＩ誘電体層２６３が選択的に被着される。その後、ＰＩ誘電体層２６４が被着され、パターン形成された導電性信号層２６６および電源層２６８が被着される。基板２４０の一部分は、図３０（９）に示されるように全て互いに間隔をおいたＡｌ金属２４４，酸化物区分２４６，およびアルミニウム金属２４２を生成するように、選択的に除去することができる。
【０１００】
図３１は、ＭＣＭ２０４基板を作るための要領を例示している。出発基板２８０は、陽極酸化されたエリア２８２を有するＡｌ 基板であってもよいし、あるいは陽極酸化されたエリアを全く有しないＡｌ 基板であってもよい。フレーム２８０ａを生成すべく、基板２８０内には開口部２８４が形成される。製造後、陽極酸化を実施することができ、そうでなければ、フレーム２８０ａを切断して電源および接地部品を分離することもできる。
【０１０１】
かくして、図２２〜３１における発明の実施形態を実施することにより、ＣＰＵのサイズをより小さくすることができる。ＴＦ３ＤＣ２１０は、ＭＣＭ２０４を（マザーボードおよびドーターボードの両方の）ボードに、９０度の湾曲をもたせて接続する。ＭＣＭ２０４のボードへの電源／接地接続は、基板自体を通して行う。こうして、ＭＣＭ２０４とマザーボード２００の間に９０度の配置が可能となる。以上の２つの配置は、３Ｄ構造を可能にする。小さなサイズは、より低い信号伝送遅延およびより低い電源電圧降下をもたらすことができる。信号伝達は、制御されたインピーダンスでストリップラインを通して行われる。ドーターボード２０６の配列は、ＭＣＭ２０４間で充分な信号接続を提供することができる。電源／接地経路は、基板のサイズおよび厚みに起因して低い抵抗を有する。チップ２１０とデカップリングコンデンサ２１２との間の距離は、最小である。ドーターボード２０６またはＳＩＰ２２０の使用は、マザーボード２００および薄膜モジュールの構造を単純化する。歩留りは、より高くなり、コストはより低くなる。基板除去のフィーチャは、薄膜モジュール上へのデバイス取付け容量を倍増させる。
【０１０２】
ここで図３２〜３５を参照すると、従来の異方性導電性膜（ＡＣＦ）プロセスの結果としてもたらされる高接触抵抗を減少させることのできる接続プロセスが例示されている。図３２〜３５に例示されたプロセスによって生成されるジョイントは、従来のＡＣＦ物理接触ジョイントよりも高い機械的強度を有し、これがジョイントの信頼性を改善する。
【０１０３】
図３２〜３３は、ＡＣＦジョイントのための従来のプロセスを例示している。最初に、ＡＣＦは、２つの基板３００と３０２の間に設けられる。ＡＣＦは、標準的には、まずは低温で底面基板３０２上にタックされ、次に上面基板３００上に設けられる。ＡＣＦの性質により、ＡＣＦをそれぞれの基板にアラインメントするために、特殊なアラインメント手順は全く必要としない。必要とされる唯一のアラインメント手順は、図３２に示すように上面および底面基板３００および３０２をアラインメントすることである。図３２にさらに示されるのは、接着剤３０４（例えばエポキシ）、導電性粒子３０６，導電性プレート３０８および導電性ポスト３１０である。その後、プレス機内にサンドイッチ構造アセンブリが入れられ、積層される。積層条件は、ＡＣＦの仕様、具体的にはエポキシの物性により決定される。積層圧力、温度および持続時間は、この製品の歩留り、電気的読取り（抵抗）および信頼性（基板に対するＡＣＦの接着性）に影響を及ぼすことになる重要な因子である。最終的なジョイントは、図３３に例示されているが、この図は、電気経路がいかにして作り上げられるか、すなわち積層プロセス中のそれぞれの基板のポスト３１０に対する導電性粒子３０６の物理的接触による方法を示している。
【０１０４】
図３４〜３５に表す発明の実施形態においては、金属の薄い層（空乏相：depletion phase）３１４が、ジョイントが製造されることになるプレート３０８およびまたはポスト３１０の上にまず被着させられる。被着方法は、真空プロセス例えば蒸発、スパッタリング、ＣＶＤなどまたは湿式化学プロセス例えば電気メッキであってよい。空乏相３１４のための材料は好ましくは、相３１４が、基板３００および３０２上のパッド／ポスト３０８／３１０およびＡＣＦ内の導電性粒子３０６の両方に対する冶金学的反応を受け、かつ、好ましくは相３１４がＡＣＦの積層温度よりも低い融点をもつという条件に基づいて選択される。例えば、標準的なケースでは、３０秒間１７０℃で３４５０ｋＰａ（５００ｐｓｉ）というＡＣＦ積層条件で、それぞれに金属間化合物（intermetallic compound）を形成するように基板上のＣｕポスト３１０とＡＣＦ内のＮｉ粒子の両方を、インジウムと反応させることができる。この材料系においては、１７０℃（ＡＣＦの積層温度）でインジウムが融解し（融点１５６℃）Ｃｕ／ＩｎおよびＮｉ／Ｉｎの界面でその金属間化合物を形成するので、低い抵抗のジョイントを形成すべく、インジウムを使用することができる。
【０１０５】
ここで図３４を参照すると、空乏相３１４は、ジョイントが作られることになる場所で、ポスト３１０および／またはプレート３０８上に被着される。次に、積層プロセスは、圧力および熱の下で行われる。積層プロセス中、空乏相３１４は融解し、図３５に示すように、これらの金属（すなわちポスト３１０，プレート３０８および粒子３０６）が接触する場所を、金属間化合物へと変態させる。
【０１０６】
従来のＡＣＦジョイントにおいては、接着剤３０４の内部の導電性粒子３０６と基板３００および３０２上の伝導パッド／ポスト３０８／３１０の物理的接触から伝導経路が提供される。その接触抵抗に起因して、このタイプのジョイントの抵抗は高く、近年の高速電子デバイスの必要条件を満たすことができない。接触抵抗を低減させる１つの方法は、その接触抵抗を低減させるため表面の特性を改善すべく例えばＮｉ／Ａｕといった薄い金属層をコーティングすることである。図３４〜３５においては、粒子３０６とパッド／ポスト３０８／３１０の間に冶金学的ボンディングが形成される。その界面には、物理的な接触のみならず冶金学的反応も存在する。このタイプの冶金学的ボンディングは、物理的接触ジョイントよりもはるかに低い抵抗を提供することになる。
【０１０７】
低融点材料の大部分は、ＡＣＦで使用される導電性材料に比べ軟質であることから、積層条件下で、硬質粒子は融解の前に軟質膜内に浸透する傾向をもつ。この浸透メカニズムは、従来のプロセス（硬質金属と硬質金属との接触）に比べて回路板上のパッドおよび導電性粒子の接触面積を拡大する。これは、従来のプロセスに比べより高いＴｏ歩留りを得る確率が高い。
【０１０８】
図３４〜３５に示す本発明の実施形態の特性すなわち冶金学的ボンディングに起因して、接触ジョイントよりも強い機械的ジョイントが形成されることになる。巨視的観点からすると、従来のタイプのＡＣＦは、ポリマー接着剤（主としてエポキシ）層により保持される構造をもつ。金属部品は単独で、電気伝導経路の機能を提供する。図３４〜３５の構造においては、構造は接着剤層３０４および冶金学的ジョイントの両方によって保持され、その結果信頼性は改善される。
【０１０９】
ここで、図３６〜４１を参照すると、形状適合被覆能力、高い厚み制御精度／厚み、均質特性、低い誘電率、強い接着性、低い吸水性、低いＣｕ拡散、適切なＣＴＥ、および回路基板，ＬＳＩおよびその他の電子または光学素子のための高品質の誘電性、といったような物性を有する絶縁体のための製造方法が例示されている。
【０１１０】
コンピュータ／通信システムのクロック速度が、さまざまな電子／光学素子内で増大するにつれて、微細パターンおよび低誘電率の絶縁体に対する要求は強くなる。回路基板においては、ポリマー誘電体膜は標準的にスピンコーティング法によって形成されてきた。しかしながら、微細パターン化のためには、この方法はいくつかの欠点をもつ。例えば、高い精度で形状適合した被覆または均等な厚みを得ることは困難である。蒸着重合（ＶＤＰ）技術は、ＵＬＶＡＣにより回路基板内のポリマー絶縁膜に適用されてきた。形状適合した被覆のためには、この方法は著しく有効であるが、強い接着力と共に精密な厚み制御、低誘電率を実現するには充分なものではない。その上、これは、吸水性およびＣｕ拡散の減少に対して、または適切なＣＴＥを調整する上で、著しい効果を全く発揮しない。ＬＳＩにおいては、同じ状況がスピンコーティングおよびＶＤＰについてなおも存在している。ＣＶＤによる無機絶縁体については、誘電率の減少は制限される。
【０１１１】
図３６〜４１に例示される本発明の実施形態は、ポリマー膜構造およびさまざまなコンポーネント中のポリマー絶縁膜の分子レベル制御を可能にする化学蒸着（ＣＶＤ）ならびに分子層被着（ＭＬＤ）を適用することによって、上述の問題に対する解決法を提供する。選択的被着および選択的分子アラインメント技術も同様に用いられる。
【０１１２】
図３６は、ＵＬＶＡＣによるＶＤＰの標準的な例を示す。この方法は、ＣＶＤの一種とみなすことができる。従って、本発明のこれらの実施形態については、「ＶＤＰ」の代わりに「ＣＶＤ」を用いることになる。図３６に示されたＣＶＤにおいては、モノマー３４２および３４４が使用される。これらのモノマーは、真空チャンバ３４０内に導入される。基板３４６の表面上では、２つのモノマー３４２および３４４が互いに反応して基板３４６上にポリマー膜３４８を生成する。
【０１１３】
図３７〜３８は、改善されたＭＬＤプロセスを例示する。このＭＬＤプロセスにおいては、気体としてモノマーが交互に切り換えられる。例えば、図３８（２）に示されているように、分子３４４がチャンバ３４０内に導入されて単分子層を吸着させ、かつ／または基板表面上で反応させる。図３８（３）では、未反応の分子３４４を除去した後、分子３４２が導入され、結果として分子３４４上に分子３４２の単分子層が得られる。図３８（４）および（５）では、分子３４４および３４２の単分子層の逐次的成長が続く。図３７は、それぞれ気体交換タイプおよび基板回転タイプのＭＬＤ機器を例示している。
【０１１４】
図３９では、蒸気相被着（ＭＬＤおよびＣＶＤ）対スピンコーティングの比較が示されている。被着速度を除き、蒸気相被着は、スピンコーティングよりも優れている。さらに蒸気相技術は、選択的被着および選択的分子アラインメントという独特の特性をもつ。膜品質（すなわち、化学量論達成（stoichometry achievement）またはダングリングボンドの削減）に関しては、ＭＬＤが最良のプロセスである。ＭＬＤおよびＣＶＤの特徴を用いて、回路基板、ＬＳＩおよびその他の電子または光学的素子のために、高品質の誘電性膜ができる。
【０１１５】
ここで図４０（ａ）を参照すると、形状適合した被覆特性を用いて、ボイドなしに、Ｃｕ３４７パターン上に絶縁膜３６０が被着される。ＣＭＰにより平坦にされる。次にＣＶＤ、ＭＬＤまたはスピンコーティングによって膜３６０上に絶縁膜３６４が形成される。精確な厚み制御のためには、ＭＬＤまたはＣＶＤが好ましい。特にＬＳＩにおける極限の厚みおよび膜の品質制御のためには、ＭＬＤが好ましい。図４０（ｂ）においては、Ｃｕ３４７パターン上に、疎水性処理といった従来のフォトリソグラフィ技術により、表面変調３７０が選択的に適用される。その他の表面を、親水性処理といったものによる変調に適用することもできる。ポリマー膜３７１（例えばポリイミド）がＣＶＤまたはＭＬＤによって被着される。疎水性処理を伴うエリア内では、膜は成長しない。この選択的被着によりＣＭＰなしに平坦化が可能となり、プロセスは単純化される。
【０１１６】
図４０（ｃ）では、金属３７８および絶縁体３８０を含む層３７６上に、ＭＬＤによりポリマー膜３８２が被着され、その後、膜３８４がＣＶＤにより被着され、最後にＭＬＤにより膜３８６が被着される。ＭＬＤの初期段階では、界面における強い接着力のため高重合の分子の少なくとも１つの分子層が使用される。ＣＶＤによる中央段階では、誘電率低減のために、低重合の分子が用いられる。さまざまな組成物を用いたＣＶＤによりある程度同じ膜構造を提供できるが、組成制御性は、上述のケースよりも低い。中間段階については、膜形成スピンコートも使用できる。初期段階および最終段階については、高い重合度の分子を使用することが可能である。必要ならば、単なる一例としてシランカップリング処理、傾斜被着された薄膜処理、研摩またはアルキルアミンコーティングといったものによる分子付着または分子方向づけの促進用の表面処理を適用することもできる。図４１は、分子の例および基板３４６上の被着順序の例を示している。
【０１１７】
図４０（ｄ）は、分子アラインメント被着の利用分野についての例を示す。表面変調３９０を含む表面処理により、ポリマー鎖３９２を特定の方向に方向づけすることができる。例えば、ポリアゾメチンの利用分野の場合、ポリマー鎖３９２に沿った誘電率は、その他の２つの方向の場合よりも高い。従って、鎖を電極空隙方向に対して垂直にアラインメントすることにより、配線ラインに対する有効誘電率を低減させることができる。前述のように、傾斜被着されたＳｉＯ2薄膜または研摩されたポリイミド膜が、表面処理の例である。
【０１１８】
図４０（ｅ）においては、選択的アラインメント被着のその他の利用分野が示されている。吸水性およびＣｕ拡散係数は、ポリマー鎖の方向に応じて異方性という特徴をもつ。従って、ポリマー鎖の方向を制御することによって、これらの特性を最適化することができる。ＣＴＥおよび誘電率調整も又同じ技術によって行うことができる。
【０１１９】
膜組成の漸進的変更を実現するためには、ＭＬＤでは、以下の方法が有効であることが分かった： すなわち、（ａ）気体切換えＭＬＤ（図３７（ａ）参照）については、２つ以上の種類の分子気体に対して、シャッター開放（またはバルブ開放）期間をオーバラップさせることによるかまたは残存気体の残留時間を増大させることによる；および（ｂ）基板回転タイプのＭＬＤ（図３７（ｂ））については、２つ以上の種類の気体の回転速度または混合を増大させることによる。これらの方法は同様に、被着速度を増大させる上でも有効である。表面は、プラズマ、スパッタリングまたは化学処理などにより清浄できる。清浄な表面は、Ｃｕ分子ボンディング形成といったような表面反応を促進するための一助となり、接着強度を改善する。
【０１２０】
ここで図４２〜４４を参照すると、はんだレジストを適用できないかまたは製造プロセスにそれを組込むことが困難である場合に、はんだバンプをリフローさせるための経済的なプロセスが例示されている。標準的条件下では、はんだをリフローさせる必要がある場合、融解したはんだの流れを閉じ込めるために、バンプなし回路をカバーするはんだレジスト膜がなくてはならない。この実践は、はんだづけプロセスにとって必須であるとみなされてきた。標準的なはんだレジスト材料は、低リフロー温度はんだの場合に利用できるエポキシベースのポリマーである。低リフロー温度は、２５０℃よりも低いリフロー温度を表わす。はんだ材料が高い融解温度を有する一部のケースでは、リフロー温度は、例えば９７Ｐｂ／３Ｓｎのはんだのように、３５０℃という高いものになり得る。エポキシベースのはんだレジストは、その温度安定性のため、適用できない。高リフロー温度については、代替的なはんだレジスト材料が必要である。実用上は、ポリイミド膜がこの目的で役立ち得る。しかしながら、異なるタイプのはんだレジスト材料は、追加の処理用機器セットと条件づけのための付加的作業努力を要する。また、例えば電気メッキされたはんだバンプといったある種の状況下では、シード層エッチングの前にはんだレジスト材料を適用することはできず、これが電気メッキプロセスの応用に制限を加えており、そうでなければ、はんだレジスト上にシード層を適用するため追加の段階が必要となる。これらの欠点全てにより、いかなるはんだレジストも使用せずにはんだがリフローすることが必要となる。このようにして、はんだづけのプロセス段階を著しく削減することができる。
【０１２１】
図４２に例示されているプロセスには、マスキング（図４２（１）参照）、電気メッキ（図４２（２）参照）、マスク剥離（図４２（３）参照）、シード層エッチング（図４２（４）参照）、溶融（図４２（５）参照）、リフロー（図４２（６）参照）そしてフラックス清浄（図４２（７）参照）が含まれる。図４２には、以下の要素が見られる：基板４００，導体４０２，マスク４０４，はんだ４０６，シード層４０８，フラックス４１０，リフローされたはんだ４０６ａ，およびフラックス残留物４１２。
【０１２２】
標準的には、電気メッキされたはんだバンプ４０６は、図４３（ａ）に示されているような形状に成形される。電気メッキされたバンプ内のきわめて重要な寸法は、以下のように記述される。最初のものは、バンプの寸法Ｄであり、これは、それが丸形のバンプである場合直径である。寸法Ｄは、形状が円でない場合、例えば図４３（ｂ）に示されるように八角形である場合に、バンプ４０６の寸法を規定できるその他の標準的な寸法でありうる。第２のものは、バンプの高さＨであり、これは、例えばメッキ電流密度およびメッキ時間といった電気メッキ条件によって制御される。第３のものはピッチＰであり、これは２つのバンプ４０６−４０６の間の距離を表わし、設計によって決定される。レジストなしリフロープロセスでは、はんだリフローの後に２以上の隣接するバンプ４０６−４０２が橋かけしないように、これらの寸法を制御することが必要である。図４４（ａ），（ｂ）は、リフロー後のはんだバンプ４０６−４０６の幾何形状の変化を例示している。リフローされたバンプの高さＨｒは、リフロー前のバンプ高さＨよりも大きい。図４４（ｃ）は、２つの隣接するはんだバンプまたは多数のはんだバンプの結果得られる可能性のある、橋かけされたバンプ４０６ｂの形状を例示している。
【０１２３】
Ｄ対ＨすなわちＤ：ＨまたはＤ／Ｈの比率が７より大きい場合、ピッチＰは、いかなる橋かけバンプも作り出すことなく２００μｍという小さいものでありうる。この条件は、８５％〜９７％のＰｂ含有量または１５％〜３％のＳｎ含有量のように組成が変動する場合に高鉛Ｓｎ／Ｐｂはんだにあてはまる。Ｄ／Ｈ比が７よりも小さい場合、はんだバンプは橋かけする。共晶Ｓｎ／Ｐｂはんだの場合、そのより優れたぬれ性のため、この条件（７より大きいＤ／Ｈ比）は、４００μｍ以上のピッチＰにあてはまる。
【０１２４】
ここで図４５〜４６を参照すると、工業上利用分野で必要とされるＣｕとポリマーとの間の優れた接着性を達成するためのポリマー表面上のＣｕ−直接メッキメタライゼーションプロセスが例示されている。Ｃｕ／ポリマー界面の高い接着性の値は、工業仕様を満たすための適切なメタライゼーションプロセスの選択にとってきわめて重要である。直接Ｃｕメッキは、誘電体／導体多層構造の製造プロセスのため、電子業界で使用されている。
【０１２５】
プラスチック表面メタライゼーションのために現在応用されている従来のメタライゼーションプロセスとしては、スパッタリング、蒸発、化学蒸着（ＣＶＤ），金属膜積層、電解メッキ、非電解メッキおよび直接メッキが含まれる。特定のメタライゼーションプロセスの適用は、特定のポリマー表面、設計構造および製品必要条件によって左右される。真空被着プロセスは、高額な資本設備を必要とし、湿式メタライゼーションプロセスよりも高価である。湿式メタライゼーションプロセス−電解メッキは、スパッタリング、蒸発、化学蒸着（ＣＶＤ）、非電解メッキまたは直接メッキによってプラスチック上に被着される薄い金属層であるシード層、を必要とする。
【０１２６】
直接メッキは、ポリマー表面に対する被着金属の優れた密着性を提供する化学的に活性な表面を必要とする、低コストのＣｕ被着プロセスの１つである。直接メッキは、密着強度に関し、物理的および化学的な２つの構成要素を生じさせる。密着性に関する物理的構成要素は、界面上に金属成分をインターロックする可能性と、表面トポグラフィと、粗さ（roughness）に関するものである。化学的構成要素は、金属とポリマー表面上の反応基の直接的な化学的相互作用に基づくものである。
【０１２７】
当該技術分野においては、直接メッキされたＣｕは、エポキシ化合物および／またはＰＷＢ（これはガラス繊維で強化されたエポキシである）に対して優れた密着強度をもつということが分かっている。当該技術分野における表面を活性化する一般的な方法は、プラズマ処理を施すことである。ポリマー表面を粗くするプロセスは、表面上に化学的に反応性ある部位または基を生成する。残念なことに、極性基（エポキシ、エポキシ／ガラス組成物など）を伴うポリマー表面に適用可能なこのアプローチは、表面上にいかなる極性基ももたない低誘電率のポリマー（ポリエチレンなど）に対しては実施不可能である。
【０１２８】
図４５〜４６に例示されているプロセスおよび材料は、以上の問題を解消する。比較的不活性のポリマー表面をはるかに化学的活性の高い表面に変換し、被着された金属をこのより化学活性の高い表面と連結させることのできる、特別設計の２面性化学活性リンクが提案されている。この現場表面修正反応は、ポリイミド表面に対する直接メッキされたＣｕの密着性よりもはるかに高い表面へと著しく増長させるために、非常に効率の良い方法である。
【０１２９】
プロセスの流れは、図４５内に概略的に例示される。ポリマー表面は、反応性気体（Ｏ2など）で処理されている。その後、プラズマで活性化された表面は、図４６で例示されたオルガノシランカップリング剤クラスから選択されたカップリング剤の有機基の１つと反応させられる。
【０１３０】
ここで図４７〜４９を参照すると、ステンシルを取付けるための再利用可能なフレームアセンブリが示される。ステンシルは、ペースト印刷の分野で用いられる。ステンシルは通常金属フレーム上に糊付けされ、これが今度は印刷機フレームに取付けられる。このようにして取付けられたステンシルおよびフレームは再利用不能である。従って、必要とされるのは、ペースト印刷を含む迅速なプロトタイプ作業を大幅に容易にするための単純なステンシル取付け手順を伴い、図４７に６００として全体的に例示されている、再利用可能なステンシルフレームである。
【０１３１】
再利用可能なステンシルフレーム６００は、図４７に概略的に示されている。ステンシル６０２は、ステンシルフレーム６０４の周囲において高タック両面テープ６０５を用いてそのステンシルフレーム６０４の片面に取付けられる。２本のステンシルフレームバー６０６−６０６が、図４７に示されるようにステンシルフレーム６０４の相対する縁部上に取り付けられる。図４８は、取付け順序に沿った分解断面図を示す。ステンシルフレームバー６０６−６０６は、水平および垂直平面に対して対称となるように設計されている。ステンシルフレームバー６０６の片面はステンシルフレーム６０４にテープで取付けられ、一方反対側の面は、印刷機のフレームに取付けられている。図４９は、いずれかの面を印刷機のフレームに取付けることができるようにネジ切りされたネジ穴６０８を示す。
【０１３２】
再利用可能なステンシルフレーム６００は、異なるステンシルタイプおよびフィーチャがペースト印刷での使用のために評価されている場合における特に設計段階においてステンシルの取付け作業を単純化する。ステンシルの在庫に必要とされる保管スペースは、該ステンシルフレームバー６０６−６０６が取外し可能であって取付けられたステンシル６０２（すなわちステンシルフレーム６０４上）の保管スペースをほとんど必要としないことから、大幅に削減される。また、欠陥のあるステンシルをステンシルフレーム６０４から容易に取外し廃棄することができる。その後他のステンシルを取付けるため、清浄されたステンシルフレーム６０４を使用することができる。このアプローチは、異なる材料、寸法およびフィーチャをもつステンシルの取付け、使用および保管において融通性をもたせる。
【０１３３】
ここで図５０〜５２を参照すると、２つの基板６４０および６４２内でロックしこれらが接合中に移動するのを防ぐための組込み型ピンチアラインメントアセンブリを使用することにより、２つの基板６４０および６４２の接合を容易にするためのプロセスが概略的に示されている。従来、各基板は積層による接合のためアラインメントされ合体させられるが、各基板は、積層プロセス中に移動することがある（図５０（ａ）参照）。従来のビルドアッププロセスによって製造できる（例えば図５１（ａ）〜（ｃ）および図５２（ａ）〜（ｃ）参照）リセス６７２（図５０（ｃ）参照）を伴う厚いパッド６７０または組込み型の長いピン６６０（図５０（ｂ）参照）を用いることで２つの基板６４０および６４２をロックし、それらが移動するのを防ぐため、ピンアラインメントアセンブリ６５０を使用することが提案されている。図５１（ｂ）では、図５２（ｂ）と同様、フィーチャエリアは（例えばテープまたはフォトレジスト６８０によって）遮断され、アラインメントピン（またはパッド）をフィーチャよりも厚くメッキできるようにしている。同様にして、ビルドアッププロセスを用いて、図５０（ｃ）における厚いパッド６７０−６７０を製造することができる。かくして、２つの基板間での移動の低減／防止は、従来のビルドアッププロセスを用いることによって達成可能である。
【０１３４】
ここで図５３を参照すると、はんだを使用せずに基板７００および７０２の複数の層を接合するための方法が例示されている。ピンアレイを有する基板またはその他の誘電体材料であるインタポーザ７１０が、２つの基板７００および７０２を接合するために使用されることになる。かくして、変動する環境条件下で製品の再加工、さらには場合によって寸法上の融通性をももたらすことになる。該インタポーザ７１０は、接合すべき２つの基板７００および７０２が合わせてプレスされたときに接着剤がそれらをしっかりと合わせて保持しピンをソケット内にしっかり保つように、その各面に接着剤の層がコーティングされる。このプロセスの顕著な特徴の１つは、基板（ウェーハまたは可とう性膜のいずれであれ）７００および７０２内の取付け用穴７００ａおよび７０２ａ（擬似ソケット）の設計に見られる。ソケット（単複）が、基板上および基板内に構築されこれが、必要に応じて４，６，または８辺のいずれかの辺上で、ピンを捕えかつ／またはこれに圧力を加える。
【０１３５】
図５３では、穴７００ａおよび７０２ａは、それぞれ基板７００および７０２を通して延びている。穴７００ａおよび７０２ａは、必ずしも基板７００および７０２まで延びる必要はない。ソケットは上面基板７００または底面基板７０２内に存在しているだけでよい。好ましくは穴７００ａおよび７０２ａは、それぞれ基板７００および７０２全体を通して延び、上面および底面基板７００および７０２の両方の中のソケットは、インタポーザピン７２０と接触することになる。ソケットのフィンガ突出部をメッキするのに使用できる材料は、優れた接続が行われること、そして基板７００および７０２とインタポーザピン７２０の間に化学的反応がわずかかまたは全く生じないということを保証するために、きわめて重要である。パッドおよびピン上のＮｉ／Ａｕは、金属間化合物または酸化が形成される可能性を最小にして、信頼性の高い接続を提供することになる。前述のように、インタポーザ７１０は、基板７００および７０２が合わせてプレスされたとき、全てのインタポーザピン７２０が圧力で所定の位置にしっかりと保持されることを接着剤が保証するように、その各面に接着剤がコーティングされる。
【０１３６】
多数の基板を接合するためのインタポーザ７１０の使用は、はんだおよび熱、再加工および清浄といったようなそれに付随するプロセスの使用を無くすことができる。インタポーザ７１０を用いると、基板間の高さの均等性を可能にし、さらにさまざまな基板の表面高さの不規則性および応力をなくすこともできる。インタポーザピン７２０は好ましくは金メッキされていることから、現実のまたはシミュレートされた環境条件に起因して基板間には最小限の化学的相互作用しか存在しないことになる。
【０１３７】
また、インタポーザ７１０は、信号または電源ライン上の雑音を低減させる一助となり得る、各ピン間そしてさらには各コンデンサ間のトレースを含むこともできる。インタポーザ７１０は、トレース、抵抗器、デカップリングコンデンサそして場合によっては修正された接地面または電源面さえも伴う、もう１つの基板層となることもできる。こうしてコンポーネントは、回路ときわめて近接した状態にくることができ、さらには、熱冷却のための「ヒートパイプ」を収納するためにこれを使用することもできる。インタポーザ内の「ヒートパイプ」は、熱を外側縁部に伝達することができ、ここでこの熱は、もう１つのヒートシンクまで伝達される。
【０１３８】
上述のプロセスに対する代替的方法として、インタポーザ７１０は、基板７００および７０２の表面内または表面上に作り上げられたキャビティ内に引込むことになる、メッキされたＮｉ／Ａｕであるより長いピンまたは銅バンプの代わりに、はんだバンプ，短ピンのアレイを有することができる。その後圧力／熱の下で、かつ導電性および／または非導電性接着剤を用いて、２つの表面を接合させることができる。インタポーザ７１０は表面に対し構造的無欠性をさらに与えることができ、また、製品の電気的特性を高めることになるトレース接続、受動素または埋込み型接地面または電源面をも有することができる。インタポーザ７１０はまた、上面または底面のいずれの上でもオフセットパッドおよび分離したパターンを許容できる。上面側と底面側の間に相互接続用トレースを備える、特別設計により中央で分割された、インタポーザによって、可とう性基板がねじれても電気的には依然安定した状態にとどまるようにすることができる。
【０１３９】
以上述べた本発明の実施形態は以下のとおりである。
【０１４０】
〔付記１〕  導電性領域をもつ回路形成層上に誘電体層を被着する段階と、
前記導電性領域上の前記誘電体層内にアパーチャを形成する段階と、
主領域と空乏領域を含む導電性本体であって該空乏領域がその導電性領域と接触するその導電性本体を、前記アパーチャ内に挿入する段階と、
前記空乏領域から金属間領域を形成する段階と、
を含んでなる接合方法。
【０１４１】
〔付記２〕  前記空乏領域が錫を含み、前記主領域が銅を含み、前記金属間領域がＣｕ3Ｓｎを含む付記１に記載の方法。
【０１４２】
〔付記３〕  前記回路形成層が第１の回路形成層であり、前記導電性本体は第２の回路形成層上に配置される付記１に記載の方法。
【０１４３】
〔付記４〕  前記第１の回路形成層と前記第２の回路形成層とを合わせて積層する段階をさらに含んでなる付記３に記載の方法。
【０１４４】
〔付記５〕  前記金属間領域が前記主領域の片端およびその側面を取り囲む付記１に記載の方法。
【０１４５】
〔付記６〕  前記アパーチャを形成する段階はレーザー穿孔からなる付記１に記載の方法。
【０１４６】
〔付記７〕  前記アパーチャ内へ前記導電性本体を挿入する前記の挿入段階により、該アパーチャの壁と該導電性本体との間に空隙を生成する付記１に記載の方法。
【０１４７】
〔付記８〕  誘電体材料を空隙に充填する段階をさらに含んでなる付記７に記載の方法。
【０１４８】
〔付記９〕  前記空隙を埋めるべく前記誘電体層を積層する段階をさらに含む付記７に記載の方法。
【０１４９】
〔付記１０〕  誘電体層および第１の導電性領域をもつ第１の回路形成層と、
誘電体層および第２の導電性領域をもつ第２の回路形成層と、
前記第１および第２の導電性領域の間に配置されたバイア構造と、
を含んでなる導電性回路構造であって、該バイア構造が、前記主領域およびその片端のまわりおよびその側面のまわりに配置される金属間領域からなる導電性回路構造。
【０１５０】
本発明の実施形態を実施することにより、基板の接合に対する単純なアプローチが提供される。基板接合に対するフリップチップのための従来のアンダーフィルプロセスは、非常に小さい接合エリア（標準的には２．５４ｃｍ×２．５４ｃｍ（１インチ×１インチ）以下のエリア）に制限される。基板ビルドアップは、本発明の実施形態において記述したより単純なアプローチに比べて高価である。類似のまたは異なる基板材料（例えば可とう性基板、剛性ウェーハおよび積層回路板）の接合は、実質的なプロセスの修正なく実施可能である。接合プロセスは、基板の迅速かつ低コストの接合のために、自動化できる。
【０１５１】
本発明は、本明細書ではその特定の実施形態に関して記述してきたが、上記の開示において修正、さまざまな変更および置換の自由も意図されており、一部のケースでは、本発明のいくつかの特徴は、ここで記述されているような発明の範囲または精神から逸脱することなくその他の特徴の対応する使用なしに利用できるということが分かるだろう。従って、本発明の実施のために考慮されている最良の態様として開示されている特定の実施形態に制限されない本発明の教示に特定の状況または材料を適合させるためにいくつかの修正を行うことができ、本発明は特許請求の範囲内に入る全ての実施形態およびその均等物を含むことになる。
【図面の簡単な説明】
【図１】（ａ）および（ｂ）は、離隔された大型基板対を圧縮し液体ポリマーが下部および上部基板の周縁部に向かって流れるようにする（すなわち流れを絞り出す）前の、上部基板と接触し下部基板により支持されている本発明の液体ポリマーを有する一対の離隔された大型基板を示す垂直断面図である。
【図２】基板が接合された後の図１の基板対の垂直断面図である。
【図３】送り出し済みの液体ポリマーが下部基板の中心にあって複数のダイを支持する下部基板の上部平面図である。
【図４】複数のダイおよび各ダイの上に配置された送り出し済み液体ポリマーを支持する下部基板の上部平面図である。
【図５】（１）〜（６）は過渡的液体合金ボンディングを用いた挿入接合プロセスを利用する高密度相互接続の製造手順を例示する図である。
【図６】（ａ）は積層前の側面立面図であり、（ｂ）は、積層後の側面立面図である。
【図７】過渡的液体合金ボンディングを用いた接合プロセスの挿入により製造されたＨＤＩ基板のＳＥＭ横断面マイクログラフである。
【図８】図７からの単一相互接続の詳細図である。
【図９】図８の相互接続構造の概略図である。
【図１０】上面基板におけるＣｕポストと底面基板におけるＣｕパッドとの間の金属間層の概略図である。
【図１１】（１），（２），（３）は、各金属ポスト上に被着された空乏相を利用した２つの基板を合わせて積層するためのプロセスを例示する図（その１）である。
【図１２】（４），（５）は、各金属ポスト上に被着された空乏相を利用した２つの基板を合わせて積層するためのプロセスを例示する図（その２）である。
【図１３】設備の停電中の非飽和の温度／湿度テストチャンバ内で標本上の凝縮を予防するためのデバイスの概略図である。
【図１４】（１），（２），（３）は低コストで形状適合したヒートシンクを製造するためのプロセスを例示する図である。
【図１５】薄いポリイミド層内の粒子およびピンホールに起因するＧおよびＶ層間の先行技術における短絡を示す側面立面図である。
【図１６】（１）〜（４）は相互間の短絡を防止しながらＧおよびＶ層を製造するためのプロセスを例示する図（その１）である。
【図１７】（５）〜（９）は相互間の短絡を防止しながらＧおよびＶ層を製造するためのプロセスを例示する図（その２）である。
【図１８】（１）〜（４）はスーパーインターポーザ構造を生成するためのプロセスを例示する図（その１）である。
【図１９】（５）〜（７）はスーパーインターポーザ構造を生成するためのプロセスを例示する図（その２）である。
【図２０】（ａ）〜（ｄ）は可とう性基板内に貫通ホールをレーザー穿孔する場合の焼けを低減させるための外部材料（例えば紙または布）の使用を例示する図である。
【図２１】（１）〜（５）は誘電体層内の欠陥を孤立させるための手順を例示する図である。
【図２２】（ａ），（ｂ）は論理ＭＣＭおよびメモリースタックを基板にカップリングさせるための複数の手順を例示する図（その１）である。
【図２３】（ａ），（ｂ）は論理ＭＣＭおよびメモリースタックを基板にカップリングさせるための複数の手順を例示する図（その２）である。
【図２４】（ａ），（ｂ）は論理ＭＣＭおよびメモリースタックを基板にカップリングさせるための複数の手順を例示する図（その３）である。
【図２５】（ａ），（ｂ）は論理ＭＣＭおよびメモリースタックを基板にカップリングさせるための複数の手順を例示する図（その４）である。
【図２６】（ａ），（ｂ）は論理ＭＣＭおよびメモリースタックを基板にカップリングさせるための複数の手順を例示する図（その５）である。
【図２７】（ａ），（ｂ），（ｃ）は論理ＭＣＭおよびメモリースタックを基板にカップリングさせるための複数の手順を例示する図（その６）である。
【図２８】（ａ），（ｂ），（ｃ）は論理ＭＣＭおよびメモリースタックを基板にカップリングさせるための複数の手順を例示する図（その７）である。
【図２９】（１）〜（６）は論理ＭＣＭおよびメモリースタックを基板にカップリングさせるための複数の手順を例示する図（その８）である。
【図３０】（７）〜（９）は論理ＭＣＭおよびメモリースタックを基板にカップリングさせるための複数の手順を例示する図（その９）である。
【図３１】（ａ），（ｂ），（ｃ）は論理ＭＣＭおよびメモリースタックを基板にカップリングさせるための複数の手順を例示する図（その１０）である。
【図３２】（１），（２）は低抵抗異方性導電性膜の接続プロセスを示す図（その１）である。
【図３３】（３），（４）は低抵抗異方性導電性膜の接続プロセスを示す図（その２）である。
【図３４】（５），（６）は低抵抗異方性導電性膜の接続プロセスを示す図（その３）である。
【図３５】（７），（８）は低抵抗異方性導電性膜の接続プロセスを示す図（その４）である。
【図３６】（ａ），（ｂ）は絶縁膜の複数の製造方法を例示する図（その１）である。
【図３７】（ａ），（ｂ）は絶縁膜の複数の製造方法を例示する図（その２）である。
【図３８】（１）〜（５）は絶縁膜の複数の製造方法を例示する図（その３）である。
【図３９】絶縁膜の複数の製造方法を例示する図（その４）である。
【図４０】（ａ）〜（ｅ）は絶縁膜の複数の製造方法を例示する図（その５）である。
【図４１】絶縁膜の複数の製造方法を例示する図（その６）である。
【図４２】（１）〜（７）はマスクなしで電気メッキされたはんだリフローを導通させるためのプロセス段階を示す図（その１）である。
【図４３】（ａ）〜（ｄ）はマスクなしで電気メッキされたはんだリフローを導通させるためのプロセス段階を示す図（その２）である。
【図４４】（ａ）〜（ｃ）はマスクなしで電気メッキされたはんだリフローを導通させるためのプロセス段階を示す図（その３）である。
【図４５】ポリマーのＣｕ−直接メッキのための手順を例示する図（その１）である。
【図４６】ポリマーのＣｕ−直接メッキのための手順を例示する図（その２）である。
【図４７】再利用可能なステンシルフレームアセンブリを例示する図（その１）である。
【図４８】再利用可能なステンシルフレームアセンブリを例示する図（その２）である。
【図４９】再利用可能なステンシルフレームアセンブリを例示する図（その３）である。
【図５０】（ａ）〜（ｃ）は積層接合中のスリップを防ぐための精密アラインメントおよび保持用基板を例示する図（その１）である。
【図５１】（ａ）〜（ｃ）は積層接合中のスリップを防ぐための精密アラインメントおよび保持用基板を例示する図（その２）である。
【図５２】（ａ）〜（ｃ）は積層接合中のスリップを防ぐための精密アラインメントおよび保持用基板を例示する図（その３）である。
【図５３】（ａ），（ｂ）は多層はんだなし相互接続を例示する図である。
【符号の説明】
１０…アセンブリ
１２…下部基板
１４…上記基板
１６…液体ポリマー
１８…導体パッド
１９…はんだバンプ
２０…導体パッド
３１…導電性ジョイント
５０…ボンディングシート（誘電体）
５５…相互接続構造
６０…バイアホール（空隙）
６２…金属ポスト
６４…導体パッド
８４…誘電体
８６…バイアホール
９０…金属パッド
９２…金属ポスト
９４…空乏相金属
【図１】
0004080827.tif 000004
【図２】
0004080827.tif 000005
【図３】
0004080827.tif 000006
【図４】
0004080827.tif 000007
【図５】
0004080827.tif 000008
【図６】
0004080827.tif 000009
【図７】
0004080827.tif 000010
【図８】
0004080827.tif 000011
【図９】
0004080827.tif 000012
【図１０】
0004080827.tif 000013
【図１１】
0004080827.tif 000014
【図１２】
0004080827.tif 000015
【図１３】
0004080827.tif 000016
【図１４】
0004080827.tif 000017
【図１５】
0004080827.tif 000018
【図１６】
0004080827.tif 000019
【図１７】
0004080827.tif 000020
【図１８】
0004080827.tif 000021
【図１９】
0004080827.tif 000022
【図２０】
0004080827.tif 000023
【図２１】
0004080827.tif 000024
【図２２】
0004080827.tif 000025
【図２３】
0004080827.tif 000026
【図２４】
0004080827.tif 000027
【図２５】
0004080827.tif 000028
【図２６】
0004080827.tif 000029
【図２７】
0004080827.tif 000030
【図２８】
0004080827.tif 000031
【図２９】
0004080827.tif 000032
【図３０】
0004080827.tif 000033
【図３１】
0004080827.tif 000034
【図３２】
0004080827.tif 000035
【図３３】
0004080827.tif 000036
【図３４】
0004080827.tif 000037
【図３５】
0004080827.tif 000038
【図３６】
0004080827.tif 000039
【図３７】
0004080827.tif 000040
【図３８】
0004080827.tif 000041
【図３９】
0004080827.tif 000042
【図４０】
0004080827.tif 000043
【図４１】
0004080827.tif 000044
【図４２】
0004080827.tif 000045
【図４３】
0004080827.tif 000046
【図４４】
0004080827.tif 000047
【図４５】
0004080827.tif 000048
【図４６】
0004080827.tif 000049
【図４７】
0004080827.tif 000050
【図４８】
0004080827.tif 000051
【図４９】
0004080827.tif 000052
【図５０】
0004080827.tif 000053
【図５１】
0004080827.tif 000054
【図５２】
0004080827.tif 000055
【図５３】
0004080827.tif 000056