(57)【特許請求の範囲】
【請求項１】
インターレース方式の第１の映像ソースからの映像に、インターレース方式の第２の映像ソースからの映像を縮小して重畳する多画面表示制御を行う多画面表示制御装置において、
供給される係数セットに従い、前記第２の映像ソースの映像データを構成する第１フィールドデータから同じフィールド種別である第１縮小フィールドデータを生成し、第２フィールドデータから同じフィールド種別である第２縮小フィールドデータを生成するか、もしくは前記第１フィールドデータから異なるフィールド種別である第２縮小フィールドデータを生成し、前記第２フィールドデータから異なるフィールド種別である第１縮小フィールドデータを生成する縮小フィルタと、
第１のフィールドメモリ及び第２のフィールドメモリと、
前記縮小フィルタから出力される前記第１縮小フィールドデータを前記第１のフィールドメモリに書き込ませ、前記縮小フィルタから出力される前記第２縮小フィールドデータを前記第２のフィールドメモリに書き込ませるフィールドメモリ選択手段と、
外部から供給される前記第１の映像ソースに同期した読み出しフィールド判別信号に従い、前記第１のフィールドメモリ及び前記第２のフィールドメモリの一方を選択して読み出すフィールドメモリ読出手段と、
前記縮小フィルタに供給される前記係数セットを決定する係数セット供給手段と、
前記係数セット供給手段、前記フィールドメモリ選択手段、及び前記フィールドメモリ読出手段を制御する制御手段とを有し、
前記制御手段は、
前記縮小フィルタに入力される前記第２の映像ソースの映像データが前記第１フィールドデータであり且つ前記フィールドメモリ読出手段が前記第１のフィールドメモリから前記第１縮小フィールドデータを読み出しているときには、前記第１フィールドデータから前記第２縮小フィールドデータを生成するための前記係数セットを前記縮小フィルタに供給するように前記係数セット供給手段を制御し、且つ、生成された前記第２縮小フィールドデータを前記第２のフィールドメモリに書き込ませるよう前記フィールドメモリ選択手段を制御し、
前記縮小フィルタに入力される前記第２の映像ソースの映像データが前記第２フィールドデータであり且つ前記フィールドメモリ読出手段が前記第２のフィールドメモリから前記第２縮小フィールドデータを読み出しているときには、前記第２フィールドデータから前記第１縮小フィールドデータを生成するための前記係数セットを前記縮小フィルタに供給するように前記係数セット供給手段を制御し、且つ、生成された前記第１縮小フィールドデータを前記第２のフィールドメモリに書き込ませるよう前記フィールドメモリ選択手段を制御する
ことを特徴とする多画面表示制御装置。
【請求項２】
前記制御手段は、
前記縮小フィルタに入力される映像データが前記第１フィールドデータであり且つ前記フィールドメモリ読出手段が前記第２のフィールドメモリから前記第２縮小フィールドデータを読み出しているときに、前記第１のフィールドメモリにおける読み出しアクセスポインタの位置から前記第２のフィールドメモリにおける書き込みアクセスポインタの位置までの距離が所定値よりも小さければ、前記第１フィールドデータから前記第２縮小フィールドデータを生成して前記第２のフィールドメモリに書き込ませる処理を実行するように前記係数セットを設定し、
前記縮小フィルタに入力される映像データが前記第２フィールドデータであり且つ前記フィールドメモリ読出手段が前記第１のフィールドメモリから前記第１縮小フィールドデータを読み出しているときに、前記第２のフィールドメモリにおける読み出しアクセスポインタの位置から前記第１のフィールドメモリにおける書き込みアクセスポインタの位置までの距離が所定値よりも小さければ、前記第２フィールドデータから前記第１縮小フィールドデータを生成して前記第１のフィールドメモリに書き込ませる処理を実行するように前記係数セットを設定する
ことを特徴とする請求項１に記載の多画面表示制御装置。
【請求項３】
前記縮小フィルタは、
複数の偶数ラインデータから１つの偶数ラインデータを生成し、複数の奇数ラインデータから１つの奇数ラインデータを生成するか、もしくは
複数の偶数ラインデータから１つの奇数ラインデータを生成し、複数の奇数ラインデータから１つの偶数ラインデータを生成する
ことを特徴とする請求項１又は２に記載の多画面表示制御装置。
【請求項４】
前記縮小フィルタは、
隣接する２つの偶数ラインのデータから１つの偶数ラインデータを生成し、隣接する２つの奇数ラインデータから１つの奇数ラインデータを生成するか、もしくは
隣接する２つの偶数ラインデータから１つの奇数ラインデータを生成し、隣接する２つの奇数ラインデータから１つの偶数ラインデータを生成する
ことを特徴とする請求項１又は２に記載の多画面表示制御装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、親画面上に子画面を重畳し、多画面表示を行う多画面表示制御装置に関する。
【０００２】
【従来の技術】
インターレース方式の２つの異なるソースからの２つのビデオデータを、一方は親画面として他方を子画面として表示するためには、子画面のソースからのビデオデータをそのソースのタイミングで奇数フィールドメモリ（以下、ＯＤＤフィールドメモリと呼ぶ）及び偶数フィールドメモリ（以下ＥＶＥＮフィールドメモリと言う）に交互に書き込み、該書き込まれたデータを親画面のソースのタイミングで読み出す。このとき、親画面の読み出し周波数と子画面の書き込み周波数との間には相関関係がない（非同期である）ため、この２つのソースのタイミングによっては、書き込み中のフィールドメモリが読み出され、更新前のデータと更新後のデータが混在する画面が表示される現象（以下、追い越し現象という）が発生してしまうことがある。
【０００３】
このような追い越し現象の発生を防止する構成として、従来、図５に示すような構成が知られている。同図において、１４は入力画像を子画面として表示するために縮小するフィルタ、１６は、２つのＥＶＥＮフィールドメモリ（ＥＶＥＮ−Ａ及びＥＶＥＶ−Ｂ）、２つのＯＤＤフィールドメモリ（ＯＤＤ−Ａ及びＯＤＤ−Ｂ）の４つの記憶領域からなるフィールドメモリである。１５は、入力データを４つの記憶領域のいずれかに選択的に供給する選択スイッチ、１７はＥＶＥＮ−Ａ及びＥＶＥＮ−Ｂの一方、及びＯＤＤ−Ａ及びＯＤＤ−Ｂの一方をそれぞれ選択する選択スイッチ、１８は不図示の読み出し回路側からの読み出しフィールド判別信号に従い、ＥＶＥＮフィールドデータまたはＯＤＤフィールドデータのいずれかを選択して出力する選択スイッチ、１９は読み出しフィールド判別信号及び不図示の入力データ供給回路側からの入力フィールド判別信号に従い、各選択スイッチを制御する制御回路である。
【０００４】
通常、入力データの各記憶領域への書き込みは、ＯＤＤ−Ａ  →  ＥＶＥＮ−Ａ  →  ＯＤＤ−Ｂ  →  ＥＶＥＮ−Ｂの順に繰り返し行われ、制御回路１９は、図６に示した表に従いデータを読み出す記憶領域を選択する。例えば、記憶領域ＯＤＤ−Ａへの書き込み中、読み出しフィールド判別信号がＯＤＤである場合はＯＤＤ−Ｂを読み出すが、読み出しフィールド判別信号がＥＶＥＮである場合には次に書き込まれる領域はＥＶＥＮ−Ａであることを考慮し、ＥＶＥＮ−Ｂを選択する。また、記憶領域ＥＶＥＮ−Ａへの書き込み中、読み出しフィールド判別信号がＥＶＥＮである場合にはＥＶＥＮ−Ｂを読み出すが、読み出しフィールド判別信号がＯＤＤである場合には次に書き込まれる領域はＯＤＤ−Ｂであることを考慮しＯＤＤ−Ａを選択する。
【０００５】
このように、制御回路１９は、書き込みと読み出しとが重ならないようにするため、書き込みが行われるまでの時間が長い方の記憶領域を優先的に選択する。
【０００６】
【発明が解決しようとする課題】
上記の従来の構成により追い越し現象の発生は防止できるが、４フィールド分のデータを記憶する必要があるため、２フィールド分のデータを記憶する通常の構成に比べ大きなメモリ容量を必要とし、また、３画面（３フィールド）分前のデータが表示されることもある。
【０００７】
本発明は、２フィールド分のデータを記憶するだけで上記の追い越し現象の発生を防止できる多画面表示制御装置を提供することを課題とする。
【０００８】
【課題を解決するための手段】
本発明の多画面表示制御装置は、インターレース方式の第１の映像ソースからの映像に、インターレース方式の第２の映像ソースからの映像を縮小して重畳する多画面表示制御を行う多画面表示制御装置であって、
供給される係数セットに従い、前記第２の映像ソースの映像データを構成する第１フィールドデータから同じフィールド種別である第１縮小フィールドデータを生成し、第２フィールドデータから同じフィールド種別である第２縮小フィールドデータを生成するか、もしくは前記第１フィールドデータから異なるフィールド種別である第２縮小フィールドデータを生成し、前記第２フィールドデータから異なるフィールド種別である第１縮小フィールドデータを生成する縮小フィルタと、
第１のフィールドメモリ及び第２のフィールドメモリと、
前記縮小フィルタから出力される前記第１縮小フィールドデータを前記第１のフィールドメモリに書き込ませ、前記縮小フィルタから出力される前記第２縮小フィールドデータを前記第２のフィールドメモリに書き込ませるフィールドメモリ選択手段と、
外部から供給される前記第１の映像ソースに同期した読み出しフィールド判別信号に従い、前記第１のフィールドメモリ及び前記第２のフィールドメモリの一方を選択して読み出すフィールドメモリ読出手段と、
前記縮小フィルタに供給される前記係数セットを決定する係数セット供給手段と、
前記係数セット供給手段、前記フィールドメモリ選択手段、及び前記フィールドメモリ読出手段を制御する制御手段とを有し、
前記制御手段は、
前記縮小フィルタに入力される前記第２の映像ソースの映像データが前記第１フィールドデータであり且つ前記フィールドメモリ読出手段が前記第１のフィールドメモリから前記第１縮小フィールドデータを読み出しているときには、前記第１フィールドデータから前記第２縮小フィールドデータを生成するための前記係数セットを前記縮小フィルタに供給するように前記係数セット供給手段を制御し、且つ、生成された前記第２縮小フィールドデータを前記第２のフィールドメモリに書き込ませるよう前記フィールドメモリ選択手段を制御し、
前記縮小フィルタに入力される前記第２の映像ソースの映像データが前記第２フィールドデータであり且つ前記フィールドメモリ読出手段が前記第２のフィールドメモリから前記第２縮小フィールドデータを読み出しているときには、前記第２フィールドデータから前記第１縮小フィールドデータを生成するための前記係数セットを前記縮小フィルタに供給するように前記係数セット供給手段を制御し、且つ、生成された前記第１縮小フィールドデータを前記第２のフィールドメモリに書き込ませるよう前記フィールドメモリ選択手段を制御することを特徴としている。
また、前記制御手段は、
前記縮小フィルタに入力される映像データが前記第１フィールドデータであり且つ前記フィールドメモリ読出手段が前記第２のフィールドメモリから前記第２縮小フィールドデータを読み出しているときに、前記第１のフィールドメモリにおける読み出しアクセスポインタの位置から前記第２のフィールドメモリにおける書き込みアクセスポインタの位置までの距離が所定値よりも小さければ、前記第１フィールドデータから前記第２縮小フィールドデータを生成して前記第２のフィールドメモリに書き込ませる処理を実行するように前記係数セットを設定し、
前記縮小フィルタに入力される映像データが前記第２フィールドデータであり且つ前記フィールドメモリ読出手段が前記第１のフィールドメモリから前記第１縮小フィールドデータを読み出しているときに、前記第２のフィールドメモリにおける読み出しアクセスポインタの位置から前記第１のフィールドメモリにおける書き込みアクセスポインタの位置までの距離が所定値よりも小さければ、前記第２フィールドデータから前記第１縮小フィールドデータを生成して前記第１のフィールドメモリに書き込ませる処理を実行するように前記係数セットを設定することができる。
【０００９】
また、前記縮小フィルタは、複数の偶数ラインデータから１つの偶数ラインデータを生成し、複数の奇数ラインデータから１つの奇数ラインデータを生成するか、もしくは複数の偶数ラインデータから１つの奇数ラインデータを生成し、複数の奇数ラインデータから１つの偶数ラインデータを生成することができる。
【００１０】
【発明の実施の形態】
図１に本発明の多画面表示制御装置の一実施形態の構成を示す。同図において、２は入力データを子画面表示のため縮小するフィルタ、３は縮小フィルタ２に係数セットを供給する係数セット供給手段、５及び８はフィールドメモリ選択スイッチ、６はＯＤＤフィールドメモリ、７はＥＶＥＮフィールドメモリ、９は係数セット供給手段３及びフィールドメモリ選択スイッチ５、８を制御する制御回路である。
【００１１】
図２にフィルタ２の回路構成を示す。同図において、１０は入力データを１ライン遅延させる、例えばラインメモリ等の遅延素子、１１及び１２は掛け算器、１３は加算器である。
【００１２】
掛け算器１１は１ライン遅延された入力データと係数Ｃ0とを掛け合わせ、掛け算器１２は入力データと係数Ｃ1とを掛け合わせ、加算器１３は掛け算器１１及び１２の出力を加算して出力する。
【００１３】
入力データを縮小してライン数を１／２にする場合、係数Ｃ0を１、係数Ｃ1を０とするか、あるいは係数Ｃ0及びＣ1をいずれも１／２とし、フィルタ２を、２ライン分続けて出力し、次に２ライン分休止させ、また２ライン分続けて出力するという動作を繰り返すように制御する。このように制御すると係数Ｃ0を１、係数Ｃ1を０とした場合、図３に示すように、入力ラインデータが１つ置きに間引かれ、入力データと同じフィールド種別の縮小フィールドデータとして出力される。一方、係数Ｃ0及びＣ1をいずれも１／２とした場合、図４に示すように隣り合う２本のＯＤＤラインデータからそれらの平均の値のデータが１つのＥＶＥＮラインデータとして出力され、また、隣り合う２つのＥＶＥＮラインデータからそれらの平均の値のデータが１つのＯＤＤラインデータとして出力される。
【００１４】
即ち、フィルタ２は、係数セット供給手段３から供給される係数セットに応じて入力されたフィールドデータから同じフィールド種別の縮小されたフィールドデータを生成するか、あるいは入力されたフィールドデータから異なるフィールド種別の縮小されたフィールドデータを生成する。
【００１５】
次に上記構成の装置の動作を説明する。ここではフィールドメモリ６及び７には既にデータが書き込まれているものとする。子画面ソース側から供給される入力フィールド判別信号及び親画面ソース側から供給される読み出しフィールド判別信号が両方ともＯＤＤである場合、フィルタ２に入力される画像データはＯＤＤフィールドデータであり、また読み出されるメモリはＯＤＤフィールドメモリ６である。
【００１６】
この場合、制御回路９は、追い越し現象の発生を防止するため、入力されるＯＤＤフィールドデータをＥＶＥＮフィールドデータに変換し、ＥＶＥＮフィールドメモリ７に書き込むように制御する。即ち、制御回路９は、係数セット供給手段３を制御し、ＯＤＤラインデータからＥＶＥＮラインデータを生成する係数セットをフィルタ２に供給する。フィルタ２は既に説明したように、入力されるＯＤＤラインデータと遅延素子１０により遅延された先行のＯＤＤラインデータとにそれぞれ１／２を掛け合わせ、それらを加算してＥＶＥＮラインデータを生成する。ここでは縮小率は１／２であるので、この動作を２ラインに付き一回行う。
【００１７】
入力フィールド判別信号及び読み出しフィールド判別信号が両方ともＥＶＥＮであり、従ってフィルタ２に入力される画像データがＥＶＥＮフィールドデータであり、読み出されるメモリがＥＶＥＮフィールドメモリ７である場合も、追い越し現象の発生を防止するため、制御回路９は係数セット供給手段３を制御し、ＥＶＥＮラインデータからＯＤＤラインデータを生成する係数セットをフィルタ２に供給し、上記と同様にして入力されるＥＶＥＮフィールドデータをＯＤＤフィールドデータに変換しＯＤＤフィールドメモリ６に書き込む。
【００１８】
また、入力フィールド判別信号がＯＤＤであり、読み出しフィールド判別信号がＥＶＥＮである場合、制御回路９はアクセスされていない方のフィールドメモリにデータが書き込まれるように制御する。即ち、この場合には制御回路９は係数セット供給手段３を制御し、ＯＤＤラインデータを間引く係数セットをフィルタ２に供給し、これによりＯＤＤフィールドデータは１／２に縮小されＯＤＤフィールドメモリ６に書き込まれる。フィルタ２は、既に説明したように、２ラインに付き一回動作することにより間引きフィルタとして動作し、入力画像を１／２に縮小する。
【００１９】
入力フィールド判別信号がＥＶＥＮであり、読み出しフィールド判別信号がＯＤＤである場合も、制御回路９は同様に係数セット供給手段３を制御し、入力データを１／２に縮小し、アクセスされていないＥＶＥＮフィールドメモリ７に書き込む。
尚、上記の各場合において、入力フィールド判別信号及び読み出しフィールド判別信号に基づきフィルタを選択し、フィールドメモリへの書き込みを開始する時点で、時間遅延により読み出しフィールド判別信号が変化してしまう場合もある。また、フィールドメモリへの書き込み中に読み出しフィールド判別信号が変化してしまう場合もある。
【００２０】
従って、制御回路９は、フィールド判別信号のみならず、フィールドメモリ内の読み出し位置と書き込み位置とを考慮してフィルタ及びフィールドメモリの選択を行う。このため、制御回路９は、読み出しアクセスポインタの位置と書き込みアクセスポインタの位置との距離を計算し、その距離に応じてフィルタ及びフィールドメモリを選択する。
【００２１】
例えば、入力フィールド判別信号がＯＤＤであり、読み出しフィールド判別信号がＥＶＥＮであっても、アクセスポインタの位置と書き込みアクセスポインタの位置との距離が短ければ、ＯＤＤフィールドメモリへの書き込み中に追い越し現象が発生すると予測し、ＯＤＤフィールドデータをフィルタ２によりＥＶＥＮフィールドデータに変換し、ＥＶＥＮフィールドメモリ７に書き込む。
【００２２】
【発明の効果】
請求項１に記載の発明によれば、フィールドメモリの容量を増加させることなく、書き込み更新中のフィールドのメモリが読み出され、更新前のデータと更新後のデータが混在する画面が表示される追い越し現象の発生を防止することができる。
【００２３】
請求項２に記載の発明によれば、補間により、複数の偶数又は奇数ラインデータを同じフィールド種別又は異なるフィールド種別の１つのラインデータに変換することができる。
【図面の簡単な説明】
【図１】  本発明の多画面表示制御装置の一実施形態の構成図である。
【図２】  図１の多画面表示制御装置の縮小フィルタの構成図である。
【図３】  縮小フィルタの間引き動作を説明する図である。
【図４】  縮小フィルタのライン変換動作を説明する図である。
【図５】  従来の多画面表示制御装置の構成図である。
【図６】  従来の多画面表示制御装置の動作を説明する表である。
【符号の説明】
２  縮小フィルタ、  ３  係数セット供給手段、  ５、８  フィールドメモリ選択スイッチ、  ６  ＯＤＤフィールドメモリ、  ７  ＥＶＥＮフィールドメモリ、  ９  制御回路、  １０  遅延素子、  １１、１２  掛け算器、１３  加算器。
【図１】
0004097885.tif 000002
【図２】
0004097885.tif 000003
【図３】
0004097885.tif 000004
【図４】
0004097885.tif 000005
【図５】
0004097885.tif 000006
【図６】
0004097885.tif 000007