(57)【特許請求の範囲】
【請求項１】
貼り合わせによる３次元半導体集積回路装置の製造方法において、
（ａ）トレンチに埋め込まれる垂直相互接続体を形成するとともに、半導体集積回路が形成された上層のウエハをセットする工程と、
（ｂ）前記上層のウエハの垂直相互接続体の端面にバンプを形成する工程と、
（ｃ）前記バンプを介して下層の半導体集積回路が形成された基板となるウエハ上に貼り合わせを行う工程と、
（ｄ）前記バンプのみで貼り合わせ積層化した前記上下２層のウエハ間に絶縁性接着剤を注入する工程とを施すことを特徴とする３次元半導体集積回路装置の製造方法。
【請求項２】
請求項１記載の３次元半導体集積回路装置の製造方法において、前記絶縁性接着剤の注入口以外を壁で密閉し、圧力差を利用して絶縁性接着剤を注入することを特徴とする３次元半導体集積回路装置の製造方法。
【請求項３】
請求項１又は２記載の３次元半導体集積回路装置の製造方法において、前記上層のウエハを複数枚積層することを特徴とする３次元半導体集積回路装置の製造方法。
【請求項４】
請求項３記載の３次元半導体集積回路装置の製造方法において、前記複数枚積層のウエハが貼り合わされたバンプ間に１度に絶縁性接着剤を注入する工程とを施すことを特徴とする３次元半導体集積回路装置の製造方法。
【請求項５】
請求項１記載の３次元半導体集積回路装置の製造方法において、前記絶縁性接着剤としてエポキシ系接着剤を用いることを特徴とする３次元半導体集積回路装置の製造方法。
【請求項６】
請求項１記載の３次元半導体集積回路装置の製造方法において、上記（ａ）工程において、前記上下２層のウエハは化学的機械研磨法によって薄層化した後に位置決めすることを特徴とする３次元半導体集積回路装置の製造方法。
【請求項７】
請求項１記載の３次元半導体集積回路装置の製造方法において、前記バンプは１種類又は２種類以上の金属からなるバンプであることを特徴とする３次元半導体集積回路装置の製造方法。
【請求項８】
請求項１記載の３次元半導体集積回路装置の製造方法において、前記バンプの全て又は一部の表面に導電性接着層を形成することを特徴とする３次元半導体集積回路装置の製造方法。
【請求項９】
請求項１記載の３次元半導体集積回路装置の製造方法において、前記壁及びバンプはＣｕからなることを特徴とする３次元半導体集積回路装置の製造方法。
【請求項１０】
請求項１記載の３次元半導体集積回路装置の製造方法において、前記バンプはＡｕ／Ｉｎからなることを特徴とする３次元半導体集積回路装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、マイクロ集積化技術を用いた貼り合わせによる３次元半導体集積回路装置の製造方法に関するものである。
【０００２】
【従来の技術】
ＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）は微細加工技術の進歩により高集積化および高性能化がなされてきた。しかし、素子の微細化に伴って、配線抵抗や寄生容量の増加といった問題が生じている。
更に、最近では素子の微細化限界が論じられはじめ、単に素子を微細化させることによって高性能化させるのは難しくなると考えられる。
【０００３】
このような問題の解決策として、３次元半導体集積回路が挙げられる。この３次元半導体集積回路では、垂直方向の層間配線を用いることで、配線自由度の増加や配線長を短縮することにより、垂直配線を使ったデータの並列転送化が可能になる。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来研究されてきた３次元半導体集積回路では、素子を作製した上に絶縁膜を形成し、その絶縁膜上に単結晶を作る方法を採用している。
この方法を繰り返して素子を作製し、順次集積回路を形成するため、プロセス（工程）が長くなり、また歩留まりも著しく低下して実用化するまでには至っていない。
【０００５】
また、従来の３次元集積回路の問題点を解決するために、貼り合わせによる３次元半導体集積回路装置の研究が進められているが、技術的に満足のいくものが作製されていないのが現状である。
本発明は、上記状況に鑑みて、工程を低減し、迅速・的確に作製し、信頼性を高めることができる貼り合わせによる３次元半導体集積回路装置の製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明は、上記目的を達成するために、
〔１〕貼り合わせによる３次元半導体集積回路装置の製造方法において、
（ａ）トレンチに埋め込まれる垂直相互接続体を形成するとともに、半導体集積回路が形成された上層のウエハをセットする工程と、
（ｂ）前記上層のウエハの垂直相互接続体の端面にバンプを形成する工程と、
（ｃ）前記バンプを介して下層の半導体集積回路が形成された基板となるウエハ上に貼り合わせを行う工程と、
（ｄ）前記バンプのみで貼り合わせ積層化した前記上下２層のウエハ間に絶縁性接着剤を注入する工程とを施すようにしたものである。
【０００７】
〔２〕上記〔１〕記載の３次元半導体集積回路装置の製造方法において、前記絶縁性接着剤の注入口以外を壁で密閉し、圧力差を利用して絶縁性接着剤を注入するようにしたものである。
〔３〕上記〔１〕又は〔２〕記載の３次元半導体集積回路装置の製造方法において、前記上層のウエハを複数枚積層するようにしたものである。
【０００８】
〔４〕上記〔３〕記載の３次元半導体集積回路装置の製造方法において、前記複数枚積層のウエハが貼り合わされたバンプ間に１度に絶縁性接着剤を注入する工程とを施すようにしたものである。
〔５〕上記〔１〕記載の３次元半導体集積回路装置の製造方法において、前記絶縁性接着剤としてエポキシ系接着剤を用いるようにしたものである。
【０００９】
〔６〕上記〔１〕記載の３次元半導体集積回路装置の製造方法において、上記（ａ）工程において、前記上下２層のウエハは化学的機械研磨法によって薄層化した後に位置決めするようにしたものである。
〔７〕上記〔１〕記載の３次元半導体集積回路装置の製造方法において、前記バンプは１種類又は２種類以上の金属からなるバンプである。
【００１０】
〔８〕上記〔１〕記載の３次元半導体集積回路装置の製造方法において、前記バンプの表面の全て又は一部に導電性接着層を形成するようにしたものである。
〔９〕上記〔１〕記載の３次元半導体集積回路装置の製造方法において、前記壁及びバンプはＣｕからなる。
〔１０〕上記〔１〕記載の３次元半導体集積回路装置の製造方法において、前記バンプはＡｕ／Ｉｎからなる。
【００１１】
なお、ここで、ウエハとは、大規模、大面積のチップをも含むものと解すべきである。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態について詳細に説明する。
図１は本発明の実施例を示す貼り合わせによる３次元半導体集積回路装置の断面図、図２は本発明の実施例を示す３次元半導体集積回路装置の製造工程断面図、図３は本発明の実施例を示す３次元半導体集積回路装置の製造工程における接着剤注入工程断面図である。
【００１３】
図１において、１は第１層のＬＳＩウエハ、１１は第２層のＬＳＩウエハ、２１は第３層のＬＳＩウエハであり、各層のＬＳＩウエハ１，１１，２１は、シリコン基板２，１２，２２にＭＯＳＦＥＴ３，１３，２３などを形成する。
この３次元半導体集積回路は、素子が作製されたウエハの裏面から、化学的機械研磨（ＣＭＰ）法によって薄層化した後に、それを多層に貼り合わせて積層化するという作製方法を用いている。積層された集積回路は、予め作られたマイクロバンプと垂直方向の埋込配線によって電気的接続が行われる。
【００１４】
すなわち、フィールド酸化膜１６には垂直相互接続体１７が形成され、その垂直相互接続体１７の端面にマイクロバンプ（ＣｕやＡｕ／Ｉｎ）１９を形成して、積層されるウエハのマイクロバンプと接合させる。その接合されたマイクロバンプ１９間には絶縁性接着剤（エポキシ系接着剤）２０を注入してマイクロバンプ１９を埋め込む。
【００１５】
この３次元半導体集積回路は、素子が作製されたウエハの裏面から、化学的機械研磨（ＣＭＰ）法により薄層化した後、それを多層に貼り合わせて積層化するという作製方法を用いている。積層された集積回路は、予め作られたマイクロバンプと垂直方向の埋込配線によって電気的接続が行われる。
ここでは、埋込相互接続体の形成、ウエハの薄肉化、ウエハアライメント、接着剤注入法を使用したウエハ接合が重要な技術となる。
【００１６】
ここでは、垂直埋込相互接続体を形成するために、深いシリコントレンチを作る必要がある。厚さ５０μｍを超える深さのシリコントレンチは、高速の誘導結合プラズマ（ＩＣＰ）エッチング装置を使用し、エッチング条件を最適化することで形成することができる。深さ１００μｍの深いシリコントレンチを形成することも可能である。
【００１７】
研削及び化学的機械的研磨法（ＣＭＰ）によってウエハの厚さを５０μｍにする。厚さを１０μｍ未満にすることも容易である。
ウエハアライメントについては、アライメント公差を±０．５μｍにすることができる。
また、金属バンプとしてＣｕバンプを用いるような場合には、上下のＣｕバンプ同士を接着するために、エポキシ系銀ペーストのような導電性接着剤を予めバンプの表面に塗付してやる必要がある。Ｃｕバンプ表面に銀ペーストを塗付するには、プリンティング方法を用いた。なお、導電性接着剤のバンプの表面への塗布に当たっては、そのバンプの全て又は一部の表面に形成するようにする。
【００１８】
以下、本発明の実施例を示す３次元半導体集積回路装置の製造方法について、図２を参照しながら説明する。
（１）まず、図２（ａ）に示すように、まず、薄膜化された２次元ＬＳＩウエハである第２層のＬＳＩウエハ１１に垂直相互接続を行うために、トレンチ（溝）に埋込垂直相互接続体１７をｎ+ ポリシリコンを堆積して埋め込む。なお、埋込垂直相互接続体１７としては、ｎ+ ポリシリコンに限らず、金属のような導電体を用いることができることは言うまでもない。
【００１９】
（２）次に、図２（ｂ）に示すように、垂直相互接続体１７を有する２次元ＬＳＩウエハを石英ガラス１８に接着し、それに研削及び化学的機械的研磨を施し、約５０μｍになるまで、薄くする。
（３）次に、図２（ｃ）に示すように、第２層のＬＳＩウエハ１１の埋込垂直相互接続体１７の端面に、マイクロバンプ１９を形成する。
（４）次に、図２（ｄ）に示すように、マイクロバンプ１９を介して薄い第２層のＬＳＩウエハ１１を第１層のＬＳＩウエハ基板１と注意深く位置合わせし、厚い第１層のＬＳＩウエハ基板１に接着する。
【００２０】
この手順を繰り返し、薄いウエハ数枚を第１層のＬＳＩウエハ基板１上に積み重ねる。
（５）最後に、図２（ｅ）に示すように、絶縁性接着剤２０をウエハ間の隙間に注入し、ウエハの接合性を高める。
次に、本発明の実施例を示す３次元半導体集積回路装置の製造工程における接着剤注入工程について図３を参照しながら詳細に説明する。ここでは、バンプとしてＣｕバンプ、絶縁性接着剤としては絶縁エポキシ接着剤を用いた。
【００２１】
（１）まず、図３（ａ）に示すように、それぞれのウエハにＣｕバンプ４２を囲むようにＣｕ壁４３が形成される。このＣｕ壁４３の一部に小さい入口４４を作る。このようなウエハを積み重ねたウエハ群４１を、約１０-3Ｔｏｒｒまで排気した真空室に置く。なお、ここで、Ｃｕ壁は、Ｃｕバンプの形成と同時に形成することができ、製造工程上有利であるが、このＣｕ壁に代えて、絶縁物などで壁を形成するようにしてもよい。
【００２２】
（２）次に、図３（ｂ）に示すように、積み重ねたウエハ群４１のＣｕ壁４３の入口４４を含む部分を真空状態で絶縁エポキシ接着剤４５に浸す。
（３）次いで、図３（ｃ）に示すように、真空状態が破られる。例えば、Ｎ2 ガスをリークする。
（４）すると、図３（ｄ）に示すように、真空状態が破られ大気圧になると、Ｃｕバンプ領域のウエハの隙間内の圧力は大気圧より低いのでＣｕバンプ領域のウエハの隙間にも毛管作用によって絶縁エポキシ接着剤４５が注入される。
【００２３】
したがって、絶縁エポキシ接着剤４５は２枚のウエハ間ばかりでなく、同時に多くのウエハの間の隙間に注入することも可能である（図１参照）。
図４はその接着剤注入法を用いてＣｕバンプを有するシリコン基板上にガラス基板を接合した後の平面を示す図であり、図４（ａ）はそのＣｕバンプを有するウエハの平面図、図４（ｂ）は図４（ａ）のＡ部（Ｃｕ壁付近）拡大図、図４（ｃ）は図４（ａ）のＢ部（Ｃｕ壁内部）拡大図である。
【００２４】
これらの図から明らかなように、Ｃｕ壁４３内では絶縁エポキシ接着剤４５は、Ｃｕバンプ４２を除いて、均一に充填されており、図４（ｂ）で示すようなボイドの発生はない。一方、絶縁エポキシ接着剤４５は、Ｃｕ壁４３の外側ウエハの隙間にも毛管作用によって注入されるが、この注入は均一ではない。つまり、絶縁エポキシ接着剤４５中にボイド４６が観察された。
【００２５】
図５は図４の断面を示す図である。
図５から明らかなように、絶縁エポキシ接着剤４５がＣｕバンプ４２間に形成される。つまり、Ｃｕバンプ以外の場所に絶縁エポキシ接着剤４５が入り込んでいる様子が分かる。
絶縁エポキシ接着剤は主剤と硬化剤を混ぜ合わせ化学反応で硬化するため硬化後の体積変化が少ない。
【００２６】
なお、マイクロバンプについては、Ｃｕに代えてＡｕ／Ｉｎを用いるようにしてもよい。
Ａｕ／Ｉｎバンプの場合は、バンプ同士を接着させた後、Ｉｎの融点である１５０℃近くまで温度を上げるため、バンプ同士の貼り合わせで合金を作ることができる。そのためＣｕバンプを作る際に問題となっていた接着剤に含まれる銀のフィラーの大きさを考慮する必要なくバンプを作製することができた。
【００２７】
以下にＡｕ／Ｉｎバンプの作製方法と貼り合わせ方法を述べ、実験結果を示す。
シリコン酸化膜をつけたウエハ上にスピンコートでポジ型レジストを全面に塗付した後、形成するバンプのパターニングを行う。それから、真空蒸着装置でＩｎ（３μｍ）とＡｕ（３０００Å）を続けて蒸着させる。この後に、Ａｕ／Ｉｎバンプが作られたシリコンウエハをアセトン中に入れて超音波洗浄を行う（リフトオフ法）ことにより、Ａｕ／Ｉｎバンプは作製できる。
【００２８】
図６は本発明の他の実施例を示す接着剤注入方法を用いて２層間で貼り合わされたＡｕ／Ｉｎバンプ（４０μｍ角、高さ３μｍ）の断面を示す図である。
図６において、６１は上層ウエハ、６２は下層ウエハ、６３，６４はＡｕ／Ｉｎバンプ、７１は絶縁エポキシ接着剤であり、非常に狭い上層ウエハ６１と下層ウエハ６２間に絶縁エポキシ接着剤７１がボイドなしで注入されている。これまでに、高さ２μｍで５μｍ角のＡｕ／Ｉｎバンプを用いた接着剤の注入にも成功している。
【００２９】
次に、Ａｕ／Ｉｎバンプ６３，６４の電気的特性を調べるために、Ａｕ／Ｉｎバンプ６３，６４のテストチップを作製した。以下にその方法と、Ａｕ／Ｉｎバンプ６３，６４の電気的特性結果を示す。
Ａｕ／Ｉｎバンプの電気的特性を調べるために、Ａｌ配線と複数のバンプを介して電流を流すことができるテストチップを作製した。このテストチップではＡｌ配線の上にＡｕ／Ｉｎバンプを作製し、バンプ以外の場所には配線保護膜としてポリイミドを塗布している。また、プローブを当てるためのパッドは、ウエハ同士を貼り合わせた時にも使える位置にくるように、Ａｌ配線を延ばして貼り合わせるウエハの外側に位置している。このテストチップを使い、Ａｌ配線に電流を流してＡｕ／Ｉｎバンプの抵抗を測定する実験を行った。
【００３０】
図７はその測定結果を示す図である。
これは４２個の貼り合わされたＡｕ／Ｉｎバンプ（２０μｍ角、高さ３μｍ）を介して電流を流した時に得られた電気的特性結果である。
この結果から、Ａｕ／Ｉｎバンプ一個あたりの抵抗は約１２Ωとなるが、Ａｌ配線やＡｕ、Ｉｎバンプ層の深さ、長さ、比抵抗から計算したＡｕ／Ｉｎバンプ一個あたりの抵抗値は約１Ωである。従って、計測値は計算値と比べて高い値になっているが、プロセスの改善により低抵抗が十分に期待される。
【００３１】
このように、３次元集積化技術に必要なマイクロバンプの作製を行い、接着剤注入方法を用いた、３次元半導体集積回路装置を製造することができる。
この接着剤注入方法を使って、Ａｕ／ＩｎまたはＣｕバンプによって貼り合わされたウエハ間に絶縁性接着剤をボイドフリーで注入できることを確認した。
この結果、ウエハの接着方法として接着剤注入技術を確立することができた。
【００３２】
また、Ａｕ／Ｉｎバンプの電気的特性を計測するためのテストチップを作製し直列に接続した４２段のバンプを介して電流を流すことができる。
なお、本発明は上記実施例に限定されるものではなく、本発明の趣旨に基づいて種々の変形が可能であり、これらを本発明の範囲から排除するものではない。
【００３３】
【発明の効果】
以上、詳細に説明したように、本発明によれば、以下のような効果を奏することができる。
（１）請求項１記載の発明によれば、３次元半導体集積回路装置の製造方法において、工程を低減し、迅速・的確に作製し、信頼性を高めることができる。
【００３４】
（２）請求項２記載の発明によれば、ウエハのバンプ間への絶縁性接着剤の注入により、ＬＳＩウエハの組み立てを強固にすることができる。
（３）請求項３記載の発明によれば、複数層のＬＳＩウエハを簡単に組み立てることができ、集積度を向上させることができる。
（４）請求項４記載の発明によれば、複数枚積層のウエハの組み立てを一度に、簡単に、確実に行うことができる。
【００３５】
（５）請求項５記載の発明によれば、エポキシ系接着剤は主剤と硬化剤を混ぜあわせ化学反応で硬化するため硬化後の体積変化が少ない。
（６）請求項６記載の発明によれば、上下層のＬＳＩウエハは化学的機械研磨法によって薄層化した後に位置決めするために正確な位置決めを行うことができる。
【００３６】
（７）請求項７記載の発明によれば、上下層のＬＳＩウエハの強固な接合を行うことができる。
（８）請求項８記載の発明によれば、上下層のＬＳＩウエハの電気的な接続を確実なものにすることができる。
（９）請求項９記載の発明によれば、典型的な材料を用いてプロセスを簡単にするとともに、安定な壁及びバンプを形成することができる。
【００３７】
（１０）請求項１０記載の発明によれば、バンプ同士の貼り合わせで合金を作ることができ、強固な仮固定を行うことができる。
【図面の簡単な説明】
【図１】本発明の実施例を示す貼り合わせによる３次元半導体集積回路装置の断面図である。
【図２】本発明の実施例を示す３次元半導体集積回路装置の製造工程断面図である。
【図３】本発明の実施例を示す３次元半導体集積回路装置の製造工程における接着剤注入工程断面図である。
【図４】本発明の実施例を示す３次元半導体集積回路装置の製造工程における接着剤注入法を用いてＣｕバンプを有するシリコン基板上にガラス基板を接合した後の平面を示す図である。
【図５】図４の断面を示す図である。
【図６】本発明の他の実施例を示す接着剤注入方法を用いて２層間で貼り合わされたＡｕ／Ｉｎバンプの断面を示す図である。
【図７】本発明の他の実施例を示す接合Ａｕ／Ｉｎバンプの抵抗の測定結果を示す図である。
【符号の説明】
１    第１層のＬＳＩウエハ
２，１２，２２    シリコン基板
３，１３，２３    ＭＯＳＦＥＴ
４，１４    配線
１１    第２層のＬＳＩウエハ
１６    フィールド酸化膜
１７    垂直相互接続体
１８    石英ガラス
１９    マイクロバンプ（金属バンプ：ＣｕやＡｕ／Ｉｎ）
２０    絶縁性接着剤（エポキシ系接着剤）
２１    第３層のＬＳＩウエハ
４１    ウエハ群
４２    Ｃｕバンプ
４３    Ｃｕ壁
４４    入口
４５，７１    絶縁エポキシ接着剤
４６    ボイド
６１    上層ウエハ
６２    下層ウエハ
６３，６４    Ａｕ／Ｉｎバンプ
【図１】
0004063944.tif 000002
【図２】
0004063944.tif 000003
【図３】
0004063944.tif 000004
【図４】
0004063944.tif 000005
【図５】
0004063944.tif 000006
【図６】
0004063944.tif 000007
【図７】
0004063944.tif 000008