(57)【特許請求の範囲】
【請求項１】
励起光によりキャリアを生成する半導体層と、
前記半導体層の両端にそれぞれ設けられたソース、ドレイン電極と、
第１ゲート絶縁膜を介し前記半導体層の下方に設けられた第１ゲート電極と、
第２ゲート絶縁膜を介し前記半導体層の上方に設けられた第２ゲート電極と、
を各々備え、所定方向に互いに離間して配置された複数の光電変換素子と、
各光電変換素子の前記第１ゲート電極を接続する第１ゲートラインと、
各光電変換素子の前記第２ゲート電極を接続する第２ゲートラインと、
を有し、
前記第２ゲートラインは２本に分岐されている領域を有し、該領域において前記第１ゲートラインと重ならないことを特徴とするフォトセンサアレイ。
【請求項２】
前記各光電変換素子の前記半導体層は複数に分離され、前記複数の半導体層にはそれぞれ前記ソース、ドレイン電極が設けられ、前記ソース電極は互いに接続され、前記ドレイン電極は互いに接続されていることを特徴とする請求項１記載のフォトセンサアレイ。
【請求項３】
前記半導体層における前記入射有効領域のチャネル長方向の長さの総和に対する、前記入射有効領域のチャネル幅方向の長さの比が、１．０以上かつ１０以下であることを特徴とする請求項１又は２に記載のフォトセンサアレイ。
【請求項４】
前記第２ゲートラインは、可視光に対し透過性を示すことを特徴とする請求項１乃至３のいずれかに記載のフォトセンサアレイ。
【請求項５】
前記ソース電極又はドレイン電極は、可視光に対し不透明であることを特徴とする請求項１乃至４のいずれかに記載のフォトセンサアレイ。
【請求項６】
前記複数の光電変換素子の各々の前記複数の半導体層は、半導体層のチャネル長方向に並んで配列されることを特徴とする請求項２記載のフォトセンサアレイ。
【請求項７】
前記複数の光電変換素子は、デルタ配列されていることを特徴とする請求項２乃至６のいずれかに記載のフォトセンサアレイ。
【請求項８】
励起光によりキャリアを生成する半導体層と、該半導体層の各々の両端にそれぞれ設けられ、前記半導体層における前記励起光の入射有効領域を規定するソース、ドレイン電極と、第１ゲート絶縁膜を介し前記半導体層の下方に設けられた第１ゲート電極と、第２ゲート絶縁膜を介し前記半導体層の上方に設けられた第２ゲート電極と、を各々備えた複数の光電変換素子と、
前記光電変換素子の前記第１ゲート電極に接続された第１ゲートラインと、
前記光電変換素子の前記第２ゲート電極に接続された第２ゲートラインと、
前記光電変換素子の前記ドレイン電極に接続されたドレインラインと、
前記第１ゲートラインに接続された第１ゲートドライバと、
前記第２ゲートラインに接続された第２ゲートドライバと、
前記ドレインラインに接続され、前記光電変換素子への励起光の入射に応じて変位される電圧を読み取るスイッチと、
を有し、
前記第２ゲートラインは２本に分岐されている領域を有し、該領域において前記第１ゲートラインと重ならないことを特徴とする２次元画像の読取装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、フォトセンサアレイ及び２次元画像の読取装置に関し、特に、ダブルゲート構造を有する薄膜トランジスタによる光電変換素子（フォトセンサ）を２次元配列して構成されるフォトセンサアレイ、及び、そのフォトセンサアレイを利用した２次元画像の読取装置に関する。
【０００２】
【従来の技術】
従来、印刷物や写真、あるいは、指紋等の微細な凹凸の形状等を読み取る２次元画像の読取装置として、光電変換素子（フォトセンサ）をマトリクス状に配列して構成されるフォトセンサアレイを有する構造のものがある。このようなフォトセンサアレイとして、一般に、ＣＣＤ（Charge Coupled Device）等の固体撮像デバイスが用いられている。
【０００３】
ＣＣＤは、周知の通り、フォトダイオードや薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）等のフォトセンサをマトリクス状に配列した構成を有し、各フォトセンサの受光部に照射された光量に対応して発生する電子−正孔対の量（電荷量）を、水平走査回路及び垂直走査回路により検出し、照射光の輝度を検知している。
このようなＣＣＤを用いたフォトセンサシステムにおいては、走査された各フォトセンサを選択状態にするための選択トランジスタを個別に設ける必要があるため、画素数が増大するにしたがってシステム自体が大型化するという問題を有している。
【０００４】
そこで、近年、このような問題を解決するための構成として、フォトセンサ自体にフォトセンス機能と選択トランジスタ機能とを持たせた、いわゆる、ダブルゲート構造を有する薄膜トランジスタ（以下、ダブルゲート型フォトセンサという）を画像読取装置に適用して、システムの小型化、及び、画素の高密度化を図る試みがなされている。
【０００５】
このようなフォトセンサを用いた画像読取装置は、概略、ガラス基板の一面側にトップゲート電極及びボトムゲート電極を備えたダブルゲート型フォトセンサをマトリクス状に形成して、フォトセンサアレイを構成し、例えば、ガラス基板の背面側に設けられた光源から照射光を照射して、フォトセンサアレイ上方の検知面に載置された指から指紋等の２次元画像の画像パターンに応じた反射光を、ダブルゲート型フォトセンサにより明暗情報として検出し、２次元画像を読み取るものである。
【０００６】
ここで、フォトセンサアレイによる画像の読み取り動作は、リセットパルスの印加による初期化終了時から読み出しパルスが印加されるまでの光蓄積期間において、各ダブルゲート型フォトセンサ毎に蓄積されるキャリヤ（正孔）の蓄積量に基づいて、明暗情報が検出される。なお、ダブルゲート型フォトセンサ、及び、フォトセンサアレイの具体的な構成及び動作については、後述する。
【０００７】
【発明が解決しようとする課題】
ところで、上述したような２次元画像の読取装置に適用されるフォトセンサシステムにおいては、例えば指の凹凸等による照射光の反射の違いを、可視光波長域が入射されると励起するａ−Ｓｉ半導体層に生成されるキャリアを利用して検出するが、このキャリアを蓄積するためのトップゲート電極は、指のような被検物と半導体層との間に介在しているため反射光を透過する性質を有しなければならないためＩＴＯのような透明電極を用いなければならない。トップゲート電極は、駆動回路の端子と接続するためのトップゲートラインと一体化されて形成されているが、ＩＴＯは一般に抵抗率が高いために配線として用いると信号の伝搬遅延を生じやすいという問題があった。
【０００８】
また、ダブルゲートトランジスタは、トップゲートラインの他にドレイン電極に接続されたドレインライン、ソース電極に接続されたソースライン（接地ライン）、ボトムゲート電極に接続されたボトムゲートラインと多数の配線を要しているため、トップゲートラインとこれらの間の重なり容量のため、さらに遅延しやすいという問題があった。
【０００９】
そこで、本発明は、上述した問題点を解決し、信号の遅延を抑制し、良好に駆動することができるフォトセンサアレイ及び２次元画像の読取装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
請求項１記載のフォトセンサアレイは、励起光によりキャリアを生成する半導体層と、前記半導体層の両端にそれぞれ設けられたソース、ドレイン電極と、第１ゲート絶縁膜を介し前記半導体層の下方に設けられた第１ゲート電極と、第２ゲート絶縁膜を介し前記半導体層の上方に設けられた第２ゲート電極と、を各々備え、所定方向に互いに離間して配置された複数の光電変換素子と、各光電変換素子の前記第１ゲート電極を接続する第１ゲートラインと、各光電変換素子の前記第２ゲート電極を接続する第２ゲートラインと、を有し、前記第２ゲートラインは２本に分岐されている領域を有し、該領域において前記第１ゲートラインと重ならないことを特徴とする。
【００１１】
請求項１記載の発明によれば、第１ゲートラインと第２ゲートラインとの間に重ならない部分があるので、第１ゲートラインおよび第２ゲートライン間に生じる寄生容量を低減することができるので、第１ゲートライン又は第２ゲートライントップへの印加電圧のバラツキや読み取り動作信号の遅延を抑制して、迅速に信号を出力することができるとともに、寄生容量による信号電位の低減を抑制することができるので、一層良好な画像の読み取り動作を実現することができる。
また、請求項２記載の発明によれば、該半導体層のソース、ドレイン電極間の励起光が入射される有効領域が、容易に所定の形状比率を満たすように構成することが可能になり、光検知領域の偏りを改善するように任意に配置することができる。したがって、半導体層の入射有効領域を最適な形状比率になるように設定することができるので、励起光の入射量が微量であっても十分ソース−ドレイン電流を流すことができ、良好な受光感度を実現することができる。
上記光電変換素子は、前記複数の半導体層のソース電極が互いに接続され、前記複数の半導体層のドレイン電極が互いに接続されていてもよい。
【００１２】
請求項２記載のフォトセンサアレイにおいて、複数の半導体層のソース電極は互いに接続され、複数の半導体層のドレイン電極は互いに接続されていてもよく、ソース電極又はドレイン電極が、複数の半導体層のうち隣接する２つに跨って形成されていてもよい。
また、複数の光電変換素子の各々の複数の半導体層が、半導体層のチャネル長方向に並んで配列されてもよい。
【００１３】
さらに、複数の光電変換素子がデルタ配列されていれば、２次元的に隣接する光電変換素子間の距離をより均等にすることができるため、同じ被写体をフォトセンサアレイに対し平面的に異なる角度で載置したときの、方向に応じて異なる受光感度の不均一さによる光情報のずれを抑制することができるので、被写体が載置する角度の制限が少なくて済み、一層の画像読み取り特性に優れたフォトセンサアレイを実現することができる。
【００１４】
請求項８記載の２次元画像の読取装置は、励起光によりキャリアを生成する半導体層と、該半導体層の各々の両端にそれぞれ設けられ、前記半導体層における前記励起光の入射有効領域を規定するソース、ドレイン電極と、第１ゲート絶縁膜を介し前記半導体層の下方に設けられた第１ゲート電極と、第２ゲート絶縁膜を介し前記半導体層の上方に設けられた第２ゲート電極と、を各々備えた複数の光電変換素子と、前記光電変換素子の前記第１ゲート電極に接続された第１ゲートラインと、前記光電変換素子の前記第２ゲート電極に接続された第２ゲートラインと、前記光電変換素子の前記ドレイン電極に接続されたドレインラインと、前記第１ゲートラインに接続された第１ゲートドライバと、前記第２ゲートラインに接続された第２ゲートドライバと、前記ドレインラインに接続され、前記光電変換素子への励起光の入射に応じて変位される電圧を読み取るスイッチと、を有し、前記第２ゲートラインは２本に分岐されている領域を有し、該領域において前記第１ゲートラインと重ならないことを特徴とする。
【００１５】
請求項８記載の２次元画像の読取装置は、第１ゲートドライバ並びに第２ゲートドライバにより各光電変換素子を任意に選択し、各光電変換素子により変位されたドレインラインの電圧をスイッチが読み取る時に信号伝搬の遅延を抑制できるので、光電変換素子の数が膨大であっても迅速かつ精度よくマトリクス駆動することが可能になり、このため良好な２次元画像を得ることができる。
【００１６】
【発明の実施の形態】
以下に、本発明に係る光電変換素子、フォトセンサアレイ及び２次元画像の読取装置の実施の形態について詳しく説明する。
まず、本発明に係る画像読取装置に適用されるダブルゲート型フォトセンサについて、図面を参照して説明する。
図１は、ダブルゲート型フォトセンサの構造を示す概略断面図である。
【００１７】
図１（ａ）に示すように、ダブルゲート型フォトセンサ１０は、可視光が入射されると電子−正孔対が生成されるアモルファスシリコン等の半導体層（チャネル層）１１と、半導体層１１の両端にそれぞれ設けられたｎ＋シリコン層１７、１８と、ｎ＋シリコン層１７、１８上に形成されたクロム、クロム合金、アルミ、アルミ合金等の可視光に対し不透明のソース電極１２及びドレイン電極１３と、半導体層１１の上方（図面上方）にブロック絶縁膜１４及び上部（トップ）ゲート絶縁膜１５を介して形成されたＩＴＯ（Indium-Tin-Oxide：インジウム−スズ酸化物）からなる可視光に対し透過性を示すトップゲート電極２１と、半導体層１１の下方（図面下方）に下部（ボトム）ゲート絶縁膜１６を介して形成されたクロム、クロム合金、アルミ、アルミ合金等の可視光に対し不透明なボトムゲート電極２２と、を有して構成されている。
【００１８】
なお、図１（ａ）において、トップゲート電極２１、トップゲート絶縁膜１５、ボトムゲート絶縁膜１６、及び、トップゲート電極２１上に設けられる保護絶縁膜２０は、いずれも半導体層１１を励起する可視光に対して透過率の高い材質により構成され、一方、ボトムゲート電極２２は、可視光の透過を遮断する材質により構成されることにより、図面上方から入射する照射光のみを検知する構造を有している。
【００１９】
すなわち、ダブルゲート型フォトセンサ１０は、半導体層１１を共通のチャネル領域として、半導体層１１、ソース電極１２、ドレイン電極１３及びトップゲート電極２１により形成される上部ＭＯＳトランジスタと、半導体層１１、ソース電極１２、ドレイン電極１３及びボトムゲート電極２２により形成される下部ＭＯＳトランジスタとからなる２つのＭＯＳトランジスタを組み合わせた構造が、ガラス基板等の透明な絶縁性基板１９上に形成されている。
そして、このようなダブルゲート型フォトセンサ１０は、一般に、図１（ｂ）に示すような等価回路により表される。ここで、ＴＧはトップゲート端子、ＢＧはボトムゲート端子、Ｓはソース端子、Ｄはドレイン端子である。
【００２０】
次に、上述したダブルゲート型フォトセンサを２次元配列して構成されるフォトセンサシステムについて、図面を参照して簡単に説明する。
図２は、ダブルゲート型フォトセンサを２次元配列して構成されるフォトセンサシステムの概略構成図である。
図２に示すように、フォトセンサシステムは、大別して、多数のダブルゲート型フォトセンサ１０を、例えば、ｎ行×ｍ列のマトリクス状に配列したフォトセンサアレイ１００と、各ダブルゲート型フォトセンサ１０のトップゲート端子ＴＧ（トップゲート電極２１）及びボトムゲート端子ＢＧ（ボトムゲート電極２２）を各々行方向に接続したトップゲートライン１０１及びボトムゲートライン１０２と、トップゲートライン１０１及びボトムゲートライン１０２に各々接続されたトップゲートドライバ１１１及びボトムゲートドライバ１１２と、各ダブルゲート型フォトセンサのドレイン端子Ｄ（ドレイン電極１３）を列方向に接続したドレインライン１０３と、ドレインライン１０３に接続されたコラムスイッチ１１３と、ソース端子Ｓ（ソース電極１２）を列方向に接続し接地されたソースライン１０４と、を有して構成される。トップゲートライン１０１は、トップゲート電極２１とともにＩＴＯで形成され、ボトムゲートライン１０２、ドレインライン１０３並びにソースライン１０４はそれぞれボトムゲート電極２２、ドレイン電極１３、ソース電極１２と同一の材料で且つ一体的に形成されている。ここで、φtg及びφbgは、それぞれリセットパルスφＴ１、φＴ２、…φＴｉ、…φＴｎ、及び、読み出しパルスφＢ１、φＢ２、…φＢｉ、…φＢｎを生成するための制御信号、φpgは、プリチャージ電圧Ｖpgを印加するタイミングを制御するプリチャージ信号である。
【００２１】
このような構成において、トップゲートドライバ１１１からトップゲート端子ＴＧに電圧を印加することによりフォトセンス機能が実現され、ボトムゲートドライバ１１２からボトムゲート端子ＢＧに電圧を印加し、ドレインライン１０３を介して検出信号を出力回路部１１３に取り込んでシリアルデータ又はパラデータとして出力（Ｖout）することにより選択読み出し機能が実現される。
【００２２】
次に、上述したフォトセンサシステムの駆動制御方法について、図面を参照して説明する。
図３は、フォトセンサシステムの駆動制御方法の一例を示すタイミングチャートであり、図４は、ダブルゲート型フォトセンサの動作概念図であり、図５は、フォトセンサシステムの出力電圧の光応答特性を示す図である。
まず、リセット動作においては、図３、図４（ａ）に示すように、ｉ番目の行のトップゲートライン１０１にパルス電圧（リセットパルス；例えばＶtg＝＋１５Ｖのハイレベル）φＴｉを印加して、各ダブルゲート型フォトセンサ１０の半導体層１１及びブロック絶縁膜１４における半導体層１１との界面近傍に蓄積されているキャリア（ここでは、正孔）を放出する（リセット期間Ｔreset）。
【００２３】
次いで、光蓄積動作においては、図３、図４（ｂ）に示すように、トップゲートライン１０１にローレベル（例えばＶtg＝−１５Ｖ）のバイアス電圧φＴｉを印加することにより、リセット動作を終了し、キャリヤ蓄積動作による光蓄積期間Ｔａがスタートする。光蓄積期間Ｔａにおいては、トップゲート電極側から入射した光量に応じて半導体層１１で生成された電子−正孔対が生成され、半導体層１１及びブロック絶縁膜１４における半導体層１１との界面近傍、すなわちチャネル領域周辺に正孔が蓄積される。
【００２４】
そして、プリチャージ動作においては、図３、図４（ｃ）に示すように、光蓄積期間Ｔａに並行して、プリチャージ信号φpgに基づいてドレインライン１０３に所定の電圧（プリチャージ電圧）Ｖpgを印加し、ドレイン電極１３に電荷を保持させる（プリチャージ期間Ｔprch）。
次いで、読み出し動作においては、図３、図４（ｄ）に示すように、プリチャージ期間Ｔprchを経過した後、ボトムゲートライン１０２にハイレベル（例えばＶbg＝＋１０Ｖ）のバイアス電圧（読み出し選択信号；以下、読み出しパルスという）φＢｉを印加することにより、ダブルゲート型フォトセンサ１０をＯＮ状態にする（読み出し期間Ｔread）。
【００２５】
ここで、読み出し期間Ｔreadにおいては、チャネル領域に蓄積されたキャリア（正孔）が逆極性のトップゲート端子ＴＧに印加されたＶtg（−１５Ｖ）を緩和する方向に働くため、ボトムゲート端子ＢＧのＶbgによりｎチャネルが形成され、ドレイン電流に応じてドレインライン１０３のドレインライン電圧ＶＤは、図５（ａ）に示すように、プリチャージ電圧Ｖpgから時間の経過とともに徐々に低下する傾向を示す。
【００２６】
すなわち、光蓄積期間Ｔａにおける光蓄積状態が暗状態で、チャネル領域にキャリヤ（正孔）が蓄積されていない場合には、図４（ｅ）、図５（ａ）に示すように、トップゲートＴＧに負バイアスをかけることによって、ボトムゲートＢＧの正バイアスが打ち消され、ダブルゲート型フォトセンサ１０はＯＦＦ状態となり、ドレイン電圧、すなわち、ドレインライン１０３の電圧ＶＤが、ほぼそのまま保持されることになる。
【００２７】
一方、光蓄積状態が明状態の場合には、図４（ｄ）、図５（ａ）に示すように、チャネル領域に入射光量に応じたキャリヤ（正孔）が捕獲されているため、トップゲートＴＧの負バイアスを打ち消すように作用し、この打ち消された分だけボトムゲートＢＧの正バイアスによって、ダブルゲート型フォトセンサ１０はＯＮ状態となる。そして、この入射光量に応じたＯＮ抵抗に従って、ドレインライン１０３の電圧ＶＤは、低下することになる。
【００２８】
したがって、図５（ａ）に示したように、ドレインライン１０３の電圧ＶＤの変化傾向は、トップゲートＴＧへのリセットパルスφＴｉの印加によるリセット動作の終了時点から、ボトムゲートＢＧに読み出しパルスφＢｉが印加されるまでの時間（光蓄積期間Ｔａ）に受光した光量に深く関連し、蓄積されたキャリアが少ない場合には緩やかに低下する傾向を示し、また、蓄積されたキャリアが多い場合には急峻に低下する傾向を示す。そのため、読み出し期間Ｔreadがスタートして、所定の時間経過後のドレインライン１０３の電圧ＶＤを検出することにより、あるいは、所定のしきい値電圧を基準にして、その電圧に至るまでの時間を検出することにより、照射光の光量が換算される。
【００２９】
上述した一連の画像読み取り動作を１サイクルとして、ｉ＋１番目の行のダブルゲート型フォトセンサ１０にも同等の処理手順を繰り返すことにより、ダブルゲート型フォトセンサ１０を２次元のセンサシステムとして動作させることができる。
なお、図３に示したタイミングチャートにおいて、プリチャージ期間Ｔprchの経過後、図４（ｆ）、（ｇ）に示すように、ボトムゲートライン１０２にローレベル（例えばＶbg＝０Ｖ）を印加した状態を継続すると、ダブルゲート型フォトセンサ１０はＯＦＦ状態を持続し、図５（ｂ）に示すように、ドレインライン１０３の電圧ＶＤは、プリチャージ電圧Ｖpgを保持する。このように、ボトムゲートライン１０２への電圧の印加状態により、ダブルゲート型フォトセンサ１０の読み出し状態を選択する選択機能が実現される。
【００３０】
図６は、上述したようなフォトセンサシステムを適用した２次元画像の画像読取装置の要部断面図である。
図６に示すように、指紋等の２次元画像を読み取る画像読取装置においては、ダブルゲート型フォトセンサ１０のガラス基板（絶縁性基板）１９下方側に設けられたバックライト（面光源）３０から照射光Ｒ１を入射させ、この照射光Ｒ１がダブルゲート型フォトセンサ１０の形成領域を除く、透明な絶縁性基板１９と絶縁膜１５、１６、２０を透過して、保護絶縁膜２０上の被写体４０に照射される。
【００３１】
そして、被写体４０の画像パターン（あるいは、凹凸パターン）によって決まる反射率（明暗情報）に応じた反射光Ｒ２が、透明な絶縁膜２０、１５、１４及びトップゲート電極２１を透過して半導体層１１に入射することにより、被写体４０の画像パターンに対応したキャリヤが蓄積され、上述した一連の駆動制御方法にしたがって、被写体４０の画像パターンを明暗情報として読み取ることができる。
【００３２】
次に、本発明に係る光電変換素子、フォトセンサアレイおよび２次元画像の読取装置について、図面を参照して説明する。なお、以下に示す実施形態においては、光電変換素子（フォトセンサ）として、上述したダブルゲート型フォトセンサを適用し、トップゲート電極を第１ゲート電極として電圧を印加することにより、フォトセンス機能を実現するとともに、ボトムゲート電極を第２ゲート電極として電圧を印加することにより、チャネル領域に蓄積された電荷量を読み出す機能を実現するものとして説明する。
【００３３】
図７、図１０は、本発明に係るフォトセンサアレイに適用されるダブルゲート型フォトセンサを示す概略構成図である。ここで、図７は、後述する図１０のＡ−Ａ線での断面図である。
図７に示すように、本実施形態に係るダブルゲート型フォトセンサ１０Ａは、並列に配置された可視光が入射されると電子−正孔対を発生するアモルファスシリコン等の半導体層１１ａ、１１ｂと、各半導体層１１ａ、１１ｂの両端にそれぞれ設けられたｎ＋シリコン層１７ａ、１７ｂ及び１８ａ、１８ｂと、各半導体層１１ａ、１１ｂ間のｎ＋シリコン層１８ａ、１８ｂ上に跨って形成された単一のドレイン電極１３と、各半導体層１１ａ、１１ｂを挟んでドレイン電極１３に対向してｎ＋シリコン層１７ａ、１７ｂ上に形成された個別のソース電極１２ａ、１２ｂと、半導体層１１ａ、１１ｂの上方（図面上方）にブロック絶縁膜１４ａ、１４ｂ及びトップゲート絶縁膜１５を介して、各半導体層１１ａ、１１ｂに対して共通に形成された単一のトップゲート電極２１と、各半導体層１１ａ、１１ｂの下方（図面下方）にボトムゲート絶縁膜１６を介して、各半導体層１１ａ、１１ｂに対して共通に形成された単一のボトムゲート電極２２と、を有し、これらの構成がガラス基板等の絶縁性基板１９上に形成されている。
【００３４】
ここで、ソース電極１２ａ、１２ｂは、図１０に示すように、共通のソース配線１２Ｍから半導体層１１ａ、１１ｂの長手方向（図面左右方向）に沿って櫛歯状に突出して形成され、また、ドレイン電極１３は、ソース配線１２Ｍに対向するドレイン配線１３Ｍから半導体層１１ａ、１１ｂの長手方向（図面左右方向）に沿ってソース配線１２Ｍ方向に突出して形成されている。すなわち、これらのソース電極１２ａ、１２ｂ及びドレイン電極１３は、それぞれ個別の半導体層１１ａ、１１ｂを挟んで対向するように相互に組み込み形成されている。
【００３５】
なお、図７において、ブロック絶縁膜１４ａ、１４ｂ、トップゲート絶縁膜１５、ボトムゲート絶縁膜１６、トップゲート電極２１上に設けられた保護絶縁膜２０は、窒化シリコン等の透光性の絶縁膜からなり、また、トップゲート電極２１及びトップゲートライン１０１はＩＴＯ等の透光性の材料からなり、ともに可視光に対し高い透過率を示す。一方、少なくともボトムゲート電極２２及びボトムゲートライン１０２は、Ｃｒ等の光の透過を遮断する材質により構成されている。
【００３６】
すなわち、ダブルゲート型フォトセンサ１０Ａは、半導体層１１ａを共通のチャネル領域として、半導体層１１ａ、ソース電極１２ａ、ドレイン電極１３、トップゲート絶縁膜１５及びトップゲート電極２１により形成される第１の上部ＭＯＳトランジスタと、半導体層１１ａ、ソース電極１２ａ、ドレイン電極１３、ボトムゲート絶縁膜１６及びボトムゲート電極２２により形成される第１の下部ＭＯＳトランジスタと、からなる第１のダブルゲート型フォトセンサ、及び、半導体層１１ｂを共通のチャネル領域として、半導体層１１ｂ、ソース電極１２ｂ、ドレイン電極１３、トップゲート絶縁膜１５及びトップゲート電極２１により形成される第２の上部ＭＯＳトランジスタと、半導体層１１ｂ、ソース電極１２ｂ、ドレイン電極１３、ボトムゲート絶縁膜１６及びボトムゲート電極２２により形成される第２の下部ＭＯＳトランジスタと、からなる第２のダブルゲート型フォトセンサを、並列に連結配置した構成が、絶縁性基板１９上に形成されている。
【００３７】
特に、第１及び第２のダブルゲート型フォトセンサを構成するトップゲート電極２１とボトムゲート電極２２を、各々共通電極により構成し、かつ、ソース電極１２ａ、１２ｂを共通のソース配線１２Ｍから突出形成した構成を有しているので、フォトセンサ部となる半導体層が１素子当たりに２個のダブルゲート型フォトセンサを、上述した駆動制御方法を適用して、１素子当たり１個の半導体層のダブルゲート型フォトセンサと同様に動作させることができる。
【００３８】
ここで、上述したような構成を有するダブルゲート型フォトセンサにおける半導体層への励起光の実質的な入射領域（入射有効領域）の形状と、ダブルゲート型フォトセンサの受光感度との関係について、１個の半導体層の構成と比較しながら説明し、本発明に係る光電変換素子（ダブルゲート型フォトセンサ）について、詳しく説明する。
【００３９】
図８（ａ）は、図１に示す１素子当たりにフォトセンサ部となる半導体層が１個のダブルゲート型フォトセンサの入射有効領域を示す図であり、図８（ｂ）は、フォトセンサアレイにおける配置構造を示す図であり、図９は、図８（ａ）に示した構成における受光感度のバラツキ（分布特性；以下、「光検知領域の広がり」という）を示す概念図であり、図１０は、１素子当たりにフォトセンサ部となる半導体層が２個のダブルゲート型フォトセンサの入射有効領域を上方向から示す概略図であり、図１１は、図１０に示すダブルゲート型フォトセンサにおける光検知領域の広がりを示す概略図であり、図１２は、１素子当たりにフォトセンサ部となる半導体層が３個のダブルゲート型フォトセンサをマトリクス状に配置したフォトセンサアレイの平面構成図である。ここで、図９、図１１に示した光検知領域の広がりは、半導体層（詳しくは、チャネル領域）を中心として、所定の受光感度が得られる領域を模式的に示したものであって、受光感度の分布範囲を厳密に示すものではない。
【００４０】
図８、図１２に示したフォトセンサアレイ１００，１００Ａにおいては、各トップゲートライン１０１が、各行毎に配列されたダブルゲート型フォトセンサ１０，１０Ａのトップゲート電極２１間を接続し、ボトムゲートライン１０２が、各行毎に配列されたダブルゲート型フォトセンサ１０，１０Ａのボトムゲート電極２２間を接続している。同一行におけるトップゲートライン１０１とボトムゲートライン１０２とは、隣接するダブルゲート型フォトセンサ１０（又は１０Ａ）間で互いに平面的に重ならないように（重なりを回避するように）形成されている。
【００４１】
すなわち、１本のボトムゲートライン１０２の列方向の上下に２本に分岐されたトップゲートライン１０１がボトムゲートライン１０２と重ならないように配置されている。このような構成により、トップゲートライン１０１およびボトムゲートライン１０２を構成する各導電層相互が対向することがないので、トップゲートライン１０１およびボトムゲートライン１０２間に生じる寄生容量を低減することができ、トップゲートライン１０１およびボトムゲートライン１０２への印加電圧のバラツキや読み取り動作信号の遅延を抑制して、一層良好な画像の読み取り動作を実現することができる。
【００４２】
また、光量に応じて流れるドレイン電流Ｉdsは下記のように定義できる。
Ｉds  ∝  Ｗ／Ｌ                            ……（１）
ここで図１、８に示すようにＷ、Ｌはそれぞれ半導体層のチャネル幅、チャネル長である。プリチャージされたドレイン電圧の変位を読み込むためには、比Ｗ／Ｌは、３．０以上が望ましく、７．０以上がより望ましい。また、一般に、上述したようなダブルゲート型フォトセンサを用いて、外部から入射される励起光に応じて電荷を蓄積するフォトセンサとして機能させる場合、その受光感度は、ソース、ドレイン電極１２、１３から露出された半導体層に入射される励起光の入射有効領域の形状、すなわち、実質的に半導体層のチャネル長Ｌ方向およびチャネル幅Ｗ方向の長さに大きく依存することが判明している。
【００４３】
ソース、ドレイン電極１２、１３は可視光に対し不透明であるため、半導体層１１のうちドレイン電流Ｉdsに有効なキャリアが形成される領域である入射有効領域は、ソース、ドレイン電極１２、１３間に囲まれた領域であり、この領域は、ｘ方向におけるソース、ドレイン電極１２、１３間の距離Ｋ及びｙ方向におけるチャネル幅Ｗで定義される。
【００４４】
このように、フォトセンサの感度領域は、チャネル幅Ｗ及びチャネル長方向の長さＫに依存し、トランジスタのソース−ドレイン電流値Ｉdsは、半導体層１１のチャネル幅Ｗ及びチャネル長Ｌの比に依存しているため、ダブルゲート型フォトセンサ１０のドレイン電流を向上させるためには、比Ｗ／Ｌの設計値をできるだけ大きく設計する必要があるが、比Ｗ／Ｌを大きくすると、図１、図８のダブルゲート型フォトセンサでは、その平面構造は、必然的にチャネル幅方向の長さＷ（または、半導体層１１の長手方向の寸法）が大きく、チャネル長方向の長さＫ（または、半導体層１１の幅方向の寸法）が短い長方形形状となり、これに伴って、高い受光感度を有する光検知領域の広がりがｘ方向に比較してｙ方向に偏ることになる。
【００４５】
具体的には、半導体層１１の入射有効領域が、長方形形状となるため、図９に示すように、その光検知領域の広がりは、必然的に半導体層１１の長手方向（図面上下方向；ｙ方向）に延伸する縦長の領域Ｅｐ（半導体層１１の入射有効領域の略相似形）となり、図面左右方向（ｘ方向）については、所望の受光感度が得られる領域がｙ方向に対し相対的に狭くなる。
したがって、ｘ、ｙ方向における光検知領域の広がりの偏りに起因して、被写体からの明暗情報（読み取り画像）が歪んだ状態で読み取られることになり、高い受光感度と、歪みを抑制した画像情報の読み取りとを同時に実現することができないという問題を有していた。
【００４６】
なお、このようなダブルゲート型フォトセンサ１０により構成されるフォトセンサアレイ１００の平面構成は、例えば、図８（ｂ）に示すように、ダブルゲート型フォトセンサ１０相互が、直交するｘ、ｙの２方向（行、列方向）にそれぞれ所定のピッチＰspで等間隔に格子（マトリクス）状に配置され、さらに、格子内部の素子間領域Ｒｐを通して、絶縁性基板（ガラス基板）面側からの光が被写体に照射されるように考慮されている。そのため、被写体に十分な量の光を照射するためには、素子間領域Ｒｐを極力大きく確保する必要もある。
【００４７】
これに対して、本実施形態におけるダブルゲート型フォトセンサ１０Ａにおいては、図１０に示すように、２個の半導体層１１ａ、１１ｂが、幅方向（長手方向）を対向させて、並行に連結配置された構成を有しているので、ソース電極１２ａ、１２ｂ、ドレイン電極１３により半導体層１１ａ、１１ｂにおける入射有効領域のチャネル幅方向の長さをＷ、チャネル長方向の長さを各々Ｋ１、Ｋ２とした場合、半導体層１１ａ、１１ｂの入射有効領域の長手寸法（チャネル幅方向の長さ）は“Ｗ”に保持され、半導体層１１ａの入射有効領域の幅寸法（チャネル長方向の長さ）を加算（Ｋ１＋Ｋ２）したダブルゲート型フォトセンサとして取り扱うことができる。よって、その受光感度は、チャネル幅方向の長さＷとチャネル長方向の長さの総和（Ｋ１＋Ｋ２）との比Ｗ／（Ｋ１＋Ｋ２）に依存することになる。
【００４８】
そして、この場合、各半導体層１１ａ、１１ｂにおける入射有効領域の形状（長さＷ×Ｋ１からなる矩形領域と、長さＷ×Ｋ２からなる矩形領域との合成形状）が、正方形状に近似するほど、半導体層１１ａ、１１ｂへの励起光の入射角度による受光感度のバラツキが補正されることになる。
すなわち、チャネル幅方向の長さＷとチャネル長方向の長さの総和（Ｋ１＋Ｋ２）との比Ｗ／（Ｋ１＋Ｋ２）が１に近づくほど、図１１に示すように、ｘ方向（矢印Ａ；詳しくは、ｘ方向を中心にして、それぞれ±４５°の角度を有する領域）から半導体層１１ａ、１１ｂに入射する光の感度と、ｙ方向（矢印Ｂ；詳しくは、ｙ方向を中心にして、それぞれ±４５°の角度を有する領域）から半導体層１１ａ、１１ｂに入射する光の感度がより等しくなるように作用して、受光感度のバラツキ（方向性）が補正され、光検知領域の広がりは、ｘ、ｙ方向に略均等な広がり（略正方形状に近づいた矩形）を有する領域Ｅａを得ることができる。
【００４９】
ここで、ダブルゲート型フォトセンサの受光感度を左右する、チャネル幅方向の長さＷとチャネル長方向の長さの総和（Ｋ１＋Ｋ２）との比Ｗ／（Ｋ１＋Ｋ２）において、チャネル長方向の長さの総和（Ｋ１＋Ｋ２）は、１素子中に形成される半導体層の数に応じて、各半導体層における入射有効領域のチャネル長方向の長さＫｉの総和ΣＫｉと置き換えることができる。
そして、発明者が鋭意検討した結果、反射光の指向性の平準化のためには、このチャネル幅方向の長さＷとチャネル長方向の長さの総和ΣＫｉとの比Ｗ／ΣＫｉが、１．０≦Ｗ／ΣＫｉ≦１０（より望ましくは、Ｗ／ΣＫｉ≦８．０）の条件を有するとき、入射有効領域への励起光の入射角度に対する受光感度のバラツキが適切に抑制、補正されて、受光感度が最適になることが判明した。
【００５０】
これは、図８（ａ）、（ｂ）に示す構造でも同様であるが、図１０の場合より入射光の指向性の平準化ができることはいうまでもない。また、上記条件に加え、図１１において複数の半導体層の入射有効領域のｘ方向の両外端部で定義される２辺とｙ方向の両外端部で定義される２辺（ソース電極１２ａと半導体層１１ａの入射有効領域との境界線、ソース電極１２ｂと半導体層１１ｂの入射有効領域との境界線、）とで囲まれた矩形の形が正方形に近い方が、受光感度バランスの観点からさらに望ましい。
【００５１】
また、図１０に示すダブルゲート型フォトセンサ１０Ａにおいて、２個の半導体層１１ａ、１１ｂにおける入射有効領域のチャネル長方向の長さＫ１＝Ｋ２＝Ｋになるように設定することにより、上記（１）式に基づいて、ソース−ドレイン電流Ｉdsを、図８に示すダブルゲートトランジスタに比較して理論上２倍に設定することができるので、受光感度を顕著に向上させることができる。
したがって、このようなダブルゲート型フォトセンサ１０Ａを、図１２に示すように、マトリクス状に配置してフォトセンサアレイ１００Ａを構成することにより、光検知領域の広がりを均一化して、２次元画像の読み取り時における歪みを抑制しつつ、高い受光感度を有する光受光部を備えたフォトセンサアレイ、及び、２次元画像の読取装置を実現することができる。
【００５２】
また、上述したダブルゲート型フォトセンサ１０Ａによれば、受光感度を大幅に高めたことにより、フォトセンサ１０に比較して、小さな入射光量であっても、明暗情報の読み取り動作を良好に行うことができるので、読取装置に付設される面光源の照度を低減（抑制）することができ、２次元画像の読取装置の消費電力を低減することができる。あるいは、フォトセンサ１０Ａと同等の面光源の照度を適用した場合には、受光感度が向上した分、光蓄積時間を大幅に短縮することができ、２次元画像の読み取り性能に優れた読取装置を提供することができる。
【００５３】
さらに、受光感度が大幅に向上したことにより、フォトセンサ１０Ａと同等の入射光量に対して、過度の光オン電流が生じるため、このようなオン電流を抑制する目的で、トップゲート及びボトムゲートの両電極に印加する駆動電圧を低下させて動作を制御することができるので、駆動電圧の低減によって、ダブルゲート型フォトセンサの特性の経時的な劣化を抑制し、フォトセンサアレイの信頼性を長く持続（延命）させることもできる。
【００５４】
図１３は、本発明に係るフォトセンサアレイに適用される他のダブルゲート型フォトセンサの概略構成図であり、図１４は、そのダブルゲート型フォトセンサをマトリクス状に配置したフォトセンサアレイの平面構成図である。ここで、上述した実施形態と同等の構成については、同一の符号を付して、その説明を簡略化する。
【００５５】
図１３に示すように、本実施形態に係るダブルゲート型フォトセンサ１０Ｂは、並列に配置されたアモルファスシリコン等の半導体層１１ａ、１１ｂ、１１ｃと、半導体層１１ａと１１ｂ間を連結して形成された単一のドレイン電極１３ａと、半導体層１１ｂと１１ｃ間を連結して形成された単一のソース電極１２ｂと、半導体層１１ａを挟んでドレイン電極１３ａに対向して形成されたソース電極１２ａと、半導体層１１ｃを挟んでソース電極１２ｂに対向して形成されたドレイン電極１３ｂと、半導体層１１ａとソース電極１２ａとの間に介在するｎ＋シリコン層１７ａと、半導体層１１ａとドレイン電極１３ａとの間に介在するｎ＋シリコン層１８ａと、半導体層１１ｂとドレイン電極１３ａとの間に介在するｎ＋シリコン層１７ｂと、半導体層１１ｂとソース電極１２ｂとの間に介在するｎ＋シリコン層１８ｂと、半導体層１１ｃとソース電極１２ｂとの間に介在するｎ＋シリコン層１７ｃと、半導体層１１ｃとドレイン電極１３ｂとの間に介在するｎ＋シリコン層１８ｃと、半導体層１１ａ、１１ｂ、１１ｃの上方（図面上方）にトップゲート絶縁膜１５を介して、各半導体層１１ａ、１１ｂ、１１ｃに対して共通に形成された単一のトップゲート電極２１と、各半導体層１１ａ、１１ｂ、１１ｃの下方（図面下方）にボトムゲート絶縁膜１６を介して、各半導体層１１ａ、１１ｂ、１１ｃに対して共通に形成された単一のボトムゲート電極２２と、を有し、これらの構成がガラス基板等の絶縁性基板１９上に形成されている。
【００５６】
なお、各絶縁膜や電極の材質、また、その他の構成については、上述した図１、図７に示す実施形態と同等であるので、説明を省略する。
すなわち、ダブルゲート型フォトセンサ１０Ｂは、半導体層１１ａを共通のチャネル領域として、半導体層１１ａ、ソース電極１２ａ、ドレイン電極１３ａ、トップゲート絶縁膜１５、ボトムゲート絶縁膜１６、トップゲート電極２１及びボトムゲート電極２２により構成される第１のダブルゲート型フォトセンサと、半導体層１１ｂを共通のチャネル領域として、半導体層１１ｂ、ソース電極１２ｂ、ドレイン電極１３ａ、トップゲート絶縁膜１５、ボトムゲート絶縁膜１６、トップゲート電極２１及びボトムゲート電極２２により構成される第２のダブルゲート型フォトセンサと、半導体層１１ｃを共通のチャネル領域として、半導体層１１ｃ、ソース電極１２ｂ、ドレイン電極１３ｂ、トップゲート絶縁膜１５、ボトムゲート絶縁膜１６、トップゲート電極２１及びボトムゲート電極２２により構成される第３のダブルゲート型フォトセンサとを、並列に連結配置した構成が、絶縁性基板１９上に形成されている。
【００５７】
特に、第１乃至第３の各ダブルゲート型フォトセンサを構成するトップゲート電極２１とボトムゲート電極２２を、各々共通電極により構成し、かつ、ソース電極１２ａ、１２ｂを共通のソース配線１２Ｍから突出形成し、また、ドレイン電極１３ａ、１３ｂを共通のドレイン配線１３Ｍから突出形成した構成を有しているので、３個のダブルゲート型フォトセンサを、上述した駆動制御方法を適用して、１個のダブルゲート型フォトセンサとして動作させることができる。
【００５８】
このような構成を有するダブルゲート型フォトセンサ１０Ａによれば、チャネル領域を構成する半導体層１１ａ、１１ｂ、１１ｃが、各々幅方向（長手方向）を対向させて、並行に連結配置されているので、各半導体層１１ａ、１１ｂ、１１ｃにおける入射有効領域のチャネル幅方向の長さをＷに保持したまま、入射有効領域のチャネル長方向の長さをＫ３、Ｋ４、Ｋ５（たとえば、Ｋ３＝Ｋ４＝Ｋ５＝Ｋ）として、３倍（３×Ｋ３）に設定したダブルゲート型フォトセンサとして取り扱うことができる。
したがって、上記（１）式より、ソース−ドレイン電流Ｉdsを、図８に示すダブルゲートトランジスタに比較して理論上３倍に設定することができるので、受光感度を顕著に向上させることができる。
【００５９】
加えて、各半導体層１１ａ、１１ｂ、１１ｃが、長手方向を対向させて並列に配置されているので、光検知領域の広がりを半導体層の長さ方向（図面上下方向）に一層拡大して、より正方形化することができる。
そのため、上述した図１、図７に示す実施形態と同様に、このようなダブルゲート型フォトセンサ１０Ｂを、図１４に示すように、マトリクス状に配置してフォトセンサアレイ１００Ｂを構成することにより、光検知領域の広がりを一層均一化して、２次元画像の読み取り時における歪みを抑制し、さらに、高い受光感度を有する光受光部を備えたフォトセンサアレイ、及び、２次元画像の読取装置を実現することができる。
【００６０】
なお、図１、図７、図１３に示す実施形態においては、ダブルゲート型フォトセンサ１０、１０Ａ、１０Ｂは、半導体層（あるいは、ダブルゲート型フォトセンサ）を１〜３個、並列に連結配置した構成を示したが、本発明は、この形態に限定されるものではない。したがって、連結配置する半導体層の個数に応じて、光受光感度を任意に設定することができる。
ここで、図１２又は図１４に示したように、ダブルゲート型フォトセンサ１０Ａ、１０Ｂをマトリクス状に配置してフォトセンサアレイ１００Ａ、１００Ｂを構成し、２次元画像の読取装置に適用した場合、マトリクスの格子内部の素子間領域Ｒａ、Ｒｂを通して、絶縁性基板（ガラス基板）１９側からの光が被写体に照射されるので、被写体への照射光量を十分に確保するように素子間領域Ｒａ、Ｒｂを設定した上で、光受光部の形成領域に連結配置される半導体層（ダブルゲート型フォトセンサ）の数を任意に設定する必要がある。
【００６１】
図１５は、本発明に係るフォトセンサアレイのさらに他の実施形態を示す概略構成図であり、図１６は、本実施形態に係るフォトセンサアレイを適用した２次元画像の読取装置の概略構成図である。なお、図１６においては、図示の都合上、ダブルゲート型フォトセンサを簡略化して示す。
図１５に示すように、本実施形態に係るフォトセンサアレイ１００Ｃは、上述した図１０に示す実施形態と同等のダブルゲート型フォトセンサ１０Ｃを有し、各ダブルゲート型フォトセンサ１０Ｃが、２次元平面に連続して設定された、一辺がＰsa（＝Ｐsp：図８（ｂ）に示したダブルゲート型フォトセンサ１０相互のピッチ）の仮想の正三角形の各頂点位置に配置された、いわゆるデルタ配列されている。
【００６２】
すなわち、図８（ｂ）に示したフォトセンサアレイ１００におけるダブルゲート型フォトセンサ１０の配置と対比すると、図８（ｂ）におけるフォトセンサアレイ１００の場合には、ダブルゲート型フォトセンサ１０相互が、ｘ、ｙの直交する２方向にのみ、均等な寸法Ｐspだけ離間するように配置されているため、マトリクスに対応するｘ、ｙ方向に対して、斜め方向（０°、９０°、１８０°、２７０°以外の適当な角度。例えば、４５°や６０°方向）においては、ダブルゲート型フォトセンサ１０相互のピッチがｘ、ｙ方向に対して増大して不均一となり（例えば、４５°の場合にはＰspの√２倍）、斜め方向に載置された被写体に対して、均一かつ高精度な読み取り動作を実現することができないという問題を有していた。
【００６３】
これに対して、本実施形態に係るフォトセンサアレイ１００Ｃにおいては、２次元平面に連続して設定された各正三角形の各頂点位置に光受光部となるダブルゲート型フォトセンサ１０Ｃが配置されているので、ｘ方向に均等にダブルゲート型フォトセンサ１０Ｃが配置されるとともに、斜め方向（６０°、１２０°、２４０°、３００°）にも、均等にダブルゲート型フォトセンサ１０Ｃが配置されることになり、光受光部相互間のピッチがＰsaに均一化される。
【００６４】
したがって、２次元平面上に配置される全てのダブルゲート型フォトセンサが、略全周方向に隣接するダブルゲート型フォトセンサに対し等間隔なピッチＰsaで配置されることになるので、読み取り対象となる２次元画像がｘ、ｙ方向に対して斜めに載置された場合であっても、画像読み取り時の歪みを抑制しつつ、高い読み取り精度で正確に読み取ることができる。
また、各ダブルゲート型フォトセンサがデルタ配列されているので、ｘ方向のピッチを図８（ｂ）のフォトセンサと同等のＰsa（＝Ｐsp）に設定した場合、ｙ方向のピッチＰsbは、次式により表される。
Ｐsb＝Ｐsa×sin６０°                    ……（２）
【００６５】
このように、ｙ方向のピッチＰsbは、ｘ方向のピッチＰsa（＝Ｐsp）よりも短くなるため、図８（ｂ）のフォトセンサの平面領域Ｍｐに比較して、ｙ方向に縮小された平面領域Ｍｃで、同数のダブルゲート型フォトセンサを配置することができ、２次元画像の読取装置の小型化を図ることができる。換言すれば、図８（ｂ）のフォトセンサと同等の平面領域に、図８（ｂ）のフォトセンサの構成に比較して、１／sin６０°倍（≒１．１５倍）の数のダブルゲート型フォトセンサを配置することができ、高密度化を図ることができる。
なお、デルタ配列においては、各光受光部を構成するダブルゲート型フォトセンサとして、図１０の実施形態に示した構成を適用したが、図８（ａ）や図１３（ａ）に示す実施形態や他の構成のダブルゲート型フォトセンサを適用してもよいことはいうまでもない。
【００６６】
以上説明したダブルゲート型フォトセンサアレイ１００、１００Ａ、１００Ｂ、１００Ｃは、同一行におけるトップゲートライン１０１とボトムゲートライン１０２とは、隣接するダブルゲート型フォトセンサ１０（又は、１０Ａ、１０Ｂ、１０Ｃのいずれか）間で互いに平面的に重ならないように（重なりを回避するように）形成されている。すなわち、１本のボトムゲートライン１０２の列方向の上下に２本に分岐されたトップゲートライン１０１が、ボトムゲートライン１０２と重ならないように配置されている。
【００６７】
このような構成により、トップゲートライン１０１およびボトムゲートライン１０２を構成する各導電層相互が対向することがないので、トップゲートライン１０１およびボトムゲートライン１０２間に生じる寄生容量を低減することができ、トップゲートライン１０１およびボトムゲートライン１０２への印加電圧のバラツキや読み取り動作信号の遅延を抑制して、一層良好な画像の読み取り動作を実現することができる。また、上記各実施形態では、隣接するダブルゲート型フォトセンサ間では、トップゲートライン１０１およびボトムゲートライン１０２が全く重なっていないが、伝搬遅延抑制のためにトップゲートライン１０１の配線幅をより広くして、ボトムゲートライン１０２との間に部分的に重なる領域と重ならない領域を設けても、伝搬遅延抑制の効果をもたらす。また、逆に、ボトムゲートライン１０２に、トップゲートライン１０１と部分的に重なる領域と重ならない領域を設けても、伝搬遅延抑制の効果があるあることはいうまでもない。
【００６８】
このようなフォトセンサアレイを、図１６に示すような２次元画像の読取装置（図では、指紋読取装置）に適用することにより、フォトセンサアレイ１００Ｍのガラス基板側に設けられた面光源３０から、素子間領域の透明な絶縁膜を透過して、指等の被写体４０ａに照射された光Ｒの反射光が、マトリクス状に配置された各ダブルゲート型フォトセンサ１０Ｍに入射され、上述したように、読み取り時の歪みを低減しつつ、高精度、かつ、短時間で被写体４０ａの明暗情報の読み取りを実行することができる。
また、フォトセンサアレイ１００Ｍにおける受光感度を大幅に向上することができるため、相対的に面光源の照度を低減することができ、読取装置の消費電力を削減することができる。
【００６９】
【発明の効果】
請求項１記載の発明によれば、第１ゲートラインと第２ゲートラインとの間に重ならない部分があるので、第１ゲートラインおよび第２ゲートライン間に生じる寄生容量を低減することができ、第１ゲートライン又は第２ゲートライントップへの印加電圧のバラツキや読み取り動作信号の遅延を抑制して、一層良好な画像の読み取り動作を実現することができる。
【００７０】
請求項２記載の発明によれば、半導体層を複数設けることにより、光検知領域の偏りを改善するように任意に配置することができる。したがって、容易に半導体層の入射有効領域を最適な形状比率になるように設定することができるので、励起光の入射量が微量であっても十分ソース−ドレイン電流を流すことができ、良好な受光感度を実現することができる。
また、上記光電変換素子は、前記複数の半導体層のソース電極が互いに接続され、前記複数の半導体層のドレイン電極が互いに接続されていてもよい。
【００７１】
さらに、上記フォトセンサアレイにおいて、複数の光電変換素子がデルタ配列されていれば、２次元的に隣接する光電変換素子間の距離をより均等にすることができるため、同じ被写体をフォトセンサアレイに対し平面的に異なる角度で載置したときの、方向に応じて異なる受光感度の不均一さによる光情報のずれを抑制することができるので、被写体が載置する角度の制限が少なくて済み、一層の画像読み取り特性に優れたフォトセンサアレイを実現することができる。さらに、読取装置の小型化、あるいは、光受光部の高密度化による読み取り精度の向上を図ることができる。
【００７２】
請求項８記載の２次元画像の読取装置によれば、第１ゲートドライバ並びに第２ゲートドライバにより各光電変換素子を任意に選択し、各光電変換素子により変位されたドレインラインの電圧をスイッチが読み取る時に信号伝搬の遅延を抑制できるので、光電変換素子の数が膨大であっても迅速かつ精度よくマトリクス駆動することが可能になり、このため良好な２次元画像を得ることができる。
【図面の簡単な説明】
【図１】本発明に適用されるダブルゲート型フォトセンサの構造を示す断面図である。
【図２】本発明に適用されるダブルゲート型フォトセンサを２次元配列して構成されるフォトセンサシステムの概略構成図である。
【図３】フォトセンサシステムの駆動制御方法の一例を示すタイミングチャートである。
【図４】ダブルゲート型フォトセンサの動作概念図である。
【図５】フォトセンサシステムの出力電圧の光応答特性を示す図である。
【図６】上述したフォトセンサシステムを適用した２次元画像の画像読取装置の要部断面図である。
【図７】本発明に係るフォトセンサアレイに適用されるフォトセンサ部となる半導体層が１素子当たりに２個のダブルゲート型フォトセンサを示す概略構成図である。
【図８】１素子当たりにフォトセンサ部となる半導体層が１個のダブルゲート型フォトセンサの入射有効領域と、フォトセンサアレイにおける配置構造を示す図である。
【図９】図８に示すダブルゲート型フォトセンサの受光感度のバラツキを示す概念図である。
【図１０】１素子当たりにフォトセンサ部となる半導体層が２個のダブルゲート型フォトセンサの入射有効領域を示す概略図である。
【図１１】図１０に示すダブルゲート型フォトセンサにおける光検知領域の広がりを示す概略図である。
【図１２】本実施形態に係るダブルゲート型フォトセンサをマトリクス状に配置したフォトセンサアレイの平面構成図である。
【図１３】本発明に係るフォトセンサアレイに適用される他のダブルゲート型フォトセンサを示す概略構成図である。
【図１４】本実施形態に係るダブルゲート型フォトセンサをマトリクス状に配置したフォトセンサアレイの平面構成図である。
【図１５】本発明に係るフォトセンサアレイのさらに他の実施形態を示す概略構成図である。
【図１６】本実施形態に係るフォトセンサアレイを適用した２次元画像の読取装置の概略構成図である。
【符号の説明】
１０、１０Ａ、１０Ｂ、１０Ｃ      ダブルゲート型フォトセンサ
１１ａ、１１ｂ、１１ｃ      半導体層
１２ａ、１２ｂ              ソース電極
１３、１３ａ、１３ｂ        ドレイン電極
１４ａ、１４ｂ              ブロック絶縁膜
１５        トップゲート絶縁膜
１６        ボトムゲート絶縁膜
１７、１８  ｎ+シリコン層
１９        絶縁性基板
２０        保護絶縁膜
２１        トップゲート電極
２２        ボトムゲート電極
１００Ａ、１００Ｂ、１００Ｃ  フォトセンサアレイ
１０１      トップゲートライン
１０２      ボトムゲートライン
【図１】
0004154555.tif 000002
【図２】
0004154555.tif 000003
【図３】
0004154555.tif 000004
【図４】
0004154555.tif 000005
【図５】
0004154555.tif 000006
【図６】
0004154555.tif 000007
【図７】
0004154555.tif 000008
【図８】
0004154555.tif 000009
【図９】
0004154555.tif 000010
【図１０】
0004154555.tif 000011
【図１１】
0004154555.tif 000012
【図１２】
0004154555.tif 000013
【図１３】
0004154555.tif 000014
【図１４】
0004154555.tif 000015
【図１５】
0004154555.tif 000016
【図１６】
0004154555.tif 000017