(57)【特許請求の範囲】
【請求項１】
ｎ型ドーパントが高濃度にドープされて金属的伝導が支配的になるように形成されたドナー準位が縮退しているｎ型ダイヤモンド層と、ｐ型ドーパントが高濃度にドープされて金属的伝導が支配的になるように形成されたアクセプタ準位が縮退しているｐ型ダイヤモンド層と、これらダイヤモンド層の間に介在して形成された高抵抗ダイヤモンド層とを備え、前記高抵抗ダイヤモンド層の層厚及びドーパント濃度は半導体的伝導が支配的になる値であり、前記ｎ型ドーパントは窒素であり、前記ｎ型ダイヤモンド層の窒素濃度は１×１０１７ｃｍ−３以上であり、前記高抵抗ダイヤモンド層の窒素濃度は１×１０１７ｃｍ−３未満であることを特徴とするダイヤモンド半導体デバイス。
【請求項２】
前記高抵抗ダイヤモンド層は、窒素がドープされていることを特徴とする請求項１記載のダイヤモンド半導体デバイス。
【請求項３】
前記ｐ型ドーパントは、ホウ素であることを特徴とする請求項１記載のダイヤモンド半導体デバイス。
【請求項４】
前記高抵抗ダイヤモンド層の層厚は、３０〜３０００ｎｍの範囲であることを特徴とする請求項１記載のダイヤモンド半導体デバイス。
【請求項５】
前記ｐ型ダイヤモンド層のホウ素濃度は１×１０１７ｃｍ−３以上であり、前記高抵抗ダイヤモンド層のホウ素濃度は１×１０１７ｃｍ−３未満であることを特徴とする請求項３記載のダイヤモンド半導体デバイス。
【請求項６】
前記高抵抗ダイヤモンド層は、ホウ素がドープされていることを特徴とする請求項３記載のダイヤモンド半導体デバイス。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、ダイヤモンドを半導体材料として用い、ダイオードやトランジスタ等に形成されるダイヤモンド半導体デバイスに関する。
【０００２】
【従来の技術】
従来、高温や高放射線などの環境下で安定動作する半導体デバイスや、高出力における動作に耐え得る半導体デバイスが要望されており、これらの半導体材料としてダイヤモンドの使用が注目されていた。
【０００３】
このダイヤモンドでは、シリコンと同様にしてIII 族元素、Ｖ族元素をそれぞれ添加することにより、ｐ型半導体またはｎ型半導体が得られる。また、エネルギーギャップが約５．５ｅＶと大きいことは、半導体としてキャリアの伝導が制御不能となる真性領域が温度１４００℃以下に存在しないことを示している。そのため、ダイヤモンドを半導体として用いることにより、熱的に安定、すなわち高温化で動作可能な半導体デバイスが形成される可能性がある。
【０００４】
また、ダイヤモンドは、化学的に安定である上に、シリコンに比較して１０倍以上となる熱伝導率２０Ｗ／ｃｍ・Ｋを有して放熱性に優れている。さらに、温度３００Ｋにおいて電子移動度２０００ｃｍ2 ／Ｖ・ｓ及びホール移動度２１００ｃｍ2 ／Ｖ・ｓを示すようにキャリア移動度が大きい上に、誘電率が５．５と小さく、破壊電界が５ｘ１０6 Ｖ／ｃｍと大きいという特徴を有する。そのため、ダイヤモンド半導体は、高周波で高出力の電力で使用可能な半導体デバイスとしても有望である。
【０００５】
なお、このようなダイヤモンド半導体及びダイヤモンド半導体デバイスに関する先行技術としては、特開昭５９−２０８８２１号公報、特開昭５９−２１３１２６号公報及び特開昭６２−７０２９５号公報等に詳細に記述されている。
【０００６】
【発明が解決しようとする課題】
しかしながら、ダイヤモンドを構成する炭素は小さい原子半径が小さく、かつ原子密度が大きいことにより、これにドープされるドーパントはホウ素または窒素などの比較的小さい原子半径を有するものに限定されることになる。
【０００７】
図１（ｂ）に、ダイヤモンド半導体によるｐｎ接合を説明するエネルギーダイアグラムを示す。ここでは、ｎ型ダイヤモンド及びｐ型ダイヤモンドは直接に接合され、印加電圧がゼロの熱平衡状態を図示している。ｎ型ドーパントとして窒素を用いる場合、伝導帯ＥC から測ったドナー準位ＥN は約１〜２ｅＶであり、非常に深くなる。また、ｐ型ドーパントとしてホウ素を用いる場合、価電子帯ＥV から測ったアクセプタ準位ＥP は０．３７ｅＶであり、ドナー準位ＥN と比較して浅くなる。
【０００８】
印加電圧が順バイアスである場合、ｎ型領域からｐ型領域に電子が注入され、ｐ型領域からｎ型領域に正孔が注入されるので、電流が流れる。一方、逆バイアスである場合にも、ｐｎ接合部付近で発生する高電界によってドナー準位ＥN 及びアクセプタ準位ＥP を介するトンネル効果または、なだれ現象が起こるので、大きな電流が流れる。この結果、逆方向の耐電圧が小さくなっているので、ｐｎ接合部ではキャリアの伝導として金属的伝導が主流であり、整流性が得られない。
【０００９】
したがって、上記従来のダイヤモンド半導体デバイスでは、ｐｎ接合部で金属的伝導が支配的になってキャリアを良好に制御することが困難であるという問題がある。そのため、ｐｎ接合ダイオード、ｐｎｐ接合トランジスタまたはｎｐｎ接合トランジスタ等として実用化レベルで機能するダイヤモンド半導体デバイスが製品化されていない。
【００１０】
そこで、本発明は、以上の問題点に鑑みてなされたものであり、ｐｎ接合部で半導体的伝導が支配的になってキャリアを制御可能にすることにより、良好なダイオード特性またはトランジスタ特性が実現されるダイヤモンド半導体デバイスを提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明のダイヤモンド半導体デバイスは、上記の目的を達成するために、ｎ型ドーパントが高濃度にドープされて金属的伝導が支配的になるように形成されたドナー準位が縮退しているｎ型ダイヤモンド層と、ｐ型ドーパントが高濃度にドープされて金属的伝導が支配的になるように形成されたアクセプタ準位が縮退しているｐ型ダイヤモンド層と、これらダイヤモンド層の間に介在して形成された高抵抗ダイヤモンド層とを備え、前記高抵抗ダイヤモンド層の層厚及びドーパント濃度は半導体的伝導が支配的になる値であり、ｎ型ドーパントは窒素であり、ｎ型ダイヤモンド層の窒素濃度は１×１０１７ｃｍ−３以上であり、高抵抗ダイヤモンド層の窒素濃度は１×１０１７ｃｍ−３未満であることを特徴とする。
【００１３】
また、上記ｐ型ドーパントは、ホウ素であることを特徴としてもよい。
【００１４】
また、上記高抵抗ダイヤモンド層の層厚は、３０〜３０００ｎｍの範囲であることを特徴としてもよい。
【００１５】
また、上記高抵抗ダイヤモンド層は、窒素がドープされていることを特徴としてもよい。
【００１６】
また、上記高抵抗ダイヤモンド層は、ホウ素がドープされていることを特徴としてもよい。
【００１７】
また、上記ｐ型ダイヤモンド層のホウ素濃度は１ｘ１０17ｃｍ-3以上であり、上記高抵抗ダイヤモンド層のホウ素濃度は１ｘ１０17ｃｍ-3未満であることを特徴としてもよい。
【００１９】
【作用】
本発明によれば、ｎ型ダイヤモンド層、ｐ型ダイヤモンド層では、それぞれｎ型ドーパント、ｐ型ドーパントが高濃度にドープして形成されていることにより、ドナー準位、アクセプタ準位が縮退してそれぞれ伝導帯、価電子帯付近に存在している。そのため、キャリアの伝導として金属的伝導が支配的になっている。
【００２０】
また、本発明によれば、このようなｎ型ダイヤモンド層及びｐ型ダイヤモンド層の間に、高抵抗ダイヤモンド層が介在して形成されている。ここで、本件出願の発明者は、高抵抗ダイヤモンド層の層厚及びドーパント濃度を所定の値に設定することにより、ｐｎ接合部で半導体的伝導が支配的となり、キャリアの制御が可能であろうと推測した。
【００２１】
図１（ａ）に、本発明のダイヤモンド半導体デバイスに係るｐｎ接合を説明するエネルギーダイアグラムを示す。ここでは、ｎ型ダイヤモンド及びｐ型ダイヤモンドは高抵抗ダイヤモンド層を介在して接合され、印加電圧がゼロの熱平衡状態を図示している。
【００２２】
印加電圧が順バイアスである場合、ｎ型領域から高抵抗領域の伝導帯を経由してｐ型領域に電子が注入され、ｐ型領域から高抵抗領域の価電子帯を経由してｎ型領域に正孔が注入されるので、電流が流れる。一方、逆バイアスである場合、高抵抗ダイヤモンド層にドーパントは低濃度にドープされ、あるいは実際的にドープされていないことにより、キャリアがほとんど存在しないので、大きな電流が流れない。
【００２３】
この結果、逆方向の耐電圧が大きくなっているので、ｐｎ接合部ではキャリアの伝導として半導体的伝導が主流であり、整流性が得られる。したがって、ｐｎ接合部で半導体的伝導が支配的になってキャリアを制御可能にすることにより、良好なダイオード特性またはトランジスタ特性が実現される。
【００２４】
ここで、図２ないし図６に、ダイヤモンド半導体によるｐｎ接合におけるドーパント濃度分布と、これに対応するエネルギーダイアグラムをそれぞれ示す。
【００２５】
まず、高抵抗ダイヤモンド層は、層厚が過小でｎ型ドーパント濃度ＮA 及びｐ型ドーパント濃度ＮD がほぼゼロである場合、逆バイアスの印加電圧に対してｐｎ接合部付近でドナー準位ＥN 及びアクセプタ準位ＥP を介するトンネル効果が起こることにより、電流が流れるので、整流性が得られない（図２参照）。
【００２６】
また、ｎ型ドーパント濃度ＮA 及びｐ型ドーパント濃度ＮD がほぼゼロである高抵抗ダイヤモンド層は、層厚が過大であって電子または正孔の平均自由工程よりはるかに大きい場合、順バイアスの印加電圧に対してｐｎ接合部付近が高抵抗になることにより、電流が流れないので、整流性が得られない（図３参照）。
【００２７】
しかしながら、高抵抗ダイヤモンド層は、層厚が所定範囲に含まれ、ｎ型ドーパント、ｐ型ドーパントが共にドープされて濃度ＮA 、ＮD がそれぞれｎ型ダイヤモンド層、ｐ型ダイヤモンド層側から徐々に減少している場合、上記の理由で整流性が得られる（図４参照）。
【００２８】
また、高抵抗ダイヤモンド層は、層厚が所定範囲に含まれ、ｎ型ドーパント、ｐ型ドーパントが部分的には共にドープされていないが、濃度ＮA 、ＮD がそれぞれｎ型ダイヤモンド層、ｐ型ダイヤモンド層側から徐々に減少している二つの傾斜ドープ部からなる場合、上記の理由で整流性が得られる（図５参照）。
【００２９】
さらに、高抵抗ダイヤモンド層は、層厚が所定範囲に含まれ、ｎ型ドーパント及びｐ型ドーパントが共にドープされてない中央のノンドープ部と、ｎ型ドーパント、ｐ型ドーパントが部分的に共にドープされていないが、濃度ＮA 、ＮD がそれぞれｎ型ダイヤモンド層、ｐ型ダイヤモンド層側から徐々に減少している二つの傾斜ドープ部とからなる場合、上記の理由で整流性が得られる（図６参照）。
【００３０】
【実施例】
以下、本発明に係る実施例の構成および作用について、図７ないし図２３を参照して説明する。なお、図面の説明においては同一要素には同一符号を付し、重複する説明を省略する。
【００３１】
図７は、本発明のダイヤモンド半導体デバイスに係る第１実施例の構成を示す断面図である。基板１０上には、マイクロ波プラズマＣＶＤ法によりｉ型層２０、ｎ型層３０が順次積層して形成されている。さらに、ｎ型層３０の露出した表面に、電極層５０、５１が部分的に選択成長されている。
【００３２】
ここで、基板１０は、高圧合成された人工の単結晶ダイヤモンド（Ｉｂ型）からなる絶縁体基板、あるいはシリコンからなる半導体基板である。また、ｉ型層２０は、Ｈ2 流量１００ｓｃｃｍ及びＣＨ4 流量６ｓｃｃｍからなる混合ガスに出力３００Ｗでマイクロ波を印加して高周波放電を行い、圧力４０Ｔｏｒｒで温度約８５０℃の基板１０に蒸着して形成されており、層厚約２μｍを有する高抵抗ダイヤモンドからなる。
【００３３】
また、ｎ型層３０は、ｉ型層２０と同様の製造条件にＮＨ3 流量７ｓｃｃｍを混合ガスに加えて形成されており、層厚約１μｍ、窒素濃度１ｘ１０17ｃｍ-3以上、望ましくは１ｘ１０19ｃｍ-3以上を有する低抵抗ダイヤモンドからなる。さらに、電極層５０、５１は、Ｔｉ／Ｍｏ／Ａｕから形成されている。
【００３４】
なお、ｉ型層２０では、窒素濃度及びホウ素濃度は共にｎ型層３０の窒素濃度の値未満であり、これらの分布は厚さ方向に不均一でもよい。
【００３５】
次に、上記第１実施例の作用について説明する。
【００３６】
ｎ型層３０は、窒素がｎ型ドーパントとして高濃度にドープして形成されていることにより、ドナー準位が縮退して伝導帯付近に存在している。そのため、キャリアの伝導として金属的伝導が支配的になっているので、室温程度においても低抵抗の伝導性が得られる。
【００３７】
次に、上記第１実施例に関して行った実験について説明する。
【００３８】
まず、基板１０上にｉ型層２０のみを形成した段階で、伝導性について測定した。この結果、１０10Ω・ｃｍ以上の抵抗率が検出され、その値は過大であるために特定することができなかった。
【００３９】
次に、ｉ型層２０上にｎ型層３０を形成した段階で、伝導性について測定した。この結果、キャリアが電子であることを示すホール効果が検出されており、窒素ドープのダイヤモンドから形成されたｎ型層３０の導電型が確認された。
【００４０】
なお、上記第１実施例の実験では、ｉ型層２０及びｎ型層３０が、単結晶ダイヤモンド基板上に形成された単結晶ダイヤモンド半導体からなる場合でも、シリコン基板上に形成された多結晶ダイヤモンド半導体からなる場合でも、同様の結果が得られた。
【００４１】
図８は、本発明のダイヤモンド半導体デバイスに係る第２実施例の構成を示す断面図である。基板１０上には、マイクロ波プラズマＣＶＤ法によりｐ型層４０及びｎ型層３０が順次積層して形成されている。ｎ型層３０は、ｐ型層４０の表面を部分的に露出する所定の配置に選択成長されている。さらに、ｐ型層４０、ｎ型層３０の露出した表面に、それぞれ電極層５０、５１が部分的に選択成長されている。
【００４２】
ここで、基板１０、ｎ型層３０及び電極層５０、５１は、それぞれ上記第１実施例とほぼ同様な条件により形成されている。ただし、ｐ型層４０は、ｎ型層３０と同様の製造条件にＮＨ3 をＢ2 Ｈ6 流量２ｓｃｃｍ（水素希釈１０００ｐｐｍ）を置換して混合ガスに加えることにより、層厚約１μｍ、ホウ素濃度１ｘ１０17ｃｍ-3以上、望ましくは１ｘ１０19ｃｍ-3以上を有する低抵抗ダイヤモンドから形成されている。
【００４３】
次に、上記第２実施例の作用について説明する。
【００４４】
ｎ型層３０、ｐ型層４０では、窒素、ホウ素がそれぞれｎ型ドーパント、ｐ型ドーパントとして高濃度にドープして形成されていることにより、ドナー準位、アクセプタ準位が縮退してそれぞれ伝導帯、価電子帯付近に存在している。そのため、キャリアの伝導として金属的伝導が支配的になっているので、室温程度においても低抵抗の伝導性が得られる。
【００４５】
したがって、二端子のダイオードを構成する半導体デバイスとして、キャリアの伝導が制御されるので、ダイオード特性が実現される。
【００４６】
次に、上記第２実施例に関して行った実験について説明する。
【００４７】
ｎ型層３０の窒素濃度を一定の範囲で変動させたことを除いて上記第２実施例と同様にしてダイヤモンド半導体デバイスを形成し、電気的特性について測定した。
【００４８】
表１に、ｎ型層３０の窒素濃度１ｘ１０17〜１ｘ１０19ｃｍ-3に対する整流比の変化を示す。
【００４９】
【表１】
0004071833.tif 000002
【００５０】
この結果、ｎ型層３０の窒素濃度が１ｘ１０17ｃｍ-3以上である場合に、良好な整流比が得られることがわかる。したがって、ｎ型層３０の窒素濃度が１ｘ１０17ｃｍ-3以上である場合に、非常に良好なダイオードが形成される。
【００５１】
なお、上記第２実施例の実験では、ｐ型層４０及びｎ型層３０が、単結晶ダイヤモンド基板上に形成された単結晶ダイヤモンド半導体からなる場合でも、シリコン基板上に形成された多結晶ダイヤモンド半導体からなる場合でも、同様の結果が得られた。
【００５２】
図９は、本発明のダイヤモンド半導体デバイスに係る第３実施例の構成を示す断面図である。基板１０上には、マイクロ波プラズマＣＶＤ法によりｉ型層２０、ｎ型層３０、ｉ型層２１及びｐ型層４０が順次積層して形成されている。ｉ型層２１は、ｎ型層３０の表面を部分的に露出する所定の配置に選択成長されている。また、ｐ型層４０は、ｉ型層２１の表面を部分的に露出する所定の配置に選択成長されている。さらに、ｎ型層３０、ｐ型層４０の露出した表面に、それぞれ電極層５０、５１が部分的に選択成長されている。
【００５３】
ここで、基板１０、ｉ型層２０、ｎ型層３０及び電極層５０、５１は、それぞれ上記第１実施例とほぼ同様な条件により形成されている。ただし、ｉ型層２１は、ｉ型層２０と同様の製造条件により、層厚０．２〜１μｍを有する高抵抗ダイヤモンドから形成されている。また、ｐ型層４０は、ｉ型層２０と同様の製造条件にＢ2 Ｈ6 流量２ｓｃｃｍ（水素希釈１０００ｐｐｍ）を混合ガスに加えることにより、層厚約１μｍ、ホウ素濃度１ｘ１０17ｃｍ-3以上、望ましくは１ｘ１０19ｃｍ-3以上を有する低抵抗ダイヤモンドから形成されている。
【００５４】
なお、ｉ型層２０、２１では、窒素濃度、ホウ素濃度はそれぞれｎ型層３０の窒素濃度、ｐ型層４０のホウ素濃度の値未満であり、これらの分布は厚さ方向に不均一でもよい。
【００５５】
次に、上記第３実施例の作用について説明する。
【００５６】
ｎ型層３０、ｐ型層４０では、窒素、ホウ素がそれぞれｎ型ドーパント、ｐ型ドーパントとして高濃度にドープして形成されていることにより、ドナー準位、アクセプタ準位が縮退してそれぞれ伝導帯、価電子帯付近に存在している。そのため、キャリアの伝導として金属的伝導が支配的になっているので、室温程度においても低抵抗の伝導性が得られる。
【００５７】
また、ｎ型層３０及びｐ型層４０の間に、ｉ型層２１が所定の層厚を有して介在して形成されている。これにより、印加電圧が順バイアスである場合、ｎ型層３０からｉ型層２１の伝導帯を経由してｐ型層４０に電子が注入され、ｐ型層４０からｉ型層２１の価電子帯を経由してｎ型層３０に正孔が注入されるので、電流が流れる。一方、印加電圧が逆バイアスである場合、ｉ型層２１にドーパントは低濃度にドープされ、あるいは実際的にドープされていないことにより、キャリアがほとんど存在しないので、大きな電流が流れない。
【００５８】
この結果、逆方向の耐電圧が大きくなっているので、ｐｎ接合部ではキャリアの伝導として半導体的伝導が主流であり、整流性が得られる。したがって、ｐｎ接合部で半導体的伝導が支配的になってキャリアを制御可能になるので、二端子のダイオードを構成する半導体デバイスとして、良好なダイオード特性が実現される。
【００５９】
次に、上記第３実施例に関して行った実験について説明する。
【００６０】
ｎ型層３０の窒素濃度及びｉ型層２１の層厚を一定の範囲で変動させたことを除いて上記第３実施例と同様にしてダイヤモンド半導体デバイスを形成し、電気的特性について測定した。
【００６１】
まず、表２に、ｎ型層３０の窒素濃度が１ｘ１０20ｃｍ-3である場合において、ｉ型層２１の層厚５０〜５０００ｎｍに対する整流比の変化を示す。以下、整流比は、電圧１０Ｖに対する順方向電流Ｉｓと逆方向電流Ｉｖの比Ｉｓ／Ｉｖを表す。
【００６２】
【表２】
0004071833.tif 000003
【００６３】
この結果、外挿によりｉ型層２１の層厚が３０〜３０００ｎｍである場合に、良好な整流比が得られることがわかる。
【００６４】
また、表２に、ｉ型層２１の層厚が５００ｎｍである場合において、ｎ型層３０の窒素濃度１ｘ１０18〜１ｘ１０21ｃｍ-3に対する整流比の変化を示す。
【００６５】
【表３】
0004071833.tif 000004
【００６６】
この結果、外挿によりｎ型層３０中の窒素濃度が１ｘ１０17ｃｍ-3以上である場合に、良好な整流比が得られることがわかる。
【００６７】
したがって、ｉ型層２１の層厚が範囲３０〜３０００ｎｍに含まれ、かつｎ型層３０中の窒素濃度が１ｘ１０17ｃｍ-3以上である場合に、非常に良好なダイオードが形成される。
【００６８】
なお、上記第３実施例の実験では、ｉ型層２０、２１、ｎ型層３０及びｐ型層４０が、単結晶ダイヤモンド基板上に形成された単結晶ダイヤモンド半導体からなる場合でも、シリコン基板上に形成された多結晶ダイヤモンド半導体からなる場合でも、同様の結果が得られた。
【００６９】
図１０は、本発明のダイヤモンド半導体デバイスに係る第４実施例の構成を示す断面図である。基板１０上には、マイクロ波プラズマＣＶＤ法によりｉ型層２０、ｐ型層４０、ｉ型層２１及びｎ型層３０が順次積層して形成されている。ｉ型層２１は、ｐ型層４０の表面を部分的に露出する所定の配置に選択成長されている。また、ｎ型層３０は、ｉ型層２１の表面を部分的に露出する所定の配置に選択成長されている。さらに、ｐ型層４０、ｎ型層３０の露出した表面に、それぞれ電極層５０、５１が部分的に選択成長されている。
【００７０】
ここで、基板１０、ｉ型層２０、２１、ｐ型層４０、ｎ型層３０及び電極層５０、５１は、それぞれ上記第３実施例とほぼ同様な条件により形成されている。
【００７１】
上記構成によれば、本実施例のダイヤモンド半導体デバイスは、上記第３実施例とほぼ同様に作用する。したがって、ｐｎ接合部で半導体的伝導が支配的になってキャリアを制御可能になるので、二端子のダイオードを構成する半導体デバイスとして、良好なダイオード特性が実現される。
【００７２】
次に、上記第４実施例に関して行った実験について説明する。
【００７３】
ｎ型層３０の窒素濃度及びｉ型層２１の層厚を一定の範囲で変動させたことを除いて上記第４実施例と同様にしてダイヤモンド半導体デバイスを形成し、電気的特性について測定した。
【００７４】
表４に、ｉ型層２１の層厚が５００ｎｍである場合において、ｎ型層３０中の窒素濃度１ｘ１０17〜１ｘ１０21ｃｍ-3に対する整流比の変化を示す。なお、整流比は、電圧１０Ｖに対する順方向電流Ｉｓと逆方向電流Ｉｖの比Ｉｓ／Ｉｖを表す。
【００７５】
【表４】
0004071833.tif 000005
【００７６】
この結果、上記第３実施例と比較して、さらに良好な整流比が得られることがわかる。
【００７７】
なお、上記第４実施例の実験では、ｉ型層２０、２１、ｐ型層４０及びｎ型層３０が、単結晶ダイヤモンド基板上に形成された単結晶ダイヤモンド半導体からなる場合でも、シリコン基板上に形成された多結晶ダイヤモンド半導体からなる場合でも、同様の結果が得られた。
【００７８】
図１１は、本発明のダイヤモンド半導体デバイスに係る第５実施例の構成を示す断面図である。基板１１上には、マイクロ波プラズマＣＶＤ法によりｐ型層４０、ｉ型層２１及びｎ型層３０が順次積層して形成されている。基板１１の裏面、ｎ型層３０の露出した表面に、それぞれ電極層５０、５１が部分的に選択成長されている。
【００７９】
ここで、ｐ型層４０、ｉ型層２１、ｎ型層３０及び電極層５０、５１は、それぞれ上記第４実施例とほぼ同様な条件により形成されている。ただし、基板１１は、ホウ素濃度１０20ｃｍ-3を有する人工の単結晶ダイヤモンドからなるｐ型基板、あるいは０．１Ω・ｃｍ以下の抵抗率を有するシリコンからなるｐ型基板である。
【００８０】
上記構成によれば、本実施例のダイヤモンド半導体デバイスは、上記第４実施例とほぼ同様に作用する。したがって、ｐｎ接合部で半導体的伝導が支配的になってキャリアを制御可能になるので、二端子のダイオードを構成する半導体デバイスとして、良好なダイオード特性が実現される。
【００８１】
図１２は、本発明のダイヤモンド半導体デバイスに係る第６実施例の構成を示す断面図である。基板１０上には、マイクロ波プラズマＣＶＤ法によりｉ型層２０、ｎ型層３０、ｉ型層２１、ｐ型層４０、ｉ型層２２及びｎ型層３１が順次積層して形成されている。ｉ型層２１は、ｎ型層３０の表面を部分的に露出する所定の配置に選択成長されている。また、ｉ型層２２は、ｐ型層４０の表面を部分的に露出する所定の配置に選択成長されている。さらに、ｎ型層３０、ｐ型層４０、ｎ型層３１の露出した表面に、それぞれ電極層５０、５１、５２が部分的に選択成長されている。
【００８２】
ここで、基板１０、ｉ型層２０、２１、ｎ型層３０、ｐ型層４０及び電極層５０、５１は、それぞれ上記第３実施例とほぼ同様な条件により形成されている。ただし、ｉ型層２２は、ｉ型層２０と同様の製造条件により、層厚０．２〜１μｍを有する高抵抗ダイヤモンドから形成されている。また、ｎ型層３１は、ｎ型層３０と同様の製造条件により、層厚約１μｍ、窒素濃度１ｘ１０17ｃｍ-3以上、望ましくは１ｘ１０19ｃｍ-3以上を有する低抵抗ダイヤモンドから形成されている。さらに、電極層５２は、電極層５０とほぼ同様な条件により、Ｔｉ／Ｍｏ／Ａｕから形成されている。
【００８３】
なお、ｉ型層２０〜２２では、窒素濃度、ホウ素濃度はそれぞれｎ型層３０、３１の窒素濃度、ｐ型層４０のホウ素濃度の値未満であり、これらの分布は厚さ方向に不均一でもよい。
【００８４】
次に、上記第６実施例の作用について説明する。
【００８５】
ｎ型層３０、３１及びｐ型層４０では、窒素、ホウ素がそれぞれｎ型ドーパント、ｐ型ドーパントとして高濃度にドープして形成されていることにより、ドナー準位、アクセプタ準位が縮退してそれぞれ伝導帯、価電子帯付近に存在している。そのため、キャリアの伝導として金属的伝導が支配的になっているので、室温程度においても低抵抗の伝導性が得られる。
【００８６】
また、ｎ型層３０及びｐ型層４０、ｐ型層４０及びｎ型層３１の間に、ｉ型層２１、２２がそれぞれ所定の層厚を有して介在して形成されている。そのため、これらの接合で逆方向の耐電圧が大きくなっているので、キャリアの伝導として半導体的伝導が主流であり、整流性が得られる。したがって、ｎｐｎ接合部で半導体的伝導が支配的になってキャリアを制御可能になるので、三端子のバイポーラトランジスタを構成する半導体デバイスとして、良好なトランジスタ特性が実現される。
【００８７】
次に、上記第６実施例に関して行った実験について説明する。
【００８８】
まず、上記第６実施例のダイヤモンド半導体デバイスにおいて、電気的特性について測定した。
【００８９】
図１３に、ベース電流をパラメータとして、コレクタ電圧とコレクタ電流との関係を示す。この結果、コレクタ電流はベース電流に対して増幅されているので、良好なトランジスタ特性が得られることがわかる。
【００９０】
次に、ｎ型層３０、３１の窒素濃度及びｉ型層２１、２２の層厚を一定の範囲で変動させたことを除いて上記第６実施例と同様にしてダイヤモンド半導体デバイスを形成し、電気的特性について測定した。この結果、所定の範囲でそれぞれｉ型層２１、２２の層厚が薄いほど、かつｎ型層３０、３１中の窒素濃度が高いほどに、良好なトランジスタ特性が得られた。
【００９１】
したがって、上記第３実施例で良好なダイオード特性が得られる条件範囲にｉ型層２１、２２の層厚及びｎ型層３０、３１中の窒素濃度を一致させて設定する場合に、良好なトランジスタが形成される。
【００９２】
なお、上記第６実施例の実験では、ｉ型層２０〜２２、ｎ型層３０、３１及びｐ型層４０が、単結晶ダイヤモンド基板上に形成された単結晶ダイヤモンド半導体からなる場合でも、シリコン基板上に形成された多結晶ダイヤモンド半導体からなる場合でも、同様の結果が得られた。
【００９３】
図１４は、本発明のダイヤモンド半導体デバイスに係る第７実施例の構成を示す断面図である。基板１０上には、マイクロ波プラズマＣＶＤ法によりｉ型層２０、ｐ型層４０、ｉ型層２１、ｎ型層３０、ｉ型層２２及びｐ型層４１が順次積層して形成されている。ｉ型層２１は、ｐ型層４０の表面を部分的に露出する所定の配置に選択成長されている。また、ｉ型層２２は、ｎ型層３０の表面を部分的に露出する所定の配置に選択成長されている。さらに、ｐ型層４０、ｎ型層３０、ｐ型層４１の露出した表面に、それぞれ電極層５０〜５２が部分的に選択成長されている。
【００９４】
ここで、基板１０、ｉ型層２０〜２２、ｐ型層４０、ｎ型層３０及び電極層５０〜５２は、それぞれ上記第６実施例とほぼ同様な条件により形成されている。ただし、ｐ型層４１は、ｐ型層４０と同様の製造条件により、層厚約１μｍ、窒素濃度１ｘ１０17ｃｍ-3以上、望ましくは１ｘ１０19ｃｍ-3以上を有する低抵抗ダイヤモンドから形成されている。
【００９５】
次に、上記第７実施例の作用について説明する。
【００９６】
ｎ型層３０及びｐ型層４０、４１では、窒素、ホウ素がそれぞれｎ型ドーパント、ｐ型ドーパントとして高濃度にドープして形成されていることにより、ドナー準位、アクセプタ準位が縮退してそれぞれ伝導帯、価電子帯付近に存在している。そのため、キャリアの伝導として金属的伝導が支配的になっているので、室温程度においても低抵抗の伝導性が得られる。
【００９７】
また、ｐ型層４０及びｎ型層３０、ｎ型層３０及びｐ型層４１の間に、ｉ型層２１、２２がそれぞれ所定の層厚を有して介在して形成されている。そのため、これらの接合で逆方向の耐電圧が大きくなっているので、キャリアの伝導として半導体的伝導が主流であり、整流性が得られる。したがって、ｎｐｎ接合部で半導体的伝導が支配的になってキャリアを制御可能になるので、三端子のバイポーラトランジスタを構成する半導体デバイスとして、良好なトランジスタ特性が実現される。
【００９８】
次に、上記第７実施例に関して行った実験について説明する。
【００９９】
まず、上記第７実施例のダイヤモンド半導体デバイスにおいて、電気的特性について測定した。
【０１００】
図１５に、ベース電流をパラメータとして、コレクタ電圧とコレクタ電流との関係を示す。この結果、コレクタ電流はベース電流に対して増幅されているので、良好なトランジスタ特性が得られることがわかる。
【０１０１】
次に、ｎ型層３０の窒素濃度及びｉ型層２１、２２の層厚を一定の範囲で変動させたことを除いて上記第７実施例と同様にしてダイヤモンド半導体デバイスを形成し、電気的特性について測定した。この結果、所定の範囲でそれぞれｉ型層２１、２２の層厚が薄いほど、かつｎ型層３０中の窒素濃度が高いほどに、良好なトランジスタ特性が得られた。
【０１０２】
したがって、上記第３実施例で良好なダイオード特性が得られる条件範囲にｉ型層２１、２２の層厚及びｎ型層３０中の窒素濃度を一致させて設定する場合に、良好なトランジスタが形成される。
【０１０３】
なお、上記第７実施例の実験では、ｉ型層２０〜２２、ｐ型層４０、４１及びｎ型層３０が、単結晶ダイヤモンド基板上に形成された単結晶ダイヤモンド半導体からなる場合でも、シリコン基板上に形成された多結晶ダイヤモンド半導体からなる場合でも、同様の結果が得られた。
【０１０４】
図１６（ａ）は、本発明のダイヤモンド半導体デバイスに係る第８実施例の構成を示す断面図であり、図１６（ｂ）は、図１６（ａ）のＢ−Ｂ線に沿っての断面図である。
【０１０５】
基板１０上には、マイクロ波プラズマＣＶＤ法によりｉ型層２０、ｎ型層３０、ｉ型層２１、ｐ型層４２、ｉ型層２２及びｎ型層３１が順次積層して形成されている。ｉ型層２１は、ｎ型層３０の表面を部分的に露出する所定の配置に選択成長されている。また、ｉ型層２２は、ｐ型層４２の表面を部分的に露出する所定の配置に選択成長されている。さらに、ｎ型層３０、ｐ型層４０、ｎ型層３１の露出した表面に、それぞれ電極層５０〜５２が部分的に選択成長されている。
【０１０６】
ここで、基板１０、ｉ型層２０、２１、ｎ型層３０、３１及び電極層５０、５１、５２は、それぞれ上記第６実施例とほぼ同様な条件により形成されている。ただし、ｐ型層４２は、層厚約１μｍを有する低抵抗ダイヤモンドから形成されている。このｐ型層４２では、ｉ型層２０と同様の製造条件で直方体状のｉ型部４２ｂが複数個を一定の間隔で並列配置して形成されており、これらのｉ型部４２ｂの間隙に上記第６実施例のｐ型層４０と同様の製造条件で直方体状のｐ型部４２ａが複数個を並列配置して形成されている。
【０１０７】
ｐ型部４２ａは、ホウ素濃度１ｘ１０17ｃｍ-3以上、望ましくは１ｘ１０19ｃｍ-3以上を有する低抵抗ダイヤモンドからなる。また、ｉ型部４２ｂは、窒素濃度、ホウ素濃度がそれぞれｉ型層２１、２２とほぼ同様の値である高抵抗ダイヤモンドからなる。
【０１０８】
上記構成によれば、本実施例のダイヤモンド半導体デバイスは、上記第６実施例とほぼ同様に作用する。したがって、三端子のＳＩＴトランジスタを構成する半導体デバイスとして、トランジスタ特性が実現される。
【０１０９】
次に、上記第８実施例に関して行った実験について説明する。
【０１１０】
まず、上記第８実施例のダイヤモンド半導体デバイスにおいて、電気的特性について測定した。
【０１１１】
図１７に、ゲート電圧をパラメータとして、ドレイン電圧とドレイン電流との関係を示す。この結果、ゲート電圧が大きくなるにしたがってドレイン電流は制限されているので、良好なトランジスタ特性が得られることがわかる。
【０１１２】
次に、ｎ型層３０、３１の窒素濃度及びｉ型層２１、２２の層厚を一定の範囲で変動させたことを除いて上記第８実施例と同様にしてダイヤモンド半導体デバイスを形成し、電気的特性について測定した。この結果、所定の範囲でそれぞれｉ型層２１、２２の層厚が薄いほど、かつｎ型層３０、３１中の窒素濃度が高いほどに、良好なトランジスタ特性が得られた。また、ｐ型層４２における複数のｐ型部４２ａの配置間隔が小さいほど、良好なトランジスタ特性が得られた。
【０１１３】
したがって、上記第３実施例で良好なダイオード特性が得られる条件範囲にｉ型層２１、２２の層厚及びｎ型層３０、３１中の窒素濃度を一致させて設定する場合に、良好なトランジスタが形成される。
【０１１４】
なお、上記第８実施例の実験では、ｉ型層２０〜２２、ｎ型層３０、３１及びｐ型層４２が、単結晶ダイヤモンド基板上に形成された単結晶ダイヤモンド半導体からなる場合でも、シリコン基板上に形成された多結晶ダイヤモンド半導体からなる場合でも、同様の結果が得られた。
【０１１５】
図１８（ａ）は、本発明のダイヤモンド半導体デバイスに係る第９実施例の構成を示す断面図であり、図１８（ｂ）は、図１８（ａ）のＢ−Ｂ線に沿っての断面図である。
【０１１６】
基板１０上には、マイクロ波プラズマＣＶＤ法によりｉ型層２０、ｐ型層４０、ｉ型層２１、ｎ型層３２、ｉ型層２２及びｐ型層４１が順次積層して形成されている。ｉ型層２１は、ｐ型層４０の表面を部分的に露出する所定の配置に選択成長されている。また、ｉ型層２２は、ｎ型層３２の表面を部分的に露出する所定の配置に選択成長されている。さらに、ｐ型層４０、ｎ型層３２、ｐ型層４１の露出した表面に、それぞれ電極層５０〜５２が部分的に選択成長されている。
【０１１７】
ここで、基板１０、ｉ型層２０〜２２、ｐ型層４０、４１及び電極層５０〜５２は、それぞれ上記第７実施例とほぼ同様な条件により形成されている。ただし、ｎ型層３２は、層厚約１μｍを有する低抵抗ダイヤモンドから形成されている。このｎ型層３２では、ｉ型層２０と同様の製造条件で直方体状のｉ型部３２ｂが複数個を一定の間隔で並列配置して形成されており、これらのｉ型部３２ｂの間隙に上記第７実施例のｎ型層３０と同様の製造条件で直方体状のｎ型部３２ａが複数個を並列配置して形成されている。
【０１１８】
ｎ型部３２ａは、窒素濃度１ｘ１０17ｃｍ-3以上、望ましくは１ｘ１０19ｃｍ-3以上を有する低抵抗ダイヤモンドからなる。また、ｉ型部３２ｂは、窒素濃度、ホウ素濃度がそれぞれｉ型層２１、２２とほぼ同様の値である高抵抗ダイヤモンドからなる。
【０１１９】
上記構成によれば、本実施例のダイヤモンド半導体デバイスは、上記第７実施例とほぼ同様に作用する。したがって、三端子のＳＩＴトランジスタを構成する半導体デバイスとして、トランジスタ特性が実現される。
【０１２０】
次に、上記第９実施例に関して行った実験について説明する。
【０１２１】
まず、上記第９実施例のダイヤモンド半導体デバイスにおいて、電気的特性について測定した。
【０１２２】
図１９に、ゲート電圧をパラメータとして、ドレイン電圧とドレイン電流との関係を示す。この結果、ゲート電圧が大きくなるにしたがってドレイン電流は制限されているので、良好なトランジスタ特性が得られることがわかる。
【０１２３】
次に、ｎ型層３２の窒素濃度及びｉ型層２１、２２の層厚を一定の範囲で変動させたことを除いて上記第９実施例と同様にしてダイヤモンド半導体デバイスを形成し、電気的特性について測定した。この結果、所定の範囲でそれぞれｉ型層２１、２２の層厚が薄いほど、かつｎ型層３２中の窒素濃度が高いほどに、良好なトランジスタ特性が得られた。また、ｎ型層３２における複数のｎ型部３２ａの配置間隔が小さいほど、良好なトランジスタ特性が得られた。
【０１２４】
したがって、上記第３実施例で良好なダイオード特性が得られる条件範囲にｉ型層２１、２２の層厚及びｎ型層３２中の窒素濃度を一致させて設定する場合に、良好なトランジスタが形成される。
【０１２５】
なお、上記第９実施例の実験では、ｉ型層２０〜２２、ｐ型層４０、４１及びｎ型層３２が、単結晶ダイヤモンド基板上に形成された単結晶ダイヤモンド半導体からなる場合でも、シリコン基板上に形成された多結晶ダイヤモンド半導体からなる場合でも、同様の結果が得られた。
【０１２６】
図２０に、本発明のダイヤモンド半導体デバイスに係る第１０実施例の構成を示す。基板１０上には、マイクロ波プラズマＣＶＤ法によりｉ型層２０、ｎ型層３０、ｉ型層２１、ｐ型層４０、ｉ型層２２、ｎ型層３１、ｉ型層２３及びｐ型層４１が順次積層して形成されている。ｉ型層２１は、ｎ型層３０の表面を部分的に露出する所定の配置に選択成長されている。また、ｉ型層２２は、ｐ型層４２の表面を部分的に露出する所定の配置に選択成長されている。ｉ型層２３は、ｎ型層３１の表面を部分的に露出する所定の配置に選択成長されている。さらに、ｎ型層３０、ｐ型層４０、ｎ型層３１、ｐ型層４１の露出した表面に、それぞれ電極層５０〜５３が部分的に選択成長されている。
【０１２７】
ここで、基板１０、ｉ型層２０、２１、ｎ型層３０、３１、ｐ型層４０及び電極層５０〜５２は、それぞれ上記第８実施例とほぼ同様な条件により形成されている。ただし、ｉ型層２３は、ｉ型層２０と同様の製造条件により、層厚０．２〜１μｍを有する高抵抗ダイヤモンドから形成されている。また、ｐ型層４１は、ｎ型層３０と同様の製造条件により、層厚約１μｍを有する低抵抗ダイヤモンドから形成されている。さらに、電極層５３は、電極層５０とほぼ同様な条件により、Ｔｉ／Ｍｏ／Ａｕから形成されている。
【０１２８】
なお、ｉ型層２０〜２３では、窒素濃度、ホウ素濃度はそれぞれｎ型層３０、３１の窒素濃度、ｐ型層４０、４１のホウ素濃度の値未満であり、これらの分布は厚さ方向に不均一でもよい。
【０１２９】
次に、上記第１０実施例の作用について説明する。
【０１３０】
ｎ型層３０、３１及びｐ型層４０、４１では、窒素、ホウ素がそれぞれｎ型ドーパント、ｐ型ドーパントとして高濃度にドープして形成されていることにより、ドナー準位、アクセプタ準位が縮退してそれぞれ伝導帯、価電子帯付近に存在している。そのため、キャリアの伝導として金属的伝導が支配的になっているので、室温程度においても低抵抗の伝導性が得られる。
【０１３１】
また、ｎ型層３０及びｐ型層４０、ｐ型層４０及びｎ型層３１、ｎ型層３１及びｐ型層４１の間に、ｉ型層２１〜２３がそれぞれ所定の層厚を有して介在して形成されている。そのため、これらの接合で逆方向の耐電圧が大きくなっているので、キャリアの伝導として半導体的伝導が主流であり、整流性が得られる。したがって、ｎｐｎｐ接合部で半導体的伝導が支配的になってキャリアを制御可能になるので、四端子のサイリスタを構成する半導体デバイスとして、良好なサイリスタ特性が実現される。
【０１３２】
次に、上記第１０実施例に関して行った実験について説明する。
【０１３３】
まず、上記第１０実施例のダイヤモンド半導体デバイスにおいて、電気的特性について測定した。
【０１３４】
図２１に、ゲート電圧が一定値である場合において、ドレイン電圧とドレイン電流との関係を示す。この結果、ドレイン電流はドレイン電圧に基づくスイッチ特性を有しているので、良好なサイリスタ特性が得られることがわかる。
【０１３５】
次に、ｎ型層３０、３１の窒素濃度及びｉ型層２１、２２の層厚を一定の範囲で変動させたことを除いて上記第１０実施例と同様にしてダイヤモンド半導体デバイスを形成し、電気的特性について測定した。この結果、所定の範囲でそれぞれｉ型層２１〜２３の層厚が薄いほど、かつｎ型層３０、３１中の窒素濃度が高いほどに、良好なサイリスタ特性が得られた。
【０１３６】
したがって、上記第３実施例で良好なダイオード特性が得られる条件範囲にｉ型層２１〜２３の層厚及びｎ型層３０、３１中の窒素濃度を一致させて設定する場合に、良好なサイリスタが形成される。
【０１３７】
なお、上記第１０実施例の実験では、ｉ型層２０〜２２、ｎ型層３０、３１及びｐ型層４０、４１が、単結晶ダイヤモンド基板上に形成された単結晶ダイヤモンド半導体からなる場合でも、シリコン基板上に形成された多結晶ダイヤモンド半導体からなる場合でも、同様の結果が得られた。
【０１３８】
図２２に、本発明のダイヤモンド半導体デバイスに係る第１１実施例の構成を示す。基板１０上には、マイクロ波プラズマＣＶＤ法によりｉ型層２０、ｐ型層４０、ｉ型層２１、ｎ型層３０、ｉ型層２２、ｐ型層４１、ｉ型層２３及びｎ型層３１が順次積層して形成されている。ｉ型層２１は、ｐ型層４０の表面を部分的に露出する所定の配置に選択成長されている。また、ｉ型層２２は、ｎ型層３０の表面を部分的に露出する所定の配置に選択成長されている。ｉ型層２３は、ｐ型層４１の表面を部分的に露出する所定の配置に選択成長されている。さらに、ｐ型層４０、ｎ型層３０、ｐ型層４１、ｎ型層３１の露出した表面に、それぞれ電極層５０〜５３が部分的に選択成長されている。
【０１３９】
ここで、基板１０、ｉ型層２０〜２２、ｐ型層４０、４１及びｎ型層３０は、それぞれ上記第９実施例とほぼ同様に形成されている。ただし、ｉ型層２３は、ｉ型層２０と同様の製造条件により、層厚０．２〜１μｍを有する高抵抗ダイヤモンドから形成されている。また、ｎ型層３１は、ｎ型層３０と同様の製造条件により、層厚約１μｍを有する低抵抗ダイヤモンドから形成されている。さらに、電極層５３は、電極層５０とほぼ同様な条件により、Ｔｉ／Ｍｏ／Ａｕから形成されている。
【０１４０】
なお、ｉ型層２０〜２３では、窒素濃度、ホウ素濃度はそれぞれｎ型層３０、３１の窒素濃度、ｐ型層４０、４１のホウ素濃度の値未満であり、これらの分布は厚さ方向に不均一でもよい。
【０１４１】
上記構成によれば、本実施例のダイヤモンド半導体デバイスは、上記第１０実施例とほぼ同様に作用する。したがって、四端子のサイリスタを構成する半導体デバイスとして、サイリスタ特性が実現される。
【０１４２】
次に、上記第１１実施例に関して行った実験について説明する。
【０１４３】
まず、上記第１１実施例のダイヤモンド半導体デバイスにおいて、電気的特性について測定した。
【０１４４】
図２３に、ゲート電圧が一定値である場合において、ドレイン電圧とドレイン電流との関係を示す。この結果、ドレイン電流はドレイン電圧に基づくスイッチ特性を有しているので、良好なサイリスタ特性が得られることがわかる。
【０１４５】
次に、ｎ型層３０、３１の窒素濃度及びｉ型層２１、２２の層厚を一定の範囲で変動させたことを除いて上記第１１実施例と同様にしてダイヤモンド半導体デバイスを形成し、電気的特性について測定した。この結果、所定の範囲でそれぞれｉ型層２１〜２３の層厚が薄いほど、かつｎ型層３０、３１中の窒素濃度が高いほどに、良好なサイリスタ特性が得られた。
【０１４６】
したがって、上記第３実施例で良好なダイオード特性が得られる条件範囲にｉ型層２１〜２３の層厚及びｎ型層３０、３１中の窒素濃度を一致させて設定する場合に、良好なサイリスタが形成される。
【０１４７】
なお、上記第１１実施例の実験では、ｉ型層２０〜２２、ｐ型層４０、４１及びｎ型層３０、３１が、単結晶ダイヤモンド基板上に形成された単結晶ダイヤモンド半導体からなる場合でも、シリコン基板上に形成された多結晶ダイヤモンド半導体からなる場合でも、同様の結果が得られた。
【０１４８】
本発明は上記諸実施例に限られるものではなく、種々の変形が可能である。
【０１４９】
例えば、上記諸実施例では、ｎ型層及びｐ型層を介在するｉ型層において、窒素濃度及びホウ素濃度が共にほぼ均一に分布するとしているが、これらのドーパント濃度が層厚方向に傾斜分布していたり、あるいは相互に異なるドーパント濃度を有する複数層が積層されているように、様々に不均一に分布していても同様な作用効果が得られる。さらに、このｉ型層は、窒素濃度及びホウ素濃度が極微小であるようなドーパント無添加のダイヤモンドから形成されていてもよい。
【０１５０】
また、上記諸実施例では、各種導電型のダイヤモンド半導体層は気相合成された薄膜単結晶（エピタキシャル層）であるが、高圧合成された人工のバルク単結晶、あるいは気相合成された薄膜多結晶であっても同様な作用効果が得られる。しかしながら、半導体デバイス作製上の制御性を考慮すると、単結晶基板、あるいは平坦に研磨された表面を有する多結晶基板上にＣＶＤ法により気相合成された薄膜単結晶を用いることが好適である。
【０１５１】
また、上記諸実施例では、各種導電型のダイヤモンド半導体層はプラズマＣＶＤ法により形成されているが、次に例示するＣＶＤ法を用いても同様な作用効果が得られる。第１の方法は、直流電界または交流電界で放電を起こすことにより、原料ガスを活性化する。また、第２の方法は、熱電子放射材を加熱することにより、原料ガスを活性化する。また、第３の方法は、イオンで衝撃された表面にダイヤモンドを成長させる。また、第４の方法は、レーザ、紫外線等の光を照射することにより、原料ガスを励起させる。さらに、第５の方法は、原料ガスを燃焼させる。
【０１５２】
また、上記諸実施例では、ｎ型層はＣＶＤ法によりダイヤモンド中に窒素を添加されているが、高圧合成容器中に炭素を含む原料、窒素を含む原料及び溶媒を添加して高圧合成法を用いて形成しても、同様な作用効果が得られる。
【０１５３】
また、上記諸実施例では、基板は、単結晶ダイヤモンドからなる絶縁体基板、あるいはシリコンからなる半導体基板としているが、その他の材料からなる絶縁体基板または半導体基板としてもよい。さらに、基板は、金属から形成されていてもよい。
【０１５４】
【発明の効果】
以上詳細に説明したように、本発明によれば、ｎ型ダイヤモンド層、ｐ型ダイヤモンド層では、それぞれｎ型ドーパント、ｐ型ドーパントが高濃度にドープして形成されていることにより、ドナー準位、アクセプタ準位が縮退しているので、キャリアの伝導として金属的伝導が支配的になっている。
【０１５５】
また、このようなｎ型ダイヤモンド層及びｐ型ダイヤモンド層の間に、高抵抗ダイヤモンド層が層厚及びドーパント濃度として所定の値を有して介在して形成されていることにより、逆方向の耐電圧が大きくなるので、ｐｎ接合部ではキャリアの伝導として半導体的伝導が主流であり、整流性が得られる。そのため、ｐｎ接合部で半導体的伝導が支配的になってキャリアを制御可能にすることにより、良好なダイオード特性またはトランジスタ特性が実現される。
【０１５６】
このようにして、ｎ型ダイヤモンド層及びｐ型ダイヤモンドにおけるキャリア密度は、室温から６００℃程度の範囲で温度に依存せずに制御される。したがって、本発明のダイヤモンド半導体デバイスは、従来のシリコン等の半導体から構成されていた電子機器を利用できない温度環境や状態において、ダイオード、トランジスタ等の様々な半導体デバイスとして利用可能であるという効果がある。
【０１５７】
【図面の簡単な説明】
【図１】本発明のダイヤモンド半導体デバイスに係る原理を説明するエネルギーダイアグラムであり、（ａ）は高抵抗層がある場合、（ｂ）は高抵抗層が無い場合をそれぞれ示す。
【図２】本発明のダイヤモンド半導体デバイスに係る原理を説明する図であり、（ａ）はドーパント濃度分布、（ｂ）はエネルギーダイアグラムをそれぞれ示す。
【図３】本発明のダイヤモンド半導体デバイスに係る原理を説明する図であり、（ａ）はドーパント濃度分布、（ｂ）はエネルギーダイアグラムをそれぞれ示す。
【図４】本発明のダイヤモンド半導体デバイスに係る原理を説明する図であり、（ａ）はドーパント濃度分布、（ｂ）はエネルギーダイアグラムをそれぞれ示す。
【図５】本発明のダイヤモンド半導体デバイスに係る原理を説明する図であり、（ａ）はドーパント濃度分布、（ｂ）はエネルギーダイアグラムをそれぞれ示す。
【図６】本発明のダイヤモンド半導体デバイスに係る原理を説明する図であり、（ａ）はドーパント濃度分布、（ｂ）はエネルギーダイアグラムをそれぞれ示す。
【図７】本発明のダイヤモンド半導体デバイスに係る第１実施例の構成を示す断面図である。
【図８】本発明のダイヤモンド半導体デバイスに係る第２実施例の構成を示す断面図である。
【図９】本発明のダイヤモンド半導体デバイスに係る第３実施例の構成を示す断面図である。
【図１０】本発明のダイヤモンド半導体デバイスに係る第４実施例の構成を示す断面図である。
【図１１】本発明のダイヤモンド半導体デバイスに係る第５実施例の構成を示す断面図である。
【図１２】本発明のダイヤモンド半導体デバイスに係る第６実施例の構成を示す断面図である。
【図１３】本発明のダイヤモンド半導体デバイスに係る第６実施例のトランジスタ特性を示すグラフである。
【図１４】本発明のダイヤモンド半導体デバイスに係る第７実施例の構成を示す断面図である。
【図１５】本発明のダイヤモンド半導体デバイスに係る第７実施例のトランジスタ特性を示すグラフである。
【図１６】本発明のダイヤモンド半導体デバイスに係る第８実施例の構成を示し、（ａ）は断面図、（ｂ）は（ａ）のＢ−Ｂ線に沿っての断面図である。
【図１７】本発明のダイヤモンド半導体デバイスに係る第８実施例のトランジスタ特性を示すグラフである。
【図１８】本発明のダイヤモンド半導体デバイスに係る第９実施例の構成を示し、（ａ）は断面図、（ｂ）は（ａ）のＢ−Ｂ線に沿っての断面図である。
【図１９】本発明のダイヤモンド半導体デバイスに係る第９実施例のトランジスタ特性を示すグラフである。
【図２０】本発明のダイヤモンド半導体デバイスに係る第１０実施例の構成を示す断面図である。
【図２１】本発明のダイヤモンド半導体デバイスに係る第１０実施例のサイリスタ特性を示すグラフである。
【図２２】本発明のダイヤモンド半導体デバイスに係る第１１実施例の構成を示す断面図である。
【図２３】本発明のダイヤモンド半導体デバイスに係る第１１実施例のサイリスタ特性を示すグラフである。
【符号の説明】
１０、１１…基板、２０〜２３…ｉ型層、３０〜３２…ｎ型層、４０〜４２…ｐ型層、５０〜５３…電極層。
【図１】
0004071833.tif 000006
【図２】
0004071833.tif 000007
【図３】
0004071833.tif 000008
【図４】
0004071833.tif 000009
【図５】
0004071833.tif 000010
【図６】
0004071833.tif 000011
【図７】
0004071833.tif 000012
【図８】
0004071833.tif 000013
【図９】
0004071833.tif 000014
【図１０】
0004071833.tif 000015
【図１１】
0004071833.tif 000016
【図１２】
0004071833.tif 000017
【図１３】
0004071833.tif 000018
【図１４】
0004071833.tif 000019
【図１５】
0004071833.tif 000020
【図１６】
0004071833.tif 000021
【図１７】
0004071833.tif 000022
【図１８】
0004071833.tif 000023
【図１９】
0004071833.tif 000024
【図２０】
0004071833.tif 000025
【図２１】
0004071833.tif 000026
【図２２】
0004071833.tif 000027
【図２３】
0004071833.tif 000028