(57)【特許請求の範囲】
【請求項１】
記録媒体からデータの読み出しを行うディジタルデータ再生装置であって、
前記記録媒体から読み取りヘッドにより読み取られた再生信号をディジタルデータに変換するＡ／Ｄ変換手段と、
前記ディジタルデータを記憶する記憶手段と、
前記ディジタルデータの位相を制御し、位相同期状態を示す位相フラグ信号を生成する位相制御回路と、
前記読み取りヘッドの前記記録媒体上の記録トラックからのオフトラックを検出しオフトラックフラグ信号を生成するオフトラック検出手段とを備え、
前記記憶手段は、
前記オフトラック検出手段で生成されるオフトラックフラグ信号と前記位相制御回路で生成される位相フラグ信号とに基づき、前記オフトラック検出手段が、オフトラック状態からオントラック状態へ遷移した検出時点から前記位相制御回路の安定状態を示す位相フラグ信号が出力された時点の間、前記ディジタルデータを記憶することを特徴とするディジタルデータ再生装置。
【請求項２】
記録媒体からデータの読み出しを行うディジタルデータ再生装置であって、
前記記録媒体から読み取りヘッドにより読み取られた再生信号をディジタルデータに変換するＡ／Ｄ変換手段と、
前記ディジタルデータを記憶する記憶手段と、
前記読み取りヘッドの前記記録媒体上の記録トラックからのオフトラックを検出し、オフトラックフラグ信号を生成するオフトラック検出手段と、
前記ディジタルデータの補正処理に用いる補正値と補正処理の所定の位相同期状態を示す位相フラグ信号を生成する補正手段と、
前記補正値を格納するレジスタと、
前記記憶手段から読み出したディジタルデータを前記レジスタに格納された補正値を前記補正手段の初期値として用いて補正し、その補正されたディジタルデータを時間的に逆順に並び替える順序変換回路とを備え、
前記記憶手段は、
前記オフトラック検出手段で生成されるオフトラックフラグ信号と前記補正手段で生成される位相フラグ信号とに基づき、前記オフトラック検出手段が、オフトラック状態からオントラック状態へ遷移した検出時点から前記位相制御回路の安定状態を示す位相フラグ信号が出力された時点の間、前記ディジタルデータを記憶することを特徴とするディジタルデータ再生装置。
【請求項３】
請求項２において、前記記憶手段からの読み出し動作は、前記記憶手段に入力されたディジタルデータの順序と、逆順に読み出されることを特徴とするディジタルデータ再生装置。
【請求項４】
請求項２において、前記補正手段は、前記ディジタルデータの直流成分を除去し、直流成分補正値を生成する直流制御手段と、
前記直流制御手段から出力されるディジタルデータの振幅変動を補正し、振幅補正値を生成する振幅制御手段と、
前記振幅制御手段から出力されるディジタルデータの位相制御をし、位相補正値と位相フラグ信号を生成する位相制御手段とを備え、
前記位相制御手段で生成される前記位相フラグ信号に基づいて、前記直流成分補正値、前記振幅補正値、及び前記位相補正値を前記レジスタに格納することを特徴とするディジタルデータ再生装置。
【請求項５】
記録媒体からデータの読み出しを行うディジタルデータ再生装置であって、
記録媒体から読み取りヘッドにより読み取られた再生信号をディジタルデータに変換するＡ／Ｄ変換手段と、
前記Ａ／Ｄ変換手段から直接出力されるディジタルデータの補正処理に用いる補正値と補正処理の位相同期状態を示す位相フラグ信号を生成する第１の補正手段と、
前記補正値を格納するレジスタと、
前記Ａ／Ｄ手段にて変換されたディジタルデータを記憶する記憶手段と、
前記記憶手段に記憶されたディジタルデータの補正処理を行う第２の補正手段と、
前記第２の補正手段の出力信号を時間的に逆順に並び替える順序変換回路と、
前記読み取りヘッドの前記記録媒体上の記録トラックからのオフトラックを検出するオフトラック検出手段とを有し、
前記記憶手段は、前記オフトラック検出手段が、オフトラック状態からオントラック状態へ遷移した検出時点から前記第１の補正手段の動作が所定の安定状態を示す前記位相フラグ信号を検出した時点までの間記憶し、その記憶動作後、前記記憶手段に記憶されたディジタルデータが記憶された順序と逆順に読み出されて前記補正値を用いて補正され、前記順序変換回路にて前記補正されたディジタルデータを逆順に並び替えられることを特徴とするディジタルデータ再生装置。
【請求項６】
請求項５において、前記第１の補正手段は、前記ディジタルデータの直流成分を除去し、直流成分補正値を生成する直流制御手段と、
前記直流制御手段から出力されるディジタルデータの振幅変動を補正し、振幅補正値を生成する振幅制御手段と、
前記振幅制御手段から出力されるディジタルデータの位相を制御し、位相補正値と位相同期状態を示す位相フラグ信号を生成する位相制御手段とを備え、
前記位相フラグ信号に基づいて、前記第１の補正手段にて生成される直流成分補正値、振幅補正値、及び位相補正値を前記レジスタに格納することを特徴とするディジタルデータ再生装置。
【請求項７】
請求項５に記載において、前記第２の補正手段は、前記レジスタに格納された補正値を用いて、前記記憶手段から出力されるディジタルデータを補正処理することを特徴とするディジタルデータ再生装置。
【請求項８】
記録媒体からデータの読み出しを行うディジタルデータ再生装置であって、
前記記録媒体を順方向再生と逆方向再生を行うために、前記記録媒体と読み取りヘッドを制御する再生制御手段と、
前記記録媒体から前記読み取りヘッドにより読み取られた再生信号をディジタルデータに変換するＡ／Ｄ変換手段と、
前記読み取りヘッドの前記記録媒体上の記録トラックからのオフトラックを検出するオフトラック検出手段と、
前記ディジタルデータの補正処理に用いる補正値と補正処理の位相同期状態を示す位相フラグ信号を生成する補正手段と
前記補正手段の補正値を格納するレジスタと、
前記補正手段からの出力信号のディジタルデータの時間的順序を逆順に並び替える順序変換回路とを有し、
前記記録トラックの順方向データ再生時、前記オフトラック検出手段が、オフトラック状態からオントラック状態へ遷移した検出時点から前記補正手段が所定の安定状態を示す前記位相フラグ信号を検出すると、前記補正回路の安定状態時の補正値を前記レジスタに格納し、当該トラックの順方向再生の終了後、前記再生制御回路が当該トラックの逆方向データ再生を前記レジスタに格納された補正値を前記補正手段の初期値として用いて行い、その逆方向再生時に得られたデータを前記順序変換回路により逆順に並び替えられることを特徴とするディジタルデータ再生装置。
【請求項９】
請求項８において、前記補正手段は、前記ディジタル再生信号の直流成分を除去し、直流成分補正値を生成する直流制御手段と、
前記直流制御手段から出力されるディジタルデータの振幅変動を補正し、振幅補正値を生成する振幅制御手段と、
前記振幅制御手段から出力されるディジタルデータの位相を制御し、位相補正値と位相同期状態を示す位相フラグ信号を生成する位相制御手段とを備え、
前記位相フラグ信号に基づいて、前記補正手段にて生成される直流成分補正値、振幅補正値、及び位相制御補正値を前記レジスタに格納することを特徴とするディジタルデータ再生装置。
【請求項１０】
請求項２と請求項５と請求項８のいずれかの一に記載のディジタルデータ再生装置において、
上記順序変換回路は、該順序変換回路に入力されたディジタルデータを記憶するメモリと、
前記メモリに入力されるディジタルデータ中に所定の同期パターンを検出するパターン判定器とを備え、
前記同期パターンを検出すると同期フラグ信号を出力することを特徴とするディジタルデータ再生装置。
【請求項１１】
請求項１０において、前記順序変換回路は、前記補正手段が安定状態を表す位相フラグ信号を生成した時点から前記同期パターンが検出されるまでの間のディジタルデータを処理することを特徴とするディジタルデータ再生装置。
【請求項１２】
請求項１０において、前記順序変換回路は、前記補正手段の所定の安定状態を示す位相フラグ信号が生成された時点から同期パターンまでのディジタルデータを、ディジタルデータの入力順序と逆順に並び替えることを特徴とするディジタルデータ再生装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、磁気テープ、磁気ディスク、光ディスクなどの記録媒体を使用するディジタル記録再生装置から記録データの再生を行なうディジタルデータ再生装置（国際特許分類Ｇ１１Ｂ  ２０／１０）に関するものである。
【０００２】
【従来の技術】
近年、情報記録再生装置は大容量化と読み取り精度の向上が求められており、ディジタルデータ再生装置において、ＰＲＭＬ（Partial Response Maximum Likelihood）方式などのディジタル信号処理技術が導入されている。そのディジタル信号処理を行なうために、アナログ再生信号をディジタル再生信号に変換する時の位相制御について、特許文献１（特開平９−２３１５０６号公報）には、アナログ／ディジタル変換器において非同期にサンプルされたディジタル再生信号から、補間を用いてアナログ再生信号に同期したディジタルデータを生成するディジタルタイミングリカバリ（Digital Timing Recovery、以下、ＤＴＲと略す）回路が提案されている。
【０００３】
ここで、記録媒体から読み出された信号から記録データを再生する従来のディジタルデータ再生装置の構成例を図１０に示す。読み取りヘッド１０１によって記録媒体１００から読み出されたアナログ再生信号はアナログ／ディジタル変換器１０２においてアナログ再生信号とは非同期のタイミングでサンプルされ、ディジタル再生信号に変換される。次に、ディジタル再生信号は、補正回路１０３においてディジタルの補正処理が施された後、ＤＴＲ回路１０４に入力される。ＤＴＲ回路１０４によって生成されたディジタルデータは検出器１０５に入力され、記録データの再生処理が行なわれる。
【０００４】
このとき、再生装置においてオフトラックが発生するとアナログ再生信号の振幅が小さくなるため、位相同期を維持することは困難になり、位相制御が不安定なことに起因するデータ再生エラーが発生する。その後、再生装置において再びオントラックしてアナログ再生信号の振幅が大きくなると、位相制御が開始され、一定の制御遅延を費やした後に再び位相制御が安定して、位相同期が行なわれる。
【０００５】
又、特許文献２（特開平１０−６４１７６号公報）には、磁気ヘッドのオフトラックを検出するオフトラック検出回路とホストシステムからの書き込みデータを格納するデータバッファメモリとを有し、データ書き込み中にオフトラック検出回路でオフトラックが検出されるとデータ書き込み終了後、当該オフトラックが生じたセクタからデータを読み出し、この読み出しデータとデータバッファメモリに格納されている書き込みデータとを比較して所定のデータ処理を行うことが記載されている。
【０００６】
また、入力データの欠落があると、データ欠落後、入力データ信号自体に欠陥がなくても、位相同期応答が不安定から安定になるまでの期間、データエラーとなる。復号データエラーの発生時、復号データエラーとなる期間を短縮するため、位相同期応答の不安定な期間を位相同期信号回路への入力信号と逆順にサンプリングデータを処理する方法が特許文献３（特開２０００−４８４９０号公報）に記載されているが、本発明とは、信号データの検出方法及び制御方法が異なっている。
【０００７】
【特許文献１】
特開平９−２３１５０６号公報
【特許文献２】
特開平１０−６４１７６号公報
【特許文献３】
特開２０００−４８４９０号公報
【０００８】
【発明が解決しようとする課題】
しかしながら、上記従来のディジタルデータ再生装置においては、位相制御が開始されてから位相同期が行なわれるまでの間は、本来はデータ再生が可能な状態のアナログ再生信号が入力されているにも関わらず、位相制御が不安定なため、データ再生エラーとなってしまう。それは、トラックの先頭からデータ再生を行なう時には、位相制御のための領域が用意されているが、トラックの途中で位相制御を行なう場合には、必ずしも位相制御のための領域が用意されているとは限らず、データ領域を用いて制御引き込みを行なうことになるためである。
【０００９】
近年は、記憶容量の大容量化を実現するために、記録媒体のトラックピッチはますます狭くなって来ている。この狭トラックの記録媒体に対して正確に記録再生を行なうには、非常に精密な記録再生装置のメカ精度が要求されるが、その実現は段々と困難になりつつある。特に、可換媒体を利用した記録再生装置では、装置ごとのメカ精度のばらつきの影響を受けてしまう。そのため、正常に記録されたトラックを再生する時のトラッキングが不安定になり、オフトラックが発生してしまったり、逆に、トラック書き込み時にトラック曲がりなどを生じてしまい、トラッキングは正常であってもトラックの途中でオフトラックが発生するなど、トラッキング外れが頻繁に起こり得る。それにより、データ再生エラーが頻発し、エラー訂正を行なってもカバーしきれない場合が発生する。
【００１０】
本発明は、上記の問題を解決するためになされたものであり、制御遅延のためにデータエラーとなった部分を再生するディジタルデータ再生装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記課題を解決するために、本発明のディジタルデータ再生装置は、記録媒体からデータの読み出しを行うディジタルデータ再生装置であって、前記記録媒体から読み取りヘッドにより読み取られた再生信号をディジタルデータに変換するＡ／Ｄ変換手段と、前記ディジタルデータを記憶する記憶手段と、前記ディジタルデータの位相を制御し、位相同期状態を示す位相フラグ信号を生成する位相制御回路と、前記読み取りヘッドの前記記録媒体上の記録トラックからのオフトラックを検出しオフトラックフラグ信号を生成するオフトラック検出手段とを備え、前記記憶手段は、前記オフトラック検出手段で生成されるオフトラックフラグ信号と前記位相制御回路で生成される位相フラグ信号とに基づき、前記オフトラック検出手段が、オフトラック状態からオントラック状態へ遷移した検出時点から前記位相制御回路の安定状態を示す位相フラグ信号が出力された時点の間、前記ディジタルデータを記憶することを特徴としたものである。
【００１２】
また、本発明は、記録媒体からデータの読み出しを行うディジタルデータ再生装置であって、前記記録媒体から読み取りヘッドにより読み取られた再生信号をディジタルデータに変換するＡ／Ｄ変換手段と、前記ディジタルデータを記憶する記憶手段と、前記読み取りヘッドの前記記録媒体上の記録トラックからのオフトラックを検出し、オフトラックフラグ信号を生成するオフトラック検出手段と、前記ディジタルデータの補正処理に用いる補正値と補正処理の所定の位相同期状態を示す位相フラグ信号を生成する補正手段と、前記補正値を格納するレジスタと、前記記憶手段から読み出したディジタルデータを前記レジスタに格納された補正値を前記補正手段の初期値として用いて補正し、その補正されたディジタルデータを時間的に逆順に並び替える順序変換回路とを備え、前記記憶手段は、前記オフトラック検出手段で生成されるオフトラックフラグ信号と前記補正手段で生成される位相フラグ信号とに基づき、前記オフトラック検出手段が、オフトラック状態からオントラック状態へ遷移した検出時点から前記位相制御回路の安定状態を示す位相フラグ信号が出力された時点の間、前記ディジタルデータを記憶することを特徴としたものである。
【００１３】
また、本発明は、記録媒体からデータの読み出しを行うディジタルデータ再生装置であって、記録媒体から読み取りヘッドにより読み取られた再生信号をディジタルデータに変換するＡ／Ｄ変換手段と、前記Ａ／Ｄ変換手段から直接出力されるディジタルデータの補正処理に用いる補正値と補正処理の位相同期状態を示す位相フラグ信号を生成する第１の補正手段と、前記補正値を格納するレジスタと、前記Ａ／Ｄ手段にて変換されたディジタルデータを記憶する記憶手段と、前記記憶手段に記憶されたディジタルデータの補正処理を行う第２の補正手段と、前記第２の補正手段の出力信号を時間的に逆順に並び替える順序変換回路と、前記読み取りヘッドの前記記録媒体上の記録トラックからのオフトラックを検出するオフトラック検出手段とを有し、前記記憶手段は、前記オフトラック検出手段が、オフトラック状態からオントラック状態へ遷移した検出時点から前記第１の補正手段の動作が所定の安定状態を示す前記位相フラグ信号を検出した時点までの間記憶し、その記憶動作後、前記記憶手段に記憶されたディジタルデータが記憶された順序と逆順に読み出されて前記補正値を用いて補正され、前記順序変換回路にて前記補正されたディジタルデータを逆順に並び替えられることを特徴としたものである。
【００１４】
また、本発明は、記録媒体からデータの読み出しを行うディジタルデータ再生装置であって、前記記録媒体を順方向再生と逆方向再生を行うために、前記記録媒体と読み取りヘッドを制御する再生制御手段と、前記記録媒体から前記読み取りヘッドにより読み取られた再生信号をディジタルデータに変換するＡ／Ｄ変換手段と、前記読み取りヘッドの前記記録媒体上の記録トラックからのオフトラックを検出するオフトラック検出手段と、前記ディジタルデータの補正処理を行う補正手段と、前記補正手段の補正値を格納するレジスタと、前記補正手段からの出力信号のディジタルデータの時間的順序を逆順に並び替える順序変換回路とを有し、前記記録トラックの順方向データ再生時、前記オフトラック検出手段が、オフトラック状態からオントラック状態へ遷移した検出時点から前記補正手段が所定の安定状態を検出すると、前記補正回路の安定状態時の補正値を前記レジスタに格納し、当該トラックの順方向再生の終了後、前記再生制御回路が当該トラックの逆方向データ再生を前記レジスタに格納された補正値を前記補正手段の初期値として用いて行い、その逆方向再生時に得られたデータを前記順序変換回路により逆順に並び替えられることを特徴としたものである。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しながら説明する。なお、ここで示す実施の形態はあくまでも一例であって、必ずしもこの実施の形態に限定されるものではない。
（実施の形態１）
以下に、本発明の実施の形態１について、図１と図５から図８を参照して説明する。図１は、本実施の形態１によるディジタルデータ再生装置の構成を示すブロック図である。
【００１７】
図１において、読み取りヘッド２は、記録媒体１からアナログ再生信号を読み出し、アナログ／ディジタル変換器３に出力する。アナログ／ディジタル変換器３は、上記アナログ再生信号とは非同期のサンプリングクロック（図示せず）によって上記アナログ再生信号をサンプリングし、ディジタル再生信号に変換し、メモリ４とオフトラック検出器５とセレクタ６に出力するものである。
メモリ４は、マイコン７から記憶命令が与えられた時に上記アナログ／ディジタル変換器３より出力されたディジタル再生信号を記憶し、マイコン７から読み出し命令が与えられた時、上記記憶したディジタル再生信号を記憶した順番とは逆に出力するものである。
【００１８】
例えば、Ｎ個の入力信号が ｍ（０）、ｍ（１）、・・・、ｍ（Ｎ−１）の順に記憶された場合、出力はｍ（Ｎ−１）、・・・、ｍ（１）、ｍ（０）の順となる。
【００１９】
オフトラック検出器５は、上記アナログ／ディジタル変換器３の出力であるディジタル再生信号を用いてオフトラック状態を検出し、検出結果をオフトラックフラグとしてマイコン７に出力する。このオフトラックの検出方法としては、上記ディジタル再生信号の振幅を所定のしきい値と比較し、しきい値よりも小さい状態が続いたとき、読み取りヘッド２がオフトラックしていると判定する。なお、オフトラック検出器５から出力されるオフトラックフラグは、オフトラックの時は“１”、オントラックの時は“０”となる。
【００２０】
特に、記録媒体１が磁気テープの場合には、通常アジマス記録が採用されており、トラックのずれを敏感に検出することができる。そして、記録トラック幅に対し、読み取りヘッド２が幅広である場合には、トラックがヘッド上にオンしている限り、読み取りヘッド２がずれてもデータ再生信号の振幅の減少が少なく、あまり問題とならないが、記録密度が上がり、ヘッド幅がトラック幅と同等或いはそれ以下の幅の狭いヘッドになった場合に、オフトラック状態のデータ処理が問題となってくる。トラッキング誤差は、通常各トラックの先頭と末尾でのみ検出され、途中では、トラッキングは固定で動作する構成となっており、途中でのトラッキング曲がりなどに対してより有効な再生処理が得られる。又、アジマス記録されている場合、隣接トラックの影響を受けることがほとんどなく磁気テープのオフトラック状態の検出が正確にできる。
【００２１】
セレクタ６は、マイコン７の出力である切替信号に基づいてアナログ／ディジタル変換器３の出力あるいはメモリ４の出力を選択し、直流（Direct Current、以下ＤＣと略す）制御回路８に出力する。なお、切替信号が“０”の場合、アナログ／ディジタル変換器３から出力されるディジタル再生信号を選択し、切替信号が“１”の場合、メモリ４から出力されるディジタル再生信号を選択する。
【００２２】
マイコン７は、各種命令を発行して装置全体を制御するものであり、オフトラック検出器５の出力であるオフトラックフラグと、ディジタルタイミングリカバリ（Digital Timinng Recovery、以下ＤＴＲと略す）回路１１の出力である位相フラグとに基づいて切替信号をセレクタ６及びセレクタ１３に出力する。なお、マイコン７は、オフトラック検出器５から出力されたオフトラックフラグが“０”の場合、切替信号を“０”に設定し、オフトラックフラグが“１”の場合は切替信号を“１”に設定してセレクタ６及びセレクタ１３に出力する。また、マイコン７は、オフトラック検出器５がオントラック状態を検出した場合（オフトラックフラグが“０”）、上記アナログ／ディジタル変換器３から出力されたディジタル再生信号の再生処理を行ない、オフトラック状態を検出した場合（オフトラックフラグが“１”）、上記メモリ４に記憶されたディジタル再生信号の再生処理を行なうように制御する。
【００２３】
ＤＣ制御回路８は、セレクタ６により選択されたディジタル再生信号のＤＣ成分を除去してＤＣ補正値をレジスタ９に出力し、ＤＣ成分を除去したディジタル再生信号は振幅制御回路１０に出力する。
【００２４】
ここで、ＤＣ制御回路８について図５を用いてさらに詳細に説明する。図５はＤＣ制御回路８の構成を示すブロック図である。
【００２５】
図５において、ＤＣ制御回路８は、加算器５１とＤＣ補正値生成回路５２から構成される。ＤＣ補正値生成回路５２は、加算器５１の出力信号からＤＣ成分を検出し、ＤＣ補正値を生成し、レジスタ９及び加算器５１に出力する。次に、加算器５１は、ＤＣ補正値を入力信号に加算し、ＤＣ成分の除去を行ない振幅制御回路１０へ出力する。なお、ＤＣ制御回路８のＤＣ制御処理開始のタイミングはマイコン７によって制御され、ＤＣ制御開始時のＤＣ補正値には、レジスタ９が出力する初期値が用いられる。
【００２６】
レジスタ９は、マイコン７から格納の命令が与えられた時に、ＤＣ制御回路８から出力されたＤＣ補正値と、振幅制御回路１０から出力された振幅補正値と、ＤＴＲ回路１１から出力された周波数補正値とを格納する。そして、格納した値をＤＣ制御回路８と振幅制御回路１０とＤＴＲ回路１１に出力する。
振幅制御回路１０は、ＤＣ制御回路８の出力信号の振幅変動を補正して振幅補正値をレジスタ９に出力し、振幅変動を補正したディジタル再生信号をＤＴＲ回路１１に出力する。
【００２７】
ここで、振幅制御回路１０について図６を用いてさらに詳細に説明する。図６は、振幅制御回路１０の構成を示すブロック図である。
【００２８】
図６において、振幅制御回路１０は、乗算器６１と極性判定器６２と振幅補正値生成回路６３とセレクタ６４で構成される。振幅補正値生成回路６３は、乗算器６１の出力信号の振幅レベルを検出し、乗算器６１の出力信号の振幅レベルと目標レベルの差を求める。さらに、振幅補正値回路６３は、乗算器６１の出力信号の正側と負側の振幅レベルとを比較し、上下非対称が存在する場合には正側と負側のそれぞれ別々に振幅補正が行なえるように、正側の振幅補正値と負側の振幅補正値を生成し、セレクタ６４及びレジスタ９に出力する。極性判定器６２は、入力信号の極性を判定し、セレクタ６４に出力する。セレクタ６４は、極性判定器６２の判定結果に基づいて正側の振幅補正値あるいは負側の振幅補正値を選択し、乗算器６１に出力する。乗算器６１は、振幅補正値を入力信号に乗算して振幅制御を行ない、振幅補正値生成回路６３及びＤＴＲ回路１１に出力する。なお、振幅制御回路１０の制御開始のタイミングはマイコン７によって制御され、振幅制御開始時の正側の振幅補正値と負側の振幅補正値には、レジスタ９が出力する初期値が用いられる。
【００２９】
ＤＴＲ回路１１は、振幅制御回路１０の出力信号の周波数と位相の制御を行なう。そして、周波数補正値はレジスタ９に出力し、位相同期情報は位相フラグとしてマイコン７に出力し、位相制御したディジタル再生信号は順序変換回路１２及びセレクタ１３に出力する。
【００３０】
ここで、ＤＴＲ回路１１について図７を用いてさらに詳細に説明する。図７はＤＴＲ回路１１の構成を示すブロック図である。
【００３１】
図７において、ＤＴＲ回路１１は、ＦＩＲフィルタ７１と係数選択器７２と位相誤差検出器７３とループフィルタ７４と位相判定器７５と位相同期判定器７６とを備えたものである。
【００３２】
ＦＩＲフィルタ７１は、振幅制御回路１０から出力された信号と、係数選択器７２の出力である補間係数との畳み込み演算を行ない、位相誤差検出器７３とセレクタ７及び順序変換回路１２へ出力する。位相誤差検出器７３は、ＦＩＲフィルタ７１の出力信号から、上記ディジタル再生信号と所定のサンプルポイントとの振幅値に対応する基準位相との位相誤差を検出し、その検出された位相誤差を位相同期判定器７６及びループフィルタ７４へ出力する。ループフィルタ７４は、位相誤差検出器７３の出力である位相誤差から、周波数補正値を生成し、位相判定器７５及びレジスタ９に周波数補正値を出力する。位相判定器７５はループフィルタ７４の出力である周波数補正値から、１クロックごとの位相補正量である位相補正値を決定し、係数選択器７２に出力する。係数選択器７２は、補間係数テーブルを有し、この補間係数テーブルから、位相判定器７５の出力である位相補正量に対応する補間係数の組を選択し、ＦＩＲフィルタ７１に出力する。
【００３３】
即ち、パーシャルレスポンス方式（ＰＲＭＬ方式）においては、非同期にサンプリングされたデータから同期した所望のサンプルデータを補間により生成する。具体的には、ＰＲＭＬ方式におけるゼロクロスポイントのサンプルデータの振幅を検出し、その振幅に対応する位相の変移の傾きが周波数のずれを表すので、その傾きを所定の値にするためにＦＩＲフィルタ７１で補間（位相回転）していく。
【００３４】
補間係数テーブルとは、位相補正量と補間係数を対応させて係数選択器７２内に格納されているものであり、補間係数をＣｎとし、位相補正量をτとすると、補間係数Ｃｎは（数１）式から求められる。
Ｃｎ（τ）＝（ｓｉｎ（π×（ｎT−τ）））／（π×（ｎT−τ））…（数１）
（ただし、ｎ＝０、１、２、．．．）
このように、（数１）式を用いて、位相補正量ごとに各タップの係数を求め、補間係数テーブルを作成している。
【００３５】
位相同期判定器７６は、位相誤差検出器７３の出力である位相誤差から位相同期の判定を行ない、位相制御が安定している時は位相フラグを“１”に、位相制御が不安定な時には位相フラグを“０”にしてマイコン７に出力する。すなわち、ＤＣ制御と振幅制御を受けたディジタル再生信号が、その再生信号中の（同期部分の）位相と所定の基準信号との位相がロックしているとき、位相フラグが“１”になる。  なお、ＤＴＲ回路１１の位相制御開始のタイミングはマイコン７によって制御され、位相制御開始時の周波数補正値には、レジスタ９が出力する初期値が用いられる。
【００３６】
以上のように、ディジタル再生信号の補正手段として、ＤＣ制御回路、振幅制御回路、ＤＴＲ回路を含み、それらの補正制御処理であるＤＣ制御と振幅制御とＤＴＲでの位相制御を行い、補正制御の安定状態の補正値をレジスタ９に格納する。順序変換回路１２は、ＤＴＲ回路１１の出力信号の順序を時間的に逆になるよう並び替えし、セレクタ１３に出力する。セレクタ１３は、マイコン７から出力された切替信号に基づいてＤＴＲ回路１１の出力信号あるいは順序変換回路１２の出力信号を選択し、データ検出部１４に出力する。
【００３７】
なお、セレクタ１３は、切替信号が“０”の場合（オフトラックフラグが“０”の場合）、ＤＴＲ回路１１の出力信号を選択し、切替信号が“１”の場合（オフトラックフラグが“１”の場合）、順序変換回路１２の出力信号を選択する。データ検出部１４は、セレクタ１３により選択されたディジタル再生信号を２値化した後、次段へ出力する。
【００３８】
以上のように構成されたディジタルデータ再生装置の動作について説明する。通常、アナログ／ディジタル変換器３から出力されたディジタル再生信号の再生処理を行なうとき、切替信号は“０”に設定され、ＤＣ制御回路８と振幅制御回路１０とＤＴＲ回路１１とデータ検出器１４とを用いて、上記アナログ／ディジタル変換器３の出力であるディジタル再生信号から記録データが検出される。一方、メモリ４に記憶されたディジタル再生信号の再生処理を行なうとき、切替信号は“１”に設定され、ＤＣ制御回路８と振幅制御回路１０とＤＴＲ回路１１と順序変換回路１２とデータ検出器１４とを用いて、上記メモリ４に記憶されたディジタルデータ再生信号から記録データが検出される。
【００３９】
次に、ディジタル再生信号のメモリ４への記憶動作について説明する。
マイコン７は、オフトラック検出器５から出力されたオフトラックフラグが“１”から“０”に変化したとき、つまり、読み取りヘッド２のトラック状態がオフトラック状態からオントラック状態に変化したとき、マイコン７からメモリ４へ記録命令が発行され、上記アナログ／ディジタル変換器３から出力されたディジタル再生信号は、メモリ４に記録される。次にＤＴＲ回路１１から出力される位相フラグが“０”から“１”に変化したとき、つまり、ＤＣ制御と振幅制御と位相制御の各制御が安定したとき、マイコン７からメモリ４への記録動作の停止命令が発行され、上記メモリ４への記憶動作が停止する。その後、オフトラックフラグが“０”から“１”に変化したとき、つまり、読み取りヘッド２のトラック状態がオントラック状態からオフトラック状態に変化したとき、マイコン７からメモリ４へ読み出し命令が発行され、上記メモリ４に記憶されているディジタル再生信号は、メモリ４から読み出され、セレクタ６へ出力される。
【００４０】
次に、メモリ４に記憶されたディジタル再生信号の再生処理について説明する。メモリ４に記憶されたディジタル再生信号は、記憶された順番とは逆の順番にメモリ４から出力される。従って、ＤＣ制御回路８と振幅制御回路１０とＤＴＲ回路１１に入力される信号は、アナログ／ディジタル変換器３から出力されるディジタル再生信号の順番とは時間的に逆の信号になる。つまり、ＤＣ制御回路８と振幅制御回路１０とＤＴＲ回路１１においては、アナログ／ディジタル変換器３から出力されるディジタル再生信号を制御処理する場合とは時間的に逆向きに制御処理が行われる。そのため、ＤＴＲ回路１１の出力信号は、アナログ／ディジタル変換器３から出力されたディジタル再生信号を処理する場合と時間的には逆の位相同期した信号となる。このＤＴＲ回路１１の出力信号は、順序変換回路１２にて、アナログ／ディジタル変換器３のディジタル再生信号を再生する順番と時間的に同じ順番になるよう順序変換され、セレクタ１３を介してデータ検出器１４に入力され、記録データの検出が行なわれる。
【００４１】
なお、ＤＣ制御回路８と振幅制御回路１０は信号の振幅方向にのみ依存して制御を行なっているため、入力信号が時間的に逆であっても、回路構成を変更する必要はない。ＤＴＲ回路１１についても、周波数補正の向きが同じであることと、ＤＴＲ回路１１がナイキスト補間を行なうが、係数選択器７２内の補間係数テーブルの補間係数が、位相の進みと遅れに対して逆向きに対称になっていることから、回路の構成を変更せずに、位相制御を行なうことが出来る。
【００４２】
次に、メモリ４に記憶された信号の再生処理においてＤＣ制御回路８と振幅制御回路１０とＤＴＲ回路１１が制御を開始する時の初期値設定について説明する。オフトラックフラグが“１”から“０”に変化した後で位相フラグが“０”から“１”に変化した時に、マイコン７から補正値の格納命令が出力され、レジスタ９にＤＣ制御回路８と振幅制御回路１０とＤＴＲ回路１１の補正値が格納される。次にメモリ４に記憶されたディジタル再生信号の再生処理を開始する時は、レジスタ９に格納された制御情報である補正値を用いて位相フラグが“０”から“１”に変化した時のディジタル再生信号から制御を行なうため、制御が安定するまでの遅延時間をなくして、再生処理を行うことができる。
【００４３】
上述の処理によって、上記ディジタル再生信号の再生処理では、ＤＣ制御と振幅制御と位相制御を開始した後制御が安定するまでのデータエラーとなる領域を、制御が安定した時の制御情報を用いて、逆順に再生処理することができる。即ち、制御が安定した所から制御を開始した所（オフトラック状態からオントラック状態への遷移を検出した時点）まで時間的に逆順に再生処理を行ない、記録データの検出を行なうことが出来る。
【００４４】
次に、図８を用いて具体的な記録データの再生動作について説明する。図８において、（ａ）は書き込み時にトラック曲がりが発生したトラックの一例であり、（ｂ）は上記トラックを再生したときのアナログ再生信号のエンベロープ、（ｃ）はオフトラックフラグを示すものである。
【００４５】
時刻Ａ〜Ｂまでは、オフトラック検出器５によりオフトラックであることが検出され、オフトラックフラグ“１”がマイコン７に出力され、切替信号は“１”に設定される。このとき、トラックからのデータ読み始めからオフトラックしているため、再生処理は行われない。
【００４６】
時刻Ｂのとき、トラックはオフトラックからオントラックに変化するため、オフトラック検出器５から出力されるオフトラックフラグは“１”から“０”に変化する。そして、マイコン７により切替信号は“０”に設定され、上記ディジタル再生信号の再生処理を開始する。このとき、ＤＣ制御回路８と振幅制御回路１０とＤＴＲ回路１１は各制御処理を開始すると同時に、メモリ４への上記ディジタル再生信号の記憶を開始する。
【００４７】
時刻Ｃのとき、ＤＣ制御回路８と振幅制御回路１０とＤＴＲ回路１１の各制御処理が安定し、ＤＴＲ回路１１から出力される位相フラグが“０”から“１”に変化する。このとき、上記ディジタル再生信号のメモリ４への記憶を停止し、ＤＣ制御回路８と振幅制御回路１０とＤＴＲ回路１１の補正値をレジスタ９に、格納する。
【００４８】
時刻Ｄのとき、トラックはオントラックからオフトラックに変化するため、オフトラック検出器５から出力されるオフトラックフラグが“０”から“１”に変化する。このとき、時刻Ｂから時刻Ｃまでの間に記憶・BR>オていたディジタル再生信号がメモリ４から出力され、マイコン７では切替信号を“１”に設定して、メモリ４に記憶されたディジタル再生信号の再生処理を行なう。
【００４９】
このように、上記アナログ／ディジタル変換器３から出力されたディジタル再生信号の再生処理では、時刻Ｂから時刻Ｃまではデータエラーとなり、時刻Ｃから時刻Ｄまでの記録データが検出される。一方、メモリ４に記憶されたディジタル再生信号の再生処理では、時刻Ｂから時刻Ｃまでの記録データが検出される。最終的にはオフトラック検出器５でオントラックと判定された時刻Ｂから時刻Ｄまでの記録データが再生される。即ち、通常の再生処理では、制御遅延のためにデータエラーとなる時刻Ｂから時刻Ｃまでの領域の記録データを有効にすることができる。
【００５０】
このような本実施の形態１によるディジタルデータ再生装置では、上述した制御遅延のためにデータエラーとなるデータ領域の信号をメモリに記憶し、記憶した信号の再生処理をオフトラック状態が発生した時に行なうようにしたので、トラックピッチが狭いためにトラッキング外れが頻発するような場合や、ノントラッキング再生のような隣接トラックを含む再生が起こるような場合に、連続データ再生動作（ストリーミング動作）を妨げることなく、制御遅延によるデータエラー領域の再生処理を行なうことができる。
【００５１】
ノントラッキング方式では、トラックごとに、所定のトラック位置でトラッキング合わせをした後は、固定トラッキングで再生していく方式であり、ヘッドが隣接のトラックの影響を受ける再生が生じるが、上述したオフトラック検出を利用して、制御遅延によりデータエラーとなる領域のデータ再生が可能となる。特に、アジマス記録方式のテープの場合、アジマス角の異なるヘッドを近接して配置して、ほぼ同じトラック上を異なるアジマス角を有するヘッドがノントラッキング再生で移動して信号を再生する際に、隣接トラックの影響をほとんど受けることなくオフトラック状態の検出ができ、データの高記録密度化に対応することができる。
【００５２】
また、ディスクの場合にも、同様にノントラッキング方式が採用できることは、もちろんである。
（実施の形態２）
以下に、本発明の実施の形態２について、図２を参照して説明する。上記実施の形態１によるディジタルデータ再生装置の構成との違いは、セレクタ６とセレクタ１３を省いた点と、ＤＣ制御回路２１と振幅制御回路２２とＤＴＲ回路２３とを設けた点である。
【００５３】
図２は、本実施の形態２によるディジタルデータ再生装置の構成を示すブロック図であり、図１と同一または相当する構成要素は同じ符号を付加し、説明を省略する。なお、ＤＣ制御回路８とＤＣ制御回路２１、振幅制御回路１０と振幅制御回路２２、ＤＴＲ回路１１とＤＴＲ回路２３は同じ構成であるので、説明を省略する。
【００５４】
図２において、アナログ／ディジタル変換器３から出力されたディジタル再生信号は、ＤＣ制御回路８と振幅制御回路１０とＤＴＲ回路１１とデータ検出部１４を用いて記録データの検出が行なわれる。オフトラックフラグが“１”から“０”に変化した時に、マイコン７からメモリ４に対する記憶命令が発行され、メモリ４に上記ディジタル再生信号の記憶を開始させる。次に、ＤＴＲ回路１１が出力する位相フラグが“０”から“１”に変化した時に、マイコン７からメモリ４からの読み出し命令が発行されるが、それに先立って、上記ディジタル再生信号のメモリ４への記憶を停止させ、マイコン７から補正値の格納命令が発行され、レジスタ９にＤＣ制御回路８と振幅制御回路１０とＤＴＲ回路１１の各補正値を格納させる。そして、続けて記憶したディジタル再生信号がメモリ４から読み出されＤＣ制御回路２１に出力される。
【００５５】
即ち、位相フラグが“０”から“１”に変化すると、まず、メモリ４の記憶動作を停止し、補正手段のそれぞれの補正値をレジスタ９に格納する。そして、レジスタ９に格納されている補正値を利用してメモリ４の読み出し動作を開始する。
【００５６】
ＤＣ制御回路２１と振幅制御回路２２とＤＴＲ回路２３では、レジスタ９から出力される補正値を用いて各制御処理を開始する。なお、上記実施の形態１と同様に、メモリ４に記憶されたディジタル再生信号は逆順に出力され、ＤＣ制御回路２１と振幅制御回路２２とＤＴＲ回路２３で処理された後、順序変換回路１２で順序が戻され、データ検出部１４に入力されて記録データの検出が行なわれる。
【００５７】
上述の処理によって、Ａ／Ｄ変換器３からの直接のディジタル再生信号の再生処理を行ないつつ、メモリ４に記憶された信号の再生処理を行なうことができる。従って、上記Ａ／Ｄ変喚器３からの直接のディジタル再生信号の再生処理では、ＤＣ制御と振幅制御と位相制御を開始した後、制御が安定するまではデータエラーとなる領域を、制御が安定した時の制御情報を用いて、制御が安定した所から制御を開始した所まで逆順に再生処理を行ない、記録データの検出を行なうことが出来る。
【００５８】
このような本実施の形態２によるディジタルデータ再生装置では、ディジタル再生信号の再生処理と、ディジタル再生信号の再生処理で制御遅延のためにデータエラーとなった領域の再生処理を並行して行なうようにしたので、トラックピッチが狭いためにトラッキング外れが頻発するような場合や、ノントラッキング再生のようなトラックをまたぐ再生を行なう場合に、連続データ再生動作（ストリーミング動作）を妨げることなく、制御遅延によるデータエラー領域の再処理を行なうことができる。
（実施の形態３）
以下に、本発明の実施の形態３について、図３と図８を用いて説明する。
上記実施の形態１によるディジタルデータ再生装置の構成と異なる点は、アナログ／ディジタル変換器３の出力信号を記憶するメモリ４とアナログ／ディジタル変換器３の出力信号とメモリ４の出力信号の選択を行なうセレクタ６を省いた点と、記録媒体１のトラックを逆方向からも再生することが出来る再生制御回路３１を設けた点である。
【００５９】
図３は本実施の形態３によるディジタルデータ再生装置の構成を示すブロック図である。図３において、図１と同一または相当する構成要素については同じ符号を付加し、説明を省略する。
【００６０】
図３において、再生制御回路３１はマイコン７が指定する記録媒体１上のトラックを、順方向と逆方向の両方向からデータ再生を行なうように記録媒体１と読み取りヘッド２を制御する。
【００６１】
以上のように構成されたディジタルデータ再生装置の動作について説明する。通常は、記録媒体１のトラックは順方向に読み出されて、アナログ／ディジタル変換器３によってディジタル再生信号に変換される。マイコン７は切替信号を“０”に設定して、上記ディジタル再生信号はＤＣ制御回路８と振幅制御回路１０とＤＴＲ回路１１とデータ検出部１４を用いて記録データが検出される。
上述したデータ再生処理を行なっているときに、オフトラックフラグが“１”から“０”に変化すると、マイコン７はそのトラックを逆方向から再生することを決定する。そしてマイコン７は、オフトラックフラグが“１”から“０”に変化した後位相フラグが“０”から“１”に変化した時にレジスタ９にＤＣ制御回路８と振幅制御回路１０とＤＴＲ回路１１の補正値を格納させる。上記トラックの再生が終わると、マイコン７は再生制御回路３１に上記トラックを逆方向から再生させる。同時にマイコン７は切替信号を“１”に設定して、逆方向再生されたディジタル再生信号からＤＣ制御回路８と振幅制御回路１０とＤＴＲ回路１１と順序変換回路１２とデータ検出部１４を用いて記録データの検出を行なう。
【００６２】
ここで、トラックから逆方向再生されたディジタル再生信号をＤＣ制御回路８と振幅制御回路１０とＤＴＲ回路１１と順序変換回路を用いて処理する手順は、実施の形態１で説明した、メモリ４に記憶された信号を処理する手順と同様である。
【００６３】
図８に示したトラックを再生する場合、通常のデータ再生では図８（ｃ）の時刻Ａから順にアナログ／ディジタル変換器３に入力され、記録データの検出が行なわれる。時刻Ｂでオフトラックフラグが“１”から“０”に変化しているため、マイコン７は逆順のデータ再生を行なうことを決定し、時刻Ｃで位相フラグが“０”から“１”に変化した時、レジスタ９に補正値の格納をさせる。そして、トラックの再生が終了した後、マイコン７は切替信号を“１”に設定し、さらに再生制御回路３１にトラックの逆方向の再生を開始させる。トラックを逆方向に再生すると、図８（ｃ）の時刻Ｅから時刻Ａに向かってアナログ／ディジタル変換器３に入力され、記録データの検出が行なわれる。通常のデータ再生では、時刻Ｃから時刻Ｄまでの記録データが検出され、逆方向の再生では時刻Ｄから後の制御が安定した所から時刻Ｂまでの記録データが検出される。最終的には順方向と逆方向の２度のデータ再生によって、時刻Ｂから時刻Ｄまでの記録データが再生される。
【００６４】
即ち、順方向再生時の補正回路の安定した状態の格納された補正値をレジスタ９より読み出して、それらを使用して時刻ＣからＢまで間の信号を逆方向再生して、有効な再生データを得ることができる。
【００６５】
このような本実施の形態３によるディジタルデータ再生装置では、トラックを順方向からデータ再生する処理と逆方向からデータ再生する処理を行なうので、トラックピッチが狭いためにトラッキング外れが頻発するような場合や、ノントラッキング再生のようなトラックをまたぐ再生を行なう場合に、上に説明した時刻Ｂから時刻Ｃまでの再生ディジタルデータを記憶するメモリ手段を用いることなく、制御遅延によるデータエラー領域の再処理を行なうことができる。
（実施の形態４）
以下に本発明の実施の形態４にかかるディジタルデータ再生装置について、図４と図９を用いて、順序変換路４の構成とディジタルデータ再生信号中の同期パターンを利用した再生処理について説明する。
【００６６】
図４は順序変換回路１２の構成を示すブロック図であり、順序変換回路１２は、レベル検出器４１とパターン判定器４２とメモリ４３とを備えたものである。
【００６７】
図４において、レベル検出器４１は、順序変換回路１２に入力された入力信号（ＤＴＲ回路から出力された信号）を所定のしきい値を用いてレベル検出を行ない、２値データに変換する。パターン判定器４２は、レベル検出器４１から出力された２値データ系列から同期パターンに一致するパターンを検索し、ＳＹＮＣフラグとしてメモリ４３に出力する。なお、ＳＹＮＣフラグは同期パターンが検出された時に“１”となり、それ以外は“０”である。つまり、同期パターンを検出するとＳＮＣフラグ（即ち、同期フラグ信号）を出力する。また、パターン判定器４２に入力される２値データ系列は記録データとは時間的に逆順になっているので、逆順に入力される同期パターンを検索して判定できるように構成される。メモリ４３は、図１で示したメモリ４とほぼ同様の構成であるが、その記憶動作は、オフトラックフラグ信号と、位相フラグ信号とＳＹＮＣフラグ信号の制御信号で制御される。
【００６８】
以上のように構成された順序変換回路１２の動作について説明する。順序変換回路１２に入力された入力信号は、メモリ４３とレベル検出器４１に入力される。メモリ４３に入力された入力信号は、記憶される。また、レベル検出器４１に入力された入力信号は２値化され、パターン判定器４２に入力され、同期パターンの検出が行なわれる。そして、パターン判定器４２において同期パターンが検出されると、ＳＹＮＣフラグが“１”になり、メモリ４３に記憶された信号は入力された順番とは逆順に出力される。
【００６９】
順序変換回路１２への処理すべきディジタルデータ量を知るために、メモリ４に記憶されるデータ量をサンプリングクロックをカウントして判定することができる。そして、制御遅延により生じるデータエラー量のブロック数に対応するディジタルデータの同期パターン部の数を知ることができる。そしてメモリ４３には、時刻Ｂから計数された数の同期パターン部までのディジタルデータを記憶し、順序変換して出力する。
【００７０】
上記図４に示した順序変換回路１２を用いたディジタルデータ再生装置の動作について説明する。
【００７１】
例えば、１つのトラックが図９（ａ）に示すように、同期パターンとＤＡＴＡエリアで構成されるブロックが並んだフォーマットであり、即ち、同期信号部分とデータのブロック部分が一体となって有効な記録データを構成している場合を説明する。このようなトラックを再生した時にオフトラックが発生した場合、図９（ｂ）に示すようにオフトラックフラグが時刻Ａで“１”から“０”に変化し、位相フラグが時刻Ｂで、“０”から“１”に変化したとすると、順序変換回路１２には時刻Ｂから順に時刻Ａまでの信号が入力される。ここで、同期パターンを検出してメモリ４３の出力開始を制御した場合には、時刻Ｂから同期パターンまでの必要な領域のみを記憶した後、同期パターンから順に時刻Ｂまでの信号を出力する。これにより、時刻Ａから同期パターンまでの信号を記憶して出力する処理を行なう必要がなくなり、順序変換にかかる時間を短縮することができる。
【００７２】
トラック内に同期パターンとＤＡＴＡエリアが一体となるブロックが複数個から構成されるデータフォーマットにおいて、トラック曲がりが発生していると、周期的にオフトラック状態が発生し、その場合に上述した順序変換処理時間の短縮に有効である。
【００７３】
このような実施の形態４によるディジタルデータ再生装置では、再生信号に含まれる同期パターンを検出して順序変換の範囲を制御するようにするので、制御遅延によるデータエラーの領域の再処理にかかる時間を短縮させることが可能となる。
【００７４】
なお、同期パターンとＤＡＴＡエリアからなるブロックが、ディジタル再生信号の変化状態によっては、オントラック状態となっていても、位相フラグ信号が安定状態を示す”１“に立ち上がるまでの時間が長くなる場合がある。また、順序変換回路１２には、Ａ／Ｄ変換器３からの直接のデータ信号処理時でも同期パターンの検出動作が可能であり、同期パターンが検出されると同期フラグを出力する。従って、ＤＴＲ回路１１からの出力である位相フラグ信号と上述の同期フラグ信号のＯＲ接続をして、どちらか一方が検出されると、前述のメモリ４の記憶を停止して記憶動作を制御する構成も可能で、全体的な再生処理時間の短縮を図ることができる。更に、同期パターンが連続して検出された場合に同期フラグを出力する構成や、その同期フラグと位相フラグ信号とのＯＲ接続として所定の安定状態を検出する構成も可能である。
【００７５】
【発明の効果】
このように、本発明の記載のディジタルデータ再生装置によれば、制御遅延のためにデータエラーとなった領域を再生することができる。
【００７６】
また、オフトラック検出手段の出力信号と位相同期情報とを用いて記憶手段への記憶を制御しているので、メモリーの容量を有効に使用することができる。更に、同期パターンを利用することにより、順序変換回路でのディジタル再生信号を位相フラグ検出時から同期パターン検出時点まで記憶することにより記憶量の減少と処理時間を短縮することができる。
【００７７】
また、順方向再生と逆方向再生制御動作を行うことにより、ディジタル再生信号の記憶手段を省略して、制御遅延によるデータエラーの領域を、逆方向から補正処理を行なうことができる。
【００７８】
更に、所定の安定状態の検出を位相フラグ信号と同期フラグ信号の両信号を用いて制御状態の安定状態を判定し、再生処理時間を短縮することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１によるディジタルデータ再生装置の構成を示すブロック図
【図２】本発明の実施の形態２によるディジタルデータ再生装置の構成を示すブロック図
【図３】本発明の実施の形態３によるディジタルデータ再生装置の構成を示すブロック図
【図４】本発明の実施の形態における順序変換回路の構成を示すブロック図
【図５】本発明の実施の形態における直流制御回路の構成を示すブロック図
【図６】本発明の実施の形態における振幅制御回路の構成を示すブロック図
【図７】本発明の実施の形態におけるディジタルタイミングリカバリ回路の構成を示すブロック図
【図８】本発明の実施の形態における記録トラックの形状と再生信号のエンベロープとの関係の一例を示す図
【図９】本発明の実施の形態における記録データのトラックフォーマットと、オフトラックフラグと位相フラグとの関係の一例を示す図
【図１０】従来のディジタルデータ再生装置の構成例を示すブロック図
【符号の説明】
１、１００  記録媒体
２、１０１  読み取りヘッド
３、１０２  アナログ／ディジタル変換器
４、４３  メモリ
５  オフトラック検出器
６、１３、６４  セレクタ
７  マイコン
８、２１  直流制御回路
９  レジスタ
１０、２２  振幅制御回路
１１、２３，１０４  ディジタルタイミングリカバリ回路
１２  順序変換回路
１４  データ検出部
３１  再生制御回路
４１  レベル検出器
４２  パターン判定器
５１  加算器
５２  直流補正値生成回路
６１  乗算器
６２  極性判定器
６３  振幅補正値生成回路
７１  ＦＩＲフィルタ
７２  係数選択器
７３  位相誤差検出器
７４  ループフィルタ
７５  位相判定器
７６  位相同期判定器
１０３  補正回路
１０４  ディジタルタイミングリカバリ回路
１０５  検出器
【図１】
0004063103.tif 000002
【図２】
0004063103.tif 000003
【図３】
0004063103.tif 000004
【図４】
0004063103.tif 000005
【図５】
0004063103.tif 000006
【図６】
0004063103.tif 000007
【図７】
0004063103.tif 000008
【図８】
0004063103.tif 000009
【図９】
0004063103.tif 000010
【図１０】
0004063103.tif 000011