(57)【特許請求の範囲】
【請求項１】
遊技機の制御を司るＣＰＵと、
所定範囲内でカウント値を変化させるカウンタと、
入賞センサから出力された入賞信号を受けてＣＰＵに作動信号を送る入力処理回路とを備え、
その作動信号を受けたＣＰＵがカウンタを参照して読み出したカウント値に基づいて遊技状態を切り換える遊技機の制御装置において、
その入力処理回路は、
発振器と、
その発振器から出力されたパルスと入賞信号とを受けて、そのパルスが所定状態に遷移したときに作動信号を送るラッチ回路と、
を有し、
入賞信号を受けてから時間的に遅延させた後に、ＣＰＵに作動信号を送ることを特徴とする遊技機の制御装置。
【請求項２】
請求項１に記載の遊技機の制御装置において、
その発振器は、自励発振回路によって構成されていることを特徴とする遊技機の制御装置。
【請求項３】
請求項１に記載の遊技機の制御装置において、
その発振器は、遊技機ごとに異なる周期で発振することを特徴とする遊技機の制御装置。
【請求項４】
請求項１に記載の遊技機の制御装置において、
その発振器は、経時的に異なる周期で発振することを特徴とする遊技機の制御装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は遊技機の制御装置に関し、不正遊技を防止するための技術に関する。
【０００２】
【従来の技術】
パチンコ機やスロットマシン機等の遊技機では、乱数の値によって「当たり」か「はずれ」かを決定している。この乱数の値はカウンタの値（すなわちカウント値）と一致し、所定期間（例えば４ミリ秒間）ごとに所定範囲内で変化させている。すなわち、通常はカウンタ値を１ずつ増やし、カウンタ値が上限値のときはカウンタをクリアして循環させる。例えば、所定範囲を０〜２９９と仮定すると、カウンタ値が０〜２９８のときには１増加させ、カウンタ値が２９９のときには０にクリアする。したがって、カウンタは、遊技機の電源投入時（あるいはリセット時）から定期的に更新し続けることになる。
【０００３】
上記カウント値は、遊技機に設けられている図柄表示器の図柄表示に用いられることが多い。すなわち、図柄変動を開始する始動口に遊技球が入賞すると、その入賞を検知したときのカウント値を読み取る。そして、読み取ったカウント値（以下「読取値」と呼ぶ。）に応じて、その後に図柄表示器に表示する図柄の内容を制御している。
例えば、上記所定範囲のうちで「７」のみが当たりである場合を仮定する。もし、読取値が「７」であれば、図柄表示器に表示させる図柄の内容を「当たり」の態様（具体的には「７７７」等の当たり図柄）で停止するように制御する。また、読取値が「７」以外の値であれば、その値に応じて図柄表示器に表示させる図柄の内容を「はずれ」の態様で停止するように制御する。
【０００４】
ここで、パチンコ機において遊技球が始動口に入賞するタイミング（以下「入賞タイミング」と呼ぶ。）は、遊技盤面に多数配置された障害釘によって遊技球が乱雑に振る舞うために一様でない。したがって、所定期間ごとに更新されるカウンタのカウント値を入賞タイミングで読み取っても、その読取値は結果的にランダムな値になる。
ところが、カウンタは上記所定期間ごとに更新されるため、ある「当たり」が出てから次の「当たり」が出るまでの周期も一定になる。その周期はカウント値が所定範囲を一巡する期間に等しくなり、以下「カウント周期」と呼ぶ。上記所定範囲の例において３００個の値を４ミリ秒ごとに更新すると、カウント周期は１．２秒となる。したがって、一度読取値が当たりの値になったときから１．２秒後に遊技球が始動口に入賞すると、そのときの読取値もまた当たりの値となってしまう。
【０００５】
ところで、一定周期ごとに振動や音等の信号を発生させるいわゆる「体感器」なるものがある。この体感器が発生する信号に従って遊技者が発射装置のオン／オフを行えば、一定周期ごとに遊技球を発射させることができる。
また、体感器によらず、部材の作動パターンによっては、遊技者が上記一定周期を知り得る場合がある。この部材の作動パターンとしては、例えば遊技盤面に設けられているランプの点滅パターン、スピーカから出る効果音、役物の動作パターン等がある。また、部材の作動パターンは、一般にカウンタの１周期とは無関係のタイミングで作動するようになっている。ところが設計や製造上のミス等の原因によってカウンタの１周期と同期して作動すると、遊技者が上記一定周期を知ることが可能になる。この部材の作動パターンに従って遊技者が発射装置のオン／オフを行えば、一定周期ごとに遊技球を発射させることができる。
ただし、上述したとおり、遊技盤面には多数の障害釘が設けられているため、入賞タイミングは必ずしも周期的には発生しない。
【０００６】
【発明が解決しようとする課題】
しかし、カウンタの１周期（上記の例では１．２秒間）ごとに合わせて遊技球を発射すれば、入賞タイミングを周期的に発生させることも可能になる。そのため、始動口への入賞時に「当たり」となる確率を増大させることが可能になる。したがって、体感器等によって遊技すればほぼ確実に「当たり」を発生させることも可能になる。こうした不正遊技は意図的に「当たり」を狙って遊技するものであり、偶然性により「当たり」を狙って遊技する一般の遊技者を考慮すると不公平であり、許されるべきでない。
本発明はこのような点に鑑みてなされたものであり、体感器等の不正手段によって不正遊技を防止する遊技機の制御装置を提供することを目的とする。
【０００７】
本発明は、遊技機の制御を司るＣＰＵと、所定範囲内でカウント値を変化させるカウンタと、入賞センサから出力された入賞信号を受けてＣＰＵに作動信号を送る入力処理回路とを備え、その作動信号を受けたＣＰＵがカウンタを参照して読み出したカウント値に基づいて遊技状態を切り換える遊技機の制御装置において、その入力処理回路は、入賞信号を受けてから時間的に遅延させた後に、ＣＰＵに作動信号を送ることを特徴とする。ここで、「入賞センサ」とは、特定領域への入賞または通過をする遊技球を検出するためのセンサである。
こうすれば、入力処理回路からＣＰＵに送られる作動信号は、入賞センサから出力される入賞信号と比べて時間的に遅延する。すなわち、入賞のタイミングと、ＣＰＵが遊技状態を切り換えるタイミングとがずれる。この遊技状態を切り換えるタイミングはカウンタの１周期と異なるので、不正遊技を防止することができる。
【０００８】
本発明では、その入力処理回路は、発振器と、その発振器から出力されたパルスと入賞信号とを受けて、そのパルスが所定状態に遷移したときに作動信号を送るラッチ回路とを有することを特徴とする。ラッチ回路は、発振器から出力されたパルスが所定状態に遷移したときにＣＰＵに作動信号を送る。パルスが所定状態に遷移するタイミングをカウンタの１周期と異ならせることにより、「当たり」のタイミングを合わせることができなくなる。このパルスが所定状態に遷移するタイミングは遊技者が知り得ないので、不正遊技を防止することができる。
【０００９】
本発明では、発振器は、自励発振回路によって構成してもよい。こうすれば、自励発振回路は周期的にパルスを出力するものの、パルス間の間隔はそれほど高い精度は得られず不均一になる。そのため、カウンタのカウント値を参照するタイミングも不均一となり、ひいては「当たり」になるタイミングもまた不均一になる。したがって、不正遊技をより確実に防止することができる。
【００１０】
本発明では、発振器は、遊技機ごとに異なる周期で発振してもよい。こうすれば、発振器の発振周期が遊技機ごとに異ならせることができる。そのため、ある遊技機の発振器の周期に体感器等の不正手段によって同期させることができても、他の遊技機では同期させることができず、「当たり」になる可能性が極めて低い。したがって、不正遊技を最小限に抑えることができる。
【００１１】
本発明では、発振器は、経時的に異なる周期で発振させてもよい。こうすれば、発振器の発振周期が経時的に変化する。そのため、ある時期に発振器に基づく周期に体感器等の不正手段によって同期させることができたとしても、それ以降の時期では同期させることができず、「当たり」になる可能性が極めて低い。したがって、不正遊技をより確実に防止することができる。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態について図面に基づいて説明する。各形態は、遊技機の一つであるパチンコ機に本発明を適用したものである。
【００１３】
〔実施の形態１〕
まず、入力処理回路において信号の遅延処理を実現する実施の形態１について、図１〜図５を参照しながら説明する。ここで、図１にはパチンコ機の外観を正面図で示す。図２には、制御部の構成をブロック図で示す。図３には、第１の入力処理回路の構成を示す。図４には、当たり判別処理をフローチャートで示す。図５には、入賞信号に対する作動信号の変化をタイムチャートで示す。
【００１４】
まず、図１において、パチンコ機１０の遊技盤面１２上には、複合装置１４、第１種始動口１８、大入賞口２０等が適宜に配置して設けられている。複合装置１４には、ゲートセンサ３８、普通図柄表示器４０、特別図柄表示器４２等が設けられている。第１種始動口１８は特定領域の一つであって、通常の入賞口と同様に作用して賞球（賞品球）を払い出す。一方、ゲートはパチンコ球（遊技球）の通過をゲートセンサ３８が検出するだけであり、賞球は払い出さない。ゲートセンサ３８は入賞センサに相当する。
普通図柄表示器４０は普通図柄（例えば英数字や記号等）を表示する。この普通図柄はパチンコ球がゲートを通過したときに変動が始まり、その後に停止する。特別図柄表示器４２は、特別図柄（例えば絵柄や英数字、記号等）を表示する。この特別図柄は第１種始動口１８にパチンコ球が入賞したときに変動が始まり、その後に停止する。
【００１５】
また、第１種始動口１８は、始動口センサ３４が設けられている。この始動口センサ３４は入賞センサに相当し、第１種始動口１８に入賞したパチンコ球を検出すると、入賞信号Ｐ２を出力する。
大入賞口２０には蓋２０ａが備えられており、この蓋２０ａはソレノイド３２によって開閉される。また、大入賞口２０には特別領域としてＶゾーン２０ｂが設けられている。このＶゾーン２０ｂにパチンコ球が一定の時期に入賞すれば、大当たり遊技状態を一定制限（例えば１６回）内で継続することができる。
遊技盤面１２以外では、賞球を含むパチンコ球を一時的に貯留する下皿２６と、効果音や音楽等を出すスピーカ２８と、遊技者の手がハンドル２２に触れているか否かを検出するタッチセンサ２４と、そのハンドル２２を操作してパチンコ球を打ち出すための発射モータ２１と、ガラス枠１７の開放を検出する金枠センサ３６とが設けられている。スピーカ２８は賞球の受皿である上皿３０の内部に設けられ、タッチセンサ２４や金枠センサ３６はそれぞれ所定の位置に設けられている。また、ランプ類１６にはＬＥＤや電球等が用いられており、パチンコ機１０の遊技内容等に合わせて適切な位置に配置される。
【００１６】
次にメイン制御部１００について、図２を参照しながら説明する。このメイン制御部１００は、ＣＰＵ（プロセッサ）１１０，ＲＯＭ１０２，ＲＡＭ１０４，入力処理回路１０８，出力処理回路１１２，表示制御回路１１４，通信制御回路１１６等によって構成されている。ＣＰＵ１１０は、ＲＯＭ１０２に記録されている遊技制御プログラムを実行してパチンコ機１０を制御する。上記遊技制御プログラムには、後述する当たり判別処理等を実現するためのプログラムが含まれる。このＲＯＭ１０２はＥＰＲＯＭが用いられるが、ＥＥＰＲＯＭやフラッシュメモリ等を用いてもよい。ＲＡＭ１０４にはカウンタ１０６のほかに、各種データあるいは入出力信号が格納される。このＲＡＭ１０４にはＤＲＡＭが用いられるが、ＳＲＡＭや、フラッシュメモリ等の不揮発性メモリを用いてもよい。カウンタ１０６は、所定範囲（例えば、０から２９９までの値）内でカウント値が変化する。
【００１７】
入力処理回路１０８は、始動口センサ３４やゲートセンサ３８から送られた入賞信号Ｐ２を受ける。そして、入力処理回路１０８は、一部または全部の入賞信号Ｐ２について時間的に遅延させ、メイン制御部１００内で処理可能なデータ形式に変換し、バス１１８を介してＣＰＵ１１０やＲＡＭ１０４に作動信号Ｐ６あるいはデータ等を送る。
具体的には図３（Ａ）に示すように、入力処理回路１０８は、発振器１０８ａとラッチ回路１０８ｂとによって構成されている。発振器１０８ａは、周期的にパルス信号Ｐ４を出力する。ラッチ回路１０８ｂは、始動口センサ３４やゲートセンサ３８から送られた入賞信号Ｐ２と、発振器１０８ａから出力されたパルス信号Ｐ４とを受けて、パルス信号Ｐ４が所定状態に遷移したときに作動信号Ｐ６を出力する。
【００１８】
発振器１０８ａは、例えば図３（Ｂ）に示すように抵抗Ｒ２，コンデンサＣ２，マルチバイブレータ１０８ｃによって構成されている。抵抗Ｒ２とコンデンサＣ２とは直列に接続されており、抵抗Ｒ２側が電源Ｖｃｃに接続され、コンデンサＣ２側がアースに接続されている。マルチバイブレータ１０８ｃは、抵抗Ｒ２とコンデンサＣ２との接続点と、アースとを入力としている。マルチバイブレータ１０８ｃの種類としては、単安定形，双安定形，無安定形のいずれでもよい。ここで、抵抗Ｒ２やコンデンサＣ２は周囲温度に応じてある程度抵抗値や静電容量が変化する。この変化は許容誤差に応じて大きくなるので、許容誤差の大きいものを用いるのが望ましい。さらには、パチンコ機１０ごとに異なる許容誤差のものを用いるのがより望ましい。こうして、マルチバイブレータ１０８ｃに入力される電圧が経時的に（あるいはパチンコ機１０ごとに）変化し、出力されるパルスの周期も変化する。
なお、マルチバイブレータ１０８ｃに代えて、入力電圧によって発振周波数を制御することができる電圧制御発振回路（ＶＣＯ）を用いてもよい。電圧制御発振回路によれば、パルス信号Ｐ４の周期が確実に経時的に変化する。
【００１９】
また、ラッチ回路１０８ｂは、例えば図３（Ｃ）に示すようにＤフリップフロップ１０８ｄを用いる。そして、入賞信号Ｐ２をＤ端子に、パルス信号Ｐ４をＣＫ端子に入力すると、Ｑ端子から入賞信号Ｐ２を時間的に遅延させた作動信号Ｐ６が出力される。なお、ラッチ回路１０８ｂにはＤフリップフロップ１０８ｄに限らず、ＳＲラッチ，ゲート付きＳＲラッチ，Ｄラッチ，ＪＫフリップフロップのいずれを用いてもよい。あるいはラッチ回路１０８ｂに代えて、バッファ等のような信号遅延回路（あるいは信号遅延素子）を用いてもよい。
【００２０】
図２に戻って、出力処理回路１１２はＣＰＵ１１０からバス１１８を介して送られた作動データを受けて、ランプ類１６やソレノイド３２等のようにパチンコ機１０に備えられている各種の作動装置を作動させる。表示制御回路１１４はＣＰＵ１１０からバス１１８を介して送られた表示データを受けて、普通図柄表示器４０や特別図柄表示器４２に対して、文字，図柄，画像等を表示するための制御を行う。
通信制御回路１１６は枠制御部２００との間においてデータを送受信するための回路である。枠制御部２００はメイン制御部１００と同様にＣＰＵを中心に構成されており、その構成は公知であるので詳細な説明を省略する。なお、この枠制御部２００は、パチンコ遊技を行うために必要なパチンコ球の発射や賞球の払い出し等を制御し、効果音や音楽等をスピーカ２８から出し、あるいは金枠センサ３６による扉開放の検査等を所定のタイミングで行う。
なお、上記各構成要素は、いずれもバス１１８に互いに結合されている。
【００２１】
次に、当たり／はずれを判別する当たり判別処理について、図４を参照しながら説明する。この当たり判別処理は所定期間（例えば４ミリ秒）ごとに実行される。なお、説明を簡単にするために、始動口センサ３４から出力される入賞信号Ｐ２について説明する。
図４において、始動口センサ３４がパチンコ球を検出すると入賞信号Ｐ２を出力する。その入賞信号Ｐ２を受けた入力処理回路１０８は、時間的に遅延されて作動信号Ｐ６を出力する。
【００２２】
まず、ＣＰＵ１１０は、図２に示すＲＡＭ１０４に格納されているカウンタ１０６のカウント値を更新する［ステップＳ１０］。具体的には、所定範囲内でカウント値のカウントアップ（あるいはカウントダウン）を行う。
そして、第１種始動口１８にパチンコ球が入賞したかを判別する［ステップＳ１２］。具体的には、入力処理回路１０８から作動信号Ｐ６を受けたか否かによって判別する。もし、ＣＰＵ１１０が作動信号Ｐ６を受けると（ＹＥＳ）、カウンタ１０６のカウント値を取得する［ステップＳ１４］。
【００２３】
その後、取得したカウント値が当たり値と一致するか否かを判別する［ステップＳ１６］。もし、取得したカウント値が当たり値と一致したときには（ＹＥＳ）、大当たり処理を行う［ステップＳ１８］。この大当たり処理は、例えば特別図柄表示器４２に表示する特別図柄の内容を「大当たり」の態様で停止するように制御したり、大入賞口２０の蓋２０ａの開閉制御等のように大当たり遊技のための各種処理を行う。
一方、ステップＳ１２においてＣＰＵ１１０が作動信号Ｐ６を受けなかったとき（ＮＯ）には、何もせずに当たり判別処理を終了する。この場合には、単にカウント値の更新のみが行われることになる。また、ステップＳ１４において取得したカウント値が当たり値と一致しなかったとき（ＮＯ）には、大当たり処理を行わずに当たり判別処理を終了する。
【００２４】
上記のように構成されたパチンコ機１０において、入賞信号Ｐ２に対する作動信号Ｐ６の変化を図５を参照しながら説明する。図５において、ＣＰＵ１１０に供給される割込信号ＩＮＴの周期は、期間Δｔ２（上記所定期間すなわち４ミリ秒間）にほぼ等しい。
入賞信号Ｐ２が時刻ｔ２にローレベルからハイレベルに遷移したとき、パルス信号Ｐ４はハイレベルの状態にある。その後、パルス信号Ｐ４がローレベルからハイレベルに遷移する時刻ｔ４には、作動信号Ｐ６がローレベルからハイレベルに遷移する。したがって、入賞信号Ｐ２が始動口センサ３４から出力されてから、ＣＰＵ１１０が作動信号Ｐ６を受けるまでの間には期間Δｔ４のタイムラグが生ずる。すなわち、作動信号Ｐ６は時間的に遅延して出力される。
この作動信号Ｐ６に基づいて上記ステップＳ１２〜Ｓ１８を実行すると、カウンタ１０６の１周期ごとのタイミングと、ＣＰＵ１１０がカウント値を取得するタイミングとがずれる。そのため、カウンタ１０６の１周期ごとに合わせてパチンコ球を発射しても、不正をしようとする遊技者が意図するような遊技状態（この例では大当たり状態）には切り換わらない。したがって、不正遊技を防止することができる。
【００２５】
ここで、パルス信号Ｐ４の周期（期間Δｔ６）は、割込信号ＩＮＴの周期（期間Δｔ２）よりも大きくとるのが望ましい。こうすることによって、タイムラグ（期間Δｔ４）は割込信号ＩＮＴの周期（期間Δｔ２）よりも大きくなり、不正をしようとする遊技者のタイミングを外しやすくなる。そのため、より確実に不正遊技を防止することができる。
そして、入賞信号Ｐ２が時刻ｔ６にハイレベルからローレベルに遷移すると、ローレベルからハイレベルに遷移するときと同様に、時間的に遅延した時刻ｔ８に作動信号Ｐ６がハイレベルからローレベルに遷移する。
【００２６】
したがって、上記実施の形態１によれば、入力処理回路１０８からＣＰＵ１１０に送られる作動信号Ｐ６は、始動口センサ３４（入賞センサ）から出力される入賞信号Ｐ２と比べて時間的に遅延する。すなわち、カウンタ１０６の１周期ごとのタイミングと、ＣＰＵ１１０がカウント値を取得するタイミングとがずれる。そのため、カウンタ１０６の１周期ごとに合わせてパチンコ球を発射しても、不正をしようとする遊技者が意図するような遊技状態には切り換わらない。したがって、不正遊技を防止することができる。
また、入賞信号Ｐ２を受けたラッチ回路１０８ｂは、発振器１０８ａから出力されたパルス信号Ｐ４（パルス）がローレベルからハイレベルに（所定状態に）遷移したときにＣＰＵ１１０に作動信号Ｐ６を送る。パルス信号Ｐ４がローレベルからハイレベルに遷移するタイミングをカウンタ１０６の１周期と異ならせることにより、「当たり」のタイミングを合わせることができなくなる。このパルス信号Ｐ４がローレベルからハイレベルに遷移するタイミングは遊技者が知り得ないので、不正遊技を防止することができる。
【００２７】
さらに、発振器１０８ａの発振周期が使用される抵抗Ｒ２やコンデンサＣ２等によってパチンコ機１０（遊技機）ごとに異なる。そのため、あるパチンコ機１０の発振器１０８ａの周期に体感器等の不正手段によって同期させることができても、他のパチンコ機１０では同期させることができず、「当たり」になる可能性が極めて低い。したがって、不正遊技を最小限に抑えることができる。
なお、この実施の形態１では、始動口センサ３４から出力される入賞信号Ｐ２について説明したが、ゲートセンサ３８から出力される入賞信号Ｐ２についても同様に適用することができる。したがって、特別図柄表示器４２による「大当たり」だけでなく、普通図柄表示器４０による「当たり」を目的とする不正遊技についても防止することができる。
【００２８】
〔実施の形態２〕
次に、入力処理回路１０８を構成する発振器１０８ａに自励発振回路を適用した実施の形態２について、図６を参照しながら説明する。ここで、図６（Ａ）には水晶振動子を用いた発振器の回路構成を、図６（Ｂ）には抵抗およびコンデンサを用いた発振器の回路構成を、図６（Ｃ）にはインバータを多段接続した発振器の回路構成をそれぞれ示す。
【００２９】
図６（Ａ）に示す発振器は、インバータ（ＮＯＴ回路）Ｑ１０，Ｑ１２、抵抗Ｒ１０、水晶振動子ＸＬ、コンデンサＣ１０，Ｃ１２によって構成されている。インバータＱ１０の両端には抵抗Ｒ１０と水晶振動子ＸＬとが並列に接続されており、さらにコンデンサＣ１０，Ｃ１２を介してそれぞれアースに接続されている。このインバータＱ１０にはインバータＱ１２が直列に接続されており、そのインバータＱ１２の出力側から周期的にパルス信号Ｐ４が出力される。この発振器では、パルス信号Ｐ４の周期は水晶振動子ＸＬの発振周波数に依存する。
なお、水晶振動子ＸＬに代えて、セラミックス振動子等のような他の種類の振動子を用いてもよい。
【００３０】
図６（Ｂ）に示す発振器は、インバータＱ１４，Ｑ１６、抵抗Ｒ１２、コンデンサＣ１４によって構成されている。インバータＱ１４の両端には、抵抗Ｒ１２が並列接続されている。また、アース側からコンデンサＣ１４、インバータＱ１４、インバータＱ１６の順に直列に接続されている。インバータＱ１４に接続されていないコンデンサＣ１４の片側はアースに接続され、インバータＱ１６の出力側から周期的にパルス信号Ｐ４が出力される。なお、コンデンサＣ１４の容量値と抵抗Ｒ１２の抵抗値とを掛けた値（＝Ｃ１４×Ｒ１２）は時定数であり、出力されるパルス信号Ｐ４の周期にほぼ等しい。
【００３１】
図６（Ｃ）に示す発振器は、４つのインバータＱ１８，Ｑ２０，Ｑ２２，Ｑ２４によって構成されている。これらのインバータＱ１８，Ｑ２０，Ｑ２２，Ｑ２４は直列に接続されている。さらに、インバータＱ２２の出力側がインバータＱ１８の入力側に接続されて帰還ループをなしている。そして、インバータＱ２４の出力側から周期的にパルス信号Ｐ４が出力される。この例では、４段にインバータを接続して構成したが、多段（数十段から数百段）にインバータを接続することも可能である。各インバータでは入力されたパルスが出力されるまでに微小な時間で遅延し、この遅延時間Δｔ８は多段接続されたインバータの数に比例する。したがって、インバータ段数ｎに遅延時間Δｔ８を掛けた値（＝ｎ×Δｔ８）は、出力されるパルス信号Ｐ４の周期にほぼ等しい。
【００３２】
上記実施の形態２によれば、自励発振回路は周期的にパルス信号Ｐ４を出力するものの、そのパルスの周期はそれほど高い精度は得られず不均一になる。そのため、入賞信号Ｐ２およびパルス信号Ｐ４を受けた入力処理回路１０８がＣＰＵ１１０に送る作動信号Ｐ６も不均一になり、さらにはＣＰＵ１１０がカウンタ１０６のカウント値を参照するタイミングも不均一となる。したがって、ＣＰＵ１１０がカウンタ１０６から取得するカウンタ値によって「当たり」になるタイミングが不均一になるので、またパルス信号Ｐ４の周期は遊技者が知り得ないので、不正遊技を確実に防止することができる。
なお、発振器１０８ａは上記自励発振回路によって構成するのみならず、マルチバイブレータ、ブロッキング発振回路、コルピッツ発振回路、ハートレー発振回路、移相発振回路、圧電発振回路、マイスナー発振回路、位相同期発振回路等のような他の自励発振回路によって構成してもよい。これらの自励発振回路であっても、図６に示す各発振回路の場合と同様の効果を得ることができる。
【００３３】
〔実施の形態３〕
次に、入力処理回路１０８においてラッチ回路１０８ｂが受けるパルス信号の周期を経時的に変化させる実施の形態３について、図７，図８を参照しながら説明する。ここで、図７には、第２の入力処理回路の構成を示す。図８には、第３の入力処理回路の構成を示す。なお、これらの図において、図３（Ａ）に示す要素と同一の要素については同一符号を付して、その説明を省略する。
【００３４】
図７に示す回路構成が図３（Ａ）に示す回路構成と異なる点は、発振器１０８ａとラッチ回路１０８ｂとの間に分周器１０８ｅを設けたことである。この分周器１０８ｅは、ＲＯＭ１０２に記録されている分周値を受ける。この分周値はＣＰＵ１１０からバス１１８を通じていつでも受けることができる。パルス信号Ｐ４を入力した分周器１０８ｅは、上記分周値に基づいてパルスを分周し、パルス信号Ｐ４ａを出力する。ラッチ回路１０８ｂは、入賞信号Ｐ２とパルス信号Ｐ４ａとを受けて、ＣＰＵ１１０に作動信号Ｐ６を送る。そのため、ＣＰＵ１１０に送られる作動信号Ｐ６のタイミングが変化する。
ここで、分周器１０８ｅが分周値を受けるタイミングを、パチンコ機１０が電源投入（あるいはリセット）されてから少なくとも１回目の大当たり発生後に設定する。こうして、１回目の大当たり以降に、カウンタ１０６の１周期ごとに合わせてパチンコ球を発射して大当たりを狙ったとしても、パルス信号Ｐ４は分周器１０８ｅによって分周されるためにタイミングがずれる。したがって、不正遊技を防止することができる。
なお、ＲＯＭ１０２に複数の分周値を記録しておき、それらの分周値を切り替えながら適切な時期に分周器１０８ｅに送ってもよい。こうすることによって、ラッチ回路１０８ｂが受けるパルス信号Ｐ４ａの発振周期を経時的に変化させることができる。したがって、不正遊技をより確実に防止することができる。
【００３５】
また、図８に示す回路構成は図７に示す回路構成と同様であるが、分周器１０８ｅがＣＰＵ１１０やホールコンピュータ３００等の媒体から分周値を受ける点が異なっている。ＣＰＵ１１０から受ける分周値は、そのＣＰＵ１１０の内部に記録されているＩＤ番号や製造番号等がある。ホールコンピュータ３００は図２に示すように、通信制御回路１１６を介して接続される。このホールコンピュータ３００から受ける分周値は、そのホールコンピュータ３００内のＲＯＭやＲＡＭ、あるいはハードディスク等の記録媒体に記録されているものである。その他の回路や素子等の媒体としては、図２に示す枠制御部２００や、カード類（プリペイドカード，ＩＣカード，紙カード等）、あるいは文字や記号等を印刷した印刷物等がある。これらの媒体には、データ形式、磁気、バーコード、文字や記号等で分周値が記録されている。
【００３６】
上記実施の形態３によれば、上記媒体に記録された分周値を適切な時期に分周器１０８ｅに設定することによって、ラッチ回路１０８ｂが受けるパルス信号Ｐ４ａの発振周期を経時的に変化させることができる。これらの分周値や分周器１０８ｅに送られるタイミングは遊技者が知り得ないので、カウンタ１０６の１周期ごとに合わせてパチンコ球を発射しても、不正をしようとする遊技者が意図するような遊技状態には切り換わらない。すなわち、ある時期に発振器１０８ａに基づく周期に体感器等の不正手段によって同期させることができたとしても、それ以降の時期では同期させることができず、「当たり」になる可能性が極めて低い。したがって、不正遊技をさらに確実に防止することができる。
【００３７】
〔他の実施の形態〕
上述した遊技機の制御装置において、他の部分の構造，形状，大きさ，材質，個数，配置および動作条件等については、上記実施の形態に限定されるものでない。例えば、上記実施の形態を応用した次の各形態を実施することもできる。
（１）上記実施の形態１〜３では、ラッチ回路１０８ｂを一つだけ設けたが、複数個のラッチ回路１０８ｂを多段に接続して設けてもよい。３段に接続した例を図９に示す。１段のラッチ回路１０８ｂでは、図５に示すように期間Δｔ４だけ作動信号Ｐ６が時間的に遅延して出力される。そのため、３段では（３×Δｔ４）だけ遅延し、ｎ段では（ｎ×Δｔ４，ただしｎ＞２）だけ遅延する。結果的には、カウンタ１０６の１周期ごとのタイミングと、ＣＰＵ１１０がカウント値を取得するタイミングとがずれる。そのため、カウンタ１０６の１周期ごとに合わせてパチンコ球を発射しても、不正をしようとする遊技者が意図するような遊技状態には切り換わらない。したがって、不正遊技を防止することができる。
なお、パチンコ機１０ごとにラッチ回路１０８ｂの段数を異ならせることにより、パチンコ機１０ごとに遅延時間が異なる。この場合には、不正遊技の発生を最小限に抑えることができる。
【００３８】
（２）上記実施の形態１，２における抵抗Ｒ２，Ｒ４，Ｒ１０，Ｒ１２には、一般にカーボン抵抗器や金属被膜抵抗器が用いられる。これらの抵抗器に代えて、周囲温度に応じて抵抗値が大幅に変化するサーミスタを用いてもよい。また、コンデンサＣ２，Ｃ１０，Ｃ１２，Ｃ１４に可変容量コンデンサを用いてもよい。こうすることによって、マルチバイブレータ１０８ｃに入力する入力電圧を大きく変化させることができるので、そのマルチバイブレータ１０８ｃから出力されるパルス信号Ｐ４の周期も大きく変化する。そのため、カウンタ１０６の１周期ごとのタイミングと、ＣＰＵ１１０がカウント値を取得するタイミングとのずれを大きくすることができる。したがって、不正遊技を行おうとする遊技者のタイミングを大きく外すことができるので、不正遊技を防止することができる。
【００３９】
（３）上記実施の形態１において、所定状態に遷移する形態を、図５に示すようにパルス信号Ｐ４がローレベルからハイレベルに遷移する形態とした。この形態に限らず、他の変化の形態についても同様に適用することができる。例えば、図５に示すパルス信号Ｐ４がハイレベルからローレベルに遷移する形態がある。また、パルス信号Ｐ４がローレベルからハイレベルに遷移した後、さらにハイレベルからローレベルに遷移する形態としてもよい。これらの場合には、その形態に対応したラッチ回路１０８ｂが必要になる。こうすることによって、作動信号Ｐ６を時間的に遅延して出力する期間Δｔ４を伸縮することができる。したがって、カウンタ１０６の１周期ごとのタイミングと、ＣＰＵ１１０がカウント値を取得するタイミングとのずれを大きくすることができる。
【００４０】
（４）上記実施の形態１〜３では、本発明をパチンコ機１０に適用した。この形態に限らず、アレンジボール機やテレビゲーム機等のように、遊技機の制御を司るＣＰＵと、所定範囲内でカウント値を変化させるカウンタと、入賞センサから出力された入賞信号を受けてＣＰＵに作動信号を送る入力処理回路とを備え、その作動信号を受けたＣＰＵがカウンタを参照して読み出したカウント値に基づいて遊技状態を切り換える遊技機の制御装置にも同様に適用することができる。これらの場合でも、実施の形態１〜３と同様の効果を得ることができる。
【００４１】
【他の発明の態様】
以上、本発明の実施の形態について説明したが、この実施の形態には特許請求の範囲に記載した発明の態様のみならず他の発明の態様を有するものである。この発明の態様を以下に列挙するとともに、必要に応じて関連説明を行う。
【００４２】
〔態様１〕  請求項２に記載の遊技機の制御装置において、
その発振器から出力されたパルスを受けて、そのパルスを分周値に基づいて分周して出力する分周器を有することを特徴とする遊技機の制御装置。
〔態様１の関連説明〕  本態様によれば、ラッチ回路は、発振器から出力されたパルスでなく、分周器によって分周されたパルスを受ける。そして、分周されたパルスが所定状態に遷移したときにＣＰＵに作動信号を送る。この分周器によって「当たり」のタイミングを合わせることができなくなるので、不正遊技を防止することができる。
【００４３】
〔態様２〕  態様１に記載の遊技機の制御装置において、
その分周値は遊技機を制御するプログラムが記録された記録媒体とは異なる記録媒体に記録し、その記録された分周値を分周器に設定することを特徴とする遊技機の制御装置。
〔態様２の関連説明〕  本態様によれば、分周器に設定する分周値を適切な時期に行うことによって、ラッチ回路に入力するパルスの周期を変化させる。そのため、ラッチ回路に入力するパルスの周期が多様に変化するので、「当たり」のタイミングを合わせることが極めて困難になる。したがって、不正遊技を確実に防止することができる。
【００４４】
【発明の効果】
本発明によれば、入力処理回路からＣＰＵに送られる作動信号は、入賞センサから出力される入賞信号から時間的に遅延する。すなわち、入賞のタイミングと、ＣＰＵが遊技状態を切り換えるタイミングとがずれる。したがって、遊技状態を切り換えるタイミングはカウンタの１周期と異なるので、不正遊技を防止することができる。
【図面の簡単な説明】
【図１】パチンコ機の外観を示す正面図である。
【図２】制御部の構成を示すブロック図である。
【図３】第１の入力処理回路の構成を示す図である。
【図４】当たり判別処理を示すフローチャートである。
【図５】入賞信号に対する作動信号の変化を示すタイムチャートである。
【図６】発振器の構成を示す回路図である。
【図７】第２の入力処理回路の構成を示す図である。
【図８】第３の入力処理回路の構成を示す図である。
【図９】第４の入力処理回路の構成を示す図である。
【符号の説明】
１０  パチンコ機（遊技機）
１８  第１種始動口
３４  始動口センサ（入賞センサ）
３８  ゲートセンサ（入賞センサ）
１００  メイン制御部
１０２  ＲＯＭ
１０４  ＲＡＭ
１０６  カウンタ
１０８  入力処理回路
１０８ａ  発振器
１０８ｂ  ラッチ回路
１０８ｃ  マルチバイブレータ
１０８ｄ  Ｄフリップフロップ
１０８ｅ  分周器
１１０  ＣＰＵ
２００  枠制御部
３００  ホールコンピュータ
Ｐ２  入賞信号
Ｐ４，Ｐ４ａ  パルス信号
Ｐ６  作動信号
【図１】
0004122551.tif 000002
【図２】
0004122551.tif 000003
【図３】
0004122551.tif 000004
【図４】
0004122551.tif 000005
【図５】
0004122551.tif 000006
【図６】
0004122551.tif 000007
【図７】
0004122551.tif 000008
【図８】
0004122551.tif 000009
【図９】
0004122551.tif 000010