(57)【特許請求の範囲】
【請求項１】
加熱温度にもとづき異なる色を発色する複数色感熱用紙に対して複数の異なるエネルギーを加熱する用紙加熱手段を設けるとともに、
この用紙加熱手段に用紙加熱手段の発熱量を制御する付加抵抗を接続し、これら用紙加熱手段と付加抵抗にそれぞれ第１スイッチング手段と第２スイッチング手段を接続して、
これら第１、第２スイッチング手段を、前記用紙加熱手段を第１のエネルギーで発熱するのか第２のエネルギーで発熱するのかに応じて制御する第１のストローブ信号入力手段と、第２のストローブ信号入力手段を設け、
前記第１のストローブ信号入力手段は前記用紙加熱手段に対して第１のエネルギーに対応する時間の加熱制御を行い、
前記第２のストローブ信号入力手段は前記用紙加熱手段に対して、前記第１のエネルギーよりも短い、第２のエネルギーに対応する時間の加熱制御を行い、
また前記第１のストローブ信号に基づき印字される印字データと、第１の加熱時間制御信号が入力される第１のゲート手段と、
印字データの１ライン前の印字データと、前記印字データの１ライン前の印字データの左右の印字データと、印字データの２ライン前の印字データによる印字範囲におけるデータの存在に応じた長さのゲート制御信号が入力され、印字制御範囲に存在する印字データに応じて前記第１のストローブ信号に基づく加熱時間を制御する前記第１の加熱時間制御信号を出力する第１の加熱時間制御信号出力ゲート手段と、
前記第２のストローブ信号に基づき印字される印字データと、第２の加熱時間制御信号が入力される第２のゲート手段と、
印字データの１ライン前及び２ライン前の印字データよりなる印字制御範囲におけるデータの存在に応じた長さのゲート制御信号が入力され、印字制御範囲に存在する印字データに応じて前記第２のストローブ信号に基づく加熱時間を制御する前記第２の加熱時間制御信号を出力する第２の加熱時間制御信号出力ゲート手段と、
第１のストローブ信号に基づき印字され、この印字が第２のストローブ信号に基づく印字制御に影響を与える、第２のストローブ信号に基づき印字される印字データの１ライン又は２ライン前、あるいは、１ライン及び２ライン前の印字データが存在するとき、この存在を前記第２の加熱時間制御信号出力ゲート手段側に通知する接続手段とを具備し、
この接続手段から伝達される信号にもとづき前記第２の加熱時間制御信号出力ゲート手段の出力する第２の加熱時間制御信号の出力期間を制御すること
を特徴とする２電力型サーマルヘッド。
【請求項２】
加熱温度にもとづき異なる色を発色する複数色感熱用紙に対して複数の異なるエネルギーを加熱する用紙加熱手段を設けるとともに、
この用紙加熱抵抗に用紙加熱手段の発熱量を制御する付加抵抗を接続し、これら用紙加熱手段、付加抵抗にそれぞれ第１スイッチング手段と第２スイッチング手段を接続して、
これら第１、第２スイッチング手段を、前記用紙加熱手段を第１のエネルギーで加熱するのか、第２のエネルギーで発熱するのかに応じて制御する第１のストローブ信号入力手段と、第２のストローブ信号入力手段と、
また複数の印字ラインの印字データを保持するデータ保持手段を設け、
前記第１のストローブ信号入力手段は前記用紙加熱手段に対して第１のエネルギーに対応する時間の加熱制御を行い、
前記第２のストローブ信号入力手段は、前記用紙加熱手段に対して、前記第１のエネルギーよりも短い第２のエネルギーに対応する時間の加熱制御を行い、
また前記第１のストローブ信号に基づき印字される印字データと、第１の加熱時間制御信号が入力される第１のゲート手段と、
印字データの１ライン前の印字データと、前記印字データの１ライン前の印字データの左右の印字データと、印字データの２ライン前の印字データによる印字制御範囲におけるデータの存在に応じた長さのゲート制御信号が入力され、印字制御範囲に存在する印字データに応じて前記第１のストローブ信号に基づく加熱時間を制御する時間を制御する前記第１の加熱時間制御信号を出力する第１の加熱時間制御信号出力ゲート手段と、
前記第２のストローブ信号に基づき印字される印字データと、第２の加熱時間制御信号が入力される第２のゲート手段と
印字データの１ライン前及び２ライン前の印字データよりなる印字制御範囲におけるデータの存在に応じた長さのゲート制御信号が入力され、印字制御範囲に存在する印字データに応じて前記第２のストローブ信号に基づく加熱時間を制御する前記第２の加熱時間制御信号を出力する第２の加熱時間制御信号出力ゲート手段と、
第１のストローブ信号に基づき印字され、この印字が第２のストローブ信号に基づく印字制御に影響を与える、第２のストローブ信号に基づき印字される印字データの１ライン又は２ライン前、あるいは１ライン及び２ライン前の印字データが存在するとき、この存在を前記第２の加熱時間制御信号出力ゲート手段側に通知する接続手段を具備し、
この接続手段から伝達される信号にもとづき、前記第２の加熱時間制御信号出力ゲート手段の出力する第２の加熱時間制御信号の出力期間を制御すること
を特徴とする２電力型サーマルヘッド。
【請求項３】
前記用紙加熱手段と前記付加抵抗を同一の絶縁基板上に形成された薄膜抵抗により構成したことを特徴とする請求項１または請求項２記載の２電力型サーマルヘッド。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えば加熱温度に応じて異なる発色をする感熱体に対して好適な、異なる加熱温度を同一走査時に出力が可能な２色印字用のサーマルヘッドに関し、特に高温用のサーマルヘッドと低温度のサーマルヘッドに与える電力に高、低の差をつけて印字品質を最適化するものに関する。
【０００２】
【従来の技術】
サーマルヘッドにより感熱紙に対して印刷する場合、従来では、図８（Ａ）に示す如く、印字エネルギー（温度）をＴ0 より高くすると印字温度が例えば黒色の如き一定の色として印刷され、それより低いエネルギーの場合印字濃度は薄くなるので、印字したくない部分はサーマルヘッドを加熱しない。つまり一ライン上でのデータの有無により印字する、印字しないの動作制御のみを行っている。
【０００３】
またこの制御を行うにあたり、サーマルヘッド基板の蓄熱による温度上昇を制限するための履歴制御回路を付加したものも存在するが、印字に際してサーマルヘッドを単一温度、つまり単一のエネルギーに制御することが目標であった。
【０００４】
近年、高温のサーマルヘッドで印刷するときは例えば黒色で印刷され、低温のサーマルヘッドで印刷するときは例えば赤色で印刷されるという複数色感熱用紙が製造されている。例えば王子製紙株式会社の製品名ＭＢ−２３として提供されている。
【０００５】
即ち、この種の感熱用紙は、図８（Ｂ）に示す如く、サーマルヘッドの印字エネルギー（温度）がＴ2 のとき、例えば赤に発色し、印字エネルギーがＴ1 のとき（Ｔ2 ＜Ｔ1 ）黒に発色する。なおＴ1 よりも更に高くすると白化現象が現れる。なおこの種の感熱用紙は赤−黒の組み合わせのみでなく、印字エネルギーの低・高に基づき他の色の組み合わせのものも存在する。
【０００６】
ところでこのような複色感熱用紙を使用して、複色印刷を行うとき、例えば図９（Ａ）に示す如く、走査線Ｌ0 上での赤黒印刷を行う場合、従来ではサーマルヘッドを、例えば先ず赤色用の印字データ部分を低温度に対応する電流量によりデータ転送を行い、それから再度同一走査線Ｌ0 上を高温度に対応する電流量によりデータ転送を行うことが必要であった。
【０００７】
また、図９（Ｂ）に示す如き、赤黒２色印刷を行う場合でも走査線Ｌ1 、Ｌ2 ・・・において、これまた赤色部分の印字データを低温度に対応する電流量によりデータ転送を行い、それから同一走査線Ｌ1 、Ｌ2 ・・・上を高温度に対応する電流量によりデータ転送を行っていた。
【０００８】
このように２種類のエネルギーに対応するため、１ラインにおいて２回のデータ転送を行い、各々のエネルギーを設定していた。このため１ラインにおいて２回のデータ転送を必要とするため印字速度が遅いという問題があった。
【０００９】
これを解決するため本発明者は先に特願平９−３０２７２８号で１ラインにおいて異なるエネルギー設定を行う場合でも一回の走査でこれを可能としたサーマルヘッドを提案した。
【００１０】
ところで、このサーマルヘッドの制御回路では、高エネルギー部のデータと、低エネルギー部のデータに対する制御が独立して行われていた。そのため、このような２種類の入力エネルギーデータが混存した場合には、高エネルギー側の影響を受けて低エネルギーの印字ドットにおいて低エネルギーデータによる印字ができず、高エネルギー側のデータに近い印字結果となる。例えば赤で印字すべきものが黒に近い色で印字されることになる。
【００１１】
このような問題を改善するため本発明者は、特願平１０−１２３２０号で印字点近傍の高エネルギーの印字データの有無において低エネルギーデータの印字出力に影響を与えないようにしたサーマルヘッドを提案した。
【００１２】
先ず図１０にもとづき、前記サーマルヘッドの制御状態を説明する。
【００１３】
図１０（Ａ）において、１はＦＥＴであり、図示省略したサーマルヘッドの１ドットのヒータが端子ＤＯｎに接続されており、これをオンオフ制御するものである。２はオア回路、３〜５は多入力アンド回路、６はアンド回路、７〜１０はナンド回路、１１、１２はＥＯＲ（エクスクルシーブオア）回路、１３は出力保護回路、１４〜１８はインバータ、１９、２０はナンド回路、２１はＥＯＲ回路、２２〜２４はインバータである。
【００１４】
出力保護回路１３は、サーマルヘッドを構成するＩＣが正常動作のとき、多入力アンド回路３、４に「１」を出力するものである。
【００１５】
また図１０（Ｂ）に示す、高エネルギー部の印字ドットＱ１、Ｑ２、Ｑ３、ＬＱ２、ＲＱ２の有無を示す信号が、図１０（Ａ）に示す信号Ｑ１、Ｑ２、Ｑ３、ＬＱ２、ＲＱ２として入力され、図１０（Ｃ）に示す、低エネルギー部の印字ドットｑ１、ｑ２、ｑ３の有無を示す信号が、図１０（Ａ）に示す信号ｑ１、ｑ２、ｑ３として入力される。
【００１６】
そして、後述する如く、ストローブ信号ＳＴＲＯＢＥ１は、サーマルヘッドを高エネルギー部として長時間加熱して用紙上に黒色印字するためのものであり、ストローブ信号ＳＴＲＯＢＥ２はサーマルヘッドを低エネルギー部として短時間加熱して用紙上に例えば赤色印字するためのものであり、ＳＴＲＯＢＥ１＞ＳＴＲＯＢＥ２である。
【００１７】
いま、図１０（Ｂ）に示す該当印字Ｑ１を印字するとき、Ｑ２、Ｑ３、ＬＱ２、ＲＱ２に印字データがなければ、これらは「０」であり、ナンド回路７〜１０はいずれも「１」を出力するので、多入力アンド回路５及び多入力アンド回路３はいずれも「１」を出力し、オア回路２はこれによりストローブ信号ＳＴＲＯＢＥ１により定められた時間Ｔ1 だけＦＥＴ１をオンにし、サーマルヘッドのヒータを加熱する。
【００１８】
しかしＱ２、Ｑ３、ＬＱ２、ＲＱ２の少なくとも１つに印字データがあれば、その蓄熱効果を考慮して、後述するように、これに応じたゲート信号Ａ１、Ｂ１、Ａ２、Ｂ２に基づき制御される時間だけ多入力アンド回路５から「０」が出力されて前記ストローブ信号ＳＴＲＯＢＥ１による多入力アンド回路３の「１」の出力時間が前記Ｔ1 よりも短くなるように制御し、ストローブ信号ＳＴＲＯＢＥ１におけるサーマルヘッドのヒータのエネルギーが等しくなるように制御する。
【００１９】
また図１０（Ｃ）に示す該当印字ｑ１を印字するとき、ｑ２、ｑ３に印字データがなければ、これらは「０」であり、ナンド回路１９、２０はいずれも「１」を出力するのでアンド回路６及び多入力アンド回路４はいずれも「１」を出力し、オア回路２はこれによりストローブ信号ＳＴＲＯＢＥ２により定められた時間Ｔ2 （Ｔ1 ＞Ｔ2 ）だけＦＥＴ１をオンにし、サーマルヘッドのヒータを加熱する。
【００２０】
しかしｑ２、ｑ３の少なくとも１つに印字データがあれば、その蓄熱効果を考慮して、後述するように、これに応じたゲート信号Ｃ１、Ｃ２に基づき制御される時間だけアンド回路６から「０」が出力されて前記ストローブ信号ＳＴＲＯＢＥ２による多入力アンド回路４の「１」の出力時間が前記Ｔ2 よりも短くなるように制御し、ストローブ信号ＳＴＲＯＢＥ２におけるサーマルヘッドのヒータのエネルギーが等しくなるように制御する。
【００２１】
このようにして、一走査ラインにおいて長、短の複数の種類のストローブ信号により印字ヘッドを付勢することができるので、複数の熱エネルギーに対して異なる色を発色するような用紙に対しても、一回の印字走査により印字ヘッドを複数の熱エネルギーで制御することができ、一回の印字走査により複数の色の印字を行うことができる。
【００２２】
従って、従来のように同一走査ラインを発色数に応じて複数回走査する必要がなく、高速に複数の色の印字を行うことができる。
【００２３】
この図１０に示す制御回路の動作を図１１の制御信号を参照しながらさらに詳細に説明する。
【００２４】
なお図１１に示す各種の制御信号は、図示省略した制御信号出力回路より出力されるものであり、いずれも同じ周期Ｓで出力されるものである。
【００２５】
図１１（Ａ）に示す制御信号は、サーマルヘッドを高エネルギー状態で制御する場合の各種制御信号であり、同（Ｂ）に示す制御信号はサーマルヘッドを低エネルギー状態で制御する場合の各種制御信号である。
【００２６】
ＳＴＲＯＢＥ１信号は、図１０（Ｂ）に示す印字制御範囲において、該当印字ドットＱ１のみに印字ドットが存在する場合に、期間Ｔ1 だけＦＥＴ１をオンにしてこれに接続されたサーマルヘッドを期間Ｔ1 だけ加熱制御するものであり、図１１（Ａ）に示す如く、期間Ｔ1 だけローレベルである。
【００２７】
ＧＡＴＥ  Ａ１信号は、ＳＴＲＯＢＥ１信号と同時に立下がり、期間ｔ1 後に立上がるものである。
【００２８】
ＧＡＴＥ  Ａ２信号は、ＳＴＲＯＢＥ１信号と同時に立下がり、期間（ｔ1 ＋ｔ2 ）後に立上がるものである。
【００２９】
ＧＡＴＥ  Ｂ１信号は、ＳＴＲＯＢＥ１信号が立下がってから期間（ｔ1 ＋ｔ2 ＋ｔ3 ＋ｔ4 ）後に立下がり、それから期間ｔ5 後に、ＳＴＲＯＢＥ１信号と同時に立上がるものである。
【００３０】
ＧＡＴＥ  Ｂ２信号は、ＳＴＲＯＢＥ１信号が立下がってから期間（ｔ1 ＋ｔ2 ＋ｔ3 ）後に立下がり、それから期間（ｔ4 ＋ｔ5 ）後に、ＳＴＲＯＢＥ１信号と同時に立上がるものである。
【００３１】
またＳＴＲＯＢＥ２信号は、図１０（Ｃ）に示す印字制御範囲において、該当印字ドットｑ１のみに印字ドットが存在する場合に、期間Ｔ2 だけＦＥＴ１をオンにしてこれに接続されたサーマルヘッドを期間Ｔ2 （Ｔ2 ＜Ｔ1 ）だけ加熱制御するものであり、図１１（Ｂ）に示す如く、ＳＴＲＯＢＥ１信号と同時に立下がり、期間Ｔ2 だけローレベルである。
【００３２】
ＧＡＴＥ  Ｃ１信号は、ＳＴＲＯＢＥ２信号と同時に立下がり、期間ｔ6 後に立上がるものである。
【００３３】
ＧＡＴＥ  Ｃ２信号は、ＳＴＲＯＢＥ２信号と同時に立下がり、期間（ｔ6 ＋ｔ7 ）後に立上がるものである。
【００３４】
そしてこれらＴ1 、Ｔ2 、ｔ1 〜ｔ8 は、用紙の特性に応じて適宜設定できるものである。
【００３５】
まず図１０、図１１に基づき、熱履歴制御を、図１０（Ｂ）及び図１０（Ｃ）に示す印字制御範囲、つまり高エネルギー部分については印字ドットＱ１〜Ｑ３、ＬＱ２、ＲＱ２について下記の如く、印字データが存在し、低エネルギー部分については印字ドットｑ１〜ｑ３について、下記の如く、印字データが存在する場合について説明する。
【００３６】
ここでＱ１を該当印字ドットとするとき、Ｑ２はその１ライン直前の印字ドットを示し、Ｑ３はその２ライン直前の印字ドットを示す。またＬＱ２は１ライン前の左側の印字ドットを示し、ＲＱ２は１ライン前の右側の印字ドットを示す。
【００３７】
そしてｑ１を該当印字ドットとするとき、ｑ２はその１ライン直前の印字ドットを示し、ｑ３は２ライン直前の印字ドットを示す。
【００３８】
（１）印字ドットＱ１にのみ印字データが存在するとき、
図１０（Ｂ）に示す印字制御範囲において、該当印字ドットＱ１にのみ印字データがあり、Ｑ２、Ｑ３、ＬＱ２、ＲＱ２に印字データが存在しない場合、図１０（Ａ）ではＱ１＝「１」、Ｑ２＝「０」、Ｑ３＝「０」、ＬＱ２＝「０」、ＲＱ２＝「０」となる。
【００３９】
これら各「０」によりナンド回路７〜ナンド回路１０はそれぞれ「１」を出力するため、多入力アンド回路５は「１」を出力する。このときサーマルヘッドが正常であれば出力保護回路１３から「１」が出力され、Ｑ１＝「１」であり、インバータ１４に図１１（Ａ）に示す如きＳＴＲＯＢＥ１信号が伝達されるので、図１１（Ａ）に示す期間Ｔ1 だけ多入力アンド回路３から「１」が出力される。このときｑ１＝「０」のため、多入力アンド回路４は「０」を出力する。
【００４０】
このように、前記多入力アンド回路３から出力された「１」がオア回路２を経由してＦＥＴ１に入力されるので、結局オア回路２は、Ｑ１に印字データがあり、Ｑ２、Ｑ３、ＬＱ２、ＲＱ２に印字データがない場合、期間Ｔ1 だけ「１」をＦＥＴ１に印加してこれをオンとし、ＦＥＴ１に接続されたサーマルヘッドのヒータを期間Ｔ1 だけ加熱制御する。
【００４１】
（２）印字ドットＱ１とＱ２に印字データが存在するとき、
該当印字ドットＱ１とその１ライン前の印字ドットＱ２に印字データが存在するとき、図１０（Ａ）ではＱ１とＱ２にそれぞれ「１」が印加され、Ｑ３＝「０」、ＬＱ２＝「０」、ＲＱ２＝「０」が印加される。これによりナンド回路８〜１０はそれぞれ「１」を出力する。
【００４２】
このときナンド回路７には、インバータ１５により、図１１（Ａ）に示すＧＡＴＥ  Ａ１信号の反転信号とＱ２＝「１」が印加されるので、図１１における期間ｔ1 の間だけナンド回路７は「０」を出力し、他は「１」を出力する。従って多入力アンド回路５は、図１１に示す期間Ｔ1 から期間ｔ1 を引いた残りの期間（ｔ2 ＋ｔ3 ＋ｔ4 ＋ｔ5 ）は「１」を出力し、ＦＥＴ１もこの期間だけオンとなり、ＦＥＴ１に接続されたサーマルヘッドのヒータを（Ｔ1 −ｔ1 ）期間だけ加熱制御する。
【００４３】
（３）印字ドットＱ１とＬＱ２に印字データが存在するとき、
該当印字ドットＱ１とその隣接左前の印字ドットＬＱ２に印字データが存在するとき、図１０（Ａ）のＱ１とＬＱ２にそれぞれ「１」が印加され、Ｑ２＝「０」、Ｑ３＝「０」、ＲＱ２＝「０」が印加される。これによりナンド回路７及びナンド回路９、１０はそれぞれ「１」を出力する。
【００４４】
このとき、ナンド回路８にはＬＱ２＝「１」と、ＥＯＲ回路１１の出力とが入力される。ＥＯＲ回路１１には、インバータ１５による、図１１（Ａ）に示すＧＡＴＥ  Ａ１信号の反転信号と、インバータ１６による、図１１（Ａ）に示すＧＡＴＥ  Ａ２信号の反転信号とが印加されるので、図１１に示す期間ｔ2 だけＥＯＲ回路１１は「１」を出力し、他の期間は「０」を出力する。このためナンド回路８は期間ｔ2 だけ「０」を出力し、他の期間は「１」を出力する。
【００４５】
従って多入力アンド回路３は、図１１に示す期間Ｔ1 から期間ｔ2 を引いた残りの期間（ｔ1 ＋ｔ3 ＋ｔ4 ＋ｔ5 ）は「１」を出力し、ＦＥＴ１もこの期間だけオンとなり、ＦＥＴ１に接続されたサーマルヘッドのヒータを（Ｔ1 −ｔ2 ）期間だけ加熱制御する。
【００４６】
（４）印字ドットＱ１とＲＱ２に印字データが存在するとき、
該当印字ドットＱ１とその隣接右前の印字ドットＲＱ２に印字データが存在するとき、図１０（Ａ）のＱ１とＲＱ２にそれぞれ「１」が印加され、Ｑ２＝「０」、Ｑ３＝「０」、ＬＱ２＝「０」が印加される。これにより、ナンド回路７〜９はそれぞれ「１」を出力する。
【００４７】
このとき、ナンド回路１０にはＲＱ２＝「１」と、ＥＯＲ回路１２の出力とが入力される。ＥＯＲ回路１２には、インバータ１７による、図１１（Ａ）に示すＧＡＴＥ  Ｂ１信号の反転信号と、インバータ１８による、図１１（Ａ）に示すＧＡＴＥ  Ｂ２の反転信号とが印加されるので、図１１に示す期間ｔ4 だけＥＯＲ回路１２は「１」を出力し、他の期間は「０」を出力する。このためナンド回路１０は期間ｔ4 だけ「０」を出力し、他の期間は「１」を出力する。
【００４８】
従って多入力アンド回路３は、図１１に示す期間Ｔ1 から期間ｔ4 を引いた残りの期間（ｔ1 ＋ｔ2 ＋ｔ3 ＋ｔ5 ）は「１」を出力し、ＦＥＴ１もこの期間だけオンとなり、ＦＥＴ１に接続されたサーマルヘッドのヒータを（Ｔ1 −ｔ4 ）期間だけ加熱制御する。
【００４９】
（５）印字ドットＱ１とＱ３に印字データが存在するとき、
該当印字ドットＱ１とその２ドット前の印字ドットＱ３に印字データが存在するとき、図１０（Ａ）のＱ１とＱ３にそれぞれ「１」が印加され、Ｑ２＝「０」、ＬＱ２＝「０」、ＲＱ２＝「０」が印加される。これによりナンド回路７、８及び１０はそれぞれ「１」を出力する。
【００５０】
このときナンド回路９にはＱ３＝「１」と、インバータ１７による、図１１（Ａ）に示すＧＡＴＥ  Ｂ１信号の反転信号とが印加されるので、図１１に示す期間ｔ5 だけナンド回路９は「０」を出力し、他の期間は「１」を出力する。
【００５１】
従って多入力アンド回路３は、図１１に示す期間Ｔ1 から期間ｔ5 を引いた残りの期間（ｔ1 ＋ｔ2 ＋ｔ3 ＋ｔ4 ）は「１」を出力し、ＦＥＴ１もこの期間だけオンとなり、ＦＥＴ１に接続されたサーマルヘッドのヒータを（Ｔ1 −ｔ5 ）期間だけ加熱制御する。
【００５２】
（６）印字ドットＱ１とＱ２とＱ３に印字データが存在するとき、
該当印字ドットＱ１とその１ドット前の印字ドットＱ２及びその２ドット前の印字ドットＱ３に印字データが存在するとき、図１０（Ａ）のＱ１、Ｑ２、Ｑ３にそれぞれ「１」が印加され、ＬＱ２＝「０」、ＲＱ２＝「０」が印加される。これによりナンド回路８及びナンド回路１０はそれぞれ「１」を出力する。
【００５３】
このとき、ナンド回路７にはＱ２＝「１」と、インバータ１５による、図１１（Ａ）に示すＧＡＴＥ  Ａ１信号の反転信号とが印加されるので、図１１における期間ｔ1 の間だけナンド回路７は「０」を出力し、他の期間は「１」を出力する。またナンド回路９にはＱ３＝「１」と、インバータ１７による、図１１（Ａ）に示すＧＡＴＥ  Ｂ１信号の反転信号とが印加されるので、図１１に示す期間ｔ5 だけナンド回路９は「０」を出力し、他の期間は「１」を出力する。
【００５４】
従って、多入力アンド回路３は、図１１に示す期間Ｔ1 から期間ｔ1 とｔ5 を引いた残りの期間（ｔ2 ＋ｔ3 ＋ｔ4 ）は「１」を出力し、ＦＥＴ１もこの期間だけオンとなり、ＦＥＴ１に接続されたサーマルヘッドのヒータを（Ｔ1 −ｔ1 −ｔ5 ）期間だけ加熱制御する。
【００５５】
（７）印字ドットＱ１と、Ｑ２、Ｑ３、ＬＱ２、ＲＱ３のうちの複数の印字ドットに印字データが存在するとき、
該当印字ドットＱ１と、印字ドットＱ２、Ｑ３、ＬＱ２、ＲＱ２のうちの複数の印字ドット、例えばＱ２とＬＱ２とに印字データが存在するとき、Ｑ３＝「０」、ＲＱ２＝「０」のためナンド回路９、１０はそれぞれ「１」を出力する。
【００５６】
このときナンド回路７には、前記（２）に示す如く、インバータ１５により、図１１（Ａ）に示すＧＡＴＥ  Ａ１信号とＱ２＝「１」が印加されるので、図１１における期間ｔ1 の間だけナンド回路７は「０」を出力する。
【００５７】
またナンド回路８には、前記（３）に示す如く、ＬＱ２＝「１」とＥＯＲ回路１１の出力が入力される。ＥＯＲ回路１１には、インバータ１５による、図１１（Ａ）に示すＧＡＴＥ  Ａ１信号の反転信号と、インバータ１６による、図１１（Ａ）に示すＧＡＴＥ  Ａ２信号の反転信号が印加されるので、図１１に示す期間ｔ2 だけＥＯＲ回路１１は「１」を出力し、他の期間は「０」を出力する。このため、ナンド回路８は期間ｔ2 だけ「０」を出力する。
【００５８】
従ってＱ２とＬＱ２に印字データが存在するとき、該当印字ドットＱ１と印字ドットＱ２にデータが存在するとき多入力アンド回路５が「０」を出力する期間ｔ1 と、該当印字ドットＱ１と印字ドットＬＱ２にデータが存在するとき多入力アンド回路５が「０」を出力する期間ｔ2 との和の（ｔ1 ＋ｔ2 ）だけ多入力アンド回路５が「０」を出力し、ＦＥＴ１に接続されたサーマルヘッドのヒータを（Ｔ1 −ｔ1 −ｔ2 ）だけ加熱制御する。
【００５９】
すなわち該当印字ドットＱ１と、印字ドットＱ２、Ｑ３、ＬＱ２、ＲＱ２のうちの複数の印字ドットに印字データが存在するとき、該当印字ドットＱ１と他の印字ドットＱ２、Ｑ３、ＬＱ２、ＲＱ２の印字ドットとにデータが存在するときに多入力アンド回路５から他の印字ドットに応じて、前記（２）〜（５）に説明した「０」の期間の和だけ多入力アンド回路５が「０」を出力し、これらの和の期間だけＴ1 より差引いた期間ＦＥＴ１に接続されたサーマルヘッドのヒータを加熱する。
【００６０】
例えば、Ｑ１とＱ２、Ｑ３、ＬＱ２、ＲＱ２のすべてに印字データが存在するとき、Ｔ1 −（ｔ1 ＋ｔ2 ＋ｔ4 ＋ｔ5 ）＝ｔ3 の期間だけ多入力アンド回路５は「１」を出力し、この期間ｔ3 だけＦＥＴ１に接続されたサーマルヘッドのヒータを加熱する。
【００６１】
（８）印字ドットｑ１にのみ印字データが存在するとき、
図１０（Ｃ）に示す印字制御範囲において、該当印字ドットｑ１にのみ印字データがあり、ｑ２、ｑ３に印字データが存在しない場合、図１０（Ａ）ではｑ１＝「１」、ｑ２＝「０」、ｑ３＝「０」となる。
【００６２】
従ってｑ２＝「０」、ｑ３＝「０」によりナンド回路１９、２０にそれぞれ「１」を出力するため、多入力カンド回路６は「１」を出力する。このときサーマルヘッドが正常であれば出力保護回路１３から「１」が出力される。このときｑ１＝「１」であり、インバータ２２に図１１（Ｂ）に示す如きＳＴＲＯＢＥ２信号が伝達されるので、図１１（Ｂ）に示す期間Ｔ2 だけ多入力アンド回路４から「１」が出力される。このときＱ１＝「０」のため、多入力アンド回路３は「０」を出力する。
【００６３】
このように、前記多入力アンド回路４から出力された「１」がオア回路２を経由してＦＥＴ１に入力されるので、結局オア回路２は、ｑ１に印字データがあり、ｑ２、ｑ３に印字データがない場合、期間Ｔ2 （Ｔ2 ＜Ｔ1 ）だけ「１」をＦＥＴ１に印加してこれをオンとし、ＦＥＴ１に接続されたサーマルヘッドのヒータを期間Ｔ2 だけ加熱制御する。
【００６４】
（９）印字ドットｑ１とｑ２に印字データが存在するとき、
該当印字ドットｑ１とその１ライン前の印字ドットｑ２に印字データが存在するとき、図１０（Ａ）ではｑ１とｑ２にそれぞれ「１」が印加され、ｑ３＝「０」が印加される。これによりナンド回路２０は「１」を出力する。
【００６５】
このときナンド回路１９には、インバータ２３により、図１１（Ｂ）に示すＧＡＴＥ  Ｃ１信号の反転信号とｑ２＝「１」が印加されるので、図１１における期間ｔ6 の間だけナンド回路１９は「０」を出力し、他は「１」を出力する。従ってアンド回路６は、図１１に示す期間Ｔ2 から期間ｔ6 を引いた残りの期間（ｔ7 ＋ｔ8 ）は「１」を出力し、多入力アンド回路４及びオア回路２もこの期間（ｔ7 ＋ｔ8 ）だけ「１」を出力するので、ＦＥＴ１もこの期間だけオンとなり、ＦＥＴ１に接続されたサーマルヘッドのヒータを（Ｔ2 −ｔ6 ）期間だけ加熱制御する。
【００６６】
（１０）印字ドットｑ１とｑ３に印字データが存在するとき、
該当印字ドットｑ１とその２ドット前の印字ドットｑ３に印字データが存在するとき、図１０（Ａ）ではｑ１とｑ３にそれぞれ「１」が印加されｑ２＝「０」が印加される。これによりナンド回路１９は「１」を出力する。
【００６７】
このとき、ナンド回路２０には、ｑ３＝「１」と、ＥＯＲ回路２１の出力とが入力される。ＥＯＲ回路２１には、インバータ２３による、図１１（Ｂ）に示すＧＡＴＥ  Ｃ１信号の反転信号と、インバータ２４による、図１１（Ｂ）に示すＧＡＴＥ  Ｃ２信号の反転信号とが印加されるので、両信号の「１」、「０」の一致しない図１１に示す期間ｔ7 だけＥＯＲ回路２１は「１」を出力し、他の期間は「０」を出力する。このためナンド回路２０は期間ｔ7 だけ「０」を出力し、他の期間は「１」を出力する。
【００６８】
従ってアンド回路６は、図１１に示す期間Ｔ2 から期間ｔ7 を引いた残りの期間（ｔ6 ＋ｔ8 ）は「１」を出力し、多入力アンド回路４及びオア回路２もこの期間（ｔ6 ＋ｔ8 ）だけ「１」を出力するので、ＦＥＴ１もこの期間だけオンとなり、ＦＥＴ１に接続されたサーマルヘッドのヒータを（Ｔ2 −ｔ7 ）期間だけ加熱制御する。
【００６９】
（１１）印字ドットｑ１、ｑ２、ｑ３に印字データが存在するとき、
該当印字ドットｑ１と、その１ドット前の印字ドットｑ２及びその２ドット前の印字ドットｑ３にいずれも印字データが存在するとき、図１０（Ａ）のｑ１、ｑ２、ｑ３にそれぞれ「１」が印加される。
【００７０】
このとき、前記（９）に示す如く、アンド回路１９には、インバータ２３により、図１１（Ｂ）に示すＧＡＴＥ  Ｃ１信号の反転信号とｑ２＝「１」が印加されるので、図１１における期間ｔ6 の間だけナンド回路１９は「０」を出力する。
【００７１】
また、前記（１０）に示す如く、ナンド回路２０には、ｑ３＝「１」と、ＥＯＲ回路２１の出力とが入力される。このときＥＯＲ回路２１には、インバータ２３による、図１１（Ｂ）に示すＧＡＴＥ  Ｃ１信号の反転信号と、インバータ２４による、図１１（Ｂ）に示すＧＡＴＥ  Ｃ２信号の反転信号とが印加されるので、両信号の「１」、「０」の一致しない図１１に示す期間ｔ7 だけＥＯＲ回路２１は「１」を出力し、他の期間は「０」を出力する。このためナンド回路２０は期間ｔ7 だけ「０」を出力し、他の期間は「１」を出力する。
【００７２】
従ってアンド回路６は、図１１に示す期間Ｔ2 から期間ｔ6 とｔ7 を引いた残りの期間ｔ8 は「１」を出力し、多入力アンド回路４及びオア回路２もこの期間ｔ8 だけ「１」を出力するので、ＦＥＴ１もこの期間ｔ8 ＝Ｔ2 −（ｔ6 ＋ｔ7 ）だけオンとなり、ＦＥＴ１に接続されたサーマルヘッドのヒータをこの期間Ｔ2 −（ｔ6 ＋ｔ7 ）だけ加熱制御する。
【００７３】
このように、サーマルヘッドのヒータにより高エネルギー部のデータでも低エネルギー部のデータでも任意に出力することが可能になる。例えば高エネルギー部のデータにより複数色感熱用紙を黒色印字制御したり、低エネルギー部のデータにより赤色印字制御すことができる。
【００７４】
ところで、このような制御回路では、高エネルギー部のデータと、低エネルギー部のデータに対する制御が独立して行われていた。そのため、このような２種類の入力エネルギーデータが混存した場合には、例えば図１０（Ｃ）に示す印字ドットｑ２、ｑ３の位置に高エネルギーのデータすなわち印字ドットＱ２、Ｑ３が存在するような場合、この影響を受けて印字ドットｑ１が低エネルギーデータによる印字ができず、高エネルギー側のデータに近い印字結果となる。例えば赤で印字すべきものが黒で印字されることになる。
【００７５】
従って、このような印字点近傍の高エネルギーの印字データの有無に応じて低エネルギーデータの印字出力に影響を与えないようにしたサーマルヘッドを提供することが必要である。このためダイオード３０、３１が図１０に示す如く接続される。
【００７６】
これにより高エネルギー部における印字ドットＱ２、Ｑ３に印字データが存在する場合、後述するようにこれに応じて低エネルギー部によるサーマルヘッドの加熱時間が制御される。
【００７７】
ダイオード３０は高エネルギー部の印字ドットＱ２の信号入力回路と低エネルギー部の印字ドットｑ２の信号入力回路とを接続するものである。これにより高エネルギー部の印字ドットＱ２に印字データが存在したとき低エネルギー部の印字ドットｑ２に印字データが存在する場合と同様の制御が行われる。
【００７８】
ダイオード３１は高エネルギー部の印字ドットＱ３の信号入力回路と低エネルギー部の印字ドットｑ３の信号入力回路とを接続するものである。これにより高エネルギー部の印字ドットＱ３に印字データが存在したとき低エネルギー部の印字ドットｑ３に印字データが存在する場合と同様の制御が行われる。
【００７９】
以下低エネルギー部のｑ１に印字データがあり、低エネルギー部のｑ２またはｑ３に印字データがなく、高エネルギー部のＱ２又はＱ３に印字データがある場合等についてその制御動作を説明する。なお印字データの性質上、同一ドットに高エネルギー部の印字データと低エネルギー部の印字データとが共に存在することがないように、印字データが作成されている。
【００８０】
（１２）印字ドットｑ１とＱ２に印字データが存在するとき、
図１０（Ｃ）に示す低エネルギー部の印字制御範囲において、該当印字ドットｑ１にのみ印字データがありｑ２、ｑ３に印字データがなく、図１０（Ｂ）に示す高エネルギー部の印字ドットＱ２に印字データがありＱ３に印字データがない場合、図１０（Ａ）においてｑ１＝「１」、ｑ２＝「０」、ｑ３＝「０」、Ｑ２＝「１」、Ｑ３＝「０」となる。
【００８１】
このときｑ３＝「０」のためナンド回路２０は「１」を出力する。しかしナンド回路１９においてはｑ２＝「０」ではあるが、このｑ２の信号入力回路にダイオード３０を介してＱ２＝「１」が入力される。さらにナンド回路１９には、インバータ２３により、図１１（Ｂ）に示すＧＡＴＥ  Ｃ１信号の反転信号が印加されるので、図１１における期間ｔ6 の間だけナンド回路１９は「０」を出力し、他は「１」を出力する。
【００８２】
従ってアンド回路６は図１１に示す、ＳＴＲＯＢＥ２信号による期間Ｔ2 からｔ6 を引いた残りの期間（ｔ7 ＋ｔ8 ）は「１」を出力し、多入力アンド回路４及びオア回路もこの期間（ｔ7 ＋ｔ8 ）だけ「１」を出力するので、ＦＥＴ１もこの期間だけオンとなり、ＦＥＴ１に接続されたサーマルヘッドのヒータを（Ｔ2 −ｔ6 ）期間だけ加熱制御する。
【００８３】
このようにして期間ｔ6 だけ加熱時間を短くすることにより、該当印字ドットｑ１に対する高エネルギー部の印字ドットＱ２における蓄熱影響を防止することができる。
【００８４】
（１３）印字ドットｑ１とＱ３に印字データが存在するとき、
図１０（Ｃ）に示す低エネルギー部の印字制御範囲において、該当印字ドットｑ１にのみ印字データがあり、ｑ２、ｑ３に印字データがなく、図１０（Ｂ）に示す高エネルギー部の印字ドットＱ３に印字データがありＱ２に印字データがない場合、図１０（Ａ）においてｑ１＝「１」、ｑ２＝「０」、ｑ３＝「０」、Ｑ２＝「０」、Ｑ３＝「１」となる。
【００８５】
このとき、ｑ２＝「０」のためナンド回路１９は「１」を出力する。しかしナンド回路２０においてはｑ３＝「０」ではあるが、このｑ３の信号入力回路にダイオード３１を介してＱ３＝「１」が入力される。さらにナンド回路２０には、ＥＯＲ回路２１の出力が入力される。このときＥＯＲ回路２１には、インバータ２３による、図１１（Ｂ）に示すＧＡＴＥ  Ｃ１信号の反転信号と、インバータ２４による、図１１（Ｂ）に示すＧＡＴＥ  Ｃ２信号の反転信号とが印加されるので、両信号の「１」、「０」の一致しない、図１１に示す期間ｔ7 だけＥＯＲ回路２１は「１」を出力し、他の期間は「０」を出力する。このためナンド回路２０は期間ｔ7 だけ「０」を出力し、他の期間は「１」を出力する。
【００８６】
従ってアンド回路６は、図１１に示す、ＳＴＲＯＢＥ２信号による期間Ｔ2 から期間ｔ7 を引いた残りの期間（ｔ6 ＋ｔ8 ）は「１」を出力し、多入力アンド回路４及びオア回路２もこの期間（ｔ6 ＋ｔ8 ）だけ「１」を出力するので、ＦＥＴ１もこの期間だけオンとなり、ＦＥＴ１に接続されたサーマルヘッドのヒータを（Ｔ2 −ｔ7 ）期間だけ加熱制御する。
【００８７】
このようにして期間ｔ7 だけ加熱期間を短くすることにより、該当印字ドットｑ１に対する高エネルギー部の印字ドットＱ３における蓄熱影響を防止することができる。
【００８８】
（１４）印字ドットｑ１とＱ２、Ｑ３に印字データが存在するとき、
図１０（Ｃ）に示す低エネルギー部の印字制御範囲において、該当印字ドットｑ１にのみ印字データがあり、ｑ２、ｑ３に印字データがなく、図１０（Ｂ）に示す高エネルギー部の印字ドットＱ２、Ｑ３に印字データが存在する場合、図１０（Ａ）においてｑ１＝「１」、ｑ２＝「０」、ｑ３＝「０」、Ｑ２＝「０」、Ｑ３＝「０」となる。
【００８９】
このときナンド回路１９ではｑ２＝「０」ではあるが、このｑ２の信号入力回路にダイオード３０を介してＱ２＝「１」が入力される。さらにナンド回路１９には、インバータ２３により、図１１（Ｂ）に示すＧＡＴＥ  Ｃ１信号の反転信号が印加されるので、図１１における期間ｔ6 の間だけナンド回路１９は「０」を出力し、他は「１」を出力する。
【００９０】
またナンド回路２０ではｑ３＝「０」ではあるが、このｑ３の信号入力回路にダイオード３１を介してＱ３＝「１」が入力される。ナンド回路２０には、ＥＯＲ回路２１の出力が入力されるが、前記の如く、ＥＯＲ回路２１はＧＡＴＥ  Ｃ１信号の反転信号とＧＡＴＥ  Ｃ２信号の反転信号との「１」、「０」の一致しない、図１１に示す期間ｔ7 だけＥＯＲ回路２１は「１」を出力し、他の期間は「０」を出力する。このため、図１１における期間ｔ7 の間ナンド回路２０は「０」を出力し、他は「１」を出力する。
【００９１】
従ってアンド回路６は、図１１に示す、ＳＴＲＯＢＥ２信号による期間Ｔ2 から期間（ｔ6 ＋ｔ7 ）を引いた残りの期間ｔ8 だけ「１」を出力するので、ＦＥＴ１も期間ｔ8 ＝Ｔ2 −（ｔ6 ＋ｔ7 ）だけオンとなり、ＦＥＴ１に接続されたサーマルヘッドのヒータをこの期間ｔ8 だけ加熱制御する。
【００９２】
このようにして期間（ｔ6 ＋ｔ7 ）だけ加熱期間を短くすることにより、該当印字ドットｑ１に対する高エネルギー部の印字ドットＱ２、Ｑ３における蓄熱影響を防止することができる。
【００９３】
（１５）印字ドットｑ１、ｑ２とＱ３に印字データが存在するとき、
図１０（Ｃ）に示す低エネルギー部の印字制御範囲において、該当印字ドットｑ１と、印字ドットｑ２に印字データが存在してｑ３に印字データがなく、図１０（Ｂ）に示す高エネルギー部の印字ドットＱ３に印字データが存在するがＱ２に印字データが存在しない場合、図１０（Ａ）において、ｑ１＝「１」、ｑ２＝「１」、ｑ３＝「０」、Ｑ２＝「０」、Ｑ３＝「１」となる。
【００９４】
この場合は前記（１４）と同様の制御が行われ、ＦＥＴ１は期間ｔ8 ＝Ｔ2 −（ｔ6 ＋ｔ7 ）だけオンとなる。
【００９５】
このようにして期間（ｔ6 ＋ｔ7 ）だけ加熱時間を短くすることにより、該当印字ドットｑ１に対する低エネルギー部の印字ドットｑ２のみでなく高エネルギー部の印字ドットＱ３の蓄熱影響を防止することができる。
【００９６】
（１６）印字ドットｑ１、ｑ３とＱ２に印字データが存在するとき、
図１０（Ｃ）に示す低エネルギー部の印字制御範囲において、該当印字ドットｑ１と、印字ドットｑ３に印字データが存在してｑ２に印字データがなく、図１０（Ｂ）に示す高エネルギー部の印字ドットＱ２に印字データが存在するがＱ３に印字データが存在しない場合、図１０（Ａ）において、ｑ１＝「１」、ｑ２＝「０」、ｑ３＝「１」、Ｑ２＝「１」、Ｑ３＝「０」となる。
【００９７】
この場合も前記（１４）と同様の制御が行われ、ＦＥＴ１は期間ｔ8 ＝Ｔ2 −（ｔ6 ＋ｔ7 ）だけオンとなる。
【００９８】
このようにして期間（ｔ6 ＋ｔ7 ）だけ加熱時間を短くすることにより、該当印字ドットｑ１に対する低エネルギー部の印字ドットｑ３のみでなく高エネルギー部の印字ドットＱ２の蓄熱影響を防止することができる。
【００９９】
次に前記特願平１０−１２３２０号におけるサーマルヘッドの１ドット当たりの第２の制御回路を図１２及び図１３に基づき説明する。図１２は高エネルギー部の前方向印字データと隣接データを制御範囲に加えた例を示し、図１３はこの制御回路に印加される制御信号説明図である。
【０１００】
図１２（Ａ）に示す制御回路は、高エネルギー部における独自制御においては、同（Ｂ）に示す如く、該当印字ドットＱ１のラインを該当印字ラインとするとき、その前１印字ラインにおける前の印字ドットＱ２及びその左右の印字ドットＬＱ２、ＲＱ２及び、さらに前２印字ラインにおける前の印字ドットＱ３の印刷制御範囲を有する。
【０１０１】
また低エネルギー部における独自制御においては、図１２（Ｄ）に示す如く、該当印字ドットｑ１のラインを該当印字ラインとするとき、その前１印字ラインにおける前の印字ドットｑ２と、更に前２印字ラインにおける前の印字ドットｑ３の印刷制御範囲を有する。
【０１０２】
この例では低エネルギー部における該当印字ドットｑ１に対する高エネルギー部の影響範囲を、図１２（Ｃ）に示す如く、前記印字ドットＱ２、Ｑ３及び前１印字ラインの隣接印字ドットのＬＱ２及びＲＱＬ２と定めるものである。
【０１０３】
このため、図１２（Ａ）に示す如く、ダイオード３０、３１、３２、３３、インバータ２５、ナンド回路２６、ＥＯＲ回路２７等を設ける。
【０１０４】
ＧＡＴＥ  Ｃ３信号は、図１３（Ｂ）に示す如く、ＳＴＲＯＢＥ２信号と同時に立下がり、期間（ｔ6 ＋ｔ7 ＋ｔ8 ）後に立上がるものである。勿論これら（ｔ6 ＋ｔ7 ＋ｔ8 ）は用紙の特性に応じて適宜設定できるものである。
【０１０５】
ダイオード３０、３１は前記図１０（Ａ）に示す制御回路と同様のものである。
【０１０６】
ダイオード３２は高エネルギー部の印字ドットＬＱ２に印字データが存在するときその影響を制御するためのものであって、高エネルギー部の印字ドットＬＱ２の信号入力回路と、ナンド回路２６の入力回路とを接続するものである。
【０１０７】
ダイオード３３は高エネルギー部の印字ドットＲＱ２に印字データが存在するときその影響を制御するためのものであって、高エネルギー部の印字ドットＲＱ２の信号入力回路と、ナンド回路２６の入力回路とを接続するものである。
【０１０８】
ナンド回路２６の他の入力回路にはＥＯＲ回路２７の出力が入力される。
【０１０９】
ＥＯＲ回路２７にはＧＡＴＥ  Ｃ２信号の反転信号と、ＧＡＴＥ  Ｃ３信号の反転信号とが入力される。
【０１１０】
図１２（Ａ）は、高エネルギー部単独の制御については図１０（Ａ）に示す制御回路と同じ動作を行う。また低エネルギー部単独の制御については、ＬＱ２、ＲＱ２がいずれも「０」のためナンド回路２６は多入力アンド回路６−０に「１」を出力する。それ以外は図１０（Ａ）に示す制御回路と同じ動作を行う。従ってこれらの単独の動作については説明簡略化のため省略する。
【０１１１】
以下図１２（Ｃ）のＬＱ２、ＲＱ２に印字データが存在する場合における低エネルギー部の該当印字ドットｑ１に対する代表的な制御について説明する。
【０１１２】
（１）印字ドットｑ１とＬＱ２に印字データが存在するとき、
図１２（Ｄ）に示す低エネルギー部の印字制御範囲において、該当印字ドットｑ１にのみ印字データがありｑ２、ｑ３に印字データがなく、図１２（Ｃ）に示す高エネルギー部の印字ドットＬＱ２に印字データがありＱ２、Ｑ３、ＲＱ２に印字データがない場合、図１２（Ａ）においてｑ１＝「１」、ｑ２＝「０」、ｑ３＝「０」、Ｑ２＝「０」、Ｑ３＝「０」、ＬＱ２＝「１」、ＲＱ２＝「０」となる。
【０１１３】
このときｑ２＝「０」、Ｑ２＝「０」のためナンド回路１９は「１」を出力し、ｑ３＝「０」、Ｑ３＝「０」のためナンド回路２０は「１」を出力する。
【０１１４】
またＬＱ２＝「１」のためナンド回路２６の一方の入力回路には「１」が印加され、他方の入力回路にはＥＯＲ回路２７の出力が入力される。このときＥＯＲ回路２７にはインバータ２４による、図１３（Ｂ）に示すＧＡＴＥ  Ｃ２信号の反転信号と、インバータ２５による、図１３（Ｂ）に示すＧＡＴＥ  Ｃ３信号の反転信号とが印加されるので、両信号の「１」、「０」の一致しない、図１３（Ｂ）に示す期間ｔ8 だけＥＯＲ回路２７は「１」を出力し、他の期間は「０」を出力する。このためナンド回路２６は期間ｔ8 だけ「０」を出力し、他の期間は「１」を出力する。
【０１１５】
従って多入力アンド回路６−０は、図１３に示すＳＴＲＯＢＥ２信号による期間Ｔ2 から期間ｔ8 を引いた残りの期間（ｔ6 ＋ｔ7 ＋ｔ9 ）は「１」を出力し、多入力アンド回路４及びオア回路２もこの期間（ｔ6 ＋ｔ7 ＋ｔ9 ）＝Ｔ2 −ｔ8 だけ「１」を出力するので、ＦＥＴ１もこの期間だけオンとなり、ＦＥＴ１に接続されたサーマルヘッドのヒータをこの（Ｔ2 −ｔ8 ）期間だけ加熱制御する。
【０１１６】
このようにして期間ｔ8 だけ加熱時間を短くすることにより、該当印字ドットｑ１に対する高エネルギー部の印字ドットＬＱ２における蓄熱影響を防止することができる。
【０１１７】
（２）印字ドットｑ１とＲＱ２に印字データが存在するとき、
図１２（Ｄ）に示す低エネルギー部の印字制御範囲において、該当印字ドットｑ１にのみ印字データがあり、ｑ２、ｑ３に印字データがなく、図１２（Ｃ）に示す高エネルギー部の印字ドットＲＱ２に印字データがありＱ２、Ｑ３、ＬＱ２に印字データがない場合、図１２（Ａ）において、ｑ１＝「１」、ｑ２＝「０」、ｑ３＝「０」、Ｑ２＝「０」、Ｑ３＝「０」、ＬＱ２＝「０」、ＲＱ２＝「１」となる。
【０１１８】
このときｑ２＝「０」、Ｑ２＝「０」のためナンド回路１９は「１」を出力し、ｑ３＝「０」、Ｑ３＝「０」のためナンド回路２０は「１」を出力する。
【０１１９】
またＲＱ２＝「１」のためナンド回路２６の一方の入力回路には「１」が印加され、他方の入力回路にはＥＯＲ回路２７の出力が入力される。したがって前記（１）の印字ドットｑ１とＬＱ２に印字データが存在するときと同様に、図１３（Ｂ）に示す期間ｔ8 だけＥＯＲ回路２７は「１」を出力し、他の期間は「０」を出力し、ＦＥＴ１に接続されたサーマルヘッドのヒータを（Ｔ1 −ｔ8 ）期間だけ加熱制御する。
【０１２０】
このように期間ｔ8 だけ加熱時間を短くすることにより、該当印字ドットｑ１に対する高エネルギー部の印字ドットＲＱ２における蓄熱影響を防止することができる。
【０１２１】
（３）印字ドットｑ１と、ＬＱ２、ＲＱ２に印字データが存在するとき、
図１２（Ｄ）に示す低エネルギー部の印字制御範囲において、該当印字ドットｑ１にのみ印字データがあり、ｑ２、ｑ３に印字データがなく、図１２（Ｃ）に示す高エネルギー部の印字ドットＬＱ２とＲＱ２に印字データがありＱ２、Ｑ３に印字データがない場合、図１２（Ａ）において、ｑ１＝「１」、ｑ２＝「０」、ｑ３＝「０」、Ｑ２＝「０」、Ｑ３＝「０」、ＬＱ２＝「１」、ＬＱ２＝「１」となる。
【０１２２】
このとき、前記（１）の印字ドットｑ１とＬＱ２に印字データが存在するときと同様に、図１３（Ｂ）に示す期間ｔ8 だけＥＯＲ回路２７は「１」を出力し、他の期間は「０」を出力し、ＦＥＴ１に接続されたサーマルヘッドのヒータを（Ｔ2 −ｔ8 ）期間だけ加熱制御する。
【０１２３】
このように期間ｔ8 だけ加熱時間を短くすることにより、該当印字ドットｑ１に対する高エネルギー部の印字ドットＬＱ２、ＲＱ２における蓄熱影響を防止することができる。
【０１２４】
ところで、このようにＬＱ２とＲＱ２に印字ドットが存在する場合は、ＬＱ２またはＲＱ２のいずれか一方に印字ドットがある場合と同様の制御が行われるがこれは下記の理由による。
【０１２５】
即ちこのような多色印刷においては、各色の境界が明確に出力されることが必要であり、しかもこのようなビットがとびとびに存在する場合が少なく、このようなケースに正確に対処するために必要な複雑な制御回路に対する要求が少ないことによる。
【０１２６】
（４）印字ドットｑ１と、Ｑ２、ＬＱ２に印字データが存在するとき、
図１２（Ｄ）に示す低エネルギー部の印字制御範囲において、該当印字ドットｑ１にのみ印字データがあり、ｑ２、ｑ３に印字データがなく、図１２（Ｃ）に示す高エネルギー部の印字ドットＱ２、ＬＱ２に印字データがありＱ３、ＲＱ２に印字データがない場合、図１２（Ａ）においてｑ１＝「１」、ｑ２＝「０」、ｑ３＝「０」、Ｑ２＝「１」、ＬＱ２＝「１」、Ｑ３＝「０」、ＲＱ２＝「０」となる。
【０１２７】
このときｑ３＝「０」、Ｑ３＝「０」のためナンド回路２０は「１」を出力する。しかしナンド回路１９においてはｑ２＝「０」ではあるがこのｑ２の信号入力回路にダイオード３０を介してＱ２＝「１」が入力される。さらにナンド回路１９にはインバータ２３により、図１３（Ｂ）に示すＧＡＴＥ  Ｃ１信号の反転信号が印加されているので、図１３（Ｂ）における期間ｔ6 の間だけナンド回路１９は「０」を出力し、他は「１」を出力する。
【０１２８】
またＬＱ２＝「１」のため、ダイオード３２を介してナンド回路２６の一方の入力回路には「１」が印加され、他方の入力回路にはＥＯＲ回路２７の出力が入力される。このときＥＯＲ回路２７にはインバータ２４による、図１３（Ｂ）に示すＧＡＴＥ  Ｃ２の反転信号と、インバータ２５による、図１３（Ｂ）に示すＧＡＴＥ  Ｃ３信号の反転信号とが印加されるので、両信号の「１」、「０」の一致しない、図１３（Ｂ）に示す期間ｔ8 だけＥＯＲ回路２７は「１」を出力し、他の期間は「０」を出力する。このためナンド回路２６は期間ｔ8 だけ「０」を出力し、他の期間は「１」を出力する。
【０１２９】
従って多入力アンド回路６−０は、図１３（Ｂ）に示すＳＴＲＯＢＥ２信号による期間Ｔ2 から前記期間ｔ6 とｔ8 を引いた残りの期間（ｔ7 ＋ｔ9 ）は「１」を出力し、多入力アンド回路４及びオア回路２もこの期間（ｔ7 ＋ｔ9 ）＝Ｔ2 −（ｔ6 ＋ｔ8 ）だけ「１」を出力するので、ＦＥＴ１もこの期間だけオンとなり、ＦＥＴ１に接続されたサーマルヘッドのヒータをこの〔Ｔ2 −（ｔ6 ＋ｔ8 ）〕期間だけ加熱制御する。
【０１３０】
このようにして（ｔ6 ＋ｔ8 ）期間だけ加熱時間を短くすることにより、該当印字ドットｑ１に対する高エネルギー部の印字ドットＱ２、ＬＱ２における蓄熱影響を防止することができる。
【０１３１】
（５）印字ドットｑ１と、Ｑ３、ＬＱ２に印字データが存在するとき、
図１２（Ｄ）に示す低エネルギー部の印字制御範囲において、該当印字ドットｑ１にのみ印字データがあり、ｑ２、ｑ３に印字データがなく、図１２（Ｃ）に示す高エネルギー部の印字ドットＱ３、ＬＱ２に印字データがありＱ２、ＲＱ２に印字データがない場合、図１２（Ａ）においてｑ１＝「１」、ｑ２＝「０」、ｑ３＝「０」、Ｑ２＝「０」、Ｑ３＝「１」、ＬＱ２＝「１」、ＲＱ２＝「０」となる。
【０１３２】
このときｑ２＝「０」、Ｑ２＝「０」のためナンド回路１９は「１」を出力する。しかしナンド回路２０においては、ｑ３＝「０」ではあるがこのｑ３の信号入力回路にダイオード３１を介してＱ３＝「１」が入力される。さらにナンド回路２０の他方の入力回路にはＥＯＲ回路２１の出力が入力される。このときＥＯＲ回路２１にはインバータ２３による、図１３（Ｂ）に示すＧＡＴＥ  Ｃ１信号の反転信号と、インバータ２４による図１３（Ｂ）に示すＧＡＴＥ  Ｃ２信号の反転信号とが印加されているので、両信号の一致しない、図１３（Ｂ）に示す期間ｔ7 だけＥＯＲ回路２１は「１」を出力し、他の期間は「０」を出力する。このためナンド回路２０は期間ｔ7 だけ「０」を出力し、他の期間は「１」を出力する。
【０１３３】
またＬＱ２＝「１」のため前記（１）の印字ドットｑ１とＬＱ２に印字データが存在するときに示したようにナンド回路２６は期間ｔ8 だけ「０」を出力し、他の期間は「１」を出力する。
【０１３４】
従って多入力アンド回路６−０は、図１３（Ｂ）に示すＳＴＲＯＢＥ２信号による期間Ｔ2 から前記期間ｔ7 とｔ8 を引いた残りの期間（ｔ6 ＋ｔ9 ）は「１」を出力し、多入力アンド回路４及びオア回路２もこの期間（ｔ6 ＋ｔ9 ）＝Ｔ2 −（ｔ7 ＋ｔ8 ）だけ「１」を出力するので、ＦＥＴ１もこの期間だけオンとなり、ＦＥＴ１に接続されたサーマルヘッドのヒータをこの〔Ｔ2 −（ｔ7 ＋ｔ8 ）〕期間だけ加熱制御する。
【０１３５】
このようにして（ｔ7 ＋ｔ8 ）期間だけ加熱時間を短くすることにより、該当印字ドットｑ１に対する高エネルギー部の印字ドットＱ３、ＬＱ２における蓄熱影響を防止することができる。
【０１３６】
前記以外の場合についても図１２（Ａ）の制御回路により高エネルギー部の印字ドットの悪影響を防止することができる。
【０１３７】
このように非常に正確に高エネルギー印字制御、低エネルギー印字制御ができるので、２色のデータが混在した場合でも正確に印字することができる。
【０１３８】
例えば図９（Ａ）に示す如く、用紙に黒文字領域Ｂ、赤文字領域Ｒがブロック化しているような場合は、図１０、図１２に示す制御回路によっても黒領域、赤領域を明確に印字することができる。しかし赤地に黒文字を印刷するような場合、つまり赤領域Ｒと黒領域Ｂとか混在した場合には、高エネルギー部の印字に隣接した部分、前後した部分の低エネルギー部の印字が存在する場合低エネルギー部の印字が高エネルギー部の印字により高エネルギー部の印字に近い色で発色するため文字や模様が不正確なものとなる欠点が改善され、複数種類の入力エネルギーデータが混在する場合でも高エネルギーデータが低エネルギーデータに与える悪影響を効果的に制御することができるので、きれいな、正確な印字を行うことができる。
【０１３９】
印刷媒体によっては、例えば東京磁気印刷株式会社製のアラジンカード（登録商標）の如く、サーマルヘッドにより高エネルギーを与えるとき印刷可能であるが、低エネルギーを与えるときは別の色に変化して高エネルギーにより印刷した文字等を消し、再び高エネルギー印刷により文字図形等を書くことが可能な、リライタブルの媒体がある。
【０１４０】
このような媒体に対しても、図１０、図１２に示した制御回路を使用することができる。この場合、ＳＴＲＯＢＥ１信号は印刷用の高エネルギーを付加するように設定し、ＳＴＲＯＢＥ２信号は印刷文字等を消去するための低エネルギーを与えるように設定する。この場合は、ｑ１、ｑ２、ｑ３が印字消去制御を行う印字消去データとなる。この媒体は、消去用の低エネルギーの範囲設定が非常に厳しいため、ＳＴＲＯＢＥ２信号の大きさのみでなく、前記ｑ２、ｑ３の有無に基づく熱履歴制御、つまり印字消去データｑ２、ｑ３による加熱制御を加えてエネルギー調整を行うことが好ましい。
【０１４１】
このようにして、リライタブルな媒体に対するサーマルヘッドにも使用することができる。
【０１４２】
図１４、図１５に、図１２の制御回路の論理表を説明する。図１２において、ナンド回路１９に対するダイオード２０とｑ２入力はオア関係にあるので、図１４（Ａ）ではこれらをオア回路１１５で等価的に示す。また図１２における出力保護回路１３は図１４（Ａ）では省略する。このようにして図１２を図１４（Ａ）により等価表示することができる。
【０１４３】
なお、図１４（Ａ）において、１００はＦＥＴ、１０１はオア回路、１０２、１０３は多入力アンド回路、１０４はアンド回路、１０５は多入力アンド回路、１０６、１０７はアンド回路、１０８、１０９、１１０、１１１、１１２、１１３、１１４はナンド回路、１１５、１１６、１１７はオア回路、１１８、１１９、１２０、１２１はＥＯＲ回路、１２２、１２３、１２４、１２５、１２６、１２７、１２８、１２９、１３０はインバータである。
【０１４４】
また図１４（Ｂ）▲１▼、▲２▼、▲３▼は、前記図１２（Ｂ）に示す印字制御範囲（高エネルギー部）の独自制御部分、図１２（Ｃ）に示す印字制御範囲（低エネルギー部）の高エネルギーの影響部分、図１２（Ｄ）に示す印字制御範囲（低エネルギー部）の独自制御部分をまとめたものである。そして図１４（Ａ）におけるＱ１、Ｑ２、Ｑ３、ＬＱ２、ＲＱ２はラッチデータであり、またｑ１、ｑ２、ｑ３もこれまたラッチデータである。
【０１４５】
図１４（Ａ）の回路は、サーマルヘッドが例えば６４ドット構成の場合、このようなものが６４個用意されるものであり端子ＤＯｎ、アンド回路１０４のＧＱｎ、ＧＡｎ、ＧＢｎ、多入力アンド回路１０５のＧｑｎのｎは、このような回路が複数存在することを示すものである。
【０１４６】
図１５（Ａ）に示す如く、端子ＤＯｎの出力は、入力としてＳＴＲＯＢＥ  ｑが「０」、ラッチデータＱ１が「０」、ｑ１が「１」、回路内出力として多入力アンド回路１０５（Ｇｑｎ）の出力が「１」であれば、ＳＴＲＯＢＥ  Ｑが「１」または「０」のいずれであり、アンド回路１０４（ＧＱｎ）の出力が「１」または「０」のいずれであってもオンであることを示す。なお、＊は「０」又は「１」のいずれかである。そして端子ＤＯｎの出力は、ＳＴＲＯＢＥ  Ｑが「０」、ＳＴＲＯＢＥ  ｑが「１」、ラッチデータＱ１が「０」、ｑ１が「０」であればアンド回路１０４（ＧＱｎ）及び多入力アンド回路１０５（Ｇｑｎ）の出力が「１」または「０」のいずれであっもＯＦＦであることを示す。その他端子ＤＯｎの出力は、図１５（Ａ）に示すＳＴＲＯＢＥ  Ｑ、ＳＴＲＯＢＥ  ｑ、Ｑ１、ｑ１、ＧＱｎ、Ｇｑｎの「１」、「０」の状態にしたがってＯＮ又はＯＦＦとなる。
【０１４７】
また前記アンド回路１０４（ＧＱｎ）は、図１５（Ｂ）に示す如く、回路内出力であるアンド回路１０６（ＧＡｎ）とアンド回路１０７（ＧＢｎ）の「１」、「０」の状態に従って「１」または「０」を出力する。そして前記アンド回路１０６（ＧＡｎ）は、図１５（Ｃ）に示す如く、入力ＧＡＴＥ  Ａ１、ＧＡＴＥ  Ａ２、ラッチデータＱ２、ＬＱ２の「１」、「０」の状態にしたがって「１」または「０」を出力する。
【０１４８】
前記アンド回路１０７（ＧＢｎ）は、図１５（Ｄ）に示す如く、入力ＧＡＴＥＢ１、ＧＡＴＥ  Ｂ２、ラッチデータＱ３、ＲＱ２の「１」、「０」の状態にしたがって「１」または「０」を出力する。
【０１４９】
そして前記多入力アンド回路１０５（Ｇｑｎ）は、図１５（Ｅ）に示す如く、入力ＧＡＴＥ  Ｃ１、ＧＡＴＥ  Ｃ２、ＧＡＴＥ  Ｃ３、ラッチデータＱ２又はｑ２、Ｑ３又はｑ３、ＬＱ２又はＲＱ２の「１」、「０」の状態にしたがって「１」又は「０」を出力する。
【０１５０】
【発明が解決しようとする課題】
ところで、図１０や図１２等に示す従来のサーマルヘッドでは、印字エネルギーの大小の設定は、加熱端子に流れる電流の印加時間の大小により設定される。つまり図１０、図１２におけるＳＴＲＯＢＥ１、ＳＴＲＯＢＥ２の大小により決まり、電流の値つまり単位電力は同一であった。
【０１５１】
したがって印字エネルギーを小さくするため、単位電力を印字エネルギーの大きい場合と一定にして印加時間を小さくしても、用紙の性質によっては発色が不充分であるものが存在する。またサーマルヘッドより印加時間を小さくして低エネルギーの熱量を与えることにより高エネルギーにより印刷した文字等を消去するリライタブルの用紙に使用するとき、十分に消去できない場合もあった。
【０１５２】
したがって本発明の目的は、印加時間を従来より長くしても印字エネルギーを小さくできるサーマルヘッドを提供することである。
【０１５３】
【課題を解決するための手段】
本発明の原理を図１（Ａ）により説明する。図１（Ａ）において、ｒ0 は発熱抵抗、ｒ1 は発熱抵抗体ｒ0 の発熱量を調整するために直列に接続された付加抵抗であり、ＦＥＴ１、ＦＥＴ２をオン・オフ制御することにより発熱抵抗ｒ0 に流れる電流を制御するものである。
【０１５４】
図１（Ａ）において、３〜５は多入力アンド回路、６はアンド回路、７〜１０はナンド回路、１１、１２はＥＯＲ（エクスクルシーブオア）回路、１３は出力保護回路、１４〜１８はインバータ、１９、２０はナンド回路、２１はＥＯＲ回路、２２〜２４はインバータである。そして３０、３１はダイオードであって、図１（Ｂ）に示す信号Ｑ２とｑ２、Ｑ３とｑ３を接続する接続回路を構成する。
【０１５５】
本発明における前記目的は下記の構成により達成することができる。
【０１５６】
（１）加熱温度にもとづき異なる色を発色する複数色感熱用紙に対して複数の異なるエネルギーを加熱する用紙加熱手段を設けるとともに、この用紙加熱手段に用紙加熱手段の発熱量を制御する付加抵抗を接続し、これら用紙加熱手段と付加抵抗にそれぞれ第１スイッチング手段と第２スイッチング手段を接続して、これら第１、第２スイッチング手段を、前記用紙加熱手段を第１のエネルギーで発熱するのか第２のエネルギーで発熱するのかに応じて制御する第１のストローブ信号入力手段と、第２のストローブ信号入力手段を設け、前記第１のストローブ信号入力手段は前記用紙加熱手段に対して第１のエネルギーに対応する時間の加熱制御を行い、前記第２のストローブ信号入力手段は前記用紙加熱手段に対して、前記第１のエネルギーよりも短い、第２のエネルギーに対応する時間の加熱制御を行い、また前記第１のストローブ信号に基づき印字される印字データと、第１の加熱時間制御信号が入力される第１のゲート手段と、印字データの１ライン前の印字データと、前記印字データの１ライン前の印字データの左右の印字データと、印字データの２ライン前の印字データによる印字範囲におけるデータの存在に応じた長さのゲート制御信号が入力され、印字制御範囲に存在する印字データに応じて前記第１のストローブ信号に基づく加熱時間を制御する前記第１の加熱時間制御信号を出力する第１の加熱時間制御信号出力ゲート手段と、前記第２のストローブ信号に基づき印字される印字データと、第２の加熱時間制御信号が入力される第２のゲート手段と、印字データの１ライン前及び２ライン前の印字データよりなる印字制御範囲におけるデータの存在に応じた長さのゲート制御信号が入力され、印字制御範囲に存在する印字データに応じて前記第２のストローブ信号に基づく加熱時間を制御する前記第２の加熱時間制御信号を出力する第２の加熱時間制御信号出力ゲート手段と、第１のストローブ信号に基づき印字され、この印字が第２のストローブ信号に基づく印字制御に影響を与える、第２のストローブ信号に基づき印字される印字データの１ライン又は２ライン前、あるいは、１ライン及び２ライン前の印字データが存在するとき、この存在を前記第２の加熱時間制御信号出力ゲート手段側に通知する接続手段とを具備し、この接続手段から伝達される信号にもとづき前記第２の加熱時間制御信号出力ゲート手段の出力する第２の加熱時間制御信号の出力期間を制御することを特徴とする。
（２）加熱温度にもとづき異なる色を発色する複数色感熱用紙に対して複数の異なるエネルギーを加熱する用紙加熱手段を設けるとともに、この用紙加熱抵抗に用紙加熱手段の発熱量を制御する付加抵抗を接続し、これら用紙加熱手段、付加抵抗にそれぞれ第１スイッチング手段と第２スイッチング手段を接続して、これら第１、第２スイッチング手段を、前記用紙加熱手段を第１のエネルギーで加熱するのか、第２のエネルギーで発熱するのかに応じて制御する第１のストローブ信号入力手段と、第２のストローブ信号入力手段と、また複数の印字ラインの印字データを保持するデータ保持手段を設け、前記第１のストローブ信号入力手段は前記用紙加熱手段に対して第１のエネルギーに対応する時間の加熱制御を行い、前記第２のストローブ信号入力手段は、前記用紙加熱手段に対して、前記第１のエネルギーよりも短い第２のエネルギーに対応する時間の加熱制御を行い、また前記第１のストローブ信号に基づき印字される印字データと、第１の加熱時間制御信号が入力される第１のゲート手段と、印字データの１ライン前の印字データと、前記印字データの１ライン前の印字データの左右の印字データと、印字データの２ライン前の印字データによる印字制御範囲におけるデータの存在に応じた長さのゲート制御信号が入力され、印字制御範囲に存在する印字データに応じて前記第１のストローブ信号に基づく加熱時間を制御する時間を制御する前記第１の加熱時間制御信号を出力する第１の加熱時間制御信号出力ゲート手段と、前記第２のストローブ信号に基づき印字される印字データと、第２の加熱時間制御信号が入力される第２のゲート手段と印字データの１ライン前及び２ライン前の印字データよりなる印字制御範囲におけるデータの存在に応じた長さのゲート制御信号が入力され、印字制御範囲に存在する印字データに応じて前記第２のストローブ信号に基づく加熱時間を制御する前記第２の加熱時間制御信号を出力する第２の加熱時間制御信号出力ゲート手段と、第１のストローブ信号に基づき印字され、この印字が第２のストローブ信号に基づく印字制御に影響を与える、第２のストローブ信号に基づき印字される印字データの１ライン又は２ライン前、あるいは１ライン及び２ライン前の印字データが存在するとき、この存在を前記第２の加熱時間制御信号出力ゲート手段側に通知する接続手段を具備し、この接続手段から伝達される信号にもとづき、前記第２の加熱時間制御信号出力ゲート手段の出力する第２の加熱時間制御信号の出力期間を制御することを特徴とする。
【０１５７】
（３）前記用紙加熱手段と前記付加抵抗を同一の絶縁基板上に形成された薄膜抵抗により構成したことを特徴とする。
【０１５８】
これにより下記の作用を奏することができる。
【０１５９】
（１）発熱体に付加抵抗を接続し、第１スイッチング手段１と第２スイッチング手段２により発熱体のみを高エネルギーで動作状態にするか、発熱体と付加抵抗を直列接続で低エネルギーで動作状態にするのか選択制御することができるので、サーマルヘッドを高エネルギー状態と低エネルギー状態で制御できるのみならず、低エネルギー状態で長時間動作させることができる２電力型サーマルヘッドを提供することができる。
【０１６０】
（２）発熱体と、付加抵抗とを同一の薄膜抵抗により構成したので、小型の解像度の高い２電力型サーマルヘッドを提供することができる。
【０１６１】
【発明の実施の形態】
本発明の第１の実施の形態を図１〜図５にもとづき説明する。図１は本発明の第１の実施の形態のサーマルヘッドの１ドット当たりの制御回路構成図、図２は図１（Ａ）の動作説明図、図３は本発明の２電力型サーマルヘッドのヘッド部分の構成図、図４は従来例と本発明の比較説明図、図５は本発明の一実施の形態である。
【０１６２】
本発明では、図１（Ａ）に示す如く、サーマルヘッドの発熱抵抗ｒ0 に直列に付加抵抗ｒ1 を接続し、図８（Ｂ）のＴ1 で示す如く、高印字エネルギー側で使用する場合には、ＦＥＴ１をオンに、ＦＥＴ２をオフに制御し発熱抵抗ｒ0 のみに端子電圧Ｖを印加してこれを発熱制御する。また図８（Ｂ）のＴ2 で示す如く、低印字エネルギー側で使用する場合にはＦＥＴ１をオンに、ＦＥＴ２をオフに制御して発熱抵抗ｒ0 と付加抵抗ｒ1 を直列接続し、端子電圧Ｖ１をこの直列回路に印加して発熱抵抗ｒ0 を発熱制御する。
【０１６３】
これによりＦＥＴ１をオンにしＦＥＴ２をオフにして、図４（Ｃ）▲１▼に示す如く、発熱抵抗ｒ0 のみに端子電圧Ｖを印加すれば発熱抵抗ｒ0 に発生する電力Ｗ0 は下記の（１）式の通りとなる。
【０１６４】
Ｗ0 ＝Ｖ2 ／ｒ0 ・・・・（１）
またＦＥＴ１をオフにしＦＥＴ２をオンにして、図４（Ｃ）▲２▼に示す如く、発熱抵抗ｒ0 とｒ1 の直列接続回路に端子電圧Ｖを印加すれば、発熱抵抗ｒ0 に発生する電力Ｗ1 は下記（２）式の通りとなる。
【０１６５】
Ｗ1 ＝（Ｖ×ｒ0 ／（ｒ0 ＋ｒ1 ））2 ／ｒ0 ・・・・（２）
このように（２）式によりＷ1 はｒ1 の存在によりＷ0 よりも電力が低下することがわかる。
【０１６６】
前記特願平１０−１２３２０号で提案のものは、図４（Ａ）に示す如く、発熱抵抗から感熱紙に対して単位時間に印加する電力Ｗ0 つまり単位電力は、高エネルギー状態でも低エネルギー状態でも同じであり、高エネルギー状態の場合はその発熱時間ｔ2 を、低エネルギー状態の場合の発熱時間ｔ1 よりも長く設定することにより、高エネルギー状態における感熱紙への印加エネルギーはＷ0 ×ｔ2 となり、低エネルギー状態における印加エネルギーＷ0 ×ｔ1 よりも、発熱時間の差ｔ2 −ｔ1 だけ大きくなる。
【０１６７】
これに対して本発明では、図４（Ｂ）に示す如く、発熱抵抗から感熱紙に対して単位時間に印加する電力は高エネルギー状態の場合、Ｗ0 であるが低エネルギー状態の場合はＷ1 となり、Ｗ0 よりも低い。したがって発熱時間を、図４（Ｂ）の如く、両方の状態ともｔ2 とすれば高エネルギー状態における感熱紙への印加エネルギーはＷ0 ×ｔ2 となり、低エネルギー状態における印加エネルギーＷ1 ×ｔ2 よりも大きくなる。このように発熱抵抗における単位発熱量を調整することにより低エネルギー状態にすることができる。なお図４（Ｂ）の場合は、高エネルギー状態における発熱時間と低エネルギー状態における発熱時間が同一の場合について説明したが、同一である必要はなく、どちらかが長くとも短くとも、用紙の性質により適宜設定できる。
【０１６８】
図１（Ａ）に示す本発明の第１の実施の形態を説明する。図１（Ａ）において、１、２はＦＥＴ、３、４、５は多入力アンド回路、６はアンド回路、７〜１０はナンド回路、１１、１２はＥＯＲ（エクスクルシーブ  オア）回路、１３は出力保護回路、１４〜１８はインバータ、１９、２０はナンド回路、２１はＥＯＲ回路、２２〜２４はインバータ、３０、３１はダイオード、ｒ0 は発熱抵抗、ｒ1 は付加抵抗である。
【０１６９】
出力保護回路１３は、サーマルヘッドを構成するＩＣが正常動作のとき、多入力アンド回路３、４に「１」を出力するものである。
【０１７０】
また図１（Ｂ）に示す、高エネルギー部の印字ドットＱ１、Ｑ２、Ｑ３、ＬＱ２、ＲＱ２の有無を示す信号が、図１（Ａ）に示す信号Ｑ１、Ｑ２、Ｑ３、ＬＱ２、ＲＱ２として入力され、図１（Ｃ）に示す、低エネルギー部の印字ドットｑ１、ｑ２、ｑ３の有無を示す信号が、図１（Ａ）に示す信号ｑ１、ｑ２、ｑ３として入力される。
【０１７１】
そして、ストローブ信号ＳＴＲＯＢＥ１は、サーマルヘッドを高エネルギー部として加熱して用紙上に黒色印字するためのものであり、ストローブ信号ＳＴＲＯＢＥ２はサーマルヘッドを低エネルギー部として加熱して用紙上に例えば赤色印字するためのものである。
【０１７２】
いま、図１（Ｂ）に示す該当印字Ｑ１を印字するとき、Ｑ２、Ｑ３、ＬＱ２、ＲＱ２に印字データがなければ、これらは「０」であり、ナンド回路７〜１０はいずれも「１」を出力するので、多入力アンド回路５及び多入力アンド回路３はいずれも「１」を出力し、ＦＥＴ１はこれによりストローブ信号ＳＴＲＯＢＥ１により定められた時間Ｔ1 だけオンになり、サーマルヘッドの発熱抵抗ｒ0 を発熱する。
【０１７３】
しかしＱ２、Ｑ３、ＬＱ２、ＲＱ２の少なくとも１つに印字データがあれば、その蓄熱効果を考慮して、後述するように、これに応じたゲート信号Ａ１、Ｂ１、Ａ２、Ｂ２に基づき制御される時間だけ多入力アンド回路５から「０」が出力されて前記ストローブ信号ＳＴＲＯＢＥ１による多入力アンド回路３の「１」の出力時間が前記Ｔ1 よりも短くなるように制御し、ストローブ信号ＳＴＲＯＢＥ１におけるサーマルヘッドの感熱紙への加熱のエネルギーが等しくなるように制御する。
【０１７４】
また図１（Ｃ）に示す該当印字ｑ１を印字するとき、ｑ２、ｑ３に印字データがなければ、これらは「０」であり、ナンド回路１９、２０はいずれも「１」を出力するのでアンド回路６及び多入力アンド回路４はいずれも「１」を出力し、ＦＥＴ２はこれによりストローブ信号ＳＴＲＯＢＥ２により定められた時間Ｔ2 だけＦＥＴ２をオンにし、今度は発熱抵抗ｒ0 と付加抵抗ｒ1 が直列接続された状態で発熱抵抗ｒ0 が加熱される。
【０１７５】
しかしｑ２、ｑ３の少なくとも１つに印字データがあれば、その蓄熱効果を考慮して、後述するように、これに応じたゲート信号Ｃ１、Ｃ２に基づき制御される時間だけアンド回路６から「０」が出力されて前記ストローブ信号ＳＴＲＯＢＥ２による多入力アンド回路４の「１」の出力時間が前記Ｔ2 よりも短くなるように制御し、ストローブ信号ＳＴＲＯＢＥ２におけるサーマルヘッドの感熱紙への加熱のエネルギーが等しくなるように制御する。
【０１７６】
図２に示す各種の制御信号は、図示省略した制御信号出力回路より出力されるものであり、いずれも同じ周期Ｓで出力されるものである。
【０１７７】
図２（Ａ）に示す制御信号は、サーマルヘッドを高エネルギー状態で制御する場合の各種制御信号であり、同（Ｂ）に示す制御信号はサーマルヘッドを低エネルギー状態で制御する場合の各種制御信号である。
【０１７８】
ＳＴＲＯＢＥ１信号は、図１（Ｂ）に示す印字制御範囲において、該当印字ドットＱ１のみに印字ドットが存在する場合に、期間Ｔ1 だけＦＥＴ１をオンにしてこれに接続されたサーマルヘッドを期間Ｔ1 だけ加熱制御するものであり、図２（Ａ）に示す如く、期間Ｔ1 だけローレベルである。
【０１７９】
ＧＡＴＥ  Ａ１信号は、ＳＴＲＯＢＥ１信号と同時に立下がり、期間ｔ1 後に立上がるものである。
【０１８０】
ＧＡＴＥ  Ａ２信号は、ＳＴＲＯＢＥ１信号と同時に立下がり、期間（ｔ1 ＋ｔ2 ）後に立上がるものである。
【０１８１】
ＧＡＴＥ  Ｂ１信号は、ＳＴＲＯＢＥ１信号が立下がってから期間（ｔ1 ＋ｔ2 ＋ｔ3 ＋ｔ4 ）後に立下がり、それから期間ｔ5 後に、ＳＴＲＯＢＥ１信号と同時に立上がるものである。
【０１８２】
ＧＡＴＥ  Ｂ２信号は、ＳＴＲＯＢＥ１信号が立下がってから期間（ｔ1 ＋ｔ2 ＋ｔ3 ）後に立下がり、それから期間（ｔ4 ＋ｔ5 ）後に、ＳＴＲＯＢＥ１信号と同時に立上がるものである。
【０１８３】
またＳＴＲＯＢＥ２信号は、図１（Ｃ）に示す印字制御範囲において、該当印字ドットｑ１のみに印字ドットが存在する場合に、期間Ｔ2 だけＦＥＴ１をオンにしてこれに接続されたサーマルヘッドを期間Ｔ2 だけ加熱制御するものであり、図２（Ｂ）に示す如く、ＳＴＲＯＢＥ１信号と同時に立下がり、期間Ｔ2 だけローレベルである。
【０１８４】
ＧＡＴＥ  Ｃ１信号は、ＳＴＲＯＢＥ２信号と同時に立下がり、期間ｔ6 後に立上がるものである。
【０１８５】
ＧＡＴＥ  Ｃ２信号は、ＳＴＲＯＢＥ２信号と同時に立下がり、期間（ｔ6 ＋ｔ7 ）後に立上がるものである。
【０１８６】
そしてこれらＴ1 、Ｔ2 、ｔ1 〜ｔ8 は、用紙の特性に応じて適宜設定できるものである。
【０１８７】
まず図１、図２に基づき、熱履歴制御について、図１（Ｂ）及び図１（Ｃ）に示す印字制御範囲、つまり高エネルギー部については印字ドットＱ１〜Ｑ３、ＬＱ２、ＲＱ２について下記の如く、印字データが存在し、低エネルギー部については印字ドットｑ１〜ｑ３について、下記の如く、印字データが存在する場合について説明する。
【０１８８】
ここでＱ１を該当印字ドットとするとき、Ｑ２はその１ライン直前の印字ドットを示し、Ｑ３はその２ライン直前の印字ドットを示す。またＬＱ２は１ライン前の左側の印字ドットを示し、ＲＱ２は１ライン前の右側の印字ドットを示す。
【０１８９】
そしてｑ１を該当印字ドットとするとき、ｑ２はその１ライン直前の印字ドットを示し、ｑ３は２ライン直前の印字ドットを示す。
【０１９０】
（１）印字ドットＱ１にのみ印字データが存在するとき、
図１（Ｂ）に示す印字制御範囲において、該当印字ドットＱ１にのみ印字データがあり、Ｑ２、Ｑ３、ＬＱ２、ＲＱ２に印字データが存在しない場合、図１（Ａ）ではＱ１＝「１」、Ｑ２＝「０」、Ｑ３＝「０」、ＬＱ２＝「０」、ＲＱ２＝「０」となる。
【０１９１】
これら各「０」によりナンド回路７〜ナンド回路１０はそれぞれ「１」を出力するため、多入力アンド回路５は「１」を出力する。このときサーマルヘッドが正常であれば出力保護回路１３から「１」が出力され、Ｑ１＝「１」であり、インバータ１４に図２（Ａ）に示す如きＳＴＲＯＢＥ１信号が伝達されるので、図２（Ａ）に示す期間Ｔ1 だけ多入力アンド回路３から「１」が出力される。このときｑ１＝「０」のため、多入力アンド回路４は「０」を出力する。
【０１９２】
このように、前記多入力アンド回路３から出力された「１」がＦＥＴ１に入力されるので、結局オア回路２は、Ｑ１に印字データがあり、Ｑ２、Ｑ３、ＬＱ２、ＲＱ２に印字データがない場合、期間Ｔ1 だけ「１」をＦＥＴ１に印加してこれをオンとし、ＦＥＴ１に接続されたサーマルヘッドの発熱抵抗ｒ0 を期間Ｔ1 だけ発熱制御する。
【０１９３】
（２）印字ドットＱ１とＱ２に印字データが存在するとき、
該当印字ドットＱ１とその１ライン前の印字ドットＱ２に印字データが存在するとき、図１（Ａ）ではＱ１とＱ２にそれぞれ「１」が印加され、Ｑ３＝「０」、ＬＱ２＝「０」、ＲＱ２＝「０」が印加される。これによりナンド回路８〜１０はそれぞれ「１」を出力する。
【０１９４】
このときナンド回路７には、インバータ１５により、図２（Ａ）に示すＧＡＴＥ  Ａ１信号の反転信号とＱ２＝「１」が印加されるので、図２における期間ｔ1 の間だけナンド回路７は「０」を出力し、他は「１」を出力する。従って多入力アンド回路５は、図２に示す期間Ｔ1 から期間ｔ1 を引いた残りの期間（ｔ2 ＋ｔ3 ＋ｔ4 ＋ｔ5 ）は「１」を出力し、ＦＥＴ１もこの期間だけオンとなり、ＦＥＴ１に接続されたサーマルヘッドの発熱抵抗ｒ0 を（Ｔ1 −ｔ1 ）期間だけ発熱制御する。
【０１９５】
（３）印字ドットＱ１とＬＱ２に印字データが存在するとき、
該当印字ドットＱ１とその隣接左前の印字ドットＬＱ２に印字データが存在するとき、図１（Ａ）のＱ１とＬＱ２にそれぞれ「１」が印加され、Ｑ２＝「０」、Ｑ３＝「０」、ＲＱ２＝「０」が印加される。これによりナンド回路７及びナンド回路９、１０はそれぞれ「１」を出力する。
【０１９６】
このとき、ナンド回路８にはＬＱ２＝「１」と、ＥＯＲ回路１１の出力とが入力される。ＥＯＲ回路１１には、インバータ１５による、図２（Ａ）に示すＧＡＴＥ  Ａ１信号の反転信号と、インバータ１６による、図２（Ａ）に示すＧＡＴＥ  Ａ２信号の反転信号とが印加されるので、図２に示す期間ｔ2 だけＥＯＲ回路１１は「１」を出力し、他の期間は「０」を出力する。このためナンド回路８は期間ｔ2 だけ「０」を出力し、他の期間は「１」を出力する。
【０１９７】
従って多入力アンド回路３は、図２に示す期間Ｔ1 から期間ｔ2 を引いた残りの期間（ｔ1 ＋ｔ3 ＋ｔ4 ＋ｔ5 ）は「１」を出力し、ＦＥＴ１もこの期間だけオンとなり、ＦＥＴ１に接続されたサーマルヘッドの発熱抵抗ｒ0 を（Ｔ1 −ｔ2 ）期間だけ発熱制御する。
【０１９８】
（４）印字ドットＱ１とＲＱ２に印字データが存在するとき、
該当印字ドットＱ１とその隣接右前の印字ドットＲＱ２に印字データが存在するとき、図１（Ａ）のＱ１とＲＱ２にそれぞれ「１」が印加され、Ｑ２＝「０」、Ｑ３＝「０」、ＬＱ２＝「０」が印加される。これにより、ナンド回路７〜９はそれぞれ「１」を出力する。
【０１９９】
このとき、ナンド回路１０にはＲＱ２＝「１」と、ＥＯＲ回路１２の出力とが入力される。ＥＯＲ回路１２には、インバータ１７による、図２（Ａ）に示すＧＡＴＥ  Ｂ１信号の反転信号と、インバータ１８による、図２（Ａ）に示すＧＡＴＥ  Ｂ２の反転信号とが印加されるので、図２に示す期間ｔ4 だけＥＯＲ回路１２は「１」を出力し、他の期間は「０」を出力する。このためナンド回路１０は期間ｔ4 だけ「０」を出力し、他の期間は「１」を出力する。
【０２００】
従って多入力アンド回路３は、図２に示す期間Ｔ1 から期間ｔ4 を引いた残りの期間（ｔ1 ＋ｔ2 ＋ｔ3 ＋ｔ5 ）は「１」を出力し、ＦＥＴ１もこの期間だけオンとなり、ＦＥＴ１に接続されたサーマルヘッドの発熱抵抗ｒ0 を（Ｔ1 −ｔ4 ）期間だけ発熱制御する。
【０２０１】
（５）印字ドットＱ１とＱ３に印字データが存在するとき、
該当印字ドットＱ１とその２ドット前の印字ドットＱ３に印字データが存在するとき、図１（Ａ）のＱ１とＱ３にそれぞれ「１」が印加され、Ｑ２＝「０」、ＬＱ２＝「０」、ＲＱ２＝「０」が印加される。これによりナンド回路７、８及び１０はそれぞれ「１」を出力する。
【０２０２】
このときナンド回路９にはＱ３＝「１」と、インバータ１７による、図２（Ａ）に示すＧＡＴＥ  Ｂ１信号の反転信号とが印加されるので、図２（Ａ）に示す期間ｔ5 だけナンド回路９は「０」を出力し、他の期間は「１」を出力する。
【０２０３】
従って多入力アンド回路３は、図２に示す期間Ｔ1 から期間ｔ5 を引いた残りの期間（ｔ1 ＋ｔ2 ＋ｔ3 ＋ｔ4 ）は「１」を出力し、ＦＥＴ１もこの期間だけオンとなり、ＦＥＴ１に接続されたサーマルヘッドの発熱抵抗ｒ0 を（Ｔ1 −ｔ5 ）期間だけ発熱制御する。
【０２０４】
（６）印字ドットＱ１とＱ２とＱ３に印字データが存在するとき、
該当印字ドットＱ１とその１ドット前の印字ドットＱ２及びその２ドット前の印字ドットＱ３に印字データが存在するとき、図１（Ａ）のＱ１、Ｑ２、Ｑ３にそれぞれ「１」が印加され、ＬＱ２＝「０」、ＲＱ２＝「０」が印加される。これによりナンド回路８及びナンド回路１０はそれぞれ「１」を出力する。
【０２０５】
このとき、ナンド回路７にはＱ２＝「１」と、インバータ１５による、図２（Ａ）に示すＧＡＴＥ  Ａ１信号の反転信号とが印加されるので、図２における期間ｔ1 の間だけナンド回路７は「０」を出力し、他の期間は「１」を出力する。またナンド回路９にはＱ３＝「１」と、インバータ１７による、図２（Ａ）に示すＧＡＴＥ  Ｂ１信号の反転信号とが印加されるので、図２に示す期間ｔ5 だけナンド回路９は「０」を出力し、他の期間は「１」を出力する。
【０２０６】
従って、多入力アンド回路３は、図２に示す期間Ｔ1 から期間ｔ1 とｔ5 を引いた残りの期間（ｔ2 ＋ｔ3 ＋ｔ4 ）は「１」を出力し、ＦＥＴ１もこの期間だけオンとなり、ＦＥＴ１に接続されたサーマルヘッドの発熱抵抗ｒ0 を（Ｔ1 −ｔ1 −ｔ5 ）期間だけ発熱制御する。
【０２０７】
（７）印字ドットＱ１と、Ｑ２、Ｑ３、ＬＱ２、ＲＱ３のうちの複数の印字ドットに印字データが存在するとき、
該当印字ドットＱ１と、印字ドットＱ２、Ｑ３、ＬＱ２、ＲＱ２のうちの複数の印字ドット、例えばＱ２とＬＱ２とに印字データが存在するとき、Ｑ３＝「０」、ＲＱ２＝「０」のためナンド回路９、１０はそれぞれ「１」を出力する。
【０２０８】
このときナンド回路７には、前記（２）に示す如く、インバータ１５により、図２（Ａ）に示すＧＡＴＥ  Ａ１信号とＱ２＝「１」が印加されるので、図２における期間ｔ1 の間だけナンド回路７は「０」を出力する。
【０２０９】
またナンド回路８には、前記（３）に示す如く、ＬＱ２＝「１」とＥＯＲ回路１１の出力が入力される。ＥＯＲ回路１１には、インバータ１５による、図２（Ａ）に示すＧＡＴＥ  Ａ１信号の反転信号と、インバータ１６による、図２（Ａ）に示すＧＡＴＥ  Ａ２信号の反転信号が印加されるので、図２に示す期間ｔ2 だけＥＯＲ回路１１は「１」を出力し、他の期間は「０」を出力する。このため、ナンド回路８は期間ｔ2 だけ「０」を出力する。
【０２１０】
従ってＱ２とＬＱ２に印字データが存在するとき、該当印字ドットＱ１と印字ドットＱ２にデータが存在するとき多入力アンド回路５が「０」を出力する期間ｔ1 と、該当印字ドットＱ１と印字ドットＬＱ２にデータが存在するとき多入力アンド回路５が「０」を出力する期間ｔ2 との和の（ｔ1 ＋ｔ2 ）だけ多入力アンド回路５が「０」を出力し、ＦＥＴ１に接続されたサーマルヘッドの発熱抵抗ｒ0 を（Ｔ1 −ｔ1 −ｔ2 ）だけ発熱制御する。
【０２１１】
すなわち該当印字ドットＱ１と、印字ドットＱ２、Ｑ３、ＬＱ２、ＲＱ２のうちの複数の印字ドットに印字データが存在するとき、該当印字ドットＱ１と他の印字ドットＱ２、Ｑ３、ＬＱ２、ＲＱ２の印字ドットとにデータが存在するときに多入力アンド回路５から他の印字ドットに応じて、前記（２）〜（５）に説明した「０」の期間の和だけ多入力アンド回路５が「０」を出力し、これらの和の期間だけＴ1 より差引いた期間ＦＥＴ１に接続されたサーマルヘッドの発熱抵抗ｒ0 を発熱する。
【０２１２】
例えば、Ｑ１とＱ２、Ｑ３、ＬＱ２、ＲＱ２のすべてに印字データが存在するとき、Ｔ1 −（ｔ1 ＋ｔ2 ＋ｔ4 ＋ｔ5 ）＝ｔ3 の期間だけ多入力アンド回路５は「１」を出力し、この期間ｔ3 だけＦＥＴ１に接続されたサーマルヘッドの発熱抵抗ｒ0 を発熱する。
【０２１３】
（８）印字ドットｑ１にのみ印字データが存在するとき、
図１（Ｃ）に示す印字制御範囲において、該当印字ドットｑ１にのみ印字データがあり、ｑ２、ｑ３に印字データが存在しない場合、図１（Ａ）ではｑ１＝「１」、ｑ２＝「０」、ｑ３＝「０」となる。
【０２１４】
従ってｑ２＝「０」、ｑ３＝「０」によりナンド回路１９、２０にそれぞれ「１」を出力するため、多入力カンド回路６は「１」を出力する。このときサーマルヘッドが正常であれば出力保護回路１３から「１」が出力される。このときｑ１＝「１」であり、インバータ２２に図２（Ｂ）に示す如きＳＴＲＯＢＥ２信号が伝達されるので、図２（Ｂ）に示す期間Ｔ2 だけ多入力アンド回路４から「１」が出力される。このときＱ１＝「０」のため、多入力アンド回路３は「０」を出力する。
【０２１５】
このように、前記多入力アンド回路４から出力された「１」がＦＥＴ２に入力されるので、結局ＦＥＴ２は、ｑ１に印字データがあり、ｑ２、ｑ３に印字データがない場合、期間Ｔ2 だけ「１」をＦＥＴ２に印加してこれをオンとし、ＦＥＴ２に接続されたサーマルヘッドの発熱抵抗ｒ0 と付加抵抗ｒ1 が直列接続された状態で発熱抵抗ｒ0 が期間Ｔ2 だけ発熱制御される。
【０２１６】
（９）印字ドットｑ１とｑ２に印字データが存在するとき、
該当印字ドットｑ１とその１ライン前の印字ドットｑ２に印字データが存在するとき、図１（Ａ）ではｑ１とｑ２にそれぞれ「１」が印加され、ｑ３＝「０」が印加される。これによりナンド回路２０は「１」を出力する。
【０２１７】
このときナンド回路１９には、インバータ２３により、図２（Ｂ）に示すＧＡＴＥ  Ｃ１信号の反転信号とｑ２＝「１」が印加されるので、図２における期間ｔ6 の間だけナンド回路１９は「０」を出力し、他は「１」を出力する。従ってアンド回路６は、図２に示す期間Ｔ2 から期間ｔ6 を引いた残りの期間（ｔ7 ＋ｔ8 ）は「１」を出力し、多入力アンド回路４及びオア回路２もこの期間（ｔ7 ＋ｔ8 ）だけ「１」を出力するので、ＦＥＴ２もこの期間だけオンとなり、ＦＥＴ２に接続されたサーマルヘッドの発熱抵抗ｒ0 と付加抵抗ｒ1 が直列接続された状態で発熱抵抗ｒ0 が（Ｔ2 −ｔ6 ）期間だけ発熱制御される。
【０２１８】
（１０）印字ドットｑ１とｑ３に印字データが存在するとき、
該当印字ドットｑ１とその２ドット前の印字ドットｑ３に印字データが存在するとき、図１（Ａ）ではｑ１とｑ３にそれぞれ「１」が印加されｑ２＝「０」が印加される。これによりナンド回路１９は「１」を出力する。
【０２１９】
このとき、ナンド回路２０には、ｑ３＝「１」と、ＥＯＲ回路２１の出力とが入力される。ＥＯＲ回路２１には、インバータ２３による、図２（Ｂ）に示すＧＡＴＥ  Ｃ１信号の反転信号と、インバータ２４による、図２（Ｂ）に示すＧＡＴＥ  Ｃ２信号の反転信号とが印加されるので、両信号の「１」、「０」の一致しない図２に示す期間ｔ7 だけＥＯＲ回路２１は「１」を出力し、他の期間は「０」を出力する。このためナンド回路２０は期間ｔ7 だけ「０」を出力し、他の期間は「１」を出力する。
【０２２０】
従ってアンド回路６は、図２に示す期間Ｔ2 から期間ｔ7 を引いた残りの期間（ｔ6 ＋ｔ8 ）は「１」を出力し、多入力アンド回路４及びオア回路２もこの期間（ｔ6 ＋ｔ8 ）だけ「１」を出力するので、ＦＥＴ２もこの期間だけオンとなり、ＦＥＴ２に接続されたサーマルヘッドの発熱抵抗ｒ0 と付加抵抗ｒ1 が直列接続された状態で発熱抵抗ｒ0 が（Ｔ2 −ｔ7 ）期間だけ発熱制御される。
【０２２１】
（１１）印字ドットｑ１、ｑ２、ｑ３に印字データが存在するとき、
該当印字ドットｑ１と、その１ドット前の印字ドットｑ２及びその２ドット前の印字ドットｑ３にいずれも印字データが存在するとき、図１（Ａ）のｑ１、ｑ２、ｑ３にそれぞれ「１」が印加される。
【０２２２】
このとき、前記（９）に示す如く、アンド回路１９には、インバータ２３により、図２（Ｂ）に示すＧＡＴＥ  Ｃ１信号の反転信号とｑ２＝「１」が印加されるので、図２における期間ｔ6 の間だけナンド回路１９は「０」を出力する。
【０２２３】
また、前記（１０）に示す如く、ナンド回路２０には、ｑ３＝「１」と、ＥＯＲ回路２１の出力とが入力される。このときＥＯＲ回路２１には、インバータ２３による、図２（Ｂ）に示すＧＡＴＥ  Ｃ１信号の反転信号と、インバータ２４による、図２（Ｂ）に示すＧＡＴＥ  Ｃ２信号の反転信号とが印加されるので、両信号の「１」、「０」の一致しない図２に示す期間ｔ7 だけＥＯＲ回路２１は「１」を出力し、他の期間は「０」を出力する。このためナンド回路２０は期間ｔ7 だけ「０」を出力し、他の期間は「１」を出力する。
【０２２４】
従ってアンド回路６は、図２に示す期間Ｔ2 から期間ｔ6 とｔ7 を引いた残りの期間ｔ8 は「１」を出力し、多入力アンド回路４及びオア回路２もこの期間ｔ8 だけ「１」を出力するので、ＦＥＴ２もこの期間ｔ8 ＝Ｔ2 −（ｔ6 ＋ｔ7 ）だけオンとなり、ＦＥＴ２に接続されたサーマルヘッドの発熱抵抗ｒ0 と付加抵抗ｒ1 が直列接続された状態で発熱抵抗ｒ0 がこの期間Ｔ2 −（ｔ6 ＋ｔ7 ）だけ発熱制御される。
【０２２５】
次に低エネルギー部のｑ１に印字データがあり、低エネルギー部のｑ２またはｑ３に印字データがなく、高エネルギー部のＱ２又はＱ３に印字データがある場合等についてその制御動作を説明する。なお印字データの性質上、同一ドットに高エネルギー部の印字データと低エネルギー部の印字データとが共に存在することがないように、印字データが作成されている。
【０２２６】
（２−１）印字ドットｑ１とＱ２に印字データが存在するとき、
図１（Ｃ）に示す低エネルギー部の印字制御範囲において、該当印字ドットｑ１にのみ印字データがありｑ２、ｑ３に印字データがなく、図１（Ｂ）に示す高エネルギー部の印字ドットＱ２に印字データがありＱ３に印字データがない場合、図１（Ａ）においてｑ１＝「１」、ｑ２＝「０」、ｑ３＝「０」、Ｑ２＝「１」、Ｑ３＝「０」となる。
【０２２７】
このときｑ３＝「０」のためナンド回路２０は「１」を出力する。しかしナンド回路１９においてはｑ２＝「０」ではあるが、このｑ２の信号入力回路にダイオード３０を介してＱ２＝「１」が入力される。さらにナンド回路１９には、インバータ２３により、図２（Ｂ）に示すＧＡＴＥ  Ｃ１信号の反転信号が印加されるので、図２における期間ｔ6 の間だけナンド回路１９は「０」を出力し、他は「１」を出力する。
【０２２８】
従ってアンド回路６は図２に示す、ＳＴＲＯＢＥ２信号による期間Ｔ2 からｔ6 を引いた残りの期間（ｔ7 ＋ｔ8 ）は「１」を出力し、多入力アンド回路４もこの期間（ｔ7 ＋ｔ8 ）だけ「１」を出力するので、ＦＥＴ２もこの期間だけオンとなり、ＦＥＴ２に接続されたサーマルヘッドの発熱抵抗ｒ0 と付加抵抗ｒ1 が直列接続された状態で発熱抵抗ｒ0 が（Ｔ2 −ｔ6 ）期間だけ発熱制御される。
【０２２９】
このようにして期間ｔ6 だけ発熱時間を短くすることにより、該当印字ドットｑ１に対する高エネルギー部の印字ドットＱ２における蓄熱影響を防止することができる。
【０２３０】
（２−２）印字ドットｑ１とＱ３に印字データが存在するとき、
図１（Ｃ）に示す低エネルギー部の印字制御範囲において、該当印字ドットｑ１にのみ印字データがあり、ｑ２、ｑ３に印字データがなく、図１（Ｂ）に示す高エネルギー部の印字ドットＱ３に印字データがありＱ２に印字データがない場合、図１（Ａ）においてｑ１＝「１」、ｑ２＝「０」、ｑ３＝「０」、Ｑ２＝「０」、Ｑ３＝「１」となる。
【０２３１】
このとき、ｑ２＝「０」のためナンド回路１９は「１」を出力する。しかしナンド回路２０においてはｑ３＝「０」ではあるが、このｑ３の信号入力回路にダイオード３１を介してＱ３＝「１」が入力される。さらにナンド回路２０には、ＥＯＲ回路２１の出力が入力される。このときＥＯＲ回路２１には、インバータ２３による、図２（Ｂ）に示すＧＡＴＥ  Ｃ１信号の反転信号と、インバータ２４による、図２（Ｂ）に示すＧＡＴＥ  Ｃ２信号の反転信号とが印加されるので、両信号の「１」、「０」の一致しない、図２に示す期間ｔ7 だけＥＯＲ回路２１は「１」を出力し、他の期間は「０」を出力する。このためナンド回路２０は期間ｔ7 だけ「０」を出力し、他の期間は「１」を出力する。
【０２３２】
従ってアンド回路６は、図２に示す、ＳＴＲＯＢＥ２信号による期間Ｔ2 から期間ｔ7 を引いた残りの期間（ｔ6 ＋ｔ8 ）は「１」を出力し、多入力アンド回路４もこの期間（ｔ6 ＋ｔ8 ）だけ「１」を出力するので、ＦＥＴ２もこの期間だけオンとなり、ＦＥＴ２に接続されたサーマルヘッドの発熱抵抗ｒ0 と付加抵抗ｒ1 が直列接続された状態で発熱抵抗ｒ0 が（Ｔ2 −ｔ7 ）期間だけ発熱制御される。
【０２３３】
このようにして期間ｔ7 だけ発熱期間を短くすることにより、該当印字ドットｑ１に対する高エネルギー部の印字ドットＱ３における蓄熱影響を防止することができる。
【０２３４】
（２−３）印字ドットｑ１とＱ２、Ｑ３に印字データが存在するとき、
図１（Ｃ）に示す低エネルギー部の印字制御範囲において、該当印字ドットｑ１にのみ印字データがあり、ｑ２、ｑ３に印字データがなく、図１（Ｂ）に示す高エネルギー部の印字ドットＱ２、Ｑ３に印字データが存在する場合、図１（Ａ）においてｑ１＝「１」、ｑ２＝「０」、ｑ３＝「０」、Ｑ２＝「１」、Ｑ３＝「１」となる。
【０２３５】
このときナンド回路１９ではｑ２＝「０」ではあるが、このｑ２の信号入力回路にダイオード３０を介してＱ２＝「１」が入力される。さらにナンド回路１９には、インバータ２３により、図２（Ｂ）に示すＧＡＴＥ  Ｃ１信号の反転信号が印加されるので、図２における期間ｔ6 の間だけナンド回路１９は「０」を出力し、他は「１」を出力する。
【０２３６】
またナンド回路２０ではｑ３＝「０」ではあるが、このｑ３の信号入力回路にダイオード３１を介してＱ３＝「１」が入力される。ナンド回路２０には、ＥＯＲ回路２１の出力が入力されるが、前記の如く、ＥＯＲ回路２１はＧＡＴＥ  Ｃ１信号の反転信号とＧＡＴＥ  Ｃ２信号の反転信号との「１」、「０」の一致しない、図２に示す期間ｔ7 だけＥＯＲ回路２１は「１」を出力し、他の期間は「０」を出力する。このため、図２における期間ｔ7 の間ナンド回路２０は「０」を出力し、他は「１」を出力する。
【０２３７】
従ってアンド回路６は、図２に示す、ＳＴＲＯＢＥ２信号による期間Ｔ2 から期間（ｔ6 ＋ｔ7 ）を引いた残りの期間ｔ8 だけ「１」を出力するので、ＦＥＴ２も期間ｔ8 ＝Ｔ2 −（ｔ6 ＋ｔ7 ）だけオンとなり、ＦＥＴ２に接続されたサーマルヘッドの発熱抵抗ｒ0 と付加抵抗ｒ1 が直列接続された状態で発熱抵抗ｒ0 がこの期間ｔ8 だけ発熱制御される。
【０２３８】
このようにして期間（ｔ6 ＋ｔ7 ）だけ発熱期間を短くすることにより、該当印字ドットｑ１に対する高エネルギー部の印字ドットＱ２、Ｑ３における蓄熱影響を防止することができる。
【０２３９】
（２−４）印字ドットｑ１、ｑ２とＱ３に印字データが存在するとき、
図１（Ｃ）に示す低エネルギー部の印字制御範囲において、該当印字ドットｑ１と、印字ドットｑ２に印字データが存在してｑ３に印字データがなく、図１（Ｂ）に示す高エネルギー部の印字ドットＱ３に印字データが存在するがＱ２に印字データが存在しない場合、図１（Ａ）において、ｑ１＝「１」、ｑ２＝「１」、ｑ３＝「０」、Ｑ２＝「０」、Ｑ３＝「１」となる。
【０２４０】
この場合は前記（３）と同様の制御が行われ、ＦＥＴ２は期間ｔ8 ＝Ｔ2 −（ｔ6 ＋ｔ7 ）だけオンとなる。
【０２４１】
このようにして期間（ｔ6 ＋ｔ7 ）だけ発熱時間を短くすることにより、該当印字ドットｑ１に対する低エネルギー部の印字ドットｑ２のみでなく高エネルギー部の印字ドットＱ３の蓄熱影響を防止することができる。
【０２４２】
（２−５）印字ドットｑ１、ｑ３とＱ２に印字データが存在するとき、
図１（Ｃ）に示す低エネルギー部の印字制御範囲において、該当印字ドットｑ１と、印字ドットｑ３に印字データが存在してｑ２に印字データがなく、図１（Ｂ）に示す高エネルギー部の印字ドットＱ２に印字データが存在するがＱ３に印字データが存在しない場合、図１（Ａ）において、ｑ１＝「１」、ｑ２＝「０」、ｑ３＝「１」、Ｑ２＝「１」、Ｑ３＝「０」となる。
【０２４３】
この場合も前記（３）と同様の制御が行われ、ＦＥＴ２は期間ｔ8 ＝Ｔ2 −（ｔ6 ＋ｔ7 ）だけオンとなる。
【０２４４】
このようにして期間（ｔ6 ＋ｔ7 ）だけ発熱時間を短くすることにより、該当印字ドットｑ１に対する低エネルギー部の印字ドットｑ３のみでなく高エネルギー部の印字ドットＱ２の蓄熱影響を防止することができる。
【０２４５】
このような制御回路を備えた、本発明のサーマルヘッドの一実施の形態を、図５に基づき、他図を参照して説明する。図５では６４ビットの印字ヘッドを制御する例を示すものであり、他図と同一部分については同一記号を付している。図５においてＦＥＴ１、２は、図１（Ａ）で説明した該当印字ドットＱ１を印字制御するものであり、ＦＥＴ  Ｌ１、Ｌ２はこの該当印字ドットＱ１の左側の印字ドットを印字制御するＦＥＴを示し、Ｒ１、Ｒ２は該当印字ドットＱ１の右側の印字ドットを印字制御するＦＥＴを示し、ＶＳＳは接地信号を示し、ＶＤＤは制御系の電源電圧を示す。
【０２４６】
４０はシフトレジスタであって、高エネルギー部Ｑ用の印字データが入力される６４ビットの第１のシフトレジスタ（図示省略）と、低エネルギー部ｑ用の印字データが入力される６４ビットの第２シフトレジスタ（図示省略）により構成される。この例では、ＣＬＯＣＫ信号により高エネルギー部Ｑの６４ビットの入力データがＤＡＴＡｉｎ１（Ｑ）より第１シフトレジスタにシリアル入力され、また低エネルギー部ｑの６４ビットの入力データがＤＡＴＡｉｎ２（ｑ）より第２シフトレジスタにシリアル入力され、それぞれＤＡＴＡｏｕｔ１（Ｑ）、ＤＡＴＡｏｕｔ（ｑ）より、例えば次段にシリアル出力される。また４１、４２、４３・・・は印字データを高エネルギー部Ｑ用３ビット、低エネルギー部ｑ用３ビットを保持するデータ保持用レジスタである。
【０２４７】
データ保持用レジスタ４１は、ＬＯＡＤ信号により入力端Ｄ1 に伝達された１ビットの印字データを順次３ラインだけ保持するものであり、同じく入力端ｄ1 に伝達された１ビットの印字データを順次３ラインだけ保持するものである。データ保持用レジスタ４２、４３・・・も同様である。
【０２４８】
例えば高エネルギー部に対する第１の印字データラインがシフトレジスタ４０の第１シフトレジスタにセットされ、低エネルギー部に対する第１の印字データラインがシフトレジスタ４０の第２シフトレジスタにセットされた後、ＬＯＡＤ信号をデータ保持用レジスタ４１、４２、４３・・・のＬＡＴＣＨ端子に入力すると、第１シフトレジスタの１ビット目のデータが伝達される入力端子Ｄ1 に伝達されたデータがデータ保持用レジスタ４１に保持されてその端子Ｑ１より出力され、第２シフトレジスタの１ビット目のデータが伝達される入力端子ｄ1 に伝達されたデータがこれまたデータ保持用レジスタ４１に保持されてその端子ｑ１より出力される。
【０２４９】
同様第１シフトレジスタ及び第２シフトレジスタの各２ビット目のデータがデータ保持用レジスタ４２の出力端子Ｑ１、ｑ１より出力され、第１シフトレジスタ及び第２シフトレジスタの各３ビット目のデータがデータ保持用レジスタ４３の出力端子Ｑ１、ｑ１より出力される。
【０２５０】
次に高エネルギー部に対する第２の印字データラインがシフトレジスタ４０の第１シフトレジスタにセットされ、低エネルギー部に対する第２の印字データラインがシフトレジスタ４０の第２シフトレジスタにセットされた後、ＬＯＡＤ信号をデータ保持用レジスタ４１、４２、４３・・・のＬＡＴＣＨ端子に入力すると、第１シフトレジスタの新しい１ビット目のデータが入力端子Ｄ1 に伝達されてこれがデータ保持用レジスタ４１に保持されてその出力端子Ｑ１より出力され、それまで出力端子Ｑ１より出力されていたデータは次段にシフトされて出力端子Ｑ２より出力される。同様な制御が第２シフトレジスタについても行われ、第２シフトレジスタの新しい１ビット目のデータが入力端子ｄ1 に伝達されてこれがデータ保持用レジスタ４１に保持されてその端子ｑ１より出力され、それまで出力端子ｑ１より出力されていたデータは次段にシフトされて出力端子ｑ２より出力される。
【０２５１】
同様に第１シフトレジスタ及び第２シフトレジスタの各２ビット目のデータがデータ保持用レジスタ４２の出力端子Ｑ１、ｑ１より出力され、それまで出力端子Ｑ１、ｑ１より出力されていたデータは次段にシフトされて出力端子Ｑ２、ｑ２より出力されることになる。
【０２５２】
データ保持用レジスタ４３においても同様な制御が行われ、第１シフトレジスタ及び第２シフトレジスタの各３ビット目のデータがデータ保持用レジスタ４３の出力端子Ｑ１、ｑ１より出力され、それまで出力端子Ｑ１、ｑ１より出力されていたデータは次段にシフトされて出力端子Ｑ２、ｑ２より出力されることになる。
【０２５３】
そして、高エネルギー部に対する第３の印字データラインがシフトレジスタ４０の第１シフトレジスタにセットされ、低エネルギー部に対する第３の印字データラインがシフトレジスタ４０の第２シフトレジスタにセットされた後、ＬＯＡＤ信号をデータ保持用レジスタ４１、４２、４３・・・のＬＡＴＣＨ端子に入力すると、前記と同様の制御が行われ、データ保持用レジスタ４１においては、その第１シフトレジスタの新しい１ビット目のデータが出力端子Ｑ１より出力され、それまで出力端子Ｑ１、Ｑ２より出力されていたデータは次段にシフトされてそれぞれ出力端子Ｑ２、Ｑ３から出力される。また第２シフトレジスタの新しい１ビット目のデータが出力端子ｑ１より出力され、それまで出力端子ｑ１、ｑ２から出力されていたデータは次段にシフトされてそれぞれ出力端子ｑ２、ｑ３から出力される。
【０２５４】
データ保持用レジスタ４２においても、同様に、その第１シフトレジスタの新しい２ビット目のデータが出力端子Ｑ１より出力され、それまで出力端子Ｑ１、Ｑ２から出力されていたデータは次段にシフトされてそれぞれ出力端子Ｑ２、Ｑ３から出力される。また第２シフトレジスタの新しい２ビット目のデータが出力端子ｑ１より出力され、それまで出力端子ｑ１、ｑ２から出力されていたデータは次段にシフトされてそれぞれ出力端子ｑ２、ｑ３から出力される。
【０２５５】
また出力端子Ｑ２はダイオード３０を介して出力端子ｑ２と接続され、出力端子Ｑ３はダイオード３１を介して出力端子ｑ３と接続されている。
【０２５６】
さらにデータ保持用レジスタ４３においても、これまた同様に、その第１シフトレジスタの新しい３ビット目のデータが出力端子Ｑ１より出力され、それまで出力端子Ｑ１、Ｑ２から出力されていたデータは次段にシフトされてそれぞれ出力端子Ｑ２、Ｑ３から出力される。また第２シフトレジスタの新しい３ビット目のデータが出力端子ｑ１より出力され、それまで出力端子ｑ１、ｑ２から出力されていたデータは次段にシフトされてそれぞれ出力端子ｑ２、ｑ３から出力される。
【０２５７】
ここで前記第１の印字データラインが、図１（Ｂ）、（Ｃ）に示す前２印字ラインに相当し、第２の印字データラインが前１印字ラインに相当し、第３の印字データラインが該当印字ラインに相当する。
【０２５８】
そしてレジスタ４１の出力端子Ｑ２の出力はナンド回路８に入力（図１（Ａ）のＬＱ２に相当）され、またレジスタ４３の出力端子Ｑ２の出力はナンド回路１０に入力（図１（Ａ）のＲＱ２に相当）される。このようにデータ保持用レジスタ４１、４２、４３の出力に基づき、図１（Ａ）に説明したものと同様の制御回路が構成される。
【０２５９】
従ってＦＥＴ１に対しては、前記図１（Ｂ）、（Ｃ）に示す印字制御範囲について前記各印字ドットの状態に応じた熱履歴制御が含まれるＳＴＲＯＢＥ１信号、ＳＴＲＯＢＥ２信号にもとづく制御が行れる。この制御はＦＥＴ  Ｌ１、Ｌ２、ＦＥＴ  Ｒ１、Ｒ２・・・についても同様に行われる。
【０２６０】
それ故、シフトレジスタ４０の第１シフトレジスタに高エネルギー部の印字データを入力し、第２シフトレジスタに低エネルギー部の印字データを入力し、前記ＳＴＲＯＢＥ１信号、ＳＴＲＯＢＥ２信号、ＧＡＴＥ  Ａ１信号、ＧＡＴＥ  Ａ２信号、ＧＡＴＥ  Ｂ１信号、ＧＡＴＥ  Ｂ２信号、ＧＡＴＥ  Ｃ１信号、ＧＡＴＥ  Ｃ２信号等の制御信号を入力すれば、前記の如き、印字制御範囲及び蓄熱影響防止制御を含めた高エネルギー部の印字データ及び低エネルギー部の印字データにもとづく印字制御を同時に行うことができ、例えば図９に示す如く、複数色印刷が一回の走査により正確に行われる。
【０２６１】
本発明におけるサーマルヘッドの具体的構成を図３にもとづき説明する。図３において１００は共通電極部、１０１−０、１０１−１・・・は発熱抵抗（ｒ0 ）、１０２−０、１０２−１・・・は高エネルギー側接続パッド、１０３−０、１０３−１・・・は付加抵抗（ｒ1 ）、１０４−０、１０４−１・・・は低エネルギー側接続パッド、１０５−０、１０５−１・・・はＩＣ側における高エネルギー側接続パッド、１０６−０、１０６−１・・・はＩＣ側における低エネルギー側接続パッド、１０７−０、１０７−１・・・は高エネルギー側ワイヤボンディング用のワイヤ、１０８−０、１０８−１・・・は低エネルギー側ワイヤボンディング用のワイヤである。
【０２６２】
共通電極部１００、発熱抵抗１０１−０、１０１−１・・・、高エネルギー側接続パッド１０２−０、１０２−１・・・、付加抵抗１０３−０、１０３−１・・・、低エネルギー側接続パッド１０４−０、１０４−１・・・はいずれも図示省略した同一の絶縁基板上に薄膜技術により形成される。
【０２６３】
また高エネルギー側接続パッド１０５−０、１０５−１・・・、低エネルギー側接続パッド１０６−０、１０６−１・・・はいずれも図示省略したＩＣ側に形成される。そして高エネルギー側接続パッド１０２−０、１０２−１・・・と高エネルギー側接続パッド１０５−０、１０５−１・・・はワイヤ１０７−０、１０７−１・・・によりワイヤボンディングされ、また低エネルギー側接続パッド１０４−０、１０４−１・・・と低エネルギー側接続パッド１０６−０、１０６−１・・・はこれまたワイヤ１０８−０、１０８−１・・・によりワイヤボンディングされる。
【０２６４】
高エネルギー側接続パッド１０５−０はＦＥＴ１に接続され、低エネルギー側接続パッド１０６−０はＦＥＴ２に接続されるので、前記の如くＦＥＴ１、２を選択的にオンに制御することにより発熱抵抗ｒ0 単独による高エネルギー状態の発熱、あるいは発熱抵抗ｒ0 と付加抵抗ｒ1 が直列接続された状態での低エネルギー状態の発熱制御が行われる。
【０２６５】
次に本発明におけるサーマルヘッドの１ドット当たりの第２の制御回路を図６及び図７に基づき説明する。図６は高エネルギー部の前方向印字データと隣接データを制御範囲に加えた例を示し、図７はこの制御回路に印加される制御信号説明図である。
【０２６６】
図６（Ａ）に示す制御回路は、高エネルギー部における独自制御においては、同（Ｂ）に示す如く、該当印字ドットＱ１のラインを該当印字ラインとするとき、その前１印字ラインにおける前の印字ドットＱ２及びその左右の印字ドットＬＱ２、ＲＱ２及び、さらに前２印字ラインにおける前の印字ドットＱ３の印刷制御範囲を有する。
【０２６７】
また低エネルギー部における独自制御においては、図６（Ｄ）に示す如く、該当印字ドットｑ１のラインを該当印字ラインとするとき、その前１印字ラインにおける前の印字ドットｑ２と、更に前２印字ラインにおける前の印字ドットｑ３の印刷制御範囲を有する。
【０２６８】
この例では低エネルギー部における該当印字ドットｑ１に対する高エネルギー部の影響範囲を、図６（Ｃ）に示す如く、前記印字ドットＱ２、Ｑ３及び前１印字ラインの隣接印字ドットのＬＱ２及びＲＱＬ２と定めるものである。
【０２６９】
このため、図６（Ａ）に示す如く、ダイオード３０、３１、３２、３３、インバータ２５、ナンド回路２６、ＥＯＲ回路２７等を設ける。
【０２７０】
ＧＡＴＥ  Ｃ３信号は、図７（Ｂ）に示す如く、ＳＴＲＯＢＥ２信号と同時に立下がり、期間（ｔ6 ＋ｔ7 ＋ｔ8 ）後に立上がるものである。勿論これら（ｔ6 ＋ｔ7 ＋ｔ8 ）は用紙の特性に応じて適宜設定できるものである。
【０２７１】
ダイオード３０、３１は前記図１（Ａ）に示す制御回路と同様のものである。
【０２７２】
ダイオード３２は高エネルギー部の印字ドットＬＱ２に印字データが存在するときその影響を制御するためのものであって、高エネルギー部の印字ドットＬＱ２の信号入力回路と、ナンド回路２６の入力回路とを接続するものである。
【０２７３】
ダイオード３３は高エネルギー部の印字ドットＲＱ２に印字データが存在するときその影響を制御するためのものであって、高エネルギー部の印字ドットＲＱ２の信号入力回路と、ナンド回路２６の入力回路とを接続するものである。
【０２７４】
ナンド回路２６の他の入力回路にはＥＯＲ回路２７の出力が入力される。
【０２７５】
ＥＯＲ回路２７にはＧＡＴＥ  Ｃ２信号の反転信号と、ＧＡＴＥ  Ｃ３信号の反転信号とが入力される。
【０２７６】
図６（Ａ）は、高エネルギー部単独の制御については図１（Ａ）に示す制御回路と同じ動作を行う。また低エネルギー部単独の制御については、ＬＱ２、ＲＱ２がいずれも「０」のためナンド回路２６は多入力アンド回路６−０に「１」を出力する。それ以外は図１（Ａ）に示す制御回路と同じ動作を行う。従ってこれらの単独の動作については説明簡略化のため省略する。
【０２７７】
以下図６（Ｃ）のＬＱ２、ＲＱ２に印字データが存在する場合における低エネルギー部の該当印字ドットｑ１に対する代表的な制御について説明する。
【０２７８】
（３−１）印字ドットｑ１とＬＱ２に印字データが存在するとき、
図６（Ｄ）に示す低エネルギー部の印字制御範囲において、該当印字ドットｑ１にのみ印字データがありｑ２、ｑ３に印字データがなく、図６（Ｂ）に示す高エネルギー部の印字ドットＬＱ２に印字データがありＱ２、Ｑ３、ＲＱ２に印字データがない場合、図６（Ａ）においてｑ１＝「１」、ｑ２＝「０」、ｑ３＝「０」、Ｑ２＝「０」、Ｑ３＝「０」、ＬＱ２＝「１」、ＲＱ２＝「０」となる。
【０２７９】
このときｑ２＝「０」、Ｑ２＝「０」のためナンド回路１９は「１」を出力し、ｑ３＝「０」、Ｑ３＝「０」のためナンド回路２０は「１」を出力する。
【０２８０】
またＬＱ２＝「１」のためナンド回路２６の一方の入力回路には「１」が印加され、他方の入力回路にはＥＯＲ回路２７の出力が入力される。このときＥＯＲ回路２７にはインバータ２４による、図７（Ｂ）に示すＧＡＴＥ  Ｃ２信号の反転信号と、インバータ２５による、図７（Ｂ）に示すＧＡＴＥ  Ｃ３信号の反転信号とが印加されるので、両信号の「１」、「０」の一致しない、図７（Ｂ）に示す期間ｔ8 だけＥＯＲ回路２７は「１」を出力し、他の期間は「０」を出力する。このためナンド回路２６は期間ｔ8 だけ「０」を出力し、他の期間は「１」を出力する。
【０２８１】
従って多入力アンド回路６−０は、図７に示すＳＴＲＯＢＥ２信号による期間Ｔ2 から期間ｔ8 を引いた残りの期間（ｔ6 ＋ｔ7 ＋ｔ9 ）は「１」を出力し、多入力アンド回路４及びオア回路２もこの期間（ｔ6 ＋ｔ7 ＋ｔ9 ）＝Ｔ2 −ｔ8 だけ「１」を出力するので、ＦＥＴ２もこの期間だけオンとなり、ＦＥＴ２に接続されたサーマルヘッドの発熱抵抗ｒ0 と付加抵抗ｒ1 が直列接続された状態で発熱抵抗ｒ0 がこの（Ｔ2 −ｔ8 ）期間だけ発熱制御される。
【０２８２】
このようにして期間ｔ8 だけ発熱時間を短くすることにより、該当印字ドットｑ１に対する高エネルギー部の印字ドットＬＱ２における蓄熱影響を防止することができる。
【０２８３】
（３−２）印字ドットｑ１とＲＱ２に印字データが存在するとき、
図６（Ｄ）に示す低エネルギー部の印字制御範囲において、該当印字ドットｑ１にのみ印字データがあり、ｑ２、ｑ３に印字データがなく、図６（Ｃ）に示す高エネルギー部の印字ドットＲＱ２に印字データがありＱ２、Ｑ３、ＬＱ２に印字データがない場合、図６（Ａ）において、ｑ１＝「１」、ｑ２＝「０」、ｑ３＝「０」、Ｑ２＝「０」、Ｑ３＝「０」、ＬＱ２＝「０」、ＲＱ２＝「１」となる。
【０２８４】
このときｑ２＝「０」、Ｑ２＝「０」のためナンド回路１９は「１」を出力し、ｑ３＝「０」、Ｑ３＝「０」のためナンド回路２０は「１」を出力する。
【０２８５】
またＲＱ２＝「１」のためナンド回路２６の一方の入力回路には「１」が印加され、他方の入力回路にはＥＯＲ回路２７の出力が入力される。したがって前記（１）の印字ドットｑ１とＬＱ２に印字データが存在するときと同様に、図７（Ｂ）に示す期間ｔ8 だけＥＯＲ回路２７は「１」を出力し、他の期間は「０」を出力し、ＦＥＴ２に接続されたサーマルヘッドの発熱抵抗ｒ0 と付加抵抗ｒ1 が直列接続された状態で発熱抵抗ｒ0 が（Ｔ1 −ｔ8 ）期間だけ発熱制御される。
【０２８６】
このように期間ｔ8 だけ発熱時間を短くすることにより、該当印字ドットｑ１に対する高エネルギー部の印字ドットＲＱ２における蓄熱影響を防止することができる。
【０２８７】
（３−３）印字ドットｑ１と、ＬＱ２、ＲＱ２に印字データが存在するとき、
図６（Ｄ）に示す低エネルギー部の印字制御範囲において、該当印字ドットｑ１にのみ印字データがあり、ｑ２、ｑ３に印字データがなく、図６（Ｃ）に示す高エネルギー部の印字ドットＬＱ２とＲＱ２に印字データがありＱ２、Ｑ３に印字データがない場合、図６（Ａ）において、ｑ１＝「１」、ｑ２＝「０」、ｑ３＝「０」、Ｑ２＝「０」、Ｑ３＝「０」、ＬＱ２＝「１」、ＬＱ２＝「１」となる。
【０２８８】
このとき、前記（１）の印字ドットｑ１とＬＱ２に印字データが存在するときと同様に、図７（Ｂ）に示す期間ｔ8 だけＥＯＲ回路２７は「１」を出力し、他の期間は「０」を出力し、ＦＥＴ２に接続されたサーマルヘッドの発熱抵抗ｒ0 と付加抵抗ｒ1 が直列接続された状態で発熱抵抗ｒ0 が（Ｔ2 −ｔ8 ）期間だけ発熱制御される。
【０２８９】
このように期間ｔ8 だけ発熱時間を短くすることにより、該当印字ドットｑ１に対する高エネルギー部の印字ドットＬＱ２、ＲＱ２における蓄熱影響を防止することができる。
【０２９０】
（３−４）印字ドットｑ１と、Ｑ２、ＬＱ２に印字データが存在するとき、
図６（Ｄ）に示す低エネルギー部の印字制御範囲において、該当印字ドットｑ１にのみ印字データがあり、ｑ２、ｑ３に印字データがなく、図６（Ｃ）に示す高エネルギー部の印字ドットＱ２、ＬＱ２に印字データがありＱ３、ＲＱ２に印字データがない場合、図６（Ａ）においてｑ１＝「１」、ｑ２＝「０」、ｑ３＝「０」、Ｑ２＝「１」、ＬＱ２＝「１」、Ｑ３＝「０」、ＲＱ２＝「０」となる。
【０２９１】
このときｑ３＝「０」、Ｑ３＝「０」のためナンド回路２０は「１」を出力する。しかしナンド回路１９においてはｑ２＝「０」ではあるがこのｑ２の信号入力回路にダイオード３０を介してＱ２＝「１」が入力される。さらにナンド回路１９にはインバータ２３により、図７（Ｂ）に示すＧＡＴＥ  Ｃ１信号の反転信号が印加されているので、図７（Ｂ）における期間ｔ6 の間だけナンド回路１９は「０」を出力し、他は「１」を出力する。
【０２９２】
またＬＱ２＝「１」のため、ダイオード３２を介してナンド回路２６の一方の入力回路には「１」が印加され、他方の入力回路にはＥＯＲ回路２７の出力が入力される。このときＥＯＲ回路２７にはインバータ２４による、図７（Ｂ）に示すＧＡＴＥ  Ｃ２の反転信号と、インバータ２５による、図７（Ｂ）に示すＧＡＴＥ  Ｃ３信号の反転信号とが印加されるので、両信号の「１」、「０」の一致しない、図７（Ｂ）に示す期間ｔ8 だけＥＯＲ回路２７は「１」を出力し、他の期間は「０」を出力する。このためナンド回路２６は期間ｔ8 だけ「０」を出力し、他の期間は「１」を出力する。
【０２９３】
従って多入力アンド回路６−０は、図７（Ｂ）に示すＳＴＲＯＢＥ２信号による期間Ｔ2 から前記期間ｔ6 とｔ8 を引いた残りの期間（ｔ7 ＋ｔ9 ）は「１」を出力し、多入力アンド回路４及びオア回路２もこの期間（ｔ7 ＋ｔ9 ）＝Ｔ2 −（ｔ6 ＋ｔ8 ）だけ「１」を出力するので、ＦＥＴ２もこの期間だけオンとなり、ＦＥＴ２に接続されたサーマルヘッドの発熱抵抗ｒ0 と付加抵抗ｒ1 が直列接続された状態で発熱抵抗ｒ0 がこの〔Ｔ2 −（ｔ6 ＋ｔ8 ）〕期間だけ発熱制御される。
【０２９４】
このようにして（ｔ6 ＋ｔ8 ）期間だけ発熱時間を短くすることにより、該当印字ドットｑ１に対する高エネルギー部の印字ドットＱ２、ＬＱ２における蓄熱影響を防止することができる。
【０２９５】
（３−５）印字ドットｑ１と、Ｑ３、ＬＱ２に印字データが存在するとき、
図６（Ｄ）に示す低エネルギー部の印字制御範囲において、該当印字ドットｑ１にのみ印字データがあり、ｑ２、ｑ３に印字データがなく、図６（Ｃ）に示す高エネルギー部の印字ドットＱ３、ＬＱ２に印字データがありＱ２、ＲＱ２に印字データがない場合、図６（Ａ）においてｑ１＝「１」、ｑ２＝「０」、ｑ３＝「０」、Ｑ２＝「０」、Ｑ３＝「１」、ＬＱ２＝「１」、ＲＱ２＝「０」となる。
【０２９６】
このときｑ２＝「０」、Ｑ２＝「０」のためナンド回路１９は「１」を出力する。しかしナンド回路２０においては、ｑ３＝「０」ではあるがこのｑ３の信号入力回路にダイオード３１を介してＱ３＝「１」が入力される。さらにナンド回路２０の他方の入力回路にはＥＯＲ回路２１の出力が入力される。このときＥＯＲ回路２１にはインバータ２３による、図７（Ｂ）に示すＧＡＴＥ  Ｃ１信号の反転信号と、インバータ２４による図７（Ｂ）に示すＧＡＴＥ  Ｃ２信号の反転信号とが印加されているので、両信号の一致しない、図７（Ｂ）に示す期間ｔ7 だけＥＯＲ回路２１は「１」を出力し、他の期間は「０」を出力する。このためナンド回路２０は期間ｔ7 だけ「０」を出力し、他の期間は「１」を出力する。
【０２９７】
またＬＱ２＝「１」のため前記（１）の印字ドットｑ１とＬＱ２に印字データが存在するときに示したようにナンド回路２６は期間ｔ8 だけ「０」を出力し、他の期間は「１」を出力する。
【０２９８】
従って多入力アンド回路６−０は、図７（Ｂ）に示すＳＴＲＯＢＥ２信号による期間Ｔ2 から前記期間ｔ7 とｔ8 を引いた残りの期間（ｔ6 ＋ｔ9 ）は「１」を出力し、多入力アンド回路４及びオア回路２もこの期間（ｔ6 ＋ｔ9 ）＝Ｔ2 −（ｔ7 ＋ｔ8 ）だけ「１」を出力するので、ＦＥＴ２もこの期間だけオンとなり、ＦＥＴ２に接続されたサーマルヘッドの発熱抵抗ｒ0 と付加抵抗ｒ1 が直列接続された状態で発熱抵抗ｒ0 がこの〔Ｔ2 −（ｔ7 ＋ｔ8 ）〕期間だけ発熱制御される。
【０２９９】
このようにして（ｔ7 ＋ｔ8 ）期間だけ発熱時間を短くすることにより、該当印字ドットｑ１に対する高エネルギー部の印字ドットＱ３、ＬＱ２における蓄熱影響を防止することができる。
【０３００】
前記以外の場合についても図６（Ａ）の制御回路により高エネルギー部の印字ドットの悪影響を防止することができる。
【０３０１】
このように本発明では非常に正確に高エネルギー印字制御、低エネルギー印字制御ができるので、２色のデータが混在した場合でも正確に印字することができる。
【０３０２】
前記説明では、高、低の２つのエネルギーに対する実施例について説明したが、本発明は勿論これのみに限定されるものではない。
【０３０３】
また色も赤と黒に限定されるものではなく、緑と黒でもその他の組み合わせでも、３色以上の組み合わせでも可能である。
【０３０４】
本発明のその他の実施の形態について説明する。
【０３０５】
印刷媒体によっては、例えば東京磁気印刷株式会社製のアラジンカード（登録商標）の如く、サーマルヘッドにより高エネルギーを与えるとき印刷可能であるが、低エネルギーを与えるときは別の色に変化して高エネルギーにより印刷した文字等を消し、再び高エネルギー印刷により文字図形等を書くことが可能な、リライタブルの媒体がある。
【０３０６】
このような媒体に対しても、図１、図６に示した制御回路を使用することができる。この場合、ＳＴＲＯＢＥ１信号は印刷用の高エネルギーを付加するように設定し、ＳＴＲＯＢＥ２信号は印刷文字等を消去するための低エネルギーを与えるように設定する。この場合は、ｑ１、ｑ２、ｑ３が印字消去制御を行う印字消去データとなる。この媒体は、消去用の低エネルギーの範囲設定が非常に厳しいため、ＳＴＲＯＢＥ２信号の大きさのみでなく、前記ｑ２、ｑ３の有無に基づく熱履歴制御、つまり印字消去データｑ２、ｑ３による発熱制御を加えたり、付加抵抗により単位電力値を抑制し、さらにＳＴＲＯＢＥ２信号の大きさを調整してエネルギー調整を行うことが好ましい。
【０３０７】
このようにして、リライタブルな媒体に対するサーマルヘッドをも提供することができる。
【０３０８】
【発明の効果】
本発明によれば下記の如き効果を奏することができる。
【０３０９】
（１）発熱手段に付加抵抗を接続し、第１スイッチング手段１と第２スイッチング手段２により発熱手段のみを高エネルギーで動作状態にするか、発熱手段と付加抵抗を直列接続で低エネルギーで動作状態にするのか選択制御することができるので、サーマルヘッドを高エネルギー状態と低エネルギー状態で制御できるのみならず、低エネルギー状態で長時間動作させることができる２電力型サーマルヘッドを提供することができる。
【０３１０】
（２）発熱手段と、付加抵抗とを同一の薄膜抵抗により構成したので、小型の解像度の高い２電力型サーマルヘッドを提供することができる。
【図面の簡単な説明】
【図１】本発明におけるサーマルヘッドの１ドット当たりの制御回路である。
【図２】図１の制御回路に印加される制御信号説明図である。
【図３】本発明の２電力型サーマルヘッドのヘッド部分の構成図である。
【図４】従来例と本発明の発熱エネルギー比較図である。
【図５】本発明の一実施の形態である。
【図６】本発明におけるサーマルヘッドの１ドット当たりの第２の制御回路である。
【図７】図６の制御回路に印加される制御信号説明図である。
【図８】感熱紙に対する印字エネルギー説明図である。
【図９】複色印刷説明図である。
【図１０】先行技術の制御回路である。
【図１１】図１０の制御回路に印加される制御信号説明図である。
【図１２】先行技術の第２の制御回路である。
【図１３】図１２の制御回路に印加される制御信号説明図である。
【図１４】図１２の制御回路の等価回路図である。
【図１５】図１４の制御回路の論理表である。
【符号の説明】
１、２  ＦＥＴ
３、４、５  多入力アンド回路
６  アンド回路
７、８、９、１０  ナンド回路
１１、１２  ＥＯＲ回路
１３  出力保護回路
１４、１５、１６、１７、１８  インバータ
１９、２０  ナンド回路
２１  ＥＯＲ回路
２２、２３、２４  インバータ
３０、３１  ダイオード
４０  シフトレジスタ
４１、４２、４３  データ保持用レジスタ
【図１】
0004080642.tif 000002
【図２】
0004080642.tif 000003
【図３】
0004080642.tif 000004
【図４】
0004080642.tif 000005
【図５】
0004080642.tif 000006
【図６】
0004080642.tif 000007
【図７】
0004080642.tif 000008
【図８】
0004080642.tif 000009
【図９】
0004080642.tif 000010
【図１０】
0004080642.tif 000011
【図１１】
0004080642.tif 000012
【図１２】
0004080642.tif 000013
【図１３】
0004080642.tif 000014
【図１４】
0004080642.tif 000015
【図１５】
0004080642.tif 000016