(57)【特許請求の範囲】
【請求項１】
整流回路と、
前記整流回路の出力側に設けた、コイルと放電阻止ダイオードとの直列接続にスイッチ素子がＴ字結線され、後段に出力コンデンサを有する昇圧チョッパと、
前記昇圧チョッパの入力側と出力側との間に順接続された一方向性導通素子と、
前記昇圧チョッパの出力電流が所定の電流制限値を超えないように前記スイッチ素子を制御するコントローラを含む制御回路と、
を有し、
前記コントローラは、負荷への供給電力が小さいときには、前記制御回路は、出力電圧が所定の電圧制限値を超えないように、かつ前記チョッパの出力電流が所定の電流制限値を超えないように前記スイッチ素子を制御して、昇圧チョッパを介して出力側に電力の供給を行い、
負荷への供給電力が大きいときには、整流波の１周期を前領域、中領域、後領域として、
出力電圧が整流電圧より高い前領域では、前記制御回路は、前記コイルを流れる電流が前記所定の電流制限値を超えないように前記スイッチ素子を制御して、前記昇圧チョッパを介して出力側に電力の供給を行うようにし、
出力電圧が整流電圧より低い中領域では、一方向性導通素子をオンとして、当該一方向性導通素子を介して出力側に電力を供給を行い、
出力電圧が整流電圧より再び高くなる後領域では、前記制御回路は、前記コイルを流れる電流が前記所定の電流制限値を超えないように前記スイッチ素子を制御して、前記昇圧チョッパを介して出力側に電力の供給を行うようにする、
ことを特徴とする電源回路。
【請求項２】
整流回路と、
前記整流回路の出力側に設けた、コイルと放電阻止ダイオードとの直列接続にスイッチ素子がＴ字結線され、後段に出力コンデンサを有する昇圧チョッパと、
前記昇圧チョッパの入力側と出力側との間に順接続された一方向性導通素子と、
を有する電源回路の制御方法において、
負荷への供給電力が小さいときには、前記制御回路は、出力電圧が所定の電圧制限値を超えないように、かつ前記チョッパの出力電流が所定の電流制限値を超えないように前記スイッチ素子を制御して、昇圧チョッパを介して出力側に電力の供給を行い、
負荷への供給電力が大きいときには、整流波の１周期を前領域、中領域、後領域として、
出力電圧が整流電圧より高い前領域では、前記制御回路は、前記コイルを流れる電流が前記所定の電流制限値を超えないように前記スイッチ素子を制御して、前記昇圧チョッパを介して出力側に電力の供給を行い、
出力電圧が整流電圧より低い中領域では、一方向性導通素子をオンとして、当該一方向性導通素子を介して出力側に電力を供給を行い、
出力電圧が整流電圧より再び高くなる後領域では、前記制御回路は、前記コイルを流れる電流が前記所定の電流制限値を超えないように前記スイッチ素子を制御して、前記昇圧チョッパを介して出力側に電力の供給を行う、
ことを特徴とする電源回路の制御方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、高調波の発生を抑制でき、かつ負荷変動による影響が少ない電源回路および電源回路の制御方法に関する。
【０００２】
【従来の技術】
交流入力のスイッチング電源の多くが、コンデンサインプット型整流回路を備えている。図５（Ａ）に示すように、電源回路７では、交流入力端子ａ１，ａ２を持つ整流回路７１の出力側に、入力コンデンサ７２（ＣＩＮ）が設けられている。入力コンデンサ７２の後段には、トランジスタスイッチ７３、フライホールダイオード７４およびコイル７５からなるスイッチング回路が設けられおり、出力端子ｂ１，ｂ２間には出力コンデンサ７６が設けられている。
【０００３】
交流の入力電圧ｖＩＮは、整流回路７１により全波整流された後、コンデンサ７２に電荷が蓄えられる。上記スイッチング回路が動作することにより、コンデンサ７２に蓄えられたエネルギーは、ｂ１，ｂ２間に直流出力電圧ＥＯＵＴがとして与えられる。図５（Ｂ）に、入力電圧ｖＩＮと、入力電流ｉＩＮと、入力コンデンサ７２の端子電圧ＥＣＩＮとの関係を示す。図５（Ｂ）では、入力電圧ｖＩＮ，入力電流ｉＩＮを絶対値で示してある。
【０００４】
上記の電源回路７では、入力電圧ｖＩＮが入力コンデンサ７２の端子電圧ＥＣＩＮよりも低くなる期間があり、高調波が発生する。この不都合を解消するために、チョークインプット型の電源回路や、アクティブフィルタを用いた電源回路が使用される。
【０００５】
図６に示すチョークインプット型の電源回路８では、ダイオードブリッジからなる整流回路８１の出力側に、低周波コイル（チョーク）８２が設けられている。低周波コイル８２の後段に、入力コンデンサ８３の後段には、トランジスタスイッチ８４、フライホールダイオード８５およびコイル８６からなるスイッチング回路が設けられおり、出力端子ｂ１，ｂ２間には出力コンデンサ８７が設けられている。電源回路８では、入力電圧ｖＩＮは、整流回路８１により全波整流された後、低周波コイル８２により平滑化され、出力端子ｂ１，ｂ２間に直流電圧ＥＯＵＴが与えられる。
【０００６】
また、図７（Ａ）に示すアクティブフィルタ方式の電源回路９も、導通角を広げかつ高調波の発生を防止する目的で使用される。この電源回路９は、整流回路９１と昇圧チョッパ９２とを含んで構成されている。昇圧チョッパ９２は、チョークコイル９２１とダイオード９２２との直列接続回路にＴ字接続されたトランジスタスイッチ９２３とからなるＴ字回路、およびこのＴ字回路の後段に設けた出力コンデンサ９２４からなる。図示ない制御回路は、入力電流波形を入力電圧波形と相似とし、かつ電流の位相を電圧に合せるようにブリッジの各素子をオン・オフ制御するとともに、スイッチ９２３をオン・オフ制御して入力を昇圧している。これにより、出力端子ｂ１，ｂ２間には直流電圧ＥＯＵＴが与えられる。図７（Ｂ）に、入力電圧ｖＩＮと、入力電流ｉＩＮと、直流出力電圧ＥＯＵＴ（出力コンデンサ９２４の端子電圧）との関係を示す。なお、図７（Ｂ）では、入力電圧ｖＩＮ，入力電流ｉＩＮを絶対値で示してある。
【０００７】
【発明が解決しようとする課題】
図５（Ａ）に示した回路では、図５（Ｂ）に示されるように、｜ｖＩＮ｜＞ＥＣＩＮのときには、整流回路７１がオン状態となり、コンデンサ７２が充電されるが、｜ｖＩＮ｜≦ＥＯＵＴのときには、整流回路７１はオフ状態となりコンデンサ７２には充電がなされない。このため、入力電圧範囲が狭くなり、すなわち整流回路７１がオン状態となる期間（導通角）が短くなり、結果として、前述したように高調波高調波が発生し、また負荷変動による出力電圧ＥＯＵＴが不安定となる。
【０００８】
図６に示した回路では、整流回路７１の導通角を図５（Ａ）に示した回路に比べてやや大きく取ることができるものの、低周波コイル８２により重量が大きくなるという問題がある。
【０００９】
さらに、図７（Ａ）の回路では、既に説明したように、入力電流ｉＩＮの波形を入力電圧ｖＩＮの波形と相似とし、かつ入力電流ｉＩＮの位相を入力電圧ｖＩＮの位相に合せなければならない。このため、特殊な制御素子（波形調整用制御素子）、整流素子が必要となり、制御する電流に見合ったチョークコイル９２１が必要となり、製品コストが高くなってしまうという問題がある。
【００１０】
本発明の目的は、整流回路の導通角を大きくすることで負荷変動による影響を低減でき、かつ高調波の発生を抑制できる、製造コストが安価な電源回路、および電源回路の制御方法を提供することにある。
【００１１】
【課題を解決するための手段】
本発明の電源回路（ＡＣ／ＤＣコンバータ）は、（１）整流回路と、（２）整流回路出力側に設けたコイルと放電阻止ダイオードとの直列接続にスイッチ素子がＴ字結線され、後段に出力コンデンサを有する昇圧チョッパと、（３）昇圧チョッパの入力側と出力側との間に順接続された一方向性導通素子と、（４）昇圧チョッパの出力電流（コイルを流れる電流）が所定の電流制限値を超えないように前記スイッチ素子を制御するコントローラを含む制御回路とを有することを特徴とする。
【００１２】
本発明の電源回路は以下のように制御される。
【００１３】
すなわち、負荷への供給電力が小さいときには、前記制御回路は、出力電圧が所定の電圧制限値を超えないように（すなわち、出力電圧が所定の電圧制限値で安定するように）、かつ昇圧チョッパの出力電流が所定の電流制限値を超えないように、制御回路のコントローラは昇圧チョッパのスイッチ素子を制御する。これにより、昇圧チョッパを介して出力側に電力の供給が行われる。このときには、昇圧チョッパの出力電圧は、入力電圧よりも高いので、昇圧チョッパの入出力端子間に接続された一方向性導通素子を介して電力が供給されることはなく、電力は１００％、昇圧チョッパを介して、負荷に供給される。この場合には、整流回路入力側（ＡＣ入力端子側）からみると、電流は、全周期にわたり流れているので、導通角は広がっている。
【００１４】
また、負荷への供給電力が大きいときには、制御回路のコントローラは、チョッパ回路から電力が供給されないように、当該チョッパ回路のスイッチ素子を制御する。これにより、チョッパ回路の出力電圧は低下し、一方向性導通素子を介して出力側に電力が供給されるようになる。この場合にも、整流回路入力側からみると、電流は、全周期にわたり流れているので、導通角は広がっている。
【００１５】
これにより、波形と相似とし、かつ入力電流ｉＩＮの位相を入力電圧ｖＩＮの位相に特殊な制御素子（波形調整用制御素子）を使用する必要はなくなる。また、図７（Ａ）の、アクティブフィルタ方式の電源回路９では、入力電流ｉＩＮがそのままチョッパ回路を流れるので、制御に見合った電流定格（２１／２×ｉＩＮ）のコイル９２１が必要となる。これに対して、本発明の電源回路では、入力電流が大きくなると（出力電力が大きくなると）、電流は一方向性導通素子を介して流れるので、コイルの電流定格として低いもの（低コストのもの）が使用できる。
【００１６】
整流回路は、典型的には、ダイオードブリッジにより構成された全波整流回路である。また、昇圧チョッパの入力側と出力側との間に接続された一方向性導通素子は、典型的にはダイオードである。
【００１７】
本発明の電源回路では、チョッパの出力電流を検出するために、出力電流の経路中に出力電流検出用抵抗を有することができる。この場合には、制御回路は、出力電流検出用抵抗の電圧降下と、所定基準電圧とを比較することで、出力電流が電流制限値に達したか否かを検出することができる。
【００１８】
また、本発明の電源回路では、昇圧チョッパの出力側の電圧を、当該出力側に設けた電圧検出用抵抗回路と前記電流検出用抵抗との直列接続回路の、電圧検出用抵抗回路に生じる電圧降下を検出することができる。
【００１９】
本発明の電源回路の制御方法は、整流回路の出力側に設けた、コイルと放電阻止ダイオードとの直列接続にスイッチ素子がＴ字結線され、後段に出力コンデンサを有する昇圧チョッパと、昇圧チョッパの入力側と出力側との間に順接続された一方向性導通素子とを有するもので、
負荷への供給電力が小さいときには、出力電圧が所定の電圧制限値を超えないように、かつチョッパの出力電流が所定の電流制限値を超えないようにスイッチ素子を制御して、昇圧チョッパを介して出力側に電力の供給を行い、
負荷への供給電力が大きいときには、チョッパの出力電流が所定の電流制限値を超えないようにスイッチ素子を制御し、前記一方向性導通素子を介して出力側に電力の供給を行うことを特徴とする。この場合、たとえば、整流波の１周期を前領域、中領域、後領域として、
（１）出力電圧が整流電圧より高い前領域では、前記制御回路は、前記チョッパの出力電流が前記所定の電流制限値を超えないように前記スイッチ素子を制御して、前記昇圧チョッパを介して出力側に電力の供給を行い、
（２）出力電圧が整流電圧より低い中領域では、一方向性導通素子をオンとして、当該一方向性導通素子を介して出力側に電力の供給を行い、
（３）出力電圧が整流電圧より再び高くなる後領域では、前記チョッパの出力電流が前記所定の電流制限値を超えないように前記スイッチ素子を制御して、前記昇圧チョッパを介して出力側に電力の供給を行うことができる。第１領域および第３領域で昇圧チョッパを動作させ、かつ、電流制限値を低く抑えることで昇圧チョッパの電力供給に制限を加えている。これにより、電源回路の入力電流の波形は、入力電圧の波形と概略相似とすることができ、かつ両波形の位相を一致させることができる。
【００２０】
【発明の実施の形態】
図１は、本発明の一実施形態を示す説明図である。図１において、電源回路１は、整流回路１１と、整流回路１１の出力側に設けた入力コンデンサ１２（ＣＩＮ）と、入力コンデンサ１２の後段に設けた昇圧チョッパ１３と、昇圧チョッパ１３の入力端子と出力端子と間に接続されたバイパスダイオード１４（Ｄ２）と、電流検出用抵抗１５（Ｒ１）と、電圧制限用抵抗回路１６と、昇圧チョッパ１３を制御する制御回路１７とからなる。なお、図１では、出力端子ｂ１，ｂ２間には負荷２０が接続されている。
【００２１】
整流回路１１は、ダイオードブリッジから構成されており、入力端子ａ１，ａ２間には交流電圧ｖＩＮが加えられている。
【００２２】
入力コンデンサ１２は、整流回路１１の２つの出力端子（（＋），（ＧＮＤ））間に接続されている。
【００２３】
昇圧チョッパ１３は、コイル１３１と、放電阻止ダイオード１３２（Ｄ１）と、Ｎチャネル形のＦＥＴトランジスタ１３３（Ｑ１）と、出力コンデンサ１３４（ＣＯＵＴ）とからなる。コイル１３１と放電阻止ダイオード１３２とは直列接続され、これらの接続点に、ＦＥＴトランジスタ１３３がＴ字接続されている。放電阻止ダイオード１３２は、コイル１３１側がアノードＡとなる向きに接続され、ＦＥＴトランジスタ１３３は、コイル１３１と放電阻止ダイオード１３２との接続点側がドレインＤがとなる向きに接続されている。
【００２４】
出力コンデンサ１３４は、放電阻止ダイオード１３２の後段に設けられ、両端子からは、出力端子ｂ１（＋），ｂ２（−）が引き出されている。
【００２５】
バイパスダイオード１４は、アノードＡが昇圧チョッパ１３の入力側、すなわち入力コンデンサ１２の（＋）端子側に接続され、カソードＫが昇圧チョッパ１３の出力側、すなわち出力コンデンサ１３４の（＋）端子側（ｂ１端子側）に接続されている。
【００２６】
電流検出用抵抗１５は、出力コンデンサ１１４および負荷２０を流れる電流を検出するためのもので、ＦＥＴトランジスタ１３３のソース端子Ｓとグランド（ＧＮＤ）との間に設けられている。
【００２７】
また、電圧検出用抵抗回路１６は、抵抗１６１（Ｒ２）と１６２（Ｒ３）とからなる。この電圧検出用抵抗回路１６と、電流検出用抵抗１５（Ｒ４）との直列回路が出力端子ｂ１，ｂ２間に接続され、出力端子ｂ１，ｂ２間の電圧は、電圧検出用抵抗回路１６の電圧降下として（抵抗１６１と抵抗１６２との接続点の電圧として）検出される。
【００２８】
制御回路１７は、電流用比較器１７１と、電圧用比較器１７２と、コントローラ１７３、抵抗１７４とからなる。
【００２９】
電流用比較器１７１は、電流検出用抵抗１５の電圧降下を基準電圧Ｖｒｅｆ１と比較し、電流検出用抵抗１５の電圧降下が基準電圧Ｖｒｅｆ１に達したとき、すなわちコイル１３１、ＦＥＴトランジスタ１３３の経路で流れる電流が所定値（電流制限値ＩＬＭＴ）に達したときに、Ｈレベルの出力ＶＣＯＭＰ１をコントローラ１７３に出力する。
【００３０】
また、電圧用比較器１７２は、抵抗１６１と抵抗１６２との接続点の電圧が基準電圧Ｖｒｅｆ２に達したときに、Ｈレベルの出力ＶＣＯＭＰ２をコントローラ１７３に出力する。基準電圧Ｖｒｅｆ２は、出力端子（ｂ１，ｂ２）間の電圧制限値ＥＬＩＭに相当する。
【００３１】
コントローラ１７３は、抵抗１７４（Ｒ４）を介して、ＦＥＴトランジスタ１３３の制御端子に制御信号ＶＱ１＿ＤＲＶを出力する。
【００３２】
コントローラ１７３は、電流用比較器１７１の出力ＶＣＯＭＰ１がＨレベルとなったときに、コイル１３１に流れる電流が電流制限値ＩＬＭＴを超えないように所定オン時間の制御信号ＶＱ１＿ＤＲＶを送出する。
【００３３】
また、コントローラ１７３は、電圧用比較器１７２の出力ＶＣＯＭＰ２がＨレベルとなったとき（抵抗１６１と抵抗１６２との接続点の電圧が基準電圧Ｖｒｅｆ２より大きいとき）には、昇圧チョッパ１３３の駆動を停止する。
【００３４】
以下、図２（Ａ），（Ｂ）、図３および図４の波形図を参照しつつ、上記した電源回路１の動作を説明する。
【００３５】
図２（Ａ）は、負荷２０に供給される電力が比較的小さいときの、入力電圧｜ｖＩＮ｜と、コイル１３１に流れる電流ＩＬと、出力電圧ＥＯＵＴ（出力コンデンサ１３４の端子電圧）との関係を示している。また、図２（Ｂ）は、入力電圧｜ｖＩＮ｜と、入力電流｜ＩＩＮ｜と、入力コンデンサ１２の端子電圧ＶＣＩＮとの関係を示している。
【００３６】
負荷２０に供給される電力が比較的小さいときには、コイル１３１を流れる電流ＩＬは、電流制限値ＩＬＩＭに達することはなく、コントローラ１７３は、出力電圧ＥＯＵＴが電圧制限値ＥＬＩＭに等しくなるように（電圧制限値ＥＬＩＭを超えないように）、ＦＥＴトランジスタ１３３の制御端子に制御信号ＶＱ１＿ＤＲＶを出力する。また、ことのきのバイパスダイオード１４に流れる電流ＩＤ２はゼロである。
【００３７】
図３は、負荷２０に供給される電力が大きいときの、入力電圧｜ｖＩＮ｜と、コイル１３１に流れる電流ＩＬと、出力コンデンサ１３４の端子電圧ＶＣＯＵＴと、バイパスダイオード１４に流れる電流ＩＤ２との関係を示している。また、図４は、入力電圧ｖＩＮと、入力電流ＩＩＮとの関係を示している。
【００３８】
領域Ｉでは、交流入力ｖＩＮの電圧はゼロから立上がるが、コントローラ１７３は、ＦＥＴトランジスタ１３３を、最大オン時間ＴＭＡＸで動作させる。コイル１３１に流れる電流ＩＬは、入力電圧｜ｖＩＮ｜、最大オン時間ＴＭＡＸ、コイル１３１のインダクタンスＬによって制限されつつ上昇する。領域Ｉでは、負荷２００に大きな電力を供給しているので、出力コンデンサ１３４の電圧ＶＣＯＵＴは徐々に下がる。
【００３９】
領域ＩＩでは、コイル１３１に流れる電流ＩＬが、電流制限値ＩＬＭＴに達した後、一定に（すなわち、電流制限値ＩＬＭＴに）保たれている。前述したように、電流制限値ＩＬＭＴに達したときは、電流用比較器１７１がコントローラ１７３に、Ｈレベル出力のＶＣＯＭＰ１を送出し、コントローラ１７３は、ＦＥＴトランジスタ１３３のオン時間を短くするような制御信号ＶＱ１＿ＤＲＶを、ＦＥＴトランジスタ１３３の制御端子に出力する。
【００４０】
領域Ｉおよび領域ＩＩでは、出力コンデンサ１３４の電圧は、入力コンデンサ１２の電圧（すなわち、電源回路１の入力電圧｜ｖＩＮ｜）よりも大きいので、バイパスダイオード１４を介して電流は流れない。
【００４１】
領域ＩＩＩでは、出力コンデンサ１３４の電圧（電源回路１の出力電圧ＥＯＵＴ）が、入力電圧｜ｖＩＮ｜よりも低くなり、入力コンデンサ１２側から電流がバイパスダイオード１４を介して、出力コンデンサ１３４側に流れ出す。このとき、コイル１３１を流れる電流ＩＬは減少する。
【００４２】
領域ＩＶでは、出力コンデンサ１３４の電圧（出力電圧ＥＯＵＴ）が、入力電圧｜ｖＩＮ｜よりも低いので、バイパスダイオード１４は完全に導通する。このとき、ＦＥＴトランジスタ１３３の駆動端子には駆動信号が与えられてはいるが、入力コンデンサ１３４から昇圧チョッパ１３側には電流は流れない。すなわち、昇圧チョッパ１３側のインピーダンスは、バイパスダイオード１４のインピーダンスより高いので、コイル１３１，ＦＥＴトランジスタ１３３の経路を流れる電流はゼロとなる。
【００４３】
領域Ｖでは、入力電圧｜ｖＩＮ｜が低下し、入力電圧｜ｖＩＮ｜よりも出力コンデンサ１３４の電圧（出力電圧ＥＯＵＴ）が高くなる。これにより、バイパスダイオード１４を介して流れている電流ＩＤ２が減少し始めるとともに、コイル１３１，ＦＥＴトランジスタ１３３の経路を電流ＩＬが流れ始める。そして、バイパスダイオード１４を介して流れている電流ＩＤ２はゼロとなり、入力コンデンサ１３４側から出力端子ｂ１，ｂ２側（出力コンデンサ１３４側）への電流は、全て昇圧チョッパ１３を介して流れる。
【００４４】
領域ＶＩでは、コイル１３１，ＦＥＴトランジスタ１３３の経路で流れる電流ＩＬが電流制限値ＩＬＭＴに達し、この後電流ＩＬは電流制限値ＩＬＭＴに保たれる。
【００４５】
領域ＶＩＩでは、入力コンデンサ１２の電圧（すなわち、電源回路１の入力電圧｜ｖＩＮ｜）は低下するので、コイル１３１，ＦＥＴトランジスタ１３３の経路で流れる電流ＩＬは小さくなる。
【００４６】
本実施形態では、図４に示すように、入力電流ＩＩＮの波形は、入力電圧ｖＩＮの波形と概略相似であり、かつＩＩＮとｖＩＮとの位相は一致している。したがって、高調波の発生を抑制でき、また負荷変動が大きい場合であっても安定した電力の供給ができる。
【００４７】
【発明の効果】
（１）高調波の発生を抑制することができる。
（２）一般的なアクティブフィルタでは、コイルには入力電流の波高値まで電流を流しているが、本発明の電源回路では、入力電流値が大きくなると（すなわち、供給電力が大きくなると）、当該入力電流は一方向性導通素子を介して流れる。したがって、昇圧チョッパのコイルに小容量のもの（すなわち、小型のコイル）を使用することができ、電源回路自体の大きさを小さくできる。
（３）チョッパ回路の入力電圧が、出力電圧を超えるときには、チョッパ回路は停止状態となるので、供給電力が大きくなってもチョッパ回路の負担が小さくてすむ。すなわち、従来のアクティブフィルタとは異なり、電流定格が大きいスイッチ素子、整流素子、コイルが不用であり、また特殊な制御素子を使用する必要がない。したがって、価格の高い部品を使用する必要がなく、電源回路の製造コストの低減が可能となる。
【図面の簡単な説明】
【図１】  本発明の電源回路の一実施形態を示す説明図である。
【図２】  （Ａ）は、図１の電源回路において、負荷に供給される電力が比較的小さいときの、入力電圧と、チョッパ回路の出力電流と、出力電圧との関係を示す図、（Ｂ）は入力電圧と、入力電流と、入力コンデンサの端子電圧との関係を示す図である。
【図３】  図１の電源回路において、負荷に供給される電力が大きいときの、入力電圧と、コイルに流れる電流と、出力コンデンサの端子電圧と、バイパスダイオードに流れる電流との関係を示す図である。
【図４】  図１の電源回路の、入力電圧と入力電流との関係を示している。
【図５】  従来の電源回路の説明図であり、（Ａ）はコンデンサインプット型整流回路を用いた電源回路を、（Ｂ）は入力電圧と、入力電流と、直流出力電圧との関係を示している。
【図６】  従来の電源回路の説明図であり、チョークインプット型の整流回路を用いた電源回路を示す図である。
【図７】  従来の電源回路の説明図であり、（Ａ）はアクティブフィルタ方式の電源回路を、（Ｂ）は、入力電圧，入力電流を絶対値で示してある。
【符号の説明】
１  電源回路
１１  整流回路
１２  入力コンデンサ（ＣＩＮ）
１３  昇圧チョッパ
１４  バイパスダイオード（Ｄ２）
１５  電流検出用抵抗（Ｒ１）
１６  電圧制限用抵抗回路
１７  制御回路
２０  負荷
１３１  コイル
１３２  放電阻止ダイオード（Ｄ１）
１３３  ＦＥＴトランジスタ（Ｑ１）
１３４  出力コンデンサ（ＣＯＵＴ）
１６１，１６２  抵抗（Ｒ２，Ｒ３）
１７１  電流用比較器
１７２  電圧用比較器
１７３  コントローラ
１７４  抵抗
【図１】
0004051899.tif 000002
【図２】
0004051899.tif 000003
【図３】
0004051899.tif 000004
【図４】
0004051899.tif 000005
【図５】
0004051899.tif 000006
【図６】
0004051899.tif 000007
【図７】
0004051899.tif 000008