(57)【特許請求の範囲】
【請求項１】
シリコン本体の表面内に溝を形成し、これら溝を、気相から堆積したシリコン酸化物で充填する半導体装置の製造方法において、
これらの溝内の堆積シリコン酸化物と、この堆積シリコン酸化物を囲むとともに熱酸化により形成されたシリコン酸化物とを同時にエッチングする前に、前記堆積シリコン酸化物のエッチング速度を熱酸化により形成された前記シリコン酸化物のエッチング速度に等しくするように、前記シリコン本体に、ＮＯ又はＮ2Ｏ含有雰囲気中で１０００〜１１５０℃の温度で0.5〜３分の間熱処理を施すことにより、堆積シリコン酸化物を緻密化することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
本発明は、シリコン本体の表面内に溝を形成し、これら溝を、気相から堆積し次に窒素含有雰囲気中での熱処理により緻密化したシリコン酸化物で充填する半導体装置の製造方法に関するものである。
【０００２】
シリコン酸化物で充填された溝は、実際には、能動領域を囲むフィールド酸化物領域として用いられる。このように互いに分離された能動領域には、ＭＯＳトランジスタ及びＥＰＲＯＭセルのような半導体素子を形成しうる。この能動領域を互いに分離する方法は“浅溝分離”と称されている。
【０００３】
シリコン酸化物は種々の通常の方法で気相から堆積しうる。気相は例えば、テトラエトキシシラン（ＴＥＯＳ）を有するか、或いは、例えばシラン及び酸素を含有する混合気体を有することができ、堆積処理は大気圧又は減圧下で行うことができる。堆積処理はプラズマにより加速させることもできる。“高密度プラズマ化学蒸着法（ＨＤＰＣＶＤ）”を用いることにより、シリコン酸化物層を低温度、例えば、４００℃で堆積することができる。堆積により形成されたシリコン酸化物は、通常の弗化水素エッチング浴内で極めて容易にエッチングしうる。これらシリコン酸化物は、シリコンの熱酸化により形成されたシリコン酸化物よりも極めて高速にエッチングされる。これにより、半導体装置の製造に実際的な問題を生ぜしめる。その理由で、実際には、フィールド酸化物領域を形成するのに用いられる、堆積により形成されたシリコン酸化物を熱処理により緻密化している。
【０００４】
ＶＬＳＩ技術に関するＩＥＥＥシンポジウムの技術論文集，1996，の第158〜159頁の論文“An Optimized Densification of the Filled Oxide for Quarter Micron Shallow Trench Isolation（ＳＴＩ）”（H.S. Lee氏等著）から、頭書に記載した種類の方法が知られており、この場合、堆積により形成されたシリコン酸化物の緻密化は、窒素中での熱処理により行われている。この処理では、シリコン本体が１１５０℃の温度で１時間加熱される。窒素中で熱処理を行うことにより、この熱処理中溝の付近に位置するシリコンの酸化が防止される。酸化はシリコン中に機械的な歪を導入するおそれがある。この場合は、緻密化処理を蒸気中での熱処理により行う場合である。この処理では堆積酸化物の緻密化以外に、溝の側壁が酸化されもする。このシリコン酸化物を形成すると、その体積はこれを形成するシリコンの体積よりも大きいことにより前述した歪を生ぜしめる。このような歪は結晶欠陥を生ぜしめ、この結晶欠陥により、能動領域中に形成される半導体素子中に漏洩電流を生ぜしめるおそれがある。
【０００５】
シリコン本体を窒素中で加熱することにより、堆積シリコン酸化物を、これが弗化水素を有する通常のエッチング浴内で、熱酸化により形成されたシリコン酸化物と殆ど同じ速度でエッチングされるように緻密化しうる。この場合、溝の側壁の前述した酸化は行われない為、緻密化中の結晶欠陥の形成は行われない。しかし、実際的な適応に当っては、熱処理があまりにも多くの時間行われている。高集積化半導体装置（ＶＬＳＩ）の製造に対する現在の処理では、シリコンウェーハは１個づつ処理されている。このような“単一ウェーハ処理”に対しては、１時間を要する熱処理は適していない。
【０００６】
本発明の目的は、溝内に堆積されたシリコン酸化物を著しく短い時間で緻密化でき、従って、“単一ウェーハ処理”により半導体装置を製造するのに用いうる方法を提供せんとするにある。
【０００７】
この目的を達成するためには、本発明は、シリコン本体の表面内に溝を形成し、これら溝を、気相から堆積したシリコン酸化物で充填する半導体装置の製造方法において、これらの溝内の堆積シリコン酸化物と、この堆積シリコン酸化物を囲むとともに熱酸化により形成されたシリコン酸化物とを同時にエッチングする前に、前記堆積シリコン酸化物のエッチング速度を熱酸化により形成された前記シリコン酸化物のエッチング速度に等しくするように、前記シリコン本体に、ＮＯ又はＮ2Ｏ含有雰囲気中で１０００〜１１５０℃の温度で0.5〜３分の間熱処理を施すことにより、堆積シリコン酸化物を緻密化することを特徴とする。
【０００８】
ＮＯ又はＮ2Ｏ含有雰囲気中で緻密化処理を行うことにより、この緻密化を極めて短い時間で実現でき、更に熱処理が結晶欠陥を生ぜしめないということを、実際に確かめた。ＮＯ又はＮ2Ｏ含有雰囲気を用いると、溝のシリコン側壁が窒素化され、堆積酸化物の緻密化中に側壁の酸化が行われない。
【０００９】
緻密化されたシリコン酸化物を弗化水素エッチング浴内でエッチングする速度は熱酸化により形成されたシリコン酸化物のエッチング速度に近似する。温度は前述したように高いため、堆積中堆積シリコン酸化物中に誘起される機械的な歪も完全に低減される。
【００１０】
更に、シリコン本体をＮＯ又はＮ2Ｏ含有雰囲気中で１気圧の圧力で加熱することにより、堆積シリコン酸化物を緻密化するのが好ましい。この場合、堆積シリコン酸化物は通常の“高速熱処理”反応器内で緻密化することができる。
【００１１】
本発明の上述した特徴及びその他の特徴は、以下の実施例の説明から明らかとなるであろう。図中、
図１〜８は、本発明の方法を用いて半導体装置を製造する数工程を示す線図的縦断面図である。
【００１２】
図１は、シリコン本体１の表面２上に、約１０ｎｍの厚さのシリコン酸化物層３及び約１５０ｎｍの厚さのシリコン窒化物層４をそれぞれ熱酸化及び堆積により形成したものを示す線図的断面図である。シリコン窒化物層４上には、通常のようにしてホトレジストマスク５を形成する。このホトレジストマスク５は、シリコン本体中に能動領域１３を形成する必要がある個所でシリコン窒化物層４を被覆し、このホトレジストマスクには、シリコン本体１中にフィールド酸化物領域１２を形成する必要のある個所でシリコン窒化物層４を露出させる窓６を設ける。
【００１３】
次に、半導体本体１に通常のエッチング処理を行う。本例では、図２に示すように、ホトレジストマスク５の窓６内に位置するシリコン窒化物層４及びシリコン酸化物層３の部分を表面２から除去し、深さが約４００ｎｍで、幅が約５００ｎｍの溝７をシリコン本体１に形成する。溝７の壁部８及び底部９に熱酸化により約１０ｎｍの厚さのシリコン酸化物層１０を形成した後、図３に示すように厚肉のシリコン酸化物層１１を堆積する。このシリコン酸化物層１１は、溝７がシリコン酸化物で完全に充填されるような厚さに堆積する。本例では、この厚さを約７５０ｎｍとする。
【００１４】
このシリコン酸化物層１１は種々の通常の方法で気相から堆積しうる。この気相は、例えば、テトラエトキシシラン（ＴＥＯＳ）を有するか、例えば、シラン及び酸素を含有する混合気体を有するようにでき、堆積処理は大気圧又は減圧下で行うことができる。プラズマにより堆積処理を加速させることもできる。シリコン酸化物層を低温度、例えば、４００℃で堆積するには、“高密度プラズマ化学蒸着法（ＨＤＰＣＶＤ）”を用いることができる。
【００１５】
次に、図４に示すように、シリコン酸化物層１１に通常の化学-機械研摩処理を施す。この処理は、シリコン窒化物層４が露出されるまで行う。従って、溝７がシリコン酸化物で充填される。次に、シリコン窒化物層４及びシリコン酸化物層３を除去して、半導体本体１の能動領域１３を囲むフィールド酸化物領域１２を形成する。
【００１６】
次に、能動領域１３の表面２を清浄とする。この目的のために、約２００ｎｍの厚さのシリコン酸化物層１４を図６に示すように形成する熱酸化処理を行い、その後このシリコン酸化物層を弗化水素エッチング溶液内で、再びエッチング除去する。シリコン酸化物層１４は“犠牲酸化物”の層である。シリコン酸化物層１４をエッチング除去する際、フィールド酸化物領域１２のうち、堆積されその後研摩された酸化物層１１もエッチング除去される。
【００１７】
堆積により形成されたシリコン酸化物は通常の弗化水素エッチング浴内で容易に除去される。これらのシリコン酸化物はシリコンの熱酸化により形成されたシリコン酸化物よりも著しく急速にエッチングされる。これにより半導体装置の製造に当って実際的な問題を生ぜしめる。すなわち、フィールド酸化物領域１２を形成するのに用いる、堆積により形成されたシリコン酸化物層１１が、例えば熱酸化により形成された“犠牲酸化物”層１４をエッチング除去する際に、極めて強いエッチング効果を受けるおそれがある。図７に示す平坦構造が得られるようにするためには、化学-機械研摩処理の前に、熱処理により堆積シリコン酸化物層１１を緻密にする。その結果、堆積シリコン酸化物層１１が弗化水素エッチング浴内でエッチングされる速度が、“犠牲酸化物”層１４のような、熱酸化により形成されたシリコン酸化物層のエッチング速度に殆ど等しくなる。この“犠牲酸化物”層のエッチング除去中、堆積され且つ研摩されたシリコン酸化物層１１のうち極めて薄肉の層のみがエッチング除去される。このようにして、図７に示す平坦構造が得られる。
【００１８】
堆積されたシリコン酸化物層１１はＮＯ又はＮ2Ｏ含有雰囲気中で緻密化される。実際、ＮＯ又はＮ2Ｏ含有雰囲気中で緻密化処理を行うことにより、この緻密化を極めて短時間で行うことができ、更に熱処理により結晶欠陥を生ぜしめないということを確かめた。ＮＯ又はＮ2Ｏ含有雰囲気を用いると、溝のシリコン側壁が窒素化され、堆積酸化物の緻密化中に側壁の酸化は行われない。緻密化を蒸気中での熱処理により行う場合には、この酸化が行われる。すなわち、堆積酸化物の緻密化とは別に、溝の側壁の酸化が行われてしまう。シリコン酸化物を形成すると、その体積はこれを形成するシリコンの体積よりも大きいことにより歪を生ぜしめる。このような歪は結晶欠陥を生ぜしめ、この結晶欠陥により、能動領域中に形成される半導体素子中に漏洩電流を生ぜしめるおそれがある。
【００１９】
堆積シリコン酸化物層１１は、シリコン本体をＮＯ又はＮ2Ｏ含有雰囲気中で１０００〜１１５０℃の範囲内の温度で0.5〜３分間加熱することにより、緻密化するのが好適である。その結果として、弗化水素エッチング浴中での緻密化シリコン酸化物のエッチング速度は、熱酸化により形成されたシリコン酸化物のエッチング速度と同様になる。温度は高い為、堆積中堆積シリコン酸化物中に誘起される機械的な歪も完全に低減される。
【００２０】
これに続いて、シリコン本体をＮＯ又はＮ2Ｏ含有雰囲気中で１気圧の圧力で加熱することにより、堆積シリコン酸化物層１１を緻密化するのが好ましい。この場合、堆積シリコン酸化物層の緻密化は通常の“高速熱処理”反応器内で行うことができる。
【００２１】
“犠牲酸化物”の除去後、半導体素子、本例では、ＭＯＳトランジスタを能動領域中に形成する。この場合、能動領域１３に所望のドーパント１６を与え、その後能動領域１３上の熱酸化により約１０ｎｍの厚さのゲート酸化物層１７を形成する。次に、ゲート電極１８を多結晶シリコンから通常のようにして形成し、ソース及びドレイン領域１９をイオン注入により形成し、これらゲート電極には、例えば、シリコン酸化物のスペーサの形態のエッジ分離体２０を設ける。
【００２２】
能動領域１３内にはＭＯＳトランジスタ以外の半導体素子をも設けることができること勿論である。集積回路は、ＭＯＳトランジスタ以外に、例えばＥＰＲＯＭセルのようなメモリセルや、例えばバイポーラトランジスタをも有しうる。
【図面の簡単な説明】
【００２３】
【図１】図１は、本発明の方法を用いて半導体装置を製造する一工程を示す線図的縦断面図である。
【図２】図２は、図１に続く工程を示す線図的縦断面図である。
【図３】図３は、図２に続く工程を示す線図的縦断面図である。
【図４】図４は、図３に続く工程を示す線図的縦断面図である。
【図５】図５は、図４に続く工程を示す線図的縦断面図である。
【図６】図６は、図５に続く工程を示す線図的縦断面図である。
【図７】図７は、図６に続く工程を示す線図的縦断面図である。
【図８】図８は、図７に続く工程を示す線図的縦断面図である。
【図１】
0004145359.tif 000002
【図２】
0004145359.tif 000003
【図３】
0004145359.tif 000004
【図４】
0004145359.tif 000005
【図５】
0004145359.tif 000006
【図６】
0004145359.tif 000007
【図７】
0004145359.tif 000008
【図８】
0004145359.tif 000009