(57)【特許請求の範囲】
【請求項１】
シリコン基板表面から掘り下げられた二段のトレンチと、トレンチの側壁部分に形成された第一導電型拡張ドレイン領域と、基板表面層に形成された第一導電型ドレイン領域と、下側の第二トレンチの底面部分に形成され第二導電型ベース領域と、その第二導電型ベース領域内に形成された第一導電型ソース領域と、トレンチ内壁に面した第二導電型ベース領域に対向してトレンチ内にゲート絶縁膜を介して形成されたゲート電極と、前記ドレイン領域、ソース領域にそれぞれ接触するように設けられたドレイン電極、ソース電極とを有するトレンチパワーＭＯＳＦＥＴにおいて、第一トレンチ、第二トレンチの側壁が、上方程トレンチ幅が広くなるように傾いており、その鉛直面からの傾きをそれぞれφ1 、φ2 とするとき、０＜φ2 ＜φ1 ＜９（度）であり、
第二トレンチの深さをT2、拡張ドレイン領域の第一トレンチ底面からの下方の拡散深さをｘdrain 、ベース領域の第二トレンチ底面からの拡散深さをｘbase とするとき、ｘdrain ＜T2 ＋ｘbaseであることを特徴とするトレンチパワーＭＯＳＦＥＴ。
【請求項２】
シリコン基板表面から掘り下げられた二段のトレンチと、上側の第一トレンチの側壁部分に形成された第一導電型拡張ドレイン領域と、基板表面層に形成された第一導電型ドレイン領域と、下側の第二トレンチの底面部分に形成され第二導電型ベース領域と、その第二導電型ベース領域内に形成された第一導電型ソース領域と、トレンチ内壁に面した第二導電型ベース領域に対向してトレンチ内にゲート絶縁膜を介して形成されたゲート電極と、前記ドレイン領域、ソース領域にそれぞれ接触するように設けられたドレイン電極、ソース電極とを有するトレンチパワーＭＯＳＦＥＴの製造方法において、シリコン基板表面から、側壁が上方程トレンチ幅が広くなるように鉛直面に対して傾きφ1 をもつ第一トレンチを形成した後に、前記第一トレンチの両側壁にともに鉛直面に対して傾けて（チルトθ1 ）第二導電型不純物イオンおよび第一導電型不純物イオンを注入し、前記第一トレンチの底面および両端面にともに鉛直面に対して傾けて（チルトθ2 ）第二導電型不純物イオンおよび第一導電型不純物イオンを注入し熱処理をおこなって前記拡張ドレイン領域を形成し、ＣＶＤ酸化膜を堆積し、そのＣＶＤ酸化膜をエッチバックして底面部分を除去するとともにＣＶＤ酸化膜の内面を傾け（鉛直面に対してφ'）、そのＣＶＤ酸化膜をマスクにして内面の傾斜した第二トレンチ（鉛直面に対してφ2 ）を掘り下げ、前記第一トレンチおよび前記第二トレンチの内面にゲート絶縁膜を形成し、多結晶シリコン膜を堆積、パターニングしてゲート電極とし、第二トレンチの底面部に第二導電型不純物イオンおよび第一導電型不純物イオンを注入し熱処理をおこなって前記ベース領域、ソース領域を形成し、
第一トレンチの深さを T1 、幅を W1 とするとき、θ1 ≦tan -1 ｛（W1 −２T1 tan φ1 ）/T1 ｝とし、
第二トレンチの深さを T2 、幅を W2 とするとき、tan -1 ｛（W1 ＋W2 −２T2 tan φ2 ｝／２T1）≦θ1とし、
チルトθ1 、θ2 において、同一の不純物の第一トレンチ壁面へのドーズ量n 1と第一トレンチ底面へのドーズ量n2 に対して０．１＜｛n1 sin （θ1＋φ1 ）／２n2 cos θ2 ｝＜１０とすることを特徴とするトレンチパワーＭＯＳＦＥＴの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はシリコン基板に２段のトレンチ（深溝）を形成し、そのトレンチ内にＭＯＳ型のゲート構造を形成したトレンチパワーＭＯＳＦＥＴおよびその製造方法に関する。
【０００２】
【従来の技術】
高耐圧のパワーＭＯＳＦＥＴでは、高い耐圧を保つための低不純物濃度の拡張ドレイン領域を備えるものがある。図８は、従来の横型パワーＭＯＳＦＥＴの一例の主要部の断面図である。
ｐ型シリコン基板1 の表面層にｐベース領域5 とそのｐベース領域5 内にｎ+ ソース領域6 が、またｐベース領域5 から少し離れて、ｎ+ ドレイン領域11が形成され、ｎ+ ソース領域6 、ｎ+ ドレイン領域11の表面にそれぞれソース電極9 、ドレイン電極10が、設けられている。ｎ+ ドレイン領域11と、ｐベース領域5 との間には、低不純物濃度のｎ- 拡張ドレイン領域4 が形成されている。7 はゲート電極、8 はゲート絶縁膜である。
【０００３】
しかし、ｎ- 拡張ドレイン領域4 を基板表面に設けた図８のような横型のパワーＭＯＳＦＥＴをパワーＩＣに適用する場合には、このｎ- 拡張ドレイン領域4 が大きな障害となり、高密度集積化ができなかった。
そこで、拡張ドレイン領域をトレンチ内に形成して高集積度を可能にするトレンチ横型パワーＭＯＳＦＥＴ（以下ＴＬＰＭと記す）が考案された。
【０００４】
図９は、ＴＬＰＭの一例の主要部の断面図である。
ｐ型シリコン基板1 の表面層にｎウェル領域2 とそのｎウェル領域2 内にｎ+ ドレイン領域11が形成され、ｎ+ ドレイン領域11の無い部分から二段のトレンチ12、13が掘り下げられ、第二トレンチ13の底部にｐベース領域5 とｎ+ ソース領域6 が形成されている。二段のトレンチ12、13の側壁部分に、ｐボディ領域3 と低不純物濃度のｎ- 拡張ドレイン領域4 が形成されている。
【０００５】
ｎ+ ソース領域6 の表面にソース導体15を介してソース電極9 が、ｎ+ ドレイン領域11の表面にはドレイン電極10が設けられている。7 はゲート電極、8 はゲート絶縁膜である。14はトレンチを埋めるＨＴＯ膜である。
このＴＬＰＭは、第一トレンチ12、第二トレンチ13と２段のトレンチ構造を持ち、トレンチ12、13の側壁部分をｎ- 拡張ドレイン領域4 とすることにより、高集積を可能にしている。そしてこのＴＬＰＭは、耐圧維持に必要なｎ- 拡張ドレイン領域4 がトレンチ12、13の深さで制御できるため、集積密度が耐圧に依存しない。このため、高耐圧のＭＯＳＦＥＴでも高集積化ができ、従来のプレーナ型パワーＭＯＳＦＥＴと比べて単位面積当たりのオン抵抗を小さくすることができる。
【０００６】
また、トレンチを２段にし、電流を制御するｐベース領域5 を第二トレンチ13の底面部分に配置することにより、ｐベース領域5 やｎ+ ソース領域6 の寄生容量を低減し、スイッチング特性を向上させることができる利点もある。
【０００７】
【発明が解決しようとする課題】
しかし、高耐圧にし、かつ集積密度を上げるため、第一トレンチ12の幅W1と深さT1について、T1＞W1としようとすると以下に述べるような不都合を生じ易い。図１０(a) 〜(f) 、図１１(a) は、T1＞W1のＴＬＰＭの製造方法を説明する工程順の断面図である。
【０００８】
ｐ型基板1 の表面層にｎウェル領域2 を形成したウェハの表面にエッチングマスクとなる例えば酸化膜を形成し、パターニングした後、反応性イオンエッチング等により、側壁が表面に対して垂直な第一トレンチ12を形成する。第一トレンチ12の幅はW1、深さはT1である。
第一トレンチ12の両側壁部分にθ1 ＜tan -1(W1/ T1)だけ、例えば４５度傾けてｐボディ領域3 、ｎ- 拡張ドレイン領域のためのほう素イオンおよび燐イオンをイオン注入する〔図１０(a) 〕。このとき、シャドウ効果が生じるので、第一トレンチ12の底部コーナー付近へのドーズ量は少なくなってしまう。
【０００９】
次に第一トレンチ12の底部と長手方向の端面部分に、やはり４５度傾けてほう素イオンおよび燐イオンをイオン注入する〔同図(b) 〕。図では、イオンビームが底面に垂直に表されているが、紙面の奥または手前方向に４５度傾けられているのである。
次にモノシランを原料にしたプラズマＣＶＤにより、第一トレンチ12の内面にＣＶＤ酸化膜（以下ＨＴＯ膜と記す）14を堆積する。しかし、第一トレンチ12の側壁が基板表面に垂直な場合、ＨＴＯ膜14は、奥に行く程堆積しにくいため、通常この図のように内面が内側に傾くように堆積される。この際の熱処理により  第一トレンチの内面に沿ったｐボディ領域3 とｎ- 拡張ドレイン領域4 とが形成される〔同図(c) 〕。前記シャドウ効果のためコーナー部付近で凹んだ形となる。
【００１０】
異方性エッチングにより、第一トレンチ12の底面部分のＨＴＯ膜14をエッチングし、臭化水素ガス等を用いて反応性イオンエツチングにより第二トレンチ13を掘り下げる〔同図(d) 〕。第二トレンチ13の幅はW2、深さはT2である。
ゲート酸化膜8 を形成する〔同図(e) 〕。
減圧ＣＶＤによりゲート電極となる多結晶シリコン膜17を堆積する〔同図(f) 〕。このとき、第一トレンチ12の内部に三角形状の空洞（以下ボイドと呼ぶ）18が発生しやすくなる。
【００１１】
異方性エッチングにより、基板表面および第一トレンチ12の底面部分の多結晶シリコン膜をエッチングし、残った部分をゲート電極7 とするが、第二トレンチ13の底面に多結晶シリコン膜が残ったままとなる〔図１１(a) 〕。
この後、ｐ型不純物、ｎ型不純物をイオン注入し、熱処理してｐベース領域5 、ｎ+ ソース領域6 を形成する妨げとなる。
【００１２】
また、T1＞W1の時はシャドウ効果が生じるので、第一トレンチ12の底部コーナー付近のｎ- 拡張ドレイン領域4 の正味の不純物濃度が低くなり、オン抵抗が上昇する。また、第一トレンチ12のコーナー部付近に電界集中が起きるので耐圧が低下する。
一方、逆にT1＜W1のときは、シャドウ効果が生じないので、第一トレンチ12のコーナー部付近の拡散領域の凹みは無く、また前記三角形状のボイドは発生しにくくなる。そして（W1／T1）の比率が１より大きいほど結果は良くなる。
【００１３】
そして第一トレンチ側壁、第一トレンチ底面への不純物のドーズ量が等しいときは、第一トレンチ側壁、底面とも均等にイオン注入が行われることになる〔図１１(b) 〕。しかし、W1が大きくなると高集積化がし難くなる。
また、ゲート電極のPoly−Siをエッチングした後、第二導電型ベース層5のイオン注入とドライブ、および第一導電型の濃いソース層6のイオン注入とドライブを行うが、その際、ｎ拡張ドレイン領域4の第一トレンチ底面から下方の拡散深さをｘdrain 、ｐベース領域5の第二トレンチ底面からの拡散深さをｘbaseとするとき、（W1／T1）の比率が大きいとｘdrain ＞T2＋ｘbaseとなりやすい。すると、ｐボディ領域3 −ｎ- 拡張ドレイン領域4 −ｐベース領域5 −ｎ+ ソース領域6 からなるｎｐｎｐのサイリスタ横造が形成されて［図１１(c) ］パンチスルーを起こし、耐圧が低下する。
【００１４】
以上のような様々な問題に鑑み本発明の目的は、第一トレンチへのイオン注入においてオン抵抗を低減させて耐圧を上げること、第一トレンチ内部のボイドの発生を阻止すること、およびパンチスルーを防止することにある。
【００１５】
【課題を解決するための手段】
上記の課題を解決するために本発明は、シリコン基板表面から掘り下げられた二段のトレンチと、上側の第一トレンチの側壁部分に形成された第一導電型拡張ドレイン領域と、基板表面層に形成された第一導電型ドレイン領域と、下側の第二トレンチの底面部分に形成され第二導電型ベース領域と、その第二導電型ベース領域内に形成された第一導電型ソース領域と、トレンチ内壁に面した第二導電型ベース領域に対向してトレンチ内にゲート絶縁膜を介して形成されたゲート電極と、前記ドレイン領域、ソース領域にそれぞれ接触するように設けられたドレイン電極、ソース電極とを有するトレンチパワーＭＯＳＦＥＴにおいて、第一トレンチ、第二トレンチの側壁が、上方程トレンチ幅が広くなるように傾いており、その鉛直面からの傾きをそれぞれφ1 、φ2 とするとき、
０＜φ2 ＜φ1 ＜９（度）
とする。
【００１６】
そのようにすれば、第一トレンチ内部のボイドの形成を防ぎ、ゲート電極下部の電界集中も回避される。φ1 を９度より大きくしてもボイドの防止効果は変わらず、むしろトレンチの面積が広くなって集積密度を下げることになってしまう。
更に、第二トレンチの深さをT2、拡張ドレイン領域の第一トレンチ底面からの拡散深さをｘdrain 、ベース領域の第二トレンチ底面からの拡散深さをｘbaseとするとき、
ｘdrain ＜T2＋ｘbase
とする。
【００１７】
そのようにすれば、サイリスタ構造ができないため、パンチスルーによる耐圧低下を防止できる。
上記のようなトレンチパワーＭＯＳＦＥＴの製造方法としては、シリコン基板表面から、側壁が上方程トレンチ幅が広くなるように鉛直面に対して傾きφ1をもつ第一トレンチを形成した後に、前記第一トレンチの両側壁にともに鉛直面に対して傾けて（チルトθ1 ）で第二導電型不純物イオンおよび第一導電型不純物イオンを注入し、前記第一トレンチの底面および両端面にともに鉛直面に対して傾けて（チルトθ2 ）で第二導電型不純物イオンおよび第一導電型不純物イオンを注入し熱処理をおこなって前記拡張ドレイン領域を形成し、ＨＴＯ膜を堆積し、そのＨＴＯ膜をエッチバックして底面部分を除去するとともにＨＴＯ膜の内面を傾け（鉛直面に対してφ’）、そのＨＴＯ膜マスクにして内面の傾斜した第二トレンチ（鉛直面に対してφ2 ）を掘り下げ、前記第一トレンチおよび前記第二トレンチの内面にゲート絶縁膜を形成し、多結晶シリコン膜を堆積、パターニングしてゲート電極とし、第二トレンチの底面部に第二導電型不純物イオンおよび第一導電型不純物イオンを注入し熱処理をおこなって前記ベース領域、ソース領域を形成するものとする。
【００１８】
そのようにすれば、確実に高耐圧のトレンチパワーＭＯＳＦＥＴを製造できる。
そして、第一トレンチの深さ T1 、幅を W1 とするとき、
θ1 ≦tan -1（（W1−２T1tan φ1 ）/T1 ）
とする。
【００１９】
そのようにすれば、シャドウ効果をなくし、トレンチの側壁部分と底面部分との拡張ドレイン領域がつながってオン抵抗を低減することができる。
また、第二トレンチの深さ T2 、幅を W2 とするとき、
tan -1（（W1＋W2−２T2tan φ2 ）／２（T1＋T2））≦θ1 
とする。
【００２０】
そのようにすれば、拡張ドレイン領域4の薄い部分を第二トレンチ底面の真下に位置させることができる。
更に、チルトθ1 、θ2 において、同一の不純物の第一トレンチ壁面へのドーズ量n1と第一トレンチ底面へのドーズ量n2に対して
０．１＜（n1sin （θ1＋φ1 ）／２n2cos θ2 ）＜１０
とする。
【００２１】
そのようにすれば、第一トレンチ側壁と第一トレンチ底面の拡張ドレイン領域4の濃度のばらつきが抑えられてオン抵抗を低減することができる。
【００２２】
【発明の実施の形態】
以下、本発明を実施例に基づいて説明する。なお、本発明において、第一トレンチ形成前までの工程と第二トレンチ内側へのゲート電極形成後の工程は従来の技術と同様であるので、この説明および模式断面図を省略する。
〔実施例１〕
図２は本発明第一の実施例のＴＬＰＭのゲート近傍の部分断面図である。第一トレンチ12の幅W1が狭く、側壁へのイオン注入の際に底面部分に注入され難かった場合や、第二トレンチ13の深さT2が大きい場合が該当する。
【００２３】
ｐ型基板1 の表面から二段の第一、第二トレンチ12、13が掘り下げられている。基板表面層にはｎウェル領域2 が形成され、その表面層にｎ+ ドレイン領域11が形成され、ドレイン電極10が設けられている。トレンチ12、13の側壁部分にはｐボディ領域3 と低不純物濃度のｎ- 拡張ドレイン領域4 が形成されている。第二トレンチ13の底面部分には、ｐベース領域5 とｎ+ ソース領域6 が形成されている。ｎ+ ソース領域6 の表面には、表面のソース電極9 との間を接続する多結晶シリコンからなるソース接続導体15が接触している。第二トレンチ13内には、ｐベース領域5 に対向してゲート絶縁膜8 を介して多結晶シリコンからなるゲート電極7 が埋め込まれている。ｎウェル領域2 とゲート電極7 との間は主にＨＴＯ膜14で絶縁され、ゲート電極7 とソース導体15との間はほう燐酸ガラス(BPSG)等の層間絶縁膜16で絶縁されている。第一トレンチ12の幅W1、深さT1、第二トレンチ13の幅W2、深さT2は例えば、５μm 、５μm 、４μm 、１μm である。なお、図２のＴＬＰＭの製造方法は、後出の実施例３の製造方法と類似しているのでここでは詳述しない。
【００２４】
図９、１０の従来のＴＬＰＭとの違いは、二段のトレンチ12、13がいずれも上方程幅が広く、側壁は基板表面に垂直な面（以下これを鉛直面と呼ぶ）に対してそれぞれφ1 、φ2 の角度をなしており、しかも
０＜φ2 ＜φ1 ＜９度
とされている点である。
【００２５】
このようにすることによって、従来の製造工程でいうと図１０(d)〜(f) の各工程で第二トレンチ13のエッチングを行った後のトレンチ内部の側壁部分の形状が鉛直方向に関して内側に傾くことがないので、ボイドの発生を防ぐことができる。なお、トレンチの側壁の鉛直面に対する傾斜角を変える方法は、例えば、ドライエツチング時の圧力、ガス組成、引加磁場等の制御により可能である。
【００２６】
さらにゲート酸化膜8とゲート電極7の形成後を考えると、ゲート電極7の外側の傾きが第一トレンチ12の側壁の傾きよりも急峻なため、ゲート電極7の先端部と第一トレンチ12の側壁との間の電界集中が抑えられる。
例えば０＜φ2 ＜φ1 ＜９度とすることにより、第一トレンチのトレンチ幅W1＝４〜６μmの集積度の高いＭＯＳＦＥＴをつくることができた。
【００２７】
特に、ｎ- 拡張ドレイン領域4 の拡散深さｘdrain を、ｐベース領域5 の拡散深さｘbaseと第二トレンチ13の深さT2に対して、
ｘdrain ＜T2＋ｘbase
とする。今、T2＝１μm 、ｘbase＝２μm 、ｘdrain ＝２μm であるので、上式は成立する。従って、ｐｎｐｎ四層構造ができないので、パンチスルーがおきて耐圧が低下することも無い。
【００２８】
〔実施例２〕
図３は本発明第二の実施例のＴＬＰＭのゲート近傍の部分断面図である。
図２の実施例１のＴＬＰＭとの違いは、ｎ- 拡張ドレイン領域4 が第二トレンチ13の底面部にまで達している点である。
第一トレンチ12の幅が広く、側壁へのイオン注入の際に底面部分にも注入された場合や、第二トレンチ13の深さT2が浅い場合が該当する。
【００２９】
二段のトレンチ12、13がいずれも上方程幅が広く、側壁は鉛直面に対してそれぞれφ1 、φ2 の角度をなしており、しかもｐベース領域5 の拡散深さｘbaseとが十分大きくて、
ｘdrain ＜T2＋ｘbase
とすれば、図２のＴＬＰＭと同様の効果が期待される。
【００３０】
〔実施例３〕
図１は本発明第三の実施例のＴＬＰＭのゲート近傍の部分断面図である。
図２の実施例１のＴＬＰＭとの違いは、ｎ- 拡張ドレイン領域4 が第二トレンチ13の底面部にまて達しているが、トレンチ幅の中央部分でやや浅くなっている点である。
【００３１】
図４(a) 〜(f) および図５(a) 、(b) は本実施例３のＴＬＰＭの主な製造工程順の部分断面図である。以下図に従って製造方法を説明する。
まず、側壁が鉛直面に対してφ1度（φ1＞0度）の傾きをもつ幅W1，深さT1の第一トレンチ12を形成する。幅W1，深さT1は、実施例１と同程度とする。なお、エッチングガスは例えば、臭化水素、三ふっ化窒素、酸素、ヘリウムの混合ガス、圧力は２．６Pa、引加電力は４００W である。
【００３２】
次に、ほう素イオン（11B)を鉛直に対するチルト角θ1 で第一トレンチ12の側壁部分に注入し、鉛直に対するチルト角θ2 で底面および端面部分に注入した後１１５０℃、約６０分間の熱処理してｐボディ領域3を形成する［図４(a) ］。図では、チルト角θ2 が底面に垂直に表されているが、紙面の奥または手前方向に傾けられているのである。
【００３３】
同様に燐イオン（31P)をチルト角θ1 で側壁部分に注入し、底面および端面にチルト角θ2 でイオン注入した後１１５０℃、約６０分間の熱処理をしてｎ- 拡張ドレイン領域4を形成する［同図(b) ］。但しトレンチ側壁へのイオン注入のチルト角θ1 をθ1 ≦tan-1（（W1−２T1tan φ1 ）/T1 ）としておこなう。するとシャドウ効果が解消されて第一トレンチ側壁と底面全体にイオン注入が行われ、図に示すように第一トレンチ12の側壁と第一トレンチ12の底面にｎ- 拡張ドレイン領域4 が形成される。
【００３４】
次に、ＣＶＤ法により基板表面および第一トレンチ内に厚さ０．８μm のＨＴＯ膜14を堆積する［同図(d) ］。
更に、異方性エッチングにより第一トレンチ12底部のＨＴＯ膜14をエッチバックした［同図(e) ］後、残したＨＴＯ膜14をマスク酸化膜としてドライエッチングをおこない、第一トレンチ底面中央部に、側壁が鉛直に関してφ2 度（φ2 ＞0度）の傾きをもつ幅W2，深さT2の第二トレンチ13を掘り下げる［同図(f) ］。
【００３５】
その後、ＣＶＤ法により厚さ０．１μm のゲート酸化膜8 を形成し、減圧ＣＶＤにより多結晶シリコン膜を堆積し、フォトエツチングによりパターニングしてゲート電極7 を形成する［図５(a) ］。なお、ゲート酸化膜8 は熱酸化により形成しても良い。
更に、シャドウ酸化をおこなった後、第二トレンチ13の底部にほう素イオン、砒素イオンのイオン注入と熱処理をおこなってｐベース領域5およびｎ+ ソース領域6 を形成する［同図(b) ］。
【００３６】
その後、再び層間絶縁膜16を堆積し、異方性エッチングにより第一トレンチ12底部の層間絶縁膜16をエッチバックした後、減圧ＣＶＤにより多結晶シリコン膜を堆積し、フォトエツチングによりパターニングしてソース接続導体15を形成し、そのソース接続導体15と、ｎドレイン領域11の表面にそれぞれ接触するソース電極9 、ドレイン電極10を形成して図１のＴＬＰＭが完成する。図示しないがゲート電極7 と接続するゲート金属電極も同時に設ける。
【００３７】
図６(a) 〜(d) は、本実施例３で、第一トレンチ12の側壁と底面にイオン注入がおこなわれる様子を半導体素子定量的に説明するための説明図である。
まず、第一トレンチ側壁両面にチルト角θ1 でイオン注入をするとθ1 ≦tan-1（（W1−  ２T1tan φ1 ）/T1）の時には第一トレンチ底面両端部にも一部イオン注入が行われる［図６(a) ］。ドーズ量はn1( cm-2) である。
【００３８】
次に、第一トレンチ底面  向かう側および手前側の側壁部分に鉛直に対してチルト角θ2でイオン注入を行う。図では底面に垂直に示されているが、紙面の奥または手前側に傾けられているのである。ドーズ量はn2( cm -2)である。すると、図４(b) のように第一トレンチ底面の両端部には第一トレンチ側壁に注入されたイオンの一部分および底面へ注入されたイオンが入る［図６(b) ］。
【００３９】
その結果が図６(c) である。第一トレンチ側壁Ｉ、第一トレンチ
底面両側部ＩＩおよび第一トレンチ底面中央部ＩＩＩに分けられる。それぞれの部分
の正味のドーズ量は、第一トレンチ側壁、第一トレンチ底面への１回のドーズ量をそれぞれn1 、n2 ( cm-2 ) とすると、
第一トレンチ側壁Ｉ：n1 sin （θ1  ＋φ1  ）( cm-2 )
第一トレンチ底面両側部ＩＩ：n1cos θ1 +２n2 cos θ2  ( cm-2 )
第一トレンチ底面中央部ＩＩＩ：２n2cos θ2  ( cm-2 ) となる。
【００４０】
正味のドーズ量の大小関係は（第一トレンチ底面両側部ＩＩ）＞（
第1 トレンチ底面中央部ＩＩＩ）となる。ほう素イオンをイオン注入し、次に燐イ
オンをイオン注入した後熱処理して拡散をおこなったものが図６(d) である。この図に示すように、第一トレンチの底面両側部ＩＩからのｎ-  拡張ドレイン
領域4の下方の拡散深さをｘj 、第一トレンチ底面中央部ＩＩＩからのｎ-  拡張
ドレイン領域4の下方の拡散深さをｘj'とするとｘj ＞ｘj'となる。
【００４１】
よって第一トレンチ両側壁・両底面にイオン注入したあとのプロファイルとして図４(c) のような形状が得られ、オン抵抗を大幅に減らすことができる。
例えばほう素イオンの１回のドーズ量を３×１０12〜７×１０12（cm-2) 、燐イオンの１回のドーズ量を５×１０12〜１．３×１０13（cm-2) として、拡散温度をともに１１５０度、拡散時間をともに６０分間とすると、ほう素イオンと燐イオンの両方のドーズ量を制御することでW1＝４〜６μm，T1＝４〜６μmに対して絶縁耐圧４０〜１２５V 、オン抵抗７０mΩ・cm2 以下のＴＬＰＭをつくることができた。
【００４２】
勿論、二段のトレンチ12、13がいずれも上方程幅が広く、側壁は鉛直面に対してそれぞれφ1 、φ2 の角度をなしており、しかもｐベース領域5 の拡散深さｘbaseとが十分大きくて、
ｘdrain ＜T2＋ｘbase
とすれば、図１のＴＬＰＭと同様の効果が期待される。
【００４３】
［実施例４］
実施例３において、更に
tan-1（（W1＋W2−２T2tan φ2 ）／２T1）≦θ1   (1)
とする。
先の第一トレンチ底面中央部▲３▼の幅をW'[ μm] とすると、
W'＝２T1tan θ1 −W1                      (2)
である。
【００４４】
図４(f)で第二トレンチを掘るとき、図６の拡散深さｘj 、ｘj'のうち浅い方ｘj'の部分を少し残して掘るようにする。
つまり、第二トレンチ13の幅W2、深さT2および第二トレンチ側壁の鉛直方向からの傾きφ2 に対して、
W2−２T2tan φ2 ＜W'                    (3)
となるようにする。
【００４５】
(2) 式と(3) 式とから(1) 式が得られる。
このようにするとプロファイルは図７(a) のようになる。図７(a) は、両側壁の拡張ドレイン領域4が第二トレンチ底面で切れている場合（ｘj'＜T2）を表すが、図７(b) のように両側壁の拡張ドレイン領域4が第二トレンチ底面でつながっている場合（ｘj'＞T2）にも当てはまる。図７(b) ではちょうど拡張ドレイン領域4の薄い部分が第二トレンチ底面の真下に来ることになる。
【００４６】
図７(a) または図７(b) の後で図５(a) 、(b) の工程を行うとそれぞれ図７(c) または図７(d) のようになるが、前記ｐベース領域5の不純物濃度は濃いので第二トレンチ底面からのｐベース領域5の拡散深さｘbaseに対して
ｘdrain ＜T2＋ｘbase
となってパンチスルーが防げる。
【００４７】
〔実施例５〕
第一トレンチ底面へのイオン注入の際の１回のドーズ量n2とチルト角θ2 を
０．１＜（n1sin（θ1+φ1 ）／２n2cos θ2 ）＜１０
となるように選ぶ。
すなわち第一トレンチ側壁部へのドーズ量と底面へのドーズ量との比を０．１〜１０にする。
【００４８】
このようにすれば第一トレンチ側壁と第一トレンチ底面の拡張ドレイン領域4の濃度のばらつきが抑えられてオン抵抗を低減することができ、なおかつｘdrain ＜T2＋ｘbaseとすることができる。
【００４９】
【発明の効果】
以上説明したように本発明によれば、２段のトレンチの側壁をいずれも上方が広くなるように傾斜させ、その角度（上側第一トレンチφ1 、下側第二トレンチφ2 ）を、０＜φ2 ＜φ1 ＜９（度）とし、拡張ドレイン領域の拡散深さｘdrain 、第二トレンチの深さT2、ベース領域の拡散深さｘbaseについて、ｘdrain ＜ T2 ＋ｘbaseとすることにより、トレンチ内のボイド発生や、パンチスルーによる耐圧低下を防止でき、高耐圧、低オン抵抗のＴＬＰＭを実現できる。
【００５０】
ＴＬＰＭの製造方法については、第一トレンチ側壁部へのイオン注入時のチルト角θ1 、第一トレンチの幅W1、第一トレンチの深さT1について、θ1 ＜tan -1｛(W1-2T1tanφ1)/T1 ｝とすることにより、高耐圧化に  適した拡張ドレイン領域の形状とする。
本発明は、従来のＴＬＰＭの構造および製法の本質的な不良原因に対する対策であり、ＴＬＰＭの一層の発展普及に資するものである。
【図面の簡単な説明】
【図１】本発明実施例３のＴＬＰＭの部分断面図
【図２】本発明実施例１のＴＬＰＭの部分断面図
【図３】本発明実施例２のＴＬＰＭの部分断面図
【図４】  (a) 〜(f) は実施例３のＴＬＰＭの製造方法を説明する工程順の部分断面図
【図５】  (a) 、(b) は、図４(f) に続く実施例３の工程順の部分断面図における
【図６】  (a) 〜(d) は実施例３における第一トレンチ周辺の不純物プロファイルを説明する部分断面図
【図７】  (a) 〜(d) は、実施例４のベース層形成工程の不純物プロファイルとデバイス形状を説明する部分断面図
【図８】従来のプレーナ型パワーＭＯＳＦＥＴの模式断面図
【図９】従来のＴＬＰＭの部分断面図
【図１０】  (a) 〜(f) は、従来のＴＬＰＭの製造方法を説明する工程順の部分断面図
【図１１】  (b) は、図１０(f) に続く従来のＴＬＰＭの工程順の部分断面図、(a) 、(c) は、不良ＴＬＰＭの部分断面図
【符号の説明】
1    ｐ型シリコン基板
2    ｎウェル領域
3    ｐボディ領域
4    ｎ- 拡張ドレイン領域
5    ｐベース領域（チャネル）
6    ｎ+ ソース領域
7    ゲート電極
8    ゲート酸化膜
9    ソース電極
10    ドレイン電極
11    ｎ+ ドレイン領域
12    第一トレンチ
13    第二トレンチ
14    ＨＴＯ膜
15    ソース導体
16    層間絶縁膜
17    多結晶シリコン膜
18    ボイド
W1    第一トレンチの幅〔μm〕
T1    第一トレンチの深さ〔μm〕
W2    第二トレンチの幅〔μm〕
T2    第二トレンチの深さ〔μm〕
φ1   第一トレンチ側壁の鉛直方向からの傾き〔度〕
φ2   第二トレンチ側壁の鉛直方向からの傾き〔度〕
θ1   第一トレンチ両側壁への不純物イオン注入角度〔度〕
θ2   第一トレンチ底面および両端面への不純物イオン注入角度〔度〕
n1    第一トレンチ両側壁への不純物イオンの１回のドーズ量〔cm-3〕
n2    第一トレンチ底面への上記n1と同一の不純物イオンの１回のドーズ量〔cm-3〕
ｘdrain 第一トレンチ底面からの拡張ドレイン領域の下方の拡散深さ〔μm〕
ｘbase  第二トレンチ底面からのベース領域の下方の拡散深さ〔μm〕
【図１】
0004122748.tif 000002
【図２】
0004122748.tif 000003
【図３】
0004122748.tif 000004
【図４】
0004122748.tif 000005
【図５】
0004122748.tif 000006
【図６】
0004122748.tif 000007
【図７】
0004122748.tif 000008
【図８】
0004122748.tif 000009
【図９】
0004122748.tif 000010
【図１０】
0004122748.tif 000011
【図１１】
0004122748.tif 000012