(57)【特許請求の範囲】
【請求項１】
二次電池から負荷に流れる放電電流を、半導体スイッチである放電制御スイッチの過電流検出端子での電圧降下によって監視し、前記電圧降下が過電流検出用基準電圧より高くなったときに、過電流状態であると判断して前記放電制御スイッチの制御端子へ過電流検出信号を送出することにより前記放電制御スイッチをオフさせる二次電池の過電流検出回路において、
前記過電流検出用基準電圧を発生する過電流検出用基準電圧発生手段と、
前記過電流検出端子に接続されて前記電圧降下を入力電圧として入力する第１の非反転入力端子と、前記過電流検出用基準電圧を入力する第１の反転入力端子とを持ち、前記入力電圧と前記過電流用検出基準電圧とを比較して、第１のコンパレータ出力端子より過電流検出比較結果信号を出力する過電流検出コンパレータと、
前記過電流検出比較結果信号を所定の遅延時間だけ遅延させて、遅延した比較結果信号を出力する遅延回路と、
該遅延回路の出力端子にベースが接続され、エミッタが接地された第１のｎｐｎ型バイポーラトランジスタと、
前記遅延回路の出力端子にベースが接続され、エミッタが接地され、コレクタから過電流検出信号を出力する第２のｎｐｎ型バイポーラトランジスタと、
前記第１のｎｐｎ型バイポーラトランジスタのコレクタと前記過電流検出端子との間に設けられた抵抗と、
前記過電流検出コンパレータの出力端子にベースが接続され、コレクタが接地され、エミッタが前記遅延回路の入力端子に接続されたｐｎｐ型バイポーラトランジスタと、
前記過電流検出用基準電圧よりも高い過電流ラッチ用基準電圧を発生する過電流ラッチ用基準電圧発生手段と、
前記過電流検出端子に接続された第２の非反転入力端子と、前記過電流ラッチ用基準電圧を入力する第２の反転入力端子とを持ち、第２のコンパレータ出力端子が前記遅延回路の出力端子に接続され、前記過電流検出端子の電位と前記過電流ラッチ用基準電圧とを比較して、前記第２のコンパレータ出力端子より過電流ラッチ用比較結果信号を出力する過電流ラッチコンパレータと、
前記第２のコンパレータ出力端子にベースが接続され、エミッタが接地され、コレクタが前記過電流検出コンパレータの前記第１のコンパレータ出力端子に接続された第３のｎｐｎ型バイポーラトランジスタと、
を有することを特徴とする二次電池の過電流検出回路。
【請求項２】
前記遅延回路の前記所定の遅延時間が１０ｍ秒である、請求項１に記載の二次電池の過電流検出回路。
【請求項３】
前記過電流検出用基準電圧が前記第１のｎｐｎ型バイポーラトランジスタのコレクタ−エミッタ間電圧より低いことを特徴とする、請求項１に記載の二次電池の過電流検出回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えば、リチウムイオン電池のような、充電可能な電池（二次電池）を備えた電池ユニットに用いられ、二次電池の過電流を検出する過電流検出回路に関する。
【０００２】
【従来の技術】
充電可能な電池（二次電池）のうち、特にリチウムイオン電池は、過放電、過充電に弱いため、過放電状態、過充電状態を検出する検出回路が不可欠である。また、この検出回路は、二次電池の放電中における過電流状態をも検出している。すなわち、検出装置は、過放電検出回路と過充電検出回路と過電流検出回路とを備えている。
【０００３】
図４を参照して、従来の検出装置を備えたリチウムイオン電池による電池ユニットについて説明する。
【０００４】
電池ユニットは電池パックとも呼ばれる。図示の電池ユニットは、直列接続した２個のリチウムイオン電池（単位電池）２１，２２からなる二次電池２０を含む。単位電池の個数は１個あるいは３個以上でも良い。ここでは、接地端子の側から順番に単位電池２１、２２をそれぞれ第１及び第２の単位電池と呼ぶことにする。この二次電池２０の検出装置１００が並列に接続されている。検出装置１００は、第１及び第２の過放電検出回路３１、３２と、第１及び第２の過充電検出回路４１、４２と、従来の過電流検出回路１０’とを有する。
【０００５】
第１及び第２の単位電池２１、２２は、その電池電圧として、それぞれ、第１及び第２のセル電圧ＶL、ＶHを発生している。二次電池２０はバッテリ電圧ＶBATを発生している。
【０００６】
第１及び第２の過放電検出回路３１、３２の各々には、過放電検出用基準電圧が設定されている。第１の過放電検出回路３１は、第１のセル電圧ＶLと過放電検出用基準電圧とを比較し、第１のセル電圧ＶLが過放電検出用基準電圧よりも低くなると過放電と判定して、論理ローレベルの第１の過放検出信号を出力する。同様に、第２の過放電検出回路３２は、第２のセル電圧ＶHと過放電検出用基準電圧とを比較し、第２のセル電圧ＶHが過放電検出用基準電圧よりも低くなると過放電と判定して、論理ローレベルの第２の過放検出信号を出力する。これら第１及び第２の過放電検出信号は、後述する過電流検出信号と共に、第１の論理ゲートＧ１で論理積をとられた後、最終過放電／過電流検出信号として第１の電界効果トランジスタＦＥＴ１に供給される。この第１の電界効果トランジスタＦＥＴ１は過放電制御スイッチとして動作する。
【０００７】
最終過放電／過電流検出信号に応答して、放電制御スイッチＦＥＴ１がオフし、端子Ｐ１、Ｐ２に接続された電子機器などの負荷５０との接続を断として放電を禁止する。なお、過放電検出用基準電圧は、例えば、満充電時におけるセル電圧の数十パーセント程度に設定される。過放電検出回路３１、３２と過放電制御スイッチＦＥＴ１と第１の論理積ゲートＧ１との組み合わせは過放電防止装置として働く。
【０００８】
第１及び第２の過充電検出回路４１、４２の各々には、過充電検出用基準電圧が設定されている。第１の過充電検出回路４１は、第１のセル電圧ＶLと過充電検出用基準電圧とを比較し、第１のセル電圧ＶLが過充電検出用基準電圧よりも高くなると過充電と判定して、論理ローレベルの第１の過充電検出信号を出力する。同様に、第２の過充電検出回路４２は、第２のセル電圧ＶHと過充電検出用基準電圧とを比較し、第２のセル電圧ＶHが過充電検出用基準電圧よりも高くなると過充電と判定して、論理ローレベルの第２の過充電検出信号を出力する。これら第１及び第２の過充電検出信号は第２論理積ゲートＧ２で論理積がとられた後、最終過充電検出信号として第２の電界効果トランジスタＦＥＴ２に供給される。この第２の電界効果トランジスタＦＥＴ２は充電制御スイッチとして動作する。
【０００９】
最終過充電検出信号に応答して、充電制御スイッチＦＥＴ２がオフし、端子Ｐ１、Ｐ２に接続された充電装置（図示せず）との接続を断として充電を禁止する。過充電検出回路４１、４２と充電制御スイッチＦＥＴ２と第２の論理ゲートＧ２との組み合わせは過充電検出防止装置として働く。
【００１０】
従来の過電流検出回路１０’は、放電制御スイッチＦＥＴ１の電圧降下ＶF１に基づいて等価的に負荷電流（放電電流）ＩLを検出している。すなわち、放電制御スイッチＦＥＴ１の電圧降下ＶF１を利用して、過電流検出回路１０’は負荷５０を流れる負荷電流ＩLを監視している。
【００１１】
図５に従来の過電流検出回路１０’の構成を示す。過電流検出回路１０’は電圧降下ＶF１を入力電圧ＶINとして入力する入力端子（過電流検出端子）１０ａと、過電流検出信号を第１の論理積ゲートＧ１へ出力する出力端子（放電制御端子）１０ｂとを持つ。
【００１２】
過電流検出回路１０’は、過電流検出用基準電圧（過電流検出閾値）ＶREF１を発生するためのツェナーダイオードＺＤ１と、入力電圧ＶINと過電流検出用基準電圧ＶREF１とを比較する過電流検出コンパレータ１１と、遅延回路１２と、抵抗Ｒ１と、第１及び第２のｎｐｎ型バイポーラトランジスタＱ１、Ｑ２とを有する。
【００１３】
過電流検出コンパレータ１１の非反転入力端子（＋）には、入力電圧ＶIN（ＶF１）が供給され、反転入力端子（−）には、過電流検出用基準電圧ＶREF１が供給されている。過電流検出コンパレータ１１の出力端子は遅延回路１２の入力端子に接続されている。遅延回路１２の出力端子は、第１及び第２のｎｐｎ型バイポーラトランジスタＱ１、Ｑ２のベースに接続されている。第１及び第２のｎｐｎ型バイポーラトランジスタＱ１、Ｑ２のエミッタは接地されている。第１のｎｐｎ型バイポーラトランジスタＱ１のコレクタは抵抗Ｒ１を介して入力端子（過電流検出端子）１０ａに接続されている。第２のｎｐｎ型バイポーラトランジスタＱ２のコレクタは出力端子（放電制御端子）１０ｂに接続されている。尚、第２のｎｐｎ型バイポーラトランジスタＱ２のコレクタは図示しない電源供給端子に接続されている。
【００１４】
次に、図５に示された従来の過電流検出回路１０’における過電流検出時の動作について説明する。ここでは次のことを仮定する。二次電池２０のバッテリ電圧ＶBATは４Ｖである。放電制御スイッチＦＥＴ１および充電制御スイッチＦＥＴ２のオン抵抗値は、負荷５０の負荷抵抗ＲLより非常に低く、２０ｍΩである。過電流検出用基準電圧ＶREF１は０．１〜０．２Ｖの範囲であり、ここでは、例えば、０．１５Ｖとする。また、遅延回路１２の遅延時間は１０ｍ秒である。更に、抵抗Ｒ１の抵抗値は１００ｋΩである。
【００１５】
この状態において、負荷５０の負荷抵抗ＲLの抵抗値が０．４Ωになったとする。この場合、二次電池２０のバッテリ電圧ＶBATは４Ｖであるので、負荷５０には１０Ａの負荷電流ＩLが流れる。したがって、負荷電流ＩLによる放電制御スイッチＦＥＴ１の電圧降下ＶF１（入力電圧ＶIN）は０．２Ｖとなり、過電流検出用基準電圧ＶREF１より高くなる（ＶF１＞ＶREF１）。これにより、過電流検出回路１０’は過電流と判断して、過電流検出コンパレータ１１の出力が反転（すなわち、論理“Ｌ”レベルから論理“Ｈ”レベルへ遷移）する。過電流検出コンパレータ１１の出力が論理“Ｈ”レベルになった時点から１０ｍ秒の遅延時間が経過すると、遅延回路１２の出力が論理“Ｈ”レベルとなり、第１および第２のｎｐｎ型バイポーラトランジスタＱ１、Ｑ２はオン状態になる。これにより、過電流検出回路１０’は出力端子（放電制御端子）１０ｂから論理“Ｌ”レベルの過電流検出信号を出力する。
【００１６】
この過電流検出信号は、第１の論理積ゲートＧ１へ送出される。これにより、放電制御スイッチＦＥＴ１（図４）がオフし、端子Ｐ１、Ｐ２間に接続された負荷５０との接続を断として放電を禁止し、二次電池２０を保護している。
【００１７】
このとき、端子Ｐ２は抵抗Ｒ１の抵抗値と負荷５０の負荷抵抗ＲLの抵抗値の比により電位が決まる。また、過電流時には、充電制御スイッチＦＥＴ２はオン状態となっている。
【００１８】
次に、過電流状態から復帰するときの動作について説明する。この場合、負荷５０を軽くする。すなわち、負荷５０の負荷抵抗ＲLの抵抗値を上げる。これにより、端子Ｐ２の電位は下がり、入力端子（過電流検出端子）１０ａの電位が過電流検出用基準電圧ＶREF１より低くなると、過電流状態から復帰する。
【００１９】
【発明が解決しようとする課題】
上述したように、第１のｎｐｎ型バイポーラトランジスタＱ１を動作させることにより、過電流検出回路１０’を過電流状態から復帰させている為、過電流検出用基準電圧ＶREF１は第１のｎｐｎ型バイポーラトランジスタＱ１のコレクタ−エミッタ間電圧（Ｃ−Ｅ間電圧）ＶCE以上に設定しなければならない。具体的には、ＶCEは０．１Ｖなので、過電流検出用基準電圧ＶREF１を０．１Ｖより低くすることは不可能である。
【００２０】
一方、上述したように、過電流検出回路における過電流検出は、放電制御スイッチＦＥＴ１のオン抵抗を利用しているが、回路インピーダンス低下要求に対して、放電制御スイッチＦＥＴ１のオン抵抗の低減も進んでいる。それに伴って、検出レベルの低下要求が増えている。
【００２１】
したがって、従来の過電流検出回路では、このような検出レベルの低下要求を満足させることはできない。
【００２２】
したがって、本発明の課題は、検出レベルの低下要求を満足させることができる過電流検出回路を提供することにある。
【００２３】
【課題を解決するための手段】
本発明によれば、二次電池（２０）から負荷（５０）に流れる放電電流（ＩL）を、半導体スイッチである放電制御スイッチ（ＦＥＴ１）の過電流検出端子での電圧降下（ＶF１）によって監視し、前記電圧降下が過電流検出用基準電圧（ＶREF1）より高くなったときに、過電流状態であると判断して前記放電制御スイッチの制御端子へ過電流検出信号を送出することにより前記放電制御スイッチをオフさせる二次電池の過電流検出回路（１０）において、前記過電流検出用基準電圧を発生する過電流検出用基準電圧発生手段（ＺＤ１）と、前記過電流検出端子に接続されて前記電圧降下を入力電圧として入力する第１の非反転入力端子と、前記過電流検出用基準電圧を入力する第１の反転入力端子とを持ち、前記入力電圧と前記過電流用検出基準電圧とを比較して、第１のコンパレータ出力端子より過電流検出比較結果信号を出力する過電流検出コンパレータ（１１）と、前記過電流検出比較結果信号を所定の遅延時間（ＴD）だけ遅延させて、遅延した比較結果信号を出力する遅延回路（１２）と、該遅延回路の出力端子にベースが接続され、エミッタが接地された第１のｎｐｎ型バイポーラトランジスタ（Ｑ１）と、前記遅延回路の出力端子にベースが接続され、エミッタが接地され、コレクタから過電流検出信号を出力する第２のｎｐｎ型バイポーラトランジスタ（Ｑ２）と、前記第１のｎｐｎ型バイポーラトランジスタのコレクタと前記過電流検出端子との間に設けられた抵抗（Ｒ１）と、前記過電流検出コンパレータの出力端子にベースが接続され、コレクタが接地され、エミッタが前記遅延回路の入力端子に接続されたｐｎｐ型バイポーラトランジスタ（Ｑ３）と、前記過電流検出用基準電圧よりも高い過電流ラッチ用基準電圧を発生する過電流ラッチ用基準電圧発生手段（ＺＤ２）、前記過電流検出端子に接続された第２の非反転入力端子と、前記過電流ラッチ用基準電圧を入力する第２の反転入力端子とを持ち、第２のコンパレータ出力端子が前記遅延回路の出力端子に接続され、前記過電流検出端子の電位と前記過電流ラッチ用基準電圧とを比較して、前記第２のコンパレータ出力端子より過電流ラッチ用比較結果信号を出力する過電流ラッチコンパレータ（１３）と、前記第２のコンパレータ出力端子にベースが接続され、エミッタが接地され、コレクタが前記過電流検出コンパレータの前記第１のコンパレータ出力端子に接続された第３のｎｐｎ型バイポーラトランジスタ（Ｑ４）と、を有することを特徴とする二次電池の過電流検出回路が得られる。
【００２４】
上記二次電池の過電流検出回路において、前記遅延回路（１２）の前記所定の遅延時間（ＴD）は１０ｍ秒であることが望ましい。また、前記過電流検出用基準電圧（ＶREF1）が前記第１のｎｐｎ型バイポーラトランジスタ（Ｑ１）のコレクタ−エミッタ間電圧（ＶCE）より低く設定しても良い。
【００２５】
上記括弧内の符号は、本発明の理解を容易にするために付したものであり、一例にすぎず、これらに限定されないのは勿論である。
【００２６】
【発明の実施の形態】
以下、図面を参照して、本発明の実施の形態について詳細に説明する。
【００２７】
図１を参照して、本発明の一実施の形態に係る過電流検出回路１０について説明する。図示の過電流検出回路１０は、過電流検出用基準電圧（過電流検出閾値）ＶREF１を発生するためのツェナーダイオードＺＤ１、入力電圧ＶINと過電流検出用基準電圧ＶREF１とを比較する過電流検出コンパレータ１１、遅延回路１２、抵抗Ｒ１、及び第１及び第２のｎｐｎ型バイポーラトランジスタＱ１、Ｑ２の他に、過電流ラッチ用基準電圧（過電流ラッチ閾値）ＶREF2を発生するための第２のツェナーダイオードＺＤ２と、入力電圧ＶINと過電流ラッチ用基準電圧ＶREF2とを比較する過電流ラッチコンパレータ１３と、ｐｎｐ型バイポーラトランジスタＱ３と、第３のｎｐｎ型バイポーラトランジスタＱ４とを有する。
【００２８】
過電流ラッチコンパレータ１３の非反転入力端子（＋）は過電流検出端子（入力端子）１０ａに接続され、過電流ラッチコンパレータ１３の反転入力端子（−）には過電流ラッチ用基準電圧ＶREF2が供給されている。過電流ラッチコンパレータ１３の出力端子は遅延回路１２の出力端子（第１及び第２のｎｐｎ型バイポーラトランジスタＱ１、Ｑ２のベース）に接続されている。
【００２９】
ｐｎｐ型バイポーラトランジスタＱ３のベースは、過電流検出コンパレータ１１の出力端子に接続され、コレクタは接地され、エミッタは遅延回路１２の入力端子に接続されている。尚、ｐｎｐ型バイポーラトランジスタＱ３のエミッタは図示しない電源供給端子に接続されている。第３のｎｐｎ型バイポーラトランジスタＱ４のベースは、過電流ラッチコンパレータ１３の出力端子に接続され、エミッタは接地され、コレクタは過電流検出コンパレータ１１の出力端子に接続されている。
【００３０】
次に、図２を参照して、図１に示した過電流検出回路１０における過電流検出時の動作について説明する。ここでは次のことを仮定する。二次電池２０のバッテリ電圧ＶBATは４Ｖである。放電制御スイッチＦＥＴ１および充電制御スイッチＦＥＴ２のオン抵抗値は、負荷５０の負荷抵抗ＲLより非常に低く、２０ｍΩである。過電流検出用基準電圧ＶREF１は０．１〜０．２Ｖの範囲であり、ここでは、例えば、０．１５Ｖとする。また、遅延回路１２の遅延時間ＴDは１０ｍ秒である。更に、抵抗Ｒ１の抵抗値は１００ｋΩである。過電流ラッチ用基準電圧ＶREF2は過電流検出用基準電圧ＶREF１より高く、０．５Ｖである。尚、説明をするにつれて明らかになるように、本発明では、過電流検出用基準電圧ＶREF１を第１のｎｐｎ型バイポーラトランジスタＱ１のＣ−Ｅ間電圧ＶCE未満に設定することが可能である。
【００３１】
図２において、（ａ）は過電流検出端子（出力端子）１０ａの出力を、（ｂ）は過電流検出コンパレータ１１の出力を、（ｃ）は遅延回路１２の出力を、（ｄ）は過電流ラッチコンパレータ１３の出力を、（ｅ）は放電制御端子（出力端子）１０ｂの出力を、それぞれ示している。
【００３２】
先ず、初期状態として、負荷５０の負荷抵抗ＲLが比較的大きく、過電流検出回路１０で過電流が検出されていないとする。これは時刻ｔ1より以前の状態に相当する。この状態では、過電流検出コンパレータ１１の出力端子は論理“Ｌ”レベルで、過電流ラッチコンパレータ１３の出力端子も論理“Ｌ”レベルである。したがって、ｐｎｐ型バイポーラトランジスタＱ３はオン状態、第３のｎｐｎ型バイポーラトランジスタＱ４はオフ状態である。遅延回路１２の出力端子および過電流ラッチコンパレータ１３の出力端子が論理“Ｌ”レベルなので、第１乃至第２のｎｐｎ型バイポーラトランジスタＱ１、Ｑ２もオフ状態である。第２のｎｐｎ型バイポーラトランジスタＱ２がオフ状態であるので、放電制御端子１０ｂから論理“Ｈ”レベルの過電流検出信号を出力する。したがって、放電制御スイッチＦＥＴ１（図４）がオン状態となり、二次電池２０から端子Ｐ１、Ｐ２間に接続された負荷５０へ放電がなされる。
【００３３】
この状態において、時刻ｔ1で、何らかの原因により負荷５０の負荷抵抗ＲLが０．４Ωになったとする。この場合、二次電池２０のバッテリ電圧ＶBATは４Ｖであるので、負荷５０には１０Ａの負荷電流ＩLが流れる。したがって、負荷電流ＩLによる放電制御スイッチＦＥＴ１の電圧降下ＶF１（入力電圧ＶIN）は０．２Ｖとなり、過電流検出用基準電圧ＶREF１より高くなる（ＶF１＞ＶREF１）。これにより、過電流検出回路１０は過電流と判断して、過電流検出コンパレータ１１の出力が反転（すなわち、論理“Ｌ”レベルから論理“Ｈ”レベルへ遷移）する。過電流検出コンパレータ１１の出力が論理“Ｈ”レベルになると、ｐｎｐ型バイポーラトランジスタＱ３はオフ状態となり、遅延回路１２の入力端子に論理“Ｈ”レベルの信号が供給される。
【００３４】
この時点ｔ1から１０ｍ秒の遅延時間ＴDが経過した時点ｔ2で、遅延回路１２の出力が論理“Ｌ”レベルから論理“Ｈ”レベルへ遷移し、第１および第２のｎｐｎ型バイポーラトランジスタＱ１、Ｑ２はオン状態になる。これにより、過電流検出回路１０は出力端子（放電制御端子）１０ｂから論理“Ｌ”レベルの過電流検出信号を出力する。
【００３５】
この過電流検出信号は、第１の論理積ゲートＧ１へ送出される。これにより、放電制御スイッチＦＥＴ１（図４）がオフし、端子Ｐ１、Ｐ２間に接続された負荷５０との接続を断として放電を禁止し、二次電池２０を保護している。
【００３６】
このとき、過電流検出端子１０ａは抵抗Ｒ１と負荷５０の負荷抵抗ＲLの比によりその電位が決まる。また、過電流時には、充電制御スイッチＦＥＴ２はオン状態となっている。本実施の形態では、抵抗Ｒ１は１００ｋΩの抵抗値を持ち、負荷５０の負荷抵抗ＲLは０．４Ωであるので、このときの過電流検出端子１０ａの電位は、ほぼ二次電池２０のバッテリ電圧ＶBATである４Ｖに等しくなっている。したがって、過電流検出端子１０ａの電位が過電流ラッチ用基準電圧ＶREF2より高くなり、過電流ラッチコンパレータ１３の出力が反転（すなわち、論理“Ｌ”レベルから論理“Ｈ”レベルへ遷移）する。これより、第３のｎｐｎ型バイポーラトランジスタＱ４はオン状態となり、過電流検出コンパレータ１１の出力端子を強制的に論理“Ｌ”レベルにする。これにより、ｐｎｐ型バイポーラトランジスタＱ３はオン状態となり、遅延回路１２の入力端子には論理“Ｌ”レベルが供給される。したがって、この遅延回路１２にて論理“Ｌ”レベルから論理“Ｈ”レベルへの遷移にかけては遅延時間ＴD（１０ｍ秒）かかるが、論理“Ｈ”レベルから論理“Ｌ”レベルへの遷移では１０ｍ秒より充分少ない時間（瞬時）に変化する。時点ｔ3で、遅延回路１２の出力は論理“Ｈ”レベルから論理“Ｌ”レベルへ遷移しようとする（図２（ｃ）の点線）が、過電流ラッチコンパレータ１３の出力能力が遅延回路１２の出力能力よりも高いので、遅延回路１２の出力は論理“Ｈ”レベルに維持される。以上が、過電流を検出するときの動作である。
【００３７】
次に、図３を参照して、図１に示した過電流検出回路１０における、過電流状態から復帰するときの動作について説明する。図３において、（ａ）は過電流検出端子（出力端子）１０ａの出力を、（ｂ）は過電流検出コンパレータ１１の出力を、（ｃ）は遅延回路１２の出力を、（ｄ）は過電流ラッチコンパレータ１３の出力を、（ｅ）は放電制御端子（出力端子）１０ｂの出力を、それぞれ示している。
【００３８】
この場合、負荷５０を端子Ｐ１、Ｐ２間から取り外す。時刻ｔ4から負荷５０の負荷抵抗ＲLの抵抗値を上げ始めたとする。これにより、端子Ｐ２（過電流検出端子１０ａ）の電位は下がり始める。そして、時刻ｔ5で、入力端子（過電流検出端子）１０ａの電位が過電流ラッチ用基準電圧ＶREF2より低くなると、過電流ラッチコンパレータ１３の出力が反転（すなわち、論理“Ｈ”レベルから論理“Ｌ”レベルへ遷移）する。
【００３９】
これにより、第１乃至第３のｎｐｎ型バイポーラトランジスタＱ１，Ｑ２，Ｑ４がオフする。したがって、出力端子（放電制御端子）１０ｂから論理“Ｈ”レベルの過電流検出信号が第１の論理積ゲートＧ１を介して放電制御スイッチＦＥＴ１（図４）へ供給され、時刻ｔ6で放電制御スイッチＦＥＴ１がオンし、端子Ｐ１、Ｐ２間に接続された負荷５０と二次電池２０とを接続する。
【００４０】
ここで、第３のｎｐｎ型バイポーラトランジスタＱ４が時刻ｔ5でオフすることで、入力端子（過電流検出端子）１０ａの電位が過電流検出用基準電圧ＶREF１以上であれば、過電流検出コンパレータ１１は過電流状態を検出することになる。しかしながら、過電流検出後の遅延がある為、時刻ｔ5から遅延回路１２の遅延時間ＴD内に放電制御スイッチＦＥＴ１がオンすることで、端子Ｐ２を二次電池２０のマイナス側（アース電位）まで下げる為、問題なく過電流状態から復帰する。
【００４１】
前述したように、従来の過電流検出回路１０’（図５）では、過電流検出用基準電圧ＶREF１を第１のｎｐｎ型バイポーラトランジスタＱ１のＣ−Ｅ間電圧ＶCE以上に設定しなければならず、最低でも５０ｍＶまでが限度であった。
【００４２】
これに対して、本発明による過電流検出回路１０では、過電流検出用基準電圧ＶREF１を実質的に二次電池２０のマイナス側（アース電位）まで下げることが出来る。これにより最近、電界効果トランジスタを並列に接続する等によるオン抵抗の低下による過電流検出の検出レベル低下に対応することが出来る。さらに、過電流検出精度を向上させる為に過電流検出素子として抵抗を使用した場合にも本発明を適用することが可能となる。
【００４３】
以上、本発明について実施の形態によって説明を例に挙げて説明してきたが、本発明は上述した実施の形態に限定しないのは勿論である。
【００４４】
【発明の効果】
以上の説明から明らかなように、本発明では、従来回路に過電流ラッチコンパレータを追加することにより、過電流の検出レベルの低下要求に対応することができるという効果がある。
【図面の簡単な説明】
【図１】本発明の一実施形態による過電流検出回路の構成を示すブロック図である。
【図２】図１に図示した過電流検出回路における過電流検出時の動作について説明するためのタイムチャートである。
【図３】図１に図示した過電流検出回路１０における、過電流状態から復帰するときの動作について説明するためのタイムチャートである。
【図４】従来の過電流検出回路を含む検出装置を備えたリチウムイオン電池による電池ユニットの構成を示すブロック図である。
【図５】図４に示した従来の過電流検出回路の構成を示すブロック図である。
【符号の説明】
１０    過電流検出回路
１１    過電流検出コンパレータ
１２    遅延回路
１３    過電流ラッチコンパレータ
ＺＤ１，ＺＤ２    ツェナーダイオード
Ｑ１，Ｑ２，Ｑ４    ｎｐｎ型バイポーラトランジスタ
Ｑ３    ｐｎｐ型バイポーラトランジスタ
Ｒ１    抵抗
【図１】
0004058581.tif 000002
【図２】
0004058581.tif 000003
【図３】
0004058581.tif 000004
【図４】
0004058581.tif 000005
【図５】
0004058581.tif 000006