(57)【特許請求の範囲】
【請求項１】
１対の基板間に、互いに並行して配設された電極対が設けられると共に当該電極対に沿って複数の放電セルが形成されたプラズマディスプレイパネルと、
前記複数のセルに、選択的に書き込みを行ない、
当該書き込み後に、前記電極対にパルスを印加することによって書き込まれたセルを発光させる方式で前記プラズマディスプレイパネルを駆動する駆動回路とを備えるプラズマディスプレイ装置であって、
前記電極対の各々は、各放電セル内で、当該電極が伸長する方向と同方向に伸長する複数のライン電極部に分割され、
前記駆動回路によって印加されるパルスは、
絶対値が放電開始電圧以上の第１電圧が印加される第１波形部分と、
当該第１波形部分に続き、前記第１電圧よりも絶対値の大きい第２電圧が印加される第２波形部分とを有する。
【請求項２】
請求項１記載のプラズマディスプレイ装置において、
前記放電セル内における各ライン電極部には副電極部が設けられ、
当該電極対の主間隙側の副電極部の長さよりも外側の副電極部の長さの方が短い。
【請求項３】
請求項１記載のプラズマディスプレイ装置において、
前記パルスは維持パルスである。
【請求項４】
請求項１記載のプラズマディスプレイ装置において、
前記電極対の各々は、
各放電セル内で、４以上のライン電極部に分割され、
当該ライン電極部どうしの間隔は、
当該電極対の主間隙側よりも外側が狭い。
【請求項５】
請求項１記載のプラズマディスプレイ装置において、
前記第２波形部分の開始点が、前記第１波形部分の開始点から放電遅れ時間が経過するよりも前である。
【請求項６】
請求項１記載のプラズマディスプレイ装置において、
前記パルスは、
前記第２波形部分に続いて、前記第２電圧よりも絶対値が小さい第３電圧が印加される第３波形部分を有する。
【請求項７】
請求項６記載のプラズマディスプレイ装置において、
前記第３電圧は、前記第１電圧よりも絶対値が小さい。
【請求項８】
請求項１記載のプラズマディスプレイ装置において、
前記複数のライン電極部の平均間隔は、
前記電極対の主間隙をＧとするとき、Ｇ−６０μｍ以上，Ｇ＋２０μｍ以下である。
【請求項９】
請求項１記載のプラズマディスプレイ装置において、
複数に分割されたライン電極部の幅は、５μｍ以上，１２０μｍ以下である。
【請求項１０】
請求項１記載のプラズマディスプレイ装置において、
Ｌave＜Ｌn≦[０．３５Ｐ−(Ｌ1＋L2＋・・・＋Ｌn-1)]である（ただし、Ｐは電極と直交する方向のセルピッチであり、電極対の各々がｎ本のライン電極部に分割され、Ｌaveはライン電極部の平均電極幅、Ｌkは電極対の主間隙側からｋ番目のライン電極部の電極幅とする）。
【請求項１１】
請求項１記載のプラズマディスプレイ装置において、
０．５Ｌave＜Ｌ1,Ｌ2≦Ｌaveである（ただし、Ｐは電極と直交する方向のセルピッチ、Ｌaveはライン電極部の平均電極幅、Ｌ1，Ｌ2は電極対の主間隙側から１番目，２番目のライン電極部の電極幅とする）。
【請求項１２】
請求項１記載のプラズマディスプレイ装置において、
前記プラズマディスプレイパネルの一対の基板間には、
一方向に伸びるストライプ状の主隔壁と、当該主隔壁どうしの間を仕切る補助隔壁とが設けられている。
【請求項１３】
請求項１２記載のプラズマディスプレイ装置において、
前記補助隔壁は、前記一対の基板の一方に形成され、
その頂部幅は、３０μｍ以上，６００μｍ以下である。
【請求項１４】
請求項１２記載のプラズマディスプレイ装置において、
前記補助隔壁の高さは、４０μｍ以上，前記主隔壁の高さ以下である。
【請求項１５】
請求項１記載のプラズマディスプレイ装置において、
放電発光波形のピークの半値幅が３０ｎｓ以上，１．０μｓ以下である。
【発明の詳細な説明】
技術分野  本発明は、コンピュータおよびテレビ等の画像表示に用いるプラズマディスプレイパネル装置およびその駆動方法に関し、特に、ＡＣ型のプラズマディスプレイパネルに関する。
背景技術
近年、コンピュータやテレビ等に用いられているディスプレイ装置として、プラズマディスプレイパネル（Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ．以下ＰＤＰと記載する）は、大型で薄型軽量を実現することのできるものとして注目されている。
このＰＤＰにおいて、ＤＣ型もあるが、現在ＡＣ型が主流となっている。
ＡＣ型交流面放電型ＰＤＰは、一般的に、一対の前面基板及び背面基板が対向配置され、前面基板の対向面上には、ストライプ状の走査電極群及び維持電極群が互いに平行に形成され、その上から誘電体層が覆っている。また、背面基板の対向面上には、ストライプ状のデータ電極群が上記走査電極群と直交して設けられている。そして、前面基板と背面基板との間隙は、隔壁で仕切られ、放電ガスが封入されており、走査電極とデータ電極が交差する箇所に複数の放電セルがマトリックス状に形成されている。
そして、ＰＤＰ駆動時には、初期化パルスを印加することにより全ての放電セルの状態を初期化する初期化期間、走査電極群に走査パルスを順次印加しながらデータ電極群の中の選択された電極にデータパルスを印加することにより画素情報を書き込む書込期間、走査電極群と維持電極群との間に、矩形波の維持パルスを交流で印加することによって主放電を維持して発光させる放電維持期間、放電セルの壁電荷を消去する消去期間という一連のシーケンスで、各放電セルを点灯または非点灯にしている。
なお、各放電セルは元来、点灯もしくは消灯の２階調しか表現できないので、１フレーム（１フィールド）をサブフィールドに分割し、各サブフィールドにおける点灯／消灯を組み合わせて中間階調を表現するフィールド内時分割階調表示方式を用いて駆動されている。
このようなＰＤＰにおいて、低消費電力で駆動させることは重要な課題であって、そのため、維持期間における消費電力を低減して発光効率を向上させることが望まれる。特に画像表示する際の輝度を向上させるため、電極群に幅広の透明電極を用いる場合には、幅広の透明電極に起因する電力損失によって、消費電力が問題となる。
また、この放電電流の増加を抑制するために、透明電極の一部分に開口部を設けたり或いは電極を複数のライン電極に分割して１放電セル当たりの電極面積を減少させる等の試みも行われているが、このタイプの電極では、電極端子の電圧ドロップが生じたり、駆動パルスを印加する時に放電電流が複数のピークに分離した状態になりやすく、この場合、発光輝度が駆動電圧に大きく依存する傾向にある。
従って、上記のように維持期間の長さ（即ち、維持パルスの数）で階調表現を行なう場合、映像信号によってパネル上の点灯放電セル数が大きく変動してパネル全体での放電電流が変動するが、上記のように発光輝度が駆動電圧に大きく依存すると、放電セルに印加される実効的な駆動電圧が変動するので、このタイプの電極では、階調制御が難しくなるという問題もある。
一方、ＰＤＰにおいても高精細化が進んでおり、それに伴って書き込みパルスの時間幅が短く、例えば、フルカラーの動画等の映像表示の際には書き込み期間での書き込みパルス幅は２．５μｓ以下に設定され、また、フルスペックのハイビジョン（走査線数が１０８０本と非常に高精細である）では、書き込みパルス幅が１〜１．３μｓと非常に短くなっている。
書き込みパルスの時間幅をあまり短くし過ぎると、書き込み不良が生じて、画質が低下するため、ＰＤＰの高精細化に適応するために、維持パルスのパルス幅もより短くして高速駆動し、且つ高輝度で発光させることが望まれている。
しかし、維持パルスとして、単純な矩形波を用いる場合、データパルス幅を２μｓｅｃ程度以下に短く設定すると、維持放電時における放電確率が低下し、画質の低下を引き起こす傾向にある。
このような背景の下で、維持パルスを高速で駆動する技術も望まれている。
発明の開示
本発明は、ＰＤＰ装置並びに駆動方法において、パルスを高速で印加することを可能とすると共に、放電セルを高輝度且つ高効率で発光させることによって、高精細且つ高画質な表示ができるようにすることを目的とする。
そのため、１対の基板間に、電極対が設けられると共に当該電極対に沿って複数の放電セルが形成されたＰＤＰを、複数のセルに、選択的に書き込みを行ない、当該書き込み後に、電極対間にパルスを印加することによって書き込まれたセルを発光させる方式で駆動するＰＤＰ装置ならびに駆動方法において、各パルスに、絶対値が放電開始電圧以上の第１電圧が印加される第１波形部分と、第１波形部分に続き、第１電圧よりも絶対値の大きい第２電圧が印加される第２波形部分とを設け、第２波形部分の開始点を、第１波形部分の開始点から放電遅れ時間が経過するよりも前に設定した。
ここで、「放電開始電圧」は、上記電極対に矩形パルス電圧を印加し徐々に電圧を上昇させた時に放電を発生せしめる最小電圧を指す。
また、上記パルスにおいて、第２波形部分に続いて、第２電圧よりも絶対値の小さい第３電圧が印加される第３波形部分を設けることが望ましい。
このような特徴を持つパルスを用いることによって、放電開始時の放電電流を抑制し、放電成長時多くの電力を放電空間に投入することができるので、Ｘｅの励起効率が向上し、ＰＤＰの発光効率も向上する。また、放電電流ピークが短時間で終了するので高速駆動にも適している。
また、複数に分割された電極構造のＰＤＰに対して、印加するパルスに、絶対値が放電開始電圧以上の第１電圧が印加される第１波形部分と、第１波形部分に続き、第１電圧よりも絶対値の大きい第２電圧が印加される第２波形部分とを設けることによって、同様にＰＤＰの発光効率を向上し、高速駆動を実現できる。また、電圧ドロップを抑制することもできるので、高輝度・高効率で高画質のＰＤＰを実現できる。
ここでも、第２波形部分に続いて、第２電圧よりも絶対値の小さい第３電圧が印加される第３波形部分を設けることが望ましい。
発明を実施するための最良の形態
〔実施の形態１〕
プラズマディスプレイ装置（ＰＤＰ表示装置）は、例えばＰＤＰと駆動回路とを備えている。
図１は、本実施の形態にかかるＰＤＰの構成を示す図である。
このＰＤＰにおいて、前面基板１１と背面基板１２とが、互いに平行に間隙をおいて配置され、外周部が封止されている。
前面基板１１の対向面上には、ストライプ状の走査電極群１９ａ及び維持電極群１９ｂが互いに平行に形成され、走査電極と維持電極との電極対が複数設けられた構成となっている。当該電極群１９ａ、１９ｂは、鉛ガラスなどからなる誘電体層１７で覆われて、誘電体層１７の表面は、ＭｇＯ膜からなる保護層１８で覆われている。背面基板１２の対向面上には、ストライプ状のデータ電極群１４が上記走査電極群１９ａと直交する方向に設けられ、その表面を鉛ガラスなどからなる絶縁体層１３が覆い、その上に、データ電極群１４と平行に隔壁１５が配設されている。前面基板１１と背面基板１２との間隙は、縦方向に伸びるストライプ状の隔壁１５によって１００〜２００ミクロン程度の間隔で仕切られ、放電ガスが封入されている。
単色表示の場合は、放電ガスとして可視域での発光が見られるネオンを中心とした混合ガスが用いられるが、図１に示すカラー表示用の場合は、放電セルの内壁に、三原色である赤（Ｒ）、緑（Ｇ）、青（Ｂ）の蛍光体からなる蛍光体層１６が形成され、放電ガスとしてキセノンを中心とした混合ガス（ネオン−キセノンやヘリウム−キセノン）が用いられ、放電に伴って発生する紫外線を蛍光体層１６で各色可視光に変換することによりカラー表示を行う。
封入ガス圧は、大気圧下でのＰＤＰの使用を想定し、基板内部が外圧に対して減圧になるように、通常は、２００〜５００Ｔｏｒｒ（２６．６ｋＰａ〜６６．５ｋＰａ）程度の範囲に設定される。
図２は、このＰＤＰの電極マトリックスを示す図である。電極群１９ａ、１９ｂと、データ電極群１４とは、互いに直交する方向に配設されており、前面基板１１及び背面基板１２間の空間において、電極が交差するところに放電セルが形成されている。上記隔壁１５によって横方向に隣り合う放電セル間が仕切られて、隣の放電セルへの放電拡散が遮断されるようになっているため、解像度の高い表示を行うことができる。
本実施形態では、電極群１９ａおよび電極群１９ｂについては、一般的にＰＤＰに広く用いられるように、幅広の透過率が優れた透明電極と幅細のバス電極（金属電極）とが積層されてなる２層構造のものを用いることとする。ここで、透明電極は広い発光面積を確保し、バス電極は導電性を確保する働きをなす。
なお、本実施形態では透明電極を用いるが、必ずしも透明電極を用いる必要はなく、金属電極であってもよい。
このＰＤＰの製造方法について具体例を以下に示す。
前面基板１１となるガラス基板上に、Ｃｒ薄膜，Ｃｕ薄膜，Ｃｒ薄膜をスパッタリング法によって順次成膜し、更にレジスト層を形成する。このレジスト層を電極パターンのフォトマスクを介して露光して、現像した後に、Ｃｒ／Ｃｕ／Ｃｒ薄膜の不要部分をケミカルエッチング法によって除去することによってパターニングする。誘電体層１７は、低融点鉛ガラス系ペーストを印刷後乾燥した後、焼成することによって形成する。保護層１８となるＭｇＯ薄膜は、電子ビーム蒸着法にて形成する。
データ電極群１４は、背面基板１２となるガラス基板上に、厚膜銀ペーストをスクリーン印刷によってパターニングした後焼成して形成する。絶縁体層１３は、絶縁体ガラスペーストをスクリーン印刷法を用いて前面に印刷した後に焼成して形成し、隔壁１５は、厚膜ペーストをスクリーン印刷によってパターニングした後焼成して形成する。蛍光体層１６は、隔壁１５の側面と絶縁体層１３の上に蛍光体インキをスクリーン印刷によってパターニングした後焼成して形成する。その後、放電ガスとして、Ｘｅを５％含むＮｅ−Ｘｅ混合ガスを、封入圧５００Ｔｏｒｒ（６６．５ｋＰａ）で封入する。
（駆動方式についての説明）
上記ＰＤＰは、駆動回路においてフィールド内時分割階調表示方式を用いて駆動される。
図３は、２５６階調を表現する場合における１フィールドの分割方法を示す図であって、横方向は時間、斜線部は放電維持期間を示している。
例えば、図３に示される分割方法の例では、１フィールドは、８個のサブフィールドで構成され、各サブフィールドの放電維持期間の長さの比は、１，２，４，８，１６，３２，６４，１２８に設定されており、この８ビットバイナリの組み合わせによって２５６階調を表現できる。なお、ＮＴＳＣ方式のテレビ映像においては、１秒間あたり６０枚のフィールドで映像が構成されているため、１フィールドの時間は１６．７ｍｓに設定されている。
各サブフィールドは、初期化期間、書込期間、放電維持期間、消去期間という一連のシーケンスで構成されている。
図４は、１つのサブフィールドにおいて各電極にパルスを印加するときのタイミングチャートである。
初期化期間には、走査電極群１９ａの全体に一括して初期化パルスを印加することにより全ての放電セルの状態を初期化する。
書込期間には、走査電極群１９ａに走査パルスを順次印加しながらデータ電極群１４の中の選択された電極にデータパルスを印加することにより、点灯させようとするセルに壁電荷を蓄積し、１画面分の画素情報を書き込む。
放電維持期間には、データ電極群１４を接地し、走査電極群１９ａと維持電極群１９ｂ間に、維持パルスを交互に印加することによって、壁電荷が蓄積された放電セルで、放電維持期間の長さだけ主放電を維持して発光させる。
消去期間には、幅の狭い消去パルスを走査電極群１９ａに一括して印加することによって放電セルの壁電荷を消去する。
（維持パルス波形の特徴と効果について）
維持期間において、立ち上がり及び立ち下がりが２段階で階段状に変化する波形の維持パルスを用いる。なお、ここでは、維持パルスが正極性であるものとして説明するが、負極性であっても同様である。
図５（ａ）は、維持パルスの波形（走査電極または維持電極に印加される電圧の時間的変化）を摸式的に示す図である。また、図５（ｂ）は、上記維持パルスを走査電極または維持電極に印加したときに生じる放電電流波形を摸式的に示す図である。
この維持パルスは、図５（ａ）に示すように階段状波形であって、放電開始電圧Ｖｆに近い電圧Ｖ１で維持される第１波形部分（第１期間Ｔ１）と、第１期間に引き続き電圧Ｖ１よりも更に高レベルの電圧Ｖ２で維持される第２波形部分（第２期間Ｔ２）と、第２期間に引き続き電圧Ｖ２よりも低レベルの電圧Ｖ３で維持される第３波形部分（第３期間Ｔ３）とで構成されている。
各期間の電圧レベルは以下のように設定されている。
上記第１期間Ｔ１の電圧Ｖ１は、放電開始電圧Ｖｆの近傍で、好ましくはＶｆ−２０Ｖ≦Ｖ１≦Ｖｆ＋３０Ｖの範囲内に設定する。電圧Ｖ１の値は、通常１００Ｖ≦Ｖ１≦２００Ｖの範囲内となる。
なお、放電開始電圧Ｖｆは、駆動装置側から見た走査電極１９ａ及び維持電極１９ｂ間における放電開始電圧であり、ＰＤＰの構成によって決まる固有値である。例えば、ＰＤＰの走査電極１９ａ及び維持電極１９ｂ間に、電圧をわずかづつ増加させながら印加し、放電セルが点灯し始めたときの印加電圧を読み取ることによって測定できる。
第２期間Ｔ２の電圧Ｖ２は、（Ｖ１＋１０Ｖ）以上に設定する。このように、第２期間の電圧Ｖ２を第１期間の電圧Ｖ１より高くすることによって、発光効率向上効果が得られ、（Ｖ１＋４０Ｖ）以上に設定すると更に顕著な発光効率向上効果が期待できる。
一方、電圧Ｖ２の値は、２Ｖ１を越えると第２期間の立ち下がりにおいて自己消去が生じやすいので、２Ｖ１以下に設定するのが好ましい。
また、電圧Ｖ２の値は、放電開始電圧Ｖｆを基準にすると、Ｖｆ≦Ｖ２≦Ｖｆ＋１５０Ｖの範囲内に設定するのが好ましい。
また、第３期間Ｔ３の電圧Ｖ３が第２期間の電圧Ｖ２よりも低く且つ次に維持パルスが印加されるときに必要となる壁電荷を維持する程度の電圧に設定されることによって、第３期間の立ち下がりにおいて自己消去が生ずるのを防ぎ、自己消去による壁電荷の損失を抑制することができる。この効果を十分なものとするために、電圧Ｖ３は電圧Ｖ１よりも低く、Ｖ１−１００Ｖ≦Ｖ３≦Ｖ１−１０Ｖの範囲内に設定することが好ましく、また、放電開始電圧Ｖｆを基準にすると、電圧Ｖ３は放電開始電圧Ｖｆよりも低く設定することが好ましい。
また、各期間のタイミングは以下のように設定されている。
図５（ａ）に示すように、維持パルスの印加開始時点をｔ１、第１期間Ｔ１と第２期間Ｔ２との境界時点（即ち２段目の立ち上がり開始時点）をｔ２、第２期間Ｔ２と第３期間Ｔ３との境界時点（立ち下がり開始時点）をｔ３、維持パルスの印加終了時点をｔ４とする。また、放電電流が最大となる時点をｔ５、放電電流ピークが立ち上がる時点をｔ６とする。
このとき、放電電流が最大となる時点ｔ５は、印加開始時点ｔ１から「放電遅れ時間Ｔｄｆ」だけ経過した時間となる。
本実施形態の維持パルスにおいては、第１期間Ｔ１の長さを、放電遅れ時間Ｔｄｆよりも短く設定している。ただし、（Ｖｆ−２０Ｖ）〜（Ｖｆ＋３０Ｖ）の時間は２０ｎｓ以上確保されるように設定することが好ましい。
第１期間Ｔ１の長さを放電遅れ時間Ｔｄｆよりも短く設定する意味以下の通りである。
維持パルス印加時の放電遅れ時間は、一般的に６００〜７００ｎｓ程度を示すことが多いが、印加する電圧が高いほど短くなる（電圧の２乗にほぼ反比例する）。
なお、本実施形態の維持パルスを印加した時における放電遅れ時間Ｔｄｆは、実質的に第１期間の電圧Ｖ１の大きさによって決まるので、本実施形態の波形における放電遅れ時間Ｔｄｆを測定する場合には、単純な矩形波（電圧Ｖ１）を印加したときの放電遅れ時間を測定し、これを放電遅れ時間Ｔｄｆとみなすことができる。
また、放電形成遅れ時間にバラツキが生じている場合には、ばらついている放電遅れ時間の中で最も小さいものを放電遅れ時間と見なすことができる。これによって、放電電流が最大となる時点で確実に電圧Ｖ２が印加されるようにできる。
ここで、上記のように第１期間Ｔ１の長さを放電遅れ時間Ｔｄｆよりも短く設定すると、２段目立ち上げ開始時点ｔ２は、放電電流が最大となる時点ｔ５よりも前となる。従って、放電電流が最大になっているときには、印加されている電圧は、確実に電圧Ｖ１よりも高くなり、最高電圧である電圧Ｖ２となっている可能性が高い。即ち、放電電流が最大となる時点ｔ５では、略確実に最高電圧である電圧Ｖ２となる（電流の大きいところで集中的に高い電圧が印加される）ので、電流が効率よく発光に利用される。従って、確実に高輝度で且つ高効率で発光する。
なお、放電が始まる時点ｔ６から放電電流が最高となる時点ｔ５までは数百ｎｓ程度の時間を要するので、第１期間Ｔ１の長さを放電遅れ時間Ｔｄｆ−０．２μｓｅｃ以下に設定すれば、より確実に、放電電流が最大となる時点ｔ５で、最高電圧である電圧Ｖ２とすることができる。
また、２段目立ち上げ開始時点ｔ２が、放電電流の開始時点ｔ６の直後（放電電流の開始時点ｔ６から２０〜５０ｎｓ経過した範囲内）となるように設定してもよい。例えば、２段目立ち上げ開始時点ｔ２を、放電電流の開始時点ｔ６の直後に設定し、放電電流が最高となる時点ｔ５の前に最高電圧Ｖ２に達するようにし、放電電流の終了時点と立ち下げ開始時点ｔ３とを略一致させるのも好ましいと言える。
立ち下げ開始時点ｔ３については、放電電流が降下している時間範囲内に設定する。通常、時点ｔ２から１００〜１５０ｎｓ経過した範囲内に時点ｔ３を設定すればよい。第２期間Ｔ２の長さは、１００ｎｓ〜８００ｎｓの範囲内が適当で、また、第３期間Ｔ３の長さは、１μｓｅｃ〜５μｓｅｃの範囲内が適当である。
ところで、第３期間Ｔ３においては、放電電流が最高となる時点ｔ５から時間が経過し、放電電流の値も最高値よりかなり低くなっている。
また、第３期間Ｔ３は、２段目立ち上げ開始時点ｔ２から１５０ｎｓ以上経過し、放電開始してからかなり時間が経過しているので、この期間における電流はＸｅの励起にあまり寄与しない。
ここで、仮に電圧Ｖ３を電圧Ｖ１と同等に設定したとすれば、第３期間において発光に寄与しない電力が消費されるが、本実施形態では、上記のように電圧Ｖ３が電圧Ｖ１よりも低く設定されているので、この発光に寄与しない電力は低く抑えられる。
言い換えれば、本実施形態の維持パルス波形によれば、Ｘｅの励起にあまり寄与しない初期（第１期間）及び後半（第３期間）における電力投入が抑えられ、放電電流がＸｅの励起に大きく寄与する第２期間に集中して電力が投入されることになる。
なお、上記のように第２期間では、高レベルの電圧Ｖ２がかかっているので、空間電荷も十分生じ、そのため、第３期間における電圧Ｖ３を低く設定しても、次の維持パルス印加時に放電するために必要な壁電荷を十分に蓄えることができる。
更に、維持パルスに上記階段状波形を用いると、最高電流となる付近で高電圧が印加されているので、放電が広がるときの移動速度が早くなる。即ち、放電電流ピークは、比較的時間幅が短く且つ強度が大きいものとなる。
従って、維持パルスのパルス幅（第１期間Ｔ１〜第３期間Ｔ３の合計時間）は短く設定（パルス幅を数μｓｅｃに設定）して高速駆動を行なっても、十分に放電維持動作を行なうことができる。
このように、維持パルスに上記階段状波形を用いると、高発光効率で且つ高速駆動が可能となるので、高精細のＰＤＰを高輝度に表示するのに適していることになる。
この他に、以下▲１▼〜▲４▼のように設定することも好ましいと言える。
▲１▼放電セルの幾何学的静電容量を充電する充電期間終了後から、放電電流が終了するまでの放電時間における電圧変化を三角関数的とすることが好ましい。
▲２▼第２期間を三角関数に立ち上げる際に、発光効率を向上させるためには、放電電流が流れている放電期間Ｔｄｉｓｅ内に当該第２期間の立ち上がりをなすことが好ましい。
▲３▼第１期間の開始直後から放電電流が最大値に達するまでの放電期間において、印加電圧波形を三角関数的に上昇させると共に、第３期間に放電電流が終了するまでの放電時間において三角関数的に変化させることが好ましい。
▲４▼第１期間と第２期間の立ち上がりがいずれも三角関数的になされる場合、第１期間の立ち上がりは、放電期間ｄｉｓｅが開始されてから放電電流が最大値に達するまでの放電期間Ｔｄｓｃｐになされるようにし、第２期間の立ち上がりは、放電電流が最大値に達してから放電期間ｄｉｓｅが終了するまでになされるようにすることが好ましいと考えられる。
ここで、放電期間Ｔｄｉｓｅというのは、放電セルの静電容量を充電する充電期間Ｔｃｈｇが終了した後、放電電流が終了するまでの期間である。この「放電セルにおける静電容量」は、走査電極、維持電極、誘電体層、放電ガスなどで形成される放電セルの構造によって決まる幾何学的静電容量と同等と見ることもできるので、放電期間Ｔｄｉｓｅは、「放電セルにおける幾何学的静電容量を充電する充電期間Ｔｃｈｇが終了した後、放電電流が終了するまでの期間」ということもできる。
（電力回収回路の使用について）
なお、実際のＰＤＰ回路では、電力回収回路が使用される。この電力回収回路については、後で詳述するが、立ち上がりのところ並びに立ち下がりのところで、電圧と電流との位相差が小さくなるように駆動され、これによって、駆動回路に生じる無効電流を抑えることができると共に、立ち上がり並びに立ち下がりがなまった波形となる。
上記図５に示した波形では、印加開始時点ｔ１直後、２段目立ち上げ開始時点ｔ２直後における立ち上がり傾斜、並びに時点ｔ３における立ち下がりの傾斜が急峻であるが、電力回収回路を併用すると、図６のように、図５（ａ）と同様の特徴を持つ階段状ではあるが、立ち上がり並びに立ち下がりがなまった波形（電圧が三角関数的に変化する波形）となり、立ち上がり並びに立ち下がりに４００〜５００ｎｓ程度要する。
なお、回収回路を用いて電力回収を効率よく行なうことを考慮すると、時点ｔ１直後における立ち上がり傾斜と、時点ｔ２直後における立ち上がり傾斜とは、各々最適値に近い値となるように設定するのが好ましいが、通常、この両最適値は互いに異なる値をとる。従って、電力回収効率を考慮すると、時点ｔ１における立ち上がり傾斜と、時点ｔ２における立ち上がり傾斜とは、個別に設定することが好ましい。
また、ミラー積分回路などを用いて、立ち上がり並びに立ち下がりに傾斜を設けた場合も、電力回収と同様に駆動回路における消費電力を低減する効果を奏する。
（Ｖ−Ｑリサージュ図形に基づく効果説明）
図７は、Ｖ−Ｑリサージュ図形の一例であって、ループａは維持パルスに単純な矩形波を用いて駆動した場合について、ループｂは上記のような階段状波形を用いた場合について観測されるものを摸式化して示している。
Ｖ−Ｑリサージュ図形は、パルスの１周期において、放電セルに蓄積される電荷量Ｑがループ状に変化する様子を示し、Ｖ−Ｑリサージュ図形のループ面積は放電による消費電力にほぼ比例するという関係がある。
なお、放電セルに蓄積される電荷量Ｑは、強誘電体等の特性評価に使用されるソーヤタワー回路と同様の原理を用いた壁電荷量測定装置をＰＤＰに接続して測定することができる。
ループａと比べて、ループｂでは、Ｖ−Ｑリサージュ図形のループが歪んで偏平な平行四辺形となっており、且つ側辺は円弧状にカーブしている。
このように平行四辺形が偏平であることは、放電セルにおける電荷の移動量は同等でも、ループ面積が小さくなること、即ち、発光量は同等でパネルの消費電力はより小さくなることを意味している。
このように上記階段状波形を用いるときにループｂが偏平となるのは、主に、上記のように第１期間に続いて高レベル電圧Ｖ２の第２期間を設けていることが起因していると考えられるが、第２期間の後に放電開始電圧より低レベルの第３期間を設けていることも、ループがＱ方向（図面縦方向）に縮小される原因になっているものと考えられる。
なお、図８は維持パルスに単純な矩形波を用いて駆動した場合のＶ−Ｑリサージュ図形である。単純な矩形波を用いる場合は、駆動電圧を上昇させると輝度は上昇するが、Ｖ−Ｑリサージュ図形のループは、相似的に（図中ａ１→ａ２）拡大する。即ち、駆動電圧の上昇に伴って放電電流も同様に増加し消費電力が増加するので、ＰＤＰの発光効率はほとんど向上しない。
また、仮に、上記維持パルスの波形において、第１期間をなくして、第２期間及び第３期間だけを設けた場合（即ち、立ち上がり直後に一気に電圧を高レベルにして、立ち下がりを階段状にした場合）には、矩形波と比べて、ループがＶ方向（図面横方向）に伸びるだけなので、輝度は上がるものの、発光効率はあまり変わらない。
（駆動回路についての説明）
図９は、上記ＰＤＰを駆動する駆動回路のブロック図である。
この駆動回路は、入力されてくる画像データを格納するフレームメモリ１０１、画像データを処理する出力処理部１０２、走査電極群１９ａにパルスを印加する走査電極駆動装置１０３、維持電極群１９ｂにパルスを印加する維持電極駆動装置１０４、データ電極群１４にパルスを印加するデータ電極駆動装置１０５などから構成されている。
フレームメモリ１０１には、１フィールドの画像データがサブフィールドごとに分割されたサブフィールド画像データが格納される。
出力処理部１０２は、フレームメモリ１０１に格納されているカレントサブフィールド画像データから１ラインづつデータ電極駆動装置１０５にデータを出力したり、入力される画像情報に同期するタイミング情報（水平同期信号、垂直同期信号など）に基づいて、各電極駆動装置１０３〜１０５に、パルスを印加するタイミングをとるためのトリガ信号を送ることも行う。
走査電極駆動装置１０３は、出力処理部１０２から送られてくるトリガ信号に呼応して駆動するパルス発生回路が各走査電極１９ａ毎に設けられており、書き込み期間には、走査電極１９ａ１〜１９ａＮに順次走査パルスを印加し、初期化期間及び維持期間には、全ての走査電極１９ａ１〜１９ａＮに一括して、初期化パルス及び維持パルスを印加できるようになっている。
維持電極駆動装置１０４は、出力処理部１０２から送られてくるトリガ信号に呼応して駆動するパルス発生回路を備え、維持期間及び消去期間には、当該パルス発生回路から全ての維持電極１９ｂ１〜１９ｂＮに一括して維持パルス及び消去パルスを印加できるようになっている。
データ電極駆動装置１０５は、出力処理部１０２から送られてくるトリガ信号に呼応して駆動するパルス発生回路を備え、サブフィールド情報に基づいて、データ電極群１４１〜１４Ｍの中から選択されたものにデータパルスを出力する。
上記走査電極駆動装置１０３並びに維持電極駆動装置１０４のパルス発生器では、階段状波形の維持パルスを生成するが、この機構について以下に説明する。
２段階で立ち上がる階段状波形や２段階で立ち下がる階段状波形は、フローティンググラウンドで接続した２つのパルス発生器から、時間的に重畳して矩形パルスを発生させることによって実現できる。
例えば、図１０（ａ）は、立ち上がりが２段階で階段状に変化するパルスを発生するパルス重畳回路のブロック図である。
このパルス重畳回路には、第１パルス発生器１１１、第２パルス発生器１１２、遅延回路１１３を備え、第１パルス発生器１１１と第２パルス発生器１１２は、フローティンググラウンド方式で直列に接続され、出力電圧が加算されるようになっている。
図１０（ｂ）は、上記パルス重畳回路で第１パルスと第２パルスとが重畳され、立ち上がりが２段階で変化する階段状波形が形成される様子を示す図である。
第１パルス発生器１１１で発生する第１パルスは時間幅の比較的広い矩形波、第２パルス発生器１１２で発生する第２パルスは時間幅の比較的狭い矩形波である。
出力処理部１０２からのトリガ信号に応じて、先ず、第１パルス発生器１１１で第１パルスを立ち上げ、遅延回路１１３により立ち上げタイミングを所定時間遅らせて、第２パルス発生器１１２で第２パルス立ち上げる。
これによって、第１パルスと第２パルスとが重畳され、出力されるパルスは、立ち上がりが２段階の階段状となる。
ここで、図１０（ｂ）では、第１パルスと第２パルスはほぼ同時に立ち下がるように各パルス幅が設定されているが、第２パルスの時間幅をより短く設定して、第１パルスよりも先に立ち下がるようにすれば、出力パルスの立ち下がりも２段階の階段状となる。
また、上記第１パルス発生器１１１及び第２パルス発生器１１２に加えて、更に第３パルス発生器をフローティンググラウンド方式で接続すれば、第１期間Ｔ１の電圧Ｖ１、第２期間Ｔ２の電圧Ｖ２、第３期間の電圧Ｖ３を、別々の値に設定することもできる。
なお、この駆動回路に、以下に説明するような電力回収回路を設けることによって、維持パルスの立ち上がり部分や立ち下がり部分を三角関数的に変化させることができる。
図１１は、電力回収回路の原理を説明する図であって、（ａ）は回路構成を示し、（ｂ）はその動作タイミングを示している。
なお、説明の便宜上、ここでは単純な矩形波パルス発生器に電力回収回路を付加したものについて示すが、階段状のパルス発生器に対しても、このような電力回収回路を適用することはできる。
この電力回収回路において、スイッチＳＷ１〜ＳＷ４は、図１１（ｂ）に示すタイミングでＯＮ／ＯＦＦ動作する。
スイッチＳＷ１はメインのＦＥＴに相当し、電源（Ｖｓｕｓ）と入力端子１２１との間をＯＮ／ＯＦＦする。この動作にによって、入力端子１２１には図１１（ｂ）に示すように矩形波（Ｖｓｕｓ）が入力されることになる。
また、入力端子１２１は、スイッチＳＷ２を介してグラウンド接続され、更に、入力端子１２１は、出力端子１２２を介してＰＤＰの電極（走査電極もしくは維持電極）が接続されていると共に、コイル１２３とコンデンサ１２４が直列に接続されている。そして、コイル１２３とコンデンサ１２４との間にはスイッチＳＷ３，ＳＷ４が介挿されている。
これらのスイッチＳＷ２〜ＳＷ４は、図１１（ｂ）に示すように、上記スイッチＳＷ１のＯＮ／ＯＦＦタイミングに合わせてＯＮ／ＯＦＦ動作する。即ち、スイッチＳＷ１がＯＮされる前の一定期間τにおいて、スイッチＳＷ３をＯＮし、スイッチＳＷ１がＯＦＦされる後の一定期間τにおいて、スイッチＳＷ４をＯＮする。
ここで、τは（π／２）×（ＬＣｐ）１／２（ただし、Ｌはコイル１２３の自己インダクタンス、ＣｐはＰＤＰの容量）に相当する時間である。
これによって、スイッチＳＷ３がＯＮされている一定期間τには、コンデンサ１２４に蓄積されていた電荷がコイルＬを介してＰＤＰに供給され、出力端子１２２の電圧Ｖｐは三角関数的に立ち上がる。一方、スイッチＳＷ４がＯＮされている一定期間τには、コイルＬを介してＰＤＰからコンデンサ１２４に電荷が蓄積され、出力端子１２２の電圧Ｖｐは三角関数的に立ち下がる。
このような電力回収回路を、上記駆動回路におけるパルス発生器に適用することによって、出力される維持パルスは、その立ち上がり部分並びに立ち下がり部分が三角関数的に変化し、電力の回収がなされる。
〔実施の形態２〕
図１２は、本実施の形態における電極パターンの概略図である。
本実施形態では、駆動回路が各電極に印加する駆動波形は上記実施の形態１と同様であって、維持パルスに上記図５，６に示すような立ち上がり並びに立ち下がりが２段階の階段状波形を用いる。また、ＰＤＰの構成については、以下のように電極構造が異なる以外は上記実施の形態１と同様である。
上記実施の形態１においては、走査電極１９ａ及び維持電極１９ｂとして透明電極と金属電極とから成る２層構造のものを用いたが、本実施形態では、走査電極１９ａ及び維持電極１９ｂを、それぞれ複数の細いライン電極部に分割した分割電極（ＦＥ電極）構造にしている点が異なっている。
図１２では、走査電極１９ａは、互いに平行な３本のレール状のライン電極部１９１ａ〜１９３ａで構成され、維持電極１９ｂも同様に、互いに平行な３本のレール状のライン電極部１９１ｂ〜１９３ｂで構成されているが、ライン電極部の本数は２本でも４本以上でもよい。
各ライン電極部の線幅Ｌは、導電性を保つと共に放電セルから外部への可視光透過性を確保することを考慮して、５μｍ≦Ｌ≦１２０μｍの範囲内、好ましくは、１０μｍ≦Ｌ≦６０μｍである。
これらのライン電極部はいずれも金属電極である。金属電極として、ここでは、金属薄膜であるＣｒ／Ｃｕ／Ｃｒを用いるが、この構成に限定されるものではなく、Ｐｔ、Ａｕ、Ａｇ、Ａｌ、Ｎｉ，Ｃｒ等の金属薄膜を用いてもよいし、Ａｇ、Ａｇ／Ｐｄ、Ｃｕ、Ｎｉ等の金属粉末を有機ビヒクルに分散させた厚膜ペーストを、印刷法等によってパターニングし焼成した厚膜電極を用いてもよいし、酸化錫、酸化インジウム等の導電性酸化物薄膜を用いてもよい。
なお、３本のライン電極部１９１ｂ〜１９３ｂどうし、並びに３本のライン電極部１９１ｂ〜１９３ｂどうしは、表示領域内（放電セルが存在する領域内）では、互いに平行に間隔をおいて配されているが、表示領域外においては相互に接続されており、各３本のライン電極部には同一の駆動波形が印加されるようになている。
図１２に示すように、一番内側に位置するライン電極部１９１ａとライン電極部１９１ｂとの間隔を主放電ギャップＧ、ライン電極部１９１ａとライン電極部１９２ａとの間隔及びライン電極部１９１ｂとライン電極部１９２ｂとの間隔を第１電極間隔Ｓ１、ライン電極部１９２ａとライン電極部１９３ａとの間隔及びライン電極部１９２ｂとライン電極部１９３ｂとの間隔を第２電極間隔Ｓ２とする。
（分割電極構造のＰＤＰに本発明の維持パルスを適用することによる効果）
このような分割電極構造のＰＤＰに対して、上記図６に示した特徴を持つ波形の維持パルスを印加することによって奏する効果について説明する。
先ず、分割電極構造のＰＤＰにおいて、維持パルスに一般的な矩形波を用いた場合に生じる維持放電の特徴について説明する。
分割電極構造の場合、非分割構造の電極（「非分割電極」と記載する。）と比べて、一般的に無効電力が少ないので発光効率は良好である。
分割電極構造を用いる場合に発光効率が良好となる主な理由は、ライン電極部間に間隙があるので電極面積は非分割電極の透明電極と比べて小さくでき、コンデンサとしての容量が小さくできる一方、内側のライン電極部から外側のライン電極部にわたって発光領域が広がるので、非分割電極の透明電極と同様に広い発光面積を確保することができるからである。また、分割電極構造の場合には放電移動が遅い理由は、主放電ギャップでは高い電界強度が得られるけれども、ライン電極部１９１ａ〜ライン電極部１９３ａどうしの間隙においては電界強度が小さいからと考えられる。
一方、分割電極構造では、非分割電極と比べて、放電の移動は遅く、放電電流のピーク時にパネルの端子電圧の低下が生じやすい。そして、放電電流のピーク時にパネルの端子電圧の低下が生じると、輝度や発光効率が低下したり、電力回収回路での回収効率が低下してしまう。
また、一般的に、非分割電極の場合には、維持パルス印加時に放電電流が単一ピークを形成しやすいのに対して、分割電極構造の場合は、単一ピークを形成しにくい。ここで、「放電電流が単一ピークを形成する」というのは、図５（ｂ）の例のように、維持パルスを１回印加する間に放電電流のピークが１個だけ発生する状態（１個のピークに肩が発生してる場合も含まれる。）をいい、「放電電流が単一ピークを形成しない」というのは、維持パルスを１回印加する間に、明確に複数個の放電電流のピークが発生する状態をいう。
このように放電電流が複数のピークを有することは、放電遅れ時間が増加や放電遅れ時間のバラツキ増加にもつながる。
これに対して、上記階段状波形の維持パルスを分割電極構造用いると、放電移動を速くなり、放電電流が単一ピークを形成しやすくなる。
分割電極構造において、放電電流が単一ピークを形成するかしないかは、基本的にライン電極部の並び方（ライン電極部どうしのピッチや間隔）によって決まり、具体的には下記実施例で説明するが、例えばライン電極部どうしの間隔を主放電ギャップＧ側から外側にかけてだんだん小さくなるように設定したり、更に、各ライン電極部どうしの平均間隔Ｓを、主放電ギャップＧに対してＧ−６０μｍ≦Ｓ≦Ｇ＋２０μｍ（好ましくはＧ−４０μｍ≦Ｓ≦Ｇ＋１０μｍ）とするといった条件設定によって、放電電流が単一ピークを形成するように調整することも可能である。
ここで、主放電ギャップ側のライン電極部の幅を狭く、外側のライン電極部の幅を太くすることとも、単一ピークを形成しやすい条件として挙げられる。
この他に、単一ピークを形成しやすい条件として、ｎ本のライン電極部に分割されている場合、Ｌａｖｅ＜Ｌｎ≦［０．３５Ｐ−（Ｌ１＋Ｌ２＋・・・＋Ｌｎ−１）］とすること、或は、Ｌａｖｅ＋１０μｍ≦Ｌｎ≦［０．３Ｐ−（Ｌ１＋Ｌ２＋・・・＋Ｌｎ−１）］とすることも挙げることができる。ここで、Ｐは画素ピッチ（縦方向のセルピッチ）、Ｌａｖｅはｎ本のライン電極部の平均電極幅、Ｌｎは最外側のライン電極部の電極幅を表す。
また、最も内側のライン電極部の幅Ｌ１、２番目に内側のライン電極部の幅Ｌ２が、平均電極幅Ｌａｖｅに対して、０．５Ｌａｖｅ＜Ｌ１，Ｌ２≦Ｌａｖｅの関係を満たすこと、望ましくは０．６Ｌａｖｅ＜Ｌ１，Ｌ２≦０．９Ｌａｖｅの関係を満たすことも、単一ピークを形成しやすい条件として挙げることができる。
ただし、上述したように、一般的に分割電極構造の場合は単一ピークを形成しにくいので、上記階段状波形の維持パルスを用いることは、単一ピークの放電電流を形成するのに極めて有効な手段ということができる。
なお、分割電極構造において単一ピークが形成しにくいのは、以下に説明するように放電が広がる形態と関連があるとも考えられる。
図１３は、分割電極において維持パルスを印加したときに発光領域が移動する様子を示す図である。本図では、維持電極１９ｂに正極性の維持パルスが印加され、維持電極１９ｂ側がアノード側、走査電極１９ａ側がカソード側になっている場合について示している。図中、発光領域は斜線で塗ってある。
（ａ）のようにアノード側の主放電ギャップ付近（ライン電極部１９１ｂ付近）で発光領域が生じ（放電が開始され）、（ｂ）のように主放電ギャップに発光領域が広がり、（ｃ）のようにアノード側の発光領域とカソード側の発光領域とに分かれ、アノード側の発光領域は各ライン電極部１９１ｂ〜１９３ｂ上に縞状に分散する。
その後、（ｄ）→（ｅ）のように、アノード側の発光領域は移動しないが、カソード側の発光領域（負グローによる発光領域と考えられる。）はライン電極部１９１ａ上からライン電極部１９３ａ上へと移動する。
以上説明したように、本実施形態では、分割電極構造に上記階段状波形の維持パルスを用いることにより、基本的には実施形態１で説明したのと同様の効果を奏するが、「分割電極構造では一般的に放電電流が単一ピークを形成しにくいのに対して、放電電流が最高となる時点ｔ５が含まれる第２期間に集中して電力が投入されるので、放電移動が速くなり、放電電流が単一ピークを形成しやすい。」という特有の効果も奏する。
そして、後述する実施例の放電電流波形からもわかるように、放電発光ピークの形状もシャープとなり、短時間で放電が終了される。
このように放電発光ピークの形状がシャープとなり、短時間で放電が終了されるので、放電ピークの半値幅Ｔｈｗも、３０ｎｓ≦Ｔｈｗ≦１．０μｓ、或は４０ｎｓ≦Ｔｈｗ≦５００ｎｓ、或は５０ｎｓ≦Ｔｈｗ≦１．０μｓ、或は７０ｎｓ≦Ｔｈｗ≦７００ｎｓといった範囲内に納められることになる。
また、分割電極構造に適用した場合には、第２期間に高電圧を印加して放電プラズマが成長する最中に電子の速度を高める効果が顕著なので、Ｘｅの励起効率向上効果も顕著であるといえる。
よって、分割電極構造による発光効率を良好にする効果と、放電電流が単一ピークを形成することによる発光効率の向上及びパルス幅を短くできる効果を合わせて得ることができる。
なお、２段目の立ち上がり開始時点ｔ２に関しては、本実施形態でも、実施の形態１で説明したように、第１期間Ｔ１の長さを放電遅れ時間Ｔｄｆよりも短く設定することが望ましいが、第１期間Ｔ１の長さが放電遅れ時間近傍（放電遅れ時間Ｔｄｆ＋０．２μｓｅｃ以内）であっても同様に効果を得ることはできる。
上記階段状波形の維持パルスを分割電極構造のＰＤＰに適用することによって、発光効率が特に向上する点については、上記図７のリサージュ図形からも説明できる。
図７において、ループｃは、分割電極構造のＰＤＰに上記の階段状波形を用いた場合について示している。
このループｃは、実施の形態１にかかるループｂと同様に偏平な平行四辺形状であって、パネルの消費電力が同様に小さいが、ループｂでは側辺は円弧状にカーブしているのに対して、ループｃは側辺も直線状である。
ここで、ループがカーブする部分では、駆動回路に用いられている半導体で発熱して、熱損失が生じやすい（図７中斜線で塗った領域に相当する熱損失が生じる。）。そして半導体の温度が上昇すると、電流が増加することによって更に熱損失が生じる。これに対して、ループｃのように直線状である場合は、駆動回路における熱損失が生じにくい。
従って、駆動回路まで含めた装置全体の効率としては、ループｂよりもループｃの方が電力消費が少なく、効率が高いということになる。
（分割電極の変形例並びにＴ字型電極などについて）
上記説明では、走査電極及び維持電極の電極構造において、各３本のライン電極部どうしを表示領域外で相互に接続するようにしたが、表示領域内において、各３本のライン電極部どうしの間隙に、接続部をランダムに配置することによって相互に接続するようにしてもよく、その場合も同様の効果が得られる。
また、図１４（ａ）は、別の変形例にかかる分割電極構造ＰＤＰの断面図である。
上記図１２の例では、各ライン電極部は単純なレール状であったが、図１４（ａ）に示すように、このＰＤＰでは、レール状の各ライン電極部１９１ａ〜１９４ａ，１９１ｂ〜１９４ｂには副電極部が接続されている。
各副電極部は、各ライン電極部に沿って伸び、放電セル内において、各ライン電極部より放電空間側に配置され、各副電極部とライン電極部とは、ビアホールによって接続されている。
図１４（ｂ）は、上記図１４（ａ）の前面基板側の電極構造を放電空間側から見た平面図である。本図に示すように、各副電極部は、ライン電極部に沿って伸びる短冊状であるが、主放電ギャップＧ側のものは長く、外側のものほど短くなっている。なお、ビアホールは円柱状であって、ライン電極部だけでなく、ビアホール及び副電極部も誘電体層１７で覆われている。
ライン電極部、副電極部、ビアホールは、透明電極材料（ＩＴＯなどの金属酸化物）で形成してもよいが、金属で形成してもよい。
このようにライン電極部に対して、放電空間に近い側に副電極部が設けられた電極構造の場合、維持放電時には、副電極部が放電に関与し、副電極部が存在する領域に放電が広がる。
ここで、分割電極構造における放電では、一般的に主放電ギャップに近いところでの放電は励起発光を引起こしやすいが、外側に広がった放電は、励起発光を引起こしにくい傾向にある。しかし、上記のように副電極部の長さを外側で短くなるように調整しておくと、放電に関与する副電極部の長さが外側ほど絞られるので、外側における放電放電密度が上がる。よって、外側に広がった放電によっても励起発光が引起こされやすくなると考えられる。
分割電極構造以外にも、以下に示すように、放電時の特徴が分割電極と似た傾向を示すものがある。
図１５（ａ）〜（ｅ）は、凸部が形成された電極構造を持つＰＤＰにおいて、放電時に発光領域が移動する様子を示す図である
本図に示す例では、走査電極１９ａ及び維持電極１９ｂの各々に、放電セル内において互いに対向する凸部が形成されている。この凸部は、いわゆるＴ字形状であって、根元側では比較的幅狭で先端側では幅広となっている。
このような形状の凸部が形成された電極構造の場合、非分割電極と比べると無効電力を削減して発光効率を上げることができるが、図１５（ａ）〜（ｅ）に示されるように、発光領域が移動する様子は、分割電極構造にかかる図１０（ａ）〜（ｅ）と同様の傾向を示し、放電の移動は遅い。
従って、このような凸部を有する電極構造のＰＤＰに対しても、維持パルスに上記階段状波形を用いることによって、上記分割電極構造の場合と同様の効果が期待できる。
図１６に示す変形例でも、走査電極１９ａ及び維持電極１９ｂの各々に、放電セル内において互いに対向する凸部が形成され、凸部の根元側が幅狭になっている点は同様である。ただし、この例では、凸部において更に電極が伸長する方向と同方向に伸長する複数のライン状突起が互いに平行に形成されており、分割電極構造に似た構造ともなっている。
この図１６に示す電極構造のＰＤＰに対しても、維持パルスに上記階段状波形を用いることによって、上記分割電極構造の場合と同様の効果が期待できる。
（補助隔壁について）
後述する実施例６で具体的に説明するが、縦方向（隔壁１５伸長方向）に隣接するセル間距離が３００μｍ以下の場合、クロストークに起因する誤放電が発生しやすいので、隔壁１５どうしの間において、縦方向に隣り合う放電セルどうしの間を仕切る補助隔壁を設けることが好ましい。
補助隔壁の頂部幅としては、３０μｍ以上６００μｍ以下の範囲が好ましく、５０μｍ以上４５０μｍ以下の範囲がより好ましい。
補助隔壁の高さｈは、４０μｍ以上、隔壁１５の高さＨ以下とするのが好ましく、６０μｍ≦ｈ≦Ｈ−１０μｍの範囲内とするのがより好ましい。
（書き込み時への適用について）
上述した駆動波形は、維持パルスだけではなく、走査パルスや書き込みパルスにも適用可能であり、それによって、書き込み時にも、放電電流が単一ピークを形成し、放電が素早く終了するので、放電遅れが非常に短くなる。そのため、高速で書き込みを行なうことができる。
この点を更に具体的に説明すると、一般にＰＤＰにおいて、画像を表示する際に書き込み期間での書き込み放電の放電確率が低下すると、画面のチラツキや、ザラツキ等の画質の低下を引き起こすことが知られている。この書き込み放電の放電確率は、９９．９％を下回ると画面のザラツキ感が増し、９９％を下回ると画面にチラツキが生じる。
このため、書き込み放電時の書き込み不良は、少なくとも０．１％以下に抑制する必要があり、これを実現するためには、放電遅れの平均時間が書き込みパルス幅の約１／３以下でなければならない。
また、パネルの精細度がＮＴＳＣ或いはＶＧＡ程度であれば走査線数は５００本程度であるので、書き込みパルス幅は、２〜３μｓ程度で駆動が可能であるが、ＳＸＧＡ或いはフルスペックのハイビジョン等に対応するためには、走査線数が１０８０本となるので、書き込みパルス幅１〜１．３μｓ程度の高速で書き込みをしなければならない。
ここで、分割電極構造で放電発光ピークが複数発生するような場合には、通常の走査パルス波形や書き込みパルス波形を用いると高速書き込みが難しいけれども、本実施の形態で説明したような波形を用いて放電ピークを単一に形成すれば、高速書き込みも可能となる。
（その他の事項）
なお、本実施形態では、放電電流が単一ピークを形成する場合について説明したが、電極構成上、放電電流が複数ピークを形成するような場合には、変形例として、当該放電電流に複数のピークが表れる位置に合わせて、維持パルスに第２期間を複数設けてもよい。この場合も、放電電流の複数のピークに合わせて、高レベルの電圧Ｖ２が印加されるので、発光効率向上効果が期待できる。
また、実施の形態１，２では、ＡＣ面放電型のＰＤＰについて説明したが、ＡＣ対向放電型のＰＤＰにおいても、維持パルスに上述した波形を用いることができ、同様の効果を得ることができる。更に、ＤＣ型のＰＤＰにおいても、維持パルスに上述した波形を用いることによって同様の効果が期待できる。
以下、実施例１〜８において、上記実施形態にかかる具体例をあげて説明する。
〔実施例１〕
上記実施の形態２で説明した分割電極構造のＰＤＰにおいて、画素ピッチＰ＝１．０８ｍｍで、各電極幅及び電極ギャップの寸法は、主放電ギャップＧ＝８０μｍ、電極幅Ｌ１〜Ｌ３＝４０μｍ、第１電極間隔Ｓ１＝第２電極間隔Ｓ２＝７０μｍとする。
そして、駆動時において、立ち上がりが２段階で変化する維持パルスを用いる。
図１７（ａ）は、この維持パルスの波形と、当該維持パルスを印加したときに生じる放電電流の波形を示すチャートであって、２段目立ち上げ開始時点ｔ２は、放電電流が最大となる時点ｔ５より前にある。一方、図１７（ｂ）は、比較例であるが、同じＰＤＰにおいて、維持パルスとして単純な矩形波を用いた際の当該維持パルス波形と放電電流波形を示すチャートである。
図１７（ｂ）において、放電電流波形は単一ピークを形成しており、放電発光がパルス印加開始時点から１μｓ以内に終了し、且つ、放電遅れ時間が０．５μｓ〜０．７μｓと短い。これより、上記のようにライン電極部どうしのピッチや間隔を設定することによって、放電電流波形が単一ピークを形成するようにし、数μｓ程度の維持パルス幅で高速駆動が可能であることがわかる。
また、図１７（ａ）では、図１７（ｂ）と比べて、放電電流が２段階で上昇し高レベルに達しており、且つ放電開始直後の放電電流は、放電電流最大時に比べてかなり抑えられていることがわかる。従って、駆動回路からの電力の大半は放電成長時に放電セルに投入されていることが分かる。
図１８は、本実施例にかかるＶ−Ｑリサージュ図形であって、図７のループｃと同様に、偏平に歪んだ平行四辺形であることがわかる。
なお、第１期間の電圧Ｖ１を、放電開始電圧Ｖｆ−２０Ｖ以上Ｖｆ＋３０Ｖ以下の範囲でいろいろ変えると共に、パルス立ち上がり開始時点ｔ１から２段目立ち上がり開始時点ｔ２までの時間を、放電遅れ時間Ｔｄｆ−０．２μｓｅｃ以上Ｔｄｆ＋０．２μｓｅｃ以下の範囲内でいろいろ変えて、Ｖ−Ｑリサージュ図形を測定したところ、ループはこれ同様に歪んだ菱形となった。
次に、上記ＰＤＰにおいて、単純な矩形波を維持パルスに用いた場合と、本実施例の波形を維持パルスに用いた場合において、相対輝度、相対消費電力および相対発光効率を比較した。表１にその結果を示す。
【表１】
0004080869.tif 000002
表１から、本実施例の波形を用いた場合、輝度が３０％程度上昇しているにも関らず、消費電力の増加は１５％程度に抑えられ、発光効率が１３％程度向上していることがわかる。
以上のように、本実施例のＰＤＰ表示装置によれば、輝度を大幅に上昇し、なお且つ消費電力の増加を低く抑えることを可能にし、高輝度で優れた画質を実現することが可能である。
尚、本実施例では、維持パルスの立ち上がりを階段状パルスとしたが、立ち上がり及び立ち下がりの両方を階段状とした場合も同様に優れた効果が得られる。
また、放電セルの各部分の寸法は、上記の定型的なものに限定されるものではなく、０．５ｍｍ≦Ｐ≦１．４ｍｍ、６０μｍ≦Ｇ≦１４０μｍ、１０μｍ≦Ｌ１，Ｌ２，Ｌ３≦６０μｍ、３０μｍ≦Ｓ≦Ｇ（Ｓはライン電極部間隔の平均）の範囲内であれば同様の効果が得られる。
また、各ライン電極部間の間隔は均等でなくてもよく、各電極の電極ピッチを均等に配置した場合も、同様に顕著な効果が得られる。
〔実施例２〕
図１９は、本実施例にかかる駆動波形のタイミングチャートである。
本実施例において、ＰＤＰの構造は上記実施例１と同様であるが、維持パルスの波形において、実施例１と若干の違いがあり、維持パルスの立ち上がりの傾斜が２段階となっている。
図２０は、本実施例にかかるＰＤＰにおいて、放電セルの電極間電圧Ｖと放電セルに蓄積される電荷量Ｑおよび発光量Ｂを時間軸上に表したものである。図２０の電極間電圧Ｖに示されるように、本実施例では、第１期間Ｔ１の立ち上がり傾斜（電圧上昇速度）よりも第２期間Ｔ２の立ち上がりにおける傾斜が大きく設定されている。
図２０において、発光ピーク波形の頂点近傍（放電電流が最高となる時点付近）において、電圧Ｖ上昇の最大傾斜を迎え且つ電圧Ｖが最高値に達していることがわかる。
図２１は、本実施例にかかるＶ−Ｑリサージュ図形であって、ループの両側辺が偏平に歪んだ菱形に変化しており、電荷が移動し終わった放電終了電圧（Ｐ２）よりも放電開始電圧（Ｐ１）が低く、放電セルにおける電荷の移動量（△Ｑ）に対して、ループ面積がかなり抑制されていることがわかる。
上記ＰＤＰにおいて、単純な矩形波を維持パルスに用いた場合と、本実施例の波形を維持パルスに用いた場合において、相対輝度、相対消費電力および相対発光効率を比較した。表２にその結果を示す。
【表２】
0004080869.tif 000003
本実施例では、比較例と比べて、輝度が上昇しているにもかかわらず、消費電力の増加は比較的少なく、発光効率が１５％程度向上していることがわかる。
これは、本実施例のように２段階の傾斜をもった階段状波形を維持パルスに用いることによっても、輝度を大幅に上昇し、なお且つ消費電力の増加を低く抑えることを可能にし、高輝度で優れた画質のＰＤＰを実現することが可能であることを示している。
尚、本実施例では、立ち上がりに２段階の傾きを持つ階段状パルス波形を維持パルスに用いたが、立ち上がりおよび立ち下がりの両方において２段階の傾きを持つ階段状パルス波形を維持パルスに用いる場合（即ち、第２期間Ｔ２の後に、低レベル電圧Ｖ３の第３期間Ｔ３を設けて、第２期間の立ち下がり傾斜よりも第３期間の立ち下がりの傾斜を小さくする場合）も、優れた画質を実現できることは言うまでもない。
〔実施例３〕
図２２は、本実施例にかかる電極パターンの概略図である。
本実施例では、走査電極及び維持電極をそれぞれ４本のライン電極部に分割した。
放電セルの各部分の典型的な寸法は、画素ピッチＰ＝１．０８ｍｍ、主放電ギャップＧ＝８０μｍ、電極幅Ｌ１〜Ｌ４＝４０μｍ、第１電極間隔Ｓ１＝第２電極間隔Ｓ２＝第３電極間隔Ｓ３＝７０μｍである。
そして、駆動時において、実施例１と同様に立ち上がりが２段階で変化する維持パルスを用いる。
図２３（ａ）は、この維持パルスの波形と、当該維持パルスを印加したときに生じる放電電流の波形を示すチャートであって、２段目立ち上げ開始時点ｔ２は、放電電流が最大となる時点ｔ５より前にある。一方、図２３（ｂ）は、比較例であるが、同じＰＤＰにおいて、維持パルスとして単純な矩形波を用いた際の当該維持パルス波形と放電電流波形を示すチャートである。
図２３（ｂ）において、放電電流波形は単一ピークを形成しており、放電発光がパルス印加開始時点から０．９μｓ以内に終了し、且つ、放電遅れ時間が０．６μｓ程度と比較的短い。放電電流が単一ピークとなったのは、電極間隔が７０μｍ程度と狭い場合には放電プラズマが最外側電極部まで十分に広がり易く、放電が連続的に持続するためと考えられる。
これより、上記のようにライン電極部どうしのピッチや間隔を設定することによって、放電電流波形が単一ピークを形成するようにし、数μｓ程度の維持パルス幅で高速駆動が可能であることがわかる。
また、図２３（ａ）では、図２３（ｂ）と比べて、放電電流が２段階で上昇し高レベルに達しており、且つ放電開始直後の放電電流は、放電電流最大時に比べてかなり抑えられていることがわかる。従って、駆動回路からの電力の大半は放電成長時に放電セルに投入されていることが分かる。
上記ＰＤＰにおいて、単純な矩形波を維持パルスに用いた場合と、本実施例の波形を維持パルスに用いた場合において、相対輝度、相対消費電力および相対発光効率を比較した。表３にその結果を示す。
【表３】
0004080869.tif 000004
表３により、本実施例では、比較例と比べて、輝度が６５％程度上昇しているにもかかわらず、消費電力の増加は３９％程度に抑えられ、発光効率が１９％程度向上していることがわかる。
これは、本実施例のように立ち上がりが２段階の階段状波形を維持パルスに用いることによって、輝度を大幅に上昇し、なお且つ消費電力の増加を低く抑えることを可能にし、高輝度で優れた画質のＰＤＰを実現することが可能であることを示している。
尚、本実施例では、維持パルスの立ち上がりを階段状パルスとしたが、立ち上がり及び立ち下がりの両方を階段状とした場合も同様に優れた効果が得られる。
また、放電セルの各部分の寸法は、上記の定型的なものに限定されるものではなく、０．５ｍｍ≦Ｐ≦１．４ｍｍ、６０μｍ≦Ｇ≦１４０μｍ、１０μｍ≦Ｌ１，Ｌ２，Ｌ３，Ｌ４≦６０μｍ、３０μｍ≦Ｓ≦Ｇ（Ｓはライン電極部間隔の平均）の範囲内であれば同様の効果が得られる。
〔実施例４〕
図２４は、本実施例にかかる電極パターンの概略図である。
本実施例では、走査電極及び維持電極の各々において、ライン電極部どうしの間隔を、主放電ギャップから遠ざかるに従って等差級数的（電極間隔差△Ｓ）に狭くなるようにし、且つ、セル中央部において開口を大きくしている。
維持電極の外側に電界強度分布を広げ、且つ、セル中央部の開口を広げることによって、放電プラズマを維持電極の外側まで広げると共に可視光の取り出し効率を向上させている。
放電セルの各部分の典型的な寸法は、画素ピッチＰ＝１．０８ｍｍ、主放電ギャップＧ＝８０μｍ、電極幅Ｌ１，Ｌ２＝３５μｍ、Ｌ３＝４５μｍ、Ｌ４＝４５μｍ、第１電極間隔Ｓ１＝９０μｍ、第２電極間隔Ｓ２＝７０μｍ、第３電極間隔Ｓ３＝５０μｍ（電極間隔差△Ｓ＝２０μｍ）である。
そして、駆動時において、実施例１と同様に立ち上がりが２段階で変化する維持パルスを用いる。
図２５（ａ）は、この維持パルスの波形と、当該維持パルスを印加したときに生じる放電電流の波形を示すチャートであって、２段目立ち上げ開始時点ｔ２は、放電電流が最大となる時点ｔ５より前にある。一方、図２５（ｂ）は、比較例であるが、同じＰＤＰにおいて、維持パルスとして単純な矩形波を用いた際の当該維持パルス波形と放電電流波形を示すチャートである。
図２５（ｂ）において、放電電流波形は単一ピークを形成しており、放電発光がパルス印加開始時点から０．８μｓ以内に終了し、且つ、放電遅れ時間が０．６μｓ程度と比較的短い。
放電電流が単一ピークとなったのは、ライン電極部どうしの間隔を主放電ギャップから遠ざかるほど狭くすることによって、放電プラズマが最外側電極部分まで速く広がり易くなるためと考えられる。
また、図２５（ａ）では、図２５（ｂ）と比べて、放電電流が２段階で上昇し高レベルに達しており、且つ放電開始直後の放電電流が放電電流最大時の値に比べて１／３以下に抑制されていることがわかる。従って、駆動回路からの電力の大半は放電成長時に放電セルに投入されていることが分かる。
上記ＰＤＰにおいて、単純な矩形波を維持パルスに用いた場合と、本実施例の波形を維持パルスに用いた場合において、相対輝度、相対消費電力および相対発光効率を比較した。表４にその結果を示す。なお、表４には、上記実施例３についての測定結果も併記し、更に本実施例と上記実施例３についての半値幅測定値も記載してある。
【表４】
0004080869.tif 000005
表４により、本実施例では、比較例と比べて、輝度が１．７倍程度に上昇しているにもかかわらず、消費電力の増加は比較的少なく、発光効率が２０％程度向上していることがわかる。
これは、本実施例のように立ち上がりが２段階の階段状波形を維持パルスに用いることによって、輝度を大幅に上昇し、なお且つ消費電力の増加を低く抑えることを可能にし、高輝度で優れた画質のＰＤＰを実現することが可能であることを示している。
本実施例では、実施例３と比べて、放電電流ピークの半値幅が８０ｎｓ程度減少しており、駆動パルスの高速化が可能であることが分かる。
ライン電極部どうしの間隔が均等である場合と比べて、ライン電極部どうしの間隔を主放電ギャップから遠ざかるに従って減少させると、電界強度の分布をセルの外側に広げ、放電によって成長するプラズマがセルの外側へ広がり易くなるためと考えられる。
ここで、上記ＰＤＰにおいて平均電極間隔Ｓａｖｅと主放電ギャップＧとの差、並びに各電極間隔差△Ｓを、いろいろな値に変化させて、放電電流のピーク数を測定した。
図２６は、この結果を示すものであって、図中網点領域分は放電電流ピークが複数発生したことを示し、白領域は放電電流が単一ピークであったことを示す。
このグラフから、平均電極間隔Ｓａｖｅ−主放電ギャップＧが大きいほど、また各電極間隔差△Ｓが大きいほど、単一ピークを形成しやすいことがわかる。
また例えば、第１電極間隔Ｓ１を主放電ギャップＧよりも１０μｍ程度大きく設定したとしても、平均電極間隔Ｓａｖｅを主放電ギャップＧよりも狭く、且つ各電極間隔差△Ｓを１０μｍ以上に設定すれば、放電ピークは単一となることがわかる。
この場合に放電電流ピークが単一となる理由としては、第１電極間隔は主放電ギャップに隣接しているので、主放電ギャップよりも若干広くとも放電プラズマは十分に広がることや、電極間隔が等差級数的に減少しているので、放電セル内の電界強度分布の連続性が向上して、電界が最外側電極部まで広がるため、放電プラズマが最外側電極部まで十分に広がり易く、放電が連続的に持続することが考えられる。
なお、放電セルの各部分の寸法は、上記の定型的なものに限定されるものではなく、０．５ｍｍ≦Ｐ≦１．４ｍｍ、６０μｍ≦Ｇ≦１４０μｍ、１０μｍ≦Ｌ１，Ｌ２≦６０μｍ、２０μｍ≦Ｌ３≦７０μｍ、２０μｍ≦Ｌ４≦８０μｍ、５０μｍ≦Ｓ１≦１５０μｍ、４０μｍ≦Ｓ２≦１４０μｍ、３０μｍ≦Ｓ３≦１３０μｍの範囲内であれば同様の効果が得られる。
また、本実施例ではライン電極部の幅を徐々に広げたが、ライン電極部の幅は一定でも、ライン電極部どうしの電極ピッチを徐々に減少させることによって、ライン電極部どうしの電極間隔を徐々に減少させれば同様の効果が得られる。
〔実施例５〕
図２７は、本実施例にかかる電極パターンの概略図である。
本実施例では、ライン電極部どうしの間隔を主放電ギャップから遠ざかるに従って等比級数的に狭くなるように設定しており、これによって、平均電極間隔を放電ギャップ以下に押さえつつ、等価電極幅を広げている。
これによって、セル中央部の開口を広げて可視光の取り出し効率を向上させながら、最外側電極部分の電界強度を増加させて放電プラズマを維持電極の外側まで広げることが可能となる。
なお、本実施例では、走査電極群１９ａおよび維持電極群１９ｂの下層部に、酸化ルテニウム等の黒色材料を含有する黒色層を設け、当該電極群の表示面側を黒色としている。
放電セルの各部分の典型的な寸法は、画素ピッチＰ＝１．０８ｍｍ、主放電ギャップＧ＝８０μｍ、電極幅Ｌ１，Ｌ２＝３５μｍ、Ｌ３＝４５μｍ、Ｌ４＝８５μｍ、第１電極間隔Ｓ１＝９０μｍ、第２電極間隔Ｓ２＝６０μｍ、第３電極間隔Ｓ３＝４０μｍである。
そして、駆動時において、実施例１と同様に立ち上がりが２段階で変化する維持パルスを用いる。
図２８（ａ）は、この維持パルスの波形と、当該維持パルスを印加したときに生じる放電電流の波形を示すチャートであって、２段目立ち上げ開始時点ｔ２は、放電電流が最大となる時点ｔ５より前にある。一方、図２８（ｂ）は、同じＰＤＰにおいて、維持パルスとして単純な矩形波を用いた際の当該維持パルス波形と典型的な放電発光波形を示すチャートである。
放電発光波形の測定については、ＰＤＰの１セルのみを表示点灯させ、光ファイバーをアバランシェフォトダイオードを接続し１セルのみの光を取り入れ、デジタルオシロスコープを用いて駆動電圧波形と同時に観測した。発光ピーク波形は、デジタルオシロスコープ上で１０００回分の積算を行いその平均値を求めた。
図２８（ｂ）において、放電発光波形が単一ピークを示しており、放電発光がパルス印加開始時点から１．０μｓ以内に終了し、半値幅が２００ｎｓ程度と非常に急峻で、且つ、放電遅れ時間が０．５μｓ〜０．６μｓと比較的短く放電遅れのバラツキも減少した。これより、パルス幅１．２５μｓ程度での高速駆動が可能であることがわかる。
このように電極間隔を放電セルの中央から外側に向かって等比級数的に減少させることによって、放電形成遅れ並びに統計遅れが減少し、放電発光ピークの半値幅並びに放電遅れのバラツキが減少したのは、最外側電極部付近での電界強度が増加し、放電が素早く終了したためと考えられる。
更に、本実施例にかかる図２８（ａ）では、放電電流が２段階でシャープに上昇しており、駆動パルスの高速化が可能であることが分かる。また、放電開始直後の放電電流が放電電流最大時の値に比べて１／３以下に抑制されており、駆動回路からの電力の大半は放電成長時に放電セルに投入されていることが分かる。
なお、別途実験により、本実施例によれば、４本のライン電極部どうしの間隔を均等間隔にした構成のＰＤＰを駆動する場合と比べて、放電電流ピーク幅は２００ｎｓ程度減少したこともわかった。
上記ＰＤＰにおいて、単純な矩形波を維持パルスに用いた場合と、本実施例の波形を維持パルスに用いた場合において、相対輝度、相対消費電力および相対発光効率を比較した。表５にその結果を示す。
【表５】
0004080869.tif 000006
表５により、本実施例では、比較例と比べて、輝度が１．７２倍程度に上昇しているにもかかわらず、消費電力の増加は比較的少なく、発光効率が２０％程度向上していることがわかる。
これは、本実施例のように立ち上がりが２段階の階段状波形を維持パルスに用いることによって、輝度を大幅に上昇し、なお且つ消費電力の増加を低く抑えることを可能にし、高輝度で優れた画質のＰＤＰを実現することが可能であることを示している。
（黒色層による効果について）
本実施例のＰＤＰにおいて、最外電極幅における黒比率をいろいろと変化させて、明所コントラストを測定した。ここで黒比率とは、遮光面積／放電セル面積であり、２（Ｌ１＋Ｌ２＋Ｌ３＋Ｌ４）／Ｐで表される。なお、遮光面積とは、放電セルにおいて電極によって遮光される面積である。
図２９は、その結果を示すものであって、黒比率と明所コントラスト比との関係を示すグラフである。
明所コントラストは、ＰＤＰの表示面に対して垂直照度７０Ｌｘ、水平照度１５０Ｌｘ下において、白色表示時と黒色表示時の輝度比を測定することによって求めた。
従来、ＰＤＰにおいて、一般に蛍光体層や隔壁等は白色であってパネル表示面側の外光反射が大きいため、明所でのコントラスト比は２０対１〜５０対１程度であった。
これに対して、本実施例のＰＤＰにおいては、図２９に示されるように、明所コントラストが７０対１以上の非常に高い比率が得られている。
本実施例では、このように高い明所コントラストが得られ、且つ高輝度が得られるが、これは、最外電極幅を増加させると同時にセルの内側の電極幅を細くし、尚且つ電極の表示面側を黒色とすることによって、セル中央部での開口部面積を減少させることなく黒比率を増加させることができるためと考えられる。
また、図２９において、最外電極幅を増加させて黒比率を増加させれば、明所コントラストも上昇するが、明所コントラストは飽和する傾向が有る。一方、黒比率が増加すると、電極の開口率の減少による輝度低下が増し、黒比率５０％では約１割程度輝度が低下し、黒比率６０％では約２割程度輝度が低下する。従って、黒比率は、最大でも６０％程度までが望ましいと考えられる。
従来から、ＰＤＰにおいて、コントラストを向上させるために、ブラックストライプを形成する技術が用いられているが、電極形成の際にブラックストライプと維持電極とのアライメント不良によって、歩留り低下も発生していた。
これに対して本実施例のように電極に黒色層を設けると、上記のようにコントラストが改善され、且つ、ブラックストライプは使わなくてもよいので、製造プロセス簡略化される。よって、低コストで高コントラストのＰＤＰを実現することができる。
尚、何れの電極構成においても、放電電流波形並びに発光波形は、単一ピークとなった。
以上のように、表示面側を黒色とした分割電極構造の走査電極及び維持電極を用いたＰＤＰに、階段状波形の維持パルスを用いることによって、従来に比べ高輝度・高効率で、且つブラックストライプが省略されたセル構造にもかかわらず明所コントラストが非常に高く、高速駆動が可能な優れたＰＤＰを実現することができる。
尚、本実施例５においては、ライン電極部が４本である電極構造を示したが、ライン電極部が５本の電極構造としても同様の効果が得られることは言うまでもない。
また、放電セルの各部分の寸法については、上記典型的な寸法に限定されるものではなく、０．５ｍｍ≦Ｐ≦１．４ｍｍ、７０μｍ≦Ｇ≦１２０μｍ、１０μｍ≦Ｌ１，Ｌ２≦５０μｍ、２０μｍ≦Ｌ３≦６０μｍ、４０μｍ≦Ｌ４≦［０．３Ｐ−（Ｌ１＋Ｌ２＋Ｌ３）］μｍ、５０≦Ｓ１≦１５０μｍ、４０≦Ｓ２≦１４０μｍ、３０≦Ｓ３≦１３０μｍの範囲内にあれば同様の効果が得られる。
〔実施例６〕
図３０は、本実施例にかかるＰＤＰの放電セル構造を示す概略図である。電極構造については実施例５と同様であって、走査電極１９ａは４本のライン電極部１９１ａ〜１９４ａ、維持電極１９ｂも４本のライン電極部１９１ｂ〜１９４ｂで構成されており、ライン電極部どうしの間隔は主放電ギャップから遠ざかるに従って等比級数的に狭くなっている。ただし、本実施例では、縦方向に伸びる隔壁（ストライプリブ）１５間において、隣り合う放電セルどうしの間に、高さが隔壁１５以下である補助隔壁２０を設けている点が上記実施例５と異なっている。
放電セルの各部分の典型的な寸法は、画素ピッチＰ＝１．０８ｍｍ、主放電ギャップＧ＝８０μｍ、電極幅Ｌ１，Ｌ２＝３５μｍ、Ｌ３＝４５μｍ、Ｌ４＝８５μｍ、第１電極間隔Ｓ１＝９０μｍ、第２電極間隔Ｓ２＝６０μｍ、第３電極間隔Ｓ３＝４０μｍ、ショートバー線幅Ｗｓｂ＝４０μｍ、ストライプリブ高さＨ＝１１０μｍ、補助隔壁高さｈ＝６０μｍ、補助隔壁頂部幅ｗａｌｔ＝６０μｍ、補助隔壁底部幅ｗａｌｂ＝１００μｍである。
そして、駆動時において、実施例１と同様に立ち上がりが２段階で変化する維持パルスを用いる。
図３１は、この維持パルスの波形と、当該維持パルスを印加したときに生じる放電電流の波形を示すチャートであって、上記図２８（ａ）と同様の特徴を持つ。
なお、維持パルスとして、上記階段状の波形と単純な矩形波を用いる場合とを比較したところ、上記階段状の波形を用いると、輝度が１．７倍程度上昇しているにもかかわらず、消費電力の増加は比較的少なく、発光効率は２０％程度向上するという結果も得られる。
次に、本実施例のＰＤＰにおいて、隣接するセル間距離Ｉｐｇ（最も外側に位置するライン電極部１９４ａと、隣接する放電セルのライン電極部１９４ｂとの間隙）をいろいろ変化させると共に、補助隔壁についてもこれを設けるものと設けないものとを作製して駆動させ、クロストークによる誤放電の有無を測定した。
【表６】
0004080869.tif 000007
表６は、この結果を示すものであって、○印はクロストークによる誤放電が生じないこと、×印はクロストークによる誤放電が生じたことを示す。
この表から、補助隔壁が無い構成においては、セル間距離Ｉｐｇが約３００μｍ以下になると、クロストークに起因する誤放電が発生することがわかる。なお、この誤放電が生じたものは、中間調において画面のザラツキ感やチラツキが発生した。
一方、本実施例のように補助隔壁を設けることによって、セル間距離Ｉｐｇが１２０μｍ程度まで誤放電が発生せず、良好な画質が選られた。
このように補助隔壁を設けることによって誤放電が抑えられるのは、放電プラズマによって発生した荷電粒子等のプライミング粒子や真空紫外域での共鳴線が放電セル周辺部から隣接セルへ拡散するのが、補助隔壁によって抑制されるためである。
ところで、補助隔壁高さを増加させると、クロストークの抑制効果は増すが、パネルの製造過程においてパネルの封着・排気工程において、放電ガスを封入する際の前処理として、高温でパネル内を真空排気する際に、パネル内のコンダクタンスが低下するため到達真空度が低下し、Ｈ２Ｏ、ＣＯ２等の残留ガスが内部に吸着したまま放電ガスが封入される傾向となる。そして、この残留ガスは不純ガス成分となって、駆動時の動作点の変動や誤放電を発生させる主要因となる。
一方、補助隔壁高さｈは６０μｍ程度あれば、クロストトーク抑制効果は十分に得られる。従って、補助隔壁高さは、ストライプリブ高さよりも１０μｍ以上低く設定することが望ましい。
更に、補助隔壁頂部幅ｗａｌｔを変化させて検討を行ったところ、補助隔壁頂部幅ｗａｌｔを増加することによって、放電セル内での放電プラズマの発生領域を、電極構造とは独立して制限することが可能となるとがわかった。これは、パネルへの投入電力を前面板の電極構成とは独立して制御することが可能となることを意味する。
また、補助隔壁を設けない場合、クロストークを抑制するために、隣接セル間距離を１２０μｍ程度まで広げなければならないのに対して、助隔壁壁を設け、補助隔壁頂部幅ｗａｌｔ＝１８０μｍ程度まで広げることによって、セル間距離Ｉｐｇ＝６０μｍ程度まで隣接セル間隔を狭めてもクロストークが発生せず、維持電力の増加が抑制されるため、比較的効率が高く良好な画質が得られることがわかった。
以上のように、本実施例によれば、低消費電力で、クロストーク等の隣接セル間での誤放電の発生を大幅に改善し、高画質を有する優れたＰＤＰを実現することができる。
尚、放電セルの各部分の寸法については、上記典型なものに限定されるものではなく、０．５ｍｍ≦Ｐ≦１．４ｍｍ、６０μｍ≦Ｇ≦１４０μｍ、１０μｍ≦Ｌ１，Ｌ２≦６０μｍ、２０μｍ≦Ｌ３≦７０μｍ、２０μｍ≦Ｌ４≦［０．３Ｐ−（Ｌ１＋Ｌ２＋Ｌ３）］μｍ、５０μｍ≦Ｓ１≦１５０μｍ、４０μｍ≦Ｓ２≦１４０μｍ、３０μｍ≦Ｓ３≦１３０μｍ、１０μｍ≦Ｗｓｂ≦８０μｍ、５０μｍ≦ｗａｌｔ≦４５０μｍ、６０μｍ≦ｈ≦Ｈ−１０μｍの範囲内であれば同様の効果が得られる。
また、本実施例では、実施例５の電極構成に対して補助隔壁を設ける説明をしたが、実施例１〜４の電極構成に対しても同様に補助隔壁を設けることによって同様のクロストーク防止効果が得られることは言うまでもない。
〔実施例７〕
本実施例において、ＰＤＰの走査電極及び維持電極は非分割電極である。また、駆動波形は、上記図４のタイミングチャートに示すとおりであって、維持パルスとして、立ち上がりだけでなく立ち下がりも２段階で変化する波形を用いる。
図３２は、本実施例にかかるＶ−Ｑリサージュ図形であって、ループが平行四辺形から偏平に歪んだ平行四辺形となっていることがわかる。
なお、実施例１と同様に、第１期間の電圧Ｖ１を、放電開始電圧Ｖｆ−２０Ｖ以上Ｖｆ＋３０Ｖ以下の範囲でいろいろ変えると共に、パルス立ち上がり開始時点ｔ１から２段目立ち上がり開始時点ｔ２までの時間を、放電遅れ時間Ｔｄｆ−０．２μｓｅｃ以上Ｔｄｆ＋０．２μｓｅｃ以下の範囲内でいろいろ変えて、Ｖ−Ｑリサージュ図形を測定したところ、ループはこれ同様に歪んだ菱形となった。
上記ＰＤＰにおいて、単純な矩形波を維持パルスに用いた場合と、本実施例の波形を維持パルスに用いた場合において、相対輝度、相対消費電力および相対発光効率を比較した。表７にその結果を示す。
【表７】
0004080869.tif 000008
表７により、本実施例では、比較例と比べて、輝度が１．８倍程度に上昇しているにもかかわらず、消費電力の増加は１．５程度に抑えられ、発光効率が２１％程度向上している。
これは、本実施例のように立ち上がりが及び立ち下がりが２段階の階段状波形を維持パルスに用いることによって、輝度を大幅に上昇し、なお且つ消費電力の増加を低く抑えることを可能にし、高輝度で優れた画質のＰＤＰを実現することが可能であることを示している。
〔実施例８〕
本実施例のＰＤＰにおいては、走査電極及び維持電極は非分割電極である。
維持パルスの波形については、上記実施例７と同様に、立ち上がりおよび立ち下がりをそれぞれ２段階で変化させているが、細部において以下の様に設定されている。
図３３は、本実施例にかかる維持パルスの波形を摸式的に示す図である。
本実施例の維持パルスは、立ち上がりの１段目の電圧がセルの放電開始電圧Ｖｆと同等に設定され、放電電流の最高点において１段目から２段目への間の電圧変化が最大傾斜となるようにｓｉｎ関数的に変化させ、放電電流終了点で、速やかにｃｏｓ関数的に最小放電電圧Ｖｓまで低下させている。なお、ここでいう最小放電電圧Ｖｓは、単純矩形波駆動を用いたときの最小放電電圧であって、ＰＤＰの走査電極１９ａ及び維持電極１９ｂ間に印加して放電セルが点灯している状態にし、印加電圧をわずかづつ減少させて、放電セルが消灯し始めたときの印加電圧を読み取ることによって測定できる。
このように立ち下がりにおいて最小放電電圧に到るまで三角関数的に電圧を降下させる波形を用いれば、電力回収による無効電力の低減を図ることができるので、ＰＤＰ表示装置の消費電力を低減できる。また、高調波ノイズの発生が抑えられるので、電磁輻射妨害（ＥＭＩ）も抑えることができる。
図３４は、本実施例にかかるＰＤＰの駆動時において、放電セルの電極間電圧Ｖと放電セルに蓄積される電荷量Ｑ、および発光量Ｂを時間軸上に表したものである。
この図より、電圧パルスの立ち上がり部分において、放電開始電圧まで上昇した後に、放電電流が流れはじめ、その後、２段目の電圧上昇が始まっており（放電電流の上昇よりも２段目の電圧上昇の位相が遅れている。）、放電電流のピーク時付近では、電圧上昇の最大傾斜を迎えていることがわかる。これは、維持パルスの立ち上がりおよび立ち下がりをそれぞれ２段階で変化させて１段目と２段目の間の電圧変化を三角関数的に変化させることが起因していると考えられる。
また、放電による発光が行われている期間中のみ放電セルに高電圧が印加されていることがわかる。これは、放電電流の停止と共にＶｓまで電圧を低下させることが起因していると考えられる。
図３５は、本実施例にかかるＶ−Ｑリサージュ図形であって、ループが平行四辺形から偏平に歪んだ平行四辺形で、両側の辺が内側に弧を描いていることがわかる。
この図より、効果的に放電セル内のプラズマに電力が注入されていることがわかる。これより、１段目から２段目の間の電圧変化の位相を放電電流より遅らせることによって、セル内で放電が開始されてからも、さらに電源から過電圧が印加された状態となっているものと考えられる。
上記ＰＤＰにおいて、単純な矩形波を維持パルスに用いた場合と、本実施例の波形を維持パルスに用いた場合において、相対輝度、相対消費電力および相対発光効率を比較した。表８にその結果を示す。
【表８】
0004080869.tif 000009
表８により、本実施例では、比較例と比べて、輝度が２倍以上上昇しているにもかかわらず、消費電力の増加は比較的少なく、発光効率が３０％程度向上していることがわかる。
このように、本実施例によれば、従来と比べて、輝度を大幅に上昇しながら消費電力の増加を低く抑えることができるので、高輝度で優れた画質のＰＤＰを実現できることがわかる。
尚、本実施例においては、２段目の立ち上がりを三角関数的に上昇させているが、例えば、指数関数、ガウス分布関数など他の連続関数を用いても同様に実施可能であって、同様の効果が得られることは言うまでもない。
産業上の利用可能性
本発明のＰＤＰ装置並びにその駆動方法は、コンピュータやテレビ等のディスプレイ装置に有効である。
【図面の簡単な説明】
図１は、実施の形態１にかかるＰＤＰの構成を示す図である。
図２は、上記ＰＤＰの電極マトリックスを示す図である。
図３は、１フィールドの分割方法を示す図である。
図４は、ＰＤＰの各電極にパルスを印加するときのタイミングチャートである。
図５は、維持パルス波形と放電電流波形を摸式的に示す図である。
図６は、電力回収回路を併用した場合の維持パルス波形を摸式的に示す図である。
図７は、Ｖ−Ｑリサージュ図形の説明図である。
図８は、Ｖ−Ｑリサージュ図形の説明図である。
図９は、ＰＤＰを駆動する駆動回路のブロック図である。
図１０は、立ち上がりが２段階のパルスを発生するパルス重畳回路のブロック図並びに当該回路で階段状波形が形成される様子を示す図である。
図１１は、電力回収回路の原理を説明する図である。
図１２は、実施の形態２にかかる電極パターンの概略図である。
図１３は、分割電極において維持パルスを印加したときに発光領域が移動する様子を示す図である。
図１４は、一変形例にかかる分割電極構造ＰＤＰの断面図及びその電極構造を示す平面図である。
図１５は、凸部が形成された電極構造のＰＤＰにおいて、放電時に発光領域が移動する様子を示す図である
図１６は、凸部が形成された電極構造の一変形例である。
図１７は、実施例１及びその比較例にかかる維持パルスの波形と放電電流の波形を示すチャートである。
図１８は、実施例１にかかるＶ−Ｑリサージュ図形である。
図１９は、実施例２にかかる駆動波形のタイミングチャートである。
図２０は、実施例２にかかるＰＤＰにおいて、電極間電圧Ｖと放電セルに蓄積される電荷量Ｑおよび発光量Ｂを表した図である。
図２１は、実施例２にかかるＶ−Ｑリサージュ図形である。
図２２は、実施例３にかかる電極パターンの概略図である。
図２３は、実施例３及びその比較例にかかる維持パルスの波形と放電電流の波形を示すチャートである。
図２４は、実施例４にかかる電極パターンの概略図である。
図２５は、実施例４及びその比較例にかかる維持パルスの波形と放電電流の波形を示すチャートである。
図２６は、上記ＰＤＰにおいて、平均電極間隔Ｓａｖｅと主放電ギャップＧとの差及び各電極間隔差△Ｓと、放電電流のピーク数との関係を示す図である。
図２７は、実施例５にかかる電極パターンの概略図である。
図２８は、実施例５及びその比較例にかかる維持パルスの波形と放電電流の波形を示すチャートである。
図２９は、実施例５のＰＤＰにおいて、最外電極幅における黒比率と明所コントラストとの関係を示すグラフである。
図３０は、実施例６にかかるＰＤＰの放電セル構造の概略図である。
図３１は、実施例６にかかる維持パルスの波形と放電電流の波形を示すチャートである。
図３２は、実施例７にかかるＶ−Ｑリサージュ図形である。
図３３は、実施例８にかかる維持パルス波形を摸式的に示す図である。
図３４は、実施例８にかかるＰＤＰにおいて、電極間電圧Ｖと放電セルに蓄積される電荷量Ｑおよび発光量Ｂを表した図である。
図３５は、実施例８にかかるＶ−Ｑリサージュ図形である。
【図１】
0004080869.tif 000010
【図２】
0004080869.tif 000011
【図３】
0004080869.tif 000012
【図４】
0004080869.tif 000013
【図５】
0004080869.tif 000014
【図６】
0004080869.tif 000015
【図７】
0004080869.tif 000016
【図８】
0004080869.tif 000017
【図９】
0004080869.tif 000018
【図１０】
0004080869.tif 000019
【図１１】
0004080869.tif 000020
【図１２】
0004080869.tif 000021
【図１３】
0004080869.tif 000022
【図１４】
0004080869.tif 000023
【図１５】
0004080869.tif 000024
【図１６】
0004080869.tif 000025
【図１７】
0004080869.tif 000026
【図１８】
0004080869.tif 000027
【図１９】
0004080869.tif 000028
【図２０】
0004080869.tif 000029
【図２１】
0004080869.tif 000030
【図２２】
0004080869.tif 000031
【図２３】
0004080869.tif 000032
【図２４】
0004080869.tif 000033
【図２５】
0004080869.tif 000034
【図２６】
0004080869.tif 000035
【図２７】
0004080869.tif 000036
【図２８】
0004080869.tif 000037
【図２９】
0004080869.tif 000038
【図３０】
0004080869.tif 000039
【図３１】
0004080869.tif 000040
【図３２】
0004080869.tif 000041
【図３３】
0004080869.tif 000042
【図３４】
0004080869.tif 000043
【図３５】
0004080869.tif 000044