(57)【特許請求の範囲】
【請求項１】
第１導電型の半導体基板と、
該半導体基板の一方の主表面に形成した第２導電型の半導体層と、
該第２導電型の半導体層に所定間隔で配置した、前記第２導電型の半導体層の不純物濃度よりも高濃度の第２導電型の不純物層と、
前記第２導電型の半導体層および前記第２導電型の不純物層に導電接続する第１の電極と、
前記基板の他方の主表面に形成した第２の電極を備え、
前記第１導電型の半導体基板はバンドギャップが２．０ｅＶ以上の半導体材料からなり、  前記第２導電型の半導体層の不純物濃度は、前記第１導電型の半導体基板と前記第２導電型の半導体層からなるｐｎ接合を逆バイアスしたとき、該ｐｎ接合に形成される空乏層が前記第２導電型の半導体層の表面に到達して起きるパンチスルー電圧が、前記ｐｎ接合のアバランシェ電圧よりも低くなる濃度に設定したことを特徴とするサージアブソーバ。
【請求項２】
請求項１記載のサージアブソーバにおいて、前記第２導電型の不純物層は前記第２導電型の半導体層よりも浅く形成したことを特徴とするサージアブソーバ。
【請求項３】
請求項１または２記載のサージアブソーバにおいて、前記半導体基板の他方の主表面近傍は比較的高濃度の第１導電型の不純物層であることを特徴とするサージアブソーバ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、サージアブソーバに係り、特にバンドギャップエネルギーの高い半導体結晶を用いた、動作抵抗が小さくサージ耐量の大きいサージアブソーバに関する。
【０００２】
【従来の技術】
従来、電気機器を過電圧から保護するサージアブソーバとしては、Ｓｉ半導体で形成したｐｎ接合の降伏現象を利用した定電圧ダイオードが用いられている。定電圧ダイオードは、例えば、電子情報通信学会編、「電子情報通信ハンドブック」第９編半導体デバイス、第２部門ダイオードの７７４ページに詳しく記載されているように、Ｓｉ半導体で形成したｐｎ接合の２種類の降伏現象、すなわちアバランシェ降伏電圧およびツェナー降伏電圧が、広い範囲の逆電流にわたって一定値を示す現象を利用したものである。
【０００３】
図６はアバランシェ降伏を利用したエピタキシャル型定電圧ダイオードを示す図であり、図（ａ）はエピタキシャル型定電圧ダイオードの断面図、図（ｂ）はその電圧−電流特性を示す。
【０００４】
図（ａ）において１０１はエピタキシャル型定電圧ダイオード、１０２はｎ型Ｓｉ半導体基板、１０３は基板１０２に上に形成したｎ＋型層、１０４はｐ＋型エピタキシャル層、１０５はアノード電極、１０６はカソード電極、１０７はｐ＋型エピタキシャル層１０４を成長させた後の熱処理によってｐ＋型不純物をＳｉ半導体基板１０２中に拡散して形成したｐ型拡散層、１０８はｐ型層で形成したガードリング、１０９はＳｉＯ2膜である。
【０００５】
エピタキシャル型定電圧ダイオード１０１の降伏電圧は、前記ｐ型不純物をＳｉ基板１０２中に拡散して形成するｐ型拡散層１０７のｐｎ接合付近の濃度勾配と、ｎ型Ｓｉ半導体基板１０２の不純物量によって微妙な制御が可能である。なお、前記ｐ型拡散層をｐ型不純物のイオン注入とその後の熱拡散によって形成することもできる。
【０００６】
図（ｂ）はエピタキシャル型定電圧ダイオード１０１の電圧−電流特性を示す。ダイオード１０１に逆電圧を印加すると、所定電圧の降伏領域でアバランシェ降伏を起こし、逆電流が著しく増加する。定電圧ダイオードとしての性能の良否は降伏領域の電圧（Ｖｚ）と電流（Ｉｚ）の比、すなわち動作抵抗（Ｚｚ＝Ｖｚ／Ｉｚ）で判定することができ、この比が小さいほど定電圧特性がよい。また、電圧−電流特性は次式で近似できる。
【０００７】
Ｉｚ＝（Ｖｚ／Ｃ）α
ここで、Ｃは定数、αは電圧比直線指数であり、α＝１が通常の抵抗の場合であり、αが大きいほど優れている。
【０００８】
Ｓｉ半導体を用いた定電圧ダイオードではα＝１００〜５００の素子を得ることができ、さらに繰り返しの動作にも耐えることができるので電気機器の保護素子として広く使用されている。
【０００９】
しかしながら、Ｓｉを半導体材料とした定電圧ダイオードは焼結体バリスタに比してサージ耐量が著しく低い、例えば定電圧ダイオードの動作電圧は数Ｖ〜数１００Ｖ、ピークパルス電流は大きいものでも数１００Ａ程度であり、その用途は比較的小容量の電子機器に限定される。すなわち、Ｓｉを半導体材料とした定電圧ダイオードでは、ｐｎ接合の上限動作温度は通常１５０〜２００℃であり、さらにＳｉの熱容量は比較的小さい。したがって、定電圧ダイオードに許容される吸収エネルギーは焼結体バリスタ等のセラミック製のサージアブソーバに比して著しく制限されるからである。以上に述べたように、動作抵抗が低く、動作電圧の平坦性がよく、そしてサージ耐量が高く、広い電圧電流領域で使用できるサージアブソーバは存在せず、このような特性を備えたサージアブソーバの出現が望まれている。
【００１０】
このような要求に応えるものとしてワイドバンドギャップの半導体を用いたサージアブソーバが考えられる。例えば、ＳｉＣのバンドギャップエネルギーＥｇは３．２ｅＶであり、Ｓｉのバンドギャップエネルギー１．１２ｅＶの約３倍である。さらに半導体接合の上限動作温度は１０００℃、結晶の溶融温度は２３００℃であり、熱伝導率はＳｉの約３倍である。したがって、このような半導体材料を用いると、Ｓｉ半導体を用いたサージアブソーバより大きなサージ耐量が期待できる等、前記の要求に応えることのできるサージアブソーバ実現の可能性がある。
【００１１】
【発明が解決しようとする課題】
しかしながら、ワイドバンドギャップの半導体を用いてサージアブソーバを製作するにはいくつかの問題点がある。すなわち、
サージアブソーバは素子の動作開始電圧となるｐｎ接合の降伏電圧を所定値に精密に制御することが必要である。しかしワイドバンドギャップの半導体ではドーパント不純物の拡散がほとんど起こらないので前記Ｓｉ半導体の場合に適用した不純物拡散による降伏電圧の自由な制御はほとんど不可能である。
【００１２】
また、ワイドバンドギャップの半導体基板の不純物濃度は、その制御精度が低いためアバランシェ降伏電圧の精密な制御は困難である。
【００１３】
さらにサージ耐量の大きい素子を制作するには広い面積のｐｎ接合が均一に動作することが必要であるが、全面積にわたって動作の均一性を確保することが難しく、所要のサージ耐量を得ることは困難である。
【００１４】
本発明は前記問題点に鑑みてなされたもので、動作抵抗が低く、動作電圧の平坦性がよく、そしてサージ耐量が高く、広い電圧電流領域で使用できるサージアブソーバを提供するものである。
【００１５】
【課題を解決するための手段】
本発明は、上記の課題を解決するために次のような手段を採用した。
【００１６】
第１導電型の半導体基板と、該半導体基板の一方の主表面に形成した第２導電型の半導体層と、該第２導電型の半導体層に所定間隔で配置した、前記第２導電型の半導体層の不純物濃度よりも高濃度の第２導電型の不純物層と、前記第２導電型の半導体層および前記第２導電型の不純物層に導電接続する第１の電極と、前記基板の他方の主表面に形成した第２の電極を備え、前記第１導電型の半導体基板はバンドギャップが２．０ｅＶ以上の半導体材料からなり、前記第２導電型の半導体層の不純物濃度は、前記第１導電型の半導体基板と前記第２導電型の半導体層からなるｐｎ接合を逆バイアスしたとき、該ｐｎ接合に形成される空乏層が前記第２導電型の半導体層の表面に到達して起きるパンチスルー電圧が、前記ｐｎ接合のアバランシェ電圧よりも低くなる濃度に設定した。
【００１８】
また、前記サージアブソーバにおいて、
前記第２導電型の不純物層は前記第２導電型の半導体層よりも浅く形成したことを特徴とする。
【００１９】
また、前記サージアブソーバにおいて、
前記半導体基板の他方の主表面近傍は比較的高濃度の第１導電型の不純物層であることを特徴とする。
【００２０】
【発明の実施の形態】
図１は本発明の第１の実施形態にかかるサージアブソーバを示す図である。図において、１は上下に主表面を有するＳｉＣ単結晶の半導体基板、２は不純物濃度が５〜８×１０の１５乗／ｃｍ3、厚さ約２００μｍの比較的厚いｎ型層、３は不純物総量が約７×１０の１２乗／ｃｍ2、平均不純物濃度が約８×１０の１６乗／ｃｍ3のｐ型層である。半導体基板１は前記ｎ型層２およびｐ型層３からなり、これらの半導体層間にｐｎ接合３２が形成される。４はｎ型層２が露出する一方の主表面にオーム性接触した例えばＮｉ金属の電極、５はｐ型層３が露出する他方の主表面にオーム性接触した例えばＡｌ金属の電極、６は平均不純物濃度２×１０の１７乗／ｃｍ3、深さ約０．７μｍの比較的高濃度のｐ＋型層であり、ｐ＋型層６は電極５が終端する部分のｎ型層２内に主表面から設ける。またｐ＋型層６は電極５と低抵抗にオーム性接触している。
【００２１】
電極４が電極５に対して正電位となるようにｐｎ接合３２に逆電圧を印加すると、ｐｎ接合３２を起点として空乏層がｎ型層２およびｐ型層３内に拡がって逆電圧を阻止する。ｎ型層２およびｐ型層３への空乏層の拡がりは印加する逆電圧の増加とともに拡大する。ｎ型層２およびｐ型層３内の空乏層幅および平均不純物濃度をそれぞれＸｎ、ＮｎおよびＸｐ、Ｎｐとすれば、Ｘｎ・Ｎｎ＝Ｘｐ・Ｎｐの関係が保持される。
【００２２】
本実施形態ではＮｐ＞＞ＮｎであるからＸｐ＜＜Ｘｎとなる。また本実施形態ではｐ型層３の厚さがきわめて小さいので、Ｘｐはｐｎ接合の電界が絶縁破壊電界（ＳｉＣの場合は約２×１０の６乗Ｖ／ｃｍ）に達する以前にｐ型層全体に拡がって電極５側の主表面に到達する。そしてこの電圧でパンチスルー現象を起こしてｐｎ接合は降伏する。すなわち、ｐｎ接合がアバランシェ降伏を起こす前にパンチスルー降伏することになる。
【００２３】
また、本実施形態では、アバランシェ電圧が約１４００Ｖであるのに対してパンチスルー電圧は１０００Ｖである。パンチスルー電圧はｐ型層３の不純物の総量に依存する。したがって、パンチスルー電圧はイオン注入法などによるドーパント注入量を精密に調整することにより所要の値に正確に制御することができる。
【００２４】
図２は本実施形態にかかるサージアブソーバの電圧−電流特性を示す図である。図に示すように、逆電圧を順次高くしていくと電圧Ｖｚにおいてｐ型層がパンチスルーを起こし逆電流が急激に流れ始める。これに対して、ｐ型層３の不純物量の多い通常のｐｎ接合ではアバランシェ電圧ＶBでアバランシェ降伏する。
【００２５】
本実施形態にかかるサージアブソーバはＶｚ＜ＶBとなる所定の電圧Ｖｚでパンチスルー降伏が開始する。そして１００μｓの通電時間では約１０００Ａの逆電流を繰り返し印加しても正常に動作した。また、逆電流が１０００Ａにおける電極間電位差は約４０Ｖであり、電圧非直線指数αは約３５０であり、高性能のサージ吸収特性を有する。
【００２６】
なお、ｐ＋型層６はｐｎ接合３２の端部にかかる局所集中電界による降伏電圧の低下を防止するガードリングである。図では通常よく使われているガードリング構造を示したが、他の構造、例えばフィールドリミッティングリング（ＦＬＲ）、フィールドプレート（ＦＰ）、あるいはジャンクション・ターミネーション・エクステンション（ＪＴＥ）などが適用できる。
【００２７】
また、電極４および５はそれぞれｎ型層２およびｐ型層３にオーム性接触しているが、パンチスルー電圧よりも十分低い電圧で降伏するバリアの低いショットキー接触であってもよい。動作電圧や動作抵抗に大きな影響を及ぼさないからである。
【００２８】
次に、本発明の第２の実施形態を図３ないし図４を用いて説明する。図３において（ａ）は断面図、（ｂ）は平面図である。図３において、７は基板２の電極５側の主表面からｐ型層３内に設けたｐ＋型層である。ｐ＋型層７は比較的高濃度で、かつｐ型層３より浅い位置に複数個設けてある。ｐ＋型層７の平均不純物濃度および深さはそれぞれ１×１０の１７乗／ｃｍ3、および０．３μｍであり、幅および間隔をそれぞれ５０μｍに設定して分散配置する。なお、図において図１に示される部分と同一部分については同一符号を付してその説明を省略する。
【００２９】
電極４が電極５に対して正電位となるようにｐｎ接合３２に逆電圧を印加すると、ｐｎ接合３２を起点として空乏層がｎ型層２およびｐ型層３内に拡がって逆電圧を阻止する。ｎ型層２およびｐ型層３への空乏層の拡がりは印加する逆電圧の増加とともに拡大する。ｐ型層３内に拡がる空乏層は、ｐ＋型層７のない領域では前述した第１の実施形態における場合と同様に拡大し、その先端が電極５側の主表面に到達する電圧Ｖｚでパンチスルー降伏する。しかしｐ＋型層７を形成した領域では空乏層の先端がｐ＋型層７に到達した後、ｐ＋型層７内に拡がるので、前記電圧Ｖｚではパンチスルーは発生しない。すなわちパンチスルーする領域が分割されることになり、パンチスルー動作はｐｎ接合の広い面積にわたって均一に行われる。このように、ｐ＋型領域７を備えることによりｐｎ接合の面積が１０ｃｍ2以上の大口径の素子を製作することが可能になり、サージ耐量が５０００Ａ以上の素子が得られる。
【００３０】
なお、以上は前記ｐ＋型層７の深さがｐ型層３よりも浅い例を示したが、ｐ＋型層７の深さはｐ型層３と同等またはより深くても前記と同様の効果を得ることができる。また、ｐ＋型層７は、図３（ｂ）に示すようにストライプ状の平面構造をしており、各ストパイプ状のｐ＋型層７はガードリングを形成するｐ＋型層６で終端している。
【００３１】
図４は前記ｐ＋型層７の他の平面構造を示す図である。図４（ａ）はｐ＋型層７をメッシュ状に形成した例、図４（ｂ）は前記ｐ＋型層７を水玉模様に配置した例であり、いずれの平面構造であってもストライプ状に形成した例と同様な効果が得られる。なお、図において図１ないし図３に示される部分と同一部分については同一符号を付してその説明を省略する。
【００３２】
次に、本発明の第３の実施形態を図５を用いて説明する。図において、１ａはＳｉＣ単結晶の基板、２ａは比較的高不純物濃度のｎ＋型ＳｉＣ単結晶の半導体層、２ｂは前記半導体層２ａ上にエピタキシャル成長法などにより比較的低濃度に不純物をドープして形成した薄いｎ型層である。なお、図において図１に示される部分と同一部分については同一符号を付してその説明を省略する。
【００３３】
このようにエピタキシャル成長法によりｎ型層２ｂを形成すれば、基板１ａのｐｎ接合形成位置の不純物濃度を高精度に制御でき、かつ格子欠陥を少なくできるので、パンチスルー電圧の制御性および動作電圧の安定性に優れたサージアブソーバを得ることができる。
【００３４】
また、前記比較的高濃度の半導体層２ａを備えた基板１ａを使用すると、動作抵抗が低減してより高性能のサージアブソーバを得ることができる。
【００３５】
なお、以上の説明ではｎ型の半導体基板を例に説明したが、ｐ型の半導体基板においても同様に適用できることはもちろんである。
【００３６】
【発明の効果】
以上説明したように、本発明によれば、ワイドバンドギャップの半導体材料を用いるサージアブソーバにおいて、ｐｎ接合を構成するｐ型半導体層およびｎ型半導体層のうち、高濃度となる半導体層のドーパント不純物の総量を制御してパンチスルー現象の発生する逆電圧を制御し、ひいてはｐｎ接合の降伏電圧を制御するので、サージ耐量が大きく、動作開始電圧が正確なサージアブソーバを得ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態にかかるサージアブソーバを示す図である。
【図２】サージアブソーバの電圧−電流特性を示す図である。
【図３】本発明の第２の実施形態にかかるサージアブソーバを示す図である。
【図４】ｐ＋型層の他の平面構造を示す図である。
【図５】本発明の第３の実施形態にかかるサージアブソーバを示す図である。
【図６】従来の定電圧ダイオードを示す図である。
【符号の説明】
１，１ａ  半導体基板
２，２ｂ  ｎ型層
２ａ  ｎ＋型半導体層
３  ｐ型層
４，５  電極
６  ｐ＋型層
３２  ｐｎ接合
７  ｐ＋型層
【図１】
0004154074.tif 000002
【図２】
0004154074.tif 000003
【図３】
0004154074.tif 000004
【図４】
0004154074.tif 000005
【図５】
0004154074.tif 000006
【図６】
0004154074.tif 000007