(57)【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板の上方に形成された第１の絶縁性の凸部と、
一部が前記第１の絶縁性の凸部の一部と重畳するように前記半導体基板の上方に形成された第２の絶縁性の凸部と、
少なくとも一部が前記第１の絶縁性の凸部および前記第２の絶縁性の凸部と重畳して形成されたヒューズと、
少なくとも前記ヒューズ上に形成された、表面が平坦化された第１の絶縁膜と、
前記第１の絶縁膜の上方に形成された、第２の絶縁膜とを含むことを特徴とする半導体装置。
【請求項２】
前記第２の絶縁膜が、少なくとも前記第１の絶縁性の凸部および前記第２の絶縁性の凸部と前記ヒューズとの重畳部の上方に形成された開孔を有することを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１の絶縁膜と前記第２の絶縁膜との間に形成されたエッチング・ストッパ層をさらに含むことを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記エッチング・ストッパ層が、シリコン窒化膜であることを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記ヒューズが多結晶シリコン膜で形成されており、
前記第１の絶縁膜が、熱処理によりリフローされて表面が平坦化されたＢＰＳＧ膜、ＰＳＧ膜又はＢＳＧ膜であることを特徴とする請求項１に記載の半導体装置。
【請求項６】
前記ヒューズがアルミニウム膜で形成されており、
前記第１の絶縁膜が、化学的機械的研磨又はエッチバックにより表面が平坦化されたＢＰＳＧ膜、ＰＳＧ膜またはＢＳＧ膜であることを特徴とする請求項１に記載の半導体装置。
【請求項７】
前記ヒューズの長手方向と前記第２の絶縁性の凸部の長手方向は略直交することを特徴とする請求項１に記載の半導体装置。
【請求項８】
前記半導体基板と少なくとも前記第１の絶縁性の凸部および前記第２の絶縁性の凸部との間に形成された、表面が平坦化された第３の絶縁膜をさらに含むことを特徴とする請求項１に記載の半導体装置。
【請求項９】
前記第１の絶縁膜が、表面が平坦化されたシリコン酸化膜／ＳＯＧ膜／シリコン酸化膜からなる積層膜であることを特徴とする請求項１に記載の半導体装置。
【請求項１０】
前記第１の絶縁性の凸部が、シリコン酸化膜又はシリコン窒化膜であることを特徴とする請求項１に記載の半導体装置。
【請求項１１】
前記第２の絶縁性の凸部が、シリコン酸素膜又はシリコン窒化膜であることを特徴とする請求項１に記載の半導体装置。
【請求項１２】
半導体基板の上方にヒューズを有する半導体装置の製造方法であって、
前記半導体基板の上方に第１の絶縁性の凸部を形成する第１の工程と、
一部が前記第１の絶縁性の凸部の一部と重畳するように前記半導体基板の上方に第２の絶縁性の凸部を形成する第２の工程と、
少なくとも一部が前記第１の凸部および前記第２の絶縁性の凸部と重畳するようにヒューズを形成する第３の工程と、
表面が平坦化された第１の絶縁膜を少なくとも前記ヒューズ上に形成する第４の工程と、
前記第１の絶縁膜の上方に第２の絶縁膜を形成する第５の工程とを含むことを特徴とする半導体装置の製造方法。
【請求項１３】
前記第５の工程の後に、前記第２の絶縁膜の少なくとも前記第１の絶縁性の凸部および前記第２の絶縁性の凸部と前記ヒューズとの重畳部の上方に開孔を形成する第６の工程をさらに含むことを特徴とする請求項１２に記載の半導体装置の製造方法。
【請求項１４】
前記第４の工程と前記第５の工程との間に、前記第１の絶縁膜上にエッチング・ストッパ層を形成する工程をさらに含むことを特徴とする請求項１２に記載の半導体装置の製造方法。
【請求項１５】
前記ヒューズが多結晶シリコン膜で形成されており、
前記第１の絶縁膜が、熱処理によりリフローされて表面が平坦化されたＢＰＳＧ膜、ＰＳＧ膜又はＢＳＧ膜であることを特徴とする請求項１２に記載の半導体装置の製造方法。
【請求項１６】
前記ヒューズがアルミニウム膜で形成されており、
前記第１の絶縁膜が、化学的機械的研磨又は、エッチバックにより表面が平坦化されたＢＰＳＧ膜、ＰＳＧ膜又はＢＳＧ膜であることを特徴とする請求項１２に記載の半導体装置の製造方法。
【請求項１７】
前記ヒューズの長手方向と前記第２の絶縁性の凸部の長手方向が略直交するように形成することを特徴とする請求項１２に記載の半導体装置の製造方法。
【請求項１８】
前記第１の工程の前に、表面が平坦化された第３の絶縁膜を前記半導体基板上に形成する工程をさらに含むことを特徴とする請求項１２に記載の半導体装置の製造方法。
【請求項１９】
前記第６の工程の後に、前記ヒューズと前記第１の絶縁性の凸部と前記第２の絶縁性の凸部との重畳部を含む領域にレーザを照射して前記ヒューズを溶断する工程をさらに含むことを特徴とする請求項１３に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置およびその製造方法に関し、特に、製造段階で発見された不良回路を予備の冗長回路で置換するためにレーザの照射によって溶断されるヒューズを有する半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
例えば、ＤＲＡＭ（ランダム・アクセス・メモリ）の不良メモリセルを冗長回路としての予備メモリセルに置換するためのヒューズは、通常、絶縁膜に覆われている（例えば、特開平５−２３５１７０号公報）。このようなヒューズをレーザの照射によって溶断する際には、絶縁膜の上方からレーザを照射したり、ヒューズの切断効率を高めるためにフォトリソグラフィおよびエッチングにより絶縁膜をその膜厚の途中までエッチング除去したのちにレーザを照射したりしている。
【０００３】
しかしながら、絶縁膜の上方からレーザを照射してヒューズを溶断する方法では、絶縁膜の膜厚が厚すぎると、レーザの照射エネルギーを高くする必要がある結果、ヒューズのみならずその周囲のパターンも破壊する可能性や、ヒューズの下層にまで損傷を与えたりする可能性があるため、レーザの照射エネルギーのマージンも狭くなる。逆に、絶縁膜の膜厚が薄すぎると、照射されたレーザによる熱がヒューズに蓄積されずに、ヒューズを溶断することができない。
【０００４】
また、フォトリソグラフィおよびエッチングにより絶縁膜をその膜厚の途中までエッチング除去してからレーザを照射する方法では、ヒューズ上の絶縁膜がもともと幾層かの絶縁膜が重なったものであることのほかエッチング量のばらつきにより、ヒューズ上の絶縁膜の膜厚のばらつきが非常に大きくなる結果、前述した絶縁膜の上方からレーザを照射してヒューズを溶断する方法と同様の問題が生じる。さらに、この方法では、絶縁膜をその膜厚の途中まで除去する領域をあまり小さくすることができないので、溶断されるヒューズの領域が大きくなる結果、溶断の歩留りが低くなる。
【０００５】
したがって、上記２つの方法はいずれも、ヒューズを確実に溶断したり、溶断がヒューズ以外の部分に影響を与えることを防止したりすることが困難で、半導体装置を高い歩留りで製造することが困難である。
【０００６】
【発明が解決しようとする課題】
かかる問題を解決するために、従来、以下に示す方法が提案されている。
【０００７】
（特公平７―１９８４２号公報（特開昭６１−２６８０４２号公報）の半導体装置
特公平７−１９８４２号公報に開示されて半導体装置では、ヒューズの溶断すべき部分（以下、「溶断部分」と称する。）の下層に導電性の凸部を設けて、ヒューズ上に形成される絶縁膜の溶断部分の厚さをその他の部分の厚さよりも薄くしている。
【０００８】
しかしながら、この半導体装置では、導電性の凸部を設けるため、ヒューズと導電性の凸部との間に絶縁膜を形成する必要がある。また、導電性の凸部の角でヒューズと導電性の凸部とが接触しやすい。さらに、ヒューズの下地層を導電膜とすると、ヒューズを溶断したのちにヒューズが導電性の凸部を介して下地層の導電膜と導通してしまう可能性があるため、ヒューズの下地層を絶縁膜とする必要がある。
【０００９】
（２）特開平３−１９２５５号公報の半導体装置
特開平３−１９２５５号公報に開示されている半導体装置では、複数本の導電性の凸部をヒューズの溶断部分の下層に枕木状に形成している。
しかしながら、この半導体装置でも、導電性の凸部を複数本設けるため、上記した特公平７−１９８４２号公報に開示されて半導体装置と同様の問題がある。
【００１０】
（３）特開昭６４―５０３３号公報の半導体装置
特開昭６４−５０３３号公報に開示されている半導体装置では、凸部を有するフィールド絶縁膜を形成したのちに、凸部の上面に溶断部分がくるようにフィールド絶縁膜上にヒューズを形成している。
しかしながら、この半導体装置では、エッチング深さをある程度制御しながらフィールド絶縁膜をエッチングして凸部を形成する必要がある。
【００１１】
本発明の目的は、上記従来の半導体装置の問題点を解決し、高い歩留りで製造することができる、レーザの照射によって溶断されるヒューズを有する半導体装置及びその製造方法を提供することにある。
【００１２】
【課題を解決するための手段】
本発明の半導体装置は、半導体基板と、前記半導体基板の上方に形成された第１の絶縁性の凸部と、一部が前記第１の絶縁性の凸部の一部と重畳するように前記半導体基板の上方に形成された第２の絶縁性の凸部と、少なくとも一部が前記第１の絶縁性の凸部および前記第２の絶縁性の凸部と重畳して形成されたヒューズと、少なくとも前記ヒューズ上に形成された、表面が平坦化された第１の絶縁膜と、前記第１の絶縁膜の上方に形成された、第２の絶縁膜とを含む。
本発明の半導体装置の一態様においては、前記第２の絶縁膜が、少なくとも前記第１の絶縁性の凸部および前記第２の絶縁性の凸部と前記ヒューズとの重畳部の上方に形成された開孔を有する。
本発明の半導体装置の一態様においては、前記第１の絶縁膜と前記第２の絶縁膜との間に形成されたエッチング・ストッパ層をさらに含む。
本発明の半導体装置の一態様においては、前記エッチング・ストッパ層が、シリコン窒化膜である。
本発明の半導体装置の一態様においては、前記ヒューズが多結晶シリコン膜で形成されており、前記第１の絶縁膜が、熱処理によりリフローされて表面が平坦化されたＢＰＳＧ膜、ＰＳＧ膜又はＢＳＧ膜である。
本発明の半導体装置の一態様においては、前記ヒューズがアルミニウム膜で形成されており、前記第１の絶縁膜が、化学的機械的研磨又はエッチバックにより表面が平坦化されたＢＰＳＧ膜、ＰＳＧ膜またはＢＳＧ膜である。
本発明の半導体装置の一態様においては、前記ヒューズの長手方向と前記第２の絶縁性の凸部の長手方向は略直交する。
本発明の半導体装置の一態様においては、前記半導体基板と少なくとも前記第１の絶縁性の凸部および前記第２の絶縁性の凸部との間に形成された、表面が平坦化された第３の絶縁膜をさらに含む。
本発明の半導体装置の一態様においては、前記第１の絶縁膜が、表面が平坦化されたシリコン酸化膜／ＳＯＧ膜／シリコン酸化膜からなる積層膜である。
本発明の半導体装置の一態様においては、前記第１の絶縁性の凸部が、シリコン酸化膜又はシリコン窒化膜である。
本発明の半導体装置の一態様においては、前記第２の絶縁性の凸部が、シリコン酸素膜又はシリコン窒化膜である。
本発明の半導体装置の製造方法は、半導体基板の上方にヒューズを有する半導体装置の製造方法であって、前記半導体基板の上方に第１の絶縁性の凸部を形成する第１の工程と、一部が前記第１の絶縁性の凸部の一部と重畳するように前記半導体基板の上方に第２の絶縁性の凸部を形成する第２の工程と、少なくとも一部が前記第１の凸部および前記第２の絶縁性の凸部と重畳するようにヒューズを形成する第３の工程と、表面が平坦化された第１の絶縁膜を少なくとも前記ヒューズ上に形成する第４の工程と、前記第１の絶縁膜の上方に第２の絶縁膜を形成する第５の工程とを含む。
本発明の半導体装置の製造方法の一態様においては、前記第５の工程の後に、前記第２の絶縁膜の少なくとも前記第１の絶縁性の凸部および前記第２の絶縁性の凸部と前記ヒューズとの重畳部の上方に開孔を形成する第６の工程をさらに含む。
本発明の半導体装置の製造方法の一態様においては、前記第４の工程と前記第５の工程との間に、前記第１の絶縁膜上にエッチング・ストッパ層を形成する工程をさらに含む。
本発明の半導体装置の製造方法の一態様においては、前記ヒューズが多結晶シリコン膜で形成されており、前記第１の絶縁膜が、熱処理によりリフローされて表面が平坦化されたＢＰＳＧ膜、ＰＳＧ膜又はＢＳＧ膜である。
本発明の半導体装置の製造方法の一態様においては、前記ヒューズがアルミニウム膜で形成されており、前記第１の絶縁膜が、化学的機械的研磨又は、エッチバックにより表面が平坦化されたＢＰＳＧ膜、ＰＳＧ膜又はＢＳＧ膜である。
本発明の半導体装置の製造方法の一態様においては、前記ヒューズの長手方向と前記第２の絶縁性の凸部の長手方向が略直交するように形成する。
本発明の半導体装置の製造方法の一態様においては、前記第１の工程の前に、表面が平坦化された第３の絶縁膜を前記半導体基板上に形成する工程をさらに含む。
本発明の半導体装置の製造方法の一態様においては、前記第６の工程の後に、前記ヒューズと前記第１の絶縁性の凸部と前記第２の絶縁性の凸部との重畳部を含む領域にレーザを照射して前記ヒューズを溶断する工程をさらに含む。
【００６４】
【発明の実施の形態】
（第１の実施形態）
本発明の第１の実施形態による半導体記憶装置は、図１に示すように、シリコン基板１１と、シリコン基板ｌ１上に形成された、表面が平坦化された層間絶縁膜１２と、層間絶縁膜１２上の後述するヒューズ１４の溶断部分（凸部１３とヒューズ１４との重畳部）に形成された絶縁膜からなる凸部１３と、層間絶縁膜１２上および凸部１３上に凸部ｌ３と直交するように形成されたヒューズ１４と、ヒューズ１４上に形成された、表面が平坦化されたＢＰＳＧ膜１５と、ＢＰＳＧ膜１５上に形成されたシリコン窒化膜１６と、シリコン窒化膜１６上に形成された、ヒューズ１４の溶断部分およびその周辺に形成された開孔１８を有する絶縁膜１７とを含む。
【００６５】
ここで、ヒューズ１４の溶断部分でのＢＰＳＧ膜ｌ５の膜厚は２００〜３００ｎｍ程度であり、レーザ照射に適した値とされている。その結果、ヒューズ１４の溶断部分およびその周辺上において絶縁膜１７に形成された開孔１８を介したレーザ照射によりヒューズ１４を溶断することによって、レーザの照射エネルギーを小さくすることができるとともに、そのマージンを広くすることができる。
【００６６】
例えば、ヒューズ１４の溶断に必要なレーザの照射エネルギーは、ヒューズ１４の溶断部分上に形成されているすべての膜の膜厚の合計が６００ｎｍであると、０．６±０．２μＪであるのに対して、ヒューズ１４の溶断部分上に形成されているすべての膜の膜厚の合計が２００ｎｍであると、０．５±０．３μＪでよい。
【００６７】
また、ヒューズ１４の溶断部分上に形成されるＢＰＳＧ膜１５、シリコン窒化膜１６および絶縁膜１７の膜厚の合計が半導体装置の他の領域での要請から所定の値よりも大きくなり、凸部ｌ３の膜厚の調整だけではヒューズ１４の溶断部分上のすべての膜の膜厚の合計をヒューズ１４の溶断に適した値にできないときであっても、開孔１８を形成することにより、ヒューズ１４の溶断部分上のすべての膜の膜厚の合計をヒューズ１４の溶断に適した値にすることができる。
【００６８】
さらに、層間絶縁膜１２の表面が平坦化されているため、凸部１３およびヒューズ１４の表面も平坦化されるので、ヒューズ１４の上層にＢＰＳＧ膜１５を形成することと共に、ヒューズ１４の溶断部分上のすベての膜の膜厚の合計をより均一にすることができる。
【００６９】
ヒューズ１４は凸部１３と直交するように形成されているため、ヒューズ１４の溶断部分の面積を容易に小さくすることができる。
【００７０】
次に、図１に示した半導体装置の製造方法について、図２及び図３を参照して説明する。なお図１及び図２は、図３のＩ−Ｉの線に沿った断面図である。
【００７１】
図２（ａ）に示すように、ＢＰＳＧ膜などの層間絶縁膜１２がシリコン基板１１上に形成されたのち、リフロー、化学的機械的研磨（ＣＭＰ：Chemical-Mechanical Polishing ）またはエッチバックなどの方法により層間絶縁膜１２の表面が平坦化される。その後、ヒューズ１４を形成する第１の領域Ｒ１の一部を含む第２の領域Ｒ２において、絶縁性の凸部１３が層間絶縁膜１２上に形成される。
【００７２】
ここで、第２の領域Ｒ２は第１の領域Ｒ１と直交している。すなわち、絶縁性の凸部１３は、後に形成されるヒューズ１４と直交する位置に形成される。ここで、絶縁性の凸部１３は、シリコン基板１１上の他の素子の形成に用いられる膜厚が３００〜４００ｎｍ程度の絶縁膜（たとえば、シリコン酸化膜やシリコン窒化膜）を利用して形成することができ、また、その線幅は最小線幅でよい。
【００７３】
続いて、図２（ｂ）及び図３に示すように、多結晶シリコン膜やアルミニウム膜などのような膜厚が２００〜４００ｎｍ程度の導電膜が、ＣＶＤ法やスパッタ法などの方法でシリコン基板１１の全面に堆積される。その後、堆積された導電膜がフォトリソグラフィやエッチングによって加工されることにより、第１の領域Ｒ１に凸部１３と直交するヒューズ１４が形成される。なお、ヒューズ１４は凸部１３と直交する必要はなく、凸部１３を跨がるように形成されればよい。
【００７４】
続いて、図２（ｃ）に示すように、ＢＰＳＧ膜１５がＣＶＤ法によりシリコン基板１１の全面に堆積される。その後、たとえばヒューズ１４を多結晶シリコン膜で形成した場合には、９００℃で３０分程度の熱処理により、ＢＰＳＧ膜１５がリフローされる。この熱処理により、凸部１３とヒューズ１４との重畳部での厚さが２００〜３００ｎｍ程度でかつこの重畳部以外の部分の厚さが６００ｎｍ程度となるように、ＢＰＳＧ膜１５が平坦化される。
【００７５】
このとき、ＢＰＳＧ膜１５の前記重畳部以外の部分での膜厚は、ヒューズ１４以外の素子（たとえば、ＭＯＳトランジスタ）が形成される領域において層間の絶縁性が維持できる程度以上にしなければならないという制約がある。しかし、ＢＰＳＧ膜ｌ５の前記重畳部での膜厚は、ＢＰＳＧ膜ｌ５の前記重畳部以外の部分での膜厚から凸部Ｉ３の膜厚を減算したものと実質的に等しくなるため、上記制約の下で凸部１３の膜厚を調整することにより、ＢＰＳＧ膜１５の前記重畳部での膜厚をヒューズ１４の溶断に適した値に制御することができる。
【００７６】
なお、ヒューズ１４をアルミニウム膜で形成した場合には、ＢＰＳＧ膜１５をリフローさせることができる程度にまで熱処理を加えることができないため、化学的機械的研磨（ＣＭＰ）やエッチバックなどによって、ＢＰＳＧ膜１５の平坦化が行われる。
【００７７】
さらに、ＢＰＳＧ膜１５の代わりに、次のようにして、シリコン酸化膜／ＳＯＧ膜／シリコン酸化膜からなる平均化層間絶縁膜を形成してもよい。シリコン酸化膜をシリコン基板１１の全面にＣＶＤ法により形成したのち、このシリコン酸化膜上にＳＯＧ膜を回転塗布することによりＳＯＧ膜の表面を平坦化する。この平坦化したＳＯＧ膜上にシリコン酸化膜をＣＶＤ法により形成する。このようなＳＯＧ膜を疎水性のシリコン酸化膜で挟んだサンドイッチ構造の平坦化層間絶縁膜を用いるのはＳＯＧ膜は水分を含むため、腐敗しやすいヒューズ１４の上にＳＯＧ膜をじかに形成すると、ヒューズ１４がＳＯＧ膜からの水分により腐食するからである。
【００７８】
なお、ＢＰＳＧ膜１５の代わりに、ＰＳＧ膜やＢＳＧ膜などを用いてもよい。
【００７９】
続いて、図２（ｃ）に示すように、膜厚が２０ｎｍ程度のシリコン窒化膜１６がＢＰＳＧ膜１５上に堆積された後、図２（ｄ）に示すように、層間絶縁膜や表面保護膜などの絶縁膜１７がシリコン基板１１の全面に堆積される。この絶縁膜１７は、ヒューズｌ４が多層配線のどのレベルに形成されるかに応じて、単一層の場合も複数層の場合もあり得るが、いずれの場合でも、絶縁膜１７の膜厚は任意でよく、膜厚にばらつきがあってもよい。
【００８０】
続いて、凸部１３とヒューズ１４との重畳部およびその周辺において絶縁膜１７の開孔１８を形成するため、この開孔１８形成用のパターンを有するレジスト（不図示）が絶縁膜１７上に形成される。なお、このレジストは、半導体装置の電極パッド用の開孔形成用のパターンを有していてもよい。その後、このレジストをマスクとしてかつシリコン窒化膜１６をエッチング・ストッパとして絶縁膜１７をウエット・エッチングで選択的に除去することにより、図２（ｅ）及び図３に示すように、ヒューズ１４を溶断するためのレーザが照射される開孔１８が絶縁膜１７に形成される。ここで、シリコン窒化膜１６はエッチング・ストッパとして機能するものであるため、絶縁膜１７をウエット・エッチングする際のエッチング・ストッパとして機能する膜であれば、シリコン窒化膜１６以外の膜を用いてもよい。
【００８１】
以上の工程により製造された半導体装置において、その後の検査で不良回路が発見されると、開孔１８を介したレーザの照射で不良回路に対応する箇所のヒューズｌ４が溶断される。これにより、たとえばＤＲＡＭやＥＥＰＲＯＭなどの不良メモリセルが予備メモリセルに置換される。
【００８２】
（第２の実施形態）
本発明の第２の実施形態による半導体記憶装置は、図４に示すように、一部が絶縁性の凸部１３の一部上に堆積されるように層間絶縁膜１２上に形成された絶縁性の他の凸部１９を含む点、およびヒューズ１４が凸部１３および他の凸部１９を跨ぐように形成されている点で、図１に示した本発明の第１の実施形態による半導体記憶装置と異なる。なお、図４は、図５のＩ−Ｉ線に沿った断面図である。
【００８３】
これにより、本実施形態による半導体記憶装置では、ヒューズ１４と他の凸部１９と凸部１３との重複部分上に形成されるＢＰＳＧ膜１５の膜厚をヒューズ１４と凸部１３との重複部分上に形成されるＢＰＳＧ膜１５の膜厚よりも小さくすることができるので、ヒューズｌ４と他の凸部１９と凸部１３との重複部分をヒューズｌ４の溶断部分とすることにより、ヒューズ１４の溶断部分の面積をさらに小さくすることができる。
【００８４】
次に、図４に示した半導体装置の製造方法について説明する。
【００８５】
図２（ａ）に示した工程と同様の工程により、表面が平坦化された層間絶縁膜１２がシリコン基板１１上に形成されたのち、絶縁性の凸部ｌ３が層間絶縁膜１２上に形成される。その後、絶縁性の凸部１３と平行にかつ一部が凸部１３の一部上に堆積されるように、絶縁性の他の凸部１９が層間絶縁膜１２上に形成される。その後、絶縁性の凸部１３および絶縁性の他の凸部１９を跨ぐように、ヒューズ１４がパターン形成される。その後の工程は、図２（ｃ）〜図２（ｅ）に示した工程と同様である。
【００８６】
以上説明した第１および第２の実施形態による半導体装置では、絶縁膜ｌ７に開孔１８が形成されたが、絶縁膜１７の膜厚を薄くすることができる場合には、絶縁膜１７に開孔１８を形成しなくても、絶縁性の凸部１３および絶縁性の他の凸部１９の膜厚を調整することにより、ヒューズ１４上のＢＰＳＧ膜１５の膜厚を適当に制御することができる。
【００８７】
（第３の実施形態）
本発明の第３の実施形態による半導体記憶装置は、図６に示すように、シリコン基板１１と、シリコン基板１１上に形成された、表面が平坦化された層間絶縁膜１２と、層間絶縁膜１２上に形成された、凸部２４ａを有するヒューズ２４と、ヒューズ２４上に形成された、表面が平坦化されたＢＰＳＧ膜１５と、ＢＰＳＧ膜１５上に形成されたシリコン窒化膜１６と、シリコン窒化膜ｌ６上に形成された、ヒューズｌ４の凸部２４ａおよびその周辺に形成された開孔１８を有する絶縁膜１７とを含む。
【００８８】
ここで、ヒューズ２４の凸部２４ａでのＢＰＳＧ膜１５の膜厚は２００〜３００ｎｍ程度であり、レーザ照射に適した値とされている。その結果、ヒューズ２４の凸部２４ａおよびその周辺において絶縁膜１７に形成された開孔１８を介したレーザ照射によりヒューズ２４を溶断することにより、レーザの照射エネルギーを小さくすることができるとともに、そのマージンを広くすることができる。
【００８９】
次に、図６に示した半導体装置の製造方法について、図７及び図８を参照して説明する。なお、図７（ａ）〜図７（ｅ）は、図８のＩＶ−ＩＶ線に沿った断面図である。
【００９０】
図７（ａ）に示すように、ＢＰＳＧ膜などの層間絶縁膜１２がシリコン基板１１上に形成されたのち、リフロー、化学的機械的研磨（ＣＭＰ）またはエッチバックなどの方法により層間絶縁膜１２の表面が平坦化される。その後、多結晶シリコン膜またはアルミニウム膜などのような膜厚４００〜８００ｎｍ程度の導電膜２４′が、ＣＶＤ法やスパッタ法などの方法で層間絶縁膜１２上に堆債される。堆債された導電膜２４′は、フォトリソグラフィおよびエッチングによって、図８に示すようなヒューズ２４の形状にパターン加工される。
【００９１】
続いて、ヒューズ２４の形状にパターン加工された導電膜２４′が、フォトリソグラフィによってパターニングされたフォトレジスト（不図示）をマスクとして、その膜厚の途中まで異方性エッチングされる。これにより、図７（ｂ）に示すような、凸部２４ａを有するヒューズ２４が形成される。
【００９２】
続いて、図７（ｃ）に示すように、ＢＰＳＧ膜１５がＣＶＤ法によりシリコン基板１１の全面に堆積される。その後、たとえばヒューズ２４を多結晶シリコン膜で形成した場合には、９００℃で３０分程度の熱処理により、ＢＰＳＧ膜１５がリフローされる、この熱処理により、ヒューズ２４の凸部２４ａ上の厚さが２００〜３００ｎｍ程度でかつ凸部２４ａ以外の部分の厚さが６００ｎｍ程度となるように、ＢＰＳＧ膜ｌ５が平坦化される。
【００９３】
このとき、ＢＰＳＧ膜ｌ５の凸部２４ａ以外の部分での膜厚は、ヒューズ２４以外の素子（たとえば、ＭＯＳトランジスタ）が形成される領域において層間の絶縁性が維持できる程度以上にしなければならないという制約がある。しかしながら、ＢＰＳＧ膜１５の凸部２４ａ上の膜厚は、ＢＰＳＧ膜１５の凸部２４ａ以外の部分での膜厚から凸部２４ａの高さＨを減算したものと実質的に等しくなるため、上記制約の下で凸部２４ａの高さＨを調整することにより、ＢＰＳＧ膜１５の凸部２４ａ上の膜厚をヒューズ２４の溶断に適した値に制御することができる。
【００９４】
また、ヒューズ２４をアルミニウム膜で形成した場合には、ＢＰＳＧ膜１５をリフローさせることができる程度にまで熱処理を加えることができないため、化学的機械的研磨（ＣＭＰ）やエッチバックなどによって、ＢＰＳＧ膜１５の平坦化が行われる。
【００９５】
さらに、ＢＰＳＧ膜１５の代わりに、次のようにして、シリコン酸化膜／ＳＯＧ膜／シリコン酸化膜からなる平坦化層間絶縁膜を形成してもよい。シリコン酸化膜をシリコン基板１１の全面にＣＶＤ法により形成したのち、このシリコン酸化膜上にＳＯＧ膜を回転塗布することによりＳＯＧ膜の表面を平坦化する。この平坦化したＳＯＧ膜上にシリコン酸化膜をＣＶＤ法により形成する。このようなＳＯＧ膜を疎水性のシリコン酸化膜で挟んだサンドイッチ構造の平坦化眉間絶縁膜を用いるのは、ＳＯＧ膜は水分を含むため、腐敗しやすいヒューズ２４の上にＳＯＧ膜をじかに形成すると、ヒューズ１４がＳＯＧ膜からの水分により腐食するからである。
【００９６】
なお、ＢＰＳＧ膜１５の代わりに、ＰＳＧ膜やＢＳＧ膜などを用いてもよい。
【００９７】
続いて、図７（ｃ）に示すように、膜厚が２０ｎｍ程度のシリコン窒化膜１６がＢＰＳＧ膜１５上に堆積されたのち、図７（ｄ）に示すように、層間絶縁膜や表面保護膜などの絶縁膜１７がシリコン基板１１の全面に堆積される。
【００９８】
続いて、ヒューズ２４の凸部２４ａおよびその周辺において絶縁膜ｌ７の開孔１８を形成するため、この開孔１８形成用のパターンを有するレジスト（不図示）が絶縁膜１７上に形成される。その後、このレジストをマスクとしてかつシリコン窒化膜１６をエッチング・ストッパとして絶縁膜１７をウエット・エッチングで選択的に除去することにより、図７（ｅ）及び図８に示すように、ヒューズ２４を溶断するためのレーザが照射される開孔１８が絶縁膜ｌ７に形成される。
【００９９】
以上の工程により製造された半導体装置において、その後の検査で不良回路が発見されると、開孔１８を介したレーザの照射で不良回路に対応する箇所のヒューズ２４が溶断される。これにより、たとえばＤＲＡＭやＥＥＰＲＯＭなどの不良メモリセルが予備メモリセルに置換される。
【０１００】
【発明の効果】
本発明によれば、絶縁性の凸部を跨いでヒューズを形成し、このヒューズの二層に平坦化絶縁膜を形成しているので、平坦化絶縁膜の膜厚と凸部の膜厚とを調整することによって、凸部とヒューズとの重畳部のみにおいてヒューズ上の膜厚をヒューズの溶断に適した値に設定することができる。
【０１０１】
また、凸部とヒューズとの重畳部を含む領域における絶縁膜を除去する場合には、平坦化絶縁膜や絶縁膜の合計膜厚が半導体装置の他の領域での要請から所定以上に大きくなり、凸部の膜厚の調整だけでは凸部とヒューズとの重畳部でのヒューズ上の膜厚をヒューズの溶断に適した値に設定することができないときであっても、ヒューズ上の膜厚をヒューズの溶断に適した値に設定することができる。
【０１０２】
また、凸部の下地を平坦化する場合には、凸部及びヒューズの表面も平坦化されるので、ヒューズの上層に平坦化絶縁膜を形成することと相まって、凸部とヒューズとの重量部でのヒューズ上の膜厚をより均一にすることができる。
【０１０３】
また、ヒューズを形成する第１の領域と絶縁性の凸部を形成する第２の領域とを互いに直交させる場合には、レーザを照射すべき凸部とヒューズとの重畳部を容易に小さくすることができる。
【０１０４】
また、第１の凸部の一部に第２の凸部の一部を重畳させ、これら第１及び第２の凸部を跨いでヒューズを形成する場合には、第１及び第２の凸部とヒューズとの重畳部が更に小さくなって、ヒューズ上の膜厚をヒューズの溶断に適した値に設定する領域を更に小さくすることができる。
【０１０５】
本発明の半導体装置の製造方法では、ヒューズの一部のみにおいてヒューズ上の膜厚をヒューズの溶断に適した値に設定することができるので、ヒューズを確実に溶断することができ且つ溶断がヒューズ以外の部分に影響を与えることを防止することができて、半導体装置を高い歩留りで製造することができる。
【０１０６】
また、凸部とヒューズとの重畳部を含む領域における絶縁膜を除去する場合には、平坦化絶縁膜や絶縁膜の合計膜厚が半導体装置の他の領域での要請から所定以上に大きくなり、凸部の膜厚の調整だけでは凸部とヒューズとの重畳部でのヒューズ上の膜厚をヒューズの溶断に適した値に設定することができないときであっても、ヒューズ上の膜厚をヒューズの溶断に適した値に設定することができる。従って、ヒューズ上の膜厚をヒューズの溶断に適した値に設定することができる範囲が広くて、半導体装置を更に高い歩留りで製造することができる。
【０１０７】
また、凸部の下地を平坦化する場合には、凸部及びヒューズの表面も平坦化されるので、ヒューズの上層に平坦化絶縁膜を形成することと相まって、凸部とヒューズとの重畳部でのヒューズ上の膜厚をより均一にすることができる。従って、ヒューズを更に確実に溶断することができて、半導体装置を更に高い歩留りで製造することができる。
【０１０８】
また、ヒューズを形成する第１の領域と絶縁性の凸部を形成する第２の領域とを互いに直交させる場合には、レーザを照射すべき凸部とヒューズとの重畳部を容易に小さくすることができる。従って、ヒューズの確実な溶断と溶断によるヒューズ以外の部分への影響の防止とを容易に行うことができて、半導体装置を更に高い歩留りで製造することができる。
【０１０９】
また、第１の凸部の一部に第２の凸部の一部を重畳させ、これら第１及び第２の凸部を跨いでヒューズを形成する場合には、第１及び第２の凸部とヒューズとの重畳部が更に小さくなって、ヒューズ上の膜厚をヒューズの溶断に適した値に設定する領域を更に小さくすることができる。従って、ヒューズの確実な溶断と溶断によるヒューズ以外の部分への影響の防止とを更に容易に行うことができて、半導体装置を更に高い歩留りで製造することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態による半導体装置の概略断面図である。
【図２】本発明の第１の実施形態による半導体装置の製造方法を工程順に示す概略断面図である。
【図３】図１に示した半導体装置の一部の概略平面図である。
【図４】本発明の第２の実施形態による半導体装置の概略断面図である。
【図５】図４に示した半導体装置の一部の概略平面図である。
【図６】本発明の第３の実施形態による半導体装置の概略断面図である。
【図７】本発明の第３の実施形態による半導体装置の製造方法を工程順に示す概略断面図である。
【図８】図６に示した半導体装置の一部の概略平面図である。
【符号の説明】
１１  シリコン基板
１２  層間絶縁膜
１３，１９，２４ａ  凸部
１４，２４  ヒューズ
１５  ＢＰＳＧ膜
１６  シリコン窒化膜
１７  絶縁膜
１８  開孔
２４’  導電膜
【図１】
0004097303.tif 000002
【図２】
0004097303.tif 000003
【図３】
0004097303.tif 000004
【図４】
0004097303.tif 000005
【図５】
0004097303.tif 000006
【図６】
0004097303.tif 000007
【図７】
0004097303.tif 000008
【図８】
0004097303.tif 000009