(57)【特許請求の範囲】
【請求項１】
補償付きデジタル変調器であって：
入力信号を被符号化信号に変換するエンコーダ；
前記エンコーダに結合されて、前記入力信号内の所定の目標符号シーケンスを識別し、第１選択信号及び第２選択信号を含む複数の選択信号を生成する符号相関装置；
前記エンコーダおよび前記符号相関装置に結合されて、前記複数の選択信号による指示に従い前記被符号化信号の一部分を濾波して複合信号を生成する有限期間衝撃応答フィルタ；および
前記有限期間衝撃応答フィルタに結合され、前記複合信号を変調する変調器；
を備え、
前記有限期間衝撃応答フィルタは：
前記被符号化信号を受信する第１遅延素子を有する遅延線；
前記第１遅延素子の入力において前記遅延線に結合された第１回路であって：
第１スケーラ；
第２スケーラ；および
前記第１スケーラと前記第２スケーラとの間に結合され、前記第１選択信号により制御される第１選択機構；
によって構成される第１回路；
前記第１遅延素子の出力において前記遅延線に結合された第２回路であって：
第３スケーラ；
第４スケーラ；および
前記第３スケーラと前記第４スケーラとの間に結合され、前記第２選択信号により制御される第２選択機構；
によって構成される第２回路；および
前記第１回路および前記第２回路に結合された加算器であって、前記第１選択信号は、前記第１スケーラからの前記被符号化信号か、あるいは前記第２スケーラからの前記被符号化信号を前記加算器に供給するように前記第１選択機構に対して指示し、前記第２選択信号は、前記第３スケーラからの前記被符号化信号か、あるいは前記第４スケーラからの前記被符号化信号を前記加算器に供給するように前記第２選択機構に対して指示する、加算器；
を含むことを特徴とする補償付きデジタル変調器。
【請求項２】
前記有限期間衝撃応答フィルタが前記被符号化信号の一部分の振幅を調整する請求項１記載の補償付きデジタル変調器。
【請求項３】
前記有限期間衝撃応答フィルタが前記被符号化信号の一部分の位相を調整する請求項１記載の補償付きデジタル変調器。
【請求項４】
前記有限期間衝撃応答フィルタはさらに：
前記遅延線内の前記第１遅延素子の出力に結合された第２遅延素子；および
前記第２遅延素子の出力において前記遅延線に結合された第３回路であって：
第５スケーラ；
第６スケーラ；および
前記第５スケーラと前記第６スケーラとの間に結合され、前記第３選択信号により制御される第３選択機構；
によって構成される第３回路；
を含み、
前記複数の選択信号はさらに第３選択信号を含み、
前記加算器は前記第３回路にも結合されており、前記第３選択信号は、前記第５スケーラからの前記被符号化信号か、あるいは前記第６スケーラからの前記被符号化信号を前記加算器に供給するように前記第３選択機構に対して指示する、請求項１記載の補償付きデジタル変調器。
【請求項５】
複合信号を変調する方法であって：
入力信号を被符号化信号に変換する段階；
前記入力信号内の所定の目標符号シーケンスを識別し、第１選択信号及び第２選択信号を含む複数の選択信号を生成する段階；
前記複数の選択信号の指示に従って前記被符号化信号の一部分を濾波して、複合信号を生成する段階；および
前記複合信号を変調する段階；
を備え、
前記被符号化信号の一部分を濾波して、複合信号を生成する段階は：
前記第１選択信号に従って、第１の複数の係数スケーラから第１の係数スケーラを選択すること；
前記第１の係数スケーラを用いて前記被符号化信号の一部分をスケーリングして、第１の被スケーリング信号を生成すること；
前記被符号化信号の一部分を遅延すること；
前記第２選択信号に従って、第２の複数の係数スケーラから第２の係数スケーラを選択すること；
前記第２の係数スケーラを用いて前記被符号化信号の一部分をスケーリングして、第２の被スケーリング信号を生成すること；
前記第１の被スケーリング信号を前記第２の被スケーリング信号に加算して、前記複合信号を生成すること；
を含むことを特徴とする方法。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、一般にデジタル変調器に関し、さらに詳しくは、線形送信機と共に用いるデジタル変調器に関する。
【０００２】
【従来の技術および発明が解決しようとする課題】
π／４差動直角位相シフト・キーイング（π／４DPQSK:π／４ differential quadrature phase shift keying ）などのデジタル変調法は、北米デジタル通信（NADC: North American Digital Communications ）およびパーソナル・デジタル通信（PDC: Personal Digital Communications）ワイヤレス通信システムなどのために送信機内で用いられる。他のワイヤレス通信システムで用いられる代替のデジタル変調法は、６４−QAM ，１６−QAM およびQPSKなど直角振幅変調（QAM: quadrature-amplitude modulation）のその他の変形を含む。従来のπ／４DQPSK 変調器は、エンコーダ，同相および直角（I/Q: in-phase and quadrature）信号のための有限期間衝撃応答（FIR: finite-duration impulse response ）パルス整形フィルタおよび直角変調器を備える。
【０００３】
NADCもPDC も、被送信信号の帯域幅を制限し、隣接周波数チャネルとの干渉を制限するために平方根累乗コサイン（SRRC: square root raised cosine ）FIR ルス整形フィルタを用いる。残念ながら、これらのFIR パルス整形フィルタは、被送信波形上の振幅変調も伝える。この振幅変調は、ピーク対平均電力比により特徴化される。ピーク対平均電力比が高くなると、無線周波数（RF: radio frequency ）電力増幅器効率が下がる。これは、送信機内のRF電力増幅器が信号包絡線の全範囲にわたり実質的に線形でなければならないためである。携帯装置においては、RF電力増幅器は電力消費の主要な源であり、効率が下がることでバッテリの寿命に大きな影響を与える。さらに、被送信信号のピーク電力が増大するにつれて、線形増幅器の価格が増大する。
【０００４】
かくして、通信システム送信機の電力消費量と価格の両方を抑えるためにピーク対平均電力比の小さい被変調信号を生成するデジタル変調器が必要である。
【０００５】
【実施例】
補償付きデジタル変調器は、被変調信号のピーク対平均電力比を小さくして、電力増幅器効率を増大させることができる。この変調器は、隣接チャネル電力（ACP: adjacent channel power ）干渉も削減する。補償付きデジタル変調器においては、デジタル・ビット・ストリームがエンコーダに送られ、エンコーダはビット・シーケンスをI/Q デジタル・パルスに変換する。符号相関装置（symbol correlater ）は、目標の符号シーケンスがいつエンコーダに入るかに注目する。これらの目標符号シーケンスは予め決められ、被変調信号に過剰な振幅のピ−クを起こす。
【０００６】
目標符号シーケンスがあると、振幅またはフィルタ補償を用いて調整される。この補償は、各目標符号シーケンス内の１つ以上の符号についてI/Q FIR パルス整形フィルタの係数を調整することにより実行される。デジタル・ビット・ストリーム内の目標でない符号シーケンスには大きな影響を与えない。I/Q FIR パルス整形フィルタの後にI/Q デジタル・アナログ変換器（DAC: digital-to-analog converter）と再構築フィルタとが続き、これらのフィルタが共に通信システムの仕様に従ってI/Q パルスを整形する。被濾波I/Q 信号は、次に直角変調器に送られて、RF変調および増幅され、通信チャネル上に送信される。
【０００７】
目標符号シーケンスを補償すると、目標符号シーケンスがピーク対平均電力比に与える影響が小さくなる。目標符号シーケンスのピーク対平均電力比に対する影響を小さくすることにより、電力増幅器の効率が上がり、携帯通信装置のバッテリ寿命が延びる。
【０００８】
図１は、従来技術により通信システム内に実現されるπ／４DQPSK デジタル変調器のブロック・システム図である。マイクロフォン１０５からのアナログ入力信号は、音声コーダ１０６およびチャネル・エンコーダ１０７を介してデジタル領域に処理される。デジタル・ビット・ストリームは次に、π／４DQPSK エンコーダ１２０に入り、ここで２ビットの符号シーケンスが±π／４または±３π／４位相シフト・キーイングを有するI/Q デジタル・パルスに変換される。同相（I ）信号はFIR パルス整形フィルタ１６４に入り、これが着信デジタル・パルスを、PDC システムの要件であるα＝０．５を有するSRRCパルスなどのナイキスト・パルス形に整形する。直角（Q ）信号はFIR パルス整形フィルタ１６４と同一のFIR パルス整形フィルタ１６５に進む。被濾波I/Q 信号は両方とも、I/Q デジタル・アナログ変換器（DAC ）と再構築フィルタ１６８，１６９とを介してさらに処理される。次に信号は直角変調器１９０に入り、RF搬送波上に変調される。線形RF電力増幅器１９５は、被変調信号を増幅し、送受切換器１９７およびアンテナ１９９がワイヤレス通信チャネル上に被変調信号の送信を可能にする。
【０００９】
通信システムの受信機部分において、アンテナ１９９は相補通信装置から被変調信号を受信し、送受切換器１９７がその信号をRF受信機１１４，復調器１１６，チャネル・デコーダ１１７および音声コーダ１１８に送る。その後、オーディオ・スピーカ１１９が音声コーダ１１８からのベース帯域信号を再生する。
【００１０】
図２は、図１に示されるI/Q FIR パルス整形フィルタ１６４，１６５の入力における従来技術によるπ／４DQPSK デジタル変調器の位相配座を示す。図１に示されるπ／４DQPSK エンコーダ１２０の出力に関しては８個の値が許される。許容値は４５度の倍数の角度で、単位円上に存在する。
【００１１】
図３は、従来技術によるπ／４DQPSK デジタル変調器で用いる有限期間衝撃応答フィルタのブロック図である。図１に示されるI/Q FIR パルス整形フィルタ１６４，１６５は、遅延素子，スケーラおよび加算器を用いて着信信号を処理するFIR フィルタを実現する。この例では、４倍のオーバーサンプリングを行う３２タップのFIR フィルタを示す。ここで企図されるオーバーサンプリング法は、通常ゼロ・スタッフィングと呼ばれるように各入力信号の間に３つのゼロ符号を加算し、フィルタに対する入力信号を生成する。入力信号は順次に遅延素子３００１〜３０３１に供給される。未遅延信号は分岐され、係数スケーラ３５０１によりスケーリングされ、加算器３７０に送られる。第１被遅延信号は、遅延素子３００の後で分岐され、係数スケーラ３５０２を用いてスケーリングされ、これも加算器３７０に送られる。この遅延−スケーリング手順が遅延素子３００２〜３０３１および係数スケーラ３５０３〜３５３２によってさらに３０回行われる。係数スケーラ３０５２〜３５３２は、フィルタの所望のSRRC衝撃応答に対応する値を有し、これらの値はフィルタの中心に関して対称である。言い換えると、係数スケーラ３５０１内の値A １は係数スケーラ３５３２内の値H ４に等しく、係数スケーラ３５０２内の値A ２は係数スケーラ３５３１内の値H ３に等しく、係数スケーラ３５０３内の値A ３は、係数スケーラ３５３０内の値H ２に等しく、これが繰り返される。かくして、独自のフィルタ係数は１６個しかない。加算器３７０の出力信号は、入力信号のフィルタの衝撃応答との畳み込みを表す。しかし、FIR フィルタは、図４に示されるような演算集約度が低い別の方法でも実現することができる。
【００１２】
図４は、従来技術によるπ／４DQPSK デジタル変調器のブロック図である。π／４DQPSK エンコーダ４２０は、デジタル・ビット・ストリームから一度に２つの入力を取り、それを位相シフト・キーイング・ワードに変換する。π／４DQPSK においては符号の位相は、図２に示される８個の値のうち１つしか占有することができないので、３ビットのデジタル・ワードc[0]，c[1]，c[2]は符号の位相を表すことができる。８個の３ビット位相ワードは、３ｘ８シフト・レジスタ４６１に収集される。シフト・レジスタの８つのカラムが用いられて４倍オーバーサンプリングを行う３２タップFIR フィルタが実現される。図３に示されるような実際の３２タップFIR フィルタを用いてデジタル・ワードを遅延，スケーリングおよび加算する代わりに、３２位置を有する読み取り専用メモリ（ROM: read-only memory ）ルックアップ・テーブル４６３，I/Q 演算論理ユニット（ALU: arithmetic logic unit）および累算器４６６，４６７がFIR フィルタの機能を模倣する。
【００１３】
シフト・レジスタ４６１からの８個のワードのそれぞれがROM ルックアップ・テーブル４６３に入ると、３２の値のうちの１つがテーブルから検索される。３２個の値のそれぞれはπ／４DQPSK 符号化されたI/Q 信号に１６個の独自のFIR ィルタ係数のうちの１つを乗算したものの、２つの可能性のあるゼロ以外の強度のうち１つを表す。π／４DQPSK 符号化信号の強度は、図２に示されるように０．７０７または１のどちらかである。ゼロにはどんな値を乗算してもゼロであるので、ROM ルックアップ・テーブル４６３は、０．７０７または１にフィルタ衝撃応答関数の可能な計数値のそれぞれを乗算した積を含むだけでよい。
【００１４】
各値がROM ルックアップ・テーブル４６３を出ると、同相ALU および累算器４６６または直角ALU および累算器４６７のいずれかに送られる。これらはFIR フィルタ内の加算機能を実行する。ALU および累算器の出力は、I/Q DAC および再構築フィルタ４６８，４６９に送られる。デジタル領域処理のために、ALU および累算器の出力は再構築フィルタの平滑化動作の利点を受ける。DAC および再構築フィルタ４６８，４６９の出力は、直角変調器４９０に進み、ここで信号はRF搬送波上に変調される。前述のように、被変調信号内のAM成分が高いピーク対平均値比を生み、電力増幅器効率を強制的に下げる。
【００１５】
図５は、通信装置内に実現される好適な実施例による振幅補償付きデジタル変調器のブロック・システム図である。ここで図示される通信装置５００は無線電話であるが、テレビジョン，変調器−復調器（モデム），ページャなど他の通信装置も補償付きデジタル変調器を実現することができる。振幅補償付きデジタル変調器は、ある所定の目標符号シーケンス内の符号の強度を増減してピーク対平均値比を小さくする。本実施例においては、エンコーダはπ／４DQPSK エンコーダであり、補償は３符号の目標符号シーケンスの中心符号の強度を０．８だけスケーリングして、被変調信号のピーク対平均電力比を小さくすることにより実行される。スケーラは、０．８の利得を有する全帯域通過フィルタとすることができる。もちろん、この実施例で示されるものを他のエンコーダおよび他の補償法で代用することもできる。
【００１６】
マイクロフォン５０５はアナログ・オーディオ信号を受信し、音声コーダ５０６とチャネル・エンコーダ５０７がこのオーディオ信号をデジタル領域に変換する。このデジタルビット・ストリームは、シリアルであろうとパラレルであろうと、π／４DQPSK エンコーダ５２０に入り、このエンコーダ５２０が一度に２ビットを、それぞれ８つの可能な位相値のうち１つを有するI/Q 位相シフト・キーイング・ワードに変換する。好ましくは論理ゲートを用いて実現される符号相関装置５３０は、被変調波形のAM包絡線内に過剰な振幅ピークを起こす符号シーケンスを求めて入力信号を検証する。符号相関装置は、エンコーダ５２０に送付された信号も、目標符号シーケンスに関して符号化された信号も検証することができることに注目されたい。目標符号シーケンスは、計算またはシミュレーションまたは他の方法を用いて選択された振幅ピーク閾値を超えることを判定することができる。目標符号シーケンスの最小長さは１符号であり、目標符号シーケンスの長さに上限はない。しかし、目標符号シーケンスの長さが長くなると、符号相関装置の実現にはより多くのハードウェアが必要になる。この例では、目標符号シーケンスは３符号長と選定される。
【００１７】
所定の目標符号シーケンスが検出されると、符号相関装置５３０は、選択制御線５３５を用いて、符号シーケンス内の少なくとも１つの符号の振幅スケーリングを、スイッチ５３３，５３６を用いる増幅器５３４，５３７を通じて指示する。この実施例においては、目標３符号シーケンスの第２符号の強度は増幅器５３４，５３７を全帯域通過フィルタとして用いて元の大きさの０．８に下げる。用途により他のスケーリング値を用いてもよい。たとえば、モデム用途においては、小さい符号をスケール・アップすることができる。他の例においては、ノイズのない通信システムを用いると、０．５以下の符号のスケーリングを行うことができる。被変調信号の振幅はπ／４DQPSK 変調においてデータ情報をもたないので、符号の振幅をスケーリングしても情報が失われない。所定の目標符号シーケンスが検出されない場合は、I/Q 位相シフト・キーイング・ワードがFIR パルス整形フィルタ５６４，６４６をそのまま通過する。
【００１８】
次に、補償された符号と未補償の符号との混合から導かれる複合I/Q 信号がDAC および再構築フィルタ５６８，５６９を通過し、直角変調器５９０に行ってRF変調を受ける。被変調信号はRF電力増幅器５９５を用いて増幅され、送受切換器５９７およびアンテナ５９９を用いて通信チャネルを介して送信される。増幅器５３４，５３７により行われ符号相関装置５３０により制御される振幅補償により、直角変調器５９０の出力において被変調信号のピーク対平均電力比が小さくなる。かくして、RF電力増幅器効率が大きくなり、RF電力増幅器の価格が下がる。
【００１９】
通信装置５００の受信機部分は図１に示される受信機部分と同様のものである。アンテナ５９９が相補通信装置から被変調信号を受信し、送受切換器５９７が信号をRF受信機５１４，復調器５１６，チャネル・デコーダ５１７，音声コーダ５１８およびオーディオ・スピーカ５１９に送る。
【００２０】
図６は、図５に示されるI/Q FIR パルス整形フィルタ５６４，５６５の入力において好適な実施例による振幅補償を行うπ／４DQPSK デジタル変調器の位相配座を示す。単位円６１０上の８つの許容値は、図２に図示される値とまったく同じである。単位円６１０上の値は、図５に示されるFIR パルス整形フィルタ５６４，５６５に送られる未補償信号を表す。一方で、図５に示される増幅器５３４，５３７からの振幅補償された信号は、増幅器のスケーリング値に対応する０．８の半径を有する円６２０上に存在する。
【００２１】
図７は、通信装置内に実現される好適な実施例によるフィルタ補償付きデジタル変調器のブロック・システム図である。ここでも通信装置７００は無線電話であるが、テレビジョン，モデム，ページャなどでもよい。図５に示されるように目標符号シーケンス内の１つ以上の符号に対して振幅補償を行う代わりに、フィルタ補償付きデジタル変調器は、目標符号シーケンス内の１つ以上の符号を濾波して、被変調信号のピーク対平均電力比を小さくする。この例では、エンコーダはπ／４DQPSK エンコーダであり、補償は３符号の目標符号シーケンス内の中心符号を低域濾波することにより行われる。もちろん、この例で示されるものを他のエンコーダおよび他の濾波法に置き換えることができる。
【００２２】
音声コーダ７０６とチャネル・エンコーダ７０７がマイクロフォン７０５からのアナログ・オーディオ信号をデジタル信号に変換する。このデジタル信号は、シリアルにあるいはパラレルにπ／４DQPSK エンコーダ７２０に送られる。π／４DQPSK エンコーダ７２０は、入力ビット・ストリームから一度に２ビットを取り、これを、前述のエンコーダと同様の位相シフト・キーイングを有するパルス・ストリームに変換する。好ましくは論理ゲートを用いて実現される符号相関装置７３０が、エンコーダ７２０に対する入力あるいは被符号化信号である１つ以上の２ビット着信デジタル・ワードを分析して、目標符号シーケンスを認識する。目標符号シーケンスは、被変調波形のAM包絡線内に過剰な振幅ピークを生成するものと予め定められたシーケンスを表す。この例では、符号相関装置は被変調信号内のピーク対平均電力比に貢献する特定の３符号目標符号シーケンスを捜す。
【００２３】
選択制御線７３５を通る相関装置７２０の出力は、スイッチ７３３，７３６を制御する。相関器７３０が所定の目標符号シーケンスを検出すると、スイッチはエンコーダ７２０の出力をI/Q 低域通過補償フィルタ（LPF ）７３４，７３７に接続する。目標符号シーケンス内の１つ以上の符号を補償濾波することにより、位相シフト・キーイング信号のピーク値が下がり、これによって被変調RF波形のピーク値も下がる。目標符号の位相は振幅と同様に歪みがあることに注目されたい。また、目標符号シーケンス内の他の符号は補償濾波により影響を受けることがある。もちろん、補償フィルタの帯域幅，極および利得は、各用途に合わせることができる。相関器７３０が目標符号シーケンスを検出しない場合は、エンコーダ７２０の出力は、LPF ７３４，７４７と同じ遅延を有するI/Q 遅延素子７３８，７３９を単純に通過して、I/Q FIR パルス整形フィルタ７６４，７６５への入力において信号を同期させる。
【００２４】
次に、補償された符号と未補償の符号との混合から導かれる複合I/Q 信号がDAC および再構築フィルタ７６８，７６９を通過し、直角変調器７９０，RF電力増幅器７９５，送受切換器７９７およびアンテナ７９９に進んで、通信チャネルを介して送信される。低域通過補償フィルタ７３４，７４７により行われ符号相関装置７３０により制御されるフィルタ補償により、直角変調器７９０の出力において被変調信号のピーク対平均電力比が小さくなる。かくして、RF電力増幅器効率が大きくなり、RF電力増幅器の価格が下がる。
【００２５】
通信装置７００の受信機部分は図１に示される受信機部分と同様のものである。アンテナ７９９が相補通信装置から被変調信号を受信し、送受切換器７９７が信号をRF受信機７１４，復調器７１６，チャネル・デコーダ７１７，音声コーダ７１８およびオーディオ・スピーカ７１９に送る。
【００２６】
図８は、図７に示されるI/Q FIR パルス整形フィルタ７６４，７６４への入力における好適な実施例によるフィルタ補償付きπ／４DQPSK デジタル変調器の位相配座を示す。この位相配座は、フィルタ補償により起こる位相と振幅の多少の歪みを示す。図２に示される８つの許容（未補償）値の周囲で単位円８１０上に中心をもつ多数の許容値が存在する。図７に示されるI/Q 補償フィルタ７３４，７３７は、過剰な位相または振幅の歪みを避けるよう選定されるので、誤差ベクトル強度（EVM: error vector magnitude ）と呼ばれる理想的な未補償値からの偏差はシステム仕様を超えることはない。
【００２７】
図９は、好適な実施例による補償付きπ／４DQPSK デジタル変調器内で用いられる有限期間衝撃応答フィルタのブロック図を示す。単独の同相FIR フィルタが、図５に示されるスイッチ５３３，補償増幅器５３４およびFIR パルス整形フィルタ５６４の切り換え振幅補償およびパルス整形機能を実行することができる。直角FIR フィルタは、スイッチ５３６，補償フィルタ５３７およびFIR パルス整形フィルタ５６５の切り換え振幅補償およびパルス整形機能を実行することができる。あるいは、１つの同相FIR フィルタが、図７に示されるスイッチ７３３，補償フィルタ７３４，遅延素子７３８およびFIR パルス整形フィルタ７６４の切り換え補償フィルタおよびパルス整形機能を実行することができ、直角FIR フィルタがスイッチ７３６，補償フィルタ７３７，遅延素子７３９およびFIR パルス整形フィルタ７６５の切り換え補償フィルタおよびパルス整形機能を実行することができる。この例は、スイッチ，補償装置（振幅補償の場合もフィルタ補償の場合も）およびFIR パルス整形フィルタを介して、未補償信号経路および被補償信号経路に関して４倍のオーバーサンプリングを行う３２タップFIR フィルタを示す。
【００２８】
入力信号が順次に遅延素子９００１〜９０３１に供給される。未遅延信号は分岐され、回路９３０１内に向けられ、加算器９７０に送られる。第１被遅延信号は遅延素子９００１の後で分岐され、回路９３０２内に向けられ、これも加算器９７０に送られる。この遅延およびスケーリング手順が遅延素子９００２〜９０３１と回路９３０３〜９３３２を介してさらに３０回起こり、加算器９７０の出力に複合信号を生成する。
【００２９】
各回路９３０１〜９３３２は、少なくとも２つの係数スケーラと、制御バス９９０により制御される選択機構とを備える。例として回路９３０１をあげると、第１係数スケーラ９５０１は図３に示される値A １と同様の未補償フィルタ係数を表す値A １１を備える。回路９３０１も第２係数スケーラ９６０１を備え、これは被補償フィルタ係数（振幅補償またはフィルタ補償のいずれか）を表す値A ２を備える。制御バス９９０により制御される二極スイッチなどの選択機構９４０１は、スケーリングされたどの値が加算器９７０に送られるかを指示する。加算器９７０の出力は、補償と未補償の両方のフィルタ係数を含む複合信号である。
【００３０】
選択機構９４０１が２つのスケーリングされた信号のうち１つを選択するために１対の係数スケーラ９５０１，９６０１の出力に示されるが、代替法として選択機構を１対の係数スケーラの入力まで移動させ、どの係数スケーラが遅延線から入力を受信するかを判定することもできる。このとき、両スケーラの出力は加算器９７０に送られる。あるいは、別の代替法として、１対の係数スケーラの入力にあるスイッチと１対の係数スケーラの出力にあるスイッチの２つのスイッチを用いることもある。回路９３０１を種々の他の方法で実現して、遅延線信号によりスケーリングされた未補償または補償されたフィルタ係数を加算器９７０に提供することができる。また、ゼロ・スタッフィングを用いて４倍オーバーサンプリングを実行し、４個ずつの回路集合９３０１〜９３０４，９３０５〜９３０８，．．．，９３２５〜９３２８，９３２９〜９３３２内の４つの選択機構９４０１〜９４０４，９４０５〜９４０８，．．．，９４２５〜９４２８，９４２９〜９４３２の各集合を共に制御することもできる。
【００３１】
係数スケーラ９５０１〜９５３２は、フィルタの所望の未補償衝撃応答に対応する値を有する。係数スケーラ９６０１〜９６３２はフィルタの所望の補償衝撃応答に対応する値を有する。制御バス９９０上の３２の制御信号は、別々に各選択機構９４０１〜９４３２を制御するので、各ビットはフィルタ内を伝播すると未補償係数スケーラ９５０１〜９５３２か、あるいは未補償係数スケーラ９６０１〜９６３２に一貫して接続される。このフィルタは、２つの従来のFIR フィルタ（１つは未補償、１つは補償）を時間的に挟み込む方法を示す。しかし、この時間的挟み込みが行われるFIR フィルタは、図１０に示される、より演算集約度の低い別の方法で実現することができる。
【００３２】
図１０は、好適な実施例による補償付きπ／４DQPSK デジタル変調器１０００のブロック図である。π／４DQPSK エンコーダ１０２０は、一度に１つの入力ビットを取り、それを３ビットc[0],c[1],c[2]を有する位相シフト・キーイング・ワードに変換する。このワードは、図６または図８に示される８つの角度のうちの１つを定義する。入力ビット・ストリームはシリアルでもパラレルでもよい。符号相関装置１０３０は、所定の目標符号シーケンスに関して着信ビットを検査する。目標符号シーケンスがあると、符号相関装置１０３０からの出力ビットs[0]がその状態を変化させ、特定の符号が補償されるべきことを示す。補償は振幅補償でもフィルタ補償でもよい。８個の３ビット位相ワードは３ｘ９シフト・レジスタ１０６１内に収集され、８個の補償ビットが１x ８シフト・レジスタ１０３１内に収集される。シフト・レジスタ内の８つのカラムを用いて、４倍オーバーサンプリングを行う３２タップFIR フィルタを構築する。演算集約的である、図９に示される実際のFIR フィルタを用いてデジタル・ワードの遅延，スケーリングおよび加算を行う代わりに、６４位置を含むROM ルックアップ・テーブル１０６３と、I/Q 演算論理ユニット（ALU ）および累算器１０６６，１０６７とがFIR フィルタの機能を模倣する。
【００３３】
シフト・レジスタからの８個のワードのそれぞれがROM ルックアップ・テーブル１０６３に入ると、テーブルから６４個の値のうち１つが検索される。３２個の位置は図４に示されるルックアップ・テーブル４６３内の３２個の位置と同じであるが、追加の３２個の位置は、２つの可能な非ゼロの位相強度に補償付きパルス整形を行う１６個の追加の係数を乗算した値のそれぞれを表す。各スケーリング項がROM ルックアップ・テーブル１０６３を出ると、同相ALU および累算器１０６６または直角ALU および累算器１０６７のいずれか一方に送られ、そこでFIR フィルタの加算機能が実行される。ALU と累算器１０６６，１０６７の出力はI/Q DAC および反偽信号フィルタ（anti-aliasing filter）１０６８，１０６９に送られる。次にこの信号は、直角変調器１０９０に送られ、RF搬送波上に変調される。直角変調器１０９０の出力は、被変調信号内のAM成分が小さくなっており、そのためにピーク対平均値比が下がり、電力増幅器効率が上がる。さらに、LPF 補償により、一般的にACP が下がるが、振幅補償では必ずしもACP は下がらない。
【００３４】
好適な実施例による補償の実現に最小限の追加のハードウェアしか必要とされないことに注目されたい。信号のEVM は、一般に補償により大きくなるが、振幅補償は、EVM に対してLPF 補償より悪い影響を与える。しかし、ROM ルックアップ・テーブル１０６３に関して補償係数を賢明に選択すると、システムのEVM がシステム仕様を超えないようにすることができる。
【００３５】
またデジタル変調器を拡張して、多重レベルの補償を実現することもできる。たとえば、図９に図示される各回路９３０１〜９３３２に追加の係数スケーラを足して、Ｎ極スイッチが制御バス９９０の指示に従って、未補償係数スケーラ，補償−１係数スケーラ，補償−２係数スケーラ，．．．，補償−Ｎ係数スケーラの出力の間で選択することもできる。
【００３６】
かくして補償付きデジタル変調器は、従来のデジタル変調器の利点を保持して、なおかつ送信機の寸法と電力消費とを抑え、隣接チャネル電力特性を改善することができる。補償付きデジタル変調器の特定の構成部品と機能とが上記に説明されたが、本発明の精神と範囲内で当業者はこれより少ないあるいは追加の機能を採用することができる。本発明は添付の請求項によってのみ制限されるべきものである。
【図面の簡単な説明】
【図１】通信システム内に実現される従来技術のπ／４DQPSK デジタル変調器のブロック・システム図である。
【図２】  I/Q FIR パルス整形フィルタの入力における従来技術のπ／４DQPSK デジタル変調器の位相配座を示す。
【図３】従来技術のπ／４DQPSK デジタル変調器に用いる有限期間衝撃応答フィルタのブロック図である。
【図４】従来技術のπ／４DQPSK デジタル変調器のブロック図である。
【図５】通信装置内に実現される好適な実施例による振幅補償付きデジタル変調器のブロック・システム図である。
【図６】  I/Q FIR パルス整形フィルタの入力における好適な実施例による振幅補償付きπ／４DQPSK デジタル変調器の位相配座を示す。
【図７】通信装置内に実現される好適な実施例によるフィルタ補償付きデジタル変調器のブロック・システム図である。
【図８】  I/Q FIR パルス整形フィルタの入力における好適な実施例によるフィルタ補償付きπ／４DQPSK デジタル変調器の位相配座を示す。
【図９】好適な実施例による補償付きπ／４DQPSK デジタル変調器で用いる有限期間衝撃応答フィルタのブロック図である。
【図１０】好適な実施例による補償付きπ／４DQPSK デジタル変調器のブロック図である。
【符号の説明】
７００  通信装置
７０５  マイクロフォン
７０６，７１８  音声コーダ
７０７  チャネル・エンコーダ
７１４  RF受信機
７１６  復調器
７１７  チャネル・デコーダ
７１９  スピーカ
７２０  π／４DQPSK エンコーダ
７３０  符号相関装置
７３３，７３６  スイッチ
７３４，７３７  補償フィルタ
７３５  選択制御線
７３８，７３９  遅延素子
７６４，７６５  I/Q パルス整形フィルタ
７６８，７６９  DAC および再構築フィルタ
７９０  直角変調器
７９５  RF電力増幅器
７９７  送受切換器
７９９  アンテナ
【図１】
0004097746.tif 000002
【図２】
0004097746.tif 000003
【図３】
0004097746.tif 000004
【図４】
0004097746.tif 000005
【図５】
0004097746.tif 000006
【図６】
0004097746.tif 000007
【図７】
0004097746.tif 000008
【図８】
0004097746.tif 000009
【図９】
0004097746.tif 000010
【図１０】
0004097746.tif 000011