(57)【特許請求の範囲】
【請求項１】
ピクセル・セルとこのピクセル・セルに結合され、前記ピクセル・セルに生成される電荷の値を検出するピクセル回路とを具備したイメージングデバイスの各ピクセル・セルからのピクセル出力値を較正する方法であって、
ａ）所定のピクセル回路入力電圧を前記各ピクセル・セルに印加し、印加された前記ピクセル回路入力電圧に対応するピクセル出力値を前記ピクセル回路から得、前記ピクセル回路入力電圧と前記ピクセル出力値との間の非線形関係を表わす応答関数を決定するステップと、
ｂ）前記イメージングデバイスを第１の照射量で照射し、照射量に対応するピクセル出力値を前記ピクセル回路から得、前記各ピクセル・セルのセル間のピクセル出力値の不均一性を表わすスケールパラメータを決定するステップと、
ｃ）前記応答関数と前記スケールパラメータとに基づいて、前記各ピクセル・セルの非線形応答とセル間差異とを示す変換関数を決定するステップと、
ｄ）前記イメージングデバイスを第２の照射量で照射し、前記ピクセル回路から得られたピクセル出力値に対して前記変換関数を適用することにより、所望の関係を有するようにピクセル出力値を較正するステップとを備え、
前記変換関数の適用は、前記各ピクセル・セルに対して決定された変換関数を格納して定義されたデータ構造に、前記ピクセル出力値をエントリとしてアクセスすることにより行なわれることを特徴とする方法。
【請求項２】
前記ステップａ）は、
前記ピクセル回路入力電圧と前記ピクセル出力値との関係がパラメータ化された関係を提供するように前記ピクセル回路入力電圧を対応する前記ピクセル出力値の関数としてセットすることを特徴とする請求項１に記載の方法。
【請求項３】
前記ピクセル回路入力電圧は、前記ピクセル・セルによって生成された電荷を収容する電荷収容手段のリセット電圧の値を含むことを特徴とする請求項１又は２に記載の方法。
【請求項４】
前記ステップｂ）は、
前記ピクセル出力値を記録することを含むことを特徴とする請求項１に記載の方法。
【請求項５】
前記ステップａ）は前記ステップｂ）の前に行なわれ、前記スケールパラメータの決定は、前記ピクセル出力値を前記応答関数に入力することにより行なわれることを特徴とする請求項１に記載の方法。
【請求項６】
前記応答関数は多項式からなり、前記データ構造は、各エントリ毎に前記多項式の１または複数の係数と前記各ピクセル・セルに対する前記スケールパラメータとを有してなることを特徴とする請求項１乃至５のいずれかに記載の方法。
【請求項７】
前記データ構造は、前記イメージングデバイスによってイメージの取込みが行なわれる前に決定されることを特徴とする請求項１乃至６のいずれかに記載の方法。
【請求項８】
前記データ構造を用いて前記各ピクセル・セルのピクセル出力値を変換し、較正されたピクセル出力値を決定することを特徴とする請求項１乃至７のいずれかに記載の方法。
【請求項９】
前記所望の関係は、較正されたピクセル出力値が対応するピクセル・セルに照射された累積ヒット数又は累積光量と直線的な関係であることを特徴とする請求項１乃至８のいずれかに記載の方法。
【請求項１０】
ピクセル・セルの動作に影響する１または複数の因子の変化に応じて、前記データ構造に格納されているデータ値を更新することを特徴とする請求項１乃至９のいずれかに記載の方法。
【請求項１１】
前記因子が、温度変化、信号積分時間又は露光時間を含むことを特徴とする請求項１０に記載の方法。
【請求項１２】
ピクセル・セルとこのピクセル・セルに結合され、前記ピクセル・セルに照射される照射量に応じた電荷を蓄積するピクセル回路とからなり、デジタルイメージを生成するためのピクセル値を発生させる前記ピクセル・セルのアレイを持つイメージングデバイスを含むイメージングシステムであって、
ａ）複数の入力電圧値を前記各ピクセル・セルに印加し、印加された前記入力電圧値に対応するピクセル値を前記ピクセル回路から得、前記入力電圧値と前記ピクセル値との間の非線形関係を表わす応答関数を決定する手段と、
ｂ）前記イメージングデバイスを第１の照射量で照射し、照射量に対応するピクセル値を前記ピクセル回路から得、前記各ピクセル・セルのセル間のピクセル値の不均一性を表わすスケールパラメータを決定する手段と、
ｃ）前記応答関数と前記スケールパラメータとに基づいて、前記各ピクセル・セルの非線形応答とセル間差異とを示す変換関数を決定する手段と、
ｄ）前記各ピクセル・セル毎のエントリ部を備え、前記変換関数を格納したデータ構造と、
ｅ）前記イメージングデバイスを第２の照射量で照射し、前記各ピクセル・セルに対応するピクセル回路から得たピクセル値を前記エントリ部に入力し、前記変換関数を適用することにより、前記第２の照射量との関係が所望の関係を有するような補正されたピクセル値を算出する手段と、
を具備することを特徴とするシステム。
【請求項１３】
前記各ピクセル・セルから得られるアナログ出力値をデジタル化して出力するアナログ・デジタル変換手段を更に含むことを特徴とする請求項１２に記載のシステム。
【請求項１４】
前記ピクセル・セルについての最大デジタルスケールを定義するため、前記ピクセル・セルに照射された所定の最大照射量に対する前記ピクセル・セルからの最大出力値を計算する手段を含むことを特徴とする請求項１３に記載のシステム。
【請求項１５】
前記各ピクセル・セルに対する前記スケールパラメータは、前記イメージングデバイスに照射された一連の異なる照射量に応じて前記各ピクセル・セルから出力されるそれぞれの出力値を示していることを特徴とする請求項１３又は１４に記載のシステム。
【請求項１６】
前記応答関数は多項式からなり、前記データ構造は、各エントリ毎に前記多項式の１または複数の係数と前記各ピクセル・セルに対する前記スケールパラメータとを有してなることを特徴とする請求項１５に記載のシステム。
【請求項１７】
前記ピクセル・セルに生成された電荷を収容する電荷収容手段を含み、前記電荷収容手段がＦＥＴ又はキャパシタにより構成されていることを特徴とする請求項１２乃至１６のいずれかに記載のシステム。
【発明の詳細な説明】
本発明は半導体イメージングデバイスの出力を較正し補正するシステムと方法に関する。
通常、種々のデバイスについて、真のパラメーター値を、デバイスの出力の関数として定義できる比例係数を決定するのに較正技術が用いられる。たとえば、デバイスからのエネルギー出力のスペクトルを例にとると、まず、カロリメーターと分光器が較正される。典型的には、較正は、デバイスを既知の条件下で動作させ、たとえば、既知量のエネルギーをカロリメーターに投射して、この入力条件の関数として出力を決定する。その後の較正作業の過程では、較正関数の逆数がとられ、この逆数較正関数を用いることによって、デバイスからの出力が、入射エネルギーを算出するのに用いられる。
今日まで最も広く用いられてきたと考えられる半導体ピクセル装置は、電荷結合デバイス（CCD）技術にもとづくものであった。CCDデバイスでは、アナログ出力信号はディジタル化され、映像を形成するように処理される。日本特許JP07/236093ならびにJP07/236094は、CCDデバイスのピクセルに入射する光を表す値を導出するのにピクセル出力に補正係数を適用するCCDシステムについて述べている。JP07/236093では、周辺検出器暗電流に補正が施されている。与えられた映像抽出時間に対して、検出器暗電流に原因するピクセルあたり電荷が蓄えられ、この電荷は、光入射時にピクセルに入射する光に対して補正値を与えるようにピクセル出力に補正値としてて使われる。JP07/236094では、実際のイメージングセンサーとは別に基準映像センサーが入射光量に対する電荷量を入射光量に変換するための値を蓄えるのに用いられており、この「補正」値が、電荷量を実際のイメージングデバイスに入射する光を表すものとして換算するために実際のイメージングセンサーの出力に適用される。
高エネルギー放射（たとえば、X線、ガンマ線、ベータ線、アルファ線など）のイメージングを行うためのイメージングデバイス、システムは、本申請の受託者の所有になるWO-A-95/33332において開示されている。そのようなイメージングデバイスでは、各ピクセル検出デバイス位置（ピクセル・セル）での多数の引き続いて起こる放射の衝突（ヒット）を許す構造となっており、それが、半導体基板中で個々の電荷パルスに変換される。各ピクセル検出デバイス位置での電荷パルスは、それぞれのピクセル回路上に蓄積される。数十、数百あるいは数千の放射衝突に対応できる蓄積電荷は、次に、出力され、ディジタル化され、理想的には、対応するピクセル位置についての個々の放射衝突の蓄積数に等価であるべき映像ピクセル値を作り出すはずである。
各イメージングデバイスは数万あるいは数十万のピクセルからなっている。各ピクセルは、それ自身の電荷結合キャパシタンスならびに保護部を有しており、それらはすべて、現在、あるいは、将来出てくるであろうプロセス技術（たとえば、ASIC技術）の程度に依存はするが、ほぼ同じものである。さらに、各ピクセルからの出力は、理想的には、ピクセルに入射するある期間内に蓄積される放射の総量に線形に比例すべきものであるが、実際には、その関係は非線形的である。この非線形性の程度は、そのようなデバイスの出力の品質に制約を与える。これらの制約は、なにか基準になるべきセンサーとの比較で取り除き得るものではない。なぜなら、基準とすべきセンサーそれ自身もまたそれに付随する特性とパラメーターを持っているのが一般的であるからである。
そこで、従来技術の制約を緩和するための方法とシステムを提供するのが本発明の目的である。
本発明の第１の側面に従って、イメージングデバイスの各ピクセルからの出力値を較正する方法が提供せられ、その方法は以下の事項を含む：
a）各ピクセル・セルに対する変換関数を決定し、前記変換関数は各ピクセル・セルの非線形応答ならびに/あるいは各ピクセル間の差違を表すものであり、そして応答関数とスケールパラメータの組合せで構成され下記のことを含んでいる：
i）各ピクセル・セルに対するその応答関数を、あらかじめ定義したピクセル入力値に対するピクセル出力値の非線形関係を表すものとして決定すること、と
ii）各ピクセル・セルについてそのスケールパラメ-タを、印加された入力放射強度に対応する、それらのそれぞれのピクセル・セルについてのそれぞれのピクセル出力値の間の不均一性を代表するもの、として決定すること、及び
b）各ピクセル・セルごとに決定された前記変換関数のための記入部（エントリー）を持ち、前記ピクセル・セルへの放射に対して所望の関係を持つ補正値を計算するための、前記ピクセルの出力から導出される値に対して、前記ピクセル・セルについて決定された前記変換関数を適用するべくアクセスできるところのデータ構造（たとえばテーブル）を定義するもの。
前記ステップ（a）（i）は、好ましくは、各ピクセル・セルに対して、ピクセル入力値とそれに対応するピクセル出力値の間のパラメーター化された関係を提供するために、ピクセル入力値を対応するピクセル出力値の関数としてフィッティングすることを含んでいる。
応答関数は好ましくは、ピクセル・セルに対するピクセル入力値を外部的に変化させ、ピクセル出力値を記録することによって決定される。外部的に変化させるピクセル入力値は、ピクセル・セル電荷収容手段（チャージ・ストアリング・ミーンズ）、たとえば、FETおよび/またはキャパシターの電圧値であってもよい。
好ましくは、また、ステップ（a）（ii）が、ピクセル・セルにピクセル入力信号を供給し、各ピクセル・セルの出力を記録することを含んでいる。ピクセル入力信号は外部ソースからのある量の放射であってよい。
好ましくは、また、この放射量に対するピクセル・セルからの出力ピクセル値がピクセル・セルに対するスケールパラメーターを決定する。
好ましくは、また、ステップ（a）（i）は、ステップ（a）（ii）の前に行われ、また、スケールパラメーターは、この放射量に対するピクセルからの出力ピクセル値を応答関数に入力することによって導出される。
上記のテーブルは、好ましくは、各記入部ごとに、応答関数のフィッティングパラメーターと各ピクセル・セルに対するスケールパラメーターを持っている。
他の変形された一実施例では、ステップ（a）は、イメージングデバイスに投射される一連の異なる量の放射に対応する各ピクセル出力値を表す変換関数を各ピクセル・セル毎に決定することを含む。一連の異なる量の放射は、決められた強度の放射源に対して、イメージングデバイスを一連の異なる露出時間のもとにさらすか、イメージングデバイスを、ある一定時間、一連の異なる強度でさらすかのいずれかによって得られる。何れの場合にも、各ピクセル・セルに対して、ピクセル入力値が対応するピクセル出力値の関数としてフィットされ、それによって、ピクセル入力値と対応するピクセル出力値との間のパラメーター化された関係が得られる。ここで、テーブル中には、その記入部ごとに、各ピクセル・セルに対する変換関数のフィッティングパラメーターが記入される。
好ましくは、テーブルの数値は映像取り込みに先だって決定されている。このテーブルは映像取り込み中か映像ディスプレー前に、それらのピクセル・セルについての変換出力を得るのに各ピクセル・セルごとにピクセル出力値を変換するのに使われる。
本発明の好ましい一実施例では、変換出力値は、対応するピクセル・セル上に投射される蓄積放射衝突数、あるいは、光のある期間の総量に直線的に関係する。しかし、もし必要ならば、それ以外の関係を発生することもできる。
本方法はまた、ピクセル・セルの動作に影響する諸因子、たとえば、温度変動がある場合や、信号積分時間、露出時間などに変化がある場合、テーブルを新しい値に更新することを含むことも可能である。
本発明のいま一つの側面によれば、ディジタル映像を生成するためのピクセル出力値を発生するピクセル・セルのアレーを持つイメージングデバイスを含むイメージングシステムが提供される、前記のシステムは、
各ピクセル・セルごとに、各ピクセル・セルの非線形応答ならびに/あるいは各ピクセル間の差違を表す変換関数を決定するためのもので、そして応答関数とスケールパラメータの組合せで構成され、前記ピクセル・セルの対応関数は予め定めたピクセル回路入力値に対するピクセル出力値の非直線関係を代表する物であり、そして前記各ピクセル・セルについてのスケールパラメータは与えられた入力放射の強度に対応するそれぞれのピクセル・セル出力値の間の不均一性を代表する物である、ところのものである、手段、
前記ピクセル・セルに対して決定された前記変換関数についての各ピクセル・セルごとの記入部を含むデーター構造、
各ピクセル・セルからの出力から導出される値から、１つのディジタル映像に対する補正ピクセル値を、前記データー構造の記入部ににある前記ピクセル・セルについての前記変換関数を用いて、前記補正されたピクセル値を算出し、前記補正されたピクセル値出力が、前記ピクセル・セル上に入射した放射に対して所望の関係をもつよう計算する手段、を含む。
本発明の一実施例においては、各ピクセル・セルごとに一対のパラメーターが記入された記入部を持つマップ（テーブル）が生成され、各記入部は入射する放射に対するピクセル出力の非線形応答についてのそのピクセルの補正に関して必要なすべてのパラメーター含んでいる。その結果、各ピクセルに割り当てられたグレーあるいは、カラースケール値を、そのピクセルに蓄積された放射の総数に直接、線形に比例させることができる。
従来技術による半導体放射イメージングシステムの大抵のものは単一放射衝突計数法に基づいていることに注意しなければならない。換言すれば、１個の放射が検出器に入射すると、それは読み出され、しきい電荷量と比較される。もし観測された電荷量がしきい値（通常、電子的ノイズや散乱入射放射を除去するため）よりも大きければ、その衝突は受け付けられる。このような動作モードにおいては、ピクセル間の非均一性や各ピクセルの非線形応答は、捕集された電荷がしきい値より大きい限り、問題とはならない。
本発明は、特に、WO-A-95/33332に述べられているような複数衝突電荷蓄積へ適用できる。このようなデバイスは、ピクセル・セルに入射する放射を蓄積できるという利点を持っており、その結果、単一衝突計数法が実行できないとき、実際上有用な程度の放射ならどのよう放射でも扱うことができる。高強度の場合への適用には、通常のX線ラジオグラフィー、マンモグラフィー、X線実時間イメージングなどが含まれる。
較正マップは各イメージごとに生成することもできるし、ピクセルデバイスならびにその環境が大きく変わらない場合には、もっとその頻度を下げてもよい（たとえば、日に一度とか月に一度）。較正マップは好ましくは、アナログディジタル変換器（ADC）での変換の後、たとえば、ADCカード上か、あるいは、イメージング処理とディスプレーに使われているコンピューター中にしまわれる。
本発明の実施例は添付の図を参照して例によって以下に述べられる。図には、以下のものがある。
図１は、イメージングシステムの模式的ブロック図、
図１Ａは、FETの模式的表示図、
図２は、図１のイメージングシステムのイメージング素子に対するピクセル回路の１例の模式的回路図、
図３は、図１のイメージングシステムのイメージングアレーの１部分の模式的表示図、
図４は、ピクセル回路に対する読み出し段の模式的表示図、
図５は、ゲート電圧の時間に関する降下の模式的表示図、
図６は、ピクセル出力電圧とADCカウントの間の関係の１例の模式的表示図、
図７は、マッピングパラメーターに対するテーブルの模式的表示図、
図８は、２次方程式、
をそれぞれ表している。
図１は、WO-A-95/33332に述べられているようなイメージングデバイスを含むイメージングシステムの１例の模式的表示図である。図に示されているように、イメージングシステムは、放射１４にさらされる被写体１２を撮像するために用いられる。放射は、たとえば、X線放射で、被写体は、たとえば、人体の一部であってもよい。
イメージングデバイスは、複数のピクセル・セル１８を含む能動ピクセル半導体イメージングデバイス（ASID）１６を含んでなる。イメージングデバイスは、X線、ガンマ線、ベータ線、アルファ線などのような高エネルギーの入射放射線を直接、検出し、そのピクセル・セル上か隣接するランダムアクセス可能なダイナミックピクセル回路を用いて、各ピクセル・セルごとに、入射放射を表す値を蓄積する。
ASIDは、ピクセル検出器１９と能動回路２０を含むピクセル・セルを含んでなる単一の半導体基板（たとえば、シリコン）として構成されている。あるいは、ASIDは２枚の基板上に構成され、一枚はピクセル検出器１９を、他の一枚は能動ピクセル回路２０のアレーを、それぞれ含み、それらの基板は互いに、たとえば、バンプボンディング技術などによって機構的に連結されている。
各ピクセル・セル１８は、実効的には、検出領域（すなわち、ピクセル検出器１９）を決めているバイアス電圧を印加する電極（図示されていない）によって基板上に定義されている。能動ピクセル回路２０は電子構造物（たとえば、トランジスター、キャパシター、など）で形で各ピクセル・セル18上か、あるいは、それに付随する第２の基板上の対応する位置に定義することができ、たとえば、光子または放射の荷電粒子入がピクセル・セル１９の半導体検出領域に入射するとき生成される電荷をその位置に蓄積する。能動ピクセル回路２０とピクセル検出器１９は数十ミクロンのオーダーのサイズ（たとえば、１０−５０μm）であり得る。能動ピクセル回路の１例を図２を参照しながら以下に説明する。
ピクセル検出器１９は検出領域を含んで形成される。その検出領域は、ピクセル・セル１８で、半導体基板１６に１個の光子が光吸収されるとき電荷が生じ、あるいは、電荷を持つ放射がピクセル・セル１８で、半導体基板１６の検出領域をイオン化するとき、半導体基板検出領域からピクセル・セル１８の能動ピクセル回路２０に向かって１つの電気パルスが流れるという領域である。そこで、電気パルスに付随するある値が、直接、電荷の値としてか、または、それに等価な電圧あるいは電流値として、引き続く到来放射から生成される新しい電荷が連続的に加算されるように蓄積される。蓄積デバイスとして考えられるものの例には、集積化したキャパシターとか集積化したトランジスターのゲートなどがある。能動ピクセル回路２０における電荷の蓄積過程は、個々のピクセル・セルから実効的にはランダムアクセスのやり方で各ピクセル・セルのアドレスを指定して行う情報読み出し過程をスタートさせる制御信号が制御電子回路２４から出力されるまで続く。読み出しは多くの検出ピクセル・セルについて個別に絶えず行われるので、蓄積電荷値の読み出し期間中も、電荷の蓄積は続く。読み出し後に、電荷蓄積回路要素を放電させるために、ピクセル回路を選択的にリセットすることは可能であり、そのときだけ、ごく短時間ピクセルは不活性化される（実際的には、後で示すようにデッドタイムはない）。したがって、リセット期間だけが個々のピクセルの不活性期間である。
図１Ａはピクセル回路電荷蓄積要素の１例の電荷蓄積の原理を示している。この例では、電界効果トランジスターが半導体基板上に形成されている。特に、n+ドープ領域４および６がソースおよびドレインそれぞれについてＰ形シリコン基板１中に形成されている。ソース３とドレイン５が酸化層２中に形成されており、ゲート電極７が酸化層２上に形成されている。電荷は電界効果トランジスター（MOSFET）の電極７上に、FETのゲートキャパシタンスによって蓄積される。電荷がFETのゲート上に蓄積されるので、FETの反転層８（FET動作に必要な少数電子キャリアーを含む層）中の電子密度を減少させる。蓄積可能な最大電荷は反転層中の電子密度に依存する。したがって、電荷蓄積が、CCDの場合のようにバルク・シリコンから入ってくる暗電流によって影響されることはない。これは、いかなる空乏体積中にも電荷の蓄積が起こらないからである。電荷蓄積容量は、FETの全ゲート面積（これは、ピクセル回路面積にほぼ近づけることができる）、酸化層厚（これは、数nmから数十nm程度の薄さま薄くすることができる）および、FETのダイナミックレンジ（これは、最大ゲート電圧を決める）などだけで決まるものである。これは、ピクセル回路電荷蓄積要素のほんの１例であって、電荷は、それに対応するピクセル回路中で実行できるどのような適切な電荷蓄積手段中にでも蓄積できるものであることに注意しなければならない。
ピクセルのピッチは１０μm程度まで小さくすることができ、それによって優れた位置分解能としたがってまた優れたイメージ分解能が得られる。
図２は、カスコード接続した増幅器として構成された電界効果トランジスター（FET）を用いたイメージングデバイスの１例中の１個のピクセルのための能動ピクセル回路２０の好ましい例を示している。VBIAS ４０は、ピクセル・セルのピクセル検出器１９を形成している検出領域にまたがって入力されるバイアス電圧である。ピクセル検出器１９はダイオード符号D 11で示してある。ピクセル回路中では、SIGOUT ４２はアナログ信号出力、VANA ４４はアナログパワーサプライ入力である。RES-R-1はリセット入力でありENA-R-1はピクセル回路に対するイネーブル入力である。RES-R-1 ４６とENA-R-1 ４８の両入力が低いときには、トランジスターM11A ５０のゲート中に電荷が蓄積される。
ゲートキャパシタンスは、ほぼ、入力ノードのキャパシタンス（全キャパシタンス）を形成しており、したがって、電荷収容能力を可能な限り大きくしている。この回路中では、入力ノードキャパシタンスはほぼ全てが電荷蓄積トランジスターM11A ５０から生じている。35μm×35μmのピクセル回路に対して、M11A ５０のキャパシタンスは２pFはあり、そしてピクセル・セルにFETゲート電圧のダイナミックレンジは少なくとも２ボルトはとれる。この値は約電子25,000,000個分の収容キャパシティーに対応しており、これは同じサイズの１個のCCDのキャパシティーの100倍より大きい値である。上の例で出てきたFETキャパシタンスの２pFは、ピクセル・セルの入力ノードキャパシタンスのほぼ全てを形成していることに注意しなければならない。上の35μm×35μmのピクセルの例では、ピクセル回路中の検出器と他の要素と対応するピクセル検出器の全寄生キャパシタンスは数fF（フェムトファラッド）から数十 fFの範囲にある。電荷蓄積デバイスのキャパシタンスは可能な限り大きくされていなければならず、いかなる場合にも、各ピクセル・セル中の寄生キャパシタンスよりも大幅に大きくなければならない。上の例では、ピクセル回路中で電荷蓄積デバイスとして働くFETのキャパシタンスは、ピクセル検出器と対応するピクセル回路を含むピクセル・セルの全キャパシタンスの90％以上である。その結果、捕集されたほぼ全ての電荷が、検出器やそれ以外のピクセル回路要素の間で分配せられるよりも電荷収容FET中に蓄積されることになる。
この回路は、電荷蓄積キャパシタンスが各ピクセルについて大部分の入力ノードキャパシタンスを負担しているピクセル電荷格納デバイス（FETゲートあるいはキャパシター）を用いることによって可能な限り大きくしているのであるが、そのような回路のほんの１例を示したものであるというこに注意してほしい。
ピクセル・セルを読み出すためには、ENA-R-1をハイ状態として、トランジスターM11A ５２を通してM11A ５０からSIGOUT ４２に電流を流すようにする。ピクセル回路はRES-R-1をハイ状態とすることによってリセットされが、このときRES-R-1がほんの数マイクロ秒間ハイ状態となっていた後で、トランジスターM11A ５０のゲートから蓄積電荷はすべて除去される。RES-R-1 ４６がローレベルとなった直後に、トランジスターM11A ５０のゲートでの電荷蓄積のスタートが可能である。リセットパルスがリセット入力RES-R-1 ４６に供給されない限り、イネーブル入力ENA-R-1がハイとなったときの読み出し動作が電荷を破壊することはなく、それは単に蓄積電荷に比例した電流の流出を起こすだけである。このことはリセットなしの多重読み出しを可能とするものである。
図３は、図１の制御電子回路２４の１つの可能な構成および制御電子回路２４のピクセル・セル１８の能動回路２０のm×nマトリックスに対する関係の模式的表示である。図示を容易にするために、図３では、９個のピクセル・セルのアレーが示されており、図１で経路２２を形成している数本の信号線だけが示されている。通常、イメージングデバイスは図３で示されているよりもはるかに多数のピクセル・セルを含むものであることに注意してほしい。行選択ロジック６０が行の読み出し（ENA ７４）と行のリセット（RES ７６）を制御し、列ロジック６２が、クロック信号７９に応じて各ピクセル回路２０から蓄積電荷の値の読み出しをイネーブル（COL-SEL）とする。
制御電子回路２４は行選択ロジック６０、列アドレスロジック回路６２、電源回路７０、アナログ・ディジタル変換器（ADC）５６、および信号処理回路５８を含んでいる。好ましくは、これら電子制御回路の全てでないとしても、それらのあるものは、基板１６上で、ピクセル・セル１８のアレーによって形成されているイメージアレーの周辺部に配設される。
電源回路７０は線路５４を経てピクセル・セル１８上の各能動回路２０用のパワーを供給し、ピクセル・セルを定義する電極用に線路（図示せず）を経てバイアス電圧を供給するよ付加的に構成することができる。行選択線６４および行リセット線６６は、それぞれ、ピクセル回路の行ごとに、ピクセル回路イネーブル入力ENA-R-1 ４８ならびにリセット入力RES-R-1 46に接続される。また、行選択ロジック６０の中で示されているものは次々の行を走査するための行イネーブル信号７４と行リセット信号７６である。リセットパルス７６は行イネーブルパルス７４に続いており、読み出しの後、能動回路のリセットがなされるようになっていることがわかる。
列選択ロジック６２は実効的に列線路６８を通して信号出力を選択するためのマルチプレクサーを含んでおり（図３中にも模式的に示されている）、各列線路は、その列中のピクセル回路２０のSIGOUT出力４２に接続されている。列選択ロジック６２中に示されているCOL-SEL信号７８がピクセル・セル１８の個々の能動回路２０を読み出すために、行イネーブルパルス７４によって現在選択されている列を選択する。ここで示されている実施例では、列選択パルスは、行イネーブルの１周期中にクロックCLKに応じて、次々の列位置に対してクロックされ、その結果、行選択パルスが次の行に進むまでは現在選択されている行上にある各能動ピクセル回路の蓄積電荷値が各クロックパルスごとにクロックにしたがって出力される。読み出しが行われた行の各能動ピクセル回路は行リセットパルス７６によって一斉にリセットされる。
図３に示されている結線は通常の２重メタル化技術を用いて容易に実現できる。図３で述べたように、ピクセルは、あらかじめ決められた順序にしたがって次々に読み出されたが、行と列のイネーブル信号を分離することによって、ピクセルを実効的にランダムアクセスでアクセスできるということを注意しておきたい。また、走査方向についても、それを逆に（行と列を）したり、あるいは、各ピクセルの適宜な行と列信号による、全くランダムな順序のアクセス行うこともできることを注意しておきたい。また、シーケンシャルか、あるいはパラレル処理かの程度も、個々の適用での要求に適合するよう、容易に変更可能であることにも注意してしておきたい。たとえば、列選択クロックが全ての行をパラレルに出力させるように、全ての行をイネーブルハイ状態で一斉にセットすることができ、それによって、読み出し速度を増大することができる。行のリセットは、読み出し速度にマッチしている必要はない。多重読み出しの後、各行は読み出し速度よりも遅い速度でリセットしてもよい。行と列の指定には任意性があり、逆にしてもよいことに注意しておきたい。
したがって、WO-A-95/33332で開示されているような放射蓄積モードで動作する半導体イメージングシステムでは、各ピクセル電荷値はアナログディジタル変換器ADCでディジタル化され、次に、各ピクセル・セルについてのADCカウントの形でディジタルピクセル出力値としてイメージ画像処理に出力される。
たとえば、イメージが一回の露出で蓄積されたときには、デバイス出力は１つのアレーADC iであり、ここに、添え字はピクセル番号を表している。ピクセルiについてのADCカウント数はそのピクセル上に収容されていたアナログ電荷値の測度である。したがって、ピクセルi上に蓄積された電荷Qは直接に放射の蓄積衝突数に直接比例している、すなわち、Q i = Q i（衝突数）である。
入射放射衝突数と蓄積電荷との間の関係は線形である。また、１つの定数が放射衝突数から電荷数への変換を定義するが、この定数は放射のエネルギーと入射放射を電気パルスに変換する半導体基板の選択に依存している。しかし、実際には、ピクセル上の蓄積電荷量とそのピクセルからの出力値の関係は往々にして線形ではなく、最終的にディジタル化されるのは出力ピクセル値である。しかも、もし同じ電荷量が異なるピクセル上に蓄積されると、これら異なるピクセルからの出力は同じであるとは限らない。理想的には、与えられた入射放射衝突数に対応する蓄積電荷量に対して、どのピクセルも同じ出力（ある電流値あるいは、ある電圧値）を与えるべきである。いま一度、ピクセル上の蓄積電荷量が２倍、３倍となれば、２倍、３倍の出力電流（または、電圧）を供給することによって、ピクセル出力は理想的には線形に応答するはずである。しかし、実際には、個々のピクセル間の不均一と各ピクセルの非線形応答が起こる。
各ピクセルについての補正されたADCカウント数が、蓄積電荷量、したがって、蓄積放射衝突数を、線形かつ均一に表すように、各ピクセルに対して補正を提供することが、本発明の１実施例の目的である。本発明の１実施例における出力値補正のマッピング関数は、何かの基準センサーとか基準デバイスから引き出されるのではなくて、イメージングデバイスそのものからのデータを用いることによって引き出される。基準センサーとか基準デバイスは、常に、イメージングデバイスとは、ほぼ同様のものであるに過ぎず、それ故、イメージングデバイスの非線形応答や不均一性を正確に反映することはできない。
WO-95/33332で開示されている半導体ピクセルイメージングシステムを用いて説明しようとする好ましい実施例を述べる前に、以下に、本発明によって採用されている方法を一般的に説明しておこう。
本発明は、しかし、この好ましい実施例に限られるものではなく、それ以外の半導体ピクセルイメージングデバイスおよびシステム、たとえば、CCDをベースとするシステムあるいは薄層技術（アモルファス・シリコン、アモルファス・セレンなどのデバイス）を用いたピクセルデバイスを含むシステムに対しても適用することができる、ということに注意しておきたい。
半導体イメージングデバイスの各ピクセルは、変換された到来放射から生成される電荷を収容する電荷収容手段を持っている。WO-A-95/33332で述べられているデバイスは、キャパシターか、それと電界効果トランジスター（FET）の形での電荷収容デバイスを含んでいるが、他のイメージングデバイスでは、電荷は浮遊ピクセルキャパシタンスにも収容される。収容された電荷は、電荷収容デバイスの特性を変化させる。たとえば、電荷収容デバイスがFETであれば、収容された電荷は、電荷が収容されているゲートの電圧を変化させる。ゲート電圧が変わると、ピクセルからの出力、通常、電圧あるいは電流の出力値のいずれか、に変化が起こる。
本発明の１例において、また、イメージを蓄積するに先立って、各ピクセルに対して、収容電荷量を決定するパラメーターは外部から変えられる。そのパラメーターの種々の既知の値に対して、ピクセルの出力は、ディジタル化され、ADCカウント値が得られる。１つの関数が入力とディジタル化された出力との間にフィットするように選ばれ、ADCカウント値と対応するピクセルパラメーター値との間の関係、それは、また収容電荷に関係するものであるが、が決定される。
一例として、各ピクセル・セルに対して、各１個のFETを持つイメージングデバイスの例を考えよう。各ピクセル・セルのFETは、各放射衝突ごとに、そのピクセル・セルについての対応するピクセル検出器中で発生するパルスからの電荷を蓄積する。電荷が蓄積されているFETのゲートは、動作の各サイクルの始まりで、ある電圧、たとえば、５ボルトにリセットされる。次に、各放射衝突からのパルスに応じて電子が蓄積されてゆくにつれて、ゲート電圧が低下する。
ゲート電圧の低下の大きさは、電子数とFETゲートのキャパシタンスに依存する、すなわち、Ｖをゲート電圧の差（０から５ボルトの間の値）とし、Qを蓄積された電子数、CをFETゲートのキャパシタンスとして、V = Q / Cである。電子よりも、ホールが捕集される場合には、０ボルトか０ボルトに近い何か他の値のリセット電圧を使うことができ、その場合には、各放射衝突からのパルスに応じて電圧のレベルは上昇してゆくことになるだろう。
いずれの場合でも、最終のゲート電圧は、それから形成されるピクセル出力値、大抵の場合、電圧か電流値であるが、を出力する。次に、このピクセル出力値はディジタ化される。
本発明の１例では、ピクセル・セルを較正するために、外部から各ピクセル回路の電源入力端子VANAに（すなわち、図４のVR4に）線路５４を通して、たとえば、３ボルトを印加することによって、FETゲートリセット電圧が３ボルトに調整される。このことは、５ボルトにリセットし、電子の蓄積によって２ボルト分電圧が低下したことと等価である。換言すれば、外部印加の選択可能リセット電圧の使用は、放射衝突数の効果を、各ピクセル・セルごとに繰り返し適用して、シミュレートできることを意味している。次に、放射のない状態で、選択されたリセット電圧（たとえば、３ボルト）に対して、ピクセル出力値を読み出し、それをディジタル化することによって、ピクセル・セルの応答が蓄積電子によるゲート電圧の２ボルト分の低下という結果と等価になる。種々のリセット電圧に対するピクセル出力が、それぞれそのADCカウントで記録される。各リセット電圧値に対して、複数のADCカウントが得られる。次に、リセット電圧とADCカウントの間の関係が１つの関数（たとえば、２次関数）にフィットされ、電子が蓄積されつつあるゲートでの電圧とADCカウントの間の関係を計算するための関数が得られる。
言い換えれば、各ピクセル・セルに対して、蓄積電荷量に関係するパラメーターが外部から変えられ、それに対応するピクセル出力が記録されて、各ピクセルの応答関数が導出されたのである。以後、ピクセル出力値を処理するために、このようにして決定された関数を使用することによって非線形応答補正の適用が可能となる。
各ピクセルの蓄積電荷に対する非線形応答の補正と同様に、本発明の１実施例はピクセル間の不均一性をどのように補償するかという問題についても述べている。応答関数は各ピクセルのパラメーター（すなわち、FETのゲート電圧）を蓄積電荷に対して関係付けるものであるが、同じパラメーターを持つ２つの異なるピクセル間でも、蓄積電荷はかならずしも同じではない。このことは、上に説明したFETの例で説明できるだろう。電荷の蓄積を行っている２つの異なるFETを持つ２つの異なるピクセルは、一般的に、僅かに異なるFETゲートキャパシタンスを持っている。たとえFETゲート電圧が同じであっても、第１のピクセル上の電荷は、Q1=C1×Vであり、第２のピクセル上では、Q2=C2×Vとなる。
グレースケール値あるいはカラースケール値を指定することになる最終のADCカウントは各ピクセル上のトータルの電荷を反映すべきであって、FETのゲート電圧だけを反映すべきものではない。したがって、このピクセル間の不均一性に対して、補正がかけられることとなる。
このことを達成するために、各ピクセルに対する応答関数が求められた後、放射源（たとえば、X線源）とイメージングデバイスとの間に何も被写体を置かずに放射源を用いることによって、「空（くう、エンプティ）」のイメージが蓄積される。このようにして、ある量の放射が各検出器ピクセルに入る。次に、ピクセル出力が記録され、スケールパラメーターを得るのに用いられる。スケールパラメーターは、与えられたピクセル出力値に対して、その前に定義された応答関数を通して得ることができる。これは、その後、放射源とイメージを得べき被写体があるときに得られるピクセル入力値が、それと比較され、補正されたピクセル値がこのパラメーターに対して定義されるという意味で、与えられたピクセルについてのスケールパラメーターと呼ばれる。言い換えれば、スケールパラメーターは、放射量に対するピクセルからの出力ピクセル値を応答関数に代入することによって導出されるのである。
ピクセルイメージングデバイスのピクセル値を較正/補正し、各ピクセル上に入射する放射衝突数に線形に均一に比例してピクセル値を取得する方法について説明してきた。この方法は、入射する放射に対する各ピクセルの非線形応答を得るステップとピクセル間の不均一性の補正を得る第２のステップを含んでいる。各１個のピクセルごとに１つの記入部を持つテーブル、マップ、あるいはアレーが、ADC５６の取り付けられているカード上か、ピクセルデータからイメージを発生するためのイメージプロセッサー２８を形成しているコンピューターのメモリー内にしまわれる。テーブルの各記入部は各ピクセルの応答関数を定義する複数のパラメーターとピクセル間の不均一性を補償するスケールパラメーターを含んでいる。
以下に、WO-A-95/33332に述べられているようなイメージングデバイスの場合に対して本発明の１つの具体的な実施例が説明される。
図４は１個のピクセル回路とそれに付随する読み出し処理過程の模式的表示である。リセットFET８１が電荷収容FET８２のゲート電圧をユーザーが決めたある値へと加勢化することができる。電荷収容FET８２はある値VRにリセットされた後、あらかじめ決められた期間tiの間電荷を蓄積する。ゲート電圧は、FET８５とFET８６における制御電圧ColxxxおよびRowxxxを変えて、そのピクセルが読み出されたとき、FET８２中に電流を発生する。この電流は、増幅器A1 ８７中の抵抗Ｒ1にまたがって電圧を発生する。この信号はさらに、抵抗値R2とRAで定義され、電圧V2によってオフセットされた増幅器A2 ８８でADC ９０の入力レベル８９へと増幅される。
電荷を蓄積するための積分の期間中、Ｘ線（あるいは、他の放射）からの信号がなければ、FET８２は検出器リーク電流Idlからの電荷を蓄積する。積分期間の終りで、FET２のゲートは次の値のゲートは次の値
0004169787.tif 000002
を持つ（ここに、CFはFET82のゲートの電荷収容キャパシタンス）。この関係は図５に示されている。図中、カーブ１２０は検出器のリーク電流だけが蓄積されたとき（すなわち、X線が入射していないとき）の時間の関数としてのゲート電圧VG（ti）の降下を示している。リセット電圧VRを外部から変えることによって、その都度、電荷収容FET８２に対する種々の異なるゲート電圧VG（ti）が得られる。その都度、ピクセル値は読み出されディジタル化される。図６はADCのカウント数に対するリセット電圧の関係を示している。各ピクセル回路に対する応答関数を定義するのに２次の多項式（たとえば、図８に模式的に示されているような）がよくフィットする。言葉を換えれば、われわれは、各ピクセルに対して、毎回リセット電圧を変えて、ADCから得られるカウント数を記録するという、一連の測定を行ったことになる。図６から明らかなように、応答関数は非線形である。このことはFET８２の電荷収容ゲートの２倍、３倍の電圧降下がADCレベルの２倍、３倍の出力を生成しないと言うことを意味している。
一旦、各ピクセルに対する応答関数が決定され、それにフィットするパラメーターが確立されると、較正の第２ステップが、電荷収容キャパシタンスでのように、ピクセルが同じ特性を持っていないということを考慮することになる。ASICの製造プロセスについての今日の技術で代表されるように、各ピクセルのキャパシタンスのばらつきは10％のオーダーのものである。ピクセルの不均一性は以下のようにして除去される。
各ピクセル値に割り当てられるグレースケールまたはカラースケールの値は、何の被写体も撮像されないときに受ける最大の放射（たとえば、X線）衝突数に対する、受けた放射衝突（X線）の比に関連させるべきである。このようにして、入手可能なディスプレースケールの総数がX線の（カウント）数に応じて均等に分割される。各ピクセルは、露出時間tsの間に、ある流れのX線を受ける。
図５は、あるフラックス（流れの密度）のX線（信号）が時間tsの間吸収されたとき、何が起こるかを示している。スタート時のリセット電圧はVRである。カーブ１２１は、X線による電荷の蓄積が検出器のリーク電流からの電苛に付け加えられることを示している。カーブ１２２は、X線に対する露出が完了した後、検出器リーク電流の蓄積が続くことを示している。積分期間の終わりに、FET８２のゲート電圧は次式で与えられる。
0004169787.tif 000003
（ここに、IsはX線の到来フラックスから形成される電荷電流、tsはX線露出時間、VRはイメージングデバイスの動作のために選ばれたリセット電圧である。）
被写体のイメージンが撮影される前に、からの（空の）イメージ（被写体のない）が最大X線量を定義するためにADCカウントの記録として取り込まれる。図６のフィッティングカーブから、ADCXmaxが決められ、それがX線からの最大露出信号を表すことになる。図６のフィッティングカーブから、対応するVRXmaxも決まる。これは等価なリセット電圧である。それは、積分時間tiの後に同じ電圧を電荷収容FET ８２のゲート上に発生させたであろうリセット電圧である。すなわち、
0004169787.tif 000004
したがって、VRXmaxが決められた後、画像化しようとする被写体をピクセル検出器の上に置いて、X線を用いて測定が行われる。このようにして、各ピクセルに対して、あるADC値、ADCXが得られ、そのピクセルに対するカーブから、図６に示すように、等価なが得られる。
0004169787.tif 000005
そこで、グレーあるいは、カラーのディジタルスケールは、
0004169787.tif 000006
で表される。ここにNは入手可能なグレースケールの総数である。VRxmaxはスケールパラメーターであり、それは上の式からわかるように、また、図６で見られたように、ピクセル・セルに対するトータルスケールまたはトータルレンジを決める。上の式から、個々のピクセルのキャパシタンスの効果が相殺されていることがわかる。基本的には、このことは、からの（空の）露出をとり、それによって各ピクセルの最大の応答（すなわち、VRxmax）を記録することによって達成されている。多項式の係数の値（図８のai，bi，とci）とスケールパラメーター（SPi）が各ピクセル（テーブルT中の個々のアドレス付き記入部にある  -  図７参照）に対して、ピクセル・セルの非線形応答を表す変換関数とピクセル・セル間の差違を定義するパラメーターとしてしまわれる。これは、次に、イメージ取り込み中またはイメージディスプレー中に、ピクセル・セルの非線形応答やピクセル・セル間の差違を補正するのに使われる。
結論として、半導体イメージングピクセルデバイスに対する較正/補正方法が開示された。各ディジタル化されたピクセル値は、その入力に対する各ピクセルの出力に含まれる可能性のある非線形応答を補正するように調整される。さらに、ディジタル・ピクセル値は、同一でない電荷収容キャパシタンスにおけるような、それらの不均一な特性を補償するように調整される。好ましくは、各ピクセルの非線形な応答に対する個別の較正/補正は、ピクセル出力に影響する入力パラメーターを外部から変え、既知の入力パラメーターの関数としてディジタルピクセル出力を記録することによって達成される。次に、この関数が逆関数とされて、ピクセルアナログ入力値がディジタル出力値の関数として取り込まれる。また、好ましくは、不均一なピクセル特性に対する較正/補正が、あるフラックスの到来放射とフラックスなしの状態に対する各ピクセルのそれぞれ最大と最小の出力を個々に記録することによってなされる。上の結果、被写体を撮像するときには、各イメージングピクセルは、これら２つの最大、最小値の間の条件を経験することになる。
このように、各ピクセルの入射放射に対する個々の非線形応答とピクセル間の不均一性を正確に考慮に入れて、各ピクセルの出力を入射放射量に対して関係付けるための方法を提供することが、本発明の目的である。上に述べた方法が、その他の、たとえば、検出器の連続的なリーク（または、暗）電流のような、より小さな効果をも正しく考慮に入れていることは明らかである。
開示された較正方法は、ピクセル値の改善に関連するものだけでなく、低コントラスト被写体の像を取り込むための複合ピクセル値に関連するものについても、きれいな画像を提供するものである。このような場合、各グループのピクセルに対してのトータルの初期入射放射衝突数についての情報を正確に提供するためには、ピクセル値を複合処理とディスプレーに先だって補正しなければならない。
各ピクセルに対する応答関数と不均一性補正を含む較正/補正マップ（テーブル）は、好ましくは、ADCカードかまたは画像処理（コンピューター）段にしまわれるのがよい。各ピクセルは、較正マップ中に４バイトのディスクスペースか、もしデータ圧縮技術が使えるのであれば、なお小さなスペースを要するだけの補正記入部を持つだけでよい。テーブルのアドレスは、ピクセルのアレーのアドレス指定に応じて直接に指定することができ（たとえば、図３の６０と６２からのアドレス信号を用いて）、あるいは、その代わりに、アドレス指定をピクセル出力値の最初の格納後に行ってもよい。したがって、較正マップは現在コマーシャルに入手可能なADCやコンピューターシステムに対しては何の問題も提起するものではない。
詳細な実施例を述べてくる間に、多くの変形や代替物が本発明から逸脱することなく実施し得ることが理解できるだろう。
特に、上述の較正技術は特にWO-A-95/33332で開示されたイメージングデバイスに取り込まれた画像をディスプレーするために意図されたものであるが、何か他の、CCDや、アモルファス・シリコンピクセルデバイス、薄層ピクセルデバイス、等々で取り込まれた画像を改善したり完全にしたりすることに適用することができることに留意すべきである。また、上に開示された方法は、高エネルギー放射（X線、ガンマ線、ベータ線、アルファー線、等々）以外の、赤外や光、その他のスペクトルで取り込まれた画像を改善することもできることに注意してほしい。
また、上に述べた本発明の実施例では、変換関数は、あらかじめ決められたピクセル入力値に対するピクセル出力値の非線形な関係を表すものとして、各ピクセル・セルに対する応答関数が、外部から加えたリセット電圧によって決定され、次に、イメージングデバイスに照射を与えて、与えられた入力放射強度に対する相対的なピクセル出力値から、ピクセル・セル間の不均一性を表すものとして、各ピクセル・セルに対するスケールパラメーターが決定される。
本発明の、以上に述べてきたものに代わる例では、それらに代わるアプローチが適用され、そこでは、各ピクセルに対する変換関数が、イメージングデバイスに加えられた一連の異なる量の放射に応答する各ピクセルの出力値を表すものとして、決定される。この例では、異なる量の放射は、イメージングデバイスをあらかじめ決められた強度の放射源に対して一連の異なる露出時間さらすことによって得られる。各ピクセル・セルに対する最大ADCカウントを与えるために、与えられた露出時間（たとえば、t）、放射源との間に被写体を置かずに、イメージングデバイスを最大強度のX線源にさらした。時間を減らしていって（たとえば、0.8t，0.6t，0.4t，0.2t，そして、0t）さらに露出を続けて、各ピクセル出力ADCカウント値とそれぞれの相対的な露出時間の間の関係を導出するとができた。これに代わる方法として、標準時間と種々の異なる強度を使うこともできる。いずれの方法でも、各ピクセルに対するそれぞれの値のセットは適当な関数にフィットされて、相対的露出とADCカウント値との間の直接の関係を与える関数が導出される。この関数は、次に、スケールパラメーターを別に決定する必要がないことを除けば、先に述べられた例に従う関数と同じ方法で使うことができる。この代替例では、したがって、各ピクセルに対するテーブルの記入部は、変換関数に対する多項式の係数の値（ai，bi，ci  −  図８と比較せよ）を含んでいるだろう（スケールパラメーターはない）。
この代替のアプローチでは、変換関数のパラメーターと各ピクセルに対する補正係数をしまう必要はなく、単に、補正関数のパラメーターをしまえばよいが、しかし、イメージングシステムの較正を行おうとするとき、その都度、多重放射露光が必要となるという不利な点を持っている。画像の較正は、典型的には、イメージングシステムをスイッチオンするときとか、その後でも、その動作条件、周囲温度、湿度、等々、が変わったときに必要である。それぞれの場合に、補正値を含むテーブルがしまわれ、画像のディスプレーに先だって、アクセスされる（普通には後で、イメージ取り込み時間中に行ってもよい）。
【図１】
0004169787.tif 000007
【図１Ａ】
0004169787.tif 000008
【図２】
0004169787.tif 000009
【図３】
0004169787.tif 000010
【図４】
0004169787.tif 000011
【図５】
0004169787.tif 000012
【図６】
0004169787.tif 000013
【図７】
0004169787.tif 000014
【図８】
0004169787.tif 000015