(57)【特許請求の範囲】
【請求項１】
一対の主表面を有し、第一導電型の高不純物濃度および低不純物濃度の二つの半導体層が積層されたＳｉＣ半導体基体と、前記基体の第一主表面に形成され、前記第一導電型の低不純物濃度の半導体層との間にショットキー障壁をなすショットキー金属からなるアノード電極と、前記基体の第二主表面に形成され、前記第一導電型の高不純物濃度の半導体層にオーム性抵抗接触されるカソード電極からなるＳｉＣショットキーダイオードにおいて、
前記基体内の第一主表面に近い部分に前記第一導電型の低不純物濃度の半導体層との間にｐｎ接合を形成する第二導電型の埋込み層を複数個分散配置するとともに、
前記第二導電型の埋込み層は、前記ショットキー金属とコンタクトすることなく、前記ショットキー金属から前記第一導電型の低不純物濃度の半導体層を介して離れた位置に配置し、前記第二導電型の埋込み層の電位が前記ショットキー金属の電位と同電位にならない構造とすることを特徴とするＳｉＣショットキーダイオード。
【請求項２】
一対の主表面を有し、第一導電型の高不純物濃度および低不純物濃度の二つの半導体層が積層されたＳｉＣ半導体基体と、前記基体の第一主表面に形成され、前記第一導電型の低不純物濃度の半導体層との間にショットキー障壁をなすショットキー金属からなるアノード電極と、前記基体の第二主表面に形成され、前記第一導電型の高不純物濃度の半導体層にオーム性抵抗接触されるカソード電極からなるＳｉＣショットキーダイオードにおいて、
前記基体内の第一主表面に近い部分に前記第一導電型の低不純物濃度の半導体層との間にｐｎ接合を形成する第二導電型の埋込み層を複数個分散配置するとともに、
前記第一導電型の低不純物濃度の半導体層が前記埋込み層と前記ショットキー障壁の間でさらに減じられた低不純物濃度を有する領域を具備することを特徴とするＳｉＣショットキーダイオード。
【請求項３】
請求項１または請求項２において、前記カソード電極が前記ショットキー金属に対して正電位となる向きの電圧が主電極間に印加されたとき、半導体素子の降伏電圧より十分低い電圧において前記ショットキー障壁より拡がる空乏層が前記第二導電型の埋込み層に到達し、それ以上の電圧の印加によって該埋込み層の間に拡がる空乏層が互いに重なるように設定されることを特徴とするＳｉＣショットキーダイオード。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＳｉＣショットキーダイオードに係り、特に、高耐圧、大電流を制御するＳｉＣショットキーダイオードに関する。
【０００２】
【従来の技術】
インバータ等の電力変換機器の動作周波数の高周波化に伴って、半導体スイッチング素子の高速化とともに、スイッチング素子に並列接続される還流ダイオードやフリーホイルダイオードの高速化が強く求められている。これらのダイオードには、高電圧かつ大電流を低損失で整流する機能が要求されるので、一般にはｐｎ接合ダイオードが広く適用されている。しかし、ｐｎ接合ダイオードは、電流通電時に半導体内部に蓄積される少数キャリアによってターンオフ過渡時には大きな逆電流が流れる性質があるため、スイッチング素子のターンオン時に過大な損失を発生させるだけでなく、過大なノイズの発生源となっており、電力変換装置の動作の高周波化を阻害する主要な要因になっている。このため、リカバリー特性の改善したｐｎ接合ダイオードが種々開発されいるが、少数キャリアの注入を伴うこの種のダイオードには、リカバリー時の逆電流の低減に本質的な限界がある。
このような要求に応える整流ダイオードとしてショットキーダイオードがある。ショットキーダイオードでは、半導体内部で電流を運ぶ担体が多数キャリアのみであり、電流通電時においても少数キャリアの注入や蓄積がないので、ターンオフ時の逆電流を極めて小さくすることができる。
しかし、シリコンを基材とする従来のショットキーダイオードは、電流導通時のオン抵抗が高く、発生損失が著しく大きくなり、高電圧、大電流の電力変換装置に適用できない、という問題がある。ＳｉＣを基材とすれば、この問題を解消できる。しかしながら、ＳｉＣのショットキーダイオードでも逆電圧を印加した時の漏れ電流が大きくなる性質がある。特に、高温で耐電圧近くの高い電圧が印加されると、漏れ電流が増加するので、逆電圧阻止状態における発生損失が増大する。これがダイオード素子内の局所的な場所で起こり、部分的な熱暴走によって素子が破壊し易い、という欠点がある。
【０００３】
このようなショットキーダイオードの逆方向の電圧印加時の漏れ電流を改善する従来技術として、例えばＳｏｌｉｄ−Ｓｔａｔｅ  Ｅｌｅｃｔｒｏｎｉｃｓ，Ｖｏｌ．２８．Ｎｏ．１１，ｐｐ．１０８９−１０９３（１９８５）の技術論文にＢ．Ｊ．Ｂａｌｉｇａ氏によってＳｉを基材としたショットキーダイオードに適用されたＪｕｎｃｔｉｏｎ−Ｂａｒｒｉｅｒ−Ｃｏｎｔｒｏｌｌｅｄ  Ｓｃｈｏｔｔｋｙ（ＪＢＳ）  Ｒｅｃｔｉｆｉｅｒという技術が開示されている。
図２は、そのショットキーダイオードの概略構成を示す断面図である。図２において、１は高不純物濃度のｎ＋型層２と比較的低不純物濃度のｎ−型層３とからなる半導体基体、６はｎ型層２に低抵抗のオーム性接触したカソード電極、５は比較的低不純物濃度のｎ型層３の表面にショットキー障壁５１を形成するショットキー金属であって、その表面終端部には局所電界を緩和するカードリング用のｐ＋型層４が設けられると共に、ショットキー障壁部分にはｐ＋型層８が複数個具備されている。このｐ＋型層８は、逆電圧印加時に隣接するｐ＋型層のｐｎ接合からｎ−型層３に向かって拡がる空乏層が互いに重なる程度の間隔で分散配置され、介在するショットキー障壁５１に加わる逆電圧の電界強度を低減する作用があり、ショットキー障壁部分における漏れ電流を減少させる働きがある、と説明されている。この従来技術をＳｉＣを基材にしたショットキーダイオードに適用すれば、逆電圧阻止特性を格段に向上させ得ることが期待できる。
【０００４】
しかしながら、以下に述べるＳｉＣ特有の製作プロセス上の制限から、この構造をそのままＳｉＣのショットキーダイオードに適用するには多大な困難がある。すなわち、前記の従来例において、ｐ＋型層８は、介在するショットキー障壁５１に加わる逆電圧の電界強度を低減するために、逆電圧印加時に互いの空乏層が重なる程度に間隔を狭くする必要があるとともに、数１００〜数１０００Ｖの高い逆電圧に対して電圧阻止能力を保持するために、比較的深い高濃度層として形成しなければならない。
しかし、ＳｉＣの場合、その接合絶縁破壊電界がＳｉの約１０倍という物性上の特長を生かした接合設計になるので、一般にｎ−型層３の不純物濃度はＳｉの場合の７０〜１００倍の高濃度に設定され、そのため空乏層の拡がりは著しく少なくなり、空乏層のピンチオフ効果を発揮するためには、前記のｐ＋型層８の間隔は１μｍ程度の極めて狭い値にする必要がある。この結果、電流導通時において電圧降下が著しく増大する、という問題が起こる。また、深いｐ型層の形成にはＳｉではボロンやアルミニウム等のアクセプタ不純物を熱拡散法で拡散されるが、ＳｉＣではこれらの不純物の拡散係数が極めて小さいので、この拡散法は適用できず、イオン注入法を適用しなければならない。しかし、イオン注入によって１μｍ以上の深い打ち込み層を選択的に形成することは極めて難しい。厚い膜厚の注入マスクの形成が困難なことに加えて、消去できない結晶欠陥が誘起されるからである。したがって、漏れ電流が低減できるＳｉでのＪＢＳ構造をＳｉＣのショットキーダイオードにそのままは適用することは殆ど不可能である。
【０００５】
【発明が解決しようとする課題】
以上のように、高耐圧、大電流のパワーショットキーダイオードには、高温、高電圧における逆電圧時の漏れ電流の低減というショットキーダイオードの従来からの課題と、順方向の電流導通時において電圧降下が著しく増大するという課題を解決する必要がある。
本発明の課題は、上記問題点に鑑み、順方向の電流導通時の電圧降下の増大を伴うことなく、漏れ電流を低減して逆電圧阻止特性を著しく向上させた高耐圧、大電流のＳｉＣショットキーダイオードを提供することにある。
【０００６】
【課題を解決するための手段】
上記課題を解決するために、ショットキー金属にショットキー障壁が形成され、ＳｉＣ半導体基体の表面近くの基体内に半導体基体と反対導電型の埋込み層を複数個分散配置する。この際、該埋込み層は、ショットキー金属とコンタクトすることなく、ショットキー金属から基体内の半導体を介して離れた位置に配置し、該埋込み層の電位がショットキー金属の電位と同電位にならない構造とする。
また、該埋込み層とショットキー障壁が形成される間に介在する半導体基体の不純物濃度を低減する。
【０００７】
本発明は、素子に逆電圧が印加されると、半導体基体と埋込み層の間のｐｎ接合に印加される逆電圧によって、そこに拡がる空乏層が重なり合い、ショットキー障壁部分に印加される電界強度を緩和できる。このとき、埋込み層間の空乏層は従来の表面層間より拡がりやすいので、層間の間隔も幅広く設定できる。また、埋込み層は実質的な深いｐｎ接合となり、高電圧に耐える阻止能力が可能になる。以上の作用により、順方向の電流導通時の電圧降下の増大を伴うことなく、逆方向の漏れ電流が低減された高耐圧のＳｉＣショットキーダイオードを実現することができる。
さらに、ショットキー障壁と埋込み層間に不純物濃度の低い層を介在させることによって、ショットキー障壁にかかる逆バイアス電界をさらに低減できるので、漏れ電流の一層の低減と阻止電圧の向上が可能になる。
【０００８】
【発明の実施の形態】
以下、本発明の実施形態を図面を用いて説明する。
図１は、本発明の第一の実施形態であり、逆特性の改良された高耐圧のＳｉＣショットキーダイオードの断面図を示す。図１において、上下に主表面を有する平行平板状のＳｉＣ半導体基体１は、不純物濃度約３×１０の１９乗、厚さ約２００μｍの低抵抗のｎ＋型層２と、不純物濃度約１×１０の１６乗、厚さ約１２μｍの高抵抗のｎ−型層３とからなり、ｎ＋型層２が露出する一方の主表面に低抵抗のオーム性接触したＮｉ金属等のカソード電極６、ｎ−型層３が露出する他方の主表面にはアノード電極となるＴｉ／Ａ１またはＰｔ等のショットキー金属５をそれぞれ設け、ｎ−型層３とショットキー金属５との接する部分にはショットキー障壁５１を形成する。ショットキー金属５が終端する部分には他方の主表面からｎ−型層３内にボロンのイオン注入により形成された注入量約１×１０の１５乗／ｃｍ２、深さ約０．５μｍの比較的高濃度のｐ＋型層４を設け、その表面においてショットキー金属５と低抵抗にオーム性接触する。そして、基体表面中央の主な機能領域となる部分において、他方の主表面から約１μｍの位置のｎ−型層３内に高さ約０．５μｍ、幅約１μｍのボロン注入により形成された比較的高濃度のｐ＋型埋込み層７を約３μｍの間隔つまり幅広の間隔で複数個設け、それぞれｎ−型層３との間にｐｎ接合７１を形成する。図１には３ヶの埋込み層７を示したが、実際の素子では半導体基体の大きさに応じて多数個配列する。
【０００９】
本実施形態における各部の作用を以下に説明する。ダイオードとしての電流の整流作用は、ｎ−型層３とショットキー金属５の間に形成されたショットキー障壁５１の部分で動作する。すなわち、ショットキー金属５がカソード電極６に対して正電位となる向きの電圧が印加されたとき、ショットキー障壁５１の概ね０．１〜０．５Ｖの比較的低い障壁を超えて電子がショットキー金属５からｎ−型層３へ流れ、さらにカソード電極６に向かって流れて導通する。また、上記と逆向きの電圧が印加されたとき、電子の流れはショットキー障壁５１によって塞き止められ、電流の流れを阻止する。ショットキー金属５の終端部に設けたｐ＋型層４は、逆電圧印加状態においてショットキー障壁５１にかかる局所集中電界による降伏電圧の低下を防ぐもので、ｐ＋ｎ接合の高い逆電圧阻止特性を利用している。
この例では、通常よく使われているいわゆるガードリング構造を示したが、他の構造、例えばフィールドリミッティングリング（ＦＬＲ）、フィールドプレート（ＦＰ）、またはジャンクション・ターミネーション・エクステンション（ＪＴＥ）なども適用できる。
【００１０】
本実施形態において、複数個のｐ＋型埋込み層７が新規な点である。逆電圧印加時において、空乏層ははじめショットキー障壁５１よりｎ−型層３内に拡がるが、約１００Ｖの逆電圧においてこの空乏層はｐ＋型埋込み層７に到達する。さらに高い逆電圧により、空乏層はｐ＋型埋込み層７から拡がり、約４００Ｖの電圧で隣り合ったｐ＋型埋込み層７から拡がる空乏層が重なる。それ以上の逆電圧では空乏層はｎ−型層３内をｎ＋型層２に向かって一様に拡がり、約１２００Ｖでその先端はｎ＋型層２に到達し、素子はパンチスルーにより降伏する。上記した逆電圧印加時の動作において、ショットキー障壁５１にかかる逆方向の電界は、はじめ逆電圧の増加とともに強くなるが、ｐ＋型埋込み層７から拡がる空乏層が重なる電圧以上の逆電圧ではこの部分のピンチオフ効果によって、さらに高い強度の電界にはならない。この作用によって高電圧印加時のショットキー障壁部５１における漏れ電流の著しい増加を防止することができる。
また、図２の従来例のｐ＋型層８の間隔が１μｍ程度の極めて狭い値であるに比し、本実施形態では、ｐ＋型埋込み層７を約３μｍの間隔つまり幅広の間隔で分散配置するので、順方向の電流導通時の電圧降下の増大を伴うことなく、逆に低くすることがでる。
【００１１】
図３は、本発明の第二の実施形態であり、図１の第一の実施形態のさらに逆電圧特性の改善されたショットキーダイオードの断面図を示す。図中の各部に付した構成部分の番号が図１に示した第一の実施形態と同じ部分はその構造、導電型および作用が等しい部分を指している。
図３では、ｎ−型層３内に比較的高濃度のｐ＋型埋込み層７が複数個設けられる点は第一の実施形態と同じであるが、さらに、該ｐ＋型埋込み層７より上に不純物濃度が１〜３×１０の１５乗の高抵抗のｎ−−型層３１をｎ−型層３との界面３１３で接して積層する点が異なる。かかる構成にすれると、素子に逆電圧が印加されたとき、ショットキー障壁５１より拡がる空乏層がｐ＋型埋込み層７に到達する電圧は５０Ｖ以下に減少し、ｐ＋型埋込み層７間のピンチオフ状態以降でもこの電圧が保持される。その結果、ショットキー障壁５１にかかる電界が低減されることになり、逆電圧印加時の漏れ電流を著しく低減できる。
【００１２】
本実施形態では、接合温度１５０℃において、逆方向に１０００Ｖの電圧を印加したときの漏れ電流密度が１×１０の−４乗Ａ／ｃｍ2程度に極めて低減され、降伏電圧順が１２００Ｖと高く、かつ、順方向の電流導通時の電圧降下が１００Ａ／ｃｍ2の電流密度において１．１〜１．２Ｖと極めて低いショットキーダイオードが得られる。
したがって、本実施形態では導通特性および逆電圧特性がともに優れた高耐圧、大電流のＳｉＣショットキーダイオードを実現することができる。
【００１３】
図４は、図３のの第二の実施形態の製作方法の主要な工程を示す。図中の各部に付した構成部分の番号が図３に示した第二の実施形態と同じ部分はその構造、導電型および作用が等しい部分を指している。
図４（ａ）は、ｎ−型層３の一方の主表面部分であり、下部のｎ＋型層などの半導体基体の部分は省略されている。図４（ｂ）では、ｎ−型層３の表面よりボロンの選択的なイオン注入によりｐ＋型埋込み層７を部分的に形成する。注入量を約１×１０の１５乗／ｃｍ2とし、打ち込みエネルギーを５０ｋｅＶ，３０ｋｅＶおよび１０ｋｅＶの３段階に注入して、ボックス状の不純物分布とした後、約１５００℃のアニールを行い、活性化処理する。続いて、図４（ｃ）では、エピタキシャル成長法により窒素をドーパントとして濃度１〜３×１０の１５乗、厚さ約１μｍのｎ−−型層３１を積層する。その後、図４（ｄ）では、Ｔｉ／Ａ１のショットキー金属を表面に蒸着してデバイスの機能領域を製作する。
【００１４】
本発明の実施形態では、半導体基体１の導電型をｎ型の場合を示したが、記述した伝導型を全て反対伝導型にすれば、ｐ型の場合にも適用される。
【００１５】
【発明の効果】
以上説明したように、本発明によれば、高耐圧、大電流のＳｉＣショットキーダイオードの逆方向の漏れ電流特性を著しく向上させることができる。
また、ショットキー障壁と埋込み層間に不純物濃度の低い層を介在させることによって、ショットキー障壁にかかる逆バイアス電界をさらに低減することができ、漏れ電流の一層の低減と阻止電圧の向上が可能になる。
また、順方向の電流導通時の電圧降下の増大を伴うことなく、逆方向の漏れ電流を低減した導通特性および逆電圧特性がともに優れた高耐圧、大電流のＳｉＣショットキーダイオードを実現することができる。
【図面の簡単な説明】
【図１】本発明の第一の実施形態であり、逆特性の改良された高耐圧のＳｉＣショットキーダイオードの断面図
【図２】従来例を示す断面図
【図３】本発明の第二の実施形態を示す断面図
【図４】本発明のショットキーダイオードの製作工程を示す図
【符号の説明】
１…ＳｉＣ半導体基体、２…ｎ＋型層、３…ｎ−型層、３１…低濃度ｎ−−型層、３１３…ｎ−型層とｎ−−型層の接合する界面、４…ガードリングとなるｐ＋型層、５…アノード電極となるショットキー金属、５１…ショットキー障壁、６…カソード電極、７…比較的高濃度ｐ＋型層埋込み層、８…ｐ＋型層
【図１】
0004088852.tif 000002
【図２】
0004088852.tif 000003
【図３】
0004088852.tif 000004
【図４】
0004088852.tif 000005