(57)【特許請求の範囲】
【請求項１】
送信モード時には、入力信号を増幅してその増幅した入力信号に帰還信号に応じたバイアス電位を重畳した変調信号を変調信号ノードに出力し、非送信モード時には、増幅動作を停止する増幅部と、
送信モード時には前記増幅部に対して前記バイアス電位を基準電位に設定するための前記帰還信号を出力し、非送信モード時には該帰還信号の出力を停止するコモンモード帰還部と、
送信モード時には前記変調信号ノードを前記基準電位から切り離し、非送信モード時には該変調信号ノードを該基準電位に接続するスイッチ部と、
前記変調信号ノードの電位に応じた周波数で発振する電圧制御発振器とを、
備えたことを特徴とする変調回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
【０００２】
本発明は、周波数変調や位相変調の角度変調方式の変調回路に関するものである。
【０００３】
【従来の技術】
【０００４】
図２は、従来の変調回路の一例を示す回路図である。
【０００５】
この変調回路は、基準周波数ＦＲＥＦと変調出力信号ＦＯＳＣの位相を比較する位相比較器１、位相比較器１の出力信号を積分する積分器２、及び積分器２の出力電圧と変調信号ＦＭの電圧に応じて周波数変調された変調出力信号ＦＯＳＣを出力する電圧制御発振器（以下、「ＶＣＯ」という）３を有している。また、ＶＣＯ３から出力される変調出力信号ＦＯＳＣの一部は、スイッチ４を介して位相比較器１に帰還されるようになっている。
【０００６】
更に、この変調回路は、差動入力信号ＩＮＰ，ＩＮＮに基づいて、ＶＣＯ３に与える変調信号ＦＭを生成する差動増幅部４０と分圧部５０を備えている。
【０００７】
差動増幅部４０は、それぞれ入力信号ＩＮＰ，ＩＮＮが与えられるＮチャネルＭＯＳトランジスタ（以下、「ＮＭＯＳ」という）４１ａ，４１ｂを有している。ＮＭＯＳ４１ａ，４１ｂのソースは、抵抗４２で接続されると共に、それぞれ定電流回路４３ａ，４３ｂを介して接地電位ＧＮＤに接続されている。ＮＭＯＳ４１ａ，４１ｂのドレインは、それぞれ定電流回路４４ａ，４４ｂを介して電源電位ＶＤＤに接続されると共に、ＰチャネルＭＯＳトランジスタ（以下、「ＰＭＯＳ」という）４５ａ，４５ｂのソースに接続されている。
【０００８】
ＰＭＯＳ４５ａ，４５ｂのゲートは、所定のバイアス電位ＶＢＰに接続され、これらのＰＭＯＳ４５ａ，４５ｂのドレインは、それぞれノードＮ４１，Ｎ４２に接続されている。ノードＮ４１，Ｎ４２には、それぞれＮＭＯＳ４６ａ，４６ｂのドレインが接続され、これらのＮＭＯＳ４６ａ，４６ｂのゲートは、ノード４１に接続されている。ＮＭＯＳ４６ａ，４６ｂのソースは、接地電位ＧＮＤに接続されている。更に、ノードＮ４１と接地電位ＧＮＤ間には、ＮＭＯＳ４７が接続されている。
【０００９】
定電流回路４３ａ，４３ｂ，４４ａ，４４ｂとＮＭＯＳ４７は、モード切替信号ＰＤでオン／オフ制御されるようになっている。即ち、モード切替信号ＰＤがレベル“Ｈ”（非送信モード）のとき、定電流回路４３ａ〜４４ｂはオフ状態、ＮＭＯＳ４７はオン状態となり、このモード切替信号ＰＤがレベル“Ｌ”（送信モード）のときには、定電流回路４３ａ〜４４ｂがオン状態、ＮＭＯＳ４７がオフ状態となるように構成されている。
【００１０】
一方、分圧部５０は、変調信号ＦＭの基準電位ＶＤＣを生成するもので、電源電位ＶＤＤとノードＮ５０の間に接続された抵抗５１を有している。ノードＮ５０には抵抗５２の一端が接続され、この抵抗５２の他端がＮＭＯＳ５３のドレインに接続されている。ＮＭＯＳ５３のソースは接地電位ＧＮＤに接続され、ゲートには、モード切替信号ＰＤがインバータ５４で反転されて与えられるようになっている。
【００１１】
ノードＮ５０は差動増幅部４０のノードＮ４２に接続され、差動増幅部４０の出力信号が分圧部５０の基準電位ＶＤＣに重畳されて、変調信号ＦＭとしてＶＣＯ３に与えられるようになっている。
【００１２】
図３は、図２の動作を示す信号波形図である。以下、この図３を参照しつつ、図２の動作を説明する。
【００１３】
非送信モードのとき、スイッチ４はオンに、モード切替信号ＰＤは“Ｈ”に設定される。従って、差動増幅部４０の定電流回路４３ａ〜４４ｂはすべてオフ状態となり、この差動増幅部４０内のトランジスタに電流は流れない。ＮＭＯＳ４７のゲートには“Ｈ”のモード切替信号ＰＤが印加されるので、このＮＭＯＳ４７はオン状態となり、ノードＮ４１はほぼ接地電位ＧＮＤとなる。これにより、ＮＭＯＳ４６ｂはオフ状態となり、ノードＮ４２は電源電位ＶＤＤと接地電位ＧＮＤのいずれからも切り離される。
【００１４】
一方、分圧部５０では、ＮＭＯＳ５３がオフ状態となり、ノードＮ５０は電源電位ＶＤＤとなる。これにより、ＶＣＯ３には、電源電位ＶＤＤに等しい変調信号ＦＭが与えられる。
【００１５】
位相比較器１では、基準周波数ＦＲＥＦの位相と、スイッチ４を介して与えられたＶＣＯ３の変調出力信号ＦＯＳＣの位相が比較され、その位相差に応じた信号が出力されて積分器２で積分される。積分器２の出力信号はＶＣＯ３に与えられる。この位相固定ループ（ＰＬＬ）により、ＶＣＯ３から出力される変調出力信号ＦＯＳＣは、基準周波数ＦＲＥＦに同期する。
【００１６】
次に、送信モードになってモード切替信号ＰＤが“Ｌ”に変化する。このとき、スイッチ４は暫くの間、オンの状態に保持される。
【００１７】
モード切替信号ＰＤが“Ｌ”に変化したことにより、差動増幅部４０の定電流回路４３ａ〜４４ｂはすべてオン状態、ＮＭＯＳ４７はオフ状態となり、差動増幅部４０の動作が開始される。一方、分圧部５０のＮＭＯＳ５３はオン状態となり、ノードＮ５０は基準電位ＶＤＣとなる。これにより、ＶＣＯ３に与えられる変調信号ＦＭは、電源電位ＶＤＤから急激に基準電位ＶＤＣにまで変化する。
【００１８】
変調信号ＦＭの変化に伴って、ＶＣＯ３から出力される変調出力信号ＦＯＳＣの周波数は急激に変化するが、この時点では、スイッチ４はオンの状態に保持されており、位相固定ループが形成されている。このため、変調出力信号ＦＯＳＣの周波数は、一定時間後に再び基準周波数ＦＲＥＦに収束する。
【００１９】
その後、スイッチ４がオフに切り替えられ、位相固定ループは解除される。そして、差動入力信号ＩＮＰ，ＩＮＮに応じた変調信号ＦＭに従って変調された変調出力信号ＦＯＳＣが、ＶＣＯ３から出力される。
【００２０】
以上のように、この変調回路は、モード切替信号ＰＤによって、差動増幅部４０と分圧部５０の動作を制御するように構成しているので、非送信時の消費電力を低減することができる。
【００２１】
【発明が解決しようとする課題】
【００２２】
しかしながら、従来の変調回路では、次のような課題があった。
【００２３】
即ち、非送信時に変調信号ＦＭが電源電位ＶＤＤとなっているので、送信モードに切り替わったときに、この変調信号ＦＭがほぼ基準電位ＶＤＣになるように急激に変化する。このため、ＶＣＯ３の変調出力信号ＦＯＳＣが、瞬間的に基準周波数ＦＲＥＦから大きく変動し、帯域内スプリアスが発生するという課題があった。また、変調出力信号ＦＯＳＣが、基準周波数ＦＲＥＦに収束するまでの間、データ等の送信ができないという課題があった。
【００２４】
本発明は、前記従来技術が持っていた課題を解決し、送信モード切り替えに伴うスプリアスの発生がなく、直ちにデータ等の送信が可能な変調回路を提供するものである。
【００２５】
【課題を解決するための手段】
【００２６】
前記課題を解決するために、本発明は、変調回路において、送信モード時には、入力信号を増幅してその増幅した入力信号に帰還信号に応じたバイアス電位を重畳した変調信号を変調信号ノードに出力し、非送信モード時には、増幅動作を停止する増幅部と、送信モード時には前記増幅部に対して前記バイアス電位を基準電位に設定するための前記帰還信号を出力し、非送信モード時には該帰還信号の出力を停止するコモンモード帰還部と、送信モード時には前記変調信号ノードを前記基準電位から切り離し、非送信モード時には該変調信号ノードを該基準電位に接続するスイッチ部と、前記変調信号ノードの電位に応じた周波数で発振するＶＣＯとを備えている。
【００２７】
本発明によれば、以上のように変調回路を構成したので、次のような作用が行われる。
【００２８】
非送信モード時には、増幅部の動作は停止されると共に変調信号ノードはこの増幅部から切断される。また、コモンモード帰還部も動作を停止して帰還信号の出力は停止される。一方、スイッチ部では変調信号ノードが基準電位に接続される。これにより、ＶＣＯには基準電位が与えられ、この基準電位に対応する周波数による信号が出力される。
【００２９】
送信モードになると、スイッチ部によって変調信号ノードは基準電位から切り離される。一方、コモンモード帰還部から増幅部に対して、バイアス電位を基準電位に設定するための帰還信号が出力され、この増幅部では、入力信号が増幅されて帰還信号に応じたバイアス電位（即ち、基準電位）が重畳された信号が変調信号ノードに出力される。そして、ＶＣＯによって変調された周波数の信号が出力される。
【００３０】
非送信モード及び送信モードに関わらず、変調信号ノードのバイアス電位は基準電位となって一定である。従って、非送信モードから送信モードへの移行の際に、ＶＣＯの発振周波数の変動によるスプリアスの発生がなく、直ちにデータ等の送信が可能となる。
【００３１】
【発明の実施の形態】
【００３２】
図１は、本発明の実施形態を示す変調回路の構成図であり、パーソナルコンピュータのワイヤレス接続等に用いられる周波数変調方式の回路である。
【００３３】
この変調回路は、基準周波数ＦＲＥＦ（例えば、２．４ＧＨｚ）と変調出力信号ＦＯＳＣの位相を比較する位相比較器１、この位相比較器１の出力信号を積分する積分器２、及びこの積分器２の出力電圧と変調信号ＦＭの電圧に応じて周波数変調された変調出力信号ＦＯＳＣを出力するＶＣＯ３を有している。また、ＶＣＯ３から出力される変調出力信号ＦＯＳＣの一部は、スイッチ４を介して位相比較器１に帰還されるようになっている。
【００３４】
更に、この変調回路は、差動入力信号ＩＮＰ，ＩＮＮに基づいて、ＶＣＯ３に与える変調信号ＦＭを生成するための、差動増幅部１０と、スイッチ部２０と、コモンモード帰還部３０を備えている。
【００３５】
差動増幅部１０は、それぞれ入力信号ＩＮＰ，ＩＮＮが与えられるＮＭＯＳ１１ａ，１１ｂを有している。ＮＭＯＳ１１ａ，１１ｂのソースは、それぞれノードＮ１１，Ｎ１２に接続され、このノードＮ１１，Ｎ１２間に、抵抗１２が接続されている。更に、ノードＮ１１，Ｎ１２は、それぞれ定電流回路１３ａ，１３ｂを介して接地電位ＧＮＤに接続されている。ＮＭＯＳ１１ａ，１１ｂのドレインは、それぞれＰＭＯＳ１４ａ，１４ｂを介して電源電位ＶＤＤ（例えば、３．３Ｖ）に接続されると共に、ＰＭＯＳ１５ａ，１５ｂのソースに接続されている。
【００３６】
ＰＭＯＳ１５ａ，１５ｂのゲートは、所定のバイアス電位ＶＢＰに接続され、これらのＰＭＯＳ１５ａ，１５ｂのドレインは、それぞれノードＮ１３，Ｎ１４に接続されている。ノードＮ１３，Ｎ１４間は、抵抗１６で接続され、これらのノードＮ１３，Ｎ１４は、それぞれ定電流回路１７ａ，１７ｂを介して接地電位ＧＮＤに接続されている。
【００３７】
定電流回路１３ａ，１３ｂ，１７ａ，１７ｂは、モード切替信号ＰＤでオン／オフ制御されるようになっている。即ち、モード切替信号ＰＤが“Ｈ”（非送信モード）のとき、定電流回路１３ａ〜１７ｂはオフ状態となり、このモード切替信号ＰＤが“Ｌ”（送信モード）のときには、定電流回路１３ａ〜１７ｂがオン状態となるように構成されている。そして、ノードＮ１４の信号が、ＶＣＯ３の変調信号ＦＭとして与えられるようになっている。
【００３８】
スイッチ部２０は、基準電位ＶＤＣが与えられるノードＮ２０を有し、非送信モード時に差動増幅部１０のノードＮ１３，Ｎ１４をこのノードＮ２０に接続させるものである。即ち、ノードＮ１３とノードＮ２０の間にはＰＭＯＳ２１とＮＭＯＳ２２が接続され、ノードＮ１４とノードＮ２０の間にはＰＭＯＳ２３とＮＭＯＳ２４が接続されている。そして、ＮＭＯＳ２２，２４のゲートには、モード切替信号ＰＤが与えられ、ＰＭＯＳ２１，２３のゲートには、このモード切替信号ＰＤがインバータ２５で反転されて与えられるようになっている。
【００３９】
コモンモード帰還部３０は、差動増幅部１０のノードＮ１３，Ｎ１４の中間電位が、基準電位ＶＤＣとなるように設定するための帰還回路であり、第１の差動回路３１を構成するＮＭＯＳ３１ａ，３１ｂ及び定電流回路３１ｃと、第２の差動回路３２を構成するＮＭＯＳ３２ａ，３２ｂ及び定電流回路３２ｃを有している。
【００４０】
差動回路３１のＮＭＯＳ３１ａ，３１ｂのゲートは、それぞれノードＮ１３及び基準電位ＶＤＣに接続されている。ＮＭＯＳ３１ａ，３１ｂのソースは、共通接続されて定電流回路３１ｃを介して接地電位ＧＮＤに接続されている。同様に、差動回路３２のＮＭＯＳ３２ａ，３２ｂのゲートは、それぞれノードＮ１４及び基準電位ＶＤＣに接続されている。ＮＭＯＳ３２ａ，３２ｂのソースは、共通接続されて定電流回路３２ｃを介して接地電位ＧＮＤに接続されている。なお、定電流回路３１ｃ，３２ｃは、定電流回路１３ａ等と同様に、モード切替信号ＰＤの“Ｌ”／“Ｈ”に従って、オン／オフされるように構成されている。
【００４１】
ＮＭＯＳ３１ａ，３２ａのドレインは、ＰＭＯＳ３３のドレインとゲートに共通接続されている。ＮＭＯＳ３１ｂ，３２ｂのドレインは、ノードＮ３０に接続され、このノードＮ３０に、ＰＭＯＳ３４のドレインとゲートが接続されている。ＰＭＯＳ３３，３４のソースは電源電位ＶＤＤに接続されている。
【００４２】
更に、ノードＮ３０の信号は、帰還信号ＦＢＫとして差動増幅部１０のＰＭＯＳ１４ａ，１４ｂのゲートに与えられるようになっている。
【００４３】
図４は、図１の動作を示す信号波形図である。以下、この図４を参照しつつ、図１の動作を説明する。
【００４４】
時刻Ｔ０において、非送信モードのとき、スイッチ４はオンに設定され、モード切替信号ＰＤは“Ｈ”に設定されている。これにより、差動増幅部１０の定電流回路１３ａ〜１７ｂはすべてオフ状態となり、この差動増幅部１０内のトランジスタに電流は流れない。同様に、コモンモード帰還部３０の定電流回路３１ｃ，３２ｃもオフ状態となり、このコモンモード帰還部３０内のトランジスタに電流は流れない。
【００４５】
一方、スイッチ部２０では、モード切替信号ＰＤが“Ｈ”となっているため、ＰＭＯＳ２１，２３、及びＮＭＯＳ２２，２４がオン状態となる。これにより、差動増幅部１０のノードＮ１３，Ｎ１４がノードＮ２０に接続され、このノードＮ１４は基準電位ＶＤＣとなる。従って、ＶＣＯ３には、基準電位ＶＤＣの変調信号ＦＭが与えられる。
【００４６】
ＶＣＯ３では、ノードＮ１４から与えられる変調信号ＦＭと積分器２の出力信号に基づいて、変調出力信号ＦＯＳＣが出力される。変調出力信号ＦＯＳＣは、スイッチ４を介して位相比較器１に与えられ、この位相比較器１によって基準周波数ＦＲＥＦとの位相差が検出される。位相比較器１で検出された位相差は、積分器２で積分されてＶＣＯ３に与えられる。この位相固定ループにより、ＶＣＯ３から出力される変調出力信号ＦＯＳＣは、基準周波数ＦＲＥＦに同期する。
【００４７】
時刻Ｔ１において、モード切替信号ＰＤが“Ｌ”に変化し、非送信モードから送信モードに移行する。このとき、スイッチ４は暫くの間、オンの状態に保持される。また、差動入力信号ＩＮＰ，ＩＮＮも、スイッチ４がオン状態の間、同電位に保持される。
【００４８】
モード切替信号ＰＤが“Ｌ”に変化したことにより、差動増幅部１０の定電流回路１３ａ〜１７ｂはすべてオン状態となり、この差動増幅部１０の動作が開始される。同様に、コモンモード帰還部３０の定電流回路３１ｃ，３２ｃもオン状態となり、このコモンモード帰還部３０の動作が開始される。一方、スイッチ部２０では、モード切替信号ＰＤが“Ｌ”となるため、ＰＭＯＳ２１，２３、及びＮＭＯＳ２２，２４はオフ状態となる。
【００４９】
差動入力信号ＩＮＰ，ＩＮＮが同電位であるので、差動増幅部１０のノードＮ１３，Ｎ１４の電位は等しい。ノードＮ１３，Ｎ１４の電位はコモンモード帰還部３０のＮＭＯＳ３１ａ，３２ａのゲートに伝えられ、これらのＮＭＯＳ３１ａ，３２ａには、ノードＮ１３，Ｎ１４の電位に応じて、同じ大きさの電流が流れる。一方、ＮＭＯＳ３１ｂ，３２ｂには、基準電位ＶＤＣに対応して、同じ大きさの電流が流れる。
【００５０】
ＮＭＯＳ３１ａ，３１ｂに流れる電流の和と、ＮＭＯＳ３２ａ，３２ｂに流れる電流の和は、それぞれ一定である。従って、例えば、ノードＮ１４（及びノードＮ１３）の電位が基準電位ＶＤＣよりも高ければ、ＮＭＯＳ３１ａ，３２ａに流れる電流は、ＮＭＯＳ３１ｂ，３２ｂに流れる電流よりも大きくなる。これにより、ＰＭＯＳ３３に流れる電流が増加し、ＰＭＯＳ３４に流れる電流が減少して、ノードＮ３０の帰還信号ＦＢＫの電位が上昇する。
【００５１】
帰還信号ＦＢＫは、差動増幅部１０のＰＭＯＳ１４ａ，１４ｂのゲートに与えられているので、この帰還信号ＦＢＫが上昇することにより、ＰＭＯＳ１４ａ，１４ｂのオン抵抗が増加し、ノードＮ１３，Ｎ１４の電位は低下する。このような帰還動作により、ノードＮ１４の電位は基準電位ＶＤＣに一致し、ＶＣＯ３に与えられる変調信号ＦＭは、ほとんど変化せず基準電位ＶＤＣの状態が維持される。
【００５２】
時刻Ｔ２において、スイッチ４がオフにされてデータ送信が開始されると、差動入力信号ＩＮＰ，ＩＮＮが与えられる。
【００５３】
スイッチ４がオフになったことにより、位相固定ループは解除され、ノードＮ１４から与えられる変調信号ＦＭに従って周波数変調された変調出力信号ＦＯＳＣが、ＶＣＯ３の出力側から出力される。
【００５４】
前述したように、時刻Ｔ２の直前まで、ノードＮ１３，Ｎ１４は共に基準電位ＶＤＣである。この状態から入力信号ＩＮＰの電位が上昇（入力信号ＩＮＮの電位は下降）すると、ＮＭＯＳ１１ａに流れる電流は増加（ＮＭＯＳ１１ｂに流れる電流は減少）する。定電流回路１３ａ，１３ｂに流れる電流は一定であるので、ＮＭＯＳ１１ａ，１１ｂに流れる電流の差の半分が、ノードＮ１１から抵抗１２を介してノードＮ１２に流れる。これにより、ノードＮ１１の電位は上昇し、ノードＮ１２の電位が下降する。
【００５５】
一方、ＰＭＯＳ１５ａに流れる電流は減少（ＰＭＯＳ１５ｂに流れる電流は増加）し、ＮＭＯＳ１１ａ，１１ｂに流れる電流の差の半分と同じ大きさの電流が、ノードＮ１４から抵抗１６を介してノードＮ１３に流れる。抵抗１６に流れる電流に比例して、ノードＮ１４の電位は基準電位ＶＤＣよりも高くなり、ノードＮ１３の電位は基準電位ＶＤＣよりも低くなる。
【００５６】
次に、入力信号ＩＮＰの電位が下降（入力信号ＩＮＮの電位は上昇）すると、ＮＭＯＳ１１ａに流れる電流は減少（ＮＭＯＳ１１ｂに流れる電流は増加）し、ノードＮ１１から抵抗１２を介してノードＮ１２に流れる電流は減少する。そして、入力信号ＩＮＰ，ＩＮＮが同電位になったとき、ノードＮ１４から抵抗１６を介してノードＮ１３へ流れる電流はゼロとなり、ノードＮ１３，Ｎ１４の電位は、再び基準電位ＶＤＣとなる。
【００５７】
入力信号ＩＮＰの電位が更に下降し、再び上昇する間の動作は、前述の動作の逆である。
【００５８】
ＮＭＯＳ１１ａ，１１ｂの損失を無視すると、差動入力信号ＩＮＰ，ＩＮＮの電圧振幅と、ノードＮ１１，Ｎ１２間の電圧振幅は等しい。また、抵抗１２，１６に流れる電流は等しいので、差動増幅部１０の電圧利得は、これらの抵抗１２，１６の比によって決定される。これにより、時刻Ｔ２以降、ノードＮ１３，Ｎ１４には、平均電位が基準電位ＶＤＣで、差動入力信号ＩＮＰ，ＩＮＮが抵抗１２，１６の比で決定される電圧利得で増幅された差動信号が出力される。
【００５９】
そして、ノードＮ１４の電位が変調信号ＦＭとしてＶＣＯ３に与えられ、このＶＣＯ３から、中心周波数を基準周波数ＦＲＥＦとして、変調信号ＦＭで周波数変調された変調出力信号ＦＯＳＣが出力される。
【００６０】
このように、本実施形態の変調回路は、非送信モード及び送信モードに関わらず、ＶＣＯ３に与える変調信号ＦＭの直流電位を基準電位ＶＤＣに維持するスイッチ部２０とコモンモード帰還部３０を有している。これにより、非送信モードから送信モードに変化したときに、変調出力信号ＦＯＳＣが変動することがなくなり、スプリアスが抑制できる。また、変調出力信号ＦＯＳＣの変動がないので、送信モード切り替え後、直ちにデータ等を送信することが可能になるという利点がある。
【００６１】
なお、本発明は、上記実施形態に限定されず、種々の変形が可能である。この変形例としては、例えば、次のようなものがある。
【００６２】
（ａ）  周波数変調方式について説明したが、位相変調方式についても同様に適用可能である。
【００６３】
（ｂ）  差動入力信号ＩＮＰ，ＩＮＮを増幅して変調信号ＦＭを生成する差動増幅部１０を用いているが、増幅部の構成は差動増幅回路に限定されない。
【００６４】
（ｃ）  スイッチ部２０は、非送信モードにおいて変調信号ＦＭを基準電位ＶＤＣにするために、ＰＭＯＳ２１，２３とＮＭＯＳ２２，２４を組み合わせて構成しているが、ＰＭＯＳ或いはＮＭＯＳを十分にオン／オフに切り替えることができる基準電位ＶＤＣであれば、ＰＭＯＳ或いはＮＭＯＳのどちらか一方で実現することができる。
【００６５】
【発明の効果】
以上詳細に説明したように、本発明によれば、非送信モード時に変調信号ノードを基準電位に接続するスイッチ部と、送信モード時には増幅部に対してバイアス電位を基準電位に設定するための帰還信号を出力するコモンモード帰還部と、送信モード時に、入力信号を増幅して前記帰還信号に応じたバイアス電位を重畳して変調信号ノードに出力しする増幅部を有している。これにより、非送信モードと送信モードをとおして、変調信号ノードのバイアス電位は基準電位に保持される。従って、送信モード切り替えに伴うスプリアスの発生がなく、直ちにデータ等の送信が可能な変調回路が得られる。
【図面の簡単な説明】
【図１】本発明の実施形態を示す変調回路の構成図である。
【図２】従来の変調回路の一例を示す回路図である。
【図３】図２の動作を示す信号波形図である。
【図４】図１の動作を示す信号波形図である。
【符号の説明】
３    ＶＣＯ（電圧制御発振器）
１０    差動増幅部
２０    スイッチ部
３０    コモンモード帰還部
【図１】
0004154923.tif 000002
【図２】
0004154923.tif 000003
【図３】
0004154923.tif 000004
【図４】
0004154923.tif 000005