(57)【特許請求の範囲】
【請求項１】
複数のデータを貯蔵するメモリセルを有した半導体メモリ装置において、
前記メモリセルに連結された複数のワードライン及びビットラインと、
前記メモリセルの状態を読み出すため選択された前記ワードラインに温度に連動する電圧を供給する回路と、
前記メモリセルの状態を読み出すため非選択の前記ワードラインに所定の電圧を供給する回路とを備え、
前記温度に連動する電圧を供給する回路は、温度によりスレッショルド電圧とチャンネル抵抗が変化するＭＯＳトランジスタを有し、このＭＯＳトランジスタのスレッショルド電圧とチャンネル抵抗が温度により変化することにより、温度に連動する電圧を発生するもので、
非反転入力端が抵抗を通じて接地電圧に連結され、反転入力端に基準電圧が印加され、出力端が出力ターミナルに連結された差動増幅器と、
電源電圧と前記出力ターミナル間に連結され、前記差動増幅器の出力端にゲートが接続されたＰＭＯＳトランジスタと、
前記出力ターミナルと前記差動増幅器の非反転入力端との間に連結されたダイオード接続型のＮＭＯＳトランジスタと抵抗の直列回路であって、前記ＮＭＯＳトランジスタは、温度によりスレッショルド電圧とチャンネル抵抗が変化するＮＭＯＳトランジスタである直列回路と、
からなることを特徴とする半導体メモリ装置。
【請求項２】
半導体メモリ装置において、
複数のデータを貯蔵する複数のメモリセルと複数のワードライン及びビットラインよりなったメモリセルアレイと、
前記メモリセルの状態を読み出すため一定したレベルの相異なる電圧を発生する第１電圧回路と、
前記メモリセルの状態を読み出すため温度に連動する電圧を発生する第２電圧回路と、
前記メモリセルの状態を読み出すため前記第１及び第２電圧回路の出力値の間の差による電圧を選択された前記ワードラインに供給する回路と、
前記メモリセルの状態を読み出すため非選択の前記ワードラインに所定の電圧を供給する回路とを備え、
前記第２電圧回路は、温度によりスレッショルド電圧とチャンネル抵抗が変化するＭＯＳトランジスタを有し、このＭＯＳトランジスタのスレッショルド電圧とチャンネル抵抗が温度により変化することにより、温度に連動する電圧を発生するもので、
非反転入力端が抵抗を通じて接地電圧に連結され、反転入力端に基準電圧が印加され、出力端が出力ターミナルに連結された差動増幅器と、
電源電圧と前記出力ターミナル間に連結され、前記差動増幅器の出力端にゲートが接続されたＰＭＯＳトランジスタと、
前記出力ターミナルと前記差動増幅器の非反転入力端との間に連結されたダイオード接続型のＮＭＯＳトランジスタと抵抗の直列回路であって、前記ＮＭＯＳトランジスタは、温度によりスレッショルド電圧とチャンネル抵抗が変化するＮＭＯＳトランジスタである直列回路と、
からなることを特徴とする半導体メモリ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は複数のデータを貯蔵するメモリセルを有した半導体メモリ装置に関するものである。
【０００２】
【従来の技術】
フラッシュメモリ（又はＥＥＰＲＯＭ）は既存のＥＥＰＲＯＭに比べて集積度が高くて大容量の補助記憶装置に有用である。フラッシュメモリの中でも特にＮＡＮＤ型はＮＯＲ型又はＡＮＤ型に比べて集積度が相対的に高い。
【０００３】
フラッシュメモリのメモリセルは、Ｐ型の半導体基板の上面にＮ型のソースとドレインとを形成した後、ソース及びドレインの間の基板表面に薄い絶縁膜を形成し、その絶縁膜上に伝導性が良い物質よりなったフローティングゲートを形成した後に絶縁体でフローティングゲートの上部を覆った後コントロールゲートを形成することにより完成される。
【０００４】
一般的なＮＡＮＤ型フラッシュメモリは消去、書き込み及び読み出し動作を遂行する。消去と書き込み動作はファウラ・ノルドハイム（Ｆｏｗｌｅｒ−Ｎｏｒｄｈｉｍｅ）ＦＮトンネリング現象を用いる。消去時には、基板に非常に高い電圧を印加し、コントロールゲートには低電位を印加する。そうすると、コントロールゲートとフローティングゲートとのキャパシタンスとフローティングゲートと基板とのキャパシタンスの比により決定される電位がフローティングゲートに印加され、フローティングゲートと基板との電位差がトンネリングを起こすことができる電位差より大きければフローティングゲートに捕らわれていた電子が基板に移動する。その結果、セルトランジスタのスレッショルド電圧は低くなる。スレッショルド電圧が充分に低くなってドレインに適当な大きさの正電圧を印加した時チャンネルを通じて電流が流れると、そのセルトランジスタは“消去”されたと判断する。消去されたセルのデータは論理的に“１”に表示される。
【０００５】
書き込み（又はプログラム）時にはソースとドレインに０Ｖを印加し、コントロールゲートに非常に高い電圧を印加する。そうすると、チャンネル領域に０Ｖの電位を有した反転層（ｉｎｖｅｒｓｉｏｎ  ｌａｙｅｒ）が形成される。コントロールゲートとフローティングゲートとの間、そしてフローティングゲートとチャンネル領域との間のキャパシタンス比により決定されるフローティングゲートとチャンネル領域との電位差がトンネリングを誘発させる程度に充分に大きくなると、電子がチャンネル領域でフローティングゲートに移動する。この際にはセルトランジスタのスレッショルド電圧が増加するので、コントロールゲートに予め設定された正電圧を印加し、ソースに０Ｖを印加し、ドレインに適当な正電圧を印加した時チャンネル領域を通じた電流が流れない。この場合にはそのセルトランジスタが“プログラム”されたと判断し、“０”に表示する。
【０００６】
より多い量のデータを貯蔵するためのマルチレベルフラッシュメモリでは、一つのセルに２ビットのデータを貯蔵するために、図１に示したような四つのスレッショルド電圧分布“１１”，“１０”，“０１”，“００”を有していなければならない。又、２ビットのデータを貯蔵するための二つのラッチ（ｌａｔｃｈ）が図２に示したように必要である。図２は２ビットのデータを貯蔵するためのＮＡＮＤ型のメモリセルアレイと４状態（図１参照）の２ビットデータを出力するためのラッチ回路の構成を示したものであって、それによるプログラム（プログラム検証を含む）と読み出し動作に関しては図３と図４に各々示されている。
【０００７】
図１乃至図４を参照して基本的な動作を説明すると次の通りである。ここで、プログラム又は読み出し動作で選択されたセルはビットラインＢＬ１に属し、ワードラインＷＬ１５に連結されたセルＭとする。プログラム動作は選択されたメモリセルに連結されたワードラインの電圧を順次的に高めながらデータ“１０”ＶＰＧＭ１、“０１”ＶＰＧＭ２及び“００”ＶＰＧＭ３の順序に段階的なプログラムサイクルを通じて行われる。一つのプログラムサイクル内で各データに対するプログラムが終了されると、プログラム検証を遂行する。図１に示したように、プログラム検証時には各スレッショルド電圧分布で最下位レベルの電圧がプログラム検証電圧に設定される。一方、読み出しモードではスレッショルド電圧分布の間の中間レベルがワードライン電圧に設定される。図２でラッチＬＭ及びラッチＬＬは２ビットのデータのうち各々最上位ビットＭＳＢ（“１０”である場合“１”）及び最下位ビットＬＳＢ（“１０”である場合“０”）をそれらの出力ＱＭ及び出力ＱＬを通じて読み出すように割り当てられる。プログラム及び読み出しモードでは常にＬＳＢ→ＭＳＢ→ＬＳＢの順序にラッチの出力値が変えられる。又、プログラム動作ではラッチ制御信号ＬＴＨ１が常にローレベルを維持した状態で、ラッチ制御信号ＬＴＨ２とＬＴＨ３が該当するビットに対応してハイレベルのパルスに交代に活性化される。ラッチ選択信号ＳＥＬ１とＳＥＬ２はビットに対応して該当するプログラム／検証区間毎に交代に活性化される。ラッチＬＬの出力としてのラッチノードＱＬでＬＳＢを変更する場合には常にラッチＬＭからの状態に応答する。
【０００８】
図３を参照すると、プログラムモードではラッチノードＱＭとＱＬが全て“１”である場合“１１”に対してプログラム禁止状態が維持されてビットラインは電源電圧に充電される。先ず最も低いスレッショルド電圧に該当するデータ“１０”をプログラムするため、“１”と“０”をラッチノードＱＭとＱＬに各々ローディングした後、選択されたメモリセルＭのコントロールゲート（即ち、ワードラインＷＬ１５）にプログラム電圧ＶＰＧＭ１を印加してメモリセルＭのスレッショルド電圧が図１に示した分布△ＶＰ１内に設定されるようにする。この際、ビットラインＢＬ１は電源電圧レベルに充電される。以後、プログラム検証電圧ＶＦＹ１をワードラインＷＬ１５に印加して、メモリセルＭがデータ“１０”に該当するスレッショルド電圧を有するかを検査する。プログラムされたメモリセルＭのスレッショルド電圧が△ＶＰ１に属すると、図３に示したように、プログラム検証電圧ＶＦＹ１に対してメモリセルＭはターンオフされてラッチノードＱＬが“０”から“１”になる。プログラム検証中、ラッチノードＱＬが“１”に変えられることは、現在“１”状態であるラッチノードＱＭがＮＭＯＳトランジスタＮ１４のゲートに連結され、ハイレベルのラッチ制御信号ＬＴＨ２がＮＭＯＳトランジスタＮ１５のゲートに印加されることにより可能である。
【０００９】
次に、選択されたメモリセルＭを“０１”状態にプログラムする場合においては、既に△ＶＰ１のスレッショルド電圧を有したメモリセルＭに１次プログラム電圧ＶＰＧＭ１よりさらに高い２次プログラム電圧ＶＰＧＭ２を印加することにより行われる。即ち、２回のプログラムサイクル“１０”→“０１”を通じてなされる。“０”及び“１”をラッチノードＱＭ及びＱＬに各々ローディングさせた後、ラッチ選択信号ＳＥＬ１を活性化させて接地電圧レベルをビットラインＢＬ１に供給する。プログラム後選択されたメモリセルＭは△ＶＰ２のスレッショルド電圧分布を有する。メモリセルＭが所望のスレッショルド電圧にプログラムされたら、検証電圧ＶＦＹ２が印加されるプログラム検証区間中ラッチ制御信号ＬＴＨ３がハイレベルのパルスに活性化される時ラッチノードＱＭが“１”に変えられる。
【００１０】
最後に、選択されたメモリセルＭを“００”状態でプログラムする場合においては、前述した２段階のプログラムサイクル“１０”→“０１”を通じて既に△ＶＰ２の分布を有した選択されたメモリセルＭのワードラインにＶＰＧＭ２よりさらに高いプログラム電圧ＶＰＧＭ３を印加する。この際には、ラッチノードＱＭが“１”を維持した状態（前段階の“０１”プログラムサイクル後“１”に設定されている）でラッチノードＱＬにローディングされたデータ“０”が該当するビットラインＢＬ１に伝達される。プログラムを完了した後、プログラム検証電圧ＶＦＹ３がワードラインＷＬ１５に印加されるプログラム検証区間で“１”を維持しているラッチノードＱＭとハイパルスのラッチ制御信号ＬＴＨ２によりラッチノードＱＬは“１“に変えられてプログラム検証を終了する。
【００１１】
プログラム検証において、ラッチノードＱＬの値の変更はラッチノードＱＭが“１”であり、ラッチ制御信号ＬＴＨ２がハイレベルである時なされることが分かる。
【００１２】
一方、図４に示した読み出し動作は、前述したプログラム検証時とは違って、“００”→“０１”→“１０”の順序に進行される。プログラム検証時にはラッチノードＱＬの変更がラッチノードＱＭの帰還に基づいてなされるが、読み出しモードではラッチノードＱＭの相補ノードであるラッチノードＱＭＢの帰還による。又、読み出しモードではラッチ制御信号ＬＴＨ２がローレベルを維持し、ラッチ制御信号ＬＴＨ１及びＬＴＨ３がデータ状態に該当する読み出しサイクルでＬＴＨ１→ＬＴＨ３→ＬＴＨ１の順序に交代に活性化される。読み出しモードでのラッチノードＱＭ及びＱＬの初期状態はラッチ選択信号及びラッチ制御信号が全てローレベルとして非活性化状態なので全て“０”である状態から始まる。
【００１３】
先ず、データ状態“００”を読み出す場合（００ＲＤ）には、選択されたメモリセルＭのワードラインＷＬ１５に読み出し電圧ＶＲＤ３を印加する。読み出し電圧ＶＲＤ３は図１に示したように“００”のスレッショルド電圧分布と“０１”のスレッショルド電圧分布との中間に位置した電圧なので、“００”にプログラムされたメモリセルＭはターンオフ状態になる。“００”に対する読み出しサイクルでラッチ選択信号ＳＥＬ２が活性化されているため、ラッチノードＱＭは“０”であり、ラッチノードＱＬはハイパルスのラッチ制御信号ＬＴＨ１に応答して“１”になる。この際、ＮＭＯＳトランジスタＮ１６のゲートに“１”に設定されたラッチノードＱＭＢ（ラッチノードＱＭが“０”である時）が帰還されて印加されることにより、ラッチノードＱＬＢが“０”に設定され、これによりラッチノードＱＬが“１”に変えられる。
【００１４】
その後、“０１”のデータを読み出す場合（０１ＲＤ）には、ラッチ選択信号ＳＥＬ１がハイレベルに活性化される（ラッチ選択信号ＳＥＬ２はローレベル）。ＶＲＤ３が印加された時には、選択されたメモリセルＭがターンオンされて（ＶＲＤ３＞△ＶＰ２）ラッチノードＱＭ及びＱＬが全て“０”である。しかし、ＶＲＤ３より低いＶＲＤ２が選択されたメモリセルＭのワードラインＷＬ１５に印加されると、メモリセルＭはターンオフ状態になる。従って、ラッチノードＱＭはハイパルスのラッチ制御信号ＬＴＨ３に応答して“１”になる。最後に、“１０”のデータを読み出す場合（１０ＲＤ）には、ラッチ選択信号ＳＥＬ２が再びハイレベルに活性化される（ラッチ選択信号ＳＥＬ１はローレベル）。前段階の読み出し電圧ＶＲＤ３及びＶＲＤ２に対しては選択されたメモリセルＭがターンオンされるので、ラッチノードＱＭ及びＱＬは全て“０”を維持するが、ＶＲＤ２より低いＶＲＤ１がワードラインＷＬ１５に印加され、ラッチ制御信号ＬＴＨ１がハイレベルのパルスに活性化されると、ラッチノードＱＬは“１”に変えられる。この際にも、前述した“００”読み出しサイクルと同様に、“１”状態のラッチノードＱＭＢがＮＭＯＳトランジスタＮ１６のゲートに帰還印加されてラッチノードＱＬが“１”に変更されるのに寄与する。
【００１５】
【発明が解決しようとする課題】
このようなプログラム検証及び読み出し動作では、図１に示したように、選択されたメモリセルの状態を正しく検出するために、選択されたワードラインに印加される読み出し電圧ＶＲＤｎ−１（ｎ＝データ状態の数；本例では４）と検証電圧ＶＦＹｎ−１との間隔、即ち△Ｕｎ−１（以下、上位マージンという）と、各データ状態に該当するスレッショルド電圧分布での最大電圧とＶＲＤｎとの間隔△Ｌｎ−１（以下、下位マージンという）が広い程好ましい。しかし、△Ｕｎ−１と△Ｌｎ−１が必要以上に大きくなると、最も高い分布のスレッショルド電圧が増加される。結果的に、メモリセルのプログラム状態とは関係なく読み出し動作で選択されたメモリセルをターンオン状態にするための読み出し電圧も増加する。高い読み出し電圧はメモリセルにソフトプログラム（ｓｏｆｔ  ｐｒｏｇｒａｍ）を誘発させて信頼性を低下させる。又、高集積化によりさらに狭くなったワードラインの間の間隔がフローティングゲートの間のカップリングを誘発してスレッショルド電圧分布をさらに広くさせる。従って、メモリセルのスレッショルド電圧分布を適当に設定することはマルチレベルフラッシュメモリで非常に重要な設計要素である。
【００１６】
一方、フラッシュメモリは携帯用電子機器に多く装着されて使用されるので多様な周辺環境に置かれる。したがって、特にマルチビットフラッシュメモリではプログラム又は読み出し動作で周辺の温度条件によりスレッショルド電圧分布が変動することを考慮しなければならない。図５乃至図８を参照すると、読み出し電圧と検証電圧が温度と関係なく一定した値に固定された状態で、プログラムと読み出しが同一の温度条件で遂行される場合には上位マージン△Ｕｎ−１と下位マージン△Ｌｎ−１が一定するが（図５）、相異なる温度条件である場合にはスレッショルド分布の移動によるマージン不足で読み出し誤動作が発生する（図６乃至図８）。図５の場合は、プログラムと読み出しが常温、高温又は低温で行われても同一の温度条件なら問題がないことを示している。
【００１７】
しかし、図６に示したように、高温でプログラムし、低温で読み出し動作を遂行する場合には、プログラム後にスレッショルド電圧分布が高い電圧側へ△Ｖｔｎ程移動したと認識される。メモリセルのコントロールゲートがプログラム電圧近く充電されるとメモリセルが弱反転（ｗｅａｋ  ｉｎｖｅｒｓｉｏｎ）状態になって温度に比例してセル電流が流れる。高温では熱電子等により実際のセル電流よりさらに多い量の電流が感知／ラッチ回路を通じて流れることになる。従って、プログラム検証時に実際のスレッショルド電圧分布に相応するセル電流より少ない量のセル電流に反応してプログラムを終結させる。さらに、低温での読み出し動作時プログラム時と同一のセル電流を流すためにはより高いゲート電圧が必要となる。
【００１８】
同様に、図７に示されたように、低温でプログラムし、高温で読み出しを行う場合には、読み出し動作でスレッショルド電圧分布が低い電圧側へ移動したと見なすことができる。図６の場合とは違って、高温での読み出し動作時には実際のセル電流（選択されたメモリセルで純粋に流れる電流）より熱電子等によりさらに多い電流が感知／ラッチ回路側で示されるため、該当するスレッショルド電圧が低くなったと認識される。
【００１９】
図６及び図７の場合は、感知／ラッチ回路の動作側面で、プログラム検証電圧と読み出し電圧が温度と関係なく一定した値に設定されているので、相対的にスレッショルド電圧分布が温度変化により高い電圧又は低い電圧側へ移動したと見なされることを理解することができる。
【００２０】
その結果、図８に示したように、低温と高温とを往復しながらプログラムと読み出しとを反復すると、スレッショルド電圧分布が上下に広まる。プログラム状態に関係なくメモリセルをターンオン状態にするための読み出し電圧の大きさに限界があるため、温度変化により拡張されたスレッショルド電圧分布を受容するためには不本意ながら分布の間の間隔又は上位・下位マージンを縮めるより外はなく、それにより信頼性があるプログラム検証及び読み出し動作を保障しにくくなる。
【００２１】
本発明は上記の点に鑑みなされたもので、その目的は、スレッショルド電圧分布とリードライン電圧との関係を温度変化に関係なく最適に制御することができる半導体メモリ装置を提供することにある。
【００２２】
さらに、本発明は、温度変化と関係なく信頼性がある読み出し動作を遂行することができる半導体メモリ装置を提供することを他の目的とする。
【００２３】
【課題を解決するための手段】
本発明の半導体メモリ装置は、複数のデータを貯蔵する複数のメモリセルと複数のワードライン及びビットラインよりなったメモリセルアレイと、このメモリセルの状態を読み出すため一定したレベルの相異なる電圧を発生する第１電圧回路と、前記メモリセルの状態を読み出すため温度に連動する電圧を発生する第２電圧回路と、前記メモリセルの状態を読み出すため前記第１及び第２電圧回路の出力値の間の差による電圧を選択された前記ワードラインに供給する回路と、前記メモリセルの状態を読み出すため非選択の前記ワードラインに所定の電圧を供給する回路とを備える。第２電圧回路は温度により抵抗値が変わる半導体素子を含む。
【００２４】
【発明の実施の形態】
以下、本発明の望ましい実施形態に関する説明を添付した図面（図９乃至図２０）を参照して詳細に説明する。
【００２５】
本発明の実施形態が適用されるＮＡＮＤ型フラッシュメモリは４状態の２ビット情報“１１”，“１０”，“０１”及び“００”を記憶することができる多数個のメモリセルを有したメモリセルアレイとその周辺回路を含む。メモリセルは、フローティングゲートとコントロールゲートが絶縁膜を挟んで積層され、ソースとドレインとを有した構造よりなっている。メモリセルに貯蔵されたデータの消去は、コントロールゲートが連結されたワードラインを接地電圧０Ｖとし、基板に高電圧を印加してセクタ別に又は全メモリセルに対して行われる。メモリセルに４状態の２ビットのデータをプログラムし読み出す動作は前述した図２、図３及び図４と関連して説明した過程に準じる。本発明に関する実施形態では、プログラム及び読み出しモードに関してのみ説明することとし、プログラムモードはメモリセルのスレッショルド電圧を上昇させるプログラム動作とプログラムされたメモリセルに対するプログラム検証動作を含む。
【００２６】
図９はプログラム及び読み出しモードに必要な電圧を発生する回路とワードラインレベル選択回路の連結関係を示す。電圧発生回路１０は温度変化による読み出し／検証電圧ＶＲＶｔを発生する。電圧ＶＲＶｔは読み出し及びプログラム検証動作で選択されたワードラインに印加され、温度変化により決められる電圧である。通過電圧発生回路５０は読み出し及びプログラム検証動作で選択されないワードラインに印加される電圧ＶＲＶｐを発生する。電圧ＶＲＶｐは温度変化とは関係なく予め設定された電圧である。プログラム電圧発生回路６０はプログラム動作時に選択されたメモリセルをプログラムするために該当する選択されたワードラインに印加されるプログラム電圧ＶＰＧＭを発生する。電圧ＶＰＧＭは温度変化と関係なく予め設定された電圧である。プログラム通過電圧発生回路７０はプログラム動作で選択されない他のワードラインに印加される通過電圧ＶＰＡＳＳを発生する。電圧ＶＰＡＳＳは温度変化とは関係なく所定の値で設定された電圧である。モード選択回路８０はプログラム又は読み出しモードを選択するための信号ＭＳを発生する。読み出し／検証電圧ＶＲＶｔ、読み出し／検証通過電圧ＶＲＶｐ、プログラム電圧ＶＰＧＭ及び通過電圧ＶＰＡＳＳはワードラインレベル選択回路ＷＬＳ０〜ＷＬＳ１５に共通に印加される。ワードラインレベル選択回路ＷＬＳ０〜ＷＬＳ１５にはワードラインレベル選択信号ＷＳ０〜ＷＳ１５が各々割り当てられる。ワードラインレベル選択回路ＷＬＳ０〜ＷＬＳ１５はモード選択信号ＭＳとワードラインレベル選択信号ＷＳ０〜ＷＳ１５の統制により四つの電圧信号のうち一つを該当するワードラインに供給する。
【００２７】
ワードラインレベル選択回路ＷＬＳ０〜ＷＬＳ１５から出力されるワードライン駆動信号ＬＳ０〜ＬＳ１５は図１０に示されたワードライン選択スイッチＳ０〜Ｓ１５を通じてワードラインＷＬ０〜ＷＬ１５へ各々供給される。選択スイッチＳ０〜Ｓ１５は図１０のメモリセルアレイ単位ブロックＭＢｎを指定するブロック選択信号ＢＬＫｎにより開閉される。
【００２８】
例えば、現在読み出しモードであり、ワードラインＷＬ１５が選択される場合なら、レベル選択回路ＷＬＳ１５に入力された四つの電圧ＶＲＶｔ，ＶＲＶｐ，ＶＰＧＭ，ＶＰＡＳＳのうち電圧ＶＲＶｔを信号ＬＳ１５として出力し、他のレベル選択回路ＷＬＳ０〜ＷＬＳ１４は電圧ＶＲＶｐを信号ＬＳ０〜ＬＳ１４として出力する。図１０のメモリブロックＭＢｎが選択されたら、ハイレベルの信号ＢＬＫｎによりスイッチＳ０〜Ｓ１５がターンオンされてワードラインＷＬ１５には電圧ＶＲＶｔの電圧レベルを有した信号ＬＳ１５が印加され、他のワードラインＷＬ０〜ＷＬ１４には電圧ＶＲＶｐの電圧レベルを有した信号ＬＳ０〜ＬＳ１４が供給されることになる。一方、他のメモリブロックではブロック選択信号がローレベル０Ｖなのでワードライン駆動信号がワードラインへ伝達されない。
【００２９】
下の［表１］は動作モードに応じて選択されたワードラインと非選択のワードラインとに印加される電圧信号の状態を示す。
【００３０】
【表１】
0004122248.tif 000002
【００３１】
従って、本発明によるスレッショルド電圧分布を示した図１４乃至図１９に表記されたように、読み出しモードでは電圧ＶＲＶｔが読み出し電圧ＶＲＤになり、プログラムモード（即ち、プログラム検証）では検証電圧ＶＦＹになる。
【００３２】
図１１は図９の読み出し／検証電圧発生回路１０の構成に関する一つの実施形態を示す。図１１を参照すると、読み出し／検証電圧発生回路１０は温度とは関係なく一定したレベルの基準電圧Ｖ１（以下、固定基準電圧という）を発生する回路２０と、温度変化により変わる基準電圧Ｖ２（以下、変動基準電圧という）を発生する回路３０を含む。固定基準電圧Ｖ１は抵抗Ｒ１を通じて差動増幅器１３の反転入力端１１に印加され、変動基準電圧Ｖ２は抵抗Ｒ２を通じて差動増幅器１３の非反転入力端１２に印加される。差動増幅器１３は非反転入力端１２と接地電圧Ｖｓｓとの間に連結された抵抗Ｒ３と、反転入力端１１と出力端１４との間に連結された抵抗Ｒ４とを含む。差動増幅器１３の出力端１４で温度変化に相応する読み出し／検証電圧ＶＲＶｔが生成される。読み出し／検証電圧ＶＲＶｔは最も低いプログラム状態（例えば、“１０”）を考慮してＮＭＯＳトランジスタのスレッショルド電圧より低い電圧から設定される。又、大きいファンアウトを有したスレッショルド電圧より低い読み出し／検証電圧を発生させるために、電圧ＶＲＶｔは変動基準電圧Ｖ２で固定基準電圧Ｖ１を差し引いた値に設定される。
【００３３】
固定基準電圧Ｖ１を発生する回路２０の内部構成は図１２に示され、変動基準電圧Ｖ２を発生する回路３０の内部構成は図１３に示されている。図１２及び図１３の回路はデータ状態“１０”を読み出すためのワードライン電圧ＶＲＤ１を０Ｖとした場合の実施形態を示す。
【００３４】
先ず、固定基準電圧Ｖ１を発生する図１２の回路では、四つのデータ状態を有したメモリセルに対するプログラム検証及び読み出し動作を遂行するために六つのワードライン電圧ＶＲＤ１，ＶＦＹ１，ＶＲＤ２，ＶＦＹ２，ＶＲＤ３及びＶＦＹ３が必要である。この六つのワードライン電圧は図５〜図８又は図１４に示したものであって、ＶＲＤ１＜ＶＦＹ１＜ＶＲＤ２＜ＶＦＹ２＜ＶＲＤ３＜ＶＦＹ３の大きさで設定されている。六つの制御信号ＲＤ１，ＶＦ１，ＲＤ２，ＶＦ２，ＲＤ３及びＶＦ３は六つのワードライン電圧に対応して固定された基準電圧Ｖ１を各々発生するために各電圧発生時毎にＮＭＯＳトランジスタＮ２１〜Ｎ２６をターンオンさせる。出力ターミナル２１と接地電圧との間に連結されたＮＭＯＳトランジスタＮ２１のゲートには信号ＲＤ１が印加される。信号ＲＤ１は電源電圧と差動増幅器２５の非反転端２３の間に連結されたＰＭＯＳトランジスタＰ２１のゲートにインバータＩＮＶ１を通じて印加される。出力ターミナル２１と差動増幅器２５の非反転端２３との間でＮＭＯＳトランジスタＮ２２〜Ｎ２６と共に直列に連結された抵抗Ｒ２２〜Ｒ２６はデータ状態により増加する読み出し／検証電圧に対応するためにＲ２２＜Ｒ２３＜Ｒ２４＜Ｒ２５＜Ｒ２６の順序に抵抗値を有するように設計される。差動増幅器２５は各ＮＭＯＳトランジスタのターンオンにより印加される非反転端２３の電圧を反転端２４の基準電圧Ｖｒｅｆと比較して、電源電圧と出力ターミナル２１との間に連結されたＰＭＯＳトランジスタＰ２２のゲートにその結果を印加する。従って、六つのワードライン電圧に対応して、信号ＲＤ１，ＶＦ１，ＲＤ２，ＶＦ２，ＲＤ３及びＶＦ３が順次的に活性化されることにより各々の固定基準電圧Ｖ１を発生する。図面では一つの固定基準電圧Ｖ１が発生されることとなっているが、データ状態による読み出し及び検証段階により六つの固定基準電圧が各々発生されることを理解しなければならない。
【００３５】
一方、図１３を参照すると、温度による変動基準電圧Ｖ２を発生する回路３０は温度によりスレッショルド電圧が変わるＮＭＯＳトランジスタＮ３２を含む。ＮＭＯＳトランジスタＮ３２はゲートとドレインが連結されたダイオード回路を構成する。最も低いプログラム状態を読み出すためのワードライン電圧ＶＲＤ１を０Ｖで設定することにより、出力ターミナル３１と接地電圧との間に連結されたＮＭＯＳトランジスタＮ３１のゲートには信号ＲＤ１が印加される。信号ＲＤ１は、又、インバータＩＮＶ２を通じてＰＭＯＳトランジスタＰ３１のゲートに印加される。ＰＭＯＳトランジスタＰ３１は電源電圧と差動増幅器３５の非反転入力端３３との間に連結される。非反転入力端３３は抵抗Ｒ３２を通じて接地電圧に連結される。電源電圧と出力ターミナル３１との間には差動増幅器３５の出力端３６にゲートが接続されたＰＭＯＳトランジスタＰ３２が連結される。差動増幅器３５の反転入力端３４には基準電圧Ｖｒｅｆが印加される。出力ターミナル３１と非反転入力端３３との間には、ダイオード接続型のＮＭＯＳトランジスタＮ３２と抵抗R31が直列に連結される。
【００３６】
図１３の変動基準電圧発生回路３０で、差動増幅器３５に対する負帰還（ｎｅｇａｔｉｖｅ  ｆｅｅｄｂａｃｋ）ループがＰＭＯＳトランジスタＰ３２−ＮＭＯＳトランジスタＮ３２−抵抗Ｒ３１−抵抗Ｒ３２を通じて形成されているため、非反転入力端３３と反転入力端３４の電圧レベルが同じくなる時点で変動基準電圧Ｖ２の値が決定されるように設計される。そして、出力ターミナル３１とノード３２との間にはダイオード連結型ＮＭＯＳトランジスタＮ３２が連結されているため、変動基準電圧Ｖ２の電圧はノード３２の電圧より常にＮＭＯＳトランジスタＮ３２のスレッショルド電圧Ｖｔｎ程さらに高い。非反転入力端３３と接地電圧との間に連結された抵抗Ｒ３２を通じて常に一定した電流が流れる。
【００３７】
従って、温度が高くなるとＮＭＯＳトランジスタＮ３２のスレッショルド電圧とチャンネル抵抗が減少するので、非反転入力端３３には電流の流入量が増加し、それにより非反転入力端３３の電圧がその分上昇する。その結果、ＰＭＯＳトランジスタＰ３２のチャンネル電流が減少することにより、変動基準電圧Ｖ２はその分低くなる。低くなった変動基準電圧Ｖ２は図１１の差動増幅器１３で温度と無関係の固定基準電圧Ｖ１と比較されるため（Ｖ２−Ｖ１）、最終的に発生される電圧ＶＲＶｔはその温度降下分程低くなった電圧レベルを有する。
【００３８】
逆に、温度が低くなるとＮＭＯＳトランジスタＮ３２のスレッショルド電圧とチャンネル抵抗が増加するので、非反転入力端３３は電流の流入量が減少し、それにより非反転入力端３３の電圧がその分減少する。その結果、ＰＭＯＳトランジスタＰ３２のチャンネル電流が増加することにより変動基準電圧Ｖ２はその分増加する。増加された変動基準電圧Ｖ２は温度と無関係の一定した値の固定基準電圧Ｖ１と比較されて（Ｖ２−Ｖ１）結局電圧ＶＲＶｔを高める。
【００３９】
ダイオード接続型ＮＭＯＳトランジスタＮ３２は、図２０の電流（Ｉｄｓ）−電圧（Ｖｇ）特性グラフで示されるように、サブスレッショルド領域で強反転（ｓｔｒｏｎｇ  ｉｎｖｅｒｓｉｏｎ）になる前まで即ち、弱反転される間、相対的に高温Ｔ１＞Ｔ２でさらに多いドレイン−ソース電流（又はチャンネル電流）を流す。しかし、強反転状態が始まると弱反転状態とは反対に相対的に低温Ｔ２でさらに多い電流を流す。温度に比例してチャンネル電流が流れる特性を用いるためにはＮＭＯＳトランジスタＮ３２のゲート電圧ＶｇはＮＭＯＳトランジスタＮ３２が弱反転状態になるように、例えばＶＴ程度の電圧レベルになることが望ましい。
【００４０】
図１４乃至図１９は、本発明の動作すなわち、温度変化によりスレッショルド電圧分布の移動に対応してワードライン電圧が設定されることを示す。最も低いプログラム状態即ち、データ状態“１０”を読み出すための電圧ＶＲＤ１は０Ｖで固定されている。図１４は常温でプログラム及び読み出し動作が進行される場合で、温度変化がないためスレッショルド分布及びワードライン電圧の変動がない。
【００４１】
図１５は高温でプログラム及び読み出し動作を遂行する場合で、この場合は、データ状態によるスレッショルド電圧分布が高温環境による影響で全体的に低い電圧側へ例えば△Ｖｔｎ（ＮＭＯＳトランジスタのスレッショルド電圧）程移動する。その結果、データ状態“１０”に対する上位マージン△Ｕ１、即ち電圧ＶＲＤ１と分布“１０”の最下位スレッショルド電圧との間隔はその分狭くなる。このとき、検証及び読み出し動作のためのワードライン電圧が図１１の回路の動作過程を通じて△Ｖｔｎ程低い値に発生する。即ち、電圧ＶＦＹ１はＶＦＹ１−△Ｖｔｎで、電圧ＶＲＤ２はＶＲＤ２−△Ｖｔｎで、電圧ＶＦＹ２はＶＦＹ２−△Ｖｔｎで、電圧ＶＲＤ３はＶＲＤ３−△Ｖｔｎで、電圧ＶＦＹ３はＶＦＹ３−△Ｖｔｎで設定されて安定的なプログラム検証及び読み出し動作を遂行する。
【００４２】
高温でプログラム動作を遂行した後低温で読み出し動作を遂行する場合には、図１６に示されたように、データ状態によるスレッショルド電圧分布が高い電圧側へ移動して△Ｕ１が例えば、△Ｖｔｎ程移動する。しかし、温度が減少する程変動基準電圧Ｖ２が上昇するので、電圧ＶＦＹ１はＶＦＹ１＋△Ｖｔｎで、電圧ＶＲＤ２はＶＲＤ２＋△Ｖｔｎで、電圧ＶＦＹ２はＶＦＹ２＋△Ｖｔｎで、電圧ＶＲＤ３はＶＲＤ３＋△Ｖｔｎで、電圧ＶＦＹ３はＶＦＹ３＋△Ｖｔｎで設定されて安定的なプログラム検証及び読み出し動作を遂行する。
【００４３】
図１７は、低温でプログラム及び読み出し動作を遂行する場合で、この場合は、データ状態によるスレッショルド電圧分布が低温環境による影響で全体的に高電圧側へ例えば△Ｖｔｎ程移動することによりデータ状態“１０”に対する上位マージン△Ｕ１はその分広くなる。しかし、このとき、検証及び読み出し動作のためのワードライン電圧は図１１の回路の動作過程を通じて△Ｖｔｎ程高い値で発生される。
【００４４】
又、低温でプログラムを行い、高温で読み出しを遂行する場合には、図１８に示されたように、スレッショルド電圧分布が低電圧側へ例えば△Ｖｔｎ（ＮＭＯＳトランジスタのスレッショルド電圧）程全体的に移動する。このとき、上位マージン△Ｕ１が狭くなるが、検証及び読み出し動作のためのワードライン電圧が図１１の回路の動作過程を通じて△Ｖｔｎ程低い値で発生される。したがって、電圧ＶＦＹ１はＶＦＹ１−△Ｖｔｎで、電圧ＶＲＤ２はＶＲＤ２−△Ｖｔｎで、電圧ＶＦＹ２はＶＦＹ２−△Ｖｔｎで、電圧ＶＲＤ３はＶＲＤ３−△Ｖｔｎで、電圧ＶＦＹ３はＶＦＹ３−△Ｖｔｎで設定されて安定的なプログラム検証及び読み出し動作を遂行する。
【００４５】
結果的に、図１９に示されたように、データ状態に対するスレッショルド電圧分布が一定に維持されることを理解することができる。
【００４６】
【発明の効果】
このように、本発明では高温又は低温でプログラム及び読み出しモードを遂行する、又は高温でプログラムを行い、低温で読み出しを行う、或いは低温でプログラムを行い、高温で読み出しを行ったため予め設定されたプログラム検証及び読み出し動作のためのワードライン電圧がそのスレッショルド電圧分布と合わなくても、その温度変化に対応してプログラム検証及び読み出しのためのワードライン電圧を設定することができる。又、そうした温度変化によりスレッショルド電圧分布の間のワードライン電圧マージンが拡張されるか、或いは狭くなっても、これにワードライン電圧のレベルを連動させ得る。
【００４７】
従って、本発明によるマルチレベルフラッシュメモリは温度変化によるプログラム及び読み出し動作の誤りを防止してその信頼性を向上させる利点がある。
【図面の簡単な説明】
【図１】マルチレベルフラッシュメモリでデータ状態によるスレッショルド電圧分布を示す状態図である。
【図２】マルチレベルのデータの状態を読み出すための回路の構成を示す回路図である。
【図３】図２の回路で遂行されるプログラム及び読み出し動作を説明するタイミング図である。
【図４】図２の回路で遂行されるプログラム及び読み出し動作を説明するタイミング図である。
【図５】従来のフラッシュメモリで温度変化によるプログラム検証及び読み出し動作の誤りを示す状態図である。
【図６】従来のフラッシュメモリで温度変化によるプログラム検証及び読み出し動作の誤りを示す状態図である。
【図７】従来のフラッシュメモリで温度変化によるプログラム検証及び読み出し動作の誤りを示す状態図である。
【図８】従来のフラッシュメモリで温度変化によるプログラム検証及び読み出し動作の誤りを示す状態図である。
【図９】本発明によりプログラム及び読み出し動作のための電圧を発生する回路の連結関係を示すブロック図である。
【図１０】図９の回路からプログラム及び読み出し動作のための電圧が供給される単位メモリブロックの回路図である。
【図１１】図９の回路１０の内部構成を示す回路図である。
【図１２】図１１の回路２０の内部構成を示す回路図である。
【図１３】図１１の回路３０の内部構成を示す回路図である。
【図１４】本発明により温度変化に対応してプログラム検証及び読み出し電圧が連動することを示す状態図である。
【図１５】本発明により温度変化に対応してプログラム検証及び読み出し電圧が連動することを示す状態図である。
【図１６】本発明により温度変化に対応してプログラム検証及び読み出し電圧が連動することを示す状態図である。
【図１７】本発明により温度変化に対応してプログラム検証及び読み出し電圧が連動することを示す状態図である。
【図１８】本発明により温度変化に対応してプログラム検証及び読み出し電圧が連動することを示す状態図である。
【図１９】本発明により温度変化に対応してプログラム検証及び読み出し電圧が連動することを示す状態図である。
【図２０】図１３のＮＭＯＳトランジスタＮ３２の動作特性を示す特性図である。
【符号の説明】
１０  読み出し／検証電圧発生回路
１１  反転入力端
１２  非反転入力端
１３  差動増幅器
１４  出力端
２０  固定基準電圧Ｖ１を発生する回路
３０  変動基準電圧Ｖ２を発生する回路
【図１】
0004122248.tif 000003
【図２】
0004122248.tif 000004
【図３】
0004122248.tif 000005
【図４】
0004122248.tif 000006
【図５】
0004122248.tif 000007
【図６】
0004122248.tif 000008
【図７】
0004122248.tif 000009
【図８】
0004122248.tif 000010
【図９】
0004122248.tif 000011
【図１０】
0004122248.tif 000012
【図１１】
0004122248.tif 000013
【図１２】
0004122248.tif 000014
【図１３】
0004122248.tif 000015
【図１４】
0004122248.tif 000016
【図１５】
0004122248.tif 000017
【図１６】
0004122248.tif 000018
【図１７】
0004122248.tif 000019
【図１８】
0004122248.tif 000020
【図１９】
0004122248.tif 000021
【図２０】
0004122248.tif 000022