(57)【特許請求の範囲】
【請求項１】
所定の周波数で変調された入力信号を検出する信号検出回路において、
第１の単一電子トンネル接合に第１の負荷を介して電源を供給し、前記入力信号が第１のキャパシタを介して前記第１の単一電子トンネル接合に供給され、前記入力信号の周波数と前記第１の単一電子トンネル接合の自励周波数との差又は入力信号の振幅に応じた出力を生成する前段回路と、
前記前段回路の出力が供給され前記入力信号の復調信号を出力する後段回路とを有することを特徴とする信号検出回路。
【請求項２】
請求項１において、
前記後段回路において、直列に形成された第２及び第３の単一電子トンネル接合に第２の負荷を介して電源が供給され、前記第２及び第３の単一電子トンネル接合の接続点に、前記前段回路の出力がキャパシタ又は抵抗を介して供給され、前記第２及び第３の単一電子トンネル接合と前記第２の負荷との接続点から前記復調信号が出力されることを特徴とする信号検出回路。
【請求項３】
請求項２において、
前記後段回路において、前記第２の負荷が第４の単一電子トンネル接合で構成されることを特徴とする信号検出回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、単一電子トンネル接合を利用した受信回路等の信号検出回路及び発振回路に関し、特に、待機中の消費電力を削減した携帯通信端末などに利用する場合に好適な信号検出回路及び発振回路に関する。
【０００２】
【従来の技術】
携帯電話等の携帯通信端末は、電池により受信回路やそれに付随する発振回路を駆動する。かかる携帯通信端末は、受信信号の待ち受け時間の間も、フロントエンド回路、発振回路、受信信号を検出する信号検出回路及びその周辺回路等の必要な回路を駆動しておく必要があり、それらの回路の低消費電力化が重要である。
【０００３】
従来のシリコン半導体を利用した集積回路では、その消費電力を十分に小さくすることができず、こららの携帯通信端末の連続使用時間を制約する原因となっている。
【０００４】
一方、従来のシリコン半導体とは全く別の単一電子効果素子が注目を集めている。この単一電子効果素子は、例えばナノサイズの非常に微少な面積のトンネル接合では、単一電子トンネル（ＳＥＴ）効果により接合をトンネルする電子数を１個の単位で制御することができる。かかる単一電子トンネル接合を利用した回路は、既に種々提案されているが、従来のシリコンを利用したＣＭＯＳ回路において将来予測される消費電力の限界を越えることができるものとして期待されている。
【０００５】
【発明が解決しようとする課題】
そこで、本発明の目的は、単一電子トンネル接合素子を利用して低消費電力の信号検出回路又は発振回路を提供することにある。
【０００６】
更に、本発明の目的は、単一電子トンネル接合素子を利用した従来にない全く新規な信号検出回路又は発振回路を提供することにある。
【０００７】
【課題を解決するための手段】
上記の目的を達成するために、本発明は、所定の周波数で変調された入力信号を検出する信号検出回路において、
第１の単一電子トンネル接合に第１の負荷を介して電源を供給し、前記入力信号が第１のキャパシタを介して前記第１の単一電子トンネル接合に供給され、前記入力信号の周波数と前記第１の単一電子トンネル接合の自励周波数との差又は入力信号の振幅に応じた出力を生成する前段回路と、
前記第１の回路の出力が供給され前記入力信号の復調信号を出力する後段回路とを有することを特徴とする。
【０００８】
上記の発明によれば、前段回路が入力信号の周波数と第１の単一電子トンネル接合の自励周波数との差又は入力信号の振幅に応じた出力を生成することができるので、所定の周波数で変調された高周波の入力信号の信号検出を行うことができる。しかも、その回路は単一電子トンネル接合で構成されているので、消費電力を極力小さくすることができる。
【０００９】
更に、上記の目的を達成するために、本発明の発振回路は、単一電子トンネル接合を用いたインバータ回路を奇数段接続し、最終段のインバータ回路の出力を初段のインバータ回路の入力に供給し、所定のインバータ回路の出力から所定周期のクロックが出力されることを特徴とする。
【００１０】
上記の発明によれば、消費電力が極力少ない単一電子トンネル接合を利用したインバータを奇数段接続することで発信動作を行わせることができ、インバータのいずれかの出力端子から一定周波数のクロックを出力することができる。
【００１１】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態例を説明する。しかしながら、かかる実施の形態例が、本発明の技術的範囲を限定するものではない。
【００１２】
［受信回路］
図１は、一般的な高周波受信回路を示す図である。高周波の搬送波で変調された受信信号RFinが、検波回路１０により割り当てられた周波数の搬送波による信号を検波し、ローパスフィルタ１２により高周波成分を除去され、増幅回路１４により増幅されることにより、ベースバンドの送信信号が出力される。従来のシリコン半導体を利用した集積回路では、これらの検波回路１０、ローパスフィルタ１２、増幅回路１４は別々の回路で構成され、それぞれで一定の電力の消費が必要である。
【００１３】
図２は、本実施の形態例における単一電子トンネル接合を利用した高周波信号検出回路を示す図である。受信された高周波受信信号RFinが、キャパシタＣ１、負荷抵抗Ｒ１及び単一電子トンネル接合ＳＪ１からなる前段回路２０に入力される。この回路２０により、入力信号RFinの周波数ωiと単一電子トンネル接合ＳＪ１のＳＥＴ振動周波数（自励周波数）ωSETの差（ωi−ωSET）、或いは入力信号RFinの振幅に応じた振動波形がアイランドIL1のノードに発生する。そして、アイランドIL1のノードの信号Ｓ１が、後段の抵抗Ｒ３と単一電子トンネル接合ＳＪ２，ＳＪ３とで構成される信号変換ゲート回路２２に入力され、上記の差周波数や入力信号の振幅に比例した電圧と電流信号が出力outputに生成される。
【００１４】
さて、単一電子トンネル接合における単一接合効果について説明すると、単一電子トンネル接合は容量が十分小さな接合であり、十分低温状態ではその電流電圧特性にクーロンブロッケイドと呼ばれる非線形性が現れて、電流がゼロバイアス付近で遮断される。即ち、図２において、単一電子トンネル接合ＳＪ１にある電圧を印加すると、接合間の電圧が閾値電圧Ｖｔ＝ｅ／２Ｃ（ｅは素電荷）を越える時に電子が一個ずつトンネルする。このような現象は、ＳＥＴ振動（自励振動）として知られている。
【００１５】
図２に示された初段回路２０は、かかる単一電子トンネル接合ＳＪ１に、負荷抵抗Ｒ１を介して上記の閾値電圧Ｖｔ以上の直流バイアスＶdc1を印加する。その結果、接合ＳＪ１の両端の電圧はある振動数ωSETで自励振動する。かかる振動を単一電子トンネル振動（ＳＥＴ振動）と称され、単一電子トンネル接合ＳＪ１に流れる平均電流Ｉに対して、ＳＥＴ振動周波数ωSETは、２πＩ／ｅと表される。図３は、このＳＥＴ振動の特性を示す図である。単一電子トンネル接合間の電圧ＶSJが閾値電圧e/2Cを越える時に単一電子がトンネルする現象がωSETの周波数で繰り返される。図４は、その場合の周波数に対する接合電圧ＶSJのスペクトル密度Ｓｖの特性を示す図である。図４の特性図から明らかな通り、ＳＥＴ振動周波数ωSETの周波数でそのスペクトル密度Ｓｖは大きくなる。
【００１６】
かかる前段回路２０に、容量Ｃ１を介して周波数ωiの入力信号RFinを加えると、入力信号の周波数ωiとＳＥＴ振動周波数ωSETとがほぼ等しい時に位相同期が発生する。図５は、単一電子トンネル接合による位相同期特性を示す図である。図中横軸は周波数ω、縦軸は接合のスペクトル密度が示され、左側が図４で示したＳＥＴ振動に対するスペクトル密度と入力信号RFinの周波数ωiとの関係を示し、右側が入力信号RFinが印加された時の接合SJ1でのスペクトル密度Ｓｖを示す。
【００１７】
図５（１）（４）では、ＳＥＴ振動周波数ωSETと入力信号周波数ωiとが大きく異なる場合であり、この場合は位相同期は起こらず、接合SJ1でのスペクトル密度Ｓｖは図４の場合と同じである。一方、図５（２）（３）では、ＳＥＴ振動周波数ωSETと入力信号周波数ωiとが一定の幅の同期領域内にあり、接合SJ1での振動が入力信号周波数ωiに引き込まれる。その結果、単一電子トンネル接合SJ1での振動は、入力信号周波数ωiに同期する成分が多くなる。
【００１８】
この特性図から明らかな通り、図２における初段のトンネル位相論理回路２０では、入力信号RFinの周波数ωiがＳＥＴ振動周波数ωSETの近傍にあるとき位相同期を生じ、アイランドIL1における電圧Ｓ１のωi成分が大きくなる。即ち、両周波数ωiと自励周波数ωSETとの差が大きければ接合ＳＪ１のωi成分は小さく、差が小さければωi成分は大きくなる。
【００１９】
図６は、入力信号RFinの振幅と負荷抵抗Ｒ１を流れる電流Ｉ1の平均電流との関係を示す図である。横軸は正規化された入力振幅を、縦軸は正規化された平均電流をそれぞれ示す。この特性図に示されることは、入力信号RFinの振幅が大きい時（正規化振幅が１）、単一電子トンネル接合SJ1で位相同期が発生し、より大きな電流が負荷抵抗Ｒ１に流れ、入力信号RFinの振幅が小さい時（正規化振幅が０）、単一電子トンネル接合SJ1で位相同期が発生せずに、自励振動による小さな電流しか負荷抵抗Ｒ１に流れないことである。正規化振幅が１の時の電流Ｉ1は、Ｉ1＝ｅωi／２πであり、その場合の正規化電流Ｉ0もＩ0＝ｅωi／２πと定義されている。一方、正規化振幅が０の時の電流Ｉ1は、Ｉ1＝ｅωSET／２πであり、これは単一電子トンネル素子SJ1によるＳＥＴ振動による電流である。
【００２０】
図６に示された特性を利用することにより、単一電子トンネル接合ＳＪ１のＳＥＴ振動周波数ωSETを通信チャネルの周波数ωiに近い周波数にしておくと、通信チャネルωiを有する受信信号RFinを選択し、その振幅が大きい時に大きな電流を負荷抵抗Ｒ１に流し、その振幅が小さい時に小さな電流を負荷抵抗Ｒ１に流すことができる。即ち、検波と復調に類似する機能が前段の回路２０により行われる。
【００２１】
図６は、入力信号の振幅と負荷抵抗Ｒ１の平均電流との関係を示す。本発明者は、入力信号の周波数ωiと単一電子トンネル接合の自励周波数ωSETとの差と負荷抵抗Ｒ１の平均電流との間にも同様の関係があることを確認している。従って、近似的にいうと、出力信号Ｖout(t)は、
Ｖout(t)＝ｋＶｉ(t)＋Ｖ0
Ｖout(t)＝ｋ（ωi(t)−ωSET）＋Ｖ0
ここで、ｋ、Ｖ0は抵抗、接合容量などに依存する係数であり、Ｖｉ(t)、ωi(t)は入力信号の振幅と周波数である。
【００２２】
図７は、受信回路の動作を示す図である。入力信号RFinが周波数ωiで振幅の大小により信号１，０を表しているとすると、トンネル位相論理回路２０によれば、負荷抵抗Ｒ１には、周波数ωiの信号に対して振幅が大きい時に大きな電流が流れ、周波数ωiの信号に対して振幅が小さい時に小さな電流が流れる。従って、負荷抵抗Ｒ１に接続されるアイランドIL1の平均電圧Ｓ１は、図７に示される通り、負荷抵抗を流れる電流と反転する信号になる。
【００２３】
図２に示された後段の回路２２は、２つの単一電子トンネル接合SJ2,SJ3により  挟まれたアイランドIL2に、抵抗Ｒ２又はキャパシタＣ２を介してアイランドIL1が接続される。即ち、アイランドIL2のレベルは電圧Ｓ１により制御される。この後段の回路２２は、一種の信号変換ゲートであり、上記の単一電子トンネル接合SJ1での位相同期による振動波形を、電圧信号outputに変換して出力する。
【００２４】
図８は、後段の回路２２の動作特性を示す図である。回路内の引用番号は図２と同じであり、出力のキャパシタＣｐは寄生容量である。かかる回路の入力・出力特性は、図中左側に示される。横軸を入力、縦軸を出力とすると、入力の電圧がＬレベルの時に２つの単一電子トンネル接合SJ2,SJ3には電流が流れずに出力がＨレベルになり、入力電圧がＨレベルの時に２つの単一電子トンネル接合SJ2,SJ3にトンネル電流が流れ出力がＬレベルになる。横軸を時間にした時の入力と出力の関係も示される。
【００２５】
図９は、同様に後段の回路の動作特性を示す図である。この例では入力がキャパシタＣ２を介してアイランドIL2に供給される。回路内の引用番号は図２と同じである。この場合の入力・出力特性も上記と同様であり、入力がＬレベルの時に２つの単一電子トンネル接合SJ2,SJ3には電流が流れずに出力がＨレベルになり、入力電圧がＨレベルの時に２つの単一電子トンネル接合SJ2,SJ3にトンネル電流が流れ出力がＬレベルになる。
【００２６】
図１０は、図８，９に示した後段の回路２２の動作を説明する図である。２つの単一電子トンネル接合ＳＪ２，ＳＪ３がグランドGNDと出力との間に接続され、両者の接続点はアイランドIL2となる。２つの接合ＳＪ２，ＳＪ３との間のアイランド領域IL2は、ナノオーダの微少領域であるので、静電エネルギーにより電子の順位は図示される通りとびとびの順位（n-1,n-1,n,n+1）になる。従って、アイランド領域IL2の電位を制御すると、図１０（Ａ）の如くある電位（Ｓ１＝Ｌ）では、アイランドIL2内の順位と接合の外側の順位とが整合せずにトンネル電流が流れず、図１０（Ｂ）の如くある電位（Ｓ１＝Ｈ）では、アイランドIL2内の順位と接合の外側の両順位とが整合して、即ち、アイランド内の順位が両順位のちょうど中間に位置して、トンネル電流が流れる。
【００２７】
上記した一対の単一電子トンネル接合ＳＪ２，ＳＪ３は、接合点をゲート、接合ＳＪ２の他方の端子をソース、接合ＳＪ３の他方の端子をドレインととらえて単一電子トンネルトランジスタと称することもできる。即ち、ゲートの電位によって、トランジスタのドレイン・ソース間の電流を制御することができる。しかも、負荷抵抗Ｒ３を比較的大きくして、増幅作用を大きくすることができる。また、抵抗Ｒ３と接合ＳＪ３の容量Ｃj3とからなる時定数Ｒ3・Ｃj3が、入力信号の周波数ωiに対して十分大きい場合は、その振動の影響が少なくなり、出力端子outputには直流成分が出力される。
【００２８】
図８，９で示した通り、入力Ｓ１がＨレベルでは電流が流れて出力はＬレベルになり、入力Ｓ１がＬレベルでは電流が流れず出力はＨレベルになる。しかも、図８，９に示される通り、後段の回路は増幅機能も有する。
【００２９】
従って、図２の受信回路では、入力信号RFinに対して同等の周波数の振幅特性に応じた振動波形がアイランドIL1に出力され、その振動波形のうち直流成分のみが増幅されて出力端子outputに出力される。即ち、後段のトンネル位相論理回路２２は、ローパスフィルタとしての機能と増幅回路としての機能とを有する信号変換ゲートである。
【００３０】
図２の論理回路において、単一電子トンネル接合ＳＪ２，ＳＪ３のトンネル時定数を入力信号の搬送波周波数ωiの逆数よりも十分長くしておく。トンネル時定数は、これらの接合のトンネル抵抗ＲTと接合容量Ｃの場合にＣＲTと表される。或いは、抵抗Ｒ２の値Ｒ２による時定数ＣＲ２を受信信号の搬送波周波数ωiの逆数よりも十分長くしておいても良い。
【００３１】
図１１は、本実施の形態例における別の信号検出回路を示す図である。図２と同じ構成要素には同じ引用番号を与える。この例では、後段の信号変換ゲートを構成する回路２２は、負荷抵抗Ｒ３の代わりに、単一電子トンネル接合ＳＪ４を使用する。この点が、図２の回路と異なるところである。
【００３２】
図１２は、図１１における後段の回路２２の入力と出力の関係を示す図である。この場合も、図９の場合と同様の特性を有し、入力がＬレベルの時に出力がＨレベルになり、入力がＨレベルの時に出力がＬレベルになる。このように、出力電圧はＨレベル又はＬレベルの２値となり、デジタル信号の検出に適している。図１１において、検波用の前段の回路２０と後段の回路２２との間を抵抗Ｒ２で接続しているが、キャパシタＣ２によって接続することもできる。
【００３３】
［発振回路］
携帯通信端末は、待ち受け状態の時でも内部でクロックを発生させ、そのクロックに同期して内部回路を動作させる必要がある。従って、消費電力が極端に少なくなることが期待される単一電子トンネル接合素子を利用した発振回路の実現が望まれる。
【００３４】
図１３は、本実施の形態例における発振回路を示す図である。この発振回路は、単一電子トンネル接合素子を利用した回路であり、所定の周波数ｆLで発振するローカル発振回路３３と、３段のインバータ３０、３１、３２と、ＥＯＲ回路３５と、フィードバックゲート３６とで構成される。インバータは３段に限られず奇数段で構成されるてもよい。その動作の概略は、３段のインバータ３０，３１，３２は、それぞれシリーズに接続され、最終段のインバータ３３の出力が初段のインバータ３０の入力に接続される。従って、これらのインバータによりクロック発振回路が形成され、例えば最終段のインバータ３３の出力にクロックＣＬＫが生成される。また、生成されるクロックＣＬＫは、ＥＯＲ回路３５の一方の入力に与えられ、ローカル発振回路３３の出力信号ｆＬとの排他的論理和がとられる。即ち、ＥＯＲ回路３５は、位相比較回路としての機能を有し、両入力信号の位相を比較して位相差に応じた出力を生成する。そして、そのＥＯＲ回路３５の出力によりインバータ３０，３１，３２の低い方の電源−Ｖｂの電位が制御される。更に、ＥＯＲ回路３５の出力は、インバータであるフィードバックゲート３６に入力され、その入力レベルに応じた出力により、インバータ３０，３１，３２の高い方の電源Ｖｂの電位が制御される。その結果、生成されるクロックＣＬＫの周波数は、ローカル発振回路３３の出力信号の周波数ｆＬになるように制御される。
【００３５】
図１４は、インバータ回路の例を示す図である。このインバータ回路は、４つの単一電子トンネル接合SJ10〜SJ13を用いた相補型のゲートであり、ＣＭＯＳインバータと同様にその消費電力を可能な限り小さくすることができ、電圧レベルの整合性を維持することができる。このインバータ回路は、入力がキャパシタＣ１０を介して、単一電子トンネル接合SJ10,SJ11の接続点のアイランドに供給される。また、入力は、キャパシタＣ１２を介して、単一電子トンネル接合SJ12,SJ13の接続点のアイランドにも供給される。そして、これらの単一電子トンネル接合SJ10〜SJ13は、バイアス電位Ｖｂと−Ｖｂとの間に直列に接続される。出力端には寄生容量Ｃｐが示される。これらの１対の単一電子トンネル接合SJ10,SJ11とSJ12,SJ13とは、上記した通り単一電子トンネルトランジスタとしてとらえることもできる。即ち、１対の単一電子トンネル接合の接続点が３次元的に電子を閉じこめる構造を有し、トランジスタのゲートとして機能する。ゲートの電位の応じて、ソース・ドレイン間が導通したり非導通になったりする。
【００３６】
図１５は、図１４の相補型インバータ回路の特性図を示す図である。このインバータは、出力端子と高い電源＋Ｖとの間に２つの単一電子トンネル接合SJ12,SJ13が設けられ、出力端子と低い電源GNDとの間に２つの単一電子トンネル接合SJ10,SJ11が設けられる。入力は、それらの接合の接続点のアイランド（ゲート）に供給される。従って、それぞれの１対の接合SJ10,SJ11及びSJ12,SJ13は、図１０で説明したのと同様の動作をし、入力がＬレベルの時は、接合SJ12,SJ13側にトンネル電流が流れ、出力端子はＨレベルになる。一方、入力がＨレベルの時は、接合SJ10,SJ11側にトンネル電流が流れ、出力端子はＬレベルになる。そして、出力端子のレベルは、Ｈレベル、Ｌレベル共に振動のない直流電位になる。
【００３７】
図１６は、ＥＯＲ回路を示す図である。このＥＯＲ回路も単一電子トンネル接合素子を利用して構成される。即ち、電源Vbbと−Vbbとの間に、４つの単一電子トンネル接合SJ20〜SJ23が設けられ、それぞれのアイランドに対して、２つの入力１，２が、キャパシタＣ２０〜Ｃ２３を介して供給される。出力端子と上側の電源Ｖbbとの間に設けられた１対の接合SJ22,SJ23と、出力端子と下側の電源−Ｖbbとの間に設けられた１対の接合SJ20,SJ21とには、２つの入力が同等に供給 される。
【００３８】
図１７は、図１６のＥＯＲ回路の特性図である。２つの入力が共にＬレベル（0,0）又はＨレベル（1,1）の時は、出力はＬレベルになり、２つの入力が互いに相補の関係（1,0）又は（0,1）の時は、出力はＨレベルになる。従って、図１３において、クロックＣＬＫがローカル発振器３３の出力信号ｆＬとレベルが一致する時は、ＥＯＲ回路３５はＬレベルを出力し、不一致の場合は、ＥＯＲ回路３５はＨレベルを出力する。従って、クロックＣＬＫとローカル発振器の信号ｆＬとの位相関係に応じて、インバータ３０，３１，３２の低い方の電源レベルが制御される。
【００３９】
図１８は、フィードバックゲート回路３６の回路図である。この回路は、図２において示された後段の信号変換ゲートと同じ構成である。即ち、電源Ｖbbと−Ｖbbとの間に、負荷抵抗Ｒ３０と２つの単一電子トンネル接合ＳＪ３０，ＳＪ３１とが接続され、入力がキャパシタＣ３０を介して（或いは図示しない抵抗を介して）１つの接合ＳＪ３０，ＳＪ３１の接続点のアイランドに供給される。このゲート回路の動作特性は、図８，９に示されたものと同じであり、入力を反転して増幅する作用を有する。ゲート回路３６の出力によりインバータ回路３０，３１，３２の高い方の電源Ｖｂが制御される。
【００４０】
図１３に戻り、この発振回路は、インバータ３０，３１，３２の回路パラメータ及び配線の寄生抵抗などにより生成されるクロックＣＬＫの周波数が決定する。更に、この発振回路では、ＥＯＲ回路３５とフィードバックゲート回路３６とによりその周波数が制御される。その周波数ωｃは、各インバータのゲート当たりの遅延時間ｔｇとゲート段数Ｎを用いて、ωｃ＝２π／Nｔgと表される。この周波数を更に安定させるために、Ｑ値の高いローカル発振器３３の出力ｆＬを基準周波数として、クロックＣＬＫとその出力ｆＬとの位相差をＥＯＲ回路で検出し、インバータの電源Ｖbb、−Ｖbbにフィードバックしている。ＥＯＲ回路３５では、並列入力の位相差θdに応じた直流出力Ｖｄを得ることができる。この直流出力Ｖｄは、近似的にＶd＝−Ｖoｃｏｓθdで表される。ここで、ＶoはＥＯＲ回路のパラメータに依存する定数である。
【００４１】
更に、ＥＯＲ回路の出力Vdは、インバータ構成のフィードバックゲート３６により増幅・レベルシフトされてインバータの電源Ｖbbにフィードバックされる。このフィードバック電圧Ｖfは、Ｖf＝Ｖs＋k'Ｖｄで表される。ここで、Ｖｓはレベルシフト量、k'はスケール変換係数である。
【００４２】
以上の通り、図１３に示した発振回路によれば、単一電子トンネル接合素子を利用した論理回路により安定した周波数のクロックＣＬＫを生成することができる。従って、かかる発振回路を利用することにより、携帯通信端末での待ち受け中での消費電力を極力少なくすることが可能になる。
【００４３】
上記してきた単一電子トンネル接合は、例えば絶縁膜を金属で挟んだ構造で実現される。その場合の絶縁膜の厚みは数ｎｍから数１０ｎｍ程度の値が用いられる。例えば高真空蒸着法により薄膜形成後に、通常のパターニングにより形成されたアルミニウム配線の表面を薄く酸化し、その上に更に同様のプロセスで形成されたアルミニウム配線を交差させるように形成することで、その交差部に単一電子トンネル接合が形成される。この単一電子トンネル接合のサイズは、上記のアルミニウム配線の幅でほぼ決定される。従って、電子ビームを利用したリソグラフィ技術による微細パターンニング技術が利用されることで微少接合が形成される。
【００４４】
【発明の効果】
以上、本発明によれば、単一電子トンネル接合を利用した回路により消費電力が少ない信号検出回路又は発振回路を形成することができる。
【図面の簡単な説明】
【図１】一般的な高周波受信回路を示す図である。
【図２】本実施の形態例における単一電子トンネル接合を利用した信号検出回路を示す図である。
【図３】ＳＥＴ振動の特性を示す図である。
【図４】周波数に対する接合電圧ＶSJのスペクトル密度Ｓｖの特性を示す図である。
【図５】単一電子トンネル接合による位相同期特性を示す図である。
【図６】入力信号RFinの振幅と負荷抵抗Ｒ１を流れる電流Ｉ1の平均電流との関係を示す図である。
【図７】信号検出回路の動作を示す図である。
【図８】後段の回路の動作特性を示す図である。
【図９】後段の回路の動作特性を示す図である。
【図１０】図８，９に示した後段の回路の動作を説明する図である。
【図１１】本実施の形態例における別の信号検出回路を示す図である。
【図１２】図１１における後段の回路の入力と出力の関係を示す図である。
【図１３】本実施の形態例における発振回路を示す図である。
【図１４】インバータ回路の例を示す図である。
【図１５】図１４の相補型インバータ回路の特性図を示す図である。
【図１６】ＥＯＲ回路を示す図である。
【図１７】図１６のＥＯＲ回路の特性図である。
【図１８】フィードバックゲート回路３６の回路図である。
【符号の説明】
ＳＪ        単一電子トンネル接合
２０        前段回路
２２        後段回路
３０，３１，３２    インバータ
３５        ＥＯＲ回路（位相比較回路）
【図１】
0004169859.tif 000002
【図２】
0004169859.tif 000003
【図３】
0004169859.tif 000004
【図４】
0004169859.tif 000005
【図５】
0004169859.tif 000006
【図６】
0004169859.tif 000007
【図７】
0004169859.tif 000008
【図８】
0004169859.tif 000009
【図９】
0004169859.tif 000010
【図１０】
0004169859.tif 000011
【図１１】
0004169859.tif 000012
【図１２】
0004169859.tif 000013
【図１３】
0004169859.tif 000014
【図１４】
0004169859.tif 000015
【図１５】
0004169859.tif 000016
【図１６】
0004169859.tif 000017
【図１７】
0004169859.tif 000018
【図１８】
0004169859.tif 000019