(57)【特許請求の範囲】
【請求項１】
複数の基板からなるバックワイヤリングボードシステム全体の配線管理を行なう管理手段と、前記管理手段と通信しながら前記複数の基板の各々を個別に配線設計する設計手段と、を備えるバックワイヤリングボード伝送配線設計システムであって、
前記管理手段は、バックワイヤリングボードシステム全体の所定の設計目標値を前記設計手段に提示すると共に、前記設計手段から逐次配信される設計情報に基づいて前記設計目標値の達成可否の判断結果も提示し、
前記設計手段は、提示された前記設計目標値及び前記判断結果を参照しながら自己の配線設計を完成させる、ことを特徴とするバックワイヤリングボード伝送配線設計システム。
【請求項２】
前記管理手段は、前記判断結果を提示する際に、設計変更案を含むメッセージを前記設計手段に提示する、請求項１記載のシステム。
【請求項３】
前記管理手段は、前記複数の基板に渡る信号配線の送受信端に設けられる信号伝送用大規模集積回路の集積回路素子情報を管理する大規模集積回路情報管理部を有し、
前記管理手段は、前記設計目標値として前記集積回路素子情報に基づく該当信号配線の許容伝送損失値及び許容伝送遅延時間を前記設計手段に提示する、請求項１記載のシステム。
【請求項４】
前記管理手段は、さらに前記バックワイヤリングボードシステムで使用する部品情報を管理する部品情報管理部と、前記バックワイヤリングボードシステムで使用する基板情報を管理する基板情報管理部と、を有し、
前記設計手段から逐次配信される設計情報と当該設計情報に該当する前記部品情報及び基板情報とによって前記複数の基板全体の設計伝送損失値及び設計伝送遅延時間を算出し、それを前記許容伝送損失値及び許容伝送遅延時間と比較することで前記設計目標値の達成可否の判断を行なう、請求項３記載のシステム。
【請求項５】
前記大規模集積回路情報管理部、部品情報管理部、及び基板情報管理部は、前記設計手段から逐次配信される設計情報をリアルタイムに収集し、随時必要な情報の更新を行なう、請求項４記載のシステム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はバックワイヤリングボード（Back Wiring Board：以下、ＢＷＢと記す）配線設計システムに関し、特にＢＷＢとそれに実装される複数のプリント回路基板（Printed Circuit Board：以下、ＰＣＢと記す）とで構成されるシステム全体の超高速動作を保証するＢＷＢ伝送配線設計システム及びその設計方法に関するものである。
【０００２】
【従来の技術】
近年、通信トラヒックの増加や高速化に伴って伝送路上のデータも高速且つ大容量化している。そのため、通信装置についても高速化や大容量化が必須となっており、とりわけ通信装置内部のＢＷＢ伝送には従来の６００Ｍｂｐｓによる数百チャネルレベルの伝送から近年では３Ｇｂｐｓによる千チャネルレベルの伝送の必要性が出てきている。
【０００３】
この場合、高速で長距離信号伝送を行なう大規模集積回路（以下、ＬＳＩと記す）や低消費電力化等の要因により、ＢＷＢ上で伝送される信号の種類は従来のシングルエンド信号（アース層を基準とした１本の信号）から差動信号（Ｐ／Ｎ (Positive/Negative) の２本のペア信号）へと変遷しつつあり、それだけでも信号パターンの本数は単純に２倍となる。
【０００４】
従って、より厳しい配線スペースの中でパターン長、ビアホール (Via hole)、基板材料、部品固有値、等の様々な要因を考慮し、より厳密な伝送損失管理や遅延時間管理を行なったＰＣＢ設計が必要になっている。一方、従来におけるＢＷＢの信号速度及び配線密度はこのような厳密な管理を必要とせず、プリント基板の材料も例えばＦＲ−４のような単一のガラスエポキシ材料で実現可能であった。
【０００５】
そのため、プラグインユニット（ＰＩＵ；Plug-In Unit）のパターン長やＢＷＢのパターン長の管理だけで所望の伝送特性を実現することができ、例えばＰＩＵのパターン長は１００ｍｍ±２０ｍｍ、ＢＷＢのパターン長は８００ｍｍ±２０ｍｍというレベルでの設計が可能であった。
【０００６】
図１には、従来のＢＷＢ構成の一例を示している。
図１において、ＢＷＢ１には２枚のＰＩＵ２及び６が各々のシートコネクタ３及び７によってＢＷＢ１側に装着されている。従来では６００Ｍｂｐｓの信号伝送速度を保証するシングルエンドタイプの配線パターンが使用されていた。
【０００７】
ここで、シングルエンドタイプの配線パターンとは、信号線毎に１本の信号パターンを割り当てて、その信号アースには共通のアースパターンを使用するものである。例えば、ＢＷＢ１上に数百チャネルの信号を配線する場合、数百チャネル数分の配線パターン５を施した信号層と共通のアースパターンとなるアース層が設けられていた。
【０００８】
なお、図中、ＰＩＵ２には送信ＬＳＩ４が、そしてＰＩＵ６には受信ＬＳＩ８がそれぞれ搭載されている。従って、信号パターンの配線設計には各ＰＩＵ２及び６上の送信ＬＳＩ４と受信ＬＳＩ８との間の配線長を考慮した設計がなされていた。
【０００９】
図２は、ＢＷＢやＰＩＵ等を含む従来の伝送配線設計における配線設計マージンの一例を示したものである。
従来の６００Ｍｂｐｓの信号伝送を対象とする場合、信号送受信端のトランシーバ等のＬＳＩ素子情報の許容値から求められる伝送損失や伝送遅延時間は、それらをＢＷＢ、ＰＩＵ１及び２、ビアホール（ＶＩＡ）、及びコネクタ部品（ＣＮ）等の全ての部品の配線に必要な値に対して十分な余裕、すなわち大きな配線設計マージン、を有していた。
【００１０】
図３は、従来の伝送配線設計システムの一例を示したものである。
上述したように、従来はもともと大きな配線設計マージンを有していたため、ＢＷＢや各ＰＩＵ毎に個別の配線条件を与えて、それぞれ独立した伝送配線設計システム１１〜１３によって配線設計を行なうことが可能であった。本例では各ＰＩＵの設計に配線長１００±２０ｍｍが配分され、一方ＢＷＢの設計には配線長８００±２０ｍｍが配分されている。各配線長にはそれぞれ十分な設計マージンを有する値が用いられ、例え一部のＰＩＵに多少オーバスペックとなる場合が生じたとしてもＢＷＢ及びＰＩＵ等を含む装置全体で問題となることはなかった。
【００１１】
【発明が解決しようとする課題】
しかしながら、ＢＷＢ上の信号伝送速度がギガビット（Ｇｂｐｓ）レベル以上になると、前述した配線長のみならずビアホールの損失量や遅延時間、及びコネクタ固有の損失量や遅延時間も考慮する必要があり、従来のように配線長の管理だけでは設計できない状況が生じてきた。
【００１２】
また、高周波領域における損失量をより低減するには従来のＦＲ−４以外のプリント材料、例えば低誘電基板材料等、を選択する必要性があり、パターンの単位長あたりの損失量や遅延時間が従来とは異なってくるため、配線設計の管理が一層難しくなる傾向にあった。
【００１３】
図４は、３Ｇｂｐｓの信号伝送を対象とするＢＷＢ構成の一例を示している。本例のように、１つの信号伝送に２本のペア線（Ｐ／Ｎ；Positive/Negative）を使用し、さらに近年の大容量化・小型化等の要求により１つの装置に数千チャネルを収容する場合、ＢＷＢ上の配線数は従来と比べて大幅に増加しており、従来手法による配線設計自体が困難となる問題があった。
【００１４】
図５及び６は、ＢＷＢやＰＩＵ等を含む現状の配線設計マージンの一例を示したものである。
現在のように３Ｇｂｐｓの信号伝送を対象とする場合、図５の（ａ）（図２と同じ）に示すような従来の配線設計マージンでは到底足りず、その配線設計が不可能であった。そのため、図５の（ｂ）に示すようにプリント材料を変えて例えばＬＸ等の低誘電基材を使用するが、それでも配線設計後に許容されるマージンはほぼゼロという状態であった。
【００１５】
図６には、図５の（ｂ）の低誘電基材を使用し、トランシーバＬＳＩの送信振幅レベル及びその受信感度を基準とする場合のＢＷＢやＰＩＵ等の各部品の伝送損失配分の一例を示している。
【００１６】
上述したことから、図３に示す従来の伝送配線設計システムで各ＰＩＵ１、ＰＩＵ２，及びＢＷＢをそれぞれ物理的に分離して単独で設計していたのでは、システム全体の動作が所望の基準を満足できなくなるという問題があった。その結果、各部品毎の再設計とその後の全体動作の確認とが頻繁に繰り返され、非常に効率の悪い開発状況が将来していた。
【００１７】
一例として、図７には図３の伝送配線設計システムで個別に設計した各部品の配線長と遅延時間との集計例を示している。
本例では、ＰＩＵ１としてＡＤＭ装置 (Add Drop Multiplexer) を、そしてＰＩＵ２としてＭＵＸ装置 (Multiplexer) をそれぞれ使用している。図中、組１４１は「１４１」という番号の配線グループを示しており、そのうちの１４１Ａ及び１４１Ｂ、１４１Ｃ及び１４１Ｄ、・・・、１４１Ｇ及び１４１Ｈ、はそれぞれ配線ペアを構成する。
【００１８】
ここには、ＡＤＭ装置、ＭＵＸ装置、及びＢＷＢ毎に個別に設計された配線長及び遅延時間の設計値をもちより、それらを集計して各配線ペア毎にシステム全体としての良否判定を行なった結果を示している。右欄の遅延時間の差及び減衰量がその集計結果である。ここで、「遅延時間の差」は各配線ペアを構成する２線間の遅延時間の差を示しており、受信時における差動信号の有効信号長を与える。また、「減衰量」は、図６で示したように配線ペア毎にシステム全体の減衰量を示すものである。
【００１９】
本例において、配線ペア１４１Ａ及び１４１Ｂの減衰量が他のものと比べて１１．０８３及び１１．０２７（ｄＢ）と大きく、要注意（ＮＧ）になっている。この場合は、ＡＤＭ装置、ＭＵＸ装置、及びＢＷＢの各々に再配分する減衰量の計算を行い、その結果に従って各部品毎の再設計がなされる。このように、先ず各部品の設計結果を集計し、次に非常に多くの配線ペアの１本々につき良否判定を行ない、それが装置全体としてＮＧならば再び各装置に戻って個々の配線設計をやり直すという煩雑な設計プロセスを踏むことになり、非常に効率の悪い開発を強いられていた。
【００２０】
そこで本発明の目的は、上記問題点に鑑み、３Ｇｂｐｓ信号伝送のように超高速のＢＷＢ伝送システムの設計に際し、ＬＳＩ素子情報に基づいて設定される伝送損失や遅延時間等の設計目標値をシステム全体で管理しながら、それと同時並行して各部品毎の配線設計を可能にするＢＷＢ伝送配線設計システムを提供することにある。
【００２１】
【課題を解決するための手段】
本発明によれば、複数の基板からなるＢＷＢシステム全体の配線管理を行なう管理手段と、前記管理手段と通信しながら前記複数の基板の各々を個別に配線設計する設計手段と、を備えるＢＷＢ伝送配線設計システムであって、前記管理手段は、ＢＷＢシステム全体の所定の設計目標値を前記設計手段に提示すると共に、前記設計手段から逐次配信される設計情報に基づいて前記設計目標値の達成可否の判断結果も提示し、前記設計手段は、提示された前記設計目標値及び前記判断結果を参照しながら自己の配線設計を完成させるＢＷＢ伝送配線設計システムが提供される。
【００２２】
前記管理手段は、前記判断結果を提示する際に、設計変更案を含むメッセージを前記設計手段に提示する。また、前記管理手段は、前記複数の基板に渡る信号配線の送受信端に設けられる信号伝送用ＬＳＩの集積回路素子情報を管理するＬＳＩ情報管理部と、前記ＢＷＢシステムで使用する部品情報を管理する部品情報管理部と、前記ＢＷＢシステムで使用する基板情報を管理する基板情報管理部と、を有する。
【００２３】
前記管理手段は、前記設計目標値として前記集積回路素子情報に基づく該当信号配線の許容伝送損失値及び許容伝送遅延時間を前記設計手段に提示し、前記設計手段から逐次配信される設計情報と当該設計情報に該当する前記部品情報及び基板情報とによって前記複数の基板全体の設計伝送損失値及び設計伝送遅延時間を算出し、それを前記許容伝送損失値及び許容伝送遅延時間と比較することで前記設計目標値の達成可否を判断する。
【００２４】
【発明の実施の形態】
図８は、本発明によるＢＷＢ伝送配線設計システムの基本的な構成例を図式的に示したものである。また、図９は、本発明によるＢＷＢ伝送配線設計システムをその機能ブロックで示したものである。
センター側の伝送配線管理システム２０は、ＬＳＩ情報管理部２５、基板情報管理部２４、及び部品情報管理部２６を備える。また、クライアント側の個々の伝送配線設計システム２１〜２３は、伝送配線管理システム２０にＬＡＮ (Local Area Network) 等を介して接続される。ＬＳＩ情報管理部２５は、ＬＳＩ素子情報を元に決められる装置全体の設計目標値を伝送損失及び遅延時間という共通のパラメータで管理する。
【００２５】
また基板情報管理部２４は、基板材料やその層構成によって変化するパターン／ビアホールの基本損失量及び遅延時間を情報テーブルとして管理する。そして、部品情報管理部２６は、ＢＷＢやＰＩＵ等の各部品の仕様及び使用するピン配列等により変化する基本損失量や遅延時間を情報テーブルとして管理する。
【００２６】
伝送配線管理システム２０の損失・遅延解析部３１は、ＬＳＩ情報管理部２５、基板情報管理部２４、及び部品情報管理部２６からの情報を元に装置全体の許容伝送損失及び許容伝搬遅延を解析して所望の設計目標値を定める。演算部３２は、各伝送配線設計システム２１〜２３の入力部３４から随時配信される現在のＰＣＢ設計データを、基板情報管理部２４及び部品情報管理部２６からの基本情報を使って演算し、その集計結果により現時点におけるシステム全体の設計伝送損失及び設計伝搬遅延を求める。
【００２７】
比較部３３は、前記設計伝送損失及び設計伝搬遅延を設計目標値である許容伝送損失及び許容伝搬遅延と比較することでその良否判断を行なう。なお、伝送配線管理システム２０の側では、配信される現状のＰＣＢ設計データに基づいて部品間で複雑に絡み合う設計要素間の調整を行い、それにより部品毎の設計目標値を適宜修正又は再配分する。
【００２８】
上記判断結果やそれによる必要な設計条件の指示は、演算部３２がただちに各伝送配線設計システム２１〜２３に提示して公開する。伝送配線設計システム２１〜２３は、提示された判断結果や設計条件の指示に基づいて、現状の設計を継続しながらその過程で必要な変更を加える。
【００２９】
このように、現状の設計値の要否が即座に判明するため、各伝送配線設計システム２１〜２３は他の伝送配線設計システムの設計状況を意識することなく早期に最終製品を完成させることができる。一方、伝送配線管理システム２０の側でも、設計情報の共有化によって後戻りのない効率的な開発環境を提供し、システム全体としての実現解を早期に提供可能となる。
【００３０】
以降では、本願発明の実施例について説明する。
図１０及び１１は、本発明のＢＷＢ伝送配線設計システムにおける設計情報及び設計作業の流れを併せて図式的に示したものである。
（１）先ず、ステップＳ１０１で共通ライブラリの設定を行なう。ここでは、伝送損失値の換算係数となる基本情報を整備する。その基本情報にはＬＳＩ素子情報２５、部品基本情報２６、及び基板基本情報２４があり、各情報には多様な設計に対応できるように追加のデータが随時蓄積されていく。なお、共通ライブラリの情報はセンター側の伝送配線管理システム２０を介してクライアント側の各伝送配線設計システム２１〜２３からも必要に応じて参照できる。
【００３１】
図１２〜１５には、設計情報２４〜２６の具体例を示している。ここで、各図中の値は３Ｇｂｐｓ信号伝送時の値である。
図１２には、ＬＳＩ素子情報２５の一例を示している。主に、トランシーバ用ＬＳＩとして差動形式のＬＶＤ (Low Voltage Differential) が用いられる。ＬＳＩ−Ａの例では送信側の出力振幅が８００ｍＶであり、受信側の入力感度が２００ｍＶである。従って、ＬＳＩ−Ａを使用した場合に入出力間で許容される電圧減衰値は６００ｍＶである。
【００３２】
図１３には、部品基本情報２６の一例を示している。ここには伝送路中に存在する部品としてシートコネクタ（ＣＮ）の例を示している。図１３の（Ａ）はシートコネクタ（ＣＮ）を通過する信号の伝送損失及び伝送遅延時間の例を示しており、図１３の（Ｂ）はそれと対応するシートコネクタの内部配線の例を示している。例えば、ＣＮ−Ａを使用する場合、その１列目のペア線を通過する信号の伝送損失は０．４５ｄＢであり、その伝送遅延時間は１５０ｐｓである。なお、図１３の（Ｂ）に示すペア線は、２本の線路長が互いに等しくなるように内部配線されている。
【００３３】
図１４には、基板基本情報２４の一例を示している。基板基本情報２４には基板材質、配線層、ビアホール等の配線条件や伝送特性が示される。図１４の（Ａ）には基板材質と配線層との関係を示しており、図１４の（Ｂ）はそれと対応する基板配線断面図の例を示している。例えば、基板材質として低誘電基材のＬＸを使用した場合、層構成Ａのペア線を用いると配線伝送損失係数は０．００１ｄＢ／ｍｍである。この場合、１ｍｍ当り０．００１ｄＢの損失が発生する。
【００３４】
別の例として、図１５にはビアホールの例を示している。図１５の（Ａ）は基板材質とビアホールとの関係を示しており、図１５の（Ｂ）はそれと対応するビアホールの主幹部と分岐部の例を示している。例えば、基板材質として低誘電基材のＬＸを使用した場合、穴径がφ０．６５のビアホールを使用するとその主幹長でのＶＩＡ伝送損失係数は０．０１ｄＢ／ｍｍである。
【００３５】
（２）次に、ステップＳ１０２で許容値を設定する。この場合、伝送配線管理システム２０は、ＬＳＩ素子情報２５（図１２参照）から入手した情報に基づいて装置で使用するＬＳＩ素子に適合した伝送路許容損失値を算出する。ここでは、ＬＳＩ素子としてＬＳＩ−Ａを採用すると、伝送路許容損失値は下記式で求められる。
伝送路許容損失値〔dB〕＝２０Log（入力感度〔mV〕／出力振幅〔mV〕）
【００３６】
ここで、入力感度２００ｍＶ及び出力振幅８００ｍＶから伝送路許容損失値は１２．０４ｄＢとなる。算出された許容値は許容値ライブラリに「許容伝送損失」の値として格納後、各クライアントに通知される。なお、この許容値は各配線設計作業の参考情報となるように各伝送配線設計システム２１〜２３から参照できる。
【００３７】
（３）ステップＳ１０３ではクライアント側の各伝送配線設計システム２１〜２３において配線設計を行なう。その際、通知された許容伝送損失値に基づき、担当するＰＩＵやＢＷＢ等の基板の配線設計を実行する。実際の配線設計では、使用する低誘電基材等の基板の材質やその層構成（厚さ寸法含む）、配線長、ビアホールの配置、シートコネクタ等の採用部品等による最終製品の特性を、装置構成全体を考慮しながら決定していく。
【００３８】
（４）ステップＳ１０４では、それらの配線設計情報がセンター側の伝送配線管理システム２０に随時蓄積される。各伝送配線設計システム２１〜２３の配線設計情報は、その設計の途中でも伝送配線管理システム２０に逐次配信され、上述した実際の配線設計の設計情報として蓄積されていく。また、各伝送配線設計システム２１〜２３はその設計状態が一部未定の場合であっても、その時点における設計情報をセンター側に配信する。
【００３９】
例えば、部品配置状態において実線長が不明の場合に、そのマンハッタン長を線長として配信する。また、ビアホールの仕様とその接続層が未定の場合や採用するシートコネクタの列数等が未定の場合に、考えられる最大の値やデフォルト値が配信される。センター側の情報は、配線設計作業中でも各伝送配線設計システム２１〜２３から参照でき、配線設計の参考とされる。
【００４０】
図１６〜１８には、上述した伝送配線設計システム２１〜２３における配線設計及びその設計情報の配信の一例を図式的に示している。
図１６は設計情報の配信の一例を示しており、ここではクライアント側の伝送配線設計システム２１がＰＩＵ１の配線設計を担当し、伝送配線設計システム２２がＢＷＢの配線設計を担当し、そして伝送配線設計システム２３がＰＩＵ２の配線設計を担当している。
【００４１】
各々の伝送配線設計システム２１〜２３は、センター側から最初に通知される許容伝送損失値に基づいて担当基板の配線設計を開始し、その結果得られた設計情報をセンター側の伝送配線管理システム２０に逐次配信する。例えば、伝送配線設計システム２２はＢＷＢの設計情報として部品情報、配線情報、ビアホール情報等を配信する。伝送配線管理システム２０では、受信した配信情報を全設計情報として各設計情報毎に整理して蓄積する。
【００４２】
図１７には伝送配線設計システム２１におけるＰＩＵ１の配線設計の具体例を、そして図１８にはその配線設計の結果得られたＰＩＵ１設計情報の一例を示している。図１７には、送信ＬＳＩ４とシートコネクタ３とを接続する配線情報（ネットＮｏ．Ｓｉｇｎａｌ−１）が示されており、それらは図１８に示すＰＩＵ１設計情報一覧のネットＮｏ．Ｓｉｇｎａｌ−１の行に各情報項目として示されている。
【００４３】
例えば、使用する送信ＬＳＩ４のタイプはＬＳＩ−Ａであり、使用するシートコネクタ３のタイプはＣＮ−Ａの２列ペアである。また、送信ＬＳＩ４とビアホールＶＩＡ１との間の配線１は配線層がＬ６（表層）で配線長が１５ｍｍであり、ビアホールＶＩＡ１とビアホールＶＩＡ２との間の配線２は配線層がＬ３（内層）で配線長が１２４ｍｍである。そして、ビアホールＶＩＡ１及びビアホールＶＩＡ２のいずれも主幹長は２．０５ｍｍ及び分岐長は０．２７ｍｍである。配線情報であるネットＮｏ．Ｓｉｇｎａｌ−１に関するこれらの情報は、ＰＩＵ１の設計情報としてセンター側に配信される。
【００４４】
（５）次にステップＳ１０５では、センター側の伝送配線管理システム２０が設計伝送損失計算を行なう。伝送配線管理システム２０は、配信される設計情報と前述した共通ライブラリからの情報とにより、ＰＩＵやＢＷＢ等の全部品の設計情報を集計し、全ての基板にわたる伝送路全長の伝送損失量を「設計伝送損失」として算出する。伝送損失の算出タイミングは、配信された設計情報を受信するごとに実施し、常に最新の設計状態の損失値が計算される。伝送損失計算は、対象のネット（ネットＮｏ．ｘｘｘｘ）全てにわたって同様に行われる。
【００４５】
以降の処理で、各基板を組合せた全長の設計伝送路損失を算出した結果、許容伝送損失値が設計伝送損失値以上であれば設計は完了する。反対に、許容伝送損失値が設計伝送損失値未満であれば、各クライアントに対して配線設計の改善通知がなされる。
【００４６】
全伝送路の損失計算は次のように行なわれる。センター側ではこれを設計伝送損失値として算出する。
全伝送路損失〔dB〕＝ PIU1損失〔dB〕 ＋ BWB損失〔dB〕 ＋ PIU2損失〔dB〕
PIU1損失〔dB〕 ＝ 配線損失〔dB〕 ＋ VIA損失〔dB〕 ＋ CN損失〔dB〕
【００４７】
ここで、
0004063585.tif 000002
である。
【００４８】
全伝送路の損失計算は、伝送配線設計システム２１〜２３がそれぞれ担当する各基板毎の損失量を算出してそれらの集計によって求められる。以下に、前述したＰＩＵ１のネットＮｏ．Ｓｉｇｎａｌ−１の全伝送路損失計算の具体例を示す。なお、この計算で用いる値には図１３〜１５に示す値を使用する。
【００４９】
先ず、配線損失、ＶＩＡ損失、及びＣＮ損失のそれぞれについて算出する。
0004063585.tif 000003
【００５０】
その結果、ＰＩＵ１の損失は、上記配線損失値、ＶＩＡ損失値、及びＣＮ損失値の合計値３．４７５ｄＢで求められる。同様に、ネットＮｏ．Ｓｉｇｎａｌ−１の信号に関する他の伝送配線設計システム２１〜２３が担当するＢＷＢ及びＰＩＵ２の各伝送路の損失を算出し、それらを全て合計することで全伝送路損失が求まる。
【００５１】
図１９には、上記の計算によって求めた設計伝送損失値の一例、及びそれらを許容伝送損失と比較した良否判断の一例を示している。
例えば、ネットＮｏ．Ｓｉｇｎａｌ−１に関して、上述したようにＰＩＵ１の損失は３．４７５ｄＢである。また、ＢＷＢの損失が６ｄＢ及びＰＩＵ２の損失が２．５２５ｄＢより、ネットＮｏ．Ｓｉｇｎａｌ−１の設計伝送損失は、それらを合計して１２ｄＢと求まる。この場合、設計伝送損失はその許容伝送損失値１２．０４ｄＢよりも小さいためその判定結果は「Ｇｏｏｄ」となる。
【００５２】
（６）次に、ステップＳ１０６ではこれまでに算出した設計伝送損失値を公開する。センター側の伝送配線管理システム２０は、上述した設計伝送損失値がクライアント側の伝送配線設計システム２１〜２３からもいつでも参照できるようにしておく。公開される情報は計算のたびに最新の状態に更新される。
【００５３】
（７）ステップＳ１０７では、許容伝送損失値と設計伝送損失値との比較によって良否判定を行なう。伝送配線管理システム２０は、設計伝送損失値が算出されると最初に設定した許容伝送損失値と比較して「Ｇｏｏｄ」又は「Ｎｏ  Ｇｏｏｄ」の判断を行なう。この比較は対象となる全てのネット（ネットＮｏ．ｘｘｘ）について実行される（図１９参照）。
【００５４】
（８）ステップＳ１０８では、これまでの算出情報に基づいて各基板の許容値を見直す。そのため、各伝送配線設計システム２１〜２３に設計値と許容値との比較結果を通知する際に、併せて各基板の配線設計状態と関連する必要な設計変更案も提示する。例えば、「あなたの担当の基板の現状の損失量ＸＸｄＢをＹＹｄＢまで抑えなさい」や「ＣＮのピン配列を１列目から２列目のペア線に変更しなさい」等のメッセージが対応する伝送配線設計システム２１〜２３のディスプレイ上に表示される。
【００５５】
（９）ステップＳ１０９では、クライアント側の伝送配線設計システム２１〜２３が通知された比較結果や設計変更案に基づいて配線設計の調整を行なう。伝送配線設計システム２１〜２３は、センター側から参照できる設計伝送損失値やセンター側からの指示に従って設計内容の調整及び変更を行なう。本作業は、設計伝送損失量が許容伝送損失値を満足するまで、且つセンター側からの指示がなくなるまで続行される。
【００５６】
（１０）ステップＳ１１０で設計が完了する。すなわち、ステップ９においてセンター側の伝送配線管理システム２０が設計損失量が許容値を満足し、且つ改善の必要が無いと判断した時に設計は完了する。
【００５７】
【発明の効果】
以上説明したように、本発明によればシステム全体として共通の目標値（伝送損失・遅延時間）を設定し、部品・基板情報データベースと各ＰＣＢの設計状態（パターン長・ビアホール数・コネクタの使用列、等）を用いて伝送損失・遅延時間を計算し、常時目標値と比較しながら設計することにより、従来の設計手法では実現出来なかった３Ｇｂｐｓ／１０００ｃｈといった最高速ＢＷＢソリューションの設計を実現可能としている。
【００５８】
また、各ＰＣＢの設計情報、システム全体の設計情報（要求値に対するマージンの有無）、システム全体から見た各ＰＣＢの設計状態をクライアント側のシステムで共有することにより、後戻りのない効率的な開発環境が提供可能となり、さらにシステム全体としての実現解も早期に提供可能となる。
【図面の簡単な説明】
【図１】６００ｂｐｓ信号伝送のＢＷＢ構成の一例を示した図である。
【図２】６００ｂｐｓ信号伝送の配線設計マージンの一例を示した図である。
【図３】従来の伝送配線設計システムの一例を示した図である。
【図４】３Ｇｂｐｓ信号伝送のＢＷＢ構成の一例を示した図である。
【図５】３Ｇｂｐｓ信号伝送の配線設計マージンの一例を示した図である。
【図６】３Ｇｂｐｓ信号伝送の伝送損失配分の一例を示した図である。
【図７】図３の伝送配線設計システムによる配線長と遅延時間との集計例を示した図である。
【図８】本発明による超高速ＢＷＢ伝送配線設計システムの基本的な構成例を図式的に示した図である。
【図９】本発明による超高速ＢＷＢ伝送配線設計システムをその機能ブロックで示した図である。
【図１０】本発明の超高速ＢＷＢ伝送配線設計システムにおける設計情報及び設計作業の流れ（１）を図式的に示した図である。
【図１１】本発明の超高速ＢＷＢ伝送配線設計システムにおける設計情報及び設計作業の流れ（２）を図式的に示した図である。
【図１２】ＬＳＩ素子情報一例を示した図である。
【図１３】部品基本情報の一例を示した図である。
【図１４】基板基本情報の一例を示した図である。
【図１５】基板基本情報の別の例を示した図である。
【図１６】設計情報の配信例を示した図である。
【図１７】ＰＩＵ１の配線設計の具体例を示した図である。
【図１８】ＰＩＵ１設計情報の一例を示した図である。
【図１９】全伝送路損失値及びその良否判断の一例を示した図である。
【符号の説明】
１…ＢＷＢ
２…ＰＩＵ１
３、７…シートコネクタ
４、８…ＬＳＩ
５…配線パターン
６…ＰＩＵ２
１１〜１３、２１〜２３…伝送配線設計システム
２０…伝送配線管理システム２０
【図１】
0004063585.tif 000004
【図２】
0004063585.tif 000005
【図３】
0004063585.tif 000006
【図４】
0004063585.tif 000007
【図５】
0004063585.tif 000008
【図６】
0004063585.tif 000009
【図７】
0004063585.tif 000010
【図８】
0004063585.tif 000011
【図９】
0004063585.tif 000012
【図１０】
0004063585.tif 000013
【図１１】
0004063585.tif 000014
【図１２】
0004063585.tif 000015
【図１３】
0004063585.tif 000016
【図１４】
0004063585.tif 000017
【図１５】
0004063585.tif 000018
【図１６】
0004063585.tif 000019
【図１７】
0004063585.tif 000020
【図１８】
0004063585.tif 000021
【図１９】
0004063585.tif 000022