(57)【特許請求の範囲】
【請求項１】
入力信号を処理して中間信号を得るフロントエンドと、位相ロックループの一部を構成する発振器を中間信号の一部を構成する搬送波と同期させる位相ロックループと、前記位相ロックループの発振器を校正する校正回路とを具えた受信機であって、前記校正回路は、前記搬送波の公称周波数と前記位相ロックループの発振器の周波数との間の周波数差を測定する周波数測定回路と、前記位相ロックループの発振器の周波数を前記測定周波数差に従って調整する周波数調整回路とを具えている受信機において、
前記周波数調整回路は前記位相ロックループの発振器の周波数を２つの異なる周波数差に対し少なくとも２つの異なる力で調整し、２つの力の強い方が２つの周波数差の大きい方に適用されることを特徴とする受信機。
【請求項２】
前記周波数調整回路は前記位相ロックループの発振器の周波数をほぼ零を中心とする周波数差の所定の範囲に亘って調整しないことを特徴とする請求項１記載の受信機。
【請求項３】
入力信号を処理して中間信号を得るフロントエンドと、位相ロックループの一部を構成する発振器を中間信号の一部を構成する搬送波と同期させる位相ロックループと、前記位相ロックループの発振器を校正する校正回路とを具えた受信機であって、前記校正回路は、前記搬送波の公称周波数と前記位相ロックループの発振器の周波数との間の周波数差を測定する周波数測定回路と、前記位相ロックループの発振器の周波数を前記測定周波数差に従って調整する周波数調整回路とを具えている受信機において、
前記位相ロックループの発振器は粗周波数調整入力端子と精周波数調整入力端子を有し、前記位相ロックループの発振器の周波数は、所定の変化が粗周波数調整入力端子に発生するとき、同一の変化が精周波数調整入力端子に発生する場合より大きな程度で調整され、粗周波数調整入力端子が前記周波数調整回路に結合され、精周波数調整入力端子が前記位相ロックループの位相検出器に結合されていることを特徴とする受信機。
【請求項４】
入力信号を処理して中間信号を得るフロントエンドと、位相ロックループの一部を構成する発振器を中間信号の一部を構成する搬送波と同期させる位相ロックループと、前記位相ロックループの発振器を校正する校正回路とを具えた受信機であって、前記校正回路は、前記搬送波の公称周波数と前記位相ロックループの発振器の周波数との間の周波数差を測定する周波数測定回路と、前記位相ロックループの発振器の周波数を前記測定周波数差に従って調整する周波数調整回路とを具えている受信機において、
前記フロントエンドは、入力信号を周波数シフトさせて周波数シフトされた入力信号を得るチューナと、周波数シフトされた入力信号から中間信号を抽出するフィルタとを具え、
当該受信機は、前記チューナにより行われる周波数シフトを前記中間信号の公称周波数と前記位相ロックループの発振器の周波数との間の測定周波数差に従って調整する同調調整回路を具えていることを特徴とする受信機。
【請求項５】
位相ロックループの一部を構成する発振器を搬送波と同期させる位相ロックループと、前記位相ロックループの発振器を校正する校正回路とを具えた集積回路であって、前記校正回路は、前記搬送波の公称周波数と前記位相ロックループの発振器の周波数との間の周波数差を測定する周波数測定回路と、前記位相ロックループの発振器の周波数を前記測定周波数差に従って調整する周波数調整回路とを具えている集積回路において、
前記周波数調整回路は前記位相ロックループの発振器の周波数を２つの異なる周波数差に対し少なくとも２つの異なる力で調整し、２つの力の強い方が２つの周波数差の大きい方に適用されることを特徴とする集積回路。
【請求項６】
搬送波と同期させるために位相ロックループの一部を構成する発振器を校正するに当たり、
前記搬送波の公称周波数と前記位相ロックループの発振器の周波数との間の周波数差を測定し、
前記位相ロックループの発振器の周波数を前記測定周波数差に従って調整する位相ロックループの発振器の校正方法において、
前記位相ロックループの発振器の周波数の調整は、２つの異なる周波数差に対し少なくとも２つの異なる力で調整し、２つの力の強い方が２つの周波数差の大きい方に適用されることを特徴とする位相ロックループの発振器の校正方法。
【発明の詳細な説明】
本発明は、位相ロックループ（ＰＬＬ）の一部を構成する発振器の校正に関するものである。
ＵＳ−Ａ５，４０８，１９６にＦＭ信号復調用ＰＬＬを含む受信機が開示されている。この受信機では，バンドパスフィルタをＰＬＬの一部を構成する位相検出器の信号入力端子に結合している。校正状態において、スイッチが信号源をバンドパスフィルタに接続する。信号源は広帯域雑音信号を発生するものが好ましい。バンドパスフィルタの通過帯域と信号源のスペクトルはオーバラップする。それゆえ、信号源は、バンドパスフィルタを経て、バンドパスフィルタの通過帯域内のスペクトルを有する信号を位相検出器の信号入力端子に発生する。この信号に応答して、ＰＬＬがその発振器の周波数を通過帯域に引き込む。校正の終了時に、ＰＬＬの発振器の制御入力端子に発生するロック信号をメモリに記憶する。このロック信号を同調信号としてＰＬＬの発振器に供給し、この発振器を通過帯域内に同調させる。
本発明は、特に、従来のものに比べて広範囲の種々の用途に一層好適なＰＬＬの一部を構成する発振器の校正手段を提供しようするものである。請求項１、６及び７は本発明による受信機、集積回路及びＰＬＬの一部を構成する発振器を校正する方法を記載している。本発明を有利に実現するのに随意に使用し得る追加の構成要件はそれらの従属請求項に記載されている。
本発明は次の点を考慮している。ＰＬＬは搬送波を、この搬送波の公称周波数に一致しない中心周波数を有するフィルタを経て受信することがある。例えば、ＰＬＬを慣例の衛星ＴＶ放送信号に好適なテレビジョン受信機においてビデオ変調搬送波を復調するのに使用するものとする。この場合には、ＰＬＬはビデオ変調搬送波を、その通過帯域の一端にナイキストスロープを有するフィルタを経て受信する。ビデオ変調搬送波の公称周波数はナイキストスロープの中心にほぼ位置する。しかし、フィルタの中心周波数は通過帯域（例えば６ＭＨｚ幅）の両端のほぼ中間に位置する。即ち、フィルタの中心周波数はビデオ変調搬送波の公称周波数からほぼ３ＭＨｚ離れて位置する。
従来の技術では、ＰＬＬ発振器の周波数は校正の終了時にバンドパスフィルタの中心周波数にほぼ一致する。搬送波の公称周波数が実質的に中心周波数に一致しない場合、ＰＬＬは搬送波を補足し得なくなる。例えば、上述したＴＶ受信機の用途においては、ＰＬＬ発振器の周波数は、これを従来技術に従って校正すると、ビデオ変調搬送波の公称周波数からほぼ３ＭＨｚ離れた値になる。ＰＬＬは、妨害を発生し得るＰＬＬ発振器の寄生変調を阻止するために比較的小さいループ帯域幅（例えば数ｋＨｚ程度）にするのが好ましい。このような小さいループ帯域幅の場合には、ＰＬＬは３ＭＨｚの周波数距離に位置するビデオ変調搬送波を捕捉することができない。その代わりに、ビデオ変調搬送波の側波帯の一つ、特に使用ライン周波数の多数倍の側波帯を寄生的に捕捉する。
本発明では、搬送波の公称周波数とＰＬＬ発振器の周波数との周波数差を測定し、ＰＬＬ発振器をこの測定周波数差に従って調整する。その結果として、ＰＬＬ発振器の周波数はＰＬＬに供給される搬送波の周波数にかなり近くなる。従って、ＰＬＬはこれが比較的小さいループ帯域幅を有する場合でも搬送波を容易に捕捉することができる。更に、この点において、搬送波は任意のタイプのフィルタを経てＰＬＬに供給することができる。従って、本発明は従来技術より広範囲の種々の用途に一層好適である。
従来技術に対する本発明の他の利点は次の通りである。従来技術では、ＰＬＬ発振器を校正する回路の一部を構成する信号源及びスイッチをＰＬＬから、ＰＬＬに搬送波を供給するフィルタにより分離する。多くの場合、フィルタを集積回路に実現することは不可能ではないが困難である。それにもかかわらず、信号源とスイッチをＰＬＬと一緒に集積回路に実現しても、問題が生ずる。例えば、フィルタの入力端子及び出力端子に結合された集積回路の２つのピン間の寄生キャパシタンスのために十分なフィルタリングが得られない問題が生ずる。
これに対し、本発明では、ＰＬＬとＰＬＬの発振器を校正する回路を何の問題も生ずることなく単一の集積回路の一部とすることができる。従って、本発明は単一集積回路に実現するのに従来技術より一層好適である。このような実現は一般に費用効率の向上に寄与する。
上述した本発明の特徴及び本発明を有利に実施するのに随意に使用し得る本発明の追加の特徴を以下に図面を参照して詳細に説明する。
図面において、
図１は本発明の基本的特徴を示す概念図であり、
図２−５は本発明を有利に実現するのに随意に使用し得る追加の特徴を示す概念図であり、
図６は本発明による受信機の一例のブロック図であり、
図７ａは本発明による受信機の他の例の部図であり、
図７ｂは図７ａの受信機の動作説明用の周波数図である。
最初に、参照符号の使用について述べる。全図を通して同種の要素は同一の符号で示す。単一の図中に、種々の同種の要素が存在し得る。この場合には、これらの要素を互いに区別するために符号に数字を付加してある。同種の要素の数字が動くパラメータである場合にはその数字は括弧内に入れてある。本明細書及び請求の範囲において、参照符号内の任意の数字は適宜省略されている。
図１は本発明の基本的特徴を実線で示している。位相ロックループＰＬＬが、その一部を構成する発振器ＯＳＣを搬送波ＣＡと同期させるために設けられている。校正回路ＣＡＬが位相ロックループの発振器ＯＳＣを次のように校正する。校正回路ＣＡＬでは、周波数測定回路ＦＭＣが搬送波の公称周波数Ｆnomと位相ロックループの発振器ＯＳＣの周波数Ｆoscとの間の周波数差ｄＦを測定する。更に、周波数調整回路ＦＡＣが位相ロックループの発振器ＯＳＣの周波数Ｆoscを測定周波数差ｄＦに従って調整する。その結果として、位相ロックループの発振器ＯＳＣが搬送波ＣＡの公称周波数Ｆnomにほぼ同調される。搬送波ＣＡの実際の周波数は公称周波数Ｆnomから相違し得る。一般に、このような相違は十分小さく、位相ロックループＰＬＬは搬送波ＣＡを捕捉することができる。
図１にはフロントエンドＦＲＥが破線で示されている。フロントエンドＦＲＥは入力信号Ｓrfを処理して搬送波ＣＡを含む中間信号Ｓifを得る。位相ロックループＰＬＬと校正回路ＣＡＬは集積回路の一部にすることができる。
図２は次の追加の特徴を説明するものである。即ち、周波数調整回路はほぼ零を（０）を中心とする周波数差ｄＦの範囲ＷＩＮに亘って位相ロックループの発振器の周波数を実際上調整しない。図２は周波数差ｄＦを水平軸上にプロットした周波数図である。周波数差ｄＦは位相ロックループの発振器の周波数が搬送波の公称周波数より高い場合に正である。逆の場合には周波数差ｄＦは負になる。周波数差ｄＦが所定の負のしきい周波数−Ｆｗより低い負値を有する場合には、周波数調整回路は位相ロックループの発振器の周波数を増大させる。図２において、これが水平軸の上方の＋符号で示されている。周波数差ｄＦが所定の正のしきい周波数＋Ｆｗより高い正値を有する場合には、周波数調整回路は位相ロックループの発振器の周波数Ｆoscを増大させ、これが水平軸の下方の−符号で示されている。しきい周波数＋Ｆｗ及び−Ｆｗは範囲ＷＩＮの境界を形成し、この範囲内では周波数調整回路は位相ロックループの発振器の周波数を実際上調整しない。
図２の特徴は次の点を考慮している。図１において、位相ロックループの発振器ＯＳＣは２つの基準に基づいて調整し得る。第１の基準は搬送波ＣＡの公称周波数Ｆnomと位相ロックループの発振器ＯＳＣの周波数Ｆoscとの周波数差ｄＦである。第２の基準は搬送波ＣＡと位相ロックループの発振器Ｆoscの同期である。この２つの基準は，搬送波ＣＡの実際の周波数が一般にそうであるように公称周波数Ｆnomに正確に等しくない場合に競合する。位相ロックループＰＬＬは、このような競合がある場合及びこの競合が解決されない場合には適性に動作しない。
図２の特徴を適用すると、上述の競合は次のように解決される。周波数差ｄＦの範囲ＷＩＮは、周波数調整回路から何の妨害も受けることなく位相ロックループが搬送波を捕捉して同期を達成し得る窓を与える。周波数調整回路が相対的に大きな周波数差ｄＦを調整して位相ロックループの発振器の周波数を搬送波の実際の周波数に十分に近づけるので、位相ロックループは搬送波を捕捉し、同期を達成することができる。何らかの理由のために同期が失われると、周波数調整回路がいわば位相ロックループの発振器の周波数を監視して搬送波の公称周波数との周波数差ｄＦを範囲ＷＩＮ内に維持する。従って，搬送波の公称周波数から＋Ｆｗ又は−Ｆｗ以上に相違する周波数を有する搬送波以外の如何なる信号との同期を阻止することができる。従って、図２の特徴は高信頼度の達成に貢献する。
図３ａは次の追加の特徴を説明するものである。周波数調整回路は位相ロックループの発振器の周波数を２つの異なる周波数差ｄＦ１、ｄＦ２に対し少なくとも２つの異なる力ＦＯ１、ＦＯ２で調整する。２つの力のうち大きい方ＦＯ１が２つの周波数差のうち大きい方のｄＦ１に対し使用される。図３ａは周波数図であり、図２の周波数図と同一の水平軸を有する。２つの異なる力ＦＯ１、ＦＯ２は丸頭付きピンとして表し、長い方のピンが強い方の力ＦＯ１を表す。図３ａにおいて、２つの破線は、位相ロックループの発振器を周波数差ｄＦの関数としてどのように変化させることができるかを２つの例について示す。一方の破線は、位相ロックループの発振器が調整される力を周波数の関数としてｄＦ１からｄＦ２へ階段状に減少させることができることを示す。他方の破線は、この力を周波数の間数としてｄＦ１からｄＦ２へ徐々に変化させることができることを示す。
図３ａの特徴は次の点を考慮している。図１において、周波数測定回路ＦＭＣは周波数差ｄＦを測定するのに所定の時間を必要とする。周波数測定の精度を増大すればするほど、必要とされる時間が大きくなる。周波数差ｄＦを測定しながら、周波数調整回路ＦＡＣは先に測定された周波数差に基づいて位相ロックループの発振器の周波数Ｆoscを調整する。この調整が行われる力が大きければ大きいほど及び周波数測定に必要な時間が大きければ大きいほど、１周波数測定当たりの調整が大きくなる。周波数差が殆ど零に減少したとき調整が大きくなりすぎると、不安定動作が発生する。
図３ｂはこのような不安定動作の一例を周波数図により説明するものであり、図３ａの周波数図と同一の水平軸を有する。図３ｂにおいて、Ｆresは周波数差ｄＦを測定する精度を表す。図３ｂはかなり零（０）に近い測定周波数差ｄＦ(X)を示す。測定周波数差ｄＦ(x)は零以下であるため、位相ロックループの発振器の周波数は精度Ｆresの場合の周波数測定に必要とされる時間量である期間Ｔｍ中に所定の力ＦＯで増大される。その結果として、調整Ａ＝ＦＯ×Ｔｍが行われるため、次の測定周波数差ｄＦ(X+1)が零以上になる。従って、反対符号の同様の調整が続いて行われ、次の周波数測定は再び零以下になる。従って、位相ロックループの発振器の周波数は、いわば周波数差ｄＦを精度Ｆresで零と測定することなく、ほぼＦ(X)とＦ(X+1)との間をいったりきたりする。
図3ａの特徴を適用すると、力ＦＯ1を比較的大きくして周波数差ｄＦ１を小周波数差ｄＦ２に比較的急速に減少させることができる。周波数差がｄＦ２に減少したら、小さい力ＦＯ２をｄＦ２に与えて上述した不安定動作を回避する。従って、図３ａの特徴は周波数調整の速度と周波数測定の精度(位相ロックループの発振器の周波数を校正する精度でもある)との間の満足な兼ね合いを与える。
図４は次の追加の特徴を説明するものである。位相ロックループの発振器ＯＳＣは粗周波数調整入力端子ＩＮＣと精周波数調整入力端子ＩＮＦを有する。位相ロックループの発振器ＯＳＣの周波数Ｆoscは、所定の変化Δが粗周波数調整入力端子ＩＮＣに発生するとき、同一の変化Δが精周波数調整入力端子ＩＮＦに発生する場合より大きな程度で調整される。粗周波数調整入力端子ＩＮＣは周波数調整回路ＦＡＣに結合し、精周波数調整入力端子ＩＮＦは位相ロックループの位相検出器ＰＤに結合する。
図４の特徴は次の点を考慮している。一方では、供給電圧又は電流により位相ロックループの発振器ＯＳＣに供給される周波数調整信号が変化し得る範囲が制限される。他方では、位相ロックループの発振器ＯＳＣの周波数Ｆoscを調整する程度は、例えば位相ロックループの発振器ＯＳＣの周波数決定成分の公差がかなり悪い場合にはかなり大きくすることができる。従って、周波数調整回路ＦＡＣに結合された位相ロックループの発振器ＯＳＣの入力端子は、供給電圧又は電流が比較的低く且つ公差がかなり悪い場合には、電圧−周波数又は電流−周波数に関し比較的高い感度を有する必要がある。この場合においてこの入力端子が位相ロックループの位相検出器ＰＤにも結合されている場合には、位相ロックループの位相検出器ＰＤ内の雑音が位相ロックループの総合雑音性能にかなり大きな程度の悪影響を与える。
図４の特徴を適用すると、精周波数調整入力端子ＩＮＦは位相ロックループに供給される搬送波の周波数と校正後の位相ロックループの発振器の周波数との間の残留周波数差を調整する周波数調整信号を受信する。この周波数差は一般に比較的小さい。従って、位相ロックループの発振器ＯＳＣの周波数Ｆoscは周波数調整信号が変化し得る範囲内で比較的小さな程度で変化する必要がある。このように、精周波数調整入力端子ＩＮＦは電圧−周波数又は電流−周波数に関し比較的低い感度を有するものとすることができる。その結果として、位相ロックループの位相検出器ＰＤ内の雑音は位相ロックループの総合雑音性能にかなり小さい程度の影響を与えるのみとなる。従って、図４の特徴は、比較的低い供給電圧又は電流を使用する場合及び／又は公差がかなり悪い場合でも満足な雑音性能を可能にする。
図５は次の追加の特徴を説明するものである。図１にも示すフロントエンドＦＲＥは入力信号Ｓrfを周波数シフトさせて周波数シフトされた入力信号Ｓrfsを得るチューナＴＵＮを具える。このフロントエンドは周波数シフトされた入力信号Ｓrfsから中間信号Ｓifを抽出するフィルタＦＩＬも具える。同調調整回路ＴＡＣが、チューナにより行われる周波数シフトＦshiftを中間信号Ｓifの公称周波数Ｆnomと位相ロックループの発振器ＯＳＣの周波数Ｆoscとの間の測定周波数差に従って調整する。
図５の特徴は次の点を考慮している。中間信号Ｓifの品質、特にこの信号の一部をなす搬送波ＣＡの品質はチューナＴＵＮにより実行される周波数シフトに依存する。周波数シフトされた入力信号ＳrfsをフィルタＦＩＬの特性に対し最適な周波数に位置させて中間信号Ｓifを最適に抽出するための所定の周波数シフトが存在する。これは、実際上搬送波ＣＡの周波数がフィルタＦＩＬの設計公称値にある場合である。
図５の特徴を適用すると、同調調整回路ＴＡＣがチューナＴＵＮにより実行される周波数シフトＦshiftを、搬送波ＣＡの周波数がその公称値ににほぼ等しくなるように調整する。その結果として、中間信号Ｓif及びこれに含まれる搬送波ＣＡが周波数シフトされた信号Ｓrfsから最適に抽出される。従って、図５の特徴は受信品質の向上に貢献する。
図５の特徴は、位相ロックループはそれだけではチューナ調整信号を供給することができない問題を解決するものである点に注意されたい。更に、図５の特徴を適用すると、周波数測定回路ＦＭＣが２つの異なる制御ループの一部を構成する点に注意されたい。第１の制御ループは周波数調整回路ＦＡＣを含み、位相ロックループの発振器ＯＳＣを位相ロックループが搬送波ＣＡを確実に捕捉し得るように調整する。第２の制御ループは同調調整回路ＴＡＣを含み、位相ロックループの発振器ＯＳＣが搬送波ＣＡと同期されると同時にチューナＴＵＮにより実行される周波数シフトＦshiftを調整する。
図６は本発明による受信機の一実施例を示す。図６の受信機には図１，図４及び図５につき説明した特徴が組み込まれている。後述するところから明らかのように、図２及び図３につき説明した特徴も組み込むことができる。
図６の受信機において、周波数測定回路ＦＭＣはゲート回路ＧＡとカウンタ回路ＣＮＴとからなる。周波数調整回路ＦＡＣは更新回路ＵＰＤとレジスタＲＥＧとディジタル−アナログ変換器ＤＡＣとからなる。同調調整回路ＴＡＣは主コントローラＣＯＮと周波数シンセサイザＳＹＮとからなる。集積回路ＩＣは更に混合装置ＭＤ、分周器ＤＩＶ、温度安定化電流源ＴＣＳ、加算回路ＳＵＭ及びインタフェース兼制御回路ＩＣＣを含む。位相ロックループＰＬＬは位相検出器ＰＤ、スイッチＳＷ、基準電圧源Ｖref、ループフィルタＬＦ及び電圧−電流変換器ＶＩＣを含む。
図６の受信機は次のように動作する。位相ロックループの発振器ＯＳＣは電流制御位相ロックループ発振器であり、その周波数ＦOSCを粗周波数調整入力端子ＩＮＣに供給される粗周波数調整電流Ｉfcにより調整することができるとともに、精周波数調整入力端子ＩＮＦに供給される精周波数調整電流Ｉffにより調整することができる。粗周波数調整電流Ｉfcは温度安定化電流Ｉtcとディジタル−アナログ変換器ＤＡＣにより供給される調整電流Ｉdacとの和である。調整電流Ｉdacの値は、レジスタＲＥＧに記憶され且つディジタル−アナログ変換器ＤＡＣに供給される２進調整値ＢＡＶにより決まる。精周波数調整電流Ｉffは位相ロックループ発振器ＯＳＣの周波数Ｆoscの校正中は一定に維持する。この目的のために、スイッチＳＷを位置Ｃに位置させ、基準電圧Ｖrefを電圧−電流変換器ＶＩＣに供給する。
位相ロックループの発振器ＯＳＣは次のように校正される。最初に、搬送波ＣＡの公称周波数Ｆnomに対応するプリセットカウンタ値ＰＣＶがインタフェース兼制御回路ＩＣＣを経てカウンタＣＮＴにロードされる。カウンタＣＮＴは分周された発振器信号Ｄoをゲート回路ＧＡを経てクロック信号として受信する。ゲート回路ＧＡは基準周波数Ｆrefに基づいて時間窓を提供する。カウンタＣＮＴは、プリセットカウンタ値ＰＣＶから出発して、時間窓の間、分周発振器信号Ｄoの１周期につき１づつカウントダウンする。位相ロックループの発振器ＯＳＣの周波数Ｆoscが所望の値Ｆnomになると、カウンタＣＮＴは時間窓の間に零にカウントダウンされる。しかし、周波数Ｆoscが高すぎる場合には、カウンタＣＮＴは時間窓の終了時に負の残余を有する。逆に、周波数Ｆoscが低すぎる場合には、カウンタＣＮＴは正の残余を有する。従って、カウンタＣＮＴは零、負又は正になり得る残余値ＲＶを生ずる。
以下に記載するものは図６の受信機がＴＶ受信機であるものと仮定した一例である。基準周波数Ｆrefは色搬送波周波数とすることができ、ヨーロッパでは４．４３３６１８７ＭＨｚであり、アメリカでは３．５７９５４５ＭＨｚである。ゲート回路ＧＡは、基準周波数Ｆrefが４．４３３６１８７ＭＨｚである場合には基準周波数Ｆrefの７０４（６４×１１）サイクルにより規定される時間窓を提供し、基準周波数Ｆrefが３．５７９５４５ＭＨｚである場合には基準周波数Ｆrefの５７６（６４×９）サイクルにより規定される時間窓を提供する。分周器ＤＩＶは１／４に分周するものとし、搬送波ＣＡの種々の公称周波数Ｆnomに対し適切なプリセットカウンタ値ＰＣＶを下記の表に示す。
0004097709.tif 000002
更新回路ＵＰＤはレジスタＲＥＧ内の２進調整値ＢＡＶを残余値ＲＶに基づいて更新する。これは種々の方法で行うことができる。例えば、極めて基本的な方法は次のように行うことができる。残余値ＲＶが負又は正の場合には、２進調整値ＢＡＶを一定量づつ変化させ、これにより粗周波数調整電流Ｉfcの変化を生じさせて位相ロックループの発振器ＯＳＣの周波数Ｆoscを増大又は減少させる。残余値ＲＶが零の場合には、２進調整値ＢＡＶはそのままであり、更新回路ＵＰＤはインタフェース兼制御回路ＩＣＣに、位相ロックループの発振器ＯＳＣは校正されていることを信号することができる。或いは又、更新回路ＵＰＤは残余値ＲＶが十分小さいが零でないとき２進調整値ＢＡＶの更新を停止することができる。これは図２の特徴を実現する一つの可能な例である。更新回路ＵＰＤは２進調整値ＢＡＶを一定量ではなく残余値ＲＶに依存する量づつ変化させることもできる。これは図３ａの特徴を実現する一つの可能な例である。
位相ロックループの発振器ＯＳＣが上述したように校正されると、スイッチＳＷは位置Ｌにセットされる。これにより位相ロックループの発振器ＯＳＣを搬送波ＣＡと同期させることが許される。位相ロックループの発振器ＯＳＣは２つの信号：直角位相発振信号Ｑｏ及び同相発振信号Ｉoを発生し、前者は位相検出器ＰＤに、後者は混合装置ＭＤに供給される。混合装置ＭＤは波搬送ＣＡを同相発振信号Ｉｏと混合する。従って、これは位相ロックループの発振器ＯＳＣが搬送波ＣＡと同期したら同期復調を実行することになる。
カウンタＣＮＴは、位相ロックループの発振器ＯＳＣが校正され、同期されても活性のままとする。この場合には、残余値ＲＶは搬送波ＣＡの実際の周波数がその公称周波数Ｆnomに対し有する偏差の尺度である。この偏差は次のように低減される。残余値ＲＶが、一つの形又は他の形で、インタフェース兼制御回路ＩＣＣを経て主コントローラＣＯＮに供給される。これに応答して、主コントローラＣＯＮはチューナＴＵＮにより実行される周波数シフトＦshiftを決定する周波数シンセサイザＳＹＮを、残余値ＲＶが零又はほぼ零になるように調整する。この点において、図２及び図３ａの特徴を等価的に適用することができる。
図７ａは本発明による受信機の他の実施例を示す。図７ａの受信機には図１、図２及び図３ａに示す上述した特徴が組み込まれている。図６の受信機との主な構成の相違は次の通りである。図７ａの受信機では、周波数調整回路ＦＡＣは二重窓回路ＤＷＣとチャージポンプ回路ＣＰＣからなる。チャージポンプ回路ＣＰＣの出力はループフィルタＬＦに結合する。位相ロックループの発振器ＯＳＣは単一の周波数調整入力端子ＩＮを有する。
図７ａの受信機は次のように動作する。位相ロックループの発振器ＯＳＣは電流制御発振器であり、その周波数を単一の周波数調整入力端子ＩＮに供給される合成周波数調整電流Ｉfsにより調整することができる。位相ロックループの発振器ＯＳＣにより供給される同相発振信号Ｉoを、分周することなく、周波数測定回路ＦＭＣに供給する。この周波数測定回路ＦＭＣは図６の受信機のものと同様に動作し、位相ロックループの発振器ＯＳＣの周波数Ｆoscと搬送波ＣＡの公称周波数との間の周波数差の尺度である残余値ＲＶを出力する。
周波数調整回路ＦＡＣは残余値ＲＶの関数として周波数調整電流Ｉcpを出力する。この周波数調整電流Ｉcpは、抵抗Ｒfを経て位相検出器ＰＤからの検出電流Ｉpdも受信するループフィルタＬＦ内のキャパシタＣfに供給される。従って、周波数調整回路ＦＡＣは電圧−電流変換器ＶＩＣの入力端子に供給されるループフィルタ電圧Ｖfを変化させる。その結果として、位相ロックループの発振器ＯＳＣの周波数Ｆoscを周波数差ｄＦを減少するように調整する周波数調整電流Ｉfsの変化が得られる。
周波数調整回路ＦＡＣの動作を図７ｂにつき詳細に説明する。図７ｂは水平軸に周波数差ｄＦをプロットした周波数図である。図７ｂには、広い周波数窓ＷＷと狭い周波数窓ＷＮが示されている。二重窓回路ＤＷＣは、残余値ＲＶに基づいて、周波数差ｄＦがこれらの２つの窓のどれかに入るか決定する。次の３つの可能性：(1)周波数差ｄＦが広い周波数窓ＷＷを超えるほど大きい場合、(2)広い周波数窓ＷＷ内に入るが狭い周波数窓ＮＷを超える場合、又は(3)狭い周波数窓ＮＷ内に入る場合がある。これらの3つの可能な場合の結果について以下に検討する。
最初に、周波数差ｄＦが広い周波数窓ＷＷを超えるほど大きい場合には、二重窓回路ＤＷＣはチャージポンプ回路ＣＰＣを比較的広い電流パルスＰＷ＋／ＰＷ−を出力するように駆動する。その結果として、ループフィルタ電圧Ｖfが比較的大きな程度に変化し、従って位相ロックループの発振器ＯＳＣの周波数Ｆoscが比較的大きな程度で調整される。第２に、周波数差ｄＦが広い周波数窓ＷＷ内に入るが狭い周波数窓ＮＷを超える場合には、二重窓回路ＤＷＣはチャージポンプ回ＣＰＣを比較的狭い電流パルスＰＮ＋／ＰＮ−を出力するように駆動する。その結果として、ループフィルタ電圧Ｖfが比較的小さな程度に変化し、従って位相ロックループの発振器ＯＳＣの周波数Ｆoscが比較的小さな程度で調整される。第３に、周波数差ｄＦが狭い周波数窓ＮＷ内に入る場合には、二重窓回路ＤＷＣはチャージポンプ回ＣＰＣを実質的に何の電流も出力しないないように駆動する。その結果として、ループフィルタ電圧Ｖfは検出電流Ｉpdの関数として変化するのみである。
以上の図面及びその説明は本発明を限定するものではない。多くの変更が請求の範囲にに記載された本発明の範囲に含まれること明かである。最後にこの点に関し見解を述べる。
種々の機能又は機能素子を種々のユニットに物理的に分散させる多数の方法がある。この点に関し、図面は模式図であって、本発明の可能な一実施例を示すのみである。例えば、図１において、フロントエンドＦＲＥは集積回路ＩＣの全部又は一部を構成するものとすることができる。他の例としては、図６においてシンセサイザＳＹＮはフロントエンドＦＲＥの一部を構成するものとすることができる。更に、種々の機能を１以上の適切にプログラムされたコンピュータにより実現することができる点に注意されたい。
任意のタイプの信号を位相ロックループＰＬＬに供給することができ、重要なことはそれが位相ロックループの発振器が同期し得る成分を含むことである。例えば、図７ａにおいて、中間信号Ｓifは、例えば５５ｋＨｚの音声システム識別搬送波を含むＴＶ受信機内の音声復調器の出力信号とすることができる。この場合には、音声システム識別搬送波を取り出す音声復調器が必然的にフロントエンドＦＲＥの一部を構成することになる。
図６に示す同調調整回路ＴＡＣはアナログではなくディジタルであるが、アナログ形の同調調整回路を除外するものではない。例えば、図７ａの受信機において、第２チャージポンプ回路を二重窓回路ＤＷＣに結合することができる。この第２チャージポンプ回路の出力を、適当なフィルタを経て、フロントエンド内のチューナの周波数制御入力端子に結合することができる。更に、第２チャージポンプ回路は、位相ロックループの発振器ＯＳＣが同期しているかいないかを示すロックイン検出器により制御することができる。この場合には、第２チャージポンプ回路を不活性にするのが好ましい。
請求項内の付加した括弧内の参照符号は請求項を限定するものではない。
【図１】
0004097709.tif 000003
【図２】
0004097709.tif 000004
【図３ａ】
0004097709.tif 000005
【図３ｂ】
0004097709.tif 000006
【図４】
0004097709.tif 000007
【図５】
0004097709.tif 000008
【図６】
0004097709.tif 000009
【図７ａ】
0004097709.tif 000010
【図７ｂ】
0004097709.tif 000011