(57)【特許請求の範囲】
【請求項１】
第１の導電性タイプの半導体層と、
前記半導体層に形成されたフィールド絶縁領域と、
前記半導体層内に形成された前記第１の導電性タイプと反対の第２の導電性タイプのＤウエル領域であって、前記フィールド絶縁領域から離れているＤウエル領域と、
前記Ｄウエル領域から前記フィールド絶縁領域の第１の端まで延在しており、前記Ｄウエル領域よりも浅い、前記第２の導電性タイプの延在領域と、
前記Ｄウエル領域に形成された前記第１の導電性タイプの第１ソース／ドレイン領域と、
前記フィールド絶縁領域における前記第１の端と反対側の第２の端に隣接する前記半導体層内に形成された、前記第１の導電性タイプの第２ソース／ドレイン領域と、
前記半導体層の表面に形成されたゲート誘電体と、
前記ゲート誘電体及び前記フィールド絶縁領域上に形成されたゲート電極であって、前記第１ソース／ドレイン領域の一部と、前記Ｄウエル領域と、前記延在領域と、前記フィールド絶縁領域の一部とを覆うゲート電極と、
を有することを特徴とするラテラルＤＭＯＳトランジスタ素子。
【請求項２】
請求項１に記載されたラテラルＤＭＯＳトランジスタ素子の製造方法であって、
第１の導電性タイプの半導体層内に、前記第１の導電性タイプと反対の第２の導電性タイプのＤウエル領域を形成するステップと、
前記Ｄウエル領域に、前記第１の導電性タイプの第１ソース／ドレイン領域を形成するステップと、
前記Ｄウエル領域に前記第１ソース／ドレイン領域を形成した後で、前記Ｄウエル領域から離れているフィールド絶縁領域を前記半導体層に形成するステップと、
前記半導体層に前記フィールド絶縁領域を形成した後で、前記Ｄウエル領域から前記フィールド絶縁領域の第１の端まで延在しており、前記Ｄウエル領域よりも浅い、前記第２の導電性タイプの延在領域であって、３０ＫｅＶのエネルギレベルで、３×１０１１／ｃｍ２の放射量で注入された硼素を有する延在領域を形成するステップと、
前記半導体層の表面にゲート誘電体を形成するステップと、
前記第１ソース／ドレイン領域の一部と、前記Ｄウエル領域と、前記延在領域と、前記フィールド絶縁領域の一部とを覆うゲート電極を、前記ゲート誘電体及び前記フィールド絶縁領域上に形成するステップと、
前記フィールド絶縁領域における前記第１の端と反対側の第２の端に隣接する前記半導体層内に、前記第１の導電性タイプの第２ソース／ドレイン領域を形成するステップと、
を有するラテラルＤＭＯＳトランジスタ素子の製造方法。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、半導体素子の製造に関し、特に、浅くドープされた面を有するＤＭＯＳ構造と、その製造方法に関する。
【０００２】
【発明の背景】
今後の集積電力ＩＣには、アナログ機能とＶＬＳＩロジックとを備える高密度電力素子が要求される。従来構造のラテラル（横方向）ＤＭＯＳ（Lateral DMOS LDMOS) 素子は、その簡易さからＶＬＳＩ工程に組み込むことに非常に適している。しかしながら、ＬＤＭＯＳ素子は、バーチカル（縦形）ＤＭＯＳ（vertical DMOS VDMOS)素子に劣ると考えられており、余り関心が払われていなかった。近年、良好な特性のオン抵抗（Ｒsp）を備えるＲＥＳＵＲＦ（REduced SURface Filed)ＬＤＭＯＳ素子が実証されている。しかし、この素子構造は、より複雑で、用途が余り広くなく、ソースが接地される（grounded source)適用に限定されている。
このため、幾つか或いは全ての問題点を克服するための改善が現在望まれている。
【０００３】
【発明の概要】
他の目的及び利点が以後明らかに、また、概ね明瞭になるであろう。これは、浅くドープされた面を有するＤＭＯＳ構造と、その製造方法を提供する本発明によりなし遂げられるであろう。
【０００４】
ラテラルＤＭＯＳトランジスタがここに開示される。１つの実施例において、ｎドープシリコン層が提供され、そこにフィールド酸化物領域が形成される。ｐドープＤ−ウエル（well) 領域が、該シリコン層に形成され、これは該Ｄウエル領域から該フィールド酸化物領域の第１の側面へ延びる延在領域であるｐドープの浅い（shallow)領域を含む。第１ｎドープソース／ドレイン領域が、該Ｄウエル領域に形成され、該フィールド酸化物領域から離される。また、第２ｎドープソース／ドレイン領域が、第１側面と反対のフィールド酸化物領域の第２の側面上のシリコン層に形成される。ゲート領域が、該シリコン層の表面上、該第１ソース／ドレイン領域の一部、該ｐウエル領域及び該フィールド酸化物領域の一部上に形成される。
【０００５】
ＬＤＭＯＳ構造は、他の構造よりも単純で広い用途を有する。ロウ−サイド、ハイ−サイド、Ｈ−ブリッジ素子適用のために、同一チップ上に幾つかの素子を集積することを可能にするため絶縁を行い得る。
該素子は、６０Ｖ作動のようなハイパワー適用での動作を最適化することができる。これら６０Ｖの素子は、ＶＬＳＩ集積パワー適用のための卓越した電力部品である。
【０００６】
本発明の上記特徴は、添付の図と共に以下の記述を考察することにより更に明瞭に理解されるであろう。
異なる図中の対応する図番及び記号は、特に指示が無い限り対応する部品を参照している。
【０００７】
【実施例】
現時点での好適な実施例の製造及び使用について以下詳細に記述する。ここでは、本発明が適用可能な発明性の有る着想を提供し、それが特定の状況で広い変形を実施し得ることを理解すべきである。記述される特定の実施例は、単に発明を行い、そして利用する特定の方法を示すものであり、発明の範囲を限定するものではない。
【０００８】
以下は、本発明の製造方法と構造との記述である。好適な実施例の構造を、改変された物の記述と共に先ず記述する。次に該構造の形成のための好適な方法を記述する。
【０００９】
電力容量と共に非常に大量のロジックとメモリとが要求される集積電力ＩＣ適用のために、ＶＬＳＩ工程と両立するＤＭＯＳ素子が要求されている。古典的なＤＭＯＳ素子は、ポリゲートに自己−整合された（self-aligned) Ｄウエルを有していた。しかしながら、ＤＭＯＳ素子の製造を、ＶＬＳＩロジック工程に持ち込むとき、高温のＤウエル拡散を、ロジック素子のＶT 調整注入に先立ち行わなければならない。従って、ポリゲートは、Ｄウエルに自己−整合されない。この特許は、新規な、浅くドープされた、Ｄウエル端へ延在する注入、フィールド絶縁物への自己整合を含むＬＤＭＯＳ素子を作りだすパラメータ制御の改良方法について記述している。
【００１０】
図１を参照する。ここに好適な実施例の構造１０が示されている。該トランジスタ素子は、好適には単一の結晶シリコンから成る半導体基板１２上に構成されている。しかしながら、結晶層１２は、他の半導体物質を同様に用いることができる。半導体層１４は、基板１２を覆うように示されている。該半導体層１４は、基板１２上に形成されたエピタキシャル成長層１４、或いは、基板１２内に形成されたウエル〔或いはチューブ(tub) 〕領域１４（又は両方の結合）であり得る。この代わりに、該層１４を省略し、該トランジスタ素子を該基板１２に直接形成することができる。層１２と層１４とは、典型的には反対の導電性タイプであるが、この必要はない。例えば、該基板１２がｐドープ基板で、該層１４がｎドープ層であることができる。
【００１１】
本発明の電界効果型トランジスタは、ソース領域１６とドレイン領域１８とを有する。議論を簡単にするために、ｎチャンネルトランジスタについてのみ特に論述する。しかしながら、発明の着想はｎチャンネル素子とｐチャンネル素子の両方へ適用できることを理解すべきである。
【００１２】
該ｎドープソース領域１６は、ｐドープウエル領域２０に形成されている。該ウエル領域２０は、たびたびＤウエルとして参照される。該ｐドープＤウエル領域２０の隣は、やはりｐ型不純物がドープされた浅い延在領域２２である。該浅い延在領域２２は、該Ｄウエル領域２０からフィールド絶縁領域２４の第１の端まで延在している。ドレイン領域１８は、フィールド絶縁領域２４の他方の端と隣接している。好適な実施例において、該フィールド絶縁領域２４は、例えば熱成長させたシリコン二酸化物のようなフィールド酸化膜から成る。
【００１３】
延在領域２２を含むことなく形成された素子構造において、Ｄウエル２０の縁とフィールド絶縁領域２４との間の距離が、素子パラメータ制御に大きな影響を潜在的に与え得る重要な変数であることが観察されている。ここで記述されている浅くドープされた領域２２は、Ｄウエル２０への延在を形成し、それをフィールド酸化膜２４の縁に整列させる。Ｄウエル表面延在領域２２注入の分量及びエネルギの適正な調整により、高い降伏電圧を局部電流密集（localized current crowding) によりドリフト抵抗を増大させることなく維持することができる。この手法により、素子のパラメータ制御が潜在的に大いに改善され得る。実験的に行われた素子製造において、素子の動作が浅くドープされた領域２２含むことによって低下しないことが観測された。
【００１４】
ゲート電極２６が層１４の表面上に形成されている。図示されている実施例においては、該ゲート２６はソース１６の一部の上からフィールド絶縁領域２４の一部の上へ延びている。好適な実施例において、該ゲート電極はドープされたシリコンから成る（通常、多結晶であるが、アモルファス、またモノクリスタルであり得る）。金属或いはケイ化物を含む他の導電性物質を用いることもできる。
【００１５】
該ゲート２６は、ゲート誘電体２８により層１４の表面から分離されている。該ゲート誘電体２８は、酸化物或いは窒化物のいずれか、また、両方の結合（例えば、ＮＯ或いはＯＮＯ層の積み重ね）から成ることができる。
【００１６】
側面絶縁領域２９は、ゲート電極２６の側面上に形成することができる。該側面領域は典型的には、シリコン二酸化物のような酸化物、或いは、シリコン窒化物のような窒化物のいずれかで構成することができる。
【００１７】
更に深くドープされたボディ領域３０が図１に示されている。このボディ領域３０を、Ｄウエル領域２０への良好な接続を可能にするために含めることができる。この例示が図６に示されている。該ボディ領域３０は、典型的にはＤウエル領域２０よりも更に深くドープされる。
【００１８】
トランジスタ素子１０を製造するための好適な方法を、図２〜図６を参照して記述する。
先ず図２を参照する。基板１２へ、その上に提供される半導体層１４が提供されている。以前に記述したように、該基板構成は、本発明にとって重要ではなく、これは、モノクリスタル基板、半導体層に形成されたウエル領域、或いは、エピタキシャルにディポジットされた層から成ることができる。示されている実施例では、ｎドープ層１４はｐドープ基板１２上に形成されている。１つの例では、基板１２が、７μm のドープｎ型ウエル領域が拡散された約１０から２０Ω−cmのｐ型基板から成る。
【００１９】
好適な実施例において、パッド絶縁層３３が半導体層１４上に形成されている。該パッド絶縁層３３は、ディポジット或いは熱成長のいずれかによる４００オングストロームの酸化物から成ることができる。
マスク層３２が層１４の表面上に形成されている。該マスク層３２は、公知の写真平板技術を用いてパターン化されている。
【００２０】
Ｄウエル構造２０とｎ領域１６とは層１４の領域内に形成され、これらはマスク層３２の開口部によって晒される。好適な実施例において、該ｎ領域１６は、砒素拡散によって形成され、ｐ領域２０は硼素拡散によって形成される。好適な実施例において、これらの拡散は同時になされる。当該技術で知られているように、砒素は硼素のように素早く拡散しない。砒素不純物及び硼素不純物は、該拡散ステップに先立って、パッド酸化物３３を通って層１４へ注入できる。
【００２１】
ｎ及びｐ構造が形成された後、マスク物質３２が取り除かれる。第２のマスク（図示されていない）が、形成されパターン化される。フィールド絶縁領域２４がこの第２マスク（図示されていない）より規定された領域に形成される。該フィールド絶縁領域２４が図３に示されている。好適な実施例において、該フィールド絶縁領域２４は、酸化物を熱成長させることにより形成され、フィールド酸化膜２４を形成する。フィールド絶縁領域２４を非常に厚くすることができる。
【００２２】
第２のマスク（図示せず）が取り除かれた後、ダミー絶縁層３４が形成される。該ダミー絶縁層３４は、酸化物を熱成長させることにより、或いはこの代わりに、酸化物又は窒化物のディポジットにより好適に形成することができる。
【００２３】
ブランケット（blanket)注入が、次に浅い延在領域２２を形成するために実行される。硼素は好適な不純物であるが、代わりにアルミニウムやガリュウムのような他の添加物を用いることもできる。マスクを用いないので、少量の硼素量が、全ての半導体領域にわたって注入されることに注意されたい。この付加的な少量の不純物は、全体的な素子動作に影響しない。好適な実施例において、該硼素は、３０ＫｅＶのエネルギレベルで、そして、３×１０11／ｃｍ2 の放射量で注入される。
【００２４】
ブランケット注入ステップの利用が、例えばＣＭＯＳ工程フローなどの幾つかの工程フローに利点を与え、そこでは他の素子が同時に形成され、既にこの注入を用いている。状態がこのタイプのものは、付加的なマスキングのステップを必要としないため、重大な利点を提供するブランケット注入を用いることができる。言い換えるなら、例えこの構造が能力的な利点をなんら供給しないとしても、互換能力を提供する。利点はより簡易な工程フローにより達成される。
【００２５】
図４を参照する。ダミー絶縁層３４が取り除かれ、ゲート誘電体２８が形成される。好適な実施例において、ゲート誘電体２８は、シリコン二酸化物のような熱成長酸化物である。該ゲート誘電体は、１００オングストロームから１０００オングストロームの間の厚さで、好適には約５００オングストロームの厚さである。他の実施例において、ゲート誘電体がディポジットされ、例えば、酸化物或いは窒化物、また、これらの両方から成ることができる。
【００２６】
ゲート電極２６物質のブランケット層が形成される。好適な実施例において、ポリシリコンの層がディポジットされ、これは１５００から１００００オングストロームまでの厚さであることができる。該ゲート電極は、好適にはリンのような添加物が拡散されたｎ型ドープであることができる。例えば、ガス状のＰＯＣl 3 ソースを用いることができる。この代わりに、ゲート電極は、ディポジットステップ中にインプラントされ、或いは、ドープされることができる。
【００２７】
該ゲート層は、ゲート電極２６を形成するためにパターン化されエッチされる。好適には、該ゲート電極２６の縁は、領域１６と２０の接点を越えている。従って、ゲート電極２６は、ｎ領域１６の一部とＤウエル２０の一部と延在領域２２とフィールド絶縁領域２４上へ延在している。
【００２８】
他のマスク（図示されていない）が、ドレイン１８とソース１６のより深くドープされた部分を形成するためにパターン化される。これによる構造が図５に示されている。図示されているように、ソース領域１６は、ゲート２６の下にある浅くドープされたソース領域と同様に更に深くドープされた部分から成る。
【００２９】
図６を参照し、更に深くドープされたボディ領域３０が、Ｄウエル２０ａとＤウエル２０ｂとの間に形成されている。該ボディ領域３０は、隣接するＤウエルへのコンタクトの役割を果たし、良好なボディコンタクトを形成する。
製造フローの最終ステップは図示されていない。当該技術において知られているように、コンタクト、相互コンタクト、絶縁層、及び保護用オーバコートが、この素子を回路中の他の素子へ接続するために形成される。
【００３０】
説明的な実施例を参照してこの発明について記述したが、この記述は、限定となることを意図したものではない。本発明の他の実施例と同様に、説明的な実施例の結合、或いは種々の改変が、この記述を参照することによって当業者に明らかになるであろう。従って、添付の特許請求の範囲は、このような改変或いは実施例を包含することを意図している。
【００３１】
上記説明に関連して以下の項を開示する。
（１）第１の導電性タイプの半導体層と；
前記半導体層に形成されたフィールド絶縁領域と；
前記第１導電性タイプの反対の第２の導電性タイプのウエル領域であって、前記フィールド絶縁領域の第１の端から離れ、前記半導体層内に形成されたウエル領域と；
前記ウエル領域から前記フィールド絶縁領域の第１の端へ延びている前記第２の導電性タイプの浅い延在領域と；
前記フィールド絶縁領域から離れ、前記ウエル領域に形成された前記第１の導電性タイプの第１ソース／ドレイン領域と；
前記フィールド絶縁領域の第２の端と隣接する前記半導体層に形成された前記第１の導電性タイプの第２ソース／ドレイン領域と；
少なくともチャンネル領域を絶縁状に覆うゲート電極であって、前記チャンネル領域が、前記第１ソース／ドレイン領域と前記フィールド絶縁領域との間の前記半導体層に形成されているゲート電極とを有することを特徴とするトランジスタ素子。
【００３２】
（２）前記半導体層がシリコンとフィールド酸化膜から成るフィールド絶縁領域とから成る第１項記載の素子。
（３）前記第１の導電性タイプがｎタイプである第１項記載の素子。
（４）前記半導体層が、前記第２の導電性タイプの基板上に形成されたエピタキシャル層から成る第１項記載の素子。
（５）前記第１ソース／ドレイン領域に隣接する前記半導体層に形成されたボディ領域を更に有する第１項記載の素子。
（６）前記ゲート電極が前記第１ソース／ドレイン領域の一部の上から前記フィールド絶縁領域の一部の上へ延在している第１項記載の素子。
（７）前記ゲート電極がポリシリコンからなる第１項記載の素子。
【００３３】
（８）側方ＤＭＯＳトランジスタを形成する方法であって、
第１導電性タイプのシリコン層を提供するステップと、
前記シリコン層にフィールド酸化物領域を形成するステップと、
前記シリコン層に、前記第１の導電性タイプと反対の第２の導電性タイプのＤウエル領域を形成するステップと、
前記Ｄウエル領域から前記フィールド酸化物領域の第１側面へ延びる浅い延在領域を形成するステップと、
前記フィールド酸化物領域から離れた、前記Ｄウエル領域に第１ソース／ドレイン領域を形成するステップと、
前記第１側面と反対の前記フィールド酸化物領域の第２側面と隣接する前記シリコン層に第２ソース／ドレイン領域を形成するステップと、
ゲート誘電体によりそこから絶縁され、前記シリコン層の表面を覆うゲート電極であって、前記ゲート領域が前記フィールド酸化物領域の一部と前記Ｄウエル領域と前記第１ソース／ドレイン領域の一部上に形成されたゲート電極を形成するステップとから成る方法。
【００３４】
（９）フィールド絶縁領域を形成する前記ステップが、フィールド酸化膜を熱成長することから成る第８項の方法。
（１０）Ｄウエルを形成する該ステップが、硼素を拡散するステップである第８項の方法。
（１１）前記浅い延在領域が硼素を拡散することにより形成される第８項の方法。
（１２）ゲート電極を形成する前記ステップが、ポリシリコン層をディポジットするステップと前記ポリシリコン層をドープするステップと前記ポリシリコン層をパターン化しエッチするステップとから成る第８項の方法。
【００３５】
（１３）トランジスタ素子を形成する方法であって、
第１導電性タイプのシリコン層を提供するステップと、
第１と第２の不純物を同時に拡散することによりＤウエル構造を形成するステップと、ここで、前記第２不純物の拡散が前記第１不純物よりも早いレートで、前記第１不純物が前記第１の導電性タイプで前記第２不純物が第２導電性タイプである、
前記Ｄウエルから離れ、前記半導体層の表面にフィールド絶縁領域を形成するステップと、
前記第２の不純物の浅いブランケット注入を行うステップと、
前記半導体層上にゲート誘電層を形成するステップと、
前記ゲート誘電層上にゲート導電層を形成するステップと、
前記Ｄウエルから前記フィールド絶縁領域へ延びているゲート電極を形成するため、前記ゲート導電層をパターン化しエッチするステップと、
前記フィールド絶縁領域の対向する両端に隣接する第１及び第２ソース／ドレイン領域を形成するステップと、ここでは、チャンネル領域が前記第１ソース／ドレイン領域と前記フィールド絶縁領域との間に作りだされ、
から成る方法。
【００３６】
（１４）前記第１不純物が砒素で、前記第２不純物が硼素からなる第１３項の方法。
（１５）フィールド絶縁領域を形成する前記ステップが、フィールド酸化膜を熱成長させるステップからなる第１３項の方法。
【００３７】
（１６）側方ＤＭＯＳトランジスタ１０がここに開示される。１つの実施例において、ｎドープシリコン層１４が提供され、そこにフィールド酸化物領域２４が形成される。ｐドープＤウエル領域２０が、該シリコン層１４に形成され、これは該Ｄウエル領域２０から該フィールド酸化物領域２４の第１の側面へ延在する延在領域２２であるｐドープシェロウを含む。第１ｎドープソース／ドレイン領域１６が、該Ｄウエル領域２０に形成され、該フィールド酸化物領域２４から離される。また、第２ｎドープソース／ドレイン領域１８が、フィールド酸化物領域２４の第２側面上のシリコン層１４に形成される。ゲート領域２６が、該シリコン層１４の表面上、該第１ソース／ドレイン領域１６の一部、該Ｄウエル領域２０及び該フィールド酸化物領域２４の一部上に形成される。
【図面の簡単な説明】
【図１】好適な実施例のＬＤＭＯＳトランジスタ素子の断面図である。
【図２】製造工程の種々のステップを示す断面図である。
【図３】製造工程の種々のステップを示す断面図である。
【図４】製造工程の種々のステップを示す断面図である。
【図５】製造工程の種々のステップを示す断面図である。
【図６】製造工程の種々のステップを示す断面図である。
【符号の説明】
１２  半導体基板
１４  半導体層
１６  ソース領域
１８  ドレイン領域
２０  ｐドープウエル領域
２２  浅い延在領域
【図１】
0004145364.tif 000002
【図２】
0004145364.tif 000003
【図３】
0004145364.tif 000004
【図４】
0004145364.tif 000005
【図５】
0004145364.tif 000006
【図６】
0004145364.tif 000007