(57)【特許請求の範囲】
【請求項１】
回路とともに使用するための自動ノード極性検出器であって、前記回路は、ノードを有し、前記回路は、前記ノードがリセット後に認識されていない所定の状態にあるときに起動され、
前記極性検出器は、
リセット後の前記ノードの状態を検出する手段と、
前記検出する手段に応答して、前記ノードを高状態または低状態のいずれかへと駆動する手段と
を含み、
前記ノードの状態を検出する手段は、
ｄｅｔｅｃｃｔ＿ｅｎａｂｌｅ信号がアサート状態にあるときに、前記ノードと入力信号源との間に結合されたスイッチをオフにすることにより、前記ノードが入力信号を受信するのを防止する手段を含む、極性検出器。
【請求項２】
前記ノードを駆動する手段は、制御信号がアサート状態にあるときに前記スイッチをオン／オフにすることにより、前記ノードに前記高状態または前記低状態のいずれかで信号を受信させる手段を含む、請求項１に記載の極性検出器。
【請求項３】
前記ノードの状態を検出する手段は、
第１論理ゲートであって、反転ｄｅｔｅｃｔ＿ｅｎａｂｌｅ信号がアサート解除状態にあり、かつ２個の入力のうちの第１入力へと入力されるときに低状態にある出力を有する第１論理ゲートと、
第２論理ゲートであって、前記ｄｅｔｅｃｔ＿ｅｎａｂｌｅ信号がアサート状態にあり、かつ２個の入力のうちの第１入力へと入力されるときに高状態にある出力を有する第２論理ゲートと、
前記ノードに結合された入力を有することにより、前記ｄｅｔｅｃｔ＿ｅｎａｂｌｅ信号がアサート状態にあるときに前記ノードの状態を記憶するラッチと
を含む、請求項１に記載の極性検出器。
【請求項４】
前記ノードを駆動する手段は、制御信号がアサート状態にあるときに前記スイッチをオン／オフにすることにより、前記ノードに前記高状態または前記低状態のいずれかで信号を受信させる手段を含み、
前記スイッチをオン／オフにする手段は、出力を有する第３論理ゲートを含み、前記出力は、前記制御信号がアサート状態にあり、かつ前記ラッチからの反転出力がアサート解除状態にあるときに高状態にあり、前記出力は、前記制御信号がアサート解除状態にあり、かつ前記ラッチからの反転出力が低状態にあるときに低状態にあり、前記第３論理ゲートの出力は、前記第１論理ゲートの第２入力と、前記第２論理ゲートの第２入力とに結合されており、
これにより、前記第３論理ゲートの前記出力は、前記制御信号がアサート状態にあるときに、前記ノードが前記高状態または前記低状態のいずれかで前記信号を受信することを可能にする、請求項３に記載の極性検出器。
【請求項５】
前記回路はミュート回路であり、前記ノードはミュートノードであり、前記制御信号はｍｕｔｅ＿ｃｏｎｔｒｏｌ信号である、請求項１に記載の極性検出器。
【請求項６】
システム基板上の回路とともに使用するための自動極性検出器であって、前記回路は、ノードを有し、前記回路は、前記ノードがリセット後に認識されていない所定の状態にあるときに起動され、
前記極性検出器は、
ｄｅｔｅｃｔ＿ｅｎａｂｌｅ信号を受信する手段と、
前記ｄｅｔｅｃｔ＿ｅｎａｂｌｅ信号がアサート状態にあるときに前記ノードの状態を検出する手段と、
制御信号を受信する手段と、
前記制御信号がアサート状態にあるときに、前記ノードと入力信号源との間に結合されたスイッチをオン／オフにすることにより、前記ノードに高状態または低状態のいずれかで信号を受信させる手段と、
前記ｄｅｔｅｃｔ＿ｅｎａｂｌｅ信号がアサート状態にあるときに、前記スイッチをオフにすることにより、前記ノードが入力信号を受信するのを防止する手段と
を含む、極性検出器。
【請求項７】
前記回路はミュート回路であり、前記ノードはミュートノードであり、前記制御信号はｍｕｔｅ＿ｃｏｎｔｒｏｌ信号である、請求項６に記載の極性検出器。
【請求項８】
前記ミュートノードの状態を検出する手段は、
第１論理ゲートであって、反転ｄｅｔｅｃｔ＿ｅｎａｂｌｅ信号がアサート解除状態にあり、かつ２個の入力のうちの第１入力に入力されるときに低状態にある出力を有する第１論理ゲートと、
第２論理ゲートであって、前記ｄｅｔｅｃｔ＿ｅｎａｂｌｅ信号がアサート状態にあり、かつ２個の入力のうちの第１入力に入力されるときに高状態にある出力を有する第２論理ゲートと、
前記ミュートノードに結合された入力を有することにより、前記ｄｅｔｅｃｔ＿ｅｎａｂｌｅ信号がアサート状態にあるときに前記ミュートノードの状態を記憶するラッチと
を含む、請求項７に記載の極性検出器。
【請求項９】
前記スイッチをオン／オフにする手段は、出力を有する第３論理ゲートを含み、前記出力は、前記ｍｕｔｅ＿ｃｏｎｔｒｏｌ信号がアサート状態にあり、かつ前記ラッチからの反転出力がアサート解除状態にあるときに高状態にあり、前記出力は、前記ｍｕｔｅ＿ｃｏｎｔｒｏｌ信号がアサート解除状態にあり、かつ前記ラッチからの反転出力が低状態にあるときに低状態にあり、前記第３論理ゲートの出力は、前記第１論理ゲートの第２入力と、前記第２論理ゲートの第２入力とに結合されており、
これにより、前記第３論理ゲートの出力は、前記ｍｕｔｅ＿ｃｏｎｔｒｏｌ信号がアサート状態にあるときに、前記ミュートノードが前記高状態または前記低状態のいずれかで前記信号を受信することを可能にする、請求項８に記載の極性検出器。
【請求項１０】
前記ミュートノードの状態を検出する手段は、
前記ミュートノードに結合された入力を有することにより、前記ｄｅｔｅｃｔ＿ｅｎａｂｌｅ信号がアサート状態にあるときに前記ミュートノードの状態を記憶するラッチと、
論理ゲートと
を含み、
前記論理ゲートは、
前記ラッチからの反転出力を受信するように結合された第１入力と、
前記ｄｅｔｅｃｔ＿ｅｎａｂｌｅ信号を受信するように結合された第２入力と、
前記第１入力と前記第２入力とが同一の状態にあるときに高状態にあり、前記第１入力と前記第２入力とが逆の状態にあるときに低状態にある出力と
を含み、
前記ラッチの反転出力および前記論理ゲートの出力が、ミュートドライバ回路のそれぞれの第１入力および第２入力に結合されることにより、前記ミュートドライバ回路の出力が、前記ｍｕｔｅ＿ｃｏｎｔｒｏｌ信号がアサート状態にあるときに、前記ミュートノードが前記高状態または前記低状態のいずれかで前記信号を受信することを可能にする、請求項７に記載の極性検出器。
【請求項１１】
前記ラッチの反転出力および前記論理ゲートの出力は、ノン・オーバーラップドライバ回路を介して、前記ミュートドライバ回路の前記それぞれの第１入力および第２入力に結合される、請求項１０に記載の極性検出器。
【請求項１２】
ミュートノードを備えるミュート回路を有するシステム基板に搭載される集積回路のための自動ミュート極性検出器であって、前記ミュート回路は、前記ミュートノードが予め認識されない所定の状態にあるときに起動され、前記ミュート極性検出器は、
第１および第２スイッチであって、
前記第１スイッチがオフ状態で、かつ前記第２スイッチがオン状態のときに前記ミュートノードを低状態に駆動し、
前記第１スイッチがオン状態で、かつ前記第２スイッチがオフ状態のときに前記ミュートノードを高状態に駆動し、
アサート状態にあるｄｅｔｅｃｔ＿ｅｎａｂｌｅ信号に応答して、前記第１スイッチおよび前記第２スイッチがオフ状態にあるときに前記ミュートノードを前記ミュート極性検出器から隔離する第１および第２スイッチと、
前記ｄｅｔｅｃｔ＿ｅｎａｂｌｅ信号を受信するように結合された第１入力と、前記第１スイッチを制御するように結合された出力とを有するＯＲゲートと、
反転ｄｅｔｅｃｔ＿ｅｎａｂｌｅ信号を受信するように結合された第１入力と、前記第２スイッチを制御するように結合された出力とを有するＡＮＤゲートとを含み、これによって、前記ｄｅｔｅｃｔ＿ｅｎａｂｌｅ信号がアサート状態にあるときに前記第１および第２スイッチがオフ状態にあり、
前記ミュート極性検出器はさらに、
ラッチであって、前記ラッチは、前記ミュートノードに結合された第１入力と、前記ｄｅｔｅｃｔ＿ｅｎａｂｌｅ信号を受信するように結合された第２入力とを有することにより、前記ｄｅｔｅｃｔ＿ｅｎａｂｌｅ信号がアサート状態にあるときに前記ラッチが前記ミュートノードの極性を検出して保存し、前記ｄｅｔｅｃｔ＿ｅｎａｂｌｅ信号がアサート解除状態にあるときに前記ラッチが出力で前記ミュートノードの極性を提供する、ラッチと、
ＸＯＲゲートであって、
ｍｕｔｅ＿ｃｏｎｔｒｏｌ信号を受信するように結合された第１入力と、
前記ラッチから反転出力を受信するように結合された第２入力と、
前記ＯＲゲートの第２入力と、前記ＡＮＤゲートの入力とに結合された入力と
を有するＸＯＲゲートと
を含み、これにより、
前記ｍｕｔｅ＿ｃｏｎｔｒｏｌ信号がアサート状態にあるときに、
前記ラッチの出力における信号が高状態にあれば、前記第１スイッチがオンになり、前記第２スイッチがオフになり、
前記ラッチの出力における信号が低状態にあれば、前記第１スイッチがオフになり、前記第２スイッチがオンになる、ミュート極性検出器。
【請求項１３】
システム基板上の回路を起動する方法であって、前記回路は、リセット後にノードが認識されない所定の状態にあるときに起動され、前記方法は、
リセット後の前記ノードの状態を検出するステップと、
前記検出するステップに応答して、前記ノードを高状態または低状態のいずれかへと駆動するステップと、
ｄｅｔｅｃｃｔ＿ｅｎａｂｌｅ信号がアサート状態にあるときに、前記ノードと入力信号源との間に結合されたスイッチをオフにすることにより、前記ノードが入力信号を受信するのを防止するステップと
を含む、方法。
【請求項１４】
前記駆動するステップは、制御信号がアサート状態にあるときに前記スイッチをオン／オフにすることにより、前記ノードに前記高状態または前記低状態のいずれかで信号を受信させることを含む、請求項１３に記載の方法。
【請求項１５】
前記検出するステップは、
第１論理ゲートの第１入力に反転ｄｅｔｅｃｔ＿ｅｎａｂｌｅ信号を入力し、前記第１論理ゲートから低状態の信号を出力することと、
第２論理ゲートの第１入力に前記ｄｅｔｅｃｔ＿ｅｎａｂｌｅ信号を入力し、前記第２論理ゲートから高状態の信号を出力することと、
ラッチの第１入力に前記ｄｅｔｅｃｔ＿ｅｎａｂｌｅ信号を入力することと、
前記ラッチの第２入力に前記ノードの状態を入力することと、
前記ノードの状態を前記ラッチに記憶することと
を含む、請求項１３に記載の方法。
【請求項１６】
前記駆動するステップは、制御信号がアサート状態にあるときに前記スイッチをオン／オフにすることにより、前記ノードに前記高状態または前記低状態のいずれかで信号を受信させることを含み、
前記スイッチをオン／オフにするステップは、
前記制御信号がアサート状態にあり、かつ前記ラッチからの反転出力が低状態にあるときに、高状態で信号を第３論理ゲートから出力し、前記制御信号がアサート解除状態にあり、かつ前記ラッチからの反転出力が高状態にあるときに、低状態で前記信号を前記第３論理ゲートから出力することと、
前記第３論理ゲートから前記第１論理ゲートの第２入力および前記第２論理ゲートの第２入力へ前記信号を出力することにより、前記制御信号がアサート状態にあるときに、前記第３論理ゲートの出力が、前記ノードが前記高状態または前記低状態のいずれかで前記信号を受信することを可能にすることと
を含む、請求項１５に記載の方法。
【請求項１７】
前記ノードの状態を検出するステップは、
前記ｄｅｔｅｃｔ＿ｅｎａｂｌｅ信号がアサート状態にあるときに前記ノードの状態をラッチに記憶することと、
論理ゲートの出力を生成することであって、前記論理ゲートの出力は、
前記ラッチからの反転出力と前記ｄｅｔｅｃｔ＿ｅｎａｂｌｅ信号とが同じ状態にあるときに高状態にあり、
前記ラッチからの反転出力と前記ｄｅｔｅｃｔ＿ｅｎａｂｌｅ信号とが逆の状態にあるときに低状態にある、ことと、
ドライバ回路のそれぞれの第１入力および第２入力に結合された前記ラッチの反転出力および前記論理ゲートの出力を結合させることと、
前記制御信号がアサート状態にあるときに、前記ノードが前記高状態または前記低状態のいずれかで信号を受信することを可能にするように、ミュートドライバ回路からの出力を生成することと
を含む、請求項１３に記載の方法。
【請求項１８】
ノン・オーバーラップドライバ回路を介して、前記ラッチの反転出力および前記論理ゲートの出力を、前記ミュートドライバ回路の前記それぞれの第１入力および第２入力に結合させるステップをさらに含む、請求項１７に記載の方法。
【請求項１９】
前記回路はミュート回路であり、前記ノードはミュートノードであり、制御信号はｍｕｔｅ＿ｃｏｎｔｒｏｌ信号である、請求項１３に記載の方法。
【請求項２０】
アナログオーディオ出力を有する集積回路であって、前記集積回路は、ミュート回路を有するシステム基板に搭載可能であり、前記ミュート回路は、予め認識されない極性を有する信号により使用可能とされたときに、前記ミュート回路を起動するミュートノードを有し、前記集積回路は、
ｄｅｔｅｃｔ＿ｅｎａｂｌｅ信号を受信する手段と、
前記ｄｅｔｅｃｔ＿ｅｎａｂｌｅ信号がアサート状態にあるときに前記ミュートノードの状態を検出する手段と、
ｍｕｔｅ＿ｃｏｎｔｒｏｌ信号を受信する手段と、
前記ｍｕｔｅ＿ｃｏｎｔｒｏｌ信号がアサート状態にあるときに、前記ミュートノードと入力信号源との間に結合されたスイッチをオン／オフにすることにより、前記ミュートノードに高状態または低状態のいずれかで信号を受信させる手段と、
前記ｄｅｔｅｃｃｔ＿ｅｎａｂｌｅ信号がアサート状態にあるときに、前記スイッチをオフにすることにより、前記ミュートノードが入力信号を受信するのを防止する手段と
を含む、集積回路。
【請求項２１】
前記ミュートノードの状態を検出する手段は、
第１論理ゲートであって、反転ｄｅｔｅｃｔ＿ｅｎａｂｌｅ信号がアサート解除状態にあり、かつ前記第１論理ゲートの２個の入力のうちの第１入力に入力されるときに低状態にある出力を有する第１論理ゲートと、
第２論理ゲートであって、前記ｄｅｔｅｃｔ＿ｅｎａｂｌｅ信号がアサート状態にあり、かつ前記第２論理ゲートの２個の入力のうちの第１入力に入力されるときに高状態にある出力を有する第２論理ゲートと、
前記ミュートノードに結合された入力を有することにより、前記ｄｅｔｅｃｔ＿ｅｎａｂｌｅ信号がアサート状態にあるときに前記ミュートノードの状態を記憶するラッチと
を含む、請求項２０に記載の集積回路。
【請求項２２】
前記スイッチをオン／オフにする手段は、出力を有する第３論理ゲートを含み、前記出力は、前記ｍｕｔｅ＿ｃｏｎｔｒｏｌ信号がアサート状態にあり、かつ前記ラッチからの反転出力が低状態にあるときに高状態にあり、前記出力は、前記ｍｕｔｅ＿ｃｏｎｔｒｏｌ信号がアサート解除状態にあり、かつ前記ラッチからの反転出力が低状態にあるときに低状態にあり、前記第３論理ゲートの前記出力は、前記第１論理ゲートの第２入力および前記第２論理ゲートの第２入力へ接続されており、
これにより、前記ｍｕｔｅ＿ｃｏｎｔｒｏｌ信号がアサート状態にあるときに、前記第３論理ゲートの前記出力が、前記ミュートノードが前記高状態または前記低状態のいずれかで前記信号を受信することを可能にする、請求項２１に記載の集積回路。
【請求項２３】
前記ミュートノードの状態を検出する手段は、
前記ミュートノードに結合された入力を有することにより、前記ｄｅｔｅｃｔ＿ｅｎａｂｌｅ信号がアサート状態にあるときに前記ミュートノードの状態を記憶するラッチと、
論理ゲートと
を含み、
前記論理ゲートは、
前記ラッチからの反転出力を受信するように結合された第１入力と、
前記ｄｅｔｅｃｔ＿ｅｎａｂｌｅ信号を受信するように結合された第２入力と、
前記第１入力と前記第２入力とが同一の状態にあるときに高状態にあり、前記第１入力と前記第２入力とが逆の状態にあるときに低状態にある出力と
を含み、
前記ラッチの反転出力および前記論理ゲートの出力が、ミュートドライバ回路のそれぞれの第１入力および第２入力に結合されることにより、前記ミュートドライバ回路の出力が、前記ｍｕｔｅ＿ｃｏｎｔｒｏｌ信号がアサート状態にあるときに、前記ミュートノードが前記高状態または前記低状態のいずれかで前記信号を受信することを可能にする、請求項２０に記載の集積回路。
【請求項２４】
前記ラッチの反転出力および前記論理ゲートの出力は、ノン・オーバーラップドライバ回路を介して、前記ミュートドライバの回路の前記それぞれの第１入力および第２入力に結合される、請求項２３に記載の集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
技術分野
全体的には、本発明は集積回路の分野に関し、詳細には、回路ピンに必要な極性の検出および構成に関する。
【背景技術】
【０００２】
背景技術
一般的に、集積回路または「チップ」は、最終的に最終製品に取り付けられるシステム基板に取り付けまたは搭載される。通常、集積回路は、種々の（あるいは多種の）異なる最終製品で使用するために、多くの場合異なる製造業者により購入することができる。類似の応用製品の設計について、個別のチップ設計を使用するのは実用的でない場合があることは当然であろう。一方、過去において、多様な異なるシステム基板とともに機能させるためにチップを当然のこととして修正してが、これもまた実用的ではなかった。
【０００３】
例えば、ＤＶＤ装置およびオーディオ／ビデオ（Ａ／Ｖ）受信装置等のオーディオ装置は、機能部品の中でも特に、ディジタル信号のアナログオーディオ再生を出力するためのディジタル−アナログ変換器（ＤＡＣ）を有するディジタルオーディオ集積回路を含む。集積回路は、装置の通電中におけるアナログオーディオ出力、リセットあるいは他の所定の事象を不能にするミュート回路を包括的に含むシステム基板上に搭載される。このようなミュート回路がないと、リスナーは、リスナーを混乱させ、オーディオ機器またはスピーカを損傷する可能性のあるクリックアンドポップを聞くことになる。また、ノイズを削減しようとする際に０だけがＤＡＣに入力されても、０がＤＡＣに入力開始された後、特に、短いが有限の時間遅延がいくらかある場合にＤＡＣからの下流でクリックアンドポップが発生することがある。
【０００４】
図１Ａ−１Ｄは、システム基板に通常用いられるミュート回路の例である。図１Ａおよび１Ｃの回路は、ミュートノードを接地へ駆動しながら、「ミュートノード」へのミュート信号（実際には、反転ミュート信号）が低状態のときに起動される。一方、図１Ｂおよび１Ｄの回路は、アクティブ高ミュートを有し、ミュートノードへの制御信号が高状態のとき起動される。
【０００５】
ミュート回路は、ｍｕｔｅ＿ｃｏｎｔｒｏｌ信号２０２により交互に使用可能とされるオーディオチップ上のミュートドライバ回路により起動される。図２は、標準的な従来のドライバ回路２００の図である。これから分かるように、ｍｕｔｅ＿ｃｏｎｔｒｏｌ信号２０２が低状態のとき、ミュートノード２０４を高状態に駆動しながら、トランジスタＭ０はオフ、Ｍ１はオンになる。また、ｍｕｔｅ＿ｃｏｎｔｒｏｌ信号２０２が高状態のときには、ミュートノード２０４を低状態にしながら、トランジスタＭ０はオン、Ｍ１はオフになる。システム上の特定のミュート回路がアクティブ高状態または低状態であるかにより、ミュートノード２０４への信号は高または低のいずれかである必要がある。その結果、オーディオチップの設計者はどの型のミュート回路とともにチップを使用するかについて予め知り、適切なチップを使用できるようにしなければならず、あるいは、システム基板設計者は、どのチップを使用してミュート回路をチップに適合させるかを予め決定し、ミュート回路をチップに適合させなければならない（また、その後第２にチップまたは次に使用するチップの元となるものについて制限しなければならない）。あるいは、チップを構成可能な極性とともに設計することもできる。しかしながら、構成可能な極性には、追加のまたは専用のピン、あるいはチップが通電またはリセット状態を経るときは常に制御ポートを介して設定されることのできるレジスタのいずれかが必要となる。レジスタを使用する際の不便な点の一つとして、チップがリセット状態を抜けてからレジスタが構成されるまでに遅延が存在する可能性がある。この間、ミュートノードは非ミュート状態になり、削除すべき不所望のクリックアンドポップが生じる結果になる。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
その結果、集積回路が接続された回路系のタイプを検出するための安価で効果的な方法を有し、適正な極性により回路自身を自動的に構成する機能を有する集積回路の必要性がある。
【課題を解決するための手段】
【０００７】
発明の概要
本発明は、例えばディジタルオーディオ装置（ＤＶＤまたはＡ／Ｖ受信装置等）に使用されるシステム基板に搭載可能な集積回路を提供する。集積回路は、コーデックと併用する可能性のあるディジタル−アナログ変換器を含み、システム基板は、例えば、予め定めた特定の条件下で装置のアナログ出力をミュートする回路系を含むことができる。集積回路の設計者にとって、回路が高状態（極性）または低状態のいずれの信号によって起動されるかを予め知ることができないため、集積回路は、必要な極性を検出して記憶する検出器をさらに含む（検出器の一定の部品もチップの外側に配置することができことが当然であるにもかかわらず）。回路を起動する必要がある場合、検出器は正しい極性の信号を供給する。
【０００８】
好ましい実施形態の詳細な説明
図３は、ＤＡＣをも含む例示的集積回路に含まれる本発明の極性検出器３００の高レベル論理図である。チップは、例えば、好ましくは、図１Ｃまたは１Ｄに示すタイプを有するシステム基板に搭載可能である（図１Ａまたは１Ｂの回路が使用され、入力線がフロートされたままの状態にある場合は、どの回路も不所望の非ミュート状態に自己バイアスされる）。ここでは、ミュート回路およびミュートノードとともに使用されるものとして本発明を説明するが、このような説明が制限的なものであると考えてはならず、当然のことながら、本発明は、ノードの極性が予め知られてはいないがパワーアップあるいはリセットの他のタイプであると判定された他のタイプの回路とともに、使用することができる。また、ドライバ回路３０２はチップ上に含まれ、図２に図示したドライバ回路に類似している。しかしながら、図２の従来技術におけるように、両スイッチ（トランジスタＭ０およびＭ１等）の制御ゲートは、ｍｕｔｅ＿ｃｏｎｔｒｏｌ信号に結合するというよりは、検出器３００の個別の出力に結合する。検出器３００への出力には、ｍｕｔｅ＿ｃｏｎｔｒｏｌ信号２０２、ｄｅｔｅｃｔ＿ｅｎａｂｌｅ信号３０４および（好ましくはバッファ３０８を介して）ミュートノード２０４に接続したｍｕｔｅ＿ｎｏｄｅ＿ｓｔａｔｕｓ３０６が含まれる。出力には、ｍｕｔｅ＿ｐｏｌａｒｉｔｉｙ信号３１０およびスイッチＭ０、Ｍ１の制御ゲートにそれぞれ結合した信号３１２および３１４が含まれる。状況により、ミュートノード２０４がミュート回路系から切断されている場合は、プルアップレジスタ３２６がミュートノード２０４がフローティング状態になるのを防止するように、プルアップレジスタ３２６または機能的にそれに同等のものを、ミュートノード２０４に接続させることができる。プルアップレジスタ３２６の代わりに、プルダウンレジスタを使用することもできるのは当然であろう。
【０００９】
検出器３００は、ＯＲゲート３１６、ＡＮＤゲート３１８、ＸＯＲゲート３２０、ラッチ３２２およびインバータ３２４を含む。これらの論理素子はいずれも、機能的にそれと同等のものと交換できることは当然であろう。ｍｕｔｅ＿ｃｏｎｔｒｏｌ信号２０２はＸＯＲゲート３２０の入力に結合し、ｄｅｔｅｃｔ＿ｅｎａｂｌｅ信号３０４はインバータ３２４で反転されてＡＮＤゲート３１８に結合する（あるいは、反転ｄｅｔｅｃｔ＿ｅｎａｂｌｅ信号をチップのどこでも生成することができる）。ｄｅｔｅｃｔ＿ｅｎａｂｌｅ信号３０４はまた、ラッチ３２２へのクロック入力およびＯＲゲート３１６の入力へ結合する。ＡＮＤゲート３１８およびＯＲゲート３１６からの出力は、それぞれスイッチＭ０およびＭ１の制御ゲートにそれぞれ結合する。ｍｕｔｅ＿ｎｏｄｅ＿ｓｔａｔｕｓ３０６はラッチ３２２に結合する。ｍｕｔｅ＿ｐｏｌａｒｉｔｙ信号３１０はラッチ３２２の出力に結合する。ラッチ３２２の反転出力は、ＯＲゲート３１６の第２入力及びＡＮＤゲート３１８の第２入力へ結合した出力を有するＸＯＲゲート３２０への第２入力へ結合する。
【００１０】
動作させる際、チップが通電されるかまたはリセットを受ける場合、ラッチ３２２を使用可能にして、ｍｕｔｅ＿ｄｅｔｅｃｔ信号３０４がアサートされる（高状態になる）。同時に、ＯＲゲート３１６の出力は高状態になり、ＡＮＤゲート３１８の出力は低状態になる。このように、両スイッチＭ０およびＭ１をオフにすることにより、ミュートノード２０４が高または低状態に引かれるのを防止し、検出回路３００からの制御信号のいずれもからミュートノード２０４を効果的に隔離する。その結果、システム基板上のミュート回路系だけで、ミュートノード２０４の極性（または状態）が決定され、この極性はラッチ３２２で検出される。リセットの完了後、ｍｕｔｅ＿ｅｎａｂｌｅ信号３０４はアサート解除され、ミュート極性はラッチ３２２に保持される。
【００１１】
次に、ｍｕｔｅ＿ｃｏｎｔｒｏｌ信号２０２がアサートされると、ミュート極性が高状態であった場合には、ＸＯＲゲート３２０の出力は高状態となり、ミュート極性が低状態であった場合には低状態となる。このように、ミュートノード２０４は、必要に応じて高状態または低状態に引かれ、ミュート回路系を適切に起動する。
【００１２】
図４は、ミュートノードを構成するためにも使用される、本発明の極性検出器４００の代替実施形態の論理図である。検出器４００は、ＸＯＲゲート４０２およびラッチ４０４を含む。ｄｅｔｅｃｔ＿ｅｎａｂｌｅ信号３０４は、インバータ４０６により反転され、ｄｅｔｅｃｔ＿ｅｎａｂｌｅ信号３０４への入力にも結合する。ｍｕｔｅ＿ｎｏｄｅ＿ｓｔａｔｕｓ３０６は、ラッチ４０４の出力に結合する。ｍｕｔｅ＿ｐｏｌａｒｉｔｙ信号３１０は、ラッチ４０４の出力に結合する。ｍｕｔｅ＿ｃｏｎｔｒｏｌ信号２０２は、ＸＯＲゲート４０２の入力に結合する。インバータ４０６の出力は、（ミュートドライバ回路３０２の両トランジスタが重複するのを防止する）ノンオーバーラップドライバ４０８のイネーブル信号に結合する。ラッチ４０４の反転出力は、ＸＯＲゲート４０２の他の入力に結合し、ＸＯＲゲート４０２の出力はドライバ４０８のデータ入力に結合する。ドライバ４０８の両出力はミュートドライバ回路３０２の入力に結合し、ミュートドライバ回路３０２はミュートノード２０４である。プルアップ抵抗３２６（またはそれに相当する機能のもの）は、ミュートノード２０４に結合し、ミュート回路系がミュートノード２０４に接続されていない場合に、ミュートノード２０４のフローティングを防止する。
【００１３】
動作させる際、ｄｅｔｅｃｔ＿ｅｎａｂｌｅ信号３０４がアサートされると、ノンオーバーラップドライバ４０８の出力は無効化され、前の実施形態におけるように、ラッチ４０４への入力はミュートノード２０４の論理レベルを受信する。このレベルは、ラッチ４０４へラッチされる。ｄｅｔｅｃｔ＿ｅｎａｂｌｅ信号３０４がアサート解除されてｍｕｔｅ＿ｃｏｎｒｏｌ信号２０２がアサートされると、（ラッチ４０４の反転出力からの）反転ミュートレベルは、ｍｕｔｅ＿ｃｏｎｔｒｏｌ信号２０２によりＸＯＲ化され、出力は、ミュートノード２０４へ正しい極性を供給するノンオーバーラップドライバ４０８の入力となる。
【００１４】
本発明の目的は、ここで公開した実施形態により、完全に達成された。当業者は、本発明の要素機能から逸脱しない限り、異なる実施形態によっても本発明を達成することができることを理解するであろう。例えば、本発明の検出器の１個以上の素子は、「チップから離れて」配置することができる。また、本発明は、極性がパワーアップまたは他のタイプのリセットにおいて決定される集積回路の出力を制御するために、他のタイプの集積回内およびオフチップ回路系に内蔵することができる。また、本発明のいずれの素子の代わりに、それに相当する機能のものを使用することができることは当然である。特定の実施形態を説明したが、添付する請求項に規定した本発明の範囲を制限することを意味するものではない。
【図面の簡単な説明】
【００１５】
【図１Ａ】図１Ａ−１Ｄは、システム基板に一般的に用いられるミュート回路の例である。
【図１Ｂ】図１Ａ−１Ｄは、システム基板に一般的に用いられるミュート回路の例である。
【図１Ｃ】図１Ａ−１Ｄは、システム基板に一般的に用いられるミュート回路の例である。
【図１Ｄ】図１Ａ−１Ｄは、システム基板に一般的に用いられるミュート回路の例である。
【図２】図２は、従来技術のミュート回路ドライバである。
【図３】図３は、ミュート極性検出器に内蔵された本発明の論理図である。
【図４】図４は、本発明のミュート極性検出器の代替実施形態の論理図である。
【図１Ａ】
0004152382.tif 000002
【図１Ｂ】
0004152382.tif 000003
【図１Ｃ】
0004152382.tif 000004
【図１Ｄ】
0004152382.tif 000005
【図２】
0004152382.tif 000006
【図３】
0004152382.tif 000007
【図４】
0004152382.tif 000008