(57)【特許請求の範囲】
【請求項１】
複数の画素により構成された表示部と、該画素に表示信号を入力するための複数の信号線と、該表示信号を入力する画素を選択する画素選択手段の一部と、該画素に表示電力を供給するための複数の電源線とを、同一基板上に有する画像表示装置において、上記表示信号を上記複数の信号線に入力するための複数の信号入力端子と、上記表示電力を上記複数の電源線に供給するための複数の電源入力端子とが上記同一基板上に設けられており、上記信号入力端子と上記電源入力端子とは同様の構造で構成されており、少なくとも一個以上の上記電源入力端子が、上記信号入力端子の間に挟まれるように配置されていることを特徴とする画像表示装置。
【請求項２】
上記複数の信号入力端子と、上記複数の電源入力端子とは、実質的に一列に配置されていることを特徴とする請求項１記載の画像表示装置。
【請求項３】
上記画素は上記電源線より供給される表示電力で駆動される有機発光ダイオード(OLED, Organic Light Emitting Diode)素子を有していることを特徴とする請求項１記載の画像表示装置。
【請求項４】
上記同一基板上に設けられている画素選択手段の一部は、多結晶Si-TFT(Thin-Film-Transistor)を用いて構成されていることを特徴とする請求項１記載の画像表示装置。
【請求項５】
上記複数の電源入力端子と上記信号入力端子とは、周期的に配置されていることを特徴とする請求項１記載の画像表示装置。
【請求項６】
上記電源入力端子と上記信号入力端子とは、交互に配置されていることを特徴とする請求項５記載の画像表示装置。
【請求項７】
上記有機発光ダイオードの共通電極端子側は複数に分割されており、上記複数の共通電極端子は、上記複数の電源入力端子と上記信号入力端子と共に周期的に配置されていることを特徴とする請求項３記載の画像表示装置。
【請求項８】
上記複数の共通電極端子は、上記複数の電源入力端子と同数であることを特徴とする請求項７記載の画像表示装置。
【請求項９】
画素により構成された上記表示部を中心として、上記複数の電源入力端子と上記信号入力端子とは上記基板の上下端にそれぞれ配置されていることを特徴とする請求項５記載の画像表示装置。
【請求項１０】
画素により構成された上記表示部を中心として、上記複数の電源入力端子と上記信号入力端子とは上記基板の上端のみに配置されていることを特徴とする請求項５記載の画像表示装置。
【請求項１１】
画素により構成された上記表示部を中心として、上記基板の上端には上記複数の電源入力端子と上記信号入力端子とが配置されており、上記基板の下端には上記複数の電源入力端子は配置されているが上記信号入力端子は配置されていないことを特徴とする請求項５記載の画像表示装置。
【請求項１２】
上記信号入力端子と対応する上記信号線との間には、一個の信号入力端子と、対応する複数の信号線の中の一個とを選択的に接続するスイッチ手段が設けられていることを特徴とする請求項１記載の画像表示装置。
【請求項１３】
上記電源線は、画素により構成された上記表示部内、或いはその周辺で互いに接続されていることを特徴とする請求項１記載の画像表示装置。
【請求項１４】
上記電源線は、同一の画素発光色に対応するもの同士が、画素により構成された上記表示部内、或いはその周辺で互いに接続されていることを特徴とする請求項１3記載の画像表示装置。
【請求項１５】
上記信号入力端子は上記基板の外においてドライバIC（Integrated Circuit）に入力されていることを特徴とする請求項１記載の画像表示装置。
【請求項１６】
複数の画素により構成された表示部と、該画素に表示信号を入力するための複数の信号線と、該表示信号を入力する画素を選択する画素選択手段の一部と、該画素に表示電力を供給するための複数の電源線とを、同一基板上に有し、更に表示データを蓄積する手段を有し、指示に応じて該表示データから上記表示信号を生成する手段を有する画像表示装置において、上記表示信号を上記複数の信号線に入力するための複数の信号入力端子と、
上記表示電力を上記複数の電源線に供給するための複数の電源入力端子とが上記同一基板上に設けられており、上記信号入力端子と上記電源入力端子とは同様の構造で構成されており、少なくとも一個以上の上記電源入力端子が、上記信号入力端子の間に挟まれるように配置されていることを特徴とする画像表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は特に比較的大きな画面でも、表示輝度の均一性が優れる画像表示装置に関する。
【０００２】
【従来の技術】
以下に図１１及び図１２を用いて、従来の技術に関して説明する。
図１１は従来の技術を用いた第一の従来例である、液晶表示デバイスの構成図である。光学特性が印加電界によって制御される液晶容量204を有する画素205が表示部にマトリクス状に配置され、画素205はゲート線206、信号線207を介して互いに接続されている。ゲート線206の一端はゲート線端子208、信号線207の一端は信号線端子209によって終端されている。各画素205においては、信号線207は入力TFT(Thin-Film-Transistor)201を介して液晶容量204に接続されており、また入力TFT201のゲートはゲート線206に接続されている。図中では省略しているが、液晶容量204の多端は共通電極として、全て同一電源に接続されている。以上の構造はガラス基板200の上に設けられている。
以下、本第一の従来例の動作を説明する。ゲート線端子208は外部のゲート線ドライバIC（Integrated Circuit）に接続されており、ゲート線ドライバICはゲート線206を順次走査する。またこのとき信号線端子209は外部の信号線ドライバICに接続されており、信号線ドライバICは信号線207に所定のタイミングで信号電圧を印加する。これによっってゲート線ドライバICがゲート線206を介して所定の画素行の入力TFT 201を開閉することによって、信号線ドライバICから信号線207に入力されていた信号電圧は液晶容量204に入力、保持される。これによって各液晶容量204は、信号電圧に対応した光学表示を行うことができる。このような従来技術は、アモルファスSiを用いたアクティブマトリクス液晶表示装置の構成として、最も一般的に用いられているものである。
次に図１２を用いて、第二の従来の技術を説明する。
図１２は第二の従来例である発光表示デバイスの構成図である。画素発光体としての有機発光ダイオード(OLED, Organic Light Emitting Diode)素子214を有する画素215が、表示部にマトリクス状に配置されている。ここで有機発光ダイオード素子は有機EL(Organic Electro-luminescent)素子と称されることもあるが、ここでは簡略化のために以下OLED素子と称することにする。
【０００３】
画素215はゲート線216、信号線217、電源線220等を介して互いに接続されている。ゲート線216の両端は左右からゲート線走査回路218に接続され、信号線217の一端は信号入力回路219に接続されている。また電源線220の一端は電源バス221を介して電源入力端子225によって終端されている。なおゲート線走査回路218の入力配線群222、信号入力回路219の入力配線群223もそれぞれひとかたまりに、それぞれゲート線走査回路入力端子群224、信号入力回路入力端子群226として配置されている。
【０００４】
各画素215においては、信号線217は入力TFT211を介して画素容量212及び駆動TFT213のゲートに接続されており、画素容量212の他端及び駆動TFT213のソース端は電源線220に接続されている。また駆動TFT213のドレイン端はOLED素子214を介して共通電源端子（図中省略）に接続されている。なおここで、入力TFT211と駆動TFT213は多結晶Si-TFTで構成されている。以上の構造はガラス基板230の上に設けられている。
以下、本第二の従来例の動作を説明する。信号入力回路入力端子群226から入力された表示データが信号入力回路219を介して信号線217に書込まれると、これに同期してゲート線走査回路入力端子群224から入力された駆動信号によってゲート線走査回路218がゲート線216を順次選択する。これによって信号線217に入力された信号電圧は選択された行の入力TFT211を介してその画素の画素容量212及び駆動TFT213のゲートに入力され、画素容量212に保持される。画素215では書込まれた信号電圧に応じて駆動TFT213が駆動され、これによってOLED素子214が所定の輝度で発光する。
このような従来技術に関しては、例えば公開特許公報「特開2002-14653」等に詳しく記載されている。
【０００５】
【発明が解決しようとする課題】
上記従来技術によれば、電源線が必要な発光表示デバイスにおいて、比較的大きな画面で表示輝度の均一性が優れる画像表示装置を提供するには困難であることが明らかになった。以下これに関して説明する。
第一の従来例で述べた液晶表示デバイスでは、各信号線には個別に出力端子が設けられている。これは各信号線に入力される信号電圧が、画素毎に異なることから必然的な構造である。これに対して第二の従来例で述べた発光表示デバイスでは、電源線220は電源バス221を介して互いに共通接続され、共通の電源入力端子225にまとめられている。各列の電源線220には同一の電源電圧が供給されるため、電源入力端子の占有面積を少なくするためにこのように入力端子を２本以下の少数にまとめることは、ごく自然な発想である。
しかしながら、このような従来の発想で中型以上の発光表示デバイスを設計しようとすると、表示輝度の均一性維持が難しくなることが判った。以下、これに関して詳細に説明する。
今、各画素が高輝度レベルで発光した場合、各画素で1μAの電流を消費するものと仮定する。ここで1000(V)×2000(H)画素×RGB、各画素のサイズが100×300μｍのサイズの発光表示デバイスを設計するものとすると、各電源線には1μA×1000＝1mAの電流が供給されることになる。ここで図１２と同様な電源バス221でこの電流をパネルの左右から供給することを考え、画素１列（100μｍ）あたり電源バス221抵抗をR（Ω）とおいてみる。この場合画素の両端から電源バス221中央部までの電源線本数は3000本であるから、電源バス221中央部における電圧降下量，ΔV（V）は、
ΔV＝1/2×3000×（3000-1）×1mA×R（Ω）        式（１）
となる。ここでΔV＜100mVと仮におくと、R＜22.2（μΩ）と求まる。ここで電源バス221をシート抵抗0.1ΩのAl配線で形成したとすると、100μｍで22.2μΩの実現に必要な電源バス配線幅は45cmと計算される。表示部のサイズは30cm×60cmであるのに対して45cm幅の電源バスは現実的ではなく、従来技術の延長上では中型以上の発光表示デバイスでは電源バス221電圧降下に起因する発光輝度の不均一性が大きな問題になることは明らかである。アクティブマトリクスOLEDディスプレイは、2インチ程度の小型のパネルから製品化が開始されると考えられているが、いずれは中大型のパネルのニーズが高まることが予想されている。その場合でも上記の課題を解決することができなければ、中大型のアクティブマトリクスOLEDディスプレイの製品化は極めて困難なのである。
【０００６】
【課題を解決するための手段】
上記の課題は、複数の画素により構成された表示部と、画素に表示信号を入力するための複数の信号線と、表示信号を入力する画素を選択する画素選択手段の一部と、画素に表示電力を供給するための複数の電源線とを、同一基板の同一面上に有する画像表示装置において、表示信号を上記複数の信号線に入力するための複数の信号入力端子と、表示電力を上記複数の電源線に供給するための複数の電源入力端子とが上記同一基板上に設けられており、少なくとも一個以上の上記電源入力端子が、上記信号入力端子の間に挟まれるように配置することによって解決することができる。
【０００７】
【発明の実施の形態】
（第一の実施例）
以下図１〜図４を用いて、本発明の第一の実施例に関して説明する。
始めに図１及び図２を用いて、本実施例の全体構成に関して述べる。
【０００８】
図１は本実施例であるOLED(Organic Light Emitting Diode)表示パネルの構成図であり、図２は画素1の拡大図である。画素発光体としてのOLED素子24を有する画素1が表示部にマトリクス状に配置され、画素1は図２に示すように信号ゲート線21、三角波ゲート線22、リセット線23、信号線8、三角波線4、電源線3、負荷線2等を介して周辺に接続されている。各画素1においては、信号線8は入力TFT 25を介して、三角波線4は三角波TFT26を介して共に記憶コンデンサ27に接続されている。記憶コンデンサ27の他端はリセットTFT 30の一端と、pMOS-TFT28、nMOS-TFT29で構成されたインバータ回路の入力端子に接続されている。リセットTFT 30の他端とインバータ回路の出力端子は共通に、OLED素子24を介して共通接地端（図示せず）に接地されている。画素部の周囲では図１に示すように、信号ゲート線21、三角波ゲート線22、リセット線23はゲート駆動回路6に、各信号線8はそれぞれ独立にガラス基板20周辺に設けられた信号線端子12に、三角波線4は画素部上部で合流して左右に設けられた三角波線端子11に、電源線3は画素部上下で合流して電源線端子14に、同様に負荷線2も画素部上下で合流して負荷線端子13に接続されている。画素1及びゲート駆動回路6は、多結晶Si TFTを用いてガラス基板20上に構成されている。
【０００９】
ここで図１は図面の簡略化のために６×4画素しか示していないが、実際には本実施例では縦800×横600×RGB画素が配置されており、信号線端子12、三角波線端子11とも多数配置されている。具体的には画素部の上下には信号線端子12がそれぞれ1200端子ずつ設けられており、各信号線端子12の間にはそれぞれ負荷線端子13、電源線端子14、共通接地端子15が交互に、1列に揃って設けられている。なお共通接地端子15と各画素における共通接地端（図示せず）とは、接地コンタクト部5で接続されている。なおゲート駆動回路6にはゲート駆動配線群7が接続され、これらはゲート駆動配線端子群10として終端されているが、図１中では簡略化して記載した。
【００１０】
以上の構成における多結晶Si TFT構造、OLED構造、ゲート駆動回路6等に関しては、取り分けて特殊な構造を用いてはおらず、例えば前述の実施例である公開特許公報「特開2002-14653」等を含む多くの文献に記載されている一般的なものなので、ここではその詳細な説明は省略する。
【００１１】
次に図２を用いて、本実施例の画素1の動作に関して説明する。
【００１２】
本実施例の画素1は、信号電圧の書込みとインバータ回路のリセットを同時に行うことにより、インバータ回路を構成するpMOS-TFT28、nMOS-TFT29の特性ばらつきをキャンセルする。注目する画素1に対する信号の書込みにおいては、入力TFT25とリセットTFT30が同時にオンする。このときpMOS-TFT28、nMOS-TFT29で構成されるインバータ回路はその入出力が短絡されることによって、その入力電圧はインバータ回路のしきい値電圧にリセットされる一方、信号線8からは信号電圧が書込まれ、両者の差電圧は記憶コンデンサ27に記憶される。書込みが完了するとリセットTFT30、入力TFT25の順にオフし、代りに三角波TFT26が常時オンモードに入る。これによって記憶コンデンサ27の一端には三角波線から三角波電圧が常に印加される。ここで三角波電圧は信号電圧を含む掃引電圧であって、三角波電圧が先に書き込まれた信号電圧より小さい場合には記憶コンデンサ27の働きによってインバータ回路はオンする。即ち信号電圧の値を、インバータ回路のオン期間に変換することができる。ここでインバータ回路の出力はOLED素子24に接続されているため、インバータ回路の駆動電圧を適当に調節することにより、信号電圧に応じた期間のみ、OLED素子24を駆動させる階調駆動を行うことができる。
【００１３】
次に図３を用いて、画素部における電源配線についてより詳細に説明する。図３は２個の画素1間の水平方向の接続を示したものであり、図３では配線における太線はAlを用いた低抵抗配線を、細線はゲート層を用いた配線を表し、配線間の白丸はコンタクト部を示している。
【００１４】
図から明らかなように信号ゲート線21、三角波ゲート線22、リセット線23はゲート層を用いて、一方信号線8、三角波線4、電源線3、負荷線2はAlを用いた低抵抗配線を用いて形成されている。ここでOLED素子24を発光させるために、特に電源線3には最も大きい電流が流れるため、縦方向配線には低抵抗配線を採用した。また電源線3、負荷線2間はゲート層を用いた配線によって横方向にも配線されている。これは電源線3、負荷線2が電圧降下を起こした場合には、縦スミアと呼ばれる縦方向に画像のにじみが出てしまうが、このような画質劣化を防止する役割を果たしている。
【００１５】
同様な配線の記載方法を用いて、画素部上下の配線交差レイアウトを示したものが図４である。ここで図４（ａ）は画素部上部、図４（ｂ）は画素部下部を示している。ここで信号線8は信号線端子12の方向に矢印をつけであるが、図から明らかなようにゲート層を用いた配線長が最も長い。これは信号線8には殆ど電流が流れないため、配線抵抗に対する裕度が大きいからである。次いで負荷線2、電源線3の順にゲート層を用いた配線長は短く設計されているのも、同様の理由によるものである。
【００１６】
本実施例では以上に説明したように負荷線2、電源線3を信号線端子12の間に設けた多数の端子から出力しているために電圧降下量を最小限に留めることができるばかりか、画素間における負荷線2、電源線3の接続によっても、電源電圧の安定化を図っている。
さて以上に述べた本実施例においては、本発明の主旨を損なわない範囲でいくつもの変更が可能である。例えば本実施例ではTFT基板としてガラス基板20を用いたが、これを石英基板や透明プラスチック基板等の他の透明絶縁基板に変更することも可能であるし、またOLED素子24の発光を上面に取り出すようにすれば、不透明基板を用いることも可能である。
或いは各TFTに関しても本実施例では入力TFT 25やリセットTFT30のｎ、ｐ導電型をを変更することも駆動波形を適宜変更すれば可能である。また画素内に設けられたインバータ回路に関しても、ここで用いたようなCMOSインバータに限る必要はなく、例えばｎチャネルTFTを定電流源回路に変更する等の変形や、更に出力段にバッファトランジスタを設ける等の変形が可能であることは言うまでもない。
また本実施例における画素数やパネルサイズ等の変更も、容易に可能である。またOLED素子24における共通端子の電圧を接地電圧としているが、この電圧値も所定の条件の下で変更可能であることは言うまでもない。
【００１７】
また本実施例ではゲート駆動回路6は、低温多結晶Si TFT回路で構成している。しかしながらこれらの周辺駆動回路あるいはその一部分を単結晶ＬＳＩ(Large Scale Integrated circuit)回路で構成して実装することも、本発明の範囲内で可能である。
【００１８】
本実施例では、発光デバイスとしてOLED素子24を用いることとした。しかしこれに代えてその他の無機を含む一般の発光素子を用いても、本発明を実現することが可能であることは明らかである。
【００１９】
なお発光デバイスを赤、緑、青の３種類の色毎に作り分けてカラー化を実現する場合には、色バランスを取るために各発光デバイスの面積や、駆動電圧条件を変化させることが好ましい。ここで駆動電圧条件を変化させる場合、本実施例においては負荷線2、及び電源線3の電圧を色毎に変化させて調整することができる。この場合、配線の簡略化の観点からは、特に３色はストライプ配置することが望ましい。但し、水平画素間における負荷線2、及び電源線3の相互接続が色毎に必要であること、また入力端子も色毎に分割する必要があることは明らかである。なお本実施例でOLED素子24の共通端子電圧を接地電圧としたことに対しても、OLED素子24の共通端子を赤、緑、青の３種類の色毎に作り分け、それぞれ適当な電圧で駆動することも可能である。更にこの駆動電圧を表示条件や表示の絵柄等によって適当に調整することで、色温度補正機能を実現することも可能である。以上の種々の変更等は、本実施例に限らず以下のその他の実施例においても、基本的に同様に適用可能である。
（第二の実施例）
以下図５及び図６を用いて、本発明の第二の実施例に関して説明する。
【００２０】
図５は本実施例であるOLED(Organic Light Emitting Diode)表示パネルの構成図であり、図６は画素41の拡大図である。画素発光体としてのOLED素子54を有する画素41が表示部にマトリクス状に配置され、画素41は図６に示すように信号ゲート線55、信号線48、電源線43等を介して周辺に接続されている。各画素41においては、信号線48は入力TFT 51を介して、記憶コンデンサ52と駆動TFT53のゲートに接続されている。記憶コンデンサ52の他端と駆動TFT53のソース端は共に電源線43に接続されている。また駆動TFT53のドレイン端はOLED素子54を介して共通接地端（図示せず）に接地されている。画素部の周囲では図５に示すように、信号ゲート線55はゲート駆動回路46に、各信号線48はそれぞれ独立にガラス基板20周辺に設けられた信号線端子52に、電源線43は画素部上下で合流して電源線端子51に接続されている。画素41及びゲート駆動回路46は、多結晶Si TFTを用いてガラス基板20上に構成されている。
【００２１】
ここで図５も第一の実施例と同様に図面の簡略化のために６×4画素しか示していないが、実際には本実施例では縦800×横600×RGB画素が配置されており、信号線端子51は多数配置されている。具体的には画素部の上下には信号線端子52がそれぞれ1200端子ずつ設けられており、各信号線端子52の間にはそれぞれ電源線端子51、共通接地端子53が交互に設けられている。なお共通接地端子53と各画素における共通接地端（図示せず）とは、接地コンタクト部45で接続されている。なおゲート駆動回路46にはゲート駆動配線群47が接続され、これらはゲート駆動配線端子群50として終端されているが、図５中では簡略化して記載した。
【００２２】
以上の構成における多結晶Si TFT構造、OLED構造、ゲート駆動回路6等に関しては、第一の実施例とほぼ同様である。
【００２３】
次に図６を用いて、本実施例の画素41の動作に関して説明する。
【００２４】
外部から入力された表示データが信号線端子52を介して信号線48に書込まれると、これに同期してゲート駆動配線端子群50から入力された駆動信号によってゲート線駆動回路46がゲート線55を順次選択する。これによって信号線48に入力された信号電圧は選択された行の入力TFT 51を介してその画素の記憶コンデンサ52及び駆動TFT 53のゲートに入力され、記憶コンデンサ52に保持される。画素41では書込まれた信号電圧に応じて駆動TFT 53が駆動され、これによってOLED素子54が所定の輝度で発光する。このような画素41の動作原理に関しては、既に述べた第二の従来例のものと同様である。
【００２５】
本実施例においては第一の実施例のような画素を構成する多結晶Si-TFTのばらつきをキャンセルする効果はない。しかしながらプロセスの適切な制御によってTFTのばらつきを十分に抑えることができれば、本実施例はより構成が簡単であり、高歩留りを期待することができる。更に本実施例では電源線端子51と共通接地端子53の数をそれぞれ信号線端子52の数の半分にまで増やすことができるため、より大型の表示パネルについても良好な輝度均一性を実現することができる。（第三の実施例）
以下図７を用いて、本発明の第三の実施例に関して説明する。
図７は第三の実施例であるOLED表示パネルの構成図である。
本実施例の構成及び動作は、基本的には第二の実施例のそれと同一である。従ってここでは構成及びその動作の記載は省略し、本実施例の特徴である信号線48を中心とした信号線端子62、電源線端子61、共通接地端子63のレイアウトに関して以下説明する。
第二の実施例と比較した場合の本実施例の特徴は、信号線48が全て画素部から上方に伸びており、信号線端子62が画素部上方の端部に集中して設けられていることである。これによって画素部下方の端部には電源線端子61及び共通接地端子63のみが設けられている。
大電流駆動時における電圧降下対策としては、電源線端子61や共通接地端子63はパネルの上下に設けた方が良い。しかしながらこのように、信号線端子62がパネルの一端のみに設けられていることは、信号線端子62への周辺回路の実装をより容易にするという利点がある。
（第四の実施例）
以下図８を用いて、本発明の第四の実施例に関して説明する。
図８は第四の実施例であるOLED表示パネルの構成図である。
本実施例の構成及び動作は、基本的には第三の実施例のそれと同一である。従ってここでは構成及びその動作の記載は省略し、本実施例の特徴である信号線セレクタ64を中心とした信号線端子62、のレイアウトに関して以下説明する。
第三の実施例と比較した場合の本実施例の特徴は、信号線48と信号線端子62の間に信号線セレクタ64が設けられていることである。信号線セレクタ64には、ゲート駆動回路46と共にゲート・セレクタ駆動配線群66が接続され、これらはゲート・セレクタ駆動端子群65として終端されているが、図８中では簡略化して記載してある。ここで信号線セレクタ64の役割は１水平期間中にセレクタスイッチを切替えることにより、同一の信号線端子62を用いて３本の信号線48に信号電圧を入力することである。ここで信号線セレクタ64は、CMOSの多結晶Si-TFTアナログスイッチを３本組合わせたものである。
本実施例では上記の構造を用いることによって、信号線端子48数を1/3に削減することができ、実装上の負担を更に減少させている。
なお本実施例では信号線セレクタ64の分岐数を3本としたが、この数は大きければ信号線端子の削減量がより増える半面、信号線48への書込み速度は上昇してしまう。
（第五の実施例）
以下図９を用いて、本発明の第五の実施例に関して説明する。
図９は第五の実施例であるOLED表示パネルの構成図である。
本実施例の構成及び動作は、基本的には第三の実施例のそれと同一である。従ってここでは構成及びその動作の記載は省略し、本実施例の特徴である信号線端子62、電源線端子61、共通接地端子63から外部の実装形態を中心に以下説明する。第三の実施例と比較した場合の本実施例の特徴は、電源線端子61、共通接地端子63を含めて端子が全て画素部上方に集中して設けられていることと、その外部にフレキシブルケーブル70を介して駆動回路基板75が設けられていることである。駆動回路基板75にはフレキシブルケーブル実装用端子71が配置されており、更にパネルドライバIC 74、電源回路73が実装されている。これらは基板配線72で相互接続されており、パネルドライバIC 74から出力される信号電圧と、電源回路73から出力される電源電圧は駆動回路基板75上で再配置され、表示パネルの信号線端子62、電源線端子61、共通接地端子63に対応する順序に並べ替えられる。
本実施例においては、パネルドライバIC 74を用いることによって、より安価に表示パネルを実現することができる。なお図９ではパネルドライバIC 74を一個図示しているが、実際には400端子のパネルドライバIC 74を6個実装している。
（第六の実施例）
以下図１０を用いて、本発明における第六の実施例に関して説明する。
図１０は第六の実施例である画像表示端末（PDA：Personal Digital Assistants）80の構成図である。
無線インターフェース（I/F）回路82には、圧縮された画像データ等が外部からbluetooth規格に基づく無線データとして入力し、無線I/F回路82の出力はI/O（Input/Output）回路83を介してデータバス85に接続される。データバス85にはこの他にマイクロプロセサ（Micro-Processing Unit）84、表示パネルコントローラ87、フレームメモリ86等が接続されている。更に表示パネルコントローラ87の出力はOLED表示パネル81に入力すると共に電源回路88にも入力しており、更に電源回路88の出力もOLED表示パネル81に入力している。なお画像表示端末80には更に、電源89が設けられている。なおここでOLED表示パネル81は、先に延べた第一の実施例と同一の構成および動作を有しているので、その内部の構成及び動作の記載はここでは省略する。
以下に本第六の実施例の動作を説明する。始めに無線I/F回路82は命令に応じて圧縮された画像データを外部から取り込み、この画像データをI/O回路83を介してマイクロプロセサ84及びフレームメモリ86に転送する。マイクロプロセサ84はユーザからの命令操作を受けて、必要に応じて画像表示端末80を駆動し、圧縮された画像データのデコードや信号処理、情報表示を行う。ここで信号処理された画像データは、フレームメモリ86に一時的に蓄積される。
ここでマイクロプロセサ84が表示命令を出した場合には、その指示に従ってフレームメモリ86から表示パネルコントローラ87と電源回路88を介してOLED表示パネル81に画像データが入力され、OLED表示パネル81は入力された画像データをリアルタイムで表示する。このとき表示パネルコントローラ87は、同時に画像を表示するために必要な所定のタイミングパルス及び三角波電圧を出力する。なおOLED表示パネル81がこれらの信号を用いて、画素部に６ビット画像データから生成された表示データをリアルタイムで表示することに関しては、第一の実施例で述べたとおりである。なおここで電源89には二次電池が含まれており、これらの画像表示端末80全体を駆動する電力を供給する。
本実施例によれば、輝度均一性が良好で表示面積の大きい画像表示端末80を提供することができる。
なお本実施例では画像表示デバイスとして、第一の実施例で説明したOLED表示パネルを用いたが、これ以外にもその他の本発明の実施例に記載されたような種々の表示パネルを用いることが可能であることは明らかである。
【００２６】
【発明の効果】
本発明によれば、比較的大きな画面で表示輝度の均一性が優れる画像表示装置を提供することができる。
【図面の簡単な説明】
【図１】第一の実施例であるOLED表示パネルの構成図。
【図２】第一の実施例における画素の拡大図。
【図３】第一の実施例における画素の水平間接続図。
【図４】第一の実施例における配線交差レイアウト図。
【図５】第二の実施例であるOLED表示パネルの構成図。
【図６】第二の実施例における画素の拡大図。
【図７】第三の実施例であるOLED表示パネルの構成図。
【図８】第四の実施例であるOLED表示パネルの構成図。
【図９】第五の実施例であるOLED表示パネルの構成図。
【図１０】第六の実施例である画像表示端末の構成図。
【図１１】第一の従来例である液晶表示デバイスの構成図。
【図１２】第二の従来例である発光表示デバイスの構成図。
【符号の説明】
1…画素、2…負荷線、3…電源線、4…三角波線、8…信号線、12…信号線端子、13…負荷線端子、14…電源線端子、15…共通接地端子、20…ガラス基板、24…OLED素子、27…記憶コンデンサ、30…リセットTFT。
【図１】
0004165120.tif 000002
【図２】
0004165120.tif 000003
【図３】
0004165120.tif 000004
【図４】
0004165120.tif 000005
【図５】
0004165120.tif 000006
【図６】
0004165120.tif 000007
【図７】
0004165120.tif 000008
【図８】
0004165120.tif 000009
【図９】
0004165120.tif 000010
【図１０】
0004165120.tif 000011
【図１１】
0004165120.tif 000012
【図１２】
0004165120.tif 000013