(57)【特許請求の範囲】
【請求項１】
一定周期で入力される一定パルス幅の起動パルス信号、及び該起動パルス信号より短周期のチョッパリング信号を合成してなる駆動信号を生成する駆動信号生成手段と、
前記駆動信号の有効期間を規定するためのデューティ信号を生成するデューティ信号生成手段と、
を備え、前記駆動信号及び前記デューティ信号に基づいて、電磁ソレノイドの通電を制御する電磁ソレノイド制御装置において、
前記デューティ信号生成手段を、前記有効期間の開始タイミングが周期信号である前記起動パルス信号により規定され、前記有効期間の終了タイミングが停止パルス信号により規定されるように構成すると共に、
前記起動パルス信号をＣＰＵの処理を介することのないタイマー等のハードウェアにより生成し、前記停止パルス信号をＣＰＵの処理によって制御される出力ポートにて生成することを特徴とする電磁ソレノイド制御装置。
【請求項２】
前記デューティ信号生成手段は、前記開始タイミングを表す前記起動パルス信号のエッジにて、前記駆動信号を有効とする信号レベルにセットし、前記終了タイミングを表す前記停止パルス信号のエッジにて、前記駆動信号を無効とする信号レベルにリセットすることを特徴とする請求項１に記載の電磁ソレノイド制御装置。
【請求項３】
前記駆動信号生成手段が生成する駆動信号と、前記デューティ信号生成手段が生成するデューティ信号とを合成してデューティ駆動信号を生成する信号合成手段を設け、該信号合成手段が生成したデューティ駆動信号に従って、電磁ソレノイドの通電を制御することを特徴とする請求項１または請求項２に記載の電磁ソレノイド制御装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電磁ソレノイドの通電をデューティ制御する電磁ソレノイド制御装置に関する。
【０００２】
【従来の技術】
従来より、この種の電磁ソレノイド制御装置では、例えば、特公平４−２６５２８号公報に開示されているように、電磁ソレノイドの通電経路に２個のトランジスタを設け、一方のトランジスタ（第１のトランジスタという）を、通電経路を流れる励磁電流の時定数より充分に短い周期を有するチョッパリング信号にて高速にスイッチングすることにより、通電経路の導通時にほぼ一定の励磁電流が流れるように制御すると共に、他方のトランジスタ（第２のトランジスタという）を、設定されたデューティを有するデューティ信号にてスイッチングして、この第２のトランジスタがオン状態となる期間（デューティ信号のオン期間ともいう）のみ励磁電流を流すことにより、電磁ソレノイドに流れる励磁電流の大きさを制御することが行われている。
【０００３】
但し、電磁ソレノイドは大きなインダクタンス分を有しており、励磁電流の立ち上がりが遅いため、図６に示すように、デューティ信号ＳＤのオン期間の開始時に決められた期間だけ連続して第１のトランジスタをオン状態とする起動パルス信号ＳＳａを、チョッパリング信号ＳＣと論理和回路で合成することにより駆動信号ＳＲを生成し、この駆動信号ＳＲにて第１のトランジスタをスイッチングすることにより、励磁電流の立ち上がりを早くして、励磁電流の大きさの精度や電磁ソレノイドの応答性を向上させることも行われている。
【０００４】
なお、上述の装置では、駆動信号ＳＲと、デューティ信号ＳＤとで、別々のトランジスタをそれぞれ駆動することにより制御を行っているが、装置構成を簡易なものとするために、電磁ソレノイドの通電経路を断続するトランジスタを一つだけ設け、このトランジスタをスイッチングすることにより電磁ソレノイドへの通電を制御することも考えられる。
【０００５】
この場合、図６に示すように、駆動信号ＳＲとデューティ信号ＳＤとを論理積回路で合成することによりデューティ駆動信号ＳＶを生成し、このデューティ駆動信号ＳＶにて単一のトランジスタをスイッチングすれば、同様に制御を行うことができる。
【０００６】
ところで、このような電磁ソレノイド制御装置は、各種車載用装置の油圧回路に設けられた電磁弁、例えば電子制御式オートマチックトランスミッション（ＥＡＴ）であれば、ギヤ比を切り替えるための油圧回路に設けられた電磁弁等を制御するために用いられる。そして、このような車載用装置の場合、上述の各信号ＳＳａ，ＳＣ，ＳＤは、通常、電子制御ユニット（ＥＣＵ）を構成するマイクロコンピュータ（以下、マイコンという）に内蔵されたタイマー等を利用して生成される。
【０００７】
このうち、起動パルス信号ＳＳａ及びチョッパリング信号ＳＣは、一定周期かつ一定パルス幅の信号であるため、一般に、マイコンを構成するＣＰＵの処理を介することなくタイマーから直接出力される。
一方、デューティ信号ＳＤは、各種条件に応じてデューティが可変設定されるため、実現すべきデューティに応じてタイマーのカウント値を設定し、起動パルス信号ＳＳａの出力タイミング（図６では立上りエッジ）を検出するとタイマーを起動すると共に、デューティ信号用の出力ポートを動作レベル（図６ではHighレベル）に設定し、その後、このタイマーがタイムアウトしたことを検出すると、出力ポートを停止レベル（図６ではLow レベル）に戻すといった制御をＣＰＵにて行うことにより、デューティ信号を生成している。
【０００８】
なお、ＣＰＵの命令に対して出力ポートの信号レベルが実際に変化するまでの応答時間は、通常、一定であるが、出力ポートの信号レベルを操作する命令を短時間の間に連続して出力した場合には、ＣＰＵの特性上、後の命令に対する応答時間が長くなってしまう場合があることが知られている。
【０００９】
そして、ＥＣＵに搭載されるマイコンは、コストや耐ノイズ性等を考慮して、比較的低速（数ＭＨｚ〜十数ＭＨｚ程度）のクロックで動作するＣＰＵを搭載したものが使用されており、この場合、出力ポートの制御、即ちデューティ信号ＳＤの立上り時刻及び立下り時刻の制御を精度よく行うには、１〜２ｍｓｅｃ以上間隔をおかなければならなかった。
【００１０】
【発明が解決しようとする課題】
ところが、ＥＣＵでは、通常、デューティ信号を決められた周期で制御しており、例えば２０ｍｓｅｃ周期で制御している時には、信号を動作レベルに設定してから２ｍｓｅｃ以内、即ちデューティが１０％以内である場合、及び信号を停止レベルに設定してから次の周期までの期間が２ｍｓｅｃ以内、即ちデューティが９０％以上である場合は、制御の精度が劣化してしまうことから、従来装置では、図７に示すように、１０〜９０％の範囲でしか、デューティ制御を行うことができなかった。
【００１１】
即ち、近年、各種制御の高性能化に伴って、デューティを０〜１００％のすべての範囲で使用できるようにする要求があるが、これに応えることができないという問題があった。
本発明は、上記問題点を解決するために、０〜１００％のすべての範囲に渡って、デューティ制御が可能な電磁ソレノイド制御装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記目的を達成するためになされた発明である請求項１に記載の電磁ソレノイド制御装置では、駆動信号生成手段が、一定周期で入力される一定パルス幅の起動パルス信号、及び起動パルス信号より短周期のチョッパリング信号を合成してなる駆動信号を生成すると共に、デューティ信号生成手段が、駆動信号の有効期間を規定するためのデューティ信号を生成し、これら駆動信号及びデューティ信号に基づいて、電磁ソレノイドの通電を制御する。
【００１３】
そして、本発明の電磁ソレノイド制御装置では、有効期間の開始タイミングが周期信号である起動パルス信号により規定され、有効期間の終了タイミングが停止パルス信号により規定される。また、起動パルス信号をＣＰＵの処理を介することのないタイマー等のハードウェアにより生成し、停止パルス信号をＣＰＵの処理によって制御される出力ポートにて生成する。
【００１４】
つまり、有効期間の開始タイミング及び終了タイミングを規定する起動パルス信号及び停止パルス信号のうち、停止パルス信号のみをＣＰＵの処理を介して出力ポートから出力すればよいように構成されている。
【００１５】
このため、本発明の電磁ソレノイド制御装置を用いれば、停止パルス信号を出力するマイコンの出力ポートは、デューティ信号の終了タイミングでのみ、ＣＰＵの命令に対する出力ポートの応答時間の精度が確保されればよく、即ち、デューティ信号の制御周期の間に出力ポートを１回だけ精度よく制御できればよい。このため、出力ポートからデューティ信号を直接出力し制御周期の間に出力ポートを２回制御しなければならない従来装置とは異なり、短期間で連続して信号レベルの切替を行う必要がないため、デューティの全範囲（０〜１００％）に渡って、電磁ソレノイドへの通電を精度よく制御することができる。
【００１６】
ところで、起動パルス信号と停止パルス信号とに基づいてデューティ信号の信号レベルを設定する信号レベル設定手段は、例えば、起動パルス信号をクロック入力、停止パルス信号をリセット入力とし、データ入力がプルアップされたフリップフロップ回路により簡単に構成することができる。即ち、起動パルス信号の入力タイミングを表すエッジで出力がHighレベルとなり、停止パルス信号が入力されると出力がLow レベルとなるように動作する。
【００１７】
しかし、マイコンの出力ポートから出力される停止パルス信号のパルス幅は、上述のようにＣＰＵの特性上あまり小さくすることができないので、デューティが１００％近傍の時に、停止パルス信号の入力中に、次の起動パルス信号が入力されてしまう可能性がある。この場合、リセット入力が優先され、起動パルス信号が無視されるため、正常に動作することができないという問題がある。
【００１８】
そこで、請求項２に記載の電磁ソレノイド制御装置において、デューティ信号生成手段は、開始タイミングを表す起動パルス信号のエッジにて、駆動信号を有効とする信号レベルにセットし、終了タイミングを表す停止パルス信号のエッジにて、駆動信号を無効とする信号レベルにリセットするようにされている。
【００１９】
このように構成された本発明の電磁ソレノイド制御装置によれば、入力タイミング及び終了タイミングの後に、起動パルス信号と停止パルス信号とがどのような信号レベルになっていようとも、デューティ信号生成手段は、その信号レベルの影響を受けることがなく、常に正常なデューティ信号を生成することができ、装置の信頼性を向上させることができる。
【００２０】
なお、このような信号レベル設定手段は、例えば、上記フリップフロップ回路を用いた場合には、終了タイミングを表す停止パルス信号のエッジを検出するエッジ検出回路を追加することで、簡単に構成することができる。
また、電磁ソレノイドの駆動回路として、通電経路にトランジスタが二つ設けられている場合は、一方のトランジスタを駆動信号、他方のトランジスタをデューティ信号にて駆動すればよいが、通電経路にトランジスタが一つだけ設けられている場合には、請求項３に記載のように、駆動信号生成手段が生成する駆動信号と、前記デューティ信号生成手段が生成するデューティ信号とを合成してデューティ駆動信号を生成する信号合成手段を設けることにより、この信号合成手段が生成したデューティ駆動信号により、トランジスタを駆動するよう構成すればよい。
【００２１】
【発明の実施の形態】
以下に本発明の実施例を図面と共に説明する。
図１は、本発明が適用された実施例の電子制御ユニットの概略構成を表す説明図であり、図２は、その主要部である信号合成回路の詳細構成を表す回路図である。なお、本実施例の電子制御ユニットは、電磁弁を駆動する電磁ソレノイドＬ１〜Ｌ３への通電制御を行うように構成されたものであり、ここでは、電子制御式オートマチックトランスミッションのギヤ比を切替制御する油圧回路に設けられた電磁弁を駆動するものとする。
【００２２】
図１に示すように、電子制御ユニット（ＥＣＵ）２は、ＣＰＵ，ＲＯＭ，ＲＡＭを中心に構成された周知のマイクロコンピュータ（以下、マイコンという）４を備えており、このマイコン４は、後述する停止パルス信号ＳＥ１〜ＳＥ３をそれぞれ出力する出力ポートＰ１〜Ｐ３と、停止パルス信号ＳＥ１〜ＳＥ３を生成するためにそれぞれ用いられ、設定されたタイマー値がタイムアウトすると、マイコン４を構成するＣＰＵに処理要求を出力するタイマーＴＭ１〜ＴＭ３と、予め設定された一定周期（本実施例では１０ｍｓ）且つ一定パルス幅（本実施例では５ｍｓｅｃ）の基準パルス信号ＳＳを生成，出力すると共に、信号レベルが反転する毎（即ち５ｍｓｅｃ毎）にＣＰＵに処理要求を出力するタイマーＴＭ４と、予め設定された一定周期（本実施例では１２５μｓ）のチョッパリング信号ＳＣを生成，出力するタイマーＴＭ５とを内蔵している。
【００２３】
また、ＥＣＵ２は、マイコン４が生成する基準パルス信号ＳＳに基づいて、後述する起動パルス信号ＳＳ１〜ＳＳ３を生成する信号分配回路６と、起動パルス信号ＳＳ１，チョッパリング信号ＳＣ，停止パルス信号ＳＥ１に基づいて後述するデューティ駆動信号ＳＶ１を生成する信号合成回路８ａと、起動パルス信号ＳＳ２，チョッパリング信号ＳＣ，停止パルス信号ＳＥ２に基づいてデューティ駆動信号ＳＶ２を生成する信号合成回路８ｂと、起動パルス信号ＳＳ３，チョッパリング信号ＳＣ，停止パルス信号ＳＥ３に基づいてデューティ駆動信号ＳＶ３を生成する信号合成回路８ｃと、デューティ駆動信号ＳＶ１に従って、電磁ソレノイドＬ１への通電を行う駆動回路１０ａと、デューティ駆動信号ＳＶ２に従って、電磁ソレノイドＬ２への通電を行う駆動回路１０ｂと、デューティ駆動信号ＳＶ３に従って、電磁ソレノイドＬ３への通電を行う駆動回路１０ｃとを備えている。
【００２４】
このうち、信号分配回路６は、反転出力端子＊Ｑがデータ入力端子に接続され、クロック入力端子ＣＫに入力される基準パルス信号ＳＳを分周して、出力端子Ｑから分周信号Ｄ１，反転出力端子＊Ｑから反転分周信号Ｄ２を出力するフリップフロップ回路（ＦＦ回路）２０と、基準パルス信号ＳＳを反転させた反転パルス信号＊ＳＳを出力するＮＯＴ回路２２と、分周信号Ｄ１及び反転パルス信号＊ＳＳのうち少なくともいずれか一方がHighレベルの時にLow レベルとなる起動パルス信号ＳＳ１を生成するＮＯＲ回路２４と、分周信号Ｄ１及び基準パルス信号ＳＳのうち少なくともいずれか一方がHighレベルの時にLow レベルとなる起動パルス信号ＳＳ２を生成するＮＯＲ回路２６と、反転分周信号Ｄ２及び反転パルス信号＊ＳＳＤ３のうち少なくともいずれか一方がHighレベルの時にLow レベルとなる起動パルス信号ＳＳ３を生成するＮＯＲ回路２８とからなる。
【００２５】
そして、図４に示すように、起動パルス信号ＳＳ１は、分周信号Ｄ１がLow レベル，基準パルス信号ＳＳがHighレベルとなるタイミングＡ１〜Ａ２の間のみHighレベルとなり、起動パルス信号ＳＳ２は、分周信号Ｄ１及び基準パルス信号ＳＳがいずれもLow レベルとなるタイミングＡ２〜Ａ３の間のみHighレベルとなり、起動パルス信号ＳＳ３は、分周信号Ｄ１及び基準パルス信号ＳＳがいずれもHighレベルとなるタイミングＡ３〜Ａ０の間のみHighレベルとなる。即ち、各起動パルス信号ＳＳ１〜ＳＳ３は、互いに異なるタイミングではあるが、いずれも２０ｍｓｅｃ周期で５ｍｓｅｃの間だけHighレベルとなるようにされている。
【００２６】
次に、駆動回路１０ａは、電磁ソレノイドＬ１の通電経路を断続するトランジスタを備え、このトランジスタを、デューティ駆動信号ＳＶ１に従ってスイッチング（Highレベル時に導通，Low レベル時に遮断）することにより、電磁ソレノイドＬ１への通電を制御するように構成されている。なお、駆動回路１０ｂ，１０ｃは、駆動回路１０ａと全く同様に構成されており、それぞれデューティ駆動信号ＳＶ１，ＳＶ２に従って、電磁ソレノイドＬ２，Ｌ３への通電を制御する。
【００２７】
また次に、信号合成回路８ａは、図２に示すように、起動パルス信号ＳＳ１及びチョッパリング信号ＳＣのうち、少なくともいずれか一方がHighレベルの時にHighレベルとなる駆動信号ＳＲを生成するＯＲ回路１２と、停止パルス信号ＳＥ１を反転させると共に遅延（本実施例では数ｎ〜数十ｎｓｅｃ）させてなる遅延パルス信号ＳＥｄを生成する遅延回路１４ａ、停止パルス信号ＳＥ１及び遅延信号ＳＥｄのうち、少なくともいずれか一方がHighレベルの時にHighレベルを出力するＯＲ回路１４ｂからなり、停止パルス信号ＳＥ１の立ち下がりエッジでLow レベルとなる短パルス幅（遅延回路１４ａでの遅延時間と同程度）の終了タイミング信号ＳＰを生成するエッジ検出回路１４とを備えている。
【００２８】
更に、信号合成回路８ａは、データ入力端子Ｄがプルアップされると共に、クロック入力端子ＣＫに起動パルス信号ＳＳ１，リセット入力端子ＲＳＴに終了タイミング信号ＳＰが印加され、出力端子Ｑから、起動パルス信号ＳＳ１の立ち上がりエッジでHighレベルとなり、終了タイミング信号ＳＰが入力されるとLow レベルとなるデューティ信号ＳＤを生成するフリップフロップ回路１６と、駆動信号ＳＲ及びデューティ信号ＳＤのいずれもがHighレベルの時にHighレベルとなるデューティ駆動信号ＳＶ１を生成するＡＮＤ回路１８とを備えている。
【００２９】
つまり、信号合成回路８ａでは、デューティ駆動信号ＳＶ１として、起動パルス信号ＳＳ１の立ち上がりエッジ（タイミングＡ１）から、停止パルス信号ＳＥ１の立ち下がりエッジ、即ち終了タイミング信号ＳＰが発生するまでの期間では、起動パルス信号ＳＳ１とチョッパリング信号ＳＣとを合成してなる駆動信号ＳＲを出力し、それ以外の期間ではLow レベルを出力する。
【００３０】
なお、信号合成回路８ｂ，８ｃは、信号合成回路８ａと全く同様に構成されており、上記説明中の信号ＳＳ１，ＳＥ１，ＳＶ１及びタイミングＡ１を、信号合成回路８ｂでは、信号ＳＳ２，ＳＥ２，ＳＶ２及びタイミングＡ２と読み替え、同じく信号合成回路８ｃでは、信号ＳＳ３，ＳＥ３，ＳＶ３及びタイミングＡ３と読み替えればよい。
【００３１】
ここで、マイコン４を構成するＣＰＵにて実行される出力ポート設定処理について説明する。この出力ポート設定処理は、各出力ポートＰ１〜Ｐ３毎に行われるが、いずれも同様の処理であるため、ここでは出力ポートＰ１に対する処理についてのみ説明する。
【００３２】
なお、ＣＰＵ起動直後の初期化処理では、タイマーＴＭ４，ＴＭ５は、上述の基準パルス信号ＳＳ及びチョッパリング信号ＳＣを出力するように設定され、この初期化処理の後に、出力ポート設定処理が起動されるものとする。
また、ＣＰＵでは、以下に説明する出力ポート設定処理の他、各種センサ（図示せず）に基づいて車速，アクセル開度，シフトポジション等を検出して、走行条件に応じたギヤ比を設定すると共に、その設定値に基づいて、各電磁ソレノイドＬ１〜Ｌ３を駆動する際のデューティ（０〜１００％）を設定するデューティ設定処理等が行われているものとする。但し、デューティ設定処理では、設定されるデューティが変化する割合の上限値が決められており、設定値が急激（例えば２０％以上）に変化することがないようにされている。
【００３３】
図３に示すように、出力ポート設定処理が起動されると、まずＳ１１０では、出力ポートＰ１の信号レベルをHighレベルに設定する。そしてＳ１２０では、別途実行されるデューティ設定処理にて設定されたデューティＤＴを読み込み、続くＳ１３０では、読み込んだデューティＤＴが１０％より大きいか否かを判断し、肯定判定された場合は、Ｓ１４０に移行して、デューティＤＴに基づき（１）式による算出値を、タイマーＴＭ１のタイマー値ＴＯとして設定する。
【００３４】
ＴＯ＝Ｔcyc×ＤＴ／１００                           （１）
但し、Ｔcyc はデューティ制御の制御周期であり、本実施例では２０ｍｓｅｃである。
続くＳ１５０では、起動パルス信号ＳＳ１の入力タイミングＡ１であるか否かを判断し、タイミングＡ１となるまで待機する。そして、時間が経過してタイミングＡ１になったと判定されると、Ｓ１８０に移行する。
【００３５】
一方、先のＳ１３０にて、否定判定された場合は、Ｓ１６０に移行し、デューティＤＴに基づき（２）式による算出値を、タイマーＴＭ１のタイマー値ＴＯとして設定する。
ＴＯ＝Ｔcyc×ＤＴ／１００＋Ｔss                     （２）
但し、Ｔssは基準パルス信号ＳＳの信号レベルが反転する周期であり、本実施例では５ｍｓｅｃである。
【００３６】
続くＳ１７０では、起動パルス信号ＳＳ１の入力タイミングＡ１より期間Ｔssだけ早いタイミングＡ０であるか否かを判断し、タイミングＡ０となるまで待機する。そして、時間が経過してタイミングＡ０になったと判定されると、Ｓ１８０に移行する。
【００３７】
なお、Ｓ１５０，Ｓ１７０での判断は、基準パルス信号ＳＳの信号レベルを反転させる毎にタイマーＴＭ４がＣＰＵに対して行う処理要求に基づき、この処理要求をカウントする等してタイミングＡ０〜Ａ３を識別することで行えばよい。Ｓ１８０では、タイマーＴＭ１をスタートさせ、続くＳ１９０では、タイマーＴＭ１がタイムアウトしたか否かを判断し、タイムアウトするまで待機する。そしてタイマーＴＭ１がタイムアウトしたと判定されると、Ｓ２００に移行し、出力ポートＰ１の信号レベルをLow レベルに切り替えた後、本処理を終了する。
【００３８】
そして、Ｓ１９０にてLow レベルに設定された出力ポートＰ１は、次回、本処理が起動された時に、Ｓ１１０にてHighレベルに戻される。
つまり本処理では、図５に示すように、デューティが１０％より大きい場合には、タイマーＴＭ１を、デューティのオン期間の開始タイミングであるタイミングＡ１からスタートさせ、デューティが１０％以下である場合には、タイマーＴＭ１を、一つ前のタイミングＡ０からスタートさせている。
【００３９】
そして、前者では、タイマー値ＴＯを、デューティに応じた値に設定し、後者では、これに期間Ｔss分だけ加算した値に設定することにより、いずれの場合でも、タイミングＡ１を起点としたデューティの終了タイミングで、停止パルス信号ＴＥ１が立下るようにされている。
【００４０】
その結果、信号合成回路８ａでは、起動パルス信号ＳＳ１の立上りエッジ、即ちタイミングＡ１にてHighレベルに変化し、停止パルス信号ＳＥ１の立下りエッジ、即ちタイマーＴＭ１のタイムアウト時にLow レベルに変化するデューティ信号ＳＤが生成され、このデューティ信号ＳＤがHighレベルの間、起動パルス信号ＳＳ１とチョッパリング信号ＳＣを合成したデューティ駆動信号ＳＶ１が出力されることになる。
【００４１】
このように、本処理を実行することにより、電磁ソレノイドＬ１への通電は、タイミングＡ１を区切りとする制御周期Ｔcyc でデューティ制御され、また、本処理と同様に実行される出力ポートＰ２用の出力ポート設定処理により、電磁ソレノイドＬ２への通電は、タイミングＡ２を区切りとする制御周期Ｔcyc でデューティ制御され、更に、出力ポートＰ３用の出力ポート設定処理により、電磁ソレノイドＬ２への通電は、タイミングＡ３を区切りとする制御周期Ｔcyc でデューティ制御される。
【００４２】
なお、本実施例では、ＯＲ回路１２が駆動信号生成手段、ＡＮＤ回路１８が信号合成手段に相当する。また、エッジ検出回路１４，ＦＦ回路１６，出力ポートＰ１〜Ｐ３，タイマーＴＭ１〜ＴＭ３及び各出力ポート設定処理がデューティ信号生成手段に相当する。
【００４３】
以上、説明したように、本実施例の電磁ソレノイド制御装置２によれば、デューティ信号ＳＤを、起動パルス信号ＳＳｉ（ｉ＝１，２，３）と停止パルス信号ＳＥｉとを用いて生成しており、しかも、起動パルス信号ＳＳｉはマイコン４のＣＰＵの制御を介することなく、停止パルス信号ＳＥｉのみをＣＰＵの制御を介して生成している。
【００４４】
従って、デューティが０％近傍や１００％近傍であっても、停止パルス信号ＳＥｉを出力する出力ポートＰｉの制御を、短期間の間に連続して行う必要がなく、ＣＰＵの命令に対する出力ポートＰｉの応答性を確保した状態で用いることができるため、デューティの全領域（０〜１００％）に渡って、電磁ソレノイドＬｉへの通電制御を精度よく行うことができる。
【００４５】
なお、ポート設定処理が、一旦終了した後すぐに再起動されると、Ｓ２００にて出力ポートＰｉの信号レベル（即ち停止パルス信号ＳＥｉ）が、HighレベルからLow レベルに切り替わった後、すぐ（１〜２ｍｓｅｃ以内）にＳ１１０にてLow レベルからHighレベルに戻される可能性があるが、この停止パルス信号ＳＥｉの立上りエッジは、デューティ信号ＳＤの生成に何等影響を与えるものではないため、ＣＰＵの命令に対する出力ポートＰｉの応答性が悪くても問題はない。
【００４６】
また、本実施例の電磁ソレノイド制御装置２では、停止パルス信号ＳＥ１の立ち下がりエッジをエッジ検出回路１４にて抽出し、このエッジ検出回路１４が出力する終了タイミング信号ＳＰを用いてＦＦ回路１６を動作させるので、デューティが１００％に近く、停止パルス信号ＳＥ１の信号レベルがLow である期間中に、起動パルス信号ＳＳ１の立ち上がりエッジが入力されるような場合（図５中、αにて示す）であっても、ＦＦ回路１６に、デューティ信号ＳＤの信号レベルを正確に設定させることができる。
【００４７】
更に、本実施例の電磁ソレノイド制御装置２では、信号分配回路６を設け、単一の基準パルス信号ＳＳから起動パルス信号ＳＳ１〜ＳＳ３を生成するようにされており、駆動すべき電磁ソレノイドの数を増やす場合に、停止パルス信号生成用のタイマーのみを増やすだけでよく、タイマーの増加が少ないため、装置を小型に構成できる。
【００４８】
また更に、本実施例の電磁ソレノイド制御装置２では、停止パルス信号ＳＥ１〜ＳＥ３を生成するために使用されるタイマーＴＭ１〜ＴＭ３を、デューティが小さい場合（１０％以下）、即ち設定されるタイマー値が小さい場合には、起動するタイミングを早くして、決められた一定時間以上は必ず動作させるようにされている。これは、タイマーＴＭ１〜ＴＭ３の動作にばらつきがあり、タイマー値が短すぎると、そのばらつきの影響を強く受けて正確な計時を行うことができないことがあるためである。
【００４９】
従って、本実施例によれば、デューティが短い場合にも、ばらつきの影響を吸収するのに必要な動作時間を確保できるため、精度のよいデューティ制御を行うことができる。
以上本発明の一実施例について説明したが、本発明は上記実施例に限定されるものではなく、様々な態様にて実施することができる。
【００５０】
例えば、上記実施例では、駆動信号ＳＲとデューティ信号ＳＤとを合成したデューティ駆動信号ＳＶｉにて単一のトランジスタをスイッチングすることにより、電磁ソレノイドＬｉへの通電を制御しているが、電磁ソレノイドＬｉの通電経路に二つのトランジスタを設け、駆動信号ＳＲ及びデューティ信号ＳＤを合成することなく、それぞれが別々のトランジスタをスイッチングすることにより、電磁ソレノイドＬｉへの通電を制御するように構成してもよい。
【図面の簡単な説明】
【図１】  本発明が適用された実施例の電子制御ユニットの概略構成を表す説明図である。
【図２】  信号合成回路の詳細な構成を表す回路図である。
【図３】  ＣＰＵが実行する出力ポート設定処理の内容を表すフローチャートである。
【図４】  電子制御ユニットの各部の動作を表すタイミング図である。
【図５】  信号合成回路の動作を表すタイミング図である。
【図６】  従来装置の動作及び問題点を説明するためのタイミング図である。
【図７】  従来装置における電磁ソレノイドの制御可能範囲を表す説明図である。
【符号の説明】
２…電磁ソレノイド制御装置      ４…マイコン      ６…信号分配回路
８ａ，８ｂ，８ｃ…信号合成回路    １０ａ，１０ｂ，１０ｃ…駆動回路
１２…ＯＲ回路      １４…エッジ検出回路      １８…ＡＮＤ回路
１６…フリップフロップ（ＦＦ）回路      ２２…ＮＯＴ回路
２４，２６，２８…ＮＯＲ回路      Ｌ１〜Ｌ３…電磁ソレノイド
Ｐ１〜Ｐ３…出力ポート      ＴＭ１〜ＴＭ５…タイマー
【図１】
0004182561.tif 000002
【図２】
0004182561.tif 000003
【図３】
0004182561.tif 000004
【図４】
0004182561.tif 000005
【図５】
0004182561.tif 000006
【図６】
0004182561.tif 000007
【図７】
0004182561.tif 000008