(57)【特許請求の範囲】
【請求項１】
加熱温度にもとづき異なる色を発色する複数色感熱用紙に対して複数の異なるエネルギーで加熱する薄膜抵抗層を有するサーマルヘッドを設けるとともに、
このサーマルヘッドに、絶縁基板上に部分的に設けられたグレーズ層上に形成された薄膜抵抗層と、この薄膜抵抗層上に設けられ、第１スイッチング手段に接続される第１電極接続部と、この薄膜抵抗層上に設けられ、第２スイッチング手段に接続される第２電極接続部を設け、
前記薄膜抵抗層を第１のエネルギーで発熱するとき前記第１スイッチング手段に第１のストローブ信号を入力する第１のストローブ信号入力手段を接続し、また前記薄膜抵抗層を第１のエネルギーよりも小さい第２のエネルギーで発熱するとき前記第２スイッチング手段に第２のストローブ信号を入力する第２のストローブ信号入力手段を接続し、
前記第１のストローブ信号入力手段は前記薄膜抵抗層に対して第１のエネルギーに対応する時間の加熱制御を行い、
前記第２のストローブ信号入力手段は前記薄膜抵抗層に対して、前記第１のエネルギーよりも短い、第２のエネルギーに対応する時間の加熱制御を行い、
また前記第１のストローブ信号に基づき印字される印字データと、第１の加熱時間制御信号が入力される第１のゲート手段と、
印字データの１ライン前の印字データと、前記印字データの１ライン前の印字データの左右の印字データと、印字データの２ライン前の印字データによる印字範囲におけるデータの存在に応じた長さのゲート制御信号が入力され、印字制御範囲に存在する印字データに応じて前記第１のストローブ信号に基づく加熱時間を制御する前記第１の加熱時間制御信号を出力する第１の加熱時間制御信号出力ゲート手段と、
前記第２のストローブ信号に基づき印字される印字データと、第２の加熱時間制御信号が入力される第２のゲート手段と、
印字データの１ライン前及び２ライン前の印字データよりなる印字制御範囲におけるデータの存在に応じた長さのゲート制御信号が入力され、印字制御範囲に存在する印字データに応じて前記第２のストローブ信号に基づく加熱時間を制御する前記第２の過熱時間制御信号を出力する第２の加熱時間制御信号出力ゲート手段と、
第１のストローブ信号に基づき印字され、この印字が第２のストローブ信号に基づく印字制御に影響を与える、第２のストローブ信号に基づき印字される印字データの１ライン又は２ライン前、あるいは１ライン及び２ライン前の印字データが存在するとき、この存在を前記第２の過熱時間制御信号出力ゲート手段側に通知する接続手段とを具備し、
この接続手段から伝達される信号にもとづき前記第２の加熱時間制御信号出力ゲート手段の出力する第２の加熱時間制御信号の出力期間を制御すること
を特徴とする２電力型サーマルヘッド。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えば加熱温度に応じて異なる発色をする感熱体に対して好適な、異なる加熱温度を同一走査時に出力が可能な２色印字用のサーマルヘッドに関し、特に高温用のサーマルヘッドとして使用する場合と低温用のサーマルヘッドとして使用する場合に発熱ヘッドにおける発生エネルギーに高低の差をつけて印字品質を最適化可能にしたものに関する。
【０００２】
【従来の技術】
サーマルヘッドにより感熱紙に対して印刷する場合、従来では、図９（Ａ）に示す如く、印字エネルギー（温度）をＴ0 より高くすると印字温度が例えば黒色の如き一定の色として印刷され、それより低いエネルギーの場合印字濃度は薄くなるので、印字したくない部分はサーマルヘッドを加熱しない。つまり一ライン上でのデータの有無により印字する、印字しないの動作制御のみを行っている。
【０００３】
またこの制御を行うにあたり、サーマルヘッド基板の蓄熱による温度上昇を制限するための履歴制御回路を付加したものも存在するが、印字に際してサーマルヘッドを単一温度、つまり単一のエネルギーに制御することが目標であった。
【０００４】
近年、高温のサーマルヘッドで印刷するときは例えば黒色で印刷され、低温のサーマルヘッドで印刷するときは例えば赤色で印刷されるという複数色感熱用紙が製造されている。例えば王子製紙株式会社の製品名ＭＢ−２３として提供されている。
【０００５】
即ち、この種の感熱用紙は、図９（Ｂ）に示す如く、サーマルヘッドの印字エネルギー（温度）がＴ2 のとき、例えば赤に発色し、印字エネルギーがＴ1 のとき（Ｔ2 ＜Ｔ1 ）黒に発色する。なおＴ1 よりも更に高くすると白化現象が現れる。なおこの種の感熱用紙は赤−黒の組み合わせのみでなく、印字エネルギーの低・高に基づき他の色の組み合わせのものも存在する。
【０００６】
ところでこのような複色感熱用紙を使用して、複色印刷を行うとき、例えば図１０（Ａ）に示す如く、走査線Ｌ0 上での赤黒印刷を行う場合、従来ではサーマルヘッドを、例えば先ず赤色用の印字データ部分を低温度に対応する電流量によりデータ転送を行い、それから再度同一走査線Ｌ0 上を高温度に対応する電流量によりデータ転送を行うことが必要であった。
【０００７】
また、図１０（Ｂ）に示す如き、赤黒２色印刷を行う場合でも走査線Ｌ1 、Ｌ2 ・・・において、これまた赤色部分の印字データを低温度に対応する電流量によりデータ転送を行い、それから同一走査線Ｌ1 、Ｌ2 ・・・上を高温度に対応する電流量によりデータ転送を行っていた。
【０００８】
このように２種類のエネルギーに対応するため、１ラインにおいて２回のデータ転送を行い、各々のエネルギーを設定していた。このため１ラインにおいて２回のデータ転送を必要とするため印字速度が遅いという問題があった。
【０００９】
これを解決するため本発明者は先に特願平９−３０２７２８号、特願平１０−１２３２０号等で１ラインにおいて大小の異なるエネルギー設定を行う場合でも一回の走査でこれを可能としたサーマルヘッドを提案した。
【００１０】
【発明が解決しようとする課題】
ところで前記従来のサーマルヘッドでは、大小の印字エネルギーの設定は、サーマルヘッドの単位時間における発熱量を一定にしておき、その発熱時間の大小により定めていた。すなわち単位時間における発熱量をＷとし、サーマルヘッドの抵抗をｒ0 とし、印加電圧をＶとすると、サーマルヘッドの単位時間における発熱量ＷはＷ＝Ｖ2 ／ｒで定まる。サーマルヘッドを高エネルギー状態で使用する場合、サーマルヘッドを時間ｔ2 だけ、つまりＷ×ｔ2 だけ発熱させ、低エネルギー状態で使用する場合サーマルヘッドを時間ｔ1 （ｔ2 ＞ｔ1 ）だけ、つまりＷ×ｔ1 だけ発熱させていた。
【００１１】
すなわち、前記大小の異なるエネルギー設定を、後述するストローブ信号の大小にもとづき一回の走査で設定可能としたサーマルヘッドでは、印字エネルギーの大小は、単位時間の発熱量を同一としてそのサーマルヘッドのヒータの加熱時間の大小のみにより設定していた。
【００１２】
したがって、印字エネルギーを小さくするため、加熱時間を短くしても、単位時間の発熱量は高エネルギー状態の場合と同一のため、感熱用紙の性質によっては発色が不充分であるものが存在する。またサーマルヘッドより低エネルギーの熱量を与えることにより、高エネルギー状態で印刷した文字等を消去するリライタブルの用紙に使用するとき、時間が短いため十分に文字を消去できない場合もあった。
【００１３】
このため本発明の目的は、発熱抵抗に直列に付加抵抗を接続状態に構成し、高エネルギー状態で使用する場合には発熱抵抗のみを付勢し、低エネルギー状態で使用する場合には発熱抵抗に付加抵抗を直列接続した状態で付勢した、薄膜構成の２電力型サーマルヘッドを提供することである。即ち、同一発熱体で、同一電源を使用した場合でも、異なるエネルギーを与えることができる薄膜サーマルヘッドを提供することである。
【００１４】
【課題を解決するための手段】
本発明の概略構成を図１により説明する。図１において１００はアルミナの如き絶縁基板、１０１はグレーズ層、１０２はボロンドープのポリシリコン層、１０２−１は発熱体層、１０２−２は付加抵抗部、１０３は共通電極層、１０４は導電線、１０４−１は第１電極接続部、１０４−２は第２電極接続部、１０５は保護層、１０６は発熱部である。
【００１５】
高エネルギー状態の場合は、第１電極接続部１０４−１に接続された第１スイッチング手段がオンになり、発熱体層１０２−１が発熱制御される。低エネルギー状態の場合は、第２電極接続部１０４−２に接続された第２スイッチング手段がオンになり、発熱体層１０２−１と付加抵抗部１０２−２とが直列接続された状態で発熱体層１０２−１が発熱制御される。このとき付加抵抗部１０２−２における発熱は絶縁基板１００を経由して放熱される。
【００１６】
本発明における前記目的は下記の構成により達成することができる。
【００１７】
（１）加熱温度にもとづき異なる色を発色する複数色感熱用紙に対して複数の異なるエネルギーで加熱する薄膜抵抗層を有するサーマルヘッドを設けるとともに、このサーマルヘッドに、絶縁基板上に部分的に設けられたグレーズ層上に形成された薄膜抵抗層と、この薄膜抵抗層上に設けられ、第１スイッチング手段に接続される第１電極接続部と、この薄膜抵抗層上に設けられ、第２スイッチング手段に接続される第２電極接続部を設け、前記薄膜抵抗層を第１のエネルギーで発熱するとき前記第１スイッチング手段に第１のストローブ信号を入力する第１のストローブ信号入力手段を接続し、また前記薄膜抵抗層を第１のエネルギーよりも小さい第２のエネルギーで発熱するとき前記第２スイッチング手段に第２のストローブ信号を入力する第２のストローブ信号入力手段を接続し、前記第１のストローブ信号入力手段は前記薄膜抵抗層に対して第１のエネルギーに対応する時間の加熱制御を行い、前記第２のストローブ信号入力手段は前記薄膜抵抗層に対して、前記第１のエネルギーよりも短い、第２のエネルギーに対応する時間の加熱制御を行い、また前記第１のストローブ信号に基づき印字される印字データと、第１の加熱時間制御信号が入力される第１のゲート手段と、印字データの１ライン前の印字データと、前記印字データの１ライン前の印字データの左右の印字データと、印字データの２ライン前の印字データによる印字範囲におけるデータの存在に応じた長さのゲート制御信号が入力され、印字制御範囲に存在する印字データに応じて前記第１のストローブ信号に基づく加熱時間を制御する前記第１の加熱時間制御信号を出力する第１の加熱時間制御信号出力ゲート手段と、前記第２のストローブ信号に基づき印字される印字データと、第２の加熱時間制御信号が入力される第２のゲート手段と、印字データの１ライン前及び２ライン前の印字データよりなる印字制御範囲におけるデータの存在に応じた長さのゲート制御信号が入力され、印字制御範囲に存在する印字データに応じて前記第２のストローブ信号に基づく加熱時間を制御する前記第２の過熱時間制御信号を出力する第２の加熱時間制御信号出力ゲート手段と、第１のストローブ信号に基づき印字され、この印字が第２のストローブ信号に基づく印字制御に影響を与える、第２のストローブ信号に基づき印字される印字データの１ライン又は２ライン前、あるいは１ライン及び２ライン前の印字データが存在するとき、この存在を前記第２の過熱時間制御信号出力ゲート手段側に通知する接続手段とを具備し、この接続手段から伝達される信号にもとづき前記第２の加熱時間制御信号出力ゲート手段の出力する第２の加熱時間制御信号の出力期間を制御することを特徴とする。
【００１９】
これにより下記の作用を奏することができる。
【００２０】
（１）発熱抵抗部と付加抵抗部が一体形成された薄膜抵抗を絶縁基板上に形成するとともに、発熱抵抗部にはその下にグレーズ層が形成されているので、発熱抵抗部の発熱はグレーズ層により蓄熱され感熱紙に対する加熱処理を正確に行うことができるとともに、付加抵抗における発熱は、グレーズ層が形成されていない絶縁基板を経由して良好に放熱することができるので、発熱抵抗部と付加抵抗部を一体形成しても、付加抵抗部の発熱による悪影響の発生を抑制することができる。
【００２１】
（２）第２ストローブ信号の入力にもとづき発熱抵抗部と付加抵抗部とを直列接続した状態でこれらが付勢されるので、発熱抵抗部における単位発熱量を、発熱抵抗部のみを単独付勢する高エネルギー状態の単位発熱量よりも小さくすることができる。このため低エネルギー状態における特性が、小さな単位発熱量を必要とする特性の感熱紙に好適な２電力型のサーマルヘッドを提供することができる。
【００２２】
【発明の実施の形態】
本発明の一実施の形態を図１〜図６にもとづき説明する。図１は本発明の一実施の形態を示す２電力サーマルヘッドの発熱部分の断面図、図２は本発明の２電力サーマルヘッドの発熱部分と駆動用ＩＣとの接続状態説明図、図３は従来例と本発明の発熱エネルギー比較図、図４は本発明におけるサーマルヘッドの１ドット当たりの制御回路、図５はその制御信号説明図、図６は本発明のサーマルヘッドを使用した２電力型サーマルヘッドの回路構成図である。
【００２３】
本発明のサーマルヘッドは、図１に示す如く、アルミナの如き絶縁基板１００上にグレーズ層１０１を形成する。このグレーズ層１０１は絶縁基板１００の、後述する発熱部１０６の位置に部分的に形成される。
【００２４】
そしてこの絶縁基板１００及びグレーズ層１０１の上に、ボロンドープのポリシリコン層１０２が形成される。このポリシリコン層１０２の一端部には、例えばアルミニウムのコモン電極層１０３が設けられる。そして発熱抵抗部１０２−１を離して、これまた例えばアルミニウムの導電線１０４が設けられる。この導電線１０４はサーマルヘッドの印字ドット単位に設けられる。
【００２５】
そして導電線１０４の左端は、後述する第１電極接続部１０４−１となり、この第１電極接続部１０４−１から、付加抵抗部１０２−２として機能するポリシリコン層を離して前記導電線１０４により構成された、後述する第２電極接続部１０４−２が設けられている。
【００２６】
これらポリシリコン層１０２、コモン電極層１０３、導電線１０４上には、図１に示す如く、例えばＳｉＢＰで構成された保護層１０５が形成される。前記発熱抵抗部１０２−１とその上部の保護層部分が感熱紙を加熱する発熱部１０６を構成する。
【００２７】
このようなグレーズ層１０１、ポリシリコン層１０２、コモン電極層１０３、導電線１０４、保護層１０５等が形成された絶縁基板１００を、図２に示す如く、支持用アルミ板１０７上に配置する。支持用アルミ板１０７には別にインタフェース基板１０８が配置されており、このインタフェース基板１０８上には駆動用ＩＣ１０９が取付けられている。この駆動用ＩＣ１０９には、後述する図４に示す如きスイッチング手段であるＦＥＴ１及びＦＥＴ２を含む制御回路が構成されている。
【００２８】
そして第１電極接続部１０４−１、第２電極接続部１０４−２は第１電極接続ワイヤ１１０、第２電極接続ワイヤ１１１によりそれぞれ駆動用ＩＣ１０９と接続され、また駆動用ＩＣ１０９は外部接続ワイヤ１１２によりインタフェース基板１０８を経由して、例えば後述する図６のシフトレジスタの如き外部回路と接続される。
【００２９】
図１において、コモン電極層１０３と導電線１０４間のポリシリコン層１０２の発熱部分１０２−１の抵抗値をｒ0 とし、第１電極接続部１０４−１と第２電極接続部１０４−２間のポリシリコン層１０２の付加抵抗部１０２−２の抵抗値をｒ1 としたとき、第１電極接続部１０４−１とコモン電極１０３間に端子電圧Ｖを印加したときの発熱抵抗部１０２−１における発熱電力Ｗ0 は、図３（Ｃ）▲１▼の回路より下記（１）式の通りとなる。
【００３０】
Ｗ0 ＝Ｖ2 ／ｒ0 ・・・（１）
また第２電極接続部１０４−２とコモン電極１０３間に端子電圧Ｖを印加したときの発熱抵抗部１０２−１における発熱電力Ｗ1 及び付加抵抗部１０２−２における発熱電力Ｗ2 は、図３（Ｃ）▲２▼の回路より、下記（２）、（３）式の通りとなる。
【００３１】
Ｗ1 ＝（Ｖ×ｒ0 ／（ｒ0 ＋ｒ1 ））2 ／ｒ0 ・・・（２）
Ｗ2 ＝（Ｖ×ｒ1 ／（ｒ0 ＋ｒ1 ））2 ／ｒ1 ・・・（３）
前記特願平１０−１２３２０号で提案のものは、図３（Ａ）に示す如く、発熱抵抗から感熱紙に対して単位時間に印加する電力Ｗ0 は、高エネルギー状態でも低エネルギー状態でも同じであり、高エネルギー状態の場合はその発熱時間ｔ2 を、低エネルギー状態の場合の発熱時間ｔ1 よりも長く設定することにより、高エネルギー状態における感熱紙への印加エネルギーはＷ0 ×ｔ2 となり、低エネルギー状態における印加エネルギーＷ0 ×ｔ1 よりも、発熱時間の差ｔ2 −ｔ1 だけ大きくなる。
【００３２】
これに対して本発明では、図３（Ｂ）に示す如く、発熱抵抗から感熱紙に対して単位時間に印加する電力は高エネルギー状態の場合Ｗ0 であるが、低エネルギー状態の場合はＷ1 となり、Ｗ0 よりも低い。したがって発熱時間を、図３（Ｂ）の如く、両方の状態ともｔ2 とすれば高エネルギー状態における感熱紙への印加エネルギーはＷ0 ×ｔ2 となり、低エネルギー状態における印加エネルギーＷ1 ×ｔ2 よりも大きくなる。このように発熱抵抗における単位発熱量を調整することにより低エネルギー状態にすることができる。なお図３（Ｂ）の場合は、高エネルギー状態における発熱時間と低エネルギー状態における発熱時間が同一の場合について説明したが、同一である必要はなく、どちらかが長くとも短くとも、用紙の性質により適宜設定できる。
【００３３】
しかも本発明では、低エネルギー状態で動作させた場合、前記（３）式で示す発熱が付加抵抗部１０２−２で生ずるが、付加抵抗部１０２−２をグレーズ層のない部分に設けることによりその放熱を高めることができ、サーマルヘッドとしての熱の影響を極力少なくできる。
【００３４】
図１に示す本発明のサーマルヘッドの制御回路を図４、図５により説明する。図４（Ａ）において、１、２はＦＥＴ、３、４、５は多入力アンド回路、６はアンド回路、７〜１０はナンド回路、１１、１２はＥＯＲ（エクスクルシーブオア）回路、１３は出力保護回路、１４〜１８はインバータ、１９、２０はナンド回路、２１はＥＯＲ回路、２２〜２４はインバータ、３０、３１はダイオード、ｒ0 は発熱抵抗、ｒ1 は付加抵抗である。そしてこれらの回路は、図２に示す駆動用ＩＣ１０９に構成されている。
【００３５】
ＦＥＴ１、２はスイッチング回路であり、ＦＥＴ１は図１に示す第１電極接続部１０４−１に接続され、ＦＥＴ２は第２電極接続部１０４−２に接続される。
【００３６】
出力保護回路１３は、サーマルヘッドを構成するＩＣが正常動作のとき、多入力アンド回路３、４に「１」を出力するものである。
【００３７】
また図４（Ｂ）に示す、高エネルギー部の印字ドットＱ１、Ｑ２、Ｑ３、ＬＱ２、ＲＱ２の有無を示す信号が、図４（Ａ）に示す信号Ｑ１、Ｑ２、Ｑ３、ＬＱ２、ＲＱ２として入力され、図４（Ｃ）に示す、低エネルギー部の印字ドットｑ１、ｑ２、ｑ３の有無を示す信号が、図４（Ａ）に示す信号ｑ１、ｑ２、ｑ３として入力される。
【００３８】
そして、ストローブ信号ＳＴＲＯＢＥ１は、サーマルヘッドを高エネルギー部として加熱して用紙上に黒色印字するためのものであり、ストローブ信号ＳＴＲＯＢＥ２はサーマルヘッドを低エネルギー部として加熱して用紙上に例えば赤色印字するためのものである。
【００３９】
いま、図４（Ｂ）に示す該当印字Ｑ１を印字するとき、Ｑ２、Ｑ３、ＬＱ２、ＲＱ２に印字データがなければ、これらは「０」であり、ナンド回路７〜１０はいずれも「１」を出力するので、多入力アンド回路５及び多入力アンド回路３はいずれも「１」を出力し、ＦＥＴ１はこれによりストローブ信号ＳＴＲＯＢＥ１により定められた時間Ｔ1 だけオンになり、サーマルヘッドの発熱抵抗ｒ0 を発熱する。ここで発熱抵抗ｒ0 は図１における発熱抵抗部１０２−１に相当する。
【００４０】
しかしＱ２、Ｑ３、ＬＱ２、ＲＱ２の少なくとも１つに印字データがあれば、その蓄熱効果を考慮して、後述するように、これに応じたゲート信号Ａ１、Ｂ１、Ａ２、Ｂ２に基づき制御される時間だけ多入力アンド回路５から「０」が出力されて前記ストローブ信号ＳＴＲＯＢＥ１による多入力アンド回路３の「１」の出力時間が前記Ｔ1 よりも短くなるように制御し、ストローブ信号ＳＴＲＯＢＥ１におけるサーマルヘッドの発熱抵抗ｒ0 を含む発熱部のエネルギーが等しくなるように制御する。
【００４１】
また図４（Ｃ）に示す該当印字ｑ１を印字するとき、ｑ２、ｑ３に印字データがなければ、これらは「０」であり、ナンド回路１９、２０はいずれも「１」を出力するのでアンド回路６及び多入力アンド回路４はいずれも「１」を出力し、ＦＥＴ２はこれによりストローブ信号ＳＴＲＯＢＥ２により定められた時間Ｔ2 だけＦＥＴ２をオンにし、今度は発熱抵抗ｒ0 と付加抵抗ｒ1 が直列接続された状態でサーマルヘッドの発熱部における発熱抵抗ｒ0 が発熱する。ここで付加抵抗ｒ1 は図１における付加抵抗部１０２−２に相当する。
【００４２】
しかしｑ２、ｑ３の少なくとも１つに印字データがあれば、その蓄熱効果を考慮して、後述するように、これに応じたゲート信号Ｃ１、Ｃ２に基づき制御される時間だけアンド回路６から「０」が出力されて前記ストローブ信号ＳＴＲＯＢＥ２による多入力アンド回路４の「１」の出力時間が前記Ｔ2 よりも短くなるように制御し、ストローブ信号ＳＴＲＯＢＥ２におけるサーマルヘッドの発熱部のエネルギーが等しくなるように制御する。
【００４３】
なお図５に示す各種の制御信号は、図示省略した制御信号出力回路より出力されるものであり、いずれも同じ周期Ｓで出力されるものである。
【００４４】
図５（Ａ）に示す制御信号は、サーマルヘッドを高エネルギー状態で制御する場合の各種制御信号であり、同（Ｂ）に示す制御信号はサーマルヘッドを低エネルギー状態で制御する場合の各種制御信号である。
【００４５】
ＳＴＲＯＢＥ１信号は、図４（Ｂ）に示す印字制御範囲において、該当印字ドットＱ１のみに印字ドットが存在する場合に、期間Ｔ1 だけＦＥＴ１をオンにしてこれに接続されたサーマルヘッドを期間Ｔ1 だけ加熱制御するものであり、図５（Ａ）に示す如く、期間Ｔ1 だけローレベルである。
【００４６】
ＧＡＴＥ  Ａ１信号は、ＳＴＲＯＢＥ１信号と同時に立下がり、期間ｔ1 後に立上がるものである。
【００４７】
ＧＡＴＥ  Ａ２信号は、ＳＴＲＯＢＥ１信号と同時に立下がり、期間（ｔ1 ＋ｔ2 ）後に立上がるものである。
【００４８】
ＧＡＴＥ  Ｂ１信号は、ＳＴＲＯＢＥ１信号が立下がってから期間（ｔ1 ＋ｔ2 ＋ｔ3 ＋ｔ4 ）後に立下がり、それから期間ｔ5 後に、ＳＴＲＯＢＥ１信号と同時に立上がるものである。
【００４９】
ＧＡＴＥ  Ｂ２信号は、ＳＴＲＯＢＥ１信号が立下がってから期間（ｔ1 ＋ｔ2 ＋ｔ3 ）後に立下がり、それから期間（ｔ4 ＋ｔ5 ）後に、ＳＴＲＯＢＥ１信号と同時に立上がるものである。
【００５０】
またＳＴＲＯＢＥ２信号は、図４（Ｃ）に示す印字制御範囲において、該当印字ドットｑ１のみに印字ドットが存在する場合に、期間Ｔ2 だけＦＥＴ１をオンにしてこれに接続されたサーマルヘッドを期間Ｔ2 （Ｔ2 ＜Ｔ1 ）だけ加熱制御するものであり、図５（Ｂ）に示す如く、ＳＴＲＯＢＥ１信号と同時に立下がり、期間Ｔ2 だけローレベルである。
【００５１】
ＧＡＴＥ  Ｃ１信号は、ＳＴＲＯＢＥ２信号と同時に立下がり、期間ｔ6 後に立上がるものである。
【００５２】
ＧＡＴＥ  Ｃ２信号は、ＳＴＲＯＢＥ２信号と同時に立下がり、期間（ｔ6 ＋ｔ7 ）後に立上がるものである。
【００５３】
そしてこれらＴ1 、Ｔ2 、ｔ1 〜ｔ8 は、用紙の特性に応じて適宜設定できるものである。
【００５４】
まず図４、図５に基づき、熱履歴制御について、図４（Ｂ）及び図４（Ｃ）に示す印字制御範囲、つまり高エネルギー部分については印字ドットＱ１〜Ｑ３、ＬＱ２、ＲＱ２について下記の如く、印字データが存在し、低エネルギー部分については印字ドットｑ１〜ｑ３について、下記の如く、印字データが存在する場合について説明する。
【００５５】
ここでＱ１を該当印字ドットとするとき、Ｑ２はその１ライン直前の印字ドットを示し、Ｑ３はその２ライン直前の印字ドットを示す。またＬＱ２は１ライン前の左側の印字ドットを示し、ＲＱ２は１ライン前の右側の印字ドットを示す。
【００５６】
そしてｑ１を該当印字ドットとするとき、ｑ２はその１ライン直前の印字ドットを示し、ｑ３は２ライン直前の印字ドットを示す。
【００５７】
（１）印字ドットＱ１にのみ印字データが存在するとき、
図４（Ｂ）に示す印字制御範囲において、該当印字ドットＱ１にのみ印字データがあり、Ｑ２、Ｑ３、ＬＱ２、ＲＱ２に印字データが存在しない場合、図４（Ａ）ではＱ１＝「１」、Ｑ２＝「０」、Ｑ３＝「０」、ＬＱ２＝「０」、ＲＱ２＝「０」となる。
【００５８】
これら各「０」によりナンド回路７〜ナンド回路１０はそれぞれ「１」を出力するため、多入力アンド回路５は「１」を出力する。このときサーマルヘッドが正常であれば出力保護回路１３から「１」が出力され、Ｑ１＝「１」であり、インバータ１４に図５（Ａ）に示す如きＳＴＲＯＢＥ１信号が伝達されるので、図５（Ａ）に示す期間Ｔ1 だけ多入力アンド回路３から「１」が出力される。このときｑ１＝「０」のため、多入力アンド回路４は「０」を出力する。
【００５９】
このように、前記多入力アンド回路３から出力された「１」がオア回路２を経由してＦＥＴ１に入力されるので、結局オア回路２は、Ｑ１に印字データがあり、Ｑ２、Ｑ３、ＬＱ２、ＲＱ２に印字データがない場合、期間Ｔ1 だけ「１」をＦＥＴ１に印加してこれをオンとし、ＦＥＴ１に接続されたサーマルヘッドの発熱抵抗ｒ0 を期間Ｔ1 だけ発熱制御する。
【００６０】
（２）印字ドットＱ１とＱ２に印字データが存在するとき、
該当印字ドットＱ１とその１ライン前の印字ドットＱ２に印字データが存在するとき、図４（Ａ）ではＱ１とＱ２にそれぞれ「１」が印加され、Ｑ３＝「０」、ＬＱ２＝「０」、ＲＱ２＝「０」が印加される。これによりナンド回路８〜１０はそれぞれ「１」を出力する。
【００６１】
このときナンド回路７には、インバータ１５により、図５（Ａ）に示すＧＡＴＥ  Ａ１信号の反転信号とＱ２＝「１」が印加されるので、図５における期間ｔ1 の間だけナンド回路７は「０」を出力し、他は「１」を出力する。従って多入力アンド回路５は、図５に示す期間Ｔ1 から期間ｔ1 を引いた残りの期間（ｔ2 ＋ｔ3 ＋ｔ4 ＋ｔ5 ）は「１」を出力し、ＦＥＴ１もこの期間だけオンとなり、ＦＥＴ１に接続されたサーマルヘッドの発熱抵抗ｒ0 を（Ｔ1 −ｔ1 ）期間だけ発熱制御する。
【００６２】
（３）印字ドットＱ１とＬＱ２に印字データが存在するとき、
該当印字ドットＱ１とその隣接左前の印字ドットＬＱ２に印字データが存在するとき、図４（Ａ）のＱ１とＬＱ２にそれぞれ「１」が印加され、Ｑ２＝「０」、Ｑ３＝「０」、ＲＱ２＝「０」が印加される。これによりナンド回路７及びナンド回路９、１０はそれぞれ「１」を出力する。
【００６３】
このとき、ナンド回路８にはＬＱ２＝「１」と、ＥＯＲ回路１１の出力とが入力される。ＥＯＲ回路１１には、インバータ１５による、図５（Ａ）に示すＧＡＴＥ  Ａ１信号の反転信号と、インバータ１６による、図５（Ａ）に示すＧＡＴＥ  Ａ２信号の反転信号とが印加されるので、図５に示す期間ｔ2 だけＥＯＲ回路１１は「１」を出力し、他の期間は「０」を出力する。このためナンド回路８は期間ｔ2 だけ「０」を出力し、他の期間は「１」を出力する。
【００６４】
従って多入力アンド回路３は、図５に示す期間Ｔ1 から期間ｔ2 を引いた残りの期間（ｔ1 ＋ｔ3 ＋ｔ4 ＋ｔ5 ）は「１」を出力し、ＦＥＴ１もこの期間だけオンとなり、ＦＥＴ１に接続されたサーマルヘッドの発熱抵抗ｒ0 を（Ｔ1 −ｔ2 ）期間だけ発熱制御する。
【００６５】
（４）印字ドットＱ１とＲＱ２に印字データが存在するとき、
該当印字ドットＱ１とその隣接右前の印字ドットＲＱ２に印字データが存在するとき、図４（Ａ）のＱ１とＲＱ２にそれぞれ「１」が印加され、Ｑ２＝「０」、Ｑ３＝「０」、ＬＱ２＝「０」が印加される。これにより、ナンド回路７〜９はそれぞれ「１」を出力する。
【００６６】
このとき、ナンド回路１０にはＲＱ２＝「１」と、ＥＯＲ回路１２の出力とが入力される。ＥＯＲ回路１２には、インバータ１７による、図５（Ａ）に示すＧＡＴＥ  Ｂ１信号の反転信号と、インバータ１８による、図５（Ａ）に示すＧＡＴＥ  Ｂ２の反転信号とが印加されるので、図２に示す期間ｔ4 だけＥＯＲ回路１２は「１」を出力し、他の期間は「０」を出力する。このためナンド回路１０は期間ｔ4 だけ「０」を出力し、他の期間は「１」を出力する。
【００６７】
従って多入力アンド回路３は、図５に示す期間Ｔ1 から期間ｔ4 を引いた残りの期間（ｔ1 ＋ｔ2 ＋ｔ3 ＋ｔ5 ）は「１」を出力し、ＦＥＴ１もこの期間だけオンとなり、ＦＥＴ１に接続されたサーマルヘッドの発熱抵抗ｒ0 を（Ｔ1 −ｔ4 ）期間だけ発熱制御する。
【００６８】
（５）印字ドットＱ１とＱ３に印字データが存在するとき、
該当印字ドットＱ１とその２ドット前の印字ドットＱ３に印字データが存在するとき、図４（Ａ）のＱ１とＱ３にそれぞれ「１」が印加され、Ｑ２＝「０」、ＬＱ２＝「０」、ＲＱ２＝「０」が印加される。これによりナンド回路７、８及び１０はそれぞれ「１」を出力する。
【００６９】
このときナンド回路９にはＱ３＝「１」と、インバータ１７による、図５（Ａ）に示すＧＡＴＥ  Ｂ１信号の反転信号とが印加されるので、図５に示す期間ｔ5 だけナンド回路９は「０」を出力し、他の期間は「１」を出力する。
【００７０】
従って多入力アンド回路３は、図５に示す期間Ｔ1 から期間ｔ5 を引いた残りの期間（ｔ1 ＋ｔ2 ＋ｔ3 ＋ｔ4 ）は「１」を出力し、ＦＥＴ１もこの期間だけオンとなり、ＦＥＴ１に接続されたサーマルヘッドの発熱抵抗ｒ0 を（Ｔ1 −ｔ5 ）期間だけ発熱制御する。
【００７１】
（６）印字ドットＱ１とＱ２とＱ３に印字データが存在するとき、
該当印字ドットＱ１とその１ドット前の印字ドットＱ２及びその２ドット前の印字ドットＱ３に印字データが存在するとき、図４（Ａ）のＱ１、Ｑ２、Ｑ３にそれぞれ「１」が印加され、ＬＱ２＝「０」、ＲＱ２＝「０」が印加される。これによりナンド回路８及びナンド回路１０はそれぞれ「１」を出力する。
【００７２】
このとき、ナンド回路７にはＱ２＝「１」と、インバータ１５による、図５（Ａ）に示すＧＡＴＥ  Ａ１信号の反転信号とが印加されるので、図５における期間ｔ1 の間だけナンド回路７は「０」を出力し、他の期間は「１」を出力する。またナンド回路９にはＱ３＝「１」と、インバータ１７による、図５（Ａ）に示すＧＡＴＥ  Ｂ１信号の反転信号とが印加されるので、図５に示す期間ｔ5 だけナンド回路９は「０」を出力し、他の期間は「１」を出力する。
【００７３】
従って、多入力アンド回路３は、図５に示す期間Ｔ1 から期間ｔ1 とｔ5 を引いた残りの期間（ｔ2 ＋ｔ3 ＋ｔ4 ）は「１」を出力し、ＦＥＴ１もこの期間だけオンとなり、ＦＥＴ１に接続されたサーマルヘッドの発熱抵抗ｒ0 を（Ｔ1 −ｔ1 −ｔ5 ）期間だけ発熱制御する。
【００７４】
（７）印字ドットＱ１と、Ｑ２、Ｑ３、ＬＱ２、ＲＱ３のうちの複数の印字ドットに印字データが存在するとき、
該当印字ドットＱ１と、印字ドットＱ２、Ｑ３、ＬＱ２、ＲＱ２のうちの複数の印字ドット、例えばＱ２とＬＱ２とに印字データが存在するとき、Ｑ３＝「０」、ＲＱ２＝「０」のためナンド回路９、１０はそれぞれ「１」を出力する。
【００７５】
このときナンド回路７には、前記（２）に示す如く、インバータ１５により、図５（Ａ）に示すＧＡＴＥ  Ａ１信号とＱ２＝「１」が印加されるので、図５における期間ｔ1 の間だけナンド回路７は「０」を出力する。
【００７６】
またナンド回路８には、前記（３）に示す如く、ＬＱ２＝「１」とＥＯＲ回路１１の出力が入力される。ＥＯＲ回路１１には、インバータ１５による、図５（Ａ）に示すＧＡＴＥ  Ａ１信号の反転信号と、インバータ１６による、図５（Ａ）に示すＧＡＴＥ  Ａ２信号の反転信号が印加されるので、図５に示す期間ｔ2 だけＥＯＲ回路１１は「１」を出力し、他の期間は「０」を出力する。このため、ナンド回路８は期間ｔ2 だけ「０」を出力する。
【００７７】
従ってＱ２とＬＱ２に印字データが存在するとき、該当印字ドットＱ１と印字ドットＱ２にデータが存在するとき多入力アンド回路５が「０」を出力する期間ｔ1 と、該当印字ドットＱ１と印字ドットＬＱ２にデータが存在するとき多入力アンド回路５が「０」を出力する期間ｔ2 との和の（ｔ1 ＋ｔ2 ）だけ多入力アンド回路５が「０」を出力し、ＦＥＴ１に接続されたサーマルヘッドの発熱抵抗ｒ0 を（Ｔ1 −ｔ1 −ｔ2 ）だけ発熱制御する。
【００７８】
すなわち該当印字ドットＱ１と、印字ドットＱ２、Ｑ３、ＬＱ２、ＲＱ２のうちの複数の印字ドットに印字データが存在するとき、該当印字ドットＱ１と他の印字ドットＱ２、Ｑ３、ＬＱ２、ＲＱ２の印字ドットとにデータが存在するときに多入力アンド回路５から他の印字ドットに応じて、前記（２）〜（５）に説明した「０」の期間の和だけ多入力アンド回路５が「０」を出力し、これらの和の期間だけＴ1 より差引いた期間ＦＥＴ１に接続されたサーマルヘッドの発熱抵抗ｒ0 を発熱する。
【００７９】
例えば、Ｑ１とＱ２、Ｑ３、ＬＱ２、ＲＱ２のすべてに印字データが存在するとき、Ｔ1 −（ｔ1 ＋ｔ2 ＋ｔ4 ＋ｔ5 ）＝ｔ3 の期間だけ多入力アンド回路５は「１」を出力し、この期間ｔ3 だけＦＥＴ１に接続されたサーマルヘッドの発熱抵抗ｒ0 を発熱する。
【００８０】
（８）印字ドットｑ１にのみ印字データが存在するとき、
図４（Ｃ）に示す印字制御範囲において、該当印字ドットｑ１にのみ印字データがあり、ｑ２、ｑ３に印字データが存在しない場合、図４（Ａ）ではｑ１＝「１」、ｑ２＝「０」、ｑ３＝「０」となる。
【００８１】
従ってｑ２＝「０」、ｑ３＝「０」によりナンド回路１９、２０にそれぞれ「１」を出力するため、多入力アンド回路６は「１」を出力する。このときサーマルヘッドが正常であれば出力保護回路１３から「１」が出力される。このときｑ１＝「１」であり、インバータ２２に図５（Ｂ）に示す如きＳＴＲＯＢＥ２信号が伝達されるので、図５（Ｂ）に示す期間Ｔ2 だけ多入力アンド回路４から「１」が出力される。このときＱ１＝「０」のため、多入力アンド回路３は「０」を出力する。
【００８２】
このように、前記多入力アンド回路４から出力された「１」がＦＥＴ２に入力されるので、結局ＦＥＴ２は、ｑ１に印字データがあり、ｑ２、ｑ３に印字データがない場合、期間Ｔ2 だけ「１」をＦＥＴ２に印加してこれをオンとし、ＦＥＴ２に接続されたサーマルヘッドの発熱抵抗ｒ0 と付加抵抗ｒ1 が直列接続された状態で発熱抵抗ｒ0 が期間Ｔ2 だけ発熱制御される。
【００８３】
（９）印字ドットｑ１とｑ２に印字データが存在するとき、
該当印字ドットｑ１とその１ライン前の印字ドットｑ２に印字データが存在するとき、図４（Ａ）ではｑ１とｑ２にそれぞれ「１」が印加され、ｑ３＝「０」が印加される。これによりナンド回路２０は「１」を出力する。
【００８４】
このときナンド回路１９には、インバータ２３により、図５（Ｂ）に示すＧＡＴＥ  Ｃ１信号の反転信号とｑ２＝「１」が印加されるので、図５における期間ｔ6 の間だけナンド回路１９は「０」を出力し、他は「１」を出力する。従ってアンド回路６は、図５に示す期間Ｔ2 から期間ｔ6 を引いた残りの期間（ｔ7 ＋ｔ8 ）は「１」を出力し、多入力アンド回路４及びオア回路２もこの期間（ｔ7 ＋ｔ8 ）だけ「１」を出力するので、ＦＥＴ２もこの期間だけオンとなり、ＦＥＴ２に接続されたサーマルヘッドの発熱抵抗ｒ0 と付加抵抗ｒ1 が直列接続された状態で発熱抵抗ｒ0 が（Ｔ2 −ｔ6 ）期間だけ発熱制御される。
【００８５】
（１０）印字ドットｑ１とｑ３に印字データが存在するとき、
該当印字ドットｑ１とその２ドット前の印字ドットｑ３に印字データが存在するとき、図４（Ａ）ではｑ１とｑ３にそれぞれ「１」が印加されｑ２＝「０」が印加される。これによりナンド回路１９は「１」を出力する。
【００８６】
このとき、ナンド回路２０には、ｑ３＝「１」と、ＥＯＲ回路２１の出力とが入力される。ＥＯＲ回路２１には、インバータ２３による、図５（Ｂ）に示すＧＡＴＥ  Ｃ１信号の反転信号と、インバータ２４による、図５（Ｂ）に示すＧＡＴＥ  Ｃ２信号の反転信号とが印加されるので、両信号の「１」、「０」の一致しない図５に示す期間ｔ7 だけＥＯＲ回路２１は「１」を出力し、他の期間は「０」を出力する。このためナンド回路２０は期間ｔ7 だけ「０」を出力し、他の期間は「１」を出力する。
【００８７】
従ってアンド回路６は、図５に示す期間Ｔ2 から期間ｔ7 を引いた残りの期間（ｔ6 ＋ｔ8 ）は「１」を出力し、多入力アンド回路４及びオア回路２もこの期間（ｔ6 ＋ｔ8 ）だけ「１」を出力するので、ＦＥＴ２もこの期間だけオンとなり、ＦＥＴ２に接続されたサーマルヘッドの発熱抵抗ｒ0 と付加抵抗ｒ1 が直列接続された状態で発熱抵抗ｒ0 が（Ｔ2 −ｔ7 ）期間だけ発熱制御される。
【００８８】
（１１）印字ドットｑ１、ｑ２、ｑ３に印字データが存在するとき、
該当印字ドットｑ１と、その１ドット前の印字ドットｑ２及びその２ドット前の印字ドットｑ３にいずれも印字データが存在するとき、図４（Ａ）のｑ１、ｑ２、ｑ３にそれぞれ「１」が印加される。
【００８９】
このとき、前記（９）に示す如く、アンド回路１９には、インバータ２３により、図５（Ｂ）に示すＧＡＴＥ  Ｃ１信号の反転信号とｑ２＝「１」が印加されるので、図５における期間ｔ6 の間だけナンド回路１９は「０」を出力する。
【００９０】
また、前記（１０）に示す如く、ナンド回路２０には、ｑ３＝「１」と、ＥＯＲ回路２１の出力とが入力される。このときＥＯＲ回路２１には、インバータ２３による、図５（Ｂ）に示すＧＡＴＥ  Ｃ１信号の反転信号と、インバータ２４による、図５（Ｂ）に示すＧＡＴＥ  Ｃ２信号の反転信号とが印加されるので、両信号の「１」、「０」の一致しない図５に示す期間ｔ7 だけＥＯＲ回路２１は「１」を出力し、他の期間は「０」を出力する。このためナンド回路２０は期間ｔ7 だけ「０」を出力し、他の期間は「１」を出力する。
【００９１】
従ってアンド回路６は、図５に示す期間Ｔ2 から期間ｔ6 とｔ7 を引いた残りの期間ｔ8 は「１」を出力し、多入力アンド回路４及びオア回路２もこの期間ｔ8 だけ「１」を出力するので、ＦＥＴ２もこの期間ｔ8 ＝Ｔ2 −（ｔ6 ＋ｔ7 ）だけオンとなり、ＦＥＴ２に接続されたサーマルヘッドの発熱抵抗ｒ0 と付加抵抗ｒ1 が直列接続された状態で発熱抵抗ｒ0 がこの期間Ｔ2 −（ｔ6 ＋ｔ7 ）だけ発熱制御される。
【００９２】
次に低エネルギー部のｑ１に印字データがあり、低エネルギー部のｑ２またはｑ３に印字データがなく、高エネルギー部のＱ２又はＱ３に印字データがある場合等についてその制御動作を説明する。なお印字データの性質上、同一ドットに高エネルギー部の印字データと低エネルギー部の印字データとが共に存在することがないように、印字データが作成されている。
【００９３】
（２−１）印字ドットｑ１とＱ２に印字データが存在するとき、
図４（Ｃ）に示す低エネルギー部の印字制御範囲において、該当印字ドットｑ１にのみ印字データがありｑ２、ｑ３に印字データがなく、図４（Ｂ）に示す高エネルギー部の印字ドットＱ２に印字データがありＱ３に印字データがない場合、図４（Ａ）においてｑ１＝「１」、ｑ２＝「０」、ｑ３＝「０」、Ｑ２＝「１」、Ｑ３＝「０」となる。
【００９４】
このときｑ３＝「０」のためナンド回路２０は「１」を出力する。しかしナンド回路１９においてはｑ２＝「０」ではあるが、このｑ２の信号入力回路にダイオード３０を介してＱ２＝「１」が入力される。さらにナンド回路１９には、インバータ２３により、図５（Ｂ）に示すＧＡＴＥ  Ｃ１信号の反転信号が印加されるので、図５における期間ｔ6 の間だけナンド回路１９は「０」を出力し、他は「１」を出力する。
【００９５】
従ってアンド回路６は図５に示す、ＳＴＲＯＢＥ２信号による期間Ｔ2 からｔ6 を引いた残りの期間（ｔ7 ＋ｔ8 ）は「１」を出力し、多入力アンド回路４もこの期間（ｔ7 ＋ｔ8 ）だけ「１」を出力するので、ＦＥＴ２もこの期間だけオンとなり、ＦＥＴ２に接続されたサーマルヘッドの発熱抵抗ｒ0 と付加抵抗ｒ1 が直列接続された状態で発熱抵抗ｒ0 が（Ｔ2 −ｔ6 ）期間だけ発熱制御される。
【００９６】
このようにして期間ｔ6 だけ加熱時間を短くすることにより、該当印字ドットｑ１に対する高エネルギー部の印字ドットＱ２における蓄熱影響を防止することができる。
【００９７】
（２−２）印字ドットｑ１とＱ３に印字データが存在するとき、
図４（Ｃ）に示す低エネルギー部の印字制御範囲において、該当印字ドットｑ１にのみ印字データがあり、ｑ２、ｑ３に印字データがなく、図４（Ｂ）に示す高エネルギー部の印字ドットＱ３に印字データがありＱ２に印字データがない場合、図４（Ａ）においてｑ１＝「１」、ｑ２＝「０」、ｑ３＝「０」、Ｑ２＝「０」、Ｑ３＝「１」となる。
【００９８】
このとき、ｑ２＝「０」のためナンド回路１９は「１」を出力する。しかしナンド回路２０においてはｑ３＝「０」ではあるが、このｑ３の信号入力回路にダイオード３１を介してＱ３＝「１」が入力される。さらにナンド回路２０には、ＥＯＲ回路２１の出力が入力される。このときＥＯＲ回路２１には、インバータ２３による、図５（Ｂ）に示すＧＡＴＥ  Ｃ１信号の反転信号と、インバータ２４による、図５（Ｂ）に示すＧＡＴＥ  Ｃ２信号の反転信号とが印加されるので、両信号の「１」、「０」の一致しない、図５に示す期間ｔ7 だけＥＯＲ回路２１は「１」を出力し、他の期間は「０」を出力する。このためナンド回路２０は期間ｔ7 だけ「０」を出力し、他の期間は「１」を出力する。
【００９９】
従ってアンド回路６は、図５に示す、ＳＴＲＯＢＥ２信号による期間Ｔ2 から期間ｔ7 を引いた残りの期間（ｔ6 ＋ｔ8 ）は「１」を出力し、多入力アンド回路４及びオア回路２もこの期間（ｔ6 ＋ｔ8 ）だけ「１」を出力するので、ＦＥＴ２もこの期間だけオンとなり、ＦＥＴ２に接続されたサーマルヘッドの発熱抵抗ｒ0 と付加抵抗ｒ1 が直列接続された状態で発熱抵抗ｒ0 が（Ｔ2 −ｔ7 ）期間だけ発熱制御される。
【０１００】
このようにして期間ｔ7 だけ加熱期間を短くすることにより、該当印字ドットｑ１に対する高エネルギー部の印字ドットＱ３における蓄熱影響を防止することができる。
【０１０１】
（２−３）印字ドットｑ１とＱ２、Ｑ３に印字データが存在するとき、
図４（Ｃ）に示す低エネルギー部の印字制御範囲において、該当印字ドットｑ１にのみ印字データがあり、ｑ２、ｑ３に印字データがなく、図４（Ｂ）に示す高エネルギー部の印字ドットＱ２、Ｑ３に印字データが存在する場合、図１１（Ａ）においてｑ１＝「１」、ｑ２＝「０」、ｑ３＝「０」、Ｑ２＝「０」、Ｑ３＝「０」となる。
【０１０２】
このときナンド回路１９ではｑ２＝「０」ではあるが、このｑ２の信号入力回路にダイオード３０を介してＱ２＝「１」が入力される。さらにナンド回路１９には、インバータ２３により、図５（Ｂ）に示すＧＡＴＥ  Ｃ１信号の反転信号が印加されるので、図５における期間ｔ6 の間だけナンド回路１９は「０」を出力し、他は「１」を出力する。
【０１０３】
またナンド回路２０ではｑ３＝「０」ではあるが、このｑ３の信号入力回路にダイオード３１を介してＱ３＝「１」が入力される。ナンド回路２０には、ＥＯＲ回路２１の出力が入力されるが、前記の如く、ＥＯＲ回路２１はＧＡＴＥ  Ｃ１信号の反転信号とＧＡＴＥ  Ｃ２信号の反転信号との「１」、「０」の一致しない、図５に示す期間ｔ7 だけＥＯＲ回路２１は「１」を出力し、他の期間は「０」を出力する。このため、図５における期間ｔ7 の間ナンド回路２０は「０」を出力し、他は「１」を出力する。
【０１０４】
従ってアンド回路６は、図５に示す、ＳＴＲＯＢＥ２信号による期間Ｔ2 から期間（ｔ6 ＋ｔ7 ）を引いた残りの期間ｔ8 だけ「１」を出力するので、ＦＥＴ２も期間ｔ8 ＝Ｔ2 −（ｔ6 ＋ｔ7 ）だけオンとなり、ＦＥＴ２に接続されたサーマルヘッドの発熱抵抗ｒ0 と付加抵抗ｒ1 が直列接続された状態で発熱抵抗ｒ0 がこの期間ｔ8 だけ発熱制御される。
【０１０５】
このようにして期間（ｔ6 ＋ｔ7 ）だけ加熱期間を短くすることにより、該当印字ドットｑ１に対する高エネルギー部の印字ドットＱ２、Ｑ３における蓄熱影響を防止することができる。
【０１０６】
（２−４）印字ドットｑ１、ｑ２とＱ３に印字データが存在するとき、
図４（Ｃ）に示す低エネルギー部の印字制御範囲において、該当印字ドットｑ１と、印字ドットｑ２に印字データが存在してｑ３に印字データがなく、図４（Ｂ）に示す高エネルギー部の印字ドットＱ３に印字データが存在するがＱ２に印字データが存在しない場合、図４（Ａ）において、ｑ１＝「１」、ｑ２＝「１」、ｑ３＝「０」、Ｑ２＝「０」、Ｑ３＝「１」となる。
【０１０７】
この場合は前記（３）と同様の制御が行われ、ＦＥＴ２は期間ｔ8 ＝Ｔ2 −（ｔ6 ＋ｔ7 ）だけオンとなる。
【０１０８】
このようにして期間（ｔ6 ＋ｔ7 ）だけ発熱時間を短くすることにより、該当印字ドットｑ１に対する低エネルギー部の印字ドットｑ２のみでなく高エネルギー部の印字ドットＱ３の蓄熱影響を防止することができる。
【０１０９】
（２−５）印字ドットｑ１、ｑ３とＱ２に印字データが存在するとき、
図４（Ｃ）に示す低エネルギー部の印字制御範囲において、該当印字ドットｑ１と、印字ドットｑ３に印字データが存在してｑ２に印字データがなく、図４（Ｂ）に示す高エネルギー部の印字ドットＱ２に印字データが存在するがＱ３に印字データが存在しない場合、図４（Ａ）において、ｑ１＝「１」、ｑ２＝「０」、ｑ３＝「１」、Ｑ２＝「１」、Ｑ３＝「０」となる。
【０１１０】
この場合も前記（３）と同様の制御が行われ、ＦＥＴ２は期間ｔ8 ＝Ｔ2 −（ｔ6 ＋ｔ7 ）だけオンとなる。
【０１１１】
このようにして期間（ｔ6 ＋ｔ7 ）だけ発熱時間を短くすることにより、該当印字ドットｑ１に対する低エネルギー部の印字ドットｑ３のみでなく高エネルギー部の印字ドットＱ２の蓄熱影響を防止することができる。
【０１１２】
このように制御される、本発明のサーマルヘッドを使用した２電力型サーマルヘッドの回路構成を、図６に基づき、他図を参照して説明する。図６では６４ビットの印字ヘッドを制御する例を示すものであり、他図と同一部分については同一記号を付している。図６においてＦＥＴ１、２は、図４（Ａ）で説明した該当印字ドットＱ１を印字制御するものであり、ＦＥＴ  Ｌ１、Ｌ２はこの該当印字ドットＱ１の左側の印字ドットを印字制御するＦＥＴを示し、ＦＥＴ  Ｒ１、Ｒ２は該当印字ドットＱ１の右側の印字ドットを印字制御するＦＥＴを示し、ＶＳＳは接地信号を示し、ＶＤＤは制御系の電源電圧を示す。
【０１１３】
４０はシフトレジスタであって、高エネルギー部Ｑ用の印字データが入力される６４ビットの第１のシフトレジスタ（図示省略）と、低エネルギー部ｑ用の印字データが入力される６４ビットの第２シフトレジスタ（図示省略）により構成される。この例では、ＣＬＯＣＫ信号により高エネルギー部Ｑの６４ビットの入力データがＤＡＴＡｉｎ１（Ｑ）より第１シフトレジスタにシリアル入力され、また低エネルギー部ｑの６４ビットの入力データがＤＡＴＡｉｎ２（ｑ）より第２シフトレジスタにシリアル入力され、それぞれＤＡＴＡｏｕｔ１（Ｑ）、ＤＡＴＡｏｕｔ（ｑ）より、例えば次段にシリアル出力される。また４１、４２、４３・・・は印字データを高エネルギー部Ｑ用３ビット、低エネルギー部ｑ用３ビットを保持するデータ保持用レジスタである。
【０１１４】
データ保持用レジスタ４１は、ＬＯＡＤ信号により入力端Ｄ1 に伝達された１ビットの印字データを順次３ラインだけ保持するものであり、同じく入力端ｄ1 に伝達された１ビットの印字データを順次３ラインだけ保持するものである。データ保持用レジスタ４２、４３・・・も同様である。
【０１１５】
例えば高エネルギー部に対する第１の印字データラインがシフトレジスタ４０の第１シフトレジスタにセットされ、低エネルギー部に対する第１の印字データラインがシフトレジスタ４０の第２シフトレジスタにセットされた後、ＬＯＡＤ信号をデータ保持用レジスタ４１、４２、４３・・・のＬＡＴＣＨ端子に入力すると、第１シフトレジスタの１ビット目のデータが伝達される入力端子Ｄ1 に伝達されたデータがデータ保持用レジスタ４１に保持されてその端子Ｑ１より出力され、第２シフトレジスタの１ビット目のデータが伝達される入力端子ｄ1 に伝達されたデータがこれまたデータ保持用レジスタ４１に保持されてその端子ｑ１より出力される。
【０１１６】
同様に第１シフトレジスタ及び第２シフトレジスタの各２ビット目のデータがデータ保持用レジスタ４２の出力端子Ｑ１、ｑ１より出力され、第１シフトレジスタ及び第２シフトレジスタの各３ビット目のデータがデータ保持用レジスタ４３の出力端子Ｑ１、ｑ１より出力される。
【０１１７】
次に高エネルギー部に対する第２の印字データラインがシフトレジスタ４０の第１シフトレジスタにセットされ、低エネルギー部に対する第２の印字データラインがシフトレジスタ４０の第２シフトレジスタにセットされた後、ＬＯＡＤ信号をデータ保持用レジスタ４１、４２、４３・・・のＬＡＴＣＨ端子に入力すると、第１シフトレジスタの新しい１ビット目のデータが入力端子Ｄ1 に伝達されてこれがデータ保持用レジスタ４１に保持されてその出力端子Ｑ１より出力され、それまで出力端子Ｑ１より出力されていたデータは次段にシフトされて出力端子Ｑ２より出力される。同様な制御が第２シフトレジスタについても行われ、第２シフトレジスタの新しい１ビット目のデータが入力端子ｄ1 に伝達されてこれがデータ保持用レジスタ４１に保持されてその端子ｑ１より出力され、それまで出力端子ｑ１より出力されていたデータは次段にシフトされて出力端子ｑ２より出力される。
【０１１８】
同様に第１シフトレジスタ及び第２シフトレジスタの各２ビット目のデータがデータ保持用レジスタ４２の出力端子Ｑ１、ｑ１より出力され、それまで出力端子Ｑ１、ｑ１より出力されていたデータは次段にシフトされて出力端子Ｑ２、ｑ２より出力されることになる。
【０１１９】
データ保持用レジスタ４３においても同様な制御が行われ、第１シフトレジスタ及び第２シフトレジスタの各３ビット目のデータがデータ保持用レジスタ４３の出力端子Ｑ１、ｑ１より出力され、それまで出力端子Ｑ１、ｑ１より出力されていたデータは次段にシフトされて出力端子Ｑ２、ｑ２より出力されることになる。
【０１２０】
そして、高エネルギー部に対する第３の印字データラインがシフトレジスタ４０の第１シフトレジスタにセットされ、低エネルギー部に対する第３の印字データラインがシフトレジスタ４０の第２シフトレジスタにセットされた後、ＬＯＡＤ信号をデータ保持用レジスタ４１、４２、４３・・・のＬＡＴＣＨ端子に入力すると、前記と同様の制御が行われ、データ保持用レジスタ４１においては、その第１シフトレジスタの新しい１ビット目のデータが出力端子Ｑ１より出力され、それまで出力端子Ｑ１、Ｑ２より出力されていたデータは次段にシフトされてそれぞれ出力端子Ｑ２、Ｑ３から出力される。また第２シフトレジスタの新しい１ビット目のデータが出力端子ｑ１より出力され、それまで出力端子ｑ１、ｑ２から出力されていたデータは次段にシフトされてそれぞれ出力端子ｑ２、ｑ３から出力される。
【０１２１】
データ保持用レジスタ４２においても、同様に、その第１シフトレジスタの新しい２ビット目のデータが出力端子Ｑ１より出力され、それまで出力端子Ｑ１、Ｑ２から出力されていたデータは次段にシフトされてそれぞれ出力端子Ｑ２、Ｑ３から出力される。また第２シフトレジスタの新しい２ビット目のデータが出力端子ｑ１より出力され、それまで出力端子ｑ１、ｑ２から出力されていたデータは次段にシフトされてそれぞれ出力端子ｑ２、ｑ３から出力される。
【０１２２】
また出力端子Ｑ２はダイオード３０を介して出力端子ｑ２と接続され、出力端子Ｑ３はダイオード３１を介して出力端子ｑ３と接続されている。
【０１２３】
さらにデータ保持用レジスタ４３においても、これまた同様に、その第１シフトレジスタの新しい３ビット目のデータが出力端子Ｑ１より出力され、それまで出力端子Ｑ１、Ｑ２から出力されていたデータは次段にシフトされてそれぞれ出力端子Ｑ２、Ｑ３から出力される。また第２シフトレジスタの新しい３ビット目のデータが出力端子ｑ１より出力され、それまで出力端子ｑ１、ｑ２から出力されていたデータは次段にシフトされてそれぞれ出力端子ｑ２、ｑ３から出力される。
【０１２４】
ここで前記第１の印字データラインが、図４（Ｂ）、（Ｃ）に示す前２印字ラインに相当し、第２の印字データラインが前１印字ラインに相当し、第３の印字データラインが該当印字ラインに相当する。
【０１２５】
そしてレジスタ４１の出力端子Ｑ２の出力はナンド回路８に入力（図４（Ａ）のＬＱ２に相当）され、またレジスタ４３の出力端子Ｑ２の出力はナンド回路１０に入力（図４（Ａ）のＲＱ２に相当）される。このようにデータ保持用レジスタ４１、４２、４３の出力に基づき、図４（Ａ）に説明したものと同様の制御回路が構成される。
【０１２６】
従ってＦＥＴ１に対しては、前記図４（Ｂ）、（Ｃ）に示す印字制御範囲について前記各印字ドットの状態に応じた熱履歴制御が含まれるＳＴＲＯＢＥ１信号、ＳＴＲＯＢＥ２信号にもとづく制御が行れる。この制御はＦＥＴ  Ｌ１、Ｌ２、ＦＥＴ  Ｒ１、Ｒ２・・・についても同様に行われる。
【０１２７】
それ故、シフトレジスタ４０の第１シフトレジスタに高エネルギー部の印字データを入力し、第２シフトレジスタに低エネルギー部の印字データを入力し、前記ＳＴＲＯＢＥ１信号、ＳＴＲＯＢＥ２信号、ＧＡＴＥ  Ａ１信号、ＧＡＴＥ  Ａ２信号、ＧＡＴＥ  Ｂ１信号、ＧＡＴＥ  Ｂ２信号、ＧＡＴＥ  Ｃ１信号、ＧＡＴＥ  Ｃ２信号等の制御信号を入力すれば、前記の如き、印字制御範囲の蓄熱影響防止制御を含めた高エネルギー部の印字データ及び低エネルギー部の印字データにもとづく印字制御を同時に行うことができ、例えば図１０に示す如く、複数色印刷が一回の走査により正確に行われる。
【０１２８】
次に本発明におけるサーマルヘッドの１ドット当たりの第２の制御回路を図７及び図８に基づき説明する。図７は高エネルギー部の前方向印字データと隣接データを制御範囲に加えた例を示し、図８はこの制御回路に印加される制御信号説明図である。
【０１２９】
図７（Ａ）に示す制御回路は、高エネルギー部における独自制御においては、同（Ｂ）に示す如く、該当印字ドットＱ１のラインを該当印字ラインとするとき、その前１印字ラインにおける前の印字ドットＱ２及びその左右の印字ドットＬＱ２、ＲＱ２及び、さらに前２印字ラインにおける前の印字ドットＱ３の印刷制御範囲を有する。
【０１３０】
また低エネルギー部における独自制御においては、図７（Ｄ）に示す如く、該当印字ドットｑ１のラインを該当印字ラインとするとき、その前１印字ラインにおける前の印字ドットｑ２と、更に前２印字ラインにおける前の印字ドットｑ３の印刷制御範囲を有する。
【０１３１】
この例では低エネルギー部における該当印字ドットｑ１に対する高エネルギー部の影響範囲を、図７（Ｃ）に示す如く、前記印字ドットＱ２、Ｑ３及び前１印字ラインの隣接印字ドットのＬＱ２及びＲＱＬ２と定めるものである。
【０１３２】
このため、図７（Ａ）に示す如く、ダイオード３０、３１、３２、３３、インバータ２５、ナンド回路２６、ＥＯＲ回路２７等を設ける。
【０１３３】
ＧＡＴＥ  Ｃ３信号は、図８（Ｂ）に示す如く、ＳＴＲＯＢＥ２信号と同時に立下がり、期間（ｔ6 ＋ｔ7 ＋ｔ8 ）後に立上がるものである。勿論これら（ｔ6 ＋ｔ7 ＋ｔ8 ）は用紙の特性に応じて適宜設定できるものである。
【０１３４】
ダイオード３０、３１は前記図４（Ａ）に示す制御回路と同様のものである。
【０１３５】
ダイオード３２は高エネルギー部の印字ドットＬＱ２に印字データが存在するときその影響を制御するためのものであって、高エネルギー部の印字ドットＬＱ２の信号入力回路と、ナンド回路２６の入力回路とを接続するものである。
【０１３６】
ダイオード３３は高エネルギー部の印字ドットＲＱ２に印字データが存在するときその影響を制御するためのものであって、高エネルギー部の印字ドットＲＱ２の信号入力回路と、ナンド回路２６の入力回路とを接続するものである。
【０１３７】
ナンド回路２６の他の入力回路にはＥＯＲ回路２７の出力が入力される。
【０１３８】
ＥＯＲ回路２７にはＧＡＴＥ  Ｃ２信号の反転信号と、ＧＡＴＥ  Ｃ３信号の反転信号とが入力される。
【０１３９】
図７（Ａ）は、高エネルギー部単独の制御については図４（Ａ）に示す制御回路と同じ動作を行う。また低エネルギー部単独の制御については、ＬＱ２、ＲＱ２がいずれも「０」のためナンド回路２６は多入力アンド回路６−０に「１」を出力する。それ以外は図４（Ａ）に示す制御回路と同じ動作を行う。従ってこれらの単独の動作については説明簡略化のため省略する。
【０１４０】
以下図７（Ｃ）のＬＱ２、ＲＱ２に印字データが存在する場合における低エネルギー部の該当印字ドットｑ１に対する代表的な制御について説明する。
【０１４１】
（３−１）印字ドットｑ１とＬＱ２に印字データが存在するとき、
図７（Ｄ）に示す低エネルギー部の印字制御範囲において、該当印字ドットｑ１にのみ印字データがありｑ２、ｑ３に印字データがなく、図７（Ｃ）に示す高エネルギー部の印字ドットＬＱ２に印字データがありＱ２、Ｑ３、ＲＱ２に印字データがない場合、図７（Ａ）においてｑ１＝「１」、ｑ２＝「０」、ｑ３＝「０」、Ｑ２＝「０」、Ｑ３＝「０」、ＬＱ２＝「１」、ＲＱ２＝「０」となる。
【０１４２】
このときｑ２＝「０」、Ｑ２＝「０」のためナンド回路１９は「１」を出力し、ｑ３＝「０」、Ｑ３＝「０」のためナンド回路２０は「１」を出力する。
【０１４３】
またＬＱ２＝「１」のためナンド回路２６の一方の入力回路には「１」が印加され、他方の入力回路にはＥＯＲ回路２７の出力が入力される。このときＥＯＲ回路２７にはインバータ２４による、図８（Ｂ）に示すＧＡＴＥ  Ｃ２信号の反転信号と、インバータ２５による、図８（Ｂ）に示すＧＡＴＥ  Ｃ３信号の反転信号とが印加されるので、両信号の「１」、「０」の一致しない、図８（Ｂ）に示す期間ｔ8 だけＥＯＲ回路２７は「１」を出力し、他の期間は「０」を出力する。このためナンド回路２６は期間ｔ8 だけ「０」を出力し、他の期間は「１」を出力する。
【０１４４】
従って多入力アンド回路６−０は、図８に示すＳＴＲＯＢＥ２信号による期間Ｔ2 から期間ｔ8 を引いた残りの期間（ｔ6 ＋ｔ7 ＋ｔ9 ）は「１」を出力し、多入力アンド回路４及びオア回路２もこの期間（ｔ6 ＋ｔ7 ＋ｔ9 ）＝Ｔ2 −ｔ8 だけ「１」を出力するので、ＦＥＴ２もこの期間だけオンとなり、ＦＥＴ２に接続されたサーマルヘッドの発熱抵抗ｒ0 と付加抵抗ｒ1 が直列接続された状態で発熱抵抗ｒ0 がこの（Ｔ2 −ｔ8 ）期間だけ発熱制御される。
【０１４５】
このようにして期間ｔ8 だけ加熱時間を短くすることにより、該当印字ドットｑ１に対する高エネルギー部の印字ドットＬＱ２における蓄熱影響を防止することができる。
【０１４６】
（３−２）印字ドットｑ１とＲＱ２に印字データが存在するとき、
図７（Ｄ）に示す低エネルギー部の印字制御範囲において、該当印字ドットｑ１にのみ印字データがあり、ｑ２、ｑ３に印字データがなく、図７（Ｃ）に示す高エネルギー部の印字ドットＲＱ２に印字データがありＱ２、Ｑ３、ＬＱ２に印字データがない場合、図７（Ａ）において、ｑ１＝「１」、ｑ２＝「０」、ｑ３＝「０」、Ｑ２＝「０」、Ｑ３＝「０」、ＬＱ２＝「０」、ＲＱ２＝「１」となる。
【０１４７】
このときｑ２＝「０」、Ｑ２＝「０」のためナンド回路１９は「１」を出力し、ｑ３＝「０」、Ｑ３＝「０」のためナンド回路２０は「１」を出力する。
【０１４８】
またＲＱ２＝「１」のためナンド回路２６の一方の入力回路には「１」が印加され、他方の入力回路にはＥＯＲ回路２７の出力が入力される。したがって前記（１）の印字ドットｑ１とＬＱ２に印字データが存在するときと同様に、図８（Ｂ）に示す期間ｔ8 だけＥＯＲ回路２７は「１」を出力し、他の期間は「０」を出力し、ＦＥＴ２に接続されたサーマルヘッドの発熱抵抗ｒ0 と付加抵抗ｒ1 が直列接続された状態で発熱抵抗ｒ0 が（Ｔ1 −ｔ8 ）期間だけ発熱制御される。
【０１４９】
このように期間ｔ8 だけ加熱時間を短くすることにより、該当印字ドットｑ１に対する高エネルギー部の印字ドットＲＱ２における蓄熱影響を防止することができる。
【０１５０】
（３−３）印字ドットｑ１と、ＬＱ２、ＲＱ２に印字データが存在するとき、
図７（Ｄ）に示す低エネルギー部の印字制御範囲において、該当印字ドットｑ１にのみ印字データがあり、ｑ２、ｑ３に印字データがなく、図７（Ｃ）に示す高エネルギー部の印字ドットＬＱ２とＲＱ２に印字データがありＱ２、Ｑ３に印字データがない場合、図７（Ａ）において、ｑ１＝「１」、ｑ２＝「０」、ｑ３＝「０」、Ｑ２＝「０」、Ｑ３＝「０」、ＬＱ２＝「１」、ＬＱ２＝「１」となる。
【０１５１】
このとき、前記（１）の印字ドットｑ１とＬＱ２に印字データが存在するときと同様に、図８（Ｂ）に示す期間ｔ8 だけＥＯＲ回路２７は「１」を出力し、他の期間は「０」を出力し、ＦＥＴ２に接続されたサーマルヘッドの発熱抵抗ｒ0 と付加抵抗ｒ1 が直列接続された状態で発熱抵抗ｒ0 が（Ｔ2 −ｔ8 ）期間だけ発熱制御される。
【０１５２】
このように期間ｔ8 だけ加熱時間を短くすることにより、該当印字ドットｑ１に対する高エネルギー部の印字ドットＬＱ２、ＲＱ２における蓄熱影響を防止することができる。
【０１５３】
（３−４）印字ドットｑ１と、Ｑ２、ＬＱ２に印字データが存在するとき、
図７（Ｄ）に示す低エネルギー部の印字制御範囲において、該当印字ドットｑ１にのみ印字データがあり、ｑ２、ｑ３に印字データがなく、図７（Ｃ）に示す高エネルギー部の印字ドットＱ２、ＬＱ２に印字データがありＱ３、ＲＱ２に印字データがない場合、図７（Ａ）においてｑ１＝「１」、ｑ２＝「０」、ｑ３＝「０」、Ｑ２＝「１」、ＬＱ２＝「１」、Ｑ３＝「０」、ＲＱ２＝「０」となる。
【０１５４】
このときｑ３＝「０」、Ｑ３＝「０」のためナンド回路２０は「１」を出力する。しかしナンド回路１９においてはｑ２＝「０」ではあるがこのｑ２の信号入力回路にダイオード３０を介してＱ２＝「１」が入力される。さらにナンド回路１９にはインバータ２３により、図８（Ｂ）に示すＧＡＴＥ  Ｃ１信号の反転信号が印加されているので、図８（Ｂ）における期間ｔ6 の間だけナンド回路１９は「０」を出力し、他は「１」を出力する。
【０１５５】
またＬＱ２＝「１」のため、ダイオード３２を介してナンド回路２６の一方の入力回路には「１」が印加され、他方の入力回路にはＥＯＲ回路２７の出力が入力される。このときＥＯＲ回路２７にはインバータ２４による、図８（Ｂ）に示すＧＡＴＥ  Ｃ２の反転信号と、インバータ２５による、図８（Ｂ）に示すＧＡＴＥ  Ｃ３信号の反転信号とが印加されるので、両信号の「１」、「０」の一致しない、図８（Ｂ）に示す期間ｔ8 だけＥＯＲ回路２７は「１」を出力し、他の期間は「０」を出力する。このためナンド回路２６は期間ｔ8 だけ「０」を出力し、他の期間は「１」を出力する。
【０１５６】
従って多入力アンド回路６−０は、図８（Ｂ）に示すＳＴＲＯＢＥ２信号による期間Ｔ2 から前記期間ｔ6 とｔ8 を引いた残りの期間（ｔ7 ＋ｔ9 ）は「１」を出力し、多入力アンド回路４及びオア回路２もこの期間（ｔ7 ＋ｔ9 ）＝Ｔ2 −（ｔ6 ＋ｔ8 ）だけ「１」を出力するので、ＦＥＴ２もこの期間だけオンとなり、ＦＥＴ２に接続されたサーマルヘッドの発熱抵抗ｒ0 と付加抵抗ｒ1 が直列接続された状態で発熱抵抗ｒ0 がこの〔Ｔ2 −（ｔ6 ＋ｔ8 ）〕期間だけ発熱制御される。
【０１５７】
このようにして（ｔ6 ＋ｔ8 ）期間だけ加熱時間を短くすることにより、該当印字ドットｑ１に対する高エネルギー部の印字ドットＱ２、ＬＱ２における蓄熱影響を防止することができる。
【０１５８】
（３−５）印字ドットｑ１と、Ｑ３、ＬＱ２に印字データが存在するとき、
図７（Ｄ）に示す低エネルギー部の印字制御範囲において、該当印字ドットｑ１にのみ印字データがあり、ｑ２、ｑ３に印字データがなく、図７（Ｃ）に示す高エネルギー部の印字ドットＱ３、ＬＱ２に印字データがありＱ２、ＲＱ２に印字データがない場合、図７（Ａ）においてｑ１＝「１」、ｑ２＝「０」、ｑ３＝「０」、Ｑ２＝「０」、Ｑ３＝「１」、ＬＱ２＝「１」、ＲＱ２＝「０」となる。
【０１５９】
このときｑ２＝「０」、Ｑ２＝「０」のためナンド回路１９は「１」を出力する。しかしナンド回路２０においては、ｑ３＝「０」ではあるがこのｑ３の信号入力回路にダイオード３１を介してＱ３＝「１」が入力される。さらにナンド回路２０の他方の入力回路にはＥＯＲ回路２１の出力が入力される。このときＥＯＲ回路２１にはインバータ２３による、図８（Ｂ）に示すＧＡＴＥ  Ｃ１信号の反転信号と、インバータ２４による図８（Ｂ）に示すＧＡＴＥ  Ｃ２信号の反転信号とが印加されているので、両信号の一致しない、図８（Ｂ）に示す期間ｔ7 だけＥＯＲ回路２１は「１」を出力し、他の期間は「０」を出力する。このためナンド回路２０は期間ｔ7 だけ「０」を出力し、他の期間は「１」を出力する。
【０１６０】
またＬＱ２＝「１」のため前記（１）の印字ドットｑ１とＬＱ２に印字データが存在するときに示したようにナンド回路２６は期間ｔ8 だけ「０」を出力し、他の期間は「１」を出力する。
【０１６１】
従って多入力アンド回路６−０は、図８（Ｂ）に示すＳＴＲＯＢＥ２信号による期間Ｔ2 から前記期間ｔ7 とｔ8 を引いた残りの期間（ｔ6 ＋ｔ9 ）は「１」を出力し、多入力アンド回路４及びオア回路２もこの期間（ｔ6 ＋ｔ9 ）＝Ｔ2 −（ｔ7 ＋ｔ8 ）だけ「１」を出力するので、ＦＥＴ２もこの期間だけオンとなり、ＦＥＴ２に接続されたサーマルヘッドの発熱抵抗ｒ0 と付加抵抗ｒ1 が直列接続された状態で発熱抵抗ｒ0 がこの〔Ｔ2 −（ｔ7 ＋ｔ8 ）〕期間だけ発熱制御される。
【０１６２】
このようにして（ｔ7 ＋ｔ8 ）期間だけ加熱時間を短くすることにより、該当印字ドットｑ１に対する高エネルギー部の印字ドットＱ３、ＬＱ２における蓄熱影響を防止することができる。
【０１６３】
前記以外の場合についても図７（Ａ）の制御回路により高エネルギー部の印字ドットの悪影響を防止することができる。
【０１６４】
このように本発明では非常に正確に高エネルギー印字制御、低エネルギー印字制御ができるので、２色のデータが混在した場合でも正確に印字することができる。
【０１６５】
前記説明では、高、低の２つのエネルギーに対する実施例について説明したが、本発明は勿論これのみに限定されるものではない。
【０１６６】
また色も赤と黒に限定されるものではなく、緑と黒でもその他の組み合わせでも、３色以上の組み合わせでも可能である。
【０１６７】
本発明のその他の実施の形態について説明する。
【０１６８】
印刷媒体によっては、例えば東京磁気印刷株式会社製のアラジンカード（登録商標）の如く、サーマルヘッドにより高エネルギーを与えるとき印刷可能であるが、低エネルギーを与えるときは別の色に変化して高エネルギーにより印刷した文字等を消し、再び高エネルギー印刷により文字図形等を書くことが可能な、リライタブルの媒体がある。
【０１６９】
このような媒体に対しても、図１に示す如きヘッド、図４、図７に示した制御回路を使用することができる。この場合、ＳＴＲＯＢＥ１信号は印刷用の高エネルギーを付加するように設定し、ＳＴＲＯＢＥ２信号は印刷文字等を消去するための低エネルギーを与えるように設定する。この場合は、ｑ１、ｑ２、ｑ３が印字消去制御を行う印字消去データとなる。この媒体は、消去用の低エネルギーの範囲設定が非常に厳しいため、ＳＴＲＯＢＥ２信号の大きさのみでなく、前記ｑ２、ｑ３の有無に基づく熱履歴制御、つまり印字消去データｑ２、ｑ３による発熱制御を加えたり、付加抵抗により単位発熱値を抑制したり、さらにＳＴＲＯＢＥ２信号の大きさを調整してエネルギー調整を行うことが好ましい。
【０１７０】
このようにして、リライタブルな媒体に対するサーマルヘッドをも提供することができる。
【０１７１】
またＳＴＲＯＢＥ２はＳＴＲＯＢＥ１と等しい長さの場合について説明したが本発明は勿論これに限定されるものではなく、大きくとも小さくともよい。
【０１７２】
【発明の効果】
本発明によれば下記の如き効果を奏することができる。
【０１７３】
（１）発熱抵抗部と付加抵抗部が一体形成された薄膜抵抗を絶縁基板上に形成するとともに、発熱抵抗部にはその下にグレーズ層が形成されているので、発熱抵抗部の発熱はグレーズ層により蓄熱され感熱紙に対する加熱処理を正確に行うことができるとともに、付加抵抗における発熱は、グレーズ層が形成されていない絶縁基板を経由して良好に放熱することができるので、発熱抵抗部と付加抵抗部を一体形成しても、付加抵抗部の発熱による悪影響の発生を抑制することができる。
【０１７４】
（２）第２ストローブ信号の入力にもとづき発熱抵抗部と付加抵抗部とを直列接続した状態でこれらが付勢されるので、発熱抵抗部における単位発熱量を、発熱抵抗部のみを単独付勢する高エネルギー状態の単位発熱量よりも小さくすることができる。このため低エネルギー状態における特性が、小さな単位発熱量を必要とする特性の感熱紙に好適な２電力型のサーマルヘッドを提供することができる。
【図面の簡単な説明】
【図１】本発明におけるサーマルヘッドの一実施の形態を示す２電力サーマルヘッドの発熱部分の断面図である。
【図２】本発明の２電力サーマルヘッドの発熱部分と駆動用ＩＣとの接続状態説明図である。
【図３】従来例と本発明の発熱エネルギー比較図である。
【図４】本発明のサーマルヘッドの１ドット当たりの駆動制御回路である。
【図５】図４の駆動制御回路に印加される制御信号説明図である。
【図６】本発明のサーマルヘッドを使用した印刷回路説明図である。
【図７】本発明のサーマルヘッドの１ドット当たりの第２の駆動制御回路である。
【図８】図７の駆動制御回路に印加される制御信号説明図である。
【図９】感熱紙に対する印字エネルギー説明図である。
【図１０】複色印刷説明図である。
【符号の説明】
１００  絶縁基板
１０１  グレーズ層
１０２  ポリシリコン層
１０２−１  発熱抵抗部
１０２−２  付加抵抗部
１０３  コモン電極層
１０４  導電線
１０４−１  第１電極接続部
１０４−２  第２電極接続部
１０５  保護層
【図１】
0004080643.tif 000002
【図２】
0004080643.tif 000003
【図３】
0004080643.tif 000004
【図４】
0004080643.tif 000005
【図５】
0004080643.tif 000006
【図６】
0004080643.tif 000007
【図７】
0004080643.tif 000008
【図８】
0004080643.tif 000009
【図９】
0004080643.tif 000010
【図１０】
0004080643.tif 000011