(57)【特許請求の範囲】
【請求項１】
表面に薄膜構造体が形成されている基板を有する電子部品であって、前記薄膜構造体が受動素子及びキャパシタを有し、前記キャパシタが、電極層に形成された下側電極、前記下側電極上に設けた絶縁材料層によって形成される誘電体、及び前記誘電体上に設けられ、かつ二重層として構成された電極層に形成された上側電極を有し、前記二重層の第１部分層は抵抗材料層によって形成され、前記抵抗材料層上に前記二重層の第２部分層をなす導電材料層が設けられ、前記誘電体上の前記抵抗材料層に抵抗体が形成された電子部品において、
前記キャパシタの前記下側電極は前記基板の表面上に設けられ、前記二重層の前記第１部分層の前記キャパシタの領域にトリミング面が形成され、前記トリミング面を削ることにより前記キャパシタの容量値を変化させることができることを特徴とする電子部品。
【請求項２】
請求項１に記載の電子部品において、前記キャパシタの前記下側電極が導電材料の単一の層として構成した電極層に形成されることを特徴とする電子部品。
【請求項３】
請求項２に記載の電子部品において、前記キャパシタの電極が形成されている電極層に導体トラックも形成され、このトラックが前記電子部品内の受動素子を相互接続することを特徴とする電子部品。
【請求項４】
請求項１から３までのいずれか１項に記載の電子部品において、前記抵抗材料層の前記抵抗体の領域にトリミング面を形成し、前記トリミング面を削ることにより前記抵抗体の抵抗値が変化することを特徴とする電子部品。
【請求項５】
請求項３、または請求項３に従属する請求項４に記載の電子部品において、二重層として構成された前記電極層にコイルも形成され、前記コイルの一方の端部が、前記基板の表面上に設けた前記電極層に形成された前記導体トラックに接続されていることを特徴とする電子部品。
【請求項６】
請求項５に記載の電子部品において、前記二重層の前記コイルが形成されている領域にトリミング面が形成され、このトリミング面を削ることにより前記コイルの自己インダクタンスが変化することを特徴とする電子部品。
【請求項７】
請求項５または６に記載の電子部品において、前記キャパシタ用のトリミング面及び前記コイル用のトリミング面の領域にある前記抵抗材料層から前記導電材料層を除去したことを特徴とする電子部品。
【発明の詳細な説明】
本発明は、表面に薄膜構造体が形成されている基板を有し、この薄膜構造体が受動素子と、抵抗層に形成した抵抗体と、キャパシタとを有し、このキャパシタが、前記表面に設けた電極層に形成した下側電極、下側電極上に形成した絶縁材料層により構成される誘電体、及び誘電体上に形成した電極層に設けた上側電極を有する電子部品に関するものである。
この電子部品の製造においては、集積回路のような半導体装置の製造に用いられるプロセスが使用される。受動素子は数μｍの寸法で基板に形成することができる。基板としてシリコンウェアを用いる場合、電子部品として受動素子に加えてバイポーラトランジスタやＭＯＳトランジスタのような能動素子も形成することができる。ＲＣ回路網及びＬＣ回路網は、能動素子との組み合せにかかわらず、集積回路の周囲に設けられる周囲部材に含まれる。
プロシーディングス  １９９４  ＩＥＥＥ  ＭＣＭコンファレンス、ＭＣＭＣ−９４の第６４〜６７頁に記載されている文献“ア  シリコン−オン−シリコン  マルチティップ  モジュール  テクノロジー  ウィズ  インテグレーテッド  バイポーラ  コンポーネント  イン  ザ  サブストレート”Ｒ．Ｄａｙ等著には、冒頭部で述べた型式の電子部品において、抵抗が形成されている抵抗材料層にキャパシタの下側電極が形成されているもので記載されている。用いられている抵抗材料は、タンタリウムシリサイドである。抵抗体及び下側電極は絶縁性の窒化シリコン層でおおわれ、この窒化シリコン層は同時にキャパシタの誘電体を構成している。キャパシタの上側電極はアルミニウムの電極層に形成されている。このアルミニウムの電極層に導体トラックが形成され、この導体トラックは抵抗体及びキャパシタの下側電極に接続されている。
既知の部品である抵抗体及びキャパシタを有する薄膜構造体は比較的容易に製造することができる。このためには、限定された数の処理工程及び３個のフォトレジストマスクが必要である。１個のマスクは下側電極及び抵抗体を抵抗材料層に形成するためのものであり、１個のマスクは絶縁性の窒化シリコン層にコンタクト窓を設けるためのものであり、また別のマスクはアルミニウム電極層に上側電極を形成するためのものである。
一方、この既知の部品の欠点は、下側電極が抵抗材料で製造されていることである。この結果、キャパシタは比較的大きな直列抵抗を有してしまう。さらに、下側電極は導体トラックとキャパシタの側方において接触している。これにより、直列抵抗がさらに増大してしまう。
本発明の目的は、冒頭部で述べた型式の抵抗体及びキャパシタを有する薄膜構造体を具える電子部品であって、比較的簡単に製造できキャパシタが比較的小さい直列抵抗を有する電子部品を提供することにある。
本発明によれば、この目的を達成するため、表面に薄膜構造体が形成されている基板を有し、この薄膜構造体が受動素子と、抵抗層に形成した抵抗体と、キャパシタとを有し、このキャパシタが、前記表面に設けた電極層に形成した下側電極、下側電極上に形成した絶縁材料層により構成される誘電体、及び誘電体上に形成した電極層に設けた上側電極を有する電子部品において、前記キャパシタの一方の電極は二重層として構成した電極層に形成され、この二重層の第１の部分層が前記抵抗体が形成されている抵抗材料層により構成され、第２の部分層を構成する導電材料層がその上に形成されていることを特徴とする。
本発明の電子部品のキャパシタも直列抵抗を有している。電極が二重層に形成されるので、直列抵抗は抵抗材料の部分層に存在する直列抵抗と導電性材料の部分層に存在する直列抵抗とに副分割されることができる。前者の直列抵抗は比較的大きく、後者の直列抵抗は比較的小さい。これら２個の直列抵抗は並列であるので、全直列抵抗は相当小さくなる。
本発明による電子部品は簡単な方法で製造することができる。二重層が形成された後、電極及び抵抗体は第１のフォトレジストマスクを用いて両方の部分層に形成され、その後第１の部分層を第２のフォトレジストマスクを用いて抵抗体から除去する。誘電体層にコンタクト窓を形成するために１個のフォトレジストマスクが必要であり、別の電極層に導体トラックを形成するための１個のフォトレジストが必要である。全体として４個のフォトレジストマスクが必要である。
キャパシタの一方の電極は二重層に構成した電極層に形成し、キャパシタの他方の電極は導電性材料の単一の層として構成した電極層に形成する。良好な導電性の導体トラックを本発明による素子として両方の電極層に形成する。従って、上記４個のフォトレジストマスクを用いて、キャパシタ及び抵抗体を有する薄膜構造体に加えて２個のワイヤリング層を形成することができる。
既知の部品において、良好な導電性の導体トラックは導電性電極層にだけ形成することができる。従って、第２のワイヤリング層を形成する場合、抵抗体及びキャパシタを具える薄膜構造体の上部に別の絶縁層及びアルミニウム導体の別のパターンを形成する。この特別な導体パターンを形成するため、余分な処理工程及び２個以上の特別なフォトレジストマスクが必要になる。一方の特別なフォトレジストマスクは絶縁層にコンタクト窓を形成するためのものであり、他方のフォトレジストマスクはアルミニウム層に導体トラックを形成するためのものである。
二重層として構成した電極層は単一の導電性材料層として構成した電極層の上側又は下側のいずれかに形成することができる。好ましくは、導電性材料の単一層として形成した電極層は基板表面上に形成し、二重層として構成した電極層はキャパシタ誘電体を構成する絶縁材料層上に形成する。二重層から導電層を局部的に除去することにより形成された抵抗体は、薄膜構造体の表面に露出する。従って、抵抗体は簡単な方法で整形することができ、その抵抗値は抵抗材料を局部的に除去することにより簡単に変えることができる。
キャパシタンスの容量値も容易に変更することができる。この理由は、上側電極が薄膜構造体の表面に露出するからである。本発明による電子部品の特有の実施例においては、二重層として構成した電極層にコイルが形成され、一方のコイル端部が前記表面に設けた電極層に形成した導体トラックに接続したことを特徴とする。このコイルの自己インダクタンス値は同様な方法で容易に変えることができる。この理由は、コイルが薄膜構造体の表面に露出しているからである。
好ましくは、トリミング面は抵抗体の区域の抵抗層に形成し、このトリミング面を削ることにより抵抗値が変えられる。また、トリミング面をキャパシタ及びコイルの区域の二重層に形成し、このトリミング面を削ることにより容量値及び自己インダクタンス値が変えられる。これらのトリミング面は、抵抗値、容量値及び自己インダクタンス値が、予め定めた既知の値になるように形成することができる。
さらに、好ましくは、キャパシタ及びコイルのためのトリミング面が形成されている区域の抵抗材料層から導電性材料層を除去する。この場合、同一材料のトリミング面を削り、上述した全ての受動素子について整形調整を行なう。
図面を参照して本発明を詳細に説明する。
図１〜５は本発明による電子部品の製造工程を線図的断面図として示す。
図６〜１０は本発明による電子部品の好適実施例の製造工程を線図的断面図として示す。
図１１は本発明による電子部品の別の好適実施例を線図的断面図として示す。
図１〜５は電子部品の製造工程を線図的断面図として示し、図５に示すように、基板１は、本例の場合シリコン酸化層３が形成されているシリコンウエファ２を用いる。基板の表面４に受動素子５を有する薄膜構造体を形成する。この薄膜構造体５は抵抗材料層７に形成した抵抗体６と、表面４に設けた電極層１０に形成した下側電極９、下側電極９上に設けた絶縁材料層１２に形成した誘電体１１及び誘電体上に設けた電極層１４に形成した上側電極１３を有するキャパシタ８とを具える。薄膜構造体５は絶縁層１２上に設けた電極層１４に形成した巻回部１６を有するコイル１５をも具える。コイル１５の端部１８は表面４上に存在する電極層１０に形成した導体トラック１７により抵抗体６に接続する。
本発明においては、キャパシタ８の一方の電極、本例では下側電極９を電極層１０に形成し、この電極層１０は二重層とし、抵抗体６が形成されている抵抗材料層７が第１の部分層１９を構成しその上に形成されている導電材料層２０が他方の第２の部分層２１を構成する。
キャパシタ８は直列抵抗を有する。電極９が二重層１０に形成されているので、この直列抵抗は抵抗材料の部分層１９に存在する直列抵抗と導電材料の部分層２１に存在する直列抵抗とに副分割することができる。前者の直列抵抗は比較的大きく、後者の抵抗は比較的小さい。これらの直列抵抗は並列接続されているので、全直列抵抗は比較的小さくなる。
図５に示す電子部品は簡単な方法で製造することができる。初めに、通常のスパッタリング処理により基板１の表面４上に抵抗材料層７及び導電材料層２０を堆積し、基板１はスパッタリング装置から取り外さない。本例の抵抗材料層７は、本例の場合約１０オームのスクウェア抵抗を有する厚さ１００ｎｍのＴｉＷ層とする。導電材料層２０は、本例の場合０．１オーム以下のスクウェア抵抗を有する厚さ５００ｎｍのアルミニウム層とする。
二重層１９，２１を形成した後、電極９、抵抗体６及び導体トラック１７を通常の方法で第１のフォトレジストマスク２２を用いて２個の部分層１９，２１に形成する。次に、第１の部分層２１を第２のフォトレジストマスク２３により抵抗体６から除去する。
次に、絶縁材料層１２を堆積する。本例では、この層は、通常のＰＥＣＶＤ（プラスマ  エンハンスド  化学気相堆積）処理により堆積した約１００ｎｍの厚さの窒化シリコン層とする。フッ素を含む通常のエッチングプラズマにより第３のフォトレジストマスク２４を用いてコンタクト窓２５を絶縁材料層に形成する。
コンタクト窓２５を形成した後、電極層１４を絶縁材料層１２上に堆積する。本例では、約５００ｎｍの厚さのアルミニウム層を通常のスパッタリング堆積プロセスにより堆積する。この層にキャパシタ８の上側電極及びコイル１５の巻回部１６を第４のフォトレジストマスク２６を用いて形成する。
キャパシタ８の一方の電極、すなわち下側電極９を二重層として構成した電極層１０に形成し、他方の電極１３は単一の導電層として構成した電極層１４に形成する。良好な導電性の導体トラック１７及び２７，２８は本発明の素子の２個の電極層１０及び１４にそれぞれ形成する。導体トラック１６はコイル１５の端部１８を抵抗体６に接続し、導体トラック２７及び２８はキャパシタ８及びコイル１５を例えば図示しない別の能動素子にそれぞれ接続する。従って、上述した４個のフォトレジストマスクを用いて、キャパシタ８及び抵抗体６を有する薄膜構造体５と共に２本のワイヤリング層１７及び２７，２８が形成される。
図５に示す電子部品において、二重層１９，２１として構成した電極層１０は他方の電極層１３の下側に形成する。図１０は電子部品の好適実施例を示す。この電子部品は基板３１を具え、本例では同様にシリコン酸化層３３が形成されてているシリコンウエファ３２とする。基板の表面３４には受動素子３５を有する薄膜構造体を形成する。この薄膜構造体３５は、抵抗材料層３７に形成した抵抗体３６と、表面３４に設けた電極層４０に形成した下側電極３９、下側電極３９上に設けた絶縁材料層４２に形成した誘電体４１及び誘電体４１上に設けた電極層４４に形成した上側電極４３を有するキャパシタ３８とを具える。薄膜構造体５は絶縁層４２上に設けた電極層４４に形成した巻回部４６を有するコイル４５も有する。コイル４５の端部４８は、表面３４上に存在する電極層４０に形成した導体トラック４７により別の受動素子（図示せず）に接続する。
本例において、電極層４４は二重層４９，５１として構成する。二重層４９，５１はキャパシタ３８の誘電体４１を構成する絶縁材料層４２上に形成する。導電性材料の単一の層として形成した電極層４０は基板３０の表面３４上に形成する。
本例において、上側電極４３を電極層４４に形成し、この電極層４４は二重層とし、抵抗体３６が形成されている抵抗材料層３７が第１の部分層４９を構成しその上に形成されている導電材料層４０が第２の部分層５１を構成する。
図１０に示す電子部品も容易に製造することができる。初めに、導電性材料層４０、本例の場合厚さが約５００ｎｍのコバルトシリサイド層を通常のスパッタリンクプロセスにより基板３１の表面３４上に堆積する。
層４０を形成した後、電極層３９及び導体トラック４７を第１のフォトレジストマスク５２を用いて通常の方法で層４０に形成する。
次に、絶縁材料層４２を形成する。本例では、この層は、ＬＰＣＤ（減圧化学気相堆積）プロセスにより堆積した厚さ約１００ｎｍの窒化シリコン層とする。より厚い窒化シリコン層は、第１の実施例に基づいて説明したＰＥＣＶＤではなくＬＰＣＶＤにより得ることができる。一方、ＬＰＣＶＤプロセスはより高い処理温度を必要とし、堆積される層の下側にこのような高温に耐えることができる導電性材料層を形成する必要がある。タングステンやモリブデンのような反射性材料も好適であるが、コバルトシリコンサイドはこの目的に十分満足し得る。
第２のフォトレジストマスクを用いて絶縁材料層４２にコンタクト窓を形成し、その後二重層４９，５１を堆積する。抵抗材料層４７及び導電性材料層５５を通常のスパッタリングプロセスにより基板３１をスパッタリング装置から取り外すことなく堆積する。本例の抵抗材料層３７はスクウェア抵抗が約１０オームの厚さが約１００ｎｍのＴｉＷ層とする。本例の導電性材料層５５は約５００ｎｍの厚さのアルミニウム層とする。
二重層４９，５１を形成した後、キャパシタ３８の上側電極４３及びコイル４５の巻回部４６を第３のフォトレジストマスクを用いて通常の方法でエッチング形成する。最後に、第４のフォトレジストマスク５７を用いて抵抗体３６から部分層５１を除去する。
本例では、４個のフォトレジストマスクを用いてキャパシタ３８及び抵抗３６を有する薄膜構造体３５だけでなく２個のワイヤリング層も形成される。
図１０に示す実施例において、単一の導電層として構成した電極層４０は基板３１の表面３４上に形成され、二重層として構成した電極層４９，５１はキャパシタ３８の誘電体４１を構成する絶縁材料層４２上に形成する。二重層４９，５１から導電層５５を局部的に除去することにより二重層４９，５１に形成した抵抗体３６は薄膜構造体３５の表面に露出する。よって、この抵抗体３６は容易に成形することができ、抵抗体３６の値は、例えばレーザビームの加熱により層３７から抵抗材料を局部的に除去することにより容易に変更することができる。
キャパシタ３８の容量値も容易に変更できる。この理由は、上側電極４３が薄膜構造体の表面に露出しているからである。コイル４５の自己インダクタンス値も同様な方法で容易に変更できる。この理由は、巻回部が薄膜構造体の表面に露出しているからである。
好適には、図１１に示すように、抵抗体３６の区域の抵抗層３７にトリミング面５８を形成し、これによりトリミング面５８を削ることにより抵抗体３６の値を増加し又は減少することができ。また、キャパシタ３８の区域の二重層にトリミング面５９及び６０を形成し、これによりトリミング面５９及び６０を削ることにより容量値又は自己インダクタンス値を増加又は減少することができる。これらトリミング面５８、５９及び６０は、抵抗値、容量値又は自己インダクタンス値が既知の予め定めた値になるように形成することができる。例えばトリミング面５８は、抵抗材料層に形成され抵抗体３６の一部を構成するループ（図示せず）がトリミング面５８により短絡されるように抵抗体３６の区域に形成することができる。トリミング面５８が削られると、上記ループが抵抗体３６に付加され、抵抗体の抵抗値がより大きくなる。例えば、キャパシタ３８の区域において、トリミング面５９は上側電極４３の一部を構成する。トリミング面５９が削られると、キャパシタ３８の容量値はより大きくなる。コイル４５の区域のトリミング面６０は、コイル巻回部トリミング面６０により短絡されるように形成することができる。トリミング面６０が削られると、コイル４５の自己インダクタンスはより大きくなる。
導電性材料層５５はキャパシタ３８及びコイル４５の成形層５９及び６０の区域の抵抗材料層３７から除去した。上述した全ての受動素子について成形する場合、レーザビーム照射により同一材料本例ではＴｉＷのトリミング面を削る必要がある。
上述した実施例は一例であり、本発明の範囲において種々の変形が可能であること明らかである。上述した実施例では基板をシリコン酸化層が形成されたシリコンウエファとしたが、例えばガラス又は酸化アルミニウムのような別の絶縁材料を用いることができる。基板としてシリコンウエファを用いる場合、電子部品は受動素子に加えてトランジスタやダイオードのような能動素子を含むことができる。この場合、基板に集積回路を形成することができる。このような回路は、通常のフリップ  チィップ技術により受動素子を含む薄膜構造体の上部に形成することができる。
【図１】
0004097694.tif 000002
【図２】
0004097694.tif 000003
【図３】
0004097694.tif 000004
【図４】
0004097694.tif 000005
【図５】
0004097694.tif 000006
【図６】
0004097694.tif 000007
【図７】
0004097694.tif 000008
【図８】
0004097694.tif 000009
【図９】
0004097694.tif 000010
【図１０】
0004097694.tif 000011
【図１１】
0004097694.tif 000012