(57)【特許請求の範囲】
【請求項１】
第１及び第２のダイオードコンタクトを有するダイオードにおいて：
第１及び第２の表面を有し、その第２の表面には前記第１のダイオードコンタクトを形成するメタライズ層が設けられている、第１の導電形の半導体基板を備え；
前記基板の前記第１の表面上に複数のペデスタルを備え；
前記基板上で前記ペデスタルとの間に第１の酸化膜層を備え；
前記ペデスタルが側壁領域を有し、前記第１の酸化膜層の下方で前記側壁領域の下の前記基板中にチャネル領域が形成され；
前記基板には、前記側壁領域の下方及びそれらの側壁領域の間に第２の導電形の埋込層が形成されており；
前記第２のダイオードコンタクトを形成する導電層であって、前記ペデスタルの前記側壁領域と、前記側壁領域相互間における前記第１の表面とを電気的に接続し、且つ、前記ペデスタル間の選択された領域で前記埋込層と電気的に接触している導電層を備える
ことを特徴とするダイオード。
【請求項２】
前記チャネル領域が前記基板と異なる電気特性を有することを特徴とする請求項１記載のダイオード。
【請求項３】
前記基板上に第２の酸化膜層を具備し、前記第２の酸化膜層は、前記複数のペデスタルの配設されている、前記第１の表面の部分を取り囲み、それらの複数のペデスタルに対向する縁部にて最小厚さとなるようにテーパ状をなし、前記導電層は、前記第２の酸化膜層のテーパ状部分の上にも延びて前記第２のダイオードコンタクトを形成し、前記埋込層は、前記第１の表面の、前記テーパ状部分に対応する領域内まで、延びて終端する
ことを特徴とする請求項１記載のダイオード。
【請求項４】
前記第２の酸化膜層の前記テーパ状部分は、インプラント後にエッチングによって、上記埋込層と基板との間のジャンクションに向けてシフトされたものであることを特徴とする請求項３記載のダイオード。
【請求項５】
前記埋込層は、前記第２の酸化膜層の前記テーパ状部分を通してインプラントされ、長手方向に傾斜したジャンクションを特徴とする層である、ことを特徴とする請求項３記載のダイオード。
【請求項６】
第１及び第２のダイオードコンタクトを有するダイオードにおいて：
第１及び第２の表面を有し、その第２の表面には前記第１のダイオードコンタクトを形成するメタライズ層が設けられている、第１の導電形の半導体基板を備え；
前記板の前記第１の表面上に複数のペデスタルを備え；
前記基板上で前記ペデスタルとの間に第１の酸化膜層を備え；
前記ペデスタルが側壁領域を有し、前記第１の酸化膜層の下方で前記側壁領域の下の前記基板中にチャネル領域が形成され；
前記基板には、前記側壁領域の下方で及びそれらの側壁領域の間に第２の導電形の埋込層が形成されており；
前記第２のダイオードコンタクトを形成する導電層であって、前記ペデスタルの前記側壁領域と、前記側壁領域相互間における前記第１の表面とを電気的に接続する導電層を備え；
前記基板上に第２の酸化膜層を具備し、前記第２の酸化膜層は、前記複数のペデスタルの配設されている、前記第１の表面の部分を取り囲み、それらの複数のペデスタルに対向する縁部にて最小厚さとなるようにテーパ状をなしており、前記導電層は、前記第２の酸化膜層のテーパ状部分の上にも延びて前記第２のダイオードコンタクトを形成し、前記埋込層は、前記第１の表面の、前記テーパ状部分に対応する領域内まで、延びて終端しており；
前記導電層が、前記ペデスタル間の選択された領域で前記埋込層と電気的に接触している
ことを特徴とするダイオード。
【請求項７】
前記埋込層は、前記第２の酸化膜層の前記テーパ状部分を通してインプラントされ、長手方向に傾斜したジャンクションを特徴とする層である、ことを特徴とする請求項６記載のダイオード。
【請求項８】
前記第２の酸化膜層の前記テーパ状部分は、インプラント後にエッチングによって、上記埋込層と基板との間のジャンクションに向けてシフトされたものであるることを特徴とする請求項７記載のダイオード。
【請求項９】
前記チャネル領域が上記基板と異なる電気特性を有することを特徴とする請求項６記載のダイオード。
【発明の詳細な説明】
発明の背景
１．発明の分野
本発明は、半導体デバイス及びその製造方法の技術分野に関するものである。
２．従来技術
従来、多種多様な半導体デバイスが周知である。本発明は、半導体ダイオードの製造方法及びその方法によって製造されたダイオードに関するものであり、その方法はトランジスタの製造にも直接適用可能である。本願においては、ダイオードに重点が置かれているため、ダイオードに関連した従来技術についてのみ説明する。
半導体ダイオードは、様々な目的のために電子回路で広範に使用されている。このような半導体ダイオードの主目的は、順方向電圧バイアスに応答して順方向に電流を導通させ、逆方向電圧バイアスに応答して逆方向の電流の導通を阻止することができるようにすることにある。この整流機能は、様々な種類の電源装置のような回路及びその他多くの電子回路で広く用いられている。
典型的な半導体ダイオードの順方向の導通は、順方向電圧バイアス電圧がそれぞれの半導体デバイスの固有値に達するまで、リーク電流値に制限される。一例として、ｐｎジャンクション・シリコンダイオードは、順方向バイアス電圧が少なくとも約０．７ボルトになるまで有意な程度には導通しない。多くのシリコン・ショットキーダイオードは、ショットキー障壁特性のために、０．４ボルトというような比較的低い電圧で導通し始めることができる。ｐｎジャンクション・ゲルマニウムダイオードは、室温において約０．３ボルトの順方向導通電圧降下を有する。しかしながら、ｐｎジャンクション・ゲルマニウムダイオードは、シリコン集積回路製造に適しないために現在では滅多に使用されないばかりでなく、温度感度及びその他の望ましくない特性の故に、個別型デバイスとしてもまれにしか使用されない。
一部の用途においては、ダイオードはそれらの整流特性を利用するのではなく、むしろ常にそれらのダイオードの固有の順方向導通電圧降下を利用するように順方向バイアスで用いられる。例えば、集積回路においては、ダイオードあるいはダイオード接続トランジスタは、回路内の別のトランジスタのベース-エミッタ電圧とほぼ等しい順方向導通電圧降下を得るためにしばしば使用される。本発明の一部の例はこのような一般的な性格の回路で使用することも可能であるが、このような用途は本発明の主たる目的ではない。
半導体ダイオードの本来の整流特性を利用する回路においては、ダイオードの順方向導通電圧降下は通常相当な不利になる。具体的な例として、ＤＣ-ＤＣステップダウン・コンバータでは、変圧器が通常使用され、適切なコントローラによって制御された半導体スイッチを用いて変圧器の一次側を周期的に直流電源に接続したり切断したりしている。二次電圧は、整流特性を利用するためダイオードを通して、あるいはもう１つの半導体スイッチを通してコンバータ出力に接続される。コントローラは、所望の出力電圧を保つのに必要なように、この一次側の電源接続のデューティサイクルあるいは周波数を変える。半導体スイッチを用いて二次側を出力に接続する場合は、この第２の半導体スイッチの動作もコントローラによって制御される。
二次側を出力に接続するのに半導体スイッチを使用すると、順方向導通電圧降下が非常に小さくなると言う利点があるが、一次側から二次側へエネルギー伝達の効率を維持するためにコンバータの動作温度範囲全体の注意深い制御が要求されるという欠点もある。この目的で半導体ダイオードを使用することは、二次側スイッチの制御の必要がなくなるという利点があるが、二次側回路に半導体ダイオードの順方向導通電圧降下が生じるという欠点もある。この順方向導通電圧降下には、少なくとも２つの非常に大きな欠点が伴う。第１に、半導体デバイスの順方向導通電圧降下はコンバータの効率を大きく低下させる原因になり得る。例えば、コンピュータシステムで広く使用されている比較的新しい集積回路は、現在の３．３ボルトから３ボルト、さらに低くは２．７ボルトというように、動作電圧がしだいに低くなる傾向がある。３ボルト電源装置では、０．７ボルトの直列電圧降下が生じるということは、コンバータが実際には３．７ボルトの負荷に対して動作することを意味し、これによってコンバータの効率が８１％に制限されることになる。
第２には、上記の効率損はダイオードでの電力損失を意味し、ダイオードが加熱される結果になる。これによって集積回路コンバータの電力変換能力が制限され、多くの用途では、適切な大きさの個別型ダイオードの使用が必要になり、全体的な回路のサイズ及びコストの増大につながる。
ＡＣ−ＤＣ変換のために共通に使用されるもう一つの回路は、その一次側が交流電源によって駆動される変圧器の二次巻線に通常接続される全波ブリッジ整流器である。この場合、２つのダイオードの電圧降下がピーク直流出力に加えられ、従来のダイオードを使用すると回路が特に非効率的になると共に、回路の発熱が大きくなって、供給される直流電力によっては、大きい個別型デバイス、放熱構造等による放熱が必要になる。
従って、ダイオードがその時々に順方向及び逆方向のどちらのバイアス電圧にも曝される回路で整流素子として使用できるように、順方向導通電圧降下が低い半導体ダイオードが得られるならば非常に有用であろう。このようなダイオードは、個別型としての用途が多いと考えられるが、さらに、このようなダイオードがはるかに大きい集積回路の一部として集積回路の形で実現することができるよう集積回路製造技術との適合性を持つようにすることも望ましいであろう。さらに、逆電流リークは常に望ましくなく、通常別の順方向導通電流によって補償しなければならず、これによって回路効率が低下する一方、逆電流リークは一部の回路に対して他のより大きい悪影響を及ぼし得る。従って、このような半導体ダイオードがさらに低い逆方向バイアスリーク電流を持つようにすることも望ましいと考えられる。
発明の要約
本願においては、個別型デバイス用としても集積回路用としても好適な低い順方向導通電圧降下、低い逆リーク電流及び高圧性能を有する半導体ダイオードが開示される。本発明の半導体ダイオードは、非常に短いチャネル、浅いドレイン領域及び長手方向に傾斜したジャンクションが得られるプロセスによって共通ゲート・ドレイン接続を有する電界効果デバイスとして製造される。ゲート／ドレインコンタクト層を特別な位置に配置されたテーパエッジ・フィールド酸化膜の上方に続けて形成することによって、デバイスの最大限の破壊電圧が達成される。本発明の実施態様の製造技術は、４つのマスクステップよりなり、それらのステップはいずれも厳格なマスクアラインメント条件を必要としない。また、本願においては、種々の実施態様が開示される。
【図面の簡単な説明】
図１は、本発明を使用することが可能な全波ブリッジ整流器を用いた周知のＡＣ−ＤＣ変換器の回路図である。
図２ａ及び２ｂは、本発明によるダイオード接続電界効果デバイスをｎチャネル及びｐチャネルダイオード接続電界効果デバイスの形で概略図示したものである。
図３ａ乃至３ｖは、本発明の一実施形態のデバイスを製造するための一例のプロセスのステップを図解したものである。
図３ｗ及び３ｘは、本発明のデバイスを製造するためのもう一つのプロセスのステップを図解したものである。
図４は、本発明の実施形態のデバイスに８０ボルトの逆方向バイアスをかけたときのｐｎジャンクションの両側及び酸化膜中における電気力線のコンピュータシミュレーションを再現して示すグラフである。
図５ａ乃至５ｃは、本発明のデバイスの製造方法のもう一つの実施形態を図解したものである。
発明の詳細な説明
まず図１には、本発明を使用することが可能な全波ブリッジ整流器を用いた周知のＡＣ−ＤＣ変換器の回路図が示されている。このような回路で、変圧器２０は一次回路と二次回路との間の直流遮断を果たすために使用され、またしばしばダイオードＤ１、Ｄ２、Ｄ３及びＤ４で構成された全波ブリッジに対する交流電圧の昇圧あるいは降圧を行うために使用される。二次側リード２２が二次側リード２４に対して十分に正であると、ダイオードＤ２が抵抗器２６を介して導通することによってコンデンサ２８を充電あるいは追加充電すると共に、負荷３０に電流を供給し、この電流がダイオードＤ３を通って変圧器のリード２４に戻る。同様に、交流入力電圧の他の半サイクルの間では、二次側リード２４の電圧が二次側リード２２に対して十分に正であると、ダイオードＤ４が導通して抵抗器２６を介してコンデンサ２８を充電する電流を供給すると共に、負荷３０に電流を供給し、これらのコンデンサ電流及び負荷電流はダイオードＤ１を介して二次側リード２２に戻される。このように、電流がダイオードＤ１乃至Ｄ４の全波ブリッジからブリッジの出力へ供給されるたびに２つのダイオードの電圧降下が出力と直列に付加されるということが理解されよう。さらに、どの対のダイオードも変圧器２０の二次側の両端間の電圧がコンデンサ２８の両端間電圧を２つのダイオードの電圧降下分だけ上回ったときだけ導通するので、電流はほんの短い時間だけ、すなわち変圧器の二次電圧が正または負のピークあるいはその近くにあるときだけブリッジの出力に供給されるということは明らかである。
図１の回路は、本発明を使用しようとする回路の形態の一例でしかない。また、これらの回路は、２つのダイオード接続間に正（順方向）及び負（逆方向）の両方の差電圧がダイオードにかかり、ダイオードの機能が直流あるいは整流電流出力を得るための整流機能である回路として特徴づけることができる。この点は、ダイオードの所望の機能が、ダイオードに使用時にも負の差電圧がかかるかどうかに関わらず、電流導通時にダイオードの順方向導通電圧降下特性に応答して電圧基準を与えることにある用途とは区別すべきであろう。また、これらの回路は、ダイオードにダイオード接続点間の正及び負の両方の差電圧がかかり、ダイオードの機能が、そこに接続された１つ以上の回路に電源を供給するのに十分な電力レベルの整流出力を供給するための電力整流機能である回路として特徴づけることができる。この点は、ダイオードの所望の機能が、ダイオードの直流あるいは整流出力を電源としない後続の回路によって使用あるいは処理される信号レベルの電流出力を供給する用途とは区別されるはずである。
図１に示す形態の多くの回路では、平滑コンデンサ２８に加えて線形電圧レギュレータを出力で使用することが可能である。さらに、対象となるほとんど全ての用途において、電流制限抵抗器として機能する抵抗器２６は、変圧器の二次側抵抗を考慮して個別型の回路コンポーネントとしては省くことができる。変圧器は内部の電力損失の熱を消散させるのに十分な大きさの現実の個別型コンポーネントである。本発明にとって特に重要なのはダイオードＤ１乃至Ｄ４自体であり、それは、個別型デバイスであるか集積回路形のものであるかに関わらず、これらのダイオードでの電力損失は一般に所望の回路機能に全く役立たず、むしろ望ましくないワット損及び熱を発生するだけである。実際にはこの余分の電力出力は、例えば負荷が必要とする電力プラス（＋）ダイオードによって消費される電力をまかなうために必要な変圧器のサイズが大きくなるだけである。本発明は、使用時にダイオードに順方向及び逆方向バイアスがかかるような回路及びその他の回路で主に使用される、低いダイオー順方向導通電圧降下、低い逆電流リーク及び高圧性能を有するダイオード及び／またはダイオード機能を実現しようとするものである。本発明においては、この目的は、それぞれｎチャネル及びｐチャネルのダイオード接続された電界効果デバイスとして概略的に図２ａ及び２ｂに示すダイオード接続された電界効果デバイスを使用することによって達成される。本発明の実施形態によれば、このようなデバイスは、共通ゲート・ドレイン接続、通常基板上の共通導電層を使用することによって製造され、より好ましくは結果として得られるデバイスの電気特性を改善する１つ以上の特殊な製造技術を用いて製造される。
次に、本発明の一実施形態のデバイスを製造するためのプロセスを図３ａ乃至３ｖを参照して説明する。図３ａにはシリコン基板３２が示されており、この基板は図３ａ及びそれ以降のいくつかの図ではチップサイズ基板として示されているが、当技術分野では周知のように、実際にはこのようなチップが１枚のシリコンウェーハ上に多数作り込まれるということは明らかであろう。本願で説明する特定の実施形態の場合、基板はｎ形基板である。図３ｂに示すように、第１のステップは厚いシリコン酸化物層３４を成長させることである。次に、図３ｃに示すように、薄い酸化膜層３６が堆積（デポジット）され、そしてフォトレジスト層４０を形成した後、このフォトレジスト層中に最終的にその中に回路が形成されるウィンドウを区画する。次に、ウェットエッチング法を用いて（図３ｄ）、薄い酸化膜領域と厚い酸化膜領域が両方共エッチングされる。その際、薄い酸化膜領域は堆積によって形成された領域であって、厚い酸化膜領域よりはるかに速くエッチングされるため、エッチング剤がフォトレジスト４０をアンダーカットし、厚い酸化膜にテーパ状側壁４４を形成させて、開口部４２が形成される。好ましくは、テーパ状側壁は１／５乃至１／１０のオーダーのアスペクト比を有する。その後、図３ｅに示すように、フォトレジストが除去され、必要に応じて、薄い酸化膜層も除去される。これによって、厚い酸化膜３４を貫通する開口部あるいはウィンドウ４２を有するチップ領域が区画形成されることによって（図３ｆ）、回路エリアが区画形成され、図３ｆに示すこのチップエリアはもちろんシリコンウェーハに何回も複製した形で形成される。
図３ｇにおいて、厚い酸化膜中のウィンドウによって区画形成された基板領域に薄い酸化膜層４８を成長させて形成する。この層はゲート酸化膜となり、好ましくは約２５０オングストロームの厚さを有する。次に、図３ｈに示すようにように、例えばひ素層のような薄いｎ形層４６が、ゲート酸化膜層４８を通して、厚い酸化膜中のウィンドウにより区画形成される基板領域全体にわたって打ち込まれる。好ましくは、この層は基板中の深さが約２００オングストロームであり、そのシールド効果を活かすために、その両端がテーパ状の厚い酸化膜の下部の（薄い）縁部に接している（これに関しては、図３ｇと比較して拡大スケールで描かれた図３ｔに詳細に示されている）。次に、図３ｉに示すように、窒化物層５０及びポリシリコン層５２がその上に形成される。これらの窒化物層５０及びポリシリコン層５２は、図３ｊに全体として符号５４によって示されている複数の台形状体（ペデスタル）となるようにパターニングされる。これらのペデスタルは、例えば円形、六角形、矩形、あるいは正方形等のような都合に応じた任意の形状とすることができる。その点に関しては、ここで説明している実施形態の場合、ペデスタルは約１ミクロン平方で、２次元アレイ状に配列されることによって、典型的な回路の場合、このようなペデスタルを１２０万個のオーダーで持つことが可能である。しかしながら、別の実施形態では、回路の一つの次元方向のペデスタル数が回路の第２の次元方向のペデスタル数よりはるかに少なく（わずか１個の場合も含む）なるように、幅は約１ミクロンであるが何ミクロンもの長さを有する矩形ペデスタルを使用することもできる。いずれにしても、ペデスタルは、フォトレジスト層を形成し、そのフォトレジスト層をパターニングした後、プラズマエッチングすることによって形成される。結果的に得られるペデスタルは、通常ウェットエッチングによって得られる幾分テーパ状の側壁に対してまっすぐな（垂直な）側壁を持つようになる。
あるいは、ペデスタルは、ポリシリコン層の代わりに、例えば、堆積によって窒化物層、酸化膜層、窒化物層をサンドウィッチ構造に形成する等、他の材料で形成することも可能である。ペデスタルは、完全に非導電性とすることもできるし、あるいは導電層を持つペデスタルの場合は、下層の基板と絶縁するべきである。このように、この実施形態のペデスタルの下にある薄い酸化膜層は、ペデスタル間の領域上に広がる同じ層の薄い酸化膜と切り離してペデスタル自信の一部であると見なすことができる。例えば、これと同等の構造は、基板上に少なくとも第１の層を酸化物あるいは窒化物のような誘電体（絶縁体）として１つ以上の層を形成し、次にそれらの層を上に述べたようにしてエッチングして、ペデスタル間に基板を露出させるような形態で、ほぼ垂直な壁面を有するペデスタルを形成することにより形成することができる。その後に、薄い酸化膜層をペデスタルの間の領域に成長させるようにしてもよい。
次に、図３ｋに示すように、ポリシリコンあるいは酸化物のような薄い材料層５５が、好ましくは約１０００オングストロームの厚さに堆積によって形成される。この層は堆積によって形成された層であるから、面が水平であるか垂直であるか関わらず、全表面上にほぼ同じ堆積厚さを有するはずである。しかしながら、次のプラズマエッチングでは、層は垂直方向にしか実質上均等には除去されない。そのため、次の１０００オングストロームのプラズマエッチングでは、水平な表面上の層は取り除かれるが、図３ｌに示すように、ペデスタルの両側面には各々約１０００オングストロームの厚さの領域５５が残される。
図３ｌに示す次のステップは、薄い酸化膜４８を通してシリコン基板３２中に、図３ｈのｎ領域４６をｐ領域に変換することなくそのすぐ下方にｐ＋領域が形成されるよう十分な深さにＰ＋領域５６を打ち込むことである。ホウ素の打ち込みによって形成されるこの実施形態においては、このｐ＋領域は通常２０００オングストロームのオーダーの厚さになる。この厚さ（イオン注入のエネルギーの反映）の故に、テーパ状の厚い酸化膜領域の下方の領域の一部（図３ｔ参照）にも一部打ち込まれ、打ち込みで形成されたｐ＋領域とｎ形基板との間に長手方向に傾斜したジャンクションが形成される。この傾斜ジャンクションは、結果として得られるｐｎジャンクションが既に形成されている浅いジャンクションからテーパ状の厚い酸化膜４４の下の基板表面に向けてほぼそのテーパ部の半分の位置まで上向きに描く緩やかな曲線によって特徴付けられる。
打ち込み後、薄い領域５５はエッチングによって取り除かれる。薄い領域５５の除去を最も行い易くするためには、領域５５についてペデスタルのために使用したのと異なる材料を使用して、選択エッチング法を用いてペデスタルに影響を及ぼすことなく薄い領域５５の全ての痕跡を除去できるようにすると好都合である。
次に、図３ｍに示すように、ポリシリコン層５８が堆積によって形成される。この場合好ましくは厚さ約０．５ミクロンである。この場合も、この層は堆積によって形成されるから、ポリシリコンは、面が水平であるか垂直であるかに関わらず、全表面にわたってほぼ同じ堆積厚さを有するはずである。しかしながら、次のプラズマエッチングでは、ポリシリコンは垂直方向にしか実質的に均等には除去されない。そのため、次の０．５ミクロンのプラズマエッチングでは、水平な表面からはポリシリコンが取り除かれるが、垂直な部分は残る。
図３ｎに示すように、ペデスタルの両側面にはポリシリコン領域５８が残される。この場合も、例えば約２５０オングストロームの厚さのシリサイド層を形成した後、ポリシリコンの代わりに約２５０オングストロームの厚さの酸化膜を形成するというように、それぞれ別の材料を使用することも可能である（シリサイドは通常比較的薄く、所望の厚さを達成するにはポリシリコンあるいは酸化物のような適切なスペーサ材が通常必要である）。
この製造段階では、回路は全体として図３ｏに概略図示するように見える。前に述べたように、この実施形態では正方形のペデスタルが用いられ、テーパ状の厚い酸化膜のウィンドウ（図３ｅ参照）内にほぼ正方形の多数のペデスタルの２次元アレイが形成される。前述のように、ペデスタルは、正方形に代えて、一方の次元方向の長さを相当大きくし、他方の次元の長さを短くすることもでき、現在の実施形態では、短い方の次元（あるいは両方の次元）の長さが約１ミクロンである。
図３ｐに示す次の製造ステップは、ペデスタルによって覆われた場所以外の全ての場所の薄い酸化膜をエッチングで取り除くことである。このエッチングの一部として、あるいは別のエッチングとして、厚い酸化膜３４は、テーパ領域４４（図３ｔ）の端部をシリコン基板の表面でほぼ半分程ｐｎジャンクション側へシフトさせるために（図３ｕ）、制御エッチング法により処理される。また、フォトレジストマスクを用いて、ホウ素が回路の総面積の小さい割合の部分に打ち込まれて、図３ｑに示すように、ｎ形領域４６の対応する部分がその下側のｐ＋領域と電気的に接触できるよう、ｐ＋領域５６に変換される。このように限定された部分でｐ＋領域５６に電気的に接続する目的は、その電圧を決定できるようにすることである。この接続を行わなければ、ｐ＋領域は浮遊領域になる。ｐ＋領域とそれを囲んでいるｎ領域との間のｐｎジャンクションは常に逆バイアスされるので、ｐ＋領域５６は電流運搬領域ではなく、従ってこのようなコンタクトの面積は回路の大部分にわたってその上方にあるｎ領域４６との接触面積と比較して意図的に小さく保つことができる。その点に関しては、図３ｐのような図には、ペデスタルによって互いに分離されたｐ＋領域５６が示されているが、図３ｏによって解るように、ｐ＋領域はペデスタル間で相互接続されるという点に留意するべきである。Ｐ＋領域５６は、各ペデスタルにそれぞれ１つずつ形成された開口部のアレイを有する単一の領域である。
最後に、１以上の相互接続層６０が基板上のウィンドウ４２（図３ｆ）内の回路上に、また厚い酸化膜上にテーパ領域４４上に堆積によって形成される（図３ｖ参照）。この相互接続層は、回路の面積の大部分にまたがるｎ領域４６（図３ｒ）との電気的接触を達成し、回路面積の小さい割合の部分で、ｐ＋拡散領域５６（図３ｓ）との電気的接触を果たす。相互接続層は、ポリシリコン、シリサイド及び／または金属層のような材料の単一層でも複数層構造でもよい。この相互接続層は、結果として得られるダイオードのアノードを形成し、ポリシリコンゲート領域５８（及び窒化物領域５０そしてポリシリコン領域５２）をドレイン領域４６（図３ｒ）及びｐ＋領域５６（図３ｓ）と相互接続する。ソース接続は、基板の裏側からメタライズ層６２を通して行われる（図３ｒ及び３ｓ）。ドレイン領域４６とソース領域３２の間には、デバイスの製造時に主として約０．５ミクロン幅のポリシリコン領域５８によって区画形成される非常に短いチャネル領域６６がある。
ドーパントとそれらの濃度、デバイスの他の材料と寸法を適切に選択することによって、チャネル領域はゼロ順方向バイアスでちょうど導通するようにすることが可能である。このような場合、シミュレーションによって、コンタクト層６０にコンタクト層６２に対して正の電圧を印加することによってデバイスを１ボルトの１０分の２より幾分小さく順方向バイアスすると、逆方向バイアスリーク電流より少なくとも２のオーダー大きい順電流が得られるということが実証されている。また、これらのシミュレーションによって、１ボルトの１０分の３のオーダーの順方向バイアスを与えると、逆方向バイアスリーク電流より少なくとも３のオーダー大きい順電流が得られるということが確認されている。このように、電源装置等におけるような本来の整流用途においては、本発明は、整流素子における電力消費及び発熱の低下、及び結果として得られる回路の総合効率の向上をもたらすものであることは明らかである。
結果として得られるダイオードの逆方向バイアス破壊電圧に関しては、逆方向バイアス電圧はＰ＋領域５６とｎ形基板３２の間に印加される（図３ｖ参照）。ｐ＋領域５６のその縁部付近における浅い湾曲は、前述の長手方向に傾斜したジャンクション製造技術の結果として生じるもので、これによってこの部分における電気力線の集中が避けられる。同様に、厚い酸化膜３４のテーパ領域４４の上にある上部相互接続層６０の延長部は、実際には等電位線を集中することなく基板からシリコン酸化物中へ続けさせるよう作用する。このことは、デバイスに８０ボルトの逆方向バイアスをかけたときのｐｎジャンクションの両側及び酸化物中における電気力線のコンピュータシミュレーションを再現した図４に示されている。電気力線は一度はシリコン酸化物中に集中しようとするが、シリコン酸化物はシリコン基板より高い破壊電圧を持つという特徴がある。しかしながら、基板内では電気力線の集中は極めて少ししかなく、デバイスの逆方向バイアス破壊電圧はシリコン基板自身の本来の逆方向バイアス破壊電圧に非常に近くなる。この効果は、厚い酸化膜４４のテーパの端部をｐ＋領域５６とｎ形基板との間に形成されるｐｎジャンクションが基板の表面と出合う点に向けてほぼ半分戻すことによって最大になる。しかしながら、本発明の傾斜ジャンクションによれば、テーパ領域４４の端部（図３ｔ）をシリコン基板の表面のｐｎジャンクション（図３ｕ）に向けて戻すために厚い酸化膜３４の制御エッチングを行うステップを省くことによって有利な効果をさらに達成することができる。これによれば、ジャンクションの長手方向の傾斜のいっそうの改善と共に、テーパ状の厚い酸化膜の上方のフィールドプレートに達する大きさのテーパ状スペーシングを設けたことが相まって基板中の電気力線の密度が他の周知技術に比してさらに大きく減少する。
すぐ上に説明したデバイスの製造では、一般に４つのマスクが使用される。その第１のマスクは、フォトレジスト４０（図３ｃ）をパターニングするためのもので、実際にはこれによってテーパ状の厚い酸化膜によって囲まれた基板ウィンドウの位置が決定される。このアラインメントはもちろんクリティカルではないではない。第２のマスクは、ウィンドウ中のペデスタルの位置を決定するペデスタルマスクである。外側のペデスタルとテーパ状の厚い酸化膜との間にスペーシングが設けられていること、及び他に必要な特別なアラインメント条件がないことにより、第１のマスクに対するペデスタルマスクのアラインメントもクリティカルではない。第３のマスクは、下側のホウ素注入ｐ＋領域との電気的接触を果たすためにヒ素注入領域がその部分にわたってホウ素を打ち込まれ回路面積の小さい割合の部分を区画形成するマスクである。回路上のどこでこれが行われるかは重要ではないので、上記２つのマスクのどちらに関するこのマスクの位置決めもクリティカルではない。最後に、相互接続層の役割を果たすシートを区画形成する第４のマスクは、同時にテーパ状の厚い酸化膜の上方で上向きに広がる一体状のフィールドプレート層をも区画形成する。この場合も、このマスクの上記３つのマスクの位置に関するアラインメントはクリティカルではない。従って、本願でこれまで説明した製造技術に関しては要求されるクリティカルなマスクアラインメントは全く必要がないので、従来のデバイスの処理のために一般に必要とされてアラインメントと比較して比較的ラフなアラインメント法を用いることができる。
上記説明の場合は、薄い酸化膜層４８を成長させた後ｎ形層４６（図３ｈ）が打ち込まれた。別のやり方として、ｎ形インプラントは、薄い酸化膜層を形成した後ではなく、ペデスタルを形成した後行ってもよい（図３ｊ）。この場合、インプラントすなわち打ち込み前は、ペデスタル領域は図３ｗに示すような状態になるが、インプラント後、ペデスタル領域は図３ｘに示すような状態になるはずである。これに応じて図３ｊ以降の図も変わってくるということは明白であろう。
本発明におけるさらに別の製造方法が図５ａ乃至５ｃに示されている。図５ａにおいては、図３ｐの構造が形成された後、窒化チタン（ＴｉＮ）の層が堆積によって形成され、プラズマエッチングされてＴｉＮ側壁領域７０が残され、これがゲート領域を形成する側壁領域５８を電気的に基板領域４６に接続する。次に、さらにホウ素インプラントが行われて、図５ｂに示すように、ｐ＋領域が基板の表面まで拡張される。最後に、図５ｃに示すＴｉＮ層７２及びケイ化タングステン層７４のようなさらなる導電層が堆積によって形成される。このプロセスで、ＴｉＮ側壁領域７０は、ゲート領域５８と基板との良好な電気的接続を果たし、ペデスタル間の基板面積の残りの部分を用いてＰ＋に変換することを可能にする。これによって、マスクステップ、すなわち、ペデスタル（図３ｐ）の間の基板面積の小さい割合の部分をｐ＋領域（図３ｑ）に変換するために使用されるステップをなくすことができる。そのマスクステップはアラインメントの点ではそれほどクリティカルではないが、これをなくすことによってプロセスが簡単化される。その点に関しては、例えば、ペデスタル側壁あるいは上面上における打ち込みはいずれにしてもクリティカルではないので、ホウ素インプラントはペデスタルをマスキングせずに、その部分全体にわたって行われるということに留意するべきである。
前述の説明では、いくつかの例で特定の選択的材料及び方法について記載した。しかしながら、それらの特定の選択的材料及びプロセスの明確な記載は、製造プロセスあるいは結果的に得られるダイオードデバイスにおけるそれらのステップまたは他のステップに関するさらに他の材料及びプロセスが本発明における使用から除外されるということを推論させるものではないということに留意するべきである。これとは逆に、本願中に記載した以外のステップ及び材料については当業者にとっては自明であろう。従って、本発明は、特定の実施形態との関連で開示し、説明したが、当業者ならば、本発明のダイオード及びその製造方法は発明の精神及び範囲を逸脱することなく変更することが可能であるということは理解されよう。
【図１】
0004058541.tif 000002
【図２Ａ】
0004058541.tif 000003
【図２Ｂ】
0004058541.tif 000004
【図３Ａ】
0004058541.tif 000005
【図３Ｂ】
0004058541.tif 000006
【図３Ｃ】
0004058541.tif 000007
【図３Ｄ】
0004058541.tif 000008
【図３Ｅ】
0004058541.tif 000009
【図３Ｆ】
0004058541.tif 000010
【図３Ｇ】
0004058541.tif 000011
【図３Ｈ】
0004058541.tif 000012
【図３Ｉ】
0004058541.tif 000013
【図３Ｊ】
0004058541.tif 000014
【図３Ｋ】
0004058541.tif 000015
【図３Ｌ】
0004058541.tif 000016
【図３Ｍ】
0004058541.tif 000017
【図３Ｎ】
0004058541.tif 000018
【図３Ｏ】
0004058541.tif 000019
【図３Ｐ】
0004058541.tif 000020
【図３Ｑ】
0004058541.tif 000021
【図３Ｒ】
0004058541.tif 000022
【図３Ｓ】
0004058541.tif 000023
【図３Ｔ】
0004058541.tif 000024
【図３Ｕ】
0004058541.tif 000025
【図３Ｖ】
0004058541.tif 000026
【図３Ｗ】
0004058541.tif 000027
【図３Ｘ】
0004058541.tif 000028
【図４】
0004058541.tif 000029
【図５Ａ】
0004058541.tif 000030
【図５Ｂ】
0004058541.tif 000031
【図５Ｃ】
0004058541.tif 000032