(57)【特許請求の範囲】
【請求項１】
バースト状の光信号を電気信号に変換する受光素子の出力電流を増幅し電圧信号を出力する前置増幅器であって、帰還抵抗素子と並列に、第１抵抗素子と第１スイッチング素子による直列回路、および第２抵抗素子と第２スイッチング素子による直列回路がそれぞれ接続される前置増幅器の変換利得を切り替える利得切り替え回路は、
前記前置増幅器の出力レベルが第１基準電圧を超える場合において、前記特定のビット位置で第１ゲート信号を発生し、その後、前記他の特定のビット位置で第２ゲート信号を発生するゲート信号発生手段と、
前記前置増幅器の出力レベルが前記第１基準電圧よりも大きい第２基準電圧を超える場合において、前記第２基準電圧を超えるときのタイミングが前記第１ゲート信号の発生時間幅内であるとき前記第１スイッチング素子を閉路操作する第１操作手段と、
前記前置増幅器の出力レベルが前記第２基準電圧よりも大きい第３基準電圧を超える場合において、前記第３基準電圧を超えるときのタイミングが前記第２ゲート信号の発生時間幅内であり、かつ前記第１スイッチング素子が閉路操作されているときに前記第２スイッチング素子を閉路操作する第２操作手段と、
を備えたことを特徴とする増幅器の利得切り替え回路。
【請求項２】
バースト状の光信号を電気信号に変換する受光素子の出力電流を増幅し電圧信号を出力する前置増幅器であって、帰還抵抗素子と並列に、第１抵抗素子と第１スイッチング素子による直列回路、および第２抵抗素子と第２スイッチング素子による直列回路がそれぞれ接続される前置増幅器の変換利得を切り替える利得切り替え回路は、
前記前置増幅器の出力レベルが第１基準電圧を超える期間内パルス信号を出力する第１レベル検出回路と、
前記前置増幅器の出力レベルが前記第１基準電圧よりも大きい第２基準電圧を超える期間内パルス信号を出力する第２レベル検出回路と、
前記前置増幅器の出力レベルが前記第２基準電圧よりも大きい第３基準電圧を超える期間内パルス信号を出力する第３レベル検出回路と、
外部から入力されるリセット信号の立ち下がりから前記特定のビット位置に対応する前記第１レベル検出回路の出力パルス信号の立ち下がりまでの期間をパルス幅とする第１ゲート信号、および前記第１ゲート信号の立ち下がりから前記他の特定のビット位置に対応する前記第１レベル検出回路の出力パルス信号の立ち下がりまでの期間をパルス幅とする第２ゲート信号をそれぞれ生成するゲート信号生成回路と、
前記第２レベル検出回路の出力パルス信号が前記第１ゲート信号のパルス幅内で入力するとき第１判定信号を出力する第１判定回路と、
前記第１判定信号を前記リセット信号が入力するまでの期間内保持し、前記第１スイッチング素子を閉路動作させる第１保持回路と、
前記第３レベル検出回路の出力パルス信号が前記第２ゲート信号のパルス幅内で入力するとき第２判定信号を出力する第２判定回路と、
前記第２判定信号を前記リセット信号が入力するまでの期間内保持する第２保持回路と、
前記第１保持回路が前記第１判定信号を保持出力している場合に前記第２保持回路が前記第２判定信号を保持出力したとき、前記第２保持回路の出力に従って前記第２スイッチング素子を閉路動作させる第３判定回路と、
を備えたことを特徴とする前置増幅器の利得切り替え回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、光通信システムの光受信装置や、光信号の測定器、モニタなどの光受信部に用いられる前置増幅器の利得切り替え回路に関するものである。
【０００２】
【従来の技術】
ここでは、理解を容易にするため、光通信システムの光受信装置に用いられる前置増幅器の利得切り替え回路を例に挙げて説明する。光通信システムとしては、例えばＡＴＭ−ＰＯＮ(Asynchronous Transfer Mode-Passive Optical Network)が知られている。このＡＴＭ−ＰＯＮは、ＩＴＵ−Ｔ勧告Ｇ.９８３として国際標準化された光通信システムであり、時分割多重方式によって一台の局側装置で複数の加入者装置と通信が行えるポンイト・マルチポイント伝送が実現できるので、伝送コストの大幅な低減が可能な方式として期待されている。
【０００３】
この種の光通信システムにおける前置増幅器の利得切り替え回路としては、従来、例えば特開２０００−３１５９２３号公報（バースト光受信回路）に開示されたものが知られている。以下に、図４〜図６を参照して概要を説明する。なお、図４は、従来の前置増幅器の利得切り替え回路の構成例を示す回路図である。図５は、動作を説明するタイムチャートである。図６は、図４に示す前置増幅器の利得切り替え回路の制御フローを示す図である。
【０００４】
図４において、光信号を電気信号に変換する受光素子１の出力（電流信号）ａを受ける前置増幅器２は、演算増幅器２ａと帰還抵抗素子２ｂとで構成され、入力される電流信号を増幅し電圧信号を出力するトランスインピーダンスアンプ(Trasnsimpedance Amplifier：以下「ＴＩＡ」と称する)である。
【０００５】
ＴＩＡ２の帰還抵抗素子２ｂには、抵抗素子５とダイオード８による直列回路と、抵抗素子６とスイッチング素子であるＭＯＳトランジスタ９による直列回路と、抵抗素子７とスイッチング素子であるＭＯＳトランジスタ１０による直列回路とがそれぞれ並列接続されている。
【０００６】
利得切り替え回路３１は、識別回路１１，１２と、フリップフロップ回路１３，１４とを備え、ＴＩＡ２の出力（電圧信号）ｂを受けて、その出力レベルに応じてＭＯＳトランジスタ９，１０をＯＮ（閉路）・ＯＦＦ（開路）操作してＴＩＡ２の帰還抵抗値を切り替えるように構成されている。
【０００７】
すなわち、ＴＩＡ２の出力（電圧信号）ｂは、識別回路１１，１２の正相入力端（＋）に入力されている。識別回路１１の逆相入力端（−）には、基準電圧Ｖ１が入力され、識別回路１２の逆相入力端（−）には、基準電圧Ｖ２が入力されている。ここで、Ｖ１＜Ｖ２である。
【０００８】
識別回路１１の出力端は、フリップフロップ回路１３のクロック入力端Ｃに接続され、フリップフロップ回路１３のデータ入力端Ｄは、電源ＶＨに接続されている。フリップフロップ回路１３のデータ出力端Ｑから出力される信号ｄは、ＭＯＳトランジスタ９のゲート電極に与えられ、ＭＯＳトランジスタ９をＯＮ動作させる。その結果、抵抗素子６が帰還抵抗素子２ｂに並列接続されることになる。
【０００９】
また、識別回路１２の出力端は、フリップフロップ回路１４のクロック入力端Ｃに接続され、フリップフロップ回路１４のデータ入力端Ｄは、電源ＶＨに接続されている。フリップフロップ回路１４のデータ出力端Ｑから出力される信号ｅは、ＭＯＳトランジスタ１０のゲート電極に与えられ、ＭＯＳトランジスタ１０をＯＮ動作させる。その結果、抵抗素子７が帰還抵抗素子２ｂに並列接続されることになる。
【００１０】
そして、フリップフロップ回路１３，１４のリセット端Ｒには、外部からリセット信号（ＲＥＳＥＴ）ｃがそれぞれ入力される。リセット信号（ＲＥＳＥＴ）ｃは、光バースト信号の入力に先立って入力されるので、フリップフロップ回路１３，１４は、各バースト信号の先頭で初期化されるようになっている。したがって、ＭＯＳトランジスタ９，１０は、各バースト信号の先頭では、ＯＦＦ（開路）動作状態になっている。
【００１１】
次に、図５を参照して図４に示した従来の前置増幅器の利得切り替え回路の動作について説明する。なお、説明の便宜から、ダイオード８は動作しない状況を前提としている。
【００１２】
図５（ａ）は、受光素子１の出力電流波形、つまりＴＩＡ２の入力電流波形を示している。ここでは、受光素子１には、バースト＃１，＃２，＃３の順序で光バースト信号が入力される場合が示されている。なお、バースト＃１，＃２，＃３は、それぞれ“１０１０”のビットパターンを持つデータ信号であり、振幅がこの順に増加しているとしている。
【００１３】
図５（ｂ）は、ＴＩＡ２の出力電圧（Ｖｏｕｔ）ｂの波形および基準電圧（Ｖ１，Ｖ２）との関係を示している。バースト＃１に対するＴＩＡ２の出力電圧（Ｖｏｕｔ）ｂは、基準電圧Ｖ１以下のレベルである。バースト＃２に対するＴＩＡ２の出力電圧（Ｖｏｕｔ）ｂは、基準電圧Ｖ１を超えるが基準電圧Ｖ２を越えないレベルである。バースト＃３に対するＴＩＡ２の出力電圧（Ｖｏｕｔ）ｂは、基準電圧Ｖ２を超えるレベルである。
【００１４】
図５（ｃ）は、リセット信号（ＲＥＳＥＴ）ｃの波形である。図５（ｃ）に示すように、リセット信号（ＲＥＳＥＴ）ｃは、バースト＃１，＃２，＃３それぞれの先頭で入力される。これによって、フリップフロップ回路１３，１４は、各バースト信号の先頭では初期化された状態になる。ＭＯＳトランジスタ９，１０は、各バースト信号の先頭では、ＯＦＦ（開路）動作状態になっている。つまり、ＴＩＡ２は、各バースト信号の先頭では、帰還抵抗素子２ｂで決まるＴＩＡ２本来の変換利得になっている。
【００１５】
図５（ｄ）（ｅ）は、識別回路１１，１２およびフリップフロップ回路１３，１４の動作を説明する波形図である。図５（ｄ）において、ＴＩＡ２が出力するバースト＃１の振幅は、基準電圧Ｖ１以下であるので、識別回路１１は動作せず、ＴＩＡ２は本来の変換利得でバースト＃１を増幅する。
【００１６】
識別回路１１では、バースト＃２の第１ビットの振幅が基準電圧Ｖ１を超えたので、出力レベルを“０”レベルから“１”レベルに立ち上げ、リセット信号（ＲＥＳＥＴ）ｃが入力されるまで保持する。フリップフロップ回路１３のデータ出力端Ｑから“１”レベルの信号ｄが出力され、ＭＯＳトランジスタ９がＯＮ動作を行い、抵抗素子６が帰還抵抗素子２ｂに並列接続される。その結果、バースト＃２では、ＴＩＡ２の変換利得が本来の変換利得から帰還抵抗素子２ｂと抵抗素子６の並列接続による帰還抵抗値にて定まる小さい変換利得に切り替えられる。
【００１７】
次いで識別回路１１では、バースト＃３の第１ビットの振幅が基準電圧Ｖ１を超えたので、出力レベルを“０”レベルから“１”レベルに立ち上げる。フリップフロップ回路１３のデータ出力端Ｑから“１”レベルの信号ｄが出力され、ＭＯＳトランジスタ９がＯＮ動作を行い、抵抗素子７が帰還抵抗素子２ｂに並列接続される。
【００１８】
同時に、図５（ｅ）において、識別回路１２では、バースト＃３の第１ビットの振幅が基準電圧Ｖ２を超えたので、出力レベルを“０”レベルから“１”レベルに立ち上げる。フリップフロップ回路１４のデータ出力端Ｑから“１”レベルの信号ｅが出力され、ＭＯＳトランジスタ１０がＯＮ動作を行い、抵抗素子７が帰還抵抗素子２ｂに並列接続される。その結果、バースト＃３では、ＴＩＡ２の変換利得が本来の変換利得から帰還抵抗素子２ｂと抵抗素子６，７の並列接続による帰還抵抗値にて定まるさらに小さい変換利得に切り替えられる。
【００１９】
図６に示すフロー図は、以上の動作をまとめて示したものである。図６において、ステップＳ８１では、バースト信号の先頭でリセット信号（ＲＥＳＥＴ）の受け付けが行われる。すなわち、リセット信号（ＲＥＳＥＴ）が入力されると、フリップフロップ回路１３，１４がリセットされ、ＭＯＳトランジスタ９，１０がＯＦＦ動作状態になり、ＴＩＡ２が本来の変換利得に戻される。
【００２０】
この状態で光バースト信号が受光素子１に入力されると、ＴＩＡ２の出力レベルが識別回路１１，１２にてそれぞれの閾値（Ｖ１，Ｖ２）を越えるか否かが検出される（ステップＳ８２）。
【００２１】
ＴＩＡ２の出力レベルが基準電圧Ｖ１以下であるときは（ステップＳ８３；Ｎｏ）、利得切り替え回路３１によるＭＯＳトランジスタ９のＯＮ操作は行われない。ＴＩＡ２の出力レベルが基準電圧Ｖ１以上であるときは（ステップＳ８３；Ｙｅｓ）、利得切り替え回路３１によるＭＯＳトランジスタ９のＯＮ操作が行われ、そのＯＮ動作状態が保持される（ステップＳ８４）。
【００２２】
また、ＴＩＡ２の出力レベルが基準電圧Ｖ２以下であるときは（ステップＳ８５；Ｎｏ）、利得切り替え回路３１によるＭＯＳトランジスタ１０のＯＮ操作は行われない。ＴＩＡ２の出力レベルが基準電圧Ｖ２以上であるときは（ステップＳ８５；Ｙｅｓ）、利得切り替え回路３１によるＭＯＳトランジスタ１０のＯＮ操作が行われ、そのＯＮ動作状態が保持される（ステップＳ８６）。
【００２３】
このように、従来の前置増幅器の利得切り替え回路では、ＴＩＡ２の出力レベルが基準電圧Ｖ１以下であるときは、ＴＩＡ２本来の変換利得に設定し、基準電圧Ｖ１を越え基準電圧Ｖ２以下であるときは、ＭＯＳトランジスタ９のみをＯＮ操作して抵抗素子６を帰還抵抗素子２ｂに並列接続し、基準電圧Ｖ２を越えるときは、ＭＯＳトランジスタ９，１０を共にＯＮ操作して抵抗素子６、７を帰還抵抗素子２ｂに並列接続し、ＴＩＡ２の変換利得を切り替えるようにしている。
【００２４】
【発明が解決しようとする課題】
しかしながら、従来の前置増幅器の利得切り替え回路では、図６に示した制御フローから理解できるように、ＴＩＡの出力振幅が基準電圧を超えると必ずＭＯＳトランジスタをＯＮ動作させる構成になっているので、バースト信号波形にリンギングや振幅の揺らぎ、信号サグなど各種の波形歪みがあると、必ずしもバースト信号の先頭で利得切り替えが行われず、バースト信号内の任意のビット位置で利得切り替えが行われる可能性があり、閾値の追従が困難である。また、波形歪み等によっては目的とは異なる変換利得に設定される可能性があるという問題がある。
【００２５】
以下に、図４、図６〜図８を参照して具体的に説明する。なお、図７は、図４に示す前置増幅器の利得切り替え回路の誤動作を説明するタイムチャートである。図８は、図４に示す前置増幅器であるＴＩＡ２の入出力特性を示す図である。
【００２６】
図７において、図７（ａ’）は、受光素子１の出力電流波形、つまりＴＩＡ２の入力電流波形を示している。ここでは、受光素子１には、第１バースト，第２バーストの光バースト信号がこの順に入力される場合が示されている。なお、第１バースト，第２バーストは、それぞれ“１０１０”のビットパターンを持つデータ信号であり、振幅がこの順に増加しているとしている。各バーストでは、各“１”ビットの立ち上がり部分に大きなリンギングなどの波形歪みが見られる。
【００２７】
図７（ｂ’）は、ＴＩＡ２の出力電圧（Ｖｏｕｔ）の波形および基準電圧（Ｖ１，Ｖ２）との関係を示している。第１バーストに対するＴＩＡ２の出力波形では、点線６１で示す波形が目的の信号波形であり、基準電圧Ｖ１とほぼ同等のレベルにある。一方、実線６２で示す波形は、誤動作を引き起こす原因となる波形であり、リンギングや振幅の揺らぎなどでランダムに基準電圧Ｖ１を超える場合と超えない場合があることが示されている。
【００２８】
また、第２バーストに対するＴＩＡ２の出力波形では、点線６３で示す波形が目的の信号波形であり、基準電圧Ｖ１を超え基準電圧Ｖ２を超えないレベルにある。一方、実線６４で示す波形は、誤動作を引き起こす原因となる波形であり、第１ビットに基準電圧Ｖ２を超える大きな信号サグＴｄがあり、その後の各ビットが基準電圧Ｖ１以下に大きく潰された状態が示されている。
【００２９】
図７（ｃ’）は、リセット信号（ＲＥＳＥＴ）の波形である。図７（ｃ’）に示すように、リセット信号（ＲＥＳＥＴ）は、第１バースト，第２バーストそれぞれの先頭で入力される。これによって、フリップフロップ回路１３，１４は、各バースト信号の先頭では初期化された状態になる。ＭＯＳトランジスタ９，１０は、各バースト信号の先頭では、ＯＦＦ（開路）動作状態になっている。つまり、ＴＩＡ２は、各バースト信号の先頭では、帰還抵抗素子２ｂで決まるＴＩＡ２本来の変換利得になっている。
【００３０】
図７（ｄ’）（ｅ’）は、識別回路１１，１２およびフリップフロップ回路１３，１４の動作を説明する波形図である。図７（ｄ’）において、ＴＩＡ２が出力する第１バーストに対する信号波形が、図７（ｂ’）に点線６１で示す目的の信号波形であれば、第１ビットの振幅が基準電圧Ｖ１を超えるので、識別回路１１は第１ビット位置で正しく認識でき、点線６５に示すように、第１ビットのタイミングからＭＯＳトランジスタ９をＯＮ動作させることができる。
【００３１】
しかし、ＴＩＡ２が出力する第１バーストに対する信号波形が、図７（ｂ’）に実線６２で示す波形であれば、第１ビット位置だけではなく、その後の任意のビット位置で基準電圧Ｖ１を超える場合が生じ、バースト信号内の任意のビット位置でＭＯＳトランジスタ９をＯＮ動作させることが起きる。例えば、実線６６で示すように、第５ビット位置からＭＯＳトランジスタ９をＯＮ動作させることが起こり、変換利得の切り替えがバースト信号の途中で行われることになる。
【００３２】
また、図７（ｅ’）において、ＴＩＡ２が出力する第２バーストに対する信号波形が、図７（ｂ’）に点線６３で示す目的の信号波形であれば、第１ビットの振幅は基準電圧Ｖ１のみを超え、基準電圧Ｖ２を超えないので、識別回路１１のみが動作し、識別回路１２は動作しない。この場合には、点線６７に示すように、第１ビットのタイミングからＭＯＳトランジスタ１０はＯＦＦ動作を維持し、図７（ｄ’）に示すようにＭＯＳトランジスタ９のみがＯＮ動作を行う。
【００３３】
しかし、ＴＩＡ２が出力する第１バーストに対する信号波形が、図７（ｂ’）に実線６４で示す大きな信号サグのある波形であれば、第１ビット位置で基準電圧Ｖ２を超えるので、識別回路１２も認識し、実線６８で示すように、第１ビットのタイミングからＭＯＳトランジスタ１０もＯＮ動作させることが起こる。つまり、この場合は、抵抗素子６のみを帰還抵抗素子２ｂに並列接続した変換利得が目的の利得であるが、さらに抵抗素子７も並列接続した目的とは異なる変換利得に設定されてしまうことが起こり、出力振幅が目的の振幅よりも小さくなる。
【００３４】
次に、図８は、以上の動作をＴＩＡ２の入出力特性との関係で説明する図である。図８において、特性７１，７２，７３は、図５に示した動作に対応している。すなわち、特性７１は、バースト＃１のようにＴＩＡ２が本来の変換利得で動作する場合の入出力特性である。次いで、バースト＃２では、基準電圧Ｖ１を超えるタイミングである利得切替点Ａにて、ＭＯＳトランジスタ９がＯＮ動作を行うので、利得の切り替えが行われ特性７２の入出力特性となる。そして、バースト＃３では、基準電圧Ｖ２を超えるタイミングである利得切替点Ｂにて、ＭＯＳトランジスタ９，１０がＯＮ動作を行うので、利得の切り替えが行われ特性７３の入出力特性となる。
【００３５】
これに対し、図７に示した動作では、第１バーストは、基準電圧Ｖ１と同等のレベル、つまり利得切替点Ａ近くのレベルである。そのため、波形のリンギングや振幅の揺らぎなどによって、第１ビット位置だけではなく、その後の任意のビット位置で基準電圧Ｖ１を超える場合が生じ、バースト信号内の任意のビット位置でＭＯＳトランジスタ９をＯＮ動作させることが起きる。
【００３６】
また、第２バーストでは、第１ビットが波形のリンギングなどにより誤って基準電圧Ｖ２を超えると、第１ビット位置でＭＯＳトランジスタ９，１０をＯＮ動作させることが起きる。したがって、利得切替点Ｂが小振幅側の利得切替点Ｂ’に移動し、特性７３が小振幅側の利得切替点Ｂ’からスタートする特性７４となることが起きるので、出力振幅が目的の振幅よりも非常に小さい振幅になってしまう。
【００３７】
この発明は上記に鑑みてなされたもので、バースト信号の特定のビット位置でのみ利得切り替えを実施し、各バースト信号のレベルに応じた適切な変換利得に切り替えることができる前置増幅器の利得切り替え回路を得ることを目的とする。
【００３８】
【課題を解決するための手段】
上記目的を達成するため、この発明にかかる前置増幅器の利得切り替え回路は、バースト状の光信号を電気信号に変換する受光素子の出力電流を増幅し電圧信号を出力する前置増幅器であって、帰還抵抗素子と並列に、第１抵抗素子と第１スイッチング素子による直列回路、および第２抵抗素子と第２スイッチング素子による直列回路がそれぞれ接続される前置増幅器の変換利得を切り替える利得切り替え回路は、前記前置増幅器の出力レベルが第１基準電圧を超える場合において、前記特定のビット位置で第１ゲート信号を発生し、その後、前記他の特定のビット位置で第２ゲート信号を発生するゲート信号発生手段と、前記前置増幅器の出力レベルが前記第１基準電圧よりも大きい第２基準電圧を超える場合において、前記第２基準電圧を超えるときのタイミングが前記第１ゲート信号の発生時間幅内であるとき前記第１スイッチング素子を閉路操作する第１操作手段と、前記前置増幅器の出力レベルが前記第２基準電圧よりも大きい第３基準電圧を超える場合において、前記第３基準電圧を超えるときのタイミングが前記第２ゲート信号の発生時間幅内であり、かつ前記第１スイッチング素子が閉路操作されているときに前記第２スイッチング素子を閉路操作する第２操作手段とを備えたことを特徴とする。
【００４３】
この発明によれば、利得切り替え回路では、帰還抵抗素子と並列に、第１抵抗素子と第１スイッチング素子による直列回路、および第２抵抗素子と第２スイッチング素子による直列回路がそれぞれ接続され、バースト状の光信号を電気信号に変換する受光素子の出力電流を増幅し電圧信号を出力する前置増幅器の出力レベルが第１基準電圧を超える場合において、まずゲート信号発生手段にて、特定のビット位置で第１ゲート信号が発生され、その後、前記他の特定のビット位置で第２ゲート信号が発生される。その結果、第１操作手段にて、前記前置増幅器の出力レベルが前記第１基準電圧よりも大きい第２基準電圧を超える場合において、前記第２基準電圧を超えるときのタイミングが前記第１ゲート信号の発生時間幅内であるとき前記第１スイッチング素子が閉路操作される。また、第２操作手段にて、前記前置増幅器の出力レベルが前記第２基準電圧よりも大きい第３基準電圧を超える場合において、前記第３基準電圧を超えるときのタイミングが前記第２ゲート信号の発生時間幅内であり、かつ前記第１スイッチング素子が閉路操作されているときに前記第２スイッチング素子が閉路操作される。
【００４４】
つぎの発明にかかる前置増幅器の利得切り替え回路は、バースト状の光信号を電気信号に変換する受光素子の出力電流を増幅し電圧信号を出力する前置増幅器であって、帰還抵抗素子と並列に、第１抵抗素子と第１スイッチング素子による直列回路、および第２抵抗素子と第２スイッチング素子による直列回路がそれぞれ接続される前置増幅器の変換利得を切り替える利得切り替え回路は、前記前置増幅器の出力レベルが第１基準電圧を超える期間内パルス信号を出力する第１レベル検出回路と、前記前置増幅器の出力レベルが前記第１基準電圧よりも大きい第２基準電圧を超える期間内パルス信号を出力する第２レベル検出回路と、前記前置増幅器の出力レベルが前記第２基準電圧よりも大きい第３基準電圧を超える期間内パルス信号を出力する第３レベル検出回路と、外部から入力されるリセット信号の立ち下がりから前記特定のビット位置に対応する前記第１レベル検出回路の出力パルス信号の立ち下がりまでの期間をパルス幅とする第１ゲート信号、および前記第１ゲート信号の立ち下がりから前記他の特定のビット位置に対応する前記第１レベル検出回路の出力パルス信号の立ち下がりまでの期間をパルス幅とする第２ゲート信号をそれぞれ生成するゲート信号生成回路と、前記第２レベル検出回路の出力パルス信号が前記第１ゲート信号のパルス幅内で入力するとき第１判定信号を出力する第１判定回路と、前記第１判定信号を前記リセット信号が入力するまでの期間内保持し、前記第１スイッチング素子を閉路動作させる第１保持回路と、前記第３レベル検出回路の出力パルス信号が前記第２ゲート信号のパルス幅内で入力するとき第２判定信号を出力する第２判定回路と、前記第２判定信号を前記リセット信号が入力するまでの期間内保持する第２保持回路と、前記第１保持回路が前記第１判定信号を保持出力している場合に前記第２保持回路が前記第２判定信号を保持出力したとき、前記第２保持回路の出力に従って前記第２スイッチング素子を閉路動作させる第３判定回路とを備えたことを特徴とする。
【００４５】
この発明によれば、帰還抵抗素子と並列に、第１抵抗素子と第１スイッチング素子による直列回路、および第２抵抗素子と第２スイッチング素子による直列回路がそれぞれ接続され、バースト状の光信号を電気信号に変換する受光素子の出力電流を増幅し電圧信号を出力する前置増幅器の出力は、第１〜第３のレベル検出回路にそれぞれ入力される。第１レベル検出回路で、前置増幅器の出力レベルが第１基準電圧を超える期間内パルス信号が出力されると、ゲート信号生成回路にて、外部から入力されるリセット信号の立ち下がりから特定のビット位置に対応する第１レベル検出回路の出力パルス信号の立ち下がりまでの期間をパルス幅とする第１ゲート信号、および第１ゲート信号の立ち下がりから他の特定のビット位置に対応する第１レベル検出回路の出力パルス信号の立ち下がりまでの期間をパルス幅とする第２ゲート信号がそれぞれ生成される。第２レベル検出回路にて、前置増幅器の出力レベルが前記第１基準電圧よりも大きい第２基準電圧を超える期間内パルス信号が出力されると、第１判定回路にて、第２レベル検出回路の出力パルス信号が前記第１ゲート信号のパルス幅内で入力するとき第１判定信号が出力される。その結果、第１保持回路にて、この第１判定信号が前記リセット信号の入力までの期間内保持され、第１スイッチング素子が閉路動作され、第１ゲート信号にて規定される特定のビット位置において前置増幅器の変換利得の切り替えが実施される。また、第３レベル検出回路にて、前置増幅器の出力レベルが前記第２基準電圧よりも大きい第３基準電圧を超える期間内パルス信号が出力されると、第２判定回路にて、第３レベル検出回路の出力パルス信号が前記第２ゲート信号のパルス幅内で入力するとき第２判定信号が出力され、第２保持回路にてこの第２判定信号が前記リセット信号の入力までの期間内保持される。そして、第３判定回路にて、前記第１保持回路が前記第１判定信号を保持出力している場合に前記第２保持回路が前記第２判定信号を保持出力したとき、前記第２保持回路の出力に従って第２スイッチング素子を閉路動作させる。その結果、第２ゲート信号にて規定される特定のビット位置において、第１スイッチング素子と第１スイッチング素子が共に閉路動作した新たな変換利得への切り替えが実施される。
【００５４】
【発明の実施の形態】
以下に添付図面を参照して、この発明にかかる前置増幅器の利得切り替え回路および方法の好適な実施の形態を詳細に説明する。
【００５５】
図１は、この発明の一実施の形態である前置増幅器の利得切り替え回路の構成を示す回路図である。図１において、光信号を電気信号に変換する受光素子１の出力（電流信号）Ａを受ける前置増幅器２は、演算増幅器２ａと帰還抵抗素子２ｂとで構成され、入力される電流信号を増幅し電圧信号を出力するトランスインピーダンスアンプ(ＴＩＡ)である。ＴＩＡ２の帰還抵抗素子２ｂには、抵抗素子５とダイオード８による直列回路と、抵抗素子６とスイッチング素子であるＭＯＳトランジスタ９（以下「ＳＷ９」と称する）による直列回路と、抵抗素子７とスイッチング素子であるＭＯＳトランジスタ１０（以下「ＳＷ１０」と称する）による直列回路とがそれぞれ並列接続されている。以上は、図４に示した構成と同様である。
【００５６】
なお、抵抗素子５とダイオード８による直列回路は設けられない場合もある。抵抗素子５とダイオード８による直列回路を考慮すると、ＳＷ９，１０がＯＦＦ動作状態にあるときのＴＩＡ２の変換利得は、帰還抵抗素子２ｂの値で決まる利得、または、帰還抵抗素子２ｂと抵抗素子５の並列抵抗値で決まる利得のいずれかとなる。ここでは、説明を容易にするため、抵抗素子５とダイオード８による直列回路は無視し、帰還抵抗素子２ｂの値で決まる利得がＴＩＡ２本来の変換利得であるとする。
【００５７】
この実施の形態による利得切り替え回路３は、レベル検出回路１５，１６，１７と、ゲート生成回路１８と、判定回路１９，２０，２１と、レベル保持回路２２，２３とを備え、バースト信号の特定のビット位置で利得切り替えを実施し、その後に、異なる利得切り替え原因が発生した場合には、単独の切り替え動作を行うのではなく、必ず一つ前の利得切り替え動作が行われたことを条件に他の特定のビット位置で利得切り替えを実施することとし、各バースト信号のレベルに応じた適切な変換利得に切り替え得るようになっている。
【００５８】
ここでは、その一例として、各バースト信号のビットパターンが“１０１０”である場合に、第１ビット位置で利得切り替えを実施し、その後に、第３ビット位置で利得切り替え原因が発生した場合には、単独の切り替え動作を行うのではなく、必ず第１ビット位置で利得切り替え動作が行われたことを条件に第３ビット位置での利得切り替えを実施する場合の構成例が示されている。
【００５９】
すなわち、ＴＩＡ２の出力（電圧信号）Ｂは、レベル検出回路１５，１６，１７の一方の入力端に入力されている。レベル検出回路１５の他方の入力端には、第１基準電圧である基準電圧Ｖ０が入力されている。レベル検出回路１６の他方の入力端には、第２基準電圧である基準電圧Ｖ１が入力されている。レベル検出回路１７の他方の入力端には、第３基準電圧である基準電圧Ｖ２が入力されている。ここで、Ｖ０＜Ｖ１＜Ｖ２である。
【００６０】
レベル検出回路１５の出力Ｄは、ゲート生成回路１８に入力され、ゲート生成回路１８の出力Ｅ（第１ゲート信号），Ｈ（第２ゲート信号）は、判定回路１９，２０の一方の入力端にそれぞれ入力されている。レベル検出回路１６の出力Ｆは、判定回路１９の他方の入力端に入力され、レベル検出回路１７の出力Ｉは、判定回路２０の他方の入力端に入力されている。
【００６１】
判定回路１９の出力は、レベル保持回路２２に入力され、レベル保持回路２２の出力Ｇは、ＳＷ９の制御信号となるとともに、判定回路２１の一方の入力端に入力されている。判定回路２０の出力は、レベル保持回路２３に入力され、レベル保持回路２３の出力は、判定回路２１の他方の入力端に入力されている。判定回路２１の出力Ｊは、ＳＷ１０の制御信号となっている。
【００６２】
そして、ゲート生成回路１８とレベル保持回路２２，２３には、外部からリセット信号（ＲＥＳＥＴ）Ｃがそれぞれ入力される。リセット信号（ＲＥＳＥＴ）Ｃは、光バースト信号の入力に先立って入力されるので、ゲート生成回路１８とレベル保持回路２２，２３は、各バースト信号の先頭で初期化されるようになっている。したがって、ＳＷ９，１０は、各バースト信号の先頭では、ＯＦＦ（開路）動作状態になっている。
【００６３】
次に、図１〜図３を参照して、この実施の形態による前置増幅器の利得切り替え回路の動作を説明する。なお、図２は、図１に示す前置増幅器の利得切り替え回路の動作例を説明するタイムチャートである。図３は、図１に示す前置増幅器の利得切り替え回路の制御フローを示す図である。
【００６４】
まず、図１、図２を参照して、利得切り替え動作の一例を説明する。図２では、理解を容易にするため、図５で示したのと同様形式のバースト信号についての動作例が示されている。
【００６５】
すなわち、図２（Ａ）は、受光素子１の出力電流波形、つまりＴＩＡ２の入力電流波形を示し、受光素子１には、バースト＃１，＃２，＃３の順序で光バースト信号が入力される場合が示されている。なお、バースト＃１，＃２，＃３は、それぞれ、“１０１０”のビットパターンを持つデータ信号であり、振幅がこの順に増加しているとしている。
【００６６】
図２（Ｂ）は、ＴＩＡ２の出力電圧（Ｖｏｕｔ）Ｂの波形および基準電圧（Ｖ０，Ｖ１，Ｖ２）との関係を示している。バースト＃１に対するＴＩＡ２の出力電圧（Ｖｏｕｔ）Ｂは、基準電圧Ｖ０以下のレベルである。バースト＃２に対するＴＩＡ２の出力電圧（Ｖｏｕｔ）Ｂは、基準電圧Ｖ１を超えるが基準電圧Ｖ２を超えないレベルである。バースト＃３に対するＴＩＡ２の出力電圧（Ｖｏｕｔ）Ｂは、基準電圧Ｖ２を超えるレベルである。
【００６７】
図２（Ｃ）は、リセット信号（ＲＥＳＥＴ）Ｃの波形である。図２（Ｃ）に示すように、リセット信号（ＲＥＳＥＴ）Ｃは、バースト＃１，＃２，＃３それぞれの先頭で入力される。これによって、ゲート生成回路１８とレベル保持回路２２，２３は、各バースト信号の先頭では初期化された状態になる。また、ＳＷ９，１０は、各バースト信号の先頭では、ＯＦＦ（開路）動作状態になっている。つまり、ＴＩＡ２は、各バースト信号の先頭では、帰還抵抗素子２ｂで決まるＴＩＡ２本来の変換利得になっている。
【００６８】
図２（Ｄ）は、レベル検出回路１５の動作を示す波形図である。バースト＃１は、基準電圧Ｖ０以下であるので、レベル検出回路１５の出力Ｄは、“０”レベルである。バースト＃２，＃３は、基準電圧Ｖ０を超えるので、レベル検出回路１５の出力Ｄは、バースト信号の各ビットに対応して“１”レベルと“０”レベルを交互に繰り返す波形となる。
【００６９】
図２（Ｅ）は、ゲート生成回路１８が第１ゲート信号Ｅを発生する動作を示す波形図である。バースト＃１では、バースト＃１に先立つリセット信号（ＲＥＳＥＴ）Ｃの立ち上がりに応答して初期化され、そのリセット信号（ＲＥＳＥＴ）Ｃの立ち下がりに応答して出力を“１”レベルにする。レベル検出回路１５の出力Ｄが“０”レベルであるので、ゲート生成回路１８は、その“１”レベルの出力を次のバースト＃２に先立つリセット信号（ＲＥＳＥＴ）Ｃが入力されるまで維持し、入力されると初期化され、出力を“０”レベルにする。
【００７０】
そして、バースト＃２に先立つリセット信号（ＲＥＳＥＴ）Ｃの立ち下がりに応答して出力Ｅを“１”レベルにする。今度は、レベル検出回路１５の出力が“１”レベルと“０”レベルを交互に繰り返す波形であるので、レベル検出回路１５の出力が最初に“１”レベルとなり“０”レベルに立ち下がるまでの期間内、ゲート生成回路１８は、出力Ｅを“１”レベルに維持する。バースト＃３においても同様の動作が行われる。
【００７１】
ここで、レベル検出回路１５の出力が最初に“１”レベルとなる位置は、第１ビット位置である。つまり、ゲート生成回路１８は、レベル検出回路１５が基準電圧Ｖ０を超えるバースト信号を検出している状況下においては、このようにリセット信号（ＲＥＳＥＴ）Ｃの立ち下がりから第１ビットの終端までをパルス幅とする第１ゲート信号Ｅを発生する。この第１ゲート信号Ｅが判定回路１９に与えられる。
【００７２】
図２（Ｈ）は、ゲート生成回路１８が第１ゲート信号Ｅ生成後に第２ゲート信号Ｈを発生する動作を示す波形図である。図２（Ｈ）に示すように、ゲート生成回路１８では、第１ゲート信号Ｅの立ち下がりから、レベル検出回路１５の出力が２度目に“１”レベルとなり“０”レベルに立ち下がるまでの期間内、出力Ｈを“１”レベルに維持する。レベル検出回路１５の出力が２度目に“１”レベルとなる位置は、第３ビット位置である。つまり、ゲート生成回路１８は、第１ゲート信号Ｅの立ち下がりから第３ビットの終端までをパルス幅とする第２ゲート信号Ｈを発生する。この第２ゲート信号Ｈが判定回路２０に与えられる。
【００７３】
図２（Ｆ）は、レベル検出回路１６の動作を示す波形図である。バースト＃１は、基準電圧Ｖ０以下であるので、レベル検出回路１６の出力は、“０”レベルである。バースト＃２では、第１ビットが基準電圧Ｖ１を超えているので、その第１ビットのタイミングで基準電圧Ｖ１を超えている時間幅をパルス幅とする検出パルス信号Ｆが判定回路１９に出力される。
【００７４】
また、バースト＃３では、第１ビットと第３ビットが基準電圧Ｖ１を超えているので、その第１ビットと第３ビットのタイミングで基準電圧Ｖ１を超えている時間幅をパルス幅とする検出パルス信号Ｆが判定回路１９に出力される。
【００７５】
図２（Ｇ）は、判定回路１９とレベル保持回路２２の動作を示す波形図である。バースト＃１は、基準電圧Ｖ１以下であるので、判定回路１９は入力がない。バースト＃１に対しては、ＴＩＡ２は、本来の変換利得で増幅動作を行っている。
【００７６】
これに対し、バースト＃２では、判定回路１９には第１ゲート信号Ｅと検出パルス信号Ｆが入力される。判定回路１９では、検出パルス信号Ｆが第１ゲート信号Ｅの時間幅内に入力された場合にのみ、ＳＷ制御信号をレベル保持回路２２に出力する。レベル保持回路２２は、入力されたＳＷ制御信号をＳＷ操作信号ＧとしてＳＷ９のゲート電極に与えるとともに、判定回路２１にも出力し、リセット信号（ＲＥＳＥＴ）Ｃが入力されるまで保持し、ＳＷ９をＯＮ動作させ続ける。ＴＩＡ２では、バースト＃２に対しては、第１ビットにおいて、本来の変換利得から、帰還抵抗素子２ｂと抵抗素子６の並列抵抗値できまる小さい変換利得への切り替えが行われる。
【００７７】
バースト＃３でも同様に、判定回路１９とレベル保持回路２２は動作し、ＳＷ９をＯＮ動作させ続けるが、バースト＃３の第３ビットが基準電圧Ｖ２を超えるので、並行して図２（Ｉ）（Ｊ）に示す動作が行われる。
【００７８】
図２（Ｉ）は、レベル検出回路１７の動作を示す波形図である。バースト＃１とバースト＃２は、基準電圧Ｖ２以下であるので、レベル検出回路１７の出力は、“０”レベルである。
【００７９】
これに対し、バースト＃３では、第１ビットと第３ビットが基準電圧Ｖ２を超えているので、その第１ビットと第３ビットのタイミングで基準電圧Ｖ２を超えている時間幅をパルス幅とする検出パルス信号Ｉが判定回路２０の出力される。
【００８０】
図２（Ｊ）は、判定回路２０，レベル保持回路２３および判定回路２１の動作を示す波形図である。判定回路２０では、検出パルス信号Ｉが第２ゲート信号Ｈの時間幅内に入力された場合にのみ、ＳＷ制御信号をレベル保持回路２３に出力する。つまり、第１ビット位置にて発生している検出パルス信号Ｉは第２ゲート信号Ｈの時間幅内にないので無効とされ、第３ビット位置にて発生している検出パルス信号Ｉが第２ゲート信号Ｈの時間幅内に在るので有効とされる。
【００８１】
レベル保持回路２３は、入力されたＳＷ制御信号を判定回路２１に出力し、リセット信号（ＲＥＳＥＴ）Ｃが入力されるまで保持する。判定回路２１は、レベル保持回路２３からＳＷ制御信号が入力されると、ＳＷ操作信号Ｇが“１”レベルに保持されている場合に、レベル保持回路２３から入力されたＳＷ制御信号をＳＷ操作信号ＪとしてＳＷ１０のゲート電極に与える。
【００８２】
その結果、ＴＩＡ２では、バースト＃３に対しては、第１ビット位置において、本来の変換利得から、帰還抵抗素子２ｂと抵抗素子６の並列抵抗値できまる小さい変換利得への切り替えが行われるが、その後、第３ビット位置で、さらに抵抗素子７をも並列接続したさらに小さい変換利得への切り替えが行われる。
【００８３】
ここで、以上の動作説明を踏まえて、図７に示したような第１バーストや第２バーストに対するこの実施の形態による動作を考える。第１バーストに対しては、第１ビットにおいて基準電圧Ｖ１を超えることがあれば、第１ゲート信号Ｅによって確実に捕捉できるので、第１ビット位置からＴＩＡ２の利得切り替えが行える。一方、第１ビット以降で基準電圧Ｖ１を超えることがあっても、第１ゲート信号Ｅは発生しないので、第１バーストの途中からＴＩＡ２の利得切り替えが行われることはない。
【００８４】
また、第２バーストに対しては、実線６４で示す波形の信号である場合に、第１ビットの位置で、基準電圧Ｖ１と基準電圧Ｖ２とを超えるので、検出パルス信号Ｆと検出パルス信号Ｉとが発生するが、第１ゲート信号Ｅのみが発生し、第２ゲート信号Ｈは発生しないので、第１ビット位置からＳＷ９のみによるＴＩＡ２の利得切り替えが行われ、誤ってＳＷ１０もＯＮ動作するようなことはない。
【００８５】
この実施の形態では、バースト信号波形が、図７に示したように、リンギングや振幅の揺らぎ、信号サグなど各種の歪みを有する点を考慮して、基準電圧Ｖ０と基準電圧Ｖ１の間隔は、比較的大きくしてある。これによって、信号波形に歪みがある場合でも、ある程度のレベルまではＳＷ９による利得切り替えを実施しないようにする、つまり、不要な利得切り替えが頻発しないようにすることができる。
【００８６】
次に、図３に沿って図１を参照しつつ一般的な動作について説明する。なお、図３において、ＳＷ１は、ＳＷ９を意味し、ＳＷ２は、ＳＷ１０を意味している。Ｓ１では、バースト信号の先頭でリセット信号（ＲＥＳＥＴ）の受け付けが行われる。すなわち、リセット信号（ＲＥＳＥＴ）が入力されると、ゲート生成回路１８とレベル保持回路２２，２３がリセットされ、ＳＷ１，ＳＷ２がＯＦＦ状態になり、ＴＩＡ２が本来の変換利得に戻される。
【００８７】
この状態で光バースト信号が受光素子１に入力されると、ＴＩＡ２の出力レベルがレベル検出回路１５，１６，１７にてそれぞれの閾値（Ｖ０，Ｖ１，Ｖ２）を越えるか否かが検出される（ステップＳ２）。基準電圧Ｖ０を超えない場合（ステップＳ３：Ｎｏ）や基準電圧Ｖ１を超えない場合（ステップＳ４：Ｎｏ）、基準電圧Ｖ２を越えない場合（ステップＳ５：Ｎｏ）には、ＳＷ１，ＳＷ２に対する制御は行われない。
【００８８】
基準電圧Ｖ０を超える場合には（ステップＳ３：Ｙｅｓ）、リセット信号（ＲＥＳＥＴ）の立ち下がりから第１ビット位置の終端までをパルス幅とする第１ゲート信号が生成され（ステップＳ３１）、さらに第１ゲート信号の立ち下がりから第３ビット位置の終端までをパルス幅とする第２ゲート信号が生成される（ステップＳ３２）。
【００８９】
基準電圧Ｖ１を超える場合には（ステップＳ４：Ｙｅｓ）、その超えたタイミングが、ステップＳ３１にて生成された第１ゲート信号のタイミングと一致するか否かが判断される（ステップＳ４１）。一致する場合には（ステップＳ４１；Ｙｅｓ）、ＳＷ１をＯＮ動作させ、その状態を保持する（ステップＳ４２）。一方、一致しない場合には（ステップＳ４１；Ｎｏ）、ＳＷ１をＯＮ操作することなく、制御動作を終了する。これによって、特定のビット位置（第１ビット位置）でのみ利得の切り替えが行われ、バースト信号内の任意のビット位置で利得の切り替えが行われるのが防止される。
【００９０】
基準電圧Ｖ２を超える場合には（ステップＳ５：Ｙｅｓ）、その超えたタイミングが、ステップＳ３２にて生成された第２ゲート信号のタイミングと一致するか否かが判断される（ステップＳ５１）。一致しない場合は（ステップＳ５１：Ｎｏ）は、ＳＷ２をＯＮ操作することなく、制御動作を終了するが、一致する場合には（ステップＳ５１；Ｙｅｓ）、ステップＳ４２にてＳＷ１がＯＮ動作状態になっているか否かが判断され（ステップＳ５２）、ＳＷ１がＯＮ動作状態になっている場合に（ステップＳ５２；Ｙｅｓ）他の特定のビット位置（第３ビット位置）でＳＷ２をＯＮ動作させ、その状態を保持する（ステップＳ５３）。一方、ＳＷ１がＯＮ動作状態になっていない場合には（ステップＳ５２；Ｎｏ）、ＳＷ２をＯＮ操作することなく、制御動作を終了する。
【００９１】
これによって、先行するＳＷ１を操作すべき特定のビット位置（第１ビット位置）でＳＷ１の操作が行われたが、本来はＳＷ２も操作すべきである場合に他の特定のビット位置（第３ビット位置）で確実にＳＷ１とＳＷ２の双方を操作して適切な変換利得に設定できる。また、先行するＳＷ１を操作すべき特定のビット位置（第１ビット位置）でＳＷ１の操作が行われていない場合には、ＳＷ２を操作すべき要因が発生してもＳＷ２の操作は行われないので、誤った変換利得に設定するのが防止される。
【００９２】
そして、ＴＩＡでは、帰還抵抗素子に並列に設けたＳＷ１とＳＷ２によって受信バースト毎に帰還抵抗値を切り替えた場合、切り替えによって帰還抵抗値を減少させると、高域遮断周波数が大きくなるため位相余裕が小さくなり、回路が発振し易くなるという問題がある。これは、ＳＷ１とＳＷ２の操作と並行してＴＩＡのオープン利得を減少させる方法で回避できることが知られている。以上説明したＳＷ１とＳＷ２を操作する制御信号は、同時にＴＩＡのオープン利得を減少させる制御信号にもなることは言うまでもない。
【００９３】
なお、抵抗素子５とダイオード８による直列回路が設けられている場合でも、以上説明した動作は支障無く行えることは言うまでもない。また、バースト信号のビットパターンは、“１０１０”の形式で説明したが、“１”の後に“０”が来るパターンであれば、この発明は、適用できる。例えば、“１１０１１０”や“１１００１１００”、“１１１０１１１０”などのビットパターンが該当する。また、入力される各バースト信号の振幅は、説明の便宜から順々に増大する場合を示したが、順不動であっても同様に動作することは言うまでもない。
【００９４】
さらに、この実施の形態では、特定のビット位置として、第１ビット位置と第３ビット位置を例に挙げたが、採用される上記のビットパターンやバースト信号の特性などに応じて定めることができる。加えて、光通信システムの光受信装置に用いられる前置増幅器への適用を念頭に説明したが、光信号の測定器、モニタなどの光受信部に用いられる前置増幅器にも同様に適用できることは勿論である。
【００９５】
そして、この実施の形態では、二つのスイッチング素子がある場合を説明したが、この発明は、これに限定されるものではなく、スイッチング素子と抵抗素子による直列回路は、一つの場合でもよく、さらに３以上の任意数設けることができる。すなわち、３以上の任意数設ける場合の利得切り替え回路３は、３番目以降の直列回路におけるスイッチング素子に対して、ｉ番目（３≦ｉ≦Ｎ）の直列回路のスイッチング素子を閉路操作すべき状況が発生したときは、前記ｉ番目の直列回路以前の全ての直列回路のスイッチング素子が閉路していることを条件に該当する特定のビット位置で前記ｉ番目の直列回路のスイッチング素子を閉路操作するように構成すればよい。
【００９６】
【発明の効果】
以上説明したように、この発明によれば、利得切り替え回路では、バースト信号の特定のビット位置で確実に変換利得の切り替えが実施でき、バースト信号内の任意のビット位置での変換利得の切り替えが起こるのを確実に防止することができる。また、第２スイッチング素子を閉路操作すべき状況が発生したときは、先行して操作される第１スイッチング素子が操作されたことを条件に、第２ゲート信号にて規定される特定のビット位置において第２スイッチング素子を閉路操作するので、適切な変換利得の設定が行えるだけでなく、誤った変換利得の設定が行われるのを防止することができる。
【図面の簡単な説明】
【図１】  この発明の一実施の形態である前置増幅器の利得切り替え回路の構成を示す回路図である。
【図２】  図１に示す前置増幅器の利得切り替え回路の動作例を説明するタイムチャートである。
【図３】  図１に示す前置増幅器の利得切り替え回路の制御フローを示す図である。
【図４】  従来の前置増幅器の利得切り替え回路の構成例を示す回路図である。
【図５】  図４に示す前置増幅器の利得切り替え回路の動作を説明するタイムチャートである。
【図６】  図４に示す前置増幅器の利得切り替え回路の制御フローを示す図である。
【図７】  図４に示す前置増幅器の利得切り替え回路の誤動作を説明するタイムチャートである。
【図８】  図４に示す前置増幅器の入出力特性を示す図である。
【符号の説明】
１  受光素子、２  前置増幅器（ＴＩＡ）、２ａ  演算増幅器、２ｂ  帰還抵抗素子、３  利得切り替え回路、５，６，７  抵抗素子、８  ダイオード、９，１０  ＭＯＳトランジスタ（ＳＷ）、１５，１６，１７  レベル検出回路、１８ゲート生成回路、１９，２０，２１  判定回路、２２，２３  レベル保持回路。
【図１】
0004169985.tif 000002
【図２】
0004169985.tif 000003
【図３】
0004169985.tif 000004
【図４】
0004169985.tif 000005
【図５】
0004169985.tif 000006
【図６】
0004169985.tif 000007
【図７】
0004169985.tif 000008
【図８】
0004169985.tif 000009