(57)【特許請求の範囲】
【請求項１】
第１トランジスタと、第２トランジスタとを含む回路のシミュレーション方法であって、
前記第１トランジスタのチャネル長より前記第２トランジスタのチャネル長が短く、前記第１トランジスタはキンク効果が発生せず、前記第２トランジスタはキンク効果が発生するものであり、
前記第１トランジスタにマルチトランジスタモデルを用いて前記第１トランジスタのゲート絶縁膜容量の電圧依存性・周波依存性を再現する工程と、
前記第２トランジスタにモノトランジスタモデルを用いて前記第２トランジスタの内部ノード電位の分布を再現する工程と、を含む、
ことを特徴とするシミュレーション方法。
【請求項２】
請求項１に記載のシミュレーション方法において、
前記マルチトランジスタモデルが、ひとつのトランジスタを複数のサブトランジスタが直列に接続されたものと見立て、前記複数のサブトランジスタの各々の内部ノード電位を読み取り、前記各々の内部ノード電位の分布を利用するものである、
ことを特徴とするシミュレーション方法。
【請求項３】
請求項１または２に記載のシミュレーション方法において、
前記第１トランジスタは画素部分に形成され、前記第２トランジスタはドライバ部分に形成される、
ことを特徴とするシミュレーション方法。
【請求項４】
請求項１ないし３のいずれか一項に記載のシミュレーション方法において、
前記第１トランジスタのチャネル長は４μ以上である、
ことを特徴とするシミュレーション方法。
【請求項５】
請求項１ないし４のいずれか一項に記載のシミュレーション方法において、
前記第２トランジスタのチャネル長は４μ以下である、
ことを特徴とするシミュレーション方法。
【請求項６】
請求項１ないし５のいずれか一項に記載のシミュレーション方法を用いて前記第１トランジスタと前記第２トランジスタとを含む回路を設計する、
ことを特徴とする設計方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、回路シミュレータ用トランジスタモデル、特に、薄膜トランジスタ回路シミュレータに用いられ、実用的かつ正確な、回路シミュレータ用トランジスタモデルに関する。
【０００２】
【従来の技術】
トランジスタのプロセス・デバイス・回路の研究開発において、回路シミュレータは重要なツールである。その目的は、開発効率向上・最適設計実現・研究指針提示でなどある。トランジスタ回路シミュレータには、実用的かつ正確なトランジスタモデルが、必要とされる。
【０００３】
一方、トランジスタの一種として挙げられる薄膜トランジスタは、表示装置やセンサーなどに広汎かつ多数用いられており、今後さらに利用範囲は拡大してゆくことが予想される。特に、多結晶シリコン薄膜トランジスタによれば、画素だけでなく駆動回路も構成できる。駆動回路の設計には、前述の回路シミュレータが必須となってくる。
【０００４】
薄膜トランジスタのための回路シミュレータ用トランジスタモデルとして、現在最も優れていると考えられるのは、マルチトランジスタモデルと実効コンダクタンスモデルを併用したモデルである（マルチトランジスタ実効コンダクタンスモデル）。マルチトランジスタモデルについては、M. J. Quinn, IDRC '94, 402 (1994)、M. J. Quinn, AMLCD '94, 160 (1994)、M. J. Quinn, EuroDisplay '96 WORKSHOP, 49 (1996)などを参照されたい。薄膜トランジスタの特徴は、オン状態においてもなお比較的高いチャネル抵抗と、チャネル長が長いことに起因する大きなゲート絶縁膜容量である。このため、トランジスタを、伝送線路として扱わなければならなくなってくる。回路シミュレータにおいて、この伝送線路の効果をモデル化したものが、マルチトランジスタモデルである。図１に、マルチトランジスタモデルを示す。マルチトランジスタモデルでは、ひとつのトランジスタを、複数のサブトランジスタ18が直列に接続され、各々のサブトランジスタ18にゲート絶縁膜容量19が接続された構造で表す。ここでは、サブトランジスタ18の個数を5個にしているが、2個以上であれば何個でも、以下の議論に変わりはない。マルチトランジスタモデルにより、薄膜トランジスタのゲート絶縁膜容量の電圧依存性・周波数依存性を、正確に再現することができる。特に、長チャネルの薄膜トランジスタでは、チャネル抵抗が比較的高く、ゲート絶縁膜容量が比較的大きいので、電圧依存性・周波数依存性が大きくなり、マルチトランジスタモデルを用いる意義が大きい。
【０００５】
実効コンダクタンスモデルについては、M. J. Izzard, Jpn. J. Appl. Phys. 30, L170 (1991)、M. J. Quinn, IDRC '94, 402 (1994)、M. J. Quinn, AMLCD '94, 160 (1994)、M. J. Quinn, EuroDisplay '96 WORKSHOP, 49 (1996), M. Kimura, AMLCD 98, 181-184 (1998)などを参照されたい。薄膜トランジスタについては、デバイス構造・製造プロセスも多種多様存在し、それぞれのデバイス構造・製造プロセスにより、特性が大きく異なる。さらに、薄膜トランジスタに用いられる非晶質シリコン・多結晶シリコン中でのキャリア伝導には、現在不明点が多い。そのため、現状では、特性を表す統一的な基礎方程式・物理方程式が存在しない。そこで、実用的なモデルのひとつとして挙げられるのが、実効コンダクタンスモデルである。実効コンダクタンスモデルは、実際のトランジスタ特性をそのまま用いるので、如何なる特性も正しく表現することができる。実用的なモデルであるといえる。
【０００６】
図２に、長チャネルトランジスタに対する、マルチトランジスタ実効コンダクタンスモデルの動作を示す。グラフは各Vgsに対応し、横軸はVds、縦軸はIdsを表す。まず、トランジスタ特性が準備される。サブトランジスタでは、チャネル幅(W)は元のトランジスタと同じであるが、チャネル長(L)は元のトランジスタの1/5となる。故に、このグラフに示すサブトランジスタの特性は、元のトランジスタの特性の5倍となっている。k番目のサブトランジスタの特性は、次式で表される関数である。
Ik=Ids(Vgs, Vk)-Ids(Vgs, Vk-1)
ここで、Vgsは元のトランジスタのゲート・ソース間電圧、Vkはk番目の内部ノードの電位であり、V0は元のトランジスタのソース電位に等しく、V5は元のトランジスタのドレイン電位に等しい。これを、図２を用いて説明すると、次のようになる。まず、Vgsに該当するIds-Vdsグラフを選び出す。そして、内部ノード電圧Vkに対応する電流値Ids(Vgs, Vk)と、内部ノード電圧Vk-1に対応する電流値Ids(Vgs, Vk-1)を読み取る。これらの差が、Ikとなる。定常状態においては、I1=I2=I3=I4=I5となる。この条件を与えるV1, V2, V3, V4, V5が、定常状態における内部ノード電位となる。
【０００７】
図３に、長チャネルトランジスタに対する、内部ノード電位を示す。図２と図３とは、鏡映関係にある。この内部ノード電位の分布は、デバイスシミュレーション（Silvaco International社Atlasなど）や解析的考察（サブミクロンデバイス２, 田中 昭二, 丸善株式会社 など）により得られるチャネル電位と、よく似ている。
【０００８】
図４に、マルチトランジスタ実効コンダクタンスモデルによる、ゲート絶縁膜容量の電圧依存性・周波数依存性の一例を示す。なお、図４では、Vds=10Vで、Coxは幾何的に計算したゲート絶縁膜容量である。この結果は、実測値とよく一致するものである。
【０００９】
【発明が解決しようとする課題】
マルチトランジスタモデルは、短チャネルトランジスタに対して、正しく動作しない。ここで、短チャネルトランジスタとは、キンク効果が存在するトランジスタを指す。また、キンク効果とは、本来の飽和領域においてもIdsが飽和せず、Vdsの増加にしたがって、Idsが急激に増加して行く現象を指す。図５に、短チャネルトランジスタに対する、マルチトランジスタ実効コンダクタンスモデルの動作を示す。図６に、短チャネルトランジスタに対する、内部ノード電位を示す。この内部ノード電位の分布は、前述の正常なトランジスタに対する内部ノード電位を求めた場合と同様の考察により、求められている。前述のデバイスシミュレーションや解析的考察によれば、短チャネルトランジスタに対しても、チャネル電位は、長チャネルトランジスタと似たような分布となるはずである。短チャネルトランジスタに対する、マルチトランジスタ実効コンダクタンスモデルによる内部ノード電位は、デバイスシミュレーションや解析的考察によるチャネル電位と、全く異なり、正しくないものである。
【００１０】
このように、内部ノード電位の分布が正しくないことにより、トランジスタを動作させるのに必要とされる、ゲート電極への充放電電荷が、正しくシミュレーションできなくなる。よって、過渡解析における評価結果（リングオシレータ発振周波数、シフトレジスタ最高動作周波数など）が、正しくなくなる。特に、短チャネルの薄膜トランジスタほど、キンク効果が比較的大きくなるので、マルチトランジスタモデルの正当性は失われやすい。
【００１１】
図７に、リングオシレータの発振周波数の、マルチトランジスタ実効コンダクタンスモデルによるシミュレーション結果と実測値の比較を示す。マルチトランジスタモデルでは、前述の充放電電荷が正しくシミュレーションできなくなっていることにより、リングオシレータの発振周波数が、実測値よりも高くなってしまっている。
【００１２】
そこで本発明の目的は、回路シミュレータ用トランジスタモデルにおいて、長チャネルトランジスタに現れるようなゲート絶縁膜容量の電圧依存性・周波数依存性を正確に再現し、同時に、短チャネルトランジスタで現れるような内部ノード電位の分布を正しくシミュレートすることにより、過渡解析においても正しいシミュレーション結果を得ることを目的とする。
【００１３】
【課題を解決するための手段】
本発明に係るシミュレーション方法の一態様は、第１トランジスタと、第２トランジスタとを含む回路のシミュレーション方法であって、前記第１トランジスタのチャネル長より前記第２トランジスタのチャネル長が短く、前記第１トランジスタはキンク効果が発生せず、前記第２トランジスタはキンク効果が発生するものであり、前記第１トランジスタにマルチトランジスタモデルを用いて前記第１トランジスタのゲート絶縁膜容量の電圧依存性・周波依存性を再現する工程と、前記第２トランジスタにモノトランジスタモデルを用いて前記第２トランジスタの内部ノード電位の分布を再現する工程と、を含む、ことを特徴とする。
上記シミュレーション方法において、前記マルチトランジスタモデルが、ひとつのトランジスタを複数のサブトランジスタが直列に接続されたものと見立て、前記複数のサブトランジスタの各々の内部ノード電位を読み取り、前記各々の内部ノード電位の分布を利用するものである、ことが好ましい。
上記シミュレーション方法において、前記第１トランジスタは画素部分に形成され、前記第２トランジスタはドライバ部分に形成される、ことが好ましい。
上記シミュレーション方法において、前記第１トランジスタのチャネル長は４μ以上である、ことが好ましい。
上記シミュレーション方法において、前記第２トランジスタのチャネル長は４μ以下である、ことが好ましい。
本発明に係る設計方法の一態様は、上記シミュレーション方法を用いて前記第１トランジスタと前記第２トランジスタとを含む回路を設計することを特徴とする。
【００１４】
本発明に係る回路シミュレータ用トランジスタモデルの一態様は、ひとつのトランジスタを、そのままひとつのトランジスタで表すモデルを、モノトランジスタモデルと定義し、ひとつのトランジスタを、複数のサブトランジスタが直列に接続され、各々のサブトランジスタにゲート絶縁膜容量が接続された構造で表すモデルを、マルチトランジスタモデルと定義したとき、各々のトランジスタに対して、モノトランジスタモデルと、マルチトランジスタモデルとを、選択して用いることを特徴とする、回路シミュレータ用トランジスタモデルである。
本構成によれば、モノトランジスタモデルにより正しくシミュレートできるトランジスタに対してはモノトランジスタモデルを用い、マルチトランジスタモデルにより正しくシミュレートできるトランジスタに対してはマルチトランジスタモデルを用いることで、全てのトランジスタを正しくシミュレートすることが、可能となる。
【００１５】
上記回路シミュレータ用トランジスタモデルにおいて、モノトランジスタモデルでは、ゲート絶縁膜容量がゲート電極とソース電極との間に接続されていることを特徴とする、ことが好ましい。
【００１６】
本構成によれば、モノトランジスタモデルにおいて、ゲート絶縁膜容量が過小評価されることがなくなり、安全側の設計となる。
【００１７】
上記回路シミュレータ用トランジスタモデルにおいて、キンク効果が存在するトランジスタに対しては、モノトランジスタモデルを用い、キンク効果が存在しないトランジスタに対しては、マルチトランジスタモデルを用いることを特徴とすることが好ましい。
【００１８】
本構成によれば、モノトランジスタモデルにより正しくシミュレートできるキンク効果が存在するトランジスタに対してはモノトランジスタモデルを用い、マルチトランジスタモデルにより正しくシミュレートできるキンク効果が存在しないトランジスタに対してはマルチトランジスタモデルを用いることで、全てのトランジスタを正しくシミュレートすることが、可能となる。
【００１９】
上記回路シミュレータ用トランジスタモデルにおいて、短チャネルトランジスタに対しては、モノトランジスタモデルを用い、長チャネルトランジスタに対しては、マルチトランジスタモデルを用いることが好ましい。
【００２０】
ここで、短チャネルトランジスタとは、使用される動作条件において、ドレイン端の電界が高く、衝突イオン化が発生するトランジスタと定義され、キンク効果が発生しやすい。一方、長チャネルトランジスタとは、使用される動作条件において、ドレイン端の電界が低く、衝突イオン化が発生しないトランジスタと定義され、キンク効果が発生しにくい。
【００２１】
本構成によれば、モノトランジスタモデルにより正しくシミュレートできる短チャネルトランジスタに対してはモノトランジスタモデルを用い、マルチトランジスタモデルにより正しくシミュレートできる長チャネルトランジスタに対してはマルチトランジスタモデルを用いることで、全てのトランジスタを正しくシミュレートすることが、可能となる。
【００２２】
上記回路シミュレータ用トランジスタモデルを薄膜トランジスタに適用することが好ましい。
【００２３】
本構成によれば、モノトランジスタモデルにより正しくシミュレートできるトランジスタと、マルチトランジスタモデルにより正しくシミュレートできるトランジスタとが混在する場合の多い薄膜トランジスタに対して、全てのトランジスタを正しくシミュレートすることが、可能となる。
【００２４】
【発明の実施の形態】
以下、本発明の好ましい実施例を説明する。本実施例は、薄膜トランジスタを想定しているが、バルクトランジスタ、SOI（Silicon On Insulator）トランジスタなどに対しても、本発明の思想は有効である。
【００２５】
図８に、本実施例における回路シミュレーションを行う回路を示す。この回路は、ドライバ内蔵のディスプレイに関するもので、ドライバ部分と画素部分との回路シミュレーションを同時に行う場合を、想定している。シフトレジスタ21、バッファ22、アナログスイッチ23は、表示部分周辺に配置される内蔵ドライバである。画素トランジスタ24は、表示部分内部の各画素に配置される。
【００２６】
シフトレジスタ21、バッファ22、アナログスイッチ23などの内蔵ドライバに存在する薄膜トランジスタに関しては、オン電流が大きいことが重視されるため、比較的短チャネル（4ミクロン程度以下）の薄膜トランジスタが用いられることが多い。この場合、キンク効果が存在するので、モノトランジスタモデルを用いる必要がある。ゲート絶縁膜容量の電圧依存性・周波数依存性は大きくないので、マルチトランジスタモデルを用いる必要はない。そこで、モノトランジスタモデルを用いる。図９に、モノトランジスタモデルを示す。ゲート絶縁膜容量はゲート電極とソース電極との間に接続されている。これらの回路において、ソース電極の電位は固定あるいは変化量は少ない一方、ドレイン電極の電位はゲート電極の電位に追従して変動する。故に、同じゲート絶縁膜容量が接続されるとき、ゲート電極とソース電極への充放電電荷の方が、ゲート電極とドレイン電極との間の充放電電荷よりも大きい。よって、本実施例のように、ゲート絶縁膜容量がゲート電極とソース電極との間に接続されていることにより、充放電電流が過小評価されることが無くなり、安全側の設計となる。なお、ゲート絶縁膜容量がゲート電極とソース電極との間に接続されず、ゲート電極とドレイン電極との間に接続されている場合、または、ゲート電極とソース電極との間およびゲート電極とドレイン電極との間に1/2ずつ接続されている場合も、本発明の思想の一部は有効である。
【００２７】
画素トランジスタ24に関しては、オフ電流が小さいことが重視されるため、比較的長チャネル（4ミクロン程度以上）の薄膜トランジスタが用いられることが多い。この場合、ゲート絶縁膜容量の電圧依存性・周波数依存性が大きくなるので、マルチトランジスタモデルを用いる必要がある。キンク効果は存在しないので、モノトランジスタモデルを用いる必要はない。そこで、マルチトランジスタモデルを用いる。マルチトランジスタモデルについては、前述のとおりである（図１）。
【００２８】
図１０に、リングオシレータの発振周波数の、モノトランジスタ実効コンダクタンスモデルによるシミュレーション結果と実測値の比較を示す。この回路は、図８に示す回路とは異なるが、モノトランジスタモデルを用いる効果を説明するには十分である。モノトランジスタモデルでは、リングオシレータの発振周波数やシフトレジスタの動作限界周波数が、実測値よりも低くなっている。完全に正しいシミュレーションとは言えないものの、モノトランジスタモデルにより設計を行うことで、安全側の設計を行うことが可能となる。
【図面の簡単な説明】
【図１】マルチトランジスタモデルを示す図。
【図２】長チャネルトランジスタに対する、マルチトランジスタ実効コンダクタンスモデルの動作を示す図。
【図３】長チャネルトランジスタに対する、内部ノード電位を示す図。
【図４】マルチトランジスタ実効コンダクタンスモデルによる、ゲート絶縁膜容量の電圧依存性・周波数依存性の一例を示す図。
【図５】短チャネルトランジスタに対する、マルチトランジスタ実効コンダクタンスモデルの動作を示す図。
【図６】短チャネルトランジスタに対する、内部ノード電位を示す図。
【図７】リングオシレータの発振周波数の、マルチトランジスタ実効コンダクタンスモデルによるシミュレーション結果と実測値の比較。
【図８】回路シミュレーションを行う回路を示す図。
【図９】モノトランジスタモデルを示す図。
【図１０】リングオシレータの発振周波数の、モノトランジスタ実効コンダクタンスモデルによるシミュレーション結果と実測値の比較。
【符号の説明】
１１  ゲート電極
１２  ゲート絶縁膜
１３  ソース電極
１４  ソース領域
１５  ドレイン電極
１６  ドレイン領域
１７  チャネル領域
１８  サブトランジスタ
１９  ゲート絶縁膜容量
T1  第1サブトランジスタ
T2  第2サブトランジスタ
T3  第3サブトランジスタ
T4  第4サブトランジスタ
T5  第5サブトランジスタ
V0  第0内部ノード電位
V1  第1内部ノード電位
V2  第2内部ノード電位
V3  第3内部ノード電位
V4  第4内部ノード電位
V5  第5内部ノード電位
I1  第1サブトランジスタ電流
I2  第2サブトランジスタ電流
I3  第3サブトランジスタ電流
I4  第4サブトランジスタ電流
I5  第5サブトランジスタ電流
２１  シフトレジスタ
２２  バッファ
２３  アナログスイッチ
２４  画素トランジスタ
【図１】
0004122720.tif 000002
【図２】
0004122720.tif 000003
【図３】
0004122720.tif 000004
【図４】
0004122720.tif 000005
【図５】
0004122720.tif 000006
【図６】
0004122720.tif 000007
【図７】
0004122720.tif 000008
【図８】
0004122720.tif 000009
【図９】
0004122720.tif 000010
【図１０】
0004122720.tif 000011