(57)【特許請求の範囲】
【請求項１】
バッテリ(１)からの駆動電流が通電されることでソレノイドバルブを作動させるソレノイドバルブコイル（３）と、
該ソレノイドバルブコイルの一端と前記バッテリ（１）との間に備えられる第１のスイッチ手段（２）、ソレノイドバルブコイルの他端とグランドとの間に備えられる第２のスイッチ手段（４）、及びバッテリと前記第１，第２のスイッチ手段とソレノイドバルブコイルとを各々に接続する複数の配線（９，１０，１１）を備え、ソレノイドバルブコイルに駆動電流を供給する給電系と、
ソレノイドバルブコイルの一端あるいは他端に接続され、前記駆動電流のソレノイドバルブコイルへの通電が遮断されると、微少なテスト電流をソレノイドバルブコイルに供給するテスト用電源系（２０，２１，２２）と、第１，第２のスイッチ手段の作動を制御するとともに、該作動状態に応じたソレノイドバルブコイルの一端あるいは他端のうち前記テスト用電源系とは異なる側の端部の電圧に基づいて前記給電系の異常を検出する検出手段（７）とを具備することを特徴とするソレノイドバルブの異常検出装置。
【請求項２】
請求項１記載のソレノイドバルブの異常検出装置において、検出手段はマイクロコンピュータであり、テスト用電源系は該マイクロコンピュータのデジタル出力ポート（Ｐ４）をテスト電流の供給源とすることを特徴とするソレノイドバルブの異常検出装置。
【請求項３】
バッテリ(１)からの駆動電流が通電されるとソレノイドバルブを作動させるソレノイドバルブコイル（３）と、ソレノイドバルブコイルの一端とバッテリ（１）との間に備えられる第１のスイッチ手段（２）、ソレノイドバルブコイルの他端とグランドとの間に備えられる第２のスイッチ手段（４）、及びバッテリと前記第１，第２のスイッチ手段とソレノイドバルブコイルとを各々に接続する複数の配線（９，１０，１１）を備え、ソレノイドバルブコイルに駆動電流を供給する給電系と、
ソレノイドバルブコイルの一端あるいは他端に接続され、前記駆動電流のソレノイドバルブコイルへの通電が遮断されると、微少なテスト電流をソレノイドバルブコイルに供給するテスト用電源系（２０，２１，２２）と、ソレノイドバルブコイルの一端の電圧と他端の電圧との差を増幅する差動増幅器（２４）と、第１，第２のスイッチ手段の作動を制御するとともに、差動増幅器の出力電圧に基づいて給電系の異常を検出する検出手段（７）とを具備することを特徴とするソレノイドバルブの異常検出装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は  ソレノイドバルブ（電磁弁）の異常検出装置に係わり、特に車両の電子式ブレーキ制御システム等に用いられるソレノイドバルブの異常の検出技術に関する。
【０００２】
【従来の技術】
本出願人は、例えば特願平８−２５０７０２号等に、車両における電子式ブレーキ制御システムに係わる技術を出願している。この電子式ブレーキ制御システムにおいては、液圧制御弁（ソレノイドバルブ）を用いてホイールシリンダの液圧を制御するようになっており、このソレノイドバルブは電子回路によって構成された制御装置によってソレノイドバルブコイルへの通電が調整されることにより、その作動が制御されるようになっている。このようなソレノイドバルブについては、車両という安全性が重視される装置に使用されるため、その異常を素早く検出する必要がある。
【０００３】
例えば、このようなソレノイドバルブの異常を検出する異常検出装置には、図６に示すような回路構成のものがある。この回路において、符号１は自動車のバッテリ、２はリレー（第１のスイッチ手段）、３はソレノイドバルブコイル、４はスイッチング用ＦＥＴ（電界効果型トランジスタ；第２のスイッチ手段）、５はリレー２を駆動するリレー駆動回路、６はスイッチング用ＦＥＴ４を駆動するＦＥＴ駆動回路、７はマイクロコンピュータ（検出手段）、８は抵抗分圧器、８ａ，８ｂは抵抗分圧器８を形成する高抵抗値の抵抗器、９はバッテリ電力供給ライン（配線）、１０はソレノイドバルブコイル接続ラインのうちの電力供給ライン（配線）、１１はソレノイドバルブコイル接続ラインのうちの接地ライン（配線）である。また、Ｐ１、Ｐ２はマイクロコンピュータ７のデジタル出力ポート、Ｐ３はマイクロコンピュータ７のデジタル入カポートである。
【０００４】
バッテリ１のマイナス端子（他端）は接地され、プラス端子（一端）はバッテリ電力供給ライン９を介してリレー２に接続され、該リレー２の他端には電力供給ライン１０を介してソレノイドバルブコイル３が接続され、ソレノイドバルブコイル３の他端には接地ライン１１を介してスイッチング用ＦＥＴ４の例えばドレイン端子が接続され、さらにはスイッチング用ＦＥＴ４のソース端子は接地されている。すなわち、リレー２はソレノイドバルブコイル３の電力供給ライン１０側に接続されるとともに、スイッチング用ＦＥＴ４はソレノイドバルブコイル３の接地ライン１１側に接続され、リレー２とソレノイドバルブコイル３とスイッチング用ＦＥＴ４とからなる直列接続回路がバッテリ１の両端に接続されている。
【０００５】
さらに、リレー駆動回路５は上記デジタル出力ポートＰ１の出力信号によって駆動され、ＦＥＴ駆動回路６はデジタル出力ポートＰ２の出力信号によって駆動されるようになっている。また、接地ライン１１は、抵抗分圧器８を介して上記デジタル入カポートＰ３に接続される、つまり接地ライン１１の電圧は高抵抗値の抵抗器８ａ，８ｂによって分圧されてデジタル入カポートＰ３に入力されるようになっている。上述した各構成要素のうち、バッテリ電力供給ライン９、リレー２、電力供給ライン１０、接地ライン１１、及びスイッチング用ＦＥＴ４は、ソレノイドバルブコイル３に駆動電流を供給する給電系を構成するものである。
【０００６】
このように構成されたソレノイドバルブの異常検出装置では、マイクロコンピュータ７のデジタル出カポートＰ１，Ｐ２からリレー２あるいはスイッチング用ＦＥＴ４を各種の組み合わせでオン／オフさせる信号を出力し、このときにデジタル入力ポートＰ３に入力される信号を検出して、ソレノイドバルブコイル３及び上記給電系の異常を検出するようになっている。
【０００７】
例えば、上記バッテリ電力供給ライン９、リレー２、ソレノイドバルブコイル３の電力供給ライン１０、ソレノイドバルブコイル３、ソレノイドバルブコイル３の接地ライン１１、およびスイッチング用ＦＥＴ４の正常作動状態において、マイクロコンピュータ７のデジタル出カポートＰ１，Ｐ２からの出力信号によってリレー２およびスイッチング用ＦＥＴ４がオフ状態とされた場合に、ソレノイドバルブコイル３は通電されないためにマイクロコンピュータ７のデジタル入力ポートＰ３へは「Ｌ（ロー）」レベルの入力信号が供給されることになる。
【０００８】
一方、マイクロコンピュータ７のデジタル出力ポートＰ１，Ｐ２の出力信号によりリレー２をオン状態、かつスイッチング用ＦＥＴ４をオフ状態とすると、リレー２とソレノイドバルブコイル３と抵抗器８ａ，８ｂからなる直列回路にバッテリ１から電流が通電されることになる。この場合、抵抗器８ａ，８ｂが高抵抗値であるため、ソレノイドバルブコイル３には該ソレノイドバルブ３を駆動するのに十分な電流が通電されないが、マイクロコンピュータ７のデジタル入力ポートＰ３には、抵抗器８ａ，８ｂからなる抵抗分圧器８を介して「Ｈ（ハイ）」レベルの信号が入力される。
【０００９】
さらに、マイクロコンピュータ７のデジタル出力ポートＰ１、Ｐ２の出力信号によりリレー２およびスイッチング用ＦＥＴ４をオン状態とした場合、ソレノイドバルブコイル３には該ソレノイドバルブ３を駆動するのに十分な電流が通電され、マイクロコンピュータ７のデジタル入力ポートＰ３の入力は「Ｌ（ロー）」レベルとなる。
【００１０】
ここで、バッテリ電力供給ライン９、ソレノイドバルブコイル３の電源供給ライン１０，接地ライン１１、リレー２あるいはスイッチング用ＦＥＴ４に異常が発生した場合には以下のような状態が招来する。
【００１１】
すなわち、例えば電源供給ライン１０あるいは接地ライン１１がバッテリ電力供給ライン９と短絡した場合には、マイクロコンピュータ７がデジタル出力ポートＰ１、Ｐ２からリレー２及びスイッチング用ＦＥＴ４をオフ状態とする信号を出力しているにもかかわらず、マイクロコンピュータ７のデジタル入力ポートＰ３には「Ｈ（ハイ）」レベルの信号が入力される。
【００１２】
また、電源供給ライン１０あるいは接地ライン１１が断線または接地された場合、バッテリ電力供給ライン９が断線した場合、あるいはリレー駆動回路５やリレー２の故障により該リレー２がオン状態とならない場合には、マイクロコンピュータ７がデジタル出力ポートＰ１からリレー２をオン状態、かつデジタル出力ポートＰ２からスイッチング用ＦＥＴ４をオフ状態とする信号を出力しているにもかかわらず、マイクロコンピュータ７のデジタル入力ポートＰ３には「Ｌ（ロー）」レベルの信号が入力される。
【００１３】
ＦＥＴ駆動回路６やスイッチング用ＦＥＴ４の故障により該スイッチング用ＦＥＴ４がオン状態とならない場合には、マイクロコンピュータ７がデジタル出力ポートＰ１，Ｐ２からリレー２及びスイッチング用ＦＥＴ４を共にオン状態とする信号を出力しているにもかかわらず、マイクロコンピュータ７のデジタル入力ポートＰ３には「Ｈ（ハイ）」レベルの信号が入力される。
【００１４】
このようなソレノイドバルブコイル３への給電系の異常状態に対して、上記従来のソレノイドバルブの異常検出装置は、上述したようにリレー２あるいはスイッチング用ＦＥＴ４を上記各種の作動状態とした場合におけるデジタル入力ポートＰ３の電圧レベルを確認することにより検出している。例えば、電力供給ライン１０あるいは接地ライン１１が接地または断線したような異常の発生は、マイクロコンピュータ７のデジタル出力ポートＰ１からリレー２をオン状態とする信号を出力し、リレー２がオン状態となった時点でマイクロコンピュータ７のデジタル入力ポートＰ３の電圧レベルが「Ｈ（ハイ）」レベルとなるか否かをマイクロコンピュータ７によって検出することによって行われる。
【００１５】
【発明が解決しようとする課題】
ところで、電力供給ライン１０あるいは接地ライン１１の接地または断線の発生はリレー２をオン状態として検出されるため、例えば電力供給ライン１０が接地するような異常が発生している場合には、バッテリ電力供給ライン９とリレー２にはバッテリ１から大電流が流れて破損する場合がある。また、ソレノイドバルブコイル３が低抵抗値を有し、抵抗分圧器８を形成する抵抗器８ａ，８ｂが高抵抗値を有するため、例えばソレノイドバルブコイル３の両端が短絡した場合にリレー２をオン状態としたときのマイクロコンピュータ７のデジタル入力ポートＰ３の電圧レベルは、ソレノイドバルブコイル３が正常な場合の上記電圧レベルに対して微小な変化しか示さない。したがって、ソレノイドバルブコイル３の短絡等を検出することができないという問題点がある。
【００１６】
本発明は、上述する問題点に鑑みてなされたもので、以下の点を目的とするものである。
（１）異常検出時におけるソレノイドバルブコイルの給電系の破損を防止することが可能なソレノイドバルブの異常検出装置を提供する。
（２）自動車のバッテリを直接用いることなく、ソレノイドバルブコイルの給電系の異常を検出することが可能なソレノイドバルブの異常検出装置を提供する。（３）ソレノイドバルブコイルの両端の短絡を正確に検出することが可能なソレノイドバルブの異常検出装置を提供する。
【００１７】
【課題を解決するための手段】
上記目的を達成するために、バッテリからの駆動電流が通電されることでソレノイドバルブを作動させるソレノイドバルブコイルと、該ソレノイドバルブコイルの一端と前記バッテリとの間に備えられる第１のスイッチ手段、ソレノイドバルブコイルの他端とグランドとの間に備えられる第２のスイッチ手段、及びバッテリと前記第１，第２のスイッチ手段とソレノイドバルブコイルとを各々に接続する複数の配線を備え、ソレノイドバルブコイルに駆動電流を供給する給電系と、ソレノイドバルブコイルの一端あるいは他端に接続され、前記駆動電流のソレノイドバルブコイルへの通電が遮断されると、微少なテスト電流をソレノイドバルブコイルに供給するテスト用電源系と、第１，第２のスイッチ手段の作動を制御するとともに、該作動状態に応じたソレノイドバルブコイルの一端あるいは他端のうち前記テスト用電源系とは異なる側の端部の電圧に基づいて前記給電系の異常を検出する検出手段とを具備する手段が採用される。また、上記手段において、検出手段はマイクロコンピュータであり、テスト用電源系は該マイクロコンピュータのデジタル出力ポートをテスト電流の供給源とするという手段が採用される。さらに、バッテリからの駆動電流が通電されるとソレノイドバルブを作動させるソレノイドバルブコイルと、ソレノイドバルブコイルの一端とバッテリとの間に備えられる第１のスイッチ手段、ソレノイドバルブコイルの他端とグランドとの間に備えられる第２のスイッチ手段、及びバッテリと前記第１，第２のスイッチ手段とソレノイドバルブコイルとを各々に接続する複数の配線を備え、ソレノイドバルブコイルに駆動電流を供給する給電系と、ソレノイドバルブコイルの一端あるいは他端に接続され、前記駆動電流のソレノイドバルブコイルへの通電が遮断されると、微少なテスト電流をソレノイドバルブコイルに供給するテスト用電源系と、ソレノイドバルブコイルの一端の電圧と他端の電圧との差を増幅する差動増幅器と、第１，第２のスイッチ手段の作動を制御するとともに、差動増幅器の出力電圧に基づいて給電系の異常を検出する検出手段とを具備するという手段が採用される。
【００１８】
【発明の実施の形態】
以下、図１から図５を参照して、本発明に係わるソレノイドバルブの異常検出装置の複数の実施形態について説明する。
【００１９】
〔第１実施形態〕
まず、図１を参照して、本発明の第１実施形態について説明する。なお、この図において、既に説明した図６に記載の構成要素と同一の構成要素については同一符号が付してある。よって、これらの構成要素については、説明を省略する。この図において、符号２０はテスト用電源、２１はテスト用電源２０に一端が接続された高抵抗値の電流制限用抵抗器、２２はアノード端子が電流制限用抵抗器２１の他端に、またカソード端子がソレノイドバルブコイル３の電力供給ライン１０にそれぞれ接続されたダイオード、さらにマイクロコンピュータ７においてＰ６はアナログ入力ポートである。
【００２０】
すなわち、テスト用電源２０の出力は、電流制限用抵抗器２１及びダイオード２２からなる直列回路を介してソレノイドバルブコイル３の電力供給ライン１０に供給されるようになっている。なお、テスト用電源２０と電流制限用抵抗器２１とダイオード２２とは、テスト用電源系を構成するものである。
【００２１】
ここで、テスト用電源２０の出力電圧は、バッテリ１の出力電圧よりも小さな値に設定されているので、リレー２（第１のスイッチ手段）が閉じた状態においてソレノイドバルブコイル３の一端となる電力供給ライン１０（配線）にはバッテリ１の出力が供給されることになる。一方、リレー２が開放された状態においては、ダイオード２２が導通するので電力供給ライン１０にはテスト用電源２０の出力が供給され、この場合、電流制限用抵抗器２１が高抵抗値に設定されているためソレノイドバルブコイル３には、ソレノイドバルブが駆動されることのない微少なテスト電流が供給されることになる。
【００２２】
上記構成の本実施形態において、バッテリ電力供給ライン９(配線)、リレー２、ソレノイドバルブコイル接統ラインの電力供給ライン１０と接地ライン１１(配線)、あるいはスイッチング用ＦＥＴ４（第２のスイッチ手段）が正常状態にある場合、マイクロコンピュータ７のアナログ入力ポートＰ６には以下のような信号が入力される。
【００２３】
すなわち、リレー２がマイクロコンピュータ７のデジタル出力ポートＰ１からリレー駆動回路５に供給された信号によってオフ状態（開放状態）とされ、かつスイッチング用ＦＥＴ４がマイクロコンピュータ７のデジタル出力ポートＰ２からＦＥＴ駆動回路６に供給された信号によってオフ状態とされた場合、ソレノイドバルブコイル３には、ダイオード２２および電流制限用抵抗器２１を介してテスト用電源２０からテスト電流が供給される。
【００２４】
この場合、マイクロコンピュータ７のアナログ入力ポートＰ６には、概略してテスト用電源２０の出力電圧が電流制限用抵抗器２１と抵抗分圧器８の抵抗器８ａの直列抵抗値と抵抗器８ｂによって分圧された電圧の信号が入力される。なお、この状態では、電流制限用抵抗器２１、抵抗器８ａ、あるいは抵抗器８ｂが高抵抗値を有するので、ソレノイドバルブコイル３にはソレノイドバルブを駆動するのに十分な電流が通電されず、ソレノイドバルブは作動しない。
【００２５】
また、マイクロコンピュータ７のデジタル出力ポートＰ１からの出力信号によりリレー２がオン状態（導通状態）とされると、電力供給ライン１０にはバッテリ１の出力電圧が供給される。そして、マイクロコンピュータ７のアナログ入力ポートＰ６には、バッテリ１の出力電圧が抵抗分圧器８によって分圧された電圧の信号が入力されることになる。なお、この場合においても、抵抗器８ａ，８ｂは高抵抗値を有するので、ソレノイドバルブは駆動されない。また、バッテリ１からテスト用電源２０への電流の流れはダイオード２２によって阻止される。
【００２６】
このようにリレー２をオン状態とした後に、マイクロコンピュータ７のデジタル出力ポートＰ２からの出力信号によってスイッチング用ＦＥＴ４をオン状態とすると、ソレノイドバルブコイル３にはバッテリ１からソレノイドバルブを駆動するのに十分な電流が通電され、このときマイクロコンピュータ７のアナログ入力ポートＰ６には、ほぼゼロ電位の信号が供給される。
【００２７】
さらに、マイクロコンピュータ７のデジタル出力ポートＰ１，Ｐ２からの出力信号によってリレー２がオフ状態かつスイッチング用ＦＥＴ４がオン状態とされた場合においても、マイクロコンピュータ７のアナログ入力ポートＰ６には、ゼロ電位の信号が供給されることになる。
【００２８】
次に、バッテリ電力供給ライン９、リレー２、ソレノイドバルブコイル接続ラインの電力供給ライン１０と接地ライン１１、あるいはスイッチング用ＦＥＴ４に短絡や接地等の異常が発生した場合には、以下のような電圧の信号がマイクロコンピュータ７のアナログ入力ポートＰ６に供給されることになる。
【００２９】
例えば、電力供給ライン１０あるいは接地ライン１１が接地あるいは断線するような異常が発生した場合、マイクロコンピュータ７のデジタル出力ポートＰ１，Ｐ２の出力信号の如何に係わらず、マイクロコンピュータ７のアナログ入力ポートＰ６にはゼロ電位の信号が供給されることになる。
【００３０】
また、ＦＥＴ駆動回路６またはスイッチング用ＦＥＴ４の故障により該スイッチング用ＦＥＴ４がオン状態とならない異常が発生した場合には、マイクロコンピュータ７のデジタル出力ポートＰ１からの出力信号によってリレー２をオフ状態、デジタル出力ポートＰ１からの出力信号によってスイッチング用ＦＥＴ４をオン状態とする信号を出力しているにも係わらず、マイクロコンピュータ７のアナログ入力ポートＰ６には、テスト用電源２０の出力電圧が電流制限用抵抗器２１と抵抗分圧器８によって分圧された電圧の信号つまりゼロ電位ではない信号が入力される。
【００３１】
つまり、マイクロコンピュータ７は、デジタル出力ポートＰ１からの出力信号によってリレー２をオン状態とする前に、テスト用電源２０の出力電圧に基づいて、電力供給ライン１０あるいは接地ライン１１に接地あるいは断線するような異常が発生したことを検出することができる。
【００３２】
また、バッテリ電力供給ライン９の断線あるいはリレー駆動回路５またはリレー２の故障により該リレー２がオン状態とならないような異常が発生したときには、マイクロコンピュータ７がデジタル出力ポートＰ１からの出力信号によってリレー２をオン状態、またデジタル出力ポートＰ２からの出力信号によってスイッチング用ＦＥＴ４をオフ状態とする信号を出力しているにも係わらず、マイクロコンピュータ７のアナログ入力ポートＰ６には、テスト用電源２０の出力電圧が電流制限用抵抗器２１と抵抗分圧器８を形成する抵抗器８ａ，８ｂとによって分圧された電圧の信号が入力される。
【００３３】
上記のようにアナログ入力ポート６の電圧の信号を検出することによってマイクロコンピュータ７は、バッテリ電力供給ライン９またはリレー２に異常が発生したことを検出することができる。異常検出のためには、マイクロコンピュータ７のデジタル出力ポートＰ１からの出力信号によってリレー２をオン状態としてバッテリ１の出力を電力供給ライン１０に供給することになる。しかし、上記検出動作に基づいてリレー２をオン状態とするのを禁止することにより、リレー２をオン状態とすることで大電流が流れて各部品が損傷してしまうことを防止することができる。
【００３４】
車両用電子式制御装置では、車両各部を駆動するソレノイドバルブが複数配されるが、これらのソレノイドバルブについても上述したと同様の手段によってソレノイドバルブコイルの給電系の異常をより的確に検出することができる。
【００３５】
〔第２実施形態〕
次に、図２を参照して、本発明の第２実施形態について説明する。
本実施形態は、上記第１実施形態において、テスト用電源２０と電流制限用抵抗器２１とダイオード２２とから構成されるテスト用電源系をソレノイドバルブコイル３の接地ライン１１に接続し、かつソレノイドバルブコイル３の電力供給ライン１０の信号を抵抗分圧器８を介してマイクロコンピュータ７のアナログ入力ポートＰ６に入力するように変更したものである。この他の構成については、第１実施形態の構成と同様である。すなわち、ダイオード２２のカソード端子は接地ライン１１に接続されてテスト電流を供給し、電力供給ライン１０の信号は抵抗器８ａと抵抗器８ｂとによって分圧されてアナログ入力ポートＰ６に入力される。
【００３６】
このような構成においても、第１実施形態の構成と同様にテスト用電源系から供給される電流に基づいて、バッテリ電力供給ライン９、リレー２、電力供給ライン１０、接地ライン１１、あるいはスイッチング用ＦＥＴ４の異常を検出することができる。また、図示しない他の複数のソレノイドバルブについても上述した第１実施形態と同様な方法により異常検出を行なうことができる。
【００３７】
〔第３実施形態〕
また、図３を参照して、本発明の第３実施形態について説明する。
この実施形態は、図示するように、上記第１実施形態において、テスト用電源２０の代わりにマイクロコンピュータ７のデジタル出力ポートＰ４から電圧を供給し、かつ定電圧ダイオード２３をマイクロコンピュータ７のデジタル入力ポートＰ５と接地点（ＧＮＤ）との間に、デジタル入力ポートＰ５にカソード端子を、接地点（ＧＮＤ）にアノード端子を接続する極性で接続したものである。なお、定電圧ダイオード２３のクランプ電圧は、マイクロコンピュータ７が「Ｈ（ハイ）」レベルと認識する電圧に設定されている。
【００３８】
テスト用電源系からソレノイドバルブコイル３の給電系に供給される電流はソレノイドバルブを駆動できない微少なもので良いので、上記デジタル出力ポートＰ４からテスト電流を供給することが可能である。また、定電圧ダイオード２３を上述のように挿入することによって、デジタル入力ポートＰ５に異常な高電圧が印加されないようにしたものである。
【００３９】
このような構成において、バッテリ電力供給ライン９、リレー２、ソレノイドバルブコイル接続ラインの電力供給ライン１０と接地ライン１１、あるいはスイッチング用ＦＥＴ４が正常状態にある場合、マイクロコンピュータ７のデジタル入力ポートＰ５には、以下のような信号が入力される。
【００４０】
すなわち、ソレノイドバルブコイル３に通電を行なう前に、リレー２はマイクロコンピュータ７のデジタル出力ポートＰ１からの出力信号により、またスイッチング用ＦＥＴ４はデジタル出力ポートＰ２からの出力信号によりそれぞれオフ状態とされ、電力供給ライン１０には、マイクロコンピュータ７のデジタル出力ポートＰ４の出力信号が電流制限用抵抗器２１及びダイオード２２を介して供給される。例えば、該デジタル出力ポートＰ４から「Ｈ（ハイ）」レベルの信号が出力されると、分圧比を高く設定する抵抗分圧器８により、マイクロコンピュータ７が「Ｈ（ハイ）」レベルと認識する電圧がデジタル入力ポートＰ５に入力される。
【００４１】
上記と同様の状態において、デジタル出力ポートＰ４から「Ｌ（ロー）」レベルの信号を出力すると、デジタル入力ポートＰ５には「Ｌ（ロー）」レベルの信号が入力される。そして、ソレノイドバルブコイル３に通電を行なう準備のために、マイクロコンピュータ７のデジタル出力ポートＰ１からの出力信号によってリレー２をオン状態とすると、電力供給ライン１０の電位はバッテリ１の出力電圧となるため、ダイオード２２が遮断されて、マイクロコンピュータ７のデジタル出力ポートＰ４から出力される信号のレベルに係わらずソレノイドバルブコイル３へのテスト電流の供給は遮断される。
【００４２】
このとき、マイクロコンピュータ７のデジタル入力ポートＰ５には、定電圧ダイオード２３によってクランプされた電圧が印加される。すなわち、マイクロコンピュータ７が「Ｈ（ハイ）レベル」と認識する電圧がデジタル入力ポートＰ５に入力される。また、マイクロコンピュータ７のデジタル出力ポートＰ１からの出力信号によってリレー２をオン状態とした後、デジタル出力ポートＰ２からの出力信号によってスイッチング用ＦＥＴ４をオン状態とすることにより、ソレノイドバルブコイル３に通電を行なうことができ、このとき接地ラインが接地されるのでマイクロコンピュータ７のデジタル入力ポートＰ５には「Ｌ（ロー）」レベルの信号が入力される。
【００４３】
また、マイクロコンピュータ７のデジタル出力ポートＰ１からの出力信号によってリレー２をオフ状態かつデジタル出力ポートＰ２からの出力信号によってスイッチング用ＦＥＴ４をオン状態とすると、マイクロコンピュータ７のデジタル出力ポートＰ４からの出力信号のレベルの如何に係わらず、マイクロコンピュータ７のデジタル入力ポートＰ５には「Ｌ（ロー）」レベルの信号が入力される。
【００４４】
一方、バッテリ電力供給ライン９、リレー２、ソレノイドバルブコイル接続ラインの電力供給ライン１０と接地ライン１１、あるいはスイッチング用ＦＥＴ４に異常が発生している場合、上記デジタル入力ポートＰ５には以下のようなレベルの信号が入力される。
【００４５】
すなわち、電力供給ライン１０あるいは接地ライン１１がバッテリ電力供給ライン９と短絡するような異常が発生した場合には、マイクロコンピュータ７のデジタル入力ポートＰ５には正常時と同様に「Ｈ（ハイ）」レベルの信号が入力されるが、デジタル出力ポートＰ４からの出力信号が「Ｌ（ロー）」レベルである場合には、正常時と異なり「Ｈ（ハイ）」レベルの信号が入力される。
【００４６】
また、電力供給ライン１０あるいは接地ライン１１が接地あるいは断線するような異常が発生した場合には、マイクロコンピュータ７のデジタル出力ポートＰ４からの出力信号が「Ｈ（ハイ）」レベルであると、デジタル入力ポートＰ５には正常時とは異なり「Ｌ（ロー）」レベルの信号が入力されることになる。
【００４７】
さらに、ＦＥＴ駆動回路６またはスイッチング用ＦＥＴ４の故障により該スイッチング用ＦＥＴ４がオン状態とならない異常が発生した場合には、マイクロコンピュータ７がデジタル出力ポートＰ１からリレー２をオフ状態、デジタル出力ポートＰ２からスイッチング用ＦＥＴ４をオン状態とする信号をそれぞれ出力し、デジタル出力ポートＰ４から「Ｈ（ハイ）」レベルの信号を出力しているにも係わらず、デジタル入力ポートＰ５には正常時と異なり「Ｈ（ハイ）」レベルの信号が入力される。
【００４８】
上述したように、マイクロコンピュータ７は、デジタル入力ポートＰ５に入力される信号のレベルに基づいて、デジタル出力ポートＰ１からの出力信号によってリレー２をオン状態とする前に、ソレノイドバルブコイル接続ラインの電力供給ライン１０、接地ライン１１、あるいはスイッチング用ＦＥＴ４のいずれかに異常が発生したことを検出することができる。
【００４９】
なお、バッテリ電力供給ライン９の断線あるいはリレー駆動回路５またはリレー２の故障によりリレー２がオン状態とならないような異常が発生した場合には、マイクロコンピュータ７がデジタル出力ポートＰ１からリレー２をオン状態、デジタル出力ポートＰ２からスイッチング用ＦＥＴ４をオフ状態とする信号をそれぞれ出力し、かつデジタル出力ポートＰ４から「Ｌ（ロー）」レベルの信号を出力しているにも係わらず、マイクロコンピュータ７のデジタル入力ポートＰ５には正常時と異なり「Ｌ（ロー）」レベルの信号が入力されるため、マイクロコンピュータ７は、バッテリ電力供給ライン９あるいはリレー２に異常が発生したことを検出することができる。
【００５０】
この異常の検出にはリレー２をオン状態とする必要があるが、これ以前の上記検出動作に基づいてリレー２をオン状態とすることを禁止することにより、リレー２をオン状態とすることにより大電流が流れて各部品を損傷することを防止することができる。また、図示しない他の複数のソレノイドバルブについても上述したと同様の手段によって異常を検出することができる。
【００５１】
〔第４実施形態〕
次に、図４に示す回路を参照して、本発明の第４実施形態について説明する。この実施形態の構成は、図４に示すように、上記第３実施形態において、テスト用電源系をソレノイドバルブコイル３の接地ライン１１に接続し、かつソレノイドバルブコイル３の電力供給ライン１０を抵抗分圧器８及び定電圧ダイオード２３を介してマイクロコンピュータ７のデジタル入力ポートＰ５に供給するようにしたものである。なお、この他の構成については、第３実施形態の構成と同様である。
【００５２】
すなわち、この実施形態の場合、ダイオード２２のカソード端子は接地ライン１１に接続されて電流制限用抵抗器２１を介してマイクロコンピュータ７のデジタル出力ポートＰ４から供給されるテスト電流を接地ライン１１に供給し、電力供給ライン１０の信号は抵抗器８ａと抵抗器８ｂと定電圧ダイオード２３とを介してデジタル入力ポートＰ５に入力される。
【００５３】
このような構成においても、上記第３実施形態の構成と同様にテスト用電源系を介してマイクロコンピュータ７のデジタル出力ポートＰ４から供給されるテスト電流に基づいて、バッテリ電力供給ライン９、リレー２、電力供給ライン１０、接地ライン１１、あるいはスイッチング用ＦＥＴ４の異常等を検出することができる。また、図示しない他の複数のソレノイドバルブについても上述した第３実施形態と同様の手順によって各部品の異常を検出することが可能であることは勿論である。
【００５４】
〔第５実施形態〕
次に、図５に示す回路を参照して、本発明の第５実施形態について説明する。上述した第１から第４実施形態は、ソレノイドバルブコイル３の両端の短絡検出を意図するものではなかった。本実施形態は、ソレノイドバルブコイル３の両端が短絡した場合における該両端の微少電位差の変化を検出するものである。
【００５５】
なお、本実施形態は、図５に示すように、上記第１実施形態の回路構成にソレノイドバルブコイル３の両端の電位差を増幅する差動増幅器２４を付加した構成になっているので、第１実施形態の回路構成と同一の構成要素には同一符号を付してその説明を省略する。
【００５６】
図５に示すように、差動増幅器２４は、演算増幅器２４ａと、該演算増幅器２４ａの正相入力端子（＋）と上記電力供給ライン１０との間に配される高抵抗値の抵抗器２４ｂと、上記正相入力端子（＋）と接地点との間に配される高抵抗値の抵抗器２４ｃと、演算増幅器２４ａの逆相入力端子（−）と上記接地ライン１１との間に配される高抵抗値の抵抗器２４ｄと、上記逆相入力端子（−）と演算増幅器２４ａの出力端子（つまりマイクロコンピュータ７のアナログ入力ポートＰ３）との間に配される高抵抗値の抵抗器２４ｅと、上記正相入力端子（＋）にカソード端子を接続する極性で該正相入力端子（＋）と逆相入力端子（−）との間に配される定電圧ダイオード２４ｆとから構成される。なお、定電圧ダイオード２４ｆは、演算増幅器２４ａを保護するために正相入力端子（＋）と逆相入力端子（−）との間に介在されるものである。
【００５７】
このように構成されたソレノイドバルブの異常検出装置によれば、ソレノイドバルブコイル３に通電するときには、マイクロコンピュータ７のデジタル出力ポートＰ１の出力信号によってリレー２を予めオン状態としておいてからスイッチング用ＦＥＴ４をオン状態として、ソレノイドバルブコイル３へのバッテリ１から駆動電流を供給する。一方、ソレノイドバルブを作動させない場合には、デジタル出力ポートＰ１の出力信号によってリレー２をオフ状態、かつデジタル出力ポートＰ２の出力信号によってスイッチング用ＦＥＴ４をオフ状態としてバッテリ１からのソレノイドバルブコイル３への駆動電流の供給を遮断し、テスト用電源２０からテスト電流をソレノイドバルブコイル３に供給する。
【００５８】
この場合、スイッチング用ＦＥＴ４がオフ状態にあるためテスト電流は流れず、よってソレノイドバルブコイル３の両端の電圧は等しくなり、差動増幅器２４の出力電圧は略「０Ｖ（ボルト）」となる。続いて、デジタル出力ポートＰ２の出力信号によってスイッチング用ＦＥＴ４の動作状態がオフ状態からオン状態に変化すると、テスト電流は、テスト用電源２０から電流制限用抵抗器２１とダイオード２２を介してソレノイドバルブコイル３を経由して接地点に流れる。
【００５９】
ここで、ソレノイドバルブコイル３と上記テスト電流の通電経路が正常な場合には、ソレノイドバルブコイル３の両端には電位差が発生するので、差動増幅器２４の出力電圧は、抵抗器２４ｂ〜２４ｅの各抵抗値によって設定される増幅率に応じた電圧となる。マイクロコンピュータ７は、この電圧信号がアナログ入力ポートＰ６に入力されている間、ソレノイドバルブコイル３及びその経路（電力供給ライン１０、接地ライン１１、スイッチング用ＦＥＴ４からなる経路）が正常であると判断する。
【００６０】
ところが、この状態において、ソレノイドバルブコイル３が短絡している場合には、スイッチング用ＦＥＴ４をオン状態にしてもソレノイドバルブコイル３の両端の電圧は等しく、差動増幅器２４の出力電圧は概略０Ｖとなる。マイクロコンピュータ７は、この状態において差動増幅器２４の出力電圧が「０Ｖ」つまりアナログ入力ポートＰ６に入力される信号のレベルが「０Ｖ」である場合に、ソレノイドバルブコイル３の短絡を判断する。
【００６１】
これによって、マイクロコンピュータ７は、ソレノイドバルブコイル３の短絡故障を検出することができる。この検出動作に基づいてリレー２をオン状態、かつスイッチング用ＦＥＴ４をオン状態とすることを禁止することにより、該リレー２とスイッチング用ＦＥＴ４を同時にオン状態とすることにより大電流が流れて、各部品が損傷することを防止することができる。また、図示しない他の複数のソレノイドバルブについても上述したと同様の手段によって異常を検出することができる
【００６２】
なお、本実施形態において、上記第３あるいは第４実施形態のように、テスト用電源２０に代えて、マイクロコンピュータ７のデジタル出力ポートＰ４をテスト電流の供給源とすることが可能である。
【００６３】
【発明の効果】
以上説明したように、本発明に係わるソレノイドバルブの異常検出装置によれば、以下のような効果を奏する。
（１）駆動電流が通電されるとソレノイドバルブを作動させるソレノイドバルブコイルと、ソレノイドバルブコイルの一端とバッテリとの間に備えれる第１のスイッチ手段とソレノイドバルブコイルの他端とバッテリとの間に備えれる第２のスイッチ手段、及びバッテリと前記第１，第２のスイッチ手段とソレノイドバルブコイルとを各々に接続する複数の配線を備え、ソレノイドバルブコイルに駆動電流を供給する給電系と、ソレノイドバルブコイルの一端あるいは他端に接続され、前記駆動電流のソレノイドバルブコイルへの通電が遮断されると、微少なテスト電流をソレノイドバルブコイルに供給するテスト用電源系と、第１，第２のスイッチ手段の作動を制御するとともに、該作動状態に応じたソレノイドバルブコイルの一端あるいは他端かつ前記テスト用電源系とは異なる側の電圧に基づいて前記給電系の異常を検出するコンピュータとを具備するので、バッテリを用いることなく、微少なテスト電流によって給電系を形成する第１，第２のスイッチ手段の動作異常及び各配線の短絡や接地あるいは断線等の異常を確認することが可能である。
（２）従来のようにバッテリを用いて給電系の異常を検出する場合、異常の内容によっては給電系に大電流が流れて給電系を形成する各構成要素を破損することが考えられるが、テスト電流は微少電流に設定されているため、各構成要素の破損を防止することができる。
（３）また、コンピュータのデジタル出力ポートをテスト電流の供給源とすることにより、別途テスト電流用のテスト用電源を設ける必要がない上に異常を検出するコンピュータの入力ポートをデジタル入力ポートとすることができるため、コストダウンを図ることが可能である。
（４）さらに、ソレノイドバルブコイルの一端の電圧と他端の電圧との差を増幅する差動増幅器を備え、この差動増幅器の出力電圧に基づいて給電系の異常をコンピュータによって検出することにより、ソレノイドバルブコイルの両端の短絡をも正確に検出することが可能である。
【図面の簡単な説明】
【図１】 本発明に係わるソレノイドバルブの異常検出装置において、第１実施形態の構成を示す回路図である。
【図２】 本発明に係わるソレノイドバルブの異常検出装置において、第２実施形態の構成を示す回路図である。
【図３】 本発明に係わるソレノイドバルブの異常検出装置において、第３実施形態の構成を示す回路図である。
【図４】 本発明に係わるソレノイドバルブの異常検出装置において、第４実施形態の構成を示す回路図である。
【図５】 本発明に係わるソレノイドバルブの異常検出装置において、第５実施形態の構成を示す回路図である。
【図６】 従来のソレノイドバルブの異常検出装置の構成を示す回路図である。
【符号の説明】
１……バッテリ
２……リレー（第１のスイッチ手段）
３……ソレノイドバルブコイル
４……スイッチング用ＦＥＴ（第２のスイッチ手段）
５……リレー駆動回路
６……ＦＥＴ駆動回路
７……マイクロコンピュータ（検出手段）
８……抵抗分圧器
８ａ，８ｂ，２４ｂ〜２４ｅ……抵抗器
９……バッテリ電力供給ライン（配線）
１０……電力供給ライン（配線）
１１……接地ライン（配線）
２０……テスト用電源（テスト用電源系）
２１……電流制限抵抗器（テスト用電源系）
２２……ダイオード
２４……差動増幅器
Ｐ１，Ｐ２……デジタル出力ポート
Ｐ４……デジタル出力ポート（テスト用電源系）
Ｐ３，Ｐ５……デジタル入カポート
Ｐ６……アナログ入カポート
【図１】
0004033937.tif 000002
【図２】
0004033937.tif 000003
【図３】
0004033937.tif 000004
【図４】
0004033937.tif 000005
【図５】
0004033937.tif 000006
【図６】
0004033937.tif 000007