(57)【特許請求の範囲】
【請求項１】
記憶装置における金属コンタクトを形成する方法であって、
第一の導電型の第一のFET及び第二の導電型の第二のFETを有する周辺回路領域と、第二の導電型の第三のＦＥＴを有するアレイ領域とを含み、前記第一、第二及び第三のFETは、それぞれ、第一、第二及び第三のソース／ドレイン領域を含む半導体基板を提供する段階と、
前記半導体基板において誘電層を形成する段階と、
前記誘電層において、それぞれ、前記第一、第二及び第三のソース／ドレイン領域まで貫通する第一、第二及び第三のコンタクト孔を形成する段階と、
前記第一、第二及び第三のコンタクト孔内に、第二の導電型のドーピングSixGeｌ-x層（0＜ｘ＜ｌ）を形成する段階と、
前記第二及び第三のコンタクト孔をマスクする段階と、
前記第一のコンタクト孔内のドーピングSixGeｌ-x層を除去する段階と、
前記第一のソース／ドレイン領域において第一の導電型の不純物を注入する段階と、
前記半導体基板において順応的にコバルト層を形成する段階と、
前記コバルト層と前記第二及び第三のコンタクト孔内のSixGeｌ-x層との化学反応で前記コバルト層からけい化コバルト層を形成する段階と、
前記第二及び第三のコンタクト孔内のSixGeｌ-x層の不純物を、前記第二及び第三のソース／ドレイン領域に拡散させる段階と、
前記第一、第二及び第三のコンタクト孔を金属プラグで充填する段階と、
を順序に備える、
金属コンタクト形成方法。
【請求項２】
前記第一、第二の導電型はそれぞれｐ型、ｎ型である、
請求項１に記載の金属コンタクト形成方法。
【請求項３】
前記第一のソース／ドレイン領域に前記第一の導電型の不純物を注入する段階において、前記第一の導電型の不純物が硼素である、
する請求項１に記載の金属コンタクト形成方法。
【請求項４】
前記不純物を注入するのに2ＫeVより低いエネルギー及び1×1015 atoms/cm2より低いドーズ量を用いる、
請求項３に記載の金属コンタクト形成方法。
【請求項５】
前記不純物を注入するのにＰＬＡＤ法を用いる、
請求項４に記載の金属コンタクト形成方法。
【請求項６】
前記不純物を注入するのにＰＩＩＩ法を用いる、
請求項４に記載の金属コンタクト形成方法。
【請求項７】
前記SixGeｌ-x層はｎドーピングSixGeｌ-x層である、
請求項１に記載の金属コンタクト形成方法。
【請求項８】
前記SixGeｌ-x層は選択エピタキシー成長法により形成される、
請求項７に記載の金属コンタクト形成方法。
【請求項９】
前記金属プラグは選択成長法により形成されるタングステンプラグである、
請求項１に記載の金属コンタクト形成方法。
【請求項１０】
ＤＲＡＭにおける金属コンタクトを形成する方法であって、
ｐ型第一のFET及びｎ型第二のFETを有する周辺回路領域と、ｎ型第三のＦＥＴを有するアレイ領域とを含み、前記第一、第二及び第三のＦＥＴは、それぞれ、第一、第二及び第三のソース／ドレイン領域を含む半導体基板を提供する段階と、
前記半導体基板において誘電層を形成する段階と、
前記誘電層において、それぞれ、前記第一、第二及び第三のソース／ドレイン領域まで貫通する第一、第二及び第三のコンタクト孔を形成する段階と、
前記第一、第二及び第三のコンタクト孔内に、ｎドーピングSixGeｌ-x層（0＜ｘ＜ｌ）を形成する段階と、
前記第二及び第三のコンタクト孔をマスクする段階と、
前記第一のコンタクト孔内のｎドーピングSixGeｌ-x層を除去する段階と、
前記第一のソース／ドレイン領域においてｐ型不純物を注入する段階と、
前記半導体基板において順応的にコバルト層を形成する段階と、
前記コバルト層と前記第二及び第三のコンタクト孔内のｎドーピングSixGeｌ-x層との化学反応で前記コバルト層からけい化コバルト層を形成する段階と、
前記第二及び第三のコンタクト孔内のｎドーピングSixGeｌ-x層の不純物を、前記第二及び第三のソース／ドレイン領域に拡散させる段階と、
前記第一、第二及び第三のコンタクト孔を金属プラグで充填する段階と、
を順序に備える、
金属コンタクト形成方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、金属・半導体の境界面においてＳｉ−Ｇｅとけい化コバルトの結合によるコンタクトを有する半導体装置に関し、特に、混合式コンタクト法でＤＲＡＭ（動的随時アクセスメモリ）において低抵抗コンタクトを形成する方法に関する。
【０００２】
【従来の技術】
半導体製造技術において、従来、ＭＳコンタクト（金属・半導体コンタクト）の形成方法としては、オーミックコンタクト法及び拡散コンタクト法が挙げられる。オーミックコンタクト法は、不純物の濃度が固体溶化制限以上（即ち、Ｎ（ｎ，ｐ）＞１０２０ｃｍ−３）になるようにＭＳ境界面層に不純物を注入することにより、トンネル障壁を形成するものである。一方、拡散コンタクト法は、不純物をＭＳ境界面に拡散させＳＢＨ（ショットキ障壁の高さ）を下げるものである。
【０００３】
シリコンは、よく利用される半導体であるが、その真性ＳＢＨ（或いはエネルギーギャップＥｇ、Ｅｇ＝１．１１ｅＶ）が高い。したがって、シリコンを用いる場合、ＳＢＨを下げて良好なコンタクトを得るために、ＭＳ境界面において非常に高いドーピング濃度でドーピングする（普段、高エネルギー注入を用いる）必要がある。しかし、高エネルギー注入の場合、コンタクト面が必要以上に深くなることがあるため、半導体装置において短チャネル効果やパンチスルー（漏電）が生じられる。
【０００４】
【発明が解決しようとする課題】
前記のような問題点を解決するため、本発明の第一の目的は、低抵抗コンタクトの金属・半導体境界面を有する半導体装置を提供することにある。
【０００５】
また、本発明の第二の目的は、適当なドーピングで金属・半導体境界面において低抵抗コンタクトを形成し半導体装置を短チャネル効果や漏電から保護することができる金属コンタクト形成方法を提供することにある。
【０００６】
更に、本発明の第三の目的は、製造コストを低減させ、混合式コンタクト法で記憶装置（例えばＤＲＡＭ）における金属コンタクトを形成する金属コンタクト形成方法を提供することにある。
【０００７】
【課題を解決するための手段】
前記第一の目的を達成するための本発明の半導体装置は、半導体基板と、前記半導体基板に形成され、且つ前記半導体基板を露出させるコンタクト孔を有する誘電層と、前記コンタクト孔の底部に形成されるＳｉｘＧｅｌ−ｘ層（０＜ｘ＜ｌ）と、前記けい化コバルト層及び前記コンタクト孔の側壁に形成される順応性のあるコバルト層と、前記ＳｉｘＧｅｌ−ｘ層と前記コバルト層との間に形成されるけい化コバルト層と、前記コンタクト孔を充填し、且つ前記コバルト層上に形成される金属プラグとを有し、前記けい化コバルト層は、前記ＳｉｘＧｅｌ−ｘ層とコバルト層との化学反応により形成される。
【０００８】
また、前記第二の目的を達成するための本発明の金属コンタクト形成方法は、記憶装置における金属コンタクトを形成する方法において、第一の導電型の第一のＦＥＴ及び第二の導電型の第二のＦＥＴを有する周辺回路領域と、第二の導電型の第三のＦＥＴを有するアレイ領域とを含み、前記第一、第二及び第三のＦＥＴは、それぞれ、第一、第二及び第三のソース／ドレイン領域を含む導体基板を提供する段階と、前記半導体基板において誘電層を形成する段階と、前記誘電層において、それぞれ、第一、第二及び第三のソース／ドレインまで貫通する第一、第二及び第三のコンタクト孔を形成する段階と、前記第一、第二及び第三のコンタクト孔内に、第二の導電型のドーピングＳｉｘＧｅｌ−ｘ層（０＜ｘ＜ｌ）を形成する段階と、前記第二及び第三のコンタクト孔をマスクする段階と、前記第一のコンタクト孔内のドーピングＳｉｘＧｅｌ−ｘ層を除去する段階と、前記第一のソース／ドレインにおいて第一の導電型の不純物を注入する段階と、前記半導体基板において順応的にコバルト層を形成する段階と、前記コバルト層と前記第二及び第三のコンタクト孔内のＳｉｘＧｅｌ−ｘ層との化学反応で前記コバルト層からけい化コバルト層を形成する段階と、前記第二及び第三のコンタクト孔内のＳｉｘＧｅｌ−ｘ層の不純物を、前記第二及び第三のソース／ドレインに拡散させる段階と、前記第一、第二及び第三のコンタクト孔を金属プラグで充填する段階とを備えることを特徴とする。
【０００９】
更に、前記第三の目的を達成するための本発明の金属コンタクト形成方法は、ＤＲＡＭにおける金属コンタクトを形成する方法において、ｐ型第一のＦＥＴ及びｎ型第二のＦＥＴを有する周辺回路領域と、ｎ型第三のＦＥＴを有するアレイ領域とを含み、前記第一、第二及び第三のＦＥＴは、それぞれ、第一、第二及び第三のソース／ドレイン領域を含む半導体基板を提供する段階と、前記半導体基板において誘電層を形成する段階と、前記誘電層において、それぞれ、前記第一、第二及び第三のソース／ドレイン領域まで貫通する第一、第二及び第三のコンタクト孔を形成する段階と、前記第一、第二及び第三のコンタクト孔内に、ｎドーピングＳｉｘＧｅｌ−ｘ層（０＜ｘ＜ｌ）を形成する段階と、前記第二及び第三のコンタクト孔をマスクする段階と、前記第一のコンタクト孔内のｎドーピングＳｉｘＧｅｌ−ｘ層を除去する段階と、前記第一のソース／ドレイン領域においてｐ型不純物を注入する段階と、前記半導体基板において順応的にコバルト層を形成する段階と、前記コバルト層と前記第二及び第三のコンタクト孔内のｎドーピングＳｉｘＧｅｌ−ｘ層との化学反応で前記コバルト層からけい化コバルト層を形成する段階と、前記第二及び第三のコンタクト孔内のｎドーピングＳｉｘＧｅｌ−ｘ層の不純物を、前記第二及び第三のソース／ドレイン領域に拡散させる段階と、前記第一、第二及び第三のコンタクト孔を金属プラグで充填する段階とを備えることを特徴とする。
【００１０】
【発明の実施の形態】
前記の目的を達成して従来の欠点を除去するための課題を実行する本発明の実施例の構成とその作用を添付図面に基づき詳細に説明する。
【００１１】
図１ａ乃至１ｃは本発明の第一の実施例に係る金属・半導体境界面における金属コンタクトの形成方法による製造段階を示す図である。
【００１２】
図１ａにおいて、先ず、半導体基板１００に誘電層１２０を形成する。そして、半導体基板１００を露出させるように誘電層１２０内においてコンタクト孔１４０を形成する。この後、コンタクト孔１４０内にＳｉｘＧｅｌ−ｘ層２００を形成する（ここで、０＜ｘ＜ｌ）。この後、半導体基板１００において順応的にコバルト層（Ｃｏ層）２２０を形成する。
【００１３】
なお、ＳｉｘＧｅｌ−ｘ層２００はドーピングされたもの、特に、ｎドーピングによるものであることは好ましい。
【００１４】
ＳｉｘＧｅｌ−ｘ層２００の形成方法としては、ＭＢＥ法（分子線エピタキシー法）や、ＵＨＶ−ＣＶＤ法（超高真空化学気相堆積法）、ＲＴ−ＣＶＤ法（急速加熱ＣＶＤ法）及びＬＲＰ−ＣＶＤ法（Ｌｉｍｉｔｅｄ  Ｒｅａｃｔｉｏｎ  Ｐｒｏｃｅｓｓｉｎｇ  ＣＶＤ法）等が挙げられる。例えば、ＳｉｘＧｅｌ−ｘ層２００は非常に低い温度（＜８００℃）で選択エピタキシー成長法により形成される。
【００１５】
また、ＳｉｘＧｅｌ−ｘ層２００において、その比例ｘの値は、製造プロセスの選択やワークステージ及び後続形成される各層等の要素に基づいて最適な値として決定される。因みに、ＳｉｘＧｅｌ−ｘ層２００をシリコンリッチのものとして良い。この場合、ＳｉｘＧｅｌ−ｘ層２００の性質は純シリコンの性質に近いため、転位の発生が抑制される。例えば、ｘ値の範囲としては、０．５＜ｘ＜０．９５が挙げられる。
【００１６】
過去の資料によると、臨界厚さより薄いＳｉ−Ｇｅ層（ｘ値及び堆積条件によって薄くなるもの）は高温で行われる後続段階を経てもシリコン基板において転位が生じられないということが分かる。よって、歪み存在の状態に維持しシリコンとＳｉ−Ｇｅの格子不整によるシリコン基板内転位を抑制することで結合面における漏電流を防ぐために、ＳｉｘＧｅｌ−ｘ層２００の厚さを臨界厚さより小さくする必要があるが、本発明では、ＳｉｘＧｅｌ−ｘ層２００は後続のけい化段階にて多少消耗されるため、ＳｉｘＧｅｌ−ｘ層２００の厚さは、その消耗に十分に対抗するほどの値を取る必要があり、例えば、１０―３０ｎｍとする。
【００１７】
順応性のあるコバルト層２２０の形成（堆積）方法としては、ＰＶＤ法（物理気相堆積法）やＣＶＤ法、あるいは非選択式堆積法等が挙げられる。コバルト層２２０は、誘電層１２０（層間誘電層（ＩＬＤ層））に対しての粘着層兼拡散障壁層として用いられるため、他に粘着層や拡散障壁層を形成する必要がなくなる。
【００１８】
次に、図１ｂにおいて、アニ―ル法でコバルト層２２０からけい化コバルト層２４０を形成する。本実施例では、ＳｉｘＧｅｌ−ｘ層２００は選択的にコンタクト孔１４０の底部に形成されるため、コバルト層２００のコンタクト孔１４０の底部に当たる部分のみがコバルトとＳｉｘＧｅｌ−ｘ層２００のシリコンとの化学反応によりけい化コバルト層２４０に変わるが、コバルト層２００のコンタクト孔１４０の側壁に当たる部分はそのまま、変わらない。
【００１９】
ＳｉｘＧｅｌ−ｘ層２００にドーピングされた不純物がある場合、アニ―ル法を施す際不純物が半導体基板１００内に拡散する。このため、基板１００におけるＳｉｘＧｅｌ−ｘ層２００の下方に拡散領域３００が形成される。よって、コンタクト抵抗が低減される。
【００２０】
最後、図１ｃにおいて、コンタクト孔１４０を充填するようにコバルト層２２０の上に金属プラグ４００を形成する。このプラグ４００の形成方法は、例えば、以下の段階から構成される。即ち、（１）選択成長法でタングステン層を形成し、（２）ＣＭＰ（化学的機械的研磨）法でこのタングステン層を平坦化する（同時、誘電層１２０の上にあるコバルト層２２０も除去される）。
【００２１】
本発明による金属コンタクトと記憶装置（特にＤＲＡＭ装置）との整合性が非常に良い。
【００２２】
図２ａ乃至２ｇは本発明の第二の実施例に係る混合式コンタクト法によるＤＲＡＭの製造段階を示す図である。半導体基板１０の最初の様子は図２ａに示すものである。図２ａにおいて、半導体基板１０は断線に示すように二分され、周辺回路領域Ｓとアレイ領域（メモリ領域）Ａからなる。周辺回路領域Ｓ及びアレイ回路領域Ａでは何れも浅トレンチ分離（ＳＴＩ）を利用して電気的分離が施される。周辺回路領域Ｓにおいて、ｐ型電界効果トランジスタ（ｐＦＥＴ）Ｆ１とｎ型電界効果トランジスタ（ｎＦＥＴ）Ｆ２がそれぞれＮウェル１２とＰウェル１４の上に形成される。ここで、ウェル１２とウェル１４はＳＴＩにより電気的に分離される。一方、アレイ領域Ａにおいて、ｎ型電界効果トランジスタＦ３がＰウェル１６の上に形成される。また、ｐ型電界効果トランジスタＦ１、ｎ型電界効果トランジスタＦ２、ｎ型電界効果トランジスタＦ３の付近において、それぞれソース／ドレイン領域Ｓ／Ｄ１、Ｓ／Ｄ２、Ｓ／Ｄ３が形成される。
【００２３】
次に、図２ａに示すように、基板１０に誘電層２０を形成した後に、誘電層２０内において、周辺回路領域Ｓのｐ型電界効果トランジスタ領域のＳ／Ｄ１まで貫通する第一のコンタクト孔Ｃ１と、周辺回路領域Ｓのｎ型電界効果トランジスタ領域のＳ／Ｄ２まで貫通する第二のコンタクト孔Ｃ２と、アレイ領域Ａのｎ型電界効果トランジスタ領域のＳ／Ｄ３まで貫通する第三のコンタクト孔Ｃ３とを形成する。
【００２４】
次に、図２ｂに示すように、コンタクト孔Ｃ１、Ｃ２、Ｃ３内にそれぞれｎドーピングＳｉｘＧｅｌ−ｘ層３０を形成する（ここで、０＜ｘ＜ｌ）。
【００２５】
次に、図２ｃに示すように、周辺回路領域Ｓ及びアレイ領域Ａのｎ型電界効果トランジスタ領域をマスクし（即ちコンタクト孔Ｃ２及びＣ３をマスクする）コンタクト孔Ｃ１内のｎドーピングＳｉｘＧｅｌ−ｘ層３０を露出させるフォトレジスト層４０を形成する。
【００２６】
次に、ｐ型電界効果トランジスタ領域に対し注入コンタクト法を施す。図２ｄに示すように、先ず、コンタクト孔Ｃ１内のｎドーピングＳｉｘＧｅｌ−ｘ層３０を除去する。この後、基板１０において注入を行う。即ち、コンタクト孔Ｃ１を介してｐ型不純物（例えば、硼素またはフッ化硼素）をソース／ドレイン領域Ｓ／Ｄ１に注入する。なお、該注入段階はＳｉＧｅ層を除去する前に行われても良い。
【００２７】
なお、前記注入段階を行う場合、不純物を基板１０表面付近に分布させるように注入エネルギーやドーズ量を適宜に調整する必要がある。例えば、１００ｅＶ―１０ＫｅＶの低エネルギー及び１Ｅ１４―１Ｅ１５  ａｔｏｍｓ／ｃｍ２の低ドーズ量で注入する。なお、２０Ｋ―８０ＫｅＶの高エネルギー及び５Ｅ１４―３Ｅ１５  ａｔｏｍｓ／ｃｍ２の低ドーズ量で注入しても良い。更に、イオンミキシング法で注入しても良い。イオンミキシング法の場合、先ず、１００ｅＶ―１０ＫｅＶの低エネルギー及び１Ｅ１４―１Ｅ１６  ａｔｏｍｓ／ｃｍ２の高ドーズ量で注入し、そして、２０ＫｅＶ―８０ＫｅＶの高エネルギー及び５Ｅ１３―５Ｅ１４  ａｔｏｍｓ／ｃｍ２の低ドーズ量で注入する。
【００２８】
なお、より良い注入方法としては、２ＫｅＶより低いエネルギー及び１Ｅ１５  ａｔｏｍｓ／ｃｍ２より低いドーズ量で注入することが挙げられる。この場合、ＰＬＡＤ（プラズマドーピング）法またはＰＩＩＩ（プラズマイオン堆積注入）法が用いられる。
【００２９】
次に、注入されたもの及び基板の破損をアニ―ルするために、例えば、１０５０℃、１０間で、ＲＴＰ（急速加熱プロセス）を行う。
【００３０】
次に、図２ｅに示すように、フォトレジスト層４０を除去した後に、半導体基板１０において順応的にコバルト層５０を形成する。コバルト層５０の形成方法としては、非選択堆積法、例えば、ＰＶＤ法やＣＶＤ法が挙げられる。コバルト層５０は、誘電層２０（ＩＬＤ層）に対しての粘着層兼拡散障壁層として用いられる。
【００３１】
次に、図２ｆに示すように、基板１０に対し熱処理（例えばアニ―ル法）を施すことによりコバルト層５０からけい化コバルト層５２を形成する。この場合、ｎドーピングＳｉｘＧｅｌ−ｘ層３０はコンタクト孔Ｃ２，Ｃ３の底部に残留しているが、コンタクト孔Ｃ１から既に除去されたため、コバルト層５０のコンタクト孔Ｃ２，Ｃ３の底部に当たる部分のみがコバルトとｎドーピングＳｉｘＧｅｌ−ｘ層３０のシリコンとの化学反応によりけい化コバルト層５２に変えられるが、コバルト層５０のコンタクト孔Ｃ２，Ｃ３の側壁及びコンタクト孔Ｃ１に当たる部分はそのまま、変わらない。
【００３２】
加熱処理で前記けい化コバルト層５２を形成すると同時に、ｎ型電界効果トランジスタ領域において拡散コンタクトが行われる。即ち、周辺回路領域Ｓ及びアレイ領域Ａのｎ型電界効果トランジスタ領域において、コンタクト孔Ｃ２，Ｃ３内のｎドーピングＳｉｘＧｅｌ−ｘ層３０のｎ型不純物（ＡｓまたはＰ）は、加熱処理中第二及び第三のソース／ドレイン領域（Ｓ／Ｄ２及びＳ／Ｄ３）に拡散する（図２ｆ参照）。このため、ＳＢＨが下げられ、ｎ型電界効果トランジスタ領域においてオートミックコンタクトが形成される。
【００３３】
最後、図２ｇに示すように、コンタクト孔Ｃ１，Ｃ２，Ｃ３を充填するようにコバルト層５０の上に金属プラグ６０を形成する。このプラグ６０の形成方法としては、例えば、以下の段階からなる。即ち、（１）選択成長法でタングステン層を形成し、（２）ＣＭＰ法でこのタングステン層を平坦化する（同時、誘電層２０の上にあるコバルト層５０も除去される）。
【００３４】
本発明は前記実施例の如く提示されているが、これは本発明を限定するものではなく、当業者は本発明の要旨と範囲内において変形と修正をすることができる。
【００３５】
【発明の効果】
本発明は以下の効果を奏する。
【００３６】
（１）金属・半導体境界面におけるコンタクトが低ＳＢＨのＳｉｘＧｅｌ−ｘ層と低抵抗のけい化コバルト層及びコバルト層の結合により形成されるため、コンタクト抵抗が大幅に降下される。したがって、適当なドーピングで金属・半導体境界面において良好なコンタクトを形成し、半導体装置を短チャネル効果や漏電から保護することができる。
【００３７】
（２）コバルト層は粘着層兼拡散障壁層として用いられるため、他に粘着層や拡散障壁層を形成する必要がなくなる。よって、製造コストを低減することができる。
【００３８】
（３）本発明によれば、ｎ型電界効果トランジスタ領域において、ｎ型ＳｉｘＧｅｌ−ｘ層のコンタクトを形成することにより、拡散コンタクト法でコンタクトを形成することができる。一方、ｐ型電界効果トランジスタ領域において、注入コンタクト法を施すことにより、混合式コンタクト法を用いることもできる。したがって、本発明では、コンタクトを形成するのに混合式コンタクト法が用いられる。よって、光マスクの形成段階を減縮し製造コストを低減することができる。
【図面の簡単な説明】
【図１ａ】本発明の第一の実施例に係る金属・半導体境界面における金属コンタクトの形成方法による製造段階の一部分を示す図である。
【図１ｂ】図１ａに示す段階の後続の段階を示す断面図である。
【図１ｃ】図１ｂに示す段階の後続の段階を示す断面図である。
【図２ａ】本発明の第二の実施例に係る混合式コンタクト法によるＤＲＡＭの製造段階の一部分を示す図である。
【図２ｂ】図２ａに示す段階の後続の段階を示す断面図である。
【図２ｃ】図２ｂに示す段階の後続の段階を示す断面図である。
【図２ｄ】図２ｃに示す段階の後続の段階を示す断面図である。
【図２ｅ】図２ｄに示す段階の後続の段階を示す断面図である。
【図２ｆ】図２ｅに示す段階の後続の段階を示す断面図である。
【図２ｇ】図２ｆに示す段階の後続の段階を示す断面図である。
【符号の説明】
１０，１００  半導体基板
１２  Ｎウェル
１４，１６  Ｐウェル
２０，１２０  誘電層
３０  ｎドーピングＳｉｘＧｅｌ−ｘ層（０＜ｘ＜ｌ）
４０  フォトレジスト層
５０，２２０  コバルト層
５２，２４０  けい化コバルト層
６０，４００  金属プラグ
２００  ＳｉｘＧｅｌ−ｘ層
３００  拡散領域
Ａ  アレイ領域
Ｃ１，Ｃ２，Ｃ３  コンタクト孔
Ｓ  周辺回路領域
【図１ａ】
0004152636.tif 000002
【図１ｂ】
0004152636.tif 000003
【図１ｃ】
0004152636.tif 000004
【図２ａ】
0004152636.tif 000005
【図２ｂ】
0004152636.tif 000006
【図２ｃ】
0004152636.tif 000007
【図２ｄ】
0004152636.tif 000008
【図２ｅ】
0004152636.tif 000009
【図２ｆ】
0004152636.tif 000010
【図２ｇ】
0004152636.tif 000011