(57)【特許請求の範囲】
【請求項１】
入力および出力を有する増幅器；
前記増幅器の前記出力に結合される入力と、出力と、制御入力とを有する第１ドハティ増幅器；
前記第１ドハティ増幅器の前記出力の第１ドハティ出力信号を検出するために結合される検出器入力と、出力とを有する検出器；
前記検出器の前記出力に結合される入力と、第１出力と、第２出力とを有するコントローラ；
前記コントローラの前記第１出力に結合される入力と、前記第１ドハティ増幅器の前記制御入力に結合される出力とを有する切替調整器；および
信号入力と、前記増幅器の前記入力に結合される出力と、前記コントローラの前記第２出力に結合される制御入力とを有する可変減衰器；
によって構成される増幅器回路であって、
前記検出器の出力信号がコントローラの所定の閾値よりも小さな場合には、前記コントローラが、前記第１出力および前記第２出力から出力する制御信号により、前記可変減衰器の減衰量を低減するとともに、前記切替調整器が前記第１ドハティ増幅器の電圧利得を下げるよう制御するコントローラであることを特徴とする増幅器回路。
【請求項２】
前記増幅器回路の第１利得が前記第１ドハティ増幅器の両端の電圧によって構成されることを特徴とする請求項１記載の増幅器回路。
【請求項３】
前記増幅器回路の第２利得が前記可変減衰器と前記増幅器の和の両端の電圧によって構成されることを特徴とする請求項２記載の増幅器回路。
【請求項４】
前記第１利得および前記第２利得の和が実質的に一定であることを特徴とする請求項３に記載の増幅器回路。
【請求項５】
前記第１ドハティ増幅器の前記入力に結合される入力と、前記第１ドハティ増幅器の前記出力に結合される出力と、前記切替調整器の前記出力に結合される制御入力とを有する第２ドハティ増幅器によってさらに構成されることを特徴とする請求項１記載の増幅器回路。
【請求項６】
前記増幅器群が無線周波数トランジスタ半導体装置によって構成されることを特徴とする請求項１記載の増幅器回路。
【請求項７】
入力信号を増幅する方法であって： 前記入力信号を可変減衰器の信号入力において受信する段階；
前記入力信号を減衰して被減衰信号を形成する段階；
前記被減衰信号を増幅して被増幅信号を形成する段階；
第１ドハティ増幅器において前記被増幅信号を増幅して第１ドハティ出力信号を形成する段階；
検出器において全信号を検出して被検出出力信号を形成する段階であって、前記全信号が少なくとも前記第１ドハティ出力信号によって構成される段階；
前記被検出出力信号をコントローラ内で所定のコントローラ閾値と比較する段階；
被検出出力信号が前記所定のコントローラ閾値より低い場合に、前記コントローラにおいて第１制御信号および第２制御信号を生成する段階；
前記第１制御信号が生成された場合には、切替調整器において切替調整器出力電圧を生成する段階；
前記切替調整器出力電圧が生成された場合には、前記第１ドハティ増幅器の電圧利得を
低減する段階；および
前記第２制御信号が生成された場合には、前記可変減衰器の減衰量を低減する段階；
によって構成されることを特徴とする方法。
【請求項８】
前記増幅器回路の第１利得が前記第１ドハティ増幅器の両端の前記電圧修正によって構成されることを特徴とする請求項７記載の方法。
【請求項９】
前記増幅器回路の第２利得が前記可変減衰器と前記増幅器の前記電圧修正の和によって構成されることを特徴とする請求項８記載の方法。
【請求項１０】
前記第１利得および前記第２利得の和が実質的に一定であることを特徴とする請求項９に記載の方法。
【請求項１１】
前記被増幅信号を第２ドハティ増幅器内で増幅して第２ドハティ出力信号を形成する段階；および
前記第１および第２ドハティ出力信号を合成して前記全信号を形成する段階；
によってさらに構成されることを特徴とする請求項７記載の方法。
【請求項１２】
入力と第１ドハティ制御入力と出力とを有する第１ドハティ増幅器；
前記第１ドハティ増幅器の前記出力に結合される入力と、出力と、第２ドハティ制御入力とを有する第２ドハティ増幅器；
前記第２ドハティ増幅器の前記出力の第２ドハティ出力信号を検出するために結合される検出器入力と、出力とを有する検出器；
前記検出器の前記出力に結合される入力と、出力とを有するコントローラ；
前記コントローラの前記出力に結合される入力と、第１および第２切替調整器出力とを有する切替調整器であって、前記第１切替調整器出力が前記第１ドハティ制御入力に結合され、前記第２切替調整器出力が前記第２ドハティ制御入力に結合される切替調整器；および
前記第２ドハティ増幅器の前記入力に結合される入力と、前記第２ドハティ増幅器の前記出力に結合される出力と、前記第２切替調整器出力に結合される制御入力とを有する第３ドハティ増幅器；
によって構成されることを特徴とする増幅器回路。
【請求項１３】
前記第１ドハティ出力信号を第３ドハティ増幅器内で増幅して第３ドハティ出力信号を形成する段階；および
前記第２ドハティ出力信号および第３ドハティ出力信号を合成して前記全信号を形成する段階；
によってさらに構成されることを特徴とする請求項９記載の方法。
【発明の詳細な説明】
（発明の分野）
本発明は一般に増幅器に関し、さらに詳しくは、回路を増幅するための装置および方法に関する。
【０００１】
（発明の背景）
ドハティ増幅器（Doherty amplifiers）などの効率の高い線形増幅器は、当業者には周知である。しかし、ドハティ増幅器は、通常、線形性が比較的悪いことも知られる。また、その線形性は効率性に反比例するのが普通である。その結果、ドハティ増幅器はピーク対平均値の比が高い線形増幅器の性能を改善することができたとしても、狭いダイナミック・レンジにおいてしかできない。
【０００２】
ドハティ増幅器をネスティングすることによって、より広いダイナミック・レンジにおいて効率良く動作することのできるドハティ増幅器を設計するための少なくとも１つの試みがなされた。これは、「Efficiency of Doherty radio frequency （RF）-power amplifier systems」（F.Raab著 Green Mountain Radio Reserach Company, RN84-23；１９８４年８月発行；）に説明される。Rabbの実行例において説明されるようにドハティ増幅器をネスティングするには、平行する追加の増幅器段と関連する駆動制御回路構成とが必要である。
【０００３】
ドハティ型の増幅器回路は、その効率性が低出力電力レベルにおいて増大されればさらに魅力的になる。特に、多重搬送波電力増幅器に印加されるRF入力信号が３０dBも可変するセルラ基地局装置のための多重搬送波電力増幅器の用途において魅力的である。
【０００４】
従って、ドハティ増幅器の効率性が広いダイナミック・レンジにおいて増大される信号の増幅システムおよび方法が必要である。
【０００５】
（発明の概要）
本発明のある局面により、入力および出力を有する増幅器と、増幅器の出力に結合される入力，出力および制御入力を有する第１ドハティ増幅器とを備える増幅器回路により上記の必要性が満足される。増幅器回路は、第１ドハティ増幅器の出力から第１ドハティ出力信号を検出するために結合される検出器入力と出力とを有する検出器も備える。この出力はコントローラの入力に結合され、コントローラは第１および第２コントローラ出力を有する。増幅器回路は、第１コントローラ出力に結合される入力と、第１ドハティ増幅器の制御入力に結合される出力とを有する切替調整器をさらに備える。対応して、増幅器回路は、信号入力と、増幅器の入力に結合される出力と、第２コントローラ出力に結合される制御入力とを有する可変減衰器を備える。
【０００６】
本発明の他局面により、信号を増幅する方法により上記の必要性は満足される。本方法は、可変減衰器の入力において入力信号を受信する段階，入力信号を減衰して被減衰信号を形成する段階および被減衰信号を増幅して被増幅信号を形成する段階を備える。本方法は、ドハティ増幅器内で被増幅信号を増幅する段階および切替調整器により制御入力においてドハティ増幅器に対し提供される電源電圧を受信することに応答してドハティ出力信号を生成する段階も備える。さらに本方法は、検出器内の全信号を検出して被検出出力信号を形成する段階であって、全信号が少なくとも第１ドハティ出力信号を含む段階，被検出出力信号をコントローラ内の所定のコントローラ閾値と比較する段階および被検出出力信号が所定の閾値より低い場合にコントローラ内に第１および第２制御信号を生成する段階を備える。第１制御信号に応答して、切替調整器内に切替調整器出力電圧を生成し、その後で切替調整器出力電圧に基づき第１ドハティ増幅器の電圧を修正する。第２制御信号に応答して、可変減衰器の電圧を修正する。
【０００７】
本発明のさらに別の局面により、入力，第１ドハティ制御入力および出力を有する第１ドハティ増幅器を備える増幅器回路により上記の必要性は満足される。このとき、出力は第２ドハティ制御入力および出力を有する第２ドハティ増幅器の入力に結合される。増幅器回路は、第２ドハティ増幅器の出力から第２ドハティ出力信号を検出するために結合される検出器入力と出力とを有する検出器も備える。出力は、コントローラ出力を有するコントローラの入力に結合される。増幅器回路は、コントローラ出力に結合される入力と、第１および第２切替調整器出力とを有する切替調整器をさらに備え、第１切替調整器出力は第１ドハティ制御入力に結合され、第２切替調整器出力は第２ドハティ制御入力に結合される。
【０００８】
本発明のさらに別の局面により、上記の必要性は信号を増幅する方法により満足される。本方法は、第１ドハティ増幅器の入力において入力信号を受信する段階，第１ドハティ増幅器の第１ドハティ制御入力において第１電源電圧を受信する段階，第１ドハティ増幅器において入力信号を増幅して第１ドハティ出力信号を形成する段階，第２ドハティ増幅器の入力において第１ドハティ出力信号を受信する段階，第２ドハティ増幅器の第２ドハティ制御入力において第２電源電圧を受信する段階および第２ドハティ増幅器内で第１ドハティ出力信号を増幅して第２ドハティ出力信号を形成する段階を備える。本方法は、全信号を検出して被検出出力信号を形成する段階であって、全信号が少なくとも第２ドハティ出力信号を含む段階と、コントローラ内で被検出出力信号を所定のコントローラ閾値と比較する段階とをさらに備える。また、本方法は、前記の被検出出力信号が所定のコントローラ閾値より低い場合にコントローラ内で制御信号を生成する段階と、制御信号に基づいて切替調整器内で第１電源電圧を生成する段階と、その後で第１電源電圧に基づき第１ドハティ増幅器の電圧を修正する段階とを備える。平行して、制御信号に基づき切替調整器内で第２電源電圧を生成し、その後で前記第２電源電圧に基づき第２ドハティ増幅器の電圧を修正する。
【０００９】
本発明の利点は、説明のために図示および解説される本発明の好適な実施例の以下の説明から当業者には容易に理解頂けよう。言うまでもなく、本発明は他の異なる実施例も可能であり、その詳細は種々の観点から変更することができる。従って、図面および解説は説明のためのものであり、制限を加えるためのものではないと見なされる。
【００１０】
（好適な実施例の詳細説明）
図面を参照して、同様の番号は同様の構成部品を指すが、図１は典型的なドハティ増幅器を示す。ドハティ増幅器２０８は、入力信号２０６を受信し、制御入力２３４の受信に応答してドハティ出力信号２２０を生成する。制御入力は一般に、通常ドレイン電圧と呼ばれる電圧を表し、VDdと記される。
【００１１】
電界効果トランジスタ（FET：field effect transistor）を利用するドハティ増幅器は、一定のドレイン電圧で動作するのが普通である。ドハティ出力信号２２０が飽和電力にある場合は、ドハティ増幅器２０８は最大ドレイン効率において動作する。言い換えると、ドハティ増幅器２０８は、ドハティ出力信号２２０の電圧がドレイン電圧VDdに等しいときに最大効率で動作する。飽和は図２に示されるように９dBのバックオフにおいて起こる。RF電力出力のDC入力電力に対する比として定義されるドハティ効率は、飽和から６dBにおいて遷移電圧に到達するまでは、飽和からのバックオフが増すと少しずつ下がる。飽和から６dBのバックオフにおいて、再び最大ドハティ効率に達する。遷移電圧のもとでは、ドハティ効率は、飽和からのバックオフが増大するにつれて急速に下がる。当技術では周知の如く、ドハティ出力信号２２０の電力が下がるにつれて、ドハティ増幅器２０８の効率は出力信号電圧振幅に比例して下がる。従って、ドハティ出力信号２２０が低い場合、ドハティ効率は低くなる。逆にドハティ出力信号２２０が高い場合、ドハティ効率は高くなる。たとえば、２０ワットのドハティ出力信号電力は、２０ボルトの一定ドレイン電圧に関して約４０％の効率であり、６０ワットのドハティ出力信号電力は２０ボルトの一定ドレイン電圧に関して約５７％の効率である。
【００１２】
ドレイン電圧が一定の出力電圧に対して上がると、ドハティ効率は下がる。たとえば、飽和から６dBのバックオフにおいて、９００Mhzの用例では、ドハティ効率は２０ボルトの一定ドレイン電圧に関して約４６％であり、３０ボルトの一定ドレイン電圧に関して約４０％に下がる。
【００１３】
低い一定ドレイン電圧においてドハティ増幅器２０８を動作させるにあたり２つの実際的な問題がある。１つの問題は、歪みとも呼ばれる、ドハティ出力信号２２０の相互変調の増大である。この歪みは、ドハティ出力信号２２０の電力を低い値たとえば飽和より９ないし１０dB低く抑えることにより軽減することができる。もう１つの問題は、ドハティ増幅器２０８の電力利得の低下である。ドハティ増幅器２０８の電力利得の低下は、可変減衰器をドライバ増幅器により与えられる固定利得と共に加えることにより対処することができる。可変減衰器および固定利得ドライバ増幅器は、ドハティ増幅器２０８の両端で利得損失を相殺するよう構築される。
【００１４】
従って、ドハティ増幅器２０８を実質的に飽和付近に維持することによって、より広いダイナミック・レンジにおいてドハティ効率を改善することが可能になる。ドハティ増幅器２０８を飽和付近に維持するためには、制御入力２３４に現れる電源電圧をドハティ出力信号２２０の電圧に比例して調整する。本発明の好適な実施例においては、制御入力２３４に現れる可調整電源電圧が上記の一定電源（またはドレイン）電圧VDdに置き換わる。
【００１５】
図３は、本発明の好適な実施例による、信号を増幅してその結果ドハティ増幅器効率を増大する増幅器回路２００のブロック図である。増幅器回路２００は、入力２０１および出力２４０を有して構築される。増幅器回路２００は、可変減衰器２０２，増幅器２０４，第１ドハティ増幅器２０８，検出器２２４，コントローラ２２８および切替調整器２３２を備える。入力信号２５０（たとえば複数のRFトランシーバにより生成される多重搬送波９００メガヘルツ（Mhz）のRF信号）が入力２０１において受信される。
【００１６】
回路２００の動作中は、増幅器２０４好ましくはドライバ増幅器は、可変減衰器２０２により生成される被減衰信号を受信する入力を有し、入力信号２０６を第１ドハティ増幅器２０８に提供する。第１ドハティ増幅器２０８は、入力信号２０６を受信し、制御入力２３４における切替調整器２３２により提供される電源電圧の受信に応答して、第１ドハティ出力信号２２０を生成する。好適な実施例においては、検出器２２４好ましくはダイオード検出器が、方向性カプラ（図示せず）を介して第１ドハティ増幅器２０８の出力に結合される。検出器２２４は、第１ドハティ出力信号をサンプリングおよび整流して、被検出出力信号２２６をコントローラ２２８に提供する。被検出出力信号２２８は、検出器入力２２２において検出される信号に比例する直流（DC）電圧である。
【００１７】
被検出出力信号２２６が所定のコントローラ閾値たとえば閾値電圧より低いと、コントローラ２２８は第１および第２制御信号を生成する。これに応じて、コントローラ２２８は、被検出出力信号２２６を切替調整器２３２への入力に適した第１制御信号２３０に変換する。この変換は、切替調整器２３２が第１ドハティ増幅器２０８への制御入力２３４として提供される電源電圧を、被検出出力信号の減少に応じて低下させるように行われる。その結果、第１ドハティ増幅器２０８の両端の電圧利得（第１利得）が下がる。
【００１８】
平行して、コントローラ２２８が被検出出力信号２２６を可変減衰器２０２への入力に適した第２制御入力２３１に変換する。この変換は、可変減衰器が入力信号２５０の減衰を削減して、結果として第１ドハティ増幅器２０８の入力に現れる信号を大きくするよう行われる。その結果、可変減衰器２０２およびドライバ増幅器２０４の和の両端の電圧利得（第２利得）が上がる。
【００１９】
これに由来する第１ドハティ増幅器２０８の両端の電圧低下は、これに由来する可変減衰器２０２およびドライバ増幅器２０４の和の両端の電圧の増大と結合して、より広いダイナミック・レンジにおいてドハティ増幅器２０８をその飽和点付近に維持する。それに対応して、第１および第２利得の和は、増幅器回路２００の両端で実質的に一定になる。
【００２０】
増幅器２０４およびドハティ増幅器２０８は、好ましくは、モトローラ社から入手可能なMRF 183シリーズ増幅器などの金属酸化物半導体電界効果トランジスタ（MOSFET：metal oxide semiconductor field effect transistor）である。可変減衰器２０２は、好ましくはM/A-COM社製のAT-108電圧可変吸収減衰器である。検出器２２４はこれもM/A-COM社製のMA4E932Aゼロ・バイアス検出器ダイオードとすることができる。切替調整器２３２は、AT&TバージョンのFE150R DC-DC電力モジュールと同様の任意の数の種類の切替調整器とすることができる。コントローラ２２８は、ソフトウェアまたはハードウェア方法のいずれでも構築することができる。たとえば、コントローラ２２８をハード・コード化されたルックアップ・テーブルとして実現しても、あるいはレベル・シフティングおよびスケーリング演算増幅器を備えるアナログ回路として実現してもよい。
【００２１】
図４に示される代替の増幅器回路３００においては、第２ドハティ増幅器３１０をドハティ増幅器２０８と並列に加えて、図示されるように第２ドハティ増幅器３１０がドハティ増幅器２０８の入力に結合される入力と、ドハティ増幅器２０８の出力に結合される出力とを有するようにする。第２ドハティ増幅器３１０は、切替調整器２３２の出力に結合される制御入力も有する。第１ドハティ出力信号２２０に第２ドハティ増幅器３１０が出力する第２ドハティ出力信号３２０を加算する効果により、全信号３２２が生成される。追加のドハティ増幅器は、所望の全信号３２２の大きさによっては並列に加えてもよい。
【００２２】
図５に、全体を４００とする信号増幅法を表す流れ図を示す。方法４００は、ブロック６２で始まり、ここで増幅器回路２００が入力２０１において入力信号２５０を受信する。次にブロック６４において、入力信号２５０が可変減衰器２０２により減衰され、被減衰信号を形成する。ブロック６６において、被減衰信号がドライバ増幅器２０４により増幅され、第１ドハティ増幅器２０８に入力信号２０６を提供する。次にブロック６８において、第１ドハティ増幅器２０８が、制御入力２３４における電源電圧の受信に応答して、第１ドハティ出力信号２２０を生成する。
【００２３】
次にブロック７０において、第１ドハティ出力信号２２０が検出器２２４により検出され、検出器２２４は被検出器出力信号２２６を生成する。被検出力信号２２６はブロック７２において、コントローラ２２８により閾値電圧と比較される。被検出出力信号２２６の電圧が閾値電圧より低い場合は、ブロック７４においてコントローラ２２８が第１制御信号２３０および第２制御信号２３１を生成する。被検出出力信号２２６の電圧が閾値電圧よりも高い場合は、コントローラ２２８は第１および第２制御信号を生成しない。ブロック７８において、第１制御信号２３０を受信すると、切替調整器２３２は出力を生成し、これが第１ドハティ増幅器２０８の制御入力２３４において電源電圧として現れる。この電源電圧は、第１制御信号２３０に比例する。電源電圧に応答して、第１ドハティ出力信号２２０がブロック８０において修正される。平行して、第２制御信号２３１を受信すると、可変減衰器２０２がブロック８２において入力信号２５０を減衰する。これに応答して、ブロック８４において、可変減衰器２０２と増幅器２０４の和の両端の電圧が修正される。
【００２４】
図６に示される第３の実施例により、増幅器２０４をドハティ増幅器４０４と置き換えることによって、さらに増幅器回路を強化することができる。増幅器回路５００は、入力４０３および出力２４０を有して構築される。増幅器回路は、可変減衰器２０２，第１ドハティ増幅器４０４，第２ドハティ増幅器４０８，検出器２２４，コントローラ２２８および切替調整器２３２を備える。入力信号２５０（たとえば複数のRFトランシーバにより生成される多重搬送波９００メガヘルツ（Mhz）RF信号）が入力４０３において受信される。
【００２５】
増幅器回路５００の動作中は、第１ドハティ増幅器４０４が入力４０３において入力信号２５０を受信し、第１ドハティ制御入力２３３に提供される切替調整器２３２からの第１電源電圧に基づいて、第１ドハティ出力信号４０６を生成する。第２ドハティ増幅器４０８は第１ドハティ出力信号４０６を受信し、第２ドハティ制御入力２３４において受信される切替調整器２３２からの第２電源電圧に基づいて第２ドハティ出力信号２２０を生成する。
【００２６】
好適な実施例においては、検出器２２４好ましくはダイオード検出器は、方向性カプラ（図示せず）を介して第２ドハティ増幅器４０８の出力に結合される。検出器２２４は、第２ドハティ出力信号２２０をサンプリングおよび整流して、被検出出力信号２２６をコントローラ２２８に提供する。被検出出力信号２２６は、検出器入力２２２において検出される信号に比例する直流（DC）電圧である。
【００２７】
被検出出力信号２２６が所定のコントローラ閾値たとえば閾値電圧より高いと、コントローラ２２８は制御信号を生成しない。被検出出力信号２２６が閾値電圧よりも低いと、コントローラ２２８は被検出出力信号２２６を切替調整器２３２への入力に適した第２制御入力２３０に変換する。この変換は、切替調整器２３２が第２ドハティ制御入力２３４において提供される電源電圧を下げるように行われる。その結果、第２ドハティ増幅器４０８の電圧利得が、被検出出力信号２２６の低下に応答して下がる。
【００２８】
平行して、切替調整器２３２が第１ドハティ制御入力２３３において提供される電源電圧を上げる。その結果、 被検出出力信号２２６の低下に応答して第１ドハティ増幅器４０４の電圧利得が上がる。第１ドハティ増幅器４０４の両端の電圧利得の増大は第２ドハティ増幅器４０８の両端の電圧損失と結合して、結果的には、増幅器回路５００の両端の電圧は実質的に一定になり、それによって第２ドハティ増幅器４０８の動作はその飽和点付近に維持される。
【００２９】
図７に示される第４の実施例においては、第３ドハティ増幅器５１０が第２ドハティ増幅器４０８と並列に加えられて、図示されるように第３ドハティ増幅器５１０が第２ドハティ増幅器４０８の入力に結合される入力と、第２ドハティ増幅器４０８の出力に結合される出力とを有するようにする。第３ドハティ増幅器５１０は、第１ドハティ出力信号４０６を受信し、第３ドハティ制御入力２３４において受信される切替調整器２３２からの第２電源電圧に基づいて、第３ドハティ出力信号５２０を生成する。第２ドハティ出力信号２２０と第３ドハティ出力信号５２０とを加算する効果により、全信号３２２が生成される。追加のドハティ増幅器は、所望の全信号３２２の大きさによっては並列に加えてもよい。
【００３０】
図８に、全体を７００とする信号増幅法を表す流れ図を示す。方法７００は、ブロック８７で始まり、ここで増幅器回路５００が入力４０３において入力信号２５０を受信する。次にブロック８８において、第１ドハティ増幅器４０４が第１ドハティ制御入力２３３の受信に応答して第１ドハティ出力信号４０６を生成する。第１ドハティ制御入力２３３は、切替調整器２３２からの電源電圧を表す。次にブロック８９において、第２ドハティ増幅器４０８が第１ドハティ出力信号４０６および第２ドハティ制御入力２３４の受信に応答して、第２ドハティ出力信号２２０を生成する。
【００３１】
ブロック９０において、第２ドハティ出力信号２２０が検出器２２４により検出され、検出器２２４は被検出器出力信号２２６を生成する。被検出力信号２２６はブロック９１において、コントローラ２２８により閾値電圧と比較される。被検出出力信号２２６の電圧が閾値電圧より低い場合は、ブロック９２においてコントローラ２２８が制御信号２３０を生成する。被検出出力信号２２６の電圧が閾値電圧よりも高い場合は、コントローラ２２８は制御信号２３０を生成しない。ブロック９３において、制御信号２３０を受信すると、切替調整器２３２は出力を生成し、これが第１ドハティ制御入力２３３において第１電源電圧として現れる。第１ドハティ制御入力２３３の受信に応答して、第１ドハティ出力信号４０６がブロック９４で修正される。平行して、ブロック９５において、制御信号２３０を受信すると、切替調整器２３２は出力を生成し、これが第２ドハティ制御入力２３４において第２電源電圧として現れる。これに応答して、第２ドハティ出力信号４２０がブロック９６において修正される。この後は、第１および第２ドハティ出力信号に対する修正により、増幅器回路５００の利得は、ドハティ出力信号に対する歪みを最小限に抑えながら実質的に一定のレベルに維持される。また、ドハティ増幅器の動作は最大効率付近で行われる。
【００３２】
本発明の他の形態や、上記に説明される特定の実施例以外の実施例を添付の請求項またはその等価物の精神および範囲から逸脱せずに考案できることは明白である。故に、本発明の範囲は添付の請求項およびその等価物によってのみ決定されるものとする。
【図面の簡単な説明】
【図１】  典型的なドハティ増幅器である。
【図２】  複数のドレイン電圧におけるドハティ増幅器の飽和に関するドハティ増幅器の効率性をグラフに示す。
【図３】  本発明の好適な実施例によるドハティ増幅器の効率性を増大することによる信号増幅回路のブロック図である。
【図４】  図３に示される回路の変形のブロック図である。
【図５】  本発明の好適な実施例による信号増幅方法の流れ図である。
【図６】  本発明の好適な実施例によるドハティ増幅器の効率性を増大することによる信号増幅回路のブロック図である。
【図７】  図６に示される回路の変形のブロック図である。
【図８】  図６の実施例による信号増幅方法の流れ図である。
【図１】
0004088415.tif 000002
【図２】
0004088415.tif 000003
【図３】
0004088415.tif 000004
【図４】
0004088415.tif 000005
【図５】
0004088415.tif 000006
【図６】
0004088415.tif 000007
【図７】
0004088415.tif 000008
【図８】
0004088415.tif 000009