(57)【特許請求の範囲】
【請求項１】
ディジタル変調ＲＦ信号を処理するｎポート接合装置において（ｎは４より大きい整数であり）、
２つのＲＦ入力ポート（４、５）と、
受動素子から構成され、上記２つのＲＦ入力ポートを介して入力される２つのＲＦ信号を線形結合する２つの受動信号結合手段（２、３）と、
受動素子から構成され、上記２つの受動信号結合手段を互いに接続する移相器（１０）と、
上記２つの受動信号結合手段で線形結合された少なくとも２つの結合信号を出力する少なくとも２つの出力ポート（６、７）とを備え、
上記２つのＲＦ入力ポート（４、５）の一方には、上記ディジタル変調ＲＦ信号が供給され、上記少なくとも２つの出力ポート（６、７）には、上記２つの受動信号結合手段で線形結合された少なくとも２つの結合信号の電力を検出する少なくとも２つのパワーセンサ（Ｐ1、Ｐ2）が接続されることを特徴とするｎポート接合装置。
【請求項２】
上記２つのＲＦ入力ポートの他方には、局部発振器（４２０、５２０、６２０、７２０）が発生したＲＦ信号が供給されることを特徴とする請求の範囲第１項記載のｎポート接合装置。
【請求項３】
上記２つの受動信号結合手段は、抵抗回路網によって構成されていることを特徴とする請求の範囲第１項又は第２項記載のｎポート接合装置。
【請求項４】
上記２つの受動信号結合手段は、マイクロストリップ線路によって構成されていることを特徴とする請求の範囲第１項又は第２項記載のｎポート接合装置。
【請求項５】
上記２つの受動信号結合手段は、コプレーナ線路によって構成されていることを特徴とする請求の範囲第１項又は第２項記載のｎポート接合装置。
【請求項６】
上記２つの受動信号結合手段は、円形のマイクロストリップパッチによって構成されていることを特徴とする請求の範囲第１項又は第２項記載のｎポート接合装置。
【請求項７】
それぞれ１つのパワーセンサ（Ｐ1、Ｐ2）が接続される２つの３ポート接合装置（４０２、４０３）として構成された上記２つの受動信号結合手段を備える４ポート接合装置（４０１）であることを特徴とする請求の範囲第１項乃至第６項のいずれか１項記載のｎポート接合装置。
【請求項８】
上記２つのＲＦ入力ポートをそれぞれ介して入力される２つのＲＦ信号を分離する分離機能を有する２つのハイブリッド回路（４６０、４６１）を更に備える４ポート接合装置（４０１）であることを特徴とする請求の範囲第７項記載のｎポート接合装置。
【請求項９】
上記２つのＲＦ入力ポートをそれぞれ介して入力される２つのＲＦ信号を分離する機能を有する少なくとも１つの移相器（４１３、４１５）を更に備える４ポート接合装置（４０１）であり、該各入力ＲＦ信号は、２つの分岐信号にそれぞれ分割され、一方のＲＦ信号の分岐信号は、他方のＲＦ信号の分岐信号と結合されることを特徴とする請求の範囲第７項記載のｎポート接合装置。
【請求項１０】
上記２つのＲＦ入力ポートの少なくとも１つにおいて、ＲＦ信号と整合負荷（４５０）との切換を行うためのスイッチ（４５１）を備えることを特徴とする請求の範囲第１項乃至第６項のいずれか１項記載のｎポート接合装置。
【請求項１１】
２つのパワーセンサが接続される４ポート接合装置（５０１）と、１つのパワーセンサが接続される３ポート接合装置（５０２）として構成された上記２つの受動信号結合手段を備える５ポート接合装置であることを特徴とする請求の範囲第１項乃至第６項のいずれか１項記載のｎポート接合装置。
【請求項１２】
上記２つのＲＦ入力ポートをそれぞれ介して入力される２つのＲＦ信号を分離する分離機能を有する２つのハイブリッド回路（５６０、５６１）を更に備える５ポート接合装置であり、該２つのハイブリッド回路は、９０°又は１８０°のハイブリッド回路であることを特徴とする請求の範囲第１１記載のｎポート接合装置。
【請求項１３】
上記２つのＲＦ入力ポートをそれぞれ介して入力される２つのＲＦ信号を分離する機能を有する少なくとも１つの移相器（５３１、５３４）を更に備える５ポート接合装置（５０１）であり、該各入力ＲＦ信号は、２つの分岐信号にそれぞれ分割され、一方のＲＦ信号の分岐信号は、他方のＲＦ信号の分岐信号と結合されることを特徴とする請求の範囲第１項乃至第６項のいずれか１項記載のｎポート接合装置。
【請求項１４】
それぞれ２つのパワーセンサが接続される２つの４ポート接合装置（６０１、６０２）として構成された上記２つの受動信号結合手段を備える６ポート接合装置であることを特徴とする請求の範囲第１項乃至第６項のいずれか１項記載のｎポート接合装置。
【請求項１５】
ディジタル変調ＲＦ信号を受信するダイレクト受信機において、
請求の範囲第１項乃至第１４項のいずれか１項記載のｎポート接合装置を備えるダイレクト受信機。
【請求項１６】
請求の範囲第１５項記載のダイレクト受信機を備える移動通信装置。
【請求項１７】
請求の範囲第１項乃至第１４項のいずれか１項記載のｎポート接合装置の較正方法において、
上記ｎポート接合装置の２つのＲＦ入力ポートのうちの１つに、所定の較正信号を供給するｎポート接合装置の較正方法。
【請求項１８】
ディジタル変調ＲＦ信号を処理するＲＦ信号処理方法において、
ｎは４より大きい整数であり、２つのＲＦ入力ポート（４、５）と、受動素子から構成された移相器によって互いに接続され、該２つのＲＦ入力ポートを介して入力される２つのＲＦ信号を線形結合する受動素子から構成された２つの受動信号結合手段（２、３）とを備えるｎポート接合装置の該２つのＲＦ入力ポート（４、５）に、ディジタル変調ＲＦ信号を含むＲＦ信号を供給し、
上記２つの受動信号結合手段（２、３）のそれぞれからの少なくとも２つの出力信号を、少なくとも２つのパワーセンサ（Ｐ1、Ｐ2）に供給するＲＦ信号処理方法。
【請求項１９】
上記２つのＲＦ入力ポートのうちの１つに、局部発振器（４２０、５２０、６２０、７２０）で発生されたＲＦ信号を供給することを特徴とする請求の範囲第１８項記載のＲＦ信号処理方法。
【請求項２０】
上記パワーセンサ（Ｐ1、Ｐ2）の出力信号を、アナログ処理によってＩ／Ｑ復調することを特徴とする請求の範囲第１８項又は第１９項記載のＲＦ信号処理方法。
【請求項２１】
上記ｎポート接合装置は、５ポート接合装置であり、上記パワーセンサ（Ｐ1、Ｐ2）の出力信号は、ＤＣインタフェースからアナログ回路基板（７０２）に直接供給され、上記アナログ回路基板にはＤＣ電圧（７０５）がさらに供給されることを特徴とする請求の範囲第２０項記載のＲＦ信号処理方法。
【請求項２２】
上記ｎポート接合装置は、６ポート接合装置であり、上記パワーセンサ（Ｐ1、Ｐ2）の出力信号は、ＤＣインタフェースからアナログ回路基板（７０２）に直接供給されることを特徴とする請求の範囲第２０項記載のＲＦ信号処理方法。
【請求項２３】
上記パワーセンサ（Ｐ1、Ｐ2）の出力信号に加えて、少なくとも１つの調整可能なＤＣ電圧をアナログ処理に用いることを特徴とする請求の範囲第２０項記載のＲＦ信号処理方法。
【発明の詳細な説明】
技術分野
本発明は、ディジタル変調ＲＦ信号を処理するｎポート接合装置（n-port junction device）、このようなｎポート接合装置を有するダイレクト受信機（direct receiver）、このようなダイレクト受信機を有する移動通信装置、ｎポート接合装置の較正方法、及びディジタル変調ＲＦ信号の処理方法に関する。
背景技術
６ポート受信機が知られており、この６ポート受信機は、ダイレクト変換方式で動作し、ミリ波帯及びマイクロ波帯の変調信号を直接ベースバンドの信号に変換することができる。したがって、６ポート受信機は、従来の（ディジタル方式又はアナログ方式の）Ｉ／Ｑ復調チップ（I/Q-demodulation chip）を必要としない。受動ＲＦ部品が理想的でなくても、適切な較正方法（calibration procedure）を用いることによって、製造公差（manufacturing tolerance）を含むその影響を低減することができる。６ポート受信機は、２つの入力ＲＦ信号の相対位相と相対振幅を検出する。６ポート受信機の回路は、２つのＲＦ信号の相対位相と相対振幅を検出するためのダイオードと、受動部品のみとを用いて実現される。６ポート受信機の重要な特徴の１つは、組立公差（fabrication tolerance）を較正することができることであり、本質的に製造コストを低くすることができる。
６ポート受信機の技術は、マイクロ波回路網（microwave network）の散乱パラメータ（scattering parameter）、すなわち振幅及び位相の正確な測定が可能であることで知られている。複数のヘテロダイン受信機を用いる代わりに、１つの６ポート受信機では、６ポートのうち少なくとの３つのポート、特に４つのポートにおける電力レベルを検出することによって、直接マイクロ波及びミリ波の周波数帯での測定を行うことができる。ハードウェアの不完全性（imperfection）は、適切な較正方法によって容易に除去することができる。６ポート受信機は、ダイオード検出器（diode detector）と、方向性結合器（directional coupler）、電力分配器（power divider）等の受動マイクロ波部品とから構成され、広いダイナミックレンジ及び広い周波数域に亘って、非常に正確に測定することができる。その回路は、ＭＨＭＩＣ又はＭＭＩＣとして容易に集積化することができる。この既知の６ポート受信機は、マイクロ波及びミリ波の周波数帯において直接位相／振幅復調を行う。
ブリッジの位相誤差、電力検出器（power detector）の不平衡等のハードウェアの不完全性は、較正方法を実行することによって、容易に除去することができる。これによって、ハードウェアに対する要求条件（requirement）を大幅に緩和することができ、６ポート受信機は、ミリ波の周波数域までの広い帯域に亘って動作することができる。
後述するボッシシオ等の文献によれば、６ポート受信機の概念は、分布定数の技術（distributed technology）で実現される電力分配器と９０度ハイブリッド回路（90 degrees hybrid circuit）を用いることである。この既知の構成は、主に１０ＧＨｚ以上の周波数帯域において用いられるが、９０度ハイブリッド回路が本来有する周波数選択性によって、動作帯域幅が不十分となってしまう。
１９９４年に開催された欧州マイクロ波会議の９１１〜９１５頁（European Microwave Conference 1994, pp.911-915）、ディー．モーリン（D. Maurin）、ワイ．スー（Y. Xu）、ビー．フヤード（B. Huyart）、ケイ．ウー（K. Wu）、エム．クハシ（M. Cuhaci）、アール．ボッシシオ（R. Bossisio）著の「ＭＨＭＩＣ及びＭＭＩＣ技術を用いたＣＰＷミリ波６ポート反射率計（CPW Millimeter-Wave Six-Port Reflectometers using MHMIC and MMIC technologies）」には、１１〜２５ＧＨｚの周波数帯においてコプレーナ線路（coplanar waveguide）を用いた分布定数素子（distributing element approach）に基づく、反射率計の広帯域トポロジー（wide-band topology）が記載されている。
また、１９９１年に開催された欧州マイクロ波会議の１４７３〜１４７７頁（European Microwave Conference 1991, pp.1473-1477）、ブイ．ビリック（V. Bilik, et.al.）著の「新しい超広帯域集中定数反射率計（A new extremely wideband lumped six-port reflectometer）」には、反射率計にホイートストンブリッジ（Wheatstone Bridge）と抵抗の構成を用いる考えが記載されている。
また、１９９６年１月開催のＩＥＥＥマイクロ波理論及び技術部会の議事録、ボリューム４０（IEEE Transactions on Microwave Theory and Techniques, vol.40, January 1996）、ジェイ．リー（J. Li）、ジー．ボッシシオ（G. Bossisio）、ケイ．ウー（K. Wu）著の「６ポート接合装置のデュアルトーン較正及び６ポートダイレクトディジタル受信機への応用（Dual tone Calibration of Six-Port Junction and its application to the six-port direct digital receiver）」には、４つの３ｄＢハイブリッド回路（3dB hybrid circuit）、電力分配器及び減衰器（attenuator）に基づいた６ポート反射率計のトポロジーが記載されている。
米国特許番号第５４９８９６９号には、「複数の整合検出器と１つの不整合検出器を特徴とする反射率計の構成の非対称トポロジー（asymmetrical topology for a reflectometer structure featuring matched detectors and one unmatched detector）」が記載されている。
米国特許番号第４５２１７２８号「マイクロ波回路網の複素反射係数の検出に用いられる方法及び６ポート回路網（Method and six-port network for use in determining complex reflection coefficients of microwave networks）」には、２つの異なる方形ハイブリッド（quadrate hybrid）回路と、移相器（phase shifter）と、２つの電力分配器と、１つの方向性結合器とからなる反射率計の６ポートトポロジーが記載されており、それがマイクロストリップ線路の技術（microstrip line technology）によって実現されていることが開示されている。
欧州特許番号第０８０５５６１号には、６ポート接合装置を有するダイレクト変換受信機を実現する方法（method for implementing direct conversion receiver）が記載されている。この既知の方法によれば、変調されて伝送されてくる信号は、６ポート接合装置を有するダイレクト変換受信機で受信される。復調は、アナログ的（analogically）に行われる。
欧州特許番号第０８４１７５６号には、６ポート受信機の相関回路（correlator circuit）が記載されている。この相関回路では、受信ＲＦ信号が様々な位相角の局部発振信号と加算され、局部発振器の各発振信号と受信ＲＦ信号間の位相回転角（phase rotation）が、それぞれ検出される。
発明の開示
上述した従来技術に鑑みて、本発明の目的は、ｎポート接合装置の改良された構成に基づく技術を提供することである。ここで、ｎは３より大きい整数値である。したがって、本発明は、例えば、４ポート、５ポート、６ポート接合装置とともに、そのようなｎポート接合装置を備えた装置に関する。
したがって、本発明は、ディジタル変調ＲＦ信号を処理するｎポート接合装置において、ｎが３より大きい整数値であるｎポート接合装置を提供する。ｎポート接合装置は、２つのＲＦ入力ポートを有する。本発明では、２つの受動信号結合手段が互いに接続されている。各受動信号結合手段は、ＲＦ入力のいずれか１つに接続され、さらに、少なくとも１つの出力ポートによってパワーセンサに接続されおり、すなわち、ｎポート接合装置は、少なくとも２つのパワーセンサを備えている。
２つの受動信号結合手段は、移相器によって互いに接続されている。
ＲＦ入力ポートのいずれか１つには、局部発振器が発生したＲＦ信号が供給される。
受動信号結合手段は、例えばマイクロストリップ線路によって構成されている。また、受動信号結合手段は、例えばコプレーナ線路によって構成されている。
抵抗回路網は、例えばマイクロストリップリングによって構成されている。
抵抗回路網は、例えば円形のマイクロストリップパッチによって構成されている。
ｎポート接合装置は、例えば、それぞれ１つのパワーセンサに接続された３ポート接合装置として構成された２つの受動信号結合手段からなる４ポート接合装置（ｎ＝４）である。したがって、４ポート接合装置の場合、各３ポート接合装置は、受信ＲＦ信号が供給されるポートと、他方の３ポート接合装置に接続されるポートと、パワーセンサに接続されるポートとを有する。
４ポート接合装置の場合、少なくとも１つのＲＦ入力ポートには、ＲＦスイッチが設けられている。
また、ｎポート接合装置は、例えば２つの受動信号結合手段からなる５ポート接合装置（ｎ＝５）であり、第１の受動信号結合手段は、２つの出力ポートを介して２つのパワーセンサに接続される４ポート接合装置とであり、第２の受動信号結合手段は、１つのパワーセンサに接続された３ポート接合装置である。
また、ｎポート接合装置は、例えば２つの４ポート接合装置として構成された２つの受動信号結合手段からなる６ポート接合装置（ｎ＝６）であり、各４ポート接合装置は、２つのパワーセンサに接続されている。
さらに、本発明は、上述のようなｎポート接合装置を備えたダイレクト受信機、そのようなダイレクト受信機を備えた移動通信装置を提供する。
さらに、本発明は、上述のようなｎポート接合装置のＲＦ入力ポートのうちの１つに所定の較正信号が供給されるｎポート接合装置の較正方法に関する。
また、本発明は、ディジタル変調ＲＦ信号を処理するＲＦ信号処理方法を提供する。このＲＦ信号処理方法では、ｎは３より大きい整数値であり、互いに接続された２つの受動信号結合手段からなるｎポート接合装置の各受動信号結合手段がそれぞれ接続された２つのＲＦ入力ポートには、それぞれ１つのＲＦ信号が供給され、各受動信号結合手段からの少なくとも１つの出力信号が、パワーセンサに供給される。
本発明に係るＲＦ信号処理方法は、さらに、パワーセンサからの出力信号を、アナログ処理によってＩ／Ｑ復調する。
本発明に係るＲＦ信号処理方法は、パワーセンサの出力信号に加えて、少なくとも調整可能なＤＣ電圧をアナログ処理に用いる。
【図面の簡単な説明】
以下、本発明の実施例の詳細な説明及び添付の図面によって、本発明の更なる特徴や利点を明らかにする。
図１ａは、本発明に係るｎポート接合装置の構成を一般的に示すブロック図である。
図１ｂは、本発明に係るｎポート接合装置の構成を示すブロック図である。
図２ａは、周辺素子を有する本発明に係る４ポート接合装置の構成を示すブロック図である。
図２ｂは、本発明に係る４ポート接合装置の構成を概略的に示すブロック図である。
図２ｃは、ＲＦ分離機能を付加した本発明に係る４ポート接合装置の構成を概略的に示すブロック図である。
図２ｄは、変形されたＲＦ分離機能を付加した本発明に係る４ポート接合装置の構成を概略的に示すブロック図である。
図２ｅは、ＬＯ／ＲＦ分離機能を実現するためのハイブリッド回路を備える４ポート接合装置の具体的な構成を示すブロック図である。
図３ａは、本発明に係る４ポート接合装置を抵抗回路網によって実現したときの構成を概略的に示すブロック図である。
図３ｂは、本発明に係る４ポート接合装置を他の抵抗回路網によって実現したときの構成を示すブロック図である。
図４ａは、本発明に係る４ポート接合装置をマイクロストリップ線路の技術によって実現したときの構造を示す図である。
図４ｂは、本発明に係る４ポート接合装置をマイクロストリップ線路の技術及びマイクロストリップパッチによって実現したときの構造を概略的に示す図である。
図４ｃは、本発明に係る４ポート接合装置をコプレーナ線路の技術によって実現したときの構造を概略的に示す図である。
図５は、本発明に係るｎポート接合装置を５ポート接合装置としたときの構成を示すブロック図である。
図６は、図５の５ポート接合装置を抵抗回路網で構成した場合の具体的な構成を示すブロック図である。
図７は、それぞれマイクロストリップリングとして構成される受動４ポート機構及び受動３ポート機構からなる本発明の５ポート接合装置の具体的な構造を示す図である。
図８は、円形のマイクロストリップパッチとして構成される受動４ポート機構及び受動３ポート機構からなる本発明の５ポート接合装置の具体的な構造を示す図である。
図９は、第２の受動３ポート機構と受動電力分配器からそれぞれ構成された２つの受動４ポート機構からなる本発明の５ポート接合装置の具体的な構成を示すブロック図である。
図１０は、本発明に係る５ポート接合装置を構成する受動４ポート機構を抵抗回路網によって実現したときの構成を示すブロック図である。
図１１は、本発明に係る５ポート接合装置を抵抗回路網によって実現したときの構成を示すブロック図である。
図１２は、本発明に係る５ポート接合装置の受動電力分配器及び第２の受動３ポート機構を抵抗回路網によって実現したときの構成を示すブロック図である。
図１３は、５ポート接合装置の受動３ポート機構を抵抗回路網によって実現したときの構成を示すブロック図である。
図１４ａは、ＲＦ分離機能を実現するためのハイブリッド回路を付加した本発明に係る５ポート接合装置の具体的な構成を示すブロック図である。
図１４ｂは、ＲＦ分離機能を実現するための受動電力分配器を付加した本発明に係る５ポート接合装置の他の構成を示すブロック図である。
図１５は、変更したＲＦ分離機能を有する５ポート接合装置の他の具体的な構成を示すブロック図である。
図１６ａは、本発明に係る６ポート受信機の一般的な構成を示すブロック図である。
図１６ｂは、本発明に係るｎポート接合装置を６ポート接合装置としたときの構成を示すブロック図である。
図１７は、図１６ｂの構成を抵抗回路網によって実現したときの具体的な構成を示すブロック図である。
図１８は、マイクロストリップリングで実現された図１６ａ及び図１６ｂの２つの受動４ポート機構と、伝送線路で実現された移相器の具体的な構造を示す図である。
図１９は、円形のマイクロストリップパッチとして実現された図１６ｂの２つの受動４ポート機構の具体的な構造を示す図である。
図２０ａは、ハイブリッド回路を用いて実現された本発明に係る６ポート接合装置の具体的な構成を示すブロック図である。
図２０ｂは、図１６ｂの本発明に係る６ポート接合装置を、受動３ポート機構及び受動電力分配器からなる受動４ポート機構で実現したときの具体的な構成を示すブロック図である。
図２１は、受動４ポート機構を抵抗回路網で実現したときの具体的な構成を示すブロック図である。
図２２は、受動４ポート機構を抵抗回路網によって実現したときの他の具体的な構成を示すブロック図である。
図２３は、受動３ポート機構と受動電力分配器を抵抗回路網によって実現したときの構成を示すブロック図である。
図２４は、４ポート接合装置を用い、Ｉ／Ｑ復調をディジタル的に行うＩ／Ｑ復調器の構成を示すブロック図である。
図２５は、４ポート接合装置を用い、Ｉ／Ｑ復調をアナログ的に行うＩ／Ｑ復調器の構成を示すブロック図である。
図２６は、図２５のアナログＩ／Ｑ復調器のアナログ回路基板の構成を示すブロック図である。
図２７は、本発明に係る５ポート接合装置を用いたアナログＩ／Ｑ復調器の構成を示すブロック図である。
図２８は、図２７のアナログＩ／Ｑ復調器のアナログ回路基板の構成を示すブロック図である。
図２９は、図２８のアナログ回路基板のサブ基板の構成を示すブロック他図である。
図３０は、図２８のアナログ回路基板のサブ基板の他の構成を示すブロック図である。
図３１は、本発明に係るｎポート接合装置の較正を、５ポート接合装置を例として説明するためのブロック図である。
図３２は、受動３ポート機構を実現する分布定数素子の構造を示す図である。
図３３は、コプレーナ線路の技術を用いて実現した受動４ポート機構及び受動３ポート機構の構造を示す図である。
図３４は、ディスクリート技術によって実現した異なる形式の移相器の構成を示す回路図である。
図３５は、パワーセンサの具体的な構成を示すブロック図である。
図３６は、分布定数の技術を用いて実現された異なる形式の移相器の構造を示す図である。
図３７は、局部発振器の具体的な構成を示すブロック図である。
発明を実施するための最良の形態
以下、実施例については、下記のような構成で説明する。
Ｉ．ｎポート接合装置の一般的構成（図１ａ、１ｂ）
ＩＩ．４ポート接合装置（図２ａ〜図４ｃ）
ＩＩＩ．５ポート接合装置（図５〜図１５）
ＩＶ．６ポート接合装置（図１６ａ〜図２３）
Ｖ．ｎポート接合装置に基づくＩ／Ｑ復調器（図２４〜図３０）
ＶＩ．較正方法（図３１）
ＶＩＩ．特定素子の構成（図３２〜図３７）
Ｉ．本発明に係るｎポート接合装置の一般的構成（図１ａ、１ｂ）
図１ａは、本発明に係るｎポート接合装置（n-port junction device）の構成を一般的に示すブロック図である。受動回路で構成されるｎポート接合装置１には、そのＲＦ入力ポート４、５を介して第１及び第２のＲＦ信号１、２が供給される。ｎポート接合装置１は、パワーセンサ（power sensor）Ｐ1、Ｐ2に対する少なくとも２つの出力ポート６、７を有する。パワーセンサ（以下、電力検出器ともいう）の数は、本発明では、例えば２、３、４等の１より大きい数でも可能である。ｎポート接合装置１を用いるときは、一般に、（ｎ−２）個のパワーセンサが設けられる。
図１ｂを参照して、ｎが３より大きい整数であるｎポート接合装置１の構成を説明する。
ｎポート接合装置１は、第１の受動信号結合器（passive signal-combining unit）２と、第２の受動信号結合器３とを備える。第１及び第２の受動信号結合器２、３は、それぞれ１つのＲＦ入力ポート４、５を有する。これらのＲＦ入力ポート４、５には、第１及び第２のＲＦ信号１、２が供給される。第１の受動信号結合器２のＲＦ入力ポート４と第２の受動信号結合器３のＲＦ入力ポート５に供給される第１及び第２のＲＦ信号１、２のいずれか一方は、ディジタル変調ＲＦ信号であり、その後、処理される（例えば、ローパスフィルタがかけられて、変調シンボル（modulation symbol）を直接又は間接的に得るための処理が施される。）。
この明細書における「信号結合機構（signal combining means）」とは、信号を結合する及び／又は信号を分岐する全ての受動素子（passive device）を含むものである。
第１及び第２の受動信号結合器２、３は互いに接続されるが、この接続は、移相素子（phase shifting element）からなる移相器１０によって行われる。移相器１０は、異なる複数の技術によって実現することができる（ＶＩＩ参照）。
最低条件として、第１の受動信号結合器２と第２の受動信号結合器３は、パワーセンサＰ1、Ｐ2が接続される能動出力ポート（active output port）６、７をそれぞれ有する。「能動出力ポート」とは、第１の受動信号結合器２及び第２の受動信号結合器３が、電力検出器には接続されていないが、システムインピーダンスを介して接地されている他の出力ポートを更に有することが可能であることを意味する。
図１ｂにおいて破線で示すように、第１及び第２の受動信号結合器２、３は、パワーセンサが接続される１つ以上の出力ポート１１、１２をそれぞれ有するようにしてもよい。
本発明に基づく最低条件としては、第１及び第２の受動信号結合器２、３のそれぞれ少なくとも１つの出力ポート６、７には、パワーセンサＰ1、Ｐ2が接続されることである。第１及び第２の受動信号結合器２、３の図１ｂに図示しない他の出力ポートは、例えば接地電位に終端するようにしてもよい。
さらに図１ｂに示すように、第１及び第２のＲＦ信号１、２は、別々のＲＦ入力ポート４、５を介して第１及び第２の受動信号結合器２、３にそれぞれ供給される。したがって、各受動信号結合器２、３は、１つ以上のＲＦ入力ポートを有することができ、ｎポート接合装置１のＲＦ入力ポートの総数は、２つ以上となり得る。
パワーセンサＰ1、Ｐ2、Ｐx、Ｐyの出力信号は、後述するように（Ｖ章参照）、更に処理される。
ここでは、本発明に係るｎポート接合装置について、４ポート、５ポート、６ポート接合装置を例として説明する。以下の表１は、上述の各トポロジー（topology）の本質的な機能的差異を示すものである。
0004064473.tif 000002
ＩＩ．４ポート接合装置（図２ａ〜図４ｃ）
以下、本発明に係るｎポート接合装置の一実施の形態として、４ポート接合装置（ｎ＝４）について、図２ａ〜図４ｃを参照して説明する。能動出力ポートの総数、すなわちパワーセンサの総数は２である。
図２ａは、４ポート接合装置を用いたＩ／Ｑ復調器、すなわちＱＰＳＫ復調器の構成を示すブロック図である。アンテナ４２６によって受信された信号は、直接バンドパスフィルタ（以下、ＢＰＦという）４２８に供給され、あるいは初段のダウンコンバータ４２７で適切にダウンコンバートされた後、ＢＰＦ４２８に供給される。ＢＰＦ４２８の出力信号は、利得制御低雑音増幅器（以下、ＬＮＡという）４２９によって増幅される。ＬＮＡ４２９の利得は、制御装置４３０によって制御される。ＬＮＡ４２９からの増幅された出力信号は、第１のＲＦ入力ポート４０４を介して４ポート接合装置４０１に供給される。
４ポート接合装置４０１の第２のＲＦ入力ポート４０５には、ＲＦスイッチ４５１が接続されている。ＲＦスイッチ４５１の切換位置に応じて、４ポート接合装置４０１の第２のＲＦ入力ポート４０５が、５０Ωの抵抗値（整合インピーダンス）を有する抵抗器４５０によって接地されるか、あるいは局部発振器４２０のＲＦ出力信号が、第２のＲＦ入力ポート４０５を介して４ポート接合装置４０１に供給される。局部発振器４２０の発振周波数及び位相も、制御装置４３０によって制御される。さらに、制御装置４３０は、ＲＦスイッチ４５１の切換動作も制御する。
４ポート接合装置４０１は、図２ｂに示すように、第１の受動３ポート機構（passive three-port structure）４０２と、第２の受動３ポート機構４０３とを備える。第１の受動３ポート機構４０２と第２の受動３ポート機構４０３は、移相器４１０を介して互いに接続されている。第１の受動３ポート機構４０２には、第１のＲＦ入力ポート４０４を介して処理される第１のＲＦ信号１が供給される。第１の受動３ポート機構４０２は、出力ポート４０６を有し、この出力ポート４０６にはパワーセンサＰ1が接続されている。
この実施の形態の４ポート接合装置４０１の第２の受動３ポート機構４０３は、第２のＲＦ入力ポート４０５を有し、この第２のＲＦ入力ポート４０５を介して第２のＲＦ信号２が供給される。この第２のＲＦ信号２は、例えば局部発振器４２０が発生した信号としてもよい。第２の受動３ポート機構４０３は、出力ポート４０７を有し、この出力ポート４０７には第２のパワーセンサＰ2が接続されている。
図２ｃは、図２ｂに示す４ポート接合装置の変形例の構成を示すブロック図である。この図２ｃに示すように、第１及び第２のＲＦ信号１、２は、受動電力分配器（passive power divider）４１１、４１２にそれぞれ供給される。受動電力分配器４１１、４１２で分岐された一方の分岐信号は、第１及び第２の受動３ポート機構４０２、４０３にそれぞれ供給される。受動電力分配器４１１で分岐された他方の分岐信号は、位相を１８０°シフトする（４１５）ための第２の移相器４１３に供給される。この第２の移相器４１３は、減衰器４１４を介して受動電力分配器４１２に接続されている。したがって、図２ｃに示す構成とすることによって、局部発振器の発振信号とＲＦ信号を分離する機能（以下、ＬＯ／ＲＦ分離機能という）が実現される。
図２ｄは、図２ｃに示す構成の変形例の構成を示すブロック図である。この変形例では、第１の移相器４１０は、第２の受動３ポート機構４０３と受動電力分配器４１１との間に接続されており、第１の受動３ポート機構４０２は、第２の移相器４１３と受動電力分配器４１１との間に接続されている。図２ｃ及び図２ｄから明らかなように、ＲＦ信号は、受動３ポート機構、すなわち一般的には信号結合機構に直接入力することができるだけでなく、例えば受動電力分配器を介して間接的に入力することもできる。
図２ｅは、第１のＲＦ信号１から第２のＲＦ信号２への分離を行う４ポート接合装置の具体的な構成を示すブロック図である。図２ｅの実施の形態に示す４ポート接合装置は、位相を９０°又は１８０°シフトするとともに、複数の技術によって実現されるハイブリッド（hybrid）回路４６０、４６１を用いているという点で特殊である。ハイブリッド回路４６０、４６１は、それぞれ４ポートハイブリッド回路であり、それぞれ１つのポートが、（整合負荷、すなわちシステムの基準インピーダンスによって）終端されている。
なお、パワーセンサＰ1、Ｐ2の出力信号の処理については、図２５及びＶ章を参照して後述する。
動作周波数帯域を拡大するために、２つの受動３ポート機構４０２、４０３を、図３ａ及び図３ｂに示すようなディスクリート素子（discrete element）を用いた抵抗回路網によって実現することができる。
また、４ポート接合装置４０１は、図４ａ、図４ｂ及び図４ｃに示すような分布定数の技術（distributed technology）を用いて実現することもできる。図４ａの実施の形態では、受動３ポート機構４０２、４０３は、マイクロストリップリング（microstrip ring）として実現され、伝送線路（transmission line）は、移相器４１０として動作する。
図４ｂの実施の形態では、受動３ポート機構４０２、４０３は、マイクロストリップパッチ（microstrip patch）として実現されている。
図４ｃの実施の形態では、受動３ポート機構４０２、４０３と、移相器４１０として動作する伝送線路は、コプレーナ線路の技術（coplanar waveguide technology）を用いて実現されている。
なお、パワーセンサＰ1、Ｐ2は、検出ダイオード、ＦＥＴ構造（FET structure）、熱ＲＦセンサ（thermic RF sensor）によって実現することができる。４ポート接合装置４０１に、抵抗、主としてディスクリート素子を用いる場合、移相器４１０を実現する方法として一般的に２つの選択肢がある。
ａ）分布定数の技術
ｂ）ディスクリートＬＣ素子
これらの技術については、ＶＩＩ章において後述する。
４ポートトポロジーは、ＲＦ回路が複雑でないことと、パワーセンサに課せられる条件が厳しくないという利点がある。さらに、回路構成が簡単であるので、提案する４ポート接合装置の較正方法（calibration procedure）を簡単にすることができる。アナログ回路基板（analog circuitry board）がない場合には、ＲＦ回路に要求される条件を低減するためには、別のＲＦスイッチ及びより高速のＡ／Ｄ変換器を用いなければならない。
ＩＩＩ．５ポート接合装置（図５〜図１５）
次に、ｎポート接合装置の実施の形態として、５ポート接合装置について説明する。
提案する５ポートトポロジーの基本概念を図５に示す。５ポート接合装置は、図５に示すように、基本構成として、１つの受動４ポート機構（passive four-port means）５０１と、１つの受動３ポート機構５０２とを備え、これらは移相器５０３を介して互いに接続されている。受動４ポート機構５０１及び受動３ポート機構５０２には、各ＲＦ入力ポート５０４を介してそれぞれ１つのＲＦ信号１、２が入力される。受動４ポート機構５０１は、２つの出力ポートを有し、これらの出力ポートにはパワーセンサＰ1、Ｐ2が接続される。受動３ポート機構５０２は、１つの出力ポートのみを有し、この出力ポートにはパワーセンサＰ3が接続される。本発明に係るトポロジーを５ポート受信機として用いる場合、全てのパワーセンサ（通常、検出ダイオードからなる）は、例えば５０Ωのインピーダンスに整合している。
受動４ポート機構５０１と受動３ポート機構５０２は、例えば６ポート受信機の技術から知られているように、入力ＲＦ信号１、２の線形結合（linear combination）を表す（最終的には位相がシフトされた）信号をそれぞれ出力する。パワーセンサＰ1〜Ｐ3は、受動４ポート機構５０１及び受動３ポート機構５０２の出力信号の電力レベルを検出する。検出された出力信号の電力レベルは、ＤＣインタフェースに供給される。
通常、パワーセンサＰ1〜Ｐ3とＤＣインタフェースの間には、複数の回路素子が接続されているが、ここでは図示を省略する。これらの回路素子は、例えばローパスフィルタ、ＤＣ増幅器、Ａ／Ｄ変換器からなり、この順に接続されている。
なお、簡単な変調技術を用いている場合、ディジタルシグナルプロセッサ（以下、ＤＳＰという）を使用する必要はない。この場合、例えば入力ＲＦ信号１の変調状態を検出する判定回路（decision circuitry）として動作するアナログ回路素子を用いることができる。
ＤＳＰ５２６（図６参照）は、パワーセンサＰ1〜Ｐ3によって検出された電力レベルの値を数学的に取り扱うことによって、２つの入力ＲＦ信号１、２の複素数比（complex ratio）を算出するとともに、更に復調を行うことができる。すなわち、この基本概念では、受動４ポート機構５０１の１つのポートは、第１のＲＦ信号１を入力するために用いられ、別の１つのポートは、受動３ポート機構５０２に接続された移相器５０３に接続するために用いられ、受動４ポート機構５０１の他の２つのポートは、パワーセンサＰ1、Ｐ2に信号を出力するために用いられる。受動３ポート機構５０２は、第２のＲＦ信号２を入力するための１つのポートと、移相器５０３に接続するための１つのポートと、パワーセンサＰ3に信号を出力するための１つのポートとを有する。
動作周波数帯域を拡大するために、受動４ポート機構５０１及び受動３ポート機構５０２を、図６の実施の形態に示すように、ディスクリート素子を用いた抵抗回路網５０５、５０６によって実現することができる。図６に示すとともに以下に詳細に説明するように、抵抗回路網５０５、５０６（受動４ポート機構５０１、受動３ポート機構５０２に入力されるＲＦ信号の一方は、局部発振器５２０から供給されるようにしてもよい。
図７及び図８に示すように、受動４ポート機構５０１及び受動３ポート機構５０２は、分布定数の技術を用いて実現することができる。図７及び図８の２つの実施の形態は、実現可能なトポロジーを示している。両実施の形態において、移相器５０３として、例えばマイクロストリップ線路等の伝送線路が用いられている。受動４ポート機構５０１は、図７に示すように、マイクロストリップリング５２７として、あるいは図８に示すように、円形のマイクロストリップパッチ５２８として、実現することができる。受動３ポート機構５０２についても同様である。
両実施の形態において、直径（図７の実施の形態では内径）は、適用される中心周波数に応じて選択される。また、リングに沿ったストリップ導体の幅も、中心周波数に応じて変化する。２つのポート間の角度α、β、γは、受動３ポート機構５０１又は受動４ポート機構５０２の１つのポートに直接供給される入力ＲＦ信号と、移相器５０３として動作する伝送線路を介して入ってくる信号との結合比（combining ratio）が所望の値となるように選択される。換言すると、これらの角度α、β、γは、入力ＲＦ信号１、２の線形結合に応じて設定される。特殊な応用例では、（例えば）パワーセンサＰ2が第１のＲＦ信号１のみを検出するという状態、すなわちパワーセンサＰ2とそれに接続された移相器５０３が分離されることを意味する状態を確立するように、角度α、β、γの値を設定することもできる。同時に、パワーセンサＰ1は、第１のＲＦ信号１と、移相器５０３を介してパワーセンサＰ1に入ってくる第２のＲＦ信号２との結合信号の電力レベルを、受信して検出することができる。なお、移相器５０３は、分布定数の技術、例えば複数の伝送線路によって実現することができる。
図９は、本発明に係る５ポート接合装置の具体的な構成を示すブロック図である。ここでは、受動４ポート機構５０１は、受動電力分配器５０７と、第２の受動３ポート機構５０８とを備えている。受動電力分配器５０７は、本質的には受動３ポート機構の構成を有している。第２の受動３ポート機構５０８は、信号結合機構として動作する。受動電力分配器５０７は、入力ＲＦ信号１の電力を以下の２方向に分配する機能を有している。
ａ）電力結合器として動作する第２の受動３ポート機構５０８の入力ポートの方向
ｂ）パワーセンサＰ1の入力ポートの方向
パワーセンサＰ1が取り付けられるポートは、第２の受動３ポート機構５０８に接続されるポートから分離されている。これは、第２の受動３ポート機構５０８からのＲＦ信号のみがパワーセンサＰ1に入力されることを意味する。これは、具体的には、図１２に示す抵抗器が、Ｚ1＊Ｚ2＝（Ｚ2）2の式を満足するときに実現される。
受動３ポート機構５０８、５０９は、受動電力分配器５０７又は局部発振器からのＲＦ信号と、移相器５０３からのＲＦ信号とを結合し、これらの結合信号はパワーセンサＰ2、Ｐ3で検出される。
図１０は、図９の受動４ポート機構５０１を抵抗器によって実現したときの構成を示すブロック図である。受動４ポート機構５０１全体が、図１０に示すように、少なくとも４つの抵抗器Ｒ1〜Ｒ6を接続することによって実現される。図１０の実施の形態において、抵抗器Ｒ1〜Ｒ6は、パワーセンサＰ1がポート１（５０４）からのＲＦ信号１のみを検出するように、選択される。これは、図１０のポート２とポート４が分離されていることを意味する。ポート３にはパワーセンサＰ2が接続されており、パワーセンサＰ2は、ポート１及びポート４からのＲＦ信号が結合されたＲＦ信号を検出する。以下の表２は、ポート１から見た特性インピーダンス（通常、５０Ω又は７５Ω）を外部に与えるように正規化した異なる３つのケースについて、図１０の抵抗器が取り得る好ましい値を示している。
また、パワーセンサＰ1は、抵抗器Ｒ3に並列に接続され、パワーセンサＰ2は、抵抗器Ｒ5と接地点との間に直列に接続されている。これは、好ましい構成である。
なお、場合によっては、抵抗器Ｒ4、Ｒ5はなくてもよい。
0004064473.tif 000003
表２に示す抵抗器の値は、実際に実現する際に、特に有利である。
上述した表２における抵抗器の３組の値は、図１０、図１１及び図１２に示す構成を考慮したものである。ケース１及びケース２では、正規化インピーダンスが通常５０Ω（７５Ωの場合もある）である事実を考慮して、容易に実現できる抵抗値となっている。これらの値によって、図６に示すパワーセンサＰ1〜Ｐ3及び第１及び第２のＲＦ信号１、２を供給する回路の入力インピーダンスが理想的である場合（理想的に整合されている又はサーチロス（search loss）が理想的である場合）に、提案するトポロジーを理想的に実現することができる。パワーセンサＰ1〜Ｐ3及び取り付けられた回路が理想的に整合している状態にあると考えると、以下のことが言える。
ケース１は、両方のＲＦ信号１、２が同じ電力レベルであるとき、図１０又は図１１のパワーセンサＰ2で検出できる最大電力レベルが、同図のパワーセンサＰ1で得られる電力レベルと等しい場合として得られる。
ケース２は、理想的なケースであり、図６の第１のＲＦ信号１と第２のＲＦ信号２が同じ入力電力レベルであり、これらの信号間に任意の位相シフトがある場合に、パワーセンサＰ1に入力される信号の大きさが、パワーセンサＰ2に入力される信号の大きさの平均と同じであると検出される。このケース２は、非常に簡単で実現しやすい組合せの抵抗比（combined resistive ratio）が得られる。例えば、特性インピーダンスが５０Ωである場合、受動ポート機構全体を、５０Ω、１００Ω、５０／３Ωの各値を有する抵抗器によって実現することができ、また、複数の５０Ωの抵抗器を並列又は直列接続することによっても実現することができる。
ケース３は、図６の第１のＲＦ信号１と第２のＲＦ信号２が同じ電力レベルと異なる位相を有するとき、パワーセンサＰ2で得られる中間電力が、パワーセンサＰ1で検出される電力と同じであることを考慮して得られる。このアプローチでは、実現しやすい抵抗値は得られないが、電力レベルを最適にすることができる。
図１１は、５ポート接合装置（５ポート受信機）の構成を示すブロック図であり、５ポート接合装置は、受動４ポート機構５０１と、受動３ポート機構５０２とを備える。
図１２は、図９の受動電力分配器５０７と受動３ポート機構５０８を、抵抗器によって実現したときの構成を示すブロック図である。図１２に示すように、受動電力分配器５０７は、少なくとも３つの抵抗器Ｚ1、Ｚ2、Ｚ3によって実現することができる。同様に、第２の受動３ポート機構５０８も、抵抗器Ｚ4、Ｒ5、Ｒ6によって実現される。抵抗器の取り得る値（後述する３つのケース）は、システムの特性インピーダンス（通常、５０Ω又は７５Ω）によって正規化された上述の表２で与えられる。パワーセンサＰ1〜Ｐ2は、図１２に示すように接続されている。
なお、図１２に示すように、パワーセンサＰ1は、抵抗器Ｚ1、Ｚ2に並列に接続され、パワーセンサＰ2は、抵抗器Ｒ5と接地点との間に直列に接続されている。
図１３は、図９に示す移相器５０３の右側の第１の受動３ポート機構５０９の実現可能な構成を示すブロック図である。
５ポートダイレクト受信機と従来の６ポートダイレクト受信機のトポロジーの主たる違いは、５ポートトポロジーが局部発振器の電力レベルを（オンラインで）測定する必要がないということである。このアプローチを用いることにより、ＲＦ側においても（抵抗器又はＲＦ回路をより少なくし）、ベースバンド側においても（１つのＡ／Ｄ変換器と、それに関連した増幅器及びローパスフィルタをより少なくし）、トポロジーを非常に簡単にすることができる。入力される局部発振器（local oscillator：以下、ＬＯともいう）の電力レベルに関する必要な情報は、較正プロセスによって得られ、較正プロセスは、（装置の製造及び組立工程から見て）オフラインでもオンラインでも行うことができる。これは、ロック時の電力及び局部発振器の周波数が変化しないときに、特に有利である。いずれの場合でも、較正方法は、本発明を用いたときの局部発振器の全ての電力レベルに対して都合が良い。
提案する５ポートトポロジーは、５ポートダイレクト受信機の用途に採用される。この５ポートトポロジーは、特に、広周波数帯域に対する解決法として説明及び提案する。提案する技術を利用したディスクリート解決法（discrete solution）を用いる場合、広周波数帯域での解決法（wide-band frequency solution）は、１０ＧＨｚより低い周波数領域に対しても可能である。提案する５ポートトポロジーでは、ディスクリート解決法及び分布定数解決法（distributed solution）のいずれにおいても必要とされる面積を最小とするとともに、簡単な抵抗器のトポロジーによって実現することができる。この提案する５ポートトポロジーでは、従来の６ポートトポロジーと比較して、必要とされる回路を少なくすることができるが、ＬＯの電力レベルに関する情報の影響を低減するためには、較正が必要である。本発明に係る５ポートトポロジーは、局部発振器の電力レベルが変化しないか、又は予めプログラムされた固定値を有する場合、すなわち入力ＲＦ信号が、本発明に係る５ポート接合機構のＲＦ入力ポートに入力される前に、ＡＧＣ又はプログラマブルステップ減衰器（programmable step attenuator）によって調整されている場合に、特に有効である。
これは、複素線形変換（complex linear transformation）として数学的に表現することができる。
次に、図９に示す実施の形態の発展例について、図１４ａ、図１４ｂ及び図１５を参照しながら説明する。
図１４ａは、本発明に係る５ポート接合装置の具体的な構成を示すブロック図であり、この５ポート接合装置は、２つのＲＦ信号１、２間を分離するために、位相を９０°又は１８０°シフトするハイブリッド回路５６０、５６１を備える。ここで、３方向スプリッタ（3-way splitter）５１１は、複数の技術によって実現される２つの２方向スプリッタ（2-way splitter）によって実現することができる。
図１４ｂに示すように、この実施の形態では、新たな受動電力分配器５３０が、受動電力分配器５０７と第２の受動３ポート機構５０８の間に接続されている。受動電力分配器５３０は、第２の移相器５３１及び減衰器５３３を介して受動電力分配器５３２に接続されている。第２の移相器５３１は、位相を１８０°シフトする。したがって、図９の実施の形態と比較すると、２つの受動電力分配器５３０、５３２と、移相器５３１と、減衰器５３３が追加されている。第１の移相器５０３も、位相を１８０°シフトする。
図１５は、他の具体的な構成を示すブロック図であり、第２の受動３ポート機構５０８が、受動電力分配器５３０と第２の移相器５３１の間に接続されている。この場合、減衰器５３３を省略することができる。
図１４ａ、図１４ｂ及び図１５の実施の形態では、ＲＦ信号１のポートと局部発振器のポートの分離が行われる。
ＩＶ．６ポート接合装置（図１６ａ〜図２３）
図１６ａは、本発明に係る６ポート接合装置の一般的概念を示すブロック図である。第１のＲＦ信号１と第２のＲＦ信号２が、それそれＲＦ入力ポート６０４を介して第１及び第２の受動４ポート機構６０１、６０２に供給される。第１の受動４ポート機構６０１と第２の受動４ポート機構６０２は、移相器６０３によって接続されている。第１及び第２の受動４ポート機構６０１、６０２はそれぞれ、２つの出力信号をパワーセンサＰ1、Ｐ2、Ｐ3、Ｐ4に供給する。パワーセンサＰ1〜Ｐ4の出力信号は、ＤＣインタフェースに供給される。ＤＣインタフェースには、ディジタル処理装置又はアナログ処理装置が取り付けられる。
提案する６ポートトポロジーの基本構成を、図１６ｂに示す。図１６ｂに示すように、本発明の基本構成は、２つの受動４ポート機構６０１、６０２と、１つの移相器６０３とからなる。２つの受動４ポート機構６０１、６０２には、各ＲＦ入力ポート６０４を介してそれぞれ１つのＲＦ信号１、２が供給される。２つの受動４ポート機構６０１、６０２は、移相器６０３によって互いに接続されている。受動４ポート機構６０１、６０２はそれぞれ、パワーセンサＰ1〜Ｐ4に接続された２つの出力ポートを備えている。本発明に係るトポロジーを受信機として用いるとき、全てのパワーセンサ（通常、検出ダイオードからなる）Ｐ1〜Ｐ4は、例えば５０Ωのインピーダンスで整合されている。
従来技術から分かるように、受動４ポート機構６０１、６０２は、入力ＲＦ信号１、２の線形結合を表す信号（最終的には位相がシフトされている）を出力する。パワーセンサＰ1〜Ｐ4は、受動４ポート機構６０１、６０２の出力信号の電力レベルを検出する。検出された出力信号の電力レベルは、ＤＳＰ６２６に供給される。
通常、各パワーセンサＰ1〜Ｐ4とＤＳＰ６２６の間には、複数の回路素子が接続されているが、ここでは図示を省略する。これらの回路素子は、ローパスフィルタ、ＤＣ増幅器、Ａ／Ｄ変換器からなり、この順に接続されている。
なお、簡単な変調技術を用いている場合、ＤＳＰ６２６を使用する必要はない。この場合、例えば入力ＲＦ信号１の変調状態を検出する判定回路として動作するアナログ回路素子を用いることができる。Ｉ／Ｑ復調に対してアナログ回路基板を用いる場合には、明らかに、ＤＳＰ６２６を除くことができる。
ＤＳＰ６２６は、パワーセンサＰ1〜Ｐ4で検出された電力レベルの値を数学的に取り扱うことによって、２つの入力ＲＦ信号１、２の複素数比を算出するとともに、更に復調を行うこともできる。すなわち、この基本概念では、受動４ポート機構６０１、６０２の各１つのポートは、ＲＦ信号を入力するために用いられ、別の各１つのポートは、他の（同一構成の）受動４ポート機構６０１、６０２に接続された移相器６０３に接続するために用いられ、他の２ポートは、パワーセンサＰ1〜Ｐ4に信号を出力するために用いられる。２つの受動４ポート機構６０１、６０２は互いに、例えば対称に接続されている。
動作周波数帯域を拡大するために、受動４ポート機構６０１、６０２を、図１７の実施の形態に示すように、ディスクリート素子を用いた抵抗回路網６０５、６０６によって実現するすることができる。図１７に示すとともに以下に詳細に説明するように、抵抗回路網６０５、６０６（受動４ポート機構６０１、６０２）に入力されるＲＦ信号の一方は、局部発振器６２０から供給するようにしてもよい。
図１８及び図１９に示すように、受動４ポート機構６０１、６０２は、分布定数の技術を用いて実現することができる。図１８及び図１９の２つの実施の形態は、実現可能なトポロジーを示しており、ここでは、対称的な構造が用いられている。両実施の形態において、移相器６０３として、例えばマイクロストリップ線路等の伝送線路が用いられている。受動４ポート機構６０１、６０２は、図１８に示すように、マイクロストリップリング６２７として、あるいは図１９に示すように、円形のマイクロストリップパッチ６２８として実現することができる。
両実施の形態において、直径（図１８の実施の形態では内径）は、適用される中心周波数に応じて選択される。また、リングに沿ったストリップ導体の幅も、中心周波数に応じて変化する。２つのポート間の角度α、β、γは、受動４ポート機構６０１、６０２の１つのポートに直接供給される入力ＲＦ信号と、移相器６０３として動作する伝送線路を介して入ってくる信号との結合比が所望の値となるように選択される。換言すると、これらの角度α、β、γは、入力ＲＦ信号１、２の線形結合に応じて設定される。特殊な応用例では、（例えば）パワーセンサＰ2が第１のＲＦ信号１のみを検出するという状態、すなわちパワーセンサＰ2とそれに接続された移相器６０３が分離されていることを意味する状態を確立するように、角度α、β、γの値を設定することもできる。同時に、パワーセンサＰ1は、第１のＲＦ信号１と、移相器６０３を介してパワーセンサＰ1に入ってくる第２のＲＦ信号２との結合信号の電力レベルを、受信して検出することができる。なお、移相器６０３は、以下に図３６を参照して説明するように、分布定数の技術、例えば複数の伝送線路によって実現することができる。
図２０ａは、２つのＲＦ信号１、２間の分離機能を有するハイブリッド回路６６０、６６１を用いて実現された本発明に係る６ポート接合装置の構成を示すブロック図である。なお、２つの３方向スプリッタ６０７、６１０は、様々な技術による２つの２方向スプリッタによって実現することができる。
図２０ｂは、図１６ｂの本発明に係る６ポート接合装置を、それぞれ受動３ポート機構６０８、６１０と、受動電力分配器６０７、６０９とからなる受動４ポート機構６０１、６０２で実現したときの具体的な構成を示すブロック図である。
図２１は、図１６ｂの受動４ポート機構６０１、６０２を抵抗器で実現したときの具体的な構成を示すブロック図である。受動４ポート機構６０１、６０２全体は、図２１に示すように、少なくとも４つの抵抗器Ｒ1〜Ｒ6を接続することによって実現される。図２１の実施の形態において、抵抗器Ｒ1〜Ｒ6は、パワーセンサＰ1がポート１（６０４）からのＲＦ信号１のみを検出するように、選択される。これは、図２１のポート２とポート４が分離されていることを意味する。ポート３にはパワーセンサＰ2が接続されており、パワーセンサＰ2は、ポート１及びポート４からのＲＦ信号が結合されたＲＦ信号を検出する。以下の表３は、ポート１から見た特性インピーダンス（通常、５０Ω又は７５Ω）を外部に与えるように正規化した異なる３つのケースについて、図２１の抵抗器の取り得る好ましい値を示している。
また、パワーセンサＰ1は、抵抗器Ｒ3と並列に接続され、パワーセンサＰ2は、抵抗器Ｒ5と接地点との間に直列に接続されている。これは、好ましい構成である。
なお、場合によっては、抵抗器Ｒ4、Ｒ5はなくてもよい。しかしながら、三角形状に接続された抵抗器Ｒ1、Ｒ2、Ｒ3は重要である。
0004064473.tif 000004
表３に示す抵抗器の値は、実際に実現する際に、特に有効である。
図２２は、図２１の受動４ポート機構６０１、６０２を対称的に接続して構成される６ポート接合装置（６ポート受信機）の構成を示すブロック図である。
図２０ｂは、本発明に係る６ポート受信機の具体的な構成を示すブロック図である。ここでは、受動４ポート機構６０１、６０２は、受動電力分配器６０７、６１０と、第２の受動３ポート機構６０８、６０９とをそれぞれ備えている。受動電力分配器６０７、６１０は、本質的には受動３ポート機構の構成を有している。第２の受動３ポート機構６０８、６０９は、信号結合機構として動作する。受動電力分配器６０７は、入力ＲＦ信号１の電力を以下の２方向に分配する機能を有している。
ａ）電力結合器として動作する第２の受動３ポート機構６０８の入力ポートの方向
ｂ）パワーセンサＰ1の入力ポートの方向
パワーセンサＰ1が取り付けられるポートは、第２の受動３ポート機構６０８に接続されるポートから分離されている。これは、第２の受動３ポート機構６０８からのＲＦ信号のみがパワーセンサＰ1に入力されることを意味する。これは、具体的には、図２３の抵抗器が、Ｚ1＊Ｚ2＝（Ｚ2）2の式を満足するときに実現される。
受動３ポート機構６０８、６０９は、受動電力分配器６０７、６１０からのＲＦ信号と、移相器６０３からのＲＦ信号とを結合し、これらの結合信号はパワーセンサＰ2、Ｐ3で検出される。
図２３は、図２０ｂの受動電力分配器６０７、６１０と受動３ポート機構６０８、６０９を、抵抗器によって実現したときの構成を示すブロック図である。受動電力分配器６０７、６１０は、図２３に示すように、少なくとも３つの抵抗器Ｚ1、Ｚ2、Ｚ3によって実現することができる。同様に、受動３ポート機構６０８、６０９も、抵抗器Ｚ4、Ｒ5、Ｒ6によって実現することができる。抵抗器の取り得る値（後述する３つのケース）は、システムの特性インピーダンス（通常、５０Ω又は７５Ω）によって正規化さた上述の表３で与えられる。パワーセンサＰ1、Ｐ2（Ｐ4、Ｐ3）は、図２３に示すように接続されている。
なお、図２３に示すように、パワーセンサＰ1は、抵抗器Ｚ1、Ｚ2に並列に接続され、パワーセンサＰ2は、抵抗器Ｒ5と接地点との間に直列に接続されている。
上述した表３における抵抗器の３組の値は、図２１、図２２及び図２３に示す構成を考慮したものである。ケース１及びケース２では、正規化インピーダンスが通常５０Ω（７５Ωの場合もある）である事実を考慮して、容易に実現できる抵抗値となっている。これらの値によって、図１７に示すパワーセンサＰ1〜Ｐ4及び第１及び第２のＲＦ信号１、２を供給する回路の入力インピーダンスが理想的である場合（理想的に整合されている又はサーチロスが理想的である場合）に、提案するトポロジーを理想的に実現することができる。パワーセンサＰ1〜Ｐ4及び取り付けられた回路が理想的に整合している状態にあることを考えると、以下のことが言える。
ケース１は、両方のＲＦ信号１、２が同じ電力レベルであるとき、図２１又は図２２のパワーセンサＰ2で検出できる最大電力レベルが、同図のパワーセンサＰ1で得られる電力レベルと等しい場合として得られる。これは、ＲＦ信号が所定の閾値（predefined border）に近付いたときの非線形の場合を自動的に処理することを含んでいる。
ケース２は、理想的なケースであり、図１７の第１のＲＦ信号１と第１のＲＦ信号２が同じ入力電力レベルであり、これらの信号間に任意の位相シフトがある場合に、パワーセンサＰ1に入力される信号の大きさが、パワーセンサＰ2に入力される信号の大きさの平均と同じであると検出される。このケース２では、非常に簡単で実現しやすい組合せの抵抗比が得られる。例えば、特性インピーダンスが５０Ωである場合、受動ポート機構全体を、５０Ω、１００Ω、５０／３Ωの各値を有する抵抗器によって実現することができ、また、複数の５０Ωの抵抗器を並列又は直列接続することによっても実現することができる。
ケース３は、図１７の第１のＲＦ信号１と第２のＲＦ信号２が同じ電力レベルと異なる位相を有するとき、パワーセンサＰ2で得られる中間電力が、パワーセンサＰ1で検出される電力と同じであることを考慮して得られる。このアプローチでは、実現しやすい抵抗値は得られないが、電力レベルを最適にすることができる。
以下の表４に、反対のポート（第２のＲＦ信号２用の第２のＲＦ入力ポート）の基準レベルが、第１のＲＦ入力ポート（図１６ｂの第１のＲＦ信号１用の第１のＲＦ入力ポート）に入力されるＲＦレベルと等しい電力レベルであるときの、ＲＦ信号の電力レベルに関する整合されたパワーセンサに入力される電力レベルの最大値、最小値、平均値を示す。
なお、整合された検出ダイオードを用いる場合、検出ダイオードで最終的に得られる電力レベルは、例えば４ｄＢよりも低くなり得る。
0004064473.tif 000005
表４から明らかなように、図１６ｂの第１のＲＦ信号１と第２のＲＦ信号２が等しい電力レベルであるときに検出される最低電力は、ケース１については入力ＲＦ信号レベルより１７ｄＢ低い値を超えず、ケース２、３については入力ＲＦ信号レベルより１６ｄＢ低い値を超えない。これらの値及びパワーセンサの最低電力検出閾値に基づいて、本発明に係る６ポート接合装置で得られる最小入力ＲＦ信号レベルは、算出することができる。これは、低雑音増幅器（ＬＮＡ）に要求される利得を決定することができることを意味している。なお、従来の受信機としての一般的な６ポート受信機では、ＬＮＡの利得をより高くする必要があるが、同時に、必要とされる局部発振器（ＬＯ）の出力レベルは、理想的には、６ポート受信機の他のＲＦ入力ポートに入力されるＲＦ信号と同レベルである。これは、従来の（ヘテロダイン）受信機に通常必要とされるＬＯの電力が１０ｄＢであるのに比べて、本発明を具現化するコヒーレントなダイレクト６ポート受信機（coherent direct 6-port receiver）では、典型的には−２０〜−１０ｄＢ程度しか必要としない。
受動４ポート機構（又は受動３ポート機構における受動電力分配器）に、抵抗を主としたディスクリート的な方法を用いる場合、移相器６０３を実現するには２つの選択肢がある。
ａ）分布定数の技術を用いる。この場合、移相器６０３は、伝送線路によって実現されるが、この伝送線路は直線的でなくてもよい（伝送線路の長さを最小化するために曲線状であってもよい）。
ｂ）ディスクリートＬＣ素子を用いる。
これらの異なる実現方法の詳細については、ＶＩＩ章において説明する。
本発明の６ポート接合装置を用いるとき、又は６ポート受信機を一般的に用いるとき、信号検出の質が非常に重要である。この品質は、６ポート接合装置において使用する非理想的なＲＦサブ部品（RF-subpart）に関する検出感度の低さ（insensitivity of detection）として定義することができる。６ポート接合装置の感度と検出品質は、２つ入力ＲＦ信号の電力比に影響される。入力ＲＦ信号の電力比が１に近付くと、ＲＦサブ部品の非理想的特性の影響は少なくなる。したがって、（電力又は大きさの）比の範囲をできるだけ１に近付けると、有利である。本発明では、２つの解決法を提案している。
・局部発振器６２０のレベルを、他のＲＦ入力ポートから入力される平均電力レベル（検出される入力ＲＦ信号）に設定する。
・ＬＯ回路（LO-circuitry）の出力レベルを、他の入力ＲＦ信号の電力レベルを予測することによって、例えば以下の表５に示す手順によって、他のＲＦ入力ポートに入力されるＲＦ信号のレベルに、実時間追従（online tracking）させる。この表５は、予測手順のオプションを示すものであり、ＲＦ（ｔ）は、経過していくサンプル時刻ｔにおけるＲＦ信号の電力レベルを表している。
0004064473.tif 000006
なお、手順オプションは、多項式外挿法（polynomial extrapolation）を用いて、更に拡張することができるが、その場合、コンピュータでの更なる計算が必要となる。
提案する６ポートトポロジーの利点は、ＲＦ信号の電力及びＬＯ回路の電力の情報が、コンピュータの助けなしにオンラインで利用できることであり、これによって、電力レベルの実時間追従が可能になる。
すなわち、局部発振器６２０の電力制御機能は、以下の方法によって行うことができる。
・ＬＯ回路の信号レベルを、表３に示す手順オプションを用いることによって、次のサンプル時刻における他のＲＦ信号の予想される電力レベルに一致するように設定する。この場合、表５に示す手順の簡単な解決法は、時刻（ｎ＋１）におけるＬＯ回路の信号レベルを、時刻（ｎ）におけるＲＦ信号の入力レベルに等しく設定することを特徴とする。あるいは、
・ＬＯ回路の信号レベルを、ＲＦ信号の平均電力レベルに設定する。この場合、平均を求める処理は、オンラインで行うことができる。
本発明に係る６ポート接合装置は、特に、ダイレクト６ポート受信機として利用される。
Ｖ．本発明に係るｎポート接合装置を用いたＩ／Ｑ復調器（図２４〜図３０）
以下、ｎポート接合装置を用いた例えばＩ／Ｑ復調器について、図２４〜図３０を参照しながら説明する。なお、ここでは、４ポート接合装置及び５ポート接合装置を用いた実施の形態について説明する。
図２４、図２５は、４ポート接合装置７０１の２つの出力ポートに割り当てられた２つのパワーセンサ（以下、電力検出器ともいう）Ｐ1、Ｐ2に基づくダイレクト受信機又はＩ／Ｑ復調器の構成を示すブロック図である。ＬＯ７２０の利得制御回路７３５に接続されたＲＦスイッチ７５１の切換時間は、入力ＲＦ信号の変調に用いられたシンボルの継続期間（symbol duration）の変化よりも２倍速くなければならない。シンボルの継続期間は、変調信号が変化しない時間として定義することができる。（ＬＯ７２０を４ポート接合装置７０１に接続するＲＦ入力ポートに設けられた）ＲＦスイッチ７５１は、シンボルの継続期間の始めの部分では、５０Ω（又は７５Ω等の他のシステム負荷）の位置にあり、両方の電力検出器Ｐ1、Ｐ2は、２つの異なる定数を有するが、ＲＦ信号の電力に関する直接的な情報を検出する。
式（１）及び（２）に示すように、ＲＦ信号は、シンボルの継続期間は値ｓ1を有し、ＬＯ７２０は、複素数値ｓ2の信号を発生するものとする。この手順においては、ＲＦ信号の電力レベルに関する情報と、４ポート接合装置７０１内の非理想的なＲＦ部品の部分的な伝送特性（partially transmission property）に関する情報が得られる。シンボルの継続期間の後半部分では、ＲＦスイッチ７５１がオンになり、ＬＯ７２０からの発振信号（電力レベルが分かっている、以下、ＬＯ信号という）がＲＦ信号とともに、４ポート接合装置７０１に入力される。この時間に、２つの電力検出器Ｐ1、Ｐ2は、ＲＦ信号とＬＯ信号の複素数和（complex sum）の２つの電力レベル（式（４）及び（５）に示すｖ1、ｖ2）を検出する。この情報を伝達関数の値（transfer function value）及びＲＦ信号の電力レベルとともに得た後、ＬＯ信号とＲＦ信号の相対的複素数比（relative complex ratio）が、最終の式（１８）、（１９）を用いて算出される。この計算は、図２４に示すように、電力検出器Ｐ1、Ｐ2におけるＤＣ信号をサンプリングした後のディジタル領域において行うことができる。このアプローチの大きな利点は、較正がオンラインで行われ、更なるディジタル処理を必要としないことである。Ｉ／Ｑ出力は、図２５に示すように、ディジタル処理よりも要求が少ないアナログ処理によっても得ることができる。
なお、ここに示した式は、４ポート接合装置に対する抵抗的解決法におけるように、伝達係数（transfer coefficient）が実数値のみを取る場合に関する。複素数値の場合、システムの完全な較正（すなわち、伝達係数の複素数値）は、同時に２つのＲＦ入力ポートに入力される２つの既知の信号を２組以上必要とする。これは、ＬＯ信号を第２のＲＦ入力ポートを介して受動４ポート機構に供給するとともに、ＲＦ信号を、所定のシーケンス（２つ以上の異なる位相）で、理想的には雑音が無い状態において、第１のＲＦ入力ポートを介し供給することによって、実現することができる。また、この所定のシーケンスのＲＦ信号は、２つ（あるいは２つ以上）の異なる位相シフト量を有する異なる移相器を第１のＲＦ入力ポートに設け、これらの移相器で位相がシフトされたＬＯ信号を供給するとともに、第２のＲＦ入力ポートを介して、位相がシフトされていないＬＯ信号を供給することによって、実現することもできる。
Ｉ／Ｑ出力を得るシステム全体は、式（１）〜（１９）で表される。これらの式（１）〜（１９）に現れる全ての変数の説明を表６に示す。
0004064473.tif 000007
0004064473.tif 000008
0004064473.tif 000009
0004064473.tif 000010
次に、５ポート接合装置に基づいたＩ／Ｑ復調器について説明する。
図２７に示すように、変調ＲＦ信号はアンテナ７２６で受信される。受信ＲＦ信号は、例えば（ｍ）ＰＳＫ変調、（ｎ）ＱＡＭ変調又はＱＰＳＫ変調された信号である。受信ＲＦ信号は、初段のダウンコンバータ（down converting stage）７２７でダウンコンバートされた後、バンドパスフィルタ（以下、ＢＰＦという）７２８に供給される。なお、この初段のダウンコンバータ７２７は任意である。そして、信号は、ＢＰＦ７２８を介して、利得制御低雑音増幅器（以下、ＬＮＡという）７２９に供給される。ＬＮＡ７２９の利得は、制御装置７３０によって制御される。ＬＮＡ７２９の出力信号（第１のＲＦ信号１）は、５ポート接合装置７０１の第１のＲＦ入力ポートに供給される。５ポート接合装置７０１の第２のＲＦ入力ポートには、利得制御回路７３５を介して局部発振器７２０が接続されており、制御装置７３０は、局部発振器７２０の周波数／位相の制御を行う。局部発振器７２０からの利得制御回路７３５で利得が制御された出力信号は、第２のＲＦ信号２として、５ポート接合装置７０１の第２のＲＦ入力ポートに供給される。
５ポート接合装置７０１は、２つの入力ＲＦ信号１、２を線形結合して、３つの信号を出力し、この５ポート接合装置７０１の各出力信号のアナログ電力値は、電力検出器Ｐ1、Ｐ2、Ｐ3によって検出される。電力検出器Ｐ1、Ｐ2、Ｐ3の構成については、後述する。局部発振器７２０の構成についても、後述する。電力検出器Ｐ1、Ｐ2、Ｐ3の出力信号には、ローパスフィルタ７０４によってフィルタリングされる。なお、このフィルタリングは任意である。
あるいは、電力検出器Ｐ1、Ｐ2、Ｐ3の出力信号は、アナログ回路基板７０２に直接入力される。アナログ回路基板７０２は、コントロールバス７３４を介して制御装置７３０に接続されている。アナログ回路基板７０２は、受信変調ＲＦ信号のＩ成分を表す信号と、受信変調ＲＦ信号のＱ成分を表す信号の２つの出力信号を出力する。アナログ回路基板７０２の各出力信号は、ローパスフィルタ７３１、７３２でそれぞれフィルタリングされた後、Ｉ／Ｑ出力回路７３３に供給される。なお、このフィルタリングは任意である。Ｉ／Ｑ出力回路７３３は、例えば、入力されたＩ成分及びＱ成分をＡ／Ｄ変換する。
局部発振器７２０の利得制御回路７３５は任意である。
コントロールバス７３４は、アナログ回路基板７０２に設けられているＤＣ増幅器の利得、調整可能なＤＣ電圧源を制御するための制御信号を供給する。アナログ回路基板７０２については、後に詳細に説明する。なお、コントロールバス７３４も任意である。
本発明に係るＩ／Ｑ復調は、純粋にアナログ的方法によって行われる。
図２８は、アナログ回路基板７０２の構成を示すブロック図である。電力検出器Ｐ1、Ｐ2、Ｐ3の出力信号は、ローパスフィルタ７０４でフィルタリングされた後、それぞれ調整可能な利得Ｇ1、Ｇ2、Ｇ3を有する増幅器７０６に入力される。なお、ローパスフィルタ７０４におけるフィルタリングは任意である。増幅器７０６の調整可能な利得Ｇ1〜Ｇ3は、コントロールバス７３４を介して制御装置７３０によって制御される。なお、この利得調整も任意である。さらに、調整可能なＤＣ電圧源７０５が設けられており、これも、コントロールバス７３４を介して制御装置７３０によって制御される。調整可能な利得を有する増幅器７０６の出力信号ＳＧ1、ＳＧ2、ＳＧ3及びＤＣ電圧源７０５からのＤＣ電圧ＳＧ4は、アナログ回路を含むサブ基板７０３に入力される。サブ基板７０３も、コントロールバス７３４を介して制御装置７３０によって制御される。サブ基板７０３は、受信ＲＦ信号のＩ／Ｑ成分を出力する。なお、調整可能な利得を有する増幅器７０６は、任意であり、例えば受信する公称チャネル帯域幅に対応できるＤＣ増幅器である。
アナログ回路基板７０２を６ポート接合装置と組み合わせて使用する場合、ＤＣ電圧の代わりに、第４の電圧検出器Ｐ4からの出力信号ＳＧ4が供給される。
図２９は、アナログ回路基板７０２に設けられたサブ基板７０３の構成を示すブロック図である。入力ＲＦ信号ＳＧ1、ＳＧ2、ＳＧ3、ＳＧ4は、機能分割器（means of functional divider）７０７によって、それぞれ少なくとも２つの分岐信号に分割される。各分岐信号は、コントロールバス７３４を介して制御装置７３０により利得ｇ1、ｇ2、ｇ3、ｇ4、ｇ5、ｇ6、ｇ7、ｇ8が制御される各ＤＣ増幅器７０８によってそれぞれ増幅される。なお、この増幅も任意である。そして、増幅された分岐信号は、減算／加算回路７０９にマトリクス状に供給され、減算／加算回路７０９のそれぞれ２つの出力信号は、加算回路７１０に供給される。加算回路７１０のうちの１つは、ＲＦ信号を復調して得られるＩ成分を出力し、加算回路７１０の他方は、Ｑ成分を出力する。
図３０は、サブ基板７０３の変形例の構成を示すブロック図である。図３０に示すように、４つの信号ＳＧ1、ＳＧ2、ＳＧ3、ＳＧ4は、機能分割器７０７によって、それぞれ少なくとも２つの分岐信号（図示の場合は２つ）に分割される。機能分割器７０７から出力される分岐信号は、減算／加算回路７１１に供給される。減算／加算回路７１１の出力信号は、調整可能な利得ｇ1、ｇ2、ｇ3、ｇ4を有する増幅器７１２によってそれぞれ増幅され、これらの利得ｇ1〜ｇ4は、コントロールバス７３４を介して制御装置７３０によってそれぞれ制御される。増幅された出力信号は、２つの加算回路７１３に供給され、加算回路７１３の一方は、受信変調ＲＦ信号のＩ成分を出力し、加算回路７１３の他方は、Ｑ成分を出力する。
信号Ｓ1が変調ＲＦ信号を表し、信号Ｓ2が局部発振器の発振信号（ＬＯ信号）の複素数値を表すとすると、以下の関係が成立する。（以下の式において、ＬＯ信号の基準位相をゼロとしている。）
0004064473.tif 000011
実際、Ｉ／Ｑ復調器は、信号Ｓ1と信号Ｓ2の複素数比、すなわちＬＯ信号に対する相対的振幅及び位相を検出する。振幅比はｄで表され、ψは位相差を表す。
図３０のトポロジーでは、以下に示す複素数値（ｖ1，ｖ2，ｖ3）が得られ、これらは、パワーセンサに入力される。係数Ｋmwは、ポートｎからパワーセンサのポートｍへの伝達関数を表す。
0004064473.tif 000012
Ｓ2は定数値を有する、すなわち、例えばＬＯがその信号電力レベルを変化させないものとする。この場合、式（１０）に示すような新たな変数Ｖdcを導入することができる。
0004064473.tif 000013
Ｐ1、Ｐ2、Ｐ3は、理想的なダイオード（図３５参照）によって電力が検出された後に存在する低周波数の電圧（擬似ＤＣ電圧）である。θの値は、図５の構成における位相シフト量に対応している。
0004064473.tif 000014
式（３）を計算することにより、最終の式（１６）、（１７）を得ることができる。
0004064473.tif 000015
位相シフトが４５°である特殊な場合、θ＝４５°、ｋ11＝１／２、ｋ12＝０、ｋ21＝１／４、ｋ22＝１／４、ｋ31＝１／８、ｋ32＝１／２に対して、Ｉ出力、Ｑ出力についての簡単にした式を（１８）、（１９）を得ることができる。
0004064473.tif 000016
ＶＩ．ｎポート接合装置の較正（図３１）
本発明に係るｎポート接合装置の較正プロセスについて、図３１を参照しながら説明する。この図３１は、ｎポート接合装置を、例えば５ポート接合装置７０１としたときの構成を示すブロック図である。
以下、５ポート接合装置７０１の較正方法を説明する。
較正方法は、２つの工程で行うことができる。較正方法の１サイクルは、対象の各ＬＯ電力レベル及び対象の特定の主要周波数に対して行われる。
第１工程
５ポート接合装置のＲＦ入力ポートには、（例えば、図５の第１のＲＦ信号１として）所定の信号シーケンスが供給される。この所定の較正信号は、例えば少なくとも５つの異なる位相のデータでＰＳＫ変調された信号であり、順次異なる電力レベルと任意の位相を有する。局部発振器の（較正係数の算出に必要とされる）電力レベルは、ほぼ分かっている。較正方法の結果、非理想的なＲＦ回路を克服するための較正係数が算出される。
第２工程
さらに、２つの信号（少なくとも２つの異なる位相を有するＲＦ信号）が、ＲＦ入力ポートに供給される。前の工程の較正係数を適用した後、更なる２つの較正係数（複素数）、すなわち入力されたＬＯ信号の振幅及び位相について想定した値を、特定の装置の実際の値に対して補償する較正係数が算出される。更なる較正係数を算出するための式は、以下のように表すことができる。
正しい値＝（標準較正係数を有する）検出値×ＡＡ（複素数）＋ＢＢ（複素数）
これは、複素線形変換として数学的に表現することができる。
なお、この更なる較正を、移相器の値の補償に対処するのに用いることもできる。これは、移相器が周波数に依存して信号の位相をシフトし、及び５ポート接合装置の較正を１つの周波数のみで行うときに該当する。
なお、５ポート接合装置の動作中にＬＯ電力が変化すると、較正方法（工程２）が繰り返され、線形変換に関する複素係数が記憶される。
図３１は、本発明に係るＩ／Ｑ復調器の較正を行うための構成を示すブロック図である。所定の較正シーケンスが発生する（較正シーケンス発生器７４５）。所定の較正シーケンスは、アップコンバートされて（アップコンバータ７４６）、５ポート接合装置７０１の１つのＲＦ入力ポートに（較正手順中、受信信号の代わりに）供給される。
第１の実施の形態では、ＤＳＰ７１９は、この所定の較正シーケンスを実際に検出されたＩ／Ｑ成分と比較して、特に５ポート接合装置７０１の不完全性を補償するのに必要な振幅の利得を求める。求められた振幅の利得の値は、較正が一旦行われると、制御装置７３０のメモリ７４７に記憶される。
アップコンバータ７４６は、較正シーケンス発生器７４５で発生された所定の較正シーケンスを、アンテナ７２６で受信される周波数に変換する。アップコンバータ７４６は、本発明に係るＩ／Ｑ復調器を備える送受信機（transceiver）の一部である。
一実施の形態では、ＤＳＰ７１９と較正シーケンス発生器７４５を、内部ブロック（internal block）としてＩ／Ｑ復調器に取り付ける（アナログ回路基板７０２及び５ポート接合装置７０１と同じチップ上に配置する）ようにしてもよい。
本発明に基づいてＩ／Ｑ復調器を較正するための本発明の他の実施の形態では、図３１に破線で示すように、電力検出器Ｐ1、Ｐ2、Ｐ3、Ｐ4のアナログ出力信号は、Ａ／Ｄ変換器７１４によってＡ／Ｄ変換され、Ａ／Ｄ変換器７１４からのディジタル信号は、較正利得を算出するためのＤＳＰ７１９に入力される。Ａ／Ｄ変換器７１４は、例えば高分解度（少なくとも１２ビット）を有する必要があるが、高速である必要はない。この実施の形態では、Ａ／Ｄ変換器７１４、ＤＳＰ７１９及び較正シーケンス発生器７４５は、Ｉ／Ｑ復調器を製造するときに、外部ブロック（external block）として１回のみ取り付けられる。この場合、Ｉ／Ｑ復調器を製造するときに、Ａ／Ｄ変換器７１４は、Ｉ／Ｑ復調器のコントロールピン（図示せず）に取り付けられ、同時に、所定の較正シーケンスを含む較正信号が、５ポート接合装置７０１のＲＦ入力ポートに供給される。
較正技術の第２の実施の形態は、受信信号（アンテナ７２６）に対して用いられている変調方法が予め分かっていないときに、有益である。
しかしながら、（ｍ）ＰＳＫ、（ｎ）ＱＡＭの場合のように変調状態が分かっている場合、そして、例えばＱＰＳＫが用いられるとともにチャネルが高速で変化しないときは、第１の実施の形態が好ましい。
Ｉ／Ｑ出力回路７３３の後段に、さらにＤＣ増幅器を設けるようにしてもよい。また、Ｉ及びＱ出力に基づいて信号の振幅及び位相を完全にアナログ処理で算出するために、Ｉ／Ｑ出力回路７３３の後段に、さらに回路網を設けるようにしてもよい。
ＶＩＩ．本発明に係るｎポート接合装置の素子の内部構造（図３２〜図３７）
図３２に、マイクロストリップ技術（microstrip technology）で実現した利用可能な分布定数素子の構造を示す図である。図３２ａ）は、受動電力分配器を実現するマイクロストリップリング８２９の構造を示す図である。図３２ｂ）は、受動電力分配器を実現するマイクロストリップパッチ８３０の構造を示す図である。図３２ｃ）は、マイクロストリップ技術によって実現された受動３ポート機構の構造を、任意の整合回路とともに示す図である。
マイクロストリップリング８２９及びマイクロストリップパッチ８３０の角度α、βは、パワーセンサＰ1が取り付けられるポートと受動３ポート機構の分離を確実にするように選択される。なお、リング及びパッチの直径及び角度α、βは、対象とする特定の周波数に応じて選択されるとともに、リングに沿ったストリップ導体の幅も周波数に応じて変化する。また、図３２ｃ）の受動３ポート機構を実現するマイクロストリップとしては、異なるストリップ幅を用いることができる。
図３３は、マイクロストリップ線路の技術の代わりに、コプレーナ線路の技術として提案する分布定数の技術で実現した受動３ポート機構の構造を示す図である。
受動４ポート機構（又は受動３ポート機構における受動電力分配器）に、抵抗、主としてディスクリート素子を用いる場合、移相器を実現する方法としては２つの選択肢がある。
ａ）図３６に示すような分布定数の技術を用いる。この場合、移相器は、伝送線路８１７、８１８によって実現されるが、この伝送線路は、直線的でなくてもよい（伝送線路の長さを最小化するために曲線状であってもよい）。
ｂ）図３４に示すようなディスクリートＬＣ素子を用いる。
図３４に、３つの異なるケースを示す。図３４ａ）に示すように、移相素子（phase shifting element）は、少なくとも１つのコイル（inductivity）コイルＬ3と１つのコンデンサ（capacitor）Ｃ3によって実現することができ、これらは１つのＣＬセル８１０を構成する。
また、図３４ｂ）に示すように、移相素子は、２つのコンデンサＣ1と１つのコイルＬ1からなるπ型ＬＣ回路網８１１によって実現することができる。
また、図３４ｃ）に示すように、移相素子は、Ｔ字状に接続された２つのコイルＬ1、Ｌ2と１つのコンデンサＣ2からなるＴ型ＬＣ回路網８１２によって実現することができる。
図３５は、パワーセンサＰx（０＜ｘ＜４、ｘは整数）の構成を示すブロック図である。パワーセンサＰxは、本質的には、少なくとも１つの検出ダイオード８１３と、任意の整合回路網８１４と、任意のバイアス素子８１５と、検出ダイオード８１３の温度特性を補償する任意の補償ハードウェア８１６とを備えている。任意の整合回路網８１４は、例えば周波数に依存しない素子（例えば抵抗器を用いること）によって実現され、パワーセンサＰxの入力インピーダンスをシステムの特性インピーダンス（通常、５０Ω又は７５Ω）に変換する。任意のバイアス素子８１５は、用いられたダイオードプロセスの技術及び外部システム要求に応じて適用されるときに、検出ダイオード８１３の感度を増加させるものである。任意の補償ハードウェア８１６は、検出信号が前に割り当てられた閾値電圧を超えたときに、温度の影響又はダイオードの非線形性を最小化するために、検出電力（通常、ＤＣ電圧）の情報を自動的に変更するものである。勿論、これらの機能は、ＤＳＰ８２６において、ソフトウェアにより、２つの入力ＲＦ信号の複素数比を計算するための測定された電力値を用いて訂正することもできる。
図３６は、分布定数の技術を用いて実現された移相素子の構造を示す図である。図３６ａ）に示すように、移相素子は、マイクロストリップ線路８１７によって実現することができる。また、図３６ｂ）に示すように、移相素子は、コプレーナストリップ８１８によって実現することができる。また、図３６ｃ）に示すように、移相素子は、コプレーナ線路８１９として実現することができる。
本発明に係る５ポート接合装置を、５ポートダイレクト受信機として用いる場合、通常、ＲＦ信号が５ポート接合装置（図５参照）に供給されるポートのうちの１つには、図３７に示す局部発振（ＬＯ）回路８２０からＲＦ信号が供給される。ＬＯ回路８２０は、図３７に示すように、局部発振器８２１を備えるとともに、任意に、電力制御ハードウェア回路８２３と、ＰＬＬ回路８２４と、周波数制御回路８２５と、分離機能を有する回路８２２とを備えている。
産業上の利用可能性
以上の説明でも明らかなように、５ポートダイレクト受信機と従来の６ポートダイレクト受信機のトポロジーの主たる違いは、５ポートトポロジーが局部発振器８２１の電力レベルを（オンラインで）測定する必要がない点である。このアプローチを用いることにより、ＲＦ側においても（抵抗器又はＲＦ回路をより少なくし、）、ベースバンド側においても（１つのＡ／Ｄ変換器に関連した増幅器及びローパスフィルタをより少なくし）、トポロジーを非常に簡単にすることができる。入力されるＬＯの電力レベルに関する必要な情報は、較正プロセスによって得られ、較正プロセスは、（装置の製造及び組立工程から見て）オフラインでもオンラインでも行うことができる。これは、ロック時の電力及び局部発振器８２１の電力が変化しないときに、特に有利である。いずれの場合でも、較正方法は、本発明を用いたときの局部発振器８２１の全ての電力レベルに対して都合が良い。
提案する５ポートトポロジーは、５ポートダイレクト受信機の用途に採用される。この５ポートトポロジーは、特に、広周波数帯域を対する解決法として説明及び提案してきた。提案する技術を利用したディスクリート解決法を用いる場合、広周波数帯域での解決法は、１０ＧＨｚより低い周波数領域に対しても可能である。提案するトポロジーでは、ディスクリート解決法及び分布定数解決法のいずれにおいても必要とされる面積を最小化するとともに、簡単な抵抗器のトポロジーによって実現することができる。この提案する５ポートトポロジーでは、従来の６ポートトポロジーと比較して、必要とされる回路を少なくすることができるが、ＬＯの電力レベルに関する情報の影響を低減するためには、較正が必要である。本発明に係るトポロジーは、局部発振器８２１の電力レベルが変化しないか、又は予めプログラムされた固定値を有する場合、すなわち入力ＲＦ信号が、本発明に係る５ポート接合機構のＲＦ入力ポートに入力される前に、ＡＧＣ又はプログラマブルステップ減衰器によって調整されている場合に、特に有効である。
【図１ａ】
0004064473.tif 000017
【図１ｂ】
0004064473.tif 000018
【図２ａ】
0004064473.tif 000019
【図２ｂ】
0004064473.tif 000020
【図２ｃ】
0004064473.tif 000021
【図２ｄ】
0004064473.tif 000022
【図２ｅ】
0004064473.tif 000023
【図３ａ】
0004064473.tif 000024
【図３ｂ】
0004064473.tif 000025
【図４ａ】
0004064473.tif 000026
【図４ｂ】
0004064473.tif 000027
【図４ｃ】
0004064473.tif 000028
【図５】
0004064473.tif 000029
【図６】
0004064473.tif 000030
【図７】
0004064473.tif 000031
【図８】
0004064473.tif 000032
【図９】
0004064473.tif 000033
【図１０】
0004064473.tif 000034
【図１１】
0004064473.tif 000035
【図１２】
0004064473.tif 000036
【図１３】
0004064473.tif 000037
【図１４ａ】
0004064473.tif 000038
【図１４ｂ】
0004064473.tif 000039
【図１５】
0004064473.tif 000040
【図１６ａ】
0004064473.tif 000041
【図１６ｂ】
0004064473.tif 000042
【図１７】
0004064473.tif 000043
【図１８】
0004064473.tif 000044
【図１９】
0004064473.tif 000045
【図２０ａ】
0004064473.tif 000046
【図２０ｂ】
0004064473.tif 000047
【図２１】
0004064473.tif 000048
【図２２】
0004064473.tif 000049
【図２３】
0004064473.tif 000050
【図２４】
0004064473.tif 000051
【図２５】
0004064473.tif 000052
【図２６】
0004064473.tif 000053
【図２７】
0004064473.tif 000054
【図２８】
0004064473.tif 000055
【図２９】
0004064473.tif 000056
【図３０】
0004064473.tif 000057
【図３１】
0004064473.tif 000058
【図３２】
0004064473.tif 000059
【図３３】
0004064473.tif 000060
【図３４】
0004064473.tif 000061
【図３５】
0004064473.tif 000062
【図３６】
0004064473.tif 000063
【図３７】
0004064473.tif 000064