(57)【特許請求の範囲】
【請求項１】
トランスの１次巻線と前記１次巻線に直列に接続された主スイッチ素子と前記主スイッチ素子のオン期間を制御するパルス幅制御回路を備えたフォワードコンバータにおいて、コンデンサとリアクトルと補助スイッチ素子からなる直列回路を前記主スイッチ素子に並列に接続し、前記コンデンサと前記リアクトルの接続点と前記１次巻線の前記主スイッチ素子が接続されている端子の反対側の端子との間に第１のダイオードを接続し、前記補助スイッチ素子に並列に第２のダイオードを接続し、前記パルス幅制御回路の出力パルスの立ち上がる時刻より前記コンデンサと前記リアクトルの共振の半周期に相当する時間先に立ち上がり、かつ前記パルス幅制御回路の出力パルスの立ち上がる時刻より前記コンデンサと前記リアクトルの共振の半周期に相当する時間内に立ち下がるパルスを出力するパルス発生回路を前記パルス幅制御回路と前記補助スイッチ素子の制御電極の間に接続し、これによって主スイッチ素子のターンオフにおけるスイッチングをソフトスイッチング化することを特徴とするアクティブスナバ付フォワードコンバータ。
【請求項２】
トランスの１次巻線と前記１次巻線に直列に接続された主スイッチ素子と前記主スイッチ素子のオン期間を制御するパルス幅制御回路を備えたフォワードコンバータにおいて、コンデンサとリアクトルと補助スイッチ素子からなる直列回路を前記主スイッチ素子に並列に接続し、前記コンデンサと前記リアクトルの接続点と前記１次巻線の前記主スイッチ素子が接続されている端子の反対側の端子との間に第１のダイオードを接続し、前記補助スイッチ素子に並列に第２のダイオードを接続し、前記パルス幅制御回路の出力パルスを前記コンデンサと前記リアクトルの共振の半周期に相当する時間遅らせる遅延回路を前記パルス幅制御回路と前記主スイッチ素子の制御電極の間に挿入し、前記パルス幅制御回路の出力パルスを立ち上がり時刻より前記コンデンサと前記リアクトルの共振の半周期から１周期に相当する時間通過させるパルス幅制限回路を前記パルス幅制御回路と前記補助スイッチ素子の制御電極の間に接続し、これによって主スイッチ素子のターンオフにおけるスイッチングをソフトスイッチ化することを特徴とするアクティブスナバ付フォワードコンバータ。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明はスイッチング電源に関し、特に共振現象を利用したソフトスイッチに関する。
【０００２】
【従来の技術】
従来、損失の少ないスナバ回路として、ＬＣスナバ（スイッチングコンバータの基礎、コロナ出版社）がある。図７に、それをフォワードコンバータに応用した回路構成を示し、図８に動作波形を示す。
【０００３】
図７に示した回路において、スイッチ素子１１のターンオフによって生じるサージ電圧はコンデンサ１とダイオード４を通る電流によって吸収される。コンデンサが吸収したエネルギーはスイッチ素子１１がターンオンしたときインダクタ２とダイオード５を通って放電するが、コンデンサ１とインダクタ２によって、その電流は共振電流となる。そして、ダイオード５があるため共振電流は一方通行の半波で終わり、コンデンサ１には、放電前の電圧に等しい電圧が正負反転して充電される。
【０００４】
コンデンサ１に正負反転されて充電された電圧は、スイッチ素子１１がターンオフしたときにスイッチ素子１１両端に生じるサージ電圧を吸収する。
【０００５】
【発明が解決しようとする課題】
スイッチ素子１１の耐圧を入力電圧の２倍以上に選んでおけばスイッチ素子１１がターンオフしたときに、コンデンサ１に充電される電圧のビーク値が入力電圧に等しい値まで許容される。ＬＣスナバを用いる従来の回路は最大出力電流の条件でコンデンサ１に充電される電圧が入力電圧に等しいか、または、それ以下になるように設計されている。
【０００６】
コンデンサ１に充電される電圧が入力電圧に等しい状態でスイッチ素子１１がターンオンしたとき、スイッチ素子１１に流れる電流と加わる電圧は、電流がゼロになってから、電圧がゆっくり立ち上がるソフトスイッチの特性を示す。
【０００７】
最大出力電流を下まわる出力電流のときは、コンデンサ１の充電々圧は入力電圧まで達することがなく、従って、正負反転された値も入力電圧に達しない。コンデンサ１の電圧が入力電圧に達していない状態でスイッチ素子１１がターンオフしたとき、スイッチ素子１１を流れる電流とスイッチ素子１１に加わる電圧は図８に示したように、ターンオフ直後にスイッチ素子１１に加わる電圧はゼロからゆっくり立ち上がるのではなく、入力電圧とコンデンサ１の電圧の差の電圧までいっきに立ち上がり、そこからコンデンサ１の効果によってゆっくり立ち上がるので、完全なソフトスイッチにはならない。
【０００８】
パソコン用電源を例にとると、最大負荷が１２０Ｗの場合、大部分の時間は３０〜４０Ｗ以下の負荷になっており、最大負荷に達することはあっても、その時間は短い。従って、このようなパソコン用電源にＬＣスナバを使うとほとんどの時間スイッチ素子１１のターンオフ時の電流電圧は図８に示したような波形になり、ＬＣスナバの効果が生かされない。
【０００９】
本発明は、このような欠点を除去するもので、軽負荷から最大負荷まで、完全なソフトスイッチが可能な回路を提供することを目的としている。
【００１０】
【課題を解決するための手段】
上の目的を達成するため、請求項１記載の発明は、コンデンサとリアクトルと補助スイッチ素子からなる直列共振回路を主スイッチ素子に並列に接続し、コンデンサとリアクトルの接続点と１次巻線の主スイッチ素子が接続されている端子の反対側の端子の間に第１のダイオードを接続し、補助スイッチ素子に並列に第２のダイオードを接続し、補助スイッチ素子をコンデンサとリアクトルの共振の半周期に相当する時間主スイッチ素子のターンオンより早くターンオンさせ、主スイッチ素子がターンオンした後は共振の半周期に相当する時間内にターンオフさせるパルス発生回路を付加した。
【００１１】
【作用】
補助スイッチ素子が主スイッチ素子より先にターンオンすると、入力電圧とコンデンサの電圧の差が１次巻線とリアクトルに加わる。１次巻線は１次巻線と同じコアに巻かれた２次巻線を介して２次側リアクトルとカップリングしているが、２次側のリアクトルに電流が流れていれば、この２次側のリアクトルの電流を流すフライホイールダイオードがオン状態になっており、従って、１次巻線側から２次側をみたとき、１次巻線の電流がコンデンサとリアクトルによる共振電流のような小さい値のときは短絡状態とみることができる。従って、入力電圧とコンデンサの電圧の差がリアクトルだけに加わり、この電圧を振幅とする共振がコンデンサとリアクトルの間に起きる。共振の半周期後にはリアクトルの電圧は反転しているので、コンデンサのリアクトル側端子は負の電圧になり、一方、コンデンサの主スイッチ素子側端子は入力電圧の値になっているので、コンデンサ両端の電圧は入力電圧より高くなる。
【００１２】
この状態で主スイッチ素子がターンオンすると、コンデンサとリアクトルの間で再び共振が生じ、そして、補助スイッチ素子がこの共振の半周期に相当する時間内にターンオフするように設定されているので、共振も第２のダイオードを流れる半周期で停止する。この半波共振の間にコンデンサの電圧が反転して、その値が入力電圧を越すところで、コンデンサの電圧上昇は止まる。このときリアクトルには電流エネルギーが残っているので、そのエネルギーは補助スイッチ素子に並列接続されている第２のダイオードと第１のダイオードを通り入力側に回生される。
【００１３】
こうして、コンデンサには入力電圧に等しい電圧が充電されるので、主スイッチ素子がターンオフしたとき、主スイッチ素子の電圧はゼロから立ち上がる。
【００１４】
請求項２記載の発明において、補助スイッチ素子を主スイッチ素子より先にターンオンさせる回路は異なるが、主スイッチ素子がターンオフする直前にコンデンサ両端の電圧が入力電圧と同じ値になる動作原理はほとんど同じである。
【００１５】
【実施例】
図１は請求項１記載の発明の実施例に係るフォワードコンバータを示す回路図である。図２は図１の回路図の主要部の電圧と電流の波形を示す時間軸が一致している波形図である。
【００１６】
図１においてパルス発生回路６は、パルス幅制御回路１３の出力パルスの立ち上がりよりコンデンサ１とリアクトル２の共振の半周期に相当する時間先に立ち上がり、パルス幅制御回路１３の出力パルスの立ち上がり後、コンデンサ１とリアクトル２の共振の半周期以内に立ち下がるパルスを出力する。
【００１７】
従って、主スイッチ素子１１と補助スイッチ素子３の制御電極に加わるパルスは、各々図２の波形（１）と波形（２）のようになる。補助スイッチ素子３がオン状態の間にコンデンサ１にはリアクトル２を通る共振電流が図２の波形（３）の正側の部分の形を描いて流れ、コンデンサ１の電圧は波形（４）の正側の部分の形を描いて上昇して直流電源１４の電圧より高くなる。
【００１８】
次に主スイッチ素子１１がオン状態になると、コンデンサ１にはリアクトル２と第２のダイオード５を通る共振電流が波形（３）の負側の部分の形を描いて流れ、コンデンサ１の電圧は波形（４）の負側の部分の形を描いて直流電源１４の電圧に等しい値に達する。このとき、リアクトル２には電流エネルギーが残っているので、そのエネルギーは第２のダイオード５と第１のダイオード４を通り直流電源１４に回生される。
【００１９】
リアクトル２のエネルギーが直流電源１４に回生され終わる前に補助スイッチ素子３はオフ状態になるので、コンデンサ１の電圧の値は保持され、主スイッチ素子１１がターンオフするとき、主スイッチ素子１１両端の電圧は波形（５）のようにゼロからゆっくり立ち上がる。
【００２０】
図３は請求項１記載の発明の別の実施例に係るフォワードコンバータを示す回路図である。図１に示したパルス発生回路６を論理回路で組んだ例である。図４は図３の論理回路の各部の波形を示した時間軸が一致している波形図である。
【００２１】
図３において、インバータ６１とシュミットインバータ６２とダイオード６４とコンデンサ６５と抵抗６６と直流電源６７はパルスストレッチャーと呼ばれる回路で、図４に示したようにパルス幅制御回路１３の出力パルスの波形（１）に対して、波形（２）のようなパルスを出力する。そして、パルス幅制御回路１３のパルス出力の波形（１）と波形（２）をＮＯＲ回路６３を介して出力することにより、波形（３）のようなパルス幅制御回路１３の出力パルスに先行するパルスを作ることができる。
【００２２】
図５は請求項２記載の発明の実施例に係るフォワードコンバータを示す回路図である。図６は図５の回路の主要部の電圧と電流の波形を示す時間軸が一致している波形図である。
【００２３】
図５において、パルス幅制御回路１３の出力パルスの立ち上がり部分に対して、可飽和インダクタ７３が高いインピーダンスを有しているため、パルスはＰＮＰトランジスタ７１のエミッタからベースを通り、抵抗７２を通り、主スイッチ素子１１の制御電極に加わる。また、ＰＮＰトランジスタ７１にベース電流が流れることによって、この出力パルスはＰＮＰトランジスタ７１のコレクタを通り、補助スイッチ素子３の制御電極に加わる。
【００２４】
ＰＮＰトランジスタ７１のコレクタを通る電流が数十倍大きいため、補助スイッチ素子３が主スイッチ素子１１より先にオン状態に入る。
【００２５】
一方、可飽和インダクタ７３はパルス幅制御回路１３の出力パルスに対して、立ち上がりから所定時間の間、高いインピーダンスを有しているがやがて飽和し、出力パルスは直接主スイッチ素子１１の制御電極に加わり、主スイッチ素子１１がオン状態になる。可飽和インダクタ７３の飽和によって可飽和インダクタ７３が短絡状態になるので、ＰＮＰトランジスタ７１はベース電流がゼロになり遮断し、補助スイッチ素子３はターンオフする。
【００２６】
図６の波形図に示したように、補助スイッチ素子３がオン状態になると、コンデンサ１の電圧は波形（５）の正側の部分の形を描いて上昇し、主スイッチ素子１１がオン状態になると波形（５）の負側の部分の形を描いて下降して、直流電源１４の電圧に等しくなる。従って、主スイッチ素子１１がターンオフしたとき、主スイッチ素子１１両端の電圧はゼロから立ち上がりソフトスイッチとなる。
【００２７】
請求項１及び請求項２記載の発明において、補助スイッチ素子３にＭＯＳＦＥＴを応用し、かつそのＭＯＳＦＥＴのボディダイオードが第２のダイオード５の働きを兼ねることができるとき、第２のダイオード５を省略することができる。
【００２８】
【発明の効果】
フォワードコンバータの出力電流のほぼ全範囲で、主スイッチ素子のターンオフがソフトスイッチになるので、軽負荷時の電力損失が大幅に改善される。パソコンのように一日の大部分の時間を待機状態か、または、最大出力の３０％程しか使わない電源の省エネ効果に期待される。
【図面の簡単な説明】
【図１】請求項１記載の発明の実施例に係るフォワードコンバータを示す回路図である。
【図２】図１の主要部の電圧と電流の波形を示す波形図である。
【図３】請求項１記載の発明の別の実施例に係るフォワードコンバータを示す回路図である。
【図４】図３の主要部の電圧と電流の波形を示す波形図である。
【図５】請求項２記載の発明の実施例に係るフォワードコンバータを示す回路図である。
【図６】図５の主要部の電圧と電流の波形を示す波形図である。
【図７】従来方式の一例を示す回路図である。
【図８】従来方式の波形図である。
【符号の説明】
１  コンデンサ
２  リアクトル
３  補助スイッチ素子
４  第１のダイオード
５  第２のダイオード
６  パルス発生回路
１１  主スイッチ素子
１２  １次巻線
１３  パルス幅制御回路
１４  直流電源
１５  ２次巻線
１６、１７  ダイオード
１８  リアクトル
１９  コンデンサ
２０  負荷回路
６１  インバータ
６２  シュミットインバータ
６３  ＮＯＲ回路
６４  ダイオード
６５  コンデンサ
６６  抵抗
６７  直流電源
７１  ＰＮＰトランジスタ
７２  抵抗
７３  可飽和インダクタ
７４  ダイオード
７５  抵抗
【図１】
0004182306.tif 000002
【図２】
0004182306.tif 000003
【図３】
0004182306.tif 000004
【図４】
0004182306.tif 000005
【図５】
0004182306.tif 000006
【図６】
0004182306.tif 000007
【図７】
0004182306.tif 000008
【図８】
0004182306.tif 000009