(57)【特許請求の範囲】
【請求項１】
酸素を含む絶縁膜の少なくとも一部を、前記絶縁膜の少なくとも一部上に第１金属酸化膜を形成させるために酸素と反応性のある金属前駆ガスに露出させる段階を備える絶縁膜を含む集積回路素子の製造方法において、
前記集積回路素子上に前記金属前駆ガスをパルシングし、前記絶縁膜上にのみ、前記絶縁膜に含まれる酸素と反応を起こして前記第１金属酸化膜を形成する段階と、
前記第１金属酸化膜を形成した後の集積回路素子を不活性ガスに露出させる段階とを含むことを特徴とする絶縁膜を含む集積回路素子の製造方法。
【請求項２】
前記金属前駆ガスをパルシングする段階は０．１ないし２秒間５０ないし３００ｓｃｃｍの流量で行うことを特徴とする請求項１に記載の絶縁膜を含む集積回路素子の製造方法。
【請求項３】
前記集積回路素子を不活性ガスに露出させる段階は０．１ないし１０秒間５０ないし３００ｓｃｃｍの流量で行うことを特徴とする請求項１に記載の絶縁膜を含む集積回路素子の製造方法。
【請求項４】
前記金属前駆ガスをパルシングする段階は前記集積回路素子上に前記金属前駆ガスとキャリアガスとをパルシングすることを特徴とする請求項１に記載の絶縁膜を含む集積回路素子の製造方法。
【請求項５】
前記キャリアガスはアルゴンであることを特徴とする請求項４に記載の絶縁膜を含む集積回路素子の製造方法。
【請求項６】
急速熱処理装置または炉タイプの熱処理装置のうちいずれか一方を使用して酸素雰囲気で前記集積回路素子を熱処理する段階をさらに具備することを特徴とする請求項１に記載の絶縁膜を含む集積回路素子の製造方法。
【請求項７】
前記集積回路を熱処理する段階は、１０秒ないし１０分間４００ないし６００℃の温度で急速熱処理装置を使用して前記集積回路素子を熱処理することを特徴とする請求項６に記載の絶縁膜を含む集積回路素子の製造方法。
【請求項８】
前記金属前駆ガスはＴＭＡ、ＤＭＡＨ、ＤＭＥＡＡ、ＴＩＢＡ、ＴＥＡ、ＴａＣｌ５、Ｔａ（ＯＣ２Ｈ５）４、ＴｉＣｌ４、Ｔｉ（ＯＣ２Ｈ５）４、ＺｒＣｌ４、ＨｆＣｌ４、Ｎｂ（ＯＣ２Ｈ５）５、Ｍｇ（ｔｈｄ）２、Ｃｅ（ｔｈｄ）３、及びＹ（ｔｈｄ）３よりなるガスの群から選択されたいずれか１つのガスを含み、ここで使われる前記ｔｈｄの構造式は次の通りであることを特徴とする請求項１に記載の絶縁膜を含む集積回路素子の製造方法。
【化１】
0004145509.tif 000004
【請求項９】
酸素を含む前記絶縁膜の少なくとも一部を前記金属前駆ガスに露出させる段階は、１００ないし４００℃の温度で０．１ないし１ｔｏｒｒの圧力で行うことを特徴とする請求項１に記載の絶縁膜を含む集積回路素子の製造方法。
【請求項１０】
前記絶縁膜はキャパシタ誘電膜を含むことを特徴とする請求項１に記載の絶縁膜を含む集積回路素子の製造方法。
【請求項１１】
前記絶縁膜はＴｉＯ２、ＳｉＯ２、Ｔａ２Ｏ５、Ａｌ２Ｏ３、ＢａＴｉＯ３、ＳｒＴｉＯ３、（Ｂａ，Ｓｒ）ＴｉＯ３、Ｂｉ４Ｔｉ３Ｏ１２、ＰｂＴｉＯ３、ＰＺＴ（（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ３）、（ＳｒＢｉ２Ｔａ２Ｏ９）（ＳＢＴ）よりなる物質群から選択されたいずれか１つの物質を含むことを特徴とする請求項１に記載の絶縁膜を含む集積回路素子の製造方法。
【請求項１２】
前記第１金属酸化膜と前記絶縁膜を第２金属酸化膜でカプセル化する段階をさらに含むことを特徴とする請求項１に記載の絶縁膜を含む集積回路素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は集積回路素子の製造方法及びその方法によって製造された集積回路素子に係り、詳しくは製造過程において水素のような不純物の集積回路素子の層への拡散を抑制しうる集積回路素子の製造方法及びこれによる集積回路素子に関する。
【０００２】
【従来の技術】
最近、半導体メモリ素子のキャパシタ誘電膜を強誘電体として形成するための研究が注目を浴びている。不揮発性半導体メモリ素子の場合、強誘電体の自発分極(remnant polarization：以下、Prと称する)現象が、現在広く使われるデジタル記憶素子の基本となっている２進記憶(binary memory)概念と合致するからである。現在、広く使われている強誘電体物質としては、PZT(Pb(Zr,Ti)O3)、SBT(SrBi2Ta2O9)などがある。
【０００３】
ところが、半導体メモリ素子のキャパシタ誘電膜を強誘電体として形成するにあたって、最も障害となる問題の１つは、キャパシタ誘電膜として採用された強誘電体の強誘電特性がキャパシタの形成工程以後に行われる半導体メモリ素子の集積工程(integration process)で劣化するということにある。したがって、以下では半導体メモリ素子の集積過程で強誘電体からなるキャパシタ誘電膜が劣化する問題を具体的に説明する。
【０００４】
半導体メモリ素子の製造において、キャパシタ形成工程を行った後にILD(Inter Layer Dielectric)工程、IMD(Inter Metal Dielectric)工程、パッシベーション(Passivation)工程などが行われる。ところが、このような工程を行う間にキャパシタ誘電膜を劣化させうる不純物、特に水素が誘発される。誘発された水素は、工程進行中に直接キャパシタ誘電膜に浸透したり、前記工程で形成されるILD膜、IMD膜またはパッシベーション膜内に流れ込んだりしてキャパシタ誘電膜に徐々に浸透する。その結果、キャパシタ誘電膜として用いられた強誘電体の強誘電特性の１つであるPrが減少することになる。
【０００５】
例えば、強誘電体キャパシタを半導体基板に形成した後、シリコン酸化膜からなる層間絶縁膜を形成するためにILD工程を行えば、キャパシタ誘電膜が劣化する問題が生じる。すなわち、PECVD(Plasma Enhanced Chemical Vapor Deposition)方法によりシリコン酸化膜からなる層間絶縁膜を形成するILD工程では、シランガス(SiH4)と酸素ガス(O2)が反応ガスとして用いられ、シランガスと酸素ガスとの反応後、水素が副産物として派生する。派生した水素は強誘電体キャパシタの誘電膜に直接拡散してキャパシタ誘電膜を劣化させたり、ILD工程で形成される層間絶縁膜内に封じ込められて徐々にキャパシタ誘電膜を劣化させたりする。その結果、キャパシタ誘電膜のPr値が減少し、キャパシタ誘電膜の強誘電特性が喪失する問題が生じる。このように、半導体メモリ素子の集積過程でキャパシタの誘電膜が劣化する問題は層間絶縁膜を形成するためのILD工程でのみ生じるものではなく、金属間絶縁膜を形成するためのIMD工程及びパッシベーション膜を形成するためのパッシベーション工程でも実質的に同一な問題が生じることになる。
【０００６】
【発明が解決しようとする課題】
本発明が解決しようとする技術的課題は、水素のような不純物が製作過程において集積回路内に拡散することを抑制しうる集積回路素子の製造方法及びこれによる集積回路素子を提供することである。
【０００７】
【課題を解決するための手段】
前記技術的課題を達成するための本発明の一態様による絶縁膜を含む集積回路素子の製造方法は、酸素を含む絶縁膜の少なくとも一部を、前記絶縁膜の少なくとも一部上に第１金属酸化膜を形成させるために酸素と反応性のある金属前駆ガスに露出させる段階を含む方法において、前記集積回路素子上に前記金属前駆ガスをパルシングし、前記絶縁膜上にのみ、前記絶縁膜に含まれる酸素と反応を起こして前記第１金属酸化膜を形成する段階と、前記第１金属酸化膜を形成した後の集積回路素子を不活性ガスに露出させる段階とを含む。前記金属酸化膜は水素のような不純物が前記絶縁膜に拡散して前記絶縁膜の電気的特性を低下させることを抑制する。
【０００８】
酸素を含む絶縁膜の少なくとも一部を前記金属前駆ガスに露出させる段階は、前記集積回路素子上に前記金属前駆ガスを約０.１ないし２秒間約５０ないし３００sccmの流量でパルシング(pulse)する段階及び前記集積回路素子を不活性ガスに約０.１ないし１０秒間約５０ないし３００sccmの流量で露出させる段階を含む。
【０００９】
本発明の他の実施例によれば、前記集積回路素子は急速熱処理装置または炉タイプの熱処理装置のうちいずれか１方を使用して酸素雰囲気で前記集積回路素子を熱処理する段階をさらに具備し、前記集積回路を熱処理する段階は、約１０秒ないし１０分間約４００ないし６００℃の温度で急速熱処理装置を用いて行える。
【００１０】
前記金属前駆ガスはTMA(TriMethyl Aluminum)、DMAH(DiMethylAluminum Hydride)、DMEAA(DiMethylEthylAmine Alane)、TIBA(TriIsoButyAluminum)、TEA(TriEthyl Aluminum)、TaCl5、Ta(OC2H5)4、TiCl4、Ti(OC2H5)4、ZrCl4、HfCl4、Nb(OC2H5)5、Mg(thd)2、Ce(thd)3、及びY(thd)3よりなるガスの群から選択されたいずれか１つのガスを含み、ここで使われる前記thd(2,2,6,6-Tetramethyl-3,5-heptanedionate)の構造式は次の通りである。
【００１１】
【化２】
0004145509.tif 000002
【００１２】
前記絶縁膜は、TiO2、SiO2、Ta2O5、Al2O3、BaTiO3、SrTiO3、(Ba,Sr)TiO3、Bi4Ti3O12、PbTiO3、PZT((Pb,La)(Zr,Ti)O3)、(SrBi2Ta2O9)(SBT)よりなる物質群から選択されたいずれか１つの物質を含むことができる。
【００１３】
水素のような不純物が後続集積処理工程によって絶縁膜に拡散することを抑制するために前記第１金属酸化膜と前記絶縁膜上に第２金属酸化膜が配置されうる。前記第２金属酸化膜は、前記集積回路素子上に前記第２金属前駆ガスをパルシングする段階と、前記集積回路素子を不活性ガスに露出させる段階と、前記集積回路素子上に酸素ガスをパルシングする段階と、前記集積回路素子を不活性ガスに露出させる段階とを行って形成しうる。本発明の実施例によれば、前記第２金属酸化膜は第１金属酸化膜より緻密で有り得る。
【００１６】
【発明の実施の形態】
以下、添付した図面に基づいて本発明に係る望ましい実施例を詳しく説明する。しかし、本発明の実施例は多様な他の形に変形でき、本発明の範囲が後述する実施例に限定されるものと解釈してはならない。以下の図面に基づく説明は、当業者に本発明をさらに完全に説明するために提供されるものである。図面において同じ番号は同じ要素を示す。また、何れの層が他の層または基板の上部にあると記載された場合、前記何れの層が前記他の層または基板の上部に直接存在しても、その間に第３の層が介在しても良い。
【００１７】
（第１実施例）
第１実施例は本発明に係る集積回路素子の製造方法を半導体メモリ素子のキャパシタカプセル化工程に適用した場合である。
【００１８】
図１を参照すれば、半導体メモリ素子のキャパシタCをカプセル化する工程に本発明に係る集積回路素子の製造方法を適用するために、下部電極１００/キャパシタ誘電膜１１０/上部電極１２０が順次積層されたキャパシタCが形成されている半導体基板Sを準備する。前記半導体基板Sには、キャパシタC以外にも活性領域を定義する素子分離膜１３０、下部にはゲート酸化膜１４０が介在し、側壁には窒化膜スペーサ１５０を備えたゲート電極１６０及びソース/ドレーン領域１７０、１７１からなる電界効果トランジスタT、前記素子分離膜１３０及び電界効果トランジスタTを覆う層間絶縁膜１８０、及び前記層間絶縁膜１８０内に備えられて前記ソース領域１７０と電気的に連結するコンタクトプラグ１９０が形成されている。
【００１９】
前記半導体基板Sは通常の方法により準備され、図示されていないが、場合に応じて前記構成要素以外にも他の構成要素が半導体基板Sにより形成されうる。例えば、層間絶縁膜１８０及びコンタクトプラグ１９０と下部電極１００との間には界面膜が介在しうる。前記界面膜は順次積層された接着膜と拡散防止膜とを含む。前記接着膜はコンタクトプラグ１９０及び層間絶縁膜１８０と拡散防止膜間の接着力を向上させる物質膜であって、例えば、遷移金属膜(例えば、Ti膜)で有り得る。前記拡散防止膜は、界面膜の上部に形成される物質膜と界面膜下部に形成されたコンタクトプラグ１９０とが後続工程を行う過程で相互反応することを防止するだけでなく、酸素雰囲気で行われる後続工程における酸素拡散によるコンタクトプラグ１９０の劣化を防止する物質膜であって、例えば、遷移金属の窒化膜(例えば、TiN膜)で有り得る。また、前記ゲート電極１６０の上面には窒化膜からなるキャッピング絶縁膜が形成されうる。
【００２０】
前記下部電極１００及び上部電極１２０は金属膜、導電性金属酸化物膜またはこれらの組合わせ膜で有り得る。ここで、金属膜は、Pt膜、Ir膜、Ru膜、Rh膜、Os膜またはPd膜であり、導電性金属酸化物膜はIrO2膜、RuO2膜、(Ca、Sr)RuO3膜またはLaSrCoO3膜で有り得る。例えば、前記下部電極１００はPt膜であり、前記上部電極１２０はIrO2膜とIr膜とが順次積層された２重膜で有り得る。
【００２１】
前記キャパシタ誘電膜１１０は、TiO2膜、SiO2膜、Ta2O5膜、Al2O3膜、BaTiO3膜、SrTiO3膜、(Ba,Sr)TiO3膜、Bi4Ti3O12膜、PbTiO3膜、PZT((Pb,La)(Zr,Ti)O3)膜、(SrBi2Ta2O9)(SBT)膜またはこれらの組み合わせ膜で有り得る。
【００２２】
図１のII部分を拡大した図２を参照すれば、半導体基板Sを原子層蒸着装備(図示せず)にローディングした後、反応チャンバの圧力を０.１ないし１torrに保った状態で半導体基板Sを１００〜４００℃の温度、望ましくは３００℃に加熱する。次いで、本発明に係る半導体素子の製造方法を適用して金属酸化膜、例えば、Al2O3膜をキャパシタ誘電膜１１０上に選択的に形成する。
【００２３】
具体的に、酸素と反応性のあるアルミニウム前駆ガス及び不活性ガスを各々パルシングガス及びパージガスとして原子層蒸着工程を行う。まず、金属前駆ガス、例えば、アルミニウム前駆ガスで半導体基板Sの全面をパルシングする。例えば、前記アルミニウム前駆ガスは、TMA、DMAH、DMEAA、TIBA、TEAまたはこれらの組み合わせガスで、パルシング時間は０.１ないし２秒であり、パルシング流量は５０ないし３００sccmで有り得る。前記アルミニウム前駆ガスは、望ましくはアルゴンガスのようなキャリアガスと共にパルシングされる。
【００２４】
一方、原子層蒸着工程の金属前駆ガスとして、前記アルミニウム前駆ガス以外のものを使用することもできる。例えば、タンタルの前駆ガスとしてTaCl5またはTa(OC2H5)4が、チタン前駆ガスとしてTiCl4またはTi(OC2H5)4が、ジルコニウム前駆ガスとしてZrCl4が、ハフニウム前駆ガスとしてHfCl4が、ニオビウム前駆ガスとしてNb(OC2H5)5が、マグネシウム前駆ガスとしてMg(thd)2が、セリウム前駆ガスとしてCe(thd)3が、イットリウム前駆ガスとしてY(thd)3が、各々使用されうる。ここで、使われる前記thdの構造式は次の通りである。
【００２５】
【化３】
0004145509.tif 000003
【００２６】
また、前記パルシングされたアルミニウム前駆ガスは半導体基板Sの全面に化学的または物理的に吸着する。前記アルミニウム前駆ガスは酸素と反応性があるので、酸素を含む物質膜に吸着されると吸着界面でAl2O3膜に変化する傾向を有する。したがって、酸素を構成原子として含むキャパシタ誘電膜１１０の露出面に吸着したアルミニウム前駆ガスのうち特に化学的に吸着したアルミニウム前駆ガスは、キャパシタ誘電膜１１０に含まる-酸素と反応を起こす。これにより、キャパシタ誘電膜１１０の露出面には、Al2O3膜２００が選択的に原子層レベルに形成されることになる。しかし、上部電極１２０及び下部電極１００に酸素原子が含まれない場合、その露出面に化学的または物理的に吸着したアルミニウム前駆ガスは金属酸化膜に変化せず、そのまま残留する。上部電極１２０または下部電極１００にIrO2膜のような導電性金属酸化物膜（図示せず）が含まれた場合、上部電極１２０または下部電極１００に含まれた導電性金属酸化物膜の露出面にも原子層レベルのAl2O3膜が形成されうる。
【００２７】
前述したようにアルミニウム前駆ガスのパルシングでキャパシタ誘電膜１１０上にのみ原子層レベルのAl2O3膜２００を形成した後、半導体基板Sの全面を不活性ガスとしてパージする。例えば、不活性ガスはアルゴンガスであって、不活性ガスのパージ時間及びパージ流量は各々０.５ないし１０秒及び５０ないし３００sccmで有り得る。このように、半導体基板Sの全面を不活性ガスとしてパージすれば、下部電極１００及び上部電極１２０上に物理的に吸着したアルミニウム前駆ガスとキャパシタ誘電膜１１０上の未反応アルミニウム前駆ガスは反応チャンバの外部に排出される。ところが、下部電極１００及び上部電極１２０上に化学的に吸着したアルミニウム前駆ガスはパージされず、大部分が残留することになる。しかし、本発明の実施例においてさらに望ましくは、上部電極１２０及び下部電極１００上に吸着した金属前駆ガスを実質的に全て除去できるように不活性ガスのパージ流量及びパージ時間を適切に調節しうる。
【００２８】
前記アルミニウム前駆ガスパルシング段階及び不活性ガスパージ段階は、原子層蒸着工程の１サイクルをなし、所望の厚さのAl2O3膜２００'を得るまで前記サイクルを繰り返す。後続サイクルにおいても、キャパシタ誘電膜１１０上にはアルミニウム前駆ガスとキャパシタ誘電膜１１０に含まれた酸素原子が拡散方式で相互反応して、Al2O3膜２００が原子層レベルに形成し続けられる。そして、前記上部電極１２０及び下部電極１００上ではアルミニウム前駆ガスが吸着するだけでAl2O3膜が実質的に形成されない。
【００２９】
一方、アルミニウム前駆ガスは通常水素原子を含んでいる。これにより、本発明に係る半導体素子の製造方法を適用してキャパシタ誘電膜１１０上に選択的にAl2O3膜を形成する過程で、キャパシタ誘電膜１１０の誘電特性が劣化する。特に、キャパシタ誘電膜１１０がPZT膜またはSBT膜のような強誘電物質からなる場合、アルミニウム前駆ガスに含まれた水素によりキャパシタ誘電膜１１０の強誘電特性、例えば、残留分極値が減少する。したがって、キャパシタ誘電膜１１０上にAl2O3膜を所定の厚さに形成した後、水素によるキャパシタ誘電膜１１０の劣化を回復させてAl2O3膜の絶縁特性、例えば、密度を強化するために酸素雰囲気下の熱処理工程(矢印参照)を行う。
【００３０】
前記熱処理工程は急速熱処理装置または炉タイプの熱処理装置で行われる。前記熱処理工程が急速熱処理装置で行われる場合、熱処理温度及び熱処理時間は各々４００ないし６００℃及び１０秒ないし１０分で有り得る。
【００３１】
図３を参照すれば、前述したように実質的にキャパシタ誘電膜１１０上にのみ選択的にAl2O3膜２００'を形成した後、キャパシタCを含む半導体基板の全面を直接覆うさらに他の金属酸化膜のカプセル化膜２１０を形成する。前記カプセル化膜２１０は後続のILD工程、IMD工程またはパッシベーション工程においてキャパシタ誘電膜１１０への水素拡散を防止する機能を有するので、膜質が稠密な物質膜となる。また、カプセル化膜２１０が形成される半導体基板Sの全面にはキャパシタCが形成されていて表面トポロジーが大きいので、前記カプセル化膜２１０は原子層蒸着方法により形成することが望ましい。
【００３２】
例えば、Al2O3膜でカプセル化膜２１０を形成する場合、半導体基板Sの全面をアルミニウムソースガスでパルシングする段階、不活性ガスをパージする段階、酸素ソースガスでパルシングする段階、及び不活性ガスでパージする段階を含む一連の過程を１サイクルとし、所望の厚さにカプセル化膜２１０が形成されるまで前記サイクルを繰り返す。
【００３３】
前記アルミニウムソースガスとしては前記アルミニウム前駆ガスがそのまま使用され、前記酸素ソースガスとしてはH2Oガス、O3ガスまたはN2Oガスが、前記不活性ガスとしてはアルゴンガスが使用されうる。
【００３４】
前記アルミニウムソースガス、酸素ソースガス及び不活性ガスとして各々TMAガス、H2Oガス、及びアルゴンガスが使われる場合、TMAガスのパルシング時間は０.１ないし２秒、H2Oガスのパルシング時間は０.１ないし２秒、アルゴンガスのパージ流量及びパージ時間は各々５０ないし３００sccm及び１ないし１０秒、及び半導体基板Sの温度は３００℃で有り得る。
【００３５】
前記第１実施例では本発明に係る半導体素子の製造方法を適用してキャパシタ誘電膜１１０上にAl2O3膜を選択的に形成したが、キャパシタ誘電膜１１０上にTa、Ti、Zr、Mg、Ce、Y、Nb、Hf、SrまたはCaを含む酸化膜を形成できるのは当業者にとって当然である。このために、酸素と反応性がある公知のTa、Ti、Zr、Mg、Ce、Y、Nb、Hf、SrまたはCaを含む金属前駆ガスが、前記第１実施例のアルミニウム前駆ガスパルシング段階で使用されうる。
【００３６】
（第２実施例）
第２実施例は本発明に係る集積回路素子の製造方法を半導体素子のコンタクト形成工程に適用した場合である。
【００３７】
図４を参照すれば、本発明に係る第２実施例では、まず酸素を含まない所定の導電領域２２０、前記導電領域２２０を覆って酸素を含む層間絶縁膜２３０、及び前記導電領域２２０を露出させる開口２４０が備えられた半導体基板Sを準備する。前記導電領域２２０はキャパシタの上部電極または下部電極、ゲート電極、ビットライン、ワードラインまたは多層配線の下部導電ラインで有り得る。前記層間絶縁膜２３０はシリコン酸化膜またはシリコン酸化窒化膜で有り得る。
【００３８】
次いで、前記第１実施例と実質的に同一に、原子層蒸着方法により層間絶縁膜２３０の露出面にのみ選択的金属酸化膜２５０としてAl2O3膜を形成する。もちろん、前記第１実施例と同様に、前記層間絶縁膜２３０の露出面にはTa、Ti、Zr、Mg、Ce、Y、Nb、Hf、SrまたはCaを含む酸化膜を形成してもよい。
【００３９】
第２実施例の場合にも、前述したように選択的金属酸化膜２５０を形成した後に、その絶縁特性を強化するために第１実施例と同様に酸素雰囲気下の熱処理工程が行える。
【００４０】
前記第２実施例のように、金属酸化膜２５０を層間絶縁膜２３０の露出面にのみ選択的に形成すれば、後続工程で層間絶縁膜２３０の上部に所定物質膜を形成する時、金属酸化膜２５０の下部に半導体素子を劣化させる物質の拡散を防止しうる。
【００４１】
以下、本発明に係る半導体素子の製造方法を半導体メモリ素子のキャパシタカプセル化工程に適用する場合に生じる技術的な効果を、実験例を通じて詳しく説明する。
【００４２】
（実験例１）
まず、Pt膜(下部電極)、PZT膜(キャパシタ誘電膜)及びIr/IrO2膜(上部電極)が順次積層されたスタック状キャパシタパターンを半導体基板に形成した。次いで、半導体基板を原子層蒸着装備にローディングした後、チャンバ圧力及び半導体基板の温度を各々０.１ないし１torr及び３００℃程度に保って工程進行前の安定化段階を行った。次いで、前記本発明の第１実施例によって原子層蒸着工程のサイクルを１００回反復して実験サンプルを得た。この際、アルミニウム前駆ガスとしてはTMAガスが使われ、サイクル毎のパルシング時間は０.１秒程度であった。そして、パージガスとしてはアルゴンガスが使われ、サイクル毎のパージ時間は１秒程度であった。前述したような一連の段階でサンプルを得た後、キャパシタ誘電膜上にAl2O3膜の形成有無を確認するためにサンプルについてXPS(X-ray Photoelectron Spectroscopy)分析を実施し、その結果を図５に示した。図５において、横軸は結合エネルギー(binding energy)で、縦軸は任意強度(arbitrary intensity)である。図５を参照すれば、アルミニウムと酸素との結合エネルギーを示すアルミニウム２pピーク(III参照)が観察されることを確認しうる。したがって、サンプルのキャパシタ誘電膜上にAl2O3膜が選択的に形成されていることを確認しうる。特に、酸素ソースガスはパルシングしなかったためにAl2O3膜の酸素はキャパシタ誘電膜から供給されたことがわかる。
【００４３】
（実験例２）
まず、前記第１実施例と実質的に同じ条件でキャパシタパターンを半導体基板に形成して、サンプル１及び２を別々に製造した。次いで、サンプル１及び２について次の工程段階を順次行いながら各工程段階が終わる度にキャパシタ誘電膜の残留分極値を測定して図６に示した。図６において、横軸はサンプル１及び２に適用した各工程段階を、縦軸は残留分極値を各々表す。
【００４４】
-サンプル１
まず、本発明の第１実施例によってキャパシタ誘電膜上に選択的にAl2O3膜を形成した(段階A1)。この際、段階A1の工程条件は前記実験例１と実質的に同一である。次いで、半導体基板を急速熱処理装置にローディングして酸素雰囲気及び７００℃の温度で１０秒間熱処理工程を行った(段階A2)。次いで、本発明の第１実施例によって前記キャパシタパターンを覆うカプセル化膜をAl2O3膜として形成した(段階A3)。この際、アルミニウムソースガス、酸素ソースガス及びパージガスはTMAガス、H2Oガス及びアルゴンガスを使用した。そして、TMAガスのパルシング時間は０.５秒、H2Oガスのパルシング時間は０.３秒、アルゴンガスのパージ時間及びパージ流量は各々６秒及び１５０sccm、ウェーハの温度は３００℃であった。
【００４５】
-サンプル２
まず、キャパシタパターンが形成された半導体基板を急速熱処理装置にローディングして熱処理した(段階B1)。この際、段階B1の工程条件は前記一段階A2の場合と同一である。次いで、前記キャパシタパターンを覆うカプセル化膜をAl2O3膜として形成した(段階B2)。この際、段階B2の工程条件は前記段階A3の場合と同一である。
【００４６】
図６を参照すれば、サンプル１の場合、段階A1で水素を含むTMAガス及びH2Oガスの影響で残留分極値が多少減少したが、酸素雰囲気下の急速熱処理工程の段階A2を経ると残留分極値が初期値以上に向上することがわかる。一方、キャパシタカプセル化工程の段階A3を経ると残留分極値が再びすこし減少したが、残留分極値が初期値と実質的に同一であることがわかる。サンプル１の場合、段階A3で水素を含むTMAガス及びH2Oガスが使われたにも拘らず、残留分極値がほとんど減少しなかった。
【００４７】
サンプル２の場合には、酸素雰囲気下の急速熱処理工程の段階B1を経るとキャパシタ誘電膜の残留分極値が初期値より増加したが、キャパシタのカプセル化工程の段階B2を経るとキャパシタ誘電膜の残留分極値がサンプル１に比べて著しく減少したことがわかる。
【００４８】
サンプル１は酸素雰囲気下で熱処理された選択的金属酸化膜を有するという点でサンプル２と差異を有する。図６において、サンプル１が水素を基礎とするガスの提供される段階A3を経ながらもサンプル２のように残留分極値が減少しなかったのは、熱処理された選択的金属酸化膜がキャパシタ誘電膜への水素拡散を効率よく遮断しているとの事実を示唆する。したがって、前記熱処理された選択的金属酸化膜が、後続のILD工程、IMD工程及びパッシベーション工程でもキャパシタ誘電膜への水素拡散を遮断するということは明白である。
【００４９】
以上、図面に基づいて本発明に関する望ましい実施例を詳しく説明した。しかし、本発明はこれに限定されず、本発明の技術的思想の範囲内で当分野の通常の知識でその変形や改良が可能である。例えば、本発明の技術的思想は下部にゲート酸化膜が介在したゲート電極パターンにおいてゲート酸化膜の露出面にのみ選択的に金属酸化膜を形成する場合に適用されうる。
【００５０】
【発明の効果】
本発明によれば、酸素が含まれた絶縁膜にのみ金属酸化膜を選択的に形成しうる。特に、本発明に係る集積回路素子の製造方法を、原子層蒸着方法を用いた半導体メモリ素子のキャパシタカプセル化工程に適用する場合、水素を含むソースガスを使用してもキャパシタ誘電膜の劣化を防止しうる。また、キャパシタカプセル化工程後に行われるILD工程、IMD工程またはパッシベーション工程でキャパシタ誘電膜の水素による劣化がさらに効率よく防止しうる。
【図面の簡単な説明】
【図１】本発明に係る集積回路素子の製造方法の第１実施例を示す工程断面図である。
【図２】本発明に係る集積回路素子の製造方法の第１実施例を示す工程断面図である。
【図３】本発明に係る集積回路素子の製造方法の第１実施例を示す工程断面図である。
【図４】本発明に係る集積回路素子の製造方法の第２実施例を示す工程断面図である。
【図５】実験例１で製作されたサンプルに対するXPS分析結果を示すグラフである。
【図６】実験例２で得たサンプル１及びサンプル２に対する残留分極値の測定結果を示すグラフである。
【符号の説明】
１００…下部電極
１１０…キャパシタ誘電膜
１２０…上部電極
１３０…素子分離膜
１４０…ゲート酸化膜
１５０…窒化膜スペーサ
１６０…ゲート電極
１７０、１７１…ソース/ドレーン領域
１８０…層間絶縁膜
１９０…コンタクトプラグ
２００'…Al2O3膜
２１０…カプセル化膜
Ｃ…キャパシタ
Ｓ…半導体基板
【図１】
0004145509.tif 000005
【図２】
0004145509.tif 000006
【図３】
0004145509.tif 000007
【図４】
0004145509.tif 000008
【図５】
0004145509.tif 000009
【図６】
0004145509.tif 000010