(57)【特許請求の範囲】
【請求項１】
電力を供給する電源と、
座標入力面を構成するように重ねられ、入力がなされると入力点において相互に導通する第１、第２の導電性シートと、
前記第１の導電性シート面の第１の方向に前記電源による電圧を印加するための第１のスイッチと、
前記第２の導電性シート面の前記第１の方向と直交する第２の方向に前記電源による電圧を印加するための第２のスイッチと、
前記第１、第２の導電性シート上の前記第１、第２の方向の入力座標位置に応じた電圧値を検出する座標検出手段と、
前記第１の導電性シートにおいて第１のスイッチと対向する側に接続され、グランドとの間を開閉する第３のスイッチと、
前記第２の導電性シートにおいて第２のスイッチと対向する側に接続され、グランドとの間を開閉する第４のスイッチと、
入力の有無検出時に前記第３のスイッチを閉成すると共に第１と第２及び第４のスイッチを開放する制御手段と、
前記第４のスイッチが接続された導電性シート側に接続され、プルアップされた抵抗と、
このプルアップされた抵抗が導電性シートに接続されている位置の電位に応じて入力の有無を監視する入力監視手段と
を具備することを特徴とする座標入力装置。
【請求項２】
前記第１乃至第４のスイッチが電界効果トランジスタにより構成されていることを特徴とする請求項１に記載の座標入力装置。
【請求項３】
前記第１乃至第４のスイッチがバイポーラトランジスタにより構成されていることを特徴とする請求項１に記載の座標入力装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、各種電子機器の入力部として適用される座標入力装置に関するものである。
【０００２】
【従来の技術】
例えば、タッチパネルは、図２に示されるように構成される。即ち、一対の端縁に電極ｘ１、ｘ２が設けられたｘ座標検出用の第１の導電性シート１５１と一対の端縁に電極ｙ１、ｙ２が設けられたｙ座標検出用の第２の導電性シート１５２とが、スペーサ１５３を介してそれぞれの電極ｘ１−ｘ２間の方向と電極ｙ１−ｙ２間の方向とが直交するように、重ね合わされている。
【０００３】
第１の導電性シート１５１、第２の導電性シート１５２、スペーサ１５３は、いずれも透明または半透明である。第１の導電性シート１５１の下には、透明のガラス板や強化プラスチックから構成される絶縁板を介して、ＬＣＤ（またはＣＲＴ）表示装置１５４が配置される。なお、スペーサ１５３には、透明または半透明の異方向性導電ゴムシートや格子状部材や適当な穴が形成されたシートが用いられ、第２の導電性シート１５２上にペン等による押圧入力があると、入力点において第１の導電性シート１５１と第２の導電性シート１５２はスペーサ１５３を介して導通する。
【０００４】
第１の導電性シート１５１の一方の電極ｘ１には、電圧ＶDDがスイッチ２を介して与えられ、他方の電極ｘ２はスイッチ３を介してグランドに接続されている。また、第２の導電性シート１５２の一方の電極ｙ１には、電圧ＶDDがスイッチ４を介して与えられ、他方の電極ｙ２はスイッチ５を介してグランドに接続されている。
【０００５】
上記の第１の導電性シート１５１の電極ｘ１−ｘ２間の抵抗をＲ２、第２の導電性シート１５２の電極ｙ１−ｙ２間の抵抗をＲ６とし、スイッチ２〜５をバイポーラトランジスタＴＲ１〜ＴＲ４により構成した入力回路は、図５に示されるようである。つまり、抵抗Ｒ２とバイポーラトランジスタＴＲ２のコレクタとの間にＡＤコンバータ１６を接続し、抵抗Ｒ６とトランジスタＴＲ４のコレクタとの間にＡＤコンバータ１７を接続する。ＡＤコンバータ１６、１７の入力側にはプルダウン抵抗Ｒ３、Ｒ７が接続され、ＡＤコンバータ１６、１７の入力側はプルダウン抵抗Ｒ３、Ｒ７を介して接地されている。また、ＡＤコンバータ１７の入力側には、ドライバ１８が接続され、割込信号を取り出すように構成されている。
【０００６】
以上の構成の入力回路は従来、入力の有無検出時においてバイポーラトランジスタＴＲ３のベースに接続された制御線ＹＨに「Ｈ」レベルの電位を与え、他のバイポーラトランジスタＴＲ１、ＴＲ２、ＴＲ４のベースに接続された制御線ＸＨ、ＸＬ、ＹＬに「Ｌ」レベルの電位を与えている。このとき、トランジスタＴＲ１のみがオン状態であり、ドライバ１８はプルダウン抵抗Ｒ７によりプルダウンされており、割込信号ＩＮＴは「Ｌ」レベルである。
【０００７】
係る入力の有無検出時の状態で、第１の導電性シート１５１、第２の導電性シート１５２、スペーサ１５３により構成される座標入力板１のＰ点に入力があると、第１の導電性シート１５１に対応する抵抗Ｒ２と第２の導電性シート１５２に対応する抵抗Ｒ６は、それぞれ、Ｒ２ａとＲ２ｂ、Ｒ６ａとＲ６ｂに分割されて接続される。そして、ドライバ１８の割込信号ＩＮＴの電圧値ＶINT は、
ＶINT ＝（Ｒ７×ＶDD）／（Ｒ２ａ＋Ｒ６ｂ＋Ｒ７）
となる。
【０００８】
上記において、Ｒ２ａ，Ｒ６ｂ＜＜Ｒ７であり、ＶINT はＶDDとほぼ等しくなり、割込信号ＩＮＴは「Ｌ」レベルから「Ｈ」レベルへ遷移し、図示せぬＣＰＵに対し「入力有り」を示す割込がかけられることになる。図６には、上記図５の入力回路のバイポーラトランジスタＴＲ１〜ＴＲ４を電界効果トランジスタＦＥＴ１〜ＦＥＴ４に交換した回路構成を示している。
【０００９】
【発明が解決しようとする課題】
しかしながら、上記の入力回路では、入力の有無検出時の状態において、バイポーラトランジスタＴＲ１のみがオン状態であり、第１の導電性シート１５１に対応する抵抗Ｒ２を介して抵抗Ｒ３からグランドへ電流が常にリークするという問題点があった。従って、このような構成を有する入力回路を備える座標入力装置を携帯型の電子機器に採用すると、電子機器の待機電流に対し、無視できない程の電流が常時流れており、電池駆動では頻繁に電池交換が必要となり、また、バッテリー駆動では頻繁に充電が必要となり、実際上は使用したいときに電池切れやバッテリー切れが生じていることが多いという問題点があった。
【００１０】
本発明は上記の従来の座標入力装置が有する問題点を解決せんとしてなされたもので、その目的は、入力無しの状態において大きなリーク電流が流れること無く、携帯型の電子機器に採用すると好適な座標入力装置を提供することである。
【００１１】
【課題を解決するための手段】
本発明に係る座標入力装置は、電力を供給する電源と、座標入力面を構成するように重ねられ、入力がなされると入力点において相互に導通する第１、第２の導電性シートと、前記第１の導電性シート面の第１の方向に前記電源による電圧を印加するための第１のスイッチと、前記第２の導電性シート面の前記第１の方向と直交する第２の方向に前記電源による電圧を印加するための第２のスイッチと、前記第１、第２の導電性シート上の前記第１、第２の方向の入力座標位置に応じた電圧値を検出する座標検出手段と、前記第１の導電性シートにおいて第１のスイッチと対向する側に接続され、グランドとの間を開閉する第３のスイッチと、前記第２の導電性シートにおいて第２のスイッチと対向する側に接続され、グランドとの間を開閉する第４のスイッチと、入力の有無検出時に前記第３のスイッチを閉成すると共に、第１と第２及び第４のスイッチを開放する制御手段と、前記第４のスイッチが接続された導電性シート側に接続され、プルアップされた抵抗と、このプルアップされた抵抗が導電性シートに接続されている位置の電位に応じて入力の有無を監視する入力監視手段とを具備することを特徴とする。これによって、入力の有無検出時に閉成される前記第３のスイッチを介して電流が流れることがなく、従来のような大きな電流のリークを防止することができる。
【００１２】
【発明の実施の形態】
以下添付図面を参照して本発明の実施の形態に係る座標入力装置を説明する。各図において、同一の構成要素には同一の符号を付し重複する説明を省略する。図１には、座標入力装置が示されている。座標入力装置は、座標入力板１、スイッチ２〜５、入力制御部１０、ＣＰＵ２０により構成される。
【００１３】
座標入力板１は、例えば、図２に示されるタッチパネルの一部を構成する。座標入力板１は、一対の端縁に電極ｘ１、ｘ２が設けられたｘ座標検出用の第１の導電性シート１５１と一対の端縁に電極ｙ１、ｙ２が設けられたｙ座標検出用の第２の導電性シート１５２とが、スペーサ１５３を介してそれぞれの電極ｘ１−ｘ２間の方向と電極ｙ１−ｙ２間の方向とが直交するように、重ね合わされている。
【００１４】
第１の導電性シート１５１、第２の導電性シート１５２、スペーサ１５３は、いずれも透明または半透明である。第１の導電性シート１５１の下には、透明のガラス板や強化プラスチックから構成される絶縁板を介して、ＬＣＤ（またはＣＲＴ）表示装置１５４が配置される。なお、スペーサ１５３には、透明または半透明の異方向性導電ゴムシートや格子状部材や適当な穴が形成されたシートが用いられ、第２の導電性シート１５２上にペン等による押圧入力があると、入力点において第１の導電性シート１５１と第２の導電性シート１５２はスペーサ１５３を介して導通する。
【００１５】
第１の導電性シート１５１の一方の電極ｘ１には、電圧ＶDDがスイッチ２を介して与えられ、他方の電極ｘ２はスイッチ３を介してグランドに接続されている。また、第２の導電性シート１５２の一方の電極ｙ１には、電圧ＶDDがスイッチ４を介して与えられ、他方の電極ｙ２はスイッチ５を介してグランドに接続されている。
【００１６】
図１、図３、図４においては、上記の第１の導電性シート１５１の電極ｘ１−ｘ２間の抵抗をＲ２、第２の導電性シート１５２の電極ｙ１−ｙ２間の抵抗をＲ６として示している。
【００１７】
入力制御部１０には、電源部１１、この電源部１１から電力の供給を受けるパネル制御部１２、座標変換部１３及び割込検出部１４が備えられ、更に、Ａ／Ｄコンバータ１６、１７が備えられている。パネル制御部１２は、ドライバ１５−１〜１５−４を介してスイッチ２〜５の開閉を制御する。
【００１８】
Ａ／Ｄコンバータ１６は、抵抗Ｒ２とスイッチ３との間の電位を取り込みＡ／Ｄ変換して座標変換部１３へ送出し、Ａ／Ｄコンバータ１７は、抵抗Ｒ６とスイッチ５との間の電位を取り込みＡ／Ｄ変換して座標変換部１３へ送出する。座標変換部１３はディジタル値を座標入力板１の入力点の座標値へ変換して出力する。抵抗Ｒ６とスイッチ５との間の電位は、割込検出部１４に与えられる。割込検出部１４は、上記電位に基づき座標入力板１に入力があったか否かを検出して割込信号をＣＰＵ２０へ送る。ＣＰＵ２０は、割込信号を受けるとパネル制御部１２へ指示を与えて座標入力板１の入力点の座標値を検知可能なようにスイッチ２〜５の開閉を行わせ、座標変換部１３から送られる入力点の座標値を取り込む。パネル制御部１２は、当初の入力有無検出時には、スイッチ３のみを閉成し他のスイッチ２、４、５を開いておくように、制御線ＸＨ、ＸＬ、ＹＬ、ＹＨに所定レベルの信号を与える。
【００１９】
図３には、スイッチ２〜５を電界効果トランジスタＦＥＴ１〜４により構成した入力回路が示されている。つまり、第１の導電性シートに対応する抵抗Ｒ２と電界効果トランジスタＦＥＴ２のドレインとの間にＡ／Ｄコンバータ１６を接続し、抵抗Ｒ６と電界効果トランジスタＦＥＴ４のドレインとの間にＡ／Ｄコンバータ１７を接続する。Ａ／Ｄコンバータ１７の入力側にはプルアップ抵抗Ｒ７が接続され、Ａ／Ｄコンバータ１６の入力側にはプルダウン抵抗Ｒ３が接地されている。Ａ／Ｄコンバータ１７の入力側にはプルアップ抵抗Ｒ７を介して電圧ＶDDが与えられ、Ａ／Ｄコンバータ１６の入力側にはプルダウン抵抗Ｒ３を介してアース電位が与えられている。また、Ａ／Ｄコンバータ１７の入力側には、ドライバ１８が接続され、割込信号ＩＮＴを取り出すように構成されている。
【００２０】
以上の構成の入力回路では、入力の有無検出時において電界効果トランジスタＦＥＴ２のゲートに接続された制御線ＸＬに「Ｈ」レベルの電位が与えられ、他の電界効果トランジスタＦＥＴ１、ＦＥＴ３、ＦＥＴ４のゲートに接続された制御線ＸＨ、ＹＨ、ＹＬに「Ｌ」レベルの電位が与えられている。このとき、電界効果トランジスタＦＥＴ２のみがオン状態であり、ドライバ１８の入力側はプルアップ抵抗Ｒ７によりプルアップされており、割込信号ＩＮＴは「Ｈ」レベルである。
【００２１】
係る入力無しの状態で、第１の導電性シート１５１、第２の導電性シート１５２、スペーサ１５３により構成される座標入力板１のＰ点に入力があると、第１の導電性シート１５１に対応する抵抗Ｒ２と第２の導電性シート１５２に対応する抵抗Ｒ６は、それぞれ、Ｒ２ａとＲ２ｂ、Ｒ６ａとＲ６ｂに分割されて接続される。そして、ドライバ１８の割込信号ＩＮＴの電圧値ＶINT は、
ＶINT ＝｛（Ｒ２ｂ＋Ｒ６ｂ）×ＶDD｝／（Ｒ２ｂ＋Ｒ６ｂ＋Ｒ７）
となる。
【００２２】
上記において、Ｒ２ｂ，Ｒ６ｂ＜＜Ｒ７であり、ＶINT は０ボルトとほぼ等しくなり、割込信号ＩＮＴは「Ｈ」レベルから「Ｌ」レベルへ遷移し、図示せぬＣＰＵに対し「入力有り」を示す割込がかけられることになる。ここに、上記の入力回路では、入力無しの状態において、電界トランジスタＦＥＴ２のみがオン状態であり、電流がリークする経路は抵抗Ｒ４を介してグランドへ到る経路だけであり、従来の回路に比べてリーク電流を抑制することができる。
【００２３】
図４は、図３の入力回路の電界効果トランジスタＦＥＴ１〜ＦＥＴ４に代えてバイポーラトランジスタＴＲ１〜ＴＲ４を用いた回路である。この回路では、図３の構成において電源ＶDDとゲート間に接続されていた抵抗Ｒ１、Ｒ５をエミッタベース間に接続し、グランドとゲート間に接続されていた抵抗Ｒ４、Ｒ８をエミッタベース間に接続して、図３の回路と同様の動作を行わせる。その他の構成は、図３の回路と変わらない。この回路によっても、電流がリークする経路は抵抗Ｒ４を介してグランドへ到る経路だけであり、リーク電流はベース電流以下であり従来の回路に比べてリーク電流を抑制することができる。
【００２４】
なお、入力がなされたことが検出された後は、ＣＰＵ２０によりパネル制御部１２による座標値検出時の動作が指示され、また、電源部１１から座標変換部１３へ電源が投入される。そして、パネル制御部１２は、制御線ＸＨ、ＸＬのペアと制御線ＹＨ、ＹＬのペアを所定のタイミングで交互に「Ｈ」レベルと「Ｌ」レベルに切り換え、ｘｙの座標値に対応する入力信号がＡ／Ｄコンバータ１６、１７に到るように制御を行う。
【００２５】
上記実施の形態では、Ａ／Ｄコンバータ１７の入力側の信号を割込信号に用いたが、Ａ／Ｄコンバータ１６の入力側の信号を割込信号に用いてもよい。この場合には、抵抗Ｒ３をプルアップ抵抗とし、抵抗Ｒ７をプルダウン抵抗とする。そして、入力の有無検出時には、電界効果トランジスタＦＥＴ４（または、バイポーラトランジスタＴＲ４）のみをオンとする。
【００２６】
【発明の効果】
以上説明したように本発明によれば、第１の導電性シートにおいて第１のスイッチと対向する側に接続され、グランドとの間を開閉する第３のスイッチを、入力無し時に閉成し、第４のスイッチが接続された導電性シート側にプルアップされた抵抗を接続しているので、入力無し時に上記プルアップ抵抗から電流が流れることはなく、しかも入力無し時に閉成される上記第３のスイッチを介して電流が流れることがないことから、入力無し時に従来のような大きな電流のリークを防止することができる。
【図面の簡単な説明】
【図１】本発明に係る座標入力装置の構成図。
【図２】本発明に係る座標入力装置の要部構成図。
【図３】本発明に係る座標入力装置の実施の形態における入力回路を示す図。
【図４】本発明に係る座標入力装置の実施の形態における他の入力回路を示す図。
【図５】従来の座標入力装置の実施の形態における入力回路を示す図。
【図６】従来の座標入力装置の実施の形態における入力回路を示す図。
【符号の説明】
１  座標入力板                      ２〜５  スイッチ
１０  入力制御部                    １１  電源部
１２  パネル制御部                  １３  座標変換部
１４  割込検出部                    １５−１〜１５−４  ドライバ
１６、１７  Ａ／Ｄコンバータ        １８  ドライバ
２０  ＣＰＵ                        Ｒ１〜Ｒ８  抵抗
ＦＥＴ１〜ＦＥＴ４  電界効果トランジスタ
ＴＲ１〜ＴＲ４  バイポーラトランジスタ
【図１】
0004170494.tif 000002
【図２】
0004170494.tif 000003
【図３】
0004170494.tif 000004
【図４】
0004170494.tif 000005
【図５】
0004170494.tif 000006
【図６】
0004170494.tif 000007