(57)【特許請求の範囲】
【請求項１】
基板上部にキャパシタの下部電極を形成する工程と、
前記下部電極上にTa元素を含んだ誘電体膜を形成する工程と、
前記誘電体膜に窒素プラズマ処理を実施して同誘電体膜の表面に窒化層を形成する工程と、
前記誘電体膜上にPECVD法により蒸着した第１のTiN膜の上面にLPCVD法により第２のTiN膜を蒸着した前記キャパシタの上部電極を形成する工程とを含み、
前記誘電体膜が、TaON又はTa2O5から選択したいずれか１つの物質からなる
ことを特徴とする半導体素子のキャパシタ形成方法。
【請求項２】
前記誘電体膜を形成する工程が、前記下部電極上にTaONを用いて形成した誘電体膜を酸素雰囲気の下で熱処理する工程を含むことを特徴とする請求項１に記載の半導体素子のキャパシタ形成方法。
【請求項３】
前記誘電体膜を酸素雰囲気にて熱処理する工程として、
N2ガスとO2ガスを用いたプラズマ熱処理又は紫外線-オゾン(UV/O3)の熱処理からなる第１の熱処理工程と、
N2ガスとO2ガスを用いてRTO処理する第２の熱処理工程とを実施したことを特徴とする請求項２に記載の半導体素子のキャパシタ形成方法。
【請求項４】
前記誘電体膜を形成する工程において、気化したタンタルエチレートをソースガスとして用いることを特徴とする請求項２に記載した半導体素子のキャパシタ形成方法。
【請求項５】
前記誘電体膜を形成する工程において、反応ガスとしてNH3ガスを用いることを特徴とする請求項４に記載の半導体素子のキャパシタ形成方法
【請求項６】
前記誘電体膜を形成する工程において、前記誘電体膜を０.１torr〜２torrの圧力下で形成することを特徴とする請求項４に記載の半導体素子のキャパシタ形成方法。
【請求項７】
前記誘電体膜を形成する工程において、前記誘電体膜を３００℃〜４００℃に加熱したウェーハ上に蒸着することを特徴とする請求項５に記載の半導体素子のキャパシタ形成方法。
【請求項８】
前記第１の熱処理工程を、３００℃〜５００℃の温度下で１分〜５分間実施することを特徴とする請求項３に記載の半導体素子のキャパシタ形成方法。
【請求項９】
前記第２の熱処理工程を、５００℃〜６５０℃の温度にてN2ガスとO2ガスを用いて３０秒〜６０秒間実施することを特徴とする請求項３に記載の半導体素子のキャパシタ形成方法。
【請求項１０】
前記窒素プラズマ処理工程において、NH3プラズマを用いることを特徴とする請求項１に記載の半導体素子のキャパシタ形成方法。
【請求項１１】
前記窒素プラズマ処理工程を、R.F.電力(R.F.Power)を３０ワット〜１０００ワットに変圧した電力により０.１torr〜２torr圧力下で実施することを特徴とする請求項１０に記載の半導体素子のキャパシタ形成方法。
【請求項１２】
前記下部電極を、TiN、Ru、Pt、Ir、Os、W、Mo、Co、Ni、Au、Ag、RuO2、IRO2から選択したいずれか１つの物質から形成されたことを特徴とする請求項１に記載の半導体素子のキャパシタ形成方法。
【請求項１３】
前記第１のTiN膜を、TiCl4を反応ソースとして用いて蒸着することを特徴とする請求項１に記載の半導体素子のキャパシタ形成方法。
【請求項１４】
前記第１のTiN膜を、NH3反応ガスを用いて形成することを特徴とする請求項１３に記載の半導体素子のキャパシタ形成方法。
【請求項１５】
前記第１のTiN膜を、５００℃〜６００℃の温度にて１００mTorr〜１０Torrの圧力下で蒸着することを特徴とする請求項１または請求項１４に記載の半導体素子のキャパシタ形成方法。
【請求項１６】
前記第２のTiN膜を、TiCl4を反応ソースとして用いて蒸着することを特徴とする請求項１に記載の半導体素子のキャパシタ形成方法。
【請求項１７】
前記第２のTiN膜を、NH3反応ガスを用いて形成することを特徴とする請求項１６に記載の半導体素子のキャパシタ形成方法。
【請求項１８】
前記第２のTiN膜を、５００℃〜６００℃の温度にて１００mTorr〜１０Torrの圧力下で蒸着することを特徴とする請求項１または請求項１７に記載の半導体素子のキャパシタ形成方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路の形成方法に関し、特に、半導体素子のキャパシタ形成方法に関する。
【０００２】
【従来の技術】
半導体記憶素子であるDRAM(Dynamic Random Access Memory)の集積度が増加することに伴って記憶情報の基本単位である１ビットを記憶させるメモリセルの面積が順次小さくなっている。しかし、ソフトエラー(Soft Error)を防止し、安定した動作を保持するためには単位セル当たりの一定以上の充電容量が必要であるため、セルの縮小に比例してキャパシタの面積を減少させることはできない。従って、制限されたセル面積内にメモリキャパシタの容量を適正値以上に保持させるための研究が要求されている。これは大略３つの方法に分けて進行されて来た。すなわち、誘電体の厚さの減少、キャパシタの有効面積の増加、誘電率が相対的に高い材料の使用などが考慮されてきた。
【０００３】
従来のキャパシタに用いられる誘電体膜は、SiO2と、誘電率がSiO2の約２倍であるSi3N4を用いたNO(Nitride-Oxide)薄膜又はONO(Oxide-Nitride-Oxide)薄膜が主なものであった。しかし、SiO2、NO(Nitride-Oxide)、ONO(Oxide-Nitride-Oxide)薄膜などは、物質自体の誘電率が小さいので誘電体薄膜の厚さを薄くして表面的を広くしたとしても、高い静電容量を具現することができないので、新物質を導入せざるを得ない状況であった。
【０００４】
従って、高集積DRAMでは、既存の誘電体薄膜に代える物質として(Ba,Sr)TiO3(以下、BSTという)、(Pb,Zr)TiO3(以下、PZTという)、Ta2O5、TiONなどの誘電体薄膜を導入した。この中で、Ta2O5誘電体薄膜は、シリコン窒化膜に比べて３倍以上の誘電率(約２０〜２５)を有し、BSTやPZTに比べてエッチングが容易である。また、CVD法により蒸着(deposition)する場合、ステップカバレージ(step coverage)に優れた特徴がある。しかし、前記Ta2O5層を化学量論比に合うように形成することが困難であるため、最近ではTa2O5の不安定な化学量論比を改善するため、TaON誘電体薄膜の開発がなされている。
【０００５】
前記のように高誘電率を有するTa2O5を誘電体膜として用いるキャパシタでは、電極物質の選択が誘電体の特性に大きく影響を及ぼす。すなわち、酸化タンタル(Ta2O5)を用いたキャパシタは、既存のNO(Nitride-Oxide)キャパシタとは異なってMIS構造に基づいている。ここでMは、プレートノードとして用いられる金属電極を示し、Iは絶縁体の誘電体を示し、またSはストレージノードとして用いられるポリシリコンを示す。Ta2O5キャパシタの上部電極であるプレート電極は、ポリシリコン/TiNかポリシリコン/WNの積層構造からなっている。一方、下部電極であるストレージ電極は、その表面がRTN(Rapid Thermal Nitration)処理されたポリシリコンを用いている。
【０００６】
MIS(Metal/Insulator/Silicon)構造では、素子の集積化に応じて適正な静電容量を確保するため、誘電体膜のTa2O5厚さを減少させることができる。Ta2O5キャパシタの誘電体薄膜の厚さを減少させる方法は、キャパシタの形成後、後続熱工程が重要である。すなわち、後続工程の熱負担が少ないほどより薄いTa2O5薄膜を形成することができる。Ta2O5薄膜をどのぐらい薄く減らすことができるかについては、明らかに知られていないが、その限界は概略２０Å〜３０Å程度である。しかし、誘電体膜の厚さが２０Å〜３０Åより薄くなれば、漏れ電流が増加するという問題点が発生する。
【０００７】
このような問題を解決するため、下部電極をポリシリコンに代えて金属(metal)で形成して誘電体膜の厚さを減らす方法が試みられている。すなわち、下部電極を金属で形成する場合には、誘電体薄膜の厚さを減らすことに障害となる表面に存在する自然酸化膜が形成されないため、Ta2O5薄膜の厚さを減らすことができる。
【０００８】
しかし、金属下部電極を形成する場合、下部電極の膜質に応じて漏れ電流の特性に大きい影響を及ぼす。従って、金属でキャパシタの下部電極を形成する場合には、シリコン基板またはポリシリコンプラグが下部電極をなす金属膜と反応することを防止し、誘電体膜の蒸着の際にソースガスとして用いられる酸素の拡散を防止するため、下部電極下にバリヤー層(barrier layer)を形成することが肝要である。
【０００９】
一方、Ta2O5またはTiONが誘電膜として用いられる場合、上部電極に如何なる物質が用いられるかによってタンタル酸化膜の誘電膜の特性が変わる。
【００１０】
チタニウムナイトライド(TiN)膜は、他の導電性物質に比べて相対的に安定した特性を有し、化学気相蒸着(Chemical Vapor Deposition)法により蒸着が可能であって、良い蒸着特性が得られるため、上部電極に広く用いられる。
【００１１】
前記金属上部電極にTiNを用いる場合、TiNは蒸着する時、高温より低温で電気的特性が良好である。しかし、原料物質にTiCl4を用いているため、低温でTiNの蒸着工程を実施する場合には、Cl基によりTaON薄膜が損傷されることになる。なお、低温において蒸着されるため緻密なTiN薄膜が得られないので、TaON、またはTa2O5薄膜とTiN界面に還元されたTaが存在することになり、高い漏れ電流の原因となるので、TaONまたはTa2O5キャパシタの電気的特性に影響を及ぼすという問題点がある。
【００１２】
【発明が解決しようとする課題】
本発明は、前記のような問題点を解決するため、TaON又はTa2O5などのTa元素を含む誘電膜を備えるキャパシタの形成方法において、電気的特性に優れたCl基による損傷が少ない半導体素子のキャパシタ形成方法を提供することにその目的がある。
【００１３】
【課題を解決するための手段】
上記の目的を達成するため、本発明による半導体素子のキャパシタ形成方法においては、基板上部にキャパシタの下部電極を形成する工程と、前記下部電極上にTa元素を含んだ誘電体膜を形成する工程と前記誘電体膜に窒素プラズマ処理を実施して同誘電体膜の表面に窒化層を形成する工程と、前記誘電体膜上にPECVD法により蒸着した第１のTiN膜上にLPCVD法により第２のTiNを蒸着して上部電極を形成する工程が実施される。この場合、前記誘電体膜は、TaON又はTa2O5から選択したいずれか１つの物質である。
【００１４】
本発明は、Ta2O5またはTaONなどのTa元素を含む誘電体膜を備えるキャパシタの形成方法に関するものであって、上部電極のTiN蒸着の前にTiN蒸着の際に発生するCl基がTaON誘電体薄膜を損傷させることを防止するため、前記誘電体膜をNH3などを用いて窒素プラズマ処理する。この窒素プラズマ処理の後には、上部電極であるTiNと前記誘電体膜との界面反応を最小化するため、PECVD(Plasma Enhanced Chemical Vapor Deposition)法により緻密な第１のTiN膜を蒸着し、その上にLPCVD(Low Pressure Chemical Vapor Deposition)法によりカバレージ特性に優れた第２のTiN膜を蒸着して上部電極を形成する。すなわち、本発明はPECVD法の優秀な電気的特性とLPCVDの優秀なステップカバレージ性を用いたものである。好ましくは、前記PECVD-TiNとLPCVD-TiNとは、同じチャンバー(chamber)でインシツ(in-situ)に進行する。
【００１５】
本発明により形成されるキャパシタの下部電極は電荷貯蔵電極となり、上部電極はセルプレートとなる。電荷貯蔵電極の構造としては、単純スタック構造、シリンダー構造、多層フィン構造及びコンケーブ構造などがあり得る。本発明の実施例では、下部電極がTiNであるMIM構造や、それ以外にRu、Pt、Ir、Os、W、Mo、Co、Ni、Au、Ag及びRuO2、IrO2のような酸化物電極が用いられるし、不純物がドーピングされたポリシリコン層を用いて金属-絶縁膜-半導体構造(MIS 構造)のキャパシタを形成することもできる。
【００１６】
【発明の実施の形態】
以下、図面を参照しながら本発明の一実施例を詳しく説明する。
【００１７】
先ず、図１に示すように所定の下部構造(図示せず)形成が完了した半導体基板１００上にポリシリコンプラグ１０５を形成し、下部電極１１０を形成する。前記所定の下部構造は、素子分離酸化膜、そしてゲート酸化膜、ゲート電極ソース/ドレイン電極とから構成されるモス電界効果トランジスタ(MOSFET)を含む。
【００１８】
ポリシリコンプラグ１０５を形成した後にはポリシリコン表面をHF、または緩衝酸化エッチング剤(Buffered Oxide Etchant、BOE)によりエッチングして、自然酸化膜(図示せず)を除去する。次いで、接着層(glue layer)であるTi膜(図示せず)を蒸着し、拡散防止のためのバリヤー層(barrier layer)にTiN(図示せず)を蒸着した後、下部電極であるTiN膜１１０を蒸着する。
【００１９】
次いで、図２に示すようにTaONなどのTa元素を含む誘電体膜１１５を形成する。本発明の実施例では前記誘電体膜１１５をTaONで形成する。
【００２０】
TaONを形成するための反応原料として用いられるタンタルエチレート(Ta(OC2H5)5)は常温で液体状態であるので、１７０℃〜１９０℃に保持した気化器で気相状態に調整される。反応ガスであるNH3ガスを１０sccm〜１０００sccm程度用いて反応炉内の圧力を０.１torr〜２torrに保持し、３００℃〜４００℃に加熱したウェーハにTaONを蒸着して誘電体膜１１５を形成する。
【００２１】
次いで、図３に示すように、TaON誘電体膜１１５内の酸素欠乏及び炭素を除去するため、３００℃〜５００℃で１分〜５分の間、N2ガスとO2ガスとを用いてプラズマ処理を実施する。このプラズマ熱処理に代えて紫外線-オゾン(UV-O3)ガスにより処理すること可能である。前記プラズマ処理の後には、５００℃〜６５０℃の温度にてN2ガスとO2とを用いて３０秒〜６０秒間RTO(Rapid Thermal Oxidation)工程を実施する。これは、誘電体膜と下部電極との界面を安定化させると共に、誘電体薄膜を結晶化させることによって、誘電体の誘電率を増加させることに役立つ。
【００２２】
次いで、図４に示すように、誘電体膜１１５をNH3プラズマ処理する。
【００２３】
NH3ガスは、酸素を還元させてTaON表面に窒化層(図示せず)を形成する。すなわち、上部電極としてTiNを蒸着する前に、Taを含む誘電体膜１１５に影響を及ぼすClの影響を減らすために、NH3ガス雰囲気下でプラズマ熱処理を実施して、Taを含む誘電体膜１１５の表面を窒化させる。NH3ガスの量は、１０sccm〜１０００sccmにする。この場合、R.F.電力(R.F.Power)を３０watt〜１０００wattに変圧し、反応圧力を０.１torr〜２torrに保持して１秒〜１２０秒の間プラズマ処理を実施する。
【００２４】
次いで、図５に示すように、PECVD法により第１のTiN膜１２０を蒸着し、LPCVD法により第２のTiN膜１２５を順次的に蒸着して上部電極を形成する。
【００２５】
PECVD法を用いた第１のTiN膜１２０の蒸着方法は以下の通りである。原料物質としてはTiCl4を用いるし、反応ガスとしてはNH3を用いる。反応炉の温度は、５００℃〜６００℃に保持する。反応圧力は、１００mTorr〜１０Torrに保持する。反応ソースであるTiCl4の量は５０mg〜４００mgとする。反応ガスとしてはNH3ガスの量を１０sccm〜１０００sccmとする。R.F.電力(R.F.Power)は３０watt〜４００wattに保持し、下部ヒーター(SUB HEATER)を接地(ground)とし、シャワーヘッド(SHOWER HEAD)を電極(electrode)とする。
【００２６】
LPCVD法を用いた第２のTiN膜１２５を蒸着する時、原料物質としてはTiCl4を用い、反応ガスとしてはNH3を用いる。反応炉の温度は５００℃〜６００℃に保持する。反応圧力は、１００mTorr〜１０Torrに保持する。反応ソースであるTiCl4の量は、５０mg〜４００mgにする。反応ガスとしてのNH3ガスの量は１０sccm〜１０００sccmにする。好ましくは、前記PECVD法を用いた第１TiN膜１２０と前記LPCVDを用いた第２TiN膜１２５とは、同じチャンバー(chamber)でインシツ(In-situ)に進行する。
【００２７】
尚、本発明は、上記実施例に限られるものではない。本発明の趣旨から逸脱しない範囲内で多様に変更実施することが可能である。
【００２８】
【発明の効果】
上述したように実施される本発明によると、上部電極のTiN薄膜の蒸着前にTa元素を含む誘電体膜をNH3プラズマ処理して、上部電極形成のためのTiN薄膜の蒸着の際に発生するCl基による誘電体膜の損傷(damage)を減少させることができる。
【００２９】
また、TiN上部電極の形成時にまずPECVD法により緻密な薄膜を形成し、さらにLPCVD法により蒸着することにより電気的特性が改善される有利な効果がある。
【図面の簡単な説明】
【図１】  本発明にかかる半導体素子のキャパシタ形成過程において、ポリシリコンプラグ上にTi/TiN下部電極を形成したことを示す断面図である。
【図２】  本発明にかかる半導体素子のキャパシタ形成過程において、Ti/TiN下部電極上に誘電膜を形成したことを示す断面図である。
【図３】  本発明にかかる半導体素子のキャパシタ形成過程において、N2とO2プラズマ熱処理及びRTO熱処理を図示的に示す断面図である。
【図４】  本発明にかかる半導体素子のキャパシタ形成過程において、NH3プラズマ処理を図示的に示す断面図である。
【図５】  本発明にかかる半導体素子のキャパシタ形成過程において、誘電膜上に上部電極を形成したことを示す断面図である。
【符号の説明】
１０５...ポリシリコン、１１０...TiN/Ti層、１１５...誘電体膜、１２０...PECVD-TiN、１２５...PECVD-TiN
【図１】
0004063570.tif 000002
【図２】
0004063570.tif 000003
【図３】
0004063570.tif 000004
【図４】
0004063570.tif 000005
【図５】
0004063570.tif 000006