(57)【特許請求の範囲】
【請求項１】
ＲＯＭボード上の複数個のＲＯＭに異なるデータを書き込むＲＯＭライタにおいて、
データを書き込むべき複数個のＲＯＭ全てに、一括して書き込み電圧を印加する手段と、
書き込み電圧を印加したＲＯＭを順次書き込む個数が１個の組と、順次書き込む個数が２個以上の複数の組に区分し、組毎に順次、チップエネーブル信号を与える手段と、
チップエネーブル信号を与えたＲＯＭに所定のデータを書き込む手段
を具備することを特徴とするＲＯＭライタ。
【請求項２】
パーソナルコンピュータ、プログラムＩ／Ｏボード、これらパーソナルコンピュータとプログラムＩ／Ｏボードとの間を結ぶ通信手段、バッファメモリ回路、アドレス発生回路、電源回路、及び、ＣＰＵを含む制御回路を有するＲＯＭライタ部と、
前記ＲＯＭライタ部により必要情報が書き込まれるべき複数個のＲＯＭを搭載可能なＲＯＭボードと、
前記ＲＯＭライタ部と前記ＲＯＭボードとの間を接続する通信手段を具備し、
前記ＲＯＭライタ部は、
データを書き込むべき複数個のＲＯＭ全てに、一括して書き込み電圧を印加する手段と、
書き込み電圧を印加したＲＯＭを順次書き込む個数が１個の組と、順次書き込む個数が２個以上の複数の組に区分し、組毎に順次、チップエネーブル信号を与える手段と、
チップエネーブル信号を与えたＲＯＭに所定のデータを書き込む手段
を具備することを特徴とするＲＯＭライタ。
【請求項３】
前記ＲＯＭボード上の全ＲＯＭを複数の組に分けて組毎に順次該当するデータを書き込むことを特徴とする請求項１または２に記載のＲＯＭライタ。
【請求項４】
全ＲＯＭから一括読み込みで同時に異なるデータを読み込むのではなく、組毎に順次ＲＯＭからデータを読み込むことを特徴とする請求項１または２に記載のＲＯＭライタ。
【請求項５】
プログラムが書き込まれたプログラムＲＯＭから一括してデータを読み込むプログラムＲＯＭ一括読み込みモードを有することを特徴とする請求項１または２に記載のＲＯＭライタ。
【請求項６】
データが書き込まれたデータＲＯＭから一括してデータを読み込むデータＲＯＭ一括読み込みモードを有することを特徴とする請求項１または２に記載のＲＯＭライタ。
【請求項７】
指定したＲＯＭからデータを読み込むＲＯＭ指定読み込みモードを有することを特徴とする請求項１または２に記載のＲＯＭライタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はＲＯＭボード上の複数個のＲＯＭ（リード・オンリー・メモリ）に異なるデータを短時間で書き込むことができるＲＯＭライタに関する。プログラムはデータの１種である。
【０００２】
【従来の技術】
ディジタル機器やコンピュータ等のシステムでは、互いに記録内容が異なる複数個のＲＯＭを使用することが多々ある。各ＲＯＭへ書き込むべきデータが異なる場合、従来のＲＯＭライタでは、全てのＲＯＭにデータを書き込むのに長い時間が掛かり、量産に不適切であった。また、データを書き込んだ後にＲＯＭを基板に取り付けていたので、所定のデータを書き込んだＲＯＭを所定の場所に間違いなく取り付けるには、ＲＯＭ毎に記録内容を示すラベルを貼る等の区分け作業が必要であり、手間がかかった。
【０００３】
従来のＲＯＭライタの代表例を以下に示す。
（１）ＲＯＭ取り付け用のＩＣソケットを１個備えた基本的なＲＯＭライタ。
（２）複数個のＲＯＭを簡単に交換するためにＲＯＭ取り付け用ＩＣソケットを複数備え、任意の１個のＲＯＭをスイッチで選択してデータの書き込みを行うようにした改良型のＲＯＭライタ。
（３）複数のＲＯＭに同時に同一内容のデータを書き込むことが可能な、ギャングプログラマと称されるＲＯＭライタ。
【０００４】
上記（１）の基本的なＲＯＭライタで複数個のＲＯＭに異なるデータを書き込むには、ＲＯＭを１個ずつ交換すると共に、その都度、書き込み電圧を印加して、データを書き込む必要がある。
【０００５】
しかしＲＯＭの特性上、書き込み電圧を印加した後、書き込み可能になるまで暫く時間が掛かり、このオーバーヘッド時間を待ってからでないと、データを書き込むことができない。従って、複数個のＲＯＭに異なるデータを書き込むには、オーバーヘッド時間が個数分加算され、それだけ長い時間が掛かる。例えば、４Ｍ（メガ）ビットのＲＯＭ１０個に異なるデータを書き込む場合を考えると、１個当たり２〜３分掛かるとすれば、合計で２０分以上掛かる。
【０００６】
上記（２）のＲＯＭライタでも、複数個のＲＯＭに異なるデータを書き込むには、ＲＯＭを１個ずつスイッチで選択すると共に、その都度、書き込み電圧を印加して、データを書き込む必要があり、同様の理由で長い時間が掛かる。
【０００７】
上記（３）のギャングプログラマでも、複数個のＲＯＭに異なるデータを書き込むには、１種類のデータの書き込みを終了する都度、ＲＯＭを交換し、書き込み電圧を印加してデータを書き込む必要があり、やはり書き込み時間が長く掛かる。
【０００８】
このように従来は、ＲＯＭを換える毎に書き込み電圧を印加するので、複数個のＲＯＭに異なるデータを書き込むには長い時間が掛かった。また、記録内容を表すラベルをＲＯＭに貼る等の区分け作業が必要であった。
【０００９】
【発明が解決しようとする課題】
ラベル貼り等の区分け作業の手間を省くには、複数個のＲＯＭを予めサブボードに搭載したいわゆるＲＯＭボードの状態で、各ＲＯＭに異なるデータを書き込むことができれば良い。また、ＲＯＭボード上の複数個のＲＯＭに予め書き込み電圧を一括して印加した状態で、異なるデータを書き込むことができれば書き込み時間が短縮する。しかし、このようなＲＯＭライタは知られていない。
【００１０】
以上のことから、本発明の課題は、ＲＯＭボード上の複数個のＲＯＭに異なるデータを短時間で書き込むことができるＲＯＭライタを提供することである。
【００１２】
【課題を解決するための手段】
上記課題を解決するため、請求項１に係る発明は、ＲＯＭボード上の複数個のＲＯＭに異なるデータを書き込むＲＯＭライタにおいて、
データを書き込むべき複数個のＲＯＭ全てに、一括して書き込み電圧を印加する手段と、
書き込み電圧を印加したＲＯＭを順次書き込む個数が１個の組と、順次書き込む個数が２個以上の複数の組に区分し、組毎に順次、チップエネーブル信号を与える手段と、
チップエネーブル信号を与えたＲＯＭに所定のデータを書き込む手段
を具備することを特徴とするＲＯＭライタである。
【００１３】
請求項２に係る発明は、パーソナルコンピュータ、プログラムＩ／Ｏボード、これらパーソナルコンピュータとプログラムＩ／Ｏボードとの間を結ぶ通信手段、バッファメモリ回路、アドレス発生回路、電源回路、及び、ＣＰＵを含む制御回路を有するＲＯＭライタ部と、
前記ＲＯＭライタ部により必要情報が書き込まれるべき複数個のＲＯＭを搭載可能なＲＯＭボードと、
前記ＲＯＭライタ部と前記ＲＯＭボードとの間を接続する通信手段を具備し、
前記ＲＯＭライタ部は、
データを書き込むべき複数個のＲＯＭ全てに、一括して書き込み電圧を印加する手段と、
書き込み電圧を印加したＲＯＭを順次書き込む個数が１個の組と、順次書き込む個数が２個以上の複数の組に区分し、組毎に順次、チップエネーブル信号を与える手段と、
チップエネーブル信号を与えたＲＯＭに所定のデータを書き込む手段
を具備することを特徴とするＲＯＭライタである。
【００１４】
請求項３に係る発明は、前記ＲＯＭボード上の全ＲＯＭを複数の組に分けて組毎に順次該当するデータを書き込むことを特徴とするＲＯＭライタである。
【００１５】
請求項４に係る発明は、全ＲＯＭから一括読み込みで同時に異なるデータを読み込むのではなく、組毎に順次ＲＯＭからデータを読み込むことを特徴とするＲＯＭライタである。
【００１６】
請求項５に係る発明は、プログラムが書き込まれたプログラムＲＯＭから一括してデータを読み込むプログラムＲＯＭ一括読み込みモードを有することを特徴とするＲＯＭライタである。
【００１７】
請求項６に係る発明は、データが書き込まれたデータＲＯＭから一括してデータを読み込むデータＲＯＭ一括読み込みモードを有することを特徴とするＲＯＭライタである。
【００１８】
請求項７に係る発明は、指定したＲＯＭからデータを読み込むＲＯＭ指定読み込みモードを有することを特徴とするＲＯＭライタである。
【００２１】
【発明の実施の形態】
以下、図面に基づいて、本発明の実施の形態を説明する。本例では、カラープリンタとして、パーソナルコンピュータ等に接続されるビデオプリンタを例に挙げ、ビデオプリンタに使用されるＲＯＭボードと、このＲＯＭボード上の複数個のＲＯＭに異なるデータを短時間で書き込むためのＲＯＭライタを説明し、また、ビデオプリンタの製造方法を説明する。
【００２２】
（ビデオプリンタの概略説明）
図１にビデオプリンタの一例の概略構成を示す。図１のビデオプリンタは、ディジタルカラー画像信号としてＲＧＢ（赤、緑、青）３原色の信号３００を入力し、この入力信号を基に、感温タイプのカラー印画紙にカラー画像を印刷する。そのため、ビデオプリンタは機械系部分（以下、メカ部と呼ぶ）１００と電気系部分（以下、エレキ部と呼ぶ）２００を備える。メカ部１００はペーパー搬送部１１０とサーマルヘッド部１２０を備え、エレキ部２００はカラーマネージメント部２１０と、プリントコントロール部２２０と、メカコントロール部２３０を備える。
【００２３】
ペーパー搬送部１１０はカラー印画紙を、サーマルヘッド部１２０のサーマルヘッド（発熱式印刷ヘッド）に対向させた状態で、メカコントロール部２３０から送られて来る制御信号３０３に従って搬送する。サーマルヘッド部１２０はプリントコントロール部２２０から送られて来る１ライン毎の印画データ３０２に基づいて動作し、サーマルヘッドの発熱量を制御する。これにより、カラー印画紙に画像が印刷される。
【００２４】
カラーマネージメント部２１０のメインボードには、ＣＰＵ（中央処理装置）２１１と１画面分のＲＡＭ（ランダム・アクセス・メモリ）２１２が備えられている。ＣＰＵ２１１は入力信号３００のＲＧＢデータを、これと補色の関係にあるインキ色のデータ、例えばＣＭＹ（シアン、マゼンタ、イエロー）データにリアルタイムで変換し、１画面分のインキ色データをＲＡＭ２１２に格納する。
【００２５】
ＲＡＭ２１２に格納されているＣＭＹデータ等がインキ色信号３０１として読み出され、カラーマネージメント部２１０からプリントコントロール部２２０に与えられる。
【００２６】
インキ色信号３０１は１画面分の信号なので、プリントコントロール部２２０では、インキ色信号をサーマルヘッドによる印刷に適した１ライン毎の印画データ３０２に変換する。この変換はＤＳＰ（ディジタル信号処理装置：図示省略）により実現される。印画データは、プリントコントロール部２２０からサーマルヘッド部１２０に与えられる。
【００２７】
メカコントロール部２３０はＣＰＵ（図示省略）を有し、カラー印画紙を搬送させるための制御信号３０３を、同ＣＰＵにより１ライン毎の印画データ３０２に同期して生成し、ペーパー搬送部１１０に与える。
【００２８】
（データ変換とＲＯＭの関係）
次に、ＲＧＢデータからインキ色データ例えばＣＭＹデータへの変換とＲＯＭとの関係を説明する。
【００２９】
ＲＧＢデータからＣＭＹデータへのデータ変換は、原理的には、下記数１で表現される変換である。但し、ここでは８ビット／１色としている。
【００３０】
【数１】
Ｃ＝２５５−Ｒ，Ｍ＝２５５−Ｇ，Ｙ＝２５５−Ｂ
【００３１】
この原理的なデータ変換だけでは色再現性の確保が困難なので、通常は、色補正（色作り演算とも呼ばる）を伴うデータ変換が行われる。これは、入力信号３００の生成源のγ特性や、カラー印画紙のγ特性といった種々の理由により、色再現性を確保する必要があるためである。
【００３２】
色補正を伴うデータ変換の一例を下記数２に示す。ａ11、ｂ21、ｃ31等は補正係数である。
【００３３】
【数２】
0004080586.tif 000002
【００３４】
色補正を伴うデータ変換は、１組のＲＧＢデータが入力する都度、数２などの行列計算を行って１組のＣＭＹデータを求めても構わない。
【００３５】
しかし、一般には高速処理のため、予め、多数のＲＧＢデータ毎に行列演算をしてＣＭＹデータを求め、下記表１に示すように、テーブルを作成しておく。そして、ＲＧＢデータが入力したら、それに対応するＣＭＹデータをテーブルからＣＰＵ２１１が読み出すことによりデータ変換を行いＲＡＭ２１２に格納する、というテーブル式データ変換が採用される。
【００３６】
【表１】
0004080586.tif 000003
【００３７】
（ＲＯＭボードの例）
このようなテーブルを格納するために複数のＲＯＭが用いられ、各テーブル格納用ＲＯＭは半田付けまたはＩＣソケット等により、ＲＯＭボード２０に搭載される。また、ＣＰＵ２１１の動作に必要なプログラムを格納するためのＲＯＭも、ＲＯＭボード２０に搭載される。ＲＯＭボード２０はコネクタ２１を有しており、このコネクタ２１でカラーマネージメント部２１０のメインボードに着脱可能に取り付けることにより、テーブル格納用及びプログラム格納用の各ＲＯＭがＣＰＵ２１１及びＲＡＭ２１２に接続される。
【００３８】
本例のＲＯＭボード２０は、１種類のプログラムと、カラー印画紙の特性等に合わせた２種類のデータ変換用テーブルを格納するものとしており、図２に示すように、プログラム格納用の３個のＲＯＭ１〜３と、テーブル格納用の９個のＲＯＭ４〜１２と、コネクタ２１を備えている。各ＲＯＭ１〜１２には、１メガビットＲＯＭを用いている。
【００３９】
なお、プログラムもテーブルもデータの１種であるが、ＲＯＭ１〜１２の内、プログラム格納用ＲＯＭとテーブル格納用ＲＯＭを区別する場合は、便宜上、プログラム格納用ＲＯＭをプログラムＲＯＭと呼び、テーブル格納用ＲＯＭをデータＲＯＭと呼ぶことにする。
【００４０】
ＲＯＭボード２０の詳細な回路構成を図３〜図７に示す。なお、作図の都合上、ＲＯＭボード２０の回路構成を分けて図３〜図７に示している。図３はＲＯＭボード２０のうちプログラムＲＯＭ１〜３部分の回路を示し、図４はＲＯＭボード２０のうちデータＲＯＭ４〜６部分の回路を示し、図５はＲＯＭボード２０のうちデータＲＯＭ７〜９部分の回路を示し、図６はＲＯＭボード２０のうちデータＲＯＭ１０〜１２部分の回路を示し、図７はＲＯＭボード２０のうちコネクタ２１部分の回路を示す。
【００４１】
１メガビットの各ＲＯＭ１〜１２には、図３〜図６に示すように、電源端子VCC 、１７本のアドレス端子A0〜A16 、８本のデータ端子D0〜D7、ローアクティブなチップエネーブル端子CE、ローアクティブなアウトプットエネーブル端子OE、書き込み電圧端子VPP 、ローアクティブな書き込み許可端子PGM がある。
【００４２】
ＲＯＭ１〜１２には下記のように各種の信号が入力され、又は、ＲＯＭ１〜１２から出力される。
（１）全ＲＯＭ１〜１２の電源端子VCC に、ＲＯＭの動作に必要な所定の電源電圧が共通に印加される。
（２）全ＲＯＭ１〜１２の書き込み電圧端子VPP に、所定の高電圧の書き込み電圧XVPPが共通に印加される。読み出し時は、書き込み電圧端子VPP に低電圧を印加して、書き込み不可能な状態にする。
（３）全ＲＯＭ１〜１２の書き込み許可端子PGM に、ローレベル”０”の書き込み許可信号!PGMが入力される。読み出し時は、データを書き込まないように、書き込み許可端子PGM をハイレベル”１”にする。
（４）プログラムＲＯＭ１〜３のチップエネーブル端子CEには、ローレベル”０”のチップエネーブル信号!PS0〜!PS2が独立に入力される。選択したい任意のＲＯＭのチップエネーブル端子CEのみをローレベル”０”にし、他は選択しないようにハイレベル”１”にする。
（５）プログラムＲＯＭ１〜３のアウトプットエネーブル端子OEには、ローレベル”０”のアウトプットエネーブル信号!MRDが共通に入力される。書き込み時は、データを読み出さないように、アウトプットエネーブル端子OEをハイレベル”１”にする。
（６）プログラムＲＯＭ１〜３のアドレス端子A0〜A16 には、１７ビットのアドレス信号ADR0〜ADR16 が共通にアドレスバスから入力される。
（７）プログラムＲＯＭ１〜３のデータ端子D0〜D7から、８ビットのプログラムデータAD0 〜 AD7が共通にデータバスへ出力される。但し、書き込み時は、プログラムデータAD0 〜 AD7が共通にデータバスから入力される。
（８）データＲＯＭ４〜１２のチップエネーブル端子CEには、ローレベル”０”のチップエネーブル信号!CE3〜!CE11 が独立に入力される。選択したいＲＯＭのチップエネーブル端子CEのみをローレベル”０”にし、他は選択しないようにハイレベル”１”にする。
（９）データＲＯＭ４〜１２のアウトプットエネーブル端子OEには、ローレベル”０”のアウトプットエネーブル信号!OE が共通に入力される。書き込み時は、データを読み出さないように、アウトプットエネーブル端子OEをハイレベル”１”にする。
（１０）データＲＯＭ４のアドレス端子A0〜A16 には、１７ビットのアドレス信号B0〜B7、G4〜G7、R4〜R7、DMAPS0が入力される。
（１１）データＲＯＭ５のアドレス端子A0〜A16 には、１７ビットのアドレス信号B4〜B7、G0〜G7、R4〜R7、DMAPS0が入力される。
（１２）データＲＯＭ６のアドレス端子A0〜A16 には、１７ビットのアドレス信号B4〜B7、G4〜G7、R0〜R7、DMAPS0が入力される。
（１３）データＲＯＭ７のアドレス端子A0〜A16 には、１７ビットのアドレス信号R4〜R7、B4〜B7、G0〜G7、DMAPS0が入力される。
（１４）データＲＯＭ８のアドレス端子A0〜A16 には、１７ビットのアドレス信号R4〜R7、B0〜B7、G4〜G7、DMAPS0が入力される。
（１５）データＲＯＭ９のアドレス端子A0〜A16 には、１７ビットのアドレス信号R0〜R7、B4〜B7、G4〜G7、DMAPS0が入力される。
（１６）データＲＯＭ１０のアドレス端子A0〜A16 には、１７ビットのアドレス信号G0〜G7、R4〜R7、B4〜B7、DMAPS0が入力される。
（１７）データＲＯＭ１１のアドレス端子A0〜A16 には、１７ビットのアドレス信号G4〜G7、R0〜R7、B4〜B7、DMAPS0が入力される。
（１８）データＲＯＭ１２のアドレス端子A0〜A16 には、１７ビットのアドレス信号G4〜G7、R4〜R7、B0〜B7、DMAPS0が入力される。
（１９）ここで、アドレス信号R0〜R7はデータ変換用テーブルの入力側データのうち８ビットのＲデータであり、アドレス信号R4〜R7はそれの上位４ビットである。
（２０）同様に、アドレス信号G0〜G7はデータ変換用テーブルの入力側データのうち８ビットのＧデータ、アドレス信号G4〜G7はそれの上位４ビットである。また、アドレス信号B0〜B7はデータ変換用テーブルの入力側データのうち８ビットのＢデータ、アドレス信号B4〜B7はそれの上位４ビットである。
（２１）アドレス信号DMAPS0は、２種類のテーブルの切り換え（ページ切り換え）に使用するための最上位ビットであり、データＲＯＭ４〜１２のアドレス端子A16 に共通に入力される。
（２２）図４〜図７にはDMAPS1〜DMAPS2という信号が記載されているが、４メガビットＲＯＭを使用する場合には８種類のテーブル切換が可能になるので、これらDMAPS1〜DMAPS2をアドレス信号の最上位側２ビットに用いてテーブル切り換えを行う。従って、１メガビットＲＯＭの場合は、これらのアドレス信号DMAPS1〜DMAPS2はオープンとされる。
（２３）データＲＯＭ４〜１２のデータ端子D0〜D7から、各８ビットのデータXRB0〜XRB7、XRG0〜YRG7、XRR0〜XRR7、XGG0〜XGG7、XGB0〜XGB7、XGR0〜YGR7、XBG0〜XBG7、XBR0〜XBR7、XBB0〜XBB7が独立に出力される。書き込み時は独立に入力される。
（２４）なお、データXRB0〜XRB7はデータ変換用テーブルの出力側データのうち、入力データB0〜B7、G4〜G7、R4〜R7、DMAPS0に対応する８ビットのデータである。同様に、
データXRG0〜YRG7は入力データB4〜B7、G0〜G7、R4〜R7、DMAPS0に対応する８ビットのデータ、
データXRR0〜XRR7は入力データB4〜B7、G4〜G7、R0〜R7、DMAPS0に対応する８ビットのデータ、
データXGG0〜XGG7は入力データR4〜R7、B4〜B7、G0〜G7、DMAPS0に対応する８ビットのデータ、
データXGB0〜XGB7は入力データR4〜R7、B0〜B7、G4〜G7、DMAPS0に対応する８ビットのデータ、
データXGR0〜YGR7は入力データR0〜R7、B4〜B7、G4〜G7、DMAPS0に対応する８ビットのデータ、
データXBG0〜XBG7は入力データG0〜G7、R4〜R7、B4〜B7、DMAPS0に対応する８ビットのデータ、
データXBR0〜XBR7は入力データG4〜G7、R0〜R7、B4〜B7、DMAPS0に対応する８ビットのデータ、
データXBB0〜XBB7は入力データG4〜G7、R4〜R7、B0〜B7、DMAPS0に対応する８ビットのデータである。
【００４３】
コネクタ２１には、図７に示すように、下記の端子がある。
（１）電源端子２２。電源端子２２は全ＲＯＭ１〜１２の電源端子VCC に共通に接続されている。
（２）書き込み電圧XVPP用の端子２３。この端子２３は全ＲＯＭ１〜１２の書き込み電圧端子VPP に共通に接続されている。
（３）書き込み許可信号!PGM用の端子２４。この端子２４は全ＲＯＭ１〜１２の書き込み許可端子PGM に共通に接続されている。
（４）チップエネーブル信号!PS0〜!PS2用の端子群２５。この端子群２５はプログラムＲＯＭ１〜３のチップエネーブル端子CEに独立に接続されている。
（５）チップエネーブル信号!CE3〜!CE11 用の端子群２６。この端子群２６はデータＲＯＭ４〜１２のチップエネーブル端子CEに独立に接続されている。
（６）アウトプットエネーブル信号!MRD用の端子２７。この端子２７はプログラムＲＯＭ１〜３のアウトプットエネーブル端子OEに共通に接続されている。
（７）アウトプットエネーブル信号!OE 用の端子２８。この端子２８はデータＲＯＭ４〜１２のアウトプットエネーブル端子OEに共通に接続されている。
（８）アドレス信号ADR0〜ADR16 用の端子群２９。この端子群２９はプログラムＲＯＭ１〜３のアドレス端子A0〜A16 に共通に接続されている。
（９）データ信号AD0 〜AD7 用の端子群３０。この端子群３０はプログラムＲＯＭ１〜３のデータ端子D0〜 D7 に共通に接続されている。
（１０）アドレス信号R0〜R7、G0〜G7、B0〜B7用の端子群３１〜３３。これらの端子群３１〜３３はデータＲＯＭ４〜１２のアドレス端子に接続されている。詳細には、
アドレス信号R0〜R7用の端子群３１は、データＲＯＭ６のアドレス端子A8〜A15 、データＲＯＭ９のアドレス端子A0〜A7、及び、データＲＯＭ１１のアドレス端子A4〜A11 に共通に接続されている。更に、アドレス信号R4〜R7用の上位４ビットの端子は、データＲＯＭ４、５のアドレス端子A12 〜A15 、データＲＯＭ７、８のアドレス端子A0〜A3、データＲＯＭ１０のアドレス端子A8〜A11 、及び、データＲＯＭ１２のアドレス端子A4〜A7に共通に接続されている。
アドレス信号G0〜G7用の端子群３２は、データＲＯＭ５のアドレス端子A4〜A11 、データＲＯＭ７のアドレス端子A8〜A15 、及び、データＲＯＭ１０のアドレス端子A0〜A7に共通に接続されている。更に、アドレス信号G4〜G7用の上位４ビットの端子は、データＲＯＭ４のアドレス端子A8〜A11 、データＲＯＭ６のアドレス端子A4〜A7、データＲＯＭ８、９のアドレス端子A12 〜A15 、及び、データＲＯＭ１１、１２のアドレス端子A0〜A3に共通に接続されている。
アドレス信号B0〜B7用の端子群３３は、データＲＯＭ４のアドレス端子A0〜A7、データＲＯＭ８のアドレス端子A4〜A11 、及び、データＲＯＭ１２のアドレス端子A8〜A15 に共通に接続されている。更に、アドレス信号B4〜B7用の上位４ビットの端子は、データＲＯＭ５、６のアドレス端子A0〜A3、データＲＯＭ７のアドレス端子A4〜A7、データＲＯＭ９のアドレス端子A8〜A11 、及び、データＲＯＭ１０、１１のアドレス端子A12 〜A15 に共通に接続されている。
（１１）アドレス信号DMAPS0〜DMAPS2用の端子群３４。この端子群３４のうち、アドレス信号DMAPS0用の端子がデータＲＯＭ４〜１２のアドレス端子A16 に共通に接続されている。
（１２）データ信号XRR0〜XRR7、XRG0〜XRG7、XRB0〜XRB7、XGR0〜XGR7、XGG0〜XGG7、XGB0〜XGB7、XBR0〜XBR7、XBG0〜XBG7、XBB0〜XBB7用の端子群３５〜４３。これらの端子群３５〜４３は、それぞれデータＲＯＭ４〜１２のデータ端子D0〜D7に独立に接続されている。
【００４４】
次に、ＲＯＭボード２０がカラーマネージメント部２１０のメインボードに装着されている場合の動作を説明する。
【００４５】
まず、ＣＰＵ２１１は各プログラムＲＯＭ１〜３に対し、下記のように動作する。
（１）書き込み電圧XVPPを低電圧に、書き込み許可信号!PGMを”１”に、アウトプットエネーブル信号!MRDを”０”にする。
（２）３個のチップエネーブル信号!PS0〜!PS2のうち所望の１個を”０”にし、アドレス信号ADR0〜ADR16 を順次進める。これにより、チップエネーブル信号”０”を与えたＲＯＭからプログラムが読み込まれる。
（３）順次別のチップエネーブル信号を”０”して上記（２）を繰り返し、全てのＲＯＭからプログラムを読み込む。
【００４６】
また、ＣＰＵ２１１は各データＲＯＭ４〜１２に対して、以下のように動作する。
（１）書き込み電圧信号XVPPを低電圧に、書き込み許可信号!PGMを”１”に、アウトプットエネーブル信号!OE を”０”に、９個のチップエネーブル信号!CE3〜!PS11 を全て”０”にする。
（２）アドレス信号R0〜R7、G0〜G7、B0〜B7及び最上位アドレス信号DMAPS0を与える。これにより、９個のデータＲＯＭ４〜１２からＲＧＢデータを色補正したインキ色データ（ＣＭＹデータ）が読み込まれる。
（３）但し、２種類のテーブルのうち一方を使用する場合は、例えば、最上位アドレス信号DMAPS0を”０”とし、他方を使用する場合は最上位アドレス信号DMAPS0を”１”とする。
【００４７】
（ＲＯＭライタの例）
次に、図８〜図１４により、ＲＯＭボード２０に対するＲＯＭライタの例を説明する。図８はＲＯＭライタの概略構成例を示し、図９は書き込み操作画面の例を示し、図１０は読み込み操作画面の例を示し、図１１はコネクタ部分の回路を示し、図１２はＲＯＭボードへの書き込み手順の一例を示し、図１３はＲＯＭボードへの書き込み手順の他の例を示し、図１４はＲＯＭボードからの読み込み手順の例を示す。
【００４８】
図８に例示するＲＯＭライタ５０はバッファメモリ回路５１、アドレス発生回路５２、電源回路５３、制御回路５４及びコネクタ５５を備えている。コネクタ５５はＲＯＭボード２０のコネクタ２１に接続される。
【００４９】
このＲＯＭライタ５０は、パーソナルコンピュータ（以下、パソコン又はＰＣと称す。）４４との間で、パソコン４４に組み込んだ４８点プログラマブルＩ／Ｏボード（拡張ボード）４５を介して通信を行うことにより、ＲＯＭボード２０上の各ＲＯＭへの書き込み、及び、各ＲＯＭからの読み込みを行うものとしている。
【００５０】
そのため、パソコン４４自身にＲＯＭ書き込みプログラムと、ＲＯＭ読み込みプログラムを組み込んである。ＲＯＭ書き込みプログラムは、それを起動すると図９に例示する書き込み操作画面８０をパソコン４４に接続した画像表示装置（図示省略）に表示するように、構成してある。また、ＲＯＭ読み込みプログラムは、それを起動すると図１０に例示する読み込み操作画面９０を上記画像表示装置に表示するように、構成してある。
【００５１】
ＲＯＭへの書き込みのため、パソコン４４には、予め適宜な手段によって、プログラムＲＯＭ１〜３に書き込むべきプログラムデータ及びデータＲＯＭ４〜１２に書き込むべき２種類のテーブルデータを作成し、それらを書き込みファイルとして保持しておく。パソコン４４はＲＯＭライタ５０と通信を行うことにより、プログラマブルＩ／Ｏボード４５からデータバスを通して、これら書き込みファイルのデータをＲＯＭライタ５０に転送する。
【００５２】
本例では、例えば９７１１０５ＸＸという如く、下２桁にＲＯＭ番号（１〜１２）を付与した名前の書き込みファイルに、ＲＯＭ番号に該当するデータ（プログラムデータまたはテーブルデータ）を保持するものとしている。但し、ＲＯＭ番号が１桁（１〜９）の場合は、ＸＸ＝０１〜０９としている。
【００５３】
本例のＲＯＭ書き込みプログラムは、全ＲＯＭ一括書き込みモード、プログラムＲＯＭ一括書き込みモード、データＲＯＭ一括書き込みモード及びＲＯＭ指定書き込みモードという４種類の書き込みモードを有している。このＲＯＭ書き込みプログラムはその起動時に、図９に示すようにモード選択用ボタン８１−１〜８１−４、ＲＯＭ指定用ボタン８２−１〜８２−１２、書き込みファイル名表示用ボックス８３、チェックサム表示用ボックス８４、［ＯＫ］ボタン８５及び［キャンセル］ボタン８６を書き込み操作画面８０上に表示する。以下に機能及び操作を示す。
【００５４】
（１）全ＲＯＭ一括書き込みモードは全てのプログラムＲＯＭ１〜３及びデータＲＯＭ４〜１２に一括してデータを書き込むモードであり、このモードを選択するには［全ＲＯＭ一括書き込み（ＲＯＭ1to12)］ボタン８１−１をポインタ８７で押して、チェックマークを付す。
（２）プログラムＲＯＭ一括書き込みモードはプログラムＲＯＭ１〜３にのみ一括してデータを書き込むモードであり、このモードを選するには［プログラムＲＯＭ一括書き込み（ＲＯＭ1to3)]ボタン８１−２をポインタ８７で押して、チェックマークを付す。
（３）データＲＯＭ一括書き込みモードはデータＲＯＭ４〜１２にのみ一括してデータを書き込むモードであり、このモードを選択するには［データＲＯＭ一括書き込み（ＲＯＭ4to12)］ボタン８１−３をポインタ８７で押して、チェックマークを付す。
（４）ＲＯＭ指定書き込みモードは任意の指定したＲＯＭにデータを書き込むモードであり、このモードを選択するには［ＲＯＭ指定書き込み］ボタン８１−４をポインタ８７で押して、チェックマークを付す。
（５）以上のモード選択操作では、書き込みモードを１つだけ選択できるようになっている。
（６）ＲＯＭ指定書き込みモードを選択した場合、１個あるいは複数個の任意のＲＯＭを指定できる。そのためには、書き込みたいＲＯＭ毎に、［ＲＯＭ１］ボタン８２−１〜［ＲＯＭ１２］ボタン８２−１２をポインタ８７で押し、チェックマークを付す。
（７）上記いずれか１つの書き込みモード選択（ＲＯＭ指定書き込みモードを選択した場合はＲＯＭ指定を含む）を行うと、書き込むべきＲＯＭに対応する書き込みファイル名がボックス８３に表示される。また、表示された書き込みファイルの全データを一括したチェックサムがボックス８４に表示される。書き込みファイル名及びチェックサムは書き込みデータの正さを検証するために表示されるものであり、これらを人が目で見て、別途用意した正しい書き込みファイル名及びチェックサムと比較する。
（８）書き込みモード選択（必要あればＲＯＭ指定）を正しく行い、且つ、表示された書き込みファイル名及びチェックサムが正しい場合は、［ＯＫ］ボタン８５をポインタ８７で押して操作を完了する。これにより、選択した書き込みモードでＲＯＭ書き込みプログラムが動作し、ＲＯＭライタ５０に対して書き込みの指示、書き込み対象ＲＯＭの指定、及び、書き込みデータの転送などを行う。
（９）書き込みモード選択（必要あればＲＯＭ指定）を正しく行っても、表示された書き込みファイル名及びチェックサムのいずれかが正しくない場合は、［キャンセル］ボタン８６をポインタ８７で押し、ＲＯＭ書き込みプログラムを停止させる。
【００５５】
一方、ＲＯＭ読み込みプログラムは、予め正しくデータが書き込まれたマスタＲＯＭボードの全部または一部のＲＯＭからデータを吸い上げて書き込みファイルを作成し、別のＲＯＭボードのＲＯＭに書き込む場合や、新たに書き込んだＲＯＭボードからデータを読み込んで正しく書き込めたか否かをチェックする場合や、既に書き込まれているＲＯＭボードの一部または全部のデータを一旦読み込んで編集したのち再度ＲＯＭボードに書き込む場合、等に使用する。
【００５６】
本例のＲＯＭ読み込みプログラムも、全ＲＯＭ一括読み込みモード、プログラムＲＯＭ一括読み込みモード、データＲＯＭ一括読み込みモード及びＲＯＭ指定読み込みモードという４種類の読み込みモードを有している。このＲＯＭ読み込みプログラムはその起動時に、図１０に示すようにモード選択用ボタン９１−１〜９１−４、ＲＯＭ指定用ボタン９２−１〜９２−１２、ファイル書き込み要否指定用ボタン９３−１〜９３−２、書き込みファイル名入力用ボックス９４、チェックサム表示用ボックス９５、［ＯＫ］ボタン９６及び［キャンセル］ボタン９７を読み込み操作画面９０上に表示する。以下に機能及び操作を示す。
【００５７】
（１）全ＲＯＭ一括読み込みモードは全てのプログラムＲＯＭ１〜３及びデータＲＯＭ４〜１２から一括してデータを読み込むモードであり、このモードを選択するには［全ＲＯＭ一括読み込み（ＲＯＭ1to12)］ボタン９１−１をポインタ８７で押して、チェックマークを付す。
（２）プログラムＲＯＭ一括読み込みモードはプログラムＲＯＭ１〜３からのみ一括してデータを読み込むモードであり、このモードを選するには［プログラムＲＯＭ一括読み込み（ＲＯＭ1to3)]ボタン９１−２をポインタ８７で押して、チェックマークを付す。
（３）データＲＯＭ一括読み込みモードはデータＲＯＭ４〜１２からのみ一括してデータを読み込むモードであり、このモードを選択するには［データＲＯＭ一括読み込み（ＲＯＭ4to12)］”ボタン９１−３をポインタ８７で押して、チェックマークを付す。
（４）ＲＯＭ指定読み込みモードは任意の指定したＲＯＭにデータから書き込むモードであり、このモードを選択するには［ＲＯＭ指定読み込み］ボタン９１−４をポインタ８７で押して、チェックマークを付す。
（５）以上のモード選択操作では、読み込みモードを１つだけ選択できるようになっている。
（６）ＲＯＭ指定読み込みモードを選択した場合、１個あるいは複数個の任意のＲＯＭを指定できる。そのためには、読み込みたいＲＯＭ毎に、［ＲＯＭ１］ボタン９２−１〜［ＲＯＭ１２］ボタン９２−１２をポインタ８７で押して、チェックマークを付す。
（７）読み込んだデータをファイルに書き込む必要がある場合は、［する］ボタン９３−１をポインタ８７で押して、チェックマークを付す。読み込んだデータをファイルに書き込む必要がない場合は、［しない］ボタン９３−２をポインタ８７で押して、チェックマークを付す。
（８）［する］ボタン９３−１にチェックマークを付してファイル書き込み必要と指定した場合は、ボックス９４に書き込みファイル名を入力する。但し、書き込みファイル名の下２桁の入力は不要であり、プログラムが自動的に下２桁にＲＯＭ番号ＸＸを付加し、書き込みファイルを生成する。本例では、例えば９７１１０５と入力すれば９７１１０５ＸＸとなり、常に１２個分の書き込みファイルを生成する。
（９）読み込みモード選択（必要あればＲＯＭ指定）及びファイル書き込み要否の指定（必要あれば書き込みファイル名の入力）を行ったら、［ＯＫ］ボタン９６をポインタ８７で押して操作を完了する。これにより、選択した読み込みモードでＲＯＭ読み込みプログラムが動作し、ＲＯＭライタ５０に対して読み込みの指示、及び、読み込み対象ＲＯＭの指定などを行う。
（１０）ＲＯＭ読み込みプログラムが動作すると、ファイル書き込みが必要な場合は、読み込んだＲＯＭのデータ毎に、そのＲＯＭ番号ＸＸに対応する名前の書き込みファイル（例えば９７１１０５ＸＸ）にデータを書き込む。読み込んだデータはパソコン４４のメモリ（ＲＡＭ）にも一時的に保持される。また、読み込み対象のＲＯＭが変わる毎に、ボックス９４に表示される書き込みファイル名の下２桁を更新する。
（１１）読み込みが完了すると、読み込んだ全データのチェックサムをボックス９５に表示する。このチェックサムは読み込みデータの正さを検証するために表示されるものであり、人が目で見て、別途用意した正しいチェックサムと比較する。
（１２）ファイル書き込みが不要な場合は、読み込んだデータはファイルには書き込まないが、パソコン４４のメモリ（ＲＡＭ）に一時的に保持する。従って、ファイル書き込みが必要な場合と同様、書き込んだデータのチェックや編集に、読み込んだデータを使用することができる。
（１３）ＲＯＭ読み込みプログラムを停止させる場合は、［キャンセル］ボタン９７をポインタ８７で押す。
【００５８】
（ＲＯＭライタの具体的構成）
前述の如く、図８に例示したＲＯＭライタ５０はバッファメモリ回路５１、アドレス発生回路５２、電源回路５３、制御回路５４及びコネクタ５５を備えている。
【００５９】
そのうち、バッファメモリ回路５１には書き込み用バッファと読み込み用バッファがある。書き込み時には、パソコン４４からプログラマブルＩ／Ｏボード４５を通して送られて来るデータを書き込み用バッファに一時的に保持し、コネクタ５５、２１を通してＲＯＭボード２０に与える。一方、読み込み時には、ＲＯＭボード２０から読み込んだデータを、読み込み用バッファ及びプログラマブルＩ／Ｏボード４５を通してパソコン４４に与える。
【００６０】
アドレス発生回路５２は、書き込み時にはＲＯＭのどのアドレスにデータを書き込むべきかを指定するためのアドレス信号を生成し、読み込み時には、ＲＯＭのどのアドレスからデータを読み込むべきかを指定するためのアドレス信号を生成し、コネクタ５５、２１を通してＲＯＭボード２０に与える。
【００６１】
電源回路５３は、ＲＯＭの動作に必要な電源電圧VCC と、データ書き込みを行うのに必要な高い書き込み電圧XVPPを、コネクタ５５、２１を通してＲＯＭボード２０に与える。ＲＯＭに書き込みを行わない場合は、XVPPを低電圧にする。
【００６２】
制御回路５４はパソコン４４から与えられる書き込み指示及び書き込み対象ＲＯＭの指定、あるいは、読み込み指示及び読み込み対象ＲＯＭの指定に基づいて、コネクタ５５、２１を通してＲＯＭボード２０に、書き込み許可信号!PGM、チップエネーブル信号!PS0〜!PS2、チップエネーブル信号!CE3〜!CE11 、アウトプットエネーブル信号!MRDを与える。この制御回路５４はＣＰＵを有しており、上記バッファメモリ回路５１、アドレス発生回路５２及び電源回路５３に対する必要な制御を行い、また、パソコン４４との間で通信を行う。
【００６３】
コネクタ５５には図１１に示すように端子がある。このコネクタ５５の端子とＲＯＭボード２０側のコネクタ２１の端子との関係を下記に示す。
（１）電源端子５６：電源端子５６はＲＯＭボード２０側コネクタ２１の電源端子２２と接続される。この電源端子５６を通して、電源回路５３から全ＲＯＭ１〜１２の電源端子VCC に共通に電源電圧を印加する。
（２）書き込み電圧XVPP用の端子５７：端子５７はＲＯＭボード２０側コネクタ２１の書き込み電圧端子２３と接続される。この端子５７を通して、電源回路５３から全ＲＯＭ１〜１２の書き込み電圧端子VPP に共通に書き込み電圧XVPPを印加する。
（３）書き込み許可信号!PGM用の端子５８：端子５８はＲＯＭボード２０側コネクタ２１の書き込み許可端子２４と接続される。この端子５８を通して、制御回路５４から全ＲＯＭ１〜１２の書き込み許可端子PGM に共通に書き込み許可信号!PGMを与える。
（４）チップエネーブル信号!PS0〜!PS2用の端子群５９：端子群５９はＲＯＭボード２０側コネクタ２１の端子群２５と接続される。この端子５９を通して、制御回路５４からプログラムＲＯＭ１〜３のチップエネーブル端子OEに独立にチップエネーブル信号!PS0〜!PS2を与える。
（５）チップエネーブル信号!CE3〜!CE11 用の端子群６０：端子群６０はＲＯＭボード２０側コネクタ２１の端子群２６と接続される。この端子群６０を通して、制御回路５４からデータＲＯＭ４〜１２のチップエネーブル端子OEに独立にチップエネーブル信号!CE3〜!CE11 を与える。
（６）アウトプットエネーブル信号!MRD用の端子６１：端子６１はＲＯＭボード２０側コネクタ２１の端子２７と接続される。この端子６１を通して、制御回路５４からプログラムＲＯＭ１〜３のアウトプットエネーブル端子OEに共通にアウトプットエネーブル信号!MRDを与える。
（７）アウトプットエネーブル信号!OE 用の端子６２：端子６２はＲＯＭボード２０側コネクタ２１の端子２８と接続される。この端子６２を通して、制御回路５４からデータＲＯＭ４〜１２のアウトプットエネーブル端子OEに共通にアウトプットエネーブル信号!OE を与える。
（８）アドレス信号ADR0〜ADR16 用の端子群６３：端子群６３はＲＯＭボード２０側コネクタ２１の端子群２９と接続される。この端子群６３を通して、アドレス発生回路５２からプログラムＲＯＭ１〜３のアドレス端子A0〜A16 に共通にアドレス信号ADR0〜ADR16 を与える。
（９）データ信号AD0 〜AD7 用の端子群６４：端子群６４はＲＯＭボード２０側コネクタ２１の端子群３０と接続される。この端子６４群を通して、書き込み時には、バッファメモリ回路５１からプログラムＲＯＭ１〜３のデータ端子D0〜 D7 へ共通にプログラムのデータ信号AD0 〜AD7 を与える。読み込み時には、端子６４群を通して、プログラムＲＯＭ１〜３のデータ端子D0〜 D7 からバッファメモリ回路５１へ共通にプログラムのデータ信号AD0 〜AD7 を与える。
（１０）アドレス信号R0〜R7、G0〜G7、B0〜B7用の端子群６５〜６７：端子群６５〜６７はＲＯＭボード２０側コネクタ２１の端子群３１〜３３と接続される。これらの端子群６５〜６７を通して、アドレス発生回路５２からデータＲＯＭ４〜１２のアドレス端子A0〜 A15にアドレス信号R0〜R7、G0〜G7、B0〜B7を与える。アドレス信号R0〜R7、G0〜G7、B0〜B7とアドレス端子A0〜 A15との詳細な関係は、前述した通りである。
（１１）アドレス信号DMAPS0〜DMAPS2用の端子群６８：端子群６８はＲＯＭボード２０側コネクタ２１の端子群３４と接続される。この端子群６８を通して、アドレス発生回路５２からデータＲＯＭ４〜１２のアドレス端子A16 に共通にアドレス信号DMAPS0〜DMAPS2を与える。
（１２）データ信号XRR0〜XRR7、XRG0〜XRG7、XRB0〜XRB7、XGR0〜XGR7、XGG0〜XGG7、XGB0〜XGB7、XBR0〜XBR7、XBG0〜XBG7、XBB0〜XBB7用の端子群６９〜７７：端子群６９〜７７はＲＯＭボード２０側コネクタ２１の端子群３５〜４３と接続される。これらの端子群６９〜７７を通して、書き込み時には、バッファメモリ回路５１からデータＲＯＭ４〜１２のデータ端子D0〜D7へ独立にデータ信号XRR0〜XRR7、XRG0〜XRG7、XRB0〜XRB7、XGR0〜XGR7、XGG0〜XGG7、XGB0〜XGB7、XBR0〜XBR7、XBG0〜XBG7、XBB0〜XBB7を与える。読み込み時には、端子群６９〜７７を通して、データＲＯＭ４〜１２のデータ端子D0〜D7からバッファメモリ回路５１へ独立にデータ信号XRR0〜XRR7、XRG0〜XRG7、XRB0〜XRB7、XGR0〜XGR7、XGG0〜XGG7、XGB0〜XGB7、XBR0〜XBR7、XBG0〜XBG7、XBB0〜XBB7を与える。
【００６４】
（書き込みの例）
ここで、全ＲＯＭ一括書き込みの例を説明する。本例では、ＲＯＭライタ５０は１２個全てのＲＯＭ１〜１２に同時に異なるデータを書き込むのではなく、数回に分けて書き込みを行う。つまり、１２個のＲＯＭ１〜１２を複数の組に区分し、組毎に順次、該当するデータを書き込む。この場合、各組のＲＯＭの数は１個あるいは複数個いずれでも良い。
【００６５】
図１２に例示する書き込み手順では、まずプログラムＲＯＭチップ１〜３に１個ずつ順にプログラムデータを書き込み、その後、９個のデータＲＯＭ４〜１２に３個ずつ順に、テーブルデータを書き込む。一方、図１３に例示する書き込み手順では、プログラムＲＯＭチップ１〜３に１個ずつ順にプログラムデータを書き込んだ後、９個のデータＲＯＭ４〜１２に１個ずつ順に、テーブルデータを書き込む。
【００６６】
図１２に示す手順の場合、詳細には下記のようにして、ＲＯＭボード２０の各ＲＯＭチップ１〜１２にデータを書き込む。
（１）ＲＯＭライタ５０が起動すると、電源回路５３から所定の電源電圧を印加して全ＲＯＭ１〜１２を作動状態にする（ステップＳ１）。
（２）どのＲＯＭも選択しないように、制御回路５４にて全てのチップエネーブル信号!PS0〜!PS2、!CE3〜!CE11 を”１”にしておく（ステップＳ２）。
（３）次に、電源回路５３から高い書き込み電圧XVPPを印加して全ＲＯＭ１〜１２を書き込み可能な状態にする（ステップＳ３）。
（４）次に、制御回路５４にて２つのアウトプットエネーブル信号!MRD、!OE を共に”１”にし、全ＲＯＭ１〜１２の読み出しを禁止する（ステップＳ４）。
（５）また、制御回路５４にて書き込み許可信号!PGMを”０”にし、全ＲＯＭ１〜１２を書き込み許可状態にする（ステップＳ５）。
（６）次に、制御回路５４からパソコン４４にプログラムＲＯＭ１用のプログラムデータの転送を要求する。そして、制御回路５４にてチップエネーブル信号!PS0のみを”０”にしてプログラムＲＯＭ１を選択する。この状態で、アドレス発生回路５２にてアドレス信号ADR0〜ADR16 を生成して与え、且つ、バッファメモリ回路５１からプログラムのデータ信号AD0 〜AD7 を与えて、プログラムＲＯＭ１にプログラムデータを書き込む（ステップＳ６〜Ｓ８）。
（７）同様に、プログラムＲＯＭ２用のプログラムデータの転送をパソコン４４に要求し、チップエネーブル信号!PS1のみを”０”にして、アドレス信号ADR0〜ADR16 を与え、且つ、データ信号AD0 〜AD7 を与えて、プログラムＲＯＭ２にプログラムデータを書き込む（ステップＳ９、Ｓ１０、Ｓ７〜Ｓ８）。
（８）同様に、プログラムＲＯＭ３用のプログラムデータの転送を要求し、チップエネーブル信号!PS2のみを”０”にして、アドレス信号ADR0〜ADR16 を与え、且つ、データ信号AD0 〜AD7 を与えて、プログラムＲＯＭ３にプログラムデータを書き込む（ステップＳ９、Ｓ１０、Ｓ７〜Ｓ８）。
（９）次は、パソコン４４に３個のデータＲＯＭ４、５、６用の各テーブルデータとして、１種類目のテーブルのデータの転送を要求する。そして、制御回路５４にてチップエネーブル信号!CE3、!CE4、!CE5のみを”０”にしてデータＲＯＭ４、５、６を選択し、アドレス発生回路５２にてアドレス信号R0〜R7、G0〜G7、B0〜B7を生成して与え、且つ、バッファメモリ回路５１からテーブルのデータ信号XRB0〜XRB7、XRG0〜XRG7、XRR0〜XRR7を該当するデータＲＯＭ４、５、６に与えて、各データＲＯＭ４、５、６にテーブルデータを書き込む（ステップＳ１１〜Ｓ１４）。但し、テーブル切換用アドレス信号DMAPS0は”０”にしておく。
（１０）同様に、３個のデータＲＯＭ７、８、９用の１種類目のテーブルの各データの転送を要求し、チップエネーブル信号!CE6、!CE7、!CE8のみを”０”にして、アドレス信号R0〜R7、G0〜G7、B0〜B7を生成して与え、且つ、データ信号XGG0〜XGG7、XGB0〜XGB7、XGR0〜XGR7を該当するデータＲＯＭ７、８、９に与えて、各データＲＯＭ７、８、９にテーブルデータを書き込む（ステップＳ１５、Ｓ１６、Ｓ１３〜Ｓ１４）。アドレス信号DMAPS0は”０”。
（１１）同様に、３個のデータＲＯＭ１０、１１、１２用の１種類目のテーブルの各データの転送を要求し、チップエネーブル信号!CE9、!CE10 、!CE11 のみを”０”にして、アドレス信号R0〜R7、G0〜G7、B0〜B7を生成して与え、且つ、データ信号XBG0〜XBG7、XBR0〜XBR7、XBB0〜XBB7を該当するデータＲＯＭ１０、１１、１２に与えて、各データＲＯＭ１０、１１、１２にテーブルデータを書き込む（ステップＳ１５、Ｓ１６、Ｓ１３〜Ｓ１４）。アドレス信号DMAPS0は”０”。
（１２）次は、パソコン４４に３個のデータＲＯＭ４、５、６用の各テーブルデータとして、２種類目のテーブルのデータの転送を要求する。そして、制御回路５４にてチップエネーブル信号!CE3、!CE4、!CE5のみを”０”にしてデータＲＯＭ４、５、６を選択し、アドレス発生回路５２にてアドレス信号R0〜R7、G0〜G7、B0〜B7を生成して与え、且つ、バッファメモリ回路５１からデータ信号XRB0〜XRB7、XRG0〜XRG7、XRR0〜XRR7を該当するデータＲＯＭ４、５、６に与えて、各データＲＯＭ４、５、６にテーブルデータを書き込む（ステップＳ１６〜Ｓ１８、Ｓ１２〜Ｓ１４）。但し、今度は、テーブル切換用アドレス信号DMAPS0を”１”にする。
（１３）同様に、３個のデータＲＯＭ７、８、９用の２種類目のテーブルの各データの転送を要求し、チップエネーブル信号!CE6、!CE7、!CE8のみを”０”にして、アドレス信号R0〜R7、G0〜G7、B0〜B7を生成して与え、且つ、データ信号XGG0〜XGG7、XGB0〜XGB7、XGR0〜XGR7を該当するデータＲＯＭ７、８、９に与えて、各データＲＯＭ７、８、９にテーブルデータを書き込む（ステップＳ１５、Ｓ１６、Ｓ１３〜Ｓ１４）。アドレス信号DMAPS0は”１”。
（１４）同様に、３個のデータＲＯＭ１０、１１、１２用の２種類目のテーブルの各データの転送を要求し、チップエネーブル信号!CE9、!CE10 、!CE11 のみを”０”にして、アドレス信号R0〜R7、G0〜G7、B0〜B7を生成して与え、且つ、データ信号XBG0〜XBG7、XBR0〜XBR7、XBB0〜XBB7を該当するデータＲＯＭ１０、１１、１２に与えて、各データＲＯＭ１０、１１、１２にテーブルデータを書き込む（ステップＳ１５、Ｓ１６、Ｓ１３〜Ｓ１４）。アドレス信号DMAPS0は”１”。
【００６７】
一方、図１３に示す手順の場合は、下記のようにＲＯＭボード２０の各ＲＯＭチップ１〜１２にデータを書き込む。なお、下記のうち、（１）〜（８）は図１２の場合と同じである。
（１）ＲＯＭライタ５０が起動すると、電源回路５３から所定の電源電圧を印加して全ＲＯＭ１〜１２を作動状態にする（ステップＳ１）。
（２）どのＲＯＭも選択しないように、制御回路５４にて全てのチップエネーブル信号!PS0〜!PS2、!CE3〜!CE11 を”１”にしておく（ステップＳ２）。
（３）次に、電源回路５３から高い書き込み電圧XVPPを印加して全ＲＯＭ１〜１２を書き込み可能な状態にする（ステップＳ３）。
（４）次に、制御回路５４にて２つのアウトプットエネーブル信号!MRD、!OE を共に”１”にし、全ＲＯＭ１〜１２の読み出しを禁止する（ステップＳ４）。
（５）また、制御回路５４にて書き込み許可信号!PGMを”０”にし、全ＲＯＭ１〜１２を書き込み許可状態にする（ステップＳ５）。
（６）次に、制御回路５４からパソコン４４にプログラムＲＯＭ１用のプログラムデータの転送を要求する。そして、制御回路５４にてチップエネーブル信号!PS0のみを”０”にしてプログラムＲＯＭ１を選択する。この状態で、アドレス発生回路５２にてアドレス信号ADR0〜ADR16 を生成して与え、且つ、バッファメモリ回路５１からプログラムのデータ信号AD0 〜AD7 を与えて、プログラムＲＯＭ１にプログラムデータを書き込む（ステップＳ６〜Ｓ８）。
（７）同様に、プログラムＲＯＭ２用のプログラムデータの転送を要求し、チップエネーブル信号!PS1のみを”０”にして、アドレス信号ADR0〜ADR16 を与え、且つ、データ信号AD0 〜AD7 を与えて、プログラムＲＯＭ２にプログラムデータを書き込む（ステップＳ９、Ｓ１０、Ｓ７〜Ｓ８）。
（８）同様に、プログラムＲＯＭ３用のプログラムデータの転送を要求し、チップエネーブル信号!PS2のみを”０”にして、アドレス信号ADR0〜ADR16 を与え、且つ、データ信号AD0 〜AD7 を与えて、プログラムＲＯＭ３にプログラムデータを書き込む（ステップＳ９、Ｓ１０、Ｓ７〜Ｓ８）。
（９）次は、パソコン４４にデータＲＯＭ４用のテーブルデータとして１種類目のテーブルのデータの転送を要求する。そして、制御回路５４にてチップエネーブル信号!CE3のみを”０”にしてデータＲＯＭ４を選択し、アドレス発生回路５２にてアドレス信号R0〜R7、G0〜G7、B0〜B7を生成して与え、且つ、バッファメモリ回路５１からテーブルのデータ信号XRB0〜XRB7を与えて、データＲＯＭ４にテーブルデータを書き込む（ステップＳ１１〜Ｓ１４）。但し、テーブル切換用アドレス信号DMAPS0は”０”にしておく。
（１０）同様に、データＲＯＭ５用の１種類目のテーブルのデータの転送を要求し、チップエネーブル信号!CE4のみを”０”にして、アドレス信号R0〜R7、G0〜G7、B0〜B7を生成して与え、且つ、データ信号XRG0〜XRG7を与えて、データＲＯＭ５にテーブルデータを書き込む（ステップＳ１５、Ｓ１６、Ｓ１３〜Ｓ１４）。アドレス信号DMAPS0は”０”。
（１１）同様に、データＲＯＭ６用の１種類目のテーブルのデータの転送を要求し、チップエネーブル信号!CE5のみを”０”にして、アドレス信号R0〜R7、G0〜G7、B0〜B7を生成して与え、且つ、データ信号XRR0〜XRR7を与えて、データＲＯＭ６にテーブルデータを書き込む（ステップＳ１５、Ｓ１６、Ｓ１３〜Ｓ１４）。アドレス信号DMAPS0は”０”。
（１２）同様に、データＲＯＭ７用の１種類目のテーブルのデータの転送を要求し、チップエネーブル信号!CE6のみを”０”にして、アドレス信号R0〜R7、G0〜G7、B0〜B7を生成して与え、且つ、データ信号XGG0〜XGG7を与えて、データＲＯＭ７にテーブルデータを書き込む（ステップＳ１５、Ｓ１６、Ｓ１３〜Ｓ１４）。アドレス信号DMAPS0は”０”。
（１３）同様に、データＲＯＭ８用の１種類目のテーブルのデータの転送を要求し、チップエネーブル信号!CE7のみを”０”にして、アドレス信号R0〜R7、G0〜G7、B0〜B7を生成して与え、且つ、データ信号XGB0〜XGB7を与えて、データＲＯＭ８にテーブルデータを書き込む（ステップＳ１５、Ｓ１６、Ｓ１３〜Ｓ１４）。アドレス信号DMAPS0は”０”。
（１４）同様に、データＲＯＭ９用の１種類目のテーブルのデータの転送を要求し、チップエネーブル信号!CE8のみを”０”にして、アドレス信号R0〜R7、G0〜G7、B0〜B7を生成して与え、且つ、データ信号XGR0〜XGR7を与えて、データＲＯＭ９にテーブルデータを書き込む（ステップＳ１５、Ｓ１６、Ｓ１３〜Ｓ１４）。アドレス信号DMAPS0は”０”。
（１５）同様に、データＲＯＭ１０用の１種類目のテーブルのデータの転送を要求し、チップエネーブル信号!CE9のみを”０”にして、アドレス信号R0〜R7、G0〜G7、B0〜B7を生成して与え、且つ、データ信号XBG0〜XBG7を与えて、データＲＯＭ１０にテーブルデータを書き込む（ステップＳ１５、Ｓ１６、Ｓ１３〜Ｓ１４）。アドレス信号DMAPS0は”０”。
（１６）同様に、データＲＯＭ１１用の１種類目のテーブルのデータの転送を要求し、チップエネーブル信号!CE10 のみを”０”にして、アドレス信号R0〜R7、G0〜G7、B0〜B7を生成して与え、且つ、データ信号XBR0〜XBR7を与えて、データＲＯＭ１１にテーブルデータを書き込む（ステップＳ１５、Ｓ１６、Ｓ１３〜Ｓ１４）。アドレス信号DMAPS0は”０”。
（１７）同様に、データＲＯＭ１２用の１種類目のテーブルのデータの転送を要求し、チップエネーブル信号!CE11 のみを”０”にして、アドレス信号R0〜R7、G0〜G7、B0〜B7を生成して与え、且つ、データ信号XBB0〜XBB7を与えて、データＲＯＭ１２にテーブルデータを書き込む（ステップＳ１５、Ｓ１６、Ｓ１３〜Ｓ１４）。アドレス信号DMAPS0は”０”。
（１８）次は、パソコン４４にデータＲＯＭ４用のテーブルデータとして、２種類目のテーブルのデータの転送を要求する。そして、制御回路５４にてチップエネーブル信号!CE3のみを”０”にしてデータＲＯＭ４を選択し、アドレス発生回路５２にてアドレス信号R0〜R7、G0〜G7、B0〜B7を生成して与え、且つ、バッファメモリ回路５１からデータ信号XRB0〜XRB7を与えて、データＲＯＭ４にテーブルデータを書き込む（ステップＳ１６〜Ｓ１８、Ｓ１２〜Ｓ１４）。但し、今度は、テーブル切換用アドレス信号DMAPS0を”１”にする。
（１９）同様に、データＲＯＭ５用の２種類目のテーブルのデータの転送を要求し、チップエネーブル信号!CE4のみを”０”にして、アドレス信号R0〜R7、G0〜G7、B0〜B7を生成して与え、且つ、データ信号XRG0〜XRG7を与えて、データＲＯＭ５にテーブルデータを書き込む（ステップＳ１５、Ｓ１６、Ｓ１３〜Ｓ１４）。アドレス信号DMAPS0は”１”。
（２０）同様に、データＲＯＭ６用の２種類目のテーブルのデータの転送を要求し、チップエネーブル信号!CE5のみを”０”にして、アドレス信号R0〜R7、G0〜G7、B0〜B7を生成して与え、且つ、データ信号XRR0〜XRR7を与えて、データＲＯＭ６にテーブルデータを書き込む（ステップＳ１５、Ｓ１６、Ｓ１３〜Ｓ１４）。アドレス信号DMAPS0は”１”。
（２１）同様に、データＲＯＭ７用の２種類目のテーブルのデータの転送を要求し、チップエネーブル信号!CE6のみを”０”にして、アドレス信号R0〜R7、G0〜G7、B0〜B7を生成して与え、且つ、データ信号XGG0〜XGG7を与えて、データＲＯＭ７にテーブルデータを書き込む（ステップＳ１５、Ｓ１６、Ｓ１３〜Ｓ１４）。アドレス信号DMAPS0は”１”。
（２２）同様に、データＲＯＭ８用の２種類目のテーブルのデータの転送を要求し、チップエネーブル信号!CE7のみを”０”にして、アドレス信号R0〜R7、G0〜G7、B0〜B7を生成して与え、且つ、データ信号XGB0〜XGB7を与えて、データＲＯＭ８にテーブルデータを書き込む（ステップＳ１５、Ｓ１６、Ｓ１３〜Ｓ１４）。アドレス信号DMAPS0は”１”。
（２３）同様に、データＲＯＭ９用の２種類目のテーブルのデータの転送を要求し、チップエネーブル信号!CE8のみを”０”にして、アドレス信号R0〜R7、G0〜G7、B0〜B7を生成して与え、且つ、データ信号XGR0〜XGR7を与えて、データＲＯＭ９にテーブルデータを書き込む（ステップＳ１５、Ｓ１６、Ｓ１３〜Ｓ１４）。アドレス信号DMAPS0は”１”。
（２４）同様に、データＲＯＭ１０用の２種類目のテーブルのデータの転送を要求し、チップエネーブル信号!CE9のみを”０”にして、アドレス信号R0〜R7、G0〜G7、B0〜B7を生成して与え、且つ、データ信号XBG0〜XBG7を与えて、データＲＯＭ１０にテーブルデータを書き込む（ステップＳ１５、Ｓ１６、Ｓ１３〜Ｓ１４）。アドレス信号DMAPS0は”１”。
（２５）同様に、データＲＯＭ１１用の２種類目のテーブルのデータの転送を要求し、チップエネーブル信号!CE10 のみを”０”にして、アドレス信号R0〜R7、G0〜G7、B0〜B7を生成して与え、且つ、データ信号XBR0〜XBR7を与えて、データＲＯＭ１１にテーブルデータを書き込む（ステップＳ１５、Ｓ１６、Ｓ１３〜Ｓ１４）。アドレス信号DMAPS0は”１”。
（２６）同様に、データＲＯＭ１２用の２種類目のテーブルのデータの転送を要求し、チップエネーブル信号!CE11 のみを”０”にして、アドレス信号R0〜R7、G0〜G7、B0〜B7を生成して与え、且つ、データ信号XBB0〜XBB7を与えて、データＲＯＭ１２にテーブルデータを書き込む（ステップＳ１５、Ｓ１６、Ｓ１３〜Ｓ１４）。アドレス信号DMAPS0は”１”。
【００６８】
全ＲＯＭ一括書き込みモード以外の場合は、図１２又は図１３の手順を下記に示すように変更すれば良い。
（１）プログラムＲＯＭ一括書き込みモードでは、図１２又は図１３どの手順であっても、データＲＯＭに対する書き込み処理（ステップＳ１１〜Ｓ１８）を飛ばして省き、共通の処理（ステップＳ１〜Ｓ５）及びプログラムＲＯＭに対する書き込み処理（ステップＳ６〜Ｓ１０）のみ実行する。
（２）データＲＯＭ一括書き込みモードでは、図１２又は図１３どの手順であっても、プログラムＲＯＭに対する書き込み処理（ステップＳ６〜Ｓ１０）を飛ばして省き、共通の処理（ステップＳ１〜Ｓ５）及びデータＲＯＭに対する書き込み処理（ステップＳ１１〜Ｓ１８）のみ実行する。
（３）ＲＯＭ指定書き込みモードでは、図１２又は図１３どの手順いずれであっても、指定されなかったＲＯＭに対する書き込み処理を飛ばして省き、共通の処理（ステップＳ１〜Ｓ５）及び指定されたＲＯＭに対する書き込み処理のみ実行する。
【００６９】
（読み込みの例）
次に、全ＲＯＭ一括読み込みの例を説明する。本例でも、ＲＯＭライタ５０は１２個全てのＲＯＭ１〜１２から同時に異なるデータを読み込むのではなく、数回に分けて読み込みを行う。つまり、１２個のＲＯＭ１〜１２を複数の組に区分し、組毎に順次、ＲＯＭからデータを読み込む。この場合、各組のＲＯＭの数は１個あるいは複数個いずれでも良い。
【００７０】
図１４に示す読み込み手順では、まずプログラムＲＯＭチップ１〜３から１個ずつ順にプログラムデータを読み込み、その後、９個のデータＲＯＭ４〜１２から３個ずつ順に、テーブルデータを読み込む。
【００７１】
図１４に示す手順の場合、詳細には下記のようにして、ＲＯＭボード２０の各ＲＯＭチップ１〜１２からデータを読み込む。
０１）ＲＯＭライタ５０が起動すると、電源回路５３から所定の電源電圧を印加して全ＲＯＭ１〜１２を作動状態にする（ステップＳ１）。
（２）この場合、電源回路５３からは書き込み電圧XVPPを低電圧にして印加し、全ＲＯＭ１〜１２を書き込み不可能な状態にしておく（ステップＳ２）。
（３）また、制御回路５４にて書き込み許可信号!PGMを”１”にし、全ＲＯＭ１〜１２を書き込み不許可状態にしておく（ステップＳ３）。
（４）更に、どのＲＯＭも選択しないように、制御回路５４にて全てのチップエネーブル信号!PS0〜!PS2、!CE3〜!CE11 を”１”にしておく（ステップＳ４）。
（５）次に、制御回路５４にて２つのアウトプットエネーブル信号!MRD、!OE を共に”０”にし、全ＲＯＭ１〜１２を読み出し可能にする（ステップＳ５）。
（６）次に、制御回路５４にてチップエネーブル信号!PS0のみを”０”にしてプログラムＲＯＭ１を選択し、アドレス発生回路５２にてアドレス信号ADR0〜ADR16 を生成して与え、プログラムＲＯＭ１からプログラムデータを読み込み、制御回路５４からパソコン４４に転送する（ステップＳ６〜Ｓ８）。
（５）同様に、チップエネーブル信号!PS1のみを”０”にして、アドレス信号ADR0〜ADR16 を与え、プログラムＲＯＭ２からプログラムデータを読み込み、パソコン４４に転送する（ステップＳ９、Ｓ１０、Ｓ７〜Ｓ８）。
（６）同様に、チップエネーブル信号!PS2のみを”０”にして、アドレス信号ADR0〜ADR16 を与え、プログラムＲＯＭ３からプログラムデータを読み込み、パソコン４４に転送する（ステップＳ９、Ｓ１０、Ｓ７〜Ｓ８）。
（７）次は、アドレス発生回路５２にてテーブル切換用アドレス信号DMAPS0を”０”にしておき、制御回路５４にてチップエネーブル信号!CE3、!CE4、!CE5のみを”０”にしてデータＲＯＭ４、５、６を選択し、アドレス発生回路５２にてアドレス信号R0〜R7、G0〜G7、B0〜B7を生成して与え、各データＲＯＭ４、５、６から１種類目のテーブルデータXRB0〜XRB7、XRG0〜XRG7、XRR0〜XRR7を読み込み、パソコン４４に転送する（ステップＳ１１〜Ｓ１４）。
（８）同様に、チップエネーブル信号!CE6、!CE7、!CE8のみを”０”にして、アドレス信号R0〜R7、G0〜G7、B0〜B7を与え、各データＲＯＭ７、８、９から１種類目のテーブルデータXGG0〜XGG7、XGB0〜XGB7、XGR0〜XGR7を読み込み、パソコン４４に転送する（ステップＳ１５、Ｓ１６、Ｓ１３〜Ｓ１４）。この場合も、アドレス信号DMAPS0は”０”である。
（９）同様に、チップエネーブル信号!CE9、!CE10 、!CE11 のみを”０”にして、アドレス信号R0〜R7、G0〜G7、B0〜B7を与え、各データＲＯＭ１０、１１、１２から１種類目のテーブルデータXBG0〜XBG7、XBR0〜XBR7、XBB0〜XBB7を読み込み、パソコン４４に転送する（ステップＳ１５、Ｓ１６、Ｓ１３〜Ｓ１４）。この場合も、アドレス信号DMAPS0は”０”である。
（１０）次は、テーブル切換用アドレス信号DMAPS0を”１”にする。この状態で、制御回路５４にてチップエネーブル信号!CE3、!CE4、!CE5のみを”０”にしてデータＲＯＭ４、５、６を選択し、アドレス発生回路５２にてアドレス信号R0〜R7、G0〜G7、B0〜B7を生成して与え、各データＲＯＭ４、５、６から２種類目のテーブルデータXRB0〜XRB7、XRG0〜XRG7、XRR0〜XRR7を読み込み、パソコン４４に転送する（ステップＳ１５〜Ｓ１８、Ｓ１２〜Ｓ１４）。
（１１）同様に、チップエネーブル信号!CE6、!CE7、!CE8のみを”０”にして、アドレス信号R0〜R7、G0〜G7、B0〜B7を与え、各データＲＯＭ７、８、９から２種類目のテーブルデータXGG0〜XGG7、XGB0〜XGB7、XGR0〜XGR7を読み込み、パソコン４４に転送する（ステップＳ１５、Ｓ１６、Ｓ１３〜Ｓ１４）。この場合も、アドレス信号DMAPS0は”１”。
（１２）同様に、チップエネーブル信号!CE9、!CE10 、!CE11 のみを”０”にして、アドレス信号R0〜R7、G0〜G7、B0〜B7を与え、各データＲＯＭ１０、１１、１２から２種類目のテーブルデータXBG0〜XBG7、XBR0〜XBR7、XBB0〜XBB7を読み込み、パソコン４４に転送する（ステップＳ１５、Ｓ１６、Ｓ１３〜Ｓ１４）。この場合も、アドレス信号DMAPS0は”１”。
【００７２】
全ＲＯＭ一括読み込みモード以外の場合は、図１４の手順を下記に示すように変更すれば良い。
（１）プログラムＲＯＭ一括読み込みモードでは、図１４の手順中、データＲＯＭに対する読み込み処理（ステップＳ１１〜Ｓ１８）を飛ばして省き、共通の処理（ステップＳ１〜Ｓ５）及びプログラムＲＯＭに対する読み込み処理（ステップＳ６〜Ｓ１０）のみ実行する。
（２）データＲＯＭ一括読み込みモードでは、図１４の中、プログラムＲＯＭに対する読み込み処理（ステップＳ６〜Ｓ１０）を飛ばして省き、共通の処理（ステップＳ１〜Ｓ５）及びデータＲＯＭに対する読み込み処理（ステップＳ１１〜Ｓ１８）のみ実行する。
（３）ＲＯＭ指定読み込みモードでは、図１４の手順中、指定されなかったＲＯＭに対する読み込み処理を飛ばして省き、共通の処理（ステップＳ１〜Ｓ５）及び指定されたＲＯＭに対する読み込み処理のみ実行する。
【００７３】
【発明の効果】
本発明のＲＯＭライタによれば、ＲＯＭボード上の複数個のＲＯＭに異なるデータを書き込むことができるので、記録内容を表すラベルをＲＯＭに貼る等の区分け作業が不要になった。
【００７４】
また、本発明のＲＯＭライタによれば、データを書き込みたい複数個のＲＯＭ全てに一括して書き込み電圧を印加した後、これらのＲＯＭを複数の組に区分して組別にチップエネーブル信号を与えて所定のデータを書き込むことができる。従って、書き込み対象の全ＲＯＭが一斉に書き込み可能になり、その分オーバーヘッド時間が短縮し、異なるデータを短時間で書き込むことができる。
【図面の簡単な説明】
【図１】ビデオプリンタの概略構成を示す図。
【図２】ＲＯＭボード全体の概略構成を示す図。
【図３】ＲＯＭボードのうちプログラム格納用ＲＯＭ部分の回路図。
【図４】ＲＯＭボードのうちデータ格納用ＲＯＭの一部分の回路図。
【図５】ＲＯＭボードのうちデータ格納用ＲＯＭの一部分の回路図。
【図６】ＲＯＭボードのうちデータ格納用ＲＯＭの一部分の回路図。
【図７】ＲＯＭボードのコネクタ部分の回路図。
【図８】本発明の実施の形態に係るＲＯＭライタの構成例を示す図。
【図９】書き込み操作画面の例を示す図。
【図１０】読み込み操作画面の例を示す図。
【図１１】ＲＯＭライタのコネクタ部分の回路図。
【図１２】ＲＯＭボードへの書き込み手順の一例を示す図。
【図１３】ＲＯＭボードへの書き込み手順の他の例を示す図。
【図１４】ＲＯＭボードからの読み込み手順の例を示す図。
【符号の説明】
１〜３  プログラムＲＯＭ（プログラム格納用ＲＯＭ）
４〜１２  データＲＯＭ（データ変換テーブル格納用ＲＯＭ）
２０  ＲＯＭボード
２１  コネクタ
２２  電源端子
２３  書き込み電圧XVPP用端子
２４  書き込み許可信号!PGM用端子
２５  チップエネーブル信号!PS0〜!PS2用端子群
２６  チップエネーブル信号!CE3〜!CE11 用端子群
２７  アウトプットエネーブル信号!MRD用端子
２８  アウトプットエネーブル信号!OE 用端子
２９  アドレス信号ADR0〜ADR16 用端子群
３０  データ信号AD0 〜AD7 用端子群
３１〜３３  アドレス信号R0〜R7、G0〜G7、B0〜B7用端子群
３４  アドレス信号DMAPS0〜DMAPS2用端子群
３５〜４３  データ信号XRR0〜XRR7、XRG0〜XRG7、XRB0〜XRB7、XGR0〜XGR7、XGG0〜XGG7、XGB0〜XGB7、XBR0〜XBR7、XBG0〜XBG7、XBB0〜XBB7用端子群
４４  パソコン
４５  プログラマブルＩ／Ｏボード
５０  ＲＯＭライタ
５１  バッファメモリ回路
５２  アドレス発生回路
５３  電源回路
５４  制御回路
５５  コネクタ
５６  電源端子
５７  書き込み電圧XVPP用端子
５８  書き込み許可信号!PGM用端子
５９  チップエネーブル信号!PS0〜!PS2用端子群
６０  チップエネーブル信号!CE3〜!CE11 用端子群
６１  アウトプットエネーブル信号!MRD用端子
６２  アウトプットエネーブル信号!OE 用端子
６３  アドレス信号ADR0〜ADR16 用端子群
６４  データ信号AD0 〜AD7 用端子群
６５〜６７  アドレス信号R0〜R7、G0〜G7、B0〜B7用端子群
６８  アドレス信号DMAPS0〜DMAPS2用端子群
６９〜７７  データ信号XRR0〜XRR7、XRG0〜XRG7、XRB0〜XRB7、XGR0〜XGR7、XGG0〜XGG7、XGB0〜XGB7、XBR0〜XBR7、XBG0〜XBG7、XBB0〜XBB7用端子群
８０  書き込み操作画面
９０  読み込み操作画面
１００  ビデオプリンタのメカ部
１１０  ペーパー搬送部
１２０  サーマルヘッド部
２００  ビデオプリンタのエレキ部
２１０  カラーマネージメント部
２１１  ＣＰＵ
２１２  ＲＡＭ
２２０  プリントコントロール部
２３０  メカコントロール部
３００  入力信号（ＲＧＢデータ）
３０１  インキ色信号（ＣＭＹデータ）
３０２  印画データ
３０３  制御信号
【図１】
0004080586.tif 000004
【図２】
0004080586.tif 000005
【図３】
0004080586.tif 000006
【図４】
0004080586.tif 000007
【図５】
0004080586.tif 000008
【図６】
0004080586.tif 000009
【図７】
0004080586.tif 000010
【図８】
0004080586.tif 000011
【図９】
0004080586.tif 000012
【図１０】
0004080586.tif 000013
【図１１】
0004080586.tif 000014
【図１２】
0004080586.tif 000015
【図１３】
0004080586.tif 000016
【図１４】
0004080586.tif 000017