(57)【特許請求の範囲】
【請求項１】
それぞれがｍ×ｎ桁の表示データを格納可能なｎ個のＶＲＡＭと、
該ＶＲＡＭのそれぞれに対応して設けられ、それぞれがｍ桁の表示データを表示できるｎ個の表示装置と、
前記ＶＲＡＭにアクセスして表示データを書き込むことができる表示データ書き込み手段と、
前記ＶＲＡＭに読み出しアドレスを与えて前記ＶＲＡＭに書き込まれた表示データを繰り返し読み出し、読み出した表示データを表示装置に表示させるに際し、読み出しアドレスをシフトして、前記表示装置に表示データをスクロール表示させる表示制御手段と、
表示データ書き込み時に、前記表示データ書き込み手段が前記ＶＲＡＭのそれぞれにｍ×ｎ桁の表示データを書き込む書き込み制御手段と、
表示データ読み出し時に、前記表示制御手段から読み出しアドレスを受け取ると、アドレスを順次にインクリメントしたインクリメント読み出しアドレスを前記ＶＲＡＭのそれぞれに与えて、前記ＶＲＡＭのそれぞれからｍ桁の表示データを読み出し、ｎ個の表示装置のそれぞれに引き渡して表示データの表示をさせるとともに、読み出しアドレスのシフトに従って、ｎ個の表示装置の全体に亘ってｍ×ｎ桁の表示データのスクロール表示をさせるＶＲＡＭアドレスデコード手段とを有することを特徴とする多桁スクロール表示装置。
【請求項２】
請求項１の多桁スクロール表示装置において、表示データ書き込み時に、前記表示データ書き込み手段がｎ個のＶＲＡＭに同時並行的にアクセスして、前記ＶＲＡＭのそれぞれにｍ×ｎ桁の表示データを書き込むことを特徴とする多桁スクロール表示装置。
【請求項３】
それぞれがｍ×ｎ桁の表示データを格納可能なｎ個のＶＲＡＭと、該ＶＲＡＭのそれぞれに対応して設けられ、それぞれがｍ桁の表示データを表示できるｎ個の表示装置とを有する多桁スクロール表示装置における多桁スクロール表示方法であって、
表示データ書き込み時に、前記ＶＲＡＭのそれぞれにｍ×ｎ桁の表示データを書き込むステップと、
表示データ読み出し時に、一つのアドレスデコード手段により行われ、アドレスを順次にインクリメントしたインクリメント読み出しアドレスを前記ＶＲＡＭのそれぞれに与えて、前記ＶＲＡＭのそれぞれからｍ桁の表示データを読み出し、ｎ個の表示装置のそれぞれに引き渡して表示データの表示をさせるとともに、読み出しアドレスのシフトに従って、ｎ個の表示装置の全体に亘ってｍ×ｎ桁の表示データのスクロール表示をさせるステップとを有することを特徴とする多桁スクロール表示方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、表示装置に表示データをスクロール表示させることができる多桁スクロール表示装置及び多桁スクロール表示方法に関するものである。
【０００２】
【従来の技術】
図６は、この種の多桁スクロール表示装置の従来例を示すブロック図、図７は、図６の多桁スクロール表示装置によって表示が行われるＬＥＤパネル上の表示を示す図、図８は、図６の多桁スクロール表示装置の表示に係る各種信号を示すタイムチャートである。図６の多桁スクロール表示装置２００は、ＣＰＵ５１と、発振器５２と、伝送用分周器５３と、画面表示制御部５４と、アドレス切替器（ＭＰＸ）５５と、ＶＲＡＭ５６と、バスドライバ５７と、パラレル・シリアル変換器（Ｐ／Ｓ変換器）５８と、ＬＥＤ表示タイミング生成部５９と、ＬＥＤパネル６０と、ＬＥＤ表示部６１とから構成され、ダイナミックスキャン方式に従って表示を行う。この場合、ＬＥＤ表示部６１に出力される各信号は、下記に示されるものである。
【０００３】
0004034494.tif 000002
【０００４】
上述の多桁スクロール表示装置２００において、ＣＰＵ５１は、多桁スクロール表示装置２００の各部全体を制御する。伝送用分周器５３は、発振器５２が発信するクロックを分周して表示データ伝送用の伝送クロックを生成する。画面表示制御部５４は、ＶＲＡＭ５６に格納されている表示データに関して、どのアドレスの内容を表示させるかについて制御を行う。ＭＰＸ５５は、ＣＰＵ５１からＶＲＡＭ５６へのＶＲＡＭ書込アドレスと、画面表示制御部５４からＶＲＡＭ５６への画像表示アドレスとが衝突しないように何れかを選択する。
【０００５】
ＶＲＡＭ５６は、ＣＰＵ５１からの表示用データを格納し、格納した表示用データを画面表示制御部５４からの画像表示アドレスによる指示に従って、該当する表示データをＬＥＤ表示部６１に出力する。バスドライバ５７は、ＣＰＵ５１がＶＲＡＭ５６にアクセスして表示用データを書き込む際に、データバスゲートを制御する。Ｐ／Ｓ変換器５８は、画面表示制御部５４からの指示に従って、ＶＲＡＭ５６から読み出されるパラレルデータをシリアルデータに変換し、ＲＤＡＴＡまたはＧＤＡＴＡとしてＬＥＤ表示部６１に出力する。
【０００６】
ＬＥＤ表示タイミング生成部５９は、ＬＥＤ表示部６１に表示を行うのに必要となるＬＥＤ表示タイミング信号（ＣＬＫ，ＬＡＴＣＨ，ＲＥＳＥＴ）を生成し、ＬＥＤ表示部６１に供給する。この例の場合、ＬＥＤパネル６０の表示は図７に示されるように、横方向に２０文字（１文字は１６ドット）、縦方向に１６ラスタを１スキャンで表示している。すなわち、図８に示されるように、ＬＥＤ表示タイミング生成部５９からのＣＬＫに同期して１文字当たり１６ビットのＲＤＡＴＡとＧＤＡＴＡとが２０文字に対する１ラスタずつラッチ信号に同期して、ラッチされる。これらのデータが１ラスタから順に１６ラスタまでＬＥＤパネル６０に表示さることにより、ＲＤＡＴＡとＧＤＡＴＡとに基づいた２０文字がＬＥＤパネル６０に表示される。
【０００７】
【発明が解決しようとする課題】
上述の多桁スクロール表示装置２００がＬＥＤパネル６０に表示するのは、一行２０文字であるが、この構成で表示桁を増やすと、ＬＥＤパネルにおいてクロックとデータの遅延、デューティの変化により信号位相差が生じ、データを正常に受信できなくなる問題が発生する。また、上述のものと同様な大きさの文字を２０文字より多く、例えば、１００文字を表示したい場合がある。この場合、上述のＬＥＤパネル６０と同様なＬＥＤパネルを５台繋げれば表示面積としては充分であるが、従来と同様な方式で１００文字を表示しようとすると、ＣＰＵ５１は、ＬＥＤパネル５台分のＶＲＡＭをそれぞれ書き込まなければならず、従来の１台のＬＥＤパネルを書き込む時間の５倍の時間を必要とすることとなり、表示動作が遅くなるという問題がある。
【０００８】
この発明は、上記の問題を解決すべくなされたものであって、例えば、ＬＥＤパネルを５台繋げて１００桁のスクロール表示を行っても、クロックとデータの遅延、デューティの変化により信号位相差が生じたりせず、表示動作が遅くなることもない多桁対応の多桁スクロール表示装置及び多桁スクロール表示方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
前述した課題を解決するために、本発明装置は、それぞれがｍ×ｎ桁の表示データを格納可能なｎ個のＶＲＡＭと、該ＶＲＡＭのそれぞれに対応して設けられ、それぞれがｍ桁の表示データを表示できるｎ個の表示装置と、前記ＶＲＡＭにアクセスして表示データを書き込むことができる表示データ書き込み手段と、前記ＶＲＡＭに読み出しアドレスを与えて前記ＶＲＡＭに書き込まれた表示データを繰り返し読み出し、読み出した表示データを表示装置に表示させるに際し、読み出しアドレスをシフトして、前記表示装置に表示データをスクロール表示させる表示制御手段と、表示データ書き込み時に、前記表示データ書き込み手段が前記ＶＲＡＭのそれぞれにｍ×ｎ桁の表示データを書き込む書き込み制御手段と、表示データ読み出し時に、前記表示制御手段から読み出しアドレスを受け取ると、アドレスを順次にインクリメントしたインクリメント読み出しアドレスを前記ＶＲＡＭのそれぞれに与えて、前記ＶＲＡＭのそれぞれからｍ桁の表示データを読み出し、ｎ個の表示装置のそれぞれに引き渡して表示データの表示をさせるとともに、読み出しアドレスのシフトに従って、ｎ個の表示装置の全体に亘ってｍ×ｎ桁の表示データのスクロール表示をさせるＶＲＡＭアドレスデコード手段とを有することを特徴とするものである。
また、表示データ書き込み時に、前記表示データ書き込み手段がｎ個のＶＲＡＭに同時並行的にアクセスして、前記ＶＲＡＭのそれぞれにｍ×ｎ桁の表示データを書き込むことを特徴とする。
さらに、本発明方法は、それぞれがｍ×ｎ桁の表示データを格納可能なｎ個のＶＲＡＭと、該ＶＲＡＭのそれぞれに対応して設けられ、それぞれがｍ桁の表示データを表示できるｎ個の表示装置とを有する多桁スクロール表示装置における多桁スクロール表示方法であって、表示データ書き込み時に、前記ＶＲＡＭのそれぞれにｍ×ｎ桁の表示データを書き込むステップと、表示データ読み出し時に、一つのアドレスデコード手段により行われ、アドレスを順次にインクリメントしたインクリメント読み出しアドレスを前記ＶＲＡＭのそれぞれに与えて、前記ＶＲＡＭのそれぞれからｍ桁の表示データを読み出し、ｎ個の表示装置のそれぞれに引き渡して表示データの表示をさせるとともに、読み出しアドレスのシフトに従って、ｎ個の表示装置の全体に亘ってｍ×ｎ桁の表示データのスクロール表示をさせるステップとを有することを特徴とする。
【００１０】
このような構成によれば、ｍ桁の表示データを読み出すことができる表示制御手段の表示データ読み出し速度がｍ×ｎ桁（ｍ，ｎは正整数）の表示データを読み出すのに不十分であっても、表示制御手段がｍ桁の表示データを読み出すための読み出しアドレスを出力すれば、ｎ個のＶＲＡＭアドレスデコード手段が連続するｍ×ｎ桁の表示データをｍ桁ずつ同時に生成し、ｎ個の連結ＶＲＡＭに与えることによって、ｎ個の表示装置に表示させることができる。また、表示制御手段からのスクロール表示動作に従って、ｎ個のＶＲＡＭアドレスデコード手段がそれぞれ出力している表示データをスクロール表示するので、ｍ×ｎ桁の表示データのスクロール表示が実行される。
【００１１】
そして、この発明の実施の形態の多桁スクロール表示装置は、ｍ＝２０，ｎ＝５の場合であって、２０桁の表示データを格納可能なＶＲＡＭと、２０桁の表示データを表示できる表示装置と、表示データ書き込み時には、ＶＲＡＭにアクセスして表示データを書き込むことができる表示データ書き込み手段と、表示データ読み出し時には、ＶＲＡＭに読み出しアドレスを与えてＶＲＡＭに書き込まれた表示データを繰り返し読み出し、読み出した表示データを表示手段に表示させる場合、読み出し繰り返し毎に読み出しアドレスをシフトして、表示装置に表示データをスクロール表示させることができる表示制御手段とを用いて、表示データの表示桁を倍増させる多桁スクロール表示装置１００について説明されている。
【００１２】
そして、それぞれが５個連結の前記ＶＲＡＭからなる５個の連結ＶＲＡＭ１６１〜１６５と、５個の連結ＶＲＡＭ１６１〜１６５のそれぞれに対応して備えられた５個の前記表示装置２０１，２１１；２０２，２１２；〜；２０５，２１５と、前記表示データ書き込み手段１１，１７と、前記表示制御手段１２，１３，１４，１９と、表示データ書き込み時に、前記表示データ書き込み手段が５個の連結ＶＲＡＭ１６１〜１６５のそれぞれに同時並行的にアクセスして、それぞれの連結ＶＲＡＭ１６１〜１６５に２０×５桁の表示データを書き込むのを可能にさせる書き込み制御手段ＳＬ，Ｄ０，Ｒ１〜Ｒ５と、表示データ読み出し時に、表示制御手段１２，１３，１４，１９から読み出しアドレスを受け取ると、その読み出しアドレスと、その読み出しアドレスを２０桁分ずつ順次にインクリメントしたインクリメント読み出しアドレスをそれぞれの連結ＶＲＡＭ１６１〜１６５に与えてそれぞれの連結ＶＲＡＭ１６１〜１６５から２０桁の表示データを読み出し、５個の表示装置のそれぞれに引き渡して表示データの表示をさせるとともに、読み出しアドレスのシフトに従って、ｎ個の表示装置に対し表示データのスクロール表示をさせる５個のＶＲＡＭアドレスデコード手段ＳＬ，Ｄ１〜Ｄ５，Ｒ１〜Ｒ５とを有する。
【００１３】
【発明の実施の形態】
以下、この発明の実施の形態について添付図面に基づいて説明する。図１は、この発明の多桁スクロール表示装置の実施の形態を示すブロック図、図２は、図１のアドレス切替器を詳細に示すブロック図、図３は、図１のＶＲＡＭに書き込まれた表示データ読み出し時に、図２のアドレス切替器のＶＲＡＭアドレスデコーダが設定するウインドについて説明する図である。
【００１４】
図１の多桁スクロール表示装置１００は、ＣＰＵ１１と、発振器１２と、伝送用分周器１３と、画面表示制御部１４と、アドレス切替器（ＭＰＸ）１５と、連結ＶＲＡＭ１６１〜１６５と、バスドライバ１７と、パラレル・シリアル変換器（Ｐ／Ｓ変換器）１８１〜１８５と、ＬＥＤ表示タイミング生成部１９と、ＬＥＤパネル２０１〜２０５と、ＬＥＤ表示部２１１〜２１５とから構成され、ダイナミックスキャン方式に従って表示を行う。この場合、以降では説明を簡略にするために、表示手段はＬＥＤを使用したＬＥＤパネル２０１〜２０５に限定して行うが、実際にはこれに限定されるわけでなくＬＣＤやランプ等を使用してもよいことはいうまでもない。
【００１５】
図１の多桁スクロール表示装置１００の場合、ＣＰＵ１１と、発振器１２と、伝送用分周器１３と、画面表示制御部１４と、バスドライバ１７と、ＬＥＤ表示タイミング生成部１９とは、図６のＣＰＵ５１と、発振器５２と、伝送用分周器５３と、画面表示制御部５４と、バスドライバ５７と、ＬＥＤ表示タイミング生成部５９と実質的に同じものであってもよい。また、連結ＶＲＡＭ１６１〜１６５と、パラレル・シリアル変換器（Ｐ／Ｓ変換器）１８１〜１８５と、ＬＥＤパネル２０１〜２０５とは、ＶＲＡＭ５６と、パラレル・シリアル変換器（Ｐ／Ｓ変換器）５８と、ＬＥＤパネル６０と、ＬＥＤ表示部６１とを用いて構成してもよい。
【００１６】
上述のうち連結ＶＲＡＭ１６１〜１６５の構成について、さらに説明すると、連結ＶＲＡＭ１６１〜１６５（以降、ＶＲＡＭ１６１〜１６５と略記する）のそれぞれは、同じ構成をしており、それぞれは、ＶＲＡＭ５６を５個連結して１００桁の表示データを保持できるように構成されている。以降の説明においては、理解を容易にするために、従来と同じものであってよい部分には、同じものを使用しているものとして説明を行う。
【００１７】
図１の多桁スクロール表示装置１００において、ＣＰＵ１１は、多桁スクロール表示装置１００の各部全体を制御する。ＣＰＵ１１は、初期設定において、図３に示されるように１バイト毎または１ワード毎または１ウインド毎に表示データ“Ａ，Ｂ，〜，Ｙ（これらの１文字は、それぞれ４桁の表示、例えば“Ａ＝天気予報”を表しているものとする）をＶＲＡＭ書込アドレスで指示することにより、データバスを制御するバスドライバ１７を介して、ＶＲＡＭ１６１〜１６５のそれぞれに表示データ“Ａ，Ｂ，〜，Ｙ”を同時に書き込む。
【００１８】
伝送用分周器１３は、発振器１２が発信するクロックを分周して表示データ伝送用の伝送クロックを生成する。画面表示制御部１４は、ＬＥＤパネル２０１〜２０５（ＬＥＤに限定されるものではない）の表示の場合に、ＶＲＡＭ１６１〜１６５の何れか、ここでは例えば、ＶＲＡＭ１６１（他のＶＲＡＭ１６２〜１６５でもよい）において、１００桁分のデータを保持しているＶＲＡＭ１６１のアドレスのうち、連続した２０桁分（ウインド）の画面表示アドレスを指示し、その２０桁分のアドレスの全体についてウインドをスライド移動するように順次に１桁ずつシフトする。
【００１９】
ＭＰＸ１５は、セレクタＳＬと、全ＶＲＡＭアドレスデコーダＤ０と、ＶＲＡＭアドレスデコーダＤ１〜Ｄ５と、オア回路Ｒ１〜Ｒ５とから構成されている。ＭＰＸ１５は、表示データ書き込み時に、ＣＰＵ１１がＶＲＡＭ書込アドレスを出力すると、そのＶＲＡＭ書込アドレスに従ってセレクタＳＬ、全ＶＲＡＭアドレスデコーダＤ０、オア回路Ｒ１〜Ｒ５を介して、チップセレクト信号ＣＳ１〜ＣＳ５をＶＲＡＭ１６１〜１６５のそれぞれに出力して、ＶＲＡＭ１６１〜１６５を書き込み可能にさせる。それとともに、ＭＰＸ１５は、受け取ったＣＰＵ１１からのＶＲＡＭ書込アドレスをＶＲＡＭ１６１〜１６５に与えることによって、動作中にＶＲＡＭ１６１〜１６５にバスドライバ１７からの１バイト毎、または１ワード毎、または１ウインド毎の表示データ“Ａ，Ｂ，〜，Ｙ”を同時並行的に書き込む。
【００２０】
また、ＭＰＸ１５は、上述のようにＶＲＡＭ１６１〜１６５に書き込まれた１００桁の表示データ“Ａ，Ｂ，〜，Ｙ”をスクロール表示する場合、画面表示制御部１４からＶＲＡＭ１６１に対する２０桁分の画面表示アドレスを受け取る。そこで、ＭＰＸ１５は、受け取った画面表示アドレスを直接ＶＲＡＭ１６１〜１６５のそれぞれに与えるとともに、セレクタＳＬを介してＶＲＡＭアドレスデコーダＤ１〜Ｄ５に与える。ＶＲＡＭアドレスデコーダＤ１〜Ｄ５は、ＭＰＸ１５が直接ＶＲＡＭ１６１〜１６５のそれぞれに与えたアドレスを用いてアドレスのインクリメントを開始すべきスタートアドレスをチップセレクト信号ＣＳ１〜ＣＳ５としてオア回路Ｒ１〜Ｒ５を介してＶＲＡＭ１６１〜１６５に与える。すなわち、図３に示されるように、ＶＲＡＭアドレスデコーダＤ１〜Ｄ５は、ウインドＷ１〜Ｗ５のそれぞれのスタートアドレスを指示し、ＶＲＡＭ１６１〜１６５に直接与えられるアドレスは、それぞれに与えられたスタートアドレスから開始し、それぞれのウインド内の２０桁分の表示データの読み出しを行う。
【００２１】
ＶＲＡＭ１６１〜１６５からそれぞれ読み出された表示データA,B,C,D,E；F,G,H,I,J；K,L,M,N,O；P,Q,R,S,T；U,V,W,X,Yの各組は、それぞれＰ／Ｓ変換器１８１〜１８５に渡され、パラレルデータからシリアルデータに変換され、それぞれＬＥＤ表示部２１１〜２１５に渡され、ＬＥＤパネル２０１〜２０５に表示される。最初のＬＥＤパネル２０１〜２０５への表示は、例えば、図３の（ｃ）のごとくである。このような表示が終わると、スタートアドレスは、順次に１桁分ずつシフトされて同様な表示がなされることによりスクロール表示が行われる。
【００２２】
例えば、４桁分のシフトが完了し５桁目へのシフトが行われたのを示しているのが図３（ｂ）である。この場合、図３（ｂ）のウィンドＷ１〜Ｗ５は、図３（ａ）の場合に比較して４桁分ずらされている。すなわち、表示データA,B,C,D,E；F,G,H,I,J；K,L,M,N,O；P,Q,R,S,T；U,V,W,X,Yは、図３（ｃ）に示されるように矢印ＤＤの方向に４桁分スクロール表示されたことになる。
【００２３】
上述したように、図３（ｂ）の場合、“Ａ”の部分は、ＬＥＤパネル２０１〜２０５に表示されないこととなるが、ウィンドＷ１〜Ｗ５が図３（ａ）に示される領域から外れた場合には、最初のアドレス（“Ａ”のアドレス）に戻るように設定すれば、表示データA,B,C,D,E；F,G,H,I,J；K,L,M,N,O；P,Q,R,S,T；U,V,W,X,Yは、ＬＥＤパネル２０１〜２０５に繰り返し表示されることとなる。なお、上述の動作の期間において、ＬＥＤ表示タイミング生成部１９の出力は、図６の従来のＬＥＤ表示タイミング生成部５９の出力と同様であり、ＬＥＤ表示部２１１〜２１５に並列に与えられる。
【００２４】
このように、図１の多桁スクロール表示装置１００は、２０桁の表示データを読み出し表示できる画面表示制御部１４を用いて、１００桁の表示データを読み出し表示できる。すなわち、画面表示制御部１４の表示データ読み出し速度が２０×５桁の表示データを読み出すのに不十分であっても、画面表示制御部１４が２０桁の表示データを読み出すための読み出しアドレスを出力すれば、５個のＶＲＡＭアドレスデコーダＤ１〜Ｄ５が連続する２０×５桁の表示データのアドレスを２０桁ずつ同時に出力させ、５個の連結ＶＲＡＭに与えることによって、２０桁ずつの表示データを５個の表示装置に表示させることができ、さらに、画面表示制御部１４からのスクロール表示動作に従って、５個のＶＲＡＭアドレスデコード手段がそれぞれ出力している表示データをスクロール表示するので、２０×５桁の表示データのスクロール表示を実行できる。
【００２５】
上述の多桁スクロール表示装置を実際に使用した典型的な例を示しているが図４および図５である。図４の多桁スクロール表示装置の使用例においては、部屋の内壁のそれぞれにＬＥＤパネルＬＰ１〜ＬＰ４を配置している。したがって、部屋の床に立った人は、周囲の壁の全面に配置されたＬＥＤパネルＬＰ１〜ＬＰ４上でスクロールされ、回転する表示を観察することができる。
【００２６】
また、図５の多桁スクロール表示装置の使用例は、図１の多桁スクロール表示装置１００を実質的に２組使用しているものである。すなわち、ＬＥＤパネルＰ１〜Ｐ５を外向きに円筒形に配置し、ＬＥＤパネルＰ１〜Ｐ５のそれぞれに対応してＬＥＤパネルＱ１〜Ｑ５を内向きに円筒形に配置している。したがって、円筒形に配置されたＬＥＤパネルＰ１〜Ｐ５；Ｑ１〜Ｑ５の内外にいる人は、それぞれＬＥＤパネルＰ１〜Ｐ５；Ｑ１〜Ｑ５のスクロールされ、回転する表示を見ることができる。このような配置は、従業員が内側で表示のための作業をしなければならず、外側では人々が同時にその表示を観察する必要がある場合などに適している。
【００２７】
【発明の効果】
以上のように本発明によれば、ｍ桁の表示データを読み出すことができる表示制御手段の表示データ読み出し速度がｍ×ｎ桁の表示データを読み出すのに不十分であっても、表示制御手段がｍ桁の表示データを読み出すための読み出しアドレスを出力すれば、ｎ個のＶＲＡＭアドレスデコード手段が連続するｍ×ｎ桁の表示データをｍ桁ずつ同時に生成し、ｎ個の連結ＶＲＡＭに与えることによって、ｎ個の表示装置に表示させることができ、さらに、表示制御手段からのスクロール表示動作に従って、ｎ個のＶＲＡＭアドレスデコード手段がそれぞれ出力している表示データをスクロール表示するので、ｍ×ｎ桁の表示データのスクロール表示を実行できるという効果がある。
【図面の簡単な説明】
【図１】この発明の多桁スクロール表示装置の実施の形態の構成を示すブロック図である。
【図２】図１のアドレス切替器を詳細に示すブロック図である。
【図３】（ａ），（ｂ），（ｃ）は、図１のＶＲＡＭに書き込まれた表示データの読み出し時に、図２のアドレス切替器のＶＲＡＭアドレスデコーダが設定するウインドについて説明する図である。
【図４】部屋の内壁に４枚のＬＥＤパネルを配置した図１の多桁スクロール表示装置の使用例を示す図である。
【図５】内外にそれぞれ５枚のＬＥＤパネルを筒型になるように配置した図１の多桁スクロール表示装置の使用例を示す図である。
【図６】多桁スクロール表示装置の従来例を示すブロック図である。
【図７】図６の多桁スクロール表示装置によって表示が行われるＬＥＤパネル上の表示を示す図である。
【図８】図６の多桁スクロール表示装置の表示に係わる各種信号を示すタイムチャートである。
【符号の説明】
１００    多桁スクロール表示装置
１１    ＣＰＵ
１２    発振器
１３    伝送用分周器
１４    画面表示制御部
１５    アドレス切替器（ＭＰＸ）
１６１〜１６５    ＶＲＡＭ
１７    バスドライバ
１８１〜１８５    Ｐ／Ｓ変換器
１９    ＬＥＤ表示タイミング生成部
２０１〜２０５，ＬＰ１〜ＬＰ４，Ｐ１〜Ｐ５，Ｑ１〜Ｑ５  ＬＥＤパネル
２１１〜２１５    ＬＥＤ表示部
ＳＬ    セレクタ
Ｄ０    全ＶＲＡＭアドレスデコーダ
Ｄ１〜Ｄ５    ＶＲＡＭアドレスデコーダ
Ｒ１〜Ｒ５    オア回路
【図１】
0004034494.tif 000003
【図２】
0004034494.tif 000004
【図３】
0004034494.tif 000005
【図４】
0004034494.tif 000006
【図５】
0004034494.tif 000007
【図６】
0004034494.tif 000008
【図７】
0004034494.tif 000009
【図８】
0004034494.tif 000010