(57)【特許請求の範囲】
【請求項１】
ダイナミック・ランダムアクセスメモリ（ＤＲＡＭ）アレーを動作させる方法であって、
第１の状態および第２の状態を有するクロック信号を生ずる過程と、
前記ＤＲＡＭアレーへのアクセスを開始するように送出されるアクセス制御信号を生ずる過程と、
前記アクセス制御信号の送出中に前記第１の状態から前記第２の状態への第１の遷移を経る前記クロック信号に応答して、行アドレスデコード動作、前記ＤＲＡＭアレーのビット線等化回路の活性化解除および前記ＤＲＡＭアレーのセンス増幅器等化回路の活性化解除を開始する過程と、
前記アクセス制御信号の送出中に前記第２の状態から前記第１の状態への第１の遷移、すなわち前記第１の状態から前記第２の状態への前記第１の遷移のあとの前記クロック信号の次の遷移である前記第２の状態から前記第１の状態への第１の遷移を経る前記クロック信号に応答してセンス増幅器イネーブル動作を開始する過程と、
前記アクセス制御信号の送出中に前記第１の状態から前記第２の状態への第２の遷移、すなわち前記第２の状態から前記第１の状態への前記第１の遷移のあとの前記クロック信号の次の遷移である前記第１の状態から前記第２の状熊への第２の遷移を経る前記クロック信号に応答して列アドレスデコード動作を開始する過程と
を含む方法。
【請求項２】
前記ビット線等化回路の活性化解除を行う過程が
等化信号を前記ＤＲＡＭアレーの二つのビット線の間に延びる第１の等化トランジスタのゲートに伝送する過程と、
前記等化信号に応答して前記第１の等化トランジスタをオフにし、それによって前記二つのビット線を接続解除する過程と
を含む請求項１記載の方法。
【請求項３】
前記センス増幅器等化回路を活性化解除する過程が
前記等化信号を前記ＤＲＡＭアレーのセンス増幅器の二つ端子の間に延びる第２の等化トランジスタのゲートに伝送する過程と、
前記等化信号に応答して前記第２の等化トランジスタをオフにし、それによって前記センス増幅器の前記端子を接続解除する過程と
を含む請求項２記載の方法。
【請求項４】
前記行アドレスデコード動作が
前記ＤＲＡＭアレーの行アドレスを表す複数の行アドレス信号を受ける過程と、
前記行アドレスを判定するように前記行アドレス信号をデコードする過程と、
前記行アドレスに対応する前記ＤＲＡＭアレーのワード線をオンにする過程と
を含む請求項１記載の方法。
【請求項５】
前記ビット線等化回路の活性化解除が前記行アドレスデコード動作の完結の前に完結する請求項１記載の方法。
【請求項６】
前記ビット線等化回路の活性化解除および行アドレスデコード動作が、前記第２の状態から前記第１の状態への前記第１の遷移を前記クロック信号が受ける前に完結する請求項５記載の方法。
【請求項７】
前記センス増幅器イネーブル動作が
前記センス増幅器の第１の入力端子を第１の電圧源に接続する過程と、
前記センス増幅器の第２の入力端子を第２の電圧源に接続する過程と
を含む請求項１記載の方法。
【請求項８】
前記センス増幅器の第１の入力端子を第１の電圧源に接続する過程が前記センス増幅器の前記第１の入力端子と前記第１の電圧源との間に並列に接続した複数のトランジスタを逐次イネーブルする過程を含む請求項７記載の方法。
【請求項９】
前記センス増幅器イネーブル動作が前記第１の状態から前記第２の状態への前記第２の遷移を前記クロック信号が受ける前に完結する請求項１記載の方法。
【請求項１０】
前記第１の状態が論理ハイの状態であり前記第２の状態が論理ロウの状態である請求項１記載の方法。
【請求項１１】
前記第１の状態が論理ロウの状態であり前記第２の状態が論理ハイの状態である請求項１記載の方法。
【請求項１２】
前記クロック信号をシステムクロック信号に応答して位相同期ループ回路で発生する請求項１記載の方法。
【請求項１３】
前記システムクロック信号およびクロック信号の各々が上昇縁部および下降縁部を有し、前記クロック信号の縁部が前記システムクロック信号の前記縁部に対して所定の位相関係を有する請求項１２記載の方法。
【請求項１４】
第１の状態および第２の状態を有する試験信号を生ずる過程と、
その試験信号が前記第１の状態にあるとき請求項１記載の過程を行う過程と、
前記試験信号が前記第２の状態にあるとき、前記行アドレスデコード動作の開始、前記ビット線等化回路の活性化解除、前記センス増幅器等化回路の活性化解除、前記センス増幅器のイネーブル動作、および列アドレスデコード動作の自己同期式イネーブル動作を、前記クロック信号とは無関係に行う過程と
をさらに含む請求項１記載の方法。
【請求項１５】
複数のビット線等化回路と複数のセンス増幅器と複数のセンス増幅器等化回路とを有するダイナミック・ランダムアクセスメモリ（ＤＲＡＭ）アレーを制御する制御回路であって、
第１の状態および第２の状態を有するクロック信号を受けるクロック入力端子と、
アクセス制御信号を受けるアクセス制御信号端子と、
前記アクセス制御信号が送出され前記クロック信号が前記第１の状態から前記第２の状態への遷移を経るときに等化信号、すなわち前記ビット線等化回路および前記センス増幅器等化回路をディスエーブルする等化信号を発生する第１の信号発生回路と、
前記アクセス制御信号が送出され前記クロック信号が前記第２の状態から前記第１の状態への遷移、すなわち前記第１の状態から前記第２の状態への前記遷移のあとの前記クロック信号の次の遷移である前記第２の状態から前記第１の状態への遷移を経るときにセンス増幅器制御信号、すなわち前記センス増幅器をイネーブルするセンス増幅器制御信号を発生する第２の信号発生回路と
を含む制御回路。
【請求項１６】
試験信号を受ける試験入力端子と、
前記試験入力端子に接続した試験回路と
をさらに含み、前記試験回路が前記試験信号の送出時にイネーブルされ、そのイネーブルされた試験回路が前記クロック信号を前記第１および第２の信号発生回路から印加解除し、それによって前記第１および第２の信号発生回路が前記アクセス制御信号に応答した非同期的動作をできるようにした請求項１５記載の制御回路。
【請求項１７】
ダイナミック・ランダムアクセスメモリ（ＤＲＡＭ）アレーの行アドレスデコード動作、ビット線等化回路の活性化解除、センス増幅器等化回路の活性化解除、センス増幅器イネーブル動作および列アドレスデコード動作を制御する制御回路であって、
複数のクロック縁部を有するクロック信号を受けるクロック入力端子と、
アクセス制御信号を受けるアクセス制御信号端子と、
前記アクセス制御信号および前記クロック信号の第１の縁部に応答して前記行アドレスデコード動作を開始する手段と、
前記アクセス制御信号および前記クロック信号の前記第１の縁部に応答して前記ビット線等化回路を活性化解除する手段と、
前記アクセス制御信号および前記クロック信号の前記第１の縁部に応答して前記センス増幅器等化回路を活性化解除する手段と、
前記アクセス制御信号および前記クロック信号の第２の縁部、すなわち前記第１の縁部のあとの前記クロック信号の次の縁部である第２の縁部に応答して前記センス増幅器イネーブル動作を開始する手段と、
前記アクセス制御信号および前記クロック信号の前記第３の縁部、すなわち前記第２の縁部のあとの前記クロック信号の次の縁部である第３の縁部に応答して前記列アドレスデコード動作を開始する手段と
を含む制御回路。
【請求項１８】
ダイナミック・ランダムアクセスメモリ（ＤＲＡＭ）アレーを動作させる方法であって、
第１の状態および第２の状態を有するクロック信号を生ずる過程と、
前記ＤＲＡＭアレーへのアクセスを開始するように送出されるアクセス制御信号を生ずる過程と、
前記アクセス制御信号が送出され前記クロック信号が前記第１の状態から前記第２の状態への第１の遷移を経るときに、行アドレス動作の開始、前記ＤＲＡＭアレーのビット線等化回路の活性化解除および前記ＤＲＡＭアレーのセンス増幅器等化回路の活性化解除を行う過程と、
前記アクセス制御信号が送出され前記クロック信号が前記第２の状態から前記第１の状態への第１の遷移、すなわち前記第１の状態から前記第２の状態への前記第１の遷移のあとの前記クロック信号の次の遷移である前記第２の状態から前記第１の状態への第１の遷移を経るときに、センス増幅器イネーブル動作、すなわちセンス増幅器の第１の入力端子を第１の電圧源に接続する過程と前記センス増幅器の第２の入力端子を第２の電圧源に接続する過程とを含むセンス増幅器イネーブル動作を開始する過程と、
前記アクセス制御信号が送出され前記クロック信号が前記第１の状態から前記第２の状態への第２の遷移、すなわち前記第２の状態から前記第１の状態への前記第１の遷移のあとの前記クロック信号の次の遷移である前記第１の状態から前記第２の状態への第２の遷移を経るとき列アドレスデコード動作を開始する過程と、
を含む方法。
【請求項１９】
前記センス増幅器の第１の入力端子を第１の電圧源に接続する前記過程が、前記センス増幅器の前記第１の入力端子と前記第１の電圧源との間に並列に接続した複数のトランジスタを逐次的にイネーブルする過程を含む請求項１８記載の方法。
【請求項２０】
ダイナミック・ランダムアクセスメモリ（ＤＲＡＭ）アレーを動作させる方法であって、
第１の状態および第２の状態を有し、システムクロック信号に応答して位相同期ループ回路により発生されたクロック信号を生ずる過程と、
前記ＤＲＡＭアレーへのアクセスを開始するように送出されるアクセス制御信号を生ずる過程と、
前記アクセス制御信号が送出され前記クロック信号が前記第１の状態から前記第２の状態への第１の遷移を経るときに、行アドレスデコード動作、前記ＤＲＡＭアレーのビット線等化回路の活性化解除および前記ＤＲＡＭアレーのセンス増幅器等化回路の活性化解除を開始する過程と、
前記アクセス制御信号が送出され前記クロック信号が前記第２の状態から前記第１の状態への第１の遷移、すなわち前記第１の状態から前記第２の状態への前記第１の遷移のあとの前記クロック信号の次の遷移である前記第２の状態から前記第１の状態への第１の遷移を経るときにセンス増幅器イネーブル動作を開始する過程と、
前記アクセス制御信号が送出され前記クロック信号が前記第１の状態から前記第２の状態への第２の遷移、すなわち前記第２の状態から前記第１の状態への前記第１の遷移のあとの前記クロック信号の次の遷移である前記第１の状態から前記第２の状態への第２の遷移を経るときに列アドレスデコード動作を開始する過程と
を含む方法。
【請求項２１】
前記システムクロック信号および前記クロック信号の各々が上昇縁部および下降縁部を有し、前記クロック信号の縁部が前記システムクロック信号の縁部に対して所定の位相関係を有する請求項２０記載の方法。
【請求項２２】
ダイナミック・ランダムアクセスメモリ（ＤＲＡＭ）アレーを動作させる方法であって、
（ａ）第１の状態および第２の状態を有するクロック信号を生ずる過程と、
（ｂ）前記ＤＲＡＭアレーへのアクセスを開始するように送出されるアクセス制御信号を生ずる過程と、
（ｃ）前記アクセス制御信号が送出され前記クロック信号が前記第１の状態から前記第２の状態への第１の遷移を経るときに、行アドレスデコード動作、前記ＤＲＡＭアレーのビット線等化回路の活性化解除および前記ＤＲＡＭアレーのセンス増幅器等化回路の活性化解除を開始する過程と、
（ｄ）前記アクセス制御信号が送出され前記クロック信号が前記第２の状態から前記第１の状態への第１の遷移、すなわち前記第１の状態から前記第２の状態への前記第１の遷移のあとの前記クロック信号の次の遷移である前記第２の状態から前記第１の状態への第１の遷移を経るときにセンス増幅器イネーブル動作を開始する過程と、
（ｅ）前記アクセス制御信号が送出され前記クロック信号が前記第１の状態から前記第２の状態への第２の遷移、すなわち前記第２の状態から前記第１の状態への前記第１の遷移のあとの前記クロック信号の次の遷移である前記第１の状態から前記第２の状態への第２の遷移を経るときに列アドレスデコード動作を開始する過程と、
（ｆ）第１の状態および第２の状態を有する試験信号を生ずる過程と、
（ｇ）前記試験信号が前記第１の状態にあるとき前記過程（ａ）−（ｅ）を行う過程と、
（ｈ）前記試験信号が前記第２の状態にあるとき、前記行アドレスデコード動作の開始、前記ビット線等化回路の活性化解除、前記センス増幅器等化回路の活性化解除、前記センス増幅器のイネーブル動作および列アドレスデコード動作の自己同期式イネーブル動作を前記クロック信号とは無関係に行う過程と
を含む方法。
【請求項２３】
複数のビット線等化回路、複数のセンス増幅器および複数のセンス増幅器等化回路を有するダイナミック・ランダムアクセスメモリ（ＤＲＡＭ）アレーを制御する制御回路であって、
第１の状態および第２の状態を有するクロック信号を受けるクロック入力端子と、
アクセス制御信号を受けるアクセス制御信号端子と、
前記アクセス制御信号が送出され前記クロック信号が前記第１の状態から前記第２の状態への遷移を経るときに、等化信号、すなわち前記ビット線等化回路および前記センス増幅器等化回路をディスエーブルする等化信号を発生する第１の信号発生回路と、
前記アクセス制御信号が送出され前記クロック信号が前記第２の状態から前記第１の状態への遷移、すなわち前記第１の状態から前記第２の状態への遷移のあとの前記クロック信号の次の遷移である前記第２の状態から前記第１の状態への遷移を経るときに、センス増幅器制御信号、すなわちセンス増幅器をイネーブルするセンス増幅器制御信号を発生する第２の信号発生回路と、
試験信号を受ける試験入力端子と、
前期試験入力端子に接続され、前期試験信号送出時にイネーブルされ、そのイネーブルされた状態で前記クロック信号を前記第１および第２の信号発生回路から印加解除し、それによって前記第１および第２の信号発生回路が前記アクセス制御信号に応答して非同期式に動作できるようにする試験回路とを含む
制御回路。
【発明の詳細な説明】
発明の背景
発明の分野
この発明はダイナミック・ランダムアクセスメモリ（ＤＲＡＭ）アレーの動作に関する。より詳しくいうと、この発明はＤＲＡＭアレー内部動作制御のための同期クロック信号を用いる方法および構造に関する。
従来技術の説明
慣用のＤＲＡＭアレーは非同期型か同期型に概括的に分類できる。非同期型ＤＲＡＭアレーはアレーへのまたはアレーからのデータフローの制御のためのシステムクロック信号を用いない。三星社刊４Ｍ×４同期型ダイナミック・ランダムアクセスメモリデータシート所載のアレーなどの同期型ＤＲＡＭ（ＳＤＲＡＭ）アレーはデータフローの制御のためのシステムクロック信号を用いる。非同期型ＤＲＡＭアレーも同期型ＤＲＡＭアレーもＤＲＡＭアレーへのアクセスのために二段階外部動作を行う。各二段階外部動作は行アクセス動作と列アクセス動作とを含む。行アクセス動作は行アクセス（ＲＡＳ＃）信号が非同期的に送出されたとき（非同期型ＤＲＡＭアレーの場合）または行アクセスもしくは起動コマンドが実行されたとき（ＳＤＲＡＭアレーの場合）に開始される。行アクセス動作開始ののち行アドレスをＤＲＡＭアレーにラッチして被選択行のデータ値をセンス増幅器バンクにロードする。列アクセス動作は列アクセス（ＣＡＳ＃）信号が送出されたとき（非同期型ＤＲＡＭアレーの場合）または列アクセスコマンドが実行されたとき（ＳＤＲＡＭアレーの場合）に開始される。列アクセス動作開始ののち列アドレスをＤＲＡＭアレーにラッチして被選択列（センス増幅器）のデータ値にアクセスする。
図１は慣用のＤＲＡＭアレー１００の一部の概略図である。ＤＲＡＭアレー１００は、ビット線１および２、ワード線１１および１２、メモリセルコンデンサ２３−２４、等化線１５、等化トランジスタ１６、センス増幅器制御線３１−３４、列スイッチ線３５、データ線３６−３７、センス増幅器トランジスタ４０−４５、列選択トランジスタ４６−４７、およびセンス増幅器等化トランジスタ５１を含む。図示のとおり、トランジスタ２１およびコンデンサ２３はメモリセル６１を構成し、トランジスタ２２およびコンデンサ２４はメモリセル６２を構成する。トランジスタ４１−４４はセンス増幅器５０として使われる再生ラッチを構成するように接続されている。センス増幅器５０はトランジスタ４０および４５経由で電源Ｖｃｃおよび接地点にそれぞれ接続されている。
メモリセル６１を対象とする慣用の行アクセス動作はＲＡＳ＃信号の送出により開始される。ＲＡＳ＃信号の送出のあと、メモリセル６１および基準セル６２の記憶データ値をセンス増幅器５０に首尾良くロードするためにＤＲＡＭアレー１００内で生起すべき一連のイベントがある。まず、行アドレスをデコードしなければならない。第２に、ビット線等化トランジスタ１６（通常オンになっている）をオフにしなければならない。第３に、被選択ワード線１１または１２をオンにしなければならない。第４に、センス増幅器をオンにする必要がある。ＤＲＡＭアレー１００においては（同期型であるか非同期型であるかに関わりなく）、ＲＡＳ＃信号に応答して行アクセス動作を単一のイベントとして開始し実行する。その結果、上述の四つの重要なイベントの各々は自己同期式に実行する必要がある。すなわち、ＲＡＳ＃信号の入来とともに遅延連鎖が外部の同期基準なしにこれら四つの重要なイベントの各々を順次に生じさせる。これら四つの重要なイベントをより詳しく次に述べる。
行アドレスデコード過程はＤＲＡＭアレー１００へのＲＡＳ＃信号および行アドレスに応答して慣用の行デコード回路（図示してない）が行う。
ＤＲＡＭアレー１００がアクセスを受けてない場合は、ビット線１および２をＤＲＡＭアレー１００の電源電圧Ｖｃｃの半分に等しい電圧に等化する。この等化は等化信号ＥＱを等化線１５に送出することによって行う。送出された等化信号ＥＱは等化トランジスタ１６をオンにし、それによってビット線１および２を接続し、これらビット線１および２をほぼ同じ電圧にする。等化トランジスタがオンになる前はビット線１および２の一方の電圧はＶｃｃでありそれらビット線１および２の他方の電圧は接地電位である。ビット線１および２の容量はほぼ同じであるから、トランジスタ４０および４５がオフになり等化トランジスタ１６がオンになったときビット線１および２は電源電圧Ｖｃｃの半分に等しい電圧に等化される。ＲＡＳ＃信号を受けると等化トランジスタ１６は等化信号ＥＱを自己同期式に送出停止してオフになる。
等化トランジスタ１６をオフにしたあとワード線１１または１２をそれぞれのワード線信号ＷＬ０またはＷＬ１の送出によりオンにする。例えば、メモリセル６１にアクセスするにはワード線信号ＷＬ０をオンにしワード線信号ＷＬ１をオフのままにしておく。ワード線信号ＷＬ０はＲＡＳ＃信号に関して自己同期式に送出される。セル６１に蓄積された電荷をビット線１に供給するには等化トランジスタ１６をワード線１１がオンになる前にオフにしなければならない。ワード線信号ＷＬ０を送出すると、セルトランジスタ２１がオンになり、コンデンサ２３の蓄積電荷をビット線１に転送する。メモリ６１が充電された状態にある場合は、この電荷転送によって、ビット線１のビット線信号ＢＬの電圧がビット線２のビット線信号ＢＬ＃の電圧よりもわずかに高くなる。センス増幅器５０の活性化前におけるビット線１とビット線２との間の電圧差が大きいほど、センス増幅器５０がデータ値をより短い時間内に正しく検出できる確率が高まる。したがって、ビット線１および２の差電圧をセンス増幅器５０の活性化の前に十分に発生させておくことが重要である。
ワード線１１をオンにしたあと、論理ロウのセンス増幅器イネーブル信号ＳＡ＃をセンス増幅器制御線３１に、論理ハイのセンス増幅器イネーブル信号ＳＡをセンス増幅器制御線３２にそれぞれ送出することによって、センス増幅器５０をオンにする。センス増幅器５０はＲＡＳ＃信号に関して自己同期式にオンになる。センス増幅器イネーブル信号ＳＡおよびＳＡ＃はトランジスタ４５および４０をそれぞれオンにし、電源電圧Ｖｃｃおよび接地電位をセンス増幅器５０に印加する。ＤＲＡＭアレー１００がアクセスされていないときは、センス増幅器等化トランジスタ５１をオンにし、それによってセンス増幅器制御線３３および３４を互いに接続しセンス増幅器５０がメモリアクセスの前に確実にリセットされるようにする。センス増幅器５０にアクセスする場合はセンス増幅器等化トランジスタ５１をオフにし、それによって制御線３３および３４を接続解除しセンス増幅器５０をイネーブルする。
従来技術の構成は、ＲＡＳ＃信号を受けたのち所望の間隔で上述の信号を発生できるようにする遅延素子を用いている。それら遅延素子は上記四つの重要なイベントを生ずるのに必要な自己同期を提供する。すなわち、ＤＲＡＭアレー１００をシステムクロック信号を有するシステムで用いる場合は、ＤＲＡＭアレー１００のデータアクセス時間はこのシステムクロック信号の周波数から独立している。この性質は、多様なクロック周波数にわたって動作する場合に相対的に一定のメモリアクセス時間を必要とするシステムに有利である。しかし、上述の自己同期モードの動作の主な欠点は、採用した遅延素子がプロセス、温度および電源電圧の変動に左右されることである。したがって、動作条件の広い範囲にわたって信頼性の高い動作を保証するには、上述の四つの重要なイベントを安全な時間マージンによって互いに分離しなければならず、結果的にＤＲＡＭアレー１００の全体としての遅延を長くし動作速度を遅くしてしまう。したがって、ＤＲＡＭアレーにおける行アクセス動作を慣用の自己同期式の行アクセス動作よりも高速度で行う構造および方法を実現することが望ましい。そのような構造および方法がプロセス、温度および電源電圧の変動に左右されなければ、それも望ましい。また、そのようなＤＲＡＭアレーが試験用の低い周波数で非同期式に動作できれば、それも望ましい。
概要
この発明によると、ＤＲＡＭアレーの被選択ワード線、センス増幅器および列スイッチの活性化および非活性化の開始にシステムクロック信号を用い、従来技術のＤＲＡＭアクセス構成における遅延素子に起因するタイミングの不確定性をそれによって解消する。
一つの実施例はシステムクロック信号および行アクセス信号に応答してＤＲＡＭアレーを動作させる方法を含む。ＤＲＡＭアレーへのアクセスの開始のために行アクセス信号を送出する。システムクロック信号の各上昇縁部の期間に行アクセス信号の状態を判定する。行アクセス信号が送出されシステムクロック信号の上昇縁部が生じると、行アドレスデコード動作が開始され、ビット線トランジスタおよびセンス増幅器等化トランジスタがオフになる。これらの動作は、ビット線トランジスタおよびセンス増幅器等化トランジスタが被アドレス行のワード線のオンへの切換え前にオフになるように並行して行われる。
クロック信号の後続の下降縁部を検出するとセンス増幅器はオンになる。行アドレスデコード動作が完結し、ビット線トランジスタおよびセンス増幅器トランジスタをクロック信号の下降縁部の生起前にオフにする。センス増幅器がオンになるとメモリセルの被アドレス行のデータ値をセンス増幅器に蓄積する。
次のクロック信号上昇縁部を検出すると列アドレスデコード動作が開始される。列アドレスデコード動作が完結すると、このＤＲＡＭアレーのセンス増幅器からデータ値が読み出される。
上述の方法の一つの変形では、上記クロック信号はシステムクロック信号である。もう一つの変形では、クロック信号をシステムクロック信号に応答して位相同期ループ回路で発生する。その変形では、クロック信号の上記縁部をシステムクロック信号の縁部に対して所定の位相関係にできる。
ＤＲＡＭアレーのアクセス動作はシステムクロック信号に応答して行われるので、この発明のＤＲＡＭメモリのアクセス時間はクロック周波数に左右される。しかし、開発ずみの技術のコンピュータシステムではこれは問題ではない。そのシステムのデータアクセス時間がクロック周期単位で定まりシステムクロック周波数にほとんど左右されないからである。例えば、通常のＰｅｎｔｉｕｍ搭載ＰＣシステムのメモリアクセス時間は、通常３または４クロック周期に固定される。
代わりの実施例ではＤＲＡＭアレーに非同期動作をさせる試験モードを上述の方法に含める。試験モードをイネーブルするのに試験信号を送出する。ウェーハ分別環境で低周波数動作（例えば１０ＭＨｚ以下）を要する場合は試験モードがウェーハ分別試験に重要である。試験モードでは、行アドレスデコード動作、ビット線トランジスタおよびセンス増幅器トランジスタのオフ化動作、センス増幅器イネーブル動作、および列アドレスデコード動作をクロック信号とは独立に自己同期式に開始させる。これによって、ＤＲＡＭアレーの試験をクロック周波数とは独立の妥当な動作速度で行うことができる。
この発明はＤＲＡＭアレーへの同期アクセスのための制御回路も含んでいる。この制御回路は、行アクセス信号の送出およびクロック信号の上昇縁部の生起の時点でビット線トランジスタおよびセンス増幅器等化トランジスタをオフにする信号を発生する第１の信号発生回路を含む。また、この制御回路は、行アクセス信号の送出およびクロック信号の下降縁部の生起の時点でセンス増幅器制御信号を発生する第２の信号発生回路も備える。このセンス増幅器制御信号はセンス増幅器をイネーブルする。
この発明は次に述べる詳細な説明および図面からよりよく理解されよう。
【図面の簡単な説明】
図１は慣用のＤＲＡＭアレーの一部の概略図である。
図２はこの発明の一つの実施例による図１のＤＲＡＭアレーの制御を図解するタイミング図である。
図３はこの発明の一つの実施例による図１のＤＲＡＭアレーの制御に用いる制御回路の概略図である。
発明の詳細な説明
図２はこの発明の一つの実施例によるＤＲＡＭアレー１００（図１）の制御に用いる制御信号を図解するタイミング図である。この実施例において、ＤＲＡＭアレー１００の内部動作のタイミングの制御にシステムクロック信号を用いる。詳細にいうと、システムクロック信号の縁部を決定的な内部動作の開始に用いる。もう一つの変形では、システムクロック信号のバッファ用に位相同期ループ回路を用い、良好なデューティサイクルの（すなわち、均一なハイ半周期、ロウ半周期の）高品質クロック信号をそれによって発生する。位相同期ループ回路は、システムクロック信号の上昇縁部および下降縁部の期間以外の時点で他の内部イベントを開始させる所定の位相関係の縁部をもつ信号を発生することもできる。
この実施例では、ＤＲＡＭアレー１００をシステムクロック信号周波数６６乃至１００ＭＨｚの高速システムに実動化できる。その実施例では、行アクセス動作はシステムクロック信号２サイクルの期間に実行する。詳細に後述するとおり、システムクロック信号の上昇縁部は、ビット線等化トランジスタ１６をオフにし、センス増幅器等化トランジスタ５１をオフにし、ワード線１１または１２をオンにして、行アドレスデコード動作の過程を開始させる。システムクロック信号の後続下降縁部はセンス増幅器５０のオンへの切換え（トランジスタ４０および４５をオンさせることにより）を開始させる。システムクロック信号の後続上昇縁部は列アドレスデコード動作を開始させる。データはクロックの次の上昇縁部の前にメモリセル６１または６２に書き込まれるか、データ線３６および３７に供給される。
この方法においては、ＤＲＡＭメモリアクセス（すなわち、システムクロック２周期）の持ち時間の大部分は二つの時間長に費やされる。第１の時間長はワード線１１または１２のオンへの切換えとセンス増幅器５０のオンへの切換えとの間で経過する時間である。第２の時間長はセンス増幅器５０のオンへの切換えと列アクセス動作（すなわち、センス増幅器５０をデータ線３６および３７に接続すること）との間に経過する時間である。これら第１および第２の時間長はＤＲＡＭアレー１００の動作における二つの決定的に重要なタイミングパラメータである。
図２はメモリセル６１の読出し動作の期間中のＤＲＡＭアレー１００における制御信号の相対的タイミングを示す。ＲＡＳ＃信号はＤＲＡＭアレー１００の外部で発生する制御信号である。ＲＡＳ＃信号は新たなメモリアクセスの入来を示すために送出する（論理ロウ電圧レベルで）。ＲＡＳ＃信号は現メモリアクセスの終了を示すために送出解除する（論理ハイ電圧レベルで）。内部的には、ＤＲＡＭアレー１００はＲＡＳ＃信号をサンプルするのにシステムクロック信号の上昇縁部を用いる。ＲＡＳ＃信号のロウ送出を（システムクロック信号の上昇縁部の期間に）ＤＲＡＭアレー１００が検出すると、等化線１５に印加されている通常ハイの等化信号が論理ロウ電圧レベルに駆動されてビット線等化トランジスタ１６およびセンス増幅器等化トランジスタ５１をオフにする。
等化トランジスタ１６および５１をオフにする動作は列アドレスのラッチ動作およびデコード動作と並行して行う。行アドレスのデコード動作が完結すると、ワード線信号ＷＬ０がハイで送出され、ワード線１１をオンにする。等化トランジスタ１６および５１のオフへの切換えはワード線１１がオンになる前に完結する。ワード線１１がオンになったあと、メモリセル６１のコンデンサ２３の蓄積電荷によりビット線１に電圧が発生し、ビット線１とビット線２との間に電圧差が生じる。
行アドレスデコード動作、等化トランジスタ１６および５１のオフへの切換え、およびワード線１１のオンへの切換えはシステムクロック信号の後続下降縁部の前にそれぞれ完結する。センス増幅器イネーブル信号ＳＡおよびＳＡ＃はＤＲＡＭアレー１００がシステムクロック信号の後続下降縁部を検出したとき活性化される（すなわち、ＳＡはハイで送出されＳＡ＃はロウで送出される）。一つの実施例では、センス増幅器イネーブル信号ＳＡ＃をセンス増幅器ＳＡの活性化のおよそ２ナノ秒後に活性化させて、Ｖｃｃ電源と接地電位電源との間に直接に流れる電流を減らす。もう一つの実施例では、センス増幅器イネーブル信号ＳＡおよびＳＡ＃を同時に活性化できる。センス増幅器５０の活性化によりビット線１および２のデータ値はセンス増幅器５０にラッチされる。
列アドレスデコード動作はシステムクロック信号の次の上昇縁部で開始される。列アドレスデコード動作が完結すると、列スイッチ信号ＣＳＷが線３５にハイで送出され、トランジスタ４６および４７をオンにする。その結果、センス増幅器５０はデータ線３６および３７に接続され、アドレス対象のデータをＤＲＡＭアレー１００のＩ／Ｏドライバ（図示してない）に移送する。
データアクセスの完結時点ではＲＡＳ＃信号はハイ状態で送出解除される。システムクロック信号の次の上昇縁部でハイのＲＡＳ＃信号が検出される。次の動作がこのハイのＲＡＳ＃信号の検出時にそれぞれ開始される。まず、ワード線信号ＷＬ０はロウ状態で送出解除され、ワード線１１をオフにする。次に、センス増幅器５０を、センス増幅器制御線３２および３１にそれぞれ供給されるセンス増幅器制御信号ＳＡおよびＳＡ＃の送出解除（それぞれロウおよびハイ状態で）によりオフにする。センス増幅器５０がオフになったあと、等化信号１５がハイの状態に遷移し、ビット線等化トランジスタ１６およびセンス増幅器等化トランジスタ５１をオンにする。
ＤＲＡＭアレー１００の上述の内部動作はシステムクロック信号の安定度が高いのでシステムクロック信号を用いて制御できる。最近の大部分のマイクロプロセッサシステムでは、システムクロック信号は広範囲の電源電圧および動作温度にわたって安定な信号を生ずる水晶発振器から取り出している。システムクロック信号の周波数が高い（例えば、０．６μｍＤＲＡＭプロセスに対して６０ＭＨｚ以上）場合は、上述の方法はＤＲＡＭアレー１００の内部動作の開始に遅延連鎖を用いた場合よりも高速で動作することを可能にする。すなわち、遅延連鎖は遅延量ばらつきの原因となり得る温度変動およびプロセス変動の補償のために余分の遅延量を提供する必要があるからである。
従来技術のＤＲＡＭデバイスに対比したこの発明のもう一つの利点は、重要な内部タイミングを外部システムクロックで制御しているので低周波数域での動作の際に動作マージンがより広くなることである。低性能のメモリセル、すなわちセンス動作が遅くしたがって慣用の自己同期式のセンス動作で誤動作を生じ得るメモリセルも、低周波数のシステムクロック信号に応答して動作させる場合は首尾よく動作し得る。
図３はこの発明の一つの実施例によるＤＲＡＭアレー１００の内部動作の制御に用いる制御回路３００の概略図である。制御回路３００はインバータ３０１−３２１、ＮＯＲゲート３３１−３３２、ＮＡＮＤゲート３３５−３３７、トランジスタ３４０−３５６およびコンデンサ３６０を含む。制御回路３００はＲＡＳ＃信号およびシステムクロック信号を受け、それに応答して等化信号を活性化解除しセンス増幅器制御信号ＳＡおよびＳＡ＃を活性化する。センス増幅器制御信号ＳＡは三つのセンス増幅器制御信号ＳＡ１、ＳＡ２およびＳＡ３の系列として発生する。センス増幅器制御信号ＳＡ１、ＳＡ２およびＳＡ３はＤＲＡＭアレー１００のトランジスタ４５（図１）に全体として等価なトランジスタ３４６、３４９および３５０にそれぞれ供給される。したがって、トランジスタ３４６、３４９および３５０がオンになると、センス増幅器５０がこれらトランジスタ経由で接地点に接続される。ＳＡ＃信号はトランジスタ３５４、すなわちＤＲＡＭアレー１００のトランジスタ４０（図１）と等価な動作を行うトランジスタ３５４に供給される。そこで、トランジスタ３５４がオンになると、センス増幅器がトランジスタ３５４経由でＶｃｃ電源電圧に接続される。
正常動作の期間中はＴＥＳＴ信号は論理ロウの値をもつ。このＴＥＳＴ信号は低周波数試験用代替回路に関連して詳しく後述する。正常動作の期間中はシステムクロック信号はＮＯＲゲート３３１およびインバータ３２１経由で伝達され、ｎチャンネルパストランジスタ３４１およびｐチャンネルパストランジスタ３４３のゲートに供給される。システムクロック信号の反転信号はＮＯＲゲート３３１経由で伝達され、ｐチャンネルパストランジスタ３４０およびｎチャンネルパストランジスタ３４２のゲートに供給される。ＲＡＳ＃信号はインバータ３０１で反転され、その反転信号は上記パストランジスタ３４０および３４１に供給される。
システムクロック信号が（システムクロック信号の上昇縁部で始まる）論理ハイの値をもつ場合は、ＲＡＳ＃信号の反転信号がインバータ３０３および３０２の形成するラッチに伝達される。ＲＡＳ＃信号が論理ロウの値をもつ場合は論理ハイの値がこのラッチに蓄積される。システムクロック信号は論理ハイの値をもっているので、パストランジスタ３４２および３４３はオフになり、センス増幅器制御信号ＳＡ１、ＳＡ２、ＳＡ３およびＳＡ＃を生ずる回路を実質的に接続解除する。
インバータ３０２および３０３の構成するラッチはＮＯＲゲート３３２の入力端子およびｎチャンネルトランジスタ３４５のゲートに論理ハイの信号を送る。その結果、ＮＯＲゲート３３２はインバータ３１４への論理ロウ信号を発生する。インバータ３１４は論理ハイの信号をｐチャンネルトランジスタ３４４のゲートに送る。それによってトランジスタ３４４はオフになり、トランジスタ３４５はオンになる。トランジスタ３４５に接続された接地端子はインバータ３１５および３１６の形成するラッチに論理ロウの信号が供給されるようにする。論理ハイの出力信号はこのラッチからインバータ３１７経由で伝達され、論理ロウの等価信号ＥＱが等化線１５に供給されるようにする。そこで、等化信号ＥＱは論理ロウのＲＡＳ＃信号とシステムクロック信号の上昇縁部との組合せに応答してロウ状態で送出解除される。上述のとおり、論理ロウの等化信号ＥＱは等化トランジスタ１６（図１）をオフにする。
等化信号ＥＱはｎチャンネルトランジスタ３５１−３５３のゲートにも供給する。等化信号ＥＱがロウになるとこれらトランジスタ３５１−３５３はオフになる。これによってセンス増幅器制御線３３および３４は実効的に接続解除され、センス増幅器５０の動作に備える（図１）。これらトランジスタ３５１−３５３はセンス増幅器等化トランジスタ５１（図１）に対応する。
行アドレスデコード動作は等化信号ＥＱの発生とほぼ並行して進む。行アドレスデコード動作は、ＲＡＳ＃信号に応答して動作する慣用の行アドレスデコード回路（図示してない）で行う。
システムクロック信号が半クロック周期ののち論理ロウの値に遷移すると、トランジスタ３４０および３４１の形成する伝達ゲートがオフになり、トランジスタ３４２および３４３の形成する伝達ゲートがオンになる。インバータ３０２および３０３の形成するラッチはインバータ３０４および３０５の形成するラッチに論理ロウの信号を送る。一方、インバータ３０４および３０５の形成するラッチは論理ハイのセンス増幅器制御信号ＳＡ１をｎチャンネルトランジスタ３４６のゲートに送る。これに応答してトランジスタ３４６はオンになり、それによってセンス増幅器制御線３４を接地電圧源に接続する。
センス増幅器制御信号ＳＡ１はＮＡＮＤゲート３３５の入力端子にも送り、またインバータ３０６−３０７およびＭＯＳコンデンサ３４７（ＭＯＳトランジスタのドレーンおよびソースを接地電圧源に接続して形成する）の構成する遅延連鎖に送る。この遅延連鎖の出力信号は論理ハイの信号であり、ＮＡＮＤゲート３３５の他方の入力端子に送られる。ＮＡＮＤゲート３３５は論理ロウの出力信号を生じ、この信号はインバータ３０８を通過して論理ハイのセンス増幅器制御信号を形成する。センス増幅器制御信号ＳＡ２はｎチャンネルトランジスタ３４９のゲートに加えられ、そのトランジスタ３４９をオンにする。その結果、センス増幅器制御線３４はトランジスタ３４９経由で接地電源電圧に接続される。
センス増幅器制御信号ＳＡ２はインバータ３０９−３１０およびＭＯＳコンデンサ３４８の形成する遅延連鎖にも送られる。この遅延連鎖の出力端子は論理ハイの信号であり、ＮＡＮＤゲート３３６の入力端子に送られる。ＮＡＮＤゲート３３６の他方の入力端子には論理ハイのセンス増幅器制御信号ＳＡ１を加える。これらの入力信号に応答して、ＮＡＮＤゲート３３６は論理ロウの出力信号を生ずる。この出力信号はインバータ３１１を通過して論理ハイのセンス増幅器制御信号ＳＡ３となる。このセンス増幅器制御信号ＳＡ３はｎチャンネルトランジスタ３５０のゲートに供給され、このトランジスタ３５０をオンにする。その結果、センス増幅器制御線３４はこのトランジスタ３５０経由で接地電源電圧に接続される。
上述のとおり、図１に関連して説明したセンス増幅器制御信号ＳＡは実際には三つのセンス増幅器制御信号ＳＡ１、ＳＡ２およびＳＡ３から構成される。これら制御信号ＳＡ１、ＳＡ２およびＳＡ３は逐次イネーブルされてトランジスタ３４６、３４９および３５０を逐次それぞれオンにする。これらトランジスタのオンへの逐次的切換えによって、接地電源電圧へのスイッチング過渡雑音は最小になる。
ＮＡＮＤゲート３３７は論理ハイのセンス増幅器制御信号ＳＡ１およびＳＡ３を受け、これに応答して、論理ロウの出力信号を直列接続のインバータ３１２および３１３に送る。インバータ３１３は論理ロウの信号をｐチャンネルトランジスタ３５４に送り、それによってトランジスタ３５４をオンにし、Ｖｃｃ電源電圧をセンス増幅器制御線３３に供給する。ＮＡＮＤゲート３３７はセンス増幅器制御信号ＳＡ３に応答して動作するので、センス増幅器制御線３３は、センス増幅器制御線３４の接地点への接続の短時間（例えば、およそ２ナノ秒）のちにＶｃｃ電源電圧に接続される。これによって、Ｖｃｃ電源電圧と接地電圧電源との間に直接に流れ得る電流量を減らしている。
制御回路３００の上述の動作モードはシステムクロック信号の周波数に依存している。この動作モードは、システムクロック信号の周波数が比較的高い（例えば、６６乃至１００ＭＨｚ）メモリアレー１００の正常動作期間中に望ましい。ウェーハ試験は通常は相対的に低い周波数、例えば、１０ＭＨｚ以下で行われる。低性能のメモリセルの中には、そのような低周波数での試験の際には正しく応答するもののより高い周波数では応答せず、そのためにウェーハ試験および欠陥修復の効率に悪影響を及ぼすものもある。したがって、制御回路３００は、ウェーハ試験において低周波数システムクロック信号を印加しているときＤＲＡＭアレー１００の非同期動作を可能にする回路を備えている。ＴＥＳＴパッド３７０はＴＥＳＴ信号の印加のために備えてある。上述のとおり、ＴＥＳＴ信号は制御回路３００の正常動作時には論理ロウの信号である。論理ハイのＴＥＳＴ信号は試験回路をイネーブルするために送出される。
この論理ハイのＴＥＳＴ信号はｎチャンネルトランジスタ３５５をオンにし、ＮＯＲゲート３３１の出力信号を強制的に論理ロウレベルにする。ＮＯＲゲート３３１の論理ロウの出力信号はパストランジスタ３４０および３４１をオンにし、ＲＡＳ＃信号がシステムクロックとは無関係にトランジスタ３４０および３４１経由で伝送されるようにする。ＮＯＲゲート３３１の論理ロウの出力信号はパストランジスタ３４２および３４３をオフにする。その結果、センス増幅器制御信号ＳＡ１、ＳＡ２、ＳＡ３およびＳＡ＃の発生がＲＡＳ＃信号の下降縁部で開始される。論理ロウのＲＡＳ＃信号が送出されインバータ３０１およびパストランジスタ３４０および３４１経由で伝送されると、インバータ３１８−３２０およびコンデンサ３６０の構成する遅延連鎖に論理ハイの信号が加えられる。この論理連鎖の出力信号はインバータ３０４および３０５から成るラッチにトランジスタ３５５経由で送られる。この論理ロウの信号に応答して、センス増幅器制御信号ＳＡ１、ＳＡ２、ＳＡ３およびＳＡ＃を上述のとおり発生する。列デコード動作は試験モードについても正常動作についても同様に行われる。したがって、試験モードがイネーブルされると回路３００は非同期式に動作する。これによって、正常動作周波数よりも低い周波数でＤＲＡＭアレーを試験できる。
いくつかの実施例に関連してこの発明を説明してきたが、この発明はここに開示した実施例に限られず、当業者に自明の多様の変形が可能であることを理解されたい。すなわち、この発明は請求の範囲の記載のみによって限定される。
【図１】
0004117708.tif 000002
【図２】
0004117708.tif 000003
【図３】
0004117708.tif 000004