(57)【特許請求の範囲】
【請求項１】
被写体を撮像する固体撮像素子を有する内視鏡と、前記固体撮像素子へ駆動信号を供給すると共に、前記固体撮像素子から出力される出力信号に対する信号処理を行う信号処理部と、がケーブルを介して接続された電子内視鏡装置において、
前記固体撮像素子は、当該固体撮像素子からの出力信号を電流増幅して前記ケーブルに送り出すインピーダンス低減手段を有し、
前記信号処理部は、
前記インピーダンス低減手段からの出力信号が入力されるとともに、当該出力信号のレベルを保持する信号レベル保持手段と、
前記インピーダンス低減手段からの出力信号及び前記信号レベル保持手段からの出力信号が入力されるとともに、当該入力を切り換えて出力を行う信号切り換え手段と、
前記固体撮像素子から信号読み出しを行う読み出し期間において、前記信号切り換え手段に対して前記インピーダンス低減手段からの出力信号を導通させて出力を行うとともに、前記固体撮像素子から信号読み出しを行わない非読み出し期間において、前記信号レベル保持手段からの出力信号を導通させて出力を行う制御手段と、
を有することを特徴とする電子内視鏡装置。
【請求項２】
一方の端部が前記ケーブルに接続されるとともに、他方の端部が前記信号レベル保持手段及び前記信号切り換え手段に接続され、前記ケーブルの終端のインピーダンスと等しくなるように信号の伝送を行う終端回路部をさらに有することを特徴とする請求項１に記載の電子内視鏡装置。
【請求項３】
前記制御手段は、前記読み出し期間において前記信号レベル保持手段に対して前記固体撮像素子からの出力信号におけるオプティカルブラック部の信号レベルを保持させるとともに、前記非読み出し期間において前記信号切り換え手段に対して前記オプティカルブラック部の信号レベルを導通させて出力を行うことを特徴とする請求項１または請求項２に記載の電子内視鏡装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は固体撮像素子の出力信号に対して信号処理すると共に、非信号読み出し期間における電力消費を低減化した電子内視鏡装置に関する。
【０００２】
【従来の技術】
近年、電荷結合素子（ＣＣＤ）等の固体撮像素子を用いた電子内視鏡装置が種々提案されている。この電子内視鏡装置は、細長の挿入部内に被写体を撮像する固体撮像素子を設けた内視鏡と、前記固定撮像素子へ駆動信号を供給するとともに、前記固体撮像素子からの撮像信号をケーブルを介して取込み当該撮像信号を処理するビデオプロセッサ部とを備え、このビデオプロセッサ部からの映像信号をモニタにて表示させるようにしたものとして知られている。
【０００３】
このようにＣＣＤを備えた電子内視鏡装置において、固体撮像素子周辺の実装及び撮像信号の出力回路や伝送方式に関して種々の提案がなされている。例えば、本出願人により、特願平９−７１６３２号では図１１に示すものに類似した電子内視鏡装置が提案されている。
【０００４】
図１１に示す電子内視鏡装置１′は、固体撮像素子としてＣＣＤ１０を備えた電子内視鏡（スコープとも記す）２と、被写体に照射する照明光を供給する光源装置３と、前記ＣＣＤ１０へ駆動信号を供給するとともに、前記ＣＣＤ１０からの撮像信号を伝送ケーブル１８を介して取込み当該撮像信号を処理するビデオプロセッサ４′と、前記ビデオプロセッサ４′から出力される映像信号を表示するカラーモニタ５とを備えている。
【０００５】
上記電子内視鏡２は、細長の挿入部６を有し、この挿入部６の後端には太幅のの操作部８が形成されている。挿入部６内には照明光を伝送するライトガイド７が挿通されており、このライトガイド７の後端は光源装置３に着脱自在で接続され、ランプ１３からの照明光がコンデンサレンズ１２を介してこのライトガイド７の後端面に供給される。この照明光は伝送され、先端部３１に取り付けられた先端面からさらに、照明レンズ１４を介して被写体に照射される。
【０００６】
挿入部６の先端部３１には、対物レンズ９が設けられ、被写体像をその焦点面に結ぶ。この焦点面にはＣＣＤ１０が配置されている。なお、被写体像は、ＣＣＤ１０のＣＣＤチップ前面の色フィルタにより光学的に色分離される。
【０００７】
このＣＣＤ１０によって光電変換されて、光学的に色分離された被写体像に応じた電荷として蓄積される。このＣＣＤ１０は、ビデオプロセッサ４′内に設けたＣＣＤドライバ１６からのＣＣＤドライブ信号がケーブル１７を介して印加されることにより蓄積電荷が読み出される。
【０００８】
この読み出された信号（撮像信号ともいう）は、このＣＣＤ１０の内部に設けたインピーダンス低減手段である出力アンプ３３（図１２参照）により増幅された後、操作部８及び挿入部６内に配線された同軸ケーブル１８を介してその終端に接続されたビデオプロセッサ４′の内部のプリアンプ２０に入力される。
【０００９】
このプリアンプ２０の入力端、つまり同軸ケーブル１８の終端は消費電力低減化手段を構成する終端回路となる抵抗Ｒ1 及びスイッチＳを介して接地されると共に、抵抗Ｒ２を介して接地されている。このスイッチＳは制御回路２２によりＯＮ／ＯＦＦが制御される。
【００１０】
前記電子内視鏡２の挿入部６に設けられたＣＣＤ１０の電源端子には、ビデオプロセッサ４′の内部の電源回路（図示せず）から発生する約１５〔Ｖ〕のＣＣＤ電源Ｖccがケーブル２２を介して供給されている。
【００１１】
前記ＣＣＤ１０の内部には、既に説明したが、前記インピーダンス低減手段である出力アンプ３３が設けられている。この出力アンプ３３の出力段の電源端子ＶDDには、前記ビデオプロセッサ４′の内部の電源Ｖccがケーブル２２を介して供給される。
【００１２】
プリアンプ２０の出力信号はＣＤＳ回路２３により、リセットノイズ等が除去されたベースバンドの信号成分が抽出され、Ａ／Ｄコンバータ２４でデジタル信号に変換される。このデジタル信号はデジタル映像処理回路２５で映像処理された後、Ｄ／Ａコンバータ２６を経てアナログ映像信号に変換され、カラーモニタ５に出力され、内視鏡画像表示エリア５Ａに内視鏡画像を表示する。制御回路２１はＣＤＳ回路２３、Ａ／Ｄコンバータ２４、デジタル映像処理回路２５、Ｄ／Ａコンバータ２６の動作を制御する。
【００１３】
この電子内視鏡２に採用されているＣＣＤ１０を図１２に示す。図１２に示すＣＣＤ１０は、インターライン転送方式を採用したものであり、受光部４０はマトリクス上に配列されたフォトダイオードで構成されている。符号４１は読出ゲートであり、この読出ゲート４１に垂直転送ＣＣＤ４２が設けられている。また垂直転送ＣＣＤ４２は、水平転送ＣＣＤ４３上に設けられている。
【００１４】
水平転送ＣＣＤ４３の一端には、出力ゲート４４が形成されている。前記読出ゲート４１には、読出ゲート端子ＬＧが接続されている。また、垂直転送ＣＣＤ４２には、垂直駆動パルスφＶ1 、φＶ2 、φＶ3 、φＶ4 が供給できるようになっている。水平転送ＣＣＤ４３には、水平駆動パルスφＨ1 、φＨ2 が供給できるようになっている。
【００１５】
前記出力ゲート４４は、出力アンプ３３の入力端子に接続されている。出力ゲート４４には、出力ゲート端子ＯＧを介して約７〔Ｖ〕の電源電圧が印加されている。
【００１６】
前記出力アンプ３３は、電界効果トランジスタ（ＦＥＴ）からなる増幅用トランジスタＱ1 と、前記トランジスタＱ1 のソース電極とアースラインとの間に接続された電流源となるトランジスタＱ2 と、リセットトランジスタＱ３と、増幅用トランジスタＱ4 と、前記トランジスタＱ1 のソース電極とアースラインとの間に接続された電流源となるトランジスタＱ5 と、出力段となる低インピーダス変換用のトランジスタＱ6 とから構成されている。
【００１７】
出力ゲート４４はトランジスタＱ1 のゲート電極とリセットトランジスタＱ3 のソース電極に接続されている。トランジスタＱ1 、Ｑ4 のドレイン電極は電源Ｖccに接続されており、リセットトランジスタＱ3 のドレイン電極も端子ＲＤを介して電源端子Ｖccに接続されている。電源端子Ｖccには、約１５〔Ｖ〕の電源電圧が印加されている。
【００１８】
リセットトランジスタＱ3 のゲート電極にはリセットパルスφＲが印加されるようになっている。トランジスタＱ2 は、ゲート電極とソース電極を共通接続してアースラインに接続し、ドレイン電極をトランジスタＱ1 のソース電極に接続している。トランジスタＱ1 のソース電極はトランジスタＱ4 のゲート電極に接続されている。
【００１９】
トランジスタＱ4 のソース電極はトランジスタＱ5 のドレイン電極に接続されている。トランジスタＱ5 のソース電極とゲート電極は共通接続されてアースラインに接続されている。トランジスタＱ4 のソース電極はトランジスタＱ6 のゲート電極に接続されており、トランジスタＱ6 のドレイン電極は電源端子ＶDDに接続されている。電源端子ＶDDは電源端子Ｖccに接続されている。
トランジスタＱ6 のソース電極は出力端子Ｖout に接続されている。なお、アースラインは端子GND を介してビデオプロセッサ４′のアースラインに接続されている。
【００２０】
そして、トランジスタＱ1 、Ｑ2 により第１段目のソースフォロワが構成され、トランジスタＱ4 、Ｑ5 により第２段目のソースフォロワが構成され、トランジスタＱ６で出力ソースフォロワが構成されている。
各列のフォトダイオードで発生する電荷は、読出ゲート４１を介して垂直転送ＣＣＤ４２に供給される。読出ゲート４１には読み出しゲート端子ＬＧを介して約３〔Ｖ〕の電源電圧が印加されており、フォトダイオードに生じた電荷が１フレームまたは１フィールド期間毎に読み出される。
【００２１】
垂直転送ＣＣＤ４２の駆動は、垂直駆動パルス端子φＶ1 、φＶ2 、φＶ3 、φＶ4 を介して垂直駆動パルスφＶ1 、φＶ2 、φＶ3 、φＶ4 の４組のクロック信号が印加されることにより行われ、フォトダイオードに生じた電荷が所定のタイミングで読み出され転送されることになる。
垂直転送ＣＣＤ４２内を転送された電荷は、１走査線毎に水平転送ＣＣＤ４３に供給される。水平転送ＣＣＤ４３は、垂直転送ＣＣＤ４２から供給される電荷を１走査線づつ送り出している。水平転送ＣＣＤ４３は、水平駆動パルス端子φＨ1 、φＨ2 の２相クロック信号が印加されることにより行われる。水平転送ＣＣＤ４３の出力ゲート４４を介して出力された信号電荷はトランジスタＱ1 のゲート電極に入力される。
【００２２】
リセットトランジスタＱ3 は、リセットパルスφＲが所定のタイミングで入力されることにより、受光部４０のフォトダイオードの撮像信号が出力された後、トランジスタＱ1 のゲート電極に印加されていた電荷がドレイン電極を介してリセットドレイン端子ＲＤに向けて逃がされる。
【００２３】
ＣＣＤ１０のＰウエル端子ＧＮＤを介して０〔Ｖ〕の電源電圧が印加されている。出力ゲート４４から出力された撮像信号は、トランジスタＱ1 、Ｑ2 からなる第１段目のソースフォロワで増幅し、さらにこの第１の段目のソースフォロワの出力信号をトランジスタＱ3 、Ｑ4 からなる第２段目のソースフォロワで増幅し、その第２段目のソースフォロワからの出力信号をトランジスタＱ6 で構成した出力ソースフォロワで低インピーダンスに変換して、出力端子Ｖout 、前記同軸ケーブル１８を介してビデオプロセッサ４の終端回路に供給される。
このようにＭＯＳ型の電界効果トランジスタを使用してＣＣＤ１０の内部に出力アンプ３３を構成している。
【００２４】
この従来例ではＣＣＤ１０に低インピーダンスに変換する出力アンプ３３を内蔵し、しかもそれを内蔵したことによるＣＣＤ１０での発熱を抑圧或いは低減化するために信号を読み出さない期間には同軸ケーブル１８の終端部分に設けたスイッチＳをＯＦＦにして消費電力を抑える消費電力低減化手段を形成している。このように構成された従来例の電子内視鏡装置１による消費電力低減化の動作を説明する。図１３（ａ）はモニタ画面を示し、図１３（ｂ）は水平同期信号を、図１３（ｃ）は水平期間における信号読み出し期間を、図１３（ｄ）は水平期間における制御信号の出力期間を示している。
【００２５】
また、図１３（ｂ′）は垂直同期信号を、図１３（ｃ′）は垂直期間における信号読み出し期間を、図１３（ｄ′）は垂直期間における制御信号の出力期間を示す。
図１３から分かるように制御回路２１から出力される制御信号は内視鏡画像表示エリア５Ａの期間に出力され、それ以外では出力されない。より具体的には、水平期間では水平同期信号から時間ｔ１が経過した時刻から水平同期信号から時間ｔ２までの期間に“Ｈ”となる制御信号が出力される。
【００２６】
また、垂直期間では垂直同期信号から時間Ｔ１が経過した時刻から垂直同期信号から時間Ｔ２までの期間に“Ｈ”となる制御信号が出力される。
つまり、制御回路２１は、前記スイッチＳを、ＣＣＤ１０からの撮像信号を出力させる信号読出し期間（図１３参照）に示す“Ｈ”となる制御信号でＯＮとし、当該撮像信号を出力させない非信号読み出し期間では“Ｌ”となりオフとする。
【００２７】
これにより、終端回路での電力消費を少なくする省電力化が可能となる。
つまり、図１１において、制御信号が“Ｈ”の場合にはＣＣＤ１０からみた直流的な終端抵抗Ｒon  は
Ｒon ＝ Ｒ１・Ｒ２／（Ｒ１＋Ｒ２）
となる。
【００２８】
一方、制御信号が“Ｌ”の場合にはＣＣＤ１０からみた直流的な終端抵抗Ｒoffは
Ｒoff ＝ Ｒ２
となる。
従って、Ｒoff ＞ Ｒon
となり、この従来例以前のように終端回路をＲonで連続的に駆動していた場合よりも、消費電力を低減できる。
【００２９】
【発明が解決しようとする課題】
この場合におけるＣＣＤ出力信号は図１４ののようになり、信号読出し期間と非信号読出し期間とで大きな直流的なレベル差Ｖｄｃが発生する。
この大きな直流的レベル差Ｖｄｃが発生すると、プリアンプ２０に入力されるＣＣＤ出力信号の振幅が見かけ上、大きくなり、このプリアンプ２０及びその後段の信号処理系のダイナミックレンジを通常の場合よりも大きくしなければならなくなってしまう。
【００３０】
このダイナミックレンジを大きくするためには、信号処理系の電源電圧を大きくしたり、回路構成をより複雑なものに変更する等が必要となり、回路規模が大きくなってしまうとか、コストが上昇する欠点が発生する。
【００３１】
本発明は、上述した点に鑑みてなされたもので、電力消費低減を行っても、それに起因する直流的なレベル差をダイナミックレンジの拡大を必要としない程度に小さくすることができる電子内視鏡装置を提供することを目的としている。
【００３２】
【課題を解決するための手段】
本発明の電子内視鏡装置は、
被写体を撮像する固体撮像素子を有する内視鏡と、前記固体撮像素子へ駆動信号を供給すると共に、前記固体撮像素子から出力される出力信号に対する信号処理を行う信号処理部と、がケーブルを介して接続された電子内視鏡装置において、
前記固体撮像素子は、当該固体撮像素子からの出力信号を電流増幅して前記ケーブルに送り出すインピーダンス低減手段を有し、
前記信号処理部は、
前記インピーダンス低減手段からの出力信号が入力されるとともに、当該出力信号のレベルを保持する信号レベル保持手段と、
前記インピーダンス低減手段からの出力信号及び前記信号レベル保持手段からの出力信号が入力されるとともに、当該入力を切り換えて出力を行う信号切り換え手段と、
前記固体撮像素子から信号読み出しを行う読み出し期間において、前記信号切り換え手段に対して前記インピーダンス低減手段からの出力信号を導通させて出力を行うとともに、前記固体撮像素子から信号読み出しを行わない非読み出し期間において、前記信号レベル保持手段からの出力信号を導通させて出力を行う制御手段と、
を有することを特徴とする。
【００３３】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を説明する。
（第１の実施の形態）
図１ないし図３は本発明の第１の実施の形態に係り、図１は第１の実施の形態の電子内視鏡装置の全体構成を示し、図２はビデオプロセッサの信号入力部付近の回路構成を示し、図３は動作説明図を示す。
【００３４】
図１に示すように本発明の第１の実施の形態の電子内視鏡装置１は図１１の電子内視鏡装置１′のビデオプロセッサ４′において、プリアンプ２０の入力端にサンプルホールド回路（図１ではＳ／Ｈ）５１と、切換スイッチ５２とを設け、制御回路２１からサンプルホールド回路５１にはサンプルホールドパルスを印加し、また、スイッチＳをＯＮ／ＯＦＦする制御信号で切換スイッチ５２を切り換える制御を行うようにして直流的レベル差を解消ないしは小さくする手段を設けたビデオプロセサ４にしている。
【００３５】
より詳細に説明すると、本発明の第１の実施の形態の電子内視鏡装置１は、固体撮像素子としてＣＣＤ１０を備えた電子内視鏡（スコープとも記す）２と、被写体に照射する照明光を供給する光源装置３と、前記ＣＣＤ１０へ駆動信号を供給するとともに、前記ＣＣＤ１０からの撮像信号を伝送ケーブル１８を介して取込み当該撮像信号を処理するビデオプロセッサ４と、このビデオプロセッサ４から出力される映像信号を表示するカラーモニタ５とを備えている。
【００３６】
上記電子内視鏡２は、細長の挿入部６を有し、この挿入部６の後端には太幅のの操作部８が形成されている。挿入部６内には照明光を伝送するライトガイド７が挿通されており、このライトガイド７の後端は光源装置３に着脱自在で接続され、ランプ１３からの照明光がコンデンサレンズ１２を介してこのライトガイド７の後端面に供給される。この照明光は伝送され、先端部３１に取り付けられた先端面からさらに、照明レンズ１４を介して体腔内の患部等の被写体に照射される。
【００３７】
挿入部６の先端部３１には、対物レンズ９が設けられ、被写体像をその焦点面に結ぶ。この焦点面にはＣＣＤ１０が配置されている。なお、被写体像は、ＣＣＤ１０のＣＣＤチップ前面の色フィルタにより光学的に色分離される。
【００３８】
このＣＣＤ１０によって光電変換されて、光学的に色分離された被写体像に応じた電荷として蓄積される。このＣＣＤ１０は、ビデオプロセッサ４内に設けたＣＣＤドライバ１６からのＣＣＤドライブ信号がケーブル１７を介して印加されることにより蓄積電荷が読み出される。
【００３９】
この読み出された信号（撮像信号ともいう）は、このＣＣＤ１０の内部に設けたインピーダンス低減手段である出力アンプ３３（図１２参照）により増幅された後、操作部８及び挿入部６内に配線された同軸ケーブル１８を介してこの同軸ケーブル１８の終端回路部分に接続されたビデオプロセッサ４内部のサンプルホールド回路５１及び切換スイッチ５２を経てプリアンプ２０に入力される。
【００４０】
このプリアンプ２０の入力端、つまり、同軸ケーブル１８の終端回路部分には消費電力低減化手段を構成する抵抗Ｒ1 及びスイッチＳを介して接地されると共に、抵抗Ｒ２を介して接地されている。このスイッチＳは制御回路２１からの制御信号によりＯＮ／ＯＦＦされる。また、この制御信号は切換スイッチ５２の切換を制御する。
【００４１】
また、サンプルホールド回路５１には制御回路２１からサンプルホールドパルスが印加され、このサンプルホールドパルスの印加によりサンプリングした信号値をホールドし、非信号期間ではこのホールドした値を切換スイッチ５２を介してプリアンプ２０に入力させるようにして上述した直流的レベル差Ｖｄｃを解消するようにしている。
【００４２】
本実施の形態における同軸ケーブル１８の終端回路部分のより詳細な構成を図２に示す。
【００４３】
同軸ケーブル１８の終端は抵抗Ｒ１及びスイッチＳを構成するスイッチング用トランジスタ５３のコレクタ−エミッタを介して接地されると共に、抵抗Ｒ２を介して接地されている。
【００４４】
このトランジスタ５３のベースは抵抗Ｒ３を介して接地されると共に、抵抗Ｒ４及びコンデンサＣ１を介して制御信号が印加される制御信号入力端に接続されている。
【００４５】
また、同軸ケーブル１８の終端は直流阻止用コンデンサＣ２を介して切換スイッチ５２の接点ａ及びサンプルホールド回路５１の入力端に接続されている。このサンプルホールド回路５１の入力端は抵抗Ｒ５を介して接地され、このサンプルホールド回路５１の出力端は切換スイッチ５２の接点ｂに接続されている。
【００４６】
また、切換スイッチ５２の切換制御端は制御信号入力端と接続され、サンプルホールド回路５１のサンプルホールド制御端には制御回路２１からサンプルホールドパルスが印加されるようになっている。
【００４７】
このサンプルホールドパルスは図３に示すように読み出し期間におけるＯＢ部のＯＢ部読出し期間に出力され、このＯＢ部のレベルをサンプルホールド回路５１は保持し、非読み出し期間には切換スイッチ５２の接点ｂがＯＮするように切り換えてこのレベルの信号をプリアンプ２０に入力するようにしている。
【００４８】
なお、同軸ケーブル１８の終端に接続された抵抗Ｒ１、Ｒ２、Ｒ５等のインピーダンスは同軸ケーブル１８の終端のインピーダンスと等しくして、伝送された信号が殆ど反射することなく、終端部分のプリアンプ２０に入力されるようにしている。
【００４９】
また、図１に示す電子内視鏡２の挿入部６に設けられたＣＣＤ１０の電源端子には、ビデオプロセッサ４内部の電源回路（図示せず）から発生する約１５〔Ｖ〕のＣＣＤ電源Ｖccがケーブル２２を介して供給されている。
【００５０】
前記ＣＣＤ１０の内部には、既に説明したが、前記インピーダンス低減手段である出力アンプ３３（図１２参照）が設けられている。この出力アンプ３３の出力段の電源端子ＶDDには、前記ビデオプロセッサ４Ａ内部の電源Ｖccがケーブル２２を介して供給される。
プリアンプ２０の出力信号はＣＤＳ回路２３により、リセットノイズ等が除去されたベースバンドの信号成分が抽出され、Ａ／Ｄコンバータ２４でデジタル信号に変換される。このデジタル信号はデジタル映像処理回路２５で映像処理された後、Ｄ／Ａコンバータ２６を経てアナログ映像信号に変換され、モニタ５に出力され、内視鏡画像表示エリア５Ａに内視鏡画像を表示する。制御回路２１はＣＤＳ回路２３、Ａ／Ｄコンバータ２４、デジタル映像処理回路２５、Ｄ／Ａコンバータ２６の動作を制御する。
【００５１】
次に本実施の形態の動作を説明する。
光源装置３のランプ１３から発生した照明光は、コンデンサレンズ１２により、ライトガイド７の後端面に集光される。前記照明光は、ライトガイド７で伝送され、ライトガイド７の他端となる先端面から、さらに照明レンズ１４を介して被写体に照射される。
【００５２】
被写体からの反射光は対物レンズ９によって、ＣＣＤ１０に被写体像が結像される。この結像された被写体像は、ＣＣＤ１０によって光電変換されて、被写体像に応じた電荷として蓄積される。
【００５３】
このＣＣＤ１０は、ビデオプロセッサ４内に設けたＣＣＤドライバ１６からのＣＣＤドライブ信号がケーブル１７を介して印加されることにより、蓄積電荷が水平転送ＣＣＤ４３、出力ゲート４４を介して出力アンプ３３のトランジスタＱ1 のゲート電極に供給される。
【００５４】
このトランジスタＱ1 のゲート電極に供給された信号は、トランジスタＱ1 、Ｑ4 により増幅され、トランジスタＱ6 により低インピーダンス化されて、伝送ケーブル１８を介してビデオプロセッサ４の内部の抵抗Ｒ１及びスイッチＳ（より具体的にはスイッチングされるトランジスタ５３）、抵抗Ｒ２、コンデンサＣ２、抵抗Ｒ５等からなる終端回路に伝送され、この終端回路に伝送された撮像信号は、サンプルホールド回路５１と切換５２を経てプリプロセス２０に入力される。
【００５５】
制御回路２１はＣＣＤ１０から信号読出しを行う期間、つまり信号読出し期間（図３等では単に読出し期間と略記）には、図３（Ａ）に示すように制御信号を“Ｈ”してトランジスタ５３を導通状態にすると共に、切換スイッチ５２の接点ａがＯＮするように設定する。
【００５６】
従って、ＣＣＤ出力信号は切換スイッチ５２を経てプリアンプ２０に入力され、増幅された後、ＣＤＳ回路２３に入力される。
【００５７】
一方、ＣＣＤ１０から信号読出しを行わない期間、つまり非信号読出し期間（図３等では単に非読出し期間と略記）には、図３（Ａ）に示すように（制御回路２１は）制御信号を“Ｌ”にし、トランジスタ５３を非導通状態にして電力消費を低減化すると共に、切換スイッチ５２の接点ｂがＯＮするように切換え、プリアンプ２０にはサンプルホールド回路５１でホールドされた信号が入力されるようにする。
【００５８】
信号読出し期間ではトランジスタ５３を導通状態にし、非信号読出し期間ではトランジスタ５３を非導通状態にすることにより、サンプルホールド回路５１の入力端或いは図２のａ点でのＣＣＤ出力信号の波形は図３（Ｂ）に示すように映像部とＯＢ部（オプティカルブラック部）を含む波形となり、信号読出し期間と非信号読出し期間とで段差状に直流レベル差Ｖｄｃが発生する。この波形は図１４のａ点の波形と同じである。
【００５９】
サンプルホールド回路５１には、図３（Ｃ）に示すように信号読出し期間における終端側でのＯＢ部の信号読出し期間に印加されるサンプルホールドパルスにより、このＯＢ部でのＣＣＤ出力信号をサンプリングしてその値をホールドしているので、非信号読出し期間にはサンプルホールド回路５１でホールドされたＯＢ部のＣＣＤ出力信号の値がプリアンプ２０に入力される。
【００６０】
つまり、プリアンプ２０には、信号読出し期間では図３（Ｂ）のａ点の波形のＣＣＤ出力信号が入力され、非信号読出し期間ではＯＢ部のＣＣＤ出力信号の値が入力されることになる。
【００６１】
従って、プリアンプ２０の入力端（つまり図２のｂ点）には、図３（Ｄ）に示すように図３（Ｂ）における直流レベル差Ｖｄｃが解消された信号が入力される。
【００６２】
このため、プリアンプ２０及びその後段側でのダイナミックレンジの拡大を必要としないで、電力消費を低減化した内視鏡装置１を実現できる。
【００６３】
従って本実施の形態によれば、ＯＢ部をサンプルホールドして信号読出し期間外の部分を置き換えるので、置き換えられたレベルが信号読出し期間内の黒レベルと同一となり、レベル差をなくすことができる。
【００６４】
（第２の実施の形態）
次に本発明の第２の実施の形態を図４及び図５を参照して説明する。図４は第２の実施の形態におけるビデオプロセッサの信号入力部付近の回路構成を示し、図５は動作説明図を示す。
【００６５】
図４に示すように本実施の形態は第１の実施の形態におけるサンプルホールド回路５１の代わりにＣＣＤ出力信号を積分する積分回路５６を設け、制御信号により非信号読出し期間にはこの積分した信号で置き換えるようにしたものである。
【００６６】
つまり、コンデンサＣ２と抵抗Ｒ５との接続点（ａ点）は積分回路５６を構成する抵抗Ｒ６の一端と接続され、この抵抗Ｒ６の他端はコンデンサＣ３を介して接地されると共に、切換スイッチ５２の接点ｂに接続されている。
その他の構成は第１の実施の形態と同様である。
【００６７】
次に本実施の形態の動作を説明する。
第１の実施の形態で説明したのと同様に制御回路２１は信号読出し期間では図５（Ａ）に示す制御信号を“Ｈ”にしてトランジスタ５３を導通状態にすると共に、切換スイッチ５２の接点ａがＯＮするように設定する。
【００６８】
従って、ＣＣＤ出力信号は切換スイッチ５２を経てプリアンプ２０に入力され、増幅された後、ＣＤＳ回路２３に入力される。
【００６９】
一方、非信号読出し期間には、制御信号を“Ｌ”にし、トランジスタ５３を非導通状態にして電力消費を低減化すると共に、切換スイッチ５２の接点ｂがＯＮするように切換え、プリアンプ２０には積分回路５６で積分された積分信号が入力されるようにする。
【００７０】
信号読出し期間ではトランジスタ５３を導通状態にし、非信号読出し期間ではトランジスタ５３を非導通状態にすることにより、図４のａ点でのＣＣＤ出力信号の波形は図５（Ｂ）に示すように映像部とＯＢ部を含む波形となり、信号読出し期間と非信号読出し期間とで段差状に直流レベル差Ｖｄｃが発生する。この波形は図１４のａ点の波形と同じである。
【００７１】
積分回路５６では図５（Ｂ）に示す信号を積分した積分信号を出力するので、プリアンプ２０に入力される信号は図５（Ｃ）に示すように図５（Ｂ）の直流レベル差Ｖｄｃを小さくした波形となる。
【００７２】
積分した積分信号は映像部の明るさのレベルにより変動するが、ＣＣＤ出力信号に対する積分した信号の許容レベル（つまり、ダイナミックレンジの拡大を必要としないようなレベル）の範囲内にあるため、やはりプリアンプ２０等のダイナミックレンジを拡大することを実質的に必要としない。
【００７３】
本実施の形態によれば、第１の実施の形態のサンプルホールド回路５１の代わりに積分回路５６で置き換えることにより、サンプルホールドパルスを必要としないで、低コストでほぼ同様の効果が得られる。また、積分した信号に対する許容レベルは図５（Ｃ）で概略を示すものとなり、積分信号はこの許容レベル内に十分あるため、実現的に実施できる。
【００７４】
（第３の実施の形態）
次に本発明の第３の実施の形態を図６及び図７を参照して説明する。図６は第３の実施の形態におけるビデオプロセッサの信号入力部付近の回路構成を示し、図７は動作説明図を示す。
【００７５】
図６に示すように本実施の形態は第１の実施の形態におけるサンプルホールド回路５１の代わりに直流レベルを発生する直流電源を設け、制御信号により切換スイッチ５２を切り換えて非信号読出し期間にはこの直流レベルで置き換えるようにしたものである。
【００７６】
例えば可変抵抗Ｒ７の一端及び他端は電源Ｖｃｃ及びグランドにそれぞれ接続され、可変端子は切換スイッチ５２の接点ｂに接続され、可変抵抗Ｒ７により電源Ｖｃｃを抵抗分割してその抵抗分割した電圧を切換スイッチ５２の接点ｂに印加している。
【００７７】
この接点ｂには許容される直流レベルの範囲内のある直流レベルの電圧が印加されるようにしている。その他の構成は第１の実施の形態と同様である。
次に本実施の形態の動作を説明する。
【００７８】
第１の実施の形態で説明したのと同様に制御回路２１は信号読出し期間では図７（Ａ）に示す制御信号を“Ｈ”にしてトランジスタ５３を導通状態にすると共に、切換スイッチ５２の接点ａがＯＮするように設定する。
【００７９】
従って、ＣＣＤ出力信号は切換スイッチ５２を経てプリアンプ２０に入力され、増幅された後、ＣＤＳ回路２３に入力される。
【００８０】
一方、非信号読出し期間には、制御信号を“Ｌ”にし、トランジスタ５３を非導通状態にして電力消費を低減化すると共に、切換スイッチ５２の接点ｂがＯＮするように切換え、プリアンプ２０には直流電源から設定された直流レベルが入力されるようになる。
【００８１】
信号読出し期間ではトランジスタ５３を導通状態にし、非信号読出し期間ではトランジスタ５３を非導通状態にすることにより、図６のａ点でのＣＣＤ出力信号の波形は図７（Ｂ）に示すように映像部とＯＢ部を含む波形となり、信号読出し期間と非信号読出し期間とで段差状に直流レベル差Ｖｄｃが発生する。この波形は図１４のａ点の波形と同じである。
【００８２】
非信号読出し期間にはプリアンプ２０には直流電源から設定された直流レベルが入力されるようになるので、プリアンプ２０に入力される信号は図７（Ｃ）に示すように図７（Ｂ）の直流レベル差Ｖｄｃを小さくした波形となる。
【００８３】
本実施の形態では可変抵抗Ｒ７によりプリアンプ２０に印加される直流レベルを許容レベルの範囲内に設定することにより、やはりプリアンプ２０等のダイナミックレンジを拡大することを実質的に必要としない。
【００８４】
本実施の形態によれば、第１の実施の形態のサンプルホールド回路５１の代わりに直流レベルの印加手段で置き換えることにより、第２の実施の形態と同様にサンプルホールドパルスを必要としないで、低コストでほぼ同様の効果が得られる。また、直流レベルはダイナミックレンジの拡大を必要としない許容レベルの範囲内に設定できるので、低コストで実施し易い。
【００８５】
なお、抵抗分割等による切換スイッチ５２の接点ｂに印加する直流レベルは例えば上述したＯＢ部と同等な直流レベルに設定しても良い。また、ＯＢ部の直流レベルのバラツキの中心値（中央値）に設定しても良い。
【００８６】
ところで、図８に外部からの複合同期信号に同期させるＰＬＬ回路６０のブロック図を示す。以下、その構成を説明する。
外部機器からの複合同期信号が水平同期分離回路６１に入力されている。水平同期信号分離回路６１と分周回路６２の各々の出力が位相比較回路６３に入力されている。この出力Ｊ、Ｋがフィルタ回路６４に入力されている。この出力ＬがＶＣＯ６５の制御電圧として入力されている。そして、ＶＣＯ６５の出力は分周回路６２のクロック入力としてフィードバックされている。
【００８７】
図９に位相比較回路６３の内部ブロック図の一部とフィルタ回路６４の内部ブロック図を示す。
図９において、ＶDD，ＶCCは、各々の５Ｖの電源電圧を示す。また、Ｑ１１，Ｑ１２は、ＭＯＳ  ＦＥＴであり、Ｑ１３，Ｑ１４，Ｑ１５は、ＮＰＮトランジスタである。また、Ｒ１１，Ｒ１２，Ｒ１３，Ｒ１４は、抵抗であり、Ｃ１１は、コンデンサである。
【００８８】
次に、動作を説明する。
図８で、水平同期分離回路６１の出力と分周回路６２の出力の位相が、位相比較回路６３により比較される。
【００８９】
２つの位相の内、水平同期分離回路６１の出力の位相が進んでいる場合では、図９のＭＯＳ  ＦＥＴ  Ｑ１２のみＯＮとなり、Ｋの右から左に電流が流れる。
また分周回路６２の出力の位相が進んでいる場合では、ＭＯＳ  ＦＥＴ  Ｑ１１のみＯＮとなり、Ｊの左から右に電流が流れる。なお、位相が一致するとＭＯＳＦＥＴ  Ｑ１１、Ｑ１２共、常にＯＦＦとなり電流は流れない。
【００９０】
これらの電流はフィルタ回路６４でフィルタリングされ、この出力Ｌが、ＶＣＯ６５に入力されている。そして、この出力が分周回路６２に入力され、負帰還のループを形成している。
【００９１】
図９で、一般にＮＰＮトランジスタのベース・エミッタ間の電圧は、約０．６Ｖであるため、トランジスタＱ１５のベースＰの電位は、０．６Ｖ，トランジスタＱ１４のベースＮは１．２Ｖ，トランジスタＱ１３のベースＭは１．８Ｖである。このため、ＭＯＳＦＥＴ  Ｑ１１，Ｑ１２のＯＮ時の内部抵抗を無視すると、ＭＯＳＦＥＴ  Ｑ１１がＯＮ時に抵抗Ｒ１１に流れる電流は、
５−１．８／Ｒ１１
また、ＭＯＳＦＥＴ  Ｑ１２がＯＮ時に抵抗Ｒ１２に流れる電流は、
１．８／Ｒ１２
このため、例えばＲ１＝３．２ＫΩ、Ｒ２＝１．８ＫΩとすることにより、各々の電流値を同じ（１ｍＡ）とすることができる。
【００９２】
また、図１０に示す変形例ではフィルタ回路６４の構成は、図９と同様である。以下、詳細部分について図９と相違する部分のみ説明する。
【００９３】
図１０に位相比較器６３の内部ブロック図の一部とフィルタ回路６４の内部ブロック図を示す。
【００９４】
位相比較器６３では図９のＭＯＳＦＥＴ  Ｑ１１，Ｑ１２の代わりに、ＣＭＯＳのデジタルバッファＡ１，Ａ２が追加されている。これらの電源端は、電源電圧ＶDD，ＧＮＤに接続されて、ハイもしくはローを出力するものである。この出力はＶDDもしくはＧＮＤ電位まで振られるものとする。また、シリコンダイオードＤ１，Ｄ２が新たに追加されている。
【００９５】
次に、動作を説明する。
図８で、水平同期分離回路６１の出力と分周回路６２の出力の位相が、位相比較回路６３により比較される。
２つの位相の内、水平同期分離回路６１の出力の位相が進んでいる場合では、図１０のデジタルバッファＡ１，Ａ２共ロー出力となり、Ｋの右から左に電流が流れる。また分周回路６２の出力の位相が進んでいる場合では、デジタルバッファＡ１，Ａ２共ハイ出力となり、Ｊの左から右に電流が流れる。なお、位相が一致するとデジタルバッファＡ１はロー、デジタルバッファＡ２はハイ出力となり電流は流れない。
【００９６】
これらの電流はフィルタ回路６４でフィルタリングされ、この出力Ｌが、ＶＣＯ６５に入力されている。そして、この出力が分周回路６２に入力され、負帰還のループを形成している。
【００９７】
シリコンダイオードＤ１，Ｄ２は、それぞれデジタルバッファＡ１がロー出力、デジタルバッファＡ２がハイ出力状態でフィルタ回路６４に電流が流れ込むのを防止する機能をはたしている。
【００９８】
次に、作用を簡単に説明をする。
一般にシリコンダイオードの順方向の電圧降下は、約０．６Ｖである。このため、デジタルバッファＡ１，Ａ２の内部抵抗を無視すると、デジタルバッファＡ１がハイ出力時に抵抗Ｒ１１に流れる電流は、
５−１．８−０．６／Ｒ１１
となる。
【００９９】
また、デジタルバッファＡ２がロー出力時に抵抗Ｒ１２に流れる電流は
１．８−０．６／Ｒ１２
このため、例えば、Ｒ１１＝２．６ＫΩ、Ｒ１２＝１．２ＫΩとすることにより、各々の電流値を同じ（１ｍＡ）とすることができる。
【０１００】
以上のように、図９或いは図１０で説明したように抵抗Ｒ１１，Ｒ１２の抵抗値を異なる値に設定することにより、より理想的な特性のＰＬＬ回路６０が得られる。
なお、ＭＯＳＦＥＴ  Ｑ１１，Ｑ１２はリーク電流の少ないスリーステートバッファで実現してもよい。
【０１０１】
以上のように、抵抗Ｒ１１，Ｒ１２の抵抗値を異なる値に設定することにより、より理想的な特性のＰＬＬ回路が得られる。
【０１０２】
また、リーク電流の少ない特殊なスリーステートバッファではなく、通常のバッファの出力を利用して、ＰＬＬ回路を組むことができる。このため、位相比較回路を、通常のバッファ出力を持つ５Ｖ電源のＦＰＧＡ等に、取り込むこともできる。また、フィルタ回路内のアンプはオペアンプではなくトランジスタからなるため回路規模が小さくてすむ。
【０１０３】
［付記］
１．細長の挿入部内に被写体を撮像する固体撮像素子を設けた内視鏡と、前記固体撮像素子へ駆動信号を供給すると共に、前記固体撮像素子から出力される出力信号に対する信号処理を行うビデオプロセッサ部とがケーブルを介して分離された電子内視鏡装置において、
前記固体撮像素子は、その出力信号を電流増幅し低インピーダンスに変換して前記ケーブルに送り出すインピーダンス低減手段を有し、
前記ビデオプロセッサ部は、前記固体撮像素子から光電変換された出力信号が読み出される信号読み出し期間に対し、出力信号が読み出されない非信号読み出し期間で前記インピーダンス低減手段の電力消費を低減化する電力消費低減化手段と、
前記電力消費低減化手段により生じる。前記出力信号の読み出し期間と非読み出し期間の直流的なレベル差を小さくする手段とを有することを特徴とする電子内視鏡装置。
【０１０４】
２．付記１において、直流的なレベル差を小さくする手段は、前記読み出し期間のＯＢ部をサンプルホールドして、非読み出し期間に置換して出力するようにしたことを特徴とする。
３．付記１において、直流的なレベル差を小さくする手段は、前記出力信号全体を積分して、非読み出し期間に置換して出力したことを特徴とする。
【０１０５】
４．付記１において、直流的なレベル差を小さくする手段は、前記読み出し期間のＯＢ部と同等な直流レベルを抵抗分割で、作成し非読み出し期間に置換して出力するようにしたことを特徴とする。
５．付記４において、ＯＢ部と同等な直流レベル値は、ＯＢ部の直流レベルのバラツキの中心にしたことを特徴とする。
【０１０６】
６．引き込み電流出力と掃き出し電流出力の２種類の専用出力信号を持つ位相比較回路と、前記２種類の専用出力信号の内、一方が第１の抵抗を経由し、他方が第２の抵抗を経由して信号入力されるフィルタ回路と、前記フィルタ回路出力信号により周波数が制御されかつ出力が直接もしくは分周されて前記位相比較回路に入力される電圧制御発振器からなり、前記、第１と第２の抵抗に電流が流れる時の各々の電流値が等しくなるように、前記、第１の抵抗と第２の抵抗の抵抗値を異なる値に設定したことを特徴とするＰＬＬ回路。
７．付記６において、フィルタ回路内のアンプ回路が、Ｎ（Ｎは自然数）段のトランジスタ回路からなるもの。
【０１０７】
（付記６、７の背景）
本発明は、病院内で使用される内視鏡画像圧縮伸長装置の信号回路に関するものである。
（従来の技術）
近年、病院内で内視鏡の映像信号を内視鏡画像圧縮伸長装置で取り込み、画像を電子ファイリングすることが行われつつある。これは、後に画像を観察する際、フィルム等を扱う手作業を必要とせず、極めて有用な方法となっている。
【０１０８】
このような映像信号を受ける機器は、内部の電圧制御発振器（以下ＶＣＯと記す）で生成したクロック信号を、外部から入力される映像同期信号に同期させるＰＬＬ回路が必要である。
【０１０９】
このＰＬＬ回路内のフィルタ回路の入力部は、特開平１−２９６８１２の中の図２、図４では、コンデンサへの互いに向きの異なる充電・放電電流を、同一抵抗値の別々の抵抗に通過させる実施例が開示されている。
また、特開平６−１７７７５５の中の図２では、同様にフィルタ入力端子電圧を電源電圧の半分とした場合について、従来技術として、各々の抵抗に流れる充電・放電電流を同一値にすること、及びその計算式が開示されている。
【０１１０】
しかし、以上の先行技術の回路ではフィルタ回路内のアンプとして、オペアンプを使用しており、単にトランジスタを後段組み合わせたでけのアンプのように入力端子電圧が一律に決定してしまい、電源電圧の半分にならない場合について、何も触れられていなかった。
【０１１１】
（付記６、７の目的）ＰＬＬ回路内のフィルタ入力端子電圧が電源電圧の半分ではない場合でも、各々の抵抗に流れる充電・放電電流を同一にし、理想的な特性のＰＬＬ回路により、外部から映像同期信号を受け付けることができる機器の提供を目的とする。
【０１１２】
（課題を解決するための手段および作用）
内視鏡画像の電子ファイリング装置等に使用されるＰＬＬ回路内のフィルタ回路において、位相比較回路からの引き込み電流出力と掃き出し電流出力を、個別の抵抗を経由し、フィルタ回路に入力した。
各々の抵抗に流れる電流が等しくなるように、電源電圧とフィルタ入力端子電圧に合わせて、各々の抵抗値を異なる値に設定したことを特徴とする。
このため、フィルタ回路のいかなる入力端子電圧に対しても、常に理想的な特性のＰＬＬ回路の動作が可能となった。
【０１１３】
【発明の効果】
以上説明したように本発明によれば、細長の挿入部内に被写体を撮像する固体撮像素子を設けた内視鏡と、前記固体撮像素子へ駆動信号を供給すると共に、前記固体撮像素子から出力される出力信号に対する信号処理を行うビデオプロセッサ部とがケーブルを介して分離された電子内視鏡装置において、
前記固体撮像素子は、その出力信号を電流増幅し低インピーダンスに変換して前記ケーブルに送り出すインピーダンス低減手段を有し、
前記ビデオプロセッサ部は、前記固体撮像素子から光電変換された出力信号が読み出される信号読み出し期間に対し、出力信号が読み出されない非信号読み出し期間で前記インピーダンス低減手段の電力消費を低減化する電力消費低減化手段と、
前記電力消費低減化手段により生じる。前記出力信号の読み出し期間と非読み出し期間の直流的なレベル差を小さくする手段とを具備しているので、電力消費低減を行っても、それに起因する直流的なレベル差をダイナミックレンジの拡大を必要としない程度に小さくすることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の電子内視鏡装置の全体構成図。
【図２】ビデオプロセッサの信号入力部付近の回路構成を示す図。
【図３】信号読出し期間及び非信号読出し期間における動作の説明図。
【図４】本発明の第２の実施の形態におけるビデオプロセッサの信号入力部付近の回路構成を示す図。
【図５】信号読出し期間及び非信号読出し期間における動作の説明図。
【図６】本発明の第３の実施の形態におけるビデオプロセッサの信号入力部付近の回路構成を示す図。
【図７】信号読出し期間及び非信号読出し期間における動作の説明図。
【図８】複合同期信号に同期させるＰＬＬ回路のブロック図。
【図９】図８の位相比較回路の一部とフィルタ回路の内部構成を示す回路図。
【図１０】図９の変形例の回路図。
【図１１】従来例の電子内視鏡装置の全体構成図。
【図１２】ＣＣＤの内部構成を示す図。
【図１３】従来例の動作説明図。
【図１４】従来例におけるビデオプロセッサに入力されるＣＣＤ出力波形等を示す図。
【符号の説明】
１…電子内視鏡装置
２…電子内視鏡
３…光源装置
４…ビデオプロセッサ
５…カラーモニタ
１０…ＣＣＤ
１６…ＣＣＤドライバ
１８…同軸ケーブル
２０…プリアンプ
２１…制御回路
２３…ＣＤＳ回路
５１…サンプルホールド回路
５２…切換スイッチ
５３…トランジスタ
Ｒ１〜Ｒ５…抵抗
Ｃ１，Ｃ２…コンデンサ
Ｓ…スイッチ
【図１】
0004097787.tif 000002
【図２】
0004097787.tif 000003
【図３】
0004097787.tif 000004
【図４】
0004097787.tif 000005
【図５】
0004097787.tif 000006
【図６】
0004097787.tif 000007
【図７】
0004097787.tif 000008
【図８】
0004097787.tif 000009
【図９】
0004097787.tif 000010
【図１０】
0004097787.tif 000011
【図１１】
0004097787.tif 000012
【図１２】
0004097787.tif 000013
【図１３】
0004097787.tif 000014
【図１４】
0004097787.tif 000015