(57)【特許請求の範囲】
【請求項１】
第１の電位を有する第１の基準電圧線と出力信号線との間に接続された第１のプロテクションダイオードと、
上記出力信号線と第２の電位を有する第２の基準電圧線との間に接続された第２のプロテクションダイオードと、を備え、
フローティング状態での上記出力信号線の電位を、上記第１及び第２の電位間の所定の電位に保持するアナログ出力回路において、
上記第１の基準電圧線と上記出力信号線との間に接続された第１の容量素子と、
上記出力信号線と上記第２の基準電圧線との間に接続された第２の容量素子と、
第３の容量素子とを備えるとともに、フローティング状態において、上記第３の容量素子の接続状態を、上記第３の容量素子の一方の第１の端子が上記第１の基準電圧線に接続され、他方の第２の端子が上記出力信号線に接続される第１の接続状態と、上記第１の端子が上記出力信号線に接続され、上記第２の端子が上記第２の基準電圧線に接続される第２の接続状態とに切換える切換え手段を備えたことを特徴とするアナログ出力回路。
【請求項２】
上記第１の接続状態の期間と上記第２の接続状態の期間とをほぼ等しい長さとしたことを特徴とする請求項１記載のアナログ出力回路。
【請求項３】
第４の容量素子を備えるとともに、フローティング状態において、上記第４の容量素子の接続状態を、上記第４の容量素子の第１の端子が出力信号線に接続され、第２の端子が第２の基準電圧線に接続される接続状態と、第１の端子が上記第１の基準電圧線に接続され、第２の端子が上記出力信号線に接続される第２の接続状態とに切換える第２の切換え手段を備えたことを特徴とする請求項１記載のアナログ出力回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、通常モードにおいてアナログ信号を出力する回路が、出力を行わないモードに設定されたときに、出力がフローティング状態になるようなアナログ出力回路に関するものである。
【０００２】
【従来の技術】
従来ポータブルＭＤやポータブルＣＤ等には、再生等の操作を行わない “待ち状態”での電池の消耗を防ぐため、電力セーブモードを設けたものがある。この電力セーブモードでは、増幅器等のアナログ回路の出力インピーダンスを高インピーダンスとした、いわゆるフローティング状態にして、出力を行わないようにしている。
図７は、従来の電力セーブモードが設定可能なアナログ出力回路の出力端近傍の構成を示す図である。なお、このようなアナログ出力回路は、通常、集積回路にて構成される。同図において、１１はアナログ信号を出力する出力アンプ、１２は電位が第１の電位ＶDDである第１の基準電圧線、１３は電位が上記ＶDDよりも低い第２の電位ＶSSである第２の基準電圧線、１４は上記第１の電位ＶDDと上記第２の電圧ＶSSとの中点電位ＶA＝（ＶDD＋ＶSS）／２を動作点とする出力信号を出力する出力信号線１５に接続された出力ピン、１６，１７は第１の基準電圧線１２と出力信号線１５との間及び第２の基準電圧線１３と出力信号線１５との間とにそれぞれ接続されたプロテクションダイオード、１８は上記出力ピン１４と第２の基準電圧線１３との間の寄生容量である。
【０００３】
上記プロテクションダイオード１６，１７は、出力ピン１４に静電気が帯電した場合に、この静電気が出力アンプ１１側に流れて回路が損傷するのを防止するために設けられたものである。また、寄生容量１８は、一般に、間隔の狭い多数の導体パターンを用いて形成された回路、特に、リソグラフィー技術を用いて作製される集積回路においては避け難いもので、通常、このような寄生容量１８は出力信号線とグランドとの間に存在する。
また、ここでは、上記第１の基準電圧線１２を電源電圧に接続し、上記第２の基準電圧線１３を接地する（ＶSS＝０Ｖ）ものとする。
【０００４】
次に、上記アナログ出力回路の動作について、図８を参照して説明する。アナログ出力回路が通常動作モードにあるときには、出力アンプ１１は低出力インピーダンス状態にあり、出力信号線１５に接続された出力ピン１４からは、中点電位ＶA＝ＶDD／２を動作点としたアナログ信号が出力される。時刻ｔ＝ｔaにおいて、アナログ出力回路が、通常動作モードから電力セーブモード切り換わったとすると、上記出力アンプ１１はフローティング状態になるため、出力信号線１５の電位は上記中点電位ＶA＝ＶCC／２に保たれる。その後、時刻ｔ＝ｔbにおいて、アナログ出力回路が再び通常動作モード切り換わった場合には、上記出力ピン１４からは、上記中点電位ＶAを動作点としたアナログ信号が再び出力される。
【０００５】
【発明が解決しようとする課題】
ところで、アナログ出力回路がフローティング状態のとき、一端が第１の基準電圧線１２に接続されているプロテクションダイオード１６のリーク電流ｉ1と、一端が第２の基準電圧線１３に接続されているプロテクションダイオード１７のリーク電流ｉ2との間に差がある場合には、図７に示すように、その差の電流Δｉ＝ｉ1−ｉ2が寄生容量１８に流れ込んで出力信号線１５の電位を変化させるため、動作点がＶDD方向あるいはＶSS方向にドリフトしてしまうという問題があった。例えば、リーク電流ｉ1がリーク電流ｉ2よりも大きい場合には、出力信号線１５の電位は、上記寄生容量１８の容量をＣsとして、図９に示すように、傾き（ｄＶ／ｄｔ）＝（Δｉ／Ｃs）で電源電圧ＶDD方向へドリフトする。また、フローティング状態が長い場合には、出力信号線１５の電位は、図９の破線で示すように、電源電圧ＶDDに貼りついてしまうこともある。
このように動作点がドリフトしている場合には、時刻ｔ＝ｔbにおいて、アナログ出力回路が再び通常動作モード切り換わり、出力アンプ１１は低出力インピーダンス状態に戻った時、図９に示すように、出力信号が急激に変化し、ノイズＮが発生するため、聴感上好ましくないという問題点があった。
【０００６】
本発明は、上記問題点を解消するためになされたもので、出力がフローティング状態にあるときの動作点のドリフトを低減し、通常動作モードへの切り換え時に発生するノイズを抑制することを目的とする。
【０００７】
【課題を解決するための手段】
本発明の請求項１に記載のアナログ出力回路は、第１の電位を有する第１の基準電圧線と出力信号線との間に接続された第１のプロテクションダイオードと、上記出力信号線と第２の電位を有する第２の基準電圧線との間に接続された第２のプロテクションダイオードと、を備え、フローティング状態での上記出力信号線の電位を、上記第１及び第２の電位間の所定の電位に保持するアナログ出力回路において、上記第１の基準電圧線と上記出力信号線との間に接続された第１の容量素子と、上記出力信号線と上記第２の基準電圧線との間に接続された第２の容量素子と、第３の容量素子とを備えるとともに、フローティング状態において、上記第３の容量素子の接続状態を、上記第３の容量素子の一方の第１の端子が上記第１の基準電圧線に接続され、他方の第２の端子が上記出力信号線に接続される第１の接続状態と、上記第１の端子が上記出力信号線に接続され、上記第２の端子が上記第２の基準電圧線に接続される第２の接続状態とに切換える切換え手段を備えたものである。
【０００８】
本発明の請求項２に記載のアナログ出力回路は、上記第１の接続状態の期間と上記第２の接続状態の期間とをほぼ等しい長さとしたものである。
【０００９】
本発明の請求項３に記載のアナログ出力回路は、請求項１のアナログ出力回路に、更に、第４の容量素子を設けるとともに、フローティング状態において、上記第４の容量素子の接続状態を、上記第４の容量素子の第１の端子が出力信号線に接続され、第２の端子が第２の基準電圧線に接続される接続状態と、第１の端子が上記第１の基準電圧線に接続され、第２の端子が上記出力信号線に接続される第２の接続状態とに切換える第２の切換え手段を設けたものである。
【００１０】
【発明の実施の形態】
以下、本発明の実施の形態について図面に基づき説明する。
【００１１】
実施の形態１．
図１は、本発明によるアナログ出力回路の実施の形態１を示す図であり、図７の従来例と同じものについては、同一符号を用い説明を省略する。
図１において、１１は出力アンプ、１２は第１の基準電圧線、１３は第２の基準電圧線、１４は出力ピン、１５は出力信号線、１６，１７はプロテクションダイオード、１８は寄生容量である。また、１は第１の基準電圧線１２と出力信号線１５との間に接続された第１の容量素子、２は上記出力信号線１５と第２の基準電圧線１３との間に接続された第２の容量素子、３は第３の容量素子、４ａはこの第３の容量素子３の一方の端子である第１の端子３ａと上記第１の基準電圧線１２との間に接続された第１切換スイッチ、４ｂは上記第３の容量素子３の他方の端子である第２の端子３ｂと出力信号線１５との間に接続された第２切換スイッチ、５ａは上記第１の端子３ａと上記出力信号線１５との間に接続された第３切換スイッチ、５ｂは上記第２の端子３ｂと第２の基準電圧線１３との間に接続された第２切換スイッチである。上記切換スイッチ４ａ，４ｂ，５ａ，５ｂは、通常ＦＥＴ等のスイッチング素子により構成され、容量素子３の切換え手段を構成している。なお、以下の説明では、簡単のため、上記第１の基準電圧線１２の電位をＶDDとし、上記第２の基準電圧線１３の電位をＶSS＝０Ｖ、すなわちアースとする。
【００１２】
アナログ出力回路が通常動作モードにある場合には、上記各切換スイッチ４ａ，４ｂ，５ａ，５ｂとは全てオフである。これらの切換スイッチ４ａ，４ｂ，５ａ，５ｂは、１，０のクロック信号を受けてオン・オフされる。なお、通常動作モードの動作については、従来例と同様であるので説明を省略する。
アナログ出力回路が電力セーブモードにある場合には、上記第１及び第２の切換スイッチ４ａ，４ｂと上記第３及び第４の切換スイッチ５ａ，５ｂとは、図２に示すように、同時に１とはならない２相クロック信号Ｐ1，Ｐ2によりオンまたはオフとなる。具体的には、各切換スイッチ４ａ，４ｂ，５ａ，５ｂの切換えは、例えば、図２に示すように、第１及び第２の切換スイッチ４ａ，４ｂが周期がｔcでオン期間とオフ期間とが等しいクロック信号Ｐ1によりオン・オフされ、第３及び第４の切換スイッチ５ａ，５ｂが上記クロック信号Ｐ1とは位相が半周期ずれたクロック信号Ｐ2でオン・オフされるようにする。
したがって、第１及び第２の切換スイッチ４ａ，４ｂがオンで、第３及び第４の切換スイッチ５ａ，５ｂがオフである第１の期間（以下、Ｐ1モードという）では、上記第３の容量素子３の第１の端子３ａは第１の基準電圧線１２に接続され、第２の端子３ｂは出力信号線１５に接続される。また、第１及び第２の切換スイッチ４ａ，４ｂがオフで、第３及び第４の切換スイッチ５ａ，５ｂがオンである第２の期間（以下、Ｐ2モードという）では、上記第３の容量素子３の第１の端子３ａは出力信号線１５に接続され、第２の端子４ｂは第２の基準電圧線１３に接続される。このＰ1モードとＰ2モードの期間が等しいので、Ｐ1モードとＰ2モードとは、ｔc／２の周期で順次切換わる。
【００１３】
次に、上記構成のアナログ出力回路のフローティング状態における動作について図３を用いて説明する。なお、図３では、通常動作モードでの出力を無信号出力とした。また、プロテクションダイオード１６のリーク電流ｉ1とプロテクションダイオード１７のリーク電流ｉ2との差の電流をΔｉ＝ｉ1−ｉ2（Δｉ＞０）とし、第１の容量素子１の容量をＣ11、第２の容量素子２の容量をＣ12、第３の容量素子３の容量をＣ2とし、寄生容量１８の容量をＣsとする。
時刻ｔ＝ｔaにおいて、アナログ出力回路が電力セーブモードに切り換わると、第３の容量素子３は、第１の基準電圧線１２と出力信号線１５との間か、出力信号線１５と第２の端子４ｂとの間のいずれかに接続される。電力セーブモードがしばらく続いた状態での時刻ｔ＝ｔ1において、切換え手段により、切換スイッチ４ａ，４ｂ及び切換スイッチ５ａ，５ｂの接続状態（以下、接続モードという）がＰ1モードからＰ2モードに切換わるときの出力信号線１５の電位の変化について説明する。
出力信号線１５からみて、第１の容量素子１，第２の容量素子２，第３の容量素子３及び寄生容量１８とは並列接続されているので、各容量素子１，２，３及び寄生容量１８に蓄積された電荷の総量Ｑ1は、Ｃ0＝Ｃ11＋Ｃ12＋Ｃ2＋Ｃsとし、出力信号線１５の切換わり直前の電位をＶ1とすると、Ｑ1＝Ｃ0・Ｖ1となる。このとき、第３の容量素子３は、図４（ａ）に示すように、第１の基準電圧線１２と出力信号線１５との間に接続されているので、第３の容量素子３に蓄積された電荷ｑ1は、ｑ1＝Ｃ2・（ＶDD−Ｖ1）となる。
【００１４】
スイッチの状態がＰ2モードに切り換わると、図４（ｂ）に示すように、第３の容量素子３が出力信号線１５と第２の基準電圧線１３との間へ移動するので、上記電荷ｑ1は、第１の基準電圧線１２と出力信号線１５との間から取り除かれる。また、切換わり直後に上記第３の容量素子３に蓄積される電荷ｑ2は、ｑ2＝Ｃ2・Ｖ1となるので、接続モードの切換えによる電荷の減少分Δｑ12はΔｑ12＝ｑ2−ｑ1＝Ｃ2・（2Ｖ1−ＶDD）となる。また、接続モードの切換え後に各容量素子１，２，３及び寄生容量１８に蓄積されている電荷の総量Ｑ2は、Ｑ2＝Ｑ1−Δｑ12＝Ｃ0・Ｖ１−Ｃ2・（2Ｖ1−ＶDD）となるので、出力信号線１５の電位Ｖ２は、Ｖ2＝Ｑ2／Ｃ0から、以下の式（１）のように表せる。
Ｖ2＝Ｖ1−（Ｃ2／Ｃ0）・（2Ｖ1−ＶDD）‥‥（１）
【００１５】
その後、出力信号線１５の電位は、上述したプロテクションダイオード１６，１７のリーク電流の差Δｉが、各容量１，２，３，１８に蓄積されることにより、傾き（ｄＶ／ｄｔ）＝（Δｉ／Ｃ0）で、接続モードがＰ2モードからＰ1モードに切り換わる時刻ｔ2＝ｔ1＋ｔc／２まで直線的に上昇する。なお、上記傾き（ｄＶ／ｄｔ）は容量に反比例するので、図３に示すように、本実施の形態１で電圧上昇率は従来例よりも小さくなる。接続モードがＰ1モードに切り換わる直前（時刻ｔ＝ｔ2）での出力信号線１５の電位をＶ3とすると、時刻ｔ＝ｔ1から時刻ｔ＝ｔ2までの上記Ｐ2モードでの電圧上昇分ΔＶ23は、上記傾きから、ΔＶ23＝（Δｉ／Ｃ0）・（ｔc／２）となる。したがって、接続モードの切換え直前での出力信号線１５の電位Ｖ3は、以下の式（２）のようになる。
Ｖ3＝Ｖ2＋ΔＶ23
＝Ｖ1−（Ｃ2／Ｃ0）・（2Ｖ1−ＶDD）＋（Δｉ／Ｃ0）・（ｔc／２）
＝Ｖ1−（Ｃ2／Ｃ0）・（2Ｖ1−ＶDD−Δｉ・ｔc／２Ｃ2） ‥‥（２）
また、このとき、各容量素子１，２，３及び寄生容量１８に蓄積された電荷の総量Ｑ3は、Ｑ3＝Ｃ0・Ｖ3であり、第３の容量素子３に蓄積された電荷ｑ３は、ｑ3＝Ｃ2・（ＶDD−Ｖ3）となる。
【００１６】
接続モードがＰ1モードに切換わると、第３の容量素子３が第１の基準電圧線１２と出力信号線１５との間へ移動するので、上記電荷q3＝Ｃ2・Ｖ3が出力信号線１５と第２の基準電圧線１３との間から取り除かれる。また、切換わり直後に上記第３の容量素子３に蓄積される電荷ｑ4は、ｑ4＝Ｃ2・(Ｖ3−ＶDD）となるので、モード切換えでの電荷の減少分Δｑ34は、Δｑ34＝−（ｑ4−ｑ3）＝Ｃ2・（2Ｖ3−ＶDD）となる。また、接続モード切換え後の各容量素子１，２，３及び寄生容量１８に蓄積された電荷の総量Ｑ4は、Ｑ4＝Ｑ3−Δｑ34＝Ｃ0・Ｖ1−Ｃ2・（2Ｖ1−ＶDD）となるので、出力信号線１５の電位Ｖ4は、Ｖ4＝Ｑ4／Ｃ0から、以下の式（３）のように表せる。
Ｖ4＝Ｖ3−（Ｃ2／Ｃ0）・（2Ｖ3−ＶDD）‥‥（３）
【００１７】
このように、接続モードが切換ったときの出力信号線１５の電位の変化と、Ｐ2モードからＰ1モードへ切換ったときの出力信号線１５の電位の変化との関係は全く同じである。また、時刻ｔ＞ｔ2のＰ1モードにおいては、出力信号線１５の電位は、リーク電流差Δｉが、各容量１，２，３，１８に蓄積されることにより、傾き（ｄＶ／ｄｔ）＝（Δｉ／Ｃ0）で再び上昇し、接続モードがＰ1モードからＰ2モードに切換わる時刻ｔ3＝ｔ2＋ｔc／２において、電圧の上昇分ΔＶ4はΔＶ4＝（Δｉ／Ｃ0）・（ｔc／２）となる。これは、上述したＰ2モードでの電圧の上昇分ΔＶ2と等しい。したがって、Ｖ3＝Ｖ1，Ｖ4＝Ｖ2なる関係が成り立つ。Ｖ3＝Ｖ1から、上記式（２）により、2Ｖ1−ＶDD−Δｉ・ｔc／２Ｃ2＝０となるので、Ｖ1，Ｖ3は以下の式（４）のように表せる。
Ｖ1＝Ｖ3＝（ＶDD／２）＋（Δｉ・ｔc／４Ｃ2） ‥‥（４）
また、上記式（４）と上記式（２）または（３）とから、Ｖ2，Ｖ4は以下の式（５）のように表せる。
Ｖ2＝（ＶDD／２）＋（Δｉ・ｔc）・（１／４Ｃ2＋１／２Ｃ0）‥‥（５）
また、上記式（４），（５）から、
ΔＶ12＝ΔＶ34＝（Δｉ・ｔc／２Ｃ0）
であるので、接続モード切換えによる電圧下降分ΔＶ12，ΔＶ34は、Ｐ1モード及びＰ2モードでのそれぞれの電圧上昇分ΔＶ2，ΔＶ4に等しい。したがって、本実施の形態１のアナログ出力回路においては、図５に示すように、フローティング状態での動作点は、中点電位ＶA＝（ＶDD／２）近傍で小さく変動するものの、ＶDD方向へドリフトすることはない。その後、アナログ出力回路が再び通常動作モードに切り換わり、出力アンプ１１は低出力インピーダンス状態に戻った場合でも、上述したように、動作点はドリフトしていないので、切換え時のノイズは発生しない。
【００１８】
なお、上記実施の形態１では、プロテクションダイオード１６のリーク電流ｉ1とプロテクションダイオード１７のリーク電流ｉ2との差の電流ΔｉをΔｉ＞０としたが、Δｉ＜０の場合も、上記例と同様に、動作点がＶSS方向へドリフトすることはないことは言うまでもない。
また、上記例では、オン期間とオフ期間とが等しく位相が半周期ずれたクロック信号Ｐ1，Ｐ2により、接続モードの切換えを行ったが、切換え信号はこれに限るものではなく、上記第１及び第２の切換スイッチ４ａ，４ｂと上記第３及び第４の切換スイッチ５ａ，５ｂとが、同時にオンとはならない２相クロック信号であれば十分に動作点のドリフトを抑制することができる。
【００１９】
実施の形態２．
上記実施の形態１では、第３の容量素子３の接続状態を切換えることにより、動作点のドリフトを抑制するようにしたが、図６に示すように、更に、容量がＣ22である第４の容量素子６を設け、Ｐ1モードでは、第５及び第６の切換スイッチ７ａ，７ｂがオン状態で、第５及び第６の切換スイッチ８ａ，８ｂがオフ状態で、上記第４の容量素子６の第１の端子６ａは出力信号線１５に接続され、第２の端子６ｂは第２の基準電圧線１３に接続されるようにし、Ｐ2モードでは、上記第１の端子６ａは第１の基準電圧線１２に接続され、上記第２の端子６ｂは出力信号線１５に接続されるようにしてもよい。ここで、Ｃ22の値をそのままにすれば、付加する容量の値が大きくなるので、電圧上昇の傾きは更に小さくなり、動作点のドリフトを更に抑制することができる。
【００２０】
【発明の効果】
以上説明したように、請求項１に記載の発明によれば、第１の電位と出力信号線間及び出力信号線と第２の電位との間とにそれぞれ接続される第１及び第２容量素子とを設けるとともに、アナログ出力回路がフローティング状態にあるとき、第１の期間には第１の端子が上記第１の電位に、第２の端子が上記出力信号線にそれぞれ接続され、第２の期間には上記第１の端子が上記出力信号線に、上記第２の端子が上記第２の電位にそれぞれ接続されるような第３の容量素子を備え、この第３の容量素子の接続状態を交互に切換えることにより、プロテクションダイオードのリーク電流差による生じる出力信号線の電位変化を低減するようにしたので、フローティング状態での動作点のドリフトを抑制することができ、通常動作モードへの切換え時に発生するノイズを抑制することができる。
【００２１】
また、請求項２に記載の発明によれば、上記第１の接続状態の期間と上記第２の接続状態の期間とをほぼ等しい長さとしたので、出力信号線の電位変化を更に小さくすることができ、ドリフトを確実に抑制することができる。
【００２２】
請求項３に記載の発明によれば、請求項１のアナログ出力回路に、更に、第４の容量素子を備え、フローティング状態において、上記第４の容量素子の接続状態を、上記第４の容量素子の第１の端子が出力信号線に接続され、第２の端子が第２の基準電圧線に接続される接続状態と、第１の端子が上記第１の基準電圧線に接続され、第２の端子が上記出力信号線に接続される第２の接続状態とに切換えるようすることにより、付加する容量値が大きくなるので、動作点のドリフトを更に抑制することができる。
【図面の簡単な説明】
【図１】  本発明の実施の形態１に係わるアナログ回路の構成を示す回路図である。
【図２】  実施の形態１の第３の容量素子の接続切換え信号を示す図ある。
【図３】  実施の形態１の中点電位の変化を説明するための図である。
【図４】  実施の形態１の第３の容量素子の接続状態を示す図ある。
【図５】  実施の形態１のドリフト特性を示す図ある。
【図６】  本発明の実施の形態２に係わるアナログ回路の構成を示す回路図である。
【図７】  従来のアナログ回路の構成を示す回路図である。
【図８】  プロテクションダイオードのリーク電流間に差がない場合のドリフト特性を示す図ある。
【図９】  従来のアナログ回路のドリフト特性を示す図である。
【符号の説明】
１  第１の基準電圧線、２  第２の容量素子、３  第３の容量素子、
３ａ  第３の容量素子の第１の端子、３ｂ  第３の容量素子の第２の端子、
４ａ  第１切換スイッチ、４ｂ  第２切換スイッチ、５ａ  第３切換スイッチ、
５ｂ  第４切換スイッチ、
６  第４の容量素子、６ａ  第４の容量素子の第１の端子、６ｂ  第４の容量素子の第２の端子、７ａ  第５切換スイッチ、７ｂ  第６切換スイッチ、８ａ  第７切換スイッチ、８ｂ  第８切換スイッチ、
１１  出力アンプ、１２  第１の基準電圧線、１３  第２の基準電圧線、
１４  出力ピン、１５  信号出力線、１６，１７  プロテクションダイオード、
１８  寄生容量。
【図１】
0004097809.tif 000002
【図２】
0004097809.tif 000003
【図３】
0004097809.tif 000004
【図４】
0004097809.tif 000005
【図５】
0004097809.tif 000006
【図６】
0004097809.tif 000007
【図７】
0004097809.tif 000008
【図８】
0004097809.tif 000009
【図９】
0004097809.tif 000010