(57)【特許請求の範囲】
【請求項１】
ＬＯＣ構造を有する半導体装置に用いられる封止材であって、エポキシ樹脂、硬化剤、硬化促進剤及び無機充填材からなり、インナーリードと半導体チップ間隙よりも小粒径の無機充填材を８０〜９５重量％含有し、無機充填材の粒径を、インナーリードと半導体チップ間隙が７０μｍ以上の場合はその値の９０％以下、インナーリードと半導体チップ間隙が７０μｍ未満の場合はその値の９５％以下としたことを特徴とする封止材。
【請求項２】
無機充填材の５０％以上が球状である請求項１に記載の封止材。
【請求項３】
エポキシ樹脂がビフェニル型であり、硬化剤がアラルキル型フェノール樹脂である請求項１または２に記載の封止材。
【請求項４】
硬化促進剤がトリフェニルホスフィンとベンゾキノンの付加物である請求項１乃至３のいずれかに記載の封止材。
【請求項５】
請求項１乃至４のいづれかに記載の封止材により封止してなるＬＯＣ構造の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、充填材が原因で発生するＬＯＣ構造の半導体装置のパッシベーション膜とその下の拡散層損傷による電気特性不良がなく、且つ半田耐熱性に優れた封止材及びそれを用いたＬＯＣ構造の半導体装置に関する。
【０００２】
【従来の技術】
ＩＣ，ＬＳＩ等の半導体チップは、チップの集積度の向上と共に、チップサイズの大型化、半導体装置の小型化、薄型化が進んでいる。同時に半導体装置を基板へ取り付ける時に、半導体装置自体が短時間の内に２００℃以上の高温に晒されるようになってきた。この時、封止材中に含まれる水分が気化し、ここで発生する蒸気圧が封止材とチップ、リードフレーム等のインサートとの界面において、剥離応力として働き、封止材とインサートとの間で剥離が発生し、特に薄型の半導体装置においては、半導体装置のフクレやクラックに至ってしまうことになる。
この様な剥離起因によるフクレ、クラツクの防止策として、エポキシ樹脂及び硬化剤の低粘度化（低分子化）、封止材とインサートとの接着カの向上検討、あるいは無機充填材の形状を球形化して高充填化を図り、吸水率の低減検討が行われている。また、半導体装置の小型化及び半田耐熱性の向上のため、半導体装置構造が従来のリードの上にチップを配置する構造から図１に示すようなＬＯＣ（リードオンチップ）構造に変わりつつある。
この構造の半導体装置はインナーリードの下側にＬＯＣテープと呼ばれる接着剤を介して半導体チップを固着し、ワイヤーボンデングしたものを封止材によりパッケージしたものでインナーリードと半導体チップとの間にはＬＯＣテープの厚み分の隙間が空いている。
しかし、従来の手法では、封止材の充填材の内粗い粒子が、図２に示すように、チップとインナーリードの間隙に挟まり、成形時の圧カ、成形収縮、半導体装置を基板へ取り付ける時の熱応力等のストレスがチップに働き、パッシベーション膜の損傷及び酷い場合は拡散層まで損傷し電気特性不良の原因となる。
【０００３】
【発明が解決しようとする課題】
本発明は、かかる状況に鑑みてなされたもので、充填材起因のバッシベーションとその下の拡散層損傷による電気特性不良がなく、且つ半田耐熱性に優れた封止材及びそれを用いたＬＯＣ構造の半導体装置を提供することを目的とする。
【０００４】
【課題を解決するための手段】
すなわち本発明は、ＬＯＣ構造を有する半導体装置に用いられる封止材であって、エポキシ樹脂、硬化剤、硬化促進剤及び無機充填材からなり、インナーリードと半導体チップ間隙よりも小粒径の無機充填材を８０〜９５重量％含有してなることを特徴とする封止材及び該封止材により封止したＬＯＣ構造の半導体装置に関する。
【０００５】
【発明の実施の形態】
本発明で用いられるエポキシ樹脂としては、オルソクレゾールノボラツク型、ビフェニル型、ジシクロ型、臭素化エポキシ樹脂等を単独又は併用して用いることができるが、特にビフェニル型エポキシ樹脂がインサートとの接着性が良いことから好適である。
硬化剤としては、フェノールノボラツク型、アラルキル型、テルペン型等を単独又は併用して用いることができるが、特にアラルキル型がインサートとの接着性が良好である。
硬化促進剤としては、特に制限はなく、テトラフェニルホスホニウム−テトラフェニルボレート、トリフェニルホスフィン、トリフェニルホスフィンとベンゾキノンの付加物、１，８−ジアザービシクロ（５，４，０）−ウンデセン−７，２−フェニル−４メチル−イミダゾール、トリフェニルホスホニウム−トリフェニルボラン等を単独又は併用して用いることができるが、特にトリフェニルホスフィンとベンゾキノンの付加物が、ボイドや充填性といった成形性の面から好適である。
カツプリング剤については、特に制限はなく、シランカツプリング剤を単独又は併用して用いることができるが、特にエポキシシランとアルキルシランとメルカプトシランの組み合わせが好適である。
離型剤についても、特に制限はないが、高級脂肪酸例えぱカルナバワックス等とポリエチレン系ワックスを単独又は併用して用いることができる。
【０００６】
無機充填材は、チップとインナーリードの間隙を考慮してその粒径、形状を決める必要があり、インナーリードと半導体チップ間隙が７０μm以上の場合はその値の９０％以下、好ましくは８０％以下、インナーリードと半導体チップ間隙が７０μm未満の場合はその値の９５％以下、好ましくは８５％以下とするのがよい。例えばインナーリードとチップとの接着に１００ミクロン厚のＬＯＣテープを用いる場合には、７５ミクロンより上の粒子をカットした充填材を、又５０ミクロン厚のＬＯＣテープを用いる場合には、４５ミクロンより上の粒子をカットした充填材を使用する。更にその配合量は封止材全体にたいし８０〜９５ｗｔ％配合する。配合量が８０％未満では半田耐熱性が劣る。また９５％を超えると流動性が極端に低下し成形が出来なくなる。
充填材形状はその５０％以上が球状であることが望ましく、その材質としては、溶融シリカ、結晶シリカ、アルミナ等を単独及び併用して用いることができる。特に溶融シリカ単独が好適である。
その他の添加物として、着色剤（カーボンブラツク等）、難燃助剤（三酸化アンチモン等）、改質剤（シリコーン、シリコーンゴム等）、イオントラツパー（ハイドロタルサイト、アンチモンービスマム等）を用いることができる。
上記手段を用いて製造した封止材は、充填材起因のパッシベーションとその下の拡散層損傷による電気特性不良がなく、且つ半田耐熱性を向上させることができる。
封止材の製造方法としては特に制限はなく、通常行われているロール混練法、ニーダー混練法等により混練した後冷却粉砕し、このままあるいはタブレット化して使用に供される。
【０００７】
【実施例】
以下に本発明の実施例について説明するが、本発明はこれに限定されるものではない。
実施例１〜６  比較例１〜９
まず、表１、２に示す各種の素材を予備混合（ドライブレンド）した後、二軸ロール（ロール表面温度約８０℃）で１０分間混練し、冷却粉砕して製造した。
この封止材を用い、チップサイズが５．９ｘ１０．８ｍｍの半導体チップを固着した４２アロイ材のリードフレームをトランスファー成形機に装着し、金型温度１８０℃、成形圧カ１００ｋｇｆ／ｃｍ2、硬化時間９０秒の条件で成形を行った。その後、ポストキュアを１８０℃／５ｈ行った。
電気特性を直接測定できないので、パッシベーション膜の損傷を観察した。バッシベーション膜の損傷の検査に用いた半導体装置は、２６ピンＳＯＪ及び２６ピンＴＳＯＰのＬＯＣ構造の半導体装置である。
チップ表面には、パッシベーション膜（約５ミクロン）があり、ＬＯＣテープの厚さは、２６ピンＳＯＪの場合約１００ミクロン、２６ピンＴＳＯＰの場合約５０ミクロンを使用した。
この様にして得られた樹脂封止型半導体装置（ＬＯＣ構造）について、チップ上の封止材層を研磨し、封止材層を僅かに残した状態で、熱濃硫酸に浸漬し、パッシベーション膜の損傷を実体顕微鏡及び電子顕微鏡により観察した。
【０００８】
半田耐熱性に用いた半導体装置は、８０ピンＱＦＰの樹脂封止型半導体装置（外形寸法２０ｘ１４ｘ２．０ｍｍ）であり、リードフレームは４２アロイ材（加エなし）で８ｘ１０ｍｍのチップサイズを有するものである。
この様にして得られた樹脂封止型半導体装置について、半田耐熱性を以下に示す方法で測定した。１２５℃／２４ｈべーキング後、８５℃／８５％ＲＨ４８ｈ吸湿させた後、２４０℃／１０秒の熱処理を行なった時の樹脂封止型半導体装置のクラック発生率を求めた。上記の試験結果をまとめて表３に示す。
【０００９】
【表１】
0004062786.tif 000002
ビフェニル型エポキシ：油化シェルエポキシ（株）製
臭素化エポキシ：東都化成（株）製
アラルキル型フェノール：三井東圧化学（株）製
トリフェニルホスフィン付加物：北興化学（株）製
【００１０】
【表２】
0004062786.tif 000003
【００１１】
【表３】
0004062786.tif 000004
【００１２】
表３に示す結果から明らかなように、インナーリードと半導体チップとの間隙より小さい粒径の充填材をもちい、かつ充填材の配合量を８０重量％以上とした封止材を用いることにより耐熱性にすぐれ、電気特性の良いＬＯＣ構造の半導体装置が得られる。
【００１３】
【発明の効果】
本発明によれば、充填材起因のパッシベーション膜とその下の拡散層損傷による電気特性不良がなく、半田耐熱性を向上させることができる。
【図面の簡単な説明】
【図１】ＬＯＣ構造の半導体装置の１例を示す断面図
【図２】パッシベーション膜が破壊される様子を示す断面図
【符号の説明】
１…半導体チップ                ２…インナーリード
３…パッシベーション            ４…ＬＯＣテープ
５…リードフレーム              ６…金線
７…角状フィラ                  ８…球状フィラ
【図１】
0004062786.tif 000005
【図２】
0004062786.tif 000006