(57)【特許請求の範囲】
【請求項１】
空間的に近接した領域の透磁率や電気電導率に応じてインピーダンスが変化するように配置されたコイルと、前記コイルに直列又は並列に接続され共振回路を形成するコンデンサと、固有の周波数の交番電圧を発生し前記共振回路を駆動するデジタルの発振回路を含むデジタル回路と、前記共振回路中の電圧又は電流を取り出しアナログ信号を作り出すアナログ回路とを基板に配置した画像形成装置の現像器に用いるトナー濃度検知用の透磁率検知装置において、前記基板上に前記コイルを挟んで一方側に前記アナログ回路を配置し、他方側に前記デジタル回路を配置することを特徴とする画像形成装置の現像器に用いるトナー濃度検知用の透磁率検知装置。
【請求項２】
少なくともセンサに電力を供給する電力供給線（Vcc）およびアース線（GND）と、センサの検知信号を送る信号線（Vout）を１本のハーネスとし、自装置本体と接続するものにおいて、ハーネスがセンサＰＣＢの一端（短部）で接続され、その接続部に近い側にアナログ回路を配置し、遠い側にデジタル回路を配置したことを特徴とする請求項１記載の画像形成装置の現像器に用いるトナー濃度検知用の透磁率検知装置。
【請求項３】
前記デジタル回路の電源回路を構成するツェナーダイオード又はそれに並列に接続されるコンデンサとが、前記コイルのデジタル回路側に配置されることを特徴とする請求項１または２記載の透磁率検知装置。
【請求項４】
前記基板のコイルと対向した面にコイルの面積の１／２以上の面積の配線パターンが存在しないことを特徴とする請求項１から３のいずれか１項に記載の透磁率検知装置。
【請求項５】
前記基板の前記コイルと対向した面に配線パターンが存在しないことを特徴とする請求項１から３のいずれか１項に記載の透磁率検知装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、乾式電子写真方式を用いた画像形成装置で用いられるトナー等の磁性体の有無又は量を非接触で検知する透磁率検知装置に関し、例えば上記画像形成装置のトナー濃度センサ等に用いられるものである。
【０００２】
【従来の技術】
電子写真技術を用いた複写機等の画像形成装置においては、感光体ドラムの表面を帯電器により一様に帯電させ、この感光体を画像情報に応じて露光することにより静電潜像を形成し、この静電潜像にトナーを付着させて現像し、そのトナー像を用紙に転写した後、定着して最終画像を得るようにしている。
【０００３】
このような画像形成装置においては、現像器に収容されているトナーを常に所定レベル範囲に維持する必要があり、このために、現像剤中のトナー濃度を検知するＴセンサと呼ばれるトナー濃度センサが設けられている。
このトナー濃度センサは、コイルとコンデンサにより共振回路を構成し、この共振回路を発振器に接続して現像器の近傍に置き、磁性体としてのトナーの量が所定範囲にあるとき共振するように発振周波数を設定することでトナーを検知できるようにしたものである。
【０００４】
【発明が解決しようとする課題】
しかしながら従来のトナー濃度センサは、発振器を含むデジタル回路部分とアナログ回路部分とがあり、発振器の高周波輻射によりアナログ回路が影響を受けることがあった。また、従来のセンサは必ずしも検知精度がよくなかった。
【０００５】
本発明は上記の問題を解決するためになされたもので、デジタル・アナログの干渉を低減すると共に、検知精度の高い透磁率検知装置を得ることを目的としている。
【０００６】
【課題を解決するための手段】
上記の目的を達成するために、本発明による画像形成装置の現像器に用いるトナー濃度検知用の透磁率検知装置は、空間的に近接した領域の透磁率や電気電導率に応じてインピーダンスが変化するように配置されたコイルと、前記コイルに直列又は並列に接続され共振回路を形成するコンデンサと、固有の周波数の交番電圧を発生し前記共振回路を駆動するデジタルの発振回路を含むデジタル回路と、前記共振回路中の電圧又は電流を取り出しアナログ信号を作り出すアナログ回路とを基板に配置した画像形成装置の現像器に用いるトナー濃度検知用の透磁率検知装置において、前記基板上に前記コイルを挟んで一方側に前記アナログ回路を配置し他方側に前記デジタル回路を配置したものである。
【０００７】
【発明の実施の形態】
以下、本発明の実施の形態を図面と共に説明する。
図１に請求項１から３に関する第１の実施の形態による透磁率検知装置を示す構成図である。
図１において、基板１のほぼ中央にコイル２が張り付けられ、基板１の一端に電源供給用のコネクタ３が取り付けられている。コイル２は１次コイルと２次コイルを有する。このコネクタ３とコイル２の間にオペアンプを含むアナログ回路４が配置されている。また、コイル２を挟んでコネクタ３と反対側にはセラミック発振子やＸＯＲの論理回路が４回路入ったＣＭＯＳのデジタルＩＣ（ＩＣ１）５を含むデジタル回路６が配置されている。
【０００８】
図２はデジタル回路６とアナログ回路４の構成を示す回路図である。ここでは、概略を説明する。
ＸＯＲの論理回路（１／４ＩＣ１）入力の一端をＨｉレベルにプルアップし、ＸＯＲの論理回路のもう一方の入力と出力の間にセラミック発振子ＯＳＣを配置することにより、発信回路を形成している。ここでは、基本周波数４ＭＨｚで発振し、波形は矩形である。この発振出力電圧は、論理回路入力の一端をＨｉレベルにプルアップしたもう一つのＸＯＲ論理回路（２／４ＩＣ１）に入力されている。この２段目の論理回路２／４ＩＣ１の出力は、１段目の論理回路１／４ＩＣ１の出力を反転するだけのものであるが、２段目に接続される負荷の影響を発振回路（１段目）に伝えない役割を果たす。但し、負荷の容量成分が大きくなると発振が止まる場合がある。
【０００９】
論理回路２／４ＩＣ１の出力は、抵抗Ｒ３を介して１次コイルＬ１に入力される。１次コイルの終端は２次コイルの終端Ｌ２３と短絡されており、実質的に一つのコンデンサ（これをステムコンデンサと呼ぶ）Ｃ３に接続されている。論理ＩＣ１及びステムコンデンサＣ３の他端はアースされている。また、２次コイルの他端は小さな感度調整用の抵抗を介してアースされている。従って、１次コイル、２次コイルともステムコンデンサＣ３との共振回路を形成する。
【００１０】
ステムコンデンサＣ３の電圧はカットオフコンデンサＣ４を通じて論理回路３／４ＩＣ１に入力される。この入力端にはデジタルの電源電圧の半分の電圧がバイアスとしてかかるように、デジタル電源とアースを２つの同じ抵抗値の抵抗Ｒ１５、Ｒ１６を直列に繋いだ中点Ｔ４に接続されている。ＣＭＯＳトランジスタがＯＮ／ＯＦＦする閾値が電源電圧の丁度半分のところに有るため、このようにすることで、カットオフコンデンサＣ４を通じて論理回路３／４ＩＣ１に入力する微少な電圧の変化を矩形波に変換することができる。４／４ＩＣ１には、２／４ＩＣ１及び３／４ＩＣ１の出力が入力されており、この２つの信号の位相差が抽出される。
【００１１】
これらのデジタル回路の発振波形はきれいな（角のとがった）矩形波をしているため、高調波成分を多く含んでいる。高調波の輻射はかなり多く、近くにアナログ回路がある場合は干渉を起こす可能性が高い。従って、このデジタル回路６は、図１のように全てコイル２の一方の側（コネクタ３と反対側）に配置されている。即ち、コイル２のコネクタ３側にはアナログ回路４のみが配置されている。
【００１２】
次に、請求項４に関する第２の実施の形態について説明する。
図２において、デジタル回路６の電源回路はデジタル側（コネクタ３と反対側）に配置した抵抗Ｒ１４とツェナーダイオードＺＤとコンデンサＣ７で構成されている。従って、コイル２の下をアナログの電源線が通っている。また、デジタル回路側のアースもまたコイル２の下を通る必要がある。一般に基板１上において、アースパターンと電源パターンは広い面積の方が良いとされている。
【００１３】
しかしながら、コイル２の近くにベタ面積の大きなパターンがあると、そこに渦電流を生じ、この渦電流の作る磁場がコイル２の磁場をキャンセルするように働いて、センサの感度を劣化させる。従って、コイル近傍では前記の一般のルールを破る必要がある。実験によると、コイル領域を通るパターンの面積が、コイル面積の１／２以上になると感度が大きく阻害されるので、これ以下にする必要がある。
【００１４】
図３は基板１に形成された回路部品以外のための配線パターンを示す。この図３では２本の太い線が電源線７とアース線８である。また、コイル２の下（近傍）を通る細い信号線９、１０、１１が３本あるが、これは以下のものである。
【００１５】
信号線１０：４／４ＩＣ１で位相差が抽出された信号は、デジタル側に配置したＣＲの積分回路で平均化された後にコイルの下を通ってアナログ回路側に伝達される。
信号線１１：バリキャップＤにバイアスをかけ、静電容量を変化させる制御電圧線がコネクタ３からコイル２の下を通ってデジタル回路６に入る。
信号線９：オペアンプの最終段の基準電圧をツェナーダイオードＺＤで安定化されたデジタル電源電圧から作り出すために、アナログ回路４にデジタル電圧線を（信号線として＝電力消費は殆どしない）コイル３の下に通した。
【００１６】
次に、請求項５に関する第３の実施の形態について説明する。
図４は基板１の回路部品接続用の配線パターンを示す。
コイル２の下の面に配線パターンがあると、コイル２に近いためにロスが大きく、また、コイルを支える基板面に凹凸ができるのでコイル２の角度が安定しない。このため、本実施の形態では図示のようにコイル近傍には配線パターンをなくしている。
【００１７】
【発明の効果】
請求項１から３記載の発明によれば、によれば、デジタル回路とアナログ回路の干渉を低減することができると共に、検知精度を高くすることができる。
また、請求項４、５記載の発明によれば、基板の配線パターンに発生する渦電流う低減することができると共に、検知精度を高くすることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態による透磁率検知装置の基板上の部品配置を示す構成図である。
【図２】デジタル回路とアナログ回路の構成を示す回路図である。
【図３】基板における回路部品以外の配線パターンを示す構成図である。
【図４】基板における回路部品接続用の配線パターンを示す構成図である。
【符号の説明】
１  基板
２  コイル
３  電源供給用コネクタ
４  アナログ回路
６  デジタル回路
７  電源線
８  アース線
９、１０、１１  信号線
【図１】
0004071515.tif 000002
【図２】
0004071515.tif 000003
【図３】
0004071515.tif 000004
【図４】
0004071515.tif 000005