(57)【特許請求の範囲】
【請求項１】
入力画像信号を受信して画像を表示する画像表示装置であって、
第１のクロックを生成して出力する第１のクロック生成手段と、
第２のクロックを生成して出力する第２のクロック生成手段と、
前記入力画像信号が前記第１のクロックに基づいてサンプリングされた画像データを前記第１のクロック生成手段から出力される前記第１のクロックを用いて蓄積し、当該蓄積された画像データを前記第２のクロック生成手段から出力される前記第２のクロックを用いて読み出すように構成された記憶手段と、
前記入力画像信号の画像サイズ情報、前記入力画像信号に対応する入力水平同期信号の周期情報、表示パネルのサイズ情報、および前記第２のクロックの周期情報の各情報に応じて前記記憶手段から前記蓄積された画像データを読み出して表示する際の出力水平同期信号の周期を制御する制御信号を出力する制御手段と、
前記制御手段から出力される前記制御信号に基づいて前記出力水平同期信号を出力する同期信号生成手段とを備える画像表示装置。
【請求項２】
前記入力画像信号に対応する入力水平同期信号の周期および前記入力画像信号の画像サイズを計測する入力信号計測手段を前記制御手段の前段に備えることを特徴とする請求項１に記載の画像表示装置。
【請求項３】
前記制御信号は前記画像サイズ情報と前記表示パネルのサイズ情報と前記入力水平同期信号の周期から算出される前記出力水平同期信号の理想的な周期を前記第２のクロックの周期で除したカウント値の整数部に対応する第１の周期情報および前記カウント値の小数部に対応する第２の周期情報を含み、
前記同期信号生成手段は前記第２の周期情報の累積加算結果に応じた周期の出力水平同期信号を出力することを特徴とする請求項１に記載の画像表示装置。
【請求項４】
前記累積加算結果が前記第２のクロックの１周期分を越える場合の出力水平同期信号の周期と、前記累積加算結果が前記第２のクロックの１周期分を越えない場合の出力水平同期信号の周期とが異なることを特徴とする請求項３に記載の画像表示装置。
【請求項５】
前記出力画像信号を構成する水平ラインのライン位置に応じた周期の出力水平同期信号を出力することを特徴とする請求項１に記載の画像表示装置。
【請求項６】
前記同期信号生成手段は前記出力画像信号を構成する水平ラインのライン位置に対応して前記画像サイズ情報と前記表示パネルのサイズ情報と前記入力水平同期信号の周期から算出される前記出力水平同期信号の理想的な周期を前記第２のクロックの周期で除したカウント値の整数部に対応する第１の周期情報に基づいて設定される水平周期カウント値と前記第２のクロックの周期とに応じた周期の出力水平同期信号を出力することを特徴とする請求項５に記載の画像表示装置。
【請求項７】
前記同期信号生成手段は前記出力画像信号を構成する水平ラインのライン位置に対応して設定される加算値を保持し、
前記画像サイズ情報と前記表示パネルのサイズ情報と前記入力水平同期信号の周期から算出される前記出力水平同期信号の理想的な周期を前記第２のクロックの周期で除したカウント値の整数部に対応する第１の周期情報と前記ライン位置に応じて前記加算値の中から選択された加算値との和により算出した水平周期カウント値と前記第２のクロックの周期とに応じた周期の出力水平同期信号を出力することを特徴とする請求項５に記載の画像表示装置。
【請求項８】
前記同期信号生成手段は前記出力画像信号を構成する水平ラインのライン位置に対応して前記画像サイズ情報と前記表示パネルのサイズ情報と前記入力水平同期信号の周期から算出される前記出力水平同期信号の理想的な周期を前記第２のクロックの周期で除したカウント値の整数部に対応する第１の周期情報に基づいて設定される水平周期カウント値を保持し、
前記ライン位置に応じて前記水平周期カウント値の中から選択された水平周期カウント値と前記第２のクロックの周期とに応じた周期の出力水平同期信号を出力することを特徴とする請求項５に記載の画像表示装置。
【請求項９】
前記入力画像信号の垂直同期信号を遅延させる遅延手段を備える請求項１に記載の画像表示装置。
【請求項１０】
複数の入力画像信号に対して、入力画像信号毎に設けられた入力端と、
外部からの切替信号により、前記複数の入力画像信号のうち、１種の入力画像信号に対応する入力端を選択する信号切替手段とを備え、
前記制御手段は、前記切替信号に対応して設定されたフォーマット情報、または選択された入力端から入力された入力画像信号に格納されたフォーマット情報により、前記入力画像信号に対応する入力水平同期信号の周期および前記入力画像信号の画像サイズを特定するように構成したことを特徴とする請求項１に記載の画像表示装置。
【請求項１１】
入力画像信号を受信して画像を表示する画像表示方法であって、
第１のクロックを生成し、
第２のクロックを生成し、
前記入力画像信号が前記第１のクロックに基づいてサンプリングされた画像データを前記第１のクロック生成手段から出力される前記第１のクロックを用いて記憶手段に蓄積し、
当該蓄積された画像データを前記第２のクロックを用いて前記記憶手段から読み出し、
前記入力画像信号の画像サイズ情報、前記入力画像信号に対応する入力水平同期信号の周期情報、表示パネルのサイズ情報、および前記第２のクロックの周期情報の各情報に応じて前記記憶手段から前記蓄積された画像データを読み出して表示する際の出力水平同期信号の周期を制御する制御信号を出力し、
前記制御信号に基づいて前記出力水平同期信号を出力するようにした画像表示方法。
【請求項１２】
前記入力画像信号に対応する入力水平同期信号の周期および前記入力画像信号の画像サイズを計測することを含む請求項１１に記載の画像表示方法。
【請求項１３】
前記制御信号は前記画像サイズ情報と前記表示パネルのサイズ情報と前記入力水平同期信号の周期から算出される前記出力水平同期信号の理想的な周期を前記第２のクロックの周期で除したカウント値の整数部に対応する第１の周期情報および前記カウント値の小数部に対応する第２の周期情報を含み、
前記第２の周期情報の累積加算結果に応じた周期の出力水平同期信号を出力することを特徴とする請求項１１に記載の画像表示方法。
【請求項１４】
前記累積加算結果が前記第２のクロックの１周期分を越える場合の出力水平同期信号の周期と、前記累積加算結果が前記第２のクロックの１周期分を越えない場合の出力水平同期信号の周期とが異なることを特徴とする請求項１３に記載の画像表示方法。
【請求項１５】
前記出力画像信号を構成する水平ラインのライン位置に応じた周期の出力水平同期信号を出力することを特徴とする請求項１１に記載の画像表示方法。
【請求項１６】
前記出力画像信号を構成する水平ラインのライン位置に対応して前記画像サイズ情報と前記表示パネルのサイズ情報と前記入力水平同期信号の周期から算出される前記出力水平同期信号の理想的な周期を前記第２のクロックの周期で除したカウント値の整数部に対応する第１の周期情報に基づいて設定される水平周期カウント値と前記第２のクロックの周期とに応じた周期の出力水平同期信号を出力することを特徴とする請求項１５に記載の画像表示方法。
【請求項１７】
前記出力画像信号を構成する水平ラインのライン位置に対応して設定される加算値を保持し、
前記画像サイズ情報と前記表示パネルのサイズ情報と前記入力水平同期信号の周期から算出される前記出力水平同期信号の理想的な周期を前記第２のクロックの周期で除したカウント値の整数部に対応する第１の周期情報と前記ライン位置に応じて前記加算値の中から選択された加算値との和により算出した水平周期カウント値と前記第２のクロックの周期とに応じた周期の出力水平同期信号を出力することを特徴とする請求項１５に記載の画像表示方法。
【請求項１８】
前記出力画像信号を構成する水平ラインのライン位置に対応して前記画像サイズ情報と前記表示パネルのサイズ情報と前記入力水平同期信号の周期から算出される前記出力水平同期信号の理想的な周期を前記第２のクロックの周期で除したカウント値の整数部に対応する第１の周期情報に基づいて設定される水平周期カウント値を保持し、
前記ライン位置に応じて前記水平周期カウント値の中から選択された水平周期カウント値と前記第２のクロックの周期とに応じた周期の出力水平同期信号を出力することを特徴とする請求項１５に記載の画像表示方法。
【請求項１９】
前記入力画像信号の垂直同期信号を遅延させる請求項１１に記載の画像表示方法。
【請求項２０】
複数の入力画像信号を外部からの切替信号により選択し、
前記切替信号に対応して設定されたフォーマット情報、または選択された入力画像信号に格納されたフォーマット情報により、前記入力画像信号に対応する入力水平同期信号の周期および前記入力画像信号の画像サイズを特定するように構成したことを特徴とする請求項１１に記載の画像表示方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、ＬＣＤ（液晶ディスプレイ）、ＰＤＰ（プラズマ・ディスプレイ・パネル）やＤＭＤ（ディジタル・マイクロミラー・デバイス）などのマトリクス型表示デバイスで構成された画像表示装置および画像表示方法に係わるものであり、より詳しくは、画像信号をより上位あるいは下位の画素数を持つ表示装置に表示させるための画像の拡大縮小技術に関する。
【０００２】
【従来の技術】
まず、画像の拡大処理を例として画像の変倍処理の説明を行ったうえで、垂直方向の処理に伴うメモリ制御についての説明を行うことにする。
【０００３】
ここでは、ｘｙ直交座標系を用い、ｘ座標を水平方向、ｙ座標を垂直方向として、原画像と拡大処理後の画像（変換後画像）との関係について説明する。原画像は、水平方向および垂直方向においてサンプリングされ、水平方向にｍ画素、垂直方向にｋ画素の画像データにより構成されている。
【０００４】
このｍ×ｋ画素により構成される画像データを、水平方向にＭ画素、垂直方法にＫ画素から成るＭ×Ｋ画素の画像データに拡大する場合を考える。
【０００５】
図２２は、原画像と拡大変換後の画像（変換後画像）との関係を概略的に示す図である。この画像の拡大の例では、ｍ×ｋ画素からなる原画像がＭ×Ｋ画素からなる画像へと変換される。”○”は原画像の画素データを示す。変換後画像での”●”は、原画像の画素データ”○”に基づいて与えられた変換後画像における画像領域を示す。この場合、水平方向の拡大倍率はＭ／ｍ、垂直方向の拡大倍率はＫ／ｋとなる。
【０００６】
原画像の画素と変換後画像の画素との関係を考えるために、変換後画像の座標を原画像の座標に対して対応させる逆マッピングを行う。図２３は、変換後画像における画素Ｄを元の原画像の座標に逆マッピングさせた一例である。
【０００７】
図において、”○”は原画像の画素、”●”は逆マッピングされた変換後画像の画素を示す。簡単のため、原画像の画素は、水平方向および垂直方向に距離１で隣接するものとし、画素データをｄ（ｘ、ｙ）という形式で表すことにする。ここで、ｘおよびｙは整数である。
【０００８】
この例では、変換後画像の補間画素Ｄが、その周囲の４点、ｄ（ｘ、ｙ）、ｄ（ｘ＋１、ｙ）、ｄ（ｘ、ｙ＋１）およびｄ（ｘ＋１、ｙ＋１）から成る領域を、水平方向にｐ：１−ｐ、垂直方向にｑ：１−ｑの比率で分ける座標に逆マッピングされている。ここで、０≦ｐ＜１、０≦ｑ＜１である。この場合、逆マッピングされた補間画素Ｄの座標は（ｘ＋ｐ、ｙ＋ｑ）で表される。
【０００９】
補間画素Ｄの画素データは、例えば線形補間フィルタの場合、上記ｐおよびｑ、補間画素Ｄの周囲４点、ｄ（ｘ、ｙ）、ｄ（ｘ＋１、ｙ）、ｄ（ｘ＋１、ｙ）およびｄ（ｘ＋１、ｙ＋１）の画素データとから数式１で表される演算によって算出される。
【００１０】
【数１】
0004103321.tif 000002
…数式１
【００１１】
以下、垂直方向の画像の変倍処理に関して説明を行う。
ここでは、説明のための例として、５ラインを８ラインに変換する垂直方向の拡大処理を考える。
【００１２】
図２４は、垂直方向に関して、変換後画像の座標を原画像の座標に対して対応させた様子を示す図である。図において、”○”およびｄは原画像の画素データを表し、ｄ（０）は原画像のライン０における画像データを示す。
【００１３】
原画像の画素ｄ（０）、ｄ（１）、ｄ（２）、・・・は距離１で隣接するものとする。また、”●”およびＤは変換後画像の画像データを表す。Ｄ（０）は変換後画像の０ライン目における画像データを示す。
【００１４】
この図に示したものにおいては、原画像の５ラインと変換後画像の８ラインとが対応するため、変換後画像の画像データＤは、原画像の画像データの隣接する間隔の５／８＝０．６２５の間隔で隣接する。変換後画像の画像データの位置を原画像の座標で表すと、Ｄ（０）は０．０、Ｄ（１）は０．６２５、Ｄ（２）は０．６２５×２＝１．２５０となる。
【００１５】
変換後画像の画像データＤ（２）に注目すると、その座標は１．２５０であり、原画像ラインデータｄ（１）とｄ（２）の座標を０．２５：０．７５の比率で分ける位置である。すなわち、例えば線形補間を用いる場合には、変換後画像の画像データＤ（２）は原画像の画像データｄ（１）およびｄ（２）とから、Ｄ（２）＝０．７５×ｄ（１）＋０．２５×ｄ（２）と求められる。
【００１６】
原画像の画像データｄ（０）およびｄ（１）とから変換後画像のラインデータＤ（０）およびＤ（１）が算出される。また、ｄ（１）とｄ（２）とからＤ（２）およびＤ（３）が算出される。同様に、ｄ（２）とｄ（３）とからＤ（４）が算出され、ｄ（３）とｄ（４）とからＤ（５）とＤ（６）とが算出される。
【００１７】
このような原画像ラインデータと変換後ラインデータとの対応関係が満足されるとき、画像の変倍処理が正常に行われる。なお、上記のように複数ラインの画像データによる演算を行う場合には、装置内部に設けられたメモリを用いて複数ライン分の画像データを読み出す手法が用いられる。
【００１８】
図２５は、３ライン分のラインメモリを用いて垂直方向の画像変倍処理を行った場合のタイミングチャートである。ここでも、説明のため５画素を８画素に変換する拡大処理を例として用いる。
【００１９】
図において、（ａ）は入力画像信号の水平同期信号、（ｂ）は入力画像信号の画像データ（原画像データ）を示す。（ｃ）、（ｄ）および（ｅ）は３ライン分のラインメモリにおける書き込みアドレスおよび読出しアドレス（図中右に行くに従い時間が経過し、各アドレス値が増加している）を示すものである。
【００２０】
（ｆ）は出力画像信号の水平同期信号である。ここで、出力画像信号は変換後画像データを含む画像信号とする。（ｇ）、（ｈ）および（ｋ）はラインメモリから読み出された画像データである。
【００２１】
（ａ）においてＴｈは入力画像信号の水平同期信号の周期であり、ｙ、ｙ＋１、ｙ＋２、・・・は入力画像信号におけるライン位置を表す。（ｂ）においてｄ（ｙ）、ｄ（ｙ＋１）、ｄ（ｙ＋２）、・・・は、ライン位置ｙ、ｙ＋１、ｙ＋２、・・・に対応する画像データを表す。
【００２２】
（ｃ）、（ｄ）および（ｅ）において、縦軸はアドレスを表し、点線が書き込みアドレスを表し、実線が読み出しアドレスを表す。（ｆ）において、Ｔｉｄは出力画像信号の水平同期信号の周期である。Ｙ、Ｙ＋１、Ｙ＋２、・・・は変換後画像の画像信号のライン位置を表す。
【００２３】
（ｇ）、（ｈ）および（ｋ）はラインメモリから読み出された画像データを示し、それぞれ（ｃ）、（ｄ）および（ｅ）のラインメモリ読出し動作の出力データである。
【００２４】
（ｍ）はラインメモリから読み出される画像データに対して補間フィルタ処理を行った結果、すなわち変換後画像の画像データである。Ｄ（Ｙ）、Ｄ（Ｙ＋１）、Ｄ（Ｙ＋２）、・・・はライン位置Ｙ、Ｙ＋１、Ｙ＋２、・・・に対応する画像データを表す。
【００２５】
ラインメモリの書き込み動作は、入力画像信号の水平同期信号（ａ）に基づいて行われる。ラインｙの画像データｄ（ｙ）はラインメモリ（ｅ）に書き込まれる。ラインｙ＋１の水平同期信号が入力されると、書き込み対象のラインメモリが（ｅ）から（ｃ）に切り替えられ、画像データｄ（ｙ＋１）がラインメモリ（ｃ）に書き込まれる。
【００２６】
同様に、ラインｙ＋２の画像データｄ（ｙ＋２）はラインメモリ（ｄ）に書き込まれ、ラインｙ＋３の画像データｄ（ｙ＋３）はラインメモリ（ｅ）に書き込まれる。以降、ライン毎にラインメモリを循環的に切り替えながら画像データｄの書き込み動作が行われる。
【００２７】
この図に示したものにおいては、ラインメモリ（ｅ）に画像データｄ（ｙ）の書込みが行われる段階では、ラインメモリ（ｃ）には画像データｄ（ｙ−２）、ラインメモリ（ｄ）には画像データｄ（ｙ−１）のデータが各々記憶されている。
【００２８】
ラインメモリの読出し動作は、出力画像信号の水平同期信号（ｆ）を基準として行われ、図２４に示したような原画像データと変換後画像データの対応関係を満足するよう動作する。すなわち、ラインＹでは、ラインメモリ（ｃ）および（ｄ）からそれぞれ画像データｄ（ｙ−２）およびｄ（ｙ−１）が読み出され、（ｇ）および（ｈ）に示すように出力される。
【００２９】
読み出された画像データ（ｇ）および（ｈ）は補間フィルタ処理されて、変換後画像のラインＹにおける画像データＤ（Ｙ）が発生される。読み出されるラインメモリに注目すると、ラインＹ＋１ではラインメモリ（ｃ）と（ｄ）、ラインＹ＋２ではラインメモリ（ｄ）と（ｅ）、ラインＹ＋３ではラインメモリ（ｄ）と（ｅ）、ラインＹ＋４ではラインメモリ（ｅ）と（ｃ）、ラインＹ＋５ではラインメモリ（ｃ）と（ｄ）、ラインＹ＋６ではラインメモリ（ｃ）と（ｄ）、ラインＹ＋７ではラインメモリ（ｄ）と（ｅ）から読出し動作が行われる。
【００３０】
読み出された画像データに注目すると、ラインＹ＋１では画像データｄ（ｙ−２）とｄ（ｙ−１）、ラインＹ＋２ではｄ（ｙ−１）とｄ（ｙ）、ラインＹ＋３ではｄ（ｙ−１）とｄ（ｙ）、ラインＹ＋４ではｄ（ｙ）とｄ（ｙ＋１）、ラインＹ＋５ではｄ（ｙ＋１）とｄ（ｙ＋２）、ラインＹ＋６ではｄ（ｙ＋１）とｄ（ｙ＋２）、ラインＹ＋７ではｄ（ｙ＋２）とｄ（ｙ＋３）がそれぞれ読み出される画像データである。
【００３１】
ラインメモリの書き込み動作と読出し動作を行うためには、出力画像信号の水平同期信号（ｆ）を適切な周期Ｔｉｄで発生する必要がある。例えば、上記のように５ラインを８ラインに変換する拡大処理を行うためには、入力画像信号の５ラインと出力画像信号の８ラインとが対応する必要がある。
【００３２】
つまり、入力画像信号の水平同期信号周期Ｔｈと出力画像信号の水平同期信号周期Ｔｉｄとの間には、理想的には、５×Ｔｈ＝８×Ｔｉｄなる対応関係が必要である。すなわち、出力画像信号の理想的な水平周期はＴｉｄ＝Ｔｈ×５／８として求められる。
【００３３】
ここでは出力画像信号の水平同期信号（ｆ）の周期が理想的な水平周期Ｔｉｄよりも短い場合について考える。
図２６は、出力画像信号の水平同期信号（ｆ）の周期をＴｉｄ−αとした場合のタイミングチャートである。比較のため、（ｆ）の上部には理想的な水平周期Ｔｉｄの水平同期信号のタイミングを示す。
【００３４】
出力画像信号のラインＹ＋１の先頭では、ラインの先頭が時間的にαだけ前にずれた状態（理想的な水平同期信号タイミングに対して誤差αが発生している）となる。次にラインＹ＋２でもさらに誤差αが発生するため、出力画像信号のラインＹ＋２の先頭では合わせて２αの誤差となる。同様にラインＹ＋３の先頭での誤差は３αとなり、以降、ラインを重ねる毎にαずつ誤差は累積していく。
【００３５】
一方、入力画像信号の水平同期信号周期Ｔｈのままである。ラインメモリの書き込み動作のタイミングは変わらないため、ラインメモリの書き込み動作と読み出し動作の対応関係に、出力画像信号１ラインにつきαずつずれが生じていく。
【００３６】
ここで、出力画像信号のラインＹ＋８に注目してみる。ラインメモリ（ｃ）の読出しアドレスを示す実線の斜線と書き込みアドレスを示す点線の斜線が時刻ｔ１において交差している。このときの累積誤差は８・αである。
【００３７】
出力画像信号のラインＹ＋８においてラインメモリ（ｃ）から読み出される画像データは、時刻ｔ１より前では入力画像信号のラインｙ＋４で書き込まれたｄ（ｙ＋４）であるが、時刻ｔ１より後（（ｇ）の斜線部分）では入力画像信号のラインｙ＋１で書き込まれたｄ（ｙ＋１）である。
【００３８】
つまり、時刻ｔ１より後では本来読み出されるべき画像データでなく、本来よりも３ライン前の画像データが読み出される。これらの読み出された画像データ（ｋ）と（ｇ）を補間処理した画像データＤ（Ｙ＋８）は、時刻ｔ１以降（（ｍ）の斜線部分）において正常な画像データとならない。つまりこのような場合には、画像の変倍処理を実施することが不可能となる。
【００３９】
また、このようにラインメモリの書き込み動作と読み出し動作の対応関係がずれることによって本来読み出すべき画像データを読み出すことができなくなることを、ラインメモリ上での追い越し動作と呼ぶことにする。
【００４０】
図２７は、図２６中の入力画像信号のラインｙ＋４付近におけるラインメモリ（ｃ）とその読出しデータ（ｇ）を抜粋した図である。図２７において、上段は出力画像信号の水平同期信号（ｆ）の周期がＴｉｄ（理想周期）である場合のタイミングチャートであり、下段は（ｆ）の周期がＴｉｄ−αの場合のタイミングチャートである。
【００４１】
ＷＡ（ｙ＋４）は入力画像信号のラインｙ＋４におけるラインメモリの書き込みアドレスを示す。ここで、ＲＡ（Ｙ＋６）およびＲＡ（Ｙ＋８）は、上段（理想周期）におけるラインＹ＋６およびラインｊ＋８でのラインメモリの読出しアドレスを示す。また、ＲＡ’（Ｙ＋８）は、下段（水平周期Ｔｉｄ−α）におけるラインＹ＋８のラインメモリの読出しアドレスを示す。
【００４２】
前述した通り、下段のＲＡ’（Ｙ＋８）は上段のＲＡ（Ｙ＋８）に対して時間８αだけ前にずれており、下段においてＲＡ’（Ｙ＋８）とＷＡ（ｙ＋４）の斜線部は時刻ｔ１で交差する。時刻ｔ１以降では、ラインメモリ（ｃ）の読出しデータ（ｇ）は本来読み出されるべき画像データｄ（ｙ＋４）でなく、３ライン前の画像データｄ（ｙ＋１）となる。
【００４３】
上段においてはＷＡ（ｙ＋４）とＲＡ（Ｙ＋８）の斜線部は交差せず、それぞれの最終アドレスをアクセスするタイミングには時間Ｔｍ１の間隔（タイミングマージン）が存在する。
【００４４】
一方、下段のＲＡ’（Ｙ＋８）は上段のＲＡ（Ｙ＋８）に対して時間８αだけ前にずれるため、図示したように累積誤差８α≧Ｔｍ１となる場合には、本来の画像データを読み出すことができなくなる。ラインメモリから正しく画像データが読み出されるめには、出力画像信号のライン毎の累積誤差は常にＴｍ１未満でなければならない。
【００４５】
つまり、ラインＹ＋ＱにおけるタイミングマージンをＴｍ（Ｑ）とすると、Ｑライン分の累積誤差Ｑ・αがＱ・α＜Ｔｍ（Ｑ）なる関係を満足しなければ、画像の変倍処理を実施することが不可能となる。
【００４６】
次に、出力画像信号の水平同期信号（ｆ）の周期が理想的な水平周期Ｔｉｄよりも長い場合について考える。
図２８は、出力画像信号の水平同期信号（ｆ）の周期をＴｉｄ＋αとした場合のタイミングチャートである。比較のため、（ｆ）の上部には理想的な水平周期Ｔｉｄの水平同期信号のタイミングを示す。
【００４７】
出力画像信号のラインＹ＋１の先頭では、理想的な水平同期信号タイミングに対して誤差αが発生し、出力画像信号のラインＹ＋１の先頭が時間的にαだけ後にずれた状態となる。次にラインＹ＋２でも、さらに誤差αが発生するため、出力画像信号のラインＹ＋２の先頭では２αの誤差となる。同様にラインＹ＋３ではこの誤差は３αとなり、ラインを重ねる毎にαずつ誤差は累積していく。
【００４８】
ここでも、入力画像信号の水平同期信号周期Ｔｈのままである。ラインメモリの書き込み動作のタイミングは変わらないため、ラインメモリの書き込み動作と読み出し動作の対応関係が、出力画像信号１ラインにつきαずつずれていくことになる。
【００４９】
出力画像信号のラインＹ＋６に着目すると、累積誤差は６αであり、ラインメモリ（ｃ）の読出しアドレスを示す実線の斜線と書き込みアドレスを示す点線の斜線が時刻ｔ２において交差している。
【００５０】
画像信号のラインＹ＋６においてラインメモリ（ｃ）から読み出される画像データは、時刻ｔ２より前（（ｇ）の斜線部分）では入力画像信号のラインｙ＋４で書き込まれたｄ（ｙ＋４）であり、時刻ｔ２より後では入力画像信号のラインｙ＋１で書き込まれたｄ（ｙ＋１）である。
【００５１】
つまり、時刻ｔ２より前では本来読み出されるべき画像データでなく、本来よりも３ライン後の画像データが読み出される。これらの読み出された画像データ（ｋ）と（ｇ）を補間処理した画像データＤ（Ｙ＋６）は、時刻ｔ２以前（（ｍ）の斜線部分）において正常な画像データとならない。つまりこのような場合にも、画像の変倍処理を実施することが不可能となる。
【００５２】
図２９は、図２８中の入力画像信号のラインｙ＋４付近におけるラインメモリ（ｃ）とその読出しデータ（ｇ）を抜粋した図である。
図２９において、上段は出力画像信号の水平同期信号（ｆ）の周期がＴｉｄ（理想周期）である場合のタイミングチャートであり、下段は（ｆ）の周期がＴｉｄ＋αの場合のタイミングチャートである。
【００５３】
ＷＡ（ｙ＋４）は入力画像信号のラインｙ＋４におけるラインメモリの書き込みアドレスを示す。ＲＡ（Ｙ＋６）およびＲＡ（Ｙ＋８）は、上段（理想周期）におけるラインＹ＋６およびラインＹ＋８でのラインメモリの読出しアドレスを示す。
【００５４】
また、ＲＡ’（Ｙ＋６）およびＲＡ’（Ｙ＋８）は出力画像信号の水平同期信号周期がＴｉｄ＋αである場合のラインＹ＋６およびＹ＋８におけるラインメモリの読出しアドレスを示す。
【００５５】
前述した通り、下段のＲＡ’（Ｙ＋６）は上段のＲＡ（Ｙ＋６）に対して時間６αだけ後にずれており、下段においてＲＡ’（Ｙ＋６）とＷＡ（ｙ＋４）の斜線部は時刻ｔ２で交差する。時刻ｔ２以降では、ラインメモリ（ｃ）の読出しデータ（ｇ）は本来読み出されるべき画像データｄ（ｙ＋１）でなく、３ライン後の画像データｄ（ｙ＋４）となる。
【００５６】
上段においてはＷＡ（ｙ＋４）とＲＡ（Ｙ＋６）の斜線部は交差せず、それぞれの先頭アドレスをアクセスするタイミングには時間Ｔｍ２の間隔（タイミングマージン）が存在する。
【００５７】
一方、下段のＲＡ’（Ｙ＋６）は上段のＲＡ（Ｙ＋６）に対して時間６αだけ後にずれるため、図示したように累積誤差６α≧Ｔｍ２となる場合には、本来の画像データを読み出すことができなくなる。ラインメモリから正しく画像データが読み出されるめには、出力画像信号のライン毎の累積誤差は常にＴｍ２未満でなければならない。
【００５８】
ここでも、ラインｙ＋ＱにおけるタイミングマージンをＴｍ（Ｑ）とすると、Ｑライン分の累積誤差Ｑ・αがＱ・α＜Ｔｍなる関係を満足しなければ、画像の変倍処理を実施することが不可能となる。
【００５９】
以上より、出力画像信号の水平同期信号の周期が理想的な周期Ｔｉｄから時間αだけ長い場合も、αだけ短い場合も、出力画像信号Ｑライン分の累積誤差Ｑ・αとそのライン位置におけるタイミングマージンＴｍ（Ｑ）との間で、Ｑ・α＜Ｔｍなる関係を満足しなければ画像の変倍処理を実施することが不可能となる。
【００６０】
図３０は、例えば特開平１１−３８９５５号公報に開示された従来の画像表示装置を示す図であり、図において１０１はＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）回路、１０２はＡ／Ｄコンバータ、１０３は発振器、１０４は読み出し開始パルス生成回路、１０５および１０６はラインメモリ、１０７はスキャンコンバータ、１０８はＤ／Ａコンバータ、１０９は表示部、１１０はリセット信号生成回路である。
【００６１】
次に動作を示す。ＰＬＬ回路１０１は、映像信号から分離して得られた水平同期信号ＨＳＹＮＣに同期している書き込みクロックＷＣＫを生成して、Ａ／Ｄコンバータ１０２、ラインメモリ１０５および１０６に供給する。
【００６２】
Ａ／Ｄコンバータ１０２は、入力された映像信号をＰＬＬ回路１０１からの書き込みクロックＷＣＫに基づく所定のサンプリング間隔でディジタル化し、映像データをラインメモリ１０５およびスキャンコンバータ１０７に供給する。発振器１０３は、所定周波数の読み出しクロックＲＣＫを生成し、読み出し開始パルス生成回路１０４に供給する。
【００６３】
リセット信号生成回路１１０は、水平同期信号ＨＳＹＮＣを５つカウントする毎にリセット信号ＨＲＳＴを生成し、読み出し開始パルス生成回路１０４に供給する。読み出し開始パルス生成回路１０４は、リセット信号ＨＲＳＴが供給されるごとにリセットして、読み出しクロックＲＣＫを所定数カウントするごとに読み出し開始パルスＲＤＳＴと表示開始パルスＨＳＴを生成する。
【００６４】
読み出し開始パルスＲＤＳＴは、ラインメモリ１０５および１０６、スキャンコンバータ１０７およびＤ／Ａコンバータ１０８に供給される。表示開始パルスＨＳＴは表示部１０９に供給される。
【００６５】
図３１は、リセット信号生成回路１１０および読み出し開始パルス生成回路１０４の動作を説明する図である。ここでは、５ラインを８ラインに変換する場合を例としている。図において、水平同期信号ＨＳＹＮＣが５つ毎にリセット信号ＨＲＳＴが生成されている。
【００６６】
読み出し開始パルス生成回路１０４は、水平同期信号ＨＳＹＮＣが５つ分の期間に読み出し開始パルスＲＤＳＴを８つ生成できるように、読み出しクロックＲＣＫのカウント値が設定されている。
【００６７】
ラインメモリ１０５にはＰＬＬ回路１０１からの書き込みクロックＷＣＫに同期して映像データが書き込まれ、発振器１０３からの読み出しクロックＲＣＫと読み出し生成パルス生成回路１０４からの読み出し開始パルスＲＤＳＴに同期して映像データが読み出され、この読み出された映像データはラインメモリ１０６およびスキャンコンバータ１０７に供給される。
【００６８】
ラインメモリ１０６には書き込みクロックＷＣＫに同期してラインメモリ１０５で読み出された映像データが書き込まれ、読み出しクロックＲＣＫと読み出し開始パルスＲＤＳＴに同期して映像データが読み出され、読み出された映像データはスキャンコンバータ１０７に供給される。
【００６９】
スキャンコンバータ１０７はラインメモリ５および６から読み出された映像データにそれぞれ所定の補間処理を行い、補間処理された映像データはＤ／Ａコンバータ１０８を介して表示部１０９に供給される。
【００７０】
表示部１０９は、Ｄ／Ａコンバータ１０８からの映像信号と読み出し開始パルス生成回路１０４からの表示開始パルスＨＳＴにより駆動されて、拡大された映像を表示することができる。
【００７１】
【発明が解決しようとする課題】
従来の画像表示装置および画像処理装置は、以上のように構成されていたので以下のような問題点があった。
【００７２】
図３１に示すように、読み出し開始パルス生成回路１０４では、水平同期信号ＨＳＹＮＣを５つ入力する期間に読み出し開始パルスＲＤＳＴを８つ生成できるように、読み出しクロックＲＣＫのカウント値が設定されている。読出し開始パルスＲＤＳＴの周期は、理想的には、水平同期信号ＨＳＹＮＣの周期の５／８である。
【００７３】
ここで、読出しクロックＲＣＫの周期をＴｒとする。水平同期信号ＨＳＹＮＣと読み出しクロックＲＣＫとは非同期であるため、通常は、水平同期信号ＨＳＹＮＣ周期の５／８である理想的なＲＤＳＴ周期は、読み出しクロック周期Ｔｒの整数倍とならない。
【００７４】
ここで、理想的な読出し開始パルス周期は（Ｎ＋α）・Ｔｒと表すことができる（Ｎは整数。αは小数、すなわち０≦α＜１。これらＮ、αは周期情報を表わすものであり、説明中、整数Ｎを「第１の周期情報」、αを「第２の周期情報」と称する場合もある）。
【００７５】
しかしながら、読出し開始パルスＲＤＳＴは、読出しクロックＲＣＫにより生成されるため、読出し開始パルスＲＤＳＴの周期は読み出しクロックＲＣＫの周期Ｔｒの整数倍でしか与えることができない。
【００７６】
読出し開始パルスＲＤＳＴを生成するための読出しクロックＲＣＫのカウント値をＮとすると、リセット信号ＨＲＳＴ後の７ライン分の読出し開始パルスＲＤＳＴの周期はＮ・Ｔｒとなり、ＲＤＳＴの理想周期（Ｎ＋α）・Ｔｒよりもα・Ｔｒだけ短くなる。
【００７７】
従って、読出し開始パルスＲＤＳＴは、理想周期のＲＤＳＴに対して、１ラインにつきα・Ｔｒの誤差を生じることになる。すなわち、リセット信号ＨＲＳＴ後の７ラインでは７ライン分の誤差が累積するため、ＨＲＳＴ後の８ライン目先頭で７・α・Ｔｒの累積誤差が発生する。
【００７８】
そして、次のリセット信号ＨＲＳＴにより、読出し開始パルス生成回路１０４の読出し開始パルスＲＤＳＴの生成タイミングがリセットされる。従って、この時においてリセット時に７・α・Ｔｒの累積誤差を修正するものである。逆にいえば、リセット信号ＨＲＳＴによって読出し開始パルスの生成タイミングが修正されるまで、累積誤差は増加し続けるのである。
【００７９】
すでに図２７および図２９の説明で述べた通り、ラインメモリの書き込み動作に対して読出し動作がタイミングマージンＴｍ（Ｑ）以上のずれを生じると、画像の変倍処理を正常に行うことが不可能となる。
【００８０】
図３１に示した例では、読出し開始パルスＲＤＳＴの生成タイミングの累積誤差７・α・Ｔｒが、タイミングマージンＴｍ未満、すなわち７・α・Ｔｒ＜Ｔｍである場合には、画像の変倍処理を正常に行うことができる。しかし、７・α・Ｔｒ≧Ｔｍである場合には、画像の変倍処理を正常に行うことができない。
【００８１】
４８０ラインの画像を７６８ラインの画像に変換する場合、変換比率は４８０：７６８＝５：８であるため、５ラインを８ラインに変換する動作を繰り返すものである。つまり、累積誤差は最大で７・α・Ｔｒである。
【００８２】
しかし、４８０ラインの画像を７６７ラインの画像に変換する場合を考えると、変換比率４８０：７６７をより小さな整数で表すことができないため、読み出し開始パルス生成回路１０４は水平同期信号ＨＳＹＮＣ４８０個分の期間に読み出し開始パルスＲＤＳＴが７６７個生成されるように動作することになる。
【００８３】
読出し開始パルス生成回路１０４は、読出し開始パルスＲＤＳＴの生成タイミングを修正されるまでに７６７ライン分の読出し開始パルスを生成しなければならない。この場合、累積誤差は最大で７６６・α・Ｔｒとなる。αの値次第では累積誤差７６６・α・ＴｒはタイミングマージンＴｍ（Ｑ）を上回り、画像の変倍処理を正常に行うことができなくなる。
【００８４】
変換比率５：８と変換比率４８０：７６７の場合の最大累積誤差を比べると、後者が１００倍以上であるため、後者の方がタイミングマージンＴｍ（Ｑ）を上回る可能性も高い。すなわち、このことから画像の変倍処理を実施できる変倍比率とそうでない変倍比率が存在することになる。
【００８５】
従って、従来の画像表示装置においては、入力画像信号と非同期のクロックを用いて、任意の変換比率で画像の変倍処理を実施することができないという問題点があった。
【００８６】
図３２は、従来の画像表示装置における画像表示例を示す図である。従来の画像表示装置では、変換比率（変換倍率）を任意とすることができないため、表示パネルの表示領域サイズよりも小さなあるいは大きな変換画像しか生成できない。
【００８７】
図において（１）は、変換画像のサイズが表示領域よりも小さな場合の表示例である。このとき、表示領域には画像の表示されない無効な領域（ａ）が生じてしまう。図において（２）は、変換画像のサイズが表示領域よりも大きな場合の表示例である。このとき、変換画像において表示できない部分（ｂ）が生じる問題点も生じる。
【００８８】
この発明は以上のような問題点を解決するためになされたもので、任意の変換比率での画像の変倍処理を正常に実施することが可能な画像表示装置および画像処理方法を得ることを目的とする。
【００８９】
【課題を解決するための手段】
本発明に係る画像表示装置は、入力画像信号を受信して画像を表示する画像表示装置であって、第１のクロックを生成して出力する第１のクロック生成手段と、第２のクロックを生成して出力する第２のクロック生成手段と、前記入力画像信号が前記第１のクロックに基づいてサンプリングされた画像データを前記第１のクロック生成手段から出力される前記第１のクロックを用いて蓄積し、当該蓄積された画像データを前記第２のクロック生成手段から出力される前記第２のクロックを用いて読み出すように構成された記憶手段と、前記入力画像信号の画像サイズ情報、前記入力画像信号に対応する入力水平同期信号の周期情報、表示パネルのサイズ情報、および前記第２のクロックの周期情報の各情報に応じて前記記憶手段から前記蓄積された画像データを読み出して表示する際の出力水平同期信号の周期を制御する制御信号を出力する制御手段と、前記制御手段から出力される前記制御信号に基づいて前記出力水平同期信号を出力する同期信号生成手段とを備える。
【００９０】
また、入力画像信号に対応する入力水平同期信号の周期および入力画像信号の画像サイズを計測する入力信号計測手段を制御手段の前段に備えることを特徴とする。
【００９１】
また、制御信号は画像サイズ情報と表示パネルのサイズ情報と入力水平同期信号の周期から算出される前記出力水平同期信号の理想的な周期を第２のクロックの周期で除したカウント値の整数部に対応する第１の周期情報および前記カウント値の小数部に対応する第２の周期情報を含み、同期信号生成手段は前記第２の周期情報の累積加算結果に応じた周期の出力水平同期信号を出力することを特徴とする。
【００９２】
また、累積加算結果が第２のクロックの１周期分を越える場合の出力水平同期信号の周期と、前記累積加算結果が前記第２のクロックの１周期分を越えない場合の出力水平同期信号の周期とが異なることを特徴とする。
【００９３】
また、出力画像信号を構成する水平ラインのライン位置に応じた周期の出力水平同期信号を出力することを特徴とする。
【００９４】
また、同期信号生成手段は出力画像信号を構成する水平ラインのライン位置に対応して画像サイズ情報と表示パネルのサイズ情報と入力水平同期信号の周期から算出される前記出力水平同期信号の理想的な周期を第２のクロックの周期で除したカウント値の整数部に対応する第１の周期情報に基づいて設定される水平周期カウント値と前記第２のクロックの周期とに応じた周期の出力水平同期信号を出力することを特徴とする。
【００９５】
また、同期信号生成手段は出力画像信号を構成する水平ラインのライン位置に対応して設定される加算値を保持し、画像サイズ情報と表示パネルのサイズ情報と入力水平同期信号の周期から算出される前記出力水平同期信号の理想的な周期を第２のクロックの周期で除したカウント値の整数部に対応する第１の周期情報と前記ライン位置に応じて前記加算値の中から選択された加算値との和により算出した水平周期カウント値と前記第２のクロックの周期とに応じた周期の出力水平同期信号を出力することを特徴とする。
【００９６】
また、同期信号生成手段は出力画像信号を構成する水平ラインのライン位置に対応して画像サイズ情報と表示パネルのサイズ情報と入力水平同期信号の周期から算出される前記出力水平同期信号の理想的な周期を第２のクロックの周期で除したカウント値の整数部に対応する第１の周期情報に基づいて設定される水平周期カウント値を保持し、前記ライン位置に応じて前記水平周期カウント値の中から選択された水平周期カウント値と前記第２のクロックの周期とに応じた周期の出力水平同期信号を出力することを特徴とする。
【００９７】
また、入力画像信号の垂直同期信号を遅延させる遅延手段を備える。
【００９８】
また、複数の入力画像信号に対して、入力画像信号毎に設けられた入力端と、外部からの切替信号により、前記複数の入力画像信号のうち、１つの入力画像信号に対応する入力端を選択する信号切替手段とを備え、制御手段は、前記切替信号に対応して設定されたフォーマット情報、または選択された入力端から入力された入力画像信号に格納されたフォーマット情報により、前記入力画像信号に対応する入力水平同期信号の周期および前記入力画像信号の画像サイズを特定するように構成したことを特徴とする。
【００９９】
本発明に係る画像表示方法は、入力画像信号を受信して画像を表示する画像表示方法であって、第１のクロックを生成し、第２のクロックを生成し、前記入力画像信号が前記第１のクロックに基づいてサンプリングされた画像データを前記第１のクロック生成手段から出力される前記第１のクロックを用いて記憶手段に蓄積し、当該蓄積された画像データを前記第２のクロックを用いて前記記憶手段から読み出し、前記入力画像信号の画像サイズ情報、前記入力画像信号に対応する入力水平同期信号の周期情報、表示パネルのサイズ情報、および前記第２のクロックの周期情報の各情報に応じて前記記憶手段から前記蓄積された画像データを読み出して表示する際の出力水平同期信号の周期を制御する制御信号を出力し、前記制御信号に基づいて前記出力水平同期信号を出力するようにした。
【０１００】
また、入力画像信号に対応する入力水平同期信号の周期および入力画像信号の画像サイズを計測することを含む。
【０１０１】
また、制御信号は画像サイズ情報と表示パネルのサイズ情報と入力水平同期信号の周期から算出される前記出力水平同期信号の理想的な周期を第２のクロックの周期で除したカウント値の整数部に対応する第１の周期情報および前記カウント値の小数部に対応する第２の周期情報を含み、前記第２の周期情報の累積加算結果に応じた周期の出力水平同期信号を出力することを特徴とする。
【０１０２】
また、累積加算結果が第２のクロックの１周期分を越える場合の出力水平同期信号の周期と、前記累積加算結果が前記第２のクロックの１周期分を越えない場合の出力水平同期信号の周期とが異なることを特徴とする。
【０１０３】
また、出力画像信号を構成する水平ラインのライン位置に応じた周期の出力水平同期信号を出力することを特徴とする。
【０１０４】
また、出力画像信号を構成する水平ラインのライン位置に対応して画像サイズ情報と表示パネルのサイズ情報と入力水平同期信号の周期から算出される前記出力水平同期信号の理想的な周期を第２のクロックの周期で除したカウント値の整数部に対応する第１の周期情報に基づいて設定される水平周期カウント値と前記第２のクロックの周期とに応じた周期の出力水平同期信号を出力することを特徴とする。
【０１０５】
また、出力画像信号を構成する水平ラインのライン位置に対応して設定される加算値を保持し、画像サイズ情報と表示パネルのサイズ情報と入力水平同期信号の周期から算出される前記出力水平同期信号の理想的な周期を第２のクロックの周期で除したカウント値の整数部に対応する第１の周期情報と前記ライン位置に応じて前記加算値の中から選択された加算値との和により算出した水平周期カウント値と前記第２のクロックの周期とに応じた周期の出力水平同期信号を出力することを特徴とする。
【０１０６】
また、出力画像信号を構成する水平ラインのライン位置に対応して画像サイズ情報と表示パネルのサイズ情報と入力水平同期信号の周期から算出される前記出力水平同期信号の理想的な周期を第２のクロックの周期で除したカウント値の整数部に対応する第１の周期情報に基づいて設定される水平周期カウント値を保持し、前記ライン位置に応じて前記水平周期カウント値の中から選択された水平周期カウント値と前記第２のクロックの周期とに応じた周期の出力水平同期信号を出力することを特徴とする。
【０１０７】
また、入力画像信号の垂直同期信号を遅延させる。
【０１０８】
また、複数の入力画像信号を外部からの切替信号により選択し、前記切替信号に対応して設定されたフォーマット情報、または選択された入力画像信号に格納されたフォーマット情報により、前記入力画像信号に対応する入力水平同期信号の周期および前記入力画像信号の画像サイズを特定するように構成したことを特徴とする。
【０１０９】
【発明の実施の形態】
実施の形態１．
図１は、この発明の実施の形態１における画像表示装置および画像処理装置を示す図である。図において、１、２および３は端子、４は入力信号計測回路、５はコントローラ、６はクロック再生回路、７はＡ／Ｄ変換器、８は第１の信号処理回路、９はメモリ、１０は発振器、１１は同期信号発生回路、１２は第２の信号処理回路、１３は表示パネルである。
【０１１０】
Ｄｉは入力される画像信号、Ｈｉは入力される水平同期信号、Ｖｉは入力される垂直同期信号、ＶＣＬＫはクロック再生回路６で発生されるビデオクロック、ＰＣＬＫは発振器１０で発生されるパネルクロック、ｄはＡ／Ｄ変換器７でサンプリングされた画像データ、ＤＷは第１の信号処理回路８で処理された画像データ信号、ＷＣはメモリ９の書き込み制御信号、ＲＣはメモリ９の読み出し制御信号、ＤＲはメモリ９から読み出された画像データ、Ｄは第２の信号処理回路１２で処理された画像データ、ＨＰおよびＶＰは同期信号発生回路１１で発生される水平同期信号および垂直同期信号、ＴＤはコントローラ５が発生するコントロール信号、ＲＤは入力信号計測回路４が発生した計測データである。１０００は画像処理装置である。画像表示装置は画像処理装置１０００および表示パネル１３を含んで構成される。
【０１１１】
図２は、この発明の実施の形態１における同期信号発生回路１１の構成を示す図である。１４は加算器、１５はＤＦＦ（Ｄ型フリップフロップ）、１６は比較器、１７は水平周期生成器、１８は水平同期信号生成器、１９は垂直同期信号生成器である。Ｎおよびαは水平同期信号ＨＰの周期情報である（Ｎは整数、０≦α＜１。読み出しクロックに掛ける係数であり、記述中、整数Ｎを第１の周期情報、小数αを第２の周期情報と称する場合もある）。
【０１１２】
Ａは加算器１４が出力する現在の累積加算結果、Ａ’はＤＦＦ１５が出力する１ライン前の累積加算結果、Ｃは比較器１６が発生する比較結果、ＨＰＷは水平周期生成器１７が出力する水平周期カウント値である。
【０１１３】
次に動作について説明する。
水平同期信号Ｈｉは端子１に入力される。垂直同期信号Ｖｉは端子２に入力される。端子３には、例えばＲ、Ｇ、Ｂの３原色で構成されるような画像信号Ｄｉが入力される。入力される画像信号Ｄｉは水平同期信号Ｈｉと垂直同期信号Ｖｉに同期している。
【０１１４】
水平同期信号Ｈｉは入力信号計測回路４、クロック再生回路６および第１の信号処理回路８に入力される。垂直同期信号Ｖｉは入力信号計測回路４、第１の信号処理回路８および同期信号発生回路１１に入力される。画像信号ＤｉはＡ／Ｄ変換器７に入力される。
【０１１５】
クロック再生回路６は水平同期信号Ｈｉをもとに所定の周波数のビデオクロックＶＣＬＫを発生する。クロック再生回路６が発生したビデオクロックＶＣＬＫはＡ／Ｄ変換器７、第１の信号処理回路８およびメモリ９に入力される。
【０１１６】
発振器１０は、クロック再生回路６が発生するビデオクロックＶＣＬＫとは非同期の所定周波数のパネルクロックＰＣＬＫを発生する。発振器１０で発生されたパネルクロックＰＣＬＫは、メモリ９、同期信号発生回路１１、第２の信号処理回路１２および表示パネル１３に入力される。
【０１１７】
Ａ／Ｄ変換器７では、入力されたビデオクロックＶＣＬＫを用いて前記入力された画像信号Ｄｉをサンプリングすることによりディジタルの画像データｄに変換する。Ａ／Ｄ変換器７において変換されたディジタルの画像データｄは、入力信号計測回路４および第１の信号処理回路８に入力される。
【０１１８】
入力信号計測回路４は水平同期信号Ｈｉの周期と画像データｄから画像信号Ｄｉの画像サイズを計測して計測データＲＤを出力する。入力信号計測回路４が出力する計測データＲＤはコントローラ５に入力される。
【０１１９】
コントローラ５は計測データＲＤとして入力された水平同期信号Ｈｉの周期および入力画像信号Ｄｉの画像サイズと表示パネル１３のサイズおよび発振器１０が発生するパネルクロックＰＣＬＫの周期とに基づいて、水平および垂直方向の変換倍率ＺｘおよびＺｙ、出力の水平同期信号ＨＰの周期情報Ｎおよびαを算出して、同期信号発生回路１１のコントロール信号ＴＤとして出力する。出力されたコントロール信号ＴＤは同期信号発生回路１１、第１の信号処理回路８および第２の信号処理回路１２に入力される。
【０１２０】
第１の信号処理回路８は、コントローラ５から出力されるコントロール信号ＴＤ、水平同期信号Ｈｉおよび垂直同期信号Ｖｉに基づいて、Ａ／Ｄ変換器７から出力された画像データｄに対して水平方向の縮小処理を行って、水平縮小された画像データＤＷおよびメモリ９の書き込み制御信号ＷＣを発生する。第１の信号処理回路８から出力される画像データＤＷと書き込み制御信号ＷＣはメモリ９に入力される。
【０１２１】
同期信号発生回路１１は、垂直同期信号Ｖｉ、コントローラ５から出力されるコントロール信号ＴＤ、発振器１０から出力されるパネルクロックＰＣＬＫに基づいて、出力画像信号の水平同期信号ＨＰおよび垂直同期信号ＶＰを発生する。
【０１２２】
同期信号発生回路１１で発生された水平同期信号ＨＰおよび垂直同期信号ＶＰは、第２の信号処理回路１２および表示パネル１３に入力される。
【０１２３】
メモリ９では、ビデオクロックＶＣＬＫと書き込み制御信号ＷＣに基づいて、画像データＤＷの書き込み動作が行われるとともに、パネルクロックＰＣＬＫと読み出し制御信号ＲＣに基づいて読み出し動作が行われ、読み出された画像データＤＲが出力される。
【０１２４】
メモリ９から読み出された画像データＤＲは第２の信号処理回路１２に入力される。第２の信号処理回路１２は、コントローラ５から出力されたコントロール信号ＴＤに基づいて、垂直方向の拡大処理または縮小処理のいずれか一方、および水平方向の拡大処理を実施する。
【０１２５】
また、第２の信号処理回路１２は、水平同期信号ＨＰおよび垂直同期信号ＶＰに基づいてメモリ９の読み出し制御信号ＲＣを発生し、読み出した画像データＤＲに対して水平方向ならびに垂直方向の補間処理を行って画像データＤを出力する。
【０１２６】
第２の信号処理回路１２が出力した画像データＤは表示パネル１３に入力される。表示パネル１３は、同期信号発生回路１１が出力した水平同期信号ＨＰおよび垂直同期信号ＶＰに基づき、第２の信号処理回路から出力された画像データＤを表示する。
【０１２７】
図３はコントローラ５の動作を説明するフローチャートである。ステップ２０では表示パネルのサイズと入力信号計測回路４から出力された計測データＲＤを介して入力された入力画像サイズとから、水平および垂直方向の変換倍率ＺｘおよびＺｙが算出される。
【０１２８】
水平方向の変換倍率Ｚｘは、Ｚｘ＝（表示パネルの幅／入力画像の幅）により算出され、垂直方向の変換倍率Ｚｙは、Ｚｙ＝（表示パネルの高さ／入力画像の高さ）により算出される。
【０１２９】
ステップ２１においては、ステップ２０で算出された変換倍率ＺｘとＺｙに基づいて、第１の信号処理回路８と第２の信号処理回路１２の動作モードを設定するために、コントロール信号ＴＤを出力する。
【０１３０】
変換倍率（水平方向の変換倍率Ｚｘあるいは垂直方向の変換倍率Ｚｙ）が１以上の場合には拡大処理を、変換倍率が１未満の場合には縮小処理を行う必要がある。ここでは、変換倍率が１の場合を変換倍率１の拡大処理とみなして説明を続ける。
【０１３１】
ステップ２２では、ステップ２０で算出された垂直方向の変換倍率Ｚｙと入力水平同期信号Ｈｉの周期（Ｔｈとする）とに基づいて、出力水平同期信号ＨＰの理想的な周期Ｔｉｄが算出される。この場合における理想的な周期は、Ｔｉｄ＝Ｔｈ／Ｚｙとして算出される。
【０１３２】
ステップ２３では、先ず、ステップ２２で算出された水平同期信号ＨＰの理想的な周期ＴｉｄをパネルクロックＰＣＬＫでカウントした場合のカウント値を算出する。すなわち、パネルクロックＰＣＬＫの周期をＴｐとすると、このカウント値は、Ｔｉｄ／Ｔｐ＝（Ｔｈ／Ｚｙ）／Ｔｐで求めることができる。
【０１３３】
入力水平同期信号ＨｉとパネルクロックＰＣＬＫとは非同期であるため、このカウント値は通常は整数とならない（割り切れない）。つまり、このカウント値は小数部を有し、整数Ｎと小数α（０≦α＜１）を用いて（Ｎ＋α）と表すことができる。ＮはＴｉｄ／Ｔｐの整数部、αは小数部とする。すなわち、Ｔｉｄ／Ｔｐ＝Ｎ＋αである。従って、出力水平同期信号ＨＰの理想的な周期Ｔｉｄは、Ｔｉｄ＝（Ｎ＋α）・Ｔｐと表される。
【０１３４】
ステップ２４では、ステップ２３で求められた周期情報である整数Ｎと小数αに基づいて同期信号発生回路１１の設定を行う。ここでは、周期情報Ｎおよびαを同期信号発生回路１１に与えるようにコントロール信号ＴＤを出力する。
【０１３５】
図４は、ステップ２１の処理を説明する図であり、変換倍率Ｚｘ、Ｚｙと第１の信号処理回路８および第２の信号処理回路１２の動作モードの関係を示すテーブルである。
【０１３６】
水平方向の変換倍率Ｚｘ≧１（拡大）の場合には、第１の信号処理回路８ではスルー（画像サイズを変えない）動作が実施され、第２の信号処理回路１２では水平方向の拡大処理が実施される。水平方向の変換倍率Ｚｘ＜１（縮小）の場合には、第１の信号処理回路８では水平方向の縮小処理が実施され、第２の信号処理回路１２は水平方向の変倍処理は実施されない（水平スルー）。
【０１３７】
垂直方向の変換倍率Ｚｙ≧１（拡大）の場合には、第２の信号処理回路１２では垂直方向の拡大処理が実施される。垂直方向の変換倍率Ｚｙ＜１（縮小）の場合には、第２の信号処理回路１２では垂直方向の縮小処理が実施される。
【０１３８】
本実施の形態では、例えば、第１の信号処理回路８は垂直方向の縮小処理機能を備えず、水平方向の縮小処理機能を備えた構成としている。本構成のような場合には、メモリ８の前段で水平方向の縮小処理を行う際、メモリ９は水平方向の縮小処理後の画像データを格納できればよく、メモリ９のメモリ長は表示パネルの水平の画素数分があればよい。
【０１３９】
メモリ９より後段で水平方向の縮小処理を行う場合には、縮小処理前の画像データを格納可能なメモリ９（すなわち、表示パネルの水平の画素数分以上のメモリ長（メモリ容量）のもの）を備えることで水平方向の縮小処理が可能である。
【０１４０】
どちらかといえば、メモリ９の前段で水平方向の縮小処理を行う方が、必要とされるメモリ容量や回路規模が少なくて済み、それに付随するコストや消費電力を少なくすることができる点で効率的である。
【０１４１】
図５は、第１の信号処理回路８の動作を説明する図である。上段の”○”は原画像データ（入力画像データ）であり、中段の”●”はメモリ書き込みデータ、下段の”●”は縮小処理後の画像データを示す。ここでは、６画素を５画素に縮小変換する場合を例に説明を行う。
【０１４２】
図を参照すると分かるように、原画像データｄ（０）とｄ（１）とを補間処理することにより書き込みデータＤＷ（０）を生成する。また、ｄ（１）とｄ（２）とを補間処理することにより書き込みデータＤＷ（１）を生成し、以降も同様に、ＤＷ（２）〜ＤＷ（６）を生成する（ＤＷ（０）、ＤＷ（１）…を総称する場合には単にＤＷと称する）。
【０１４３】
このように、書き込みデータＤＷは原画像データｄのデータレートに基づいて生成されるため、６画素の入力画像データｄ（０）〜ｄ（５）に対して、書き込みデータもＤＷ（０）〜ＤＷ（５）の６画素が生成される。
【０１４４】
ＤＷ（０）〜ＤＷ（５）のうち、ＤＷ（０）〜ＤＷ（４）の５画素は縮小画像データとなる有効な画像データであるが、ＤＷ（５）は縮小後の画像データには不必要な無効なデータとして取り扱う。画像の縮小変換処理においてＤＷ（５）のような無効なデータに対して間引き処理を行う必要がある。
【０１４５】
この間引き処理は、ごく簡単には、ＤＷ（５）のような無効なデータをメモリ９に書き込まないように、書き込み制御信号ＷＣを生成することにより実現できる。あるいは、上記の間引き処理は、ＤＷ（５）のような無効データをメモリ９に書き込んだ後でＤＷ（６）のような次の有効な画像データを上書きするように、書き込み制御信号ＷＣを生成することによっても実現することができる。
【０１４６】
このようにして、第１の信号処理回路６は書き込み制御信号ＷＣを発生し、画像データｄに対して補間処理と間引き処理とを行って書き込みデータＤＷを生成する。
【０１４７】
図６は、第２の信号処理回路１２の動作を説明する図である。上段の”○”は原画像データ（入力画像データ）であり、中段の”○”はメモリ読出しデータ、下段の”●”は拡大処理後の画像データを示す。ここでは、５画素を６画素に拡大変換する場合を例に説明を行う。
【０１４８】
メモリ９からの読出し動作は拡大後の画像データのデータレートに基づいて行われる。本実施の形態のように５画素を６画素に変換する場合では、原画像データｄ（０）〜ｄ（４）の５画素に対してメモリ読出しが６回行われるため、読出しデータＤＲにおけるｄ（０）のように６回中１回は同じ画像データが繰り返して読み出される必要がある。そのためには、メモリの同じアドレスを繰り返して読出すように、読出し制御信号ＲＣを生成すればよい。
【０１４９】
読出しデータＤＲとして原画像データｄは読み出され、ｄ（０）とｄ（１）の補間処理の結果、拡大画像データＤ（０）およびＤ（１）が生成される。また、ｄ（１）とｄ（２）が補間処理されてＤ（２）が生成される。また、ｄ（２）とｄ（３）が補間処理されてＤ（３）が生成され、同様にして、Ｄ（４）およびＤ（５）が順次生成される。
このようにして、第２の信号処理回路１２は画像データｄに対して、画像の水平方向の拡大処理を行う。
【０１５０】
垂直方向の変倍処理については、複数ライン分の画像データを補間処理するためにメモリ９よりも後段で実施する必要がある。そのため、第２の信号処理回路１２では、垂直方向の拡大処理と縮小処理は両方が実施可能な構成としている。このように垂直方向の拡大処理に用いる補間処理部分と縮小処理に用いる補間処理部分を共用させると、回路規模を縮小することができる。また、画像の垂直方向の変倍処理の詳細については、図２４を参照してすでに説明済みであるので、ここでの説明は省略する。
【０１５１】
同期信号発生回路１１の動作を説明する。図２は、同期信号発生回路１１の構成を示す図である。同期信号発生回路１１は、入力の垂直同期信号Ｖｉによって所定の初期化が行われる。
【０１５２】
コントローラ５が出力するコントロール信号ＴＤ（水平同期信号ＨＰの周期情報である整数Ｎと小数αを情報として含む）が入力され、水平同期信号ＨＰの周期情報である整数Ｎと小数αが与えられる。小数αは加算器１４に入力され、整数Ｎは水平周期生成器１７に入力される。加算器１４は、小数αとＤＦＦ１５の出力とを加算し累積加算結果Ａを出力する。
【０１５３】
加算器１４が出力する累積加算結果Ａは、ＤＦＦ１５および比較器１６に入力される。ＤＦＦ１５は水平同期信号生成器１８から出力される水平同期信号ＨＰに基づいて累積加算結果ＡをラッチしてラッチデータＡ’を出力する。
【０１５４】
水平同期信号ＨＰはラインの先頭を示す制御信号である。累積加算結果Ａは現在の累積加算結果を示し、ラッチデータＡ’は１ライン前の累積加算結果を示す。以降ではラッチデータＡ’を１ライン前の累積加算結果Ａ’と呼ぶことにする。ＤＦＦ１５から出力された１ライン前の累積加算結果Ａ’は、再度加算器１４に入力される。
【０１５５】
加算器１４では、１ライン前の累積加算結果Ａ’に対して小数αが累積され、現在のラインの累積加算結果Ａが出力される。この動作を繰り返すことにより加算器１４とＤＦＦ１５は、小数αの累積加算結果Ａを算出することができる。
【０１５６】
比較器１６には、加算器１４から出力される現在のラインの累積加算結果ＡとＤＦＦ１５から出力される１ライン前の累積加算結果Ａ’が入力される。比較器１６は、現在のラインの累積加算結果Ａと１ライン前の累積加算結果Ａ’との比較を行い、整数部が等しい場合は比較結果Ｃ＝０を出力し、整数部が異なる場合は比較結果Ｃ＝１を出力する。比較結果Ｃは水平周期生成器１７に入力される。
【０１５７】
水平周期生成器１７は、コントローラ５から出力された水平周期情報の整数Ｎと比較器１６から出力された比較結果Ｃをもとに、比較結果Ｃ＝０の場合は水平周期カウント値ＨＰＷ＝Ｎを出力し、比較結果Ｃ＝１の場合は水平周期カウント値ＨＰＷ＝Ｎ＋１を出力する。
【０１５８】
水平周期生成器１７から出力された水平周期カウント値ＨＰＷは水平同期信号生成器１８に入力される。水平同期信号生成器１８は、入力画像信号の垂直同期信号Ｖｉに基づいて初期化されたのち、パネルクロックＰＣＬＫのカウントを行って、そのカウント結果と水平周期生成器１７から出力された水平周期カウント値ＨＰＷに基づいて水平同期信号ＨＰを出力する。
【０１５９】
水平同期信号生成器１８から出力された水平同期信号ＨＰは、垂直同期信号生成器１９およびＤＦＦ１５に入力される。垂直同期信号生成器１９は、入力画像信号の垂直同期信号Ｖｉに基づいて初期化されたのち、水平同期信号ＨＰをカウントして垂直同期信号ＶＰを出力する。このように、同期信号発生回路１１は水平同期信号ＨＰおよび垂直同期信号ＶＰを出力する。
【０１６０】
図７は、同期信号発生器１１の動作を説明するタイミングチャートである。入力画像５ラインを８ラインに変換する場合を例としている。この場合、出力画像信号の理想的な水平同期信号周期はＴｉｄ＝Ｔｈ・５／８で算出される。
【０１６１】
これまでに述べたように、この算出結果は整数Ｎ、小数α、パネルクロックＰＣＬＫ周期Ｔｐを用いて、Ｔｉｄ＝（Ｎ＋α）・Ｔｐなる形態で求められる。説明のため、この理想的な水平同期周期Ｔｉｄ＝（Ｎ＋α）・Ｔｐで生成される水平同期信号Ｈｉｄを想定し、図中に示した。また説明のため、ＰＣＬＫのカウント値Ｎで生成される水平同期信号Ｈｓを想定し、図中に示した。ＨＰ、ＨｉｄおよびＨｓにおける数字は出力画像信号のライン番号を示す。
【０１６２】
ここでは、小数α＝０．３と求められた場合を例に用いて説明を行う。このとき、理想的な水平同期周期Ｔｉｄ＝（Ｎ＋０．３）・Ｔｐである。
【０１６３】
ＰＣＬＫカウント値がＮで生成される水平同期信号Ｈｓは、周期がＮ・Ｔｐとなる。１ライン毎に理想周期の水平同期Ｈｉｄとの間に０．３Ｔｐの誤差が発生するため、ＨｓとＨｉｄとの間の累積誤差は、ライン１の先頭で０．３Ｔｐ、ライン２の先頭で０．６Ｔｐ、以降順に０．９Ｔｐ、１．２Ｔｐ、１．５Ｔｐ・・・のようにライン数を重ねるたびに増加していく。理想周期の水平同期Ｈｉｄとの累積誤差を、単に累積誤差と呼ぶことにする。
【０１６４】
次に、同期信号発生回路１１の動作を説明する。
整数Ｎと小数α＝０．３とは同期信号発生器１１に入力される。入力の垂直同期信号Ｖｉにより１ライン前の累積加算結果Ａ’が０に初期化されてライン０が開始される。１ライン前の累積加算結果Ａ’＝０と小数α＝０．３が加算されて、現在のラインの累積加算結果Ａ＝Ａ’＋α＝０．３が算出される。
【０１６５】
現在のラインの累積加算結果Ａ＝０．３と１ライン前の累積加算結果Ａ’＝０の整数部同士が比較され、ともに同じ０であるので比較結果Ｃ＝０となる。Ｃ＝０の場合、水平周期カウント値ＨＰＷ＝Ｎとなるため、ＰＣＬＫによるカウント値がＮとなるように水平同期信号ＨＰが生成され、次のライン１が開始される。ライン０の周期はＮ・Ｔｐとなる。
【０１６６】
ライン１の先頭では、水平同期信号ＨＰにより現在のラインの累積加算結果Ａが１ライン前の累積加算結果Ａ’にラッチされるため、１ライン前の累積加算結果Ａ’＝０からＡ’＝０．３に変化する。
【０１６７】
このＡ’＝０．３に対して小数α＝０．３が加算されて、現在の累積加算結果はＡ＝０．３＋０．３＝０．６となる。ライン１でも現在のラインの累積加算結果Ａと１ライン前の累積加算結果Ａ’の整数部はともに０で同じであるため、比較結果Ｃ＝０となり、水平周期カウント値ＨＰＷ＝Ｎとなり、ＰＣＬＫによりカウント値がＮとなるように水平同期信号ＨＰが生成され、次のライン２が開始される。ここで、ライン１の周期もＮ・Ｔｐとなる。ライン２も同様に周期Ｎ・Ｔｐとなるように生成される。
【０１６８】
ライン３の先頭で、水平同期信号ＨＰにより現在のラインの累積加算結果Ａが１ライン前の累積加算結果Ａ’にラッチされるため、１ライン前の累積加算結果Ａ’＝０．６からＡ’＝０．９に変化する。このＡ’＝０．９に対して小数α＝０．３が加算されて、現在の累積加算結果Ａ＝０．９＋０．３＝１．２となる。
【０１６９】
現在のラインの累積加算結果Ａ＝１．２と１ライン前の累積加算結果Ａ’＝０．９の整数部が比較され、現在のラインの累積加算結果Ａの整数部は１、１ライン前の累積加算結果Ａ’の整数部は０であり異なるため比較結果Ｃ＝１となる。
【０１７０】
比較結果Ｃ＝１のとき水平周期カウント値ＨＰＷ＝Ｎ＋１と求められるため、ＰＣＬＫによるカウント値がＮ＋１となるように水平同期信号ＨＰが生成され、次のライン４が開始される。ライン３の周期は（Ｎ＋１）・Ｔｐとなる。
【０１７１】
以降、同様に２つの累積加算結果ＡとＡ’の比較結果Ｃに基づいて、水平周期カウント値ＨＰＷが求められ、ＨＰＷに従って水平同期信号ＨＰが生成される。ライン４〜５ではＨＰＷ＝Ｎ、ライン６ではＨＰＷ＝Ｎ＋１、ライン７〜８ではＨＰＷ＝Ｎとなる。
【０１７２】
水平同期信号ＨＰは、ライン０では周期がＮ・Ｔｐであるので、理想周期の水平同期Ｈｉｄの周期Ｔｉｄ＝（Ｎ＋０．３）・Ｔｐよりも０．３Ｔｐだけ短い。水平同期信号ＨＰとＨｉｄとの間で、ライン１の先頭において０．３Ｔｐの誤差が発生する。誤差に相当する部分を黒の塗りつぶしで示す。
【０１７３】
ライン２の先頭では、ここでも更に０．３Ｔｐの誤差が累積されるため、ＨＰとＨｉｄとの間で０．６Ｔｐの累積誤差が発生する。同様にライン３の先頭では、ＨＰとＨｉｄとの間で０．９Ｔｐの累積誤差が発生する。
【０１７４】
水平同期信号ＨＰがライン３においても周期Ｎ・Ｔｐで生成された場合には、ＨＰの累積誤差は、さらに０．３Ｔｐ増加して１．２Ｔｐとなるはずである。しかし先に説明した通り、水平同期信号ＨＰはライン３において周期（Ｎ＋１）・Ｔｐで生成される。水平同期信号ＨＰの周期がＴｐだけ増加するため、ＨＰの累積誤差をＴｐだけ修正するようにはたらく。そのため、ライン３での累積誤差は０．２Ｔｐまで抑制される。ＨＰの累積誤差がＴｐだけ修正された部分を斜線部で示す。
【０１７５】
ライン４〜５では周期Ｎ・Ｔｐであるので、ＨＰの累積誤差はライン５と６の先頭でそれぞれ０．５Ｔｐ、０．８Ｔｐとなる（０．３Ｔｐずつ増加している）。ライン６ではＨＰの累積誤差が０．８Ｔｐ＋０．３Ｔｐ＝１．１Ｔｐとなるべきところを、ＨＰが周期（Ｎ＋１）・Ｔｐで生成されるため、ＨＰの累積誤差がＴｐだけ修正されて、０．１Ｔｐに抑制される。
【０１７６】
ライン３における動作に着目すると、現在の累積加算結果はＡ＝１．２、１ライン前の累積加算結果はＡ’＝０．９である。１ライン前の累積加算結果Ａ’＝０．９は１ライン前の水平同期信号Ｈｓの累積誤差に対応しており、現在の累積加算結果Ａ＝１．２は現在のラインの水平同期信号Ｈｓの累積誤差に対応しており、それぞれＴｐの係数と等しい。
【０１７７】
これは、仮にライン３を周期Ｎ・Ｔｐで生成した場合に、ライン３の終了時における累積誤差がＴｐ未満からＴｐ以上に変化することを予告するものである。一方、水平同期信号ＨＰはＰＣＬＫで生成されるため、その周期はＴｐ単位でしか変更することができない。
【０１７８】
つまり、水平同期信号ＨＰの累積誤差がＴｐ以上となる場合に、水平同期信号ＨＰの周期をＴｐ分増加させて水平同期信号ＨＰの累積誤差をＴｐだけ修正する。したがって、水平同期信号ＨＰの累積誤差が常にＰＣＬＫ周期Ｔｐ未満となるように、水平同期信号ＨＰを生成することができる。
【０１７９】
上記のように水平同期信号ＨＰを生成することにより、水平同期信号ＨＰを基準とするメモリ９の読出し動作と書き込み動作の対応関係のずれを、理想的なタイミングに対して常にＰＣＬＫ周期Ｔｐ未満に抑制することができる。
【０１８０】
通常の画像信号が所定のブランキング期間（画像無効期間）を有していることから考えても、メモリ上の追い越しが発生することはない。従って、入力画像信号Ｄｉとは非同期のクロックＰＣＬＫを用いて、任意の変換比率で画像の変倍処理を行うことができる。
【０１８１】
第１の信号処理回路８あるいは第２の信号処理回路１２において、水平方向あるいは垂直方向の２つの画像データに対して補間処理を行う構成について説明を行ったが、３つの画像データに対して補間処理を行う構成としてもよい。
上記では、水平同期信号ＨＰの累積誤差がＴｐ以上となる場合に、水平同期信号ＨＰの周期をＴｐ分増加させて水平同期信号ＨＰの累積誤差をＴｐだけ修正するように構成したが、メモリ９での追い越し動作（読み出し書込みのタイミングの不整合）が発生しない範囲であれば、累積誤差の修正量を適宜設定することができる。すなわち、累積誤差が２・Ｔｐ以上となる場合に累積誤差を２・Ｔｐだけ修正する構成としてもよい。もちろん、累積誤差が３・Ｔｐ以上となる場合に累積誤差を３・Ｔｐだけ修正する構成としてもよい。従って、メモリ９での追い越し動作が発生しない範囲であれば、整数ｋを用いて、累積誤差がｋ・Ｔｐ以上となる場合に累積誤差をｋ・Ｔｐだけ修正する構成とすることが可能である。
【０１８２】
また、４つの画像データに対して補間処理を行う構成としてもよく、例えばキュービックコンボルーション法による補間処理を用いてもよい。もちろん５つ以上の画像データに対して補間処理を行っても良い。補間処理に参照する画素データの数が大きいほど、所望のフィルタ特性（画質）を実現しやすいが、その反面、回路規模が増大する。補間処理に参照する画素データ数は、必要とされる画質と実現できる回路規模のトレードオフにより決定される。
【０１８３】
実施の形態２．
図８は、実施の形態２における同期信号発生回路１１の構成を示す図であり、これは実施の形態１における同期信号発生回路１１の別の構成を示す。１４は加算器、１５はＤＦＦ、１７は水平周期生成器、１８は水平同期信号生成器、１９は垂直同期信号生成器である。
【０１８４】
動作について説明する。同期信号発生回路１１は、入力の垂直同期信号Ｖによって所定の初期化が行われる。コントローラ５が出力するコントロール信号ＴＤが入力され、水平同期信号ＨＰの周期情報である整数Ｎと小数αが与えられる。
【０１８５】
小数αは加算器１４に入力され、整数Ｎは水平周期生成器１７に入力される。加算器１４は、小数αとＤＦＦ１５の出力Ｂ’を加算し加算結果Ｂを出力する。加算器１４が出力する加算結果Ｂは、ＤＦＦ１５および水平周期生成器１７に入力される。
【０１８６】
ＤＦＦ１５は水平同期信号生成器１８から出力される水平同期信号ＨＰに基づいて、加算結果Ｂの小数部分をラッチしてラッチデータＢ’を出力する。水平同期信号ＨＰはラインの先頭を示す制御信号である。ＤＦＦ１５から出力されたラッチデータＢ’は、加算器１４に入力される。加算器１４ではラッチデータＢ’と小数αとが加算され加算結果Ｂが出力される。
【０１８７】
水平周期生成器１７には、コントローラ５から出力された水平周期情報の整数Ｎと加算器１４から出力された加算結果Ｂが入力される。水平周期生成器１７は、加算結果Ｂが１未満の場合には水平周期カウント値ＨＰＷ＝Ｎを出力し、加算結果Ｂが１以上の場合は水平周期カウント値ＨＰＷ＝Ｎ＋１を出力する。
【０１８８】
水平周期生成器１７から出力された水平周期カウント値ＨＰＷは水平同期信号生成器１８に入力される。水平同期信号生成器１８は入力画像信号の垂直同期信号Ｖｉに基づいて初期化されたのち、パネルクロックＰＣＬＫのカウントを行って、そのカウント結果と水平周期生成器１７から出力された水平周期カウント値ＨＰＷに基づいて水平同期信号ＨＰを出力する。
【０１８９】
水平同期信号生成器１８から出力された水平同期信号ＨＰは、垂直同期信号生成器１９およびＤＦＦ１５に入力される。垂直同期信号生成器１９は、入力画像信号の垂直同期信号Ｖｉに基づいて初期化されたのち、水平同期信号ＨＰをカウントして垂直同期信号ＶＰを出力する。このように、同期信号発生回路１１は水平同期信号ＨＰおよび垂直同期信号ＶＰを出力する。
【０１９０】
図９は、実施の形態２における同期信号発生回路１１の動作を説明するタイミングチャートである。ここでは入力画像５ラインを８ラインに変換する場合を例としている。この場合、出力画像信号の理想的な水平同期信号周期はＴｉｄ＝Ｔｈ・５／８で算出される。
【０１９１】
これまでに述べたように、この算出結果は整数Ｎ、小数α、パネルクロックＰＣＬＫ周期Ｔｐを用いて、Ｔｉｄ＝（Ｎ＋α）・Ｔｐなる形態で求められる。説明のため、この理想的な水平同期周期Ｔｉｄ＝（Ｎ＋α）・Ｔｐで生成される水平同期信号Ｈｉｄを想定し、図中に示した。水平同期信号ＨＰおよび水平同期信号Ｈｉｄにおける数字は出力画像信号のライン番号を示す。ここでは、小数α＝０．３である場合を例に用いて説明を行う。このとき、理想的な水平同期周期Ｔｉｄ＝（Ｎ＋０．３）・Ｔｐである。
【０１９２】
整数Ｎと小数α＝０．３は同期信号発生器１１に入力される。入力の垂直同期信号ＶｉによりラッチデータＢ’が０に初期化されてライン０が開始される。ラッチデータＢ’＝０と小数α＝０．３とが加算されて、加算結果Ｂ＝Ｂ’＋α＝０．３が算出される。
【０１９３】
加算結果Ｂ＝０．３は１未満であるので、水平周期カウント値ＨＰＷ＝Ｎと求められる。ライン０では水平周期カウント値ＨＰＷ＝ＮだけＰＣＬＫがカウントされたのち、水平同期信号ＨＰが生成されて次のライン１が開始される。ライン０の周期はＮ・Ｔｐとなる。
【０１９４】
ライン１の先頭では、水平同期信号ＨＰにより加算結果Ｂの小数部分がラッチデータＢ’にラッチされるため、ラッチデータＢ’はＢ’＝０からＢ’＝０．３に変化する。このラッチデータＢ’＝０．３に対して小数α＝０．３が加算されるため、加算結果ＢはＢ＝０．６となる。
【０１９５】
ライン１でも加算結果Ｂは１未満であるので、水平周期カウント値はＨＰＷ＝Ｎとなる。ＰＣＬＫによりカウント値がＨＰＷ＝Ｎとなるように水平同期信号ＨＰが生成され、次のライン２が開始される。ライン１の周期もＮ・Ｔｐとなる。同様にして、ライン２も周期Ｎ・Ｔｐとなるように生成される。
【０１９６】
ライン３の先頭で、水平同期信号ＨＰにより加算結果Ｂの小数部分がラッチデータＢ’にラッチされるため、ラッチデータＢ’はＢ’＝０．６からＢ’＝０．９に変化する。このラッチデータＢ’＝０．９と小数α＝０．３とが加算されて、加算結果ＢはＢ＝１．２となる。
【０１９７】
加算結果Ｂ＝１．２は１以上であるので、水平周期カウント値はＨＰＷ＝Ｎ＋１と求められる。ＰＣＬＫによるカウント値がＨＰＷ＝Ｎ＋１となるように水平同期信号ＨＰが生成され、次のライン４が開始される。ライン３の周期は（Ｎ＋１）・Ｔｐとなる。
【０１９８】
ライン４以降も同様に、加算結果Ｂに基づいて水平周期カウント値ＨＰＷが求められ、ＨＰＷに従って水平同期信号ＨＰが生成される。ライン４〜５ではＨＰＷ＝Ｎ、ライン６ではＨＰＷ＝Ｎ＋１、ライン７〜８ではＨＰＷ＝Ｎとなる。
【０１９９】
水平同期信号ＨＰは、ライン０では周期がＮ・Ｔｐであるので、理想周期の水平同期Ｈｉｄの周期Ｔｉｄ＝（Ｎ＋０．３）・Ｔｐよりも０．３Ｔｐだけ短い。すなわち、水平同期信号ＨＰと水平同期信号Ｈｉｄとの間で、ライン１の先頭において０．３Ｔｐの誤差が発生する。誤差に相当する部分を黒の塗りつぶしで示す。
【０２００】
ライン２の先頭では、ここでも更に０．３Ｔｐの誤差が累積されるため、水平同期信号ＨＰと水平同期信号Ｈｉｄとの間で０．６Ｔｐの累積誤差が発生する。同様にライン３の先頭では、水平同期信号ＨＰと水平同期信号Ｈｉｄとの間で０．９Ｔｐの累積誤差が発生する。これらの累積誤差を単に水平同期信号ＨＰの累積誤差と呼ぶことにする。
【０２０１】
水平同期信号ＨＰがライン３においても周期Ｎ・Ｔｐで生成された場合には、水平同期信号ＨＰの累積誤差は、さらに０．３Ｔｐ増加して１．２Ｔｐとなるはずである。しかし先に説明した通り、水平同期信号ＨＰはライン３において周期（Ｎ＋１）・Ｔｐで生成される。水平同期信号ＨＰの周期がＴｐだけ増加するため、ＨＰの累積誤差をＴｐだけ修正するようにはたらく。
【０２０２】
そのため、ライン３での累積誤差は０．２Ｔｐまで抑制される。水平同期信号ＨＰの累積誤差がＴｐだけ修正された部分を斜線部で示す。ライン４〜５では周期Ｎ・Ｔｐであるので、水平同期信号ＨＰの累積誤差はライン５と６の先頭でそれぞれ０．５Ｔｐ、０．８Ｔｐとなる（０．３Ｔｐずつ増加している）。
【０２０３】
ライン６では水平同期信号ＨＰの累積誤差が０．８Ｔｐ＋０．３Ｔｐ＝１．１Ｔｐとなるべきところを、水平同期信号ＨＰが周期（Ｎ＋１）・Ｔｐで生成されるため、水平同期信号ＨＰの累積誤差がＴｐだけ修正されて、０．１Ｔｐに抑制される。
【０２０４】
ライン３における動作に着目すると、加算結果Ｂ＝１．２、ラッチデータＢ’＝０．９である。ラッチデータＢ’＝０．９は１ライン前のＨＰの累積誤差に対応している。また、現在の累積加算結果Ａ＝１．２は、仮にライン３の周期がＮ・Ｔｐとなるよう水平同期信号ＨＰを生成した場合のＨＰの累積誤差に対応している。
【０２０５】
加算結果ＢおよびラッチデータＢ’はそれぞれ対応する累積誤差のＴｐの係数と等しい。このことは、ライン３終了時の累積誤差がＴｐ未満からＴｐ以上に変化することを予告するものである。
【０２０６】
一方、水平同期信号ＨＰはＰＣＬＫで生成されるため、その周期はＴｐ単位でしか変更することができない。つまり、水平同期信号ＨＰの累積誤差がＴｐ以上となる場合に、水平同期信号ＨＰの周期をＴｐ増加させてＨＰの累積誤差をＴｐだけ修正しているのである。したがって、水平同期信号ＨＰの累積誤差が常にＰＣＬＫ周期Ｔｐ未満となるように、水平同期信号ＨＰを生成することができる。
【０２０７】
図８に示した同期信号発生回路１１の構成における別の動作について説明する。
ここで、Ｎ＋α＝Ｎ＋１−１＋α＝（Ｎ＋１）−（１−α）と式変形できる。Ｎ’＝Ｎ＋１およびβ＝１−αとおくと、理想的な水平周期はＴｉｄ＝（Ｎ＋α）・Ｔｐ＝（Ｎ’−β）・Ｔｐなる形式でも表すことができる（Ｎ’は整数、０≦β＜１）。ここでは、上記のような整数Ｎ’および小数βを用いて同期信号発生回路１１を制御する場合について考える。
【０２０８】
動作について、図８における整数Ｎを整数Ｎ’に、小数αを小数βに置き換えて説明を行う。
同期信号発生回路１１は、入力の垂直同期信号Ｖによって所定の初期化が行われる。コントローラ５が出力するコントロール信号ＴＤが入力され、水平同期信号ＨＰの周期情報である整数Ｎ’と小数βが与えられる。
【０２０９】
小数βは加算器１４に入力され、整数Ｎ’は水平周期生成器１７に入力される。加算器１４は、小数βとＤＦＦ１５の出力Ｂ’とを加算し加算結果Ｂを出力する。加算器１４が出力する加算結果Ｂは、ＤＦＦ１５および水平周期生成器１７に入力される。
【０２１０】
ＤＦＦ１５は水平同期信号生成器１８から出力される水平同期信号ＨＰに基づいて、加算結果Ｂの小数部分をラッチしてラッチデータＢ’を出力する。水平同期信号ＨＰはラインの先頭を示す制御信号である。ＤＦＦ１５から出力されたラッチデータＢ’は、加算器１４に入力される。加算器１４では、ラッチデータＢ’と小数βとが加算され加算結果Ｂが出力される。
【０２１１】
水平周期生成器１７には、コントローラ５から出力された水平周期情報の整数Ｎ’と加算器１４から出力された加算結果Ｂが入力される。水平周期生成器１７は、加算結果Ｂが１未満の場合には水平周期カウント値ＨＰＷ＝Ｎ’を出力し、加算結果Ｂが１以上の場合は水平周期カウント値ＨＰＷ＝Ｎ’−１を出力する。
【０２１２】
水平周期生成器１７から出力された水平周期カウント値ＨＰＷは水平同期信号生成器１８に入力される。水平同期信号生成器１８は入力画像信号の垂直同期信号Ｖｉに基づいて初期化されたのち、パネルクロックＰＣＬＫのカウントを行って、そのカウント結果と水平周期生成器１７から出力された水平周期カウント値ＨＰＷに基づいて水平同期信号ＨＰを出力する。
【０２１３】
水平同期信号生成器１８から出力された水平同期信号ＨＰは垂直同期信号生成器１９およびＤＦＦ１５に入力される。垂直同期信号生成器１９は入力画像信号の垂直同期信号Ｖｉに基づいて初期化されたのち、水平同期信号ＨＰをカウントして垂直同期信号ＶＰを出力する。このように、同期信号発生回路１１は水平同期信号ＨＰおよび垂直同期信号ＶＰを出力する。
【０２１４】
図１０は、この発明の実施の形態２における同期信号発生回路１１の別の動作を示す図である。ここでも入力画像５ラインを８ラインに変換する場合を例としており、出力画像信号の理想的な水平同期信号周期はＴｉｄ＝Ｔｈ・５／８で算出される。この算出結果はＴｉｄ＝（Ｎ＋α）・Ｔｐ＝（Ｎ’−β）・Ｔｐなる形態で求められる。説明のため、この理想的な水平同期周期Ｔｉｄで生成される水平同期信号Ｈｉｄを想定し図中に示した。水平同期信号ＨＰおよび水平同期信号Ｈｉｄにおける数字は出力画像信号のライン番号を示す。
【０２１５】
ここでも、小数α＝０．３である場合を例に用いて説明を行う。この場合、小数β＝１−α＝０．７である。また、このときの理想的な水平同期周期Ｔｉｄ＝（Ｎ＋０．３）・Ｔｐ＝（Ｎ’−０．７）・Ｔｐである。
【０２１６】
整数Ｎと小数β＝０．３は同期信号発生器１１に入力される。入力の垂直同期信号ＶｉによりラッチデータＢ’が０に初期化されてライン０が開始される。ラッチデータＢ’＝０と小数β＝０．７が加算されて加算結果Ｂ＝Ｂ’＋β＝０．７が算出される。
【０２１７】
加算結果Ｂ＝０．７は１未満であるので、水平周期カウント値ＨＰＷ＝Ｎ’と求められる。ライン０では水平周期カウント値ＨＰＷ＝Ｎ’だけＰＣＬＫがカウントされたのち、水平同期信号ＨＰが生成されて次のライン１が開始される。ライン０の周期はＮ’・Ｔｐ＝（Ｎ＋１）・Ｔｐとなる。
【０２１８】
ライン１の先頭では、水平同期信号ＨＰにより加算結果Ｂの小数部分がＢ’にラッチされるため、ラッチデータＢ’はＢ’＝０からＢ’＝０．７に変化する。このＢ’＝０．７に対して小数α＝０．７が加算されるため加算結果ＢはＢ＝１．４となる。加算結果Ｂ＝１．４は１以上であるので、水平周期カウント値はＨＰＷ＝Ｎ’−１＝Ｎと求められる。
【０２１９】
ＰＣＬＫによるカウント値がＨＰＷ＝Ｎ’−１＝Ｎとなるように水平同期信号ＨＰが生成され、次のライン４が開始される。ライン３の周期は（Ｎ’−１）・Ｔｐ＝Ｎ・Ｔｐとなる。
【０２２０】
ライン２以降も同様に、加算結果Ｂに基づいて水平周期カウント値ＨＰＷが求められ、ＨＰＷに従って水平同期信号ＨＰが生成される。ライン２ではＨＰＷ＝Ｎ’−１＝Ｎ、ライン３はＨＰＷ＝Ｎ’＝Ｎ＋１、ライン４〜５ではＨＰＷ＝Ｎ’−１＝Ｎとなる。
【０２２１】
水平同期信号ＨＰは、ライン０では周期がＮ’・Ｔｐ＝（Ｎ＋１）・Ｔｐであるので、理想周期の水平同期Ｈｉｄの周期Ｔｉｄ＝（Ｎ＋０．３）・Ｔｐよりも０．７Ｔｐだけ長い。水平同期信号ＨＰと水平同期信号Ｈｉｄとの間で、ライン１の先頭において０．７Ｔｐの誤差が発生する。誤差に相当する部分を黒の塗りつぶしで示す。
【０２２２】
ライン２の先頭では、水平同期信号ＨＰが周期Ｎ・Ｔｐで生成された場合には、ここでも更に０．７Ｔｐの誤差が累積されるため、ＨＰの累積誤差は１．４Ｔｐとなるはずである。しかし、先に説明した通り、水平同期信号ＨＰはライン１において周期（Ｎ’−１）・Ｔｐ＝Ｎ・Ｔｐで生成される。
【０２２３】
このようにすると、水平同期信号ＨＰの周期がＴｐだけ減少するため、ＨＰの累積誤差をＴｐだけ修正するようにはたらく。そのため、ライン１での累積誤差は０．４Ｔｐまで抑制される。ＨＰの累積誤差がＴｐだけ修正された部分を斜線部で示す。
【０２２４】
ライン２においては、ＨＰの累積誤差が０．４Ｔｐ＋０．７Ｔｐ＝１．１Ｔｐとなるべきところを、ＨＰが周期（Ｎ’−１）・Ｔｐ＝Ｎ・Ｔｐで生成されるため、ＨＰの累積誤差がＴｐだけ修正されて、０．１Ｔｐに抑制される。
【０２２５】
ライン１における動作に着目すると、加算結果Ｂ＝１．４、ラッチデータＢ’＝０．７である。ラッチデータＢ’＝０．７は１ライン前の水平同期信号ＨＰの累積誤差に対応している。
【０２２６】
また、加算結果Ｂ＝１．４は、仮にライン１の周期がＮ’・Ｔｐ＝（Ｎ＋１）・Ｔｐとなるよう水平同期信号ＨＰを生成した場合の水平同期信号ＨＰの累積誤差に対応している。加算結果ＢおよびラッチデータＢ’はそれぞれ対応する累積誤差におけるＴｐの係数と等しい。
【０２２７】
このことは、ライン１終了時の累積誤差が０．７ＴＰから１．４Ｔｐに変化することを示しており、特にＴｐ未満からＴｐ以上に変化することを予告するものである。一方、水平同期信号ＨＰはＰＣＬＫで生成されるため、その周期はＴｐ単位でしか変更することができない。
【０２２８】
つまり、水平同期信号ＨＰの累積誤差がＴｐ以上となる場合に、水平同期信号ＨＰの周期をＴｐ分増加させてＨＰの累積誤差をＴｐだけ修正しているのである。したがって、水平同期信号ＨＰの累積誤差が常にＰＣＬＫ周期Ｔｐ未満となるように、水平同期信号ＨＰを生成することができる。
【０２２９】
このように水平同期信号発生回路１１は動作するため、上記のような整数Ｎ’および小数βを周期情報として入力しても、水平同期信号ＨＰの累積誤差が常にＰＣＬＫ周期Ｔｐ未満となるように、水平同期信号ＨＰを生成することができる。
【０２３０】
実施の形態３．
図１１は、実施の形態３における同期信号発生回路１１の構成を示す図であり、実施の形態１における同期信号発生回路１１の別の構成を示す。１８は水平同期信号生成器、１９は垂直同期信号生成器、２５はルックアップテーブル（ＬＵＴ）である。
【０２３１】
図１２は、実施の形態３におけるコントローラ５の動作を示すフローチャートであり、実施の形態１におけるステップ２４（同期信号発生回路の設定）の別の処理を示すものである。図１３は実施の形態３におけるＬＵＴ２５のテーブルデータを示す例である。
【０２３２】
ＬＵＴ２５には、図１３に示すようなテーブルデータがあらかじめ格納される。このテーブルデータは、アドレスと出力画像信号のライン位置が対応し、それぞれのアドレスには対応するライン位置の水平周期カウント値ＨＰＷとしてＮまたはＮ＋１が格納されるものである（詳細は後述）。
【０２３３】
同期信号発生回路１１は、入力の垂直同期信号Ｖｉによって所定の初期化が行われる。垂直同期信号生成器１９は初期化されたラインカウント結果を出力する。例えば、ラインカウント結果の初期値は０であるとする。
【０２３４】
垂直同期信号生成器１９から出力されたラインカウント結果はＬＵＴ２５に入力される。ＬＵＴ２５は、初期化されたラインカウント結果０をアドレスとしてテーブル読み出しを行い、水平周期カウント値ＨＰＷを出力する。
【０２３５】
水平周期カウント値ＨＰＷは水平同期信号生成器１８に入力される。水平同期信号生成器１８は、パネルクロックＰＣＬＫのカウントを行い、ＬＵＴ２５から出力された水平周期カウント値ＨＰＷに基づいて水平同期信号ＨＰを出力する。水平同期信号ＨＰは垂直同期信号生成器１９に入力される。
【０２３６】
垂直同期信号生成器１９は、水平同期信号ＨＰをカウントして垂直同期信号ＶＰを発生するとともに、水平同期信号ＨＰのカウント結果をラインカウント結果として出力する。例えば、この場合では、ラインカウント結果の初期値０がカウントアップされて、ラインカウント結果１が出力される。このラインカウント結果はＬＵＴ２５に入力される。このような動作が、次のＶｉが入力されるまで繰り返し行われて水平同期信号ＨＰが生成される。
【０２３７】
次に、ＬＵＴ２５に水平周期カウント値ＨＰＷを格納する際のコントローラ５の動作を説明する。図１２は、実施の形態３におけるコントローラ５の動作を示すフローチャートであり、実施の形態１におけるステップ２４（同期信号発生回路の設定）の別の処理を示すものである。
【０２３８】
ステップ２６では、図３に示したフローチャートのステップ２３で算出された水平周期情報である整数Ｎおよび小数α（０≦α＜１）を取得する。ステップ２７では、変数Ｙ０およびｊを初期化（Ｙ０＝０、ｊ＝０）する。
【０２３９】
ステップ２８では、変数ＹＡに加算結果Ｙ０＋αを代入する。ステップ２９では加算結果Ｙ０＋αを代入された変数ＹＡが１以上か否かを判定する。ＹＡ≧１の場合ステップ３０を実行し、そうでない場合はステップ３１を実行する。
【０２４０】
ステップ３０では、水平周期カウント値がＨＰＷ＝Ｎ＋１として算出されるとともに、変数Ｙ０にＹＡ−１（ＹＡ≧１のときＹＡの小数部分に相当する）が代入される。
【０２４１】
一方、ステップ３１では、水平周期カウント値はＨＰＷ＝Ｎとして算出され、変数Ｙ０にはＹＡがそのまま代入される。ステップ３２では、変数ｊに基づいて最終ラインか否かを判定する。
【０２４２】
最終ラインでない場合は、ｊを１増加させるとともにステップ２８に戻って最終ラインになるまで処理を繰り返す。最終ラインである場合は、全ライン分の水平周期カウント値ＨＰＷが算出されており、ステップ３３においてＬＵＴ２５へのテーブル書き込みを行う。このようにして、ＬＵＴ２５のテーブルデータを生成することができる。
【０２４３】
ここで生成された水平周期カウント値ＨＰＷは、実施の形態２ですでに説明を行ったように、水平同期信号ＨＰの累積誤差が常にＰＣＬＫ周期Ｔｐ未満となるような水平周期カウント値ＨＰＷである。
【０２４４】
以上のように同期信号発生回路１１を構成することにより、累積誤差が常にＰＣＬＫ周期Ｔｐ未満となるような水平同期信号ＨＰを生成することができる。
また、ＬＵＴ２５のテーブルデータを変更することにより、水平同期信号ＨＰの周期をユーザーが自由に調整することができる。
【０２４５】
実施の形態４．
図１４は、実施の形態４における同期信号発生回路１１の構成を示す図であり、実施の形態１における同期信号発生回路１１の別の構成を示す。１８は水平同期信号生成器、１９は垂直同期信号生成器、２５はルックアップテーブル（ＬＵＴ）、３４は加算器である。
【０２４６】
図１５は、実施の形態４におけるコントローラ５の動作を示すフローチャートであり、実施の形態１におけるステップ２４（同期信号発生回路の設定）の別の処理を示すものである。図１６は、実施の形態４におけるＬＵＴ２５のテーブルデータを示す図である。
【０２４７】
ＬＵＴ２５には、図１６に示すようなテーブルデータがあらかじめ格納される。このテーブルデータにおいては、アドレスと出力画像信号のライン位置が対応し、それぞれのアドレスには対応するライン位置の水平周期カウント値ＨＰＷを算出するための加算データＦが格納されるものである（詳細は後述）。ここで、加算データＦは０または１である。
【０２４８】
同期信号発生回路１１は、入力の垂直同期信号Ｖｉによって所定の初期化が行われる。垂直同期信号生成器１９は初期化されたラインカウント結果を出力する。垂直同期信号生成器１９から出力されたラインカウント結果はＬＵＴ２５に入力される。
【０２４９】
ＬＵＴ２５は、初期化されたラインカウント結果０をアドレスとしてテーブル読み出しを行い、加算データＦを出力する。加算データＦは加算器３４に入力される。また、コントローラ５から出力されたコントロール信号ＴＤを介して水平同期信号ＨＰの周期情報である整数Ｎが、加算器３４に入力される。
【０２５０】
加算器３４は整数Ｎと加算データＦの加算を行う。この加算結果は水平同期信号ＨＰの水平周期カウント値ＨＰＷを表すものであり、加算データＦ＝０の場合はＨＰＷ＝Ｎであり、加算データＦ＝１の場合はＨＰＷ＝Ｎ＋１である。
【０２５１】
加算器３４から出力される水平周期カウント値ＨＰＷは、水平同期信号生成器１８に入力される。水平同期信号生成器１８は、パネルクロックＰＣＬＫのカウントを行い、水平周期カウント値ＨＰＷに基づいて水平同期信号ＨＰを出力する。水平同期信号ＨＰは垂直同期信号生成器１９に入力される。
【０２５２】
垂直同期信号生成器１９は、水平同期信号ＨＰをカウントして垂直同期信号ＶＰを発生するとともに、水平同期信号ＨＰのカウント結果をラインカウント結果として出力する。垂直同期信号生成器１９から出力されるラインカウント結果はＬＵＴ２５に入力され、ＬＵＴ２５から次のラインの加算データＦが読み出される。このような動作が、次のＶｉが入力されるまで繰り返し行われて水平同期信号ＨＰが生成される。
【０２５３】
次に、ＬＵＴ２５に加算データＦを格納する際のコントローラ５の動作を説明する。図１５は、実施の形態４におけるコントローラ５の動作を示すフローチャートであり、実施の形態１におけるステップ２４（同期信号発生回路の設定）の別の処理を示すものである。
【０２５４】
ステップ２６では、図３に示したフローチャートのステップ２３で算出された水平周期情報である整数Ｎおよび小数α（０≦α＜１）を取得する。ステップ２７では、変数Ｙ０およびｊを初期化（Ｙ０＝０、ｊ＝０）する。
【０２５５】
ステップ２８では、変数ＹＡに加算結果Ｙ０＋αを代入する。ステップ２９では加算結果Ｙ０＋αを代入された変数ＹＡが１以上か否かを判定する。ＹＡ≧１の場合ステップ３５を実行し、そうでない場合はステップ３６を実行する。
【０２５６】
ステップ３５では、加算データＦに１が代入されるとともに、変数Ｙ０にＹＡ−１（ＹＡ≧１のときＹＡの小数部分に相当する）が代入される。一方、ステップ３６では、加算データＦに０が代入され、変数Ｙ０にはＹＡがそのまま代入される。
【０２５７】
ステップ３２では、変数ｊに基づいて最終ラインか否かを判定する。最終ラインでない場合は、ｊを１増加させるとともにステップ２８に戻って最終ラインになるまで処理を繰り返す。
【０２５８】
最終ラインである場合は、全ライン分の加算データＦが算出されており、ステップ３３においてＬＵＴ２５へのテーブル書き込みを行う。このようにして、ＬＵＴ２５のテーブルデータを生成することができる。
【０２５９】
ここで生成された加算データＦに基づく水平周期カウント値ＨＰＷは、実施の形態２ですでに説明を行ったように、水平同期信号ＨＰの累積誤差が常にＰＣＬＫ周期Ｔｐ未満となるような水平周期カウント値ＨＰＷである。
【０２６０】
以上のように同期信号発生回路１１を構成することにより、累積誤差が常にＰＣＬＫ周期Ｔｐ未満となるような水平同期信号ＨＰを生成することができる。
【０２６１】
また、ＬＵＴ２５のテーブルデータを変更することにより、水平同期信号ＨＰの周期をユーザーが自由に調整することができる。
【０２６２】
また、実施の形態４におけるＬＵＴ２５は、格納される加算データＦが０または１であるため、実施の形態３におけるＬＵＴ２５よりも小さな回路規模で実現できる。
【０２６３】
実施の形態５．
図１７は、実施の形態５における同期信号発生回路１１の構成を示す図であり、実施の形態１における同期信号発生回路１１の別の構成を示す。１８は水平同期信号発生器、１９は垂直同期信号発生器、２５はルックアップテーブル（ＬＵＴ）、３４は加算器、３７はセレクタである。図１８は、実施の形態４におけるＬＵＴ２５のテーブルデータと、垂直同期信号発生器１９が出力するラインカウント結果を示す図である。
【０２６４】
ＬＵＴ２５には、図１８（ａ）に示すようなテーブルデータがあらかじめ格納される。この図に示すものは、実施の形態４において例示した加算データＦを４つずつまとめて、１つのアドレスに格納するものである。
【０２６５】
例えば、ライン０〜３に対応する加算データＦは、アドレス０のビットｂ０〜ｂ３に格納されており、ライン４〜７に対応する加算データＦは、アドレス１のビットｂ０〜ｂ３に格納される。この構成では、１つのアドレスに４ライン分の加算データＦを格納するため、ＬＵＴ２５のアドレス数はライン数の１／４となる。
【０２６６】
同期信号処理回路１１は、入力の垂直同期信号Ｖｉによって所定の初期化が行われる。垂直同期信号発生器１９はラインカウント結果を出力する。このラインカウント結果から、アドレス情報ＣＴＵとビット位置情報ＣＴＬが求められ、アドレス情報ＣＴＵはＬＵＴ２５に入力され、ビット位置情報ＣＴＬはセレクタ３７に入力される。
【０２６７】
図１８（ｂ）にラインカウント結果とアドレス情報ＣＴＵおよびビット位置情報ＣＴＬの間のビット位置の関係を示す。ラインカウント結果をｋビットの２進データとして扱うと、ラインカウント結果の下位２ビットがビット位置情報ＣＴＬに対応し、上位（ｋ−２）ビットがアドレス情報ＣＴＵに対応する。
【０２６８】
アドレス情報ＣＴＵおよびビット位置情報ＣＴＬは、ラインカウント結果を４で除算した商と余りであるが、除数４が２のべき乗であるためラインカウント結果のビット操作だけで求めることができる。
【０２６９】
例に示したようにＬＵＴ２５の１アドレスに格納する加算データＦの数が他の２のべき乗の数（２、８、１６など）であっても同様なビット操作だけで、アドレス情報ＣＴＵおよびビット位置情報を求めることができる。
【０２７０】
図１８（ｃ）にラインカウント結果とアドレス情報ＣＴＵおよびビット位置情報ＣＴＬのデータの関係を示す。ラインカウント結果が０、１、２および３のときＣＴＵ＝０であり、ＣＴＬは０、１、２および３である。ラインカウント結果が４〜７のときＣＴＵ＝１、ラインカウント結果が８〜１１のときＣＴＵ＝２である。この場合のＣＴＬは０、１、２、３を繰り返す。
【０２７１】
ＬＵＴ２５は、アドレス情報ＣＴＵに基づいてテーブル読み出しを行い、テーブルデータを出力する。例えばラインカウント結果が６のときは、図１８（ｃ）に示したものを例にするとＣＴＵ＝１であるので、アドレス１が読み出され、図１８（ａ）に示したものを例にするとテーブルデータは「０１００」（２進）である。
【０２７２】
この場合のテーブルデータ「０１００」はセレクタ３７に入力される。セレクタ３７は、ビット位置情報ＣＴＬに基づいて、ＬＵＴ２５から出力されたテーブルデータから所定の選択を行い、選択された加算データＦを出力する。
【０２７３】
この場合の選択例として、例えばラインカウント結果が６のとき、図１８（ｃ）に示したものを参照することによりビット位置情報ＣＴＬ＝２であるので、テーブルデータ「０１００」からデータｂ２に対応する１を選択し、加算データＦ＝１を出力する。
【０２７４】
加算データＦは加算器３４に入力される。また、コントローラ５から出力されたコントロール信号ＴＤを介して水平同期信号ＨＰの周期情報である整数Ｎが、加算器３４に入力される。ここで加算器３４は整数Ｎと加算データＦの加算を行う。
【０２７５】
この加算結果は、水平同期信号ＨＰの水平周期カウント値ＨＰＷを表すものであり、加算データＦ＝０の場合はＨＰＷ＝Ｎ、加算データＦ＝１の場合はＨＰＷ＝Ｎ＋１である。加算器３４から出力される水平周期カウント値ＨＰＷは、水平同期信号発生器１８に入力される。
【０２７６】
水平同期信号発生器１８はパネルクロックＰＣＬＫのカウントを行い、水平周期カウント値ＨＰＷに基づいて水平同期信号ＨＰを出力する。水平同期信号ＨＰは垂直同期信号発生器１９に入力される。
【０２７７】
垂直同期信号発生器１９は、水平同期信号ＨＰをカウントして垂直同期信号ＶＰを発生するとともに、水平同期信号ＨＰのカウント結果をラインカウント結果として出力する。
【０２７８】
この垂直同期信号発生器１９から出力されるラインカウント結果はＬＵＴ２５およびセレクタ３７に入力される。このような動作が、次のＶｉが入力されるまで繰り返し行われて水平同期信号ＨＰが生成される。
【０２７９】
ＬＵＴ２５に加算データＦを格納する際のコントローラ５の動作は、実施の形態４におけるコントローラ５の動作と、図１５に示したフローチャートにおいてステップ３３を除いて同様である。従って、ここでは、図１５に示したステップ３３についてのみ説明を行う。
【０２８０】
実施の形態５におけるコントローラ５は、ステップ３３において、所定ライン分の加算データをＬＵＴ２５の１つのアドレスに格納する。図１８に例示したような４ライン分の加算データを１つのアドレスに格納する場合、テーブルデータのアドレス数が１／４になるため、ＬＵＴ２５にテーブルデータを格納するために必要な時間を減少させることができる。
【０２８１】
実施の形態６．
図１９は、この発明の実施の形態６における画像表示装置および画像処理装置を示す図である。図において、３８は遅延回路である。１００１は画像処理装置である。図２０は、遅延回路３８の動作を説明するためのタイミングチャートである。
【０２８２】
図１９に示した構成においては、図１に示した構成に遅延回路３８を付加した構成であり、上記以外の構成については実施の形態１において説明したものと同様であるので説明を省略する。
【０２８３】
遅延回路３８以外の部分については、実施の形態１における画像表示装置および画像処理装置と同様に動作する。ここでは、遅延回路３８の動作について説明を行う。
【０２８４】
入力画像信号の垂直同期信号Ｖｉが端子２を介して、入力信号計測回路４および遅延回路３８に入力される。遅延回路３８は、入力の垂直同期信号Ｖｉに対して所定の遅延処理を行って、遅延された垂直同期信号Ｖｄｌｙを出力する。
【０２８５】
遅延回路３８から出力された遅延された垂直同期信号Ｖｄｌｙは、第１の信号処理回路８および同期信号発生回路１１に入力される。第１の信号処理回路８および同期信号発生回路１１は、遅延された垂直同期信号Ｖｄｌｙに基づいて動作を行う。
【０２８６】
図２０は、遅延回路３８の動作を説明するタイミングチャートである。Ｄｉ（ｙ）は最終ラインの画像データを表し、図示したライン期間中にメモリへの書き込み動作が行われる。例えば３ライン分のラインメモリであると仮定すると、１つのラインメモリは３ライン毎に書き込みが行われる。
【０２８７】
画像データＤｉ（ｙ）は、書き込みが行われたラインより後の２ライン期間においてメモリからの読み出しと補間処理が行われ、変倍処理された画像データＤが生成される。しかし、最終ラインの画像データＤｉ（ｙ）から次の垂直同期信号Ｖｉまでの期間（以降、垂直フロントポーチと呼ぶ）が１ラインしかない場合には、画像の変倍処理が完了しないうちに垂直同期信号Ｖｉが入力されるため、変倍処理された画像データＤの斜線部分を生成することができない。
【０２８８】
これに対して、遅延回路３８は入力の垂直同期信号Ｖｉを時間Ｔｄｌｙだけ遅延した垂直同期信号Ｖｄｌｙを生成する。この遅延された垂直同期信号Ｖｄｌｙに基づいて画像の変倍処理が実施されるので、画像の変倍処理が完了する前に画像の変倍処理が初期化されるのを防ぐことができる。
【０２８９】
上記のように、実施の形態６における画像表示装置および画像処理装置は構成されるので、垂直フロントポーチの短い画像信号に対しても、画像の変倍処理を完了させることができる。
【０２９０】
実施の形態７．
図２１は、この発明の実施の形態７における画像表示装置および画像処理装置を示す図である。図において、３９は信号切替器である。１００２は画像処理装置である。なお、ここに示す構成は、図１に示した構成から入力信号計測回路４を除き、信号切替器３９を付加した構成であり、上記以外の構成については実施の形態１において説明したものと同様であるので説明を省略する。
【０２９１】
端子からｋ種の画像信号が入力され、それぞれの画像データＤ１〜Ｄｋ、水平同期信号Ｈ１〜Ｈｋおよび垂直同期信号Ｖ１〜Ｖｋが信号切替器３９に入力される。１つの端子に入力される画像信号は、単一であるか、もしくはフォーマット情報を含む映像信号であるかのいずれかであるとする。すなわち、端子ごとに入力画像信号のフォーマット情報を特定できるものである。
【０２９２】
切替信号ＩＳＥＬが信号切替器３９およびコントローラ５に入力される。信号切替器３９は、切替信号ＩＳＥＬに基づいてｋ種の画像信号入力から１種を選択して、画像信号Ｄｉと水平同期信号Ｈｉと垂直同期信号Ｖｉとを出力する。
【０２９３】
水平同期信号Ｈｉはクロック再生回路６および第１の信号処理回路８に入力される。垂直同期信号Ｖｉは第１の信号処理回路８および同期信号発生回路１１に入力される。画像信号ＤｉはＡ／Ｄ変換器７に入力される。
【０２９４】
コントローラ５は、入力された切替信号ＩＳＥＬに基づいて、選択されている入力画像信号の水平同期信号周期と画像サイズを特定する。コントローラ５には切替信号ＩＳＥＬに対応する画像信号のフォーマット情報が格納されているか、もしくは切替信号ＩＳＥＬを介して選択されている画像信号のフォーマット情報が、コントローラ５に入力されるように構成されている。
【０２９５】
コントローラ５は、特定した水平同期信号Ｈｉの周期と入力画像サイズ、および入力された表示パネル情報とＰＣＬＫ周期情報とに基づいて、第１の信号処理回路８、第２の信号処理回路１２および同期信号発生回路１１の制御を行うべく、コントロール信号ＴＤを出力する。コントローラ５の動作は、図３などですでに説明済みであるため、ここでは説明を省略する。また、他の部分に関してもすでに説明済みであるため、説明を省略する。
【０２９６】
信号切替器３９を備えることにより、入力画像信号の計測を行わなくても、切替信号ＩＳＥＬに基づいて画像信号のフォーマット情報を特定できるため、フォーマットの異なる複数の画像信号入力に対して画像の変倍処理を実施することができる。
【０２９７】
なお、以上、種々の実施の形態について説明したが、以上の説明による実施の形態については、ソフトウェアあるいはソフトウェアとハードウェアとの混合されたファームウェアによっても実現することができ、必ずしもハードウェアに限定されない。
【０２９８】
【発明の効果】
この発明は、以上説明したように構成されているので、以下に示すような効果を奏する。
【０２９９】
本発明に係る画像表示装置は、入力画像信号を受信して画像を表示する画像表示装置であって、第１のクロックを生成して出力する第１のクロック生成手段と、第２のクロックを生成して出力する第２のクロック生成手段と、前記入力画像信号が前記第１のクロックに基づいてサンプリングされた画像データを前記第１のクロック生成手段から出力される前記第１のクロックを用いて蓄積し、当該蓄積された画像データを前記第２のクロック生成手段から出力される前記第２のクロックを用いて読み出すように構成された記憶手段と、前記入力画像信号の画像サイズ情報、前記入力画像信号に対応する入力水平同期信号の周期情報、表示パネルのサイズ情報、および前記第２のクロックの周期情報の各情報に応じて前記記憶手段から前記蓄積された画像データを読み出して表示する際の出力水平同期信号の周期を制御する制御信号を出力する制御手段と、前記制御手段から出力される前記制御信号に基づいて前記出力水平同期信号を出力する同期信号生成手段とを備えるので、任意の変換比率での画像の変倍処理を正常に行うことが可能である。
【０３００】
また、入力画像信号に対応する入力水平同期信号の周期および前記入力画像信号の画像サイズを計測する入力信号計測手段を制御手段の前段に備えることを特徴とするので、入力画像信号が未知のフォーマットであっても画像の変換倍率と出力水平同期信号の周期を適切に与えることができる。
【０３０１】
また、制御信号は出力水平同期信号の理想的な周期を前記第２のクロックの周期で除したカウント値の整数部に対応する第１の周期情報および前記カウント値の小数部に対応する第２の周期情報を含み、同期信号生成手段は前記第２の周期情報の累積加算結果に応じた周期の出力水平同期信号を出力することを特徴とするので、簡単な構成で出力水平同期信号を適切に与えることができる。
【０３０２】
また、累積加算結果が第２のクロックの１周期分を越える場合の出力水平同期信号の周期と、前記累積加算結果が前記第２のクロックの１周期分を越えない場合の出力水平同期信号の周期とが異なることを特徴とするので、簡単な構成で出力水平同期信号を適切に与えることができる。
【０３０３】
また、出力画像信号を構成する水平ラインのライン位置に応じた周期の出力水平同期信号を出力することを特徴とするので、簡単な構成で出力水平同期信号を適切に与えることができる。
【０３０４】
また、同期信号生成手段は出力画像信号を構成する水平ラインのライン位置に対応して出力水平同期信号の理想的な周期を前記第２のクロックの周期で除したカウント値の整数部に対応する第１の周期情報に基づいて設定される水平周期カウント値と前記第２のクロックの周期とに応じた周期の出力水平同期信号を出力することを特徴とするので、ライン毎に出力水平同期信号を設定することにより画像の急激な変動を伴わず、簡単な構成で出力水平同期信号を適切に与えることができる。
【０３０５】
また、同期信号生成手段は出力画像信号を構成する水平ラインのライン位置に対応して設定される加算値を保持し、出力水平同期信号の理想的な周期を第２のクロックの周期で除したカウント値の整数部に対応する第１の周期情報と前記ライン位置に応じて前記加算値の中から選択された加算値との和により算出した水平周期カウント値と前記第２のクロックの周期とに応じた周期の出力水平同期信号を出力することを特徴とするので、第２のクロックの周期に乗算されるべき値の蓄積容量を抑えることができ、簡単な構成で出力水平同期信号を適切に与えることができる。
【０３０６】
また、同期信号生成手段は出力画像信号を構成する水平ラインのライン位置に対応して出力水平同期信号の理想的な周期を第２のクロックの周期で除したカウント値の整数部に対応する第１の周期情報に基づいて設定される水平周期カウント値を保持し、前記ライン位置に応じて前記水平周期カウント値の中から選択された水平周期カウント値と前記第２のクロックの周期とに応じた周期の出力水平同期信号を出力することを特徴とするので、簡単な構成で出力水平同期信号を適切に与えることができる。
【０３０７】
また、入力画像信号の垂直同期信号を遅延させる遅延手段を備えるので、画像の変倍処理を確実に完了させることができる。
【０３０８】
また、複数の入力画像信号に対して、入力画像信号毎に設けられた入力端と、外部からの切替信号により、前記複数の入力画像信号のうち、１つの入力画像信号に対応する入力端を選択する信号切替手段とを備え、制御手段は、前記切替信号に対応して設定されたフォーマット情報、または選択された入力端から入力された入力画像信号に格納されたフォーマット情報により、前記入力画像信号に対応する入力水平同期信号の周期および前記入力画像信号の画像サイズを特定するように構成したことを特徴とするので、複数の画像入力があっても各入力画像信号に適切な表示態様を実現できる。
【０３０９】
本発明に係る画像表示方法は、入力画像信号を受信して画像を表示する画像表示方法であって、第１のクロックを生成し、第２のクロックを生成し、前記入力画像信号が前記第１のクロックに基づいてサンプリングされた画像データを前記第１のクロック生成手段から出力される前記第１のクロックを用いて記憶手段に蓄積し、当該蓄積された画像データを前記第２のクロックを用いて前記記憶手段から読み出し、前記入力画像信号の画像サイズ情報、前記入力画像信号に対応する入力水平同期信号の周期情報、表示パネルのサイズ情報、および前記第２のクロックの周期情報の各情報に応じて前記記憶手段から前記蓄積された画像データを読み出して表示する際の出力水平同期信号の周期を制御する制御信号を出力し、前記制御信号に基づいて前記出力水平同期信号を出力するようにしたので、任意の変換比率での画像の変倍処理を正常に行うことが可能である。
【０３１０】
また、入力画像信号に対応する入力水平同期信号の周期および入力画像信号の画像サイズを計測することを含むので、入力画像信号が未知のフォーマットであっても画像の変換倍率と出力水平同期信号の周期を適切に与えることができる。
【０３１１】
また、制御信号は出力水平同期信号の理想的な周期を第２のクロックの周期で除したカウント値の整数部に対応する第１の周期情報および前記カウント値の小数部に対応する第２の周期情報を含み、前記第２の周期情報の累積加算結果に応じた周期の出力水平同期信号を出力することを特徴とするので、簡単な構成で出力水平同期信号を適切に与えることができる。
【０３１２】
また、累積加算結果が第２のクロックの１周期分を越える場合の出力水平同期信号の周期と前記累積加算結果が前記第２のクロックの１周期分を越えない場合の出力水平同期信号の周期とが異なることを特徴とするので、簡単な構成で出力水平同期信号を適切に与えることができる。
【０３１３】
また、出力画像信号を構成する水平ラインのライン位置に応じた周期の出力水平同期信号を出力することを特徴とするので、簡単な構成で出力水平同期信号を適切に与えることができる。
【０３１４】
また、出力画像信号を構成する水平ラインのライン位置に対応して出力水平同期信号の理想的な周期を第２のクロックの周期で除したカウント値の整数部に対応する第１の周期情報に基づいて設定される水平周期カウント値と前記第２のクロックの周期とに応じた周期の出力水平同期信号を出力することを特徴とするので、ライン毎に出力水平同期信号を設定することにより画像の急激な変動を伴わず、簡単な構成で出力水平同期信号を適切に与えることができる。
【０３１５】
また、出力画像信号を構成する水平ラインのライン位置に対応して設定される加算値を保持し、出力水平同期信号の理想的な周期を第２のクロックの周期で除したカウント値の整数部に対応する第１の周期情報と前記ライン位置に応じて前記加算値の中から選択された加算値との和により算出した水平周期カウント値と前記第２のクロックの周期とに応じた周期の出力水平同期信号を出力することを特徴とするので、第２のクロックの周期に乗算されるべき値の蓄積容量を抑えることができ、簡単な構成で出力水平同期信号を適切に与えることができる。
【０３１６】
また、出力画像信号を構成する水平ラインのライン位置に対応して出力水平同期信号の理想的な周期を第２のクロックの周期で除したカウント値の整数部に対応する第１の周期情報に基づいて設定される水平周期カウント値を保持し、前記ライン位置に応じて前記水平周期カウント値の中から選択された水平周期カウント値と前記第２のクロックの周期とに応じた周期の出力水平同期信号を出力することを特徴とするので、簡単な構成で出力水平同期信号を適切に与えることができる。
【０３１７】
また、入力画像信号の垂直同期信号を遅延させるので、画像の変倍処理を確実に完了させることができる。
【０３１８】
また、複数の入力画像信号を外部からの切替信号により選択し、前記切替信号に対応して設定されたフォーマット情報、または選択された入力画像信号に格納されたフォーマット情報により、前記入力画像信号に対応する入力水平同期信号の周期および前記入力画像信号の画像サイズを特定するように構成したことを特徴とするので、複数の画像入力があっても各入力画像信号に適切な表示態様を実現できる。
【図面の簡単な説明】
【図１】  本発明の実施の形態１における画像表示装置および画像処理装置の構成を示すブロック図である。
【図２】  本発明の実施の形態１における同期信号発生回路の構成を示すブロック図である。
【図３】  本発明の実施の形態１におけるコントローラの動作を説明するフローチャートである。
【図４】  本発明の実施の形態１におけるコントローラの動作を説明する説明図である。
【図５】  本発明の実施の形態１における第１の信号処理回路の動作を説明する説明図である。
【図６】  本発明の実施の形態１における第２の信号処理回路の動作を説明する説明図である。
【図７】  本発明の実施の形態１における同期信号発生回路の動作を説明する説明図である。
【図８】  本発明の実施の形態２における同期信号発生回路の構成を示すブロック図である。
【図９】  本発明の実施の形態２における同期信号発生回路の動作を説明する説明図である。
【図１０】  本発明の実施の形態２における同期信号発生回路の別の動作を説明する説明図である。
【図１１】  本発明の実施の形態３における同期信号発生回路の構成を示すブロック図である。
【図１２】  本発明の実施の形態３におけるコントローラの動作を説明するフローチャートである。
【図１３】  本発明の実施の形態３におけるＬＵＴのテーブルデータを示す説明図である。
【図１４】  本発明の実施の形態４における同期信号発生回路の構成を示すブロック図である。
【図１５】  本発明の実施の形態４におけるコントローラの動作を説明するフローチャートである。
【図１６】  本発明の実施の形態４におけるＬＵＴのテーブルデータを示す説明図である。
【図１７】  本発明の実施の形態５における同期信号発生回路の構成を示すブロック図である。
【図１８】  本発明の実施の形態５におけるＬＵＴのテーブルデータを示す説明図である。
【図１９】  本発明の実施の形態６における画像表示装置および画像処理装置の構成を示すブロック図である。
【図２０】  本発明の実施の形態６における画像表示装置および画像処理装置の動作を説明する説明図である。
【図２１】  本発明の実施の形態７における画像表示装置および画像処理装置の構成を示すブロック図である。
【図２２】  原画像と変換後画像との関係を概略的に示す説明図である。
【図２３】  逆マッピングを説明するための説明図である。
【図２４】  垂直方向の変倍処理を説明する説明図である。
【図２５】  垂直方向の変倍処理を説明する説明図である。
【図２６】  垂直方向の変倍処理に伴うメモリ制御を説明する説明図である。
【図２７】  垂直方向の変倍処理に伴うメモリ制御を説明する説明図である。
【図２８】  垂直方向の変倍処理に伴うメモリ制御を説明する説明図である。
【図２９】  垂直方向の変倍処理に伴うメモリ制御を説明する説明図である。
【図３０】  従来の画像表示装置の構成を示すブロック図である。
【図３１】  従来の画像表示装置の動作を説明する説明図である。
【図３２】  従来の画像表示装置の表示例を示す説明図である。
【符号の説明】
４  入力信号計測回路、５  コントローラ、６  クロック再生回路、７  Ａ／Ｄ変換器、８  第１の信号処理回路、９  メモリ、１０  発振器、１１  同期信号発生回路、１２  第２の信号処理回路、１３  表示パネル、１４  加算器、１５  ＤＦＦ（Ｄ型フリップフロップ）、１６  比較器、１７  水平周期生成器、１８  水平同期信号生成器、１９  垂直同期信号生成器、２５  ＬＵＴ（ルックアップテーブル）、１４，３４  加算器、３７  セレクタ、３８  遅延回路、３９  信号切替器、１０００，１００１，１００２  画像処理装置。
【図１】
0004103321.tif 000003
【図２】
0004103321.tif 000004
【図３】
0004103321.tif 000005
【図４】
0004103321.tif 000006
【図５】
0004103321.tif 000007
【図６】
0004103321.tif 000008
【図７】
0004103321.tif 000009
【図８】
0004103321.tif 000010
【図９】
0004103321.tif 000011
【図１０】
0004103321.tif 000012
【図１１】
0004103321.tif 000013
【図１２】
0004103321.tif 000014
【図１３】
0004103321.tif 000015
【図１４】
0004103321.tif 000016
【図１５】
0004103321.tif 000017
【図１６】
0004103321.tif 000018
【図１７】
0004103321.tif 000019
【図１８】
0004103321.tif 000020
【図１９】
0004103321.tif 000021
【図２０】
0004103321.tif 000022
【図２１】
0004103321.tif 000023
【図２２】
0004103321.tif 000024
【図２３】
0004103321.tif 000025
【図２４】
0004103321.tif 000026
【図２５】
0004103321.tif 000027
【図２６】
0004103321.tif 000028
【図２７】
0004103321.tif 000029
【図２８】
0004103321.tif 000030
【図２９】
0004103321.tif 000031
【図３０】
0004103321.tif 000032
【図３１】
0004103321.tif 000033
【図３２】
0004103321.tif 000034