(57)【特許請求の範囲】
【請求項１】
データ信号線を備えるアクティブマトリクス方式の表示パネルに対して、所定の周期で極性が反転されると共に、表示データに応じて変調される階調表示用電圧を該表示パネルのデータ信号線に印加する表示駆動装置において、
階調数分の基準電圧を発生させる階調電圧発生器と、
上記基準電圧の中から表示データに応じた基準電圧を選択して階調表示用電圧として出力するデジタル−アナログ変換器とを備え、
上記階調電圧発生器は、
上限電圧と下限電圧との間の電圧値を有する階調数分の基準電圧を発生させる基準電圧発生器と、
上記上限電圧および下限電圧を発生させる上限・下限電圧発生器とを備え、
上限・下限電圧発生器は、外部の電圧調整器で調整された入力電圧が入力され、上限電圧および下限電圧の両方を同一の入力電圧に基づいて変化させるようになっており、
上記上限・下限電圧発生器が、上限電圧と下限電圧との差を一定に保つように構成されており、
上記上限・下限電圧発生器は、電源と接地電位との間に直列接続された第１ないし第４の抵抗器で構成され、
第２の抵抗器と第３の抵抗器との間のノードに外部の電圧調整器からの入力電圧が供給され、かつ、第１の抵抗器と第２の抵抗器との間のノードに上限電圧、第３の抵抗器と第４の抵抗器との間のノードに下限電圧をそれぞれ発生させるようになっており、
さらに、第１の抵抗器の抵抗値をＲ１、第２の抵抗器の抵抗値をＲ２、第４の抵抗器の抵抗値をＲ３、第３の抵抗器の抵抗値をＲ４とすると、
Ｒ１：Ｒ２＝Ｒ３：Ｒ４
を満たすように抵抗値が設定されていることを特徴とする表示駆動装置。
【請求項２】
上記基準電圧発生器は、階調数分の基準電圧を抵抗分割によって生成するものであり、
上記上限・下限電圧発生器と基準電圧発生器との間には、上限電圧および下限電圧をバッファする第１のバッファが介在していることを特徴とする請求項１に記載の表示駆動装置。
【請求項３】
上記第１のバッファは、外部から供給される制御信号に応じて動作または停止することができるようになっていることを特徴とする請求項２に記載の表示駆動装置。
【請求項４】
電源から供給された電源電圧を用いて上記表示パネルの対向電極を駆動するための対向電極駆動回路をさらに備え、
上記対向電極駆動回路は、電源電圧をバッファする第２のバッファを備えており、
上記第２のバッファは、外部から供給される制御信号に応じて動作または停止することができるようになっていることを特徴とする請求項１ないし３のいずれか１項に記載の表示駆動装置。
【請求項５】
上記表示パネルの対向電極を駆動するための対向電極駆動回路をさらに備え、
少なくとも上記階調電圧発生器、デジタル−アナログ変換器、および対向電極駆動回路が１つの集積回路内に形成されていることを特徴とする請求項１ないし３のいずれか１項に記載の表示駆動装置。
【請求項６】
上記基準電圧発生器は、階調数分の正極性の基準電圧を発生させる正の基準電圧発生器と、階調数分の負極性の基準電圧を発生させる負の基準電圧発生器とからなり、
上記階調電圧発生器は、上記階調表示用電圧の極性反転周期にしたがって、正および負の基準電圧発生器のどちらか一方を動作状態にし、他方を動作停止状態とする切替器をさらに備えることを特徴とする請求項１ないし５のいずれか１項に記載の表示駆動装置。
【請求項７】
請求項１ないし６の何れかに記載の表示駆動装置と、
上記表示駆動装置からデータ信号が入力されるデータ信号線を含むアクティブマトリクス方式の表示パネルと、
上記表示駆動装置に接続されたアクティブマトリクス方式の表示パネルと、
上記入力電圧を表示駆動装置に供給すると共に、入力電圧を調整可能な電圧調整器とを備えることを特徴とする表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、アクティブマトリクス方式の液晶パネルやＥＬ（electroluminescent；エレクトロルミネセント）パネル等の表示パネルを駆動する表示駆動装置、およびそれを用いた表示装置に関するものである。
【０００２】
【従来の技術】
液晶表示装置やＥＬディスプレイ等のようなマトリクス型の表示装置における種々の表示方式のうち、高精細な表示を行える方式としてスイッチング素子にＴＦＴ（Thin Film Transistor；薄膜トランジスタ）を用いたアクティブマトリクス方式がある。
【０００３】
アクティブマトリクス方式の表示装置の代表例であるＴＦＴ方式の液晶表示装置を、そのブロック構成を示す図１３に基づいて説明する。
【０００４】
この液晶表示装置は、液晶表示部とそれを駆動する液晶駆動装置とで構成されている。上記液晶表示部は、ＴＦＴ方式の液晶パネル９０１を含んでいる。
【０００５】
この液晶パネル９０１内には、図示しない液晶表示素子と、対向電極（共通電極）９０７とが設けられている。一方、この液晶駆動装置は、それぞれＩＣ(Integrated Circuit；集積回路）からなる複数のソースドライバ９０２で構成されたソース駆動回路９０２Ａと、それぞれＩＣからなる複数のゲートドライバ９０３で構成されたゲート駆動回路９０３Ａと、コントローラ９０４と、液晶駆動電源９０５と、対向電極９０７の電位を制御するための対向電極駆動回路９０６とを含んでいる。
【０００６】
ソースドライバ９０２やゲートドライバ９０３は、一般的には、配線を形成した絶縁フィルム上にＩＣチップを搭載した、例えばＴＣＰ（Tape Carrier Package；テープキャリアパッケージ）を液晶パネル９０１のＩＴＯ（Indium Tin Oxide;酸化インジウム錫）等からなる端子上に実装し、接続したり、ＩＣチップをＡＣＦ（Anisotropic Conductive Film ;異方性導電膜）を介して直接、液晶パネル９０１のＩＴＯ等からなる端子に熱圧着して実装し、接続する方法で構成されている。図１３では、これらの構成を機能別に分離した形で示している。
【０００７】
コントローラ９０４は、デジタル化された表示データ（例えば、赤、緑、青に対応するＲＧＢの各信号）Ｄおよび各種制御信号をソースドライバ９０２に出力すると共に、各種制御信号をゲートドライバ９０３にも出力している。ソースドライバ９０２への主な制御信号は、水平同期信号（ラッチ信号）、ソースドライバ用スタートパルス信号およびソースドライバ用クロック信号等があり、図中ではＳ１で示されている。一方、ゲートドライバ９０３への主な制御信号は、垂直同期信号やゲートドライバ用クロック信号等があり、図中ではＳ２で示されている。なお、図中、各ＩＣチップを駆動するための電源は省略している。
【０００８】
液晶駆動電源９０５は、ソースドライバ９０２やゲートドライバ９０３へ液晶パネル表示用電圧（後述する参照電圧ＶＲ等）を供給するものである。
【０００９】
外部から入力された表示データは、コントローラ９０４を通してデジタル信号をソースドライバ９０２へ上記表示データＤとして入力される。
【００１０】
ソースドライバ９０２は、コントローラ９０４から入力された表示データＤを時分割で内部にラッチし、その後、コントローラ９０４から入力される水平同期信号（ラッチ信号ＬＳ（図１４参照）とも言う）に同期してＤＡ（デジタル−アナログ）変換を行なう。そして、ソースドライバ９０２は、ＤＡ変換によって得られた階調表示用のアナログ電圧（階調表示用電圧；データ信号）を、液晶駆動電圧出力端子から、図示しないソース信号線（データ信号線）を介して、その液晶駆動電圧出力端子に対応した、液晶パネル９０１内の液晶表示素子（図示せず）へそれぞれ出力する。ゲートドライバ９０３は、図示しないゲート信号線（走査信号線）に走査信号を出力し、ゲート信号線を選択する。
【００１１】
図１４は、上記ソースドライバ９０２のブロック構成を示している。以下、基本的な部分のみ説明する。また、ここでは、最終段以外の段のソースドライバ９０２について説明するが、最終段のソースドライバ９０２もカスケード出力信号Ｓを出力しない点以外は同様の構成である。
【００１２】
上記ソースドライバ９０２は、入力ラッチ回路１０１１、シフトレジスタ回路１０１２、サンプリングメモリ回路１０１３、ホールドメモリ回路１０１４、レベルシフタ回路１０１５、ＤＡ変換回路１０１６、出力回路１０１７、および基準電圧発生回路１０１９を備えている。
【００１３】
コントローラ９０４から転送されてきた各表示データ（デジタル信号）ＤＲ・ＤＧ・ＤＢ（例えば各６ビット）は、一旦、入力ラッチ回路１０１１でラッチされる。なお、各表示データＤＲ・ＤＧ・ＤＢは、それぞれ赤、緑、青に対応している。
【００１４】
一方、表示データＤＲ・ＤＧ・ＤＢの転送を制御するためのスタートパルス信号ＳＰは、クロック信号ＣＫに同期を取り、シフトレジスタ回路１０１２内を転送され、シフトレジスタ回路１０１２の各段（フリップフロップ）からサンプリングメモリ回路１０１３に出力信号Ｓとして出力されると共に、シフトレジスタ回路１０１２の最終段から次段のソースドライバ９０２にカスケード出力信号Ｓ（次段のソースドライバ９０２のスタートパルス信号ＳＰ）として出力される。
【００１５】
このシフトレジスタ回路１０１２の各段からの出力信号に同期して先の入力ラッチ回路１０１１にてラッチされた表示データＤＲ・ＤＧ・ＤＢは、時分割でサンプリングメモリ回路１０１３内に一旦記憶されると共に、次のホールドメモリ回路１０１４に出力される。
【００１６】
１水平同期期間の表示データがサンプリングメモリ回路１０１３に記憶されると、ホールドメモリ回路１０１４は、水平同期信号（ラッチ信号ＬＳ）に基づいてサンプリングメモリ回路１０１３からの出力信号を取り込み、次のレベルシフタ回路１０１５に出力すると共に、次の水平同期信号が入力されるまでその表示データを維持する。
【００１７】
レベルシフタ回路１０１５は、ホールドメモリ回路１０１４からの出力信号（表示データ）の信号レベルを、次段のＤＡ変換回路１０１６で液晶パネル９０１への印加電圧（アナログ電圧）に変換可能な範囲に適合させるために、昇圧等により変換する回路である。
【００１８】
基準電圧発生回路１０１９は、液晶駆動電源９０５（図１３参照）からの参照電圧ＶＲに基づき、階調数分の階調表示用のアナログ電圧を発生させ、ＤＡ変換回路１０１６に出力する。
【００１９】
ＤＡ変換回路１０１６は、基準電圧発生回路１０１９から供給される階調数分のアナログ電圧（階調表示用電圧）の中から、レベルシフタ回路１０１５にてレベル変換された表示データに応じたアナログ電圧を選択する。この階調表示を表すアナログ電圧は、出力回路１０１７を介して、各液晶駆動電圧出力端子（以下、単に出力端子と記載する）１０１８から液晶パネル９０１の各ソース信号線へ出力される。
【００２０】
出力回路１０１７は、基本的にはバッファ回路であり、例えば差動増幅回路を用いたボルテージフォロワ回路で構成されるものである。
【００２１】
次に、本発明に特に関係する基準電圧発生回路１０１９およびＤＡ変換回路１０１６について、それらの回路構成をさらに詳細に説明する。
【００２２】
図１５は、基準電圧発生回路１０１９の回路構成例を示している。ＲＧＢに対応するデジタル表示データが各々例えば６ビットで構成されている場合（１８ビットカラーである場合）、基準電圧発生回路１０１９は、２6＝６４通りの階調表示に対応する６４種類のアナログ電圧Ｖ0〜Ｖ63を出力する。以下、その具体的構成について説明する。
【００２３】
基準電圧発生回路１０１９は、抵抗器Ｒ0〜Ｒ7が直列に接続された抵抗分割回路で構成されており、最も簡単な構成となっている。
【００２４】
上記の抵抗器Ｒ0〜Ｒ7のそれぞれは、８本の抵抗素子が直列に接続されて構成されている。例えば、抵抗器Ｒ0について説明すれば、図１６に示すように、８本の抵抗素子Ｒ01、Ｒ02、・・・Ｒ08が直列接続されて抵抗器Ｒ0が構成されている。
【００２５】
また、他の抵抗器Ｒ1〜Ｒ7についても、上記した抵抗器Ｒ0と同様に、８本の抵抗素子が直列接続された構成である。したがって、基準電圧発生回路１０１９は、合計６４本の抵抗素子が直列接続されて構成されていることになる。
【００２６】
また、基準電圧発生回路１０１９は、９種類の参照電圧Ｖ’0、Ｖ’8、・・・Ｖ’56、Ｖ’64に対応する９つの中間調電圧入力端子を含んでいる。そして、抵抗器Ｒ0の一端に、参照電圧Ｖ’64に対応する中間調電圧入力端子が接続されている一方、抵抗器Ｒ0の他端、すなわち、抵抗器Ｒ0と抵抗器Ｒ1との接続点に、参照電圧Ｖ’56に対応する中間調電圧入力端子が接続されている。
【００２７】
以下、隣り合う各抵抗器Ｒ1、Ｒ2、Ｒ3、Ｒ4、・・・、Ｒ6、Ｒ7の接続点に、参照電圧Ｖ’48、Ｖ’40、・・・Ｖ’8に対応する中間調電圧入力端子が接続されている。そして、抵抗器Ｒ7における抵抗器Ｒ6の接続点とは反対側に、参照電圧Ｖ’0に対応する中間調電圧入力端子が接続されている。
【００２８】
この構成により、６４本の抵抗素子の隣り合う２抵抗素子間のノードから出力される電圧Ｖ1〜Ｖ63と、参照電圧Ｖ’0からそのまま得られる電圧Ｖ0とを合わせて、計６４通りの階調表示用アナログ電圧Ｖ0〜Ｖ63を得ることができる。結局、基準電圧発生回路１０１９が抵抗分割回路で構成される場合、階調表示用アナログ電圧である電圧Ｖ0〜Ｖ63は、基準電圧発生回路１０１９からＤＡ変換回路１０１６に入力される。
【００２９】
なお、一般的には、両端の２つの中間調電圧入力端子には、常に参照電圧Ｖ’0およびＶ’64が入力される一方、残るＶ’8〜Ｖ’56に対応する７つの中間調電圧入力端子は微調整用として使用され、実際には、これら７本の端子には電圧が入力されない場合もある。
【００３０】
次に、ＤＡ変換回路１０１６について説明する。図１７は、ＤＡ変換回路１０１６の一構成例を示している。なお、図中、１０１７は、先に示した出力回路であり、ここではボルテージフォロワ回路で構成されている。
【００３１】
ＤＡ変換回路１０１６では、６ビットのデジタル信号からなる表示データに応じて、入力された６４通りの電圧Ｖ0〜Ｖ63のうちの１つが選択されて出力されるように、アナログスイッチが配置されている。すなわち、６ビットのデジタル信号からなる表示データのそれぞれ（Ｂｉｔ０〜Ｂｉｔ５）に応じて、上記アナログスイッチがオン／オフされる。これにより、入力された６４通りの電圧のうちの１つが選択されて出力回路１０１７に出力される。なお、アナログスイッチは、例えば、ＭＯＳ(metal oxide semiconductor)トランジスタやトランスミッションゲート等で構成される。
【００３２】
以下に、このアナログスイッチの配置を説明する。
【００３３】
６ビットのデジタル信号（表示データ）は、Ｂｉｔ０が最下位ビット（ＬＳＢ；the Least Significant Bit）であり、Ｂｉｔ５が最上位ビット（ＭＳＢ；Most Significant Bit）である。上記アナログスイッチ（以下、単にスイッチと称する）は、２個で１組のスイッチ対を構成している。Ｂｉｔ０には３２組のスイッチ対（６４個のスイッチ）が対応しており、Ｂｉｔ１には１６組のスイッチ対（３２個のスイッチ）が対応している。
【００３４】
以下、Ｂｉｔごとに個数が２分の１になり、Ｂｉｔ５には１組のスイッチ対（２個のスイッチ）が対応することになる。したがって、合計で、２5＋２4＋２3＋２2＋２1＋１＝６３組のスイッチ対（１２６個のスイッチ）が存在する。
【００３５】
Ｂｉｔ０に対応するスイッチの一端は、先の電圧Ｖ0〜Ｖ63が入力される端子となっている。そして、上記スイッチの他端は、２個１組で接続されると共に、さらに次のＢｉｔ１に対応するスイッチの一端に接続されている。以降、この構成がＢｉｔ５に対応するスイッチまで繰り返される。最終的には、Ｂｉｔ５に対応するスイッチから１本の線が引き出され、出力回路１０１７に接続されている。
【００３６】
Ｂｉｔ０〜Ｂｉｔ５に対応するスイッチを、それぞれスイッチ群ＳＷ0〜ＳＷ5と呼ぶことにする。スイッチ群ＳＷ0〜ＳＷ5の各スイッチは、６ビットのデジタル信号（表示データ）Ｂｉｔ０〜Ｂｉｔ５により、以下のように制御される。スイッチ群ＳＷ0〜ＳＷ5では、対応するＢｉｔが０（Ｌｏｗレベル）のときは各２個１組のアナログスイッチの一方（同図では下側のスイッチ）がＯＮし、逆に、対応するＢｉｔが１（Ｈｉｇｈレベル）のときは別のアナログスイッチの一方（同図では上側のスイッチ）がＯＮする。
【００３７】
同図では、Ｂｉｔ０〜Ｂｉｔ５が（１１１１１１）であり、全てのスイッチ対において上のスイッチがオンし、下のスイッチがオフとなっている。この場合、ＤＡ変換回路１０１６からは、電圧Ｖ63が出力回路１０１７に出力される。
【００３８】
同様に、例えば、Ｂｉｔ０〜Ｂｉｔ５が（１１１１１０）であれば、ＤＡ変換回路１０１６からは、電圧Ｖ62が出力回路１０１７に出力され、（０００００１）であれば電圧Ｖ1が出力され、（００００００）であれば電圧Ｖ0が出力される。このようにして、デジタル表示に応じた階調表示用アナログ電圧Ｖ0〜Ｖ63の中から１つが選択され、階調表示が実現される。
【００３９】
上記した基準電圧発生回路１０１９は、通常１つのソースドライバＩＣに１つ設置され、共有化して使用される。一方、ＤＡ変換回路１０１６および出力回路１０１７は、各出力端子１０１８に対応して設けられている。
【００４０】
また、カラー表示の場合は、出力端子１０１８は、各色に対応して使用されるので、その場合は、ＤＡ変換回路１０１６および出力回路１０１７は、画素ごとで、かつ、１色につき各々１回路が使用される。
【００４１】
すなわち、液晶パネル９０１の長辺方向（水平ライン方向）の画素数がＮであれば、赤、緑、青の各色用の出力端子１０１８を、それぞれＲ，Ｇ，Ｂに添え字ｎ（ｎ＝１、２、・・・、Ｎ）を付して表せば、この出力端子１０１８としては、Ｒ1、Ｇ1、Ｂ1、Ｒ2、Ｇ2、Ｂ2、・・・、ＲN、ＧN、ＢNがあり、そのため、３Ｎ個のＤＡ変換回路１０１６および出力回路１０１７が必要になる。
【００４２】
ところで、実際の液晶表示装置における階調表示では、液晶材料の光透過特性と人の視覚特性との違いを調整し、自然な階調表示を行なうためにγ補正を行っている。このγ補正としては、基準電圧発生回路１０１９にて、各種階調表示用アナログ電圧値を、内部抵抗を等分分割して発生させるのではなく、非等分に分割して発生させる方法が一般的である。
【００４３】
図１８は、γ補正を行った場合における、階調表示データ（デジタル表示データ）と液晶駆動出力電圧（階調表示用アナログ電圧）との関係を示している。同図に示すように、デジタル表示データに対する階調表示用アナログ電圧値に折れ線特性を持たせている。
【００４４】
この特性を実現するために、図１５に示す基準電圧発生回路１０１９では、各抵抗器Ｒ0、・・・、Ｒ7内を等分に８分割するとともに、各抵抗器Ｒ0、・・・、Ｒ7の抵抗値としては、先のγ補正を実現できるような抵抗値としている。
【００４５】
つまり、例えば、抵抗器Ｒ0を構成する、直列に接続された８本の抵抗素子R01、Ｒ02、・・・、Ｒ08は全て同じ抵抗値とするとともに、各８本の抵抗素子を束ねた形で構成される抵抗器Ｒ0、Ｒ1、・・・、Ｒ7の抵抗値の比を、先のγ補正を実現できるような比に変えることで、γ補正を実現している。
【００４６】
前記液晶パネル９０１は、液晶を分極させないために、反転駆動（交流駆動）される。反転駆動の手法には、いわゆるドット反転駆動法といわゆるライン反転駆動法とがある。
【００４７】
以後の説明では、前記液晶パネル９０１の画素（絵素）の配列が、６行５列であり、６本のゲート信号線および５本のソース信号線によって駆動されると仮定する。
【００４８】
まず、前述の構成の液晶表示装置をライン反転駆動法を用いて駆動する場合の、該液晶表示装置の挙動を説明する。
【００４９】
図１９は、前記液晶表示装置内の前記ゲートドライバ９０３から６本のゲート信号線にそれぞれ与えられる走査信号Ｓ１１ａ〜Ｓ１１ｆを示すタイミングチャートである。
【００５０】
図２０は、前記液晶表示装置において、前述の走査信号Ｓ１１ａ〜Ｓ１１ｆのうちのいずれか１つの走査信号Ｓ１１と、ソースドライバ９０２から５本のソース信号線にそれぞれ与えられるデータ信号のうちの１つのデータ信号Ｓ１２と、前記の対向電極９０７に印加される対向電極駆動電圧Ｓ１３とのタイミングチャートである。
【００５１】
図１９と図２０とを併せて説明する。
【００５２】
走査信号Ｓ１１ａ〜Ｓ１１ｆは、予め定めるフレーム表示期間ＣＨ毎に、予め定める単一の水平同期期間ＷＨの間だけ、ハイレベルをそれぞれ保ち、残余の期間はローレベルを保つ。水平同期期間単位で複数の走査信号Ｓ１１ａ〜Ｓ１１ｆがそれぞれハイレベルを保つタイミングは、相互に異なる。ゆえに、いずれか１本のゲート信号線上の画素の行内の全ての画素には、該いずれか１本のゲート信号線に与えられた走査信号がハイレベルを保つ間に、前記保持させるべき電圧が書き込まれる。ゲート信号線上の画素の行とは、そのゲート信号線にゲート端子が接続された複数のＴＦＴのドレイン端子に、それぞれ接続された画素電極を含む複数の画素の集合を指す。
【００５３】
対向電極９０７に印加される対向電極駆動電圧Ｓ１３の交流成分の周期は、水平期間ＷＨと等しい。すなわち、ライン反転駆動法が用いられる場合、通常、対向電極９０７は、単一の定電圧（５Ｖ）電源で水平期間ＷＨと同じ周期で交流駆動され、その電位（対向電極駆動電圧Ｓ１３）は電源電圧レベル（５Ｖ）とＧＮＤ電圧レベル（０Ｖ）との間で変化する。
【００５４】
データ信号Ｓ１２（ソースドライバ９０２の出力）の交流成分は、対向電極９０７に印加される対向電極駆動電圧Ｓ１３の交流成分の振幅中心を中心として、水平期間ＷＨ以下の予め定める周期で変化する。データ信号Ｓ１２の交流成分の振幅は画素の階調に応じて変化する。画素の階調が最大である場合、すなわち画素を黒色にする場合のデータ信号Ｓ１２ａの交流成分と、画素の階調が最小である場合、すなわち画素を白色にする場合のデータ信号Ｓ１２ｂの交流成分とは、ちょうど極性が反転した形となっている。
【００５５】
画素の階調が最大および最小である場合のデータ信号Ｓ１２ａおよびＳ１２ｂの振幅は、どちらも、対向電極９０７に印加される対向電極駆動電圧Ｓ１３の交流成分の振幅よりも小さい。
【００５６】
矢印Ｓ１４ａ・Ｓ１４ｂは、画素に前記保持させるべき電圧を書込むために該画素内を流れる電流の極性、すなわち、該画素に前記保持させるべき電圧を書込む時点において、前記ソース信号線に保持させる電圧Ｓ１２ｂが、対向電極９０７に保持される電圧（対向電極駆動電圧Ｓ１３）に対してどのような大小関係にあるかを示す。
【００５７】
矢印Ｓ１４ａ・Ｓ１４ｂが上向きならば、前記ソース信号線（データ線）の電圧が前記対向電極９０７のセンター電圧（Ｓ１３）よりも高いので、画素内を流れる電流の極性はプラスになる。矢印Ｓ１４ａ・Ｓ１４ｂが下向きならば、前記ソース信号線の電圧が前記対向電極９０７のセンター電圧（Ｓ１３）よりも低いので、画素内を流れる電流の極性はマイナスになる。画素内を流れる電流の極性がプラスである場合、前記電流はソース信号線から前記画素を通り前記対向電極９０７に向かって流れる。画素内を流れる電流の極性がマイナスである場合、前記電流は対向電極９０７から前記画素を通りソース信号線に向かって流れる。
【００５８】
図２１（ａ）は、前記液晶表示装置が前記ライン反転駆動法を用いて駆動される場合に、或るフレーム（最初のフレームとする）において、液晶パネル９０１内の全ての画素に前記保持させるべき電圧をそれぞれ書込むための、全ての画素内の電流の極性を、それぞれ示す図である。
【００５９】
図２１（ｂ）は、前記場合に、図２１（ａ）のフレームに続く次のフレームにおいて、前記全ての画素内の電流の極性をそれぞれ示す図である。行列状に並べられた複数の矩形は、６行５列の前記液晶パネル９０１内の画素にそれぞれ相当する。前記矩形の行は、前記画素の行にそれぞれ相当する。前記矩形の列は、画素の列、すなわち任意の１本のソース信号線にＴＦＴを介して接続された画素電極を含む全ての画素の集合に、それぞれ相当する。画素に流れる電流の極性がプラスの場合、該画素に相当する矩形内に「＋」（正極性）を描き、前記極性がマイナスの場合、前記矩形内に「−」（負極性）を描いている。
【００６０】
以上、ＴＦＴ方式の液晶表示装置の階調表示を行うための駆動装置について述べた。
【００６１】
【発明が解決しようとする課題】
ところで、これまでの液晶表示装置は、テレビ用画面やパソコン用画面等への活用のため、大画面化の要求のもとで開発がすすめられてきた。しかし、一方では、最近、急速に市場が拡大している携帯電話やゲーム機器等の活用のため、携帯用表示装置に適した液晶表示装置並びにそれに搭載する液晶駆動装置も求められている。
【００６２】
この携帯端末の用途に合致した液晶表示装置並びに液晶駆動装置の画面サイズは、基本的には小型である。したがって、これら用途に合わせて液晶駆動装置も、小型、軽量、低消費電力化（電池駆動のため）、さらには表示品位の向上、低コスト化などが強く求められる。
【００６３】
しかしながら、従来の基準電圧発生回路１０１９においては、以下のような問題がある。すなわち、最適なγ補正を行った場合（図１８に示す液晶駆動出力電圧の折れ線特性）は、液晶パネル９０１の画素数や液晶材料の種類によって異なり、液晶表示装置ごとに異なる。そして、ソースドライバ９０２に内蔵される基準電圧発生回路１０１９の抵抗分割比は、ソースドライバ９０２の設計段階において決定されている。
【００６４】
したがって、適用する液晶パネル１の液晶材料の種類や液晶パネル１の画素数に応じてγ補正特性を変更する場合には、その都度ソースドライバ９０２を作り換えなければならないという問題がある。
【００６５】
なお、γ補正特性を変更する方法として、上記基準電圧発生回路９０２の中間調電圧入力端子Ｖ‘０〜Ｖ’６４に供給される参照電圧（複数の中間調電圧）を調整する方法も考えられる。しかしながら、上記調整方法では、端子数が増加したり回路規模が大きくなって、製造コストが増加するという問題がある。
【００６６】
本発明は、上記従来の問題点に鑑みなされたものであり、その目的は、製造コストを増加させることなく液晶材料や液晶パネルの特性に応じてγ補正特性を該γ補正値電圧範囲内で容易に変更できる表示駆動装置およびそれを用いた表示装置を提供することにある。
【００６７】
【課題を解決するための手段】
本発明の表示駆動装置は、上記の課題を解決するために、データ信号線を備えるアクティブマトリクス方式の表示パネルに対して、所定の周期で極性が反転されると共に、表示データに応じて変調される階調表示用電圧を該表示パネルのデータ信号線に印加する表示駆動装置において、階調数分の基準電圧を発生させる階調電圧発生器と、上記基準電圧の中から表示データに応じた基準電圧を選択して階調表示用電圧として出力するデジタル−アナログ変換器とを備え、上記階調電圧発生器は、上限電圧と下限電圧との間の電圧値を有する階調数分の基準電圧を発生させる基準電圧発生器と、上記上限電圧および下限電圧を発生させる上限・下限電圧発生器とを備え、上限・下限電圧発生器は、外部の電圧調整器で調整された入力電圧が入力され、上限電圧および下限電圧の両方を同一の入力電圧に基づいて変化させるようになっていることを特徴としている。
【００６８】
上記構成によれば、外部の電圧調整器で入力電圧を調整することにより、表示駆動装置をいちいち作り換えることなく、表示パネル（液晶材料や液晶パネル）の特性に合わせて表示装置のγ特性（表示データの輝度値に対する表示パネルの表示輝度の特性）を簡単に調整することができる。
【００６９】
また、上記構成では、上限電圧の発生と下限電圧の発生とを共通の外部電圧で調整することができるため、上記上限電圧および下限電圧を別々に調整して基準電圧発生器に外部から供給する場合と比較して、外部から供給する電圧が少なくて済むので、構成を簡素化することができると共に、γ特性の調整作業が容易になる。
【００７０】
上記上限・下限電圧発生器は、上限電圧と下限電圧との差を一定に保つように構成されていることが好ましい。
【００７１】
上記構成によれば、上限電圧と下限電圧との差が一定に保たれるので、表示パネルに表示される画像のコントラストを略一定に保つことができる。そのため、コントラストが低下したり、コントラストが高すぎてフリッカ（画面のちらつき）が知覚され易くなったりすることを回避しながら、表示パネルの特性に応じたγ特性の調整が容易に行える。
【００７２】
なお、コントラストとは、最高輝度をＬon、最低輝度をＬoffとしたときに、（Ｌon−Ｌoff）／Ｌoffで表される、同一画像内における明暗の差の大きさを表すものとする。
【００７３】
上記上限・下限電圧発生器は、入力電圧と電源電圧とから分圧により上限電圧を生成する第１の分圧器と、入力電圧と固定電圧（接地電位等）とから分圧により下限電圧を生成する第２の分圧器とを備えていることが好ましい。また、第１および第２の分圧器は、抵抗分割により構成されていることが好ましい。
【００７４】
上記上限・下限電圧発生器は、電源と接地電位との間に直列接続された第１ないし第４の抵抗器で構成され、第２の抵抗器と第３の抵抗器との間のノードに外部の電圧調整器からの入力電圧が供給され、かつ、第１の抵抗器と第２の抵抗器との間のノードに上限電圧、第３の抵抗器と第４の抵抗器との間のノードに下限電圧をそれぞれ発生させるようになっており、さらに、第１の抵抗器の抵抗値をＲ１、第２の抵抗器の抵抗値をＲ２、第４の抵抗器の抵抗値をＲ３、第３の抵抗器の抵抗値をＲ４とすると、
Ｒ１：Ｒ２＝Ｒ３：Ｒ４
を満たすように抵抗値が設定されていることがさらに好ましい。
【００７５】
上記構成によれば、抵抗分割により、入力電圧に応じた上限電圧および下限電圧を安定して生成することができると共に、上限電圧と下限電圧との差を一定に保つことが容易に実現できる。
【００７６】
本発明の表示駆動装置は、好ましくは、上記基準電圧発生器は、階調数分の基準電圧を抵抗分割によって生成するものであり、上記上限・下限電圧発生器と基準電圧発生器との間には、上限電圧および下限電圧をバッファする第１のバッファが介在している構成である。
【００７７】
上記構成によれば、上限電圧および下限電圧を低インピーダンス変換して基準電圧発生器に供給するので、表示パネルの画素への充放電時の電圧変動をなくし、基準電圧の安定化を実現することができる。また、基準電圧発生器に流れる電流値を抑えることができ、消費電力を低減できる。
【００７８】
上記第１のバッファは、外部から供給される制御信号に応じて動作または停止することができるようになっていてもよい。
【００７９】
上記構成によれば、第１のバッファの動作が不要であるときに第１のバッファによる動作を停止させることによって、更なる低消費電力化を図ることができる。
【００８０】
本発明の表示駆動装置は、好ましくは、電源から供給された電源電圧を用いて上記表示パネルの対向電極を駆動するための対向電極駆動回路をさらに備え、上記対向電極駆動回路は、電源電圧をバッファする第２のバッファを備えており、上記第２のバッファは、外部から供給される制御信号に応じて動作または停止することができるようになっている構成である。
【００８１】
上記構成によれば、第２のバッファの動作が不要であるときに第１のバッファによる動作を停止させることによって、更なる低消費電力化を図ることができる。
【００８２】
本発明の表示駆動装置は、好ましくは、上記表示パネルの対向電極を駆動するための対向電極駆動回路をさらに備え、少なくとも上記階調電圧発生器、デジタル−アナログ変換器、および対向電極駆動回路が１つの集積回路内に形成されている構成である。
【００８３】
上記構成によれば、従来はソースドライバＩＣ内に形成されていた階調電圧発生器やデジタル−アナログ変換器等と、従来はソースドライバＩＣとは別のＩＣに形成されていた対向駆動電極回路とを、１つのＩＣに形成したので、表示駆動装置を小型化できる。また、これにより、表示装置の小型化が図れる。
【００８４】
本発明の表示駆動装置は、好ましくは、上記基準電圧発生器が、階調数分の正極性の基準電圧を発生させる正の基準電圧発生器と、階調数分の負極性の基準電圧を発生させる負の基準電圧発生器とからなり、上記階調電圧発生器が、上記階調表示用電圧の極性反転周期にしたがって、正および負の基準電圧発生器のどちらか一方を動作状態にし、他方を動作停止状態とする切替器をさらに備える構成である。
【００８５】
上記構成によれば、正および負の基準電圧発生器のどちらか一方の動作が停止されるので、基準電圧発生器に流れる貫通電流を抑制できる。それゆえ、消費電力が低減された表示駆動装置を提供できる。
【００８６】
本発明の表示装置は、上記の課題を解決するために、前記の何れかの構成の表示駆動装置と、上記表示駆動装置からデータ信号が入力されるデータ信号線を含むアクティブマトリクス方式の表示パネルと上記表示駆動装置に接続されたアクティブマトリクス方式の表示パネルと上記入力電圧を表示駆動装置に供給すると共に、入力電圧を調整可能な電圧調整器とを備えることを特徴としている。
【００８７】
上記構成によれば、電圧調整器で入力電圧を調整することにより、表示駆動装置をいちいち作り換えることなく、表示パネル（液晶材料や液晶パネル）の特性に合わせて表示装置のγ特性を簡単に調整することができる。
【００８８】
また、上記構成では、電圧調整器による入力電圧の調整のみで上限電圧および下限電圧の両方を調整できるため、上限電圧および下限電圧を別々に調整する電圧調整器を設ける場合と比較して、構成を簡素化することができると共に、γ特性の調整作業が容易になる。
【００８９】
【発明の実施の形態】
〔実施の形態１〕
本発明の実施の一形態について、図１ないし図９に基づいて説明すれば、以下の通りである。
【００９０】
図２は、アクティブマトリクス方式の代表例であるＴＦＴ（薄膜トランジスタ）方式の液晶表示装置のブロック構成を示している。図１３に基づいて先に説明した従来の構成と同様に、この液晶表示装置は、液晶表示部とそれを駆動する液晶駆動装置とで構成されている。上記液晶表示部は、ＴＦＴ方式の液晶パネル（表示パネル）１を含んでいる。
【００９１】
この液晶パネル１内には、図示しない液晶表示素子と、後述の対向電極（共通電極）７とが設けられている。一方、この液晶駆動回路は、表示駆動装置としての複数のソースドライバ２からなるソース駆動回路２Ａと、複数のゲートドライバ３からなるゲート駆動回路３Ａと、コントローラ４と、液晶駆動電源５と、ソースドライバ２に対して外付け（外部に配設）された電子ボリューム（電圧調整器）６と、対向電極７の電位を制御するための対向電極駆動回路２１とを含んでいる。
【００９２】
ソースドライバ２やゲートドライバ３は、一般的には、それぞれＩＣチップからなり、このＩＣチップの端子が、液晶パネル１のＩＴＯ等の透明導電体で形成されたソース信号線やゲート信号線の端子部に対して接続されることで、実装される。実装方法としては、一般的には、（１）絶縁フィルム上に配線を形成してなる配線基板上に上記ＩＣチップを搭載したＴＣＰ（テープキャリアパッケージ）等の回路基板を、液晶パネル１のソース信号線やゲート信号線の端子部上に実装し、接続する方法、（２）上記ＩＣチップをＡＣＦ（異方性導電膜）を介して直接、液晶パネル１のソース信号線やゲート信号線の端子部に熱圧着して実装し、接続する方法等を用いることができる。
【００９３】
本実施形態では、液晶表示装置の更なる小型化を図るため、対向電極駆動回路２１が、ソースドライバ２に内蔵され、ソース信号線を駆動するための回路部分（後述する入力ラッチ回路１２、シフトレジスタ回路１３、サンプリングメモリ回路１４、ホールドメモリ回路１５、レベルシフタ回路１６、階調電圧発生回路１７、ＤＡ変換回路１８、出力回路１９、およびセレクタ回路２０）と、対向電極駆動回路２１とが、１つのＩＣチップで構成されている。これにより、本実施形態では、更なる液晶表示装置の小型化に対応できる液晶駆動回路およびそれを用いた液晶駆動装置を提供することが可能となっている。
【００９４】
コントローラ４は、デジタル化された表示データ（例えば、赤、緑、青に対応するＲＧＢの各信号）Ｄおよび各種制御信号をソースドライバ２に出力すると共に、各種制御信号をゲートドライバ９０３にも出力している。ソースドライバ２への主な制御信号は、水平同期信号（ラッチ信号）、ソースドライバ用スタートパルス信号およびソースドライバ用クロック信号等があり、図中ではＳ１で示されている。一方、ゲートドライバ３への主な制御信号は、垂直同期信号やゲートドライバ用クロック信号等があり、図中ではＳ２で示されている。なお、図中、各ＩＣを駆動するための電源は省略している。
【００９５】
液晶駆動電源５は、ソースドライバ２やゲートドライバ３へ、液晶パネル１での階調表示のための表示用電圧（後述する電源電圧ＶＣＣや対向電極駆動電圧Ｖｃｏｍ等）を供給するものである。
【００９６】
外部から入力された表示データは、コントローラ４を通してデジタル信号をソースドライバ２へ上記表示データＤとして入力される。
【００９７】
ソースドライバ２は、コントローラ４から入力された表示データＤを時分割で内部にラッチし、その後、コントローラ４から入力される水平同期信号（ラッチ信号ＬＳ（図３参照）とも言う）に同期してＤＡ（デジタル−アナログ）変換を行なう。そして、ソースドライバ２は、ＤＡ変換によって得られた階調表示用のアナログ電圧（階調表示用電圧；データ信号）を、液晶駆動電圧出力端子から、後述するソース信号線（データ信号線）３４を介して、その液晶駆動電圧出力端子に対応した、液晶パネル１内の液晶表示素子（図示せず）へそれぞれ出力する。ゲートドライバ３は、後述するゲート信号線（走査信号線）３５に走査信号を出力し、後述するゲート信号線３５を選択する。
【００９８】
次に、上記液晶パネル１について、その構成を示す図３に基づいて説明する。
【００９９】
液晶パネル１には、画素電極３１、液晶である画素容量３２、画素容量３２への電圧印加をオン／オフするスイッチング素子としてのＴＦＴ３３、ソース信号線（データ信号線）３４、ゲート信号線３５、および対向電極７が設けられている。図中にＡで示す領域が、１つの画素、すなわち１画素分の液晶表示素子である。
【０１００】
ソース信号線３４には、ソースドライバ２から、表示対象の画素の明るさに応じた階調表示電圧（ソース信号、データ信号）が与えられる。ゲート信号線３５には、ゲートドライバ３から、縦方向に並んだＴＦＴ３３が順次オンするように走査信号（ゲート信号）が与えられる。
【０１０１】
オン状態のＴＦＴ３３を通して、該ＴＦＴ３３のドレインに接続された画素電極３１にソース信号線３４の階調表示電圧が印加されると、画素電極３１と対向電極７との間の画素容量３２に電荷が蓄積される。これにより、液晶（画素容量３２）の光透過率が階調表示電圧に応じて変化し、表示が行なわれる。
【０１０２】
図４および図５に、液晶駆動信号の波形の一例を示している。これらの図中、１０１，１１１はソースドライバ２からの出力信号（階調表示電圧）の波形、１０２，１１２はゲートドライバ３からの出力信号（走査信号）の波形である。１０３，１１３は対向電極７の電位を表す波形であり、１０４，１１４は画素電極３１の電位を表す波形である。液晶（画素容量３２）に印加される電圧は、画素電極３１と対向電極７との電位差であり、図中には斜線で示している。
【０１０３】
例えば、図４では、波形１１２で示すゲートドライバ３からの出力信号がＨｉｇｈレベルのときＴＦＴ３３がオンし、駆動波形１１１で示すソースドライバ２からの出力信号と対向電極７の電位１１３との差が画素容量３２に印加される。その後、駆動波形１１２で示すゲートドライバ３からの出力信号はＬｏｗレベルとなり、ＴＦＴ３３はオフ状態となる。このとき、画素容量３２に電荷が保持されるため、画素電極３１の電位は、オン状態のときの電位（駆動波形１１１で示すソースドライバ２からの出力信号の電位）に維持され、液晶（画素容量３２）に印加される電圧が維持される。図５の場合も同様である。
【０１０４】
図４と図５とは、液晶に印加される電圧が異なる場合を示しており、図４の場合は、図５の場合と比べて印加電圧が高い。このように、液晶に印加される電圧をアナログ電圧として変化させることで、液晶の光透過率をアナログ的に変え、多階調表示を実現している。表示可能な階調数は、液晶に印加されるアナログ電圧の選択肢の数により決定される。
【０１０５】
ところで、本発明は、階調表示用の液晶駆動装置の中で特に大きな回路規模および消費電力を占めるソースドライバ２中の階調表示基準電圧発生回路（以後、階調電圧発生回路と称す）や対向電極駆動回路８に関するものであるため、以後、ソースドライバ２を中心に液晶駆動装置の説明を行う。
【０１０６】
図６は、本発明に係る液晶駆動装置の実施の一形態としてのソースドライバ２の概略の構成を示している。上記ソースドライバ２は、入力ラッチ回路１２と、シフトレジスタ回路１３と、サンプリングメモリ回路１４と、ホールドメモリ回路１５とレベルシフタ回路１６と、階調電圧発生回路（階調電圧発生器）１７と、ＤＡ変換回路（デジタル−アナログ変換器）１８と、出力回路１９と、セレクタ回路２０と、対向電極駆動回路２１とで構成されている。
【０１０７】
コントローラ４（図２参照）から転送されてきた、デジタル表示データＤＲ・ＤＧ・ＤＢ（例えば各６ビット）からなる表示データＤは、一旦、入力ラッチ回路１２でラッチされる。なお、各デジタル表示データＤＲ・ＤＧ・ＤＢは、それぞれ赤、緑、青に対応している。
【０１０８】
一方、デジタル表示データＤＲ・ＤＧ・ＤＢの転送を制御するためのスタートパルス信号ＳＰは、クロック信号ＣＫに同期を取り、シフトレジスタ回路１３内を転送され、シフトレジスタ回路１３の各段（フリップフロップ）からサンプリングメモリ回路１４に出力信号Ｓとして出力されると共に、シフトレジスタ回路１３の最終段から次段のソースドライバ２にカスケード出力信号Ｓ（次段のソースドライバ２のスタートパルス信号ＳＰ）として出力される。
【０１０９】
このシフトレジスタ回路１３の各段からの出力信号に同期して、先の入力ラッチ回路１２にてラッチされたデジタル表示データＤＲ・ＤＧ・ＤＢは、時分割でサンプリングメモリ回路１４内に一旦、記憶されると共に、次のホールドメモリ回路１５に出力される。
【０１１０】
１水平同期期間の表示データ（表示パネルの１水平線（１ゲート線）の画素に対応する表示データ）がサンプリングメモリ回路１４に記憶されると、ホールドメモリ回路１５は、水平同期信号（ラッチ信号ＬＳ）に基づいてサンプリングメモリ回路１４からの出力信号を取り込み、次のレベルシフタ回路１６に出力すると共に、次の水平同期信号が入力されるまでのその表示データを維持する。
【０１１１】
レベルシフタ回路１６は、ホールドメモリ回路１５からの出力信号（表示データ）の信号レベルを、次段のＤＡ変換回路１８で液晶パネル１への印加電圧（アナログ電圧）に変換可能な範囲に適合させるために、昇圧等により変換する回路である。
【０１１２】
階調電圧発生回路１７は、図１に示す通り、外付けにて参照電圧入力端子Ｖｒｅｆに接続される電子ボリューム６からの参照電圧Ｖｒｅｆを基に、階調表示用アナログ電圧の範囲（下限電圧ＶＬから上限電圧ＶＨまでの範囲）を、一定の幅（差）で、かつ、上下に調整可能な調整回路（上限・下限電圧発生器）４１６と、後述する抵抗分割回路４１２・４１３でのγ補正値を調整するためのボルテージフォロワ回路４１４・４１５からなるバッファ回路（第１のバッファ）４１１と、正極性および負極性の交流駆動に対応するための２つの抵抗分割回路（基準電圧発生器）４１２・４１３と有している。抵抗分割回路４１２・４１３は、それぞれ、正極性の複数の階調表示用アナログ電圧（基準電圧Ｖ+0〜Ｖ+63）および負極性の複数の階調表示用アナログ電圧（基準電圧Ｖ-63〜Ｖ-0）を発生させる。電子ボリューム６は、抵抗分割回路４１２・４１３でのγ補正値を調整するためのものである。
【０１１３】
すなわち、階調電圧発生回路１７は、階調表示用最上位電圧（基準電圧の上限；電圧Ｖ+63またはＶ-0）を決める上限電圧ＶＨと、階調表示用最下位電圧（基準電圧の下限；電圧Ｖ+0またはＶ-63）を決める下限電圧ＶＬとが入力され、上限電圧ＶＨと下限電圧ＶＬとの間の電圧値を有する階調数分の基準電圧Ｖ+0〜Ｖ+63およびＶ-63〜Ｖ-0を抵抗分割によって発生させる抵抗分割回路４１２・４１３と、上記上限電圧ＶＨおよび下限電圧ＶＬを発生させる調整回路４１６とを備えている。調整回路４１６は、外部の電子ボリューム６で調整された可変の参照電圧（入力電圧）Ｖｒｅｆが入力され、上限電圧ＶＨおよび下限電圧ＶＬの両方を同一の参照電圧Ｖｒｅｆに基づいて変化させるようになっている。
【０１１４】
また、本実施の形態における抵抗分割回路４１２・４１３は、図１５に示す従来の基準電圧発生回路１０１９の場合と同様に、６４通りの基準電圧を作成し上限電圧ＶＨと下限電圧ＶＬとの間の中間電圧を生成するものであるが、正極性の参照電圧Ｖｒｅｆに対応するための正極性用の抵抗分割回路（正の基準電圧発生器）４１２と、負極性の参照電圧Ｖｒｅｆに対応するための負極性用の抵抗分割回路（負の基準電圧発生器）４１３とで構成されている。すなわち、抵抗分割回路４１２・４１３は、正極性の参照電圧Ｖｒｅｆに対応した階調数分の正極性の基準電圧Ｖ+0〜Ｖ+63を発生させる正極性用の抵抗分割回路４１２と、負極性の参照電圧Ｖｒｅｆに対応した階調数分の負極性の基準電圧Ｖ-63〜Ｖ-0を発生させる負極性用の抵抗分割回路４１３とで構成されている。
【０１１５】
抵抗分割回路４１２・４１３には、コントローラ４から極性反転用端子ＰＬＯを通して入力される極性反転用信号ＲＥＶの極性に応じて、抵抗分割回路４１２および抵抗分割回路４１３のうちの一方（出力を選択した方）を動作状態にし、他方を動作停止状態とする切替器が付加されている。すなわち、抵抗分割回路４１２・４１３は、極性反転用信号ＲＥＶと異なる極性の出力（階調表示用アナログ電圧）を選択し、それに応じた抵抗分割回路（４１２又は４１３）だけが動作し、正極性または負極性の基準電圧を発生させるように構成されている。
【０１１６】
上記切替器には、正極性用の抵抗分割回路４１２に付加された極性反転用信号ＲＥＶが入力されるアナログスイッチＳＡと、負極性用の抵抗分割回路４１３に付加されたアナログスイッチＳＢと、極性反転用信号ＰＬＯの極性を反転してアナログスイッチＳＡに供給するためのインバータ４１９とが付加されている。
【０１１７】
抵抗分割回路４１２および４１３の極性の選択は、液晶駆動出力の極性反転用端子ＰＬＯからの極性反転用信号ＲＥＶのレベル（“Ｈｉｇｈ”レベルであるか“Ｌｏｗ”レベルであるか）に応じて、抵抗分割回路４１２・４１３内に設けられたアナログスイッチＳＡ並びにアナログスイッチＳＢのどちらか一方を開放状態とし他方は遮断状態とするよう構成されている。なお、ここでは、アナログスイッチＳＡ・ＳＢは、“Ｈｉｇｈ”レベルの極性反転用信号ＲＥＶ（印加電圧）がアナログスイッチＳＡ・ＳＢのゲートに印加されることによって抵抗分割回路４１２・４１３のどちらか一方のみが導通状態となるように構成されている。すなわち、アナログスイッチＳＡ・ＳＢは、正極性の信号が入力されたときのみ導通状態となるように構成されている。
【０１１８】
抵抗分割回路４１２は、正極性の参照電圧Ｖｒｅｆに対応するためのものであり、基準となるγ補正を行うための抵抗比を有する抵抗器ＲＰ０〜ＢＰ５と、極性反転用信号ＲＥＶの極性によってオン・オフが制御されるアナログスイッチＳＡとによって構成されている。通常、上記抵抗器ＲＰ０〜ＲＰ５は、高抵抗のポリシリコン（多結晶シリコン）によって形成されている。
【０１１９】
抵抗器ＲＰ０〜ＲＰ５のうち、抵抗器ＲＰ０における一端には、バッファ回路４１１における上限電圧用のボルテージフォロワ回路４１４の出力が接続され、抵抗器ＲＰ０の他端には抵抗器ＲＰ１の一端が接続されている。抵抗器ＲＰ１〜ＲＰ４のそれぞれは、複数本の抵抗素子が直列に接続されて構成されている。例えば、抵抗器ＲＰ１は、１５本の抵抗素子（図示なし）が直列接続されて構成されている。また、他の抵抗器ＲＰ２〜ＲＰ４も、１６本の抵抗素子が直列接続されて構成されている。抵抗器ＲＰ４の他端には、抵抗器ＲＰ５の一端が接続されている。抵抗器ＲＰ５の他端には、アナログスイッチＳＡを介して下限電圧用のボルテージフォロワ回路４１５の出力が接続されている。
【０１２０】
したがって、抵抗分割回路４１２は、合計６５本の抵抗素子が直列接続されて構成されていることになる。
【０１２１】
一方、正極性に対応するための抵抗分割回路４１２と同様に、負極性に対応するための抵抗分割回路４１３も、基準となるγ補正を行うための抵抗比を有する抵抗器ＲＮ０〜ＲＮ５と、極性反転用信号ＲＥＶの極性によってオン・オフが制御されるアナログスイッチＳＢとによって構成されている。通常、上記抵抗器ＲＮ０〜ＲＮ５は、高抵抗のポリシリコンによって形成されている。
【０１２２】
抵抗器ＲＮ０〜ＲＮ５のうち、抵抗器ＲＮ０における一端には、下限電圧用のボルテージフォロワ回路４１５の出力が接続され、抵抗器ＲＮ０の他端は抵抗器ＲＮ１の一端に接続される。抵抗器ＲＮ１〜ＲＮ４のそれぞれは、複数本の抵抗素子が直列に接続されて構成されている。例えば、抵抗器ＲＮ１は、１５本の抵抗素子（図示なし）が直列接続されて構成されている。また、他の抵抗器ＲＮ２〜ＲＮ４も、１６本の抵抗素子が直列接続されて構成されている。抵抗器ＲＮ４の他端は抵抗器ＲＮ５の一端と接続され、抵抗器ＲＮ５の他端は、アナログスイッチＳＢを介して上限電圧用のボルテージフォロワ回路４１４の出力が接続される。
【０１２３】
したがって、抵抗分割回路４１３も、合計６５本の抵抗素子が直列接続されて構成されていることになる。
【０１２４】
次に、前記の調整回路４１６の構成について、図７に基づいて詳細に説明する。
【０１２５】
調整回路４１６は、液晶駆動電源５と接地電位ＧＮＤとの間に直列接続された４つの抵抗素子からなる抵抗分割回路（抵抗分圧器）で形成されている。より詳細には、調整回路４１６は、電源電圧Ｖｃｃの供給点（ノード）Ａと上限電圧ＶＨとの間の抵抗素子（第１の抵抗器）Ｒ１と、上限電圧ＶＨの出力点と参照電圧Ｖｒｅｆの供給点（ノード）Ｂとの間の抵抗素子（第２の抵抗器）Ｒ２、接地電位ＧＮＤの供給点（ノード）Ｃと下限電圧ＶＬの出力点との間の抵抗素子（第４の抵抗器）Ｒ３、および参照電圧Ｖｒｅｆの供給点Ｂと下限電圧ＶＬとの間の抵抗素子（第３の抵抗器）Ｒ４から構成されている。
【０１２６】
抵抗素子Ｒ１〜Ｒ４は、抵抗素子Ｒ１の抵抗値をＲ１、抵抗素子Ｒ２の抵抗値をＲ２、抵抗素子Ｒ３の抵抗値をＲ３、抵抗素子Ｒ４の抵抗値をＲ４とすると、
Ｒ１：Ｒ２＝Ｒ３：Ｒ４
を満たすように抵抗値が設定されている。また、参照電圧入力端子Ｖｒｅｆには、外部より電源電圧ＶＣＣと接地電位ＧＮＤ（＝０Ｖ）との間の電圧値に設定された参照電圧Ｖｒｅｆが入力されるようになっている。
【０１２７】
このように抵抗素子Ｒ１〜Ｒ４の抵抗比をＲ１：Ｒ２＝Ｒ３：Ｒ４にすることで、ノードＡに生成される上限電圧ＶＨ、およびノードＣに生成される下限電圧ＶＬは、
0004108360.tif 000002
となる。したがって、上限電圧ＶＨと下限電圧ＶＬとの差（電圧の範囲）は、
ＶＨ−ＶＬ＝（ＶＣＣ−ＧＮＤ）×Ｒ２／（Ｒ１＋Ｒ２）
となり、電圧Ｖｒｅｆの値に係わらず一定となる。
【０１２８】
このことから、参照電圧Ｖｒｅｆの電圧値の設定を変更するのみで、階調表示用の基準電圧の範囲を決める上限電圧ＶＨおよび下限電圧ＶＬの電圧値を、電圧差を一定に保ちながら可変制御することができる。
【０１２９】
次に、この点について、具体例に基づいて説明する。例えば、図７において抵抗素子Ｒ１〜Ｒ４の抵抗比をＲ１：Ｒ２＝１：９、Ｒ３：Ｒ４＝１：９とし、ＶＣＣ＝５Ｖ、ＧＮＤ＝０Ｖ、Ｖｒｅｆ＝２．５Ｖであるときの上限電圧ＶＨ、下限電圧ＶＬ、および上限電圧ＶＨと下限電圧ＶＬとの差を求めると、以下のようになる。すなわち、上限電圧ＶＨの電圧値は、
0004108360.tif 000003
となる。下限電圧ＶＬの電圧値は、
0004108360.tif 000004
となる。上限電圧ＶＨと下限電圧ＶＬとの差は、
ＶＨ−ＶＬ＝４．７５Ｖ−０．２５Ｖ＝４．５Ｖ
となる。
【０１３０】
また、参照電圧Ｖｒｅｆのみを３．０Ｖに変更し、他の電圧条件を同一（ＶＣＣ＝５Ｖ、ＧＮＤ＝０Ｖ）としたときの上限電圧ＶＨ、下限電圧ＶＬ、および上限電圧ＶＨと下限電圧ＶＬとの差を求めると、以下のようになる。すなわち、上限電圧ＶＨの電圧値は、
0004108360.tif 000005
となる。下限電圧ＶＬの電圧値は、
0004108360.tif 000006
となる。上限電圧ＶＨと下限電圧ＶＬとの差は、
ＶＨ−ＶＬ＝４．８０Ｖ−０．３０Ｖ＝４．５Ｖ
となる。
【０１３１】
このようにして、外付けにて入力端子Ｖｒｅｆに接続された電圧調整器としての電子ボリューム６からの参照電圧Ｖｒｅｆに応じて、階調表示用の６４段階の基準電圧Ｖ+0〜Ｖ+63またはＶ-63〜Ｖ-0（下限電圧ＶＬから上限電圧ＶＨまでの範囲）を、一定の幅（電圧差ＶＨ−ＶＬ）で、かつ、上下に容易に調整が可能となる。
【０１３２】
また、調整回路４１６のノードＢと参照電圧入力端子Ｖｒｅｆとの間には、図１に示すように、ボルテージフォロワ回路４１７が挿入されている。このボルテージフォロワ回路４１７は、抵抗素子Ｒ１〜Ｒ４に貫通電流が流れることで消費される電力を低減するためのものである。ボルテージフォロワ回路４１７を挿入することにより、抵抗素子Ｒ１〜Ｒ４の抵抗値を高くし、抵抗素子Ｒ１〜Ｒ４に流れる電流値を抑制することができる。この結果、消費電力を低減することができる。ボルテージフォロワ回路４１７を挿入することで、低インピーダンスの電圧（参照電圧Ｖｒｅｆ）を抵抗素子Ｒ１〜Ｒ４に供給できる。これにより、抵抗素子Ｒ１〜Ｒ４において上限電圧ＶＨと下限電圧ＶＬとの差を確実に一定に保つことができる。なお、調整回路４１６内のボルテージフォロワ回路４１７を省いても、動作上、問題を生じることはない。
【０１３３】
セレクタ回路２０は、抵抗分割回路４１２から出力される複数の階調表示用アナログ電圧（基準電圧Ｖ+0〜Ｖ+63）、抵抗分割回路４１３から出力される複数の階調表示用アナログ電圧（基準電圧Ｖ-63〜Ｖ-0）の何れか一方の組を、前記液晶駆動出力の極性反転用端子ＰＬＯから供給される極性反転用信号ＲＥＶの極性に応じて選択し、ＤＡ変換回路１８へ出力させるものである。
【０１３４】
この基準電圧は、出力回路３８を介して、各液晶駆動電圧出力端子４０（以下、単に出力端子と記載する）から液晶パネル１の各ソース信号線３４へ出力される。出力回路３８は、後述する差動増幅回路を用いたボルテージフォロワ回路で構成される。
【０１３５】
セレクタ回路２０は、極性反転用信号ＲＥＶによって制御される１つのアナログスイッチ（図示なし）により構成されている。セレクタ回路２０は、液晶駆動電圧出力端子の１出力毎に前記、正極性に対応した抵抗分割回路４１２からの印加電圧＋Ｖ0〜＋Ｖ63若しくは負極性に対応した抵抗分割回路４１３からの印加電圧−Ｖ0〜−Ｖ63のどちらか一方を極性反転用端子ＰＬＯから供給される極性反転用信号ＲＥＶの“Ｈｉｇｈ”レベル若しくは“Ｌｏｗ”レベルに応じて選択し、ＤＡ変換回路１８へ出力させる。なお、該アナログスイッチは、印加電圧“Ｈｉｇｈ”レベルがアナログスイッチのゲートに印加されることによって導通状態となるように構成されている。
【０１３６】
下記の表１に、前記の極性反転用信号ＲＥＶとセレクタ回路２０にて選択される印加電圧の関係を示す。
【０１３７】
【表１】
0004108360.tif 000007
【０１３８】
ＤＡ変換回路１８は、階調電圧発生回路１７から供給される各種階調表示用電圧（アナログ電圧）から、レベルシフタ回路１６にてレベル変換された表示データに応じたアナログ電圧を１つ選択する。
【０１３９】
この階調表示を表すアナログ電圧は、出力回路１９を介して、各液晶駆動電圧出力端子２２（以下、単に出力端子と記載する）から液晶パネルの各ソース信号線へ出力される。出力回路１９は、差動増幅回路を用いたボルテージフォロワ回路で構成されるものである。
【０１４０】
ＤＡ変換回路１８および出力回路１９としては、先に説明した従来の構成と同様に、図１７に示すＤＡ変換回路１０１６および出力回路１０１７が好適に用いられる。ＤＡ変換回路１０１６および出力回路１０１７については、前述した通りであるため、ここではその説明を省略する。
【０１４１】
対向電極駆動回路２１は、図８に示す通り、電源電圧をバッファする第２のバッファとして、差動増幅回路２１ａを用いたボルテージフォロワ回路（第２のバッファ）２１ｂを内蔵している。対向電極駆動回路２１は、極性反転用端子ＰＬＯから供給される極性反転用信号ＲＥＶを、ボルテージフォロワ回路２１ｂで低インピーダンス変換を行った上で、液晶パネル１の対向電極７に対向電極駆動電圧Ｖｃｏｍとして出力する。
【０１４２】
なお、上記説明においては、対向電極駆動回路２１として、オペアンプ（演算増幅器）によるボルテージフォロワ回路２１ｂを備える例を挙げたが、この構成に限定されるものではない。例えば、他の構成の対向電極駆動回路２１として、極性反転用信号ＲＥＶをレベルシフタ回路（例えば、ソースドライバ２内のレベルシフタ回路１６と同じ回路）にて一旦、液晶駆動電圧にレベルシフトさせた後、出力バッファ回路（ボルテージフォロワ回路）を介して出力させることで同様の効果を実現できることは言うまでもない。また、ボルテージフォロワ回路２１ｂを用いて電圧レベルを保ったまま低インピーダンス変換するのではなく、差動増幅回路を反転増幅回路や非反転増幅回路として用いて、入力信号（電圧レベル）を増幅しても良い。
【０１４３】
以上のように、本実施形態に係る階調電圧発生回路１７では、外付けにて１つの入力端子Ｖｒｅｆに接続された電子ボリューム６からの参照電圧Ｖｒｅｆを基に、階調表示用の６４段階の基準電圧Ｖ+0〜Ｖ+63またはＶ-63〜Ｖ-0の範囲（階調表示用アナログ電圧の振幅電圧値）を、上限電圧ＶＨおよび下限電圧により、一定の電圧幅で、かつ、容易に上下に調整可能である。
【０１４４】
さらに、階調表示用の６４段階の基準電圧Ｖ+0〜Ｖ+63またはＶ-63〜Ｖ-0を容易に調整することができることから、液晶パネル１の特性や液晶材料の種類等に応じてγ補正特性（γ特性）をγ補正値電圧範囲内で容易に変更することができる。より詳細に説明すると、まず、上述したように、γ補正を行う場合の液晶駆動出力電圧の折れ線特性は、液晶材料の種類や液晶パネルの画素数によって異なるものであるが、階調値が等しければ、その特性曲線における各階調間での電圧比は等しいものとなる。このため、理論的には、階調電圧発生回路１７における上限電圧ＶＨおよび下限電圧ＶＬの電圧値を調整すれば、所望のγ補正を行うことができる。そして、階調電圧発生回路１７では、その外部から入力される参照電圧Ｖｒｅｆに応じて上限電圧ＶＨおよび下限電圧ＶＬが任意の電圧値を持つ直流電圧に調整されるので、抵抗分割回路４１２・４１３でのバイアス値(階調表示用アナログ電圧値)は、参照電圧Ｖｒｅｆに応じて調整される。したがって、本実施形態の構成では、参照電圧Ｖｒｅｆの調整のみでγ補正特性（γ特性）を容易に変更することができる。
【０１４５】
したがって、本実施形態の構成によれば、ソースドライバ２をいちいち作り換えることなく、液晶材料や液晶パネル１の特性に合わせてγ特性（γ補正量）を簡単に調整することができる。また、上限電圧ＶＨと下限電圧ＶＬとの差が一定に保たれるので、表示パネル１に表示される画像のコントラストを略一定に保つことができる。そのため、コントラストが低下したり、コントラストが高すぎてフリッカ（画面のちらつき）が知覚され易くなったりすることを回避しながら、表示パネル１の特性に応じたγ特性の調整が容易に行える。
【０１４６】
すなわち、本実施形態の階調電圧発生回路１７においては、抵抗分割回路４１２・４１３と調整回路４１６との組み合わせによって、内部で１つの参照電圧Ｖｒｅｆから、階調表示用の６４段階の基準電圧Ｖ+0〜Ｖ+63またはＶ-63〜Ｖ-0を生成することができる。したがって、図１５に示す従来の階調表示基準電圧発生回路１０１９のように９個の中間調電圧入力端子Ｖ０〜Ｖ６４を設ける必要がなく、外部から参照電圧Ｖｒｅｆを入力するための１つの参照電圧入力端子Ｖｒｅｆ（および電源電圧ＶＣＣを入力するための端子）を設けるだけでよい。したがって、階調電圧発生回路１７の端子数および回路規模を低減できるので、階調電圧発生回路１７を小型化が図れると共に、製造コストを抑制できる。また、階調電圧発生回路１７の構成が簡素化することで、ソースドライバ２が簡単な回路となり、１チップ化が容易となる。
【０１４７】
さらに、階調電圧発生回路１７を備える本実施形態の液晶表示装置においては、中間調基準電圧（基準電圧Ｖ+0〜Ｖ+63またはＶ-63〜Ｖ-0）を内部で発生させるため、階調電圧発生回路１７の外部から中間調基準電圧を供給する必要がない。それゆえ、液晶表示装置における電圧供給部の構成を簡素化でき、小型化が図れると共に、製造コストを抑えることができる。また、１つの参照電圧Ｖｒｅｆを電子ボリューム６で調整することにより、階調表示用の６４段階の基準電圧Ｖ+0〜Ｖ+63またはＶ-63〜Ｖ-0を容易に調整することができるので、参照電圧Ｖｒｅｆを調整するための構成も簡素化でき、小型化が図れると共に、製造コストを抑えることができる。
【０１４８】
また、本実施形態に係る表示駆動装置としてのソース駆動回路２Ａは、ソース線を駆動する回路と対向電極駆動回路２１とが１チップ（ソースドライバ２）で構成されたものであるため、更なる小型化が図られている。それゆえ、さらに小型の液晶駆動回路および液晶駆動装置の提供を実現することができる。
【０１４９】
また、本実施形態に係る表示装置としての液晶表示装置では、参照電圧Ｖｒｅｆを基準電圧入力端子Ｖｒｅｆに供給すると共に基準電圧Ｖｒｅｆを調整するための電子ボリューム６を階調電圧発生回路１７に対して外付けしている。これにより、階調電圧発生回路１７における液晶駆動電源５を新規に作り換えることなくγ補正値を容易に調整できる。
【０１５０】
また、本実施形態では、抵抗分割回路４１２・４１３と調整回路４１６との間に、上限電圧ＶＨおよび下限電圧ＶＬをバッファするバッファ回路４１１を設けている。液晶表示負荷（画素）は容量性負荷であるため、階調表示用アナログ電圧（基準電圧Ｖ+0〜Ｖ+63またはＶ-63〜Ｖ-0）の各レベルの安定度が特に重要である。本実施形態では、上限電圧ＶＨおよび下限電圧ＶＬを、バッファ回路４１１を介して、抵抗分割回路４１２・４１３における最大電圧ＶＨおよび最小電圧ＶＬが入力されるラインの抵抗に入力しているので、入力電圧を低インピーダンス変換して容量負荷への充放電時の電圧変動をなくし、階調表示用アナログ電圧の安定化を実現することができる。また、抵抗分割回路４１２・４１３に流れる電流値を抑えることができ、消費電力を低減できる。なお、バッファ回路４１１の追加は、大きな消費電力の増大を招くものではない。
【０１５１】
図９に、極性反転用信号ＲＥＶと、対向電極駆動電圧Ｖｃｏｍと、ソースドライバ出力端子からの正極性および負極性による階調表示用アナログ電圧との関係を示す。
【０１５２】
負極性出力期間の場合には、図９に５本の実線および破線で示すように、階調表示用アナログ電圧として、電圧ＶＬに近い００階調（１６進表示；１０進表示では０階調）表示用電圧（階調表示用最下位電圧）から電圧ＶＨに近い３Ｆ階調（１６進表示；１０進表示では６３階調）表示用電圧（階調表示用最上位電圧）までの各階調表示用電圧が出力される。一方、正極性出力期間の場合には、図９に５本の実線および破線で示すように、電圧ＶＬに近い３Ｆ階調表示用電圧から電圧ＶＨに近い００階調表示用電圧までの各階調表示用電圧が出力される。そして、各階調表示電圧と対向電極駆動電圧Ｖｃｏｍとの差が実効電圧として液晶に印加され、階調表示がなされる。
【０１５３】
なお、本実施形態の構成は、抵抗分割回路（４１２・４１３）を２つの抵抗分割回路４１２・４１３に分割し、これらを切り替えるアナログスイッチＳＡ・ＳＢを設けていたが、抵抗分割回路を２つに分割せず、アナログスイッチＳＡ・ＳＢを省略することも可能である。但し、前述したように抵抗分割回路４１２・４１３に流れる貫通電流を低減するためには、抵抗分割回路（４１２・４１３）を２つの抵抗分割回路４１２・４１３に分割し、これらを切り替えるアナログスイッチＳＡ・ＳＢを設けることが好ましい。また、バッファ回路（第１のバッファ）４１１を省略しても、消費電力は増大するものの、γ補正値を容易に調整できるという効果は得られる。
【０１５４】
〔実施の形態２〕
本実施の他の実施形態を図１０ないし図１２と図２２とに基づいて以下に説明する。
【０１５５】
本実施形態の発明は、実施の形態１の階調電圧発生回路１７および対向電極駆動回路２１について更なる低消費電力化を図ることを目的としている。
【０１５６】
本実施形態に係る表示駆動装置としてのソースドライバ２は、図１０に示すように、実施の形態１のソースドライバ２に対して、“Ｈｉｇｈ”レベルまたは“Ｌｏｗ”レベルの電圧レベルを持つ制御信号ＣＴＲが印加される制御端子ＣＴＲを新たに追加し、、階調電圧発生回路１７をこの制御信号ＣＴＲに基づいて各部の動作を制御するように変更した階調電圧発生回路４１とし、対向電極駆動回路２１をこの制御信号ＣＴＲに基づいて各部の動作を制御するように変更した対向電極駆動回路４２とした点以外は実施の形態１のソースドライバ２と同一の構成を備えている。
【０１５７】
制御端子ＣＴＲに印加される制御信号ＣＴＲが“Ｈｉｇｈ”レベルおよび“Ｌｏｗ”レベルのいずれであるかに応じて、階調電圧発生回路４１内における、バッファ回路４１１のボルテージフォロワ回路４１４・４１５、調整回路４１６のボルテージフォロワ回路４１７、および対向電極駆動回路４１のボルテージフォロワ回路４１ｂ（ボルテージフォロワ回路２１ｂと同様のもの）が動作または停止するように構成される。
【０１５８】
ボルテージフォロワ回路４１４・４１５・４１７・２１ｂの各々として使用可能なオペアンプの一例を以下に説明する。
【０１５９】
このオペアンプは、制御信号ＣＴＲが“Ｈｉｇｈ”レベルである通常の駆動時には差動増幅回路として動作する一方、制御信号ＣＴＲが“Ｌｏｗ”レベルであるときには、出力がハイインピーダンス状態となり、停止状態となる。
【０１６０】
図２２に示すように、オペアンプ３８１では、ＤＩＳ端子には制御信号ＣＴＲが入力され、ＤＩＳＮ端子には、図示しないインバータ回路を介して反転された制御信号ＣＴＲが入力されている。また、図２２中のＶＢは、動作点を決める差動対を流れる定電流値を設定する電圧入力端子である。
【０１６１】
オペアンプ３８１では、制御信号ＣＴＲがＨｉｇｈレベル（Ｖｄｄレベル）の時、ＮｃｈＭＯＳトランジスタ３８１１・３８１２がＯＮ状態となり、動作電流が供給されると共に、ＮｃｈＭＯＳトランジスタ３８１３およびＰｃｈＭＯＳトランジスタ３８１４はＯＦＦ状態となることから通常の差動増幅回路として動作する。
【０１６２】
逆に、制御信号ＣＴＲがＬｏｗレベル（ＧＮＤレベル）の時、ＮｃｈＭＯＳトランジスタ３８１１・３８１２がＯＦＦ状態となり、動作電流の供給が停止されると共に、ＮｃｈＭＯＳトランジスタ３８１３およびＰｃｈＭＯＳトランジスタ３８１４はＯＮ状態となる。このことから、出力段のＮｃｈＭＯＳトランジスタ３８１５とＰｃｈＭＯＳトランジスタ３８１６とをＯＦＦ状態、つまり、出力をハイインピーダンス状態にする。
【０１６３】
ボルテージフォロワ回路４１４・４１５・４１７・４２ｂとしてオペアンプ３８１を用いた場合、オペアンプ３８１の動作としては、まず、１水平同期期間内に、該アナログスイッチのゲートに接続されたＤＩＳ端子（制御端子ＣＴＲ）に“Ｈｉｇｈ”レベルの制御信号ＣＴＲが供給されると動作状態となる。これにより、通常通り、階調電圧発生回路４１内における、バッファ回路４１１、調整回路４１６のボルテージフォロワ回路４１７、および対向電極駆動回路４１の各々のオペアンプ３８１（ボルテージフォロワ回路４１４・４１５・４１７・４２ｂ）が動作される。
【０１６４】
一方、ＤＩＳ端子（制御端子ＣＴＲ）に印加電圧“Ｌｏｗ”レベルが供給されると、階調電圧発生回路４１内における、バッファ回路４１１、調整回路４１６のボルテージフォロワ回路４１７、および対向電極駆動回路４１の各々のオペアンプ３８１（ボルテージフォロワ回路４１４・４１５・４１７・４２ｂ）が停止される。非動作時はオペアンプ３８１（ボルテージフォロワ回路４１４・４１５・４１７・４２ｂ）内の消費電流はカットされ、出力段はハイインピーダンス状態となる。
【０１６５】
図１１、図１２に、上記で説明した階調電圧発生回路４１並びに対向電極駆動回路４２の一例を示す。
【０１６６】
ボルテージフォロワ回路４１４・４１５・４１７・４２ｂの動作／非動作の切替えは、例えば以下のように行うことが好適である。例えば、一定時間ＴＩ（ＴＩは、１水平期間内の値とする）が経過し、画素容量（液晶）への充放電が終了すると、ボルテージフォロワ回路４１４・４１５・４１７・４２ｂの動作が停止状態となる制御信号を入力する、垂直同期ブランキング期間においてボルテージフォロワ回路４１４・４１５・４１７・２１ｂの動作を停止する、などの制御によってボルテージフォロワ回路４１４・４１５・４１７・４２ｂにおける消費電力を低減できる。
【０１６７】
あるいは、携帯電話等、携帯機器に使用する液晶表示装置において、待ちうけ時間時や、待ちうけ時間時に走査信号を止めてＴＦＴをオフさせ電荷を保持状態にしている時にボルテージフォロワ回路４１４・４１５・４１７・４２ｂの動作を停止することも効果がある。これによっても、消費電力を低減できる。
【０１６８】
【発明の効果】
本発明の表示駆動装置は、以上のように、階調数分の基準電圧を発生させる階調電圧発生器と、上記基準電圧の中から表示データに応じた基準電圧を選択して階調表示用電圧として出力するデジタル−アナログ変換器とを備え、上記階調電圧発生器は、上限電圧と下限電圧との間の電圧値を有する階調数分の基準電圧を発生させる基準電圧発生器と、上記上限電圧および下限電圧を発生させる上限・下限電圧発生器とを備え、上限・下限電圧発生器は、外部の電圧調整器で調整された入力電圧が入力され、上限電圧および下限電圧の両方を同一の入力電圧に基づいて変化させるようになっている構成である。
【０１６９】
上記構成によれば、外部の電圧調整器で入力電圧を調整することにより、表示駆動装置をいちいち作り換えることなく、表示パネルの特性に合わせて表示装置のγ特性を簡単に調整することができるという効果が得られる。また、上記構成では、共通の外部電圧で上限電圧および下限電圧を調整し、基準電圧の範囲を調整することができるため、外部から供給する電圧が少なくて済むので、入力端子の数を少なく抑えることができると共に、回路構成を簡素化することができるという効果が得られる。
【０１７０】
上記上限・下限電圧発生器は、上限電圧と下限電圧との差を一定に保つように構成されていることが好ましい。
【０１７１】
上記構成によれば、表示される画像のコントラストを略一定に保つことができるので、コントラストの低下や、過度なコントラストの上昇によるフリッカの発生を回避しながらγ特性の調整が容易に行える。
【０１７２】
上記上限・下限電圧発生器は、電源と接地電位との間に直列接続された第１ないし第４の抵抗器で構成され、第２の抵抗器と第３の抵抗器との間のノードに外部の電圧調整器からの入力電圧が供給され、かつ、第１の抵抗器と第２の抵抗器との間のノードに上限電圧、第３の抵抗器と第４の抵抗器との間のノードに下限電圧をそれぞれ発生させるようになっており、さらに、第１の抵抗器の抵抗値をＲ１、第２の抵抗器の抵抗値をＲ２、第４の抵抗器の抵抗値をＲ３、第３の抵抗器の抵抗値をＲ４とすると、
Ｒ１：Ｒ２＝Ｒ３：Ｒ４
を満たすように抵抗値が設定されていることがさらに好ましい。
【０１７３】
上記構成によれば、抵抗分割により、入力電圧に応じた上限電圧および下限電圧を安定して生成することができると共に、上限電圧と下限電圧との差を一定に保つことが容易に実現できる。
【０１７４】
本発明の表示駆動装置は、好ましくは、上記基準電圧発生器は、階調数分の基準電圧を抵抗分割によって生成するものであり、上記上限・下限電圧発生器と基準電圧発生器との間には、上限電圧および下限電圧をバッファする第１のバッファが介在している構成である。
【０１７５】
上記構成によれば、上限電圧および下限電圧を低インピーダンス変換して基準電圧発生器に供給するので、表示パネルの画素への充放電時の電圧変動をなくし、基準電圧の安定化を実現することができると共に、基準電圧発生器に流れる電流値を抑えて、消費電力を低減できる。
【０１７６】
上記第１のバッファは、外部から供給される制御信号に応じて動作または停止することができるようになっていてもよい。
【０１７７】
上記構成によれば、第１のバッファの動作が不要であるときに第１のバッファによる動作を停止させることによって、更なる低消費電力化を図ることができる。
【０１７８】
本発明の表示駆動装置は、好ましくは、電源から供給された電源電圧を用いて上記表示パネルの対向電極を駆動するための対向電極駆動回路をさらに備え、上記対向電極駆動回路は、電源電圧をバッファする第２のバッファを備えており、上記第２のバッファは、外部から供給される制御信号に応じて動作または停止することができるようになっている構成である。
【０１７９】
上記構成によれば、第２のバッファの動作が不要であるときに第１のバッファによる動作を停止させることによって、更なる低消費電力化を図ることができる。
【０１８０】
本発明の表示駆動装置は、好ましくは、上記表示パネルの対向電極を駆動するための対向電極駆動回路をさらに備え、少なくとも上記階調電圧発生器、デジタル−アナログ変換器、および対向電極駆動回路が１つの集積回路内に形成されている構成である。
【０１８１】
上記構成によれば、従来はソースドライバＩＣ内に形成されていた階調電圧発生器やデジタル−アナログ変換器等と、従来はソースドライバＩＣとは別のＩＣに形成されていた対向駆動電極回路とを、１つのＩＣに形成したので、表示駆動装置を小型化できる。また、これにより、表示装置の小型化が図れる。
【０１８２】
本発明の表示駆動装置は、好ましくは、上記基準電圧発生器が、階調数分の正極性の基準電圧を発生させる正の基準電圧発生器と、階調数分の負極性の基準電圧を発生させる負の基準電圧発生器とからなり、上記階調電圧発生器が、上記階調表示用電圧の極性反転周期にしたがって、正および負の基準電圧発生器のどちらか一方を動作状態にし、他方を動作停止状態とする切替器をさらに備える構成である。
【０１８３】
上記構成によれば、正および負の基準電圧発生器のどちらか一方の動作が停止されるので、基準電圧発生器に流れる貫通電流を抑制できる。それゆえ、消費電力が低減された表示駆動装置を提供できる。
【０１８４】
本発明の表示装置は、上記の課題を解決するために、前記の何れかの構成の表示駆動装置と、上記表示駆動装置からデータ信号が入力されるデータ信号線を含むアクティブマトリクス方式の表示パネルと上記表示駆動装置に接続されたアクティブマトリクス方式の表示パネルと上記入力電圧を表示駆動装置に供給すると共に、入力電圧を調整可能な電圧調整器とを備えることを特徴としている。
【０１８５】
上記構成によれば、電圧調整器で入力電圧を調整することにより、表示駆動装置をいちいち作り換えることなく、表示パネルの特性に合わせて表示装置のγ特性を簡単に調整することができるという効果が得られる。また、上記構成では、電圧調整器による入力電圧の調整のみで上限電圧および下限電圧の両方を調整できるため、上限電圧および下限電圧を別々に調整する電圧調整器を設ける場合と比較して、構成を簡素化することができると共に、γ特性の調整作業が容易になるという効果が得られる。
【図面の簡単な説明】
【図１】本発明の実施の一形態に係るソースドライバが備える階調電圧発生回路の回路構成を示す回路図である。
【図２】本発明の実施の一形態に係る液晶表示装置の概略の構成を示すブロック図である。
【図３】本発明の実施の一形態に係る液晶パネルの概略の構成を示す回路図である。
【図４】液晶表示装置における液晶駆動波形の一例を示す。
【図５】液晶表示装置における液晶駆動波形の他の一例を示す。
【図６】本発明の実施の一形態に係るソースドライバの概略の構成を示すブロック図である。
【図７】図１の階調電圧発生回路内における調整回路の部分の構成を示す回路図である。
【図８】図６のソースドライバにおける対向電極駆動回路の回路構成を示す回路図である。
【図９】極性反転用信号と、対向電極駆動電圧と、ソースドライバ出力端子からの正極性および負極性による階調表示用アナログ電圧との関係を示す図である。
【図１０】本発明の他の実施の形態に係るソースドライバの概略の構成を示すブロック図である。
【図１１】図１０のソースドライバにおける階調電圧発生回路の回路構成を示す回路図である。
【図１２】図１０のソースドライバにおける対向電極駆動回路の回路構成を示す回路図である。
【図１３】従来の液晶表示装置の概略のブロック構成例を示す。
【図１４】従来のソースドライバの概略の構成を示すブロック図である。
【図１５】従来のソースドライバが含む基準電圧発生回路の概略の構成を示す。
【図１６】図１５の基準電圧発生回路が含む抵抗分割回路を構成する詳細な説明図を示す。
【図１７】従来のソースドライバが含むＤＡ変換回路と出力回路の概略の構成を示す。
【図１８】γ補正を行った場合における、階調表示データと液晶駆動出力電圧との関係を示す。
【図１９】走査信号を示すタイミングチャートである。
【図２０】走査信号と、データ信号と、対向電極に印加される電圧とのタイミングチャートである。
【図２１】（ａ）は、液晶表示装置がライン反転駆動法を用いて駆動される場合における、或るフレームにおける各画素内の電流の極性を示す図である。（ｂ）は、（ａ）のフレームに続く次のフレームにおける各画素内の電流の極性を示す図である。
【図２２】本発明に係る他の実施形態において使用可能なオペアンプの例を示す回路図である。
【符号の説明】
１    液晶パネル（表示パネル）
２、２’    ソースドライバ（表示駆動装置）
２Ａ  ソース駆動回路（集積回路）
３    ゲートドライバ
３Ａ  ゲート駆動回路
４    コントローラ
５    液晶駆動電源
６    電子ボリューム（電圧調整器）
７    対向電極
８    対向電極駆動回路
１２    入力ラッチ回路
１３    シフトレジスタ回路
１４    サンプリングメモリ回路
１５    ホールドメモリ回路
１６    レベルシフタ回路
１７、４１    階調電圧発生回路（階調電圧発生器）
１８    ＤＡ変換回路（デジタル−アナログ変換器）
１９    出力回路
２０    セレクタ回路
２１、４２    対向電極駆動回路
２１ｂ  ボルテージフォロワ回路（第２のバッファ）
２２    液晶駆動電圧出力端子
３９    セレクタ回路
３４    ソース信号線（データ信号線）
４１１    バッファ回路（第１のバッファ）
４１２    抵抗分割回路（基準電圧発生器、正の基準電圧発生器）
４１３    抵抗分割回路（基準電圧発生器、負の基準電圧発生器）
４１４・４１５  ボルテージフォロワ回路
４１６    調整回路（上限・下限電圧発生器）
４１７    ボルテージフォロワ回路
４１９    インバータ
ＣＴＲ    制御信号
ＧＮＤ    接地電位
Ｒ１  抵抗素子（第１の抵抗器）
Ｒ２  抵抗素子（第２の抵抗器）
Ｒ３  抵抗素子（第４の抵抗器）
Ｒ４  抵抗素子（第３の抵抗器）
ＲＥＶ  極性反転用信号
ＲＮ１〜ＲＮ４  抵抗器
ＲＰ１〜ＲＰ４  抵抗器
ＳＡ  アナログスイッチ
ＳＢ  アナログスイッチ
Ｖ0〜Ｖ63  基準電圧
ＶＨ  上限電圧
ＶＬ  下限電圧
Ｖｃｃ  電源電圧
Ｖｃｏｍ  対向電極駆動電圧
Ｖｒｅｆ  参照電圧
【図１】
0004108360.tif 000008
【図２】
0004108360.tif 000009
【図３】
0004108360.tif 000010
【図４】
0004108360.tif 000011
【図５】
0004108360.tif 000012
【図６】
0004108360.tif 000013
【図７】
0004108360.tif 000014
【図８】
0004108360.tif 000015
【図９】
0004108360.tif 000016
【図１０】
0004108360.tif 000017
【図１１】
0004108360.tif 000018
【図１２】
0004108360.tif 000019
【図１３】
0004108360.tif 000020
【図１４】
0004108360.tif 000021
【図１５】
0004108360.tif 000022
【図１６】
0004108360.tif 000023
【図１７】
0004108360.tif 000024
【図１８】
0004108360.tif 000025
【図１９】
0004108360.tif 000026
【図２０】
0004108360.tif 000027
【図２１】
0004108360.tif 000028
【図２２】
0004108360.tif 000029