(57)【特許請求の範囲】
【請求項１】
複数の行電極と複数の列電極を有する液晶表示装置の行電極を複数本一括して選択し、選択した各行電極に選択期間毎に直交行列の成分にもとづく所定の電圧を印加するとともに、表示データと前記直交行列の成分とから得られる値に応じた列電圧を各列電極に印加する液晶表示装置の駆動方法において、１選択期間をそれぞれに重み付けが付けられた複数の重み付け期間に分割し、表示データの階調に応じたデータをそれぞれの前記重み付け期間に対応して生成し、それぞれの前記重み付け期間におけるデータと直交行列の成分とから得られる列電圧に応じた値を昇順または降順に並べ替えて出力することを特徴とする液晶表示装置の駆動方法。
【請求項２】
それぞれの重み付け期間に、１選択期間を階調数に応じて分割した場合の分割期間の数が（２の累乗−１）であるときには、それぞれの重み付け期間に対する重み付けの和が分割期間の数に相当するように、２のｎ乗（ｎは０または正の整数）の重み付けを付ける請求項１に記載の液晶表示装置の駆動方法。
【請求項３】
１選択期間を階調数に応じて分割した場合の分割期間の数が（２の累乗−１）でない場合には、２のｎ乗（ｎは０または正の整数）の重み付けを付けた複数の重み付け期間と、分割期間の数から前記複数の重み付け期間に対する重み付けの和を引いた分について２のｍ乗（ｍはｎより大きくない０または正の整数）の重み付けを付けた重み付け期間とを設定する請求項１に記載の液晶表示装置の駆動方法。
【請求項４】
１選択期間を等分に分割して、それぞれの分割期間とする請求項２または請求項３に記載の液晶表示装置の駆動方法。
【請求項５】
複数の行電極と複数の列電極を有する液晶表示装置の行電極を複数本一括して選択し、選択した各行電極に選択期間毎に直交行列の成分にもとづく所定の電圧を印加するとともに、表示データと前記直交行列の成分とから得られる値に応じた列電圧を各列電極に印加する液晶表示装置の駆動回路において、それぞれに重み付けが付けられた１選択期間における複数の重み付け期間のそれぞれに対応して設けられ、対応する重み付け期間における表示データの階調に応じたデータと直交行列の成分とから列電圧に応じた値を演算する演算手段と、前記演算手段の演算値の発生数を計数する計数手段と、前記計数手段の計数結果にもとづいて、列電圧に応じた値を昇順または降順に並べ替えて出力する列電圧値出力手段とを備えたことを特徴とする液晶表示装置の駆動回路。
【請求項６】
直交行列は実際に表示しないダミーラインに対応した行を含み、演算手段は、１選択期間に列電極に印加する電圧レベルの数を減らすように設定された仮想データを階調に応じたデータに含めて演算を行う請求項５に記載の液晶表示装置の駆動回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複数ライン同時選択法によって液晶表示装置を駆動する駆動方法およびその駆動方法を用いた駆動回路に関する。特に、消費電流の増大とクロストークの増大を抑制できる液晶表示装置の駆動方法および駆動回路に関する。
【０００２】
【従来の技術】
液晶表示装置は、軽量・小型という特性を生かして、携帯電話機や携帯情報端末等の携帯端末に広く適用されている。液晶表示装置には、主として、パッシブ駆動されるＳＴＮ液晶素子を使用したものと、ＴＦＴを備えたアクティブマトリックス液晶素子を使用したものとがあるが、ＳＴＮ液晶素子は、アクティブマトリックス液晶素子に比べて、製造工程が短く、簡単な素子構造を持ち、低コストで生産できるという利点がある。
【０００３】
携帯端末においても、カラー表示や簡単な動画表示を行うことが望まれている。そのため、高速応答することと階調表示ができる液晶表示装置が要求される。
【０００４】
アクティブマトリックス液晶素子では、比較的高速な応答特性が得られる。一方、ＳＴＮ液晶素子では、駆動方式として、ＡＰＴ（Alto Pleshko Technique）やＩＡＰＴ（Improved APT）などの線順次駆動法が用いられるのが一般的である。線順次駆動法は、オンレベル／オフレベルを簡単に発生できるためマルチプレクス駆動として有効であるが、ＳＴＮ液晶素子を高速応答させるには限界がある。
【０００５】
ＳＴＮ液晶素子をより高速に駆動するための駆動方法として、複数ライン同時選択法（マルチラインアドレッシング法：ＭＬＡ法）がある。ＭＬＡ法は、複数の走査電極（行電極）を一括して選択して駆動する方法である。ＭＬＡ法では、データ電極（列電極）に供給される列表示パターンを独立に制御するために、同時に駆動される各行電極には、所定の電圧パルス列が印加される。
【０００６】
各行電極に印加される電圧パルス電圧群（選択パルス群）は、Ｌ行Ｋ列の行列で表すことができる。以下この行列を選択行列という。Ｌは同時選択数である。電圧パルス電圧群は、互いに直交するベクトル群として表される。従って、それらのベクトルを要素として含む行列は直交行列となる。各行列内の各行ベクトルは互いに直交している。
【０００７】
直交行列において、各行は液晶表示装置の各ラインに対応する。例えば、Ｌ本の選択ライン中の第１番目のラインに対して、選択行列の第１行目の要素が適用される。すなわち１列目の要素、２列目の要素の順に選択パルスが、第１番目の行電極に印加される。
【０００８】
図１５は、列電極に印加される電圧波形のシーケンスの決め方を示す説明図である。図１５において、（ａ）は選択行列および表示データの例、（ｂ）は列表示パターンと電圧パターンの例、（ｃ）は列電極ｉ，ｊの電圧波形例を示す。ここでは、図１５（ａ）に示すように、画素として４行２列、選択行列として４行４列の直交行列を例にとる。図１５（ａ）に示す選択行列において、「１」は正の選択パルス、「０」は負の選択パルスを意味する。
【０００９】
列電極ｉ，ｊにおいて表示されるべき表示データが図１５（ａ）の右側に示すようになっているとする。図１５（ａ）において、白丸は点灯であること、黒丸は消灯であることを示す。すると、列表示パターンは、図１５（ｂ）に示すようなベクトル（ｄ）で表される。図１５（ｂ）に示すベクトル（ｄ）では、「１」はオン表示に対応し、「０」はオフ表示に対応する。
【００１０】
列電極ｉ，ｊに順次印加されるべき電圧レベルは、図１５（ｂ）に示すベクトル（ｖ）のようになる。このベクトルは、列表示パターンとそれに対応する行選択パターン（選択行列における列）とについてビットごとに排他的論理和をとり、それらの結果の和をとったものに対応する。図１５（ｃ）は、図１５（ｂ）に示したベクトル（ｖ）に対応した列電極ｉ，ｊの電圧波形を示すタイミング図である。図１５（ｃ）において、縦軸は列電極に印加される電圧（列電圧）を示し、横軸は時間を示している。ここで、「０」は−２Ｖｃ、「１」は−Ｖｃ、「２」は０、「３」は＋Ｖｃ、「４」は＋２Ｖｃに対応している。
【００１１】
このような駆動方法によると、液晶のフレーム応答を抑制し、その結果、高速応答と高コントラストとを同時に達成できる。すなわち、単純マトリックス表示装置において従来駆動表示では困難とされていた高品位の画像提供が可能になる。
【００１２】
ＭＬＡ法によって液晶表示装置を駆動する場合、列表示パターンおよび行選択パターンにおけるオンオフ表示および選択パターンを「１」と「０」とで表すと、列電極に印加される電圧パターンは、列表示パターンとそれに対応する行選択パターンとについてビットごとに排他的論理和をとり、それらの結果の和をとったものに対応する。
【００１３】
従って、列電圧のレベル数は、同時選択されるライン数がＬのときＬ＋１となる。例えば、選択行列として図１５（ａ）に示す４行４列の直交行列を用いた場合には、同時選択ライン数は４なので印加電圧レベル数は５である。具体的には、図１５（ｃ）に示すように、（−２Ｖｃ，−Ｖｃ，０，＋Ｖｃ，＋２Ｖｃ）の５種類のレベルが列電極ｉ，ｊに印加されることになる。
【００１４】
アクティブマトリクス駆動法では、中間調表示を行うために、振幅変調を用いて中間電圧を比較的容易に発生することができる。しかし、パッシブ駆動法では、単純に振幅変調を行うと線順次駆動における非選択時の電圧変動が生じて、非表示部分にオン表示またはオフ表示に応じた電圧とは異なる不正電圧が印加されてしまう。そこで、種々の中間電圧を発生させるための手法が用いられている。
【００１５】
以下、ＭＬＡ法に対してパルス幅変調方式による階調方法（以下、ＰＷＭ法という。）を適用した場合の駆動方法について説明する。まず、一般的なＰＷＭ法の例を図１６に示す。図１６において「１」はオン表示、「０」はオフ表示に対応する。
【００１６】
図１６に示すように、例えば、選択期間（Ｔ）を５つ分割期間（Ｔ０〜Ｔ４）に等分に分割する。階調レベル５／５はＴ０〜Ｔ４の期間オン表示を行い、階調レベル０／５ではＴ０〜Ｔ４の期間オフ表示を行う。そして、階調レベル１／５，２／５，３／５，４／５ではオン表示とオフ表示の期間を混在させることによって中間レベルの階調を表示する。このように５分割した場合には６レベルの階調を表示できる。
【００１７】
次に、ＭＬＡ法においてＰＷＭ法によって階調表示を行う方法について説明する。図１７において、（ａ）は１列分の表示データの例、（ｂ）は各分割期間Ｔ０〜Ｔ４における列電極への印加電圧パターンの例、（ｃ）は選択行列の例を示す。
【００１８】
図１７（ｃ）に示す選択行列の２列目（Ｒ２）を行選択パターンとして使用している期間を考える。期間Ｔ０では列表示パターン（１，１，１，１）と行選択パターンとの各ビットの排他的論理和の和は「１」である。期間Ｔ１では列表示パターン（１，１，０，１）と行選択パターンとの各ビットの排他的論理和の和は「２」である。期間Ｔ２では列表示パターン（１，０，０，１）と行選択パターンとの各ビットの排他的論理和の和は「１」である。期間Ｔ３では列表示パターン（１，０，０，０）と行選択パターンとの各ビットの排他的論理和の和は「２」である。期間Ｔ４では列表示パターン（０，０，０，０）と行選択パターンとの各ビットの排他的論理和の和は「３」である。従って、列電極に順次印加されるべき電圧レベルは、（１，２，１，２，３）となる。図１７（ｄ）は列電極の電圧波形を示すタイミング図である。（ｄ）において、縦軸は列電圧を示し、横軸は時間を示している。
【００１９】
【発明が解決しようとする課題】
図１７（ｄ）に示すように、ＭＬＡ法に対してＰＷＭ法を適用した場合には、１選択期間における列電極の電圧波形において列電圧の変化点が多くなってしまう。このため、クロストークが大きくなるという課題がある。また、列電圧の変化点が多くなってしまうことから、消費電流が増大してしまうという課題もある。
【００２０】
そのような課題を解決するために、ＷＯ００／０２１８５公報には、ＭＬＡ法に対してＰＷＭ法を適用した場合に、１選択期間をそれぞれに重み付けが付けられた複数の分割期間に分割し、表示データの階調に応じたデータをそれぞれの分割期間に対応して生成する液晶表示装置の駆動方法が開示されている。その駆動方法を従来駆動法とする。図１８は、従来駆動法を８階調レベルの場合に適用したときに想定しうる電圧波形を説明するための説明図である。
【００２１】
図１８において、（ａ）は階調レベル２／７（０〜７の８階調レベルのうちの下から３番目の階調レベル）の４行３列の表示データ例、（ｂ）は１選択期間中の各分割期間に割り当てられたデータの例、（ｃ）は選択行列の例を示す。従来駆動法では、１選択期間を、階調レベルを２進数表現した場合のビット数ｎ（この例ではｎ＝３）の期間に分割する。そして、最初の分割期間に「１（２の０乗）」の重みを付ける。また、次の分割期間に「２（２の１乗）」の重みを付ける。さらに、その次の分割期間に「４（２の２乗）」の重みを付ける。そして、階調レベルに応じて、各分割期間にデータを割り当てる。この場合には、階調レベルは「２」であるから、「２（２の１乗）」の重みが付けられた分割期間に「１」が割り当てられる。また、各分割期間における列表示パターンと行選択パターンとの各ビットの排他的論理和の和に応じたレベルの電圧を列電極に印加する。
【００２２】
さらに、従来駆動例では、１選択期間毎に、重みが付けられた各分割期間の順序を逆にする。ある選択期間において、「１」の重みが付けられた分割期間、「２」の重みが付けられた分割期間、「４」の重みが付けられた分割期間の順に各分割期間が設定されていると、次の選択期間では、「４」の重みが付けられた分割期間、「２」の重みが付けられた分割期間、「１」の重みが付けられた分割期間の順に各分割期間が設定される。
【００２３】
従来駆動例では、選択期間を重み付けされた複数の分割期間に分割することによって、および、重み付けされた各分割期間の順序を１選択期間毎に逆にすることによって、駆動波形における変化点数を減少させる。その結果、駆動波形における周波数成分のばらつきが減少する。
【００２４】
しかし、表示データが階調レベル２／７のデータである場合には、列電極に印加される電圧波形は図１８（ｄ）に示すようになる。すなわち、駆動波形における変化点数はさほど減少していない。つまり、階調レベルが２／７のような場合には、従来駆動法では、駆動波形における変化点数を減少させることが実現されていない。
【００２５】
そこで、本発明は、ＭＬＡ法に対してＰＷＭ法を適用した場合に、消費電流の増大とクロストークの増大をより効果的に抑制でき、さらには駆動回路の回路規模の増大をより効果的に抑制できる液晶表示装置の駆動方法および駆動回路を提供することを目的とする。
【００２６】
【課題を解決するための手段】
本発明の態様１の液晶表示装置の駆動方法は、１選択期間をそれぞれに重み付けが付けられた複数の重み付け期間に分割し、表示データの階調に応じたデータをそれぞれの重み付け期間に対応して生成し、それぞれの重み付け期間におけるデータと直交行列の成分とから得られる列電圧に応じた値を昇順または降順に並べ替えて出力することを特徴とする。なお、得られる列電圧に応じた各値が既に昇順または降順になっている場合には、既に並べ替えがなされていることになる。
【００２７】
態様２の液晶表示装置の駆動方法は、態様１の駆動方法において、それぞれの重み付け期間に、１選択期間を階調数に応じて分割した場合の分割期間の数が（２の累乗−１）であるときには、それぞれの重み付け期間に対する重み付けの和が分割期間の数に相当するように、２のｎ乗（ｎは０または正の整数）の重み付けを付けることを特徴とする。
【００２８】
態様３の液晶表示装置の駆動方法は、態様１の駆動方法において、１選択期間を階調数に応じて分割した場合の分割期間の数が（２の累乗−１）でない場合には、２のｎ乗（ｎは０または正の整数）の重み付けを付けた複数の重み付け期間と、それらの重み付け期間に対する重み付けの和を分割期間の数から引いた分について２のｍ乗（ｍはｎより大きくない０または正の整数）の重み付けを付けた重み付け期間とを設定することを特徴とする。
【００２９】
態様４の液晶表示装置の駆動方法は、態様２または態様３の駆動方法において、１選択期間を等分に分割して、それぞれの分割期間とすることを特徴とする。
【００３０】
本発明の態様５の液晶表示装置の駆動回路は、それぞれに重み付けが付けられた１選択期間における複数の重み付け期間のそれぞれに対応して設けられ、対応する重み付け期間における表示データの階調に応じたデータと直交行列の成分とから列電圧に応じた値を演算する演算手段と、演算手段の演算値の発生数を計数する計数手段と、計数手段の計数結果にもとづいて列電圧に応じた値を昇順または降順に出力する列電圧値出力手段とを備えたことを特徴とする。このような構成によれば、列電圧に応じた値を昇順または降順に並べ替えて出力することによって消費電流の増大とクロストークの増大を抑制でき、さらには、１選択期間をそれぞれに重み付けが付けられた複数の重み付け期間を設けることによって、駆動回路の回路規模の増大を抑制できる。
【００３１】
態様６の液晶表示装置の駆動回路は、態様５の駆動回路において、直交行列が実際に表示しないダミーラインに対応した行を含み、演算手段が、１選択期間に列電極に印加する電圧レベルの数を減らすように設定された仮想データを階調に応じたデータに含めて演算を行うことを特徴とする。直交行列がダミーラインに対応した行を含む場合には、列電圧の数（種類）を低減できるので消費電流の増大とクロストークの増大をさらに効果的に抑制できるとともに、駆動回路の回路規模の増大をさらに効果的に抑制できる。
【００３２】
【発明の実施の形態】
（実施の形態１）
以下、この発明の実施の形態について説明する。図１は、この発明による液晶表示装置の駆動回路の実施の形態１の構成例を示すブロック図である。図１に示す構成は、同時選択数を４とし、ＭＬＡの１選択期間を７つの期間に等分に分割した上で、重みを付けた重み付け期間を設定してＰＷＭ法を実現する場合の構成例である。従って、図１に示す駆動回路を用いた場合には、８階調表示を行うことができる。
【００３３】
なお、１選択期間を分割する際に、分割された各期間は等分またはほぼ等分に分割された均等期間またはほぼ均等期間であることが好ましいが、場合によっては、非等分であってもよい。
【００３４】
図２は、表示データが格納されるビットマップメモリ３１と駆動回路１０２Ｃ１〜１０２Ｃｎの接続例を示すブロック図である。図２に示す例では、４ライン，Ｃ１〜Ｃｎのｎ列分の表示データを記憶できる例を示す。そして、ビットマップメモリ３１の各列に対応した駆動回路であるＭＬＡＤ１０２Ｃ１，・・・，１０２Ｃｎが接続されている。各ＭＬＡＤ１０２Ｃ１，・・・，１０２Ｃｎは、それぞれ、図１に示すように構成されている。
【００３５】
ここで、ＭＬＡ法に８階調表示を行うことができるＰＷＭ法を適用した場合の各期間の階調データ（ＰＷＭ成分）について説明する。図３は、８階調表示を行う場合の説明図である。図３において、（ａ）は１列分の表示データの例を示す説明図、（ｂ）は１選択期間（Ｔ）が７つの期間に等分された場合の各期間Ｔ０〜Ｔ６における列電極への印加電圧パターンの例およびＭＬＡ演算結果を示す説明図、（ｃ）は選択行列の例を示す説明図、（ｄ），（ｅ）は列電極の電圧波形を示すタイミング図である。以下、各期間Ｔ０〜Ｔ６をＰＷＭ期間とも呼ぶ。
【００３６】
図４は、図３に示すＰＷＭ法を実現するための駆動回路の一例を示すブロック図であるが、図４に示す例は、図１に示す本発明によるＭＬＡＤ１０２Ｃに対する比較例である。比較例としてのＭＬＡＤ１０３において、階調処理回路であるＧＤＡＴＰ１１は、表示データから各ＰＷＭ期間Ｔ０〜Ｔ６の階調データ（ＰＷＭ成分）を生成する。
【００３７】
また、ＭＬＡ演算を行うハードウェア回路であるＭＬＡＣ１２０Ｃ０，１２０Ｃ１，１２０Ｃ２，１２０Ｃ３，１２０Ｃ４，１２０Ｃ５，１２０Ｃ６は、各ＰＷＭ期間Ｔ０〜Ｔ６に対応して設けられ、それぞれ、ＧＤＡＴＰ１１から出力される各ＰＷＭ期間Ｔ０〜Ｔ６のＰＷＭ成分と、選択行列保持を行うＲＳＥＬＲ１５から出力される行選択パターンの成分とからＭＬＡ演算を行う。すなわち、ＭＬＡＣ１２０Ｃ０〜１２０Ｃ６は、それぞれ、各ＰＷＭ成分と選択行列の成分との排他的論理和を算出して算出結果を加算するというＭＬＡ演算を行い、加算結果を出力する。従って、ＭＬＡＣ１２０Ｃ０〜１２０Ｃ６から「０」〜「４」のいずれかが出力される。ＭＬＡＣ１２０Ｃ０〜１２０Ｃ６から出力される加算結果は、列電圧のレベルを示す値である。
【００３８】
計数を行う回路であるＣＮＴ１３は、各ＭＬＡＣ１２０Ｃ０〜１２０Ｃ６から出力される「０」〜「４」のそれぞれの個数を計数し計数結果（「０」〜「４」のそれぞれの個数（０〜７の８値のうちのいずれか））を比較を行う回路であるＣＭＰ１４に出力する。ＣＭＰ１４は、ＣＮＴ１３から出力された計数結果を、ＣＹＣＴ１６から出力されるサイクル信号に従って、列電圧を発生する列電圧発生回路（図示せず）に出力する。サイクル信号は、１選択期間における各ＰＷＭ期間Ｔ０〜Ｔ６のうちどの期間にあるのかを示す信号であり、例えば、サイクル信号として０〜６を示す信号が順に繰り返し出力される。
【００３９】
ＧＤＡＴＰ１１は、ラインＬｎ（本例ではｎは０〜３）の表示データを入力する毎に、入力した表示データに対応した各ＰＷＭ期間Ｔ０〜Ｔ６のＰＷＭ成分を生成する。そして、ＰＷＭ成分の各要素を対応するＭＬＡＣ１２０Ｃ０〜１２０Ｃ６に出力する。表示データが図３の（ａ）に示すようであるとすると、図３の（ｂ）に示すＰＷＭ期間Ｔ０のＰＷＭ成分がＭＬＡＣ１２０Ｃ０に出力され、ＰＷＭ期間Ｔ１のＰＷＭ成分がＭＬＡＣ１２０Ｃ１に出力され、ＰＷＭ期間Ｔ２のＰＷＭ成分がＭＬＡＣ１２０Ｃ２に出力され、ＰＷＭ期間Ｔ３のＰＷＭ成分がＭＬＡＣ１２０Ｃ３に出力される。また、ＰＷＭ期間Ｔ４のＰＷＭ成分がＭＬＡＣ１２０Ｃ４に出力され、ＰＷＭ期間Ｔ５のＰＷＭ成分がＭＬＡＣ１２０Ｃ５に出力され、ＰＷＭ期間Ｔ６のＰＷＭ成分がＭＬＡＣ１２０Ｃ６に出力される。
【００４０】
そして、ＲＳＥＬＲ１５は、ＧＤＡＴＰ１１から各ＭＬＡＣ１２０Ｃ０〜１２０Ｃ６にラインＬｎのＰＷＭ成分が出力されるときに、その時点の選択期間に対応する行選択パターンにおける成分を出力している。例えば、図３（ｃ）に示すＲ２の行選択パターンを使用している場合には、ＲＳＥＬＲ１５は、ＧＤＡＴＰ１１から各ＭＬＡＣ１２０Ｃ０〜１２０Ｃ６にラインＬ０のＰＷＭ成分が出力されるときに、Ｒ２の行選択パターンにおけるラインＬ０に対応した成分である「１」を出力し、ＧＤＡＴＰ１１から各ＭＬＡＣ１２０Ｃ０〜１２０Ｃ６にラインＬ１のＰＷＭ成分が出力されるときに、Ｒ２の行選択パターンにおけるラインＬ１に対応した成分である「０」を出力する。同様に、ＧＤＡＴＰ１１から各ＭＬＡＣ１２０Ｃ０〜１２０Ｃ６にラインＬ２，Ｌ３のＰＷＭ成分が出力されるときに、Ｒ２の行選択パターンにおけるラインＬ２，Ｌ３に対応した成分を出力する。
【００４１】
各ＭＬＡＣ１２０Ｃ０〜１２０Ｃ６は、ＧＤＡＴＰ１１から出力されたＰＷＭ成分と行選択パターンの成分とについてＭＬＡ演算を行い、演算結果をＣＮＴ１３に出力する。例えば、各ＭＬＡＣ１２０Ｃ０〜１２０Ｃ６は、ＧＤＡＴＰ１１からラインＬ０のＰＷＭ成分を入力する。その際には、ＲＳＥＬＲ１５から行選択パターンにおけるラインＬ０の成分が出力されている。各ＭＬＡＣ１２０Ｃ０〜１２０Ｃ６は、ラインＬ０のＰＷＭ成分と行選択パターンにおけるラインＬ０の成分との排他的論理和を算出し算出結果を記憶する。また、各ＭＬＡＣ１２０Ｃ０〜１２０Ｃ６は、ＧＤＡＴＰ１１からラインＬ１のＰＷＭ成分を入力する。その際には、ＲＳＥＬＲ１５から行選択パターンにおけるラインＬ１の成分が出力されている。各ＭＬＡＣ１２０Ｃ０〜１２０Ｃ６は、ラインＬ１のＰＷＭ成分と行選択パターンにおけるラインＬ１の成分との排他的論理和を算出し算出結果を記憶する。同様に、各ＭＬＡＣ１２０Ｃ０〜１２０Ｃ６は、ＧＤＡＴＰ１１からラインＬ２，Ｌ３のＰＷＭ成分を入力する。その際には、ＲＳＥＬＲ１５から行選択パターンにおけるラインＬ２，Ｌ３の成分が出力されている。各ＭＬＡＣ１２０Ｃ０〜１２０Ｃ６は、ラインＬ２，Ｌ３のＰＷＭ成分と行選択パターンにおけるラインＬ２，Ｌ３の成分との排他的論理和を算出し算出結果を記憶する。各ＭＬＡＣ１２０Ｃ０〜１２０Ｃ６は、記憶された各値を加算する。そして、加算結果をＭＬＡ演算結果（列電圧のレベルを示す値）としてＣＮＴ１３に出力する。
【００４２】
行選択パターンが図３の（ｃ）に示す選択行列のうちのＲ２であったとすると、ＭＬＡＣ１２０Ｃ０は列電圧のレベルを示す値として「１」をＭＬＡ演算結果として出力し、ＭＬＡＣ１２０Ｃ１は「２」を出力し、ＭＬＡＣ１２０Ｃ２は「１」を出力し、ＭＬＡＣ１２０Ｃ３は「１」を出力する。また、ＭＬＡＣ１２０Ｃ４は「２」を出力し、ＭＬＡＣ１２０Ｃ５は「１」を出力し、ＭＬＡＣ１２０Ｃ６は「３」を出力する。
【００４３】
従って、ＣＮＴ１３は、「４」について０、「３」について１個、「２」について３個、「１」について３個、「０」について０を示す信号をＣＭＰ１４に出力する。各ＭＬＡＣ１２０Ｃ０〜１２０Ｃ６の演算結果をそのまま列電圧発生器に出力すると、図３（ｄ）に示すような電圧が列電極に印加される。
【００４４】
しかし、図４に示す比較例におけるＭＬＡＤ１０３では、ＣＭＰ１４が、サイクル信号が「０」を示すと、列電圧のレベルを示す値のうち最も小さい値を出力する。この場合には、「１」を出力する。また、サイクル信号が「１」を示すと、その時点で、列電圧のレベルを示す値のうち最も小さい値を出力する。なお、既に出力済みの値は、最も小さい値の判断対象から除外される。同様に、サイクル信号が「２」，「３」，「４」，「５」，「６」を示すと、それぞれの時点で、列電圧のレベルを示す値のうち最も小さい値を出力する。従って、図３（ｅ）に示すように、列電圧の変化点が生ずる回数が低減される。その結果、消費電流の増大とクロストークの増大が抑制される。
【００４５】
図４に示す比較例におけるＭＬＡＤ１０３は消費電流の増大とクロストークの増大とを抑制できるが、回路規模が大きくなる。ＰＷＭ期間Ｔ０〜Ｔ６に応じた数だけＭＬＡＣ１２０Ｃ０〜１２０Ｃ６が設けられるので、１選択期間の分割数が多くなると、ＭＬＡＣの数は膨大な数になる。図４に示す比較例におけるＭＬＡＤ１０３では、例えば、ラインＬ０〜Ｌ３の表示データがそれぞれ１選択期間に一度だけメモリから読み出され、ＧＤＡＴＰ１１が読み出された表示データにもとづいてＰＷＭ期間Ｔ０〜Ｔ６に応じたＰＷＭ成分を生成して、各ＰＷＭ成分を対応するＭＬＡＣ１２０Ｃ０〜１２０Ｃ６に与え、１選択期間分（ＰＷＭ期間Ｔ０〜Ｔ６分）のＭＬＡ演算を行っている。しかし、各ＰＷＭ期間Ｔ０〜Ｔ６毎にメモリから同一データを読み出し、各ＰＷＭ期間Ｔ０〜Ｔ６についてのＭＬＡ演算を時間的にシリアルに実行するようにすれば、１つだけＭＬＡＣを設ければよいことになる。
【００４６】
しかし、そのような構成をとった場合には、メモリを頻繁にアクセスするので、消費電流が増大してしまう。すなわち、携帯端末に搭載する液晶表示装置に用いることが困難になる。
【００４７】
そこで、以下に説明するように、ＭＬＡＣに重み付けを行ってＭＬＡＣの回路数を低減するようにする。図５は、ＭＬＡ演算回路になされる重み付けを説明するための説明図である。図５において、（ａ）は上述した比較例のＭＬＡＤ１０３が実行する駆動制御に対応した各ＰＷＭ期間（分割期間）Ｔ０〜Ｔ６を示す。また、（ｂ）は、本実施の形態のＭＬＡＤ１０２Ｃが実行する駆動制御に対応した各ＰＷＭ期間（０）〜（２）およびＭＬＡ演算結果を示す。ここで、重み付け期間であるＰＷＭ期間（０）〜（２）の長さは均等ではなく、時間的に重み（Ｗｔ．）が付けられている。よって、ＰＷＭ期間（０）〜（２）を重み付けされたＰＷＭ期間（または重みが付けられた複数の重み付け期間）と呼ぶことにする。ここで、重み付け期間であるＰＷＭ期間（０）〜（２）の長さは均等ではなく、時間的に重み（Ｗｔ．）が付けられている。よって、ＰＷＭ期間（０）〜（２）を重み付けされたＰＷＭ期間（または重みが付けられた複数の重み付け期間）と呼ぶことにする。具体的には、（ｂ）に示す重み付けされたＰＷＭ期間（０）の長さは、１選択期間（Ｔ）を７等分期間（分割期間Ｔ０〜Ｔ６）に分割した場合の分割期間１つ分の長さに相当する。また、（ｂ）に示す重み付けされたＰＷＭ期間（１）の長さは分割期間２つ分の長さに相当し、（ｂ）に示す重み付けされたＰＷＭ期間（２）の長さは分割期間４つ分の長さに相当する。
【００４８】
図５（ｂ）の記載からわかるように、ＰＷＭ法によって８階調表示を行う場合には、１選択期間は３つのＭＬＡＣ１２０Ｃ０〜１２０Ｃ２で構成することができる。図１に示す本発明の実施の形態１のＭＬＡＤ１０２ＣにおけるＭＬＡＣ１２０Ｃ０には「１（２の０乗）」の重み付けがなされ、ＭＬＡＣ１２０Ｃ１には「２（２の１乗）」の重み付けがなされ、ＭＬＡＣ１２０Ｃ２には「４（２の２乗）」の重み付けがなされている。すなわち、それぞれ、２の累乗の重みが付けられている。なお、ＭＬＡＣ１２０Ｃ０〜１２０Ｃ２は重み付けされたＰＷＭ期間（０）〜（２）に対応しているので、ＰＷＭ期間（０）〜（２）に重みが付けられているということは、ＭＬＡＣ１２０Ｃ０〜１２０Ｃ２の重みが付けられていることでもある。
【００４９】
重み付けは、ＭＬＡＣが出力した列電圧のレベルを示す値に応じた列電圧が出力されるＰＷＭ期間（重み付けがなされていない分割期間の方のＰＷＭ期間）に対応する。すなわち、「１」の重み付けがなされたＭＬＡＣ１２０Ｃ０から出力される列電圧のレベルを示す値に応じた列電圧が１つのＰＷＭ期間において列電圧発生回路に出力され、「２」の重み付けがなされたＭＬＡＣ１２０Ｃ１から出力される列電圧のレベルを示す値に応じた列電圧が２つのＰＷＭ期間において列電圧発生回路に出力され、「４」の重み付けがなされたＭＬＡＣ１２０Ｃ２から出力される列電圧のレベルを示す値に応じた列電圧が４つのＰＷＭ期間において列電圧発生回路に出力される。
【００５０】
ここで、図１に示す本発明の実施の形態１のＭＬＡＤ１０２Ｃの構成を説明する。図１に示すように、ＭＬＡＤ１０２Ｃにおいて、ＧＤＡＴＰ２１は、表示データから重み付けされた各ＰＷＭ期間（０）〜（２）の階調データ（ＰＷＭ成分）を生成する。図１において、重み付けされた各ＰＷＭ期間（０）〜（２）の階調データが、Ｄ（０），Ｄ（１），Ｄ（２）で示されている。ただし、本実施の形態では、図５（ｂ）に示すように、メモリから入力した２進数で表されている表示データをそのまま出力することで、ＰＷＭ成分が生成されていることになる。
【００５１】
また、ＭＬＡＣ１２０Ｃ０，１２０Ｃ１，１２０Ｃ２は、重み付けされた各ＰＷＭ期間（０）〜（２）に対応して設けられ、それぞれ、ＧＤＡＴＰ２１から出力される重み付けされた各ＰＷＭ期間（０）〜（２）のＰＷＭ成分と、ＲＳＥＬＲ１５から出力される行選択パターンの成分とからＭＬＡ演算を行う。すなわち、ＭＬＡＣ１２０Ｃ０〜１２０Ｃ２は、それぞれ、各ＰＷＭ成分と選択行列の成分との排他的論理和を算出して算出結果を加算し（ＭＬＡ演算）、加算結果を出力する。従って、ＭＬＡＣ１２０Ｃ０〜１２０Ｃ２から「０」〜「４」のいずれかが出力される。ＭＬＡＣ１２０Ｃ０〜１２０Ｃ２から出力される加算結果は、列電圧のレベルを示す値である。
【００５２】
さらに、ＣＮＴ１３は、各ＭＬＡＣ１２０Ｃ０〜１２０Ｃ２から出力される「０」〜「４」のそれぞれの個数を計数し計数結果（「０」〜「４」のそれぞれの個数（０〜７の８値のうちのいずれか））をＣＭＰ１４に出力する。ＣＭＰ１４は、ＣＮＴ１３から出力された計数結果を、ＣＹＣＴ１６から出力されるサイクル信号に従って、列電圧を発生する列電圧発生回路（図示せず）に出力する。サイクル信号は、１選択期間における各ＰＷＭ期間Ｔ０〜Ｔ６のうちどの期間にあるのかを示す信号であり、例えば、サイクル信号として０〜６を示す信号が順に繰り返し出力される。
【００５３】
なお、各演算手段は、重み付けされた各ＰＷＭ期間に対応して設けられている各ＭＬＡＣ１２０Ｃ０〜１２０Ｃ２で実現され、各演算手段から出力される演算値（本例では０〜４のいずれか）の発生数を計数する計数手段は、ＣＮＴ１３で実現され、列電圧値出力手段は、ＣＭＰ１４およびＣＹＣＴ１６で実現されている。また、この例では、ＧＤＡＴＰ２１、ＭＬＡＣ１２０Ｃ０〜１２０Ｃ２、ＣＮＴ１３、ＣＭＰ１４、ＲＳＥＬＲ１５およびＣＹＣＴ１６は、クロック信号に従って動作する。また、サイクル信号が示す値をサイクル値と呼ぶ。
【００５４】
また、本実施の形態では、ＣＮＴ１３からＣＭＰ１４に、５レベルの列電圧（−２Ｖｃ，−Ｖｃ，０，＋Ｖｃ，＋２Ｖｃ）に対応した「０」〜「４」のそれぞれについて０〜７の８値のうちのいずれかの値を個数として出力するが、任意の４レベルの列電圧についての個数を出力するようにしてもよい。個数の合計はＰＷＭ期間Ｔ０〜Ｔ６に応じた７個であるから、ＣＮＴ１３が４レベルの列電圧についての個数を出力するようにしても、ＣＭＰ１４は、残り１つのレベルについての個数はわかる。
【００５５】
次に、図１に示すＭＬＡＤ１０２Ｃの動作を、図３（ａ），（ｃ）の説明図、図５（ｂ）の説明図および図６のＭＬＡＤ１０２Ｃの動作を示すタイミング図を参照して説明する。図６において、６Ａはサイクル値、６ＢはＧＤＡＴＰ１１から出力されるＰＷＭ成分、６ＣはＲＳＥＬＲ１５から出力される行選択パターン、６ＤはＭＬＡＣ１２０Ｃ０〜１２０Ｃ２の出力、６ＥはＣＮＴ１３の出力（出力更新）、６ＦはＣＭＰ１４の出力を示す。図６に示すように、サイクル値が「２」になると、ビットマップメモリ３１から、ＭＬＡＤ１０２ＣにおけるＧＤＡＴＰ２１に対してラインＬ０の表示データが出力され、サイクル値が「３」になるとラインＬ１の表示データが出力され、サイクル値が「４」になるとラインＬ２の表示データが出力され、サイクル値が「５」になるとラインＬ３の表示データが出力される。
【００５６】
また、ＧＤＡＴＰ２１は、ラインＬｎ（本例ではｎは０〜３）の表示データを入力する毎に、入力した表示データに対応した重み付けされた各ＰＷＭ期間（０）〜（２）のＰＷＭ成分を生成する。ただし、上述したように、実際には、ＧＤＡＴＰ２１は、入力した２進数で表されている表示データをそのまま出力する。そして、ＰＷＭ成分の各要素を対応するＭＬＡＣ１２０Ｃ０〜１２０Ｃ２に出力する。表示データが図３の（ａ）に示すようであるとすると、図５の（ｂ）に示す重み付けされたＰＷＭ期間（０）のＰＷＭ成分がＭＬＡＣ１２０Ｃ０に出力され、重み付けされたＰＷＭ期間（１）のＰＷＭ成分がＭＬＡＣ１２０Ｃ１に出力され、重み付けされたＰＷＭ期間（２）のＰＷＭ成分がＭＬＡＣ１２０Ｃ２に出力される。
【００５７】
そして、ＲＳＥＬＲ１５は、ＧＤＡＴＰ２１から各ＭＬＡＣ１２０Ｃ０〜１２０Ｃ２にラインＬｎのＰＷＭ成分が出力されるときに、その時点の選択期間に対応する行選択パターンにおける成分を出力している。例えば、図３（ｃ）に示すＲ２の行選択パターンを使用している場合には、ＲＳＥＬＲ１５は、ＧＤＡＴＰ２１から各ＭＬＡＣ１２０Ｃ０〜１２０Ｃ２にラインＬ０のＰＷＭ成分が出力されるときに、Ｒ２の行選択パターンにおけるラインＬ０に対応した成分である「１」を出力し、ＧＤＡＴＰ２１から各ＭＬＡＣ１２０Ｃ０〜１２０Ｃ２にラインＬ１のＰＷＭ成分が出力されるときに、Ｒ２の行選択パターンにおけるラインＬ１に対応した成分である「０」を出力する。同様に、ＧＤＡＴＰ２１から各ＭＬＡＣ１２０Ｃ０〜１２０Ｃ２にラインＬ２，Ｌ３のＰＷＭ成分が出力されるときに、Ｒ２の行選択パターンにおけるラインＬ２，Ｌ３に対応した成分を出力する。
【００５８】
各ＭＬＡＣ１２０Ｃ０〜１２０Ｃ２は、ＧＤＡＴＰ２１から出力されたＰＷＭ成分と行選択パターンの成分とについてＭＬＡ演算を行い、演算結果をＣＮＴ１３に出力する。例えば、各ＭＬＡＣ１２０Ｃ０〜１２０Ｃ２は、ＧＤＡＴＰ２１からラインＬ０のＰＷＭ成分を入力する。その際には、ＲＳＥＬＲ１５から行選択パターンにおけるラインＬ０の成分が出力されている。各ＭＬＡＣ１２０Ｃ０〜１２０Ｃ２は、ラインＬ０のＰＷＭ成分と行選択パターンにおけるラインＬ０の成分との排他的論理和を算出し算出結果を記憶する。また、各ＭＬＡＣ１２０Ｃ０〜１２０Ｃ２は、ＧＤＡＴＰ２１からラインＬ１のＰＷＭ成分を入力する。その際には、ＲＳＥＬＲ１５から行選択パターンにおけるラインＬ１の成分が出力されている。各ＭＬＡＣ１２０Ｃ０〜１２０Ｃ２は、ラインＬ１のＰＷＭ成分と行選択パターンにおけるラインＬ１の成分との排他的論理和を算出し算出結果を記憶する。同様に、各ＭＬＡＣ１２０Ｃ０〜１２０Ｃ２は、ＧＤＡＴＰ２１からラインＬ２，Ｌ３のＰＷＭ成分を入力する。その際には、ＲＳＥＬＲ１５から行選択パターンにおけるラインＬ２，Ｌ３の成分が出力されている。各ＭＬＡＣ１２０Ｃ０〜１２０Ｃ２は、ラインＬ２，Ｌ３のＰＷＭ成分と行選択パターンにおけるラインＬ２，Ｌ３の成分との排他的論理和を算出し算出結果を記憶する。各ＭＬＡＣ１２０Ｃ０〜１２０Ｃ２は、サイクル値が「６」になると、記憶された各値を加算する。そして、加算結果をＭＬＡ演算結果（列電圧のレベルを示す値）としてＣＮＴ１３に出力する。
【００５９】
行選択パターンが図３の（ｃ）に示す選択行列のうちのＲ２であったとすると、ＭＬＡＣ１２０Ｃ０は列電圧のレベルを示す値として「２」をＭＬＡ演算結果として出力し、ＭＬＡＣ１２０Ｃ１は「３」を出力し、ＭＬＡＣ１２０Ｃ２は「１」を出力する。
【００６０】
ＣＮＴ１３は、サイクル値が「６」になると、各ＭＬＡＣ１２０Ｃ０〜１２０Ｃ２から出力される「０」〜「４」のそれぞれの個数を計数し計数結果をＣＭＰ１４に出力するのであるが、本実施の形態では、ＭＬＡＣ１２０Ｃ０からの値をそのまま計数し、ＭＬＡＣ１２０Ｃ１からの値を２回出力されたと見なして計数し、ＭＬＡＣ１２０Ｃ２からの値を４回出力されたと見なして計数する。従って、本例では、「４」について０、「３」について２個、「２」について１個、「１」について４個を示す信号をＣＭＰ１４に出力するように出力値を更新する。
【００６１】
ＣＭＰ１４は、サイクル値が「０」になると、列電圧のレベルを示す値のうち最も小さい値を出力する。この場合には、「１」を出力する。また、サイクル値が「１」になると、その時点で、列電圧のレベルを示す値のうち最も小さい値を出力する。なお、既に出力済みの値は、最も小さい値の判断対象から除外される。ＣＭＰ１４は、同様に、サイクル値が「１」，「２」，「３」，「４」，「５」，「６」になると、それぞれの時点で、列電圧のレベルを示す値のうち最も小さい値を出力する。
【００６２】
なお、列電圧のレベルを示す値のうち「０」は−２Ｖｃ、「１」は−Ｖｃ、「２」は０、「３」は＋Ｖｃ、「４」は＋２Ｖｃに対応している。また、サイクル信号が「２」，「３」，「４」，「５」を示すときに、ビットマップメモリ３１から再度、ラインＬ０のデータ〜ラインＬ３のデータが出力される。
【００６３】
図４に示す比較例の駆動回路であるＭＬＡＤ１０３と図１に示す駆動回路であるＭＬＡＤ１０２Ｃとを比較すると、ＭＬＡＤ１０２Ｃでは、ＭＬＡＣの個数が削減されている。すなわち、回路規模が削減されている。このように、本実施の形態では、ＣＭＰ１４がＭＬＡ演算後の列電圧を示す値を昇順に並べ替えて出力することによって列電圧の変化点が生ずる回数を低減するとともに、ＭＬＡＤ１０２Ｃの回路規模を削減できる。
【００６４】
さらに、ＭＬＡ演算後の列電圧を示す値を昇順に並べ替えると、列電圧の変化点が生ずる回数が低減されるだけでなく、各変化点における電圧変化の程度を小さくすることができる。各変化点における電圧変化の程度が小さくなるので、コンデンサとして作用する液晶を充電するための電流量が小さくなって、回路全体における消費電流が小さくなる。また、電圧変化の程度が小さくなることから、電圧変化点で行電極にのるスパイクノイズをいっそう小さくすることができ、その結果、クロストークが小さくなって表示むらがさらに低減する。
【００６５】
なお、本実施の形態では、ＣＭＰ１４がＭＬＡ演算後の列電圧を示す値を昇順に、すなわち各値が小さい値から大きい値に順に並ぶように並べ替えたが、降順に、すなわち各値が大きい値から小さい値に順に並ぶように並べ替えても同様の効果を得ることができる。さらに、選択期間毎に、昇順に出力する状態と降順に出力する状態とを逆にするようにしてもよい。
【００６６】
図７は、表示データが階調レベル２／７（０〜７の８階調レベルのうちの下から３番目の階調レベル）の場合の本実施の形態の駆動方法を説明するための説明図である。図７において、（ａ）は階調レベル２／７の４行３列の表示データ例、（ｂ）は１選択期間中の各分割期間に割り当てられたデータの例、（ｃ）は選択行列の例を示す。図７（ｂ）に示すように、１選択期間を、階調レベルを２進数表現した場合のビット数ｎ（この例ではｎ＝３）の期間に分割する。なお、図５（ｂ）ではＭＬＡ演算結果が記載されていたが、図７（ｂ）には、ＭＬＡ演算の前の表示データが示されている。
【００６７】
そして、ＰＷＭ期間（０）に「１（２の０乗）」の重みを付ける。また、ＰＷＭ期間（１）に「２（２の１乗）」の重みを付ける。さらに、ＰＷＭ期間（２）に「４（２の２乗）」の重みを付ける。また、階調レベルに応じて、各分割期間にデータを割り当てる。この場合には、階調レベルは「２」であるから、ＰＷＭ期間（１）に「１」が割り当てられる。そして、各ＰＷＭ期間における列表示パターンと行選択パターンとの各ビットの排他的論理和の和に応じたレベルの電圧を列電極に印加する。
【００６８】
本実施の形態の駆動方法では、各重み付け期間におけるデータと選択行列の成分とから得られる列電圧に応じた値を昇順または降順に並べ替えて出力するので、表示データが階調レベル２／７のデータである場合には、列電極に印加される電圧波形は図７（ｄ）に示すようになる。その電圧波形では、図１８（ｄ）に示す１選択期間内では並べ替えを行わない従来駆動法に比べて、駆動波形における変化点数が減少している。つまり、階調レベルが２／７のような場合でも、本実施の形態の駆動方法では、駆動波形における変化点数を減少させることができる。なお、ここでは、１選択期間毎に、昇順に出力する状態と降順に出力する状態とが逆になっている。
【００６９】
本実施の形態では、選択期間を重み付けされた複数の分割期間に分割することによって、および、分割期間におけるデータと直交行列の成分とから得られる列電圧に応じた値を昇順または降順に並べ替えて出力することによって、駆動波形における変化点数を減少させる。その結果、駆動波形における周波数成分のばらつきが減少する。さらに、図７（ｄ）に示すように、１選択期間毎に、昇順に出力する状態と降順に出力する状態とを逆にすることによって、より効果的に駆動波形における変化点数を減少させることができる。
【００７０】
本実施の形態では、１選択期間の分割数が７（階調数が８）であったが、例えば、分割数を８にして階調数を９にする場合を考えると、ＭＬＡＣの数を３から４に増加し、増加されたＭＬＡＣに対する重みを８にすればよいことになる。そのような重み（Ｗｔ．）付けの例を図８の（ａ），（ｂ）に示す。しかし、単純にそのようにしたのでは、ラインＬ０に着目すると、８個の「１」以外に７個の「０」が発生する（図８（ｂ）より）。他のラインＬ１〜Ｌ３についても同様に余分な「０」が発生する。
【００７１】
そのようなデータを用いてＭＬＡ演算を行って液晶表示装置に電圧印加を行うと、期待している電圧実効値とは異なる電圧実効値が印加される。よって、期待している表示がなされなくなってしまう。このことは、分割数を８にした場合に限らず、（分割数＋１）が２のｎ乗（ここでｎは自然数）にならない場合には常に該当する。そこで、本発明では、重み付けを以下のようにして決定する。
【００７２】
１選択期間の分割数をＮとすると、まず、Ｎ≧（［２＾（Ｐ０＋１）］−１）となる最大の整数Ｐ０を求める。ここで、「＾」の右側の数は指数を示す。求められたＰ０にもとづく２＾Ｐ０が、２のｎ乗（ここでｎは非負の整数）で表現可能な各重み付けの最大値である。そして、２＾Ｐ０，２＾（Ｐ０−１），・・・，２＾０を、重み付けとして用いることに決定する。ここで決定された重み付けを、「通常の２進数による重み付け」と呼ぶことにする。
【００７３】
次に、通常の２進数による重み付け以外の重み付け（「追加の重み付け」と呼ぶ。）を決定する。まず、（Ｎ−（［２＾Ｐ０＋１］−１））≧２＾Ｐ１となる最大の整数Ｐ１を求める。求められたＰ１にもとづく２＾Ｐ１を１番目の追加の重み付けとする。さらに、（Ｎ−（［２＾（Ｐ０＋１）］−１）−２＾Ｐ１）≧２＾Ｐ２となる最大の整数Ｐ２を求める。求められたＰ２にもとづく２＾Ｐ２を２番目の追加の重み付けとする。以下、同様に、Ｎ−（［２＾（ｐ０＋１）］−１）−２＾Ｐ１−・・・−２＾Ｐｘ）＝０となるまで、順次、整数Ｐ３〜Ｐｘを求め、全ての追加の重み付けを決定する。
【００７４】
例えば、Ｎ＝１３の場合には、Ｎ（＝１３）≧（［２＾（Ｐ０＋１）］−１）となる最大の整数Ｐ０は「２」であるから、２＾２を（＝４），２＾１を（＝２），２＾０を（＝１）を通常の２進数による重み付けとする。また、（１３−［８−１］）≧２＾Ｐ１となる最大の整数Ｐ１は「２」であるから、２＾２を（＝４）を１番目の重み付けとする。さらに、（１３−［８−１］−４］）≧２＾Ｐ２となる最大の整数Ｐ２は「１」であるから、２＾１を（＝２）を２番目の追加の重み付けとする。よって、Ｎ＝１３の場合には、通常の２進数による重み付けとしての４，２，１、および追加の重み付けとしての４，２が重み付けとなる。つまり、１選択期間を階調数に応じて均等に分割した場合の分割期間の数が（２の累乗−１）でない場合には、２のｎ乗（ｎは０または正の整数、より具体的には０から連続する非負の整数）の重み付けを付けた各重み付け期間と、分割期間の数からそれらの重み付け期間に対する重み付けの和を引いた分について２のｍ乗（ｍはｎより大きくない０または正の整数）の重み付けを付けた重み付け期間とを設定する。
【００７５】
なお、（分割数＋１）が２のｎ乗（ここでｎは自然数）で表現できる場合にも、Ｎ≧（［２＾（Ｐ０＋１）］−１）となる最大の整数Ｐ０を求めることによって重み付けを決定することができる。例えば、Ｎ＝７の場合には、Ｐ０は「２」であるから、２＾Ｐ０，２＾（Ｐ０−１），・・・，２＾０としての４，２，１を重み付けとして用いることに決定する。そして、Ｎ（＝７）＝４＋２＋１であるから、追加の重み付けを決定する必要はない。つまり、１選択期間を階調数に応じて均等に分割した場合の分割期間の数が（２の累乗−１）であるときには、重み付けの和が分割期間の数に相当するように、各重み付け期間に、２のｎ乗（ｎは０または正の整数、より具体的には０から連続する非負の整数）の重み付けを付ける。
【００７６】
（実施の形態２）
次に、（分割数＋１）が２のｎ乗（ここでｎは自然数）で表現できない場合の例として、分割数Ｎ＝８の場合について説明する。Ｎ＝８の場合には、Ｎ（＝８）≧（［２＾（Ｐ０＋１）］−１）となる最大の整数Ｐ０は「２」であるから、２＾Ｐ０，２＾（Ｐ０−１），・・・，２＾０としての４，２，１を通常の２進数による重み付けとして用いることに決定する。また、（８−［８−１］）≧２＾Ｐ１となる最大の整数Ｐ１は「０」であるから、２＾０を（＝１）を次に大きい重み付けとする。従って、Ｎ＝８の場合には、通常の２進数による重み付けとしての４，２，１、および追加の重み付けとしての１が重み付けとなる。
【００７７】
図９は、分割数Ｎ＝８の場合のＰＷＭ成分等の例を示す説明図である。図９において、（ａ）は１列分の表示データの例を示す説明図、（ｂ）は通常の２進数による重み付け（Ｗｔ．）としての４，２，１、および追加の重み付けとしての１を用いた場合のＰＷＭ成分およびＭＬＡ演算結果の例を示す説明図、（ｃ）は選択行列の例を示す説明図である。図９（ｂ）において、重み付けされたＰＷＭ期間（０）の長さは、１選択期間を８等分したＰＷＭ期間（分割期間Ｔ０〜Ｔ７）の１つ分の長さに相当する。また、重み付けされたＰＷＭ期間（１）の長さは分割期間２つ分の長さに相当し、重み付けされたＰＷＭ期間（２）の長さは分割期間４つ分の長さに相当し、重み付けされたＰＷＭ期間（３）の長さは分割期間１つ分の長さに相当する。
【００７８】
図１０は、通常の２進数による重み付けとしての４，２，１、および追加の重み付けとしての１の重み付けを用いた場合のＭＬＡＤ１０４の構成を示すブロック図である。図９に示す構成では、ＭＬＡＤ１０４において、ＧＤＡＴＰ２１は、表示データから図９（ｂ）に例示する重み付けされた各ＰＷＭ期間（０）〜（３）の階調データ（ＰＷＭ成分）を生成する。なお、図２に示す実施の形態１の場合と同様に、ビットマップメモリ３１の各列に対応してＭＬＡＤ１０４がそれぞれ接続されている。
【００７９】
また、ＭＬＡＣ１２０Ｃ０，１２０Ｃ１，１２０Ｃ２，１２０Ｃ３は、重み付けされた各ＰＷＭ期間（０）〜（３）に対応して設けられ、それぞれ、ＧＤＡＴＰ２１から出力される重み付けされた各ＰＷＭ期間（０）〜（３）のＰＷＭ成分と、ＲＳＥＬＲ１５から出力される行選択パターンの成分とからＭＬＡ演算を行う。すなわち、ＭＬＡＣ１２０Ｃ０〜１２０Ｃ３は、それぞれ、各ＰＷＭ成分と選択行列の成分との排他的論理和を算出して算出結果を加算し（ＭＬＡ演算）、加算結果を出力する。従って、ＭＬＡＣ１２０Ｃ０〜１２０Ｃ３から「０」〜「４」のいずれかが出力される。ＭＬＡＣ１２０Ｃ０〜１２０Ｃ３から出力される加算結果は、列電圧のレベルを示す値である。
【００８０】
さらに、ＣＮＴ１３は、各ＭＬＡＣ１２０Ｃ０〜１２０Ｃ３から出力される「０」〜「４」のそれぞれの個数を計数し計数結果（「０」〜「４」のそれぞれの個数（０〜８の９値のうちのいずれか））をＣＭＰ１４に出力する。ＣＭＰ１４は、ＣＮＴ１３から出力された計数結果を、ＣＹＣＴ１６から出力されるサイクル信号に従って、列電圧を発生する列電圧発生回路（図示せず）に出力する。サイクル信号は、１選択期間における各ＰＷＭ期間Ｔ０〜Ｔ７のうちどの期間にあるのかを示す信号であり、例えば、サイクル信号として０〜７を示す信号が順に繰り返し出力される。
【００８１】
次に、図１０に示すＭＬＡＤ１０４の動作を、図８（ａ）の説明図、図９の説明図および図１１のＭＬＡＤ１０４の動作を示すタイミング図を参照して説明する。図１１において、１０Ａはサイクル値、１０ＢはＧＤＡＴＰ１１から出力されるＰＷＭ成分、１０ＣはＲＳＥＬＲ１５から出力される行選択パターン、１０ＤはＭＬＡＣ１２０Ｃ０〜１２０Ｃ３の出力、１０ＥはＣＮＴ１３の出力（出力更新）、１０ＦはＣＭＰ１４の出力を示す。図１１に示すように、サイクル値が「３」になると、ビットマップメモリ３１から、ＭＬＡＤ１０４におけるＧＤＡＴＰ２１に対してラインＬ０の表示データが出力され、サイクル値が「４」になるとラインＬ１の表示データが出力され、サイクル値が「５」になるとラインＬ２の表示データが出力され、サイクル値が「６」になるとラインＬ３の表示データが出力される。
【００８２】
また、ＧＤＡＴＰ２１は、ラインＬｎ（本例ではｎは０〜３）の表示データを入力する毎に、入力した表示データに対応した重み付けされた各ＰＷＭ期間（０）〜（３）のＰＷＭ成分を生成する。そして、ＰＷＭ成分の各要素を対応するＭＬＡＣ１２０Ｃ０〜１２０Ｃ３に出力する。表示データが図９の（ａ）に示すようであるとすると、図９の（ｂ）に示す重み付けされたＰＷＭ期間（０）のＰＷＭ成分がＭＬＡＣ１２０Ｃ０に出力され、重み付けされたＰＷＭ期間（１）のＰＷＭ成分がＭＬＡＣ１２０Ｃ１に出力され、重み付けされたＰＷＭ期間（２）のＰＷＭ成分がＭＬＡＣ１２０Ｃ２に出力され、重み付けされたＰＷＭ期間（３）のＰＷＭ成分がＭＬＡＣ１２０Ｃ３に出力される。
【００８３】
そして、ＲＳＥＬＲ１５は、ＧＤＡＴＰ２１から各ＭＬＡＣ１２０Ｃ０〜１２０Ｃ３にラインＬｎのＰＷＭ成分が出力されるときに、その時点の選択期間に対応する行選択パターンにおける成分を出力している。例えば、図９（ｃ）に示すＲ２の行選択パターンを使用している場合には、ＲＳＥＬＲ１５は、ＧＤＡＴＰ２１から各ＭＬＡＣ１２０Ｃ０〜１２０Ｃ３にラインＬ０のＰＷＭ成分が出力されるときに、Ｒ２の行選択パターンにおけるラインＬ０に対応した成分である「１」を出力し、ＧＤＡＴＰ２１から各ＭＬＡＣ１２０Ｃ０〜１２０Ｃ３にラインＬ１のＰＷＭ成分が出力されるときに、Ｒ２の行選択パターンにおけるラインＬ１に対応した成分である「０」を出力する。同様に、ＧＤＡＴＰ２１から各ＭＬＡＣ１２０Ｃ０〜１２０Ｃ３にラインＬ２，Ｌ３のＰＷＭ成分が出力されるときに、Ｒ２の行選択パターンにおけるラインＬ２，Ｌ３に対応した成分を出力する。
【００８４】
各ＭＬＡＣ１２０Ｃ０〜１２０Ｃ３は、ＧＤＡＴＰ２１から出力されたＰＷＭ成分と行選択パターンの成分とについてＭＬＡ演算を行い、演算結果をＣＮＴ１３に出力する。例えば、各ＭＬＡＣ１２０Ｃ０〜１２０Ｃ３は、ＧＤＡＴＰ２１からラインＬ０のＰＷＭ成分を入力する。その際には、ＲＳＥＬＲ１５から行選択パターンにおけるラインＬ０の成分が出力されている。各ＭＬＡＣ１２０Ｃ０〜１２０Ｃ３は、ラインＬ０のＰＷＭ成分と行選択パターンにおけるラインＬ０の成分との排他的論理和を算出し算出結果を記憶する。また、各ＭＬＡＣ１２０Ｃ０〜１２０Ｃ３は、ＧＤＡＴＰ２１からラインＬ１のＰＷＭ成分を入力する。その際には、ＲＳＥＬＲ１５から行選択パターンにおけるラインＬ１の成分が出力されている。各ＭＬＡＣ１２０Ｃ０〜１２０Ｃ３は、ラインＬ１のＰＷＭ成分と行選択パターンにおけるラインＬ１の成分との排他的論理和を算出し算出結果を記憶する。同様に、各ＭＬＡＣ１２０Ｃ０〜１２０Ｃ３は、ＧＤＡＴＰ２１からラインＬ２，Ｌ３のＰＷＭ成分を入力する。その際には、ＲＳＥＬＲ１５から行選択パターンにおけるラインＬ２，Ｌ３の成分が出力されている。各ＭＬＡＣ１２０Ｃ０〜１２０Ｃ３は、ラインＬ２，Ｌ３のＰＷＭ成分と行選択パターンにおけるラインＬ２，Ｌ３の成分との排他的論理和を算出し算出結果を記憶する。各ＭＬＡＣ１２０Ｃ０〜１２０Ｃ３は、サイクル値が「７」になると、記憶された各値を加算する。そして、加算結果をＭＬＡ演算結果（列電圧のレベルを示す値）としてＣＮＴ１３に出力する。
【００８５】
行選択パターンが図９の（ｃ）に示す選択行列のうちのＲ２であったとすると、ＭＬＡＣ１２０Ｃ０は列電圧のレベルを示す値として「１」をＭＬＡ演算結果として出力し、ＭＬＡＣ１２０Ｃ１は「３」を出力し、ＭＬＡＣ１２０Ｃ２は「１」を出力、ＭＬＡＣ１２０Ｃ３は「２」を出力する（図９（ｂ）参照）。
【００８６】
ＣＮＴ１３は、サイクル値が「７」になると、各ＭＬＡＣ１２０Ｃ０〜１２０Ｃ３から出力される「０」〜「４」のそれぞれの個数を計数し計数結果をＣＭＰ１４に出力するのであるが、本実施の形態では、ＭＬＡＣ１２０Ｃ０およびＭＬＡＣ１２０Ｃ３からの値をそのまま計数し、ＭＬＡＣ１２０Ｃ１からの値を２回出力されたと見なして計数し、ＭＬＡＣ１２０Ｃ２からの値を４回出力されたと見なして計数する。従って、本例では、「４」について０、「３」について２個、「２」について１個、「１」について５個を示す信号をＣＭＰ１４に出力するように出力値を更新する。
【００８７】
ＣＭＰ１４は、サイクル値が「０」になると、列電圧のレベルを示す値のうち最も小さい値を出力する。この場合には、「１」を出力する。また、サイクル値が「１」になると、その時点で、列電圧のレベルを示す値のうち最も小さい値を出力する。なお、既に出力済みの値は、最も小さい値の判断対象から除外される。ＣＭＰ１４は、同様に、サイクル値が「２」，「３」，「４」，「５」，「６」，「７」になると、それぞれの時点で、列電圧のレベルを示す値のうち最も小さい値を出力する。
【００８８】
なお、本実施の形態では、ＣＭＰ１４がＭＬＡ演算後の列電圧を示す値を昇順に並べ替えて出力することになるが、降順に並べ替えても同様の効果を得ることができる。さらに、選択期間毎に、昇順に出力する状態と降順に出力する状態とを逆にするように構成してもよい。
【００８９】
（実施の形態３）
上記の実施の形態では、列電圧の電圧レベル数は５レベルであったが（同時選択ライン数が４の場合）、ＭＬＡ法において列電圧の電圧レベル数を低減化する方法として同時選択されるラインの一部を実際に表示させないダミーラインとする方法がある。
【００９０】
以下、ダミーラインを設けたＭＬＡ法に重み付けを用いたＰＷＭ法を適用した例を図１２を用いて説明する。ここでは、同時選択ライン数を３とし、１つのダミーラインを設定し、ＭＬＡの１選択期間をＴ０〜Ｔ７の８つの分割期間に分割してＰＷＭ法を実現する場合を例にする。図１２において、（ａ）は１列分の表示データの例を示す説明図、（ｂ）は（ａ）に示す表示データに対応した各分割期間Ｔ０〜Ｔ７におけるＰＷＭ成分およびＭＬＡ演算結果の例を示す説明図、（ｃ）はダミーラインを含む選択行列の例を示す説明図、（ｄ）は通常の２進数による重み付け（Ｗｔ．）としての４，２，１、および追加の重み付けとしての１を用いた場合のＰＷＭ成分の例を示すを示す説明図である。図１２（ｄ）において、重み付けされたＰＷＭ期間（０）の長さは、１選択期間（Ｔ）を８つのＰＷＭ期間（分割期間Ｔ０〜Ｔ７）に等分に分割した場合の分割期間１つ分の長さに相当する。また、重み付けされたＰＷＭ期間（１）の長さは分割期間２つ分の長さに相当し、重み付けされたＰＷＭ期間（２）の長さは分割期間４つ分の長さに相当し、重み付けされたＰＷＭ期間（３）の長さは分割期間１つ分の長さに相当する。
【００９１】
（０）〜（３）のそれぞれの重み付けされたＰＷＭ期間で、列電圧の電圧レベル数を２レベルにするための仮想行のデータを決定する。図１２（ｃ）に示す直交行列を用い、Ｒ２が行選択パターンである場合には、重み付けされたＰＷＭ期間（０），（１）では仮想データ（ダミーデータ）を「０」とする。また、重み付けされたＰＷＭ期間（２），（３）のＰＷＭ期間では仮想データを「１」とする。
【００９２】
そして、ＭＬＡ演算を行うと、演算結果には「１」および「３」の２種類しか現れない。このように、ダミーラインを設けた場合には列電圧の電圧レベル数を低減することができ、同時選択ライン数を３として１ラインのダミーラインを設けた場合には、列電圧の電圧レベル数を２レベルにすることができる。
【００９３】
図１３は、実施の形態３の構成例を示すブロック図である。図１３に示す構成では、ＭＬＡＤ１０５において、ＧＤＡＴＰ２１は、表示データから重み付けされた各ＰＷＭ期間（０）〜（３）のＰＷＭ成分を生成する。また、ＭＬＡＣ１２０Ｃ０，１２０Ｃ１，１２０Ｃ２，１２０Ｃ３は、重み付けされた各ＰＷＭ期間（０）〜（３）に対応して設けられ、それぞれ、ＧＤＡＴＰ２１から出力される重み付けされた各ＰＷＭ期間（０）〜（３）のＰＷＭ成分に列電圧の電圧レベル数を低減させるための仮想データを付加したものと、ＲＳＥＬＲ１５から出力される行選択パターンの成分とからＭＬＡ演算を行う。なお、ＧＤＡＴＰ２１から出力されるＰＷＭ成分に既に仮想データが含まれているように構成してもよい。
【００９４】
ＭＬＡＣ１２０Ｃ０〜１２０Ｃ３は、それぞれ、各ＰＷＭ成分（仮想データを含む）とダミーラインを含む選択行列の成分との排他的論理和を加算し加算結果を出力する。この場合、仮想データを適当に設定することによって、ＭＬＡＣ１２０Ｃ０〜１２０Ｃ３によるＭＬＡ演算の結果を「１」または「３」のいずれかにすることができる。そして、ＭＬＡＣ１２０Ｃ０〜１２０Ｃ３は、ＭＬＡ演算の結果が「１」である場合には「０」を出力し、ＭＬＡ演算の結果が「３」である場合には「１」を出力する。
【００９５】
ＭＬＡ演算の結果が「１」である場合には列電圧として−Ｖｃが用いられ、ＭＬＡ演算の結果が「３」である場合には列電圧として＋Ｖｃが用いられる。よって、ＭＬＡＣ１２０Ｃ０〜１２０Ｃ３が出力する「０」は−Ｖｃに対応し、ＭＬＡＣ１２０Ｃ０〜１２０Ｃ３が出力する「１」は＋Ｖｃに対応する。
【００９６】
加算を行う回路であるＡＤＤ１３１は、各ＭＬＡＣ１２０Ｃ０〜１２０Ｃ３から出力される「１」のの個数（０〜８の９値のうちのいずれか）を加算し加算値をＣＭＰ１４に出力する。ＣＭＰ１４は、ＡＤＤ１３１から出力された加算値に応じて、データをＣＹＣＴ１６から出力されるサイクル信号に従って出力する。
【００９７】
なお、図２に示す実施の形態１の場合と同様に、ビットマップメモリ３１の各列に対応してＭＬＡＤ１０５がそれぞれ接続されている。また、本実施の形態では、各演算手段は、重み付けされた各ＰＷＭ期間に対応して設けられている各ＭＬＡＣ１２０Ｃ０〜１２０Ｃ３で実現され、各演算手段から出力される演算値（本例では０〜１のいずれか）の発生数を計数する計数手段は、ＡＤＤ１３１で実現され、列電圧値出力手段は、ＣＭＰ１４およびＣＹＣＴ１６で実現されている。
【００９８】
次に、図１３に示すＭＬＡＤ１０５の動作を、図１２の説明図および図１４のタイミング図を参照して説明する。図１４において、１３Ａはサイクル値、１３ＢはＧＤＡＴＰ２１から出力されるＰＷＭ成分、１３ＣはＲＳＥＬＲ１５から出力される行選択パターン、１３ＤはＭＬＡＣ１２０Ｃ０〜１２０Ｃ３の出力、１３ＥはＡＤＤ１３１の出力（出力更新）、１３ＦはＣＭＰ１４の出力を示す。図１４に示すように、サイクル値が「４」になると、ビットマップメモリ３１から、ＭＬＡＤ１０５におけるＧＤＡＴＰ２１に対してラインＬ０の表示データが出力され、サイクル値が「５」になるとラインＬ１の表示データが出力され、サイクル値が「６」になるとラインＬ２の表示データが出力される。
【００９９】
また、ＧＤＡＴＰ２１は、ラインＬｎ（本例ではｎは０〜２）の表示データを入力する毎に、入力した表示データに対応した重み付けされた各ＰＷＭ期間（０）〜（３）のＰＷＭ成分を生成する。そして、ＰＷＭ成分の各要素を対応するＭＬＡＣ１２０Ｃ０〜１２０Ｃ３に出力する。表示データが図１２の（ａ）に示すようであるとすると、図１２の（ｄ）に示す重み付けされたＰＷＭ期間（０）のＰＷＭ成分がＭＬＡＣ１２０Ｃ０に出力され、重み付けされたＰＷＭ期間（１）のＰＷＭ成分がＭＬＡＣ１２０Ｃ１に出力され、重み付けされたＰＷＭ期間（２）のＰＷＭ成分がＭＬＡＣ１２０Ｃ２に出力され、重み付けされたＰＷＭ期間（３）のＰＷＭ成分がＭＬＡＣ１２０Ｃ３に出力される。
【０１００】
そして、ＲＳＥＬＲ１５は、ＧＤＡＴＰ２１から各ＭＬＡＣ１２０Ｃ０〜１２０Ｃ３にラインＬｎのＰＷＭ成分が出力されるときに、その時点の選択期間に対応する行選択パターンにおける成分を出力している。例えば、図１２（ｃ）に示すＲ２の行選択パターンを使用している場合には、ＲＳＥＬＲ１５は、ＧＤＡＴＰ２１から各ＭＬＡＣ１２０Ｃ０〜１２０Ｃ３にラインＬ０のＰＷＭ成分が出力されるときに、Ｒ２の行選択パターンにおけるラインＬ０に対応した成分である「１」を出力し、ＧＤＡＴＰ２１から各ＭＬＡＣ１２０Ｃ０〜１２０Ｃ３にラインＬ１のＰＷＭ成分が出力されるときに、Ｒ２の行選択パターンにおけるラインＬ１に対応した成分である「０」を出力する。同様に、ＧＤＡＴＰ２１から各ＭＬＡＣ１２０Ｃ０〜１２０Ｃ３にラインＬ２のＰＷＭ成分が出力されるときに、Ｒ２の行選択パターンにおけるラインＬ２に対応した成分を出力する。
【０１０１】
各ＭＬＡＣ１２０Ｃ０〜１２０Ｃ３は、ＧＤＡＴＰ２１から出力されたＰＷＭ成分と行選択パターンの成分とについてＭＬＡ演算を行い、演算結果をＡＤＤ１３１に出力する。例えば、各ＭＬＡＣ１２０Ｃ０〜１２０Ｃ３は、ＧＤＡＴＰ２１からラインＬ０のＰＷＭ成分を入力する。その際には、ＲＳＥＬＲ１５から行選択パターンにおけるラインＬ０の成分が出力されている。各ＭＬＡＣ１２０Ｃ０〜１２０Ｃ３は、ラインＬ０のＰＷＭ成分と行選択パターンにおけるラインＬ０の成分との排他的論理和を算出し算出結果を記憶する。
【０１０２】
また、各ＭＬＡＣ１２０Ｃ０〜１２０Ｃ３は、ＧＤＡＴＰ２１からラインＬ１のＰＷＭ成分を入力する。その際には、ＲＳＥＬＲ１５から行選択パターンにおけるラインＬ１の成分が出力されている。各ＭＬＡＣ１２０Ｃ０〜１２０Ｃ３は、ラインＬ１のＰＷＭ成分と行選択パターンにおけるラインＬ１の成分との排他的論理和を算出し算出結果を記憶する。同様に、各ＭＬＡＣ１２０Ｃ０〜１２０Ｃ３は、ＧＤＡＴＰ２１からラインＬ２のＰＷＭ成分を入力する。その際には、ＲＳＥＬＲ１５から行選択パターンにおけるラインＬ２の成分が出力されている。各ＭＬＡＣ１２０Ｃ０〜１２０Ｃ３は、ラインＬ２のＰＷＭ成分と行選択パターンにおけるラインＬ２の成分との排他的論理和を算出し算出結果を記憶する。
【０１０３】
さらに、ダミーラインの成分と仮想データとの排他的論理和を算出して、その算出結果と記憶されている各算出結果とを加算する処理を行って最終的なＭＬＡ演算結果を得るように構成している。しかし、ＭＬＡ演算結果を「１」または「３」の２種類とするには、記憶されている各算出結果の和が「０」または「１」であればＭＬＡ演算結果を「１」とし、記憶されている各算出結果の和が「２」または「３」であればＭＬＡ演算結果を「３」とすればよい。換言すれば、そうなるように仮想データが決められる。
【０１０４】
従って、各ＭＬＡＣ１２０Ｃ０〜１２０Ｃ３は、ダミーラインの成分と仮想データとの排他的論理和を算出することなく、サイクル値が「７」になると、記憶されている各算出結果を加算する。その加算結果が「０」または「１」（２進２桁表示した場合の上位ビットが「０」）であれば、ＭＬＡ演算結果（列電圧のレベルを示す値）としての「１」を示す「０」をＡＤＤ１３１に出力する。加算結果がが「２」または「３」（２進２桁表示した場合の上位ビットが「１」）であれば、ＭＬＡ演算結果としての「３」を示す「１」をＡＤＤ１３１に出力する。
【０１０５】
行選択パターンが図１２の（ｃ）に示す選択行列のうちのＲ２であったとすると、ＭＬＡＣ１２０Ｃ０のＭＬＡ演算結果は「１」であり、ＭＬＡＣ１２０Ｃ１のＭＬＡ演算結果は「３」であり、ＭＬＡＣ１２０Ｃ２のＭＬＡ演算結果は「１」であり、ＭＬＡＣ１２０Ｃ３のＭＬＡ演算結果は「１」である（図１２（ｄ）参照）。よって、ＭＬＡＣ１２０Ｃ０は「０」を出力し、ＭＬＡＣ１２０Ｃ１は「１」を出力し、ＭＬＡＣ１２０Ｃ２は「０」を出力し、ＭＬＡＣ１２０Ｃ３は「０」を出力する。
【０１０６】
このように、直交行列は実際に表示しないダミーラインに対応した行を含む。そして、演算手段は、１選択期間に列電極に印加する電圧レベルの数（種類）を減らすように設定された仮想データを階調に応じたデータに含めて演算を行っている。
【０１０７】
サイクル値が「７」になると、ＡＤＤ１３１は、各ＭＬＡＣ１２０Ｃ０〜１２０Ｃ３から出力される「１」の個数を加算して加算値を示す信号をＣＭＰ１４に出力するように出力値を更新する。しかし、本実施の形態では、ＭＬＡＣ１２０Ｃ０，１２０Ｃ３からの値をそのまま計数し、ＭＬＡＣ１２０Ｃ１からの値を２回出力されたと見なして計数し、ＭＬＡＣ１２０Ｃ２からの値を４回出力されたと見なして計数する。従って、本例では、加算値として「２」を演算する。
【０１０８】
また、本実施の形態では、ＣＭＰ１４は、［（ＰＷＭ分割数（分割期間Ｔ０〜Ｔ７の数、本例では８）−加算値］＞サイクル信号が示す値（サイクル値）、である場合には、「０」（−Ｖｃに対応）を出力し、それ以外の場合には、「１」（＋Ｖｃに対応）を出力する。
【０１０９】
本例では、加算値は「２」であるから、ＣＭＰ１４は、ＰＷＭ期間Ｔ０〜Ｔ５では「０」を出力し、ＰＷＭ期間Ｔ６〜Ｔ７では「１」を出力する。従って、１選択期間における列電圧の変化点は１回である。このように、同時選択ライン数が３であって仮想ラインを１ライン設定した場合には、本発明によれば、列電圧の変化点が生ずる回数は高々１回に低減される。
【０１１０】
なお、ＣＭＰ１４は、列電圧のレベルを示す値を降順に出力してもよい。その場合には、ＣＭＰ１４は、加算値＞サイクル値、である場合には「１」（＋Ｖｃに対応）を出力し、それ以外の場合には、「０」（−Ｖｃに対応）を出力する。本例では、加算値は「２」であるから、ＣＭＰ１４は、ＰＷＭ期間Ｔ０，Ｔ１では「１」を出力し、ＰＷＭ期間Ｔ２〜Ｔ７では「０」を出力する。
【０１１１】
なお、本実施の形態では、ＡＤＤ１３１からＣＭＰ１４に、２レベルの列電圧（−Ｖｃ，＋Ｖｃ）のうちの一方（＋Ｖｃ）に対応した「１」について０〜８の９値のうちのいずれかの値を加算値として出力するが、個数の合計はＰＷＭ期間Ｔ０〜Ｔ７に応じた８個である。よって、ＡＤＤ１３１が一方のレベルの列電圧についての加算値を出力するようにしても、ＣＭＰ１４は、残り１つのレベルについての個数はわかる。なお、それぞれのレベルの列電圧についての個数を出力するようにしてもよい。
【０１１２】
本実施の形態によれば、実施の形態１，２の場合と同様に、ＭＬＡＣの数を削減できるのであるが、さらに計数手段としてのＡＤＤ１３１の構成も簡略化される。つまり、加算値を２進数で表現する場合、第０ビットには重み「１（２＾０）」のＭＬＡＣ１２０Ｃ０の出力を設定する。第１ビットには重み「２（２＾１）」のＭＬＡＣ１２０Ｃ１の出力を設定する。第２ビットには重み「４（２＾２）」のＭＬＡＣ１２０Ｃ２の出力を設定する。以上のように設定した上で、ＭＬＡＣ１２０Ｃ３の出力を加算すればよい。
【０１１３】
なお、ＭＬＡＣ１２０Ｃ０〜１２０Ｃ２に設けられている重み付けは、上述した通常の２進数による重み付けに対応し、ＭＬＡＣ１２０Ｃ３に設けられている重み付けは、上述した追加の重み付けに対応している。従って、ＡＤＤ１３１は、通常の２進数による重み付けに対応しているＭＬＡＣの出力については加算処理を行う必要はなく、追加の重み付けに対応しているＭＬＡＣの出力についてのみ加算処理を行えばよい。
【０１１４】
以上に説明したように、本発明によれば、ＭＬＡ演算後の列電圧を示す値を昇順に並べ替えて出力することによって、列電圧の変化点が生ずる回数を低減する。さらに、ＭＬＡＣに重みを付けることによって、駆動回路の回路規模を削減できる。また、ＭＬＡ演算後の列電圧を示す値を昇順または降順に並べ替えると、列電圧の変化点が生ずる回数が低減されるだけでなく、各変化点における電圧変化の程度を小さくできる。また、１選択期間の分割数を任意の数に設定する場合でも、ＭＬＡＣの重み付けを適切に設定することができる。
【０１１５】
上記の実施の形態１〜３では、ＣＭＰ１４は、ＰＷＭ位相を時間的に反転する制御を行った。さらに、ＰＷＭ位相を空間的に反転するようにしてもよい。ＰＷＭ位相を空間的に反転するとは、隣接する列電極に印加される列電圧の位相を反転させることである。例えば、図２に示す構成において、奇数列の列電極に対応する駆動回路が昇順に列電圧のレベルを示す値を出力しているときには、偶数列の列電極に対応する駆動回路が降順に列電圧のレベルを示す値を出力するように制御する。全ての列電極に対して列電圧が同方向（立ち上がる方向または立ち下がる方向）に変化すると、行電極には大きなスパイクノイズがのってしまう。その結果、列電極の電圧の変化タイミングにおいて、画素に印加される電圧がなまり、画素に印加される電圧実効値の損失が大きくなってクロストークが大きくなる。しかし、ＰＷＭ位相を空間的に反転させた場合には、空間的に、列電圧の電圧変化方向が揃わないようにすることができる。その結果、行電極に生ずるスパイクノイズをかなり低減できる。
【０１１６】
また、上記の実施の形態１〜３では、各列電極に対応して駆動回路が設けられていたが、１つの演算回路を設け、その演算回路において、液晶表示装置の全ての列電極のそれぞれに対応した列電圧を示す値を演算して出力するようにしてもよい。または、列電極数よりも少ない数の複数の演算回路を設けてもよい。例えば、列電極数の１／ｎ（ｎは２以上の整数）の演算回路を設け、各演算回路がｎ本の列電極に対応した演算を行うようにしてもよい。
【０１１７】
また、上記の実施の形態１〜３では、選択期間の分割数として７または８を例示したが、分割数は３以上のいずれの値であってもよい。なお、分割数は２であってもよいが、２の場合には、重み付け期間におけるデータと直交行列の成分とから得られる列電圧に応じた値を昇順または降順に並べ替える処理が必要とされない。さらに、駆動法としてＭＬＡを用いた場合に実用的な表示品質が確保できる範囲で、使用するフレーム周波数に制約はない。なお、実際に使用する可能性がある６４程度までの分割数を考慮すると、３０〜２００Ｈｚ程度のフレーム周波数を使用可能である。
【０１１８】
また、同時選択数および選択期間の分割数によらずに、本発明の昇順または降順のパルスの位置合わせが常に成立するのは、選択期間を完全、またはほぼ完全に等分（例えば、最短の分割期間と最長の分割期間との差が１０％以下）に分割する場合のみである。しかし、階調性の表示を最低限行うという観点では、「短い方から２つの分割期間の和＞最長の分割期間」であれば、選択期間を非等分に分割してもパルスの位置合わせが成立する。なお、パルスの位置合わせとは、列電圧を形成するパルスが昇順または降順に出力されるように、ＭＬＡ演算結果を並べ替えることである。
【０１１９】
「短い方から２つの分割期間の和≦最長の分割期間」であると、階調性の表示が成立しなくなる。例えば、３分割（０．３：０．４：１、合計１．７）の場合をあげる。データ処理上は、選択期間を等分に分割した均等分割として扱うと、１／３階調であるべきところが、０．３／１．７、０．４／１．７、または１／１．７階調として表示され、２／３階調であるべきところが、０．７／１．７、１．３／１．７、または１．４／１．７階調として表示される。すると、階調の逆転が生じ、階調表示として成立しなくなる。
【０１２０】
ただし、同時選択数が３で仮想行が１行の場合などのＭＬＡ演算結果が２種類（＋Ｖｃと−Ｖｃ）である場合で、３分割（例えば、３：１：１、合計５）で２つの分割期間の長さが等しいような場合には、ＭＬＡ演算結果の並べ替えによって変化点を１つにすることができ、階調表示が成立する。
【０１２１】
【発明の効果】
以上に述べたように、本発明によれば、消費電流の増大とクロストークの増大を抑制でき、さらには駆動回路の回路規模の増大を抑制できる効果がある。
【０１２２】
分割期間の数が（２の累乗−１）であるときには２のｎ乗（ｎは０または正の整数）の重み付けを付けるので、駆動回路の回路規模の増大を効果的に抑制できる。
【０１２３】
２のｎ乗（ｎは０または正の整数）の重み付けを付けた複数の重み付け期間と、分割期間の数から複数の重み付け期間に対する重み付けの和を引いた分について２のｍ乗（ｍはｎより大きくない０または正の整数）の重み付けを付けた重み付け期間とを設定することによって、分割期間の数が（２の累乗−１）でなくても、消費電流の増大とクロストークの増大を抑制し、駆動回路の回路規模の増大を抑制する駆動方法および駆動回路を実現できる。
【０１２４】
１選択期間を等分に分割して分割期間とすることによって、表示品位を低下させないようにすることができる。
【０１２５】
直交行列に実際に表示しないダミーラインに対応した行を含め、１選択期間に列電極に印加する電圧レベルの数を減らすように設定された仮想データを階調に応じたデータに含めて演算を行うことによって、列電圧の電圧レベル数を低減化しつつ、駆動回路の回路規模の増大を抑制する駆動方法および駆動回路を実現できる。
【図面の簡単な説明】
【図１】  液晶表示装置の駆動回路の構成例を示すブロック図。
【図２】  ビットマップメモリと駆動回路の接続例を示すブロック図。
【図３】  ＭＬＡ法に８階調表示を行うことができるＰＷＭ法を適用した本発明の一例を示す説明図。
【図４】  駆動回路の比較例の一例を示すブロック図。
【図５】  ＭＬＡＣになされる重み付けを説明するための説明図。
【図６】  実施の形態１の駆動回路の動作を示すタイミング図。
【図７】  実施の形態１の駆動回路における駆動波形等を示す説明図。
【図８】  重み付けの例を示す説明図。
【図９】  分割数Ｎ＝８の場合のＰＷＭ成分等の例を示す説明図。
【図１０】  実施の形態２の駆動回路の示すブロック図。
【図１１】  実施の形態２の駆動回路の動作を示すタイミング図。
【図１２】  実施の形態３のＭＬＡ法にＰＷＭ法を適用した例を示す説明図。
【図１３】  実施の形態３の駆動回路の示すブロック図。
【図１４】  実施の形態３の駆動回路の動作を示すタイミング図。
【図１５】  ＭＬＡ法にＰＷＭ法を適用した従来例を示す説明図。
【図１６】  一般的なＰＷＭ法の例を示す説明図。
【図１７】  仮想行を設けた場合のＭＬＡ法にＰＷＭ法を適用した従来例を示す説明図。
【図１８】  従来駆動法を説明するための説明図。
【符号の説明】
１０２Ｃ，１０４，１０５  ＭＬＡＣ
１０２Ｃ１〜１０２Ｃｎ  ＭＬＡＤ
１１    ＧＤＡＴＰ
１２０Ｃ０〜１２０Ｃ６  ＭＬＡＣ
１３    ＣＮＴ
１３１  ＡＤＤ
１４    ＣＭＰ
１５    ＲＳＥＬＲ
１６    ＣＹＣＴ
３１    ビットマップメモリ
【図１】
0004133079.tif 000002
【図２】
0004133079.tif 000003
【図３】
0004133079.tif 000004
【図４】
0004133079.tif 000005
【図５】
0004133079.tif 000006
【図６】
0004133079.tif 000007
【図７】
0004133079.tif 000008
【図８】
0004133079.tif 000009
【図９】
0004133079.tif 000010
【図１０】
0004133079.tif 000011
【図１１】
0004133079.tif 000012
【図１２】
0004133079.tif 000013
【図１３】
0004133079.tif 000014
【図１４】
0004133079.tif 000015
【図１５】
0004133079.tif 000016
【図１６】
0004133079.tif 000017
【図１７】
0004133079.tif 000018
【図１８】
0004133079.tif 000019