(57)【特許請求の範囲】
【請求項１】
入力信号を受信するための相互結合された制御端子及び出力信号を供給するための相互結合された主電流端子を持つ複数の並列配置差動対と、ゲイン制御信号の関数として前記差動対を不平衡にする手段とを有するゲイン制御回路において、
前記不平衡手段は、前記対の不平衡度を減少又は増大させる場合、２つの連続した差動対間のオフセット電圧の減少又は上昇、及び、差動対の共通エミッタに供給するテール電流の上昇又は減少により、前記差動対個々のゲインをそれぞれ上昇又は減少し、当該ゲイン制御回路の入力部に見られるリニアレンジの幅を縮小または拡大させ、かつ、前記リニアレンジの幅とゲインとの関係が可変的であるように構成されたことを特徴とするゲイン制御回路。
【請求項２】
請求項１に記載のゲイン制御回路において、
前記ゲイン制御回路が、半導体本体の一部を形成し、
前記複数の差動対の前記相互結合された制御端子が、ベース領域の一部を形成し、前記ベース領域は、前記差動対を前記ゲイン制御信号の関数として不平衡にするための電流を該ベース領域に供給するための２つの接点を有し、前記電流は前記ゲイン制御信号から前記不平衡化手段により導かれることを特徴とするゲイン制御回路。
【請求項３】
入力信号を受信する相互結合された制御端子と出力信号を供給する相互結合された主電流端子とを有する複数の並列配置差動対を用いるゲイン制御方法であって、
ゲイン制御信号の関数として前記差動対を不平衡にする工程を有するものにおいて、
前記対の不平衡度が減少又は増大する場合、２つの連続した差動対間のオフセット電圧の減少又は上昇、及び、差動対の共通エミッタに供給するテール電流の上昇又は減少により、前記差動対個々のゲインをそれぞれ上昇又は減少させ、当該ゲイン制御回路の入力部に見られるリニアレンジの幅を縮小または拡大させ、かつ、前記リニアレンジの幅とゲインとの関係が可変的である工程を有することを特徴とするゲイン制御方法。
【請求項４】
受信信号を増幅する増幅回路を有する受信機において、
前記増幅回路が請求項１に記載のゲイン制御回路を有することを特徴とする受信機。
【発明の詳細な説明】
技術分野
本発明は、並列配置された差動対がゲイン制御信号の関数として不平衡にされるゲイン制御回路及び方法に関する。本発明は同様にこのようなゲイン制御回路を組み込んだ受信機に関する。
背景技術
国際特許出願第PCT/IB95/00848は、上述の形式の従来のゲイン制御回路を開示している。従来ゲイン制御回路においては、Ｎ個の並列配置差動対が伝達アドミッタンス段を構築している。これは、入力電圧が共通して差動対のベース間に供給され、そして出力電流がこれら差動対の相互結合されたコレクタから提供されることを意味する。伝達アドミッタンス段のゲインは、差動対の不平衡度をより大きな又はより小さな状態にすることにより変化する。最大ゲイン用には、差動対の全てが伝送特性が重なり合うように平衡される。この場合には、伝達アドミッタンス段のゲインは、個々の差動対のゲインを差動対の数（Ｎ）により乗じたものに等しい。最小ゲイン用には、差動対が伝送特性が略々重なり合わないように不平衡にされる。このような場合、伝達アドミッタンス段のゲインは、差動対個々のゲインにほぼ等しい。最大と最小との間の或るゲイン用には、伝送特性が一定限度まで重なるように差動対が不平衡状態とされる。
従来のゲイン制御回路は、入力信号の振幅を所望のレベルにするために使用可能である。このゲインは、入力信号の振幅が比較的低い場合には高く、逆に比較的高い場合には低い。従来のゲイン制御回路のリニアレンジは、所望の形態でゲインと共に変化する。ゲインが比較的高い場合、入力に見られるリニアレンジは最小である。これは比較的小さい入力信号振幅に応じる。逆に、ゲインが比較的低い場合、比較的大きな振幅入力信号に対応するように、入力に見られるリニアレンジは比較的広い。即ち、従来のゲイン制御回路のリニアレンジは入力信号の振幅に応じて変化する。これはゲイン制御回路のゲイン制御範囲に渡って比較的低い歪みを維持する。
発明の開示
本発明は、従来に比して、歪み及びノイズの両方についてより望ましいゲイン制御を提供することに向けられる。このため、本発明の第１の特徴は、請求項１及び２に規定されたようなゲイン制御回路を提供する。本発明の第２の特徴は、請求項３に規定されたようなゲイン制御方法を提供する。そして本発明の第３の特徴は、請求項４に規定されたような受信機を提供する。
本発明は、以下のような特徴を考慮したものである。特定の入力信号振幅のそれぞれについて、不平衡度の最適状態が、ノイズ及び歪みについて存在する。不平衡度が大きすぎる場合、入力信号は差動対の個々を十分に駆動せず、結果としてノイズが不必要に大きくなる。しかしながら、不平衡度が低すぎると、入力信号は、もはや入力に見られるリニアレンジには合わず、結果として歪みが不必要に大きくなる。
多くのアプリケーションにおいて、ゲイン制御回路は、所望のレベルに出力信号の振幅を導くゲイン制御ループの一部である。結果として、入力信号の振幅は、上述のゲインに反比例する。即ち、ゲイン制御回路のノイズ及び歪み挙動は、差動対のゲインと不平衡度の状態との関係に依存する。
本発明によると、差動対個々のゲインは、不平衡度が増大すると低くなり、また逆に減少すると高くなる。即ち、ゲインは差動対の不平衡度の対応する増大又は減少によってのみ低下又は上昇するのではなく差動対の個々のゲインの対応した低下又は上昇に応じて低下又は上昇する。結果として、従来と比べて、ゲインに応じた不平衡度の変化の程度はより小さい。更に、従来、リニアレンジ幅とゲインとの関係は完全に固定であったが、変化の程度は調整可能である。従来と比べて上述の２つの特徴は、ゲイン制御範囲全体を通じた最適なリニアレンジのより良い近似を与え、即ちノイズ及び歪みに関して大幅に向上した性能を発揮する。
望ましいノイズ及び歪み挙動に加えて、本発明のいくつかの更なる利点は以下のようなものである。一つの更なる利点は、ゲインとゲイン制御信号との関係がおよそ対数的である、ということである。他の更なる利点は、ゲイン制御範囲が比較的広い、ということである。
本発明は同様に、受信信号が上述のゲイン制御回路により増幅される受信機を提供する。ゲイン制御回路の望ましいノイズ及び歪み処理は、良好な受信品質をもたらす。
【図面の簡単な説明】
第１図は、本発明によるゲイン制御回路の例を示すブロック図である。
第２図は、図１のゲイン制御回路の実施例のゲイン制御及び歪み特性を一つのグラフで示す。
第３図は、第１図のゲイン制御回路の集積回路の実施例の配置図である。
第４図は、本発明による受信機のブロック図を示す図である。
発明を実施するための最良の形態
本発明及び本発明の利点を改善のため選択的に使用されても良い付加的な特徴は、以下の実施例を参照した説明から明らかにされるであろう。
なお、図中、類似した要素には類似した符号を付した。
第１図は、本発明のゲイン制御回路GCCの実施例を示す図である。第１図のゲイン制御回路は、差動出力信号Voutを生成するために差動入力信号Vinを増幅する。増幅量は、ゲイン制御電圧Vagcにより制御される。
第１図のゲイン制御回路は、２つの部分、即ち信号処理部SHPとバイアス制御部BCPとに機能分解できる。信号処理部SHPの核は、並列配置されたN個の差動対DP1，DP2…DPNにより形成される。差動対DP1，DP2…DPNは、バッファトランジスタTb，Tb’を介してベース間の差動入力信号Vinを受入れる。出力信号Voutは差動対DP1，DP2…DPNのコレクタから提供される。２つのＤＣバイアスパラメータ、即ち、2つの連続した差動対間のオフセット電圧VΔと差動対DP1，DP2…DPNの共通のエミッタに供給されるテール電流I1，I2…INとが、ゲインを特定のレベルに設定するように調整される。オフセット電圧ＶΔは、ベース相互接続抵抗Rb1，…RbN及びRb1’…RbN’の２つのラインをそれぞれ流れる２つのオフセット電流ＩΔ及びＩΔ’の結果である。
バイアス制御部BCPは、ゲイン制御電圧Vagcを２つのオフセット電流ＩΔ及びＩΔ’、そしてテール電流I1，I2…INに効率的に変換する。バイアス制御部BCPにおいて、差動対DCは電流ISagcを２つの成分に分割する。これらの成分の大きさは、基準電圧Vrefに対するゲイン制御電圧Vagcの値に依存する。第１電流ミラーCM1は、一方の成分からオフセット電流ＩΔ及びＩΔ’を導き、第２電流ミラーCM2は、他方の成分からテール電流I1，I2…INを導く。
ゲイン制御電圧Vagcが相当に基準電圧Vrefよりも高い場合、オフセット電流ＩΔ及びＩΔ’そして結果としてオフセット電圧ＶΔが実質的にゼロとなるにもかかわらず、ほとんどの入力電流ISagcがテール電流I1，I2…IN用に使用される。この場合、信号処理部の独立した差動対DP1，DP2…DPNは最大ゲインを有し、そして差動対DP1，DP2…DPNの伝送特性が略々重なる。この設定によると、信号処理部SHPが最大ゲインを有する。
上述の状態から開始して、ゲイン制御電圧Vagcが低減すると、以下のような効果が生じる。或るゲイン制御電圧Vagc（Ｈ）未満では、テール電流I1，I2…INの大きさがISagc未満になり始め、オフセット電流ＩΔ及びＩΔ’はゼロから離れるように変化する。ゲイン制御電圧Vagc（Ｈ）は、ゲイン制御範囲の高いゲイン境界を表す。
ゲイン制御電圧が更に低減されると、オフセット電流ＩΔ及びＩΔ’、そして結果としてオフセット電圧ＶΔが上昇するにも関わらず、テール電流I1，I2…INが減少する。テール電流の減少は、差動対DP1，DP2…DPN各々のゲインを減少させ、結果として全体として信号処理部SHPのゲインを減少させる。オフセット電圧ＶΔの上昇は、差動対DP1，DP2…DPNの伝送特性の重なりを削減する。これは、入力においてみられるリニアレンジ幅を広げ、そしてテール電流I1，I2…INの低減に起因するゲインの削減に加えて更にゲインを削減するという信号処理部SHPに対する二重の効果を有する。
即ち第１図のゲイン制御回路において、ゲインが、差動対DP1，DP2…DPNの間の不平衡度を増加させることにより、そして個々の差動対のゲインを低減することにより低減される。リニアレンジ幅は、差動対の間の不平衡度にのみ影響される。よって、ノイズ及び歪みについて良好なゲインとリニアレンジ幅との関係を得ることができる。
第２図は、第１図のゲイン制御回路のゲイン制御及び歪み特性を示す図である。ゲイン制御電圧Vagcは、横軸に記録されている。ゲイン即ち増幅係数Ｇは、対数目盛で左側縦方向に記録されている。ゲイン対制御電圧特性は、カーブＧで示されている。出力における３次インターセプトポイント（IP3出力）は、デシベルマイクロボルト（dBμＶ）の単位で右手垂直方向に記録されている。矢印は、曲線が参照する左又は右の縦軸を示している。
第２図は、ゲイン対制御電圧特性が実質的に対数であることを示し、これは多くのアプリケーションにおいて有利である。例えば、ゲイン対制御電圧が多かれ少なかれ対数ならば、実質的に一定のバンド幅のゲイン制御を比較的簡単な回路で実現できる。第２図は更に、ゲイン制御範囲全体を通じて３次歪みが比較的低く、僅かにしか変化しないことを示す。
第３図は、第１図のゲイン制御回路の集積回路の実施例を示す図である。半導体本体において、２つの比較的大きなベース領域BR，BR’の各々が形成されている。各ベース領域BR，BR’は、次のような素子、即ちコレクタ接点C，C’、第１ベース接点BX，BX’、第２ベース接点BY，BY’、Ｎ個のエミッタ接点E1，E2…EN、E1’，E2’…EN’の各々を有する。第３図の配置における前述の接点に対応する第１図の回路ブロックにおけるエミッタ、ベース、コレクタ接点は、同一番号で示されている。更に、第１図でこれらの接点に供給される信号は、第３図においても示される。
第１図の回路ブロックと第３図の配置図とを比較すると、以下のことが言える。第１図の差動対DP1，DP2…DPNの各々の一方のトランジスタは第３図に示されたベース領域BRにおいてエミッタ接点E1…ENによりそれぞれ実現される一方で、他のトランジスタはそれぞれエミッタ接点E1’…E2’によりベース層BR’において実現される。さらに、第１図に示したベース相互接続抵抗Rb1…RbN、Rb1’…RbN’は、ベース領域BR及びBR’中の半導体材料により形成される。第３図における実現において、オフセット電流ＩΔがベース接点BXからベース接点領域BYへと流れ、オフセット電流ＩΔ’がベース接点BY’からベース接点BX’へと流れる。ベース領域BR及びBR’の半導体ベース材料にそれぞれ流れるオフセット電流ＩΔ及びＩΔ’は、各ベース領域のベース接点間に電圧勾配を生ずる。したがって、半導体ベース材料中の２つの連続したエミッタ接点に近い位置間にオフセット電圧が得られる。
第３図はさらに、第１図の回路図中の電流ミラーCM2のいくつかの実施詳細を示す。第３図の実施例において、電流ミラーCM2は、ゲートラインGS、ソースラインSS、そしてそれぞれテール電流I1，I2…INを提供する複数のドレイン領域D1…DNにより形成される。電流ミラーCM2の実施例の電気的等価物は、第１図に示したように相互に結合されたゲート／ソース接続を有するＮ個のMOSトランジスタの組み合わせである。
第４図は第１図に示した形式の３つのゲイン制御回路GCC1，GCC2，GCC3を組み込んだ受信機の例を示す図である。第４図の受信機は、２つの主部品、即ちチューナTUNと、中間周波（ＩＦ）及び復調部IFDとを有する。チューナTUNは、中間周波信号IFSを得るために所望の受信信号RFの選択及び周波数変換を行う。中間周波及び復調部IFDは、中間周波信号IFSからベースバンド信号BBを導く。中間周波及び復調部IFDは、例えば適切に選択された外部部品と共働する一つ又は複数の集積回路で形成される。
信号処理及び復調部IFDにおいて、中間周波信号IFSがさらなる処理用に所望のレベルにされる。この目的のため、ゲイン制御回路GCC1，GCC2，GCC3が使用される。ゲイン制御回路GCC1，GCC2，GCC3は、十分なノイズ及びひずみと組合わせられた充分に大きなゲイン制御範囲を得るためにカスケード配置される。例えば、ゲイン制御回路GCC1，GCC2，GCC3の各々が、ノイズ及びひずみが十分である２０ｄＢのゲイン制御範囲を有する場合、カスケードが６０ｄＢのゲイン制御範囲を有する。
簡略のため、ゲイン制御回路GCC1，GCC2，GCC3がカスケード接続されている方法を第４図に示していない。当業者は、カスケード接続の多くの適切な方法を容易に見いだすであろう。例えば適当なバッファ及びＤＣレベルシフト回路を２つの連続するゲイン制御回路の間に結合しても良い。更に、ゲイン制御回路GCC1，GCC2，GCC3用の基準電圧Vrefは、ゲイン制御回路各々のゲイン制御範囲間のスムースな変化が得られるように選択されても良い。
本発明は上述の実施例に限定されるものではなく、また当業者が請求項の視野から逸れることなく他の実施例を実現可能であることに注意されたい。括弧中の如何なる参照記号についても、関連する請求項を限定するものとして理解されない。
【図１】
0004129843.tif 000002
【図２】
0004129843.tif 000003
【図３】
0004129843.tif 000004
【図４】
0004129843.tif 000005