(57)【特許請求の範囲】
【請求項１】
半導体接合部をガードリング接合で取り囲んで所定の耐圧特性を確保した半導体素子において、
シリコン母材表面の前記ガードリング接合は、
拡散処理により形成された前記半導体接合部の周囲に、イオンエッチングにより形成した複数重の溝と、
前記溝それぞれに堆積して形成したシリコンであって、母材と特性の異なるシリコンと、を備え、
前記ガードリング接合には、前記拡散処理がなされていないことを特徴とする、半導体素子。
【請求項２】
半導体接合部をガードリング接合で取り囲んで所定の耐圧特性を確保する、半導体素子の製造方法において、
拡散処理により、前記半導体接合部を形成する第１ステップと、
前記第１ステップの後、前記半導体接合部の周囲に、イオンエッチングにより、複数重の溝を形成する第２ステップと、
これらの溝に母材と特性の異なるシリコンを堆積させて、前記ガードリング接合を形成する第３ステップと、を実行し、
前記第３ステップでは、前記拡散処理を行わないことを特徴とする、半導体素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体素子、特に、耐圧を得るためのガードリング機構を有するトランジスタ、ＭＯＳＦＥＴ等の半導体素子、および分離拡散部を有する半導体素子に関する。
【０００２】
【従来の技術】
図１は、従来のガードリング機構を有するトランジスタの一部構造図である。Ｎ型シリコン母材１のコレクタ接合２の周囲にガードリング３が３重に形成されている。ガードリング３は拡散によるＰ層である。このような複数のガードリング３の構造により、コレクタ接合２の周囲の空間電荷層が広がって、素子表面での降伏を防ぐことができる。素子の高耐圧化は、この素子表面での降伏を防ぐためのガードリング機構によって実現出来る。なお、ガードリング３は、酸化膜４のマスク開口部からの拡散により形成される。
【０００３】
【発明が解決しようとする課題】
ところが、図１に示す構造では、ガードリング３が拡散により形成されるために、拡散方向は縦・横に進行することになる。このため、所定の耐圧特性を得るのに必要な縦方向の拡散長を得るには、ガードリングの横方向の拡散を計算して該リング位置を設計する必要があるから、ガードリングの横方向の距離が必要以上に大きくなるという問題がある。図１では、ガードリング３が３本でそれぞれの深さが５ミクロン、リングの幅（拡散窓の幅）が３ミクロンの場合に所定の耐圧を得るための寸法を示している。つまり、１本のガードリング３が占める幅として、拡散窓の３ミクロンに拡散窓の端から拡散深さと同じ５ミクロンの２倍を加えた幅( １３ミクロン）を必要とする。結局、３本のガードリング３を形成するには横方向に１３* ３＝３９ミクロンが必要となる。一般的には、ｎ本のガードリングを形成するには、ｎ＊１３ミクロンが必要となる。
【０００４】
このように、従来の拡散によるガードリングを形成した半導体素子では、横方向の拡散の影響を考慮してリング形成位置を決めることが必要になるため、半導体サイズが不必要に大きくなるという問題があった。
【０００５】
本発明の目的は、拡散を用いることなくガードリングを形成できる半導体素子を提供することにある。
【０００６】
【課題を解決するための手段】
（１）本発明は半導体接合部をガードリング接合で取り囲んで所定の耐圧特性を確保した半導体素子において、
シリコン母材表面の前記ガードリング接合は、
拡散処理により形成された前記半導体接合部の周囲に、イオンエッチングにより形成した複数重の溝と、
前記溝それぞれに堆積して形成したシリコンであって、母材と特性の異なるシリコンと、を備え、
前記ガードリング接合には、前記拡散処理がなされていないことを特徴とする。
（２）本発明の半導体素子の製造方法は、
半導体接合部をガードリング接合で取り囲んで所定の耐圧特性を確保する、半導体素子の製造方法において、
拡散処理により、前記半導体接合部を形成する第１ステップと、
前記第１ステップの後、前記半導体接合部の周囲に、イオンエッチングにより、複数重の溝を形成する第２ステップと、
これらの溝に母材と特性の異なるシリコンを堆積させて、前記ガードリング接合を形成する第３ステップと、を実行し、
前記第３ステップでは、前記拡散処理を行わないことを特徴とする。
【０００７】
イオンエッチングは、エッチング方向に異方性があり、サイドエッチ効果が小さい。このため、拡散と異なり，非常にシャープなエッチングが可能である。微細なエッチング精度を得るものとして、反応性イオンエッチングの適用が可能である。
【０００８】
なお、本発明でいうガードリングの概念は、素子表面での降伏を防ぐためのものであるが、同じ目的を持つリング構造をすべて含むものである。例えば、フローティングリング、ディフューズドクォードリング、フィールドリミティングリング、フローティングフィールドリングと称されるリング構造も本発明のガードリングに含まれる。
【０００９】
本発明では、拡散によらず、イオンエッチングによって溝を形成し、この溝上に母材と異なる特性のシリコン（Ｐ型またはＮ型シリコン等）を堆積させることでガードリングを形成するため、横方向の拡散の影響を考慮してリング形成位置を決める必要がない。このため、半導体サイズが不必要に大きくならない。
【００１０】
本発明は、上記のガードリングに加えて、分離拡散部に使用することもできる。半導体チップの横方向への電気的な分離を行う分離拡散部は、同一チップに複数の半導体素子を形成する場合などに必要となるが、従来は、もっぱら拡散によりこの分離拡散部を形成していた。本発明を、この分離拡散部の形成に使用すると、素子の小型化を実現することが出来る。
【００１１】
【発明の実施の形態】
図２は本発明の実施形態の高耐圧トランジスタの構造を示している。このトランジスタでは、３本のガードリング３を形成する。
【００１２】
Ｎ型のシリコン母材１には、エミッタ、ベースがそれぞれ拡散形成され、その後の工程で３本のガードリング３が形成される。
【００１３】
工程順は以下の通りである。
【００１４】
（１）酸化膜４上から所定の位置に溝を形成する。
【００１５】
溝は、反応性イオンエッチング（ＲＩＥ）で形成する。ＲＩＥは、加速されたイオンが試料を衝撃する物理的エッチングと活性な中性ラジカルによる化学的エッチングの複合作用を利用したもので、サイドエッチ効果は極めて小さく、高いエッチングレートでの高細精度の微細加工が可能である。したがって、縦方向へのみエッチングが進む異方性により、横方向へのエッチング進行を計算せずにガードリング位置を決めることができる。なお、所定の位置はフォトレジスト膜を使って決められる。
【００１６】
（２）半導体素子表面に母材と異なる特性のシリコン（Ｐ型またはＮ型シリコン等）をＣＶＤ法により堆積させる。
【００１７】
（３）不必要な堆積部をエッチングにより除去する。
【００１８】
以上のようにして形成したトランジスタでは、横方向への寸法減が以下のようになる。
【００１９】
ガードリング３が３本で、それぞれの深さを５ミクロン、リングの幅を３ミクロンに設定するとすれば、本実施形態のトランジスタでは、図２に示すように、１本のガードリング３の占める横方向の寸法は３ミクロンのみで、ガードリング３全体では９ミクロンとなる。したがって、従来に対する比較では、３０ミクロンの寸法減となる。
【００２０】
本発明では、ガードリング３に限らず、従来、拡散によって行っていたシリコン表面における母材との濃度差領域の形成、及び母材と異なるＰ型またはＮ型の特性を有する部分の形成を、ＲＩＥによるエッチングと、母材と特性の異なるシリコンのＣＶＤ堆積とによって形成することにより、より小さい面積で必要な特性を実現出来るようになる。
【００２１】
図３は、本発明を分離拡散部の形成に適用した半導体素子を示している。図において、５は、分離拡散部である。分離拡散部５の形成法は、上記のガードリング形成法とまったく同じでよい。
【００２２】
また、本発明は、サイリスタやトライアック等、チップ表面にジャンクション部を持つ半導体素子を、従来の両面メサタイプのものから、小型で信頼性の向上した構造にすることができる。図４は、両面メサタイプの半導体素子を示していて、上下のメサ部にあるジャンクション部Ｊ１、Ｊ２がガラス、その他により保護されるが、上下面のジャンクション部Ｊ１、Ｊ２を完璧に保護するのは製造上かなり困難であるとされている。そこで、図５に示すように、分離拡散部５を素子周囲（図では素子両側）に設ける。また、上面にエッチングにより溝部６を形成する。この溝部６は、上側のＰ層を分離するためのものである。このような構造にすると、溝部６の外側のＰ層７が下側のＰ層８と分離拡散部５により接続されるため、両者の電位差はゼロとなる。結局、図４に示す両面メサタイプの半導体素子と比べて、同素子の下側のジャンクション部Ｊ２が上側の溝部６に形成される外側のジャンクション部Ｊ２´に対応することになり、また、図４に示す両面メサタイプの半導体素子の上側のジャンクション部Ｊ１が溝部６に形成される内側のジャンクション部Ｊ１´に対応することになる。このことは、ジャンクション部の保護が上側だけで可能なことを意味する。したがって、製造が容易となり、上側のジャンクション部の保護は完全に行うことが出来るため、素子全体の歩留まりが上がり、信頼性が向上する。
【００２３】
【発明の効果】
本発明では、拡散によらず、イオンエッチングによって溝を形成し、この溝上に母材と異なる特性のシリコン（Ｐ型またはＮ型シリコン等）を堆積させることでガードリングを形成するため、横方向の拡散の影響を考慮してリング形成位置を決める必要がない。このため、半導体サイズが不必要に大きくならないという利点がある。
【００２４】
また、本発明を分離拡散部に適用することでも半導体サイズが不必要に大きくならない利点があり、さらに、サイリスタやトライアック等、チップ表面にジャンクション部を持つ半導体素子の製造を容易にし、且つ信頼性を向上することができる。
【図面の簡単な説明】
【図１】従来のガードリング機構を有するトランジスタの一部構造図
【図２】本発明の実施形態の高耐圧トランジスタの構造図
【図３】本発明を分離拡散部に適用した場合の半導体素子の概略構造図
【図４】両面メサタイプの半導体素子の概略構造図
【図５】本発明を分離拡散部に適用した場合の半導体素子の概略構造図
【符号の説明】
１：シリコン母材
２：コレクタ接合
３：ガードリング
４：酸化膜
【図１】
0004049971.tif 000002
【図２】
0004049971.tif 000003
【図３】
0004049971.tif 000004
【図４】
0004049971.tif 000005
【図５】
0004049971.tif 000006