(57)【特許請求の範囲】
【請求項１】
半導体基板に対し所定の処理を行う複数の処理室を有する装置本体部と、前記装置本体部を制御する制御器から成る制御部とを備え、前記半導体基板の製膜工程に使用される半導体基板処理装置において、
前記装置本体部が、前記半導体基板の搬入／搬出を行う第１及び第２のロードロック室と、
前記半導体基板の前記処理を行う第１及び第２の処理室と、
前記第１、第２のロードロック室のいずれか一方又は前記第１，第２の処理室のいずれか１つと他の処理室間の前記半導体基板の搬送を行う搬送機を有する基板搬送室とを備え、
前記制御部が、前記第１，第２のロードロック室の処理対象半導体基板の搬入／搬出と前記基板搬送室及び前記搬送機の制御を行う搬送制御器と、
前記第１及び第２の処理室毎に独立して設けられそれぞれ独立の制御を行う第１及び第２の処理室制御器と、
前記処理の処理条件管理と前記搬送制御器及び前記第１及び第２の処理室制御器間の信号中継を行う総合制御器と、
前記第１及び第２の処理室制御器の各々に対し任意のタイミングで参照可能な固有で法則性のある時刻信号を供給する共通時刻発生器とを備え、
前記第１及び第２の処理室制御器の各々が、前記時刻信号に基づき処理時間の補正を行う処理時間補正機能を有することを特徴とする半導体基板処理装置。
【請求項２】
前記第１及び第２の処理室制御器の各々が、前記時刻信号に基づき処理時間の補正を行う第１及び第２の補正制御器の各々をそれぞれ備えることを特徴とする請求項１記載の半導体基板処理装置。
【請求項３】
前記処理が、前記半導体基板の製膜処理であり、前記第１，第２の処理室の各々で前記搬送機による搬送中の温度降下後の前記半導体基板の処理開始温度から加熱して予め定めた製膜開始温度を経由して予め定めた最大到達温度まで昇温する処理シーケンスを有し、
前記処理シーケンスの各々の処理を、前記時刻信号に基づき管理することを特徴とする請求項１記載の半導体基板処理装置。
【請求項４】
前記時刻信号のフォーマットが、前記半導体基板１枚の標準処理時間より十分大きい時間を表現できる桁（ビット）数の数値であり、この数値の最大値に到達すると最小値へ戻るよう循環することを特徴とする請求項１記載の半導体基板処理装置。
【請求項５】
前記第１，第２の処理室の各々の第１，第２の処理室制御器の各々が前記時刻信号の供給を受け、
前記第１，第２の処理室のいずれか１つで異常が発生し前記処理が中断したとき、前記第１，第２の処理室制御器の各々が、正常時の前記処理と同様の処理条件となるように前記時刻信号に基づき処理時間補正を行うことを特徴とする請求項１記載の半導体基板処理装置。
【請求項６】
前記処理が、前記半導体基板の製膜処理であり、前記第１，第２の処理室の各々で前記搬送機による搬送中の温度降下後の前記半導体基板の処理開始温度から加熱して予め定めた製膜開始温度を経由して予め定めた最大到達温度まで昇温する処理シーケンスを有し、
前記処理シーケンスの各々の処理を、前記時刻信号に基づき管理することを特徴とする請求項１記載の半導体基板処理装置。
【請求項７】
前記時刻信号に基づき前記処理の中断による前記処理開始温度の低下を補正するため前記昇温の時間を延長する処理時間補正を行うことを特徴とする請求項３または６に記載の半導体基板処理装置。
【請求項８】
前記処理時間補正機能が、前記第１の処理室の処理対象半導体基板の処理が完了した第１の時刻信号の供給を受け、この第１の時刻信号を前記総合制御器へ送信し、
前記総合制御器が、前記第１の時刻信号を前記第２の処理室に送信し、
前記第２の処理室に前記処理対象半導体基板の搬入時刻である第２の時刻信号の供給を受け、
前記第２の処理室制御器が、前記第２の時刻信号と前記第１の時刻信号とから経過時間を算出し、前記経過時間の予め設定した基準時間との差である基準時間差を予め定めた許容値と比較して、前記基準時間差の前記許容値からの偏差である時間偏差を算出し、
前記時間偏差に基づき前記処理時間補正の補正値を設定することを特徴とする請求項１記載の半導体基板処理装置。
【請求項９】
半導体基板に対し所定の処理を行う第１，第２の処理室と、前記半導体基板の搬入／搬出を行う第１及び第２のロードロック室と、前記第１、第２のロードロック室のいずれか一方又は前記第１，第２の処理室のいずれか１つと他の処理室間の前記半導体基板の搬送を行う搬送機を有する基板搬送室とを有する半導体基板処理装置の半導体基板処理方法において、
前記処理が、前記半導体基板の製膜処理であり、前記第１，第２の処理室の各々で前記搬送機による搬送中の温度降下後の前記半導体基板の処理開始温度から加熱して予め定めた製膜開始温度を経由して予め定めた最大到達温度まで昇温する処理シーケンスを有し、
前記第１，第２の処理室の各々の第１，第２の処理室制御器の各々が任意のタイミングで参照可能な固有で法則性のある時刻信号の供給を受け、
前記処理シーケンスの各々の処理を、前記時刻信号に基づき管理することを特徴とする半導体基板処理方法。
【請求項１０】
前記第１，第２の処理室のいずれか１つで異常が発生し前記処理が中断したとき、前記第１，第２の処理室制御器の各々が、正常時の前記処理と同様の処理条件となるように前記時刻信号に基づき予め定めた処理時間補正を行うことを特徴とする請求項９記載の半導体基板処理方法。
【請求項１１】
前記処理時間補正が、前記第１の処理室の処理対象半導体基板の処理が完了した第１の時刻信号の供給を受け、この第１の時刻信号を前記処理の処理条件管理と前記搬送機の制御を行う搬送制御器及び前記第１及び第２の処理室制御器間の信号中継を行う総合制御器へ送信し、前記総合制御器が、前記第１の時刻信号を前記第２の処理室に送信し、前記第２の処理室に前記処理対象半導体基板の搬入時刻である第２の時刻信号の供給を受け、前記第２の処理室制御器が、前記第２の時刻信号と前記第１の時刻信号とから経過時間を算出し、前記経過時間の予め設定した基準時間との差である基準時間差を予め定めた許容値と比較して、前記基準時間差の前記許容値からの偏差である時間偏差を算出し、前記時間偏差に基づき前記処理時間補正の補正値を設定することを特徴とする請求項９記載の半導体基板処理方法。
【請求項１２】
前記第１，第２の処理室の各々を使用して、処理条件が異なる第１及び第２の半導体基板の並列処理を行うことを特徴とする請求項９記載の半導体基板処理方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体基板処理装置及び半導体基板処理方法に関し、特に半導体装置の製造における半導体基板の製膜工程に係わる半導体基板処理装置及び半導体基板処理方法に関する。
【０００２】
【従来の技術】
この種の従来の３処理室構成の半導体基板処理装置の構成を平面図で示す図８（Ａ）、及びその制御部の構成を正面図で示す図８（Ｂ）を参照すると、この従来の半導体基板処理装置は、半導体基板（ウエハ）に対し所定の処理を行う３つの処理室を有する装置本体部１と、装置本体部１を制御する制御器から成る制御部２００とを備える。
【０００３】
装置本体部１は、処理対象の半導体基板（ウエハ）の搬入／搬出（ロード／アンロード）を行う２つのロードロック室４１，４２と、半導体基板の製膜処理を行う３つの処理室１０，２０，３０と、ロードロック室又は処理室と他の処理室間の半導体基板の搬送を行う搬送機４０１が設置された基板搬送室４０とを備える。
【０００４】
制御部２００の機能構成をブロックで示す図９を併せて参照すると、制御部２００は、装置本体部１のロードロック室と基板搬送室４０の制御を行う搬送制御器４３と、処理室毎に独立した３つの処理室制御器１１，２１，３１と、処理条件管理と制御器間の信号中継等を行う総合制御器４４と、作業者が装置を操作するために操作端末４５とを備える。
【０００５】
図８及び図９を参照して従来の半導体基板処理装置及び半導体基板処理方法の動作について説明すると、まず、処理対象の半導体基板は、ロードロック室４１又は４２から搬送機４０１で処理室１０に搬送され、処理室１０にて所定の処理が実施される。続いて、処理室２０、処理室３０の処理と搬送を繰り返して、再びロードロック室に戻る。この時、上記処理対象の半導体基板及びその前後の処理順序の複数、この例では６枚の半導体基板は、平行して処理と搬送が実行されている。ただし、各処理室における処理の時間や使用する処理室の順序は処理条件により変動し、それにより搬送の順序と時間も変動する。
【０００６】
この通常の連続処理の場合、半導体基板の処理中の温度変化は、処理室毎に異なる温度への昇温と搬送時の降温が繰り返される。半導体成膜装置の場合は、各処理室おける成膜開始温度と、成膜中の最大到達温度が成膜特性に大きく影響するため、これらの温度を安定化させることが重要となる。
【０００７】
通常の連続処理においては、半導体基板の処理中の温度は予め設定したシーケンスに従って変化する。しかし、例えば、処理室１０で何らかの理由で異常が発生し、連続処理の途中で処理の中断が発生した場合、各処理室１０，２０，３０及び搬送機４０１の制御器が独立して動作しているため、異常回復後の処理再開時の処理シーケンスが通常の連続処理のシーケンスと異なってしまい、上記温度変化シーケンスも異なってしまう。その結果、半導体基板の製膜開始温度が通常時と異なってしまい、結果として得られる膜の特性が通常の連続処理と異ってしまう。
【０００８】
すなわち、処理室１０の異常が発生した場合、処理室制御器１１は処理室１０の処理を中断すると同時に、処理中断通知信号を総合制御器４４を経由して搬送制御器４３に送信し、搬送制御器４３は搬送機４０１の動作を停止する。このとき、搬送機４０１は、制御器が独立しているので、実行中の動作はそのまま処理完了まで継続し、動作完了後に停止する。
【０００９】
その後、作業者による確認／処置後、異常状態が回復すると、作業者は操作端末４５を操作して処理を再開させる。総合制御器４４は、操作端末４５からの処理再開指令により、異常が発生していた処理室１０の処理と搬送機４０１の動作を再開させる。この時、処理中断により、各処理室の処理タイミングと搬送のタイミングが異なっているため、処理室２０での処理完了後に搬送待ち時間が生じる。その結果、次工程の処理室３０に処理対象の半導体基板が到着したとき、通常時より搬送による温度降下が大きくなり、半導体基板の温度通常処理時の温度と異なってしまう。その結果、処理室３０で通常と同一シーケンスで半導体基板の昇温を行ってもこの半導体基板の成膜開始温度が通常処理時の成膜開始温度と異なってしまい、結果として得られる膜の特性が通常の連続処理によるものと変化し、半導体製品の電気特性が変化する。
【００１０】
また、効率化のため、例えば、処理室１０，２０を用いて処理を行う半導体基板群ＷＡと、処理室３０を用いて処理を行う半導体基板群ＷＢのように、処理室が異なる２つの半導体基板群を並列処理することにより半導体基板処理装置の処理量増大を図るという要請があるが、半導体基板群の処理条件の組み合わせにより、各処理室間での処理間隔が複雑に変化するため、成膜された膜の特性も複雑に変化することにより、この種の並列処理の実現は困難である。
【００１１】
【発明が解決しようとする課題】
上述した従来の半導体基板処理装置及び半導体基板処理方法は、連続処理の途中で処理の中断が発生した場合、各処理室及び搬送機の制御器が独立して動作しているため、異常回復後の処理再開時の処理シーケンスが通常の連続処理のシーケンスと異なってしまい、上記温度変化シーケンスも異なってしまうことにより、半導体基板の製膜開始温度が通常時と異なってしまい、結果として得られる膜の特性が通常の連続処理と異ってしまい、半導体製品の電気特性が変化するという欠点があった。
【００１２】
また、効率化のため、処理室が異なる２つの半導体基板群を並列処理することにより半導体基板処理装置の処理量増大を図る場合、半導体基板群の処理条件の組み合わせにより、各処理室間での処理間隔が複雑に変化するため、成膜された膜の特性も複雑に変化することにより、この種の並列処理の実現は困難であるという欠点があった。
【００１３】
本発明の目的は、上記欠点を解決し、連続処理の途中で処理の中断が発生した場合でも、半導体基板の製膜開始温度を通常時と同一に補正することにより、膜特性、すなわち、半導体製品の電気特性の変化要因を除去するとともに、効率化のための並列処理を容易に実現できる半導体基板処理装置及び半導体基板処理方法を提供することにある。
【００１４】
【課題を解決するための手段】
請求項１記載の発明の半導体基板処理装置は、半導体基板に対し所定の処理を行う複数の処理室を有する装置本体部と、前記装置本体部を制御する制御器から成る制御部とを備え、前記半導体基板の製膜工程に使用される半導体基板処理装置において、
前記装置本体部が、前記半導体基板の搬入／搬出を行う第１及び第２のロードロック室と、
前記半導体基板の前記処理を行う第１及び第２の処理室と、
前記第１、第２のロードロック室のいずれか一方又は前記第１，第２の処理室のいずれか１つと他の処理室間の前記半導体基板の搬送を行う搬送機を有する基板搬送室とを備え、
前記制御部が、前記第１，第２のロードロック室の処理対象半導体基板の搬入／搬出と前記基板搬送室及び前記搬送機の制御を行う搬送制御器と、
前記第１及び第２の処理室毎に独立して設けられそれぞれ独立の制御を行う第１及び第２の処理室制御器と、
前記処理の処理条件管理と前記搬送制御器及び前記第１及び第２の処理室制御器間の信号中継を行う総合制御器と、
前記第１及び第２の処理室制御器の各々に対し任意のタイミングで参照可能な固有で法則性のある時刻信号を供給する共通時刻発生器とを備え、
前記第１及び第２の処理室制御器の各々が、前記時刻信号に基づき処理時間の補正を行う処理時間補正機能を有することを特徴とするものである。
【００１５】
また、請求項２記載の発明は、請求項１記載の半導体基板処理装置において、前記第１及び第２の処理室制御器の各々が、前記時刻信号に基づき処理時間の補正を行う第１及び第２の補正制御器の各々をそれぞれ備えて構成されている。
【００１６】
また、請求項３記載の発明は、請求項１記載の半導体基板処理装置において、前記処理が、前記半導体基板の製膜処理であり、前記第１，第２の処理室の各々で前記搬送機による搬送中の温度降下後の前記半導体基板の処理開始温度から加熱して予め定めた製膜開始温度を経由して予め定めた最大到達温度まで昇温する処理シーケンスを有し、
前記処理シーケンスの各々の処理を、前記時刻信号に基づき管理することを特徴とするものである。
【００１７】
また、請求項４記載の発明は、請求項１記載の半導体基板処理装置において、前記時刻信号のフォーマットが、前記半導体基板１枚の標準処理時間より十分大きい時間を表現できる桁（ビット）数の数値であり、この数値の最大値に到達すると最小値へ戻るよう循環することを特徴とするものである。
【００１８】
また、請求項５記載の発明は、請求項１記載の半導体基板処理装置において、前記第１，第２の処理室の各々の第１，第２の処理室制御器の各々が前記時刻信号の供給を受け、
前記第１，第２の処理室のいずれか１つで異常が発生し前記処理が中断したとき、前記第１，第２の処理室制御器の各々が、正常時の前記処理と同様の処理条件となるように前記時刻信号に基づき処理時間補正を行うことを特徴とするものである。
【００１９】
また、請求項６記載の発明は、請求項１記載の半導体基板処理装置において、前記処理が、前記半導体基板の製膜処理であり、前記第１，第２の処理室の各々で前記搬送機による搬送中の温度降下後の前記半導体基板の処理開始温度から加熱して予め定めた製膜開始温度を経由して予め定めた最大到達温度まで昇温する処理シーケンスを有し、
前記処理シーケンスの各々の処理を、前記時刻信号に基づき管理することを特徴とするものである。
【００２０】
また、請求項７記載の発明は、請求項１記載の半導体基板処理装置において、前記時刻信号に基づき前記処理の中断による前記処理開始温度の低下を補正するため前記昇温の時間を延長する処理時間補正を行うことを特徴とするものである。
【００２１】
また、請求項８記載の発明は、請求項１記載の半導体基板処理装置において、前記処理時間補正機能が、前記第１の処理室の処理対象半導体基板の処理が完了した第１の時刻信号の供給を受け、この第１の時刻信号を前記総合制御器へ送信し、
前記総合制御器が、前記第１の時刻信号を前記第２の処理室に送信し、
前記第２の処理室に前記処理対象半導体基板の搬入時刻である第２の時刻信号の供給を受け、
前記第２の処理室制御器が、前記第２の時刻信号と前記第１の時刻信号とから経過時間を算出し、前記経過時間の予め設定した基準時間との差である基準時間差を予め定めた許容値と比較して、前記基準時間差の前記許容値からの偏差である時間偏差を算出し、
前記時間偏差に基づき前記処理時間補正の補正値を設定することを特徴とするものである。
【００２２】
請求項９記載の発明の半導体基板処理方法は、半導体基板に対し所定の処理を行う第１，第２の処理室と、前記半導体基板の搬入／搬出を行う第１及び第２のロードロック室と、前記第１、第２のロードロック室のいずれか一方又は前記第１，第２の処理室のいずれか１つと他の処理室間の前記半導体基板の搬送を行う搬送機を有する基板搬送室とを有する半導体基板処理装置の半導体基板処理方法において、
前記処理が、前記半導体基板の製膜処理であり、前記第１，第２の処理室の各々で前記搬送機による搬送中の温度降下後の前記半導体基板の処理開始温度から加熱して予め定めた製膜開始温度を経由して予め定めた最大到達温度まで昇温する処理シーケンスを有し、
前記第１，第２の処理室の各々の第１，第２の処理室制御器の各々が任意のタイミングで参照可能な固有で法則性のある時刻信号の供給を受け、
前記処理シーケンスの各々の処理を、前記時刻信号に基づき管理することを特徴とするものである。
【００２３】
また、請求項１０記載の発明は、請求項９記載の半導体基板処理方法において、前記第１，第２の処理室のいずれか１つで異常が発生し前記処理が中断したとき、前記第１，第２の処理室制御器の各々が、正常時の前記処理と同様の処理条件となるように前記時刻信号に基づき予め定めた処理時間補正を行うことを特徴とするものである。
【００２４】
また、請求項１１記載の発明は、請求項９記載の半導体基板処理方法において、前記処理時間補正が、前記第１の処理室の処理対象半導体基板の処理が完了した第１の時刻信号の供給を受け、この第１の時刻信号を前記処理の処理条件管理と前記搬送機の制御を行う搬送制御器及び前記第１及び第２の処理室制御器間の信号中継を行う総合制御器へ送信し、
前記総合制御器が、前記第１の時刻信号を前記第２の処理室に送信し、
前記第２の処理室に前記処理対象半導体基板の搬入時刻である第２の時刻信号の供給を受け、
前記第２の処理室制御器が、前記第２の時刻信号と前記第１の時刻信号とから経過時間を算出し、前記経過時間の予め設定した基準時間との差である基準時間差を予め定めた許容値と比較して、前記基準時間差の前記許容値からの偏差である時間偏差を算出し、
前記時間偏差に基づき前記処理時間補正の補正値を設定することを特徴とするものである。
【００２５】
また、請求項１２記載の発明は、請求項９記載の半導体基板処理方法において、前記第１，第２の処理室の各々を使用して、処理条件が異なる第１及び第２の半導体基板の並列処理を行うことを特徴とするものである。
【００２６】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して詳細に説明する。
【００２７】
本実施の形態の半導体基板処理装置及び半導体基板処理方法は、半導体基板に対し所定の処理を行う複数の処理室を有する装置本体部と、前記装置本体部を制御する制御器から成る制御部とを備え、上記半導体基板の製膜工程に使用される半導体基板処理装置において、上記装置本体部が、上記半導体基板の搬入／搬出を行う第１及び第２のロードロック室と、上記半導体基板の上記処理を行う第１及び第２の処理室と、上記第１、第２のロードロック室のいずれか一方又は上記第１，第２の処理室のいずれか１つと他の処理室間の半導体基板の搬送を行う搬送機を有する基板搬送室とを備え、上記制御部が、上記第１，第２のロードロック室の処理対象半導体基板の搬入／搬出と上記基板搬送室及び上記搬送機の制御を行う搬送制御器と、上記第１及び第２の処理室毎に独立して設けられそれぞれ独立の制御を行う第１及び第２の処理室制御器と、上記処理の処理条件管理と上記搬送制御器及び上記第１及び第２の処理室制御器間の信号中継を行う総合制御器と、上記第１及び第２の処理室制御器の各々に対し任意のタイミングで参照可能な固有で法則性のある時刻信号を供給する共通時刻発生器とを備え、上記第１及び第２の処理室制御器の各々が、上記時刻信号に基づき処理時間の補正を行う処理時間補正機能を有することを特徴とするものである。
【００２８】
次に、本発明の実施の形態の半導体基板の製膜工程に使用される３処理室構成の半導体基板処理装置の構成を図８と共通の構成要素には共通の参照文字／数字を付して同様に平面図で示す図２（Ａ）、及びその制御部の構成を正面図で示す図２（Ｂ）を参照すると、この図に示す本実施の形態の半導体基板処理装置は、半導体基板に対し所定の処理（製膜処理）を行う３つの処理室を有する従来と共通の装置本体部１と、後述の共通時刻発生器５０を備え装置本体部１を制御する制御器から成る制御部２とを備える。
【００２９】
装置本体部１は、処理対象の半導体基板（ウエハ）の搬入／搬出（ロード／アンロード）を行う２つのロードロック室４１，４２と、半導体基板の製膜処理を行う３つの処理室１０，２０，３０と、ロードロック室又は処理室と他の処理室間の半導体基板の搬送を行う搬送機４０１を備える基板搬送室４０とを備える。
【００３０】
本実施の形態を特徴付ける制御部２の機能構成を図９と共通の構成要素には共通の参照文字／数字を付して同様にブロックで示す図１を併せて参照すると、制御部２は、従来と共通の装置本体部１のロードロック室４１，４２における処理対象半導体基板のロード／アンロードと基板搬送室４０及び搬送機４０１の制御を行う搬送制御器４３と、製膜処理の処理条件管理と搬送制御器４３及び後述の処理室制御器１１Ａ，２１Ａ，３１Ａ間の信号中継等を行う総合制御器４４と、作業者が手動で装置を運転操作するための操作端末４５とに加えて、処理室制御器１１，２１，３１の代わりに後述する時刻信号に基づき処理時間の補正を行う処理時間補正機能を有し処理室１０，２０，３０の各々毎に独立して設けられそれぞれ独立の制御を行う３つの処理室制御器１１Ａ，２１Ａ，３１Ａと、処理室制御器１１Ａ，２１Ａ，３１Ａの各々に対し任意のタイミングで参照可能な固有で法則性のある上記時刻信号を供給する共通時刻発生器５０とを備える。各構成要素間は、矢印で図示するように相互に信号の授受を行う信号経路で接続されている。
【００３１】
処理室制御器１１Ａ，２１Ａ，３１Ａの各々は、上記時刻信号に基づき処理時間の補正を行う補正制御器１２，２２，３２の各々をそれぞれ備える。
【００３２】
共通時刻発生器５０は、上述したように、任意のタイミングで参照可能とするため、ある瞬間毎に固有で法則性のある時刻信号を発生させるが、処理室制御器での時刻信号使用方法と許容される時刻信号桁数を考慮して、その時刻信号のフォーマットの仕様を決定する必要がある。
【００３３】
説明の便宜上、本実施の形態の時刻信号のフォーマットの仕様は、半導体基板１枚の標準処理時間より十分大きい時間（１００倍以上）を表現できる桁（ビット）数の数値で、この数値の最大値に到達すると最小値へ戻るよう循環する方式としている。
【００３４】
処理室制御器１１Ａ，２１Ａ，３１Ａの各々の補正制御器１２，２２，３２の各々と共通時刻発生器５０は、時刻信号線Ｌ１，Ｌ２，Ｌ３の各々により接続されており、処理室制御器１１Ａ，２１Ａ，３１Ａの各々の補正制御器１２，２２，３２の各々からの時刻信号要求に応答して、共通時刻発生器５０は、その瞬間の時刻信号を処理室制御器１１Ａ，２１Ａ，３１Ａの各々に返答する。
【００３５】
次に、図１、図２及び処理室毎の処理をシーケンスチャートで示す図３及び図５を参照して本実施の形態の半導体基板処理装置の動作である本実施の形態の半導体基板処理方法について説明する。まず、通常の連続処理時の処理を、処理の順序の前の方から順番で表す６枚の半導体基板Ｗｎ−２，Ｗｎ−１，Ｗｎ，Ｗｎ＋１，Ｗｎ＋２，Ｗｎ＋３の処理を抜き出し、処理の順序をシーケンスチャートで示す図３を参照し、現在の処理対象の半導体基板Ｗｎを例にとると、ロードロック室４１又は４２（以下、説明の便宜上ロードロック室４１とする）から搬送機４０１で処理室１０に搬送され（破線矢印で示す）、処理室１０にて所定の処理（実線矢印で示す）が実施される。続いて、処理室２０、処理室３０の処理と搬送を繰り返して、再びロードロック室４１に戻る。この時、半導体基板Ｗｎ及びその前後の処理順序の半導体基板Ｗｎ−２〜Ｗｎ＋３は、平行して処理と搬送が実行されている。ただし、処理室における処理の時間や使用する処理室の順序は処理条件により変動し、それにより搬送の順序と時間も変動する。ここでは、説明の便宜上、上述のように、処理室１０，２０，３０の順序で連続処理を行うものとする。
【００３６】
通常の連続処理における半導体基板の処理中の温度変化シーケンスをグラフで示す図４を併せて参照すると、まず、半導体基板Ｗｎは搬送機４０１によりロードロック室４１から処理室１０へ搬送され（ＬＬ→１０）処理室１０に到着する。処理室１０は、到着時点での半導体基板Ｗｎの温度、すなわち、処理開始温度Ｔｓ１から加熱して温度を上昇させ（昇温）、この処理室１０における製膜開始温度Ｔｈ１に達すると製膜を開始し、さらに最大到達温度Ｔｄ１まで加熱昇温を続ける（製膜）。最大到達温度Ｔｄ１に達すると、処理室１０の処理が終了し、次工程の処理室２０への搬送のため真空回復処理を行う。ここまでが処理室１０の処理である。
【００３７】
処理室１０の処理が終了した半導体基板Ｗｎは搬送機４０１で処理室２０に搬送され（１０→２０）温度が低下しながら（降温）、処理室２０に到着する。処理室２０は、到着時点での半導体基板Ｗｎの処理開始温度Ｔｓ２から加熱し温度を上昇させ（昇温）、この処理室２０における製膜開始温度Ｔｈ２に達すると製膜を開始し、さらに最大到達温度Ｔｄ２まで昇温を実施する（製膜）。最大到達温度Ｔｄ２に達すると、処理室２０の処理が終了し、次工程の処理室３０への搬送のため真空回復処理を行う。ここまでが処理室２０の処理である。
【００３８】
以下同様に、処理室３０で、到着時点での半導体基板Ｗｎの処理開始温度Ｔｓ３から、製膜開始温度Ｔｈ３、最大到達温度Ｔｄ３へと昇温し製膜処理を行う。このように、通常の連続処理の場合、半導体基板の処理中の温度変化シーケンスは、処理室毎に異なる温度への昇温と搬送時の降温が繰り返される。
【００３９】
本実施の形態に関わる半導体成膜処理工程の場合は、各処理室における成膜開始温度（Ｔｈ１，Ｔｈ２，Ｔｈ３）と成膜中の最大到達温度（Ｔｄ１，Ｔｄ２，Ｔｄ３）が成膜特性に大きく影響するため、これらの温度を安定化させることが重要となる。
【００４０】
この連続処理の中で、処理室１０Ａでの半導体基板Ｗｎの処理が完了した時刻Ｅｎ１で、処理室制御器１１Ａは共通時刻発生器５０に時刻信号を要求して、その時の時刻信号Ｅｎ１を受け取り、総合制御器４４へ送信する。総合制御器４４は、その時刻信号Ｅｎ１を、半導体基板Ｗｎが次に処理される処理室２０の処理室制御器２１Ａに送信する。半導体基板Ｗｎが搬送機４０１により処理室２０に搬送された時刻Ｓｎ２で処理室制御器２１Ａは、共通時刻発生器５０に時刻信号を要求して、その時の時刻信号Ｓｎ２を受け取る。その後、処理室制御器２１Ａは、時刻Ｓｎ２から時刻Ｅｎ１を差し引いて、経過時間を算出し、処理室２０での半導体基板Ｗｎの処理条件に予め設定された基準時間との差が同様に設定された許容値以内である場合、半導体基板Ｗｎの処理室２０の処理条件に補正を加えず、そのまま処理を開始する。同様に処理室２０の処理完了時刻Ｅｎ２の時刻信号Ｅｎ２を基に処理室３０の処理室制御器３１Ａが補正の判定を実施して処理を行う。
【００４１】
次に、連続処理中に、処理室１０で処理中断が発生した場合の処理の順序をシーケンスチャートで示す図５及びを参照して本実施の形態の異常発生処理について説明する。
【００４２】
半導体基板Ｗｎを処理している処理室１０の異常が発生した場合、処理室制御器１１Ａは処理室１０の処理を中断すると同時に、処理中断通知信号を総合制御器４４を経由して搬送制御器４３に送信し、搬送制御器４３は搬送機４０１の動作を停止する。このとき、搬送機４０１は、制御器が独立しているので、実行中の動作はそのまま処理完了まで継続し、動作完了後に停止する。
【００４３】
その後、作業者による確認／処置後、異常状態が回復すると、作業者は操作端末４５を操作して処理を再開させる。総合制御器４４は、操作端末４５からの処理再開指令により、異常が発生していた処理室１０の処理と搬送機４０１の動作を再開させる。この時、処理中断により、各処理室の処理タイミングと搬送のタイミングが異なっているため、図５に示すように、半導体基板Ｗｎの前の処理対象の半導体基板Ｗｎ−１の処理室２０での処理完了後に搬送待ち時間が生じる。その結果、次工程の処理室３０に処理対象の半導体基板Ｗｎ−１が到着したとき、通常処理時より搬送による温度降下が大きくなり、半導体基板の温度が通常処理時の温度と異なってしまう。
【００４４】
異常発生時における半導体基板の処理中の温度変化シーケンスをグラフで示す図６を併せて参照すると、この図は半導体基板Ｗｎ−１の処理室２０と処理室３０の処理中の温度推移を示す。上述した通常の連続処理の動作と同様に、処理室制御器３１Ａは、処理室３０の処理開始前に処理室２０の処理完了時の時間信号Ｅａ２から、その時刻Ｓａ３までの経過時間を算出する。この経過時間と半導体基板Ｗｎ−１の処理条件に予め設定された基準時間との差である基準時間差が同様に設定された許容値を外れていることを検出し、上記基準時間差の上記許容値からの偏差である時間偏差を算出する。
【００４５】
次に、処理室制御器３１Ａの処理補正器３２は、半導体基板Ｗｎ−１の処理条件を基に予め設定された補正式と上記時間偏差に基づいて、昇温補正時間ＣＴを追加して、処理室３０の処理を実行する。これにより、処理室３０での半導体基板Ｗｎ−１の補正後の成膜開始温度Ｔｈ３Ｂは、通常処理時の成膜開始温度Ｔｈ３と同一の温度となるように補正され、この処理室３０で成膜される半導体基板Ｗｎ−１の膜の特性が通常の連続処理と同一となる。従って、半導体製品の電気特性も変化することなく一定の規格範囲に維持できる。
【００４６】
上述したように、処理室３０に処理対象の半導体基板Ｗｎ−１が到着したとき、通常時より搬送による温度降下が大きくなり、通常処理時の温度Ｔｓ３と異なってしまうため、上記補正を行わない場合の温度変化は破線で示すようになり、未補正の場合の半導体基板Ｗｎ−１の成膜開始温度Ｔｈ３Ａは、通常処理時の成膜開始温度Ｔｈ３と異なるため、この処理室３０で成膜される半導体基板Ｗｎ−１の膜の特性が通常の連続処理と異なってしまう。
【００４７】
上述したように、本実施の形態の半導体基板処理装置及び半導体基板処理方法は、処理中断や並列処理等の理由で、予め想定している処理タイミングと異なる処理タイミングが発生し、処理室における半導体基板の入室時の温度等の初期状態が変化した場合でも、その状態の補正が可能となり、処理性能の安定性を向上できる。
【００４８】
また、半導体基板の処理前における温度等の初期状態の変動を考慮して処理条件を決定する必要がないため、初期状態の安定待ち時間を短く設定でき、処理速度向上による処理量の増加を実現できる。
【００４９】
次に、本発明の第２の実施の形態を特徴付ける処理室毎の処理をシーケンスチャートで示す図７を参照して本実施の形態の半導体基板処理方法について説明すると、この図に示す本実施の形態の前述の第１の実施の形態との相違点は、第１の実施の形態と同一の装置本体部１と制御部２とから成る半導体基板処理装置を用い、処理条件が異なるため処理室の異なる２つの半導体基板群ＷＡ（ＷＡｎ−１〜ＷＡｎ＋３）と半導体基板群ＷＢ（ＷＢｎ〜ＷＢｎ＋３）の並列処理を行うことである。本実施の形態では、説明の便宜上、並列処理として、半導体基板群ＷＡが処理室１０と処理室２０を使用し、半導体基板群ＷＢが処理室３０を使用するものとする。
【００５０】
上述したように、本実施の形態の半導体基板処理装置及び半導体基板処理方法は、２つのロードロック室４１，４２を備えているため、２つの半導体基板群ＷＡ，ＷＢを同時に装置に導入し、処理することができる。説明の便宜上、半導体基板群ＷＡはロードロック室４１を、半導体基板群ＷＢはロードロック室４２をそれぞれ使用するものとする。
【００５１】
まず、半導体基板ＷＡｎ−１をロードロック室４１から搬送機４０１で処理室１０に搬送し、処理室１０にて所定の処理を実施する。続いて、処理室２０に搬送し、処理室２０にて所定の処理を実施し、処理後、ロードロック室４１に搬送する。処理室１０での半導体基板ＷＡｎ−１の処理が終了し、処理室２０に搬出されると、次の半導体基板ＷＡｎをロードロック室４１から搬送機４０１で処理室１０に搬入し、処理室１０にて所定の処理を実施する。以下、半導体基板ＷＡｎ＋１、ＷＡｎ＋２、ＷＡｎ＋３の各々について同様の処理を反復する。
【００５２】
半導体基板ＷＡの処理と並行して、半導体基板ＷＢｎをロードロック室４２から搬送機４０１で処理室３０に搬送し、処理室３０にて所定の処理を実施し、処理室３０での処理終了後、ロードロック室４２に搬送する。続いて、半導体基板ＷＢｎ＋１、ＷＢｎ＋２、ＷＢｎ＋３の各々について同様の処理を反復する。
【００５３】
本実施の形態では、２つの半導体基板群の異なる２つの処理条件の組み合わせにより、複雑に変化する処理室間の経過時間を算出して、処理条件を補正することにより、処理性能の安定性を確保できるため、複数の処理室を持つ装置の並列処理を実現し、装置の処理量の増大を実現できる。
【００５４】
また、並列処理においても、先に説明した中断による搬送待ち時間発生時の処理条件補正機能を容易に併用できる。
【００５５】
【発明の効果】
以上説明したように、本発明の半導体基板処理装置及び半導体基板処理方法は、制御部が、第１及び第２の処理室毎に独立して設けられそれぞれ独立の制御を行う第１及び第２の処理室制御器と、上記第１及び第２の処理室制御器の各々に対し任意のタイミングで参照可能な固有で法則性のある時刻信号を供給する共通時刻発生器とを備えることにより、処理中断や並列処理等の理由で、予め想定している処理タイミングと異なる処理タイミングが発生し、処理室における半導体基板の入室時の温度等の初期状態が変化した場合でも、その状態の補正が可能となり、処理性能の安定性を向上できるという効果がある。
【００５６】
また、半導体基板の処理前における温度等の初期状態の変動を考慮して処理条件を決定する必要がないため、初期状態の安定待ち時間を短く設定でき、処理速度向上による処理量の増加を実現できるという効果がある。
【００５７】
さらに、処理状態補正により、多様な処理状態でも処理性能の安定性が確保できるため、並列処理による処理量の増加を実現することができるという効果がある。
【図面の簡単な説明】
【図１】本発明の半導体基板処理装置の一実施の形態を示す制御部のブロック図である。
【図２】本実施の形態の半導体基板処理装置の構成の一例を示す装置本体の平面図及び制御装置の正面図である。
【図３】通常の連続処理時の処理室毎の処理を示すシーケンスチャートである。
【図４】通常の連続処理における半導体基板の処理中の温度変化シーケンスを示すグラフである。
【図５】異常発生時の処理室毎の処理を示すシーケンスチャートである。
【図６】異常発生時における半導体基板の処理中の温度変化シーケンスを示すグラフである。
【図７】本発明の第２の実施の形態の半導体基板処理方法を特徴付ける処理室毎の処理を示すシーケンスチャートである。
【図８】従来の半導体基板処理装置の構成の一例を示す装置本体の平面図及び制御装置の正面図である。
【図９】従来の半導体基板処理装置の制御部のブロック図である。
【符号の説明】
１    装置本体部
２，２００    制御部
１０，２０，３０    処理室
１１，２１，３１，１１Ａ，２１Ａ，３１Ａ    処理室制御器
１２，２２，３２    補正制御器
４０    基板搬送室
４１，４２    ロードロック室
４３    搬送制御器
４４    総合制御器
４５    操作端末
５０    共通時刻発生器
４０１    搬送機
Ｌ１，Ｌ２，Ｌ３    時刻信号線
Ｗｎ，Ｗｎ−２，Ｗｎ−１，Ｗｎ＋１，Ｗｎ＋２，Ｗｎ＋３，ＷＡｎ−１〜ＷＡｎ＋３，ＷＢｎ〜ＷＢｎ＋３    半導体基板
ＷＡ，ＷＢ    半導体基板群
【図１】
0004202045.tif 000002
【図２】
0004202045.tif 000003
【図３】
0004202045.tif 000004
【図４】
0004202045.tif 000005
【図５】
0004202045.tif 000006
【図６】
0004202045.tif 000007
【図７】
0004202045.tif 000008
【図８】
0004202045.tif 000009
【図９】
0004202045.tif 000010