(57)【特許請求の範囲】
【請求項１】
第１のコイルが有する２つの端子間に第１の交流電圧を印加し、
前記第１のコイルと第２のコイルとを一定の間隔を空けて重ね合わせ、前記第２のコイルが有する２つの端子間に第２の交流電圧を生成し、
前記第２の交流電圧を前記第２のコイルと同一基板上の画素に設けられた画素電極に供給し、
前記画素電極と検査用電極とを一定の間隔を空けて重ね合わせ、前記第２の交流電圧を用いて前記検査用電極に第３の交流電圧を生成し、
前記検査用電極に生じた第３の交流電圧から前記画素電極に供給された前記第２の交流電圧を算出することを特徴とする電圧測定方法。
【請求項２】
第１のコイルが有する２つの端子間に第１の交流電圧を印加し、
前記第１のコイルと第２のコイルとを一定の間隔を空けて重ね合わせ、前記第２のコイルが有する２つの端子間に第２の交流電圧を生成し、
前記第２の交流電圧を、整流化または前記第２の交流電圧の波形を整形して、第３の交流電圧を生成し、
前記第３の交流電圧を前記第２のコイルと同一基板上の画素に設けられた画素電極に供給し、
前記画素電極と検査用電極とを一定の間隔を空けて重ね合わせ、前記第３の交流電圧を用いて前記検査用電極に第４の交流電圧を生成し、
前記検査用電極に生じた第４の交流電圧から前記画素電極に供給された前記第３の交流電圧を算出することを特徴とする電圧測定方法。
【請求項３】
第１のコイルが有する２つの端子間に第１の交流電圧を印加し、
前記第１のコイルと第２のコイルとを一定の間隔を空けて重ね合わせ、前記第２のコイルが有する２つの端子間に第２の交流電圧を生成し、
前記第２の交流電圧を前記第２のコイルと同一基板上の複数の画素にそれぞれ設けられた画素電極に供給し、
前記複数の画素電極と検査用電極とを一定の間隔を空けて重ね合わせ、前記第２の交流電圧を用いて前記検査用電極に第３の交流電圧を生成し、
前記検査用電極に生じた第３の交流電圧から前記複数の画素電極に供給された前記第２の交流電圧の総和を算出することを特徴とする電圧測定方法。
【請求項４】
第１のコイルが有する２つの端子間に第１の交流電圧を印加し、
前記第１のコイルと第２のコイルとを一定の間隔を空けて重ね合わせ、前記第２のコイルが有する２つの端子間に第２の交流電圧を生成し、
前記第２の交流電圧を、整流化または前記第２の交流電圧の波形を整形して、第３の交流電圧を生成し、
前記第３の交流電圧を前記第２のコイルと同一基板上の複数の画素にそれぞれ設けられた画素電極に供給し、
前記複数の画素電極と検査用電極とを一定の間隔を空けて重ね合わせ、前記検査用電極に第４の交流電圧を生成し、
前記検査用電極に生じた第４の交流電圧から前記複数の画素電極に供給された前記第３の交流電圧の総和を算出することを特徴とする電圧測定方法。
【請求項５】
第１のコイルが有する２つの端子間に第１の交流電圧を印加し、
前記第１のコイルと第２のコイルとを一定の間隔を空けて重ね合わせ、前記第２のコイルが有する２つの端子間に第２の交流電圧を生成し、
前記第２の交流電圧を、前記第２のコイルと同一基板上の複数の画素にそれぞれ設けられた画素電極に供給し、
前記複数の画素電極の一部または全てと一定の間隔を空けて重ねたまま検査用電極を回転させ、前記第２の交流電圧を用いて前記検査用電極に第３の交流電圧を生成し、
前記検査用電極に生じた第３の交流電圧と前記複数の画素電極に対する前記検査用電極の位置とから、前記複数の画素電極の各々に供給された前記第２の交流電圧を算出することを特徴とする電圧測定方法。
【請求項６】
第１のコイルが有する２つの端子間に第１の交流電圧を印加し、
前記第１のコイルと第２のコイルとを一定の間隔を空けて重ね合わせ、前記第２のコイルが有する２つの端子間に第２の交流電圧を生成し、
前記第２の交流電圧を、整流化または前記第２の交流電圧の波形を整形して、第３の交流電圧を生成し、
前記第３の交流電圧を、前記第２のコイルと同一基板上の複数の画素にそれぞれ設けられた画素電極に供給し、
前記複数の画素電極の一部または全てと一定の間隔を空けて重ねたまま検査用電極を回転させ、前記第３の交流電圧を用いて前記検査用電極に第４の交流電圧を生成し、
前記検査用電極に生じた第４の交流電圧と前記複数の画素電極に対する前記検査用電極の位置とから、前記複数の画素電極の各々に供給された前記第３の交流電圧を算出することを特徴とする電圧測定方法。
【請求項７】
請求項１乃至請求項６のいずれか一項において、
前記第１のコイル、前記第２のコイルが有する配線は、それぞれ同一平面上に形成され、且つ前記配線は渦を巻いていることを特徴とする電圧測定方法。
【請求項８】
請求項１乃至請求項７のいずれか一項において、
前記第１のコイルと前記検査用電極は、絶縁表面上に形成されていることを特徴とする電圧測定方法。
【請求項９】
請求項８において、
前記基板と前記絶縁表面の間隔は、前記基板と前記絶縁表面の間に流体を流すことにより制御していることを特徴とする電圧測定方法。
【請求項１０】
請求項１乃至請求項９のいずれか一項に記載の前記電圧測定方法を用いて得られた、前記画素電極に印加された電圧またはその総和を用いて、前記画素の良否を判定することを特徴とする電気的検査方法。
【請求項１１】
基板上に、信号線、走査線、電源線、スイッチング用ＴＦＴ、駆動用ＴＦＴ及び画素電極を有する画素と、第２のコイルとが設けられ、
前記スイッチング用ＴＦＴのゲート電極は前記走査線に電気的に接続されており、
前記スイッチング用ＴＦＴのソース領域とドレイン領域の一方は前記信号線に電気的に接続されており、他方は前記駆動用ＴＦＴのゲート電極に電気的に接続されており、
前記駆動用ＴＦＴのソース領域とドレイン領域の一方は前記電源線に電気的に接続されており、他方は前記画素電極に接続されている発光装置の電圧測定方法であって、
第１のコイルが有する２つの端子間に第１の交流電圧を印加し、
前記第１のコイルと前記第２のコイルとを一定の間隔を空けて重ね合わせ、前記第２のコイルが有する２つの端子間に第２の交流電圧を生成して、前記電源線に供給し、
前記信号線に印加する電圧を制御して前記駆動用ＴＦＴをオンすることで、前記第２の交流電圧を前記電源線から前記画素電極に供給し、
前記画素電極と検査用電極とを一定の間隔を空けて重ね合わせ、前記第２の交流電圧を用いて前記検査用電極に第３の交流電圧を生成し、
前記検査用電極に生じた第３の交流電圧から前記画素電極に供給された前記第２の交流電圧を算出することを特徴とする発光装置の電圧測定方法。
【請求項１２】
基板上に、信号線、走査線、電源線、スイッチング用ＴＦＴ、駆動用ＴＦＴ及び画素電極を有する画素と、第２のコイルとが設けられ、
前記スイッチング用ＴＦＴのゲート電極は前記走査線に電気的に接続されており、
前記スイッチング用ＴＦＴのソース領域とドレイン領域の一方は前記信号線に電気的に接続されており、他方は前記駆動用ＴＦＴのゲート電極に電気的に接続されており、
前記駆動用ＴＦＴのソース領域とドレイン領域の一方は前記電源線に電気的に接続されており、他方は前記画素電極に接続されている発光装置の電圧測定方法であって、
第１のコイルが有する２つの端子間に第１の交流電圧を印加し、
前記第１のコイルと前記第２のコイルとを一定の間隔を空けて重ね合わせ、前記第２のコイルが有する２つの端子間に第２の交流電圧を生成し、
前記第２の交流電圧を、整流化または前記第２の交流電圧の波形を整形して、第３の交流電圧を生成して、前記電源線に供給し、
前記信号線に印加する電圧を制御して前記駆動用ＴＦＴをオンすることで、前記第３の交流電圧を前記電源線から前記画素電極に供給し、
前記画素電極と検査用電極とを一定の間隔を空けて重ね合わせ、前記第３の交流電圧を用いて前記検査用電極に第４の交流電圧を生成し、
前記検査用電極に生じた第４の交流電圧から前記画素電極に供給された前記第３の交流電圧を算出することを特徴とする発光装置の電圧測定方法。
【請求項１３】
基板上に、信号線、走査線、電源線、スイッチング用ＴＦＴ、駆動用ＴＦＴ及び画素電極を有する複数の画素と、第２のコイルとが設けられ、
前記スイッチング用ＴＦＴのゲート電極は前記走査線に電気的に接続されており、
前記スイッチング用ＴＦＴのソース領域とドレイン領域の一方は前記信号線に電気的に接続されており、他方は前記駆動用ＴＦＴのゲート電極に電気的に接続されており、
前記駆動用ＴＦＴのソース領域とドレイン領域の一方は前記電源線に電気的に接続されており、他方は前記画素電極に接続されている発光装置の電圧測定方法であって、
第１のコイルが有する２つの端子間に第１の交流電圧を印加し、
前記第１のコイルと前記第２のコイルとを一定の間隔を空けて重ね合わせ、前記第２のコイルが有する２つの端子間に第２の交流電圧を生成して、前記電源線に供給し、
前記信号線に印加する電圧を制御して前記駆動用ＴＦＴをオンすることで、前記第２の交流電圧を前記電源線から前記画素電極に供給し、
前記画素電極の一部または全てと一定の間隔を空けて重ねたまま検査用電極を回転させ、前記第２の交流電圧を用いて前記検査用電極に第３の交流電圧を生成し、
前記検査用電極に生じた第３の交流電圧と前記画素電極に対する前記検査用電極の位置とから、前記画素電極に供給された前記第２の交流電圧を算出することを特徴とする発光装置の電圧測定方法。
【請求項１４】
基板上に、信号線、走査線、電源線、スイッチング用ＴＦＴ、駆動用ＴＦＴ及び画素電極を有する複数の画素と、第２のコイルとが設けられ、
前記スイッチング用ＴＦＴのゲート電極は前記走査線に電気的に接続されており、
前記スイッチング用ＴＦＴのソース領域とドレイン領域の一方は前記信号線に電気的に接続されており、他方は前記駆動用ＴＦＴのゲート電極に電気的に接続されており、
前記駆動用ＴＦＴのソース領域とドレイン領域の一方は前記電源線に電気的に接続されており、他方は前記画素電極に接続されている発光装置の電圧測定方法であって、
第１のコイルが有する２つの端子間に第１の交流電圧を印加し、
前記第１のコイルと前記第２のコイルとを一定の間隔を空けて重ね合わせ、前記第２のコイルが有する２つの端子間に第２の交流電圧を生成し、
前記第２の交流電圧を、整流化または前記第２の交流電圧の波形を整形して、第３の交流電圧を生成して、前記電源線に供給し、
前記信号線に印加する電圧を制御して前記駆動用ＴＦＴをオンすることで、前記第３の交流電圧を前記電源線から前記画素電極に供給し、
前記画素電極の一部または全てと一定の間隔を空けて重ねたまま検査用電極を回転させ、前記第３の交流電圧を用いて前記検査用電極に第４の交流電圧を生成し、
前記検査用電極に生じた第４の交流電圧と前記画素電極に対する前記検査用電極の位置とから、前記画素電極に供給された前記第３の交流電圧を算出することを特徴とする発光装置の電圧測定方法。
【請求項１５】
請求項１１乃至請求項１４のいずれか一項において、
前記第１のコイル、前記第２のコイルが有する配線は、それぞれ同一平面上に形成され、且つ前記配線は渦を巻いていることを特徴とする発光装置の電圧測定方法。
【請求項１６】
請求項１１乃至請求項１５のいずれか一項において、
前記第１のコイルと前記検査用電極は、絶縁表面上に形成されていることを特徴とする発光装置の電圧測定方法。
【請求項１７】
請求項１６において、
前記基板と前記絶縁表面の間隔は、前記基板と前記絶縁表面の間に流体を流すことにより制御していることを特徴とする発光装置の電圧測定方法。
【請求項１８】
請求項１１乃至請求項１７のいずれか一項に記載の前記発光装置の電圧測定方法を用いて得られた、前記画素電極に印加された電圧またはその総和を用いて、前記画素の良否を判定することを特徴とする発光装置の電気的検査方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置が有する各画素を動作させ、画素電極に印加される電圧の値を読み取る電圧測定方法と、該電圧測定方法を用いて画素部が正常に動作するかどうかを検査する方法に関する。特に、非接触型の電圧測定方法、電気的検査方法、及びそれを用いた非接触型の電気的検査装置に関する。また該検査方法を用いて検査する工程を含む半導体装置の作製方法と、該半導体装置の作製方法を用いて作製された半導体装置に関する。さらに、該検査方法を用いて検査する工程を含む素子基板の作製方法に関する。
【０００２】
また本発明は発光素子、例えば有機発光素子（ＯＬＥＤ：Organic Light Emitting Device）を、該基板とカバー材の間に封入したＯＬＥＤパネルにおいて、ＯＬＥＤを形成する前に、各画素を動作させ、画素電極に印加される電圧の値を読み取る電圧測定方法と、該電圧測定方法を用いて画素部が正常に動作するかどうかを検査する方法に関する。特に、非接触型の電気的検査方法、及びそれを用いた非接触型の電気的検査装置に関する。
【０００３】
なお本明細書において、該ＯＬＥＤパネルにコントローラを含むＩＣ等を実装したものを、ＯＬＥＤモジュールと呼ぶ。また、ＯＬＥＤパネル及びＯＬＥＤモジュールを共に発光装置と総称する。
【０００４】
【従来の技術】
近年、基板上にＴＦＴを形成する技術が大幅に進歩し、アクティブマトリクス型の電子ディスプレイへの応用開発が進められている。特に、ポリシリコン膜を用いたＴＦＴは、従来のアモルファスシリコン膜を用いたＴＦＴよりも電界効果移動度（モビリティともいう）が高いので、高速動作が可能である。そのため、従来基板の外に設けられた駆動回路で行っていた画素の制御を、画素と同一の基板上に形成した駆動回路で行うことが可能である。
【０００５】
このようなアクティブマトリクス型の電子ディスプレイは、同一基板上に様々な回路や素子を作り込むことで製造コストの低減、電子ディスプレイの小型化、歩留まりの上昇、スループットの低減など、様々な利点が得られる。
【０００６】
そして特に電子ディスプレイの中でも、発光素子としてＯＬＥＤを有したアクティブマトリクス型の発光装置の研究が活発化している。
【０００７】
ＯＬＥＤは自ら発光するため視認性が高く、液晶表示装置（ＬＣＤ）で必要なバックライトが要らず薄型化に最適であると共に、視野角にも制限が無い。そのため、近年ＯＬＥＤを用いた発光装置は、ＣＲＴやＬＣＤに代わる表示装置として注目されている。
【０００８】
ＯＬＥＤは、電場を加えることで発生するルミネッセンス（Electroluminescence）が得られる有機化合物（有機発光材料）を含む層（以下、有機発光層と記す）と、陽極層と、陰極層とを有している。なお、本明細書では、ＯＬＥＤの陽極と陰極の間に設けられた全ての層を有機発光層と定義する。有機発光層には具体的に、発光層、正孔注入層、電子注入層、正孔輸送層、電子輸送層等が含まれる。有機化合物におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）とがある。
【０００９】
この有機発光層は、熱、光、水分、酸素等によって劣化が促進されることから、一般的にアクティブマトリクス型の発光装置の作製において、作製工程における処理温度が比較的高い、配線やＴＦＴを画素部に形成した後、ＯＬＥＤが形成される。
【００１０】
そしてＯＬＥＤが形成された後、ＯＬＥＤが設けられた基板（ＯＬＥＤパネル）とカバー材とを、ＯＬＥＤが外気に曝されないように貼り合わせてシール材等により封止（パッケージング）する。
【００１１】
パッケージング等の処理により気密性を高めたら、基板上に形成された素子又は回路から引き回された端子と外部信号端子とを接続するためのコネクター（ＦＰＣ、ＴＡＢ等）を取り付けて、アクティブマトリクス型の発光装置が完成する。
【００１２】
【発明が解決しようとする課題】
アクティブマトリクス型の発光装置において、ＯＬＥＤの一対の電極から有機発光層にかかる電圧は、各画素に設けられたＴＦＴによって制御される。そのため、画素部が有するＴＦＴがスイッチング素子として機能しなかったり、配線が断線またはショートするなど、何らかの不具合が生じている箇所（不良箇所）があると、ＯＬＥＤが有する有機発光層に所定の電圧をかけることができなくなる。その場合、画素は所望の階調を表示することができない。
【００１３】
アクティブマトリクス型の発光装置に先行して量産化されているアクティブマトリクス型の液晶ディスプレイでは、画素部を有するパネル（液晶パネル）と対向電極を有する基板との間に液晶を封入して液晶ディスプレイを完成させる前に、画素部において配線やＴＦＴを形成した後、各画素が有するコンデンサに電荷を蓄積し、その電荷量を各画素ごとに測定することで、画素部に不具合が生じていないかどうかを検査している。
【００１４】
しかし発光装置の場合、一般的に各画素ごとにＴＦＴが２つ以上設けられていることが多い。そしてＯＬＥＤが有する一方の電極（画素電極）とコンデンサが、ＴＦＴを間に介して接続されている場合がある。この場合、コンデンサに蓄積した電荷量を測定しても、コンデンサと画素電極との間に接続されている配線および全てのＴＦＴに不具合がないかどうかを検査することが難しい。
【００１５】
また、コネクターを取り付ける前に、ＯＬＥＤパネルの電気的動作を検査する場合、ＯＬＥＤパネルの端子または配線に微細なピン（プローブ）を立てて、電流を流したり、電圧を印加したりする必要がある。しかし、配線または端子にプローブを直接立てると、配線または端子に傷がついて微細なゴミが生じることがある。検査工程において生じたゴミは、後の工程の歩留まりを低下させる原因になり、好ましくない。
【００１６】
発光装置を完成させて実際に表示を行えば、不具合がないかどうかを確認することは可能である。しかし、実際には製品にならないＯＬＥＤパネルであっても、良品との区別をつけるために、ＯＬＥＤを形成し、パッケージングし、コネクターを取り付けて発光装置として完成させる必要がある。ＯＬＥＤパネルが不良品の場合、ＯＬＥＤを形成する工程と、パッケージングする工程と、コネクターを取り付ける工程とが無駄になるため、時間とコストを抑えることができない。また多面取りの基板を用いてＯＬＥＤパネルを形成する場合でも、パッケージングしコネクターを取り付ける工程が無駄になり、同様に時間とコストを抑えることができない。
【００１７】
上記問題に鑑み、本発明では、アクティブマトリクス型の発光装置の量産化に向けて、発光装置を完成させる前に、画素部において配線およびＴＦＴに不具合が生じていないかどうかを確認することができる電気的検査方法（以下単に検査方法）の確立、及び該検査方法を用いる電気的検査装置（以下単に検査装置）の提供を課題とする。さらには、配線または端子にプローブを立てないで済む、より簡便な発光装置の作製工程における検査方法の確立、及び該検査方法を用いる検査装置の提供を課題とする。さらに、該電気的検査方法を用いた半導体装置の作製方法及び該作製方法を用いて作製された半導体装置の提供を課題とする。
【００１８】
【課題を解決するための手段】
本発明者は、プローブを立てなくても、電磁誘導を用いることにより、非接触でＴＦＴ及び画素電極が形成された基板（以下素子基板と呼ぶ）の画素部が有する配線に電圧を印加することができるのではないかと考えた。そして、配線に電圧を印加することで各画素を動作させ、画素電極に電圧を印加する。
【００１９】
なお、本明細書において画素を動作させるとは、画素の有する素子または配線に電圧を与えることで、画素電極の電圧を制御することである。
【００２０】
この画素電極に印加された電圧の値を、静電誘導を用いることにより、非接触で読み取る。そして読み取った値から、各画素の動作状態、さらには各画素の良否、言い換えると、各画素が正常に動作するかしないかを判断することができる。なお、本明細書では、画素電極に所望の電圧を印加することができる画素を、良と判断する。逆に、画素電極に所望の電圧を印加することができない画素を、不良と判断する。
【００２１】
具体的には、以下に説明する２通りの構成があり、どちらの構成を用いていても良い。
【００２２】
第１の構成では、素子基板を検査するための、検査用の基板（検査基板）を別途用意する。そして、該検査基板は１次コイルを有し、検査対象である素子基板は２次コイルを有す。
【００２３】
なお、１次コイルと２次コイルはともに、基板上に成膜した導電膜をパターニングすることで形成することができる。そして、本発明において１次コイル及び２次コイルは、中心に磁性体を設けて磁路としたコイルではなく、中心に磁性体を設けないコイルを用いた。
【００２４】
そして、検査基板が有する１次コイルと、素子基板が有する２次コイルを一定の間隔を空けて重ね合わせ、１次コイルが有する２つの端子間に交流の電圧（交流電圧）を印加することで、２次コイルが有する２つの端子間に起電力を生じさせる。
【００２５】
なおこの間隔は小さいほど望ましく、１次コイルと２次コイルは、間隔の制御が可能な限り近づけたほうが良い。
【００２６】
なお、本明細書においてコイルに電圧が印加されるとは、該電圧がコイルの端子間に印加されることを意味する。また、本明細書においてコイルに信号が入力されるとは、該信号の電圧がコイルの有する２つの端子間に印加されることを意味する。
【００２７】
そして、２次コイルに生じた起電力である交流の電圧を、素子基板において整流化した後、平滑化し、素子基板が有する駆動回路または画素を動作させるための直流の電圧（以下、電源電圧と呼ぶ）として用いる。また、２次コイルに生じた起電力である交流の電圧の波形を、波形整形回路等で所望の形に整形し、素子基板が有する駆動回路または画素を動作させるための電圧を有する信号（以下、駆動信号と呼ぶ）として用いる。なお、２次コイルにおいて発生した交流の電圧を、その波形を波形整形回路で整形することなく、そのまま駆動信号として用いても良い。
【００２８】
そして、この生成された駆動信号の電圧または電源電圧を、素子基板上に形成された駆動回路または画素に供給する。そして、該駆動信号の電圧または電源電圧が供給されることで、駆動回路または画素は何らかの動作を行なう。
【００２９】
駆動信号の電圧または電源電圧は、駆動回路または画素が良品の場合、画素が有する画素電極に印加される電圧が交流電圧となるように、その値が定められる。
【００３０】
駆動信号の電圧または電源電圧が供給されることで画素電極に印加される電圧は、駆動回路または画素の動作状態によってその値が左右される。
【００３１】
なお、駆動信号の電圧または電源電圧を、素子基板上に形成された画素にのみ供給するようにしても良い。この場合は、駆動信号の電圧または電源電圧が供給されることで画素電極に印加された電圧は、画素の動作状態によってその値が左右される。
【００３２】
そして、画素電極に生じた電圧を非接触で読み取るための電極（検査用電極）を、一定の間隔を空けて画素電極と重ね合わせる。なお、この間隔は小さいほど望ましく、画素電極と検査用電極は間隔の制御が可能な限り近づけたほうが良い。検査基板が検査用電極を有していても良い。
【００３３】
静電誘導によって検査用電極に生じる電圧は、画素電極に印加される電圧の値に左右される。よって、検査用電極に生じる電圧から、画素電極に印加されている電圧を算出することができ、結果的に非接触で画素電極に印加されている電圧の値を読み取ることができる。さらに、検査用電極に生じる電圧を用いて、画素の動作の状態を把握することができ、その動作状態を確認し、良否を判定することができる。
【００３４】
第２の構成では、素子基板の画素部が有する配線に、非接触で電圧を印加するための検査用の基板（第１検査基板）と、画素電極に印加された電圧の値を、静電誘導を用いることにより非接触で読み取るための検査用の基板（第２検査基板）とを別途用意する。
【００３５】
第１検査基板は１次コイルを有し、検査対象である素子基板は２次コイルを有す。
【００３６】
なお、１次コイルと２次コイルはともに、絶縁表面上に成膜した導電膜をパターニングすることで形成することができる。そして、本発明において１次コイル及び２次コイルは、中心に磁性体を設けて磁路としたコイルではなく、中心に磁性体を設けないコイルを用いた。
【００３７】
そして、第１検査基板が有する１次コイルと、素子基板が有する２次コイルを一定の間隔を空けて重ね合わせ、１次コイルが有する２つの端子間に交流の電圧（交流電圧）を印加することで、２次コイルが有する２つの端子間に起電力を生じさせる。
【００３８】
なおこの間隔は小さければ小さいほど望ましく、１次コイルと２次コイルは、間隔の制御が可能な限り近づけたほうが良い。
【００３９】
なお、本明細書においてコイルに電圧が印加されるとは、該電圧がコイルの有する２つの端子間に印加されることを意味する。また、本明細書においてコイルに信号が入力されるとは、該信号の電圧がコイルの有する２つの端子間に印加されることを意味する。
【００４０】
そして、２次コイルに生じた起電力である交流の電圧を、素子基板において整流化した後、平滑化し、素子基板が有する駆動回路または画素を動作させるための電源電圧として用いる。また、２次コイルに生じた起電力である交流の電圧の波形を、波形整形回路等で所望の形に整形し、素子基板が有する駆動回路または画素を動作させるための電圧を有する駆動信号として用いる。なお、２次コイルにおいて発生した交流の電圧を、その波形を波形整形回路で整形することなく、そのまま駆動信号として用いても良い。
【００４１】
そして、この生成された駆動信号の電圧または電源電圧を、素子基板上に形成された駆動回路または画素に供給する。そして、該駆動信号の電圧または電源電圧が供給されることで、駆動回路または画素は何らかの動作を行なう。
【００４２】
駆動信号の電圧または電源電圧は、駆動回路または画素が良品の場合、画素が有する画素電極に印加される電圧が交流電圧となるように、その値が定められる。
【００４３】
駆動信号の電圧または電源電圧が供給されることで画素電極に印加される電圧は、駆動回路または画素の動作状態によってその値が左右される。
【００４４】
なお、駆動信号の電圧または電源電圧を、素子基板が有する画素にのみ供給するようにしても良い。この場合は、駆動信号の電圧または電源電圧が供給されることで画素電極に印加された電圧は、画素の動作状態によってその値が左右される。
【００４５】
一方、第２検査基板は、画素電極に生じた電圧を非接触で読み取るための電極（検査用電極）を有している。そして、該検査用電極を、一定の間隔を空けて画素電極と重ね合わせる。なお、この間隔は小さければ小さいほど望ましく、画素電極と検査用電極は間隔の制御が可能な限り近づけたほうが良い。
【００４６】
なお、アクティブマトリクス型の半導体装置は、画素部において、複数の画素電極がマトリクス状に設けられている。本発明では、素子基板に対する第２検査基板の配置を変えることで、１つの検査用電極と重なる１つまたは複数の画素電極の位置を、複数回変える。具体的には、素子基板と平行な面内において検査用電極を回転させることで、検査用電極と重なる画素電極の位置を変えることができる。そして、そのたびごとに、検査用電極に生じる電圧の値をモニターする。
【００４７】
静電誘導によって検査用電極に生じる電圧は、画素の動作状態を情報として有しており、検査用電極と重なっている画素電極に印加される電圧の値に左右される。
【００４８】
そして、複数回のモニターで得られた、検査用電極に生じる電圧の値と、モニター時に検査用電極と重なる１つまたは複数の画素電極の位置のデータとを蓄積する。そして、計算断層像法（ＣＴ：Computed Tomography）で使われている、１次元データから２次元の分布を再現する復元アルゴリズム（例えばフーリエ変換法）を用いることで、蓄積したデータから、各画素に印加されている電圧の相対的な値を得ることができる。つまり、結果的に画素電極に印加されている電圧の値を非接触で読み取ることができるといえる。そして、各画素に印加されている電圧の相対的な値から、画素１つ１つの動作状態を判断することができ、その動作状態から良否を判定することができる。
【００４９】
復元アルゴリズムとして、逐次近似法、投影切断面定理を用いたフーリエ変換法、重畳積分法等が代表的に挙げられる。なお、本発明はこれらの他の復元アルゴリズムを用いていても良い。
【００５０】
なお第１の構成及び第２の構成において、必ずしも画素の動作状態を良品と不良品の２つに選り分けるのではなく、動作状態によって複数のランクに選り分けるようにしても良い。
【００５１】
また、第１の構成及び第２の構成において、駆動回路に不良が生じていて、画素に不良が生じていない場合でも、画素電極に印加される電圧の値は変化する。よって、駆動回路の良否も併せて判定することは可能である。
【００５２】
なお、本発明の検査方法を用いる半導体装置は、画素に用いるトランジスタが単結晶シリコンを用いて形成されたトランジスタであっても良いし、多結晶シリコンやアモルファスシリコンを用いた薄膜トランジスタであっても良い。また、有機半導体を用いたトランジスタであっても良い。
【００５３】
なお、画素の動作状態が、正常な画素の動作状態とどの程度異なっていれば、画素が正常に動作していないとみなすかの基準は、実施者が適宜設定することが可能である。
【００５４】
本発明は上記構成によって、配線に直接プローブを立てなくても不良箇所を検出し、画素の良否を判定することができるので、プローブを立てることで生じた微細なゴミにより、後の工程の歩留まりを低下させるのを防ぐことができる。なおかつ、１回の検査工程で全てのパターン形成工程の良否を判断することができるので、検査工程がより簡便化される。
【００５５】
なお本発明は、発光装置のみならず、液晶表示装置やその他の半導体装置にも適用させることが可能である。
【００５６】
以下、本発明の構成について説明する。
【００５７】
本発明は、
非接触にて画素が有する配線または回路素子に電圧を印加することで、前記画素が有する画素電極に電圧を印加し、
前記画素電極に印加された電圧を非接触で読み取る電圧測定方法に関する。
【００５８】
本発明は、
非接触にて複数の画素がそれぞれ有する配線または回路素子に電圧を印加することで、前記複数の画素がそれぞれ有する画素電極に電圧を印加し、
前記複数の画素がそれぞれ有する画素電極に印加された電圧の和を非接触で読み取る電圧測定方法に関する。
【００５９】
本発明は、
第１のコイルが有する２つの端子間に第１の交流電圧を印加し、
前記第１のコイルと第２のコイルとを、一定の間隔を空けて重ね合わせ、
前記第２のコイルが有する２つの端子間に生じた第２の交流電圧を用いて、画素が有する画素電極に第３の交流電圧を印加し、
前記画素電極と検査用電極とを、一定の間隔を空けて重ね合わせ、
前記検査用電極に生じた第４の交流電圧から、前記画素電極に印加された電圧を算出することを特徴とする電圧測定方法に関する。
【００６０】
本発明は、
第１のコイルが有する２つの端子間に第１の交流電圧を印加し、
前記第１のコイルと第２のコイルとを、一定の間隔を空けて重ね合わせ、
前記第２のコイルが有する２つの端子間に生じた第２の交流電圧を、整流化またはその電圧の波形を整形して、画素が有する配線または回路素子に印加することで、前記画素が有する画素電極に第３の交流電圧を印加し、
前記画素電極と検査用電極とを、一定の間隔を空けて重ね合わせ、
前記検査用電極に生じた第４の交流電圧から、前記画素電極に印加された電圧を算出することを特徴とする電圧測定方法に関する。
【００６１】
本発明は、
第１のコイルが有する２つの端子間に第１の交流電圧を印加し、
前記第１のコイルと第２のコイルとを、一定の間隔を空けて重ね合わせ、
前記第２のコイルが有する２つの端子間に生じた第２の交流電圧を用いて、複数の画素がそれぞれ有する画素電極に第３の交流電圧を印加し、
前記複数の画素がそれぞれ有する画素電極と検査用電極とを、一定の間隔を空けて重ね合わせ、
前記検査用電極に生じた第４の交流電圧から、前記複数の画素がそれぞれ有する画素電極に印加された電圧の総和を算出することを特徴とする電圧測定方法に関する。
【００６２】
本発明は、
第１のコイルが有する２つの端子間に第１の交流電圧を印加し、
前記第１のコイルと第２のコイルとを、一定の間隔を空けて重ね合わせ、
前記第２のコイルが有する２つの端子間に生じた第２の交流電圧を、整流化またはその電圧の波形を整形して、複数の画素がそれぞれ有する配線または回路素子に印加することで、前記複数の画素がそれぞれ有する画素電極に第３の交流電圧を印加し、
前記複数の画素がそれぞれ有する画素電極と検査用電極とを、一定の間隔を空けて重ね合わせ、
前記検査用電極に生じた第４の交流電圧から、前記複数の画素がそれぞれ有する画素電極に印加された電圧の総和を算出することを特徴とする電圧測定方法に関する。
【００６３】
本発明は、
前記第１のコイル、前記第２のコイルが有する配線は、それぞれ同一平面上に形成され、且つ前記配線は渦を巻いていることを特徴としていても良い。
【００６４】
本発明は、
前記第１のコイルと、前記検査用電極とは、第１の絶縁表面上に形成されており、
前記第２のコイルと、前記画素電極とは、第２の絶縁表面上に形成されていることを特徴としていても良い。
【００６５】
本発明は、
前記第１の絶縁表面と前記第２の絶縁表面の間隔は、前記第１の絶縁表面と前記第２の絶縁表面の間に流体を流すことで制御していることを特徴としていても良い。
【００６６】
本発明は、
前記電圧測定方法を用いて得られた、前記画素電極に印加された電圧またはその総和を用いて、前記画素の良否を判定することを特徴としていても良い。
【００６７】
本発明は、
半導体装置が有する画素の電気的検査装置であって、
１次コイルと、
前記１次コイルと、前記半導体装置が有する２次コイルとを、一定の間隔を空けて重ね合わせる手段と、
前記画素が有する画素電極と、検査用電極とを、一定の間隔を空けて重ね合わせる手段と、
前記１次コイルが有する２つの端子間に交流電圧を印加する手段と、
前記検査用電極に生じた交流電圧から、前記画素の動作状態を確認する手段と、
を有することを特徴とする電気的検査装置に関する。
【００６８】
本発明は、
半導体装置が有する画素の電気的検査装置であって、
１次コイルと、
前記１次コイルと、前記半導体装置が有する２次コイルとを、一定の間隔を空けて重ね合わせる手段と、
前記画素が有する画素電極と、検査用電極とを、一定の間隔を空けて重ね合わせる手段と、
前記１次コイルが有する２つの端子間に交流電圧を印加する手段と、
前記検査用電極に生じた交流電圧から、前記画素の動作状態を確認する手段と、
を有し、
前記検査用電極に生じた交流電圧は、前記画素の動作状態を情報として有していることを特徴とする電気的検査装置に関する。
【００６９】
本発明は、
前記１次コイルと、前記２次コイルとの間の間隔を、前記１次コイルと、前記２次コイルとの間に流体を流すことで制御していることを特徴としていても良い。
【００７０】
本発明は、
前記１次コイルが有する配線は、同一平面上に形成され、且つ前記配線は渦を巻いていることを特徴としていても良い。
【００７１】
本発明は、
画素電極と、配線または回路素子とを形成し、
非接触にて前記配線または回路素子に電圧を印加することで、前記画素電極に電圧を印加し、
前記画素電極に印加された電圧を非接触で読み取ることを特徴とする半導体装置の作製方法に関する。
【００７２】
本発明は、
画素電極と、配線または回路素子と、第１のコイルと、第２のコイルとを形成し、
前記第１のコイルが有する２つの端子間に第１の交流電圧を印加し、
前記第１のコイルと前記第２のコイルとを、一定の間隔を空けて重ね合わせ、
前記第２のコイルが有する２つの端子間に生じた第２の交流電圧を用いて、前記画素電極に第３の交流電圧を印加し、
前記画素電極と検査用電極とを、一定の間隔を空けて重ね合わせ、
前記検査用電極に生じた第４の交流電圧から、前記画素電極に印加された電圧を算出することを特徴とすることを特徴とする半導体装置の作製方法に関する。
【００７３】
本発明は、
画素電極と、配線または回路素子と、第１のコイルと、第２のコイルとを形成し、
第１のコイルが有する２つの端子間に第１の交流電圧を印加し、
前記第１のコイルと前記第２のコイルとを、一定の間隔を空けて重ね合わせ、
前記第２のコイルが有する２つの端子間に生じた第２の交流電圧を、整流化またはその電圧の波形を整形して、前記配線または回路素子に印加することで、前記画素電極に第３の交流電圧を印加し、
前記画素電極と検査用電極とを、一定の間隔を空けて重ね合わせ、
前記検査用電極に生じた第４の交流電圧から、前記画素電極に印加された電圧を算出することを特徴とすることを特徴とする半導体装置の作製方法に関する。
【００７４】
本発明は、
複数の画素電極に印加される電圧を制御するための配線または回路素子に電圧を印加し、
前記複数の画素電極の任意の一部または全てと間隔を空けて重ねたまま、検査用電極を移動させ、
前記検査用電極の電圧と、前記複数の画素電極に対する前記検査用電極の位置とから、前記複数の各画素電極に印加される電圧を算出することを特徴とする電圧測定方法に関する。
【００７５】
本発明は、
複数の画素電極に印加される電圧を制御するための配線または回路素子に非接触にて電圧を印加し、
前記複数の画素電極の任意の一部または全てと間隔を空けて重ねたまま、検査用電極を移動させ、
前記検査用電極の電圧と、前記複数の画素電極に対する前記検査用電極の位置とから、前記複数の各画素電極に印加される電圧を算出することを特徴とする電圧測定方法に関する。
【００７６】
本発明は、
第１のコイルが有する２つの端子間に第１の交流電圧を印加し、
前記第１のコイルと第２のコイルとを、間隔を空けて重ね合わせ、
前記第２のコイルが有する２つの端子間に生じた第２の交流電圧を、複数の画素電極に印加される電圧を制御するための配線または回路素子に印加し、
前記複数の画素電極の任意の一部または全てと間隔を空けて重ねたまま、検査用電極を移動させ、
前記検査用電極に生じる第３の交流電圧と、前記複数の画素電極に対する前記検査用電極の位置とから、前記複数の各画素電極に印加される電圧を算出することを特徴とする電圧測定方法に関する。
【００７７】
本発明は、
第１のコイルが有する２つの端子間に第１の交流電圧を印加し、
前記第１のコイルと第２のコイルとを、間隔を空けて重ね合わせ、
前記第２のコイルが有する２つの端子間に生じた第２の交流電圧を、整流化またはその電圧の波形を整形して、複数の画素電極に印加される電圧を制御するための配線または回路素子に印加し、
前記複数の画素電極の任意の一部または全てと間隔を空けて重ねたまま、検査用電極を移動させ、
前記検査用電極に生じる第３の交流電圧と、前記複数の画素電極に対する前記検査用電極の位置とから、前記複数の各画素電極に印加される電圧を算出することを特徴とする電圧測定方法に関する。
【００７８】
本発明は、
前記第１のコイル及び前記第２のコイルが有する配線は、それぞれ同一平面上に形成され、且つ前記配線は渦を巻いていることを特徴としていても良い。
【００７９】
本発明は、
前記第１のコイルと前記第２のコイルの間隔は、前記第１のコイルと前記第２のコイルの間に流体を流すことで制御していることを特徴としていても良い。
【００８０】
本発明は、
前記複数の各画素電極の電圧を、逐次近似法、投影切断面定理を用いたフーリエ変換法または重畳積分法を用いて算出していることを特徴としていても良い。
【００８１】
本発明は、
複数の画素電極に印加される電圧を制御するための配線または回路素子に電圧を印加し、
前記複数の画素電極の任意の一部または全てと間隔を空けて重ねたまま、検査用電極を移動させ、
前記検査用電極の電圧と、前記複数の画素電極に対する前記検査用電極の位置とから、前記配線または回路素子の動作状態を確認することを特徴とする電気的検査方法に関する。
【００８２】
本発明は、
複数の画素電極に印加される電圧を制御するための配線または回路素子に非接触にて電圧を印加し、
前記複数の画素電極の任意の一部または全てと間隔を空けて重ねたまま、検査用電極を移動させ、
前記検査用電極の電圧と、前記複数の画素電極に対する前記検査用電極の位置とから、前記配線または回路素子の動作状態を確認することを特徴とする電気的検査方法に関する。
【００８３】
本発明は、
複数の画素電極に印加される電圧を制御するための配線または回路素子に電圧を印加し、
前記複数の画素電極の任意の一部または全てと間隔を空けて重ねたまま、検査用電極を移動させ、
前記検査用電極の電圧と、前記複数の画素電極に対する前記検査用電極の位置とから、前記複数の画素電極に印加される電圧の分布を求めることを特徴とする電気的検査方法に関する。
【００８４】
本発明は、
複数の画素電極に印加される電圧を制御するための配線または回路素子に非接触にて電圧を印加し、
前記複数の画素電極の任意の一部または全てと間隔を空けて重ねたまま、検査用電極を移動させ、
前記検査用電極の電圧と、前記複数の画素電極に対する前記検査用電極の位置とから、前記複数の画素電極に印加される電圧の分布を求めることを特徴とする電気的検査方法に関する。
【００８５】
本発明は、
複数の画素電極に印加される電圧を制御するための配線または回路素子に電圧を印加し、
前記複数の画素電極の任意の一部または全てと間隔を空けて重ねたまま、検査用電極を移動させ、
前記検査用電極の電圧と、前記複数の画素電極に対する前記検査用電極の位置とから、前記複数の画素電極に印加される電圧の分布を求め、
前記電圧の分布から、前記配線または回路素子の動作状態を確認することを特徴とする電気的検査方法に関する。
【００８６】
本発明は、
複数の画素電極に印加される電圧を制御するための配線または回路素子に非接触にて電圧を印加し、
前記複数の画素電極の任意の一部または全てと間隔を空けて重ねたまま、検査用電極を移動させ、
前記検査用電極の電圧と、前記複数の画素電極に対する前記検査用電極の位置とから、前記複数の画素電極に印加される電圧の分布を求め、
前記電圧の分布から、前記配線または回路素子の動作状態を確認することを特徴とする電気的検査方法に関する。
【００８７】
本発明は、
第１のコイルが有する２つの端子間に第１の交流電圧を印加し、
前記第１のコイルと第２のコイルとを、間隔を空けて重ね合わせ、
前記第２のコイルが有する２つの端子間に生じた第２の交流電圧を、複数の画素電極に印加される電圧を制御するための配線または回路素子に印加し、
前記複数の画素電極の任意の一部または全てと間隔を空けて重ねたまま、検査用電極を移動させ、
前記検査用電極に生じる第３の交流電圧と、前記複数の画素電極に対する前記検査用電極の位置とから、前記配線または回路素子の動作状態を確認することを特徴とする電気的検査方法に関する。
【００８８】
本発明は、
第１のコイルが有する２つの端子間に第１の交流電圧を印加し、
前記第１のコイルと第２のコイルとを、間隔を空けて重ね合わせ、
前記第２のコイルが有する２つの端子間に生じた第２の交流電圧を、複数の画素電極に印加される電圧を制御するための配線または回路素子に印加し、
前記複数の画素電極の任意の一部または全てと間隔を空けて重ねたまま、検査用電極を移動させ、
前記検査用電極に生じる第３の交流電圧と、前記複数の画素電極に対する前記検査用電極の位置とから、前記複数の画素電極に印加される電圧の分布を求め、
前記電圧の分布から、前記配線または回路素子の動作状態を確認することを特徴とする電気的検査方法に関する。
【００８９】
本発明は、
第１のコイルが有する２つの端子間に第１の交流電圧を印加し、
前記第１のコイルと第２のコイルとを、間隔を空けて重ね合わせ、
前記第２のコイルが有する２つの端子間に生じた第２の交流電圧を、整流化またはその電圧の波形を整形して、複数の画素電極に印加される電圧を制御するための配線または回路素子に印加し、
前記複数の画素電極の任意の一部または全てと間隔を空けて重ねたまま、検査用電極を移動させ、
前記検査用電極に生じる第３の交流電圧と、前記複数の画素電極に対する前記検査用電極の位置とから、前記配線または回路素子の動作状態を確認することを特徴とする電気的検査方法に関する。
【００９０】
本発明は、
第１のコイルが有する２つの端子間に第１の交流電圧を印加し、
前記第１のコイルと第２のコイルとを、間隔を空けて重ね合わせ、
前記第２のコイルが有する２つの端子間に生じた第２の交流電圧を、整流化またはその電圧の波形を整形して、複数の画素電極に印加される電圧を制御するための配線または回路素子に印加し、
前記複数の画素電極の任意の一部または全てと間隔を空けて重ねたまま、検査用電極を移動させ、
前記検査用電極に生じる第３の交流電圧と、前記複数の画素電極に対する前記検査用電極の位置とから、前記複数の画素電極に印加される電圧の分布を求め、
前記電圧の分布から、前記配線または回路素子の動作状態を確認することを特徴とする電気的検査方法に関する。
【００９１】
本発明は、
前記第１のコイル及び前記第２のコイルが有する配線は、それぞれ同一平面上に形成され、且つ前記配線は渦を巻いていることを特徴としていても良い。
【００９２】
本発明は、
前記第１のコイルと前記第２のコイルの間隔は、前記第１のコイルと前記第２のコイルの間に流体を流すことで制御していることを特徴としていても良い。
【００９３】
本発明は、
素子基板が有する複数の画素の電気的検査装置であって、
１次コイルと、
前記１次コイルと、前記素子基板が有する２次コイルとを、間隔を空けて重ねる手段と、
前記複数の各画素が有する画素電極の任意の一部または全てと、検査用電極とを間隔を空けて重ねる手段と、
前記複数の各画素が有する画素電極に対する、前記検査用電極の位置を変える手段と、
前記１次コイルが有する２つの端子間に交流電圧を印加する手段と、
前記検査用電極に生じた交流電圧から、前記複数の各画素の動作状態を確認する手段と、
を有することを特徴とする電気的検査装置に関する。
【００９４】
本発明は、
素子基板が有する複数の画素の電気的検査装置であって、
１次コイルと、
前記１次コイルと、前記素子基板が有する２次コイルとを、間隔を空けて重ねる手段と、
前記複数の各画素が有する画素電極の任意の一部または全てと、検査用電極とを間隔を空けて重ねたまま、前記複数の各画素が有する画素電極に対する、前記検査用電極の位置を変える手段と、
前記１次コイルが有する２つの端子間に交流電圧を印加する手段と、
前記検査用電極に生じた交流電圧から、前記複数の各画素の動作状態を確認する手段と、
を有することを特徴とする電気的検査装置に関する。
【００９５】
本発明は、
前記１次コイルと、前記２次コイルとの間の間隔を、前記１次コイルと、前記２次コイルとの間に流体を流すことで制御していることを特徴としていても良い。
【００９６】
本発明は、
前記１次コイルが有する配線は、同一平面上に形成され、且つ前記配線は渦を巻いていることを特徴としていても良い。
【００９７】
本発明は、
配線または回路素子と、前記配線または回路素子によって電圧が供給される画素電極とを形成し、
前記配線または回路素子に電圧を印加し、
前記複数の画素電極の任意の一部または全てと間隔を空けて重ねたまま、検査用電極を移動させ、
前記検査用電極の電圧と、前記複数の画素電極に対する前記検査用電極の位置とから、前記複数の各画素電極に印加される電圧から、前記複数の画素がそれぞれ有する画素電極に印加された電圧の値を算出することを特徴とする半導体装置の作製方法に関する。
【００９８】
本発明は、
配線または回路素子と、前記配線または回路素子によって電圧が供給される画素電極とを形成し、
前記配線または回路素子に非接触にて電圧を印加し、
前記複数の画素電極の任意の一部または全てと間隔を空けて重ねたまま、検査用電極を移動させ、
前記検査用電極の電圧と、前記複数の画素電極に対する前記検査用電極の位置とから、前記複数の各画素電極に印加される電圧から、前記複数の画素がそれぞれ有する画素電極に印加された電圧の値を算出することを特徴とする半導体装置の作製方法に関する。
【００９９】
本発明は、
配線または回路素子と、前記配線または回路素子によって電圧が供給される画素電極とを形成し、
前記配線または回路素子に電圧を印加し、
前記複数の画素電極の任意の一部または全てと間隔を空けて重ねたまま、検査用電極を移動させ、
前記検査用電極の電圧と、前記複数の画素電極に対する前記検査用電極の位置とから、前記複数の各画素電極に印加される電圧から、前記複数の画素がそれぞれ有する画素電極に印加された電圧の値を算出することを特徴とする素子基板の作製方法に関する。
【０１００】
本発明は、
配線または回路素子と、前記配線または回路素子によって電圧が供給される画素電極とを形成し、
前記配線または回路素子に非接触にて電圧を印加し、
前記複数の画素電極の任意の一部または全てと間隔を空けて重ねたまま、検査用電極を移動させ、
前記検査用電極の電圧と、前記複数の画素電極に対する前記検査用電極の位置とから、前記複数の各画素電極に印加される電圧から、前記複数の画素がそれぞれ有する画素電極に印加された電圧の値を算出することを特徴とする素子基板の作製方法に関する。
【０１０１】
【発明の実施の形態】
（実施の形態１）
図１に、第１の構成を用いた場合における、本発明の検査を行なうための検査基板の上面図を示す。また、図２に、検査される素子基板の上面図を示す。
【０１０２】
図１に示した検査基板は、基板１００上に、１次コイル形成部１０１、外部入力用バッファ１０２、コネクター接続部１０３、検査用電極１０４が設けられている。なお本明細書において検査基板とは、基板１００と、１次コイル形成部１０１と、基板１００上に形成されたその他の回路または回路素子全てを含んでいる。
【０１０３】
なお、検査基板が有する１次コイル形成部１０１の数及びその配置は、図１に示した構成に限定されない。１次コイル形成部１０１の数及びその配置は、設計者が任意に設定することが可能である。
【０１０４】
なお、図１に示した検査基板では、検査用電極１０４と１次コイル形成部１０１とを有しているが、本発明は必ずしもこの構成に限定されない。１次コイル形成部を有する検査基板とは別に、検査用電極を用意するようにしても良い。１次コイル形成部を有する検査基板と、検査用電極とを別にすることで、１次コイルと２次コイルの間の距離とは無関係に、素子基板と検査用電極の間の距離を定めることができる。また、検査工程において、素子基板に対する検査用電極の配置を自由に変えることができる。
【０１０５】
図２に示した素子基板は、基板１１０上に、信号線駆動回路１１１、走査線駆動回路１１２、画素部１１３、引きまわし配線１１４、コネクター接続部１１５、波形整形回路または整流回路１１６、２次コイル形成部１１７が設けられている。なお本明細書において素子基板とは、基板１１０と、基板１１０上に形成された回路または回路素子全てを含んでいる。なお、引きまわし配線１１４は、素子基板が有する画素部と駆動回路に駆動信号や電源電圧を供給するための配線である。
【０１０６】
なお、素子基板が有する２次コイル形成部１１７の数及びその配置は、図２に示した構成に限定されない。２次コイル形成部１１７の数及びその配置は、設計者が任意に設定することが可能である。
【０１０７】
コネクター接続部１１５には、検査工程の後の工程において、ＦＰＣまたはＴＡＢ等が接続される。なお、素子基板は検査工程終了後、２次コイル形成部１１７に形成された２次コイルが、コネクター接続部１１５と物理的及び電気的に切り離されるように、点線Ａ−Ａ’において切断される。
【０１０８】
次に、検査工程における素子基板と検査基板の動作について説明する。なお検査工程における信号の流れを分かり易くするために、図１及び図２で示した素子基板と検査基板の構成を、図３にブロック図で示し、図１及び図２を参照して説明する。
【０１０９】
検査基板２０３において、信号源２０１または交流電源２０２から、コネクター接続部１０３に接続されるコネクターを介して、外部入力用バッファ１０２に検査用の交流の信号が入力される。検査用の交流の信号は、外部入力用バッファ１０２において緩衝増幅され、１次コイル形成部１０１に入力される。
【０１１０】
なお、図１、図２及び図３では、入力された交流の信号を、外部入力用バッファ１０２において緩衝増幅してから、１次コイル形成部１０１に入力しているが、本発明はこの構成に限定されない。外部入力用バッファ１０２を設けずに、直接交流の信号を１次コイル形成部１０１に入力しても良い。
【０１１１】
１次コイル形成部１０１には、複数の１次コイルが形成されている。各１次コイルの２つの端子間に、交流の信号が入力される。
【０１１２】
一方、素子基板２０４が有する２次コイル形成部１１７には、１次コイル形成部１０１が有する複数の１次コイルに対応した複数の２次コイルが形成されている。１次コイルに交流の信号が入力されると、電磁誘導により、各２次コイルが有する２つの端子間に起電力である交流の電圧が生じる。
【０１１３】
２次コイルにおいて発生した交流の電圧は、波形整形回路１１６ａまたは整流回路１１６ｂに供給される。波形整形回路１１６ａまたは整流回路１１６ｂでは、該交流の電圧を整形または整流化し、駆動信号または電源電圧を生成する。
【０１１４】
生成された駆動信号の電圧または電源電圧は、引きまわし配線１１４に与えられる。与えられた駆動信号の電圧または電源電圧等は、引きまわし配線１１４を介して信号線駆動回路１１１、走査線駆動回路１１２、画素部１１３に供給される。
【０１１５】
なお、波形整形回路１１６ａまたは整流回路１１６ｂを介することなく、２次コイルにおいて発生した交流の電圧を、駆動信号として直接画素部１１３に入力するようにしても良い。
【０１１６】
なお画素部１１３には複数の画素が形成されており、各画素には画素電極が形成されている。なお、信号線駆動回路及び走査線駆動回路は、図１及び図２に示した数に限定されない。
【０１１７】
そして、信号線駆動回路１１１、走査線駆動回路１１２、画素部１１３が動作し、各画素の画素電極に電圧が印加される。
【０１１８】
なお、検査対象の素子基板は、必ずしも信号線駆動回路１１１、走査線駆動回路１１２などの駆動回路を有している必要はない。そして、画素部１１３にのみ駆動信号の電圧または電源電圧を印加するようにしても良い。
【０１１９】
ただし、駆動信号の電圧または電源電圧は、画素電極に印加される電圧が交流電圧になるような値に設定にすることが肝要である。
【０１２０】
そして、各画素の画素電極を、検査用電極１０４と一定の間隔を空けて重ねる。画素が正常に動作して画素電極に交流電圧が印加されていると、検査用電極１０４に起電力が生じる。検査用電極１０４に生じた起電力である交流電圧は、画素の動作状態を情報として有している。この、検査用電極１０４に生じた交流電圧から、画素部が有する画素の動作状態を確認し、その良否を判定したり、不良箇所を突き止めることができる。
【０１２１】
次に、１次コイルと２次コイル（以下、単にコイルと総称する）の詳しい構成について説明する。
【０１２２】
図４にコイルの拡大図を示す。図４（Ａ）に示したコイルは、配線が曲線を描いて渦を巻いた状態になっている。また、図４（Ｂ）に示したコイルは、配線が矩形を描いて渦を巻いた状態になっている。
【０１２３】
なお、本発明で用いるコイルは、コイルが有する配線全体が同一平面上に形成され、且つコイルが有する配線が渦を巻いていれば良い。よって、コイルが形成されている平面に対して垂直の方向から見たときに、コイルの有する配線が曲線を描いていても、角のある形を描いていても良い。
【０１２４】
また、コイルの巻数、線幅及び基板上に占める面積は、設計者が適宜設定することができる。ただし、半導体装置の規格に合わせて、コイルの数及び設計を適宜設定する必要がある。また、１次コイル形成部に入力する検査用の交流の信号の波形、周波数及び振幅も、半導体装置の規格に合わせて適宜設定する必要がある。
【０１２５】
図５に、素子基板２０４と検査基板２０３とを重ね合わせたときの斜視図を示す。ただし、図１に示した検査基板２０３が、図４（Ａ）に示したコイルを１次コイルとして有し、図２に示した素子基板が、図４（Ａ）に示したコイルを２次コイルとして有している場合について示す。なおコネクター２０５は、コネクター接続部１０３に接続されている。
【０１２６】
図５に示すとおり、検査基板２０３が有する１次コイル形成部１０１と、素子基板２０４が有する２次コイル形成部１１７は、一定の間隔を空けて重なっている。なおこの間隔は小さいほど望ましく、１次コイル形成部１０１と、素子基板２０４が有する２次コイル形成部１１７は、間隔の制御が可能な限り近づけたほうが良い。
【０１２７】
また、検査用電極１０４と、画素部１１３の各画素が有する画素電極とは、一定の間隔を空けて重なっている。なおこの間隔は小さいほど望ましく、検査用電極１０４と、画素部１１３の各画素が有する画素電極とは、間隔の制御が可能な限り近づけたほうが良い。
【０１２８】
検査基板２０３と素子基板２０４の間隔は、両基板を固定することで保つようにしても良い。また、素子基板２０４と検査基板２０３のいずれか一方を固定し、検査基板２０３と素子基板２０４の間に一定の流量または圧力の流体を用いることで、間隔を保つようにしても良い。なお流体として、代表的には気体または液体を用いることができる。またその他に、粘性を有するゲルなどの流体を用いることも可能である。
【０１２９】
図６（Ａ）に、１次コイル形成部１０１と２次コイル形成部１１７とが重なっている部分の拡大図を示す。２０６は１次コイルであり、２０７は２次コイルを示している。
【０１３０】
図６（Ａ）において、１次コイル２０６と２次コイル２０７は、配線の渦の巻く方向が同一になっているが、本発明はこの構成に限定されない。１次コイルと２次コイルの渦の巻く方向が逆であっても良い。また１次コイルと、２次コイルの間の間隔（Ｌgap）も設計者が適宜設定することができる。
【０１３１】
図６（Ｂ）に、各画素が有する画素電極２０８と、検査用電極１０４とが重なっている部分の拡大図を示す。図６（Ｂ）では、１つの検査用電極１０４が、同時に複数の画素電極と重なっている。なお、検査用電極は、１つの導電膜から形成されていても良いし、複数の導電膜を電気的に接続したものであっても良い。
【０１３２】
検査用電極１０４と画素電極２０８とは、重なり合うことで容量が形成される。そして、図６（Ｂ）に示した状態で、画素電極２０８に交流電圧が印加されると検査用電極１０４に起電力が生じる。
【０１３３】
図７に、素子基板の画素電極２０８と、検査基板の検査用電極１０４とを重ね合わせたときの、回路図を示す。なお図７に示した画素の構成はほんの一例であり、画素が有する配線や素子の数、種類及びその接続は、図７に示した構成に限定されない。また、図７では、発光装置の画素の構成について示しているが、本発明はその他の半導体装置にも用いることができる。具体的には、配線や素子に印加する電圧を制御することで、画素電極に交流電圧を印加することができる半導体装置装置であれば、本発明の検査方法が用いることができる。
【０１３４】
図７に示した発光装置は、ｘ本の信号線Ｓ１〜Ｓｘと、ｘ本の電源線Ｖ１〜Ｖｘと、ｙ本の走査線とを有している。そして、各画素８０２は、１つの信号線と、１つの電源線と、１つの走査線とを有している。さらに画素８０２は、スイッチング用ＴＦＴ８０３と、駆動用ＴＦＴ８０４と、保持容量８０５とを有している。
【０１３５】
８０６は、検査用電極１０４と画素電極２０８とが重なり合うことで形成された容量である。
【０１３６】
そして、スイッチング用ＴＦＴ８０３のゲート電極は、走査線Ｇ１〜Ｇｙのいずれか１つに接続されている。スイッチング用ＴＦＴ８０３のソース領域とドレイン領域は、一方は信号線Ｓ１〜Ｓｘのいずれか１つに接続されており、他の一方は駆動用ＴＦＴ８０４のゲート電極に接続されている。そして、駆動用ＴＦＴ８０４のソース領域とドレイン領域は、一方は電源線Ｖ１〜Ｖｘのいずれか１つに接続されており、他の一方は画素電極に接続されている。
【０１３７】
なお、保持容量８０５が有する２つの電極は、駆動用ＴＦＴ８０４のゲート電極と、電源線とにそれぞれ電気的に接続されている。
【０１３８】
図７に示した画素では、電源線Ｖ１〜Ｖｘに、交流の駆動信号の電圧が印加されている。よって、画素が良品の場合、走査線に印加する電圧を制御することでスイッチング用ＴＦＴ８０３をオンにし、信号線に印加する電圧を制御することで駆動用ＴＦＴ８０４をオンにすることができ、その結果、画素電極に交流の駆動信号の電圧が印加される。
【０１３９】
画素電極に交流の駆動信号の電圧が印加されることで、画素電極と重なっている検査用電極１０４において、交流電圧が生じる。そして、生じた交流電圧は、出力８０７として後段の回路に与えられる。
【０１４０】
なお、図７に示した画素では、同じ走査線を有する画素の画素電極が、同一の検査用電極と重なっている。しかし、検査用電極は、図７に示した配置の仕方に限定されない。検査用電極と画素電極が重なる画素は、任意に選択することが可能である。例えば、図７に示した画素では、同じ信号線を有する画素の画素電極が、同一の検査用電極に接続されていても良い。
【０１４１】
出力８０７が与えられる後段の回路では、検査用電極において生じた交流電圧から、画素の良否を判定する。
【０１４２】
なお、半導体装置の駆動方法や、検査用電極の配置の仕方によって、１つの検査用電極と重なっている複数の画素電極に、電圧が同時に印加される場合、順に印加される場合、または任意に印加される場合とがある。
【０１４３】
複数の画素電極に同時に交流電圧が印加される場合、全ての画素が正常に動作しているときと、少なくともその１つの画素が正常に動作していないときとで、検査用電極に生じる交流電圧の波形が異なる。つまり、検査用電極に生じる交流電圧には、該複数の画素電極を有する全ての画素の動作状態を情報として有している。
【０１４４】
また、複数の画素電極に順に交流電圧が印加される場合、検査用電極に各画素の動作の状態を情報として有する交流電圧が、順に加算されて生じる。よって、全ての画素が良品の場合、複数の画素を順に動作させると、検査用電極に生じる交流電圧は単調に変化する。逆に、いずれか１つの画素が不良品のとき、複数の画素を順に動作させると、検査用電極に生じる交流電圧の変化は単調ではなくなる。したがって、全ての画素が正常に動作しいるときと、少なくともその１つの画素が正常に動作していないときとで、検査用電極に生じる交流電圧の波形は異なる。
【０１４５】
なお、実際に検査用電極に生じた交流電圧を、正常であることが既に確認されている画素の場合に、検査用電極に生じる交流電圧と比較することで、画素の動作状態を確認し、その良否を判定することが可能である。しかし、必ずしも、比較の基準となる交流電圧が、既に正常であることが確認されている画素によるものである必要はない。複数の検査電極において生じた交流電圧を、互いに比較することで、画素の動作状態を確認し、その良否を判定しても良い。また、シミュレーションにより算出された交流電圧の値と比較することで、画素の動作状態を確認し、その良否を判定しても良い。
【０１４６】
なお、図７では、画素部が有する全ての画素において、検査用電極と画素電極とを重ね合わせているが、本発明はこれに限定されない。任意に選択した画素においてのみ、検査用電極と画素電極とを重ね合わせ、任意に選択した画素においてのみ、動作の状態を検査するようにしても良い。
【０１４７】
本実施の形態では、駆動回路である信号線駆動回路と走査線駆動回路を、素子基板が有している例について説明したが、本発明で検査する素子基板はこれに限定されない。素子基板が画素部のみを有している場合でも、本発明の検査方法を用いて検査することが可能である。また、ＴＥＧと称される単体素子または該単体素子を複合化した評価回路においても、本発明の検査方法及び検査装置を用いて動作状態を確認することが可能である。
【０１４８】
本発明は上記構成によって、配線に直接プローブを立てなくても良否を判定することができるので、プローブを立てることで生じた微細なゴミにより、後の工程の歩留まりを低下させるのを防ぐことができる。なおかつ、１回の検査工程で全てのパターン形成工程の良否を判断することができるので、検査工程がより簡便化される。
【０１４９】
（実施の形態２）
図８に、第２の構成を用いた場合における、本発明の検査を行なうための、第１検査基板及び第２検査基板の上面図を示す。また、本実施の形態において用いられる素子基板は実施の形態１の図２を参照することができる。
【０１５０】
図８（Ａ）に示した第１検査基板は、基板６１００上に、１次コイル形成部６１０１、外部入力用バッファ６１０２、第１検査基板用のコネクター接続部６１０３を有している。なお本明細書において第１検査基板は、基板６１００と、１次コイル形成部６１０１と、基板６１００上に形成されたその他の回路または回路素子全てを含んでいる。なお、外部入力用バッファ６１０２は、必ずしも設ける必要はない。
【０１５１】
なお、第１検査基板が有する１次コイル形成部６１０１の数及びその配置は、図８（Ａ）に示した構成に限定されない。１次コイル形成部６１０１の数及びその配置は、設計者が任意に設定することが可能である。
【０１５２】
図８（Ｂ）に示した第２検査基板は、基板６１２０上に、複数の検査用電極６１２１と、第２検査基板用のコネクター接続部６１２２とを有している。なお本明細書において、第２検査基板は、基板６１２０と、複数の検査用電極６１２１と、第２検査基板用のコネクター接続部６１２２と、基板６１００上に形成されたその他の回路または回路素子全てを含んでいる。
【０１５３】
なお、第２検査基板が有する検査用電極６１２１の数及びその配置は、図８（Ｂ）に示した構成に限定されない。検査用電極６１２１の数及びその配置は、設計者が任意に設定することが可能である。
【０１５４】
次に、検査工程における素子基板と検査基板の動作について説明する。なお検査工程における信号の流れを分かり易くするために、図８及び図２で示した素子基板と、第１及び第２検査基板の構成を、図９にブロック図で示し、図８及び図２を参照して説明する。
【０１５５】
第１検査基板６２０３において、信号源２０１または交流電源２０２から、コネクター接続部６１０３に接続されるコネクターを介して、外部入力用バッファ６１０２に検査用の交流の信号が入力される。検査用の交流の信号は、外部入力用バッファ６１０２において緩衝増幅され、１次コイル形成部６１０１に入力される。
【０１５６】
なお、図２、図８及び図９では、入力された交流の信号を、外部入力用バッファ６１０２において緩衝増幅してから、１次コイル形成部６１０１に入力しているが、本発明はこの構成に限定されない。外部入力用バッファ６１０２を設けずに、直接交流の信号を１次コイル形成部６１０１に入力しても良い。
【０１５７】
１次コイル形成部６１０１には、複数の１次コイルが形成されている。各１次コイルの２つの端子間に、交流の信号が入力される。
【０１５８】
一方、素子基板２０４が有する２次コイル形成部１１７には、１次コイル形成部６１０１が有する複数の１次コイルに対応した複数の２次コイルが形成されている。１次コイルに交流の信号が入力されると、電磁誘導により、各２次コイルが有する２つの端子間に起電力である交流の電圧が生じる。
【０１５９】
２次コイルにおいて発生した交流の電圧は、波形整形回路１１６ａまたは整流回路１１６ｂに供給される。波形整形回路１１６ａまたは整流回路１１６ｂでは、該交流の電圧を整形または整流化し、駆動信号または電源電圧を生成する。
【０１６０】
生成された駆動信号の電圧または電源電圧は、引きまわし配線１１４に与えられる。与えられた駆動信号の電圧または電源電圧等は、引きまわし配線１１４を介して信号線駆動回路１１１、走査線駆動回路１１２、画素部１１３に供給される。
【０１６１】
なお、波形整形回路１１６ａまたは整流回路１１６ｂを介することなく、２次コイルにおいて発生した交流の電圧を、駆動信号として直接画素部１１３に入力するようにしても良い。
【０１６２】
画素部１１３には複数の画素が形成されており、各画素には画素電極が形成されている。なお、信号線駆動回路及び走査線駆動回路は、図２及び図９に示した数に限定されない。
【０１６３】
そして、信号線駆動回路１１１、走査線駆動回路１１２、画素部１１３が動作することで、各画素の画素電極に電圧が印加される。
【０１６４】
なお、検査対象の素子基板は、必ずしも信号線駆動回路１１１、走査線駆動回路１１２などの駆動回路を有している必要はない。そして、画素部１１３にのみ駆動信号の電圧または電源電圧を印加するようにしても良い。
【０１６５】
ただし、駆動信号の電圧または電源電圧は、画素電極に印加される電圧が交流電圧になるような値に設定にすることが肝要である。
【０１６６】
そして、各画素の画素電極を、検査用電極６１２１と一定の間隔を空けて重ねる。画素が正常に動作して画素電極に交流電圧が印加されていると、検査用電極６１２１に起電力が生じる。検査用電極６１２１に生じた起電力である交流電圧は、画素の動作状態を情報として有している。この、検査用電極６１２１に生じた交流電圧から、画素部が有する画素の動作状態を確認し、その良否を判定したり、不良箇所を突き止めることができる。
【０１６７】
なお本実施の形態において用いられる１次コイルと２次コイルは、実施の形態１の場合と同じであり、図４に示したようなコイルを用いることができる。
【０１６８】
図１０に、素子基板２０４と、第１検査基板６２０３及び第２検査基板６２０５とを重ね合わせたときの斜視図を示す。ただし、図８（Ａ）に示した第１検査基板６２０３が、図４（Ａ）に示したコイルを１次コイルとして有し、図２に示した素子基板が、図４（Ａ）に示したコイルを２次コイルとして有している場合について示す。なおコネクター６２０９は、第１検査基板用のコネクター接続部６１０３に接続されている。また、コネクター６２１０は、第２検査基板用のコネクター接続部６１２２に接続されている。
【０１６９】
図１０に示すとおり、第１検査基板６２０３が有する１次コイル形成部６１０１と、素子基板２０４が有する２次コイル形成部１１７は、一定の間隔を空けて重なっている。なおこの間隔は小さければ小さいほど望ましく、１次コイル形成部６１０１と、素子基板２０４が有する２次コイル形成部１１７は、間隔の制御が可能な限り近づけたほうが良い。
【０１７０】
また、第２検査基板６２０５が有する検査用電極６１２１と、画素部１１３の各画素が有する画素電極は、一定の間隔を空けて重なっている。なおこの間隔は小さければ小さいほど望ましく、検査用電極６１２１と、画素部１１３の各画素が有する画素電極とは、間隔の制御が可能な限り近づけたほうが良い。
【０１７１】
第１検査基板６２０３と素子基板２０４の間隔は、両基板を固定することで保つようにしても良い。また、素子基板２０４と第１検査基板６２０３のいずれか一方を固定し、第１検査基板６２０３と素子基板２０４の間に一定の流量または圧力の流体を用いることで、間隔を保つようにしても良い。なお流体として、代表的には気体または液体を用いることができる。またその他に、粘性を有するゲルなどの流体を用いることも可能である。
【０１７２】
実施の形態１と同様に、１次コイルと２次コイルは、配線の渦の巻く方向が同一であっても逆であっても良い。また１次コイルと、２次コイルの間の間隔（Ｌgap）も設計者が適宜設定することができる。１次コイルと２次コイルが重なる様子については、実施の形態１の図６（Ａ）を参照することができる。
【０１７３】
また、実施の形態１と同様に、１つの検査用電極６１２１が、同時に複数の画素電極と重なっている。なお、検査用電極は、１つの導電膜から形成されていても良いし、複数の導電膜を電気的に接続したものであっても良い。検査用電極と画素電極とが重なり合う様子については、実施の形態１の図６（Ｂ）を参照することができる。検査用電極６１２１と画素電極２０８とは、重なり合うことで容量が形成される。画素電極２０８に交流電圧が印加されると、静電誘導により検査用電極６１２１に起電力が生じる。
【０１７４】
なお、本実施の形態では、各検査用電極６１２１と重なる画素電極２０８の位置は任意であり、なおかつ複数回のモニター時において、各検査用電極６１２１と、各画素電極２０８の位置関係は異なる。
【０１７５】
また、素子基板の画素電極２０８と、第２検査基板の検査用電極６１２１とを重ね合わせたときの回路図は、実施の形態１の図７を参照することができる。ただし、図７に示した画素では、同じ走査線を有する画素の画素電極が、同一の検査用電極と重なっている。しかし、検査用電極は、図７に示した配置の仕方に限定されない。検査用電極と画素電極が重なる画素は、任意に選択することが可能である。
【０１７６】
モニター時における、各検査用電極６１２１と、各画素電極２０８の位置関係について説明する。
【０１７７】
検査用電極６１２１に生じる交流電圧をモニターする回数は、設計者が任意に設定することが可能である。また、各モニター時における、各検査用電極６１２１と各画素電極２０８の位置関係も、設計者が任意に設定することが可能である。ただし、全てのモニターにより得られた各検査用電極６１２１の交流電圧の値から、各画素の動作状態を判断することができるように、各モニター時における各検査用電極６１２１と各画素電極２０８の位置関係を定め、モニターの回数を設定することが肝要である。
【０１７８】
図１１に、画素部の中心を軸として、画素電極２０８が形成されている面に対して平行な面内において、検査用電極６１２１を回転させたときの、画素電極２０８と検査用電極６１２１の位置関係を示す。なお、ここでは説明を判りやすくするため、画素部に５×５の画素電極が設けられている場合を例にとって説明する。
【０１７９】
図１１（Ａ）は回転させる前の状態であり、画素電極２０８が５つごとに、検査用電極６１２１と重なり合っている。
【０１８０】
図１１（Ｂ）は、図１１（Ａ）の状態から、画素部の中心を軸として、検査用電極６１２１を時計と反対の方向に４５°回転させた状態を示している。この場合、各検査用電極６１２１は、図１１（Ａ）の場合とは異なる画素電極２０８と重なり合っている。
【０１８１】
各検査用電極６１２１において生じる交流電圧は、検査用電極６１２１と重なっている画素電極の数、各画素電極と重なり合っている面積、及び各画素電極に印加される交流電圧の値によって、その振幅及び波形が異なる。
【０１８２】
検査用電極６１２１と重なっている画素電極の数と、各画素電極と重なり合っている面積は、計算により予め算出することが可能である。また、全ての画素が正常に動作している場合における、各画素電極に印加される交流電圧の振幅及び波形も、計算により算出するか、実際に測定することにより、予め得ることができる。
【０１８３】
よって、例えば図１２に示すように、検査用電極６１２１と重なっている画素電極２０８のうち、不良画素における画素電極２０８ａが混ざっていると、検査用電極６１２１において生じる交流電圧の振幅及び波形は、全ての画素が正常に動作する場合とは異なる。
【０１８４】
そして、検査用電極６１２１と重なっている画素電極２０８のうち、不良画素における画素電極の占める割合が高ければ高いほど、検査用電極６１２１において生じる交流電圧の振幅及び波形が、全ての画素が正常に動作する場合とかけ離れていく。したがって、１つの検査用電極６１２１と画素電極が重なっている画素のうち、正常に動作している画素の占める割合を算出することが可能である。
【０１８５】
さらに、複数回にわたって、検査用電極６１２１の画素電極２０８に対する位置を変えるため、各位置において、１つの検査用電極６１２１と画素電極が重なっている画素のうち、正常に動作している画素の占める割合を得ることができる。そして、検査用電極６１２１の位置ごとに得られた、正常に動作している画素の占める割合から、画素１つ１つの動作状態を判断することができ、その動作状態から良否を判定することができる。
【０１８６】
なお、半導体装置の駆動方法や、検査用電極の配置の仕方によって、１つの検査用電極と重なっている複数の画素電極に、電圧が同時に印加される場合、順に印加される場合、または任意に印加される場合とがある。
【０１８７】
複数の画素を同時に選択して動作させる場合、全ての画素が正常に動作しているときと、少なくともその１つの画素が正常に動作していないときとで、検査用電極に生じる交流電圧の波形が異なる。つまり、検査用電極に生じる交流電圧は、全ての画素の動作状態を情報として有している。
【０１８８】
また、複数の画素を順に選択して動作させる場合、検査用電極に各画素の動作の状態を情報として有する交流電圧が、順に加算されて生じる。よって、全て良品である複数の画素を順に動作させる場合、動作している画素の画素電極と検査用電極とが重なっている面積に対する、検査用電極に生じる交流電圧の変化の割合は、単調である。
【０１８９】
逆に、不良品の画素を含む複数の画素を順に動作させる場合、動作している画素の画素電極と検査用電極とが重なっている面積に対する、検査用電極に生じる交流電圧の変化の割合は、単調ではなくなる。したがって、全ての画素が正常に動作しいるときと、少なくともその１つの画素が正常に動作していないときとで、検査用電極に生じる交流電圧の波形は異なる。
【０１９０】
なお、正常であることが既に確認されている画素を用いた場合に、検査用電極に生じる交流電圧と、実際に検査用電極に生じる交流電圧とを、比較することで、画素の動作状態を確認し、その良否を判定することが可能である。しかし、必ずしも、比較の基準となる交流電圧が、既に正常であることが確認されている画素によるものである必要はない。複数の検査用電極において生じた交流電圧を、互いに比較することで、画素の動作状態を確認し、その良否を判定しても良い。なお、この場合、各検査用電極と重なっている画素電極の面積をも考慮に入れて比較することが肝要である。また、シミュレーションにより算出された交流電圧の値と比較することで、画素の動作状態を確認し、その良否を判定しても良い。
【０１９１】
なお、図７、図１１では、画素部が有する全ての画素において、検査用電極と画素電極とを重ね合わせているが、本発明はこれに限定されない。任意に選択した画素においてのみ、検査用電極と画素電極とを重ね合わせ、任意に選択した画素においてのみ、動作状態を検査するようにしても良い。
【０１９２】
本実施の形態では、駆動回路である信号線駆動回路と走査線駆動回路を、素子基板が有している例について説明したが、本発明で検査する素子基板はこれに限定されない。素子基板が画素部のみを有している場合でも、本発明の検査方法を用いて検査することが可能である。また、ＴＥＧと称される単体素子または該単体素子を複合化した評価回路においても、本発明の検査方法及び検査装置を用いて動作状態を確認することが可能である。
【０１９３】
なお、検査用電極を基板上に固定せず、検査用電極を直接制御して移動させるようにしても良い。
【０１９４】
本発明は上記構成によって、配線に直接プローブを立てなくても素子基板の良否を判定することができるので、プローブを立てることで生じた微細なゴミにより、後の工程の歩留まりを低下させるのを防ぐことができる。なおかつ、１回の検査工程で全てのパターン形成工程の良否を判断することができるので、検査工程がより簡便化される。
【０１９５】
【実施例】
以下に、本発明の実施例について説明する。
【０１９６】
（実施例１）
本実施例では、実施の形態１において、複数の検査電極において生じた交流電圧を互いに比較することで、画素の動作状態を確認してその良否を判定する、検査装置の構成について説明する。
【０１９７】
図１３に本実施例の検査装置の構成をブロック図で示す。
【０１９８】
マンマシンＩ／Ｆ３０５から、測定コントローラー３０６に測定開始の指示が情報として入力される。測定コントローラー３０６は、ハンドラーＩ／Ｆ３０７に、測定を開始するために検査対象の素子基板３０２と検査基板３０１の位置を制御させる指示を、情報として入力する。そしてハンドラーＩ／Ｆ３０７によって、素子基板３０２が有する画素電極（図示せず）と、検査基板３０１が有する検査用電極３０３とが、一定の間隔を空けて重ね合わされる。
【０１９９】
また、測定コントローラー３０６は、測定シーケンサー３０８に測定開始の指示を情報として入力する。すると、測定シーケンサー３０８はパネル表示シーケンサー３０９を制御し、検査対象の画素の位置を選択し、その位置をパネル表示シーケンサー３０９からコイルドライバー３１０に情報として入力する。またＲＦキャリアー３１１は、信号源や交流電源を有しており、交流電圧を後段の回路に与えることができる。測定シーケンサー３０８は、ＲＦキャリアー３１１制御し、交流電圧をコイルドライバー３１０に入力する。
【０２００】
コイルドライバー３１０は、入力された交流電圧を用いて、検査対象の画素を動作させるための交流電圧を、外部入力用バッファ３１１に与える。外部入力用バッファ３１１は、与えられた交流電圧を緩衝増幅し、１次コイル形成部３０４に与える。
【０２０１】
そして、１次コイル形成部３０４に交流電圧が与えられることで、素子基板３０２が有する検査対象の画素が動作し、該画素の画素電極に交流電圧が印加される。なお、１次コイル形成部に交流電圧が与えられたときの素子基板の動作については、実施の形態において詳しく説明してあるので、ここでは説明を省略する。
【０２０２】
画素電極に交流電圧が印加されると、該画素電極と重なっている検査用電極３０３に交流の電圧が生じる。検査用電極３０３に生じた交流の電圧は、該画素の動作状態が情報として含まれている。
【０２０３】
検査用電極３０３に生じた交流電圧は、信号処理回路３１２に与えられる。信号処理回路３１２では、各検査用電極に生じた交流電圧の値を演算処理する。具体的には、検査用電極どうしで、生じた交流電圧の差を算出する。画素の動作状態によって、各検査用電極３０３に生じる交流電圧の波形が変わってくる。そのため、算出された交流電圧の差には、画素の動作状態が情報として含まれている。よって、算出された交流電圧の差を情報として有する信号（動作情報信号）には、画素の動作状態が情報として含まれている。動作情報信号は、選択回路３１３に入力される。
【０２０４】
なお、検査用電極に生じた交流電圧には、様々な雑音（ノイズ）が含まれていることがある。各検査用電極に生じる雑音は、その周波数や電圧が比較的近いため、検査用電極どうしで、生じた交流電圧の値の差を算出することで、この雑音をある程度取り除くことができる。そしてこの雑音は、検査用電極どうしの位置が近いほど、その周波数や電圧がより近くなる。よって、より近くに位置する検査用電極どうしで、生じた交流電圧の差を算出するのがより望ましい。
【０２０５】
選択回路３１３には、パネル表示シーケンサー３０９において選択された画素の位置の情報が、測定シーケンサー３０８を介して与えられている。選択回路３１３は、入力された複数の動作情報信号の中から、選択された画素に対応する動作情報信号をシグナルアナライザ３１４に入力する。
【０２０６】
シグナルアナライザ３１４では、入力された動作情報信号を増幅した後、Ａ／Ｄ変換してデジタルにし、演算処理する。なお、Ａ／Ｄ変換は必ずしも必要ではなく、演算処理をアナログで行なっても良い。演算処理は、画素の動作状態を分析するために行なう。よって、演算処理の内容は、設計者が適宜選択することが可能である。
【０２０７】
演算処理された動作情報信号は、測定コントローラ３０６に入力される。測定コントローラ３０６において、演算処理された動作情報信号から、画素の状態が特定され、さらには画素の良否が判定される。
【０２０８】
なお、本発明の発光装置は図１３に示した構成に限定されない。本発明の発光装置は、交流電圧を生成する手段と、素子基板の配線及び回路素子に非接触で電圧を与える手段と、素子基板の画素電極に印加された電圧を非接触で読み取る手段と、素子基板の位置を制御する手段とを有していれば良い。そして、非接触で読み取った交流電圧から、画素の状態を特定することができ、さらには画素の良否を判定することができれば良い。
【０２０９】
（実施例２）
本実施例では、実施の形態２において、複数の検査用電極において生じた交流電圧を用いて、画素の動作状態を確認し、その良否を判定する検査装置の構成について説明する。
【０２１０】
図１４に本実施例の検査装置の構成をブロック図で示す。
【０２１１】
マンマシンＩ／Ｆ６３０５から、測定コントローラー６３０６に測定開始の指示が情報として入力される。測定コントローラー６３０６は、ハンドラーＩ／Ｆ６３０７に、測定を開始するために検査対象の素子基板６３０２と、第１検査基板６３０１及び第２検査基板６３１５の位置を制御させる指示を、情報として入力する。
【０２１２】
そして、ハンドラーＩ／Ｆ６３０７によって、素子基板６３０２が有する２次コイル形成部（図示せず）と、第１検査基板６３０１が有する１次コイル形成部６３０４とが、一定の間隔を空けて重ね合わされている。また、ハンドラーＩ／Ｆ６３０７によって、素子基板６３０２が有する画素電極（図示せず）と、第２検査基板６３１５が有する検査用電極６３０３とが、一定の間隔を空けて重ね合わされる。
【０２１３】
また、測定コントローラー６３０６は、測定シーケンサー６３０８に測定開始の指示を情報として入力する。すると、測定シーケンサー６３０８はパネル表示シーケンサー６３０９を制御し、検査対象の画素の位置を選択し、その位置をパネル表示シーケンサー６３０９からコイルドライバー６３１０に情報として入力する。またＲＦキャリアー６３１１は、信号源や交流電源を有しており、交流電圧を後段の回路に与えることができる。測定シーケンサー６３０８は、ＲＦキャリアー６３１１制御し、交流電圧をコイルドライバー６３１０に入力する。
【０２１４】
コイルドライバー６３１０は、入力された交流電圧を用いて、検査対象の画素を動作させるための交流電圧を、外部入力用バッファ６３１１に与える。外部入力用バッファ６３１１は、与えられた交流電圧を緩衝増幅し、１次コイル形成部６３０４に与える。
【０２１５】
そして、１次コイル形成部６３０４に交流電圧が与えられることで、素子基板６３０２が有する検査対象の画素が動作し、該画素の画素電極に交流電圧が印加される。
【０２１６】
画素電極に交流電圧が印加されると、該画素電極と重なっている検査用電極６３０３に交流の電圧が生じる。検査用電極６３０３に生じた交流の電圧は、該画素の動作状態が情報として含まれている。
【０２１７】
検査用電極６３０３に生じた交流電圧は、信号処理回路６３１２に与えられる。信号処理回路６３１２では、各検査用電極に生じた交流電圧の値を演算処理する。具体的には、検査用電極どうしで、生じた交流電圧の差を算出する。検査用電極に生じた交流電圧には、様々な雑音（ノイズ）が含まれていることがある。各検査用電極に生じる雑音は、その周波数や電圧が比較的近いため、検査用電極どうしで、生じた交流電圧の値の差を算出することで、この雑音をある程度取り除くことができる。そしてこの雑音は、検査用電極どうしの位置が近いほど、その周波数や電圧がより近くなる。よって、より近くに位置する検査用電極どうしで、生じた交流電圧の差を算出するのがより望ましい。
【０２１８】
なお、画素の動作状態によって、各検査用電極６３０３に生じる交流電圧の波形が変わってくる。そのため、算出された交流電圧の差には、画素の動作状態が情報として含まれている。よって、算出された交流電圧の差を情報として有する信号（動作情報信号）には、画素の動作状態が情報として含まれている。動作情報信号は、選択回路６３１３に入力される。
【０２１９】
選択回路６３１３には、パネル表示シーケンサー６３０９において選択された画素の位置の情報及び、各検査用電極６３０３と重なっている画素電極の位置及び重なっている面積の割合等の情報が、測定シーケンサー６３０８を介して与えられている。選択回路６３１３は、入力された複数の動作情報信号の中から、選択された画素に対応する動作情報信号をシグナルアナライザ６３１４に入力する。
【０２２０】
シグナルアナライザ６３１４では、入力された動作情報信号を増幅した後、Ａ／Ｄ変換してデジタルにし、演算処理する。なお、Ａ／Ｄ変換は必ずしも必要ではなく、演算処理をアナログで行なっても良い。演算処理は、モニターの際に検査用電極と重なっている画素の動作状態を分析するために行なう。よって、演算処理の内容は、設計者が適宜選択することが可能である。
【０２２１】
演算処理された動作情報信号は、測定コントローラ６３０６に入力される。
【０２２２】
そして、ハンドラーＩ／Ｆ６３０７によって、第２検査基板６３１５の素子基板６３０２に対する位置が変えられ、上述した動作を複数回繰り返し、複数の演算処理された動作情報信号を測定コントローラ６３０６に入力する。測定コントローラ６３０６において、各モニター時において各検査用電極と重なっていた画素電極の位置及び重なっている面積の割合と、入力された演算処理済みの動作情報信号から、各画素の状態が特定され、さらには画素の良否が判定される。
【０２２３】
なお、本発明の検査装置は図１４に示した構成に限定されない。本発明の検査装置は、交流電圧を生成する手段と、素子基板の配線及び回路素子に非接触で電圧を与える手段と、素子基板の画素電極に印加された電圧を非接触で読み取る手段と、素子基板の位置を制御する手段とを有していれば良い。そして、非接触で読み取った交流電圧から、画素の状態を特定することができ、さらには画素の良否を判定することができれば良い。
【０２２４】
（実施例３）
本実施例では、図１３に示した検査装置の信号処理回路の詳しい構成について説明する。なお、図１４に示した検査装置の、信号処理回路も、本実施例で示した構成を有していても良い。
【０２２５】
図１５に本実施例の信号処理回路の回路図を示す。図１５に示した信号処理回路３１２、は、ｙ個の検査用電極３０３（Ｅ１〜Ｅｙ）に対応した複数の差動アンプ３５０＿１〜３５０＿ｙ−１を有している。
【０２２６】
そして、各検査用電極において生じた交流の電圧が、各差動アンプの非反転入力（＋）にそれぞれ対応して入力されている。そして、各差動アンプの反転入力（−）には、非反転入力（＋）に対応する検査用電極とは異なる検査用電極において生じた交流電圧が、印加されている。
【０２２７】
本実施例では、検査用電極Ｅｉ（ｉ＝１〜ｙ−１のいずれか１つ）において生じた交流の電圧が、差動アンプ３５０＿ｉの非反転入力（＋）に与えられている。そして、検査用電極Ｅｉ＋１（ｉ＝１〜ｙ−１のいずれか１つ）において生じた交流の電圧が、差動アンプ３５０＿ｉ＋１の第２の端子に与えられている。
【０２２８】
そして、各差動アンプは、出力である動作情報信号が、後段の選択回路３１３に入力されている。各差動アンプから出力される動作情報信号から、各検査用電極と重なっている画素の動作状態を確認することができる。なお、具体的には、画素の動作状態は、動作情報信号が有する電圧の値またはその波形から確認することができる。ただし、検査用電極Ｅｙと重なっている画素は、差動アンプ３５０＿ｙ−１から出力される動作情報信号から、その動作状態を確認することができる。また、ダミーの検査用電極を用意し、検査用電極Ｅｙにおいて生じた交流の電圧を別途設けた差動アンプの非反転入力（＋）に与え、ダミーの検査用電極の電圧を第２の端子に与えるようにしても良い。さらに、画素部に、実際の表示には用いない検査目的のためのダミーの画素を設け、該ダミー画素とダミーの検査用電極を重ねるようにしても良い。
【０２２９】
検査用電極Ｅ１と重なっている画素の動作状態は、差動アンプ３５０＿１から出力される動作情報信号に、情報として含まれている。また、検査用電極Ｅｊ（ｊ＝２〜ｙ−１）と重なっている画素の動作状態は、差動アンプ３５０＿ｊ−１及び差動アンプ３５０＿ｊから出力される動作情報信号に、情報として含まれている。また、検査用電極Ｅｙと重なっている画素の動作状態は、差動アンプ３５０＿ｙ−１から出力される動作情報信号に、情報として含まれている。
【０２３０】
なお、画素の動作状態が、正常な画素の動作状態とどの程度異なっていれば、画素が正常に動作していないとみなすかの基準は、実施者が適宜設定することが可能である。
【０２３１】
なお本発明で用いる信号処理回路は、図１５に示した構成に限定されない。
【０２３２】
本実施例は、実施例１または実施例２と自由に組み合わせて実施することが可能である。
【０２３３】
（実施例４）
図１３に示した検査装置の信号処理回路の詳しい構成について説明する。なお、図１４に示した検査装置の、信号処理回路も、本実施例で示した構成を有していても良い。
【０２３４】
図１６に本実施例の信号処理回路の回路図を示す。図１６に示した信号処理回路３１２は、ｙの検査用電極３０３（Ｅ１〜Ｅｙ）に対応した複数の１次誘導コイル３６０＿１〜３６０＿ｙ−１と、複数の２次誘導コイル３６１＿１〜３６１＿ｙ−１と、複数の容量３６２＿１〜３６２＿ｙ−１を有している。
【０２３５】
本実施例の１次誘導コイル及び２次誘導コイル（合わせて誘導コイルと総称する）は、中心に磁性体を設けていても、設けていなくても良い。また、誘導コイルが有する配線は、同一平面にあっても良いし、なくても良い。
【０２３６】
そして、各検査用電極において生じた交流の電圧が、各１次誘導コイルの第１の端子にそれぞれ対応して入力されている。そして、各１次誘導コイルの第２の端子には、第１の端子に対応する検査用電極とは異なる検査用電極において生じた交流電圧が、印加されている。
【０２３７】
本実施例では、検査用電極Ｅｉ（ｉ＝１〜ｙ−１のいずれか１つ）において生じた交流の電圧が、１次誘導コイル３６０＿ｉの第１の端子に与えられている。そして、検査用電極Ｅｉ＋１（ｉ＝１〜ｙ−１のいずれか１つ）において生じた交流の電圧が、１次誘導コイル３６０＿ｉ＋１の第２の端子に与えられている。
【０２３８】
また、複数の１次誘導コイル３６０＿１〜３６０＿ｙ−１と、複数の２次誘導コイル３６１＿１〜３６１＿ｙ−１とは、それぞれ互いに重なり合っている。そして、複数の容量３６２＿１〜３６２＿ｙ−１は、複数の２次誘導コイル３６１＿１〜３６１＿ｙ−１の第１の端子と第２の端子の間に形成されている。
【０２３９】
また、複数の２次誘導コイル３６１＿１〜３６１＿ｙ−１の第１の端子において生じた電圧が、動作情報信号の電圧として、全て選択回路３１３に印加されている。また、複数の２次誘導コイル３６１＿１〜３６１＿ｙ−１の第２の端子は、全て一定の電圧（図１６ではグラウンドの電圧）が与えられている。
【０２４０】
そして、各２次誘導コイルの第１の端子において生じた動作情報信号から、各検査用電極と重なっている画素の動作状態を確認することができる。ただし、検査用電極Ｅｙと重なっている画素は、２次誘導コイル３６１＿ｙ−１の第１の端子において生じた動作情報信号から、その動作状態を確認することができる。
【０２４１】
また、ダミーの検査用電極を用意し、検査用電極Ｅｙにおいて生じた交流の電圧を別途設けた１次誘導コイルの第１の端子に与え、ダミーの検査用電極の電圧を１次誘導コイルの第２の端子に与えるようにしても良い。そして、別途設けた２次誘導コイルの第１の端子において生じた動作情報信号から、その動作状態を確認することができる。さらに、画素部に、実際の表示には用いない検査目的のためのダミーの画素を設け、該ダミー画素とダミーの検査用電極を重ねるようにしても良い。
【０２４２】
検査用電極Ｅ１と重なっている画素の動作状態は、２次誘導コイル３６１＿１の第１の端子で生じた動作情報信号が情報として含んでいる。また、検査用電極Ｅｊ（ｊ＝２〜ｙ−１）と重なっている画素の動作状態は、２次誘導コイル３６１＿ｊ−１の第１の端子及び２次誘導コイル３６１＿ｊの第１の端子で生じた動作情報信号が情報として含んでいる。また、検査用電極Ｅｙと重なっている画素の動作状態は、２次誘導コイル３６１＿ｙ−１の第１の端子で生じた動作情報信号が情報として含んでいる。
【０２４３】
なお、画素の動作状態が、正常な画素の動作状態とどの程度異なっていれば、画素が正常に動作していないとみなすかの基準は、実施者が適宜設定することが可能である。
【０２４４】
なお本発明で用いる信号処理回路は、図１６に示した構成に限定されない。
【０２４５】
本実施例は、実施例１または実施例２と自由に組み合わせて実施することが可能である。
【０２４６】
（実施例５）
本実施例では、実施の形態１における波形整形回路の詳しい構成について、図１７を用いて説明する。なお、実施の形態２の波形整形回路も、本実施例で示した構成を有していても良い。
【０２４７】
図１７に、図３で示した信号源２０１、１次コイル形成部１０１、２次コイル形成部１１７、波形整形回路１１６ａの接続の様子を示す。１次コイル形成部１０１には、複数の１次コイル２０６が設けられている。２次コイル形成部１１７には、複数の２次コイル２０７が設けられている。
【０２４８】
各１次コイル２０６には、信号源２０１から検査用の交流の信号が入力されている。具体的には、信号源２０１から検査用の交流の信号の電圧が、各１次コイル２０６が有する２つの端子間に印加される。１次コイル２０６に交流の信号が入力されると、対応する２次コイル２０７に起電力である交流の電圧が生じ、該交流の電圧が波形整形回路１１６ａに印加される。
【０２４９】
波形整形回路１１６ａは、時間的に変化する量、すなわち電圧や電流等の波形を形成したり、整形したりするために用いる電子回路である。図１７では、抵抗５０１、５０２、コンデンサ５０３、５０４を有し、各回路素子を組み合わせて積分型波形整形回路１１６ａを構成している。むろん波形整形回路は図１７に示した構成に限られない。また、電源回路と同様に、ダイオードを用いた検波回路を使用し、波形整形を行なっても良い。
【０２５０】
本発明で用いる波形整形回路１１６ａは、入力された交流の起電力から、具体的にはクロック信号（ＣＬＫ）、スタートパルス信号（ＳＰ）、ビデオ信号（Ｖｉｄｅｏ  Ｓｉｇｎａｌｓ）を生成し、出力する。
【０２５１】
なお、波形整形回路１１６ａでは、上述した信号に限定されず、任意の波形の信号を生成することが可能である。波形整形回路１１６ａで生成される信号は、画素の動作状態を確認することができる信号であれば良い。
【０２５２】
波形整形回路１１６ａから出力された信号は、後段の回路、例えば信号線駆動回路１１１、走査線駆動回路１１２、画素部１１３に入力される。
【０２５３】
本実施例は、実施例１〜４と自由に組み合わせて実施することが可能である。
【０２５４】
（実施例６）
本実施例では、実施の形態２における整流回路１１６ｂの詳しい構成について、図１８を用いて説明する。なお、実施の形態２の整流回路も、本実施例で示した構成を有していても良い。
【０２５５】
図１８に、図３で示した交流電源２０２、１次コイル形成部１０１、２次コイル形成部１１７、整流回路１１６ｂの接続の様子を示す。１次コイル形成部１０１には、複数の１次コイル２０６が設けられている。２次コイル形成部１１７には、複数の２次コイル２０７が設けられている。
【０２５６】
各１次コイル２０６には、交流電源２０２から検査用の交流の信号が入力されている。１次コイル２０６に交流の信号が入力されると、対応する２次コイル２０７に起電力である交流の電圧が生じ、該交流の電圧が整流回路１１６ｂに印加される。
【０２５７】
なお、本発明において整流回路とは、供給された交流の電圧から直流の電源電圧を生成する回路を意味する。なお直流の電源電圧とは、回路、回路素子または画素に与えられる、一定の高さに保たれた電圧を意味する。
【０２５８】
図１８で示した整流回路１１６ｂでは、ダイオード６０１と、コンデンサ６０２と、抵抗６０３とを有している。ダイオード６０１は入力された交流の電圧を整流化し、直流の電圧に変換する。
【０２５９】
図１９（Ａ）に、ダイオード６０１において整流化される前の、交流の電圧の時間変化を示す。また、図１９（Ｂ）に、整流化された後の電圧の時間変化を示す。図１９（Ａ）のグラフと図１９（Ｂ）のグラフを比較してわかるように、整流化された後は、半周期毎に、電圧が０または一方の極性を有する値をとる、いわゆる脈流の電圧になっている。
【０２６０】
図１９（Ｂ）に示した脈流の電圧は、電源電圧として用いることが難しい。そこで通常では、コンデンサにおいて電荷を蓄えることによって、脈流を平滑化して直流の電圧に変換している。しかし、薄膜の半導体を用いて、脈流を十分に平滑化させることができる大容量のコンデンサを形成するには、コンデンサ自体の面積を非常に大きくする必要があり、現実的ではない。そこで、本発明では、整流化した後に位相の異なる脈流の電圧を合成（加算）し、電圧を平滑化する。上記構成により、コンデンサの容量が小さくても脈流を十分に平滑化させることができ、さらには、コンデンサを積極的に設けなくとも、脈流を十分に平滑化させることができる。
【０２６１】
図１８では４つの１次コイルに、それぞれ位相の異なる交流の信号を入力することで、４つのダイオード６０１から位相の異なる４つの脈流の電圧を出力するようにする。そして、上記４つの脈流の電圧が加算されて、高さがほぼ一定に保たれた直流の電源電圧が生成され、後段の回路に出力される。
【０２６２】
なお図１８では、４つのダイオード６０１から出力される、位相の異なる４つの脈流の信号を加算することで、電源電圧を生成していたが、本発明はこの構成に限定されない。位相分割の数はこれに限定されず、整流回路からの出力を、電源電圧として用いることができるぐらい平滑化することが可能であれば、位相分割の数は幾つでも良い。
【０２６３】
図２０に、複数の整流化された信号を加算しすることで得られる、電源電圧の時間変化を示す。図２０（Ａ）は、４つの位相の異なる脈流の電圧を加算することで、１つの電源電圧が生成されている例を示している。
【０２６４】
なお本発明の整流回路において生成される電圧は、複数の脈流を加算して生成されるため、直流以外の成分であるリプルが存在している。リプルとは電圧の最も高い電圧と最も低い電圧との差に相当する。リプルが小さければ小さいほど、整流回路において生成される電圧は直流に近づき、電源電圧として用いやすくなる。
【０２６５】
図２０（Ｂ）に、８つの位相の異なる脈流の電圧を加算することで得られる、電源電圧の時間変化を示す。図２０（Ａ）に示した電源電圧の時間変化と比較して、リプルが小さくなっていることがわかる。
【０２６６】
図２０（Ｃ）に、１６の位相の異なる脈流の電圧を加算することで得られる、電源電圧の時間変化を示す。図２０（Ｂ）に示した電源電圧の時間変化と比較して、リプルがさらに小さくなっていることがわかる。
【０２６７】
このように、多くの位相の互いに異なる脈流を加算することで、電源電圧のリプルが小さくなり、より直流化されることがわかる。よって、位相分割の数が多ければ多いほど、整流回路から出力される電源電圧が平滑化されやすい。また、コンデンサ６０２の容量が大きければ大きいほど、整流回路から出力される電源電圧が平滑化されやすい。
【０２６８】
整流回路１１６ｂにおいて生成された電源電圧は、端子６１０、６１１から出力される。具体的には、端子６１０からグラウンドに近い電圧が出力され、端子６１１からは正の極性を有する電源電圧が出力される。なお、ダイオードの陽極と陰極を逆に接続することで、出力される電源電圧の極性を逆にすることができる。端子６１０、６１１に接続されているダイオード６０２は、端子６１２、６１３に接続されているダイオード６０１に対して、陽極と陰極が逆に接続されている。よって、端子６１２からグラウンドに近い電圧が出力され、端子６１３からは負の極性を有する電源電圧が出力される。
【０２６９】
なお、素子基板上には様々な回路または回路素子が形成されており、各回路または回路素子の種類または用途によって、回路または回路素子に供給するべき電源電圧の高さが異なる。図１８に示した整流回路では、入力する交流の信号の振幅を調整することで、各端子にに入力される電圧の高さを調整することができる。さらに、接続する端子を変えることで、電源電圧の高さを変えることができる。
【０２７０】
本発明で用いる整流回路は、図１８に示した半波整流回路に限定されない。本発明で用いる整流回路は、入力された交流の信号から直流の電源電圧を生成することができる回路であれば良い。
【０２７１】
図２１に、図１８で示した以外の構成を有する整流回路の回路図を示す。図２１（Ａ）に示した整流回路は倍電圧全波整流回路９０１であり、２つのダイオード９０２、９０３を有している。また図２１（Ａ）に示した倍電圧全波整流回路は、コンデンサ９０４、９０５を有している。なおコンデンサの位置及びその数は、図２１（Ａ）に示したものに限定されない。
【０２７２】
ダイオード９０２のカソードと、ダイオード９０３のアノードは、共に２次コイルの端子の１つに接続されている。倍電圧全波整流回路９０１を複数設け、出力を加算することによって、図１８に示した半波整流回路に比べて２倍の直流電圧を得ることができる。
【０２７３】
図２１（Ｂ）に示した整流回路はブリッジ整流回路９１１であり、４つのダイオード９１２、９１３、９１４、９１５を有している。４つのダイオード９１２、９１３、９１４、９１５はブリッジを形成している。また図２１（Ｂ）に示したブリッジ整流回路は、コンデンサ９１６を有している。なおコンデンサの位置及びその数は、図２１（Ｂ）に示したものに限定されない。
【０２７４】
本実施例では、実施例１〜５と自由に組み合わせて実施することが可能である。
【０２７５】
（実施例７）
本実施例では、検査用の駆動信号及び電源電圧について、一般的な発光装置の場合を例にとって、より詳しく説明する。
【０２７６】
図２２に、一般的な発光装置のＯＬＥＤパネルの構成を示す。なお、図２２ではデジタルのビデオ信号を用いて画像を表示する発光装置の駆動回路を例に説明する。図２２に示したＯＬＥＤパネルは、信号線駆動回路７００、走査線駆動回路７０１、画素部７０２を有している。
【０２７７】
画素部７０２には、複数の信号線と、複数の走査線と、複数の電源線が形成されており、信号線と走査線と電源線とで囲まれた領域が画素に相当する。なお、図２２では複数の画素のうち、１つの信号線７０７と、１つの走査線７０９と、１つの電源線７０８を有する画素のみを代表的に示した。各画素はスイッチング素子となるスイッチング用ＴＦＴ７０３と、駆動用ＴＦＴ７０４と、保持容量７０５と、ＯＬＥＤの画素電極７０６を有している。
【０２７８】
スイッチング用ＴＦＴ７０３のゲート電極は走査線７０９に接続されている。そしてスイッチング用ＴＦＴ７０３のソース領域とドレイン領域は、一方は信号線７０７に、もう一方は駆動用ＴＦＴ７０４のゲート電極に接続されている。
【０２７９】
駆動用ＴＦＴ７０４のソース領域とドレイン領域は、一方は電源線７０８に、もう一方は画素電極７０６に接続されている。そして、駆動用ＴＦＴ７０４のゲート電極と電源線７０８とで保持容量７０５が形成されている。なお保持容量７０５は必ずしも形成する必要はない。
【０２８０】
信号線駆動回路７００は、シフトレジスタ７１０、第１ラッチ７１１、第２ラッチ７１２を有している。シフトレジスタ７１０、第１ラッチ７１１及び第２ラッチ７１２には、それぞれ電源電圧（Ｐｏｗｅｒ  ｓｕｐｐｌｙ）が与えられている。また、シフトレジスタ７１０には信号線駆動回路用のクロック信号（Ｓ−ＣＬＫ）とスタートパルス信号（Ｓ−ＳＰ）が与えられている。第１ラッチ７１１にはラッチのタイミングを決定するラッチ信号（Ｌａｔｃｈ  ｓｉｇｎａｌｓ）とビデオ信号（Ｖｉｄｅｏ  ｓｉｇｎａｌｓ）が与えられている。
【０２８１】
シフトレジスタ７１０にクロック信号（Ｓ−ＣＬＫ）とスタートパルス信号（Ｓ−ＳＰ）が入力されると、ビデオ信号のサンプリングのタイミングを決定するサンプリング信号が生成され、第１ラッチ７１１に入力される。
【０２８２】
なお、シフトレジスタ７１０からのサンプリング信号を、バッファ等によって緩衝増幅してから、第１ラッチ７１１に入力するようにしても良い。サンプリング信号が入力される配線には、多くの回路あるいは回路素子が接続されているために負荷容量（寄生容量）が大きい。この負荷容量が大きいために生ずるタイミング信号の立ち上がりまたは立ち下がりの”鈍り”を防ぐために、このバッファは有効である。
【０２８３】
第１ラッチ７１１は複数のステージのラッチを有している。第１ラッチ７１１では、入力されたサンプリング信号に同期して、入力されたビデオ信号をサンプリングし、各ステージのラッチに順に記憶していく。
【０２８４】
第１ラッチ７１１の全てのステージのラッチにビデオ信号の書き込みが一通り終了するまでの時間を、ライン期間と呼ぶ。実際には、上記ライン期間に水平帰線期間が加えられた期間をライン期間に含むことがある。
【０２８５】
１ライン期間が終了すると、第２ラッチ７１２にラッチ信号が入力される。この瞬間、第１ラッチ７１１に書き込まれ保持されているビデオ信号は、第２ラッチ７１２に一斉に送出され、第２ラッチ７１２の全ステージのラッチに書き込まれ、保持される。
【０２８６】
ビデオ信号を第２ラッチ７１２に送出し終えた第１ラッチ７１１には、シフトレジスタ７１０からのサンプリング信号に基づき、ビデオ信号の書き込みが順次行われる。
【０２８７】
この２順目の１ライン期間中には、第２ラッチ７１２に書き込まれ、保持されているビデオ信号がソース信号線に入力される。
【０２８８】
一方、走査線駆動回路７０１は、シフトレジスタ７２１と、バッファ７２２を有している。シフトレジスタ７２１、バッファ７２２には、電源電圧（Ｐｏｗｅｒ  ｓｕｐｐｌｙ）が与えられている。また、シフトレジスタ７２１には走査線駆動回路用のクロック信号（Ｇ−ＣＬＫ）とスタートパルス信号（Ｇ−ＳＰ）が与えられている。
【０２８９】
また、電源線７０８には、交流電圧が印加されている。
【０２９０】
シフトレジスタ７２１にクロック信号（Ｇ−ＣＬＫ）とスタートパルス信号（Ｇ−ＳＰ）が入力されると、走査線の選択のタイミングを決定する選択信号が生成され、バッファ７２２に入力される。バッファ７２２に入力された選択信号は、緩衝増幅されて走査線７０９に入力される。
【０２９１】
走査線７０９が選択されると、選択された走査線７０９にゲート電極が接続されたスイッチング用ＴＦＴ７０３がオンになる。そして、信号線に入力されたビデオ信号が、オンになっているスイッチング用ＴＦＴ７０３を介して、駆動用ＴＦＴ７０４のゲート電極に入力される。
【０２９２】
駆動用ＴＦＴ７０４は、ゲート電極に入力されたビデオ信号の有する１または０の情報に基づいて、そのスイッチングが制御される。駆動用ＴＦＴ７０４がオンのときに、電源線の交流電圧が画素電極に与えられる。駆動用ＴＦＴ７０４がオフのとき、電源線の交流電圧が画素電極に与えられない。
【０２９３】
このように、信号線駆動回路７００と、走査線駆動回路７０１と、画素部７０２が動作したときに、画素電極に交流電圧が印加されることで、画素の動作情報を含んでいる交流電圧が検査用電極７３０に生じる。そして、検査用電極７３０に生じた交流電圧をもとに、画素の動作情報の確認及び画素の良否の判定を行う。
【０２９４】
またさらに、駆動回路に不良が生じていて、画素に不良が生じていない場合でも、画素電極に印加される電圧の値は変化する。よって、駆動回路の良否も判定することは可能である。
【０２９５】
図２２に示したＯＬＥＤパネルの場合、Ｓ−ＣＬＫ、Ｓ−ＳＰ、Ｇ−ＣＬＫ、Ｇ−ＳＰ、ラッチ信号及びビデオ信号を、検査用の駆動信号として各回路に入力している。なお、検査用の駆動信号は、上述した信号に限定されない。駆動に関わる信号ならば、検査用の駆動信号として用いることが可能である。例えば、上述した信号の他に、走査線の走査方向を切りかえるタイミングを決定する信号や、走査線への選択信号の入力方向を切りかえる信号などを入力しても良い。ただし、検査したい画素の動作状態を確認したり、その良否を判定できるような信号を入力することが肝要である。
【０２９６】
また、ＯＬＥＤパネルが有する画素を全て検査するのではなく、その中の一部の画素を検査対象とする場合、該一部の画素のみを動作させるような駆動信号のみを入力すれば良く、上述した駆動信号を全て入力する必要は、必ずしもない。
【０２９７】
なお電源電圧を、位相の異なる複数の脈流の信号を加算して生成している場合、加算する脈流の信号の数によっても１次コイルの数は変わってくる。
【０２９８】
なお本発明の検査装置及び検査方法は、図２２に示した構造を有するＯＬＥＤパネルに限定するわけではない。
【０２９９】
本実施例は、実施例１〜６と自由に組み合わせて実施することが可能である。
【０３００】
（実施例８）
本実施例では、大型の基板を用いて複数の表示用の基板を形成する場合において、検査終了後の基板の切断について説明する。
【０３０１】
図２３に、本実施例の、切断前の大型の基板の上面図を示す。１００１は画素部、１００２は走査線駆動回路、１００３は信号線駆動回路である。また１００４で示した領域には、複数の２次コイル、波形整形回路、整流回路、検査専用回路等の、検査工程のときのみ用い、検査工程終了後は用いない回路または回路素子が形成されている。
【０３０２】
図２３において、点線で示すラインにおいて基板を切断することで、１つの基板から９つの表示用の基板が形成される。なお、本実施例では、１つの基板から９つの表示用の基板を形成している例について示しているが、本実施例はこの数に限定されない。
【０３０３】
なお切断の際に、２次コイルとコネクターとが物理的及び電気的に切り離されるように切断されている。そして図２３では、領域１００４が、基板の切断後、表示用には用いない基板の方に設けられている。
【０３０４】
大型基板の切断の仕方について、図２３とは異なる例について説明する。図２４において、１１０１は画素部、１１０２は走査線駆動回路、１１０３は信号線駆動回路である。また１１０４で示した領域には、複数の２次コイル、波形整形回路、整流回路、検査専用回路等の、検査工程のときのみ用い、検査工程終了後は用いない回路または回路素子が形成されている。
【０３０５】
図２４において、点線で示すラインにおいて基板を切断することで、１つの基板から９つの素子基板が形成される。なお、本実施例では、１つの基板から９つの表示用の基板を形成している例について示しているが、本実施例はこの数に限定されない。
【０３０６】
なお切断の際に、２次コイルとコネクターとが物理的及び電気的に切り離されるように切断され、破壊されている。そして図２４では、領域１１０４が、基板の切断ライン上に設けられており、検査終了後に切断され、破壊される。検査終了後、領域１１０４に形成されている回路または回路素子は不要であるので、完成した半導体装置の動作に何ら支障はきたさない。
【０３０７】
なお、波形整形回路または整流回路も、切断後、半導体装置に用いられる方の基板に残されていても良いし、半導体装置には用いない方の基板上に形成されていても良い。また、切断後、破壊されていても良い。
【０３０８】
本実施例は、実施例１〜７の構成と自由に組み合わせて実施することが可能である。
【０３０９】
（実施例９）
本実施例では、本発明の検査工程の順序について、フローチャートを用いて説明する。
【０３１０】
図２５に、本発明の検査工程のフローチャートを示す。まず、検査前の作製工程が終了した後、検査用の電源電圧または駆動信号の電圧を、素子基板の回路素子または配線に非接触で印加する。
【０３１１】
その結果、検査対象である画素が何らかの動作を行い、画素と重ね合わされている検査用電極において、画素の動作状態を情報として有する交流電圧が生じる。この交流電圧を、検査用電極の位置を変えながら、複数回モニターする。
【０３１２】
そして、検査用電極において生じた交流電圧をもとに、画素の動作状態の確認や、画素の良否の判定を行う。なお、必ずしも画素の動作状態を良と不良の２つに選り分けるのではなく、動作状態によって複数のランクに選り分けるようにしても良い。
【０３１３】
また、画素の良否の判断基準は、本発明を実施する者が適宜設定することが可能である。さらに、不良と判断された画素が幾つあった場合に、素子基板を不良品と判断するかどうかも、本発明を実施する者が適宜設定することが可能である。不良画素が１つでも存在した場合に不良と判断することも可能であるし、ある一定の数の不良画素が存在した場合に不良と判断することが可能である。
【０３１４】
良と判断された場合は、この時点で検査が終了したものとみなされ、検査工程後の作製工程が開始される。
【０３１５】
不良と判断された場合、工程からはずし製品として完成させない（ロットアウト）か、不良の原因を特定するかが選択される。なお、１つの大型基板から複数の製品を作製しようとする場合は、基板切断後にロットアウトとなる。
【０３１６】
不良の原因を特定し、修復（リペア）が可能だと判断された場合、リペア後、再び本発明の検査工程を行ない、上述した動作を繰り返すことができる。逆にリペアが不可能だと判断された場合、そこでロットアウトとなる。
【０３１７】
本実施例は、実施例１〜８の構成と自由に組み合わせて実施することが可能である。
【０３１８】
（実施例１０）
本実施例では、本発明で用いるコイルと、該コイルが有する端子と配線（コイル用配線）との接続について、詳しく説明する。
【０３１９】
図２６（Ａ）では、絶縁表面上にコイル１６０１が形成され、該コイル１６０１を覆って前期絶縁表面上に層間絶縁膜１６０３を形成している。そして、該層間絶縁膜にコンタクトホールを形成して、層間絶縁膜上に、コンタクトホールを介してコイル１６０１と接続するように、コイル用配線１６０２を形成している。
【０３２０】
図２６（Ｂ）は、図２６（Ａ）の破線Ｃ−Ｃ’における断面図である。
【０３２１】
図２６（Ｃ）では、絶縁表面上にコイル用配線１６１２が形成され、該コイル用配線１６１２を覆って前期絶縁表面上に層間絶縁膜１６１３を形成している。そして、該層間絶縁膜にコンタクトホールを形成して、層間絶縁膜上に、コンタクトホールを介してコイル用配線１６１２と接続するように、コイル１６１１を形成している。
【０３２２】
図２６（Ｄ）は、図２６（Ｃ）の破線Ｄ−Ｄ’における断面図である。
【０３２３】
なお本発明において用いられるコイルの作製方法は、上述した方法に限定されない。絶縁膜をパターニングすることで渦状の溝を形成し、該溝を覆って導電性を有する膜を前記絶縁膜上に形成する。その後、前記導電性の膜を、前記絶縁膜が露出するまでエッチングまたはＣＭＰ法を用いて研磨することで、前記溝においてのみ導電性の膜が残るようにする。この溝において残った導電性の膜をコイルとして用いることも可能である。
【０３２４】
本実施例は、実施例１〜８の構成と自由に組み合わせて実施することが可能である。
【０３２５】
（実施例１１）
本実施例では、実施の形態１において、Ｗａｌｓｈ関数を用いて、各画素が正常に動作しているかどうかを検査する方法について説明する。
【０３２６】
本実施例では、４×４個の画素を有する発光装置の場合を例にとって説明する。４×４個の画素を有する発光装置では、Ｗ00（４、４）〜Ｗ33（４、４）（以下、略してＷ00〜Ｗ33と称す）、の１６個の関数群が求められる。
【０３２７】
図２７に、Ｗ00〜Ｗ33の関数群を用いて動作させた画素の位置を、具体的に示す。なお、白地で示した画素と、斜線で示した画素とは、画素電極に印加される電圧の値が互いに異なる。
【０３２８】
Ｗ00〜Ｗ33の関数群を順に用いて画素を動作させた場合、４×４個の各画素の動作は、全て異なる。よって、同じ走査線を有する画素ごとに、検査用電極が画素電極と重なっていても、各画素が正常に動作しているかどうかを検査することができる。
【０３２９】
例えば、１ライン目の画素について考察する。画素（１、１）では、画素が白地で示されている場合を○、斜線で示されている場合を×で表すと、全て○で表される。また例えば、画素（２、１）では、順に○○××○○××○○××○○××で表される。画素（３、１）では、順に○××○○××○○××○○××○で表される。画素（４、１）では、順に○×○×○×○×○×○×○×○×で表される。
【０３３０】
全ての画素が正常に動作した場合、各関数にごとの１ライン目の画素における○の数は、順に、４、２、２、２、４、２、２、２、４、２、２、２、４、２、２、２で表される。そして、例えば画素（２、１）が正常に動作せずに、常に斜線で示した表示を行っていた場合、各関数にごとの１ライン目の画素における○の数は、順に、３、１、２、２、３、１、２、２、３、１、２、２、３、１、２、２で表される。よって、全ての画素が正常に動作している場合と比較すると、画素（２、１）が正常に動作していないことを推測することができる。
【０３３１】
なお、本実施例では、２次元でＷａｌｓｈ関数を用いたが、１次元でＷａｌｓｈ関数を用いて画素を動作させるようにしても良い。この場合、上述した４×４個の画素を有する発光装置において、４つの関数群を用いて動作状態を検査することが可能である。
【０３３２】
本実施例は、実施例１〜９の構成と自由に組み合わせて実施することが可能である。
【０３３３】
【発明の効果】
本発明は上記構成によって、配線またはプローブ用の端子に直接プローブを立てなくても、検査対象の画素の動作の良否を判定することができるので、プローブを立てることで生じた微細なゴミにより、後の工程の歩留まりを低下させるのを防ぐことができる。なおかつ、１回の検査工程で全てのパターン形成工程の良否を判断することができるので、検査工程がより簡便化される。
【図面の簡単な説明】
【図１】    検査基板の上面図。
【図２】    素子基板の上面図。
【図３】    検査基板と素子基板のブロック図。
【図４】    コイル拡大図。
【図５】    検査時における検査基板と素子基板の斜視図。
【図６】    重なっているコイルの拡大図と、重なっている画素電極と検査用電極の拡大図。
【図７】    検査時における検査基板と素子基板の回路図。
【図８】    検査基板の上面図。
【図９】    検査基板と素子基板のブロック図。
【図１０】  検査時における検査基板と素子基板の斜視図。
【図１１】  検査用電極を回転させたときの、検査用電極と画素電極の重なりを示す図。
【図１２】  不良画素が有する画素電極と、検査用電極の重なりを示す図。
【図１３】  実施の形態１における検査装置の構成を示すブロック図。
【図１４】  実施の形態２における検査装置の構成を示すブロック図。
【図１５】  信号処理回路の回路図。
【図１６】  信号処理回路の回路図。
【図１７】  波形整形回路の回路図。
【図１８】  整流回路の回路図。
【図１９】  交流から整流化されて脈流となった信号の経時変化。
【図２０】  脈流の加算により生成された直流の信号の経時変化。
【図２１】  整流回路の回路図。
【図２２】  発光装置のＯＬＥＤパネルのブロック図。
【図２３】  大型の基板の上面図。
【図２４】  大型の基板の上面図。
【図２５】  本発明の検査工程の流れを示すフローチャート。
【図２６】  コイルの上面図及び断面図。
【図２７】  各関数に対する画素の動作状態を示す図。
【図１】
0004067867.tif 000002
【図２】
0004067867.tif 000003
【図３】
0004067867.tif 000004
【図４】
0004067867.tif 000005
【図５】
0004067867.tif 000006
【図６】
0004067867.tif 000007
【図７】
0004067867.tif 000008
【図８】
0004067867.tif 000009
【図９】
0004067867.tif 000010
【図１０】
0004067867.tif 000011
【図１１】
0004067867.tif 000012
【図１２】
0004067867.tif 000013
【図１３】
0004067867.tif 000014
【図１４】
0004067867.tif 000015
【図１５】
0004067867.tif 000016
【図１６】
0004067867.tif 000017
【図１７】
0004067867.tif 000018
【図１８】
0004067867.tif 000019
【図１９】
0004067867.tif 000020
【図２０】
0004067867.tif 000021
【図２１】
0004067867.tif 000022
【図２２】
0004067867.tif 000023
【図２３】
0004067867.tif 000024
【図２４】
0004067867.tif 000025
【図２５】
0004067867.tif 000026
【図２６】
0004067867.tif 000027
【図２７】
0004067867.tif 000028