(57)【特許請求の範囲】
【請求項１】
少なくとも１つのアナログ回路と、少なくとも１つのディジタル回路と、アナログ回路とディジタル回路との間の少なくとも１つの信号路とを備えている集積回路において、
前記信号路はシーム回路を備え、シーム回路は、走査チェーンの一部であるシーム記憶素子を有する帰還ループとシームマルチプレクサとを備え、シーム記憶素子はシームマルチプレクサの出力と第１の入力との間に結合され、シームマルチプレクサの第２の入力は、シーム回路の入力に結合されることを特徴とする集積回路。
【請求項２】
請求の範囲１に記載の集積回路であって、シーム回路の出力は、シームマルチプレクサの出力により構成されていることを特徴とする集積回路。
【請求項３】
請求の範囲１に記載の集積回路であって、シーム回路の出力は、シーム記憶素子の出力により構成されていることを特徴とする集積回路。
【請求項４】
請求の範囲１に記載の集積回路であって、帰還ループはラッチをさらに備え、その出力端子がシーム回路の出力を構成することを特徴とする集積回路。
【請求項５】
請求の範囲１に記載の集積回路であって、アナログ回路とディジタル回路との間に複数の信号路を備え、前記複数の信号路はそれぞれのシーム回路を備え、ディジタル回路の記憶素子は第１の走査チェーンに連鎖され、シーム回路のシーム記憶素子は第２の走査チェーンに連鎖され、集積回路は第１の試験モードと第２の試験モードとを有し、第１の走査チェーンと第２の走査チェーンとは、第１の試験モードでは単一の走査チェーンとして動作可能であり、第２の試験モードでは第２の走査チェーンは第１の走査チェーンとは独立に動作可能であることを特徴とする集積回路。
【発明の詳細な説明】
本発明は、少なくとも１つのアナログ回路と、少なくとも１つのディジタル回路と、アナログ回路とディジタル回路との間の少なくとも１つの信号路とを備える集積回路（ＩＣ）に関するものである。
そのような回路はいくつかの用途で見出される。ビデオ処理の領域における例がいわゆるワンチップＴＶである。それは、アナログ及びディジタルのテレビジョン固有信号処理の総てを実行するＩＣである。設計及び試験効率という理由で、そのようなＩＣの設計は、多少とも独立しているいくつかの副機能を特定し、それらの副機能を別々の回路又は機能ブロック、またコア又はマクロと称するものとして実現するという方針に沿って行う。後の設計段階では、種々の（アナログ及びディジタル）マクロは、いくつかの信号路を通じて相互に接続され、それにより最終的にはＩＣが意図されている機能を実行できるようにする。
そのようなＩＣの製造試験はマクロ試験概念に従って行うことが好ましい。即ち、ＩＣを全体として試験するのではなくて、総てのマクロを個々に試験する。マクロ試験についてのこれ以上の情報については、米国特許第５，４７７，５４８号（代理人事件簿ＰＨＮ１３．０６１）を参照されたい。
アナログマクロとディジタルマクロとの間に信号路が存在すると、それらのマクロを別々に試験する際にいくつかの問題が生ずる。信号路がディジタルマクロへの入力を設定したとすると、ディジタルマクロの試験のためには、それは制御できない入力を表すが、アナログマクロの試験のためには、信号路は観察できない出力を形成する。信号路がアナログマクロへの入力を設定すると同様な問題が起きる。
ディジタル回路において可観測性及び可制御性を向上させるための周知の手法は、走査に基づく設計を使用することである。走査に基づく設計では、記憶素子（例えば、フリップフロップ）は、その回路の意図する機能を構成するようにノーマルデータ路を介して相互に接続されているだけではなく、１つ又は複数のいわゆる走査チェーンを構成するように、いわゆる走査データ路を介しても接続されている。走査チェーンは本質的にはシフトレジスタであって、内部の記憶素子に直列にロードしたりロード解除したりすることができるようにするものであり、そのようにしてディジタル回路を走査試験原理に従って試験できるようにする。走査試験原理は次のように作用する。第一に、ディジタル回路が走査状態におかれ、その間に試験パターンが走査チェーン中に移動させられる。第二に、ディジタル回路が実行状態におかれ、その結果として、ロードされている試験パターンの影響下にある走査チェーン内で応答パターンが発生させられる。第三に、ディジタル回路を走査状態に再びおいた後、応答パターンが評価のために走査チェーンから出される。このシーケンスは、多数の試験パターン及び入力信号の組合わせに対して繰り返すことができる。障害があると、応答パターンが原則から外れる結果となる。
ディジタルマクロが、走査に基づく設計とすることを意図したものであるとすると、ディジタル回路の境界における信号路が走査可能な記憶素子を、即ち、走査チェーンの一部である記憶素子を、通ることに留意することにより、信号路の可制御性及び可観測性の欠如を低減することができる。また、信号路がディジタルマクロへの入力であると仮定すると、走査可能な記憶素子は、アナログマクロにより発生させられた信号を観測し、ディジタルマクロへ入来する信号を制御する手段を提供する。同じことが、信号路が入力をアナログマクロに提供する状況に適用される。しかし、そのような種類の構成は、アナログマクロ及びディジタルマクロに限られた試験機会のみを提供する。
本発明の目的は、序文に記載したＩＣであって、アナログマクロ及びディジタルマクロを試験するためのより広い範囲の試験機会を与えるものを提供することである。そのために、本発明に係る回路は、アナログマクロとディジタルマクロとの間の信号路がそのシーム（seam）入力及びシーム出力を介してシーム回路を通り、シーム回路は走査チェーンの一部であるシーム記憶素子を有する帰還ループとシームマルチプレクサを備え、シーム記憶素子はマルチプレクサの第１の入力を供給し、マルチプレクサの第２の入力はシーム入力を表し、帰還ループの出力はシーム出力を表すことを特徴とするものである。このようにして、マルチプレクサの第１の状態が、シーム入力を介してデータビットを帰還ループへロードできるようにし、マルチプレクサの第２の状態が、帰還ループ内のデータビットを凍結する。
シーム回路は、ディジタルマクロとアナログマクロとの間のインタフェース信号路に可観測かつ可制御のノードを備えている。シームマルチプレクサが第１の状態で動作させられると、対応する走査チェーンの適切な移行動作によって入来信号を後で観測するために入来信号を蓄積するように、シーム入力における入来信号がシーム記憶素子の入力に供給される。さらに、シームマルチプレクサが第１の状態にあると、シーム回路はマクロ間の信号に対して透過（トランスペアレント（transparent））である。シームマルチプレクサが第２の状態で動作させられていると、シーム出力において出て行く信号は、走査可能な記憶素子に記憶されている値により決定される。その値は、対応する走査チェーンの適切な移行動作により予めそこにロードできる。
ディジタルマクロに入力を供給する信号路にシーム回路が挿入されると、それはアナログマクロをディジタルマクロから実際に分離する方法をさらに提供する。ディジタルマクロをＩＤＤＱ試験で試験するのであれば、これはとくに有利である。ＩＤＤＱ試験では、無故障ＣＭＯＳ  ＩＣは非常に小さい静止電源電流（ＩＤＤＱ）を取り出すという事実が使用される。しかし、障害をひき起こす適切な試験パターンが供給されると、短絡などのいくつかの障害が電源電流を十分に増加させる。ディジタルマクロへの電源電流を測定することによって、それらの障害を検出できる。電源電流を測定している間にディジタルマクロが真に定常状態にあることが非常に重要である。しかし、信号路が非同期アナログ信号を伝送しているときは、その信号は１つ又は複数の記憶素子の第１の段に電流を誘導して、より大きい電源電流を生じ、その電流は検出すべき障害を覆い隠す。信号路中のシーム回路では、シーム回路を第２の状態におくことによってそれは避けられる。第２の状態では、アナログ信号はディジタルマクロから切り離されて、ＩＤＤＱ測定にもはや影響を及ぼさないが、記憶素子の入力はそれ自体の出力から良く定められた信号を受ける。したがって、シーム回路がディジタルマクロへの入力を安定にする手段を提供するので、シーム回路はディジタルマクロをＩＤＤＱにより試験できるようにする。さらに、付加されるシーム回路自体は高い試験範囲を有する。
さらに、マクロ間に複数の信号路がある場合には、各信号路にはシーム回路が設けられている。第２のモードでは、シーム回路がクロックされるときにシーム回路の出力が安定なままであるという事実を、マクロのいずれか１つを試験するときに使用できるので有利である。これは次のようにして機能する。試験すべきマクロの出力を形成する信号路中のシーム回路を第１の状態におき、そのマクロへの入力を形成する信号路中のシーム回路を第２の状態におくことにより、入力が安定に保たれている間にマクロの出力を観測できる。これは、信号路を通るアナログマクロがその適切な設定のために要求される制御信号を受けるならば、アナログマクロを試験している間、特に有利である。入力信号を安定に維持することにより、アナログマクロの乱れは避けられる。試験が続行可能となる前にアナログマクロが最初に安定することを要求し、それによって全試験時間が増加するので、そのような乱れはより良く避けることができる。アナログマクロの種類及び入力信号の種類に応じて、安定時間は１ｍｓと同等又はそれ以上にもできる。
第１の種類のシーム回路は、請求の範囲２に記載されている本発明の実施例により定められる。第１の種類のシーム回路は、マルチプレクサの遅延のみを含む遅延を信号路に導入する。第２の種類のシーム回路は、請求の範囲３に記載されている本発明の実施例により定められる。信号路中の走査可能なフリップフロップがとにかく存在する場合には、第２の種類のシーム回路は、特に有利である。そうするとシーム回路を組み込んでも回路の面積はほとんど増加しない。
請求の範囲４に記載されている本発明の実施例は、走査チェーンを介して新しい試験データの送り込み／応答データの送り出しを行っている間に、シーム回路の出力をラッチにより休止状態に保つことができる、という利点を有する。これは、アナログマクロに入力を供給する信号路に対して特に有用である。そのような入力に一連のパルスが与えられたとすると、これはアナログマクロ中に乱れを十分にひき起こさせて、送り動作の後、試験が続行可能となる前にアナログマクロが安定するまでにいくらかの時間を要する。
請求の範囲５に記載されている本発明の実施例は、ディジタルマクロの記憶素子が、バイパスされる経路中に存在するために、シーム回路の記憶素子は第２の走査チェーンを介して高速で読出し／書込みができる、という利点を有する。さらに、この実施例はその第２の試験モードにおいてディジタルマクロがノーマルモードで動作できるようにすると同時に、第２の走査チェーンを介してシーム記憶素子にアクセスするという利点も有する。これは、アナログマクロが、特定の機能タイミング挙動を伴うダイナミック入力信号をディジタルマクロから要求する場合に特に有利である。ディジタルマクロがノーマルモードで動作できるようにすることにより、それはダイナミック入力信号を発生でき、一方、第２の走査チェーンを介して他の（静止）入力信号をアナログマクロに加えることができ、アナログマクロの出力信号を標本化することができ、アクセスすることができる。この実施例の別の利点は、ディジタルマクロが障害、特に第１の走査チェーンに影響を及ぼす障害を持つ場合にもアナログマクロを試験できることである。これは、第１のシリコンが生ずる発生過程において役立つ。アナログマクロに障害が生じているか否かを判定できることがその段階において既に貴重な情報である。
未公開の国際出願ＰＣＴ／ＩＢ９７／０１３４６（米国特許出願第０８／９５９７８２に対応する代理人事件簿ＰＨＮ１６１２４）が、次のようなＩＣについて記述している。そのＩＣは、第１のクロック信号及び第２のクロック信号によりそれぞれ制御されている第１のクロック領域及び第２のクロック領域を備え、第１のクロック領域及び第２のクロック領域は１組の信号路を介して相互に接続され、各信号路はそれぞれのフリップフロップ列を備え、その列の最初のフリップフロップは第１のクロック領域内に配置され、列の最後のフリップフロップは第２のクロック領域内に配置され、列は第１のクロック領域から第２のクロック領域までそのフリップフロップに沿って第１のクロック信号及び第２のクロック信号の制御の下にデータビットを直列に移動するために構成されている。信号路の各１つは、シーム入力と、シーム出力と、シームマルチプレクサを有する帰還ループとを備えるシーム回路を含み、シーム・フリップフロップが関連する列の一部でありかつ走査チェーンの一部であり、シーム・フリップフロップはマルチプレクサの第１の入力を供給し、マルチプレクサの第２の入力がシーム入力を表し、帰還ループの出力は走査出力を表す。そのため、マルチプレクサの第１の状態でシーム入力端子を介する帰還ループへのデータビットのロードが可能となり、マルチプレクサの第２の状態がデータビットを帰還ループ内で凍結する。そのＰＣＴ出願は、相互に接続されたアナログ回路及びディジタル回路は開示していない。
本発明のこれらの目的及びその他の目的は、以下に説明する実施例を参照すると明らかとなり、かつ解明されるであろう。
図面において、
図１は、本発明に係るＩＣを示す。
図２は、本発明に係る第１の種類のシーム回路の回路図を示す。
図３は、本発明に係る第２の種類のシーム回路の回路図を示す。
図４は、本発明に係る第１の種類のシーム回路の第１の実施例を示す。
図５は、本発明に係る第１の種類のシーム回路の第２の実施例を示す。
図６は、本発明に係る第２の種類のシーム回路の実施例を示す。
図１は、本発明に係るＩＣ１００を示す。このＩＣ１００は、２つのアナログマクロ１０８、１１０と、ディジタルマクロ１２０とを有する。アナログマクロ１０８、１１０は、いくつかの信号路１１２を介してディジタルマクロ１２０に接続されている。ディジタルマクロ１２０は、フリップフロップ１２４の形態の走査可能な記憶素子を有する。それらのフリップフロップは第１の走査チェーンに連結されている。マクロ１０８、１１０、１２０を別々に試験している間は、信号路１１２を介してマクロ１０８、１１０、１２０の間を転送される信号の制御及び観測のためにフリップフロップ１２４を使用できる。そのような手法の欠点は、例えばアナログマクロ１０８を試験している間は、フリップフロップ１２４をクロックすることによってその出力信号を観測すると、そのアナログマクロ１０８への入力信号、例えば制御信号を、ノーマルに発生させることにもなることである。このようにして、アナログマクロ１０８は乱され、試験が続行可能となる前に安定させる必要があり、そのために試験時間が長くなる。さらに、アナログマクロ１０８と１１０とが組合わせ論理を通じて組合わされているときは、アナログマクロ１０８、１１０からの個々の出力信号を、第１の走査チェーンのフリップフロップ１２４に入る前に、観測することは困難である。加えて、ＩＤＤＱによりディジタルマクロ１２０を試験することは困難である。というのは、アナログマクロにより発生させられたディジタルマクロの入力信号が、いくつかのフリップフロップ１２４の入力段を切り替えさせて、電源電流レベルを高くするからである。
それらの問題を克服するために、本発明に従って、信号路１１２にシーム回路１３０が設けられる。シーム回路１３０は、アナログマクロ１０８、１１０とディジタルマクロ１２０との間に可観測で可制御な境界を設定する。これに関して、シームフリップフロップは走査可能である。それは、ＩＣ１００の特定の実現では、シームフリップフロップを第２の走査チェーンに連鎖することによって達成される。ＩＣ１００は、種々の機能を有するがそのなかでも、シーム回路１３０が、信号路１１２を含むノーマルデータ経路に沿って、又は走査データ経路、即ち、走査チェーンに沿って、データを通すべきであるかどうかを選択するためのグローバル試験制御ブロック（ＴＣＢ）１２６をさらに備える。シーム回路を制御する別の方法ももちろん可能である。
第１の試験モードと第２の試験モードとの間の選択のためにマルチプレクサ１２８が設けられている。第１の試験モードでは第１の走査チェーンと第２の走査チェーンとが単一の走査チェーンとして動作でき、第２の試験モードでは第２の走査チェーンは第１の走査チェーンとは独立に動作できる。第２の試験モードでは、第１の走査チェーンのフリップフロップ１２４はバイパスされ、シームフリップフロップに供給されるクロック信号はディジタルマクロ１２０のクロック信号とは独立である。これによって走査を介してのシームフリップフロップの読出し及びロードが、ディジタルマクロ１２０の動作を妨害することなしに行えるようになる。走査チェーンは種々の他の構成でも可能である。例えば、利用できる十分な数のピンが存在するならば、専用ピン対を第２の走査チェーンのためにとっておくことができる。
対応する信号路１１２に挿入されているシーム回路１３０に加えて、第２の走査チェーンは、制御論理回路１４０に信号を供給するシーム回路１４２を選択的に有する。それらの制御論理回路１４０は、制御信号を他のシーム回路１３０に供給することにより、ＴＣＢ１２６以外に第２の制御信号源を設定するために、挿入されている。
図２は、本発明に係る第１の種類のシーム回路２００の回路図を示す。その回路は、シームフリップフロップ２１０と、方向制御信号２１２により制御されるシームマルチプレクサ２２０と、シーム入力２３０と、シーム出力２４０とを備えている。シームフリップフロップ２１０は走査可能である、あるいはいいかえれば、走査チェーン内に加わるが、そのために必要な手段（例えば、別のマルチプレクサ）は明示していない。シームフリップフロップ２１０とシームマルチプレクサ２２０の接続によって帰還ループ２１４が構成される。シーム回路２００は、シームマルチプレクサ２２０の第１の状態及び第２の状態にそれぞれ対応する第１の状態及び第２の状態を有する。シームマルチプレクサ２２０がとっている状態は、ＴＣＢ１２６によりシーム回路２００に供給される制御信号２１２によって決定される。制御信号２１２の他の源は、例えば、専用シーム回路である。第１の状態では、シームマルチプレクサ２２０は、クロック入力ＣＬＫに供給されるクロック信号の制御の下に、シーム入力２３０に受ける信号をシーム出力２４０へ通して、帰還ループ２１４へデータビットをロードできるようにする。第２の状態では、データビットは帰還ループ２１４内で凍結される。
ＩＣのノーマルモード中は、シーム回路２００は、第１の状態で動作させられる。そうすると、インタフェース信号のシームフリップフロップ２１０に蓄積されているコピーは利用されず、シームフリップフロップがクロック信号を受けるかどうかには関連しない。ＩＣの試験モードでは、シーム回路２００の第１の状態及び第２の状態の両方を利用することができる。第１の状態では、シーム回路２００は、シーム出力２００における信号の標本をシームフリップフロップ２１０に蓄積する。ＩＣの走査状態では、この値を送り出すことができる。そうすると、シーム出力２４０により形成されているノードにおいて可観測性が得られる。第２の状態では、シーム回路２００は、回路の先行の走査状態でシームフリップフロップ２１０において送られた信号値によりシーム出力２４０を駆動し、同時に、シーム回路２００は、クロック信号が供給されているかどうかとは無関係に、シーム入力２３０における変化には関知しない。このようにして、シーム出力２４０における信号が制御される。
図３は、本発明に係る第２の種類のシーム回路３００の回路図を示す。その回路は、シームフリップフロップ３１０と、信号３１２の制御の下で第１の状態と第２の状態とを有するシームマルチプレクサ３２０と、シーム入力３３０と、シーム出力３４０とを備えている。この第２の種類のシーム回路３００は、帰還ループ３１４が、シームマルチプレクサ３２０の出力の代わりにシームフリップフロップ３１０の出力にシーム出力３４０を接続することにより構成されている点が、第１の種類のシーム回路２００とは異なる。第２の種類のシーム回路３００の動作は、第１の種類のシーム回路２００の動作に類似する。第２の種類のシーム回路３００において信号路がシームフリップフロップ３１０を通っている、という事実は、ある場合には有利なことがある。
図４は、本発明に係る第１の種類のシーム回路の第１の実施例を示す。シーム回路４００は、アナログマクロの出力に接続するためのシーム入力４３０と、ディジタルマクロの入力に接続するためのシーム出力４４０とを備えている。シーム回路４００は、さらに、シームフリップフロップ４１０及びシームマルチプレクサ４２０も備えている。この明細書の文脈ではシームマルチプレクサという用語は、回路の入力信号（この実施例では、シーム入力４３０又はシームフリップフロップ４１０の出力により供給される）のうち、通すべきいずれか１つの選択を行うことができるようにする任意の回路という意味での機能的な記述であると理解すべきである。シームマルチプレクサ４２０は、ＴＣＢ１２６により供給される相互に反転である制御信号を伝える制御ノード４５０、４５２により制御される一組のゲートとして実現される。一対の制御ノード４５８、４６０が、シームフリップフロップ４１０を走査状態とノーマル状態との間で切り替えるため、及び、走査フリップフロップ４１０をリセットするために、それぞれ設けられている。走査状態では、シームフリップフロップ４１０は、試験データ出力ノード４５６と共に走査データ路の一部を構成する試験データ入力ノード４５４を介して試験データをそのＴＤ入力に受け、ノーマル状態では、シームフリップフロップ４１０は、シームマルチプレクサ４２０を介してデータをそのＤ入力に受ける。制御ノード４６２は、クロック信号をシームフリップフロップ４１０に供給するために設けられている。
図５は、本発明に係る第１の種類のシーム回路の第２の実施例を示す。シーム回路５００は、ディジタルマクロの出力に接続するためのシーム入力５３０と、アナログマクロの入力に接続するためのシーム出力５４０とを有する。シーム回路５００は、さらに、シームフリップフロップ５１０及びシームマルチプレクサ５２０も備えている。第１の実施例と比較すると、シーム回路５００は、ノード５８２に供給される追加の制御信号により制御されるラッチ５８０を、追加して備えている。そのラッチ５８０の支援により、シーム出力５４０は、シームマルチプレクサ５２０の出力に追従し、又は、休止したままにされる。後者の選択は、データを走査チェーンに沿って送っている間に有利に使用できるから、シーム出力５４０から制御信号を受けるアナログマクロはデータ走査中は乱されることはない。
図４と図５でわかるように、第１の種類のシーム回路の両実施例は、シームフリップフロップを通ることなくシーム回路を通るノーマルデータ経路を提供する。
図６は、本発明に係る第２の種類のシーム回路の実施例を示す。シーム入力６３０とシーム出力６４０との間のノーマルデータ経路がシームフリップフロップ６１０を通るように、シームフリップフロップ６１０と、シームマルチプレクサ６２０と、ラッチ６８０とが接続されている。ノーマルにおける第２の種類のシーム回路は、シームフリップフロップ６１０が信号をそのＤ入力からそのＱ出力へ通すことができるようにするために、そのクロック入力ＣＬＫに供給されるクロック信号を要することが明らかであろう。シームフリップフロップがノーマルデータ経路に構成されるという事実は、ある場合に、例えば、Ｉ２Ｃ論理との組合わせにおいて、ともかく指示される。それらの場合には、シーム回路６００は、ＩＣ領域周縁に付加されるだけである。
要約すれば、本発明の好適な実施例は、信号路により相互に接続されているアナログ回路とディジタル回路とを少なくとも有する集積回路に関するものである。それらの回路を、例えばマクロ試験手法により、別々に試験できるようにするために、信号路中に特殊なシーム回路が挿入される。そのシーム回路は、本質的には、走査可能なフリップフロップとマルチプレクサとを有する帰還ループである。そのフリップフロップは、マルチプレクサの第１の入力を供給し、マルチプレクサの第２の入力は、シーム回路の入力を形成する。帰還ループの出力は、シーム回路の出力を形成する。マルチプレクサの状態はシーム回路の状態を定め、マルチプレクサの第１の状態では、シーム回路は、１つの回路から別の回路までの信号路に沿って転送されている信号に対して透過であり、マルチプレクサの第２の状態では、シーム回路は、以前に帰還ループにロードされた信号を出力する。
以上説明した実施例は、本発明を限定するものではなくて例示するものであること、添付した請求の範囲の範囲を逸脱することなしに数多くの代替実施例を当業者は設計できることに留意すべきである。請求の範囲においては、括弧の中に入れられている参照番号はいずれも請求の範囲を限定するものと解してはならない。
【図１】
0004067578.tif 000002
【図２】
0004067578.tif 000003
【図３】
0004067578.tif 000004
【図４】
0004067578.tif 000005
【図５】
0004067578.tif 000006
【図６】
0004067578.tif 000007