(57)【特許請求の範囲】
【請求項１】
半導体基板内にその主面に面して設けられたエミッタ領域と，
前記エミッタ領域の下方に設けられたボディ領域と，
前記ボディ領域の下方に設けられたドリフト領域と，
前記各領域から絶縁されたトレンチ構造のゲート電極と，
半導体基板内にその主面に面して設けられ前記エミッタ領域および前記ボディ領域をセルに区切るフィールド領域と，
半導体基板外に設けられるとともに前記エミッタ領域に導通するコンタクト電極とを有し，
前記各領域が，前記フィールド領域により区分された絶縁ゲート型トランジスタを構成しており，
前記フィールド領域が，前記エミッタ領域のうち前記フィールド領域に接する部分と同一の導電型であるとともにより低不純物濃度であり，
前記エミッタ領域と前記コンタクト電極との導通箇所の縁辺のコーナー部分が曲線もしくは鈍角で構成されていることを特徴とする半導体装置。
【請求項２】
請求項１に記載する半導体装置において，
半導体基板における前記ゲート電極で区切られた畝に複数の前記絶縁ゲート型トランジスタが離散的に配置されるとともに，各絶縁ゲート型トランジスタにそれぞれコンタクト電極が設けられており，
前記畝に配置された複数の絶縁ゲート型トランジスタのうち前記ゲート電極の長手方向の端に位置するものの導通箇所の，他の絶縁ゲート型トランジスタと反対側のコーナー部分が曲線もしくは鈍角で構成されていることを特徴とする半導体装置。
【請求項３】
半導体基板内にその主面に面して設けられたエミッタ領域と，
前記エミッタ領域の下方に設けられたボディ領域と，
前記ボディ領域の下方に設けられたドリフト領域と，
前記各領域から絶縁されたトレンチ構造のゲート電極と，
半導体基板内にその主面に面して設けられ前記エミッタ領域および前記ボディ領域をセルに区切るフィールド領域と，
半導体基板外に設けられるとともに前記エミッタ領域に導通するコンタクト電極とを有し，
前記各領域が，前記ゲート電極および前記フィールド領域により区分された絶縁ゲート型トランジスタを構成しており，
半導体基板における前記ゲート電極で区切られた畝に複数の絶縁ゲート型トランジスタが離散的に配置されるとともに，各絶縁ゲート型トランジスタにそれぞれコンタクト電極が設けられており，
前記フィールド領域が，前記エミッタ領域のうち前記フィールド領域に接する部分と同一の導電型であるとともにより低不純物濃度であり，
前記エミッタ領域と前記コンタクト電極との導通箇所の形状が，前記ゲート電極の長手方向に対する中央部分より端部分において，前記ゲート電極の長手方向と交差する方向に幅広な形状であることを特徴とする半導体装置。
【請求項４】
請求項３に記載する半導体装置において，
前記畝に配置された複数の絶縁ゲート型トランジスタのうち前記ゲート電極の長手方向の端に位置するものの導通箇所の，他の絶縁ゲート型トランジスタと反対側の端部分がその中央部分より幅広であることを特徴とする半導体装置。
【請求項５】
半導体基板内にその主面に面して設けられたエミッタ領域と，
前記エミッタ領域の下方に設けられたボディ領域と，
前記ボディ領域の下方に設けられたドリフト領域と，
前記各領域から絶縁されたゲート電極と，
半導体基板内にその主面に面して設けられ前記エミッタ領域および前記ボディ領域をセルに区切るフィールド領域と，
半導体基板外に設けられるとともに前記エミッタ領域および前記フィールド領域に導通するコンタクト電極とを有し，
前記各領域が，前記フィールド領域により区分された絶縁ゲート型トランジスタを構成しており，
前記フィールド領域が，前記エミッタ領域のうち前記フィールド領域に接する部分と同一の導電型であるとともにより低不純物濃度であり，
半導体基板と前記コンタクト電極との導通箇所のコーナー部分では前記フィールド領域が前記コンタクト電極に接しており，残りの部分では前記エミッタ領域が前記コンタクト電極に接していることを特徴とする半導体装置。
【請求項６】
請求項５に記載する半導体装置において，
半導体基板における前記ゲート電極で区切られた畝に複数の前記絶縁ゲート型トランジスタが離散的に配置されるとともに，各絶縁ゲート型トランジスタにそれぞれコンタクト電極が設けられており，
前記畝に配置された複数の絶縁ゲート型トランジスタのうち前記ゲート電極の長手方向の端に位置するものの導通箇所の，他の絶縁ゲート型トランジスタと反対側のコーナー部分で前記フィールド領域が前記コンタクト電極に接していることを特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は，大電流のスイッチングに適した高耐圧の半導体装置に関する。さらに詳細には，スイッチオフ時の過熱の防止を図った半導体装置に関するものである。
【０００２】
【従来の技術】
従来の半導体装置として，特許文献１，２に記載された絶縁ゲート型半導体装置がある。これらの絶縁ゲート型半導体装置では，絶縁ゲートにゲート電圧を印加することにより，半導体基板内のチャネル領域に電界効果を生じさせ，エミッタ−コレクタ間に電流を流すようにしている。このため，エミッタ領域とエミッタ電極との間でキャリアをやりとりするためのコンタクト開口が設けられている。この種の絶縁ゲート型半導体装置の典型例は，図１８〜図２０に示す構造を有している。図１８および図２０が縦断面図であり，それらにおけるＡ−Ａレベルの平面断面図が図１９である。図１８は，図１９および図２０におけるＢ−Ｂ位置の断面図である。図２０は，図１８および図１９におけるＣ−Ｃ位置の断面図である。
【０００３】
図１８〜図２０に示す絶縁ゲート型半導体装置では，半導体基板のＡ−Ａレベル側主面に，ｎ+エミッタ領域９０４およびｐ+エミッタ領域９００が設けられている。そしてそれらの下部に接して，ｐボディ領域９０３が設けられている。ｐボディ領域９０３のさらに下方にはｎドリフト領域９０２が設けられ，さらにその下方にはｐ+ コレクタ領域９０１が設けられている。ここまでが半導体基板（本明細書では，出発ウェハおよびその表面上にエピタキシャル成長により形成した半導体単結晶の全体を半導体基板という）である。半導体基板内にはこれらのほか，個々の素子を区分するｐフィールド領域９１１が，Ａ−Ａレベル側から形成されている。ｐフィールド領域９１１の底部は，ｎドリフト領域９０２内に達している。
【０００４】
また，半導体基板の一部がＡ−Ａレベル側から掘り込まれ，そこにゲート電極９０６が設けられている。ゲート電極９０６は，ゲート絶縁膜９０５により，半導体基板内の各領域から絶縁されている。半導体基板の上方には，エミッタ電極９０９とゲート配線９１６とが設けられている。エミッタ電極９０９は，コンタクト開口９０８の範囲内でｎ+エミッタ領域９０４およびｐ+エミッタ領域９００と導通する電極である。ゲート配線９１６は，図示した以外の箇所でゲート電極９０６と導通している。ゲート電極９０６およびゲート配線９１６は，層間絶縁膜９０７により他の部分から絶縁されている。半導体基板の下方には，コレクタ電極９１０が設けられている。
【０００５】
上記の構造で，エミッタ電極９０９とコレクタ電極９１０との間に電源電圧を印加しておくと，ゲート電極９０６へのゲート電圧のオンオフにより，エミッタ電極９０９とコレクタ電極９１０との間の電流をスイッチングできる。ここで，エミッタ領域（ｎ+エミッタ領域９０４およびｐ+エミッタ領域９００）とエミッタ電極９０９との間の接触領域であるコンタクト開口９０８は，図１９中で長方形とされている。これは，ゲート電極９０６やゲート配線９１６との短絡を避けつつ，コンタクト開口９０８の面積をなるべく広く確保してラッチアップ耐性を高めるためである。
【０００６】
【特許文献１】
特公平６−１０１５６５号公報
【特許文献２】
特開平１０−２２９１９１号公報
【０００７】
【発明が解決しようとする課題】
しかしながら，前記した従来の半導体装置には，スイッチオフ後に局所的な発熱があるという問題点があった。その原因は，コンタクト開口９０８の形状にある。すなわちスイッチオフ後には，図２１に矢印Ｉで示すように，ｐフィールド領域９１１からの正孔電流がエミッタ電極９０９へ抜ける。図２２に示すようにこの正孔電流は，長方形のコンタクト開口９０８の四隅の角部に集中する。素子と素子との間の領域にはコンタクト開口９０８がなく，ｐフィールド領域９１１内の正孔が最寄りのコンタクト開口９０８へ向かうからである。このために，特に大電流を遮断する用途の場合に，過度な発熱により素子破壊に至る場合がある。この現象は，特に，図２３に示すように，素子配列の終端の角部において著しい。
【０００８】
電流の集中を緩和する手段としては，単純にコンタクト開口９０８を大きくすることが考えられる。しかしながら，前述のようなゲート電極９０６等との絶縁の必要上，あまり大きくできない。また，無理にコンタクト開口９０８を大きくすると，オン時において正孔がエミッタ電極９０９へ抜けすぎてしまう。このためオン電圧が高くなってしまう。このことからも，コンタクト開口９０８を大きくしにくいのである。
【０００９】
本発明は，前記した従来の半導体装置が有する問題点を解決するためになされたものである。すなわちその課題とするところは，オン電圧を高くすることなく，スイッチオフ後におけるコンタクト開口の角部への電流集中を緩和して局部発熱を抑制し，大電流でも安定して動作できる半導体装置を提供することにある。
【００１０】
【課題を解決するための手段】
この課題の解決を目的としてなされた本発明の半導体装置は，半導体基板内にその主面に面して設けられたエミッタ領域と，エミッタ領域の下方に設けられたボディ領域と，ボディ領域の下方に設けられたドリフト領域と，各領域から絶縁されたトレンチ構造のゲート電極と，半導体基板内にその主面に面して設けられエミッタ領域およびボディ領域をセルに区切るフィールド領域と，半導体基板外に設けられるとともにエミッタ領域に導通するコンタクト電極とを有している。また各領域が，フィールド領域により区分された絶縁ゲート型トランジスタを構成しており，フィールド領域が，エミッタ領域のうちフィールド領域に接する部分と同一の導電型であるとともにより低不純物濃度であるものである。ここにおいて，（１）エミッタ領域とコンタクト電極との導通箇所の縁辺のコーナー部分が曲線もしくは鈍角で構成されていることを特徴とする。
【００１１】
この半導体装置では，スイッチオフされると，フィールド領域内に残留しているキャリアがコンタクト電極へと脱出していく。その脱出電流の経路はエミッタ領域とコンタクト電極との導通箇所に限られる。ここにおいて，導通箇所の縁辺のコーナー部分が曲線もしくは鈍角で構成されているので，導通箇所のコーナー部分への電流がある程度分散される。よって，角部の頂点に過度に電流が集中することがない。このため，発熱等の弊害が少ない。その一方で，オン電圧は特段に高くない。導通箇所の面積が大きくなっているわけではないからである。よって，オン時においてキャリアがコンタクト電極へ抜けすぎてしまうことがないのである。
【００１２】
あるいは本発明の半導体装置は，前述の（１）の特徴に代えて，（２）半導体基板におけるゲート電極で区切られた畝に複数の絶縁ゲート型トランジスタが離散的に配置されるとともに，各絶縁ゲート型トランジスタにそれぞれコンタクト電極が設けられており，エミッタ領域とコンタクト電極との導通箇所の形状が，ゲート電極の長手方向に対する中央部分より端部分においてゲート電極の長手方向と交差する方向に幅広な形状であることを特徴とするものでもよい。このようなものでも，導通箇所の端部分への電流集中が緩和される。端部分の面積がやや大きいからである。その一方で，導通箇所全体としての面積はさほど大きいわけではない。中央部分は幅広でないからである。したがってやはり，スイッチオフ後の局所的な発熱の防止と，オン時の低いオン電圧とが両立されている。
【００１３】
あるいは本発明の半導体装置は，前述の（１）もしくは（２）の特徴に代えて，（３）半導体基板とコンタクト電極との導通箇所のコーナー部分ではフィールド領域がコンタクト電極に接しており，残りの部分ではエミッタ領域がコンタクト電極に接しているものであってもよい。このようなものでも，導通箇所の端部分への電流集中が緩和される。不純物濃度の低いフィールド領域の部分は高抵抗なので，低抵抗なエミッタ領域の部分の方が電流が流れやすいからである。その一方で，導通箇所全体としての面積は大きくなってはいない。むしろ，フィールド領域の部分が高抵抗であることにより，導通箇所全体としての抵抗はやや増加している。したがってやはり，スイッチオフ後の局所的な発熱の防止と，オン時の低いオン電圧とが両立されている。
【００１４】
一般的にこの種の半導体装置では，半導体基板におけるゲート電極で区切られた畝に複数の絶縁ゲート型トランジスタが離散的に配置されるとともに，各絶縁ゲート型トランジスタにそれぞれコンタクト電極が設けられている。そのような場合には，すべての絶縁ゲート型トランジスタの導通箇所において上記の（１）〜（３）の特徴が実現されていなければならないわけではない。一部の絶縁ゲート型トランジスタの導通箇所のみに特徴が実現されているものでもよい。その場合，端に位置する絶縁ゲート型トランジスタの導通箇所に（１）〜（３）の特徴を実現することが特に有益である。端に位置する絶縁ゲート型トランジスタの導通箇所には，半導体基板の周辺領域からも電流が集中してくるからである。このため，中ほどに位置する絶縁ゲート型トランジスタよりも，スイッチオフ後の電流集中に関して厳しい状況にあるのである。特に，他の絶縁ゲート型トランジスタと反対側のコーナー部分もしくは端部分において顕著である。周辺領域と至近の距離にあるからである。
【００１６】
【発明の実施の形態】
以下，本発明を具体化した実施の形態について，添付図面を参照しつつ詳細に説明する。以下の各形態は，大電流のスイッチングに用いられる絶縁ゲート型電界効果半導体装置に本発明を適用したものである。
【００１７】
［第１の形態］
第１の形態に係る絶縁ゲート型電界効果半導体装置の構造を，図１〜図４により説明する。図１，図３，および図４が縦断面図であり，それらにおけるＡ−Ａレベルの平面断面図が図２である。図１は，図２〜図４におけるＢ−Ｂ位置の断面図である。図３は，図１および図２におけるＤ−Ｄ位置の断面図である。図４は，図１および図２におけるＣ−Ｃ位置の断面図である。
【００１８】
図１〜図４に示す絶縁ゲート型半導体装置では，半導体基板のＡ−Ａレベル側主面に，高不純物濃度のｎ+エミッタ領域１０４およびｐ+エミッタ領域１００が設けられている。そしてそれらの下部に接して，ｐボディ領域１０３が設けられている。ｐボディ領域１０３のさらに下方にはｎドリフト領域１０２が設けられ，さらにその下方にはｐ+ コレクタ領域１０１が設けられている。ここまでが半導体基板である。半導体基板内にはこれらのほか，個々の素子を区分するｐフィールド領域１１１が，Ａ−Ａレベル側から形成されている。ｐフィールド領域１１１の底部は，ｎドリフト領域１０２内に達している。ｐフィールド領域１１１の不純物濃度は，ｐ+エミッタ領域１００の不純物濃度より低い。
【００１９】
また，半導体基板の一部がＡ−Ａレベル側から掘り込まれ，そこにトレンチ構造のゲート電極１０６が設けられている。ゲート電極１０６は，ゲート絶縁膜１０５により，半導体基板内の各領域から絶縁されている。ゲート電極１０６の平面内の形状は，図２中左右方向に長尺状であり，平行かつ等間隔に多数のゲート電極１０６が形成されている。ゲート電極１０６の底部は，ｐボディ領域１０３の底部より深く，ｐフィールド領域１１１の底部よりは浅い。これより，この半導体装置の概略構造は，次のようであるといえる。すなわち，ゲート電極１０６のトレンチ構造により半導体基板のＡ−Ａレベル側の面が畝状に区切られており，さらに各畝がｐフィールド領域１１１により多数のセルに区切られているのである。そして各セルが，エミッタ（ｎ+エミッタ領域１０４およびｐ+エミッタ領域１００）およびボディ（ｐボディ領域１０３）を有する絶縁ゲート型トランジスタを構成しているのである。これにより，半導体装置全体としては，多数の絶縁ゲート型トランジスタが離散的に配置された状態となっている。
【００２０】
半導体基板のＡ−Ａレベル側主面の上方には，エミッタ電極１０９およびゲート配線１１６が設けられている。エミッタ電極１０９は，各セルにてエミッタ（ｎ+エミッタ領域１０４およびｐ+エミッタ領域１００）と接触している。その接触部分がコンタクト開口１０８である。図２から明らかなように，コンタクト開口１０８の中では，ｎ+エミッタ領域１０４とｐ+エミッタ領域１００との両方がエミッタ電極１０９と接触している。具体的には，コンタクト開口１０８の中の図２中左右方向の両端の部分は，ｐ+エミッタ領域１００で占められている。ｎ+エミッタ領域１０４は，左右方向の中央部に存在している。なお，コンタクト開口１０８とコンタクト開口１０８との間の箇所，すなわちゲート配線１１６の下方の箇所（図１参照）では，ｐフィールド領域１１１が半導体基板のＡ−Ａレベルに達している部分がある。
【００２１】
ゲート配線１１６は，図示した以外の箇所でゲート電極１０６と接続されている。これにより，ゲート電極１０６への電圧の印加ができるようになっている。ゲート電極１０６およびゲート配線１１６は，層間絶縁膜１０７により他の部分から絶縁されている。半導体基板のｐ+ コレクタ領域１０１側の面には，コレクタ電極１１０が設けられている。エミッタ電極１０９とコレクタ電極１１０との間に電源電圧が印加されるようになっている。上記の構造により，ゲート電極１０６へのゲート電圧の印加如何によって，エミッタ電極１０９とコレクタ電極１１０との間の電流をオンオフ制御できるようになっているのである。
【００２２】
ここにおいて本形態の絶縁ゲート型トランジスタでは，図２に示すように，コンタクト開口１０８の平面内形状に特徴を有している。すなわち，従来のものでは長方形であったところ（図１９参照），本形態では四隅の角部を曲線で構成している。これにより，直角状の頂点を排除している。
【００２３】
本形態の絶縁ゲート型トランジスタは，次のように動作する。すなわち本形態の絶縁ゲート型トランジスタは，上記のようにエミッタ電極１０９とコレクタ電極１１０との間に電源電圧を印加した状態で使用される。しかしこれだけではエミッタ電極１０９とコレクタ電極１１０との間に電流は流れない。ｐボディ領域１０３とｎドリフト領域１０２との間のｐｎ接合が逆バイアスとなるからである。すなわちオフ状態である。ここで，ゲート電極１０６にゲート電圧を印加すると，ｐボディ領域１０３のうちゲート電極１０６との対向面に電界効果によりｎチャネルが形成される。これにより，（ｎ+ エミッタ領域１０４）→（ｐボディ領域１０３に形成されたｎチャネル）→（ｎドリフト領域１０２），と電子電導経路がつながり，エミッタ電極１０９とコレクタ電極１１０との間に電流が流れることとなる。これがオン状態である。ゲート電圧を切ると再びオフ状態となる。
【００２４】
ところでオン状態では，ｎドリフト領域１０２等からｐフィールド領域１１１に正孔が流れ込む。このためｐフィールド領域１１１は，相当に正孔濃度が高い状態となっている。スイッチオフされると，ｐフィールド領域１１１内に蓄積されている正孔は，エミッタ電極１０９へ抜けようとする。しかしながら，ｐフィールド領域１１１はエミッタ電極１０９と直接には接触していない。このためｐフィールド領域１１１からの正孔電流は，ｐ+ エミッタ領域１００を経由してコンタクト開口１０８からエミッタ電極１０９へ抜けることとなる。
【００２５】
ここにおいて本形態の絶縁ゲート型トランジスタでは，コンタクト開口１０８の平面内形状により，次のような利点がある。すなわち，コンタクト開口１０８の角部への正孔電流の集中による弊害が少ないのである。その理由は，角部が曲線で構成されていることにある。つまり，角部に直角状の頂点がないため，図５に示すように，ｐフィールド領域１１１からの正孔電流が，角部の曲線部分全体に分散することとなる。そのため，電流密度が最も高い場所においてすら，従来の絶縁ゲート型トランジスタの場合の角部の頂点（図２２参照）と比較して，電流密度が低いのである。このため，スイッチオフ後に過度に発熱したりするようなことがない。
【００２６】
また，コンタクト開口１０８の面積は，図１９中の長方形のコンタクト開口９０８と比較して，大きくなっていない。むしろ少し小さくなっている。このため，オン時において正孔がエミッタ電極１０９へ抜けすぎてしまうことがない。したがって，オン時における素子内のキャリア濃度が高く維持される。このためオン電圧が低い。
【００２７】
なお，本形態の絶縁ゲート型トランジスタでは，コンタクト開口１０８の形状を，図６に示すように，四隅の角部を鈍角と直線で構成したものとしてもよい。このような形状でも，図１９のような長方形のコンタクト開口９０８と比較して，角部の頂点への電流の集中が緩和される。コンタクト開口１０８の形状はあるいは，長方形の四隅を単に丸めただけであってもよい。さらに，コンタクト開口１０８のすべての角部にこのような対策を施す必要は必ずしもない。例えば図７に示すように，素子配列の終端の角部のみに対策を施したものであってもある程度の効果が期待できる。従来技術の図２３で説明したように，素子配列の終端の角部において電流が集中しやすいからである。
【００２８】
続いて，本形態の絶縁ゲート型トランジスタの製造プロセスを，図８〜図１２により説明する。本形態の絶縁ゲート型トランジスタの製造にあっては，ｐ+ シリコンウェハを出発基板とする。このウェハのｐ+シリコンは，ｐ+コレクタ領域１０１となる。そしてその表面上にエピタキシャル成長により，ｎ型シリコン層を形成する。このｎ型シリコン層は，ｎドリフト領域１０２となる。この，シリコンウェハ上にエピタキシャル成長により半導体層を形成した単結晶シリコンの全体のことを，本出願では「半導体基板」と呼んでいるのである。あるいは，ｎ型シリコンウェハを出発基板とすることもできる。その場合にはウェハのｎ型シリコンがｎドリフト領域１０２となる。そして，その裏面側の表面からｐ型不純物を導入するか，裏面側の表面上にｐ型シリコン層を堆積することにより，ｐ+ コレクタ領域１０１を形成すればよい。
【００２９】
次に，ｎ型シリコン層の表面に，厚さ５００ｎｍの熱酸化膜を形成する。そして，この熱酸化膜をフォトリソグラフィおよびエッチングによりパターニングする。これによりその熱酸化膜は，ｐフィールド領域１１１が形成されるべき箇所のみ除去される。そして，イオン注入によりボロンを６０ｋｅＶの加速電圧で注入する。このイオン注入は，ｐフィールド領域１１１を形成するための処理である。ドーズ量は，その範囲内のｎ型シリコン層（ｎドリフト領域１０２）をｐ型に反転させる程度とする。その後，熱拡散を行うことにより，ｐフィールド領域１１１が形成される。ｐフィールド領域１１１の底部の深さは，７μｍ程度とする。そして，周辺領域を除いた素子領域のみ，酸化膜をフッ酸でウェットエッチングして除去する。その後再度熱参加して表面に厚さ５０ｎｍの酸化膜１０７ｂ（図８参照）を形成する。この状態で，再びイオン注入によりボロンを６０ｋｅＶの加速電圧で注入する。このイオン注入は，ｐボディ領域１０３を形成するための処理である。ドーズ量は，その範囲内のｎ型シリコン層（ｎドリフト領域１０２）をｐ型に反転させる程度とする。その後，熱拡散を行うことにより，ｐボディ領域１０３が形成される。ｐボディ領域１０３の底部の深さは，５μｍ程度とする。この状態でのＢ−Ｂ断面図が図８である。
【００３０】
そして，酸化膜１０７ｂ上にＣＶＤ法によりさらに酸化膜１０７ｃを堆積する（図９，図１０参照）。厚さは４００ｎｍとする。そして酸化膜１０７ｂおよび１０７ｃを，パターンエッチングする。ここで形成するパターンは，ゲート電極１０６が形成されるべき部分を開口とするパターンである。この状態で，シリコンをドライエッチングしてトレンチ開口１１７を形成する。この状態でのＢ−Ｂ断面図が図９であり，Ｃ−Ｃ断面図が図１０である。
【００３１】
そして，周辺領域を除いた素子領域のみ，酸化膜１０７ｂ，１０７ｃをフッ酸でウェットエッチングして除去する。その後，半導体の表面を熱酸化してゲート絶縁膜１０５（厚さ１００ｎｍ）を形成する。そして，ＣＶＤ法により多結晶シリコンを成膜し，リンを拡散してこれをｎ+型とする。形成されたｎ+型多結晶シリコンのうち，トレンチ開口１１７を充填している部分がゲート電極１０６となる。そして，半導体基板の表面上のｎ+ 型多結晶シリコンをパターンエッチングする。すなわち，ゲート電極１０６とゲート配線１１６との接続に必要な部分を残して表面上のｎ+ 型多結晶シリコンを除去する。この状態でのＣ−Ｃ断面図が図１１である。
【００３２】
さらに，ｐ+エミッタ領域１００およびｎ+エミッタ領域１０４を順次形成する。これらの形成はそれぞれ，イオン注入および拡散により行われる。むろん，これらのイオン注入は，適切なパターンマスクを介して行う。そして，パターンマスクをすべて除去してから，ＣＶＤ法により層間絶縁膜１０７（厚さ７００ｎｍ）を形成する。そして，層間絶縁膜１０７上にパターンマスクを形成し，ドライエッチングにより層間絶縁膜１０７を加工して，コンタクト開口１０８を開ける。この状態でのＢ−Ｂ断面図が図１２である。すなわち，コンタクト開口１０８の面内形状は，層間絶縁膜１０７の加工時のパターンマスクによって決まるのである。この後，スパッタリング法を用いて半導体基板上にアルミ等の金属膜を成膜する。そしてそれをパターンエッチングしてエミッタ電極１０９ゲート配線１１６および配線を形成する。さらに，裏面側にスパッタリング法を用いてコレクタ電極１１０を形成する。かくして，図１〜図４に示した半導体装置ができあがる。
【００３３】
［第２の形態］
第２の形態に係る絶縁ゲート型電界効果半導体装置の構造を，図１３，図１４を用いて説明する。図１３が縦断面図であり，そこにおけるＡ−Ａレベルの平面断面図が図１４である。図１３は，図１４におけるＣ−Ｃ位置の断面図である。図１３および図１４におけるＢ−Ｂ位置の断面図は，第１の形態における図１中の各部の番号を「１＊＊」から「２＊＊」に変更したものと同じである。図１４におけるＤ−Ｄ位置の断面図は，第１の形態における図３中の各部の番号を同様に変更したものと同じである。以下，本形態の説明において図１，図３に言及するときは，このように番号を読み替えるものとする。
【００３４】
本形態の絶縁ゲート型電界効果半導体装置における，第１の形態の絶縁ゲート型電界効果半導体装置との相違点は，コンタクト開口２０８の面内形状のみである。他のすべての部分は第１の形態の絶縁ゲート型電界効果半導体装置と共通である。よって，共通点については第１の形態の説明を引用し，相違点について説明することとする。
【００３５】
本形態の絶縁ゲート型電界効果半導体装置におけるコンタクト開口２０８は，図１４に示されるように，長方形を基本としつつ，中央部分（Ｄ−Ｄ位置）よりも両端の部分（Ｃ−Ｃ位置）において幅（図１４中上下方向）を広げた形状である。このような形状であることによっても，第１の形態の場合と同様に，スイッチオフ後における正孔電流の集中による弊害が少ないという利点がある。なぜなら，スイッチオフ後におけるｐフィールド領域２１１からエミッタ電極２０９への正孔電流は，コンタクト開口２０８の中でも両端の部分を通るからである。本形態ではその部分が広げられているので，局所的な電流密度のピーク値が，従来技術のものの場合より低いのである。
【００３６】
また，コンタクト開口２０８の面積は，従来技術の長方形のコンタクト開口９０８（図１９）と比較して，わずかしか大きくなっていない。幅が広げられているのが両端の部分だけだからである。このため，オン時において正孔がエミッタ電極１０９へ抜けすぎてしまうことがない。このためオン電圧が低い。
【００３７】
なお，本形態の絶縁ゲート型トランジスタでは，コンタクト開口２０８の形状を，図１５に示すように，四隅の角部を曲線で構成したものとしてもよい。これは，本形態の特徴と第１の形態の特徴とを併わせ有するものといえる。したがってより良好に，電流の集中が緩和される。むろん，第１の形態で述べたのと同様に，四隅の角部を鈍角と直線で構成したものとしてもよいし，四隅を単に丸めただけであってもよい。さらに，素子配列の終端の端部にのみこのような対策を施したものであってもある程度の効果が期待できる。
【００３８】
本形態の絶縁ゲート型トランジスタの製造プロセスは，ドライエッチングにより層間絶縁膜２０７を加工するときのマスクパターン（これによりコンタクト開口２０８の形状が定まる）のみ，第１の形態の絶縁ゲート型トランジスタの製造プロセスと異なる。これ以外は共通である。
【００３９】
［第３の形態］
第３の形態に係る絶縁ゲート型電界効果半導体装置の構造を，図１６，図１７を用いて説明する。図１６が平面断面図であり，そこにおけるＣ−Ｃ位置の縦断面図が図１７である。図１６は，図１７におけるＡ−Ａレベルの断面図である。図１６および図１７におけるＢ−Ｂ位置の断面図は，第１の形態における図１中の各部の番号を「１＊＊」から「３＊＊」に変更したものと同じである。図１６におけるＤ−Ｄ位置の断面図は，第１の形態における図３中の各部の番号を同様に変更したものと同じである。以下，本形態の説明において図１，図３に言及するときは，このように番号を読み替えるものとする。
【００４０】
本形態の絶縁ゲート型電界効果半導体装置における，第１の形態の絶縁ゲート型電界効果半導体装置との相違点は，コンタクト開口３０８の四隅の部分における半導体領域の不純物濃度にある。なおコンタクト開口３０８の形状自体は，従来のものと同じく長方形としている。他の部分は第１の形態の絶縁ゲート型電界効果半導体装置と共通である。よって，共通点については第１の形態の説明を引用し，相違点について説明することとする。
【００４１】
本形態の絶縁ゲート型電界効果半導体装置では，ｐ+ エミッタ領域３００の平面内形状が第１および第２の形態の場合と異なっている。具体的には，本形態のｐ+ エミッタ領域３００は，コンタクト開口３０８の四隅の部分には形成されていない。それらの部分では，ｐ+ エミッタ領域３００より低不純物濃度のｐフィールド領域３１１がエミッタ電極３０９に接している。このことによっても，第１および第２の形態の場合と同様に，スイッチオフ後における正孔電流の集中による弊害が少ないという利点がある。なぜなら，ｐフィールド領域３１１はｐ+ エミッタ領域３００と比較して不純物濃度が低いため高抵抗である。このため，スイッチオフ後におけるｐフィールド領域２１１からエミッタ電極２０９への正孔電流の一部は，高抵抗なｐフィールド領域３１１から直接にエミッタ電極３０９へ脱出するよりも，一旦低抵抗なｐ+ エミッタ領域３００へ出てそこからエミッタ電極３０９へ脱出しようとする。このため，コンタクト開口３０８の四隅の頂点における局所的な電流密度のピーク値が，従来技術のものの場合より低いのである。
【００４２】
また，コンタクト開口３０８の面積は，従来技術の長方形のコンタクト開口９０８（図１９）と変わりない。むしろ，その一部が高抵抗なｐフィールド領域３１１で占められていることにより，全抵抗はやや大きい。このため，オン時において正孔がエミッタ電極３０９へ抜けすぎてしまうことがない。このためオン電圧が低い。
【００４３】
なお，本形態の絶縁ゲート型トランジスタでは，コンタクト開口３０８の形状を，第１の形態で示したように四隅の角部を曲線で構成したものとしてもよい。これは，本形態の特徴と第１の形態の特徴とを併わせ有するものといえる。したがってより良好に，電流の集中が緩和される。むろん，第１の形態で述べたのと同様に，四隅の角部を鈍角と直線で構成したものとしてもよいし，四隅を単に丸めただけであってもよい。あるいは，コンタクト開口３０８の形状を，第２の形態で示したように両端部の幅を広げたものとしてもよい。これは，本形態の特徴と第２の形態の特徴とを併わせ有するものといえる。したがってより良好に，電流の集中が緩和される。むろん，本形態の特徴と第１の形態の特徴と第２の形態の特徴とのすべてを兼ね備えるようにしてもよい。また，素子配列の終端の端部にのみこのような対策を施したものであってもある程度の効果が期待できる。
【００４４】
本形態の絶縁ゲート型トランジスタの製造プロセスは，ドライエッチングにより層間絶縁膜３０７を加工するときのマスクパターン（これによりコンタクト開口２０８の形状が定まる），および，ｐ+ エミッタ領域３００の形成のためのイオン注入時のマスクパターンのみ，第１の形態の絶縁ゲート型トランジスタの製造プロセスと異なる。これ以外は共通である。
【００４５】
以上詳細に説明したように本実施の形態では，ｐフィールド領域によって仕切られ，エミッタ，ボディ，コレクタを有し，ゲート電極への印加電圧によりエミッタ−コレクタ間の導通をコントロールする絶縁ゲート型トランジスタにおいて，次の（１）〜（３）の少なくとも１つの特徴を備えている。（１）エミッタとエミッタ電極とが接触するコンタクト開口の形状を，四隅の角部を曲線で構成した形状としている。これにより，直角状の頂点を排除している。（２）または，コンタクト開口の形状を，長方形を基本としつつ中央部分よりも両端の部分において幅を広げた形状としている。（３）あるいは，コンタクト開口の四隅における半導体領域の不純物濃度を，四隅以外の部分における不純物濃度より下げている。
【００４６】
これにより，オン時にオン電圧を上昇させることなく，スイッチオフ後におけるフィールド領域からエミッタ電極への正孔電流の局所的な集中を緩和させている。特に，素子配列の終端においてその意義が大きい。こうして，低いオン電圧と，スイッチオフ後における過度な発熱の防止との両立を実現している。
【００４７】
なお，本実施の形態は単なる例示にすぎず，本発明を何ら限定するものではない。したがって本発明は当然に，その要旨を逸脱しない範囲内で種々の改良，変形が可能である。例えば，コンタクト開口１０８（以下，第１の形態における番号で表記するが他の形態でも同様）の中央部分におけるｎ+ エミッタ領域１０４およびｐ+ エミッタ領域１００の具体的配置は，図２等に示したとおりでなくてもよい。ゲート電極１０６に平行あるいは垂直なストライプ型，梯子型，ドット型等のいずれでもよい。また，ゲート電極１０６の平面形状は，長尺状に限らず，多角形，円形，楕円形などでもよい。これに併せてコンタクト開口１０８をストライプ状でなくドット状としてもよい。また，ゲート電極１０６の構造についても，トレンチ型の他，プレーナ型，コンケーブ型も考えられる。また，ゲート電極１０６の材質は，ｎ型半導体に限らず，ｐ型半導体あるいは金属であってもよい。
【００４８】
また，半導体基板の内部構造についても種々の変形が考えられる。例えば，ｎドリフト領域１０２における不純物濃度は，均一である必要はない。さらには，ｎドリフト領域１０２とｐ+コレクタ領域１０１との間に高濃度のｎ+バッファ領域を設けたパンチスルー型としてもよい。また，ｎドリフト領域１０２もしくはｎ+ バッファ領域を部分的にコレクタ電極１１０と短絡させたコレクタショート型としてもよい。また，半導体素子の種類は，絶縁ゲート型トランジスタでなくてもよい。ＭＯＳコントロールサイリスタあるいはダイオードであってもよい。
【００４９】
また，各半導体領域の導電型（ｐ型とｎ型）を入れ替えたものであってもよい。半導体自体，シリコン以外のもの（ＳｉＣ，ＧａＮ，ＧａＡｓ等）であってもよい。また，絶縁膜（ゲート絶縁膜１０５，層間絶縁膜１０７）は，酸化膜に限らず窒化膜や複合膜等であってもよい。
【００５０】
【発明の効果】
以上の説明から明らかなように本発明によれば，オン電圧を高くすることなく，スイッチオフ後におけるコンタクト開口の角部への電流集中を緩和した半導体装置が提供されている。これにより，スイッチオフ後における局部発熱を抑制し，大電流でも安定して動作できるようにしている。
【図面の簡単な説明】
【図１】第１の形態に係る絶縁ゲート型電界効果半導体装置の構造を示す断面図（図２中Ｂ−Ｂ）である。
【図２】第１の形態に係る絶縁ゲート型電界効果半導体装置の構造を示す断面図（図１中Ａ−Ａ）である。
【図３】第１の形態に係る絶縁ゲート型電界効果半導体装置の構造を示す断面図（図１中Ｄ−Ｄ）である。
【図４】第１の形態に係る絶縁ゲート型電界効果半導体装置の構造を示す断面図（図１中Ｃ−Ｃ）である。
【図５】第１の形態に係る絶縁ゲート型電界効果半導体装置のスイッチオフ後における正孔電流の分布を概念的に示す図である。
【図６】第１の形態におけるコンタクト開口の平面形状のバリエーションを示す図である。
【図７】第１の形態において素子配列の終端の角部のみに対策を施したバリエーションを示す図である。
【図８】第１の形態に係る絶縁ゲート型電界効果半導体装置の製造プロセスを示す断面図（その１，Ｂ−Ｂ断面）である。
【図９】第１の形態に係る絶縁ゲート型電界効果半導体装置の製造プロセスを示す断面図（その２，Ｂ−Ｂ断面）である。
【図１０】第１の形態に係る絶縁ゲート型電界効果半導体装置の製造プロセスを示す断面図（その３，Ｃ−Ｃ断面）である。
【図１１】第１の形態に係る絶縁ゲート型電界効果半導体装置の製造プロセスを示す断面図（その４，Ｃ−Ｃ断面）である。
【図１２】第１の形態に係る絶縁ゲート型電界効果半導体装置の製造プロセスを示す断面図（その５，Ｂ−Ｂ断面）である。
【図１３】第２の形態に係る絶縁ゲート型電界効果半導体装置の構造を示す断面図（図１４中Ｃ−Ｃ）である。
【図１４】第２の形態に係る絶縁ゲート型電界効果半導体装置の構造を示す断面図（図１３中Ａ−Ａ）である。
【図１５】第２の形態におけるコンタクト開口の平面形状のバリエーションを示す図である。
【図１６】第３の形態に係る絶縁ゲート型電界効果半導体装置の構造を示す断面図（図１７中Ａ−Ａ）である。
【図１７】第３の形態に係る絶縁ゲート型電界効果半導体装置の構造を示す断面図（図１６中Ｃ−Ｃ）である。
【図１８】従来の絶縁ゲート型電界効果半導体装置の構造を示すＢ−Ｂ断面図である。
【図１９】従来の絶縁ゲート型電界効果半導体装置の構造を示すＡ−Ａ断面図である。
【図２０】従来の絶縁ゲート型電界効果半導体装置の構造を示すＣ−Ｃ断面図である。
【図２１】従来の絶縁ゲート型電界効果半導体装置のスイッチオフ後における正孔電流の分布を概念的に示す図（その１，Ｂ−Ｂ断面）である。
【図２２】従来の絶縁ゲート型電界効果半導体装置のスイッチオフ後における正孔電流の分布を概念的に示す図（その２，Ａ−Ａ断面）である。
【図２３】従来の絶縁ゲート型電界効果半導体装置のスイッチオフ後における正孔電流の分布を概念的に示す図（その３，終端部におけるＢ−Ｂ断面）である。
【符号の説明】
１００，２００，３００  ｐ+エミッタ領域（能動素子の一部）
１０１，２０１，３０１  ｐ+コレクタ領域（能動素子の一部）
１０２，２０２，３０２  ｎドリフト領域（能動素子の一部）
１０３，２０３，３０３  ｐボディ領域（能動素子の一部）
１０４，２０４，３０４  ｎ+エミッタ領域（能動素子の一部）
１０６，２０６，３０６  ゲート電極
１０８，２０８，３０８  コンタクト開口
１０９，２０９，３０９  エミッタ電極（コンタクト電極）
１１１，２１１，３１１  ｐフィールド領域
【図１】
0004082295.tif 000002
【図２】
0004082295.tif 000003
【図３】
0004082295.tif 000004
【図４】
0004082295.tif 000005
【図５】
0004082295.tif 000006
【図６】
0004082295.tif 000007
【図７】
0004082295.tif 000008
【図８】
0004082295.tif 000009
【図９】
0004082295.tif 000010
【図１０】
0004082295.tif 000011
【図１１】
0004082295.tif 000012
【図１２】
0004082295.tif 000013
【図１３】
0004082295.tif 000014
【図１４】
0004082295.tif 000015
【図１５】
0004082295.tif 000016
【図１６】
0004082295.tif 000017
【図１７】
0004082295.tif 000018
【図１８】
0004082295.tif 000019
【図１９】
0004082295.tif 000020
【図２０】
0004082295.tif 000021
【図２１】
0004082295.tif 000022
【図２２】
0004082295.tif 000023
【図２３】
0004082295.tif 000024