(57)【特許請求の範囲】
【請求項１】
コイルおよび当該コイルに並列に接続されたコンデンサで構成され、外部から供給される交番磁界によって駆動される同調回路と、
前記同調回路の両端間の電圧を整流する整流回路と、
前記整流回路に接続され、前記整流回路からの電流によってチャージされるコンデンサと、
前記コンデンサと前記整流回路との接続を制御するスイッチ手段と、
前記スイッチ手段と並列に接続されたダイオードと、
前記コンデンサに蓄積された電力によって駆動される内部回路とを備え、
前記スイッチ手段を前記内部回路内の変調回路の出力によって制御することを特徴とするデータ送受信装置。
【請求項２】
コイルとおよび当該コイルに並列に接続されたコンデンサで構成され、外部から供給される交番磁界によって駆動される同調回路と、
前記同調回路の両端間の電圧を整流する整流回路と、
前記整流回路に接続され、前記整流回路からの電流によってチャージされるコンデンサと、
前記コンデンサに蓄積された電力よって駆動される内部回路とを備え、
前記内部回路内の変調回路の出力に応じて前記同調回路の負荷を変動させてデータ送信を行うデータ送受信装置において、
前記コンデンサと前記整流回路との接続を制御するスイッチ手段と、前記スイッチ手段と並列に接続されたダイオードとを設け、
前記変調回路によって変調をかけるときには前記スイッチ手段を所定タイミング毎にオン／オフさせることを特徴とするデータ送受信装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、データキャリアやトランスポンダと呼ばれるデータ送受信装置に関し、特に、電磁結合によって外部から動作電力が供給される非接触式のデータキャリアシステムに用いて好適なものである。
【０００２】
【従来の技術】
従来のデータキャリアは、親機より交番磁界を発生し、子機がこれに内蔵したコイルで上記交番磁界を受けて、誘導した電圧をもとに動作電力を得て動作電源としている。このとき親機は、上記交番磁界に変調をかけてコマンドやデータを送っており、子機は、上記交番磁界の変調を復調してコマンドやデータを受け取っている。
【０００３】
さらに、子機は、内蔵したコイルの負荷を信号周期で変調することにより、内蔵したコイルの両端の電圧波形に振幅変調をかけることでサイドバンド信号を発生させる。そして、そのサイドバンド信号の有無や、サイドバンド信号に位相変調をかけることで親機に信号を送っている。
【０００４】
【発明が解決しようとする課題】
従来のデータキャリアにおいて、親機と子機との通信距離を伸ばすには、子機の動作に必要な交番駆動磁界の強さを弱くし（すなわち、子機での電力消費を抑え）、かつ親機に強く返事を返さないといけない。しかしながら、従来のロードＳＷ回路では、子機から強く返事を返そうとすると消費電力が大きくなり、そのため子機の動作に必要な磁界が強くなってしまうという問題があった。
【０００５】
図１１に従来のデータキャリアの回路構成例を示す。図１１（ａ）は半波整流の例を示し、図１１（ｂ）は両波整流の例を示している。図１１において、４は整流用ダイオードを示している。図１１（ａ）および（ｂ）の何れも、ロードＳＷ回路３は、負荷抵抗３２とスイッチングトランジスタ３３とで構成されており、ＳＷ電流が直接リップルフィルタコンデンサＣ1 に流れてしまってコイルＬ1 の両端の電圧を有効に変調出来なくなるのを避けるために、独立した整流ダイオード３１を介してコイルＬ1 に接続されている。
【０００６】
子機から親機に強く返事をするべく親機からの交番磁界に変調を強くかけるためには、ロードＳＷ回路３によるＳＷ電流を大きくする必要があるので、子機での消費電力が大きくなるという問題があった。このため、ＳＷ電流は内部の消費電流の２５％程度のレベルが選ばれることが多かった。
【０００７】
また、別の手段として、子機に内蔵したコンデンサに電荷をチャージしておき、このコンデンサに蓄積されたエネルギーを利用して返事の信号を返す方法もとられていた。ただし、この方法ではコンデンサに蓄積される電荷は有限であるため、一度に長いデータは伝送できない。そのため、データを分割して送る等の手段をとる必要があるので、データ伝送に長い時間がかかる問題があった。
【０００８】
また、強く信号を返せばその分一回に伝送できるデータは少なくなっていた。さらに、大きな容量のコンデンサを用いると充電に時間がかかり、やはり時間がかかっていた。このため、この方法は用途が限定されていた（例えば、A Low-Power Transponder IC for High-Performance Identifcation System IEEE JOURNAL OF SOLID-STATE VOL30 NO.3,MARCH 1995）。
【０００９】
本発明は、このような問題を解決するために成されたものであり、子機において、内蔵したコイルの負荷を信号周期で変調する際に消費電力の平均値を増やさないようにすることで、親機から離れた位置で与えられる駆動磁界が弱くても動作させることができるようにし、さらに、子機で受け取り使用できる電力の全てを返事の信号発生に利用することで強い信号を返すことができるようにすることを目的とする。
また、本発明の他の目的は、データキャリアにおける通信可能距離を伸ばすことにある。
【００１０】
【課題を解決するための手段】
本発明のデータ送受信装置は、コイルおよび当該コイルに並列に接続されたコンデンサで構成され、外部から供給される交番磁界によって駆動される同調回路と、前記同調回路の両端間の電圧を整流する整流回路と、前記整流回路に接続され、前記整流回路からの電流によってチャージされるコンデンサと、前記コンデンサと前記整流回路との接続を制御するスイッチ手段と、前記スイッチ手段と並列に接続されたダイオードと、前記コンデンサに蓄積された電力によって駆動される内部回路とを備え、前記スイッチ手段を前記内部回路内の変調回路の出力によって制御することを特徴とする。
【００１１】
また別の視点からの本発明のデータ送受信装置は、コイルとおよびコイルに並列に接続されたコンデンサで構成され、外部から供給される交番磁界によって駆動される同調回路と、前記同調回路の両端間の電圧を整流する整流回路と、前記整流回路に接続され、前記整流回路からの電流によってチャージされるコンデンサと、前記コンデンサに蓄積された電力よって駆動される内部回路とを備え、前記内部回路内の変調回路の出力に応じて前記同調回路の負荷を変動させてデータ送信を行うデータ送受信装置において、前記コンデンサと前記整流回路との接続を制御するスイッチ手段と、前記スイッチ手段と並列に接続されたダイオードとを設け、前記変調回路によって変調をかけるときには前記スイッチ手段を所定タイミング毎にオン／オフさせることを特徴とする。
【００１３】
【発明の実施の形態】
以下、本発明の第１の実施形態を図面を用いて説明する。図１は、第１の実施形態によるデータキャリアの概略構成図である。
図１において、図示しない質問機や親機と対向するコイルＬ1 に同調コンデンサＣD が接続され、同調回路１が形成されている。この同調回路１は、その同調周波数が親機の交番磁界の送信周波数に同調するように予めコイルＬ1 のインダクタンスおよびコンデンサＣD の容量が決定される。
【００１４】
この同調回路１で受信した親機からの交番磁界によって生成される電流は、ダイオードＤ1 によって整流され、リップルフィルタコンデンサＣ1 にチャージされる。不図示のメモリ、復調回路、変調回路等を含む内部回路２の電力は、このリップルフィルタコンデンサＣ1 にチャージされた電力で賄われる。
【００１５】
内部回路２から親機に対して信号を送信するときには、スイッチＳ1 を変調信号に応じてオンオフ制御することにより、同調回路１の負荷を変動させる。すると、コイルＬ1 の両端の電圧に振幅変調がかかり、サイドバンド信号が発生することになる。親機は、例えば、このサイドバンド信号の有無を検出することでデータキャリアからの送信データを復調することができる。
【００１６】
ここで、図１１に示した従来のデータキャリアとの大きな違いは、図１１における同調回路１と並列に接続された変調用トランジスタ３３が無いことである。スイッチＳ1 は、無変調期間（親機からのデータ受信時）においてはオンしており、従来と同じように同調回路１とリップルフィルタコンデンサＣ1 とを結んでいる。したがって、リップルフィルタコンデンサＣ1 は、内部回路２で消費された電力によって両端の電圧が低下すると、同調回路１からの電流でチャージされ、電圧を一定に保つように動作する。
【００１７】
一方、スイッチＳ1 は、変調期間（親機へのデータ送信時）においては内部回路２からの変調信号に応じてオンオフする。これにより同調回路１から見た負荷は、図８（ｂ）に示すように変化する。すなわち、オンオフの１周期の前半部ＴａではスイッチＳ1 はオフし、同調回路１と内部回路２とが切り離されるため、同調回路１から見た負荷はゼロとなる。また、オンオフの１周期の後半部ＴｂではスイッチＳ1 はオンし、同調回路１と内部回路２とが接続される。そのため、同調回路１から見た負荷は、変調をかけないときの負荷Ｒ1 の約２倍の値Ｒ2 となる。
【００１８】
これは、内部回路２で期間Ｔａ中に消費される電力分と、期間Ｔｂで消費する電力分とを期間Ｔｂ中にリップルフィルタコンデンサＣ1 に供給する必要があるからである。言い換えれば、スイッチＳ1 がオンした瞬間には、同調回路１からリップルフィルタコンデンサＣ1 に電力が供給されない期間Ｔａ中に内部回路２で消費された電力分だけリップルフィルタコンデンサＣ1 の電圧が低下している。よって、この電圧低下分だけ、本来は期間Ｔｂ中に供給する電力分の負荷よりも余計に同調回路１に負荷がかかることになるからである。
【００１９】
図８（ａ）に示すように、図１１に示したような従来のデータキャリアでは、変調時に変化する負荷の変動幅は、図示しないスイッチがオンした状態から変調用負荷回路３で消費する電力分のＷ1 で示す分だけであった。これに対して、本実施形態によれば、期間Ｔａ中に内部回路２で消費された電力分も含めた変動幅Ｗ2 ＝Ｒ2 となり、変動幅が大きくなる。
【００２０】
このように同調コイルＬ1 の負荷を大きく変化させることは、発生するサイドバンド信号を大きくすることになる。サイドバンド信号が大きくなれば、親機はより復調を行いやすくなる。したがって、同じ負荷変動幅で比較した場合には、子機と親機との距離をより離した状態で通信が行えることになる。
【００２１】
次に、本発明の第２の実施形態を図面を用いて説明する。図２は、第２の実施形態によるデータキャリアの概略構成図である。
図２において、図１に示した第１の実施形態のデータキャリアと異なるのは、スイッチＳ1 にダイオードＤ2 が並列に接続され、同調回路１の電圧とリップルフィルタコンデンサＣ1 の電圧との電位差がダイオードＤ2 の閾値電圧以上のときには、同調回路１からの電力が自動的にリップルフィルタコンデンサＣ1 に供給される点にある。
【００２２】
データキャリアが親機との通信可能距離の範囲内に最初に入ったときは、内部回路２のリセット解除を行うための電力を内部回路２に供給することが必要になる。ところが、図１の回路の場合は、スイッチＳ1 によって内部回路２が同調回路１と完全に分離されている。そのため、同調回路１の電圧上昇を検知して内部回路２を立ち上げる（リセット解除をする）信号を発生する検知回路を、同調回路１と内部回路２との間に別途接続する必要がある。もしくは、デフォルト状態では常にスイッチＳ1 がオンとなっているように回路を構成する必要がある。
【００２３】
しかし、図２のように構成すれば、ダイオードＤ2 がこの検知回路の役目を果たすことができる。すなわち、データキャリアが親機との通信可能距離の範囲内に最初に入ったときに、初期状態ではリップルフィルタコンデンサＣ1 には十分な電荷が蓄積されていないので、ダイオードＤ2 の両端には閾値電圧を越える電圧が印加され、ダイオードＤ2 がオンする。その後、内部回路２内に設けられた電圧検出回路（ツェナーダイオード等）によって、リップルフィルタコンデンサＣ1 から供給される電圧が動作するのに十分な電圧になったことを検出した場合に、リセットを解除すればよい。
【００２４】
以下に、図２に示した回路の詳細な動作を説明する。スイッチＳ1 は、無変調期間においてはオンしており、従来と同じように同調回路１とリップルフィルタコンデンサＣ1 とを結んでいる。一方、スイッチＳ1 は、変調期間においては内部回路２からの変調信号に応じてオンオフする。このとき、スイッチＳ1 がオフしても、リップルフィルタコンデンサＣ1 の電圧と同調回路１の出力電圧との差がダイオードＤ2 の閾値電圧を越えない場合には、ダイオードＤ2 がオンすることはない。
【００２５】
スイッチＳ1 がオフする直前は、スイッチＳ1 によってリップルフィルタコンデンサＣ1 と同調回路１とが接続されている。よって、スイッチＳ1 がオフした直後のリップルフィルタコンデンサＣ1 の電圧は、ほぼ同調回路１の電圧と等しい。したがって、ダイオードＤ2 はオフしたままである。そのため、同調回路１はリップルフィルタコンデンサＣ1 から切り離された状態となり、図１の第１の実施形態と同じように無負荷（もしくは極めて小さい負荷）状態になる。
【００２６】
変調期間中には、スイッチＳ1 は、短い期間（Ｔａ）後には再びオンして同調回路１とリップルフィルタコンデンサＣ1 とを直接接続する。リップルフィルタコンデンサＣ1 は、スイッチＳ1 がオンの期間Ｔｂでまた充電される。
【００２７】
これにより、期間Ｔａ中に内部回路２内で消費される電力によるリップルフィルタコンデンサＣ1 の電圧低下がダイオードＤ2 の閾値を越えないようにダイオードＤ2 の閾値（オン抵抗）を最適に設定することにより、変調期間においてダイオードＤ2 が導通することが無いようにすることができる。そうすることにより、変調期間において第１の実施形態と同等の動作をさせ、かつ初期時のリセット解除が容易に行えるデータキャリアを得ることができる。
【００２８】
なお、図２の例ではダイオードＤ2 を１個接続した構成を示したが、所望の閾値電圧を設定するためには複数のダイオードを直列に接続すれば良い。この場合の閾値電圧、すなわち、同調回路１とリップルフィルタコンデンサＣ1 との電圧差が何ボルトになったときにダイオードＤ2 が導通して同調回路１からリップルフィルタコンデンサＣ1 への充電を行うかを決定する電圧差は、直列に接続したダイオードの各閾値電圧の和になる。
【００２９】
また、図８の説明では、同調コイルＬ1 の負荷を模式的に示したが、実際の同調コイルＬ1 の出力電圧の変化を図９および図１０に示して、本実施形態の効果を以下に説明する。
【００３０】
図９は、従来のデータキャリアにおいて両波整流回路を使用した場合（図９（ａ）にその構成を示す）の負荷電流の変化を示し、図９（ｂ）は無変調期間Ｔａ中の波形、図９（ｃ）は変調期間Ｔｂ中の波形を示している。図９（ｃ）に示す変調期間Ｔｂ中の波形において、スイッチＳ2 がオンした期間はパルスに正弦波が重畳されていることが分かる。
【００３１】
また、図１０（ｂ）は、本発明を適用した図１０（ａ）に示す回路での無変調期間Ｔａ中の波形、図１０（ｃ）は変調期間Ｔｂ中の波形を示している。本発明を適用した図１０（ａ）に示す回路では、無変調期間Ｔａ中のパルスは従来と同様であるが、変調期間Ｔｂ中においては、スイッチＳ1 がオフの期間は極めて低く抑えられ、オンの期間には高いピーク値を持つパルスが得られていることが分かる。
【００３２】
これにより、内蔵した同調コイルＬ1 の負荷を信号周期で変調する際に、スイッチＳ1 がオンの期間とオフの期間との消費電力の平均値を増やさないようにすることができ、親機から離れた位置で、与えられる駆動磁界が弱くてもデータキャリアを動作させることができる。さらに、子機で受け取った電力の全てを、スイッチＳ1 がオンの期間とオフの期間とで応答信号の発生に利用することができ、親機に対して返事を強く返すこともできるので、通信可能距離を伸ばすことができる。
【００３３】
次に、この第２の実施形態のデータキャリアの変形例を図３に示す。この変形例は、図２の回路をＩＣで構成するのに適した回路であり、図２のダイオードＤ2 とスイッチＳ1 とをｐチャネルＭＯＳトランジスタＱ2 とインバータゲート回路ＩＮＶ1 とで構成したものである。
【００３４】
ｐチャネルＭＯＳトランジスタＱ2 は、非変調期間中には常にオンするように動作し、変調期間中には内部回路２から出力される変調信号に応じてオンオフ動作するようにする。ｐチャネルＭＯＳトランジスタＱ2 は、オン状態ではゲートとドレイン側（インバータゲート回路ＩＮＶ1 の電源側）にプルアップされた状態となり、等価的にダイオードＤ2 と等しくなる。
【００３５】
さらに、整流回路をＩＣ化するのに適した構成例を、図４〜図７に示す。この整流回路の構成は、同出願人の先願（特願平１０−５１５３５号）に記載された整流回路を使用したものである。すなわち、整流素子としてのトランジスタに着目した場合に、そのソースが出力端子に接続されていることでソース電位が基準電位（Ｐウェル電位）より高くなり、バックバイアス効果が生じてトランジスタのしきい値電圧が上昇し、整流効率が悪化してしまうという問題を解決した整流素子用のトランジスタを本発明に適用したものである。また、このトランジスタを用いることで、リーク分の電圧降下が生じて出力電圧が低下し、結果として整流効率が悪くなってしまうという問題も解決できる。
【００３６】
図４に示すように、整流素子である第１のｐチャネルＭＯＳトランジスタＴｒ１は、そのソースが入力端子Ｐ１に、ドレインおよびゲートが出力端子Ｏ１に夫々接続されている。出力端子Ｏ１には、平滑コンデンサＣが接続されている。
【００３７】
また、第１のｐチャネルＭＯＳトランジスタＴｒ１へのバックバイアス電圧供給用の第２のｐチャネルＭＯＳトランジスタＴｒ２は、そのソースが入力端子Ｐ１に接続され、ゲートが出力端子Ｏ１に接続されている。また、同じく第１のｐチャネルＭＯＳトランジスタＴｒ１へのバックバイアス電圧供給用の第３のｐチャネルＭＯＳトランジスタＴｒ３は、そのソースが出力端子Ｏ１に接続され、ゲートが入力端子Ｐ１に接続されている。また、両者のドレインは共通に接続され、上記第１のｐチャネルＭＯＳトランジスタＴｒ１の基板へ接続されている。
【００３８】
図５に示すように、ｐ型のシリコン基板に設けられたＮウェルに第１〜第３のＭＯＳトランジスタＴｒ１〜Ｔｒ３のソースおよびドレインであるｐ+ 層とバックバイアス供給用のｎ+ 層が形成されている。第１のＭＯＳトランジスタＴｒ１のドレインと第３のＭＯＳトランジスタＴｒ３のソース、および、第１および第２のＭＯＳトランジスタＴｒ１、Ｔｒ２のソースは夫々共通のｐ+ 層を使用しているため、３つのＭＯＳトランジスタに対してｐ+ 層は４つ形成すればよい。
【００３９】
また、第２および第３のＭＯＳトランジスタＴｒ２、Ｔｒ３のドレインであるｐ+ 層と、これに隣接するバックバイアス供給用のｎ+ 層とは配線で共通に接続されている。また、基板上には第１〜第３のＭＯＳトランジスタＴｒ１〜Ｔｒ３のゲートが形成されている。
【００４０】
また、第１〜第３のＭＯＳトランジスタＴｒ１〜Ｔｒ３のソースおよびドレイン（ｐ+ 層）とＮウェルとの間に夫々生じるｐｎ接合ダイオード（寄生ダイオード）を、図４および図５において、夫々ＤP１、ＤP２、ＤP３、ＤP４と示す。なお、図５において、出力端子Ｏ１に接続されるべき平滑コンデンサＣは、図示を省略している。ＤP１、ＤP２、ＤP３、ＤP４の矢印の先はＮウエルに接続されている。
【００４１】
本実施形態における整流回路では、入力端子Ｐ１の電位が出力端子Ｏ１の電位より高い場合、第１のＭＯＳトランジスタＴｒ１と第２のＭＯＳトランジスタＴｒ２とがオンし、Ｎウェルの電位を第１のＭＯＳトランジスタＴｒ１のソース電位と等しく保つ。このため、バックバイアス効果によるしきい値電圧の上昇および寄生ダイオードＤP１でのリーク電流の発生を防止でき、整流効率を損なわずに高い出力電圧が得られる。
【００４２】
一方、入力端子Ｐ１の電位が出力端子Ｏ１の電位より低い場合、第１のＭＯＳトランジスタＴｒ１がオフする。このとき、第３のＭＯＳトランジスタＴｒ３がオンし、Ｎウェルの電位を第１のＭＯＳトランジスタＴｒ１のドレイン電位と等しく保つ。このため、寄生ダイオードＤP２でのリーク電流の発生を防止でき、整流効率を損なわずに高い出力電圧が得られる。
【００４３】
なお、第２および第３のＭＯＳトランジスタＴｒ２、Ｔｒ３のドレイン電位は常にＮウェル電位と等しいため、寄生ダイオードＤP３およびＤP４からのリークがないことは明らかである。
【００４４】
要するに、本実施形態では、ソースが入力端子Ｐ１に接続され、ゲートが出力端子Ｏ１に接続された第２のｐチャネルＭＯＳトランジスタＴｒ２と、ソースが出力端子Ｏ１に接続され、ゲートが入力端子Ｐ１に接続された第３のｐチャネルＭＯＳトランジスタＴｒ３とを設け、両者のドレインを第１のｐチャネルＭＯＳトランジスタＴｒ１のＮウェルへ接続することで、この第２、第３のＭＯＳトランジスタＴｒ２、Ｔｒ３のうち、そのゲートが入力端子Ｐ１および出力端子Ｏ１のうち電位の低い方と接続されているトランジスタのみが動作して、Ｎウェルの電位を常にソースおよびドレインの電位以上に保つことができる。
【００４５】
これにより、第１のＭＯＳトランジスタＴｒ１のしきい値電圧の上昇を防止するとともに、各ＭＯＳトランジスタＴｒ１〜Ｔｒ３の寄生ダイオードＤP１、ＤP２、ＤP３、ＤP４によるリーク電流を防止し、出力電圧の低下を防ぐことができるため、整流効率が向上される。
【００４６】
なお、従来に比べ、整流素子に第２、第３のＭＯＳトランジスタＴｒ２、Ｔｒ３が追加されることで整流回路に必要な面積は増加する。しかし、第２、第３のＭＯＳトランジスタＴｒ２、Ｔｒ３の駆動能力は低くてよいので、これらの面積は第１のＭＯＳトランジスタＴｒ１に比べて小さくすることが可能である。また、第１〜第３のＭＯＳトランジスタＴｒ１〜Ｔｒ３は、Ｎウェルやソース、ドレインを共有できるため、大幅な工程の増加もなく、本実施形態データキャリアにおけるの整流回路の製造が可能である。
【００４７】
図６は、図４に示したトランジスタを、図３の整流ダイオードＤ1 、ｐチャネルＭＯＳトランジスタＱ2 、インバータゲート回路ＩＮＶ1 に適用した回路を示し、図７は、図４に示したトランジスタを、図３の回路を両波整流回路に変形した回路において整流ダイオードＤ1 、ｐチャネルＭＯＳトランジスタＱ2 、インバータゲート回路ＩＮＶ1 に適用した回路を示している。
【００４８】
【発明の効果】
以上説明したように本発明によれば、子機において、内蔵したコイルの負荷を信号周期で変調する際に消費電力の平均値を増やさないようにすることができ、親機から離れた位置で駆動磁界が弱くても動作させることができる。さらに、子機で受け取った電力の全てを応答信号の発生に利用することができ、通信可能距離を伸ばすことができる。
また、初期時のリセット解除を容易に行えるデータ送受信装置を得ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態によるデータキャリアの構成を示す図である。
【図２】本発明の第２の実施形態によるデータキャリアの構成を示す図である。
【図３】本発明の第２の実施形態によるデータキャリアの変形例を示す図である。
【図４】本発明を適用するのに適したトランジスタ構造の構成を示す回路図である。
【図５】本発明を適用するのに適したトランジスタ構造の構成を示す断面図である。
【図６】図４に示したトランジスタを用いたデータキャリアの構成例を示す回路図である。
【図７】図４に示したトランジスタを用いたデータキャリアの構成例を示す回路図である。
【図８】本発明によるデータキャリアの動作を説明するための図であり、同調コイルの負荷状態の説明図である。
【図９】従来例によるデータキャリアの実際の動作を説明するための図であり、同調コイルの出力電圧の変化を示す説明図である。
【図１０】本発明によるデータキャリアの実際の動作を説明するための図であり、同調コイルの出力電圧の変化を示す説明図である。
【図１１】従来のデータキャリアの構成を示す回路図であり、（ａ）は半波整流回路を用いた例、（ｂ）は両波整流回路を用いた例を示す図である。
【符号の説明】
１  同調回路
２  内部回路
Ｄ1 整流ダイオード
Ｄ2 ダイオード
Ｌ1 同調コイル
ＣD 同調コンデンサ
Ｃ1 リップルフィルタコンデンサ
Ｓ1 スイッチ
Ｑ2 トランジスタ
ＩＮＶ1 インバータ
【図１】
0004067658.tif 000002
【図２】
0004067658.tif 000003
【図３】
0004067658.tif 000004
【図４】
0004067658.tif 000005
【図５】
0004067658.tif 000006
【図６】
0004067658.tif 000007
【図７】
0004067658.tif 000008
【図８】
0004067658.tif 000009
【図９】
0004067658.tif 000010
【図１０】
0004067658.tif 000011
【図１１】
0004067658.tif 000012