(57)【特許請求の範囲】
【請求項１】
ＩｎＰ基板上に第１の下側光ガイド層、活性層および第１の上側光ガイド層を有する第１の光導波路層と、第１の上側クラッド層とを順次形成して半導体光素子領域とし、
（ａ）前記第１の上側クラッド層上に第１の半導体光素子領域とする領域に対応する形状の誘電体パターンマスクを形成する工程と、
（ｂ）前記誘電体パターンマスクをマスクとして、前記半導体光素子領域における前記第１の上側クラッド層、前記第１の上側光ガイド層および前記活性層と、前記下側光ガイド層の一部とをドライエッチングにより除去する工程と、
（ｃ）前記誘電体パターンマスクをマスクとして、前記ＩｎＰ基板に対して前記下側光ガイド層をウエットエッチング溶液により選択的に除去することにより、前記誘電体パターンマスク端において前記第１の光導波路層をサイドエッチングすると共に、残った前記下側光ガイド層を前記ウエットエッチング溶液により除去する工程とを有し、
（ｄ）前記（ｃ）の工程でその一部が露出した前記ＩｎＰ基板上に第２の光導波路層と、第２の上側クラッド層とを順次形成して第２の半導体光素子領域とすると同時に、前記第１の光導波路層と前記第２の光導波路層とをバットジョイント接続するものであり、
前記ドライエッチング後に残される前記第１の光導波路層の厚さは２０ｎｍ〜１００ｎｍであり、
前記サイドエッチング量は前記第１の光導波路層の横方向に１００ｎｍ〜５００ｎｍであり、
前記第１の上側クラッド層の厚さは２０ｎｍ以上５００ｎｍ以下であることを特徴とする半導体光集積素子の製造方法。
【請求項２】
前記第１の半導体光素子領域はレーザ部であり、前記第２の半導体光素子領域は変調器部であることを特徴とする請求項１記載の半導体光集積素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体光集積素子の製造方法に係り、特に光伝送装置などに用いられる半導体レーザ、光変調器、光増幅器、光検出器、ビームスポット拡大器、光導波路などの半導体光素子をバットジョイント接続により集積した半導体光集積素子およびその製造方法に関するものである。
【０００２】
【従来の技術】
光伝送装置の光送受信モジュールでは、電気信号を光に変換して光ファイバに結合させるため、光源である半導体レーザ、レーザ光に信号を変調する光変調器、レーザ光を増幅するための光増幅器、光ファイバとの結合損失を改善するためのビームスポット拡大器などの半導体光素子が集積されている。
【０００３】
これらの半導体光素子は、個別に作製してハイブリッドに実装することも可能であるが、素子間の結合損失の低減やモジュール実装コスト低減の観点から、同一基板上にモノリシックに集積化することが望ましい。
【０００４】
このための光素子集積化方法として、光部品の光導波路層どうしを付き合わせ結合（バットジョイント結合）させる方法がある。ここで、光導波路層とは、各半導体光素子を構成する上下のクラッド層に挟まれた層の総称であり、例えば半導体レーザでは、多重量子井戸（ＭＱＷ）活性層と上下の光ガイド層の全てを含むものとする。
【０００５】
従来のバットジョイント結合による半導体光集積素子に関する技術としては、例えば特開平７−２６３６５５に「光集積回路およびその製造方法」が報告されている。この方法では、バットジョイント結合による分布帰還形（ＤＦＢ）半導体レーザと電界吸収型光変調器の集積方法の一例が示されている。
【０００６】
図４を用いて上記従来例における集積化の概略を説明する。図４は、ＩｎＰ基板上にＩｎＧａＡｓＰ系ＭＱＷからなるＤＦＢレーザと光変調器を集積化した素子の構造および製造方法を説明するための導波方向に沿った断面図である。
【０００７】
まず、部分的に回折格子を形成したｎ型ＩｎＰ基板１１上に、ＩｎＧａＡｓＰ下側光ガイド層１２、ＭＱＷ活性層１３、ＩｎＧａＡｓＰ上側光ガイド層１４、ｐ型ＩｎＰクラッド層１５からなる半導体レーザ多層構造を順次形成する（同図ａ）。次に、レーザとなる領域に誘電体マスクパターン１６を形成し、このマスク以外の領域のｐ型ＩｎＰクラッド層１５、ＩｎＧａＡｓＰ上側光ガイド層１４、ＭＱＷ活性層１３をドライエッチングにより除去し、ＩｎＧａＡｓＰ下側光ガイド層１２を表面層とする（同図ｂ）。
【０００８】
次に、誘電体パターン１６をマスクとして、有機金属気相成長（ＭＯＶＰＥ）選択成長法により、ＭＱＷ層２２、ｐ型ＩｎＧａＡｓＰ上側光ガイド層２３、ｐ型ＩｎＰクラッド層２４からなる電界吸収形変調器構造を順次形成することにより、レーザ部と光変調器部の光導波路層は直接バットジョイント接続される（同図ｃ）。ついで、誘電体マスク１６を除去し、ｐ型ＩｎＰクラッド層２５、ｐ型ＩｎＧａＡｓコンタクト層２６、レーザ部ｐ電極２７および変調器部ｐ電極２８、ｎ電極２９を形成する（同図ｄ）。
【０００９】
【発明が解決しようとする課題】
上記のような従来の製造方法によるバットジョイント結合では、ドライエッチング時の結晶損傷が下側ＩｎＧａＡｓＰ光ガイド層１２に残るため、変調器部ＭＱＷ層をＭＯＶＰＥ再成長する際に結晶性が低下し、素子の信頼性劣化の原因となる。また、誘電体マスク端において、ドライエッチングにより除去されたレーザ部の光導波路層の側壁がほぼ垂直となっているため、ＭＯＶＰＥ再成長時には誘電体マスク上からの原料拡散により、接続部付近で変調器部の光導波路層の膜厚が増大し、接続部での表面段差やＭＱＷ結晶組成の変化が発生する。
【００１０】
本発明は、ドライエッチング後に損傷層を除去するウエットエッチングを行う工程において、損傷層を選択的に除去すると同時に、光導波路層であるＭＱＷ層に適当な量のサイドエッチングを形成することにより、バットジョイント接続形成時に光導波路層どうしがほぼ同一の膜厚で連続的に接続し、結合損失が小さく、高信頼な半導体光集積素子を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記目的を達成するために、本発明はドライエッチングにより光導波路層を除去する際、その光導波路層の一部を残し、さらに、残された導波路層を、光導波路層と下側クラッド層との間に選択比を有するウエットエッチング溶液により除去する際、光導波路層にサイドエッチングを形成することを特徴とする。
【００１２】
ドライエッチング時に残される光導波路層の厚さは２０〜１００ｎｍ程度であることが望ましく、ウエットエッチング時に形成されるサイドエッチングの量としては、光導波路層の横方向に１００〜５００ｎｍであることが望ましい。また、これらの形成工程において、光導波路層と誘電体マスクの間の上側クラッド層の厚さが２０ｎｍ以上５００ｎｍ以下であることが望ましい。この理由は以下のとおりである。
【００１３】
まず、ドライエッチング時に半導体結晶が受ける損傷層の厚さは、１５〜２０ｎｍであるため、ドライエッチング時に光導波路層を２０ｎｍ以上残し、光導波路層と下側クラッド層との間に選択比を有するウエットエッチング溶液を用いることにより、損傷層を確実に除去することが可能である。
【００１４】
一方、光導波路層の横方向へのサイドエッチングに関しては、サイドエッチング量が０ｎｍ〜１００ｎｍである場合には、誘電体マスクを選択成長マスクとして用いてＭＯＶＰＥ成長により光導波路層をバットジョイント接続する際に、マスク上での有機金属原料の拡散により、マスク端の接続部近傍で成長膜厚の増大や結晶組成の変化が発生する。この結果、表面段差が生じたり、ＭＱＷ活性層の結晶性が低下したりするため、半導体光集積素子の特性が劣化する。
【００１５】
サイドエッチング量が５００ｎｍ以上と大きい場合には、バットジョイント接続する際、サイドエッチングされた部分には気相拡散による原料が到達しにくくなるため、成長後の接続部の膜厚が減少したり、空隙が形成されたりすることになる。
【００１６】
このウエットエッチングにより形成する光導波路層のサイドエッチングの量は、ドライエッチングにより光導波路層を除去する際に一部残される光導波路層の結晶組成と厚さ、サイドエッチングを形成する光導波路層の結晶組成と厚さ、誘電体マスク形状などに対応して、ウエットエッチング液の混合比とエッチング時間を調整することにより、所望の量に制御することが可能である。
また、上記形成方法において、光導波路層と誘電体マスクの上側クラッド層の厚さは、ウエットエッチングによりサイドエチングを形成する際、誘電体マスクが庇状に露出しないためには、２０ｎｍ以上であることが望ましい。さらに、上側クラッド層の厚さが５００ｎｍ以上と大きい場合には、誘電体マスクを選択成長マスクとして用いてＭＯＶＰＥ成長により光導波路層をバットジョイント接続する際に、上側クラッド層側壁から横方向へ結晶成長が発生して空隙が形成されることから、５００ｎｍ以下であることが望ましい。
【００１７】
【発明の実施の形態】
（実施形態１）
図１は、本発明の第１の実施形態に係る変調器集積分布帰還型半導体レーザの素子構造および製造方法を説明するための導波方向に沿った断面図である。
【００１８】
まず、図１（ａ）に示すように、ｎ型（１００）ＩｎＰ基板１１上の分布帰還型半導体レーザとなる領域に回折格子を形成した後、ＭＯＶＰＥ法により、ｎ型ＩｎＧａＡｓＰ下側光ガイド層（バンドギャップ波長λｇ＝１．１５μｍ、厚さ１００ｎｍ）１２、ＩｎＧａＡｓＰ（６ｎｍ厚）を井戸層とし、ＩｎＧａＡｓＰ（λｇ＝１．３０μｍ、１０ｎｍ厚）を障壁層とする７周期の歪ＭＱＷ活性層（λｇ＝１．５５μｍ）１３、ｐ型ＩｎＧａＡｓＰ上側光ガイド層（λｇ＝１．１５μｍ、厚さ１００ｎｍ）１４、ｐ型ＩｎＰクラッド層（厚さ２００ｎｍ）１５からなる半導体レーザ多層構造を順次形成する。
【００１９】
さらに、通常のプラズマＣＶＤとフォトリソグラフ、エッチング工程により、レーザとなる領域に矩形のＳｉＮ誘電体パターン（幅２０μｍ）１６を形成する。
【００２０】
次に、図１（ｂ）に示すように、ＳｉＮパターン１６をエッチングマスクとして、メタン系ドライエッチングにより、ｐ型ＩｎＰクラッド層１５、ＩｎＧａＡｓＰ上側光ガイド層１４、ＭＱＷ活性層１３、ＩｎＧａＡｓＰ下側光ガイド層１２をエッチングする。この際、ＩｎＧａＡｓＰ下側光ガイド層１２を５０ｎｍ残してエッチングを停止させる。この残されたＩｎＧａＡｓＰ下側光ガイド層１２は、表面からの深さ１５ｎｍの領域にドライエッチング時の損傷があることが確認された。
【００２１】
次に、燐酸、過酸化水素、水の混合エッチング液により、図１（ｃ）に示すように、残りのＩｎＧａＡｓＰ下側光ガイド層１２をエッチングする。このとき、燐酸系エッチング液は、ＩｎＧａＡｓＰ結晶とＩｎＰ結晶で選択性を有するため、深さ方向にはｎ型ＩｎＰクラッド層１１表面でエッチングが停止するが、ＩｎＧａＡｓＰ系結晶からなる光導波路層（１２〜１４）に対しては横方向へのサイドエッチングが形成される。このとき、光導波路層（１２〜１４）に対しするサイドエッチング量は、図１（ｃ）に示すように、光導波路層のＩｎＧａＡｓＰ結晶の組成に対応した形状となり、ＭＱＷ活性層付近でサイドエッチング量が４００ｎｍとなる。
【００２２】
次に、図１（ｄ）に示すように、上記ＳｉＮパターン１６をマスクとして、ＭＯＶＰＥ選択成長法により、ｎ型ＩｎＧａＡｓＰ下側光ガイド層（λｇ＝１．１０μｍ、厚さ１００ｎｍ）２１、ＩｎＧａＡｓＰ（７ｎｍ厚）を井戸層とし、ＩｎＧａＡｓＰ（λｇ＝１．４０μｍ、７ｎｍ厚）を障壁層とする８周期の歪ＭＱＷ層（λｇ＝１．４９μｍ）２２、ｐ型ＩｎＧａＡｓＰ上側光ガイド層（λｇ＝１．１０μｍ、厚さ１００ｎｍ）２３、ｐ型ＩｎＰクラッド層（厚さ２００ｎｍ）２４からなる電界吸収形変調器構造を順次形成する。このとき、レーザと変調器の接続部においては、段差や空隙を形成することなく、ほぼ同一の膜厚で連続的にバットジョイント接合が形成される。
【００２３】
図２に、本実施例の製造工程において光導波路層へのサイドエッチング量を変化させた場合の、バットジョイント接続部で形成された段差を測定した結果を示す。サイドエッチング量は、燐酸系エッチング液の混合比とエッチング時間により変化させた。同図において縦軸はバットジョイント接続部における、レーザ部と変調器部の光導波路層の上端における段差量を示す。燐酸系エッチングを行わない場合（サイドエッチング＝０）には、接続部では変調器部に約１５０ｎｍの盛上りが形成された。サイドエッチング量の増加とともに接続部の段差は小さくなり、サイドエッチング量４００ｎｍのとき、ほぼ段差なく接続された。さらにサイドエッチング量を大きくすると、接続部には窪みが形成されるようになり、サイドエッチング量５５０ｎｍの場合には、バットジョイント接続時にＳｉＮマスク下部に空隙が形成されるようになった。
【００２４】
このような上記サイドエッチング量の変化に伴う接続部の段差形状の変化は、ＳｉＮマスク１６上から選択成長領域への原料の拡散で説明される。すなわち、ＳｉＮマスク１６上から拡散してきた原料は、ＳｉＮマスク１６近傍の光導波路層の結晶成長に寄与するため、サイドエッチングが無い場合には、接続部の結晶の膜厚が増大する。これに対して、サイドエッチングを形成することにより、過剰原料がサイドエッチングされた部分の結晶成長に消費されるため、ＳｉＮマスク形状にあわせてサイドエチング量を適当に設定することにより、接続部をほぼ平坦に形成することが可能となる。サイドエッチング量がが大きすぎた場合には、サイドエッチング領域への原料供給量が不足するため、接続部に窪みや空隙が形成される。
【００２５】
この後、図１（ｅ）に示すように、ｐ型ＩｎＰクラッド層（厚さ２μｍ）２５、ｐ型ＩｎＧａＡｓコンタクト層（厚さ０．２μｍ）２６を形成し、通常の半導体光デバイス形成プロセス工程を経て、レーザ部ｐ電極２７、変調器部ｐ電極２８、ｎ電極２９を形成し、変調器集積分布帰還型半導体レーザを完成した。
【００２６】
このようにして製造した変調器集積分布帰還型半導体レーザは、バットジョイント接続部で結晶が連続的に接続されているため、導波路損失が低減し、光出力が従来構造に比べて増大し、長期信頼性も改善された。
（実施形態２）
図３は、本発明の第２の実施形態に係るビームスポット拡大器集積半導体レーザの素子構造および製造方法を説明するための導波方向に沿った断面図である。
【００２７】
まず、図３（ａ）に示すように、ｎ型（１００）ＩｎＰ基板１１上にＭＯＶＰＥ法により、ｎ型ＩｎＧａＡｓＰ下側光ガイド層（バンドギャップ波長λｇ＝１．０５μｍ、厚さ１００ｎｍ）１２、ＩｎＧａＡｓＰ（６ｎｍ厚）を井戸層とし、ＩｎＧａＡｓＰ（λｇ＝１．０５μｍ、１０ｎｍ厚）を障壁層とする７周期の歪ＭＱＷ活性層（λｇ＝１．３０μｍ）１３、ｐ型ＩｎＧａＡｓＰ上側光ガイド層（λｇ＝１．０５μｍ、厚さ１００ｎｍ）１４、ｐ型ＩｎＰクラッド層（厚さ２００ｎｍ）１５からなる半導体レーザ多層構造を順次形成する。
【００２８】
さらに、通常のプラズマＣＶＤとフォトリソグラフ、エッチング工程により、レーザとなる領域に、幅２００μｍで、ビームスポット拡大器となる領域の一部では幅３０μｍの開口部を有する凹形状のＳｉＮ誘電体パターン１６を形成する。
【００２９】
次に、図３（ｂ）に示すように、ＳｉＮパターン１６をエッチングマスクとして、メタン系ドライエッチングにより、ｐ型ＩｎＰクラッド層１５、ＩｎＧａＡｓＰ上側光ガイド層１４、ＭＱＷ活性層１３、ＩｎＧａＡｓＰ下側光ガイド層１２をエッチングする。この際、ＩｎＧａＡｓＰ下側光ガイド層１２を３０ｎｍ残してエッチングを停止させる。
【００３０】
次に、図３（ｃ）に示すように、燐酸、過酸化水素、水の混合エッチング液により、残りのＩｎＧａＡｓＰ下側光ガイド層１２をエッチングする。このとき、燐酸系エッチング液は、ＩｎＧａＡｓＰ結晶とＩｎＰ結晶で選択性を有するため、深さ方向にはｎ型ＩｎＰクラッド層１１表面でエッチングが停止するが、ＩｎＧａＡｓＰ系結晶からなる光導波路層（１２〜１４）に対しては横方向へのサイドエッチングが３００ｎｍ形成される。
【００３１】
次に、図３（ｄ）に示すように、上記ＳｉＮパターン１６をマスクとして、ＭＯＶＰＥ選択成長法により、ＩｎＧａＡｓＰ光導波路層（λｇ＝１．００μｍ、接続部厚さ３２０ｎｍ）３１、ＩｎＰクラッド層（接続部厚さ２００ｎｍ）３２を形成する。このとき、レーザ部とビームスポット拡大器の接続部においては、段差や空隙を形成することなく、ほぼ同一の膜厚で連続的にバットジョイント接合が形成される。ＳｉＮ誘電体パターン１６が凹形状を有するため、ＭＯＶＰＥ選択成長の効果により、ＩｎＧａＡｓＰ光導波路層３１の膜厚は、先端部では１３０ｎｍとなり、膜厚テーパ型のビームスポット拡大器が形成される。
【００３２】
この後、図３（ｅ）に示すように、ｐ型ＩｎＰクラッド層（厚さ４μｍ）２５、ｐ型ＩｎＧａＡｓコンタクト層（厚さ０．２μｍ）２６を形成し、通常の半導体光デバイス形成プロセスを経て、ビームスポット拡大器集積型半導体レーザを完成する。
【００３３】
このようにして製造したビームスポット拡大器集積型半導体レーザは、出射端でのレーザ光スポットが拡大されたため、シングルモードファイバとの結合効率は−３ｄＢとなった。
【００３４】
以上の実施形態においては、半導体レーザと光変調器、およびビームスポット拡大器のバットジョイント接続による集積化の場合について説明したが、これ以外にも、光増幅器、光スイッチ、光導波路、光検出器などの各種光素子を相互にバットジョイント接続により集積する場合についても、本発明は同様に有効である。
【００３５】
【発明の効果】
本発明に係る光導波路層を有する半導体光集積素子およびその製造方法によれば、バットジョイント接続部での段差や空隙の発生を抑制し、光導波路層どうしを連続的に接続することにより、接続部での導波路損失を低減し、高信頼な半導体光集積素子を実現することが可能である。
【図面の簡単な説明】
【図１】本発明の第１の実施形態における変調器集積分布帰還型半導体レーザの素子構造とその製造方法を説明するための導波方向に沿った断面図。
【図２】本発明の第１の実施形態における光導波路層へのサイドエッチング量とバットジョイント接続部の光導波路層段差の関係を示す測定図。
【図３】本発明の第２の実施形態におけるビームスポット拡大器集積型半導体レーザ構造とその製造方法を説明するための導波方向に沿った断面図。
【図４】従来の実施形態における変調器集積分布帰還型半導体レーザの素子構造とその製造方法を説明するための導波方向に沿った断面図。
【符号の説明】
１１…ｎ型ＩｎＰ基板、１２…下側ＩｎＧａＡｓＰ光ガイド層、１３…レーザ部ＭＱＷ層、１４…上側ＩｎＧａＡｓＰ層、１５…ｐ型ＩｎＰクラッド層、１６…誘電体マスク、２１…下側ＩｎＧａＡｓＰ光ガイド層、２２…変調器部ＭＱＷ層、２３…上側ＩｎＧａＡｓＰ光ガイド層、２４…ｐ型ＩｎＰクラッド層、２５…ｐ型ＩｎＰクラッド層、２６…ｐ型ＩｎＧａＡｓコンタクト層、２７…レーザ部ｐ電極、２８…変調器部ｐ電極、２９…ｎ電極、３１…ＩｎＧａＡｓＰ導波路層、３２…ＩｎＰクラッド層。
【図１】
0004058245.tif 000002
【図２】
0004058245.tif 000003
【図３】
0004058245.tif 000004
【図４】
0004058245.tif 000005