(57)【特許請求の範囲】
【請求項１】
第１ＲＦ入力ポート、ＲＦ−とＲＦ＋出力ポート、及び第１、第２電圧源端子を有する多段差動増幅器において、前記増幅器は、
前記第２電圧源端子に接続された電流源と、
第１電流通路と、
第２電流通路とを備え、
前記第１電流通路は、
前記電流源に接続された第１端子と、第２端子と、第１ＲＦ入力ポートに結合された制御端子とを有する第１電流通路側第１段増幅トランジスタと、
第１の第１電流通路側ノードで前記第１電流通路側第１段増幅トランジスタの第２端子に結合された第１端子と、第２端子と、前記第１電流通路側第１段増幅トランジスタの第２端子に結合された制御端子とを有する第１電流通路側負荷素子と、
第２の第１電流通路側ノードで前記第１電流通路側負荷素子の第２端子に結合された第１端子と、前記第１電流通路側第１段増幅トランジスタの第２端子に結合された制御端子と、第１電圧源端子および前記ＲＦ−出力ポートに結合された第２端子とを有する第１電流通路側第２段増幅トランジスタと、
前記第１電流通路側負荷素子の第１端子を前記ＲＦ−出力ポートに結合する第１電流通路側ＡＣ結合回路とを具備し、
前記第２電流通路は、
前記電流源に結合された第１端子と、第２端子と、接地された制御端子とを有する第２電流通路側第１段増幅トランジスタと、
第１の第２電流通路側ノードで前記第２電流通路側第１段増幅トランジスタの第２端子に結合された第１端子と、第２端子と、前記第２電流通路側第１段増幅トランジスタの第２端子に結合された制御端子を有する第２電流通路側負荷素子と、
第２の第２電流通路側ノードで前記第２電流通路側負荷素子の第２端子に結合された第１端子と、前記第２電流通路側第１段増幅トランジスタの第２端子に結合された制御端子と、第１電圧源端子および前記ＲＦ＋出力ポートに結合された第２端子とを有する第２電流通路側第２段増幅トランジスタと、
前記第２電流通路側負荷素子の第１端子を前記ＲＦ＋出力ポートに結合する第２電流通路側ＡＣ結合回路とを具備することを特徴とする多段差動増幅器。
【請求項２】
前記第１電流通路側負荷素子は、第１電流通路側アクティブ負荷トランジスタを具備するアクティブ負荷であることを特徴とする請求項１記載の多段差動増幅器。
【請求項３】
前記多段差動増幅器が前記第２の第１電流通路側ノードを前記第２の第２電流通路側ノードに結合する可変コンダクタンスの通路を形成するため自動利得制御回路をさらに具備することを特徴とする請求項１記載の多段差動増幅器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は多段差動増幅器に係るもので、例えばバイアス電流共有及び自動利得制御を行う２段差動マイクロウェーブ増幅器等の、特に各段がDCバイアス電流を共有する多段差動増幅器に関する。
【０００２】
【従来の技術】
多段差動増幅器は、一般に電流源と負荷とがそれぞれ設けられ、分離された複数段を具備する。このため、重複された回路要素と電流負荷に起因する超過的なDC電力の消耗がこのような増幅器の特徴となっている。
加えて、マイクロウェーブ回路におけるバラン(balun) は、差動信号を要求するバランスト混合器又は他の要素にシングル−エンデッド(single-ended)信号を結合する。
【０００３】
【発明が解決しようとする課題】
しかしながら、バランはモノリシックマイクロウェーブ集積回路(MMICs:Monolithic Microwave Integrated Circuits)に集積化することが難しく、費用が高くつくとともに、全てのノイズ特性を増加させ、損失を発生するという問題点があった。
このような問題点を解決するため本発明の目的は、各段がDCバイアス電流を共有する多段差動増幅器を提供しようとするものである。
【０００４】
【課題を解決するための手段】
このような目的を達成するため本発明は、第１ＲＦ入力ポート、ＲＦ−とＲＦ＋出力ポート、及び第１、第２電圧源端子を有する多段差動増幅器において、
前記第２電圧源端子に接続された電流源と、第１電流通路と、第２電流通路とを備え、
前記第１電流通路は、前記電流源に接続された第１端子と、第２端子と、第１ＲＦ入力ポートに結合された制御端子とを有する第１電流通路側第１段増幅トランジスタと、第１の第１電流通路側ノードで前記第１電流通路側第１段増幅トランジスタの第２端子に結合された第１端子と、第２端子と、前記第１電流通路側第１段増幅トランジスタの第２端子に結合された制御端子とを有する第１電流通路側負荷素子と、第２の第１電流通路側ノードで前記第１電流通路側負荷素子の第２端子に結合された第１端子と、前記第１電流通路側第１段増幅トランジスタの第２端子に結合された制御端子と、第１電圧源端子および前記ＲＦ−出力ポートに結合された第２端子とを有する第１電流通路側第２段増幅トランジスタと、前記第１電流通路側負荷素子の第１端子を前記ＲＦ−出力ポートに結合する第１電流通路側ＡＣ結合回路とを具備する。
また、前記第２電流通路は、前記電流源に結合された第１端子と、第２端子と、接地された制御端子とを有する第２電流通路側第１段増幅トランジスタと、第１の第２電流通路側ノードで前記第２電流通路側第１段増幅トランジスタの第２端子に結合された第１端子と、第２端子と、前記第２電流通路側第１段増幅トランジスタの第２端子に結合された制御端子を有する第２電流通路側負荷素子と、第２の第２電流通路側ノードで前記第２電流通路側負荷素子の第２端子に結合された第１端子と、前記第２電流通路側第１段増幅トランジスタの第２端子に結合された制御端子と、第１電圧源端子および前記ＲＦ＋出力ポートに結合された第２端子とを有する第２電流通路側第２段増幅トランジスタと、前記第２電流通路側負荷素子の第１端子を前記ＲＦ＋出力ポートに結合する第２電流通路側ＡＣ結合回路とを具備することを特徴とする。
【０００５】
又、前記目的を達成するため本発明は、第１段を除いた増幅器の各段に包含された自動利得制御回路を具備する。
【０００６】
【発明の実施の形態】
以下、本発明の実施の形態を図面を用いて詳細に説明する。
図１は本発明の回路図であって、図示したように、多段差動増幅器100 は第１電源104 の正の端子104+と電源104 の負の端子104-に接続された電流源106 間に電流を流すため左右側電流通路102L,102R を具備する。
【０００７】
左側（ＦＣＰ側）電流通路１０２Ｌは、第１段増幅トランジスタＱ１、アクティブ負荷Ｑ３、及び第２段増幅トランジスタＱ５を具備する。各トランジスタＱ１，Ｑ３，Ｑ５はソース、ドレイン端子、及び制御ゲートを有する。右側（ＳＣＰ側）電流通路１０２Ｒは、第１段増幅トランジスタＱ２、アクティブ負荷Ｑ４、及び第２段増幅トランジスタＱ６を具備する。各トランジスタＱ２，Ｑ４，Ｑ６はソース、ドレイン端子、及び制御ゲートを有する。
【０００８】
左側電流通路１０２Ｌで、トランジスタＱ１のドレインは第１ノードｎ１でトランジスタＱ３のソースに接続され、該トランジスタＱ３のドレインは第２ノードｎ２でトランジスタＱ５のソースに接続される。トランジスタＱ３，Ｑ５のゲートは第１ノードｎ１に接続される。トランジスタＱ１のゲートはＲＦ信号入力端子１１０に接続されるとともに抵抗を介して接地される。トランジスタＱ５，Ｑ３のゲートが電圧分配器１１２Ｌによりバイアスされ、ノードｎ１はＡＣ結合回路１１８ＬによりＲＦ−（１１４−）出力に接続される。
【０００９】
右側電流通路102Rで、トランジスタQ2のドレインは第３ノードｎ３でトランジスタQ4のソースに接続されトランジスタQ4のドレインは第４ノードｎ４でトランジスタQ6のソースに接続される。トランジスタQ4, Q6のゲートは第３ノードｎ３に接続される。トランジスタQ2のゲートはコンデンサ及び抵抗を介して接地されている。トランジスタQ4, Q6のゲートは電圧分配器112Rによりバイアスされ、ノードｎ３はAC結合回路118RによりRF+(114+) 出力に接続される。
【００１０】
左側電流通路１０２Ｌのノードｎ２と右側電流通路１０２Ｒのノードｎ４とは直列接続された利得トランジスタＱ７，Ｑ８により形成された自動利得制御（ＡＧＣ）回路２００により接続される。トランジスタＱ７，Ｑ８のゲートは可変電圧源２１０に抵抗を介して接続される。なお、当該技術分野で公知の種々のＤＣブロッキング、ＡＣ結合キャパシタ、及びＡＣブロッキングインダクタ等を図１の実施の形態に代わって適用することも可能である。
【００１１】
以下、図１に示した回路の動作を説明する。増幅器はある信号がＲＦ入力ポート１１０に印加されないとき静の状態にある。すなわち、同様な直流電流の量が左右側電流通路１０２Ｌ，１０２Ｒを通って流れ、その電流の大きさは一定量の電流を供給する電流源により決定される。
【００１２】
アクティブ負荷トランジスタＱ３，Ｑ４は電流源として接続されて相当な高インピダンスを有する。もし、左右側電流通路１０２Ｌ，１０２Ｒでの要素がよくマッチングされていれば、素子による電圧降下は同様であり、ＲＦ−とＲＦ＋での電圧は同様である。即ち、差動出力信号がなくなる。
【００１３】
もし、入力信号の大きさが時間Ｔ０でＤＶｉｎボルトまで増加すると、そのときトランジスタＱ１を通して流れる電流は、右側電流通路１０２Ｒを通じて流れる電流の減少分の多くが左側電流通路１０２Ｌを通じて流れるので増加する。その増加分はその減少分と同様であり、その理由は電流源は二つの電流の和が一定であるためである。
【００１４】
従って、電流の増加分は、ノードｎ１での電圧が静の状態の値に比べて減少するため、トランジスタＱ３を通した電圧降下が増加するようになる。同様に、右側電流通路１０２Ｒにおけるノードｎ３での電圧は同一の量だけ増加する。ノードｎ２での電圧変化は第１段の出力ＤＶｏｕｔ１で、入力電圧ＤＶｉｎと−Ｇ１とが乗された値と同様である。ここで、−Ｇ１は第１段の利得である。
【００１５】
上述したように、ノードｎ１は第２段増幅トランジスタＱ５のゲートに接続される。トランジスタＱ５の入力電圧は第１段の出力電圧、即ちＤＶｉｎと−Ｇ１とが乗された値である。よって、もしＧ１の大きさが１よりも大きいと仮定すれば、第２段の入力電圧の大きさ（Ｇ１×ＤＶｉｎ）は入力信号の大きさＤＶｉｎよりも大きい。第２段トランジスタＱ５はアクティブ負荷Ｑ３を通じて流れる電流の減少を行うため入力信号に応答して一時的に電流の大きさを減少する。この減少分はノードｎ１での電圧レベルが第２段入力信号（Ｇ１×ＤＶｉｎ）の大きさに第２段利得Ｇ２が乗されたことと同一な要素により増加するようにする。従って、ＤＶｉｎに応答するノードｎ１での電圧変化は第１段による電圧変化（−Ｇ１×ＤＶｉｎ）と第２段による電圧変換（Ｇ２×Ｇ１×ＤＶｉｎ）の和、即ち、（Ｇ１×Ｇ２−Ｇ１）×ＤＶｉｎである。もしＧ１とＧ２が殆ど同様であると、増幅器の利得は約Ｇ１×（Ｇ１−）である。
【００１６】
ノードｎ１で発生された出力電圧はＡＣ結合回路１１８ＬによりＲＦ−ポート１１４−に結合される。回路の対称性によりＲＦ＋ポート１１４＋での電圧がＲＦ−ポート１１４−での電圧に反比例して変化する。従って、ＲＦ入力ポート１１０で入力されたシングル−エンデッドＲＦ信号入力は増幅され、ＲＦ出力ポート１１４で差動ＲＦ出力信号として出力される。
【００１７】
ＡＧＣ回路２００はノードｎ２，ｎ４に接続される。トランジスタＱ７，Ｑ８のコンダクタンスは可変電圧源２１０により供給された制御電圧の大きさにより制御される。上述したように、差動出力ＲＦ信号の大きさは左右側電流通路１０２Ｌ，１０２Ｒを通じて流れる電流の大きさの変化に依存する。従って、もしトランジスタＱ７，Ｑ８のコンダクタンスが大きいと、電流差異を減少し増幅器の利得を減少するためノードｎ２，ｎ４間に電流が流れる。
【００１８】
付加的に、二つの段の増幅は提供され、その段は同様なDCバイアス電流を共有して増幅器を単純化する。利得制御は広い利得制御範囲を独特な増幅器雑音特性とマッチングを提供するため第２段に具現される。
【００１９】
図２は、マイクロウェーブ増幅器に包含された本発明の増幅器100 を示すものである。この回路ではイメージリジェクトフィルタ(IRF;Image Reject Filter)300とダブルバランスト混合器(double balanced mixer)320をさらに包含する。
【００２１】
本発明の概念は図３に示したように三つ以上の段４００に拡張することができる。付加的な負荷４０２と増幅トランジスタ４０４は各電流通路１０２Ｌ，１０２Ｒに提供される。ＡＧＣ回路２００は左右側電流通路１０２Ｌ，１０２Ｒで各アクティブ負荷４０２のドレインに接続された対応する利得制御ノード４０６に接続する。
【００２２】
本発明は、好ましい実施の形態と関連して記述された。変更と代替はこの技術分野の人に明白である。特に、記述された実施の形態ではFET トランジスタを用いたが、バイポーラトランジスタを使用することもできる。又、負荷として使用した回路要素は必要によって変更されることもできる。
【００２３】
【発明の効果】
以上説明したように本発明の多段差動増幅器は、各段がDCバイアス電流を共有することにより回路の構成が単純化されるという効果がある。
【図面の簡単な説明】
【図１】本発明に係る実施の形態を示す回路図である。
【図２】本発明の増幅器を包含するマイクロウェーブ増幅器に適用した回路図である。
【図３】本発明の他の実施の形態の回路図である。
【符号の説明】
１００：差動増幅器
１１０：RF入力ポート
２００：自動利得制御回路
【図１】
0004067632.tif 000002
【図２】
0004067632.tif 000003
【図３】
0004067632.tif 000004