(57)【特許請求の範囲】
【請求項１】
スイッチング素子およびインダクタを含みスイッチング素子のオン期間にインダクタに蓄積したエネルギーをスイッチング素子のオフ期間に出力側に放出させることにより直流電圧変換を行うチョッパ回路よりなる主回路と、スイッチング素子をオン・オフ制御する制御回路とを備え、制御回路は、主回路への入力電圧に比例した第１の検出電圧を発生する第１検出部と、主回路の出力電圧に比例した第２の検出電圧を発生する第２検出部と、スイッチング素子と直列に接続された電流検出抵抗を含みスイッチング素子への通電電流に比例した第３の検出電圧を発生する第３検出部と、インダクタに流れる電流に応じた第４の検出電圧を発生する第４検出部と、第２の検出電圧と設定電圧との差分を誤差電圧として出力する誤差検出部と、第３の検出電圧が第１の検出電圧と誤差電圧との積に規定倍率を乗じた電圧値になった後、所定の遅れ時間後にスイッチング素子をオフにし、インダクタの蓄積エネルギーが規定値以下まで放出されたことを第４の検出電圧に基づいて検出した後、所定の遅れ時間後にスイッチング素子をオンにする判定制御部と、前記スイッチング素子と前記電流検出抵抗との接続点に第１の抵抗の一端を接続し、第１の抵抗の他端と直流電圧との間に第２の抵抗を接続し、第１の抵抗と第２の抵抗の接続点の電圧を第３の検出電圧として出力することにより、インダクタの蓄積エネルギーが規定値以下まで放出されたことを第４の検出電圧に基づいて検出した時に、前記第３の検出電圧に所定の電圧が発生しているように調節する電圧調節部とを具備することを特徴とする電源装置。
【請求項２】
前記電圧調節部は、インダクタの蓄積エネルギーが無くなると、前記第２の抵抗を介して第３の検出電圧への充電を開始するようにして、インダクタの蓄積エネルギーが規定値以下まで放出されたことを第４の検出電圧に基づいて検出した時に、前記第３の検出電圧に所定の電圧が発生しているように調節することを特徴とする請求項１記載の電源装置。
【請求項３】
前記電圧調節部は、第２の抵抗を介して第３の検出電圧に直流電圧を重畳させるようにして、インダクタの蓄積エネルギーが規定値以下まで放出されたことを第４の検出電圧に基づいて検出した時に、前記第３の検出電圧に所定の電圧が発生しているように調節することを特徴とする請求項１記載の電源装置。
【請求項４】
前記主回路には商用交流電源を全波整流した脈流電圧が入力され、前記電圧調節部は、前記商用交流電源の実効値に応じた直流電圧を第２の抵抗を介して第３の検出電圧に重畳させるようにしてインダクタの蓄積エネルギーが規定値以下まで放出されたことを第４の検出電圧に基づいて検出した時に、前記第３の検出電圧に所定の電圧が発生しているように調節することを特徴とする請求項３記載の電源装置。
【請求項５】
前記主回路には商用交流電源を全波整流した脈流電圧が入力され、前記電圧調節部は、前記脈流電圧の瞬時値に応じた直流電圧を第２の抵抗を介して第３の検出電圧に重畳させるようにしてインダクタの蓄積エネルギーが規定値以下まで放出されたことを第４の検出電圧に基づいて検出した時に、前記第３の検出電圧に所定の電圧が発生しているように調節することを特徴とする請求項３記載の電源装置。
【請求項６】
前記電圧調節部は前記直流電圧を第２の抵抗を介して第３の検出電圧に重畳させる電圧源を有し、前記電圧源の電圧値は前記第１の検出電圧と誤差電圧との積に規定倍率を乗じた電圧値の最大値より小さいことを特徴とする請求項３〜５のいずれかに記載の電源装置。
【請求項７】
前記主回路の出力には放電灯を点灯させる放電灯点灯回路が接続されることを特徴とする請求項１〜６のいずれかに記載の電源装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、チョッパ回路を用いて直流電圧変換を行う電源装置に関するものである。
【０００２】
【従来の技術】
従来より、入力に対して直列または並列に接続されたスイッチング素子をオン・オフ制御することによって、入力電圧を降圧または昇圧した直流出力電圧を得る電源装置が提供されている。たとえば、昇圧形の電源装置は、図１４に示すような構成を有している。図１４の例では、交流電源ＡＣをフィルター回路ＦＬを介して全波整流するダイオードブリッジなどの整流器ＲＥの出力である脈流電圧を入力電圧Ｖｉとし、整流器ＲＥの出力端間にインダクタＣＨの１次巻線Ｌ1 とＭＯＳＦＥＴなどからなるスイッチング素子Ｑ1 および抵抗Ｒ5 との直列回路を接続し、スイッチング素子Ｑ1 および抵抗Ｒ5 の直列回路に逆流阻止用のダイオードＤ1 と平滑用のコンデンサＣ1 との直列回路を並列接続した主回路１を備える。スイッチング素子Ｑ1 は、後述する制御回路２によってオン・オフ制御される。
【０００３】
図１４の回路から主回路１だけを取り出すと、図１５のようになる。スイッチング素子Ｑ1 がオンである期間には、インダクタＣＨの１次巻線Ｌ1 に入力電圧Ｖｉが印加され、インダクタＣＨの１次巻線Ｌ1 に流れる電流ｉL1は、スイッチング素子Ｑ1 のオン後の経過時間をｔ、１次巻線Ｌ1 のインダクタンスをＬ1 とすれば、ｉL1＝（Ｖｉ／Ｌ1 ）ｔになる。すなわち、スイッチング素子Ｑ1 のオン期間をＴONとすれば、インダクタＣＨの１次巻線Ｌ1 に流れる電流ｉL1のピーク値ＩP はＩP ＝（Ｖｉ／Ｌ1 ）ＴONになる。
【０００４】
一方、スイッチング素子Ｑ1 がオフになると、インダクタＣＨの１次巻線Ｌ1 の両端電圧は、コンデンサＣ1 の両端電圧である出力電圧をＶｏとし、ダイオードＤ1 の順電圧降下を無視すれば、−（Ｖｏ−Ｖｉ）になる。すなわち、スイッチング素子Ｑ1 がオフになると、オン時とは逆極性の電圧がインダクタＣＨの１次巻線Ｌ1 の両端間に加わる。スイッチング素子Ｑ1 がオンである間にインダクタＬ1 に蓄積されたエネルギーは、スイッチング素子Ｑ1 がオフになると放出され、この間にインダクタＣＨの１次巻線Ｌ1 に流れる電流ｉL1は、スイッチング素子Ｑ1 のオフ後の経過時間をｔとすれば、ｉL1＝ＩP −｛（Ｖｏ−Ｖｉ）／Ｌ1 ｝ｔになる。したがって、インダクタＣＨの１次巻線Ｌ1 に流れる電流ｉL1は、図１６（ａ）のようになる。図１６では、スイッチング素子Ｑ1 が時刻ｔ1 でオン、時刻ｔ2 でオフになった状態を示す。
【０００５】
ところで、インダクタＣＨは２次巻線Ｌ2 を有しており、１次巻線Ｌ1 と２次巻線Ｌ2 との巻数比をｎ1 ：ｎ2 とすれば、インダクタＣＨの２次巻線Ｌ2 に誘導される電圧ｅ2 は、スイッチング素子Ｑ1 のオン期間にはｅ2 ＝（ｎ2 ／ｎ1 ）Ｖｉになり、スイッチング素子Ｑ1 のオフ期間にはｅ2 ＝−（ｎ2 ／ｎ1 ）（Ｖｏ−Ｖｉ）になる。また、スイッチング素子Ｑ1 のオフ期間において、インダクタＬ1 の蓄積エネルギーがすべて放出されると、２次巻線Ｌ2 には電圧は誘導されなくなる。したがって、入力電圧Ｖｉが直流の一定電圧であるとすれば、２次巻線Ｌ2 への誘導電圧ｅ2 は、図１６（ｂ）のように、スイッチング素子Ｑ1 のオン・オフに伴って極性が反転する矩形波状になる。
【０００６】
スイッチング素子Ｑ1 のオン・オフのタイミングは、制御回路２によって制御される。制御回路２は、入力電圧Ｖｉ、出力電圧Ｖｏ、スイッチング素子Ｑ1 に流れる電流、インダクタＣＨの２次巻線Ｌ2 に誘導される電圧ｅ2 を総合して、スイッチング素子Ｑ1 のオン・オフのタイミングを決定する。すなわち、入力電圧Ｖｉは整流器ＲＥの出力端間に接続された第１検出部としての２個の抵抗Ｒ1 ，Ｒ2 により分圧されて第１の検出電圧Ｖ1 として制御回路２に入力され、出力電圧ＶｏはコンデンサＣ1 の両端間に接続された第２検出部としての２個の抵抗Ｒ6 ，Ｒ7 により分圧されて第２の検出電圧Ｖ2 として制御回路２に入力される。また、スイッチング素子Ｑ1 に流れる電流はスイッチング素子Ｑ1 に直列接続された第３検出部としての抵抗Ｒ5 の両端電圧として検出され、この電圧が第３の検出電圧Ｖ3 として制御回路２に入力される。インダクタＣＨの２次巻線Ｌ2 の両端電圧ｅ2 は、抵抗Ｒ4 を介して制御回路２に入力される。
【０００７】
ここに、制御回路２の主要部（図１４において破線で囲んだ部分）は、集積回路（たとえば、モトローラ社製ＭＣ３４２６１）として提供されており、若干の部品を外付けすれば制御回路２を構成できるようになっている。制御回路２は、第２の検出電圧Ｖ2 を基準電圧発生部２９で設定した基準電圧Ｖｒｅｆと比較し、第２の検出電圧Ｖ2 と基準電圧Ｖｒｅｆとの差分に比例した出力を発生する誤差検出部である誤差増幅部２１を備える。誤差増幅部２１から出力される誤差電圧Ｖ2 ’は、第１の検出電圧Ｖ1 とともに乗算器２２に入力され、乗算器２２からは第１の検出電圧Ｖ1 と誤差電圧Ｖ2 ’とを乗算した結果に比例する出力値ＱＭが得られる。したがって、乗算器２２の出力値ＱＭは、ＱＭ＝κＶ1 ・Ｖ2 ’（κは定数）と表すことができる。乗算器２２の出力値ＱＭは比較器２３において第３の検出電圧Ｖ3 と比較され、比較器２３の出力は、第３の検出電圧Ｖ3 が乗算器２２の出力値ＱＭ以上（Ｖ3 ≧ＱＭ）になる期間はＨレベルになる。
【０００８】
比較器２３の出力がＨレベルに立ち上がるとＲＳラッチ２４はリセットされ、ＲＳラッチ２４の出力がＬレベルになると出力回路２５の出力がＬレベルになってスイッチング素子Ｑ1 がオフになる。要するに、スイッチング素子Ｑ1 がオンである期間には、図１６（ａ）のようにインダクタＣＨの１次巻線Ｌ1 に流れる電流ｉL1が増加するとスイッチング素子Ｑ1 に流れる電流も増加するから、第３の検出電圧Ｖ3 によってスイッチング素子Ｑ1 に流れる電流を監視し、所望のエネルギーがインダクタＣＨに蓄積された時点でスイッチング素子Ｑ1 をオフにするのである。
【０００９】
このように、第１の検出電圧Ｖ1 、第２の検出電圧Ｖ2 、第３の検出電圧Ｖ3 は、スイッチング素子Ｑ1 をオフにするタイミングを決定する。言い換えると、インダクタＣＨの１次巻線Ｌ1 に流れる電流ｉL1のピーク値ＩP は抵抗Ｒ5 を流れる電流のピーク値と等しいから、ＩP ・Ｒ5 ＝Ｖ3 ＝κＶ1 ・Ｖ2 ’を満足することになり、図１７のように、電流ｉL1のピーク値ＩP の包絡線は入力電圧Ｖｉである脈流電圧と同じ形になる。
【００１０】
一方、スイッチング素子Ｑ1 をオンにするタイミングは、第４検出部であるインダクタＣＨの２次巻線Ｌ2 に第４の検出電圧として誘導される電圧ｅ2 によって決定される。すなわち、スイッチング素子Ｑ1 がオフになれば、インダクタＣＨの２次巻線Ｌ2 に図１４の矢印の極性を有した電圧ｅ2 が誘導され、インダクタＣＨに蓄積されたエネルギーが放出されると誘導電圧ｅ2 は低下するから、誘導電圧ｅ2 をゼロ点検出器２６により規定電圧と比較して誘導電圧ｅ2 がほぼ０Ｖになる時点を検出する。ゼロ点検出器２６により誘導電圧ｅ2 がほぼ０Ｖになる時点が検出されると（つまり、インダクタＣＨの蓄積エネルギーが規定値以下になると）、ＲＳラッチ２４をセットする。ＲＳラッチ２４の出力がＨレベルになると、出力回路２５の出力がＨレベルになり、スイッチング素子Ｑ1 がオンになる。すなわち、インダクタＣＨの２次巻線Ｌ2 に誘導される電圧ｅ2 を監視することによって、スイッチング素子Ｑ1 をオンにするタイミングを決定するのである。ここで、遅延回路２７およびタイマ回路２８は、ＲＳラッチ２４の動作を確実にするために設けられている。
【００１１】
上述のように、乗算器２２、比較器２３、ＲＳラッチ２４、出力回路２５によって判定制御部が構成されるのであって、主回路１の各部の電圧や電流に基づいてスイッチング素子Ｑ1 のオン・オフのタイミングを決定することにより、主回路１の出力電圧Ｖｏは制御回路２で設定した基準電圧Ｖｒｅｆに応じた一定電圧に保たれるように制御されることになる。また、入力電流波形は正弦波に近い波形になる。
【００１２】
【発明が解決しようとする課題】
ところで、第１の検出電圧Ｖ1 と入力電圧Ｖｉとの間には、上述したように、Ｖ1 ＝κ1 ・Ｖｉ（κ1 は抵抗Ｒ1 ，Ｒ2 の分圧比）という関係がある。一方、主回路１への入力電流ＩｉはインダクタＣＨの１次巻線Ｌ1 を流れる電流ｉL1のピーク値ＩP に比例し、入力電流Ｉｉの波形は、図１８のように、ピーク値ＩP の包絡線を約１／２倍にした曲線となる。ここで、入力電力をＷとするとき、入力電流Ｉｉは、Ｉｉ＝Ｗ／Ｖｉと表すことができるから、ピーク値ＩP は入力電圧Ｖｉに反比例する。また、第３の検出電圧Ｖ3 のピーク値は、Ｖ3 ＝ＩP ・Ｒ5 であるから、比例定数をκ3 とすれば、Ｖ3 ＝κ3 （１／Ｖｉ）と表すことができることになる。
【００１３】
一方、インダクタＣＨの１次巻線Ｌ1 を流れる電流ｉL1がピーク値ＩP になるときには、第１の検出電圧Ｖ1 と第３の検出電圧Ｖ3 と誤差電圧Ｖ2 ’との間には、Ｖ3 ＝κＶ1 ・Ｖ2 ’が成立するから、入力電圧Ｖｉに対する誤差電圧Ｖ2 ’は、κ3 ／κ・κ1 ＝κ2 とおけば、Ｖ2 ’＝κ2 （１／Ｖｉ2 ）となり、誤差増幅器２１から出力される誤差電圧Ｖ2 ’は、入力電圧の２乗に反比例することになる。
【００１４】
また、出力に接続される負荷で消費する電力Ｗ’は電源装置のロスを無視すると入力電力Ｗと等しくなり、Ｉｉ＝Ｗ／Ｖｉでピーク値ＩP は入力電力Ｗに比例するため、Ｖ2 ’＝Ｖ3 ／κＶ1 より、誤差増幅器２１から出力される誤差電圧Ｖ2 ’は負荷で消費する電力に比例することになる。
【００１５】
このことは、上記構成の電源装置について、負荷を変更せずに出力電圧Ｖｏを一定に保ち、入力電圧Ｖｉのみが変化した場合に、誤差電圧Ｖ2 ’には入力電圧Ｖｉの変化倍率の２乗倍の変化幅が要求されることを意味している。たとえば、入力電圧Ｖｉが１００〜３００Ｖの間で変化し、他の条件は変更されないものとすれば、入力電圧Ｖｉが１００Ｖである場合に比較して入力電圧が３００Ｖである場合には、入力電圧Ｖｉの変化倍率が３倍であるから、誤差電圧Ｖ2 ’を１／９の大きさに制御しなければならない。
【００１６】
すなわち、乗算器２２の入力電圧Ｖ2 ’の許容範囲の上限値をＶ2H’、下限値をＶ2L’とし、入力電圧の上限値をＶH 、下限値をＶL とすれば、Ｖ2H’≧κ2 （１／ＶL 2 ）、かつ、Ｖ2L’≦κ2 （１／ＶH 2 ）＝κ2 （ＶL ／ＶH ）2 （１／ＶL 2 ）を満たさなければならないから、（ＶH ／ＶL ）2 Ｖ2L’≦Ｖ2H’という関係が得られる。したがって、Ｖ2H’／Ｖ2L’≧（ＶH ／ＶL ）2 となるのであり、誤差電圧Ｖ2 ’は、入力電圧Ｖｉの変化倍率の２乗に反比例した倍率で変化するのである。しかも負荷が変動する場合は、さらに負荷の変動倍率を乗じた倍率で変化することになる。
【００１７】
しかしながら、誤差増幅器２１の出力電圧や、誤差増幅器２１の出力に接続されている乗算器２２の入力電圧には制限があり、特に上述したように既製の集積回路を制御回路２に用いる場合には仕様として規定されているから、誤差電圧Ｖ2 ’の変化倍率が大きいと正常な制御ができなくなるという問題が生じる。たとえば、誤差電圧Ｖ2 ’が許容範囲の上限値を越えようとすると出力電圧Ｖｏは所定電圧よりも下がることになり、逆に誤差電圧Ｖ2 ’が許容範囲の下限値よりも下がろうとすると出力電圧Ｖｏが所定電圧を越え、場合によっては主回路１が破壊してしまうという問題が生じる。
【００１８】
ここで、実動作上直接関係するスイッチング素子Ｑ1 のオフ動作を更に詳細に考察すると、スイッチング素子Ｑ1 のオン幅は以下の要因で決定されていることが分かる。
（１）第３の検出電圧Ｖ3 が乗算器２２の出力値ＱＭに達するまでの時間（図１９（ａ））。
（２）第３の検出電圧Ｖ3 が乗算器２２の出力値ＱＭに達してから出力回路２５の出力がＬレベルになるまでの遅れ時間（図１９（ｂ））、出力回路２５の出力がＬレベルになってから実際にスイッチング素子Ｑ1 がオフするまでの遅れ時間（図１９（ｃ））。
【００１９】
特に誤差電圧Ｖ2 ’が許容範囲の下限値付近では、スイッチング素子Ｑ1 のオン幅を極力短くする制御が要求されるが、上記（２）の影響が大きくなり、実際のオン幅が制限されることになる。つまり、このトータル時間がオン幅の制限となり、集積回路単体の能力として本来存在する出力可能な最小オン時間よりも長いオン時間の出力を行ってしまうとともに、実質的に問題となるスイッチング素子Ｑ1 のオン時間はさらに長くなってしまい、制御可能な入力電圧Ｖｉが制限されてしまう。
【００２０】
これらの問題を改善したものが特許第３０９３８９３号に示されている。本例においては、入力電圧を監視することにより入力電圧値に応じて乗算器入力であるＶ1 及びＶ2 ’を変化させる補正回路を用いて乗算器の出力を能力限界まで正確な制御を可能とした例、つまりは広い入力電圧で変動する場合においても図１９における乗算器の出力値ＱＭが能力限界まで正確な動作で下限値まで動作可能とした例が開示されている。
【００２１】
また、図２０に示すように入力電圧を監視することにより入力電圧値に応じて第３の検出電圧Ｖ3 を検出する抵抗Ｒ5 の値を切り替えた例、つまりは入力電圧が高くなると第３の検出電圧Ｖ3 の検出抵抗Ｒ5 の抵抗値を大きくなるように切り替えて、図１９における検出電圧Ｖ3 の傾きを大きくして図１９の（ａ）を短い時間まで動作可能とした例も開示されている。
【００２２】
しかしながら、本例においては入力電圧を監視する回路及び検出抵抗を切り替えるための回路等が必要であり、回路が複雑となってしまい、装置のコストアップ、大型化につながってしまうという課題がある。
本発明は上記問題点の解決を目的とするものであり、簡単な回路構成で入力電圧が広範囲にわたって変化しても出力電圧を一定に保つことができるようにした電源装置を提供しようとするものである。
【００２３】
【課題を解決するための手段】
請求項１の発明によれば、上記の課題を解決するために、図１に示すように、スイッチング素子Ｑ1 およびインダクタＣＨを含みスイッチング素子Ｑ1 のオン期間にインダクタＣＨに蓄積したエネルギーをスイッチング素子Ｑ1 のオフ期間に出力側に放出させることにより直流電圧変換を行うチョッパ回路よりなる主回路１と、スイッチング素子Ｑ1 をオン・オフ制御する制御回路２とを備え、制御回路２は、主回路１への入力電圧Ｖｉに比例した第１の検出電圧Ｖ1 を発生する第１検出部と、主回路１の出力電圧Ｖｏに比例した第２の検出電圧Ｖ2 を発生する第２検出部と、スイッチング素子Ｑ1 と直列に接続された電流検出抵抗Ｒ5 を含みスイッチング素子Ｑ1 への通電電流に比例した第３の検出電圧Ｖ3 を発生する第３検出部と、インダクタＣＨに流れる電流に応じた第４の検出電圧ｅ2 を発生する第４検出部と、第２の検出電圧Ｖ2 と設定電圧Ｖｒｅｆとの差分を誤差電圧Ｖ2 ’として出力する誤差検出部２１と、第３の検出電圧Ｖ3 が第１の検出電圧Ｖ1 と誤差電圧Ｖ2 ’との積に規定倍率κを乗じた電圧値κＶ1 ・Ｖ2 ’になった後、所定の遅れ時間後にスイッチング素子Ｑ1 をオフにし、インダクタＣＨの蓄積エネルギーが規定値以下まで放出されたことを第４の検出電圧ｅ2 に基づいて検出した後、所定の遅れ時間後にスイッチング素子Ｑ1 をオンにする判定制御部と、前記スイッチング素子Ｑ1 と前記電流検出抵抗Ｒ5 との接続点に第１の抵抗Ｒ17の一端を接続し、第１の抵抗Ｒ17の他端と直流電圧との間に第２の抵抗Ｒ16を接続し、第１の抵抗Ｒ17と第２の抵抗Ｒ16の接続点の電圧を第３の検出電圧Ｖ3 として出力することにより、インダクタＣＨの蓄積エネルギーが規定値以下まで放出されたことを第４の検出電圧ｅ2 に基づいて検出した時に、前記第３の検出電圧Ｖ3 に所定の電圧が発生しているように調節する電圧調節回路３とを具備することを特徴とするものである。
【００２４】
請求項２の発明によれば、前記電圧調節回路３は、図１に示すように、インダクタＣＨの蓄積エネルギーが無くなると、前記第２の抵抗Ｒ16を介して第３の検出電圧Ｖ3 への充電を開始するようにして、インダクタＣＨの蓄積エネルギーが規定値以下まで放出されたことを第４の検出電圧ｅ2 に基づいて検出した時に、前記第３の検出電圧Ｖ3 に所定の電圧が発生しているように調節することを特徴とするものである。
請求項３の発明によれば、前記電圧調節回路３は、図６、図８、図１０、図１１に示すように、第２の抵抗Ｒ16を介して第３の検出電圧Ｖ3 に直流電圧を重畳させるようにして、インダクタＣＨの蓄積エネルギーが規定値以下まで放出されたことを第４の検出電圧ｅ2 に基づいて検出した時に、前記第３の検出電圧Ｖ3 に所定の電圧が発生しているように調節することを特徴とするものである。
【００２５】
請求項４の発明によれば、前記主回路１には商用交流電源ＡＣを全波整流した脈流電圧Ｖｉが入力され、前記電圧調節回路３は、図１０に示すように、前記商用交流電源ＡＣの実効値に応じた直流電圧を第２の抵抗Ｒ16を介して第３の検出電圧Ｖ3 に重畳させるようにしてインダクタＣＨの蓄積エネルギーが規定値以下まで放出されたことを第４の検出電圧ｅ2 に基づいて検出した時に、前記第３の検出電圧Ｖ3 に所定の電圧が発生しているように調節することを特徴とするものである。
請求項５の発明によれば、前記主回路１には商用交流電源ＡＣを全波整流した脈流電圧Ｖｉが入力され、前記電圧調節回路３は、図１１、図１２に示すように、前記脈流電圧Ｖｉの瞬時値に応じた直流電圧を第２の抵抗Ｒ16を介して第３の検出電圧Ｖ3 に重畳させるようにしてインダクタＣＨの蓄積エネルギーが規定値以下まで放出されたことを第４の検出電圧ｅ2 に基づいて検出した時に、前記第３の検出電圧Ｖ3 に所定の電圧が発生しているように調節することを特徴とするものである。
【００２６】
請求項６の発明によれば、図８、図９に示すように、前記電圧調節回路３は前記直流電圧を第２の抵抗Ｒ16を介して第３の検出電圧Ｖ3 に重畳させる電圧源を有し、前記電圧源の電圧値は前記第１の検出電圧Ｖ1 と誤差電圧Ｖ2 ’との積に規定倍率κを乗じた電圧値κＶ1 ・Ｖ2 ’の最大値より小さいことを特徴とするものである。
請求項７の発明によれば、図１３に示すように、前記主回路１の出力には放電灯ｌａを点灯させる放電灯点灯回路が接続されることを特徴とするものである。
【００２７】
【発明の実施の形態】
（実施形態１）
第１の実施形態を図１に示す。本実施形態は、図１４に示した従来構成に電圧調節部として電圧調節回路３を追加し、検出抵抗Ｒ5 の電圧値が０Ｖより小さくなると、検出電圧Ｖ3 を得るための検出部に充電を開始し、ゼロ点検出器２６により誘導電圧ｅ2 がほぼ０Ｖになる時点が検出される時に、検出電圧が発生しているようにすることにより、図１９の（ａ）を短い時間まで動作可能とした例である。
【００２８】
本実施形態の動作を説明するにあたり、まず、図１５、図１６で説明した主回路動作について図２を用いて更に説明を付け加える。前述のようにインダクタＬ1 に蓄積されたエネルギーが図２の▲１▼に示すようにダイオードＤ1 を介して放出される。インダクタＬ1 に流れる電流ｉL1が零になるとコンデンサＣ3 を介して図２の▲２▼に示すように逆方向に流れ始めるとともに、スイッチング素子Ｑ1 及び抵抗Ｒ5 の両端電圧のＶDS及びインダクタＣＨの二次巻線Ｌ2 の両端電圧ｅ2 は低下を始める。この様子を図３に示す。ここで、Ｃ3 はスイッチング素子Ｑ1 の寄生容量及びスイッチング損失低減や雑音低減のために通常スイッチング素子Ｑ1 の両端に接続するコンデンサの合成容量である。
【００２９】
２次巻線Ｌ2 の両端電圧ｅ2 が所定レベル以下となると、ドライブ回路出力をＨレベルに立ち上げる。このとき、検出電圧Ｖ3 が乗算器２２の出力値ＱＭに達してから出力回路２５の出力がＬレベルになるまでの遅れ時間が存在したように、ｅ2 が所定レベル以下になってから出力回路２５の出力がＨレベルになるまでにも遅れ時間が存在する。これを図３の（ｄ）に示す。このようにして、インダクタＬ1 の蓄積エネルギーが規定値以下まで放出されたことを検出した後、所定の遅れ時間後、スイッチング素子Ｑ1 をオンさせる動作をする。
【００３０】
次に、入力電圧Ｖｉが低い場合と高い場合の動作について説明を付け加える。入力電圧Ｖｉが低い場合の動作を図４（Ａ）に示す。インダクタＬ1 の電流ｉL1の傾きは−（Ｖｏ−Ｖｉ）／Ｌ1 であり、Ｖｉが低いため傾きが大きくなる。インダクタＬ1 の電流ｉL1が前述のように負方向に流れ出すとＶDSが低下開始するが、ｉL1の傾きが大きいため、コンデンサＣ3 の放電時間が短く、ＶDSの傾きも大きくなる。ここで、２次巻線Ｌ2 の両端電圧ｅ2 の正方向電圧はｎ2 ／ｎ1 （Ｖｏ−Ｖｉ）で大きくなるが、上記の通りＶDSの傾き、つまりはｅ2 の傾きが大きいため、ｅ2 が低下開始してから所定レベル以下となるまでの時間は短くなる。したがって、インダクタＬ1 の電流ｉL1が負方向に流れてから、ｅ2 が所定レベル以下となることを検出するまでの時間が短くなる。そして、ｅ2 が所定レベル以下となってから所定の遅れ時間（ｄ）の経過後に、スイッチング素子Ｑ1 をオンさせる。
【００３１】
入力電圧Ｖｉが高い場合の動作を図４（Ｂ）に示す。インダクタＬ1 の電流ｉL1の傾きは、−（Ｖｏ−Ｖｉ）／Ｌ1 であり、今度は入力電圧Ｖｉが高いため傾きが小さくなる。インダクタＬ1 の電流ｉL1が負方向に流れ出すと、同様にＶDSが低下開始するが、ｉL1の傾きが小さいため、コンデンサＣ3 の放電時間が長く、ＶDSの傾きも小さくなる。ここで、二次巻線Ｌ2 の両端電圧ｅ2 の正方向電圧は（ｎ2 ／ｎ1 ）（Ｖｏ−Ｖｉ）で逆に小さくなるが、ＶDSの傾き、つまりはｅ2 の傾きが小さいため、ｅ2 が低下開始してから所定レベル以下となるまでの時間が長くなる。したがって、インダクタＬ1 の電流ｉL1が負方向に流れてから、ｅ2 が所定レベル以下となることを検出するまでの時間が長くなる。そして、ｅ2 が所定レベル以下となってから同様の所定の遅れ時間（ｄ）の経過後に、スイッチング素子Ｑ1 をオンさせる。
【００３２】
このとき、コンデンサＣ3 の電荷が放電し切る前にスイッチング素子Ｑ1 はオンするため、コンデンサＣ3 の放電電流がスイッチング素子Ｑ1 の電流ｉQ1として観測されるが、コンデンサＣ3 をスイッチング素子Ｑ1 と並列に接続していることにより抵抗Ｒ5 の両端電圧に影響を及ぼさない。
つまりは、入力電圧Ｖｉが高い場合にインダクタＬ1 の電流ｉL1が負方向に流れる時間、すなわち抵抗Ｒ5 に負電圧が印加されている時間が長くなることを利用してやればよく、図１の実施形態では、抵抗Ｒ5 に負電圧が発生すると、トランジスタＱ3 がオンして抵抗Ｒ16を介してコンデンサＣ4 つまりは検出電圧Ｖ3 を充電していくものである。
【００３３】
図５をもとに動作説明を行う。［１］は図４（Ｂ）に対応したものであり、ｅ2 が所定レベル以下となることを検出してから遅れ時間（ｄ）の経過後に、スイッチング素子Ｑ1 がオンし、流れる電流ｉQ1を示した図である。［２ａ］及び［２ｂ］は電圧調節回路３を追加する前の検出電圧Ｖ3 及びドライブ回路２５の出力波形を示した図であり、乗算器出力ＱＭが（１），（２），（３）と変化したときに対応したドライブ回路出力幅を示した図である。これより分かるようにドライブ回路出力幅は、検出電圧Ｖ3 が負電圧から乗算器２２の出力値ＱＭに達するまでの時間（ａ）と前述の所定の遅れ時間（ｂ）を加算した時間となり、少なくとも検出電圧Ｖ3 が負電圧から正の電圧になる時間と、所定の遅れ時間（ｂ）とを加算した出力幅以上での制御しか不可能である。
【００３４】
図５の［３ａ］及び［３ｂ］は電圧調節回路３を追加した時の検出電圧Ｖ3 及びドライブ回路２５の出力波形を示した図であり、乗算器出力ＱＭが上記と同様（１），（２），（３）と変化したときに対応したドライブ回路出力幅を示した図である。インダクタ電流ｉL1が負電流となり、抵抗Ｒ5 の両端電圧に負電圧が発生すると、検出電圧Ｖ3 には電圧調節回路３からの充電電流により電圧が発生し、徐々に高くなっていく。インダクタ電流ｉL1に正方向の電流が流れ始めると電圧調節回路３からの充電は停止し、傾きが変わって抵抗Ｒ5 の両端電圧に応じた傾きの電圧が発生する。
【００３５】
乗算器出力ＱＭが（１）の場合は、ＱＭに達する時の検出電圧Ｖ3 が抵抗Ｒ5 の両端電圧で支配的となるため、ドライブ回路出力幅は電圧調節回路３を追加する前とあまり変わらない。
乗算器出力ＱＭが（２）の場合は、ＱＭに達する時の検出電圧Ｖ3 が電圧調節回路３からの充電電流で支配的となり、ドライブ回路出力がＨレベルになった瞬間に検出電圧Ｖ3 が乗算器出力ＱＭに達しているので、ドライブ回路出力幅は所定の遅れ時間（ｂ）のみとなる。
【００３６】
乗算器出力ＱＭが（３）の場合も、ＱＭに達する時の検出電圧Ｖ3 が電圧調節回路３からの充電電流で支配的となり、この場合は、ｅ2 が所定レベル以下となることを検出する以前に検出電圧Ｖ3 が乗算器出力ＱＭ以上になっている為、ドライブ回路出力はＨレベルに立ち上がらない。これは、スイッチング素子Ｑ1 がオンすると電源装置の出力Ｖｏが所定の電圧値以上の電圧に昇圧してしまう状態である。
更に、乗算器出力ＱＭが（２）と（３）の中間にあり、遅れ時間（ｄ）の間に検出電圧Ｖ3 が乗算器出力ＱＭに達する場合は、図５の［３ｂ］における（ｄ）と（ｂ）の期間が重なることになり、集積回路の出力パルス幅の下限限界値まで変化することになる。
【００３７】
なお、入力電圧Ｖｉが低い場合は、上述のように電圧調節回路３からの充電電流が流れる期間が短いこと、及び乗算器出力ＱＭが比較的高い値をとっていることより、実質的に電圧調節回路３の影響は無い。
このようにして、ドライブ回路出力幅の制御できる範囲を広げているので、入力電圧Ｖｉが比較的広範囲にわたって変化しても、出力電圧Ｖｏをほぼ一定に保つことができるのである。しかも、出力電圧Ｖｏが昇圧するような状態（例えば入力電圧が高く、負荷が小さくなった状態）になれば、自動的にドライブ回路出力を停止することにより、昇圧を防止できるとともに出力電圧Ｖｏをほぼ一定に保つことができる。
【００３８】
（実施形態２）
第２の実施形態を図６に示す。本実施形態は、図１に示した実施形態１の電圧調節回路３の構成を変えて、電圧調節回路３から直流電流を第３検出部に重畳させたものである。つまり、電圧源、ここでは制御回路の電源のＶｃｃから抵抗Ｒ16、Ｒ17及び検出抵抗Ｒ5 の分圧比で決まる直流電圧（Ｖｃｃ×（Ｒ17＋Ｒ5 ）／（Ｒ16＋Ｒ17＋Ｒ5 ））を検出電圧Ｖ3 に重畳させているものである。
【００３９】
図７をもとに動作説明を行う。（Ａ）及び（Ｂ）は電圧調節回路３を追加した時の検出電圧Ｖ3 及びドライブ回路２５の出力波形を示した図であり、乗算器の出力ＱＭが上記と同様（１），（２），（３）と変化したときに対応したドライブ回路出力幅を図５に対応した形で示した図である。前述のように、検出電圧Ｖ3 は検出抵抗Ｒ5 の両端電圧ＶR5に直流電圧が重畳した電圧となる。
【００４０】
乗算器出力ＱＭが（１），（２）の場合、検出電圧Ｖ3 がＱＭに達するまでの時間（ａ）は、直流電圧が重畳しているため、電圧調節回路３が無い時と比較して短くなる。
乗算器出力ＱＭが（３）の場合は、ｅ2 が所定レベル以下となることを検出する時に検出電圧Ｖ3 が乗算器出力ＱＭ以上になっているため、ドライブ回路出力はＨレベルに立ち上がらない。これは、スイッチング素子Ｑ1 がオンすると電源装置の出力Ｖｏが所定の電圧値以上の電圧に昇圧してしまう状態である。
【００４１】
つまり、正確な制御が可能な乗算器出力ＱＭの下限値（出力Ｖｏを所定の電圧に制御可能な下限値）をＱＭ’とすると、少なくともＶR5の負電圧とＱＭ’を加算した直流電圧を加えることにより、非常に簡単な回路構成でドライブ回路出力のオン幅はより短くなるところまで制御可能となる。しかも、出力電圧Ｖｏが昇圧するような状態（例えば入力電圧が高く、負荷が小さくなった状態）になれば、自動的にドライブ回路出力を停止することにより、昇圧を防止できるとともに出力電圧Ｖｏをほぼ一定に保つことができる。
なお、入力電圧Ｖｉが低い場合も電圧調節回路３から充電電流が重畳されている状態であるが、この重畳電圧値は通常０．１Ｖ程度以下で十分であり、乗算器出力ＱＭの動作範囲に対して十分小さくほとんど影響は無い。
【００４２】
（実施形態３）
第３の実施形態を図８に示す。本実施形態は、図６に示した実施形態２の電圧源の構成を変えて、電圧源の電圧値を乗算器出力ＱＭの上限値よりも小さく、乗算器出力ＱＭが下限値付近で必要な重畳電圧値よりも大きな値に設定して、入力電圧Ｖｉが低い場合に電圧調節回路３の影響を無くした例である。
【００４３】
図９をもとに動作を説明する。検出電圧Ｖ3 が小さい領域、つまり乗算器出力ＱＭが小さい場合に関係する領域では電圧調節回路３から重畳される電圧が検出電圧Ｖ3 に対して支配的となる。検出電圧Ｖ3 が高くなって行くにつれて電圧調節回路３から重畳される電圧値が小さくなり、検出抵抗Ｒ5 の両端電圧が電圧調節回路３の電圧源の電圧値以上となると電圧調節回路３からの重畳電流が無くなり、検出抵抗Ｒ5 の両端電圧で支配される電圧値となる。
【００４４】
このようにして、乗算器出力ＱＭが低い場合（入力電圧Ｖｉが高い場合）には実施形態２と同様の動作が可能で、しかも乗算器出力ＱＭが高い場合（入力電圧Ｖｉが低い場合）には電圧調節回路３の影響を無くすことができるため、実施形態２よりもドライブ回路出力幅の制御できる範囲が広がるとともに同様な効果も得られる。
【００４５】
（実施形態４）
第４の実施形態を図１０に示す。本実施形態は、図６に示した実施形態２の電圧源の構成を変えて、入力電圧Ｖｉを抵抗Ｒ18，Ｒ19により分圧し、電解コンデンサＣ4 に充電された電圧値を電圧源として用いている。電解コンデンサＣ4 には入力電圧Ｖｉの瞬時値ではなく実効値に応じた電圧値が得られる。このように交流電源ＡＣの実効値に応じた電圧値を電圧源とすることにより、入力電圧Ｖｉが高くなる交流電源ＡＣが高い場合は電圧調節回路３の影響を大きくし、入力電圧Ｖｉが低くなる交流電源ＡＣが低い場合は電圧調節回路３の影響を小さくできる。つまり、乗算器出力ＱＭが低い場合（入力電圧Ｖｉが高くなる交流電源ＡＣが高い場合）は電圧源の電圧が高く、検出電圧Ｖ3 に重畳される電圧値が高くなり、前述の効果を得られるとともに、乗算器出力ＱＭが高い場合（入力電圧Ｖｉが低くなる交流電源ＡＣが低い場合）は電圧源の電圧が低く、検出電圧Ｖ3 に重畳される電圧値が低くなり、電圧調節回路３の影響を小さくできる。本実施形態においても実施形態２よりもドライブ回路出力幅の制御できる範囲が広がるとともに同様な効果が得られる。
【００４６】
（実施形態５）
第５の実施形態を図１１に示す。本実施形態は、図６に示した実施形態２の電圧源の構成を変えて、入力電圧Ｖｉの瞬時値つまりは全波整流された脈流波形に応じた電圧値を電圧源とし、入力電圧Ｖｉが高くなる脈流波形の山部では電圧調節回路３の影響を大きくし、入力電圧Ｖｉが低くなる脈流波形の谷部では電圧調節回路３の影響を小さくした例である。
【００４７】
図１１（Ａ）の実施形態においては、ツェナーダイオードＺＤ1 及びコンデンサＣ4 で設定される一定電圧に入力電圧Ｖｉ（全波整流された脈流波形の瞬時値）に応じた電圧降下を得る抵抗Ｒ19の両端電圧を加算した電圧を電圧源としている。この時の電圧源波形は図１２（Ａ）のようになる。
図１１（Ｂ）の実施形態においては、入力電圧Ｖｉに応じた検出電圧Ｖ1 を検出する第１検出部を構成する抵抗Ｒ1 ，Ｒ2 を流用し、電圧値調整のために抵抗Ｒ19を追加した構成として、電圧源波形が図１２（Ｂ）で示すように入力電圧Ｖｉ（全波整流された脈流波形の瞬時値）に応じた波形となるようにしている。
【００４８】
このような構成とすることにより、出力電圧Ｖｏの昇圧に大きく影響する脈流波形の山部で電圧調節回路３の影響を大きくすることができる。しかも脈流波形の谷部では電圧調節回路３の影響をほとんど無くすことができるので、谷部でスイッチング素子Ｑ1 のオン幅が短くならず、入力電流の谷部付近で入力電流がほとんど流れない期間が長くなることを防止できる。これにより、入力電流の高調波電流成分を低減できる。
なお、本実施形態の構成とすることにより、交流電源ＡＣの実効値に応じた電圧値に応じても電圧源の電圧値は変動するので、実施形態４の効果も併せ持つことになる。
【００４９】
（実施形態６）
第６の実施形態を図１３に示す。本実施形態は、今まで説明してきた電源装置の負荷として放電灯ｌａ及び放電灯ｌａを点灯させるインバータ回路４からなる放電灯点灯回路を用いた例である。放電灯点灯回路は周知の通り、出力を低減させる調光機能が付加される、あるいは調光機能が無くても放電灯の短寿命を防止するために点灯させる前に放電灯のフィラメントのみを加熱するいわゆる先行予熱機能が付加されており、通常使用状態での負荷としての変動が大きい。つまり、放電灯点灯回路のように変動の大きい負荷を前述の電源装置と組み合わせることにより、本発明の効果がより顕著に活かされるものである。
以上述べてきた各実施形態では主回路１を昇圧型のチョッパ回路としたが、他の形式のチョッパ回路（降圧型や反転型（昇降圧型）など）であっても本発明の技術思想を適用することができることは言うまでもない。
【００５０】
【発明の効果】
請求項１の発明によれば、チョッパ回路を用いた電源装置において、インダクタの蓄積エネルギーが規定値以下まで放出されたことをインダクタに流れる電流に基づいて検出した後、所定の遅れ時間後にスイッチング素子をオンすると共に、スイッチング素子への通電電流が出力電圧と設定電圧との差分と入力電圧との積に応じて決まる所定の値に達した後、所定の遅れ時間後にスイッチング素子をオフする制御回路に、インダクタの蓄積エネルギーが規定値以下まで放出されたことをインダクタに流れる電流に基づいて検出した時に、スイッチング素子への通電電流の検出電圧に所定の電圧が発生しているように調節する電圧調節部を付加したので、検出抵抗を切り替えるような複雑な回路構成を用いることなく、簡単な回路構成でスイッチング素子のオン期間幅の制御可能範囲を下限方向に拡張する効果があり、したがって、入力電圧が広範囲にわたって変化しても出力電圧を一定に保つことができる。
【００５１】
請求項２の発明によれば、インダクタの蓄積エネルギーが無くなると、スイッチング素子への通電電流の検出電圧への充電を開始するようにしたので、常に検出電圧への充電を行う場合に比べると、検出電圧への影響を少なくできる効果がある。
請求項３の発明によれば、スイッチング素子への通電電流の検出電圧に直流電圧を重畳させるようにしたので、検出電圧への充電をオン・オフする回路が不要となり、非常に簡単な回路構成で実現できる効果がある。
請求項４の発明によれば、スイッチング素子への通電電流の検出電圧に商用交流電源の実効値に応じた直流電圧を重畳させるようにしたので、商用交流電源の実効値が高い場合には、スイッチング素子のオン期間幅の制御可能範囲を下限方向に拡張する効果が大きくなる利点がある。
【００５２】
請求項５の発明によれば、スイッチング素子への通電電流の検出電圧に商用交流電源の瞬時値に応じた直流電圧を重畳させるようにしたので、商用交流電源の瞬時値が高い整流出力の山部では、スイッチング素子のオン期間幅の制御可能範囲を下限方向に拡張する効果が大きくなる利点がある。
請求項６の発明によれば、スイッチング素子への通電電流の検出電圧に重畳される直流電圧の上限を規定したので、入力電圧が低い場合にスイッチング素子のオン期間幅を短縮する効果を制限できる。
請求項７の発明によれば、チョッパ回路の出力に放電灯点灯回路を接続したので、調光制御や予熱制御による負荷変動に対して出力電圧を一定に保つことができると共に、商用電源電圧の異なる用途に同じ点灯回路を利用できるので、コストダウンが可能となる。
【図面の簡単な説明】
【図１】本発明の実施形態１の回路図である。
【図２】図１の主回路の動作説明のための回路図である。
【図３】本発明の実施形態１の動作説明図である。
【図４】本発明の実施形態１の入力電圧が低い場合と高い場合の動作説明図である。
【図５】本発明の実施形態１の電圧調節回路が無い場合と有る場合の動作説明図である。
【図６】本発明の実施形態２の要部回路図である。
【図７】本発明の実施形態２の動作説明図である。
【図８】本発明の実施形態３の要部回路図である。
【図９】本発明の実施形態３の動作説明図である。
【図１０】本発明の実施形態４の要部回路図である。
【図１１】本発明の実施形態５の要部回路図である。
【図１２】本発明の実施形態５の動作説明図である。
【図１３】本発明の実施形態６の回路図である。
【図１４】従来例１の回路図である。
【図１５】図１４の主回路の要部構成を示す回路図である。
【図１６】図１４の主回路のインダクタ電流とその２次巻線電圧を示す波形図である。
【図１７】図１４の主回路のインダクタ電流と入力電圧を示す波形図である。
【図１８】図１４の主回路のインダクタ電流と入力電流を示す波形図である。
【図１９】図１４の主回路のスイッチング素子の動作を示す波形図である。
【図２０】従来例２の回路図である。
【符号の説明】
１    主回路
２    制御回路
３    電圧調節回路
Ｑ1   スイッチング素子
ＣＨ  インダクタ
Ｖ1   第１の検出電圧
Ｖ2   第２の検出電圧
Ｖ3   第３の検出電圧
ｅ2   第４の検出電圧
【図１】
0004058968.tif 000002
【図２】
0004058968.tif 000003
【図３】
0004058968.tif 000004
【図４】
0004058968.tif 000005
【図５】
0004058968.tif 000006
【図６】
0004058968.tif 000007
【図７】
0004058968.tif 000008
【図８】
0004058968.tif 000009
【図９】
0004058968.tif 000010
【図１０】
0004058968.tif 000011
【図１１】
0004058968.tif 000012
【図１２】
0004058968.tif 000013
【図１３】
0004058968.tif 000014
【図１４】
0004058968.tif 000015
【図１５】
0004058968.tif 000016
【図１６】
0004058968.tif 000017
【図１７】
0004058968.tif 000018
【図１８】
0004058968.tif 000019
【図１９】
0004058968.tif 000020
【図２０】
0004058968.tif 000021