(57)【特許請求の範囲】
【請求項１】
ＣＭＯＳソフトクリッパー回路において、
入力ノードと出力ノードとの間に結合されている第一相互コンダクタンス、
前記入力ノードへ結合されている入力端を具備する第二相互コンダクタンス、  前記第二相互コンダクタンスの出力端へ結合している入力端を具備している比較器、
前記第二相互コンダクタンスの出力端と前記出力ノードとの間に結合されているスイッチング回路、
を有しており、前記比較器への入力端における値がニー値を超える場合に前記スイッチング回路を活性化させるために前記比較器の出力端が前記スイッチング回路の制御入力端へ結合されている、ことを特徴とするＣＭＯＳソフトクリッパー回路。
【請求項２】
請求項１において、更に、前記ニー値を超えた後に伝達曲線の勾配を変化させるためにスケーリング回路が前記第二トランスコンダクタンスの出力端へ結合されていることを特徴とするＣＭＯＳソフトクリッパー回路。
【請求項３】
請求項２において、前記スケーリング回路がカレントミラーを有していることを特徴とするＣＭＯＳソフトクリッパー回路。
【請求項４】
請求項１において、更に、前記第二相互コンダクタンスの電流出力を電圧へ変換させるために抵抗が前記比較器の入力端へ結合されていることを特徴とするＣＭＯＳソフトクリッパー回路。
【請求項５】
請求項１において、前記第一相互コンダクタンスがカレントミラーを有していることを特徴とするＣＭＯＳソフトクリッパー回路。
【請求項６】
請求項１において、前記入力ノード及び出力ノードが差動信号線を有していることを特徴とするＣＭＯＳソフトクリッパー回路。
【請求項７】
請求項１において、前記比較器が入力端の間でのリセットを可能とさせるために検知入力端とリセット入力端とを有していることを特徴とするＣＭＯＳソフトクリッパー回路。
【請求項８】
請求項１において、前記第二相互コンダクタンスからの出力信号が電流であり、前記電流は前記スイッチング回路を介して前記出力ノードへ供給されると共に前記スイッチング回路の活性化のために前記比較器へ入力を与えるために使用されることを特徴とするＣＭＯＳソフトクリッパー回路。
【請求項９】
ＣＭＯＳソフトクリッパー回路において、
入力ノードと出力ノードとの間に結合されている第一相互コンダクタンス、
前記入力ノードへ結合している入力端を具備する第二相互コンダクタンス、
前記第二相互コンダクタンスの出力端へ結合している入力端を具備している比較器、
前記第二相互コンダクタンスの出力端と前記出力ノードとの間に結合されているスイッチング回路、
前記比較器の入力端における値がニー値を超える場合に前記スイッチング回路を活性化させるために前記スイッチング回路の制御入力端へ結合されている前記比較器の出力端、
前記ニー値を超えた後に伝達曲線の勾配を変化させるために前記第二相互コンダクタンスの出力端へ結合しているスケーリング回路、
前記第二相互コンダクタンスの電流出力を電圧へ変換させるために前記比較器の入力端へ結合している抵抗、
を有しており、前記第二相互コンダクタンスからの出力信号が電流であり、前記電流が前記スイッチング回路を介して前記出力ノードへ供給されると共に前記スイッチング回路の活性化のために前記比較器への入力を与えるために使用される、ことを特徴とするＣＭＯＳソフトクリッパー回路。
【請求項１０】
請求項９において、前記第一相互コンダクタンスがカレントミラーを有していることを特徴とするＣＭＯＳソフトクリッパー回路。
【請求項１１】
請求項９において、前記入力ノード及び出力ノードが差動信号線を有していることを特徴とするＣＭＯＳソフトクリッパー回路。
【請求項１２】
請求項９において、前記比較器が入力端の間でのリセットを可能とさせるために検知入力端とリセット入力端とを有していることを特徴とするＣＭＯＳソフトクリッパー回路。
【請求項１３】
請求項９において、前記スケーリング回路がカレントミラーを有していることを特徴とするＣＭＯＳソフトクリッパー回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、クリッパー回路に関するものであって、更に詳細には、ＣＭＯＳ技術におけるクリッパー回路に関するものである。
【０００２】
【従来の技術】
クリッパー回路は、信号の最大電圧又は電流をクリップするために使用される。固定した最大レベルを課す代わりに、ソフトクリッパー回路は、特定したニーポイント即ち屈曲点において伝達関数の勾配を減少させる。
【０００３】
クリッパー回路に対する１つの適用例は、アナログ信号をデジタル形態へ変換させる場合であり、その場合に、最大値をアナログ・デジタル変換器のレンジ内に制限することが望ましい。クリッパー回路のニーポイント即ち屈曲点は、最も顕著なデータが見つかる箇所に依存して、最小位置近くか又は最大位置近くのいずれかに位置させることが可能である。
【０００４】
クリッパー回路はバイポーラプロセス又はＢｉＣＭＯＳプロセスで実現されている。典型的に、勾配を変化させるためのニーポイント即ち屈曲点は制御電圧で設定される。
【０００５】
【発明が解決しようとする課題】
本発明は、以上の点に鑑みなされたものであって、ＣＭＯＳ技術でソフトクリッパー回路を実現する回路を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明は、ＣＭＯＳ技術でソフトクリッパー回路を提供している。本回路は、ニーポイントをプログラムすることを可能とするばかりか、ニーポイントの後の曲線の勾配をプログラムすることも可能としている。このことは、第一相互コンダクタンスと並列に第二相互コンダクタンスを配置させ、且つニーレベルに到達した場合に第二相互コンダクタンスの出力端を第一相互コンダクタンスの出力端へ接続させるためにスイッチング回路を使用することによって達成される。このことは、第二相互コンダクタンスへ結合されている入力端を具備しており且つスイッチング回路の制御ノードを制御する比較器によって決定される。
【０００７】
本発明は、好適には、電流モードで実現され、第二相互コンダクタンスの電流出力は比較器入力に対する電圧へ変換される。出力端へ接続させると共に比較機能を実施するためにこの同一の電流を使用することによって、スイッチング点におけるオフセットが開始される。
【０００８】
本発明は、更に、好適には、ニー値に到達した後にその勾配を変化させるために第二相互コンダクタンスの出力端へ接続しているスケーリング回路即ち計数回路を有している。該計数回路は、好適には、カレントミラーである。
【０００９】
【発明の実施の形態】
図１は本発明のソフトクリッパー（圧縮）回路の所要の伝達関数を示している。実線はソフトクリッパー回路がない場合の伝達関数を表わしている。ニーポイント即ち屈曲点は、最小値ｉkmin及び最大値ｉkmaxとの間においてプログラムすることが可能である。本ソフトクリッパー回路は、選択したニーポイントの後の伝達曲線の勾配を変化させる。ニーポイントの後において図面中に示した４つの可能な伝達曲線が存在している。ソフトクリッパー回路へ供給される制御コードがこれらの曲線のうちの１つを選択する。入力信号及び出力信号が電流ドメイン内に示されている。然しながら、それは、更に、電圧ドメイン又は混合ドメイン（入力電圧及び出力電流）において実現させることも可能である。
【００１０】
バイポーラプロセス又はＢｉＣＭＯＳプロセスにおいては、所要の非線形伝達関数を実現するためにダイオードのスイッチング特性を使用することが可能である。図２はバイポーラトランジスタを使用したソフトクリッパー回路の従来の構成例を示している。入力信号はシングルエンド型電圧ｖinであり且つ出力信号は差動電流ｉo ＝ｉop−ｉonである。ソフトクリッパー回路は、入力信号によって制御される２つの相互コンダクタンスを有している。バイポーラトランジスタの相互コンダクタンスが抵抗のものよりも著しく大きいものであると仮定すると、相互コンダクターの相互コンダクタンスは、該抵抗及びダイオードのバイアス条件によって決定される。ニー電圧即ち屈曲点における電圧は、ダイオード、抵抗Ｒ2 及びｖb2によって設定される。ｖb1はゼロ信号基準である。入力電圧が該ニー電圧よりも小さい場合には、ダイオードＤ1 がオフであり、従ってダイオードＤ1 及び抵抗Ｒ2 によって与えられる相互コンダクターはオフである。本ソフトクリッパー回路の伝達曲線の勾配は該相互コンダクタンス×１／Ｒ1 に等しい。入力電圧が該ニー電圧を超えると、該ダイオードがターンオンされ、従って結合された相互コンダクターの相互コンダクタンスは１／Ｒ1 −１／Ｒ2 である。
【００１１】
該ニー電圧の位置は、バイアス電圧ｖb2を変化させることによって変化させることが可能である。然しながら、該ニーポイントの後の伝達曲線の勾配は容易に調節することは不可能である。バイポーラ技術で実現されているソフトクリッパー回路は、伝達曲線の可変な勾配を与えるものではない。デジタルＣＭＯＳプロセスにおいては、図２に示したものと同様の回路を実現するために使用可能なダイオードは存在しない。従って、所要の機能を実現するために新たなるＣＭＯＳ回路を発明することが必要である。
【００１２】
図３は本発明のＣＭＯＳソフトクリッパー回路の機能図を示している。２つの信号経路が並列に接続されている。一方の信号経路は、ダイオード接続されている相互コンダクター１０（１／ｇmy）及び相互コンダクター１２（ｇmy）から構成されるカレントミラーによって構成されている。点線ボックス１４内に示されている他方の信号経路は、所要の非線形関数を実現する。計数回路２６が相互コンダクター１８から出力されるスケーリングされたニー電流γｉinを発生する。ノード２０においての相互コンダクター１８からの信号電流とニー電流との差が大型の抵抗Ｒ0 によって電圧信号ｖs2へ変換される。以下の電圧比較器２２がｖs2の符号を表わす電圧信号ｖk を発生する。比較器の出力（ｖk ）はスイッチ２４（Ｓ１）を制御し、従って以下の式によって表わされる出力電流ｉ0 が実現される。
【００１３】
【数式１】
0004198228.tif 000002
【００１４】
図４は図３の非線形信号経路１４のトランジスタ実現例を示している。トランジスタｍ1 及びｍ2 がγｇmyブロック１８を構成している。ニー電流は、カレントミラー（ｍ3 及びｍ4 ）によってスケーリング即ち拡大又は縮少される。図３に示した抵抗Ｒ0 はノードｖs2+ 及びｖs2- における出力抵抗を表わしている。該比較器を動作させ且つ差動信号電流γ（ｉin−ｉk ）を出力端へスイッチさせるために２つの制御信号（検知及びリセット）が必要である。
【００１５】
図５は信号電流、制御クロック、比較器の出力、及び差動出力電流を示している。３つのピクセル値が図５に示してある。第一及び第三ピクセル値はニーポイントよりも一層大きい。
【００１６】
リセット及び検知信号が高である場合には、比較器はリセットモードにある。ノードｖoh及びｖolが短絡され且つ低インピーダンスモードにある。ｖs2+ 及びｖs2- がｖoh及びインピーダンスノードへ接続され且つ正のフィードバックモードにある（比較モード）。これら２つのノードの初期的な不均衡は、一方がパワー即ち電源へ移行し且つ他方が接地へ移行するように出力端をトリガする。従って、検知クロックの下降エッジは比較器の初期的な不均衡を設定するために、リセットクロックの下降エッジに対して遅延させることが必要である。検知クロックの低レベルは、ＮＯＲゲートをイネーブル即ち動作可能状態とさせ、比較結果をパスさせる。ｉin−ｉk ＞０である場合には、検知クロックの低インターバル期間中に、ｖk が高となる。この信号は該スイッチをターンオンさせ、従って比較のために使用される差動電流が信号電流の元のコピーから減算されるべきである。
【００１７】
ニーポイントの位置は、ＤＡＣによって制御することの可能なニー電流ｉk をプログラミングすることによって変化させることが可能である。ニーポイントの後の伝達関数の勾配は１−γである。それは、γの値を変化させることによって変化させることが可能である。図６はγを変化させるために使用される簡単な回路を示している。この例においては、勾配の値は１−γ（ｓ1 及びｓ2 が閉成状態）及び１−γ／２（ｓ1 及びｓ2 が開成状態）の間で変化させることが可能である。この構成を使用して、更なるデバイスを付加させることによって使用可能な勾配の数を容易に増加させることが可能である。従って、本発明のソフトクリッパー回路は、可変のニー位置及びニーポイントの後の伝達曲線の勾配を与えるためにプログラムすることが可能である。
【００１８】
この回路構成例の主要な利点は、比較及び出力調節電流の両方に対して同一の信号電流（γｉin−ｉk ）を使用するという点である。従って、ニーポイント周りの伝達関数の非単調性は最小化される。この点については、図６を参照してより詳細に説明することが可能である。非線形伝達関数が元のコピーから電流を減算することによって実現されるので、図７に示した伝達曲線は、減算用の電流が比較電流と同一でない場合又は比較器が大きなオフセット電圧を有している場合に発生する場合がある。図７（ａ）及び（ｂ）はそのゼロ交差点後（前）の補正電流のスイッチング効果を示している。図４の構成を使用することにより、比較電流と補正電流との間の不整合によって発生されるエラーは除去される。これらの問題を発生させる可能性のある唯一のエラー源は比較器のオフセット電圧である。このエラー源は図３に示した抵抗Ｒ0 の値を増加させることによって減少させることが可能であり、従ってｉinの最小電流ステップは比較器のオフセット電圧よりも一層大きな電圧を発生させる。最小電流ステップは、１個のＬＳＢ出力電圧を持続のトランスインピーダンス増幅器（Ｉ対Ｖブロック）の等価抵抗によって割算することにより決定される。
【００１９】
図８は本発明のソフトクリッパー（圧縮器）回路を有するＣＣＤアナログフロントエンドの機能的回路図を示している。本明細書に引用によって取込む特許出願第１０２６２−７１号に記載されているＣＤＳ機能及びＰＧＡ機能のみからなる構成のものと比較して、ソフトクリッパー回路を構成するのに必要な付加的な回路はγｇmy及び電流比較器である。何故ならば、抵抗１／ｇmyは、実際には、差動電流をシングルエンド型へ変換させるために上掲の出願において実現されているからである。
【００２０】
以上、本発明の具体的実施の態様について詳細に説明したが、本発明は、これら具体例にのみ制限されるべきものではなく、本発明の技術的範囲を逸脱することなしに種々の変形が可能であることは勿論である。
【図面の簡単な説明】
【図１】  本発明に基づくソフトクリッパー回路の伝達関数を示したグラフ図。
【図２】  バイポーラトランジスタを使用した従来のソフトクリッパー回路を示した概略回路図。
【図３】  本発明に基づくソフトクリッパー回路を示した機能的概略図。
【図４】  図３の回路の非線形信号経路部分を示した概略回路図。
【図５】  図４の種々の波形を示したタイミング線図。
【図６】  プログラム可能な勾配回路の例示的な概略回路図。
【図７】  （ａ）及び（ｂ）は比較電流及び補正電流の不整合の問題を例示した各グラフ図。
【図８】  本発明を包含するＣＣＤアナログフロントエンド回路を示した概略図。
【符号の説明】
１０，１２，１８  相互コンダクター
１４  非線形信号経路
１８  γｇmyブロック
２０  ノード
２２  電圧比較器
２４  スイッチ
２６  計数回路
【図１】
0004198228.tif 000003
【図２】
0004198228.tif 000004
【図３】
0004198228.tif 000005
【図４】
0004198228.tif 000006
【図５】
0004198228.tif 000007
【図６】
0004198228.tif 000008
【図７】
0004198228.tif 000009
【図８】
0004198228.tif 000010