(57)【特許請求の範囲】
【請求項１】
赤外線検知素子の入出力特性のバラツキを補正する方法であって、
設定可能なシャッタ速度の全範囲を２N（Ｎは自然数）で表されるシャッタ速度幅で分割し、該分割されたシャッタ速度の各範囲の境界のシャッタ速度で赤外線検知素子の入出力特性を測定し、測定された入出力特性毎に校正データを作成し、この校正データに対応する前記境界のシャッタ速度の前記シャッタ速度幅による除算結果に基づき、メモリのアドレス領域に記憶しておき、
使用時のシャッタ速度の前記シャッタ速度幅による除算結果に基づき、該シャッタ速度が属する前記範囲の境界のシャッタ速度での校正データを前記メモリから読み出し、該校正データに基づき、前記赤外線検知素子の入出力特性を補正し、
前記使用時の前記シャッタ速度はデジタル値であり、前記除算は該デジタル値のＮビットのシフト演算により行うことを特徴とする赤外線検知素子の入出力特性の補正方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＩＲＦＰＡ（ＩｎｆｒａＲｅｄ  Ｆｏｃａｌ  Ｐｌａｎｅ  Ａｒｒａｙ）素子等の赤外線検知素子の入出力特性の補正方法に関する。
【０００２】
【従来の技術】
図１に従来の一般的な赤外線映像装置の構成を示す。この装置は、目的物体及び目的物体付近から放射された赤外線を赤外線光学系１により光学的に集光し、集光された赤外線を冷却器２で冷却された多素子型赤外線検知器３で電気信号に変換し、この電気信号を増幅部４で増幅後、ＡＤコンバータ５でデジタルの画像データにＡＤ変換して信号処理部６に入力し、信号処理部６において所定の解析処理を行って目的物の位置を確認し、或いは可視像をＣＲＴ等のディスプレイ装置（図示せず）に表示し、表示された映像に基づいて目的物体を視認することができるように構成されている。
【０００３】
多素子型赤外線検知器３は例えば６４×６４の赤外線検知素子をマトリックス状に配列して構成され、各赤外線検知素子から赤外線の強さ、換言すれば輝度レベルに応じた値を有する電気信号が出力される。尚、多素子型赤外線検知器はＩＲＦＰＡ素子と同義である。
【０００４】
ＩＲＦＰＡ素子を使用した撮像装置では、ＩＲＦＰＡ素子内の各素子の入出力特性が違うため、全面均一な光量が入射した場合でも各素子の出力値が異なり、ＦＰＮ（Ｆｉｘｅｄ  Ｐａｔｔｅｒｎ  Ｎｏｉｓｅ）（輝度斑）が発生し、画質の低下を招く。また、計測機器としてＦＰＡ検知素子を使用する場合には、前述の均一性に加えて厳密な入出力特性のリニアリティが要求される。そのために、様々な入出力特性の補正方法が開発され、補正演算後の各素子の入出力特性を均一に保っている。これらの方法は、ＩＲＦＰＡ素子の駆動条件（特に電子シャッタ速度）が一定であれば有効である。
【０００５】
【発明が解決しようとする課題】
ところで、ＩＲＦＰＡ素子を使用した撮像装置は、様々な撮影対象（例えば絶対的な入射光量が小さいものから大きなものまで）をカバーする目的で、電子シャッタ速度を切り替えることができるように構成されている。ここで、電子シャッタ速度とは、ＩＲＦＰＡ素子の各素子が入射光を光電変換し発生させた電荷を蓄積する時間（機械式シャッタ付きカメラなどでいうところの露出時間）に対応している。その時問題になるのが、ＩＲＦＰＡ素子の駆動条件の１つである電子シャッタ速度を変化させていることにより、電子シャッタ速度に応じてＩＲＦＰＡ素子の入出力特性が変化してしまうことである。
【０００６】
図２のグラフは、ＩＲＦＰＡ素子のある１素子の入出力特性を電子シャッタ速度に応じて示している。ＩＲＦＰＡ素子への入射照度は電子シャッタ速度に相対的であるので、ここではノーマライズ（規格化）した絶対的な入射照度として示している。電子シャッタ速度は、電子シャッタ制御部から出力される電子シャッタ速度信号に対応しており、露出時間に比例するものである。検知素子出力は、ＩＲＦＰＡ素子の出力値（量子化したもの）そのものを示している。
【０００７】
図２から明らかなように、電子シャッタ速度に応じてＩＲＦＰＡ素子の入出力特性が変化している。
【０００８】
図３は従来の入出力特性の補正方法を採用した場合におけるグラフを示している。ここでは、図２の検知素子出力に代えて補正出力が示されている。従来の補正方法での固定した１種類の校正データでは対応することができず、その校正データを作成するために使用したＩＲＦＰＡ素子の入出力特性を取りこんだ電子シャッタ速度（図３では５１２）から実際に使用する電子シャッタ速度が遠ざかるにつれて、校正データが合わなくなり、補正誤差が増大し、画質が劣化してしまう。尚、従来の補正方法としては、特開平４−１０５０２４号公報に記載されているものが知られている。
【０００９】
図４はＩＲＦＰＡ素子に求められている理想的な入出力特性を示すグラフである。ここでは、電子シャッタ速度の変化に係わらず入出力特性が同じである。
【００１０】
よって、本発明の目的は、シャッタ速度等の動作条件の変更に係わらず補正誤差の少ない赤外線検知素子の入出力特性の補正方法を提供することにある。
【００１１】
【課題を解決するための手段】
本発明によると、赤外線検知素子の入出力特性のバラツキを補正する方法であって、設定可能なシャッタ速度の全範囲を２N（Ｎは自然数）で表されるシャッタ速度幅で分割し、該分割されたシャッタ速度の各範囲の境界のシャッタ速度で赤外線検知素子の入出力特性を測定し、測定された入出力特性毎に校正データを作成し、この校正データに対応する前記境界のシャッタ速度の前記シャッタ速度幅による除算結果に基づき、メモリのアドレス領域に記憶しておき、使用時のシャッタ速度の前記シャッタ速度幅による除算結果に基づき、該シャッタ速度が属する前記範囲の境界のシャッタ速度での校正データを前記メモリから読み出し、該校正データに基づき、前記赤外線検知素子の入出力特性を補正し、前記使用時の前記シャッタ速度はデジタル値であり、前記除算は該デジタル値のＮビットのシフト演算により行うことを特徴とする赤外線検知素子の入出力特性の補正方法が提供される。
【００１２】
この方法によると、設定可能なシャッタ速度の全範囲を２N（Ｎは自然数）で表されるシャッタ速度幅で分割し、該分割されたシャッタ速度の各範囲の境界のシャッタ速度で赤外線検知素子の入出力特性を測定し、測定された入出力特性毎に校正データを作成し、この校正データに対応する前記境界のシャッタ速度の前記シャッタ速度幅による除算結果に基づくメモリのアドレス領域に記憶しておき、使用時のシャッタ速度の前記電子シャッタ幅による除算結果に基づき、該シャッタ速度が属する前記範囲の境界のシャッタ速度での校正データを前記メモリから読み出し、該校正データに基づき、前記赤外線検知素子の入出力特性を補正し、前記使用時の前記シャッタ速度はデジタル値であり、前記除算は該デジタル値のＮビットのシフト演算により行うので演算速度が向上する。
【００１５】
このように、本発明によると、赤外線検知素子の入出力特性のバラツキを補正する方法であって、複数の代表的なシャッタ速度において赤外線検知素子の入出力特性を測定して測定された入出力特性をもとにシャッタ速度毎に校正データを作成してこれを記憶しておき、その中から使用時のシャッタ速度に応じた赤外線検知素子の校正データを用いて、赤外線検知素子の入出力特性を補正することを特徴とする赤外線検知素子の入出力特性の補正方法が提供される。
【００１６】
【発明の実施の形態】
以下、本発明の望ましい実施の形態を詳細に説明する。
【００１７】
図５は本発明方法を実施するのに適した赤外線撮像装置のブロック図である。この装置は、概略的には、ＦＰＡ検知素子（ＩＲＦＰＡ素子）２と、電子シャッタ制御部４と、補正部６とを有している。補正部６は、電子シャッタ対応部８と、仮補正演算部１０と、メモリアドレス合成部１２と、校正データメモリ部１４とを含む。
【００１８】
電子シャッタ制御部４には、マニュアルにより設定され得る電子シャッタ速度切換え指令信号１６が供給される。電子シャッタ制御部４は、電子シャッタ制御信号１８をＦＰＡ検知素子２に供給すると共に、電子シャッタ速度信号２０を電子シャッタ対応部８に供給する。
【００１９】
撮影対象２２からの赤外線はレンズ２４を介してＦＰＡ検知素子２に入射する。ＦＰＡ検知素子２からのＦＰＡ検知素子出力信号２６は、アンプ２８により増幅されてＡ／Ｄコンバータ３０によりアナログ／デジタル変換されて仮補正演算部１０に供給される。
【００２０】
素子アドレス発生部３２からの素子アドレス３４と、電子シャッタ対応部８からの校正データ番号３６と、仮補正演算部１０からのオプション３８とがメモリアドレス合成部１２で合成されて、メモリアドレス４０として校正データメモリ部１４に供給される。校正データメモリ部１４はＲＯＭ（リードオンリメモリ）により提供され得る。校正データメモリ部１４からの校正データ４２は仮補正演算部１０に供給され、仮補正演算部１０からの仮補正出力信号４４は電子シャッタ対応部８に供給される。電子シャッタ対応部８からの補正出力信号４６はＤ／Ａコンバータ４８によりデジタル／アナログ変換され、アンプ５０で増幅されてビデオ信号５２としてビデオモニタ５４に供給される。
【００２１】
電子シャッタ対応部８は、電子シャッタ速度切換え指令信号１６に従って電子シャッタ制御部４で生成された電子シャッタ速度信号２０を入力され電子シャッタ速度領域判定を行って、仮補正演算部１０にて使用する校正データの校正データ番号３６を生成する。また、電子シャッタ対応部８は、仮補正演算部１０から仮補正出力信号４４を受取り、仮補正出力信号４４と電子シャッタ速度信号２０にて補間演算を行い、その結果を補正出力信号４６として出力する。
【００２２】
仮補正演算部１０は、Ａ／Ｄコンバータ３０により量子化されたＦＰＡ検知素子出力信号２６を入力され、その信号と校正データメモリ部１４からの校正データ４２とにより例えば従来の補正方法を用いて補正演算を行い、仮補正出力信号４４を出力する。使用される補正演算（多点補正など）によっては、校正データ４２の中を更に分割しており入力レベル領域選択を行うこともある（オプション３８に対応）。
【００２３】
メモリアドレス合成部１２は、素子アドレス発生部３２よりＦＰＡ検知素子出力信号２６に対応した素子アドレス３４を入力され、電子シャッタ対応部８からの校正データ番号３６とアドレスの合成を行い、メモリアドレス４０として出力する。
【００２４】
校正データメモリ部１４には、校正データ番号３６毎に仮補正演算部１０で使用する校正データ４２が予め納められており、校正データメモリ部１４は、メモリアドレス合成部１２からのメモリアドレス４０に対応した校正データ４２を出力する。
【００２５】
図６は図５に示される補正部６の第１実施形態における動作原理を示す図である。電子シャッタ制御部４（図５参照）にて電子シャッタ速度信号２０を電子シャッタ速度番号２０´として出力することにより電子シャッタ対応部８（図５参照）それ自身は不要になり、メモリアドレス合成部１２は電子シャッタ速度番号２０´を校正データ番号３６（図５参照）として認識し直接入力する。
【００２６】
図７は図５に示される補正部６の第２実施形態における動作原理を示す図である。電子シャッタ対応部８は領域判定演算部５６のみによって構成される。領域判定演算部５６は、入力された電子シャッタ速度信号２０に基づき電子シャッタ速度が予め設定された電子シャッタ速度領域のどの領域に入っているかを式１により演算し、領域番号３６´を出力する。メモリアドレス合成部１２は領域番号３６´を校正データ番号３６として認識し直接入力する。
【００２７】
（式１）  一般的な領域判定演算式
ルックアップテーブル（ＬＵＴ）を用いる方法    Ｆ＝ＬＵＴ（Ｓ）
電子シャッタ速度領域の幅を一定にする方法    Ｆ＝Ｓ／Ｗ  小数点切り捨て
Ｆ：領域番号
Ｓ：電子シャッタ速度
Ｗ：電子シャッタ速度領域の幅。
【００２８】
図８は図５に示される補正部６の第３実施形態における動作原理を示す図である。電子シャッタ対応部８は、領域判定演算部５６と、両境界校正データ番号発生部５８と、補間演算部６０とからなる。電子シャッタ速度信号２０は領域判定演算部５６及び補間演算部６０に入力され、領域判定演算部５６は領域番号３６´を出力する。両境界校正データ番号発生部でその領域番号３６´に該当する校正データ番号３６を式２に示す演算式にて位置素子の補正計算時間内に両境界分（２つ）算出し、メモリアドレス合成部１２で２つのメモリアドレス４０を生成し、それにより得られた校正データ４２でそれぞれ仮補正演算を行ない２つの仮補正出力信号４４を得る。更に、補間演算部６０にて、その２つの仮補正出力信号４４と領域番号３６と電子シャッタ速度信号２０とから現在使用中の電子シャッタ速度での補正出力値を式３に示す比例演算式にて補間演算して出力する。
【００２９】
（式２）  両境界校正データ番号算出式
ＣＬ＝Ｆ
ＣＨ＝Ｆ＋１
ＣＬ：電子シャッタ速度領域の高速度（短露出時間）側の校正データ番号
ＣＨ：電子シャッタ速度領域の低速度（長露出時間）側の校正データ番号。
【００３０】
（式３）  一般的な補間演算式
Ｙ＝｛（Ｂ−Ａ）×（Ｓ−Ｌ）｝／Ｗ＋Ａ
Ｙ：補正出力値
Ａ：電子シャッタ速度領域のＢと反対側の境界に当たる仮補正出力値
Ｂ：電子シャッタ速度領域のＡと反対側の境界に当たる仮補正出力値
Ｌ：電子シャッタ速度領域のＡ側の境界に当たる電子シャッタ速度
注）ＬとＷは、補間演算部において領域番号（式１．のＦ）毎に予め決められている値。
【００３１】
電子シャッタ速度領域の幅を２の累乗値で一定にし、演算する方法を式４に示す。
【００３２】
（式４）  領域判定演算式
Ｆ＝Ｓ＞＞Ｎ
注）＞＞は右（ＬＳＢ側）ビットシフト
Ｆ：領域番号
Ｓ：電子シャッタ速度
Ｎ：２を底とする電子シャッタ速度領域の幅Ｗの対数（Ｎ＝ｌｏｇ2Ｗ）
Ｗは２のＮ乗でありＮは整数であること。
【００３３】
また、式５に示すような演算式を用いて比例演算を行うようにしても良い。
【００３４】
（式５）  比例演算式
Ｙ＝（（Ｂ−Ａ）×（Ｓ＆（２N−１））＞＞Ｎ＋Ａ
上記の（Ｓ＆（２N−１））とは、要するにＳの下位ビットＮ個を抽出することである。
【００３５】
図９は図８の具体例を示すブロック図である。ここでは、式４の領域判定演算式及び式５の比例演算式が適用されている。素子クロック６２が両境界校正データ番号発生部５８及び補間演算部６０に供給されている。
【００３６】
電子シャッタ速度信号２０は９ビットからゼロビットまで（９：０）の１０桁のデジタル信号で与えられており、ＦＰＡ検知素子出力信号２６は１１ビットからゼロビットまで（１１：０）の１２桁のデジタル信号で与えられており、素子アドレス３４は１３ビットからゼロビット（１３：０）の１４桁のデジタル信号で与えられている。
【００３７】
両境界校正データ番号発生部５８はアダー６４を含む。仮補正演算部１０は積算器（マルチプレクサ：ＭＰＹ）６６とアダー６８とを含む。補間演算部６０はラッチ回路７０、アダー７２、積算器７４及びアダー７６を含む。
【００３８】
図１０は図９の校正における１演算中のタイムチャートを示している。上から順に、電子シャッタ、素子クロック、ＦＰＡ出力、素子アドレス及び補正出力である。
【００３９】
一般的なＦＰＡ検知素子は、図２に示されるように、電子シャッタ速度が７６８付近では良い特性を示しているが、電子シャッタ速度が小さくなるとゲインが低下しているのがわかる。このようにＦＰＡ検知素子では、電子シャッタ速度を変化させると入出力特性も変わってしまう。また、ここでは示されていないが、入出力特性は素子毎に全て異なった値を示す。
【００４０】
図３のグラフは図２の特性をもとに従来の補正方法にて補正シミュレーションを行った結果である。電子シャッタ速度５１２の１ヶ所にて作成した校正データを使用し補正しているため、校正データを作成した電子シャッタ速度付近では非常に良い補正結果が得られているが、その速度から離れていくにつれて特性が歪んで行き補正誤差が大きくなる。
【００４１】
図４のグラフは理想的なＦＰＡ検知素子の入出力特性を示している。電子シャッタ速度が変化しても特性に歪が無く一定であることがわかる。本発明方法を適用することによって、この特性に補正出力値を近づけることができる。
【００４２】
図１１のグラフは図２の特性をもとに図６の実施形態にて補正シミュレーションを行った結果である。４つの電子シャッタ速度（△）にて校正データを作成し、使用可能な電子シャッタ速度をその４つに限定することで、その４つの電子シャッタ速度において非常に良好な補正が行われていることがわかる。グラフの各線分に付与されている番号は電子シャッタ速度番号である。
【００４３】
図１２のグラフは図２の特性をもとに図７の実施形態にて補正シミュレーションを行った結果である。電子シャッタ速度を２５６毎の４つに分割し、各領域の中央の４つの電子シャッタ速度（△）にて校正データを作成している。各領域内では良い補正が行われ、全体的に理想の特性である図４に近づいているのがわかるが、領域の境界に段差が生じている。
【００４４】
図１３のグラフは、図２の特性をもとに図８の実施形態にて補正シミュレーションを行った結果である。電子シャッタ速度を２５６毎の４つに分割し、各領域境界の５つの電子シャッタ速度（△）にて校正データを作成している。全電子シャッタ速度にて理想の特性である図４に非常に良く似ているのがわかり、非常に良い補正結果が得られている。
【００４５】
【発明の効果】
以上説明したように、本発明によると、シャッタ速度等の動作条件の変更に係わらず補正誤差の小さい赤外線検知素子の入出力特性の補正方法の提供が可能になるという効果が生じる。
【図面の簡単な説明】
【図１】図１は赤外線撮像装置の従来技術を示すブロック図である。
【図２】図２は赤外線検知素子の入出力特性を示すグラフである。
【図３】図３は図２の特性をもとに従来の補正方法にて補正シミュレーションを行なった結果を示すグラフである。
【図４】図４は理想的な赤外線検知素子の入出力特性を示すグラフである。
【図５】図５は本発明方法を実施するのに適した赤外線撮像装置のブロック図である。
【図６】図６は図５に示される補正部６の第１実施形態における動作原理を示す図である。
【図７】図７は図５に示される補正部６の第２実施形態における動作原理を示す図である。
【図８】図８は図５に示される補正部６の第３実施形態における動作原理を示す図である。
【図９】図９は図８の具体例を示すブロック図である。
【図１０】図１０は図９の構成におけるタイムチャートである。
【図１１】図１１は図２の特性をもとに図６の補正方法にて補正シミュレーションを行なった結果を示すグラフである。
【図１２】図１２は図２の特性をもとに図７の補正方法にて補正シミュレーションを行なった結果を示すグラフである。
【図１３】図１３は図２の特性をもとに図８の補正方法にて補正シミュレーションを行なった結果を示すグラフである。
【符号の説明】
２  ＦＰＡ検知素子
４  電子シャッタ制御部
６  補正部
８  電子シャッタ対応部
１０  仮補正演算部
１２  メモリアドレス合成部
１４  校正データメモリ部
【図１】
0004067728.tif 000002
【図２】
0004067728.tif 000003
【図３】
0004067728.tif 000004
【図４】
0004067728.tif 000005
【図５】
0004067728.tif 000006
【図６】
0004067728.tif 000007
【図７】
0004067728.tif 000008
【図８】
0004067728.tif 000009
【図９】
0004067728.tif 000010
【図１０】
0004067728.tif 000011
【図１１】
0004067728.tif 000012
【図１２】
0004067728.tif 000013
【図１３】
0004067728.tif 000014