(57)【特許請求の範囲】
【請求項１】
共通ラインを介して、多重化形態で複数の個別の個別信号の送受信を行う方法において、
送信側でそれぞれが類似の初期周波数を有する個別信号を、共通のデータ転送速度を有するフレーム構造を有する複合信号に変換するステップと、
受信側で前記複合信号からその初期周波数を有するそれぞれの個別信号を回復するステップと、を含み、
送信側で、各個別信号と前記複合信号との間のそれぞれの位相差を含む位相情報信号部分が形成され、それぞれの符号化されたビットの形で前記複合信号に挿入され、
受信側で、各個別信号の初期周波数が、前記個別信号に属するそれぞれの符号化されたビットに含まれる前記位相情報信号部分から回復され、
前記複合信号と個別信号との位相差が補助クロックを用いて算出されることを特徴とし、
前記方法がさらに、全位相差を算出するステップをさらに含み、前記全位相差が、スタッフィング情報と、送信側の同期装置における書込みアドレスと読出しアドレスとの間の位相差と、受信側の脱同期装置における書込みアドレスと読出しアドレスとの間の位相差の関数であることを特徴とする、方法。
【請求項２】
弾性記憶装置の書込みアドレスと読出しアドレスとの差を算出することによって、個別信号と複合信号との間の前記位相差を算出するステップをさらに含む、請求項１に記載の方法。
【請求項３】
共通ラインを介して、多重化形態で複数の個別の個別信号の送受信を行う、送信器と受信器とを有する装置において、
前記送信器は、適合された速度を有する個別信号を得るために、それぞれの個別の個別信号に対して動作する複数の同期装置と、前記適合された速度の個別信号を複合信号の中にインタリーブするマルチプレクサとを含み、
前記受信器は、前記複合信号を、適合された速度を有するそれぞれの個別信号に分離するデマルチプレクサと、回復された個別信号を得るために、それぞれが適合された速度の個別信号に対して動作する複数の脱同期装置とを有し、
前記送信器が、 前記複合信号と各個別信号との間の前記位相差を算出する手段と、ビット形式で前記位相差を符号化する手段と、前記位相差を符号化するビットを前記複合信号に挿入する手段とを含み、
前記受信器は、前記複合信号から前記位相差を符号化する前記ビットを読出す手段と、前記適合された速度の個別信号の周波数を回復する手段と、前記回復された個別信号の位相を調整する手段を含み、複合信号と個別信号との位相差が補助クロックを用いて算出され、
前記受信器がさらに、全位相差を算出する手段を含み、前記全位相差が、スタッフィング情報と、送信側の同期装置における書込みアドレスと読出しアドレスとの間の位相差と、受信側の脱同期装置における書込みアドレスと読出しアドレスとの間の位相差の関数であることを特徴とする装置。
【請求項４】
送信器および受信器のそれぞれが、書込みアドレスおよび読出しアドレスを有する弾性記憶装置を備え、
前記送信器内の弾性記憶装置は、個別信号のデータビットを書込み、前記複合信号のフレーム構造によって提供されるビットギャップと共に、これらのデータを読出し、
前記受信器内の弾性記憶装置は、前記受信された複合信号を書込み、前記個別の個別信号のデータビットを読み出すことを特徴とする請求項３記載の装置。
【請求項５】
前記弾性記憶装置が書込みカウンタおよび読出しカウンタを含み、
前記書込みカウンタが、補助クロックから得られる書込みクロックで動作し、前記読出しカウンタが、位相ロックループから得られる読出しクロックで動作することを特徴とする請求項４記載の装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、共通ラインを介して、多重化形態で複数の個別信号の送受信を行う方法と装置に関する。
【０００２】
【従来の技術】
データラインは、複数の個別のソースから発信されている複数の信号を搬送することができる。実際には、「個別信号」と呼ばれる公称上同一周波数を有する複数の信号は、多重化され「複合信号（多重化信号）」として共通ラインを介して送信される。多重化信号は、フレーム構造を有し、個別信号の周波数の和より高いデータ転送速度である複合信号にマッピングされる。受信器で受信された複合信号は、逆多重化（分離）される。このようにして得られた個別信号は、送信器で多重化される前の元の個別信号と同一である必要がある。このことは、各逆多重化された信号（「回復クロック」）の周波数が、元の信号の周波数と同一である必要があることを意味する。
【０００３】
複合信号の共通データ転送速度に適合させるために、追加ビットが用いられる。これにより、若干異なる周波数の初期の個別信号を送信することができる。追加ビットの一部は、これらの個別信号の速度適合に必要な制御情報を送信するために用いられる。追加ビットの一部はまた、何か別の追加情報を送信するために用いることができる。追加ビットは、フレーム化された複合信号の一定位置に付加される。速度の適合はスタッフィング手順によって行われる。そのために、ギャップが一定のフレーム位置に設けられ、そのギャップは、情報データが挿入されてもよくまた空のままであってもよい。初期の個別信号の周波数が公称上の転送速度より低い場合には、これらのギャップは空のままである（正スタッフィング）。初期の個別周波数が公称上の転送速度より高い場合には、ある数のビットが空の位置に挿入される（負スタッフィング）。その結果速度が適合した個別信号が多重化される。すなわち、信号のビットまたはバイトが、インタリーブされ、共通ラインを介して受信器に送信される。受信器において個別信号を回復（再生）するために、信号は逆多重化される。周波数またはクロックを回復（再生）するために、複合成信号を用いて送信された位相情報、すなわち複合信号と個別信号との間の位相差が用いられる。この位相差は、一定のフレーム位置に設けられたギャップで送信され、大きな問題を生じない。しかし、このスタッフィング情報は、回復される周波数またはクロックのワンダおよびジッタの原因となる位相の大雑把な量子化を発生させることになる。
【０００４】
【発明が解決しようとする課題】
本発明の目的は、複合信号中のワンダ（wander:浮遊）およびジッタをできる限り小さく抑えることである。
【０００５】
【課題を解決するための手段】
本発明は、請求項１および５記載の通りである。すなわち、請求項１の発明は、共通ラインを介して、多重化形態で複数の個別の個別信号の送受信を行う方法において、
（Ａ）  送信側でそれぞれが類似の初期周波数を有する個別の個別信号を、共通のデータ転送速度を有するフレーム構造を有する複合信号に変換するステップと、
（Ｂ）  受信側で前記複合信号からその初期周波数を有するそれぞれの個別信号を回復するステップと、
を含み、
送信側で、各個別信号と前記合成信号との間のそれぞれの位相差を含む位相情報信号部分が形成され、それぞれの符号化されたビットの形で前記複合信号に挿入され、
受信側で、各個別信号の初期周波数が前記それぞれの個別信号の属する前記それぞれの符号化されたビットに含まれる前記位相情報信号部分から回復されることを特徴とする。
請求項５の発明は、共通ライン（５）を介して、多重化形態で複数の個別の個別信号の送受信を行う（Ａ）送信器と（Ｂ）受信器とを有する装置において、
前記送信器（Ａ）は、
（Ａ１）  適合された速度を有する個別信号（６１，６２，６３，６４）を得るために、それぞれがそれぞれの個別の個別信号（１〜４）を作動させる複数の同期装置（６）と、
（Ａ２）  複合信号（５）の中に前記適合された速度の個別信号（６１〜６４）をインタリーブするためのマルチプレクサ（７）と、
（Ａ３）  前記複合信号（５）と各個別信号（１，２，３，４）との間の前記位相差を算出するための手段（１５，１６，１７）と、
（Ａ４）  ビット形式で前記位相差を符号化する手段（１７）と、
（Ａ５）前記位相差を符号化するビットを前記複合信号（５）に挿入する手段（１８）と、
を有し、
前記受信器（Ｂ）は、
（Ｂ１）  前記複合信号（５）を適合された速度を有するそれぞれの個別信号（７１，７２，７３，７４）に分離するためのデマルチプレクサ（２７）と、
（Ｂ２）  それぞれが取り出された個別信号（２１，２２，２３，２４）を得るために適合された速度の個別信号（７１〜７４）に作動する複数の脱同期装置（２６）と、
（Ｂ３）  前記複合信号（５）から前記位相差を符号化する前記ビットを読出す手段（３９）と、
（Ｂ４）  前記適合された速度の個別信号の周波数を回復する手段（３５，３６，３７，３１）と、
（Ｂ５）前記回復された個別信号（２１〜２４）の位相を調整するための手段（４０，４１，４２）と、
を有することを特徴とする。
【０００６】
本発明によれば、送信器において、複合信号と個別信号との位相差が正確に算出される。この算出された位相差は、好ましくは２進数によって符号化され、ライン複合信号の専用のバイトで送信される。受信器で、各個別信号の初期周波数が回復される。そのために送信された位相情報が用いられる。
【０００７】
位相差の正確な算出は、送信器の補助クロックを用いることによって得られる。さらに、一定の時間間隔の位相差の平均値が算出されるが、該平均値は積分器によって得られる。
【０００８】
【発明の実施の形態】
図１は、４つの個別信号１，２，３，４を入力し、ライン複合信号５を出力する送信器を示し、このライン複合信号は、この個別信号の全データおよびある種の制御データを含み、例えば１０ＧＨｚの周波数を有する。各個別信号は、それぞれの同期装置６に供給され、同期装置６が速度を適合された個別信号６１を用意し、マルチプレクサ７によって、残りの速度を適合された個別信号６２，６３，６４とインタリーブさせる。マルチプレクサ７は、個別信号６１〜６４のデータを合成し、この合成された信号をフレーム構成子８に供給する。フレーム構成子８は、ライン５を介して最終的にライン複合信号を出力する。フレーム構成子８は、フレームカウンタ９と、ライン複合信号の周波数を有するシステムクロック１０とによって制御される。システムクロック１０はまた、フレームカウンタ９と位相ロックループ（ＰＬＬ）１１とに供給され、位相ロックループ１１は、その内部で生成される補助クロックを出力する。補助クロック１２を同期装置６のそれぞれが効果的に用いることができるように、位相ロックループ１１の出力および別の補助クロック１２は、ゲート１３に供給される。
【０００９】
補助クロック１２は、書込みサイクルおよび読出しサイクルとは関係のないサイクルであり、信号間の位相差をより高い分解能で得るために用いられる。目的とするサイクル適合には、複数のゲート機能を用いる必要がある。このために、サイクル適合は、（複合（合成）信号５の１０ＧＨｚに対して）約７８ＭＨｚの比較的低い周波数が可能なＣＭＯＳ技術によって実現される。そのため、直列データは並列データに変換され、この低周波数でメモリに書込まれ、類似の低周波数でメモリから読み出される。
【００１０】
図２は、各同期装置６の詳細を示している。個別信号１〜４のうちの１つからの入力データは、書込みカウンタ１５および読出しカウンタ１６によって制御される先入れ先出し（ＦＩＦＯ）レジスタ１４に供給される。書込みカウンタ１５は、書込みクロック１２ａによって作動し、ライン９ａを介して個別信号のビット数を受信する。読出しカウンタ１６は、読出しクロック１２ｂによって作動し、ライン９ｂを介して複合信号からビット数を受信する。レジスタ１４は、弾性（elastic）記憶装置であり、複合信号のフレーム構造によって設けられるビットギャップと共に、それぞれの個別信号１〜４のデータビット用の書込み位置（書込みアドレス）およびこれらのデータビットを読出すための読出し位置（読出しアドレス）を提供する。位相差装置１７は、書込みカウンタ１５および読出しカウンタ１６の作動によって、各個別信号と複合信号との間の位相差を形成即ち算出する。詳細に説明すると、位相差は、レジスタ１４の書込みアドレスと読出しアドレスとの間で形成される。この測定によって得られる分解能は、書込みサイクルまたは読出しサイクルのサイクル時間に対応する。すなわち、位相差の測定は、これらのサイクルの一方と同期させて行われる。しかし、この分解能は、個別信号の出力点での、ジッタに関する要件を満たすには十分ではない。さらに、書込みアドレスと読出しアドレスとの間の位相差は連続的に変化し、測定はこの位相差の大雑把な量子化に過ぎない。これが、書込みおよび読出しサイクルとは無関係に細かい階段状の時間で測定を行うことができる補助クロック１２が用いられる理由である。（補助クロック１２はゆっくりドリフトしているため、測定期間において、クロックは書込みまたは読出しサイクルのサイクル期間中、すべての可能な位置にわたってシフトできる）。さらに、平均値が、２つのスタッフィング位置の間の距離に対応する規定された測定期間に対して得られる。すなわち測定値は、測定時間にわたって積分される。得られた平均値によって、正のスタッフィング、負のスタッフィングまたはスタッフィングなしを決定することができる。このような平均値の形成によって、フレーム構造のために、規則的に生じるギャップの影響を算出することができる。位相差装置１７は、平均位相差から２進数を作成し、その符号化された位相情報をデータ出力ゲート１８に供給する。符号化された位相情報はまた、読出しカウンタ１６および出力データゲート１８に接続される出力を有するスタッフ決定装置１９に供給される。
【００１１】
書込みクロック１２ａ部分および読出しクロック１２ｂ部分を有する補助クロック１２により、ライン複合信号５と個別信号１，２，３，４とのそれぞれの位相差を正確に算出することが可能となる。位相差装置１７は、一定の時間間隔でライン複合信号と個別信号との位相差を算出するための基準である位相差の中間値すなわち平均値を形成する上記の積分器を具備している。
【００１２】
図３は、４つの個別データ出力２１，２２，２３，２４用の受信器を示している。これらの出力ライン２１〜２４は、デマルチプレクサ２７に接続されるそれぞれの脱同期装置２６に属している。デマルチプレクサ２７は、フレームカウンタ２９と内部接続されているフレーム調整回路２８によって制御される。システムクロック３０は、フレームカウンタ２９およびゲート２５に接続され、ゲート２５はまた、回復クロックライン２５ａを介してフレーム調整回路２８に接続されている。ゲート２５は、別の補助クロック３２に接続される第２の入力を有するゲート３３に出力する、位相ロックループ（ＰＬＬ）３１に供給される補助クロックを内部で生成する。ゲート式補助クロックはまた、各脱同期装置２６にも接続される。
【００１３】
ライン５は、個別信号および追加ビットのデータを搬送する複合信号をフレーム調整回路２８に供給する。フレーム調整回路２８は、複合信号のデータを最初に出力し、次に複合信号の回復クロック２５ａを出力する。回復クロック２５ａは、フレームの開始時および終了時を決定するために、フレームカウンタ２９で用いられる。デマルチプレクサ２７は複合信号２８ａのデータを受信し、それぞれの脱同期装置２６に適合する転送速度でデータ７１〜７４を供給するために、フレームカウンタ２９によって制御される。各個別データ出力２１，２２，２３，２４が信号の初期周波数と正確に同一の周波数を有するようにするために、補助クロック３２が、個々の脱同期装置２６の初期周波数または転送速度を再構成するために用いられる。
【００１４】
図４は、脱同期装置回路（desynchronizer circuit)２６を示している。ライン２７ａ上のデマルチプレクサ２７のデータは、ＦＩＦＯレジスタ３４に供給される。このＦＩＦＯレジスタ３４に、位相差装置３７と書込みカウンタ３５と読出しカウンタ３６が接続される。ＦＩＦＯレジスタ３４は、受信される複合信号用の書込み位置（書込みアドレス）およびそれぞれの個別信号データビット用の読出し位置（読出しアドレス）を有する弾性記憶装置である。入力ライン２７ａはまた、複合信号フレームカウンタ２９からの第２の入力２９ａを有する位相およびスタッフ情報装置３９に接続される。位相およびスタッフ情報装置３９は、スタッフ情報を書込みカウンタ３５に供給するための第１の出力３９ａ、および位相情報を加算要素４０に供給するための第２の出力３９ｂを有する。加算要素４０は、位相差装置３７からの第２の入力を有する。加算構成要素４０の出力は、制御装置４１、数値制御発振器４２、位相検出器４３、フィルタ４４、電圧制御発振器４５を備える位相ロックループ３１の入力である。電圧制御発振器の出力は、読出しクロック３２ｂであり、出力データゲート３８への個別クロックとしても用いられる。
【００１５】
図３において、フレーム調整回路２８からデマルチプレクサ２７に達する複合信号データは逆多重化され、適合された転送速度において、追加ビットを含む信号７１〜７４が複数の脱同期装置２６で連続的に得られる。フレームカウンタ２９によって制御される複合信号の中の追加ビットは、個別信号２７ａの速度適合されたデータストリームから読出され、装置３９に入れられるのに対し、複合信号内のすべてのビットは、弾性記憶装置３４に書込まれる。装置３９から取り出された符号化された位相情報は、弾性記憶装置３４の書込みアドレスと読出しアドレスとの間の位相差の正確な算出のために用いられる。全位相差は、位相差装置３７で算出される。
【００１６】
全位相差は、いくつかの部分、すなわちスタッフィング情報（位相経過の大雑把な量子化であり、実際にスタッフィングが作動される場合にのみ送信される）、書込みアドレスと読出しアドレスとの間の同期装置の位相差（同期装置で算出され、特定のバイトで脱同期装置に転送される。この値は規則的に転送され、スタッフィングの作動の有無に関係なく、独立してスタッフィング位置毎に１回である。）、書込みアドレスと読出しアドレスとの間の脱同期装置の位相差（同期装置と同様の方法で中間値または平均値として脱同期装置で算出される）を有する。全位相差は、これらの部分の和であり、それぞれのチャネルの元の位相経過を得るために、システムクロックまたはそれぞれのチャネルまたは個別信号（フレームギャップが除去される場合）のサイクルの位相経過に加算される。
【００１７】
詳細には、算出される位相差のほか、位相情報も、このようなクロック回復のために、位相ロックループ３１においてさらに処理が施される。ループは、数値制御発振器４２を含み、その出力信号がそれぞれの個別信号１，２，３または４の初期周波数を取るようになっている。位相ロックループ３１は、正確な位相相関でクロックを供給するように応答する。ライン３２ｂ上のクロックを回復する場合には、同一の周波数の理想的なクロックの位相からの任意の位相の偏差が、ワンダおよびジッタである。本発明の場合には、ライン３２ｂ上の個別クロックは、複合信号に含まれるギャップが位相ロックループ３１によって除去された逆多重化信号のクロックから回復されるため、ワンダおよびジッタは、上述した手続きによって低い状態に抑えられる。位相ロックループ３１が低遮断周波数を有するため、複合信号のフレーム構造の規則的なギャップにおける追加ビットは、低い値の位相偏差しか発生しない。他方、スタッフィングで生じるような不規則なギャップは、位相ロックループ３１の入力に不規則な位相ステップを生じる。これにより、位相ロックループの出力で大きな位相の変化を生じると推測される。しかしながら、本発明の場合には、位相ロックループ３１で生成されるクロックは、各個別信号に対して所望の位相を有するクロックであるように、受信器においてクロックを回復する場合には、送信される位相差が用いられる。加算要素４０の出力における位相には、不規則かつ大きな位相ステップは含まれていない。
【００１８】
以上の説明は、本発明の一実施例に関するもので、この技術分野の当業者であれば、本発明の種々の変形例を考え得るが、それらはいずれも本発明の技術的範囲に包含される。尚、特許請求の範囲に記載した参照番号は発明の容易な理解のためで、その技術的範囲を制限するよう解釈されるべきではない。
【図面の簡単な説明】
【図１】  送信器のブロック図である。
【図２】  同期装置のブロック図である。
【図３】  受信器のブロック図である。
【図４】  脱同期装置のブロック図である。
【符号の説明】
１  個別信号
２  個別信号
３  個別信号
４  個別信号
５  ライン複合信号
６  同期装置
７  マルチプレクサ
８  フレーム構成子
９  フレームカウンタ
９ａ  ライン
９ｂ  ライン
１０  システムクロック
１１  位相ロックループ（ＰＬＬ）
１２  補助クロック
１２ａ  書込みクロック
１２ｂ  読出しクロック
１３  ゲート
１４  先入れ先出し（ＦＩＦＯ）レジスタ
１５  書込みカウンタ
１６  読出しカウンタ
１７  位相差装置
１８  データ出力ゲート
１９  スタッフ決定装置
２１  個別データ出力ライン
２２  個別データ出力ライン
２３  個別データ出力ライン
２４  個別データ出力ライン
２５  ゲート
２５ａ  回復クロックライン
２６  脱同期装置
２７  デマルチプレクサ
２７ａ  入力ライン
２８  フレーム調整回路
２８ａ  複合信号
２９  フレームカウンタ
２９ａ  複合信号フレームカウンタ２９からの第２の入力
３０  システムクロック
３１  位相ロックループ
３２  補助クロック
３２ｂ  ライン
３３  ゲート
３４  先入れ先出し（ＦＩＦＯ）レジスタ
３５  書込みカウンタ
３６  読出しカウンタ
３７  位相差装置
３８  出力データゲート
３９  位相およびスタッフ情報装置
３９ａ  位相およびスタッフ情報装置３９の第１の出力
３９ｂ  位相およびスタッフ情報装置３９の第２の出力
４０  加算要素
４１  制御装置
４２  数値制御発振器
４３  位相検出器
４４  フィルタ
４５  電圧制御発振器
６１〜６４、７１〜７４  適合された速度の個別信号
【図１】
0004173693.tif 000002
【図２】
0004173693.tif 000003
【図３】
0004173693.tif 000004
【図４】
0004173693.tif 000005