(57)【特許請求の範囲】
【請求項１】
カセットに収納された複数の基板をセンダに配置し、そのセンダより搬出された基板を複数の処理ユニットにて処理した後、レシーバ側に配置されたカセットに収納する半導体製造装置を用いた基板搬送方法において、
一の基板の特定の前記処理ユニットまでの処理時間の総和と、前記特定の処理ユニットにおいて前記一の基板の次に処理すべき基板の前記特定の処理ユニットの一つ手前の前記処理ユニットまでの処理時間の総和との差分を、前記特定の処理ユニットが第１番目の処理ユニットを除くそれぞれの処理ユニットである場合について算出し、前記差分と、前記一の基板の前記第１番目の処理ユニットでの処理時間とのうちの最大値を用いて時間間隔を算出し、該時間間隔に従って前記センダからの前記基板の搬出タイミングを制御することを特徴とする基板搬送方法。
【請求項２】
前記時間間隔は、前記差分と、前記一の基板の第１番目の処理ユニットでの処理時間とのうちの最大値に前記処理ユニット間の搬送時間を加えたものであることを特徴とする請求項１記載の基板搬送方法。
【請求項３】
カセットに収納された基板をセンダに配置し、そのセンダより搬出された基板を複数の処理ユニットにて処理した後、レシーバ側に配置されたカセットに収納する半導体製造装置を用いた基板搬送方法において、
前記処理ユニット数がnの場合において、ｋ枚目から（ｋ＋１）枚目（ｋは１以上の自然数）について以下の式によって算出される時間間隔T
T＝max(T1, T2, T3, ・・, Tn-1, Tn)+ユニット間搬送時間
但し、
T1=(k枚目の基板の第１から第nユニットまでの処理時間の総和)−(k+1枚目の基板の第１から第(n-1)ユニットまでの処理時間の総和)、
T2=(k枚目の基板の第１から第(n-1)ユニットまでの処理時間の総和)−(k+1枚目の基板の第１から第(n-2)ユニットまでの処理時間の総和)、
T3=(k枚目の基板の第１から第(n-2)ユニットまでの処理時間の総和)−(k+1枚目の基板の第１から第(n-3)ユニットまでの処理時間の総和)、
・・・
Tn-1=(k枚目の基板の第１から第２ユニットまでの処理時間の総和)−(k+1枚目の基板の第１ユニットの処理時間)、
Tn=k枚目の基板の第１ユニットの処理時間
で、センダからの基板の搬出タイミングを制御することを特徴とする基板搬送方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体製造装置において、カセットに収納された複数枚の基板を複数の処理ユニットにて連続処理を行う基板搬送方法に関するものである。
【０００２】
【従来の技術】
この種の基板搬送方式の一例として、例えば半導体基板のフォトリソグラフィ工程を実行する枚葉式レジスト処理装置を挙げることができる。
【０００３】
基板カセット、センダユニット(S1又はS2)、送り側キャリアインタフェース(SCI/F)、基板ベーク処理部(PEB)、強制冷却処理部(EC)、レジスト塗布部又は現像処理部(CUP)、レジストプリベーク処理部又はレジストポストベーク処理部(HP1/HP2)、自然冷却処理部(NC)、受け側キャリアインタフェース(RCI/F)、レシーバユニット(R1又はR2)などの複数の処理ユニットを有し、搬送手段により、処理される基板が各処理ユニットに順次搬送される。
【０００４】
上記した枚葉式レジスト処理装置は処理ユニット個別に処理時間の設定を行い、あらかじめ設定された処理プログラムに従って上流から下流へ順次搬送を行うシリーズ搬送と、同じ処理ユニットを複数設置し並列にて処理するパラレル搬送とがある。
【０００５】
その搬送制御手段として、前方ユニットが空いたら基板を搬出する順次送り出し搬送方式と、基板の一連の処理を行なう際に、最も長い処理時間を基準にタクトタイムを設定し、各処理ユニットの処理サイクルをタクトタイムとし、各基板の投入から処理後の搬出時間を一定とするタクト管理搬送方式とがある。
【０００６】
また、基板ベーク処理部など熱処理ユニットの各プレートには、基板を熱プレートから離れた所に待機させておく待機ポジションを設けている。
【０００７】
【発明が解決しようとする課題】
上述した基板搬送方法では、複数の処理ユニットの処理時間が全く同じ時間の場合は問題ないが、処理時間が異なった場合では処理ユニット内での待機時間が発生してしまう。
【０００８】
順次送り出し搬送方式の揚合は、図７のタイミングチャートに示す通り例えば、PEB:40秒→EC:30秒→CUP:60秒→HP1:45秒→HP2:45秒→NC:30秒の基板処理を実施した場合、１枚目の基板Sb1は待機時間無しにて処理を終了することとなるが、２枚目以降の基板は、PEB, ECユニット内にて待機時間が発生してしまう。熱処理ユニットであるPEBユニットに注目して見ると、基板Sb1、Sb2は待機時間0秒だが、基板Sb3は10秒、基板Sb4、Sb5は20秒PEBユニット内の待機ポジションにて待機してしまう。
【０００９】
待機ポジションにて基板を待機させた場合、基板は待機した時間分だけ熱プレートから余熱を受けることになる。このように同じ処理時間の基板であっても、基板に加わる熱履歴にバラツキが発生し、結果として同一ロット内の基板間のレジストパターニング精度が悪化する傾向がみられた。
【００１０】
その状態を改善するために考え出されたのがタクト管理搬送方式である。図８のタイミングチャートにて以下に説明を行なう。
【００１１】
タクト管理搬送方式は、上記図７にて説明を行なった時と同じ処理時間にて基板処理を実施した場合、図８に示すように、一番処理時間の長いCUP処理時間60秒によりタクトタイムを設定し、各処理ユニットの処理サイクルにより、基板Sb1〜Sb7の各処理ユニットにおける基板の投入から処理後の搬出時間を一定にする。これにより、各基板の熱履歴を一定にして同一ロット内のバラツキを押え、製品の品質を安定させて、歩留まり向上を達成させていた。
【００１２】
しかしながら、タクトタイム管理搬送方式では、最も長い処理時聞によりタクトタイムが設定されるため、各処理ユニットの処理時間の差が小さい場合は間題ないが、他の処理ユニットより極端に時間を要する処理ユニットが存在した揚含、他のユニットの待機時間が長くなってしまう。特に、熱処理ユニット内での待機時間が長くなった場合、必要以上に過剰な余熱が基板に加わることとなり、フォトレジストの感度や解像度、レジストパターニング精度を悪化させることとなってしまう。
【００１３】
特に、化学増幅系レジストにて塗布された露光後の基板は、PEBユニットによる熱処理により化学反応を直接制御しており、より高精度な温度管理が必要となるため、多少の余熱でもレジストパターニング寸法精度に大きく影響してしまう。
【００１４】
さらに処理時間の長いユニットに他の処理ユニットも影響を受けることとなるので、スループット低下へも繁がる結果となっていた。
【００１５】
本発明は、上記の従来例の問題点に鑑みて創作されたものであり、複数の処理ユニットのあらゆる処理時間にも影響を受けずに、処理ユニット内に待機することなく搬送を行なうことが可能な基板搬送方法を提供するものである。
【００１６】
【課題を解決するための手段】
上記課題を解決するため、請求項１記載の発明は、基板搬送方法に係り、カセットに収納された複数の基板をセンダに配置し、そのセンダより搬出された基板を複数の処理ユニットにて処理した後、レシーバ側に配置されたカセットに収納する半導体製造装置を用いた基板搬送方法において、一の基板の特定の前記処理ユニットまでの処理時間の総和と、前記特定の処理ユニットにおいて前記一の基板の次に処理すべき基板の前記特定の処理ユニットの一つ手前の前記処理ユニットまでの処理時間の総和との差分を、前記特定の処理ユニットが第１番目の処理ユニットを除くそれぞれの処理ユニットである場合について算出し、前記差分と、前記一の基板の前記第１番目の処理ユニットでの処理時間とのうちの最大値を用いて時間間隔を算出し、該時間間隔に従って前記センダからの前記基板の搬出タイミングを制御することを特徴とし、
請求項２記載の発明は、請求項１記載の基板搬送方法に係り、前記時間間隔は、前記差分と、前記一の基板の第１番目の処理ユニットでの処理時間とのうちの最大値に前記処理ユニット間の搬送時間を加えたものであることを特徴とし、
請求項３記載の発明は、基板搬送方法に係り、カセットに収納された基板をセンダに配置し、そのセンダより搬出された基板を複数の処理ユニットにて処理した後、レシーバ側に配置されたカセットに収納する半導体製造装置を用いた基板搬送方法において、前記処理ユニット数がnの場合において、ｋ枚目から（ｋ＋１）枚目（ｋは１以上の自然数）について以下の式によって算出される時間間隔T
T＝max(T1, T2, T3, ・・, Tn-1, Tn)+ユニット間搬送時間
但し、
T1=(k枚目の基板の第１から第nユニットまでの処理時間の総和)−(k+1枚目の基板の第１から第(n-1)ユニットまでの処理時間の総和)、
T2=(k枚目の基板の第１から第(n-1)ユニットまでの処理時間の総和)−(k+1枚目の基板の第１から第(n-2)ユニットまでの処理時間の総和)、
T3=(k枚目の基板の第１から第(n-2)ユニットまでの処理時間の総和)−(k+1枚目の基板の第１から第(n-3)ユニットまでの処理時間の総和)、
・・・
Tn-1=(k枚目の基板の第１から第２ユニットまでの処理時間の総和)−(k+1枚目の基板の第１ユニットの処理時間)、
Tn=k枚目の基板の第１ユニットの処理時間
で、センダからの基板の搬出タイミングを制御することを特徴とする。
【００１７】
以下に、上記本発明の構成により奏される作用を説明する。
【００１８】
本発明においては、基板カセットに収納された基板をセンダに配置し、そのセンダより搬出された基板を複数の処理ユニットにて処理した後、レシーバ側に配置されたカセットに収納する半導体製造装置を用いた基板搬送方法において、センダからのウエハ搬出毎に搬出タイミングの時間算出を行なっている。その算出した時間にて搬出することにより、各処理ユニットの処理時間に影響を受けること無く、各ユニットの処理開始前または処理終了後の処理ユニット内待機時間を無くす基板搬送方式である。
【００１９】
センダからの搬出タイミングの時間制御を行なうことにより、複数の処理ユニットのあらゆる処理時間にも影響を受けずに、処理ユニット内に待機することなく搬送を行なうことが可能となり、各基板の熱履歴及び塗布又は現像処理後の基板処理変化が一定となり、処理品質の均一を図れると共に製品の歩留まり向上が図れる。
【００２０】
さらに、処理ユニットに無駄な空き時間が無く効率良く搬送が行なえることとなるので、スループット向上も図れる。
【００２１】
【発明の実施の形態】
図１は、この発明の実施の形態に係る基板搬送方法に用いられる枚葉式レジスト処理装置の処理ユニットの平面図である。
【００２２】
以下に、この装置を用いた基板搬送方法による処理順序を説明する。
【００２３】
それによれば、まず、基板（ウエハ）が収納されたカセットをセンダユニット(S1又はS2)にセットする。そのカセットに収納された基板を、センダ側キャリアインタフェース(SCI/F)に塔載されたハンドにより1枚取出し、センダ側キャリアインタフェース(SCI/F)上に置く。センダ側キャリアインタフェース(SCI/F)上に置かれた基板はセンダ側メインハンド(S・M・H)により、基板内の水分を除去するためにべ一キングするデハイドベークユニット(DH)、又は露光後のレジストパターンの変形を抑制するポストエクスポージャべ一クユニット(PEB) に搬送し、基板内の水分を除去するために熱処理する。続いて、熱処理を行なった後、基板を強制冷却する強制冷却プレートユニット(EC)、基板に薬液を塗布するカップユニット(CUP)へ順次搬送する。
【００２４】
さらに、カップユニット(CUP)にて塗布又は現像処理された基板は、レシーバ側メインハンド(R・M・H)により、塗布処理後の基板表面に残留した溶剤の揮発を行なうプリべ一クユニツト(HP1/HP2)、又は、現像処理後の現像レジストの硬化、密着性強化を行なうポストベークユニット(HP1/HP2)に搬送され、熱処理される。次いで、レシーバ側メインハンド(R・M・H)により、基板を自然冷却する冷却プレートユニット(NC)に搬送され、処理が行なわれる。次いで、レシーバ側キャリアインターフェース(RCI/F)上に搬送された後、レシーバ側キャリアインターフェース(RCI/F)に塔載されたハンドにより、1枚毎、レシーバ(R1又はR2)にセットされたキャリアヘ収納される。
【００２５】
図1には記載していないが、強制冷却プレートユニット(EC)の上流側ヘレジスト膜と基板との密着性向上を目的とした密着強化剤塗布べ一クユニット(HMDS)を配置する場合もある。
【００２６】
上記した枚葉式レジスト処理装置は処理ユニット個別に処理時間の設定を行いあらかじめ設定された処理プログラムに従って上流から下流へ順次搬送を行う、図２に示すようなシリーズ搬送と、同じ処理ユニットを複数設置し、並列にて処理する、図３に示すようなパラレル搬送とがある。
【００２７】
その搬送制御手段として、前方ユニットが空いたら基板を搬出する順次送り出し搬送方式と、基板の一連の処理を行なう際に、最も長い処理時間を基準にタクトタイムを設定し、各処理ユニットの処理サイクルをタクトタイムとし、各基板の投入から処理後の搬出時間を一定とするタクト管理搬送方式とがある。
【００２８】
また、熱処理ユニットPEB, DH, HP1, HP2の各プレートには、基板を熱プレートから離れた所に待機させておく待機ポジションを設けた、図４に示すような構造が採用されている。
【００２９】
次に、搬出タイミングの計算方法について述べる。
【００３０】
先に実行する基板の処理時間とその後に実行される処理時間を基に、最適な搬出制御時間を次の計算式にて算出する。
【００３１】
T1nのt:レシピ処理時間、1:基板搬送番号、n:ユニット数
T1l, t12,・・・, t1n    1枚目の基板の処理時間
T2l, t22,・・・, t2n    2枚目の基板の処理時間
・
・
Tml, tm2,・・・, t2m    m枚目の基板の処理時間
T1=Σ(t1l,t12,・・,T1n)−Σ(T2l,t22,・・,T2(n-l))
T2=Σ(t1l,t12,・・,T1(n-l))−Σ(T2l,t22,・・,T2(n-2))
T3=Σ(t1l,t12,・・,T1(n-2))−Σ(T2l,t22,・・,T2(n-3))
・
・
Tn=t1l
論理的処理開始待ち時間TはT=max(T1,T2,・・,Tn)となる。
【００３２】
実際の処理開始待ち時間はTにユニット間の搬送時間を加えた時間となる。
【００３３】
直前のウエハが最初の処理ユニットの処理開始時にタイマTをスタートし、Tがタイムアップしたら次のウエハをSCI/Fから搬出し、最初のユニットが処理を開始したら上記計算により次ぎのTを求める。
【００３４】
図５は、シリーズ搬送時の同じ処理時間にてウエハを連続搬送した時のタイムチャートである。まず搬出時間を上記計算式により算出する。
【００３５】
PEB:40  EC:30  CUP:60  HP1:45  HP2:45  NC:30 (秒)
T1=(40+30+60+45+45+30)−(40+30+60+45+45)=30 秒
T2=(40+30+60+45+45)−(40+30+60+45)=45 秒
T3=(40+30+60+45)−(40+30+60)=45 秒
T4=(40+30+60)−(40+30)=60 秒
T5=(40+30)−(40)=30 秒
T6=40 秒
T=max(30, 45, 45, 60, 30, 40)=60 秒
上記計算式より算出された、ウェハSb1がPEB処理開始から60秒+5秒(搬送時間) =65秒経過後に、ウエハSb2がセンダ側キャリアインターフェースSCI/Fから搬出され、その後も65秒毎にウエハを搬出することにより各処理ユニツト内の待機時間が0秒となり、さらに最長処理ユニットであるCUPの空き時間も最小に抑えられ、スループット向上も見られる。
【００３６】
図６は、異なる処理時間を持つウエハを連続処理した場合の搬送タイムチヤートである。
【００３７】
ウェハSb1  PEB:40  EC:30  CUP:60  HP1:45  HP2:45  NC:30 (秒)
ウェハSb2  PEB:15  EC:15  CUP:30  HP1:45  HP2:45  NC:15 (秒)
ウェハSb3  PEB:30  EC:15  CUP:70  HP1:20  HP2:20  NC:15 (秒)
下記計算により最適な搬出時間を算出する。
【００３８】
まず、ウェハSb1処理開始からウェハSb2の搬出開始時間は、
T1=(40+30+60+45+45+30)−(15+15+30+45+45)=100  秒
T2=(40+30+60+45+45)−(15+5+30+45)=115  秒
T3=(40+30+60+45)−(15+15+30)=115  秒
T4=(40+30+60)−(15+30)=85  秒
T5=(40+30)−(15)=55  秒
T6=40  秒
T=max (100, 115, 115, 85, 55, 40)=115 秒
次に、ウェハSb2処理開始からウェハSb3の搬出開始時間は、
T1=(15+15+30+45+45+15)−(30+15+70+20+20)=10 秒
T2=(15+15+30+45+45)−(30+15+70+20)=15 秒
T3=(15+15+30+45)−(30+15+70)=−10 秒
T4=(15+15+30)−(30+15)=15 秒
T5=(15+15)−(30)=0 秒
T6=15 秒
T=max(10, 15, −10, 15, 0, 15)=15 秒
上記計算式より算出された、ウェハSb1がPEB処理開始から115秒+5秒(搬送時間)=120秒経過後に、ウェハSb2がセンダ側キャリアインターフェースSCI/Fから搬出され、ウエハSb2がPEB処理開始から15秒+5秒(搬送時間)=20秒経過後に、ウエハSb3がセンダ側キャリアインターフェースSCI/Fから搬出することにより、異なる処理時間のウェハの連続処理であっても、処理ユニット内の待機時間が0秒となり、さらに処理ユニットに無駄な空き時間も無く、効率良く搬送が行なえることとなる。
【００３９】
【発明の効果】
以上説明を述べたように、本発明による効果は次の様にあげられる。
【００４０】
カセットに収納された基板をセンダ側に配置し、そのセンダより搬出された基板を複数の処理ユニットにて処理した後、レシーバ側に設置されたカセットに収納する半導体製造装置を用いた基盤搬送方法において、センダからの搬出タイミングの時間制御により、各処理ユニット内での待機時間を無くすことが可能となる。
【００４１】
基板の搬出毎に搬出タイミングの算出を実施しているので、異種ブログラム時の基板の連続搬送であっても、各処理ユニット内での待機時間を無くした基板搬送を実現することとなる。また、処理ユニット間の搬送に要する時間も自動算出することにより、搬送時間を変更した場合も、搬出タイミングの時間制御を狂わすこと無く、基板搬送を行なうことが可能となる。
【００４２】
このように、各処理ユニット内の待機時間が無くなることにより、各基板の熱履歴及び塗布又は現像処理後の基板処理変化が一定となり、管理パラメーターのバラツキが抑えられる。
【００４３】
結果として、処理品質の均一を図れると共に製品の歩留まり向上が図れる。
【００４４】
さらに、処理ユニットに無駄な空き時間が無く効率良く搬送が行なえることとなるので、スループット向上の効果も挙げられる。.
【図面の簡単な説明】
【図１】本発明の実施の形態の基板搬送方法に用いる枚葉式レジスト処理装置の処理ユニットの平面図である
【図２】本発明の実施の形態の基板搬送方法に適用するシリーズ搬送フローを表した図である。
【図３】本発明の実施の形態の基板搬送方法に適用するパラレル搬送フローを表した図である。
【図４】本発明の実施の形態の基板搬送方法に適用する熱処理ユニットの構成図である。
【図５】本発明の実施の形態の基板搬送方法に係る、同一処理時間による連続基板搬送タイムチャートである。
【図６】本発明の実施の形態の基板搬送方法に係る、異なる処理時間による連続基板搬送タイムチャートである。
【図７】従来の基板搬送方法に係る、順次送り出し搬送方式による連続基板搬送タイムチャートである。
【図８】従来の基板搬送方法に係る、タクト管理搬送方式による連続基板搬送タイムチャートである。
【符号の説明】
CUP  カップユニット
DH  デハイドベークユニット
EC  強制冷却プレートユニット
HP1、HP2  プリベークユニット
PEB  ポストエクスポージャベークユニット
R1、R2  レシーバ
RCI/F  レシーバ側キャリアインタフェース
R・M・H  レシーバ側メインハンド
S1、S2  センダユニット
Sb1〜Sb7  基板
SCI/F  センダ側キャリアインタフェース
S・M・H  センダ側メインハンド
【図１】
0004139739.tif 000002
【図２】
0004139739.tif 000003
【図３】
0004139739.tif 000004
【図４】
0004139739.tif 000005
【図５】
0004139739.tif 000006
【図６】
0004139739.tif 000007
【図７】
0004139739.tif 000008
【図８】
0004139739.tif 000009