(57)【特許請求の範囲】
【請求項１】
少なくとも一部が光を透過する真空容器内に、入射光に応じて光入射面の反対面から光電子を放出する光電面と、前記光電面の光電子放出面に対向して配置され、前記光電子の空間分布を複数の画素により画像として検出する電荷転送型固体撮像デバイスを内蔵しており、前記光電面には前記撮像デバイスの基板に対して負の電圧が印加されている電子衝撃型増倍管を撮像素子として備える撮像装置において、
前記撮像デバイスは、主走査方向に複数の画素を配列させた水平画素列を前記主走査方向に直交する垂直方向に所要の出力走査線以上の複数列配置させ、イメージ蓄積期間中に個々の画素に入射する電子を増倍して蓄積する撮像部と、前記イメージ蓄積期間中に前記撮像部に蓄積された電荷が後続の垂直転送期間中に対応するそれぞれの画素に転送されて蓄積する蓄積部とが分離されて構成されており、前記撮像デバイスの基板上の前記電子入射面と反対の面に電荷転送電極が形成されており、少なくとも前記イメージ蓄積期間中は、前記撮像部の転送電極に、前記基板に対して負の電圧が印加されており、前記撮像デバイスの基板における前記蓄積部の厚さは前記撮像部の厚さに比較して厚く、前記イメージ蓄積期間中に前記蓄積部から外部へ電荷が読み出されることを特徴とする撮像装置。
【請求項２】
前記撮像デバイスは、前記水平画素列を前記垂直方向に順次走査して各画素の蓄積電荷に相当する画像信号を出力しており、前記画像信号を前記水平画素列の奇数列のみあるいは偶数列のみを１フィールドおきに交互に出力することにより、インターレース信号に変換して出力するスキャンコンバータをさらに備えていることを特徴とする請求項１記載の撮像装置。
【請求項３】
前記撮像デバイスは、水平転送部で、ｎを自然数とするとき、前記水平画素列の垂直方向の２ｎ番目の出力信号を、２ｎ−１番目あるいは２ｎ＋１番目の前記水平画素列の出力信号と１フィールドおきに交互に積算することを特徴とする請求項１記載の撮像装置。
【請求項４】
予め光入射のない暗状態での前記撮像デバイスの前記画像信号を１フレーム分蓄積するフレームメモリと、前記撮像デバイスあるいはスキャンコンバータの出力信号から対応する画素の前記フレームメモリに蓄積された暗状態での出力信号を減算して出力する減算回路とをさらに備えている請求項１〜３のいずれかに記載の撮像装置。
【請求項５】
前記光電面に印加される電圧値は、前記垂直転送期間中は、０Ｖであるか、前記イメージ蓄積期間中に印加される電圧値より絶対値が小さい負の電圧値であることを特徴とする請求項１〜４のいずれかに記載の撮像装置。
【請求項６】
前記イメージ蓄積期間中の電荷読み出し時以外は、前記蓄積部の転送電極に、前記基板に対して負の電圧が印加されていることを特徴とする、請求項１〜５のいずれかに記載の撮像装置。
【請求項７】
前記イメージ蓄積期間中において、前記蓄積部の転送電極に前記基板に対して負の電圧が印加される期間が、前記蓄積部の転送電極に前記基板に対して正の電圧が印加される期間より長いことを特徴とする、請求項６に記載の撮像装置。
【請求項８】
前記撮像デバイスの基板には、０Ｖの電圧が印加されていることを特徴とする、請求項１〜７のいずれかに記載の撮像装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は微弱な光によるイメージを撮像する撮像装置に関し、特に電荷転送型固体撮像デバイスを内蔵した電子衝撃型増倍管を利用した撮像装置に関する。
【０００２】
【従来の技術】
電荷転送型固体撮像デバイス、例えばＣＣＤ撮像デバイスを内蔵した電子衝撃型増倍管を撮像素子として利用する技術については、Ｇ・Ｍ・ウィリアムス・ジュニアら著「低光レベル撮像用電子衝撃型裏面照射ＣＣＤセンサー」（Electron-bombarded back-illuminated CCD sensors for low light level imaging applications、SPIE Vol.2415、211〜235頁、1995年）に開示されている。
【０００３】
ここでは、ＣＣＤのほぼ全面積を撮像領域とするＦＦＴ（Full Frame Transfer）型ＣＣＤを内蔵した撮像素子が開示されている。そして、ＦＦＴ型のＣＣＤでテレビレートでの読み出し動作を行うため、垂直転送期間中にシャッター等を用いて入射光を遮光している。さらに、テレビのインターレース走査に対応させるため、すなわち、テレビの走査線の奇数列の画像情報からなる奇数フィールドと偶数列の画像情報からなる偶数フィールドのそれぞれの画像情報に対応させるため、ＣＣＤの各水平画素列の画像情報信号をその前後いずれかの水平画素列の画像情報信号と水平転送部で合成することによって、奇数フィールド、偶数フィールドのそれぞれに対応する画像情報信号を交互に出力している。
【０００４】
同様に、テレビレートで動作可能なＦＴ（Frame Transfer）型ＣＣＤを内蔵した電子衝撃型増倍管を撮像素子として利用する技術が、特公昭６０−３００５９号に開示されている。ここで用いられているＣＣＤの画素構成の概略図を図７に示す。Ｓｉ基板５１の入射面と反対の面に転送電極５３が形成されており、この転送電極５３は、１画素当たり５３ａ〜５３ｄの４つの電極で構成されている。そして、前述のインターレース動作を行うためには、偶数フィールドの電荷蓄積・読み出し時には、転送電極５３ａ、５３ｂの下にポテンシャル井戸５２を形成し、奇数フィールドの電荷蓄積・読み出し時には、転送電極５３ｃ、５３ｄの下にポテンシャル井戸５２を形成することにより、擬似的なインターレース動作を実現している。したがって、このＦＴ−ＣＣＤでは、有効走査線数に対する画素数は半分ですむ。
【０００５】
【発明が解決しようとする課題】
しかし、ウィリアムス・ジュニアらが開示したＦＦＴ型ＣＣＤでは、転送期間中に入射光を遮光する必要があるため、その間の入射光のエネルギーを有効に利用することができず、特に、入射光強度が低い場合に問題となる。テレビレートで動作させた場合は、１フィールドの撮像に利用できる蓄積時間は最長で１／６０秒（１７ｍｓ）であるが、このＣＣＤでは、この１フィールドの画像情報の転送に要する時間が約１２ｍｓ必要となるので、実際に１フィールドの画像情報を得るのに利用できる蓄積時間は約５ｍｓにすぎず、入射光の利用率は約３０％にすぎない。このため、感度を上げることができなかった。ＦＦＴ−ＣＣＤでは、Ｓ／Ｎ比や転送効率を維持したまま転送速度を向上させることが困難であり、光の利用率向上には限界がある。
【０００６】
一方、特公昭６０−３００５９号に開示されたＦＴ型ＣＣＤでは、信号の利用率は１００％に近いものの、電子線照射に伴い、ＣＣＤの暗電流が増加するという欠点があった。これは、光電面から放出された電子を８ｋｅＶ程度に加速してＣＣＤに照射する際にＣＣＤの電子入射面で制動放射Ｘ線が発生し、そのＸ線がＣＣＤ表面側に設けられた転送電極近傍のシリコン−酸化膜界面に界面準位を発生させるためであると考えられている。
【０００７】
こうしたＣＣＤの暗電流を低減する方法として、信号蓄積期間中に、垂直転送電極に基板電位に対してマイナスの電圧を印加する方法が米国特許４９６３９５２号に開示されている。しかし、前述の特公昭６０−３００５９号に開示されたＦＴ型ＣＣＤでは、偶数、奇数フィールドの切り替えに対応して各画素中の信号電荷の蓄積位置を変更するため、信号蓄積位置のゲート電極には蓄積期間中プラスの電圧を印加しており、この技術を適用することができなかった。このため、Ｘ線ダメージによる暗電流の影響が大きく、界面のＸ線による劣化によりライフタイムも短くなっていた。また、垂直方向のＣＣＤの画素数がテレビ走査線の半分しかなく、解像度が充分ではなかった。
【０００８】
本発明は、上記の問題点に鑑みて、高解像度かつ高感度で、Ｓ／Ｎ比を向上させたライフタイムの長い固体撮像デバイス内蔵の電子衝撃型増倍管を用いた撮像装置を提供することを課題とする。
【０００９】
【課題を解決するための手段】
上記課題を解決するため、本発明の撮像装置は、少なくとも一部が光を透過する真空容器内に、入射光に応じて光入射面の反対面から電子を放出する光電面と、この光電面の光電子放出面に対向して配置され、光電子の空間分布を複数の画素により画像として検出する電荷転送型固体撮像デバイスを内蔵しており、光電面には撮像デバイスの基板に対して負の電圧が印加されている電子衝撃型増倍管を撮像素子として備える撮像装置であって、撮像デバイスは、主走査方向に複数の画素を配列させた水平画素列をこの主走査方向に直交する垂直方向に所要の出力走査線数以上の複数列配置させ、イメージ蓄積期間中に個々の画素に入射する電子を増倍して蓄積する撮像部と、このイメージ蓄積期間中に撮像部に蓄積された電荷が後続の垂直転送期間中に対応するそれぞれの画素に転送されて蓄積する蓄積部とが分離されて構成されており、撮像デバイスの基板上の電子入射面と反対の面に電荷転送電極が形成されており、少なくともイメージ蓄積期間中は、撮像部の転送電極に、基板に対して負の電圧が印加されており、前記撮像デバイスの基板における前記蓄積部の厚さは前記撮像部の厚さに比較して厚く、前記イメージ蓄積期間中に前記蓄積部から外部へ電荷が読み出されることを特徴とする。
【００１０】
これによれば、真空容器内には、光電面に対向して裏面入射型のいわゆるＦＴ型固体撮像デバイスが配置される。ＦＴ型固体撮像デバイスでは、イメージ蓄積期間中に蓄積した電荷を電荷転送期間中に高速で蓄積部に転送できるので、イメージ蓄積期間が十分に長くとれる。また、イメージ蓄積期間中は撮像部の転送電極にマイナスの電圧が印加されているので、制動放射Ｘ線入射に伴う暗電流が低減される。また、撮像デバイスの基板における蓄積部の厚さが撮像部の厚さに比較して厚いので、イメージ蓄積期間中に蓄積部に増倍電子が侵入した場合でも、基板の裏面（入射面）近傍でこの増倍電子のほとんどは再結合して蓄積部の転送電極部分に達することがなく、蓄積部から外部へ電荷が読み出される際にノイズの発生を抑えることができる。また、蓄積部では電子が表面付近で吸収されるので、仮に制動放射Ｘ線が発生しても電極付近に達することはなく、制動放射Ｘ線のダメージに起因する暗電流が低減される。さらに、所要の出力走査線以上の垂直画素数を有するので垂直解像度が確保される。
【００１１】
さらに、撮像デバイスは、水平画素列を垂直方向に順次走査して各画素の蓄積電荷に相当する画像信号を出力しており、画像信号を水平画素列の奇数列のみあるいは偶数列のみを１フィールドおきに交互に出力することにより、インターレース信号に変換して出力するスキャンコンバータをさらに備えていることが好ましい。
【００１２】
あるいは、撮像デバイスは、水平転送部で、ｎを自然数とするとき、水平画素列の垂直方向の２ｎ番目の出力信号を、２ｎ−１番目あるいは２ｎ＋１番目の水平画素列の出力信号と１フィールドおきに交互に積算するものでもよい。
【００１３】
これらによれば、撮像デバイスの撮像部および蓄積部を、順次出力動作の撮像デバイスと同一形式としたうえで、撮像素子の出力信号がインターレース信号に変換される。
【００１４】
一方、予め光入射のない暗状態での撮像デバイスの画像信号を１フレーム分蓄積するフレームメモリと、撮像デバイスあるいはスキャンコンバータの出力信号から対応する画素のフレームメモリに蓄積された暗状態での出力信号を減算して出力する減算回路とをさらに備えていることが好ましい。
【００１５】
これによれば、フレームメモリに蓄積された画素出力と撮像デバイスあるいはスキャンコンバータの出力信号との差が容易に得られる。
【００１６】
さらに、光電面に印加される電圧値は、垂直転送期間中は、０Ｖであるか、イメージ蓄積期間中に印加される電圧値より絶対値が小さい負の電圧値であることが好ましい。
【００１７】
これによれば、撮像デバイスの撮像部から蓄積部への電荷転送期間中に光電面と撮像デバイスの光電子入射面との間に形成される電位差は、イメージ蓄積期間中の電位差よりも小さくなり、電荷転送期間中に光電面からデバイスの光電子入射面への光電子の加速が抑制されて、電荷転送期間中はデバイスの電子入射面に到達した電子のエネルギーが小さくなるので、電子衝撃によるゲインが小さくなる。
また、イメージ蓄積期間中の電荷読み出し時以外は、蓄積部の転送電極に、基板に対して負の電圧が印加されていることが好ましい。これによれば、蓄積部でも、撮像部と同様に、転送電極のｎチャンネル層は、ホールが集まる反転状態になり、シリコン−酸化膜界面の界面準位がホールで埋められた状態になるため、界面準位に起因した暗電流は大幅に低減される。したがって、更に、制動放射Ｘ線のダメージに起因する暗電流を低減することができる。
また、イメージ蓄積期間中において、蓄積部の転送電極に基板に対して負の電圧が印加される期間が、蓄積部の転送電極に基板に対して正の電圧が印加される期間より長いことが好ましい。これによれば、蓄積部でも、撮像部と同様に、更に、制動放射Ｘ線のダメージに起因する暗電流を低減することができる。
また、撮像デバイスの基板には、０Ｖの電圧が印加されていることが好ましい。
【００１８】
【発明の実施の形態】
以下、図面を参照して本発明の好適な実施の形態について説明する。
【００１９】
図１は、本発明の撮像装置のブロック図である。この撮像装置は、電荷転送型固体撮像デバイスの一例としてＣＣＤを利用した電子衝撃型増倍管（ＥＢ−ＣＣＤ）１を撮像素子として収めたカメラヘッド３０と、ＥＢ−ＣＣＤ１等を制御するカメラコントローラ４０からなる。
【００２０】
カメラヘッド３０には、ＥＢ−ＣＣＤ１のほか、ＥＢ−ＣＣＤ１を駆動するＣＣＤドライバー２と、ＥＢ−ＣＣＤ１からの出力を増幅するプリアンプ３と、ＥＢ−ＣＣＤ１内の後述する光電面１３に高電圧を印加する高電圧電源４とが収められており、ＥＢ−ＣＣＤ１の光入射面側には、被写体の光像を集光するレンズ５が配置されている。
【００２１】
一方、カメラコントローラ４０は、ＣＣＤドライバー２を制御するタイミング信号を出力するタイミング発生回路２１と、タイミング発生回路２１を制御するＣＰＵ２４と、高電圧電源４を制御する高電圧コントローラ２３と、プリアンプ３の出力を増幅するメインアンプ２２と、メインアンプ２２の出力をデジタル信号に変換するＡ／Ｄ変換器２５と、このＡ／Ｄ変換器２５出力のノンインターレース信号をインターレース信号に変換するスキャンコンバーター２６と、１画面分の画像出力信号を蓄積するフレームメモリ２７と、フレームメモリ２７に蓄積された出力信号をスキャンコンバータ２６の出力信号から減算する減算回路２８と、生成されたデジタル信号をアナログ信号に変換して出力するＤ／Ａ変換器２９とから構成されている。ここでスキャンコンバータ２６は、Ａ／Ｄ変換器２５の出力のうち画像出力の奇数走査線列の画像情報信号のみを蓄積する奇数ラインメモリ２６ａと、偶数走査線列の画像情報信号のみを蓄積する偶数ラインメモリ２６ｂとからなる。
【００２２】
カメラヘッド３０に収められるＥＢ−ＣＣＤ１の概略図を図２に示す。このＥＢ−ＣＣＤ１には、裏面入射型のＦＴ型ＣＣＤ１１が内蔵されている。ＥＢ−ＣＣＤ１の光入射面側には、光を透過する入力面板１２が配置されており、この入力面板１２の内側でＣＣＤ１１の撮像部１１ａの光入射面側に対向した部分には光入射に応じて光電変換を行う光電面１３が形成されている。この光電面１３は、Ｓｂ、Ｎａ、Ｋ、Ｃｓ等の材料を積層して蒸着することで形成される。また、予め入力面板１２に接着されたＧａＡｓＰ結晶に真空中でＣｓを蒸着することでも形成することができる。光電面電極１４は、Ｃｒ、Ｎｉ、Ｃｕを順に蒸着することで形成される。そして、入力面板１２、セラミック側管１６およびＣＣＤ１１が固定されたセラミックステム１７は、ＣＣＤ１１、光電面１３が収容されたＥＢ−ＣＣＤ１の容器を形成してその内部を真空状態に維持する。ＣＣＤ１１には、セラミックステム１７を貫通するピン１８とワイヤー１９およびバンプ４２を介して駆動信号が印加され、その出力信号が外部に取り出される。ワイヤー１９とバンプ４２は、接続基板４１上に形成されたアルミ配線（図示せず）により電気的に接続されている。このワイヤー１９と光電面電極１４の間には、遮蔽電極２０が設けられている。
【００２３】
ＣＣＤ１１は、ｐ型基板をベースにして、光入射面と反対面の転送電極を形成する表面にｎ型層を形成した埋め込みチャンネル型ＣＣＤであって、撮像部１１ａと蓄積部１１ｂからなり、撮像部１１ａのみ光入射面である裏面からエッチングして厚さ約２０μｍに薄型化してある。一方、蓄積部１１ｂはエッチング前の厚さ約３００μｍに保たれている。このＣＣＤ１１の画素の模式図を図３に示す。
【００２４】
ＣＣＤ１１は、前述のように撮像部１１ａと蓄積部１１ｂを備えており、有効画素数は、水平方向（主走査方向）が６５８個、垂直方向が４９０個である。図３では、簡略化のため画素数を省略して描いている。撮像部１１ａと蓄積部１１ｂによって垂直転送部１１ｃが構成されており、これに水平転送部１１ｄを介して出力部１１ｅが接続されている。出力部１１ｅには、出力ＦＥＴ１１ｆとリセットＦＥＴ１１ｇの２つのＦＥＴを有している。
【００２５】
次に、本撮像装置全体の動作の概要を説明する。本撮像装置は、テレビレートの３０Ｈｚで動作する。そして、撮像素子であるＥＢ−ＣＣＤ１はノンインターレース動作（順次読み出し）を行うので、１フレーム毎にイメージ蓄積、蓄積電荷の読み出しを行う。１フレームを構成するのに要する時間は約３３ｍｓだが、このうち約０.５ｍｓが垂直転送期間として用いられ、残りが純粋なイメージ蓄積期間となる。
【００２６】
イメージ蓄積期間の大部分の期間中、図２に示される光電面１３には、光電面電極１４を介して−８ｋＶの電圧が印加されている。この電圧は、図１に示されるタイミング発生回路２１のタイミング信号に基づいて、高電圧コントローラ２３が高電圧電源４を制御することにより印加されているものである。タイミング発生回路２１が出力するタイミング信号は、ＣＰＵ２４によって制御されている。
【００２７】
図２に示すように入力面板１１を透過して光電面１３に光が入射すると、入射光に応じて光電面１３の光入射面と反対の面、すなわち、ＣＣＤ１１に対向する面から光電子が放出される。一方、ＣＣＤ１１の基板電位は０Ｖに保たれているので、ＣＣＤ１１の基板と光電面１３の間には電界が形成され、この電界によって発生した光電子は加速されて、ＣＣＤ１１の撮像部１１ａの入射面に衝突する。このときに、光電子は上記の電界によって８ｋｅＶに加速されているため、撮像部１１ａのシリコン基板中で運動エネルギーを失う際に、入射電子１個に対して約１５００個の電子−正孔対を生成する。こうして発生した増倍電子は、入射面の反対側の転送電極が形成された表面側に移動し、図３に示す撮像部１１ａ下のポテンシャル井戸に到達する。
【００２８】
イメージ蓄積期間中に各画素のポテンシャル井戸に蓄積された蓄積電荷は、その後、後に詳述するように垂直転送期間中に蓄積部１１ｂへ転送された後、次のイメージ蓄積期間中に水平転送部１１ｄを介して順次出力部１１ｅから出力される。この出力信号は、図２に示されるワイヤー１９とバンプ４２を介してピン１８からＥＢ−ＣＣＤ１の外部へ読み出される。ここで、蓄積部１１ｂにイメージ蓄積期間中に増倍電子が侵入した場合でも、蓄積部１１ｂの基板は、前述したように撮像部１１ａに比較して厚いため、基板の裏面（入射面）近傍でこの増倍電子のほとんどは再結合して蓄積部１１ｂの転送電極部分に達することがなく、ノイズの発生を抑えることができる。
【００２９】
こうして読み出された出力信号は、図１に示されるようにＥＢ−ＣＣＤ１からプリアンプ３、メインアンプ２２で増幅されたうえでＡ／Ｄ変換器２５に送られてデジタル信号に変換され、スキャンコンバータ２６に転送される。スキャンコンバータ２６では、テレビ走査線の奇数列および偶数列に対応する画素出力信号毎にこの出力信号を奇数ラインメモリ２６ａと偶数ラインメモリ２６ｂに振り分け、奇数ラインの画素出力信号のみからなる奇数フィールドと偶数ラインの画素出力信号のみからなる偶数フィールドの信号を交互に出力することによりインターレース信号への変換を行う。
【００３０】
このスキャンコンバータ２６には上記の形式ではなく、遅延回路を利用した回路など各種のノンインターレース信号からインターレース信号へのスキャンコンバータを利用することができる。
【００３１】
フレームメモリ２７には、予め光入射のない状態、すなわち暗状態での画像出力信号を１画面（１フレーム）分蓄積しておき、減算回路２８でスキャンコンバータ２６の出力信号から蓄積された暗状態での出力信号をそれぞれの画素について減算することにより撮像素子固有の暗状態でのノイズを差し引いて高Ｓ／Ｎ比で出力することができる。
【００３２】
このフレームメモリ２７は、カメラコントローラ４０の電源投入時あるいはＣＰＵ２４を介して外部からの制御により更新することが可能であり、撮像素子の経年変化等による暗状態の出力変化に対応することが可能である。
【００３３】
減算回路２８の出力は、Ｄ／Ａ変換器２９でアナログ信号に変換されて出力される。また、コンピュータ等で処理するため、減算回路２８からのデジタル信号出力もそのままの形で出力される。
【００３４】
次にＣＣＤ１１の駆動方法について図３〜図５を参照して詳細に説明する。図４は、ＣＣＤ１１内部の各転送電極等に印加される電圧のタイミングチャートであり、図５は、本装置および従来の装置におけるシリコン基板中のポテンシャル分布を模式的に示す図である。
【００３５】
図４のタイミングチャートにおいて、各転送電極の駆動電圧のＨレベルは６Ｖであって、Ｌレベルは−８Ｖである。
【００３６】
イメージ蓄積期間中、撮像部１１ａの転送電極Ｐ１ＶＳ、Ｐ２ＶＳには、いずれもＬレベルの負の電圧が印加されている。このとき、シリコン基板の電位は０Ｖであり、この結果、転送電極のｎチャンネル層は、ホールが集まる反転状態になる。したがって、シリコン−酸化膜界面の界面準位がホールで埋められた状態になるため、界面準位に起因した暗電流は大幅に低減される。
【００３７】
イメージ蓄積期間に引き続く垂直転送期間（０．５ｍｓ）では、撮像部１１ａの各画素に蓄積された電荷が蓄積部１１ｂの各画素に高速で転送される。この垂直転送は、撮像部１１ａの転送電極Ｐ１ＶＳ、Ｐ２ＶＳと蓄積部１１ｂの転送電極Ｐ１Ｖ１、Ｐ２Ｖ１とをそれぞれ対にして交互にＬレベルとＨレベルとなるよう１ＭＨｚ（周期１μｓ）で周期的に駆動電圧を印加することにより行われる。この場合にも、ｎチャンネル層にホールが集まる反転状態を形成するＬレベルの電圧が、転送効率を劣化させない範囲で、極力長く印加されることが好ましい。すなわち、各周期においてＬレベルの期間がＨレベルの期間より長いことが好ましい。この垂直転送期間中、光電面１３への印加電圧の負の値をイメージ蓄積期間中より小さくしているので、垂直転送期間中に撮像部に入射する電子の増倍が防止され、転送中の不要な信号に起因するスミアを大幅に改善することができる。このときの印加電圧は、０Ｖであることが最も好ましいが、光電面でゲインが発生しない程度の電圧、例えば−２ｋＶ程度でも同様の効果が得られる。この場合は、光電面に印加する電圧パルスの振幅を６ｋＶに低減する効果がある。
【００３８】
こうして蓄積部１１ｂに転送された電荷は、次のイメージ蓄積期間中に蓄積部１１ｂから外部へ読み出される。この読み出し動作のため、蓄積部１１ｂの転送電極Ｐ１Ｖ１、Ｐ２Ｖ１には交互にＨレベルとＬレベルの駆動電圧が印加される。それぞれの電極にＨレベルの信号が印加される間隔は、約６０μｓ（１７ｋＨｚ）である。この結果、この一周期ごとに蓄積部１１ｂの水平画素列一列分の蓄積電荷が水平転送部１１ｄに転送される。
【００３９】
水平転送部１１ｄの転送電極Ｐ１Ｈ、Ｐ２Ｈには、約７５ｎｓ（１４ＭＨｚ）周期で、ＨレベルとＬレベルの駆動電圧が反転状態で周期的に印加される。こうして１画素毎に蓄積電荷が出力部１１ｅに転送される。この出力部１１ｅでは、出力ＦＥＴ１１ｆのドレインＯＤに一定電圧を印加しておき、出力部１１ｅに転送されてきた画素の電荷量に応じて変調されるドレイン電流をソースＯＳより出力する。１画素の読み出し終了後、リセット用のＦＥＴ１１ｇのゲートＲＧへの印加電圧をＨレベルとし、出力ＦＥＴ１１ｆのゲート電位をリセットＦＥＴ１１ｇのドレイン電圧ＲＤに固定してリセットする。これを繰り返すことにより、各画素の蓄積電荷を水平画素列毎に順次読み出すノンインターレース読み出しが行われる。
【００４０】
加速電子がＳｉに入射して減速する際には、必ず制動放射Ｘ線が発生する。このＸ線はシリコン−酸化膜界面にダメージを与え、暗電流を増加させる。特公昭６０−３００５９号に開示されているＦＴ−ＣＣＤでは、イメージ蓄積期間中は垂直転送電極のいずれかにプラス電圧が印加されている。したがって、制動放射Ｘ線によるシリコン−酸化膜界面のダメージに起因する暗電流を避けることができない。
【００４１】
一方、本発明によれば、イメージ蓄積期間中は、撮像部１１ａの全ての転送電極はＬレベルすなわち、マイナス電圧が印加された状態であり、シリコン−酸化膜界面の界面準位がホールで満たされた反転状態となるので、制動放射Ｘ線のダメージに起因する暗電流は全く発生しない。垂直転送期間では、Ｈレベル、すなわちプラスの電圧が印加されるがその期間は一期間中に合わせて０．２５ｍｓ以下で、蓄積期間より２桁以上短いので、垂直転送期間のＸ線による暗電流増加は非常に少ない。このように本発明では、従来例に比べてＸ線のダメージに起因する暗電流を２桁以上低減でき、その分、ライフタイムを延長できる。また、蓄積部１１ｂは、厚みが約３００μｍあるため、電子が表面付近で吸収されるので、仮に制動放射Ｘ線が発生しても電極付近に達することはなく、暗電流の増加は起こらない。また、前者の従来技術のＣＣＤに比べて垂直方向の画素数が倍あるため、垂直解像度が向上する。
【００４２】
図５は両者の撮像部の転送電極とその電荷蓄積中のポテンシャル井戸の様子を模式的に示して比較した図である。同図（ａ）は、従来技術の場合を示し、実線が奇数フィールドのイメージ蓄積時のポテンシャル井戸を、点線が偶数フィールドのイメージ蓄積時のポテンシャル井戸を示している。同図（ｂ）は、本発明の場合を示している。ともに、基板となるシリコン層１１ｈの上に酸化シリコン層１１ｉが設けられて、酸化シリコン層１１ｉ上に転送電極１１ｊが形成されている。また、ｂ1、ｂ2、ｂ3、…電極、ｄ1、ｄ2、ｄ3、…電極及びｂ1’、ｂ2’、ｂ3’、…電極、ｄ1’、ｄ2’、ｄ3’、…電極には薄くｐ型不純物がドープされているので、転送電極ａ〜ｄ（ａ’〜ｄ’）に同じ電圧が印加された場合でも、ａ1、ａ2、ａ3、…電極、ｃ1、ｃ2、ｃ3、…電極及びａ1’、ａ2’、ａ3’、…電極、ｃ1’、ｃ2’、ｃ3’、…電極に比べて浅いポテンシャルとなる。同図（ａ）に示す従来技術の場合は、有効走査線数に対する垂直画素数が半分で、垂直転送部で擬似的なインターレース動作をするため、奇数フィールドのイメージ蓄積時は、前述のようにａｂ電極の下のポテンシャル井戸を用い、ｃｄ電極下は使用せず、偶数フィールドのイメージ蓄積時は逆にｃｄ電極の下のポテンシャル井戸を用い、ａｂ電極下は使用していない。一方、本発明の場合は、有効走査線数と同数以上の垂直画素数があるので、常にａ’ｂ’、ｃ’ｄ’電極のそれぞれの電極下のポテンシャル井戸を用いている。
【００４３】
このように従来技術では、各フィールドにおいてポテンシャル井戸を形成する位置が異なるため、奇数フィールドのイメージ蓄積時には転送電極ａｂに、また偶数フィールドのイメージ蓄積時には転送電極ｃｄにＨレベル、すなわちプラスの電圧を印加する必要がある。このため、前述のようにＸ線によるシリコン−酸化膜界面のダメージに起因する暗電流を避けることができない。一方、本発明では、イメージ蓄積時には、全ての転送電極にＬレベル、すなわちマイナスの電圧を印加できるので、Ｘ線ダメージに起因する暗電流を防ぐことができる。
【００４４】
また、本撮像装置では、フレームメモリ２７と減算回路２８（図１参照）を利用して、画像信号出力から暗電流出力を減算して出力することにより高いＳ／Ｎ比を得ている。前述のように本撮像装置では、制動放射Ｘ線による暗電流発生を抑制しているが、暗電流を完全に０にすることはできない。減算回路２８を利用することにより残る暗電流を効果的に信号出力から除去することができる。
【００４５】
次に、本発明の第２の実施形態について図６を参照して説明する。この実施形態では、出力信号をスキャンコンバータでインターレース出力に変換する代わりに撮像素子内部の水平転送部でインターレース信号を生成することを特徴とする。撮像装置の構成は、図１に示す第１の実施形態からスキャンコンバータ２６のみを取り除いた構成である。図６は、この第２の実施形態のタイミングチャートを示している。ここでは、第１の実施形態のタイミングチャートである図４と重複する点についての説明は省略する。
【００４６】
本実施形態では、テレビ画面の奇数、偶数の各フィールド出力ごとにイメージ蓄積と垂直転送を繰り返す。したがって、動作は第１の実施形態の倍の周波数である６０Ｈｚ、約１６．５ｍｓサイクルで繰り返される。図６に示されるように、イメージ蓄積期間、垂直転送期間における光電面、撮像部の転送電極Ｐ１ＶＳ、Ｐ２ＶＳに印加される駆動電圧は、図４の第１の実施形態と同様である。したがって、撮像部から蓄積部へは１フィールド毎に電荷が転送される。転送された電荷は、転送直後のイメージ蓄積期間において、２列の水平画素列ごとに水平転送部１１ｄへ送られて、電荷加算が行われる。このとき、奇数フィールドの出力時には、第１列と第２列、第３列と第４列、…、第２ｎ−１列と第２ｎ列（ｎは自然数）をそれぞれ足しあわせ、偶数フィールドの出力時には、第２列と第３列、第４列と第５列、第２ｎ列と第２ｎ＋１列をそれぞれ足しあわせる。これにより、特別な回路を付加する必要なしにインターレース信号への変換が可能となる。また、インターレース信号への変換に際して垂直解像度を確保できる。水平転送部転送後の動作は基本的に第１の実施形態のＣＣＤ１と同じであるので、説明を省略する。
【００４７】
以上、説明した実施形態では、インターレース信号を出力する実施形態について説明してきたが、本発明の撮像装置は、ノンインターレース信号を出力するものでもよい。この場合は、図１のブロック図に示したスキャンコンバーター２６を取り除き、Ａ／Ｄ変換気２５の出力信号を直接フレームメモリ２７あるいは減算回路２８に入力すればよい。また、ＣＣＤの駆動は、図４に示したタイミングチャートに従えばよい。このようにして出力されたノンインターレース信号は、コンピューター等に入力させて利用することができる。
【００４８】
【発明の効果】
以上、説明したように本発明によれば、裏面照射型ＦＴ−ＣＣＤ等の固体撮像デバイスを内蔵した電子衝撃型増倍管を撮像素子として利用し、撮像素子の撮像部の転送電極にイメージ蓄積期間中常にマイナスの電圧を印加しているので制動放射Ｘ線による暗電流の発生が防止でき、高感度が保証される。また、走査線と同数の垂直画素数を有するので、垂直解像度が維持される。
【００４９】
さらに、スキャンコンバータあるいは水平転送時の隣接する水平画素列同士の電荷加算により、インターレース出力信号を得れば、通常のテレビへの画像出力が可能となる。
【００５０】
また、暗電流時の出力信号をフレームメモリに蓄積しておき、画像出力から減算することで、暗電流ノイズを除去して高Ｓ／Ｎ比を得ることができる。
【００５１】
さらに、電荷転送時に光電面に印加するマイナス電圧を小さくすることにより、電荷転送時の撮像デバイスへの光電子入射を抑制し、さらにＳ／Ｎ比を向上させることができる。
【図面の簡単な説明】
【図１】本発明の撮像装置のブロック図である。
【図２】図１の撮像装置の撮像素子となるＥＢ−ＣＣＤの概略図である。
【図３】図２のＥＢ−ＣＣＤのＦＴ−ＣＣＤの概略図である。
【図４】図３のＦＴ−ＣＣＤの駆動方法のタイミングチャートである。
【図５】本発明と従来技術の撮像部のポテンシャル井戸形成の様子を比較した模式図である。
【図６】本発明の第２の実施形態のＦＴ−ＣＣＤの駆動方法のタイミングチャートである。
【図７】従来の電子衝撃型増倍管に内蔵されたＦＴ−ＣＣＤの断面概略図である。
【符号の説明】
１…ＥＢ−ＣＣＤ、２…ＣＣＤドライバー、３…プリアンプ、４…高電圧電源、５…レンズ、１１…ＦＴ−ＣＣＤ、１２…入力面板、１３…光電面、１４…光電面電極、１５…光電面フランジ、１６…セラミック側管、１７…セラミックステム、１８…ピン、１９…ワイヤー、２０…遮蔽電極、２１…タイミング発生回路、２２…メインアンプ、２３…高電圧コントローラ、２４…ＣＰＵ、２５…Ａ／Ｄ変換器、２６…スキャンコンバータ、２７…フレームメモリ、２８…減算回路、３０…カメラヘッド、４０…カメラコントローラ、４１…接続基板、４２…バンプ。
代理人弁理士  長谷川  芳樹
【図１】
0004173575.tif 000002
【図２】
0004173575.tif 000003
【図３】
0004173575.tif 000004
【図４】
0004173575.tif 000005
【図５】
0004173575.tif 000006
【図６】
0004173575.tif 000007
【図７】
0004173575.tif 000008