(57)【特許請求の範囲】
【請求項１】
Ｘ軸およびＹ軸に沿って接続されそれぞれ反対側に対をなすピンを有する基本となる回路の、前記Ｘ軸に沿って接続されるピンをＹ軸の同一座標上に位置させるとともに、前記Ｙ軸に沿って接続されるピンをＸ軸の同一座標上に位置させて第１のシンボルを発生する第１のシンボル発生手段と、
初期入力された第１のシンボルのＸ方向の配列数およびＹ方向の配列数をそれぞれ素因数分解する素因数分解手段と、
この素因数分解手段により素因数分解されたＸ方向の配列数の素因数を順次格納する複数のＸ方向の配列と、
前記素因数分解手段により素因数分解されたＹ方向の配列数の素因数を順次格納する複数のＹ方向の配列と、
前記Ｘ方向の配列と前記Ｙ方向の配列とにそれぞれ格納された素因数の個数を比較し、個数が大きくない方の前記配列の末尾の空白の配列に１を順次格納することで、前記各配列に格納された素因数の個数を互いに等しくする比較手段と、
第１のシンボルを、前記Ｘ方向の配列に格納された素因数分Ｘ方向に配設するとともに前記Ｙ方向の配列に格納された素因数分Ｙ方向に配設してマトリクス状に配設し、このマトリクス状に配設されたシンボルのピンおよびこのシンボルに対応する隣り合うシンボルの同一座標上のピンをそれぞれ接続して周囲の接続されていないピンをそれぞれの位置に残した状態とした第２のシンボルを発生する処理を、前記各配列の最初に格納された素因数から最後に格納された素因数まで順次参照しつつ、発生させた第２のシンボルを新たな第１のシンボルとしながら繰り返す第２のシンボル発生手段と
を具備したことを特徴とする回路図作成装置。
【請求項２】
第１のシンボル発生手段は、基本となる回路がスイッチング素子を有し、
第２のシンボル発生手段は、前記スイッチング素子をマトリクス状に配置してアレイパターンを形成する
ことを特徴とする請求項１記載の回路図作成装置。
【請求項３】
Ｘ軸およびＹ軸に沿って接続されそれぞれ反対側に対をなすピンを有する基本となる回路の、前記Ｘ軸に沿って接続されるピンをＹ軸の同一座標上に位置させるとともに、前記Ｙ軸に沿って接続されるピンをＸ軸の同一座標上に位置させて第１のシンボルを発生させるステップと、
初期入力された第１のシンボルのＸ方向の配列数を素因数分解するステップと、
この素因数分解されたＸ方向の配列数の素因数を複数のＸ方向の配列に順次格納するステップと、
初期入力された第１のシンボルのＹ方向の配列数を素因数分解するステップと、
この素因数分解されたＹ方向の配列数の素因数を複数のＹ方向の配列に順次格納するステップと、
前記Ｘ方向の配列と前記Ｙ方向の配列とにそれぞれ格納された素因数の個数を比較し、個数が大きくない方の前記配列の末尾の空白の配列に１を順次格納することで、前記各配列に格納された素因数の個数を互いに等しくするステップと、
第１のシンボルを、前記Ｘ方向の配列に格納された素因数分Ｘ方向に配設するとともに前記Ｙ方向の配列に格納された素因数分Ｙ方向に配設してマトリクス状とし、このマトリクス状に配設されたシンボルのピンおよびこのシンボルに対応する隣り合うシンボルの同一座標上のピンをそれぞれ接続して周囲の接続されていないピンをそれぞれの位置に残した状態とした第２のシンボルを発生させる処理を、前記各配列の最初に格納された素因数から最後に格納された素因数まで順次参照しつつ、発生させた第２のシンボルを新たな第１のシンボルとしながら繰り返すステップと
を具備したことを特徴とするコンピュータで読み取り可能な回路図作成プログラムを記憶した媒体。
【請求項４】
基本となる回路がスイッチング素子を有し、
このスイッチング素子をマトリクス状に配置してアレイパターンを形成する
ことを特徴とする請求項３記載のコンピュータで読み取り可能な回路図作成プログラムを記憶した媒体。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、回路図を作成する回路図作成装置および回路図作成プログラムを記憶した媒体に関する。
【０００２】
【従来の技術】
一般に、液晶表示装置のアレイ基板上のアレイパターンを設計するためには、二次元平面図を描画するＣＡＤシステムが用いられている。そして、このＣＡＤシステムに描画したアレイパターンに回路的な間違いがないかを確認するためには、設計したアレイパターンのレイアウト図から回路図を作成し、レイアウト図と回路図とを相互比較するツールを用いて、レイアウト図と回路図とが一致しているかを確認している。
【０００３】
しかし、アレイパターンの回路図は、任意の基本となる回路をマトリクス状に数千個×数千個配置して構成されるため、データの大きさは膨大となり、現在のＣＡＤシステムでこのような回路図を作成することは困難である。
【０００４】
このため、従来、アレイパターンの回路図は、任意の回路を配置した回路図を端子あるいは接続部分をピンとしてシンボル化し、そのシンボルを任意の数配置し、左右および上下に隣り合うシンボルのピン同士をワイヤで接続することによって新たに回路図を作成してシンボル化する。また、このシンボルを任意の数マトリクス状に配置し、同様に左右および上下に隣り合うシンボルのピン同士をワイヤで接続することによって新たに回路図を作成し、これらのシンボル化の動作を繰り返すことによって、任意の基本となる回路をマトリクス状に数千個×数千個配置した回路図をシンボルを用いて描画している。
【０００５】
【発明が解決しようとする課題】
上述のように、従来の方法では、任意の回路を配置した回路図を作成するためには、個々の回路図を配置させるための描画に時間がかかる。また、この回路をシンボル化するためには、それぞれの回路にシンボルのピンを有するためシンボルのピンの数は膨大になり、これらそれぞれのピンに、ピン名などのプロパティ情報を記述する必要があり、このために必要な時間も膨大である。さらに、左右および上下に隣り合うシンボルのピン同士をワイヤで接続するためにも必要な時間も膨大である問題を有している。
【０００６】
本発明は、上記問題点に鑑みなされたもので、複雑な回路も簡単にできる回路図を作成する回路図作成装置および回路図作成プログラムを記憶した媒体を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明は、Ｘ軸およびＹ軸に沿って接続されそれぞれ反対側に対をなすピンを有する基本となる回路の、前記Ｘ軸に沿って接続されるピンをＹ軸の同一座標上に位置させるとともに、前記Ｙ軸に沿って接続されるピンをＸ軸の同一座標上に位置させて第１のシンボルを発生し、初期入力された第１のシンボルのＸ方向の配列数およびＹ方向の配列数をそれぞれ素因数分解し、素因数分解されたＸ方向の配列数の素因数を複数のＸ方向の配列に順次格納し、素因数分解されたＹ方向の配列数の素因数を複数のＹ方向の配列に順次格納し、前記Ｘ方向の配列と前記Ｙ方向の配列とにそれぞれ格納された素因数の個数を比較し、個数が大きくない方の前記配列の末尾の空白の配列に１を順次格納することで、前記各配列に格納された素因数の個数を互いに等しくし、第１のシンボルを、前記Ｘ方向の配列に格納された素因数分Ｘ方向に配設するとともに前記Ｙ方向の配列に格納された素因数分Ｙ方向に配設してマトリクス状に配設し、このマトリクス状に配設されたシンボルのピンおよびこのシンボルに対応する隣り合うシンボルの同一座標上のピンをそれぞれ接続して周囲の接続されていないピンをそれぞれの位置に残した状態とした第２のシンボルを発生する処理を、前記各配列の最初に格納された素因数から最後に格納された素因数まで順次参照しつつ、発生させた第２のシンボルを新たな第１のシンボルとしながら繰り返すもので、第１のシンボルは基本となる回路のＸ軸に沿って接続されるピンをそれぞれＹ軸の同一座標上に位置させ、Ｙ軸に沿って接続されるピンをそれぞれＸ軸の同一座標上に位置させることにより、第１のシンボルを初期入力されたＸ方向の配列数およびＹ方向の配列数を素因数分解した各素因数分ずつＸ方向およびＹ方向に配設してマトリクス状とすることにより、隣り合うシンボルの対応するＸ軸およびＹ軸に沿って接続されるそれぞれの対応する同一座標状のピンに簡単に接続できるため、簡単に第２のシンボルが形成でき、かつ、この第２のシンボルを新たな第１のシンボルとしながら、各配列の最初に格納された素因数から最後に格納された素因数まで順次参照しつつ、上記処理を繰り返すことで、ピンの数が膨大になった複雑な回路構成でも回路図を容易に形成可能である。
【０００８】
【発明の実施の形態】
以下、本発明の回路図作成装置の一実施の形態を図面を参照して説明する。
【０００９】
まず、液晶表示装置のアレイ基板のアレイパターンを形成して記憶装置に記憶させ、この記憶装置から読出手段によりこのアレイパターンを読み出し、このアレイパターンに基きこのアレイパターンのマトリクス状に形成する際の階層の基本となる回路の回路図を、図２に示すように、ＣＡＤソフト上に作成する。この図２に示す回路は、たとえば薄膜トランジスタなどで形成されたスイッチング素子を有し、この図２に示すスイッチング素子がマトリクス状に配設され、同様にそれぞれスイッチング素子に対応してマトリクス状に配設された画素電極が駆動されて表示するものである。
【００１０】
次に、マトリクス状に形成したい回路図のＸ方向の個数とＹ方向の基本となる回路の個数、たとえばＸ方向が２０、Ｙ方向が１５を初期設定として入力する（ステップ１）。
【００１１】
そして、図３に示すようなマトリクス状の階層の基本となる回路図の第１のシンボルであるシンボル１を、ＣＡＤソフト上に作成する。また、このシンボル１のＸ軸に沿って接続されるピンは入力端子および出力端子のいずれもＹ軸の同一座標上に形成するとともに、Ｙ軸に沿って接続されるピンは入力端子および出力端子のいずれもＸ軸の同一座標上に形成し、Ｘ軸に沿って接続されるピンはＹ軸に対称となり同一ライン上に位置してＸ座標は一致し、Ｙ軸に沿って接続されるピンはＸ軸に対称となり同一ライン上に位置してＹ座標は一致する（ステップ２）。たとえば、図３に示すように、シンボル１のＸ軸において対称となるピンＡと左右に隣り合うシンボル１のピンＡのＸ座標は一致し、Ｙ軸において対称となるピンａと上下に隣り合うシンボル１のピンａのＹ座標は一致する。
【００１２】
次に、Ｘ方向に階層をマトリクス発生させるための階層数を求めるため、ステップ１で入力したマトリクス発生させたい回路図のＸ方向の個数を素因数分解する（ステップ３）。たとえば、ステップ１で入力した基本となる回路の個数が２０である場合には、素因数として２，２，５となる。このステップ３で求めたＸ方向の素因数をＸの配列にそれぞれ格納する（ステップ４）。たとえば、ステップ３で求めた素因数２，２，５を格納する場合、昇順整列で格納するならば、図４に示すように、０番目の配列に２、１番目の配列に２、２番目の配列に５が格納される。
【００１３】
一方、Ｙ方向に階層をマトリクス発生させるための階層数を求めるため、ステップ１で入力したマトリクス発生させたい回路図のＹ方向の個数を素因数分解する（ステップ５）。たとえば、ステップ１で入力した個数が１５である場合には、素因数として３，５が得られる。このステップ５で求めたＹ方向の素因数をＹの配列にそれぞれ格納する（ステップ６）。たとえば、ステップ５で求めた素因数３，５を格納する場合は、図４に示すように、０番目の配列に３、１番目の配列に５が格納される。
【００１４】
次に、ステップ４で格納したＸ方向の素因数の数とステップ６で格納したＹ方向の素因数の数とを比較する（ステップ７）。Ｘ方向の素因数の数ｎがＹ方向の素因数の数よりも大きい場合、Ｙ方向のｎ未満の配列で空白になっている各々の配列に１を格納する（ステップ８〜ステップ10）。たとえば図４のＸ方向の配列[０]に２，[１]に２，[２]に５、Ｙ方向の配列に[０]に３，[１]に５が格納されているので、Ｘ方向の素因数の数はＹ方向の素因数の数よりも大きい。このとき、図５に示すように、Ｙ方向の[２]に１を格納することで、Ｘ方向の素因数の数とＹ方向の素因数の数を一致させることができる。すなわち、Ｘ方向あるいはＹ方向である行か列が１であるマトリクスも対象になる。
【００１５】
さらに、ステップ４で格納したＸ方向の素因数の数とステップ６で格納したＹ方向の素因数の数を比較する（ステップ11）。そして、Ｘ方向の素因数の数ｎがＹ方向の素因数の数よりも小さい場合、Ｘ方向のｎ未満の配列で空白になっている各々の配列に１を格納する（ステップ12〜ステップ14）。なお、ステップ11ないしステップ14ではＹ方向の素因数の数がＸ方向の素因数の数よりも大きい場合についても、ステップ７ないしステップ10と同様である。
【００１６】
そして、Ｘ方向の素因数の数とＹ方向の素因数の数を比較し、等しいことを確認する（ステップ15）。
【００１７】
また、Ｘ方向の配列の０番目に格納されている数のシンボルをＸ方向に配置し、Ｙ方向の配列の０番目に格納されている数のシンボルをＹ方向に配置する。このとき、左右および上下に隣り合うシンボルの各々のピンは接続されるように配置しなければならない。たとえば、Ｘ方向の配列に格納された最初の素因数が２、Ｙ方向の配列に格納された最初の素因数が３の場合、図６に示すように、Ｘ方向に２個のシンボルを配置し、Ｙ方向に３個のシンボルを配置する。この図６に示すシンボル１のＸ方向の出力端子であるピンは、右方向に隣り合うシンボル１のＸ方向の入力端子のピンと接続され、シンボル１のＹ方向の出力端子のピンは、シンボル１の入力端子のピンと接続される（ステップ16〜ステップ18）。
【００１８】
そして、ステップ17で作成した回路図から図７に示すシンボル２を作成する（ステップ19）。なお、図６および図７に示す回路は実質的に同一であり、図６および図７で周囲の接続されていないピンB1，ピンB2、ピンB3、ピンb1およびピンb2は同一位置で同一である。
【００１９】
次に、Ｘ方向の配列の１番目に格納されている素因数が２、Ｙ方向の配列の１番目に格納された素因数が５の場合、ステップ15ないしステップ19を繰り返し、図７に示すシンボル２を、図８に示すようにＸ方向に２個、Ｙ方向に５個配置する。このとき、左右および上下に隣り合うシンボル２の各々の対応するピンは接続されるように配置しなければならない。
【００２０】
さらに、Ｘ方向の配列の２番目に格納されている素因数が５、Ｙ方向の配列の２番目に格納された素因数が１の場合、図９に示すシンボル３を、図１０に示すようにＸ方向に５個、Ｙ方向に１個配置する。次に、配列の３番目に素因数は入っていないので、図１０で回路図は完成する。この図１０は、図２で示すマトリクス発生させたい基本となる回路の回路図が、Ｘ方向に２０個、Ｙ方向に１５個配置されており、図１０は図１１とは回路的に等しくなる。
【００２１】
このように、ステップ15ないしステップ19の一連の流れを、配列に格納した素因数の最後の値になるまで繰り返すことにより、図２で入力したマトリクス発生させたい回路図のＸ方向の個数とＹ方向の個数分の回路図を発生でき、ピンの数が膨大になっても容易に回路図を形成できる。
【００２２】
なお、ピン名などのプロパティ情報も、指定した設定条件の情報が作成されるとともに、シンボルのピン数が膨大な数の場合でも短時間に発生できる。
【００２３】
そして、この回路図を記憶装置に保存し、アレイパターンのパターンレイアウト図と回路とを相互に比較する比較手段により、正しいか否かを比較判断する。したがって、従来に比べて短期間で、液晶表示装置のパターン設計を評価できる環境となる。
【００２４】
なお、上記実施の形態の動作をコンピュータで読み取り可能な回路図作成の方法を記憶した光ディスクあるいは磁気ディスクその他の媒体に格納し、この媒体を動作させることにより用いてもよい。
【００２５】
【発明の効果】
本発明によれば、第１のシンボルは基本となる回路のＸ軸に沿って接続されるピンをそれぞれＹ軸の同一座標上に位置させ、Ｙ軸に沿って接続されるピンをそれぞれＸ軸の同一座標上に位置させることにより、第１のシンボルを初期入力されたＸ方向の配列数およびＹ方向の配列数を素因数分解した各素因数分ずつＸ方向およびＹ方向に配設してマトリクス状とすることにより、隣り合うシンボルの対応するＸ軸およびＹ軸に沿って接続されるそれぞれの対応する同一座標状のピンに簡単に接続できるため、簡単に第２のシンボルが形成でき、かつ、この第２のシンボルを新たな第１のシンボルとしながら、各配列の最初に格納された素因数から最後に格納された素因数まで順次参照しつつ、上記処理を繰り返すことで、ピンの数が膨大になった複雑な回路構成でも回路図を容易に形成できる。
【図面の簡単な説明】
【図１】本発明の回路図作成装置の一実施の形態の回路図作成方法を示すフローチャートである。
【図２】同上基本となる回路の回路図である。
【図３】同上図２のシンボル１を示す説明図である。
【図４】同上Ｘ方向およびＹ方向の素因数を示す説明図である。
【図５】同上図４のＸ方向およびＹ方向の素因数を合わせた状態を示す説明図である。
【図６】同上図３のシンボル１をマトリクス状に配設した状態を示す説明図である。
【図７】同上図６と等価なシンボル２を示す説明図である。
【図８】同上図７のシンボル２をマトリクス状に配設した状態を示す説明図である。
【図９】同上図８と等価なシンボル３を示す説明図である。
【図１０】同上図９のシンボル３をマトリクス状に配設した状態を示す説明図である。
【図１１】同上アレイパターンの回路を示す回路図である。
【図１】
0004135872.tif 000002
【図２】
0004135872.tif 000003
【図３】
0004135872.tif 000004
【図４】
0004135872.tif 000005
【図５】
0004135872.tif 000006
【図６】
0004135872.tif 000007
【図７】
0004135872.tif 000008
【図８】
0004135872.tif 000009
【図９】
0004135872.tif 000010
【図１０】
0004135872.tif 000011
【図１１】
0004135872.tif 000012