(57)【特許請求の範囲】
【請求項１】
入力データ信号からデータ信号を再生する回路において、
第１出力端子及び第２出力端子を有し、前記入力データ信号と第１基準信号との間の第１電圧差を増幅する第１差動増幅回路と、
前記第１差動増幅回路の第１出力端子及び第２出力端子に各々接続される第１出力端子及び第２出力端子を有し、前記入力データ信号と第２基準信号との間の第２電圧差を増幅する第２差動増幅回路と、
第１出力端子及び第２出力端子に各々接続される２つの入力端子、ならびに前記データ信号を再生して出力する出力端子を有する比較器と、
前記第１電圧差を前記第１差動増幅回路に入力する前に前置増幅する第１差動前置増幅器と、
前記第２電圧差を前記第２差動増幅回路に入力する前に前置増幅する第２差動前置増幅器と、
を備え、
前記第１差動前置増幅器は、前記入力データ信号及び前記第１基準信号を受信し前記前置増幅された第１電圧差としての２つの相補的な第１出力電圧を生じるための第１比較器を有し、
前記第２差動前置増幅器は、前記入力データ信号及び前記第２基準信号を受信し前記前置増幅された第２電圧差としての２つの相補的な第２出力電圧を生じるための第２比較器を有することを特徴とするデータ信号再生回路。
【請求項２】
前記第１基準信号は、前記第２基準信号の相補的な信号であることを特徴とする請求項１に記載のデータ信号再生回路。
【請求項３】
前記第１差動増幅回路及び前記第２差動増幅回路のうち少なくとも一つは、共通ノードを共有する２つのトランジスタ及び電流源を有することを特徴とする請求項１に記載のデータ信号再生回路。
【請求項４】
前記第１差動増幅回路は、前記入力データ信号及び前記第１基準信号を各々受信するための２つの入力端を有し、
前記第２差動増幅回路は、前記入力データ信号及び前記第２基準信号を各々受信するための２つの入力端を有することを特徴とする請求項１に記載のデータ信号再生回路。
【請求項５】
前記第１差動増幅回路は、前記入力データ信号及び前記第１基準信号を各々直接的に受信するための２つの入力端を有し、
前記第２差動増幅回路は、前記入力データ信号及び前記第２基準信号を各々直接的に受信するための２つの入力端を有することを特徴とする請求項１に記載のデータ信号再生回路。
【請求項６】
入力データ信号からデータ信号を再生する回路において、
第１入力端と、
第２入力端と、
第３入力端と、
第１出力端及び第２出力端と、
ソース、前記第１入力端に接続されたゲート、ならびに前記第２出力端に接続されたドレインを有する第１トランジスタと、
ソース、前記第３入力端に接続されたゲート、ならびに前記第１出力端に接続されたドレインを有する第２トランジスタと、
前記第１トランジスタ及び前記第２トランジスタのソースに接続された第１端、ならびに第２端を有する第１電流源と、
ソース、前記第２入力端に接続されたゲート、ならびに前記第２出力端に接続されたドレインを有する第３トランジスタと、
ソース、前記第３入力端に接続されたゲート、ならびに前記第１出力端に接続されたドレインを有する第４トランジスタと、
前記第３トランジスタ及び前記第４トランジスタのソースに接続された第１端、ならびに第２端を有する第２電流源と、
前記第１出力端及び前記第２出力端に各々接続される２つの入力端、ならびに前記データ信号を再生するための出力端を有する比較器とを備え、
前記入力データ信号と第１基準信号との間の第１電圧差は前記第１入力端及び前記第３入力端の間に供給され、前記入力データ信号と第２基準信号との間の第２電圧差は前記第２入力端及び前記第３入力端の間に供給され、
前記第１電圧差を前記第１入力端及び前記第３入力端に入力する前に前置増幅する第１差動前置増幅器と、
前記第２電圧差を前記第２入力端及び前記第３入力端に入力する前に前置増幅する第２差動前置増幅器と、
をさらに備え、
前記第１差動前置増幅器は、前記入力データ信号及び前記第１基準信号を受信し前記前置増幅された第１電圧差としての２つの相補的な第１出力電圧を生じるための第１比較器を有し、
前記第２差動前置増幅器は、前記入力データ信号及び前記第２基準信号を受信し前記前置増幅された第２電圧差としての２つの相補的な第２出力電圧を生じるための第２比較器を有することを特徴とするデータ信号再生回路。
【請求項７】
前記第１電流源及び前記第２電流源の第２端は、接地ノードに接続されることを特徴とする請求項６に記載のデータ信号再生回路。
【請求項８】
前記第１基準信号は、前記第１入力端に供給され、
前記第２基準信号は、前記第２入力端に供給され、
前記入力データ信号は、前記第３入力端に供給されることを特徴とする請求項６に記載のデータ信号再生回路。
【請求項９】
前記第１出力端と電源ノードとの間に接続される第１抵抗と、
前記第２出力端と前記電源ノードとの間に接続される第２抵抗と、
をさらに備えることを特徴とする請求項６に記載のデータ信号再生回路。
【請求項１０】
入力データ信号からデータ信号を再生する回路において、
第１出力端及び第２出力端と、
前記第１出力端及び前記第２出力端に各々接続される２つの入力端、ならびに前記データ信号を再生するための出力端を有する比較器と、
ゲート、ソース、ならびに前記第２出力端に接続されるドレインを有する第１トランジスタと、
ゲート、ソース、ならびに前記第１出力端に接続されるドレインを有する第２トランジスタと、
前記第１トランジスタ及び前記第２トランジスタのソースに接続される第１端、ならびに第２端を有する第１電流源と、
ソース、ゲート、ならびに前記第２出力端に接続されるドレインを有する第３トランジスタと、
ゲート、ソース、ならびに前記第１出力端に接続されるドレインを有する第４トランジスタと、
前記第３トランジスタ及び前記第４トランジスタのソースに接続される第１端、ならびに第２端を有する第２電流源と、
前記入力データ信号と第１基準信号との間の第１電圧差を前置増幅し、前記前置増幅された第１電圧差を前記第１トランジスタ及び前記第２トランジスタのゲートの間に供給する第１差動前置増幅器と、
前記入力データ信号と第２基準信号との間の第２電圧差を前置増幅し、前記前置増幅された第２電圧差を前記第３トランジスタ及び前記第４トランジスタのゲートの間に供給する第２差動前置増幅器と、
を備え、
前記第１差動前置増幅器は、前記入力データ信号及び前記第１基準信号を受信し前記前置増幅された第１電圧差としての２つの相補的な第１出力電圧を生じるための第１比較器を有し、
前記第２差動前置増幅器は、前記入力データ信号及び前記第２基準信号を受信し前記前置増幅された第２電圧差としての２つの相補的な第２出力電圧を生じるための第２比較器を有することを特徴とするデータ信号再生回路。
【請求項１１】
一つの入力データ信号と２つの基準信号とからデータ信号を再生する方法において、
前記入力データ信号と前記２つの基準信号のうち第１信号との間の第１電圧差を増幅する段階と、
前記入力データ信号と前記２つの基準信号のうち第２信号との間の第２電圧差を増幅する段階と、
一対の出力端上の増幅された第１電圧差及び第２電圧差を同時に受信する段階と、
前記データ信号を再生するために前記一対の出力端上の電圧を比較する段階と、
を含み、
前記第１電圧差を増幅する前に前記第１電圧差を前置増幅する段階と、
前記第２電圧差を増幅する前に前記第２電圧差を前置増幅する段階と、
をさらに含み、
前記第１電圧差を前置増幅する段階は、２つの相補的な第１電圧差を生じる段階を含み、
前記第２電圧差を前置増幅する段階は、２つの相補的な第２電圧差を生じる段階を含むことを特徴とするデータ信号再生方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置に関し、より詳細には、入力データ信号からデータ信号を再生するデータ信号再生回路及びデータ信号再生方法に関する。
【０００２】
【従来の技術】
半導体装置は、デジタル信号として与えられるデータを処理する。デジタル信号は情報を“１”（論理“ハイ”、ハイ電圧）または“０”（論理“ロウ”、ロウ電圧）に符号化する。半導体装置は次第に小型化及び高速化しつつある。さらに、半導体装置内の回路の高密度化及び高集積化が進んでおり、消費電力が低くなりつつある。
【０００３】
半導体装置は互いにデータ信号を授受する。半導体装置はかかるデータ信号を受信し、それが“１”であるか、あるいは“０”であるかを区別しなければならない。しかしながら、データ信号が減衰したり、雑音に敏感であったりした場合、このような区別は困難になる。
【０００４】
このため、半導体装置はデータを受信するためのデータレシーバを備える。データレシーバは独立した装置である。データレシーバはかかるデータ信号を受信し、受信されたデータが“１”であるか、あるいは“０”であるかを区別する。図１の方式は単一基準信号方式であって、擬似差動方式とも呼ばれる。図１を参照すれば、データレシーバはＮ個のデータ信号ＤＡＴＡ１、ＤＡＴＡ２、．．．、ＤＡＴＡＮと、一つの基準電圧ＶＲＥＦとを受信する。
【０００５】
各信号は別々の信号線を介して受信される。このため、図１のデータレシーバ１００は（Ｎ＋１）本の入力線を用いる。データレシーバ１００は入力線の電圧を検出し、データ信号ＤＯＵＴ１、ＤＯＵＴ２、．．．、ＤＯＵＴＮを出力する。
図２を参照すれば、各データ信号ＤＡＴＡｉが単一基準電圧ＶＲＥＦよりも高い場合、各データ信号ＤＡＴＡｉは“１”であり、各データ信号ＤＡＴＡｉが単一基準電圧ＶＲＥＦよりも低い場合、各データ信号ＤＡＴＡｉは“０”である。従って、電圧差ＶＤＤ１は必ず検出される。
【０００６】
図３に比較器１３０が示されている。データレシーバ１００は受信された各データ信号ＤＡＴＡｉのための少なくとも一つの比較器１３０を備える。各比較器１３０は（＋）端子でデータ信号ＤＡＴＡｉのうち一つのデータ信号を受信し、（−）端子で基準電圧ＶＲＥＦを受信する。そして、各比較器１３０は各々出力信号ＤＯＵＴｉを出力する。電圧差ＶＤＤ１は雑音レベルを超えなければならない。
【０００７】
図４は、入力データの信号のレベルを示すものである。良好な検出特性を得るには、データ信号ＤＡＴＡｉは雑音レベルを超えるように大きいスイングをしなければならない。“１”は必ずＶIH（Ｈｉｇｈ  Ｔｈｒｅｓｈｏｌｄ  Ｖｏｌｔａｇｅ）より高く、且つ“０”は必ずＶIL（Ｌｏｗ  Ｔｈｒｅｓｈｏｌｄ  Ｖｏｌｔａｇｅ）より低くならなければならない。そうでなければ、検出は電気的な雑音に影響され易い。
【０００８】
データ伝送速度が速まるほど、信号線を通じての電圧減少効果及び雑音が発生するため、図１のデータレシーバ１００は高速のシステムにおいて信頼して使えない。
図５は、従来の第２のデータレシーバのブロック図である。図５の方式は差動信号方式であって、完全差動方式とも呼ばれる。データレシーバ２００は２Ｎ個のデータ信号ＤＡＴＡ１、／ＤＡＴＡ１、ＤＡＴＡ２、／ＤＡＴＡ２、．．．、ＤＡＴＡＮ、／ＤＡＴＡＮを受信する。しかし、データレシーバ２００は基準電圧を受信しない。各信号は別々の信号線を介して受信されるため、図５の方式は２Ｎ本の信号線を用いる。
【０００９】
データレシーバ２００は信号線の電圧を検出し、データ信号ＤＯＵＴ１、ＤＯＵＴ２、．．．、ＤＯＵＴＮを出力するか、あるいはデータ信号／ＤＯＵＴ１、／ＤＯＵＴ２、．．．、／ＤＯＵＴＮを出力する。
図６を参照すれば、各データ値は共に作動する一対の信号を示す。“１”はデータ信号ＤＡＴＡｉが“ハイ”であると同時に、データ信号／ＤＡＴＡｉが“ロウ”である場合であり、“０”はＤＡＴＡｉが“ロウ”であると同時に、／ＤＡＴＡｉが“ハイ”である場合である。バックスラッシュ“／”は相補的な信号を表わす。データ信号ＤＡＴＡｉ及びデータ信号／ＤＡＴＡｉは互いに相補的な信号である。
【００１０】
図７に比較回路２３０が示されている。データレシーバ２００は受信された一対のデータ信号ＤＡＴＡｉ、／ＤＡＴＡｉに対して一つの比較回路２３０を備える。各比較回路２３０はデータ信号ＤＡＴＡｉのうち一つの信号を（＋）端子で受信し、相補データ信号／ＤＡＴＡｉを（−）端子で受信する。そして、各比較回路２３０は各出力信号ＤＯＵＴｉを出力するか、あるいは相補出力信号／ＤＯＵＴｉを出力する。
【００１１】
比較入力ＤＤ２は雑音レベルを超えなければならない。データレシーバ２００は２つの信号を併用するので、各データ信号の電圧スイングが小さくなっても、２つの信号の違いを検出することができる。従って、図５のレシーバは図１のレシーバ１００より高速でデータを受信することができる。
【００１２】
しかしながら、図１のデータレシーバ１００は（Ｎ＋１）本のデータ線を必要とするのに対し、このデータレシーバ２００は２Ｎ本のデータ線を必要とする。これはシステムに負荷をかけ、しかもパッケージを大きくする。
図８は、従来の第３のデータレシーバのブロック図である。図８の方式は二重基準信号方式である。図８のデータレシーバ３００は米国特許第６，１６０，４２３号公報に開示されている。データレシーバ３００はＮ本のデータ信号線ＤＡＴＡ１、ＤＡＴＡ２、．．．、ＤＡＴＡＮと、２つの基準信号ＶＴＲ、／ＶＴＲとを受信する。各信号は別々の信号線を介して受信される。
【００１３】
このため、図８の方式は（Ｎ＋２）本のデータ線を用いる。データレシーバ３００はデータ線上の電圧を検出し、データ信号ＤＯＵＴ１、ＤＯＵＴ２、．．．、ＤＯＵＴＮを出力する。図９を参照すれば、２つの基準信号ＶＴＲ、／ＶＴＲは振動信号であり、互いに相補的である。２つの基準信号ＶＴＲ、／ＶＴＲは互いに相補を維持するためにトグルされる。
【００１４】
図１０は、データレシーバ３００の検出回路３２０、３３０を示すものである。検出回路３２０は中間基準信号ＶＴ、／ＶＴを生じ、中間基準信号ＶＴ、／ＶＴは一つの比較回路及び２つのインバータを介して遅延された分だけ処理を遅延させる。かかる方法は、後述の通り、中間基準信号ＶＴ、／ＶＴをデータ信号ＤＯＵＴｉに同期させる。
【００１５】
検出回路３３０は入力データ信号ＤＡＴＡｉを各々受信する。各比較回路３３２、３３４はデータ信号ＤＡＴＡｉと基準信号ＶＴＲ、／ＶＴＲとを各々比較する。スイッチ３４２、３４４のうち一つは比較回路３３２、３３４の出力のうち一つを出力する。
【００１６】
スイッチ３４２、３４４は出力電圧ＤＯＵＴｉ及び中間基準電圧ＶＴ、／ＶＴのうち一つを受信する排他論理和ゲート３５２、３６２の出力信号によって制御される。インバータ３７２は排他論理和ゲート３５２、３６２による処理時間遅延を補償するので、システムは安定している。
【００１７】
データレシーバ３００が検出動作を正常に行うには、検出に際し、データ信号ＤＡＴＡｉが必ずＶＴＲ、／ＶＴＲよりも大きいか、あるいは必ずＶＴＲ、／ＶＴＲよりも小さくなければならない。そうでない場合の例を図１１及び図１２を参照して説明する。
【００１８】
図１１は、データ信号ＤＡＴＡｉと中間基準電圧ＶＴ、／ＶＴとの間に極めて小さい電圧オフセット５０ｍＶを有する場合の、データレシーバ３００の入出力波形に対するコンピュータシミュレーションの結果である。特に、上図は入力データ信号に対するコンピュータシミュレーションの結果であり、下図は出力信号に対するコンピュータシミュレーションの結果である。
【００１９】
入力データ信号が０１１１０１１１になるように入力値を変える。中間基準電圧ＶＴ、／ＶＴは１．２０Ｖから１．６０Ｖ間の値を有するのに対し、入力データ信号ＤＡＴＡｉは１．２５Ｖから１．６５Ｖ間の値を有する。出力電圧ＤＯＵＴｉは入力値０１１１０１１１を追跡せず、“ハイ”を保つ。
【００２０】
図１２は、データ信号ＤＡＴＡｉが中間基準電圧ＶＴ、／ＶＴ内において減衰する時の、データレシーバ３００の入出力波形に対するコンピュータシミュレーションの結果である。特に、上図は入力データ信号に対するコンピュータシミュレーションの結果であり、下図は出力信号に対するコンピュータシミュレーションの結果である。
【００２１】
入力データ信号が０１１１０１１１になるように入力値を変える。中間基準電圧ＶＴ、／ＶＴは１．１５Ｖから１．６５Ｖ間の値を有するのに対し、入力データ信号ＤＡＴＡｉは１．２０Ｖから１．６０Ｖ間の値を有する。出力電圧ＤＯＵＴｉは入力値０１１１０１１１を追跡せず、“ハイ”を保つ。
【００２２】
従来の技術の他の限界は、前記データ信号ＤＡＴＡｉと前記基準電圧との間において起こるスキューをほとんど許容しないことである。このことは、適時に読み出し動作をする上で必要である。半導体メモリ装置の小型化及び高速化が進むに伴い、これらの問題、ならびに従来の技術の限界を解決できるデータ入力レシーバが望まれている。
【００２３】
【発明が解決しようとする課題】
そこで、本発明が解決しようとする技術的な課題は、２つの基準信号及びデータを用い、データを高速で受信して再生できるデータ信号再生回路、ならびにデータレシーバを介して受信されたデータを再生するデータ信号再生方法を提供することである。
【００２４】
【課題を解決するための手段】
前記技術的課題を達成するために本発明は請求項１記載の手段を採用する。この手段を採用することにより、データ信号再生回路は、入力データ信号からデータ信号を再生する回路において、第１出力端子及び第２出力端子を有し、前記入力データ信号と第１基準信号との間の第１電圧差を増幅する第１差動増幅回路と、前記第１差動増幅回路の第１出力端子及び第２出力端子に各々接続される第１出力端子及び第２出力端子を有し、前記入力データ信号と第２基準信号との間の第２電圧差を増幅する第２差動増幅回路と、前記第１出力端子及び前記第２出力端子に各々接続される２つの入力端子、ならびに前記データ信号を再生して出力する出力端子を有する比較器とを備える。
また、前記第１電圧差を前記第１差動増幅回路に入力する前に前置増幅する第１差動前置増幅器と、前記第２電圧差を前記第２差動増幅回路に入力する前に前置増幅する第２差動前置増幅器とをさらに備え、前記第１差動前置増幅器は、前記入力データ信号及び前記第１基準信号を受信し前記前置増幅された第１電圧差としての２つの相補的な第１出力電圧を生じるための第１比較器を有し、前記第２差動前置増幅器は前記入力データ信号及び前記第２基準信号を受信し前記前置増幅された第２電圧差としての２つの相補的な第２出力電圧を生じるための第２比較器を有する。
【００２５】
請求項２記載の手段を採用することにより、前記第１基準信号は、前記第２基準信号の相補的な信号である。請求項３記載の手段を採用することにより、前記第１差動増幅回路及び前記第２差動増幅回路のうち少なくとも一つは、共通ノードを共有する２つのトランジスタ及び電流源を有する。
【００２６】
請求項４記載の手段を採用することにより、前記第１差動増幅回路は、前記入力データ信号及び前記第１基準信号を各々受信するための２つの入力端を有し、前記第２差動増幅回路は前記入力データ信号及び前記第２基準信号を各々受信するための２つの入力端を有する。
【００２７】
あるいは、請求項５記載の手段を採用することにより、前記第１差動増幅回路は、前記入力データ信号及び前記第１基準信号を各々直接的に受信するための２つの入力端を有し、前記第２差動増幅回路は前記入力データ信号及び前記第２基準信号を各々直接的に受信するための２つの入力端を有する。
【００３０】
また、上述の課題を解決するために、本発明は請求項６記載の手段を採用する。この手段を採用すると、データ信号再生回路は、入力データ信号からデータ信号を再生する回路において、第１入力端と、第２入力端と、第３入力端と、第１出力端及び第２出力端と、ソース、前記第１入力端に接続されたゲート、ならびに前記第２出力端に接続されたドレインを有する第１トランジスタと、ソース、前記第３入力端に接続されたゲート、ならびに前記第１出力端に接続されたドレインを有する第２トランジスタと、前記第１トランジスタ及び前記第２トランジスタのソースに接続された第１端、ならびに第２端を有する第１電流源と、ソース、前記第２入力端に接続されたゲート、ならびに前記第２出力端に接続されたドレインを有する第３トランジスタと、ソース、前記第３入力端に接続されたゲート、ならびに前記第１出力端に接続されたドレインを有する第４トランジスタと、前記第３トランジスタ及び前記第４トランジスタのソースに接続された第１端、ならびに第２端を有する第２電流源と、前記第１出力端及び前記第２出力端に各々接続される２つの入力端、ならびに前記データ信号を再生するための出力端を有する比較器とを備え、前記入力データ信号と第１基準信号との間の第１電圧差は前記第１入力端及び前記第３入力端の間に供給され、前記入力データ信号と第２基準信号との間の第２電圧差は前記第２入力端及び前記第３入力端の間に供給される。
また、前記第１電圧差を前記第１入力端及び前記第３入力端に入力する前に前置増幅する第１差動前置増幅器と、前記第２電圧差を前記第２入力端及び前記第３入力端に入力する前に前置増幅する第２差動前置増幅器とをさらに備え、前記第１差動前置増幅器は、前記入力データ信号及び前記第１基準信号を受信し前記前置増幅された第１電圧差としての２つの相補的な第１出力電圧を生じるための第１比較器を有し、前記第２差動前置増幅器は前記入力データ信号及び前記第２基準信号を受信し前記前置増幅された第２電圧差としての２つの相補的な第２出力電圧を生じるための第２比較器を有する。
【００３１】
請求項７記載の手段を採用することにより、前記第１電流源及び前記第２電流源の第２端は、接地ノードに接続される。請求項８記載の手段を採用することにより、前記第１基準信号は、前記第１入力端に供給され、前記第２基準信号は前記第２入力端に供給され、前記入力データ信号は前記第３入力端に供給される。
【００３２】
請求項９記載の手段を採用することにより、前記第１出力端と電源ノードとの間に接続される第１抵抗と、前記第２出力端と前記電源ノードとの間に接続される第２抵抗とをさらに備える。
【００３４】
さらに、上述の課題を解決するために本発明は請求項１０記載の手段を採用する。この手段を採用すると、データ信号再生回路は、入力データ信号からデータ信号を再生する回路において、第１出力端及び第２出力端と、前記第１出力端及び前記第２出力端に各々接続される２つの入力端、ならびに前記データ信号を再生するための出力端を有する比較器と、ゲート、ソース、ならびに前記第２出力端に接続されるドレインを有する第１トランジスタと、ゲート、ソース、ならびに前記第１出力端に接続されるドレインを有する第２トランジスタと、前記第１トランジスタ及び前記第２トランジスタのソースに接続される第１端、ならびに第２端を有する第１電流源と、ソース、ゲート、ならびに前記第２出力端に接続されるドレインを有する第３トランジスタと、ゲート、ソース、ならびに前記第１出力端に接続されるドレインを有する第４トランジスタと、前記第３トランジスタ及び前記第４トランジスタのソースに接続される第１端、ならびに第２端を有する第２電流源と、前記入力データ信号と第１基準信号との間の第１電圧差を前置増幅し、前記前置増幅された第１電圧差を前記第１トランジスタ及び前記第２トランジスタのゲートの間に供給する第１差動前置増幅器と、前記入力データ信号と第２基準信号との間の第２電圧差を前置増幅し、前記前置増幅された第２電圧差を前記第３トランジスタ及び前記第４トランジスタのゲートの間に供給する第２差動前置増幅器とを備える。
また、前記第１差動前置増幅器は、前記入力データ信号及び前記第１基準信号を受信し前記前置増幅された第１電圧差としての２つの相補的な第１出力電圧を生じるための第１比較器を有し、前記第２差動前置増幅器は前記入力データ信号及び前記第２基準信号を受信し前記前置増幅された第２電圧差としての２つの相補的な第２出力電圧を生じるための第２比較器を有する。
【００３５】
なお、上述の課題を解決するために、本発明は請求項１１記載の手段を採用する。この手段によると、データ信号再生方法は、一つの入力データ信号と２つの基準信号とからデータ信号を再生する方法において、前記入力データ信号と前記２つの基準信号のうち第１信号との間の第１電圧差を増幅する段階と、前記入力データ信号と前記２つの基準信号のうち第２信号との間の第２電圧差を増幅する段階と、一対の出力端上の増幅された第１電圧差及び第２電圧差を同時に受信する段階と、前記データ信号を再生するために前記一対の出力端上の電圧を比較する段階とを含む。
また、前記第１電圧差を増幅する前に前記第１電圧差を前置増幅する段階と、前記第２電圧差を増幅する前に前記第２電圧差を前置増幅する段階とをさらに含み、前記第１電圧差を前置増幅する段階は、２つの相補的な第１電圧差を生じる段階を含み、前記第２電圧差を前置増幅する段階は２つの相補的な第２電圧差を生じる段階を含む。
【００３７】
【発明の実施の形態】
本発明と、本発明の動作上の利点と、本発明の実施によって成し遂げられる目的とを十分に理解するには、本発明の好ましい実施例を示す添付図面、ならびに添付図面に記載された内容を参照しなければならない。
以下、添付した図面を参照し、本発明の好ましい実施例を詳細に説明する。図中、同一の要素には同一の符号を使用した。
【００３８】
上述の通り、本発明は、データ信号を復元するデータ信号再生回路及びデータ信号再生回路においてデータ信号を検出し再生するデータ信号再生方法を開示している。
図１３を参照すれば、データレシーバ４００は二重基準信号方式に基づく。データレシーバ４００はＮ個の入力データ信号ＤＡＴＡ１、ＤＡＴＡ２、．．．、ＤＡＴＡＮと、他の装置（図示せず）から送られてきた２つの基準電圧ＶＲＥＦ、／ＶＲＥＦとを受信する。
【００３９】
データレシーバ４００は入力信号上の電圧を検出し、データ信号ＤＯＵＴ１、ＤＯＵＴ２、．．．、ＤＯＵＴＮを出力する。データ信号ＤＯＵＴ１、ＤＯＵＴ２、．．．、ＤＯＵＴＮは各々入力データ信号ＤＡＴＡ１、ＤＡＴＡ２、．．．、ＤＡＴＡＮを各々再生した信号である。各入力データ信号ＤＡＴＡ１、ＤＡＴＡ２、．．．、ＤＡＴＡＮは別々の入力線を介して受信される。このため、データレシーバ４００は（Ｎ＋２）本の入力線を備える。図１３のデータレシーバ４００は図５のデータレシーバ２００とは異なって、２Ｎ本の入力線を用いない。
【００４０】
データレシーバ４００は入力信号ＤＡＴＡ１、ＤＡＴＡ２、．．．、ＤＡＴＡＮを各々検出するための検出回路４３０−１、４３０−２、．．．、４３０−Ｎを備える。各検出回路４３０−ｉ（ここで、ｉは１〜Ｎ）もまた２つの基準電圧ＶＲＥＦ、／ＶＲＥＦを受信し、２つの基準電圧ＶＲＥＦ、／ＶＲＥＦを用い、入力データ信号ＤＡＴＡｉからデータ信号ＤＯＵＴｉを再生する。
【００４１】
図１４を参照すれば、本発明の第１実施例によるデータ信号再生回路５２０は、検出回路４３０−ｉ、すなわち図１３のデータレシーバ４００の検出回路４３０−１、４３０−２、．．．、４３０−Ｎのうちの一つの代わりとして使うことができる。
【００４２】
データ信号再生回路５２０は第１差動増幅回路５４０及び第２差動増幅回路５６０を備える。第１差動増幅回路５４０は入力データ信号ＤＡＴＡｉ及び第１基準電圧ＶＲＥＦの間の第１電圧差を増幅する。第１差動増幅回路５４０は増幅された電圧差を出力する２つの出力端ＩＮ１、ＩＮ２を備える。図１４の第１差動増幅回路５４０は共通ノードを共有する２つのトランジスタ５４２−１、５４２−２及び電流源５４４を備える。そして、第１差動増幅回路５４０は電源ＶＣＣ及びノードＩＮ２の間に接続される抵抗５４６をさらに備える。
【００４３】
第１差動増幅回路５４０は入力データ信号ＤＡＴＡｉ及び第１基準信号ＶＲＥＦを受信するための２つの入力端を備える。前記２つの入力端はトランジスタ５４２−１、５４２−２のゲートである。より好ましくは、前記２つの入力端は入力データ信号ＤＡＴＡｉ及び第１基準信号ＶＲＥＦを直接的に受信する。ここで、“直接的に”とは、他の素子を経ずに入力されることを意味する。
【００４４】
第２差動増幅回路５６０は前記入力データ信号ＤＡＴＡｉ及び前記第２基準信号／ＶＲＥＦの間の第２電圧差を増幅する。第２差動増幅回路５６０は第１差動増幅回路５４０の出力ノードＮ１、Ｎ２と同一の出力ノードを有する。このことは、第１、第２差動増幅回路５４０、５６０の各々の出力に影響する。
【００４５】
図１４の第２差動増幅回路５６０は共通ノードを共有する２つのトランジスタ５６２−１、５６２−２及び電流源５６４を備える。また、第２差動増幅回路５６０は電源ＶＣＣ及びノードＩＮ１の間に接続される抵抗５６６をさらに備える。
第２差動増幅回路５６０は入力データ信号ＤＡＴＡｉ及び第２基準信号／ＶＲＥＦを受信するための２つの入力端を備える。前記２つの入力端はトランジスタ５６２−１、５６２−２のゲートである。より好ましくは、前記２つの入力端は入力データ信号ＤＡＴＡｉ及び第２基準信号ＶＲＥＦを直接的に受信する。ここで、“直接的に”とは、他の素子を経ずに入力されることを意味する。
【００４６】
出力端ＩＮ１は抵抗５６６を介して電源５６７に接続され、トランジスタ５４２−２を介して第１電流源５４４に接続され、トランジスタ５６２−２を介して第２電流源５６４に接続される。トランジスタ５４２−２、５６２−２はデータ信号ＤＡＴＡｉによって制御される。
【００４７】
出力端ＩＮ２は抵抗５４６を介して電源５４７に接続され、トランジスタ５４２−１を介して第１電流源５４４に接続され、トランジスタ５６２−１を介して第２電流源５６４に接続される。トランジスタ５４２−１は第１基準信号ＶＲＥＦによって制御され、トランジスタ５６２−１のゲートは第２基準信号／ＶＲＥＦによって制御される。
【００４８】
出力ノードＩＮ１、ＩＮ２を調節する第１、第２差動増幅回路５４０、５６０のうち一つは第１電圧差及び第２電圧差の相対的な大きさに依存する。例えば、第１電圧差ＶＲＥＦ及びＤＡＴＡｉの間の電圧差が第２電圧差（／ＶＲＥＦ及びＤＡＴＡｉの間の電圧差）よりも大きい場合、第１差動増幅回路５４０は出力ノードＩＮ１、ＩＮ２を調節する。しかし、第２電圧差が第１電圧差よりも大きい場合、第２差動増幅回路５６０は出力ノードＩＮ１、ＩＮ２を調節する。
【００４９】
第１、第２差動増幅回路５４０、５６０の動作結果として、中間出力信号ＤＯ１はノードＩＮ２において生じ、中間出力信号／ＤＯ１はノードＩＮ１において生じる。データ信号再生回路５２０は比較器５８０をさらに備える。比較器５８０は信号／ＤＯ１、ＤＯ１を各々受信するノードＩＮ１、ＩＮ２に各々接続された２つの入力端を備える。比較器５８０は再生された信号ＤＯＵＴｉを生じる比較器出力端を備える。
【００５０】
図１５を参照すれば、本発明の第２実施例によるデータ信号再生回路６２０は検出回路４３０−ｉ、すなわち図１３のデータレシーバ４００の検出回路４３０−１、４３０−２、．．．、４３０−Ｎのうちの一つの代わりとして使うことができる。
【００５１】
データ信号再生回路６２０は第１差動増幅回路５４０及び第２差動増幅回路５６０を備える。図１５に示された第１差動増幅回路５４０及び第２差動増幅回路５６０は図１４に示された第１差動増幅回路５４０及び第２差動増幅回路５６０と同一である。
【００５２】
データ信号再生回路６２０は第１差動前置増幅器６４０をさらに備える。第１差動前置増幅器６４０は入力データ信号ＤＡＴＡｉ及び第１基準信号ＶＲＥＦの間の第１電圧差を第１差動増幅回路５４０に入力する前に前置増幅する。換言すれば、前置増幅された第１電圧差は第１差動増幅回路５４０に入力される。
【００５３】
好ましくは、第１差動前置増幅器６４０は第１比較器６４２を備える。第１比較器６４２は入力データ信号ＤＡＴＡｉ及び第１基準電圧ＶＲＥＦを受信する上で好適であり、２つの第１出力電圧Ｖ１Ｐ、Ｖ１Ｎ、すなわち前置増幅された第１電圧差を生じる。
【００５４】
２つの第１出力電圧Ｖ１Ｐ、Ｖ１Ｎは第１増幅回路５４０に入力される。好ましくは、２つの第１出力電圧Ｖ１Ｐ、Ｖ１Ｎは相補的な信号、又は差動信号である。Ｖ１Ｐはトランジスタ５４２−１のゲートに入力され、Ｖ１Ｎはトランジスタ５４２−２のゲートに入力される。
【００５５】
例えば、第１基準信号ＶＲＥＦの信号レベルがデータ信号ＤＡＴＡｉのレベルよりも高い場合、Ｖ１Ｐの信号レベルはＶ１Ｎの信号レベルよりも低い。一方、第１基準信号ＶＲＥＦの信号レベルがデータ信号ＤＡＴＡｉのレベルよりも低い場合、Ｖ１Ｐの信号レベルはＶ１Ｎの信号レベルよりも高い。そして、第１基準信号ＶＲＥＦの信号レベルがデータ信号ＤＡＴＡｉのレベルと同一である場合、Ｖ１Ｐの信号レベルはＶ１Ｎの信号レベルと同一である。
【００５６】
データ信号再生回路６２０は第２差動前置増幅器６６０をさらに備える。第２差動前置増幅器６６０は入力データ信号ＤＡＴＡｉ及び第２基準信号／ＶＲＥＦの間の第２電圧差を第２差動増幅回路５６０に入力する前に前置増幅する。換言すれば、前置増幅された第２電圧差は第２差動増幅回路５６０に入力される。
【００５７】
好ましくは、第２差動前置増幅器６６０は第２比較器６６２を備える。第２比較器６６２は入力データ信号ＤＡＴＡｉ及び第２基準電圧／ＶＲＥＦを受信する上で好適であり、２つの相補的な第２出力電圧Ｖ２Ｐ、Ｖ２Ｎ、すなわち前置増幅された第２電圧差を生じる。
【００５８】
２つの相補的な第２出力電圧Ｖ２Ｐ、Ｖ２Ｎは第２増幅回路５６０に入力される。第２出力電圧Ｖ２Ｐ、Ｖ２Ｎは相補的な信号、又は差動信号である。Ｖ２Ｎはトランジスタ５６２−２のゲートに入力され、Ｖ２Ｐはトランジスタ５６２−１のゲートに入力される。
【００５９】
例えば、第２基準信号／ＶＲＥＦの信号レベルがデータ信号ＤＡＴＡｉのレベルよりも高い場合、Ｖ２Ｐの信号レベルはＶ２Ｎの信号レベルよりも低い。一方、第２基準信号／ＶＲＥＦの信号レベルがデータ信号ＤＡＴＡｉのレベルよりも低い場合、Ｖ２Ｐの信号レベルはＶ２Ｎの信号レベルよりも高い。そして、第２基準信号／ＶＲＥＦの信号レベルがデータ信号ＤＡＴＡｉのレベルと同一である場合、Ｖ２Ｐの信号レベルはＶ２Ｎの信号レベルと同一である。
【００６０】
第２差動前置増幅器６６０の動作結果として、中間出力信号ＤＯ２はノードＩＮ１において生じ、中間出力信号／ＤＯ２はノードＩＮ２において生じる。第１、第２差動前置増幅器６４０、６６０はフルスイングする差動入力信号を限定されたスイングゲート駆動信号Ｖ１Ｐ、Ｖ１Ｎ、Ｖ２Ｐ、Ｖ２Ｎに変換する。あるいは、好ましくは、出力遅延を低減するために、第１及び第２差動増幅回路５４０、５６０は限定されたスイングの第１、第２差動前置増幅器６４０、６６０と併用さるべきである。
【００６１】
第１、第２差動前置増幅器６４０、６６０の負荷はゲート駆動信号のスイングが差動出力対を十分にスイッチング可能な量に制限するために設定される。出力電圧Ｖ１Ｐ、Ｖ１Ｎ、Ｖ２Ｐ、Ｖ２Ｎがスイングしたとたんにスイッチングを行って電流が流れるので、出力遅延は最小化する。
【００６２】
図１５のデータ信号再生回路６２０は図１４の比較器５８０と類似した比較器６８０をさらに備える。比較器６８０は信号ＤＯ２、／ＤＯ２を各々受信するノードＩＮ１、ＩＮ２に各々接続された２つの入力端を備える。比較器５８０は再生された信号ＤＯＵＴｉを生じる比較器出力端を備える。
【００６３】
図１６は、本発明の一実施例によるデータ信号再生方法を説明するためのフローチャート７００である。このフローチャート７００による方法は検出回路４３０−ｉ（ここで、ｉは１〜Ｎ）によってなされる。
前記方法は第７１０段階から始まる。第７２０段階において、第１及び第２電圧差は前置増幅される。第１電圧差は入力データ信号ＤＡＴＡｉ及び第１基準信号ＶＲＥＦの間の電圧差である。第２電圧差は入力データ信号ＤＡＴＡｉ及び第２基準信号／ＶＲＥＦの間の電圧差である。電圧を各々前置増幅するに際しては、各電圧をいずれも前置増幅するか、あるいはいずれも増幅しないことが好ましい。
【００６４】
好ましくは、第１電圧差及び第２電圧差を前置増幅する段階は、２つの相補的な第１出力電圧Ｖ１Ｐ、Ｖ１Ｎ及び第２出力電圧Ｖ２Ｐ、Ｖ２Ｎを各々生じる段階を含む。
第７３０段階において、第１電圧差及び第２電圧差は増幅される。第７３０段階においては、第７２０段階において前置増幅された第１電圧差及び／又は第２電圧差を増幅するか、あるいは第１電圧差及び／又は第２電圧差を増幅できる。
【００６５】
第７４０段階において、一対の出力端対ＩＮ１、ＩＮ２の増幅された第１電圧差及び増幅された第２電圧差を受信する。これは、増幅された第１電圧差及び増幅された第２電圧差を和することにより行われる。
第７５０段階において、出力端において生じた電圧を比較し、再生されたデータ信号を生じる。本実施例を行うために各種の信号が説明される。データ信号ＤＡＴＡｉはシングル−エンデッド信号である。その値は基準信号ＶＲＥＦ、／ＶＲＥＦによって解析される。
【００６６】
好ましくは、図示の如く、第１基準信号ＶＲＥＦ及び第２基準信号／ＶＲＥＦは相補的な信号である。しかし、非相補的な信号を用いることもできる。そして、第１基準信号ＶＲＥＦ及び第２基準信号／ＶＲＥＦは固定された値（例えば直流）を有する信号であることもあり、振動する信号であることもある。もし、第１基準信号ＶＲＥＦ及び第２基準信号／ＶＲＥＦが振動信号であれば、第１基準信号ＶＲＥＦ及び第２基準信号／ＶＲＥＦはデータ信号ＤＡＴＡｉに同期されることが好ましい。
【００６７】
図１５及び図１７を参照する。もし、図１７のデータ信号ＤＡＴＡ１の位相が第１基準信号ＶＲＥＦの位相と同一であれば、ｔ１からｔ３までの区間中で第２差動前置増幅器６６０は、主として第２基準信号／ＶＲＥＦ及びデータ信号ＤＡＴＡ１の間の差を検出するために動作する。従って、第２増幅回路５６０は主としてＤＯＵＴｉを生じる。
【００６８】
データ信号ＤＡＴＡ２の位相が第２基準信号／ＶＲＥＦの位相と同一であれば、第１差動前置増幅器６４０は、主として第１基準信号ＶＲＥＦ及びデータ信号ＤＡＴＡ２の間の差を検出するために動作する。従って、第１差動増幅回路５４０は主としてＤＯＵＴｉを生じる。
【００６９】
データ信号ＤＡＴＡ３の場合、各区間毎に第１、第２差動前置増幅器６４０、６６０は、データ信号ＤＡＴＡ３と、データ信号ＤＡＴＡ３の位相とは反対の位相を有する第１基準信号ＶＲＥＦ又は第２基準信号／ＶＲＥＦとを比較する。
すなわち、第１差動前置増幅器６４０はｔ１区間中に主として動作するのに対し、第２差動前置増幅器６６０はｔ２及びｔ３区間中に主として動作する。すなわち、第１、第２差動前置増幅器６４０、６６０はデータ信号ＤＡＴＡｉと、データ信号ＤＡＴＡｉの位相とは反対の位相を有する第１基準信号ＶＲＥＦ及び第２基準信号／ＶＲＥＦとの間の差を検出し、検出された差を増幅する。
【００７０】
図１５及び図１８を参照すれば、ケースIはデータＤＡＴＡｉの振幅が基準信号ＶＲＥＦ、／ＶＲＥＦの振幅よりも大きい。ケースIIはデータＤＡＴＡｉの振幅が基準信号ＶＲＥＦ、／ＶＲＥＦの振幅と同一である。ケースI及びケースIIにおいて、データ信号再生回路は図１７を参照して上述した場合と同様に動作する。
【００７１】
ケースIIIはデータＤＡＴＡｉの振幅が基準信号ＶＲＥＦ、／ＶＲＥＦの振幅よりも小さい。ｔ１１区間中に、第２差動前置増幅器６６０はデータ信号ＤＡＴＡｉを増幅するために主として動作し、第２増幅回路５６０は出力信号ＤＯ２、／ＤＯ２を出力するためにＶ２Ｐ及びＶ２Ｎの間の差を増幅する。
【００７２】
ｔ１３区間中に、第１差動前置増幅器６４０はデータ信号ＤＡＴＡｉを増幅するために主として動作し、第１差動増幅回路５４０は出力信号ＤＯ２、／ＤＯ２を出力するためにＶ１Ｐ及びＶ１Ｎの間の差を増幅する。従来のレシーバと比較して、図１５に示されたデータ信号再生回路は、ケースIIIにおいて検出が行われるという利点がある。
【００７３】
図１９は、電圧オフセット５０ｍＶがデータ信号ＤＡＴＡｉ及び基準電圧ＶＲＥＦ、／ＶＲＥＦの間で起こった時のデータレシーバ６２０の動作のコンピュータシミュレーションである。図１９のシミュレーションは図１０の回路に与えられた図１１と同一の条件下で行った。
【００７４】
特に、図１９のコンピュータシミュレーションは、入力データ信号（上図）及び結果出力信号（下図）を生じる。入力データ信号が０１１１０１１１になるように入力値を変える。基準電圧ＶＲＥＦ、／ＶＲＥＦは１．２０Ｖ〜１．６０Ｖの値を有するのに対し、入力信号ＤＡＴＡｉは１．２５Ｖ〜１．６５Ｖの間の値を有する。従って、出力電圧ＤＯＵＴｉは入力値０１１１０１１１を追跡する。
【００７５】
他のコンピュータシミュレーションを示す図２０は、データ信号ＤＡＴＡｉが基準電圧ＶＲＥＦ、／ＶＲＥＦ内において減衰する時、データ信号再生回路６２０において生じた入出力波形に対するコンピュータシミュレーションである。図２０のシミュレーションは図１０の回路に与えられた図１２と同一の条件下で行った。
【００７６】
特に、図２０のコンピュータシミュレーションは入力データ信号（上図）及び結果出力信号（下図）を生じる。入力データ信号が０１１１０１１１になるように入力値を変える。基準電圧ＶＲＥＦ、／ＶＲＥＦは１．１５Ｖ〜１．６５Ｖの値を有するのに対し、入力信号ＤＡＴＡｉは１．２０Ｖ〜１．６０Ｖの値を有する。従って、出力電圧ＤＯＵＴｉは入力値０１１１０１１１を追跡する。
【００７７】
さらに他のコンピュータシミュレーションを示す図２１は、データ信号ＤＡＴＡｉ及び基準電圧ＶＲＥＦ、／ＶＲＥＦの間にスキューが起こった時、データ信号再生回路６２０において生じた入出力波形を示す。
特に、図２１のコンピュータシミュレーションは入力データ信号（上図）及び結果出力信号（下図）を生じる。入力データ信号が０１１１０１１１になるように入力値を変える。基準電圧ＶＲＥＦ、／ＶＲＥＦ及びデータ信号ＤＡＴＡｉは１．２０Ｖ〜１．６０Ｖの値を有する。データ信号ＤＡＴＡｉは基準電圧ＶＲＥＦ、／ＶＲＥＦに対して９０゜のスキューを起こす。それにも拘わらず、出力電圧ＤＯＵＴｉは入力値０１１１０１１１を追跡する。
【００７８】
図２２を参照すれば、さらに良好な図示のために、次第に変わる電圧を有する３つのタイミングチャートを用いたシミュレーションが開示される。上段のチャートは、２つの基準電圧ＶＲＥＦ、／ＶＲＥＦの経時変化を示している。
中段のチャートは入力データ信号ＤＡＴＡｉを示す。下段のチャートはＤＯＵＴｉを生じるために比較器５８０、６８０に入力される結果信号ＤＯ、／ＤＯを示す。ＤＯＵＴｉは復元された入力信号である。結果信号ＤＯ、／ＤＯの相対的な大きさはデータ信号ＤＡＴＡｉを極めて良好に追跡すると評価される。
【００７９】
以上、図面に示された実施例を参考として説明したが、これは単なる例示的なものに過ぎず、この技術分野の当業者であれば、これより各種の変形及び均等な他の実施例が可能であるという点は理解できるであろう。よって、本発明の真の技術的な保護範囲は特許請求の範囲内の技術的な思想によって定まるべきである。
【００８０】
【発明の効果】
以上述べたように、本発明に係るデータ信号再生回路及びデータ信号再生方法は、スキューに影響されずにデータを安定的に受信して再生する効果がある。
上述の通り、本発明に係るデータ信号再生回路及びデータ信号再生方法は、スキューに影響されずにデータを高速で受信して再生する効果がある。
【図面の簡単な説明】
【図１】従来の第１のデータレシーバを示すブロック図である。
【図２】図１のデータレシーバのデータ信号のうち一つと基準電圧とのタイミング図である。
【図３】図１のデータレシーバにおいて図２の信号がいかに処理されるかを示す模式図である。
【図４】図１のデータレシーバに対するデータ信号の必要条件を示すタイミング図である。
【図５】従来の第２のデータレシーバを示すブロック図である。
【図６】図５のデータレシーバにおいて一つのデータ値を示す２つのデータ信号の関係に関するタイミング図である。
【図７】図５のデータレシーバ内において図６の信号がいかに処理されるかを示す模式図である。
【図８】従来の第３のデータレシーバを示すブロック図である。
【図９】図８のデータレシーバの理想的な動作において、データ信号のうち一つの信号と２つの基準信号とのタイミング図である。
【図１０】図８のデータレシーバ内において図９の信号がいかに処理されるかを示す模式図である。
【図１１】図１０の装置の第１失敗モードを証明するシミュレーションからのタイミング図である。
【図１２】図１０の装置の第２失敗モードを証明するシミュレーションからのタイミング図である。
【図１３】本発明の実施例によるデータレシーバを示すブロック図である。
【図１４】本発明の第１実施例によるデータ信号再生回路を示す模式図である。
【図１５】本発明の第２実施例によるデータ信号再生回路を示す模式図である。
【図１６】本発明の実施例によるデータ信号再生方法を示すフローチャートである。
【図１７】本発明の第２実施例によるデータ信号再生回路の動作を説明するための２つの基準信号と３つの可能なデータ信号とに対するタイミング図である。
【図１８】本発明の第２実施例によるデータ信号再生回路の動作を説明するための２つの基準信号と３つの可能なデータ信号レベルとに対するタイミング図である。
【図１９】図１１のシミュレーション条件下での本発明の実施例によるデータ信号再生回路の成功的な動作に関するシミュレーションを示すタイミング図である。
【図２０】図１２のシミュレーション条件下での本発明の実施例によるデータ信号再生回路の成功的な動作に関する他のシミュレーションを示すタイミング図である。
【図２１】好ましくないスキュー条件下で本発明の実施例によるデータ信号再生回路の成功的の動作に関するさらに他のシミュレーションを示すタイミング図である。
【図２２】本発明の実施例によるデータ信号再生回路の成功的な動作に関するさらに他のシミュレーションを示すタイミング図である。
【符号の説明】
５２０  データ信号再生回路
５４０  第１差動増幅回路
５４２−１、５４２−２  トランジスタ
５４４  電流源
５４６  抵抗
５６０  第２差動増幅回路
５８０  比較器
ＤＡＴＡｉ  入力データ信号
ＩＮ１、ＩＮ２  出力端
Ｎ１、Ｎ２  出力ノード
ＶＣＣ  電源
ＶＲＥＦ  第１基準電圧
／ＶＲＥＦ  第２基準電圧
【図１】
0004113739.tif 000002
【図２】
0004113739.tif 000003
【図３】
0004113739.tif 000004
【図４】
0004113739.tif 000005
【図５】
0004113739.tif 000006
【図６】
0004113739.tif 000007
【図７】
0004113739.tif 000008
【図８】
0004113739.tif 000009
【図９】
0004113739.tif 000010
【図１０】
0004113739.tif 000011
【図１１】
0004113739.tif 000012
【図１２】
0004113739.tif 000013
【図１３】
0004113739.tif 000014
【図１４】
0004113739.tif 000015
【図１５】
0004113739.tif 000016
【図１６】
0004113739.tif 000017
【図１７】
0004113739.tif 000018
【図１８】
0004113739.tif 000019
【図１９】
0004113739.tif 000020
【図２０】
0004113739.tif 000021
【図２１】
0004113739.tif 000022
【図２２】
0004113739.tif 000023