(57)【特許請求の範囲】
【請求項１】
入力されるｎビット（ｎは２以上の整数）のデジタル信号に対応して、２n 本の階調電圧線のうち一本の前記階調電圧線が選択され、選択された前記階調電圧線から出力線に階調電圧が供給されるＤ／Ａ変換回路であって、
ｎ個のＰチャネル型ＴＦＴが直列に接続された第１の回路と、ｎ個のＮチャネル型ＴＦＴが直列に接続された第２の回路と、が直列に接続された回路が、前記２n 本の階調電圧線のそれぞれに並列に接続されており、
前記２n 本の階調電圧線は、第１番目の階調電圧線から第２n 番目の階調電圧線に向かってより高い電圧が供給されており、第ｘ（１≦ｘ≦２n ；ｘは整数）番目の階調電圧線と第（２n ＋１−ｘ）番目の階調電圧線とは、対になって隣接しかつ前記第１の回路と前記第２の回路との配置が逆であり、
前記第１の回路と前記第２の回路との接続部は、前記出力線に接続されており、
前記デジタル信号が、前記ｎ個のＰチャネル型トランジスタのゲイト電極と、前記ｎ個のＮチャネル型トランジスタのゲイト電極と、に入力されることによってスイッチングを行うことを特徴とするＤ／Ａ変換回路。
【請求項２】
前記ｎ個のＰチャネル型ＴＦＴと前記ｎ個のＮチャネル型ＴＦＴは同一の半導体層によって形成されることを特徴とする請求項１に記載のＤ／Ａ変換回路。
【請求項３】
前記Ｄ／Ａ変換回路は、絶縁基板上に形成されることを特徴とする請求項１または請求項２に記載のＤ／Ａ変換回路。
【請求項４】
前記第１の回路と前記第２の回路とが直列に接続された回路の両端に、前記２n 本の階調電圧線のうち一本が接続されていることを特徴とする請求項１乃至請求項３のいずれか一に記載のＤ／Ａ変換回路。
【請求項５】
複数の画素ＴＦＴと、
前記複数の画素ＴＦＴを駆動するソース信号線側駆動回路とゲイト信号線側駆動回路とを有する半導体装置であって、
前記ソース信号線側駆動回路はＤ／Ａ変換回路を有しており、
前記Ｄ／Ａ変換回路は、入力されるｎビット（ｎは２以上の整数）のデジタル信号に対応して、２n 本の階調電圧線のうち一本の前記階調電圧線が選択され、選択された前記階調電圧線から出力線に階調電圧を供給し、
ｎ個のＰチャネル型ＴＦＴが直列に接続された第１の回路と、ｎ個のＮチャネル型ＴＦＴが直列に接続された第２の回路と、が直列に接続された回路が、前記２n 本の階調電圧線のそれぞれに並列に接続されており、前記２n 本の階調電圧線は、第１番目の階調電圧線から第２n 番目の階調電圧線に向かってより高い電圧が供給されており、第ｘ（１≦ｘ≦２n ；ｘは整数）番目の階調電圧線と第（２n ＋１−ｘ）番目の階調電圧線とは、対になって隣接しかつ前記第１の回路と前記第２の回路との配置が逆であり、
前記第１の回路と前記第２の回路との接続部は、前記出力線に接続されており、
前記デジタル信号が、前記ｎ個のＰチャネル型トランジスタのゲイト電極と、前記ｎ個のＮチャネル型トランジスタのゲイト電極と、に入力されることによってスイッチングを行うことを特徴とする半導体装置。
【請求項６】
請求項５に記載の半導体装置を有することを特徴とする電子機器。
【発明の詳細な説明】
【０００１】
【発明が属する技術分野】
【０００２】
本発明は、デジタル信号をアナログ信号に変換するＤ／Ａ変換回路に関する。特に、半導体表示装置の駆動回路に用いられるＤ／Ａ変換回路に関する。
【０００３】
【従来の技術】
【０００４】
最近安価なガラス基板上に半導体薄膜を形成した半導体装置、例えば薄膜トランジスタ（ＴＦＴ）を作製する技術が急速に発達してきている。その理由は、アクティブマトリクス型半導体表示装置（特にアクティブマトリクス型液晶表示装置）の需要が高まってきたことによる。
【０００５】
アクティブマトリクス型液晶表示装置は、マトリクス状に配置された数十〜数百万個もの画素領域にそれぞれＴＦＴが配置され、各画素電極に出入りする電荷をＴＦＴのスイッチング機能により制御するものである。
【０００６】
その中でも、表示装置の高精細化、高画質化に伴い、高速駆動が可能なデジタル駆動方式のアクティブマトリクス型液晶表示装置が注目されてきている。
【０００７】
従来のデジタル駆動方式のアクティブマトリクス型液晶表示装置を図７に示す。従来のデジタル駆動方式のアクティブマトリクス型液晶表示装置は、図７に示すようにソース信号線側シフトレジスタ７０１、デジタルデコーダのアドレス線７０２、ラッチ回路７０３（ＬＡＴ１）、ラッチ回路７０４（ＬＡＴ２）、ラッチパルス線７０５、Ｄ／Ａ変換回路（デジタル／アナログ変換回路）７０６、ソース信号線７０７、ゲイト信号線側シフトレジスタ７０８、ゲイト信号線（走査線）７０９、および画素ＴＦＴ７１０などによって構成されている。ここでは、２ビットのデジタル駆動方式のアクティブマトリクス型液晶表示装置を例にとっている。なお、ラッチ回路（ＬＡＴ１およびＬＡＴ２）は、２個のラッチ回路が便宜上一まとめに示されている。
【０００８】
デジタルデコーダ７０２のアドレス線１、２に供給されるデジタル階調信号が、ソース信号線側シフトレジスタからのタイミング信号によりＬＡＴ１群に書き込まれる。
【０００９】
ＬＡＴ１群に対するデジタル階調信号の書き込みが一通り終了するまでの時間は、１ライン期間と呼ばれる。すなわち、一番左側のＬＡＴ１に対してデジタルデコーダからの階調信号の書き込みが開始される時点から、一番右側のＬＡＴ１に対してデジタルデコーダからの階調信号の書き込みが終了する時点までの時間間隔が１ライン期間である。
【００１０】
ＬＡＴ１群に対する階調信号の書き込みが終了した後、ラッチ１群に書き込まれた階調信号は、シフトレジスタの動作タイミングに合わせて、ラッチパルス線にラッチパルスが流れた時にＬＡＴ２群に一斉に送出され、書き込まれる。
【００１１】
階調信号をＬＡＴ２群に送出し終えたＬＡＴ１群には、ソース信号線側シフトレジスタからの信号により、再びデジタルデコーダに供給されるデジタル階調信号の書き込みが順次行なわれる。
【００１２】
この２順目の１ライン期間中には、２順目の１ライン期間の開始に合わせてＬＡＴ２群に送出された階調信号に応じて、Ｄ／Ａ変換回路によって４本の階調電圧のうちの一つが選択される。
【００１３】
選択された階調電圧は、１ライン期間の間対応するソース信号線に供給される。
【００１４】
上述した動作を繰り返すことによって、液晶表示装置の画素部全体に映像が提供される。
【００１５】
【発明が解決しようとする課題】
【００１６】
ここで、上述した駆動回路に用いられている従来のＤ／Ａ変換回路を説明する。図８を参照する。
【００１７】
図８には、上述したアクティブマトリクス型液晶表示装置のＤ／Ａ変換回路７０６が示されている。図８に示されるように、Ｄ／Ａ変換回路７０６は、４つのＮＡＮＤ回路８０２,１〜４と、４本の階調電圧線（Ｖ０〜Ｖ３）８０３と、４つのＰチャネルＴＦＴ８０４,１〜４と、によって構成されている。
【００１８】
ＬＡＴ２群からの信号線８０１のａ、ｂに供給される信号およびａ、ｂの反転信号に応じて４つのＰチャネルＴＦＴ８０４,１〜４のうちいずれか一つが選択されるような構成となっている。そして、選択されたＴＦＴに接続されている階調電圧線からソース信号線７０７に電圧が印加される。
【００１９】
上記のＤ／Ａ変換回路のＮＡＮＤ回路８０２の回路パターン図および回路図を図９に示す。図９（Ａ）において、同じ模様の配線は、同じ配線層を示すものとする。９０３、９０４、および９０８はゲイト電極配線層であり、９０５〜９０７は絶縁層を介したて形成された第２配線層である。
【００２０】
９０１はＰチャネル型ＴＦＴの半導体活性層であり、９０２はＮチャネル型ＴＦＴの半導体活性層である。９０３および９０４はゲイト電極配線であり、それぞれＴｒ１およびＴｒ４、Ｔｒ２およびＴｒ３を形成する。また、９０４には入力信号Ｖｉｎ１が入力され、９０３には入力信号Ｖｉｎ２が入力される。９０５はＶｄｄからの電圧を供給する配線であり、Ｔｒ１およびＴｒ２のソース領域に接続されている。９０６はＴｒ１および２のドレイン領域、ならびにＴｒ３のドレイン領域に接続されており、出力信号を９０８Ｖｏｕｔに供給する。９０７はＧＮＤ配線であり、Ｔｒ４のソース領域に接続されている。なお、９０９で示される黒く塗りつぶされている部分は、半導体活性層と第２配線層との接続をとっている部分、あるいはゲイト電極配線層と第２配線層との接続をとっている部分を示す。
【００２１】
図９（Ｂ）には、図９（Ａ）に示されるＤ／Ａ変換回路のＮＡＮＤ回路の回路パターンの等価回路が示される。
【００２２】
図９によると、ＮＡＮＤ回路では、半導体活性層あるいはゲイト電極配線層との接続をとっている部分（代表的に９１０で示されている）が数多く存在する（５箇所）。これらの接続部分では、上記接続をとるためのコンタクトホールを開孔する時に生じるずれを補償するために、半導体活性層を必要以上に大きくしなければならない。よって、回路全体の面積が大きくなってしまうという欠点がある。
【００２３】
このようなＮＡＮＤ回路が、上述した２ビットのＤ／Ａ変換回路では４個必要である。また、駆動回路全体ではソース信号線の数だけＤ／Ａ変換回路が必要であり、結果として駆動回路に占めるＤ／Ａ変換回路（ＮＡＮＤ回路）の面積の割合が大きくなってしまっている。このことが、半導体表示装置の小型化の妨げの原因の一つとなっている。
【００２４】
半導体表示装置の高精細化のためには、画素数の増加、つまりはソース信号線信号線の増加が必要となってくる、しかし、上述したように、ソース信号線１本に対して１つのＤ／Ａ変換回路が必要であり、このことが高精細化への妨げの原因の一つとなっている。
【００２５】
そこで、本発明は上述した問題を鑑みてなされたものであり、面積の小さいＤ／Ａ変換回路を提供するものである。
【００２６】
【課題を解決するための手段】
【００２７】
本発明のある実施形態によると、
入力されるｎビット（ｎは２以上の整数）のデジタル信号に対応して、２n本の階調電圧線のうち一本の前記階調電圧線が選択され、選択された前記階調電圧線から出力線に階調電圧が供給されるＤ／Ａ変換回路において、
前記２n本の階調電圧線のそれぞれには、ｎ個のＰチャネル型ＴＦＴが直列に接続された第１の回路と、ｎ個のＮチャネル型ＴＦＴが直列に接続された第２の回路と、が直列に接続された回路が並列に接続されており、
前記第１の回路と前記第２の回路との接続部は、前記出力線に接続されており、
前記デジタル信号は、前記２n本の階調電圧線のそれぞれに接続された、前記ｎ個のＰチャネル型ＴＦＴと、前記ｎ個のＮチャネル型ＴＦＴのスイッチングを行うＤ／Ａ変換回路が提供される。このことによって上記目的が達成される。
【００２８】
前記ｎ個のＰチャネル型ＴＦＴは半導体層によってのみ接続されており、かつ前記ｎ個のＮチャネル型ＴＦＴは半導体層によってのみ接続されているようにしてもよい。
【００２９】
前記Ｄ／Ａ変換回路は、絶縁基板上に形成されるようにしてもよい。
【００３０】
また、本発明のある実施形態によると、
入力されるｎビット（ｎは２以上の整数）のデジタル信号に対応して、２n本の階調電圧線のうち一本の前記階調電圧線が選択され、選択された前記階調電圧線から出力線に階調電圧が供給されるＤ／Ａ変換回路において、
前記２n本の階調電圧線のそれぞれには、ｎ個のＰチャネル型ＴＦＴが直列に接続された第１の回路と、ｎ個のＮチャネル型ＴＦＴが直列に接続された第２の回路と、が直列に接続された回路が並列に接続されており、
前記第１の回路と前記第２の回路との接続部は、前記出力線に接続されており、
前記デジタル信号は、前記２n本の階調電圧線のそれぞれに接続された、前記ｎ個のＰチャネル型ＴＦＴのゲイト電極と、前記ｎ個のＮチャネル型ＴＦＴのゲイト電極に接続されているＤ／Ａ変換回路が提供される。このことによって上記目的が達成される。
【００３１】
前記ｎ個のＰチャネル型ＴＦＴは半導体層によってのみ接続されており、かつ前記ｎ個のＮチャネル型ＴＦＴは半導体層によってのみ接続されているようにしてもよい。
【００３２】
前記Ｄ／Ａ変換回路は、絶縁基板上に形成されるようにしてもよい。
【００３３】
また、本発明のある実施形態によると、
入力されるｎビット（ｎは２以上の整数）のデジタル信号に対応して、２n本の階調電圧線のうち一本の前記階調電圧線が選択され、選択された前記階調電圧線から出力線に階調電圧が供給されるＤ／Ａ変換回路において、
前記２n本の階調電圧線のそれぞれには、ｎ個のＰチャネル型ＴＦＴが直列に接続された第１の回路と、ｎ個のＮチャネル型ＴＦＴが直列に接続された第２の回路と、が直列に接続された回路が並列に接続されており、
前記２n本の階調電圧線は、第１〜第２nの階調電圧線に向かってより高い電圧が供給されており、第ｘ（１≦ｘ≦２n；ｘは整数）の階調電圧線と第（２n ＋１−ｘ）番目の階調電圧線とは、対になって隣接し、かつ前記第１の回路と前記第２の回路との配置が逆であり、
前記第１の回路と前記第２の回路との接続部は、前記出力線に接続されており、
前記デジタル信号は、前記２n本の階調電圧線のそれぞれに接続された、前記ｎ個のＰチャネル型トランジスタのゲイト電極と、前記ｎ個のＮチャネル型トランジスタのゲイト電極に接続されているＤ／Ａ変換回路が提供される。このことによって上記目的が達成される。
【００３４】
前記ｎ個のＰチャネル型ＴＦＴは半導体層によってのみ接続されており、かつ前記ｎ個のＮチャネル型ＴＦＴは半導体層によってのみ接続されているようにしてもよい。
【００３５】
前記Ｄ／Ａ変換回路は、絶縁基板上に形成されるようにしてもよい。
【００３６】
また、本発明のある実施形態によると、
複数の画素ＴＦＴと、
前記複数の画素ＴＦＴを駆動するソース信号線側駆動回路とゲイト信号線側駆動回路とを有する半導体装置であって、
前記ソース信号線側駆動回路はＤ／Ａ変換回路を有しており、
前記Ｄ／Ａ変換回路は入力される前記ｎビットのデジタル信号に対応して、２n本の階調電圧線のうち一本の前記階調電圧線が選択され、選択された前記階調電圧線から出力線に階調電圧が供給され、
前記２n本の階調電圧線のそれぞれには、ｎ個のＰチャネル型ＴＦＴが直列に接続された第１の回路と、ｎ個のＮチャネル型ＴＦＴが直列に接続された第２の回路と、が直列に接続された回路が並列に接続されており、
前記第１の回路と前記第２の回路との接続部は、前記出力線に接続されており、
前記デジタル信号は、前記２n本の階調電圧線のそれぞれに接続された、前記ｎ個のＰチャネル型ＴＦＴと、前記ｎ個のＮチャネル型ＴＦＴのスイッチングを行う半導体装置が提供される。このことによって上記目的が達成される。
【００３７】
また、本発明のある実施形態によると、
複数の画素ＴＦＴと、
前記複数の画素ＴＦＴを駆動するソース信号線側駆動回路とゲイト信号線側駆動回路とを有する半導体装置であって、
前記ソース信号線側駆動回路はＤ／Ａ変換回路を有しており、
前記Ｄ／Ａ変換回路は入力される前記ｎビットのデジタル信号に対応して、２n本の階調電圧線のうち一本の前記階調電圧線が選択され、選択された前記階調電圧線から出力線に階調電圧が供給され、
前記２n本の階調電圧線のそれぞれには、ｎ個のＰチャネル型ＴＦＴが直列に接続された第１の回路と、ｎ個のＮチャネル型ＴＦＴが直列に接続された第２の回路と、が直列に接続された回路が並列に接続されており、
前記第１の回路と前記第２の回路との接続部は、前記出力線に接続されており、
前記デジタル信号は、前記２n本の階調電圧線のそれぞれに接続された、前記ｎ個のＰチャネル型ＴＦＴのゲイト電極と、前記ｎ個のＮチャネル型ＴＦＴのゲイト電極に接続されている半導体装置が提供される。このことによって上記目的が達成される。
【００３８】
また、本発明のある実施形態によると、
複数の画素ＴＦＴと、
前記複数の画素ＴＦＴを駆動するソース信号線側駆動回路とゲイト信号線側駆動回路とを有する半導体装置であって、
前記ソース信号線側駆動回路はＤ／Ａ変換回路を有しており、
前記Ｄ／Ａ変換回路は前記Ｄ／Ａ変換回路は入力される前記ｎビットのデジタル信号に対応して、２n本の階調電圧線のうち一本の前記階調電圧線が選択され、選択された前記階調電圧線から出力線に階調電圧が供給され、
入力されるｎビット（ｎは２以上の整数）のデジタル信号に対応して、２n本の階調電圧線のうち一本の前記階調電圧線が選択され、選択された前記階調電圧線から出力線に階調電圧が供給されるＤ／Ａ変換回路において、
前記２n本の階調電圧線のそれぞれには、ｎ個のＰチャネル型ＴＦＴが直列に接続された第１の回路と、ｎ個のＮチャネル型ＴＦＴが直列に接続された第２の回路と、が直列に接続された回路が並列に接続されており、
前記２n本の階調電圧線は、第１〜第２nの階調電圧線に向かってより高い電圧が供給されており、第ｘ（１≦ｘ≦２n；ｘは整数）の階調電圧線と第（２n＋１−ｘ）番目の階調電圧線とは、対になって隣接し、かつ前記第１の回路と前記第２の回路との配置が逆であり、
前記第１の回路と前記第２の回路との接続部は、前記出力線に接続されており、
前記デジタル信号は、前記２n本の階調電圧線のそれぞれに接続された、前記ｎ個のＰチャネル型トランジスタのゲイト電極と、前記ｎ個のＮチャネル型トランジスタのゲイト電極に接続されている半導体装置が提供される。このことによって上記目的が達成される。
【００３９】
前記半導体装置のＢＭ層は、前記ソース信号線側駆動回路または前記ゲイト信号線側駆動回路の第３配線として用いられても良い。
【００４０】
前記半導体装置のＢＭ層には、Ａｌ膜あるいはＡｌおよびＴｉの積層膜が用いられても良い。
【００４１】
【発明の実施の形態】
【００４２】
本発明のＤ／Ａ変換回路は、ｎビット（ｎ＞２；ｎは自然数）のデジタル信号をアナログ信号に変換することができる抵抗分圧型のＤ／Ａ変換回路である。本発明のＤ／Ａ変換回路は、デジタルデコーダから供給されるｎビットのデジタ信号によって、２nの電圧線のうちいずれか一つを選択し、特定の信号線にその電圧を供給する。
【００４３】
全ての電圧線のそれぞれには、ｎ個のＮチャネル型ＴＦＴが直列に接続された回路と、ｎ個のＰチャネル型ＴＦＴが直列に接続された回路とが直列に接続された回路が並列に接続されている。各回路を構成するＴＦＴのゲイト電極には、デジタルデコーダからのアドレス線（あるいはその反転信号を供給する線）が接続されており、アドレス線に供給されるデジタル信号によって、各ＴＦＴのスイッチングが制御される。また、ｎ個のＮチャネル型ＴＦＴが直列に接続された回路と、ｎ個のＰチャネル型ＴＦＴが直列に接続された回路との接続部は、ソース信号線に接続されている。
【００４４】
以下の実施例をもって本発明のＤ／Ａ変換回路の詳細を説明する。ただし、本発明のＤ／Ａ変換回路は以下の実施例に限定されるわけではない。
【００４５】
【実施例】
【００４６】
（実施例１）
【００４７】
本実施例では、本発明のＤ／Ａ変換回路の一実施形態について説明する。なお、本実施例では２ビットのＤ／Ａ変換回路を例にとって説明するが、本発明はこれに限定されるわけではなく、２ビット以上の信号を扱うＤ／Ａ変換回路が実現される。
【００４８】
また、本実施例では、画素数が、横１９２０×縦１０８０である液晶表示装置の駆動回路に備えられたＤ／Ａ変換回路を例にとって説明する。なお、本実施例で説明する液晶表示装置の駆動回路は、１本のソース信号線あたりに１つのＤ／Ａ変換回路を有している。つまり、本実施例で説明する液晶表示装置の駆動回路は、１９２０個のD／Ａ変換回路を有していることになる。
【００４９】
図１を参照する。図１には本実施例の１つのＤ／Ａ変換回路が示されている。信号線ａ、ｂ、反転ａ、および反転ｂには、ラッチ回路などからのデジタル信号が供給される。
【００５０】
図１に示されるように、本実施例のＤ／Ａ変換回路は８個のＮチャネル型ＴＦＴ（Tr3,1、Tr3,2、Tr2,1、Tr2,2、Tr1,1、Tr1,2、Tr0,1、およびTr0,2 ）と８個のＰチャネルＴＦＴ（Tr3,3、Tr3,4、Tr2,3、Tr2,4、Tr1,3、Tr1,4、Tr0,3、およびTr0,4）と４本の階調電圧線（Ｖ０〜Ｖ３）とを含んでいる。４本の階調電圧線Ｖ３〜Ｖ０には、Ｖ３〜Ｖ０間に印加される電圧を抵抗分割することによって、所望の電圧が供給され、出力線に供給される最も高い電圧がＶ３に印加され、最も低い電圧がＶ０に印加されるようになっている。
【００５１】
また、４本の階調電圧線Ｖ３〜Ｖ０には、独立して電圧が供給されても良い。ただし、この場合においても、出力線に供給される最も高い電圧がＶ３に印加され、最も低い電圧がＶ０に印加されるようにする必要がある。
【００５２】
階調電圧線Ｖ３に注目すると、２個のＮチャネル型ＴＦＴ（Tr3,1およびTr3,2）が直列に接続された回路と、２個のＰチャネル型ＴＦＴ（Tr3,3およびTr3,4）が直列に接続された回路とが接続され、前記２つの回路が接続された回路の両端が階調電圧線Ｖ３に接続されている構成をとる。また、ラッチ回路等からの信号線ａ、ｂ、反転ａ、および反転ｂは、それぞれTr3,1、Tr3,2、Tr3,3、Tr3,4のゲイト電極に接続されている。これらの信号線ａ、ｂ、反転ａ、および反転ｂに供給されるデジタル信号によって、ＴＦＴTr3,1、Tr3,2、Tr3,3、Tr3,4のスイッチングが制御され、これら全てのＴＦＴがＯＮとなった時、階調電圧線Ｖ３に供給される電圧がソース信号線につながる出力線１０３に供給される。
【００５３】
次に、階調電圧線Ｖ２に注目すると、２個のＮチャネル型ＴＦＴ（Tr2,1およびTr2,2）が直列に接続された回路と、２個のＰチャネル型ＴＦＴ（Tr2,3およびTr2,4）が直列に接続された回路とが接続され、前記２つの回路が接続された回路の両端が階調電圧線Ｖ２に接続されている構成をとる。また、ラッチ回路等からの信号線ａ、ｂ、反転ａ、および反転ｂは、それぞれTr2,1、Tr2,4、Tr2,3、Tr2,2のゲイト電極に接続されている。信号線ａ、ｂ、反転ａ、および反転ｂに供給されるデジタル信号によって、ＴＦＴTr2,1、Tr2,4、Tr2,3、Tr2,2 のスイッチングが制御され、これら全てのＴＦＴがＯＮとなった時、階調電圧線Ｖ２に供給される電圧がソース信号線につながる出力線１０３に供給される。
【００５４】
次に、階調電圧線Ｖ１に注目すると、２個のＮチャネル型ＴＦＴ（Tr1,1およびTr1,2）が直列に接続された回路と、２個のＰチャネル型ＴＦＴ（Tr1,3およびTr1,4）が直列に接続された回路とが接続され、前記２つの回路が接続された回路の両端が階調電圧線Ｖ１に接続されている構成をとる。また、ラッチ回路等からの信号線ａ、ｂ、反転ａ、および反転ｂは、それぞれTr1,3、Tr1,2、Tr1,1、Tr1,4のゲイト電極に接続されている。信号線ａ、ｂ、反転ａ、および反転ｂに供給されるデジタル信号によって、ＴＦＴTr1,3、Tr1,2、Tr1,1、Tr1,4 のスイッチングが制御され、これら全てのＴＦＴがＯＮとなった時、階調電圧線Ｖ１に供給される電圧がソース信号線につながる出力線１０３に供給される。
【００５５】
また、階調電圧線Ｖ０に注目すると、２個のＮチャネル型ＴＦＴ（Tr0,1およびTr0,2）が直列に接続された回路と、２個のＰチャネル型ＴＦＴ（Tr0,3およびTr0,4）が直列に接続された回路とが接続され、前記２つの回路が接続された回路の両端が階調電圧線Ｖ０に接続されている構成をとる。また、ラッチ回路等からの信号線ａ、ｂ、反転ａ、および反転ｂは、それぞれTr0,3、Tr0,4、Tr0,1、Tr0,2のゲイト電極に接続されている。信号線ａ、ｂ、反転ａ、および反転ｂに供給されるデジタル信号によって、ＴＦＴTr0,3、Tr0,4、Tr0,1、Tr0,2 のスイッチングが制御され、これら全てのＴＦＴがＯＮとなった時、階調電圧線Ｖ０に供給される電圧がソース信号線１０３につながる出力線に供給される。
【００５６】
以下の表１に、信号線ａ、ｂ、反転ａ、および反転ｂに供給されるデジタル信号によって選択される階調電圧線を示す。
【００５７】
【表１】
0004103977.tif 000002
【００５８】
信号線ａ、ｂ、反転ａ、および反転ｂに入力されるデジタル信号によって一本の階調電圧線が選択され、ソース信号線に電圧が供給されることが表１に示されている。
【００５９】
本実施例では、上記のＤ／Ａ変換回路が、ソース信号線１本に対して１つ設けられている。ただし、ラッチ回路からＤ／Ａ変換回路へデジタル信号を供給する部分、および／あるいはＤ／Ａ変換回路からソース信号線に電圧を供給する部分に選択回路を設けることによって、Ｄ／Ａ変換回路の数を少なくすることも可能である。具体的な方法としては、特願平９−２８６０９８号に詳しく記載されている。
【００６０】
なお、本実施例では、駆動回路に備えられた複数のＤ／Ａ変換回路のうち１つについて説明した。実際は、複数のＤ／Ａ変換回路が存在し（本実施では１９２０個）、全てのＤ／Ａ変換回路が階調電圧線を共有している。
【００６１】
なお、本実施例のＤ／Ａ変換回路は、液晶表示装置の他の駆動回路、他の周辺装置と共に、石英基板やガラス基板などの絶縁基板上に一体形成され得る。また、本実施例のＤ／Ａ変換回路のそれぞれの階調電圧線に接続される２個のＰチャネル型ＴＦＴと２個のＮチャネル型ＴＦＴとは、同一半導体層上に形成されても良い。あるいは、２個の独立したＰチャネル型ＴＦＴと２個の独立したＮチャネル型ＴＦＴとがコンタクトを介して金属配線などによって接続されるようにしても良い。しかし、前者の場合の方がよりＤ／Ａ変換回路の小面積化が図れるので好ましい。
【００６２】
（実施例２）
【００６３】
本実施例では、本発明のＤ／Ａ変換回路の別の実施形態について説明する。なお、本実施例では２ビットのＤ／Ａ変換回路を例にとって説明するが、本発明はこれに限定されるわけではなく、２ビット以上の信号を扱うＤ／Ａ変換回路が実現される。
【００６４】
また、本実施例においても、画素数が、横１９２０×縦１０８０である液晶表示装置の駆動回路に備えられたＤ／Ａ変換回路を例にとって説明する。
【００６５】
図２を参照する。図２には本実施例の１つのＤ／Ａ変換回路が示されている。信号線２０１のａ、ｂ、反転ａ、および反転ｂには、ラッチ回路などからのデジタル信号が供給される。
【００６６】
図２に示されるように、本実施例のＤ／Ａ変換回路は８個のＮチャネル型ＴＦＴ（Tr3,1、Tr3,2、Tr2,3、Tr2,4、Tr1,1、Tr1,2、Tr0,3、およびTr0,4 ）と８個のＰチャネルＴＦＴ（Tr3,3、Tr3,4、Tr2,1、Tr2,2、Tr1,3、Tr1,4、Tr0,1、およびTr0,2）と４本の階調電圧線（Ｖ０〜Ｖ３）とを含んでいる。
【００６７】
また、上から３段目および４段目の電圧階調線を選択するための回路の位置が右にシフトしていることが理解される。さらに、４本の階調電圧線Ｖ３〜Ｖ０は、Ｖ３、Ｖ０、Ｖ１、Ｖ２といった順序で配置されているが、階調電圧線一段おきに、Ｎチャネル型ＴＦＴによって構成される回路とＰチャネル型ＴＦＴによって構成される回路との配置が逆になっていることが分かる。
【００６８】
４本の階調電圧線Ｖ３〜Ｖ０には、Ｖ３〜Ｖ０間に印加される電圧を抵抗分割することによって、所望の電圧が供給され、ソース信号線に供給される最も高い電圧がＶ３に印加され、最も低い電圧がＶ０に印加されるようになっている。
【００６９】
つまり、Ｖ０〜Ｖ３の電圧階調線には、Ｖ０〜Ｖ３に向かうに従ってより高い電圧が供給されている。ここで、最も低い階調電圧線Ｖ０を第１の階調電圧線とし、Ｖ１を第２の階調電圧線、Ｖ２を第３の階調電圧線、Ｖ３を第４の階調電圧線とすると、第４の階調電圧線Ｖ３と第１の階調電圧線Ｖ０とが隣接して（対になって）配置されており、かつそれぞれの電圧階調線に接続される２つのPチャネル型ＴＦＴから成る回路と、２つのＮチャネル型ＴＦＴから成る回路との配置が逆である。また、第２の電圧階調線Ｖ１と第３の電圧階調線Ｖ２とが隣接（対になって）して配置されており、かつそれぞれの電圧階調線に接続される２つのPチャネル型ＴＦＴから成る回路と、２つのＮチャネル型ＴＦＴから成る回路との配置が逆であることが分かる。
【００７０】
これらの電圧階調線の配列順序は、一見不規則に見えるが、ある規則に従っている。つまり、隣接している２つの電圧階調線が第何番と第何番であるかというところに注目すると、第４と第１（４＋１＝５）、第２と第３（２＋３＝５）と、両者の第何番という番号を加えると５になっている。この５という数字は、２2＋１（２は２ビットのＤ／Ａ変換回路であること）の意である。
【００７１】
ここで、ｎビットのＤ／Ａ変換回路を考えてみると、電圧階調線の数は２n本あり、最も低い電圧が供給される第１の電圧階調線を始めとして、最も高い電圧が供給される第２nの電圧階調線が存在する。この場合、隣接する（対になる）２つの電圧階調線は、第ｘ（１≦ｘ≦２n；ｘは整数）の電圧階調線と第（２n ＋１−ｘ）の電圧階調線である。また、これらの隣接する（対になる）２つの電圧階調線は、接続されるｎ個のＰチャネル型ＴＦＴから成る回路とｎ個のＮチャネル型ＴＦＴから成る回路との配置が互いに逆になる。
【００７２】
また、４本の階調電圧線Ｖ３〜Ｖ０には、独立して所望の電圧が供給されるようにしても良い。ただし、この場合においても、ソース信号線に供給される最も高い電圧がＶ３に供給され、最も低い電圧がＶ０に供給されるようにする必要がある。
【００７３】
以下に本実施例のＤ／Ａ変換回路の回路構成の詳細について説明する。
【００７４】
階調電圧線Ｖ３に注目すると、２個のＮチャネル型ＴＦＴ（Tr3,1およびTr3,2）が直列に接続された回路と、２個のＰチャネル型ＴＦＴ（Tr3,3およびTr3,4）が直列に接続された回路とが接続され、前記２つの回路が接続された回路の両端が階調電圧線Ｖ３に接続されている構成をとる。前記２つの回路の接続部（Tr3,2とTr3,3との接続部）にソース信号線へつながる出力線２０３が接続されている。また、ラッチ回路等からの信号線ａ、ｂ、反転ａ、および反転ｂは、それぞれTr3,1、Tr3,2、Tr3,3、Tr3,4のゲイト電極に接続されている。これらの信号線ａ、ｂ、反転ａ、および反転ｂに供給されるデジタル信号によって、ＴＦＴTr3,1、Tr3,2、Tr3,3、Tr3,4のスイッチングが制御され、これら全てのＴＦＴがＯＮとなった時、階調電圧線Ｖ３に供給される電圧が出力線２０３に供給される。
【００７５】
次に、階調電圧線Ｖ０に注目すると、２個のＰチャネル型ＴＦＴ（Tr0,1およびTr0,2）が直列に接続された回路と、２個のＮチャネル型ＴＦＴ（Tr0,3およびTr0,4）が直列に接続された回路とが接続され、前記２つの回路が接続された回路の両端が階調電圧線Ｖ０に接続されている構成をとる。前記２つの回路の接続部（Tr0,2とTr0,3との接続部）に出力線２０３が接続されている。また、ラッチ回路等からの信号線ａ、ｂ、反転ａ、および反転ｂは、それぞれTr0,1、Tr0,2、Tr0,3、Tr0,4のゲイト電極に接続されている。これらの信号線ａ、ｂ、反転ａ、および反転ｂに供給されるデジタル信号によって、ＴＦＴTr0,1、Tr0,2、Tr0,3、Tr0,4のスイッチングが制御され、これら全てのＴＦＴがＯＮとなった時、階調電圧線Ｖ０に供給される電圧が出力線２０３に供給される。
【００７６】
次に、階調電圧線Ｖ１に注目すると、２個のＮチャネル型ＴＦＴ（Tr1,1およびTr1,2）が直列に接続された回路と、２個のＰチャネル型ＴＦＴ（Tr1,3およびTr1,4）が直列に接続された回路とが接続され、前記２つの回路が接続された回路の両端が階調電圧線Ｖ１に接続されている構成をとる。前記２つの回路の接続部（Tr1,2とTr1,3との接続部）に出力線２０３が接続されている。また、ラッチ回路等からの信号線ａ、ｂ、反転ａ、および反転ｂは、それぞれTr1,4、Tr1,1、Tr1,2、Tr1,3のゲイト電極に接続されている。これらの信号線ａ、ｂ、反転ａ、および反転ｂに供給されるデジタル信号によって、ＴＦＴTr1,4、Tr1,1、Tr1,2、Tr1,3のスイッチングが制御され、これら全てのＴＦＴがＯＮとなった時、階調電圧線Ｖ１に供給される電圧が出力線２０３に供給される。
【００７７】
次に、階調電圧線Ｖ２に注目すると、２個のＰチャネル型ＴＦＴ（Tr2,1およびTr2,2）が直列に接続された回路と、２個のＮチャネル型ＴＦＴ（Tr2,3およびTr2,4）が直列に接続された回路とが接続され、前記２つの回路が接続された回路の両端が階調電圧線Ｖ２に接続されている構成をとる。前記２つの回路の接続部（Tr2,2とTr2,3との接続部）に出力線２０３が接続されている。また、ラッチ回路等からの信号線ａ、ｂ、反転ａ、および反転ｂは、それぞれTr2,4、Tr2,1、Tr2,2、Tr2,3のゲイト電極に接続されている。これらの信号線ａ、ｂ、反転ａ、および反転ｂに供給されるデジタル信号によって、ＴＦＴTr2,4、Tr2,1、Tr2,2、Tr2,3のスイッチングが制御され、これら全てのＴＦＴがＯＮとなった時、階調電圧線Ｖ２に供給される電圧が出力線２０３に供給される。
【００７８】
以下の表２に、信号線ａ、ｂ、反転ａ、および反転ｂに供給されるデジタル信号によって選択される階調電圧線を示す。
【００７９】
【表２】
0004103977.tif 000003
【００８０】
信号線ａ、ｂ、反転ａ、および反転ｂに入力されるデジタル信号によって一本の階調電圧線が選択され、ソース信号線に電圧が供給されることが表２に示されている。
【００８１】
また、上記のような回路構成をとることによって、階調電圧線Ｖ０からＶ１に信号線ａ、ｂ、反転ａ、および反転ｂの配線の引き回しを行なう際、１本の配線のみが他の配線と交差する以外は、他の配線の交差をなくすことができる。
【００８２】
ここで図３を参照する。図３において、３０１、３０２、および３０３は第１の配線（ゲイト電極配線）であり、３０４は第２の配線である。３０５および３０６第１の配線と第２の配線との接続（コンタクト）をとっている部分である。
【００８３】
図３に示すように、通常、配線が交差する場合は、交差する配線を絶縁膜を介して配線し、接続をとる部分にだけコンタクトホールを開孔し、その部分で接続をとる。この場合、コンタクトホールのずれを考慮して配線３０１の３０７で示される部分の面積を大きくしなければならない。また、配線３０１と配線３０３との短絡（ショート）、あるいは配線３０２と３０３との短絡を防ぐために、Ｘ1、Ｘ2で示されるようなマージンを十分にとらなくてはならない。従って、配線の交差の数が多くなるにつれて回路全体の面積が大きくなってしまう。
【００８４】
しかし、本実施例のＤ／Ａ変換回路は、交差する配線の数が少ないので、回路の面積を大幅に小さくすることができる。しかも、コンタクト不良などによる歩留まりの低下についても防ぐことができる。
【００８５】
本実施例では、上記のＤ／Ａ変換回路が、ソース信号線１本に対して１つ設けられている。ただし、ラッチ回路からＤ／Ａ変換回路へデジタル信号を供給する部分、および／あるいはＤ／Ａ変換回路からソース信号線に電圧を供給する部分に選択回路を設けることによって、Ｄ／Ａ変換回路の数を少なくすることも可能である。具体的な方法としては、特願平９−２８６０９８号に詳しく記載されている。
【００８６】
なお、本実施例のＤ／Ａ変換回路は、液晶表示装置の他の駆動回路、他の周辺装置と共に、石英基板やガラス基板などの絶縁基板上に一体形成され得る。また、本実施例のＤ／Ａ変換回路のそれぞれの階調電圧線に接続される２個のＰチャネル型ＴＦＴと２個のＮチャネル型ＴＦＴとは、同一半導体層上に形成されても良い。あるいは、２個の独立したＰチャネル型ＴＦＴと２個の独立したＮチャネル型ＴＦＴとがコンタクトを介して金属配線などによって接続されるようにしても良い。しかし、前者の場合の方がよりＤ／Ａ変換回路の小面積化が図れるので好ましい。
【００８７】
（実施例３）
【００８８】
本実施例では、実施例２で説明した本発明のＤ／Ａ変換回路において、４ビットの信号を扱うように具体化した場合について説明する。
【００８９】
図４を参照する。図４には、本実施例のＤ／Ａ変換回路が示されている。なお、本実施例においても、液晶表示装置に用いられる駆動回路の複数のＤ／Ａ変換回路のうち一つだけを例にとって説明する。
【００９０】
図４に示されるように、本実施例のＤ／A変換回路は、６４個のＮチャネル型ＴＦＴと６４個のＰチャネル型ＴＦＴと１６本の階調電圧線４０２（Ｖ０〜Ｖ１５）とを含んでいる。信号線４０１のａ、ｂ、ｃ、ｄ、反転ａ、反転ｂ、反転ｃ、および反転ｄには、ラッチ回路などからのデジタル信号が供給される。
【００９１】
全ての電圧階調線４０２（Ｖ０〜Ｖ１５）のそれぞれには、４個のＰチャネル型ＴＦＴが直列に接続された回路と、４個のＮチャネル型ＴＦＴが直列に接続された回路と、が直列に接続された回路が並列に接続されている。また、上記２つの回路の接続部分は、ソース信号線につながる出力線４０３に接続されている。
【００９２】
本実施例のＤ／Ａ変換回路も、信号線ａ、ｂ、ｃ、ｄ、反転ａ、反転ｂ、反転ｃ、および反転ｄに供給されるデジタル信号によって階調電圧線Ｖ０〜Ｖ１５のうち、いずれか一つの階調電圧線が選択され、出力線４０３に選択された階調電圧が供給される。
【００９３】
以下の表３に、信号線ａ、ｂ、ｃ、ｄ、反転ａ、反転ｂ、反転ｃ、および反転ｄに入力されるデジタル信号によって選択される階調電圧線を示す。
【００９４】
【表３】
0004103977.tif 000004
【００９５】
信号線ａ、ｂ、ｃ、ｄ、反転ａ、反転ｂ、反転ｃ、および反転ｄに入力されるデジタル信号によって一本の階調電圧線が選択され、ソース信号線に電圧が供給されることが示されている。
【００９６】
ここで、階調電圧線Ｖ０〜Ｖ１５が、実施例２で説明したある一定の規則に従って配置されていることを説明する。
【００９７】
例えば、第４の階調電圧線Ｖ３を例にとる。本実施例のＤ／Ａ変換回路は４ビットのＤ／Ａ変換回路であるので、第４の電圧階調線と隣接する（対になる）電圧階調線は、２4＋１−４＝１３となり、第１３の電圧階調線である。第１３の電圧階調線は、Ｖ１２であり、図４に示されるように本実施例のＤ／Ａ変換回路も実施例２で述べた規則に従って電圧階調線が配置されていることが分かる。
【００９８】
また、第４の電圧階調線Ｖ３と第１３の電圧階調線Ｖ１２とに接続されている４つのＰチャネル型ＴＦＴから成る回路と４つのＮチャネル型ＴＦＴから成る回路とは、それぞれ配置が逆になっていることも理解される。
【００９９】
本実施例のＤ／Ａ変換回路において、４０４で示される部分は、配線の交差が他の部分よりも多くなっている。これは、本発明を４ビットのＤ／Ａ変換回路に適応させる場合は１箇所このような交差する配線が多い部分が必要となる。
【０１００】
図５を参照する。図５（Ａ）には、本実施例のＤ／Ａ変換回路の一部の回路パターンが示されている。図５（Ｂ）には、本実施例のＤ／Ａ変換回路の一部が示されており、図５（Ａ）の回路パターンの等価回路である。図５（Ａ）において、５０１および５０２は半導体活性層である。５０３および５０４はゲイト電極配線であり、本実施例ではＡｌ（アルミニウム）が用いられている。５０５および５０６は第２配線であり、本実施例ではＡｌが用いられている。５０７は第３配線である。５０８は第２配線と半導体活性層との接続をとっている部分を示す。なお、図中で同じ模様の配線は、それぞれ同じ配線層にあるものとする。また、黒く塗りつぶしてある部分は、半導体活性層と配線、あるいは異なる層の配線の接続をとっている部分を示している。また、図中で破線によって示されている部分は、上部の配線によって隠れている下部の配線を示す。
【０１０１】
この第３配線は、液晶表示装置のアクティブマトリクス基板側のＢＭ（ブラックマスク）層を形成する時に同時に形成されても良い。その場合、用いられる材料（Ａｌ、Ｔｉ等）によってその線幅や膜厚を帰ることが望ましい。例えば、第３配線の材料にＴｉを用いた場合、ＴｉはＡｌと比較して抵抗率が高いので、線幅を太くしたり、膜厚を厚くしたりすることが望ましい。また、第３配線に、例えばＡｌとＴｉといったような２種類以上の金属の積層構造を用いても良い。
【０１０２】
本実施例では、上記のＤ／Ａ変換回路が、ソース信号線１本に対して１つ設けられている。ただし、ラッチ回路からＤ／Ａ変換回路へデジタル信号を供給する部分、および／あるいはＤ／Ａ変換回路からソース信号線に電圧を供給する部分に選択回路を設けることによって、Ｄ／Ａ変換回路の数を少なくすることも可能である。具体的な方法としては、特願平９−２８６０９８号に詳しく記載されている。
【０１０３】
なお、本実施例のＤ／Ａ変換回路は、液晶表示装置の他の駆動回路、他の周辺装置と共に、石英基板やガラス基板などの絶縁基板上に一体形成され得る。また、本実施例のＤ／Ａ変換回路のそれぞれの階調電圧線に接続される４個のＰチャネル型ＴＦＴと４個のＮチャネル型ＴＦＴとは、同一半導体層上に形成されているが、４個の独立したＰチャネル型ＴＦＴと４個の独立したＮチャネル型ＴＦＴとがコンタクトを介して金属配線などによって接続されるようにしても良い。しかし、前者の場合の方がよりＤ／Ａ変換回路の小面積化が図れるので好ましい。
【０１０４】
（実施例４）
【０１０５】
本実施例では、実施例３で説明した本発明の４ビットＤ／Ａ変換回路の別の実施形態について説明する。
【０１０６】
図６及び図１０を参照する。図６及び図１０には、本実施例の４ビットＤ／Ａ変換回路が示されている。本実施例のＤ／Ａ変換回路は、上記実施例３のＤ／Ａ変換回路と比較して、ラッチ回路などからのデジタル信号を供給する信号線６０１（ａ、ｂ、ｃ、ｄ、反転ａ、反転ｂ、反転ｃ、および反転ｄ）の順序が異なっている。
【０１０７】
本実施例のＤ／Ａ変換回路における階調電圧線の配置、ならびに４つのＰチャネル型ＴＦＴから成る回路および４つのＮチャネル型ＴＦＴから成る回路の配置も、実施例２で述べた規則に従っていることが理解される。
【０１０８】
以下の表４に、信号線ａ、ｂ、ｃ、ｄ、反転ａ、反転ｂ、反転ｃ、および反転ｄに入力されるデジタル信号によって選択される階調電圧線を示す。
【０１０９】
【表４】
0004103977.tif 000005
【０１１０】
信号線ａ、ｂ、ｃ、ｄ、反転ａ、反転ｂ、反転ｃ、および反転ｄに入力されるデジタル信号によって一本の階調電圧線が選択され、ソース信号線に電圧が供給されることが示されている。
【０１１１】
本実施例のＤ／Ａ変換回路において、６０４で示される部分は、配線の交差が他の部分よりも多くなっている。これは、本発明を４ビットのＤ／Ａ変換回路に適応させる場合は１箇所このような交差する配線が多い部分が必要となる。
【０１１２】
本実施例では、上記のＤ／Ａ変換回路が、ソース信号線１本に対して１つ設けられている。ただし、ラッチ回路からＤ／Ａ変換回路へデジタル信号を供給する部分、および／あるいはＤ／Ａ変換回路からソース信号線に電圧を供給する部分に選択回路を設けることによって、Ｄ／Ａ変換回路の数を少なくすることも可能である。具体的な方法としては、特願平９−２８６０９８号に詳しく記載されている。
【０１１３】
なお、本実施例のＤ／Ａ変換回路は、液晶表示装置の他の駆動回路、他の周辺装置と共に、石英基板やガラス基板などの絶縁基板上に一体形成され得る。また、本実施例のＤ／Ａ変換回路のそれぞれの階調電圧線に接続される４個のＰチャネル型ＴＦＴと４個のＮチャネル型ＴＦＴとは、同一半導体層上に形成されているが、４個の独立したＰチャネル型ＴＦＴと４個の独立したＮチャネル型ＴＦＴとがコンタクトを介して金属配線などによって接続されるようにしても良い。しかし、前者の場合の方がよりＤ／Ａ変換回路の小面積化が図れるので好ましい。
【０１１４】
（実施例５）
【０１１５】
上記実施例では、本発明のＤ／Ａ変換回路を液晶表示装置の駆動回路に用いる例を説明した。この場合、液晶表示装置に用いられる表示方法としては、ネマチック液晶を用いたＴＮモードや電界制御複屈折を利用したモード、液晶と高分子との混合層、いわゆる高分子分散モードなどにも用いることができる。また、本発明のＤ／Ａ変換回路を、印加電圧に応答して光学的特性が変調され得るその他のいかなる表示媒体を備えた表示装置の駆動回路に用いてもよい。例えば、エレクトロルミネセンス素子などを用いた表示装置の駆動回路に用いても良い。
【０１１６】
（実施例６）
本実施例では、本発明を用いた様々な電子機器について説明する。なお、本実施例に挙げる電子機器とは、本発明のＤ/Ａ変換回路を搭載した製品と定義する。
【０１１７】
その様な電子機器としては、ビデオカメラ、スチルカメラ、プロジェクター、プロジェクションＴＶ、ヘッドマウントディスプレイ、カーナビゲーション、パーソナルコンピュータ（ノート型を含む）、携帯情報端末（モバイルコンピュータ、携帯電話等）などが挙げられる。それらの一例を図１１に示す。これらの電子機器には、上述の実施例１〜３の本発明のＤ/Ａ変換回路を用いた表示装置を用いることができる。
【０１１８】
図１１（Ａ）は携帯電話であり、本体２００１、音声出力部２００２、音声入力部２００３、表示装置２００４、操作スイッチ２００５、アンテナ２００６で構成される。本発明のＤ/Ａ変換回路は音声出力部２００２、音声入力部２００３、表示装置２００４等に適用することができる。
【０１１９】
図１１（Ｂ）はビデオカメラであり、本体２１０１、表示装置２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６、で構成される。本発明のＤ/Ａ変換回路は表示装置２１０２、音声入力部２１０３、受像部２１０６に適用することができる。
【０１２０】
図１１（Ｃ）はモバイルコンピューター（モービルコンピューター）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示装置２２０５で構成される。本発明のＤ/Ａ変換回路は受像部２２０３、表示装置２２０５等に適用できる。
【０１２１】
図１１（Ｄ）はヘッドマウントディスプレイであり、本体２３０１、表示装置２３０２、バンド部２３０３で構成される。本発明のＤ/Ａ変換回路は表示装置２３０２に適用することができる。
【０１２２】
図１１（Ｅ）はリア型プロジェクターであり、本体２４０１、光源２４０２、表示装置２４０３、偏光ビームスプリッター２４０４、リフレクター２４０５、２４０６、スクリーン２４０７、で構成される。本発明のＤ/Ａ変換回路は表示装置２４０３に適用することができる。
【０１２３】
図１１（Ｆ）はフロンと型プロジェクターであり、本体２５０１、光源２５０２、表示装置２５０３、光学系２５０４、スクリーン２５０５で構成される。本発明のＤ/Ａ変換回路は表示装置２５０３に適用することができる。
【０１２４】
以上の様に、本発明のＤ/Ａ変換回路の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、他にも電光掲示板、宣伝広告用ディスプレイなどにも活用することができる。
【０１２５】
【発明の効果】
本発明によると、配線の交差の少ないＤ／Ａ変換回路が実現できる。よって、大画面、高精細な半導体表示装置における、大きなビット数のデジタル信号を扱うＤ／Ａ変換回路でさえも、小面積で実現できる。また、本発明のＤ／Ａ変換回路はある一定の規則に従って設計され得るので、設計時間の大幅な節約にもつながる。
【図面の簡単な説明】
【図１】  本発明のＤ／Ａ変換回路のある実施形態を示す図である。
【図２】  本発明のＤ／Ａ変換回路の別の実施形態を示す図である。
【図３】  ２つ以上の配線の交差を示した図である。
【図４】  本発明のＤ／Ａ変換回路の別の実施形態を示す図である。
【図５】  本発明のＤ／Ａ変換回路の回路パターン図および等価回路図である。
【図６】  本発明のＤ／Ａ変換回路の別の実施形態を示す図である。
【図７】  液晶表示装置の概略構成図である。
【図８】  従来のＤ／Ａ変換回路の回路図である。
【図９】  ＮＡＮＤ回路の回路パターン図および等価回路図である。
【図１０】本発明のＤ／Ａ変換回路の別の実施形態を示す図である。
【図１１】本発明を用いた電子機器である。
【符号の説明】
１０１、２０１  アドレス線
１０２、２０２  階調電圧線
１０３、２０３  出力線
【図１】
0004103977.tif 000006
【図２】
0004103977.tif 000007
【図３】
0004103977.tif 000008
【図４】
0004103977.tif 000009
【図５】
0004103977.tif 000010
【図６】
0004103977.tif 000011
【図７】
0004103977.tif 000012
【図８】
0004103977.tif 000013
【図９】
0004103977.tif 000014
【図１０】
0004103977.tif 000015
【図１１】
0004103977.tif 000016