(57)【特許請求の範囲】
【請求項１】
複数のフレームからなるセクタを有する光ディスクであって、
前記フレームには、エッジが基準位置にある複数の記録マークを含む第１タイプと、エッジが基準位置の前後に存在する複数の記録マークを含む第２タイプとがあり、
前記第２タイプのフレーム内では、基準位置から進んだ位置に存在する進相エッジと、基準位置から遅れた位置に存在する遅相エッジとが、ディスクの回転方向に対して所定の規則性を有して並んでいて、
前記第１タイプ及び第２タイプのフレームにおける記録マークの長さは、主情報の第１チャネルビット値の連続個数を意味し、
第２タイプのフレームにおける進相エッジ及び遅相エッジの並びは、主情報に重畳された副情報の第１のビット値を意味し、
前記主情報を構成する各sチャネルビットは、位相変調されたM系列数列を構成する各数値に対応しており(sは2以上の整数)、
前記規則性とは、
前記進相エッジが、M系列数列内の第１の数値に対応するsチャネルビット内の第２チャネルビットを表し、
前記遅相エッジが、M系列数列内の第２の数値に対応するsチャネルビット内の第２チャネルビットを表すという規則性である、光ディスク。
【請求項２】
前記主情報は、同期符号と、データ部とからなり、
前記位相変調されたM系列数列は、同期符号の直後にて初期化されるM系列数列である請求項１記載の光ディスク。
【請求項３】
前記主情報は、同期符号と、データ部とからなり、
前記位相変調されたM系列数列は、同期符号から所定のオフセットを隔てた位置にて初期化されるM系列数列である請求項１記載の光ディスク。
【請求項４】
前記所定のオフセットは、アドレスのビット長に等しい
ことを特徴とする請求項３記載の光ディスク。
【請求項５】
複数のフレームからなるセクタを有する光ディスクについての記録装置であって、
主情報における第１チャネルビット値のラン長に応じたHigh区間と、第１チャネルビット値のラン長に応じたLow区間とからなり、Low区間とHigh区間との変化点が第２チャネルビット値に対応するチャネル信号を、セクタにおける1つのフレームに記録されるべき主情報に基づいて生成する第１生成手段と、
副情報のビット値が重畳された重畳信号であって、位相が進んだ変化点、及び、位相が遅れた変化点が所定の規則性に従って並んだ重畳チャネル信号を、前記チャネル信号の位相変調により得る変調手段と、
重畳チャネル信号の変化点に基づくエッジを有する記録マークをフレームに書き込むことにより、副情報が重畳された主情報の記録を実現する書込手段と
を備えることを特徴とする記録装置。
【請求項６】
前記位相が進んだ変化点及び位相が遅れた変化点は、ジッタの発生要因の一種であり、ジッタには、これらを発生要因とするものの他にも、光ディスクに主情報のみ記録した場合であっても自然発生するベースジッタがあり、
変化点の位相を進めさせ、又は、遅れさせる際の変位量Δtは、以下の数１を満たすように算出される
【数１】
0004113351.tif 000003
ことを特徴とする請求項５記載の記録装置。
【請求項７】
前記記録装置は主情報に副情報の第１のビット値を重畳すべき場合、位相変調されたM系列数列を構成するそれぞれの数値が、sクロックにつき、1つずつ現れる位相変調M系列数列信号を生成する第２生成手段(sは2以上の整数)を備え、
副情報の第１のビット値が重畳された重畳チャネル信号における規則性とは、位相変調M系列数列信号が第１の数値を示している区間内にある変化点の位相が進んでおり、
位相変調M系列数列信号が第２の数値を示している区間内にある変化点の位相が遅れていることである請求項５記載の記録装置。
【請求項８】
前記第２生成手段は、主情報に副情報の第２のビット値を重畳すべき場合、位相変調反転系列を構成するそれぞれの数値が、クロックパルスs個当たりにつき1つずつ現れる位相変調反転系列信号を生成し、
位相変調反転系列とは、
位相変調M系列数列を構成する数値を反転することにより得られた数列であり、副情報の第２のビット値が重畳された重畳チャネル信号における規則性とは、位相変調反転系列信号が第２の数値を示している区間内にある変化点の位相が進んでおり、
位相変調反転系列信号が第１の数値を示している区間内にある変化点の位相が遅れていることである請求項７記載の記録装置。
【請求項９】
第２生成手段は
チャネル信号において同期符号が現れたタイミングにて、M系列数列を構成する最初の数値が表れ、以降s×tクロック単位で次順位の数値が現れるM系列数列信号を生成するM系列数列信号生成回路と(tは2以上の整数)、
主情報に副情報の第１のビット値を重畳する場合、M系列数列信号をそのまま出力し、主情報に副情報の第２のビット値を重畳する場合、M系列数列信号における各数値を反転した反転系列信号を出力する相関変換器とを備え、
前記位相変調M系列数列信号は、M系列数列信号を位相変調して得たものであり、
前記位相変調反転系列信号は、反転系列信号を位相変調して得たものである請求項８記載の記録装置。
【請求項１０】
前記第２生成手段は、
クロックパルスをs分周することによりPE信号を生成する分周器と、
生成されるM系列数列信号又は反転系列信号と、PE信号との論理演算に基づき、位相変調M系列数列信号又は位相変調反転系列信号を得る位相変調回路とを備える
ことを特徴とする請求項９記載の記録装置。
【請求項１１】
前記主情報は、同期符号と、データ部とからなり、第２生成手段は、主情報に対応するチャネル信号に同期符号が現れた直後に、位相変調M系列数列信号におけるM系列数列を初期値にリセットし直す
ことを特徴とする請求項７記載の記録装置。
【請求項１２】
前記主情報は、同期符号と、データ部とからなり、
第２生成手段は、主情報に対応するチャネル信号に同期符号が現れてから、所定の期間経過後に、位相変調M系列数列信号におけるM系列数列を初期値にリセットし直す
ことを特徴とする請求項７記載の記録装置。
【請求項１３】
前記所定の期間とは、
同期符号に後続するアドレスがチャネル信号に現れる期間である
ことを特徴とする請求項１２記載の記録装置。
【請求項１４】
前記主情報は、同期符号と、データ部とからなり、
前記位相が進んだ変化点及び位相が遅れた変化点は、
重畳チャネル信号内のデータ部に対応する期間内にあり、
前記変調手段は、
チャネル信号内の同期符号に対応する期間に対して位相変調を行わない
ことを特徴とする請求項５記載の記録装置。
【請求項１５】
前記主情報は、ユーザデータ部と、内符号パリティとを含み、
前記位相が進んだ変化点及び位相が遅れた変化点は、
重畳チャネル信号内のユーザデータ部に対応する期間内にあり、
前記変調手段は、チャネル信号内の内符号パリティに対応する期間に対して、位相変調を行わない
ことを特徴とする請求項１４記載の記録装置。
【請求項１６】
前記重畳チャネル信号は、アドレスを含まない主情報に対応するチャネル信号を位相変調することにより得られたものであり、
前記変調手段は、アドレスを含む主情報に対応するチャネル信号については、位相変調を行わない
ことを特徴とする請求項５記載の記録装置。
【請求項１７】
前記重畳チャネル信号は、
アドレスを含む主情報の記録先となるフレームから、1つ以上のフレームを隔てて記録されるべき主情報に対応し、
前記変調手段は、
アドレスを含む主情報の記録先となるフレームの直前又は直後に位置するフレームに記録されるべき主情報については、それに対応するチャネル信号についての位相変調を行わない
ことを特徴とする請求項１６記載の記録装置。
【請求項１８】
前記主情報にはユーザデータ部を含むものと、外符号パリティを含むものとがあり、
前記重畳チャネル信号は、ユーザデータ部を含む主情報に対応し、
前記変調手段は、外符号パリティを含む主情報に対応するチャネル信号については、位相変調は行わない
ことを特徴とする請求項５記載の記録装置。
【請求項１９】
前記変調手段は、3つの連続するフレームに書き込まれるべき3つの主情報に、
副情報における同一のビット値を重畳する
ことを特徴とする請求項５記載の記録装置。
【請求項２０】
前記記録装置は更に
光ディスクに、領域指定情報と、副情報有無情報との組みを書き込む第２書込手段を備え、
領域指定情報は、副情報が重畳された主データが記録された前記セクタの位置を示し、これと組みをなす副情報有無情報は、当該セクタにおいて副情報が重畳されていない主データが記録されている旨を示す
ことを特徴とする請求項５記載の記録装置。
【請求項２１】
前記第２書込手段は更に、
光ディスクに領域指定情報と、副情報有無情報との別の組みを書き込み、
別の組みにおける領域指定情報は、前記セクタとは異なるセクタであって、副情報が重畳されていない主データが記録されているものの位置を示し、これと組みをなす副情報有無情報は、当該セクタにおいて副情報が重畳されていない旨を示す
ことを特徴とする請求項２０記載の記録装置。
【請求項２２】
前記変位した変化点は、
重畳チャネル信号内の主情報のゼロラン長が閾値より長いLow区間について存在し、
主情報のゼロラン長が閾値より短いLow区間については、変位した変化点が存在しない
ことを特徴とする請求項５記載の記録装置。
【請求項２３】
前記変調手段により生成される重畳チャネル信号は、
ゼロラン長が短いLow区間程、その変化点における変位量Δtが小さく、
ゼロラン長が長いLow区間程、その変化点における変位量Δtが大きい
ことを特徴とする請求項５記載の記録装置。
【請求項２４】
複数のフレームからなるセクタを有する光ディスクについての再生装置であって、
第１チャネルビット値のラン長に応じたHigh区間と、第１チャネルビット値のラン長に応じたLow区間とからなり、Low区間とHigh区間との変化点が第２チャネルビット値に対応するチャネル信号を、フレームに記録された主情報を構成する第２チャネルビット値及び第１チャネルビット値を光学的に読み取ることにより生成する読取手段と、
チャネル信号の変化点において進相誤差及び遅相誤差が所定の規則性を有した並びをもって現れるかを判定する第１判定手段と、進相誤差及び遅相誤差が所定の規則性を有した並びをもって現れた場合、副情報の所望のビット値を設定するビット設定手段と、
複数のクロックパルスからなるクロック信号を生成する第１生成手段と、
位相変調M系列数列信号を生成する第２生成手段とを備え、
位相変調M系列数列信号は、位相変調されたM系列数列を構成するそれぞれのビットが、クロックパルスs個当たりにつき、1つずつ現れる信号であり、
チャネル信号における所定の規則性は、位相変調M系列数列信号が第１の数値を示している際の変化点の位相が進んでおり、
位相変調M系列数列信号が第２の数値を示している際の変化点の位相が遅れていることである、再生装置。
【請求項２５】
前記第１判定手段は
位相変調M系列数列信号が第１の数値を示している期間にて、チャネル信号に進相誤差が存在する場合、及び、位相変調M系列数列信号が第２の数値を示している期間にてチャネル信号に遅相誤差が存在する場合に、カウンタ値をインクリメントするカウンタ回路を備え、
前記ビット設定手段が副情報の所望のビットを第１ビット値とするのは、インクリメントが繰り返されたカウンタ値が正の所定値を上回る場合である請求項２４記載の再生装置。
【請求項２６】
前記カウンタ回路は、
位相変調M系列数列信号が第１の数値を示している期間において、チャネル信号に遅相誤差が存在する場合、及び、位相変調M系列数列信号が第２の数値を示している期間においてチャネル信号に進相誤差が存在する場合に、カウンタ値をデクリメントし、
前記ビット設定手段が、
副情報の所望のビットを第２ビット値とするのは、デクリメントが繰り返されたカウンタ値が負の所定値を下回る場合である請求項２５記載の再生装置。
【請求項２７】
前記再生装置は
位相変調M系列数列信号が第１の数値を示している期間において、チャネル信号に進相誤差が存在する場合、及び、位相変調M系列数列信号が第２の数値を示している期間においてチャネル信号に遅相誤差が存在する場合に、進相誤差又は遅相誤差についての面積を加算する積分回路を備え、
前記ビット設定手段が
副情報の所望のビットを第１ビット値とするのは、加算が繰り返された面積が正の所定値を上回る場合である請求項２４記載の再生装置。
【請求項２８】
前記積分回路は、
位相変調M系列数列信号が第１の数値を示している期間において、チャネル信号に遅相誤差が存在する場合、及び、位相変調M系列数列信号が第２の数値を示している期間においてチャネル信号に進相誤差が存在する場合に、進相誤差又は遅相誤差についての面積を減少し、
前記ビット設定手段が、
副情報の所望のビットを第２ビット値とするのは、減少が繰り返された面積が負の所定値を下回る場合である請求項２７記載の再生装置。
【請求項２９】
前記第１生成手段は、
クロックパルスよりチャネル信号の変化点の位相が進んでいれば、より低い周波数のクロックパルスからなるクロック信号を発振し、クロックパルス列よりチャネル信号の変化点の位相が遅れていれば、より高い周波数のクロックパルスからなるクロック信号を発振するというフィードバック制御を行うフェーズロックドループ(PLL)回路を含み、
PLL回路は、進相誤差の面積に相等しい面積を有するパルスを含む進相誤差信号、及び、遅相誤差の面積に相等しい面積を有するパルスを含む遅相誤差信号の出力を行い、
前記積分回路は、進相誤差信号又は遅相誤差信号内のパルスを加算又は減少する
ことを特徴とする請求項２８記載の再生装置。
【請求項３０】
前記第２生成手段は、
クロックパルス列をs分周することによりPE信号を生成する分周器と、
チャネル信号において同期符号が検出されたタイミングにて、M系列数列を構成する最初の数値が表れ、以降s×tクロック単位で次順位の数値が現れるM系列数列信号を生成するM系列数列信号生成回路と(tは、2以上の整数)、
生成されるM系列数列信号と、PE信号との論理演算に基づき、位相変調M系列数列信号を得る位相変調回路とを備える
ことを特徴とする請求項２４記載の再生装置。
【請求項３１】
前記主情報は、同期符号と、データ部とからなり、
第２生成手段は、主情報に対応するチャネル信号に同期符号が現れた直後に、位相変調M系列数列信号におけるM系列数列を初期値にリセットし直す
ことを特徴とする請求項２４記載の再生装置。
【請求項３２】
前記主情報は、同期符号と、データ部とからなり、第２生成手段は、主情報に対応するチャネル信号に同期符号が現れてから、所定の期間経過後に、位相変調M系列数列信号におけるM系列数列を初期値にリセットし直す
ことを特徴とする請求項２４記載の再生装置。
【請求項３３】
前記所定の期間とは、
同期符号に後続するアドレスがチャネル信号に現れる期間である
ことを特徴とする請求項３２記載の再生装置。
【請求項３４】
複数のフレームからなるセクタを有する光ディスクについての記録方法であって、
第１チャネルビット値のラン長に応じたHigh区間と、第１チャネルビット値のラン長に応じたLow区間とからなり、Low区間とHigh区間との変化点が第２チャネルビット値に対応するチャネル信号を、セクタにおける1つのフレームに記録されるべき主情報に基づき、生成する第１生成ステップと、
副情報のビット値が重畳された重畳信号であって、位相が進んだ変化点、及び、位相が遅れた変化点が所定の規則性に従って並んだ重畳チャネル信号をチャネル信号を位相変調することにより得る変調ステップと、
重畳チャネル信号の変化点に基づくエッジを有する記録マークをフレームに書き込むことにより、副情報が重畳された主情報の記録を実現する書込ステップと
を有することを特徴とする記録方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術部分野】
本発明は、DVD等の光ディスク、記録装置、再生装置、記録方法、再生方法に関し、光ディスクに記録されたデータの著作権を保護する場合の改良に関する。
【０００２】
【従来の技術】
映画等のデジタル著作物をDVDに記録して販売する業者が警戒するのは、不正に作成された海賊版ディスクの流通・販売である。かかる海賊版ディスク作成は、2台のドライブ装置を用いることにより実現される。具体的にいうと、この2台のドライブ装置のうち、一方にデジタル著作物が記録されたDVDを装填し、他方に海賊版ディスクのための原盤ディスクを装填する。一方のドライブ装置が、読み取り動作を開始することにより読取信号が得られ、この読取信号に基づきデジタルデータが得られれば、他方のドライブ装置はこのデジタルデータに基づき書込信号を生成し、この書込信号に基づき、デジタル著作物の複製物を海賊版原盤に書き込んでゆく。
【０００３】
２台のドライブ装置内のスピンドルモータを完全同期させつつ、以上の動作をDVDの全周にわたって行えば、DVDの内容をそっくりそのままコピーした海賊版ディスクが作成されることになる。一般にデジタル著作物は、コンテンツ暗号化方式と呼ばれる標準化された技術にて暗号化された上でDVDに記録されており、デジタル著作物の暗号化を解くこと自体は極めて困難とされる。しかし上述した海賊版ディスク作成技術は、デジタル著作物を暗号化された状態のまま、暗号鍵もろとも海賊版ディスクに書き込んでゆくので、コンテンツ暗号化方式では、海賊版ディスクの作成は防げ得ない。海賊版ディスクの作成が組織的に行われ、何万枚という海賊版ディスクが市場に流入すると、デジタル著作物の著作権者は多大な打撃を被る。
【０００４】
上述したような海賊版ディスク作成技術に対抗する技術に、DVDからのデータ読み取り時において、読取信号のジッタとして現れるような形式で、暗号鍵を重畳しておくという技術がある。ドライブ装置は、フェーズロックドループ(PLL)を用いてジッタの訂正を行った上で、読取信号からデジタルデータへの変換を行うので、たとえ上述したように2台のドライブ装置を用いてデジタルデータを複製したとしても、その複製物には、暗号鍵が欠けた形となり、複製物は再生されることはない。これにより、海賊版ディスクを市場から排除することができる。
【０００５】
【発明が解決しようとする課題】
しかしながら、ジッタとして現れるような方式で、暗号鍵をDVDに重畳しておこうとすると、DVDの再生時には読み取り時において自然に現れるジッタと、暗号鍵そのものを示すジッタとが渾然一体になって現れる。よって、双方のジッタの発生により、ビット化けやビットずれが生じ、光ディスクの再生が妨げれられるケースが多発すると考えられる。特に、かかるジッタを暗号鍵として認識し得ない既存の再生装置にあたっては、このようなジッタの多発に翻弄されると思われる。
【０００６】
それにも増して自然発生するジッタが、暗号鍵の一部として検出され、暗号鍵にビット化けが生じる可能性も否めない。暗号鍵が誤って認識された場合もDVDに記録されたデジタル著作物を復号することができず、DVD及びその再生装置の信頼性を落とす要件となる。
本発明の第１の目的は、ジッタが自然発生した場合であっても、暗号鍵を始めとする副情報が正確に認識されるよう、好適に副情報を記録しておくことができる光ディスクを提供することである。
【０００７】
本発明の第２の目的は、副情報をジッタの方式で重畳させたとしても、ビット化けやビットの誤認識を併発させることのない光ディスクを提供することである。
【０００８】
【課題を解決するための手段】
上記第１の目的は、複数のフレームからなるセクタを有する光ディスクであって、フレームには、エッジが基準位置にある複数の記録マークを含む第１タイプと、エッジが基準位置の前後に存在する複数の記録マークを含む第２タイプとがあり、第２タイプのフレーム内では、基準位置から進んだ位置に存在する進相エッジと、基準位置から遅れた位置に存在する遅相エッジとが、ディスクの回転方向に対して所定の規則性を有して並んでいて、
前記第１タイプ及び第２タイプのフレームにおける記録マークの長さは、主情報の第１チャネルビット値の連続個数を意味し、第２タイプのフレームにおける進相エッジ及び遅相エッジの並びは、主情報に重畳された副情報の第１のビット値を意味し、前記主情報を構成する各sチャネルビットは、位相変調されたM系列数列を構成する各数値に対応しており(sは2以上の整数)、前記規則性とは、前記進相エッジが、M系列数列内の第１の数値に対応するsチャネルビット内の第２チャネルビットを表し、前記遅相エッジが、M系列数列内の第２の数値に対応するsチャネルビット内の第２チャネルビットを表すという規則性である光ディスクにより達成される。
【０００９】
前記進相エッジ及び遅相エッジは、ジッタの発生要因の一種であり、ジッタには、これらを発生要因とするものの他にも光ディスクに主情報のみ記録した場合であっても、自然発生するベースジッタがあり、上記第２の目的は、エッジの位置を変位させる際の変位量Δtを、以下の数２を満たすように算出することにより達成される
【００１０】
【数２】
0004113351.tif 000002
【００１１】
【発明の実施の形態】
以下、図面を参照しながら、本発明にかかる8つの実施形態について説明する。
（第１実施形態）
第１実施形態では、光ディスクの構成について説明する。
【００１２】
光ディスクは、ECCブロック、セクタといった階層構造を有する。図１は、この階層構造を示す図である。図１の破線he1,he2にて引き出して示すように、16個のセクタが1つのECCブロックを構成している。破線hc1,hc2にて引き出して示すように、セクタは26個のフレームから構成され、2Kバイトのデータ容量を有する。
【００１３】
＜フレーム構造＞
図２は、フレームの構造を示す図である。フレームとは、主情報が記録される領域である。ここで主情報は、2バイト長の同期符号と、91バイト長のデータ部とからなる。フレームは図中のA段に示すように、同期符号が記録された同期符号領域と、データ部が記録されたデータ部領域とからなる。これら同期符号及びデータ部は、8/16変調されて光ディスクに記録される。8/16変調とは、データ部を構成する8ビットデータを、符号語テーブルに基づいて16ビットデータに変換するという符号化であり、DVDに採用されている符号化方式として知られている。8/16変調が施されれば、元のデジタルデータを構成する8ビットデータは"1001"〜"1 0000 0000 001"といった"1"と"1"との間にビット値「0」が2個から10個含まれるビット配列に変換される。同期符号及びデータ部を8/16変調することにより得られるビット列はチャネルコードと呼ばれ、このチャネルコードを構成する各ビットは、チャネルビットと呼ばれる。
【００１４】
B段に、同期符号領域及びデータ部領域の詳細を示す。破線の矢印hf1,hf2,hf3に示すように、同期符号領域及びデータ部領域は、データ部のチャネルビット値「0」に相当する0ビット領域と、データ部のチャネルビット値「1」に相当する1ビット領域とを複数配したものであり、それぞれ2×16ビット、91×16ビットのデータ長を有する。図３は、データ部領域を構成する0ビット領域及び1ビット領域が記録マーク上にどのように割り当てられているかの一例を示す図である。本図における記録マークmk1上に0ビット領域及び1ビット領域が複数存在する。
【００１５】
＜記録マーク＞
ここで記録マークとは、DVD-ROM等の読み出し専用型光ディスクにおけるピットに相当し、DVD-RAM等の記録可能型光ディスクでは、相変化型金属薄膜に光ビームが照射されることにより形成される非結晶部に相当する。
0ビット領域zr1,2,3,4,5・・・・は、例えば0.133μmの長さを有するトラック上の連続領域であり、記録マークmk1内にあるもの、記録マーク外のスペースsp1,sp2にあるものの2つのタイプがある。
【００１６】
1ビット領域wr1,2は、同じく0.133μmの長さを有するトラック上の連続領域であり、その中央に記録マークのエッジがある。
かかる1ビット領域及び0ビット領域がどのように読み取られるかについて、図４を参照しながら説明する。図４のC段及びD段は、図３に示した記録マーク及び0ビット領域と、1ビット領域を示し、図４のA段は、0ビット領域及び1ビット領域の読み取り時に用いられるクロック信号を示す。このクロック信号は、複数のクロックパルスからなり、各クロックパルスの周期は、破線tx1,tx2,tx3,tx4,tx5,tx6・・・・・に示すように1ビット領域又は0ビット領域の全長に対応し、例えば38.23nsecという時間長になる。
【００１７】
図４のB段は、1ビット領域及び0ビット領域を読み取ることにより得られる読取信号を示す図である。本読取信号は、D段における光ディスクのスペースに相当するHigh区間と、記録マークに相当するLow区間とからなり、High区間とLow区間との変化点が記録マークのエッジに対応する。つまりHigh区間からLow区間への立ち下がりtg1及びLow区間からHigh区間への立ち上がりtg2が記録マークのエッジeg1,eg2に対応する。これらLow区間及びHigh区間が何クロックに相当するかを計数することにより、チャネルビットのゼロラン長が計数されることになる。上述したように記録マークのエッジは、1ビット領域の中央にあり、1ビット領域の中央はクロックパルスの位相0の時点に対応するので、読取信号における立ち上がり／立ち下がりは、クロックパルスの位相0にて現れることになる。ところが光ディスクに傷、汚れ、光ディスクの回転ブレがあると、読取信号の立ち上がり／立ち下がりの位置がクロックパルスの位相0の時点からずれることがある。
【００１８】
＜ジッタ及び進相・遅相誤差＞
図５は、立ち上がり及び立ち下がりの時点がずれた読取信号を示す図であり、本図の破線hs1に示すように、読取信号の立ち上がり／立ち下がりがクロックパルスの位相0より早くなる場合と、破線hs2に示すように、遅くなる場合とがある。前者のように、クロックパルスの位相0より、立ち上がり／立ち下がりが進んでいることを『進相誤差』といい、逆にクロックパルスの位相0より、立ち上がり／立ち下がりが遅れることを『遅相誤差』という。これら進相誤差、遅相誤差は、ジッタという名称で総称され、ジッタは、クロックパルスの一周期に対するパーセンテージで表される。通常の光ディスクは、読み取り時に7〜8%のジッタが現れるといわれるが、ジッタの発生が深刻の影響を招くのは、クロックパルスの位相0と、読取信号の立ち上がり／立ち下がりとの誤差が±T/2(ここでTは、クロックパルスの一周期)を越える場合である。何故なら、当該誤差が±T/2を越えれば、読取信号においてビット値「1」と認識されるべきビット位置が前後にズレることになるからである。
【００１９】
＜進相エッジ及び遅相エッジ＞
このようなジッタは、記録マークのエッジの位置を変位させることにより故意に作成することができる。図６は、遅相誤差及び進相誤差が発生するよう、エッジの位置が変位した記録マークの一例を示す図である。本図では、左向きを光ディスクの回転方向、右向きを反回転方向としている。この回転方向は読取信号の位相を進める方向であり、反回転方向は読取信号の位相を遅らせる方向である。B段の記録マークのエッジは、1ビット領域の中央よりΔtだけ前に形成されている。中央より前に形成されたエッジを本明細書では進相エッジといい、読み取り時において進相エッジは、進相誤差を発生させることになる。
【００２０】
C段の記録マークのエッジは、1ビット領域の中央よりΔtだけ後に形成されている。中央より後に形成されたエッジを遅相エッジといい、読み取り時において遅相エッジは、遅相誤差を発生させることになる。本実施形態は、進相エッジ及び遅相エッジにて副情報を表現することを本質とする。進相エッジ、遅相エッジにて副情報を表現するとはいえ、進相エッジを"0"、遅相エッジを"1"とするような単純な割り当て方では、副情報の各ビットを構成するジッタと、自然発生するジッタとの区別がつかず、誤検出が多発する恐れがある。そこで本実施形態では、冗長性をもたせるような方式で、副情報を割り当てている。
【００２１】
＜副情報のビット割り当て＞
図７は、副情報の構成を示す図であり、光ディスクに記録すべき副情報は、16バイトのデータ長を有し、sd[0]からsd[7]までの8バイトが暗号鍵を構成し、sd[8]からsd[15]までの8バイトが誤り訂正符号(ECC)を構成する。図８は、ECCブロックに対する副情報の割り当ての詳細を示す図であり、16バイトの副情報のうち1バイト目のsd[0]をECCブロックの1セクタ目であるSector[0]に、2バイト目のsd[1]をECCブロックの2セクタ目であるSector[1]、sd[2]をECCブロックのSector[2]にそれぞれ割り当てている。一方、各セクタを構成する26個のフレームのうち、先頭と最後のフレームを除く24個のフレーム[1]〜[24]内のデータ部領域を3個ずつ、副情報を構成する各ビットに割り当ててゆく。図９は、セクタを構成する各フレームに対するビット割り当てを示す図である。副情報におけるi番目のバイトの第7ビットsd[i]b7は、0番目のフレーム[0]を除く１番目〜３番目のフレーム[1]〜[3]内のデータ部領域に割り当てられている。副情報i番目バイトの第６ビットsd[i]b6は、4番目〜6番目のフレーム[4]〜[6]内のデータ部領域に割り当てられ、副情報i番目バイトの第５ビットsd[i]b5は、7番目〜9番目のフレーム[7]〜[9]内のデータ部領域に割り当てられている。ここで3フレーム内のデータ部領域は、3×91バイト(2184ビット(=91×3×8ビット))のデータ長を有しているので、3×91バイトに対してビット値「1」を割り当てるという冗長性をもたせた割り当てがなされていることがわかる。
【００２２】
＜副情報の重畳＞
続いてこれらのフレーム内のデータ部領域に、副情報がどのように重畳されているかについて説明する。図１０は、同一のデータ部が記録されたデータ部領域に、副情報のビット値「1」を割り当てた場合と、ビット値「0」を割り当てた場合とを対比して示す図である。図１０のB段は、A段に示すチャネルコードに相当する記録マーク列であり、副情報のビットが割り当てられていない標準的なもの(標準記録マーク)を示す。C段は、副情報のビット値「0」が割り当てられた記録マーク、D段は、副情報のビット値「1」が割り当てられた記録マークを示す。ビット値「0」が割り当てられた記録マーク列は、「進」「遅」「進」「遅」「遅」「遅」「進」の順で、進相エッジ及び遅相エッジが存在することがわかる。一方、ビット値「1」が割り当てられた記録マーク列は、丁度これの反対の順序、即ち「遅」「進」「遅」「進」「進」「進」「遅」の順序で遅相エッジ及び進相エッジが存在する。つまり本実施形態では、データ部領域におけるエッジの位置を、所定の規則性又は反対の規則性をもって変位させることにより、副情報の重畳を行っているのである。
【００２３】
＜進相エッジ及び遅相エッジの規則性＞
続いて、上述した規則性の詳細について説明する。図１１（ａ）は、規則性の根拠となる乱数ビット系列と、図１０に示した副情報ビット値「0」に対応する記録マーク列とを対応させて示した図である。このビット系列の各ビットは、このデータ部の8チャネルビットに対応している。乱数ビット系列の各ビットに対応する8チャネルビットの領域は、それぞれ各チャネルビットの値に応じた進相エッジ及び遅相エッジを有する。例えば、乱数ビット系列の先頭ビット値「1」bt1には、データ部領域の先頭8チャネルビットの領域rk1内の進相エッジeg1が対応する。これに続く乱数ビット系列のビット値「0」bt2には、データ部領域の8チャネルビット領域rk2の遅相エッジeg2が対応する。更に乱数ビット系列のビット値「1」bt3には、データ部領域の8チャネルビット領域rk2の進相エッジeg3が対応する。以上のことから、進相エッジ及び遅相エッジは、乱数ビット系列を構成するビット値「0」を遅相エッジとし、ビット値「1」を進相エッジとした規則性にて出現していることがわかる。
【００２４】
＜反対の規則性＞
続いて、上述した反対の規則性について説明する。図１１（ｂ）は、反対の規則性の根拠となる反転ビット系列と、図１０に示した副情報ビット値「1」に対応する記録マーク列とを対応させて示した図である。反転ビット系列とは、乱数ビット系列を反転することにより、得られたビット系列であり、このビット系列の各ビットは、このデータ部の8チャネルビットに対応している。乱数ビット系列の各ビットに対応する8チャネルビットの領域は、それぞれ各ビットの値に応じた遅相エッジ及び進相エッジを有する。例えば、反転ビット系列の先頭ビット値「0」ht0には、データ部領域の先頭8チャネルビットの領域rk1の遅相エッジeg5が対応する。これに続く反転ビット系列のビット値「1」ht1は、データ部領域の8チャネルビット領域rk2の進相エッジeg6に対応する。更に反転ビット系列のビット値「0」ht2は、データ部領域の8チャネルビット領域rk2内の、遅相エッジeg7が対応する。以上のことから、進相エッジ及び遅相エッジは、反転ビット系列を構成するビット値「0」を遅相エッジとし、ビット値「1」を進相エッジとした規則性にて出現していることがわかる。
【００２５】
データ部領域における進相誤差及び遅相誤差の出現は、乱数ビット系列又は反転ビット系列に基づくことが明らかなので、再生装置は以下のような統計処理により、確実に副情報の各ビットを認識することができる。この統計処理とは、以下のようなものである。
＜副情報検出のための統計処理＞
フレームの読み取り時には、進相誤差及び遅相誤差が乱数ビット系列に基づき発生するので、再生装置において乱数ビット系列における各ビットを生成し、乱数ビット系列のビット値「1」が生成された期間においてデータ部領域からの読取信号に進相誤差が存在するか、乱数ビット系列のビット値「0」が生成された期間において読取信号に遅相誤差が存在するかどうかを監視する。ビット値「1」発生時において進相誤差が、ビット値「0」発生時において遅相誤差がそれぞれ発生すれば、カウント値をインクリメントしてゆく。図１２は、副情報のビット値「0」が割り当てられたデータ部領域に対して統計処理が行われる様子を示す図である。本図のA段は図１１（ａ）の記録マークであり、進相エッジ及び遅相エッジが存在する。B段は、これを読み取った場合に得られる読取信号である。C段は、再生装置内部で生成したPE変調ビット系列であり、図１１（ａ）に示したものと同一である。D段は、カウント値のインクリメントの変位を示す。進相誤差の発生と、ビット値「1」の発生との一致mt0,mt2と、遅相誤差の発生と、ビット値「0」の発生との一致mt1,mt3,mt4とがそれぞれ観測されることにより、カウント値は、矢印inc1,inc2,inc3,inc4に示すようにインクリメントされてゆき、正の所定値+sk1に達する。
【００２６】
逆にビット値「1」発生時において遅相誤差が、ビット値「0」発生時において進相誤差がそれぞれ発生すれば、カウント値をデクリメントしてゆく。図１３は、副情報のビット値「1」が割り当てられたデータ部領域に対して統計処理が行われる様子を示す図である。本図のA段は、図１１（ｂ）の記録マークであり、進相エッジ及び遅相エッジが存在する。B段は、読取信号、C段は、再生装置内部で生成したPE変調ビット系列であり、図１１（ｂ）に示したものと同一である。図１３のD段は、カウント値の変位を示す。遅相誤差の発生と、ビット値「1」の発生との反転一致mt5,mt7,mt10と、進相誤差の発生と、ビット値「0」の発生との反転一致mt6,mt8,mt9とがそれぞれ観測されることにより、カウント値は、矢印dec1,dec2,dec3,dec4に示すようにデクリメントされてゆき、負の所定値-sk1に達する。副情報のビット値「1」、ビット値「0」の何れにも割り当てられていない領域からの読取信号では進相誤差及び遅相誤差が存在しないか或は、また存在したとしても乱数ビット系列の性質とは無関係に現れるので、上述した正負の所定値より"0"に近い値になる。何故なら、エッジの位置が変位していない記録マークから検出されるジッタの分布曲線は、正規分布を取ることが予想されるので、上述したようなカウント処理を行えば、平均的な積算結果が0になるからである。
【００２７】
以上の処理により、一フレームについてのカウント値のカウントが済めば、カウント値を正負の閾値と比較し、正のカウント値が正の閾値を上回る場合、データ部領域には副情報のビット値「0」が割り当てられたものと認識し、負のカウント値が負の閾値を下回る場合、データ部領域には副情報のビット値「1」が割り当てられたものと認識する。以上が副情報の各ビットを設定するにあたっての統計処理である。
【００２８】
副情報が割り当てられていない領域からの読み取り時に自然発生したとしても、その際には、カウント値は正負の0に近い値になることが明らかなので副情報が割り当てられていない領域を含むフレームがビット値「0」又はビット値「1」と認識されることもない。また、フレームに対して積算されたカウント値を閾値と比較することにより、副情報をビット値「0」とするか、ビット値「1」とするかの判定を行うので、副情報の各ビットが割り当てられたフレームからの読み取り時においてジッタが自然発生したとしても、自然発生したジッタを、統計誤差として処理することができる。
【００２９】
＜PE変調ビット系列＞
続いて、PE変調ビット系列について説明する。PE変調ビット系列とは、M系列乱数を構成するビット系列を、PE(Phase Encode)変調することにより得られたビット系列である。M系列乱数とは、ある原始多項式で生成可能な最長ビット系列を1サイクルとする擬似乱数系列であり、『0』『1』の何れかが連続する確率が低いという性質を有する。一方位相変調は、M系列乱数を構成するビット値「0」を2ビットの"10"に置き換え、ビット値「1」を"01"に置き換えるという変調であり、この変調によりデータ部の16チャネルビット間隔において、乱数ビット系列には"0","1"が半数ずつ現れることになる。この乱数ビット系列のビット値「0」、ビット値「1」をそれぞれ進相誤差、遅相誤差に割り当てているので、進相誤差、進相誤差又は遅相誤差、遅相誤差というように、同相のジッタが連続する確率が極めて低くなっている。これには重大な理由がある。その理由とは、以下のものである。
【００３０】
データ部領域の読み取り時において再生装置は、内蔵しているPLL回路にクロック信号を発生させている。PLL回路は、クロックパルスと、読取信号における立ち上がり／立ち下がりとの位相差を絶えず監視しており、このジッタが複数のクロックパルスにおいて連続するならクロックパルス側の周波数を増減させることにより、位相差を解消するよう制御を行う。仮に、『進相誤差』『進相誤差』又は『遅相誤差』『遅相誤差』というように同相のジッタが長く連続すれば、この位相差を打ち消すような周波数をもったクロックパルスからなるクロック信号をPLLは発振してしまう。そうなると、後続するジッタが一切検出されなくなってしまうというような事態を招きかねない。ジッタ発生時におけるPLLの制御を踏まえて、本実施形態では乱数ビット系列に基づき遅相エッジ、進相エッジを設けることにより、『遅相誤差』及び『進相誤差』が連続して発生することを避けている。
【００３１】
＜同期符号領域＞
続いて同期符号領域について説明する。同期符号は、セクタを配置してECCブロックを得る場合にあたって、フレームの先頭がどこにあるかを検出するための符号である。同期符号符号領域から読み取られる読取信号は、固有のパターンを含んでおり、この固有パターンを検出することにより、フレームの先頭が検出される。誤認識によって同期符号の固有パターンを検出できないと、フレームの先頭を正しく検出できない。そのため、セクタの配置を誤ると、ECCブロックを得ることができず、データ部を正しく再生できない。図１０、図１１の何れにも同期符号領域には、遅相エッジ及び進相エッジは一切存在しない。これは、同期符号領域の読み取り時において、同期符号領域の読み取り時においては、自然発生するジッタを除き、ジッタは一切発生しないことを意味する。データ部領域と比べて同期符号領域はより正確に認識されるよう、配慮がなされていることがわかる。同期符号領域に遅相エッジ及び進相エッジが存在しないことから、図１２、図１３に示した乱数ビット系列は、同期符号領域の直後の部分にリセットされて生成されている。上述したように副情報の各ビットは3つのフレームに割り当てられており、これら3つのフレームには同期符号領域が3つあることから、副情報の各認識においては、乱数ビット系列をリセットする機会が3回与えられている。従って、3つフレームのうち、先頭のフレームの先頭部あたりでジッタが発生したため、後続するビットとの対応関係がズレても、2フレーム以降において同期符号領域の直後にて乱数ビット系列はリセットされるので、当該ビットズレは2フレーム以降に波及することはない。よって、遅相エッジ又は進相エッジの読み取り時においてジッタが発生し、読取信号の立ち上がり／立ち下がりと、クロックパルスの位相0との差が一周期半を越えても、これによるビットズレの影響を一フレーム内にとどめることができる。
【００３２】
＜アドレス＞
続いてアドレスについて説明する。アドレスは読み取り位置を把握するための情報であり、再生時にはディスク上の指定されたアドレスが記録されている位置へ光ビームを移動し、アドレスを確認して、以降に続く内容を再生する。アドレスの認識を誤ると指定されたアドレスが記録されている位置へ光ビームがたどりつくまでに時間がかかったり、再生位置を誤ったりするなど、再生性能の低下を引き起こす。また、誤り訂正処理に時間がかかりアドレスの認識に時間がかかると、光ビームの位置を把握するまでに時間がかかってしまい、速やかな再生を行えなくなる。従ってアドレスが存在するフレーム[0]には副情報のビットを割り当てず、第１チャネル信号を避けることにより再生性能の低下を防いでいる。
【００３３】
更にフレーム[25]に副情報のビットを割り当てていないのも同様の理由に基づく。つまり複数のフレームは再生時に再生装置により連続的に読み取られるので、あるセクタのフレーム[0]の直前にあるフレーム[25]にてビットズレが生じると、それはフレーム[0]に対する読み取りに悪影響を与える。そのような悪影響を避けるため、フレーム[25]には、副情報は割り当てていない。尚、同様の理由によりフレーム[0]の直後に存在するフレーム[1]も、副情報の割り当てから外すことが望ましい。
【００３４】
以上のように本実施形態によれば、遅相誤差及び進相誤差が、所定の規則性をもって現れるか、又はこれとは反対の規則性をもって現れるかを監視するという統計処理にて、フレームにビット値「1」が割り当てられているか、ビット値「0」が割り当てられているかを知得することができる。たとえデータ部領域の読み取り時に、ほこりや傷を原因とするジッタが自然発生したとしても、自然発生したジッタの影響を受けることなく、副情報の各ビットの値を設定することができる。
【００３５】
尚、本実施形態では、乱数ビット系列をリセットするタイミングを同期符号の直後としたが、同期符号から所定のオフセットを隔てた位置を乱数列のリセットタイミングとしてもよい。そのようなオフセットとしては、フレーム[0]に存在するアドレスのデータ長とするのが望ましい。また所定のオフセットをデータ部の内容により変化させてもよい。更に、乱数ビット系列の初期値に交互に異なる値を用いて、交互に異なった乱数ビット系列に基づき遅相エッジ及び進相エッジを形成してもよい。また、再生装置の同期信号検出部における同期符号の検出遅延を考慮して、検出遅延時間分だけオフセットを与えても良い。
【００３６】
更に副情報を重畳すべきECCブロックは１箇所だけでなく、２箇所以上であるのが望ましい。副情報が重畳されたECCブロックが1つのみであると、第１実施形態で説明した手順が模倣されて、オリジナルの光ディスクと等価な不正ディスクが作成される可能性がある。しかし副情報が重畳されたECCブロックが複数であると、重畳を行う手間が次第に増し、そう簡単には、オリジナルの光ディスクと同機能の光ディスクを製造することはできないようになるからである。更に副情報が重畳されたECCブロックが複数ならば、ディスク上の傷や埃等によって読み取り不能になった場合の代替としてこれらを利用することができ、副情報の読み取りの信頼性を向上することができる。
【００３７】
加えて、同期符号領域を構成する記録マークについては、エッジを変位させないものとしたが、同期符号領域を構成する記録マークのエッジを変位させてもよい。
（第２実施形態）
第２実施形態では、第１実施形態に示した進相エッジ及び遅相エッジの双方を記録マークに設ける場合、これらの変位量Δtをどのような値とすべきかについて説明する。光ディスクでは、進相エッジ、遅相エッジを設けない場合でもジッタは自然発生するので、この自然発生を考慮して変位量を設定せねばならない。
【００３８】
＜分布曲線＞
読取信号のエッジがクロックパルスの位相0からtだけ隔てた位置に発生する確率P(t)は、図１４（ａ）に示す分布曲線をなす。本図の分布曲線P(t)を参照すれば、読取信号のエッジがクロックパルスの位相0に現れる確率が最も高く、周辺になる確率程、低くなることがわかる。t>T/2,t<-T/2となる確率、即ち、読取信号のエッジが次のクロックパルスの期間に現れる確率は、極めて低くrd1以下に過ぎない。分布曲線P(t)は、図中の式１にて表され、ガウス曲線に近いものとなる。この分布曲線P(t)における期待値Eは0であり、標準偏差をσとする。DVD-ROM規格では、この標準偏差が8.5%以下になることが求められ、これを上回るような光ディスクの出荷は禁じられる。故に、遅相エッジ、進相エッジを設けた場合も、標準偏差は、8.5%以下に設定せねばならない。
【００３９】
続いて、第１実施形態に示したように遅相エッジ、進相エッジを設けた場合の分布曲線について説明する。図１４（ｂ）は、総エッジ数の半数に進相エッジのみを設けた場合の分布曲線P1(t)であり、図１４（ｃ）は、総エッジ数の半数に遅相エッジのみを設けた場合の分布曲線P2(t)である。分布曲線P(t)の位相０にエッジが現れる確率は、ck0であったが、図１４（ｂ）、図１４（ｃ）では、位相０に現れる確率は、ck1,ck2になっており実質低くなっている。これらの分布曲線は、図中の式２、式３にて表される。第１実施形態では、副情報のビット割り当てに進相エッジ、遅相エッジの双方を用いているので、第１実施形態に示した分布曲線は図１４（ｂ）、図１４（ｃ）に示したものではなく、これらを合成した図１４Ｄに示す分布曲線Pm(t)となる。図１４Ｄでは、分布曲線Pm(t)を分布曲線P(t)と比較するため、分布曲線P(t)を破線で示している。分布曲線P(t)と比較すると、分布曲線Pm(t)はエッジが位相0に発生する確率が分布曲線P(t)より低く、かわりにエッジが+pp1以上、-pp2以下に現れる確率が、分布曲線P(t)を上回っている。これらは何れも進相エッジ、遅相エッジを設けたことによる影響である。分布曲線P(t)と比較して、分布曲線Pm(t)が横に大きく広がっていることは、遅相エッジ及び進相エッジを設けた場合のほうが、ジッタのバラツキが大きくなっていることを意味する。このバラツキは、標準偏差にて表される。
【００４０】
＜標準偏差＞
以降分布曲線Pm(t)について、標準偏差がどのように表されるかについて説明する。
分布曲線Pm(t)は、式4にて表され、この分布曲線Pm(t)から期待値Eがどのように導かれるかを図１５（ａ）に示し、また、この分布曲線から標準偏差σ’がどのように導かれるかを示す図１５（ｂ）に示す。図１５（ｂ）の式5に示すように、分布曲線Pm(t)の標準偏差σ’は、分布曲線P(t)についての標準偏差σ(以降ベースジッタとよぶ)と、変位量Δtとの二乗平均により導かれることがわかる。
【００４１】
この式5から理解されるように、変位量Δtは、分布曲線Pm(t)の標準偏差に大きな影響を与えることがわかる。上述したよう、DVD-ROM規格では出荷にあたっての標準偏差が8.5%以下になるように定られているので、遅相エッジ、進相エッジを設けるには、分布曲線Pm(t)の標準偏差がこれを上回らないよう変位量Δtを慎重に設定する必要がある。
【００４２】
＜変位量Δt＞
以降、具体的な数値を交えながら変位量Δtをどのように設定するかについて説明する。図１６は、ベースジッタがとりうる複数の値と、変位量Δtが取り得る複数の値と、分布曲線Pm(t)の標準偏差σ’がとりうる複数の値とを対応づけた表を示す図である。エッジの変位量Δtは、縦方向の見出し欄md1に示すように、0,1,2,3,4,5%の値をとりうることを想定している。これらの値は、その右側に記載された0ns,0.382263ns,0.76452599ns,1.14678899ns,・・・・・・といった値を、クロックパルスの周期38.23nsで割ることにより得られたものである。
【００４３】
一方、ベースジッタは、横方向の見出し欄md2に示すように、7,8,9,10・・・・15,16％の値をとることを想定している。これらの値は、その下側に記載された2.675841ns,3.058104ns,3.440367ns,3.82263ns,・・・・・・といった値を、周期38.23nsで割ることにより得られた値である。この縦方向の見出し欄、横方向の見出し欄の間には、式3により算出される標準偏差σ’が行列状に配置されており、縦方向の見出し欄、横方向の見出し欄の組み合わせにより、標準偏差σ’は一意に特定できるようになっている。例えば8%のベースジッタと、3%の変位量Δtとから、8.5440%の標準偏差σ’が導かれ、また8%のベースジッタと、4%の変位量Δtとから、8.9443%の標準偏差σ’が導かれることがわかる。本図において標準偏差σ’が8.5%以下になるのは、太枠wk1で囲んだ範囲であり、標準偏差σ’がこの太枠の範囲内になるベースジッタと、変位量Δtの組み合わせであれば、分布曲線Pm(t)の標準偏差σ’を8.5%以下に抑えることができる。
【００４４】
これによると、ベースジッタが7%なら、4%まで変位量Δtを設定することが可能であり、ベースジッタが8%なら、3%までの変位量Δtを設定することが可能であることがわかる。
＜主情報の誤検出確率＞
変位量Δtの設定にあたっては、標準偏差σ’の設定の他に、データ部の誤検出が発生する誤検出確率がどの程度になるか、副情報を正しく検出できる確率がどの程度になるかも勘案せねばならない。
【００４５】
ここでいう誤検出確率とは、分布曲線Pm(t)において読取信号のエッジが位相０から±T/2以上隔てた位置に現れることをいい、ビットズレを招くようなものである。この誤検出確率は、図１４（ａ）の分布曲線P(t)においてrd1として表され、具体的にどのような値にあるかは、図１７により表される。本図において、縦方向の見出し欄md1に変位量Δtが、横方向の見出し欄md2にベースジッタが記述されていることは図１６と同一である。異なるのは、誤検出確率が行列状に配置されており、変位量Δtと、ベースジッタとの組み合わせから、これら誤検出確率が選択できる点である(本図におけるEは、10のべき乗を示す)。この図からもわかるように、0,1,2,3,4,5%というように、変位量Δtを大きくしてゆけば、それにつれ誤検出確率も9.21×10-13,1.45×10-12〜2.51×10-11というように大きくなってゆく。データ部の誤検出確率は、2.14×10-9以下であることが目安とされる。2.14×10-9以下となる誤検出確率は、太枠wk2内に示しており、誤検出確率がこの範囲になるベースジッタ−変位量Δtの組み合わせなら、データ部の安定検出を保証し得る。このことから、変位量Δtを大きくする程、誤検出確率が増大しリスクを伴うことがわかる。逆に変位量Δtを小さくすると、副情報の検出に悪影響を招いてしまう。
【００４６】
つまり、先に述べたように主情報に重畳された副情報は、進相エッジ及び遅相エッジの位相変位量を本質としている。ここで変位量Δtを小さくすれば、進相エッジ及び遅相エッジの位相変位が正しく検出される確率(以降"エッジ位相の検出確率"という)までも低下してしまう。
＜進相エッジ及び遅相エッジの位相が検出される確率＞
図１８は、ベースジッタがとりうる複数の値と、変位量Δtが取り得る複数の値と、これら値の組み合わせから算出されるエッジ位相の検出確率の複数の値とを対応づけた表を示す図である。本図において縦方向の見出し欄md1に変位量Δtが、横方向の見出し欄md2にベースジッタが記述されていることは図１６と同一である。異なるのは、進相エッジ及び遅相エッジにおける位相の検出確率が行列状に配置されており、変位量Δtと、ベースジッタとの組み合わせから、これら確率が選択できる点である(本図におけるEは、10のべき乗を示す)。この図１８からもわかるように、0,1,2,3,4,5というように変位量Δtを大きくすれば、それにつれ進相エッジ及び遅相エッジにおける位相の検出確率も,5.57×10-1,6.12×10-1〜7.62×10-1というように検出確率も高くなってゆくという事実である。
【００４７】
第１実施形態で説明したように、副情報の各ビットは、3つのフレームに同一のビット値が重畳されるという冗長性をもってデータ部に割り当てられ、また統計処理を経て設定される。更に、副情報自体もその内部にECCを有していることから、誤り訂正による復号も期待できる。これらのことを勘案すれば、位相の検出確率は0.525〜0.55であれば、副情報は正しく検出されるといえる。
【００４８】
図１８の太枠wk3は、0.525以上の確率のみを示しており、ベースジッタと変位量Δtとの組み合わせのうち、確率がこれらの範囲内になるものを選べば、副情報が正しく検出されることを保証できる。以上のように本実施形態によれば、図１６〜図１８から、進相エッジ及び遅相エッジの検出確率を0.525以上にでき(i)、且つデータ部の標準偏差を8.5%以上に確保でき(ii)、更にデータ部の誤検出確率を2.14×10-9とすることができる(iii)という、(i)〜(iii)の要件を全て満たすベースジッタと、変位量Δtとの組み合わせを満たす光ディスクを作成することにより、データ部の安定した検出と、副情報の安定した検出とを両立させることができる。また検出確率が0.5より大きく0.525以下である場合、統計処理を行うデータ部を大きくすることによって、副情報を正しく検出できるようにすることも可能である。
【００４９】
（第３実施形態）
第３実施形態では、第１実施形態及び第２実施形態に示した光ディスクについての記録装置を説明する。図１９は、第３実施形態に係る記録装置の内部構成を示す図であり、図２０は、本記録装置のタイミングチャートの一例を示す図である。図１９に示すように、記録装置は変調器１、タイミング生成器２、乱数発生器３、乱数系列変換器４、PE変調器５、位相変調器６、記録チャネル処理部７、記録ヘッド８からなる。
【００５０】
＜記録装置の内部構成＞
変調器１は、データ部を8ビットずつ受け取り、これに対して8-16変調を行って、16ビットの符号語を得て、更にNRZI変換を行うことにより、チャネルコードを生成してゆく。そして生成したチャネルコードの各ビットを各クロックパルスに対応させたチャネル信号を位相変調器６に出力してゆく。チャネル信号の生成にあたって、変調器１はタイミング生成器２から出力される同期信号を監視しており、この同期信号がLow区間であれば上述したチャネル信号の生成処理を継続して行い、同期信号がHigh区間なら上述した生成処理を中断してチャネル信号に同期符号を挿入する処理を行う。図２０のA段、B段、C段は、チャネルコード、チャネル信号、同期信号を示す。同期信号がHigh区間になっている期間において、チャネルコードの生成は中断し、チャネル信号に同期符号を示す信号部分gg1が挿入されている。
【００５１】
タイミング生成器２は、クロックパルス列を16分周することによりバイトクロック信号を、クロックパルス列を8分周することによりPE信号を生成する分周器を備え、同期信号及び位相変調許可信号を変調器１及び位相変調器６に出力する。第１実施形態に示したように、同期符号は、2×16チャネルビットであり、一フレーム内のデータ部は91×16チャネルビットなので、同期信号におけるHigh区間と、Low区間との割合は、91×16クロック対2×16クロックの割合である。位相変調許可信号は、セクタの先頭フレーム及び最終フレームや、それ以外のフレームの同期符号領域に相当する期間においてLow区間になり、これら以外の期間において、High区間になる。図２１は、１セクタに対する位相変調許可信号の一例を示す図である。本図における位相変調許可信号は、フレーム[0]〜フレーム[25]に対応する区間からなる。このうちフレーム[1]〜フレーム[3]、フレーム[22]〜フレーム[24]に対応す区間は、図２０のD段と同一である。またフレーム[0]、フレーム[25]に対応する区間は、終始Low区間であり、位相変調が不許可と設定されていることがわかる。
【００５２】
乱数発生器３は、２15-1個のビット系列を１サイクルとする擬似乱数発生器３であり、乱数系列信号を生成して乱数系列変換器４に出力する。この乱数系列信号は、16クロック毎にM系列乱数を構成するそれぞれのビットが現れる信号であり、タイミング生成器２からの同期信号がHigh区間からLow区間に切り換ったタイミングにて、初期値にリセットされる。図２０のC段、E段は、乱数発生器３による乱数系列信号の生成を具体的に示しており、C段における同期信号がHigh区間からLow区間に切り換ったタイミングtm1から乱数系列の生成が開始され、16クロック毎に、"0""0""1"の各ビットが表れている。
【００５３】
乱数系列変換器４は、乱数発生器３により出力された乱数系列信号に、副情報の各ビットとの相関性を持たせる処理を行うことにより、相関系列信号をPE変調器に出力する。本実施の形態では、乱数系列変換器は排他的論理和回路によって構成され、副情報の各ビットに応じて、乱数系列信号を構成する乱数系列の反転／非反転を行う。フレームに割り当てるべき副情報のビットが"0"なら、相関系列信号は乱数系列信号そのものとなり、フレームに割り当てるべき副情報のビットが"1"なら、相関系列信号は乱数系列信号を反転させた反転系列信号となる。つまり相関系列信号は、乱数系列信号又は反転系列信号の何れかの形態をとるのである。
【００５４】
PE変調器５は、タイミング生成器２からのPE信号と、相関系列信号との排他的論理和をとった後、反転を行うことにより、位相変調を実行し、PE変調信号を位相変調器６に出力する。その結果、PE変調信号は、相関系列信号の"0"の区間が"10"に置き換えられ、"1"の区間が"01"に置き換えられた信号となり、"0"と"1"の数がほぼ同一となるような性質を有する。PE変調器による位相変調を、図２０のE段、F段、G段を参照しながら、具体的に説明する。E段に示すように、相関系列信号は同期信号の立ち下がりtm1から出力が開始されており、16クロック毎に"0","0","1"というように変化している。一方、PE信号は、F段に示すように8クロック毎、つまり相関系列信号の半分の周期にて"1","0","1","0","1","0"と変化している。PE信号に基づき、相関系列信号に対して位相変調を行えば、G段に示すような、8クロック毎に"1","0","1","0","0","1"と変化するPE変調信号が得られることになる。
【００５５】
位相変調器６は、変調器１から出力されるチャネル信号のうち、位相変調許可信号がHigh区間になった期間において現れるLow区間への立ち下がり及びHigh区間への立ち上がりに対して位相変調を行い、これら立ち上がり／立ち下がりの位相を微少時間Δtだけ遅らせるか進ませる。微少時間Δtは、実施の形態１で示したように信号周期の1%〜4%に予め設定されている。図２０のG段に基づき、位相変調器６が位相変調を行えば、PE変調信号が"1"になっている期間におけるチャネル信号の立ち下がりtg1,tg2,tg3の位相は、破線の位置からΔtだけ進めさせられ、PE変調信号が"0"になっている期間におけるチャネル信号の立ち上がりtg4,tg5,tg6及び立ち下がりtg7の位相は、破線の位置からΔtだけ遅れさせられていることがわかる。
【００５６】
記録チャネル処理部７は、位相変調器６から出力される被変調チャネル信号の"1","0"に同期させて光ディスクに出力するレーザビームの記録パワーを変化させるよう記録ヘッド８を制御する。
記録ヘッド８は、記録チャネル処理部７による制御に基づき、レーザービームのパワーを上下させながら、光学的に読み取り可能な被変調記録マークを光ディスクに形成する。H段の被変調チャネル信号に基づき、記録チャネル処理部７が記録マークを形成する様子について説明する。位相が進んだ立ち下がりtg1、立ち下がりtg2、立ち下がりtg3に基づき、図２０に示すように進相エッジeg1,eg3,eg7が形成され、位相が遅れた立ち上がりtg4,tg5,tg6及び立ち下がりtg7に基づき、遅相エッジeg2,eg4,eg5,eg6が形成されていることがわかる。
【００５７】
図２０は、フレーム内のデータ部にビット値「0」を割り当てる場合の一例を示したが、ビット値「1」を割り当てる場合は、図２２のようになる。上述したように乱数系列変換器４は、乱数系列信号の各ビットに対して、副情報のビット値「1」との排他的論理和演算を行うので、E段の相関系列信号は、"1","1","0"というビット系列、つまり図２０に示した相関系列信号の反転信号になる。よってこれを位相変調したPE変調信号は、反転ビット系列"0","1","0","1","1","0"になり、これに基づき位相変調されたチャネル信号は、進相・遅相が逆の順序で表れ、遅相エッジ・進相エッジが反対の順序にて形成される。
【００５８】
＜各構成要素の内部構成＞
続いて乱数発生器３の内部構成について説明する。図２３は、乱数発生器３の詳細な構成を示すブロック図である。本図に示すように、乱数発生器３は、15ビット長のシフトレジスタにより構成される。このシフトレジスタは、15ビット長の保持値を、16クロック毎にビット値「1」ずつ左にシフトし、ビット[14](MSB)とビット[10]との排他的論理和演算の結果をビット[0](LSB)にフィードバックする。このようにして生成されたビット[0](LSB)を16クロック毎に、乱数系列変換器４に出力してゆく。
【００５９】
続いて位相変調器６の内部構成について説明する。図２４は位相変調器６の詳細な構成を示すブロック図である。位相変調器６は、3入力1出力セレクタ１１と、上記微少時間だけ信号を遅延させる遅延器１２、１３、１４とから構成される。セレクタ１１は、位相変調許可信号のLow区間において、変調器１から入力されるチャネル信号を１段の遅延器１２により遅延させて出力し(i)、位相変調許可信号のHigh区間において、PE変調信号が"1"を示している期間においては、変調器１から入力されるチャネル信号をそのまま出力する(ii)。位相変調許可信号がHigh区間であり、かつPE変調信号がLow区間であれば、変調器１から入力されるチャネル信号を２段の遅延器１３、１４にて遅延させて出力する(iii)。(i)(ii)(iii)の処理の結果、セクタの先頭フレーム及び最終フレームや、それ以外のフレームの同期部においては、位相変調がなされず、それ以外のフレーム内のデータ部に対して、位相変調がなされる。
【００６０】
以上のように本実施形態によれば、光ディスクへの書き込みのためのチャネル信号に、位相の進み、位相の遅れを設けるという簡易な処理を既存の記録装置に行わせることにより、第１実施形態及び第２実施形態に示した光ディスクを製造することができるので、第１実施形態及び第２実施形態に示した光ディスクの大量生産が容易となる。
【００６１】
（第４実施形態）
第１実施形態及び第２実施形態に示した光ディスクを再生する再生装置について説明する。図２５は、再生装置の内部構成を示す図であり、図２６は、再生装置のタイミングチャートの一例である。図２５に示すように、再生装置は、再生ヘッド２１、再生チャネル処理部２２、クロック抽出器２３、再生信号処理回路２４、乱数発生器２５、PE変調器２６、副情報検出器２７からなる。
【００６２】
＜再生装置の内部構成＞
再生ヘッド２１は、回転する光ディスク上の記録マークに光ビームを集光して照射し、その反射光をフォトダイオードで受光した後、増幅することにより、被変調記録マークのエッジ位置を示すアナログの読取信号を生成して再生チャネル処理部２２に出力する。
【００６３】
再生チャネル処理部２２は、再生ヘッドからのアナログの読取信号を波形等化し、整形することによって読取信号のA/D変換を行い、デジタル化された読取信号をクロック抽出器２３と、再生信号処理回路２４とに出力する。
クロック抽出器２３は、再生チャネル処理部２２からの読取信号に基づいて、チャネルコードを構成する各ビットに同期したクロックパルスからなるクロック信号、チャネルコードを構成するバイト単位に同期したバイトクロック信号、PE信号を生成し、再生信号処理回路２４、乱数発生器２５及び副情報検出器２７に出力する。同時に、クロック信号を基準として、読取信号の位相誤差を検出し、位相の進みが検出された場合には進相誤差信号を、位相の遅れが検出された場合には遅相誤差信号を副情報検出器２７に出力する。進相誤差信号及び遅相誤差信号を図２６のE段、F段に示す。進相誤差信号はA段における進相エッジst1,st2,st3と、B段における進相誤差sg1,sg2,sg3に対応するパルスを有する。このパルスの面積は、進相誤差の大きさに等しい。遅相誤差信号は、A段における遅相エッジot1,ot2,ot3及びB段における遅相誤差og1,og2,og3に対応するパルスが存在する。このパルスの面積は、遅相誤差の大きさに等しい。
【００６４】
再生信号処理回路２４は、再生チャネル処理部２２からの読取信号から同期部を検出し、同期部を基準として読取信号を復調して、主データを得る。それと共に、同期信号を生成してクロック抽出器２３及び乱数発生器２５に出力し、副情報検出許可信号を生成して副情報検出器２７に出力する。図２６のD段に同期信号を示す。同期信号は、読取信号に同期符号が現れる期間のうち、最後の一クロックパルスの期間においてパルスが配されている。つまり同期符号の読み取りが終わるタイミングのみを示している。副情報検出許可信号は、セクタの先頭フレーム及び最終フレームや、それ以外のフレームの同期部に相当する期間においてLow区間になり、これら以外の期間において、High区間になる。図２７は、１セクタに対する副情報検出許可信号の一例を示す図である。本図における副情報検出許可信号は、フレーム[0]〜フレーム[25]に対応する区間からなる。このうちフレーム[1]〜フレーム[3]、フレーム[22]〜フレーム[24]に対応す区間は、図２６のG段と同一である。またフレーム[0]、フレーム[25]に対応する区間は終始Low区間であり、副情報の検出が不許可と設定されていることがわかる。
【００６５】
乱数発生器２５は、光ディスク記録装置の乱数発生器３と同一構成であり、Ｍ系列乱数の乱数系列信号を生成する。図２６のH段に、乱数発生器２５により生成された乱数系列信号を示している。同期符号の直後でリセットされ、以降16クロック毎に"0","0","1"のそれぞれの値が現れることは図２０と同様である。
PE変調器２６は、光ディスク記録装置のPE変調器５と同一構成を有し、クロック抽出器２３からのPE信号に基づいて、乱数発生器２５から出力される乱数系列信号をPE変調し、PE変調信号を得て副情報検出器２７に出力する。図２６のJ段に、PE変調器２６により生成されたPE変調信号を示す。PE変調信号は同期符号の直後でリセットされ、以降８クロック毎に"1","0","1","0","0","1"の値がそれぞれ表れていることは図２０と同様である。
【００６６】
副情報検出器２７は、クロック抽出器２３から出力された進相誤差信号および遅相誤差信号とPE変調器からのPE変調信号との正負の相関性を検出することにより、進相誤差信号及び遅相誤差信号内に存在するパルスの面積の積分を行ってゆき、この積分値に応じて副情報の各ビットを設定する回路である。ここで正の相関性とは、PE変調信号が"1"である区間において進相誤差信号にのみパルスが現れ、かつ、PE変調信号が"0"である区間において遅相誤差信号にのみパルスが現れることであり、負の相関性とは、PE変調信号が"1"である区間において遅相誤差信号にのみパルスが現れ、かつ、PE変調信号が"0"である区間において進相誤差信号にのみパルスが現れることである。図２６のK段に、積分値が蓄積される様子を示す。PE変調信号が"1"である期間kn1,kn2,kn3において、進相誤差信号に現れたパルスの面積が加算されて矢印sk1,sk2,sk3に示すように蓄積されていることがわかる。PE変調信号が"0"である期間kn4,kn5,kn6においては、遅相誤差信号に現れたパルスの面積が加算されて矢印sk4,sk5,sk6に示すように蓄積されていることがわかる。図２６では、データ部には副情報のビット値「0」が割り当てられていることを想定しているが、逆に副情報のビット値「1」が割り当てられている場合は、図２８のようになる。この場合進相誤差、遅相誤差は、図２６とは逆の順序で表れ、遅相誤差信号及び進相誤差信号が逆の順序で発生する。PE変調信号と、遅相誤差信号との間には、負の相関性が生じるので、PE変調器から出力されるPE変調信号が"1"である期間kn1,kn2,kn3において、遅相誤差信号に現れたパルスの面積が矢印nk1,nk2,nk3に示すように減算されてゆき、またPE変調信号が0である期間kn4,kn5,kn6においては、進相誤差信号に現れたパルスの面積が矢印nk4,nk5,nk6に示すように減算されてゆく。副情報のビット値「1」、ビット値「0」の何れにも割り当てられていないフレームからの読取信号では、これに現れるジッタはPE変調信号と、正負いずれの相関性も有さず、PE変調信号に依存しないでランダムに進相誤差信号、及び遅相誤差信号にパルスが現れる。この場合、それらの誤差信号に現れる両パルスの出現頻度が略等しくなるので、積分値はゼロレベルに近い値となる。以上のように蓄積された積分値に応じて、副情報の各ビットを設定するので、第１実施形態に示したような統計処理が実現される。
【００６７】
＜各構成要素の詳細＞
続いて、クロック抽出器２３、再生信号処理回路２４、副情報検出器２７の内部構成をそれぞれ詳細に説明してゆく。図２９は、クロック抽出器の詳細な構成を示すブロック図である。クロック抽出器は、位相比較器３１、チャージポンプ３２及びVCO（Voltage Controlled Oscillator）３３からなるPLL回路と、４分周器３４とから構成される。
【００６８】
位相比較器３１は、VCO３３からフィードバックされて入力されるクロックパルスのうち、読取信号の立ち上がり及び立ち下がりに最も近いクロックパルスとの位相誤差を算出し、この位相誤差が進相方向なら進相誤差信号、位相誤差が遅相方向なら遅相誤差信号をチャージポンプ ３２に出力する。
チャージポンプ ３２は、入力された進相誤差信号と遅相誤差信号により出力電圧を制御する。進相誤差信号が入力された場合には、クロックパルスの周波数を下げるために出力電圧を下げ、遅相誤差信号が入力された場合には、クロックパルスの周波数を上げるために出力電圧を上げる。
【００６９】
VCO３３は、チャージポンプ ３２からの出力電圧に応じた周波数を有するクロックパルスを生成する電圧制御発振器である。
４分周器３４は、PLLにより生成されるクロック信号を1/16に分周するカウンタであり、PE信号とバイトクロック信号を出力する。
続いて、再生信号処理回路２４の内部構成について説明する。図３０は、再生信号処理回路２４の内部構成を示す図であり、本図に示すように、再生信号処理回路２４は、復調器３５、同期信号検出器３６、ゲート信号生成器３７から構成される。
【００７０】
復調器３５は、光ディスク記録装置の変調器に対する復調回路であり、クロック抽出器２３からのチャネルクロック信号に同期して読取信号をサンプリングする。またクロック抽出器からのバイトクロック信号に同期して16チャネルビットを8ビットの記録データに変換し、データ部として出力する。
同期信号検出器３６は、読み出した信号に含まれる同期部を検出し、同期信号を生成して、クロック抽出器２３及び乱数発生器２５に出力する。
【００７１】
ゲート信号生成器３７は、副情報検出許可信号を副情報検出器２７に出力する。
続いて副情報検出器２７の内部構成について説明する。図３１は、副情報検出器の詳細な構成を示す回路図である。副情報検出器は、セレクタ４１、副情報更新タイミング生成器４２、積分器４３、閾値判定器４４から構成される。
【００７２】
セレクタ４１は、2個の2入力1出力切替回路からなり、PE変調器２６からのPE変調信号が"1"の期間においては、実線sw1,sw2に示すようなスイッチ切り換えを行って、クロック抽出器２３からの進相誤差信号および遅相誤差信号それぞれを、積分器４３の正入力端子及び負入力端子に通過させる。PE変調信号が"0"の期間においては、破線sw3,sw4に示すようなスイッチ切り換えを行って、進相誤差信号及び遅相誤差信号を積分器４３の負入力端子及び正入力端子に通過させる。
【００７３】
副情報更新タイミング生成器４２は、入力される同期信号をもとに副情報の更新タイミングを生成する。副情報更新信号は各セクタの先頭と最終のフレームを除くフレームに対して、３フレーム毎にパルスが現れる信号である。図３２は、9個のフレームに対する再生装置の動作を示すタイミングチャートの一例を示す図である。本図のA段は図２６に示した副情報検出許可信号を示し、B段は、副情報更新信号を示す。本図に示すように、副情報更新信号はフレーム[1]からフレーム[3]までのフレームが読み取られたタイミングef1、フレーム[4]からフレーム[6]までが読み取られたタイミングef2、フレーム[7]からフレーム[9]までが読み取られたタイミングef3にて、それぞれHigh区間が表れ、それ以外はLow区間になっている。
【００７４】
積分器４３は、正入力端子及び負入力端子を備える差動入力のバイポーラ出力のアナログ積分器であり、PE変調信号と進相誤差信号及び遅相誤差信号とに正の相関性が存在する場合、進相誤差信号及び遅相誤差信号のパルスの面積を加算してゆき、逆にPE変調信号と、進相誤差信号及び遅相誤差信号との間に負の相関性が存在する場合には、進相誤差信号及び遅相誤差信号に含まれるパルスの面積を減少してゆく。それまで蓄積された面積については、これに応じたレベルを有するアナログ信号を閾値判定器４４に出力する。この蓄積操作は、副情報検出許可信号のLow区間においては行わず、この間パルス面積の蓄積値は維持される。蓄積値がゼロクリアされるのは、副情報更新タイミング生成器４２からの副情報更新信号がHigh区間になったタイミングである。図３２のC段は、積分器４３により蓄積される積分値を示す。C段に示すように、積分値はフレーム[1]〜[3]及びフレーム[4]〜[6]が読み取られている期間において単調増加していて、フレーム[7]〜[9]が読み取られている期間において単調減少しており、副情報更新信号にHigh区間が現れるタイミングef1,ef2,ef3でリセットされている。
【００７５】
閾値判定器４４は、積分器からのアナログ信号が、予め設定された正の閾値電圧と負の閾値電圧で区切られる３つの電圧区間のいずれに属するかを判定する比較器である。つまり閾値判定器４４は、副情報更新タイミング生成器からの副情報更新信号が入力された時点において、積分器の出力電圧が上記正の閾値より大きい場合には、"1"になり、負の閾値より小さい場合には"0"になるNRZフォーマットの符号列を出力する、それとともに検出フラグを"H"とする。また、積分器の出力電圧が両閾値の間に属する場合には、検出フラグを"L"とする。図３２のD段、E段は、閾値判定器４４により出力されるNRZ符号列、閾値判定器４４により設定される検出フラグを示す。C段に示す積分値に応じて、NRZ符号列が、それぞれ副情報sd[i]b7,b6,b5として認識されていることがわかる。フレーム[1]〜フレーム[3]、フレーム[4]〜フレーム[6]、フレーム[7]〜フレーム[9]の期間では、副情報をそれぞれ検出し得たので、検出フラグが全てHighに設定されていることがわかる。
【００７６】
以上のように本実施形態によれば、遅相誤差信号及び進相誤差信号のパルスの面積を蓄積してゆくという処理を既存の光ディスクの再生装置に行わせることにより、簡易に第１実施形態及び第２実施形態に示した光ディスクの再生が可能となる。よって、第１実施形態及び第２実施形態に示した光ディスクの再生装置を幅広く普及させることが可能となる。
【００７７】
尚、本実施形態では遅相誤差信号、進相誤差信号に含まれるパルスの面積を蓄積してゆき、この蓄積値を閾値と比較して副情報の各ビットを設定という統計処理を行ったが、第１実施形態と同様の統計処理を行ってもよい。即ち、PE変調信号と進相誤差又は遅相誤差との間に正の相関性があれば、カウンタ値のインクリメントを行い、PE変調信号と進相誤差又は遅相誤差との間に負の相関性があれば、カウンタ値のデクリメントを行うという統計処理にて、カウンタ値を蓄積してゆき、これを閾値と比較しても良い。
【００７８】
（第５実施形態）
第５実施形態は、ECCブロックにおける誤り訂正を好適に行うための改良に関する。
＜誤り訂正のためのセクタの詳細＞
図３３は、図９に示したフレームの構成をより詳細に示した図である。本図において、フレーム[0]のデータ部領域には、アドレス、ユーザデータ部が存在しており、フレーム[24]、フレーム[25]には、外符号パリティPOが記録されている。更に奇数番目のフレーム[1],[3],[5],[7]・・・[23]のデータ部領域には、ユーザデータ部と内符号パリティPIとが記録されている。図３４は、図３３に示したフレームを並べ変えて記述した図であり、この図３４では外符号パリティPO及び内符号パリティPIはＬ字状に配置されていることがわかる。
【００７９】
図３５は、１６個のセクタからブロック積符号方式の行列式が得られる様子を示す説明図である。
図３５における第１列目rt1は、図８に示したセクタ[i]〜[i+15]が縦方向に配されていることを示す。第２列目rt2は、セクタ[i]〜[i+15]に含まれる各フレームを明示しており、第３列目rt3は、ブロック積符号方式の行列式を示す。第２列目rt2と第３列目rt3とを参照すると、セクタのフレーム[0]からフレーム[23]までが矢印y1,y2,y3,y4,y5,y6,y7,y8に示すように縦方向に配列されていることがわかる。その一方、全てのセクタからフレーム[24],[25]が取り出されて、矢印y10,y11,y12,y13に示すように縦方向に配列されていることがわかる。このように、16個の各セクタからフレーム[24],[25]を取り出し、これらを配列することにより、16行の外符号パリティPOと、192行の内符号パリティPIとが形成され、ブロック積符号方式の行列式が光ディスク再生装置内に得られることになる。図３６は、図３５に示した変換によりえられるブロック積符号方式の誤り訂正用ブロックの行列式を示す図である。本図において1バイトのデータは、行列状に配されており、行方向に内符号パリティPIが付与され、列方向に16行の外符号パリティPOが付与されており、DVD-ROM規格に規定された誤り訂正符号用ブロック(ECCブロック)が形成されている。
【００８０】
ECCブロックにおけるブロック積符号方式では、行列方向に誤り訂正処理を行う。図３７は、行列方向の誤り訂正についての処理手順を示す図である。
行毎の誤り訂正においては、矢印gp1,2,3・・・・・に示すようにフレーム[0]におけるアドレスと、ユーザデータ部c0と、フレーム[1]におけるユーザデータ部と、内符号パリティPIとに対して誤り訂正がなされる。誤り訂正処理は、それからフレーム[2],[3],[4]・・・・・[23]内のそれぞれのユーザデータと、内符号パリティと、外符号パリティとに対して行われる。
【００８１】
列ごとの誤り訂正においては、矢印rp11,12,13,14・・・・・に示すようにフレーム[0]におけるアドレスと、偶数番目のフレーム[2],[4],[6],[8]・・・[22]のデータ部内の同期符号直後からオフセットoft1までの部分b1〜b11と、フレーム[24]の外符号パリティPOとに対して誤り訂正がなされ、フレーム[0]内におけるユーザデータ部c0と、フレーム[2],[4],[6],[8]・・・[22]のユーザデータ部内のオフセットoft1からフレームの終端までの部分c1〜c11と、フレーム[24]の外符号パリティPOとに対して誤り訂正が行われる。列毎の誤り訂正は、更に奇数フレーム[1],[3],[4]・・・・・[23]と、外符号パリティPOと、偶数フレームの内符号パリティPIとに対して行われることになる。
【００８２】
誤り訂正処理では、フレーム[0],[1]におけるユーザデータ部と、フレーム[2],[4],[6],[8]・・・[22]内のデータ部内の部分b1〜b11はフレーム[0]内のアドレスと共に誤り訂正処理がなされることになる。アドレスと共に誤り訂正処理がなされるデータ部に誤認識があると、アドレスを含む誤り訂正処理に要する時間が増大し、アドレスを認識するまでに時間がかかり、速やかな再生が行えなくなる。また誤りの発生確率が高くなって、アドレスを含めた誤り訂正の訂正限界に近づくか、或は上回ってしまう恐れがある。誤認識の検出や訂正過程において誤認識が生じる確率が高くなるので、アドレスの誤認識が生じる確率が高くなる。
【００８３】
そこで本実施形態では、ECCブロックの誤り訂正に対する影響を考慮して、進相エッジ及び遅相エッジを設ける範囲、即ち、重畳範囲を第１実施形態より制限している。
＜重畳範囲の制限＞
図３８は、図３３に示したセクタに対して、どの範囲に重畳を行うかを示す図である。フレーム[24]はフレーム[25]同様、重畳対象外になっており、また内符号パリティPIが存在する奇数番目のフレーム[3],[5],[7],[9],[11],[13],[15],[17]・・・[23]については、同期符号の直後から内符号パリティPIの直前までが重畳範囲になっている。更にフレーム[2],[4],[6],[8]・・・[22]については、図中のOft1からフレームの終端までが重畳範囲になっている。ここで外符号パリティPO及び内符号パリティPIが存在する領域を重畳範囲外としているのは、これら外符号パリティPO及び内符号パリティPIにビットズレが発生することは、誤り訂正に深刻な影響を与えるからであり、これらの領域でのビットズレの発生を極力避けたいためである。
【００８４】
続いて、かように重畳範囲が制限されたセクタを記録装置がどのように記録するかについて説明する。第４実施形態に説明したように、フレーム内の副情報の位相変調の許否は、位相変調許可信号にて設定されているので、第５実施形態におけるタイミング生成器２は、この信号により、上述した重畳範囲の制限を行う。図３９は、第５実施形態に係る位相変調許可信号の一例を示す図である。本図の位相変調許可信号において、フレーム[0],[1],[24],[25]に対応する区間は、終始Low区間である。また奇数番目のフレーム[3],[9],[11],[13],[15],[23]は、同期符号と内符号パリティPIとに対応する区間がLow区間になっている。更に偶数番目のフレーム[2],[10],[12],[14],[16],[22]は、同期符号から上述したオフセットoft1までの区間がLow区間になっている。
【００８５】
続いて、かように重畳範囲が制限されたセクタを再生装置がどのように再生するかについて説明する。第４実施形態で説明したように、フレーム内の検出の許否は、副情報検出許可信号にて設定されているので、第５実施形態における再生信号処理回路２４は、この信号により上述した重畳範囲の制限を行う。図４０は、第５実施形態に係る副情報検出許可信号の一例を示す図である。本図の副情報検出許可信号において、フレーム[0]、[1],[24]、[25]に対応する区間は、終始Low区間である。また奇数番目のフレーム[3],[9],[11],[13],[15],[23]は、同期符号と内符号パリティPIとに対応する区間がLow区間になっている。更に偶数番目のフレーム[2],[10],[12],[14],[16],[22]は、同期符号から上述したオフセットoft1までの区間がLow区間になっている。
【００８６】
以上のように本実施形態によれば、重畳範囲を制限することにより、誤り訂正を円滑にかつ高速に行うことができる。尚、本実施形態において、内符号パリティPI及び外符号パリティPOのみを重畳範囲外とし、同期符号の直後からOft1までには、重畳を行ってもよい。また、セクタにID Error Detection(IED)、Copyright-management(CPR-MA)、Error Detection Code(EDC)等の情報が存在し、これらの読み取り精度を保証したい場合は、これらに相当する1ビット領域と、0ビット領域のエッジを変位させないのが望ましい。
【００８７】
（第６実施形態）  第６実施形態は、副情報が割り当てられたセクタがどれであるかを示す検出領域指定情報と、各セクタにおける副情報の割り当ての有無を示す副情報有無情報とを光ディスクに記録しておくことを提案する。
＜検出領域指定情報及び副情報有無情報＞
図４１（ａ）は、検出領域指定情報及び副情報有無情報の一例を示す図である。本図の検出領域指定情報におけるアドレスi、アドレスi+15、アドレスj、アドレスj+15というアドレスは、副情報の検出を行うべき開始アドレス及び終了アドレスを示す。本図の副情報有無情報における『有』は、アドレスiからアドレスi+15までのセクタにより構成されるECCブロックに副情報が重畳されていることを示す。本図の副情報有無情報における『無』は、アドレスjからアドレスj+15までのセクタにより構成されるECCブロックに副情報が重畳されていないことを示す。
【００８８】
副情報が重畳されたセクタのアドレスを検出領域指定情報に記述しておくことにより、どのセクタに対して副情報の検出を行うべきかを再生装置は知得することができる。一方、副情報が割り当てられていないセクタのアドレスまでも副情報に記述しているのは、副情報の検出に対してより厳しい要件を課しているのである。即ち第６実施形態では、単に副情報有りと示されているアドレスから、副情報が検出されただけでは足りず、副情報無しと示されたアドレスから副情報が検出されないことが確認されて初めて、副情報が正当であると判定されることになる。
【００８９】
図４１（ｂ）は、図４１（ａ）に示した検出領域指定情報及び副情報有無情報がどのように光ディスクに記録されるかを示す図である。本実施形態において検出領域指定情報及び副情報有無情報は、光ディスクのBCA(Burst Cutting Area）に記録される。BCAは、光ディスク上の反射膜をストライプ状に除去することにより形成されていて、特別な権限がなけれは読み出しが不可能な領域である。検出領域指定情報及び副情報有無情報は光ディスク固有の情報を用いて暗号化された上で、このBCAに記録される。
【００９０】
領域指定情報及び副情報有無情報の記録先にBCAを選らんだのは、ユーザによる改竄が困難であるという性質をBCAが有しているからである。領域指定情報及び副情報有無情報の記録先はBCAに限定されるものではなく、一般ユーザによる改竄や閲覧が困難な領域であるなら、他の領域に領域指定情報及び副情報有無情報を記録してもよい。
【００９１】
＜記録装置＞
以上のような検出領域指定情報及び副情報を光ディスクに記録すべく、第６実施形態にかかる記録装置は、図４２に示すように構成される。図４２は、第６実施形態に係る記録装置の内部構成を示す図である。図１９と比較して新規な点は、記憶部５１、ヘッド位置検出部５２、ヘッド位置比較部５３、AND回路５４、暗号化回路５５が備えられている点である。図４３は、第６実施形態に係る記録装置についてのタイミングチャートの一例を示す図である
記憶部５１は、光ディスクに記録すべき検出領域指定情報及び副情報有無情報の複数の組みを予め記憶しておく。
【００９２】
ヘッド位置検出部５２は、記録ヘッド８によって読み出されたセクタアドレスを示すヘッド位置信号を生成してヘッド位置比較部５３に出力する。図４３のA段にヘッド位置信号を示す。本図に示すように、ヘッド位置信号によりアドレスi-2,i-1,i,i+1,i+2,i+3・・・・・・といった複数のアドレスを示すヘッド位置信号が出力され、現在のヘッド位置をリアルタイムに知得することが可能になっている。尚、光ディスクの面形状に対して、CAPA(Comlimentary Allocated Pit Address)やLPP(Land-Pre-Pit)といった加工が施されている場合は、読取信号に現在のアドレスが重畳されているので、これからアドレスを検出してもよい。
【００９３】
ヘッド位置比較部５３は、ヘッド位置信号により示されるアドレスと、記憶部５１に記憶されている検出領域指定情報及び副情報有無情報を比較して、比較結果を示す副情報有無信号を出力する。図４３のB段に副情報有無信号の一例を示す。検出領域指定情報に示されるアドレスがヘッド位置信号に表れており、その検出領域指定情報に対応する副情報有無情報が重畳有を示している区間(図４３では、アドレスiからアドレスi+15まで)、High区間になり、それ以外の期間においてLow区間になっていることがわかる。
【００９４】
AND回路５４は、タイミング生成器２により生成された位相変調許可信号と、ヘッド位置比較部５３により生成された副情報有無信号とのAND演算を行う。ここで第５実施形態に示したように、位相変調許可信号は1セクタの各フレームにおける副情報の重畳の許否を示す信号であり、尚且つ副情報有無信号は、検出領域指定情報において検出要と示され、また重畳有と設定されたセクタがどれであるかを示す信号であるので、両者のAND演算により、副情報有無信号がHigh区間になっているセクタが表れている期間のみ、位相変調許可信号に基づき位相変調が行われる。図４３のD段は、AND演算の演算結果を示し、E段は、副情報が重畳されたか否かを示す。本図に示すように、副情報有無信号がHigh区間になっているアドレスiからアドレスi+15までの期間において、副情報が重畳されることになる。
【００９５】
暗号化回路５５は、検出領域指定情報及び副情報有無情報の複数の組みを光ディスク固有の識別子を用いて暗号化して、変調器１に出力する。暗号化された複数の組みは、BCAに記録されるのである。
以上が記録装置の内部構成である。続いて第６実施形態にかかる再生装置の内部構成について説明する。
【００９６】
＜再生装置＞
図４４は、第６実施形態に係る再生装置の内部構成を示す図であり、本図と図２５との差違点は、復号化回路６１、記憶部６２、ヘッド位置検出部６３、ヘッド位置比較部６４、AND回路６５が新規に追加されている点である。図４５は、再生装置のタイミングチャートの一例を示す図である。
【００９７】
復号化回路６１は、BCAの読み取り時に、BCAから読み取られた検出領域指定情報及び副情報有無情報の複数の組みを、ディスク固有の識別子を用いて復号化して記憶部６２に書き込む。
記憶部６２は、復号化回路６１により復号化された複数の検出領域指定情報及び副情報有無情報の組みを記憶する。尚、本実施形態において記憶部６２は、光ディスクに記録された領域指定情報及び副情報有無情報を記憶したが、光ディスクに記録されたものではなく、記憶部６２は再生装置の製造時に予め設定された領域指定情報及び副情報有無情報を記憶していてもよい。領域指定情報及び副情報有無情報を再生装置内に記憶させておくことにより、領域指定情報及び副情報有無情報の秘密を高度に保つことができる。また、記憶部６２にて予め記憶された領域指定情報及び副情報有無情報を、光ディスクから読み出された領域指定情報及び副情報有無情報を用いて定期的に更新してもよい。
【００９８】
ヘッド位置検出部６３は、ヘッド位置比較部５３と同一構成であり、現在再生されているヘッド位置をセクタ単位で示すヘッド位置信号をヘッド位置比較部６４に出力する。
ヘッド位置比較部６４は、記憶部６２に記憶されている複数の検出領域指定情報及び複数の副情報有無情報と、ヘッド位置検出部６３から出力されるヘッド位置信号とを比較して比較結果を示す領域指定信号と、副情報有無信号とを出力する。領域指定信号は、検出領域指定情報に示される範囲のアドレスがヘッド位置信号に現れる期間においてHigh区間になり、それ以外はLow区間になる信号である。図４５のB段に領域指定信号を示す。本段においてアドレスiからアドレスi+15までの区間と、アドレスjからアドレスj+15までの区間とがHigh区間になっていることがわかる。副情報有無信号は、副情報の重畳「有り」と設定された検出領域指定情報に示される範囲のアドレスがヘッド位置信号に現れる期間、重畳「無し」と設定された検出領域指定情報に示される範囲のアドレスがヘッド位置信号に現れる期間を示す信号である。図４５のF段に副情報有無信号を示す。本段においてアドレスiからアドレスi+15までの区間にて副情報「有り」が示されており、アドレスjからアドレスj+15までの区間にて副情報「無し」が示されていることがわかる。
【００９９】
AND回路６５は、副情報検出許可信号と、ヘッド位置比較部６４により生成された領域指定信号とのAND演算を行う。ここで第５実施形態に示したように、副情報検出許可信号は1セクタの各フレームにおける副情報の検出の要否を示す信号であり、尚且つ領域指定信号は、検出領域指定情報において検出要と示されたセクタがどれであるかを示す信号であるので、両者のAND演算により、領域指定信号がHigh区間になっている期間のみにおいて、副情報検出許可信号に基づき副情報の検出が行われる。図４５のD段は、AND演算の演算結果を示し、E段は、副情報が重畳されたか否かを示す。本図に示すように、副情報検出許可信号がHigh区間になっている、アドレスiからアドレスi+15までの期間副では情報が検出されており、アドレスjからアドレスj+15までの期間において、副情報が検出されていない。
【０１００】
照合部６６は、副情報有無信号が副情報「有り」を示している期間において、副情報検出器２７により検出された副情報が存在し、かつ、副情報有無信号が副情報「無し」を示している期間において、副情報検出器２７により検出された副情報が存在しないことを確認するものである。図４５のG段に照合部６６による照合結果を示す。本図に示すようにアドレスiからアドレスi+15までの期間において副情報が検出されており、また副情報有無信号は「有り」を示しているので、照合部６６は、検出された副情報は正当であると確認する。またアドレスjからアドレスj+15までの期間において、副情報が検出されず、また副情報有無信号は「無し」を示しているので、この場合も、副情報が正当である旨の確認を行う。副情報の重畳が有る期間、無い期間の双方において副情報の正当が確認されたので、副情報検出器２７により検出された副情報は正当であるとの確証が得られたことになる。
【０１０１】
以上のように本実施形態によれば、光ディスクにおける全てのECCブロックに副情報を埋め込むという不正行為がなされた場合でも、かかるオリジナルの光ディスクを模した不正ディスクと、オリジナルの光ディスクとを区別することが可能となる。
（第７実施形態）
第６実施形態では、検出領域指定情報をセクタ単位で記述したが、第７実施形態はフレーム単位で記述することを提案する。この場合、現在再生されているフレームをどう検出させるかが問題点となるが、対象となる光ディスクが読み書き可能タイプのものなら、ウォブル成分の検出により、上述した検出が可能となる。ウォブル成分とは、光ディスクの記録溝がウォブル加工された場合に、読取信号に現れる成分であり、この成分の周期をカウントすることにより、現在の再生位置をフレーム単位で検出することが可能となる。
【０１０２】
現在の再生位置がフレーム単位で把握できるなら、検出領域指定情報のフレームの番号を記述しておき、それらフレームにおける副情報の有無を判定するという、より精度が高い検出が可能となる。
（第８実施形態）
第１実施形態〜第７実施形態では、全ての記録マークに対するエッジの変位量Δtを一律に決定していたが、第８実施形態では、記録マークの連続長に応じて、変位量Δtを変化させることを提案する。
【０１０３】
＜変位量Δtの設定＞
第１実施形態にて説明したように、データ部は8/16変調にて変調されてから光ディスクに記録される。その結果として、記録マークや、記録マーク間のスペースは、2Tから14Tまでの連続長を有する(ここでTは、クロックパルスの一周期)。図４６（ａ）は、3T、4T、5T〜14Tといった記録マークの複数の連続長と、それら連続長をもった記録マークにおいて発生するジッタの分布曲線とを対応づけて示す図である。これらを対比すると、連続長が最短である3Tの記録マークについての分布曲線のピーク値pk0が最も高く、4T、5T〜14Tの順でピーク値が、Pk1,2,3,4に示すように低くなっていることがわかる。分布曲線の広がりが、3Tの分布曲線がwd0であり最も広く、4T、5T〜14Tというように連続長が長くなるにつれ分布曲線の広がりが、wd1,wd,wd3・・・・・というように狭くなっていることがわかる。記録マークの高密度を図るため記録マークを短くすると、記録マークの形状が歪(いびつ)になったり、隣接する記録マークからの符号間干渉を受け易くなる。これら記録マークを短くすることの弊害が、分布曲線の広がりとして現れるのである。
【０１０４】
各分布曲線におけるジッタのバラツキを示す標準偏差は、図４６（ｂ）に示すものとなる。本図に示すように、記録マークの連続長を3Tとしたときの標準偏差σ0が最も高く、4T、5T、14Tというように連続長を長くしてゆくに従って、標準偏差はσ1,2,3,4というように低くなっている。
記録マーク毎の標準偏差に対して、第２実施形態の式5に示した計算を行えば、連続長毎の変位量Δtの適正値は、図４６（ｃ）のようになる。図４６（ｃ）は、記録マークの複数の連続長と、各連続長の標準偏差を式5に適用することにより一義的に導き出せる変位量Δtとを対応させて示す図である。図４６（ｂ）において標準偏差が最高であった連続長3Tの記録マークについては標準偏差を式5に適用することにより変位量Δt0が導かれ、連続長4Tでは、標準偏差を式5に適用することにより変位量Δt1が、5Tでは、標準偏差を式5に適用することにより変位量Δt2がそれぞれ導かれている。以上に説明したように、各記録マークの連続長に応じて、段階的に変位量Δtを長くするというのが、第８実施形態の光ディスクの特徴である。しかし全ての記録マークについて上述したような処理を行うのは、記録装置に対して多大な処理負荷を強いることになる。そこで考えられるのが、図４７に示す態様である。
【０１０５】
図４７（ａ）は、全ての連続長において変位量Δtを一律にする場合であり、第１実施形態〜第７実施形態は、この手順にて実現されていたといえる。
図４７（ｂ）は、3Tの記録マークに対して変位量Δtが0に設定されており、4T以上の連続長を有する記録マークについては、固定長Δt4になっている。このように4Tという閾値を設け、これを下回るような変位量Δtを0とすることにより、処理負荷を低く抑えることができる。他のバリエーションとしては、図４７（ｃ）に示すものがある。これは、図４６（ｃ）、図４７（ｂ）の長所を取り入れたものであり、閾値4Tより連続長が短い記録マークに対しては副情報の重畳を行わず、これを上回る記録マークについては、変位量Δtを段階的に大きくしてゆくというものである。尚、これらの説明における4Tという閾値はあくまでも一例であり、これを増減させてよいことはいうまでもない。
【０１０６】
＜記録装置＞
続いて、以上のような記録マークを光ディスクに記録する記録装置について説明する。図４８は、図４６（ｃ）に示すような変位量Δtを行う場合の位相変調器６の内部構成を示す図である。本図では、遅延器１４が可変遅延器７１に置き換えられ、変位量算出器１５及び可変遅延器７２が新規に追加されている。
【０１０７】
変位量算出器１５は、チャネルコードにおけるゼロラン長を変調器１から受け取り、受け取ったゼロラン長から、変位量Δtxを算出して、変位量Δtxを可変遅延器７１に、変位量Δt-Δtxを可変遅延器７２に出力する。
可変遅延器７１は、遅延器１３によりΔtだけ進められたチャネル信号の位相を、更に変位量Δtxだけ進めてセレクタ１１に出力する。
【０１０８】
可変遅延器７２は、変調器１からのチャネル信号の位相を、変位量Δt-Δtxだけ遅らせてセレクタ１１に出力する。
第６実施形態におけるセレクタ１１は、タイミング生成器２から出力される位相変調許可信号がLow区間であれば、遅延器１２により変位量Δtだけ遅延されたチャネル信号を出力し(i)、タイミング生成器２から出力される位相変調許可信号がHigh区間であり、PE変調器５から出力されるPE変調信号が1を示していれば、可変遅延器７２により変位量Δt-Δtxだけ位相が遅延したチャネル信号を出力する(ii)。タイミング生成器２から出力される位相変調許可信号がHigh区間であり、PE変調器５から出力されるPE変調信号が0を示していれば、遅延器１３、可変遅延器７１により変位量Δt+Δtxだけ遅延させられたチャネル信号を出力する(iii)。(i)〜(iii)によりチャネル信号における立ち上がり／立ち下がりは、ゼロラン長に応じた変位量Δtだけ変位することになる。
【０１０９】
図４９は、図４７（ｂ）に示すような変位量Δtの設定を行う場合の位相変調器６の内部構成を示す図である。本図において位相変調器６には、比較器１６及びAND回路１７が新規に追加されていることがわかる。第３実施形態では位相変調許可信号がHigh区間であることが位相変調の要件であったが、第８実施形態ではこれから位相変調されるべきチャネルコードのゼロラン長が閾値(ここでは3Tとする)を上回っているかという要件が加わる。
【０１１０】
第８実施形態における比較器１６は、これから位相変調されるべきチャネルコードのゼロラン長を変調器１から受け取り、このゼロラン長を閾値と比較して上回っているならHigh区間を、下回っているならLow区間をそれぞれ出力する、AND回路１７は、この比較器１６からの出力と、位相変調許可信号とのAND演算を行ってセレクタ１１に出力する。これにより、ゼロラン長が閾値を下回っている場合は位相変調は行われないことになる。
【０１１１】
＜再生装置＞
続いて第８実施形態にかかる再生装置について説明する。第８実施形態の手順で副情報が重畳された記録マークは、連続長が短いものについてはエッジの変位量Δtが少ないか、或は皆無である。とはいえPE変調ビット系列に従って進相誤差或は遅相誤差が現れるようになっており、ジッタの面積の積算結果は正負の所定値になる。一方、副情報が重畳されておらず、エッジの位置が変位していない記録マークから検出されるジッタの分布曲線は、正規分布を取ることが予想されるので、平均的な積算結果が0になる。
【０１１２】
故に、記録マークの連続長に応じてエッジの変位量Δtを変化させた場合、連続長が短い記録マークのエッジを変化させない場合の双方において、副情報の検出が安定的に行われることになる。
尚、再生信号処理回路にて記録マークの連続長を検出し、連続長の短い記録マークについてはジッタ面積を積算しないように副情報検出許可信号の出力を行ってもよい。これにより短い記録マークは副情報の検出から除かれることになる。
【０１１３】
以上のように本実施形態によれば、連続長が短い副情報によるジッタの影響を受けることなく、データ部及び副情報の読み取りを好適に行うことができる。
以上第１実施形態〜第８実施形態では、副情報を32バイトとしたが、これはあくまでも一例であり、副情報のデータ長を増減させてよいことはいうまでもない。また副情報内の暗号鍵は、DESに規定された秘密鍵であっても、公開鍵であってもよい。更に副情報内の8バイト長の暗号鍵は、機密性が求められるデータの典型的な一例として示したに過ぎず、機密性が求められるデータなら他のデータであってよいことはいうまでもない。このようなデータとしては、デジタル著作物を再生する再生権についての権利管理情報やチェックアウト／チェックイン処理の制限回数を示すチェックアウト許可情報、コピー可、コピー不可、一回限りコピー可能等のコピー許可の属性を示すコピー制御情報、光ディスクの利用についての課金制御に関する課金制御情報等がある。
【０１１４】
また本実施形態に係る光ディスクは、海賊版ディスクに対する抜本的な対策を施すことができるので、海賊版の氾濫に強い危機感を抱いている映像音響産業や映像音響機器の製造業により利用される可能性が高い。
【０１１５】
【発明の効果】
本発明に係る光ディスクは、上述したように構成されているので、再生装置は、読取信号において遅相誤差及び進相誤差が、上述した規則性をもって現れるかをもって現れるかを監視するという統計処理にて、フレーム内の主情報に重畳されているビット値を知得することができる。
【０１１６】
たとえフレームの読み取り時に、ほこりや傷を原因とするジッタが自然発生したとしても、それらを統計誤差として無視することができるので、自然発生したジッタの影響を受けることなく、副情報の各ビットの値を設定することができる。前記進相エッジ及び遅相エッジは、ジッタの発生要因の一種であり、ジッタには、これらを発生要因とするものの他にも光ディスクに主情報のみ記録した場合であっても、自然発生するベースジッタがあり、エッジの位置を変位させる際の変位量Δtを、上述したような数２を満たすように算出しても良い。
【０１１８】
光ディスクが本来有しているジッタの標準偏差を勘案しつつ、主データと副情報とを記録した場合のジッタの標準偏差が許容量を超えないよう、標準偏差を設定することができる。DVD等のように、出荷時あたってのジッタの標準偏差が厳しく規定されている場合でも、そのような規定に違反することなく、副情報を光ディスクに記録することができる。これにより、たとえジッタを副情報として認識しえない再生装置に、本光ディスクが装填された場合でも、再生装置におけるビット化けやビットズレの頻度を抑制することができる。
【図面の簡単な説明】
【図１】  第１実施形態に係る光ディスクの階層構造を示す図である。
【図２】  セクタを構成するフレームの構造を示す図である。
【図３】  記録マーク上に、データ部領域を構成する0ビット領域及び1ビット領域がどのように割り当てられているかの一例を示す図である。
【図４】  1ビット領域及び0ビット領域がどのように読み取られるかについて、示す図である。
【図５】  立ち上がり及び立ち下がりの時点がずれた読取信号を示す図であり。
【図６】  遅相誤差及び進相誤差が発生するよう位置が変位した記録マークの一例を示す図である。
【図７】  副情報の構成を示す図である。
【図８】  ECCブロックに対する副情報の割り当ての詳細を示す図である。
【図９】  セクタを構成する各フレームに対するビット割り当てを示す図である。
【図１０】  同一の主情報が記録されたデータ部領域に、副情報のビット値「1」を割り当てた場合と、ビット値「0」を割り当てた場合とを対比して示す図である。
【図１１】（ａ）  規則性の根拠となる乱数ビット系列と、図１０に示した副情報ビット値「0」に対応する記録マーク列とを対応させて示した図である。
（ｂ）  反対の規則性の根拠となる反転ビット系列と、図１０に示した副情報ビット値「1」に対応する記録マーク列とを対応させて示した図である
【図１２】  副情報のビット値「0」が割り当てられたデータ部領域に対して統計処理が行われる様子を示す図である。
【図１３】  副情報のビット値「1」が割り当てられたデータ部領域に対して統計処理が行われる様子を示す図である。
【図１４】（ａ）  読取信号のエッジがクロックパルスの位相0からtだけ隔てた位置に発生する確率P(t)を示す分布曲線を示す図である。
（ｂ）  総エッジ数の半数に進相エッジのみを設けた場合の分布曲線P1(t)である。
（ｃ）  総エッジ数の半数に遅相エッジのみを設けた場合の分布曲線P2(t)である。
Ｄ  分布曲線Pm(t)を示す図である。。
【図１５】（ａ）  この分布曲線Pm(t)から期待値Eがどのように導かれるかを示す図である。
（ｂ）  分布曲線から標準偏差σ’がどのように導かれるかを示す図である。
【図１６】  ベースジッタがとりうる複数の値と、変位量Δtが取り得る複数の値と、分布曲線Pm(t)の標準偏差σ’がとりうる複数の値とを対応づけた表を示す図である。
【図１７】  ベースジッタがとりうる複数の値と、変位量Δtが取り得る複数の値と、主情報において発生する誤検出確率とを対応づけた表を示す図である。
【図１８】  ベースジッタがとりうる複数の値と、変位量Δtが取り得る複数の値と、これら値の組み合わせから算出される副情報の検出確率の複数の値とを対応づけた表を示す図である。
【図１９】  第３実施形態に係る記録装置の内部構成を示す図である。
【図２０】  本記録装置のタイミングチャートの一例を示すで図ある。
【図２１】  １セクタに対する位相変調許可信号の一例を示す図である。
【図２２】  フレーム内の主情報にビット値「1」を割り当てる場合のタイミングチャートの一例を示す図である。
【図２３】  乱数発生器３の詳細な構成を示すブロック図である。
【図２４】  位相変調器６の詳細な構成を示すブロック図である。
【図２５】  再生装置の内部構成を示す図である。
【図２６】  フレーム内の主情報にビット値「0」を割り当てる場合のタイミングチャートの一例を示す図である。
【図２７】  副情報検出許可信号の一例を示す図である。
【図２８】  フレーム内の主情報にビット値「1」を割り当てる場合のタイミングチャートの一例を示す図である。
【図２９】  クロック抽出器の詳細な構成を示すブロック図である。
【図３０】  再生信号処理回路の内部構成を示す図である。
【図３１】  副情報検出器の詳細な構成を示す回路図である。
【図３２】  9個のフレームに対する再生装置の動作を示すタイミングチャートの一例を示すで図ある。
【図３３】  図９に示したフレームの構成をより詳細に示した図である。
【図３４】  図３３に示したセクタのフレームを並びかえて記述した図である。
【図３５】  １６個のセクタからブロック積符号方式の行列式が得られる様子を示す説明図である。
【図３６】  図３５に示した変換によりえられるブロック積符号方式の誤り訂正用ブロックの行列式を示す図である。
【図３７】  行列方向の誤り訂正についての処理手順を示す図である。
【図３８】  図３３に示したセクタに対して、どの範囲に進相エッジ及び遅相エッジを設けるかを示す図である。
【図３９】  第５実施形態に係る位相変調許可信号の一例を示す図である。
【図４０】  第５実施形態に係る副情報検出許可信号の一例を示す図である。
【図４１】（ａ）  検出領域指定情報及び副情報有無情報の一例を示す図である。
（ｂ）  図４１（ａ）に示した検出領域指定情報及び副情報有無情報がどのように光ディスクに記録されるかを示す図である。
【図４２】  第６実施形態に係る記録装置の内部構成を示す図である。
【図４３】  第６実施形態に係る記録装置についてのタイミングチャートの一例を示す図である。
【図４４】  第６実施形態に係る再生装置の内部構成を示す図である。
【図４５】  再生装置のタイミングチャートの一例を示す図である。
【図４６】（ａ）3T、4T、5T〜14Tといった記録マークの複数の連続長と、それら連続長をもった記録マークにおいて発生するジッタの分布曲線とを対応づけて示す図である。
（ｂ）  各分布曲線における標準偏差を示す図である。
（ｃ）  記録マークの複数の連続長と、各連続長の標準偏差を式5に適用することにより一義的に導き出せる変位量Δtとを対応させて示す図である。
【図４７】（ａ）  全ての連続長において変位量Δtを一律にする場合である。
（ｂ）  3Tの記録マークに対して変位量Δtが0に設定されており、4T以上の連続長を有する記録マークについて、固定長Δt4とした記録マークの一例を示す図である。
（ｃ）  記録マークに対する変位量Δt設定の他のバリエーションを示す図である。
【図４８】  図４６（ｃ）に示すような変位量Δtを行う場合の位相変調器６の内部構成を示す図である。
【図４９】  図４７（ｂ）に示すような変位量Δtの設定を行う場合の位相変調器６の内部構成を示す図である。
【符号の説明】
１    変調器
２    タイミング生成器
３    乱数発生器
４    乱数系列変換器
５    変調器
６    位相変調器
７    記録チャネル処理部
８    記録ヘッド
１１    セレクタ
１２    遅延器
１３    遅延器
１４    遅延器
１５    変位量算出器
１６    比較器
１７    AND回路
２１    再生ヘッド
２２    再生チャネル処理部
２３    クロック抽出器
２４    再生信号処理回路
２５    乱数発生器
２６    変調器
２７    副情報検出器
３１    位相比較器
３４    分周器
３５    復調器
３６    同期信号検出器
３７    ゲート信号生成器
４１    セレクタ
４２    副情報更新タイミング生成器
４３    積分器
４４    閾値判定器
４７    乱数系列変換器
５１    記憶部
５２    ヘッド位置検出部
５３    ヘッド位置比較部
５４    AND回路
５５    暗号化回路
６１    復号化回路
６２    記憶部
６３    ヘッド位置検出部
６４    ヘッド位置比較部
６５    AND回路
６６    照合部
【図１】
0004113351.tif 000004
【図２】
0004113351.tif 000005
【図３】
0004113351.tif 000006
【図４】
0004113351.tif 000007
【図５】
0004113351.tif 000008
【図６】
0004113351.tif 000009
【図７】
0004113351.tif 000010
【図８】
0004113351.tif 000011
【図９】
0004113351.tif 000012
【図１０】
0004113351.tif 000013
【図１１】
0004113351.tif 000014
【図１２】
0004113351.tif 000015
【図１３】
0004113351.tif 000016
【図１４】
0004113351.tif 000017
【図１５】
0004113351.tif 000018
【図１６】
0004113351.tif 000019
【図１７】
0004113351.tif 000020
【図１８】
0004113351.tif 000021
【図１９】
0004113351.tif 000022
【図２０】
0004113351.tif 000023
【図２１】
0004113351.tif 000024
【図２２】
0004113351.tif 000025
【図２３】
0004113351.tif 000026
【図２４】
0004113351.tif 000027
【図２５】
0004113351.tif 000028
【図２６】
0004113351.tif 000029
【図２７】
0004113351.tif 000030
【図２８】
0004113351.tif 000031
【図２９】
0004113351.tif 000032
【図３０】
0004113351.tif 000033
【図３１】
0004113351.tif 000034
【図３２】
0004113351.tif 000035
【図３３】
0004113351.tif 000036
【図３４】
0004113351.tif 000037
【図３５】
0004113351.tif 000038
【図３６】
0004113351.tif 000039
【図３７】
0004113351.tif 000040
【図３８】
0004113351.tif 000041
【図３９】
0004113351.tif 000042
【図４０】
0004113351.tif 000043
【図４１】
0004113351.tif 000044
【図４２】
0004113351.tif 000045
【図４３】
0004113351.tif 000046
【図４４】
0004113351.tif 000047
【図４５】
0004113351.tif 000048
【図４６】
0004113351.tif 000049
【図４７】
0004113351.tif 000050
【図４８】
0004113351.tif 000051
【図４９】
0004113351.tif 000052