(57)【特許請求の範囲】
【請求項１】
焼成工程を経て形成される多層配線基板の内層に厚膜ペースト材料より成る受動回路素子を配置する構成の混成集積回路用基板において、
前記多層配線基板に前記受動回路素子の端子相当部まで延びるように形成されたビアホールと、
このビアホール内に導電体を充填することにより形成された受動回路素子用の端子電極とを備えたことを特徴とする混成集積回路用基板。
【請求項２】
前記多層配線基板は、絶縁基板上に厚膜絶縁体層を焼成工程により積層して構成され、前記ビアホールは前記厚膜絶縁体層を貫通した状態で形成されたものであることを特徴とする請求項１記載の混成集積回路用基板。
【請求項３】
前記多層配線基板は、複数枚のグリーンシートを積層した状態で焼成することにより構成され、前記ビアホールは、前記グリーンシートに当該グリーンシートを貫通した状態で予め形成されたものであることを特徴とする請求項１記載の混成集積回路用基板。
【請求項４】
絶縁基板上に厚膜絶縁体層を焼成工程により積層して成る多層配線基板より構成される混成集積回路用基板の製造方法において、
前記絶縁基板上または厚膜絶縁体層上にペースト状の受動回路素子材料を印刷した後に焼成することにより受動回路素子を形成する素子形成工程と、
ペースト状の絶縁体層材料を前記受動回路素子の端子相当部に臨むビアホールを備えた形態で印刷した後に焼成することにより前記厚膜絶縁体層を形成する絶縁層形成工程と、
前記ビアホール内にペースト状の導電体材料を充填した後に焼成することにより前記受動回路素子用の端子電極を形成する電極形成工程とを含んで成る混成集積回路用基板の製造方法。
【請求項５】
前記受動回路素子が抵抗素子である場合には、前記絶縁層形成工程により上記抵抗素子を覆う厚膜絶縁体層を形成した後に、その抵抗素子の抵抗値をプローブにより測定しながら当該抵抗素子をトリミングするトリミング工程を行うことを特徴とする請求項４記載の混成集積回路用基板の製造方法。
【請求項６】
前記絶縁層形成工程では、ペースト状の絶縁体層材料の印刷及び焼成を２回以上行うことにより１層分の厚膜絶縁体層を形成するように構成され、
前記トリミング工程を１回目の絶縁体層材料の印刷及び焼成が終了した時点で行うことを特徴とする請求項５記載の混成集積回路用基板の製造方法。
【請求項７】
前記受動回路素子が抵抗素子である場合には、前記電極形成工程の実行後に、前記抵抗素子の両端抵抗を前記端子電極を通じて測定しながら当該抵抗素子をトリミングするトリミング工程を行うことを特徴とする請求項４記載の混成集積回路用基板の製造方法。
【請求項８】
複数の絶縁体層を焼成工程により形成して成る多層配線基板より構成される混成集積回路用基板の製造方法において、
前記絶縁体層の材料となるグリーンシートにペースト状の受動回路素子材料を印刷する印刷工程と、
グリーンシートに前記受動回路素子の端子相当部位に臨むビアホールを形成する穿孔工程と、
前記ビアホール内にペースト状の端子電極材料を充填する充填工程と、
複数枚の前記グリーンシートを積層した状態で焼成する焼成工程とを行うことを特徴とする混成集積回路用基板の製造方法。
【請求項９】
前記ビアホール内に適宜抵抗体を設けたことを特徴とする請求項１ないし３の何れかに記載の混成集積回路用基板。
【請求項１０】
前記ビアホール内にペースト上の抵抗体材料を充填する充填工程を含むことを特徴とする請求項４ないし８の何れかに記載の混成集積回路用基板の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、焼成工程を経て形成される多層配線基板の内層に、抵抗素子やインダクタ素子などの受動回路素子を厚膜ペースト材料により形成する構成の混成集積回路用基板及びその製造方法に関する。
【０００２】
【従来の技術】
混成集積回路に用いられる配線基板上に厚膜抵抗素子を形成する場合、従来では、図１２に示すように、無機系材料より成る絶縁基板１上に、対をなす抵抗素子用端子電極２ａ、２ａを含む複数の導体パターン２を導体ペーストの印刷・焼成により形成した後に、上記端子電極２ａ、２ａ間に接続された状態の厚膜抵抗素子３を、抵抗体ペーストの印刷・焼成により形成し、さらに、この上に保護用のオーバーコートガラス（図示せず）を形成することが行われている。
【０００３】
ところが、上記のような構成では、端子電極２ａ及び厚膜抵抗素子３が二次元状配置となっている関係上、図１２中に斜線帯を施した領域が厚膜抵抗素子３にとってデッドスペースになるものであり、このため厚膜抵抗素子３の配置に必要な面積が大きくなって、基板全体の大面積化を来たすという問題点があった。このような基板全体の大面積化という問題点に対処するために、近年では、配線基板を多層化する基板技術が採用されている。このような基板技術の一例を説明するために、図１４（ａ）〜（ｄ）には、厚膜多層配線基板の内層に厚膜抵抗素子を形成する場合の一般的な工程例が示されている。
【０００４】
即ち、まず、図１４（ａ）に示すように、無機系材料より成る絶縁基板４上に、対をなす抵抗素子用端子電極５ａ、５ａを含む複数の導体パターン５を導体ペーストの印刷・焼成により形成する。次いで、図１４（ｂ）に示すように、導体パターン５の端子電極５ａ、５ａ間に接続された状態の厚膜抵抗素子６を、抵抗体ペーストの印刷・焼成により形成する。
【０００５】
この後には、図１４（ｃ）に示すように、絶縁基板４上に例えばガラス材料より成る絶縁層７を印刷・焼成により形成するものであり、このときには、当該絶縁層７に対し、前記端子電極５ａに臨むビアホール７ａを同時に形成する。そして、図１４（ｄ）に示すように、絶縁層７上に、ビアホール７ａ内に充填された状態の端子電極８及びこれに接続された状態の導体パターン９を導体ペーストの印刷・焼成により形成し、以て厚膜多層配線基板より成る混成集積回路用基板を完成させる。
【０００６】
尚、図１４の例は２層構造のものを製造する場合を示したが、３層以上の厚膜多層配線基板を製造する場合には、端子電極８及び導体パターン９を形成するための印刷・焼成工程の実行後に、同図１４（ｂ）〜（ｄ）の各工程を反復して行うことになる。
【０００７】
【発明が解決しようとする課題】
上記のように厚膜多層配線基板を構成する場合、絶縁層７のための焼成工程において全体が８５０〜９００℃程度まで加熱されるのに対して、厚膜多層配線基板の常用温度域は比較的低い（例えば−４０〜１５０℃）ため、厚膜抵抗素子６と絶縁層７との間には、それらの熱膨張係数の相違に起因した残留応力が発生することになる。
【０００８】
この場合、従来構成では、要部のみを拡大して示した図１３のように、厚膜抵抗素子６が、導体パターン５の端子電極５ａとのオーバーラップ部分で大きく盛り上がった形状になる関係上、その盛り上がり部分Ａに比較的大きな残留応力が集中することになり、これにより厚膜抵抗素子６に上記盛り上がり部分Ａでクラックが発生する場合がある。また、絶縁層７における上記盛り上がり部分Ａと対応した部分Ｂにも応力が集中し、しかも盛り上がり部分Ａが比較的大きくなる関係上、上記応力集中部分Ｂにおいて絶縁層７の膜厚が薄くなり、しかも低抗体の盛り上がり形状に沿った形状となるため、この部位でクラックが発生することがあり、このクラックが厚膜抵抗素子６まで成長する場合がある。
【０００９】
このため、従来構成の厚膜多層配線基板では、上記のように厚膜抵抗素子６にクラックが発生した場合には、その抵抗値が目標値から変動するなどして信頼性の低下を招くという新たな問題点が出てくる。また、このような問題点は、所謂グリーンシート積層法により多層配線基板を製造する場合においても同様に発生するという事情がある。また、絶縁基板４上での厚膜抵抗素子と端子電極とによる占有スペース自体は、図１２に示した構成のものと実質的に変わらないという事情もある。
【００１０】
本発明は上記のような事情に鑑みてなされたものであり、その目的は、全体の小面積化を図り得ると共に、焼成工程の実行に伴い基板内に発生する残留応力に起因したクラック発生を未然に防止して信頼性の向上を実現できるようにした混成集積回路用基板及びその製造方法を提供することにある。
【００１１】
【課題を解決するための手段】
上記目的を達成するために、請求項１に記載した混成集積回路用基板のように、厚膜ペースト材料より成る受動回路素子用の端子電極を、多層配線基板に形成したビアホールを利用して設ける手段を採用することができる。この手段によれば、受動回路素子とその端子電極とが三次元状に配置されることになって、端子電極を受動回路素子上からはみ出さない形態で形成することが可能になるから、基板全体の小面積化を促進できるようになる。
【００１２】
また、受動回路素子は、多層配線基板の内層に厚膜ペースト材料を直接的に印刷することにより形成されるものであるから、端子電極とのオーバーラップに起因して大きく盛り上がった形状を呈する虞がなくなる。このため、多層配線基板を形成するための焼成工程が行われた後において、その多層配線基板と受動回路素子との熱膨張係数の相違に起因した残留応力が発生する場合でも、従来構成のように残留応力が局部に集中しにくくなり、その残留応力に起因して受動回路素子にクラックが発生する事態を未然に防止できるようになる。
【００１３】
上記のような効果を奏する混成集積回路用基板を製造するに当たっては、請求項４に記載したような方法を採用することができる。
この製造方法によれば、例えば絶縁基板上に厚膜絶縁体層を１層だけ形成した２層構造の混成集積回路用基板を製造する際には、絶縁基板上にペースト状の受動回路素子材料の印刷及び焼成により受動回路素子を形成する素子形成工程を行った後に、ペースト状の絶縁体層材料の印刷及び焼成により上記受動回路素子の端子相当部に臨むビアホールを備えた形態の厚膜絶縁体層を形成する絶縁層形成工程、ビアホール内にペースト状の導電体材料を充填した後に焼成することにより前記受動回路素子用の端子電極を形成する電極形成工程を順次行う。
【００１４】
また、当該製造方法において、絶縁基板上に厚膜絶縁体層を複数層形成した３層構造以上の混成集積回路用基板を製造する際には、絶縁基板上或いは絶縁体層上にペースト状の受動回路素子材料の印刷及び焼成により受動回路素子を形成する素子形成工程、ペースト状の絶縁体層材料の印刷及び焼成により上記受動回路素子の端子相当部に臨むビアホールを備えた形態の厚膜絶縁体層を形成する絶縁層形成工程、ビアホール内にペースト状の導電体材料を充填した後に焼成することにより前記受動回路素子用の端子電極を形成する電極形成工程を、必要とする層数に応じた回数だけ交互に行うことになる。
【００１５】
前述したような効果を奏する混成集積回路用基板を製造するに当たっては、請求項８に記載した方法のように、複数枚のグリーンシートとペースト状の受動回路素子材料及び端子電極材料とを利用することもできる。
【００１６】
また、請求項９或いは１０に記載の構成により、図１０及び図１１に示される混成集積回路用基板を得ることができる。
尚、請求項１に記載の受動回路素子の端子相当部まで延びるように形成されたビアホール、及び請求項４、８に記載の受動回路素子の端子相当部に臨むビアホールとは、例えば図１、図２、図３（ａ）、図４〜図７、図９、図１１に示されるビアホールに相当する。即ち、これらのビアホールは、何れも多層配送基板の内層に形成された受動回路素子上に開口して形成されたものを示す。
【００１７】
【発明の実施の形態】
（第１の実施形態）
図１ないし図３には本発明の第１実施例が示されており、以下これについて説明する。
図１及び図２には、完成状態の混成集積回路用基板の部分縦断面図及び部分平面図がそれぞれ示されている。これら図１及び図２において、厚膜多層配線基板１０のベースとなる絶縁基板１１は、例えばアルミナ、ＡｌＮ、ＳｉＣのような無機系の基板材料より成るもので、その上面には、抵抗体ペースト（本発明でいう厚膜ペースト材料に相当）の印刷及び焼成により形成された厚膜抵抗素子１２（本発明でいう受動回路素子に相当）と、導体ペーストの印刷及び焼成により形成された複数の内層導体パターン１３とが設けられている。
【００１８】
絶縁基板１１上には、無機系材料（ガラス系、セラミック系、或いはガラスセラミック系の材料など）より成る厚膜絶縁体層１４が印刷及び焼成工程を経ることにより積層されており、これにより、前記厚膜抵抗素子１２は、厚膜多層配線基板１０の内層に配置された状態となる。この場合、上記厚膜絶縁体層１４には、前記厚膜抵抗素子１２の両端部分（端子相当部）及び前記内層導体パターン１３まで延びる複数のビアホール１５が貫通状に形成されている。
【００１９】
また、厚膜絶縁体層１４上には、導体ペーストの印刷・焼成によって、厚膜抵抗素子１２用の端子電極１２ａ及び内層導体パターン１３用の端子電極１３ａがビアホール１５内に充填された状態で形成されると共に、表層導体パターン１７が形成されている。この表層導体パターン１７には、必要に応じて銅、ニッケル、金メッキなどが施される。
【００２０】
尚、図示しないが、上記のような構成とされた厚膜多層配線基板１０上には、ＩＣチップやチップ部品が実装されるものであり、必要に応じて保護用のオーバーコートガラスが施される。
【００２１】
図３（ａ）〜（ｆ）には、上記厚膜多層配線基板１０の製造工程例が摸式的に示されており、以下これについて説明する。
即ち、まず、図３（ａ）に示すように、前記絶縁基板１１上に、前記厚膜抵抗素子１２のための抵抗体ペースト並びに前記内層導体パターン１３のための導体ペーストを順次印刷した後に焼成するという素子形成工程を行うことにより、厚膜抵抗素子１２及び内層導体パターン１３を形成する。尚、この例では、上記抵抗体ペースト及び導体ペーストの焼成を同時に行うことによって工程の簡素化を図るようにしたが、それらの焼成工程を別途に行う構成としても良い。
【００２２】
次いで、図３（ｂ）に示すように、ペースト状の絶縁体層材料（例えばガラス材料）を、絶縁基板１１上に、前記厚膜抵抗素子１２の両端部分（端子相当部）及び前記内層導体パターン１３に臨む複数のビアホール１５ａを貫通状に備えた形態で印刷した後に焼成するという第１の絶縁層形成工程を行うことにより、前記厚膜絶縁体層１４の下層部分１４′を形成する。
【００２３】
この後には、図３（ｃ）に示すように、導電ペーストをビアホール１５ａ内に充填するための印刷処理を行った後に焼成するという第１の電極形成工程を行うことにより、前記端子電極１２ａ、１３ａの下層部分１２ａ′、１３ａ′を形成する。
【００２４】
ここで、上記第１の絶縁層形成工程の実行後、或いは上記第１の電極形成工程の実行後には、厚膜抵抗素子１２の抵抗値を調整するためのトリミング工程を行うものであり、図３（ｄ）には、第１の電極形成工程の実行後に行うトリミング工程の例が示されている。このトリミング工程では、厚膜抵抗素子１２の抵抗値を、対をなす端子電極１２ａの下層部分１２ａ′に触針させた一対のプローブ１６により測定しながら、当該厚膜抵抗素子１２を例えばレーザトリミングするものである。尚、このトリミング工程では、厚膜絶縁体層１４の下層部分１４′も一部切除されることになる。また、厚膜抵抗素子１２のトリミング方法としては、レーザトリミングに限らず、サンドブラストトリミングやパルストリミングを採用しても良く、特にパルストリミングを採用した場合には、厚膜抵抗素子１２上に絶縁層を１層以上形成した状態でもトリミング可能になる利点がある。
【００２５】
上記トリミング工程が終了した後には、図３（ｅ）に示すように、厚膜絶縁体層１４の下層部分１４′上に、ペースト状の絶縁体層材料を、前記ビアホール１５ａに臨む複数のビアホール１５ｂを貫通状に備えた形態で印刷した後に焼成するという第２の絶縁層形成工程を行うことにより、厚膜絶縁体層１４の上層部分１４″を形成する。
【００２６】
尚、上述のように厚膜絶縁体層１４の形成工程を２回（第１及び第２の絶縁層形成工程）に分けて行うのは、ペースト状の絶縁体層材料の印刷時に気泡などの欠陥が発生して絶縁信頼性が低下する事態に対処するためであり、従って、厚膜絶縁体層１４の絶縁信頼性を高めるために、その形成工程をさらに多数回に分けて行う構成とすることもできる。
【００２７】
この後には、図３（ｆ）に示すように、前記表層導体パターン１７のための導体ペーストを印刷すると同時に導電ペーストをビアホール１５ｂ内に充填する印刷処理を行った後に焼成するという第２の電極形成工程を行うことにより、前記端子電極１２ａ、１３ａの上層層部分１２ａ″、１３ａ″を形成し、以て図１に示すような厚膜多層配線基板１０を完成させる。
【００２８】
尚、本実施例では、上記した各工程での焼成動作を所謂エア焼成により行うようにしており、これに伴い導電体ペーストとして貴金属系（Ａｇ、Ａｇ／Ｐｄ系など）の材料を使用すると共に、低抗体ペーストとしてルテニウム系の材料を使用する構成としている。
【００２９】
上記した本実施例によれば、抵抗体ペーストを印刷及び焼成して形成される厚膜抵抗素子１２用の端子電極１２ａを、厚膜多層配線基板１０に形成したビアホール１５に導体ペーストを充填した状態で印刷・焼成することにより形成する構成としている。この結果、厚膜抵抗素子１２とその端子電極１２ａとが三次元状に配置されることになって、図２に示すように端子電極１２ａを厚膜抵抗素子１２上からはみ出さない形態で形成できるようになるから、図１２に示した従来構成に比べて基板全体の小面積化を促進できるようになる。
【００３０】
また、厚膜抵抗素子１２は、多層配線基板１０の内層である絶縁基板１１の上面に抵抗体ペーストを直接的に印刷することにより形成されるものであるから、図１３に示した従来構成のように、当該厚膜抵抗素子１２が端子電極１２ａとのオーバーラップに起因して大きく盛り上がった形状を呈する虞がなくなる。
【００３１】
このため、多層配線基板１０を形成するための焼成工程、特には厚膜絶縁層１４のための第１及び第２の絶縁層形成工程における焼成工程が行われた後において、その厚膜絶縁層１４と厚膜抵抗素子１２との熱膨張係数の相違に起因した残留応力が発生する場合でも、従来構成のように残留応力が集中しにくくなり、その残留応力に起因して厚膜抵抗素子１２にクラックが発生する事態を未然に防止できるようになる。
【００３２】
さらに、上記実施例では、第１の絶縁層形成工程（図３（ｂ）参照）において厚膜絶縁体層１４の下層部分１４′を形成し、且つ第１の電極形成工程（図３（ｃ）参照）において端子電極１２ａの下層部分１２ａ′を形成した段階、つまり厚膜絶縁体層１４の厚さ寸法が比較的小さい段階で、厚膜抵抗素子１２のトリミング工程（図３（ｄ）参照）を行うようにしている関係上、そのトリミング工程を容易に行うことができる利点がある。
【００３３】
尚、厚膜絶縁体層１４の下層部分１４′を形成した後に厚膜抵抗素子１２のトリミング工程を行うのは、厚膜絶縁体層１４を焼成により形成する際に、その絶縁体層材料の成分が厚膜抵抗素子１２中に侵入、或いは相互反応して抵抗値を増大させるという現象に対処するためである。
【００３４】
つまり、一般的に、厚膜抵抗体上に厚膜絶縁体層を複数回に渡って形成する場合における抵抗値変動は、その厚膜抵抗体と直接的に接する第１層目の絶縁体層の形成時に大きくなるが、第２層目の絶縁層の形成以降は極めて小さくなるという事情がある。従って、上記のように、厚膜絶縁体層１４の下層部分１４′を形成した後に厚膜抵抗素子１２のトリミング工程を行う構成であれば、当該厚膜抵抗素子１２の抵抗値が初期設定値から大きく変動する事態を確実に防止できるようになり、しかも、このように、厚膜絶縁体層１４が比較的薄い段階でトリミングを行うことは、その容易性を考慮した場合に非常に望ましいものとなる。
【００３５】
また、第１の絶縁層形成工程（図３（ｂ）参照）において厚膜絶縁体層１４の下層部分１４′を形成した段階で上記トリミング工程を行う構成としても良く、この場合には、抵抗値測定用の一対のプローブ１６を厚膜抵抗素子１２の両端部分（端子相当部）に直接的に触針させることになる。
【００３６】
（第２の実施の形態）
図４及び図５には本発明の第２実施例が示されており、以下これについて前記第１実施例と異なる部分のみ説明する。
即ち、この実施例では、絶縁基板１１上に、スパイラル形状の厚膜抵抗素子１８を抵抗体ペーストの印刷及び焼成により形成した点に特徴を有する。この場合、厚膜絶縁体層１４には、厚膜抵抗素子１８の両端部分（端子相当部）まで延びる一対のビアホール１９が貫通状に形成される。また、厚膜絶縁体層１４上には、導体ペーストの印刷・焼成によって、厚膜抵抗素子１８用の端子電極１８ａがビアホール１９内に充填された状態で形成されると共に、表層導体パターン２０が形成されている。
【００３７】
このような構成の本実施例によれば、厚膜抵抗素子１８の耐サージ性の向上を実現できることになる。つまり、一般的に抵抗体に印加される電界強度Ｅは、その抵抗体長をｌ、印加電圧をＶとした場合、Ｅ＝Ｖ／ｌで得られるものであり、従って、本実施例のように厚膜抵抗素子１８の抵抗体長を大きくすれば耐サージ性が向上するようになる。また、大きな抵抗値を必要とする場合にも比較的小さい占有面積で済むようになる。
【００３８】
（第３の実施の形態）
図６には本発明の第３実施例が示されており、以下これについて前記第１実施例と異なる部分のみ説明する。
即ち、この第３実施例は、絶縁基板１１上に２層の厚膜絶縁体層２１及び２２を積層した構造の厚膜多層配線基板１０′を用いたことに特徴を有する。具体的には、図６の例では、絶縁基板１１の上面に、導体ペーストの印刷及び焼成により形成された複数の内層導体パターン２３を設けており（厚膜抵抗素子を形成することも可能）、この絶縁基板１１上には、無機系材料より成る厚膜絶縁体層２１が印刷及び焼成工程を経ることにより積層されている。
【００３９】
上記厚膜絶縁体層２１には、前記内層導体パターン２３まで延びる複数のビアホール２４が貫通状に形成されており、この厚膜絶縁体層２１上には、抵抗体ペーストの印刷・焼成によって厚膜抵抗素子１２が形成される。さらに、厚膜絶縁体層２２には、導体ペーストの印刷・焼成によって、内層導体パターン２３用の端子電極２３ａがビアホール２４内に充填された状態で形成されると共に、内層導体パターン２５が形成されている。
【００４０】
上記厚膜絶縁層２１上には、これと同じ無機系材料より成る厚膜絶縁体層２２が印刷及び焼成工程を経ることにより積層されており、これにより、前記厚膜抵抗素子１２は、厚膜多層配線基板１０′の内層に配置された状態となる。この場合、上記厚膜絶縁体層２２には、前記厚膜抵抗素子１２の両端部分（端子相当部）まで延びる複数のビアホール２６が貫通状に形成されている。
【００４１】
また、厚膜絶縁体層２２上には、導体ペーストの印刷・焼成によって、厚膜抵抗素子１２用の端子電極１２ａがビアホール２６内に充填された状態で形成されると共に、表層導体パターン２７が形成されている。
【００４２】
尚、厚膜絶縁体層２１及び２２の各形成工程は、前記第１実施例と同様に２回以上に分けて行うことが望ましい。
【００４３】
（第４の実施の形態）
図７には本発明の第４実施例が示されており、以下これについて前記第１実施例と異なる部分のみ説明する。
この第４実施例では、周知のグリーンシートを利用して多層配線基板を形成した点に特徴を有するもので、図７には摸式的な断面構造が示されている。具体的には、多層配線基板２８は、例えば３層の絶縁体層２９ａ〜２９ｃを積層した構成となっており、最下層の絶縁体層２９ａの上面には、厚膜抵抗素子３０（受動回路素子に相当）及び内層導体パターン３１が設けられる。
【００４４】
中間層の絶縁体層２９ｂには、前記厚膜抵抗素子３０の両端部分（端子相当部）及び前記内層導体パターン３１まで延びる複数のビアホール３２が貫通状に形成されていると共に、このビアホール３２を埋めるようにして厚膜抵抗素子３０用の端子電極３０ａ及び内層導体パターン３１用の端子電極３１ａが形成されている。また、当該絶縁体層２９ｂの上面には、上記端子電極３０ａ及び３１ａに接続されたものを含む内層導体パターン３３が形成されている。
【００４５】
最上層の絶縁体層２９ｃには、前記内層導体パターン３３まで延びる複数のビアホール３４が貫通状に形成されていると共に、このビアホール３４を埋めるようにして導体フィル３４ａが形成されている。また、当該絶縁体層２９ｃの上面には、上記導体フィル３４ａに接続されたものを含む表層導体パターン３５が形成されている。
【００４６】
上記のような多層配線基板２８は、以下に述べるような各工程を経ることにより製造できる。
即ち、絶縁体層２９ａの材料となるグリーンシートに対して、厚膜抵抗素子３０の材料となる抵抗体ペースト、内層導体パターン３１の材料となる導体ペーストを印刷する印刷工程を行う。また、絶縁体層２９ｂ及び２９ｃの材料となる各グリーンシートに対して、ビアホール３２及び３４を形成する穿孔工程と、端子電極３１ａ、導体フィル３４ａ、内層導体パターン３３及び表層導体パターン３４の材料となる導体ペーストを印刷する印刷工程を行う。この後には、上記３枚のグリーンシートを積層してホットプレスし、この状態から多層配線基板２８に対応した形状に切断した後に焼成する工程を行うことにより、当該多層配線基板２８を完成させる。尚、表層導体パターン３５には必要に応じて銅、ニッケル、金メッキなどを施す。
【００４７】
（その他の実施の形態）
例えば第１実施例の構成において、図８のような抵抗Ｒ１及びＲ２を直列に接続した抵抗パターンを形成する場合には、図９に示すように、抵抗Ｒ１及びＲ２のための厚膜抵抗素子３６（受動回路素子）の両端に端子電極３６ａ、３６ａを設けると共に、当該厚膜抵抗素子３６を抵抗Ｒ１及びＲ２の抵抗値で案分する位置に端子電極３６ｂを設ける構成とすれば良い。
【００４８】
また、例えば第１実施例の構成において、図１０のような抵抗Ｒ３、Ｒ４、Ｒ５をスター接続した抵抗パターンを形成する場合には、図１１に示すように、抵抗Ｒ３及びＲ４のための厚膜抵抗素子３７（受動回路素子）の両端に端子電極３７ａ、３７ａを設ける一方で、当該厚膜抵抗素子３７を抵抗Ｒ３及びＲ４の抵抗値で案分する位置にビアホールを形成し、このビアホール内に抵抗Ｒ５のための抵抗体３７ｂを埋め込みむ構成とすれば良い。
【００４９】
この場合、端子電極３６ｂの材料や抵抗体３７ｂの材料はペースト状態のもので、ビアホール内に印刷して充填された後に焼成して形成されることになる。また、図９に示される端子電極３６ｂを設ける構成や図１１に示される抵抗体３７ｂを設ける構成は、例えば第４実施例に示されるグリーンシート積層基板にも適用可能である。この場合には、端子電極３６ｂの材料や抵抗体３７ｂの材料はペースト状態のもので、ビアホール内に印刷して充填された後に全てのグリーンシートが積層されてから一括焼成されることになる。
【００５０】
また、上記各実施例では、多層配線基板の内層に配置する受動回路素子として厚膜抵抗素子を例に挙げたが、これに限らず、厚膜ペースト材料より成るインダクタ素子やコンデンサ素子を対象とすることができる。
【図面の簡単な説明】
【図１】本発明の第１実施例を示す部分縦断面図
【図２】部分平面図
【図３】製造工程を摸式的に示す縦断面図
【図４】本発明の第２実施例を示す要部の縦断面図
【図５】同要部の平面図
【図６】本発明の第３実施例を示す部分縦断面図
【図７】本発明の第４実施例を示す部分縦断面図
【図８】第１実施例の変形例を示す回路構成図
【図９】同変形例の回路構成を実現するための構造を示す部分断面図
【図１０】第１実施例の他の変形例を示す回路構成図
【図１１】同変形例の回路構成を実現するための構造を示す部分断面図
【図１２】従来例を説明するための要部の平面図
【図１３】同縦断面図
【図１４】従来の製造工程を摸式的に示す断面図
【符号の説明】
１０、１０′は厚膜多層配線基板、１１は絶縁基板、１２は厚膜抵抗素子（受動回路素子）、１２ａは端子電極、１４は厚膜絶縁体層、１５、１５ａ、１５ｂはビアホール、１６はプローブ、１８は厚膜抵抗素子、１８ａは端子電極、１９はビアホール、２１、２２は厚膜絶縁体層、２４、２６はビアホール、２８は多層配線基板、２９ａ〜２９ｃは絶縁体層、３０は厚膜抵抗素子（受動回路素子）、３０ａは端子電極、３２、３４はビアホール、３６は厚膜抵抗素子（受動回路素子）、３６ａ、３６ｂは端子電極、３７は厚膜抵抗素子（受動回路素子）、３７ａは端子電極、３７ｂは抵抗体を示す。
【図１】
0004032459.tif 000002
【図２】
0004032459.tif 000003
【図３】
0004032459.tif 000004
【図４】
0004032459.tif 000005
【図５】
0004032459.tif 000006
【図６】
0004032459.tif 000007
【図７】
0004032459.tif 000008
【図８】
0004032459.tif 000009
【図９】
0004032459.tif 000010
【図１０】
0004032459.tif 000011
【図１１】
0004032459.tif 000012
【図１２】
0004032459.tif 000013
【図１３】
0004032459.tif 000014
【図１４】
0004032459.tif 000015