(57)【特許請求の範囲】
【請求項１】
対向して配置される対向基板とともに液晶を挟持する基板と、
前記基板上に絶縁膜を介して互いに交差して形成された複数のバスラインと、
前記基板上にマトリクス状に配置された画素領域と、
前記画素領域毎に形成された薄膜トランジスタと、
前記画素領域毎に形成された蓄積容量電極と、
前記薄膜トランジスタのソース電極及び前記蓄積容量電極と同一の形成材料で形成され、前記ソース電極と前記蓄積容量電極とを電気的に接続する接続配線と、
前記画素領域に形成されたカラーフィルタ層と、
前記カラーフィルタ層上の前記画素領域毎に形成された画素電極と、
前記バスラインを修復するために形成されたリペア配線と、
前記バスラインと前記リペア配線とが絶縁膜を介して交差する交差部とを有し、
前記交差部は、上層に前記カラーフィルタ層が少なくとも２層積層されて形成されていること
を特徴とする液晶表示装置用基板。
【請求項２】
請求項１記載の液晶表示装置用基板において、
前記接続配線は、前記画素領域内に形成されていること
を特徴とする液晶表示装置用基板。
【請求項３】
請求項１又は２に記載の液晶表示装置用基板において、
前記画素電極は、前記バスラインに平行又は垂直に延びる幹部と、前記幹部から分岐して前記バスラインに斜めに延びる複数の枝部とを備えたストライプ状電極と、前記ストライプ状電極間のスペースとを有し、
前記接続配線は、基板面に垂直方向に見て、前記ストライプ状電極に重なって形成されていること
を特徴とする液晶表示装置用基板。
【請求項４】
請求項３記載の液晶表示装置用基板において、
前記接続配線は、基板面に垂直方向に見て、前記幹部に重なって形成されていること
を特徴とする液晶表示装置用基板。
【請求項５】
請求項１乃至４のいずれか１項に記載の液晶表示装置用基板において、
前記基板の周囲に形成されたショートリングと、前記ショートリングと前記複数のバスラインとを接続する静電破壊防止用薄膜トランジスタとをさらに有し、
前記静電破壊防止用薄膜トランジスタのゲート電極とドレイン電極とは、ゲート絶縁膜に開口したコンタクトホールを介して電気的に接続されていること
を特徴とする液晶表示装置用基板。
【請求項６】
一対の基板と、前記一対の基板間に封止された液晶とを有する液晶表示装置であって、
前記基板の一方に、請求項１乃至５のいずれか１項に記載の液晶表示装置用基板が用いられていること
を特徴とする液晶表示装置。
【請求項７】
薄膜トランジスタのソース電極及び蓄積容量電極の形成と同時に、前記ソース電極と前記蓄積容量電極とを電気的に接続する接続配線を形成する工程と、
交差部で絶縁膜を介してバスラインに交差するリペア配線を形成する工程と、
前記ソース電極及び蓄積容量電極上にカラーフィルタ層を形成する前に、アレイ検査を行う工程と、
前記アレイ検査後に画素領域に前記カラーフィルタ層を形成し、前記交差部の上層にカラーフィルタ層を少なくとも２層積層する工程と
を有することを特徴とする液晶表示装置用基板の製造方法。
【請求項８】
請求項７記載の液晶表示装置用基板の製造方法を用いて液晶表示装置用基板を形成する工程と、
前記液晶表示装置用基板と対向基板との間に液晶を封止する工程と
を有することを特徴とする液晶表示装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、情報機器等の表示装置として用いられる液晶表示装置用基板及びそれを備えた液晶表示装置及びその製造方法に関する。
【０００２】
【従来の技術】
画素の高精細化、開口率の向上を実現する液晶表示装置として、薄膜トランジスタ（ＴＦＴ；Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）基板上にカラーフィルタ（ＣＦ；Ｃｏｌｏｒ  Ｆｉｌｔｅｒ）樹脂層が形成されたＣＦｏｎＴＦＴ（Ｃｏｌｏｒ  Ｆｉｌｔｅｒ  ｏｎ  Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ  ａｒｒａｙ）構造の液晶表示装置が注目されている。
【０００３】
図１７は、ＣＦｏｎＴＦＴ構造を有する従来の液晶表示装置の構成を示している。図１７に示すように、ＴＦＴ基板１０２上には、図中左右方向に延びるゲートバスライン１１０が互いに平行に複数形成されている（図１７では１本のみ示している）。また、不図示の絶縁膜を介してゲートバスライン１１０に交差して、図中上下方向に延びるドレインバスライン１１２が互いに平行に複数形成されている。両バスライン１１０、１１２の交差位置近傍にはＴＦＴ１１４が形成されている。ＴＦＴ１１４のドレイン電極１１６は、ドレインバスライン１１２に電気的に接続されている。また、ＴＦＴ１１４のソース電極１１８は、ドレイン電極１１６に対向して形成されている。
【０００４】
また、ＴＦＴ基板１０２上には、ゲートバスライン１１０に平行に、複数の蓄積容量バスライン１２０が形成されている（図１７では１本のみ示している）。蓄積容量バスライン１２０上には、不図示の絶縁膜を介して蓄積容量電極１２２が形成されている。蓄積容量バスライン１２０と蓄積容量電極１２２とにより蓄積容量が形成されている。
【０００５】
また、ＴＦＴ基板１０２の各画素領域には、赤（Ｒ）、緑（Ｇ）、青（Ｂ）のうちいずれか１色のＣＦ樹脂層が形成されている。ＣＦ樹脂層上には、平坦化樹脂膜（オーバーコート層）及び画素電極１３２が形成されている。画素電極１３２はコンタクトホール１３０を介してソース電極１１８に電気的に接続され、コンタクトホール１３１を介して蓄積容量電極１２２に電気的に接続されている。すなわち、ソース電極１１８は、画素電極１３２を介して蓄積容量電極１２２に電気的に接続されている。
【０００６】
ＣＦｏｎＴＦＴ構造を有する従来の液晶表示装置のＴＦＴ基板の製造方法について、図１７を参照しつつ図１８及び図１９を用いて説明する。図１８は、従来のＣＦｏｎＴＦＴ構造のＴＦＴ基板の製造工程を示すフローチャートである。まず、ガラス基板上の全面に金属層を成膜してパターニングし、ゲートバスライン（ゲート電極）１１０及び蓄積容量バスライン１２０を形成する（ステップＳ２１）。次に、全面に絶縁膜（ゲート絶縁膜）を形成する（ステップＳ２２）。次に、ゲート絶縁膜上の全面に金属層を成膜してパターニングし、ドレイン電極１１６、ソース電極１１８、ドレインバスライン１１２及び蓄積容量電極１２２を形成する（ステップＳ２３）。
【０００７】
図１９は、ステップＳ２３の工程が終了した時点でのＴＦＴ基板１０２の構成を示している。図１９に示すように、ステップＳ２３の工程が終了した時点では、画素電極１３２が形成されていないため、ソース電極１１８と蓄積容量電極１２２とは電気的に接続されていない。
【０００８】
図１８に戻り、ドレイン電極１１６、ソース電極１１８、ドレインバスライン１１２及び蓄積容量電極１２２上の全面に保護膜を形成する（ステップＳ２４）。次に、保護膜上の画素領域毎にＣＦ樹脂層Ｒ、Ｇ、Ｂのうちいずれか１層を形成する（ステップＳ２５）。次に、ＣＦ樹脂層上に、オーバーコート層を形成する（ステップＳ２６）。次に、ソース電極１１８上及び蓄積容量電極１２２上のオーバーコート層、ＣＦ樹脂層及び保護膜を開口してコンタクトホール１３０、１３１をそれぞれ形成する（ステップＳ２７）。次に、各画素領域にＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）からなる画素電極１３２を形成する（ステップＳ２８）。このとき、画素電極１３２はコンタクトホール１３０を介してソース電極１１８に電気的に接続され、コンタクトホール１３１を介して蓄積容量電極１２２に電気的に接続される。次に、アレイ検査（ステップＳ２９）を行う。
【０００９】
アレイ検査では、例えば、ドレインバスライン１１２に所定の電圧を印加し、ＴＦＴ１１４をオン状態にして各画素の蓄積容量に所定の電荷を充電した後、画素毎に蓄積された電荷量を測定して当該電荷量が閾値を越えているか否かで欠陥を検出している。アレイ検査により欠陥が検出されたらステップＳ３０に進み、当該欠陥に対して所定のレーザリペアを行い、ステップＳ２９に戻る。アレイ検査により欠陥が検出されなければステップＳ３１に進み、外観検査を行う。
【００１０】
アレイ検査は、画素毎の蓄積容量に電荷を充電できるようになった後に行われる。従来のＴＦＴ基板１０２の構成では、ソース電極１１８と蓄積容量電極１２２とが、ＣＦ樹脂層上に形成された画素電極１３２を介して電気的に接続されている。このため、ＣＦｏｎＴＦＴ構造のＴＦＴ基板１０２では、ＣＦ樹脂層Ｒ、Ｇ、Ｂや画素電極１３２が形成された後にアレイ検査が行われる。
【００１１】
ＣＦ樹脂層Ｒ、Ｇ、Ｂは、少なくとも２層重ねて形成することにより遮光機能を有する。このため、隣接する画素領域間や、ＴＦＴ１１４上及び表示領域の周囲の額縁領域等には、ＣＦ樹脂層Ｒ、Ｇ、Ｂが少なくとも２層積層されて形成されている。
【００１２】
図２０は、従来のＣＦｏｎＴＦＴ構造のＴＦＴ基板１０２の額縁領域の構成を示している。図２０に示すように、ＴＦＴ基板１０２の表示領域１５０の周囲には額縁領域１５２が設けられている。額縁領域１５２には、後述する一部の領域を除いて、ＣＦ樹脂層Ｒ、Ｇ、Ｂが少なくとも２層積層されて形成されている。
【００１３】
図２１は、図２０に示す円α内の領域を拡大して示している。図２１に示すように、額縁領域１５２には、ドレインバスライン１１２の断線等を修復するためのリペア配線１５４、１５５、１５８が表示領域１５０を迂回して形成されている。リペア配線１５４は、複数の接続部１５６で絶縁膜を介して複数のドレインバスライン１１２にそれぞれ交差している。リペア配線１５５は、複数の接続部１５７で絶縁膜を介して複数のドレインバスライン１１２にそれぞれ交差している。リペア配線１５８の一端部は、接続部１６０で絶縁膜を介してリペア配線１５４の一端部上に形成されている。
【００１４】
断線の生じたドレインバスライン１１２を修復する際には、当該ドレインバスライン１１２の接続部１５６にレーザ光を照射して、当該ドレインバスライン１１２とリペア配線１５４とを電気的に接続させる。また、接続部１６０にレーザ光を照射して、リペア配線１５４とリペア配線１５８とを電気的に接続させる。リペア配線１５４、１５８を用いて階調電圧を迂回させることによりドレインバスライン１１２が修復される。
【００１５】
図２１に示すように、レーザが照射される接続部１５６、１５７、１６０近傍の領域は、ＣＦ樹脂層Ｒ、Ｇ、Ｂが２層積層されずに１層のみ形成されている。したがって、これらの領域が遮光されないため接続部１５６、１５７、１６０を外観上確認でき、接続部１５６、１５７、１６０へのレーザの照射が容易になっている。
【００１６】
【発明が解決しようとする課題】
しかしながら、上記のような構成にすると、額縁領域１５２の接続部１５６、１５７、１６０近傍が遮光されないため、接続部１５６、１５７、１６０近傍から光漏れが発生する。接続部１５６、１５７、１６０は、表示領域１５０の近傍に配置されているため、そこからの光漏れにより表示品質が低下してしまうという問題が生じている。
【００１７】
また、ＴＦＴ１１４、ゲートバスライン１１０及びドレインバスライン１１２上には、遮光のためにＣＦ樹脂層Ｒ、Ｇ、Ｂが少なくとも２層積層されて形成されている。このため、アレイ検査により電気的に欠陥が検出されても、顕微鏡を用いた観察検査により欠陥の正確な位置を検出するのが困難であるという問題が生じている。
【００１８】
ところで、図示は省略しているが、ＴＦＴ基板１０２には表示領域１５０の外側に、製品化後にも残存する静電破壊防止用のインナーショートリングが形成されている。インナーショートリングのさらに外側には、後工程で切断されて破棄される静電破壊防止用のアウターショートリングが形成されている。両ショートリングは各バスライン１１０、１１２、１１６と静電破壊防止用ＴＦＴを介して接続されている。これにより、各バスライン１１０、１１２、１１６に静電気が帯電したときに生じるＴＦＴの閾値シフト及び層間短絡等を防止している。
【００１９】
静電破壊防止用ＴＦＴは、各バスライン１１０、１１２、１１６に高電位の静電気が帯電したときにオン状態になるように、そのゲート電極とドレイン電極とが同一のバスライン１１０、１１２、１１６又はショートリングに電気的に接続される。従来、静電破壊防止用ＴＦＴのゲート電極とドレイン電極とは、ゲート電極に電気的に接続されたゲート金属層上の保護膜及び絶縁膜を開口したコンタクトホールと、ドレイン電極に電気的に接続されたドレイン金属層上の保護膜を開口して形成されたコンタクトホールと、両コンタクトホール間に形成されたＩＴＯ層とを介して電気的に接続されている。
【００２０】
しかし、ＩＴＯ層の下層には、ＣＦ樹脂層Ｒ、Ｇ、Ｂの１乃至３層が形成されているため、両コンタクトホールを形成する際にはＣＦ樹脂層Ｒ〜Ｂを開口する必要がある。したがって、両コンタクトホールが形成された領域は遮光されず、額縁領域１５２からの光漏れの原因になってしまう。このため、光漏れにより表示品質が低下してしまうという問題が生じている。
【００２１】
本発明の目的は、欠陥の位置を容易に検出でき、良好な表示品質の得られる液晶表示装置用基板及びそれを備えた液晶表示装置及びその製造方法を提供することにある。
【００２２】
【課題を解決するための手段】
上記目的は、対向して配置される対向基板とともに液晶を挟持する基板と、前記基板上に絶縁膜を介して互いに交差して形成された複数のバスラインと、前記基板上にマトリクス状に配置された画素領域と、前記画素領域毎に形成された薄膜トランジスタと、前記画素領域毎に形成された蓄積容量電極と、前記薄膜トランジスタのソース電極及び前記蓄積容量電極と同一の形成材料で形成され、前記ソース電極と前記蓄積容量電極とを電気的に接続する接続配線とを有することを特徴とする液晶表示装置用基板によって達成される。
【００２３】
上記本発明の液晶表示装置用基板において、前記接続配線は、前記画素領域内に形成されていることを特徴とする。
【００２４】
上記本発明の液晶表示装置用基板において、前記画素領域に形成されたカラーフィルタ層と、前記カラーフィルタ層上の前記画素領域毎に形成された画素電極とをさらに有していることを特徴とする。
【００２５】
上記本発明の液晶表示装置用基板において、前記画素電極は、前記バスラインに平行又は垂直に延びる幹部と、前記幹部から分岐して前記バスラインに斜めに延びる複数の枝部とを備えたストライプ状電極と、前記ストライプ状電極間のスペースとを有し、前記接続配線は、基板面に垂直方向に見て、前記ストライプ状電極に重なって形成されていることを特徴とする。
【００２６】
上記本発明の液晶表示装置用基板において、前記接続配線は、基板面に垂直方向に見て、前記幹部に重なって形成されていることを特徴とする。
【００２７】
上記本発明の液晶表示装置用基板において、前記バスラインを修復するために形成されたリペア配線と、前記バスラインと前記リペア配線とが絶縁膜を介して交差する交差部とをさらに有し、前記交差部は、上層に前記カラーフィルタ層が少なくとも２層積層されて形成されていることを特徴とする。
【００２８】
上記本発明の液晶表示装置用基板において、前記基板の周囲に形成されたショートリングと、前記ショートリングと前記複数のバスラインとを接続する静電破壊防止用薄膜トランジスタとをさらに有し、前記静電破壊防止用薄膜トランジスタのゲート電極とドレイン電極とは、ゲート絶縁膜に開口したコンタクトホールを介して電気的に接続されていることを特徴とする。
【００２９】
また、上記目的は、一対の基板と、前記一対の基板間に封止された液晶とを有する液晶表示装置であって、前記基板の一方に、上記本発明の液晶表示装置用基板が用いられていることを特徴とする液晶表示装置によって達成される。
【００３０】
さらに、上記目的は、薄膜トランジスタのソース電極及び蓄積容量電極の形成と同時に、前記ソース電極と前記蓄積容量電極とを電気的に接続する接続配線を形成する工程と、前記ソース電極及び蓄積容量電極上にカラーフィルタ層を形成する前に、アレイ検査を行う工程とを有することを特徴とする液晶表示装置の製造方法によって達成される。
【００３１】
またさらに、上記目的は、バスライン層上にカラーフィルタ層が形成された薄膜トランジスタ基板に対してアレイ検査を行い前記バスラインの欠陥を検査する液晶表示装置の欠陥検査方法において、前記アレイ検査により欠陥が検出された後に、赤外線の強度を検知して視覚化する赤外顕微鏡を用いて前記欠陥の観察検査を行うことを特徴とする液晶表示装置の欠陥検出方法によって達成される。
【００３２】
【発明の実施の形態】
本発明の一実施の形態による液晶表示装置用基板及びそれを備えた液晶表示装置及びその製造方法について図１乃至図１６を用いて説明する。図１は、本実施の形態による液晶表示装置用基板の構成を示している。図１に示すように、ＴＦＴ基板２上には、図中左右方向に延びるゲートバスライン１０が互いに平行に複数形成されている（図１では１本のみ示している）。また、不図示の絶縁膜を介してゲートバスライン１０に交差して、図中上下方向に延びるドレインバスライン１２が互いに平行に複数形成されている。図１では図示を省略しているが、後程説明する図５に示すように、ゲートバスライン１０の図中左方には、ゲートバスライン１０を駆動するゲートバスライン駆動回路に接続されるゲートバスライン端子５２が形成されている。ドレインバスライン１２の図中上方には、ドレインバスライン１２を駆動するドレインバスライン駆動回路に接続されるドレインバスライン端子８０が形成されている。また、ゲートバスライン１０の図中右方には、アレイ検査の際に使用されるゲートバスライン検査用端子８２が形成され、ドレインバスライン１２の図中下方には、同様にアレイ検査の際に使用されるドレインバスライン検査用端子８６が形成されている。
【００３３】
画素領域内であって両バスライン１０、１２の交差位置近傍にはＴＦＴ１４が形成されている。ＴＦＴ１４のドレイン電極１６は、ドレインバスライン１２に電気的に接続されている。また、ＴＦＴ１４のソース電極１８は、所定の間隙を介してドレイン電極１６に対向して形成されている。
【００３４】
また、ＴＦＴ基板２の各画素領域には、ゲートバスライン１０に平行に、蓄積容量バスライン２０が形成されている。蓄積容量バスライン２０上には、不図示の絶縁膜を介して蓄積容量電極２２が形成されている。蓄積容量バスライン２０と蓄積容量電極２２とで蓄積容量が形成されている。
【００３５】
また、ＴＦＴ基板２の各画素領域には、ＣＦ樹脂層Ｒ、Ｇ、Ｂの少なくとも１層が形成されている。ＣＦ樹脂層Ｒ、Ｇ、Ｂ上には、画素電極３２が形成されている。画素電極３２は、ドレインバスライン１２に平行及び垂直に延びる２本の幹部９１と、幹部９１から分岐してドレインバスライン１２に対して斜めに延びる複数の枝部９２とからなるストライプ状電極と、ストライプ状電極間のスペース９３とで構成されている。画素電極３２は、ストライプ状電極とスペース９３とにより葉脈形状になっている。この形状により、液晶分子の配向を規制するポリマースタビライズ（ＰＳ）方式を実現するためのモノマー材のポリマー化時に、液晶分子を配向させることができる。なお、ＰＳ方式を用いない場合には、当該画素電極３２を直接の配向規制手段として用いることが可能である。画素電極３２は、コンタクトホール３１を介して蓄積容量電極２２に電気的に接続されている。各画素領域には、ソース電極１８と蓄積容量電極２２とを電気的に接続する接続配線４０が形成されている。接続配線４０は、基板面に垂直方向に見て、画素電極３２の幹部９１に重なるように配置されている。
【００３６】
図２は、本実施の形態による液晶表示装置用基板の構成を示す断面図である。図２（ａ）は図１のＡ−Ａ線で切断したＴＦＴ１４近傍の断面を示し、図２（ｂ）は図１のＢ−Ｂ線で切断した蓄積容量近傍の断面を示している。また図２（ｃ）は、図１のＣ−Ｃ線で切断したゲートバスライン検査用端子８２近傍の断面を示している。
【００３７】
図２（ａ）に示すように、ガラス基板５０上には、ゲート電極１０が形成されている。ゲート電極１０上の基板全面には、絶縁膜５４が形成されている。絶縁膜５４上には、動作半導体層６４が形成されている。動作半導体層６４上には、チャネル保護膜６０が形成されている。動作半導体層６４及びチャネル保護膜６０上には、それぞれ下層にｎ+ａ−Ｓｉ層５７が形成されたドレイン電極１６及びソース電極１８が形成されている。ドレイン電極１６の一端部とソース電極１８の一端部とは、チャネル保護膜６０上で所定の間隙を介して対向している。ドレイン電極１６及びソース電極１８上の基板全面には、保護膜６６が形成されている。保護膜６６上には、例えばＣＦ樹脂層Ｒ、Ｇが順に積層されて形成されている。ＣＦ樹脂層Ｇ上には、オーバーコート層６８が形成されている。オーバーコート層６８上の画素領域には、画素電極３２が形成されている。
【００３８】
また、図２（ｂ）に示すように、ガラス基板５０上には、ゲート電極１０と同一の形成材料で蓄積容量バスライン２０が形成されている。蓄積容量バスライン２０上の基板全面には、絶縁膜５４が形成されている。絶縁膜５４上には、それぞれ下層にａ−Ｓｉ層５６及びｎ+ａ−Ｓｉ層５７が形成された蓄積容量電極２２（図中破線より右方）及び接続配線４０（図中破線より左方）が形成されている。蓄積容量電極２２及び接続配線４０は、ドレイン電極１６及びソース電極１８と同一の形成材料で形成されている。蓄積容量電極２２上の基板全面には、保護膜６６が形成されている。保護膜６６上には、例えばＣＦ樹脂層Ｒが形成されている。ＣＦ樹脂層Ｒ上にはオーバーコート層６８が形成されている。オーバーコート層６８上には画素電極３２が形成されている。画素電極３２は、蓄積容量電極２２上のオーバーコート層６８、ＣＦ樹脂層Ｒ及び保護膜６６を開口して形成されたコンタクトホール３１を介して、蓄積容量電極２２に電気的に接続されている。
【００３９】
図２（ｃ）に示すように、ガラス基板５０上には、ゲート電極１０と同一の形成材料でゲートバスライン検査用端子８２が形成されている。ゲートバスライン検査用端子８２上には、基板全面に形成された絶縁膜５４を開口したコンタクトホール６２が形成されている。絶縁膜５４上には、保護膜６６、ＣＦ樹脂層Ｒ、Ｇ、及びオーバーコート層６８がこの順に積層されて形成されている。
【００４０】
図３は、本実施の形態による液晶表示装置用基板の表示領域周囲の構成を示している。図３に示すように、ＴＦＴ基板２の表示領域２００周囲には額縁領域２０２が設けられている。額縁領域２０２は、少なくとも２層積層されて形成されたＣＦ樹脂層Ｒ、Ｇ、Ｂにより遮光されている。
【００４１】
図４は、図３に示す円β内の領域を拡大して示している。図４に示すように、額縁領域２０２には、ドレインバスライン１２の断線等を修復するためのリペア配線２０６、２０７、２０８が表示領域２００を迂回して形成されている。リペア配線２０６は、複数の接続部２１２で絶縁膜を介して複数のドレインバスライン１２にそれぞれ交差している。リペア配線２０７は、複数の接続部２１３で絶縁膜を介して複数のドレインバスライン１２にそれぞれ交差している。リペア配線２０８の一端部は、接続部２１０で絶縁膜を介してリペア配線２０６の一端部上に形成されている。接続部２１０、２１２、２１３は、上層に少なくとも２層積層して形成されたＣＦ樹脂層Ｒ、Ｇ、Ｂにより遮光されている。
【００４２】
このように本実施の形態では、図２１に示す従来の接続部１５６、１５７、１６０と異なり、接続部２１０、２１２、２１３近傍がＣＦ樹脂層Ｒ、Ｇ、Ｂの少なくともいずれか２層の積層構造で遮光されている。このため、接続部２１０、２１２、２１３近傍からの光漏れは発生しない。したがって、光漏れによる表示品質の低下を防止することができる。
【００４３】
また、図５は本実施の形態による液晶表示装置用基板の各端子の概略の配置を示している。図５に示すように、複数のゲートバスライン１０の図中左端部には、それぞれゲートバスライン端子５２が形成されている。複数のゲートバスライン１０の図中右端部には、ゲートバスライン検査用端子８２が形成されている。また、複数のドレインバスライン１２の図中上端部には、それぞれドレインバスライン端子８０が形成されている。複数のドレインバスライン１２の図中下端部には、ドレインバスライン検査用端子８６が形成されている。
【００４４】
複数の蓄積容量バスライン２０は、図中右端部で１本の共通蓄積容量配線８８に接続されている。共通蓄積容量配線８８の両端部には、蓄積容量バスライン検査用端子８４が形成されている。
【００４５】
各バスライン検査用端子８２、８４、８６は、アレイ検査の際に用いられるため、端子間の間隔や配置等を比較的自由に決定できる。このため、端子間の間隔、配置等をパネルサイズの異なるＴＦＴ基板２同士で同一にできる。こうすることにより、パネルサイズの異なるＴＦＴ基板２のそれぞれに対して同一のプローブを用いてアレイ検査を行うことができる。
【００４６】
次に、本実施の形態による液晶表示装置用基板の製造方法について図６乃至図１６を用いて説明する。図６は、本実施の形態による液晶表示装置用基板の製造工程を示すフローチャートである。図７乃至図１１及び図１３乃至図１６は、本実施の形態による液晶表示装置用基板の製造方法を示す工程断面図である。図７乃至図１１及び図１３乃至図１６において、（ａ）は図１のＡ−Ａ線で切断したＴＦＴ１４近傍の断面を示し、（ｂ）は図１のＢ−Ｂ線で切断した蓄積容量近傍の断面を示している。また（ｃ）は、図１のＣ−Ｃ線で切断したゲートバスライン検査用端子８２近傍の断面を示している。図１２は、図１１に示す工程の時点での液晶表示装置用基板の構成を示す図である。
【００４７】
まず、例えば窒化モリブデン（ＭｏＮ）、アルミニウム（Ａｌ）及びモリブデン（Ｍｏ）をこの順にガラス基板５０上の全面に成膜して、膜厚１５０ｎｍの金属層を形成する。次に、図７（ａ）、（ｂ）、（ｃ）に示すように、金属層をパターニングしてゲートバスライン（ゲート電極）１０（図７（ａ）参照）、蓄積容量バスライン２０（図７（ｂ）参照）及びゲートバスライン検査用端子８２（図７（ｃ）参照）を形成する（図６のステップＳ１）。図示は省略しているが、このときゲートバスライン端子５２及び蓄積容量バスライン検査用端子８４も同時に形成される。
【００４８】
次に、図８（ａ）、（ｂ）、（ｃ）に示すように、例えば膜厚３５０ｎｍのシリコン窒化膜（ＳｉＮ膜）からなる絶縁膜（ゲート絶縁膜）５４、例えば膜厚３０ｎｍのアモルファスシリコン（ａ−Ｓｉ）層５６、及び例えば膜厚１５０ｎｍのＳｉＮ膜５８を基板全面に連続成膜する（図６のステップＳ２）。
【００４９】
次に、ゲートバスライン１０をマスクとして背面露光によりＳｉＮ膜５８をパターニングし、図９（ａ）に示すように、ゲートバスライン（ゲート電極）１０上方にチャネル保護膜６０を自己整合的に形成する。次に、図１０（ｃ）に示すように、ゲートバスライン検査用端子８２及び蓄積容量バスライン検査用端子８４（図１０では図示せず）上のａ−Ｓｉ層５６及び絶縁膜５４を開口し、コンタクトホール６２を形成する（図６のステップＳ３）。図示は省略しているが、このときゲートバスライン端子５２及び蓄積容量バスライン検査用端子８４上のコンタクトホール６２が同時に形成される。なお、本実施の形態ではフォトリソグラフィ工程を用いてコンタクトホール６２を形成している。フォトリソグラフィ工程に代えて、バスライン端子部だけが露出するように、エッチングに耐性を有する金属薄板をエッチングマスクとして基板面に近接配置して、各端子上のａ−Ｓｉ層５６及び絶縁膜５４をエッチング除去するようにしてももちろんよい。
【００５０】
次に、図１１（ａ）、（ｂ）、（ｃ）及び図１２に示すように、基板全面にｎ+ａ−Ｓｉ層５７及び金属層を成膜してパターニングし、動作半導体層６４、ドレイン電極１６、ソース電極１８（以上図１１（ａ）参照）、蓄積容量電極２２（図１１（ｂ）参照）及び接続配線４０（図１１（ｂ）及び図１２参照）を形成する（図６のステップＳ４）。このとき、ドレインバスライン端子８０及びドレインバスライン検査用端子８６（図１１（ａ）、（ｂ）、（ｃ）及び図１２では図示せず）が同時に形成される。また、図１２に示すように、ソース電極１８と蓄積容量電極２２とは、接続配線４０を介して電気的に接続される。
【００５１】
次に、ＴＦＴ基板２のアレイ検査を行う（図６のステップＳ５）。アレイ検査では、例えば、ドレインバスライン１２に所定の電圧を印加し、ＴＦＴ１４をオン状態にして各画素の蓄積容量に所定の電荷を充電した後、画素毎に蓄積された電荷量を測定して当該電荷量が閾値を越えているか否かで欠陥を検出する。アレイ検査により欠陥が検出されたら、顕微鏡を用いた観察検査により当該欠陥の正確な位置を検出し、当該欠陥に対して所定のレーザリペアを行う（図６のステップＳ６）。本実施の形態の製造方法によれば、ＣＦ樹脂層Ｒ、Ｇ、Ｂが基板上に形成されていないので、顕微鏡により容易に欠陥位置を検出することができる。そして、あるゲートバスライン１０とあるドレインバスライン１２との間に層間短絡が生じていれば、当該ドレインバスライン１２の層間短絡が生じている領域の前後にレーザ光を照射して当該ドレインバスライン１２を切断する。これにより、ドレインバスライン１２とゲートバスライン１０とを電気的に分離し、リペア配線２０６、２０７、２０８を用いてドレインバスライン１２を修復する。また、ドレインバスライン１２に断線が生じていれば、リペア配線２０６、２０７、２０８を用いて当該ドレインバスライン１２を修復する。アレイ検査により欠陥が検出されなければ次工程に進む。
【００５２】
次に、図１３（ａ）、（ｂ）、（ｃ）に示すように、例えば膜厚１００ｎｍのＳｉＮ膜を基板全面に成膜し、保護膜６６を形成する（図６のステップＳ７）。次に、図１４（ａ）、（ｂ）に示すように、画素毎にＣＦ樹脂層Ｒ、Ｇ、Ｂのいずれか１層を形成する（図６のステップＳ８）。このとき、ＴＦＴ１４上（図１４（ａ）参照）には、遮光のために例えばＣＦ樹脂層Ｒ、Ｇの２層が積層されて形成される。また、既にアレイ検査が終了しているため、ゲートバスライン検査用端子８２（図１４（ｃ）参照）、ドレインバスライン検査用端子８６及び蓄積容量バスライン検査用端子８４（ともに図１４では図示せず）上には、遮光のために例えばＣＦ樹脂層Ｒ、Ｇの２層が積層されて形成される。
【００５３】
次に、図１５（ａ）、（ｂ）、（ｃ）に示すように、ＣＦ樹脂層Ｒ、Ｂ、Ｇ上の全面に膜厚３〜４μｍのオーバーコート層６８を形成する（図６のステップＳ９）。次に、図１６（ｂ）に示すように、蓄積容量電極２２上のオーバーコート層６８、ＣＦ樹脂層Ｒ及び保護膜６６を開口し、コンタクトホール３１を形成する（図６のステップＳ１０）。図示は省略しているが、このときゲートバスライン端子５２及びドレインバスライン端子８０上のコンタクトホールが同時に形成される。次に、例えばＩＴＯを全面に成膜してパターニングし、画素電極３２を形成する（図６のステップＳ１１）。次に、パターン検査等の外観検査を行う（図６のステップＳ１２）。画素電極３２のパターン不良等は、この外観検査によって発見される。以上の工程を経て、図２（ａ）、（ｂ）、（ｃ）に示す液晶表示装置用基板が完成する。
【００５４】
この後、対向基板と貼り合わせ、液晶材料にモノマーを混合した液晶組成物を注入する。次に、両基板間に所定の電圧を印加して液晶分子を傾斜させた状態で紫外線を照射し、モノマーを重合してポリマー化させる。こうすることにより、ポリマースタビライズ方式による配向規制を用いた液晶表示装置が完成する。
【００５５】
本実施の形態では、ソース電極１８及びドレイン電極１６等を形成した後、保護膜６６の形成前にアレイ検査を行うため、アレイ検査の際にプローブピンを接触させる各バスライン検査用端子８２、８４、８６は金属層が露出した状態になっている。このため、プローブピンが接触することにより、各バスライン検査用端子８２、８４、８６表面に傷が生じ、傷に起因する突起（ヒロック）が発生するおそれがある。しかし、アレイ検査後の工程で、各バスライン検査用端子８２、８４、８６の上層には、ＣＦ樹脂層Ｒ、Ｇ、Ｂ及びオーバーコート層６８等の比較的膜厚の厚い層が形成される。したがって、各バスライン検査用端子８２、８４、８６対向基板の共通電極との間の短絡は生じない。
【００５６】
本実施の形態によれば、アレイ検査を行った後にＣＦ樹脂層Ｒ、Ｇ、Ｂを形成するため、接続部２１０、２１２、２１３上を遮光できる。したがって、接続部２１０、２１２、２１３近傍からの光漏れが生じないため、表示品質を向上させることができる。
【００５７】
また、本実施の形態によれば、アレイ検査の際にはゲートバスライン１０、ドレインバスライン１２及び蓄積容量バスライン２０上にＣＦ樹脂層Ｒ、Ｇ、Ｂが形成されていないため、観察検査により欠陥の位置を検出するのが容易である。
【００５８】
さらに、本実施の形態による接続配線４０は、画素領域内に形成されているものの、基板面に垂直方向に見てドレインバスライン１２に平行な幹部９１に重なるように形成されている。このため、実質的な開口率を低下させることなく明るい表示の得られる液晶表示装置を実現できる。
【００５９】
次に、本実施の形態による液晶表示装置用基板及びその製造方法の変形例について説明する。図示は省略しているが、ＴＦＴ基板２には額縁領域２０２内に位置する領域に製品化後にも残存する静電破壊防止用のインナーショートリングが形成されている。またさらに額縁領域２０２外方には、後工程で切断されて破棄される静電破壊防止用のアウターショートリングが形成されている。両ショートリングは各バスライン１０、１２、１６と不図示の静電破壊防止用ＴＦＴを介して接続されている。これにより、各バスライン１０、１２、１６に静電気が帯電したときに生じるＴＦＴの閾値シフト及び層間短絡等を防止している。
【００６０】
静電破壊防止用ＴＦＴは、各バスライン１０、１２、１６に高電位の静電気が帯電したときにオン状態になるように、そのゲート電極とドレイン電極とが同一のバスライン１０、１２、１６又はショートリングに電気的に接続される。
本実施の形態では、図１０に示すａ−Ｓｉ層５６及び絶縁膜５４のパターニングの際の露光方法として、ステッパを用いた高精度のフォトリソグラフィ方法を用いている。これにより高いパターニング精度が得られるので、静電破壊防止用ＴＦＴのゲート電極とドレイン電極とを同一のバスライン１０、１２、１６又はショートリングに電気的に接続するためのコンタクトホールを絶縁膜５４に形成できる。このため、ＩＴＯ層を介さずにゲート金属層とドレイン金属層とを接続できる。
【００６１】
したがって、本実施の形態によれば、ドレインバスライン１２等を形成した段階で静電破壊防止用ＴＦＴが完成するため、静電破壊防止に優れたＴＦＴ基板２が得られる。また、絶縁膜５４に開口したコンタクトホール上にＣＦ樹脂層Ｒ、Ｇ、Ｂの少なくとも２層を積層して当該領域上を遮光できる。このため、インナーショートリングが額縁領域２０２内に残存していても、静電破壊防止用ＴＦＴ近傍のコンタクトホールからの光漏れが生じないため、優れた表示品質を実現することができる。
【００６２】
次に、本実施の形態による液晶表示装置用基板の欠陥検出方法の変形例について説明する。本実施の形態では、ＣＦ樹脂層Ｒ、Ｇ、Ｂが形成されたＴＦＴ基板２に対するアレイ検査により欠陥が検出された後の観察検査の際に、通常の顕微鏡ではなく赤外線の強度を検知して視覚化する赤外顕微鏡を用いる。
赤外線はＣＦ樹脂層Ｒ、Ｇ、Ｂ及びオーバーコート層６８等の樹脂層を透過するため、観察検査の際に赤外顕微鏡を用いることによりＣＦ樹脂層Ｒ、Ｇ、Ｂの２層が積層された領域の欠陥を検出できる。
【００６３】
【発明の効果】
以上の通り、本発明によれば、欠陥の位置を容易に検出でき、良好な表示品質の得られる液晶表示装置用基板及びそれを備えた液晶表示装置及びその製造方法を実現できる。
【図面の簡単な説明】
【図１】本発明の一実施の形態による液晶表示装置用基板の構成を示す図である。
【図２】本発明の一実施の形態による液晶表示装置用基板の構成を示す断面図である。
【図３】本発明の一実施の形態による液晶表示装置用基板の構成を示す図である。
【図４】本発明の一実施の形態による液晶表示装置用基板の構成を示す図である。
【図５】本発明の一実施の形態による液晶表示装置用基板の構成を示す図である。
【図６】本発明の一実施の形態による液晶表示装置用基板の製造工程を示すフローチャートである。
【図７】本発明の一実施の形態による液晶表示装置用基板の製造工程を示す工程断面図である。
【図８】本発明の一実施の形態による液晶表示装置用基板の製造工程を示す工程断面図である。
【図９】本発明の一実施の形態による液晶表示装置用基板の製造工程を示す工程断面図である。
【図１０】本発明の一実施の形態による液晶表示装置用基板の製造工程を示す工程断面図である。
【図１１】本発明の一実施の形態による液晶表示装置用基板の製造工程を示す工程断面図である。
【図１２】本発明の一実施の形態による液晶表示装置用基板の製造工程を示す図である。
【図１３】本発明の一実施の形態による液晶表示装置用基板の製造工程を示す工程断面図である。
【図１４】本発明の一実施の形態による液晶表示装置用基板の製造工程を示す工程断面図である。
【図１５】本発明の一実施の形態による液晶表示装置用基板の製造工程を示す工程断面図である。
【図１６】本発明の一実施の形態による液晶表示装置用基板の製造工程を示す工程断面図である。
【図１７】従来の液晶表示装置用基板の構成を示す図である。
【図１８】従来の液晶表示装置用基板の製造工程を示すフローチャートである。
【図１９】従来の液晶表示装置用基板の製造工程を示す図である。
【図２０】従来の液晶表示装置用基板の構成を示す図である。
【図２１】従来の液晶表示装置用基板の構成を示す図である。
【符号の説明】
２  ＴＦＴ基板
１０  ゲートバスライン
１２  ドレインバスライン
１４  ＴＦＴ
１６  ドレイン電極
１８  ソース電極
２０  蓄積容量バスライン
２２  蓄積容量電極
３１  コンタクトホール
３２  画素電極
４０  接続配線
５０  ガラス基板
５２  ゲートバスライン端子
５４  絶縁膜
５６  ａ−Ｓｉ層
５７  ｎ+ａ−Ｓｉ層
５８  ＳｉＮ膜
６０  チャネル保護膜
６２、６２’  コンタクトホール
６４  動作半導体層
６６  保護膜
６８  オーバーコート層
７０  保護導電膜
８０  ドレインバスライン端子
８２  ゲートバスライン検査用端子
８４  蓄積容量バスライン検査用端子
８６  ドレインバスライン検査用端子
８８  共通蓄積容量配線
９１  幹部
９２  枝部
９３  スペース
２００  表示領域
２０２  額縁領域
２０６、２０７、２０８  リペア配線
２１０、２１２、２１３  接続部
【図１】
0004049589.tif 000002
【図２】
0004049589.tif 000003
【図３】
0004049589.tif 000004
【図４】
0004049589.tif 000005
【図５】
0004049589.tif 000006
【図６】
0004049589.tif 000007
【図７】
0004049589.tif 000008
【図８】
0004049589.tif 000009
【図９】
0004049589.tif 000010
【図１０】
0004049589.tif 000011
【図１１】
0004049589.tif 000012
【図１２】
0004049589.tif 000013
【図１３】
0004049589.tif 000014
【図１４】
0004049589.tif 000015
【図１５】
0004049589.tif 000016
【図１６】
0004049589.tif 000017
【図１７】
0004049589.tif 000018
【図１８】
0004049589.tif 000019
【図１９】
0004049589.tif 000020
【図２０】
0004049589.tif 000021
【図２１】
0004049589.tif 000022