(57)【特許請求の範囲】
【請求項１】
多層基板と、前記多層基板内に形成されたインダクタおよびキャパシタを含むローパスフィルタと、前記多層基板の表面にフリップチップボンディングによって搭載された２つの弾性表面波素子とを備えた高周波電子回路モジュールであって、
前記２つの弾性表面波素子は、それぞれ、前記多層基板の表面に対向する面に形成された入力端子、出力端子および接地用端子を有し、
前記多層基板は、その表面において各弾性表面波素子に対向する領域に配置された、接地用端子に接続された接地導体層、入力端子に接続された導体層および出力端子に接続された導体層を、各弾性表面波素子に対応するように２組有し、
各組において、接地導体層は、入力端子に接続された導体層の周囲および出力端子に接続された導体層の周囲を囲っておらず、
前記多層基板は、更に、その内部において前記弾性表面波素子に対向する領域に配置された他の素子を有する
ことを特徴とする高周波電子回路モジュール。
【請求項２】
前記多層基板の表面の前記弾性表面波素子に対向する領域における前記接地導体層の占有率は、５０％以上８０％以下であることを特徴とする請求項１記載の高周波電子回路モジュール。
【請求項３】
前記多層基板の表面の前記弾性表面波素子に対向する領域における前記接地導体層の占有率は、７０％以上８０％以下であることを特徴とする請求項１記載の高周波電子回路モジュール。
【請求項４】
前記多層基板は、セラミックで形成された複数の絶縁層を有するセラミック多層基板であることを特徴とする請求項１ないし３のいずれかに記載の高周波電子回路モジュール。
【請求項５】
ローパスフィルタを構成するインダクタおよびキャパシタが内部に形成され、２つの弾性表面波素子が搭載されて高周波電子回路モジュールを構成するモジュール用多層基板であって、
前記２つの弾性表面波素子は、それぞれ、前記多層基板の表面に対向する面に形成された入力端子、出力端子および接地用端子を有するものであり、
前記モジュール用多層基板は、前記２つの弾性表面波素子がフリップチップボンディングによって搭載される表面において前記弾性表面波素子に対向する領域に配置された、接地用端子に接続された接地導体層、入力端子に接続された導体層および出力端子に接続された導体層を、各弾性表面波素子に対応するように２組有し、
各組において、接地導体層は、入力端子に接続された導体層の周囲および出力端子に接続された導体層の周囲を囲っておらず、
前記モジュール用多層基板は、更に、その内部において前記弾性表面波素子に対向する領域に配置された他の素子を有することを特徴とするモジュール用多層基板。
【請求項６】
前記表面の前記弾性表面波素子に対向する領域における前記接地導体層の占有率は、５０％以上８０％以下であることを特徴とする請求項５記載のモジュール用多層基板。
【請求項７】
前記表面の前記弾性表面波素子に対向する領域における前記接地導体層の占有率は、７０％以上８０％以下であることを特徴とする請求項５記載のモジュール用多層基板。
【請求項８】
セラミックで形成された複数の絶縁層を有することを特徴とする請求項５ないし７のいずれかに記載のモジュール用多層基板。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、多層基板とこの多層基板に搭載された弾性表面波素子とを備えた高周波電子回路モジュール、および弾性表面波素子が搭載されて高周波電子回路モジュールを構成するモジュール用多層基板に関する。
【０００２】
【従来の技術】
電子機器においては、市場の要求の一つとして、常に、小型化、軽量化が要求される。そのため、電子機器に使用される部品についても小型化、軽量化が要求される。携帯電話に代表される高周波機器においてはこの傾向が著しく、それに使用される部品においても、特にこの傾向が顕著に見られる。高周波機器においては、部品の小型化のみならず、部品の搭載方法に関しても高密度化が進み、これらにより、機器の小型化、軽量化の要求に対応してきている。高周波機器においては、このような小型化、軽量化の要求に対応するために、部品を搭載する基板として、導体層が単層の基板に代わって、多層基板が主に用いられている。
【０００３】
多層基板としては、例えばセラミック多層基板が用いられる。セラミック多層基板は、複数の絶縁層を電気的に絶縁体となるセラミックで形成し、導体層を銀等で形成したものである。このセラミック多層基板は、一般的な樹脂多層基板に比べて、高周波での損失が少なく、熱伝導がよく、寸法精度がよく、信頼性に優れる等の特徴を併せ持つ。
【０００４】
また、セラミック多層基板においては、内導体をコイル形状にすることによって内部にインダクタを形成したり、２つの内導体を平行に対向させることによって内部にキャパシタを形成することが可能である。更に、セラミック多層基板においては、低損失の素子を寸法精度よく形成することができる。従って、セラミック多層基板を用いることにより、Ｑが大きく、公差の小さい素子を内部に形成することが可能になる。
【０００５】
こうしたセラミック多層基板の特徴は、特に携帯電話等の高周波機器において、一定の機能を有するように複数の素子や部品を組み合わせて構成されたモジュールに活かされている。すなわち、セラミック多層基板の表面に様々な部品を搭載することによって、上記高周波機器に適した、高特性且つ小型のモジュールを実現することができる。
【０００６】
高周波機器においては、機能毎に回路の一部がまとめられたモジュールを組み合わせて機器の回路を構成することにより、従来のディスクリート部品を一つ一つ基板に搭載して回路を構成していく場合に比べて、機器の構造が簡単になり、且つ信頼性および特性に優れた機器を提供できるようになる。
【０００７】
また、従来のディスクリート部品を用いて機器の回路を構成する場合には、各部品毎の特性を組み合わせて所定の機能を果たすように回路を構成していくため、回路の設計が複雑になる。これに対し、モジュールを組み合わせて機器の回路を構成する場合には、モジュール毎に特性の仕様が決まっているため、モジュール単位での特性を組み合わせて回路を構築することが可能になり、回路設計の短期間化および省力化が可能になる。
【０００８】
携帯電話の高周波回路では、いくつかの機能について回路のモジュール化が行われている。ここで、全世界で最も端末数の多いＧＳＭ（Global System for Mobile Communications）方式のデュアルバンド型携帯電話におけるアンテナスイッチ部のモジュールの一例を図１０に示す。
【０００９】
図１０に示したモジュールは、セラミック多層基板１０１と、このセラミック多層基板１０１の表面に搭載された複数のチップ１０２と、これらのチップ１０２を覆うシールドケース１０３とを備えている。チップ１０２はダイオードや抵抗等である。セラミック多層基板１０１は、セラミックで形成された複数の絶縁層１１１と、隣接する絶縁層１１１の間および表層の絶縁層１１１の表面に形成された導体層１１２と、複数の絶縁層を貫通して、複数の導体層１１２間を接続するビアホール１１３と、側面に形成された端子電極１１４とを含んでいる。また、セラミック多層基板１０１内には、導体層１１２によってインダクタ１１５やキャパシタ１１６が形成されている。
【００１０】
現在、携帯電話の高周波回路では、パワーアンプ、アンテナスイッチ部等の単機能でモジュール化が実現されているが、より広範の機能がモジュール化されれば、更にモジュール化の利点が引き出されることになる。
【００１１】
ところで、携帯電話の高周波回路にはバンドパスフィルタが含まれている。このバンドパスフィルタとしては弾性表面波素子がよく用いられている。そのため、弾性表面波素子を含むモジュール化も重要となる。
【００１２】
従来、弾性表面波素子としては、いわゆるパッケージ品が用いられていた。ここで、図１１を参照して、弾性表面波素子のパッケージ品の構造の一例について説明する。図１１に示したパッケージ品では、基台１２１に対して弾性表面波素子のチップ１２２がフリップチップボンディングによって搭載されている。この例では、チップ１２２に設けられた金等からなる接続電極（バンプ）１２３が、基台１２１に形成された金等からなる導体パターン１２４に対して溶着されている。図示しないが、チップ１２２は樹脂等によって封止されて、パッケージが形成される。なお、基台に対して弾性表面波素子のチップをフリップチップボンディングによって搭載する技術は、例えば特開平１０−７９６３８号公報に示されている。
【００１３】
もちろん、多層基板上に弾性表面波素子のパッケージ品を搭載してモジュール化を行うことも可能であるが、弾性表面波素子のチップを多層基板に直接搭載すれば、より小型化、低背化、低コスト化が可能となる。
【００１４】
セラミック多層基板は、インダクタやキャパシタを内蔵できるため、モジュールの小型化ができることが特徴になるが、反面、多層基板ゆえに低背化が困難になるという不具合がある。そのため、多層基板に更にパッケージ品を搭載する一般的なモジュールでは、今後更に進む低背化の要求に十分に応えることができない。
【００１５】
また、パッケージ品は、元々のチップに比べて大きな占有面積を必要とする。携帯電話に使用される部品の中で、弾性表面波素子は最も高背のものの一つで、また、占有面積も大きい。こうした状況では、弾性表面波素子のチップを、パッケージを用いずに、何らかの形で直接、セラミック多層基板に搭載することが望まれている。
【００１６】
一方、弾性表面波素子のパッケージ品の製造においては、チップを作成する工程と、チップをパッケージに搭載し、密閉する工程とがあり、各々のコストが同程度かかっている。仮に、弾性表面波素子のチップをセラミック多層基板に直接搭載することが可能ならば、チップをパッケージに搭載し、密閉する工程が不要になるため、安価なモジュールを作成することもできる。
【００１７】
以上説明したように、弾性表面波素子を含む高周波電子回路モジュールにおいては、他の部品をはんだ付け等で搭載するセラミック多層基板に対して、弾性表面波素子をチップのまま直接搭載することが望ましい。
【００１８】
【発明が解決しようとする課題】
しかしながら、弾性表面波素子のチップを、セラミック多層基板等の多層基板に搭載する場合には、パッケージ品を多層基板に搭載する場合とは異なり、次のような２つの問題点がある。
【００１９】
第１の問題点は、弾性表面波素子と、多層基板に内蔵された素子との間で相互干渉が起こることである。第２の問題点は、弾性表面波素子において、所望の帯域外での減衰が十分に取れなくなることである。
【００２０】
ここで、第１の問題点の原因について説明する。弾性表面波素子のチップを、例えばフリップチップボンディングによって多層基板に搭載する場合を考えると、フリップチップボンディング用のチップの構造から必然的に、チップと多層基板の表面との間の距離は約１０〜５０μｍになる。弾性表面波素子のチップの場合には、チップの表面に形成された櫛形電極が、多層基板の表面に対向するように配置されることになる。そのため、チップと多層基板の表面との間の距離が上述のように短いと、多層基板の表面に信号線がある場合には弾性表面波素子と信号線との間で容易に相互干渉が生じ、また、多層基板内部において弾性表面波素子の直下に他の素子が存在する場合には弾性表面波素子と他の素子との間で容易に相互干渉が生じる。そのため、従来は、弾性表面波素子のチップを、例えばフリップチップボンディングによって多層基板に搭載する場合には、多層基板内部において弾性表面波素子の直下に他の素子を配置することができず、結局、モジュールの小型化が困難になっていた。
【００２１】
なお、図１１に示したような弾性表面波素子のパッケージ品を多層基板に搭載する場合には、パッケージ品の基台１２１が０．３ｍｍ程度の厚みを有するため、弾性表面波素子と多層基板に内蔵された素子との間で干渉は生じない。
【００２２】
次に、第２の問題点の原因について説明する。弾性表面波素子には、複数の接地用端子があり、全ての接地用端子を確実に接地する必要がある。しかしながら、多層基板では、小型化を追及する観点から、十分に均一で安定な接地導体層を任意の場所に設けることが難しい。そのため、各接地用端子と接地導体層との接続関係が均一ではなくなり、回路図上では接地されている複数の部分が、実際には等電位とは言い難い場合もよくある。このように、弾性表面波素子のチップを多層基板に搭載する場合には、全ての接地端子を等電位に保つことができず、その結果、所望の帯域外での減衰が十分に取れなくなる場合がある。
【００２３】
なお、パッケージ品においては、パッケージ内部でチップの全ての接地用端子をとりまとめて一つの端子に接続し、この端子をマザーボード上の安定した接地導体層につなぐことは比較的容易に行うことができる。
【００２４】
本発明はかかる問題点に鑑みてなされたもので、その第１の目的は、多層基板とこの多層基板に搭載された弾性表面波素子とを備えた高周波電子回路モジュールであって、特性の劣化を防ぎながら小型化を可能にした高周波電子回路モジュールを提供することにある。
【００２５】
本発明の第２の目的は、弾性表面波素子が搭載されて高周波電子回路モジュールを構成するモジュール用多層基板であって、モジュールの特性の劣化を防ぎながらモジュールの小型化を可能にするモジュール用多層基板を提供することにある。
【００２６】
【課題を解決するための手段】
本発明の高周波電子回路モジュールは、多層基板と、この多層基板の表面にフリップチップボンディングによって搭載された弾性表面波素子とを備え、
弾性表面波素子は、多層基板の表面に対向する面に形成された接地用端子を有し、
多層基板は、その表面において弾性表面波素子に対向する領域に配置され、弾性表面波素子の接地用端子に接続された接地導体層を有し、
多層基板は、更に、その内部において弾性表面波素子に対向する領域に配置された他の素子を有するものである。
【００２７】
本発明の高周波電子回路モジュールでは、弾性表面波素子と多層基板内の素子との間に配置された接地導体層によって、弾性表面波素子と多層基板内の素子とが電磁気的に分離される。また、弾性表面波素子の接地用端子は、多層基板の表面において弾性表面波素子に対向する領域に配置された接地導体層に対してほぼ最短の距離で接続され、接地用端子と接地導体層との接続関係が均一化される。
【００２８】
本発明の高周波電子回路モジュールにおいて、多層基板の表面の弾性表面波素子に対向する領域における接地導体層の占有率は、５０％以上８０％以下であってもよい。
【００２９】
また、本発明の高周波電子回路モジュールにおいて、多層基板の表面の弾性表面波素子に対向する領域における接地導体層の占有率は、７０％以上８０％以下であってもよい。
【００３０】
また、本発明の高周波電子回路モジュールにおいて、多層基板は、セラミックで形成された複数の絶縁層を有するセラミック多層基板であってもよい。
【００３１】
本発明のモジュール用多層基板は、弾性表面波素子が搭載されて高周波電子回路モジュールを構成するものであって、
弾性表面波素子がフリップチップボンディングによって搭載される表面において弾性表面波素子に対向する領域に配置され、弾性表面波素子の接地用端子に接続される接地導体層と、
内部において弾性表面波素子に対向する領域に配置された他の素子とを有するものである。
【００３２】
本発明のモジュール用多層基板では、弾性表面波素子と多層基板内の素子との間に配置された接地導体層によって、弾性表面波素子と多層基板内の素子とが電磁気的に分離される。また、弾性表面波素子の接地用端子は、多層基板の表面において弾性表面波素子に対向する領域に配置された接地導体層に対してほぼ最短の距離で接続され、接地用端子と接地導体層との接続関係が均一化される。
【００３３】
本発明のモジュール用多層基板において、表面の弾性表面波素子に対向する領域における接地導体層の占有率は、５０％以上８０％以下であってもよい。
【００３４】
また、本発明のモジュール用多層基板において、表面の弾性表面波素子に対向する領域における接地導体層の占有率は、７０％以上８０％以下であってもよい。
【００３５】
また、本発明のモジュール用多層基板は、セラミックで形成された複数の絶縁層を有していてもよい。
【００３６】
【発明の実施の形態】
以下、本発明の一実施の形態について図面を参照して詳細に説明する。始めに、図３を参照して、本実施の形態に係る高周波電子回路モジュールおよびモジュール用多層基板が適用される高周波電子回路の一例として、デュアルバンド型携帯電話における高周波回路の構成の一例について説明する。図３に示した高周波回路は、第１ないし第３のポートを有し、第１のポートがアンテナ３０に接続されたダイプレクサ３１を備えている。このダイプレクサ３１は、第２のポートと第３のポートに入力される送信信号を第１のポートより出力すると共に、第１のポートに入力される受信信号をその周波数に応じて第２のポートまたは第３のポートより出力するようになっている。第２のポートは欧州における携帯電話方式であるＧＳＭ方式の信号を入出力するようになっている。第３のポートは欧州における携帯電話方式であるＤＣＳ（Digital Cellular System）方式の信号を入出力するようになっている。
【００３７】
図３に示した高周波回路は、更に、ＧＳＭ方式の送信と受信を切り換えるためのアンテナスイッチ３２と、ＤＣＳ方式の送信と受信を切り換えるためのアンテナスイッチ３３とを備えている。アンテナスイッチ３２の可動接点はダイプレクサ３１の第２のポートに接続され、一方の固定接点はローパスフィルタ（図ではＬＰＦと記す。）３４の出力端に接続され、他方の固定接点はバンドパスフィルタ（図ではＢＰＦと記す。）３５の入力端に接続されている。アンテナスイッチ３３の可動接点はダイプレクサ３１の第３のポートに接続され、一方の固定接点はローパスフィルタ３６の出力端に接続され、他方の固定接点はバンドパスフィルタ３７の入力端に接続されている。
【００３８】
図３に示した高周波回路は、更に、同相成分信号（以下、Ｉ信号と記す。）と直交成分信号（以下、Ｑ信号と記す。）からなる入力信号の入力端より順に設けられた直交変調器４１、位相検出器４２、ミキサ４３およびバラン４４を備えている。バラン４４の出力端には、ＧＳＭ方式の送信信号用のパワーアンプ（図ではＰＡと記す。）４５の入力端と、ＤＣＳ方式用の送信信号用のパワーアンプ４８の入力端とが接続されている。パワーアンプ４５の出力端はカプラ４６を介してローパスフィルタ３４の入力端に接続されている。カプラ４６は出力の一部を抽出して自動出力制御回路（図ではＡＰＣと記す。）４７に送るようになっている。パワーアンプ４５は、自動出力制御回路４７の出力に基づいて、出力利得が一定になるように制御されるようになっている。同様に、パワーアンプ４８の出力端はカプラ４９を介してローパスフィルタ３６の入力端に接続されている。カプラ４９は出力の一部を抽出して自動出力制御回路５０に送るようになっている。パワーアンプ４８は、自動出力制御回路５０の出力に基づいて、出力利得が一定になるように制御されるようになっている。
【００３９】
図３に示した高周波回路は、更に、バンドパスフィルタ３５の後段に順に設けられたローノイズアンプ（図ではＬＮＡと記す。）５１およびバラン５２と、バンドパスフィルタ３７の後段に順に設けられたローノイズアンプ５３およびバラン５４を備えている。バラン５２，５４の出力端はミキサ５５の入力端に接続されている。高周波回路は、更に、ミキサ５５の後段に順に設けられた中間周波バンドパスフィルタ（図ではＩＦＢＰＦと記す。）５６、アンプ５７、ミキサ５８、自動利得制御アンプ５９および直交復調器６０を備えている。直交復調器６０は、復調されたＩ信号とＱ信号を出力するようになっている。
【００４０】
図３に示した高周波回路は、更に、以下のようなシンセサイザ構成の高周波発振器を備えている。すなわち、この発振器は、ＧＳＭ方式用の電圧制御発振器（図ではＧＳＭＶＣＯと記す。）６１と、ＤＣＳ方式用の電圧制御発振器（図ではＤＣＳＶＣＯと記す。）６２と、これらの電圧制御発振器６１，６２に接続された位相同期化ループ回路（図ではＲＦＰＬＬと記す。）６３とを有している。なお、位相検出器４２によって得られる位相検出信号は、ローパスフィルタ６４を介して電圧制御発振器６１に与えられると共に、ローパスフィルタ６５を介して電圧制御発振器６２に与えられるようになっている。電圧制御発振器６１，６２の出力は、ミキサ４３とミキサ５５に与えられるようになっている。
【００４１】
図３に示した高周波回路は、更に、以下のようなシンセサイザ構成の中間周波発振器を備えている。すなわち、この発振器は、電圧制御発振器（図ではＩＦＶＣＯと記す。）７１と、この電圧制御発振器７１に接続された位相同期化ループ回路（図ではＩＦＰＬＬと記す。）７２とを有している。電圧制御発振器７１の出力はミキサ５８に与えられるようになっている。
【００４２】
図３に示した高周波回路は、更に、電圧制御発振器７１の出力を分周する分周器７３，７５と、分周器７３の出力を９０°移相して、位相が９０°異なる２つの信号を生成し、直交変調器４１に与える９０°移相器７４と、分周器７５の出力を９０°移相して、位相が９０°異なる２つの信号を生成し、直交復調器６０に与える９０°移相器７６とを備えている。
【００４３】
本実施の形態では、図３に示した高周波回路において、ダイプレクサ３１、アンテナスイッチ３２，３３、ローパスフィルタ３４，３６およびバンドパスフィルタ３５，３７からなるアンテナスイッチモジュール４０を構成する。
【００４４】
本実施の形態に係る高周波電子回路モジュールは、例えば、図３におけるアンテナスイッチモジュール４０に適用される。
【００４５】
図４は、図３におけるアンテナスイッチモジュール４０の回路構成の一例を示す回路図である。図４に示したアンテナスイッチモジュール４０では、ダイプレクサ３１は次のように構成されている。すなわち、ダイプレクサ３１は、各一端がアンテナ３０に接続されたヘリカルインダクタ１３１、キャパシタ１３２およびキャパシタ１３３と、各一端がキャパシタ１３３の他端に接続されたキャパシタ１３４およびヘリカルインダクタ１３５と、一端がヘリカルインダクタ１３５の他端に接続され、他端が接地されたキャパシタ１３６とを有している。ヘリカルインダクタ１３１とキャパシタ１３２の各他端は、互いに接続されアンテナスイッチ３２に接続されている。キャパシタ１３４の他端はアンテナスイッチ３３に接続されている。
【００４６】
図４に示したアンテナスイッチモジュール４０では、アンテナスイッチ３２は次のように構成されている。すなわち、アンテナスイッチ３２は、カソードがヘリカルインダクタ１３１とキャパシタ１３２の接続点に接続されたＰＩＮダイオード１４１と、一端がダイオード１４１のアノードに接続されたヘリカルインダクタ１４２と、一端がヘリカルインダクタ１４２の他端に接続され、他端が接地されたキャパシタ１４３と、ヘリカルインダクタ１４２とキャパシタ１４３の接続点に設けられ、送信と受信とを切り換える制御信号が印加される制御端１４４と、一端がダイオード１４１のカソードに接続され、他端が接地されたキャパシタ１４５とを有している。
【００４７】
アンテナスイッチ３２は、更に、一端がダイオード１４１のカソードに接続されたヘリカルインダクタ１４６と、一端がヘリカルインダクタ１４６の他端に接続され、他端が接地されたキャパシタ１４７と、アノードがヘリカルインダクタ１４６の他端に接続されたＰＩＮダイオード１４８と、一端がダイオード１４８のカソードに接続され、他端が接地されたキャパシタ１４９と、一端がダイオード１４８のカソードに接続され、他端が接地された抵抗１５０と、一端がヘリカルインダクタ１４６の他端に接続され、他端がバンドパスフィルタ３５の入力端に接続されたキャパシタ１５１とを有している。
【００４８】
図４に示したアンテナスイッチモジュール４０では、ローパスフィルタ３４は次のように構成されている。すなわち、ローパスフィルタ３４は、一端がダイオード１４１のアノードに接続され、他端がＧＳＭ方式の送信信号の入力端１５８に接続されたヘリカルインダクタ１５４と、一端がダイオード１４１のアノードに接続され、他端が入力端１５８に接続されたキャパシタ１５５と、一端がキャパシタ１５５の一端に接続され、他端が接地されたキャパシタ１５６と、一端がキャパシタ１５５の他端に接続され、他端が接地されたキャパシタ１５７とを有している。
【００４９】
図４に示したアンテナスイッチモジュール４０では、アンテナスイッチ３３は次のように構成されている。すなわち、アンテナスイッチ３３は、カソードがキャパシタ１３４の他端に接続されたＰＩＮダイオード１６１と、一端がダイオード１６１のアノードに接続されたヘリカルインダクタ１６２と、一端がヘリカルインダクタ１６２の他端に接続され、他端が接地されたキャパシタ１６３と、ヘリカルインダクタ１６２とキャパシタ１６３の接続点に設けられ、送信と受信とを切り換える制御信号が印加される制御端１６４と、一端がダイオード１６１のカソードに接続され、他端が接地されたキャパシタ１６５とを有している。
【００５０】
アンテナスイッチ３３は、更に、一端がダイオード１６１のカソードに接続されたヘリカルインダクタ１６６と、一端がヘリカルインダクタ１６６の他端に接続され、他端が接地されたキャパシタ１６７と、アノードがヘリカルインダクタ１６６の他端に接続されたＰＩＮダイオード１６８と、一端がダイオード１６８のカソードに接続され、他端が接地されたキャパシタ１６９と、一端がダイオード１６８のカソードに接続され、他端が接地された抵抗１７０と、一端がヘリカルインダクタ１６６の他端に接続され、他端がバンドパスフィルタ３７の入力端に接続されたキャパシタ１７１とを有している。アンテナスイッチ３３は、更に、一端がダイオード１６１のカソードに接続されたヘリカルインダクタ１７２と、一端がヘリカルインダクタ１７２の他端に接続され、他端がダイオード１６１のアノードに接続されたキャパシタ１７３とを有している。
【００５１】
図４に示したアンテナスイッチモジュール４０では、ローパスフィルタ３６は次のように構成されている。すなわち、ローパスフィルタ３６は、一端がダイオード１６１のアノードに接続され、他端がＤＣＳＭ方式の送信信号の入力端１７８に接続されたヘリカルインダクタ１７４と、一端がダイオード１６１のアノードに接続され、他端が入力端１７８に接続されたキャパシタ１７５と、一端がキャパシタ１７５の一端に接続され、他端が接地されたキャパシタ１７６と、一端がキャパシタ１７５の他端に接続され、他端が接地されたキャパシタ１７７とを有している。
【００５２】
図４におけるアンテナスイッチ３２では、制御端１４４に印加される制御信号がハイレベルのときには、２つのＰＩＮダイオード１４１，１４８が共にオン状態となり、ダイプレクサ３１に送信側のローパスフィルタ３４が接続される。一方、制御端１４４に印加される制御信号がローレベルのときには、２つのＰＩＮダイオード１４１，１４８が共にオフ状態となり、ダイプレクサ３１に受信側のバンドパスフィルタ３５が接続される。アンテナスイッチ３３の動作も、アンテナスイッチ３２と同様である。
【００５３】
図４に示したアンテナスイッチモジュール４０において、バンドパスフィルタ３５，３７は、弾性表面波素子によって構成されている。
【００５４】
次に、図１を参照して、本実施の形態に係る高周波電子回路モジュールについて説明する。図１は、本実施の形態に係る高周波電子回路モジュールのセラミック多層基板の表面における導体層のパターンとこの表面に搭載される素子の配置とを示している。図１において、ハッチングを施した部分が導体層を表している。本実施の形態に係る高周波電子回路モジュールは、図１に示したように、本実施の形態に係るモジュール用多層基板としてのセラミック多層基板１と、このセラミック多層基板１の表面にフリップチップボンディングによって搭載された２つのベアチップの弾性表面波素子２０とを備えている。２つの弾性表面波素子２０は、図３および図４におけるバンドパスフィルタ３５，３７を構成する。セラミック多層基板１の表面には、更に、４つのダイオード１１と、２つの抵抗１２と、１つのインダクタ１３が搭載されている。
【００５５】
セラミック多層基板１の構成は、図１０に示したセラミック多層基板１０１と同様である。すなわち、セラミック多層基板１は、セラミックで形成された複数の絶縁層１１１と、隣接する絶縁層１１１の間および表層の絶縁層１１１の表面に形成された導体層１１２と、複数の絶縁層を貫通して、複数の導体層１１２間を接続するビアホール１１３と、側面に形成された端子電極１１４とを含んでいる。また、セラミック多層基板１０１内には、導体層１１２によってインダクタ１１５やキャパシタ１１６が形成されている。
【００５６】
図２は、セラミック多層基板１の表面に対向する弾性表面波素子２０の面の構造の一例を示している。図２に示したように、弾性表面波素子２０は、圧電基板２１と、この圧電基板２１の一方の面に形成された櫛形電極２２および導体パターン２３と、導体パターン２３の端部に形成された端子２４Ａ，２４Ｂ，２４Ｇとを有している。端子２４Ａ，２４Ｂ，２４Ｇは、金等よりなる突起状の接続電極（バンプ）で構成されている。端子２４Ａは入力端子であり、端子２４Ｂは出力端子であり、４つの端子２４Ｇは接地用端子である。導体パターン２３は櫛形電極２２に接続されている。弾性表面波素子２０は、櫛形電極２２によって発生される弾性表面波を基本動作に使用する素子であり、本実施の形態ではバンドパスフィルタとしての機能を有する。
【００５７】
図１に示したように、セラミック多層基板１の表面には、この表面に搭載される各素子に接続される導体層２，２Ｇが形成されている。導体層２Ｇは、弾性表面波素子２０の接地用端子２４Ｇに接続される接地導体層であり、導体層２はその他の導体層である。接地導体層２Ｇは、セラミック多層基板１のビアホール１１３あるいは側面の端子電極１１４を経由して、マーザーボード上の接地導体層に接続されるようになっている。
【００５８】
本実施の形態では、接地導体層２Ｇは、弾性表面波素子２０の直下の領域すなわち弾性表面波素子２０に対向する領域を含む範囲に配置されている。１つの接地導体層２Ｇは、１つの弾性表面波素子２０における４つの接地用端子２４Ｇに接続されている。また、セラミック多層基板１の内部において、弾性表面波素子２０の直下の領域すなわち弾性表面波素子２０に対向する領域には、インダクタ１１５やキャパシタ１１６等の他の素子が設けられている。
【００５９】
セラミック多層基板１の表面の弾性表面波素子２０に対向する領域における接地導体層２Ｇの占有率は、５０％以上８０％以下であることが好ましく、７０％以上８０％以下であることが更に好ましい。その理由については、後で詳しく説明する。図１には、上記占有率を８０％とした例を示している。
【００６０】
次に、本実施の形態に係る高周波電子回路モジュールおよびモジュール用多層基板の作用および効果について説明する。
【００６１】
始めに、２つの比較例の高周波電子回路モジュールを作製してその特性を測定した実験結果について説明する。第１の比較例のモジュールは、セラミック多層基板の表面に弾性表面波素子のパッケージ品を搭載したものである。第２の比較例のモジュールは、セラミック多層基板の表面に、フリップチップボンディングによってベアチップの弾性表面波素子を搭載したものである。いずれの比較例のモジュールとも、回路構成は本実施の形態に係るモジュールと同様である。
【００６２】
図５は、第１の比較例の高周波電子回路モジュールのセラミック多層基板の表面における導体層のパターンとこの表面に搭載される素子の配置とを示している。図５において、ハッチングを施した部分が導体層を表している。第１の比較例の高周波電子回路モジュールは、セラミック多層基板２０１と、このセラミック多層基板２０１の表面に搭載された２つの弾性表面波素子のパッケージ品２２０とを備えている。セラミック多層基板２０１の表面には、この表面に搭載される各素子に接続される導体層２０２，２０２Ｇが形成されている。導体層２０２Ｇは、パッケージ品２２０の接地用端子に接続される接地導体層であり、導体層２０２はその他の導体層である。導体層２０２Ｇは、パッケージ品２２０の接地用端子毎に設けられている。図５に示したモジュールのその他の構成は、図１に示したモジュールと同様である。
【００６３】
図６は、第２の比較例の高周波電子回路モジュールのセラミック多層基板の表面における導体層のパターンとこの表面に搭載される素子の配置とを示している。図６において、ハッチングを施した部分が導体層を表している。第２の比較例の高周波電子回路モジュールは、セラミック多層基板３０１と、このセラミック多層基板３０１の表面に搭載された２つのベアチップの弾性表面波素子２０とを備えている。セラミック多層基板３０１の表面には、この表面に搭載される各素子に接続される導体層３０２，３０２Ｇが形成されている。導体層３０２Ｇは、弾性表面波素子２０の接地用端子に接続される接地導体層であり、導体層３０２はその他の導体層である。導体層３０２Ｇは、弾性表面波素子２０の接地用端子毎に設けられている。また、導体層３０２Ｇは、弾性表面波素子２０に対向する領域内では、弾性表面波素子２０の接地用端子に接続するための最低限の部分にのみ配置され、大部分は弾性表面波素子２０に対向する領域外に配置されている。図６に示したモジュールのその他の構成は、図１に示したモジュールと同様である。
【００６４】
各比較例において、セラミック多層基板２０１，３０１には、アルミナガラス複合セラミックを絶縁層とし、内導体層を１５層有するものを用いた。また、セラミック多層基板２０１，３０１の外形は、図５および図６における左右方向の長さが約８ｍｍ、図５および図６における上下方向の長さが約５ｍｍ、厚みが０．８ｍｍである。パッケージ品２２０の外形は、図５における左右方向の長さが２．５ｍｍ、図５における上下方向の長さが２．０ｍｍ、厚みが１ｍｍである。ベアチップの弾性表面波素子２０の外形は、図６における左右方向の長さが１．３ｍｍ、図６における上下方向の長さが０．８ｍｍ、厚みが０．３５ｍｍである。また、セラミック多層基板２０１の内部には、各パッケージ品２２０に対向する領域に、それぞれインダクタとキャパシタを配置した。同様に、セラミック多層基板３０１の内部には、各弾性表面波素子２０に対向する領域に、それぞれインダクタとキャパシタを配置した。第１の比較例と第２の比較例とでは、弾性表面波素子の形態と、セラミック多層基板２０１，３０１の表面における導体層のパターンが異なる他は、極力同じになるようにした。
【００６５】
セラミック多層基板２０１，３０１の表面における導体層は、以下のようにして形成した。すなわち、絶縁層上に銀をスクリーン印刷し、その表面をプレスして平坦化した後、焼結処理して、銀の焼結導体よりなる最下層を形成した。次に、この最下層の上に、ニッケルめっきと、金めっきを順に施して、３層構造の導体層を形成した。
【００６６】
セラミック多層基板２０１，３０１の表面における導体層と、ベアチップの弾性表面波素子２０以外の素子との接合は、以下のようにして行った。すなわち、導体層における素子との接合部に、はんだペーストを塗布し、その上に各素子を搭載した。次に、素子が搭載されたセラミック多層基板２０１，３０１をリフロー炉に通して、はんだの固着を行った。次に、セラミック多層基板２０１，３０１および素子に対してプラズマ洗浄を行った。
【００６７】
一方、セラミック多層基板３０１の表面における導体層とベアチップの弾性表面波素子２０との接合は、以下のようにして行った。すなわち、弾性表面波素子２０には、予め、図２に示したように、金スタッドバンプによって端子２４Ａ，２４Ｂ，２４Ｇを形成した。この弾性表面波素子２０を、端子２４Ａ，２４Ｂ，２４Ｇが導体層における接合部に接触するように、基板３０１の表面上に配置し、弾性表面波素子２０側から適当な荷重を掛けながら超音波を印加して、弾性表面波素子２０の金バンプと基板３０１の導体層の表面の金との接合を行った。
【００６８】
次に、図７を参照して、第１の比較例と第２の比較例について、弾性表面波素子を用いたバンドパスフィルタの通過帯域特性を測定した結果について説明する。図７には、最も相互干渉の影響の出やすいＤＣＳ方式の信号受信側のバンドパスフィルタ３７の周波数と挿入損失との関係を示している。図７において、点線は弾性表面波素子のパッケージ品２２０を用いた第１の比較例の場合の特性を示し、実線はベアチップの弾性表面波素子２０を用いた第２の比較例の場合の特性を示している。図７から分かるように、第２の比較例の場合には通過帯域付近にスプリアスが認められる。このスプリアスは、パッケージ品２２０を用いた場合や、弾性表面波素子の直下に素子を内蔵しない場合には認められない。従って、このスプリアスは、ベアチップの弾性表面波素子２０とその直下に内蔵された素子との間で、相互干渉が生じた結果現れたものと考えられる。
【００６９】
また、図７から、第２の比較例の場合には、帯域外における減衰が小さいことが分かる。これは、多層基板３０１の内部で電位が複雑に分布して、弾性表面波素子２０の接地が完全に行われていないことを示す。
【００７０】
次に、本実施の形態に係る高周波電子回路モジュールおよびモジュール用多層基板において、セラミック多層基板１の表面の弾性表面波素子２０に対向する領域における接地導体層２Ｇの占有率の好ましい範囲を求めるために行った実験の結果について説明する。図８は、この実験で用いた高周波電子回路モジュールのセラミック多層基板の表面における導体層のパターンとこの表面に搭載される素子の配置とを示している。図８において、ハッチングを施した部分が導体層を表している。この実験では、図８に示したように、セラミック多層基板１の表面の弾性表面波素子２０に対向する領域に配置された接地導体層２Ｇのうち、弾性表面波素子２０の端子との接続部を除いた部分の幅Ｗを変えることによって、上記占有率が４０％、５０％、６０％、７０％、８０％の５種類となるモジュールを作製して、それらの特性を比較した。なお、この実験で用いたモジュールの作製方法は、第２の比較例と同様である。
【００７１】
図９は、上記の５種類のモジュールについて、ＤＣＳ方式の信号受信側のバンドパスフィルタ３７の通過帯域特性、すなわち周波数と挿入損失との関係を求めた結果を示している。図９には、これらとの比較のために、符号ＰＫＧで示した線によって、第１の比較例の特性も示している。
【００７２】
図９から、占有率が５０％に満たないと、スプリアスが著しく増大し、また、帯域外の減衰が著しく阻害されることが分かる。また、占有率が７０％以上になると、第１の比較例に比べて帯域外の減衰が大きくなることが分かる。一方、占有率を８０％よりも大きく取ろうとすると、多層基板１の表面の導電層と弾性表面波素子２０の端子との接続部を著しく小さくすることになり、金−金の接合部が不安定になる。従って、占有率の上限は８０％となった。これらのことから、占有率は、５０％以上８０％以下であることが好ましく、７０％以上８０％以下であることが更に好ましい。
【００７３】
以上説明したように、本実施の形態では、セラミック多層基板１は、その表面において弾性表面波素子２０に対向する領域に配置され、弾性表面波素子２０の接地用端子２４Ｇに接続された接地導体層２Ｇを有している。セラミック多層基板１は、更に、その内部において弾性表面波素子２０に対向する領域に配置された他の素子を有している。従って、本実施の形態によれば、弾性表面波素子２０とセラミック多層基板１内の素子との間に配置された接地導体層２Ｇによって、弾性表面波素子２０とセラミック多層基板１内の素子とを電磁気的に分離でき、これにより弾性表面波素子２０とセラミック多層基板１内の素子との間における相互干渉を抑制することができる。従って、本実施の形態によれば、ベアチップの弾性表面波素子２０をセラミック多層基板１に対してフリップチップボンディングによって搭載することによりモジュールの低背化および小型化が可能になると共に、セラミック多層基板１の内部において弾性表面波素子２０に対向する領域にも他の素子を配置することができることからセラミック多層基板１の小型化が可能になる。その結果、本実施の形態によれば、モジュールの低背化および小型化が可能になる。
【００７４】
また、本実施の形態によれば、弾性表面波素子２０の４つの接地用端子２４Ｇは、セラミック多層基板１の表面において弾性表面波素子２０に対向する領域内に配置された接地導体層２Ｇに対してほぼ最短の距離で接続されるので、接地用端子２４Ｇと接地導体層２Ｇとの接続関係が均一化され、これにより弾性表面波素子２０において所望の帯域外の減衰を大きくすることができる。
【００７５】
これらのことから、本実施の形態によれば、モジュールの特性の劣化を防ぎながらモジュールの小型化が可能になる。
【００７６】
また、本実施の形態において、セラミック多層基板１の表面の弾性表面波素子２０に対向する領域における接地導体層２Ｇの占有率を、５０％以上８０％以下、好ましくは７０％以上８０％以下とした場合には、モジュールの特性の劣化をより確実に防止することができる。
【００７７】
また、本実施の形態では、多層基板としてセラミック多層基板１を用いたので、多層基板内に、低損失の素子を寸法精度よく形成することができる。
【００７８】
なお、本発明は上記実施の形態に限定されず、種々の変更が可能である。例えば、実施の形態では、本発明を携帯電話のアンテナスイッチモジュールに適用した例を示したが、本発明は、多層基板と弾性表面波素子を含むものであれば、他のモジュールにも適用することができる。また、多層基板はセラミック多層基板に限らず、絶縁層に他の材料を用いた多層基板でもよい。
【００７９】
【発明の効果】
以上説明したように請求項１ないし４のいずれかに記載の高周波電子回路モジュールによれば、弾性表面波素子と多層基板内の素子との間に配置された接地導体層によって、弾性表面波素子と多層基板内の素子とを電磁気的に分離でき、これにより弾性表面波素子と多層基板内の素子との間における相互干渉を抑制することができる。また、本発明によれば、弾性表面波素子の接地用端子は、多層基板の表面において弾性表面波素子に対向する領域内に配置された接地導体層に対してほぼ最短の距離で接続されるので、接地用端子と接地導体層との接続関係が均一化され、これにより弾性表面波素子において所望の帯域外の減衰を大きくすることができる。これらのことから、本発明によれば、モジュールの特性の劣化を防ぎながらモジュールの小型化が可能になるという効果を奏する。
【００８０】
また、請求項２記載の高周波電子回路モジュールによれば、多層基板の表面の弾性表面波素子に対向する領域における接地導体層の占有率を、５０％以上８０％以下としたので、モジュールの特性の劣化をより確実に防止することができるという効果を奏する。
【００８１】
また、請求項３記載の高周波電子回路モジュールによれば、多層基板の表面の弾性表面波素子に対向する領域における接地導体層の占有率を、７０％以上８０％以下としたので、モジュールの特性の劣化をより確実に防止することができるという効果を奏する。
【００８２】
また、請求項４記載の高周波電子回路モジュールによれば、多層基板を、セラミックで形成された複数の絶縁層を有するセラミック多層基板としたので、多層基板内に、低損失の素子を寸法精度よく形成することができるという効果を奏する。
【００８３】
また、請求項５ないし８のいずれかに記載のモジュール用多層基板によれば、弾性表面波素子と多層基板内の素子との間に配置された接地導体層によって、弾性表面波素子と多層基板内の素子とを電磁気的に分離でき、これにより弾性表面波素子と多層基板内の素子との間における相互干渉を抑制することができる。また、本発明によれば、弾性表面波素子の接地用端子は、多層基板の表面において弾性表面波素子に対向する領域内に配置された接地導体層に対してほぼ最短の距離で接続されるので、接地用端子と接地導体層との接続関係が均一化され、これにより弾性表面波素子において所望の帯域外の減衰を大きくすることができる。これらのことから、本発明によれば、モジュールの特性の劣化を防ぎながらモジュールの小型化が可能になるという効果を奏する。
【００８４】
また、請求項６記載のモジュール用多層基板によれば、多層基板の表面の弾性表面波素子に対向する領域における接地導体層の占有率を、５０％以上８０％以下としたので、モジュールの特性の劣化をより確実に防止することができるという効果を奏する。
【００８５】
また、請求項７記載のモジュール用多層基板によれば、多層基板の表面の弾性表面波素子に対向する領域における接地導体層の占有率を、７０％以上８０％以下としたので、モジュールの特性の劣化をより確実に防止することができるという効果を奏する。
【００８６】
また、請求項８記載のモジュール用多層基板によれば、セラミックで形成された複数の絶縁層を有するので、多層基板内に、低損失の素子を寸法精度よく形成することができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係る高周波電子回路モジュールのセラミック多層基板の表面における導体層のパターンと素子の配置とを示す説明図である。
【図２】図１に示したセラミック多層基板の表面に対向する弾性表面波素子の面の構造の一例を示す説明図である。
【図３】本発明の一実施の形態が適用されるデュアルバンド型携帯電話における高周波回路の構成の一例を示すブロック図である。
【図４】図３におけるアンテナスイッチモジュールの回路構成の一例を示す回路図である。
【図５】第１の比較例の高周波電子回路モジュールのセラミック多層基板の表面における導体層のパターンと素子の配置とを示す説明図である。
【図６】第２の比較例の高周波電子回路モジュールのセラミック多層基板の表面における導体層のパターンと素子の配置とを示す説明図である。
【図７】第１の比較例と第２の比較例におけるバンドパスフィルタの通過帯域特性を示す特性図である。
【図８】本実施の形態における接地導体層の占有率の好ましい範囲を求めるための実験で用いた高周波電子回路モジュールのセラミック多層基板の表面における導体層のパターンと素子の配置とを示す説明図である。
【図９】図８に示した高周波電子回路モジュールにおけるバンドパスフィルタの通過帯域特性を示す特性図である。
【図１０】携帯電話におけるアンテナスイッチ部のモジュールの一例を示す断面図である。
【図１１】弾性表面波素子のパッケージ品の構造の一例を示す説明図である。
【符号の説明】
１…セラミック多層基板、２…導体層、２Ｇ…接地導体層、２０…弾性表面波素子、２１…圧電基板、２２…櫛形電極、２３…導体パターン、２４Ａ…入力端子、２４Ｂ…出力端子、２４Ｇ…接地用端子。
【図１】
0004067760.tif 000002
【図２】
0004067760.tif 000003
【図３】
0004067760.tif 000004
【図４】
0004067760.tif 000005
【図５】
0004067760.tif 000006
【図６】
0004067760.tif 000007
【図７】
0004067760.tif 000008
【図８】
0004067760.tif 000009
【図９】
0004067760.tif 000010
【図１０】
0004067760.tif 000011
【図１１】
0004067760.tif 000012