(57)【特許請求の範囲】
【請求項１】
温度および動作電圧を含む環境要因に反応する抵抗型クロスポイントメモリ（ＲＸＰｔＭ）セルアレイデバイス（１２）において、前記アレイ（１２）の選択されたＲＸＰｔＭセル（１４）の抵抗値を検出するために用いられるセンス増幅器（２６）の再較正が必要とされるかを、前記ＲＸＰｔＭセルアレイ（１２）の時間とともに変動する動作パラメータの現在の値を考慮して検査する方法であって、
前記ＲＸＰｔＭセルのうちの選択された組の各セル（１４）の抵抗が、選択された事前充電されたコンデンサ（５４）に直列に接続されている間に、前記ＲＸＰｔＭセルアレイ（１２）の現在の動作パラメータを適用して、前記選択された組の各セルについて平均された時間値を表す平均時間値（１ＡＴＶ）を規定するステップと、
前記選択されたＲＸＰｔＭセル（１４）の抵抗と、前記選択された事前充電されたコンデンサ（５４）との直列の接続を示す時間値（ｔ）を決定するステップと、
前記時間値（ｔ）と前記平均時間値（１ＡＴＶ）とを比較し、それらの差の値を決定するステップと、
前記差の値が第１の所定の範囲を超える場合には、前記センス増幅器（２６）を再較正するステップと、を含む、方法。
【請求項２】
前記差の値が前記第１の所定の範囲を超え、かつ、第２の所定の範囲も超える場合には、前記差の値を無視して、前記センス増幅器（２６）を再較正しないステップをさらに含む、請求項１に記載の方法。
【請求項３】
温度および動作電圧を含む環境要因に反応する抵抗型クロスポイントメモリ（ＲＸＰｔＭ）デバイス（１２）は、
複数の前記ＲＸＰｔＭセル（１４）であって、前記複数のＲＸＰｔＭセルの各々は、一対の磁気層を含み、前記磁気層の一方の層（３４）は磁気の向きが固定され、前記磁気層の他方の層（３６）は磁気の向きが変更可能であり、前記複数のＲＸＰｔＭセルの各々は、前記一対の磁気層（３４、３６）間に配置された抵抗層（３８）を含み、前記複数のＲＸＰｔＭセルの各々（１４）が、前記他方の磁気層の各磁気の向きに依存する特有の抵抗を有するようになっていることからなる、複数の前記ＲＸＰｔＭセルと、
前記複数のＲＸＰｔＭセル（１４）の前記一対の磁気層（３４、３６）において互いに交差し、前記磁気層のそれぞれ一方に電気的に接続される格子状の導体と、
前記セル（１４）のうちの選択されたセルの抵抗を検出する（読み取る）ために、前記複数のＲＸＰｔＭセル（１４）に関連付けられた可変較正（すなわち、較正状態を変更することが可能な）センス増幅器（４４）と、
前記センス増幅器（４４）の較正を検査して、選択されたＲＸＰｔＭセル（１４）の読み取りを現在の環境要因を考慮して行うための較正コントローラ（５０）であって、前記複数のＲＸＰｔＭセル（１４）と、前記センス増幅器（４４）とに関連付けられた、較正コントローラと、
を備える、請求項１に記載の方法。
【請求項４】
温度および動作電圧を含む環境要因に反応する抵抗型クロスポイントメモリ（ＲＸＰｔＭ）デバイス（１２）は、１つの基板（４２）を備えており、
前記１つの基板（４２）は、
前記可変較正センス増幅器（４４）と、
前記較正コントローラ（５０）と、
を全て支持しており、
前記較正コントローラ（５０）が、
前記ＲＸＰｔＭセル（１４）の下流に設置され、負荷電流により放電されるコンデンサ（５４）を有する積分器（７０）と、
前記コンデンサ（５４）の下流に設置され、前記コンデンサ（５４）の電圧を比較する比較器（６２）と、
前記比較器（６２）の下流に設置され、前記比較器（６２）からの出力信号をカウントし格納するプリセット可能なカウンタ（６４）と、
を備える、請求項３に記載の方法。
【請求項５】
前記較正コントローラ（５０）が、
前記複数のＲＸＰｔＭセル（１４）のうちの選択された１つのセルと前記積分器（７０）とに定電圧を印加するための回路手段と、
前記コンデンサ（５４）から時間とともに変動するコンデンサ放電電圧信号を受信し、かつ前記コンデンサ（５４）が選択された電圧レベルまで放電したことを示す信号を出力する前記比較器（６２）と、
前記出力された比較器信号の値に応じて、導通状態と非導通状態とを切り換える切り換え式接合器（５６）と、
クロックカウントパルス（５８）を生成するクロック源（６０）と、
前記切替え式接合器（５６）が導通状態である間に、前記切替え式接合器（５６）を介して前記クロック源（６０）からクロックカウントパルス（５８）を受信する前記プリセット可能なカウンタ（６４）と、
を備える、請求項４に記載の方法。
【請求項６】
自己較正抵抗型クロスポイントメモリ（ＲＸＰｔＭ）セルアレイチップ（４０）は、複数の前記メモリセルのアレイ（１２）を画定する基板（４２）と、それぞれが、前記複数の前記メモリセルのアレイ（１２）の前記メモリセル（１４）のグループに関連付けられるセンス増幅器のアレイ（４４）と、前記関連付けられたセンス増幅器を介して前記各メモリセル（１４）からのデータ読み取りの有効性を検査するための回路手段とを有し、前記チップ（４０）は、
基板（４２）と、
前記基板（４２）上に画定される複数のＲＸＰｔＭセルの矩形状のアレイ（１２）であって、前記ＲＸＰｔＭセルの各々のセル（１４）が、一対の磁気層（３４、３６）を含み、前記一対の磁気層（３４、３６）の磁化の相対的な方向に応じた抵抗値を有することからなる、複数のＲＸＰｔＭセルの矩形状のアレイと、
前記アレイ（１２）の前記複数のＲＸＰｔＭセルの各セル（１４）において互いに交差し、前記複数のＲＸＰｔＭセルの各セル（１４）に電気的に接続される格子状の導電性のワード線およびビット線（１６、１８）であって、前記アレイ（１２）の各ＲＸＰｔＭセル（１４）の前記抵抗値は、前記各メモリセル（１４）において交差する前記ワード線と前記ビット線（１６、１８）との間に接続されることからなる、格子状の導電性のワード線およびビット線と、
前記複数のＲＸＰｔＭセル（１４）のうちの選択されたセルの抵抗を検出するために、前記基板（４２）上に形成され、前記複数のＲＸＰｔＭセル（１４）のうちの複数のセルにそれぞれが関連付けられた、可変較正センス増幅器のアレイ（４４）と、
前記複数のメモリセル（１４）のうちの選択されたメモリセルと、前記特定のセンス増幅器（２６）との電気的接続を検査して、前記特定のセンス増幅器（２６）について許容可能な較正を行うために、前記基板（４２）上に形成され、前記ＲＸＰｔＭセルのアレイ（１２）と前記センス増幅器のアレイ（４４）とに関連付けられた、較正コントローラ（５０）と、
を備える、請求項１に記載の方法。
【請求項７】
前記較正コントローラ（５０）が、
前記ＲＸＰｔＭセル（１４）の下流に設置され、負荷電流により放電されるコンデンサ（５４）を有する積分器（７０）と、
前記コンデンサ（５４）の下流に設置され、前記コンデンサ（５４）の電圧を比較する比較器（６２）と、
前記比較器（６２）の下流に設置され、前記比較器（６２）からの出力信号をカウントし格納するプリセット可能なカウンタ（６４）と、
を備える、請求項６に記載の方法。
【請求項８】
前記較正コントローラ（５０）が、前記コンデンサ（５４）用の制御された充電電圧源への接続を有するスイッチ（５４’）をさらに備え、前記スイッチ（５４’）は、閉じられると、前記コンデンサ（５４）を事前充電するために、前記制御された充電電圧を前記コンデンサ（５４）に伝える、請求項７に記載の方法。
【請求項９】
前記積分器（７０）が、前記事前充電されたコンデンサ（５４）と、前記複数のＲＸＰｔＭセル（１４）の中から選択された抵抗性負荷（６６）と、を備える、請求項７に記載の方法。
【請求項１０】
前記比較器（６２）が、前記事前充電されたコンデンサ（５４）への接続と、基準電圧源への接続と、を含む、請求項７に記載の方法。
【請求項１１】
前記プリセット可能なカウンタ（６４）が、前記比較器（６２）の制御下で開閉する切替え式接合器（５６）を介して前記比較器（６２）に接続するための接続部と、前記切替え式接合器（５６）を介してクロックパルス（５８）のクロック源（６０）に接続するための接続部とを含む、請求項７に記載の方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、データ記憶およびデータ取り出し（データ検索）のための装置を用いた検査方法に関する。具体的には、本発明は、抵抗性交点メモリ（ｒｅｓｉｓｔｉｖｅ ｃｒｏｓｓ ｐｏｉｎｔ ｍｅｍｏｒｙ：ＲＸＰｔＭ、または、抵抗型クロスポイントメモリ）セルアレイ（その一例は、磁気ランダムアクセスメモリ（ＭＲＡＭ）である）に関し、そのアレイ内のメモリセルの抵抗状態を検出し、そのメモリセルから格納されたデータ値を読み取るための回路を用いた検査方法に関する。ＭＲＡＭを使用しない他のＲＸＰｔＭの形態が将来開発されるであろうが、本発明の方法は、そのようなＲＸＰｔＭにも適用することができるものと考えられる。より詳細には、本発明は、メモリセルの抵抗値を検出し、メモリセルから格納されているデータ値を読み取る際に用いられるセンス増幅器を許容可能なレベルまで較正するための検査を行い、必要な場合には、メモリセル内に格納されているデータを全く破壊することなくセンス増幅器の再較正を開始するための方法に関する。
【０００２】
【従来の技術】
磁気ランダムアクセスメモリ（「ＭＲＡＭ」）は、データを長期間記憶することが可能な不揮発性メモリである。典型的なＭＲＡＭデバイス（または、ＭＲＡＭ装置。本明細書においてデバイスには、装置も含まれる）は、メモリセルのアレイを含む。メモリセルの行に沿ってワード線が延在し、メモリセルの列に沿ってビット線が延在する。メモリセルはそれぞれ、ワード線とビット線との交点に配置され、各メモリセルは磁気材料の２つの集合体を含む。集合体のうちの一方は磁気的に固定されており、他方は磁気的に変更可能である。メモリセルは、固定された材料および変更可能な材料の相対的な磁化の向きとして１ビットの情報を格納する。換言すると、任意の所与の時点における各メモリセルの磁化は、２つの安定した向きのうちの１つを有する。これら２つの安定した向きは、「平行」および「逆平行」な磁気の向きと呼ばれ、たとえば、「０」および「１」の論理値を表す。メモリセルの抵抗は、「０」の値を格納するか、「１」の値を格納するかに応じて変化する。すなわち、メモリセルの抵抗は、固定された磁気材料および変更可能な磁気材料の磁化の向きが平行である場合には、第１の値「Ｒ」であり、磁化の向きが逆平行である場合には、メモリセルの抵抗は第２の値Ｒ＋ΔＲに増加する。選択されたメモリセルの相対的な磁化の向き（従って、メモリセルの論理状態）は、その選択されたメモリセルの抵抗値を検出することにより読み取ることができる。
【０００３】
ＭＲＡＭデバイスの読み取りおよび書込み動作は、たとえば、ハードドライブのような従来の長期間記憶装置の読み取りおよび書込み動作よりも数桁速く実行することができる。さらに、ＭＲＡＭデバイスはよりコンパクトにすることができ、ハードドライブおよび他のそのような従来の長期間データ記憶装置よりも消費電力を少なくすることができる。
【０００４】
しかしながら、アレイ内の１つのメモリセルの抵抗状態を検出する（それにより、データ値を「読み取る」）信頼性は低くなる可能性が高い。アレイ内の全てのメモリセルは、多数の平行な経路（すなわち、ビット線およびワード線）を介して互いに結合される。１つの交点において確認される抵抗は、他の行および列内のメモリセルの抵抗に平行なその交点にあるメモリセルの抵抗に等しくなる（メモリセルのアレイは、交点抵抗網として特徴付けることができる）。
【０００５】
ＭＲＡＭデバイス内のメモリセルの抵抗状態を確実に検出することが必要とされる。
【０００６】
現在、センス増幅器を用いて、アレイの選択されたメモリセルに関連する抵抗値を検出することが知られている。しかしながら、センス増幅器が許容可能な較正状態を有するか、あるいは再較正される必要があるかを判定することは、従来では、メモリセルのアレイが形成されるチップの外で実行される。さらに、いつ新しいセンス増幅器の再較正が必要とされるかを判定し、その再較正を実行する従来の方法は、メモリセル内のデータを破壊する。基本的に、そのようなセンス増幅器の較正は試験室で行われる手順である。
【０００７】
さらに、この検出動作を確実に実行できるようにするセンス増幅器の較正は、ＲＸＰｔＭアレイの２つの側面について同時に補償する。これらの２つの側面は、「全般的（グローバル）」要因と「環境的」要因であると見なすことができる。すなわち、センス増幅器は、時間が経過しても変化することのないメモリセルアレイの全般的要因について補償または較正される。これらの全般的要因には、メモリセルアレイの製造中に生じるプロセスおよび形状変動（すなわち、たとえば、結果として閾値電圧変動、ならびに抵抗およびキャパシタンス変動を生じさせる回路設計の非対称性および製造の不均一性）等の影響が含まれる。同時に、その際、そのＲＸＰｔＭアレイに対して存在する環境的要因も補償される。しかしながら、時間とともに変化することのない全般的要因についての補償は、時間とともに変化する環境的パラメータについて必要とされる補償には対処しない。これらの環境的パラメータには、ＲＸＰｔＭアレイの動作温度、および電源電圧変動のような要因が含まれる。
【０００８】
【発明が解決しようとする課題】
従って、本発明の目的は、ＲＸＰｔＭに格納されているデータ値を確実に読み取るために、いつセンス増幅器のオフセット（すなわち、較正）値を再較正することが必要であるかを判定するための方法を提供することである。
【０００９】
本発明のさらに別の目的は、増幅器が「較正状態から外れている」状態にあることによりデータを損失する前に、いつセンス増幅器を再較正することが必要であるかを判定するための方法を提供することである。
【００１０】
また本発明の目的は、ＲＸＰｔＭアレイに格納されているデータを損失することなく、そのようなセンス増幅器の再較正を実行することである。
【００１１】
本発明のさらに別の目的は、そのような方法を、ＲＸＰｔＭセルアレイと同じチップにおいて実施することである。
【００１２】
【課題を解決するための手段】
これらの目的は本発明によって達成される。本発明の一態様によれば、１組のＲＸＰｔＭセルの抵抗状態を検出するためにセンス増幅器が用いられ、その組の各メモリ素子毎の「０」または「１」のデジタル値を、複数の検出方法を用いて、個々のセル読み取りデータと平均データ値とを比較することにより求める。その検出方法は「時間値」を用いる。「時間値」といったのは、センス増幅器を有するＲＸＰｔＭセルに動作電圧が印加されるときに、個々のＲＸＰｔＭセルの抵抗値が、電流−時間変換によって決定されるからである。
【００１３】
ＲＸＰｔＭセルの組について「平均時間値」（average time value：ＡＴＶ、または、ＡＶＴ。以下ではＡＴＶと記載）が決定され、一対の検査限界値（それぞれ「短絡」値および「開路」値と呼ぶ）が、たとえば、（１／４）ＡＴＶおよび４ＡＴＶという好ましい時間値に設定される。他の値の「短絡」および「開路」検査限界値が用いられる場合があることは理解されよう。しかしながら、重要なことは、「短絡」値以下の個々の時間値、または「開路」値以上の個々の時間値を有する組の任意のメモリセルは「動作不能」としてラベル付けされ、いつセンス増幅器の再較正が必要とされるかを判定する際には使用されないということである。すなわち、短絡されたメモリセルあるいは開路状態にされたメモリセルは、センス増幅器の再較正の必要性を判定するために用いられるメモリセルの組には含まれない。
【００１４】
さらに別の一対の再較正高限界値／再較正低限界値（再較正Ｈｉ／Ｌｏ限界値）が決定される。これらの再較正Ｈｉ限界値及び再較正Ｌｏ限界値は、たとえば、（１／２）ＡＴＶおよび２ＡＴＶとして決定されることが好ましい。この場合も、他の値の再較正Ｈｉ／Ｌｏ限界値が選択される場合があることが理解されよう。しかしながら、その一対の再較正Ｈｉ／Ｌｏ限界値は、「短絡」値と「開路値」との間に存在することは、上記の説明から理解されよう。
【００１５】
データが格納されているアレイの各メモリセルについて、そのメモリセルの初期「読み取り」動作と同時に、センス増幅器を用いて、そのメモリセルの抵抗値が検出される。（尚、本明細書において、「メモリセルを読み取る」とは、メモリセルに格納された情報すなわちデータを読み取ることを意味する）。「短絡」あるいは「開路」状態が検出される場合には、再較正検査結果は無視される。すなわち、短絡されているメモリセルあるいは開路状態のメモリセルは再較正を起動しない。しかしながら、「短絡」あるいは「開路」状態が検出されない場合には、メモリセルの抵抗の検査結果が、再較正Ｈｉ／Ｌｏ限界値と比較される。そのセルの抵抗が、再較正Ｈｉ／Ｌｏ限界値の対の範囲内（すなわち、その間）にあることが指示される限り、メモリセルの読み取りが続行され、そのメモリセルのセンス増幅器の再較正は開始されない。一方、再較正Ｈｉ／Ｌｏ限界値を超えている（これは、読み取られるセルの「時間値」が（１／２）ＡＴＶより小さいか、または、２ＡＴＶより大きいが、（１／４）ＡＴＶよりは小さくないか、または、４ＡＴＶよりは大きくないことを意味する）場合には、メモリセルの読み取りは中止され、そのメモリセルに格納されているデータは変化しないように保護され、センス増幅器の再較正が開始され、このセンス増幅器の再較正が完了した後に、メモリセルに格納されているデータが読み取られる。
【００１６】
上記に加えて、較正コントローラが、メモリセルのアレイとともに同じチップ上に作製される入力／出力コントローラの一部をなす。したがって、アレイのメモリセルに格納されている値を決定するために、読み取り動作を実行する度に、データ値をメモリセルから読み取る前に、オンチップ増幅器検査、および必要であれば再較正が行われる。あるセルの抵抗値を検出する（すなわち、データ値を読み取る）ために用いられるセンス増幅器のオンチップ検査および再較正は、そのアレイに近接したチップ上で行われるので、この検出プロセスを実行するためにかかる時間および電力は最小限に抑えられる。さらに、そのアレイのセルに格納されているデータの完全性が維持される。なぜなら、データを収容しているメモリセルの抵抗値を検出しているセンス増幅器が適正に較正されており、メモリセルについて実行される読み取り動作から正確な結果が得られるであろう、ということが確認されるまでデータが読み取られないからである。
【００１７】
本発明の他の態様および利点は、本発明の原理を例示した、添付の図面及び下記の詳細な説明から明らかになるであろう。
【００１８】
【発明の実施の形態】
本発明は、メモリセルアレイと、センス増幅器アレイと、入力／出力（Ｉ／Ｏ）コントローラとを全て１つのチップ上に備えるＭＲＡＭメモリデバイス（または、ＭＲＡＭメモリ装置）において実現されるのが最も好ましい。すなわち、メモリセルアレイ、センス増幅器アレイ、及びＩ／Ｏコントローラの構成要素が全て同じチップ上に形成される。さらに、Ｉ／Ｏコントローラは、データがその特定のセルから読み取られる前に、そのアレイの各メモリセルに対して増幅器再較正評価プロセスを実行するという役割を果たす増幅器較正コントローラを備える。したがって、そのアレイのセルに格納されているデータは、ＲＸＰｔＭアレイの全般的条件あるいは環境的条件に対する較正状態から外れたセンス増幅器でデータを読み取ろうとすることにより、改変されたり、破壊されたりすることは決してない。時間とともに変化するＲＸＰｔＭアレイの環境条件は、そのアレイのセルから回収されるデータの信頼性に有害な影響を及ぼすようになる前に、センス増幅器を再較正することにより補償される。
【００１９】
図１に、メモリセル１４のアレイ１２を含むＭＲＡＭデバイス１０を概略的に示す。メモリセル１４は、そのアレイの行および列として配列され、行はｘ方向に沿って延在し、列はｙ方向に沿って延在する。本発明の説明を簡単にするために、図１には比較的少数のメモリセル１４を示した。実際には、任意のサイズのアレイを用いることができる。
【００２０】
ワード線１６として機能する導電性の配線（またはパターン）が、メモリセルアレイ１２の平面内をｘ方向に沿って延在する。ビット線１８として機能する他の導電性の配線が、メモリセルアレイ１２の平面内をｙ方向に沿って延在する。アレイ１２の各行について１つのワード線１６を、及び、アレイ１２の各列について１つのビット線１８を設けることができる。各メモリセル１４は、対応するワード線１６とビット線１８との交点に位置するため、「抵抗性交点メモリ」セルアレイ、あるいはＲＸＰｔＭと呼ばれる。
【００２１】
メモリセル１４は、特定のタイプのデバイスに制限されない。たとえば、メモリセル１４は、スピン依存トンネル（「ＳＤＴ：spin dependent tunneling」）接合素子を利用するために製造される場合がある。しかしながら、各メモリセル１４の抵抗値は、特定のセルに格納されているデータビットの値（すなわち、１あるいは０）に依存する。
【００２２】
図１に示すように、ＲＸＰｔＭセルアレイ１２は、行デコード回路２０も備える。読み取り動作中に、行デコード回路２０は、定電源電圧Ｖｓまたはグランド電位を、ワード線１６のうちの選択されたワード線に印加することができる。定電源電圧Ｖｓを、外部回路によって供給することもできる。
【００２３】
ＲＸＰｔＭセルアレイ１２は、読み取り動作中に、選択されたメモリセル１４の抵抗を検出するためのセンス増幅器回路と、書込み動作中に、選択されたメモリセル１４の磁化をある向きに配向させるための書込み回路とをさらに備える。センス増幅器回路は全体として２２で示される。書込み回路は、本発明の説明を簡単にするために、図示していない。
【００２４】
センス増幅器回路２２は、複数のステアリング回路２４およびセンス増幅器２６を備える。また、この回路２２は、積分器、比較器およびプリセット可能なカウンタ（図１には、これらの構成要素は個別には示されていない）を含む、アナログ／デジタルコンバータを備えることが好ましい。各ステアリング回路２４には多数のビット線１８が接続される。各ステアリング回路２４は、各ビット線１８を、動作電位源あるいはセンス増幅器２６のいずれかに接続する１組のスイッチを備える。センス増幅器２６の出力はデータレジスタ２８に供給され、さらにデータレジスタ２８は、Ｉ／Ｏコントローラ回路３０を介して、ＭＲＡＭデバイス１０の出力（矢印を付した数字３２によって示す）に結合される。Ｉ／Ｏコントローラ３０は、ＭＲＡＭデバイス１０の全体を制御する（それゆえ、さらに後述するように、図１のＩ／Ｏコントローラ３０のサブ構成部分は破線の四角によって囲まれる）。出力３２を互いに（すなわち、たとえば、共有されるデータＩ／Ｏポートを介して）共通に使用することができる。
【００２５】
ここで図２ａおよび図２ｂを参照すると、典型的なＳＤＴ接合メモリセル１４は、磁化の向きが「ピン止めされた」、すなわち固定された磁気層３４を含む。層３４は、ピン止めされた層３４の平面内で配向されており、かつ、対象とする範囲内の大きさを有する磁界が加えられる場合でも向きが変化しないように、その平面内において選択された方向に固定された磁化を有する。また、ＳＤＴ接合素子１４は、ピン止めされていない磁化の向きを有する「フリー」層３６も備える。より正確には、層３６の磁化を、いずれも層３６の平面内に存在する２つの方向のいずれかに選択的に配向させることができる。フリー層３６およびピン止めされた層３４の磁化が概ね同じ方向にある場合（図２ａの矢印で示す）には、その配向（すなわち、向き）は「平行」であると呼ばれる。フリー層３６およびピン止めされた層（以下、ピン止め層）３４の磁化が概ね逆の方向にある場合（図２ｂを参照）には、その配向は「逆平行」であると呼ばれる。フリー層３６の磁化の向きは、書込み電流を、メモリセル１４を横切るワード線１６およびビット線１８に加えることにより、選択的に定めることができる。
【００２６】
フリー層３６およびピン止め層３４は、抵抗層（ここでは、絶縁トンネル障壁）３８によって分離される。絶縁トンネル障壁３８によって、フリー層３６とピン止め層３４との間に、量子力学的なトンネル効果が生じるようになる。このトンネル効果現象は電子スピンに依存し、ＳＤＴ接合素子１４の抵抗は、フリー層３６とピン止め層３４の磁化の相対的な向きの関数になる。この場合も、ＳＤＴ接合素子１４の抵抗は、フリー層３６とピン止め層３４の磁化の向きが平行である場合には、第１の値Ｒを有し、磁化の向きが逆平行である場合には第２の値Ｒ＋ΔＲを有することになる。
【００２７】
図３に、読み取り動作中の選択されたメモリセル１４を示す。メモリセル１４にデータ値を格納した書込み動作中において、選択されたメモリセル１４のフリー層３６における磁化の向きは、そのメモリセル１４を横切るワード線１６およびビット線１８の両方に電流を加えることにより定められた。ワード線１６およびビット線１８に電流を加えることにより、フリー層３６の磁化は、平行配向のうちの選択された配向に、または、その逆平行配向に回転させることができた。こうして、セル１４の線１６と１８との間の抵抗値（すなわち、ＲあるいはＲ＋ΔＲ）は、格納されているデータ値に関連付けられる。
【００２８】
図４は、本発明を具現化するＭＲＡＭメモリチップ４０を示す。図４を参照すると、ＭＲＡＭチップは基板４２を備えており、その上にセルのアレイ１２を含むＭＲＡＭデバイス１０が形成されることがわかる。また、同じ基板４２の上には、複数のセンス増幅器２６を含むセンス増幅器アレイ４４も形成される。センス増幅器２６については、上記の図１の説明を思い起こされたい。グローバルコントローラ回路４６が、増幅器２６のアレイ４４とメモリセルのアレイ１２とのインターフェースを制御する。グローバルコントローラ回路４６は、行回路２０および列回路２２を備えており、また、（図４の両側矢印で示すように）入力／出力ポート４８を介して、アレイ１２に対するデータの通信も仲介する。グローバルコントローラ回路４６は、本明細書に記載した回路以外の回路部分を備えるが、このグローバルコントローラ回路４６が較正コントローラ５０を備えることに留意することが重要である。
【００２９】
較正コントローラ５０は、メモリセルアレイ１２のメモリセルからデータビットを読み取って（すなわち、関連する抵抗値を検出して）、選択されたメモリセルの読み取りを行う増幅器アレイ４４のセンス増幅器のうちの１つの較正状態を検査するために、グローバルコントローラ回路４６からの各コマンドに対して動作する。
【００３０】
図５は、ある特定のセンス増幅器が正確に較正されているか否かに関する判定を行うために、かつ正確に較正されていない場合には、その特定のセンス増幅器の較正を開始するために、本発明に従って使用されることが好ましい時間対電圧の関係を示す。ここで図５および図７を相互に参照すると、図５では、ある特定の時間値が「１」の値を有するものとして示され、１ＡＴＶ（平均時間値）とラベル付けされていることがわかる。１ＡＴＶとして示される時間間隔は、選択されたメモリセルに関連する積分回路と、事前充電された積分コンデンサと、積分器と、比較器と、プリセット可能なカウンタとを用いて典型的なメモリセル（すなわち、メモリセルアレイ１２のセルのうちの典型的なセル）の選択された組のメモリセルを個々に検査（すなわち、接続）することにより決定される。その結果、積分コンデンサは積分器を介して時間とともに放電され、Ｖｄｄとコンデンサの充電レベル（単位：ボルト）との間の電圧差の曲線がグラフとして表される。メモリセルの各組について時間間隔を求め、時間対電圧の平均値を、１ＡＴＶとして図５のグラフに示している。
【００３１】
次に、（１／４）ＡＴＶ、（１／２）ＡＴＶ、２ＡＴＶおよび４ＡＴＶの値が決定される。図５に示す外側にある一対の時間値（すなわち、（１／４）ＡＴＶおよび４ＡＴＶとして示される時間の値）は、それぞれ「短絡」と「開路」を示す時間の値として特定される。すなわち、特定のメモリセルが選択され、かつ測定された時間間隔が（１／４）ＡＴＶ未満である場合には、そのメモリセルは、短絡されており、不良であると見なされる。一方、測定された時間間隔が４ＡＴＶより大きい場合には、そのメモリセルは開路状態（すなわち、電気的に遮断されているなどの状態）にあり、同様に不良であると見なされる。不良のメモリセルは、増幅器アレイ４４のセンス増幅器を適正に較正するための検査には使用されない。
【００３２】
この場合も、「短絡」および「開路」検査限界値について他の値を使用することが可能である。しかしながら、選択される好ましい値は２の累乗であり、デジタル的に容易に実施される。さらに、検査限界値としてのこれらの選択された値は、本発明による実際の検査により、ＭＲＡＭチップ４０に対して非常に信頼性の高い動作を提供するものであることがわかっている。
【００３３】
さらに、追加の一対の時間間隔（すなわち、（１／２）ＡＴＶおよび２ＡＴＶ）が指定され、再較正高限界値／再較正低限界値（再較正Ｈｉ／Ｌｏ限界値）として示される。これらの再較正Ｈｉ／Ｌｏ限界値は、特定のメモリセルを読み取ることになるセンス増幅器が、メモリセルアレイ１２に対して有効な環境要因に照らして適切に較正されていることを示すために、読み取られることになるその特定の選択されたメモリセルについての時間間隔が収まらなければならない（すなわち、その間になければならない）値である。すなわち、ＭＲＡＭチップ４０の動作電圧Ｖｄｄがドリフトしたり、あるいはメモリセルアレイ１２の温度が変化するために、チップ４０のメモリセル、および他の回路要素の抵抗が変化する場合がある。この結果、その特定のメモリセルについての時間間隔が（１／２）ＡＴＶから２ＡＴＶの範囲内に入る場合には、そのメモリセルは読み取られることになり、その読み取り結果を信頼することができ、アレイ４４のセンス増幅器の再較正は開始されないものと予想される。一方、選択されたメモリセルについての時間間隔が（１／２）ＡＴＶから２ＡＴＶの範囲内に入らないが、（１／４）ＡＴＶから（１／２）ＡＴＶ、または２ＡＴＶから４ＡＴＶの２つの「再較正」時間間隔範囲の一方に入る場合には、アレイ４４についてのセンス増幅器が再較正される。
【００３４】
すなわち、「短絡」あるいは「開路」状態が検出された場合には、再較正検査結果が無視される。短絡あるいは開路状態にあるメモリセルは、アレイ４４のセンス増幅器の再較正をトリガ（または起動）しない。同様に、短絡あるいは開路状態にあるメモリセルは、データビットを格納するためにコントローラ回路４６によっては使用されない。しかしながら、「短絡」あるいは「開路」状態が検出されない場合には、メモリセルの抵抗の検査の結果が、再較正Ｈｉ／Ｌｏ限界値と比較される。セルの抵抗が一対の再較正Ｈｉ／Ｌｏ限界値内にある（すなわち、それらの間にある）ことが示される限り、メモリセルの読み取りが開始され、そのメモリセルについてのセンス増幅器の再較正は開始されない。一方、再較正Ｈｉ／Ｌｏ限界値を超えている場合（すなわち、読み取られるセルの「時間値」が（１／２）ＡＴＶより小さいか、または、２ＡＴＶより大きいが、（１／４）ＡＴＶよりは小さくなく、または、４ＡＴＶよりは大きくない場合）には、メモリセルの読み取りは中止され、メモリセルに格納されているデータは、改変されないように保護され、センス増幅器の再較正が開始され、センス増幅器の再較正が完了した後に、メモリセルに格納されているデータが読み取られる。
【００３５】
ここで、図７に示す増幅器の較正に関するステップについて説明する。ステップ７００から開始する。ステップ７１０で、対象とするチップが較正可能な状態にあるか否かが判定されて、較正が不能と判定されたチップは廃棄される（ステップ７１５）。較正が可能な場合は、ステップ７２０で、短絡状態の値、開路状態の値、及び再較正Ｈｉ／Ｌｏ限界値を設定する。ステップ７３０で読み取りサイクルを開始し、ステップ７４０でアドレスを選択する。ステップ７５０において、ステップ７２０で設定した短絡状態の値、開路状態の値、及び再較正Ｈｉ／Ｌｏ限界値をレジスタにロードする。ステップ７６０において、ステップ７４０で選択したアドレスにおける時間値（ｔ）を読み取る。読み取った時間値ｔが、（１／４）ＡＴＶ≦ｔ≦４ＡＴＶでなければ、そのアドレスをスキップ（ステップ７７５）し、（１／４）ＡＴＶ≦ｔ≦４ＡＴＶであれば、さらに、（１／２）ＡＴＶ≦ｔ≦２ＡＴＶであるか否かが判断される（ステップ７８０）。（１／２）ＡＴＶ≦ｔ≦２ＡＴＶであれば、較正状態は許容範囲にあるとみなして、読み取りを続行する。（１／２）ＡＴＶ≦ｔ≦２ＡＴＶでなければ、読み取りを中止して、全ての増幅器を再較正する。
【００３６】
図６に、較正コントローラ５０の回路部５２の好ましい実施例を示す。この回路部５２は、個々のセンス増幅器部を表しているものとみなすことができる。回路部５２は、特定のメモリセルをセンスする（読み取る）ために使用されるセンス増幅器２６と同時にその特定のメモリセルに接続するよう切り換えられる（この場合、センス増幅器２６は較正されている。すなわち、これは、前述した較正検査の結果が、較正を行うことなく開始されることになる場合である）。以下の説明に鑑みて明らかになるように、実際には、回路部５２およびセンス増幅器２６は回路要素を共有することができる。回路部５２は、選択されたＲＸＰｔＭセル１４と、充電用スイッチ５４’を有するコンデンサ５４と、比較増幅器２６’と、クロック源６０からクロックカウント５８を受信する切替え式接合器５６とを備える。接合器５６の導電性（すなわち、開いているか閉じているかの切り換え）は、電圧比較回路６２によって制御される。さらに、接合器５６が閉じている間に、接合器５６を通過するクロックパルスの数は、さらに後述するように、データの読み取り、および較正のために用いられるカウンタ６４に記録される。
【００３７】
また図６（概略的な回路図であることを思い起こされたい）には、短絡されたメモリセル（参照番号１４’で示される）および開路状態にあるメモリセル（参照番号１４”で示される）の場所および効果も示されている。図６における指標１４’および１４”は、読者が、短絡されたメモリセル、または、開路状態にあるメモリセルの場所および効果を理解することができるように、単に示したものである。上述の説明、および以下の説明から、短絡または開路状態にある抵抗性メモリセルは、そのような短絡あるいは開路状態にあるメモリセルについて得られる時間値に関する上記の記述にしたがって示されることが理解されよう。すなわち、カウンタ６４に格納されているカウント値は、図５のグラフで示したような特定の時間間隔を示しており、カウンタ６４に格納されたデジタル値にしたがって、時間値（１／４）ＡＴＶ、（１／２）ＡＴＶ、１ＡＴＶ、２ＡＴＶおよび４ＡＴＶが示されることを理解されたい。こうして、カウンタ６４に格納されている実際のクロックカウントのデジタル値と、これらの時間間隔のカウント値との簡単な比較により、ＭＲＡＭチップ４０に対するその時の環境要因の下で、センス増幅器２６のそのときの較正状態におけるメモリセル１４についての時間値が、上記の検査にしたがって許容可能であるか否かが判定される。その時間値が許容可能である場合には、カウンタ６４内のカウント値が、読み取り中のセル１４に格納されているバイナリ値（「１」あるいは「０」）の指標として使用するために（すなわち、さらなる検査を考慮して）格納される。
【００３８】
図６の回路５２は、抵抗性交点メモリセルについての負荷モデル６６を含んでいる。この負荷モデルは、読み取り中の特定の抵抗性交点メモリセルの典型例（すなわち、代表例）である見なすことができる。この場合も、この特定の抵抗性交点メモリセルは、短絡される場合、開路状態にある場合、または、通常の抵抗を有する場合がある。しかしながら、読み取り中の抵抗性交点メモリセルが通常の抵抗を有する場合には、センス増幅器２６は、許容可能な較正状態にあるか、または、読み取り動作が完了する前に再較正を必要とするかのいずれかの場合がある。
【００３９】
比較増幅器２６’は、積分器回路７０から抵抗Ｒ（すなわち、抵抗１４）を実質的に分離する定電圧前置増幅器（全体として番号６８で示す）である。比較増幅器２６’は、読み取り中の抵抗性交点メモリセルの抵抗１４にかかる定電圧を保持しながら、電流源として動作する。
【００４０】
積分器７０は、（図６に示しているように）スイッチ５４’と、コンデンサ５４と、グランド接続とを備える。この積分器によって、負荷電流（すなわち、スニークパス（sneak path）電流と、負荷抵抗Ｒ（すなわち、抵抗１４）を流れる電流とを加えた電流）がコンデンサ５４を放電するようになる。積分器における電圧の減衰の速度は、負荷電流の一次関数である。その負荷が短絡されている場合には（すなわち、１４’）、前置増幅器の電流が非常に大きくなり、積分器は非常に急速に放電することになる。その負荷が開路状態（すなわちオープン状態）にある場合には（すなわち、１４”）、積分器７０は、スニークパス電流および回路設計によって決定される速度で放電することになる。その際、放電時間は非常に長くなるであろう。標準的な抵抗性交点メモリセル（すなわち、抵抗１４）では、放電時間は先に説明した範囲内に入るであろう。
【００４１】
比較器セクション７２は、（図６に示すように）比較回路６２と、基準電圧源への接続部とを含む。比較器６２は、ゲート５６を、積分期間の最初に開き（すなわち、スイッチを閉じ）、コンデンサ５４からの電圧がＶＲＥＦに等しくなった時点で閉じる（すなわち、スイッチを開く）ように制御する。
【００４２】
また、回路５２は、カウンタおよび記憶回路７４も備えており、それは切替え式接合器５６と、（６０で示す）クロックパルス源への接続部と、カウンタ６４とを備える。カウンタ６４に格納されているカウント値の結果は、センス増幅器２６の再較正が必要であるか否かを判定するために、上記のような基準値（すなわち、（１／４）ＡＴＶ、（１／２）ＡＴＶ、１ＡＴＶ、２ＡＴＶおよび４ＡＴＶ）と比較される。
【００４３】
最後に、回路５２は、７６に示すように、セル１４の抵抗を通って流れる電流（寄生電流）を供給する電流源の表現を含むことがわかる。電流源７６は、あるセルアレイの他の抵抗性セルを流れるスニークパス電流を表しており、評価中の特定のセル１４において実現される。
【００４４】
この場合も、カウンタ６４のカウント値が（１／２）ＡＴＶから２ＡＴＶの範囲内（これは、好ましい実施形態に適合する前述の範囲であるが、本発明はそれには限定されないことを思い起こされたい）に入らない場合には、読み取り動作は中断され、センス増幅器２６は、セル１４の読み取りを継続する前に再較正される（そのセルが「短絡」あるいは「開路」値を与えないことを条件とする。図６の追加的な指標１４’および１４”を思い起こされたい）。
【００４５】
セル１４についての時間値が（１／２）ＡＴＶから２ＡＴＶの許容可能な範囲内に入る場合には（センス増幅器２６の再較正前、または、再較正後のいずれか）、「０」または「１」のいずれかの値をそのセルに書き込み、かつ同じ較正状態のセンス増幅器２６によってその抵抗値を検出することにより、そのセルはさらに読み取られ、その後「０」または「１」の他方の値をセル１４に書き込み、再び同じ較正状態のセンス増幅器２６によってそれセルは読み取られる。
【００４６】
これらの各読み取りステップによって、読み取られて格納される、カウンタ６４内のカウント値が与えられる。第１の読み取りカウントと第２の読み取りカウントとの間の比較、および第１の読み取りカウントと第３の読み取りカウントとの間の比較は、元々どの値が（すなわち、「０」または「１」のいずれが）特定のメモリセル１４に格納されていたかを明確に示すであろう。この決定された「０」あるいは「１」の値は再びセル１４に書き込まれ、その特定のメモリセル１４についての読み取りプロセスが完了する。従って、上述の読み取りプロセスには、それぞれが３つの書込みステップと交互に行われる３つの読み取りステップが含まれることがわかる。さらに、センス増幅器の再較正が必要とされる場合に、この必要性は、第１の書込みステップの前の第１の読み取りステップにおいて判定され、その後センス増幅器が再較正される。この再較正の後、３つの読み取り動作および３つの書込み動作が実行される。
【００４７】
当業者には、この方法によって、アレイ１２の各メモリセル１４に格納されているデータ値が何であるかが、格納されている値を示す抵抗値を検出するのと同時に、検証されることが理解されよう。すなわち、３つの読み取りプロセスと３つの書込みプロセスが実行され、そのプロセスの第１のステップ（すなわち、第１の読み取りステップ）は、特定のメモリセルおよびそれに関連するセンス増幅器が、現在の環境要因に照らして適当に較正されていることを判定するために、検査と同時に実行される。適当に較正されていない場合には、読み取り動作は中断され、センス増幅器は全て再較正される。較正要因が許容可能な範囲（すなわち、（１／２）ＡＴＶから２ＡＴＶ内の範囲内に入る、読み取られることになるセルのための時間要因によって決定される）内にあるときは、読み取り動作は継続される。この方法は、メモリセルからデータを読み取ろうとする度に実行されるので、アレイ１２から読み取られるデータの有効性が確保される。
【００４８】
したがって、当業者には、上述した開示内容に基づいて、本発明に対し、修正及び変形を加えることは容易であろう。本発明の特定の好ましい実施形態を参照したが、そのような参照は本発明に対する制限を意味するものではなく、そのような制限をほのめかすものでもない。さらに、本発明は、上述し、図示した特定の実施形態に限定されない。本発明は、本発明の範囲を画定する特許請求の範囲によって解釈されるべきである。
【００５０】
本発明の抵抗性交点メモリ(RXPtM)セルアレイデバイス10（この１つの例は、磁気ランダムアクセスメモリ(MRAM)デバイスである）は、RXPtＭセルのアレイ１２、RXPtＭセル14の抵抗値を読み取る際に使用されるセンス増幅器のアレイ44、及び、入力／出力(I/O)コントローラ48が形成されたチップ40を備える。I/Oコントローラ48は、較正コントローラ50を備える。較正コントローラ50は、そのときの環境条件を考慮して、個別に選択されたメモリセル14と、それに関連するセンス増幅器アレイ44の１つのセンス増幅器26との組合せを検査することにより、そのセンス増幅器26が許容可能な較正状態を確実に有するようにする。デバイス10からデータを読み取る各動作に較正検査が含まれるようにした方法によって、RXPtＭセルアレイデバイス10のデータの完全性が保証される。この較正検査をパスしない場合には、センス増幅器26が再較正されることになる。センス増幅器26が適正に較正されたことが示されると、データ値の読み取りが行われる。
【００５１】
【発明の効果】
上記のように、本発明によれば、ＲＸＰｔＭに格納されているデータ値を確実に読み取るために、いつセンス増幅器オフセット（すなわち、較正）値の再較正が必要とされるかを判定するための方法を実現することができる。さらに、増幅器が「較正状態から外れている」ためにデータが損失される前に、いつセンス増幅器の再較正が必要とされるかを判定するための方法を実現することができる。そのようなセンス増幅器の再較正は、ＲＸＰｔＭアレイに格納されているデータを損失することなく実行され、その方法は、ＲＸＰｔＭセルアレイと同じチップ上で実現することができる。
【図面の簡単な説明】
【図１】本発明による、ＭＲＡＭメモリセルアレイを一般化して示す概略図である。
【図２ａ】典型的なＭＲＡＭメモリセルについて、その磁化の向きが平行である場合の状態を示す。
【図２ｂ】典型的なＭＲＡＭメモリセルについて、その磁化の向きが、逆平行の場合の状態を示す。
【図３】読み取りステップ中における、選択されているＭＲＡＭメモリセルを示す。
【図４】メモリセルアレイ、増幅器アレイおよびＩ／Ｏコントローラを全て１つのチップに含むメモリチップのより詳細な図である。
【図５】そのときに存在する環境条件下で適正に較正するために、メモリセルおよび関連する増幅器を検査する際に用いられる時間値のグラフである。
【図６】抵抗性交点メモリセルアレイ内のメモリセルを読み取る方法において使用することができる回路を一般化して示す。
【図７】適正に増幅器を較正するための検査を同時に行いながら、ＭＲＡＭメモリセルアレイのメモリセルを読み取る方法を示す流れ図である。
【符号の説明】
１０  抵抗性交点メモリ（ＲＸＰｔＭ）デバイス
１２  ＲＸＰｔＭセルアレイ
１４  ＲＸＰｔＭセル
２６  センス増幅器
３４、３６  一対の磁気層
３８  抵抗層
４４  センス増幅器アレイ
５０  較正コントローラ
【図１】
0004067868.tif 000002
【図２ａ】
0004067868.tif 000003
【図２ｂ】
0004067868.tif 000004
【図３】
0004067868.tif 000005
【図４】
0004067868.tif 000006
【図５】
0004067868.tif 000007
【図６】
0004067868.tif 000008
【図７】
0004067868.tif 000009