(57)【特許請求の範囲】
【請求項１】
半導体チップと、
その一端が前記半導体チップに取着されその他端が所定角度に折曲げられた少なくとも１つの折曲リードと、
前記半導体チップに形成された電極端子と前記折曲リードとを相互接続するワイヤと、
前記折曲リードの折曲げられた端部に取着される第１バンプと、
前記第１バンプの一側面が外部へ露出されるように、前記半導体チップ、前記リード及び前記ワイヤを覆う樹脂モールディングであって、前記第１バンプの、折曲リードの折り曲げられた端部に取着された面とは反対側の一側面が前記樹脂モールディングの側面に露出される、該樹脂モールディングと、
その一端が前記半導体チップに取着され、折り曲げられた端部を有しない、水平方向に延在する複数の水平リードと、
前記水平リードに各々取着され、その前記水平リードに取着された面とは反対側の一側面が前記樹脂モールディングの底面に露出される第２バンプとを具備し、
前記折曲リードと前記水平リードとが、交互に配置されることを特徴とするボールグリッドアレイ半導体パッケージ。
【請求項２】
前記折曲リードの前記折り曲げられた端部が、直角に折曲げられていることを特徴とする請求項１に記載のボールグリッドアレイ半導体パッケージ。
【請求項３】
前記水平リードに取着される前記第２バンプが、前記水平リードの長手方向に対して垂直な方向に一列に整列されず、隣接する前記水平リードに取着される前記第２バンプどうしが相互に前記水平リードの長手方向に位置をずらして配置されることを特徴とする請求項１に記載のボールグリッドアレイ半導体パッケージ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はボールグリッドアレイ半導体パッケージに係り、より詳細にはリードの構造を改善し接続ピンの数を増やしたボールグリッドアレイ半導体パッケージに関する。
【０００２】
【従来の技術】
通常的に半導体パッケージは、チップオンボードパッケージ（ｃｈｉｐ  ｏｎｂｏａｒｄ  ｐａｃｋａｇｅ：ＣＯＢ）、リードオンチップパッケージ（ｌｅａｄ  ｏｎ  ｃｈｉｐ  ｐａｃｋａｇｅ：ＬＯＣ）、チップオンリードパッケージ（ｃｈｉｐ  ｏｎ  ｌｅａｄ  ｐａｃｋａｇｅ：ＣＯＬ）、ボールグリッドアレイパッケージ（ｂａｌｌ  ｇｒｉｄ  ａｒｒａｙ  ｐａｃｋａｇｅ：ＢＧＡ）に区分できる。このような区分はリードフレームと半導体チップの結合方式及びパッケージ内でのリードフレームの接続方式に従ってなされたものである。この中のＢＧＡパッケージの場合、半導体チップはインナリードの端部に取着され、リードの底面にはバンプ（ｂｕｍｐ）が取着され、前記バンプはパッケージのモールドの外側に配設されたボール（ｂａｌｌ）を介して基板の端子と電気的な接続をなす。
【０００３】
図１を参照してＢＧＡ半導体パッケージの構成をさらに詳細に説明する。図に示すように、半導体チップ３５はリードフレーム３３、３３’の端部の上面に設置され、金ワイヤ３７はチップ３５の電極端子とリードフレーム３３、３３’を各々接続する。各リードフレーム３３には各々バンプ３９、３９’が設置される。前記バンプ３９、３９’の底面は樹脂モールド３６の外部へ露出されている。前記半導体チップ３５をプリント回路基板に実装する時は、ボール（図示せず）をバンプ３９、３９’とプリント回路基板の端子との間に介在させ溶融させることによってそれらを相互接続させる。
【０００４】
図２にはＢＧＡ半導体パッケージの底面が図示されており、この図では樹脂モールディングが除かれた状態で示されている。
【０００５】
図面を参照すると、チップ３５の底面には複数のリード４１、４２、４３、４４、４１’、４２’、４３’、４４’が取着されており、前記リード４１−４４’にはバンプ４５、４６、４７、４８、４５’、４６’、４７’、４８’が各々取着される。この時、前記バンプ４５−４８’は隣接するバンプ４５−４８’と一列に整列されておらず、相互に位置をずらして配置される。このようにバンプ４５−４８’を一列に整列させて配置しないのは、ＢＧＡ半導体パッケージをプリント回路基板に容易に実装するためである。すなわち、前記リードの数とこれに対応するプリント回路基板の接続端子数が多い場合、相互に隣接したリードに取着されたバンプの位置をずらしてプリント回路基板表面積を最大限に活用できる。
【０００６】
しかし、このようにバンプの位置をずらすことによって、リードが接続されるプリント回路基板の接続面積を十分に確保するには限界が生ずる。更に、このような接続面積の制約のために前記リードの幅を縮めることによってリードの数を増やすことが困難になる。
【０００７】
【発明が解決しようとする課題】
本発明は前述のような問題点を解決するためになされたものであって、本発明の目的はリードの構造を改善することによってリードが接続できる面積を十分に確保すると同時に、さらに多数のリードが使用できるボールグリッドアレイ半導体パッケージを提供することにある。
【０００８】
【課題を解決するための手段】
前記目的を達成するために、本発明によれば、半導体チップと、
その一端が前記半導体チップに取着されその他端が所定角度に折曲げられた少なくとも１つのリードと、
前記半導体チップに形成された電極端子と前記折曲げられたリードとを相互接続するワイヤと、
前記折曲リードの折曲げられた端部に取着される第１バンプと、
前記バンプの一側面が外部へ露出されるように、前記半導体チップ、前記リード及び前記ワイヤを覆う樹脂モールディングとを具備するボールグリッドアレイ半導体パッケージが提供される。
【０００９】
また、本発明の一実施例によれば、ボールグリッドアレイ半導体パッケージが、
その一端が前記半導体チップに取着され水平に延長される複数の水平リードと、
前記水平リードに各々取着されその一側面が前記樹脂モールディングの外部へ露出される第２バンプとをさらに具備する。
【００１０】
ここで、前記折曲リードと前記水平リードとは交互に配置されることが望ましい。
【００１１】
また、前記折曲リードの前記他端は直角に折曲げられたことが望ましく、前記水平リードに取着されるバンプは一列に整列されず相互に交叉するように配置されることが望ましい。
【００１２】
【発明の実施の形態】
本発明のボールグリッドアレイ（ＢＧＡ）パッケージの実施例について、図面を参照しつつ、以下詳細に説明する。
【００１３】
図３には、本発明によるＢＧＡ半導体パッケージが示されている。この図では、半導体パッケージの外部を覆う樹脂モールディングとボンディングワイヤは取除かれた状態で示されている。
【００１４】
図面を参照すると、半導体チップ６５の底面には複数のリード５３、５４、５５、５６、５３’、５４’、５５’、５６’の端部が取着される。本発明の特徴によれば、前記リード５３−５６’中少なくとも１つはリード長さ方向から所定角度で折曲げられている。望ましくは、リード５４、５６、５４’、５６’はチップ６５の底面から水平に延長された後垂直に折曲げられた形態とする。また、前記折曲げられたリード５４、５６、５４’、５６’は折曲げられてないリード５３、５５、５３’、５５’と交互に配置されることが望ましい。
【００１５】
前記リード５３〜５６’にはバンプ７１〜７４’が各々取着される。すなわち、水平方向にのみ延設されたリード５３、５５、５３’、５５’の底面にはバンプ７１、７２、７１’、７２’が取着され、折曲げられたリード５４、５６、５４’、５６’の端部側面にはバンプ７３、７４、７３’、７４’が取着される。この時、前記水平リード５３、５５、５３’、５５’に取着されたバンプ７１、７２、７１’、７２’は図２を参照に説明したように、互いに一列に整列するのでなく位置をずらして配置されることが望ましい。
【００１６】
図４は本発明にともなうＢＧＡ半導体パッケージのチップとリードが仮想線で表示された樹脂によりモールディングされた状態を示す。チップ６５の底面に取着された各リード５３〜５６’（図３参照）は金ワイヤ６７によりチップ６５の電極端子と電気的に接続される。樹脂モールディング６６は前記チップ６５とリード５３〜５６’を覆う。この時、折曲げられたリード５４、５６、５４’、５６’に取着されたバンプ７３、７４、７３’、７４’（図３参照）はモールディング６６の側面に露出され、水平リード５３、５５、５３’、５５’に取着されたバンプ７１、７２、７１’、７２’はモールディング６６の底面に露出される。
【００１７】
前記のようなＢＧＡ半導体パッケージはプリント回路基板（図示せず）に用意されたソケット（図示せず）に結合される。前記ソケットには前記樹脂モールディング６６の底面及び側面へ露出されたバンプ７１〜７４’に相応する接続端子が形成され、このバンプと接続端子との間に介在するボール（図示せず）により電気的に接続される。
【００１８】
ここでは、デュアルインラインパッケージ（Ｄｕａｌ  ｉｎ−ｌｉｎｅ  ：ＤＩＰ）の実施例について説明してきたが、本発明はシングルインラインパッケージ（Ｓｉｎｇｌｅ  ｉｎ−ｌｉｎｅ  ：  ＳＩＰ）及びカッドフラットパッケージ（Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋａｇｅ：ＱＦＰ）に対しても適用可能である。
【００１９】
【発明の効果】
以上のように本発明のパッケージは水平リード及び折曲リードを具備することによってバンプが取着できる余裕面積が十分に確保できる。従って、多数のバンプを容易に取着でき、ひいてはリードの数を最大限に多くすることができる。
【図面の簡単な説明】
【図１】従来のＢＧＡ半導体パッケージの一例の概略的な断面図。
【図２】従来のＢＧＡ半導体パッケージの他の例の概略的底面図。
【図３】本発明によるＢＧＡ半導体パッケージの一部を示す概略的な分解斜視図。
【図４】図３に示す本発明によるＢＧＡ半導体パッケージの正面図。
【符号の説明】
５３、５４、５５、５６、５３’、５４’、５５’、５６’  複数のリード
６５  半導体チップ
７１、７２、７３、７４、７１’、７２’、７３’、７４’７１〜７４’  バンプ
【図１】
0004058169.tif 000002
【図２】
0004058169.tif 000003
【図３】
0004058169.tif 000004
【図４】
0004058169.tif 000005