(57)【特許請求の範囲】
【請求項１】
自動利得制御回路の入力端子に接続された利得段増幅器と、該利得段増幅器をバイアスする利得段電流源と、該利得段増幅器に接続され、該利得段増幅器の利得を変化させる利得制御メカニズムとを有する利得段と、
上記利得段増幅器の出力端子に接続された入力端子を有し、該利得段増幅器の出力信号に基づいて利得制御電圧を生成し、該利得制御電圧を上記利得制御メカニズムに供給して該利得制御メカニズムが制御する利得を調整する利得制御回路と、
所定の閾値以上の入力信号レベルおいて、上記利得段増幅器のバイアス電流を低減する利得補償回路とを備え、
上記利得補償回路は、
入力電流部と、上記利得段増幅器のコレクタに接続されたミラー電流部とを有するカレントミラー回路と、
上記入力電流部に接続されたミラー駆動回路と、
上記ミラー駆動回路に接続され、上記利得制御回路の出力電圧に基づいて、上記ミラー駆動回路から上記カレントミラー回路の入力電流部に供給される電流量を調整する利得補償コントローラとを有し、
上記ミラー駆動回路は、上記カレントミラー回路の電流入力端子に接続され、上記利得補償コントローラに制御されて上記入力電流部に流れる電流量を調整する駆動トランジスタを有し、
上記利得補償コントローラは、一端が電流源及び上記駆動トランジスタのベースに接続され、他端が基準電圧レベルに接続され、上記利得制御回路の出力電圧により抵抗値が制御される駆動可変抵抗器を有することを特徴とする自動利得制御回路。
【請求項２】
上記利得段増幅器は、ゲートが当該自動利得制御装置の入力端子に接続されたトランジスタであり、上記利得制御メカニズムは、上記利得制御回路の出力電圧により抵抗値が制御される可変フィードバック抵抗器であることを特徴とする請求項１記載の自動利得制御回路。
【請求項３】
上記可変フィードバック抵抗器は、抵抗器に並列に接続され、ゲートが上記利得制御回路の出力電圧に接続された電界効果トランジスタを有し、
上記可変フィードバック抵抗器は、上記利得段増幅器のコレクタとベース間に接続されていることを特徴とする請求項２記載の自動利得制御回路。
【請求項４】
上記利得制御回路は、
上記利得段の出力に接続され、上記利得段増幅器のピーク出力を検出するピーク検出器と、
上記ピーク出力を利得制御基準電圧と比較し、比較結果を上記利得制御メカニズムに出力する比較器とを有することを特徴とする請求項１記載の自動利得制御回路。
【請求項５】
上記利得段に類似する利得特性を有し、利得段基準電圧を出力するダミー利得段であって、ダミー利得段増幅器と、該ダミー利得段増幅器をバイアスするダミー利得段電流源と、該ダミー利得段増幅器に接続され、該ダミー利得段増幅器の利得を変化させるダミー利得制御メカニズムとを有するダミー利得段を更に備え、
上記ピーク検出手段は、上記ダミー利得段の出力端子にも接続されており、上記利得段の出力信号と上記ダミー利得段の出力信号とを比較することにより上記ピーク出力を検出し、
上記利得制御回路は、上記ダミー利得段の利得制御メカニズムの利得も調整することを特徴とする請求項４記載の自動利得制御回路。
【請求項６】
上記利得補償コントローラは、上記利得制御回路の出力電圧に基づく電圧を上記駆動トランジスタのベースに印加することを特徴とする請求項１記載の自動利得制御回路。
【請求項７】
上記駆動可変抵抗器は、固定抵抗器に並列接続され、ゲートが上記利得制御回路の出力に接続された電界効果トランジスタを有することを特徴とする請求項１記載の自動利得制御回路。
【請求項８】
上記駆動トランジスタのコレクタは、第２の電流源及び上記カレントミラー回路の入力端子に接続され、
上記駆動トランジスタのエミッタは、抵抗器を介して上記基準電圧レベルに接続されていることを特徴とする請求項１記載の自動利得制御回路。
【請求項９】
上記基準電圧レベルは、接地電位であることを特徴とする請求項１記載の自動利得制御回路。
【請求項１０】
上記利得段の対応する要素と同様に構成されたダミー利得段増幅器と、ダミー利得段電流源と、ダミー利得制御メカニズムとを有し、該利得段と同様の利得特性を有するダミー利得段と、
上記利得段の出力端子に接続された第１の入力端子と、上記ダミー利得段に接続された第２の入力端子とを有し、該利得段及びダミー利得段の出力信号をバッファリングし、上記利得制御回路に供給する差動電圧バッファとを更に備え、
上記利得制御回路は、上記利得段及びダミー利得段のバッファリングされた出力信号に基づいて上記利得制御電圧を生成し、
上記利得制御電圧は、上記ダミー利得制御メカニズムにも接続され、該ダミー利得制御メカニズムの利得を調整するためにも使用されることを特徴とする請求項１記載の自動利得制御回路。
【請求項１１】
上記差動電圧バッファは、
ベースが上記利得段の出力端子に接続され、コネクタが第１の抵抗電流源に接続され、エミッタが第１の能動電流源及びエミッタ負帰還抵抗器の一方の端子に接続された第１の差動トランジスタと、
ベースが上記ダミー利得段の出力端子に接続され、コネクタが第２の抵抗電流源に接続され、エミッタが第２の能動電流源及びエミッタ負帰還抵抗器の他方の端子に接続された第２の差動トランジスタとを有し、
上記第１及び第２の差動トランジスタのコレクタは、上記利得制御回路の入力端子に接続され、該利得制御回路は、該コレクタから供給された信号を用いて上記利得制御電圧を生成することを特徴とする請求項１０記載の自動利得制御回路。
【請求項１２】
上記利得段増幅器と上記利得段電流源との間に接続された第１のレベルシフトダイオードと、
上記ダミー利得段増幅器と上記ダミー利得段電流源との間に接続された第２のレベルシフトダイオードとを備え、
上記第１の差動トランジスタのベースは、上記第１のレベルシフトダイオードと上記利得段電流源との接続線に接続され、上記第２の差動トランジスタのベースは、上記第２のレベルシフトダイオードと上記ダミー利得段電流源との接続線に接続されていることを特徴とする請求項１１記載の自動利得制御回路。
【請求項１３】
上記差動電圧バッファは、
ベースが上記利得段増幅器の出力端子に接続され、コネクタが第１の抵抗電流源に接続され、エミッタが、一端が接地された第１の抵抗器の他端に接続された第１の差動トランジスタと、
ベースが上記ダミー利得段増幅器の出力端子に接続され、コレクタが第２の抵抗電流源に接続され、エミッタが、一端が接地された第２の抵抗器の他端に接続された第２の差動トランジスタとを有し、
上記第１及び第２の差動トランジスタのコレクタは、上記利得制御回路の入力端子に接続され、該利得制御回路は、該コレクタから供給された信号を用いて上記利得制御電圧を生成することを特徴とする請求項１０記載の自動利得制御回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、広いダイナミックレンジに対応するとともに、安定性を維持する自動利得制御回路に関し、例えば光変換器において使用される自動利得制御回路に関する。
【０００２】
【従来の技術】
入力信号を受け取り、受け取った入力信号を他のフォーマット（例えば、光信号から電気信号、又はレベルの変換等）に変換する様々な種類の電子回路がある。通常の光記録装置体又は光伝送チャンネルは、受信機側で更なるデータ処理を行うために、光変調されたデータを対応する電気信号に変換するための光／電気変換回路を備えている。このような変換回路の中には、入射した光により電流を変調して、変調された電流を出力する半導体変換素子（semiconductor transducer）を備えるものもある。しかしながら、出力される電流は、受信機内のデータ再生回路に直接供給するには、小さすぎるため、何らかの増幅処理を行う必要がある。この半導体変換素子の出力電流の増幅は、様々な要素に依存する。半導体変換素子における入射光の振幅は、重要な要素の１つである。入射光は、任意の振幅を有し、この振幅は、例えば送信機の光信号の大きさ、送信機と受信機の変換素子との距離等の様々な条件で変化する。ここで、従来の増幅器は、全ての出力信号を増幅するために要求されるダイナミックレンジの全範囲には対応していなかった。
【０００３】
図１３は、米国特許第５５３２４７１号に開示されている増幅回路を示す図である。エミッタ接地利得段１００の後段には、電圧バッファ１１０が設けられており、電圧バッファ１１０の出力は、シャントフィードバック回路１２０を介して入力側にフィードバックされている。フィードバック回路１２０は、可変抵抗ＦＥＴ素子に並列な固定抵抗器を備えている。ダイナミックレンジを広くするために、このフィードバック回路１２０の実効抵抗値は、出力信号の平均振幅により制御される。
【０００４】
この増幅回路は、広いダイナミックレンジを得ることができるが、図１４に示す構成は、複雑でコストも高い。ここでは、増幅器１０２を安定させるために、フィードバック抵抗器を追従するための２つの追加的なＦＥＴトランジスタが用いられている。一方のＦＥＴトランジスタは、ｐ２／ｐ１＝ＲＦＣ１／ａＣ３ＲＣの比が２．７５以上となるようにＲＣを下げるために使用される。他方のＦＥＴトランジスタは、利得段の帰還抵抗を連続的に高くし、開ループ増幅利得ａを更に下げることにより、極周波数比（pole frequency ratio）を高くするために使用される。追加的な回路は、図１４に示すように複雑であり、必然的に更なる反転素子１１８を設けなくてはならない。ＦＥＴトランジスタ１０６によってエミッタ負帰還抵抗値を大きくすることにより、より大きな入力振幅において入力電圧が高くなる。これにより、エミッタ抵抗器１０４とＦＥＴトランジスタ１０６の合成抵抗器における電圧降下が大きくなる程、変換素子の逆バイアス電圧を低減することができる。
【０００５】
米国特許第５７３７１１１号には、図１３及び図１４と同様なフィードバック抵抗器を駆動するＣＥ利得段及びこれに続く電圧バッファ段が開示されている。なお、ここでは、より大きな入力信号に対応するために、フィードバック抵抗器に制限ダイオード（limiting diode）が接続され、信号振幅がクランプされている。このクランプメカニズムに起因する信号の歪みを回避するために、所定の振幅閾値を超える大きな振幅を有する入力信号の電流から所定の直流電流を減算するＤＣリストアメカニズムが設けられている。
【０００６】
１９９４年に発行された、「固体回路に関するＩＥＥＥジャーナル（IEEE Journal of Solid State Circuits）」第２９巻６号の第７０１頁に記載されているメイヤー（Meyer）他著、広帯域低雑音可変利得ＢｉＣＭＯＳトランスインピーダンス増幅器（A Wideband Low-Noise Variable-Gain BiCMOS Transimpedance Amplifier）には、より複雑な回路が開示されている。図１５に示すように、利得段２１０の前段に電圧バッファ段２００が設けられており、この回路は、広範囲のダイナミックレンジに対応するように全体の利得を変化させる。なお、この処理は、主フィードバック抵抗器を追従するために、４つのＦＥＴトランジスタを可変抵抗器として用いている。
【０００７】
詳しくは、図１６に示すメイヤー等が提案する回路において、主フィードバック素子は、抵抗器ＲＣである。抵抗器ＲＤは、抵抗器ＲＣを追従して、帯域幅を制御し、入力及び出力の極間の分離を維持することにより、安定性を確保している。抵抗器ＲＡは、入力ダーリントンのｇｍを低減し、これにより、ループ利得を低減するローカルシャントである。抵抗器ＲＢは、ステージｇｍを低減し、入力ｇｍ段に帰還抵抗を設けることにより、増幅器の入力における大きな信号の処理能力を高めて、抵抗器ＲＡと同様の目的を達成する。
【０００８】
最終の可変抵抗器ＲＥは、出力段の差動利得を低減することにより、出力信号をさらに減衰するために使用される。
【０００９】
１９９９年に発行された、「回路及びシステムのＩＥＥＥ研究論文２（IEEE Transactions on Circuits and Systems II）：アナログ及びデジタル信号処理（Analog and Digital Signal Processing）」第４６巻７号に記載の、コーマン・ファング（Khoman Phang）他、「無線赤外線通信用のＣＭＯＳ光前置増幅器（A CMOS Optical Preamplifier for Wireless Infrared Communications）」では、可変利得法（variable gain approach）が用いられている。この手法は、差動回路を構成するようにカスケード接続されたソース接地利得段を備える。
【００１０】
２０００年９月に発行された「固体回路に関するＩＥＥＥジャーナル（IEEE Journal of Solid State Circuits）」第３５巻９号の第１２６０頁記載のジェンズ・ミュールリッヒ（Jens Mullrich）他著、「４０−ＧＢ／ｓ光ファイバＴＤＭリンクにおける受信機用のＩｎＰを用いたＨＢＴ技術における高利得トランスインピーダンス増幅器（High-Gain Transimpedance Amplifier in InP-Based HBT Technology for the Receiver in 40-Gb/s Optical-Fiber TDM Links）」には、ファング等による手法と同様の手法が開示されている。ここで開示されている差動増幅器は、可変利得制御回路を備えず、代わりに平均信号検出器が設けられている。生成された平均電圧信号は、差動増幅器の反転端子にバイアス電圧として入力される。
【００１１】
【発明が解決しようとする課題】
上述の手法は、いずれも光変換器等の用途において、広いダイナミックレンジを実現する。しかしながら、いずれも帯域幅と雑音除去要求に関する最適なトレードオフを実現するための回路が複雑であり、製造コストが高いという問題があった。
【００１２】
そこで、本発明は、広いダイナミックレンジに対応するとともに、大きな振幅を有する入力信号に対しても安定して動作することができる自動利得制御回路を提供することを目的とする。
【００１３】
【課題を解決するための手段】
本発明は、入力及び出力の極周波数比が安定するように、増幅器の利得制御抵抗を調整するとともに、利得補償技術を用いて利得段のバイアス電流を低減し、これにより、利得段の利得を低減することにより、広いダイナミックレンジに亘って安定して動作する増幅器を提供する。
【００１４】
すなわち、上述の目的を達成するために、本発明に係る自動利得制御回路は、自動利得制御回路の入力端子に接続された利得段増幅器と、利得段増幅器をバイアスする利得段電流源と、利得段増幅器に接続され、利得段増幅器の利得を変化させる利得制御メカニズムとを有する利得段と、利得段増幅器の出力端子に接続された入力端子を有し、利得段増幅器の出力信号に基づいて利得制御電圧を生成し、利得制御電圧を利得制御メカニズムに供給して利得制御メカニズムが制御する利得を調整する利得制御回路と、所定の閾値以上の入力信号レベルおいて、利得段増幅器のバイアス電流を低減する利得補償回路とを備える。利得補償回路は、入力電流部と、利得段増幅器のコレクタに接続されたミラー電流部とを有するカレントミラー回路と、入力電流部に接続されたミラー駆動回路と、ミラー駆動回路に接続され、利得制御回路の出力電圧に基づいて、ミラー駆動回路からカレントミラー回路の入力電流部に供給される電流量を調整する利得補償コントローラとを有する。ミラー駆動回路は、カレントミラー回路の電流入力端子に接続され、利得補償コントローラに制御されて入力電流部に流れる電流量を調整する駆動トランジスタを有する。利得補償コントローラは、一端が電流源及び駆動トランジスタのベースに接続され、他端が基準電圧レベルに接続され、利得制御回路の出力電圧により抵抗値が制御される駆動可変抵抗器を有する。
【００１７】
【発明の実施の形態】
以下、本発明に係る自動利得制御回路について、図面を参照して詳細に説明する。本発明は、例えば、光変換器における増幅処理に使用することができる。光変換器は、光信号を受信し、受信した光信号を電流に変換し、この電流を入力回路に供給する。入力回路に供給される電流は、データ再生回路で処理するには小さすぎるため、この入力電流を増幅する必要がある。
【００１８】
しかしながら、光信号の信号強度は大きく変化するので、入力電流のダイナミックレンジは広くなり、増幅回路は、受信した光信号の強度に応じて、広いダイナミックレンジの入力電流を処理する必要がある。受信信号の強度は、例えば、送信機からの距離、回路部品の品質等の関数として変化する。多くの場合、受信機は、送信機からの距離に関する予備的知識を有しておらず、したがって、あらゆる入力信号強度に対応する柔軟な設計を行う必要がある。
【００１９】
これまで、例えば、ショットキーダイオードにより出力電圧をクランプする手法や利得制御回路を用いる手法等、様々な手法が提案されてきた。しかしながら、従来の手法はいずれも複雑で、あるいは非効率的で、理想的な解決法であるとはいえない。
【００２０】
さらに、入力回路の重要な特性として、入力インピーダンスの低さがある。半導体変換素子は、通常、大きなＤＣ抵抗値を有する逆バイアスされたダイオードである。半導体変換素子と増幅器の入力端子間の接続は帯域が制限されている。
【００２１】
図１は、半導体変換素子の入力回路（semiconductor transducer input circuit：以下、単に入力回路という。）４００のインピーダンスの等価回路を示す図である。入力回路４００の入力信号の帯域幅は制限されている。この制限は、半導体変換素子のソース抵抗ＲＳ４１０と、増幅器の入力インピーダンス４２０（ＲＩＮ）と、半導体変換素子、内部配線及び増幅器に関連する容量４３０（ＣＳ）の組合せにより決定される。
【００２２】
入力回路４００において、半導体変換素子から増幅器への接続の高周波ロールオフ周波数ｆＩＮは、以下の式により求められる。
【００２３】
【数１】
0004032720.tif 000002
【００２４】
例えば、ＣＳ＝１ｐＦ、ＲＳ＝２００ｋΩとし、抵抗器ＲＳ及び抵抗器ＲＩＮの組合せが１００ｋΩ台であるとすると、−３ｄＢの周波数は約１．６ＭＨｚとなる。２ＧＨｚ帯を目標とする増幅器の場合、抵抗器ＲＩＮ及び抵抗器ＲＳの並列接続が８０Ω程度となるように入力インピーダンスＲＩＮを小さくする必要がある。しかしながら、このように帯域幅を広げることにより、増幅器の入力端子における電圧が低下してしまう。
【００２５】
さらに、増幅回路は、あらゆる条件下で安定して動作しなくてはならない。可変利得段として使用する場合、増幅器は、全ての入力振幅及び利得に亘って安定して動作する必要がある。図２は、実際の増幅回路５００の構成例を示す図である。この増幅回路５００は、利得段（トランジスタ５１０及び抵抗器５２０（ＲＣ））を有する前置増幅段と、フィードバック抵抗器５４０（ＲＦ）の出力を駆動する単一利得の電圧バッファ５３０とを備える。
【００２６】
この図２に示す構成において、フィードバック回路は、増幅器の閉ループ利得を設定するために使用される。しかしながら、フィードバック回路は、ループ利得の倍だけ増幅器の入力インピーダンスＲＩＮを低下させる。増幅回路５００では、入力周波数ｆＩＮ及び出力周波数ｆＯＵＴにおいて、２つの極が存在する。この増幅回路５００の入力抵抗ＲＩＮは（図１５に示す回路と同様に）、以下に示すように、ＲＦをループ利得で除算することにより求めることができる。
【００２７】
【数２】
0004032720.tif 000003
【００２８】
ここで、ＡＶは、ループ利得を示す。したがって、入力極の周波数ｆＩＮは、以下の式に示すようになる。
【００２９】
【数３】
0004032720.tif 000004
【００３０】
出力極の周波数ｆＯＵＴは、以下のとおり、利得段のコレクタ負荷ＲＣ及びその寄生容量ＣＣにより決定される。
【００３１】
【数４】
0004032720.tif 000005
【００３２】
広範囲に亘るＲＦに対して安定した動作を保証するために、これらの極の周波数の比（以下、単に極周波数比ともいう）ｆＯＵＴ：ｆＩＮは、全ての動作条件において２．７５以上となる必要がある。
【００３３】
極周波数比は、利得段の電圧利得をＡＶ＝ｇｍＲＣ（ｇｍは、トランジスタ５１０の開ループ利得段の相互コンダクタンス）として置換すると、以下の式のように得られる。
【００３４】
【数５】
0004032720.tif 000006
【００３５】
この式は、大きな入力信号に対応するために、フィードバックＲＦを低減すると、極周波数比ｆＯＵＴ：ｆＩＮは減少し、不安定な状態になりやすいことを示している。例えば、ＲＦを５：１に変えると、極周波数比も５：１に変化する。したがって、ｆＩＮ＝２ＧＨｚによって設定した２ＧＨｚの最小帯域幅を有する増幅器において、ダイナミックレンジを５：１とすると、ダイナミックレンジ全体に亘って安定した動作を維持するためには、ｆＯＵＴは、ｆＩＮの２．７５×５以上の大きさにならなくてはならない。これを実現するためには、コストが高くなり、及び／又は消費電力が大きくなり、及び／又は回路が複雑になり、及び／又は他の重要なパラメータ、特に雑音とのトレードオフが厳しくなる等の問題がある。
【００３６】
さらに、増幅回路が信号に導入する雑音は少ない方が望ましい。入力インピーダンスを下げると、増幅器の入力端子における電圧振幅は、実質的に減衰される。したがって、通常の入力電流振幅を２０μＡｐ−ｐとし、ＲＩＮを１００Ωとすると、入力電圧振幅は２ｍＶｐ−ｐとなる。特定のビット誤り率を実現するために、所定の最小信号対雑音比（signal-to-noise ratio：以下、ＳＮ比という）が要求される。これに基づき、増幅器の最大感度（sensitivity）が決定される。増幅器により加えられる雑音が少ない程、所定の最小ＳＮ比を維持できる最小信号振幅は低くなり、したがって、感度を高く設定でき、所望の帯域幅及び感度の間のトレードオフを実現しやすい。
【００３７】
半導体変換素子に印加される最小ＤＣバイアス電圧は、少なくとも２Ｖ必要である。この増幅回路で使用される半導体フォトダイオードは、通常、最適な性能を実現するために、ある逆バイアス電圧を必要とする。これにより、ＰＮ接合のいずれの側にも空乏領域を形成できる。これにより、寄生容量ＣＳを低減することができ、フォトダイオードの動作周波数を高めることができる。さらに、逆バイアス電圧が高くなると、フォトダイオードの光−電流変換の線形性が向上する。通常、フォトダイオードの動作速度は、逆バイアス電圧が減少すると減少し、したがって、最小の逆バイアス電圧を維持しなくてはならない。
【００３８】
増幅回路のダイナミックレンジは、出力電圧を制限することにより向上する。しかしながら、増幅回路の出力電圧を制限するためにクランプ回路を使用すること、増幅歪みが生じる。図３は、クランプ処理により生じる歪みを表すグラフ６００を示す。並列ＲＳにユニポーラの電流が流れて電圧が降下し、２Ｖｐ−ｐの信号が生成される。グラフ６００では、ＤＣ再生回路により再生される波形を非クランプ信号６１０として表してる。なお、この波形は対称形の立上り６１５及び立下り６２０を有している。また、負及び正の振幅は、同じ大きさで極性を逆にしたものである。
【００３９】
ＲＣ回路に一般的なダイオードを設けることにより、クランプ回路が実現できる。このクランプ処理は、クランプ信号６３０として示すように、振幅が抑制されている。図３に示すように、クランプ信号６３０のゼロクロス点は、非クランプ信号６１０のゼロクロス点とは異なり、パルス幅は実質的に広くなっている。
【００４０】
このパルス幅及びデューティサイクル歪み（duty cycle distortion）は、好ましくなく、受信機の信号パスに問題を引き起こす。したがって、クランプ回路にＤＣ再生ループを組み込んでも、対称的にクランプ処理を実行できない限り、利得制御には望ましくない要素が残る。ＤＣ再生ループは、通常長い時間に亘り（数千データビットの桁で）平均化された出力信号がゼロ又は他の基準レベルとなるように、増幅器の入力にオフセットを加える。このバイアスは、増幅器の入力信号の中間点がゼロクロス点となるように増幅器に加えられる。
【００４１】
ＡＧＣ制御ループの実施の形態
本発明は様々な利得制御メカニズムにより実現できるが、本発明においては、好ましく、自動利得制御（automatic gain control）増幅器を合成フィードバック抵抗器（compound feedback resistor）で制御する。この合成抵抗器は、固定抵抗器に並列に接続された電界効果トランジスタ（Field Effect Transistor）を備える。実効抵抗は、ＦＥＴゲート端子の電圧により制御される。ＡＧＣ制御ループは、増幅器の出力信号の振幅をある一定の基準レベルとなるよう制御する。換言すれば、ＡＧＣ制御ループは、合成フィードバック抵抗器のＦＥＴにかかる一定のピーク電圧Ｖｄｓを維持するように利得を調整する。
【００４２】
図４は、様々なゲート電圧におけるＩｄ／Ｖｄｓ特性を示す図である。歪みを低く抑えるために、ＦＥＴは、入力信号の全ての範囲に対して３極管モードで動作する必要がある。Ｖｄｓが、入力信号によりＶｄｓ，ｓａｔより高くなると、その波形の一部の歪みは、許容できないレベルまで劇的に増加する。破線で示す曲線からもわかるように、利得を１．０Ｖｐ−ｐに制限するようにＡＧＣを設定すると、ＶＧＳ＝１．０Ｖ又はＶＧＳ＝１．５Ｖにおいて、ＦＥＴは、入力信号の一部の範囲に対しては３極管モードで動作し、他の範囲に対しては飽和モードで動作する。この歪みは、２つの動作モードにおけるチャンネル抵抗特性が大きく異なるために生じる。これらの低いＶＧＳは、ＡＧＣ制御ループが利得に対する制御を開始したときに生じる。したがって、ＡＧＣ制御ループが低いＶＧＳから開始されないようにするか、ＡＧＣ基準振幅を１０〜数１００ｍＶ程度の小さなＶｄｓに制限する必要がある。
【００４３】
平均振幅法を用いて利得を制御するＡＧＣ制御ループにおいて、ＡＧＣ基準電圧をＶｄｓ，ｓａｔ線以下としても、信号振幅の一部がＶｄｓ＝Ｖｄｓ，ｓａｔ線を横切って飽和領域に入る可能性がある。しかしながら、ピーク増幅法を用いると、すなわちピークＶｄｓ振幅を用いてＡＧＣ制御を行うと、このような現象を最小化することができる。
【００４４】
ここで、２つの異なる大きさのＦＥＴを並列に接続して合成抵抗を形成し、まず先に小さい方のＦＥＴを使用し、入力振幅が増大すると、大きなＦＥＴを使用することによりこの非線形性の問題を解決する手法も提案されている。しかしながら、この手法では回路構成が複雑となる。
【００４５】
低雑音、広帯域幅及び設計の複雑さ
雑音の低減と帯域幅の拡大は、本質的に相矛盾する要求である。すなわち、特定の用途において、一方の要求を最適化するためには、他方を犠牲にしなくてはならない。この妥協点は、回路の複雑さ、製造プロセス及び幾つかの他の要件に依存して決定される。通常、信号パスにおける回路素子の数が多くなると、雑音源の数が増える。さらに、雑音源がフィードバックループに存在すると、全ての動作条件に亘って回路を安定させることがより困難になる。すなわち、雑音及び安定性の両方の観点から、回路は単純である方が望ましい。例えば、上述したメイヤー等の論文では、フィードバックループにおいて２つのバッファ段及び１つの利得段が用いられており、寄生ノードの数が増加し、回路が複雑になっている。ここでは、利得を制限し、ループを安定させるために、５つのＦＥＴが様々な制御機能を担っている。
【００４６】
本発明では、回路を単純化し、より少ない処理段で利得を制限し、ループを安定させる。すなわち、本発明では、全ての利得に対して、極周波数比ｆＯＵＴ：ｆＩＮを略一定に維持することにより、理想的には１つの利得段及びできる限り少ない信号ノードで利得を制限し、単純なトポロジ設計でループを安定させることができる。
【００４７】
変換素子のバイアス電圧（Transducer Bias Voltage）
変換素子は、３Ｖ程度の低い電圧で動作し、変換素子にかかる電圧を最小の２Ｖに維持し、入力端子の電圧は１Ｖを超えない。これにより、変換素子は入力端子から正端子に接続することができる。入力端子と正端子間の２Ｖの逆バイアスを維持できない場合、単に変換素子をバイアスするだけのために、より高い電圧を供給しなくてはならず、好ましくない。この１Ｖの入力端子電圧を維持するためには、入力トランスコンダクタのエミッタ回路において、最小の帰還を用いる必要がある。
【００４８】
全体のトポロジ
本発明の一実施の形態を図５に示す。この図５に示す回路は、利得段８００を備え、この利得段８００は、入力信号が端子ｉｎに入力される入力トランジスタＱ１と、フィードバック抵抗器ＲＦ１と、コレクタ負荷抵抗器ＲＣ１とを備える。さらに、この回路は、ダミー利得段８２０を備え、ダミー利得段８２０は、供給された信号、温度、処理の変化に対して、トランジスタＱ１、フィードバック抵抗器ＲＦ１、負荷抵抗器ＲＣ１を追従するトランジスタＱ２と、フィードバック抵抗器ＲＦ２と、負荷抵抗器ＲＣ２とを備える。利得段８００及びダミー利得段８２０の出力信号は、差動電圧バッファ８４０に供給される。ダイオードＤ１，Ｄ２は、レベルシフタとして動作する。差動電圧バッファ８４０は、信号を対称の差動信号（ｏｕｔ，ｏｕｔｂ）に変換して出力する。この信号は、さらにエミッタホロワバッファ８４２によりバッファリングされた後、差動出力段８４４に供給される。
【００４９】
差動電圧バッファ８４０の出力信号は、ピーク検出器８４６にも供給され、ピーク検出器８４６は、この信号のピーク振幅を検出する。検出されたピーク振幅を示す値は、増幅器８４８によって、基準電圧ＶＡＧＣと比較されるとともに、増幅され、ゲート電圧８５０が生成される。ピーク検出器８４６及び増幅器８４８は、制御回路を構成する。ゲート電圧８５０は、可変抵抗器８０２，８２２，８３２に供給される。この実施の形態では、可変抵抗器８０２は、フィードバック抵抗器ＲＦ１とＦＥＴトランジスタＭ０からなる合成抵抗器である。可変抵抗器８２２は、フィードバック抵抗器ＲＦ２とＦＥＴトランジスタＭ１からなり、可変抵抗器３２は、フィードバック抵抗器ＲＦ３とＦＥＴトランジスタＭ３からなる。ゲート電圧８５０を可変抵抗器８０２，８２２，８３２の対応するＦＥＴトランジスタ（Ｍ０、Ｍ１、Ｍ３）のゲートに供給することにより、電圧ＶＡＧＣで制御されるＡＧＣ制御ループが実現される。フィードバックは、利得段８００及びダミー利得段８２０のＦＥＴトランジスタＭ０，Ｍ１により調整され、利得補償は、Ｇｍ補償回路８３０のＦＥＴトランジスタＭ３により調整される。
【００５０】
可変抵抗器８０２，８２２，８３２の素子は、Ｎ型ＦＥＴであってもＰ型ＦＥＴであってもよい。入力トランジスタＱ１は、Ｎ型ＦＥＴトランジスタに置換してもよい。さらに、この回路を反転させてもよく、トランジスタＱ１に代えてＰ型素子を用いてもよい。当業者は、ここに示した実施の形態を変更して同様の効果を実現することができるので、このような形態は、全て本発明の範囲内にある。
【００５１】
利得段８００の安定性
ここで、利得段８００のＡＣ特性及び安定性について説明する。入力トランジスタＱ１の相互コンダクタンス（ｇｍ）は、順方向信号利得（forward signal gain）を与える。信号電流は、ＦＥＴトランジスタＭ０とフィードバック抵抗器ＲＦ１の並列回路からなる可変抵抗器８０２を介してトランジスタＱ１のコレクタに供給される。したがって、信号電流の振幅がバイアスコレクタ電流ＩＢに近い値を有するとき、トランジスタＱ１のｇｍは調整される。すなわち、ｇｍを以下のように表すことができる。
【００５２】
【数６】
0004032720.tif 000007
【００５３】
ここで、Ｉｍは、平均入力電流を表し、ＶＴは、熱電圧ｋＴ／ｑを表す。
【００５４】
ＡＧＣ制御ループは、この回路の出力信号のピーク振幅を一定に維持する。ここで、ピーク振幅を平均入力電流の２倍と仮定する。これにより、フィードバック抵抗器ＲＦ１とＦＥＴトランジスタＭ０の並列回路により実現される実効フィードバック抵抗値は、以下のとおりとなる。
【００５５】
【数７】
0004032720.tif 000008
【００５６】
ここで、ＶＡＧＣは、基準電圧を表す。
【００５７】
コレクタ負荷回路のインピーダンスは、以下のように表される。
【００５８】
【数８】
0004032720.tif 000009
【００５９】
ここで、ＲＣは、コレクタ負荷抵抗器ＲＣ１の抵抗値を表す。
【００６０】
これにより、電圧利得は、ＡＶ＝ｇｍＲＣ，ｅｆｆと表すことができる。したがって、入力抵抗値は、以下に示すように、単に、実効フィードバック抵抗値をループ利得で除算した値となる。
【００６１】
【数９】
0004032720.tif 000010
【００６２】
この結果、入力極の周波数と出力極の周波数の比は、粗い第１の安定性を表す測定値として以下のように表される。
【００６３】
【数１０】
0004032720.tif 000011
【００６４】
ここで、括弧内の項
【００６５】
【数１１】
0004032720.tif 000012
【００６６】
は、４以下にはならず、ｇｍが信号の振幅に応じて変化しなければ、ＲＣ及びｇｍの値は、あらゆるＲＦ，ｅｆｆの値に対して、与えられた容量比ＣＳ：ＣＣがいかなる値であっても、最小の２．７５である所望の極周波数比に対応するよう調整することができる。
【００６７】
したがって、ＩｉｎがトランジスタＱ１のバイアス電流に近い場合、十分に高い極周波数比を維持し、ｇｍのばらつきを補償するために、更なる制御回路を追加するとよい。詳しくは、図５に示すＧｍ補償回路８３０は、トランジスタＱ１へのバイアス電流を低減し、これにより、振幅の大きい入力信号におけるｇｍを低減している。
【００６８】
抵抗器Ｒ１０は、フィードバック抵抗器ＲＦ３、ＦＥＴトランジスタＭ３からなる合成抵抗器における電圧降下を設定する値ＩＸの電流源として機能する。この合成抵抗器は、他の合成フィードバック抵抗器と同じ種類で、同じ大きさを有し、端子電圧が同様であるので、他の合成フィードバック抵抗器を追従する。トランジスタＱ６は、フィードバック抵抗器ＲＦ３、ＦＥＴトランジスタＭ３における電圧降下と同じ電圧降下を抵抗器Ｒ７に生じさせ、トランジスタＱ６のコレクタ電流を以下の値に近似させる。
【００６９】
【数１２】
0004032720.tif 000013
【００７０】
抵抗器Ｒ１８は、抵抗器Ｒ１０により供給される電流と同じ振幅を有する電流ＩＸを供給する単純な電流源として機能する。これは、トランジスタＱ６のコレクタ電圧がトランジスタＱ６のベース電圧に近い場合である。したがって、カレントミラーに入力される正味の電流は以下のとおりとなる。
【００７１】
【数１３】
0004032720.tif 000014
【００７２】
この電流は、カレントミラーによりＭ倍にされ、トランジスタＱ１，Ｑ２のコレクタにおいて利得段８００及びダミー利得段８２０に入力される。この入力された電流は、トランジスタＱ１，Ｑ２のコレクタバイアス電流を低減させ、これにより、ｇｍをＲＦ，ｅｆｆの関数として低減する。
【００７３】
乗算に使用する係数Ｍは、最小のＲＦ，ｅｆｆにおいても、トランジスタＱ１及びトランジスタＱ２が必要な帯域幅全体に亘って適切に信号を通過させるのに十分なバイアス電流を有するように設定しなければならない。逆の極値、すなわちＲＦ，ｅｆｆの最大値においては、Ｇｍ補償回路８３０をオフにする必要がある。この状況は、例えば、ＲＦ，ｅｆｆ≧Ｒ７の場合に発生する。利得＝Ｍを有するカレントミラーの入力側は、電流を流すことができるだけであり、この状況では、電流は０となる。
【００７４】
極周波数比は、以下の式により表すことができる。
【００７５】
【数１４】
0004032720.tif 000015
【００７６】
なお、極周波数比は、以下のような因子により構成されている。
・全てのＲＦ，ｅｆｆに対して固定の値である容量の比ＣＳ：ＣＣ。
・全てのＲＦ，ｅｆｆに対して固定の値であるｖＴ：ＲＣの比。
・分母におけるＩＢを含む因子。Ｉｉｎが比較的小さい場合、ＲＦ，ｅｆｆに略反比例する。この因子は、「１／ＩＢ・・・」と表すことができる。
・ＲＦ，ｅｆｆを含む因子。この値は４以下に制限され、「ＲＣ／ＲＦ・・・」と表すことができる。
【００７７】
これらの因子、及びこれらとＲＦ，ｅｆｆ、したがってＩｉｎの関係を、実施の形態における典型的な値とともに図６に示す。
【００７８】
実施の形態
この回路を、ＮＰＮ、ｆｔ＝２５ＧＨｚのＢｉＣＭＯＳプロセスにより製造した。回路パラメータにおけるトレードオフにより、回路素子の値を以下のとおりとした。
【００７９】
【表１】
0004032720.tif 000016
【００８０】
図６に示すグラフでは、対応する極周波数比がプロットされており、このグラフは、１０μＡｐ−ｐ〜最高２ｍＡｐ−ｐの間、極周波数比は、２．７５を下回らないことを示している。同様の結果を得るために、ここに開示された技術に基づいて素子の値を別の値に変えることができることは、当業者にとって明らかである。
【００８１】
このように、本発明では、単純な構成により、広いダイナミックレンジと安定性を実現することができる。低雑音の信号利得の大半を提供する利得段８００は、ループ内に追加的なバッファ又は利得段を用いることなく、最小限の素子のみからなる単純な構成により実現される。
【００８２】
異なる利得の設定に対するループの安定性は、Ｇｍ補償回路を使用して入力トランジスタＱ１のｇｍを変更すること、及びフィードバック抵抗器を入力トランスコンダクタ、すなわちトランジスタＱ１の出力に直接接続して、フィードバック抵抗器が自動的にループ利得を低減するような構成とすることの２つの技術により達成される。利得のばらつき及びループの安定性は、いずれも同じ端子電圧及び同じ動作条件の下で動作する同様な３つの可変抵抗器により制御される。これにより、トラッキングが容易になり、すなわち利得制御回路を単純化することができる。
【００８３】
先に説明した図５は、本発明の好ましい実施の形態を示している。この回路は、利得段８００と、ダミー利得段８２０と、差動電圧バッファ８４０とを備えている。差動電圧バッファ８４０は、様々な手法で構成できる。好ましくは、差動電圧バッファ８４０は、エミッタ負帰還抵抗器及び両側をバイアスする能動電流源（Ｉ０，Ｉ１）の差動対として構成するとよい。電流源Ｉ０，Ｉ１は、動作のために約５００ｍＶのヘッドルームを要求する。しかしながら、トランジスタＱ１７及びトランジスタＱ１６のバイアスが利得段８００及びダミー利得段８２０の出力、例えばトランジスタＱ１及びトランジスタＱ２に直接接続された場合、トランジスタＱ１７、トランジスタＱ１６のエミッタは、例えば数十ｍＶ程度と、ＧＮＤ電位に近くなり、電流源Ｉ０，Ｉ１が動作しなくなる。したがって、レベルシフトダイオードＤ１，Ｄ２を設け、差動電圧バッファ８４０の同相入力電圧を約７００ｍＶに高め、電流源Ｉ０，Ｉ１が十分な動作ヘッドルームを有するようにする必要がある。このような構成により、性能は向上するが、信号ノード（ダイオード）が追加されるため、僅かに複雑さが増す。
【００８４】
図７は、本発明の他の実施の形態の構成を示す回路図である。利得補償の他の実施の形態は、換算された利得段のレプリカ回路１０８０と、フィードバック回路１０８２と、増幅器１０８４と、一組の補償電流提供回路１０８６とを備える。増幅器１０８４は、入力端子Ｉｎｐｕｔ＋、Ｉｎｐｕｔ−及び出力端子Ｏｕｔｐｕｔを備える電流伝達回路として動作するよう構成されている。
【００８５】
増幅器１０８４は、ベース接地入力（トランジスタ１００３，１００４）を備える。出力端子Ｏｕｔｐｕｔの電圧は、入力端子Ｉｎｐｕｔ＋，Ｉｎｐｕｔ−間の電位差が大きくなると高くなる。この増幅器１０８４は、トランジスタ１００４の能動負荷に電流源１００１を使用しているので、高い利得を有している。
【００８６】
フィードバック回路１０８２は、フィードバック抵抗器（ＦＥＴトランジスタＭ３と、フィードバック抵抗器ＲＦ３の並列回路、以下、フィードバック抵抗器ＲＦ３／／Ｍ３という）とともに完成する利得／ダミー利得段のレプリカ回路（トランジスタＱ４、抵抗器Ｒ２）を備えている。トランジスタ１００８は、増幅器１０００〜１００７からの出力電圧を電流に変換し、この電流は、フィードバック抵抗器ＲＦ３／／Ｍ３を流れ、電流ミラートランジスタ１０１１介して出力され、これにより、フィードバック抵抗器ＲＦ３／／Ｍ３に電圧降下を引き起こす。この電圧降下は、増幅器１０００〜１００７の入力端子にフィードバックされる。
【００８７】
増幅器１０００〜１００７及びフィードバック回路１０８２は、トランジスタ１００２における一定の電圧降下がフィードバック抵抗器ＲＦ３／／Ｍ３により構成される可変抵抗器に印加されたとき、安定した動作点に達するように構成されている。すなわち、トランジスタ１００８によりフィードバック抵抗器ＲＦ３／／Ｍ３に流れる電流は、トランジスタ１００２における電圧降下をフィードバック抵抗器ＲＦ３／／Ｍ３の実効抵抗値で割った値に等しくなり、この電流は、利得制御回路により制御される。したがって、トランジスタ１００８，１００９に流れる電流は、ピーク入力電流の数倍となる。トランジスタ１００９を流れる電流は、利得段及びダミー段に供給され、これらの処理段のｇｍを低下させ、これにより、増幅器全体を制御し、安定させる。この利得補償のための素子の具体的な値を表２に示す。
【００８８】
【表２】
0004032720.tif 000017
【００８９】
図８は、本発明の更なる他の実施の形態の構成を示す回路図である。図５に示す回路の差動電圧バッファ８４０からは、電流源Ｉ０，Ｉ１が取り除かれ、レベルシフトダイオードＤ１，Ｄ２が不要とされている。この更なる他の実施の形態において、差動電圧バッファは、前のエミッタ負帰還抵抗器Ｒ１２を２つの部分に分け、中央のタップをＧＮＤに接続している。これにより、新たな抵抗器Ｒ１２，Ｒ１５がエミッタ負帰還抵抗器及び電流源として動作する。ここで、トランジスタＱ１のコレクタにおける電流の増大を防ぎ、トランジスタＱ１７が不通にならないように注意する必要がある。このような状況は、図５に示すＧｍ補償回路８３０を変更することにより防止できる。
【００９０】
図８は、本発明に基づくＧｍ補償回路の実施の形態も示している。補償電流は、コレクタではなく、フィードバック抵抗器を介して、トランジスタＱ１及びトランジスタＱ２からバイアス電流を流し出す。これにより、トランジスタＱ１のコレクタに大きな電流が流れることにより差動電圧バッファの入力トランジスタＱ１７がオフになることを防ぐことができる。なお、このような状況は、レベルシフトダイオードが存在しない場合にのみ問題となる。
【００９１】
このように、この更なる他の実施の形態に示すＧｍ補償回路は、入力電流の振幅の平均値を正確に測定し、最大値に達した入力信号からその倍数を減算する。トランジスタ１００４，１００３，１００２，１００８により形成される増幅器は、フィードバックループの一部を構成する。ＦＥＴトランジスタＭ３、フィードバック抵抗器ＲＦ３、トランジスタＱ４は、ループを完成させるフィードバック素子を構成する。ＦＥＴトランジスタＭ３、フィードバック抵抗器ＲＦ３、トランジスタＱ４、抵抗器Ｒ２は、利得段及びダミー利得段に対応する換算（スケーリング）されたレプリカ回路である。これは、ＦＥＴトランジスタＭ３とフィードバック抵抗器ＲＦ３からなる並列回路は、利得段と正確に同じ特性を有することを意味する。
【００９２】
これにより、トランジスタ１００３，１００４，１００２，１００８、フィードバック抵抗器ＲＦ３から構成されるフィードバックループは、並列接続されたＦＥＴトランジスタＭ３及びフィードバック抵抗器ＲＦ３に対し、トランジスタ１００２における電圧降下を印加する。電流源１０００，１００１，１００５，１００６は、全てトランジスタＱ４のバイアス電流に比べて、小さな電流（約２μＡ）を生成する。抵抗器１００２は、その電圧降下がＡＧＣ電圧の数倍ｍ１と等しくなるように構成されている。この電圧降下は、ループにより、スケーリングされたレプリカ回路（ＦＥＴトランジスタＭ３、フィードバック抵抗器ＲＦ３）に対して印加される。これにより、トランジスタ１００８に流れる電流は、ピーク入力信号電流に比例する。これは、ＡＧＣ制御ループがアクティブとなると、ＦＥＴトランジスタＭＯ，Ｍ１，Ｍ３のゲート電圧を調整することにより、一定のピーク電圧をフィードバック抵抗器ＲＦ１、ＦＥＴトランジスタＭＯに印加するためである。
【００９３】
トランジスタ１００８におけるこの再現された比例するピーク信号は、トランジスタ１００９によってコピーされ、電流ミラートランジスタ１０１０，１０１１，１０１２，１０１３に供給される。電流源１０１２，１０１３は、このミラー電流を利得段及びダミー利得段から流し出し、トランジスタＱ１及びトランジスタＱ２のｇｍを低減する。
【００９４】
これにより、入力信号の振幅が大きくなった場合に、トランジスタＱ１，Ｑ２のコレクタの電圧が高まり、差分電圧バッファの他の実施の形態に示す入力回路が動作しなくなることを防ぎ、すなわち、信号の歪みを防ぐことができる。図９は、極周波数比に関するこれらの異なる回路構成の効果、すなわち大きな入力信号に対する安定性を表すグラフである。詳しくは、このグラフのＹ軸は、実効コレクタ抵抗（ＲＣ，ｅｆｆ）と閉ループ入力インピーダンス（Ｒｉｎ）の比を表している。この値は、極周波数比ｆｏｕｔ：ｆｉｎに正比例する。Ｘ軸は入力信号電流を表している。
【００９５】
一番下の曲線は、例えば図１５に示すような従来の増幅回路の特性を示している。このグラフからわかるように、ＡＧＣがアクティブになると（９０μＡｐ−ｐ＜入力電流＜８００μＡｐ−ｐ）、極周波数比は、線形に変化し、安定性は入力電流の振幅が増大するにつれて低下する。この現象は、図１０に示す過渡応答特性にも示されている。低い入力電流（〜５０μＡｐ−ｐ）では、差動出力電圧は、安定し、オーバシュート（overshoot）又はリンギング等の現象は観察されない。しかしながら、５００μＡｐ−ｐの入力電流に対しては、差動出力電圧は、著しく異なり、かなりのオーバシュート及びリンギングが発生している。これにより、安定性が低くなる。
【００９６】
図９に示す上の曲線は、本発明の好ましい実施の形態（図５）の極周波数比を示す。ＡＧＣがアクティブになると、極周波数比は増加し、１ｍＡｐ−ｐ前後でピークとなる。この実施の形態では、従来の増幅回路に比べて、全ての範囲の入力電流に亘って、極周波数比の変化が小さい。これは、入力電流の全範囲に亘って安定した増幅処理が実現されていることを示している。このことは、図１１にも示されている。図１１は、低い入力電流（５０μＡｐ−ｐ）及び高い入力電流（５００μＡｐ−ｐ）における過渡応答特性を示している。５０μＡｐ−ｐでは、従来の増幅回路と同様、波形は安定しており、リンギングは発生せず、オーバシュートも発生していない。さらに、従来の増幅回路と異なり、５００μＡｐ−ｐの高い入力電流においても、波形は極めて安定しており、リンギングは発生せず、オーバシュートも最小化されている。
【００９７】
図９に示す中間の曲線は、他の実施の形態（図７、図８）の極周波数比を示す。この曲線における変化は、他の２つの曲線における変化より小さい。ここでも、図１２に示すように、５０μＡｐ−ｐの過渡応答特性は、オーバシュート及びリンギングが発生していないことを示し、すなわち安定した増幅処理が実現されていることがわかる。より高い入力電流（５００μＡｐ−ｐ）においても、リンギングは発生しておらず、オーバシュートも最小化されている。
【００９８】
本発明を、光変換素子の実施の形態を用いて説明したが、本発明は、安定性を必要とするあらゆる回路に適用することができ、特に、広いダイナミックレンジに亘る入力信号が供給される回路に好適に適用することができる。
【００９９】
上述の開示から、本発明を様々に変更及び変形できることは明らかである。したがって、本発明の範囲は、ここに説明した特定の実施の形態ではなく、請求の範囲に基づいて画定される。
【０１００】
なお、本発明は、２０００年１２月１日に出願された米国特許仮出願６０／２５０６１１号（代理人番号ＳＯＮＹ−１０９００）「新たなＡＧＣトランスインピーダンス増幅器（A Novel AGC Transimpedance Amplifier）」に対する優先権を主張し、この出願は、引用することにより本願に援用されるものとする。
【０１０１】
【発明の効果】
以上のように本発明に係る自動利得制御回路は、自動利得制御回路の入力端子に接続された利得段増幅器と、利得段増幅器をバイアスする利得段電流源と、利得段増幅器に接続され、利得段増幅器の利得を変化させる利得制御メカニズムとを有する利得段と、利得段増幅器の出力端子に接続された入力端子を有し、利得段増幅器の出力信号に基づいて利得制御電圧を生成し、利得制御電圧を利得制御メカニズムに供給して利得制御メカニズムが制御する利得を調整する利得制御回路と、所定の閾値以上の入力信号レベルおいて、利得段増幅器のバイアス電流を低減する利得補償回路とを備える。利得補償回路は、入力電流部と、利得段増幅器のコレクタに接続されたミラー電流部とを有するカレントミラー回路と、入力電流部に接続されたミラー駆動回路と、ミラー駆動回路に接続され、利得制御回路の出力電圧に基づいて、ミラー駆動回路からカレントミラー回路の入力電流部に供給される電流量を調整する利得補償コントローラとを有する。ミラー駆動回路は、カレントミラー回路の電流入力端子に接続され、利得補償コントローラに制御されて入力電流部に流れる電流量を調整する駆動トランジスタを有する。利得補償コントローラは、一端が電流源及び駆動トランジスタのベースに接続され、他端が基準電圧レベルに接続され、利得制御回路の出力電圧により抵抗値が制御される駆動可変抵抗器を有する。これにより、広いダイナミックレンジに亘って安定した増幅を行うことができる。
【図面の簡単な説明】
【図１】  半導体変換素子の入力回路のインピーダンスモデルを示す図である。
【図２】  利得段及びフィードバック抵抗器の出力を駆動する利得電圧バッファを備える利得段を有する前置増幅器の回路図である。
【図３】  クランプ処理により生じる歪みを説明する図である。
【図４】  ３極管領域及び飽和領域に関するＦＥＴ特性を示すグラフを示す図である。
【図５】  本発明の好ましい実施の形態として示す回路の回路図である。
【図６】  極周波数比及び極周波数比に関連する要素の関係を示すグラフである。
【図７】  本発明に基づくＧｍ補償回路の回路図である。
【図８】  本発明に基づくＧｍ補償回路の他の回路図である。
【図９】  従来の増幅回路及び本発明に基づく回路の極周波数比を比較して示すグラフである。
【図１０】  図５に示す従来の増幅回路の２つの入力振幅に対する過渡応答特性を示すグラフである。
【図１１】  本発明の実施の形態に示す回路の２つの入力振幅に対する過渡応答特性を示すグラフを示す図である。
【図１２】  本発明の他の実施の形態に示す回路の２つの入力振幅に対する過渡応答特性を示すグラフを示す図である。
【図１３】ダイナミック利得を増加させるシャントフィードバック回路を用いた従来の増幅回路のブロック図である。
【図１４】  増幅器を安定させるための周知のＦＥＴ構成を用いた従来の増幅回路の回路図である。
【図１５】  広いダイナミックレンジに対応するために全体の利得を変化させる周知の増幅回路のブロック図である。
【図１６】  ダイナミックレンジを広げた増幅回路の回路図である。
【符号の説明】
８００  利得段、８２０  ダミー利得段、８３０  Ｇｍ補償回路、８４０  差動電圧バッファ、８４２  ＥＦバッファ、８４４  出力段、８４６  ピーク検出器
【図１】
0004032720.tif 000018
【図２】
0004032720.tif 000019
【図３】
0004032720.tif 000020
【図４】
0004032720.tif 000021
【図５】
0004032720.tif 000022
【図６】
0004032720.tif 000023
【図７】
0004032720.tif 000024
【図８】
0004032720.tif 000025
【図９】
0004032720.tif 000026
【図１０】
0004032720.tif 000027
【図１１】
0004032720.tif 000028
【図１２】
0004032720.tif 000029
【図１３】
0004032720.tif 000030
【図１４】
0004032720.tif 000031
【図１５】
0004032720.tif 000032
【図１６】
0004032720.tif 000033