(57)【特許請求の範囲】
【請求項１】
温度と独立した電圧（ＶＢＧ）を発生するバンドギャップ回路を有しており、中間電位又はアナログ接地電位周りに対称的な温度補償した基準電圧の発生回路において、
前記温度補償した電圧（ＶＢＧ）へ結合される非反転入力端（＋）を具備するバッファ形態のオペアンプ（ＯＰＡ）、本回路の接地ノードへ集積化した抵抗（Ｒ１）を介して強制的に流される電流（Ｉ１）を発生する前記オペアンプ（ＯＰＡ）の出力端によって駆動されるトランジスタ（Ｍ）から構成されている電圧・電流変換段が設けられており、
前記発生した電流（Ｉ１）のレプリカの値の差動対の電流を発生する複数個のカレントミラー（Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５）が設けられており、
一対の相互抵抗フィードバック（Ｒ２）オペアンプ（ＯＰＡＢＵＦ１，ＯＰＡＢＵＦ２）が設けられており、それらの非反転ノード（＋）は熱的に補償された電圧が印加されるノード（Ａ）へ共通に結合されており、且つそれらの反転ノード（−）は、夫々、前記差動対の電流が夫々注入され、前記ノード（Ａ）の電圧を基準にして夫々前記２つの対称的な基準電圧（ＶＬ，ＶＨ）を出力し、
前記抵抗（Ｒ１）が前記一対のオペアンプのフィードバック抵抗（Ｒ２）とインターレースして集積化されている、
ことを特徴とする回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、大略、アナログ回路に関するものであって、更に詳細には、シグマ・デルタアナログ／デジタル及びデジタル／アナログ変換器回路に関するものである。
【０００２】
【従来の技術】
特定の適用例においては、例えば、最近のシグマ・デルタ変換器において使用されるスイッチトキャパシタ集積回路においては、低いノイズで且つ熱的に補償させた状態で通常アナログ（ＶＣＣ／２）接地装置周りに対称的な基準電圧を発生する必要性がある。
【０００３】
図１はアナログ／デジタル変換器（Ａ／Ｄ）用の古典的な二次オーダーのシグマ・デルタ変調器の回路図を示している。ＶＨ及びＶＬはシステムの最大入力動的変化を画定する基準電圧である。
【０００４】
図２は一般的なシグマ・デルタデジタル／アナログ変換器（Ｄ／Ａ）におけるデジタルビットストリームをフィルタするためのスイッチトキャパシタバイカッド（双二次）セルを示している。ビットストリームの論理値（「１」又は「０」）に依存して、フィルタの入力アナログ基準電位（アナログ接地）を基準とした正の電圧（ＶＨ）又は負の電圧（ＶＬ）が印加される。
【０００５】
図１及び２に示したように、両方の適用例において、夫々のＡ／Ｄ及びＤ／Ａ変換器の性能はこれらの基準電圧（ＶＨ及びＶＬ）の「品質」に依存する。実際に、このような電圧に重畳させたノイズは入力容量内に格納される電荷にエラーを発生させ、従って該２つの構成体の出力端における集積化した値にエラーを発生し、従ってこれらの装置の信号対雑音比を制限する。
【０００６】
今日、高分解能オーディオ変換器は、変換器チップ外部の基準電圧源を使用し、それは一般的には、プリント回路カード上において実現され、適宜フィルタし且つ補償した供給源から開始する。
【０００７】
ある公知の装置において採用されている別の完全に集積化した解決方法を図３に示してある。この場合には、抵抗分圧器を使用して供給電圧から基準電圧を発生し且つ低ノイズ増幅器によってバッファされている。然しながら、この公知の解決方法による場合には、不正確な電圧値を得ることのほかに（集積化した抵抗の値は約±１５％の精度で画定可能である）、供給ノイズに対する拒否はゼロである。
【０００８】
更に、これらの集積回路は、しばしば、「混合型」のデジタル及びアナログタイプのものであり、供給線はデジタルノイズによって影響され、デジタル回路のクロック周波数に対して相関され、従って数十ｍＶ（ＲＭＳ）の振幅のノイズがＤＣ供給電圧（ＶＣＣ）へ重畳され、且つそれから派生する基準電圧上に重畳されることは珍しいことではない。
【０００９】
このノイズをフィルタするために、通常、大型の外部コンデンサ（数十μＦ）が使用され、それはその適用例の全コストを増加させる。この公知の解決方法の別の欠点は、集積化した抵抗（ポリシリコン又は「ウエル」タイプのもの）の温度変動によって発生される基準電圧の熱ドリフトである。
【００１０】
多くの集積化した装置においては、温度に関して一定であるシリコンの所謂バンドギャップ電圧（約１．２乃至１．３Ｖ）のオンチップでの発生から開始して、抵抗分圧器か又はアナログマルチプライヤーを使用することによって適宜の値の基準電圧を発生する特定の回路が存在している。いずれの場合においても、上述した独特の適用例に対し対称的な基準電圧を発生する場合には、それらの温度の依存性を最小とせねばならず、供給電圧へ重畳されるノイズの拒否を最大とせねばならず、且つ不当な電圧降下等に起因して電圧差を発生させることのある相互接続体の固有抵抗、集積回路構成要素の公称値の不可避的な広がりのために発生する場合のある非理想的な条件に対して可及的に影響を受けることがないような電圧とせねばならない。
【００１１】
【発明が解決しようとする課題】
本発明は、以上の点に鑑みなされたものであって、上述した如き従来技術の欠点を解消し、温度補償されており且つ低ノイズの対称的な基準電圧を発生する回路を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明によれば、典型的には通常のバンドギャップ回路によって発生される電圧である温度から独立した電圧を電流へ変換する第一段が設けられており、該電流は強制的に集積化した抵抗を介して接地へ流される（従って、再度温度変化に感応することとなる）。カスケード接続した複数個のカレントミラーが設けられており、該カレントミラーは、該電流から差動対の電流を派生させ、それらの値は該集積化した抵抗を介して強制的に流された電流の値のレプリカである（供給電圧へ重畳されたノイズに対して免疫性があるが、熱的変動に影響される）。また、一対の相互抵抗（ｔｒａｎｓｒｅｓｉｓｔａｎｃｅ）フィードバックオペアンプが設けられており、それらの非反転入力端は、例えば該バンドギャップ回路によって発生されたものと同一の電圧である温度補償された電圧へ共通接続されており、且つそれらの夫々の反転入力端は該差動対の電流が注入され、夫々のオペアンプから非反転入力端上に存在する電圧（アナログ接地）を基準とした２つの対称的な電圧が出力される。本回路によって発生されたこれらの対称的な基準電圧は、実際上、供給電圧上に重畳されることのあるノイズによって影響されることはなく、このようなノイズは該２個のオペアンプのＰＳＲＲの除去率によって減少される。
【００１３】
接地へ結合されている集積化させた抵抗を介して強制的に流される電流によって不可避的に導入される温度からの依存性は、前記抵抗に対してインターレースした態様で一対の出力オペアンプのフィードバック抵抗を集積化させ、それにより集積化の相対的な物理的レイアウトを画定することによって効果的に補償されている。
【００１４】
従って、これら全ての集積化した抵抗は、フィードバック抵抗と該第一の抵抗との間の抵抗比によって補償された実際的に同一の温度勾配を有している。
【００１５】
【発明の実施の形態】
２つの対称的な電圧ＶＨ及びＶＬを発生する本発明回路の基本的な構成を図４に示してある。例えばチップ上に集積化した一般的なバンドギャップ回路によって発生されるか又は専用のピンを介して外部供給源から派生された低ノイズで且つ温度に依存しない基準電圧（ＶＢＧ）から開始し、電圧・電流変換が、低ノイズのバッファ形態のオペアンプＯＰＡ及び集積化した抵抗Ｒ１によって行なわれる。そのようにして発生される電流は次式で表わされる。
【００１６】
Ｉ１  ＝  ＶＢＧ／Ｒ１
この変換によって、電流Ｉ１はＲ１の絶対値の温度ドリフトによって影響を受けることとなるが、供給電圧上のノイズに対しては実際上影響を受けることがない。何故ならば、そのようなノイズはオペアンプＯＰＡの本質的に高い電源除去比（ＰＳＲＲ）に従って減衰されるからである。
【００１７】
そのように発生された電流は図４においてはＭＯＳトランジスタＭ１−Ｍ５によって示したカスケード接続した複数個のカレントミラーを介してミラー動作される。このようなカレントミラーからなるカスケードは、電圧・電流変換段の集積化した抵抗Ｒ１を介して強制的に流されるのと同一の電流Ｉ１のレプリカである差動対の電流Ｉ１を発生する。ＤＣ供給電圧ＶＣＣへ究極的に重畳されるノイズは第一（入力）分岐部Ｍ１からそれに続く２つの（出力）分岐部Ｍ２及びＭ３への電流の「コピー動作」を乱すことはない。何故ならば、該ノイズはゲートを共通接続している出力トランジスタＭ２及びＭ３のソースノードへ等しく印加されるからである。ゲート・ソース電圧（ＶＧＳ）はトランジスタＭ１，Ｍ２，Ｍ３に対して同一である。更に、単にチャンネル長及びゲート面積を増加させることによって電子的ノイズ及び該トランジスタの何等かの物理的な不整合は無視可能な値へ減少させることが可能である。該差動対の電流の２つの電流は、夫々、１対の相互抵抗フィードバックオペアンプの仮想接地ノード（それは非反転入力ノードである）へ注入され且つ引き出され、従って該２つのオペアンプは、例えば、温度から独立した電圧ＶＢＧと一致するものとすることの可能なアナログ接地ノードＡの電圧ＶＡを基準にして２つの対称的な電圧ＶＨ及びＶＬを出力する。
【００１８】
これら２つのオペアンプＯＰＡＢＵＦ１及びＯＰＡＢＵＦ２は、それらの出力端へ夫々結合されている回路に対するバッファ、例えば、スイッチトキャパシタフィルタとして作用することのほかに、それらは、オペアンプのＰＳＲＲファクタの関数として強く減衰させることによって供給電圧ノード上のノイズから対称的な出力電圧を「離脱」させる。
【００１９】
従って、ＶＨ及びＶＬは以下の値をとる。
【００２０】
ＶＨ＝ＶＡ＋Ｉ１×Ｒ２
ＶＬ＝ＶＡ−Ｉ１×Ｒ２
尚、ＶＡ＝ＶＢＧとし且つＩ１に対する前述した関係を使用することにより、以下の式が得られる。
【００２１】
ＶＨ＝ＶＢＧ＋ＶＢＧ×Ｒ２／Ｒ１
ＶＬ＝ＶＢＧ−ＶＢＧ×Ｒ２／Ｒ１
このＶＨ及びＶＬの発生方法によれば供給電圧ノイズを実質的に除去した状態を維持することに加えて、有効な熱補償が容易に実行される。実際に、抵抗Ｒ１及びＲ２は、意図的に同一の態様で実現され、最も好適には、Ｒ２／Ｒ１の比によって補償された同一の熱勾配を示すように、所謂インターレース型の物理的レイアウトに従って実現される。
【００２２】
更に、電圧ＶＨ及びＶＬの該抵抗の比に対する依存性は、抵抗の物理的構成の理想的なものからのずれ（処理上のばらつき）の影響を減少させるという利点を有している。本発明回路によれば、ＶＨ及びＶＬの実際の値に関し±１％の精度を容易に得ることが可能であり、残存する重畳されたノイズは数μＶＲＭＳであるに過ぎない。
【００２３】
以上、本発明の具体的実施の態様について詳細に説明したが、本発明は、これら具体例にのみ制限されるべきものではなく、本発明の技術的範囲を逸脱することなしに種々の変形が可能であることは勿論である。
【図面の簡単な説明】
【図１】  Ａ／Ｄ変換器に対する二次オーダーのシグマ・デルタ変調器を示した概略回路図。
【図２】  Ｄ／Ａ変換器用のノイズ整形バイカット（双二次）フィルタセルを示した概略回路図。
【図３】  アナログ接地に関し対称的な基準電圧を発生する従来の方法を示した概略図。
【図４】  本発明の１実施例に基づいて構成した回路を示した概略図。
【符号の説明】
Ｍ１−Ｍ５  ＭＯＳトランジスタ
ＯＰＡ  オペアンプ
ＯＰＡＢＵＦ１，ＯＰＡＢＵＦ２  オペアンプ
Ｒ１  集積化した抵抗
Ｒ２  抵抗
【図１】
0004176886.tif 000002
【図２】
0004176886.tif 000003
【図３】
0004176886.tif 000004
【図４】
0004176886.tif 000005