(57)【特許請求の範囲】
【請求項１】
絶縁基板上に形成されたストライプ状の多結晶半導体薄膜において、等方的結晶粒と、ストライプの長手方向にほぼ平行に配列した筋状結晶粒とが存在し、筋状結晶粒の面積が等方的結晶粒の面積より大きいことを特徴とする多結晶半導体薄膜。
【請求項２】
多結晶半導体薄膜に水素が１ａｔｍ％以上含有されることを特徴とする請求項１記載の多結晶半導体薄膜。
【請求項３】
多結晶半導体ＴＦＴのチャネルに請求項１または２記載の多結晶半導体薄膜が用いられ、ストライプの長手方向とチャネルの方向とがほぼ平行に設けられてなることを特徴とする多結晶半導体ＴＦＴ。
【請求項４】
多結晶半導体ＴＦＴのソース電極とドレイン電極が櫛歯状に形成されてなることを特徴とする請求項３記載の多結晶半導体ＴＦＴ。
【請求項５】
行列状に形成された画素を駆動する駆動素子が画素ごとに設けられ、駆動素子に接続された行電極に行信号を供給する行駆動回路と、駆動素子に接続された列電極に列信号を供給する列駆動回路とが設けられ、
行駆動回路の一部および／または列駆動回路の一部に請求項４記載の多結晶半導体ＴＦＴが用いられたことを特徴とするＴＦＴ基板。
【請求項６】
非晶質半導体薄膜にビームスポットを走査し、多結晶化を行う多結晶半導体薄膜の形成方法において、非晶質半導体薄膜を６００℃で１２時間加熱して固相成長せしめた際の結晶核の生成密度が０．０１〜０．５個／μｍ2 である非晶質半導体薄膜を用い、非晶質半導体薄膜の自発的結晶化を誘起する走査速度ＶP の９０〜１１０％の走査速度で走査することを特徴とする多結晶半導体薄膜の形成方法。
【請求項７】
非晶質半導体薄膜にビームスポットを走査し、多結晶化を行う多結晶半導体薄膜の形成方法において、非晶質半導体薄膜の製膜温度を２５０℃以下とし、ビームアニールを行う前の脱水素温度を（６５０℃±３０℃−製膜温度）とし、非晶質半導体薄膜の自発的結晶化を誘起する走査速度ＶP の９０〜１１０％の走査速度で走査することを特徴とする多結晶半導体薄膜の形成方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、アクティブマトリックス画像表示素子等の駆動素子として用いられる薄膜トランジスタ（ＴＦＴ）の製造に関する。なかでも多結晶化の工程で用いる高速スキャンニング・ビームアニール法（ＨＳＢＡ）によって形成した多結晶半導体薄膜、多結晶半導体薄膜の形成方法、多結晶半導体ＴＦＴ、およびＴＦＴ基板に関する。
【０００２】
【従来の技術】
従来から多結晶半導体ＴＦＴを形成するためにビームアニールが用いられていた。しかし、そのほとんどは半導体薄膜の溶融再結晶または実質的に熱処理であり、これらの場合には、ビーム照射により誘起される熱現象は、被照射体上でのビームスポットの走査速度にあまり依存しない。
【０００３】
まず、従来例１として、特公平３−３４６６９号公報が溶融再結晶の先行技術として例示できる。
次に、従来例２として非溶融条件でレーザアニールを行う技術が知られていた。ビームスポットを高速走査し、被照射体をほとんど温度上昇させず、もちろん室温雰囲気中で溶融せしめることなく多結晶半導体を得る手法である。例えば、特開昭６２−１０４１１７号公報、特開平５−２０８３９５号公報、電子情報通信学会論文誌Ｃ−２  Ｖｏｌ．Ｊ７６−Ｃ−２  No. ５  ２５９頁、および特開平８−９７１４１号公報に記載されたＨＳＢＡアルゴンレーザアニールによる低温プロセス多結晶シリコンに関する発明である。
【０００４】
【発明が解決しようとする課題】
上記のＨＳＢＡ、すなわち高速度でビームスポットを被照射体上で走査し、非単結晶半導体薄膜を完全な溶融状態に至らしめることなく多結晶化するＨＳＢＡにおいて、最適な照射時間をさらに設定することにより、より均一性のよいＴＦＴが得られ、また、高い生産性を維持しながら高特性で均一性のよいＴＦＴを確実に形成することができた。
【０００５】
ところが技術の進歩とともにＴＦＴに求められる特性は高度化し、さらに高い電界効果移動度が求められるようになった。また、大画面、高密度、周辺回路の一体集積化、生産歩留の向上といった新しい課題が要求されるようになってきた。さらに、同時に良好な均一性を有し、安定して製造できるＴＦＴ表示装置が求められるようになった。
【０００６】
【課題を解決するための手段】
そこで、本発明者らは特願平９−９６４５７号において上記課題を解決するべく、第１の発明として、絶縁基板上に形成されたストライプ状の多結晶半導体薄膜において、ストライプの長手方向における電界効果移動度νL とストライプの幅方向の電界効果移動度νS が、νL ≧１．５・νS を満足することを特徴とする多結晶半導体薄膜、また、第２の発明として、非晶質半導体薄膜にビームスポットを走査し、多結晶化を行う多結晶半導体薄膜の形成方法において、非晶質半導体薄膜の自発的結晶化を誘起する走査速度ＶP の９０〜１１０％の走査速度で走査することを特徴とする多結晶半導体薄膜の形成方法を提案した。そして、形成された多結晶半導体薄膜の結晶粒の配列に異方性を生成せしめることが可能な発明を提案した。
【０００７】
本発明は上記出願のさらなる改良発明であって、まず、第１のグループの発明を説明する。
請求項１記載の発明は、絶縁基板上に形成されたストライプ状の多結晶半導体薄膜において、等方的結晶粒と、ストライプの長手方向にほぼ平行に配列した筋状結晶粒とが混在せしめられ、筋状結晶粒の面積が等方的結晶粒の面積より大きいことを特徴とする多結晶半導体薄膜を提供する。ここで、面積とはストライプの中央部分から幅方向に対して、ほぼ等しい結晶の相構造（等方的結晶粒と筋状結晶粒）が存在する領域での相対的な面積の比率を意味している。ストライプの両端領域は除くものとする。通常、ストライプの幅方向に対して５０〜８０％程度の領域で良好な相構造が得られ、かつその状態を確認できる。また、用いる絶縁基板には、石英基板などに比較して軟化温度の低い、一般の無アルカリ性のＬＣＤ用ガラス基板などが用いられる。
【０００８】
請求項２記載の発明は、多結晶半導体薄膜に水素が１ａｔｍ％以上含有されることを特徴とする請求項１記載の多結晶半導体薄膜である。
【０００９】
請求項３記載の発明は、多結晶半導体ＴＦＴのチャネルに請求項１または２記載の多結晶半導体薄膜が用いられ、ストライプの長手方向とチャネルの方向とがほぼ平行に設けられてなることを特徴とする多結晶半導体ＴＦＴである。ほぼ平行とは、ストライプの結晶の主軸方向とチャネルの電流方向とが１５°以内となることをいう。
【００１０】
請求項４記載の発明は、多結晶半導体ＴＦＴのソース電極とドレイン電極が櫛歯状に形成されてなることを特徴とする請求項３記載の多結晶半導体ＴＦＴである。また、請求項４の発明の好ましい態様にあっては、多結晶半導体ＴＦＴのゲート電極はジグザグ状に、または、左右に折れ曲がって、またはスパイラル状に形成されてなる。
【００１１】
請求項５記載の発明は、行列状に形成された画素を駆動する駆動素子が画素ごとに設けられ、駆動素子に接続された行電極に行信号を供給する行駆動回路と、駆動素子に接続された列電極に列信号を供給する列駆動回路とが設けられ、行駆動回路の一部および／または列駆動回路の一部に請求項４記載の多結晶半導体ＴＦＴが用いられたことを特徴とするＴＦＴ基板である。
【００１２】
また、上記の各発明の好ましい態様では、シリコンを主成分とする膜厚５０〜１５０ｎｍの非晶質シリコン半導体をアニールして得られた多結晶半導体薄膜であることを特徴とする。
【００１３】
次に本発明における第２のグループの発明を説明する。
請求項６記載の発明は、非晶質半導体薄膜にビームスポットを走査し、多結晶化を行う多結晶半導体薄膜の形成方法において、非晶質半導体薄膜を６００℃で１２時間加熱して固相成長せしめた際の結晶核の生成密度が０．０１〜０．５個／μｍ2 である非晶質半導体薄膜を用い、非晶質半導体薄膜の自発的結晶化を誘起する走査速度ＶP の９０〜１１０％の走査速度で走査することを特徴とする多結晶半導体薄膜の形成方法を提供する。好ましくは、生成密度は０．０１〜０．１個／μｍ2 である。そして、形成された多結晶半導体薄膜の結晶粒の配列に異方性を生成せしめることが好ましい。
【００１４】
請求項７記載の発明は、非晶質半導体薄膜にビームスポットを走査し、多結晶化を行う多結晶半導体薄膜の形成方法において、非晶質半導体薄膜の製膜温度を２５０℃以下とし、ビームアニールを行う前の脱水素温度が（６５０℃±３０℃−製膜温度）とし、非晶質半導体薄膜の自発的結晶化を誘起する走査速度ＶP の９０〜１１０％の走査速度で走査することを特徴とする多結晶半導体薄膜の形成方法を提供する。ただし、脱水素温度は効率よく作用せしめるために、４００℃以上であることが好ましい。また、用いる絶縁基板の耐熱使用温度以下とする必要があり、実用上５００℃以下とする。そして、形成された多結晶半導体薄膜の結晶粒の配列に異方性を生成せしめることが好ましい。
【００１６】
走査速度ＶP の下側の領域は９０〜１００％（＜１００％未満）であり、上側の領域は１００〜１１０％である。基本的に従来例２よりも高い電界効果移動度が得られる点では同じである。本発明においては、１００〜１１０％の領域から走査速度を選択して用いることが生産性および多結晶半導体薄膜の均一性の点で好ましい。
【００１７】
第１の好ましい態様は、非晶質半導体がシリコンを主成分とする膜厚５０〜１５０ｎｍの非晶質シリコン半導体であることを特徴とする請求項６または７記載の多結晶半導体薄膜の形成方法である。
【００１８】
第２の好ましい態様は、請求項６または７記載の発明または第１の好ましい態様の多結晶半導体薄膜の形成方法によって形成された多結晶半導体薄膜を用いてチャネルが形成されてなることを特徴とする多結晶半導体ＴＦＴである。
【００１９】
第３の好ましい態様は、絶縁基板上に複数の多結晶半導体ＴＦＴが設けられ、少なくともその一部に第２の好ましい態様の多結晶半導体ＴＦＴが備えられたことを特徴とするＴＦＴ基板である。
【００２０】
第４の好ましい態様は、行列状に形成された画素を駆動する駆動素子が画素ごとに設けられ、駆動素子に接続された行電極に行信号を供給する行駆動回路と、駆動素子に接続された列電極に列信号を供給する列駆動回路とが設けられ、行駆動回路の一部および／または列駆動回路の一部に第２の好ましい態様の多結晶半導体ＴＦＴが用いられたことを特徴とするＴＦＴ基板である。
【００２１】
第５の好ましい態様は、行側駆動回路のシフトレジスタ、行側駆動回路の誤り補正回路、行側駆動回路の電流増幅バッファ、および列駆動回路の出力バッファから選ばれる１つ以上に第２の好ましい態様の多結晶半導体ＴＦＴが用いられたことを特徴とするＴＦＴ基板である。
【００２２】
本発明の多結晶半導体ＴＦＴは、特に高速スイッチング、大電流駆動が求められる回路系に用いられることが好ましい。また、上記の各発明において、非晶質半導体は実質的には水素を含有する非晶質シリコン半導体であり、多結晶半導体薄膜が多結晶シリコン半導体であることが好ましい。量産時にＨＳＢＡによって、多結晶化を安定に行うことができるからである。
【００２３】
また、上記の各発明において、多結晶半導体薄膜の膜厚を８０〜１３０ｎｍとすることがさらに好ましい。安定して、多結晶シリコン半導体薄膜の形成を達成でき、その後の回路形成に好ましいからである。
【００２４】
【発明の実施の形態】
次に図を参照しながら本発明を説明する。図９にＴＦＴの電界効果移動度（縦軸）とビームアニールの走査速度（横軸）との相関関係を示す。横軸方向のＡ領域において、ある程度の電界効果移動度が安定に得られる。このＡ領域より走査速度が速い領域では多結晶半導体の電界効果移動度にばらつきが生ずる。例えば多結晶化領域のストライプの幅方向に電界効果移動度の分布が発生し、また全体に低い値を示す。
【００２５】
一方、このＡ領域より走査速度の遅いＧ領域（三角形状の左側のＧ1 領域と右側のＧ2 領域を含む）について解析したところ、図９に示すように電界効果移動度の特性に異方性が強く現れることがわかった。ビーム走査方向と平行な方向における電界効果移動度νL は上記のＡ領域の約２倍以上の値を示すことがわかった。このＧ領域で形成した多結晶半導体薄膜を用いて、ビーム走査方向に平行にチャネル電流を流すように構成した多結晶半導体ＴＦＴにおいては高速のスイッチング動作が得られ、かつ大電流駆動が可能となる。
【００２６】
このときビームスポットの走査方向と垂直な方向、つまりストライプの幅方向におけるＴＦＴの電界効果移動度はＡ領域より低下していることもわかった。したがって、この電界効果移動度の極大領域（例えば、ピーク値がＶP ＝１０．５ｍ／ｓである場合に、９．５〜１１．６ｍ／ｓ程度のＧ領域）に入るようにビームアニールの走査速度を設定し、多結晶半導体薄膜のストライプを形成する。
【００２７】
さらにビーム走査方向と平行な方向にチャネル電流を流すＴＦＴの回路網をレイアウトする。これにより、従来例２に比べて実効的な電界効果移動度が飛躍的に大きくなり、高性能なＴＦＴが得られるようになった。
【００２８】
電界効果移動度の極大値を示すビームの走査速度は絶対値でおおむね１０ｍ／ｓ前後となる。しかし、この走査速度は結晶化の潜熱による自発的結晶化、または、爆発的結晶化（ｅｘｐｌｏｓｉｖｅ  ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）の進行速度であって、非晶質半導体薄膜の種類や物性値等により若干異なる。
【００２９】
この自発的結晶化の進行速度（これは、非晶質半導体薄膜の自発的結晶化を誘起する走査速度ＶP と実質的に等しい）はＨＳＢＡにおける走査速度を段階的に変化させ、得られた多結晶半導体薄膜の結晶粒の配向性をＸ線回折法で解析することで決定できた。種々の非晶質半導体薄膜およびＨＳＢＡの条件（レーザ出力、ビームスポット径と形状、走査速度等）について逐次実験を繰り返すことでＶP の値を知ることができた。
【００３０】
次に、本発明のＨＳＢＡで形成した多結晶半導体薄膜の物理的性質について説明する。高速側から徐々に走査速度を遅くして、多結晶半導体薄膜が異方性を示し始める走査速度を分離走査速度ＶX と呼ぶ。つまり、ＶX より速い走査速度の領域で形成した多結晶半導体薄膜はランダム配向を示すのに対し、ＶX より遅い走査速度で形成した多結晶半導体薄膜は異方性を示す。ＶX より速度の遅い位置に電界効果移動度のピークまたは極大領域を示すＶP がさらに存在する。そしてＶP 近傍を含めたある範囲の走査速度で形成された多結晶半導体薄膜は（１１１）配向を示す。
【００３１】
これは実質上（１１１）配向のみを持ち、他の配向性をほとんど示さない、ほぼ単一な結晶配向性を呈する多結晶半導体薄膜である。この解析結果を図１０に示す。符号ＰＣ13-Pの特性曲線は走査速度が１３ｍ／ｓでＡ領域におけるＨＳＢＡで形成された多結晶シリコン半導体薄膜である。符号ＰＣ10-Pの特性曲線は走査速度が１０ｍ／ｓでＧ領域におけるＨＳＢＡで形成された多結晶シリコン半導体薄膜である。
【００３２】
これらの符号ＰＣ13-PとＰＣ10-Pの特性曲線は多結晶シリコン半導体薄膜のストライプをＸ線回折法で得たものであって、結晶粒の配向性を示す。この実験で用いた膜構成は、１．１ｍｍ厚みのＡＮ６３５（旭硝子製の無アルカリガラス基板）上に、ＳｉＯ2 膜を２００ｎｍ形成し、さらにＨＳＢＡで多結晶シリコン半導体薄膜１００ｎｍを形成したものである。
【００３３】
特性曲線ＰＣ13-Pには、結晶配向として（１１１）、（２２０）、および（３１１）の３つのピークが現れている。これに対し、特性曲線ＰＣ10-Vには（１１１）のピークが出ているが、（２２０）と（３１１）のピークは観察されない。このように多結晶シリコン半導体の結晶配向に明らかに差が生じている。さらに、この傾向は多結晶シリコン半導体の面内方向に依存せずに、ほぼ普遍的な性質であることがわかった。
【００３４】
また、このＸ線回折法による配向性の測定の代わりに多結晶半導体膜の表面をヒドラジン水溶液によりエッチングした後、光学顕微鏡によりその表面を観察することで膜の状態を調べることができた。つまり、走査速度がＶP より速いのか、遅いのかを判定できる。
【００３５】
言い換えれば、ある非晶質シリコン半導体薄膜のＶP の値を知りうる。走査速度がＶP より速いときには多結晶化されたストライプの中央部分は細かい等方的な粒形状をしている（図１１の結晶粒１０、図１２の結晶粒１１）。一方、走査速度がＶP より遅いときはストライプ全体に走査方向に平行な方向に細長い粒の形状が観察できる（図１３の筋状に見える結晶状態２０）。言い換えると、走査方向に平行な方向に筋状に結晶粒が配列している状態、または、走査方向にほぼ平行にライン状のテクスチャが形成されたことが観察された。
【００３６】
このようにして求めたＶP はプラズマ・エンハンスドＣＶＤ（ＰＥＣＶＤ）により３００℃で成膜し３５０℃で熱処理した非晶質シリコン半導体薄膜の場合１０．５ｍ／ｓ、減圧ＣＶＤにより４３０℃で成膜した非晶質シリコン半導体薄膜の場合１１．５ｍ／ｓであった。さらに、解析を進め、ＶP に対してＶP ・０．９０〜ＶP ・１．１０の走査速度の範囲で高い電界効果移動度が発現することがわかった。
【００３７】
さらに、製造上の許容誤差、または安定係数を考慮し、安定マージンを考慮した走査速度でビームスポットを走査することにより、最も高い電界効果移動度を安定して獲得できる。好ましくは、ＶP ・０．９３〜ＶP ・１．０７の条件を用いる。すなわち高移動度を獲得するにはＶP 近傍でレーザアニールすればよい。走査速度が遅すぎると電界効果移動度は低下する。これは走査速度とＶP との差に依存して、膜の結晶性に周期性が現れるためと考えられる。
【００３８】
なお、ＶP は図９に示す特性曲線のほぼ極大値または極大領域に対する走査速度である。好ましくは、ＶP ・０．９３〜ＶP ・０．９６、またはＶP ・１．０４〜ＶP ・１．０７の範囲を用いる。ＶP の近傍では電界効果移動度の変化が急峻であるので、完成した多結晶半導体ＴＦＴの生産ロットごとのばらつきを安定させるために上記の範囲を採用することが好ましい。
【００３９】
上位の領域のうち、高速側が製造上好ましいことがわかった。ＶP に対し走査速度がより低速側（図９のグラフのピーク点より紙面左側近傍）でも製造できるが、生産性の点で、ＶP よりやや高速側（図９のグラフのピーク点より紙面右側近傍）を使用することが好ましい。
【００４０】
ＨＳＢＡにおいて、等温度面の移動速度という意味でビームアニールの際の走査速度が第１のパラメータである。走査方向のビーム径が走査速度とＶP との差の許容量を決める第２のパラメータである。実際のビーム径の値としては、７０〜１５０μｍの範囲が適当である。この範囲であれば走査速度とＶP との差が１０％以内であっても充分良好な特性の多結晶シリコン半導体薄膜を形成できる。
【００４１】
なお、本発明では、ビームスポットの大きさは上述の従来例２と同様に１／ｅ2 となる径で定義する。非晶質シリコン半導体薄膜の水素含有量は２次的なパラメータである。安定に多結晶化を行うためには、３００℃以上の成膜温度のＰＥＣＶＤの場合には１５ａｔｍ％以下であることが好ましく、減圧ＣＶＤ（または、ＬＰＣＶＤと呼ばれる。）の場合には２ａｔｍ％以下の値が好ましい。この値は膜厚が厚いほど小さく、走査速度が速いほど小さくなる傾向にある。多結晶半導体薄膜内部の欠陥を封止するためには、非晶質半導体薄膜の水素含有量は、０．５ａｔｍ％以上であることが好ましい。
【００４２】
本発明で用いるＨＳＢＡの工程で、水素を多く含有した非晶質シリコン半導体薄膜はアニール後、水素含有量はおよそ１５〜４０％に低減される。ＨＦＳ測定法によって、減圧ＣＶＤとＰＥＣＶＤの両方ともに、およそ元の含有量の３５％程度に減少することが確認された（各１サンプル）。
【００４３】
また、レーザ出力も２次的なパラメータであり、膜条件、走査速度に応じて適当な値を用いればよい。最適値より出力が少し小さい場合、多結晶化されるストライプの幅は小さくなるがストライプの中央部の特性はほとんど変わらない。
【００４４】
次に、図１６を参照して説明する。ＰＥＣＶＤにより３００℃で成膜し３５０℃で熱処理した非晶質シリコン半導体薄膜を走査速度１０．０ｍ／ｓ（すなわち、ＶP ・０．９５）、１１．０ｍ／ｓ（ＶP ・１．０５）、１３．０ｍ／ｓ（ＶP ・１．２４）でレーザ走査多結晶化し、走査方向を電流方向とするＴＦＴを形成、電界効果移動度の多結晶シリコン半導体薄膜からなるストライプの幅方向の分布を測定した結果を示す。
【００４５】
各々のＴＦＴのチャネル幅は４μｍである。１０．０ｍ／ｓではストライプ中央部の電界効果移動度は高いが、高い値を示す領域の幅は比較的狭いため、位置合せ精度と必要な電界効果移動度、その均一性とのかねあいで、１１．０ｍ／ｓの条件の方が有利な場合もある。この条件では最高の電界効果移動度は１０．０ｍ／ｓに及ばないが、１３ｍ／ｓと同等の均一性で３割ほど大きな電界効果移動度が得られる。また走査速度が速い分だけ生産性は向上する。
【００４６】
図１６の縦軸では８０ｃｍ2 ／Ｖ・ｓを上限としたが、１２５ｃｍ2 ／Ｖ・ｓを得た例もある。非晶質シリコン半導体薄膜の成膜時の温度と相関関係が存在し、およそ２００ｃｍ2 ／Ｖ・ｓ程度の多結晶シリコン半導体薄膜が形成できると考えられる。
【００４７】
次に、本発明の多結晶シリコン半導体薄膜の特質について説明する。図１８にレーザ光のビームスポットを１０ｍ／ｓで走査して形成した多結晶シリコン半導体薄膜のレーザ走査方向に平行な断面の透過型電子顕微鏡（ＴＥＭ）写真を示す。
【００４８】
全体に結晶粒は不定形であり、結晶粒の間の粒界がはっきりしない。しかし、不規則ではあるが走査方向にコントラストの同じ領域（方位の同じ領域）が数μｍにわたり連続している状態が読み取れる。これは膜厚以下程度の大きさの結晶粒が方位をそろえて走査方向に配列していることを意味している。この結晶粒の状態が、走査方向に移動度が大きいことの理由と考えられる。
【００４９】
図１７はレーザ走査方向に平行に電流を流すＴＦＴのオン電流の活性化エネルギーのレーザアニール走査速度依存性を示す。オン電流の活性化エネルギーは結晶粒界でのバリヤエネルギーに相当すると考えられている。走査速度を低下させると活性化エネルギーが減少し、１０ｍ／ｓではほとんどゼロとなっている。この走査速度では結晶粒界の欠陥の総数がきわめて少ないことを示している。
【００５０】
多結晶シリコン半導体薄膜の形成工程以外は全く同様にして、６００℃、７２時間の熱処理で固相成長して形成した多結晶シリコン半導体薄膜を用いた多結晶シリコン半導体ＴＦＴのオン電流の活性化エネルギーは０．０６〜０．０７ｅＶ、ＫｒＦエキシマレーザを３００ｍＪで１０回照射して形成した多結晶シリコン半導体薄膜を用いた多結晶シリコン半導体ＴＦＴでは０．０３〜０．０４ｅＶであった。本発明の方法によれば結晶粒界でのエネルギー障壁のきわめて小さい多結晶シリコン半導体薄膜を得ることができた。
【００５１】
次に水素の含有について説明する。本発明の多結晶シリコン半導体薄膜は比較的多量の水素原子を膜中に含有するという特性を有する。これに対して、Ｊａｐａｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．Ｖｏｌ．２８ｐ．１７８９−１７９３に開示されているように、エキシマレーザアニール法により多結晶化された多結晶シリコン半導体薄膜の水素濃度は０．２ａｔｍ％以下である。
【００５２】
また、特開平４−３１１０３８号公報には、熱処理により結晶化を行うための出発材料として、水素濃度０．０８〜０．８ａｔｍ％の非晶質シリコン半導体薄膜が適当であるとの記載がある。また、本発明の多結晶シリコン半導体薄膜はその膜厚方向における水素含有量は実質的に均一である。測定はＨＦＳ（Ｈｙｄｒｏｇｅｎ  Ｆｏｒｗａｒｄｅｄ  Ｓｃａｔｔｅｒｉｎｇ）測定法によって行った。
【００５３】
一方、本発明による多結晶シリコン半導体薄膜は、形成条件にもよるが、ＰＥＣＶＤを用いる最高温度３５０℃程度のプロセスでは、出発材料として水素濃度１０〜２０ａｔｍ％程度の非晶質シリコン半導体薄膜を用い、得られた多結晶シリコン半導体薄膜の水素濃度は、少なくとも１ａｔｍ％であることが好ましく、さらに、１．６〜５．０ａｔｍ％程度であることがより好ましい。
【００５４】
また、ジシランを原料ガスとするＬＰＣＶＤによる最高温度４５０℃程度のプロセスでは、出発材料として水素濃度２ａｔｍ％程度の非晶質シリコン半導体薄膜を用い、得られた多結晶シリコン半導体薄膜の水素濃度は０．５ａｔｍ％程度であった。この比較的多量に含まれる水素原子がダングリングボンドを充分封止することにより、粒界の欠陥を減少させ、移動度の向上に寄与していると考えられる。
【００５５】
さらに、本発明者らがＨＳＢＡを用いた多結晶シリコン半導体薄膜の製造に関し、鋭意研究を進めたところ、非晶質シリコン半導体薄膜の成膜温度毎に最適な脱水素熱処理温度域が存在することがわかった。たとえば、３００℃成膜なら３５０℃、２５０℃成膜なら４００℃、２００℃成膜なら４５０℃で脱水素熱処理を行ったとき、最も高い移動度が得られる。このように最適熱処理温度は成膜温度が低いほど、高温になる傾向がある。
【００５６】
そこで、両者の温度を関係づけると、非晶質半導体薄膜の成膜温度を２５０℃以下とし、ビームアニールを行う前の脱水素温度を（６５０℃±３０℃−製膜温度）とすることで良好な多結晶シリコン半導体薄膜を形成できることがわかった。
【００５７】
成膜温度に応じた適切な温度で脱水素熱処理したサンプル同士を比較すると、低温で成膜した場合の方がより高い移動度が得られる。この結果は、成膜温度依存性、脱水素温度依存性とも６００℃・１２時間の固相成長により非晶質シリコン膜の核生成速度を評価した結果と符合する。
【００５８】
すなわち、より非晶質であって、核生成速度の低い膜をＨＳＢＡにより多結晶化すると高移動度が得られるのである。ここで、より非晶質とは短距離秩序がより乱雑で結晶核になりやすい部分の密度がより低いことを意味する。
【００５９】
ＶP 近傍でＨＳＢＡした場合は、上記走査方向に高移動度が得られる膜の場合は多結晶シリコン表面を観察した際に筋状結晶粒が含まれた線状部の面積が、等方性結晶粒子が含まれた均一部の面積より相対的に大きいことが確認された。ＶP より高速で走査する場合も、核生成速度の低い非晶質シリコン膜をＨＳＢＡした方が核生成速度の高い非晶質シリコン膜の場合よりも相対的に高い移動度が得られた。
【００６０】
結晶核については、形成した多結晶シリコン膜の光顕透過写真を１０００倍の倍率で撮影した。その写真に対し、５ｍｍ×５ｍｍの枠（２５μｍ2 の面積に相当）をランダムに数か所設定し、その中に入っている視認可能な結晶数を計数し、全体の平均値をとり、単位面積（μｍ2 ）あたりにおける結晶核の生成密度を得た。
【００６１】
線状率は、目視により筋状結晶粒と等方性結晶粒を判別し、ストライプの幅方向（ビームの照射方向である長手方向の直交方向）にどれだけの面積比で存在しているかを計数した。
【００６２】
【実施例】
以下に、本発明の実施例をあげて説明する。例１、および例４、５、７〜１０が本発明であり、例２、例３、および例６が比較例である。なお、図１〜８の顕微鏡写真の右側に示す指標矢印は５０μｍの実寸法に相当する。図１〜４の方向Ｓはビームアニールの際の走査方向である。なお、図１９〜２６に図１〜８に対応してカラーの顕微鏡写真を示す。
【００６３】
（例１）
ガラス基板上にＰＥＣＶＤにより３００℃でＳｉＯ2 膜、２５０℃で非晶質シリコン膜、３５０℃で反射防止膜としてＳｉＮX 膜をそれぞれ２００ｎｍ、１３０ｎｍ、５０ｎｍの厚みに積層し、４００℃にて熱処理し、連続発振モードのアルゴンイオンレーザをビーム光源として用い、レーザアニール多結晶化を行った。すなわち、上述したＨＳＢＡを用いて行った。
【００６４】
このとき、基板面でのビーム径はエネルギー密度が最大値の１３．５％となる径で走査方向１００μｍ、その垂直方向に１４０μｍであった。走査速度１０ｍ／ｓ、レーザ出力７．０Ｗにより非晶質シリコン膜の多結晶化を行った。本例の非晶質シリコン膜のＶP は１０．５ｍ／ｓであるので、走査速度／ＶP の比である走査速度係数Ｋは９５．２％であった。
【００６５】
反射防止膜のＳｉＮX 膜を０．５％フッ酸で除去した後、多結晶シリコン膜の表面を６４％ヒドラジン水溶液でエッチングし、光学顕微鏡で観察したところ、多結晶シリコン膜のストライプの面積の約半分以上は線状の様相を示し、その隙間に細かな等方性の粒状の領域が観察された（図１）。この線状部分の相対的な面積の割合を線状比と呼ぶこととし、この例の場合は線状比は約５０％となった。
【００６６】
また、上記と同様に成膜、熱処理した非晶質シリコン膜の原子間のネットワーク構造を評価するために、６００℃・１２時間の熱処理により固相成長を行い、生じた結晶核の密度を光学顕微鏡により観察した（図５）。本例では約０．４個／μｍ2 であった。
【００６７】
このＨＳＢＡで形成した多結晶シリコン膜のストライプの位置にビーム走査と平行方向に電流を流すｎチャネルＴＦＴを形成した。ＴＦＴはイオン注入法によりソース・ドレインを形成するセルフアライン・コプレーナ構造とした。ゲート絶縁膜はプラズマＣＶＤにより形成した。多結晶シリコン半導体ストライプから形成したＴＦＴの電界効果移動度νL は９５ｃｍ2 ／Ｖ・ｓが得られた。
【００６８】
（例２）
非晶質シリコン膜を３００℃で１２０ｎｍ成膜し、反射防止膜のＳｉＮX 膜成膜後の熱処理を行わなかった以外は例１と同様にしてＨＳＢＡによって多結晶シリコン膜の形成を行った。本例の線状率は約３０％（図２）、電界効果移動度νL は７０ｃｍ2 ／Ｖ・ｓであった。また、本例で用いた非晶質シリコン膜の固相成長での核生成の結果は、約０．８個／μｍ2 であった（図６）。
【００６９】
（例３）
反射防止膜のＳｉＮX 膜成膜後の熱処理を行わなかった以外は例１と同様にしてＨＳＢＡによって多結晶シリコン膜の形成を行った。本例の線状率は約４０％、電界効果移動度νL は５０ｃｍ2 ／Ｖ・ｓであった（図３）。また、本例の非晶質シリコン膜の固相成長での核生成の結果は、核生成が著しく相互に結合する部分が多く計数不能であった（図７）。
【００７０】
（例４）
非晶質シリコン膜を２００℃で１２０ｎｍ成膜し、反射防止膜のＳｉＮX 膜成膜後の熱処理を４５０℃で行い、レーザ走査速度１０．５ｍ／ｓ、レーザ出力７．２Ｗとした以外は例１と同様にしてＴＦＴを形成した。電界効果移動度νL として１２５ｃｍ2 ／Ｖ・ｓが得られた。多結晶シリコン膜の線状率は約８０％（図４）となった。本例で用いた非晶質シリコン膜の固相成長での核生成の結果は、約０．０７個／μｍ2 であった（図８）。
【００７１】
（例５）
レーザ走査速度１２ｍ／ｓ、レーザ出力８．４Ｗとした以外は例１と同様にしてＴＦＴを形成した。電界効果移動度νL として５０ｃｍ2 ／Ｖ・ｓが得られた。本例の走査速度では、多結晶シリコン膜表面の線状部分は観察されなかった。
【００７２】
（例６）
レーザ走査速度１２ｍ／ｓ、レーザ出力８．４Ｗとした以外は例２と同様にしてＴＦＴを形成した。電界効果移動度νL として４０ｃｍ2 ／Ｖ・ｓが得られた。本例の走査速度では、多結晶シリコン膜表面の線状部分は観察されなかった。次に例１〜６のパラメータとデータを表１にまとめて示す。
【００７３】
【表１】
0004103156.tif 000002
【００７４】
（例７、８）
例１および例４のＴＦＴを用いて、ＴＦＴ基板の行駆動回路、列駆動回路を構成した。
本例で用いた多結晶シリコン半導体ＴＦＴ４０の平面パターンの１例を図１４に示す。ソース３１、ゲート３２、ドレイン３５、および多結晶シリコン半導体からなるシリコンアイランド３４を構成した。ソース３１とドレイン３５とを櫛歯状に対向させ、ゲート３２をジグザグ状またはスパイラル状に形成して、チャネルの電流方向をＨＳＢＡにおける走査方向Ｓとほぼ同じ方向に設けた。多結晶シリコン半導体の電界効果移動度の異方性を利用し、その高い方のνL を用いるように設けた。
【００７５】
そして、高ドレイン電流を供給できる性能を有することがわかった。高い駆動能力を要求される周辺駆動回路の中の駆動回路に使用できる。また、スイッチング速度も充分に早く、周辺回路を集積化できるようになった。
【００７６】
そして、液晶表示装置用のＴＦＴ基板１００を形成した。画素のマトリックスは１０２４×１２８０とし、さらに行駆動回路５２と列駆動回路５１を同じガラス基板上に一体集積した。その平面図を図１５に示す。このＴＦＴ基板１００の列駆動回路５１と行駆動回路５２のシフトレジスタ５２Ａの一部と最終バッファ５１Ａに上述した多結晶シリコン半導体ＴＦＴを用いた。
【００７７】
さらに、配向膜処理を行い、対向基板を設け、周辺をシールし、空セルを形成し、セル内に液晶を注入し、液晶表示装置を完成した。その動作試験を行ったところ、良好なビデオ画像の表示が得られた。従来技術に比較して高速動作が可能になり、シフトレジスタの動作周波数として、例１のＴＦＴで８ＭＨｚ、例４のＴＦＴで１１ＭＨｚが得られた。
【００７８】
（例９、１０）
例７、８の行駆動回路、列駆動回路を用いてＴＦＴ基板を作成した。同一の絶縁基板上に、表示部分（画素電極および行電極、列電極、および画素用ＴＦＴ）と行駆動回路、列駆動回路とを一体集積した。同一プロセスで全体の回路を作り込むことができるようになったため、全体の製造コストを低減し、また、製造歩留を向上することができた。
【００７９】
【発明の効果】
本発明は、従来例の多結晶半導体薄膜の高性能化を目指し、多結晶半導体薄膜の膜質を向上できるＨＳＢＡの製造方法を見い出し、より高特性のＴＦＴを得ることができた。
【００８０】
すなわち、非晶質半導体薄膜に対し、最適な走査速度を設定して多結晶化を行い、さらに多結晶半導体薄膜の物性とＴＦＴのパターン配置を組み合わせることにより、従来例と比べて、飛躍的に改良されたＴＦＴ基板およびアクティブマトリックス表示素子を製造できるようになった。
【００８１】
また、例１と例２を比較するとわかるように、多結晶シリコン半導体ＴＦＴの電界効果移動度が７０から９５ｃｍ2 ／Ｖ・ｓに向上したので、１００μｍ×３００μｍサイズの画素に対する書き込み時間が０．２μｓから０．１５μｓに低減された。
【００８２】
さらに、そのような多結晶シリコン半導体ＴＦＴを用いたシフトレジスタの最大動作周波数が今までの６ＭＨｚという動作性能から８〜１１ＭＨｚに向上した。結果として、３００μｍピッチ、および入力信号本数が最大４０本以下という条件のもとで、同一基板上に行駆動回路と列駆動回路を含む周辺駆動回路を集積した液晶表示パネルの表示密度および外形サイズを、１５．１インチサイズのＸＧＡから、１９．１インチサイズのＳＸＧＡ（１０２４×１２８０）に拡大できる。
【００８３】
本発明により、非モノリシック型、すなわちガラス基板上に形成された多結晶半導体ＴＦＴを備えたＴＦＴ基板であっても、高速動作・大電流駆動が求められる周辺駆動回路を画素領域と合わせて、さらに一体集積できるようになった。また、画素部分の駆動用ＴＦＴも動作マージンに余裕が生まれ、表示素子としての総合的な光学性能、例えば、一定の画素寸法および駆動用ＴＦＴの仕様のもとで、開口率をさらに向上できるようになった。
【００８４】
本発明においては、電界効果移動度に異方性を示す多結晶半導体薄膜のストライプを得ることができ、表示素子等に用いる電子部品の素子として使用できるようになった。
【００８５】
また、本発明においては、電界効果移動度によって高速スイッチング動作用のＴＦＴに用いることのできる均質な多結晶半導体薄膜を安定して得ることができた。
【００８６】
例えば、ブロック順次駆動方式を採用した場合であって、画素駆動用ＴＦＴへの書き込み時間が短くなってもビデオ画像を表示できるＴＦＴ基板を形成できた。つまり、保持率と駆動電圧との関係から一定の耐圧を備えるために画素駆動用ＴＦＴにオフセットゲート構造を用いても、高い電界効果移動度の膜質から形成した本発明の多結晶半導体ＴＦＴによって達成できた。
【００８７】
また、行駆動回路または列駆動回路の中で、最も動作条件の厳しい回路系であっても本発明の多結晶半導体ＴＦＴを使用できた。すなわち、動作周波数の高い回路を同一基板上に低温プロセスで集積し、形成できるようになった。この、同一基板上に一体集積されたＴＦＴ基板により、生産システム全体の製造コストを低減せしめ、かつＴＦＴ基板の小型化を達成できた。
【００８８】
また、高品位・高信頼性の多結晶半導体薄膜を高い生産効率で、安定に連続して供給できるようになった。すなわち、工業的に利用可能な量産技術を確立できた。そして、従来公知の他の工程技術と組み合わせて、低温形成多結晶シリコンＴＦＴアレー基板を一貫生産できるようになった。
【００８９】
また、本発明では、従来例に比較してより均一な特性であって、高い電界効果移動度を持つ多結晶半導体薄膜を得ることができた。特に、ＨＳＢＡによる多結晶化の工程は高いスループットを達成できるようになった。
【００９０】
また、本発明によって、生産性のよいＨＳＢＡであっても、高性能の多結晶半導体ＴＦＴを安定して製造できるようになり、その信頼性も向上した。特に、小型ー中型サイズのＴＦＴ−ＬＣＤに適用できた。また、大型かつ高密度のワークステーション用の表示素子も製造可能となった。
また、本発明はその効果を損しない範囲で種々の応用ができる。
【図面の簡単な説明】
【図１】実施例（例１）の多結晶シリコン薄膜のストライプを示す顕微鏡写真。
【図２】比較例（例２）の多結晶シリコン薄膜のストライプを示す顕微鏡写真。
【図３】比較例（例３）の多結晶シリコン薄膜のストライプを示す顕微鏡写真。
【図４】実施例（例４）の多結晶シリコン薄膜のストライプを示す顕微鏡写真。
【図５】例１に用いた非晶質半導体を熱成長せしめた際の結晶核の分布状態を示す顕微鏡写真。
【図６】例２に用いた非晶質半導体を熱成長せしめた際の結晶核の分布状態を示す顕微鏡写真。
【図７】例３に用いた非晶質半導体を熱成長せしめた際の結晶核の分布状態を示す顕微鏡写真。
【図８】例４に用いた非晶質半導体を熱成長せしめた際の結晶核の分布状態を示す顕微鏡写真。
【図９】本発明の多結晶半導体薄膜における電界効果移動度と走査速度との相関関係を示す特性図。
【図１０】ＨＳＢＡ法による多結晶シリコンの結晶粒の配向性を示す特性図。
【図１１】走査速度（１３ｍ／ｓ）の場合の多結晶ストライプ表面の模式図。
【図１２】走査速度（１１ｍ／ｓ）の場合の多結晶ストライプ表面の模式図。
【図１３】走査速度（１０ｍ／ｓ）の場合の多結晶ストライプ表面の模式図。
【図１４】本発明の多結晶半導体ＴＦＴの一部拡大平面図。
【図１５】本発明のＴＦＴ基板の平面図。
【図１６】走査速度の変化をパラメータとした、ストライプの幅方向における電界効果移動度の特性図。
【図１７】走査速度とＥact の相関特性を示すグラフ。
【図１８】ストライプの断面方向の結晶構造のＴＥＭ写真。
【図１９】実施例（例１）の多結晶シリコン薄膜のストライプを示すカラー顕微鏡写真。
【図２０】比較例（例２）の多結晶シリコン薄膜のストライプを示すカラー顕微鏡写真。
【図２１】比較例（例３）の多結晶シリコン薄膜のストライプを示すカラー顕微鏡写真。
【図２２】実施例（例４）の多結晶シリコン薄膜のストライプを示すカラー顕微鏡写真。
【図２３】例１に用いた非晶質半導体を熱成長せしめた際の結晶核の分布状態を示すカラー顕微鏡写真。
【図２４】例２に用いた非晶質半導体を熱成長せしめた際の結晶核の分布状態を示すカラー顕微鏡写真。
【図２５】例３に用いた非晶質半導体を熱成長せしめた際の結晶核の分布状態を示すカラー顕微鏡写真。
【図２６】例４に用いた非晶質半導体を熱成長せしめた際の結晶核の分布状態を示すカラー顕微鏡写真。
【符号の説明】
１：走査方向に平行な場合の電界効果移動度
２：走査方向に垂直な場合の電界効果移動度
３：ランダム配向性を示す場合の電界効果移動度
【図１】
0004103156.tif 000003
【図２】
0004103156.tif 000004
【図３】
0004103156.tif 000005
【図４】
0004103156.tif 000006
【図５】
0004103156.tif 000007
【図６】
0004103156.tif 000008
【図７】
0004103156.tif 000009
【図８】
0004103156.tif 000010
【図９】
0004103156.tif 000011
【図１０】
0004103156.tif 000012
【図１１】
0004103156.tif 000013
【図１２】
0004103156.tif 000014
【図１３】
0004103156.tif 000015
【図１４】
0004103156.tif 000016
【図１５】
0004103156.tif 000017
【図１６】
0004103156.tif 000018
【図１７】
0004103156.tif 000019
【図１８】
0004103156.tif 000020
【図１９】
0004103156.tif 000021
【図２０】
0004103156.tif 000022
【図２１】
0004103156.tif 000023
【図２２】
0004103156.tif 000024
【図２３】
0004103156.tif 000025
【図２４】
0004103156.tif 000026
【図２５】
0004103156.tif 000027
【図２６】
0004103156.tif 000028