(57)【特許請求の範囲】
【請求項１】
データラインを通してディスプレイの画素を充電するようにイメージデータを対応電圧に変換するために使用されるディスプレイのデータ駆動方法であって、
ｃビットからなる各バイナリーイメージデータを、ａビットからなるＭＳＢ部分ＰとｂビットからなるＬＳＢ部分Ｑに分割し（ｃ＝ａ＋ｂ）、さらに、対応するイメージデータのＭＳＢ部分Ｐによる一組の予設定電圧中の各画素の基礎電圧を選択する前選択工程と、
複数のデータラインにそれぞれ同時に画素の基礎電圧を充電するプレチャージ工程と、
画素の基礎電圧に係る各画素の対応電圧と、対応するイメージデータのＬＳＢ部分Ｑとを選択する後選択工程と、
複数のデータラインをそれぞれ順番に画素の対応電圧に充電するポストチャージ工程とを有することを特徴とするディスプレイのデータ駆動方法。
【請求項２】
前記前選択工程は、２a間隔に画素のグレースケールを分割し、ここで、下限値に対応する電圧から上限値に対応する電圧までの間を、予設定電圧Ｖ0，Ｖ1，．．．，Ｖ2aをとし、さらに、対応するイメージデータのＭＳＢ部分Ｐの値ｐによる予設定電圧中の各画素の基礎電圧として、Ｖp及びＶp+1未満を選択することを特徴とする請求項１に記載のディスプレイのデータ駆動方法。
【請求項３】
後選択工程は、Ｖp+1及びＶpの電圧がデジタル−アナログコンバータに入力として使用され、その時、各画素の対応電圧が、結びつけられた信号画像のＬＳＢ部分Ｑの値を差し込むことにより計算された（Ｖp×（２b−ｑ）＋Ｖp+1×ｑ）／２bにより決定されることを特徴とする請求項２に記載のディスプレイのデータ駆動方法。
【請求項４】
前記バイナリーイメージデータは、６ビットグのレイスケールからなり、ＭＳＢ部分は３ビットからなり、ＬＳＢ部分は３ビットからなることを特徴とする請求項１に記載のディスプレイのデータ駆動方法。
【請求項５】
前記バイナリーイメージデータが、８ビットのグレイスケールからなり、ＭＳＢ部分は４ビットからなり、ＬＳＢ部分は４ビットからなることを特徴とする請求項１に記載のディスプレイのデータ駆動方法。
【請求項６】
データラインを通してディスプレイの画素を充電するようにイメージデータを対応電圧に変換するために使用されるディスプレイのデータ駆動回路であって、
ｃビットからなる各バイナリーイメージデータを、ａビットからなるＭＳＢ部分Ｐと、ｂビットからなるＬＳＢ部分Ｑに分割し（ｃ＝ａ＋ｂ）、さらに、対応するイメージデータのＭＳＢ部分Ｐによる一組の予設定電圧中の各画素の基礎電圧を選択し、かつマルチプルデータラインをそれぞれ同時に画素の基礎電圧に充電するために使用されるプレチャージャと、
画素の基礎電圧に係る各画素の対応電圧と、対応するイメージデータのＬＳＢ部分Ｑとを選択するために使用され、かつ画素の対応電圧に複数のデータラインを順番に充電するポストチャージャとを有することを特徴とするディスプレイのデータ駆動回路。
【請求項７】
前記プレチャージャは、画素のグレースケールが上限値から下限値までの間を２a間隔に分割される一組の予設定電圧を選択し、ＭＳＢ部分Ｐをｐの値に変換するために使用されるデコーダと、
前記デコーダから得られるｐの値に係る各画素の基礎電圧として、Ｖp及びＶp+1未満を選択するために使用される電圧セレクタと、
複数のデータラインをそれぞれ結びつけられた基礎電圧に接続に使用され、同時にデータラインを充電するようにプレチャージする一組のアナログスイッチとを有することを特徴とする請求項６に記載のディスプレイのデータ駆動回路。
【請求項８】
前記ポストチャージャは、Ｖp及びＶp+1の電圧が入力として使用され、かつ（Ｖp×（２b−ｑ）＋Ｖp+1×ｑ）／２bの出力値あるいは前記画素の対応電圧が、対応するイメージデータのＬＳＢ部分Ｑの値ｑを差し込むことにより決定されるデジタル−アナログコンバータと、
前記デジタル−アナログコンバータの出力をディスプレイの画素に接続するように出力バッファとして使用される増幅器と、
複数のデータラインを充電するようにポストチャージする間、前記Ｄ／Ａコンバータの出力を複数のデータラインに順番に接続するために使用される一組のアナログスイッチとを有することを特徴とする請求項７に記載のディスプレイのデータ駆動回路。
【請求項９】
前記バイナリーイメージデータは、６ビットからなり、ＭＳＢ部分が３ビットからなり、ＬＳＢ部分が３ビットからなることを特徴とする請求項６に記載のディスプレイのデータ駆動回路。
【請求項１０】
前記バイナリーイメージデータは、８ビットのグレイスケールからなり、ＭＳＢ部分が４ビットからなり、ＬＳＢ部分が４ビットからなることを特徴とする請求項６に記載のディスプレイのデータ駆動回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ディスプレイのデータ駆動方法と回路に関し、特に、例えば、ポリシリコンＴＦＴあるいは単結晶シリコンＴＦＴディスプレイのような高解像度及び高品質ディスプレイのデータ駆動方法と回路に関する。
【０００２】
【従来の技術】
液晶ディスプレイ（ＬＣＤ）の基本的ディスプレイ方式は、電圧がＬＣＤの棒状結晶分子に印加されると、棒状結晶分子の方向が変化され、多かれ少なかれ光が通過する。したがって、我々が、２つの平行ガラスプレート間の隙間に液晶をフルに充填し、多くの垂直及び水平の薄いワイヤを各ガラスプレート上にインストールすることができるならば、対応するワイヤに充電あるいは放電することによって、ＬＣＤの各画素の状態を容易に制御でき、よって、光を制御できる。このＬＣＤは、低消費電力で、放熱的でなく、十分平坦なディスプレイでかつ小さい隙間に存在し得るという利点を有し、また、通常の陰極線管（ＣＲＴ）と徐々に置換され、ますます普及するようになっている。
【０００３】
薄膜トランジスタ（ＴＦＴ）は、ＬＣＤ技術の一種である。ＴＦＴ  ＬＣＤでは、ディスプレイの各画素は、その画素色を制御するトランジスタやコンデンサと結合され、さらに、その画素情報は、ディスプレイの２つの必然的なフレームリフレッシュする時間中は保たれるべきである。強い光の下では見えづらくなりまた視野角も大幅に限定された通常のＤＳＴＮディスプレイと比較すると、ＴＦＴ  ＬＣＤは、これらの問題が大幅に改良され、ＬＣＤ技術の主流になりつつある。
【０００４】
従来のＴＦＴ  ＬＣＤで使用されるデータ駆動回路は、水平同期信号（Ｈ−同期信号）の走査時間中、１−ｔｏ−１方式の垂直データラインを使用することによって、水平ゲートラインの１つの画素に充電する。前記走査時間中は、ゲートライン上の複数のＴＦＴは、ターンオンされるべきであり、他のゲートライン上のＴＦＴは、すべてターンオフされるべきである。水平ゲートライン上の多数の画素は、垂直データラインの数と同じであるため、各垂直データラインは、出力バッファ（ＯＰバッファ）としてのオペアンプとデジタル−アナログコンバータ（以下、Ｄ／ＡコンバータあるいはＤＡＣ）を必要とする。例えば、１０２４×７６８の解像度のカラーディスプレイには、１０２４×３（Ｒ、Ｇ、Ｂ）＝３０７２個のＤＡＣ及びＯＰバッファを必要とする。
【０００５】
一般に、ＬＣＤのデータ駆動回路に使用されるＤＡＣは、電圧を確定するデコーダと連動する抵抗器ストリング法を利用している。例えば、６ビットグレイスケール駆動回路には、２6＝６４の異電圧を必要とする。このため大きいチップダイエリアが必要で，また回路が複雑になるが、画像画素のグレイスケール深さが８ビットを超える場合には、上記の方法がデータ駆動のためにまれに使用される。
【０００６】
図７に、この１−ｔｏ−１方式の従来のデータ駆動方法における時間−電圧の図表を示す。
【０００７】
ポリ−シリコンＴＦＴや単結晶シリコンＴＦＴのような、より好ましい電子移動度を有するＬＣＤ技術では、各画素の充電時間は、むしろ短く、１−ｔｏ−Ｎ方式のデータ駆動方法を使用でき、時分割法で充電することが可能である。各Ｈ−同期信号のスキャンニング時間Ｈの間、ＯＰバッファは、Ｎ画素の充電に使用できる。すなわち、各画素に割り当てられる充電時間は、Ｈ／Ｎのみとなる。例えば、１０２４×７６８の解像度を有するカラーディスプレイに対しては、１−ｔｏ−４データ駆動方法を使用することによって、（１０２４／４）×３（Ｒ、Ｇ、Ｂ）＝７６８個のＤＡＣとＯＰバッファを必要とするのみであるが、一方、各画素の充電時間はＨ／４となる。
【０００８】
このため、上記方法は、回路の複雑さを大幅に減らすという利点を有しているものの、しかし、各画素の充電時間が短く、充電精度も低下し、これによりＬＣＤのグレイスケール性能に影響を及ぼす。
【０００９】
図８に、この１−ｔｏ−Ｎ方式の従来のデータ駆動方法における時間−電圧の図表を示す。
【００１０】
上述したように、ＬＣＤのデータ駆動方法における技術的問題の一つは、各画素の充電時間を増大することであり、同時にグレイスケール性能を改良することが出来る１−ｔｏ−Ｎデータ駆動回路の構造を簡素化することである。
【００１１】
【発明が解決しようとする課題】
本発明の主目的は、各画素の充電時間を増大することであり、同時にグレイスケール性能を改良するように１−ｔｏ−Ｎデータ駆動回路の構造を簡素化することである。
【００１２】
【課題を解決するための手段】
上記課題を解決するために、本発明は、ＬＣＤのデータ駆動方法と回路を提供する。すなわち、本発明に開示された技術により、データ駆動プロセスは、２段階に分割される。第１段階では、各バイナリーイメージデータの最上位ビット（ＭＳＢ）の一部が前選択工程を行うために使用され、その時、データラインの対応電圧のまわりで同時に当該データラインをそれぞれプレチャージする。第２段階では、各バイナリーイメージデータの最下位ビット（ＬＳＢ）の一部が後選択工程を行うために使用され、その時、データラインの対応電圧に順番に当該データラインをそれぞれチャージする。
【００１３】
これは、従来の１−ｔｏ−１データ駆動方法と比較すると、本発明に開示された技術はデータ駆動回路の複雑さを簡素化するように１−ｔｏ−Ｎデータ駆動方法を利用している。さらに、時分割法で充電する手段を利用する従来の１−ｔｏ−Ｎデータ駆動方法と比較すると、本発明提供の技術は、各画素の充電時間を増大し、大幅にグレイスケール性能を改良する利点をもつように、プレチャージ手段のみならずポストチャージ手段も有している。
【００１４】
このような本発明は、下記のように構成される。
【００１５】
（１）データラインを通してディスプレイの画素を充電するようにイメージデータを対応電圧に変換するために使用されるディスプレイのデータ駆動方法であって、ｃビットからなる各バイナリーイメージデータを、ａビットからなるＭＳＢ部分ＰとｂビットからなるＬＳＢ部分Ｑに分割し（ｃ＝ａ＋ｂ）、さらに、対応するイメージデータのＭＳＢ部分Ｐによる一組の予設定電圧中の各画素の基礎電圧を選択する前選択工程と、複数のデータラインにそれぞれ同時に画素の基礎電圧を充電するプレチャージ工程と、画素の基礎電圧に係る各画素の対応電圧と、対応するイメージデータのＬＳＢ部分Ｑとを選択する後選択工程と、複数のデータラインをそれぞれ順番に画素の対応電圧に充電するポストチャージ工程とを有することを特徴とするディスプレイのデータ駆動方法。
【００１６】
（２）前記前選択工程は、２a間隔に画素のグレースケールを分割し、ここで、下限値に対応する電圧から上限値に対応する電圧までの間を、予設定電圧Ｖ0，Ｖ1，．．．，Ｖ2aをとし、さらに、対応するイメージデータのＭＳＢ部分Ｐの値ｐによる予設定電圧中の各画素の基礎電圧として、Ｖp及びＶp+1未満を選択することを特徴とする。
【００１７】
（３）後選択工程は、Ｖp+1及びＶpの電圧がデジタル−アナログコンバータに入力として使用され、その時、各画素の対応電圧が、結びつけられた信号画像のＬＳＢ部分Ｑの値を差し込むことにより計算された（Ｖp×（２b−ｑ）＋Ｖp+1×ｑ）／２bにより決定されることを特徴とする。
【００１８】
（４）前記バイナリーイメージデータは、６ビットグのレイスケールからなり、ＭＳＢ部分は３ビットからなり、ＬＳＢ部分は３ビットからなることを特徴とする。
【００１９】
（５）前記バイナリーイメージデータが、８ビットのグレイスケールからなり、ＭＳＢ部分は４ビットからなり、ＬＳＢ部分は４ビットからなることを特徴とする。
【００２０】
（６）データラインを通してディスプレイの画素を充電するようにイメージデータを対応電圧に変換するために使用されるディスプレイのデータ駆動回路であって、ｃビットからなる各バイナリーイメージデータを、ａビットからなるＭＳＢ部分Ｐと、ｂビットからなるＬＳＢ部分Ｑに分割し（ｃ＝ａ＋ｂ）、さらに、対応するイメージデータのＭＳＢ部分Ｐによる一組の予設定電圧中の各画素の基礎電圧を選択し、かつマルチプルデータラインをそれぞれ同時に画素の基礎電圧に充電するために使用されるプレチャージャと、画素の基礎電圧に係る各画素の対応電圧と、対応するイメージデータのＬＳＢ部分Ｑとを選択するために使用され、かつ画素の対応電圧に複数のデータラインを順番に充電するポストチャージャとを有することを特徴とするディスプレイのデータ駆動回路。
【００２１】
（７）前記プレチャージャは、画素のグレースケールが上限値から下限値までの間を２a間隔に分割される一組の予設定電圧を選択し、ＭＳＢ部分Ｐをｐの値に変換するために使用されるデコーダと、前記デコーダから得られるｐの値に係る各画素の基礎電圧として、Ｖp及びＶp+1未満を選択するために使用される電圧セレクタと、複数のデータラインをそれぞれ結びつけられた基礎電圧に接続に使用され、同時にデータラインを充電するようにプレチャージする一組のアナログスイッチとを有することを特徴とする。
【００２２】
（８）前記ポストチャージャは、Ｖp及びＶp+1の電圧が入力として使用され、かつ（Ｖp×（２b−ｑ）＋Ｖp+1×ｑ）／２bの出力値あるいは前記画素の対応電圧が、対応するイメージデータのＬＳＢ部分Ｑの値ｑを差し込むことにより決定されるデジタル−アナログコンバータと、前記デジタル−アナログコンバータの出力をディスプレイの画素に接続するように出力バッファとして使用される増幅器と、複数のデータラインを充電するようにポストチャージする間、前記Ｄ／Ａコンバータの出力を複数のデータラインに順番に接続するために使用される一組のアナログスイッチとを有することを特徴とする。
【００２３】
（９）前記バイナリーイメージデータは、６ビットからなり、ＭＳＢ部分が３ビットからなり、ＬＳＢ部分が３ビットからなることを特徴とする。
【００２４】
（１０）前記バイナリーイメージデータは、８ビットのグレイスケールからなり、ＭＳＢ部分が４ビットからなり、ＬＳＢ部分が４ビットからなることを特徴とする。
【００２５】
【発明の実施の形態】
図１において、本発明に係るディスプレイのデータ駆動方法のフローチャートは、次の工程を有している。
【００２６】
まず、処理が開始される（ステップ３１）。そして下記の手順が実行される。
【００２７】
１．前選択（ステップ３２）：ｃビットのグレイスケールからなる画像が、ａビットからなるＭＳＢ部分とｂビットからなるＬＳＢ部分に分割される。つまり、ｃ＝ａ＋ｂである。
【００２８】
０％（最大の黒）から１００％（最大の白）まで２a間隔で透過率を等分割した電圧−透過率図によれば、０％と１００％に対応する電圧は、予設定電圧Ｖ0，Ｖ1，．．．，Ｖ2aとして連続的に設定される。さらに、イメージデータのＭＳＢ部分Ｐの値がｐである場合、このイメージデータに対するベース電圧は、ＶpとＶp+1未満である。
【００２９】
２．プレチャージ（ステップ３３）：複数のデータラインをプレチャージャに接続する。そして各データラインを同時にそれぞれの予設定電圧に充電するが、この予設定電圧は、ＶpとＶp+1未満であり、ＭＳＢ部分の値がｐであるイメージデータに対応する電圧である。
【００３０】
３．後選択（ステップ３４）：電圧範囲をＶpからＶp+1まで２b間隔に等分割する。したがって、ＬＳＢ部分Ｑの値がｑであるイメージデータに対応する電圧は、
（Ｖp×（２b−ｑ）＋Ｖp+1×ｑ）／２b
となる。
【００３１】
４．ポストチャージ（ステップ３５）：１−ｔｏ−Ｎ方式で複数のデータラインにそれぞれ順番に、より精密な対応電圧を充電するためにＯＰバッファに接続する。
【００３２】
そして、Ｎ個のデータラインが全て時分割された割当充電時間だけ充電されたか否かを判断し、充電されていないデータラインがあれば（ステップ３６：Ｎ）充電する次のデータラインに変更して（３７）、Ｎ個のデータラインが全て時分割された割当充電時間だけ充電されるまでポストチャージを続ける。すべてのデータラインのポストチャージが終了すれば処理を終了する（ステップ３８）。
【００３３】
この方法は、イメージデータの多方面にわたる仕様に適用される。例えば、画像が６ビットのグレイスケールからなる場合、ＭＳＢ部分が３ビットとして選択されると、ＬＳＢ部分は３ビットとなる。さらに、ある画像が８ビットのグレイスケールからなる場合、ＭＳＢ部分が４ビットとして選択されると、ＬＳＢ部分は４ビットとなる。もちろん、ＭＳＢ部分が５ビットとして選択されると、ＬＳＢ部分は３ビットとなる。画像のグレイスケールが８ビットを超える場合でも、この方法は適用することが出来ることはもちろんである。
【００３４】
図２において、この図は、ＬＣＤの画素の電圧−透過率図を示す。
【００３５】
ＬＣＤは、２つの平行なガラスプレートと、これらの間の液晶を有している。上部ガラスプレートは、共通の電圧Ｖcomを有する共通電極を含んでいる。ＬＣＤの各画素状態は、画素の電圧と共通電圧Ｖcomとの間の違いによって制御される。図２において、右半分側では、画素の電圧がＶcomより大きく（いわゆる「正極領域」）、左半分側では、画素の電圧がＶcom未満である（いわゆる「負極領域」）。液晶の特性によれば、画素は、正あるいは負極の領域において、二者択一的に動作する。
【００３６】
以下、本実施形態では、正極領域において表されるが、上記の通り、ＬＣＤは、負極領域内でも同様の方法で動作する。
【００３７】
図３において、この図は、本発明に係るディスプレイのデータ駆動方法の時間−電圧図を示す。
【００３８】
本発明に係るディスプレイのデータ駆動方法は、２段階でデータを動かす。第１段階では、各イメージデータのＭＳＢ部分が、前選択工程を行うために使用され、それから複数のデータラインのそれぞれを基礎電圧に同時にプレチャージする。第２段階では、各イメージデータのＬＳＢ部分が、後選択工程を行うために使用され、それから複数のデータラインをそれぞれを順次対応電圧に、より精密に充電する。
【００３９】
各Ｈ−同期信号のスキャンニング時間をＨとする。第１段階において、同時に全データラインを充電するために使用される時間がｔｏである場合、第２段階での充電時間は、（Ｈ−ｔｏ）でなければならない。１−ｔｏ−Ｎ方式で充電することによって、第２段階の各画素に割り当てられる充電時間は、（Ｈ−ｔｏ）／Ｎである。したがって、各画素の全充電時間は、
ｔｏ＋（Ｈ−ｔｏ）／Ｎ＝Ｈ／Ｎ＋ｔｏ×（Ｎ−１）／Ｎ
となり、時分割法で公知の１−ｔｏ−Ｎデータ駆動方法の全充電時間Ｈ／Ｎより長くなる。各画素の充電時間がより長くなるため、充電精度がより向上し、それゆえ、ディスプレイのグレイスケール性能もよりよくなる。
【００４０】
以下より具体的に本発明を適用して、１−ｔｏ−４方式で充電する本実施形態を説明する。
【００４１】
図４は、１−ｔｏ−４方式で充電するディスプレイのデータ駆動方法における処理をフローチャートを示す。
【００４２】
まず、処理が開始される（ステップ６１）。そして下記の手順が実行される。
【００４３】
１．前選択（ステップ６２）：６ビットのグレイスケールからなる画像が、２部分に分割される。ここでは、ＭＳＢ部分を３ビット、ＬＳＢ部分も３ビットに分割する(ｃ＝ａ＋ｂが６＝３＋３ということである)。液晶の電圧−透過率図によれば、最低レベルから最高レベルまでの透過率は、２a＝８の間隔に分割される。それゆえ、９つの予設定電圧、Ｖ0，Ｖ1，．．．，Ｖ8を得る。例えば、透過率１２．５％に対応する電圧Ｖ1は、８．１４Ｖであり、透過率２５％に対応する電圧Ｖ2は、７．８４Ｖあり、透過率３７．５％に対応する電圧Ｖ3は、７．６４Ｖである。４つのイメージデータの二進値が、００１１１０，００１１１１，０１０００１，及び０１００１０である場合、各イメージデータのＭＳＢ部分は、それぞれ１，１，２，２，の値に対応する００１、００１、０１０、０１０である。したがって、各イメージデータの予設定電圧は、それぞれＶ2，Ｖ2，Ｖ3，Ｖ3，である。
【００４４】
２．プレチャージ(ステップ６２)：４つのデータラインをそれぞれＶ2，Ｖ2，Ｖ3，Ｖ3，の電圧に同時に充電する。
【００４５】
３．後選択（ステップ６３）：ＤＡＣの出力範囲として、Ｖ1からＶ2まで、Ｖ1からＶ2まで、Ｖ2からＶ3まで、Ｖ2からＶ3までのそれぞれの電圧範囲を選択する。そして、ＤＡＣに入力として、１１０，１１１，００１，０１０の４つのイメージデータのＬＳＢ部分を選択する。各イメージデータのＬＳＢ部分の値は、それぞれ６，７，１，２であるため、補間法を使用することにより、各イメージデータの対応電圧は、それぞれ７．９１５Ｖ，７．８７７５Ｖ，７．８１５Ｖ，７．７９Ｖとなる。例えば、二進値が００１１１０であるイメージデータに対しては、対応電圧は、
（７．８４×６＋８．１４×２）／８＝７．９１５Ｖ
と計算される。
【００４６】
４．ポストチャージ（ステップ６４）：ＯＰバッファに順番に４つのデータラインを接続し、これにより対応電圧に１−ｔｏ−Ｎ方式の各データラインをそれぞれ充電する。この段階で全データラインは、予めプレチャージされているため、それぞれ０．０７５Ｖ，０．０３７５Ｖ，０．１７５Ｖ，０．１５Ｖ，まで各データラインを充電すればよい。
【００４７】
そして、４個のデータラインが全て時分割された割当充電時間だけ充電されたか否かを判断し、充電されていないデータラインがあれば（ステップ６６：Ｎ）充電する次のデータラインに変更して（６７）、４個のデータラインが全て時分割された割当充電時間だけ充電されるまでポストチャージを続ける。すべてのデータラインのポストチャージが終了すれば処理を終了する（ステップ６８）。
【００４８】
図５において、この図は、本発明に係るディスプレイのデータ駆動方法を達成するための駆動回路を示すブロック図である。
ここでは、画像が８ビットのグレイスケールからなる場合に、ＭＳＢ部分を４ビット、ＬＳＢ部分も４ビットに分割した場合を例に説明する。
【００４９】
最初に、０の電圧レベルから１７個の予設定電圧Ｖ0からＶ16までを決定する。デコーダ（decoder）を使用することによって、ＭＳＢ部分Ｐ（ｄ７,ｄ６,ｄ５,ｄ４）は、ｐの値に変換されて基準電圧Ｖf1が選択され、予設定電圧間の基礎電圧Ｖe1として、電圧Ｖp+1が選択される。例えば、イメージデータの二進値が０１０１０１００である場合、その時、ＭＳＢ部分の０１０１から変換される値は、５である。したがって、電圧セレクタ(voltage selector)は、基礎電圧Ｖe1としてＶ6＝７．６４Ｖを、基準電圧Ｖf1としてＶ5＝７．７３Ｖを選択する。Ｖe2およびＶf2以降も同様である。
【００５０】
プレチャージステップでは、スイッチＳ0がＯＮにセットされ、一方、スイッチＳ1〜Ｓ4はＯＦＦにセットされる。したがって、データライン１〜４は、それぞれ同時に基礎電圧Ｖe1，Ｖe2，Ｖe3，Ｖe4に充電される。
【００５１】
Ｖe1からＶf1までの範囲においては、ＬＳＢ部分Ｑ（ｄ３，ｄ２，ｄ１，ｄ０）は、イメージデータの実際の対応電圧を決定するＤＡＣへの入力として使用される。上述された例においては、７．７３Ｖから７．６４Ｖの範囲で、ＬＳＢ部分０１００が、（７．６４×４＋７．７３×１２）／１６＝７．７０７５Ｖのように対応電圧Ｖout1を計算するために使用される。
【００５２】
ポストチャージステップでは、スイッチＳ0がＯＦＦにセットされ、一方、スイッチＳ1〜Ｓ4は、一方をＯＦＦにセットするようなタイミングで順番にＯＮにセットされる。したがって、データライン１〜４は、それぞれ対応電圧Ｖout1，Ｖout2，Ｖout3，Ｖout4に順番に充電される。
【００５３】
図６において、さらに，この回路による他のデータ駆動方法を説明する。ここでは、画像が８ビットのグレイスケールからなる場合に、ＭＳＢ部分を５ビット、ＬＳＢ部分を３ビットに分割した場合である。
【００５４】
プレチャージステップでは、先ほどの例と同様にして，ＭＳＢ部分５ビットからＶe1〜Ｖe4およびＶf1〜Ｖf4が選択されて、スイッチＳ0がＯＮにセットされ、一方、スイッチＳ1〜Ｓ4がＯＦＦにセットされる。したがって、データライン１〜４はそれぞれ同時に基礎電圧Ｖe1，Ｖe2，Ｖe3，Ｖe4に充電される。
【００５５】
ポストチャージステップでは、前記同様にＶe1〜Ｖe4およびＶf1〜Ｖf4からＶout1，Ｖout2，Ｖout3，Ｖout4が算出されて、スイッチＳ0がＯＦＦにセットされ、一方、スイッチＳ1〜Ｓ4が一方をＯＦＦにセットするようなタイミングで順番にＯＮにセットされる。したがって、データライン１〜４は、それぞれ対応電圧Ｖout1，Ｖout2，Ｖout3，Ｖout4に順番に充電される。
【００５６】
以上本発明の実施の形態を説明したが、本発明は、これら実施の形態に限定されるものではなく、同様なものが種々の方法で変形されしてもよいことは明らかである。このような変形は、本発明の精神と範囲から離脱とは考えられず、また当業者にとって明白な全ての改良も、請求の範囲内に含まれる。
【００５７】
【発明の効果】
以上説明したように、本発明に係るディスプレイのデータ駆動方法と回路は、従来の１−ｔｏ−１データ駆動方法と比較すると、データ駆動回路の複雑さを簡素化する１−ｔｏ−Ｎデータ駆動方法を利用している。さらに、時分割法で充電する手段を利用している従来の１−ｔｏ−Ｎデータ駆動方法と比較すると、本発明で提供された技術は、各画素の充電時間を増大し、大幅にグレイスケール性能を改良するという利点を有するように、プレチャージ手段のみでなくプレチャージ手段も有している。
【図面の簡単な説明】
【図１】  本発明に係るディスプレイのデータ駆動方法のフローチャートである。
【図２】  ＬＣＤの画素の電圧−透過率図である。
【図３】  本発明に係るディスプレイのデータ駆動方法の時間−電圧線図である。
【図４】  本発明に係るディスプレイのデータ駆動方法の実施形態を示す図である。
【図５】  本発明に係るディスプレイのデータ駆動方法における他の実施形態を示す図である。
【図６】  本発明に係るディスプレイのデータ駆動方法における他の実施形態のタイミング線図である。
【図７】  １−ｔｏ−１方式の従来のデータ駆動方法における時間−電圧線図である。
【図８】  １−ｔｏ−Ｎ方式の従来のデータ駆動方法における時間−電圧線図である。
【符号の説明】
ｄ１〜ｄ１７…データライン、
Ｐ…ＭＳＢ部分、
Ｑ…ＬＳＢ部分、
Ｖ0，Ｖ1，．．．，Ｖ2a…予設定電圧、
Ｖp…基礎電圧。
【図１】
0004179729.tif 000002
【図２】
0004179729.tif 000003
【図３】
0004179729.tif 000004
【図４】
0004179729.tif 000005
【図５】
0004179729.tif 000006
【図６】
0004179729.tif 000007
【図７】
0004179729.tif 000008
【図８】
0004179729.tif 000009