(57)【特許請求の範囲】
【請求項１】
電源に接続され、供給されるバイアス電圧に応じた電流増幅を行う受光素子と、
前記電源と前記受光素子との間に設けられた第１の抵抗と、
前記第１の抵抗と前記受光素子との間に設けられた第２の抵抗および前記第２の抵抗と前記受光素子の接続点に一端が接続され他端が接地された第１のコンデンサを有する第１のバイアス回路と、
前記第１の抵抗と前記第１のバイアス回路との接続点に一端が接続され、他端が接地され、第３の抵抗および第２のコンデンサを有する第２のバイアス回路とを備え、
前記第２のバイアス回路は、前記受光素子が受けた光パワーが０に向かって減少し前記第１の抵抗と前記第１のバイアス回路との接続点の電圧が所定値以上となったときにのみオンして前記第３の抵抗の両端間を短絡することで前記第２のバイアス回路による時定数を前記第１のバイアス回路による時定数より大きくするスイッチング素子を有することを特徴とする光受信器。
【請求項２】
前記スイッチング素子は、ダイオードである請求項１に記載の光受信器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
【０００２】
本発明は光通信に用いられる光受信器に関するものである。
【従来の技術】
【０００３】
第１図は従来から使用されている３Ｒ方式を採用した光受信器の全体構成を示すブロック図である。
【０００４】
第１図に示されるように、この光受信器は入力された光信号を電流に変換する受光素子３と、受光素子３にバイアス電圧を供給するバイアス回路５と、受光素子３に接続された等化増幅器７と、等化増幅器７に接続されたタイミング抽出部９と、等化増幅器７及びタイミング抽出部９に接続された識別器１１とを備える。
【０００５】
上記光受信器においては、等化増幅器７が受光素子３から出力された電流を電圧に変換すると共に、電圧に変換された信号を増幅する。そして、等化増幅器７から出力された信号はタイミング抽出部９及び識別器１１に供給される。
【０００６】
タイミング抽出部９は、等化増幅器７から供給されたデータ信号からそのビットレートに対応したクロック信号を再生し、外部出力すると共に識別器１１に供給する。
【０００７】
また、識別器１１は供給されたクロック信号に基いて等化増幅器７から供給されたデータ信号をデジタル識別再生し、外部出力する。
【０００８】
第２図は、第１図に示された受光素子３として用いられるアバランシェフォトダイオード（ＡＰＤ）の光入力レベルと電流増倍率との関係を示すグラフである。なお、このＡＰＤはバイアス電圧に応じた電流増幅効果を持つため、入力感度を上げることが必要な光受信器１に利用されるものである。
【０００９】
第２図に示されるように、ＡＰＤにおいては最小受光レベルＰ１のとき電流増倍率Ｍが１０〜２０程度と高く、最大受光レベルＰ２のとき電流増倍率Ｍが１〜３程度と低くなるようにバイアス電圧が調整され、ダイナミックレンジが広く確保される。なお、第２図は制御例を示す図である。
【００１０】
第３図は、第１図に示された受光素子３として用いられるＡＰＤのバイアス電圧ＶＡＰＤと電流増倍率Ｍとの関係を示すグラフである。第３図に示されるように、バイアス電圧ＶＡＰＤが約５ボルト以下においては電流増倍率Ｍが１以下であって電流は増倍されず、バイアス電圧ＶＡＰＤが降伏電圧ＶＢ近傍の場合は電流増倍率Ｍは２０程度である。なお、ＡＰＤにおいて最小受光レベルＰ１の光を受光する時は、バイアス電圧ＶＡＰＤの大きさは降伏電圧ＶＢの９０％前後とするのが一般的である。
【００１１】
第４図は、従来の抵抗素子を用いたＡＰＤバイアス回路を示す回路図であるが、この回路は特開平７−２４５５４０号公報に開示されているものである。
【００１２】
第４図に示されるように、抵抗素子を用いたＡＰＤバイアス回路は受光素子３の電流増倍率Ｍを安定化するための回路であり、ＡＰＤからなる受光素子３に直列接続された抵抗素子Ｒ１，Ｒ２と、抵抗素子Ｒ１に接続された電源ノードＮＶＤＤと、電源ノードＮＶＤＤに接続されたバイアス制御回路１２とを備える。
【００１３】
そして、バイアス制御回路１２は、ノードＮＶ０に接続された電圧Ｖ０制御回路１３と、ノードＮＶ０及び電圧Ｖ０制御回路１３に接続された電圧Ｖ０モニタ回路１５と、電圧Ｖ０モニタ回路１５に接続された温度制御回路１９と、温度制御回路１９に接続されたオフセット回路２１と、温度制御回路１９に接続された温度センサ２３と、電圧Ｖ０モニタ回路１５とオフセット回路２１及び温度センサ２３に接続された内部安定化電源１７とを含む。
【００１４】
また、電圧Ｖ０制御回路１３はトランジスタＴＲ１と、抵抗素子Ｒ４〜Ｒ６とを含む。また、電圧Ｖ０モニタ回路１５は演算増幅器ＡＭＰ１と、コンデンサＣ１と、抵抗素子Ｒ７〜Ｒ９とを含む。また、温度制御回路１９は演算増幅器ＡＭＰ２と、可変抵抗素子Ｒ１０とを含む。また、オフセット回路２１は可変抵抗素子Ｒ１１と、抵抗素子Ｒ１２，Ｒ１３とを含む。そして温度センサ２３は、ダイオードＤ１と、抵抗素子Ｒ１４，Ｒ１５とを含む。
【００１５】
以上のようなＡＰＤバイアス回路は、高電圧電源より電源ノードＮＶＤＤと抵抗素子Ｒ１，Ｒ２とを介してＡＰＤへバイアス電圧を供給するものであり、ノードＮＶ０の電圧Ｖ０をモニタして電圧Ｖ０を一定に保つように動作する。なおこの時、電圧Ｖ０と抵抗素子Ｒ１を流れる電流Ｉ０とは以下の関係を有する。
【００１６】
Ｖ０＝ＶＤＤ−Ｉ０・Ｒ  …（１）
Ｉ０＝ＩＣＯＮＴ＋ＩＡＰＤ  …（２）
ここで、ＶＤＤは上記高電圧電源より電源ノードＮＶＤＤに供給される電圧の大きさを表し、Ｒは抵抗素子Ｒ１の大きさを表し、ＩＣＯＮＴはノードＮＶ０から電圧Ｖ０制御回路１３及び電圧Ｖ０モニタ回路１５へ供給される電流の大きさを表し、ＩＡＰＤは受光素子３を流れる電流の大きさを表す。
【００１７】
そして、このＡＰＤバイアス回路は受光素子３に入力する光パワーに応じて抵抗素子Ｒ１，Ｒ２の電圧降下を利用し、受光素子３のバイアス電圧ＶＡＰＤを制御する。また、入力する光パワーに応じて受光素子３を流れる電流ＩＡＰＤが変化する時も、電流Ｉ０が一定の大きさを維持するように電流ＩＣＯＮＴが制御される。
【００１８】
これより、受光素子３に入力する光パワーが変化して電流ＩＡＰＤが変化したときも電圧Ｖ０は設定電圧に保持される。
【００１９】
また、実際のＡＰＤに印加されるバイアス電圧ＶＡＰＤと入力された光パワーに応じて流れる電流ＩＡＰＤとは次に示される連立方程式を満たす。
【００２０】
ＩＡＰＤ＝ｅ・λ・η・Ｍ・Ｐｉｎ／（ｈ・ｃ）  …（３）
Ｍ＝ＩＡＰＤ／（ＩＡＰＤ−（ＶＡＰＤ／ＶＢ）ｎ）  …（４）
ここで、ｅは電子の電荷［ｃ］を表し、λは入力光の波長［μｍ］を表し、ηは量子効率［％］を表し、ＭはＡＰＤの電流増倍率を表し、Ｐｉｎは平均の入力光パワー［Ｗ］を表し、ｃは光速［ｍ／ｓ］を表し、ｈはプランク定数［Ｊ・ｓ］を表す。またさらに、ｎはＡＰＤのフィッティング係数を表す。
【００２１】
上記式（３），（４）より入力光パワーＰｉｎが増加すると、電流ＩＡＰＤ及び抵抗素子Ｒ２による電圧降下が大きくなりバイアス電圧ＶＡＰＤが減少して電流増倍率Ｍが下がる。
【００２２】
また逆に、入力光パワーＰｉｎが減少すると、電流ＩＡＰＤ及び抵抗素子Ｒ２による電圧降下が小さくなりバイアス電圧ＶＡＰＤが増加して電流増倍率Ｍが上昇する。
【００２３】
さらに、ＡＰＤの降伏電圧ＶＢは温度依存性を有している為温度補償回路が必要となる。なお、温度補償をしない場合には温度により電流増倍率Ｍが変化してしまう。また、低温時にはバイアス電圧ＶＡＰＤが降伏電圧ＶＢを超えてしまいＡＰＤを破壊してしまう恐れがある。
【発明が解決しようとする課題】
【００２４】
以下において、従来のＡＰＤバイアス回路の問題点を説明する。
【００２５】
第５図は抵抗型自己バイアス回路２５が付加された従来のＡＰＤバイアス回路の構成を示す図である。ここで、第５図に示された抵抗型自己バイアス回路２５は抵抗素子Ｒ２での電圧降下を利用するもので、抵抗素子Ｒ２と受光素子３との間にキャパシタＣ２が接続される。
【００２６】
このキャパシタＣ２は、受光素子３が受ける“０”又は“１”の信号の光パワーの相異に起因した電圧ＶＡＰＤの変動を抑える為の素子であり、比較的小さな容量のものとされる。また、バイアス制御回路１２の時定数をＴ１、抵抗型自己バイアス回路２５の時定数をＴ２として以下説明する。
【００２７】
時定数Ｔ２は抵抗素子Ｒ２とキャパシタＣ２によって決まる定数であって、比較的小さい値をとる。これに対し、バイアス制御回路１２に使用している汎用オペアンプの応答速度は速いものであっても受光素子３に供給される光信号のオン／オフ切り替え速度に対しては遅い為時定数Ｔ１は大きくなる。よって、ノードＮＶ０の電圧Ｖ０の応答速度も光信号のオン／オフ切り替え速度やバイアス電圧ＶＡＰＤの応答に比して遅い。
【００２８】
第６Ａ図乃至第６Ｃ図は、受光素子３が受ける光パワーが０から最大受光レベルＰ２に推移する時の受光素子３の正常な動作を示す図である。
【００２９】
第６Ａ図に示されるように、数μｓ〜数百μｓの時間ＴＣにおいて受光素子３が受ける光パワーが０から最大受光レベルＰ２に推移する時或いは光サージが入力された時は、第６Ｂ図に示されるように抵抗素子Ｒ２，Ｒ３における電圧降下によってバイアス電圧ＶＡＰＤは素早く降下する。
【００３０】
従って、電流増倍率Ｍが低くなっている為、電流ＩＡＰＤは過剰に流れず、第６Ｃ図に示されるように絶対最大定格電流ＩＭＡＸを超えることも回避される。
【００３１】
第７Ａ図乃至第７Ｃ図は、受光素子３が受ける光パワーが最大受光レベルＰ２から０に推移する時の受光素子３のブレイクダウン動作を示す図である。
【００３２】
第７Ａ図に示されるように、受光素子３が受ける光パワーが最大受光レベルＰ２から０レベルになると、第７Ｂ図に示されるように電流ＩＡＰＤが流れなくなって電圧Ｖ０が急上昇するが、時定数Ｔ１を有するバイアス制御回路１２の応答が遅く電圧Ｖ０の是正が即座になされないため、バイアス電圧ＶＡＰＤが降伏電圧ＶＢを超えてしまう。その結果第７Ｃ図に示されるように、受光素子３にブレイクダウン電流が流れ破壊されてしまう可能性がある。
【００３３】
第８図は実際の抵抗型自己バイアス回路において光サージが入力した時の動作をシミュレーションした結果を示す図である。第８図に示されるように、受光素子３に供給される光パワーＰｉｎが０レベルから最大受光レベルＰ２になる時にはバイアス電圧ＶＡＰＤの応答が速く電流ＩＡＰＤが絶対最大定格電流を超えることはない。
【００３４】
また、第９図は実際の抵抗型自己バイアス回路において入力する光パワーＰｉｎが最大受光レベルから０となる時の動作をシミュレーションした結果を示す図である。第９図に示されるように、受光素子３に供給された光パワーＰｉｎが最大受光レベルＰ２から０となった時にはバイアス電圧ＶＡＰＤの変化が遅い為、バイアス電圧ＶＡＰＤが降伏電圧ＶＢを超えてしまう。
【００３５】
従って、バイアス電圧ＶＡＰＤが降伏電圧を超えないようにするためにはバイアス制御回路１２の時定数Ｔ１を小さくするか、抵抗型自己バイアス回路２５の時定数Ｔ２を大きくする必要がある。しかし、時定数Ｔ１はバイアス制御回路１２に用いられる汎用オペアンプの性能上小さくすることができない。そこで、自己バイアス回路の時定数Ｔ２を大きくする以下のような回路が考案されている。
【００３６】
第１０図は、従来の電圧保持型自己バイアス回路２４の構成を示す回路図である。第１０図に示されるように、この回路は第５図に示された抵抗型自己バイアス回路２５と同様な構成を有するが、抵抗素子Ｒ２と抵抗素子Ｒ３との間のノードＮＶ１を受動素子であるキャパシタＣ３を介して接地ノードＮＧＮＤに接続する自己バイアス回路２７を備える点で相違するものである。
【００３７】
この自己バイアス回路２７は、受光素子３に供給される光パワーが０となった時にバイアス電圧ＶＡＰＤを保持するものであって、時定数はＴ３とされる。なお、時定数Ｔ３は抵抗素子Ｒ２とキャパシタＣ３とにより決定される大きな値を有する。
【００３８】
第１１Ａ図乃至第１１Ｃ図は、受光素子３が受ける光パワーが最大受光レベルＰ２から０に推移する時の受光素子３の正常な動作を示す図である。
【００３９】
第１１Ａ図に示されるように、数μｓ〜数百μｓの時間ＴＣにおいて受光素子３が受ける光パワーが最大受光レベルＰ２から０に推移する時においては、時定数Ｔ３が大きいため第１１Ｂ図に示されるようにバイアス電圧ＶＡＰＤの応答が遅くなる。従って、ノードＮＶ１の電圧Ｖ１が保持されてバイアス電圧ＶＡＰＤが降伏電圧を上回ることが回避される。
【００４０】
従って、第１１Ｃ図に示されるように電流ＩＡＰＤは過剰に流れず、絶対最大定格電流ＩＭＡＸを超えることも回避される。
【００４１】
第１２Ａ図乃至第１２Ｃ図は、受光素子３が受ける光パワーが０から最大受光レベルＰ２に推移する時の受光素子３の動作を示す図である。
【００４２】
第１２Ａ図に示されるように、受光素子３が受ける光パワーが時間ＴＣの間に０レベルから最大受光レベルになった時或いは光サージが入力された時は、逆にキャパシタＣ３から電流ＩｃａｐがノードＮＶ１に流れ込み、バイアス電圧ＶＡＰＤが第１２Ｂ図に示されるようにほぼ維持されるため、受光素子３は高い電流増倍率Ｍを保持してしまう。従って、受光素子３は高い電流増倍率を有した状態でさらに高レベルの光パワーを受ける為、受光素子３や等化増幅器７には第１２Ｃ図に示されるように絶対最大定格電流ＩＭＡＸを超えた電流ＩＡＰＤが流れ、素子等を破壊してしまう可能性がある。
【００４３】
第１３図は実際の電圧保持型自己バイアス回路２４において入力する光パワーＰｉｎが０となる時の動作をシミュレーションした結果を示す図である。第１３図に示されたように、受光素子３に供給された光パワーＰｉｎが最大受光レベルＰ２から０レベルとなった時にはバイアス電圧ＶＡＰＤが保持され、バイアス電圧ＶＡＰＤが降伏電圧ＶＢを超えることが回避される。
【００４４】
また、第１４図は実際の電圧保持型自己バイアス回路２４において光サージが入力した時の動作をシミュレーションした結果を示す図である。第１４図に示されたように、受光素子３に供給される光パワーＰｉｎが０レベルから最大受光レベルＰ２になる時には、バイアス電圧ＶＡＰＤの応答が遅く電流ＩＡＰＤが絶対最大定格電流ＩＭＡＸを超えてしまう。
【００４５】
従って、電流ＩＡＰＤが絶対最大定格電流ＩＭＡＸを超えないようにするためには上記時定数Ｔ１，Ｔ２，Ｔ３を小さくする必要があり、このことはバイアス回路を上記の抵抗型に近い回路とする必要があることを意味する。
【００４６】
以上のことから、従来においてはバイアス電圧ＶＡＰＤが常に降伏電圧ＶＢを超えず、かつ、電流ＩＡＰＤが受光素子３や等化増幅器７の最大定格電流を常に超えないようにバイアス電圧を制御することはできなかった。
【００４７】
本発明は、受光素子の破壊を防ぎ動作の信頼性を高める光受信器とを提供することを目的とするものである。
【課題を解決するための手段】
【００４８】
本発明の目的は、電源に接続され、供給されるバイアス電圧に応じた電流増幅を行う受光素子と、
前記電源と前記受光素子との間に設けられた第１の抵抗と、
前記第１の抵抗と前記受光素子との間に設けられた第２の抵抗および前記第２の抵抗と前記受光素子の接続点に一端が接続され他端が接地された第１のコンデンサを有する第１のバイアス回路と、
前記第１の抵抗と前記第１のバイアス回路との接続点に一端が接続され、他端が接地され、第３の抵抗および第２のコンデンサを有する第２のバイアス回路とを備え、
前記第２のバイアス回路は、前記受光素子が受けた光パワーが０に向かって減少し前記第１の抵抗と前記第１のバイアス回路との接続点の電圧が所定値以上となったときにのみオンして前記第３の抵抗の両端間を短絡することで前記第２のバイアス回路による時定数を前記第１のバイアス回路による時定数より大きくするスイッチング素子を有することを特徴とする光受信器を提供することによって達成される。
【００４９】
ここで前記スイッチング素子は、ダイオードとすることができる。
【発明の実施の形態】
【００５０】
以下において、本発明に係る光受信器を図面を参照して詳述する。なお、図中同一符号は同一または相当部分を示す。
【００５１】
第１５図は本発明の実施の形態に係る時定数変化型自己バイアス回路２８の構成を示す回路図である。第１５図に示されるように、この時定数変化型自己バイアス回路２８は、第１０図に示された電圧保持型自己バイアス回路２４と同様な構成を有するが、受動素子であるキャパシタＣ３とノードＮＶ１との間に接続されたダイオードＤ２と、該ダイオードＤ２に並列接続された受動素子である抵抗素子Ｒ４とをさらに含む自己バイアス回路３０を備える点で相違するものである。
【００５２】
なお、ダイオードＤ２はそのアノードがノードＮＶ１に接続され、カソードがキャパシタＣ３に接続される。
【００５３】
ここで、時定数変化型自己バイアス回路２８の動作は、ＡＰＤからなる受光素子３に入力された光パワーの変動に対するバイアス電圧ＶＡＰＤの追従速度を規定する時定数と、ノードＮＶ０の電圧Ｖ０の追従速度を規定する時定数とにより決定される。
【００５４】
従って、これらの時定数は、受光素子３に入力される光パワーが最大受光レベルから０となった時にバイアス電圧ＶＡＰＤが降伏電圧ＶＢを超えないように、かつ、受光素子３に入力される光パワーが０から最大受光レベルとなった時或いは光サージが入力した時には受光素子３に流れる電流ＩＡＰＤが等化増幅器７や受光素子３の最大定格電流を超えないように設定する必要がある。
【００５５】
より具体的には、上記の条件を満足させる為には、受光素子３が受ける光パワーが０となる時に十分大きい時定数で電圧Ｖ０を保持するための回路と、光サージ入力時に小さい時定数でバイアス電圧ＶＡＰＤを小さくする回路とが共に必要である。
【００５６】
またここで、受光素子３が受ける光パワーが０となる時の手当てとして、電圧を保持するキャパシタを用いると、キャパシタ自身がサージ電流の発生源となってしまうという問題が生じる。よって、キャパシタを用いることなくバイアス電圧ＶＡＰＤの上昇を抑える回路が要請されることとなる。
【００５７】
次ぎに、上記の本実施の形態に係る時定数変化型自己バイアス回路２８の動作を説明する。ここでまず、受光素子３に入力される光パワーが０から最大受光レベルとなる時の動作を第１６図に示されたシミュレーション結果を参照しつつ説明する。
【００５８】
第１６図に示されるように、受光素子３に入力される光パワーＰｉｎが０である時刻ＴｓまではダイオードＤ２のアノードの電圧Ｖａとカソードの電圧Ｖｃとは等しい。しかし、時刻Ｔｓに最大受光レベルの光パワーが受光素子３に入力されると受光素子３に流れる電流ＩＡＰＤが上昇し、抵抗素子Ｒ１，Ｒ２による電圧降下によって電圧Ｖａが下がる。この時ダイオードＤ２のアノードの電圧Ｖａよりもカソードの電圧Ｖｃの方が高いのでダイオードＤ２にとっては逆バイアスとなりダイオードＤ２はオンしない。この時キャパシタＣ３及び抵抗素子Ｒ４を介してノードＮＶ１へ流れる電流ＩＤは小さいため、ノードＮＶ１の電圧Ｖ１にほとんど影響を与えない。  よって、ノードＮＶ１の電圧Ｖ１は抵抗素子Ｒ１，Ｒ２による電圧降下によって素早く下がるため、受光素子３の電流増倍率Ｍが小さくなってサージ電流はほとんど発生しない。
【００５９】
即ち、ダイオードＤ２がオフ状態となる時は、第６Ａ図乃至第６Ｃ図に示された抵抗型自己バイアス回路の動作と同様な動作を行う。
【００６０】
次に、受光素子３に入力される光パワーが最大受光レベルから０となる時の動作を第１７図に示されたシミュレーション結果を参照しつつ説明する。
【００６１】
第１７図に示されるように、受光素子３に最大受光レベルの光パワーが供給される時刻Ｔｅまでは、ダイオードＤ２のアノード電圧Ｖａはカソード電圧Ｖｃ以下であるので、ダイオードＤ２はオフ状態となる。
【００６２】
ここで、時刻Ｔｅから受光素子３に入力される光パワーが０に向かって減少すると、受光素子３を流れる電流ＩＡＰＤは減少するためノードＮＶ１の電圧Ｖ１即ちダイオードＤ２のアノードの電圧Ｖａが急激にノードＮＶ０の電圧Ｖ０に近づく。
【００６３】
そして、時刻Ｔｃにおいて電圧Ｖａが電圧Ｖｃより閾値電圧Ｖｔｈ以上高くなるとダイオードＤ２がオンする。これにより、ノードＮＶ１からダイオードＤ２へ流れる電流ＩＤが上昇してキャパシタＣ３に電荷が蓄積されることによって、ノードＮＶ１の電圧上昇が抑えられる。従って、バイアス電圧ＶＡＰＤの降伏電圧ＶＢを超えた上昇を回避できる。
【００６４】
このように、ダイオードＤ２がオン状態となる時は、第１１Ａ図乃至第１１Ｃ図に示されたバイアス電圧保持型自己バイアス回路２４の動作と同様な動作を行う。
【００６５】
以上のような本実施の形態に係る受光素子用の時定数変化型自己バイアス回路によれば、ＡＰＤからなる受光素子３に入力される光パワーに応じてダイオードＤ２がオン／オフする結果、自己バイアス回路３０の時定数を所望の大きさに制御して受光素子３の動作の信頼性を向上させることができる。
【００６６】
即ち、受光素子３に入力される光パワーが０になる時の過剰なバイアス電圧の印加や光サージ入力時の過剰電流の発生を回避して、ＡＰＤの劣化や破壊を防ぐことができる。
【００６７】
一方、上記の時定数変化型自己バイアス回路２８は、第１図に示された光受信器１にバイアス回路５として第１５図に示されるように組み込まれる。これより、光通信システムとして使用される光受信器において、供給された光パワーに起因する破壊や劣化を防止して動作の信頼性を向上させることができる。
【発明の効果】
【００６８】
そして、本発明の主たる利点は、供給される光パワーの変化に左右されることなく受光素子の安定動作を実現することができることにある。
【００６９】
また、本発明の他の利点は、破壊や劣化が回避された信頼性の高い光受信器を得ることができることにある。
【図面の簡単な説明】
【図１】  従来から使用されている３Ｒ方式を採用した光受信器の全体構成を示すブロック図である。
【図２】  第１図に示された受光素子として用いられるアバランシェフォトダイオード（ＡＰＤ）の光入力レベルと電流増倍率との関係を示すグラフである。
【図３】  第１図に示された受光素子として用いられるＡＰＤのバイアス電圧と電流増倍率との関係を示すグラフである。
【図４】  従来の抵抗素子を用いたＡＰＤバイアス回路を示す回路図である。
【図５】  抵抗型自己バイアス回路が付加された従来のＡＰＤバイアス回路の構成を示す図である。
【図６】  受光素子が受ける光パワーが０から最大受光レベルに推移する時の受光素子の正常な動作を示す図である。
【図７】  受光素子が受ける光パワーが最大受光レベルから０に推移する時の受光素子のブレイクダウン動作を示す図である。
【図８】  実際の抵抗型自己バイアス回路において光サージが入力した時の動作をシミュレーションした結果を示す図である。
【図９】  実際の抵抗型自己バイアス回路において入力する光パワーが最大受光レベルから０となる時の動作をシミュレーションした結果を示す図である。
【図１０】  従来のバイアス電圧保持型自己バイアス回路の構成を示す回路図である。
【図１１】  受光素子が受ける光パワーが最大受光レベルから０に推移する時の受光素子の正常な動作を示す図である。
【図１２】  受光素子が受ける光パワーが０から最大受光レベルに推移する時の受光素子の動作を示す図である。
【図１３】  実際のバイアス電圧保持型自己バイアス回路において入力する光パワーが０となる時の動作をシミュレーションした結果を示す図である。
【図１４】  実際のバイアス電圧保持型自己バイアス回路において光サージが入力した時の動作をシミュレーションした結果を示す図である。
【図１５】  本発明の実施の形態に係る時定数変化型自己バイアス回路の構成を示す回路図である。
【図１６】  受光素子に入力される光パワーが０から最大受光レベルとなる時における本発明の実施の形態に係る時定数変化型自己バイアス回路の動作のシミュレーション結果を示す図である。
【図１７】  受光素子に入力される光パワーが最大受光レベルから０となる時における本発明の実施の形態に係る時定数変化型自己バイアス回路の動作のシミュレーション結果を示す図である。
【図１】
0004082903.tif 000002
【図２】
0004082903.tif 000003
【図３】
0004082903.tif 000004
【図４】
0004082903.tif 000005
【図５】
0004082903.tif 000006
【図６Ａ】
0004082903.tif 000007
【図６Ｂ】
0004082903.tif 000008
【図６Ｃ】
0004082903.tif 000009
【図７Ａ】
0004082903.tif 000010
【図７Ｂ】
0004082903.tif 000011
【図７Ｃ】
0004082903.tif 000012
【図８】
0004082903.tif 000013
【図９】
0004082903.tif 000014
【図１０】
0004082903.tif 000015
【図１１Ａ】
0004082903.tif 000016
【図１１Ｂ】
0004082903.tif 000017
【図１１Ｃ】
0004082903.tif 000018
【図１２Ａ】
0004082903.tif 000019
【図１２Ｂ】
0004082903.tif 000020
【図１２Ｃ】
0004082903.tif 000021
【図１３】
0004082903.tif 000022
【図１４】
0004082903.tif 000023
【図１５】
0004082903.tif 000024
【図１６】
0004082903.tif 000025
【図１７】
0004082903.tif 000026