(57)【特許請求の範囲】
【請求項１】
行列状に２次元配置された複数の画素と、
前記複数の画素に対して各列ごとに配線され、一列の画素に共通に接続された信号線と、
前記信号線に対して各列ごとに接続され、前記画素から前記信号線に出力される画素信号を増幅するアンプと、
前記アンプがその動作を行うときにのみ前記アンプに対して電源供給を行うべく制御する制御手段とを備え、
前記制御手段は、前記アンプに電源供給が行われない休止状態から電源供給が行われる動作状態に移行するタイミングを、前記アンプが信号を出力する期間よりも前に設定する
ことを特徴とする固体撮像素子。
【請求項２】
前記制御手段は、前記アンプに対して電源供給の制御を行う制御パルスを与える
ことを特徴とする請求項１記載の固体撮像素子。
【請求項３】
前記制御手段は、前記複数の画素に対する水平走査をなす水平走査回路であり、その水平走査に同期して前記制御パルスを発生する
ことを特徴とする請求項２記載の固体撮像素子。
【請求項４】
前記アンプは、ソース結合型の差動増幅器と、前記差動増幅器の動作電流を決める電流源とを有し、前記制御パルスを前記電流源のトランジスタの制御電極の入力とする
ことを特徴とする請求項２記載の固体撮像素子。
【請求項５】
前記電流源はカレントミラー回路であり、前記制御パルスを前記カレントミラー回路の基準電流が流れる側の端子入力とする
ことを特徴とする請求項４記載の固体撮像素子。
【請求項６】
前記アンプは、前記電流源のトランジスタの制御電極に与えられる前記制御パルスの振幅を制御する振幅制御回路を有する
ことを特徴とする請求項４記載の固体撮像素子。
【請求項７】
前記振幅制御回路は、前記制御パルスを容量結合により前記電流源のトランジスタの制御電極に与えるキャパシタを有し、その結合容量と前記制御電極の入力容量の比で前記制御パルスの振幅を決める
ことを特徴とする請求項６記載の固体撮像素子。
【請求項８】
前記電流源のトランジスタの制御電極に接続され、前記制御パルスの低レベルまたは高レベルをクランプするクランプダイオードを有し、
前記クランプダイオードはＭＯＳ構造の結合容量の拡散領域とウェル領域で構成される
ことを特徴とする請求項４記載の固体撮像素子。
【請求項９】
前記アンプは、ソースフォロワと反転増幅器の２段で構成され、前記制御パルスを前記ソースフォロワの負荷トランジスタの制御電極の入力とする
ことを特徴とする請求項２記載の固体撮像素子。
【請求項１０】
前記アンプは、前記負荷トランジスタの制御電極に与えられる前記制御パルスの振幅を制御する振幅制御回路を有する
ことを特徴とする請求項９記載の固体撮像素子。
【請求項１１】
前記振幅制御回路は、前記制御パルスを容量結合により前記負荷トランジスタの制御電極に与えるキャパシタを有し、その結合容量と前記制御電極の入力容量の比で前記制御パルスの振幅を決める
ことを特徴とする請求項１０記載の固体撮像素子。
【請求項１２】
前記負荷トランジスタの制御電極に接続され、前記制御パルスの低レベルまたは高レベルをクランプするクランプダイオードを有し、
前記クランプダイオードはＭＯＳ構造の結合容量の拡散領域とウェル領域で構成される
ことを特徴とする請求項９記載の固体撮像素子。
【請求項１３】
行列状に２次元配置された複数の画素と、前記複数の画素に対して各列ごとに配線され、一列の画素に共通に接続された信号線と、前記信号線に対して各列ごとに接続され、前記画素から前記信号線に出力される画素信号を増幅するアンプとを備えた固体撮像素子において、
前記アンプがその動作を行うときにのみ前記アンプに対して電源供給を行い、
前記アンプに電源供給が行われない休止状態から電源供給が行われる動作状態に移行するタイミングを、前記アンプが信号を出力する期間よりも前に設定する
ことを特徴とする固体撮像素子の駆動方法。
【請求項１４】
行列状に２次元配置された複数の画素と、
前記複数の画素に対して各列ごとに配線され、一列の画素に共通に接続された信号線と、
前記信号線に対して各列ごとに接続され、前記画素から前記信号線に出力される画素信号を増幅するアンプと、
前記アンプがその動作を行うときにのみ前記アンプに対して電源供給を行うべく制御する制御手段と
を備えた固体撮像素子を撮像デバイスとして用い、
前記制御手段は、前記アンプに電源供給が行われない休止状態から電源供給が行われる動作状態に移行するタイミングを、前記アンプが信号を出力する期間よりも前に設定する
ことを特徴とするカメラシステム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、固体撮像素子およびその駆動方法、並びにカメラシステムに関し、特に一列の画素に共通に接続された信号線に画素からの信号を出力し、その信号線に接続されたアンプで信号電圧または信号電流に変換して出力する構成の増幅型固体撮像素子およびその駆動方法、並びにこれを用いたカメラシステムに関する。
【０００２】
【従来の技術】
ＭＯＳ型あるいはＣＭＯＳ型撮像素子などの増幅型固体撮像素子では、一列の画素に共通に接続された信号線に画素からの信号を出力し、その信号線に接続されたアンプ（以下、カラムアンプと称する）で信号電圧または信号電流に変換して出力する構成となっている。その従来例の構成の一例を図９に示す。
【０００３】
図９において、従来例に係る撮像素子１００は、複数の単位画素１０１、垂直選択線１０２、垂直信号線１０３、垂直走査回路１０４、カラムアンプ１０５、水平選択トランジスタ１０６、水平走査回路１０７および水平信号線１０８を有する構成となっている。単位画素１０１は、フォトダイオード１１１および垂直選択トランジスタ１１２からなり、行列状に２次元配置されている。
【０００４】
この単位画素１０１において、垂直選択トランジスタ１１２は、フォトダイオード１１１と垂直信号線１０２の間に接続され、その制御電極が垂直選択線１０３に接続されている。各行の垂直選択線１０２は、垂直走査回路１０４の対応する行の垂直走査パルスφＶ（φＶ1 ，…，φＶm ，…，φＶM ）の出力端に接続されている。
【０００５】
この垂直選択線１０２を介して垂直走査回路１０４から垂直走査パルスφＶが順次印加されることにより、各画素１０１が行単位で選択される。各列の垂直信号線１０３の端にはカラムアンプ１０５が接続されており、垂直走査パルスφＶによって選択された画素１０１から、垂直選択トランジスタ１１２を介して垂直信号線１０３に読み出された信号電荷を増幅する。
【０００６】
水平選択トランジスタ１０６は、各列ごとにカラムアンプ１０５と水平信号線１０８の間に接続されており、水平走査回路１０７から順に出力される水平走査パルスφＨ（φＨ1 ，…，φＨn ，…，φＨN ）に応答して順次導通して各列のカラムアンプ１０５を選択する。これにより、各列のカラムアンプ１０５で増幅された信号が、水平選択トランジスタ１０６を介して水平信号線１０８へ、さらに出力端子１０９から外部へ出力される。
【０００７】
次に、上記構成の従来の撮像素子１００の基本動作について説明する。先ず、単位画素１０１の各々において、フォトダイオード１１１で光電変換された信号電荷（ここでは電子）を、テレビジョンの走査に応じて水平ブランキング期間中に、垂直走査回路１０４が発生する垂直走査パルスφＶにより制御された垂直選択トランジスタ１１２を通して垂直信号線１０３に読み出す。
【０００８】
そして、垂直信号線１０３に接続されたカラムアンプ１０５により、垂直信号線１０３に読み出された信号電荷を電圧に変換し、テレビジョンの水平走査に合わせて水平走査回路１０７が発生する水平走査パルスφＨにより制御された水平選択トランジスタ１０６を水平映像期間中に順次導通させることで、増幅された映像信号を水平信号線１０８および出力端子１０９を通して出力する。
【０００９】
続いて、図１０のタイミングチャートを用いて、さらに具体的な動作について説明する。水平走査期間１Ｈの最初に位置する水平ブランキング期間中に、ｍ行目の画素行を選択するために垂直走査パルスφＶm が立ち、ｍ行目の画素の垂直選択トランジスタ１１２が導通状態になることで、フォトダイオード１１１から信号電荷が垂直信号線１０３に読み出される。そして、この読み出された信号電荷を、垂直信号線１０３の端に接続されたカラムアンプ１０５により増幅し、保持する。
【００１０】
この水平走査期間１Ｈで水平ブランキング期間が完了し、水平映像期間では水平走査パルスφＨ（φＨ1 ，…，φＨn ，…，φＨN ）が順次立ち上がり、それらにより制御された水平選択トランジスタ１０６が順次導通することにより、カラムアンプ１０５に保持されていた信号が水平選択トランジスタ１０６および水平信号線１０８を介して出力端子１０９から映像信号として出力される。
【００１１】
【発明が解決しようとする課題】
上述した従来の撮像素子１００では、ある列（ｎ列）の水平走査パルスφＨn が立ち上がってそれに対応した画素の信号が出力されているときでも、それ以外の列のカラムアンプ１０５も常時動作状態になっているため、１列の画素数分に相当するカラムアンプ１０５で不要に電力が消費され、消費電力が増大するという問題があった。
【００１２】
本発明は、上記課題に鑑みてなされたものであり、その目的とするところは、消費電力の大幅な低減を可能とした固体撮像素子およびその駆動方法、並びにカメラシステムを提供することにある。
【００１３】
【課題を解決するための手段】
本発明による固体撮像素子は、行列状に２次元配置された複数の画素と、これら複数の画素に対して各列ごとに配線され、一列の画素に共通に接続された信号線と、この信号線に対して各列ごとに接続され、画素から信号線に出力される画素信号を増幅するアンプと、このアンプがその動作を行うときにのみ当該アンプに対して電源供給を行うべく制御する制御手段とを備え、当該制御手段が、前記アンプに電源供給が行われない休止状態から電源供給が行われる動作状態に移行するタイミングを、前記アンプが信号を出力する期間よりも前に設定する構成となっている。
【００１４】
上記構成の固体撮像素子において、各画素から信号線へ行単位で出力された画素信号は、水平走査によって各列ごとに順次アンプで増幅される。このとき、制御手段による制御によって、水平走査に応じて増幅動作を行う列のアンプにのみ電源供給が行われる。したがって、ある列のアンプのみ動作状態となっているときには、別の列のアンプに対する電源供給は停止され、休止状態となるため、増幅動作を行う必要のない列のアンプで不要な電力を消費しなくて済む。
【００１５】
また、本発明による駆動方法は、行列状に２次元配置された複数の画素と、これら複数の画素に対して各列ごとに配線され、一列の画素に共通に接続された信号線と、この信号線に対して各列ごとに接続され、画素から信号線に出力される画素信号を増幅するアンプとを備えた固体撮像素子において、各列のアンプがその動作を行うときにのみ当該アンプに対して電源供給を行い、前記アンプに電源供給が行われない休止状態から電源供給が行われる動作状態に移行するタイミングを、前記アンプが信号を出力する期間よりも前に設定するようにする。
【００１６】
また、本発明によるカメラシステムは、上記構成の固体撮像素子を撮像デバイスとして用いた構成となっている。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。図１は、本発明の一実施形態を示す概略構成図である。図１において、本実施形態に係る撮像素子１０は、単位画素１１、垂直選択線１２、垂直信号線１３、垂直走査回路１４、カラムアンプ１５、水平選択トランジスタ１６、水平走査回路１７および水平信号線１８を有する構成となっている。
【００１８】
この撮像素子１０において、単位画素１１は、光電変換素子であるフォトダイオード２１と垂直選択トランジスタ２２とからなり、行列状（Ｍ行Ｎ列）に２次元配置されて撮像領域を構成している。これら単位画素１１において、垂直選択トランジスタ２２は、フォトダイオード２１と垂直信号線１３の間に接続され、その制御電極（ゲート電極）が垂直選択線１２に接続されている。
【００１９】
垂直走査回路１４は、例えばシフトレジスタによって構成され、垂直走査のための垂直走査パルスφＶ（φＶ1 ，…，φＶm ，…φＶM ）を順次出力する。垂直選択線１２は各行ごとに配線されており、これら各行の垂直選択線１２は、垂直走査回路１４の対応する行の垂直走査パルスφＶ（φＶ1 ，…，φＶm ，…，φＶM ）の出力端に接続されている。そして、この垂直選択線１２を介して垂直走査回路１４から垂直走査パルスφＶが順次印加されることにより、各単位画素１１が行単位で選択される。
【００２０】
垂直信号線１３は各列ごとに配線されており、これら各列の垂直信号線１３の端にはカラムアンプ１５が接続されている。このカラムアンプ１５は、垂直走査パルスφＶによって選択された単位画素１１の各々において、フォトダイオード２１から垂直選択トランジスタ２２を介して垂直信号線１３に読み出された信号電荷を増幅する。
【００２１】
水平選択トランジスタ１６は、各列ごとにカラムアンプ１５の出力端と水平信号線１８の間に接続されている。水平走査回路１７は、例えばシフトレジスタによって構成され、水平走査のための水平走査パルスφＨ（φＨ1 ，…，φＨn ，…，φＨN ）を順次出力する。
【００２２】
この水平走査回路１７から出力される水平走査パルスφＨが水平選択トランジスタ１６のゲート電極に印加されることにより、水平選択トランジスタ１６が順次導通して各列のカラムアンプ１５を選択する。これにより、各列のカラムアンプ１５で増幅された信号が、水平選択トランジスタ１６を介して水平信号線１８へ、さらに出力端子１９から外部へ出力される。
【００２３】
水平走査回路１７は、水平走査パルスφＨの他に、この水平走査パルスφＨに同期して電源制御パルスφＰ（φＰ1 ，…，φＰn ，…，φＰN ）を順次出力する。この電源制御パルスφＰは、カラムアンプ１５の電源電流を制御するためのものである。一方、カラムアンプ１５は、水平走査回路１７から出力される電源制御パルスφＰを取り込むための電源制御端子を備えている。
【００２４】
ここで、上記構成の撮像素子１０の基本動作について説明する。先ず、単位画素１１の各々において、フォトダイオード２１で光電変換された信号電荷（ここでは電子）を、テレビジョンの走査に応じて水平ブランキング期間中に、垂直走査回路１４が発生する垂直走査パルスφＶにより制御された垂直選択トランジスタ２２を通して垂直信号線１３に読み出す。
【００２５】
そして、垂直信号線１３に接続されたカラムアンプ１５により、垂直信号線１３に読み出された信号電荷を電圧に変換し、テレビジョンの水平走査に合わせて水平走査回路１７が発生する水平走査パルスφＨにより制御された水平選択トランジスタ１６を水平映像期間中に順次導通させることで、増幅された映像信号を水平信号線１８および出力端子１９を通して出力する。
【００２６】
このとき、カラムアンプ１５には、水平走査回路１７から水平走査パルスφＨに同期した電源制御パルスφＰがその電源制御端子に印加される。これにより、水平走査パルスφＨが立っている（発生している）列の信号が出力されているときに、その列のカラムアンプ１５が動作状態に入るようになっている。これに対し、信号出力に寄与しない別の列のカラムアンプ１５は、電源制御パルスφＰが印加されないので休止状態にある。
【００２７】
上述したように、ＭＯＳ型あるいはＣＭＯＳ型撮像素子などの増幅型固体撮像素子において、各列ごとに垂直信号線１３に接続されたカラムアンプ１５が、水平走査に応じて増幅動作を行うときにのみ、その列のカラムアンプ１５に電源電流を供給して動作状態にするようにしたことにより、別の列のカラムアンプ１５は休止状態となるため、これらのカラムアンプ１５での不要な電力消費がなくなる。
【００２８】
図２は、電源制御端子を持つカラムアンプの回路構成の第１具体例を示す回路図である。この第１具体例に係るカラムアンプは、カレントミラー回路３１、ソース結合型の差動増幅器３２、検出容量３３およびリセットトランジスタ３４を有する構成となっている。
【００２９】
カレントミラー回路３１は、電源制御端子となる一方の主電極に電源制御パルスφＰn が印加されるトランジスタ３０１と、このトランジスタ３０１の他方の主電極とグランドの間に接続されたダイオード接続のトランジスタ３０２と、このトランジスタ３０２と制御電極が共通に接続され、一方の主電極が接地されたトランジスタ３０３とによって構成されている。
【００３０】
ソース結合型の差動増幅器３２は、上記トランジスタ３０３と、このトランジスタ３０３の他方の主電極に各一方の主電極が共通に接続されて差動動作をなすトランジスタ３０４，３０５と、トランジスタ３０４の他方の主電極と電源ＶＤＤの間に接続されたトランジスタ３０６と、このトランジスタ３０６と制御電極が共通に接続され、トランジスタ３０５と電源ＶＤＤの間に接続されたダイオード接続のトランジスタ３０７とから構成されている。
【００３１】
この差動増幅器３２において、トランジスタ３０４の制御電極が差動増幅器３２の反転入力端となり、入力ＩＮが印加される。また、トランジスタ３０５の制御電極が差動増幅器３２の非反転入力端となり、所定のバイアスが印加される。そして、トランジスタ３０４の他方の主電極が差動増幅器３２の出力端となり、この出力端から出力ＯＵＴが導出されるようになっている。
【００３２】
検出容量３３は、電荷検出アンプとして動作するためのものであり、差動増幅器３２の出力端であるトランジスタ３０４の他方の主電極と、反転入力端であるトランジスタ３０４の制御電極の間に接続されている。また、リセットトランジスタ３４は、検出容量３３に対して並列に接続され、制御電極に印加されるリセットパルスφＲに応答して検出容量３３をリセットする。
【００３３】
この種のアンプにおいては、通常の場合、カレントミラー回路３１のトランジスタ３０１の主電極が電源ＶＤＤに接続されることにより、常に一定の電流が差動増幅器３２に流れるようになっている。これに対し、この第１具体例に係るカラムアンプの場合には、トランジスタ３０１の主電極が電源制御端子となり、このトランジスタ３０１の主電極に電源制御パルスφＰn が入力されるようになっている。
【００３４】
このように、カレントミラー回路３１は、電源制御パルスφＰn をトランジスタ３０１の主電極の入力とすることにより、カラムアンプの電源電流値を制御するとともに、カラムアンプの動作状態と休止状態を切り替える動作も兼ねることになる。
【００３５】
以下に、その具体的な動作について説明する。先ず、電源制御パルスφＰn が低レベル（接地レベル＝０Ｖ）のときは、カレントミラー回路３１のトランジスタ３０１，３０２には電流が流れないので、差動増幅器３２にも必然的に電源電流は流れない。したがって、カラムアンプは休止状態となる。
【００３６】
一方、電源制御パルスφＰn が高レベル（電源レベル＝ＶＤＤ）のときは、トランジスタ３０１の抵抗で規定される電流が、トランジスタ３０１を通してトランジスタ３０２に流れ、その電流に対してトランジスタ３０２とトランジスタ３０３の相互コンダクタンスや閾値電圧などから計算される比例係数が掛かった電流がトランジスタ３０３に流れる。この電流がカラムアンプの動作状態における電源電流となる。
【００３７】
次に、図１の構成の撮像素子１０において、カラムアンプ１５として上記構成のカラムアンプを用いた場合の動作について、図３のタイミングチャートを用いて説明する。
【００３８】
水平走査パルスφＨ（φＨ1 ，…，φＨn ，…，φＨN ）に対して電源制御パルスφＰ（φＰ1 ，…，φＰn ，…，φＰN ）は各列ごとに同期している。具体的には、あるｎ列の水平走査パルスφＨn の立ち上がりに対して電源制御パルスφＰn の立ち上がりは１列分早くなっており、これによりカラムアンプ１５が休止状態から動作状態に移行するのに必要な時間を確保している。
【００３９】
つまり、カラムアンプ１５が休止状態から動作状態に遷移するのに多くの時間がかかる場合に、予めｎ列目の信号が出力される期間よりも前にｎ列目のカラムアンプ１５を動作状態にしておくことがその目的である。これにより、カラムアンプ１５が信号を出力する時点では、当該カラムアンプ１５を適正な動作状態にすることができる。勿論、カラムアンプ１５の休止状態から動作状態への遷移期間が無視できるほど短ければ、電源制御パルスφＰn は水平走査パルスφＨn と同じタイミングでも構わない。
【００４０】
また、このカラムアンプ１５の電力制御には直接関係はないが、図２のリセットトランジスタ３４の制御電極に印加されるリセットパルスφＲは、水平走査パルスφＨに同期して、それぞれのパルスφＨ1 ，…，φＨn ，…，φＨN が立ち上がっている期間の中頃に立ち上がり、検出容量３３、垂直信号線１３およびフォトダイオード２１をリセットする役目を持っている。
【００４１】
図４は、電源制御端子を持つカラムアンプの回路構成の第２具体例を示す回路図である。この第２具体例に係るカラムアンプも、第１具体例に係るカラムアンプの場合と同様に、カレントミラー回路４１、ソース結合型の差動増幅器４２、検出容量４３およびリセットトランジスタ４４を有する構成となっているが、カレントミラー回路４１の具体的な回路構成において第１具体例の場合と異なっている。
【００４２】
すなわち、カレントミラー回路４１は、電源制御端子となる一端に電源制御パルスφＰn が印加されるキャパシタ４０１と、このキャパシタ４０１の他端とグランドの間に接続されたクランプダイオード４０２と、キャパシタ４０１の他端に制御電極が接続され、一方の主電極が接地されたトランジスタ４０３とによって構成されている。
【００４３】
ソース結合型の差動増幅器４２は、上記トランジスタ４０３と、このトランジスタ４０３の他方の主電極に各一方の主電極が共通に接続されて差動動作をなすトランジスタ４０４，４０５と、トランジスタ４０４の他方の主電極と電源ＶＤＤの間に接続されたトランジスタ４０６と、このトランジスタ４０６と制御電極が共通に接続され、トランジスタ４０５と電源ＶＤＤの間に接続されたダイオード接続のトランジスタ４０７とから構成されている。
【００４４】
この差動増幅器４２において、トランジスタ４０４の制御電極が差動増幅器４２の反転入力端となり、入力ＩＮが印加される。また、トランジスタ４０５の制御電極が差動増幅器４２の非反転入力端となり、所定のバイアスが印加される。そして、トランジスタ４０４の他方の主電極が差動増幅器４２の出力端となり、この出力端から出力ＯＵＴが導出されるようになっている。
【００４５】
検出容量４３は、電荷検出アンプとして動作するためのものであり、差動増幅器４２の出力端であるトランジスタ４０４の他方の主電極と、反転入力端であるトランジスタ４０４の制御電極の間に接続されている。また、リセットトランジスタ４４は、検出容量４３に対して並列に接続され、制御電極に印加されるリセットパルスφＲに応答して検出容量４３をリセットする。
【００４６】
次に、上記構成の第２具体例に係るカラムアンプの具体的な動作について説明する。電源制御パルスφＰn が低レベル（接地レベル＝０Ｖ）に変化した後は、カレントミラー回路４１において、キャパシタ４０１で容量結合されているクランプダイオード４０２に接地側から少しずつ電流が流れ込み、結果的にトランジスタ４０３の制御電極は接地レベルにクランプされる。
【００４７】
一方、電源制御パルスφＰn が高レベル（電源レベル＝ＶＤＤ）に変化したときは、電源制御パルスφＰn がキャパシタ４０１の容量結合によりクランプダイオード４０２にかかる。そのとき、キャパシタ４０１とトランジスタ４０３の入力容量の比率によって電源制御パルスφＰn の振幅が容量分割される。これにより、トランジスタ４０３の制御電極に適正な電圧をかけることができるため、カラムアンプに設計値通りの電流が流れる。
【００４８】
この第２具体例に係るカラムアンプを図１のカラムアンプ１５として用いるときの駆動タイミングは、図３に示した第１具体例の場合の駆動タイミングと同じである。すなわち、電源制御パルスφＰは水平走査パルスφＨに先んじて立ち上がり、カラムアンプが休止状態から動作状態に移行するのに必要な時間を確保するようにする。
【００４９】
図５は、第２具体例におけるキャパシタ４０１およびクランプダイオード４０２の構成の一例を示す断面構造図である。この構造例では、キャパシタ４０１とクランプダイオード４０２が一体になっているため、素子面積を小さく構成できるという特徴がある。その結果、撮像素子のサイズを小さくすることができることになる。
【００５０】
具体的には、ＭＯＳトランジスタの制御電極に使われ、一般的にポリシリコンで形成される電極５１と、そのゲート酸化膜として使われるＳｉＯ2 などの絶縁膜５２と、その主電極として使われるソースドレイン拡散領域５３と、その基板５５との分離のためのウェル領域５５とにより形成されている。
【００５１】
この素子構造において、電極５１と絶縁膜５２と拡散領域５３によってキャパシタ４０１が構成され、拡散領域５３とウェル領域５５によってクランプダイオード４０２が構成されている。そして、電極５１に電源制御パルスφＰn が印加され、拡散領域５３がキャパシタ４０１とクランプダイオード４０２の接続点になってトランジスタ４０３の制御電極に接続され、ウェル領域５５はクランプ電位が与えられるように接地されている。
【００５２】
図６は、電源制御端子を持つカラムアンプの回路構成の第３具体例を示す回路図である。この第３具体例に係るカラムアンプは、反転増幅回路６１、検出容量６２およびリセットトランジスタ６３を有する構成となっている。反転増幅回路６１は、初段のソースフォロワ６４と、その後段の反転増幅器６５とから構成されている。
【００５３】
ソースフォロワ６４は、電源ＶＤＤとグランドの間に直列に接続されたドライブトランジスタ６０１および負荷トランジスタ６０２からなり、ドライブトランジスタ６０１の制御電極に入力ＩＮが印加され、負荷トランジスタ６０２の制御電極の電源制御パルスφＰn が印加される。反転増幅器６５は、電源ＶＤＤとグランドの間に直列に接続され、かつ各制御電極がソースフォロワ６４の出力端に共通に接続されたトランジスタ６０３，６０４からなるＣＭＯＳインバータ構成となっている。
【００５４】
検出容量６２は、電荷検出アンプとして動作するためのものであり、反転増幅回路６１の入力端である初段ソースフォロワ６４のドライブトランジスタ６０１の制御電極と、その出力端である反転増幅器６５のトランジスタ６０３，６０４のドレイン共通接続点の間に接続されている。また、リセットトランジスタ６３は、検出容量６２に対して並列に接続され、制御電極に印加されるリセットパルスφＲに応答して検出容量６２をリセットする。
【００５５】
次に、上記構成の第３具体例に係るカラムアンプの具体的な動作について説明する。電源制御パルスφＰn が低レベル（接地レベル＝０Ｖ）のときは、初段のソースフォロワ６４の負荷トランジスタ６０２が非導通状態となるため、初段のソースフォロワ６４には電流が流れない。また、そのときの初段のソースフォロワ６４の出力端（ドライブトランジスタ６０１のソース電極）の電位は、負荷トランジスタ６０２が非導通状態にあることから、電源電圧ＶＤＤと接地電位の中間電圧よりも高くなるため、次段の反転増幅器６５も出力電圧が接地レベルになって電流が流れない。
【００５６】
一方、電源制御パルスφＰn が高レベル（電源レベル＝ＶＤＤ）のときは、初段のソースフォロワ６４の負荷トランジスタ６０２は抵抗として動作するとともに、次段の反転増幅器６５および検出容量６２との組合せにおいて電荷検出アンプとしても動作する。勿論このときは、ソースフォロワ６４および反転増幅器６５には適正な電源電流が流れる。
【００５７】
この第３具体例に係るカラムアンプを図１のカラムアンプ１５として用いるときの駆動タイミングは、図３に示した第１具体例の場合の駆動タイミングと同じである。すなわち、電源制御パルスφＰは水平走査パルスφＨに先んじて立ち上がり、カラムアンプが休止状態から動作状態に移行するのに必要な時間を確保するようにする。
【００５８】
図７は、電源制御端子を持つカラムアンプの回路構成の第４具体例を示す回路図である。この第４具体例に係るカラムアンプは、第３具体例の変形例であり、反転増幅回路６１、検出容量６２およびリセットトランジスタ６３に加え、電源制御パルスφＰn に対して振幅制御を行う振幅制御回路６６を有する構成となっている。
【００５９】
振幅制御回路６６は、電源制御端子となる一端に電源制御パルスφＰn が印加されるキャパシタ６０５と、このキャパシタ６０５の他端とグランドの間に接続されたクランプダイオード６０６とから構成されており、初段のソースフォロワ６４の負荷トランジスタ６０２の制御電極に印加される電圧が電源電圧ＶＤＤでは高すぎて適正な動作が期待できない場合に有用な回路である。
【００６０】
すなわち、電源制御パルスφＰn が高レベル（電源レベル＝ＶＤＤ）に変化したとき、電源制御パルスφＰn がキャパシタ６０５の容量結合によりクランプダイオード６０６にかかる。そのとき、キャパシタ６０５と初段のソースフォロワ６４の負荷トランジスタ６０２の入力容量の比率によって電源制御パルスφＰn の振幅が容量分割される。これにより、トランジスタ６０２の制御電極に適正な電圧をかけることができるため、カラムアンプに設計値通りの電流が流れる。なお、カラムアンプとしての動作は、第３具体例のカラムアンプと同じである。
【００６１】
図８は、本発明が適用されるカメラシステムの一例を示す概略構成図である。本例のカメラシステムは、ＭＯＳ型あるいはＣＭＯＳ型撮像素子などの固体撮像素子７１と、この固体撮像素子７１の撮像面上に被写体（図示せず）からの像光を結像させるレンズ７２と、固体撮像素子７１から出力される映像信号に対して種々の信号処理を行う信号処理回路７３とを有する構成となっている。
【００６２】
そして、上記構成のカメラシステムにおいて、固体撮像素子７１として、図１に示した構成の撮像素子１０、即ち垂直信号線１３に出力された信号電荷を増幅するカラムアンプ１５を、それが動作するとき以外は電源電流をカットするようにした構成の撮像素子１０を用いる。また、カラムアンプ１５としては、第１乃至第４具体例の構成のものを用いる。
【００６３】
【発明の効果】
以上説明したように、本発明によれば、ＭＯＳ型あるいはＣＭＯＳ型撮像素子などの固体撮像素子およびこれを撮像デバイスとして用いたカメラシステムにおいて、各画素から行単位で信号が出力される信号線に各列ごとに接続されてその信号を増幅するアンプが、水平走査に応じて増幅動作を行うときにのみ、その列のアンプに電源供給をなして動作状態にし、アンプに電源供給が行われない休止状態から電源供給が行われる動作状態に移行するタイミングを、アンプが信号を出力する期間よりも前に設定するようにしたことにより、別の列のアンプは休止状態となり、これらのアンプでの不要な電力消費がなくなるため、消費電力を大幅に低減できることになる。
【図面の簡単な説明】
【図１】本発明の一実施形態を示す概略構成図である。
【図２】カラムアンプの第１具体例を示す回路図である。
【図３】本実施形態に係る動作説明のためのタイミングチャートである。
【図４】カラムアンプの第２具体例を示す回路図である。
【図５】第２具体例におけるキャパシタおよびクランプダイオードの構成の一例を示す断面構造図である。
【図６】カラムアンプの第３具体例を示す回路図である。
【図７】カラムアンプの第４具体例を示す回路図である。
【図８】本発明が適用されるカメラシステムの一例を示す概略構成図である。
【図９】従来例を示す概略構成図である。
【図１０】従来例の動作説明のためのタイミングチャートである。
【符号の説明】
１０…撮像素子、１１…単位画素、１２…垂直選択線、１３…垂直信号線、１４…垂直走査回路、１５…カラムアンプ、１６…水平選択トランジスタ、１７…水平走査回路、１８…水平信号線、２１…フォトダイオード、２２…垂直選択トランジスタ、３１，４１…カレントミラー回路、３２，４２…差動増幅器、３３，４３，６２…検出容量、３４，４４，６３…リセットトランジスタ、６１…反転増幅回路、６４…ソースフォロワ、６５…反転増幅器（インバータ）、６６…振幅制御回路、４０１，６０５…キャパシタ、４０２，６０６…クランプダイオード、６０１…ドライブトランジスタ、６０２…負荷トランジスタ
【図１】
0004058791.tif 000002
【図２】
0004058791.tif 000003
【図３】
0004058791.tif 000004
【図４】
0004058791.tif 000005
【図５】
0004058791.tif 000006
【図６】
0004058791.tif 000007
【図７】
0004058791.tif 000008
【図８】
0004058791.tif 000009
【図９】
0004058791.tif 000010
【図１０】
0004058791.tif 000011