(57)【特許請求の範囲】
【請求項１】
相互対向する２基板の一側対向面上に相互平行する第１電極及び第２電極の電極対がストライプ状にｋ個配置され、前記２基板の他側対向面上に前記第１電極及び第２電極の電極対と交差する方向のストライプ状に第３電極がｎ個配置されたｋｘｎマトリックスＡＣ型プラズマ表示パネルにおいて、前記第１電極及び第２電極の電極対において前記第２電極をｍ個ずつ束ねてａ個の共通結線群にし、前記第１電極はそれぞれ個別的に設置し、前記第２電極に結線された電極を共通電極とし、前記個別的に設置された第１電極を走査電極とするとき、各水平同期時間を複数個のサブフィールドに分けてそれぞれ相異なる個数の放電維持パルスを前記走査電極及び共通電極に順次印加して前記複数のサブフィールドを選択的に発光させて階調を具現して１フレームの画像を駆動するＡＣ型プラズマ表示パネルの駆動方法において、
（イ）前記走査電極に印加する放電維持パルスと前記共通電極に印加する放電維持パルスとが互いに交番するように印加され、
（ロ）前記ｍ個の共通電極に対応するｍ個の走査電極に印加される放電維持パルスの間に確保された時間的な余裕期間内に、ｍ個のデータパルスが前記第３電極に印加される期間であるアドレスポケットを設定してアドレッシングし、前記ｍ個のデータパルスのそれぞれに同期するように前記ｍ個の走査電極のそれぞれに１つの走査パルスを印加し、これらの走査パルスは前記放電維持パルスと前記放電維持パルスとの間に印加される所定電位の第１バイアスパルス上に存在するように印加され、
（ハ）前記各共通電極群の共通電極には放電維持パルスと放電維持パルスとの間で、前記アドレスポケットが存在する期間に所定電圧の第２バイアスパルスが印加されることを特徴とするＡＣ型プラズマ表示パネルの駆動方法。
【請求項２】
前記（イ）、（ロ）及び（ハ）において、前記各サブフィールド毎に前記アドレスポケット期間よりなるアドレス期間及び前記放電維持パルスが印加される放電維持期間の直後に消去期間及び休止期間が存在するように、前記放電維持パルスと前記第１バイアスパルスとの間の同一期間に前記各ｍ個の走査電極単位に同一の消去パルスを印加することを特徴とする請求項１に記載のＡＣ型プラズマ表示パネルの駆動方法。
【請求項３】
前記（ハ）において、前記第２バイアスパルスは、前記共通電極に印加される放電維持パルスと放電維持パルスとの間の期間のすべてに印加されることを特徴とする請求項１に記載のＡＣ型プラズマ表示パネルの駆動方法。
【請求項４】
前記走査電極に印加される放電維持パルス及び前記第１バイアスパルスは、互いに極性が反対であることを特徴とする請求項１に記載のＡＣ型プラズマ表示パネルの駆動方法。
【請求項５】
前記共通電極に印加される放電維持パルス及び前記第２バイアスパルスは、互いに同じ極性のパルスであることを特徴とする請求項１に記載のＡＣ型プラズマ表示パネルの駆動方法。
【請求項６】
前記第１バイアスパルス及び前記第２バイアスパルスは、以前の放電維持パルスが終わった直後から該休止期間に印加される１番目の前記走査パルスが印加される前にオンされ、最後の前記走査パルスが終了した後から次の放電維持パルスが印加される前にオフされることを特徴とする請求項１に記載のＡＣ型プラズマ表示パネルの駆動方法。
【請求項７】
前記（イ）において、前記放電維持パルスは、連続した２つのパルスであることを特徴とする請求項１に記載のＡＣ型プラズマ表示パネルの駆動方法。
【請求項８】
前記（イ）、（ロ）及び（ハ）において、前記各サブフィールド毎に前記アドレスポケット期間よりなるアドレス期間と前記放電維持パルスが印加される放電維持期間が終わった後に消去期間及び休止期間が存在するように、前記放電維持パルスと前記第１バイアスパルスとの間の同一期間に前記各ｍ個の走査電極単位に同じ消去パルスを印加することを特徴とする請求項７に記載のＡＣ型プラズマ表示パネルの駆動方法。
【請求項９】
前記（ハ）において、前記第２バイアスパルスは、前記共通電極に印加される放電維持パルスと放電維持パルスとの間の期間のすべてに印加されることを特徴とする請求項７に記載のＡＣ型プラズマ表示パネルの駆動方法。
【請求項１０】
前記走査電極に印加される放電維持パルス及び前記第１バイアスパルスは、互いに極性が反対であることを特徴とする請求項７に記載のＡＣ型プラズマ表示パネルの駆動方法。
【請求項１１】
前記共通電極に印加される放電維持パルス及び前記第２バイアスパルスは、互いに同じ極性のパルスであることを特徴とする請求項７に記載のＡＣ型プラズマ表示パネルの駆動方法。
【請求項１２】
前記第１バイアスパルス及び前記第２バイアスパルスは、以前の放電維持パルスが終わった直後から該休止期間に印加される１番目の前記走査パルスが印加される前にオンされ、最後の前記走査パルスが終了した後から次の放電維持パルスが印加される前にオフされることを特徴とする請求項７に記載のＡＣ型プラズマ表示パネルの駆動方法。
【請求項１３】
前記共通電極に放電維持パルスを印加せずに、前記走査電極にのみ放電維持パルスを印加するようにしたことを特徴とする請求項１に記載のＡＣ型プラズマ表示パネルの駆動方法。
【請求項１４】
前記（ハ）において、前記第２バイアスパルスは、前記走査電極に印加される放電維持パルスと放電維持パルスとの間の期間のすべてに印加されることを特徴とする請求項１３に記載のＡＣ型プラズマ表示パネルの駆動方法。
【請求項１５】
前記走査電極に放電維持パルスを印加せずに、前記共通電極にのみ放電維持パルスを印加するようにしたことを特徴とする請求項１に記載のＡＣ型プラズマ表示パネルの駆動方法。
【請求項１６】
前記（ハ）において、前記第２バイアスパルスは、前記共通電極に印加される放電維持パルスと放電維持パルスとの間の期間のすべてに印加されることを特徴とする請求項１５に記載のＡＣ型プラズマ表示パネルの駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電極結線構造によるＡＣ型面放電構造プラズマ表示パネルの駆動方法に関する。
【０００２】
【従来の技術】
プラズマ表示パネル（以下、ＰＤＰ）は、複数本の放電管をマトリックス状に配列してこれを選択的に発光させることにより電気信号として入力された画像データを復元させる表示素子の一種である。このプラズマ表示パネルの駆動方式は、放電を維持させるために印加するパルス電圧の極性が経時的に変化するか否かに応じてＤＣ型駆動方式とＡＣ型駆動方式とに分けられる。
【０００３】
図１は、ＤＣ型対向放電構造プラズマ表示パネルの断面図であり、図２及び図３はそれぞれ、ＡＣ型面放電構造プラズマ表示パネルの断面図及び分解斜視図である。示されたように、ＤＣ型対向放電構造プラズマ表示パネルにせよ、ＡＣ型面放電構造プラズマ表示パネルにせよ、上板ガラス１、７及び下板ガラス４、１２中に放電空間を形成する点は同一である。但し、ＤＣ型プラズマ表示パネルは、走査電極２及びアドレス電極５が直接放電空間３に露出されているため、両電極のうち負極から供給される電子の流れが放電を維持させる主エネルギー源となるのに対し、ＡＣ型プラズマ表示パネルは放電を維持させる走査電極６ａ及び共通電極６ｂが誘電層８内に存するため、電気的に放電空間１０と隔離される違いがある。ＡＣ型プラズマ表示パネルの場合、放電は周知の壁電荷効果により維持される。すなわち、放電開始電圧は壁電圧と印加電圧との合計となるため、壁電荷が存在する箇所でしか放電がおこらない。この放電は、ふたたび壁電荷を蓄積させるので、一度放電がおこった箇所では繰り返し放電が維持される。
【０００４】
さらに、ＰＤＰは、放電を発生させる電極の構成方法により対向放電構造と面放電構造とに分けられる。すなわち、対向放電構造は、図１に示されたように、放電を発生させる電極が相異なる平面、つまり対向面にそれぞれ配置された構造であり、面放電構造は、放電を発生させる電極が、図２に示されたように、同一平面上に配置された構造である。そして各構造は、放電現象を容易に具現するために設けられる電極の数によって２電極構造、３電極構造に類別される。
【０００５】
図３は、既に常用化したプラズマ表示パネルの３電極面放電構造を示すものであって、隔壁により形成された放電空間中に平行に形成された２本の表示電極である走査電極６ａ及び共通電極６ｂと対向して交差するアドレス電極１１が設けられる。この構造は、アドレス電極１１と走査電極６ａとの間で画素を選択するために壁電荷を生成させる放電がおこり、次に、走査電極６ａと共通電極６ｂとの間で画像表示をするための放電が一定時間繰り返しおこる。隔壁１７は、放電空間を形成する機能と共に、放電時に発生された光を遮断して近隣画素にクロストークを発生させることを防止する機能をする。このような単位構造を１枚の基板上にマトリックス状に複数個形成し、各単位構造に蛍光物質を塗布して１つの画素を構成し、この画素が集まって１枚のプラズマ表示パネルとなる。現在常用化したプラズマ表示パネルは、各画素内で放電を起こし、放電により発生された紫外線が画素の内壁に塗布してある蛍光物質を励起させて所望の色を具現する。
【０００６】
プラズマ表示パネルがカラー表示素子としての機能をするには、階調を具現することになるが、現在この具現方法として、１ＴＶフィールドを複数個のサブフィールドに分けてこれを時分割制御する階調具現方法が利用されている。図４は、現在商品に適用されているＡＣ型プラズマ表示パネルの階調表示方法を説明するための図面である。これは、６ビットの階調表示方法であって、１つの映像ＴＶフィールドを６つのサブフィールドに分けており、各サブフィールド毎にアドレス期間Ａ１，Ａ２，．．．，Ａ６と放電維持期間Ｓ１，Ｓ２，Ｓ３，．．．，Ｓ６とに分離されて構成されている。ここで、アドレス期間Ａ１，Ａ２，．．．，Ａ６に表示パネルの画素が選択され、この選択された画素はアドレス期間に後続する放電維持期間Ｓ１，Ｓ２，Ｓ３，．．．，Ｓ６中に表示される。従って、アドレッシングにより選択された放電維持期間Ｓ１，Ｓ２，Ｓ３，．．．，Ｓ６の組み合わせにより階調が表示される。この方法により、総２6＝６４個の階調が表示可能である。すなわち、４８０本の走査ラインＹ１，Ｙ２，．．．，Ｙ４８０よりなるプラズマ表示パネルから選択された画素は、０レベルから６３レベルまで、総６４個の階調を作る。たとえば、０（０Ｔ），１（１Ｔ），２（２Ｔ），３（１Ｔ＋２Ｔ），４（４Ｔ），５（１Ｔ＋４Ｔ），６（２Ｔ＋４Ｔ），７（１Ｔ＋２Ｔ＋４Ｔ），８（８Ｔ），９（１Ｔ＋８Ｔ），．．．，２７（１Ｔ＋２Ｔ＋８Ｔ＋１６Ｔ），．．．，６３（１Ｔ＋２Ｔ＋４Ｔ＋８Ｔ＋１６Ｔ＋３２Ｔ）などの方法により階調が表示される。
【０００７】
図５は、常用化したＡＣ型プラズマ表示パネルの電極結線構造の一例を示す図面であって、水平方向に対向して平行する２電極対（Ｘ、Ｙ電極対）とこれと垂直であるアドレス電極２１とで構成されている。ここで、２つの水平電極対のうち共通に結線されている電極が共通電極（Ｘ電極）であり、もう一方の電極は走査電極（Ｙ電極）である。図６は、このような結線構造のＡＣ型プラズマ表示パネルを駆動するための駆動信号の波形図である。この駆動信号は、アドレス放電及び維持放電を分離（ＡＤＳ）して駆動する方法に利用される。図６は、それぞれアドレス電極駆動信号Ａ、走査電極駆動信号Ｙ１，Ｙ２，．．．，Ｙ４８０及び共通電極駆動信号の波形タイミング図である。ここでは、第１サブフィールド（ＳＦ１）の信号のみが示してある。Ａ１は第１アドレス期間を表し、Ｓ１は第１放電維持期間を表す。アドレス期間（第１アドレス期間）は全面消去期間Ａ１１、全面書き込み期間Ａ１２及び全面消去期間Ａ１３の消去期間と、実際に画素を選択する実際アドレス期間Ａ１４とで構成される。消去期間Ａ１１、Ａ１２、Ａ１３は、正確な階調表示のために弱い放電を起こし、以前の放電による壁電荷を全面消去Ａ１１し、新しい壁電荷を全面書き込んだＡ１２後、適宜な壁電荷のみが残るように壁電荷量を調節する全面消去Ａ１３を施して次のサブフィールドの動作を円滑にする。実際アドレス期間Ａ１４は、交差されたアドレス電極と走査電極との間に書き込みパルスによる選択的な放電によりプラズマ表示パネルの全画面の内選択された場所の走査電極に壁電荷を形成させて電気信号化した情報を書き込む作用をする。放電維持期間Ｓ１は、連続する放電維持パルスによる放電により実際の画面上に映像情報を実際の階調通りに具現する発光を維持する期間である。
【０００８】
ところが、このように常用化したプラズマ表示パネルの階調具現方法は、アドレス放電と維持放電とを分離して駆動する方法を適用したため、放電維持期間は６ビット階調のＮＴＳＣ級を基準に１フレーム映像表示期間の３０%以下にしか割り当てられない。したがって、輝度が非常に低く、そのため通常の表示素子としては大きい制約があった。その上、ＨＤ級の表示素子に適用する場合、維持放電期間は現在の１／２水準に低まり、輝度の低下が一層深刻化する。また、階調の段階を増やすと、放電維持期間は一層縮まり、輝度の低下はさらに深刻化する。そこで、輝度の性能を向上させるため、放電維持パルスの周波数を高くし、且つ放電維持パルスの幅を縮めて１サブフィールド内に相対的に多くのパルス列を取り込む方法が提案されている。放電維持パルスの周波数を高くする場合には、時間的に放電維持パルス列が隣接することになり、先行するパルスが起こした放電による空間電荷が直後の放電の放電特性に影響して、放電が不安定になるため、輝度の上昇は飽和特性をもつことになる。また、放電維持パルスの幅を縮める場合には、放電後に発生した空間電荷を壁電荷に転換可能な時間が相対的に短くなり、結果として放電維持電圧の上昇を招く。
【０００９】
この問題点を回避するため、アドレス放電と維持放電とを分離して駆動する方法に代えて、図７に示されたように、全画面同時アドレス放電及び維持放電具現方法が利用されている。これは、各走査電極Ｙ１，Ｙ２，Ｙ３に印加される放電維持パルス３２間にアドレスパルス２９ａ、２９ｂ、２９ｃを印加し、走査電極Ｙ１，Ｙ２，Ｙ３側に放電維持パルス３２間に初期化のための消去パルス３１ａ、３１ｂ及びアドレス放電のための走査パルス３３ａ、３３ｂ、３３ｃを印加し、次に、一定期間の放電維持期間を設定する方法がある。この方法における階調表示は、図８に示されたように、サブフレームＳＦ１〜ＳＦ８を分割して１ＴＶフレーム全体を維持放電に使用する方法である。ところが、この方法は、アドレスパルスを放電維持パルスと放電維持パルスとの間に挿入することにより、アドレスパルスの挿入タイミングを決定する上で多くの制約がある。したがって、実際に表示可能な走査線数には制限があり、これもやはり高画質水準の駆動には無理がある。したがって、これを克服するためには、２倍速駆動、３倍速駆動等の高速駆動が必要とされるが、この場合にもやはり、前述のように、周波数上昇による放電不安定及び放電維持パルス幅の縮まりによる放電維持電圧の上昇などが回避できない。
【００１０】
【発明が解決しようとする課題】
本発明は上記事情に鑑みて成されたものであり、その目的は、放電維持パルスと放電維持パルスとの間に複数個のデータパルスよりなるアドレスタイムスロットタイムスロットを設定し、このアドレスタイムスロットタイムスロットの個数分の水平電極対を１群とする複数個の群に分けて駆動し、各群内のアドレスタイムスロットは順次走査し、この群をアドレッシング及びサステイン同時駆動方式に適用することにより、放電維持パルスと放電維持パルスと間に挿入されるアドレスパルスの挿入タイミングにゆとりができ、周波数の上昇あるいは放電維持パルスの電圧上昇が回避できるＡＣ型プラズマ表示パネルの駆動方法を提供することである。
【００１１】
【課題を解決するための手段】
前記目的を達成するため、本発明によるＡＣ型プラズマ表示パネルの駆動方法は、相互対向する２基板の一側対向面上に相互平行する第１電極及び第２電極の電極対がストライプ状にｋ個配置され、前記２基板の他側対向面上に前記第１電極及び第２電極の電極対と交差する方向のストライプ状に第３電極がｎ個配置されたｋｘｎマトリックスＡＣ型プラズマ表示パネルにおいて、前記第１電極及び第２電極の電極対において前記第２電極をｍ個ずつ束ねてａ個の共通結線群にし、前記第１電極はそれぞれ個別的に設置し、前記第２電極に結線された電極を共通電極とし、前記個別的に設置された第１電極を走査電極とするとき、各水平同期時間を複数個の期間に分けてそれぞれ相異なる個数の放電維持パルスを前記走査電極及び共通電極に順次印加して前記複数の期間を選択的に発光させて階調を具現して１フレームの画像を駆動するＡＣ型プラズマ表示パネルの駆動方法において、（イ）前記走査電極に印加する放電維持パルスと前記共通電極に印加する放電維持パルスとが互いに交番するように印加するステップと、（ロ）前記ｍ個ずつ束ねたａ個の共通電極群それぞれの共通電極に対応するｍ個の走査電極に印加される放電維持パルスに確保された時間的な余裕期間内にｍ個のデータよりなるアドレスタイムスロットを設定し、それぞれのアドレスタイムスロットのデータを複数個の各サブフィールドのタイムスロットに割り当ててアドレッシングしながら、前記各アドレスポケットのｍ個のデータそれぞれに同期されるように前記ｍ個の走査電極のそれぞれに１つの走査パルスを印加し、これらの走査パルスは前記放電維持パルスと放電維持パルスとの間に印加する所定電位の第１バイアスパルス上に存在するように印加するステップと、（ハ）前記ステップ（ロ）と同時に前記各共通電極群の共通電極には放電維持パルスと放電維持パルスとの間に存在する前記アドレスポケットが存在する期間に所定電圧の第２バイアスパルスを印加するステップとを含むことを特徴とする。
【００１２】
本発明において、前記（イ）、（ロ）及びステップ（ハ）において、前記各サブフィールド毎に前記アドレスポケット期間よりなるアドレス期間及び前記放電維持パルスが印加される放電維持期間の直後に消去期間及び休止期間が存在するように、前記放電維持パルスと前記第１バイアスパルスとの間の同一期間に前記各ｍ個の走査電極単位に同一の消去パルスを印加するステップをさらに含み、前記ステップ（ハ）において、前記第２バイアスパルスは、前記共通電極に印加される放電維持パルスと放電維持パルスとの間に中断無しに印加することが好ましい。
【００１３】
さらに、本発明において、前記ステップ（イ）において、前記放電維持パルスは、２重に印加されることも好ましく、この時にも、前記ステップ（ハ）において、前記第２バイアスパルスは、前記共通電極に印加される放電維持パルスと放電維持パルスとの間に中断無しに印加することが好ましい。
【００１４】
さらに、本発明において、前記共通電極に印加される放電維持パルスを前記走査電極に印加される放電維持パルスと共に前記走査電極に印加されるようにすることも好ましく、この時、前記ステップ（ハ）において、前記第２バイアスパルスは、前記走査電極に印加される放電維持パルスと放電維持パルスとの期間に前記共通電極に中断無しに印加することが好ましい。
【００１５】
さらに、本発明において、前記走査電極に印加される放電維持パルスを前記共通電極に印加される放電維持パルスと共に前記共通電極に印加されるようにすることも好ましく、この時、前記ステップ（ハ）において、前記第２バイアスパルスは、前記共通電極に印加される放電維持パルスと放電維持パルスとの間に中断無しに印加することが好ましい。
【００１６】
【発明の実施の形態】
以下、添付した図面を参照し、本発明によるプラズマ表示パネル及びその駆動方法について詳細に説明する。
【００１７】
本発明は、従来の方式より輝度を増加させ、水平走査線数が増加しても輝度の減少が無いようにする３電極構造ＡＣ型プラズマ表示パネルの電圧印加方法を改善する。すなわち、本発明は、既に周知の３電極構造ＡＣ型プラズマ表示パネルにおいて、Ｙ電極に印加する放電維持パルスとＸ電極に印加する放電維持パルスとの期間を均一の壁電荷及び空間電荷特性を維持するようにする時間を確保するためにそれぞれ１８０゜以下の位相差を有するように印加し、複数個の放電維持パルスを１つの群に束ねて確保された時間的な余裕空間内に複数個のデータパルスよりなるアドレスタイムスロットを設定し、個々のアドレスタイムスロットのデータを複数個の各サブフィールドのタイムスロットに割り当ててアドレッシングする方法である。このため、このアドレスタイムスロットのデータパルス数に等しい数の水平電極対を１群とする複数個の群に分けてこの水平電極対の内１つの電極はそれぞれの群毎に共通に結線し、残りの側の電極はそれぞれ独立的に結線する。各電極群内のアドレスポケットのデータは順次走査し、この電極群をアドレス表示同時駆動方式に適用したことを主な内容とする。各アドレスポケットと同期された走査電極群の走査パルスは、放電維持パルスと放電維持パルスとの間に存在する任意の電位を持つバイアスパルス上に存在する。このとき、Ｘ電極群には放電維持パルス群と放電維持パルス群との時間にアドレスポケットが存在する区間で一定の電位をもつ。この方式のプラズマ表示パネル駆動方法を詳細に説明すると、下記の通りである。
【００１８】
図９は、本発明が使用する階調表現方式であるアドレス維持放電同時駆動法の概略的なタイミング図である。示されたように、ｎ番目のサブフィールドのアドレス期間及び放電維持期間の直後に消去期間及び休止期間が存在し、さらにｎ＋１番目のサブフィールドのアドレス期間が存在する。放電維持期間は、各階調の輝度を表すために相異なる時間を以て存在する。図面は、４個の走査電極を１つの電極群に設定して示したものであるが、実際の具現では８個など複数個の電極をそれぞれの電極群に形成することもできる。図面は、このような電極駆動方法を１ＴＶフレームに適用したものであって、水平走査線数が４８０ラインの場合を８ビットの基準階調の組み合わせにより総２５６階調を表示する方法を示している。この場合、アドレスポケットに４個のアドレスパルス（データ）を印加すると、４個ずつの走査電極を１つの電極群として全体の水平走査線群は１２０本となり、それぞれの休止期間、アドレス期間及び放電維持期間の配列は図示の通りである。図中、横側には６番目のビット及び７番目のビットは省略されており、縦側には第１６電極群から第１２０電極群が省略されている。
【００１９】
図１０は、本発明によるプラズマ表示パネルの駆動方法における消去動作を示す図面である。図中、参照符号１００は放電維持パルスである。以前のサブフィールドの状態が"オン"であることを表す。参照符号２００は走査電極に印加されるバイアス電圧である。バイアス電圧は、壁電荷と反対の極性をもつため放電を起こすことはないが、同時間帯にスキャン動作を行う他のラインのスキャンスイッチング電圧を下げる。参照符号３００は消去パルスである。表示維持放電が終わった直後に短くて強いパルスを印加して壁電荷を消去する役割をするようにする。参照符号４００はバイアス電圧である。電圧の極性及び電圧値は、参照符号２００のバイアス電圧と同一である。しかし、参照符号４００のバイアス電圧は休止期間を形成する電圧である。参照符号５００は、参照符号１００の放電維持パルスと同じ電圧パルスである。しかし休止期間内に印加されるため、放電を起こさない。結局、このような動作を行うことにより、以降のサブフィールドのデータが"オン"される前には放電を起こさない。
【００２０】
図１１は、本発明によるプラズマ表示パネルの駆動方法における書き込み動作を詳細に示すものである。参照符号５００及び参照符号４００のパルスにより休止期間を経てから参照符号４００のバイアスパルスと同期されて共通電極（Ｘ電極）に参照符号７００のバイアス電圧が印加される。以降、参照符号４００のバイアスパルスの電圧を基準電位として参照符号６００のスキャンパルスが印加される。このスキャンパルスと同期されてアドレス電極にはアドレスパルス（図示せず）が印加される。参照符号６００のスキャンパルスにより書き込み動作がなされた放電セルは、次に印加される参照符号１００の放電維持パルスにより表示放電が維持される。この表示放電の維持は、図１０に示された消去パルス３００による消去動作があるまで続く。
【００２１】
図１２は、前述した本発明によるプラズマ表示パネルの駆動方法を実際に３電極ＡＣ型プラズマ表示パネルに適用する第１実施例を示すものである。この第１実施例は、図１０及び図１１の電極駆動波形を使用する。図面には、便宜上８本の電極ラインに対する駆動波形のみが示されており、残りの電極ラインに対する駆動波形はこれらの表示された駆動波形と類似であるため省略する。８本の電極ラインは概して４本のラインを基準に２つの電極群に分けられる。このラインは実際のパネルのライン数を意味するものではなく、各サブフィールドに割り当てられた配置関係を示す。そのため、この波形はパネルのラインにより順次駆使されるものではなく、各サブフィールドの配置関係に応じて順次走査される波形である。
【００２２】
第１実施例において、放電維持パルスの波形はＹ電極に印加する放電維持パルスの終了（開始）とＸ電極に印加する放電維持パルスの開始（終了）時刻とが一致したり、或いは放電維持パルスとＸ電極に印加する放電維持パルスとの時間が非対称である。図１２は、Ｙ電極に放電維持パルスを印加した後にすぐＸ電極に放電維持パルスを印加することにより放電維持パルス間に時間的な余裕をおかないことを特徴とする。Ｘ電極に放電維持パルスを印加した後には、消去パルスが印加できる時間的な余裕を形成した後に、Ｙ電極にバイアス電圧パルスを印加する。Ｙ電極に印加するバイアス電圧は、放電維持パルスと同様に、全サブフィールド領域に亘って中断無しに印加されることを特徴とする。このように中断無しに印加することにより、ドライバー構成時にスイッチング素子のライン別スイッチングをなくして個別のスイッチング素子の数を減らすことができ、構成も容易になる。Ｘ電極には、アドレス動作がおこる放電維持パルスの間の期間にバイアス電圧７００を印加してやる。このバイアス電圧７００は、消去電圧３００が割り当てられた位置が終わった位置以降から１番目のスキャンパルス６００が印加される前に"オン"されて最後のスキャンパルス６００が印加された後から１番目の放電維持パルス１００が印加される前に"オフ"される。
【００２３】
図１３は、第１実施例の変形実施例の波形図であって、Ｘ電極に印加するバイアス電圧を全サブフィールドに亘って中断無しに印加する。図１２に示されたように、第１実施例においては、Ｘ電極にスキャンパルス６００が印加される期間にのみバイアス電圧７００を印加すると、Ｘ電極には電極ライン別に個別のスイッチング素子を使用すべきである。こうなると、プラズマ表示パネルのＸ電極が個別のライン別にスイッチング素子が不要になるため、コスト高となるほか、回路が複雑化する。この問題は、図１３に示されたように、全サブフィールドに亘ってＸ電極に中断無しにバイアス電圧７００を印加することにより解決できる。他の動作は図１２に示されたようである。
【００２４】
図１４は、本発明によるプラズマ表示パネルの駆動方法の第２実施例を示す波形図である。すなわち、第２実施例においては、２重放電維持パルス（ｍｓｐ）を使用する。示されたように、Ｙ電極或いはＸ電極に印加される放電維持パルスは、各周期毎にそれぞれ２つのパルスを有しており、一方のパルスは短いパルス幅１１０ａを、他方のパルスは相対的に長いパルス幅１１０ｂを持つ。短いパルス幅１１０ａを有するＹ電極及びＸ電極の放電維持パルスは、互いに交番するように配置されている。この時放電維持パルスの長いパルス幅１１０ｂは、消去及び書き込み動作を行う上で活用され、放電維持パルスの短いパルス幅１１０ａは高い輝度を得るため多数回の放電に寄与する。放電維持パルスの長いパルス幅１１０ｂは、図１２に示されたように動作し、パルス幅と必要な走査ライン数に応じて各アドレスポケットに入る適宜なタイムスロット（データパルス）の個数を決定する。こうすると、１放電維持パルスのパルス幅内に多数のタイムスロットが形成され、これにより、高解像度の表示に必要なアドレスポケットを構成することができる。すなわち、アドレスポケットに高解像度の表示に必要な適宜な数のタイムスロットが確保できる。
【００２５】
図１５は、図１４の２重放電維持パルス使用法により具現した８ラインのＡＷＤ波形図である。短いパルス幅１１０ａの放電維持電極群が動作を終えた後、消去パルス１３０用期間の余裕をおいて走査電極にはバイアスパルス１４０が印加される。バイアス電圧１４０を基準電位としてスキャンパルス１６０が印加され、これと同期されてアドレスパルス１８０（データパルス）が印加される。アドレス期間が終わった後には再び放電維持パルス１１０が印加されて維持放電を行う。図１５においては、放電維持パルスの長いパルス幅１１０ｂ内に８個のタイムスロット１８０（データパルス）を形成したが、これに限定されるものではなく、複数個のタイムスロットを形成することもできる。形成されたタイムスロットの個数は、放電維持パルスのパルス幅及びアドレスパルス１８０の幅に密接に左右される。放電維持パルスにおいては、各パルスは必ず交番するように印加されることではなく、同一幅の放電維持パルスを複数連続して印加することもできる。
【００２６】
図１６は、図１５の２重放電維持パルス使用法により８ラインのＡＷＤ波形図の変形実施例であって、放電維持電極のバイアス電圧が全サブフィールドに亘って中断無しに印加されるようにした実施例を示す。こうして、図１３に示されたように、第１実施例の変形例において説明されたように、駆動スイッチング素子の個数を減らすことができる。
【００２７】
図１７は、Ｙ電極及びＸ電極に印加するバイアスパルス４００の印加位置を示す図面である。バイアスパルス４００は、以前の放電維持パルスと放電維持パルスとの休止期間に印加されるが、該印加開始位置は、以前の放電維持動作が終わった直後から該休止期間に印加される１番目のスキャンパルス６００が印加される前に"オン"される。バイアスパルス４００は継続して印加され、途中で最後のスキャンパルス６００が終了してから次の放電維持パルスが印加される前に"オフ"されるべきである。図面において、点線にて示された部分がバイアスパルスの印加タイムマージン９００、１０００である。かかるバイアスパルスの印加タイムマージンは、２重放電維持パルスを使用する第２実施例においても同様に適用されるべきである。
【００２８】
図１８は、本発明によるプラズマ表示パネルのさらに他の第３実施例の波形図である。前述のように、本発明によるプラズマ表示パネルの駆動方法は、放電維持パルスを全ＴＶフィールド時間中に中断無しに印加する。図１８に示されたように、第３実施例は、放電維持パルス２１０をＹ電極（走査電極）にのみ印加し、Ｘ電極にはバイアスパルス２７０のみを印加することを特徴とする。図中、参照符号２３０は消去パルスであり、参照符号２４０はＹ電極に印加されるバイアスパルスである。
【００２９】
図１９は、図１８に示されたような第３実施例の概念が応用された第４実施例の波形図である。示されたように、第４実施例においては、一方の水平電極にのみ放電維持パルスを印加することを特徴とする。すなわち、Ｘ電極を介してのみ放電維持パルスを印加し、Ｙ電極には消去パルスとバイアスパルス及びスキャンパルスのみを印加する。この第４実施例における方法により駆動パルスを印加すると、スキャンドライバーＩＣの実装が簡単になる長所がある。
【００３０】
図２０は、図１９に示されたような第４実施例の変形例の波形図であって、第４実施例でのようにＸ電極にのみ放電維持パルスを印加する方法を使用する時、Ｘ電極に印加するバイアスパルスを全ＴＶフィールドに亘って同一に印加する。この方法を使用すると、前述のようにＸ電極のバイアスパルス印加用スイッチング素子の数を減らすことができ、全体の構成が簡単になる長所がある。
【００３１】
【発明の効果】
以上述べたように、本発明によるＡＣ型プラズマ表示パネルの駆動方法は、Ｙ電極に印加する放電維持パルスとＸ電極に印加する放電維持パルスとの期間を均一の壁電荷及び空間電荷特性を維持するようにする時間を確保するためそれぞれ互いに１８０゜以下の位相差を有するように印加し、複数個の放電維持パルスを１つの群に束ねて確保された時間的な余裕空間内に複数個のデータパルスから構成されたアドレスポケットを設定し、個々のアドレスポケットのデータを複数個の各サブフィールドのポケットに割り当ててアドレッシングする方法を使用する。このため、このアドレスポケットのデータパルス数に等しい数の水平電極対を１群とする複数個の群に分けてこの水平電極対の内一方の電極はそれぞれの電極群に共通に結線し、他方の電極はそれぞれ独立的に結線する。各電極群内のアドレスポケットのデータは順次走査し、この電極群をアドレス表示同時駆動方式に適用する。各アドレスポケットと同期された走査電極群の走査パルスは放電維持パルスと放電維持パルスとの間に存在する任意の電位を持つバイアスパルス上に存在する。このとき、Ｘ電極群には放電維持パルス群と放電維持パルス群との間時間にアドレスポケットが存在する区間で一定の電位をもつ。このように、プラズマ表示パネルを駆動することにより、輝度を一層増加させ、且つ水平走査線数が増加しても輝度の劣化が無くなる。
【図面の簡単な説明】
【図１】通常のＤＣ型対向放電構造プラズマ表示パネルの概略的な垂直断面図である。
【図２】通常のＡＣ型面放電構造プラズマ表示パネルの概略的な垂直断面図である。
【図３】図２のＡＣ型面放電構造プラズマ表示パネルの分解斜視図である。
【図４】図２のＡＣ型面放電構造プラズマ表示パネルの階調表示方法を説明するための説明図である。
【図５】従来のＡＣ型面放電構造プラズマ表示パネルの電極結線構造を示す図面である。
【図６】図５のＡＣ型面放電プラズマ表示パネルの電極結線構造による駆動信号の波形図である。
【図７】アドレス電極及び走査電極同時駆動方式の駆動波形図である。
【図８】図７のアドレス電極及び走査電極同時駆動方式の階調表示方法を説明するための説明図である。
【図９】本発明によるアドレス電極及び走査電極同時駆動方式のタイミング図である。
【図１０】本発明によるプラズマ表示パネルの駆動方式における消去動作原理を説明するための波形図である。
【図１１】本発明によるプラズマ表示パネルの駆動方式における書き込み動作原理を説明するための波形図である。
【図１２】本発明によるプラズマ表示パネルの駆動方式の第１実施例を示す波形図である。
【図１３】本発明によるプラズマ表示パネルの駆動方式の変形実施例を示す波形図である。
【図１４】本発明によるプラズマ表示パネルの駆動方式において、２重放電維持パルスを印加する方法を示す波形図である。
【図１５】図１４の２重放電維持パルス印加法を用いた本発明によるプラズマ表示パネル駆動方法の第２実施例を示す波形図である。
【図１６】図１５の第２実施例の変形例を示す波形図である。
【図１７】本発明によるＡＣ型プラズマ表示パネルの駆動方法において、安定した動作をするようにバイアスパルスに与えるタイムマージンを示す詳細波形図である。
【図１８】本発明によるプラズマ表示パネルの駆動方式の第３実施例を示す波形図である。
【図１９】本発明によるプラズマ表示パネルの駆動方式の第４実施例を示す波形図である。
【図２０】図１９の第４実施例の変形例を示す波形図である。
【図１】
0004108897.tif 000002
【図２】
0004108897.tif 000003
【図３】
0004108897.tif 000004
【図４】
0004108897.tif 000005
【図５】
0004108897.tif 000006
【図６】
0004108897.tif 000007
【図７】
0004108897.tif 000008
【図８】
0004108897.tif 000009
【図９】
0004108897.tif 000010
【図１０】
0004108897.tif 000011
【図１１】
0004108897.tif 000012
【図１２】
0004108897.tif 000013
【図１３】
0004108897.tif 000014
【図１４】
0004108897.tif 000015
【図１５】
0004108897.tif 000016
【図１６】
0004108897.tif 000017
【図１７】
0004108897.tif 000018
【図１８】
0004108897.tif 000019
【図１９】
0004108897.tif 000020
【図２０】
0004108897.tif 000021