(57)【特許請求の範囲】
【請求項１】
半導体ウェハに酸化膜を介して第１のフォトレジストを形成する工程と、該第１のフォトレジストをサイドリンスする第１のサイドリンス工程と、前記第１のフォトレジストをマスクとして前記酸化膜を通してイオン注入を行い、第１導電型の不純物拡散層を形成する第１の拡散工程と、半導体ウェハに第２のフォトレジストを形成する工程と、該第２のフォトレジストをサイドリンスする第２のサイドリンス工程と、前記第２のフォトレジストをマスクとして前記酸化膜を通してイオン注入を行い、第２導電型の不純物拡散層を形成する第２の拡散工程と、前記半導体ウェハの上面に層間膜を形成する工程と、前記層間膜を熱処理する工程とを備えて半導体装置を製造する方法において、
前記第２の拡散工程で用いる前記第２のフォトレジストの外周端を、前記第１のフォトレジストの外周端よりも外周側にすることにより、前記第２の拡散工程により不純物拡散を通しうる酸化膜の領域が前記第２のサイドリンス工程により露出されないようにしたことを特徴とする半導体装置の製造方法。
【請求項２】
半導体ウェハに酸化膜を介してシリコン窒化膜を形成する工程と、このシリコン窒化膜の上面に形成される第１のフォトレジストをサイドリンスする第１のサイドリンス工程と、前記第１のフォトレジストをマスクとして半導体ウェハの所定領域に前記シリコン窒化膜を残す工程と、前記シリコン窒化膜をマスクとしてＬＯＣＯＳ酸化膜を形成する工程と、前記半導体ウェハに酸化膜を介して形成される第２のフォトレジストをサイドリンスする第２のサイドリンス工程と、この第２のフォトレジストをマスクとして前記酸化膜を通して前記半導体ウェハにイオン注入を行って拡散層を形成する拡散工程と、前記半導体ウェハの上面に層間膜を形成する工程と、前記層間膜を熱処理する工程とを備えて半導体装置を製造する方法において、  前記拡散工程で用いる前記第２のフォトレジストの外周端を、前記第１のフォトレジストの外周端よりも外周側にすることにより、前記第２の拡散工程により不純物拡散を通しうる酸化膜の領域が前記第２のサイドリンス工程により露出されないようにしたことを特徴とする半導体装置の製造方法。
【請求項３】
請求項１または２に記載の半導体装置の製造方法において、
不純物拡散が行われる部位の酸化膜の厚さは、２００ｎｍ未満であることを特徴とする半導体装置の製造方法。
【請求項４】
請求項１〜３のいずれか一項に記載の半導体装置の製造方法において、
前記不純物拡散は、ＢＦ系をイオン種としてイオン注入するものを含むことを特徴とする半導体装置の製造方法。
【請求項５】
請求項４に記載の半導体装置の製造方法において、
ＢＦ系イオン種のドーズ量は、２×１０15／ｃｍ2 以上に設定されることを特徴とする半導体装置の製造方法。
【請求項６】
請求項１に記載の半導体装置の製造方法において、
前記第１導電型の不純物拡散層には、砒素イオン（Ａｓ+）または燐イオン（Ｐ+）がイオン注入される一方で、前記第２導電型の不純物拡散層には、ＢＦ2+がイオン注入されることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、半導体装置の製造方法に係り、特に、レジストのサイドリンスを伴うプロセスを具備する半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
半導体製造では、ドライエッチングやイオン注入を行う際のマスクとしてレジストを使用している。この際、レジスト塗布時にウェハ周辺部のレジストに溶剤をかけて除去する、いわゆる、サイドリンス（エッヂリンス）を行っている。これは、ドライエッチング工程においてウェハ外周のクランプリングの際やウェハキャリアのこすれによるレジスト欠け・剥がれを防止するためである。
【０００３】
サイドリンスは、レジスト塗布装置のウェハセンタリング・装置間でバラツキが生じる。そのため、シリコンウェハ上面でのＬＯＣＯＳ酸化膜が無い領域やポリシリコン膜の上といった酸化膜が薄い部位においてＮ+ とＰ+ の両方が高ドーズでイオン注入されると、酸化膜とシリコンの界面、または、酸化膜とポリシリコンの界面において化学結合が弱くなり、後工程で層間膜を形成した場合、熱処理に伴う応力により、層間膜の剥がれが発生する。この膜剥がれにより、ウェハキャリアの汚染や後工程での装置の汚染を招いたりデバイス領域に付着してパターン欠陥を招いたりする。
【０００４】
【発明が解決しようとする課題】
本発明はこのような背景の下になされたものであり、その目的は、サイドリンスしたフォトレジストを用いた複数の工程を経ることにより発生していた不具合を解消することができる半導体装置の製造方法を提供することにある。
【０００５】
【課題を解決するための手段】
請求項１に記載の発明によれば、半導体ウェハに酸化膜を介して第１のフォトレジストを形成する工程と、該第１のフォトレジストをサイドリンスする第１のサイドリンス工程と、前記第１のフォトレジストをマスクとして前記酸化膜を通してイオン注入を行い、第１導電型の不純物拡散層を形成する第１の拡散工程と、半導体ウェハに第２のフォトレジストを形成する工程と、該第２のフォトレジストをサイドリンスする第２のサイドリンス工程と、前記第２のフォトレジストをマスクとして前記酸化膜を通してイオン注入を行い、第２導電型の不純物拡散層を形成する第２の拡散工程と、前記半導体ウェハの上面に層間膜を形成する工程と、前記層間膜を熱処理する工程とを備えて半導体装置が製造される。このとき、前記第２の拡散工程で用いる第２のフォトレジストの外周端が、前記第１のフォトレジストの外周端よりも外周側に位置することで、前記第２の拡散工程により不純物拡散を通しうる酸化膜の領域が前記第２のサイドリンス工程により露出されないようになる。このため、前工程ではレジストに覆われた箇所が、後工程ではレジストに覆われず処理が実行されることによる不具合の発生を回避することができる。
【０００７】
すなわち、酸化膜の薄い構造部にＮ+ 、Ｐ+ のイオン注入がされず、膜剥がれを防止できる。
請求項２に記載の発明によれば、半導体ウェハに酸化膜を介してシリコン窒化膜を形成する工程と、このシリコン窒化膜の上面に形成される第１のフォトレジストをサイドリンスする第１のサイドリンス工程と、前記第１のフォトレジストをマスクとして半導体ウェハの所定領域に前記シリコン窒化膜を残す工程と、前記シリコン窒化膜をマスクとしてＬＯＣＯＳ酸化膜を形成する工程と、前記半導体ウェハに酸化膜を介して形成される第２のフォトレジストをサイドリンスする第２のサイドリンス工程と、この第２のフォトレジストをマスクとして前記酸化膜を通して前記半導体ウェハにイオン注入を行って拡散層を形成する拡散工程と、前記半導体ウェハの上面に層間膜を形成する工程と、前記層間膜を熱処理する工程とを備えて半導体装置が製造される。そしてこのときも、前記拡散工程で用いる第２のフォトレジストの外周端が、前記第１のフォトレジストの外周端よりも外周側に位置することで、前記第２の拡散工程により不純物拡散を通しうる酸化膜の領域が前記第２のサイドリンス工程により露出されないようになる。このため、前工程ではレジストに覆われた箇所が、後工程ではレジストに覆われず処理が実行されることによる不具合の発生を回避することができる。すなわち、酸化膜の薄い構造部にイオン注入がされず、膜剥がれを防止できる。
【０００８】
また、請求項４に記載のように、不純物拡散を行う際のイオン注入でのイオン種として、ＢＦ系を用いたり、請求項５に記載のように、ＢＦ系イオン種のドーズ量を２×１０15／ｃｍ2以上にしたり、請求項３に記載のように、不純物拡散が行われる部位の酸化膜の厚さを２００ｎｍ以下にすると、実用上好ましいものとなる。
【０００９】
【発明の実施の形態】
以下、この発明を具体化した実施の形態を図面に従って説明する。
図１〜図３には、本実施形態における半導体装置の製造工程を示す。本装置は、図３（ｄ）に示すようにＭＯＳＦＥＴ構造をなしている。詳しくは、ＮチャネルＭＯＳトランジスタとＰチャネルＭＯＳトランジスタを具備している。装置の構造を説明すると、シリコン基板（ウェハ）１の上面における表層部にはＰウェル領域２とＮウェル領域３が形成されている。Ｐウェル領域２においてはその表層部にＮ領域（ソース）４とＮ領域（ドレイン）５が形成されている。同様に、Ｎウェル領域３においてはその表層部にＰ領域（ソース）６とＰ領域（ドレイン）７が形成されている。また、Ｐウェル領域２の上にはゲート酸化膜８を介してポリシリコンゲート電極９が形成されている。同様に、Ｎウェル領域３の上にはゲート酸化膜１０を介してポリシリコンゲート電極１１が形成されている。ポリシリコンゲート電極９，１１はシリコン酸化膜１２，１３にて覆われている。さらに、シリコン基板（ウェハ）１の上面には第１の層間絶縁膜としてのＢＰＳＧ膜１４が形成されている。Ｎ領域４，５とＰ領域６，７はアルミ配線１５，１６，１７，１８と接続されている。その上には第２の層間絶縁膜としてのＴＥＯＳ膜１９が形成されている。さらに、シリコン基板１の上面には、素子間分離と周辺分離のためにＬＯＣＯＳ酸化膜（図では周辺分離用ＬＯＣＯＳ酸化膜２０を示す）が形成されている。
【００１０】
次に、半導体装置の製造方法を説明する。
まず、図１（ａ）に示すように、シリコンウェハ１を用意し、シリコンウェハ１にパッド酸化膜３０を形成する。そして、図１（ｂ）に示すように、ＭＯＳＦＥＴのＰ，Ｎウェル領域２，３をフォトリソ・イオンインプラ・不純物ドライブの各技術を用いて形成する。
【００１１】
さらに、図１（ｃ）に示すように、シリコン窒化膜（ＬＰ−Ｓｉ3 Ｎ4 膜）３１を成膜し、フォトレジスト３２を用いて所定領域にシリコン窒化膜３１を残す。この工程で用いるフォトレジスト３２はサイドリンス処理が行われ、その際のフォトレジスト３２の外周端を、Ｅ１とする。そして、図１（ｄ）に示すように、シリコン窒化膜３１をマスクとしてＬＯＣＯＳ酸化膜２０を形成する。さらに、シリコン窒化膜３１およびパッド酸化膜３０を除去した後、図１（ｅ）に示すように、ＭＯＳＦＥＴのゲート酸化膜（８，１０）を形成する。
【００１２】
引き続き、図２（ａ）に示すように、ＭＯＳＦＥＴのゲート用のポリシリコン膜（９，１１）をデポし、フォトリソ・ドライエッチング技術を用いて不要なポリシリコン膜を除去してポリシリコンゲート電極９，１１を配置する。このとき、ウェハエッジ部ではポリシリコン膜２１が残ってしまう。この工程で用いるフォトレジストはサイドリンス処理が行われ、その際のフォトレジストの外周端Ｅ２は、図１（ｃ）でのフォトレジスト３２の外周端Ｅ１よりも外周側となっている。そして、ポリシリコンゲート電極９，１１の保護として、熱酸化により側壁酸化膜１２，１３を約１００ｎｍ程度形成する。
【００１３】
さらに、図２（ｂ）に示すように、ＮチャネルＭＯＳＦＥＴのソース・ドレイン拡散層の形成のために砒素イオン（Ａｓ+ ）または燐イオン（Ｐ+ ）をフォトレジスト３３を用いて注入する。この工程で用いるフォトレジスト３３はサイドリンス処理が行われ、その際のフォトレジスト３３の外周端Ｅ３は、図２（ａ）でのフォトレジストの外周端Ｅ２よりも外周側となっている。
【００１４】
また、図２（ｃ）に示すように、ＰチャネルＭＯＳＦＥＴのソース・ドレイン拡散層の形成のためにフォトレジスト３４を用いてイオン種としてのＢＦ2 + をイオン注入する。この工程で用いるフォトレジスト３４はサイドリンス処理が行われ、その際のフォトレジスト３４の外周端Ｅ４は、図２（ｂ）でのフォトレジスト３３の外周端Ｅ３よりも外周側となっている。
【００１５】
このようにソース・ドレイン形成のためのインプラを行った後、図２（ｄ）に示すように、第１の層間膜としてのＢＰＳＧ膜１４をデポする。そして、アニール（熱処理）を行う。これは、ＢＰＳＧ膜１４の平坦化及びＭＯＳＦＥＴのソース・ドレインの活性化のための処理である。
【００１６】
その後、図３（ａ），（ｂ）に示すように、フォトリソ・エッチングにてＭＯＳＦＥＴのソース・ドレイン領域の電極をとるためのコンタクトホール３６を形成する。詳しくは、図３（ａ）に示すように、フォトレジスト３５を所定の領域に形成してウエットエッチングを行い、さらに、図３（ｂ）に示すように、ドライエッチングを行うことによりコンタクトホール３６を形成する。
【００１７】
このようにコンタクトホール３６を形成した後、アルミ膜（図３（ｃ）での符号１５〜１８）での段差被覆性確保のためにアニールする。そして、図３（ｃ）に示すように、アルミ膜（１５〜１８）をスパッタリング技術で形成し、フォトリソ・ドライエッチング技術でパターニングしてアルミ配線１５〜１８を配置する。さらに、図３（ｄ）に示すように、第２の層間膜としてのＴＥＯＳ膜１９を成膜する。
【００１８】
以上が本実施形態での製造工程であるが、同様な工程を経て半導体装置を製造する場合、従来方式では以下のような不具合が発生していた。図１〜図３に対応する従来方式による製造工程を図８〜図１０に示す。図１０（ｄ）に示すように、第２の層間膜としてのＴＥＯＳ膜１９の形成工程において熱処理を行うと、膜の内部応力により、ＳｉＯ2 ／Ｓｉ界面で酸化膜剥がれが発生する。この剥がれた膜がデバイス領域に付着し、パターン異常を引き起こしたり、ウェハキャリアや後工程の装置を汚染するといった不具合が生じる。これは、次の理由によるものである。
【００１９】
サイドリンスされた各フォトレジストの外周縁を、図８（ｃ）でＥ１１にて、図９（ａ）でＥ１２にて、図９（ｂ）でＥ１３にて、図９（ｃ）でＥ１４にて示す。このように、従来技術では、ウェハ外周部でのフォトエッチのサイドリンス位置は一定条件で設定しており、バラツキによって前工程に対し外側、内側に位置することがある。よって、図９（ｂ），（ｃ）に示すように、ＭＯＳＦＥＴのソース・ドレイン領域のイオン注入の際に、ウェハ外周部においてサイドリンス位置のバラツキによって酸化膜の薄い部分（１００ｎｍ程度）では、Ｎ+ とＰ+ の両方が打ち込まれ、図９（ｄ）に示すように、ウェハエッジ部におけるウェハ１およびポリシリコン膜２１’に不純物拡散領域４０，４１が形成される。そして、この部分では、ＳｉＯ2 ／Ｓｉ界面での結合が弱くなり、膜の密着力が低下し、そのため、図１０（ｄ）に示すように、酸化膜が剥がれてしまう。つまり、酸化膜の薄い部分にＮ+ とＰ+ の両方がインプラされ、酸化膜密着強度が変化（低下）して酸化膜剥がれが生じていた。
【００２０】
これに対し、本実施形態ではそれを回避するため、前工程のサイドリンス位置より、その次の工程のサイドリンス位置が外周側にくるように調整し、酸化膜の薄い部分にＮ+ とＰ+ の両方が注入されず、酸化膜剥がれの発生を回避している。
【００２１】
以下、本発明者らが行った各種の実験の結果を説明する。この実験は、酸化膜剥がれの原因を調査する目的で行ったものである。
図４には、Ｎ+ 、Ｐ+ イオンインプラドーズ量と酸化膜密着強度の関係を示す。横軸には、イオン種としてＢＦ2 + を用いた場合におけるドーズ量をとっている。また、縦軸にはウェハ上の酸化膜の密着強度をとっている。サンプルは、
（ａ）．Ａｓのドーズ量を５×１０15／ｃｍ2 としたもの、
（ｂ）．Ａｓのドーズ量を３×１０15／ｃｍ2 としたもの、
（ｃ）．燐（Ｐ）のドーズ量を３×１０15／ｃｍ2 としたもの、
（ｄ）．Ａｓのドーズ量を５×１０15／ｃｍ2 、かつ、ボロン単体をイオン種としてドーズ量を５．５×１０15／ｃｍ2 したもの、
（ｅ）．Ａｓは無く、ボロン単体をイオン種としてドーズ量を１０×１０15／ｃｍ2 したもの、
を用いている。
【００２２】
この図４の（ａ）と（ｂ）を比較すると、（ａ）は（ｂ）の下にあり、また、（ａ），（ｂ）とも右にいくほど下がっている。よって、Ｎ+ （Ａｓ+ ）のドーズ量が多いと酸化膜密着強度が低下すること、及び、Ｐ+ （ＢＦ2 + ）ドーズ量が多いと、酸化膜密着強度が低下することが分かる。また、図４の（ｂ）と（ｃ）を比較すると、（ｂ）は（ｃ）の下にあり、燐（Ｐ+ ）より原子の大きい砒素（Ａｓ+ ）の方が密着強度が低い。さらに、図４の（ｄ）と（ｅ）を比較すると、酸化膜密着強度がほぼ同じであることから、Ｎ+ の原子の有無によって酸化膜密着強度が変化しないことが分かる。これらのことから、Ｎ+ の原子によりシリコンにダメージが形成され、さらに、このダメージ層に対するＰ+ （ＢＦ2 + ）のドーズ量を増やすと密着強度が低下すると推定される。この際、ボロン単体（Ｂ+ ）では酸化膜密着強度が低下しないことから（図４の（ｄ），（ｅ）参照）、ＢＦ2 + のＦが膜密着強度を低下させる要因であると考えられる。
【００２３】
図５には、ボロンドーズ量と第２の層間膜であるＴＥＯＳ膜の形成での酸化膜剥がれとの関係を示す。横軸にはイオン種としてＢＦ2 + を用いた場合におけるドーズ量をとっている。また、縦軸にはウェハ上の酸化膜の剥がれ個数をとっている。サンプルは、
（ａ）．Ａｓのドーズ量を５×１０15／ｃｍ2 としたもの、
（ｂ）．Ａｓのドーズ量を５×１０15／ｃｍ2 、かつ、ボロン単体をイオン種としてドーズ量を５×１０15／ｃｍ2 したもの、
を用いている。
【００２４】
この図５から、Ｐ+ （ＢＦ2 + ）のドーズ量が２×１０15／ｃｍ2 を越えると剥がれが増加することが分かる。また、ボロン単体（Ｂ+ ）では剥がれは発生しない。このことからも、Ｐ+ （ＢＦ2 + ）のドーズ量及びＦが酸化膜剥がれの発生要因であると考えられる。
【００２５】
図４，５から判明したことをまとめる形で、図６には、各工程での酸化膜密着強度を示す。横軸には、各工程（Ｎ+ のイオン注入、Ｐ+ のイオン注入、第１の層間膜であるＢＰＳＧデポ・アニール、コンタクトエッチ・アニール、アルミスパッタ・フォトエッチ、第２の層間膜であるＴＥＯＳデポ）をとり、縦軸にはウェハ上の酸化膜の密着強度をとっている。
【００２６】
図６から、Ｎ+ インプラでダメージ層を形成し、Ｐ+ （ＢＦ2 + ）インプラでＦが注入される。さらに、第１の層間膜であるＢＰＳＧ膜の形成後のコンタクトエッチ・アニールで、Ｓｉ−Ｏ−Ｆなどの弱い化学結合ができ、酸化膜の密着強度が低下する。さらに、第２の層間膜であるＴＥＯＳ膜の形成時に、膜内部応力で酸化膜剥がれが生じる（これは、熱応力によるものと推定される）。
【００２７】
このように、本実施形態は下記の特徴を有する。
（イ）図１〜図３に示したように、シリコンウェハ（半導体ウェハ）１に対しサイドリンスしたフォトレジストを用いた複数の工程を経て半導体装置を製造する際において、今回の工程で用いるフォトレジストの外周端Ｅ２〜Ｅ４を、前工程でのフォトレジストの外周端Ｅ１〜Ｅ３よりも外周側にした。よって、前工程ではレジストに覆われた箇所が、後工程ではレジストに覆われず処理が実行されることによる不具合の発生を回避することができる。
（ロ）特に、ＬＯＣＯＳ酸化工程と、所定領域へのポリシリコン膜の形成工程と、第１導電型の不純物の拡散工程と、第２導電型の不純物の拡散工程とを含む場合、つまり、ＬＯＣＯＳ酸化、ポリシリコン膜の配置、Ｎ+ のイオン注入、Ｐ+ のイオン注入を順に行う場合において、酸化膜の薄い構造部に図９，１０では不純物拡散領域４０，４１が形成されていたが、本実施形態ではＮ+ 、Ｐ+ のインプラがされず、膜剥がれを防止できる。
【００２８】
次に、その他の実施形態を説明する。即ち、図２ではレジスト外周端Ｅ１よりもＥ２を、Ｅ２よりもＥ３を、Ｅ３よりもＥ４を、それぞれ外周側にしたが、次のような手法を組み合わせて実施してもよい。
【００２９】
図４の（ａ），（ｂ）等に示されているように、上記実施の形態におけるＮ+ 及びＰ+ のインプラの際のドーズ量を下げてもよい。詳しくは、例えば、図５に示したようにＢＦ系イオン種のインプラドーズ量を２×１０15／ｃｍ2 以下にすると、酸化膜の密着強度を安定に保つことができ、酸化膜剥がれを防止できる。
【００３０】
また、上記実施の形態におけるＮ+ とＰ+ の両方がインプラされる領域は、熱酸化膜の厚さを厚くしてもよい。このことに関して、図７に示すように、酸化膜厚さと酸化膜剥がれの関係を示すが、酸化膜が２００ｎｍよりも厚くなると膜の剥がれが発生しなくなる。これは、酸化膜が厚いほどＮ+ 、Ｐ+ の飛程がズレて化学結合が弱くならないことによるものと考えられる。このように、酸化膜を通して不純物拡散が行われる部位の酸化膜の厚さを２００ｎｍ以上にすることにより、酸化膜剥がれを抑制することができる。
【００３１】
さらに、上記実施の形態でのＮ+ またはＰ+ インプラ用レジストのサイドリンスを無くしてもよい。つまり、上述したように、Ｎ+ ，Ｐ+ の両方がインプラされる領域で酸化膜密着強度が低下するため、片方をインプラされないようにすることで酸化膜剥がれを防止できる。
【図面の簡単な説明】
【図１】  実施の形態における半導体装置の製造工程を示す縦断面図。
【図２】  半導体装置の製造工程を示す縦断面図。
【図３】  半導体装置の製造工程を示す縦断面図。
【図４】  インプラドーズ量と酸化膜密着強度の関係を示す図。
【図５】  インプラドーズ量と外周酸化膜剥がれの関係を示す図。
【図６】  各工程と酸化膜密着強度の関係を示す図。
【図７】  酸化膜厚と剥がれ発生個数の関係を示す図。
【図８】  従来方式による半導体装置の製造工程を示す縦断面図。
【図９】  半導体装置の製造工程を示す縦断面図。
【図１０】  半導体装置の製造工程を示す縦断面図。
【符号の説明】
１…シリコンウェハ、３２…フォトレジスト、３３…フォトレジスト、３４…フォトレジスト、Ｅ１，Ｅ２，Ｅ３，Ｅ４…フォトレジストの外周端。
【図１】
0004032618.tif 000002
【図２】
0004032618.tif 000003
【図３】
0004032618.tif 000004
【図４】
0004032618.tif 000005
【図５】
0004032618.tif 000006
【図６】
0004032618.tif 000007
【図７】
0004032618.tif 000008
【図８】
0004032618.tif 000009
【図９】
0004032618.tif 000010
【図１０】
0004032618.tif 000011