(57)【特許請求の範囲】
【請求項１】
誤り訂正符号が付加された複数のデータブロックからなるディジタルデータを該誤り訂正符号を生成するデータ列とは異なるデータ配列の順序で復調する復調手段と、復調された該ディジタルデータを一時的に蓄える記憶手段と、復調された該ディジタルデータに対し、該誤り訂正符号を用いて該ディジタルデータに含まれる誤りを検出または訂正する誤り訂正手段とを備えたディジタルデータ再生装置において、
該復調手段が該データブロックを１ブロック復調する毎にカウンタ値が変化する第１のカウンタと、
該誤り訂正手段が該データブロックを１ブロック誤り訂正する毎にカウント値が変化する第２のカウンタと
を設け、
該記憶手段は、該復調手段で復調された該データブロックと関連付けて、該第１のカウンタのカウント値を蓄え、
該誤り訂正手段の該誤り訂正符号を用いた誤り訂正方法は、該記憶手段から読み出された該第１のカウンタのカウント値と該第２のカウンタのカウント値との比較結果に応じて消失訂正する誤りの個数を変更する処理を含む
ことを特徴とするディジタルデータ再生装置。
【請求項２】
誤り訂正符号が付加された複数のデータブロックからなるディジタルデータを該誤り訂正符号を生成するデータ列とは異なるデータ配列の順序で復調する復調手段と、復調された該ディジタルデータを一時的に蓄える記憶手段と、復調された該ディジタルデータに対し、該誤り訂正符号を用いて該ディジタルデータに含まれる誤りを検出または訂正する誤り訂正手段とを備えたディジタルデータ再生装置において、
該復調手段が該データブロックを１ブロック復調して該記憶手段に蓄える毎にカウンタ値が変化する第１のカウンタと、
該誤り訂正手段が該データブロックを１ブロック誤り訂正する毎にカウント値が変化する第２のカウンタと
を設け、
該記憶手段は、該復調手段で復調された該データブロックと関連付けて、該第１のカウンタのカウント値を蓄え、
該誤り訂正手段の該誤り訂正符号を用いた誤り訂正方法は、該記憶手段から読み出された該第１のカウンタのカウント値と該第２のカウンタのカウント値との比較結果に応じて消失訂正する誤りの個数を変更する処理を含む
ことを特徴とするディジタルデータ再生装置。
【請求項３】
請求項１または２に記載のディジタルデータ再生装置において、
前記記憶手段から読み出された前記第１のカウンタのカウント値と前記第２のカウンタのカウント値との比較結果に応じて消失訂正する誤りの個数を変更する処理を含む前記誤り訂正符号を用いた誤り訂正方法は、前記比較結果に応じて前記ディジタルデータでの消失訂正する誤り位置を決定する消失訂正であることを特徴とするディジタルデータ再生装置。
【請求項４】
一定の規則に従って識別データが付加されて、さらに、誤り訂正符号が付加された後に該誤り訂正符号を生成するデータ列とは異なるデータ配列の順序でまとめられて、一定の規則に従って同期信号を付加されてなるデータブロックの列を入力ディジタルデータとし、該ディジタルデータに含まれる該同期信号と該識別データとを検出するとともに、該ディジタルデータを該誤り訂正符号を生成するデータ列とは異なるデータ配列の順序で復調する復調手段と、復調された該ディジタルデータを一時的に蓄える記憶手段と、復調された該ディジタルデータに対し、該誤り訂正符号を用いて該ディジタルデータに含まれる誤りを検出または訂正する誤り訂正手段とを備えたディジタルデータ再生装置において、
該復調手段が該データブロックを１ブロック復調する毎にカウント値が変化する第１のカウンタと、
該誤り訂正手段が該データブロックを１ブロック誤り訂正処理する毎にカウント値が変化する第２のカウンタと
を設け、
該復調手段は、該データブロックと関連付けて該同期信号や該識別データの検出状況を示す情報を生成し、
該記憶手段は、該復調手段で復調された該データブロックと、該復調手段で生成された該情報と、該第１のカウンタのカウント値とを蓄え、
該誤り訂正手段の該誤り訂正符号を用いた誤り訂正方法は、該記憶手段から読み出された該情報による該同期信号や該識別データの検出状況と、該記憶手段から読み出された該第１のカウンタのカウント値と該第２のカウンタのカウント値との比較結果とに応じて消失訂正する誤りの個数を変更する処理を含む
ことを特徴とするディジタルデータ再生装置。
【請求項５】
誤り訂正符号が付加された複数のデータブロックからなるディジタルデータを該誤り訂正符号を生成するデータ列とは異なるデータ配列の順序で復調する復調手段と、復調された該ディジタルデータを一時的に蓄える記憶手段と、復調された該ディジタルデータに対し、該誤り訂正符号を用いて該ディジタルデータに含まれる誤りを検出または訂正する誤り訂正手段とを備えたディジタルデータ再生装置のディジタルデータ再生方法であって、
該復調手段が該データブロックを１ブロック復調する毎にカウント値を変化させる第１のカウント処理と、
該誤り訂正手段が該データブロックを１ブロック誤り訂正する毎にカウント値を変化させる第２のカウント処理と、
該復調手段で復調された該データブロックと該第１のカウント処理の結果とを関連付ける処理と、
復調された該データブロックに関連付けられた該第１のカウント処理の結果と、該第２のカウント処理の結果との比較結果に応じて消失訂正する誤りの個数を変更する該誤り訂正符号を用いた誤り訂正処理と
を含むことを特徴とするディジタルデータ再生方法。
【請求項６】
誤り訂正符号が付加された後に該誤り訂正符号を生成するデータ列とは異なるデータ配列の順序でまとめられて、一定の規則に従って位置情報が付加されてなるデータブロックの列のディジタルデータを順次記憶手段の該位置情報から予測される位置に一時的に蓄え、該記憶手段から該ディジタルデータを読み出し、該誤り訂正符号を用いて該ディジタルデータに含まれる誤りを検出または訂正するディジタルデータ再生方法において、
該データブロックを該記憶手段に蓄える毎に値が変化する第１の変数と、該データブロックが誤り訂正される毎に値が変化する第２の変数とを生成し、
該第１の変数は、該ディジタルデータとともに、該当する該データブロックと対応付けて該記憶手段に蓄え、
該記憶手段から読み出された該データブロックの該誤り訂正符号を用いた誤り訂正方法としては、該記憶手段から読み出された該第１の変数と該第２の変数との比較結果に応じて消失訂正する誤りの個数を変更する誤り訂正方法を含むことを特徴とするディジタルデータ再生方法。
【請求項７】
第１の検査符号と第２の検査符号とが付加された複数のデータブロックからなるディジタルデータを復調する復調手段と、
復調された該ディジタルデータを一時的に蓄える記憶手段と、
復調された該ディジタルデータに対し、該第１，第２の検査符号を用いて該ディジタルデータに含まれる誤りを検出または訂正する誤り訂正手段とを備えたディジタルデータ再生装置において、
該復調手段が該データブロックを１ブロック復調する毎にカウント値が変化する第１のカウンタと、
該誤り訂正手段がデータブロックを１ブロック誤り訂正する毎にカウント値が変化する第２のカウンタと
を設け、
該記憶手段は、該復調手段で復調された該データブロックと関連付けて、該第１のカウンタのカウント値を蓄え、
該誤り訂正手段は、該第１の検査符号による該データブロックの誤り訂正処理を行ない、該第２の検査符号による該データブロックの誤り訂正処理では、該第２の検査符号による該データブロックの誤り訂正処理で検出された誤りの個数が予め設定された個数以上のとき、消失訂正を選択し、該記憶手段から読み出された該第１のカウンタのカウント値と該第２のカウンタのカウント値との比較結果に応じて消失訂正する誤りの個数を変更する
ことを特徴とするディジタルデータ再生装置。
【請求項８】
第１の検査符号と第２の検査符号とが付加された複数のデータブロックからなるディジタルデータを復調する復調手段と、
復調された該ディジタルデータを一時的に蓄える記憶手段と、
復調された該ディジタルデータに対し、該第１，第２の検査符号を用いて該ディジタルデータに含まれる誤りを検出または訂正する誤り訂正手段とを備えたディジタルデータ再生装置において、
該復調手段が該データブロックを１ブロック復調する毎にカウント値が変化する第１のカウンタと、
該誤り訂正手段が該データブロックを１ブロック誤り訂正する毎にカウント値が変化する第２のカウンタと
を設け、
該記憶手段は、該復調手段で復調された該データブロックと関連付けて、該第１のカウンタのカウント値を蓄え、
該誤り訂正手段は、該第１の検査符号を用いた誤り訂正処理を、次いで、該第２の検査符号を用いた誤り訂正処理を夫々行ない、該第２の検査符号を用いた誤り訂正処理で消失訂正で行なう際の誤りの位置を、該第１の検査符号を用いた誤り訂正処理時に検出された誤りの個数と、該記憶手段から読み出された該第１のカウンタのカウント値と該第２のカウンタのカウント値との比較結果とを用いて決定する
ことを特徴とするディジタルデータ再生装置。
【請求項９】
第１，第２の検査符号が付加された後に一定の規則に従って識別データと同期信号とを付加されてなる複数のデータブロックの列のディジタルデータから該同期信号と識別データとを検出するとともに、該ディジタルデータを復調する復調手段と、
復調された該ディジタルデータを一時的に蓄える記憶手段と、
復調された該ディジタルデータに対し、該第１，第２の検査符号を用いて該ディジタルデータに含まれる誤りを検出または訂正する誤り訂正手段とを備えたディジタルデータ再生装置において、
該復調手段が該データブロックを１ブロック復調する毎にカウント値が変化する第１のカウンタと、
該誤り訂正手段が該データブロックを１ブロック誤り訂正する毎にカウント値が変化する第２のカウンタと
を設け、
該復調手段は、該データブロックと関連付けて該同期信号や該識別データの検出状況を示す情報を生成し、
該記憶手段は、該復調手段で復調された該データブロックと、該復調手段で生成された該情報と、該第１のカウンタのカウント値とを蓄え、
該誤り訂正手段は、
該第１の検査符号を用いた誤り訂正処理を、次いで、該第２の検査符号を用いた誤り訂正処理を夫々行ない、該第２の検査符号を用いた誤り訂正処理時、該第２の検査符号による該データブロックの誤り訂正処理で検出された誤りの個数が予め設定された個数以上のとき、該復調手段で生成された該情報と、該記憶手段から読み出された該第１のカウンタのカウント値と該第２のカウンタのカウント値との比較結果とに応じて消失訂正する誤りの個数を変更する
ことを特徴とするディジタルデータ再生装置。
【請求項１０】
第１，第２の検査符号が付加された後に一定の規則に従って識別データと同期信号とを付加されてなる複数のデータブロックの列のディジタルデータから該同期信号と識別データとを検出するとともに、該ディジタルデータを復調する復調手段と、
復調された該ディジタルデータを一時的に蓄える記憶手段と、
復調された該ディジタルデータに対し、該第１，第２の検査符号を用いて該ディジタルデータに含まれる誤りを検出または訂正する誤り訂正手段とを備えたディジタルデータ再生装置において、
該復調手段が該データブロックを１ブロック復調する毎にカウント値が変化する第１のカウンタと、
該誤り訂正手段が該データブロックを１ブロック誤り訂正する毎にカウント値が変化する第２のカウンタと
を設け、
該復調手段は、該データブロックと関連付けて該同期信号や該識別データの検出状況を示す情報を生成し、
該記憶手段は、該復調手段で復調された該データブロックと、該復調手段で生成された該情報と、該第１のカウンタのカウント値とを蓄え、
該誤り訂正手段は、該第１の検査符号を用いた誤り訂正処理を、次いで、該第２の検査符号を用いた誤り訂正処理を夫々行ない、該第２の検査符号を用いた誤り訂正処理で消失訂正で行なう際の誤りの位置を、該第１の検査符号を用いた誤り訂正処理時に検出された誤りの個数と、該記憶手段から読み出された該第１のカウンタのカウント値と該第２のカウンタのカウント値との比較結果とを用いて決定する
ことを特徴とするディジタルデータ再生装置。
【請求項１１】
第１，第２の検査符号が付加された複数のデータブロックからなるディジタルデータを復調する復調手段と、該第１の検査符号を用いて、復調された該ディジタルデータに含まれる誤りを検出または訂正する第１の誤り訂正手段と、誤り訂正された該ディジタルデータを一時的に蓄える記憶手段と、該記憶手段から該ディジタルデータを読み出し、該第２の検査符号を用いて該データブロックに含まれる誤りを検出または訂正する第２の誤り訂正手段とを備えたディジタルデータ再生装置において、
該復調手段が該データブロックを１ブロック復調する毎に、または該第１の誤り訂正手段が該データブロックの１ブロック誤り訂正をする毎にカウント値が変化する第１のカウンタと、
該第２の誤り訂正手段が該データブロックを１ブロック誤り訂正する毎にカウント値が変化する第２のカウンタと
を設け、
該記憶手段は、該第１の誤り訂正手段で誤り訂正された該データブロックと、該第１の誤り訂正手段での該第１の検査符号による誤り訂正処理時に検出された誤りの個数を示すフラグと、該第１のカウンタのカウント値とを蓄え、
該第２の誤り訂正手段は、該記憶手段から読み出された該フラグの個数と、該第２の検査符号を用いた誤り訂正処理で検出された誤りの個数と、該記憶手段から読み出された該第１のカウンタのカウント値と該第２のカウンタのカウント値との比較結果とに応じて消失訂正する誤りの個数を変更する
ことを特徴とするディジタルデータ再生装置。
【請求項１２】
第１，第２の検査符号が付加された複数のデータブロックからなるディジタルデータを復調する復調手段と、該第１の検査符号を用いて、復調された該ディジタルデータに含まれる誤りを検出または訂正する第１の誤り訂正手段と、誤り訂正された該ディジタルデータを一時的に蓄える記憶手段と、該記憶手段から該ディジタルデータを読み出し、該第２の検査符号を用いて該データブロックに含まれる誤りを検出または訂正する第２の誤り訂正手段とを備えたディジタルデータ再生装置において、
該復調手段が該データブロックを１ブロック復調する毎に、または該第１の誤り訂正手段が該データブロックの１ブロック誤り訂正をする毎にカウント値が変化する第１のカウンタと、
該第２の誤り訂正手段が該データブロックを１ブロック誤り訂正する毎にカウント値が変化する第２のカウンタと
を設け、
該記憶手段は、該第１の誤り訂正手段で誤り訂正された該データブロックと、該第１の誤り訂正手段での該第１の検査符号による誤り訂正処理時に検出された誤りの個数を示すフラグと、該第１のカウンタのカウント値とを蓄え、
該第２の誤り訂正手段は、該第２の検査符号を用いた誤り訂正処理を消失訂正で行なう際の誤りの位置を、該記憶手段から読み出された該フラグの個数と、該記憶手段から読み出した該第１のカウンタのカウント値と該第２のカウンタのカウント値との比較結果とに応じて決定する
ことを特徴とするディジタルデータ再生装置。
【請求項１３】
第１，第２の検査符号が付加された後に一定の規則に従って識別データと同期信号とを付加されてなる複数のデータブロックの列のディジタルデータから該同期信号と識別データとを検出するとともに、該ディジタルデータを復調する復調手段と、該第１の検査符号を用いて、復調された該ディジタルデータに含まれる誤りを検出または訂正する第１の誤り訂正手段と、誤り訂正された該ディジタルデータを一時的に蓄える記憶手段と、該記憶手段から該ディジタルデータを読み出し、該第２の検査符号を用いて該データブロックに含まれる誤りを検出または訂正する第２の誤り訂正手段とを備えたディジタルデータ再生装置において、
該復調手段が該データブロックを１ブロック復調する毎に、または該第１の誤り訂正手段が該データブロックの１ブロック誤り訂正をする毎にカウント値が変化する第１のカウンタと、
該第２の誤り訂正手段が該データブロックを１ブロック誤り訂正する毎にカウント値が変化する第２のカウンタと
を設け、
該復調手段は、該データブロックと関連付けて該同期信号や該識別データの検出状況を示す情報を生成し、
該記憶手段は、該第１の誤り訂正手段で誤り訂正された該データブロックと、該復調手段で生成された該同期信号や該識別データの検出状況を示す該情報と、該第１の誤り訂正手段での該第１の検査符号による誤り訂正処理時に検出された誤りの個数を示すフラグと、該第１のカウンタのカウント値とを蓄え、
該第２の誤り訂正手段は、該記憶手段から読み出された該フラグの個数と、該第２の検査符号を用いた誤り訂正処理で検出された誤りの個数と、該記憶手段から読み出された該同期信号や該識別データの検出状況を示す該情報と、該記憶手段から読み出された該第１のカウンタのカウント値と該第２のカウンタのカウント値との比較結果とに応じて消失訂正する誤りの個数を変更する
ことを特徴とするディジタルデータ再生装置。
【請求項１４】
第１，第２の検査符号が付加された後に一定の規則に従って識別データと同期信号とを付加されてなる複数のデータブロックの列のディジタルデータから該同期信号と該識別データとを検出するとともに、該ディジタルデータを復調する復調手段と、該第１の検査符号を用いて、復調された該ディジタルデータに含まれる誤りを検出または訂正する第１の誤り訂正手段と、誤り訂正された該ディジタルデータを一時的に蓄える記憶手段と、該記憶手段から該ディジタルデータを読み出し、該第２の検査符号を用いて該データブロックに含まれる誤りを検出または訂正する第２の誤り訂正手段とを備えたディジタルデータ再生装置において、
該復調手段が該データブロックを１ブロック復調する毎に、または該第１の誤り訂正手段が該データブロックの１ブロック誤り訂正をする毎にカウント値が変化する第１のカウンタと、
該第２の誤り訂正手段が該データブロックを１ブロック誤り訂正する毎にカウント値が変化する第２のカウンタと
を設け、
該復調手段は、該データブロックと関連付けて該同期信号や該識別データの検出状況を示す情報を生成し、
該記憶手段は、該第１の誤り訂正手段で誤り訂正された該データブロックと、該復調手段で生成された該同期信号や該識別データの検出状況を示す該情報と、該第１の誤り訂正手段での該第１の検査符号による誤り訂正処理時に検出された誤りの個数を示すフラグと、該第１のカウンタのカウント値とを蓄え、
該第２の誤り訂正手段は、該第２の検査符号を用いた誤り訂正処理を消失訂正で行なう際の誤りの位置を、該記憶手段から読み出された該フラグの個数と、該記憶手段から読み出された該同期信号や該識別データの検出状況を示す該情報と、該記憶手段から読み出された該第１のカウンタのカウント値と該第２のカウンタのカウント値との比較結果とに応じて決定する
ことを特徴とするディジタルデータ再生装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ディジタルデータの再生装置及び再生方法に係り、特に、その誤り訂正の処理に関する。
【０００２】
【従来の技術】
ディジタルデータを記録した記録媒体の再生装置の例として、林謙二著「ＣＤ−オーディオからパソコンへ−」コロナ社、pp.56−71(1990)に記載のものがある。これには、ＣＤ再生装置、及びその装置に含まれるディジタル信号処理部の処理内容とその回路構成について記載されている。
【０００３】
また、同様の変調処理が施されているディジタルデータを記録するメディアとして、ＣＤ(Compact Disk)の約８倍のデータ容量(4.7Gバイト)を持つDVD(Digital Versatile Disc)がある。このＤＶＤの再生装置の例としては、原田益水著「デジタル映像技術のすべて」電波新聞社  pp.116−124(199８)に記載のものがある。
【０００４】
ＤＶＤでは、ＣＤと同様、連続ピットからなる連続した螺旋形状のトラックが形成されており、トラックの中心線がピットの中心線となっている。
【０００５】
かかるディスクでは、データが記録されるトラック領域を情報領域としている。単一層のトラックにおいては、図２に示すように、この情報領域２００の先頭部をリードイン領域２０１とし、終端部をリードアウト領域２０３とし、これらリードイン領域２０１，リードアウト領域２０３間をデータ領域２０２として、このデータ領域２０２内に後述する物理セクタが連続的に、かつこれら間に隙間なく配列されている。データ領域２０２に配列されている物理セクタには、データ領域２０２での最初の物理セクタでアドレス３００００ｈ(Hex：１６進数)とし、その配列順に１ずつ増加するセクタ番号が割り当てられている。
【０００６】
ディスク上の情報領域２００でのトラックで独立にアクセスできる最小のアドレスを「セクタ」という。セクタは、図３に示すように、信号処理過程に応じて“データセクタ"３０５，“記録セクタ"３０７、そして“物理セクタ"３０８と呼ばれる。
【０００７】
ディジタルデータの信号処理過程では、４バイトのＩＤ(Identification Data：識別データ）３０１に２バイトのＩＥＤ（ID Error Detection Code）が付加されて（ＩＤ＋ＩＥＤ）３０２が形成され、これを６バイトのＣＰＲ＿ＭＡＩ（Copyrighte Management Information）とともに２０４８バイトメインデータに付加してデータ３０３を形成し、このデータ３０３にＥＤＣ（Error Detecting Code：誤り検出符号）を付加してデータセクタ３０４を形成し、このデータセクタ３０４でのメインデータのみをスクランブル処理して上記のデータセクタ３０５が形成される。
【０００８】
図４（ａ），（ｂ）はＩＤ３０１を、同図（ｃ）はデータセクタ３０５の構成を夫々示すものである。
【０００９】
ＩＤ３０１は、図４（ｂ）に示すように、図４（ａ）に示す構成の１バイト（８ビット）のセクタ情報(Data Field Information)４０１と３バイトのセクタ番号(Data Field Number)４０２とから構成されている。このセクタ番号４０２が、図２で説明したデータ領域２０２に順次配列される物理セクタのアドレスを表わすセクタ番号である。
【００１０】
データセクタ３０５は、図４（ｃ）に示すように、２０４８バイト（＝１６０バイト＋１７２×１０バイト＋１６８バイト）のメインデータの先端に、４バイトのＩＤ３０１，２バイトのＩＥＤ及び６バイトのＣＰＲ＿ＭＡＩからなる１２バイトのデータが、終端に４バイトの誤り検出符号(EDC)が夫々付加された２０６４バイトのデータ列であって、メインデータ部のみがスクランブル処理されている。ＩＤ３０１でのセクタ番号４０２が、上記のように、データ領域２０２（図２）での物理セクタにその配列順に割り当てられた０３００００ｈから始まるアドレスの通し番号である。
【００１１】
かかるデータセクタ３０５を１７２バイト×１２行の形式として、図５に示すように、１６個のデータセクタ３０５を重ねた１７２バイト×１９２行形式のデータブロック３０６（図３）とし、このデータブロック３０６に、連続するデータの並び（図５では、横方向）に直交する垂直方向(図５では、縦方向)に並ぶデータの列がＲＳ(２０８，１９２，１７：リード ソロモン符号)となるように、１６バイトの誤り訂正符号（外符号：ＰＯ）５０２を加え、さらに、このＰＯ５０２が付加されてなる２０８行（＝１９２行＋１６行）のデータの各行のデータ列（図５で横方向）がＲＳ(１８２，１７２，１１)となるように、１０バイトの誤り訂正符号（内符号：ＰＩ）５０１を加えて、ＥＣＣ（Error Correction Code）エンコーディング（図３）した１８２バイト×２０８行のデータブロック５０３を得る。このように、ＲＳ(２０８，１９２，１７)×ＲＳ(１８２，１７２，１１)の積符号となっているデータブロック５０３をＥＣＣブロックという。
【００１２】
なお、かかるＥＣＣブロック５０３において、以下、横方向にみた各行の符号をＰＩ符号といい、縦方向にみた各列の符号をＰＯ符号という。
【００１３】
このような構成のＥＣＣブロック５０３について、１６行のＰＯ５０２を１行ずつ各データセクタ３０５に挿み込むインターリーブを行ない（図３）、図６に示す構成のＥＣＣブロックを得る。このＥＣＣデータブロックでは、各データセクタ３０５が１行のＰＯ符号５０２が付加されて１３行×１８２バイトのセクタ構成（即ち、１２行のデータセクタ３０５からなるＰＩ符号と１行のＰＯ５０２からなるＰＩ符号）とされており、この１３行のセクタが図３での記録セクタ３０７と呼ばれるものである。
【００１４】
かかる記録セクタ３０７はＳＹＮＣ（同期）コードが付加されながら８／１６変調され、物理セクタ３０８（図３）が形成される。図７は８／１６変調された記録セクタ３０８の構成を示すものであって、図示するように、１３行からなり、各行が８／１６変調前の１バイト（８／１６変調後では、１６ビット）を１データとして、１８２データからなっている。また、８／１６変調後の各行は１４５６×２＝２９１２チャンネルビットからなっている。
【００１５】
かかる物理セクタ３０８では、各行毎に、その先頭（１番目）のデータ（上記のように、８／１６変調前では１バイト、８／１６変調後では１６チャンネルビット）の前と同じく９２番目のデータの前とに夫々３２ビットのＳＹＮＣコード７０１が付加されている。ＳＹＮＣコード７０１で始まる３２＋１４５６＝１４８８チャンネルビットのビット列を、以下、ＳＹＮＣフレームという。従って、８/１６変調された物理セクタ３０８は、１３行×２ＳＹＮＣフレームから構成された３８６８８チャネルビットのビット列である。
【００１６】
１物理セクタ３０８に用いられるＳＹＮＣコード７０１はＳＹ０〜ＳＹ７の８種類であり、各行毎にこれらＳＹＮＣコード７０１の組み合わせが異なる。即ち、ＳＹ０は物理セクタ３０８の第１行の先頭にのみ用いられ、これにより、物理セクタ３０８の先頭の識別ができるようにしている。また、ＳＹ１〜ＳＹ４は第２行〜第１３行の先頭に順に繰り返して用いられ、ＳＹ５は第１行〜第５行の９２番目（８／１６変調前の９２バイト目）のデータの前に、ＳＹ６は第６行〜第９行の９２番目のデータの前に、ＳＹ７は第１０行〜第１３行の９２番目のデータの前に夫々用いられる。このようにして、各行毎に用いられる２つのＳＹＮＣコード７０１の組み合わせを異にしており、換言すれば、物理セクタ３０８での行のアドレスに相当する行番号に応じてＳＹＮＣコード７０１の組み合わせが異なることになる。
【００１７】
以上のようなＳＹＮＣコード７０１の配置は全ての物理セクタ３０８で同じであり、かかる構成の物理セクタ３０８が、図３において、データ領域２０２に、隙間なく、連続して配列されている。図３のデータ領域では、破線でもって物理セクタ３０８の境界を示し、実線でもって１６物理セクタ３０８からなるＥＣＣブロックの境界を示している。データ領域２０２では、先頭のＥＣＣブロックの先頭の物理セクタ３０８でＩＤ３０１でのセクタ番号が１６（１０進数：１６進数で１０）で割り切れる０３００００ｈであり、各ＥＣＣブロックが１６個の物理セクタ３０８からなるものであるから、各ＥＣＣブロックの先頭の物理セクタ３０８のセクタ番号が１６で割り切れることになる。
【００１８】
ＤＶＤ再生装置は、以上のように記録されたディジタルデータをディスクから読み出し、変調過程とは逆の処理を行なうことにより、元のデータに復元する。
【００１９】
しかし、実際には、ディスクの形状や傷，ほこりなどにより、ディスクから読み出されたディジタルデータに誤りが含まれたり、データが一部欠落するといった状況も発生するため、再生装置内の復調回路や誤り訂正回路では、このような状況下においても、問題なくデータ処理が行なわれる必要がある。しかしながら、先に挙げた公知文献には、このような問題に対しての対策方法や回路について具体的には記されてはいない。
【００２０】
【発明が解決しようとする課題】
ＤＶＤなどのディジタルデータ再生装置において、再生するディジタルデータに多くの誤りが含まれたり、一部データが欠落した場合においても、復調や誤り訂正の処理を確実に行なうことができるようにして、再生データの信頼性を向上させることが必要である。
【００２１】
上記のような積符号を構成する変調が施されているディジタルデータの場合、バースト訂正長を確保するために、ＰＯ５０２（図５）による訂正（以下、ＰＯ訂正という）では、ＰＩ５０１（図５）による訂正（以下、ＰＩ訂正という）時に誤りが検出された位置を誤り位置と指定し、この誤り位置での誤りの値のみを求める消失訂正が行なわれる。また、この消失訂正は、誤り位置が正しく指定されていないときには、高い確率で誤訂正が生じるため、消失訂正での誤り位置の指定は正確に行なわなければならない。
【００２２】
ところで、従来の再生装置においては、誤り訂正回路、またはＰＯ訂正回路の前に一時的にデータを保持するＲＡＭ（Randam Access Memory）を設け、このＲＡＭ上に繰り返し書込まれるＥＣＣブロックからデータを読み出して誤り訂正処理を行なう回路構成が採られている場合、図５，図６に示した積符号のデータ構成では、ＰＩ符号の並び（図６の横方向）がディスクに記録されて読み出されるデータの並びと同一となるので、ディスクから読み出されたデータに一部抜けが生じた場合、ＥＣＣブロック５０３で行単位のデータずれが発生し、ＲＡＭでデータが該当する行とは異なる行に書込まれたり、ＲＡＭでの書き込みがなかった行には、既に誤り訂正処理された過去のデータが残ったままになるという状況が生じる。
【００２３】
以下、この点について図８により説明する。
【００２４】
上記のように、ディスクの形状や傷，ほこりなどによってトラッキング制御の誤動作により、トラック飛びなどが発生すると、光ビームによる読取位置がトラック上の他の位置に飛び越えて、読み出されるディジタルデータの物理セクタ３０８の配列が不連続となる。図８（ａ）はディスクに書き込まれているあるＥＣＣブロックの物理セクタの配列順序を示しており、図８（ｂ）は上記のような原因でこのディスクから読み出されたディジタルデータでの物理セクタ３０８の配列が不連続な部分の一例を摸式的に示している。
【００２５】
なお、ここでは、説明を簡略化するために、図８（ａ）において、第３番目の物理セクタ（以下、物理セクタ３という。他の物理セクタについても同様）の後半部から物理セクタ４の後半部までのハッチングして示す部分の読み出しが欠落したものとしており、この結果、ディスクからの読出データとしては、図８（ｂ）に示すように、物理セクタ３の後半部分から物理セクタ４の後半部分が続くようになる。
【００２６】
図８（ｃ）は図８（ｂ）に示す読取データのＲＡＭへの書込み状態を摸式的に示す図であって、かかる読取データの物理セクタ１，２，３，……の書込アドレスを夫々セクタアドレス（１），（２），（３），……としている。
【００２７】
図８（ｃ）において、図８（ｂ）に示す読取データに対しては、物理セクタ１，２が夫々セクタアドレス（１），（２）に書き込まれるが、セクタアドレス（３）では、物理セクタ３が後半部分まで書き込まれると、これに続いて物理セクタ４の後半部分も書き込まれる。そして、この物理セクタ４の後半部分の書込みが終了すると、次の物理セクタ５がセクタアドレス（４）に書き込まれ、さらに次の物理セクタ６がセクタアドレス（５）に書き込まれる。このため、これら物理セクタ５，６はＲＡＭ中の誤ったセクタアドレスに書き込まれることになる。
【００２８】
一方、各物理セクタには、上記のように、先頭の行にＩＤ３０１（図４）が付加されており、このＩＤ３０１のセクタ番号でもってＥＣＣブロックでの順番を判定することができる。このため、図８（ｂ）に示す物理セクタ５，６はＥＣＣブロックでの５番目，６番目のセクタであり、本来、図８（ｃ）でのセクタアドレス（５），（６）に書き込まれるべきものであるが、再生装置としては、直ちにこのような誤動作を修正することはしないで、一定の判断期間を設定し、この判断期間を経過しても誤動作が行なわれているとき、これを修正する。これは、誤動作と判断して直ちに修正するようにすると、誤動作とした判断が誤っている場合もあり、このような場合には、正しく動作しているにもかかわらず、誤動作を行なわせてしまうことになるからである。ここでは、３つの連続する物理セクタで誤動作を生ずる可能性があるとき、それを修正するものとする。
【００２９】
この例では、ＲＡＭのセクタアドレスの書込みが終わると、次の物理セクタ５については、そのＩＤ３０１から５番目の物理セクタと判断される。これを次のセクタアドレス（４）に書き込むことは明らかに誤りであるが、判断期間を経過していないので、この物理セクタ５を４番目の物理セクタとしてセクタアドレス（４）に書き込む。物理セクタ６についても同様であり、５番目の物理セクタとしてセクタアドレス（５）に書き込む。
【００３０】
しかし、次の物理セクタ７については、そのＩＤ３０１のセクタ番号が７であり、セクタアドレス（６）に書き込むことは誤りとなる。そして、既に物理セクタ５，６で誤動作ではないかとの判断がなされているから、この物理セクタ７の書込み時に次のセクタアドレス（６）に書き込むことは明らかに誤りであると判定し、セクタアドレス（７）に書き込む。これ以降は、ディスクから読み出されるディジタルデータに欠落がない限り、夫々の物理セクタはＲＡＭの正しいセクタアドレスに書き込まれることになる。
【００３１】
このような書込みが行なわれると、図８（ｃ）から明らかなように、セクタアドレス（６）で書込みが行なわれず、既に全ての行について誤り訂正された過去のＥＣＣブロックの物理セクタが残っていることになる。また、物理セクタ５，６の各行は夫々、誤ったセレクタアドレス（５），（６）に書き込まれていることになる。
【００３２】
また、セクタアドレス（３）についてみると、ここでも、過去のＥＣＣブロックの物理セクタの誤り訂正された行が残っている場合がある。これを図８（ｄ）で説明するが、同図において、物理セクタ３の各行を３1，３2，３3，……とし、物理セクタ４の各行を４1，４2，４3，……とすると、ここでは、物理セクタ３の行３9 の途中から物理セクタ４の行４11の途中が続くものとする。また、セクタアドレス３の各行のアドレスを（１），（２），（３），……とする。
【００３３】
そこで、セクタアドレス３のアドレス（１）〜（８）に順に物理セクタ３の各行３1〜３8が書き込まれるが、アドレス（１）では、物理セクタ３の行３9の途中から物理セクタ４の行４11が書き込まれ、これに続いて行４12，４13が夫々行アドレス（１０），（１１）に書き込まれることになる。そして、次の物理セクタ５は次のセクタアドレス４に書き込まれることになるので、セクタアドレス３での行アドレス（１２），（１３）で書込みが行なわれず、既に誤り訂正された過去のＥＣＣブロックの物理セクタの行のデータが残っていることになる。また、物理セクタ４の行４11〜４13は、誤ったセクタアドレスの誤った行アドレスに書き込まれることになる。
【００３４】
ＰＩ訂正の場合、ＲＡＭに書き込まれたディジタルデータを行毎に誤り訂正し、これで訂正しきれなかった誤りの位置を検出し、この誤りの位置に基づいてＰＯ符号により、消失訂正をする。しかしながら、図８（ｃ）で示すセクタアドレス（６）や図８（ｄ）で示す行アドレス（１２），（１３）では、既に誤りが訂正された行データが書き込まれており、これら行データが誤りであるにもかかわらず、誤りの行であることが検出されない場合が多い。即ち、かかる行をＰＯ消失訂正時に誤りの位置とするだけの多くの誤りが、そのＰＩ符号から検出される可能性は低いことになる。
【００３５】
以上のことからして、従来の再生装置では、再生後のデータの信頼性の点で、ＰＯ消失訂正の誤りの位置をＰＩ訂正の結果のみから決定することは問題があり、その対策が必要となる。
【００３６】
本発明は、かかる点に鑑みてなされたものであって、上記のようなデータの不連続性が生じても、消失訂正のための誤り位置を正しく検出できるようにしたディジタルデータ再生装置及び再生方法を提供することにある。
【００３７】
【課題を解決するための手段】
上記目的を達成するために、本発明は、変調時にディジタルデータに規則的に付加されたＳＹＮＣコードやＩＤの検出時における状況を示す信頼性フラグや復調処理後のディジタルデータに付加されてＲＡＭ上に書き込まれるライトフラグ，このＲＡＭから誤り訂正のために読み出されるディジタルデータに付加されているライトフラグの期待値を組み合わせて消失訂正時の誤りの位置を決定する構成とするものである。
【００３８】
【発明の実施の形態】
以下、本発明の実施形態を図面を用いて説明する。
【００３９】
図１は本発明によるディジタルデータ再生装置及び再生方法の第１の実施形態を示すブロック図であって、１は光ディスク、２は光ピックアップ、３はスピンドルモータ、４はサーボ回路、５はリードチャネル回路、６はディジタルデータデコーダ、７は復調回路、８はライトフラグ／ライトフラグ期待値カウント回路、８ａはライトフラグカウンタ、８ｂはライトフラグ期待値カウンタ、９はＲＡＭ制御回路、９ａ〜９ｂはＲＡＭカウンタ、１０はＲＡＭ、１１は誤り訂正回路、１２はデスクランブル回路、１３は誤り検出回路、１４は出力回路、１５はＲＡＭ、１６はマイクロコンピュータ（以下、マイコンという）、１７はインターフェースである。
【００４０】
同図において、光ディスク１には、図２〜図７で説明したようにディジタルデータが記録されている。かかる光ディスク１はサーボ回路４によって制御されるスピンドルモータ３によって回転駆動され、また、サーボ回路４によって制御される光ピックアップ２により、この光ディスク１からディジタルデータがアナログ再生信号として読み出される。
【００４１】
光ピックアップ２によってディスク１から読み出されたアナログ再生信号は、リードチャネル回路５で波形等価処理や２値化，同期クロック生成などの処理がなされた後、ディジタルデータデコーダ６に供給され、データの復調や誤り訂正などのディジタル処理がなされる。ディジタルデータデコーダ６は、インターフェース１７の制御のもとに、図示しない上位装置との間でデータの入出力が行なわれる。マイコン１６はシステム全体を統括する。
【００４２】
次に、ディジタルデータデコーダ６について説明する。
【００４３】
リードチャンネル回路５から出力される図７に示す物理セクタ３０８からなるディジタルデータは復調回路７に供給され、ＳＹＮＣフレーム毎に付加されているＳＹＮＣコード７０１が分離されるとともに、８／１６逆変調されて図６に示す記録セクタ３０７からなるディジタルデータに復調される。また、復調回路７は、図６に示す２０８行×１８２バイトのＥＣＣブロックに復調する毎に、図９（ｃ）に示すように、ＥＣＣブロック復調終了信号を発生し、ライトフラグ／ライトフラグ期待値カウント回路８とＲＡＭ制御回路９とに供給する。
【００４４】
ライトフラグ／ライトフラグ期待値カウント回路８はライトフラグカウンタ８ａとライトフラグ期待値カウンタ８ｂとを備えており、ライトフラグカウンタ８ａはこのＥＣＣブロック復調終了信号が供給される毎に値が順次変化するライトフラグを発生し、復調回路７に供給する。なお、図９（ｂ）は復調回路７のＥＣＣブロック単位の動作を示すものであって、ＴDは復調回路７の１ＥＣＣブロックの復調処理期間を表わしている。
【００４５】
図１０は図１における復調回路７の一具体例を示すブロック図であって、７ａは保護機能付ＳＹＮＣコード検出回路、７ｂは８／１６逆変調回路、７ｃは保護機能付ＩＤ検出回路、７ｄはアドレス生成回路、７ｅは出力回路である。
【００４６】
同図において、リードチャンネル回路５からのディジタルデータは保護機能付ＳＹＮＣコード検出回路７ａに供給され、図７に示す物理セクタ３０８毎にＳＹＮＣコード７０１が分離される。分離されたＳＹＮＣコード７０１はアドレス生成回路７ｄに供給される。また、ＳＹＮＣコード７０１が分離されたディジタルデータは８／１６逆変調回路７ｂで８／１６逆変調され、図６に示す記録セクタ３０７からなるディジタルデータに復調されて出力回路７ｅと保護機能付ＩＤ検出回路７ｃとに供給される。保護機能付ＩＤ検出回路７ｃでは、保護機能付ＳＹＮＣコード検出回路７ａで物理セクタ３０８の先頭を示すＳＹ０のＳＹＮＣコード７０１が分離されると、このＳＹ０のタイミングをもとに、８／１６逆変調回路７ｂで復調されたディジタルデータから各記録セクタ３０７の第１行に付加されているＩＤ３０１（図４）を検出し、アドレス生成回路７ｄに供給する。
【００４７】
ところで、一度ＳＹＮＣコード７０１やＩＤ３０１が検出されると、それらのパターン構造や値からセクタ構造やＥＣＣブロック５０３における行の特定ができる。このため、数行を読めば、行の周期性などを利用して続いて入力されるディジタルデータでのＳＹＮＣコード７０１の位置やパターン（値）を予測することが可能である。また、ＩＤ３０１も、ＳＹＮＣコード７０１と同様に、その値に連続性が、また出現の周期性（ＳＹ０（図７）のＳＹＮＣコード７０１のタイミングから予測される位置）があるため、次のＩＤ３０１の値（セクタ番号）や位置を予測することが可能である。従って、ＳＹＮＣコード７０１やＩＤ３０１が検出されると、次のＳＹＮＣコード７０１やＩＤ３０１の位置，値を予測することにより、ＳＹＮＣコード７０１やＩＤ３０１に誤りがあっても、ディジタルデータからこれらを検出することができる。
【００４８】
保護機能付ＳＹＮＣコード検出回路７ａでは、ＳＹＮＣコード７０１の全てのパターン（図７でのＳＹ０〜ＳＹ７）が登録されており、入力されるディジタルデータＡから検出したＳＹＮＣコード７ａとこれら登録されたパターンと比較する。この場合、これら登録されているパータンのうちの上記のように予測されるパターンを基準パターンとし、まず、検出されたパターンはこの基準パターンと比較される。これらが一致するとき、あるいは数ビット以下の不一致がある程度の場合には、予測されるＳＹＮＣコード７０１が検出されたものとし、基準パターンのＳＹＮＣコード７０１をアドレス生成回路７ｄに送る。
【００４９】
また、入力されるディジタルデータから検出されたＳＹＮＣコードのパターンと基準パターンとの間で一致しないビット数が非常に多く、あるいは全く一致しない場合には、この検出されたＳＹＮＣコード７０１のパターンを基準パターン以外のパターンと比較する。この検出されたＳＹＮＣコード７０１のパターンがこれらパターンとは全く異なるパターンである場合には、この検出されたＳＹＮＣコード７０１は予測されるパターンのＳＹＮＣコードであるが、大きな誤りが含まれているものとし、基準パターンのＳＹＮＣコード７０１をアドレス生成回路７ｄに送る。
【００５０】
以上は予測されるＳＹＮＣコード７０１が入力ディジタルデータＡから検出された場合であるが、入力ディジタルデータＡから検出されたＳＹＮＣコード７０１のパターンが、基準パターンと一致せず、それ以外のパターンの１つと一致、もしくは数ビット以下程度の不一致である場合には、予測されるＳＹＮＣコードとは異なるＳＹＮＣコード７０１が入力ディジタルデータＡから検出されたことになる。
【００５１】
保護機能付ＳＹＮＣコード検出回路７ａは、このように、入力ディジタルデータＡからこれまで予測されるＳＹＮＣコード７０１が検出されていたのが、突然予測されるＳＹＮＣコードとは異なるＳＹＮＣコード７０１が検出されたときには、直ちにこの検出されたＳＹＮＣコード７０１を正しいものとしてアドレス生成回路７ｄに供給するものではなく、検出されたＳＹＮＣコード７０１の判定に誤りがあるかも知れないとして予め設定された所定の期間様子を見、その期間を経過しても検出されたＳＹＮＣコード７０１が予測される基準パターン以外のパターンに対応し、しかも、この所定の期間内に順次検出されるＳＹＮＣコード７０１のパターンが連続する変化をする場合には、検出されたＳＹＮＣコード７０１は正しく、データの欠落などによってＳＹＮＣコード７０１の配列が図７に示した配列からずれてしまったものと判定し、これに最も一致するパターンのＳＹＮＣコードをアドレス生成回路７ｄに送る。この所定の期間では、検出されたＳＹＮＣコード７０１のパターンが予測される基準パターン以外のパターンと一致しても、基準パターンのＳＹＮＣコードとしてアドレス生成回路７ｄに送る。
【００５２】
なお、この所定の期間は、検出されたＳＹＮＣコード７０１が基準パターンの正しいものと判定される毎に改めて設定されるものであり、検出されたＳＹＮＣコード７０１が基準パターン以外のパターンと一致していると判定されたときには、このとき設定されている所定の期間はそのまま継続する。そして、この所定の期間経過後の最初のＳＹＮＣコード７０１の検出，判定とともに、新たな所定の期間が設定されることになる。
【００５３】
このようにして、誤りがあったり、パターン比較の誤動作があったりなどし、検出された正しいＳＹＮＣコード７０１が基準パターン以外のパターンに一致するといった事態が瞬間的に生じた場合でも、かかる正しいＳＹＮＣコード７０１を見逃すことがないようにした保護機能が保護機能付ＳＹＮＣコード検出回路７ａに備えられている。例えば、上記の所定の期間内において、最初に検出されるＳＹＮＣコード７０１が予測される基準パターン以外のパターンと一致しても、次に検出されるＳＹＮＣコード７０１がそのとき予測される基準パターンと一致するときには、この最初に検出されたＳＹＮＣコート７０１もそのとき予測される基準パターンを持つはずのＳＹＮＣコードであって、たまたま誤りがあったり、誤判定がなされたりしたことによって基準パターン以外のパターンと一致したものである。保護機能は、このようなＳＹＮＣコート７０１を見落とさないようにするものである。
【００５４】
なお、上記の所定の期間を、以下、ＳＹＮＣコード検出保護有効期間といい、これはＳＹＮＣフレーム（図７）の期間長の整数倍に設定される。そして、以下では、ＳＹＮＣコード検出保護有効期間は整数で表わされ、例えば、「ＳＹＮＣコード検出保護有効期間が２」とは、ＳＹＮＣフレームの期間長の２倍の期間であり、この期間内に入力ディジタルデータＡから２回ＳＹＮＣコード７０１が検出されることになる。
【００５５】
また、保護機能付ＳＹＮＣコード検出回路７ａは、ＳＹＮＣコード７０１のこのような検出状況を表わす情報（ＳＹＮＣコード検出状況情報）を生成し、これもアドレス生成回路７ｄに供給する。このＳＹＮＣコード検出状況情報は、ＳＹＮＣコード７０１が保護機能を用いて検出されたものか否かなどを示すものである。
【００５６】
保護機能付ＩＤ検出回路７ｃも同様であり、全てのＩＤ３０１の値（具体的には、セクタ番号４０２（図４（ｂ）））が登録され、予測されるＩＤ３０１の値を基準値として、８／１６逆変調回路７ｂからのディジタルデータＢから検出されるＩＤ３０１をこれら値と比較することにより、予測されるＩＤ３０１が検出されたか否かを判定し、また、保護機能付ＳＹＮＣコード検出回路７ａにおけるＳＹＮＣコード検出保護有効期間に相当するＩＤ検出保護有効期間が設定され、８／１６逆変調回路７ｂからのディジタルデータＢから検出されるＩＤ３０１が基準値以外の値と一致する場合、このＩＤ３０１が単に誤っているものか、判定に誤りがあったものなのか、あるいはデータの欠落などによってＩＤ３０１が不連続になったのかを判定できるようにした保護機能を有している。
【００５７】
この場合も、ＩＤ検出保護有効期間はＩＤ３０１の周期（即ち、記録セクタ３０７（図６）の期間長）の整数倍としてこの整数で表わし、例えば、「ＩＤ検出保護有効期間が２」とは、検出されたＩＤ３０１が正しいと判定されてからＩＤ３０１の周期の２倍の期間長である。
【００５８】
また、保護機能付ＩＤ検出回路７ｃは、ＩＤ３０１をアドレス生成回路７ｄに供給するとともに、以上のＩＤ３０１の検出状況を示すＩＤ検出状況情報を作成してアドレス生成回路７ｄに供給する。
【００５９】
ここで、ＳＹＮＣコード検出状況情報やＩＤ検出状況情報は夫々、ＳＹＮＣコード７０１やＩＤ３０１を保護機能を用いて検出生成したものであるか否か、また、保護機能を用いて検出生成したものであるときには、ＳＹＮＣコード７０１やＩＤ３０１が、
（ｉ）基準パターンあるいは基準値に対して、数ビット以下の不一致であるか、完全に不一致であるか
（ii）基準パターン以外のパターンあるいは値に一致するのか、一致するパターンがないのか
といった検出状況を示すものである。
【００６０】
アドレス生成回路７ｄは、保護機能付ＳＹＮＣコード検出回路７ａからのＳＹＮＣコード７０１と保護機能付ＩＤ検出回路７ｃからのＩＤ３０１とに基づいて、各行毎にＥＣＣブロックを通しての行番号Ｃを作成し、出力回路７ｅに送る。ここで、上記のように、ＥＣＣブロックの先頭の記録セクタ３０７での先頭の行に付加されているセクタ番号は１６で割り切れるから、保護機能付ＩＤ検出回路７ｃからのＩＤ３０１のセクタ番号４０２を１６で割算し、これが割り切れるときには、それが検出された行をＥＣＣブロックの先頭の行として先頭の行番号Ｃを付与し、以下、供給されるＳＹＮＣコード７０１が供給される毎に行の先頭を判別して、それに付与する行番号Ｃを増加させていく。
【００６１】
また、アドレス生成回路７ｄは、保護機能付ＳＹＮＣコード検出回路７ａからのＳＹＮＣコード検出状況情報と保護機能付ＩＤ検出回路７ｃからのＩＤ検出状況情報とに基づいて、各行毎に、信頼性フラグＤを作成して出力回路７ｅに供給する。この信頼性フラグＤはＳＹＮＣコード検出状況情報やＩＤ検出状況情報が示す検出状況に応じたものであって、後述する誤り訂正回路１１（図１）でのＰＩ訂正のときに用いるものである。ここで、信頼性フラグＤは、ＳＹＮＣコード検出状況情報やＩＤ検出状況情報が示す検出状況に応じて、保護機能付ＳＹＮＣコード検出回路７ａや保護機能付ＩＤ検出回路７ｃでＳＹＮＣコード７０１やＩＤ３０１の検出に
保護機能を多く使用した場合、保護機能使用（多）
保護機能を少し使用した場合、保護機能使用（少）
保護機能を全く使用しない場合、保護機能使用（なし）
という情報内容を持つようにする。
【００６２】
一例として、保護機能使用（少）の信頼性フラグＤは、同じ行で、保護機能付ＳＹＮＣコード検出回路７ａと保護機能付ＩＤ検出回路７ｃとの少なくとも一方が保護機能を使用して検出を行ない、基準パターンあるいは基準値との比較において、上記のように、数ビット以下の不一致がある程度のものを表わすものであり、保護機能使用（多）の信頼性フラグＤは、同じく、保護機能付ＳＹＮＣコード検出回路７ａと保護機能付ＩＤ検出回路７ｃとの少なくとも一方が保護機能を使用して検出を行ない、基準パターンあるいは基準値との比較において、ほとんどのビットで不一致か、あるいは基準パターンや基準値以外のパターンや値と一致または不一致のものを表わすものとする。他の例としては、保護機能使用（少）の信頼性フラグＤは、同じ行で、保護機能付ＳＹＮＣコード検出回路７ａと保護機能付ＩＤ検出回路７ｃとのいずれか一方（あるいは、保護機能付ＳＹＮＣコード検出回路７ａ）のみしか保護機能を使用しない場合を表わし、保護機能使用（多）の信頼性フラグＤは、同じく、保護機能付ＳＹＮＣコード検出回路７ａと保護機能付ＩＤ検出回路７ｃとの両方（あるいは、保護機能付ＩＤ検出回路７ｃだけ）が保護機能を使用する場合を表わすようにしてもよい。
【００６３】
前者の例に基づいて、図８（ｃ），（ｄ）に示すディジタルデータでの各行の信頼性フラグＤを当て嵌めてみると、ＳＹＮＣコード検出保護有効期間とＩＤ検出保護有効期間をいずれも２として、物理セクタ３に続く物理セクタ５，６（これらの間の物理セクタ４は途中からのものであるから、物理セクタ３の一部と見なされる）では、ＳＹＮＣコード７０１は基準パターンと一致するが、ＩＤ３０１は（基準値以外の他のＩＤ３０１の値と一致しても）基準値と全く一致しないことになる。従って、これら物理セクタ５，６の各行の信頼性フラグＤは保護機能使用（多）となる。また、物理セクタ４での図８（ｄ）に示す行４12，４13では夫々、ＳＹＮＣコード７０１が基準パターンと全く一致しない。従って、これら行４12，４13の信頼性フラグＤは、いずれも保護機能使用（多）となる。
【００６４】
出力回路７ｅは、８／１６逆変調回路７ｂから復調されたディジタルデータが記録セクタ３０７の一行供給される毎に、アドレス生成回路７ｄから供給されるこの行に対する信頼性フラグＤとライトフラグ／ライトフラグ期待値カウント回路８（図１）から供給されるこの行に対するライトフラグとからなる復調情報が付加され、復調出力データＥとして、アドレス生成回路７ｄからのこの行に対する行番号Ｃとともに、ＲＡＭ制御回路９（図１）に供給される。
【００６５】
図１１（ａ）はこの復調回路７への入力ディジタルデータＡの１物理セクタ１００１を示すものであって、図７に示す構成と同じである。但し、ＳＹXはＳＹＮＣコード７０１のパターンＳＹ０〜ＳＹ４（図７）のいずれかであり、また、ＳＹZは同じくパターンＳＹ５〜ＳＹ７のいずれかである。図１１（ｂ）は１記録セクタ３０７の復調出力データＥを示すものであり、１８２バイトからなる行データ１００２に信頼性フラグとライトフラグとからなる復調情報１００３が付加されている。
【００６６】
また、出力回路７ｅは、アドレス生成回路７ｄからの行番号Ｃを監視し、ＥＣＣブロックの最後の行を示す行番号Ｃを検知してこの最後の行の復調出力データＥを出力し終わると、図９（ｂ），（ｃ）で説明したように、ＥＣＣブロック復調処理終了信号を出力し、図１でのライトフラグ／ライトフラグ期待値カウント回路８とＲＡＭ制御回路９とに供給する。
【００６７】
次に、図１に戻って、ＲＡＭ制御回路９は、復調回路７から上記の復調出力データＥ，行番号及びＥＣＣブロック復調処理終了信号（図１０）とが供給されると、これら行番号とＥＣＣブロック復調処理終了信号とに基づいて行単位の書込アドレスを作成し、この復調出力データＥを行単位でＲＡＭ１０に書き込む。この書込みの際、ＲＡＭ制御回路９では、図６に示すように１６個の記録セクタ３０７からなるＥＣＣブロック単位でＰＯ５０２にかけられていたインターリーブが解除され、図５に示すＥＣＣブロック５０３の形式でＲＡＭ１０に格納される。この場合、勿論各行毎に図１１に示した復調情報１００３が付加されている。
【００６８】
図１２はＲＡＭ１０でのデータ配列の一具体例を示す図である。
同図において、ＲＡＭ１０はｎ個のエリア０〜ｎ−１を有しており、夫々に復調情報１００３が付加されたＥＣＣブロックが１つずつ書き込まれる。各エリアはアドレスが行単位であり、１ＥＣＣブロックが２０８行からなるものであるから、１エリアに２０８個のアドレスが設定されている。前後するＥＣＣブロックは隣り合うエリアに格納されるが、かかる前後するＥＣＣブロックの同じ行番号の行が格納されるエリアのアドレスは、１ＥＣＣブロックの行数の値２０８だけ異なっている。ＥＣＣブロックは、復調回路７で復調される順にエリア０，１，２，……と書き込まれていくが、このように書込みが行なわれるための書込アドレスが、ＲＡＭ制御回路９により、行番号とＥＣＣブロック復調処理終了信号とに基づいて形成される。
【００６９】
ＲＡＭ制御回路９には、復調回路７からのＥＣＣブロック復調終了信号をカウントし、復調回路７で復調されているＥＣＣブロックに割り当てられるＲＡＭ１０でのエリアを表わす情報を発生するＲＡＭカウンタ９ａが設けられている。このＲＡＭカウンタ９ａのカウント値がＲＡＭ１０でのエリアが指定され、このＲＡＭカウンタ９ａのカウント値と復調回路７からの行番号とで指定されたエリアでの行の書込アドレスが決まることになる。図９（ｈ）はこのＲＡＭカウンタ９ａのカウント値を示すものである。
【００７０】
なお、図９において、ｎは図１２に示すＲＡＭ１０のエリアの総数である。従って、図９（ｂ）に示す復調回路７のＥＣＣブロックを単位とする動作も、また、図９（ｈ）に示すＲＡＭカウンタ９ａのカウント値も、０〜ｎ−１を１サイクルとして示している。
【００７１】
これに対し、各行に付加されてＲＡＭ１０に記録される復調情報１００３のライトフラグは、その行のデータがＲＡＭ１０に新たに書き込まれたものであることを示すものであって、連続した値を持つものである。即ち、ＲＡＭ１０からある行のデータを読み出したとき、これとともに読み出されるライトフラグが正しい値を持つならば、このデータはＲＡＭ１０に新たに書き込まれたデータということになる。
【００７２】
図１に戻って、ＲＡＭ１０にＥＣＣブロックのデータが書き込まれると、ＲＡＭ制御回路９はこのＥＣＣブロックを行単位で読み出して誤り訂正回路１１に供給し、ＰＩ訂正，ＰＯ訂正を行なわせる。この場合、ＰＩ訂正された行のデータは一旦ＲＡＭ１０に書き込まれ、ＥＣＣブロック全体のＰＩ訂正が終わると、再びＲＡＭ１０からこのＥＣＣブロックのデータが読み出され、誤り訂正回路１１でＰＯ訂正が行なわれる。ＰＯ訂正されたデータは図４（ｃ）に示すような形式のデータセクタ３０５となり、再度ＲＡＭ１０に書き込まれる。
【００７３】
図９（ｄ）はかかる誤り訂正回路１１のＥＣＣブロックを単位とする動作を示すものである。１ＥＣＣブロックの誤り訂正に要する時間は、復調回路７での１ＥＣＣブロックの入力、従って、復調に要する時間よりも短い。このため、復調された１ＥＣＣブロックのデータがＲＡＭ１０に書き込まれると、即ち、復調回路７からＥＣＣブロック復調処理終了信号が供給されると、直ちにこのＥＣＣブロックの誤り訂正処理が行なわれる。ＲＡＭ制御回路９では、ＥＣＣブロックの誤り訂正処理が終了する毎に、図９（ｅ）に示すように、ＥＣＣブロック誤り訂正処理終了信号が発生される。
【００７４】
また、ＲＡＭ制御回路９には、ＲＡＭ１０のどのエリアのＥＣＣブロックが誤り訂正処理されているかを示すＲＡＭカウンタ９ｂが設けられており、上記のＥＣＣブロック誤り訂正処理終了信号によってカウントアップする。図９（ｉ）はこのＲＡＭカウンタ９ｂのカウント値を示すものである。
【００７５】
以上のようにして誤り訂正されて一旦ＲＡＭ１０に書き込まれたＥＣＣブロックは、直ちにＲＡＭ１０から読み出され、デスクランブル回路１２，誤り検出回路１３及び出力回路１４からなる出力処理部で処理されてインターフェース１７から外部に出力される。この出力処理部が１ＥＣＣブロックを処理するに要する時間も、復調回路７での１ＥＣＣブロックの入力、従って、復調に要する時間よりも短い。このため、図９（ｆ）に示すように、ＥＣＣブロックは、誤り訂正処理が終了してＥＣＣブロック誤り訂正処理終了信号が発生すると、直ちにＲＡＭ１０から読み出され、上記のように、出力処理部で処理されて外部に出力されるのである。ＲＡＭ制御回路９は、誤り訂正されたＥＣＣブロックをＲＡＭ１０から読み出す毎に、ＥＣＣブロック出力処理終了信号を出力する。
【００７６】
ここで、ＲＡＭ制御回路９には、さらに、ＲＡＭ１０のどのエリアのＥＣＣブロックが出力処理されているかを示すＲＡＭカウンタ９ｃが設けられており、上記のＥＣＣブロック出力処理終了信号によってカウントアップする。図９（ｊ）はこのＲＡＭカウンタ９ｃのカウント値を示すものである。
【００７７】
ＲＡＭ制御回路９は、また、発生したＥＣＣブロック誤り訂正処理終了信号を、図１において、ライトフラグ／ライトフラグ期待値カウント回路８に供給する。このライトフラグ／ライトフラグ期待値カウント回路８では、ライトフラグ期待値カウンタ８ｂがこのＥＣＣブロック誤り訂正処理終了信号をカウントし、連続して値が増加するライトフラグ期待値を発生する。このライトフラグ期待値は誤り訂正回路１１に供給され、ＲＡＭ１０から読み出された行のデータが誤り訂正回路１１でＰＩ訂正される際に、この行のデータとともにＲＡＭ１０から読み出されたライトフラグとともに、この行のデータをＰＩ訂正するに際し、この行のデータがＲＡＭ１０に新たに書き込まれたものであるかどうか、即ち、過去に書き込まれた訂正が済んでいる古いデータではないことを判定するために用いられる。
【００７８】
ライトフラグ期待値カウンタ８ｂで生成されるライトフラグ期待値は、誤り訂正回路１１で誤り訂正処理されるＥＣＣブロックと同時にＲＡＭ１０から読み出されるライトフラグと同じ値となるように、タイミングが設定されている。図９において、いま、「ｎ−１」として示されるＥＣＣブロック（以下、ＥＣＣブロック（ｎ−１）という）が復調回路７で復調されてＲＡＭ１０に書き込まれているとすると（このＥＣＣブロックは、当然ＲＡＭ１０のエリア（ｎ−１）に書き込まれている）、このＥＣＣブロック（ｎ−１）の各記録セクタの各行に付加されるライトフラグの値は、図９（ｂ）と図９（ｋ）とを対比して明らかなように、ｍ＋１である。このＥＣＣブロック（ｎ−１）全体が復調されてＲＡＭ１０への書込みが終了し、次いで、誤り訂正のために、このＲＡＭ１０から読み出されると（図９（ｄ））、このときのライトフラグ期待値は、図９（ｌ）に示すように、ｍ＋１であり、誤り訂正処理されるＥＣＣブロック（ｎ−１）の各行に付加されているライトフラグの値ｍ＋１と一致する。このように、これらが一致することにより、復調されたＥＣＣブロックが正しくＲＡＭ１０に書き込まれ、誤り訂正処理のために正しくＲＡＭ１０から読み出されたことを検出することができるのである。
【００７９】
なお、従来では、ライトフラグは１ビットのフラグであり、ＲＡＭには、行のデータの書込みとともに、かかる１ビットのライトフラグが同時に書き込まれ、これを読み出すときには、同時にこのライトフラグも読み出すようにし、このライトフラグを読み出すことができれば、この行のデータは新たに書き込まれたデータとして誤り訂正の対象とし、ＲＡＭでは、ライトフラグが読み出されるとともに、このライトフラグを消去していた。これに対し、この実施形態では、ライトフラグをＥＣＣブロック毎に順次値が変化する複数ビットのフラグとして、行のデータとともにＲＡＭ１０に書き込み、このデータとともに読み出すライトフラグをライトフラグ期待値と比較することにより、このデータが新たにＲＡＭ１０に書き込まれて読み出されたものであることを判定するようにしている。この場合、ライトフラグとライトフラグ期待値とはＥＣＣブロック毎に順次連続して値が変化しているから、この現在のライトフラグ期待値よりも古い値のライトフラグは過去のものであって、これが付加されている行のデータは古いデータであることが明らかである。このことから、ＲＡＭ１０に古いライトフラグが残っていても、これが読み出されて古いデータと判定できるものであって、各別問題とはならない。従って、この実施形態では、ＲＡＭ１０において、行のデータが読み出されたライトフラグを消去するという動作が不要となり、制御動作が簡略化されることになる。
【００８０】
また、マイコン１６は、ディジタルデータデコーダ６の処理動作も監視しており、データ処理の途中で誤り訂正ができなくなると、光ディスク１から元の読み出し位置に戻ってそこから再度読み出しを行ない、誤り訂正などの処理を繰り返してみるような場合があるが、このような場合、図９（ａ）に示すように、現在復調回路７で復調されているデータやＲＡＭ１０に記憶されているデータ，誤り訂正回路１１で訂正と中のデータなどを無効にするＲＡＭカウンタリセット信号を発生する。そこで、このＲＡＭカウンタリセット信号により、図９（ｈ）〜（ｊ）に示すように、ＲＡＭ制御回路９でのＲＡＭカウンタ９ａ〜９ｃが０にリセットされる（但し、このＲＡＭカウンタリセット信号で必ずしもＲＡＭカウンタ９ａ〜９ｃは０にリセットされるようにする必要はなく、他の値にリセットされるようにしてもよい。この場合、その値に対応するＲＡＭ１０のエリアから再書込みが行なわれるが、ここでは、上記のように、ＲＡＭカウンタ９ａ〜９ｃは０にリセットされるものとして説明する）。そして、光ディスク１からディジタルデータが読み出され始めると、そのディジタルデータが、復調回路７で復調された後、ＥＣＣブロック単位でＲＡＭ１０に先頭のエリア０から書き込まれていく。これ以降は上記の動作が行なわれる。
【００８１】
図９の時刻ｔ0はこのＲＡＭカウンタリセット信号の発生時点を示すものであり、ここでは、ＲＡＭ１０のエリア２に復調されたＥＣＣブロックが書き込まれている途中でＲＡＭカウンタリセット信号が発生したことになる。この時点ｔ0でＲＡＭカウンタ９ａ〜９ｃは０にリセットされ、復調回路７で復調される新たなＥＣＣブロックがＲＡＭ１０のエリア０に書き込まれることになる。このとき、ＲＡＭカウンタ９ｂ，９ｃのカウント値は０であるが、このＥＣＣブロックがＲＡＭ１０のエリア０に書き込まれてしまうまではＥＣＣブロック復調処理終了信号が発生せず、また、このＥＣＣブロックの誤り訂正が終了するまではＥＣＣブロック誤り訂正処理終了信号が発生しないから、誤り訂正や出力処理のためのＲＡＭ１０からの読み出しは行なわれない。従って、ＲＡＭカウンタリセット信号によってＲＡＭカウンタ９ａ〜９ｃがリセットされても、各ＥＣＣブロックは必ず復調，誤り訂正，出力処理の順に処理されることになる。
【００８２】
また、マイコン１６で発生されたＲＡＭカウンタリセット信号はライトフラグ／ライトフラグ期待値カウント回路８にも供給されるが、このＲＡＭカウンタリセット信号はライトフラグカウンタ８ａを、固定値（この場合、０）にリセットさせるのではなく、復調回路７からのＥＣＣブロック復調処理終了信号による動作と同様の動作をさせる。即ち、図９（ｋ）に示すように、時刻ｔ0の直前でライトフラグカウンタ８ａのカウント値（ライトフラグ）がｍ＋４とすると、時刻ｔ0で発生するＲＡＭカウンタリセット信号により、ライトフラグカウンタ８ａのカウント値は次のｍ＋５となる。ライトフラグ／ライトフラグ期待値カウント回路８のライトフラグ期待値カウンタ８ｂは、ＲＡＭカウンタリセット信号により、図９（ｌ）に示すように、そのときのライトフラグカウンタ８ａのカウント値と同じ値（即ち、ｍ＋５）にプリセットされる。その後は、ライトフラグカウンタ８ａとライトフラグ期待値カウンタ８ｂとは、上記のように動作する。
【００８３】
このＲＡＭカウンタリセット信号でリセットされる時刻ｔ0以降では、最初のＥＣＣブロックがｍ＋５の値のライトフラグが付加されてＲＡＭ１０のエリア０に書き込まれるまでは、ＥＣＣブロック復調処理終了信号（図９（ｃ））が供給されないので、誤り訂正処理は行なわれないし、また、この誤り訂正処理が行なわれないので、ＥＣＣブロック誤り訂正処理終了信号が発生せず、ＲＡＭ１０からの誤り訂正後のデータの出力は行なわれない。そして、ｍ＋５の値のライトフラグが付加されたＥＣＣブロックの復調及びＲＡＭ１０のエリア０への書き込みが終了してＥＣＣブロック復調処理終了信号が発生されると、次のｍ＋６の値のライトフラグが付加されたＥＣＣブロックの復調及びＲＡＭ１０のエリア１への書込みが開始するとともに、ＲＡＭ１０のエリア０から新たに書き込まれたＥＣＣブロックが読み出されて誤り訂正回路１１での誤り訂正処理が行なわれる。このＥＣＣブロックに付加されているライトフラグの値は、上記のように、ｍ＋５であるが、このときもライトフラグ期待値は、図９（ｌ）に示すように、ｍ＋５であり、両者は一致することになる。このＥＣＣブロックの誤り訂正が終了すると、図９（ｅ）に示すように、ＥＣＣブロック誤り訂正処理終了信号が発生し、ライトフラグ期待値がｍ＋６となって次に誤り訂正するＥＣＣブロックのライトフラグに対応したものとなる。このようにして、ライトフラグとライトフラグ期待値とが順次変化していく。
【００８４】
ところで、上記のように、ライトフラグカウンタ８ａやライトフラグ期待値カウンタ８ｂはＲＡＭカウンタリセット信号によって固定値（図９に示す具体例では、０）にリセットされないようにしているが、これは次の理由によるものである。
【００８５】
即ち、ライトフラグは復調回路７で復調された新たなデータがＲＡＭ１０に書き込まれたことを示すためのフラグであるため、ＲＡＭカウンタリセット信号でライトフラグカウンタ８ａのカウンタ値（ライトフラグ）をリセットしてしまうと、ｎ個のＥＣＣブロックのデータが入力される時間内にＲＡＭカウンタリセット信号が発生するという状況が２回以上続けて起こった場合、２回目以降のＲＡＭカウンタリセット信号の発生後、最大ＥＣＣブロックｎ個分のデータに対するライトフラグの値が、１回目のリセット後にＲＡＭ１０上に書き込んだライトフラグの値と同じとなってしまい、ライトフラグの効力がなくしてしまうことになる。これを防止するために、上記のように、ＲＡＭカウンタリセット信号が発生すると、ライトフラグは次の値に、ライトフラグ期待値はこのライトフラグと同じ値に夫々プリセットされる。
【００８６】
図１に戻って、上記のように、復調回路７での復調処理後、復調情報１００３とともにＲＡＭ１０にＥＣＣブロック５０３（図５）の形式で書き込まれるデータは、このＥＣＣブロック５０３の全てのデータが書き込まれた後、ＲＡＭ制御回路９を介して、復調回路７からＲＡＭ１０へのアクセスがないときに、誤り訂正回路１１内のアドレス生成回路で作成されたアドレスに従って誤り訂正回路１１に読み出され、このＥＣＣブロック５０３に対する誤り訂正処理がＰＩ訂正，ＰＯ訂正の順で行なわれる。これより、光ディスク１から読み出された順に連続して並ぶ１８２バイトの行からなるＰＩ符号の誤りは、最大５バイトまで訂正処理される。また、このＰＩ訂正時には、１８２バイト１行のデータからなるＰＩ符号とともに、復調情報１００３（図１１）がＲＡＭ１０から読み出される。
【００８７】
図１３は図１における誤り訂正回路１１の一具体例を示すブロック図であって、１１ａは入力部、１１ｂはアドレス生成回路、１１ｃは出力回路、１１ｄは誤り位置・値演算回路、１１ｅ，１１ｆは誤り位置ポインタ生成回路、１１ｇは誤り位置ポインタ格納部、１１ｈは消失訂正用誤り位置デコーダである。
【００８８】
同図において、ＲＡＭ１０から読み出されたＥＣＣブロック５０３は入力部１１ａに入力され、ＰＩ訂正を行なうために、その１行毎に図５に示すＰＩ符号に相当するデータと復調情報１００３（図１１）とに分離される。このＰＩ符号に相当する１行のデータは誤り位置・値演算回路１１ｄに供給されて、シンドローム演算を始めとする誤りの位置と値とを求める誤り演算が行なわれ、復調情報１００３は、誤り位置ポインタ生成回路１１ｅに供給される。
【００８９】
誤り位置・値演算回路１１ｄでの誤りの演算によって検出されるＰＩ符号に含まれていた誤りの個数は、誤り位置ポインタ生成（誤り個数）回路１１ｆに供給され、この誤りの個数をもとに、所定のアルゴリズムに従って、ＰＩ訂正に続くＰＯ訂正での誤りの位置として、また、ＰＯ訂正で誤り訂正が不可能であった場合に誤りデータを特定するために使用する２ビットの誤り位置ポインタＰ１が生成される。
【００９０】
図１４は誤り位置ポインタＰ１の生成のためのアルゴリズムを示すフローチャートである。
【００９１】
同図において、誤り位置・値演算回路１１ｄでの上記の演算処理の結果得られる誤りの個数ｉが判定され（Ｓ（ステップ）１）、その個数ｉに応じた２ビットの誤り位置ポインタＰ１が設定される。いま、ＰＩ訂正では、ｊ個までの誤りを訂正可能とし、ｈ＜ｊ＜ｋとして、
０≦ｉ＜ｈのとき、Ｐ１＝００（Ｓ２）
ｈ≦ｉ＜ｊのとき、Ｐ１＝０１（Ｓ３）
ｊ≦ｉ＜ｋのとき、Ｐ１＝１０（Ｓ４）
ｋ≦ｉのとき、Ｐ１＝１１（Ｓ５）
とする。ここで、上記のように、１８２バイトの行からなるＰＩ符号の誤りは、最大５バイトまで訂正処理可能とする場合には、
ｈ＝４          ｊ＝５        ｋ＝６
などとなる。かかる処理は１行のＰＩ符号毎に行なわれ、得られた誤り位置ポインタＰ１は誤り位置ポインタ格納部１１ｇでＥＣＣブロック単位でまとめられて格納される。
【００９２】
また、誤り位置ポインタ生成（復調情報）回路１１ｅでは、図１５が示すアルゴリズムに従って、入力部１１ａから供給される復調情報１００３に含まれるライトフラグとライトフラグ／ライトフラグ期待値カウント回路８（図１）で生成されたライトフラグ期待値とを比較し、その比較結果とこの復調情報１００３に含まれる復調の信頼性フラグとに応じて２ビットの誤り位置ポインタＰ２を生成する。
【００９３】
図１５はこの誤り位置ポインタＰ２の生成のためのアルゴリズムを示すフローチャートである。
【００９４】
同図において、まず、入力された１行のＰＩ符号とともにＲＡＭ１０から読み出されてライトフラグはライトフラグ期待値カウンタ８ｂからのライトフラグ期待値と比較され（Ｓ１０）、両者が一致しないときには（この場合には、上記のように、ＲＡＭ１０から読み出されたＰＩ符号は古いデータである）、
誤り位置ポインタＰ２＝１１（Ｓ１５）
とする。
【００９５】
また、ライトフラグとライトフラグ期待値とが一致する場合には、復調情報１００３（図１１）に含まれている信頼性フラグを用いて誤り位置ポインタＰ２を決定する。即ち、信頼性フラグが
保護機能使用（なし）のとき、誤り位置ポインタＰ２＝００（Ｓ１２）
保護機能使用（少）のとき、誤り位置ポインタＰ２＝０１（Ｓ１３）
保護機能使用（多）のとき、誤り位置ポインタＰ２＝１０（Ｓ１４）
とする。かかる処理は誤りの位置・値演算回路１１ｄで演算されている同じ行のＰＩ符号に対するものであり、得られた誤り位置ポインタＰ２も、誤り位置ポインタ格納部１１ｇで誤り位置ポインタＰ１と関連付けて格納される。
【００９６】
図１６は誤り位置ポインタ格納回路１１ｇでの１ＥＣＣブロック２０７行の誤り位置ポインタＰ１，Ｐ２の格納状態を摸式的に示す図であって、図示するように、各行毎に異なる条件で求められた誤り位置ポインタＰ１，Ｐ２が対応付けられて格納される。
【００９７】
ＰＩ訂正された各行は夫々、一旦ＲＡＭ１０のもとのエリアのもとのアドレスに書き込まれ、ＥＣＣブロック全体のデータがＰＩ訂正されてこのエリアに書き込まれると（このとき、誤り位置ポインタ格納回路１１ｇには、このＥＣＣブロックの全ての行の誤り位置ポインタＰ１，Ｐ２が格納されている）、再びこのＥＣＣブロックが読み出されて誤り訂正回路１１でＰＯ訂正処理される。
【００９８】
そこで、図１３に示す誤り訂正回路１１では、ＲＡＭ１０から読み出されたＰＯ符号が入力部１１ａから誤りの位置・値演算回路１１ｄに供給される。このＰＯ符号は、図５に示すＥＣＣブロック５０３の各行から同じ列の１バイトのデータが抽出されて組み合わされた２０８バイトの符号であって（かかる１バイトのデータを、以下、消失訂正位置データという）、図１７に示すアルゴリズムに従ってＰＯ訂正が行なわれる。
【００９９】
図１７において、このＰＯ訂正は、まず、誤りの位置・値演算回路１１ｄでＰＯ符号での誤りが検出され、検出される誤りの個数ｉに応じて誤り訂正処理が切り替えられるものである（Ｓ３０）。即ち、誤りが検出されない場合には（ｉ＝０）、勿論誤り訂正処理は行なわれないが、ＰＯ符号から８バイトまでの誤りが検出された場合には、ＰＩ訂正と同様、誤りの位置・値演算回路１１ｄにおいて、シンドロームのみからこれら誤りの位置と値とを求める演算方法によって誤り訂正処理を行なう（Ｓ３１）。それ以上の誤りが検出され、その個数が９〜１６バイトの場合には、ＰＩ訂正で得られて誤り位置ポインタ格納回路１１ｇ（図１３）に格納されている２つの誤り位置ポインタＰ１，Ｐ２から誤り位置を算出して、その位置の誤りを消失訂正により誤り訂正処理し（Ｓ３２）、１７バイト以上の誤りが検出されたときには、訂正不能とする。以上により、ＰＯ訂正では、１６バイトまでの誤りを訂正することができる。
【０１００】
図１８は図１７でのＳ３２の一具体例を示すフローチャートである。
【０１０１】
誤り位置ポインタＰ１を作成する図１４のアルゴリズムにおいて、ＰＩ訂正では、ｊ個（ｊバイト）までの誤りを訂正可能とすると、
ＰＩ符号に、実際には、ｉ＞ｊの誤りが含まれているにもかかわらず、０≦ｉ＜ｊ、また、ｊ≦ｉ＜ｋと誤って検出し、誤った位置のデータを誤訂正してしまうことがある。また、実際には、ｉ＞ｊの誤りがｉ≦ｊの誤りと誤検出される確率は、ｉ＝０よりもｉ＝ｊと数が増えるにつれて増加する。従って、通常ｊ≦ｉ＜ｋのＰＩ訂正を行なったＰＩ符号の信頼性は、他の訂正を行なったＰＩ符号に比べて低くなる。そのため、この場合の誤り位置ポインタＰ１を“１０”とし、このＰＩ符号のＰＩ訂正の結果に対する信頼性が他のものに比べて低いことを表わす。図１８に示すＳ３２の具体例では、シンドロームでＰＯ訂正が可能な個数を越える誤りがあった場合、ＰＩ訂正で訂正不能であったことを意味する誤り位置ポインタＰ１＝１１とともに、この誤り位置ポインタＰ１＝１０のＰＩ符号（行）に含まれるデータをＰＯ符号での誤り訂正の対象とするものである。
【０１０２】
また、誤り位置ポインタＰ２を作成する図１５のアルゴリズムにおいて、信頼性フラグが保護機能使用（多）を表わす復調状況では、保護機能付ＳＹＮＣ検出回路７ａや保護機能付ＩＤ検出回路７ｃ（図１０）の動作により、ＰＩ符号が誤った位置に書き込まれた可能性が大きい。従って、図１８に示すＳ３２の具体例では、この場合を表わす誤り位置ポインタＰ２＝１０のＰＩ符号（行）に含まれるＰＯ符号上のデータを、ライトフラグとライトフラグ期待値とが一致しない古いＰＩ符号上のデータとともに、Ｓ３２での訂正の対象とするものである。
【０１０３】
図１８において、誤りの位置について、誤り位置ポインタＰ１＝１０または１１、もしくは誤り位置ポインタＰ２＝１０または１１のいずれかの条件に当てはまる消失訂正位置データの個数ｉが
９≦ｉ＜１７
である場合には（Ｓ４０）、これらｉ個の消失訂正位置データを誤りとする消失訂正を行なう（Ｓ４６）。図１６を例にすると、かかる消失訂正位置データは、
１，……，ｎ−４，ｎ−２，ｎ−１，ｎ，ｎ＋１，ｎ＋２，……，２０７
の各行のものであり、これらの総数が９個以上１６個以下のとき、これらを誤りとして消失訂正が行なわれる。
【０１０４】
また、ｉ≧１７の場合で誤り位置ポインタＰ１＝１０または１１、もしくは誤り位置ポインタＰ２＝１１のいずれかが付加された消失訂正位置データの個数ｊが、
９≦ｊ＜１７
である場合には（Ｓ４１）、これらｊ個の消失訂正位置データを誤り位置とする消失訂正を行なう（Ｓ４５）。図１６を例にすると、かかる消失訂正位置データは、
１，……，ｎ−４，ｎ−２，ｎ，ｎ＋１，ｎ＋２，……，２０７
の各行のものであり、これらの総数が９個以上１６個以下のとき、これらを誤り位置とする消失訂正が行なわれる。
【０１０５】
ｊ≧１７で、誤り位置ポインタＰ１＝１１、もしくは誤り位置ポインタＰ２＝１０または１１のＰＩフレームの少なくともいずれか一方の誤り位置ポインタが付加された消失訂正位置データの個数ｋが
９≦ｋ＜１７
である場合には（Ｓ４２）、これらｋ個の消失訂正位置データを誤り位置とする消失訂正を行なう（Ｓ４４）。図１６を例にすると、かかるＰＩフレームは、
１，……，ｎ−２，ｎ−１，ｎ，ｎ＋１，ｎ＋２，……，２０７
の各行のものであり、これらの総数が９個以上１６個以下のとき、これらを誤り位置とする消失訂正が行なわれる。
【０１０６】
さらに、上記Ｓ４０〜４２の条件を満たさないＰＯ符号については、誤り位置の特定ができないものとして、訂正処理を行なわない。
【０１０７】
以上のように、図１３において、誤り位置ポインタ格納部１１ｇに格納されている誤り位置ポインタＰ１，Ｐ２を用いてＰＯ符号の消失訂正が行なわれるのであるが、図１８に示すアルゴリズムでは、誤り位置ポインタ格納回路１１ｇに格納された誤り位置ポインタの値をそのまま使用するのではなく、消失訂正で用いる誤り位置を決定するために、かかる誤り位置ポインタを、消失訂正用誤り位置デコーダ１１ｈで一部誤り位置ポインタＰ２の値をそのシステムに合わせて変更させた後、用いるようにする。これにより、復調回路７で付加した信頼性フラグをより効率良く使用することができ、より確実な誤り訂正処理を行なうことが可能となる。
【０１０８】
以下、誤り位置ポインタ格納部１１ｇに図１６に示す誤り位置ポインタＰ１，Ｐ２が格納されているものとして、消失訂正用誤り位置デコーダ１１ｈの一具体例を説明する。
【０１０９】
図１６において、ｎ番目のＰＩ符号では、誤り位置ポインタＰ２＝１１であって、これは、図１５から明らかなように、ライトフラグとライトフラグ期待値とが一致せず、古いデータからなるものである。このような誤り位置ポインタＰ２のＰＩフレームが発生する原因としては、次のようなものが考えられる。
【０１１０】
即ち、図１９（ａ）に示すように光ディスク１に記録されている（ｍ−１）行から始まる２０８個の行の１ＥＣＣブロックのディジタルデータを読み出したところ、傷やほこりなどで（ｍ−２）行と（ｍ−１）行とが欠落し、図１９（ｂ）に示すように、（ｍ−３）行に続いてｍ行，（ｍ＋１）行，（ｍ＋２）行，……のデータが読み出されたものとする。
【０１１１】
復調回路７（図１）はこの図１９（ｂ）に示すディジタルデータを入力データＡとして復調するが、このとき、保護機能付ＳＹＮＣ検出回路７ａ（図１０）で設定されたＳＹＮＣコード検出保護有効期間と保護機能付ＩＤ検出回路７ｃ（図１０）で設定されたＩＤ検出保護有効期間とを夫々２とすると、図１９（ｃ）に示すように、（ｍ−３）行に続いて読み出された２個の行、即ち、ｍ行，（ｍ＋１）行は夫々（ｍ−１）行に続く正しい（ｍ−２）行，（ｍ−１）行とみなし、これらに、（ｍ−３）行に割り当てられる行番号（ｎ−３）に続く行番号（ｎ−２），（ｎ−１）を割り当てる。しかし、上記の検出保護有効期間が経過して、その直後の行（ここでは、（ｍ＋２）行）を判定したところ、この行が（ｎ＋２）番目の行であることから、この（ｍ＋２）行に行番号（ｎ＋２）を割り当て、これ以降の行に、行の欠落がない限り、順次連続した行番号を割り当てていく。
【０１１２】
また、このＥＣＣブロックでは、図１９（ｃ）に示すように、各行に同じ値Ｘのライトフラグが付加される。
【０１１３】
図１９（ｃ）で示す復調されたＥＣＣブロックは、ＲＡＭ１０（図１２）の指定されたエリアの行番号に応じた行アドレスに書き込まれるが（ここで、説明を明確にするために、行アドレスを行番号に対応させている）、図１９（ｃ）で説明したように、行番号（ｎ），（ｎ＋１）が使用されていないので、行アドレス（ｎ），（ｎ＋１）には行のデータが書き込まれない。即ち、行アドレス（ｎ−１）までは順次（ｍ＋１）行までのデータが書き込まれるが（但し、（ｍ−２），（ｍ−１）行は欠落している）、（ｍ＋２）行からは行アドレス（ｎ＋２）から書き込まれ、行アドレス（ｎ），（ｎ＋１）は飛ばされる。従って、この書き込みが飛ばされた行アドレス（ｎ），（ｎ＋１）では、古いデータが残ったままとなっており、これらでのライトフラグはＸとは異なる値Ｙとなる。
【０１１４】
そこで、このようにＲＡＭ１０のエリアに書き込まれたＥＣＣブロックをＰＩ符号（行）毎にＰＩ訂正を行なうと、これによって得られる誤り位置ポインタＰ２は、ＰＩフレーム（ｎ），（ｎ＋１）（即ち、行番号（ｎ），（ｎ＋１）のＰＩ符号の１バイト）では、ライトフラグの値Ｘとライトフラグ期待値の値Ｙとは一致しないから、図１５により、Ｐ２＝１１となる。
【０１１５】
また、ＰＩフレーム（ｎ−１），（ｎ−１）については、上記のＳＹＮＣコード検出保護有効期間やＩＤ検出保護有効期間が２である保護機能によって２行期間分進められたため、検出されるＳＹＮＣコード７０１やＩＤ３０１が基準パターンあるいは基準値と異なり、従って、これらＰＩフレーム（ｎ−１），（ｎ−１）での信頼性フラグは保護機能使用（多）となって、図１５により、誤り位置ポインタＰ２は、Ｐ２＝１０となっている。
【０１１６】
このようにして、図１９（ｆ）に示すように、図１６に示したような誤り位置ポインタＰ２が得られることになる。
【０１１７】
このようにして得られた誤り位置ポインタＰ２は、ＰＯ訂正時、図１８に説明したように使用されて消失訂正が行なわれるのであるが、図１３において、消失訂正用誤り位置デコーダ１１ｈにより、復調回路７の復調状況に応じてこの誤り位置ポインタＰ２を訂正し、この訂正後の誤り位置ポインタＰ２を図１８に示したＰＯ訂正の消失訂正に用いるものである。
【０１１８】
ここで、図１６及び図１９（ｆ）に示す誤り位置ポインタＰ２を例として、この消失訂正用誤り位置デコーダ１１ｈによる誤り位置ポインタＰ２について説明する。
【０１１９】
これは、ライトフラグとライトフラグ期待値との不一致によってＰ２＝１１となるＰＩフレームがあり、このＰＩフレームの前のＰＩフレームの誤り位置ポインタＰ２の値を参照し、このＰＩフレームを含むＰＩ符号が復調時にＩＤ３０１またはＳＹＮＣ７０１コードの保護機能を多く使っているため（誤り位置ポインタＰ２＝１０）、正しくデータ入力が行なわれた可能性が低いと判断されていた場合には、このＰＩフレームの誤り位置ポインタＰ２を、消失訂正用誤り位置デコーダ１１ｈにおいて、訂正するものである。
【０１２０】
即ち、図２０（ａ）に示す誤り位置ポインタＰ２において（これは、図１６，図１９（ｆ）に示す誤り位置ポインタＰ２と同様）、ＰＩフレーム（ｎ）の誤り位置ポインタＰ２は、Ｐ２＝１１であって、この直前のＰＩフレーム（ｎ−１）をみると、その誤り位置ポインタＰ２は、Ｐ２＝１０である。このことからすると、ＰＩフレーム（ｎ）の誤り位置ポインタＰ２がＰ２＝１１であることは、ライトフラグとライトフラグ期待値とが不一致であって、ＰＩフレーム（ｎ）は古いデータであり、光ディスク１からの読み出しデータの欠落によって発生したものであり、このＰＩフレーム（ｎ）の直前では、復調回路７で正しくデータ入力が行なわれず、この結果、ＰＩフレーム（ｎ）の直前のＰＩフレーム（ｎ−１）で誤り位置ポインタＰ２が保護機能を多く使用したことを示すＰ２＝１０が設定されたものと予想される。このようなことは、誤り位置ポインタＰ２がＰ２＝１１となるＰＩフレームから少なくともＳＹＮＣコードやＩＤの検出保護有効期間で予測されるものであり、このように予測されるＰＩフレームに対しては（図２０（ａ）では、図２０（ｂ）に示すように、ＰＩフレーム（ｎ−１），（ｎ））、誤り位置ポインタＰ２をＰ２＝１０からＰ２＝１１に変更する。
【０１２１】
このようにして、誤り位置ポインタＰ２を訂正することにより、データが欠落して光ディスク１から読み出されたために、図１９（ｂ）に示すＰＩフレーム（ｍ），（ｍ＋１）のように、復調回路７にＩＤ３０１とＳＹＮＣコード７０１とが正しく入力されていたにもかかわらず、ＩＤ３０１，ＳＹＮＣコード７０１の保護機能が原因でもって、図１９（ｄ）に示すように、ＲＡＭ１０で誤った位置（アドレス）に格納されることによって起こる、消失訂正時に誤りの位置を正しく指定できないといった問題点を改善することができる。
【０１２２】
なお、消失訂正用誤り位置デコーダ１１ｈの上記の動作は、誤り位置ポインタＰ２＝１１であるＰＩフレームよりも前のＳＹＮＣコードやＩＤの検出保護有効期間の期間長でのＰＩフレームの誤り位置ポインタＰ２がＰ２＝１０であるとき、これら誤り位置ポインタＰ２をＰ２＝１１に変更するものであったが、この検出保護有効期間の期間長にかかわらず、誤り位置ポインタＰ２＝１１であるＰＩフレームよりも前に１以上の連続して配置されるＰＩフレームの誤り位置ポインタＰ２がＰ２＝１０であるとき、これらＰ２＝１０のＰＩフレーム全てについて、それらの誤り位置ポインタＰ２をＰ２＝１１に変更するようにしてもよい。
【０１２３】
図１に戻って、ＲＡＭ制御回路９のＲＡＭカウンタ９ｃで指定されるＲＡＭ１０のエリアでの訂正されたＥＣＣブロックは読み出され、デスクランブル回路１２で図４（ｃ）で示す構成のデータセクタ３０５毎にメインデータのデスクランブル処理がなされ、誤り検出回路１３で図４（ｃ）で示す構成のデータセクタ３０４毎に誤り検出符号（ＥＤＣ）で誤り検出がなされた後、出力回路１４でＲＡＭ１５を用いた処理がなされてインターフェース１７から外部に出力される。
【０１２４】
以上のように、この第１の実施形態では、変調時にディジタルデータに規則的に付加されたＳＹＮＣコードやＩＤの復調処理時における検出状況を示す信頼性フラグや、復調処理後のデータをＲＡＭ上に正しく書き込まれたことを示すライトフラグをＰＩ訂正の結果を示すフラグと組み合わせ、問題の発生状況やシステム設定状況に合わせて、誤りの位置を決定し、この決定した誤り位置をもとに消失訂正を行なうので、復調処理にＩＤやＳＹＮＣコード保護機能を活用でき、かつそれによって生じる問題を回避しながら誤り訂正を行なうことが可能となる。
【０１２５】
図２１は本発明によるディジタルデータ再生装置及び再生方法の第２の実施形態を示すブロック図であって、７’は復調回路、１１ＡはＰＩ訂正の誤り訂正回路、１１ＢはＰＯ訂正の誤り訂正回路であり、図１に対応する部分には同一符号を付けて重複する説明を省略する。
【０１２６】
先の第１の実施形態では、ＰＩ訂正とＰＯ訂正とを共通の誤り訂正回路１１で行なうものであったが、この第２の実施形態では、これらＰＩ訂正，ＰＯ訂正を専用の誤り訂正回路で行なうようにしたものである。
【０１２７】
図２１において、リードチャンネル回路５からのディジタルデータＡを復調する復調回路７’は、図１における復調回路７と同様の構成，作用をなすものであるが、ライトフラグ／ライトフラグ期待値カウント回路８からライトフラグが供給されなくともよい。従って、この復調回路７’の具体例としては、図１０に示す構成において、出力回路７ｅにはライトフラグが供給されず、従って、この出力回路７ｅから出力される復調出力データＥには、図１１（ｂ）において、復調情報１００３にライトフラグが含まれていない。勿論、この第２の実施形態においても、復調回路７’にライトフラグが供給されるようにしてもよいが、この場合には、この復調回路７’は図１における復調回路７と同じものとなる。
【０１２８】
復調回路７’からの復調出力データＥは誤り訂正回路１１ａに供給され、ＰＩ符号（行）毎のＰＩ訂正が行なわれる。このＰＩ訂正では、図１４に示したアルゴリズムに従って誤り位置ポインタＰ１が作成される。
【０１２９】
図２２はこの誤り訂正回路１１Ａの一具体例を示すブロック図であって、図１３に対応する部分には同一符号を付けて重複する説明を省略する。
【０１３０】
同図において、この具体例は、上記のように、ＰＩ訂正に際し、誤り位置ポインタＰ１のみを作成するものであって、図１３に示す構成に対し、誤り位置ポインタ生成回路１１ｅ，誤り位置ポインタ格納部１１ｇ及び消失訂正誤り位置デコーダ１１ｈが除かれた構成をなすものである。
【０１３１】
かかる構成により、誤りの位置・値演算回路１１ｄで検出された誤りの個数ｉをもとに、図１４に示すアルゴリズムに従って誤り位置ポインタＰ１が生成され、出力回路１１ｃから出力されるＰＩ訂正されたＰＩ符号とともに、ＲＡＭ１０（図２１）に書き込まれる。
【０１３２】
なお、ライトフラグ／ライトフラグ期待値カウント回路８で生成されるライトフラグがこの誤り訂正回路１１Ａに供給されるときには、アドレス生成回路１１ｂでＥＣＣブロックでのＰＩ訂正の終了とともに発生されるＥＣＣブロックＰＩ訂正処理終了信号がライトフラグ／ライトフラグ期待値カウント回路８（図２１）に供給され、このライトフラグ／ライトフラグ期待値カウント回路８では、このＥＣＣブロックＰＩ訂正処理終了信号毎に値が変化するライトフラグが生成される。このライトフラグは出力回路１１ｃに供給され、この出力回路１１ｃから出力されるＰＩ訂正後のデータに付加されて、ＲＡＭ制御回路９の制御のもとに、誤り位置ポインタＰ１とともにＲＡＭ１０（図２１）に格納される。
【０１３３】
また、アドレス生成回路１１ｂで生成されるＥＣＣブロックＰＩ訂正処理終了信号は、図１に示した第１の実施形態での復調回路７で生成されるＥＣＣブロック復調処理終了信号の代わりに、ＲＡＭ制御回路９に供給される。このＲＡＭ制御回路９にも、図１で示すＲＡＭカウンタ９ａに相当するＲＡＭカウンタが設けられているが、このＲＡＭカウンタはこのＥＣＣブロックＰＩ訂正処理終了信号をカウントし、ＰＩ訂正されたＥＣＣブロックのＲＡＭ１０でのエリアを指定する。
【０１３４】
図２１に戻って、ＲＡＭ１０にＰＩ訂正されたＥＣＣブロックが書き込まれると、ＲＡＭ制御回路９の制御のもとに、このＥＣＣブロックがＲＡＭ１０から読み出され、誤り訂正回路１１Ｂに供給されてＰＯ訂正が行なわれる。このＰＯ訂正に際しては、ライトフラグ／ライトフラグ期待値カウント回路８からライトフラグ期待値が供給され、ＲＡＭ１０から読み出されたＥＣＣブロックに付加されているＰＩフレーム毎のライトフラグや信頼性フラグとを用いて図１５に示すアルゴリズムが実行され、誤り位置ポインタＰ２が生成される。この誤り位置ポインタＰ２と先の誤り位置ポインタＰ１とが図１８に示したアルゴリズムの消失訂正に用いられる。
【０１３５】
図２３はこの誤り訂正回路１１Ｂの一具体例を示すブロック図であって、図１３に対応する部分には同一符号を付けて重複する説明を省略する。
【０１３６】
同図において、この具体例は、上記のように、ＰＯ訂正に際し、誤り位置ポインタＰ１はＰＩ訂正で作成されたものを用い、また、誤り位置ポインタＰ２を作成するものであって、図１３に示す構成に対し、誤り位置ポインタ生成回路１１ｆが除かれた構成をなすものである。
【０１３７】
かかる構成により、ＲＡＭ１０から読み出された信頼性フラグと誤り位置ポインタＰ１が入力部１１ａで分離されて誤り位置ポインタ生成回路１１ｅに供給され、ライトフラグ／ライトフラグ期待値カウント回路８からのライトフラグ期待値とから図１５に示すアルゴリズムを実行することにより、誤り位置ポインタＰ２が生成される。この誤り位置ポインタＰ２は、ＲＡＭ１０から読み出されて入力部１１ａで分離された誤り位置ポインタＰ１とともに、誤り位置ポインタ１１ｇに供給されて先の第１の実施形態の場合と同様に格納され、以下、この第１の実施形態と同様に用いられてＰＯ訂正での消失訂正が行なわれる。
【０１３８】
アドレス生成回路１１ｂは、ＥＣＣブロックのＰＯ訂正を終了する毎にＥＣＣブロックＰＯ訂正処理終了信号を発生する。図２１において、ＲＡＭ制御回路９には、図１におけるＲＡＭ制御回路９でのＲＡＭカウンタ９ｂと同様のＲＡＭカウンタを備えており、このＲＡＭカウンタはこのＥＣＣブロックＰＯ訂正処理終了信号をカウントして、次にＰＯ訂正されるべきＥＣＣブロックのＲＡＭ１０でのエリアを指定する。また、このＥＣＣブロックＰＯ訂正処理終了信号はライトフラグ／ライトフラグ期待値カウント回路８に供給され、ＥＣＣブロックＰＯ訂正処理終了信号が供給される毎にライトフラグ期待値を変化させる。
【０１３９】
以下は図１に示した第１の実施形態と同様であり、この第１の実施形態と同様の効果が得られる。
【０１４０】
なお、以上の各実施形態では、光ディスクから再生されるディジタルデータを例として説明したが、本発明は、かかる実施形態のみに限定されるものではなく、その主旨を逸脱しない範囲で種々に変形して実施することができることはいうまでもない。
【０１４１】
【発明の効果】
以上説明したように、本発明によれば、変調時にディジタルデータに規則的に付加されたＳＹＮＣコードやＩＤの復調処理時における検出状況を示す信頼性フラグや、復調処理後のＲＡＭ上にデータが正しく書き込まれたことを示すライトフラグ，ＰＩ訂正の結果を示すフラグ（誤り位置ポインタ）を組み合わせ、さらに、問題の発生状況やシステム設定状況に合わせて、誤りの位置を決定し、この決定された誤り位置をもとに消失訂正を行なうものであるから、信頼性に優れた復調データを得ることが可能となる。
【図面の簡単な説明】
【図１】本発明によるディジタルデータ再生装置及び再生方法の第１の実施形態を示すブロック図である。
【図２】単一層のＤＶＤの情報領域の構成を示す図である。
【図３】ＤＶＤに記録するディジタルデータのセクタの形成過程での構成を示す図である。
【図４】データセクタとこれに付加されるＩＤの構成を示す図である。
【図５】図４に示したデータセクタの１６個から形成されるＥＣＣブロックの構成を示す図である。
【図６】図５に示したＥＣＣブロックのインターリーブ後の１６個の記録セクタからなるＥＣＣブロックの構成を示す図である。
【図７】図６に示した記録セクタに８／１６変調とＳＹＮＣコードの付加を行なって得られる物理セクタの構成を示す図である。
【図８】光ディスクから読み出されるディジタルデータにデータ欠落があった場合の従来のディジタルデータ再生装置でのＲＡＭ書き込みを摸式的に示す図である。
【図９】図１におけるディジタルデータデコータの各部回路の動作を示すタイミング図である。
【図１０】図１における復調回路の一具体例を示すブロック図である。
【図１１】図１０に示した復調回路での入力データと出力データとのデータ構成を示す図である。
【図１２】図１における誤り訂正のためのＲＡＭ上のデータ配置の一具体例を示す図である。
【図１３】図１における誤り訂正回路の一具体例を示すブロック図である。
【図１４】図１３に示した誤り訂正回路でのＰＩ訂正時の誤り位置ポインタＰ１の作成方法のアルゴリズムを示すフロチャートである。
【図１５】図１３に示した誤り訂正回路でのＰＩ訂正処理時の誤り位置ポインタＰ２の作成方法のアルゴリズムを示すフロチャートである。
【図１６】図１４，図１５のアルゴリズムで得られた誤り位置ポインタＰ１，Ｐ２の誤り図１３における位置ポインタ格納回路内での配置を示す図である。
【図１７】図１３に示した誤り訂正回路でのＰＯ訂正処理のアルゴリズムを示すフロチャートである。
【図１８】図１７におけるＳ（ステップ）３２でのＰＯ消失訂正の誤りの位置決定のためのアルゴリズムを示すフロチャートである。
【図１９】図１６に示した誤り位置ポインタＰ２が得られる過程を示す図である。
【図２０】図１３における消失訂正用誤り位置デコーダの一動作例を説明するための図である。
【図２１】本発明によるディジタルデータ再生装置及び再生方法の第２の実施形態を示すブロック図である。
【図２２】図２１におけるＰＩ訂正の誤り訂正回路の一具体例を示すブロック図である。
【図２３】図２１におけるＰＯ訂正の誤り訂正回路の一具体例を示すブロック図である。
【符号の説明】
１  光ディスク
２  ピックアップ
３  スピンドルモータ
４  サーボ
５  リードチャネル
６  ディジタルデータデコーダ
７  復調回路
８  ライトフラグ／ライトフラグ期待値カウント回路
８ａ  ライトフラグカウンタ
８ｂ  ライトフラグ期待値カウンタ
９  ＲＡＭ制御回路
９ａ〜９ｃ  ＲＡＭカウンタ
１０  ＲＡＭ
１１，１１ａ，１１ｂ  誤り訂正回路
１２  デスクランブル回路
１３  誤り検出回路
１４  出力回路
１５  ＲＡＭ
１６  マイコン
１７  インターフェース
【図１】
0004148626.tif 000002
【図２】
0004148626.tif 000003
【図３】
0004148626.tif 000004
【図４】
0004148626.tif 000005
【図５】
0004148626.tif 000006
【図６】
0004148626.tif 000007
【図７】
0004148626.tif 000008
【図８】
0004148626.tif 000009
【図９】
0004148626.tif 000010
【図１０】
0004148626.tif 000011
【図１１】
0004148626.tif 000012
【図１２】
0004148626.tif 000013
【図１３】
0004148626.tif 000014
【図１４】
0004148626.tif 000015
【図１５】
0004148626.tif 000016
【図１６】
0004148626.tif 000017
【図１７】
0004148626.tif 000018
【図１８】
0004148626.tif 000019
【図１９】
0004148626.tif 000020
【図２０】
0004148626.tif 000021
【図２１】
0004148626.tif 000022
【図２２】
0004148626.tif 000023
【図２３】
0004148626.tif 000024