(57)【特許請求の範囲】
【請求項１】
ＲＦ電圧印加型静電チャックによりウエハを保持する形式のＣＶＤ装置を使って、ＣＶＤ膜を成膜する方法であって、ウエハを反応室内に送入し、減圧して反応室内の圧力を安定化するステップと、
プラズマ放電を開始し、反応室内に安定したプラズマを維持するステップと、
静電チャックでウエハを保持し、成膜ガス、Ｏ２ガスおよびＡｒガスを含む反応ガスを導入してＣＶＤ膜を成膜するステップと、
反応ガスの導入を停止すると共に静電チャックのウエハ保持動作を停止するステップと、
成膜プラズマに代えて、Ｏ２ガスおよびＡｒガスを導入しながら反応室内に除電プラズマを発生させ、静電チャックの残留電荷を放電させるステップとを備えるＣＶＤ膜の成膜方法において、
残留電荷の放電ステップに続いて、ウエハを静電チャックから上方に離間させて、除電プラズマ中にウエハを放置するステップを備え、ウエハの残留電荷を放電させる
ことを特徴とするＣＶＤ膜の成膜方法。
【請求項２】
ウエハの放置ステップでは、ウエハを静電チャックから少なくとも３ｍｍ上方に離間させて、除電プラズマ中に少なくとも４秒間放置する
ことを特徴とする請求項１に記載のＣＶＤ膜の成膜方法。
【請求項３】
前記ＣＶＤ膜として、ＳｉＯ２膜、ＳｉＯＦ膜、ＳｉＯＮ膜及びＳｉＮ膜のいずれかを成膜する
ことを特徴とする請求項１に記載のＣＶＤ膜の成膜方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、静電チャックによりウエハを保持する形式のＣＶＤ装置を使って、ＣＶＤ膜を成膜する方法に関し、更に詳細には、パーティクルがウエハ裏面に付着しないような対策を施した、ＣＶＤ膜の成膜方法に関するものである。
【０００２】
【従来の技術】
０．２５μm 世代以降の半導体装置では、埋め込み能力に優れたＨＤＰ−ＣＶＤ（High Density Plasma-ＣＶＤ）酸化膜が、配線の層間絶縁膜、特にシャロー・トレンチ素子分離（Shallow Trench Isolation（ＳＴＩ））の埋め込み酸化膜として、採用され始めている。
【０００３】
ここで、図１及び図２を参照して、ＨＤＰ−ＣＶＤ酸化膜を成膜するＨＤＰ−ＣＶＤ装置の構成を説明する。図１はＨＤＰ−ＣＶＤ成膜装置の構成を示す模式的断面図、図２はウエハをＨＤＰ−ＣＶＤ成膜装置から取り出すために、ウエハを静電チャックから離間させたときのＨＤＰ−ＣＶＤ成膜装置の様子を示す模式的断面図である。
ＨＤＰ−ＣＶＤ成膜装置１０は、図１に示すように、プラズマを生成させる半球状の反応室１２と、反応室１２の下部に設けられ、ウエハＷを保持する静電チャック１４を有するウエハステージ１６とを備えている。
反応室１２の外側半球面には、ＣｕコイルからなるＩＣＰソース１８が配置されている。また、反応室１２の下部には、ＳｉＨ4ガス導入管２０、Ｏ2 ガス導入管２２、及びＡｒガス導入管２４等が接続され、更に、真空吸引装置（図示せず）に接続された排気管２６が接続されている。
静電チャック１４には、静電チャック１４上のウエハＷに低温Ｈｅガスを接触させてウエハＷを冷却する手段（図示せず）が設けてある。また、静電チャック１４は、静電チャック１４からウエハＷを上方に離間させるウエハ昇降機構２８を備えている。
図１中、３０は、装置全体を収容するハウジングである。
【０００４】
ウエハ昇降機構２８は、図２に示すように、静電チャック１４に組み込まれたアクチュエータ（図示せず）によって駆動されて上下に昇降する３本以上のロッド３２を静電チャック１４のウエハ保持面に離隔して備えている。ロッド３２は、セラミクス製の径の数ｍｍ程度の棒状体である。
ウエハＷを静電チャック１４上に載せる際には、先ず、ウエハ昇降機構２８を動作させて、ロッド３２を上昇させ、ウエハＷをロッド３２上に載せる。次いでロッド３２を下降させることにより、ウエハＷを静電チャック１４上に載置させることができる。
また、ウエハＷを静電チャック１４から取り出す際には、先ず、ウエハ昇降機構２８を動作させて、ロッド３２を上昇させて、ウエハＷを静電チャック１４から上方に離間させる。そして、ウエハＷを反応室１２から取り出す。
【０００５】
次いで、図３（ａ）及び（ｂ）を参照して、上述のＨＤＰ−ＣＶＤ成膜装置を使って行うＨＤＰ−ＣＶＤ・ＳｉＯ2 膜を成膜する際の従来の成膜シーケンスを説明する。図３（ａ）及び（ｂ）は、それぞれ、従来のＨＤＰ−ＣＶＤ膜の成膜方法を実施した際のＨＤＰ−ＣＶＤ成膜装置の内部状況を説明するためのＨＤＰ−ＣＶＤ成膜装置の模式的断面図である。
１）先ず、ウエハを反応室１２に送入する。ウエハの送入に要する時間は５秒である。
２）真空吸引装置（図示せず）を駆動して排気管２６を介して反応室１２を排気し、反応室１２内の圧力を所定の圧力に減圧にする。減圧に要する時間は１０秒である。
３）次いで、反応室１２内に１００sccmの流量でＡｒガスを導入し、３０００ＷのＲＦ出力でＲＦ電圧を印加して、プラズマ放電を開始する。プラズマ放電開始ステップに要する時間は２秒である。
【０００６】
４）１２０sccmの流量でＯ2 ガスを反応室１２に導入して、プラズマを安定させ、安定したプラズマを反応室１２内に維持する。プラズマを安定させるこのステップに要する時間は５秒である。
５）次いで、８０sccmの流量でＳｉＨ4ガスを反応室１２に導入すると共にウエハに低温Ｈｅガスを接触させてウエハの冷却を開始する。Ｈｅ冷却開始ステップに要する時間は１秒である。
６）続いて、２０００ＷのバイアスＲＦ出力でバイアスＲＦ電圧を印加させて静電チャック１４を動作させる。静電チャック動作開始ステップに要する時間は３秒である。
この時点で、ＨＤＰ−ＣＶＤ成膜装置１０の内部は、図３（ａ）に示すように、ウエハＷは静電チャック１４に吸引され、反応室１２内には成膜プラズマが安定して維持されている。
【０００７】
７）次いで、バイアスＲＦ出力を３５００Ｗに上げて、ＨＤＰ−ＣＶＤ膜をウエハ上に堆積させる。ＨＤＰ−ＣＶＤ膜の成膜ステップに所要時間は、１００秒である。
８）成膜後、ＲＦ電圧の出力を２０００Ｗに下げ、ＳｉＨ4ガスの導入を停止すると共に、バイアスＲＦ電圧の印加を停止して、静電チャック１４の動作を停止する。静電チャックの動作停止ステップに要する時間は２秒である。
９）次いで、除電ステップに移行する。除電ステップでは、ＳｉＨ4ガスの導入を停止して、Ｏ2 ガス及びＡｒガスのみの除電プラズマを生成させ、静電チャック１４の動作を停止した状態で静電チャック１４及びウエハＷを一体的に除電プラズマに接触させ、静電チャック１４及びウエハＷに蓄積した電荷を放電させる。除電ステップの時間は４秒である。このプロセスは、除電プラズマプロセスと呼ばれている。
この時点で、ＨＤＰ−ＣＶＤ成膜装置１０の内部は、図３（ｂ）に示すように、ウエハＷは静電チャック１４に吸引されておらず、反応室１２内にはＯ2 ガス及びＡｒガスのみの除電プラズマが維持されている。
１０）最後に、Ｏ2 ガス及びＡｒガスの導入を停止し、ＲＦ電圧の印加を停止する。
１１）次いで、ウエハを反応室１２から取り出す。
【０００８】
上述の各ステップの条件を示す一覧表を表１に示す。
従来のＨＤＰ−ＣＶＤ膜の成膜方法のシーケンスでは、高いスループットを目標として成膜シーケンス全体のタクトタイムの短時間化を図るために、成膜後の除電ステップでは、上述のように、プラズマ照射時間として数秒程度しか確保されていない。
【表１】
0004135236.tif 000002
【０００９】
【発明が解決しようとする課題】
しかし、従来のＨＤＰ−ＣＶＤ膜の成膜方法では、ウエハの裏面に粒径０．２μm 以上のパーティクルが多数、例えば数百個のレベルでパーティクルが付着し、後の工程の支障となることが多かった。
このパーティクル付着のために、ＨＤＰ−ＣＶＤ膜を使用した半導体装置の製品歩留りが低く、生産性の向上が難しかった。
以上の説明では、ＨＤＰ−ＣＶＤ・ＳｉＯ2 膜の成膜を例にしてパーティクル付着の問題を説明したが、ＨＤＰ−ＣＶＤ膜の成膜に限らず、静電チャックによりウエハを保持する形式のＣＶＤ装置を使って、ＣＶＤ膜を成膜する際には、同じ問題があった。
【００１０】
そこで、本発明の目的は、静電チャックによりウエハを保持する形式のＬＰＣＶＤ装置を使って、ＣＶＤ膜を成膜する際、ウエハ裏面へのパーティクル付着を低減できるＣＶＤ膜の成膜方法を提供することである。
【００１１】
【課題を解決するための手段】
上記目的を達成するために、本発明に係るＣＶＤ膜の成膜方法は、ＲＦ電圧印加型静電チャックによりウエハを保持する形式のＣＶＤ装置を使って、ＣＶＤ膜を成膜する方法であって、ウエハを反応室内に送入し、減圧して反応室内の圧力を安定化するステップと、プラズマ放電を開始し、反応室内に安定したプラズマを維持するステップと、静電チャックでウエハを保持し、成膜ガス、Ｏ２ガスおよびＡｒガスを含む反応ガスを導入してＣＶＤ膜を成膜するステップと、反応ガスの導入を停止すると共に静電チャックのウエハ保持動作を停止するステップと、成膜プラズマに代えて、Ｏ２ガスおよびＡｒガスを導入しながら反応室内に除電プラズマを発生させ、静電チャックの残留電荷を放電させるステップとを備えるＣＶＤ膜の成膜方法において、残留電荷の放電ステップに続いて、ウエハを静電チャックから上方に離間させて、除電プラズマ中にウエハを放置するステップを備え、ウエハの残留電荷を放電させることを特徴としている。
【００１２】
本発明方法では、ウエハをＲＦ電圧印加型静電チャックから離間させて、成膜ガスを含まない雰囲気に切り換えてから除電プラズマ中に放置することにより、ウエハから静電気が完全に放電され、ウエハ裏面へのパーティクル付着が十分に抑制される。従来のＣＶＤ膜の成膜方法では、この放置ステップを設けていないために、ウエハ直下の静電気によってウエハの裏面にパーティクルが付着する。本発明方法では、静電チャックからウエハを十分に離間してウエハを除電することにより、ウエハ裏面へのパーティクル付着を有効に抑制することができる。本発明方法を適用することにより、例えばＨＤＰ−ＣＶＤ・ＳｉＯ2 膜の成膜時に、ウエハ裏面に付着する粒径０．２μm 以上のパーティクルの数を数個レベルに低減することができる。
【００１３】
ウエハを静電チャックから離間させる際には、ＣＶＤ装置のＲＦ電圧印加型静電チャックに通常設けられているウエハ昇降機構を使用して、ウエハをＲＦ電圧印加型静電チャックから離間させる。好適には、ウエハの放置ステップでは、ウエハを静電チャックから少なくとも３mm上方に離間させて、成膜ガスを含まない雰囲気中で除電プラズマ中に少なくとも４秒間放置する。本発明方法は、静電チャックによりウエハを保持する形式のＣＶＤ装置を使って、ＣＶＤ膜を成膜する限り制約無く適用でき、例えばＨＤＰ−ＣＶＤ膜として成膜するＳｉＯ2 膜、ＳｉＯＦ膜、ＳｉＯＮ膜、ＳｉＮ膜等の成膜に好適に適用できる。
【００１４】
【発明の実施の形態】
以下に、実施形態例を挙げ、添付図面を参照して、本発明の実施の形態を具体的かつ詳細に説明する。
実施形態例
本実施形態例は、ＨＤＰ−ＣＶＤ・ＳｉＯ2 膜の成膜に本発明に係るＣＶＤ膜の成膜方法を適用した実施形態の一例であって、図４は、本実施形態例のＨＤＰ−ＣＶＤ膜の成膜方法を実施した際のＨＤＰ−ＣＶＤ装置の内部状況を説明するＨＤＰ−ＣＶＤ装置の模式的断面図である。
以下のように、除電ステップまで、従来のＨＤＰ−ＣＶＤ膜の成膜方法と同様にして一連の成膜ステップを実施する。
１）ウエハＷを反応室１２に送入した後、従来の成膜方法と同様にしてＨＤＰ−ＣＶＤ・ＳｉＯ2 膜を成膜し、次いで、ＰＲ出力を低減して、プラズマパワーを減少させる。
２）静電チャック１４に対するＲＦバイアス電圧の印加を停止し、静電チャック１４によるウエハ保持を停止させる。その後、成膜プラズマに代えて、反応室１４内に除電プラズマを発生させ、除電プラズマ中に静電チャック１４を放置して、静電チャック１４に残留する電荷をプラズマ中に放電させる。
【００１５】
次いで、本実施形態例では、
３）除電プラズマを維持したまま、図４に示すように、ウエハ昇降機構２８を動作させて、ウエハＷを静電チャック１４から３mmから１cm程度上方に離した状態で、反応室１２内に１０秒程度放置する。これにより、ウエハＷに残留する電荷が、除電プラズマ中に放電される。
従来のＨＤＰ−ＣＶＤ膜の成膜方法では、この放置ステップを備えていなかったために、ウエハ直下の静電気によってウエハの裏面にパーティクルが付着していた。本実施形態例では、静電チャック１４から十分に距離を離したウエハＷを離間させ、除電することにより、ウエハＷから静電気が完全に放電され、ウエハ裏面へのパーティクル付着が抑制される。
４）その後、ウエハを反応室１２から取り出す。
【００１６】
上述の本実施形態例のＨＤＰ−ＣＶＤ膜の成膜方法の各成膜ステップの条件を表２に示す。
本実施形態例のＨＤＰ−ＣＶＤ膜の成膜方法に従ってＨＤＰ−ＣＶＤ・ＳｉＯ2 膜を成膜したところ、ウエハ裏面に付着した粒径０．２μm 以上のパーティクルは数個レベルであって、従来に比べて大幅に低減できた。
【表２】
0004135236.tif 000003
【００１７】
表１と表２との比較から判るように、本発明によるウエハの放置ステップの所要時間は、僅かに１０秒〜２０秒程度であり、成膜工程の全体に対して約１０％のタクトタイムの増加に止まっている。従って、本発明の効果を考慮した場合、十分に許容できる時間の追加であり、本発明方法の適用によってスループットの低下が懸念されるようなことは生じない。
【００１８】
以上、ＨＤＰ−ＣＶＤ成膜法によってＳｉＯ2 膜を形成する場合に関して述べてきたが、本発明方法は、ＨＤＰ−ＣＶＤ・ＳｉＯ2 膜の成膜に限らず、例えばＳｉＯＦ膜、ＳｉＯＮ膜、ＳｉＮ膜等を形成する場合にもＳｉＯ2 膜同様に適用が可能である。また、ＨＤＰ−ＣＶＤ膜の成膜に限らず、静電チャックによりウエハを保持する形式のＣＶＤ装置を使ったＣＶＤ膜全般の成膜に適用できる。
【００１９】
本発明によれば、残留電荷の放電ステップでは、ＲＦ電圧印加型静電チャックを除電した後、ウエハをＲＦ電圧印加型静電チャックから離間させて、成膜ガスを含まない雰囲気中で除電プラズマ中にウエハを放置することにより、スループットの低減を最小限にとどめながら、ＨＤＰ−ＣＶＤ酸化膜成膜時に付着する粒径０．２μm以上のパーティクルを低減できる。本発明方法を適用することにより、ＨＤＰ−ＣＶＤ膜を成膜する半導体装置の製品歩留り及び品質が向上する。
【図面の簡単な説明】
【図１】ＨＤＰ−ＣＶＤ装置の構成を示す模式的断面図である。
【図２】ウエハを静電チャックから離間させたときのＨＤＰ−ＣＶＤ装置の様子を示す模式的断面図である。
【図３】図３（ａ）及び（ｂ）は、それぞれ、従来のＨＤＰ−ＣＶＤ膜の成膜方法を実施した際のＨＤＰ−ＣＶＤ装置の内部状況を説明するＨＤＰ−ＣＶＤ装置の模式的断面図である。
【図４】実施形態例のＨＤＰ−ＣＶＤ成膜方法を実施した際のＨＤＰ−ＣＶＤ装置の内部状況を説明するＨＤＰ−ＣＶＤ装置の模式的断面図である。
【符号の説明】
１０……ＨＤＰ−ＣＶＤ装置、１２……反応室、１４……静電チャック、１６……ウエハステージ、１８……ＩＣＰソース、２０……ＳｉＨ4ガス導入管２２……Ｏ2 ガス導入管、２４……Ａｒガス導入管、２６……排気管、２８……ウエハ昇降機構、３０……ハウジング、３２……ロッド。
【図１】
0004135236.tif 000004
【図２】
0004135236.tif 000005
【図３】
0004135236.tif 000006
【図４】
0004135236.tif 000007