(57)【特許請求の範囲】
【請求項１】
交流電源を整流する第１の整流手段と、高周波でスイッチングすることで前記第１の整流手段の整流出力を高周波電力に変換するスイッチング素子と、前記高周波電力を供給される第１のインダクタと、前記第１のインダクタと磁気結合している第２のインダクタと、前記第２のインダクタに誘起される電圧を整流する第２の整流手段と、前記第２の整流手段の整流出力を平滑するチョークコイルと、前記チョークコイルの出力端側に接続される負荷とで構成されるインバータ・コンバータ回路からなり、前記負荷に供給される出力情報を検知するための出力情報検知手段と、前記出力情報検知手段の出力情報と所定の目標出力量とに基づいて前記負荷に供給される出力量が前記目標出力量になるよう前記スイッチング素子のスイッチング動作を制御して前記負荷に供給される出力のピークを抑制するスイッチング制御手段と、交流電源を整流する第３の整流手段、第３の整流手段の出力端間に接続されたコンデンサ、第３の整流手段の出力値の最低値未満の値と最大値を超える値とに切替えられるしきい値と第３の整流手段の出力値とを比較する比較器で構成された交流電源の電圧及び位相の検出手段とを備え、前記スイッチング制御手段は、負荷に供給する出力が大きい場合は前記スイッチング動作を周波数制御し、負荷に供給する出力が小さい場合は前記スイッチング動作をＰＷＭ制御し、比較器の出力に応じて、スイッチング素子のスイッチング動作の連続停止、もしくは連続動作を行うことを特徴とする電源装置。
【請求項２】
負荷は、定電圧負荷であることを特徴とする請求項１記載の電源装置。
【請求項３】
負荷は、二次電池であることを特徴とする請求項１記載の電源装置。
【請求項４】
スイッチング制御手段は、前記スイッチング素子をスイッチングさせる時間とスイッチング停止させる時間とを生成することを特徴とする請求項１乃至３いずれか記載の電源装置。
【請求項５】
目標出力量は、電流値であることを特徴とする請求項１乃至４いずれか記載の電源装置。
【請求項６】
目標出力量は、電圧値であることを特徴とする請求項１乃至４いずれか記載の電源装置。
【請求項７】
スイッチング制御手段は、交流電源の周期に同期して、前記スイッチング素子をスイッチングさせる時間とスイッチング停止させる時間とを生成することを特徴とする請求項１乃至６いずれか記載の電源装置。
【請求項８】
スイッチング制御手段は、前記負荷に供給される出力が低出力となるように、交流電源の電圧のゼロクロス地点を挟む前後の区間のみ、前記スイッチング素子をスイッチングさせることを特徴とする請求項７記載の電源装置。
【請求項９】
スイッチング制御手段は、前記負荷に供給される出力が低出力となるように、交流電源の電圧のゼロクロス地点の近傍から前記スイッチング素子のスイッチングを開始させ、次のゼロクロス地点までに前記スイッチングを停止させることを繰り返すことを特徴とする請求項７記載の電源装置。
【請求項１０】
スイッチング制御手段は、前記負荷に供給される出力が低出力となるように、交流電源の電圧のゼロクロス地点の近傍で前記スイッチング素子のスイッチングを停止させ、次のゼロクロス地点までに前記スイッチングを開始させることを繰り返すことを特徴とする請求項７記載の電源装置。
【請求項１１】
スイッチング制御手段は、交流電源の電圧の最大絶対値地点を挟み、且つゼロクロス地点を含まない区間のみ、前記スイッチング素子をスイッチングさせることを特徴とする請求項７記載の電源装置。
【請求項１２】
スイッチング制御手段は交流電源の周期に同期して、前記スイッチング素子をスイッチングさせる動作を所定の回数繰り返し行うことと、前記スイッチング素子をスイッチング停止させる動作を所定の回数行うこととを交互に繰り返すことを特徴とする請求項７乃至１１いずれか記載の電源装置。
【請求項１３】
スイッチング制御手段は交流電源の周期に同期して、前記スイッチング素子をスイッチングさせる動作を繰り返し行う回数と、前記スイッチング素子をスイッチング停止させる動作を行う回数とを可変して、前記負荷に供給される出力量を制御することを特徴とする請求項１２記載の電源装置。
【請求項１４】
スイッチング制御手段は、前記スイッチング素子をスイッチングさせる時間とスイッチング停止させる時間とを可変して、前記負荷に供給される出力量を制御することを特徴とする請求項７乃至１３いずれか記載の電源装置。
【請求項１５】
スイッチング制御手段は、交流電源の周期に同期させて、前記スイッチング素子を交流電源の電圧の第１のゼロクロス地点近傍から所定のゼロクロス地点の数後の第２のゼロクロス地点近傍までスイッチングさせ、前記第２のゼロクロス地点から所定のゼロクロス地点の数後の第３のゼロクロス地点近傍までスイッチング停止させる動作を繰り返すことを特徴とする請求項７記載の電源装置。
【請求項１６】
スイッチング制御手段は、前記各所定のゼロクロス地点の数を可変して、前記負荷に供給される出力量を制御することを特徴とする請求項１５記載の電源装置。
【請求項１７】
スイッチング制御手段は、前記スイッチング素子をスイッチング停止状態からスイッチング開始させるときは、ソフトスタート制御を行うことを特徴とする請求項７乃至１６いずれか記載の電源装置。
【請求項１８】
出力情報検知手段の出力情報をスイッチング制御手段にフィードバックし、スイッチング制御手段は、前記フィードバックされた出力情報と所定の目標出力量とに基づいて前記負荷に供給される出力量が前記目標出力量になるよう前記スイッチング素子のスイッチングを制御することを特徴とする請求項１乃至１６いずれか記載の電源装置。
【請求項１９】
負荷の状況を検知する負荷状況検知手段を備え、前記負荷状況検知手段の検知状況により目標出力量を可変することを特徴とする請求項１８記載の電源装置。
【請求項２０】
前記負荷に供給される出力量が所定の目標出力量になるように、前記しきい値は、出力情報検知手段の出力情報に応じて変更されることを特徴とする請求項１乃至１９いずれか記載の電源装置。
【請求項２１】
前記比較器は、ヒステリシス特性を有することを特徴とする請求項１乃至２０いずれか記載の電源装置。
【請求項２２】
前記負荷に供給される出力量が所定の目標出力量になるように、前記比較器の有するヒステリシス特性は、出力情報検知手段の出力情報に応じてヒステリシス幅を可変できることを特徴とする請求項２１記載の電源装置。
【請求項２３】
前記負荷に供給される出力量を所定の目標出力量にするために出力情報検知手段の出力情報をサンプリングで読み取るときは、交流電源の２倍の周期に同期しない周期でサンプリングすることを特徴とする請求項１乃至２２いずれか記載の電源装置。
【請求項２４】
前記第１のインダクタに並列にコンデンサが接続されて、共振型のインバータ回路を構成することを特徴とする請求項１乃至２３いずれか記載の電源装置。
【請求項２５】
前記第１のインダクタと第２のインダクタとは、着脱可能、且つ互いに非接触であることを特徴とする請求項１乃至２４いずれか記載の電源装置。
【請求項２６】
スイッチング制御回路は、前記負荷に供給される出力量が前記目標出力量になるように前記周波数制御およびＰＷＭ制御を行って前記負荷に供給される出力のピークを抑制する制御と、前記スイッチング素子をスイッチングさせる動作とスイッチング停止させる動作とを行う制御とを所定の目標出力量に応じて切替える機能を備えることを特徴とする請求項１記載の電源装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電源装置に関するものである。
【０００２】
【従来の技術】
従来のインバータ・コンバータ回路を用いた電源装置は、交流電源を整流した整流出力を電解コンデンサにより平滑して、インバータ・コンバータ回路を介して負荷に電力を供給していた。このときに、インバータ・コンバータ回路に用いている半導体素子、コイル等構成部品の最大ピーク電流、最大ピーク電圧の制限及び突入電流の抑制等を行って、構成部品の最大定格の最適化を行い、部品の小型化及びコストの低減を図ってきた。
【０００３】
【発明が解決しようとする課題】
従来の、交流電源を整流した整流出力をインバータ・コンバータ回路を介して負荷に電力を供給する電源装置は、整流出力を平滑するために電解コンデンサを用いているために、電源装置の力率が悪く、入力電流に高調波成分が多く含まれるという問題があった。
【０００４】
前記問題を解決するために、平滑用のコンデンサとして電解コンデンサを用いない方法があるが、平滑していない整流出力をインバータ・コンバータ回路を介して負荷に電力供給すると、負荷には交流電源の周期に同期したピークを有する波形の電圧、電流、または電力がかかるため、構成部品の選定時には、出力のピークに合わせて選定しなければならず、部品の大型化、コストの上昇につながっていた。
【０００５】
本発明は、上記事由に鑑みてなされたものであり、その目的は、低コストで、損失が少なく、高い力率を有し、高調波対策を行い、制御性に優れた電源装置を提供することにある。
【０００６】
【課題を解決するための手段】
請求項１の発明は、交流電源を整流する第１の整流手段と、高周波でスイッチングすることで前記第１の整流手段の整流出力を高周波電力に変換するスイッチング素子と、前記高周波電力を供給される第１のインダクタと、前記第１のインダクタと磁気結合している第２のインダクタと、前記第２のインダクタに誘起される電圧を整流する第２の整流手段と、前記第２の整流手段の整流出力を平滑するチョークコイルと、前記チョークコイルの出力端側に接続される負荷とで構成されるインバータ・コンバータ回路からなり、前記負荷に供給される出力情報を検知するための出力情報検知手段と、前記出力情報検知手段の出力情報と所定の目標出力量とに基づいて前記負荷に供給される出力量が前記目標出力量になるよう前記スイッチング素子のスイッチング動作を制御して前記負荷に供給される出力のピークを抑制するスイッチング制御手段と、交流電源を整流する第３の整流手段、第３の整流手段の出力端間に接続されたコンデンサ、第３の整流手段の出力値の最低値未満の値と最大値を超える値とに切替えられるしきい値と第３の整流手段の出力値とを比較する比較器で構成された交流電源の電圧及び位相の検出手段とを備え、前記スイッチング制御手段は、負荷に供給する出力が大きい場合は前記スイッチング動作を周波数制御し、負荷に供給する出力が小さい場合は前記スイッチング動作をＰＷＭ制御し、比較器の出力に応じて、スイッチング素子のスイッチング動作の連続停止、もしくは連続動作を行うことを特徴とし、第１の整流手段の全波整流電圧を電解コンデンサで平滑しないことにより、力率の向上及び入力電流に含まれる高調波ノイズ成分の削減を行うことができ、電解コンデンサが回路の中に入っていないので電源装置の寿命を長くすることができる。また、負荷に供給される出力に生じるピーク電力を抑制することで、ダイオード、コンデンサ、チョークコイル等の第２の整流手段及びその周辺回路に用いる部品を選定するときに、電圧、電流の最大定格の低い部品を選定することができ、部品を小型化、低コスト化することができる。さらに、スイッチング素子のスイッチング動作を周波数制御とＰＷＭ制御とを組合せて制御することで幅広い制御を行うことができる。したがって、低コストで、損失が少なく、高い力率を有し、高調波対策を行い、制御性に優れた電源装置を提供することができる。さらに、第１の整流手段の全波整流出力の周期にスイッチング素子のスイッチングを同期させると、スイッチング素子のスイッチング停止時に全波整流出力がほぼ一定となって同期がとれなくなる場合があるが、交流電源の周期にスイッチングを同期させることにより、出力量の大小に関係なく安定した交流電源の電圧及び位相の検出を行うことができ、整流ブリッジのような第３の整流手段を設けることにより、交流電源の電圧及び位相の検出を安価に行うことができ、簡単な回路構成により、交流電源に同期してスイッチング素子のスイッチングの開始と停止とを行うことができ、さらには第３の整流手段の出力端間にコンデンサを接続することにより、交流電源の電圧信号を０Ｖより大きくして、簡単な回路構成にしてスイッチング動作の連続停止、連続動作を行うことができる。
【０００７】
請求項２の発明は、請求項１の発明において、負荷は、定電圧負荷であることを特徴とし、定電圧負荷はリプル電流の影響を受けにくく、出力側の整流回路を小型化、低コスト化することができる。
【０００８】
請求項３の発明は、請求項１の発明において、負荷は、二次電池であることを特徴とし、二次電池はリプル電流の影響を受けにくく、出力側の整流回路を小型化、低コスト化することができる。
【０００９】
請求項４の発明は、請求項１乃至３いずれかの発明において、スイッチング制御手段は、前記スイッチング素子をスイッチングさせる時間とスイッチング停止させる時間とを生成することを特徴とし、負荷に供給される出力のピークを抑制し、且つ出力を調整することができる。
【００１０】
請求項５の発明は、請求項１乃至４いずれかの発明において、目標出力量は、電流値であることを特徴とし、制御回路を安価にすることができる。
【００１１】
請求項６の発明は、請求項１乃至４いずれかの発明において、目標出力量は、電圧値であることを特徴とし、制御回路を安価にすることができる。
【００１２】
請求項７の発明は、請求項１乃至６いずれかの発明において、スイッチング制御手段は、交流電源の周期に同期して、前記スイッチング素子をスイッチングさせる時間とスイッチング停止させる時間とを生成することを特徴とし、交流電源に同期させてスイッチングさせて、出力量を安定させることができる。
【００１３】
請求項８の発明は、請求項７の発明において、スイッチング制御手段は、前記負荷に供給される出力が低出力となるように、交流電源の電圧のゼロクロス地点を挟む前後の区間のみ、前記スイッチング素子をスイッチングさせることを特徴とし、低電力を負荷に供給することができる。特に、負荷が電池であり充電するときには、出力に電池電圧以上の電圧を発生させなければ充電できない。このため、第１の整流手段の全波整流電圧をスイッチング素子が直接スイッチングして電池を充電するためには、第２のインダクタの第１のインダクタに対する巻数比を上げて、第１の整流手段の全波整流電圧が低いときでも充電できるようにする必要がある。このとき、非常に低い電流を電池に充電させたい場合、第１の整流手段の全波整流電圧が高いときにもスイッチング素子をスイッチングさせると、出力側には電池電圧に対して高すぎる電圧が発生し、この出力電圧と電池電圧との差が大きすぎて負荷である電池に大電流が流れて正確な制御ができなくなる。このため、交流電源の周期を検知し、そのゼロクロス地点近傍のみをスイッチングさせることにより、低電力を正確に取り出すことができる。
【００１４】
請求項９の発明は、請求項７の発明において、スイッチング制御手段は、前記負荷に供給される出力が低出力となるように、交流電源の電圧のゼロクロス地点の近傍から前記スイッチング素子のスイッチングを開始させ、次のゼロクロス地点までに前記スイッチングを停止させることを繰り返すことを特徴とし、交流電源のゼロクロス地点近傍からスイッチング素子のスイッチングを開始させて、部品点数の少ない回路で低電力を負荷に供給することができる。
【００１５】
請求項１０の発明は、請求項７の発明において、スイッチング制御手段は、前記負荷に供給される出力が低出力となるように、交流電源の電圧のゼロクロス地点の近傍で前記スイッチング素子のスイッチングを停止させ、次のゼロクロス地点までに前記スイッチングを開始させることを繰り返すことを特徴とし、交流電源のゼロクロス地点近傍からスイッチング素子のスイッチングを停止させて、部品点数の少ない回路で低電力を負荷に供給することができる。
【００１６】
請求項１１の発明は、請求項７の発明において、スイッチング制御手段は、交流電源の電圧の最大絶対値地点を挟み、且つゼロクロス地点を含まない区間のみ、前記スイッチング素子をスイッチングさせることを特徴とし、高調波電流を少なくして、且つ低電力を負荷に供給することができる。
【００１７】
請求項１２の発明は、請求項７乃至１１いずれかの発明において、スイッチング制御手段は交流電源の周期に同期して、前記スイッチング素子をスイッチングさせる動作を所定の回数繰り返し行うことと、前記スイッチング素子をスイッチング停止させる動作を所定の回数行うこととを交互に繰り返すことを特徴とし、交流電源に同期させて、低電力を負荷に供給できる。例えばあるゼロクロス地点から次のゼロクロス地点までの期間、スイッチング素子をスイッチングさせるあるいは停止させることで出力を調整することにより、部品点数が少ない回路で低電力を負荷に供給することができる。ここで、負荷に流れる電流があるゼロクロス地点から次のゼロクロス地点まで平均１０Ａとすると、１回目のゼロクロス地点から２回目のゼロクロス地点までスイッチング素子にスイッチングをさせて前記電流を負荷に流し、２回目のゼロクロス地点から３回目のゼロクロス地点までスイッチング素子のスイッチングを停止させ、３回目のゼロクロス地点から５回目のゼロクロス地点までスイッチング素子にスイッチングをさせて前記電流を負荷に流し、５回目のゼロクロス地点から６回目のゼロクロス地点までスイッチング素子のスイッチングを停止させる動作を繰り返すことにより、６Ａの平均電流を出力することができる。また、１回目のゼロクロス地点から２回目のゼロクロス地点までの期間のうちある期間のみスイッチングさせて、前記制御を行うこともできる。
【００１８】
請求項１３の発明は、請求項１２の発明において、スイッチング制御手段は交流電源の周期に同期して、前記スイッチング素子をスイッチングさせる動作を繰り返し行う回数と、前記スイッチング素子をスイッチング停止させる動作を行う回数とを可変して、前記負荷に供給される出力量を制御することを特徴とし、負荷に供給される出力量を調整することができる。
【００１９】
請求項１４の発明は、請求項７乃至１３いずれかの発明において、スイッチング制御手段は、前記スイッチング素子をスイッチングさせる時間とスイッチング停止させる時間とを可変して、前記負荷に供給される出力量を制御することを特徴とし、負荷に供給される出力量を調整することができる。
【００２０】
請求項１５の発明は、請求項７の発明において、スイッチング制御手段は、交流電源の周期に同期させて、前記スイッチング素子を交流電源の電圧の第１のゼロクロス地点近傍から所定のゼロクロス地点の数後の第２のゼロクロス地点近傍までスイッチングさせ、前記第２のゼロクロス地点から所定のゼロクロス地点の数後の第３のゼロクロス地点近傍までスイッチング停止させる動作を繰り返すことを特徴とし、交流電源に同期させてゼロクロス地点近傍からスイッチング素子のスイッチングを行うあるいは停止させることで出力を調整して、部品点数が少ない回路で低電力を負荷に供給することができる。
【００２１】
請求項１６の発明は、請求項１５の発明において、スイッチング制御手段は、前記各所定のゼロクロス地点の数を可変して、前記負荷に供給される出力量を制御することを特徴とし、負荷に供給する出力量を安定した低出力量に調整することができる。
【００２２】
請求項１７の発明は、請求項７乃至１６いずれかの発明において、スイッチング制御手段は、前記スイッチング素子をスイッチング停止状態からスイッチング開始させるときは、ソフトスタート制御を行うことを特徴とし、スイッチング開始時の瞬間的に大きな出力を抑制して負荷へのダメージを低減させることができる。特に、負荷が電池であって充電するときには、出力に電池電圧以上の電圧を発生させなければ充電できない。このため、第１の整流手段の出力である全波整流電圧をスイッチング素子が直接スイッチングして電池を充電するためには、第２のインダクタの第１のインダクタに対する巻数比を上げて、第１の整流手段の全波整流電圧が低いときでも充電できるようにする必要がある。しかしそうすると、この電池に充電電流を流していないときに、ソフトスタートを用いずにスイッチング素子のスイッチングを開始して、負荷に低電流を流そうとしても瞬間的に大きな電流が流れてしまう。この瞬間的に大きな電流をソフトスタートを用いることによって抑制しようとするものである。
【００２３】
請求項１８の発明は、請求項１乃至１６いずれかの発明において、出力情報検知手段の出力情報をスイッチング制御手段にフィードバックし、スイッチング制御手段は、前記フィードバックされた出力情報と所定の目標出力量とに基づいて前記負荷に供給される出力量が前記目標出力量になるよう前記スイッチング素子のスイッチングを制御することを特徴とし、正確な出力量を負荷に供給することができる。
【００２４】
請求項１９の発明は、請求項１８の発明において、負荷の状況を検知する負荷状況検知手段を備え、前記負荷状況検知手段の検知状況により目標出力量を可変することを特徴とし、負荷の状況を検知して制御することで、負荷にダメージを与えることを無くすことができる。
【００２５】
請求項２０の発明は、請求項１乃至１９いずれかの発明において、前記負荷に供給される出力量が所定の目標出力量になるように、前記しきい値は、出力情報検知手段の出力情報に応じて変更されることを特徴とし、出力情報検知手段の出力情報をフィードバックすることで低コストの回路構成で、低出力を負荷に供給することができる。
【００２６】
請求項２１の発明は、請求項１乃至２０いずれかの発明において、前記比較器は、ヒステリシス特性を有することを特徴とし、ノイズに強く安定した出力を得ることができる。
【００２７】
請求項２２の発明は、請求項２１の発明において、前記負荷に供給される出力量が所定の目標出力量になるように、前記比較器の有するヒステリシス特性は、出力情報検知手段の出力情報に応じてヒステリシス幅を可変できることを特徴とし、ノイズに強く安定した低出力を負荷に供給することができる。
【００２８】
請求項２３の発明は、請求項１乃至２２いずれかの発明において、前記負荷に供給される出力量を所定の目標出力量にするために出力情報検知手段の出力情報をサンプリングで読み取るときは、交流電源の２倍の周期に同期しない周期でサンプリングすることを特徴とし、正確且つ安定した出力を得ることができる。
【００２９】
請求項２４の発明は、請求項１乃至２３いずれかの発明において、前記第１のインダクタに並列にコンデンサが接続されて、共振型のインバータ回路を構成することを特徴とし、インバータの回路方式を共振型とすることにより損失の少ない低ノイズの電源装置にすることができる。なお、スイッチング素子２石を交互にオン・オフさせるハーフブリッジ方式またはプッシュプル方式では、一般的にデッドタイム一定の周波数制御が用いられるが、負荷の大小により共振周波数が合わなくなりスイッチング損失が大きくなるが、本発明では負荷が大きいときの共振周波数に合わせておけば、負荷が小さいときにおいても低損失を維持することができる。
【００３０】
請求項２５の発明は、請求項１乃至２４いずれかの発明において、前記第１のインダクタと第２のインダクタとは、着脱可能、且つ互いに非接触であることを特徴とし、負荷を簡単に着脱でき、水まわりやほこりの多いところでも使用できる。
【００３１】
請求項２６の発明は、請求項１の発明において、スイッチング制御回路は、前記負荷に供給される出力量が前記目標出力量になるように前記周波数制御およびＰＷＭ制御を行って前記負荷に供給される出力のピークを抑制する制御と、前記スイッチング素子をスイッチングさせる動作とスイッチング停止させる動作とを行う制御とを所定の目標出力量に応じて切替える機能を備えることを特徴とし、目標出力量に応じて制御方法を自動的に切替えることにより、部品点数が少なく、安価で、高調波電流が少なく、且つ広い制御性を有することができる。
【００３２】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
【００３３】
（参考例１）
図１は、本参考例１の回路構成を示す。本参考例１は、交流電源ＡＣと、交流電源ＡＣの出力を全波整流する第１の整流手段を構成する整流ブリッジＢ１と、整流ブリッジＢ１の出力端間に接続されるセラミックコンデンサＣ１と、整流ブリッジＢ１の正出力に接続される第１のインダクタを構成するインダクタＬ１、Ｌ２と、インダクタＬ１、Ｌ２に各ドレインを接続され整流ブリッジＢ１の負出力に各ソースを接続されるスイッチング素子であるＦＥＴＱ１、Ｑ２と、インダクタＬ１、Ｌ２の直列回路に並列に接続されてインダクタＬ１、Ｌ２とで共振回路を構成する共振コンデンサＣ２と、インダクタＬ１、Ｌ２とでトランスを構成しインダクタＬ１、Ｌ２と磁気結合している第２のインダクタを構成するインダクタＬ３、Ｌ４の直列回路と、インダクタＬ３に一端を接続されるダイオードＤ１及びインダクタＬ４に一端を接続されダイオードＤ１とで第２の整流手段を構成するダイオードＤ２と、ダイオードＤ１、Ｄ２の各他端の接続中点に接続される平滑用チョークコイルＬ５と、チョークコイルＬ５の出力端とインダクタＬ３、Ｌ４の接続中点との間に接続される平滑用コンデンサＣ４と、平滑用コンデンサＣ４に並列に接続される負荷４と、負荷４に供給される電流、電圧または電力の出力情報を検知する出力情報検知手段を構成する出力検知回路３と、交流電源ＡＣの電圧及び位相の検出手段を含み交流電源ＡＣの周期に同期した同期情報を出力する入力電源同期検出回路６と、出力検知回路３の出力情報に基づいてＦＥＴ制御回路１ａにＦＥＴＱ１、Ｑ２を周波数制御させる周波数制御回路１ｂと、出力検知回路３の出力情報と入力電源同期検出回路６の同期情報とに基づいてＦＥＴ制御回路１ａにＦＥＴＱ１、Ｑ２をＰＷＭ制御させるＰＷＭ制御回路１ｃと、周波数制御回路１ｂとＰＷＭ制御回路１ｃとによってＦＥＴＱ１、Ｑ２のスイッチング動作を制御するＦＥＴ制御回路１ａとからなる。ここで、ＦＥＴ制御回路１ａと周波数制御回路１ｂとＰＷＭ制御回路１ｃとでＦＥＴＱ１、Ｑ２のスイッチング動作を制御して負荷４に供給される出力のピークを抑制するスイッチング制御手段を構成する。
【００３４】
交流電源ＡＣの出力を第１の整流手段を構成する整流ブリッジＢ１により全波整流された全波整流電圧ＶＣ１は、整流ブリッジＢ１の出力端に接続されたセラミックコンデンサＣ１に入力される。しかし、十分な静電容量を得ることのできる電解コンデンサとは異なり、静電容量の小さいセラミックコンデンサＣ１では整流ブリッジＢ１の全波整流電圧ＶＣ１は十分に平滑されず、波形は全波整流波形となる。しかし、電解コンデンサで平滑した場合と比べて高い力率を得ることができ、入力電流Ｉｉｎに含まれる高調波成分を低減させることができる。また比較的寿命の短い電解コンデンサを用いていないので、電源装置の寿命を長くすることができる。整流ブリッジＢ１から出力された全波整流電圧ＶＣ１は、インダクタＬ１、Ｌ２と共振コンデンサＣ２とＦＥＴＱ１、Ｑ２とから構成される共振型インバータ回路に入力され、ＦＥＴＱ１、Ｑ２を高周波で交互にオン・オフさせることによりインダクタＬ１、Ｌ２に高周波電流を供給し、インダクタＬ３、Ｌ４の両端に電圧を誘起させ、ダイオードＤ１、Ｄ２で全波整流され、平滑用チョークコイルＬ５と平滑用コンデンサＣ４により平滑され、負荷４に出力が供給される。
【００３５】
本参考例１では、負荷４への出力を制御する制御系は２つの制御系からなり、出力検知回路３と周波数制御回路１ｂとＦＥＴ制御回路１ａとからなるフィードバックループは負荷４に供給する出力が大きい時に用いる高出力用の第１制御系を構成し、出力検知回路３とＰＷＭ制御回路１ｃとＦＥＴ制御回路１ａとからなるフィードバックループと入力電源同期検出回路６とは負荷４に供給する出力が小さい時に用いる低出力用の第２制御系を構成する。
【００３６】
負荷４に高出力を供給する時は、全波整流電圧ＶＣ１に対して、ＦＥＴＱ１、Ｑ２のスイッチング周波数を一定にしてスイッチング動作を行わせると、全波整流電圧ＶＣ１は周期的に大きさが変わるので、負荷４に供給される出力も周期的に大きさが変わり、インダクタＬ３、Ｌ４、ダイオードＤ１、Ｄ２、平滑用チョークコイルＬ５、平滑用コンデンサＣ４の各部品の選定時には出力のピークに合わせて選定しなければならず、部品の大型化、コストの上昇につながっていた。そこで、本参考例１の高出力用の第１制御系では、負荷４に供給される出力が大きいとき、即ち整流ブリッジＢ１から出力された全波整流電圧ＶＣ１が大きい時は、周波数制御回路１ｂはＦＥＴＱ１、Ｑ２のスイッチング周波数を上げるようにＦＥＴ制御回路１ａを制御することで、ＦＥＴ制御回路１ａは負荷４に供給する出力を下げる方向に制御し、負荷４に供給される出力が小さいとき、即ち整流ブリッジＢ１から出力された全波整流電圧ＶＣ１が小さい時は、周波数制御回路１ｂはＦＥＴＱ１、Ｑ２のスイッチング周波数を下げるようにＦＥＴ制御回路１ａを制御することで、ＦＥＴ制御回路１ａは負荷４に供給する出力を上げる方向に制御して、負荷４に供給する出力のピークを抑制している。このように負荷４に供給する出力のピークを抑制することで、部品の小型化、コストの低減を行うことができる。なお、このとき低出力用の第２制御系は動作させないようにしておく。
【００３７】
負荷４に低出力を供給する時は、ＦＥＴＱ１、Ｑ２のスイッチング周波数が高くなりすぎるためノイズ及び制御性の問題が生じる。そこで、本参考例１の低出力用の第２制御系では、高出力用の第１制御系には一定に制御させておき、ＰＷＭ制御回路１ｃは、入力電源同期検出回路６によって検出した交流電源ＡＣの周期に同期させた所定の時間幅だけＦＥＴＱ１、Ｑ２のスイッチング動作を停止させて出力を調整し、負荷４に低出力を供給する。
【００３８】
（参考例２）
図２は、本参考例２の回路構成を示す。前記参考例１の回路構成を示す図１と同一の要素には同一の符号を付して説明は省略する。図３（ａ）は、整流ブリッジＢ１の全波整流電圧ＶＣ１の波形を示す。この全波整流電圧ＶＣ１で、ＦＥＴＱ１、Ｑ２が同時にオンすることのないように一定の周波数で交互にオン・オフスイッチングをしたときの入力電流Ｉｉｎの波形と入力電圧Ｖｉｎの波形とは図３（ｂ）に示される。このとき、負荷４に供給される出力の波形は図３（ｃ）に示されるようにピークを有しているために、部品をこの出力のピークに合わせて選定しなければならず、部品の大型化、コストの上昇につながっていた。
【００３９】
そこで本参考例２ではまず、負荷４に供給している出力量がある目標出力量になるように、出力フィードバック回路２は、出力検知回路３で検知した出力情報に基づいて、スイッチング制御回路１がＦＥＴＱ１、Ｑ２のスイッチングを制御するための制御情報をスイッチング制御回路１に伝達する。即ち、出力量が目標出力量を超えると、出力フィードバック回路２はスイッチング制御回路１のスイッチング周波数を上げるようにする制御信号をスイッチング制御回路１に出力し、スイッチング制御回路１はＦＥＴＱ１、Ｑ２のスイッチング周波数を上げて、出力電流を抑制して、出力量を抑制する。逆に出力量が目標出力量未満のときは、出力フィードバック回路２はスイッチング制御回路１のスイッチング周波数を下げるようにする制御信号をスイッチング制御回路１に出力し、スイッチング制御回路１はＦＥＴＱ１、Ｑ２のスイッチング周波数を下げて、出力電流を増加させて、出力量を可能な限り目標出力量に近づけるようにする。このようにスイッチング制御回路１が周波数制御を行うと、負荷４に供給される出力は、図４（ａ）に示されるように出力のピークを抑制することができる。また、入力電流Ｉｉｎの波形と入力電圧Ｖｉｎの波形とは図４（ｂ）に示されるようになり、入力電流Ｉｉｎもピークを抑制された波形となる。またコンデンサＣ１がセラミックコンデンサであるので、コンデンサＣ１を電解コンデンサとした場合に比べて入力電圧Ｖｉｎと入力電流Ｉｉｎとの力率は高く、入力電流Ｉｉｎに含まれる高調波電流は少なくなっている。
【００４０】
なお、本参考例２では、スイッチング制御手段１がＦＥＴＱ１、Ｑ２を周波数制御しているが、出力量が目標出力量を超えると、出力フィードバック回路２はスイッチング制御回路１のスイッチング周波数を一定にして、スイッチング時のオン幅を小さくする制御信号をスイッチング制御回路１に出力し、スイッチング制御回路１はＦＥＴＱ１、Ｑ２のスイッチング時のオン幅を小さくして、出力電流を抑制して、出力量を抑制し、逆に出力量が目標出力量未満のときは、出力フィードバック回路２はスイッチング制御回路１のスイッチング周波数一定で、スイッチング時のオン幅を大きくする制御信号をスイッチング制御回路１に出力し、スイッチング制御回路１はＦＥＴＱ１、Ｑ２のスイッチング時のオン幅を大きくして、出力電流を増加させて、出力量を可能な限り目標出力量に近づけるようにするＰＷＭ制御を行っても前記周波数制御と同様の効果を得ることができる。
【００４１】
また、負荷４に供給する出力が大きい場合はスイッチング制御手段１は周波数制御を行い、負荷４に供給する出力が小さい場合はＰＷＭ制御を行うことにより広範囲の出力制御を行うことができる。
【００４２】
なお本参考例２では、インダクタＬ１、Ｌ２に並列に共振コンデンサＣ２、Ｃ３が各々接続されており、前記参考例１と同様に共振回路を構成している。
【００４３】
（参考例３）
本参考例３は、図５に示すように、前記参考例２を示す図２の負荷４を定電圧負荷４（ａ）としたもので、それ以外の構成は前記参考例２と同様であり同一の要素には同一の符号を付して説明は省略する。
【００４４】
（参考例４）
本参考例４は、図６に示すように、前記参考例２を示す図２の負荷４を二次電池４（ｂ）としたもので、それ以外の構成は前記参考例２と同様であり同一の要素には同一の符号を付して説明は省略する。
【００４５】
（参考例５）
本参考例５は、図７に示すように、前記参考例２を示す図２の出力検知回路３を負荷４の両端電圧Ｖ２を検知する出力電圧検知回路３ａとしたもので、それ以外の構成は前記参考例２と同様であり同一の要素には同一の符号を付して説明は省略する。本参考例５では、検知する出力情報として負荷４の両端電圧Ｖ２の値を用いて、前記参考例２と同様の制御を行って同様の効果を得ることができる。
【００４６】
（参考例６）
本参考例６は、図８に示すように、前記参考例２を示す図２の出力検知回路３を、負荷４を流れる出力電流Ｉ２を検知する出力電流検知回路３ｂとしたもので、それ以外の構成は前記参考例２と同様であり同一の要素には同一の符号を付して説明は省略する。本参考例６では、検知する出力情報として負荷４を流れる出力電流Ｉ２の値を用いて、前記参考例２と同様の制御を行って同様の効果を得ることができる。
【００４７】
（参考例７）
本参考例７は、図９に示すように、前記参考例２を示す図２にシステム制御回路５を付加したものであり、それ以外の構成は前記参考例２と同様であり同一の要素には同一の符号を付して説明は省略する。前記参考例２の制御方法を保った状態でシステム制御回路５は、出力電流検知回路３ｂが検知した負荷４を流れる出力電流Ｉ２の値に応じて、ＦＥＴＱ１、Ｑ２を所定の一定時間スイッチングさせ、また所定の一定時間スイッチングを停止させるようにスイッチング制御回路１に信号を送信することを繰り返すことにより、出力電流Ｉ２の一定の出力量を負荷４に供給することができる。
【００４８】
このときの出力電流Ｉ２の波形は、図１０に示すように、スイッチング期間中は図４（ａ）と同様の波形が出力され、スイッチング停止期間中には、出力電流Ｉ２は出力されない。このスイッチング期間とスイッチング停止期間との各時間を可変して、出力電流Ｉ２の所定の出力量を得ることができる。
【００４９】
（参考例８）
本参考例８は図１１に示すように、前記参考例７を示す図９に交流電源ＡＣの電圧及び位相の検出手段を含み交流電源ＡＣの周期に同期した同期情報を出力する入力電源同期検出回路６を付加したものであり、それ以外の構成は前記参考例７と同様であり同一の要素には同一の符号を付して説明は省略する。
【００５０】
本参考例８では、前記参考例２の制御方法を保った状態で、入力電源同期検出回路６が交流電源ＡＣの電圧と位相とに応じた同期情報をシステム制御回路５に出力することで、システム制御回路５は交流電源ＡＣの周期に同期させた所定の時間幅だけＦＥＴＱ１、Ｑ２のスイッチング動作を停止させて、負荷４に供給する出力量を制御することができる。
【００５１】
例えば、システム制御回路５が交流電源ＡＣの電圧のゼロクロス地点を挟む一定時間ｔのみＦＥＴＱ１、Ｑ２がスイッチングを行うようスイッチング制御回路１を制御した場合は、図１２に示すような全波整流電圧ＶＣ１の波形に対する出力電流Ｉ２の波形を得ることができる。
【００５２】
システム制御回路５が交流電源ＡＣの電圧のゼロクロス地点の近傍から前記スイッチング素子のスイッチングを開始させて一定時間ｔのみスイッチングを行わせ、次のゼロクロス地点までに前記スイッチングを停止させることを繰り返すようにスイッチング制御回路１を制御した場合は、図１３（ａ）に示すような全波整流電圧ＶＣ１の波形に対する出力電流Ｉ２の波形を得ることができる。
【００５３】
システム制御回路５が交流電源ＡＣの電圧のゼロクロス地点の近傍で前記スイッチング素子のスイッチングを停止させ、次のゼロクロス地点までに前記スイッチングを開始させて一定時間ｔのみスイッチングを行わせることを繰り返すようにスイッチング制御回路１を制御した場合は、図１３（ｂ）に示すような全波整流電圧ＶＣ１の波形に対する出力電流Ｉ２の波形を得ることができる。
【００５４】
また、システム制御回路５が交流電源ＡＣの電圧の最大絶対値地点を挟み、且つ電圧のゼロクロス地点を含まない一定時間ｔの区間のみ、前記スイッチング素子をスイッチングさせるようにスイッチング制御回路１を制御した場合は、図１３（ｃ）に示すような全波整流電圧ＶＣ１の波形に対する出力電流Ｉ２の波形を得ることができ、ゼロクロス地点付近でスイッチングしないので高調波電流を低減させることができる。
【００５５】
図１２において入力電源同期検出回路６から得た同期情報によりシステム制御回路５が交流電源ＡＣの電圧のゼロクロス地点を挟む一定時間ｔのみＦＥＴＱ１、Ｑ２をスイッチングさせるようにスイッチング制御回路１を制御しているが、このスイッチング動作を交流電源ＡＣの電圧のゼロクロス地点毎に行うのではなく、例えばゼロクロス地点の１回毎に行うことにより図１４に示すような全波整流電圧ＶＣ１の波形に対する出力電流Ｉ２の波形を得ることができ、前記図１２に示す出力電流Ｉ２の出力量の約２分の１の出力量を得ることができる。また、このスイッチング動作をゼロクロス地点の３回に１回行うことにより図１５に示すような全波整流電圧ＶＣ１の波形に対する出力電流Ｉ２の波形を得ることができ、前記図１２に示す出力電流Ｉ２の出力量の約３分の１の出力量を得ることができる。このように交流電源ＡＣの電圧のゼロクロス地点毎にスイッチング動作をさせる割合を変更することによって、出力電流Ｉ２の出力量を制御することができる。
【００５６】
次に、図１６（ａ）に示す全波整流電圧ＶＣ１の波形に対する出力電流Ｉ２の波形のようスイッチング時間ｔを小さくすれば出力電流Ｉ２の出力量を小さくすることができ、図１６（ｂ）に示す全波整流電圧ＶＣ１の波形に対する出力電流Ｉ２の波形のようスイッチングさせる時間ｔを大きくすれば出力電流Ｉ２の出力量を大きくすることができる。このようにスイッチングさせる時間ｔを変更することによっても、出力電流Ｉ２の出力量を制御することができる。
【００５７】
また、入力電源同期検出回路６から得た情報によりシステム制御回路５が、交流電源ＡＣの周期に同期させて、ＦＥＴ素子Ｑ１、Ｑ２を交流電源ＡＣの電圧の第１のゼロクロス地点近傍から所定のゼロクロス地点の数後の第２ゼロクロス近傍までスイッチングさせ、前記第２のゼロクロス地点から所定のゼロクロス地点の数後の第３のゼロクロス地点近傍までスイッチング停止させる動作を繰り返すようスイッチング制御回路１を制御する場合、前記ゼロクロス地点の各所定の数を変更することで、出力電流Ｉ２の出力量を制御することができる。例えば図１７に示す全波整流電圧ＶＣ１の波形に対する出力電流Ｉ２の波形のように、交流電源ＡＣの周期に同期させて、ＦＥＴＱ１、Ｑ２を交流電源ＡＣの電圧の第１のゼロクロス地点Ｚ１近傍から次のゼロクロス地点である第２ゼロクロス地点Ｚ２近傍までスイッチングさせ、第２のゼロクロス地点Ｚ２から次のゼロクロス地点である第３のゼロクロス地点Ｚ３近傍までスイッチング停止させる動作を繰り返すと、図４（ａ）に示すスイッチングを停止させない出力電流Ｉ２の約２分の１の出力量になる。また、図１８に示す全波整流電圧ＶＣ１の波形に対する出力電流Ｉ２の波形のように、ＦＥＴ素子Ｑ１、Ｑ２を交流電源ＡＣの電圧の第１のゼロクロス地点近傍Ｚ４から次のゼロクロス地点である第２ゼロクロスＺ５近傍までスイッチングさせ、第２のゼロクロス地点Ｚ５からゼロクロス地点２つ後の第３のゼロクロス地点Ｚ６近傍までスイッチング停止させる動作を繰り返すと、図４（ａ）に示すスイッチングを停止させない出力電流Ｉ２の約３分の１の出力量になる。
【００５８】
なお、本参考例８においてスイッチングの停止状態からスイッチングを開始する際には、スイッチング制御回路１はスイッチング周波数を上げた状態からスイッチングを始めるソフトスタート制御を行い、スイッチング開始時の過渡現象により流れる過渡電流を抑えることができ、本回路及び負荷４に悪影響を与えないことができる。ソフトスタート制御を行わないときと、ソフトスタートを行ったときとの各出力電流Ｉ２の波形を図１９（ａ）、（ｂ）に示す。図１９（ｂ）に示すソフトスタート制御を行ったときの出力電流Ｉ２の過渡電流は、図１９（ａ）に示すソフトスタート制御を行わなかったときの出力電流Ｉ２の過渡電流よりも抑えられている。
【００５９】
（参考例９）
本参考例９は、図２０に示すように、前記参考例８を示す図１１に負荷４の温度及び電圧を検出する負荷情報検出回路７を付加したものであり、それ以外の構成は前記参考例８と同様であり同一の要素には同一の符号を付して説明は省略する。本参考例９において、出力フィードバック回路２が、出力電流検知回路３ｂによって検知した出力電流Ｉ２の負荷４に対する平均出力電流量をシステム制御回路５に常に送信することにより、システム制御回路５は常に平均出力電流量を知ることができる。この平均出力電流量が、システム制御回路５が有している目標出力量に満たない場合は、システム制御回路５は出力フィードバック回路２に目標出力量に満たないことを伝達し、出力フィードバック回路２はスイッチング制御回路１へ出力電流Ｉ２の最大値を大きくするためにＦＥＴＱ１、Ｑ２のスイッチング周波数を低くするフィードバック信号１００を送信する。逆に平均出力電流量が、システム制御回路５が有している目標出力量を超えている場合は、システム制御回路５は出力フィードバック回路２に目標出力量を超えていることを伝達し、出力フィードバック回路２はスイッチング制御回路１へ出力電流Ｉ２の最大値を小さくするためにＦＥＴＱ１、Ｑ２のスイッチング周波数を高くするフィードバック信号１００を送信する。また、平均出力電流量がシステム制御回路５が有する目標出力量と同値の場合はそのままの状態を維持するために出力フィードバック回路２がスイッチング制御回路１に送信するフィードバック信号１００に変更を与えない。このようなフィードバック制御を行うことで出力電流Ｉ２の平均出力電流量を目標出力量にすることができ、図２１は、出力電流Ｉ２の平均出力電流量が目標出力量になるよう制御されていくときの出力電流Ｉ２の波形を示す。
【００６０】
しかし、前記の制御方法では負荷４に供給する出力を低出力にする低出力制御の場合、ＦＥＴＱ１、Ｑ２のスイッチング周波数が高くなりすぎるため、ノイズ及び制御性の問題が生じる。したがって低出力制御の場合は、フィードバック信号１００のフィードバック量をある一定値に固定した状態で、入力電源同期検出回路６から得た同期情報によりシステム制御回路５が交流電源ＡＣのゼロクロス地点を挟む所定の時間のみＦＥＴＱ１、Ｑ２をスイッチングさせるようにスイッチング制御回路１を制御する。そして、平均出力電流量がシステム制御回路５が有する目標出力量に満たない場合は、システム制御回路５はＦＥＴＱ１、Ｑ２をスイッチングさせる所定の時間を微小時間だけ増やすようにスイッチング制御回路１へフィードバック信号１０１を送信する。それでも平均出力電流量が目標出力量に満たない場合は同様の動作を行う。逆に平均出力電流量がシステム制御回路５が有する目標出力量を超えている場合は、システム制御回路５はＦＥＴＱ１、Ｑ２をスイッチングさせる所定の時間を微小時間だけ減らすようにスイッチング制御回路１へフィードバック信号１０１を送信する。それでも平均出力電流量が目標出力量を超えている場合は同様の動作を行う。また、平均出力電流量がシステム制御回路５が有する目標出力量と同値の場合は、そのままの状態を維持するためにシステム制御回路５はＦＥＴＱ１、Ｑ２をスイッチングさせる所定の時間を変更しないフィードバック信号１０１をスイッチング制御回路１に送信する。このようなフィードバック制御を行うことにより、低出力制御時の出力電流Ｉ２の平均出力電流量を目標出力量にすることができる。
【００６１】
なお、負荷情報検出回路７から、負荷４の温度及び電圧の情報をシステム制御回路５が得ることにより、システム制御回路５が有する目標出力量を変更した場合においても本参考例９の制御方法により平均出力電流量を目標出力量にすることができる。
【００６２】
（参考例１０）
本参考例１０は、図２２に示すように交流電源ＡＣの電圧及び位相の検出手段を含み交流電源ＡＣの周期に同期した同期情報を出力する入力電源同期検出回路６を、交流電源ＡＣの電圧及び位相の検出手段であり交流電源ＡＣを整流する第３の整流手段である整流ブリッジＢ３と、整流ブリッジＢ３の出力端に接続された抵抗Ｒ１、Ｒ２の直列回路と、反転入力端子を抵抗Ｒ１と抵抗Ｒ２との接続中点に接続し、非反転入力端子を定電圧源Ｅに接続したコンパレータ２０とから構成し、コンパレータ２０の出力をスイッチング制御回路１に接続している。スイッチング制御回路１は、コンパレータ２０の出力がＨｉｇｈの期間のみ、ＦＥＴＱ１、Ｑ２をスイッチングさせるよう制御する。このときのコンパレータ２０の反転入力端子の電圧Ｓ１と、コンパレータ２０のしきい値電圧Ｓ２と、コンパレータ２０の出力Ｓ３と、出力電流Ｉ２との各波形を図２３に示し、本参考例１０ではコンパレータ２０のしきい値電圧Ｓ２を適切に選ぶことによりＦＥＴＱ１、Ｑ２がスイッチングしている期間を調整して、低出力を負荷４に供給することができる。
【００６３】
（実施形態１）
本実施形態１は、図２４に示すように前記参考例１０を示す図２２の整流ブロックＢ３の出力端間にコンデンサＣ５を接続することで、整流ブロックＢ３の出力電圧を平滑して、コンパレータ２０の反転入力端子の電圧Ｓ１の最小値を０Ｖより大きくしたもので、電圧Ｓ１の最小値より小さい定電圧源Ｅ１の出力電圧（コンパレータ２０のしきい値電圧Ｓ２）の生成を容易にしている。ここで図２５（ａ）に示すように、定電圧源Ｅ１の出力電圧（コンパレータ２０のしきい値電圧Ｓ２）を電圧Ｓ１の最大値より大きい値とすることで、コンパレータ２０の出力Ｓ３はＨｉｇｈに保たれ、このＨｉｇｈ状態の出力Ｓ３を入力されている間スイッチング制御回路１はＦＥＴＱ１、Ｑ２をスイッチングさせて、出力電流Ｉ２を負荷４に供給する。次に図２５（ｂ）に示すように、定電圧源Ｅ１の出力電圧（コンパレータ２０のしきい値電圧Ｓ２）を電圧Ｓ１の最小値より小さい値とすることで、コンパレータ２０の出力Ｓ３はＬｏｗに保たれ、このＬｏｗ状態の出力Ｓ３を入力されている間スイッチング制御回路１はＦＥＴＱ１、Ｑ２のスイッチングを停止させて、出力電流Ｉ２の負荷４への供給を停止する。このように本実施形態１では、ＦＥＴＱ１、Ｑ２のスイッチングの連続動作、及び連続停止を行うことができる。
【００６４】
（実施形態２）
本実施形態２の回路構成を図２６に示す。前記実施形態１を示す図２４の具体回路例であり、図２４と同一の要素には同一の符号を付して説明は省略する。本実施形態２では、出力電流検知回路３ｂは、負荷である二次電池４ｂに直列に接続された抵抗Ｒ０で構成され、出力フィードバック回路２は、一端を抵抗Ｒ０に接続された抵抗Ｒ２９と、抵抗Ｒ２９の他端を反転入力端子に接続されたオペアンプ２２と、オペアンプ２２の出力と反転入力端子間に接続された抵抗Ｒ６とコンデンサＣ１１との並列回路と、接続中点をオペアンプ２２の非反転入力端子に接続された抵抗Ｒ４、Ｒ５の直列回路と、抵抗Ｒ５に並列に接続されたコンデンサＣ１０と、オペアンプ２２の出力を非反転入力端子に接続されたオペアンプ２３と、オペアンプ２３の反転入力端子に接続された抵抗Ｒ８とトランジスタＴ１との直列回路と、トランジスタＴ１のベースに一端を接続された抵抗Ｒ１２と、抵抗Ｒ１２の他端に接続された電解コンデンサＣ１８と、オペアンプ２３の出力に接続された抵抗Ｒ９、Ｒ１０の直列回路と抵抗Ｒ１１とツェナダイオードＺＤ３とダイオードＤ３との直列回路とから構成される。システム制御回路５は、マイコン２４と、マイコン２４の入力端子に接続されたコンデンサＣ１２と一端をオペアンプ２２の出力に接続され他端をマイコン２４の前記入力端子に接続された抵抗Ｒ７と、マイコン２４の出力端子に接続された抵抗Ｒ１３、Ｒ１４と、マイコン２４の別の出力端子に一端を接続された抵抗Ｒ１５、Ｒ１７と、抵抗Ｒ１７の他端にベースを接続されたトランジスタＴ２と、トランジスタＴ２のベースに接続された電解コンデンサＣ１３と、トランジスタＴ２のコレクタに接続された抵抗Ｒ１６と、トランジスタＴ２のエミッタにフォトダイオードを接続されたフォトカプラＦＣ２と、出力フィードバック回路２のダイオードＤ３にフォトダイオードを接続されたフォトカプラＦＣ１とから構成される。スイッチング制御回路１は、スイッチングレギュレータＩＣ２１と、スイッチングレギュレータＩＣ２１と定電圧Ｖｃｃとに接続されたコンデンサＣ１４と、スイッチングレギュレータＩＣ２１の内部回路とで発振器を構成する抵抗Ｒ１８とコンデンサＣ１５との並列回路及び抵抗Ｒ２１とコンデンサＣ１７との並列回路と、フォトカプラＦＣ１のトランジスタのコレクタとスイッチングレギュレータＩＣ２１の入力端子との間に接続された抵抗Ｒ１９と、スイッチングレギュレータＩＣ２１に接続された抵抗Ｒ２０、コンデンサＣ１６と、スイッチングレギュレータＩＣ２１の出力端子に接続されたＦＥＴＱ１、Ｑ２の各ゲート抵抗である抵抗Ｒ２２、Ｒ２３とから構成される。入力電源同期検出回路６は、交流電源ＡＣを整流する第３の整流手段である整流ブリッジＢ３と、整流ブリッジＢ３の出力端間に接続された抵抗Ｒ１、Ｒ２の直列回路、コンデンサＣ５及び抵抗Ｒ２８と、反転入力端子を抵抗Ｒ１と抵抗Ｒ２との接続中点に接続され、非反転入力端子を抵抗Ｒ２４と抵抗Ｒ２５との接続中点に接続され、出力をプルアップ抵抗Ｒ２７とスイッチングレギュレータＩＣ２１の入力に接続されたコンパレータ２０と、抵抗Ｒ２４と抵抗Ｒ２５との接続中点に一端を接続され他端をフォトカプラＦＣ２のトランジスタのコレクタに接続された抵抗Ｒ２６とから構成される。
【００６５】
出力電流Ｉ２は抵抗Ｒ０の両端電圧として検知され、オペアンプ２２を介して抵抗Ｒ７とコンデンサＣ１２との積分回路により平均された出力を平均出力電流量としてマイコン２４と非反転増幅器を構成するオペアンプ２３とに出力する。したがってマイコン２４は常に平均出力電流量を検知することができる。マイコン２４は平均出力電流量と目標出力量とを比較して、平均出力電流量が目標出力量に満たないときは、マイコン２４はトランジスタＴ２をオフさせてフォトカプラＦＣ２をオフさせる。そうして抵抗Ｒ２６をグランドから切り離すことでコンパレータ２０のしきい値電圧Ｓ２は、定電圧Ｖｃｃを抵抗Ｒ２４と抵抗Ｒ２５とで分圧した値となる。平均出力電流量が目標出力量を超えているときは、マイコン２４はトランジスタＴ２をオンさせてフォトカプラＦＣ２をオンさせる。そうして抵抗Ｒ２６を、フォトカプラＦＣ２を介してグランドに接続することでコンパレータ２０のしきい値電圧Ｓ２は、定電圧Ｖｃｃを抵抗Ｒ２４と抵抗Ｒ２５、Ｒ２６の並列回路とで分圧した値となり、平均出力電流量が目標出力量に満たないときのコンパレータ２０のしきい値電圧Ｓ２は、平均出力電流量が目標出力量を超えているときのコンパレータ２０のしきい値電圧Ｓ２よりも高くなる。図２７（ａ）に平均出力電流量が目標出力量に満たないときのコンパレータ２０の反転入力端子の電圧Ｓ１と、コンパレータ２０のしきい値電圧Ｓ２と、コンパレータ２０の出力Ｓ３と、出力電流Ｉ２との各波形を示し、出力電流量を増加させるために、コンパレータ２０のしきい値電圧Ｓ２を高くし、コンパレータ２０の出力Ｓ３がＨｉｇｈになっている時間を長くして、出力電流Ｉ２が出力される時間を長くしている。図２７（ｂ）に平均出力電流量が目標出力量を超えているときのコンパレータ２０の反転入力端子の電圧Ｓ１と、コンパレータ２０のしきい値電圧Ｓ２と、コンパレータ２０の出力Ｓ３と、出力電流Ｉ２との各波形を示し、出力電流量を減少させるために、コンパレータ２０のしきい値電圧Ｓ２を低くし、コンパレータ２０の出力Ｓ３がＨｉｇｈになっている時間を短くして、出力電流Ｉ２が出力される時間を短くしている。
【００６６】
また、オペアンプ２２から平均出力電流量を入力されたオペアンプ２３を含む非反転増幅回路は、マイコン２４からの信号によってトランジスタＴ１がオン・オフすることで増幅率を切替えられ、トランジスタＴ１をオンさせると非反転増幅回路の増幅率が大きくなりフォトカプラＦＣ１がオンして、フォトカプラＦＣ１を介して信号を入力されたスイッチングレギュレータＩＣ２１はスイッチング周波数を高くして出力電流Ｉ２を減少させる。マイコン２４がトランジスタＴ１をオフさせると非反転増幅回路の増幅率が小さくなりフォトカプラＦＣ１がオフして、フォトカプラＦＣ１を介して信号を入力されなくなったスイッチングレギュレータＩＣ２１はスイッチング周波数を低くして出力電流Ｉ２を増加させる。本実施形態２においては、フォトカプラＦＣ１を介して一定量のフィードバックをかけるように固定された状態で、フォトカプラＦＣ２を介してコンパレータ２０のしきい値電圧Ｓ２を切替えてコンパレータ２０の出力Ｓ３を制御することによってスイッチングレギュレータＩＣ２１がＦＥＴＱ１、Ｑ２のスイッチング動作時間とスイッチング停止時間とを制御して出力電流Ｉ２の平均出力電流量を制御している。
【００６７】
なお本実施形態２においては、交流電源ＡＣに直列にヒューズＦ１とインダクタＬ６ａ、Ｌ６ｂが接続され、ヒューズＦ１を介して交流電源ＡＣに並列にバリスタＨ１、抵抗Ｒ３、コンデンサＣ６が接続され、インダクタＬ６ａ、Ｌ６ｂを介して交流電源ＡＣに並列にコンデンサＣ７が接続され、コンデンサＣ７の両端が整流ブリッジＢ１の入力に接続される。また、ダイオードＤ１、Ｄ２に並列にコンデンサＣ８、Ｃ９が各々接続されており、インダクタＬ３、Ｌ４とで共振回路を構成している。そして、ＦＥＴＱ１、Ｑ２の各ゲート−ソース間にはツェナダイオードＺＤ１、ＺＤ２が接続され各ゲートの過電圧保護を図っている。
【００６８】
（実施形態３）
本実施形態３の回路構成を図２８に示す。前記実施形態２を示す図２６と同一の要素には同一の符号を付して説明は省略する。本実施形態３では、入力電源同期検出回路６のコンパレータ２０の非反転入力端子と出力との間に抵抗Ｒ３１を接続し、コンパレータ２０の非反転入力端子と抵抗Ｒ２４、Ｒ２５の接続中点との間に抵抗Ｒ３０を接続してコンパレータ２０にヒステリシス特性を持たせたことにより、ノイズに強い安定した出力を得ることができる。
【００６９】
図２９（ａ）に平均出力電流量が目標出力量に満たないときのコンパレータ２０の反転入力端子の電圧Ｓ１と、コンパレータ２０のしきい値電圧Ｓ２と、コンパレータ２０の出力Ｓ３と、出力電流Ｉ２との各波形を示し、前記実施形態２同様に、出力電流量を増加させるために、コンパレータ２０のしきい値電圧Ｓ２を高くし、コンパレータ２０の出力Ｓ３がＨｉｇｈになっている時間を長くして、出力電流Ｉ２が出力される時間を長くしている。図２９（ｂ）に平均出力電流量が目標出力量を超えているときのコンパレータ２０の反転入力端子の電圧Ｓ１と、コンパレータ２０のしきい値電圧Ｓ２と、コンパレータ２０の出力Ｓ３と、出力電流Ｉ２との各波形を示し、出力電流量を減少させるために、コンパレータ２０のしきい値電圧Ｓ２を低くし、コンパレータ２０の出力Ｓ３がＨｉｇｈになっている時間を短くして、出力電流Ｉ２が出力される時間を短くしている。本実施形態３では、コンパレータ２０の動作はヒステリシス幅を有しているのでノイズに強い安定した比較動作を行うことができ、出力を安定させることができる。
【００７０】
（実施形態４）
本実施形態４の回路構成を図３０に示す。前記実施形態３を示す図２８と同一の要素には同一の符号を付して説明は省略する。本実施形態４では、ヒステリシス付コンパレータ２０ａを用い、ヒステリシス幅はマイコン２４がトランジスタＴ２とフォトカプラＦＣ２とを介してヒステリシス付コンパレータ２０ａに信号を入力することでヒステリシス幅を変更することができる。図３１（ａ）に平均出力電流量が目標出力量に満たないときのヒステリシス付コンパレータ２０ａの反転入力端子の電圧Ｓ１と、ヒステリシス付コンパレータ２０ａのしきい値電圧Ｓ２と、ヒステリシス付コンパレータ２０ａの出力Ｓ３と、出力電流Ｉ２との各波形を示し、出力電流量を増加させるために、マイコン２４がヒステリシス付コンパレータ２０ａに対して信号を出力してヒステリシス幅を大きくすることで、コンパレータ２０の出力Ｓ３がＨｉｇｈになっている時間を長くして、出力電流Ｉ２が出力される時間を長くしている。図３１（ｂ）に平均出力電流量が目標出力量を超えているときのコンパレータ２０の反転入力端子の電圧Ｓ１と、コンパレータ２０のしきい値電圧Ｓ２と、コンパレータ２０の出力Ｓ３と、出力電流Ｉ２との各波形を示し、出力電流量を減少させるために、マイコン２４がヒステリシス付コンパレータ２０ａに対して信号を出力してヒステリシス幅を小さくすることで、コンパレータ２０の出力Ｓ３がＨｉｇｈになっている時間を短くして、出力電流Ｉ２が出力される時間を短くしている。
【００７１】
ここで、システム制御回路５のマイコン２４がオペアンプ２２から出力される平均出力電流量を示す信号を入力されて、所定のサンプリング間隔で前記平均出力電流量を示す信号のサンプリングを数回行い、その平均値を平均電流量とする場合に、所定のサンプリング間隔が交流電源ＡＣの周波数の２倍に近い値であると、出力電流Ｉ２が交流電源ＡＣと同期した波形であるため、マイコン２４が算出する平均電流量に大きな誤差を生じてしまう。例えば図３２に示すように、マイコン２４に入力される平均出力電流量を示す信号である電圧ＶＣＲの波形は交流電源ＡＣの周期と同じ周期を有し、交流電源ＡＣの周波数が５０Ｈｚのとき、マイコン２４が１０ｍｓｅｃのサンプリング間隔ｔｓ１でサンプリングを行った場合、平均出力電流量を示す電圧ＶＣＲの周期とサンプリング間隔ｔｓ１とは同期しているため、コンデンサＣ１２と抵抗Ｒ７とで平均出力電流量を示す電圧ＶＣＲを平滑しきれないときはマイコン２４で算出した平均電流量は実際の値と大きく変わってしまう。これを防ぐためにマイコン２４のサンプリング間隔を交流電源ＡＣの周期に同期しない例えば図３２のサンプリング間隔ｔｓ２にする必要がある。
【００７２】
（実施形態５）
本実施形態５の回路構成を図３３に示す。前記参考例１を示す図１と同一の要素には同一の符号を付して説明は省略する。本実施形態５では、第１のインダクタを構成するインダクタＬ１、Ｌ２と、第２のインダクタを構成するインダクタＬ３、Ｌ４とは、図３４に示すように着脱可能なトランス構造であり、インダクタＬ１、Ｌ２、インダクタＬ３、Ｌ４ともに外部とは絶縁物１０ａ、１０ｂにより絶縁された構造となっている。また、出力検知回路３で検知した出力情報は、非接触情報伝送回路８ａ、８ｂを介して周波数制御回路１ｂ、ＰＷＭ制御回路１ｃに送信される。ここで非接触情報伝送回路８ａと８ｂとはインダクタを用いており、互いに磁気結合によって信号の送受信を行うため、非接触で情報の伝送を行うことができる。したがって、負荷４を含む２次側の回路を取り換えることで容易に負荷４を取り換えることができる。また、インダクタＬ１、Ｌ２、インダクタＬ３、Ｌ４ともに外部とは絶縁された構造となっているので水まわり及びほこりの多い場所での使用に適している。
【００７３】
（実施形態６）
本実施形態６の回路構成を図３５に示す。前記実施形態３を示す図２８と同一の要素には同一の符号を付して説明は省略する。本実施形態６では、比較器２０の出力を分周し、分周した信号をスイッチングレギュレータＩＣ２１に出力する分周制御回路９を備え、マイコン２４はフォトカプラＦＣ３、ＦＣ４を介して分周制御回路９の入力端子Ｘ１、Ｘ２に信号を入力することで分周制御回路９の分周動作を制御している。マイコン２４は、負荷である二次電池４ｂへの充電電流である出力電流Ｉ２が大電流の場合、中電流の場合、小電流の場合の各場合に応じてその制御方法を変えている。
【００７４】
まず、大電流の出力電流Ｉ２が必要な場合は、マイコン２４はフォトカプラＦＣ３、ＦＣ４を介して分周制御回路９の入力端子Ｘ１、Ｘ２共にＬｏｗ信号を入力する。すると分周制御回路９はスイッチングレギュレータＩＣ２１への出力信号をＨｉｇｈに固定し、スイッチングレギュレータＩＣ２１はフォトカプラＦＣ１を介して入力される信号に応じて、ＦＥＴＱ１、Ｑ２を連続してスイッチングさせる。
【００７５】
このときのスイッチングレギュレータＩＣ２１の動作について説明する。出力電流Ｉ２は抵抗Ｒ０の両端電圧として検知され、オペアンプ２２を介して抵抗Ｒ７とコンデンサＣ１２との積分回路で平均された平均出力電流量を、マイコン２４と非反転増幅器を構成するオペアンプ２３とに出力する。したがってマイコン２４は常に平均出力電流量を検知することができる。オペアンプ２２から平均出力電流量を入力されたオペアンプ２３を含む非反転増幅回路は、平均出力電流量と目標出力量とを比較したマイコン２４からの信号によってトランジスタＴ１がオン・オフすることで増幅率を切替えられる。平均出力電流量が目標出力量を超えているときは、マイコン２４がトランジスタＴ１をオンさせることで非反転増幅回路の増幅率が大きくなりフォトカプラＦＣ１がオンして、フォトカプラＦＣ１を介して信号を入力されたスイッチングレギュレータＩＣ２１はスイッチング周波数を高くして出力電流Ｉ２を減少させる。平均出力電流量が目標出力量に満たないときは、マイコン２４がトランジスタＴ１をオフさせることで非反転増幅回路の増幅率が小さくなりフォトカプラＦＣ１がオフして、スイッチングレギュレータＩＣ２１はスイッチング周波数を低くして出力電流Ｉ２を増加させる。このときの出力電流Ｉ２を図３６（ｂ）に、コンパレータ２０の非反転入力端子の電圧Ｓ１を図３６（ａ）に示す。
【００７６】
次に、低電流の出力電流Ｉ２が必要な場合は、マイコン２４はフォトカプラＦＣ３、ＦＣ４を介して分周制御回路９の入力端子Ｘ１にＨｉｇｈ信号、Ｘ２にＬｏｗ信号を入力する。すると分周制御回路９は、コンパレータ２０から入力された信号をそのままスイッチングレギュレータＩＣ２１へ出力し、スイッチングレギュレータＩＣ２１は分周制御回路９から入力された信号がＨｉｇｈのときのみＦＥＴＱ１、Ｑ２をスイッチングさせる。
【００７７】
このときのスイッチングレギュレータＩＣ２１の動作について説明する。出力電流Ｉ２は抵抗Ｒ０の両端電圧として検知され、オペアンプ２２を介して抵抗Ｒ７とコンデンサＣ１２との積分回路で平均された平均出力電流量を、マイコン２４と非反転増幅器を構成するオペアンプ２３とに出力する。したがってマイコン２４は常に平均出力電流量を検知することができる。マイコン２４は平均出力電流量と目標出力量とを比較して、平均出力電流量が目標出力量に満たないときは、マイコン２４はトランジスタＴ２をオフさせてフォトカプラＦＣ２をオフさせる。そうして抵抗Ｒ２６をグランドから切り離すことでコンパレータ２０のしきい値電圧Ｓ２は、定電圧Ｖｃｃを抵抗Ｒ２４と抵抗Ｒ２５とで分圧した値となる。平均出力電流量が目標出力量を超えているときは、マイコン２４はトランジスタＴ２をオンさせてフォトカプラＦＣ２をオンさせる。そうして抵抗Ｒ２６を、フォトカプラＦＣ２を介してグランドに接続することでコンパレータ２０のしきい値電圧Ｓ２は、定電圧Ｖｃｃを抵抗Ｒ２４と抵抗Ｒ２５、Ｒ２６の並列回路とで分圧した値となり、平均出力電流量が目標出力量に満たないときのコンパレータ２０のしきい値電圧Ｓ２は、平均出力電流量が目標出力量を超えているときのコンパレータ２０のしきい値電圧Ｓ２よりも高くなり、平均出力電流量が目標出力量に満たないときにコンパレータ２０の出力Ｓ３がＨｉｇｈである時間は、平均出力電流量が目標出力量を超えているときにコンパレータ２０の出力Ｓ３がＨｉｇｈである時間よりも長くなり、平均出力電流量が目標出力量に満たないときには出力電流量を増加させ、平均出力電流量が目標出力量を超えているときは出力電流量を減少させる。このように低電流の出力電流Ｉ２が必要な場合は、フォトカプラＦＣ１を介して一定量のフィードバックをかけるように固定された状態で、フォトカプラＦＣ２を介してコンパレータ２０のしきい値電圧Ｓ２を切替えてコンパレータ２０の出力Ｓ３を制御することによってスイッチングレギュレータＩＣ２１がＦＥＴＱ１、Ｑ２のスイッチング動作時間とスイッチング停止時間とを制御して出力電流Ｉ２の平均出力電流量を制御している。このときの出力電流Ｉ２を図３６（ｄ）に示す。
【００７８】
そして、中電流の出力電流Ｉ２が必要な場合は、マイコン２４はフォトカプラＦＣ３、ＦＣ４を介して分周制御回路９の入力端子Ｘ１にＬｏｗ信号、Ｘ２にＨｉｇｈ信号を入力する。すると分周制御回路９は、コンパレータ２０から入力された信号を２分の１に分周した信号をスイッチングレギュレータＩＣ２１へ出力し、スイッチングレギュレータＩＣ２１は分周制御回路９から入力された信号がＨｉｇｈのときのみＦＥＴＱ１、Ｑ２をスイッチングさせる。
【００７９】
このときのスイッチングレギュレータＩＣ２１は前記出力電流Ｉ２が大電流の場合と同様に、フォトカプラＦＣ１を介して入力された信号に応じてＦＥＴＱ１、Ｑ２のスイッチング周波数を制御する。このときの出力電流Ｉ２を図３６（ｃ）に示す。
【００８０】
本実施形態６は、時間によって自動的に目標出力量が変更される場合、及び負荷である二次電池４ｂからの負荷情報により目標出力量が変更される場合（負荷情報検出回路は図示なし）にマイコン２４の指示によって自動的に前記３パターンの制御方法のうち目標出力量を達成できるいずれかの制御方法で制御される。
【００８１】
また、マイコン２４がフォトカプラＦＣ３、ＦＣ４を介して分周制御回路９の入力端子Ｘ１、Ｘ２共にＨｉｇｈ信号を入力すると、分周制御回路９はスイッチングレギュレータＩＣ２１への出力信号をＬｏｗに固定し、スイッチングレギュレータＩＣ２１はＦＥＴＱ１、Ｑ２のスイッチング動作を停止させて出力電流Ｉ２は出力しなくなる。このときの出力電流Ｉ２を図３６（ｅ）に示す。
【００８２】
【発明の効果】
請求項１の発明は、交流電源を整流する第１の整流手段と、高周波でスイッチングすることで前記第１の整流手段の整流出力を高周波電力に変換するスイッチング素子と、前記高周波電力を供給される第１のインダクタと、前記第１のインダクタと磁気結合している第２のインダクタと、前記第２のインダクタに誘起される電圧を整流する第２の整流手段と、前記第２の整流手段の整流出力を平滑するチョークコイルと、前記チョークコイルの出力端側に接続される負荷とで構成されるインバータ・コンバータ回路からなり、前記負荷に供給される出力情報を検知するための出力情報検知手段と、前記出力情報検知手段の出力情報と所定の目標出力量とに基づいて前記負荷に供給される出力量が前記目標出力量になるよう前記スイッチング素子のスイッチング動作を制御して前記負荷に供給される出力のピークを抑制するスイッチング制御手段と、交流電源を整流する第３の整流手段、第３の整流手段の出力端間に接続されたコンデンサ、第３の整流手段の出力値の最低値未満の値と最大値を超える値とに切替えられるしきい値と第３の整流手段の出力値とを比較する比較器で構成された交流電源の電圧及び位相の検出手段とを備え、前記スイッチング制御手段は、負荷に供給する出力が大きい場合は前記スイッチング動作を周波数制御し、負荷に供給する出力が小さい場合は前記スイッチング動作をＰＷＭ制御し、比較器の出力に応じて、スイッチング素子のスイッチング動作の連続停止、もしくは連続動作を行うので、第１の整流手段の全波整流電圧を電解コンデンサで平滑しないことにより、力率の向上及び入力電流に含まれる高調波ノイズ成分の削減を行うことができ、電解コンデンサが回路の中に入っていないので電源装置の寿命を長くすることができる。また、負荷に供給される出力に生じるピーク電力を抑制することで、ダイオード、コンデンサ、チョークコイル等の第２の整流手段及びその周辺回路に用いる部品を選定するときに、電圧、電流の最大定格の低い部品を選定することができ、部品を小型化、低コスト化することができる。さらに、スイッチング素子のスイッチング動作を周波数制御とＰＷＭ制御とを組合せて制御することで幅広い制御を行うことができる。したがって、低コストで、損失が少なく、高い力率を有し、高調波対策を行い、制御性に優れた電源装置を提供することができるという効果がある。さらに、第１の整流手段の全波整流出力の周期にスイッチング素子のスイッチングを同期させると、スイッチング素子のスイッチング停止時に全波整流出力がほぼ一定となって同期がとれなくなる場合があるが、交流電源の周期にスイッチングを同期させることにより、出力量の大小に関係なく安定した交流電源の電圧及び位相の検出を行うことができ、整流ブリッジのような第３の整流手段を設けることにより、交流電源の電圧及び位相の検出を安価に行うことができ、簡単な回路構成により、交流電源に同期してスイッチング素子のスイッチングの開始と停止とを行うことができ、さらには第３の整流手段の出力端間にコンデンサを接続することにより、交流電源の電圧信号を０Ｖより大きくして、簡単な回路構成にしてスイッチング動作の連続停止、連続動作を行うことができる。
【００８３】
請求項２の発明は、請求項１の発明において、負荷は、定電圧負荷であるので、定電圧負荷はリプル電流の影響を受けにくく、出力側の整流回路を小型化、低コスト化することができるという効果がある。
【００８４】
請求項３の発明は、請求項１の発明において、負荷は、二次電池であるので、二次電池はリプル電流の影響を受けにくく、出力側の整流回路を小型化、低コスト化することができるという効果がある。
【００８５】
請求項４の発明は、請求項１乃至３いずれかの発明において、スイッチング制御手段は、前記スイッチング素子をスイッチングさせる時間とスイッチング停止させる時間とを生成するので、負荷に供給される出力のピークを抑制し、且つ出力を調整することができるという効果がある。
【００８６】
請求項５の発明は、請求項１乃至４いずれかの発明において、目標出力量は、電流値であるので、制御回路を安価にすることができるという効果がある。
【００８７】
請求項６の発明は、請求項１乃至４いずれかの発明において、目標出力量は、電圧値であるので、制御回路を安価にすることができるという効果がある。
【００８８】
請求項７の発明は、請求項１乃至６いずれかの発明において、スイッチング制御手段は、交流電源の周期に同期して、前記スイッチング素子をスイッチングさせる時間とスイッチング停止させる時間とを生成するので、交流電源に同期させてスイッチングさせて、出力量を安定させることができるという効果がある。
【００８９】
請求項８の発明は、請求項７の発明において、スイッチング制御手段は、前記負荷に供給される出力が低出力となるように、交流電源の電圧のゼロクロス地点を挟む前後の区間のみ、前記スイッチング素子をスイッチングさせるので、低電力を負荷に供給することができるという効果がある。特に、負荷が電池であり充電するときには、出力に電池電圧以上の電圧を発生させなければ充電できない。このため、第１の整流手段の全波整流電圧をスイッチング素子が直接スイッチングして電池を充電するためには、第２のインダクタの第１のインダクタに対する巻数比を上げて、第１の整流手段の全波整流電圧が低いときでも充電できるようにする必要がある。このとき、非常に低い電流を電池に充電させたい場合、第１の整流手段の全波整流電圧が高いときにもスイッチング素子をスイッチングさせると、出力側には電池電圧に対して高すぎる電圧が発生し、この出力電圧と電池電圧との差が大きすぎて負荷である電池に大電流が流れて正確な制御ができなくなる。このため、交流電源の周期を検知し、そのゼロクロス地点近傍のみをスイッチングさせることにより、低電力を正確に取り出すことができる。
【００９０】
請求項９の発明は、請求項７の発明において、スイッチング制御手段は、前記負荷に供給される出力が低出力となるように、交流電源の電圧のゼロクロス地点の近傍から前記スイッチング素子のスイッチングを開始させ、次のゼロクロス地点までに前記スイッチングを停止させることを繰り返すので、交流電源のゼロクロス地点近傍からスイッチング素子のスイッチングを開始させて、部品点数の少ない回路で低電力を負荷に供給することができるという効果がある。
【００９１】
請求項１０の発明は、請求項７の発明において、スイッチング制御手段は、前記負荷に供給される出力が低出力となるように、交流電源の電圧のゼロクロス地点の近傍で前記スイッチング素子のスイッチングを停止させ、次のゼロクロス地点までに前記スイッチングを開始させることを繰り返すので、交流電源のゼロクロス地点近傍からスイッチング素子のスイッチングを停止させて、部品点数の少ない回路で低電力を負荷に供給することができるという効果がある。
【００９２】
請求項１１の発明は、請求項７の発明において、スイッチング制御手段は、交流電源の電圧の最大絶対値地点を挟み、且つゼロクロス地点を含まない区間のみ、前記スイッチング素子をスイッチングさせるので、高調波電流を少なくして、且つ低電力を負荷に供給することができるという効果がある。
【００９３】
請求項１２の発明は、請求項７乃至１１いずれかの発明において、スイッチング制御手段は交流電源の周期に同期して、前記スイッチング素子をスイッチングさせる動作を所定の回数繰り返し行うことと、前記スイッチング素子をスイッチング停止させる動作を所定の回数行うこととを交互に繰り返すので、交流電源に同期させて、低電力を負荷に供給できるという効果がある。例えばあるゼロクロス地点から次のゼロクロス地点までの期間、スイッチング素子をスイッチングさせるあるいは停止させることで出力を調整することにより、部品点数が少ない回路で低電力を負荷に供給することができる。ここで、負荷に流れる電流があるゼロクロス地点から次のゼロクロス地点まで平均１０Ａとすると、１回目のゼロクロス地点から２回目のゼロクロス地点までスイッチング素子にスイッチングをさせて前記電流を負荷に流し、２回目のゼロクロス地点から３回目のゼロクロス地点までスイッチング素子のスイッチングを停止させ、３回目のゼロクロス地点から５回目のゼロクロス地点までスイッチング素子にスイッチングをさせて前記電流を負荷に流し、５回目のゼロクロス地点から６回目のゼロクロス地点までスイッチング素子のスイッチングを停止させる動作を繰り返すことにより、６Ａの平均電流を出力することができる。また、１回目のゼロクロス地点から２回目のゼロクロス地点までの期間のうちある期間のみスイッチングさせて、前記制御を行うこともできる。
【００９４】
請求項１３の発明は、請求項１２の発明において、スイッチング制御手段は交流電源の周期に同期して、前記スイッチング素子をスイッチングさせる動作を繰り返し行う回数と、前記スイッチング素子をスイッチング停止させる動作を行う回数とを可変して、前記負荷に供給される出力量を制御するので、負荷に供給される出力量を調整することができるという効果がある。
【００９５】
請求項１４の発明は、請求項７乃至１３いずれかの発明において、スイッチング制御手段は、前記スイッチング素子をスイッチングさせる時間とスイッチング停止させる時間とを可変して、前記負荷に供給される出力量を制御するので、負荷に供給される出力量を調整することができるという効果がある。
【００９６】
請求項１５の発明は、請求項７の発明において、スイッチング制御手段は、交流電源の周期に同期させて、前記スイッチング素子を交流電源の電圧の第１のゼロクロス地点近傍から所定のゼロクロス地点の数後の第２のゼロクロス地点近傍までスイッチングさせ、前記第２のゼロクロス地点から所定のゼロクロス地点の数後の第３のゼロクロス地点近傍までスイッチング停止させる動作を繰り返すので、交流電源に同期させてゼロクロス地点近傍からスイッチング素子のスイッチングを行うあるいは停止させることで出力を調整して、部品点数が少ない回路で低電力を負荷に供給することができるという効果がある。
【００９７】
請求項１６の発明は、請求項１５の発明において、スイッチング制御手段は、前記各所定のゼロクロス地点の数を可変して、前記負荷に供給される出力量を制御するので、負荷に供給する出力量を安定した低出力量に調整することができるという効果がある。
【００９８】
請求項１７の発明は、請求項７乃至１６いずれかの発明において、スイッチング制御手段は、前記スイッチング素子をスイッチング停止状態からスイッチング開始させるときは、ソフトスタート制御を行うので、スイッチング開始時の瞬間的に大きな出力を抑制して負荷へのダメージを低減させることができるという効果がある。特に、負荷が電池であって充電するときには、出力に電池電圧以上の電圧を発生させなければ充電できない。このため、第１の整流手段の出力である全波整流電圧をスイッチング素子が直接スイッチングして電池を充電するためには、第２のインダクタの第１のインダクタに対する巻数比を上げて、第１の整流手段の全波整流電圧が低いときでも充電できるようにする必要がある。しかしそうすると、この電池に充電電流を流していないときに、ソフトスタートを用いずにスイッチング素子のスイッチングを開始して、負荷に低電流を流そうとしても瞬間的に大きな電流が流れてしまう。この瞬間的に大きな電流をソフトスタートを用いることによって抑制しようとするものである。
【００９９】
請求項１８の発明は、請求項１乃至１６いずれかの発明において、出力情報検知手段の出力情報をスイッチング制御手段にフィードバックし、スイッチング制御手段は、前記フィードバックされた出力情報と所定の目標出力量とに基づいて前記負荷に供給される出力量が前記目標出力量になるよう前記スイッチング素子のスイッチングを制御するので、正確な出力量を負荷に供給することができるという効果がある。
【０１００】
請求項１９の発明は、請求項１８の発明において、負荷の状況を検知する負荷状況検知手段を備え、前記負荷状況検知手段の検知状況により目標出力量を可変するので、負荷の状況を検知して制御することで、負荷にダメージを与えることを無くすことができるという効果がある。
【０１０１】
請求項２０の発明は、請求項１乃至１９いずれかの発明において、前記負荷に供給される出力量が所定の目標出力量になるように、前記しきい値は、出力情報検知手段の出力情報に応じて変更されるので、出力情報検知手段の出力情報をフィードバックすることで低コストの回路構成で、低出力を負荷に供給することができるという効果がある。
【０１０２】
請求項２１の発明は、請求項１乃至２０いずれかの発明において、前記比較器は、ヒステリシス特性を有するので、ノイズに強く安定した出力を得ることができるという効果がある。
【０１０３】
請求項２２の発明は、請求項２１の発明において、前記負荷に供給される出力量が所定の目標出力量になるように、前記比較器の有するヒステリシス特性は、出力情報検知手段の出力情報に応じてヒステリシス幅を可変できるので、ノイズに強く安定した低出力を負荷に供給することができるという効果がある。
【０１０４】
請求項２３の発明は、請求項１乃至２２いずれかの発明において、前記負荷に供給される出力量を所定の目標出力量にするために出力情報検知手段の出力情報をサンプリングで読み取るときは、交流電源の２倍の周期に同期しない周期でサンプリングするので、正確且つ安定した出力を得ることができるという効果がある。
【０１０５】
請求項２４の発明は、請求項１乃至２３いずれかの発明において、前記第１のインダクタに並列にコンデンサが接続されて、共振型のインバータ回路を構成するので、インバータの回路方式を共振型とすることにより損失の少ない低ノイズの電源装置にすることができるという効果がある。なお、スイッチング素子２石を交互にオン・オフさせるハーフブリッジ方式またはプッシュプル方式では、一般的にデッドタイム一定の周波数制御が用いられるが、負荷の大小により共振周波数が合わなくなりスイッチング損失が大きくなるが、本発明では負荷が大きいときの共振周波数に合わせておけば、負荷が小さいときにおいても低損失を維持することができる。
【０１０６】
請求項２５の発明は、請求項１乃至２４いずれかの発明において、前記第１のインダクタと第２のインダクタとは、着脱可能、且つ互いに非接触であるので、負荷を簡単に着脱でき、水まわりやほこりの多いところでも使用できるという効果がある。
【０１０７】
請求項２６の発明は、請求項１の発明において、スイッチング制御回路は、前記負荷に供給される出力量が前記目標出力量になるように前記周波数制御およびＰＷＭ制御を行って前記負荷に供給される出力のピークを抑制する制御と、前記スイッチング素子をスイッチングさせる動作とスイッチング停止させる動作とを行う制御とを所定の目標出力量に応じて切替える機能を備えるので、目標出力量に応じて制御方法を自動的に切替えることにより、部品点数が少なく、安価で、高調波電流が少なく、且つ広い制御性を有することができるという効果がある。
【図面の簡単な説明】
【図１】  本発明の参考例１の回路構成を示す図である。
【図２】  本発明の参考例２の回路構成を示す図である。
【図３】  本発明の参考例２の動作を説明する図である。
【図４】  本発明の参考例２の動作を説明する図である。
【図５】  本発明の参考例３の回路構成を示す図である。
【図６】  本発明の参考例４の回路構成を示す図である。
【図７】  本発明の参考例５の回路構成を示す図である。
【図８】  本発明の参考例６の回路構成を示す図である。
【図９】  本発明の参考例７の回路構成を示す図である。
【図１０】  本発明の参考例７の動作を説明する図である。
【図１１】  本発明の参考例８の回路構成を示す図である。
【図１２】  本発明の参考例８の動作を説明する図である。
【図１３】  本発明の参考例８の動作を説明する図である。
【図１４】  本発明の参考例８の動作を説明する図である。
【図１５】  本発明の参考例８の動作を説明する図である。
【図１６】  本発明の参考例８の動作を説明する図である。
【図１７】  本発明の参考例８の動作を説明する図である。
【図１８】  本発明の参考例８の動作を説明する図である。
【図１９】  本発明の参考例８の動作を説明する図である。
【図２０】  本発明の参考例９の回路構成を示す図である。
【図２１】  本発明の参考例９の動作を説明する図である。
【図２２】  本発明の参考例１０の回路構成を示す図である。
【図２３】  本発明の参考例１０の動作を説明する図である。
【図２４】  本発明の実施形態１の回路構成を示す図である。
【図２５】  本発明の実施形態１の動作を説明する図である。
【図２６】  本発明の実施形態２の回路構成を示す図である。
【図２７】  本発明の実施形態２の動作を説明する図である。
【図２８】  本発明の実施形態３の回路構成を示す図である。
【図２９】  本発明の実施形態３の動作を説明する図である。
【図３０】  本発明の実施形態４の回路構成を示す図である。
【図３１】  本発明の実施形態４の動作を説明する図である。
【図３２】  本発明の実施形態４の動作を説明する図である。
【図３３】  本発明の実施形態５の回路構成を示す図である。
【図３４】  本発明の実施形態５の第１のインダクタと第２のインダクタとを示す図である。
【図３５】  本発明の実施形態６の回路構成を示す図である。
【図３６】  本発明の実施形態６の動作を説明する図である。
【符号の説明】
ＡＣ  交流電源
Ｂ１  整流ブリッジ
Ｂ２  整流ブリッジ
Ｑ１  ＦＥＴ
Ｑ２  ＦＥＴ
Ｌ１  インダクタ
Ｌ２  インダクタ
Ｌ３  インダクタ
Ｌ４  インダクタ
Ｌ５  チョークコイル
Ｄ１  ダイオード
Ｄ２  ダイオード
１ａ  ＦＥＴ制御回路
１ｂ  周波数制御回路
１ｃ  ＰＷＭ制御回路
３  出力検知回路
４  負荷
【図１】
0004103312.tif 000002
【図２】
0004103312.tif 000003
【図３】
0004103312.tif 000004
【図４】
0004103312.tif 000005
【図５】
0004103312.tif 000006
【図６】
0004103312.tif 000007
【図７】
0004103312.tif 000008
【図８】
0004103312.tif 000009
【図９】
0004103312.tif 000010
【図１０】
0004103312.tif 000011
【図１１】
0004103312.tif 000012
【図１２】
0004103312.tif 000013
【図１３】
0004103312.tif 000014
【図１４】
0004103312.tif 000015
【図１５】
0004103312.tif 000016
【図１６】
0004103312.tif 000017
【図１７】
0004103312.tif 000018
【図１８】
0004103312.tif 000019
【図１９】
0004103312.tif 000020
【図２０】
0004103312.tif 000021
【図２１】
0004103312.tif 000022
【図２２】
0004103312.tif 000023
【図２３】
0004103312.tif 000024
【図２４】
0004103312.tif 000025
【図２５】
0004103312.tif 000026
【図２６】
0004103312.tif 000027
【図２７】
0004103312.tif 000028
【図２８】
0004103312.tif 000029
【図２９】
0004103312.tif 000030
【図３０】
0004103312.tif 000031
【図３１】
0004103312.tif 000032
【図３２】
0004103312.tif 000033
【図３３】
0004103312.tif 000034
【図３４】
0004103312.tif 000035
【図３５】
0004103312.tif 000036
【図３６】
0004103312.tif 000037