(57)【特許請求の範囲】
【請求項１】
ＩＣテスタ本体内に設けられ、複数種類の基準クロック信号によりそれぞれ光クロック信号を発生する複数の光パルス信号源と、
これら各光パルス信号源からの光クロック信号が一端に入射される複数主光導波路と、
これら主光導波路の他端にそれぞれ一端が接続された立ち上り用光導波路及び立ち下り用光導波路と、
上記複数の立ち上り用光導波路の他端を１本の光導波路に結合する立ち上り用光合波導波路と、
上記複数の立ち下り用光導波路の他端を１本の光導波路に結合する立ち下り用光合波導波路と、
上記ＩＣテスタ本体とテストヘッドとの間に接続され、上記立ち上り用光合波導波路よりの光クロック信号が入射される立ち上り用光ファイバと、
上記ＩＣテスタ本体と上記テストヘッドとの間に接続され、上記立ち下り用光合波導波路よりの光クロック信号が入射される立ち下り用光ファイバと、
上記テストヘッドに設けられ、上記立ち上り用光ファイバからの光クロック信号で立上り、上記立ち下り用光ファイバからの光クロック信号で立下る電気的試験信号を生成する手段と、
上記各主光導波路から光クロック信号を上記立ち上り用光導波路と上記立ち下り用光導波路との一方に伝送する複数の光切替えスイッチと、
選択された試験信号の波形の種類に応じて上記各光切替えスイッチを立ち上り用光導波路と立ち下り用光導波路の何れかに光クロック信号を伝送させるように設定する切替え信号を発生する切替え信号発生手段と、
を具備する高速デバイス用ＩＣ試験装置。
【請求項２】
上記各主光導波路に設けられ、光クロック信号を通過させるか遮断するかの制御を行う光スイッチを備えることを特徴とする請求項１記載の高速デバイス用ＩＣ試験装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は高速デバイスの試験に適するようにしたものであって、特にテスタ本体とテストヘッド間の試験信号の伝送部分に関し、ジッタの少ない試験信号を生成しようとするものである。
【０００２】
【従来の技術】
典型的なＩＣテスタの試験信号パターンのタイミングチャートを図９に示す。ＩＣ試験装置では、一つの論理パターンに対して数種類の波形を選択できる必要があり、さらに信号が変化するタイミング（信号の立ち上がりや立ち下がりのタイミング）に関して特に厳しい時間的精度が必要とされる。一般的に使用される波形は図９に示したＮＲＺ（Non Return to Zero）とＲＺ（ Return to Zero)及びＳＢＣ（Surrounded By Complement) の波形である。ＩＣ試験装置では、これらの波形の立ち上がりや立ち下がりタイミングまたはパルス幅等を精度良くかつ自在に設定するために、数種類の基準クロック信号を使用している。特にＳＢＣ波形では一つのテスト周期に３つの立ち上がりまたは立ち下がりエッジがあるため、三種類の基準クロック信号ＡＣＬＫ，ＢＣＬＫ，ＣＣＬＫを使用する必要がある。ＩＣ試験装置では、論理パターンデータ（１／０）と使用する波形の種類に従って、各基準クロック信号のエッジの振り分け方（立ち上がりエッジに使用するか、立ち下がりエッジに使用するか、或いはどちらにも使用しないか）を瞬時に決定しながら（ＮＲＺ，ＲＺ，ＳＢＣ等の）試験信号パターンを生成している。具体的な生成方法の説明は省略するが、概略としては各クロック信号を論理回路で電気的に立ち上がりエッジ側と立ち下がりエッジ側に一旦分離し、それぞれを最終的にＳＲフリップフロップのセット信号とリセット信号として使用して波形を整形すると言う方法が一般的である。典型的なＩＣ試験装置では、この整形後の（ＮＲＺ，ＲＺ，ＳＢＣ等の）波形の試験信号を図１０に示すようにテスタ本体１１からツイストペア電線１２を使用してテストヘッド１３に送っている。この試験信号はパフォーマンスボード１４を介して被試験ＩＣ素子１５へ印加される。
【０００３】
【発明が解決しようとする課題】
最大伝送距離や周波数特性及びケーブル全体の太さ等を改善する目的で、テスタ本体１１とテストヘッド１３間の電線１２を光ファイバに置き換えることが考えられる。しかし、整形後の試験信号波形をそのまま光波形に変換して光伝送を行うと、以下のような問題が生じる。
【０００４】
・波形の種類やパルス幅が激しく変化するために、発光素子の立ち上がり遅延に起因するＥ／Ｏ（電気／光）変換の際のパターン依存性ジッタが生じ、タイミング精度を著しく悪化させる。
・Ｅ／Ｏ変換及びＯ／Ｅ（光／電気）変換用のＩＣが余分に必要になり、各ＩＣで発生するジッタが従来のＩＣ試験装置のジッタにそのまま加算されるかたちとなり、タイミング精度を悪化させる。
【０００５】
この問題を解決したうえで光ファイバを使用するには、何らかの工夫で発光素子が発生するパターン依存性ジッタを低減し、波形整形後に通過するＩＣの数を可能な限り少なくする必要がある。
【０００６】
【課題を解決するための手段】
この発明によれば、テスタ本体は各基準クロック信号ごとに光クロック信号を発生する光パルス信号源が設けられ、これら各光パルス信号源からの光クロック信号はそれぞれ各別の主光導波路に入射される。各主光導波路の光クロック信号はそれぞれ光切替えスイッチにより立ち上り用光導波路または立ち下り用光導波路に入射され、これら立ち上り用光導波路よりの光クロック信号は、立ち上り用光合波導波路により合波されて立ち上がり用光ファイバに入射され、また各立ち下り用光導波路よりの光クロック信号は立ち下り用光合波導波路にて合波されて立ち下り用光ファイバに入射される。立ち上り用光ファイバ、立ち下り用光ファイバにより、光クロック信号はテスタ本体よりテストヘッドに伝送される。テストヘッドにおいて立ち上り用光ファイバよりの光クロック信号により立ち上がり、立ち下り用光ファイバよりの光クロック信号により立ち下がる電気信号の試験信号が生成される。発生する試験信号の波形の種類に応じて各光切替えスイッチを制御する切替え信号が切替え信号発生部より生成される。
【０００７】
【発明の実施の形態】
図１にこの発明の実施例を示す。テスタ本体１１内で主クロック信号発生器２０からの主クロック信号はテスト周期発生回路２１に入力され、設定されたテスト周期の主クロック信号とされ、複数のプログラマブル遅延器２２Ａ，２２Ｂ，２２Ｃに入力され、これらプログラマブル遅延器２２Ａ，２２Ｂ，２２Ｃから複数の基準クロック信号ＡＣＬＫ，ＢＣＬＫ，ＣＣＬＫが発生されていることは従来のＩＣ試験装置と同様である。
【０００８】
この発明においては、各基準クロック信号ＡＣＬＫ，ＢＣＬＫ，ＣＣＬＫそれぞれに対し、光パルス信号源２３Ａ，２３Ｂ，２３Ｃが設けられ、それぞれ対応する基準クロック信号により光クロック信号が発生される。これら光パルス信号源２３Ａ，２３Ｂ，２３Ｃとしてはモードロックレーザ、利得スイッチングレーザパルス光源、利得スイッチングレーザと分散シフト光ファイバよりなるパルス圧縮光源などを用いることができ、パルス幅は数ピコ秒から長くても数十ピコ秒であり、パルスタイミングのランダムジッタは数百フェムト秒から悪くても数ピコ秒である。
【０００９】
光パルス信号源２３Ａ，２３Ｂ，２３Ｃからの各光クロック信号はそれぞれ主光導波路２４Ａ，２４Ｂ，２４Ｃに入射される。主光導波路２４Ａ，２４Ｂ，２４Ｃにはこの光導波路の光クロック信号を遮断したり通過させたりする、市販の電界吸収形光スイッチ、マッハツエンダ形光スイッチなどの超高速の光スイッチ２５Ａ，２５Ｂ，２５Ｃが設けられる。主光導波路２４Ａは立ち上り用光導波路２６Ａ及び立ち下り用光導波路２７Ａと結合され、光切替えスイッチ２８Ａにより、主光導波路２４Ａからの光クロック信号が立ち上り用光導波路２６Ａまたは立ち下り用光導波路２７Ａの何れかへ切替え入射される。同様に主光導波路２４Ｂと２４Ｃに対し、それぞれ立ち上り用光導波路２６Ｂと２６Ｃ，立ち下り用光導波路２７Ｂと２７Ｃが結合され、光切替えスイッチ２８Ｂと２８Ｃが設けられる。光切替えスイッチ２８Ａ（２８Ｂ，２８Ｃ）としては超高速に動作するもので、図２Ａに示すように立ち上り用光導波路２６Ａと立ち下り用光導波路２７Ａに吸収形光スイッチ２８Ａ１，２８Ａ２を設け、切替え信号５２ａによりこれらを互いに逆にＯＮ，ＯＦＦ動作させる、あるいは図２Ｂに示すようにマッハツエンダ形切替えスイッチを用いることができる。
【００１０】
立ち上り用光導波路２６Ａ，２６Ｂ，２６Ｃの光切替えスイッチ２８Ａ，２８Ｂ，２８Ｃと反対側は立ち上り用光合波導波路２９に接続され、立ち下り用光導波路２７Ａ，２７Ｂ，２７Ｃの光切替えスイッチ２８Ａ，２８Ｂ，２８Ｃと反対側は立ち下がり用光合波導波路３１に接続される。立ち上り用光合波導波路２９、立ち下り用光合波導波路３１としては、例えば図３Ａに示すように石英導波路よりなる合波導波路の入出射を光ファイバとしたもの、あるいは図３Ｂに示すように光切替えスイッチ２８Ａ，２８Ｂ，２８Ｃ、立ち上り用光導波路２６Ａ，２６Ｂ，２６Ｃ、立ち下り用光導波路２７Ａ，２７Ｂ，２７Ｃと一つの光集積回路と構成したものなどを用いることができる。
【００１１】
立ち上り用光合波導波路２９の合波された側は立ち上り用光ファイバ３２の一端と結合され、立ち下り用光合波導波路３１の合波された側は立ち下り用光ファイバ３３の一端と結合される。立ち上り用光ファイバ３２、立ち下り用光ファイバ３３はテスタ本体１１とテストヘッド１３との間の伝送路としてこれらに接続される。
【００１２】
テストヘッド１３において、立ち上り用光ファイバ３２からの光クロック信号により立ち上がり、立ち下り用光ファイバ３３からの光クロック信号により立ち下がる電気的試験信号が試験信号発生部３４で発生される。試験信号発生部３４は例えば図４に示すように構成される。立ち上り用光ファイバ３２からの光クロック信号３７は立ち上り用フォトダイオード３５に入射され、立ち下り用光ファイバ３３からの光クロック信号３８は立ち下り用フォトダイオード３６に入射される。フォトダイオード３５，３６のアノードとカソードが互いに接続されて前置増幅器３９の入力側に接続され、フォトダイオード３５のカソードは高電位端子４１に接続され、フォトダイオード３６のアノードは低電位端子４２に接続される。前置増幅器３９の出力側に立ち上り光クロック信号３７により正の電気パルス４３が生じ、立ち下り光クロック信号３８により負の電気パルス４４が生じる。これら電気パルス４３，４４はヒステリシスコンパレータ４５に入力され、電気パルス４３で立ち上がり、電気パルス４４で立ち下るパルス信号４６がヒステリシスコンパレータ４５から出力される。
【００１３】
テスタ本体１１側の切替え制御信号発生部５１において、発生すべき試験信号の波形の種類に応じて各光クロック信号を立ち上り用光導波路と立ち下り用光導波路の何れに振り分けるかを制御する切替え信号５２ａ，５２ｂ，５２ｃが発生され、これらが光切替えスイッチ２８Ａ，２８Ｂ，２８Ｃにそれぞれ印加される。切替え信号５２ａ，５２ｂ，５２ｃはＮＲＺ信号、ＲＺ信号、ＳＢＣ信号に対し、図５に示すような信号となる。切替え信号における上向き矢印は、立ち上り用光導波路側に切替え、下向き矢印は立ち下り用光導波路側に切替えることを示している。これら切替え信号５２ａ，５２ｂ，５２ｃの発生は、図６に示すような構成で発生される。端子１００に論理パターンデータを、端子１０１にＮＲＺ波形設定信号を、端子１０２にＲＺ波形設定信号を、１０３にＳＢＣ波形設定信号をそれぞれ印加し、論理和回路ＯＲ６の出力から切替え信号５２ａを、論理積回路ＡＮＤ７の出力から切替え信号５２ｂを、論理積回路ＡＮＤ８の出力から切替え信号５２ｃをそれぞれ得る。また光スイッチ２５Ａ，２５Ｂ，２５Ｃをそれぞれ制御する制御信号５３Ａ，５３Ｂ，５３Ｃとして、論理積回路ＡＮＤ１の出力から制御信号５３Ａを、論理積回路ＡＮＤ２の出力から制御信号５３Ｂを、論理積回路ＡＮＤ３の出力から制御信号５３Ｃをそれぞれ得る。これら切替え信号５２ａ，５２ｂ，５２ｃ、制御信号５３Ａ，５３Ｂ，５３ＣはそれぞれＡＣＬＫ，ＢＣＬＫ，ＣＣＬＫの各光クロック信号から十分離れた位置で立ち上がり側へまたは立ち下がり側への切替え、主光導波路に対するＯＮ，ＯＦＦの切替えが行われる。
【００１４】
図４に示したように、同極性パルスが連続するとその後続のパルスは無視される試験信号発生部３４の場合は、制御信号５３Ａ，５３Ｂ，５３Ｃを用いることなく、つまり光スイッチ２５Ａ，２５Ｂ，２５Ｃは省略でき、この場合の各波形に対する切替え信号５２ａ，５２ｂ，５２ｃは図７に示すようになり、これら切替え信号の発生は図８に示す構成により行うことができる。光パルス信号源２３Ａ，２３Ｂ，２３Ｃから光ファイバ３２，３３に達する各光路間の経路長差をなるべく小とする。
【００１５】
各光クロック信号に使用している光パルス光源２３Ａ，２３Ｂ，２３Ｃは、固定周期で常に同じ光パルスパターンを発生させるように動作しているだけで良いため、先に述べたパターン依存性ジッタはこの段階では発生しないことになる。典型的な光パルス光源のパルス幅はサブピコ秒から長くて数十ピコ秒であり、パルスタイミングのランダムジッタも数百フェムト秒から悪くても数ピコ秒であるため、光パルス光源２３Ａ，２３Ｂ，２３Ｃで発生させた光クロック信号は、短いテスト周期と高いタイミング精度が要求される高速デバイス用のＩＣ試験装置に充分適応するクロック信号であると言える。一方、光切替えスイッチ２８Ａ，２８Ｂ，２８Ｃは光クロック信号の前後に充分なタイミングの余裕を持って、テスト周期単位で切り替わるだけで良いから、その条件が満たされていれば光クロック信号のタイミングに影響を与えないことがわかる。即ち、光切替えスイッチ２８Ａ，２８Ｂ，２８Ｃの切替えタイミングにおけるジッタは、光クロック信号自身のジッタには無関係となる。ただし、光切替えスイッチ２８Ａ，２８Ｂ，２８Ｃのジッタは切り替わりタイミング（テスト周期の境界付近）を変動させるため、そのジッタが大きい場合には光クロック信号を設定できない範囲が拡大してしまうことに配慮する必要はある。
【００１６】
以上の説明と図１から明らかなように、あとは各光クロック信号の経路長の差が十分小さい光導波路を使用することによって、テストヘッド１３に至るまでの経路で光クロック信号のタイミング精度を保つことができる事と、波形整形用のＩＣを余分に増やすことなく（むしろドライバＩＣの削減を伴って）光ファイバによる試験信号パターンの伝送が実現できることがわかる。
【００１７】
上述では１つの試験信号の伝送についてのみ示したが、実際にはテストヘッド１４に設けられている端子数だけ、このような試験信号の生成系が用いられる。また、基準クロック信号をＡＣＬＫ，ＢＣＬＫ，ＣＣＬＫの三種類としたがさらに多くの基準クロック信号を用いる場合にもこの発明を適用できる。
【００１８】
【発明の効果】
以上述べたように、この発明によれば発生すべき試験信号の立ち上がりを示す光クロック信号と、立ち下がりを示す光クロック信号とをテスタ本体からテストヘッド１３へ送って、テストヘッド１３でこれら立ち上り用光クロック信号と立ち下り用光クロック信号とを用いて電気的試験信号を生成しているため、テスタ本体１１からテストヘッド１３への伝送において、ジッタの影響を受けることなく、光パルス信号源で生じるジッタのみが影響し、これは著しく小さいものであるから、タイミング精度の高い試験信号を生成することができ、高速ＩＣに対し試験を行うことができる。
【００１９】
しかも、テスタ本体とテストヘッド間を光ファイバ伝送としているため、これら間を接続するケーブルが細く、軽量となり、また雑音の影響を受けない。
【図面の簡単な説明】
【図１】この発明の実施例を示す図。
【図２】光切替えスイッチの例を示す図。
【図３】光合波導波路の例を示す図。
【図４】試験信号発生部３４の例を示す図。
【図５】各種波形と切替え信号及び制御信号の関係を示す図。
【図６】切替え信号発生部５１の具体例を示す図。
【図７】各種波形と切替え信号の関係の他の例を示す図。
【図８】切替え信号発生部５１の他の具体例を示す図。
【図９】パターンデータと、クロック信号と、各種波形信号との関係例を示す図。
【図１０】ＩＣ試験装置を簡単に示す図。
【図１】
0004173251.tif 000002
【図２】
0004173251.tif 000003
【図３】
0004173251.tif 000004
【図４】
0004173251.tif 000005
【図５】
0004173251.tif 000006
【図６】
0004173251.tif 000007
【図７】
0004173251.tif 000008
【図８】
0004173251.tif 000009
【図９】
0004173251.tif 000010
【図１０】
0004173251.tif 000011