(57)【特許請求の範囲】
【請求項１】
集積回路を形成した半導体基板と、該半導体基板の集積回路形成面側に形成された複数の電極パッドと、該電極パッドに接合した導体層と、該導体層に電気的に接続された外部接続用バンプ電極と、前記電極パッドと前記導体層との間に形成され、それらに接続され、樹脂で形成された応力緩和層を有する半導体装置において、
前記応力緩和層は、前記応力緩和層の表面から前記半導体基板の表面まで達する分割領域が設けられて複数の領域に分割されること
を特徴とする半導体装置。
【請求項２】
請求項１において、前記分割領域に封止樹脂が充填された封止樹脂層が備えられて該封止樹脂層によって前記応力緩和層は複数の領域に分割されることを特徴とする半導体装置。
【請求項３】
請求項２において、前記封止樹脂層は、前記応力緩和層を形成する樹脂に比べて低弾性率の樹脂によって形成されることを特徴とする半導体装置。
【請求項４】
請求項２において、前記封止樹脂層には、前記応力緩和層の封止樹脂面から３分の１以上の切除部が設けられることを特徴とする半導体装置。
【請求項５】
請求項４において、前記切除部はスリット形状であることを特徴とする半導体装置。
【請求項６】
請求項１において、前記分解領域は、封止樹脂が充填されない座標領域とされたことを特徴とする半導体装置。
【請求項７】
集積回路を形成した半導体基板と、該半導体基板の集積回路形成側に形成された複数の電極パッドと、該電極パッドに接合された導体層と、前記電極パッドと前記導体層との間に形成され、それらに接着され、樹脂で形成された応力緩和層を有する半導体素子において、
前記応力緩和層は、均一の厚さに形成された前記導体層を表面に備える凸状構造として形成され、該凸状構造は複数設けられ、該複数の凸状構造によって複数の領域に分割されたこと
を特徴とする半導体装置。
【請求項８】
請求項７において、前記凸状構造の応力緩和層の表面に備えられた前記導体層は、それ自体が電気接続用の外部端子を形成することを特徴とする半導体装置。
【請求項９】
請求項８において、前記導体層に外部接続用バンプ電極が設けられたことを特徴とする半導体装置。
【請求項１０】
請求項７において、前記導体層は蒸着によって均一の厚さに形成された層であることを特徴とする半導体装置。
【請求項１１】
請求項１から１０のいずれかにおいて、前記応力緩和層は厚さ方向に傾斜面構造を有し、前記導体層が前記応力緩和層の傾斜面に沿って形成されたことを特徴とする半導体装置。
【請求項１２】
請求項１から１０のいずれかにおいて、前記外部接続用バンプ電極は並列配置され、該並列した配列の一列毎に前記分割された１つの応力緩和層上に前記導体層を介して形成されることを特徴とする半導体装置。
【請求項１３】
請求項１から１０のいずれかにおいて、１つの外部接続用バンプ電極に対応して分割された１つの応力緩和層が形成されることを特徴とする半導体装置。
【請求項１４】
請求項１から１０のいずれかにおいて、複数の外部接続用バンプ電極に対応して分割された１つの応力緩和層が形成されることを特徴とする半導体装置。
【請求項１５】
請求項１または９のいずれかにおいて、前記導体層の導体幅は電極パッド側が細く、外部接続用バンプ電極側が太いことを特徴とする半導体装置。
【発明の詳細な説明】
（技術分野）
本発明は半導体装置に関し、特に、半導体素子をウエハ単位で実装可能な形態に作り、これを必要な大きさに分割して目的の半導体装置を得る技術に関する。
（背景技術）
近年電気、電子部品の高性能化に伴い、半導体素子はＬＳＩ，ＶＬＳＩ，ＵＬＳＩと高集積化、高機能化され、素子の大型化、多ピン化、高速化が進んできた。これに対応して多ピン用半導体装置のパッケージ構造は半導体素子の二辺に接続端子を有する構造から四辺に接続端子を有する構造に推移している。さらに多ピン化の対応として多層キャリア基板を用いて実装面全体に接続端子が格子状に配置されたグリッドアレイ構造が実用化されている。このグリッドアレイ構造の中では高速信号伝送、低インダクタンス化を可能にするため端子をボール状にしたボールグリッドアレイ構造（ＢＧＡ）が採用されている。また、高速信号伝送の対応として多層キャリア基板に無機材料に比べて誘電率の低い有機材料が使われている。しかし有機材料は一般に半導体素子を構成しているシリコンに比べて熱膨張率が大きく、その熱膨張率差によって生じる熱応力のため断線、短絡等の接続不良が発生し易く信頼性の向上を図る上で課題が多い。
さらに最近は高密度実装の観点から半導体素子と同等の大きさのＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）構造の半導体装置が要求されている。そのためＢＧＡ構造のＣＳＰにおいてキャリア基板を使わない構造が提案されている。これは半導体素子と実装基板を直接接続する実装構造であり、半導体素子と実装基板との熱膨張率差により発生する熱応力を低弾性率の材料で応力緩和して接続部の信頼性を向上させるパッケージ構造が開示されている（米国特許第５，１４８，２６５号）。このパッケージ構造は半導体素子と実装基板との電気的接続をキャリア基板の代りにポリイミド等の有機材料から構成される配線テープを用いて行う。そのため電気的接続箇所である半導体素子の外部端子と配線テープの導体回路部はワイヤボンディング法又はリードによるボンディング接続が採られている。また配線テープと実装基板の導体部の間ははんだ等によるボール端子が用いられている。この構造の製造方法は、半導体素子に低弾性率材料を設置する工程、配線テープを接続する工程、ボール端子を形成する工程、電気的接続部分を封止する工程等、多くの新しい工程を必要とするため、新規の製造設備を必要とし、各半導体装置を個片で組み立てていくため、生産性の点で従来法に比べて欠点が多く、ＣＳＰ構造による高密度実装の利点が生かされていない。
本発明は上記に鑑みてなされたものであり、多ピン化に対応できるグリッドアレイ構造の半導体素子と実装基板との間に生ずる熱応力を、低弾性率の有機材料により応力緩和して、ウエハ単位で実装可能な形態に作り、必要な大きさに分割するようにした、低コストで量産性に優れた半導体装置の製造方法及び接続信頼性、高速信号伝送、多ピン化対応に優れた半導体装置、モジュールを提供する。発明の開示 本発明は、集積回路を形成した半導体素子と、該半導体素子の集積回路形成面側に形成された複数の電極パッドと、該電極パッドに導体層を介して電気的に接続された外部接続用バンプ電極と、該集積回路形成面及び該電極パッドと、該バンプ電極及び該導体層の間に形成され、それらに接着された応力緩和層を有し、該応力緩和層の表面から３分の１以上切除されて、該応力緩和層は複数の領域に分割されていることを特徴とする半導体装置を提供する。
本発明は半導体素子の集積回路形成面の周辺領域に形成された複数のパッドと、該パッドに導体層を介して電気的に接続された外部電極と、該集積回路形成面、該パッド、該外部電極及び該導体層に接着された応力緩衝層を有する半導体装置に適用できる。該応力緩和層又は応力緩衝層は、複数個に分離、独立していてもよい。該応力緩和層に密着する封止樹脂を設けることができる。該封止樹脂には必要に応じ、適当な位置に分割スリットを入れ見掛け上の弾性率を下げて半導体素子にかかる応力を小さくしてもよい。該応力緩和材の表面から３分の１以上切除され、該応力緩和材は各導体層毎に対応して分割されていてもよい。
応力緩和層又は応力緩衝層は、半導体素子と実装基板との熱膨張率差により発生する熱応力をやわらげる作用をする。以下の説明における応力緩和材、緩衝材、弾性体層、緩衝層、緩衝材層、低弾性率材層も同様にかかる熱応力をやわらげる作用をする。
また、本発明は集積回路を形成した単位半導体素子を複数個有する半導体チップと、該単位半導体素子の集積回路形成面側に形成された複数の電極パッドと、該電極パッドに導体層を介して接続された外部接続用バンプ電極と、該半導体素子の集積回路形成面、該パッド、該バンプ電極及び該導体層に密着された弾性体層を有し、該弾性体層は該単位半導体素子のそれぞれについて複数の領域に分割されていることを特徴とする半導体装置を提供する。
また、本発明は集積回路を形成した単位半導体素子を複数個有する半導体ウエハと、該単位半導体素子の集積回路形成面側に形成された複数の接続導体部と、該接続導体部に導体層を介して接続された外部接続用外部電極と、該半導体素子の集積回路形成面、該接続導体部、該外部電極及び該導体層に接着された緩衝材を有し、該緩衝材は該単位半導体素子の領域内で複数に分割されていることを特徴とする半導体ウエハを提供する。
また、本発明は集積回路を形成した単位半導体素子を複数個有し、該単位半導体素子の集積形成面側に複数の電極パッドを有する平導体ウエハの集積回路形成面に、該集積回路形成面及び該電極パッドに接着された緩衝層を形成し、該緩衝層をその表面から３分の１以上切除して該緩衝層を複数の領域に分割し、該分割された緩衝層の上に該電極パッドを外部接続用バンプ電極へ接続するための導体層及び該バンプ電極を形成し、その後該単位半導体素子毎に分割することを特徴とする半導体装置の製造方法を提供する。
更に、本発明は集積回路を形成した単位半導体素子を複数個有し、該単位半導体素子の集積回路形成面の周辺領域に複数の導体パッドを有する半導体ウエハの集積回路形成面に該集積回路形成面及び該導体パッドに接着された緩衝材層を形成し、該緩衝材層を切除して複数の領域に分割し、該分割された緩衝材層の上に、該電極パッドを外部接続用バンプ電極へ接続するための導体層及び該バンプ電極を形成し、その後該単位半導体素子毎に分離することを特徴とする半導体装置の製造方法を提供する。
本発明は半導体素子の集積回路形成面の中央領域に複数のパッドを有する半導体ウエハを用いた半導体装置の製造方法にも適用できる。この製造方法では、複数のパッドを有する半導体ウエハの該集積回路形成面に、該集積回路形成面及び該パッドに接着させて低弾性率材層を形成し、該低弾性率材層をその表面から３分の１以上切除して該低弾性率層を複数の領域に分割し、該分割された低弾性率層の上に、該パッドをバンプ電極へ接続するための導体層及び該バンプ電極を形成し、少なくとも１つの単位半導体素子を含むチップ毎に分離する。
本発明は集積回路を形成した単位半導体素子を複数個有し、該単位半導体素子の集積回路形成面側に複数の電極パッドを有する半導体ウエハの該集積回路形成面に、該集積回路面及び該電極パッドに接着させて該電極パッド毎に独立した緩衝材を形成する半導体ウエハの製造方法にも適用できる。
本発明は単位半導体素子を複数個有する半導体チップと、該単位半導体素子に形成された複数の電極パッドと、該半導体素子の回路形成面、該電極パッド、該バンプ電極及び該導体層に接着された応力緩和層と、該単位半導体素子の回路形成面に形成された樹脂封止層又は保護コーテイングを有し、該応力緩和層が複数の領域に分割されている半導体装置を、該外部接続用バンプ電極を介して実装基板へ電気的に接続したことを特徴とする半導体モジュールを提供する。本発明は、１つの実装基板上に複数の半導体装置を電気的に接続して搭載した半導体モジュールにも適用できる。
以上及び以下の説明において、半導体素子の回路形成面に形成されたパッド電極、パッド、導体接続部、導体パッド、回路電極、接続導体部及び回路パッドなる用語は、いずれも外部電極或いはバンプ電極へ接続するための端子を意味する。また、バンプ、バンプ電極、外部電極なる用語は実装基板へ接続するための外部端子を意味する。
（発明を実施するための最良の形態）
上記の本発明を達成するための手段を以下に詳述する。
本発明において、集積回路を形成した半導体素子とは、例えばメモリ、ロジック、マイクロコンピュータ等の回路が少なくとも１個以上組み込まれた集積回路であり、具体的にはＬＳＩ，ＶＬＳＩ，ＵＬＳＩ等が挙げられる。該半導体素子には、外部との信号の入出力を可能にする入出力端子領域である電極パッドが集積回路形成面側の回路部と電気的に接続されて形成されている。更に本発明においては、該電極パッドに導体層を介して外部接続用バンプ電極が形成される。本発明においては、パターニングによって複数の領域に分割された絶縁層上に半導体素子を最終的に実装基板へ電気的に接続するために導体部分を形成する必要がある。この絶縁層は応力緩和層或いは応力緩衝層となる。この導体部分は素子の電極パッドから絶縁層壁面に沿って形成されたリードの役割を有する導体層部分と、実装基板と直接接続するためのバンプ電極部分とから形成される。
該導体部分の形成法は、例えば導体層部分とバンプ電極を一括で形成する方法と二段階で形成する方法がある。導体層部分として用いる材料は低抵抗の観点から銅系材料が好ましい。銅による導体配線を形成する方法としては、めっき方法と蒸着方法がある。回路の形状のアスペクト比の高い穴の中まで均一に導体層を形成するためには蒸着法に比べてめっき法が有利であるが、形成時間はめっき法が長時間を要する。例えば銅を厚さ３μｍを形成するためには蒸着法では５分程度の所要時間であるがめっき法では１時間以上を要することが多い。そのため、銅の導体回路層を形成する絶縁層のパターン形状をどの方法で行うのが有利か選択する必要がある。
導体部分のパターニング方法としては、例えば予めレジスト等の印刷により必要な部分だけめっきあるいは蒸着する方法と、予め全面にめっきあるいは蒸着を施した後レジスト等を用いて必要部分だけ残し、不必要部分は取り除く方法等がある。前者の場合は露出した絶縁層部分とレジスト表面とのめっきないし蒸着の選択性付与が重要である。そのためには触媒の塗布、レジスト表面状態の最適化等が施される。後者の絶縁層のパターン全面に導体層を形成した場合は、全面に導体が形成されているので電着レジストが有効である。レジストの電着、露光、現像、エッチングの一連の工程により導体部分をパターニングすることが可能である。エッチング液としては希硫酸、硝酸、塩化鉄、塩化銅、過硫酸アンモニウム等の一般的な銅のエッチング液が用いられる。前記導体層は、傾斜を有する応力緩和層となる応力緩和層或いは緩衝層の壁面に沿って形成されることが好ましい。傾斜した応力緩和層の壁面に導体層を形成することにより、厚さ方向の熱応力、機械的応力等による歪みを緩和することができ、さらなる接続部の信頼性を向上することができる。
また、傾斜した応力緩和層の壁面に沿って形成された導体層は導体幅を連続的に変化させることにより効果的に緩和させることができる。具体的には半導体素子の電極パッド側を細くして、外部端子となるｐバンプ電極側に向かって徐々に太くすることにより、効果的に緩和することができる。代表的な例を図１６に示す。
次に半導体素子の電極パッドと導体層との接続部分を外部から保護するため絶縁層のパターン部分を封止する。この時封止材としては絶縁層と十分な接着力を有する材料であれば特に限定されないが、好ましくは絶縁層を形成している材料と同系統の材料が望ましい。同系統の材料にすれば、弾性率、耐熱性等の物性が同等の値を有し、化学構造も似ているため、両者の親和性がよく高接着性が付与できる。
封止後も応力緩和層が分割状態を維持できている場合と樹脂封止によって分割の効果が失われてしまう場合とがある。後者の場合には、全面を樹脂封止して、その後、レーザーで分割することが望ましい。また、応力緩和層に比べて封止材の弾性率が低い場合は応力緩和層の分割された領域が封止材で埋まっても力の伝達は独立した応力緩和層として働き、分割の効果は損なわれないのでレーザーによる分割を必要としない場合もある。封止方法は特に制限されないがディスペンサによる注入方法、マスクによる印刷方法等がある。
本発明においては、半導体素子を導体層を介して、実装基板と電気的に接続をするための外部端子部分であるバンプ電極を形成する必要がある。該バンプ電極にはボールバンプ、ランドバンプ構造等が用いられる。バンプ電極の形成方法としては、めっき法、ボール転写法、ペースト印刷法等がある。材質としては金、金とニッケルの積層膜、金と銅の積層膜等が耐食性がよく、かつ実装性に優れており好ましい。その他の各種はんだ組成材料は量産性に優れた材料で有用である。
本発明において、前記バンプ電極と前記導体層の間に、絶縁層の役割と同時に半導体素子と実装基板との熱膨張係数の違いに基づく応力の緩和を目的とする応力緩和層が形成される。該応力緩和層は前記の絶縁層に該当するものである。
本発明において、応力緩和層又は緩衝層は本発明の効果を発現可能な弾性率を有する層であり、好ましくは常温で０．１ＭＰａ〜１ＧＰａの材料である。その厚さについては特に制限されないが、好ましくは１〜１５００μｍ、より好ましくは１０〜２００μｍの範囲である。
本発明において、応力緩和層又は応力緩衝材としては、例えばエポキシ樹脂、フェノール樹脂、ウレタン樹脂、マレイミド樹脂、ポリイミド、ポリオキサゾール、ポリフルオロエチレン、ポリシロキサン、ポリブタジエン等の樹脂が有り、又、これらの共重合体、変成物がある。応力緩和層又は緩衝層は低弾性率にするために多孔質体にすることができる。但し、この応力緩和層又は緩衝層が半導体チップ及び導体層バンプに過剰な応力を与えないように分割されているならば、そして封止する樹脂を空間に充填した場合、封止樹脂が低弾性率である場合には、応力緩和層の樹脂自体は必ずしも低弾性率材である必要はない。
応力緩和層の形成方法としては、例えば、回路が形成されたウエハを個片にダイシングせず、ウエハの大きさのまま次の応力緩和層、外部端子の形成工程に進む方法が挙げられる。最初の工程は応力緩和層として使われる低弾性率絶縁材を用いた応力緩和層の形成工程である。この場合いくつかの方法が考えられ、そのひとつの方法としては光感光性材料の適用がある。感光性材料には大きく分けて二つのタイプがあり、液状樹脂の場合とフィルム状態とがある。液状の場合はスピンコート、カーテンコート、印刷等により塗膜を形成してウエハ面全体に絶縁層（半導体装置に配置した場合には応力緩和層として機能する）を形成する。フィルムの場合はロールラミネート法、プレス法等によりウエハ全面に絶縁層を形成することが可能である。次にマスクを用いて露光により絶縁層をパターニングする。パターニングによりウエハ上の接続パッドを露出させるとともに応力緩和機構を有する導体部分を形成させるのに必要な絶縁層の形状を作成する。
この時応力緩和層は複数個に分割して形成することができる。但し、ここでウエハの全面一体構造の応力緩和層を形成して、更にその後の別工程でレーザー等により、表面層から３分の１以上切除して、応力緩和層を複数の領域に分割する方法もある。
上記の露光現像可能な光感光性樹脂としては、アクリル樹脂、エポキシ樹脂とアクリル樹脂から構成される樹脂組成物、エポキシ樹脂とアクリル酸とビニルモノマを反応させて得られるビニルエステル樹脂の組成物、ポリイミド等が挙げられる。現在レジストやフォトビア材料として用いられている多くの感光性絶縁材料及びそのゴム変成樹脂組成物は弾性率を選定することにより適用可能である。
これらの中でも特に、ビニルエステル樹脂を含むレジスト材、及びエポキシ樹脂組成物、エポキシ樹脂とアクリル樹脂を含む樹脂組成物からなるフォトビア（ｐｈｏｔｏｖｉａ）材が好ましい。これらを用いる場合には、例えば、ロールラミネータとしては室温〜２００℃で、０．０１〜１０ｋｇｆ／ｃｍの圧力、プレス方式では室温〜２００℃、１〜５０ｋｇｆ／ｃｍの圧力が好ましい条件である。印刷法ではスクリーン印刷が好ましい印刷の場合は室温付近で印刷するのが一般的である。スピンコート法は室温で１００〜１００００ｒｐｍの回転数で印刷するのが好ましい。カーテンコート法は室温で１０〜１００ｍｍ／秒の速度で印刷するのが好ましい。
パターニングにあたっては、高圧水銀ランプ等を用いてＵＶ光を照射して露光する。現像液は使用する樹脂によって適宜選択されるものであり、特に制限されるものではないが、公知のアルカリ現像溶液を用いることが好ましい。
絶縁層形成の別な方法としては光感光性を有しない一般的な低弾性率材料から構成される液状樹脂あるいはフィルムを上記と同様な方法でウエハ上の全面に形成して、レーザあるいは酸素プラズマとマスクを用いてパターニングして所定形状を得る。この時酸素プラズマとしては酸素単独又は酸素とＣＦ４等のフッ化物との混合ガスが一般的に用いられる。またレーザーとしては、エキシマレーザ、ＹＡＧレーザ、炭酸ガスレーザ等があるが、この中では炭酸ガスレーザが処理速度、使いやすさの点で有効である。この場合に絶縁層に使われる材料は光感光性である必要はなく、低弾性率、耐熱性等の樹脂物性で選択することが好ましい。代表的な低弾性率材料としてはエポキシ樹脂、ポリイミド樹脂、オキサゾール樹脂、シアネート樹脂、及びそのゴム変成物、ゴム添加系が挙げられる。また多孔質材料も低弾性率にする点から好ましい。これらの中でも、エポキシ樹脂は１５０℃付近の低温で硬化することができ、その硬化物は低吸湿性であり、低コストであることから好ましい。
その他絶縁層形成とパターニングを同時に行う方法としては印刷法、インクジェット法、光造形法、蒸着法、多光子重合法等がある。このうち印刷法はスクリーンマスクあるいはステンシルマスクを用いて流動性のある樹脂をパターニングする方法で印刷後、光あるいは熱による架橋反応により樹脂の固形化を施すことにより所定の絶縁層を得ることができる簡便な方法である。これに対してインクジェット法、光造形法は専用装置の導入が必要であるが、印刷法に比べて微細なパターニングが可能で幅５０μｍ以下の絶縁層形成に有効である。さらに半導体回路形成技術を応用した蒸着法や多光子重合法はより微細な形状の作製が可能で幅１μｍ以下の絶縁層形成に有効である。
本発明の半導体装置は応力緩和層又は緩衝層がその表面から３分の１以上切除されて、半導体チップ上で複数の領域に分割されていることが特徴である。例えば、半導体集積回路が形成されたウエハ上に、実装基板との熱応力を低減する応力緩和層と、その上に外部端子であるバンプ電極を有する構造体の、前記応力緩和層がその表面から３分の１以上切除されて、複数の領域に分割されてなる半導体装置をウエハの大きさで製造して最終的に個片に分割する。応力緩和層をその表面から３分の１以上切除して応力緩衝層を複数の領域に分割することによって、応力を吸収するとき連動して動く領域を小さくして変形し易い構造とすることができ、応力緩和効果を大きくすることができる。これにより、温度サイクル等での熱応力が半導体素子と実装基板の間で発生した場合でも応力緩和層の柔軟性が十分に発揮でき、半導体素子と実装基板との間を接続している外部端子の接続信頼性の向上を図ることができる。また、応力緩和層を分割することにより、半導体装置を保管する際にパッケージが吸湿した水分が実装品のリフロー時に外部に抜け易く、パッケージの耐リフロー信頼性が向上する。
本発明では、上記の構成を有する半導体装置の集合体をウエハの単位で作成し、最後に各単位半導体素子を含むチップ毎に分離することにより、個々の半導体装置を製造する方法を提供する。また、本発明の半導体装置を搭載したモジュールは耐リフロー性、耐温度サイクル性の優れた半導体装置を備えているため、従来に比べて高密度、高信頼性である。この時の応力緩和層は光感光性樹脂を用いて所定のパターニングをするか、あるいは熱硬化性樹脂をレーザあるいは酸素プラズマによりパターニングすることにより達成できる。さらに別の応力緩和層形成方法としては、スクリーンマスクやステンシルマスクを用いた印刷法によるパターニング、インクジェット法によるパターニング、光造形法によるパターニング、あるいは半導体配線製造工程と同様な有機物蒸着法、マイクロエレクトロニクスメカニカルシステムによる多光子重合法等がある。また応力緩和層の２５℃の弾性率が１ＧＰａ以下であることにより、半導体素子と実装基板との優れた接続信頼性が得られる。応力緩和層の分割方法には上記のようにパターニングにより分割する方法と、予め全面に応力緩和層を形成した後、レーザー等により所定の場所に表面層から３分の１以上切除することにより分割する方法とがある。また、分割の状態としては、複数のバンプ電極を１つの応力緩和層に形成した二分割方式から各バンプ電極がそれぞれ個別の応力緩和層に形成された独立した構造まで様々な形態がある。
以下、本発明の実施例を図面を用いて説明する。
図１に本発明の半導体装置の製造方法の一例を示す。図２は図１の製造方法におけるウエハ単位半導体チップの断面構造を示す。まず集積回路（図示せず）が形成されたウエハ１の全面にエポキシ系感光性液状樹脂をスクリーン印刷を用いて塗布する。塗布後溶剤及び電極パッド２を乾燥させて、厚さ１５０μｍの膜を得る。その上にマスク（図示せず）をおいてＵＶ露先により所定の部分に架橋反応を進め、アルカリ現像液でパターニングして図２（ａ）に示すに応力緩和層３を形成する。この時ウエハ上の電極パッド２もパターニングにより露出される。
次にウエハ１及び応力緩和層３の全面に無電解銅めっきにより厚さ１０μｍの銅層を形成する。次に導体部分のパターニングをするために５μｍ厚さの電着レジストを形成した後、マスクを用いたＵＶ露先により所定の部分に架橋反応を進め、アルカリ現像液でパターニングして、さらに不必要部分の銅（導体部分）をエッチング液により除去して、レジストを剥離後図２（ｂ）に示す導体層４部分を形成する。次にウエハ１上の電極パッド２とめっきにより形成した導体層４との接合部分を外部環境から保護する目的でエポキシ系液状封止樹脂をスクリーン印刷で図２（ｃ）に示すように充填する。この時無溶剤型の液状樹脂を用いることにより硬化後の膜減りがなく、良好な充填封止が可能である。なお、図２（ｄ）に示すように封止樹脂層５にレーザー加工等により切り込みを入れてチップにかかる応力を小さくすることができる。切除部ｘの深さは封止樹脂層の厚さの３分の１以上とすることが望ましい。
次に導体部分の露出した箇所に実装基板との電気的接続を容易にするため、図２（ｅ）に示すボール状のバンプ電極６をはんだボールの転写、リフローにより形成する。
最後にウエハを個片に分割して目的とする半導体装置１０を得る。
図３はウエハの回路形式面側周辺の対向する二つの領域に電極パッド２が形成されている例であり、本発明で用いることのできる電極パッド２を形成したウエハ１の平面図を示す。
図４は封止樹脂層を形成する前の本発明の半導体装置の斜視図である。封止樹脂層５は一点鎖線で示すように形成される。図４では応力緩和層３がバンプ電極６又はバンプ電極へ接続される導体層４、電極パッド２と対応づけて分割されて、ウエハ１にかかる応力を極力小さくするようにしている。
図５及び図６に本発明の半導体装置の平面図を示す。図５は電極パッド２が回路形成面側周辺の対向する二つの領域に形成された構造を示し、図６は回路形成面の中央領域に一方向に電極パッド２が形成された構造を示す。図５、図６においてＹは応力緩和層３にその厚さの３分の１以上切除された分割用の溝で、応力緩和層の見かけ上の弾性率を低くして半導体チップにかかる応力を小さくする。ｘは封止樹脂層５に形成したスリットである。図６においては、電極パッドの位置がセンターパッドであるため、分割用溝Ｙを設けていない。
図７及び図８は、半導体回路が形成されたウエハ１上に応力緩和層１１を形成するための樹脂をインクジェット方式により所定の場所にのみ形成する方法を示す。これにより応力緩和層１１がチップの電極パッド２上に形成される。図９は図８（ａ）の半導体素子の１個の電極パッド部の上面図を示したものである。
次に露出している応力緩和層１１のパターン表面とウエハ１上の電極パッド２表面にスパッタ蒸着により銅膜を５μｍ、さらに金膜を０．５μｍの厚さで形成して導体層１２を形成した。この場合、アスペクト比の高い穴形状等がないため蒸着により均一に導体層１２を形成することが可能である。
また、導体層１２のエッチング工程が不要なのでウエハ１上の電極パッド２表面は完全に耐食性金属材料で被覆されている。そのため一般的にはパッド接合界面の樹脂封止は不要であるが、さらに信頼性を高めるために樹脂を充填してもよい。ディスペンサ等による液状樹脂の充填はマスクを必要とせず、簡便な方法である。この方法により得られる導体層のついた応力緩和層はウエハ面から低弾性率の凸状態の構造であるため、これ自体が実装基板との電気接続用の外部端子となる。従って、バンプ形成工程が省略可能である。実装性を高めるためにボール形状のバンプを追加してもよい。バンプ形成法としては例えば、ペースト印刷法、ペーストインクジェット法、ボール転写法等がある。最後にウエハを単位半導体素子を含むチップに切断して図８の（ｂ）に示すように目的とする半導体装置１０を得る。
図１０において、半導体チップ１４〜１７は単一半導体素子（ａ）、複数の単位半導体素子を含む（ｂ）〜（ｄ）のように分割することができる。
図１１及び図１２はこれまで記載の応力緩和層とは異なる半導体装置の例である。図１１では応力緩衝層１９は外部端子であるバンプ電極６の一列毎に分割した状態で形成される。また、図１２は一体化した応力緩和層２１を最終的に分割した半導体装置の一例である。このように複数個の応力緩和層を分割することにより、半導体素子に対する応力を緩和し、半導体素子に発生する歪み量を低減することができる。また、パッケージが吸湿した水分も容易に抜け易くなるため、実装リフロー時の接続信頼性が大幅に向上する。
図１３は本発明の半導体装置の別な製造方法を示す。応力緩和層２２を図１３（ａ）に示すように複数に分割し、樹脂２、３で封止後も該樹脂で一体化されない空隙領域が存在するように示したものである。この方法は封止材料の弾性率も制限されず、さらにレーザー等による切除が不要となり、極めて自由度の高い製造法を提供できる。
図１４及び図１５は本発明の半導体装置を実装基板２５へ搭載したモジュールの断面図である。本発明の半導体装置１０は耐リフロー性、接続信頼性が優れているため、図１５に示すように半導体装置を従来に比べてより近い距離まで接近して配置することができ、高密度実装が可能となり、更に高信頼性のモジュールを得ることができる。
以上、詳細に説明したように本発明によれば以下の効果を奏することができる。即ち半導体回路が形成されたウエハ上に実装基板との熱応力を低減する応力緩和層と実装基板との電気的接続が可能な外部端子を有する構造体をウエハ単位の大きさで製造して最終的に個片に分割して半導体装置を得ることにより、製造コスト、時間を大幅に低減でき、かつ信頼性の高い構造を提供することが可能である。また半導体装置内に構成された応力緩和層により、温度サイクル試験時に発生する実装基板と素子間の熱応力が低減されることにより高い信頼性を確保できる。また半導体装置の大きさも半導体素子と同じ大きさとなり、高密度実装が可能である。
（産業上の利用可能性）
本発明は、半導体素子と実装基板間の接続信頼性、高速信号伝送、多ピン化対応に優れた半導体装置及び該半導体装置を用いた高密度で高信頼性のモジュールを提供するのに有益である。
【図面の簡単な説明】
図１及び図２は本発明の半導体装置の製造方法の一例を示すフロー工程図である。
図３は本発明で用いる半導体ウエハの平面構造を示す平面図である。
図４は本発明の半導体装置の斜視図を示す。
図５及び図６は本発明の半導体装置の平面図である。
図７は応力緩和層の形成法を示すフロー図である。
図８は前記フロー工程における部分図である。
図９は本発明の半導体装置の応力緩和層と配線部を示す平面図である。
図１０は本発明で用いる半導体チップの種々の構造を示す平面図である。
図１１及び図１２は本発明の半導体装置の他の例の全体構造を示す斜視図である。
図１３は半導体装置の他の製造法を示すフロー工程図である。
図１４及び図１５は本発明の半導体装置を搭載したモジュールの構造を示す断面図である。
図１６は本発明の半導体装置の応力緩和層と導体層を拡大した斜視図である。
【図１】
0004176961.tif 000002
【図２】
0004176961.tif 000003
【図３】
0004176961.tif 000004
【図４】
0004176961.tif 000005
【図５】
0004176961.tif 000006
【図６】
0004176961.tif 000007
【図７】
0004176961.tif 000008
【図８】
0004176961.tif 000009
【図９】
0004176961.tif 000010
【図１０】
0004176961.tif 000011
【図１１】
0004176961.tif 000012
【図１２】
0004176961.tif 000013
【図１３】
0004176961.tif 000014
【図１４】
0004176961.tif 000015
【図１５】
0004176961.tif 000016
【図１６】
0004176961.tif 000017