(57)【特許請求の範囲】
【請求項１】
アクチュエータへの通電開始後の突入電流が所定の突入電流制限値に達した時に、該アクチュエータの通電電流を前記突入電流制限値より低く設定された電流制限値で制限する電流制限手段を備えたアクチュエータ駆動装置において、
電源電圧低下時に前記通電開始後の突入電流が前記突入電流制限値に達しない場合に該アクチュエータの通電電流を前記電流制限値で制限するまでの設定時間を設定するタイマを備え、
前記電流制限手段は、前記通電開始後の突入電流が通電開始から前記タイマの設定時間内に前記突入電流制限値に達しない時に、該アクチュエータの通電電流を前記電流制限値で制限することを特徴とするアクチュエータ駆動装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、アクチュエータへの通電開始後の突入電流と、その後の保持電流を制限する機能を備えたアクチュエータ駆動装置に関するものである。
【０００２】
【従来の技術】
例えば、電磁弁駆動回路においては、特公平１−３７６３０号公報に示すように、電磁弁への通電開始後に該電磁弁にデューティ比１００％で通電して、図７（ａ）に示すように、通電開始後の突入電流が所定の突入電流制限値Ｉｐに達した時に、該電磁弁の開弁（又は閉弁）動作が終了したと判断して、該電磁弁の電流制限値を、開弁（又は閉弁）状態を保持するのに必要最小限の保持電流制限値Ｉｈに切り換え、該電磁弁の通電電流をデューティ制御により保持電流制限値Ｉｈで制限して該電磁弁を開弁（又は閉弁）状態に保持するようにしている。
【０００３】
【発明が解決しようとする課題】
ところで、電磁弁に印加する電源電圧が低下すると、それに応じて通電開始後の突入電流のピーク値が低下し、図７（ｂ）に示すように、突入電流のピーク値が突入電流制限値Ｉｐに達しない事態が起こりうる。このとき、バッテリ電圧をＶＢ、電磁弁コイル抵抗値をＲ、通電駆動するスイッチング素子のオン抵抗をＲ１、通電電流を検出する検出抵抗の抵抗値をＲ２とすると、通電電流Ｉは、Ｉ＝ＶＢ／（Ｒ＋Ｒ１＋Ｒ２）の関係にあり、図７（ｂ）の様な事態は、通電電流Ｉが突入電流制限値Ｉｐより小さくなるバッテリ電圧ＶＢにおいて発生し、通電電流が突入電流制限値Ｉｐに達しないため、電流制限を受けずに保持制限電流値Ｉｈより高い電流のまま流し続けられることになる。この結果、電磁弁の通電電流を駆動するスイッチング素子にも大きな電流が流れ続けてしまい、スイッチング素子の損失（発熱）が、正常に電流制限が機能する電源電圧の状態での損失（発熱）に比較して、大幅に増加することになる。
【０００４】
従って、この様なスイッチング素子の損失（発熱）の増加にも耐え得る様な定格の大きな大型のスイッチング素子とするか、あるいはスイッチング素子の損失（発熱）を低減するために、チップサイズを大きくすることでオン抵抗を小さくしたスイッチング素子とすることとなり、高価な部品が必要となるため、コストが増大する。特に、自動車に用いられる電磁弁を駆動する場合、電源電圧（バッテリ電圧）が使用環境・状況（バッテリの劣化、温度変化、消費電力変化など）により比較的大きく変動することから電源電圧の低下が発生し易く、突入電流制限値Ｉｐに達しない低電圧動作による上述のスイッチング素子の損失（発熱）の増大が発生する頻度が高い。また、この様な事態を回避するために、バッテリ電圧の低下時でも通電電流Ｉが確保できる程度まで電磁弁のコイル抵抗Ｒを十分に小さく設定することも可能であるが、このような仕様にすると、電磁弁のコイルを設計する上で多大な制約が発生してしまい、且つ、コイル抵抗Ｒが小さくなることにより、通電経路の全抵抗分（Ｒ＋Ｒ１＋Ｒ２）の中でスイッチング素子のオン抵抗Ｒ１および電流検出抵抗の抵抗値Ｒ２が占める割合が増加するため、必然的にスイッチング素子および電流検出抵抗に加わる通電時の電圧が増大してしまい、上述の問題と同様にスイッチング素子および電流検出抵抗の損失（発熱）が増大することとなってしまう。
【０００５】
本発明は、この様な事情を考慮してなされたものであり、従ってその目的は、電磁弁等のアクチュエータを駆動するスイッチング素子の小型化・低コスト化を実現することができるアクチュエータ駆動装置を提供することにある。
【０００６】
【課題を解決するための手段】
上記目的を達成するために、本発明の請求項１のアクチュエータ駆動装置は、アクチュエータへの通電開始後の突入電流が所定の突入電流制限値に達した時に、該アクチュエータの通電電流を前記突入電流制限値より低く設定された電流制限値で制限する電流制限手段を備えたものにおいて、電源電圧低下時に前記通電開始後の突入電流が前記突入電流制限値に達しない場合に該アクチュエータの通電電流を前記電流制限値で制限するまでの設定時間を設定するタイマを備え、前記通電開始後の突入電流が通電開始から前記タイマの設定時間内に前記突入電流制限値に達しない時に、前記電流制限手段によって該アクチュエータの通電電流を前記電流制限値で制限することを特徴とするものである。この構成によれば、通常時には、アクチュエータへの通電開始後の突入電流が所定の突入電流制限値に達した時に、電流制限手段により該アクチュエータの通電電流を突入電流制限値より低く設定された電流制限値で制限する。一方、通電開始後の突入電流が通電開始から前記タイマの設定時間内に突入電流制限値に達しない時には、該アクチュエータの通電電流を電流制限値で制限する。このようにすれば、電源電圧低下により突入電流のピーク値が突入電流制限値に達しない場合でも、通電開始から前記タイマの設定時間経過後にアクチュエータの通電電流を電流制限値で制限することができ、スイッチング素子の損失（発熱）を低減できて、スイッチング素子を小型・低コスト化することができる。
【００１０】
【発明の実施の形態】
［実施形態（１）］
以下、本発明を電磁弁駆動回路に適用した実施形態（１）を図１乃至図３に基づいて説明する。電源であるバッテリ１１のプラス側端子とグランド側との間には、電磁弁（図示せず）を駆動する電磁弁コイル１２（アクチュエータに相当）、スイッチング素子であるＭＯＳＦＥＴ１３及び電流検出抵抗１４が直列に接続され、電磁弁コイル１２には、ＭＯＳＦＥＴ１３のオフ時に該電磁弁コイル１２に残留したエネルギを還流させるダイオード３１が接続されている。ＭＯＳＦＥＴ１３は、ドレインＤが電磁弁コイル１２に接続され、ソースＳが電流検出抵抗１４に接続されている。電磁弁の駆動時に電磁弁コイル１２に流れる電流は、電流制限回路１０（電流制限手段に相当）によって制限される。以下、この電流制限回路１０の構成を説明する。
【００１１】
上記電流検出抵抗１４には、電磁弁コイル１２に流れる電流値Ｉに応じた電圧Ｖi が発生し、この電圧Ｖｉがコンパレータ１５の＋入力端子に入力される。このコンパレータ１５の−入力端子には、基準電圧発生回路１６で発生した基準電圧Ｖref が入力される。この基準電圧発生回路１６は、図示しない安定した電源電圧Ｖccを出力する電源回路（図示せず）に接続された電源電圧Ｖcc端子とグランド端子との間に３個の抵抗１７〜１９を直列に接続すると共に、そのうちのグランド端子側の１つの抵抗１９の両端に基準電圧切換用のトランジスタ２０のコレクタとエミッタを接続し、電源電圧Ｖcc側の２つの抵抗１７，１８の中間接続点をコンパレータ１５の−入力端子に接続している。
【００１２】
基準電圧切換用のトランジスタ２０のオフ時には、基準電圧発生回路１６からコンパレータ１５に入力される基準電圧Ｖref が、突入電流制限値Ｉｐに相当する電圧Ｖref(Ip) に維持される。ここで、基準電圧発生回路１６の３個の抵抗１７〜１９の抵抗値をＲ１７〜Ｒ１９とすると、Ｖref(Ip) は次式で算出される。
Ｖref(Ip) ＝Ｖcc×（Ｒ１８＋Ｒ１９）／（Ｒ１７＋Ｒ１８＋Ｒ１９）
ここで、突入電流制限値Ｉｐは、電磁弁コイル１２への通電開始後の突入電流に対する制限値であり、電源電圧が正常な時には、突入電流が突入電流制限値Ｉｐを越えるまでに電磁弁の開弁（又は閉弁）動作が完了するように突入電流制限値Ｉｐが設定されている。
【００１３】
また、基準電圧切換用のトランジスタ２０がオンすると、１つの抵抗１９の両端が短絡された状態となり、コンパレータ１５に入力される基準電圧Ｖref が、保持電流制限値Ｉｈに相当する電圧Ｖref(Ih) に切り換えられる。この電圧Ｖref(Ih) は次式で算出される。
Ｖref(Ih) ＝Ｖcc×Ｒ１８／（Ｒ１７＋Ｒ１８）
ここで、保持電流制限値Ｉｈは、電磁弁の開弁（又は閉弁）状態を保持するのに必要最小限の保持電流に対する制限値である。従って、保持電流制限値Ｉｈは突入電流制限値Ｉｐよりも低い電流値に設定されている。
【００１４】
コンパレータ１５は、電磁弁コイル１２の通電電流Ｉ（電流検出電圧Ｖｉ）を電流制限値Ｉｐ又はＩｈ［基準電圧Ｖref(Ip) 又はＶref(Ih) ］と比較し、通電電流Ｉが電流制限値を越えた時に、コンパレータ１５の出力がハイレベルに反転し、このハイレベル信号がＲＳラッチ２１のセット端子Ｓに入力され、このＲＳラッチ２１の出力端子Ｑからハイレベル信号が出力される。このハイレベル信号は、インバータ２２でローレベル信号に反転されて、ＡＮＤゲート２３の一方の入力端子に入力される。このＡＮＤゲート２３の他方の入力端子には、制御回路２４から駆動信号Ｖs が入力される。このＡＮＤゲート２３の出力端子は、ＭＯＳＦＥＴ１３のゲートＧに接続され、ＡＮＤゲート２３の出力がハイレベルの期間に、ＭＯＳＦＥＴ１３がオンして電磁弁コイル１２に通電される。
【００１５】
また、ＲＳラッチ２１から出力されるハイレベル信号は、タイマ２５の入力端子Ｔにも入力される。このタイマ２５の出力端子Ｑは、ＡＮＤゲート２６の一方の入力端子に接続され、このＡＮＤゲート２６の他方の入力端子には、制御回路２４から駆動信号Ｖs が入力される。ＡＮＤゲート２６の出力端子は、ＲＳラッチ２１のリセット端子Ｒに接続されている。
【００１６】
タイマ２５は、電磁弁コイル１２の通電電流Ｉが基準電圧Ｖref に相当する電流制限値Ｉｐ又はＩｈを越える度に、電磁弁コイル１２の通電を一時的にオフする時間Ｔ１（図２及び図３参照）を設定するタイマである。このタイマ２５は、ＲＳラッチ２１からハイレベル信号が入力されると、内部カウンタのカウント動作を開始し、予め設定した時間Ｔ１のカウントを終了すると、自身の出力端子Ｑの出力をハイレベルに反転させる。その後、このタイマ２５は、ＲＳラッチ２１からローレベル信号が入力されると、内部カウンタをリセットすると共に、自身の出力端子Ｑの出力をローレベルに反転する。
【００１７】
また、ＲＳラッチ２１から出力されるハイレベル信号は、ＯＲゲート２７の一方の入力端子にも入力され、このＯＲゲート２７の他方の入力端子には、タイマ２８の出力端子Ｑが接続されている。このタイマ２８の入力端子Ｔには、制御回路２４から駆動信号Ｖs が入力される。このタイマ２８は、電源電圧低下時に電磁弁コイル１２の通電電流の制限値（基準電圧Ｖref ）を突入電流制限値Ｉｐ（Ｖref(Ip) ）から保持電流制限値Ｉｈ（Ｖref(Ih) ）に切り換える時間Ｔ２（図３参照）を設定するタイマである。この時間Ｔ２は、電磁弁コイル１２の突入電流が突入電流制限値Ｉｐに達しない場合でも、通電電流の制限値を保持電流制限値Ｉｈに切り換えるまでに電磁弁の開弁（又は閉弁）動作が完了するように設定されている。
【００１８】
このタイマ２８は、制御回路２４からハイレベルの駆動信号Ｖs が入力されると、内部カウンタのカウント動作を開始し、予め設定した時間Ｔ２のカウントを終了すると、自身の出力端子Ｑの出力をハイレベルに反転する。その後、このタイマ２８は、制御回路２４からローレベル信号が入力されると、内部カウンタをリセットすると共に、自身の出力端子Ｑの出力をローレベルに反転する。
【００１９】
このタイマ２８の出力信号が入力されるＯＲゲート２７の出力端子は、ＲＳラッチ２９のセット端子Ｓに接続され、このＲＳラッチ２９の出力端子Ｑが基準電圧切換用のトランジスタ２０のベースに接続されている。このＲＳラッチ２９のリセット端子Ｒには、制御回路２４の出力信号がインバータ３０で反転されて入力される。
【００２０】
次に、図２に基づいてバッテリ１１の電圧（以下「電源電圧」という）が正常な場合の電磁弁コイル１２の通電電流Ｉの制限動作を説明する。ここで、電源電圧が正常とは、タイマ２８で設定された時間Ｔ２内に電磁弁コイル１２の突入電流が突入電流制限値Ｉｐに達する電源状態をいう。
【００２１】
電磁弁の駆動開始時には、制御回路２４からハイレベルの駆動信号Ｖs がＡＮＤゲート２３に出力される。このとき、ＡＮＤゲート２３の他方の入力（インバータ２２の出力）はハイレベルであるため、ＡＮＤゲート２３にハイレベルの駆動信号Ｖs が入力されると、ＡＮＤゲート２３の出力がハイレベルに反転し、このハイレベル信号がＭＯＳＦＥＴ１３のゲートＧに印加されて該ＭＯＳＦＥＴ１３がオンする。これにより、電磁弁コイル１２への通電が開始され、電磁弁コイル１２に突入電流が流れ始める。
【００２２】
このとき、基準電圧切換用のトランジスタ２０はオフ状態であり、基準電圧発生回路１６からコンパレータ１５の−入力端子に入力される基準電圧Ｖref が、突入電流制限値Ｉｐに相当する電圧Ｖref(Ip) に維持される。従って、突入電流が流れている間は、コンパレータ１５で、突入電流の検出値に相当する電流検出抵抗１４の電圧Ｖｉと、突入電流制限値Ｉｐに相当する電圧Ｖref(Ip) とが比較され、突入電流が突入電流制限値Ｉｐを越えるまでは、コンパレータ１５の出力がローレベルに維持され、突入電流が流し続けられて、電磁弁が開弁（又は閉弁）状態に切り換えられる。
【００２３】
その後、突入電流が突入電流制限値Ｉｐを越えると、その時点でコンパレータ１５の出力がハイレベルに反転し、そのハイレベル信号がＲＳラッチ２１のセット端子Ｓに入力され、このＲＳラッチ２１の出力端子Ｑからハイレベル信号が出力される。このハイレベル信号は、インバータ２２でローレベル信号に反転されて、ＡＮＤゲート２３の一方の入力端子に入力される。これにより、ＡＮＤゲート２３の出力がローレベルに反転し、ＭＯＳＦＥＴ１３がオフして、突入電流が遮断される。
【００２４】
このとき、ＲＳラッチ２１から出力されるハイレベル信号は、ＯＲゲート２７を介してＲＳラッチ２９のセット端子Ｓに入力され、該ＲＳラッチ２９の出力端子Ｑから基準電圧切換用のトランジスタ２０のベースにハイレベル信号が出力される。これにより、トランジスタ２０がオンして、基準電圧発生回路１６の１つの抵抗１９の両端が短絡された状態となり、コンパレータ１５に入力される基準電圧Ｖref が保持電流制限値Ｉｈに相当する電圧Ｖref(Ih) に切り換えられる。
【００２５】
更に、ＲＳラッチ２１から出力されるハイレベル信号は、タイマ２５の入力端子Ｔにも入力される。これにより、タイマ２５は、内部カウンタのカウント動作を開始し、予め設定した時間Ｔ１のカウントを終了すると、該タイマ２５からハイレベル信号がＡＮＤゲート２６の一方の入力端子に入力される。このＡＮＤゲート２６の他方の入力端子に入力される駆動信号Ｖs は、電磁弁の駆動中は、ハイレベル状態に維持されるため、タイマ２５からハイレベル信号がＡＮＤゲート２６に入力されると、ＡＮＤゲート２６からハイレベル信号がＲＳラッチ２１のリセット端子Ｒに出力され、該ＲＳラッチ２１がリセットされて、該ＲＳラッチ２１の出力がローレベルに反転する。このローレベル信号は、インバータ２２でハイレベル信号に反転され、ＡＮＤゲート２３の一方の入力端子に入力される。これにより、ＡＮＤゲート２３の出力がハイレベルに反転し、ＭＯＳＦＥＴ１３がオンして、電磁弁コイル１２への通電が再開される。
【００２６】
前述したように突入電流が突入電流制限値Ｉｐに達した後は、通電電流の制限値が突入電流制限値Ｉｐから保持電流制限値Ｉｈに切り換えられるため、電磁弁コイル１２への通電再開後は、通電電流が保持電流制限値Ｉｈを越えると、コンパレータ１５の出力がハイレベルに反転してＭＯＳＦＥＴ１３がオフし、このオフ時間がタイマ２５の設定時間Ｔ１に達すると、ＭＯＳＦＥＴ１３がオンするという動作を繰り返す。これにより、保持電流を保持電流制限値Ｉｈで制限して、電磁弁の開弁（又は閉弁）状態を保持するのに必要最小限の保持電流を電磁弁コイル１２に流す。
【００２７】
その後、制御回路２４の駆動信号Ｖs がローレベルに反転すると、ＡＮＤゲート２３の出力がローレベルに反転して、ＭＯＳＦＥＴ１３がオフし、保持電流が遮断される。これにより、電磁弁が内部の復帰スプリング等により閉弁（又は開弁）状態に戻る。
【００２８】
次に、図３に基づいて電源電圧低下時の電磁弁コイル１２の通電電流Ｉの制限動作を説明する。
電源電圧が低下するに従って、通電開始後の突入電流のピーク値が低下し、タイマ２８で設定された時間Ｔ２内に突入電流のピーク値が突入電流制限値Ｉｐに達しないことがある。この場合、突入電流のピーク値が突入電流制限値Ｉｐに達しなければ、コンパレータ１５の出力がローレベルのままであるため、ＭＯＳＦＥＴ１３がオン状態を維持し、突入電流が流れ続ける。
【００２９】
そこで、突入電流の通電時間を制限するために、通電開始時に駆動信号Ｖs がタイマ２８に入力されて、通電開始後の突入電流の通電時間がタイマ２８によりカウントされ、予め設定された所定時間Ｔ２が経過すると、タイマ２８の出力がハイレベルに反転する。このハイレベル信号は、ＯＲゲート２７を介してＲＳラッチ２９のセット端子Ｓに入力され、このＲＳラッチ２９の出力がハイレベルに反転して基準電圧切換用のトランジスタ２０のベースにハイレベル信号が印加される。これにより、トランジスタ２０がオンして基準電圧発生回路１６の１つの抵抗１９の両端が短絡された状態となり、コンパレータ１５に入力される基準電圧Ｖref が保持電流制限値Ｉｈに相当する電圧Ｖref(Ih) に切り換えられる。
【００３０】
この結果、突入電流の通電時間が所定時間Ｔ２に達すると、自動的に保持電流制限値Ｉｈによる保持電流制御に切り換えられ、図２に示す正常時の保持電流制御と同じく、保持電流が保持電流制限値Ｉｈを越えると、コンパレータ１５の出力がハイレベルに反転してＭＯＳＦＥＴ１３がオフし、このオフ時間がタイマ２５の設定時間Ｔ１に達すると、ＭＯＳＦＥＴ１３がオンするという動作を繰り返す。これにより、保持電流を保持電流制限値Ｉｈで制限して、電磁弁の開弁（又は閉弁）状態を保持するのに必要最小限の保持電流を電磁弁コイル１２に流す。
【００３１】
以上説明した実施形態（１）では、電磁弁コイル１２への通電開始後、突入電流のピーク値が突入電流制限値Ｉｐに達しない場合には、通電開始から所定時間Ｔ２経過後に電磁弁コイル１２の通電電流の制限値が自動的に突入電流制限値Ｉｐから保持電流制限値Ｉｈに切り換えられるので、通電開始から所定時間Ｔ２経過後に電磁弁コイル１２の通電電流を保持電流制限値Ｉｈで制限することができる。このため、電源電圧低下時のＭＯＳＦＥＴ１３の電力損失（発熱）を従来［図７（ｂ）参照］よりも大幅に低減することができ、その分、ＭＯＳＦＥＴ１３として、従来より定格の小さい小型・低コストのＭＯＳＦＥＴを使用することができ、電磁弁駆動回路の小型・低コスト化の要求を満たすことができる。
【００３２】
尚、上記実施形態（１）では、電源電圧低下時に通電電流の制限値を突入電流制限値Ｉｐから保持電流制限値Ｉｈに切り換えられるタイミングを、タイマ２８により一定時間Ｔ２に設定したが、この時間を、例えば電源電圧に応じて変更したり、或は、電磁弁内を流れる流体の圧力等の負荷に応じて変更するようにしても良い。
【００３３】
また、上記実施形態（１）では、電源電圧低下時に通電開始から所定時間Ｔ２経過後に通電電流の制限値を突入電流制限値Ｉｐから保持電流制限値Ｉｈに切り換える動作を、ハードウエアで構成した電流制限回路１０で制御するようにしたが、これをマイクロコンピュータを用いて制御するようにしても良い。
【００３４】
［参考例］
次に、図４乃至図６に基づいて本発明に関連する参考例を説明する。本参考例の電流制限回路３５（電流制限手段）は、電源電圧に応じて突入電流制限値Ｉｐを変更することで、電源電圧低下時でも、突入電流のピーク値が突入電流制限値に達して電磁弁コイル１２の通電電流を保持電流制限値Ｉｐで制限できるようになっている。以下、前記実施形態（１）と異なる部分を主として説明する。
【００３５】
まず、コンパレータ１５の−入力端子に入力する基準電圧Ｖref （通電電流の制限値）を発生する基準電圧発生回路３６の構成を説明する。基準電圧発生回路３６は、突入電流制限値変更回路４４（突入電流制限値変更手段に相当）と、保持電流制限値設定回路４５と、これら両回路４４，４５の出力電圧Ｖref(Ip) ，Ｖref(Ih) のいずれか一方を選択してコンパレータ１５の−入力端子に入力する切換スイッチ３９とから構成されている。
【００３６】
保持電流制限値設定回路４５は、電源電圧Ｖccを２つの抵抗３７，３８で分圧して、保持電流制限値Ｉｈに相当する基準電圧Ｖref(Ih) を発生する。この基準電圧Ｖref(Ih) を発生する両抵抗３７，３８の中間接続点が切換スイッチ３９の接点３９ｃに接続され、この切換スイッチ３９の接点３９ａがコンパレータ１５の−入力端子に接続されている。
【００３７】
一方、突入電流制限値変更回路４４は、突入電流制限値Ｉｐに相当する基準電圧Ｖref(Ip) を電源電圧に応じて変更する回路であり、バッテリ１１のプラス端子側とグランド端子側との間に抵抗４０とツェナーダイオード４１とを直列に接続すると共に、このツェナーダイオード４１に対して２つの抵抗４２，４３を並列に接続し、両抵抗４２，４３の中間接続点を切換スイッチ３９の接点３９ｂに接続している。
【００３８】
切換スイッチ３９は、ＲＳラッチ２９の出力信号によって切り換えられる。ＲＳラッチ２９のセット端子Ｓには、ＲＳラッチ２１の出力信号が入力され、該ＲＳラッチ２９のリセット端子Ｒには、制御回路２４の出力信号がインバータ３０で反転されて入力される。その他の構成は、前記実施形態（１）と同じである。
【００３９】
電磁弁の駆動開始時には、切換スイッチ３９を駆動するＲＳラッチ２９の出力がローレベル状態であり、この状態では、切換スイッチ３９の接点３９ａ，３９ｂ間がオンした状態に維持される。この状態では、突入電流制限値変更回路４４の２つの抵抗４２，４３で分圧した基準電圧Ｖref(Ip) が切換スイッチ３９を介してコンパレータ１５に入力される。この基準電圧Ｖref(Ip) は、突入電流制限値Ｉｐを設定する電圧であり、突入電流制限値Ｉｐは、図６に示すように電源電圧に応じて変化する。
【００４０】
ここで、図６に基づいて突入電流制限値Ｉｐの変化特性を説明する。電源電圧がツェナーダイオード４１のツェナー電圧Ｖｚ以上の領域では、２つの抵抗４２，４３に印加される電圧がツェナー電圧Ｖｚで固定されるため、２つの抵抗４２，４３で分圧した基準電圧Ｖref(Ip) が一定となり、突入電流制限値Ｉｐが一定に保たれる。この時の突入電流制限値Ｉｐは、突入電流が突入電流制限値Ｉｐに達するまでに電磁弁の開弁（又は閉弁）動作が確実に完了するように設定されている。
【００４１】
一方、電源電圧がツェナーダイオード４１のツェナー電圧Ｖｚよりも低下すると、２つの抵抗４２，４３で分圧した基準電圧Ｖref(Ip) で設定される突入電流制限値Ｉｐが電源電圧に応じて変化する。
【００４２】
この突入電流制限値Ｉｐの変化特性は、突入電流ピーク値のばらつきやツェナー電圧Ｖｚのばらつき等を考慮して、突入電流ピーク値が確実に突入電流制限値Ｉｐ以上となる範囲内で、可能な限り突入電流制限値Ｉｐを大きくするために、可能な限り突入電流制限値Ｉｐを突入電流ピーク値に近付けるように設定されている。尚、図６において、電源電圧がｓ以下の領域は、本装置を含むシステムの正常動作が確保されない領域であり、電源電圧が不足と判断して、動作が遮断される。
【００４３】
電磁弁コイル１２への通電開始後、コンパレータ１５で、突入電流の検出値（電流検出電圧Ｖｉ）を電源電圧に応じて設定された突入電流制限値Ｉｐ（基準電圧Ｖref(Ip) ）と比較し、突入電流が突入電流制限値Ｉｐを越えると、その時点でコンパレータ１５の出力がハイレベルに反転し、そのハイレベル信号がＲＳラッチ２１のセット端子Ｓに入力され、このＲＳラッチ２１の出力がハイレベルに反転し、そのハイレベル信号がＲＳラッチ２９のセット端子Ｓに入力される。これに伴って、ＲＳラッチ２９の出力がハイレベルに反転して、切換スイッチ３９の接点３９ａ，３９ｂ間がオフされ、接点３９ａ，３９ｃ間がオンした状態に切り換えられる。これにより、保持電流制限値設定回路４５で発生した保持電流制限値Ｉｈに相当する基準電圧Ｖref(Ih) が切換スイッチ３９を介してコンパレータ１５の−入力端子に入力される。この状態では、保持電流が保持電流制限値Ｉｈを越えると、コンパレータ１５の出力がハイレベルに反転してＭＯＳＦＥＴ１３がオフし、このオフ時間がタイマ２５の設定時間Ｔ１に達すると、ＭＯＳＦＥＴ１３がオンするという動作を繰り返す。これにより、保持電流を保持電流制限値Ｉｈで制限して、電磁弁の開弁（又は閉弁）状態を保持するのに必要最小限の保持電流を電磁弁コイル１２に流す。
【００４４】
以上説明した参考例では、電源電圧に応じて突入電流制限値Ｉｐを変更するようにしたので、電源電圧低下により突入電流のピーク値が低下すれば、それに応じて突入電流制限値Ｉｐも低下させることができる。このため、電源電圧低下時でも、突入電流のピーク値が突入電流制限値Ｉｐに達して突入電流が突入電流制限値で制限されるようになり、ＭＯＳＦＥＴ１３の損失（発熱）を低減できて、ＭＯＳＦＥＴ１３を小型・低コスト化することができる。
【００４５】
更に、上記参考例では、電源電圧が多少低下しても、突入電流のピーク値が十分に確保できることを考慮して、電源電圧が所定電圧（ツェナーダイオード４１のツェナー電圧Ｖｚ）以上の領域では、突入電流制限値Ｉｐを一定に維持するようにしたので、電源電圧の低下による突入電流制限値Ｉｐの低下を必要最小限にとどめることができ、突入電流制限値の低下による電磁弁の駆動力低下を最小限にとどめることができる。
【００４６】
但し、本発明は、電源電圧の全範囲で電源電圧に応じて突入電流制限値Ｉｐを変更するようにしても良く、この場合でも、本発明の所期の目的を十分に達成することができる。
【００４７】
また、上記実施形態（１）では、電源電圧に応じて突入電流制限値Ｉｐを変更する動作を、ハードウエアで構成した電流制限回路３５で制御するようにしたが、これをマイクロコンピュータを用いて制御するようにしても良い。
【００４８】
また、上記実施形態（１）は、本発明を電磁弁駆動回路に適用したものであるが、電磁弁以外のアクチュエータを駆動する装置にも同様に本発明を適用して実施でき、また、ＭＯＳＦＥＴ以外のスイッチング素子を用いても良い。
【図面の簡単な説明】
【図１】  本発明の実施形態（１）の電磁弁駆動回路の構成を示す電気回路図
【図２】  実施形態（１）の電磁弁駆動回路の電源電圧正常時の各部の電圧波形を示すタイムチャート
【図３】  実施形態（１）の電磁弁駆動回路の電源電圧低下時の各部の電圧波形を示すタイムチャート
【図４】  参考例の電磁弁駆動回路の構成を示す電気回路図
【図５】  参考例の電磁弁駆動回路の各部の電圧波形を示すタイムチャート
【図６】  参考例の電源電圧に対する突入電流制限値Ｉｐと保持電流制限値Ｉｈの特性を示す図
【図７】  （ａ）は従来の電磁弁駆動回路の正常時の通電電流とスイッチング素子の電力損失を示すタイムチャート、（ｂ）は従来の電磁弁駆動回路の電源電圧低下時の通電電流とスイッチング素子の電力損失を示すタイムチャート
【符号の説明】
１０…電流制限回路（電流制限手段）、１１…バッテリ（電源）、１２…電磁弁コイル（アクチュエータ）、１３…ＭＯＳＦＥＴ、１４…電流検出抵抗、１５…コンパレータ、１６…基準電圧発生回路、２４…制御回路、２８…タイマ、３５…電流制限回路（電流制限手段）、３６…基準電圧発生回路、３９…切換スイッチ、４１…ツェナーダイオード、４４…突入電流制限値変更回路（突入電流制限値変更手段）、４５…保持電流制限値設定回路。
【図１】
0004103021.tif 000002
【図２】
0004103021.tif 000003
【図３】
0004103021.tif 000004
【図４】
0004103021.tif 000005
【図５】
0004103021.tif 000006
【図６】
0004103021.tif 000007
【図７】
0004103021.tif 000008