(57)【特許請求の範囲】
【請求項１】
部品実装面である最表面層を第１層としたときに、第２層にグランド層及び電源層の一方を、第３層にその他方を配置し、グランド層と電源層との間に厚さ３０μｍ以下の、両面に熱可塑の接着性を有する樹脂による絶縁層を配置したことを特徴とする多層配線回路基板。
【請求項２】
請求項１に記載の多層配線回路基板において、電源層とグランド層間の絶縁層の材料が、パターニング加工が可能であることを特徴とする多層回路基板。
【請求項３】
請求項１〜２のいずれか１項に記載の多層配線回路基板において、最表面層と電源層、および、最表面とグランド層を埋め込みビアで接続したことを特徴とする多層配線回路基板。
【請求項４】
請求項１〜２のいずれか１項に記載の多層配線回路基板において、最表面層である第１層と第２層との間の表面ビルドアップ層はソルダレジストであることを特徴とする多層配線回路基板。
【請求項５】
請求項４に記載の多層配線回路基板において、部品実装個所のソルダレジストの部分は開放されており、第２層に形成された導体パターンが外部に露出されていることを特徴とする多層配線回路基板。
【請求項６】
請求項５に記載の多層配線回路基板において、第２層に形成された導体パターンの一部は、グランド層及び電源層の一方であり、第２層に形成された導体パターンの他の一部は、基板の層方向に直角な厚さ方向にのびる埋め込みビアを介してグランド層又は電源層の他方に接続されていることを特徴とする多層配線回路基板。
【請求項７】
請求項１〜６のいずれか１項に記載の多層配線回路基板が、８層以上からなることを特徴とする多層配線回路基板。
【請求項８】
予め製造した複数の多層からなる回路基板と、部品が配置される、少なくとも一方の面に対して、一番近い内層として配置され、グランド層と電源層との間に厚さ３０μｍ以下の両面に熱可塑の接着性を有する樹脂による絶縁層を配置したコンデンサ積層体と、から構成されることを特徴とする多層配線回路基板。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は各種の電子機器、通信機器に使用されている多層配線回路基板に関し、更に詳しくは、高周波領域において特性インピーダンスを低く抑えることのできる多層配線回路基板に関する。
【０００２】
【従来の技術】
従来、回路のスイッチング等により、電源に生じる１００〜２００ＭＨｚ帯域のノイズを除去するためには、電源とグランドとの間に設けられるバイパス用コンデンサ（パスコン）を回路基板に搭載し、キャパシタンスを増加させることで、特性インピーダンスを下げていた。
【０００３】
しかしながら、このように、コンデンサを回路基板上に搭載し、キャパシタンスを増加させることで、特性インピーダンスを下げる方法では、コンデンサの必要搭載数は、回路の微細化、高密度化に伴って増加し、回路の微細化、高密度化そのものを阻害する原因となっていた。
【０００４】
そこで、電源に生じる高周波ノイズを除去するためのコンデンサを多層配線回路基板に形成することが行なわれている。
【０００５】
例えば、特表平５−５００１３６号公報では、コンデンサ積層体を組み込んだ多層配線回路基板が示され、ランダムに動作する複数の部品に対する、良好な容量特性を得るようにしている。
【０００６】
【発明が解決しようとする課題】
近年、回路のスイッチング周波数が増々高くなる傾向があるが、スイッチング周波数が一定レベルを超えると、上述した従来の構造を採用しても、高周波ノイズを除去させることが出来なくなってしまう。
【０００７】
これには、回路のインダクタンスが関係している。
【０００８】
そこで、本発明が解決しようとする課題は、回路のインダクタンスを低くすることにより、高周波のノイズを抑えて、回路の高周波スイッチング動作を可能とする多層配線回路基板を安価で提供することにある。
【０００９】
また、本発明は、多層配線回路基板において、電源層と実装部品との間、グランド電極と実装部品との間の配線距離を小さくして、回路のインダクタンスを下げることにより、回路のスイッチング等により電源に生じる高周波ノイズを低減した多層配線回路基板を提供することである。
【００１０】
【課題を解決するための手段】
本発明者等は上記課題を解決すべく鋭意検討を行った結果、電子回路における高周波ノイズの発生源である、電源-実装部品-グランド電極間の回路インダクタンスを低減させるために、電源と実装部品との間、及びグランド電極と実装部品との間の配線距離を最短距離にすると共に、接続ビア断面積を最適化とし、なおかつ、従来のプリント配線基板製造プロセスそのものを用いて製造可能なことを見出し、本発明を完成するに至った。
【００１１】
即ち、本発明は、電源層とグランド層間の絶縁材料として、レーザーパターニング加工が可能な樹脂フィルムを絶縁材料として用いることを必須とし、部品を実装する表面パッド直下にグランド層を、グランド層直下に厚さ３０μｍ以下の両面に熱可塑の接着性を有する樹脂フィルム絶縁層を介して隣接した電源層を、それぞれ配置することで、電源と実装部品とグランド電極間の配線距離を最短距離とし、回路のインダクタンスを下げることにより、従来のプリント板製造プロセスを変えることなく、回路のスイッチング等により電源に生じる高周波ノイズを低減した、低インダクタンス回路基板を製造することができる。なお、電源層とグランド層は逆の配置であってもよい。
【００１２】
本発明で使用する絶縁フィルムとしては、両面に熱可塑の接着性を有するポリイミドフィルムを用いることが望ましい。
【００１３】
また、本発明で最表面と電源層、および，最表面とグランド層を接続するビアとしては、埋め込みビアで形成することが望ましい。
【００１４】
本多層配線回路基板の構造において、特徴的であるのは電源層とグランド層間の絶縁材料だけであり、その他の絶縁材料は、従来のガラスエポキシ絶縁材料を用いて製造することが、従来多層配線回路基板との互換性、材料コスト、製造コストの面から必要である。
【００１５】
本発明者等は上記課題を解決すべく鋭意検討を結果、両面に熱可塑の接着性を有するポリイミドフィルムの両面にあらかじめ表面を荒らした銅箔を熱溶着したコンポジット材料を用い、溶着した銅箔に電源層、グランド層パターンをエッチングにより形成することで、パターン形成によって露出したポリイミドフィルムの表面に、表面を荒らした銅箔の凹凸が形成され、これをアンカーとして利用することで、エポキシ樹脂との密着力が得られることを見出した。
【００１６】
【発明の実施の形態】
以下、添付図面を参照して本発明の実施の形態について詳細に説明する。
【００１７】
図１は本発明の多層配線回路基板の１実施形態を断面図で示すものである。
【００１８】
本発明の多層配線回路基板の最表面Ｌ１上には、半導体チップ１等の電子部品を実装するための導体パターンや導体パッド１２が形成されている。半導体チップ１としては、ベアチップ、表面実装形式で、バンプを有するボールグリッドアレイ（ＢＧＡ）形式のチップ、バンプのないＬＧＡ形式のチップ、あるいはリードを有するＱＦＰタイプのいずれの部品でも実装可能である。
【００１９】
図１では、一例として、はんだバンプ２を有するボールグリッドアレイ（ＢＧＡ）形式の半導体チップ１０を示している。
【００２０】
この半導体チップ１はその電極パッド３がはんだバンプ２を介して多層配線回路基板上の導体パッド１２に接続されている。
【００２１】
第２層Ｌ２は、グランド層として形成されている。また、第３層Ｌ３は電源層として形成されている。逆に、第２層Ｌ２を電源層とし、第３層Ｌ３をグランド層としてもよい。ここでは、第２層Ｌ２をグランド層とし、第３層Ｌ３を電源層として説明する。
【００２２】
最表面層Ｌ１とグランド層Ｌ２との間は、表面層として、絶縁フィルム１４で形成され、材質としては、レーザーパターニング加工が可能な樹脂フィルム、例えばプリプレグである。厚さは薄ければ薄い方が望ましいが、一般的には、３０〜４０μｍ程度である。なお、この絶縁フィルム１４は、レーザパターニング加工の他に、ドリル、パンチング、露光現像等の周知の方法で加工されたものでも良い。
【００２３】
また、絶縁フィルム１４としては、フィルム状以外の熱可塑性の接着性を有する樹脂であるが望ましい。前記樹脂の具体的な材料としては、ポリベンゾオキサゾール、ポリエーテルエーテルケトン、エポキシ樹脂等が採用可能であり、その他無機充填材を混入した樹脂であっても良い。
【００２４】
グランド層Ｌ２と電源層Ｌ３との間の絶縁フィルム１６の材料としては、両面に熱可塑の接着性を有するポリイミドフィルムを用いるのが好適である。レーザーパターニング加工が可能なポリイミドフィルムで、一例として厚さ１５μｍ程度のものが考えられる。
【００２５】
最表面層である第１層Ｌ１と第２層Ｌ２との間を貫通しグランドパターン１９が露出しているスルーホールには、導体ビア１８が充填されており、グランド層Ｌ２と、最表面層Ｌ１上のグランド用接続パッド１２との間の層間接続が行われる。このような、スルーホールは、表面ビルドアップ層１４にレーザ加工等により穴あけ加工することにより形成され、その上からスルーホールめっき等を施すことにより導体ビア１８を形成することができる。
【００２６】
また、同様に、最表面層である第１層Ｌ１と第３層Ｌ３との間を貫通し、電源パターン２１が露出しているスルーホールには、導体ビア２０が充填されており、電源層Ｌ３の電源パターン２１と、最表面層Ｌ１上の電源用接続パッド１２との間の層間接続が行われる。このような、スルーホールは、前述の同様、表面ビルドアップ層１４及びポリイミドフィルム１６を厚さ方向に貫通してレーザ加工等により穴あけ加工することにより形成され、その上からスルーホールめっき等を施すことにより導体ビア２０を形成することができる。
【００２７】
第４層Ｌ４及び第５層Ｌ５にはそれぞれ信号パターン２２が配置されている。第３層である電源層Ｌ３とこの第４層との間、第４層と第５層との間の絶縁フィルム２４、２６は、いずれも材質がレーザーパターニング加工の可能な樹脂フィルム、例えばプリプレグで、厚さは一般に８０μｍ程度である。
【００２８】
第６層Ｌ６及び第７層Ｌ７は、銅貼層で、第６層Ｌ６と第７層Ｌ７との間のコア材２８の両面に、後述のようにスルーホールの位置を除く全面に、銅箔が張り付けられたものである。コア材２８としては厚さが一般に約１００μｍ程度の硬化プリプレグである。またコア材２８の両面（Ｌ６，Ｌ７）に形成する銅箔２３の厚さは一般に約１８μｍ程度である。
【００２９】
コア材２８を挟んで、第５層Ｌ５と第６層Ｌ６との間、及び第７層Ｌ７と第８層Ｌ８との間は、厚さ約１００μｍ程度のプリプレグの層３０である。
【００３０】
第８層Ｌ８、第９層Ｌ９・・・は、第５層Ｌ５、第４層Ｌ４・・・と厚さ方向に上下に対称をなす構成で、第４層Ｌ４、第５層Ｌ５と同様、多数の信号パターン２２が配置されている。
【００３１】
第５層Ｌ５から第８層Ｌ８までの間を貫通するスルーホール３２が形成されており、このスルーホール３２の内面には銅めっき３４が施されている。このスルーホール３２の部分には、第６層Ｌ６及び第７層Ｌ７の銅箔２３は配置されていない。即ち、これらの銅箔層の開口部にスルーホール３２が貫通している。
【００３２】
第４層Ｌ４と第５層Ｌ５との間で、前記スルーホール３２の位置と整合する位置にも、スルーホールが形成されており、このスルーホールの中には導体ビア３６が形成され、層間の電気的な接続が行われる。したがって、信号層である第４層Ｌ４と、同じく信号層である第９層Ｌ９との間の層間接続が行われる。
【００３３】
また、最表面層である第１層Ｌ１と第２層Ｌ２との間、第２層Ｌ２と第４層Ｌ４との間、第４層Ｌ４と第５層Ｌ５との間、をそれぞれ貫通するスルーホールが設けられ、これらのスルーホールは厚さ方向に位置が整合して、各スルーホール内に導体ビア４４が充填されることにより最表面層Ｌ１と信号層である第５層Ｌ５との間の層間の電気的な接続が行われる。
【００３４】
スルーホール４０は、最表面層である第１層Ｌ１と第２層Ｌ２との間の表面ビルドアップ層１４を除いて、多層配線回路基板の厚さ方向に貫通している。このスルーホール４０の内面にもめっきが施されており、内部に導体ビア４２が形成されていて、層間の電気的接続が行われる。
【００３５】
なお、本多層配線基板においては、Ｌ３層とＬ４層との距離よりも、Ｌ１層とＬ２層との間の距離が短かい方が望ましい。
【００３６】
次に図２〜図８を参照して本発明の多層配線回路基板の製造方法について説明する。
【００３７】
まず、いくつかの４Ｌ２Ｄと呼ばれる多層回路基板を準備する。この４Ｌ２Ｄは、中央部の４つのラミネート（４Ｌ）層及び表裏の２つのデポジット（２Ｄ）層からなる。この多層回路基板４Ｌ２Ｄは厚さ方向に対称な形態を有するものとして示されている。図２において、中央の４つの層（４Ｌ）を上から、第１層▲１▼、第２層▲２▼、第３層▲３▼、第４層▲４▼と呼ぶとすると、中心部である第２層と第３層間には、両面銅箔が形成されたコア材２８があり、このコア材２８は前述のように硬化したプリプレグからなり、厚さが約１００μｍである。
【００３８】
コア材２８の両面、即ち第２層及び第３層は、スルーホール３２の形成箇所を除いて全面に銅箔が貼付されたものである。この銅箔の厚さは約１８μｍである。４Ｌの第１層と第２層との間、及び第３層と第４層との間は、厚さ約１００μｍのプリプレグ３０からなる。４Ｌの表裏面である第１層及び第４層は、パターニングされた銅の配線層であり、この多層配線回路基板の信号層２２を形成する。４Ｌには、厚さ方向に貫通するスルーホール３２が形成されている。スルーホール３２の内面には、スルーホールめっき３４が施され、スルーホールの内部には導電ペースト等により導体ビア３５が充填されている。
【００３９】
４Ｌ２Ｄの表裏のデポジット（２Ｄ）層と、４Ｌの第１層、第４層との間は、レーザ加工可能なプリプレグ等３０からなり、厚さ約８０μｍである。即ち、４Ｌの上下面に厚さ８０μｍのプリプレグの層３０が積層され、積層後、スルーホール３２が形成される。スルーホール３６は、４Ｌを貫通するスルーホール３２と整合した位置に形成され、互いに導通するようにされる。他のスルーホール４４は、４Ｌの第１層目又は第４層目の銅のランドパターンにのみ接続されている。２Ｄの第１層及び第４層は、銅箔がパターニングされたもので、信号層２２となる。
【００４０】
図２に示す最初の工程では、このようにして形成した多層配線回路基板である複数の４Ｌ２Ｄの間に、中心に両面銅貼りの厚さ約１００μｍのコア材２８を配置し、そのコア材２８の両側に厚さ約１００μｍのプリプレグ３０を配置する。また、積層体の最上部及び最下部は、レーザ加工可能なプリプレグ２４を挟んで、両面銅貼りで片面のみ予めパターニングされたポリイミドフィルム１６を、パターニングされた面（電源層）を内側として配置し、積層を行う。
【００４１】
ここで、両面銅貼りのコア材２８は厚さが約１００μｍであり、スルーホール３２形成箇所を除いて上下両面の全面に銅貼りが形成されている。このコア材２８の両面に配置されるプリプレグ３０は、厚さ約１００μｍである。また、積層体の最上部及び最下部に積層する、レーザ加工可能なプリプレグ２４は厚さが約８０μｍであり、両面銅貼りで片面のみパターニングされたポリイミドフィルム１６は厚さが約２５μｍである。
【００４２】
積層された状態を図３に示す。
次に、図４に示すように、積層された多層配線回路基板は、レーザ加工、ドリル加工、めっき処理がなされる。即ち、積層体の表裏両面のポリイミドフィルム１６の外側の面の全面に形成されている銅箔に、パターニング加工がなされ（グランド層の形成）、且つレーザ加工によりスルーホール４６が形成される。このスルーホール４６は、表面から４Ｌ２Ｄの表面に露出しているスルーホール４４に整合する位置に形成され、互いに接続される。また、積層された多層配線回路基板を厚さ方向に貫通するスルーホール４２がドリル加工により形成される。そして、このスルーホール４２の内表面にスルーホールめっき４０が形成される。
【００４３】
次に、図５に示すように、積層体の最表面および最裏面に表面ビルドアップ層１４が積層される。即ち、レーザ加工可能な厚さが約８０μｍのプリプレグと、その上に厚さ約１８μｍの銅箔４８が積層される。
【００４４】
積層された状態を図６に示す。
次に、積層された多層配線回路基板は、レーザ加工、めっき加工がなされる。即ち、必要なスルーホールが形成され、且つレーザ加工可能なプリプレグ１４上に形成された銅箔４８に必要なパターニングがほどこされる（部品実装面パターンの形成）。これらのスルーホールには、表面からこのプリプレグ１４のみを貫通してポリイミドフィルム１６の外面のパターン（グラント層）１９に露出するスルーホール１８（図１）と、表面からこのプリプレグ１４及びポリイミドフィルム１６を貫通してポリイミドフィルム１６の内面のパターン（電源層）２１に露出するスルーホール２０（図１）と、表面からこのプリプレグ１４及びポリイミドフィルム１６を貫通して、その内側のスルーホールに充填されている導体が露出するスルーホール４４（図１）とが形成される。
【００４５】
部品実装面パターンの形成は、半導体素子等の部品を実装するためのランド等が形成されているもので、電源層やグランド層からの埋め込みビア１８、２０に接続されるランド１２や、信号パターン２２等に接続され、複数の層に渡ってビア間で連結された最上層のビアに接続されているランド１２等が形成される。
【００４６】
図７に示すように完成された積層体である多層配線基板における最表面層は半導体部品１の実装面を規定する。前述のように、実装する部品は、ベアチップであってもよく、表面実装形式で、バンプを有するボールグリッドアレイ（ＢＧＡ）形式のチップ、バンプのないＬＧＡ形式のチップ、あるいはリードを有するＱＦＰタイプのいずれの部品でもあってもよい。
【００４７】
本発明では、ポリイミドフィルム１６の両面に形成されているパターニングされた銅配線パターン１９、２１の一方の面が、グランド層を、他方の面が電源層をそれぞれ形成する。これにより、実装される部品に対して、グランド層及び電源層のいずれもが、信号層によりも多層配線回路基板の厚さ方向に最短の位置に設けることができる。これにより、回路のインダクタンスを下げることが可能となり、高周波域でのノイズの低減をはかることができる。
【００４８】
なお、ポリイミドフィルム１６の両面の銅配線パターン１よ、２１は、いずれの面が、電源層、信号層であってもよい。
【００４９】
図８及び図９は本発明の多層配線回路基板の特性を実証するべく、シミュレーションテストを行なった検証結果を示す。図８はこのシミュレーションによるインピーダンスの計算を行なった基板の断面図であり、図９は解析の結果を示す。
【００５０】
図８において、Ｌ１は部品の実装される表面層、Ｌ２はグランド層、Ｌ３は電源層である。ただし、表面層Ｌ１には導体パターンや導体ランドは形成していない。グランド層Ｌ２と電源層Ｌ３はいずれも銅パターンで、厚さ１８μｍである。表面層とグランド層Ｌ２との間は、絶縁材料５０で、厚さｔ１を一方で８０μｍとし、他方で２００μｍとした。また、グランド層Ｌ２と電源層Ｌ３との間の絶縁材料５２は、一方で、厚さ（ｔ２）２５μｍのポリイミドとし、他方で、厚さ（ｔ２）２００μｍのＦＲ−４とした。
【００５１】
表面層Ｌ１からグランド層Ｌ２まで絶縁材料を貫通して厚さ方向にスルーホールを設け、その中を導体ビア１８で充填し、表面層にて導体ビアを露出させた。同様に、表面層Ｌ１から電源層Ｌ３まで絶縁材料５０及び絶縁材料５２を貫通して厚さ方向にスルーホールを設け、その中に導体ビア２０を充填し、表面層にて導体ビアを露出させた。電源層Ｌ３まで延びるスルーホール（導体ビア２０）の部分には、グランド層がないことはもちろんである。
【００５２】
なお、解析の条件として、基板の全体の大きさは、１００ｍｍ×１００ｍｍであり、インピーダンス解析は基板中央付近で計算した。
【００５３】
このように表面層に露出したグランド層引き出し導体ビア１８と電源層引き出し導体ビア２０との間で、周波数に応じたインピーダンスを測定した。
【００５４】
検査対象として、絶縁材料５０及び絶縁材料５２の厚さ（ｔ１，ｔ２）の異なる次の３種類の基板のサンプルを準備した。
【００５５】
サンプルＡ：ｔ１／ｔ２    ＝２００μｍ／２００μｍ，
サンプルＢ：ｔ１／ｔ２    ＝２００μｍ／  ２５μｍ，
サンプルＣ：ｔ１／ｔ２    ＝  ８０μｍ／  ２５μｍ，
【００５６】
図９において、横軸は周波数（Ｈｚ）を示し、縦軸はインピーダンス（Ω）を示す。
【００５７】
サンプルＡの基板では、表面層Ｌ１とグランド層Ｌ２との間の絶縁材料５０の厚さ（ｔ１）が２００μｍと厚く、グランド層Ｌ２と電源層Ｌ３との間の絶縁材料５２の厚さ（ｔ２）も２００μｍと厚いので、低周波から高周波にかけて、他の基板に比べてインピーダンスが高いことがわかる。
【００５８】
サンプルＢの基板では、グランド層Ｌ２と電源層Ｌ３との間の絶縁材料５２の厚さ（ｔ２）は２５μｍと薄いので、周波数が低い帯域、即ち共振周波数が約１００ＭＨｚ以下の帯域では、インピーダンスが低いことがわかる。しかしながら、表面層Ｌ１とグランド層Ｌ２との間の絶縁材料５０の厚さ（ｔ１）が２００μｍと厚いため、共振周波数を超える範囲では、ビアのインダクタンスの成分によりインピーダンスが高くなっていることがわかる。
【００５９】
サンプルＣでは、表面層Ｌ１とグランド層Ｌ２との間の絶縁材料５０の厚さ（ｔ１）が８０μｍと薄く、グランド層Ｌ２と電源層Ｌ３との間の絶縁材料５２の厚さ（ｔ２）も２５μｍと薄いので、ビアのインダクタンスが小さくなり、高い周波数帯域でも低インピーダンスを実現することができる。
【００６０】
図９から明らかなように、例えば１ＧＨｚにおけるインピーダンスは、各サンプルについて次のとおりとなる。
【００６１】
サンプルＡ：２．４７Ω
サンプルＢ：１．１４Ω
サンプルＣ：０．５９７Ω
【００６２】
図１０は本発明の第２の実施形態に係る多層配線回路基板を断面図で示すものである。
【００６３】
前述の第１実施形態の場合と同様、第２実施形態に係る多層配線回路基板の上に実装される半導体チップ１としては、ベアチップ、表面実装形式で、バンプを有するボールグリッドアレイ（ＢＧＡ）形式のチップ、バンプのないＬＧＡ形式のチップ、あるいはリードを有するＱＦＰタイプのいずれの部品でもよい。図１０においても、一例として、はんだバンプ２を有するボールグリッドアレイ（ＢＧＡ）形式の半導体チップ１を示している。この半導体チップ１はその電極パッド３がはんだバンプ２を介して多層配線回路基板上の導体パターン１９のパッド部分に接続されている。
【００６４】
第２層Ｌ２は、グランド層として形成されている。しかし、後述のように電源層や信号層に接続される導体パターンもこの第２層に形成されている。第３層Ｌ３は電源層として形成されている。逆に、第２層Ｌ２を電源層とし、第３層Ｌ３をグランド層としてもよい。ここでは、第２層Ｌ２をグランド層とし、第３層Ｌ３を電源層として説明する。
【００６５】
最表面層Ｌ１とグランド層Ｌ２との間は、表面層であるが、第１実施形態におけるレーザーパターニング加工が可能なプリプレグ（絶縁フィルム）に代えて、この第２実施形態では、ソルダレジスト１４で形成されている。このソルダレジスト１４は厚さが約２０μｍである。またこのソルダレジスト１４は、後述のように半導体チップ１の半田バンプ２が接合される箇所にて開放されている。
【００６６】
グランド層Ｌ２と電源層Ｌ３との間の絶縁フィルム１６の材料としては、第１実施形態の場合と同様、両面に熱可塑の接着性を有するポリイミドフィルムを用いるのが好適である。レーザーパターニング加工が可能なポリイミドフィルム（レーザＰＰ）で、一例として厚さ１５μｍ程度のものが考えられる。
【００６７】
最表面層である第１層Ｌ１と第２層Ｌ２との間に形成されているソルダレジスト１４は、半導体チップ１のグラントに接続される半田バンプ２の部分、電源に接続される半田バンプ２の部分、及び、信号パターン２２に接続される半田バンプ２の部分がそれぞれ開放されている。そして、半導体チップ１の搭載前の状態では、第２層Ｌ２に形成されている、グランドパターン１９に接続されるパターン部分、導体ビア４３を介して電源パターン２１に接続されるパターン部分、及び、導体ビア４４を介して信号パターン２２に接続されるパターン部分がそれぞれ外部に露出されている。
【００６８】
したがって、第２層Ｌ２と第３層である電源層Ｌ３との間の絶縁フィルム１６に設けられているスルーホールには導体ビア４３が埋め込まれており、第２層Ｌ２と第３層との間の層間接続が行われる。このような、スルーホールは、ポリイミドからなる絶縁フィルム１６を厚さ方向に貫通してレーザ加工等により穴あけ加工することにより形成され、その上からスルーホールめっき等を施すことにより導体ビア４３を形成することができる。
【００６９】
第３層である電源層Ｌ３から第９層までの構成は、第１実施形態と同様であり、絶縁フィルム２４、２６、コア材２８、このコア材２８の両面（Ｌ６，Ｌ７）に形成されている銅箔２３、プリプレグ層３０については、第１実施形態の場合と同様であり、説明を省略する。
【００７０】
また、第５層Ｌ５から第８層Ｌ８までの間を貫通するスルーホール３２及びこのスルーホール３２の内面に施されている銅めっき３４、スルーホール４０及びそのスルーホール４０の内部に埋め込まれている導体ビア４２の構成は、第１実施形態と同様であり、説明を省略する。
【００７１】
図１１は本発明の第３の実施形態に係る多層配線回路基板を断面図で示すものである。第２実施形態と異なる点は、第２実施形態では、第２層Ｌ２と第４層Ｌ４との間のスルーホール、及びこのスルーホールに接続する第４層Ｌ４と第５層Ｌ５との間のスルーホールに導体ビア４４を充填していたが、この第３実施形態では、まず、第４層Ｌ４と第５層Ｌ５との間のスルーホールにカップ状に銅めっき５６を施し、レーザ加工可能なプリプレグ２４を積層後、このスルーホールに対応する位置にレーザ加工によりスルーホールを形成し、更にこのスルーホールにカップ状に銅めっき５８を施している。
【００７２】
そして、半導体チップ１の半田バンプ２が接続する個所のスルーホールに対しては、カップ状の銅めっき５８の中に導体ビア６０を埋め込んでいる。一方、半導体チップ１の半田バンプ２が接続しない個所のスルーホールに対しては、カップ状の銅めっき５８を外部に露出させた状態になっている。
【００７３】
図１０及び図１１に示した第２及び第３実施形態に係る多層回路基板の製造工程において、図２〜図７に示した第１実施形態に係る多層回路基板の製造工程と異なる点のみ説明する。
【００７４】
まず最初に、いくつかの４Ｌ２Ｄの多層回路基板を準備する点は、第１実施形態の場合と同様であるが、第３実施形態では、積層体の最上部及び最下部に位置する、４Ｌ２Ｄについては、前述のように、導体ビア４４（図２）を充填する代わりに、対応するスルーホールにカップ状の銅めっき５６を施す。
【００７５】
多層配線回路基板である複数の４Ｌ２Ｄの間に、中心に両面銅貼りの厚さ約１００μｍのコア材２８を配置し、そのコア材２８の両側に厚さ約１００μｍのプリプレグ３０を配置する。積層体の最上部及び最下部は、レーザ加工可能なプリプレグ２４を挟んで、両面銅貼りで片面のみ予めパターニングされたポリイミドフィルム１６を、パターニングされた面（電源層）を内側として配置し、積層を行う。
【００７６】
このように積層された多層配線回路基板は、図４と同様に、レーザ加工、ドリル加工、めっき処理がなされる。即ち、積層体の表裏両面のポリイミドフィルム１６の外側の面の全面に形成されている銅箔に、パターニング加工がなされ（グランド層の形成）、且つレーザ加工によりスルーホールが形成される。このスルーホールは、表面から４Ｌ２Ｄの表面に露出しているスルーホールに施したカップ状の銅めっき５６の部分に整合する位置に形成され、互いに接続される。そして、ここで形成したスルーホールに新たなカップ状の銅めっき５８が施される。
【００７７】
次に、図５において、積層体の最表面および最裏面に表面に、ビルドアップ層１４が積層されるのであるが、このビルドアップ層１４として、第１実施形態では、レーザ加工可能な厚さが約８０μｍのプリプレグが使用し、さらにその上に厚さ１８μｍの銅箔４８を積層していたが、第２及び第３実施形態では、ゾルダレジストのみを形成する。このゾルダレジストの厚さは、２０μｍ程度である。
【００７８】
このゾルダレジスト１４の形成にあたっては、前述のように、半導体チップの１の半田バンプ２に接続位置及び表面パターンの所要位置においてパターンが露出するように、ゾルダレジスト１４の層に開口部が設けられる。
【００７９】
したがって、第２及び第３実施形態では、図６の銅箔４８をレーザ加工，めっき加工する工程、及びパターニングする工程が不要となる。
【００８０】
第２及び第３実施形態では、ポリイミドフィルム１６の両面に形成されているパターニングされた銅配線パターン１９、２１は一方がグランド層、他方が電源層として形成されているが、その上側の層の銅配線パターン１９は、その一部が導体ビア又は銅めっきを介して他方の層と接続され、また、導体ビア又は銅めっきを介して信号層に接続される。
【００８１】
いずれの実施形態においても、グランド層及び電源層のいずれもが、信号層によりも多層配線回路基板の厚さ方向に最短の位置に設けることができる。これにより、回路のインダクタンスを下げることが可能となり、高周波域でのノイズの低減をはかることができる。
【００８２】
なお、ポリイミドフィルム１６の両面の銅配線パターン２１は、いずれの面が、電源層、信号層であってもよい。
【００８３】
図１２及び図１３は一括積層プレス工程による多層回路基板（４Ｌ２Ｄ）の形成方法を示すものであり、図１２は積層前の状態、図１３は積層後の状態をそれぞれ示す。この実施形態における多層回路基板（４Ｌ２Ｄ）は、ガラスエポキシ両面銅貼り板２８を中央に、その上下両側にガラスエポキシプリプレグ３０を配置し、さらにその上下両側にガラスエポキシ両面銅貼り板２６を配置し、互いに位置合わせをし、真空加熱プレスにて積層し一体化する。
【００８４】
中心のコア板に相当するガラスエポキシ両面銅貼り板２８は、両面に銅箔を張り合わせたもので、銅箔は配線パターン２３を形成済みのものを使用する。前述の実施形態では、この層をポリイミドフィルムで成形している。ガラスエポキシプリプレグ３０は半硬化状態のものを使用する。ガラスエポキシ両面銅貼り板２６は、この実施形態では、その両面の配線パターン２２が既に形成されているものを使用する。
【００８５】
このようにして図１３に示すような多層配線基板の積層体が完了し、その後、図示していないが、貫通ドリル孔加工、めっきにより層間の接続を行う。
【００８６】
なお、図１２に示した、樹脂フィルム（ガラスエポキシ樹脂フィルム）の両面に銅箔を張り付けた構成において、樹脂フィルムと銅箔との境界面は粗面であって、通常２〜３μｍの凹凸（図示せず）がある。通常、樹脂フィルムの厚さが３０μｍ程度であれば、両面に形成されている銅箔（導体パターン）間の絶縁性は十分確保される。しかしながら、ガラスクロスを含浸させた通常のガラスエポキシ樹脂では、厚さをこれ以下に薄くしていくと、絶縁性が悪化する。絶縁フィルムの両面に形成される銅箔（導体パターン）の一方がグランド層で、他方が電源層である場合は、常に電圧が印加されている状態であり、しかも、両面の銅箔（導体パターン）の面積が比較的大きいため、マイグレーションの危険性が大きい。
【００８７】
そこで、銅箔の間に絶縁性を補償するための固体のフィルム状樹脂を挿入し、銅箔とこのフィルム状樹脂との間にエポキシ樹脂等の接着層を設ける。この場合において、固体のフィルム状樹脂として、厚さが４μｍ程度のポリイミド又はアラミド等の低誘電率の材料を用いる。
【００８８】
以上添付図面を参照して本発明の実施の形態について説明したが、本発明は上記の実施の形態に限定されるものではなく、本発明の精神ないし範囲内において種々の形態、変形、修正等が可能である。
【００８９】
（付記１）    部品実装面である最表面層を第１層としたときに、第２層にグランド層及び電源層の一方を、第３層にその他方を配置し、グランド層と電源層との間に絶縁層を配置したことを特徴とする多層配線回路基板。（１）
（付記２）    付記１に記載の多層配線回路基板において、電源層とグランド層間の絶縁層の材料をとして、両面に熱可塑の接着性を有する樹脂を用いることを特徴とする多層配線回路基板。（２）
（付記３）    付記１に記載の多層配線回路基板において、電源層とグランド層間の絶縁層は絶縁フィルムであり、該絶縁フィルムの材料として、両面に熱可塑の接着性を有するポリイミドフィルムを用いることを特徴とする多層配線回路基板。
（付記４）    付記１に記載の多層配線回路基板において、電源層とグランド層間の絶縁層の材料が、パターニング加工であることを特徴とする多層回路基板。（３）
（付記５）    付記４に記載の多層配線回路基板において、電源層とグランド層間の絶縁層が絶縁フィルムであり、該絶縁フィルムの材料として、レーザーパターニング加工が可能な樹脂フィルムを用いることを特徴とする多層回路基板。
（付記６）    付記１〜５のいずれか１項に記載の多層配線回路基板において、最表面層と電源層、および、最表面層とグランド層を埋め込みビアで接続したことを特徴とする多層配線回路基板。（４）
（付記７）    付記１〜６のいずれか１項に記載の多層配線回路基板において、最表面層である第１層、及び、グランド層と電源層のある第２層及び第３層には、信号層はなく、信号層は第４層以下に配置されていることを特徴とする多層配線回路基板。
（付記８）    付記１〜７のいずれか１項に記載の多層配線回路基板において、グランド層と電源層との間の絶縁フィルムは厚さが薄く、３０μｍ以下であることを特徴とする多層配線回路基板。
（付記９）    付記１〜８のいずれか１項に記載の多層配線回路基板において、部品実装面である第１層と第２層との間の表面ビルドアップ層は厚さが８０μｍのレーザ加工可能なプリプレグであることを特徴とする多層配線回路基板。
（付記１０）    付記１〜９のいずれか１項に記載の多層配線回路基板において、部品実装面である第１層とグランド層の間、及び部品実装面である第１層と電源層との間は、基板の層方向に直角な、厚さ方向にのびる埋め込みビアが形成されていることを特徴とする多層配線回路基板。
（付記１１）    付記１〜８のいずれか１項に記載の多層配線回路基板において、第１層と第２層との間の表面ビルドアップ層はソルダレジストであることを特徴とする多層配線回路基板。（５）
（付記１２）    付記１１に記載の多層配線回路基板において、ソルダレジストの厚さは２０μｍ程度であることを特徴とする多層配線回路基板。
（付記１３）    付記１１又は１２に記載の多層配線回路基板において、部品実装個所のソルダレジストの部分は開放されており、第２層に形成された導体パターンが外部に露出されていることを特徴とする多層配線回路基板。（６）
（付記１４）    付記１３に記載の多層配線回路基板において、第２層に形成された導体パターンの一部は、グランド層及び電源層の一方であり、第２層に形成された導体パターンの他の一部は、基板の層方向に直角な厚さ方向にのびる埋め込みビアを介してグランド層又は電源層の他方に接続されていることを特徴とする多層配線回路基板。（７）
（付記１５）    付記１０又は１４に記載の多層配線回路基板において、埋め込みビアは比較的断面積を大きくし、インダクタンスを減少するようにしたことを特徴とする多層配線回路基板。
（付記１６）    付記１〜６のいずれか１項に記載の多層配線回路基板が、８層以上からなることを特徴とする多層配線回路基板。（８）
（付記１７）    予め製造した複数の多層からなる回路基板と、部品が配置される、少なくとも一方の面に対して、一番近い内層として配置され、グランド層と電源層との間に絶縁層を配置したコンデンサ積層体と、から構成されることを特徴とする多層配線回路基板。（９）
（付記１８）    多層配線回路基板を製造する方法であって、
一方の面に第１の導体箔が形成され且つ他方の面に第１の導体パターンが形成された第１の絶縁フィルムの他方の面側を、絶縁接着フィルムを介して配線回路基板に積層する工程と、
前記第１の導体箔をパターニングして第２の導体パターンとするパターニング工程と、
前記第１の絶縁フィルムの一方の面上に第２の絶縁フィルムと、該第２の絶縁フィルム上に第２の導体箔と、を積層する工程と、
該第２の導体箔及び前記第２の絶縁フィルムを貫通して前記第２の導体パターンに露出する第１の孔を形成すると共に、第２の導体箔、前記第２の絶縁フィルム及び前記第１の絶縁フィルムを貫通して前記第１の導体パターンに露出する第２の孔を形成し、且つ該第２の導体箔をパターニングして、第３の導体パターンを形成する工程と、
前記第１及び第２の孔に導体ビアを埋め込み、前記第１及び第２の導体パターンの一方をグランド層、他方を電源層として表面層である第３の導体パターンに電気的に接続することを特徴とする多層配線回路基板の製造方法。
（付記１９）    付記１８に記載の多層配線回路基板の製造方法において、前記第１の孔及び第２の孔は、レーザ加工により形成されることを特徴とする多層回路基板の製造方法。
【００９０】
【発明の効果】
本発明によれば、電源と実装部品とグランド電極間の配線距離を最短とすることで、回路のインダクタンスを下げることが可能となり、従来、回路のスイッチング等により、電源に生じる高周波ノイズを除去するために搭載していたコンデンサが不要な多層配線回路基板を、従来のプリント配線基板製造プロセスをそのまま用いて提供することができる。
【図面の簡単な説明】
【図１】本発明の多層配線回路基板の１実施形態の断面図である。
【図２】本発明の多層配線回路基板の製造工程を示す断面図で、積層前の状態を示す。
【図３】本発明の多層配線回路基板の製造工程を示す断面図で、積層後の状態を示す。
【図４】本発明の多層配線回路基板の製造工程を示す断面図で、積層後、レーザ加工、ドリル加工、めっき加工を施す状態を示す。
【図５】本発明の多層配線回路基板の製造工程を示す断面図で、表面ビルドアップ層の積層前の状態を示す。
【図６】本発明の多層配線回路基板の製造工程を示す断面図で、表面ビルドアップ層の積層後にレーザ加工、めっき加工を施す状態を示す。
【図７】本発明の多層配線回路基板の完成状態を示す断面図である。
【図８】本発明の特性を示すためにインピーダンスの計算シミュレーションを行なったときの基板の断面図である。
【図９】インピーダンスの計算シミュレーションを行なったときの解析結果を示す。
【図１０】本発明の多層配線回路基板の第２実施形態の断面図である。
【図１１】本発明の多層配線回路基板の第３実施形態の断面図である。
【図１２】一括積層プレス工程により多層回路基板の形成（積層前）を示す図である。
【図１３】一括積層プレス工程により多層回路基板の形成（積層後）を示す図である。
【符号の説明】
１…半導体素子
２…はんだパンプ
３…電極
１２…ランド
１４…表面ビルドアップ層
１６…レーザ加工可能なポリイミド
１８、２０、４４…ビア
２２…信号層
２４、２６…レーザ加工可能なプリプレグ
２８…コア材
３０…プリプレグ
３２…スルーホール
【図１】
0004079699.tif 000002
【図２】
0004079699.tif 000003
【図３】
0004079699.tif 000004
【図４】
0004079699.tif 000005
【図５】
0004079699.tif 000006
【図６】
0004079699.tif 000007
【図７】
0004079699.tif 000008
【図８】
0004079699.tif 000009
【図９】
0004079699.tif 000010
【図１０】
0004079699.tif 000011
【図１１】
0004079699.tif 000012
【図１２】
0004079699.tif 000013
【図１３】
0004079699.tif 000014