(57)【特許請求の範囲】
【請求項１】
基板上に、
複数の走査線及び複数のデータ線と、
前記走査線及び前記データ線の交差に対応して設けられた薄膜トランジスタと、
前記薄膜トランジスタのドレイン領域に導電層を中継して電気的に接続された画素電極と
を備えており、
前記ドレイン領域から延設された半導体層の一部からなる第１蓄積容量電極と前記第１蓄積容量電極上の第２蓄積容量電極とが第１誘電体膜を介して対向配置されて一の蓄積容量が構築され、且つ前記第２蓄積容量電極と前記導電層の一部からなる第３蓄積容量電極とが第２誘電体膜を介して対向配置されて他の蓄積容量が構築されており、
前記第２蓄積容量電極は、前記第１蓄積容量電極と前記第３蓄積容量電極とを電気的に接続するためのコンタクトホール部においてコの字状の切り欠き部を有し、
前記切り欠き部を除く個所の、前記第２蓄積容量電極の伸延方向に交わる方向で切った前記一及び他の蓄積容量を含む断面において前記第１蓄積容量電極は前記第２蓄積容量電極よりも幅広に形成され、前記第２蓄積容量電極は前記第３蓄積容量電極よりも幅広に形成され、当該断面における前記第１蓄積容量電極の両側の端部が前記第２蓄積容量電極よりも外側に位置することを特徴とする電気光学装置。
【請求項２】
前記断面において前記第２蓄積容量電極の縁は、ほぼテーパが無い状態に形成されていることを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記導電層と前記画素電極とは、前記一及び他の蓄積容量が構築された平面領域に開孔された第２コンタクトホールを介して電気的に接続されたことを特徴とする請求項１又は２に記載の電気光学装置。
【請求項４】
前記第１誘電体膜と同一膜から前記薄膜トランジスタのゲート絶縁膜が形成されており、前記第２蓄積容量電極と同一膜から前記走査線が形成されていることを特徴とする請求項１から３のいずれか一項に記載の電気光学装置。
【請求項５】
前記導電層は高融点金属を含むことを特徴とする請求項１から４のいずれか一項に記載の電気光学装置。
【請求項６】
前記導電層は、前記基板上において前記データ線よりも下層に設けられていることを特徴とする請求項１から５のいずれか一項に記載の電気光学装置。
【請求項７】
請求項１から６のいずれか一項に記載の電気光学装置をライトバルブとして用いることを特徴とするプロジェクタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電気光学装置及びその製造方法の技術分野に属し、特に画素電極と画素スイッチング用の薄膜トランジスタ（Thin Film Transistor:以下適宜、ＴＦＴと称す）との間で電気的導通を良好にとるための中継用の導電層を備える電気光学装置及びその製造方法の技術分野に属する。
【０００２】
【背景技術】
従来、液晶装置等の電気光学装置においては、ＴＦＴ等の素子やデータ線、走査線、容量線等の配線を構成する各種の導電層、半導体層、絶縁膜などが基板上に積層形成されるのが一般的である。特に近時における表示画像の高解像度化の要請の下では、素子電極や配線の微細化は必須であり、微細な素子電極や配線をパターン精度良く基板上に形成する必要がある。従ってこの種の電気光学装置の製造方法においては、例えばＴＦＴのゲート電極のように特に微細化しつつ高いパターン精度が要求される素子電極や配線を形成する際には、指向性が無いウエットエッチングではなく、指向性に優れたドライエッチングを用いてパターン精度を高めるようにしている。
【０００３】
更に最近では、上述の如き基板上に形成された積層構造中に、より高品位の画像表示を可能ならしめるための各種機能を有する導電層や絶縁膜を追加的に設ける技術も研究開発されている。例えば積層構造中で複数の導電層や絶縁膜を介して、基板に垂直な方向について比較的距離を隔てて位置する画素電極とＴＦＴ等の素子とを良好に電気接続するための中継用の導電層を積層構造中に介在させる技術や、伝統的に容量線により構築される蓄積容量に加えて他の蓄積容量を付加するための蓄積容量電極用の導電層を積層構造中に介在させる技術など研究開発されている。
【０００４】
【発明が解決しようとする課題】
しかしながら、中継用の導電層や蓄積容量電極用の導電層等を新たに設けると、積層構造が複雑化するため、絶縁膜により相互に絶縁される筈の素子電極や配線間でショートやリーク（漏電或いは絶縁不良）を生じ易くなるという問題点がある。特に前述のようにパターン精度を高めるためにドライエッチングを用いて走査線や容量線を形成する場合には、走査線及び容量線の側面部分は、ほとんどテーパが無い状態になり、場合によっては逆テーパになることもある。ここで本願発明者の研究によれば、下地面上に形成された半導体層上に重ねて容量線を一の誘電体膜を介して形成すると、該下地面を基準にして容量線の上面までの段差が大きくなる。従って、この容量線上に更に他の誘電体膜を形成する場合を考えると、容量線の上面からその側面を経て形成される当該他の誘電体膜の付き回りが低下してしまう。従って、例えば係る他の誘電体膜上に蓄積容量電極用の導電層を追加的に形成する場合、当該他の誘電体膜の付き回りの悪い箇所を介して露出した容量線と蓄積容量電極用の導電層との間で、リークやショートしてしまう可能性が高くなるという問題点がある。
【０００５】
本発明は上述の問題点に鑑みなされたものであり、中継用の導電層や蓄積容量電極用の導電層など、各種機能を高めるための膜或いは装置の微細化を図るための膜等を含む比較的複雑な積層構造を採用しつつも、素子電極や配線におけるショートやリークといった不良を招き難い電気光学装置の製造方法及び該電気光学装置を提供することを課題とする。
【０００６】
【課題を解決するための手段】
本発明の第１電気光学装置は上記課題を解決するために、基板上に、複数の走査線及び複数のデータ線と、前記走査線及び前記データ線の交差に対応して設けられた薄膜トランジスタと、前記ドレイン領域に導電層を中継して電気的に接続された画素電極と  を備えており、前記ドレイン領域から延設された半導体層の一部からなる第１蓄積容量電極と前記第１蓄積容量電極上の第２蓄積容量電極とが第１誘電体膜を介して対向配置されて一の蓄積容量が構築され且つ前記第２蓄積容量電極と前記導電層の一部からなる第３蓄積容量電極とが前記第２誘電体膜を介して対向配置されて他の蓄積容量が構築されており、前記第２蓄積容量電極の伸延方向に交わる方向で切った前記一及び他の蓄積容量を含む断面において前記第１蓄積容量電極は前記第２蓄積容量電極よりも幅広に形成されている。
【０００７】
本発明の第１電気光学装置によれば、先ず導電層は、一方で半導体層のドレイン領域と接続され且つ他方で画素電極に接続されており、薄膜トランジスタと画素電極とを中継する機能を果たしているので、例えば両者間を一つのコンタクトホールを介して直接接続する場合の困難性を回避することが可能となる。より具体的には、画素電極と薄膜トランジスタの間には、走査線、容量線、データ線等の配線及びこれらを相互に電気的に絶縁するための複数の層間絶縁膜を含む積層構造が存在するため、両者間を直接接続する１個のコンタクトホールを開孔するのは困難であるが、このように中継用の導電層を介在させれば、比較的浅い２個のコンタクトホールで両者間を接続することが可能となる。これにより各コンタクトホールの径を小さくすることができると共にエッチング深度の制御も容易となる。この結果、パターン精度が高く且つ微細なコンタクトホールを介して画素電極と薄膜トランジスタとを信頼性高く接続することが可能となる。
【０００８】
更に導電層の一部からなる第３蓄積容量電極は、第２蓄積容量電極と対向配置されることにより、該第２蓄積容量電極を半導体層の一部からなる第１蓄積容量電極に対向配置して構築した一の蓄積容量に加えて、他の蓄積容量を追加的に構築する。従って、当該導電層を利用することにより、限られた画素の非開口領域（即ち、各画素において表示に寄与する光が透過しない領域）を有効利用して蓄積容量を増加させることができる。この結果、画素電極における画像信号の電圧保持時間を長くすることができ、コントラスト比を効率良く高められる。また、容量線により各画素に設けられる第１蓄積容量電極をまとめて構成できる。
【０００９】
しかも、このように同一の導電層に、薄膜トランジスタと画素電極とを中継する機能と蓄積容量を追加的に付加する機能との両方を持たせるので、全体として装置構成及び製造方法の簡略化並びに低コスト化を図れる。
【００１０】
そして、第２蓄積容量電極の伸延方向に交わる方向で切った一及び他の蓄積容量を含む断面において、第１蓄積容量電極は第２蓄積容量電極よりも幅広に形成されている。即ち、第１蓄積容量の幅＞第２蓄積容量の幅という不等式関係が成立する。このため、第１蓄積容量電極が第２蓄積容量電極と同一幅に形成される場合と比較して、第２蓄積容量電極側面部上に形成される第２誘電体膜の付き回りは遥かに良くなる。より具体的には、幅広の第１蓄積容量電極の上面においてその縁から後退した位置から側面部が立ち上がるように第２蓄積容量電極が形成されるので、第２蓄積容量電極上に形成される第２誘電体膜が付き回される段差は当該第２蓄積容量電極の膜厚とほぼ等しいだけで済む。そして、この段差分だけ第２蓄積容量電極の側面部に対し第２誘電体膜を付き回すことは、比較的容易に行えるのである。この結果、第２蓄積容量電極の側面部において付き回りの悪い第２誘電体膜の欠陥個所を介して当該第２蓄積容量電極とこの上に第２誘電体膜を介して形成される導電層の一部である第３蓄積容量電極との間でショート或いはリークする可能性を低減できる。
【００１１】
以上の結果、本発明の第１電気光学装置によれば、各種機能を高めるべく或いは装置の微細化を図るべく比較的複雑な積層構造を採用しつつも、素子電極や配線におけるショートやリークといった不良を招き難い電気光学装置を実現できる。
【００１２】
本発明の第１電気光学装置の一の態様では、前記断面において前記第３蓄積容量電極は前記第２蓄積容量電極よりも幅狭に形成されている。
【００１３】
この態様によれば、第２蓄積容量電極の伸延方向に交わる方向で切った一及び他の蓄積容量を含む断面において、第１蓄積容量の幅＞第２蓄積容量の幅＞第３蓄積容量の幅という不等式関係が成立する。このため、仮に第２蓄積容量電極上に形成される第２誘電体膜の付き回りが第２蓄積容量電極の側面部において悪く、この側面部で第２誘電体膜に欠陥個所が存在しても、この側面部における第２誘電体膜上には、第３蓄積容量電極は形成されない。このため、第３蓄積容量電極と第２蓄積容量電極とが、この欠陥個所を介してショート或いはリークする可能性は殆ど無い。
【００１４】
本発明の第１電気光学装置の他の態様では、前記断面において前記第３蓄積容量電極は前記第２蓄積容量電極よりも幅広に形成されている。
【００１５】
この態様によれば、第２蓄積容量電極の伸延方向に交わる方向で切った一及び他の蓄積容量を含む断面において、第１蓄積容量の幅＞第２蓄積容量の幅＜第３蓄積容量の幅という不等式関係が成立する。このため、第２蓄積容量電極の側面部において第２誘電体膜上に第３蓄積容量電極が形成されるものの、第２蓄積容量電極上に形成される第２誘電体膜の付き回りが特にその側面部においても良好なため、第２蓄積容量電極の側面部において付き回りの悪い第２誘電体膜の欠陥個所を介して当該第２蓄積容量電極とこの上に第２誘電体膜を介して形成される第３蓄積容量電極との間でショート或いはリークする可能性を低減できる。
【００１６】
本発明の第２電気光学装置は上記課題を解決するために、基板上に、複数の走査線及び複数のデータ線と、前記走査線及び前記データ線の交差に対応して設けられた薄膜トランジスタと、前記ドレイン領域に導電層を中継して接続された画素電極とを備えており、前記ドレイン領域から延設された半導体層の一部からなる第１蓄積容量電極と前記第１蓄積容量電極上の第２蓄積容量電極とが前記第１誘電体膜を介して対向配置されて一の蓄積容量が構築され且つ前記第２蓄積容量電極と前記導電層の一部からなる第３蓄積容量電極とが前記第２誘電体膜を介して対向配置されて他の蓄積容量が構築されており、前記第２蓄積容量電極の伸延方向に交わる方向で切った前記一及び他の蓄積容量を含む断面において前記第２蓄積容量電極は前記第３蓄積容量電極よりも幅広に形成されており、前記導電層上及び該導電層が形成されていない領域における前記第２誘電体膜上には層間絶縁膜が形成されている。
【００１７】
本発明の第２電気光学装置によれば、上述した本発明の第１電気光学装置の場合と同様に、同一の導電層に、薄膜トランジスタと画素電極とを中継する機能と蓄積容量を追加的に付加する機能との両方を持たせるので、全体として装置構成及び製造方法の簡略化並びに低コスト化を図れる。
【００１８】
そして、第２蓄積容量電極の伸延方向に交わる方向で切った一及び他の蓄積容量を含む断面において、第２蓄積容量電極の幅＞第３蓄積容量電極の幅という不等式関係が成立する。このため、仮に第２蓄積容量電極の側面部において付き回りの悪い第２誘電体膜の欠陥個所があっても、この側面部における第２誘電体膜上には、第３蓄積容量電極は形成されない。しかも、この場合の欠陥個所は、一の層間絶縁膜により覆われる。これらの結果、第３蓄積容量電極と第２蓄積容量電極とが、この欠陥個所を介してショート或いはリークする可能性は殆ど無い。
【００１９】
以上の結果、本発明の第２電気光学装置によれば、各種機能を高めるべく或いは装置の微細化を図るべく比較的複雑な積層構造を採用しつつも、素子電極や配線におけるショートやリークといった不良を招き難い電気光学装置を実現できる。
【００２０】
本発明の第１又は第２電気光学装置の他の態様では、前記断面において前記第２蓄積容量電極の縁は、ほぼテーパが無い状態に形成されている。
【００２１】
この態様によれば、第２蓄積容量電極の縁はほとんどテーパが無い状態に形成されても、上述の如く仮に第１蓄積容量電極が第２蓄積容量電極と同一幅に形成されるとすれば第２誘電体膜の付き回りは非常に悪いが、この態様では、第１蓄積容量電極は第２蓄積容量電極よりも幅広に形成されているので、やはり第２蓄積容量電極上に形成される第２誘電体膜の付き回りは良い。
このため、付き回りの悪い第２誘電体膜の欠陥個所を介して当該第２蓄積容量電極と導電層の一部である第３蓄積容量電極との間でショート或いはリークする可能性を低減できる。したがって、このような装置欠陥の発生率を低減しつつ且つ素子電極や配線の微細化に相応しくパターン精度を高めるのに最適な指向性の高いドライエッチングを用いて第２蓄積容量電極を形成でき、容量線と同一膜から同時に走査線をドライエッチングにより形成できる。このことは、走査線の一部が薄膜トランジスタのゲート電極とされることに鑑みれば、パターン精度の高いゲート電極を形成することによりトランジスタ特性に優れた薄膜トランジスタを形成する上で非常に有利である。
【００２２】
本発明の第１又は第２電気光学装置の他の態様では、前記ドレイン領域と前記導電層とは、前記一及び他の蓄積容量が形成されていない平面領域に開孔された第１コンタクトホールを介して電気的に接続されており、前記第２蓄積容量電極の伸延方向に交わる方向で切った前記第１コンタクトホールを含む断面において前記第１蓄積容量電極は前記第２蓄積容量電極よりも幅広に形成されており且つ前記第３蓄積容量電極は前記第２蓄積容量電極よりも幅広に形成されている。
【００２３】
この態様によれば、第１コンタクトホールは、一及び他の蓄積容量が形成されていない平面領域に開孔されている。この第１コンタクトホールを介して半導体層のドレイン領域と導電層とは電気的に接続されている。そして、第２蓄積容量電極の伸延方向に交わる方向で切った第１コンタクトホールを含む断面において、第１蓄積容量電極の幅＞第２蓄積容量電極の幅＜第３蓄積容量電極の幅という不等式関係が成立する。従って、この断面において、第１コンタクトホールを介してドレイン領域と導電層とを第２蓄積容量電極に電気的に接触しないように接続することが可能となる。しかも、第２蓄積容量電極の側面部において第２誘電体膜上に第３蓄積容量電極が形成されているものの、第２蓄積容量電極上に形成される第２誘電体膜の付き回りが良いため、結局、第１コンタクトホールの周囲で第２蓄積容量電極の側面部において付き回りの悪い第２誘電体膜の欠陥個所を介して当該第２蓄積容量電極と第３蓄積容量電極との間でショート或いはリークする可能性を低減できる。
【００２４】
本発明の第１又は第２電気光学装置の他の態様では、前記一及び他の蓄積容量が構築された平面領域に開孔された第２コンタクトホールを介して電気的に接続される。
【００２５】
この態様によれば、画素電極から半導体層のドレイン領域まで一つのコンタクトホールを開孔する場合と比較して、コンタクトホールの径を小さくできる。即ち、一般にコンタクトホールを深く開孔する程、エッチング精度は落ちるため、薄い半導体層における突き抜けを防止するために、コンタクトホールの径を小さくできるドライエッチングを途中で停止して、最終的にウエットエッチングで半導体層まで開孔するように工程を組まねばならないので、指向性のないウエットエッチングによりコンタクトホールの径が広がらざるを得ないのである。これに対して本態様では、画素電極と半導体層間を２つの直列な第１及び第２コンタクトホールにより電気的に接続すればよいので、各コンタクトホールをドライエッチングにより開孔することが可能となるか、或いは少なくともウエットエッチングにより開孔する距離を短くすることが可能となる。この結果、各コンタクトホールの径を夫々小さくでき、第１又は第２コンタクトホールの上方に位置する画素電極部分における平坦化が促進される。
【００２６】
本発明の第１又は第２電気光学装置の他の態様では、前記第１誘電体膜と同一膜から前記薄膜トランジスタのゲート絶縁膜が形成されており、前記第２蓄積容量電極と同一膜から前記走査線が形成されている。
【００２７】
この態様によれば、一の蓄積容量を構築するための第１誘電体膜と、薄膜トランジスタのゲート絶縁膜とは、例えば熱酸化膜等と同一膜から形成されている。
しかも、第２蓄積容量電極と走査線とは、例えばポリシリコン膜等と同一膜から形成されている。従って、全体として装置構成及び製造方法の簡略化並びに低コスト化を図ることが可能となる。そして特に、ゲート電極を構成する走査線に要求されるパターン精度を出すために、ドライエッチングを施してこれら容量線及び走査線をパターンニングした場合に、該ドライエッチングにより、ほぼテーパが無い状態の側面部を持つ第２蓄積容量電極が形成されたとしても、第２蓄積容量電極と第３蓄積容量電極との間でショート或いはリークする可能性を余り高めないで済む。
【００２８】
本発明の第１又は第２電気光学装置の他の態様では、前記導電層は高融点金属を含む。
【００２９】
この態様によれば、導電層は、例えば、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）及びＰｂ（鉛）のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド等からなる。このため、製造プロセスにおいて導電層形成後に行われる各種工程における高温処理で当該導電層が変形したり破壊したりすることはない。
【００３０】
本発明の第１又は第２電気光学装置の他の態様では、前記導電層は、前記基板上において前記データ線よりも下層に設けられている。
【００３１】
この態様によれば、データ線よりも下層に設けられた導電層により、画素電極と半導体層とを中継可能であり、更に導電層の一部である第３蓄積容量電極と容量線の一部である第２蓄積容量電極との間で他の蓄積容量を簡単に構築可能となる。
【００３２】
本発明の第１の電気光学装置の製造方法は上記課題を解決するために、基板上に薄膜トランジスタのソース領域、チャネル領域及びドレイン領域並びに一の蓄積容量の第１蓄積容量電極となる半導体層を形成する工程と、前記半導体層上に前記薄膜トランジスタのゲート絶縁膜及び前記一の蓄積容量の第１誘電体膜を同一絶縁薄膜から形成する工程と、前記ゲート絶縁膜及び前記第１誘電体膜上に夫々複数の走査線及び複数の容量線を形成する工程と、前記走査線及び容量線上に第２誘電体膜を形成する工程と、前記第１及び第２誘電体膜に前記ドレイン領域に通じる第１コンタクトホールを開孔する工程と、前記第２誘電体膜上に、前記第１コンタクトホールを介して前記ドレイン領域に電気的に接続されるように導電層を形成する工程と、前記導電層上に一の層間絶縁膜を形成する工程と、前記一の層間絶縁膜上に複数のデータ線を形成する工程と、前記データ線上に他の層間絶縁膜を形成する工程と、前記一及び他の層間絶縁膜に前記導電層に通じる第２コンタクトホールを開孔する工程と、前記第２コンタクトホールを介して前記導電層に電気的に接続されるように前記他の層間絶縁膜上に画素電極を形成する工程とを有しており、前記第１蓄積容量電極と前記容量線の一部からなる第２蓄積容量電極とを前記第１誘電体膜を介して対向配置させることにより前記一の蓄積容量を構築し且つ前記第２蓄積容量電極と前記導電層の一部からなる第３蓄積容量電極とを前記第２誘電体膜を介して対向配置させることにより他の蓄積容量を構築し、前記容量線の伸延方向に交わる方向で切った前記一及び他の蓄積容量を含む断面において前記第１蓄積容量電極を前記第２蓄積容量電極よりも幅広に形成する。
【００３３】
本発明の第１の電気光学装置の製造方法によれば、先ず基板上に、半導体層が形成され、この上に、ゲート絶縁膜及び第１誘電体膜が、同一絶縁薄膜から形成される。次に、ゲート絶縁膜及び１誘電体膜上に夫々、複数の走査線及び複数の容量線が形成され、更にこれらの上に第２誘電体膜が形成される。次に第１及び第２誘電体膜に、ドレイン領域に通じる第１コンタクトホールが開孔され、これを介してドレイン領域に電気的に接続されるように、導電層が第２誘電体膜上に形成される。次に導電層上に、一の層間絶縁膜が形成され、更にこの上に複数のデータ線が形成される。次にデータ線上に、他の層間絶縁膜が形成される。その後、一及び他の層間絶縁膜に、導電層に通じる第２コンタクトホールが開孔され、これを介して導電層に電気的に接続されるように、他の層間絶縁膜上に画素電極が形成される。これら一連のプロセスの中で、第１蓄積容量電極と第２蓄積容量電極とが、第１誘電体膜を介して対向配置させられ、一の蓄積容量が構築される。また第２蓄積容量電極と第３蓄積容量電極とが第２誘電体膜を介して対向配置させられ、他の蓄積容量が構築される。従って、同一の導電層に、薄膜トランジスタと画素電極とを中継する機能と蓄積容量を追加的に付加する機能との両方を持たせるので、全体として装置構成及び製造方法の簡略化並びに低コスト化を図れる。ここで、容量線の伸延方向に交わる方向で切った一及び他の蓄積容量を含む断面において、第１蓄積容量電極を、第２蓄積容量電極よりも幅広に形成するので、第１蓄積容量電極が第２蓄積容量電極と同一幅に形成される場合と比較して、第２蓄積容量電極上に形成される第２誘電体膜の付き回りは遥かに良くなる。この結果、上述した本発明の第１電気光学装置の場合と同様の作用により、第２蓄積容量電極の側面部において付き回りの悪い第２誘電体膜の欠陥個所を介して当該第２蓄積容量電極と第３蓄積容量電極との間でショート或いはリークする可能性を低減できる。
【００３４】
本発明の第１の電気光学装置の製造方法の一の態様では、前記断面において前記第３蓄積容量電極を前記第２蓄積容量電極よりも幅狭に形成する。
【００３５】
この態様によれば、容量線の伸延方向に交わる方向で切った一及び他の蓄積容量を含む断面において、第１蓄積容量の幅＞第２蓄積容量の幅＞第３蓄積容量の幅という不等式関係が成立する。このため、仮に第２蓄積容量電極上に形成される第２誘電体膜の付き回りが第２蓄積容量電極の側面部において悪く、この側面部で第２誘電体膜に欠陥個所が存在しても、この側面部における第２誘電体膜上には、第３蓄積容量電極は形成されない。このため、第３蓄積容量電極と第２蓄積容量電極とが、この欠陥個所を介してショート或いはリークする可能性は殆ど無い。
【００３６】
本発明の第２の電気光学装置の製造方法は上記課題を解決するために、基板上に薄膜トランジスタのソース領域、チャネル領域及びドレイン領域並びに一の蓄積容量の第１蓄積容量電極となる半導体層を形成する工程と、前記半導体層上に前記薄膜トランジスタのゲート絶縁膜及び前記一の蓄積容量の第１誘電体膜を同一絶縁薄膜から形成する工程と、前記ゲート絶縁膜及び前記第１誘電体膜上に夫々複数の走査線及び複数の容量線を形成する工程と、前記走査線及び容量線上に第２誘電体膜を形成する工程と、前記第１及び第２誘電体膜に前記ドレイン領域に通じる第１コンタクトホールを開孔する工程と、前記第２誘電体膜上に、前記第１コンタクトホールを介して前記ドレイン領域に電気的に接続されるように導電層を形成する工程と、前記導電層上及び前記導電層が形成されていない領域における前記第２誘電体膜上に一の層間絶縁膜を形成する工程と、前記一の層間絶縁膜上に複数のデータ線を形成する工程と、前記データ線上に他の層間絶縁膜を形成する工程と、前記一及び他の層間絶縁膜に前記導電層に通じる第２コンタクトホールを開孔する工程と、前記第２コンタクトホールを介して前記導電層に電気的に接続されるように前記他の層間絶縁膜上に画素電極を形成する工程とを有しており、前記第１蓄積容量電極と前記容量線の一部からなる第２蓄積容量電極とを前記第１誘電体膜を介して対向配置させることにより前記一の蓄積容量を構築し且つ前記第２蓄積容量電極と前記導電層の一部からなる第３蓄積容量電極とを前記第２誘電体膜を介して対向配置させることにより他の蓄積容量を構築し、前記容量線の伸延方向に交わる方向で切った前記一及び他の蓄積容量を含む断面において前記第２蓄積容量電極を前記第３蓄積容量電極よりも幅広に形成する。
【００３７】
本発明の第２の電気光学装置の製造方法によれば、上述した本発明の第１の電気光学装置の製造方法の場合と同様に、基板上に、半導体層、ゲート絶縁膜及び第１誘電体膜、複数の走査線及び複数の容量線、第２誘電体膜並びに導電層が順に形成される。そして特に導電層上及び該導電膜が形成されていない第２誘電体膜上に一の層間絶縁膜が形成され、更にこの上に複数のデータ線、他の層間絶縁膜及び画素電極が順に形成される。これら一連のプロセスの中で、第１蓄積容量電極と第２蓄積容量電極とが、第１誘電体膜を介して対向配置させられ、一の蓄積容量が構築される。また第２蓄積容量電極と第３蓄積容量電極とが第２誘電体膜を介して対向配置させられ、他の蓄積容量が構築される。従って、同一の導電層に、薄膜トランジスタと画素電極とを中継する機能と蓄積容量を追加的に付加する機能との両方を持たせるので、全体として装置構成及び製造方法の簡略化並びに低コスト化を図れる。ここで、容量線の伸延方向に交わる方向で切った一及び他の蓄積容量を含む断面において、第２蓄積容量電極を、第３蓄積容量電極よりも幅広に形成するので、仮に第２蓄積容量電極の側面部において付き回りの悪い第２誘電体膜の欠陥個所があっても、この側面部における第２誘電体膜上には、第３蓄積容量電極は形成されない。しかも、この場合の欠陥個所は、一の層間絶縁膜により覆われる。これらの結果、第３蓄積容量電極と第２蓄積容量電極とが、この欠陥個所を介してショート或いはリークする可能性は殆ど無い。
【００３８】
本発明の第１又は第２の電気光学装置の製造方法の他の態様では、前記走査線及び容量線を形成する工程では、ドライエッチングにより前記走査線及び容量線をパターンニングする工程を含む。
【００３９】
この態様によれば、指向性の高いドライエッチングにより走査線及び容量線は、パターンニングされる。従って、走査線を高いパターン精度で形成でき、これにより例えば走査線に含まれるゲート電極を高いパターン精度で形成でき、薄膜トランジスタの特性を高めることが可能となる。このようにドライエッチングを用いて容量線の形成を行うと、容量線の一部からなる第２蓄積容量電極の縁は、ほとんどテーパが無い状態に形成される。このため、仮に第１蓄積容量電極が第２蓄積容量電極と同一幅に形成されるとすれば、第２蓄積容量電極上に形成される第２誘電体膜の付き回りは特にその側面部において非常に悪く、第２誘電体膜に欠陥個所が発生しやすい。しかしながら、この態様では、第１蓄積容量電極を第２蓄積容量電極よりも幅広に形成するので、やはり第２蓄積容量電極上に形成される第２誘電体膜の付き回りを遥かに良くできる。この結果、付き回りの悪い第２誘電体膜の欠陥個所を介して第２蓄積容量電極と第３蓄積容量電極との間でショート或いはリークする可能性を低減できる。
【００４０】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされる。
【００４１】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。
【００４２】
（第１実施形態）
本発明の第１実施形態における電気光学装置の構成について、図１から図５を参照して説明する。図１は、電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路であり、図２は、データ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図であり、図３は、図２のＡ−Ａ’断面図である。図４は、本実施形態において蓄積容量が構築された個所における積層構造を示す拡大平面図（図４（ａ））及びそのＢ−Ｂ’断面図（図４（ｂ））である。また図５は、比較例における蓄積容量が構築された個所における積層構造を示す拡大平面図（図５（ａ））及びそのＢ−Ｂ’断面図（図５（ｂ））である。尚、図３、図４（ｂ）及び図５（ｂ）においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００４３】
図１において、本実施形態における電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素は、画素電極９ａと画素電極９aを制御するためのＴＦＴ３０がマトリクス状に複数形成されており、画像信号が供給されるデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしても良い。また、ＴＦＴ３０のゲートに走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。画素電極９ａを介して電気光学物質の一例として液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板（後述する）に形成された対向電極（後述する）との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ノーマリーホワイトモードであれば、印加された電圧に応じて入射光がこの液晶部分を通過不可能とされ、ノーマリーブラックモードであれば、印加された電圧に応じて入射光がこの液晶部分を通過可能とされ、全体として電気光学装置からは画像信号に応じたコントラストを持つ光が出射する。ここで、保持された画像信号がリークするのを防ぐために、画素電極９ａと対向電極との間に形成される液晶容量と並列に蓄積容量７０を付加する。
【００４４】
図２において、電気光学装置のＴＦＴアレイ基板上には、マトリクス状に複数の透明な画素電極９ａ（点線部９ａ’により輪郭が示されている）が設けられており、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ、走査線３ａ及び容量線３ｂが設けられている。データ線６ａは、コンタクトホール５を介して例えばポリシリコン膜からなる半導体層１ａのうち後述のソース領域に電気接続されている。中継用の導電層の一例であるバリア層８０ａは、各画素毎に図中右下りの粗い斜線領域に島状に設けられており、半導体層１ａのドレイン領域にコンタクトホール８ａを介して電気接続され且つコンタクトホール８ｂを介して画素電極９ａに電気接続されている。即ち、画素電極９ａは、バリア層８０ａを中継して半導体層１ａのドレイン領域に電気接続されている。また、半導体層１ａのうち図中右下がりの細かい斜線領域で示したチャネル領域１ａ’に対向するように走査線３ａが配置されており、走査線３ａはゲート電極として機能する。このように、走査線３ａとデータ線６ａとの交差する個所には夫々、チャネル領域１ａ’に走査線３ａがゲート電極として対向配置された画素スイッチング用ＴＦＴ３０が設けられている。
【００４５】
容量線３ｂは、走査線３ａに沿ってほぼ直線状に伸びる本線部と、データ線６ａと交差する箇所からデータ線６ａに沿って図中上方に突出した突出部とを有する。
【００４６】
次に図３の断面図に示すように、電気光学装置は、透明な一方の基板の一例を構成するＴＦＴアレイ基板１０と、これに対向配置される透明な他方の基板の一例を構成する対向基板２０とを備えている。ＴＦＴアレイ基板１０は、例えば石英基板、ガラス基板、シリコン基板からなり、対向基板２０は、例えばガラス基板や石英基板からなる。ＴＦＴアレイ基板１０には、画素電極９ａが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。画素電極９ａは例えば、ＩＴＯ（Indium Tin Oxide）膜などの透明導電性膜からなる。また配向膜１６は例えば、ポリイミド薄膜などの有機薄膜からなる。
【００４７】
他方、対向基板２０には、その全面に渡って対向電極２１が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。対向電極２１は例えば、ＩＴＯ膜などの透明導電性膜からなる。また配向膜２２は、ポリイミド薄膜などの有機薄膜からなる。
【００４８】
ＴＦＴアレイ基板１０には、各画素電極９ａに隣接する位置に、各画素電極９ａをスイッチング制御する画素スイッチング用ＴＦＴ３０が設けられている。
【００４９】
対向基板２０には、更に図３に示すように、各画素の非開口領域に、遮光膜２３が設けられている。このため、対向基板２０の側から入射光が画素スイッチング用ＴＦＴ３０の半導体層１ａのチャネル領域１ａ’や低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに侵入することはない。更に、遮光膜２３は、コントラストの向上、カラーフィルタを形成した場合における色材の混色防止などの機能を有する。
【００５０】
このように構成され、画素電極９ａと対向電極２１とが対面するように配置されたＴＦＴアレイ基板１０と対向基板２０との間には、後述のシール材により囲まれた空間に電気光学物質の一例である液晶が封入され、液晶層５０が形成される。液晶層５０は、画素電極９ａからの電界が印加されていない状態で配向膜１６及び２２により所定の配向状態をとる。液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなる。シール材は、ＴＦＴアレイ基板１０及び対向基板２０をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー或いはガラスビーズ等のギャップ材が混入されている。
【００５１】
更に、ＴＦＴアレイ基板１０と複数の画素スイッチング用ＴＦＴ３０との間には、下地絶縁膜１２が設けられている。下地絶縁膜１２は、ＴＦＴアレイ基板１０の全面に形成されることにより、ＴＦＴアレイ基板１０の表面の研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用ＴＦＴ３０の特性の劣化を防止する機能を有する。下地絶縁膜１２は、例えば、ＮＳＧ（ノンドープトシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）などの高絶縁性ガラス又は、酸化シリコン膜、窒化シリコン膜等からなる。
【００５２】
画素電極９ａは、バリア層８０ａを中継して、コンタクトホール８ａ及び８ｂを介して高濃度ドレイン領域１ｅに電気接続されている。このようなバリア層８０ａは、例えば高融点金属であるＴｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）及びＰｂ（鉛）のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド等から構成するようにする。このように遮光性の金属膜を使用することで、ＴＦＴアレイ基板１０上に遮光領域を形成することが出来る。これにより、対向基板２０上の遮光膜２３を削除することが出来、ＴＦＴアレイ基板１０と対向基板２０の貼り合わせ精度を無視することが出来、歩留まりを向上することが出来る。ここで、高濃度ドレイン領域１ｅと画素電極９ａとをバリア層８０ａを中継して電気接続するので、画素電極９ａからドレイン領域まで一つのコンタクトホールを開孔する場合と比較して、コンタクトホール８ａ及びコンタクトホール８ｂの径を夫々小さくできる。
【００５３】
本実施形態では特に、半導体層１ａを高濃度ドレイン領域１ｅから延設して第１蓄積容量電極１ｆとし、これに対向する容量線３ｂの一部を第２蓄積容量電極とし、ゲート絶縁膜を含んだ絶縁薄膜２を走査線３ａに対向する位置から延設してこれらの電極間に挟持された第１誘電体膜とすることにより、第１蓄積容量７０ａが構成されている。これに加えて、第２蓄積容量電極と対向するバリア層８０ａの一部を第３蓄積容量電極とし、これらの電極間に第２誘電体膜８１を設けることにより、第２蓄積容量７０ｂが構成されている。そして、これら第１蓄積容量７０ａ及び第２蓄積容量７０ｂがコンタクトホール８ａを介して並列接続されて蓄積容量７０が構成されている。このように第２蓄積容量７０ｂを構成する第２誘電体膜８１は、酸化シリコン膜、窒化シリコン膜等でもよいし、多層膜から構成してもよい。一般にゲート絶縁膜等の絶縁薄膜２を形成するのに用いられる各種の公知技術（減圧ＣＶＤ法、プラズマＣＶＤ法、熱酸化法等）により、第２誘電体膜８１を形成可能である。
【００５４】
図３において、画素スイッチング用ＴＦＴ３０は、ＬＤＤ（Lightly Doped Drain）構造を有しており、走査線３ａ、当該走査線３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ’、走査線３ａと半導体層１ａとを絶縁するゲート絶縁膜を含む絶縁薄膜２、データ線６ａ、半導体層１ａの低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ、半導体層１ａの高濃度ソース領域１ｄ並びに高濃度ドレイン領域１ｅを備えている。高濃度ドレイン領域１ｅには、複数の画素電極９ａのうちの対応する一つがコンタクトホール８ａ及び８ｂを介して（バリア層８０ａを中継して）接続されている。また、走査線３ａ及び容量線３ｂの上には、高濃度ソース領域１ｄへ通じるコンタクトホール５及びバリア層８０ａへ通じるコンタクトホール８ｂが各々形成された第１層間絶縁膜４が形成されている。更に、データ線６ａ及び第１層間絶縁膜４の上には、バリア層８０ａへのコンタクトホール８ｂが形成された第２層間絶縁膜７が形成されている。前述の画素電極９ａは、このように構成された第２層間絶縁膜７の上面に設けられている。
【００５５】
本実施形態では、図４（ａ）に示すように、蓄積容量７０が構築された個所において、容量線３ｂの伸延方向であるＸ方向に交わるＹ方向で切った蓄積容量７０を含む断面において、半導体層１ａの一部である第１蓄積容量電極の幅Ｗ１は、容量線３ｂの一部である第２蓄積容量電極３ｂ’の幅Ｗ２よりも広い。即ち、Ｗ１＞Ｗ２という不等式関係が成立する。このため、図４（ｂ）に示すように、容量線３ｂの一部である第２蓄積容量電極３ｂ’上に形成される第２誘電体膜８１の付き回りは良好である。より具体的には、幅広の第１蓄積容量電極１ｆの上面においてその縁から後退した位置から側面部がＺ方向に立ち上がるように第２蓄積容量電極３ｂ’が形成される。このため、第２蓄積容量電極３ｂ’上に形成される第２誘電体膜８１が付き回される段差Ｄは、第２蓄積容量電極３ｂ’の膜厚とほぼ等しい。よって、この段差Ｄ分だけ第２蓄積容量電極３ｂ’の側面部に対し第２誘電体膜８１を付き回すことは、比較的容易に行える。
【００５６】
仮に図５に示す比較例のように、Ｗ１＝Ｗ２又はＷ１＜Ｗ２という関係が成立したとすれば、第２蓄積容量電極３ｂ’上に形成される第２誘電体膜８１が付き回される段差Ｄ’は、第２蓄積容量電極３ｂ’の膜厚に絶縁薄膜２の一部である第１誘電体膜及び第１蓄積容量電極１ｆの膜厚を合計した膜厚とほぼ等しくなってしまう。すると、この段差Ｄ’分だけ第２蓄積容量電極３ｂ’の側面部に対し第２誘電体膜８１を付き回すことは非常に困難となり、特に第１蓄積容量電極１ｆに隣接する個所において、第２蓄積容量電極３ｂ’とバリア層８０ａの一部である第３蓄積容量電極８０ａ’との間でショート或いはリークする欠陥個所２００が発生してしまう可能性が顕著に高くなるのである。
【００５７】
これに対し、本実施形態では図４（ａ）及び図４（ｂ）のようにＷ１＞Ｗ２という不等式関係が成立するので、第２蓄積容量電極３ｂ’の側面部で付き回りの悪い第２誘電体膜８１の欠陥個所を介して第２蓄積容量電極３ｂ’と第３蓄積容量電極８０ａ’との間でショート或いはリークする可能性を低減できるのである。
【００５８】
本実施形態では更に、図４（ｂ）に示す断面において第３蓄積容量電極８０ａ’は第２蓄積容量電極３ｂ’よりも幅狭に形成されている。即ち、Ｗ１＞Ｗ２＞Ｗ３という不等式関係が成立する。このため、仮に第２蓄積容量電極３ｂ’上に形成される第２誘電体膜８１の付き回りが第２蓄積容量電極３ｂ’の側面部において悪く、図５（ｂ）に示した欠陥個所２００に示すようなショート個所が発生しても、図４（ｂ）に示すように、この第２誘電体膜８１の側面部上には、第３蓄積容量電極８０ａ’は形成されていない。このため、第３蓄積容量電極８０ａ’と第２蓄積容量電極３ｂ’とが、このような欠陥個所を介してショート或いはリークする可能性は殆ど無いので一層有利である。因みに、このような欠陥個所は、図３に示したように、バリア層８０ａ上に形成される第１層間絶縁膜４により覆われるので、結局、このような欠陥個所を介して第２蓄積容量電極３ｂ’等と、データ線６ａや画素電極９ａとの間でショートやリークする可能性も低くて済む。
【００５９】
以上説明した本実施形態では特に、図４（ｂ）に示す断面において、第２蓄積容量電極３ｂ’の縁は、ほとんどテーパが無い状態に形成されている場合に有利である。このため、仮に図５（ｂ）に示した比較例の如き構成をとすれば、第２蓄積容量電極３ｂ’上に形成される第２誘電体膜８１の付き回りは非常に悪く、欠陥個所２００が非常に発生しやすい。しかるに、本実施形態では、上述のようにＷ１＞Ｗ２＞Ｗ３という不等式関係が成立するため、第２蓄積容量電極３ｂ’の縁がほとんどテーパが無い状態であっても尚、第２誘電体膜８１の付き回りは遥かに良くなっている。したがって、後述する当該電気光学装置の製造プロセスにおいて、このような欠陥個所２００に基づく装置不良の発生率を低減しつつ且つＴＦＴ３０のゲート電極を含む走査線３ａの微細化に相応しくパターン精度を高めるのに最適な指向性の高いドライエッチングを用いて、走査線３ａと共に第２蓄積容量電極３ｂ’を形成できるので有利である。
【００６０】
更に、図４（ａ）に示すように、半導体層１ａとバリア層８０ａとは、容量線３ｂがコの字状に欠けており、蓄積容量７０が構築されていない平面領域に開孔されたコンタクトホール８ａを介して接続されており、容量線３ｂの伸延方向であるＸ方向に交わるＹ方向で切ったコンタクトホール８ａを含む不図示の断面において、第１蓄積容量電極１ｆは第２蓄積容量電極（即ち容量線３ｂのコの字に欠けた部分）よりも幅広に形成されており、且つバリア層８０ａは容量線３ｂよりも幅広に形成されている。従って、この断面において、コンタクトホール８ａを介して半導体層１ａの一部である高濃度ドレイン領域とバリア層８０ａとを、容量線３ｂに電気的に接触しないように接続することが容易となる。しかも、この断面においても、容量線３ｂの側面部での第２誘電体膜８１の付き回りが良いので、このようなコンタクトホール８ａ付近の断面においても、付き回りの悪い第２誘電体膜８１の欠陥個所を介して容量線３ｂの一部である第２蓄積容量電極３ｂ’とバリア層８０ａの一部である第３蓄積容量電極８０ａ’との間でショート或いはリークする可能性を低減できる。
【００６１】
尚、バリア層８０ａと画素電極９ａとを接続するコンタクトホール８ｂについては、データ線６ａが形成されていない非画素開口領域内であれば、任意の位置に開孔可能である。
【００６２】
以上説明した第１実施形態では、画素スイッチング用ＴＦＴ３０は、好ましくは図３に示したようにＬＤＤ構造を持つが、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに不純物イオンの打ち込みを行わないオフセット構造を持ってよいし、走査線３ａの一部からなるゲート電極をマスクとして高濃度で不純物イオンを打ち込み、自己整合的に高濃度ソース及びドレイン領域を形成するセルフアライン型のＴＦＴであってもよい。また本実施形態では、画素スイッチング用ＴＦＴ３０のゲート電極を高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅ間に１個のみ配置したシングルゲート構造としたが、これらの間に２個以上のゲート電極を配置してもよい。このようにデュアルゲート或いはトリプルゲート以上でＴＦＴを構成すれば、チャネルとソース及びドレイン領域との接合部のリーク電流を防止でき、オフ時の電流を低減することができる。
【００６３】
尚、本実施形態の各コンタクトホール（８ａ、８ｂ及び５）の平面形状は、円形や四角形或いはその他の多角形状等でもよいが、円形は特にコンタクトホールの周囲の層間絶縁膜等におけるクラック防止に役立つ。そして、良好な電気接続を得るために、ドライエッチング後にウエットエッチングを行って、これらのコンタクトホールに夫々若干のテーパをつけることが好ましい。
【００６４】
（第１実施形態の製造プロセス）
次に、以上のような構成を持つ第１実施形態における電気光学装置を構成するＴＦＴアレイ基板側の製造プロセスについて、図６を参照して説明する。尚、図６は各工程におけるＴＦＴアレイ基板側の各層を、図４（ｂ）と同様に図４（ａ）のＢ−Ｂ’断面に対応させて示す工程図である。
【００６５】
先ず図６の工程（ａ）に示すように、薄膜形成技術を用いて、ＴＦＴアレイ基板１０上に、ＴＦＴ３０（図３参照）と共に第１蓄積容量７０ａを形成する。
【００６６】
より具体的には、先ず石英基板、ハードガラス基板、シリコン基板等のＴＦＴアレイ基板１０を用意し、この上に、例えば、常圧又は減圧ＣＶＤ法等によりＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、ＴＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなり、膜厚が約５００〜２０００ｎｍの下地絶縁膜１２を形成する。次に、下地絶縁膜１２の上に、減圧ＣＶＤ等によりアモルファスシリコン膜を形成しアニール処理を施することにより、ポリシリコン膜を固相成長させる。或いは、アモルファスシリコン膜を経ないで、減圧ＣＶＤ法等によりポリシリコン膜を直接形成する。次に、このポリシリコン膜に対し、フォトリソグラフィ工程、エッチング工程等を施すことにより、図２に示した如き第1蓄積容量電極１ｆを含む所定パターンを有する半導体層１ａを形成する。次に、熱酸化すること等により、ＴＦＴ３０のゲート絶縁膜と共に蓄積容量形成用の第１誘電体膜を含む絶縁薄膜２を形成する。この結果、半導体層１ａの厚さは、約３０〜１５０ｎｍの厚さ、好ましくは約３５〜５０ｎｍの厚さとなり、絶縁薄膜２の厚さは、約２０〜１５０ｎｍの厚さ、好ましくは約３０〜１００ｎｍの厚さとなる。次に、減圧ＣＶＤ法等によりポリシリコン膜を約１００〜５００ｎｍの厚さに堆積し、更にＰ（リン）を熱拡散して、このポリシリコン膜を導電化した後、フォトリソグラフィ工程、エッチング工程等により、図２に示した如き所定パターンの走査線３ａ及び第２蓄積容量電極３ｂ’を含む容量線３ｂを形成する。尚、走査線３ａ及び容量線３ｂは、高融点金属や金属シリサイド等の金属合金膜で形成しても良いし、ポリシリコン膜等と組み合わせた多層配線としても良い。次に、低濃度及び高濃度の２段階で不純物イオンをドープすることにより、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ、高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを含む、ＬＤＤ構造の画素スイッチング用ＴＦＴ３０を形成する。
【００６７】
尚、図６の工程（ａ）と並行して、ＴＦＴから構成されるデータ線駆動回路、走査線駆動回路等の周辺回路をＴＦＴアレイ基板１０上の周辺部に形成してもよい。
【００６８】
次に図６の工程（ｂ）に示すように、第２誘電体膜８１を、減圧ＣＶＤ法、プラズマＣＶＤ法等により高温酸化シリコン膜（ＨＴＯ膜）や窒化シリコン膜から約２００ｎｍ以下の比較的薄い厚さに堆積し、第２誘電体膜８１を形成する。第２誘電体膜８１の膜厚は、第２蓄積容量７０ｂに十分な蓄積容量を付与可能なように、装置不良が発生しないように配慮しつつなるべく薄い厚みに設定される。その後、この第２誘電体膜８１には、図２及び図３に示した如きコンタクトホール８ａを反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチング或いはウエットエッチングにより開孔する。
【００６９】
次に図６の工程（ｃ）に示すように、更に、この上に、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂ等の金属や金属シリサイド等の金属合金膜をスパッタリングにより堆積して、５０〜５００ｎｍ程度の膜厚の導電膜を形成し、これにフォトリソグラフィ工程及びエッチング工程等を施すことにより、バリア層８０ａを形成する。この結果、第２蓄積容量電極３ｂ’とバリア層８０ａの一部である第３蓄積容量電極８０ａ’とが第２誘電体膜８１を介して対向配置されることにより、第２蓄積容量７０ｂが構築される。
【００７０】
次に図６の工程（ｄ）に示すように、バリア層８０ａ及び第２誘電体膜８１を覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなり膜厚が約５００〜１５００ｎｍである第１層間絶縁膜４を形成する。続いて、第１層間絶縁膜４に対して、７００℃以上の温度で熱焼成を施す。尚、この熱焼成と並行して或いは相前後して、半導体層１ａを活性化するために約１０００℃のアニール処理を行ってもよい。続いて、データ線６ａと半導体層１ａの高濃度ソース領域１ｄを電気接続するためのコンタクトホール５を開孔する。この際、走査線３ａや容量線３ｂを基板周辺領域において図示しない配線と接続するためのコンタクトホールも、同一の工程により開孔することができる。次に、第１層間絶縁膜４の上に、スパッタリング等により、Ａｌ等の低抵抗金属膜や金属シリサイド膜を約１００〜５００ｎｍの厚さに堆積した後、フォトリソグラフィ工程及びエッチング工程等により、所定パターンのデータ線６ａを形成する。更に、データ線６ａ上に第２層間絶縁膜７が形成され、画素電極９ａと高濃度ドレイン領域１ｅとを電気接続するためのコンタクトホール８を、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチング或いはウエットエッチングにより形成する。続いて、第２層間絶縁膜７の上に、スパッタリング処理等により、ＩＴＯ膜等の透明導電性膜を、約５０〜２００ｎｍの厚さに堆積し、更にフォトリソグラフィ工程及びエッチング工程等により、画素電極９ａを形成する。尚、当該電気光学装置を反射型として用いる場合には、Ａｌ等の反射率の高い不透明な材料から画素電極９ａを形成してもよい。
【００７１】
以上のように本実施形態の製造方法によれば、図６に示した断面において、第１蓄積容量電極１ｆを、第２蓄積容量電極３ｂ’よりも幅広に形成するので、図５の比較例の如き第１蓄積容量電極１ｆが第２蓄積容量電極３ｂ’と同一幅に形成される場合と比較して、図６の工程（ｂ）で形成される第２誘電体膜８１の付き回りは遥かに良くなる。また特に、図６の工程（ａ）において、指向性の高いドライエッチングにより走査線３ａと共に容量線３ｂをパターンニングすることで、走査線３ａを高いパターン精度で形成でき、これにより走査線３ａに含まれるゲート電極を高いパターン精度で形成できる。このようにドライエッチングを用いて容量線３ｂの形成を行うと、図６の工程（ａ）に示すように第２蓄積容量電極３ｂ’の縁は、ほとんどテーパがない状態で形成されるが、第１蓄積容量電極１ｆを第２蓄積容量電極３ｂ’よりも幅広に形成するので、やはり第２誘電体膜８１の付き回りを良くできる。
【００７２】
尚、図４から図６では、第２導電膜８１の付き回りを強調するために、第２蓄積容量電極３ｂ’の縁を逆テーパ状に描いてあるが、このように第２蓄積容量電極３ｂ’が逆テーパ状にパターニングされたときにも、本実施形態が効果があることは言うまでもない。
【００７３】
（第２実施形態）
本発明の第２実施形態における電気光学装置の構成について、図７を参照して説明する。図７は、本実施形態において蓄積容量が構築された個所における積層構造を示す拡大平面図（図７（ａ））及びそのＢ−Ｂ’断面図（図７（ｂ））である。尚、図７（ｂ）においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。また、図７に示した第２実施形態において、図１から図６に示した第1実施形態と同様の構成要素については、同様の参照符号を付し、その説明は省略する。
【００７４】
図７において、第２実施形態では、第1実施形態の場合と同様に、第１蓄積容量電極１ｆの幅Ｗ１よりも容量線３ｂの一部である第２蓄積容量電極３ｂ’の幅Ｗ２は狭いが、第１実施形態の場合と異なり、第３蓄積容量電極８０ａ’の幅Ｗ３は、第２蓄積容量電極３ｂ’の幅Ｗ２よりも広い。即ち、Ｗ１＞Ｗ２＜Ｗ３という不等式関係が成立する。このため、第２蓄積容量電極３ｂ’の側面部において第２誘電体膜８１上に第３蓄積容量電極８０ａ’が形成されるものの、第２蓄積容量電極３ｂ’上に形成される第２誘電体膜８１の付き回りが特にその側面部においても良好である。この結果、第２蓄積容量電極３ｂ’と、この上に第２誘電体膜８１を介して形成される第３蓄積容量電極８０ａ’との間でショート或いはリークする可能性を低減できる。
【００７５】
尚、第２実施形態の電気光学装置を製造する場合には、上述の第１実施形態の電気光学装置を製造する方法における図６の工程（ｃ）において、バリア層８０ａを形成する平面レイアウトに変更を加えればよい。
【００７６】
（第３実施形態）
本発明の第３実施形態における電気光学装置の構成について、図８を参照して説明する。図８は、本実施形態において蓄積容量が構築された個所における積層構造を示す拡大平面図（図８（ａ））及びそのＢ−Ｂ’断面図（図８（ｂ））である。尚、図８（ｂ）においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。また、図８に示した第３実施形態において、図１から図６に示した第1実施形態と同様の構成要素については、同様の参照符号を付し、その説明は省略する。
【００７７】
図８において、第３実施形態では、第1実施形態の場合と異なり、第１蓄積容量電極１ｆの幅Ｗ１よりも容量線３ｂの一部である第２蓄積容量電極３ｂ’の幅Ｗ２は広い。また、第１実施形態の場合と同様に、第３蓄積容量電極８０ａ’の幅Ｗ３は、第２蓄積容量電極３ｂ’の幅Ｗ２よりも狭い。即ち、Ｗ１＜Ｗ２＞Ｗ３という不等式関係が成立するため、仮に図５に示した比較例と同様に第２蓄積容量電極３ｂ’の側面部において付き回りの悪い第２誘電体膜８１の欠陥個所２００があっても、この第２誘電体膜８１の側面部上には、第３蓄積容量電極８０ａ’は形成されない。しかも、この場合の欠陥個所２００は、第１層間絶縁膜４により覆われるので、第３蓄積容量電極８０ａ’と第２蓄積容量電極３ｂ’とが、この欠陥個所２００を介してショート或いはリークする可能性は殆ど無い。
【００７８】
尚、第３実施形態の電気光学装置を製造する場合には、上述の第１実施形態の電気光学装置を製造する方法における図６の工程（ａ）において、容量線３ｂを形成する平面レイアウトに変更を加えればよい。
【００７９】
（電気光学装置の全体構成）
以上のように構成された各実施形態における電気光学装置の全体構成を図９及び図１０を参照して説明する。尚、図９は、ＴＦＴアレイ基板１０をその上に形成された各構成要素と共に対向基板２０の側から見た平面図であり、図１０は、図９のＨ−Ｈ’断面図である。
【００８０】
図９において、ＴＦＴアレイ基板１０の上には、シール材５２がその縁に沿って設けられており、その内側に並行して、例えば遮光膜２３と同じ或いは異なる材料から成る画像表示領域の周辺を規定する額縁としての遮光膜５３が設けられている。シール材５２の外側の領域には、データ線６ａに画像信号を所定タイミングで供給することによりデータ線６ａを駆動するデータ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられており、走査線３ａに走査信号を所定タイミングで供給することにより走査線３ａを駆動する走査線駆動回路１０４が、この一辺に隣接する２辺に沿って設けられている。走査線３ａに供給される走査信号遅延が問題にならないのならば、走査線駆動回路１０４は片側だけでも良いことは言うまでもない。また、データ線駆動回路１０１を画像表示領域の辺に沿って両側に配列してもよい。例えば奇数列のデータ線は画像表示領域の一方の辺に沿って配設されたデータ線駆動回路から画像信号を供給し、偶数列のデータ線は前記画像表示領域の反対側の辺に沿って配設されたデータ線駆動回路から画像信号を供給するようにしてもよい。この様にデータ線６ａを櫛歯状に駆動するようにすれば、データ線駆動回路１０１の占有面積を拡張することができるため、複雑な回路を構成することが可能となる。更にＴＦＴアレイ基板１０の残る一辺には、画像表示領域の両側に設けられた走査線駆動回路１０４間をつなぐための複数の配線１０５が設けられている。また、対向基板２０のコーナー部の少なくとも１箇所においては、ＴＦＴアレイ基板１０と対向基板２０との間で電気的に導通をとるための導通材１０６が設けられている。そして、図１０に示すように、図９に示したシール材５２とほぼ同じ輪郭を持つ対向基板２０が当該シール材５２によりＴＦＴアレイ基板１０に固着されている。尚、ＴＦＴアレイ基板１０上には、これらのデータ線駆動回路１０１、走査線駆動回路１０４等に加えて、複数のデータ線６ａに画像信号を所定のタイミングで印加するサンプリング回路、複数のデータ線６ａに所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。
【００８１】
以上図１から図１０を参照して説明した各実施形態では、データ線駆動回路１０１及び走査線駆動回路１０４をＴＦＴアレイ基板１０の上に設ける代わりに、例えばＴＡＢ（Tape Automated bonding)基板上に実装された駆動用ＬＳＩに、ＴＦＴアレイ基板１０の周辺部に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。また、対向基板２０の投射光が入射する側及びＴＦＴアレイ基板１０の出射光が出射する側には各々、例えば、ＴＮモード、ＶＡ（Vertically Aligned）モード、ＰＤＬＣ(Polymer Dispersed Liquid Crystal)モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の方向で配置される。
【００８２】
以上説明した各実施形態における電気光学装置は、プロジェクタに適用されるため、３枚の電気光学装置がＲＧＢ用のライトバルブとして各々用いられ、各ライトバルブには各々ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになる。従って、各実施形態では、対向基板２０に、カラーフィルタは設けられていない。しかしながら、遮光膜２３の形成されていない画素電極９ａに対向する所定領域にＲＧＢのカラーフィルタをその保護膜と共に、対向基板２０上に形成してもよい。このようにすれば、液晶プロジェクタ以外の直視型や反射型のカラー電気光学装置に各実施形態における電気光学装置を適用できる。
【００８３】
更に、以上の各実施形態において、ＴＦＴアレイ基板１０上において画素スイッチング用ＴＦＴ３０に対向する位置（即ち、ＴＦＴの下側）にも、例えば高融点金属からなる遮光膜を設けてもよい。このようにＴＦＴの下側にも遮光膜を設ければ、ＴＦＴアレイ基板１０の側からの裏面反射や複数の液晶装置をプリズム等を介して組み合わせて一つの光学系を構成する場合に、他の液晶装置からプリズム等を突き抜けて来る投射光部分等が当該液晶装置のＴＦＴに入射するのを未然に防ぐことができる。また対向基板２０上に１画素1個対応するようにマイクロレンズを形成してもよい。あるいは、ＴＦＴアレイ基板１０上のＲＧＢに対向する画素電極９ａ下にカラーレジスト等でカラーフィルタ層を形成することも可能である。このようにすれば、入射光の集光効率を向上することで、明るい電気光学装置が実現できる。更にまた、対向基板２０上に、何層もの屈折率の相違する干渉層を堆積することで、光の干渉を利用して、ＲＧＢ色を作り出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付き対向基板によれば、より明るいカラー電気光学装置が実現できる。
【００８４】
（電子機器の構成）
上述の実施例の電気光学装置を用いて構成される電子機器は、図１１に示す表示情報出力源１０００、表示情報処理回路１００２、表示駆動回路１００４、電気光学装置１００、クロック発生回路１００８及び電源回路１０１０を含んで構成される。表示情報出力源１０００は、ＲＯＭ、ＲＡＭなどのメモリ、テレビ信号を同調して出力する同調回路などを含んで構成され、クロック発生回路１００８からのクロックに基づいて、ビデオ信号などの表示情報を出力する。表示情報処理回路１００２は、クロック発生回路１００８からのクロックに基づいて表示情報を処理して出力する。この表示情報処理回路１００２は、例えば増幅・極性反転回路、相展開回路、ローテーション回路、ガンマ補正回路あるいはクランプ回路等を含むことができる。表示駆動回路１００４は、走査側駆動回路及びデータ側駆動回路を含んで構成され、液晶パネル１００６を表示駆動する。電源回路１０１０は、上述の各回路に電力を供給する。
【００８５】
このような構成の電子機器として、図１２に示す投射型表示装置、図１７に示すマルチメディア対応のパーソナルコンピュータ（ＰＣ）及びエンジニアリング・ワークステーション（ＥＷＳ）などを挙げることができる。
【００８６】
図１６は、投写型表示装置の要部を示す概略構成図である。図中、１１０２は光源、１１０８はダイクロイックミラー、１１０６は反射ミラー、１１２２は入射レンズ，１１２３はリレーレンズ、１１２４は出射レンズ、１００Ｒ，１００Ｇ，１００Ｂは、上述の実施の形態で説明した電気光学装置である液晶光変調装置、１１１２はクロスダイクロイックプリズム、１１１４は投写レンズを示す。光源１１０２はメタルハライド等のランプとランプの光を反射するリフレクタとからなる。青色光・緑色光反射のダイクロイックミラー１１０８は、光源１１０２からの光束のうちの赤色光を透過させるとともに、青色光と緑色光とを反射する。透過した赤色光は反射ミラー１１０６で反射されて、赤色光用液晶光変調装置１００Ｒに入射される。一方、ダイクロイックミラー１１０８で反射された色光のうち緑色光は緑色光反射のダイクロイックミラー１１０８によって反射され、緑色光用液晶光変調装置１００Ｇに入射される。一方、青色光は第２のダイクロイックミラー１１０８も透過する。青色光に対しては、長い光路による光損失を防ぐため、入射レンズ１１２２、リレーレンズ１１２３、出射レンズ１１２４を含むリレーレンズ系からなる導光手段１１２１が設けられ、これを介して青色光が青色光用液晶光変調装置１００Ｂに入射される。各光変調装置により変調された３つの色光はクロスダイクロイックプリズム１１１２に入射する。このプリズムは４つの直角プリズムが貼り合わされ、その内面に赤光を反射する誘電体多層膜と青光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって３つの色光が合成されて、カラー画像を表す光が形成される。合成された光は、投写光学系である投写レンズ１１１４によってスクリーン１１２０上に投写され、画像が拡大されて表示される。
【００８７】
図１３に示すパーソナルコンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、上述の実施の形態で説明をした電気光学装置を用いた液晶表示画面１２０６とを有する。
【００８８】
本発明は、上述した各実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴なう電気光学装置の製造方法或いは電気光学装置もまた本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【図１】第１実施形態の電気光学装置における画像表示領域を構成するマトリクス状の複数の画素に設けられた各種素子、配線等の等価回路である。
【図２】第１実施形態の電気光学装置におけるデータ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。
【図３】図２のＡ−Ａ’断面図である。
【図４】第１実施形態において蓄積容量が構築された個所における積層構造を示す拡大平面図（図４（ａ））及びそのＢ−Ｂ’断面図（図４（ｂ））である。
【図５】比較例における蓄積容量が構築された個所における積層構造を示す拡大平面図（図５（ａ））及びそのＢ−Ｂ’断面図（図５（ｂ））である。
【図６】第１実施形態の電気光学装置の製造プロセスを順を追って示す工程図である。
【図７】第２実施形態において蓄積容量が構築された個所における積層構造を示す拡大平面図（図７（ａ））及びそのＢ−Ｂ’断面図（図７（ｂ））である。
【図８】第３実施形態において蓄積容量が構築された個所における積層構造を示す拡大平面図（図８（ａ））及びそのＢ−Ｂ’断面図（図８（ｂ））である。
【図９】各実施形態の電気光学装置におけるＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た平面図である。
【図１０】図９のＨ−Ｈ’断面図である。
【図１１】本実施形態を電子機器に応用した例。
【図１２】電子機器の一例である投射型表示装置。
【図１３】電子機器の一例であるパーソナルコンピュータ。
【符号の説明】
１ａ…半導体層
１ａ’…チャネル領域
１ｂ…低濃度ソース領域
１ｃ…低濃度ドレイン領域
１ｄ…高濃度ソース領域
１ｅ…高濃度ドレイン領域
１ｆ…第１蓄積容量電極
２…絶縁薄膜
３ａ…走査線
３ｂ…容量線
４…第１層間絶縁膜
５…コンタクトホール
６ａ…データ線
７…第２層間絶縁膜
８ａ…コンタクトホール
８ｂ…コンタクトホール
９ａ…画素電極
１０…ＴＦＴアレイ基板
１２…下地絶縁膜
１６…配向膜
２０…対向基板
２１…対向電極
２２…配向膜
２３…遮光膜
３０…ＴＦＴ
５０…液晶層
７０…蓄積容量
７０ａ…第１蓄積容量
７０ｂ…第２蓄積容量
８０ａ…バリア層
８１…第２誘電体膜
【図１】
0004058869.tif 000002
【図２】
0004058869.tif 000003
【図３】
0004058869.tif 000004
【図４】
0004058869.tif 000005
【図５】
0004058869.tif 000006
【図６】
0004058869.tif 000007
【図７】
0004058869.tif 000008
【図８】
0004058869.tif 000009
【図９】
0004058869.tif 000010
【図１０】
0004058869.tif 000011
【図１１】
0004058869.tif 000012
【図１２】
0004058869.tif 000013
【図１３】
0004058869.tif 000014