(57)【特許請求の範囲】
【請求項１】
データ伝送路と接続されたデータ駆動型情報処理装置であって、
前記データ伝送路から入力されるパケットの入出力を制御する入出力制御部と、
前記入出力制御部との間で周回可能な周回パイプラインの経路上に設けられ、入力されたパケットの内容に従って、パケットを連続してコピーするパケットコピー回路とを備え、
前記パケットコピー回路は、
外部から入力されるクロック信号に同期してパケットの転送動作を制御する自己同期型転送制御手段と、
コピー要求パケットの入力に応じて、前記クロック信号に同期して前記コピー要求パケットの内容に応じたパケットを１つずつコピーするコピー手段と、
前記コピー手段によってコピーされたパケット数を計数する計数手段と、
前記コピー要求パケットが指定するコピー数と前記計数手段によってコピーされたコピー数とを比較し、一致したことに応じてコピー動作の終了判定を行う比較手段とを備えたことを特徴とする、データ駆動型情報処理装置。
【請求項２】
さらに、前記コピー手段によってパケットがコピーされるごとに、コピーされるパケット内のある領域の値を、前記コピー要求パケットから起算してコピーする度にある一定の更新操作を行って、操作後のパケットを出力するパケット更新手段を備えたことを特徴とする、請求項１に記載のデータ駆動型情報処理装置。
【請求項３】
さらに、前記コピー手段によって指定された数のパケットがコピーされたことに応じて、最終コピーされたパケットに対して、そのパケット内のある領域に対して予め定められた更新操作を行う手段を備えたことを特徴とする、請求項１に記載のデータ駆動型情報処理装置。
【請求項４】
さらに、前記コピー手段の入力側に設けられ、周回パケットと前記コピー要求パケットとを分岐し、該コピー要求パケットを前記コピー手段に与えるための分岐手段と、
前記分岐手段によって分岐された周回パケットと、前記コピー手段によってコピーされたパケットとを合流させる合流手段とを備えたことを特徴とする、請求項１ないし３のいずれかに記載のデータ駆動型情報処理装置。
【請求項５】
さらに、前記分岐手段と前記コピー手段との間に設けられ、前記コピー要求パケットを順次蓄積して前記コピー手段に与える蓄積手段を備えたことを特徴とする、請求項４に記載のデータ駆動型情報処理装置。
【請求項６】
前記パケットは命令フィールドと、ノード番号フィールドと、データフィールドとを含み、特に前記データフィールドがパケットのコピー数を示すことにより、前記パケットはコピー要求パケットの役目を果たすことができることを特徴とする、請求項１ないし５のいずれかに記載のデータ駆動型情報処理装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明はデータ駆動型情報処理装置に関し、特に、周回パイプラインを流れるパケットの連続コピーを合理的かつ効率的に行なうデータ駆動型情報処理装置に関する。
【０００２】
【従来の技術】
大容量データの高速処理が求められる場合には並列処理が有効であり、並列処理向きアーキテクチャのうちでも、データ駆動型アーキテクチャが特に注目されている。データ駆動型処理方式では、「ある処理に必要な入力データがすべて揃いかつその処理に必要な演算装置などの資源が割当てられたときに処理が行なわれる」という規則に従って処理が並列に進行する。
【０００３】
図１０は従来のデータ駆動型処理システムのブロック図であり、図１１は図１０に示したデータ駆動型情報処理装置の具体的なブロック図である。図１２はパケットのフィールド構成を示し、特に（ａ）はデータ駆動型情報処理装置１のＰＡ＿ＩＯの基本構成を示し、（ｂ１）はデータ駆動型情報処理装置１の内部の入出力／経路制御部１０と発火制御部１１とプログラム記憶部１４を流れるパケットＰＡ＿ＲＴを示し、（ｂ２）はデータ駆動型情報処理装置１の内部の履歴処理部１２と演算処理部１３を流れるパケットＰＡ＿ＦＣの構成を示す。
【０００４】
図１２（ａ）のパケットＰＡ＿ＩＯはＰＥ番号（Processing Element Number：プロセッサ番号）ＰＥを格納するフィールド２０と、ノード番号ＮＤを格納するフィールド２２と、カラーＣＬを格納するフィールド２３と、データＤを格納するフィールド２４とを含む。図１２（ｂ１）のパケットＰＡ＿ＲＴは、図１２（ａ）と同様のフィールド２２〜２４と命令コードＯＰを格納するフィールド２１を含む。図１２（ｂ２）のパケットＰＡ＿ＦＣは図１２（ｂ１）と同様のフィールド２１〜２３と左データＬＤを格納するフィールド２５と、右データＲＤを格納するフィールド２６を含む。
【０００５】
図１０において、データ駆動処理システムは、データ駆動型情報処理装置１と複数のデータが格納される外付けデータメモリ２とを含む。データ駆動型情報処理装置１はデータ伝送路３，４のそれぞれが接続される入力ポートＩＡ，ＩＢと、データ伝送路５，６のそれぞれが接続される出力ポートＯＡ，ＯＢと、アクセス制御線７が接続されるメモリポートＴＭを含む。
【０００６】
データ駆動型情報処理装置１は、データ伝送路３または４から入力ポートＩＡまたはＩＢを介して、パケットＰＡ＿ＩＯが時系列的に入力される。データ駆動型情報処理装置１には所定の処理内容がプログラムとして予め記憶されており、そのプログラム内容に基づく処理が実行される。外付けデータメモリ２はデータ駆動型情報処理装置１のメモリポートＴＭからのアクセスすなわち、外付けデータメモリ２の内容の参照／更新のための要求信号がアクセス制御線７を介して受理されると、受理したアクセス要求に従ってアクセスを行なった後、データ駆動型情報処理装置１に対して結果の応答を行なう。
【０００７】
データ駆動型情報処理装置１は入力されたパケットＰＡ＿ＩＯに対する処理を行ない、処理が終了した後、出力ポートＯＡおよびデータ伝送路５または出力ポートＯＢおよびデータ伝送路６を介してパケットＰＡ＿ＩＯを出力する。
【０００８】
図１０に示したデータ駆動型情報処理装置１は図１１に示すように、入出力／経路制御部１０と、発火制御部１１と、内蔵メモリ１５および外付けメモリインタフェース１６が接続された履歴処理部１２と、演算処理部１３と、プログラム記憶部１４とを含む。発火制御部１１はデータ駆動型の処理を行なうために必要な定数メモリ１７と待合せメモリ１８とを含む。プログラム記憶部１４は同じくデータ駆動型の処理を行なうために必要なプログラムメモリ１９を含む。
【０００９】
図１２（ａ），（ｂ１），（ｂ２）において、プロセッサ番号ＰＥは、複数のデータ駆動型情報処理装置１が接続されたシステムにおいて、対応するパケットＰＡ＿ＩＯが処理されるべきデータ駆動型情報処理装置１を特定するための情報である。ノード番号ＮＤは定数メモリ１７とプログラムメモリ１９の内容へアクセスするためのアドレスとして用いられる。カラーＣＬは、データ駆動型情報処理装置１に時系列に入力されるパケットを一意に識別するための識別子として、および履歴処理部１２におけるメモリアドレス計算に用いられる。
【００１０】
次に、図１０および図１１に示したシステムの動作について説明する。図１２（ａ）に示すパケットＰＡ＿ＩＯがデータ伝送路３，４を介してプロセッサ番号ＰＥで指定されたデータ駆動型情報処理装置１に与えられると、入出力／経路制御部１０において図１２（ｂ１）のパケットＰＡ＿ＲＴが出力される。つまり、入出力／経路制御部１０は、入力されたパケットＰＡ＿ＩＯのプロセッサ番号ＰＥのフィールドを破棄し、該入力パケットＰＡ＿ＩＯのノード番号ＮＤに基づいて命令コードＯＰと次の新たなノード番号ＮＤを得て、図１２（ｂ１）のＰＡ＿ＲＴのフィールド２１，２２にそれぞれ格納し、パケットＰＡ＿ＲＴを発火制御部１１へ送出する。
【００１１】
したがって、入出力／経路制御部１０から発火制御部１１へ与えられるパケットＰＡ＿ＲＴは図１２（ｂ１）の構成を有する。なお、入出力／経路制御部１０ではカラーＣＬとデータＤは変化させない。
【００１２】
発火制御部１１では対となる定数データまたはパケットＰＡ＿ＲＴを検出する。次のパケットＰＡ＿ＲＴが検出されることを「発火」と称する。発火制御部１１は待合せメモリ１８を利用して入出力／経路制御部１０から与えられるパケットＰＡ＿ＲＴについて必要に応じて待合せを行なう。この結果、ノード番号ＮＤおよびカラーＣＬの両方が一致する２つのパケットＰＡ＿ＲＴ、すなわち対となる異なる２つのパケットＰＡ＿ＲＴのうち、一方のパケットＰＡ＿ＲＴのフィールド２４のデータＤを図１２（ｂ２）のパケットＰＡ＿ＦＣのフィールド番号２５へ格納し、他方のパケットＰＡ＿ＲＴのフィールド２４のデータＤをパケットＰＡ＿ＦＣのフィールド２６へ格納し、パケットＰＡ＿ＦＣを履歴処理部１２へ送出する。
【００１３】
このとき、一方のパケットＰＡ＿ＲＴは消去される。ただし、ここで演算されるべきデータがパケットＰＡ＿ＲＴではなく、定数データである場合には、発火制御部１１での待合せは行なわず、定数データを定数メモリ１７から読出してパケットＰＡ＿ＦＣのフィールド２５と２６のいずれか一方へ格納し、該パケットＰＡ＿ＲＴのデータＤをパケットＰＡ＿ＦＣのフィールド２５と２６の他方へ格納してパケットＰＡ＿ＦＣを履歴処理部１２へ送出する。したがって、発火制御部１１から履歴処理部１２へ与えられるパケットＰＡ＿ＦＣは図１２（ｂ２）の構成を有する。なお、発火制御部１１では命令コードＯＰとノード番号ＬＤとカラーＣＬは変化させない。
【００１４】
履歴処理部１２は発火制御部１１から与えられたパケットＰＡ＿ＦＣの命令コードＯＰを解読し、その解読結果に基づいて所定の処理を行なう。命令コードＯＰが内蔵メモリアクセス命令を指示している場合には、内蔵メモリ１５へのアクセス処理が行なわれ、アクセス結果をフィールド２５または２６に格納したパケットＰＡ＿ＦＣを演算処理部１３へ送出する。
【００１５】
また、命令コードＯＰが外付けデータメモリアクセス命令を指示している場合には、外付けメモリインタフェース１６に対してアクセス要求パケットを与える。外付けメモリインタフェース１６は、受理したアクセス要求パケットの内容に従ってＴＭポートからメモリアクセス制御線７を介して外付けデータメモリ２に対してアクセス処理を行なった後、その結果を受取り、パケットを履歴処理部１２へ送る。結果として、外付けデータメモリアクセス命令を示すパケットＰＡ＿ＦＣのフィールド２５または２６に外付けデータメモリへのアクセス結果が格納され、演算処理部１３へパケットＰＡ＿ＦＣが送出される。命令コードＯＰが履歴処理部１２に無関係な命令を指示している場合には、パケットＰＡ＿ＦＣの各フィールドへの操作は行なわれず、パケットＰＡ＿ＦＣはそのまま演算処理部１３へ送出される。
【００１６】
演算処理部１３は履歴処理部１２から与えられたパケットＰＡ＿ＦＣの命令コードＯＰを解読し、その解読結果に基づいて所定の処理を行なう。命令コードＯＰがパケットＰＡ＿ＦＣの内容に対する演算命令を指示している場合には、該命令コードＯＰに従ってパケットＰＡ＿ＦＣの内容（主に左データＬＤと右データＲＤ）について所定の演算処理を施し、その結果を図１２（ｂ１）のパケットＰＡ＿ＲＴのフィールド（主にフィールド２４のデータＤ）に格納し、パケットＰＡ＿ＲＴをプログラム記憶部１４へ送出する。なお、命令コードＯＰとノード番号ＮＤとカラーＣＬは基本的には変化しない。
【００１７】
プログラム記憶部１４は複数の次位の命令コードＯＰおよびノード番号ＮＤからなるデータフロープログラムが格納されたプログラムメモリ１９を有する。プログラム記憶部１４は、演算処理部１３から与えられたパケットＰＡ＿ＲＴを受取り、該入力パケットＰＡ＿ＲＴのノード番号ＮＤに基づくアドレス指定によって、次位のノード番号ＮＤおよび次位の命令コードＯＰをプログラムメモリ１９から読出し、読出したノード番号ＮＤと命令コードＯＰを該入力パケットＰＡ＿ＲＴの２２および２１のそれぞれに格納し、パケットＰＡ＿ＲＴを入出力／経路制御部１０へ送出する。なお、カラーＣＬとデータＤは変化しない。
【００１８】
入出力／経路制御部１０は、与えられたパケットＰＡ＿ＲＴの命令コードＯＰとノード番号ＮＤを解読し、次位の命令が該データ駆動型情報処理装置１内で実行されるべきであるか、あるいは外部のデータ駆動型情報処理装置内で実行されるべきであるかを判別する。外部のデータ駆動型情報処理装置で実行されるべきと判断された場合には、図１２（ａ）のパケットＰＡ＿ＩＯのフィールド２０にそのデータ駆動型情報処理装置のプロセッサ番号を格納し、パケットＰＡ＿ＩＯをＯＡポートまたはＯＢポートへ出力する。一方、該データ駆動型情報処理装置１内で実行されるべきと判別された場合には、パケットＰＡ＿ＲＴをそのままの形で発火制御部１１へ再び送出する。
【００１９】
このようにして、パケットＰＡ＿ＲＴ，ＰＡ＿ＦＣがデータ駆動型情報処理装置１内を周回することにより、プログラムメモリ１９に予め記憶されたデータフロープログラムに従った処理が進行する。
【００２０】
パケットはデータ駆動型情報処理装置１内においては、ハンドシェイクによって非同期に転送される。プログラムメモリ１９に格納されたデータフロープログラムに従う処理は、パケットがデータ駆動型情報処理装置１内を周回することによるパイプライン処理に従い並列に実行される。よって、データ駆動型処理方式によれば、パケット単位での処理の並列性が非常に高く、装置内を周回するパケットのフローレートが処理性能の１つの重要な尺度となる。
【００２１】
近年はこのようなデータ駆動型情報処理装置の特徴が、大容量のデータに対して高速に演算処理し、なおかつ高速に転送することが必要とされるネットワークプロトコル処理へと応用される。
【００２２】
ここで、一般的なネットワークプロトコル処理について説明する。まず、ネットワークプロトコル処理におけるデータの転送単位および処理単位をフレームと呼ぶ。フレーム内のデータは、さらに大きくヘッダとデータ本体に分類される。ヘッダとは、そのフレームの送信先や送信元の情報、データ本体の長さ、プロトコルの種別など、データ本体の属性に関わる情報を格納している領域である。一方、データ本体とは、実際に送信したいデータそのものを指す。ヘッダとデータ本体の情報の大きさを比較すると、フレームに占めるヘッダの割合はごく少なく、大半はデータ本体からなる。
【００２３】
ところが、ネットワークプロトコル処理においては、データ本体に対して何らかの値操作を施すことは少なく、ヘッダ部分を細かく解析してデータ本体の取扱い方やフレームの出力先を制御することが多い。したがって、処理装置は、大容量のフレームを受信すると、受信したフレーム全体をまずは処理装置内のメモリへと一旦蓄え、その中からヘッダ部分だけを取出して、処理装置内で所定のプロトコル処理を実行するのが一般的である。ここでいう処理装置内のメモリとは、データ駆動型情報処理装置１においては外付けデータメモリ２に相当する。
【００２４】
ネットワークプロトコルの処理装置に対しては、上記のフレーム操作を高速かつ効率的に実行することが求められる。そのためには、ヘッダ処理完了後、フレーム全体をメモリから取出し、処理結果に応じた出力方法によってフレームを処理装置外部へ送出する必要がある。すなわち、データ駆動型情報処理装置１の場合においては、ヘッダ処理が完了したことを示す１つのパケット（図１２のＰＡ＿ＲＴ）をトリガとして、外付けデータメモリ２内に格納されているフレームを高速かつ効率的に読出すことが求められる。データ駆動型情報処理装置においては、基本的に１つのトリガパケットＰＡ＿ＲＴからは１ワードのメモリデータしか読出すことができない。
【００２５】
したがって、データ駆動型情報処理装置における高速なメモリのバースト読出機能およびパケットの連続コピー機能が必要になる。ただし、あるフレームのメモリからのバースト読出やパケットの連続コピーに伴う一時的に急激なパケット数増加が、他のフレームのヘッダ処理に関わるパケットのフローに影響を及ぼし、ヘッダ処理の処理能力を低下させてはならない。また、フレームのデータ長はそのヘッダに示されるような不定長であるため、メモリのバースト読出数やパケットの連続コピー数もプログラムにより固定化されず、トリガパケットＰＡ＿ＲＴの内容により、動的に変化対応できるようにしなければならない。さらには、メモリからのフレーム読出後、処理装置外部へフレームを送出したとき、処理装置外部の受け側デバイスがフレームの終端を容易に識別できることが望ましい。
【００２６】
【発明が解決しようとする課題】
従来のデータ駆動型情報処理装置では、１つのトリガパケットＰＡ＿ＲＴから外付けデータメモリ２内の大容量データを読出す場合には、パケットＰＡ＿ＲＴをソフトウェアによって順次繰返しコピーして、つまり、図１１のプログラム記憶部１４において１つずつコピーし、コピーされた複数のパケットＰＡ＿ＲＴの各々を種にしてメモリアクセスを行なっていた。この場合、トリガパケットＰＡ＿ＲＴを１つコピーするために、図１１に示すデータ駆動型情報処理装置１の周回パイプラインを１周する時間を要するため、フレーム全体の読出に大きな時間がかかり、あまり実用に適さない。
【００２７】
別の手段として、図１１の履歴処理部１２または演算処理部１３でハードウェアによるバースト読出またはパケットコピー機能を設けても、前記処理部が自律的に非同期なパケットコピーを行なっていたので、処理部前方のパイプラインにおいて一時的に急激なパケット数増加を起こし、これが致命的となって処理部後方からのパケット、つまりバースト読出やパケットコピーに関わらないパケットのフローに対して影響を及ぼし、データ駆動型情報処理装置内部のパケット輻輳やプロセッサ停止を招く原因となっていた。
【００２８】
前記パケット輻輳やプロセッサ停止を防止するために、処理装置内のパケット輻輳内容を監視する機能やパケットカウンタをハードウェアで設けるなどの工夫が研究されてきたが、この手段もハードウェアコストを要することは１つの問題となっていた。
【００２９】
それゆえに、この発明の主たる目的は、メモリから不定長の大容量データを高速に読出すための機能的なパケットコピーを行ない、なおかつパケットコピーが他のパケットフローへの影響を及ぼさないようなデータ駆動型情報処理装置を提供することである。
【００３０】
【課題を解決するための手段】
この発明に係るデータ駆動型情報処理装置は、パケットを連続してコピーするパケットコピー回路を備えたデータ駆動型情報処理装置であって、パケットコピー回路は、任意のタイミングで転送動作を制御する自己同期型転送制御手段と、コピー要求パケットの入力に応じて、自己同期型転送制御手段からのクロック信号に同期してパケットを１つずつコピーするコピー手段と、コピー手段によってコピーされたパケット数を計数する計数手段と、コピー要求パケットが指定するコピー数と計数手段によってコピーされたコピー数とを比較し、指定された数のコピーがされたことに応じてコピー動作の終了判定を行う比較手段とを備えて構成される。
【００３１】
これにより、自己同期型転送制御手段の同期クロックの周期に相当する時間間隔で入力パケットの内容をコピーして出力することができる。ソフトウェアによるパケットコピーの時間間隔はデータ駆動型情報処理装置の周回パイプラインの周回時間に相当するので、同期クロックによるコピーの時間間隔は、ソフトウェアによるパケットコピーの時間間隔に比べて数分の一から数十分の一にできる。しかも、コピーの時間間隔は同期クロックの周期を変えることによって自由に任意の間隔に設定することができる。そのため、同期クロックの周期をデータ駆動型処理装置全体のパイプライン間パケット転送時間に比べて十分に小さくしておけば、同期クロックによるパケットコピーのレートは同期クロックの周波数の速度を上限としてそれを超えることはあり得ないので、過剰な数のパケットコピーによるパケットの過大な輻輳やプロセッサの停止を自然に防止することができる。
【００３２】
さらに、コピー手段によってパケットがコピーされるごとに、コピーされるパケット内のある領域の値を、コピー要求パケットから起算してコピーする度にある一定の更新操作を行って、操作後のパケットを出力するパケット更新手段を備えたことを特徴とする。
【００３３】
したがって、ある領域の値として計数手段の値を用いて出力パケットのアドレス情報に関するフィールドを一定の規則で更新する操作を行えば、それぞれ異なったメモリのアドレスへアクセスすることができ、メモリへのバーストアクセスを実現できる。
【００３４】
さらに、コピー手段によって指定された数のパケットがコピーされたことに応じて、最終コピーされたパケットに対して、そのパケット内のある領域に対して予め定められた更新操作を行う手段を備えたことを特徴とする。
【００３５】
これにより、メモリに対する不定数のバーストアクセスを行っても、連続して出力されるメモリアクセス結果パケットのあるフィールドを参照すれば、フィールドが更新されていることを判別することによって、容易に不定数のメモリアクセス結果パケットの中から最終のパケットを検知できる。
【００３６】
さらに、コピー手段の入力側に設けられ、周回パケットとコピー要求パケットとを分岐し、該コピー要求パケットをコピー手段に与えるための分岐手段と、分岐手段によって分岐された周回パケットと、コピー手段によってコピーされたパケットとを合流させる合流手段とを備えたことを特徴とする。
【００３７】
これにより、データ駆動型情報処理装置全体の処理に係わる本来の周回パケットは、動作中のパケットコピー回路によってその進行を妨げられることなく、パケットコピー回路とは独立に流れることができる。
【００３８】
さらに、このような配置により、パケットコピー回路の次段の合流直後のパイプライン部分における、データ駆動型情報処理装置全体の処理に係わる本来のパケット転送の帯域は、データ駆動型情報処理装置のパイプライン間パケット転送レートから、同期クロックの周波数を差し引いた値を下限として、最低限保証される。したがって、保証帯域に関して、プログラム作成時あるいはプログラム実行時のデータ駆動型情報処理装置へのパケット投入時に意識さえしておけば、プログラム実行中の動的なパケット輻輳監視機構や、輻輳管理するためのパケットカウンタなどの特殊なハードウェアを用いずとも、パケットの過大な輻輳やプロセッサの停止を防止できる。
【００３９】
さらに、分岐手段とコピー手段との間に設けられ、コピー要求パケットを順次蓄積してコピー手段に与える蓄積手段を備えたことを特徴とする。
【００４０】
蓄積手段としてＦＩＦＯを用いれば、パケットコピー回路の入力側のパイプラインにおいて、パケットコピー回路が動作中であることによる、次のコピー要求パケットの待ち状態が生じたとしても、待ち状態にあるコピー要求パケットをＦＩＦＯによって吸収することができる。また、コピー要求パケットがパケットコピー回路に複数個連続して到着した場合、待ち状態のコピー要求パケットが分岐手段の出力側のパイプラインにまで滞留し、データ駆動型情報処理装置の周回パイプラインの本来の周回パケットまでがその進行を妨げられてしまうが、ＦＩＦＯによって分岐手段の出力側のパイプラインまでのパケットの滞留の伝播の可能性を低くできる。
【００４１】
また、パケットは命令フィールドと、ノード番号フィールドと、データフィールドとを含み、特にデータフィールドがパケットのコピー数を示すことにより、パケットはコピー要求パケットの役目を果たすことができる。
【００４２】
【発明の実施の形態】
図１はこの発明の一実施形態のデータ駆動型情報処理装置を用いたシステム構成を示すブロック図であり、図２は図１のデータ駆動型情報処理装置の具体的なブロック図である。図１に示したシステムは前述の従来例の図１０に対応しており、図２に示したデータ駆動型情報処理装置２０１は図１１に示したデータ駆動型情報処理装置１に対応しており、異なる点はデータ駆動型情報処理装置１は履歴処理部１２を備えていたのに対して、図２に示したデータ駆動型情報処理装置２０１は履歴処理部１２に代えて履歴処理部２０２，２０３，２０４のいずれかを備えている点にある。その他の構成はデータ駆動型情報処理装置１と同様であるため、説明を省略する。
【００４３】
図３は図２に示した履歴処理部のブロック図である。図３において、履歴処理部２０２は図４に示すパケットコピー回路３０１または図５に示すパケットコピー回路３０２とメモリ制御部３０とを有している。パケットコピー回路３０１または３０２には外部クロック信号ＳＹ＿ＣＫが同期クロック信号として入力されている。この図３に示した履歴処理部２０２は図１１に示した履歴処理部１２に比べて外部クロック信号ＳＹ＿ＣＫ入力を含むパケットコピー回路３０１または３０２を追加して備えている点にある。メモリ制御部３０は従来の履歴処理部１２そのものであり、同様の動作を行なう。
【００４４】
図４は図３に示したパケットコピー回路の具体的なブロック図である。図４において、パケットコピー回路３０１は自己同期型転送制御回路３１１，３１２と、パケットコピー数をカウントするカウンタ３１４と、パケットコピー回路３０１へ入力するパケットＰＡ＿ＦＣを保持するデータ保持レジスタ３１６と、カウンタ３１４の値とデータ保持レジスタ３１６内のデータフィールドＬＤの値とを比較する比較器３１５と、比較器３１５による比較結果ｃｏｍｐの値を保持するセット・リセット付きＤタイプフリップフロップ３１３とを含む。
【００４５】
パケットコピー回路３０１には、外部からクロック信号ＳＹ＿ＣＫが入力されている。自己同期型転送制御回路３１１，３１２の制御信号として、信号線ＣＩ，ＲＩが外部から入力され、信号線ＣＯ，ＲＯが外部へ出力されている。また、セット・リセット付きＤタイプフリップフロップ３１３のセット信号線ＭＲＢが外部から入力されている。データ入力線ＰＡ＿ＦＣ（ｉｎ）からは従来例で説明した図１２（ｂ２）に示すパケットＰＡ＿ＦＣが入力され、データ出力線ＰＡ＿ＦＣ（ｏｕｔ）からは、同様にして図１２（ｂ２）に示すパケットＰＡ＿ＦＣが出力される。
【００４６】
図５に示すパケットコピー回路３０２は、図４に示すパケットコピー回路３０１に比べて、コピーされたパケットのカラーＣＬとノード番号ＮＤとを操作するＣＬ／ＮＤ生成部３１７が追加して設けられているが、その他の構成は同じである。
【００４７】
自己同期型転送制御回路３１１，３１２は特開平６−８３７３１号公報に示されている自己同期型転送制御回路において、端子ＳＹＮＣ＝「Ｈ」として、端子ＣＫに与えられるクロック信号に基づいて転送要求信号の伝送が制御されるようなモードに設定して使用されるものとする。
【００４８】
図６は自己同期型転送制御回路３０１の信号タイミング図を示す。なお、自己同期型転送制御回路３１２の信号タイミング図も図６と同じである。自己同期型転送制御回路３１１，３１２の内部回路の詳細な説明については上述の特開平６−８３７３１号公報において詳細に説明されているのでここでは省略する。
【００４９】
セット・リセット付きＤタイプフリップフロップ３１３は、データ入力信号線Ｄとデータ出力信号線Ｑとセット信号線ＳＤとリセット信号線ＣＤとを含む。データ出力信号Ｑは、セット信号ＳＤの立下がりで「Ｈ」レベルに変化し、セット信号ＣＤの立下がりで「Ｌ」レベルに変化する。また、データ出力信号Ｑはパルス信号入力ＣＰ２の立上がりでデータ入力信号Ｄの値に変化する。カウンタ３１４はパルス入力ＣＰ１の立上がりで値が「０」にリセットされ、パルス入力ＣＰ２の立上がりで値が１ずつインクリメントされる。比較器３１５は、入力信号ｃｏｕｎｔと入力信号ＬＤ（ｉｎ）とを比較し、値が一致すれば出力信号ｃｏｍｐとして「Ｈ」レベル信号を出力し、不一致であれば「Ｌ」レベル信号を出力する。
【００５０】
図５に示すＣＬ／ＮＤ生成部３１７は、データ保持レジスタ３１６が保持しているパケットＰＡ＿ＦＣ（ｉｎ）の内容とカウンタ３１４のカウンタ値ｃｏｕｎｔと比較器３１５からの出力信号ｃｏｍｐとを入力してパケットＰＡ＿ＦＣ（ｏｕｔ）を出力する。パケットＰＡ＿ＦＣ（ｉｎ）は、フィールドＯＰ（ｉｎ），ＮＤ（ｉｎ），ＣＬ（ｉｎ），ＬＤ（ｉｎ），ＲＤ（ｉｎ）からなり、パケットＰＡ＿ＦＣ（ｏｕｔ）は、フィールドＯＰ（ｏｕｔ），ＮＤ（ｏｕｔ），ＣＬ（ｏｕｔ），ＬＤ（ｏｕｔ），ＲＤ（ｏｕｔ）からなる。出力ＰＡ＿ＦＣ（ｏｕｔ）のＣＬ（ｏｕｔ）には、ＣＬ（ｉｎ）＋ｃｏｕｎｔ１の値を与える。ＮＤ（ｏｕｔ）には、信号ｃｏｍｐが「Ｈ」レベルであれば、ＮＤ（ｉｎ）＋１を与え、信号ｃｏｍｐが「Ｌ」レベルであればＮＤ（ｉｎ）をそのまま与える。ＯＰ（ｏｕｔ），LＤ（ｏｕｔ），ＲＤ（ｏｕｔ）には、それぞれＯＰ（ｉｎ），ＬＤ（ｉｎ），ＲＤ（ｉｎ）をそのまま与える。
【００５１】
図４に示したパケットコピー回路３０１では、データ入力線ＰＡ＿ＦＣ（ｉｎ）よりコピー要求パケットを入力すると、パケットＰＡ＿ＦＣ（ｉｎ）の左データＬＤの値（＝Ｎとする）が示す数だけパケットをコピーして、データ出力線ＰＡ＿ＦＣ（ｏｕｔ）からＮ個のパケットを出力する。この構成では、ＰＡ＿ＦＣ（ｉｎ）のパケット構成と、ＰＡ＿ＦＣ（ｏｕｔ）のパケット構成は互いに等しい。一方、図５のパケットコピー回路３０２では、コピーされるＮ個のパケットＰＡ＿ＦＣ（ｏｕｔ）のカラーＣＬの値は、第１番目の出力パケットのＣＬはパケットＰＡ＿ＦＣ（ｉｎ）のＣＬの値に等しく、第２番目以降の出力パケットのＣＬは順にＣＬ＋１，ＣＬ＋２，…と続き、第Ｎ番目の出力パケットのＣＬは（ＣＬ＋（Ｎ−１））となる。またコピーされるＮ個のパケットＰＡ＿ＦＣ（ｏｕｔ）のノード番号ＮＤの値は、第１番目から第（Ｎ−１）番目の出力パケットのＮＤはパケットＰＡ＿ＦＣ（ｉｎ）のＮＤの値に等しく、第Ｎ番目の出力パケットのＮＤのみＮＤ＋１となる。
【００５２】
Ｎ個のパケットＰＡ＿ＦＣ（ｏｕｔ）の命令コードＯＰと左右データＬＤ，ＲＤは、パケットＰＡ＿ＦＣ（ｉｎ）が有するＬＤとＲＤとにそれぞれ同じ値が出力される。
【００５３】
図７は図５に示したパケットコピー回路３０２に対して、前記のパケットＰＡ＿ＦＣ（ｉｎ）の入力例で、パケットを入力した場合の信号タイミング図である。以下、図５および図７を参照して、パケットコピー回路の具体的な動作について説明する。図４に示したパケットコピー回路３０１の動作は、パケットコピー回路３０２の動作と比較して、ＣＬ／ＮＤ生成部３１７が設けられておらず、パケットＰＡ＿ＦＣ（ｏｕｔ）がパケットＰＡ＿ＦＣ（ｉｎ）と同じ構成で出力される点を除いては全く同じ動作をするので、その説明を省略する。
【００５４】
まず、図７（ｂ）に示す制御信号ＣＩ（＝ＣＩ１），図７（ｃ）に示すＲＯ（＝ＲＯ１），図７（ｊ）に示すＣＯ（＝ＣＯ２），図７（ｋ）に示すＲＩ（＝ＲＩ２）がすべて「Ｈ」レベルである状態を想定する。この状態は、パケットコピー回路が次のパケットＰＡ＿ＦＣ（ｉｎ）を受信可能なことを示している。
【００５５】
前述のような状態で、最初に自己同期型転送制御回路３１１が動作し、転送要求信号ＣＩ（＝ＣＩ１）が「Ｌ」レベルとなると、続いて転送許可信号ＲＯ（＝ＲＯ１）が「Ｌ」レベルとなり、そして、図７（ａ）に示す同期クロック信号ＳＹ＿ＣＫ（＝ＣＫ１）の次の立上がりに同期して図７（ｄ）に示すパルス出力信号ＣＰ１が「Ｈ」レベルとなり、データ入力線ＰＡ＿ＦＣ（ｉｎ）からコピー要求パケットＰＡ＿ＦＣ（ｉｎ）が入力される。
【００５６】
入力されたパケットＰＡ＿ＦＣ（ｉｎ）は、データ保持レジスタ３１６に内容が保持される。また、同時にパルス出力信号ＣＰ１によって、カウンタ３１４の値が「０」にリセットされる。このとき、転送許可信号ＲＯ（＝ＲＯ１）は「Ｌ」レベルであるので、パケットコピー回路３０２への次のパケットＰＡ＿ＦＣ（ｉｎ）の入力は不許可となる。
【００５７】
引き続いて、図７（ｅ）に示す転送要求信号ＣＯ１と、図７（ｆ）に示す転送許可信号ＲＩ１が「Ｌ」レベルとなる。ＣＯ１の変化が自己同期型転送制御回路３１２へと伝搬し、図７（ｇ）に示す転送要求信号ＣＩ２が「Ｌ」レベルとなり、図７（ｈ）に示す転送許可信号ＲＯ２が「Ｌ」レベルになる。そして、同期クロック信号ＳＹ＿ＣＫ（＝ＣＫ２）の次の立上がりに同期して、図７（ｉ）に示すパルス出力信号ＣＰ２が「Ｈ」レベルとなり、カウンタ３１４が動作する。カウンタ３１４は、パルス出力信号ＣＰ２の立上がりにより、カウンタ値ｃｏｕｎｔを（ｎ）に示すように１だけインクリメントする動作を行なう。ここで、比較器３１５において、インクリメントされたｃｏｕｎｔの値とデータ保持レジスタＬＤ（ｉｎ）の値が比較され、値が一致していれば（ｍ）に示す出力信号ｃｏｍｐは「Ｈ」レベルとなり、不一致であれば出力信号ｃｏｍｐは「Ｌ」レベルとなる。
【００５８】
比較器３１５の出力信号ｃｏｍｐはＣＬ／ＮＤ生成部３１７に伝搬し、上述の規則に従って出力パケットＰＡ＿ＦＣ（ｏｕｔ）の各フィールドが生成される。また、別に比較器３１５の出力信号ｃｏｍｐは、自己同期型転送制御回路３１２の転送要求信号ＣＩ２へと伝搬する。このとき、ｃｏｍｐ＝「Ｌ」レベルであれば転送要求信号ＣＩ２は「Ｌ」レベルに変化し、転送要求によるパケットコピー動作が継続され、ｃｏｍｐ＝「Ｈ」レベルであれば転送要求信号ＣＩ２は「Ｈ」レベルのままであり、転送要求は発行されず、パケットコピー動作を停止する。
【００５９】
さらに、比較器３１５の出力信号ｃｏｍｐは、セット・リセット付きＤタイプフリップフロップ３１３のデータ入力Ｄおよび図７（ｌ）に示すデータ出力Ｑへと伝搬する。データ出力Ｑの値が「Ｌ」レベルの間は、自己同期型転送制御回路３１１の転送許可信号ＲＩ１も「Ｌ」レベルのままであるので、パケットコピー回路３０２への次のパケットＰＡ＿ＦＣ（ｉｎ）の入力は不許可となっている。
【００６０】
このように、同期クロック信号ＳＹ＿ＣＫ（＝ＣＫ２）が立上がるたびに、上述のようなパケットＰＡ＿ＦＣのコピー操作が行なわれる。１つのコピー要求パケットＰＡ＿ＦＣ（ｉｎ）に対する連続コピー操作が完了するのは、比較器３１５の出力信号ｃｏｍｐの値が「Ｈ」レベルになったときである。ｃｏｍｐ＝「Ｈ」レベルになると、自己同期型転送制御回路３１２の転送要求信号ＣＩ２が「Ｈ」レベルのまま変化せず、次のパケットコピー操作は行なわれない。
【００６１】
また、ｃｏｍｐの値はセット・リセット付きＤタイプフリップフロップ３１３のデータ出力信号Ｑまで伝搬し、データ出力Ｑの値が「Ｈ」レベルになると、転送許可信号ＲＩ１の値は、自己同期型転送制御回路３１２の転送許可信号ＲＩ２の状態によって決定するので、自己同期型転送制御回路３１２が制御しているパケットコピー操作がすべて完了し、コピーされたパケットが前方のパイプラインへとすべて転送完了すると、ＲＩ２が「Ｈ」レベルになることに従ってＲＩ１も「Ｈ」レベルに変化し、パケットコピー回路３０２への次のパケットＰＡ＿ＦＣ（ｉｎ）の入力が許可される。
【００６２】
次に、上述したパケットコピー回路３０２または３０１を用いた履歴処理部２０２，２０３，２０４について説明する。
【００６３】
図３に示した履歴処理部２０２は上述のパケットコピー回路３０２または３０１と内蔵メモリ１５と外付けデータメモリ２へのアクセス手段を有するメモリ制御部３０を直列に備えている。パケットコピー回路３０２（３０１）へは、外部クロック信号ＳＹ＿ＣＫが入力されている。発火制御部１１よりパケットＰＡ＿ＦＣが入力され、前記パケットの命令コードＯＰがパケットコピーを指示している場合は、パケットコピー回路３０２（３０１）の内部で図７（ｏ）に示す左データＬＤが示す値だけパケットをコピーし、外部クロック信号ＳＹ＿ＣＫに同期してコピーパケットが出力される。
【００６４】
ここで、データ駆動型情報処理装置２０１の全パイプライン段間のパケット転送レートが１４０ＭＨｚである場合には、外部クロック信号ＳＹ＿ＣＫの速度は前記転送レートよりも遅い値（３３ＭＨｚ程度）とする。パケットコピー回路３０２（３０１）でコピーされたパケットＰＡ＿ＦＣおよび通過したパケットＰＡ＿ＦＣは、メモリ制御部３０へと転送され、命令コードＯＰに従って所定のメモリアクセス操作が行なわれる。
【００６５】
図３の構成では、パケットコピー回路３０２（３０１）がコピー動作中は、後ろから到着したパケットＰＡ＿ＦＣだけでなく、パケットコピー回路３０２（３０１）に関与せず通過するのみのパケットＰＡ＿ＦＣもまた、パケットコピー回路３０２（３０１）の入口で待たされ、パケットコピー回路３０２（３０１）からの出力レートは外部クロック信号ＳＹ＿ＣＫの速度に律束されるため、データ駆動型情報処理装置２０１全体の処理性能の低下に影響を及ぼす。
【００６６】
このような問題を解決したのが図８に示す履歴処理部２０３である。この図８に示した履歴処理部２０３は図３の履歴処理部２０２と比較して異なる点は、パケットコピー回路３０２（３０１）の前後に分岐部３０３と合流部３０４とを新たに配置している点である。分岐部３０３では、発火制御部１１から到着したパケットＰＡ＿ＦＣの命令コードＯＰを参照し、命令コードＯＰがパケットコピーを示していれば、パケットコピー回路３０２（３０１）側へ該パケットを転送し、その他のデータ駆動型情報処理装置全体の処理に関わる本来の周回パケットを他側へ転送する。図８に示した構成では、パケットコピー回路３０２（３０１）に関与しないパケットＰＡ＿ＦＣは、パケットコピー回路３０２（３０１）が動作中であっても、分岐部３０３から別側の経路へ分岐して通過することができるので、パケットコピー回路３０２（３０１）の動作がデータ駆動型情報処理装置全体の処理に関わる本来の周回パケットのフローに直接は影響しない。
【００６７】
ところが、ごく短い時間内にパケットコピー回路３０２（３０１）へ連続してコピー要求パケットＰＡ＿ＦＣが到着した場合、２個目以降のコピー要求パケットは、１個のコピー処理が完了するまでパケットコピー回路３０２（３０１）内に入ることができず、入口で待たされる。このような待機パケットは、データ駆動型情報処理装置２０１のパイプライン中で直列に待つことになるため、最悪次段のパイプラインの処理待ち状態のパケットがパケットコピー回路３０２（３０１）から分岐部３０３の入口まで至り、パケットコピー回路３０２（３０１）に関与しないパケットＰＡ＿ＦＣの分岐進行をも妨げてしまう結果となる。
【００６８】
そこで、この問題を解決したのが図９に示す履歴処理部２０４である。この履歴処理部２０４と図８の履歴処理部２０３とを比較して異なる点は、分岐部３０３とパケットコピー回路３０２（３０１）との間にパケットＦＩＦＯ３０５が新たに配置されている点である。パケットＦＩＦＯ３０５とは、パケットＰＡ＿ＦＣの先入れ先出し方式のバッファからなり、パケット１つ分のバッファにつき１段のパイプライン段で、全体で数段（必要以上の、目安として４段程度）のパイプラインで構成される。パケットＦＩＦＯ３０５へ入力されたパケットＰＡ＿ＦＣは、次段のパイプラインが空いておれば先のパイプラインへとどんどん進み、パケットコピー回路３０２（３０１）の転送許可信号ＲＯが「Ｈ」レベルであれば、パケットコピー回路３０２（３０１）へパケットが入力される。
【００６９】
パケットコピー回路３０２（３０１）に入力後の動作は上述のとおりである。転送許可信号ＲＯが「Ｌ」レベルであれば、パケットはパケットＦＩＦＯ３０５内でＲＯが「Ｈ」レベルであるまで待機する。図９に示した構成では、ごく短時間内にコピー要求パケットＰＡ＿ＦＣが連続して到着してもパケットＦＩＦＯ３０５は前述のパケットＰＡ＿ＦＣを吸収し、図８の履歴処理部２０３で生ずるような問題点すなわち複数のコピー要求パケットがパケットコピー回路３０２（３０１）の手前に待ち状態で直列に並び、分岐部３０３の入力を塞いでしまうという問題を解消できる。パケットＦＩＦＯ３０５の格納可能なパケット数、すなわちＦＩＦＯのパイプライン段数は実用のパケットコピー要求の到着頻度に応じて適宜変化させるようにしてもよい。
【００７０】
図９の合流部３０４では、パケットコピー回路３０２（３０１）からのコピーパケットＰＡ＿ＦＣ（ｏｕｔ）と他側に分岐した周回パイプライン本来のパケットＰＡ＿ＦＣとで経路が合流し、ともにメモリ制御部３０へ入力される。パケットコピー回路３０２（３０１）でコピーされた各パケットＰＡ＿ＦＣ（ｏｕｔ）も、それぞれがメモリ制御部３０で命令コードＯＰが参照され、所定のメモリアクセス動作が実行され、その結果はメモリ制御部３０からパケットＰＡ＿ＦＣの形式で出力され、次の演算処理部１３へ転送される。命令コードＯＰの参照の結果、メモリアクセスに関与しないパケットであった場合には、メモリ制御部３０では何も実行されずに、パケットＰＡ＿ＦＣの形式で同様に出力される。
【００７１】
よって、履歴処理部２０２，２０３，２０４に対してパケットＰＡ＿ＦＣを入力し、該パケットのコピー要求でなおかつメモリアクセス要求であるような命令コードＯＰを示している場合には、パケットコピー回路３０２でパケットコピーおよびカラーＣＬの値の操作を行なって、コピーされた各パケットはメモリ制御部３０でカラーＣＬを用いたアドレス計算を含む所定のメモリアクセスを実行し、履歴処理部２０２，２０３，２０４から出力されるので、履歴処理部２０２，２０３，２０４の入出力間で見ると、１つのパケットから複数のメモリアクセス結果パケットが得られ、メモリへのバーストアクセスが実行できる。
【００７２】
一方、合流部３０４の入出力におけるパケットのフローレートについて考える。この実施の形態では、実用上の例として、パイプライン段間の転送レートが１４０ＭＨｚ，外部クロック信号ＳＹ＿ＣＫの周波数を３３ＭＨｚであるとした。このとき、合流部３０４の出力は、つまり合流後のフローレートは１４０Ｍｐａｃｋｅｔｓ／ｓｅｃ．であり、これを超える量のフローレートでは流すことができない。パケットコピー回路３０２（３０１）側から合流部３０４へのパケット流量は、上述したとおり外部クロック信号ＳＹ＿ＣＫの周波数で制限されるので、この例では最大で３３Ｍｐａｃｋｅｔｓ／ｓｅｃ．である。したがって、パケットコピー回路３０２（３０１）に多量のコピー要求パケットが到着しても、３３Ｍｐａｃｋｅｔｓ／ｓｅｃ．を超える速度ではコピーされず、分岐の他側のフローレートが最低でも１４０−３３＝１０７Ｍｐａｃｋｅｔｓ／ｓｅｃ．以上の帯域を確保できる。つまり、データ駆動型情報処理装置全体の処理に関わる本来の周回パケットのフローレートは最低１０７Ｍｐａｃｋｅｔｓ／ｓｅｃ．を確保でき、パケットコピーが致命的な原因となってデータ駆動型情報処理装置２０１の停止を招くことはなくなる。
【００７３】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００７４】
【発明の効果】
以上のように、この発明によれば、パケットコピー数を管理するパケットカウンタと、パケットカウンタを参照してパケットコピー動作の終了判定を行なう比較器を設け、コピー要求パケットの入力をトリガとしてコピー動作を開始し、外部クロック信号を転送動作を制御するための実行同期型転送制御回路への入力とし、クロック入力に同期してパケットを１つずつコピーし、コピー要求パケットが示すパケットコピーの指定数に至るまでコピー動作を繰返すことにより、ハードウェアによる連続コピーを行うようにしたので、プログラムによるコピーに比べて非常に高速に実行することができる。
【００７５】
したがって、コピーに要する時間が全体の処理時間に関するボトルネックになりにくい。しかも、コピーは外部クロック信号に同期してなされるので、外部クロック信号の周期を超える速度でのコピーは絶対に発生しない。
【００７６】
また、この発明によるパケットコピー回路では、パケットのコピーを行なうと同時に、あるパケットフィールドの値を操作できる。１つのコピー要求パケットに対して出力される各コピーパケットのカラーフィールドを各々異なる値に設定すると、パケットコピー回路の直後にメモリアクセス機能部を配置することによって、コピーパケットは各々異なるカラーフィールドの値を用いてアドレス計算を行ない、各々が異なるメモリアドレスへアクセスすることができる。
【００７７】
したがって、この発明のパケットコピー回路とメモリアクセス機能部とを組合わせることによって、メモリのバーストアクセス機能を容易に実現することができる。このメモリバースト機能を用いて、１つのパケットから１つの不定長のフレームをメモリからバーストで読出すことを考えて、前記機能に加えて１つのコピー要求パケットに対して出力される複数のコピーパケットの最後のパケットに対してのみ、そのノード番号フィールドを異なる値に設定すると、読出されたフレームの最後のパケットのみ異なるノード番号フィールドを有することとなり、１つの読出されたフレームが複数の不定数のパケットに分割されて、データ駆動型情報処理装置の内部を不定数のパケット群となってフローしても、それらのノード番号フィールドを参照することによって、フレームの最終パケットを容易に識別することができる。ノード番号フィールドによってフレームの最終パケットを識別することができれば、最終パケットのみをプログラムに分岐させてフレームに関する終了処理へと容易に移行することができる。
【００７８】
さらにこの発明のデータ駆動型情報処理装置の履歴処理部の構成によれば、パケットコピー回路を通過する経路とコピーに関与しないパケットが通過する経路とが分岐して並列に置かれているので、両経路の動作はお互いに直接干渉することがない。パケットコピー回路が動作中であっても、後方から到着するコピーに関与しないパケットは、他側の経路へと分岐してフローすることができる。したがって、コピー処理がパケット輻輳の致命傷とはならない。さらに、分岐後のパケットコピー回路のパイプラインの前段にパケットＦＩＦＯを設けているので、連続して到着するコピー要求パケットの待ち状態を吸収し、他側の経路へは影響を及ぼさない。経路合流後のパケットフローレートを考えても、パケットコピー回路からは外部クロックの周波数以上のレートでパケットは出力されないので、他側の経路のフローレートは、パイプライン段間の転送レートから外部クロックの周波数を差し引いた帯域は最低限確保されることが保証できる。
【図面の簡単な説明】
【図１】  この発明の一実施形態のデータ駆動型情報処理装置のシステム構成を示すブロック図である。
【図２】  この発明の一実施形態のデータ駆動型情報処理装置の内部ブロック構成を示す図である。
【図３】  図２に示した履歴処理部のブロック図である。
【図４】  図３に示したパケットコピー回路の一例を示すブロック図である。
【図５】  パケットコピー回路の他の例を示すブロック図である。
【図６】  自己同期型転送制御回路のタイミングチャートである。
【図７】  図５に示したパケットコピー回路のタイミングチャートである。
【図８】  図３の履歴処理部の構成を改良した履歴処理部のブロック図である。
【図９】  図８の履歴処理部に加えてパケットＦＩＦＯを配置した履歴処理部のブロック図である。
【図１０】  従来のデータ駆動型情報処理装置のシステム構成を示すブロック図である。
【図１１】  図１０に示したデータ駆動型情報処理装置の内部ブロック図である。
【図１２】  従来およびこの発明の実施形態に係るデータ駆動型情報処理装置の内部を保護するパケットのフィールド構成を示す図である。
【符号の説明】
１  データ駆動型情報処理装置、２  外付けデータメモリ、３〜６  データ伝送路、７  アクセス制御線、１０  入出力／経路制御部、１１  発火制御部、１３  演算処理部、１４  プログラム記憶部、１５  内蔵メモリ、１６  外付けメモリインターフェイス、１７  定数メモリ、１８  待合せメモリ、１９  プログラムメモリ、２０  ＰＥ番号フィールド、２１  命令コードフィールド、２２  ノード番号フィールド、２３  カラーフィールド、２４  データフィールド、２５  左データフィールド、２６  右データフィールド、３０  メモリ制御部、２０２〜２０４  履歴処理部、３０１，３０２  パケットコピー回路、３０３  分岐部、３０４  合流部、３０５  パケットＦＩＦＯ、３１１，３１２  自己同期型転送制御回路、３１３  セット・リセット付きＤタイプフリップフロップ、３１４  カウンタ、３１５  比較器、３１６  データ保持レジスタ、３１７  ＣＬ／ＮＤ生成部。
【図１】
0004173654.tif 000002
【図２】
0004173654.tif 000003
【図３】
0004173654.tif 000004
【図４】
0004173654.tif 000005
【図５】
0004173654.tif 000006
【図６】
0004173654.tif 000007
【図７】
0004173654.tif 000008
【図８】
0004173654.tif 000009
【図９】
0004173654.tif 000010
【図１０】
0004173654.tif 000011
【図１１】
0004173654.tif 000012
【図１２】
0004173654.tif 000013