(57)【特許請求の範囲】
【請求項１】
様々な機能回路を実現する可変部と、上記可変部のそれぞれに対応して設けられている組込み部であって、上記可変部によって実現されている機能回路同士を通信させる組込み部とを有する再構成可能な論理回路を試験する回路試験装置において、
所定の可変部と上記所定の可変部に対応して設けられている組込み部との間の接続部におけるパスである接続部パスを、上記所定の可変部に隣接する組込み部のいずれかである第１の組込み部から、上記所定の可変部に向かう方向と、上記所定の可変部から、上記所定の可変部に隣接する組込み部のいずれかである第２の組込み部に向かう方向とに設定する接続部パス設定手段と；
上記再構成可能な論理回路の入力端子から、上記第１の組込み部までのパスである入力部パスを設定する入力部パス設定手段と；
上記第２の組込み部から、上記再構成可能な論理回路の外部出力端子までのパスである出力部パスを設定する出力部パス設定手段と；
上記入力端子にデータを入力するデータ入力手段と；
上記入力部パスと、上記接続部パスと、上記出力部パスとを介して、上記外部出力端子に達したデータを測定する測定手段と；
を有し、上記接続部パス設定手段は、上記第１の組込み部および上記第２の組込み部として、上記所定の可変部に隣接する全ての方向の組込み部を、少なくとも１回ずつ順次設定する手段であることを特徴とする回路試験装置。
【請求項２】
請求項１において、
上記接続部パス設定手段、上記入力部パス設定手段、および上記出力部パス設定手段は、上記所定の可変部に隣接する可変部によって実現されたテスト制御回路が有する手段であり、
上記テスト制御回路は、自身と同じテスト制御回路を他の可変部に複製する複製手段をさらに有することを特徴とする回路試験装置。
【請求項３】
様々な機能回路を実現する可変部と、上記可変部のそれぞれに対応して設けられている組込み部であって、上記可変部によって実現されている機能回路同士を通信させる組込み部とを有する再構成可能な論理回路を試験する回路試験方法において、
所定の可変部と上記所定の可変部に対応して設けられている組込み部との間の接続部におけるパスである接続部パスを、上記所定の可変部に隣接する組込み部のいずれかである第１の組込み部から、上記所定の可変部に向かう方向と、上記所定の可変部から、上記所定の可変部に隣接する組込み部のいずれかである第２の組込み部に向かう方向とに、接続部パス設定手段が設定する接続部パス設定段階と；
上記再構成可能な論理回路の入力端子から、上記第１の組込み部までのパスである入力部パスを、入力部パス設定手段が設定する入力部パス設定段階と；
上記第２の組込み部から、上記再構成可能な論理回路の外部出力端子までのパスである出力部パスを、出力部パス設定手段が設定する出力部パス設定段階と；
上記入力端子にデータを、データ入力手段が入力するデータ入力段階と；
上記入力部パスと、上記接続部パスと、上記出力部パスとを介して、上記外部出力端子に達したデータを、測定手段が測定する測定段階と；
を有し、上記接続部パス設定段階は、上記第１の組込み部および上記第２の組込み部として、上記所定の可変部に隣接する全ての方向の組込み部を、少なくとも１回ずつ順次設定する段階であることを特徴とする回路試験方法。
【請求項４】
請求項３において、
上記接続部パス設定手段、上記入力部パス設定手段、および上記出力部パス設定手段は、上記所定の可変部に隣接する可変部によって実現されたテスト制御回路が有する手段であり、
自身と同じテスト制御回路を他の可変部に、上記テスト制御回路が有する複製手段が複製する複製段階をさらに有することを特徴とする回路試験方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、動的再構成可能なＰＣＡ（Ｐｌａｓｔｉｃ  Ｃｅｌｌ  Ａｒｃｈｉｔｅｃｔｕｒｅ）構造を持つデバイスの組込み部と、可変部との間で行う試験に関する。
【０００２】
【背景技術】
上記ＰＣＡの構造は、様々な機能を実現する可変部ＰＰ（Ｐｌａｓｔｉｃ  ｐａｒｔ）と、組込み部ＢＰ（Ｂｕｉｌｔ‐ｉｎ  ｐａｒｔ）とによって構成されている。
【０００３】
上記可変部ＰＰによって実現された機能、回路を、オブジェクトと呼び、このオブジェクト同士の間や、上記ＰＣＡの外部と上記オブジェクトとの通信を、組込み部ＢＰが行う。
【０００４】
なお、ＰＣＡの詳細については、「名古屋 彰、 小栗 清: "プラスティックセルアーキテクチャ(ＰＣＡ)技術の概要、" NTT R&D, Vol. 49, No. 9, pp. 513-517, Sep. 2000.」に開示されている。
【０００５】
また、ＰＣＡの構造を持つデバイスＰＣＡ−１が、試作設計・製造され、このＰＣＡの構造を持つデバイスＰＣＡ−１は、合計6×6個のＰＣＡセルを搭載している。なお、上記ＰＣＡセルは、１つの組込み部ＢＰと、１つの可変部ＰＰとによって構成されている。
【０００６】
次に、提案例において、組込み部ＢＰと可変部ＰＰとの間の接続部で試験する動作について説明する。
【０００７】
図１８は、提案されている組込み部ＢＰと可変部ＰＰとの間の接続部を試験する様子を示す図である。
【０００８】
図１９は、提案例において、可変部ＰＰと組込み部ＢＰとの間の接続部を試験する動作を示すフローチャートである。
【０００９】
まず、プログラムによって、オブジェクト（回路）を、可変部ＰＰに生成する（Ｓ１１）。次に、外部入力端子と、上記生成されたオブジェクトの入力端子との間に、入力パス（通信路）を設定し（Ｓ１２）、また、上記生成されたオブジェクトの出力端子と、外部出力端子との間に、出力パスを設定する（Ｓ１３）。そして、上記外部入力端子からデータを入力し（Ｓ１４）、上記オブジェクトを介して、上記外部出力端子に出力された値を、測定・解析する（Ｓ１５）。
【００１０】
可変部ＰＰにオブジェクト（回路）を生成するには、上記外部入力端子を通じて、所定の入力装置からＰＣＡ内に、上記オブジェクトを構成する構成情報を入力し、組込み部ＢＰを介して、テスト対象の可変部ＰＰまで、パスを設定する（Ｓ１１、Ｓ１２）。
【００１１】
さらに、オブジェクトから外部出力端子までの間で、組込み部ＢＰにパスを設定する場合も、外部入力端子に繋がる入力装置から入力したプログラムによって実行する必要がある（Ｓ１３）。
【００１２】
そして、外部の出力端子に、測定解析装置を接続し、入力装置からのデータを、組込み部ＢＰを介して４方向の隣接組込み部ＢＰから信号を受ける入力接続パスと、テスト対象の組込み部ＢＰと、この組込み部ＢＰと可変部ＰＰとの接続部（図１８では、西側からの入力）と、この可変部ＰＰと、上記組込み部ＢＰとか変部ＰＰとの上記接続部（図１８では、北側からの出力）と、上記組込み部と、組込み部ＢＰを介して４方向の隣接組込み部ＢＰへ信号を送る出力接続パスとを介して、上記測定解析装置へ流す（Ｓ１４）。
【００１３】
上記測定解析装置が受けたデータが、期待される値か否かを調べ（Ｓ１５）、この調べた結果によって、テスト対象ＢＰ−ＰＰ間の接続部のテストを行う。
【００１４】
上記可変部ＰＰと組込み部ＢＰとの接続部の試験に必要となる一連のプログラムと、データ入力と、出力値測定・解析のテスト作業（Ｓ１１〜Ｓ１５）とを、全てのオブジェクトに実行する。
【００１５】
また、オブジェクトのそれぞれについて、入出力端子に相当する全ての方向のパスに、実行する。
【００１６】
ちなみに、図１８に示す提案例では、ＰＣＡセルが、縦横方向の行列が6つづつ、つまり３６箇所存在する。また、１つのオブジェクトを実現する可変部ＰＰに着目すると、その組込み部ＢＰを介して４方向の隣接組込み部ＢＰから信号を受ける入力接続パスは、東・西・南・北の4つの方向に存在し、また、組込み部ＢＰを介して４方向の隣接組込み部ＢＰへ信号を送る出力接続パスは、東・西・南・北の4つの方向に存在している。これらは、実際のＰＣＡの構造を持つデバイスＰＣＡ−１の仕様と一致している
そして、この入出力の組合せを工夫すれば、４通りの異なる入出力で、確認が可能である。したがって、1つのＰＣＡデバイスについては、一連のテスト作業（Ｓ１１〜Ｓ１５）を行う回数が、（６×６）×４＝１４４回になる。
【００１７】
また、一方で、このＰＣＡ上でのオブジェクトを実現する可変部ＰＰ自体について、効率的な試験手法が既に存在している。
【００１８】
この試験手法は、「研究会資料  ―坪井 秀幸、 小林 英史、 塩澤 恒道、 永見 康一、 名古屋 彰: "自律的再構成可能なハードウェアにおける試験方式の検討、" 電子情報通信学会技術研究報告、 VLD2000-80, ICD2000-137, FTS2000-45,pp. 65-70, Nov. 2000.」において、詳細に説明されている。
【００１９】
上記従来の試験手法は、ＰＣＡ上の可変部ＰＰをテスト対象にした試験であり、試験動作において、オブジェクト自体の複製機能をうまく活用している。したがって、上記従来手法において、オブジェクトを実現する可変部ＰＰと、通信を担う組込み部ＢＰとの間の接続部について、試験が行われていない。
【００２０】
図２０は、組込み部ＢＰと可変部ＰＰとの間における接続部分の構造を示す図である。
【００２１】
隣接する組込み部ＢＰから、各方向の入力ポート回路を介して、可変部ＰＰの出力ポート回路へパスを設けるか、または、可変部ＰＰの入力ポート回路から、各方向の出力ポート回路を介して、隣接する組込み部ＢＰにパスを設ける。
【００２２】
したがって、この組込み部ＢＰと可変部ＰＰとの間の接続部の試験では、組込み部ＢＰから可変部ＰＰへの入力方向と、可変部ＰＰから組込み部ＢＰへの出力方向と、これら入力出力の組合せを全て、検討する必要がある。
【００２３】
【発明が解決しようとする課題】
半導体の設計製造に関する技術進歩によって、ＰＣＡデバイスの集積度は、将来、大幅な向上が見込まれる。このような背景事情から、従来技術をそのまま踏襲し、組込み部ＢＰと可変部ＰＰとの間の接続部の試験を行うと、試験に必要な入力データ量が大幅に増加し、また、試験時間が長時間化する等の点で、組込み部ＢＰと可変部ＰＰとの間の接続部の試験を行うことが困難であるという問題がある。
【００２４】
たとえば、ＰＣＡセルが、縦横N行N列であり、可変部ＰＰの入出力方向が、図１８に示す4方向のままであるとしても、一連のテスト作業（準備する試験プログラム量）は、４Ｎ2通りであるので、面積的な集積化とともに、テスト作業が増加する。
【００２５】
加えて、上記提案例による1回のテストで流すデータ量は、そのデータ幅bによって変わる。このデータ幅ｂが増加すると、データ量は２bであり、べき乗のオーダーで増える。このように、ＰＣＡデバイスが集積化するにつれて、テスト作業やデータ量が増加する要因は、可変部ＰＰの収容数や、データ幅ｂ等である。
【００２６】
ここで、入力データ量の大幅な増加と、長時間の試験とを許容したとしても、試験環境に係る要因が問題として残る。つまり、試験環境となる入力装置や、測定解析装置の性能が、試験に必要な入力データの増加に比例して、向上する必要がある。しかし、一般的に、半導体の集積化に比べ、試験に関する入力装置や、測定解析装置の性能向上は、鈍いといわれている（後藤正治、“テスト容易性を織り込んだ回路設計が必須に”、Design Wave Magazine ，pp.28-34 ，技術評論社出版 ，2001 March）。この結果、将来的な視点に立つと、高集積化されたＰＣＡデバイスにおける組込み部ＢＰと可変部ＰＰとの間の接続部の試験に対応する試験環境を構築できないことがあるという問題がある。
【００２７】
本発明は、利用可能な試験環境で試験することができ、しかも、入力データの設計準備を軽減することができ、また、試験時間を短縮することができる回路試験装置および回路試験方法を提供することを目的とするものである。
【００２８】
【課題を解決するための手段】
本発明は、様々な機能回路を実現する可変部と、上記可変部のそれぞれに対応して設けられている組込み部であって、上記可変部によって実現されている機能回路同士を通信させる組込み部とを有する再構成可能な論理回路を試験する回路試験装置において、所定の可変部と上記所定の可変部に対応して設けられている組込み部との間の接続部におけるパスである接続部パスを、上記所定の可変部に隣接する組込み部のいずれかである第１の組込み部から、上記所定の可変部に向かう方向と、上記所定の可変部から、上記所定の可変部に隣接する組込み部のいずれかである第２の組込み部に向かう方向とに設定する接続部パス設定手段と、上記再構成可能な論理回路の入力端子から、上記第１の組込み部までのパスである入力部パスを設定する入力部パス設定手段と、上記第２の組込み部から、上記再構成可能な論理回路の外部出力端子までのパスである出力部パスを設定する出力部パス設定手段と、上記入力部パスにデータを入力するデータ入力手段と、上記入力部パスと、上記接続部パスと、上記出力部パスとを介して、上記外部出力端子に達したデータを測定する測定手段とを有し、上記接続部パス設定手段は、上記第１の組込み部および上記第２の組込み部として、上記所定の可変部に隣接する全ての方向の組込み部を、少なくとも１回ずつ順次設定する手段であることを特徴とする回路試験装置である。
【００２９】
【発明の実施の形態および実施例】
図１は、本発明の一実施例である回路試験装置１００を示す図である。
【００３０】
回路試験装置１００は、組込み部ＢＰと可変部ＰＰとの間の接続部を試験する装置であり、ＰＣＡ１０と、ＰＣＡ１０の外部に設けられている入力装置２０と、測定解析装置３０とを有する。
【００３１】
ＰＣＡ１０は、複数の入出力端子１１と、３６個のＰＣＡセル１２とを有する。  １つのＰＣＡセル１２は、１つの組込み部ＢＰと、１つの可変部ＰＰとを有する。
【００３２】
また、１つの組込み部ＢＰと、１つの可変部ＰＰとによって、１つのテスト制御回路ＴＣが形成され、このテスト制御回路ＴＣの右隣に配置されている可変部ＰＰと組込み部ＢＰとの接続部がテスト対象である。
【００３３】
図２は、回路試験装置１００における試験の手順を示すフローチャートである。
【００３４】
ＰＣＡ１０の外部に設けられている入力装置２０から、入出力端子１１に、データが供給され、このデータは、１つ目のテスト制御回路ＴＣ１に関する構成情報（オブジェクトを生成する情報）のプログラムであり、このプログラムによって、１つ目のテスト制御回路ＴＣ１が、ＰＣＡ１０内に生成され、テスト制御回路ＴＣ１の右隣に、可変部ＰＰ１が生成される（Ｓ１）。
【００３５】
そして、上記プログラムされたテスト制御回路ＴＣ１は、可変部ＰＰ１と組込み部ＢＰ１との接続部に接続部パスを設定する（Ｓ２）。
【００３６】
つまり、入出力端子１１のうちの入力端子として使用する端子、組込み部ＢＰを介して４方向の隣接組込み部ＢＰから信号を受ける入力接続パスの１つ、ＢＰ１−ＰＰ１間接続部（この接続部における４×４のパスのうちの１つのパス）、組込み部ＢＰを介して４方向の隣接組込み部ＢＰへ信号を送る出力接続パスの１つと、入出力端子１１のうちの出力端子として使用する端子を経由するパス（通信路）を設定する。また、入出力端子１１のうちの出力端子として使用する端子に、測定解析装置３０が接続されている。
【００３７】
上記パスの設定が完了すると、テスト制御回路ＴＣ１からデータが出力され、先に設定されたパスを介して、外部の測定解析装置３０まで達する（Ｓ３）。
【００３８】
次に、同じテスト制御回路ＴＣ１は、設定したパスを消去する（Ｓ４）。
【００３９】
そして、上記接続部における別の方向のパスのテストが済んでいなければ（Ｓ５）、可変部ＰＰ１上で、先程とは異なるパスを設定し（Ｓ２）、上記と同じようにデータを流し（Ｓ３）、そのパスを消去する（Ｓ４）。
【００４０】
何回か、上記一連の動作を繰り返し（Ｓ２、Ｓ３、Ｓ４）、その後、テスト制御回路ＴＣ１が、可変部ＰＰ１の右隣に、テスト制御回路ＴＣ１と同じテスト制御回路ＴＣ２を複製する（Ｓ７）。
【００４１】
テスト制御回路ＴＣ２を複製した後は、その複製前に実行した一連の動作（パスの設定（Ｓ２）、データの出力（Ｓ３）、パスの消去（Ｓ４）を、それぞれ何回か実行する。
【００４２】
さらに、上記テスト動作が終了すると、また、テスト制御回路ＴＣ２が、その右隣へ、テスト制御回路ＴＣ２と同じテスト制御回路ＴＣ３を複製する（Ｓ７）動作を、繰り返す。
【００４３】
図２に示すフローチャートでは、全ての対象でテストが済んだか否かを判断し（Ｓ８）また、複製を行う領域のテストが済んだか否かを判断し（Ｓ６）と、同一接続部に設定するパステストが済んだか否かを判断する（Ｓ５）。上記実施例は、これらの判断（Ｓ５、Ｓ６、Ｓ８）に特徴がある。
【００４４】
パスの設定（Ｓ２）と、データの送出・測定（Ｓ３）と、設定パスの消去、制御回路の複製（Ｓ４）とによって構成される一連の動作の繰り返しは、ＰＣＡの内部で自動的に行うので、その処理動作が高速である。
【００４５】
ちなみに、図１に示す実施例では、図１８に示す提案例のＰＣＡデバイスと同じ構造であり、ＰＣＡセルは、その縦横方向の行列が6であり、合計36個である。
【００４６】
また、１つの可変部ＰＰは、組込み部ＢＰを介し４方向の隣接組込み部ＢＰから信号を受ける入力接続パスと、組込み部ＢＰを介し４方向の隣接組込み部ＢＰへ信号を送る出力接続パスとを有し、上記４方向の入力接続パスは、それぞれ、東方向、西方向、南方向、北方向に設けられ、上記４方向の出力接続パスは、それぞれ、東方向、西方向、南方向、北方向に設けられている。
【００４７】
したがって、1つのＰＣＡデバイスについては、内部のみでテスト作業（Ｓ２〜Ｓ４）を行う回数は、複製の動作（Ｓ７）によって、6×4＝24回に及ぶ。
【００４８】
その分、外部から入力されたプログラムによるオブジェクトの生成回数は、上記実施例では、僅かに6回であるが、図１８に示す例では１４４回であり、上記実施例では、外部から入力されたプログラムによるオブジェクトの生成回数が大幅に少ない。
【００４９】
すなわち、上記実施例において、外部の入力装置が、テスト制御回路を一旦、プログラムすれば、その後は、1箇所の対象となる可変部ＰＰに、様々なＢＰ−ＰＰ間の接続部を含むパスを、自動的に設定し、テストを行い、しかも、そのテスト制御回路は、自らの複製によって位置を変え、同じテストを繰り返し実行し、ＰＣＡデバイス内にある全てのＢＰ−ＰＰ間の接続部の試験を行う。
【００５０】
図３は、ＰＣＡデバイス上に、テスト制御回路ＴＣ１と、その右隣に存在する２つの可変部ＰＰ（上側の可変部ＰＰ１ｕ、下側の可変部ＰＰ１ｄ）が存在する例を示す図である。
【００５１】
図４は、図３で模式的に示した回路の詳しい様子を示す図である。
【００５２】
テスト制御回路ＴＣ１は、メモリで構成する部分と、メモリから読み出したデータを変換するフィルタ回路とによって構成されている。
【００５３】
上記メモリに格納されているデータは、上記メモリから読み出され、フィルタ回路によって変換されると、図１や図２の説明で述べたパスの設定・消去と回路の複製とに関係する命令列と、ＰＢ−ＰＰ間を試験するデータとになる。
【００５４】
つまり、メモリに書き込むデータの順番の変更や、異なるデータの追加によって、パスの設定・消去と回路の複製等の命令列と、試験に用いるデータとを、容易に設計または修正することができる。上記フィルタ回路は、上記メモリから読み出されるデータのままでは実行できない特殊な命令（ＰＣＡ−１のケースではパス消去）を発行するためにある。したがって、テスト制御回路を、メモリとフィルタ回路との組み合わせで実現することができ、しかも小さく実現することができる。
【００５５】
また、上側の可変部ＰＰ１ｕに関するＢＰ−ＰＰ間の接続部、下側の可変部ＰＰ１ｄに関するＢＰ−ＰＰ間の接続部は、ともに、４入出力回路である。
【００５６】
ここで、図４に示す２つの可変部ＰＰ１ｕ、ＰＰ１ｄ（テスト制御回路ＴＣ１の右隣に位置する上下の２つ分のブロック）は、互いに全く同じ回路である。しかし、図３に示す２つの可変部ＰＰ１ｕとＰＰ１ｄとは、異なる様子に見える。
【００５７】
この図３で異なる様子が意味するのは、図３に示す下側の可変部ＰＰ１ｄの回路が始めに動作し、この回路の配線上の信号が変化し、配線の色（濃さ）が変化している（信号が“０”の部分は通常の実線であるが、信号が“１”の部分の配線は薄い線）である。他方、図３に示す上側の可変部ＰＰ１ｕの回路は、この時点では動作しておらず、停止しているので、全ての配線が通常の実線で示されている。
【００５８】
図５は、上記実施例において、ＢＰ−ＰＰ接続部における１つ目のパス（西・北パス）を設定している状態を示す図である。
【００５９】
なお、西・北パスは、ＢＰ−ＰＰ接続部において、西方向から入力されるパスと、それが北方向から出力されるパスである。
【００６０】
図６は、図５に示す西・北パスが、ＢＰ−ＰＰ接続部において、西方向から入力され、北方向に出力されていることを示す図である。
【００６１】
そして、上記西・北パスに沿い、テスト対象であるＢＰ−ＰＰ接続部を介して、外部の入出力端子へ、テスト制御回路ＴＣ１からのデータ（図５では“0”や“e”の１６進数）が流れる様子を、図５に示してある（Ｓ３）。
【００６２】
図５に示すデータの流れが一通り終了すると、パスを消去し（Ｓ４）、また、新たなパスを設定する（Ｓ２）。
【００６３】
図７は、上記実施例において、ＢＰ−ＰＰ接続部における２つ目のパス（北・東パス）を設定している状態を示す図である。
【００６４】
なお、北・東パスは、ＢＰ−ＰＰ接続部において、北方向から入力されるパスと、それが東方向から出力されるパスである。
【００６５】
図８は、図７に示す北・東パスが、ＢＰ−ＰＰ接続部において、北方向から入力され、東方向に出力されていることを示す図である。
【００６６】
そして、上記北・東パスに沿い、テスト対象であるＢＰ−ＰＰ接続部を介して、外部の入出力端子へ、テスト制御回路ＴＣ１からのデータ（図７では“9”や“b”の１６進数）が流れる様子を、図７に示してある（Ｓ３）。
【００６７】
図７に示すデータの流れが一通り終了すると、パスを消去し（Ｓ４）、また、新たなパスを設定する（Ｓ２）。
【００６８】
図９は、上記実施例において、ＢＰ−ＰＰ接続部における３つ目のパス（南・西パス）を設定している状態を示す図である。
【００６９】
なお、南・西パスは、ＢＰ−ＰＰ接続部において、南方向から入力されるパスと、それが西方向から出力されるパスである。
【００７０】
図１０は、図９に示す南・西パスが、ＢＰ−ＰＰ接続部において、南方向から入力され、西方向に出力されていることを示す図である。
【００７１】
そして、上記南・西パスに沿い、テスト対象であるＢＰ−ＰＰ接続部を介して、外部の入出力端子へ、テスト制御回路ＴＣ１からのデータ（図９では“6”や“8”の１６進数）が流れる様子を、図９に示してある（Ｓ３）。
【００７２】
図９に示すデータの流れが一通り終了すると、パスを消去し（Ｓ４）、また、新たなパスを設定する（Ｓ２）。
【００７３】
図１１は、上記実施例において、ＢＰ−ＰＰ接続部における４つ目のパス（東・南パス）を設定している状態を示す図である。
【００７４】
なお、東・南パスは、ＢＰ−ＰＰ接続部において、東方向から入力されるパスと、それが南方向から出力されるパスである。
【００７５】
図１２は、図１に示す東・南パスが、ＢＰ−ＰＰ接続部において、東方向から入力され、南方向に出力されていることを示す図である。
【００７６】
そして、上記東・南パスに沿い、テスト対象であるＢＰ−ＰＰ接続部を介して、外部の入出力端子へ、テスト制御回路ＴＣ１からのデータ（図１１では“２”や“４”の１６進数）が流れる様子を、図１１に示してある（Ｓ３）。
【００７７】
図９に示すデータの流れが一通り終了すると、パスを消去し（Ｓ４）、また、新たなパスを設定する（Ｓ２）。
【００７８】
なお、上記図５〜図１１に示す下側のテスト対象である可変部ＰＰに関するＢＰ−ＰＰ接続部に対して行う一連の動作（図２に示すＳ２、Ｓ３、Ｓ４）の後に、図３、４で示す上側のテスト対象である可変部ＰＰに関するＢＰ−ＰＰ接続部について、上記と同じ一連の動作を実行するようにしてもよい。
【００７９】
上記一連の動作は、同じ内容を繰り返すだけであるので、説明は、図５〜図１２に示す上記動作と同じであり、これらの違いは、テスト対象の位置が１ブロック分上の位置に移るだけである。
【００８０】
なお、図２において、この段階のフローチャートを省略してあるが、２つの判断（Ｓ５、Ｓ６）の間に、新たな判断として、異なるテスト対象のオブジェクトがあるかを判断するようにしてもよい。この場合、異なるテスト対象のオブジェクトが残っていれば、上記一連の動作（Ｓ２〜Ｓ４）の処理を、さらに実行する。
【００８１】
図１３は、組込み部ＢＰの複製動作（Ｓ７）を示す図である。
【００８２】
この組込み部ＢＰの複製動作では、テスト制御回路ＴＣ１の上側に当たるブロック部分の設計データを読出し、2つのブロック分、右隣の位置まで、読み出した設計データを運び、ここに書き込む。
【００８３】
この図１３では、テスト制御回路の位置に存在する横棒から、１６進数で表現されるデータを出力し、その２つのブロック分、右隣の位置に存在する横棒へパスを設定し、このパス上に沿って、１６進数で表現されるデータ（図１３では、たまたま“9”が途中にある）が、右の横棒へ向かって流れる様子が示してある。
【００８４】
また、テスト制御回路に向かい、複製に関係する命令列が、２つのパス上に、左から現れ、パスを示す曲線と、この曲線上に、１６進数で表現される命令“a”、“4”、“b”、“0”または、“0”、“a”、“b”、“2”が表現されている。これは、複製の指示やその複製後の動作の起動命令を与える。
【００８５】
このように、テスト制御回路ＴＣの設計情報を読み出し、移動する予定の場所に書き込むことによって、複製を行う。また、テスト制御回路ＴＣのほかに、テスト対象となるＢＰ−ＰＰ接続部をも複製する。この実施例では、そのオブジェクトは2つあるが、それらを、２つとも、２つのブロック分、右隣へ複製する。
【００８６】
図１４は、図１３と同時刻となる可変部（組込み部ＢＰ）を複製する様子を示す図である。
【００８７】
先の図３で説明したように、元テスト制御回路ＴＣ１の右隣に、元テスト対象の可変部ＰＰが、２つ上側と下側に区分されている。
【００８８】
また、図１３で説明したように、元テスト制御回路ＴＣ１から、２つのブロック分、右隣の位置へ複製する途中の様子を示す。この位置の複製途中のテスト制御回路は、その一部分を欠いている。加えて、２つのテスト対象の可変部ＰＰも、元のテスト対象のＢＰ−ＰＰ接続部から２つのブロック分、右隣の位置へ複製する。この２つのテスト対象のＢＰ−ＰＰ接続部に関する係る可変部ＰＰは、複製が完了しており、次の動作開始を待つ状況にある。
【００８９】
図１５は、上記実施例において、複製後の組込み部ＢＰの様子を示す図である。
【００９０】
図１５に示す動作は、複製前の図５に示す動作と同じ動作（Ｓ２、Ｓ３）である。
【００９１】
この後、パスの消去（Ｓ４）と、図７〜図１１に示す動作と同じ一連の動作を実行する
図５〜図１５に示す一連の動作を、複製の度に繰り返すと、図１６に示す複製された可変部ＰＰの様子になる。
【００９２】
図１６は、複製が繰り返された途中における可変部ＰＰのシミュレータ画面である。
【００９３】
このシミュレータ画面の所定の場所の右上角の位置に存在するテスト対象の可変部ＰＰ複製（上側）から順に見ると、この直下に、テスト対象のＢＰ−ＰＰ接続部に関する可変部ＰＰ複製（下側）があり、これらの左隣は、テスト制御回路複製が存在している。
【００９４】
また、このテスト制御回路複製の左隣で、上には、先に複製したテスト対象のＢＰ−ＰＰ接続部に関する可変部ＰＰ（上側）が存在し、存在している。これらのテスト対象のＢＰ−ＰＰ接続部に関する可変部ＰＰ複製（上側）と、同複製（下側）と、加えて複製したテスト対象のＢＰ−ＰＰ接続部に関する可変部ＰＰ（上側）と、その（下側）とは、全て同じ回路である。
【００９５】
さらに、ここまで説明したテスト対象のＢＰ−ＰＰ接続部に関する可変部ＰＰ複製（上側）と同複製（下側）との右隣には、同様にテスト制御回路とテスト対象のＢＰ−ＰＰ間が係る可変部ＰＰ（上側）と同可変部ＰＰ（下側）とが、繰り返し複製されて現れる。
【００９６】
一方、先に複製したテスト制御回路の左隣にも、同様にテスト対象のＢＰ−ＰＰ接続部に関する可変部ＰＰ（上側）と、同可変部ＰＰ（下側）と、テスト制御回路とが繰り返され、一番左端に存在している最初にプログラムしたテスト制御回路と、テスト対象のＢＰ−ＰＰ接続部に関する可変部ＰＰ（上側）と、同可変部ＰＰ（下側）とまで連続している。
【００９７】
図１７は、提案例における試験方法と、上記実施例の試験方法との比較を示すグラフである。
【００９８】
図１７に示すグラフは、その横軸が、集積度としてＰＣＡセルの行列数であり、その縦軸が、テスト・コストとして試験で外部から入力する回数である。
【００９９】
ここで、従来技術において、外部からデータを入力する回数は、ＢＰ−ＰＰ接続部数であり、このグラフの上側の線（- - - -▲- - - -）である。また、上記実施例において、データ入力の回数は、テスト制御回路をプログラムする回数であり、行数に比例するので、このグラフの下側の線（――●――）である。
【０１００】
提案例における回数と、上記実施例における回数とは、集積度が向上するほど差が開き、上記実施例のテスト・コストを削減する効果が大きい。
【０１０１】
加えて、図１７に示すグラフ中に記載されている「ＰＣＡの構造を持つデバイスＰＣＡ−１（0.35μm）」は、実際に設計製造されたＰＣＡデバイスの集積度とテスト・コストをプロットしていることを示している。したがって、現在の集積度で両者を比べても、上記実施例のテスト・コストが、提案例のテスト・コストよりも、大幅に抑制できる。
【０１０２】
また、従来技術では、高性能でかつ大量データを取り扱うことができる試験環境（入力装置や測定・解析装置（LSIテスタ）等）が必要である。しかし、上記実施例によれば、外部からテスト制御回路等をプログラムして実現することによって、その後は、集積回路内部で、自動的にしかも高速な動作試験を実現することができる。
【０１０３】
これに関係して、試験に用いるデータ量が大幅に削減できるので、取り扱うデータ量が比較的少ない。したがって、簡易な入力装置と測定・解析装置（PCとロジック・アナライザ）によって、上記実施例の試験を実施することができる。
【０１０４】
さらに、試験に用いるプログラムデータの設計、作成準備作業も大きく軽減される。一方で、集積回路内部だけの動作は、実際の実用時の動作速度と同じ程度であるので、高性機能な動作試験を行っていることになる。
【０１０５】
つまり、上記実施例は、組込み部と可変部とを有する再構成可能な論理回路を試験する回路試験装置において、上記再構成可能な論理回路の入力端子から、テスト制御回路を介して、所定の組込み部までのパスである入力部パスを設定する入力部パス設定手段と、上記所定の組込み部と所定の可変部との間の接続部におけるパスである接続部パスを、上記組込み部からこれに隣接する組込み部を見た全ての方向と、上記隣接する組込み部からさらに隣接する組込み部を見た全ての方向とに設定する接続部パス設定手段と、上記所定の可変部ＰＰから、上記集積回路の外部出力端子までのパスである出力部パスを設定する出力部パス設定手段と、上記入力部パスにデータを入力するデータ入力手段と、上記入力部パスと、上記接続部パスと、上記出力部パスとを介して、上記外部出力端子に達したデータを測定する測定手段とを有する回路試験装置の例である。
【０１０６】
また、上記実施例は、上記テスト制御部と、上記組込み部と、上記可変部とを複製する複製手段を有する回路試験装置の例である。
【０１０７】
さらに、上記実施例は、１つの上記テスト制御回路が、１つの上記組込み部と１つの上記可変部との接続部を複数、制御する回路試験装置の例である。
【０１０８】
【発明の効果】
本発明によれば、利用可能な試験環境で試験することができ、しかも、入力データの設計準備を軽減することができ、また、試験時間を短縮することができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の一実施例である回路試験装置１００を示す図である。
【図２】回路試験装置１００における試験の手順を示すフローチャートである。
【図３】ＰＣＡデバイス上に、テスト制御回路ＴＣ１と、その右隣に存在する２つの可変部ＰＰ（上側の可変部ＰＰ１ｕ、下側の可変部ＰＰ１ｄ）が存在する例を示す図である。
【図４】図３で模式的に示した回路の詳しい様子を示す図である。
【図５】上記実施例において、ＢＰ−ＰＰ接続部における１つ目のパス（西・北パス）を設定している状態を示す図である。
【図６】図５に示す西・北パスが、ＢＰ−ＰＰ接続部において、西方向から入力され、北方向に出力されていることを示す図である。
【図７】上記実施例において、ＢＰ−ＰＰ接続部における２つ目のパス（北・東パス）を設定している状態を示す図である。
【図８】図７に示す北・東パスが、ＢＰ−ＰＰ接続部において、北方向から入力され、東方向に出力されていることを示す図である。
【図９】上記実施例において、ＢＰ−ＰＰ接続部における３つ目のパス（南・西パス）を設定している状態を示す図である。
【図１０】図９に示す南・西パスが、ＢＰ−ＰＰ接続部において、南方向から入力され、西方向に出力されていることを示す図である。
【図１１】上記実施例において、ＢＰ−ＰＰ接続部における４つ目のパス（東・南パス）を設定している状態を示す図である。
【図１２】図１に示す東・南パスが、ＢＰ−ＰＰ接続部において、東方向から入力され、南方向に出力されていることを示す図である。
【図１３】組込み部ＢＰの複製動作（Ｓ７）を示す図である。
【図１４】図１３と同時刻となる可変部（組込み部ＢＰ）を複製する様子を示す図である。
【図１５】上記実施例において、複製後の組込み部ＢＰの様子を示す図である。
【図１６】複製が繰り返された途中における可変部ＰＰのシミュレータ画面である。
【図１７】提案例における試験方法と、上記実施例の試験方法との比較を示すグラフである。
【図１８】提案されている組込み部ＢＰと可変部ＰＰとの間の接続部を試験する様子を示す図である。
【図１９】提案例において、可変部ＰＰと組込み部ＢＰとの間の接続部を試験する動作を示すフローチャートである。
【図２０】組込み部ＢＰと可変部ＰＰとの間における接続部分の構造を示す図である。
【符号の説明】
１００…回路試験装置、
ＢＰ…組込み部、
ＰＰ…可変部、
１０…ＰＣＡ、
１１…入出力端子、
１２…ＰＣＡセル、
２０…入力装置、
３０…測定解析装置。
【図１】
0004049361.tif 000002
【図２】
0004049361.tif 000003
【図３】
0004049361.tif 000004
【図４】
0004049361.tif 000005
【図５】
0004049361.tif 000006
【図６】
0004049361.tif 000007
【図７】
0004049361.tif 000008
【図８】
0004049361.tif 000009
【図９】
0004049361.tif 000010
【図１０】
0004049361.tif 000011
【図１１】
0004049361.tif 000012
【図１２】
0004049361.tif 000013
【図１３】
0004049361.tif 000014
【図１４】
0004049361.tif 000015
【図１５】
0004049361.tif 000016
【図１６】
0004049361.tif 000017
【図１７】
0004049361.tif 000018
【図１８】
0004049361.tif 000019
【図１９】
0004049361.tif 000020
【図２０】
0004049361.tif 000021