(57)【特許請求の範囲】
【請求項１】
入射光に応答して発生する情報電荷を行列配置される複数の受光画素に蓄積する固体撮像素子と、入力電圧を昇圧して昇圧電圧を発生する昇圧回路と、前記昇圧電圧を受けて駆動クロックを発生し、前記固体撮像素子の複数の受光画素に蓄積される情報電荷を転送出力させる駆動回路と、前記固体撮像素子の垂直走査及び水平走査のタイミングを決定すると共に、前記昇圧回路を動作させる昇圧クロックを発生するクロック発生回路と、を備え、前記クロック発生回路は、前記固体撮像素子の垂直走査及び水平走査のブランキング期間内の少なくとも一部の期間で前記昇圧クロックを発生すると共に、撮像動作の立ち上がりの期間に限って所定の期間連続して前記昇圧クロックを発生することを特徴とする撮像装置。
【請求項２】
請求項１に記載の撮像装置において、
前記クロック発生回路は、前記昇圧クロックを生成する昇圧クロック生成部と、前記昇圧クロックをカウントしてカウント値を出力するカウンタと、前記カウント値を所定の目標値と比較し、比較結果に基づいて前記昇圧クロック生成部の昇圧クロックの生成態様を制御する制御部と、を含むことを特徴とする撮像装置。
【請求項３】
請求項２に記載の撮像装置において、
前記クロック発生回路は、前記駆動回路による前記駆動クロックの前記固体撮像装置への供給タイミングを設定するタイミング信号を生成するタイミング信号生成部を更に含み、前記タイミング信号生成部は、前記カウント値が前記目標値に達するまでの期間で前記タイミング信号の前記駆動回路への供給を停止し、前記カウント値が前記目標値に達したとき、前記タイミング信号の前記駆動回路への供給を開始することを特徴とする撮像装置。
【請求項４】
請求項１に記載の撮像装置において、
前記クロック発生回路は、前記昇圧クロックを生成する昇圧クロック生成部と、前記昇圧回路の出力電圧を所定の基準電圧と比較して比較出力を出力する比較部と、前記比較部の比較出力に基づいて前記昇圧クロック生成部の前記昇圧クロックの生成態様を制御する制御部と、を含むことを特徴とする撮像装置。
【請求項５】
請求項４に記載の撮像装置において、
前記クロック発生回路は、前記駆動回路による前記駆動クロックの前記固体撮像装置への供給タイミングを設定するタイミング信号を生成するタイミング信号生成部を更に含み、前記タイミング信号生成部は、前記昇圧回路の出力電圧の電圧値が前記基準電圧を下回る期間で前記タイミング信号の前記駆動回路への供給を停止し、前記昇圧回路の出力電圧が前記基準電圧に達したときに前記タイミング信号の前記駆動回路への供給を開始することを特徴とする撮像装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本願発明は、昇圧電圧を発生する昇圧回路を搭載した撮像装置に関する。
【０００２】
【従来の技術】
従来より、固体撮像素子（ＣＣＤイメージセンサ）を用いたデジタルカメラ等の撮像装置においては、動作電源としてバッテリが多く用いられる。このようなバッテリは、出力電圧の幅が決められているため、ＣＣＤイメージセンサの駆動用に昇圧回路やレギュレート回路が設けられる。図５は、このような撮像装置の構成を示すブロック図である。
【０００３】
図５に示す撮像装置は、ＣＣＤイメージセンサ１、昇圧回路２、レギュレート回路３、垂直ドライバ回路４、水平ドライバ回路５及びタイミング制御回路６から構成される。ここに示す撮像装置は、垂直ドライバ回路４の入力側に昇圧回路２が設けられ、バッテリ（図示せず）から供給される電源電圧ＶDを所定の電圧に昇圧し、その所定電圧でＣＣＤイメージセンサ１を駆動するように構成されている。
【０００４】
ＣＣＤイメージセンサ１は、行列配置される複数の受光画素を有する受光領域を備えており、この受光面に入射される光を各受光画素で受けて光電変換によって情報電荷を発生する。ＣＣＤイメージセンサ１では、この情報電荷を蓄積期間にて各受光画素に蓄積し、その後、垂直ドライバ回路４及び水平ドライバ回路５からのクロックパルスに応じて順次転送出力する。そして、転送経路の最終段に設けられる出力部１ｄによって電圧値に変換し、画像信号Ｙ(t)として出力する。このＣＣＤイメージセンサ１には、互いに転送方式の異なる幾つかのタイプがあり、ここでは、撮像部１ｉ、蓄積部１ｓ、水平転送部１ｈ及び出力部１ｄを備えるフレーム転送型のＣＣＤイメージセンサを例示して、以下の説明を行う。
【０００５】
昇圧回路２は、例えば、チャージポンプ方式を採用する昇圧回路であり、外部から供給される電源電圧ＶDを取り込んで昇圧し、正側の昇圧電圧ＶOH（例えば、５Ｖ）及び負側の昇圧電圧ＶOL（例えば、−５Ｖ）を生成する。レギュレート回路３は、電源電圧ＶDを取り込んで所定の調整電圧（例えば、２.０〜２.５Ｖ）を生成し、出力ＶKとして水平ドライバ回路５へ出力する。
【０００６】
垂直ドライバ回路４は、昇圧回路２から出力される昇圧電圧ＶOLを受けて動作し、フレーム転送クロックφｆ及び垂直転送クロックφｖを生成して撮像部１ｉ及び蓄積部１ｓへ出力する。この垂直ドライバ回路４にて生成されるフレーム転送クロックφｆ及び垂直転送クロックφｖは、タイミング制御回路６で生成される垂直同期信号ＶＤ及び水平同期信号ＨＤに同期して生成される。これにより、垂直同期信号ＶＤのブランキング期間にて撮像部１ｉに蓄積される情報電荷が蓄積部１ｓに一括的に取り込まれると共に、蓄積部１ｓに取り込まれた情報電荷が水平同期信号ＨＤに同期して１ライン単位で順次水平転送部１ｈへ転送出力される。
【０００７】
水平ドライバ回路５は、レギュレート回路３から出力される調整電圧ＶKを受けて動作し、水平転送クロックφｈ及びリセットクロックφｒを生成して水平転送部１ｈ及び出力部１ｄへ出力する。この水平ドライバ回路５にて生成される水平転送クロックφｈ及びリセットクロックφｒは、水平同期信号ＨＤに同期して生成される。これにより、水平転送部１ｈに蓄積される１ライン分の情報電荷が水平同期信号ＨＤの１周期分の期間（１Ｈ）にて順位１画素単位で出力部１ｄへ転送出力される。
【０００８】
タイミング制御回路６は、一定周期の基準クロックＣＫをカウントする複数のカウンタから構成され、基準クロックＣＫを所定の比率で分周して垂直同期信号ＶＤ及び水平同期信号ＨＤを生成する。また、タイミング制御回路６は、撮像装置の動作開始のタイミングを決定するスタートトリガ信号ＳＴを受けるように構成される。ここで、スタートトリガ信号ＳＴが設定されるのは、例えば、電子機器に組み込まれるタイプの撮像装置において、スタンバイモードが設定されることに起因する。このスタンバイモードとは、電子機器側にてカメラ機能が使用されない期間で撮像装置への電源供給を遮断し、電子機器全体としての電力消費を抑制するためのものである。そして、タイミング制御回路６では、このスタートリガ信号ＳＴに応答して昇圧クロックＣＫVを生成し、昇圧回路２へ出力する。更に、タイミング制御回路６は、ＣＣＤイメージセンサ１からの出力信号に対して所定の信号処理を施す信号処理回路（図示せず）にもタイミング信号を供給しており、各回路の動作をＣＣＤイメージセンサ１の動作タイミングに同期させるようにしている。
【０００９】
図６は、図５の動作を説明するタイミング図である。この図６においては、幾つか設定される撮像動作のうち、昇圧回路２による昇圧動作の画像信号への影響を防止する動作を説明する。尚、この図において、（Ｈ）、（Ｌ）は、それぞれＨレベル、Ｌレベルを示すものとする。
【００１０】
スタートトリガ信号ＳＴは、撮像装置への電源投入開始のタイミングを決定する信号であり、例えば、Ｈレベルの期間で撮像装置への電源供給を許可し、逆にＬレベルの期間で電源供給を停止させる。したがって、図６においては、タイミングｔ0において、スタンバイモードが解除され、撮像動作の立ち上げが開始される。画像信号Ｙ(t)は、ＣＣＤイメージセンサ１の出力信号であり、水平同期信号ＨＤがＨレベルの期間で信号レベルが出力され、水平同期信号ＨＤがＬレベルの期間（ブランキング期間）で信号レベルの出力が停止される。この画像信号Ｙ(t)は、水平同期信号ＨＤの１周期で１ライン分の信号レベルを出力し、図６においては、タイミングｔ1〜ｔ2、ｔ3〜ｔ4、ｔ5〜ｔ6、ｔ7〜ｔ9のそれぞれの期間にて１ライン分の信号レベルが出力される。尚、このタイミングｔ1〜ｔ2、ｔ3〜ｔ4、ｔ5〜ｔ6、ｔ7〜ｔ9の期間にて出力される画像信号Ｙ(t)は、昇圧電圧ＶOHが所望される電圧ＶH[V]に達する前に出力されるものであり、次段の信号処理回路にて無効とされる。昇圧クロックＣＫVは、昇圧回路２の昇圧動作を制御するクロック信号であり、水平同期信号ＨＤのブランキング期間、即ち、タイミングt0〜ｔ1、ｔ2〜ｔ3、ｔ4〜ｔ5、ｔ6〜ｔ7、ｔ8〜ｔ9の期間で発振するように生成される。したがって、この昇圧クロックＣＫVを受ける昇圧回路２では、水平同期信号ＨＤのブランキング期間に限って昇圧動作が為される。このような動作は、負側の出力電圧ＶOLでも同様であり、水平同期信号ＨＤのブランキング期間に限って昇圧動作が為される。このように、水平同期信号ＨＤや垂直同期信号ＶＤのブランキング期間に限って昇圧クロックＣＫVを供給し、昇圧クロックＣＫVに起因するノイズが画像信号Ｙ(t)に混入するのを防止する撮像装置は、例えば、本出願人による特開２００１−２１８１１９号に開示されている。
【００１１】
【発明が解決しようとする課題】
上述のような撮像装置においては、昇圧回路２の昇圧動作が間欠的になされるため、昇圧電圧の立ち上がりが緩やかとなる。このため、駆動回路への供給電圧が所望する電圧値に達するまでに十分な時間を要し、撮像装置の立ち上げ時間の高速化を阻害する要因となっている。
【００１２】
そこで、本願発明は、上述の問題を解決するべく、画像信号の劣化を防止しつつ立ち上げ時間の高速化を可能とする撮像装置の提供を目的とする。
【００１３】
【課題を解決するための手段】
本願発明は、上述の課題に鑑みてなされたものであり、その特徴とするところは、入射光に応答して発生する情報電荷を行列配置される複数の受光画素に蓄積する固体撮像素子と、入力電圧を昇圧して昇圧電圧を発生する昇圧回路と、前記昇圧電圧を受けて駆動クロックを発生し、前記固体撮像素子の複数の受光画素に蓄積される情報電荷を転送出力させる駆動回路と、前記固体撮像素子の垂直走査及び水平走査のタイミングを決定すると共に、前記昇圧回路を動作させる昇圧クロックを発生するクロック発生回路と、を備え、前記クロック発生回路は、前記固体撮像素子の垂直走査及び水平走査のブランキング期間内の少なくとも一部の期間で前記昇圧クロックを発生すると共に、撮像動作の立ち上がりの期間に限って所定の期間連続して前記昇圧クロックを発生することにある。
【００１４】
【発明の実施の形態】
図１は、本願発明の第１の実施形態の構成を示すブロック図である。本願発明の撮像装置は、ＣＣＤイメージセンサ１、昇圧回路２、レギュレート回路３、垂直ドライバ回路４、水平ドライバ回路５及びクロック発生回路としてのタイミング制御回路１１から構成される。尚、図１に示す構成において、図５に示すものと同じ構成のブロックについては、同一符号が付してあり、ここでは、その説明を割愛する。
【００１５】
本願発明の特徴とするところは、撮像動作の立ち上がりの期間に応答して、昇圧クロックＣＫVを所定期間で連続的に昇圧回路２へ供給し、昇圧回路２の出力電圧が規定の電圧まで昇圧されたのに応答して、昇圧クロックＣＫVの生成態様を切り換えることにある。
【００１６】
タイミング制御回路１１は、ＶＤ.HD生成部１２、ＦＴ生成部１３、ＶＴ.ＨＴ生成部１４、昇圧クロック生成部１５、カウンタ１６及び制御部１７を含んで構成される。
【００１７】
ＶＤ.HD生成部１２は、一定周期の基準クロックＣＫをカウントする複数のカウンタから構成され、基準クロックＣＫを所定の比率で分周して垂直同期信号ＶＤ及び水平同期信号ＨＤを生成する。ＦＴ生成部１３は、ＶＤ.HD生成部１２で生成される垂直同期信号ＶＤを取り込み、垂直同期信号ＶＤに同期するフレームシフトタイミング信号ＦＴを生成する。このフレームシフトタイミング信号ＦＴは、垂直ドライバ回路４にて生成されるフレーム転送クロックφｆのタイミングを決定するトリガ信号であり、垂直同期信号ＶＤのブランキング期間に合わせて立ち上げられる。これにより、垂直同期信号ＶＤのブランキング期間にフレーム転送クロックφｆがクロッキングされ、撮像部１ｉに蓄積される１画面分の情報電荷が一括的に転送出力される。
【００１８】
ＶＴ.ＨＴ生成部１４は、垂直同期信号ＶＤ及び水平同期信号ＨＤを取り込み、これらの信号に同期する垂直転送タイミング信号ＶＴ及び水平転送タイミング信号ＨＴを生成する。垂直転送タイミング信号ＶＴは、垂直ドライバ回路４にて生成される垂直転送クロックφｖのタイミングを決定するトリガ信号であり、フレームシフトタイミング信号ＦＴ及び水平同期信号ＨＤに同期して立ち上げられる。これにより、撮像部１ｉから転送出力された情報電荷が蓄積部１ｓへ取り込まれると共に、取り込まれた電荷が水平同期信号ＨＤに同期して１ライン単位で水平転送部１ｈへ転送出力される。一方、水平転送タイミング信号ＨＴは、水平ドライバ回路５にて生成される水平転送クロックφｈのタイミングを決定するトリガ信号であり、水平同期信号ＨＤに同期して生成される。これにより、水平転送部１ｈに蓄積される情報電荷が水平同期信号ＨＤに同期して出力部１ｄへ順次１画素単位で転送出力される。
【００１９】
昇圧クロック生成部１５は、外部から入力されるスタートトリガ信号ＳＴに応答して昇圧クロックＣＫVを生成する。この昇圧クロックＣＫVは、昇圧回路２の昇圧動作を制御するクロックパルスであり、これを受ける昇圧回路２では、昇圧クロックＣＫVが発振される期間に限って昇圧動作が行われる。カウンタ１６は、スタートトリガ信号ＳＴの立ち上がりタイミングから昇圧クロックＣＫVをカウントし、そのカウント出力ＣＡを制御部１７へ出力する。制御部１７は、カウンタ１６のカウント出力ＣＡを予め設定される目標値と比較する。そして、比較結果に応じて、昇圧クロックＣＫVの生成態様を制御する第１の制御信号ＭＣを昇圧クロック生成部１５へ出力すると共に、各種タイミング信号の発振開始のタイミングを制御する第２の制御信号ＮＣをＦＴ生成部１３、ＶＴ.ＨＴ生成部１４へ出力する。
【００２０】
続いて、図１の動作を説明する。図２は、図１の動作を説明するタイミング図である。この図においては、タイミングｔ0では、撮像装置がスタンバイモードに設定されていて撮像動作がなされておらず、タイミングｔ1にてスタンバイモードが解除されて撮像動作の立ち上げが開始されるものとする。また、図中の（Ｈ）、（Ｌ）については、図６と同様に、それぞれＨレベル、Ｌレベルを示す。また、昇圧回路２の出力電圧は、正側の電圧ＶOH、負側の電圧ＶOLの２種類があるが、ここでは、代表出力として正側の電圧ＶOHのみを示す。
【００２１】
撮像装置がスタンバイモードに設定されているタイミングｔ0では、スタートトリガ信号ＳＴがＬレベルに立ち下げられており、これに応じて昇圧クロックＣＫVもＬレベルに立ち下げられ、昇圧回路２の出力電圧ＶOHもＶG[V]（例えば、０Ｖ）となっている。
【００２２】
スタートトリガ信号ＳＴがＨレベルに立ち上げられるタイミングｔ1では、スタートトリガ信号ＳＴの立ち上がりに応答して、昇圧クロックＣＫVの発振が開始される。これと同時に、カウンタ１６のカウント動作が開始され、これに応じて第１の制御信号ＭＣがＨレベルに立ち上げられる。
【００２３】
続いて、カウンタ１６のカウント出力ＣＡが目標値に達するタイミングｔ3では、第１の制御信号ＭＣがＬレベルに立ち下げられ、これに応答して、昇圧クロックＣＫVの発振が一旦停止される。即ち、第１の制御信号ＭＣを受ける昇圧クロック生成部１５では、撮像動作の立ち上げ開始のタイミングからカウント値が目標値にまで達するまでの期間で昇圧クロックＣＫVを連続的に発振させるようにしている。これにより、昇圧回路２の出力電圧ＶOHは、特定の電圧ＶH[V]に向かって急峻に立ち上げられる。そして、出力電圧ＶOHが電圧ＶH[V]に達すると、連続的に発振するように生成されていた昇圧クロックＣＫVが、このタイミングにて切り換えられる。また、タイミングｔ3では、カウント出力ＣＡが目標値に達するのに応答して、第２の制御信号ＮＣがＨレベルに立ち上げられる。これを受けるＦＴ生成部１３、ＶＴ.ＨＴ生成部１４では、各種タイミング信号の出力停止が解除され、タイミングｔ3以降、各種タイミング信号の出力が開始される。即ち、昇圧回路２の出力電圧ＶOHが立ち上がり途中の期間では、画像信号Ｙ(t)が出力されず、昇圧回路２の出力電圧ＶOHが十分に立ち上げられてから画像信号Ｙ(t)の出力が開始されるように設定されている。
【００２４】
そして、タイミングｔ3以降では、昇圧クロックＣＫVが間欠的に発振されると共に、ＦＴ生成部１３、ＶＴ.ＨＴ生成部１４からの各種タイミング信号の出力が開始される。したがって、タイミングｔ3以降の水平走査のブランキング期間、即ち、タイミングｔ4〜ｔ5、ｔ6〜ｔ7、ｔ8〜ｔ9の期間でのみ、昇圧クロックＣＫVが発振されると共に、ブランキング期間を除く水平走査期間で画像信号Ｙ(t)が出力される。これにより、画像信号Ｙ(t)に昇圧クロックＣＫVの発振に起因するノイズ成分が混入するのを防止することができる。
【００２５】
このように、立ち上げ開始の段階で昇圧クロックＣＫVを連続的に発振し、所定期間の経過後は、昇圧クロックＣＫVを水平同期信号ＨＤのブランキング期間にのみ発振させることで、画像信号Ｙ(t)の劣化を防止しつつ撮像装置の立ち上がり時間の高速化を図ることができる。即ち、撮像動作の立ち上げ開始のタイミングから昇圧回路２の昇圧動作を積極的に行うことで、出力電圧ＶOHの立ち上がりを高速で行うことができると共に、出力電圧ＶOHが安定した後は、水平走査のブランキング期間にのみ昇圧させることで、昇圧クロックＣＫVの発振に起因するノイズ成分が画像信号Ｙ(t)に混入するのを防止することができる。
【００２６】
また、カウンタ１６のカウント出力ＣＡが目標値に達するまでの期間において、ＦＴ生成部１３、ＶＴ.ＨＴ生成部１４からの各種タイミング信号の出力を停止させておくことで、不要な画像信号Ｙ(t)の出力を防止し、垂直ドライバ回路４や水平ドライバ回路５にて不要な電力消費がなされるのを回避することができる。
【００２７】
また、カウント値と比較される目標値は、適宜設定可能であり、昇圧クロックＣＫVを連続的に発振させる期間を十分に長く設定すれば、立ち上がりマージンを設けることができる。これにより、電源投入開始から信号レベル出力期間への処理の移行に余裕を確保することができる。
【００２８】
図３は、本願発明の第２の実施形態の構成を示すブロック図である。この第２の実施形態が第１の実施形態と相違する点は、昇圧回路の出力電圧を所定の基準電圧と比較する比較部を設け、この比較部の比較結果に基づいて昇圧クロックの生成態様を切換制御する点にある。
【００２９】
図３に示す撮像装置は、ＣＣＤイメージセンサ１、昇圧回路２、レギュレート回路３、垂直ドライバ回路４、水平ドライバ回路５及びクロック発生回路としてのタイミング制御回路２１から構成される。この図において、図１及び図４と同じ構成のブロックについては、同一符号が付してあり、ここでは、その説明を割愛する。
【００３０】
タイミング制御回路２１は、比較部２２、制御部２３、昇圧クロック生成部１５、ＶＤ.ＨＤ生成部１２、ＦＴ生成部１３及びＶＴ.ＨＴ生成部１４を含んで構成される。
【００３１】
比較部２２は、昇圧回路２の正側、負側それぞれの出力電圧ＶOH、ＶOLを別途準備される２つの基準電圧ＶRH、ＶRLと比較し、比較出力ＫＡを制御部２３へ出力する。ここで、基準電圧ＶRH、ＶRLは、昇圧回路２の出力を受けて動作する垂直ドライバ回路４やＣＣＤイメージセンサ１の出力部１ｄの動作電圧に合わせて設定される正側、負側それぞれの特定の電圧値ＶH[V]、ＶL[V]に対応するものであり、基準電圧ＶRHについては、正側の電圧ＶH[V]よりも僅かに高い電圧に設定されており、基準電圧ＶRLについては、負側の電圧ＶL[V]よりも僅かに低い電圧に設定されている。
【００３２】
制御部２３は、比較部２２からの比較出力ＫＡに基づいて昇圧回路２の出力電圧ＶOH、ＶOLが特定の電圧ＶH、ＶLに達したのを検出し、これに応じて昇圧クロック生成部１５の昇圧クロックＣＫVの生成態様を切換制御すると共に、ＦＴ生成部１３及びＶＴ.ＨＴ生成部１４の各種タイミング信号の出力態様を切換制御する。
【００３３】
図４は、図３の動作を説明するタイミング図である。この図においては、図１と同様に、タイミングｔ0では、撮像装置がスタンバイモードに設定されていて撮像動作がなされておらず、タイミングｔ1にてスタンバイモードが解除されて撮像動作の立ち上げが開始されるものとする。
【００３４】
撮像装置がスタンバイモードに設定されているタイミングｔ0では、スタートトリガ信号ＳＴがＬレベルに立ち下げられており、昇圧クロックＣＫVもＬレベルに立ち下げられ、昇圧回路２の出力電圧ＶOHもＶG[V]（例えば、０Ｖ）となっている。
【００３５】
スタートトリガ信号ＳＴがＨレベルに立ち上げられるタイミングｔ1では、スタートトリガ信号ＳＴの立ち上がりに応答して、比較出力ＫＡがＨレベルに立ち上げられ、これに応答して、昇圧クロックＣＫVが連続的に発振される。これにより、昇圧回路２の出力電圧ＶOHは、所望される電圧ＶHに向かって急峻に立ち上げられる。
【００３６】
続いて、タイミングｔ3において、出力電圧ＶOHが基準電圧ＶRHに達すると、比較出力ＫＡがＬレベルに立ち下げられ、これに応答して、昇圧クロックＣＫVが間欠的に発振するように切り換えられる。また、タイミングｔ3では、比較出力ＫＡがＬレベルに立ち下げられるのに応答して、ＦＴ生成部１３、ＶＴ.ＨＴ生成部１４からの各種タイミング信号の出力が開始される。
【００３７】
そして、タイミングｔ3以降では、これ以降の水平走査のブランキング期間、即ち、タイミングｔ4〜ｔ5、ｔ6〜ｔ7、ｔ8〜ｔ9の期間でのみ、昇圧クロックＣＫVが発振されると共に、ブランキング期間を除く水平走査期間で画像信号Ｙ(t)が出力される。これにより、画像信号Ｙ(t)に昇圧クロックＣＫVの発振に起因するノイズ成分が混入するのを防止することができる。
【００３８】
このように、昇圧回路２の出力電圧ＶOHを基準電圧ＶRHと比較し、この比較結果に応じて昇圧クロックＣＫVの生成態様を切り換える構成としても、第１の実施形態と同様の効果を得ることができる。
【００３９】
尚、この第２の実施形態では、正側の出力電圧ＶOHが基準電圧ＶRHに達するタイミングと負側の出力電圧ＶOLが基準電圧ＶOLに達するタイミングとが相違する場合が想定されるが、このような場合には、２つの出力電圧ＶOH、ＶOLが共に基準電圧ＶRH、ＶRLに達した場合にのみ、比較出力ＫＡがＬレベルに立ち下げられる。
【００４０】
以上、図１乃至図４を参照して、本願発明の実施形態を説明した。本願発明によれば、撮像動作の立ち上げ開始のタイミングに合わせて昇圧回路２の昇圧動作を積極的に行うと共に、出力電圧が安定した後は、昇圧動作をブランキング期間のみに限定している。これにより、高速な立ち上がりを可能とすると共に、画像信号の劣化を好適に防止することができる。
【００４１】
尚、本実施形態においては、昇圧回路２の出力電圧ＶOH、ＶOLを立ち上げた後、水平同期信号ＨＤのブランキング期間のみに昇圧クロックＣＫVを発振させるようにしているが、これに限られるものではない。即ち、垂直同期信号ＶＤのブランキング期間においても、水平同期信号ＨＤのブランキング期間と同様に信号レベルの出力がなされないため、昇圧クロックＣＫVを発振させても良い。
【００４２】
また、本実施形態においては、フレーム転送型のＣＣＤイメージセンサを使用する撮像装置を例示して説明したが、本願発明は、これに限られるものではない。即ち、昇圧回路による昇圧電圧を用いてＣＣＤイメージセンサから画像信号を得る撮像装置であれば、ＣＣＤイメージセンサがどのようなタイプであっても、十分に適用可能である。
【００４３】
【発明の効果】
本願発明によれば、撮像動作の立ち上げ開始のタイミングから所定の期間が経過するまでは、昇圧回路の昇圧動作を積極的に行って昇圧回路の出力電圧を高速で立ち上げるようにしている。そして、出力電圧が特定の電圧に達した後は、昇圧動作を間欠的に行うように昇圧クロックの生成態様を切り換えるようにしている。これにより、画像信号の劣化を防止しながら、撮像装置の立ち上げ時間の高速化を図ることができる。
【図面の簡単な説明】
【図１】本願発明の第１の実施形態の構成を示すブロック図である。
【図２】図１の動作を説明するタイミング図である。
【図３】本願発明の第２の実施形態の構成を示すブロック図である。
【図４】図３の動作を説明するタイミング図である。
【図５】従来の撮像装置の構成を示すブロック図である。
【図６】図６の動作を説明するタイミング図である。
【符号の説明】
１：ＣＣＤイメージセンサ
２：昇圧回路
３：レギュレート回路
４：垂直ドライバ回路
５：水平ドライバ回路
６、１１、２１：タイミング制御回路
１２：ＶＤ.ＨＤ生成部
１３：ＦＴ生成部
１４：ＶＴ.ＨＴ生成部
１５：昇圧クロック生成部
１６：カウンタ
１７、２３：制御部
２２：比較部
【図１】
0004049603.tif 000002
【図２】
0004049603.tif 000003
【図３】
0004049603.tif 000004
【図４】
0004049603.tif 000005
【図５】
0004049603.tif 000006
【図６】
0004049603.tif 000007