(57)【特許請求の範囲】
【請求項１】
光電変換素子と、ＰＮ接合のダイオード特性を用いて前記光電変換素子からの信号を対数に比例した電圧に変換する対数変換部とを備えた光電変換装置において、
前記対数変換部のＰＮ接合が、ＮＰＮバイポーラトランジスタのＮ型のエミッタとＰ型のベースとで構成され、
Ｎ型のコレクタはＮ型の半導体基板と電気的に接続され、前記コレクタの電位は前記Ｎ型の半導体基板に供給された電源電圧により固定されていることを特徴とする光電変換装置。
【請求項２】
請求項１に記載の光電変換装置において、前記ベースは、前記半導体基板内に配されたＰ型の第１の拡散層により構成され、前記エミッタは、前記第１の拡散層内に設けられたＮ型の第２の拡散層により構成されることを特徴とする光電変換装置。
【請求項３】
光電変換素子と、ＰＮ接合のダイオード特性を用いて前記光電変換素子からの信号を対数に比例した電圧に変換する対数変換部とを備えた光電変換装置において、
前記対数変換部のＰＮ接合が、ＰＮＰバイポーラトランジスタのＰ型のコレクタとＮ型のベースとで構成され、
Ｐ型のエミッタは半導体基板と電気的に接続され、前記エミッタの電位は前記半導体基板に供給されたＧＮＤ電位に固定されていることを特徴とする光電変換装置。
【請求項４】
請求項１乃至３のいずれか１項に記載の光電変換装置において、前記光電変換素子がＰＮ接合フォトダイオードであることを特徴とする光電変換装置。
【請求項５】
請求項１乃至４のいずれか１項に記載の光電変換装置において、前記光電変換素子、前記対数変換部がＣＭＯＳプロセスによって形成されていることを特徴とする光電変換装置。
【請求項６】
請求項１乃至５のいずれか１項に記載の光電変換装置において、更に、前記対数変換部の出力の極性を反転させる反転手段と、前記対数変換部のＰＮ接合のダイオード特性を補正する補正手段と、を有することを特徴とする光電変換装置。
【請求項７】
請求項６に記載の光電変換装置において、前記補正手段は、対数圧縮を行うＰＮ接合ダイオードの逆方向飽和電流の補正を行うことを特徴とする光電変換装置。
【請求項８】
請求項６または７に記載の光電変換装置において、前記反転手段は、ゲインが−１倍である反転増幅回路を含むことを特徴とする光電変換装置。
【請求項９】
請求項１乃至８のいずれか１項に記載の光電変換装置と、被写体の光学像を撮影するための固体撮像素子とを有し、
前記対数圧縮部により得られた信号により前記固体撮像装置における露出制御を行なうことを特徴とする撮像装置。
【請求項１０】
請求項９に記載の撮像装置において、更に、オートフォーカス用の信号を生成するＡＦセンサを有することを特徴とする撮像装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、被写体からの光信号を受ける光電変換装置及びそれを用いた撮像装置に関する。
【０００２】
【従来の技術】
光電変換装置には、入力光に対して光信号量が線形となるもののほかに、広いダイナミックレンジを得るために光信号を対数に比例した信号に変換して出力するものがある。このような対数圧縮光電変換装置としてＬＯＧアンプを利用したものがある。
【０００３】
このＬＯＧアンプを用いた対数圧縮光電変換装置の従来例を図１０に示す。同図において５０１はフォトダイオード、５０２、５０３は演算増幅器（オペアンプ）、５０４、５０５はダイオード、５０６、５０７は定電圧入力端子、５０８は定電流源、５０９は出力端子である。
【０００４】
フォトダイオードのカソード端子はオペアンプ５０２のイマジナリーショートにより基準入力端子５０４の電圧となっており、（この電圧をここではＶｃとする。）アノード端子はこのＶｃと同電位、もしくはＶｃ以下の電圧でフォトダイオード５０１が逆バイアスされた状態となっている。
【０００５】
フォトダイオード５０１に光が入射されると、それに応じた光電流Ｉｐが流れる。この光電流Ｉｐはオペアンプ５０２の出力端子から供給され、ダイオード５０４を介しフォトダイオード５０１、定電圧入力端子５０６へと流れる。
【０００６】
このとき定電圧入力端子５０７の電圧をＶｃとし、オペアンプ５０２の出力端子の電圧をＶ１とすると、
【０００７】
【外１】
0004086514.tif 000002
【０００８】
となり、光量／光電流のＬＯＧに比例した出力を有し、ダイナミックレンジの広い特性が得られる。
【０００９】
Ｉｓ：ダイオ−ド逆方向飽和電流。
【００１０】
また、ダイオード５０５、オペアンプ５０３、定電流源５０８、出力端子５０９からなる回路はダイオードの逆方向飽和電流Ｉｓのばらつきを補償する回路であり、出力端子５０９の電圧をＶｏｕｔ、定電流源５０８へと流れる電流をＩｒｅｆとすると、
【００１１】
【外２】
0004086514.tif 000003
【００１２】
これに式１）を代入し、二つのダイオード５０３、５０４の特性Ｉｓが等しいとすると、
【００１３】
【外３】
0004086514.tif 000004
【００１４】
となり、ダイオードの逆方向電流飽和電流Ｉｓに依存しない出力が得られる。
【００１５】
この時ダイオードとしては例えば図１１に示すようにバイポーラトランジスタのダイオード接続が使われる事が一般的である。
【００１６】
図９は、従来における光電変換装置のバイポーラトランジスタの断面構造図を示す。同図において６１はＰ型半導体基板、６２はコレクタ領域として用いられるＮ型エピタキシャル層、６３はコレクタ領域の取り出しのためのＮ型拡散層、６４はＮ型エミッタ拡散層、６６はＰ型ベース拡散層、６５はＰ型分離拡散層、６８はＮ型埋め込み拡散層である。これによりコレクタ領域が６２、ベース領域が６６、エミッタ領域が６４であるＮＰＮトランジスタを形成している。この構造にすることにより、バイポーラトランジスタを半導体基板から電気的に分離することが可能となる。単なるＰＮ接合ダイオードとして用いる場合、バイポーラトランジスタのコレクタとベースを共通にすることで等価的にＰＮ接合ダイオードとしての使用が可能となる。
【００１７】
【発明が解決しようとする課題】
しかしながら上記従来例ではバイポーラトランジスタのコレクタとベースを共通にすることで等価的にＰＮ接合ダイオードとして使用するため、このバイポーラトランジスタのエミッタ、コレクタ、ベースの各端子を、電源電圧でもＧＮＤでもない中間電圧として使用する。
【００１８】
このため各端子を基板から切り離したデバイス構造とする必要があり半導体製造プロセスが複雑となりコストが増大する。
【００１９】
【課題を解決するための手段】
上記課題を達成するために、光電変換素子と、ＰＮ接合のダイオード特性を用いて前記光電変換素子からの信号を対数に比例した電圧に変換する対数変換部とを備えた光電変換装置において、前記対数変換部のＰＮ接合をバイボーラトランジスタのエミッタ、ベース、コレクタの内のいずれか２つの端子により形成し、残り一つの端子が半導体基板に接続されている事を特徴とする光電変換装置を提供する。
【００２０】
また、光電変換素子と、ＰＮ接合のダイオード特性を用いて前記光電変換素子からの信号を対数に比例した電圧に変換する対数変換部を有する光電変換装置において、前記対数変換部の出力の極性を反転させる反転手段と、前記光電変換部におけるＰＮ接合のダイオード特性を補正する補正手段を有したことを特徴とする光電変換装置を提供する。
【００２１】
【発明の実施の形態】
以下、本発明の実施の形態について図面を用いて詳細に説明する。
【００２２】
（実施形態１）
図１において、１は光電流に比例した電流を出力するフォトダイオード、２はＣＭＯＳ構成の演算増幅器（オペアンプ）、３はＮＰＮトランジスタであり、このＮＰＮトランジスタのコレクタ端子が電源に接続されており、ベース端子、エミッタ端子はそれぞれ演算増幅器の−入力端子と出力端子に接続されておりフィードバックループを形成している。また４、５は基準入力端子であり６は出力端子である。
【００２３】
バイポーラトランジスタのコレクタ端子は半導体基板内で基板とつながっており、基板の電位は電源電圧であるためこのＮＰＮトランジスタのコレクタ端子は電源電圧に固定されており、ベース端子と、エミッタ端子においてＰＮ接合を形成している。
【００２４】
フォトダイオードのカソード端子はオペアンプ２の−入力端子に接続されており、この端子の電圧はイマジナリーショートにより基準入力端子４の電圧となっており、（この電圧をここではＶｃとする。）アノード端子はこのＶｃと同電位、もしくはＶｃ以下の電圧とするフォトダイオード１は逆バイアスされた状態となっている。
【００２５】
フォトダイオード１に光が入射されると、それに応じた光電流Ｉｐが流れる。この光電流Ｉｐはオペアンプ２の出力端子から供給され。バイポーラトランジスタ３のＰＮ接合を介しフォトダイオード１、定電圧入力端子６へと流れる。
【００２６】
このとき、定電圧入力端子７の電圧をＶｃとし、オペアンプ２の出力端子の電圧をＶ１とすると、
【００２７】
【外４】
0004086514.tif 000005
【００２８】
となり、ＮＰＮトランジスタのコレクタ端子が基板に接続され電圧が電源電圧に固定された場合においても、光量／光電流のＬＯＧに比例した出力を有し、ダイナミックレンジの広い特性が得られる。ここで、Ｉｓは、ダイオ−ド逆方向飽和電流である。
【００２９】
図８は本実施形態におけるバイポーラトランジスタの断面構造図を示す。同図において、図９と同一なものについては同一の番号を用いて説明は省略する。
【００３０】
また６７はＮ型半導体基板であり、コレクタ領域の取り出しのためのＮ型拡散層６３と電気的につながっており、一般的にこのｎ型半導体基板６７は電源電圧として使う。すなわちこの構成から形成される、コレクタ領域が６７、ベース領域が６６、エミッタ領域が６４であるＮＰＮトランジスタのコレクタ端子は電源電圧に接続されている。
【００３１】
本実施形態において、バイポーラトランジスタのコレクタを半導体基板と共通にしたことを特徴とする。これにより、半導体製造プロセスのマスク削減と工程簡略化が可能となる。
【００３２】
本実施形態において、製造プロセスの簡略化が可能である対数圧縮出力型光電変換装置が可能となった。また、ＣＭＯＳ製造プロセスとの整合性が良いため、各種の周辺回路オンチップ化も実現可能である。
【００３３】
図５は本実施形態における回路を、ＣＭＯＳ製造プロセスを用いて実現した場合の最も基本的な等価回路図である。同図において図９と同一なものについては同一の番号を用いて説明は省略する。７１、７２、７８はＮＭＯＳトランジスタ、７３、７４、７５、７６、７７はＰＭＯＳトランジスタ、７９は容量、８０は定電流源である。コレクタ端子が電源に接続された対数圧縮変換用のＮＰＮトランジスタを用い、また作動増幅器はＣＭＯＳ製造プロセスで製造可能なＮＭＯＳ、ＰＭＯＳ、容量で構成されているため製造プロセスの簡略化が可能であり、各種の周辺回路オンチップ化も実現可能である。
【００３４】
（実施形態２）
図２に本発明の実施形態２を施した光電変換装置の概略的回路図を示す。同図において図１と同一なものについては同一の番号を用いて説明は省略する。
【００３５】
中間電位Ｖ１の電圧は実施形態１と同様に
【００３６】
【外５】
0004086514.tif 000006
【００３７】
抵抗２１と２２とオペアンプ２４からなる回路は反転増幅回路であり２１と２２の抵抗値をＲ１、Ｒ２とすると場合中間電位Ｖ２の出力は
【００３８】
【外６】
0004086514.tif 000007
【００３９】
ここでＲ１＝Ｒ２とし  式３）を代入すると
【００４０】
【外７】
0004086514.tif 000008
【００４１】
また、ＮＰＮトランジスタ２６、オペアンプ２５、定電流源２８、出力端子２７からなる回路はダイオードの逆方向飽和電流Ｉｓのばらつきを補償する回路であり、出力端子２７の電圧をＶｏｕｔ、定電流源２８へと流れる電流をＩｒｅｆとすると、
【００４２】
【外８】
0004086514.tif 000009
【００４３】
これに式４）を代入し、バイポーラトランジスタ２０４、２０８の特性が等しいとすると、
【００４４】
【外９】
0004086514.tif 000010
【００４５】
となり、ダイオードの逆方向電流飽和電流Ｉｓに依存しない出力が得られる。
【００４６】
本実施形態において、光電変換部の出力の極性をゲイン−１倍の反転増幅器で反転させた後、バイポーラトランジスタの逆方向飽和電流の補正を行うことで、コレクタ端子が電源電圧に接続されたＮＰＮトランジスタにおいても従来と同様の逆方向飽和電流の補正が可能である。すなわち簡略された製造プロセスにおいても従来と同様な補正を行うことが行うことが可能である。
【００４７】
（実施形態３）
図３に本発明の実施形態３を施した光電変換装置の概略的回路図を示す。同図において１４は光電流に比例した電流を出力するフォトダイオード、１３は演算増幅器（オペアンプ）、１１はＰＮＰトランジスタでありこのＰＮＰトランジスタのエミッタ端子がＧＮＤに接続されており、コレクタ端子、ベース端子はそれぞれ演算増幅器の−入力端子と出力端子に接続されておりフィードバックループを形成している。また１５、１６は基準入力端子であり１２は出力端子である。
【００４８】
ＰＮＰトランジスタのエミッタ端子は半導体基板内で基板とつながっており、基板の電位はＧＮＤであるためこのＰＮＰトランジスタのエミッタ端子はＧＮＤに固定されており、ベース端子と、コレクタ端子においてＰＮ接合を形成している。
【００４９】
フォトダイオードのアノード端子はオペアンプ１３の−入力端子に接続されており、この端子の電圧はイマジナリーショートにより基準入力端子１６の電圧となっており、（この電圧をここではＶｃとする。）アノード端子はこのＶｃと同電位、もしくはＶｃより高い電圧でフォトダイオード１４は逆バイアスされた状態となっている。
【００５０】
フォトダイオード１４に光が入射されると、それに応じた光電流Ｉｐが流れる。この光電流ＩｐはＰＮＰトランジスタ１１のＰＮ接合を介し、オペアンプ１２の出力端子へと供給される。
このとき定電圧入力端子１６の電圧をＶｃとし、オペアンプ１３の出力端子の電圧１２をＶ１とすると、
【００５１】
【外１０】
0004086514.tif 000011
【００５２】
となり、ＰＮＰトランジスタのエミッタ端子が基板に接続され電圧がＧＮＤに固定された場合においても、光量／光電流のＬＯＧに比例した出力を有し、ダイナミックレンジの広い特性が得られる。ここで、Ｉｓは、ダイオ−ド逆方向飽和電流である。
【００５３】
本実施形態において、製造プロセスの簡略化が可能である対数圧縮出力型光電変換装置が可能となった。また、ＣＭＯＳ製造プロセスとの整合性が良いため、各種の周辺回路オンチップ化も実現可能である。
【００５４】
またこの実施形態においても例えば図４に示すように反転増幅回路と逆方向飽和電流補正回路を追加することで本発明の実施形態２と同様にダイオードの逆方向電流飽和電流Ｉｓに依存しない出力が得られることは言うまでもない。
【００５５】
（実施形態４）
実施形態１〜３で説明した測光回路ブロックを搭載した測距測光用固体撮像装置について説明する。
【００５６】
図６は上記実施形態１〜３で説明した測光回路ブロックを搭載した測距測光用固体撮像装置の概念的ブロック図である。
【００５７】
１０１のＡＦ回路ブロックは、７点ＡＦ（７つの位置でオートフォーカス）を行うために、ＡＦ用リニアセンサの７ペアで構成されている。２つのリニアセンサを用いて三角測距方式によるオートフォーカスを可能としている。
【００５８】
１０３のＡＥ回路は、前述した対数圧縮型のＡＥセンサを１６個、反転増幅回路、ＩＳ補正回路、信号増幅回路から成る。撮像エリアを１６分割することにより、きめ細かい露出制御を可能としている。
【００５９】
１０５のアナログブロックは、ＡＦセンサの蓄積時間を制御するためのオートゲインコントロール（ＡＧＣ）回路、基準電位を発生するためのバンドギャップ回路、センサ回路に必要なＶＲＥＳやＶＧＲ等の中間電位を発生するための電源回路、信号を増幅して外部に出力するための信号増幅回路、基板の温度を監視するための温度計回路から成る。
【００６０】
１０６のディジタルブロックは、センサを駆動するためのタイミング発生回路（ＴＧ）、外部マイコンとの通信を行うためのＩ／Ｏ回路、各信号を選択して外部へ出力するためのマルチプレクサ（ＭＰＸ）から成る。
【００６１】
本実施例において、ＮＰＮトランジスタとＣＭＯＳ型演算増幅器から成る対数圧縮型ＡＥ出力が可能となるため、低コストでかつ高性能の測光機能を搭載した測距用固体撮像装置が実現できた。ＡＦセンサはＣＭＯＳプロセスで製造されるＣＭＯＳセンサであることが好ましいが、ＢＡＳＩＳ、ＳＩＴ、ＡＭＩ、ＣＭＤ、あるいはＣＣＤであっても同様の効果を得ることができる。
【００６２】
（実施形態５）
実施形態４で説明した測距測光固体撮像装置を有した撮像装置について説明する。図７は、レンズシャッタディジタルコンパクトカメラ（撮像装置）に用いた場合の一実施形態を示すブロック図である。図７において、２０１はレンズのプロテクトとメインスイッチを兼ねるバリア、２０２は被写体の光学像を固体撮像素子２０４に結像するレンズ、２０３はレンズ２０２を通った光量を可変するための絞り、２０４はレンズ２０２で結像された被写体を画像信号として取り込むための固体撮像素子である。
【００６３】
また、２０５は上記の実施の形態４で説明した測距測光固体撮像装置である。ここで、２０５ａは、ＡＦ回路ブロックに光を結像するＡＦ回路ブロック、２０５ｂは、測光回路ブロックに光を集光するＡＥ集光レンズである。２０６は固体撮像素子２０４や固体撮像素子２０５から出力される画像信号、測光信号、測距信号をアナログ−ディジタル変換するＡ／Ｄ変換器、２０８はＡ／Ｄ変換器２０７より出力された画像データに各種の補正やデータを圧縮する信号処理部、２０９は固体撮像素子２０４、撮像信号処理回路２０６、Ａ／Ｄ変換器２０７、信号処理部２０８等に各種タイミング信号を出力するタイミング発生部、２１０は各種演算とカメラ全体を制御する全体制御・演算部、２１１は画像データを一時的に記憶するためのメモリー部である。
【００６４】
更に、２１２は記録媒体に記録または読み出しを行うためのインターフェース部、２１３は画像データの記録または読み出しを行うための半導体メモリー等の着脱可能な記録媒体、２１４は外部コンピュータ等と通信するためのインターフェース部である。
【００６５】
次に、このようなレンズシャッタディジタルコンパクトカメラの撮影時の動作について説明する。バリア２０１がオープンされるとメイン電源がオンされ、次にコントロール系の電源がオンし、更にＡ／Ｄ変換器２０７等の撮像系回路の電源がオンされる。
【００６６】
測距測光固体撮像装置２０５のＡＦ回路ブロックから出力された信号をもとに三角測距法により被写体までの距離の演算を全体制御・演算部２１０で行う。その後、レンズ２０２の繰り出し量を算出し、レンズ２０２を所定の位置まで駆動させて合焦させる。
【００６７】
次いで、露光量を制御するために、測距測光撮像装置２０５のＡＥセンサから出力された信号をＡ／Ｄ変換器２０７で変換した後、信号処理部２０８に入力し、そのデータを基に露出の演算を全体制御・演算部２１０で行う。
【００６８】
この測光を行った結果により明るさを判断し、その結果に応じて全体制御・演算部２１０は絞り２０３とシャッタスピードを調節する。
【００６９】
その後、露光条件が整った後に固体撮像素子２０４での本露光が始まる。露光が終了すると、固体撮像素子２０４から出力された画像信号はＡ／Ｄ変換器２０７でＡ−Ｄ変換され、信号処理部２０８を通り全体制御・演算２１０によりメモリー部２１１に書き込まれる。その後、メモリー部２１１に蓄積されたデータは全体制御・演算部２１０の制御により記録媒体制御Ｉ／Ｆ部２１２を通り着脱可能な記録媒体２１３に記録される。また、外部Ｉ／Ｆ部２１４を通り直接コンピュータ等に入力してもよい。
【００７０】
なお、本実施の形態の測距測光固体撮像装置２０５はディジタルコンパクトカメラだけでなく、銀塩カメラ等にも使用できる。
【００７１】
【発明の効果】
以上説明したように、第１の発明によれば、製造プロセスが簡単化を実現することが可能となる。また、第２の発明によれば、トランジスタの逆方向飽和電流の補正が可能となるため、高性能化、高信頼性化が可能となる。
【図面の簡単な説明】
【図１】  本発明における実施形態１の光電変換装置をあらわす図である。
【図２】  本発明における実施形態２の光電変換装置をあらわす図である。
【図３】  本発明における実施形態３の光電変換装置をあらわす図である。
【図４】  本発明における実施形態３の光電変換装置をあらわす図である。
【図５】  ＣＭＯＳ製造プロセスを用いて実現した回路の等価回路図である。
【図６】  上記実施形態４を示す測距測光用固体撮像装置の概念的ブロック図である。
【図７】  本発明における実施形態５の撮像装置をあらわす図である。
【図８】  本発明における対数変換用バイポーラトランジスタの断面構造図である。
【図９】  従来における対数変換用バイポーラトランジスタの断面構造図である。
【図１０】  従来におけるダイオードを用いた等価回路図である。
【図１１】  従来におけるバイポーラトランジスタを用いた等価回路図である。
【符号の説明】
１、１４、５０１  フォトダイオード
２、１３、２４、２５、５０２、５０３  演算増幅器（オペアンプ）
３、２６、５１０、５１１  ＮＰＮトランジスタ
４、５、１５、１６、２３、３８、５０６、５０７  基準電圧入力端子
６、２７、５０９  出力端子
２１、２２  抵抗
２８、３９、５０８  定電流源
１１、３１  ＰＮＰトランジスタ
５０４、５０５  ダイオード
６１  Ｐ型半導体基板
６２  Ｎ型エピタキシャル層
６３、６４  Ｎ型拡散層
６６  Ｐ型拡散層
６５  Ｐ型分離拡散層
６８  Ｎ型埋め込み拡散層
７１、７２、７８  ＮＭＯＳトランジスタ
７３、７４、７５、７６、７７  ＰＭＯＳトランジスタ
７９  容量
８０  定電流源
【図１】
0004086514.tif 000012
【図２】
0004086514.tif 000013
【図３】
0004086514.tif 000014
【図４】
0004086514.tif 000015
【図５】
0004086514.tif 000016
【図６】
0004086514.tif 000017
【図７】
0004086514.tif 000018
【図８】
0004086514.tif 000019
【図９】
0004086514.tif 000020
【図１０】
0004086514.tif 000021
【図１１】
0004086514.tif 000022