(57)【特許請求の範囲】
【請求項１】
入力電圧が一端に印加される入力巻線と一端は接地され、２次側からエネルギが帰還される帰還巻線とを１次側に具備し、２次側には一端が接地する１個以上の２次側巻線を具備する変圧器と、
前記入力巻線に第１電極が接続されたパワートランジスタと、
前記２次側巻線の他端に入力端が接続され、前記２次側巻線から発生する電圧を直流に整流する整流器と、
この整流器の出力端と接地端との間に接続されて前記整流器から出力される直流電圧をフィルタリングして出力電圧として発生させるフィルタと、
このフィルタの出力端と後述するパワートランジスタ制御部との間に接続されて、前記フィルタの出力電圧の一部を前記パワートランジスタ制御部にフィードバックさせるフィードバック部と、
前記帰還巻線に連結され、前記帰還巻線で発生する電圧と同じ周期を有する同期制御電圧を出力する同期信号制御部と、
前記帰還巻線と前記フィードバック部と前記同期信号制御部及び前記パワートランジスタに連結され、前記同期制御電圧にパルス信号である同期信号が載せられた第１信号及び前記フィードバック部から出力される信号を入力し、前記パワートランジスタの制御電極に出力電圧を印加するパワートランジスタ制御部と、
前記帰還巻線の電圧を受けて前記パワートランジスタ制御部に電源電圧を供給する電源部と、を備え、
前記パワートランジスタ制御部は、前記第１信号を前記電源電圧と合わせて生成された同期電圧を発生させ、前記帰還巻線の電圧が正電圧から負電圧に下降する直前に、前記同期電圧が特定レベルを超える時、前記パワートランジスタをターンオンさせる、ことを特徴とするスイッチングモード電源供給装置。
【請求項２】
前記整流器は前記２次側巻線の他端にアノードが接続され、前記フィルタにカソードが接続されたダイオードであることを特徴とする請求項１に記載のスイッチングモード電源供給装置。
【請求項３】
前記フィルタは前記整流器の出力端に正極端が接続され、接地端に負極端が接続された電解キャパシタであることを特徴とする請求項１に記載のスイッチングモード電源供給装置。
【請求項４】
前記フィードバック部は、
前記フィルタの出力端に入力端が接続され、前記出力電圧特性を改善するフィードバック制御部と、
このフィードバック制御部と前記パワートランジスタ制御部との間に接続され、前記フィードバック制御部から電気信号を受けて前記パワートランジスタ制御部に伝達するフォトカプラと、を具備することを特徴とする請求項１に記載のスイッチングモード電源供給装置。
【請求項５】
前記パワートランジスタ制御部は、
前記電源部の電圧を入力し、前記フィードバック部から発生する信号に応答する補助電源部と、
前記同期電圧が非反転入力端に印加され、所定の基準電圧が反転入力端に印加され、非反転入力端と反転入力端に印加される電圧とを比較して、非反転入力端に印加される電圧が反転入力端に印加される電圧より高ければハイレベルの信号を発生する第１比較器と、
この第１比較器の出力端に入力端が接続され、前記第１比較器の出力に応答してパルス信号を発生する発振器と、
前記補助電源部から供給される電圧が非反転入力端に印加され、所定の電圧が反転入力端に接続され、非反転入力端と反転入力端に印加される電圧とを比較して、非反転入力端に印加される電圧が反転入力端に印加される電圧より高ければハイレベルの信号を発生する第２比較器と、
前記発振器の出力端にセット端子が接続され、前記第２比較器の出力端にリセット端子が接続され、前記パワートランジスタの制御電極に出力端が接続され、前記発振器の出力がハイレベルであれば前記パワートランジスタをターンオンさせ、前記第２比較器の出力がハイレベルであれば前記パワートランジスタをターンオフさせるフリップフロップと、
を具備することを特徴とする請求項１に記載のスイッチングモード電源供給装置。
【請求項６】
前記フリップフロップはRSフリップフロップであることを特徴とする請求項５に記載のスイッチングモード電源供給装置。
【請求項７】
前記同期信号制御部は、
前記帰還巻線に接続された抵抗と、
この抵抗と接地端との間に連結されたキャパシタとを具備し、
前記抵抗と前記キャパシタの時定数とにより前記同期制御電圧の傾度が決定されることを特徴とする請求項１に記載のスイッチングモード電源供給装置。
【請求項８】
前記キャパシタは前記抵抗の他端に正極端が接続され、 前記接地端に負極端が接続された電解キャパシタであることを特徴とする請求項７に記載のスイッチングモード電源供給装置。
【請求項９】
前記パワートランジスタと前記パワートランジスタ制御部は一つの集積回路で実現することを特徴とする請求項１に記載のスイッチングモード電源供給装置。
【請求項１０】
前記電源部は、
前記帰還巻線の他端に一端が接続された抵抗と、
この抵抗の他端にアノードが接続されたダイオードと、
このダイオードのカソードに陽極が接続され、接地端に陰極が接続された電解キャパシタと、を具備することを特徴とする請求項１に記載のスイッチングモード電源供給装置。
【請求項１１】
入力端に入力電圧が印加され、前記変圧器の入力巻線に出力端が接続される入力制御部を更に備え、この入力制御部はスナッバ回路であることを特徴とする請求項１に記載のスイッチングモード電源供給装置。
【請求項１２】
前記スナッバ回路は、
前記入力巻線の一端に一端が接続された抵抗と、
前記入力巻線の一端に一端が接続されたキャパシタと、
このキャパシタの他端と前記抵抗の他端にカソードが接続され、アノードが前記入力巻線の他端に接続されたダイオードと、を具備することを特徴とする請求項１１に記載のスイッチングモード電源供給装置。
【請求項１３】
前記同期信号が印加される前記パワートランジスタ制御部の入力端と前記同期信号制御部との間に前記同期信号制御部から出力される信号の直流成分を除去する直流除去器を更に具備することを特徴とする請求項１に記載のスイッチングモード電源供給装置。
【請求項１４】
前記直流除去器はキャパシタであることを特徴とする請求項１３に記載のスイッチングモード電源供給装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は電源供給装置に係り、特に直流電力を供給するスイッチングモード電源供給装置に関する。
【０００２】
【従来の技術】
電気を利用する全てのシステムには必ず電力を供給する電源供給装置が使われる。このような電源供給装置は安定した電力を供給しなければならない。もし電源供給装置から供給される電力が不安定であれば前記電力が供給されるシステムは誤動作する恐れがある。従って安定した電力を供給することは電源供給装置の必須条件である。このように安定した電力を供給するためにスイッチング手段を使用した電源供給装置があり、それがスイッチングモード電源供給装置である。
【０００３】
図１は従来のスイッチングモード電源供給装置の回路図である。図１を参照すると、従来のスイッチングモード電源供給装置101 は電源部191、入力制御部111 、変圧器121 、第１及び第２ダイオード131 、132 、第１及び第２キャパシタ141 、142 、第１及び第２スナッバ回路151 、152、フィードバック信号発生部161 、フィードバック信号受信部171 及びパワースイッチング集積回路181 を具備する。前記パワースイッチング集積回路181 は比較器183 、制御部185 及びパワートランジスタ187 よりなり、 前記変圧器121 は１次側に入力巻線123 と帰還巻線125 を具備し、２次側には第１及び第２巻線127 、128 を具備する。
【０００４】
入力電圧Viは前記入力制御部111 を通じて前記変圧器121 の入力巻線123 に印加される。パワースイッチがターンオンされると、前記入力巻線123 を通して前記パワートランジスタ187 に電流が流れる。その後、前記パワートランジスタ187 がターンオフすると前記第１及び第２巻線127 、128 と帰還巻線125 に電圧が発生する。すると前記第１及び第２ダイオード131 、132 はターンオンする。この第１及び第２ダイオード131 、132 がターンオンすると前記第１及び第２巻線127 、128 に発生した電圧は第１及び第２ダイオード131 、132 を通して整流され、第１及び第２キャパシタ141 、142 によりフィルタリングされた後、スイッチングモード電源供給装置101 の出力電圧Voとして出力される。
【０００５】
出力電圧Voはフィードバック信号発生部161 を通じてフィードバック信号受信部171 にフィードバックされる。フィードバック信号発生部161 は前記出力電圧Voを光信号に変換して送信する。前記フィードバック信号受信部171 では前記フィードバック信号発生部161 から送信された光信号を受信して、これを電気信号に変換した後、該電気信号を前記パワースイッチング集積回路181 に伝達する。
【０００６】
パワースイッチング集積回路181 は比較器183 、制御部185 及びパワートランジスタ187 よりなる。パワートランジスタ187 としてはNMOSトランジスタが使われる。前記フィードバック信号受信部171 から伝えられた信号は前記制御部185 を通じて前記パワートランジスタ187 に伝えられる。もし前記出力電圧Voがパワートランジスタ187 からフィードバックされる電圧より高ければ、前記パワートランジスタ187 はターンオフされる。パワートランジスタ187 がターンオフされると出力電圧Voは減少する。もし前記出力電圧Voがパワートランジスタ187 からフィードバックされる電圧より低ければ、パワートランジスタ187 はターンオンし、出力電圧Voは増加する。
【０００７】
前記比較器183 の反転（−) 入力端には6.2 ボルトの基準電圧Vrが印加され、非反転（＋) 入力端には外部から入力される同期信号Φsyncと前記制御部185 から出力される制御電圧Vpが合わされた同期電圧Vsync が印加される。もし同期電圧Vsync が前記基準電圧Vrより高ければ前記パワートランジスタ187 はターンオンし、反対に基準電圧Vrより低ければパワートランジスタ187 はターンオフする。同期電圧Vsync の波形は図２に示されている。
【０００８】
【発明が解決しようとする課題】
図２は前記図１に示したパワースイッチング集積回路181 に入出力される信号の波形図である。図２を参照すると、帰還巻線125 の両端に発生する帰還巻線電圧Veが正電圧であればパワートランジスタ187 はターンオフした状態にあり、前記帰還巻線電圧Veが負電圧であればパワートランジスタ187 はターンオンした状態にある。同期電圧Vsync が前記パワートランジスタ187 がターンオフした直後に前記基準電圧Vrを超過すると、第１及び第２ダイオード131 、132 には500 ボルト程度のサージ電圧201 が発生する。このサージ電圧が発生すると第１及び第２ダイオード131 、132 は破壊されて整流機能を喪失する恐れがある。
【０００９】
サージ電圧201 の発生原因を説明すると次の通りである。前記同期電圧Vsync のレベルが前記基準電圧Vrを超過すると前記パワートランジスタ187 はターンオンする。そして、パワートランジスタ187 がターンオフすると前記第１及び第２巻線127 、128 に電圧が発生して前記第１及び第２ダイオード131 、132 は直ちに導通するようになる。この第１及び第２ダイオード131 、132 が導通すると前記第１及び第２巻線127 、128 に発生した電流は前記第１及び第２ダイオード131 、132 を通じて流れることによって次第に除かれる。ところが前記第１及び第２ダイオード131、132 を通じて流れる電流が十分に除かれる前に前記パワートランジスタ187 がターンオンした後ターンオフすると、前記第１及び第２巻線127、128 には再び電圧が発生し、それにより前記第１及び第２ダイオード131 、132 の両端にはサージ電圧201 が発生する。このサージ電圧201 は前記第１及び第２ダイオード131 、132 に大きな損傷を与えるようになって、第１及び第２ダイオード131 、132 は破壊される恐れがある。
【００１０】
前記サージ電圧201 を省くために従来のスイッチングモード電源供給装置101 は第１及び第２スナッバ回路151 、152 を使用する。この第１及び第２スナッバ回路151 、152 は各々前記第１及び第２ダイオード131 、132 に並列に接続される。この第１及び第２スナッバ回路151 、152 は前記第１及び第２ダイオード131 、132 の両端にサージ電圧201 が発生すると、このサージ電圧201 を吸収することによって第１及び第２ダイオード131 、132 を保護する。
【００１１】
第１スナッバ回路151 はダイオード151aとキャパシタ151b及び抵抗151cよりなる。この第１スナッバ回路151 と第２スナッバ回路152 はその構成が同一である。これら第１及び第２スナッバ回路151、152 によってスイッチングモード電源供給装置101 のコストが上昇する。
【００１２】
この第１及び第２スナッバ回路151 、152 を省略するには、前記第１及び第２ダイオード131 、132 として逆回復時間の短いダイオードを使用すればよい。しかし逆回復時間が短いダイオードは高価であるため、やはりスイッチングモード電源供給装置101 のコストダウンを図れない。サージ電圧の発生を防止できるならば前記第１及び第２スナッバ回路151 、152 や逆回復時間の短いダイオードを使用しなくてもよい。
【００１３】
本発明の目的は、サージ電圧の発生を防止できるスイッチングモード電源供給装置を提供することにある。
【００１４】
【課題を解決するための手段】
前記の技術的な課題を解決するために本発明は、変圧器と、パワートランジスタと、整流器と、フィルタと、フィードバック部と、パワートランジスタ制御部と、同期信号制御部とを具備する。
前記変圧器は、入力電圧が一端に印加される入力巻線と一端は接地され、２次側からエネルギが帰還される帰還巻線とを１次側に具備し、２次側には一端が接地する１個以上の２次側巻線を具備する。
前記パワートランジスタは、前記入力巻線の他端と接地端との間に第１電極と第２電極が接続される。
前記整流器は、前記２次側巻線の他端に入力端が接続され、前記２次側巻線から発生する電圧を直流に整流する。
前記フィルタは、前記整流器の出力端と接地端との間に接続されて前記整流器から出力される直流電圧をフィルタリングして出力電圧として発生させる。
前記フィードバック部は、前記フィルタの出力端と前記パワートランジスタ制御部との間に接続されて、前記出力電圧の一部を前記パワートランジスタ制御部にフィードバックさせる。
パワートランジスタ制御部は、前記パワートランジスタの制御電極に出力端が接続され、前記フィードバック部から出力される信号と外部から印加される同期信号に応答して前記パワートランジスタを制御する。
前記同期信号制御部は、前記帰還巻線の他端と前記同期信号が印加されるパワートランジスタ制御部との間に接続され、前記帰還巻線に発生する電圧に応答して前記同期信号が印加される時に前記パワートランジスタがターンオフしてからターンオンする直前またはターンオンした直後に前記パワートランジスタをターンオンさせる。
以上のような本発明によると、サージ電圧の発生がなくスイッチングモード電源供給装置のコストダウンが図れる。
【００１５】
【発明の実施の形態】
以下、添付した図面を参照して本発明によるスイッチングモード電源供給装置の実施の形態を詳細に説明する。
図３は本発明によるスイッチングモード電源供給装置の実施の形態を示す回路図である。図３を参照すると、 スイッチングモード電源供給装置301 は変圧器321 、入力制御部311 、パワートランジスタ381 、第１及び第２整流器331 、332 、第１及び第２フィルタ341 、342 、フィードバック部351 、パワートランジスタ制御部361 、電源部391 及び同期信号制御部371 を具備する。
【００１６】
前記変圧器321 は、入力電圧Viが一端に印加される入力巻線323 と一端が接地され、２次側からエネルギが帰還される帰還巻線325 とを１次側に具備し、２次側には一端が接地される第１及び第２巻線327 、328 を具備する。この変圧器321 はフライバック方式でパワートランジスタ381 がターンオンの時、入力巻線323 にエネルギが蓄積され、パワートランジスタ381 がターンオフの時、入力巻線323 に蓄積されたエネルギが第１巻線327 、第２巻線328 及び帰還巻線325 に伝えられる。
【００１７】
前記パワートランジスタ381 は前記入力巻線323 の他端と接地端GND との間に第１電極すなわちドレインと第２電極すなわちソースが接続される。パワートランジスタ381 の制御電極すなわちゲートはパワートランジスタ制御部361 の出力端に接続される。このようなパワートランジスタ381 はパワートランジスタ制御部361 から発生する信号の電圧レベルがハイであればターンオンし、パワートランジスタ制御部361 の出力端から発生する信号の電圧レベルがローであればターンオフする。
【００１８】
入力制御部311 は入力端に入力電圧Viが印加され、前記変圧器321 の入力巻線323 に出力端が接続される。この入力制御部311 は前記変圧器321 の入力巻線323 に発生するサージ電圧を吸収することによって前記パワートランジスタ381 を保護する。
【００１９】
前記第１整流器331 は前記変圧器321 の第１巻線327 の他端にアノードが接続され、前記第１フィルタ341 の出力端にカソードが接続されたダイオードよりなる。この第１整流器331 は、変圧器321 の第１巻線327 から出力される交流電圧を直流電圧に整流して第１フィルタ341 に印加する。第１フィルタ341 は前記第１整流器331 の出力端に正極端（＋) が接続され、接地端GND に負極端（−) が接続された電解キャパシタよりなる。この第１フィルタ341 は前記第１整流器331 により整流された直流電圧をフィルタリングする。フィルタリングされた直流電圧はスイッチングモード電源供給装置301 の出力電圧Voとして出力される。
【００２０】
前記第２整流器332 は前記変圧器321 の第２巻線328 の他端にアノードが接続され、前記第２フィルタ342 の出力端にカソードが接続されたダイオードよりなる。この第２整流器332 は変圧器321 の第２巻線328 から出力される交流電圧を直流電圧に整流して第２フィルタ342 に印加する。第２フィルタ342 は前記第２整流器332 の出力端に正極端（＋) が接続され、接地端GND に負極端（−) が接続された電解キャパシタよりなる。この第２フィルタ342 は前記第２整流器332 から発生する直流電圧をフィルタリングする。フィルタリングされた直流電圧はスイッチングモード電源供給装置301 の出力電圧Voとして出力される。
【００２１】
前記フィードバック部351 は前記第２フィルタ342 の出力端と前記パワートランジスタ制御部361 との間に接続される。このフィードバック部351 は前記出力電圧Voの一部を前記パワートランジスタ制御部361 にフィードバックさせる。
【００２２】
パワートランジスタ制御部361 は前記フィードバック部351 の出力端と同期信号制御部371 の出力端に入力端が接続され、前記パワートランジスタ381 の制御電極に出力端が接続される。このパワートランジスタ制御部361 は前記フィードバック部351 から出力される信号と、外部から印加される同期信号Φsync及び、前記同期信号制御部371 から印加される同期制御電圧Vtに応答して、前記パワートランジスタ381 を制御する。 前記同期信号Φsyncと前記同期制御電圧Vtが合わされて同期電圧Vsync が発生される。
【００２３】
前記同期信号制御部371 は前記帰還巻線325 の他端と前記パワートランジスタ制御部361 との間に接続される。この同期信号制御部371 は前記帰還巻線325 から発生する帰還巻線電圧Veに応答して前記同期信号Φsyncが印加される時に、前記パワートランジスタ381 がターンオフしてからターンオンする直前またはターンオンした直後に前記パワートランジスタ381 をターンオンさせる。
【００２４】
前記電源部391 は前記帰還巻線325 と前記パワートランジスタ制御部361 の電源端との間に接続される。この電源部391 は前記帰還巻線電圧Veに応答して前記パワートランジスタ制御部361 に電源電圧Vcc を供給する。
【００２５】
図４は前記図３に示した入力制御部311 の具体的回路図である。図４を参照すると、入力制御部311 は一つの抵抗401 、一つのキャパシタ403 及び一つのダイオード405 よりなる。抵抗401 とキャパシタ403 は前記入力巻線323 の一端に各一端が接続される。ダイオード405 は抵抗401 とキャパシタ403 の他端にカソードが接続され、前記入力巻線323 の他端にアノードが接続される。抵抗401 とキャパシタ403 の一端に前記入力電圧Viが印加される。この入力制御部311 はスナッバ回路よりなる。この入力制御部311 は前記変圧器321 の入力巻線323 から発生するサージ電圧を吸収することによって前記パワートランジスタ381 を保護する。
【００２６】
図５は前記図３に示したフィードバック部351 の具体的回路図である。図５を参照すると、フィードバック部351 はフィードバック制御部501 とフォトカプラ503 とを具備する。
【００２７】
フォトカプラ503 はフィードバック制御部501 の出力端に接続される。このフォプトカプラ503 は電気信号を光信号に変換するフォトダイオード551 と光信号を電気信号に変換するフォトトランジスタ553 よりなる。フォトトランジスタ553 から発生した電気信号は前記パワートランジスタ制御部361 に伝えられる。
【００２８】
フィードバック制御部501 は前記出力電圧Voの一部を損失なく前記フォトカプラ503 に伝達する。このフィードバック制御部501 は第１乃至第４抵抗511 、512 、513 、514 、キャパシタ521 及び精密電圧リファレンス541 を具備する。キャパシタ521 は低周波での帰還利得を十分に大きくして負荷変動による出力電圧変化特性を改善するためのものである。抵抗512 は前記精密電圧リファレンス541 のバイアス抵抗であって、前記フォトダイオード551 の電流をほとんどゼロにすることもできる。
【００２９】
図６は前記図３に示したパワートランジスタ制御部361 の具体的ブロック図である。図６を参照すると、パワートランジスタ制御部361 は第１及び第２比較器601 、602 、発振器611 、補助電源部641 、フリップフロップ621 及び駆動部631 を具備する。
【００３０】
前記補助電源部641 は前記フィードバック部351 に入力端が接続され、 前記第１及び第２比較器601 、602 に出力端が接続される。この補助電源部641 は前記第１比較器601 に所定の電圧、例えば５ボルトを供給し、前記フィードバック部351 の出力信号に応答して前記第２比較器602 を制御する。この補助電源部641 は第１及び第２電流源651 、652 、第１乃至第３ダイオード661 、662 、663 、第１乃至第３抵抗671 、672 、673 及びキャパシタ681 よりなる。
【００３１】
キャパシタ681 の一端は接地端GND に接続され、他端は前記第１電流源651 の出力端に接続されている。このキャパシタ681 は前記フィードバック部351 の出力信号に含まれている雑音をバイパスさせる。
【００３２】
第１電流源651 の出力端に第１ダイオード661 のカソードが接続され、 第２電流源652 の出力端に第１ダイオード661 のアノードが接続されている。第１ダイオード661 のアノードに印加される電圧が第１ダイオード661 のビルトイン電圧と第１ダイオード661 のカソードに印加される電圧を合わせた電圧より高ければ、第１ダイオード661 はターンオンして第１ダイオード661 のアノードから第１ダイオード661 のカソードに電流が流れる。
【００３３】
第２電流源652 の出力端と前記第１比較器601 の非反転入力端（＋) との間に第２ダイオード662 のアノード及びカソードが接続されている。さらに、第２ダイオード662 のカソードに第１抵抗671 の一端が接続され、第１抵抗671 の他端に電源電圧Vcc が印加される。第１抵抗671 を通じて前記第１比較器601 の非反転入力端（＋) に所定の電圧が印加される。
【００３４】
前記第２電流源652 の出力端に第３ダイオード663 のアノードが接続され、第３ダイオード663 のカソードに第２抵抗672 の一端が接続されている。第２抵抗672 の他端と接地端GND との間に第３抵抗673 が接続されている。前記第２抵抗672 の他端は前記第２比較器602 の非反転入力端（＋) に接続される。第１ダイオード661 のアノードに印加される電圧が第１ダイオード661 のビルトイン電圧と第１ダイオード661 のカソードに印加される電圧を合わせた電圧より低ければ、第３ダイオード663 がターンオンされて第２抵抗672 と第３抵抗673 に電圧が印加される。第２抵抗672 と第３抵抗673 の大きさにより分配された電圧が前記第２比較器602 の非反転入力端（＋) に印加される。
【００３５】
前記第１比較器601 の非反転入力端（＋) には前記同期電圧Vsync と前記補助電源部641 から発生する電圧が共に印加され、前記第１比較器601 の反転入力端（−) には所定の基準電圧Vr、例えば6.2 ボルトの電圧が印加される。この第１比較器601 は前記非反転入力端（＋) と前記反転入力端（−) に印加される電圧を比較してその結果によって出力信号を発生する。即ち、第１比較器601 の非反転入力端（＋) に印加される電圧が第１比較器601 の反転入力端（−) に印加される電圧より高ければハイレベルの信号を発生し、第１比較器601 の非反転入力端（＋) に印加される電圧が第１比較器601 の反転入力端（−) に印加される電圧より低ければローレベルの信号を発生する。
【００３６】
このような第１比較器601 の出力端に発振器611 の入力端が接続される。 発振器611 は同期電圧Vsync が印加されなければ、基本周波数、例えば20kHz で発振する。前記第１比較器601 から出力される信号がハイレベルであれば前記基本周波数の電圧レベルが増加して前記フリップフロップ621 をセットさせる。
【００３７】
前記第２比較器602 の非反転入力端（＋) には前記補助電源部641 の出力信号が印加され、第２比較器602 の反転入力端（−) には所定の電圧が印加される。第２比較器602 の反転入力端（−) に所定の電圧を印加するために第３電流源691 及び第４抵抗693 が使われる。前記第３電流源691 の入力端に電源電圧Vcc が印加され、前記第３電流源691 の出力端と接地端GND との間に前記第４抵抗693 が接続される。この第４抵抗693 と前記第３電流源691 が接続されたノードN5に前記パワートランジスタ381 の第２電極が接続される。前記第４抵抗693 には前記第３電流源691 から出力される電流と前記パワートランジスタ381 からフィードバックされる電流が一緒に流れる。第４抵抗693 に発生する電圧が前記第２比較器602 の反転入力端（−) に印加される。第２比較器602 は非反転入力端（＋) と反転入力端（−) に印加される電圧を比較し、その結果によって出力信号を発生する。即ち、第２比較器602 の非反転入力端（＋) に印加される電圧が第２比較器602 の反転入力端（−) に印加される電圧より高ければハイレベルの信号を発生し、前記非反転入力端（＋) に印加される電圧が前記反転入力端（−) に印加される電圧より低ければローレベルの信号を発生する。言い換えると、前記出力電圧Voが前記パワートランジスタ381 からフィードバックされる電圧より高ければ第２比較器602 はハイレベルの信号を出力し、その反対であれば第２比較器602 はローレベルの信号を出力する。
【００３８】
前記発振器611 の出力端にフリップフロップ621 のセット端子Ｓが接続され、前記第２比較器602 の出力端にフリップフロップ621 のリセット端子Ｒが接続される。フリップフロップ621 はRSフリップフロップよりなる。RSフリップフロップの出力は次の表１と同じである。
【表１】
0004176875.tif 000002
【００３９】
前記表１に示したように、RSフリップフロップのセット端子Ｓとリセット端子Ｒに入力される信号の電圧レベルが各々論理ハイと論理ローであれば、出力端子Ｑに現れる信号は論理ハイにアクティブされ、セット端子Ｓとリセット端子Ｒに入力される信号の電圧レベルが各々論理ローと論理ハイであれば、出力端子Ｑに現れる信号は論理ローにイナクティブされる。 そしてRSフリップフロップのセット端子Ｓとリセット端子Ｒに入力される信号の電圧レベルが全て論理ローであれば出力端子Ｑに現れる信号は以前状態をそのまま維持し、セット端子Ｓとリセット端子Ｒに入力される信号の電圧レベルが論理ハイであれば出力端子Ｑの電圧レベルは論理ローになる。RSフリップフロップの出力端子Ｑバーに現れる信号は出力端子Ｑに現れる信号の反転信号が現れる。即ち、出力端子Ｑバーに現れる信号が論理ハイであれば出力端子Ｑに現れる信号は論理ローであり、出力端子Ｑに現れる信号が論理ローであれば出力端子Ｑに現れる信号は論理ハイである。
【００４０】
このように前記発振器611 の出力がハイレベルであれば前記フリップフロップ621 はセットされて出力端子Ｑバーはローレベルの信号を出力し、前記第２比較器602 の出力がハイレベルであれば前記フリップフロップ621 はリセットされて出力端子Ｑバーはハイレベルの信号を出力する。もし前記発振器611 の出力と前記第２比較器602 の出力が全てローレベルであれば前記フリップフロップ621 は以前状態をそのまま維持し、前記発振器611 の出力と前記第２比較器602 の出力が全てハイレベルであれば前記フリップフロップ621 の出力はハイレベルになる。
【００４１】
駆動部631 は前記フリップフロップ621 の出力端に入力端が接続され、前記パワートランジスタ381 の制御電極に出力端が接続される。この駆動部631 は前記フリップフロップ621 の出力信号が微弱な場合、これを補強して前記パワートランジスタ381 の制御電極に印加することによって前記パワートランジスタ381 を大きくターンオンさせる。
【００４２】
以上のようなパワートランジスタ制御部361 とパワートランジスタ381 は一つの集積回路により実現される。パワートランジスタ制御部361 とパワートランジスタ381 を一つの集積回路で実現したものとしては、三星電子株式会社で製造するKA2S0680とKA2S0880がある。
【００４３】
図７は前記図３に示した同期信号制御部371 の具体的回路図である。図７を参照すると、同期信号制御部371 は抵抗701 と第１及び第２キャパシタ703 、705 を具備する。抵抗701 の一端は帰還巻線325 の他端に接続され、抵抗701 の他端と接地端GND との間に第１キャパシタ703 、例えば電解キャパシタの正極端（＋) と負極端（−) が各々接続される。前記第１キャパシタ703 の正極端（＋) から前記同期制御電圧Vtが発生する。また抵抗701 の他端に第２キャパシタ705 の一端が接続され、第２キャパシタ705 の他端は前記パワートランジスタ制御部361 に接続される。前記第２キャパシタ705 は直流除去器であって、前記同期電圧Vtに含まれた直流成分を遮断し、交流成分だけを通過させる。同期制御電圧Vtは同期信号Φsyncと共に前記パワートランジスタ制御部361 に印加される。
【００４４】
前記帰還巻線電圧Veは抵抗701 を通じて第１キャパシタ703 に充電される。抵抗701 と第１及び第２キャパシタ703 、705 が共通に接続された地点で前記同期制御電圧Vtが発生する。この同期制御電圧Vtは次の数学式１と同じである。
【数１】
0004176875.tif 000003
ここで、V0は同期制御電圧Vtの初期値電圧である。
前記数学式１に示したように同期制御電圧Vtは抵抗701 と第１キャパシタ703 の時定数により決定される。したがって抵抗701 と第１キャパシタ703 の時定数を調節して前記同期制御電圧Vtの傾斜を調整できる。
【００４５】
図８（Ａ）及び図８（Ｂ）は各々前記図７に示した同期信号制御部371 に流れる電流の不連続モードと連続モードでの電圧の波形図である。図８（Ａ）を参照すると、不連続モードで帰還巻線電圧Veが正電圧である間、同期制御電圧Vtは次第に増加し、帰還巻線電圧Veがゼロである間、同期制御電圧Vtは最高値を維持し、帰還巻線電圧Veが負電圧である間、同期制御電圧Vtは次第に減少する。
図８（Ｂ）を参照すると、連続モードでは帰還巻線電圧Veが正電圧である間、 同期制御電圧Vtは次第に増加し、帰還巻線電圧Veが負電圧である間、同期制御電圧Vtは次第に減少する。
【００４６】
前記同期信号Φsyncは増大と減少をくり返えす前記V(t)に載せられて前記パワートランジスタ制御部361 の第１比較器601 の非反転入力端（＋) に印加される。この第１比較器601 の非反転入力端（＋) には前記補助電源部641 から５ボルトの電圧が印加されるので、前記V(t)に載せられた同期信号Φsyncは前記５ボルトの電圧と合わせられて前記第１比較器601 の非反転入力端（＋) に印加される。前記同期信号制御部371 の第２キャパシタ705 は前記同期制御電圧Vtに含まれた直流成分をフィルタリングする。即ち、第２キャパシタ705 は前記同期制御電圧VTに含まれたサブハーモニックを除去する。
【００４７】
図９は前記図３に示した電源部391 の具体的回路図である。図９を参照すると、電源部391 は抵抗901 、ダイオード903 及びキャパシタ905 よりなる。抵抗901 の一端は前記帰還巻線325 の他端に接続されて前記帰還巻線電圧Veをダイオード903 に伝達する。ダイオード903 は抵抗901 の他端にアノードが接続され、前記パワートランジスタ制御部361 にカソードが接続される。前記帰還巻線電圧Veはダイオード903 により直流電圧に整流され、整流された直流電圧はキャパシタ905 によりフィルタリングされた後、前記パワートランジスタ制御部361 の電源電圧Vcc として使われる。キャパシタ905 はダイオード903 のカソードに正極端（＋) が接続され、接地端GND に負極端（−) が接続された電解キャパシタである。
【００４８】
図10は前記図３に示したパワートランジスタ381 及びパワートランジスタ制御部361 に入出力される信号の波形図である。図10を参照すると、連続モードで前記変圧器321 の帰還巻線電圧Veが正電圧であれば前記パワートランジスタ381 はターンオフした状態にあり、前記変圧器321 の帰還巻線電圧Veが負電圧であれば前記パワートランジスタ381 はターンオンした状態にある。そして、同期信号Φsyncは前記同期制御電圧Vtがピークである時に前記同期制御電圧Vtに載せられると6.2 ボルトに達し、前記同期制御電圧Vtがピークでない時に前記同期制御電圧Vtに載せられると前記6.2 ボルトに達しない。前記同期電圧Vsync が前記パワートランジスタ381 がターンオンした直後またはターンオンする直前に前記6.2 ボルトに達することによってサージ電圧は発生しない。
【００４９】
図10を参照して図３に示したスイッチングモード電源供給装置301 の動作を説明する。
パワートランジスタ381 がターンオンした状態で入力巻線323 に入力電圧Viが印加されると、変圧器321 にはエネルギが蓄積される。そのうちパワートランジスタ381 がターンオフすると、第１及び第２巻線327 、328 と帰還巻線325 に電圧が発生する。帰還巻線325 に発生した電圧は同期信号制御部371 の抵抗701 を通じて第１キャパシタ703 に充電される。同期信号制御部371 の抵抗701 と第１キャパシタ703 の時定数により同期制御電圧Vtは一定の傾斜を有する。この同期制御電圧Vtはパワートランジスタ制御部361 の第１比較器601 の非反転入力端（＋) に印加される。パワートランジスタ制御部361 の第１比較器601 の非反転入力端（＋) には外部から同期信号Φsyncが印加される。即ち、図10に示したように同期制御電圧Vtに同期信号Φsyncが載せられた信号が、パワートランジスタ制御部361 の第１比較器601 の非反転入力端（＋) に印加される。パワートランジスタ制御部361 の第１比較器601 の非反転入力端（＋) には、 またパワートランジスタ制御部361 の補助電源部641 から５ボルトの電圧が印加される。従ってパワートランジスタ制御部361 の第１比較器601 の非反転入力端（＋) には前記５ボルトと前記同期制御電圧Vt及び前記同期信号Φsyncが合わせられた同期電圧Vsync が印加される。前記５ボルトと前記同期制御電圧Vtを合わせた電圧を制御電圧Vcというと、前記制御電圧Vcのピーク値は6.2 ボルトを越えない。
【００５０】
前記制御電圧Vcがピーク値でない時に前記同期信号Φsyncが前記制御電圧Vcに載せられると、前記パワートランジスタ制御部361 の第１比較器601 の非反転入力端（＋) に印加される同期電圧Vsync は前記6.2 ボルトに達しない。前記制御電圧Vcがピーク値である時にのみ前記同期信号Φsyncが前記制御電圧Vcに載せられると、前記同期電圧Vsync が前記6.2 ボルトに達する。同期電圧Vsync が6.2 ボルトに達すると、パワートランジスタ制御部361 の第１比較器601 はハイレベルの信号を出力し、それによってパワートランジスタ制御部361 のフリップフロップ621 はセットされる。パワートランジスタ制御部361 のフリップフロップ621 がセットされると、パワートランジスタ381 がターンオンする。
【００５１】
前記制御電圧Vcがピーク値である時は、前記パワートランジスタ381 がターンオフした後、ターンオンする直前またはターンオンした直後である。前記パワートランジスタ381 がターンオンする直前またはターンオンした直後は、第１及び第２整流器331 、332 に流れる電流が既に十分に除かれのちであるため、このときは前記同期電圧Vsync によりパワートランジスタ381 がターンオンしても前記第１及び第２整流器331 、332 にサージ電圧が発生しない。
【００５２】
このようにパワートランジスタ381 がターンオフした後、ターンオンする直前またはターンオンされた直後に同期電圧Vsynctがパワートランジスタ制御部361 の第１比較器601 の反転入力端（−) に印加される電圧に達することによって、第１及び第２整流器331 、332 にサージ電圧が発生しなくなって第１及び第２整流器331 、332 は安全に保護される。さらに、第１及び第２整流器331 、332 にサージ電圧が発生しなくなることによって従来のスナッバ回路が要らなくなる。前記同期信号制御部371 はその構成が簡単である。従ってスイッチングモード電源供給装置301 のコストダウンが図れる。
【００５３】
なお、本発明は前記実施の形態に限らず、多くの変形が本発明の技術的な思想内で当分野で通常の知識を有する者によって可能である。
【００５４】
【発明の効果】
以上のように本発明によると、同期信号制御部を使用してサージ電圧の発生を防止することによってスナッバ回路が不要になって、 スイッチングモード電源供給装置のコストダウンが図れる。
【図面の簡単な説明】
【図１】従来のスイッチングモード電源供給装置の回路図。
【図２】図１に示したパワースイッチング集積回路に入出力される信号の波形図。
【図３】本発明によるスイッチングモード電源供給装置の実施の形態を示す回路図。
【図４】図３に示した入力制御部の具体的回路図。
【図５】図３に示したフィードバック部の具体的回路図。
【図６】図３に示したパワートランジスタ制御部の具体的ブロック図。
【図７】図３に示した同期信号制御部の具体的回路図。
【図８】図７に示した同期信号制御部に流れる電流の不連続モードと連続モードでの電圧の波形図。
【図９】図３に示した電源部の具体的回路図。
【図１０】図３に示したパワートランジスタ及びパワートランジスタ制御部に入出力される信号の波形図。
【符号の説明】
301   スイッチングモード電源供給装置
311   入力制御部
321   変圧器
323   入力巻線
325   帰還巻線
327 、328     第１及び第２巻線
331 、332     第１及び第２整流器
341 、342     第１及び第２フィルタ
351   フィードバック部
361   パワートランジスタ制御部
371   同期信号制御部
381   パワートランジスタ
391   電源部
【図１】
0004176875.tif 000004
【図２】
0004176875.tif 000005
【図３】
0004176875.tif 000006
【図４】
0004176875.tif 000007
【図５】
0004176875.tif 000008
【図６】
0004176875.tif 000009
【図７】
0004176875.tif 000010
【図８】
0004176875.tif 000011
【図９】
0004176875.tif 000012
【図１０】
0004176875.tif 000013