(57)【特許請求の範囲】
【請求項１】
複数の誘電体基板を積層した多層基板で構成され、前記多層基板の一方の面に、１層の誘電体基板又は隣接する複数層の誘電体基板をくり抜いて形成されたキャビティを有するパッケージ本体部と、
少なくとも半導体素子を含み、前記キャビティ内部に実装されているモノリシックマイクロウェイブ集積回路と、
このモノリシックマイクロウェイブ集積回路の片側に配置されるよう前記キャビティ内に形成された電源供給用パターンと、
前記モノリシックマイクロウェイブ集積回路の高周波信号端子に接続される第１、第２および第３の高周波信号伝送線路を備え、
前記第３の高周波信号伝送線路は、前記第１、２の高周波信号伝送線路に対して直交する方向に配置されると共に、前記電源供給用パターンと同じ側で前記キャビティ内に形成され、
前記多層基板には、内側にメッキが施されグランドに接続されたビアホールが形成されており、前記ビアホールは前記キャビティ内において横断面が半円状の半割り部となり、この半割り部が前記キャビティの側壁に延在するように設けられていることを特徴とする多層基板を用いた高周波回路パッケージ。
【請求項２】
前記キャビティを複数個有し、これらキャビティ内に実装されているモノリシックマイクロウェイブ集積回路が各々内層高周波伝送線路により接続されていることを特徴とする請求項１に記載の多層基板を用いた高周波回路パッケージ。
【請求項３】
前記モノリシックマイクロウェイブ集積回路間を接続する内層高周波伝送線路に、受動素子パターンを形成したことを特徴とする請求項２に記載の多層基板を用いた高周波回路パッケージ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、マイクロ波帯およびミリ波帯の通信装置等の送信，受信モジュールに用いられる多層基板で構成された高周波回路パッケージに関し、特に半導体素子実装部のキャビティ構造に工夫を加え、導波管モードによる共振周波数の制限を高くした多層基板を用いた高周波回路パッケージに関するものである。
【０００２】
【従来の技術】
図５は例えば特開２０００−３１２１０３号公報に示された従来の多層基板を用いたマイクロ波回路パッケージ、つまり高周波回路パッケージを示すもので、図５（ａ）はその斜視図、図５（ｂ）はその断面図である。
図において、５ａ，５ｂは半導体素子、５ｃ，５ｄはそれぞれ半導体素子５ａ，５ｂを実装した放熱効果を有するキャリア、５ｅ，５ｆはそれぞれキャリア５ｃ，５ｄに実装された半導体素子５ａ，５ｂが配置されたキャビティである。５ｋ〜５ｏはマイクロ波回路パッケージを構成する多層に積層された誘電体基板であって、第１層の誘電体基板５ｋはその下層の誘電体基板５ｌ〜５ｏに対して誘電率が大きい高誘電率の誘電体基板である。キャビティ５ｅ，５ｆは第１層の誘電体基板５ｋおよび第２層の誘電体基板５ｌ以降に施されている。
【０００３】
また、５ｇは第１層の誘電体基板５ｋに作られた高周波信号伝送線路（マイクロストリップ線路）であって、ワイヤボンディング５ｐ等で半導体素子の高周波信号端子と接続される。５ｈは外部電源供給パターンである。５ｉ，５ｊはそれぞれ半導体素子５ａ，５ｂを駆動するための直流電源を供給する電源供給パターンであって、下層の誘電体基板５ｎ，５ｏには電気的に通電可能な金属によって作られたパターンを有する各層をビアホールによって接続されている。また、これら電源供給パターン５ｉ，５ｊはワイヤボンディング５ｑ等でそれぞれ半導体素子５ａ，５ｂの電源供給端子と接続される。５ｒ〜５ｕは内側にメッキが施されたビアホール、５ｖはグランド用の裏面メッキである。
【０００４】
このように、この従来例では、マイクロ波回路パッケージを構成する多層基板の第１層の誘電体基板は、その下層の誘電体基板に対して誘電率が高いので、多層基板上に構成される半導体素子のための整合回路や分配合成回路等をマイクロ波帯における低周波数帯域においても小型化でき、全体として小型化，低廉化が図れる。
【０００５】
【発明が解決しようとする課題】
従来の多層基板で構成されたマイクロ波回路パッケージは、以上のように構成されており、キャビティに関しては、キャビティ５ｅ，５ｆは第１層の誘電体基板５ｋおよび第２層の誘電体基板５ｌ以降に施されているだけで、導波管モードによる共振周波数の制限を高くするという点については何も考慮していないという問題があった。
即ち、従来の多層基板を用いた高周波回路パッケージでは、モノリシックマイクロウェイブ集積回路等の半導体素子を実装しているキャビティ内の導波管モードによる共振周波数の制限を考慮していないが故、例えば半導体素子が増幅器等のデバイスであった時にその周波数において発振する等の半導体素子の性能に支障を引き起こす可能性があるという問題があった。
【０００６】
この発明は上記のような問題を解消するためになされたもので、多層基板で構成された高周波回路パッケージにおいて、半割り部付きビアホールを用いて、半導体素子実装部のキャビティの周壁面をグランドと同電位に保つことにより、導波管モードによる共振周波数の制限を高くできる多層基板を用いた高周波回路パッケージを得ることを目的とする。また、キャビティの幅寸法を小さくすることにより、導波管モードによる共振周波数の制限を高くできる多層基板を用いた高周波回路パッケージを得ることを目的とする。
【０００７】
【課題を解決するための手段】
この発明に係る多層基板を用いた高周波回路パッケージは、複数の誘電体基板を積層した多層基板で構成され、前記多層基板の一方の面に、１層の誘電体基板又は隣接する複数層の誘電体基板をくり抜いて形成されたキャビティを有するパッケージ本体部と、少なくとも半導体素子を含み、キャビティ内部に実装されているモノリシックマイクロウェイブ集積回路と、このモノリシックマイクロウェイブ集積回路の片側に配置されるようキャビティ内に形成された電源供給用パターンと、モノリシックマイクロウェイブ集積回路の高周波信号端子に接続される第１、第２および第３の高周波信号伝送線路を備え、第３の高周波信号伝送線路は、第１、２の高周波信号伝送線路に対して直交する方向に配置されると共に、電源供給用パターンと同じ側でキャビティ内に形成され、多層基板には、内側にメッキが施されグランドに接続されたビアホールが形成されており、ビアホールはキャビティ内において横断面が半円状の半割り部となり、この半割り部がキャビティの側壁に延在するように設けたものである。
【０００８】
また、この発明に係る多層基板を用いた高周波回路パッケージは、キャビティを複数個有し、これらキャビティ内に実装されているモノリシックマイクロウェイブ集積回路が各々内層高周波伝送線路により接続されているものである。
さらに、モノリシックマイクロウェイブ集積回路間を接続する内層高周波伝送線路に、受動素子パターンを形成したものである。
【０００９】
【発明の実施の形態】
参考形態
図１はこの発明の基本的な概念を理解するための参考形態を示すもので、図１（ａ）はその上面図、図１（ｂ）は（ａ）のＢ−Ｂ線断面図、図１（ｃ）は半割り部の横断面図、図１（ｄ）はビアホールの横断面図、図１（ｅ）は半割り部の他の例の横断面図である。図において、１ａは半導体素子であるが、以下の説明は半導体素子が、モノリシックマイクロウェイブ集積回路の場合について説明する。１ｂはモノリシックマイクロウェイブ集積回路実装パターンである。１ｃはキャビティ内電源供給パターンで、このキャビティ内電源供給パターン１ｃは、モノリシックマイクロウェイブ集積回路の片側に配置されている。１ｄはキャビティ内高周波信号伝送線路（マイクロストリップ線路）、１ｅ、１ｆはワイヤボンディングである。１ｇは内層電源供給パターン、１ｈは内層高周波信号伝送線路（トリプレート線路）、１ｉは外部接続電源供給パターン、１ｊは外部接続高周波信号伝送線路（マイクロストリップ線路）である。
【００１０】
１ｋ〜１ｏは誘電体基板であり、多層基板が構成されている。この多層基板内にキャビティが設けられ、このキャビティ内にモノリシックマイクロウェイブ集積回路が実装されるので、この多層基板を、高周波回路パッケージの本体部と呼ぶことにする。
１ｐはキャビティで、誘電体基板１ｋ及び１ｌをくり抜いて形成されている。断面形状は、図１（ａ）から分かるように逆凸字状をしており、その周壁面は誘電体基板１ｋに形成されると共に、誘電体基板１ｌにも形成される。底面は誘電体基板１ｍにより形成される。なお、このキャビティは、誘電体基板１ｋのみをくり抜く場合もあり、１ｋ〜１ｍに渡ってくり抜く場合もある。
１ｒ、１ｓはビアホールであり、１ｔはグランド用の裏面メッキである。
【００１１】
１ｑは半割り部付きビアホールで、誘電体基板１ｌ〜１ｏの部分は、内側にメッキが施され、裏面メッキ１ｔへ接続された通常のビアホール１ｑ１であり、その横断面は図１（ｄ）に示すように円形である。誘電体基板１ｋの部分は、半割り部１ｑ２で、その横断面は図１（ｃ）に示すように半円形である。即ち、半割り部付きビアホール１ｑは、ビアホール１ｑ１に横断面が半円状の半割り部１ｑ２を延在させた形状をしている。また、半割り部１ｑ２は、先に、誘電体基板１ｋ〜１ｏに通常のビアホールを形成した後、キャビティ１ｐを削ることにより形成される。従って、半割り部１ｑ２は、キャビティ１ｐの周壁面１ｐ１で半割りされると共に誘電体基板１ｋ内に存在していることになる。
【００１２】
また、参考形態では、ビアホールは、孔の内側に施されたメッキ金属で充填されているので、半割り部１ｑ２は、（ｃ）図のように半円形になるが、孔の内側は中空でもよい。この場合は半割り部１ｑ２の横断面は、（ｅ）図のように円弧状になる。なお、半割り部１ｑ２の横断面は、正確な半円である必要はなく、半円より小さくてもよい。キャビティ１ｐの周壁面１ｐ１が、グランドと同電位にできればよい。また、この明細書では、ｃ）図の半円形、（ｅ）図の円弧状の両者を含めて半円状と呼ぶことにする。
なお、半割り部付きビアホールを、以下半割りのビアホールと記す。
また、半割りのビアホール１ｑ、ビアホール１ｒ，１ｓの配置を、図１（ａ）では、透視図的に単に円で示している。半割りのビアホール１ｑは、半割り部１ｑ２がキャビティ１ｐの周壁面１ｐ１の複数箇所に配置され、周壁面１ｐ１はグランドと同電位に保たれている。
【００１３】
以下、参考形態における多層基板を用いた高周波回路パッケージの構成及び特徴について説明する。モノリシックマイクロウェイブ集積回路１ａは、誘電体基板１ｍにおいてキャビティ１ｐの底面に相当する部分に作られた金メッキパターン１ｂ上に実装される。この金メッキパターン１ｂは、グランドと同電位に実装されているビアホール１ｓを介して裏面メッキ１ｔと接続される。また、これら誘電体基板１ｋ〜１ｏの厚みは任意であり、多層基板の構成数も任意である。
【００１４】
また、モノリシックマイクロウェイブ集積回路１ａの高周波信号端子は、誘電体基板１ｌに作られたキャビティ内高周波信号伝送線路（マイクロストリップ線路）１ｄにワイヤボンディング１ｆ等で接続される。キャビティ内高周波信号伝送線路１ｄは、内層高周波信号伝送線路（トリプレート線路）１ｈを介して外部接続高周波信号伝送線路（マイクロストリップ線路）１ｊと繋がっている。また、モノリシックマイクロウェイブ集積回路１ａの電源供給端子は、誘電体基板１ｌに作られたキャビティ内電源供給パターン１ｃにワイヤボンディング１ｅ等で接続される。キャビティ内電源供給パターン１ｃは、キャビティ１ｐ内の片側に１つまたは、複数配置されており、内層電源供給パターン１ｇを介して外部接続電源供給パターン１ｉと繋がっている。
【００１５】
また、キャビティ１ｐは、誘電体基板１ｋ〜１ｍによって構成されており、誘電体基板１ｋは、キャビティ１ｐを構成している周壁に裏面メッキ１ｔへ接続された半割りのビアホール１ｑを備え、かつ、上面の金メッキ部から裏面メッキ１ｔへ接続されたビアホール１ｒを備えている。
【００１６】
このように、参考形態では、多層基板を用いた高周波回路パッケージのキャビティ１ｐの周壁面にグランドと接続された半割りのビアホール１ｑを備えることにより、導波管モードによる共振周波数の制限を高くできることを特徴とする。
かつ、キャビティ内の片側にキャビティ内電源供給パターン１ｃを配置し、キャビティの幅寸法Ａを小さくすることにより、導波管モードによる共振周波数の制限を高くできることを特徴とする。
【００１７】
ここで、共振周波数の制限とは、パッケージのキャビティ内でその特性を問題なく、特性に劣化なく使用できるモノリシックマイクロウェイブ集積回路等、半導体素子の上限周波数の制限のことである。光速をｃ〔ｍｍ／ｓｅｃ〕、キャビティの幅寸法をＡ〔ｍｍ〕とすると、キャビティが完全な金属導体で構成されている時の共振周波数の制限は、ｃ／Ａ〔Ｈｚ〕で決まり、Ａ＝３〔ｍｍ〕の時には、共振周波数の制限は、６０ＧＨｚとなり、モノリシックマイクロウェイブ集積回路は、６０ＧＨｚまではその特性の劣化なく使用可能となる。これにより、共振周波数の制限を高くするとは、つまり、幅寸法を小さくすることを意味する。
【００１８】
次に、半割りのビアホール１ｑを備えることにより共振周波数の制限を高くできることは、シミュレーションによる計算で分かっており、例えば、多層基板にセラミック基板を用い、キャビティ幅を２．８ｍｍ，半割りのビアホールの半径を０．１５ｍｍ，半割りのビアホールの配置間隔を０．９ｍｍとすると、共振周波数の制限は約５０ＧＨｚとなり、これに対し、半割りのビアホールの配置間隔を０．５ｍｍとすると、共振周波数の制限は約５２ＧＨｚと高くなる。ただし、キャビティが完全な金属導体で構成されている場合と比較すると、セラミック基板と半割りのビアホールとで構成されているため、完全な導波管モードを形成することができず、電磁界を完全にキャビティ内部に閉じ込めることができないため、共振周波数の制限は低くなっている。これは多層基板を用いたパッケージの性質上、当然のことである。
なお、半割りのビアホールの配置間隔は、上記の例は等間隔であるが、図１（ａ）に示すように、任意の間隔でもよい。要はキャビティ１ｐの周壁面が、グランドと同電位になるように配置すればよい。
【００１９】
なお、参考形態では、半割りのビアホールが配置されているところは、誘電体基板１ｋによって形成されるキャビティ１ｐの周壁面１ｐ１であるが、モノリシックマイクロウェイブ集積回路が実装される部分には、誘電体基板１ｌによって周壁面１ｐ２が形成されているので、さらに、この周壁面１ｐ２にも半割りのビアホールを配置してもよい。
【００２０】
実施の形態１．
図２はこの発明の実施の形態１を示すもので、図２（ａ）はその上面図、図２（ｂ）は（ａ）のＢ−Ｂ線断面図である。図において、２ａはモノリシックマイクロウェイブ集積回路、２ｂはモノリシックマイクロウェイブ集積回路実装パターン、２ｃはキャビティ内電源供給パターンである。２ｄ、２ｅはキャビティ内高周波信号伝送線路（マイクロストリップ線路）、２ｆ、２ｇはワイヤボンディング、２ｈは内層電源供給パターンである。２ｉは内層高周波信号伝送線路（トリプレート線路）、２ｊは外部接続電源供給パターン、２ｋは外部接続高周波信号伝送線路（マイクロストリップ線路）である。２ｌ〜２ｐは誘電体基板、２ｑはキャビティである。
２ｒは半割りのビアホールで、参考形態の半割りのビアホール１ｑと同じ構造のものである。即ち、ビアホール２ｒ１に横断面が半円状の半割り部１ｒ２を延在させた形状をしている。２ｓ、２ｔはビアホール、２ｕはグランド用の裏面メッキである。
【００２１】
以下、実施の形態１における多層基板を用いた高周波回路パッケージの構成及び特徴について説明する。モノリシックマイクロウェイブ集積回路２ａは、誘電体基板２ｎに作られた金メッキパターン２ｂ上に実装される。なお、金メッキパターン２ｂは、多層に積層された誘電体基板２ｌ〜２ｐによって構成された高周波回路パッケージ本体部内に形成されたキャビティ２ｑの底面になる部分、つまり誘電体基板２ｎ上で、キャビティ２ｑの底面に相当する部分に作られる。この金メッキパターン２ｂは、ビアホール２ｔを介してグランドと同電位に実装されている裏面メッキ２ｕと接続される。また、これら誘電体基板２ｌ〜２ｐの厚みは任意であり、多層基板の構成数も任意である。
【００２２】
また、モノリシックマイクロウェイブ集積回路２ａの高周波信号端子は、誘電体基板２ｍに作られたキャビティ内高周波信号伝送線路（マイクロストリップ線路）２ｄおよび、キャビティ内電源供給パターン２ｃと同じ側に配置されたキャビティ内高周波信号伝送線路（マイクロストリップ線路）２ｅにワイヤボンディング２ｇ等で接続される。キャビティ内高周波信号伝送線路２ｄ、２ｅは、内層高周波信号伝送線路（トリプレート線路）２ｉを介して外部接続高周波信号伝送線路（マイクロストリップ線路）２ｋと繋がっている。また、モノリシックマイクロウェイブ集積回路２ａの電源供給端子は、誘電体基板２ｍに作られたキャビティ内電源供給パターン２ｃにワイヤボンディング２ｆ等で接続される。キャビティ内電源供給パターン２ｃは、キャビティ２ｑ内の片側に１つまたは、複数配置されており、内層電源供給パターン２ｈを介して外部接続電源供給パターン２ｊと繋がっている。
【００２３】
また、キャビティ２ｑは、誘電体基板２ｌ〜２ｎによって構成されており、誘電体基板２ｌは、キャビティ２ｑの周壁面に裏面メッキ２ｕへ接続された半割りのビアホール２ｒを備え、かつ、上面の金メッキ部から裏面メッキ２ｕへ接続されたビアホール２ｓを備えている。
【００２４】
このように実施の形態１では、多層基板高周波回路パッケージのキャビティ２ｑ周壁面に、参考形態と同様にグランドと接続された半割りのビアホール２ｒを備えることにより、かつ、キャビティ内の片側にキャビティ内電源供給パターン２ｃおよび、キャビティ内高周波信号伝送線路（マイクロストリップ線路）２ｅを配置することで、例えば高周波信号周波数と局部信号周波数を中間周波数に変換するような、３つの高周波信号端子を有するモノリシックマイクロウェイブ集積回路に関しても、キャビティの幅寸法を小さくすることにより、導波管モードによる共振周波数の制限を高くできることを特徴とする。
【００２５】
なお、図２（ａ）では、ビアホールの図示を省略しているが、図１（ａ）と同様の配置で設けられている。
【００２６】
実施の形態２．
図３はこの発明の実施の形態２を示すもので、図３（ａ）はその上面図、図３（ｂ）は（ａ）のＢ−Ｂ線断面図である。図において、３ａ、３ｂはモノリシックマイクロウェイブ集積回路、３ｃはモノリシックマイクロウェイブ集積回路実装パターン、３ｄはキャビティ内電源供給パターンである。３ｅはキャビティ内高周波信号伝送線路（マイクロストリップ線路）、３ｆ、３ｇはワイヤボンディングである。
３ｈは内層電源供給パターン、３ｉは内層高周波信号伝送線路（トリプレート線路）、３ｊは外部接続電源供給パターン、３ｋは外部接続高周波信号伝送線路（マイクロストリップ線路）である。３ｌ〜３ｐは誘電体基板、３ｑ、３ｒはキャビティである。
３ｓは半割りのビアホールで、参考形態の半割りのビアホール１ｑと同じ構造のものである。即ち、ビアホール３ｓ１に横断面が半円状の半割り部３ｓ２を延在させた形状をしている。３ｔ、３ｕはビアホール、３ｖはグランド用の裏面メッキである。
【００２７】
以下、実施の形態２における多層基板を用いた高周波回路パッケージの構成及び特徴について説明する。モノリシックマイクロウェイブ集積回路３ａ、３ｂは、誘電体基板３ｎに作られた金メッキパターン３ｃ上に実装される。なお、金メッキパターン３ｃは、多層に積層された誘電体基板３ｌ〜３ｐによって構成された高周波回路パッケージ本体部内に形成されたキャビティ３ｑ、３ｒの底面になる部分、つまり誘電体基板３ｎ上で、キャビティ３ｑ、３ｒの底面に相当する部分に作られる。この金メッキパターン３ｃは、ビアホール３ｕを介してグランドと同電位に実装されている裏面メッキ３ｖと接続される。また、これら誘電体基板３ｌ〜３ｐの厚みは任意であり、多層基板の構成数も任意である。
【００２８】
また、モノリシックマイクロウェイブ集積回路３ａ、３ｂの高周波信号端子は、誘電体基板３ｍに作られたキャビティ内高周波信号伝送線路（マイクロストリップ線路）３ｅにワイヤボンディング３ｇ等で接続される。キャビティ内高周波信号伝送線路３ｅは、内層高周波信号伝送線路（トリプレート線路）３ｉを介して外部接続高周波信号伝送線路（マイクロストリップ線路）３ｋと繋がっている。また、モノリシックマイクロウェイブ集積回路３ａ、３ｂの電源供給端子は、誘電体基板３ｍに作られたキャビティ内電源供給パターン３ｄにワイヤボンディング３ｆ等で接続される。キャビティ内電源供給パターン３ｄは、キャビティ３ｑ、３ｒ内の片側に１つまたは、２つ以上、つまり複数配置されており、内層電源供給パターン３ｈを介して外部接続電源供給パターン３ｊと繋がっている。
【００２９】
また、キャビティ３ｑ、３ｒは、誘電体基板３ｌ〜３ｎによって構成されており、誘電体基板３ｌは、キャビティ３ｑ、３ｒを構成している周壁面に裏面メッキ３ｖへ接続された半割りのビアホール３ｓを備え、かつ、上面の金メッキ部から裏面メッキ３ｖへ接続されたビアホール３ｔを備えている。また、キャビティ３ｑ、３ｒ内に実装されているモノリシックマイクロウェイブ集積回路３ａ、３ｂは、内層高周波信号伝送線路（トリプレート線路）３ｉを介して繋がっている。
【００３０】
このように実施の形態２では、多層基板高周波回路パッケージのキャビティ３ｑ、３ｒ周壁面にグランドと接続された半割りのビアホール３ｓを備えることにより、かつ、キャビティ内の片側にキャビティ内電源供給パターン３ｄを配置してキャビティの幅寸法を小さくすることにより、導波管モードによる共振周波数の制限を高くできることを特徴とし、また、複数のモノリシックマイクロウェイブ集積回路３ａ、３ｂを各々キャビティ３ｑ、３ｒに実装することにより、パッケージ内の各モノリシックマイクロウェイブ集積回路間の空間アイソレーションを大きくできることを特徴とする。
【００３１】
なお、図３（ａ）では、ビアホールの図示を省略しているが、キャビティ３ｑ及び３ｒそれぞれについて、図１（ａ）と同様の配置で設けられている。
【００３２】
実施の形態３．
図４はこの発明の実施の形態３を示すもので、図４（ａ）はその上面図、図４（ｂ）はその断面図である。図において、４ａ、４ｂはモノリシックマイクロウェイブ集積回路、４ｃはモノリシックマイクロウェイブ集積回路実装パターン、４ｄはキャビティ内電源供給パターンである。４ｅはキャビティ内高周波信号伝送線路（マイクロストリップ線路）、４ｆ、４ｇはワイヤボンディング、４ｈは内層電源供給パターン、４ｉは内層高周波信号伝送線路（トリプレート線路）である。４ｊは外部接続電源供給パターン、４ｋは外部接続高周波信号伝送線路（マイクロストリップ線路）、４ｌ〜４ｐは誘電体基板、４ｑ、４ｒはキャビティである。
４ｓは半割りのビアホールで、参考形態の半割りのビアホール１ｑと同じ構造のものである。即ち、ビアホール４ｓ１に横断面が半円状の半割り部４ｓ２を延在させた形状をしている。４ｔ、４ｕはビアホール、４ｖはグランド用の裏面メッキである。４ｗは内層受動素子パターンである。
【００３３】
以下、実施の形態３における多層基板を用いた高周波回路パッケージの構成及び特徴について説明する。モノリシックマイクロウェイブ集積回路４ａ、４ｂは、誘電体基板４ｎに作られた金メッキパターン４ｃ上に実装される。なお、金メッキパターン４ｃは、多層に積層された誘電体基板４ｌ〜４ｐによって構成された高周波回路パッケージ本体部内に形成されたキャビティ４ｑ、４ｒの底面になる部分、つまり誘電体基板４ｎ上で、キャビティ４ｑ、４ｒの底面に相当する部分に作られる。この金メッキパターン４ｃは、ビアホール４ｕを介してグランドと同電位に実装されている裏面メッキ４ｖと接続される。また、これら誘電体基板４ｌ〜４ｐの厚みは任意であり、多層基板の構成数も任意である。
【００３４】
また、モノリシックマイクロウェイブ集積回路４ａ、４ｂの高周波信号端子は、誘電体基板４ｍに作られたキャビティ内高周波信号伝送線路（マイクロストリップ線路）４ｅにワイヤボンディング４ｇ等で接続される。キャビティ内高周波信号伝送線路４ｅは、内層高周波信号伝送線路（トリプレート線路）４ｉを介して外部接続高周波信号伝送線路（マイクロストリップ線路）４ｋと繋がっている。また、モノリシックマイクロウェイブ集積回路４ａ、４ｂの電源供給端子は、誘電体基板４ｍに作られたキャビティ内電源供給パターン４ｄにワイヤボンディング４ｆ等で接続される。キャビティ内電源供給パターン４ｄは、キャビティ４ｑ、４ｒ内の片側に１つまたは、２つ以上、つまり複数配置されており、内層電源供給パターン４ｈを介して外部接続電源供給パターン４ｊと繋がっている。
【００３５】
また、キャビティ４ｑ、４ｒは、誘電体基板４ｌ〜４ｎによって構成されており、誘電体基板４ｌは、キャビティ４ｑ、４ｒを構成している周壁面に裏面メッキ４ｖへ接続された半割りのビアホール４ｓを備え、かつ、上面の金メッキ部から裏面メッキ４ｖへ接続されたビアホール４ｔを備えている。また、キャビティ４ｑ、４ｒ内のモノリシックマイクロウェイブ集積回路４ａ、４ｂ間を接続する内層高周波伝送線路には、内層受動素子パターン４ｗが繋がっている。内層受動素子には、例えば、所望の阻止帯域周波数に対して約４分の１波長の長さを持つオープンスタブで構成された、帯域阻止フィルタ等がある。
【００３６】
このように実施の形態３では、多層基板を用いた高周波回路パッケージのキャビティ４ｑ、４ｒの周壁面にグランドと接続された半割りのビアホール４ｓを備えることにより、かつ、キャビティ内の片側にキャビティ内電源供給パターン４ｄを配置してキャビティの幅寸法を小さくすることにより、導波管モードによる共振周波数の制限を高くできることを特徴とし、また、キャビティ４ｑ、４ｒ間の内層を利用して、受動素子パターンを構成することにより、パッケージに実装する素子数を削減できることを特徴とする。
【００３７】
なお、図４（ａ）では、ビアホールの図示を省略しているが、キャビティ４ｑ及び４ｒそれぞれについて、図１（ａ）と同様の配置で設けられている。
【００３８】
なお、実施の形態１〜３では、高周波回路がモノリシックマイクロウェイブ集積回路の場合について説明したが、高周波回路が例えばハイブリッド集積回路の場合でも同様の効果が得られる。しかし、導波管モードによる共振周波数の制限は、マイクロ波帯、ミリ波帯以上の高周波帯において、より高くする要求が発生するので、モノリシックマイクロウェイブ集積回路の場合特に有効である。
また、実施の形態１〜３では、キャビティを塞ぐ蓋を設けていないが、蓋を設ければ共振周波数の制限の他にも、電波の閉じ込め・漏れ出し、外部からの電波の遮蔽等を実現することができる。
【００３９】
【発明の効果】
この発明は以上説明したとおり、複数の誘電体基板を積層した多層基板で構成され、前記多層基板の一方の面に、１層の誘電体基板又は隣接する複数層の誘電体基板をくり抜いて形成されたキャビティを有するパッケージ本体部と、少なくとも半導体素子を含み、キャビティ内部に実装されているモノリシックマイクロウェイブ集積回路と、このモノリシックマイクロウェイブ集積回路の片側に配置されるようキャビティ内に形成された電源供給用パターンと、モノリシックマイクロウェイブ集積回路の高周波信号端子に接続される第１、第２および第３の高周波信号伝送線路を備え、第３の高周波信号伝送線路は、第１、２の高周波信号伝送線路に対して直交する方向に配置されると共に、電源供給用パターンと同じ側でキャビティ内に形成され、多層基板には、内側にメッキが施されグランドに接続されたビアホールが形成されており、ビアホールはキャビティ内において横断面が半円状の半割り部となり、この半割り部がキャビティの側壁に延在するように設けたものであるから、３つの高周波信号端子を有するモノリシックマイクロウェイブ集積回路に関しても、キャビティの幅寸法を小さくすることにより、導波管モードによる共振周波数の制限を高くできる、という効果を有する。
【図面の簡単な説明】
【図１】  この発明の参考形態を示す上面図および断面図である。
【図２】  この発明の実施の形態１を示す上面図および断面図である。
【図３】  この発明の実施の形態２を示す上面図および断面図である。
【図４】  この発明の実施の形態３を示す上面図および断面図である。
【図５】  従来の多層基板を用いた高周波波回路パッケージを示す斜視図および断面図である。
【符号の説明】
１ａ  モノリシックマイクロウェイブ集積回路、
１ｂ  モノリシックマイクロウェイブ集積回路実装パターン、
１ｃ  キャビティ内電源供給パターン、
１ｄ  キャビティ内高周波信号伝送線路（マイクロストリップ線路）、
１ｅ、１ｆ  ワイヤボンディング、１ｇ  内層電源供給パターン、
１ｈ  内層高周波信号伝送線路（トリプレート線路）、１ｉ  外部接続電源供給パターン、１ｊ  外部接続高周波信号伝送線路（マイクロストリップ線路）、
１ｋ〜１ｏ  誘電体基板、１ｐ  キャビティ、１ｑ  半割りのビアホール、
１ｒ，１ｓ  ビアホール、１ｔ  裏面メッキ。
【図１】
0004082885.tif 000002
【図２】
0004082885.tif 000003
【図３】
0004082885.tif 000004
【図４】
0004082885.tif 000005
【図５】
0004082885.tif 000006