(57)【特許請求の範囲】
【請求項１】
試験測定機器に用いる再ロード可能なワード・レコグナイザであって、
基準値を表すデジタル基準ワードを受ける入力端と、被試験回路から取り込んだデジタル・データ・ワードを受ける入力端と、出力端とを有し、上記デジタル・データ・ワード及び上記デジタル基準ワードの比較に応じて上記出力端から出力信号を発生するデジタル・ワード比較ユニットと、
再ロード・ストローブ信号を受ける入力端と、上記デジタル・データ・ワードを新たな上記デジタル基準ワードとして受ける入力端と、上記デジタル・ワード比較ユニットの上記デジタル基準ワード用の上記入力端に結合され上記デジタル基準ワードを上記デジタル・ワード比較ユニットに供給する出力端とを有するレジスタとを具え、
上記再ロード・ストローブ信号に応じて上記デジタル・データ・ワードを上記新たなデジタル基準ワードとして上記レジスタに蓄積することを特徴とするワード・レコグナイザ。
【請求項２】
上記試験測定機器がロジック・アナライザであることを特徴とする請求項１のワード・レコグナイザ。
【請求項３】
上記デジタル・データ・ワードを受ける入力端と、遅延させた上記デジタル・データ・ワードを上記新たなデジタル基準ワードとして出力する出力端とを有する遅延ユニットを更に具えたことを特徴とする請求項２のワード・レコグナイザ。
【請求項４】
特定のデータ取り込みを開始する前のみに、第１基準値でプログラム可能な第１ワード・レコグナイザと、
上記特定のデータ取り込みを開始する前のみに、第２基準値でプログラム可能な第２ワード・レコグナイザと、
再ロード可能なワード・レコグナイザとを具え、
該再ロード可能なワード・レコグナイザは、
可変基準値を表すデジタル基準ワードを受ける入力端と、上記特定のデータ取込みの期間中に被試験回路から取り込んだデジタル・データ・ワードを受ける入力端と、出力端とを有し、上記デジタル・データ・ワード及び上記デジタル基準ワードの比較に応じて上記出力端から出力信号を発生するデジタル・ワード比較ユニットと、
再ロード・ストローブ信号を受ける入力端と、上記デジタル・データ・ワードを新たな上記デジタル基準ワードとして受ける入力端と、上記デジタル・ワード比較ユニットの上記デジタル基準ワード用の上記入力端に結合され上記デジタル基準ワードを上記デジタル・ワード比較ユニットに供給する出力端とを有するレジスタとを具え、
上記再ロード・ストローブ信号に応じて上記デジタル・データ・ワードを上記新たなデジタル基準ワードとして上記レジスタに蓄積する
ことを特徴とするロジック・アナライザ。
【請求項５】
上記第１及び第２ワード・レコグナイザは、上記第１基準値及び上記第２基準値として同じ特定の外部ＲＡＭアドレスによりプログラムされ、
上記再ロード可能なワード・レコグナイザは、上記新たなデジタル基準ワードとして一連のデータ・パターンによりプログラムされ、
上記ロジック・アナライザは、複数の記憶場所を有する上記外部ＲＡＭの各記憶場所に上記データ・パターンの各々を書き込み、上記記憶場所の各々から上記データ・パターンを読み出して、上記外部ＲＡＭの試験を行い、
上記再ロード可能なワード・レコグナイザは、上記特定の外部ＲＡＭアドレスが生じたときに上記データ・パターンを蓄積し、上記特定ＲＡＭアドレスから読み出したデータを上記蓄積されたデータ・パターンと比較し、この比較の結果が偽の場合にエラー信号を発生することを特徴とする請求項４のロジック・アナライザ。
【請求項６】
上記比較の結果が真の場合に、上記一連のデータ・パターンの次のデータ・パターンを選択して、上記外部ＲＡＭの上記記憶場所に書き込み、この記憶場所から読み出すことを特徴とする請求項５のロジック・アナライザ。
【請求項７】
試験測定機器に用いる再ロード可能なワード・レコグナイザ装置であって、
第１基準値を表す第１デジタル基準ワードを受ける入力端と、被試験回路から取り込んだデジタル・データ・ワードを受ける入力端と、出力端とを有し、この出力端から上記デジタル・データ・ワード及び上記第１デジタル基準ワードの比較に応じて出力信号を発生する第１デジタル・ワード比較ユニットと、
上記第１デジタル基準ワードを蓄積し、蓄積された上記第１デジタル基準ワードを上記第１デジタル・ワード比較ユニットに供給する第１レジスタと、
第２基準値を表す第２デジタル基準ワードを受ける入力端と、上記被試験回路から取り込んだ上記デジタル・データ・ワードを受ける入力端と、出力端とを有し、この出力端から上記デジタル・データ・ワード及び上記第２デジタル基準ワードの比較に応じて出力信号を発生する第２デジタル・ワード比較ユニットと、
上記被試験回路から取り込んだ上記デジタル・データ・ワードを上記第２デジタル基準ワードとして受ける入力端と、再ロード・ストローブ信号を受ける入力端と、上記第２デジタル基準ワードを上記第２デジタル・ワード比較ユニットに供給する出力端とを有する第２レジスタとを具え、
上記第１デジタル・ワード比較ユニットからの出力信号に応じた上記ストローブ信号に応答して、上記第２レジスタは、上記被試験回路から取り込んだ上記デジタル・データ・ワードを上記第２デジタル基準ワードとして蓄積することを特徴とするワード・レコグナイザ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、一般に、ロジック・アナライザなどの試験測定機器に用いるためのワード・レコグナイザに関し、特に、データを取り込み期間中に再ロード可能なワード・レコグナイザ、及びかかるワード・レコグナイザを用いたロジック・アナライザに関する。
【０００２】
【従来の技術】
ロジック・アナライザは、デジタル（データ）ワードを取り込む多数の入力チャネルを有し、取り込んだデジタル・ワードを処理し、表示する試験測定機器である。ロジック・アナライザは、ワード・レコグナイザ（特定ワードを認識する回路）を具えており、かかるワード・レコグナイザは、入力の取り込みデータと比較される基準値でプログラムされる。ユーザは、基準値が入力データの値と一致した条件でトリガすることを望むので、データ取り込みを開始する前に、ワード・レコグナイザの「基準値」を予めプログラムして、データを取り込んでいる期間中、かかる基準値を変化させない。ワード・レコグナイザには、マスク機能、即ち、選択したチャネルをディスエーブルする（無効にする）機能があり、取り込みデータを基準データと比較する際に、これらマスクされたチャネルを無視する点に留意されたい。
【０００３】
【発明が解決しようとする課題】
しかし、従来のワード・レコグナイザ（例えば、非特許文献１参照）は、次の問題を解決できない。ランダム・アクセス・メモリ（ＲＡＭ）診断ルーチンにおいて、データ・パターンをＲＡＭの総ての記憶場所に書き込み、これら記憶場所の各々からデータを読み出す。次に、このルーチンは、結果（即ち、ＲＡＭがこのチェックをパスしたか否か）をリポートし、次のパターンでもこの処理を繰り返す。エラーが検出された場合、データがＲＡＭに書き込まれるときに問題が生じたのか、又は、データをＲＡＭから読み出すときに問題が生じたのかが判らない。ＲＡＭは、重ね書きされるので、ＲＡＭを試験して、正しいデータを蓄積しているかを判断できない。トリガ・プログラムを書き込んで、ＲＡＭに書き込まれたデータが、ＲＡＭから読み出されたデータと同じかを照合し、また、これらデータが同じでないときにロジック・アナライザをトリガすることが好まれている。従来のロジック・アナライザでは、データ・パターンが変化するため、かかる処理が可能ではなかった。これは、ワード・レコグナイザの「基準値」を意味のある値でプログラムできなかったことを意味する。
【０００４】
【非特許文献１】
本願出願人のテクトロニクス社が２０００年に発行した「テスト・メージャメント・アンド・モニターリング・プロダクト・カタログ２００１」の第１２８ページ〜第１５３ページ
【０００５】
したがって、本発明は、被試験回路からのデータ取り込み期間中に、意味のある値を基準値として再ロードできるワード・レコグナイザと、かかるワード・レコグナイザを用いたロジック・アナライザを提供するものである。
【０００６】
【課題を解決するための手段】
本発明は、試験測定機器に用いる再ロード可能なワード・レコグナイザであって；基準値を表すデジタル基準ワードを受ける入力端と、被試験回路から取り込んだデジタル・データ・ワードを受ける入力端と、出力端とを有し、デジタル・データ・ワード及びデジタル基準ワードの比較に応じて出力端から出力信号を発生するデジタル・ワード比較ユニット（２２０）と；再ロード・ストローブ信号を受ける入力端と、デジタル・データ・ワードを新たなデジタル基準ワードとして受ける入力端と、デジタル・ワード比較ユニットのデジタル基準ワード用の入力端に結合されデジタル基準ワードをデジタル・ワード比較ユニットに供給する出力端とを有するレジスタ（２２５）とを具え；再ロード・ストローブ信号に応じてデジタル・データ・ワードを新たなデジタル基準ワードとしてレジスタに蓄積することを特徴としている。
また、本発明のロジック・アナライザは；特定のデータ取り込みを開始する前のみに、第１基準値でプログラム可能な第１ワード・レコグナイザ（３５５、３５０）と；特定のデータ取り込みを開始する前のみに、第２基準値でプログラム可能な第２ワード・レコグナイザ（３１５、３１０）と；再ロード可能なワード・レコグナイザ（３２０、３２５）とを具え；この再ロード可能なワード・レコグナイザは；可変基準値を表すデジタル基準ワードを受ける入力端と、特定のデータ取込みの期間中に被試験回路から取り込んだデジタル・データ・ワードを受ける入力端と、出力端とを有し、デジタル・データ・ワード及びデジタル基準ワードの比較に応じて出力端から出力信号を発生するデジタル・ワード比較ユニット（３２０）と；再ロード・ストローブ信号を受ける入力端と、デジタル・データ・ワードを新たなデジタル基準ワードとして受ける入力端と、デジタル・ワード比較ユニットのデジタル基準ワード用の入力端に結合されデジタル基準ワードをデジタル・ワード比較ユニットに供給する出力端とを有するレジスタ（３２５）とを具え；再ロード・ストローブ信号に応じてデジタル・データ・ワードを新たなデジタル基準ワードとしてレジスタに蓄積することを特徴としている。
さらに、本発明は、試験測定機器に用いる再ロード可能なワード・レコグナイザ装置であって；第１基準値を表す第１デジタル基準ワードを受ける入力端と、被試験回路から取り込んだデジタル・データ・ワードを受ける入力端と、出力端とを有し、この出力端からデジタル・データ・ワード及び第１デジタル基準ワードの比較に応じて出力信号を発生する第１デジタル・ワード比較ユニット（３１０）と；第１デジタル基準ワードを蓄積し、蓄積された第１デジタル基準ワードを第１デジタル・ワード比較ユニットに供給する第１レジスタ（３１５）と；第２基準値を表す第２デジタル基準ワードを受ける入力端と、被試験回路から取り込んだデジタル・データ・ワードを受ける入力端と、出力端とを有し、この出力端からデジタル・データ・ワード及び第２デジタル基準ワードの比較に応じて出力信号を発生する第２デジタル・ワード比較ユニット（３２０）と；被試験回路から取り込んだデジタル・データ・ワードを第２デジタル基準ワードとして受ける入力端と、再ロード・ストローブ信号を受ける入力端と、第２デジタル基準ワードを第２デジタル・ワード比較ユニットに供給する出力端とを有する第２レジスタ（３２５）とを具え；第１デジタル・ワード比較ユニットからの出力信号に応じたストローブ信号に応答して、第２レジスタは、被試験回路から取り込んだデジタル・データ・ワードを第２デジタル基準ワードとして蓄積することを特徴としている。
【０００７】
本発明の実施例は、ロジック・アナライザなどの試験測定機器に関し、かかる試験測定機器は、少なくとも１個のワード・レコグナイザを具えている。データを取り込んでいる期間中に、現在取り込んだデータ・サンプルによるトリガ・マシンにより、ワード・レコグナイザの基準値をロードできる。メモリ試験を行うのに有用な第２実施例では、再ロード可能なワード・レコグナイザを２個の従来のワード・レコグナイザと共同させて使用する。第３実施例においては、遅延ユニットを用いて、遅延された入力データ・ワードを基準ワードとして供給する。第４実施例においては、オフセット・レジスタ及び加算器を用いて、データ・ワードを蓄積する前に、これらデータ・ワードを変更している。第５実施例では、被試験装置から取り込んだデータ・ストリームから受けたスタック・ベースの変数と、再ロード可能なサブルーチンのベース・アドレスとを略直接的に用いている。
【０００８】
【発明の実施の形態】
図１は、本発明に好適なロジック・アナライザのトリガ部分１００を示す。入力チャネル回路１１０は、複数の入力データ・チャンネルを介して、被試験回路からのデジタル・ワードを取り込む取り込み回路を含んでいる。なお、本明細書では、デジタル・データやアドレス・データなどを包括的にデジタル・ワードと呼ぶ。ユーザ・システム（被試験回路）から取り込んだデジタル・データ（デジタル・ワード）は、イベント回路１２０に供給される。イベント回路１２０は、ワード・レコグナイザ、レンジ・レコグナイザ（特定レンジを認識する回路）、トランジション検出器（特定の遷移を検出する回路）などを含んでいる。本発明を説明するために、以下にワード・レコグナイザのみを記述する。
【０００９】
イベント回路１２０の出力信号をトリガ・マシン（即ち、トリガ回路）１３０に供給する。トリガ回路１３０は、トリガしたり、蓄積したりする時点を判断すると共に、再ロード可能なワード・レコグナイザ（詳細は、図２を参照して後述する）に現在のデータ・サンプル（取り込んだデータ）をロードする時点を判断する。適切な時に、トリガ回路１３０は、イベント回路１２０に供給するための再ロード信号を発生する。遅延回路１４０は、イベント回路１２０及びトリガ回路１３０による遅延と一致させるために、入力データを遅延させる。この遅延により、データがトリガ回路１３０の出力信号と時間的に一致して、適切なデータ蓄積、即ち、ワード・レコグナイザの適切な再ロードが可能となる。トリガ回路の別の機能は、ブロック１９０に示してあるように、トリガ機能、蓄積機能、他のトリガ・マシン機能の制御である。
【００１０】
図２は、図１のイベント回路１２０内に存在する少なくともいくつかの部分（ワード・レコグナイザ装置）２００を示す。部分２００は、第１デジタル・ワード比較ユニット２１０と、予めプログラム可能な基準値用レジスタ（基準ブロック）２１５と、第２デジタル・ワード比較ユニット２２０と、再プログラム可能な基準値用レジスタ２２５とを含んでいる。第１デジタル・ワード比較ユニット２１０は、従来のワード・レコグナイザ用比較ユニットである。それ自体は、入力チャネル回路１１０を介して受けた入力データを、予めプログラムされ基準ブロック２１５に蓄積された値と比較する。データ取り込みが始まる前に、所定の「基準値」が基準ブロック２１５にロードされる。その後、この予めプログラムされた基準値は、全体のデータが取り込まれる期間中、変化しないで維持される。デジタル・ワード比較ユニット２１０の出力信号は、その予めプログラムされた基準値と入力データとの間の比較結果である。よって、デジタル・ワード比較ユニット２１０及び基準値用レジスタ２１５により、ワード・レコグナイザを構成する。
【００１１】
これとは対照的に、第２デジタル・ワード比較ユニット２２０は、基準値用レジスタ（基準ブロック）２２５と共に、再ロード可能なワード・レコグナイザを構成する。第１デジタル・ワード比較ユニット２１０と同様に、第２デジタル・ワード比較ユニット２２０は、その対応する基準ブロック２２５に保持された値と入力データとを比較する。しかし、基準ブロック２１５及び２２５の各々の「基準値」は、互いに異なるが、データ値がたまたま一致した場合は別である。
【００１２】
図１及び図２を参照して、本発明の動作を説明する。動作において、入力データは、遅延回路１４０で遅延される一方、トリガ回路１３０は、イベント回路１２０内での基準データ及び現在のサンプル・データ（取り込んだデジタル・ワード）との比較結果を評価する。イベント回路１２０での比較結果が、トリガ回路１３０でプログラムされた評価基準と一致すると、トリガ回路１３０が再ロード・ストローブ信号を発生して、イベント回路１２０に供給する。この再ロード・ストローブ信号により、遅延された入力データが基準ブロック２２５に再ロードされる。再ロード可能なワード・レコグナイザ２２０−２２５は、入力デジタル・ワードの取り込み期間中に、所望に応じてしばしば、基準値を再ロードできる。
【００１３】
ＲＡＭ診断ルーチンに関して上述した問題について、本発明の他の実施例を用いて解決することができる。かかる実施例では、図３に示すように、再ロード可能なワード・レコグナイザをデジタル・ワード比較ユニット３２０及び基準ブロック３２５で構成し、２個の従来のワード・レコグナイザをデジタル・ワード比較ユニット３１０及び基準ブロック３１５と、デジタル・ワード比較ユニット３５０及び基準ブロック３５５とで構成する。図２及び図３において、下２桁が同じ参照番号で示すブロックは、同じ機能を果たすので、詳細な説明は省略する。なお、ブロック３５０及び３５５は、ブロック３１０及び３１５と同様な機能を果たす。従来のワード・レコグナイザ用のデジタル・ワード比較ユニット３１０は、特定のＲＡＭアドレスにて「メモリへのデータ書込み」動作が生じた時に、「一致」信号を発生するように予めプログラムされている。他の従来のワード・レコグナイザ用デジタル・ワード比較ユニット３５０は、この同じアドレスにて「メモリからのデータの読み出し」動作が生じた時に「一致」信号を発生するように予めプログラムされている。再ロード可能なワード・レコグナイザ用のデジタル・ワード比較ユニット３２０では、データ・チャンネル（アドレス・チャンネルに対して）のみがイネーブル（付勢）される。トリガ回路（トリガ・マシン）１３０で実行される「トリガ・プログラム」（即ち、ロジック・アナライザをトリガするプログラム）は、デジタル・ワード比較ユニット３１０内の比較結果が真（一致）である時に、再ロード・ストローブ信号を発生する。デジタル・ワード比較ユニット３５０内の比較結果が真で、且つ、デジタル・ワード比較ユニット３２０内の比較結果が偽（不一致）である時に、トリガ・プログラムがトリガ信号を発生する。
【００１４】
動作において、特定のＲＡＭアドレスへの書込みが生じると、比較ユニット３１０の出力が真となり、再ロード可能なワード・レコグナイザの基準ブロック３２５は、この特定のＲＡＭアドレスに書き込まれたデータ値をロードする。その後、この同じアドレスから、メモリからの読み出し動作が生じる時、比較ユニット３５０の出力信号が真になる。再ロード可能なワード・レコグナイザ用の比較ユニット３２０の出力が真ならば、このアドレスでの次の読み出し又は書込み動作まで、何も生じない。再ロード可能なワード・レコグナイザ用比較ユニット３２０の出力信号が偽ならば、トリガ回路１３０がトリガを行う。ワード・レコグナイザの総ての出力信号が真である限り、再ロード可能なワード・レコグナイザ用基準ブロック３２５は、新たな値を次から次へと再ロードできる点に留意されたい。
【００１５】
本発明の要旨の範囲内で上述の本発明の実施例を改善する更に２つの実施例がある。図４は、本発明の第３実施例の簡略化されたブロック図である。かかる図４は、図１に示した総ての要素を示すと共に（図１及び図４のブロックの内、参照番号の下２桁と同じものは、同じ機能を果たす）、遅延回路４４０及びイベント回路４２０の間に配置されたマルチプレックサ（ＭＵＸ）４５０を含んでいる。このマルチプレックサ４５０は、入力チャネルが基準値になる前に、遅延された入力チャネルのデジタル・データ（デジタル・ワード）から所望のものを選択できる。これにより、データ・バス上に存在するアドレス情報のみを、比較のために、取り出すことができる、即ち、アドレス・チャネルに対してマッピングができる。
【００１６】
本発明を改善した次の実施例を図５に示す。図５の実施例は、図１の総ての要素を含んでいると共に（図１及び図５のブロックの内、参照番号の下２桁と同じものは、同じ機能を果たす）、オフセット・レジスタ５７０及び加算器ユニット５６０も含んでいる。これらは、遅延回路５４０及びイベント回路５２０の間に配置されている。オフセット・レジスタ５７０の値ｎ（任意の整数）は、データが取り込まれる前にロードされ、遅延されたデータが基準値として再ロードされる前に、この遅延されたデータに加算される。この改善は、非常に有用である。例えば、オフセット・レジスタ５７０に蓄積された値を５と仮定する。この場合、サブルーチンにおいて、５番目ライン毎の追跡ができる。さらに、サブルーチンのアドレスが変化すると、再ロード動作が生じる時に、遅延されたデータ値が新たなベース・アドレス情報となる。
【００１７】
図６は、本発明の他の実施例に基づくロジック・アナライザ６００のフロント・エンド（入力部）の簡略化されたブロック図である。プローブ６１０は、被試験装置からのデジタル（データ）ワードを取り込み、これらデジタル・ワードを従来のデータ・パイプラインに供給する。このデータ・パイプラインは、複数のフリップ・フロップ（Ｆ／Ｆ）回路を具えている。なお、フリップ・フロップ回路６２０ａ、６２０ｂ、６２０ｃは、明示的に示されているが、点線により中間を省略して示している。このパイプラインは、最終的に、取り込んだデータをメモリ６３０に供給する。クロック・ステート・マシン６４０は、遅延段６５０ａ、６５０ｂで示す複数の遅延段から成るクロック遅延チェーンを介して、パイプラインのフリップ・フロップ回路にクロック信号を供給する。
【００１８】
ワード・レコグナイザによる再ロード・ステート・マシン（予め基準値が再ロードされたワード・レコグナイザを用いたステート・マシン）６６０は、パイプライン・バスをモニタして、所定のデータ・ワードの発生を認識する。フリップ・フロップ回路６２０ｂの出力端にて所定のデータ・ワードを検出すると、ワード・レコグナイザによる再ロード・ステート・マシン６６０は、基準ワードを取り込み、この基準ワードを再ロード可能なベース／オフセットのワード・レコグナイザ６７０にロードする。すなわち、再ロード・ステート・マシン６６０内のデジタル比較ユニットの出力端から、再ロード可能なベース／オフセットのワード・レコグナイザ６７０の基準ユニットが基準値を受け、この基準値を表すデジタル・データを蓄積する。なお、ベース／オフセットのワード・レコグナイザとは、図１又は図４に示すように、又は図５に示すオフセット・レジスタ５７０の値がゼロの場合に、ベース（アドレス）情報を用いた再ロード可能なワード・レコグナイザになり、図５に示すようにオフセット・レジスタ５７０がゼロ以外にオフセット値を発生する場合に、オフセット（アドレス）情報を用いた再ロード可能なワード・レコグナイザになることを指す。この方法において、再ロード可能なベース／オフセット・ワード・レコグナイザ６７０は、ほぼ直ちに（即ち、次のクロック・サイクルで素早く）新たな基準ワードを使用することができる。再ロード可能なベース／オフセット・ワード・レコグナイザ６７０は、データ・ワード検出信号を従来の形式でトリガ・マシン６８０に供給する。ワード・レコグナイザの再ロードステート・マシン６６０と再ロード可能なベース／オフセット・ワード・レコグナイザ６７０の組合せは、総てのワード・レコグナイザ値を「実時間」で「ハードウェア」内で再配置をする。
【００１９】
サブルーチン及びスタック・ベースの変数などの再配置可能なコード要素を追跡しようとする際に、図６の構成は特に有用である点に留意することが重要である。実行時にスタック・フレームが形成されてコードがロードされるまで、変数及びコードの相対アドレスのみを知るので、これは、今まで面倒な問題であった。動作において、ワード・レコグナイザによる再ロード・ステート・マシン６６０は、ソフトウェア・ルーチンを配置したり再配置するコード（即ち、再ロードされたアドレス／データ・パターン）を検索する。このコードが見つかると、新たなベース配置がパイプラインから取り込まれ、再ロード可能なベース／オフセット・ワード・レコグナイザ６７０に供給される。よって、再ロード・ステート・マシンで丁度見つかったベース・アドレスと、コンパイラから得たオフセットとが、ベース・オフセット・ワード・レコグナイザにて組合わさり、被試験装置の再配置可能なコードを追跡するのに直ちに使用可能な絶対アドレスを形成する。データ・シフト用のレジスタ・パイプラインにおけるフリップ・フロップの段数を適切なサイズにすることにより、ベース・オフセット・ワード・レコグナイザの検索を時間的に整合させ、データの確実な検索を保証し、この結果、再ロードと検索との間がゼロ待ち時間となる。
【００２０】
ハードウェア環境を用いて本発明を説明したが、かかるハードウェアは、ソフトウェアでも実行できるし、ハードウェア及びソフトウェアの組合せでも実行できるし、かかる変更は本発明の要旨の範囲内であることが当業者には理解できよう。
【００２１】
【発明の効果】
上述の如く、本発明によれば、被試験回路からのデータ取り込み期間中に、意味のある値を基準値として再ロードできるワード・レコグナイザと、かかるワード・レコグナイザを用いたロジック・アナライザを実現できる。
【図面の簡単な説明】
【図１】本発明によるロジック・アナライザのトリガ部分の簡略化したブロック図である。
【図２】図１のイベント回路の内部の詳細を表す簡略化されたブロック図である。
【図３】本発明の第２実施例の簡略化されたブロック図である。
【図４】本発明の第３実施例の簡略化されたブロック図である。
【図５】本発明の第４実施例の簡略化されたブロック図である。
【図６】本発明の第５実施例の簡略化されたブロック図である。
【符号の説明】
１１０、４１０、５１０  入力チャネル回路
１２０、４２０、５２０  イベント回路
１３０、４３０、５３０  トリガ回路
１４０、４４０、５４０  遅延回路
１９０、４９０、５９０  機能ブロック
２１５、２２５、３５５、３１５、３２５  基準ブロック
２１０、２２０、３１０、３５０  ワード・レコグナイザ比較ユニット
３２０  再ロード可能なワード・レコグナイザ比較ユニット
４５０  マルチプレックサ
５６０  加算器
５７０  オフセット・レジスタ
６１０  プローブ
６２０  フリップ・フロップ段
６３０  メモリ
６４０  クロック・ステート・マシン
６６０  ワード・レコグナイザ
６７０  再ロード可能なベース・オフセット
６８０  トリガ・マシン
【図１】
0004129160.tif 000002
【図２】
0004129160.tif 000003
【図３】
0004129160.tif 000004
【図４】
0004129160.tif 000005
【図５】
0004129160.tif 000006
【図６】
0004129160.tif 000007