(57)【特許請求の範囲】
【請求項１】
メモリアレイ（100）を読み出す方法であって、前記メモリアレイ（100）が複数のワード線（110）と複数のビット線（120）と、前記ワード線および前記ビット線の各交点にそれぞれ配置された、複数のメモリセル（130）とを含み、その方法が、
選択されたメモリセルに結合される選択されたビット線（120）を、第１のスイッチ（301〜308）を介してグランド電位に結合する第１ステップと、
前記第１ステップの後、選択されたメモリセル（130）に結合される選択されたワード線（110）に読出し電圧（Ｖｒ）を印加する第２ステップと、
前記第２ステップの後、前記選択されたメモリセルに結合される選択されたビット線（120）を、第２のスイッチ（400〜408）を介してセンシング装置（700）に結合する第３ステップと、
前記第３ステップの後、前記選択されたメモリセルに結合される選択されたビット線（120）を前記グランド電位から切り離すために、前記第１のスイッチ（301〜308）を開く第４ステップと、
前記第４ステップの後、前記センシング装置を用いて、前記選択されたメモリセルの２値状態を読み出す第５ステップとからなり、
前記第１及び前記第２のスイッチが、前記選択されたビット線の端部に結合される、方法。
【請求項２】
前記メモリセルの２値状態を読み出す第５ステップの後に、前記第１のスイッチを閉じることを含む、請求項１に記載の方法。
【請求項３】
前記メモリセルの２値状態を読み出す第５ステップの後で前記第１のスイッチを閉じた後に、前記第２のスイッチを開くことを含む、請求項２に記載の方法。
【請求項４】
選択されたワード線に読出し電圧を印加する第２ステップが、前記選択されたワード線に前記読出し電圧を結合するスイッチを閉じることを含む、請求項１に記載の方法。
【請求項５】
前記選択されたビット線の端部の電位は、前記選択されたメモリセルが前記センシング装置に結合される際に実質的に変化しない、請求項１に記載の方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本技術分野は抵抗性交点メモリデバイスに関する。より具体的には、本技術分野は読出し時間を短縮したメモリデバイスである。
【０００２】
【従来の技術】
磁気ランダムアクセスメモリ（「ＭＲＡＭ」）は１つの提案されたタイプの不揮発性メモリである。ＭＲＡＭデバイスからのデータアクセスは、ハードドライブのような従来の長期記憶装置からのデータアクセスより非常に高速である。さらに、ＭＲＡＭは、従来の長期記憶装置よりコンパクトで、消費電力が少ない。
【０００３】
図１は、ワード線１４とビット線１６との交点に抵抗性メモリセル１２を配置した従来のＭＲＡＭメモリアレイ１０を示す。ワード線１４はそのメモリアレイ１０の行に沿って水平に延び、ビット線１６はそのメモリアレイ１０の列に沿って垂直に延びている。各メモリセル１２は「１」および「０」の２値状態を格納することができる。
【０００４】
図２は従来のメモリセル１２を示す。メモリセル１２はスピン依存トンネル効果（「ＳＤＴ」）デバイスである。メモリセル１２は、ピン層（pinned layer）２４と、フリー層１８とを含む。ピン層２４は、矢印２６によって示される、固定された向きの磁化を有する。フリー層１８の磁化は、双方向の矢印２８によって示されており、フリー層１８の「磁化容易軸」に沿って、２つの方向のいずれかに向けられることができる。フリー層１８およびピン層２４の磁化の向きが同じである場合には、メモリセル１２の磁化の向きは「平行」である。磁化の向きが逆である場合には、その向きは「逆平行」である。２つの向きはそれぞれ、「１」および「０」の２値状態に対応する。
【０００５】
フリー層１８およびピン層２４は、絶縁性トンネル障壁層２０によって分離される。絶縁性トンネル障壁層２０によって、フリー層１８とピン層２４との間に、量子力学的トンネル効果が生じるようになる。トンネル効果は電子スピン依存性であり、メモリセル１２の抵抗は、フリー層１８とピン層２４との磁化の相対的な向きの関数になる。メモリセル１２の抵抗は、その向きが平行である場合には「低抵抗」値Ｒを有し、その向きが逆平行である場合には「高抵抗」値Ｒ＋ΔＲを有する。
【０００６】
メモリアレイ１０内の各メモリセル１２は、その２値状態を書込み操作によって変化させることができる。特定のメモリセル１２において交差するワード線１４およびビット線１６に供給される書込み電流は、ピン層２４に対して、フリー層１８の磁化を平行と逆平行との間で切り替える。ビット線１６を流れる電流Ｉｙは、その結果として磁界Ｈｘを生じる。電流Ｉｘがワード線１４を流れる際に同様の磁界Ｈｙが生じる。磁界ＨｘおよびＨｙを組み合わせて、メモリセル１２の磁化の向きが切り替えられる。メモリセルの磁化の変化に起因する抵抗の変化を読み出し、メモリセル１２の２値状態を判定することができる。
【０００７】
メモリアレイ１０内の各ビット線１６は、スイッチ（図示せず）に接続され、各スイッチは、センス増幅器（図示せず）の入力に接続される。選択されたメモリセル１２の２値状態、すなわち「ビット」は、特定のメモリセル１２と交差するビット線１６がセンス増幅器の入力に接続されるときに、そのメモリセル１２のワード線１４に読出し電圧を印加することにより読み出される。選択されたビット線１６をセンス増幅器に接続するスイッチは、選択されたメモリセル１２を読み出すために、交互に開閉される。
【０００８】
従来のメモリアレイ１０の読出し操作は、メモリアレイ１０がメモリセル１２の読出しの間に「整定する」ための要件によって遅くなる。選択されたビット線１６をセンス増幅器に接続するスイッチが開閉される度に、ビット線１６の端部の電位が変化するので、メモリアレイ１０は整定しなければならない。ビット線の端部の電位の変化によって、メモリセル１２の両端の電圧は、異なる平衡状態に変化する。それゆえ、読出し操作を制御するマイクロプロセッサは、読出し操作に整定時間を組み入れ、メモリセル１２の読出しの間にメモリアレイ１０が所望の平衡状態に整定できるようにしなければならない。単位時間当たりに読み出すことができるメモリセル１２が少なくなるので、整定時間は望ましくない。
【０００９】
【発明が解決しようとする課題】
したがって、メモリアレイの読出し時間を短縮することが必要とされている。
【００１０】
【課題を解決するための手段】
第１の態様によれば、メモリデバイスが短縮された読出し時間を達成する。そのメモリデバイスは、メモリセルからなるメモリアレイと、交差するワード線およびビット線とを含む。センス増幅器選択スイッチのバンクが、ビット線をセンス増幅器に選択的に結合する。センス増幅器選択スイッチのバンク内の各スイッチは、センス増幅器が選択されたメモリセルの２値状態をセンシングすることができるように閉じられ得る。読出し／書込み選択スイッチのバンクは、ビット線を、列書込み電流源と、基準電圧に選択的に結合する。読出し／書込み選択スイッチのバンク内のスイッチはそれぞれ、選択されたビット線を基準電圧に結合するために閉じられ得る。読出し操作中に、センス増幅器選択スイッチのバンクおよび読出し／書込み選択スイッチのバンクは、メモリアレイ内のビット線が等電位状態にとどまるように動作する。
【００１１】
第１の態様によれば、そのアレイは、ビット線とセンス増幅器との接続および切り離しによって不安定になることはない。センス増幅器は、基準電圧に設定されており、ビット線に対して読出し／書込みスイッチのバンクと同じ電位を提供する。メモリアレイ内のビット線が等電位状態から崩されることがないので、増幅器に対する切替えに起因する整定時間は必要とされない。したがって、読出し時間は従来のデバイスに比べて短くなる。
【００１２】
他の態様および利点は、添付図面に関連してなされる、以下の詳細な説明から明らかになるであろう。
【００１３】
【発明の実施の形態】
メモリデバイス５０が、好適な実施形態を用いて、かつ図面を用いて説明される。
【００１４】
図３はメモリデバイス５０の概略図である。メモリデバイス５０は、コントローラ５２、列デコーダ５４、行デコーダ５６、メモリアレイ１００、書込み選択スイッチのバンク２００、読出し／書込み選択スイッチのバンク３００、センス増幅器選択スイッチのバンク４００、読出し／書込み選択スイッチのバンク５００、書込み終端選択スイッチのバンク６００、およびセンス増幅器７００を含む。
【００１５】
コントローラ５２は、行デコーダ５６と列デコーダ５４とを通して、メモリデバイス５０の読出しおよび書込み操作を制御する。コントローラ５２は、行デコーダ５６に結合され、読出し／書込み（Ｒ／Ｗ）データおよびアドレスデータを含むコマンドを行デコーダ５６に送信する。行デコーダ５６はスイッチバンク５００および６００内のスイッチのゲートに結合され、コントローラ５２の命令にしたがってスイッチを開閉する。同様に、コントローラ５２は列デコーダ５４に結合され、列デコーダ５４はスイッチバンク２００、３００および４００内のスイッチのゲートに結合される。メモリデバイス５０において用いられるスイッチはトランジスタとして示される。しかしながら、たとえばＦＥＴまたはＭＯＳＦＥＴスイッチのようなスイッチ、および他のスイッチを用いることもできる。
【００１６】
メモリアレイ１００は、メモリデバイス５０のためのデータを格納する。メモリアレイ１００において、ワード線１１０が水平な行内に延び、ビット線１２０が垂直な列内に延びている。ワード線１１０は、メモリセル１３０においてビット線１２０と交差する。各メモリセル１３０は、「１」または「０」のいずれかの２値状態を格納することができる。図３には、例示のために、２４個のメモリセル１３０において交差する、３行のワード線１１０および８列のビット線１２０が示される。実際には、たとえば、１０２４×１０２４のメモリセル以上のアレイを用いることができる。図３には、具体例となるメモリセル１３０が、メモリセル１３０の周囲の取り巻く楕円形によって示される。このメモリセル１３０は、第２の行内のワード線１１０と、第５の列内のビット線１２０との交差部に存在する。
【００１７】
メモリアレイ１００内の任意のメモリセル１３０に書込みを行うために、メモリセル１３０が配置される列のビット線１２０に列書込み電流が供給され、メモリセル１３０が配置される行のワード線１１０に行書込み電流が供給される。ワード線およびビット線の書込み電流によって生じる磁界を組み合わせて、メモリセル１３０の２値状態を「０」から「１」に、およびその逆に変化させる。
【００１８】
書込み選択スイッチのバンク２００は、書込み選択スイッチ２０１、２０２、２０３、２０４、２０５、２０６、２０７、２０８を含む。各書込み選択スイッチは、メモリアレイ１００のビット線１２０に結合される。書込み選択スイッチのバンク２００によって、選択されたビット線１２０に列書込み電流が印加されるようになる。列書込み電流は、列書込み電流源２１０によって生成される。スイッチ２１２は、列書込み電流源２１０を、書込み選択スイッチのバンク２００に選択的に結合する。スイッチ２１４は、書込み選択スイッチのバンク２００をグランドに選択的に結合する。
【００１９】
読出し／書込み選択スイッチのバンク３００は、読出し／書込み選択スイッチ３０１、３０２、３０３、３０４、３０５、３０６、３０７、３０８を含む。各読出し／書込み選択スイッチは、メモリアレイ１００のビット線１２０に結合される。読出し／書込み選択スイッチのバンク３００によって、選択されたビット線１２０に列書込み電流が印加されるようになる。列書込み電流は、列書込み電流源３１０によって、読出し／書込み選択スイッチのバンク３００に供給される。列書込み電流源３１０は、スイッチ３１２を介して、読出し／書込み選択スイッチのバンク３００に選択的に結合される。読出し／書込み選択スイッチのバンク３００は、スイッチ３１４を介して、基準電圧に選択的に結合される。図３に示される実施形態では、グランドの基準電圧が用いられる。しかしながら、他の基準電圧を用いてもよい。
【００２０】
センス増幅器選択スイッチのバンク４００は、センス増幅器７００を、メモリアレイ１００のビット線１２０に選択的に結合する。センス増幅器選択スイッチのバンク４００は、スイッチ４０１、４０２、４０３、４０４、４０５、４０６、４０７、４０８を含み、各スイッチは対応するビット線１２０をセンス増幅器７００に選択的に結合する。スイッチバンク４００によって、センス増幅器７００は、選択されたメモリセル１３０の２値状態を検出できるようになる。
【００２１】
読出し／書込み選択スイッチのバンク５００は、読出し／書込み選択スイッチ５０１、５０２、５０３を含む。各読出し／書込みスイッチは、メモリアレイ１００のワード線１１０に結合される。読出し／書込み選択スイッチのバンク５００は、スイッチ５１２を介して行書込み電流源５１０に結合され、スイッチ５１４を介して読出し電圧Ｖｒに結合される。書込み終端選択スイッチのバンク６００は、スイッチ６０１、６０２、６０３を含む。書込み終端選択スイッチのバンク６００は、各ワード線１１０をグランドに選択的に結合する。行書込み電流が選択されたワード線１１０に供給されるとき、書込み終端選択スイッチのバンク６００内の対応するスイッチが閉じられ、行書込み電流が選択されたワード線１１０に流れるようになる。
【００２２】
ここで、図３および図４を参照して、メモリデバイス５０の書込み操作を説明する。図４は、メモリデバイス５０の書込み操作を示す流れ図である。
【００２３】
ステップＳ１０では、コントローラ５２が、選択されたメモリセル１３０において交差する行および列を選択する。ステップＳ１２では、コントローラ５２が、メモリデバイス５０の書込みシーケンスを開始する。ステップＳ１４では、コントローラ５２は、メモリデバイス５０内の全てのスイッチを開くように設定する。
【００２４】
ステップＳ１６では、スイッチバンク５００および６００が、メモリアレイ１００に行書込み電流を供給するためにイネーブルにされる。スイッチバンク５００および６００は、スイッチ５１２を閉じることによりイネーブルにされる。一旦、スイッチバンク５００および６００内の選択されたスイッチが閉じられると、スイッチ５１２を閉じることにより、行書込み電流が、選択されたワード線１１０に流れるようになる。
【００２５】
ステップＳ１８では、スイッチバンク２００および３００が、メモリアレイ１００に列書込み電流を供給するためにイネーブルにされる。コントローラ５２が、選択されたメモリセル１３０に「０」の状態を書き込んでいる場合には、スイッチバンク２００および３００が、スイッチ２１２、３１４を閉じることによりイネーブルにされる。この構成により、スイッチバンク２００および３００内の選択されたスイッチが閉じられた後に、列書込み電流が、列書込み電流源２１０から、選択されたビット線１２０を通り、スイッチ３１４を介してグランドまで流れるようになる。逆に、選択されたメモリセル１３０に「１」の状態が書き込まれることになる場合には、スイッチバンク２００および３００は、スイッチ２１４、３１２を閉じることによりイネーブルにされる。この構成により、スイッチバンク２００および３００内の選択されたスイッチが閉じられた後に、列書込み電流は、列書込み電流源３１０から、選択されたビット線１２０を通り、スイッチ２１４を介してグランドまで流れるようになる。
【００２６】
ステップＳ２０では、選択されたワード線１１０に行書込み電流が印加され、選択されたビット線１２０に列書込み電流が供給される。行書込み電流は、選択された行に対応するバンク５００および６００内のスイッチを閉じることにより印加される。たとえば、メモリアレイ１００の第２の行および第５の列において楕円形で指示されたメモリセル１３０の２値状態が選択される場合には、スイッチ５０２および６０２が閉じられ、行書込み電流が、第２の行内のワード線１１０に流れるようになる。
【００２７】
列書込み電流は、選択されたビット線１２０に対応するバンク２００および３００内のスイッチを閉じることにより印加される。上述の例では、スイッチ２０５および３０５が閉じられ、列書込み電流が、第５の列内のビット線１２０に流れるようになる。
【００２８】
メモリアレイ１００において、選択された行および列の交差部に配置されたメモリセル１３０は、その２値状態が書込み操作によって変更される。選択されたワード線１１０およびビット線１２０の交差部に配置される選択されたメモリセル１３０において結果として生じた磁界は、行および列書込み電流によって生成される磁界の和である。結果として生じた磁界は、選択されたメモリセル１３０の２値状態を変化させる。
【００２９】
行および列書込み電流は、概ね同時に印加されるべきである。スイッチバンク内のスイッチは、行および列書込み電流が印加されている間の短い時間だけ閉じられる。たとえば、スイッチは、約１〜１００ナノ秒の期間だけ閉じられ得る。
【００３０】
ここで、図３、図５および図６を参照して、メモリデバイス５０の読出し操作を説明する。図５は、メモリデバイス５０の読出しタイミング図であり、図６はメモリデバイス５０の読出し操作を示す流れ図である。
【００３１】
ステップＳ３２では、コントローラがメモリデバイスを読出しモードにする。この時点で、コントローラ５２は、選択されたメモリセル１３０の行および列アドレスを、行デコーダ５６および列デコーダ５４に送信することができる。アドレスの送信は、図５の読出しタイミング図の「アドレス」タイミング線に対応する。
【００３２】
ステップＳ３４では、コントローラが読出しシーケンスを開始する。ステップＳ３６では、メモリデバイス５０内の全てのスイッチが開くように設定される。
【００３３】
ステップＳ３８では、スイッチ３１４および３０１〜３０８を閉じることにより、ビット線１２０が基準電圧に接続される。基準電圧はグランドとすることができる。図５では、例示のために、バンク３００のスイッチは、「スイッチバンク３００」タイミング線において、読出しタイミング図の開始時に閉じられているものとして示される。
【００３４】
ステップＳ４０では、読出し電位Ｖｒを読出し／書込み選択スイッチのバンク５００に供給するために、スイッチ５１４が閉じられる。
【００３５】
ステップＳ４２では、選択された行に対応するスイッチバンク５００内のスイッチが閉じられ、読出し電位Ｖｒが選択されたビット線１２０に印加される。たとえば、楕円形で指示されたメモリセル１３０が読み出されることになる場合には、スイッチ５０２（第２の行に対応する）が閉じられる。それにより、読出し電位Ｖｒが、第２の行内のワード線１１０に印加される。メモリアレイ１００が整定するまで、ある時間の経過が許可される。その整定時間によって、ビット線１２０内の電流が平衡状態に達することができる。図３を参照すると、これらの電流は、選択されたワード線１１０から、選択されたワード線１１０と接触するメモリセル１３０を通って、ビット線１２０、バンク３００のスイッチ、スイッチ３１４に流れる。
【００３６】
ステップＳ４４では、選択された列に対応するスイッチバンク４００内のスイッチが閉じられる。上述の例では、スイッチ４０５が閉じられる。残りのスイッチ４０１〜４０４および４０６〜４０８は開いたままである。スイッチバンク４００内のスイッチを閉じることにより、選択された列がセンス増幅器７００に接続される。この接続は、図５の読出しタイミング図の「スイッチバンク４００」タイミング線において示される。
【００３７】
センス増幅器７００は基準電圧にある。たとえば、スイッチ３１４がグランドの基準電圧に接続される場合、センス増幅器７００は仮想グランドにいることができる。したがって、選択されたビット線１２０が結合される電位は、センス増幅器７００が接続される際に変化しない。読出し電流の電流経路の抵抗は、センス増幅器７００が接続される際に、最低限の量だけ変化する。なぜなら、経路内の概ね全ての抵抗がメモリセル１３０内に存在するためである。したがって、選択されたビット線１２０がセンス増幅器７００に接続される際に、メモリアレイ１００は実質的に邪魔されない。
【００３８】
ステップＳ４６では、選択された列に対応するスイッチバンク３００内のスイッチが開かれ、スイッチ３１４における基準電圧から選択されたビット線１２０を切り離す。スイッチバンク３００内の残りのスイッチは閉じたままである。その例では、スイッチ３０５が開かれる。
【００３９】
スイッチ３０５は開いたままであり、一方、センス増幅器７００は、スイッチ４０５を介して選択されたビット線に接続されたままである。選択されたビット線１２０がセンス増幅器７００に接続されたままであるので、ビット線１２０は基準電圧に接続されたままであり、メモリアレイ１００には最小限の外乱しか存在しない。それゆえ、メモリアレイ１００はその平衡した電位に維持される。
【００４０】
ステップＳ５０では、センス増幅器７００が、選択されたビット線１２０からの電流をセンシングし、選択されたメモリセル１３０の２値状態を判定する。２値状態は、センス増幅器７００からの出力から、コントローラ５２によって検出され得る。センス増幅器７００の出力は、選択されたメモリセル１３０の抵抗状態を示すことができる。代案として、センス増幅器７００は、支援回路を含み、２値状態を判定し、その２値状態をコントローラ５２に出力することができる。２値状態は、選択されたビット線１２０を介した電流の増減に起因して、選択されたメモリセル１３０の抵抗の変化として判定され得る。たとえば、高抵抗状態（逆平行状態）では結果として、メモリセル１３０を流れる電流は低電流になり、それは「０」の２値状態を表すことができる。低抵抗状態（平行状態）では結果として、メモリセル１３０を流れる電流は高電流になり、「１」の２値状態を表すことができる。
【００４１】
ステップＳ５２では、選択されたビット線１２０に対応するスイッチバンク３００内のスイッチが閉じられる。このスイッチを閉じることにより、選択されたビット線１２０が、スイッチ３１４を介して基準電圧に結合される。ステップＳ５４では、ビット線１２０に対応するスイッチバンク４００内のスイッチは開かれる。このスイッチを開くことにより、選択されたビット線１２０がセンス増幅器７００から切り離される。この時点で、メモリアレイ１００内の全てのビット線１２０は、スイッチ３１４を介して、基準電圧に接続される。
【００４２】
ステップＳ５２およびＳ５４のスイッチの開閉中に、選択されたビット線１２０の端部における電位は、基準電圧のままである。それゆえ、メモリアレイ１００は、その平衡した電位に維持される。
【００４３】
ステップＳ５６では、コントローラ５２は、選択された行内の異なるメモリセル１３０が読み出されることになるか否かを判定する。読み出される場合には、そのプロセスはステップＳ４４に戻る。読み出されない場合には、ステップＳ５８において、コントローラ５２は、異なる行内のメモリセル１３０が読み出されることになるか否かを判定する。読み出される場合には、そのプロセスはステップＳ４２に戻る。読み出されない場合には、読出し操作はステップＳ６０において終了される。
【００４４】
メモリアレイを読み出すことに関する上述の方法によれば、選択されたビット線１２０をセンス増幅器７００に対して接続および切り離すことに起因する、メモリアレイ１００の整定時間がなくなる。読出し操作全体を通してメモリアレイ１００がその平衡した電位に維持されるので、整定時間は不要である。ビット線１２０が、センス増幅器７００との接続および切断中に、同じ基準電圧に交互に接続されるので、平衡した電位が維持される。
【００４５】
上述の実施形態では、ビット線１２０は、スイッチバンク３００および４００を介してグランドに接続される。しかしながら、これは基準電圧の単なる一例であり、他の基準電圧を用いることもできる。
【００４６】
センス増幅器７００は、メモリデバイス５０内のメモリセル１３０の２値状態を検出するためのセンシング装置の一例である。実際には、たとえば、トランスインピーダンスセンス増幅器、電荷注入センス増幅器、差動センス増幅器、またはデジタル差動センス増幅器のような他のセンシング装置を用いることもできる。
【００４７】
メモリセル１３０の２値状態をセンシングするための１つのセンス増幅器７００が図３に示される。実際には、メモリアレイには、より多くの数のセンシング装置を結合することができる。たとえば、メモリアレイ内の各ビット線に対して１つのセンス増幅器を含むことができるか、またはメモリアレイ内の２つ以上のビット線毎に１つのセンス増幅器を含むことができる。
【００４８】
メモリアレイに「０」および「１」の状態を書き込むために流れる電流に関する規則は、任意であり、メモリデバイス５０の任意の所望の応用形態に適合するように再指定され得る。
【００４９】
メモリアレイ１００において用いられるメモリセル１３０は、読出しおよび書込み電流に応答する任意のタイプのメモリセルとすることができる。たとえば、巨大磁気抵抗（ＧＭＲ）デバイス、スピントンネル接合（ＳＴＪ）のようなメモリセル、および他のタイプのメモリセルをメモリデバイス５０に用いることもできる。
【００５０】
そのメモリデバイス５０は、幅広い応用形態に用いることができる。１つの応用形態は、ＭＲＡＭ記憶モジュールを有するコンピューティング装置とすることができる。ＭＲＡＭ記憶モジュールは、長期記憶のための１つ以上のＭＲＡＭメモリアレイを含むことができる。
【００５１】
ＭＲＡＭ記憶モジュールは、ラップトップコンピュータ、パーソナルコンピュータおよびサーバのような装置に用いることができる。
【００５２】
メモリデバイス５０が典型的な実施形態に関連して説明されたが、当業者には多くの変更形態が容易に明らかになるであろう。本開示はその変形形態を網羅することを意図している。
【００５３】
以下においては、本発明の種々の構成要件の組み合わせからなる例示的な実施形態を示す。
１．メモリアレイ（100）を読み出す方法であって、前記メモリアレイ（100）が複数のワード線（110）と複数のビット線（120）とを含み、前記ワード線および前記ビット線が複数のメモリセル（130）において交差し、その方法が、
選択されたメモリセル（130）に結合される選択されたワード線（110）に読出し電圧（Ｖｒ）を印加するステップと、
前記選択されたメモリセルに結合される選択されたビット線（120）を、第１のスイッチ（301〜308）を介して基準電圧に結合するステップと、
前記選択されたメモリセルを、第２のスイッチ（400〜408）を介してセンシング装置（700）に結合するステップと、
前記選択されたメモリセルを前記基準電圧から切り離すために、前記第１のスイッチ（301〜308）を開くステップと、及び
前記センシング装置を用いて、前記選択されたメモリセルの２値状態を読み出すステップとからなる、方法。
２．前記第１および前記第２のスイッチが、前記選択されたビット線の端部に結合され、前記第１のスイッチを開くステップが、
前記選択されたメモリセルを前記センシング装置に結合するステップの後に、前記第１のスイッチを開くことを含む、上記１に記載の方法。
３．前記第１のスイッチを開くステップが、
前記選択されたメモリセルの２値状態を読み出すステップの前に、前記第１のスイッチを開くことを含む、上記２に記載の方法。
４．前記メモリセルの２値状態を読み出すステップの後に、前記第１のスイッチを閉じることを含む、上記３に記載の方法。
５．前記メモリセルの２値状態を読み出すステップの後に、前記第２のスイッチを開くことを含む、上記４に記載の方法。
６．選択されたワード線に読出し電圧を印加するステップが、
前記選択されたワード線に前記読出し電圧を結合するスイッチを閉じることを含む、上記５に記載の方法。
７．前記選択されたメモリセルをセンシング装置に結合するステップが、
前記選択されたビット線を前記基準電圧に結合することを含む、上記６に記載の方法。
８．前記基準電圧がグランド電位である、上記７に記載の方法。
９．前記選択されたビット線の端部の電位は、前記選択されたメモリセルが前記センシング装置に結合される際に実質的に変化しない、上記２に記載の方法。
１０．前記基準電圧がグランド電位である、上記９に記載の方法。
【００５４】
【発明の効果】
上記のように、本発明によれば、メモリアレイの読出し時間を短縮することが可能になる。
【図面の簡単な説明】
【図１】従来のメモリセルアレイを示す図である。
【図２】従来のメモリセルの２値状態を示す図である。
【図３】メモリデバイスの一実施形態の概略図である。
【図４】図３に示されるメモリデバイスの書込み操作を示す流れ図である。
【図５】図３に示されるメモリデバイスの読出しタイミング図である。
【図６】図３に示されるメモリデバイスの読出し動作を示す流れ図である。
【符号の説明】
50  メモリデバイス
100  メモリアレイ
110  ワード線
120  ビット線
130  メモリセル
200  書込み選択スイッチのバンク
300  読出し／書込み選択スイッチのバンク
400  センス増幅器選択スイッチのバンク
500  読出し／書込み選択スイッチのバンク
700  センス増幅器
【図１】
0004067897.tif 000002
【図２】
0004067897.tif 000003
【図３】
0004067897.tif 000004
【図４】
0004067897.tif 000005
【図５】
0004067897.tif 000006
【図６】
0004067897.tif 000007