(57)【特許請求の範囲】
【請求項１】
物理量に応じた信号を出力する物理量センサと、前記物理量センサの特性を変化させるパラメータに応じた信号を出力するパラメータ出力手段と、前記物理量センサの出力信号および前記パラメータ出力手段の出力信号をそれぞれ１ビットディジタル信号に変換する複数のΔΣ変調器と、前記複数のΔΣ変調器から出力される各１ビットディジタル信号を重畳した多ビットディジタルデータ列をアナログ多重化して送信する変調手段と、前記変調手段から送信されるアナログ信号をもとの多ビットディジタルデータ列に復調する復調手段と、前記復調手段から出力される復調後の多ビットディジタルデータ列を構成する各ビットのディジタル信号をそれぞれ移動平均処理する複数のディジタルフィルタと、前記パラメータに対する前記物理量センサの特性を示すデータを記憶する記憶手段と、前記ディジタルフィルタによりフィルタ処理された結果得られる前記物理量センサの出力データおよび前記パラメータ出力手段の出力データに基づいて、前記記憶手段に記憶されている前記データに従って前記物理量センサの出力をトリミングする補償手段と、を備えるセンサ装置であって、
前記複数のΔΣ変調器がそれぞれ、少なくとも２個の積分器を有する２次以上のΔΣ変調器であることを特徴とするセンサ装置。
【請求項２】
前記パラメータ出力手段は、前記物理量センサの特性を変化させる温度に関する値に応じた信号を出力する温度検出回路を備えることを特徴とする請求項１記載のセンサ装置。
【請求項３】
前記温度検出回路は、前記物理量センサ近傍の温度変化に応じた信号を出力することを特徴とする請求項２記載のセンサ装置。
【請求項４】
前記パラメータ出力手段は、前記物理量センサの特性を変化させる電源電圧に関する値に応じた信号を出力する電源電圧検出回路を備えることを特徴とする請求項１乃至３の何れか一項記載のセンサ装置。
【請求項５】
前記物理量センサの少なくとも一つが、所定周期で信号を発する素子を有し、
前記複数のΔΣ変調器はそれぞれ、前記素子の発する信号を用いて前記物理量センサの出力信号又は前記パラメータ出力手段の出力信号を１ビットディジタル信号に変換することを特徴とする請求項１記載のセンサ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、物理量に応じた信号を出力する物理量センサを備えるセンサ装置に係り、特に、その物理量センサの出力をトリミングするうえで好適なセンサ装置に関する。
【０００２】
【従来の技術】
従来より、例えば特開２００１−１４３１８３号公報に開示される如く、物理量センサの出力信号をトリミングするセンサ装置が知られている。このセンサ装置は、温度に対して非線形な特性を有するセンサの出力をトリミングする補償回路を備えている。従って、かかる装置によれば、温度に対して非線形な特性を有するセンサの出力についても十分な温度補償を実現することが可能となる。
【０００３】
【発明が解決しようとする課題】
しかしながら、上記従来の装置では、補償回路はオペアンプ及び抵抗により構成されるアナログ回路であるため、その占有チップ面積が大きくなる。特に、上記従来の装置においては、補償回路がセンサの非線形特性に対応すべく多数のオペアンプ及び抵抗を備えるため、回路が複雑化し、占有チップ面積が過大となると共に、その分コストが上昇する事態が生ずる。
【０００４】
本発明は、上述の点に鑑みてなされたものであり、センサ出力のトリミングを高精度にかつ簡素な構成で実現することが可能なセンサ装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】
上記の目的は、請求項１に記載する如く、物理量に応じた信号を出力する物理量センサと、前記物理量センサの特性を変化させるパラメータに応じた信号を出力するパラメータ出力手段と、前記物理量センサの出力信号および前記パラメータ出力手段の出力信号をそれぞれ１ビットディジタル信号に変換する複数のΔΣ変調器と、前記複数のΔΣ変調器から出力される各１ビットディジタル信号を重畳した多ビットディジタルデータ列をアナログ多重化して送信する変調手段と、前記変調手段から送信されるアナログ信号をもとの多ビットディジタルデータ列に復調する復調手段と、前記復調手段から出力される復調後の多ビットディジタルデータ列を構成する各ビットのディジタル信号をそれぞれ移動平均処理する複数のディジタルフィルタと、前記パラメータに対する前記物理量センサの特性を示すデータを記憶する記憶手段と、前記ディジタルフィルタによりフィルタ処理された結果得られる前記物理量センサの出力データおよび前記パラメータ出力手段の出力データに基づいて、前記記憶手段に記憶されている前記データに従って前記物理量センサの出力をトリミングする補償手段と、を備えるセンサ装置であって、
前記複数のΔΣ変調器がそれぞれ、少なくとも２個の積分器を有する２次以上のΔΣ変調器であるセンサ装置により達成される。
【０００６】
請求項１記載の発明において、物理量センサの出力およびパラメータ出力手段の出力はそれぞれ、少なくとも２個の積分器を有する２次以上のΔΣ変調器によりオーバサンプリング１ビットディジタル信号に変換され、その後、移動平均処理される。物理量センサの出力は、移動平均処理された出力データに基づいて、記憶手段に記憶されているパラメータに対する物理量センサの特性を示すデータに従ってトリミングされる。かかる構成においては、アナログ的な補償回路は不要となるので、回路規模が過大となることは回避される。また、ΔΣ変調器においては、その次数が大きいほど、同一のオーバサンプリング比においてＳ／Ｎ比が向上するので、２次以上のΔΣ変調器は、１次のΔΣ変調器に比して入力信号を精度よくディジタルデータ化することができる。従って、物理量センサの出力のトリミングを高精度にかつ簡素な構成で実現できる。
ところで、物理量センサによる１ビットディジタル信号およびパラメータ出力手段による１ビットディジタル信号がそれぞれΔΣ変調器から別個の通信線を介してディジタルフィルタに供給されるものとすると、両者間の通信構成が複雑化する。また、両１ビットディジタル信号がΔΣ変調器から時分割で単一の通信線を介してディジタルフィルタに供給されるものとすると、両信号の処理が遅延する。
本発明においては、物理量センサによる１ビットディジタル信号とパラメータ出力手段による１ビットディジタル信号とをパラレルに重畳した多ビットディジタルデータ列をアナログ多重化したアナログ信号の、ΔΣ変調器からディジタルフィルタへの供給を一の通信線のみを用いて行うことができ、ΔΣ変調器とディジタルフィルタとの間の通信構成の簡素化と信号処理の迅速性との双方を確保することができる。
【０００７】
尚、物理量センサは、温度に対して非線形な特性を有すると共に、ヒステリシス特性を有する。
【０００８】
従って、請求項２に記載する如く、請求項１記載のセンサ装置において、前記パラメータ出力手段は、前記物理量センサの特性を変化させる温度に関する値に応じた信号を出力する温度検出回路を備えることとすれば、物理量センサの出力およびパラメータ出力手段の温度に関する出力を精度よくディジタルデータ化することができ、センサ出力についての温度に対するトリミングを高精度にかつ簡素な構成で実現することができる。
【０００９】
この場合、請求項３に記載する如く、請求項２記載のセンサ装置において、前記温度検出回路は、前記物理量センサ近傍の温度変化に応じた信号を出力することとしてもよい。
【００１０】
また、物理量センサは、電源電圧の変化に伴って出力が変化する特性を有する。
【００１１】
従って、請求項４に記載する如く、請求項１乃至３の何れか一項記載のセンサ装置において、前記パラメータ出力手段は、前記物理量センサの特性を変化させる電源電圧に関する値に応じた信号を出力する電源電圧検出回路を備えることとすれば、物理量センサの出力およびパラメータ出力手段の電源電圧に関する出力を精度よくディジタルデータ化することができ、センサ出力についての電源電圧に対するトリミングを高精度にかつ簡素な構成で実現することができる。
【００１４】
また、請求項５に記載する如く、請求項１記載のセンサ装置において、前記物理量センサの少なくとも一つが、所定周期で信号を発する素子を有し、前記複数のΔΣ変調器はそれぞれ、前記素子の発する信号を用いて前記物理量センサの出力信号又は前記パラメータ出力手段の出力信号を１ビットディジタル信号に変換するセンサ装置は、物理量センサの出力のディジタル化を簡素な構成で実現するうえで有効である。
【００１５】
請求項５記載の発明において、物理量センサは、例えばヨーレートセンサの振動ジャイロの如き所定周期で信号を発する素子を有している。ΔΣ変調器は入力信号をΔΣ変調する際に一定周期のクロックを用いることとなるが、上記の構成においては、ΔΣ変調器におけるクロックとして素子の発する信号を用いることができる。このため、クロックを発する回路を別途に設けることなく、物理量センサの出力をΔΣ変調することができる。
【００１６】
【発明の実施の形態】
図１は、本発明の一実施例である車両に搭載されるセンサ装置２０のシステム構成図を示す。図１に示す如く、本実施例のセンサ装置２０は、ヨーレートセンサ２２及び加速度センサ２４を備えている。ヨーレートセンサ２２は、一定周期（例えば１２５μｓ＝８ｋＨｚ）の振動を生ずる圧電振動体を有する振動ジャイロにより構成されている。ヨーレートセンサ２２は、コリオリ力により生ずる圧電振動体の振動方向と直交する方向の振動を検知し、車両重心を通る鉛直軸回りに生ずる回転角速度に応じた電気的なアナログ信号を出力する。加速度センサ２４は、車両に生ずる加速度に応じた電気的なアナログ信号を出力する。以下、ヨーレートセンサ２２及び加速度センサ２４を総称する場合は、センサ素子２２，２４と称す。
【００１７】
センサ素子２２，２４は、センサ信号処理ＩＣ２６に搭載されている。センサ信号処理ＩＣ２６は、センサ素子２２，２４に接続する信号増幅器２８，３０を有している。信号増幅器２８はセンサ素子２２の出力を、また、信号増幅器３０はセンサ素子２４の出力を、それぞれ増幅して出力する。
【００１８】
センサ信号処理ＩＣ２６は、温度変化検出回路３２及び電源電圧検出回路３４を備えている。温度変化検出回路３２は、センサ素子２２，２４の近傍に配設され、温度特性を有する素子により構成された回路であって、センサ素子２２，２４近傍の温度変化を検出するための回路である。また、電源電圧検出回路３４は、各素子やＩＣ等に電源電圧ＶＣＣを供給する電源の状態を監視する回路である。
【００１９】
図２は、本実施例の温度変化検出回路３２の構成図を示す。また、図３は、本実施例の電源電圧検出回路３４の構成図を示す。図２に示す如く、温度変化検出回路３２は、電源と接地との間に互いに直列に接続された抵抗３６，３８を有している。抵抗３６と抵抗３８とは、互いに異なる不純物濃度を有する材料により構成されており、互いに異なる温度特性を有している。このため、抵抗３６と抵抗３８との接続点には、温度に応じた抵抗分圧Ｖｔｅｍｐが現れる。温度変化検出回路３２は、抵抗３６と抵抗３８との接続点における抵抗分圧Ｖｔｅｍｐを出力する、温度変化を検出するための回路である。
【００２０】
また、図３に示す如く、電源電圧検出回路３４は、電源電圧ＶＣＣの変動による影響が少ない基準電圧（例えばバンドギャップ電圧）を出力とする基準電圧回路４０、及び、接地電圧“０”と電源電圧ＶＣＣとを基準として基準電圧回路４０の出力を後に詳述する如くΔΣ変調するΔΣ変調器４２を有している。ΔΣ変調器４２は、電源電圧ＶＣＣが所望の電圧値である場合は、入力するバンドギャップ電圧をそのバンドギャップ電圧に対応する所望の１ビットディジタル信号列に変換する。一方、ΔΣ変調器４２は、電源電圧ＶＣＣが所望の電圧値でない場合は、基準となる電源電圧ＶＣＣが変動していることとなるので、入力するバンドギャップ電圧を所望の１ビットディジタル信号列に変換できず、その所望の値から変動する電源電圧ＶＣＣに応じた１ビットディジタル信号列に変換することとなる。すなわち、電源電圧検出回路３４は、一定に維持されるバンドギャップ電圧が入力されても電源電圧ＶＣＣに応じたディジタル信号列を出力する、電源電圧を検出するための回路である。
【００２１】
図１に示す如く、センサ信号処理ＩＣ２６は、上記したΔΣ変調器４２以外に３つのΔΣ変調器４４，４６，４８を備えている。ΔΣ変調器４４にはヨーレートセンサ２２に接続する信号増幅器２８が、ΔΣ変調器４６には加速度センサに接続する信号増幅器３０が、また、ΔΣ変調器４８には温度変化検出回路３２が、それぞれ接続されている。
【００２２】
センサ信号処理ＩＣ２６は、クロック信号発生器５０を内蔵している。クロック信号発生器５０には、上記のヨーレートセンサ２２が有する圧電振動体の振動周期に同期して発生するトリガが供給されている。クロック信号発生器５０は、ヨーレートセンサ２２から供給されるトリガ信号に従って、ハイ／ローのパルス幅がそれぞれ例えば１２５μｓである（すなわち、クロック周波数が例えば４ｋＨｚである）クロックパルス信号を発生する。
【００２３】
クロック信号発生器５０で発生するクロックパルス信号は、各ΔΣ変調器４２〜４８に供給されている。ΔΣ変調器４２〜４８はそれぞれ、入力されるアナログ信号を、クロック信号発生器５０から供給されたクロックパルス信号を用いてその周期よりも長い一定時間間隔ごとにサンプリングして、オーバサンプリング１ビットディジタル信号に変換する。
【００２４】
図４は、本実施例の各ΔΣ変調器４２〜４８の構成図を示す。尚、図４（Ａ）には各ΔΣ変調器４２〜４８のブロック図を、また、図４（Ｂ）には各ΔΣ変調器４２〜４８の回路図を、それぞれ示す。図４に示す如く、各ΔΣ変調器４２〜４８は、２個の積分器５２，５４と、２個の遅延回路５６，５８と、比較器６０と、１ビットＤ／Ａ変換器６２とにより構成される２次のΔΣ変調器である。
【００２５】
図５は、ΔΣ変調器の次数が異なる場合のオーバサンプリング比とＳ／Ｎ比との関係を比較するための図を示す。図５に示す如く、例えば同等のＳ／Ｎ比を実現するうえでは、ΔΣ変調器の次数が小さくなるほどオーバサンプリング比を大きくする必要がある。具体的には、１４ビット相当以上のＳ／Ｎ比を実現するうえでは、２次以上のΔΣ変調器においてはオーバサンプリング比が１００未満であればよいが、１次のΔΣ変調器においては１０００以上のオーバサンプリング比が必要となる。従って、２次の各ΔΣ変調器４２〜４８は、１個の積分器により構成される１次のΔΣ変調器に比して、同等のオーバサンプリング比において入力信号を精度よくディジタルデータ化することが可能である。
【００２６】
図１に示す如く、センサ装置２０は、センサ信号処理ＩＣ２６に接続するマイコン７０を備えている。マイコン７０は、４つのΔΣ変調器４４，４６，４８，４２の出力に対応して設けられた４つのディジタルフィルタ７２，７４，７６，７８を内蔵している。ディジタルフィルタ７２にはヨーレートセンサ２２のアナログ出力に応じた１ビットディジタル信号が、ディジタルフィルタ７４には加速度センサ２４のアナログ出力に応じた１ビットディジタル信号が、ディジタルフィルタ７６には温度変化検出回路３２のアナログ出力に応じた１ビットディジタル信号が、また、ディジタルフィルタ７８には電源電圧検出回路３４による電源電圧ＶＣＣに応じた１ビットディジタル信号が、それぞれ供給されている。また、ディジタルフィルタ７２〜７８にはそれらのすべてに、クロック信号発生器５０で発生するクロックパルス信号が供給されている。
【００２７】
ディジタルフィルタ７２〜７８はそれぞれ、クロックパルス信号の立ち上がり及び又は立ち下がりに同期して、すなわち、その信号のハイ／ローの切り換わりに同期して、供給される１ビットディジタル信号について例えばサンプル数６４個の移動平均処理を行う。従って、センサ信号処理ＩＣ２６のΔΣ変調器４２〜４８とマイコン７０のディジタルフィルタ７２〜７８とは、ΔΣ型のＡ／Ｄ変換器を構成する。
【００２８】
図６は、本実施例のセンサ装置２０の要部構成図を示す。すなわち、センサ信号処理ＩＣ２６は、図６に示す如く、多重化回路９０を備えている。多重化回路９０には、各ΔΣ変調器４２〜４８が接続されると共に、クロック信号発生器５０が接続される。多重化回路９０は、例えば抵抗Ｒと抵抗２Ｒとにより回路網が形成されたラダー型Ｄ／Ａ変換器であり、クロック信号発生器５０から供給されるクロックパルス信号を最上位ビットとしかつΔΣ変調器４４，４６，４８，４２からそれぞれ供給される各１ビットディジタル信号をその順で下位のビットとする５ビットディジタルデータ列を、接地電圧“０”と電源電圧ＶＣＣ（＝５Ｖ）との間において２５（＝３２）値のレベルを有するアナログ電圧に変換する。
【００２９】
すなわち、多重化回路９０から出力されるアナログ電圧は、接地電圧“０”と電源電圧ＶＣＣとの間において３２値のレベルを採ることができ、５ビットディジタルデータ列のデータ内容に応じた一のレベルを有する。このアナログ電圧の３２値の各レベルは、隣接するレベルに対してＶＣＣ／２５だけ離間していると共に、ＶＣＣ／２６の電圧が印加されることにより接地電圧“０”及び電源電圧ＶＣＣの双方からオフセットされている。
【００３０】
多重化回路９０には、センサ信号処理ＩＣ２６の出力ポート２６ａが接続されている。センサ信号処理ＩＣ２６の出力ポート２６ａには、通信線９２を介してマイコン７０の入力ポート７０ａが接続されている。マイコン７０は、入力ポート７０ａに接続する復調化回路９４を備えている。復調化回路９４は、入力されるアナログ電圧を１０ビットのデータ列に復調可能な分解能を有している。復調化回路９４は、センサ信号処理ＩＣ２６の多重化回路９０から出力されるアナログ電圧をもとの５ビットディジタルデータ列に復調変換し、その５ビットディジタルデータ列をビットごとに分離して出力する。
【００３１】
復調化回路９４から出力されるクロックパルス信号を示す１ビットディジタル信号は、すべてのディジタルフィルタ７２〜７８に供給され、また、その他の各１ビットディジタル信号は、対応するディジタルフィルタ７２〜７８に供給される。各ディジタルフィルタ７２〜７８は、上記の如く、供給される１ビットディジタル信号について移動平均処理を行う。
【００３２】
図８は、センサ素子２２，２４の出力の非線形温度特性を表した図を示す。また、図９は、センサ素子２２，２４の出力の温度に対するヒステリシス特性を表した図を示す。図１に示す如く、ディジタルフィルタ７２〜７８には、補償演算部８２が接続されている。補償演算部８２には、マイコン７０に外付けされた補償量データメモリ８４、及び、マイコン７０に内蔵された温度履歴メモリ８６が接続されている。補償量データメモリ８４は、予め実験的に求められている図８及び図９に示す如き各センサ素子２２，２４の非線形温度特性および温度ヒステリシス特性を記憶すると共に、各センサ素子２２，２４の電源電圧特性を記憶する不揮発性メモリである。また、温度履歴メモリ８６は、温度変化検出回路３２から出力される温度データの履歴を記憶するメモリである。
【００３３】
補償演算部８２は、プログラムされている所定の補償演算式に基づいて、ディジタルフィルタ７２〜７８から供給されるヨーレートＹＡＷ，加速度Ｇ，温度変化，電源電圧についての各データ、並びに、補償量データメモリ８４に記憶されている温度特性および電源電圧特性を示す各データに従って、ヨーレートセンサ２２の出力および加速度センサ２４の出力をそれぞれ温度変化分および電源電圧変動分の双方に対してトリミングする。尚、温度変化に対するトリミングが行われる場合は、温度履歴メモリ８６に記憶される温度データの履歴に基づいて温度上昇が生じているのか或いは温度下降が生じているのかを判別し、図９に示す如きセンサ素子２２，２４の温度ヒステリシス特性に従って処理する。補償演算部８２は、センサ素子２２，２４の出力をそれぞれ温度変化分および電源電圧変動分の双方に対してトリミングした後、各データをマイコン７０の周辺機器へセンサ素子２２，２４の出力として供給する。
【００３４】
以下、本実施例のセンサ装置２０の動作について具体的に説明する。
【００３５】
上記の構成において、各センサ素子２２，２４がそれぞれ出力するアナログ信号は信号増幅器２８，３０を介して、また、温度変化検出回路３２が出力するアナログ信号および基準電圧回路４０が出力するアナログ信号は直接に、それぞれ、接地電圧“０”および電源電圧ＶＣＣを基準電圧として作動するΔΣ変調器４２〜４８に供給される。ΔΣ変調器４２〜４８に供給されたアナログ信号はそれぞれ、一定時間間隔ごとにサンプリングされ、クロックパルス信号の周期で変動するディジタル信号に変換される。この際、各ΔΣ変調器４２〜４８においては、一のトリガから次のトリガまでの期間中常に、供給されたアナログ電圧に応じた一定のディジタル出力が維持される。また、多重化回路９０には、ハイ／ローがそれぞれ一定時間間隔で切り換わるクロックパルス信号が供給される。従って、多重化回路９０において、ΔΣ変調器４２〜４８からそれぞれ供給される各１ビットディジタルデータと、クロック信号発生器５０から供給されるクロックパルス信号とを重畳した５ビットディジタルデータ列が変換されたアナログ電圧は、一のトリガから次のトリガまでの期間中は、３２値のうち何れか一の値に維持される。
【００３６】
センサ信号処理ＩＣ２６（具体的には、多重化回路９０）から出力されるアナログ電圧は、クロックパルス信号と、センサ素子２２，２４の出力信号に基づく各１ビットディジタル信号と、温度変化検出回路３２及び基準電圧回路４０の出力信号に基づく各１ビットディジタル信号と、を重畳した５ビットディジタルデータ列のデータ内容に応じた接地電圧“０”と基準電圧ＶＣＣとの間の一のレベルを有している。すなわち、センサ信号処理ＩＣ２６から出力されるアナログ電圧は、クロックパルス信号の内容と、各センサ素子２２，２４の出力信号に基づく各１ビットディジタル信号の内容と、温度変化検出回路３２及び基準電圧回路４０の出力信号に基づく各１ビットディジタル信号の内容とを含んでいる。
【００３７】
センサ信号処理ＩＣ２６から出力され、マイコン７０の入力ポート７０ａに入力されるアナログ電圧は、もとの５ビットディジタルデータ列が現れるようにディジタル信号に復調変換される。このアナログ電圧がディジタル信号に復調変換されると、その出力は、最上位ビットから順に、クロックパルス信号，ヨーレートＹＡＷのディジタルデータ，加速度Ｇのディジタルデータ，温度のディジタルデータ，電源電圧のディジタル信号を示す。この際、一のトリガから次のトリガまでの期間中は、センサ信号処理ＩＣ２６から出力されるアナログ電圧が一定値に維持されるため、復調化回路９４から出力される各ディジタル信号も一定値に維持される。
【００３８】
復調化回路９４から出力された各ビットのディジタルデータは、ディジタルフィルタ７２〜７８に供給されることにより移動平均処理される。そして、その移動平均が施された結果得られたヨーレートセンサ２２の出力信号に基づくディジタル信号および加速度センサ２４の出力信号に基づくディジタル信号はそれぞれ、補償演算部８２において移動平均が施された結果得られた温度の変化分および電源電圧の変動分の双方に対してトリミングされた後、センサ素子２２，２４の出力値としてマイコン７０の周辺機器に供給され、各種演算に用いられる。
【００３９】
図７は、ΔΣ変調器の次数が異なる場合のディジタルフィルタ出力を比較するための図を示す。尚、図７（Ａ）にはΔΣ変調器への正弦波入力波形並びにΔΣ変調器の次数ごとのディジタルフィルタからの出力波形を、また、図７（Ｂ）にはΔΣ変調器からの出力波形を、それぞれ示している。図７に示す如く、ΔΣ変調器の次数が"１"である場合、すなわち、１個の積分器を有する１次のΔΣ変調器が用いられる場合は、正弦波入力に対して、ディジタルフィルタ出力の変動が大きくなる。これに対して、ΔΣ変調器の次数が"１"よりも大きな"２"以上である場合、すなわち、２次以上のΔΣ変調器が用いられる場合は、正弦波入力に対して、ディジタルフィルタ出力の変動が極めて小さく、ほとんど生じなくなる。
【００４０】
本実施例において、ΔΣ変調器４２〜４８は、上述の如く、２個の積分器５２，５４を有する２次のΔΣ変調器である。２次のΔΣ変調器においては、オーバサンプリング比が２５６であると、１６ビット相当のＳ／Ｎ比が確保される。一方、１次のΔΣ変調器においてオーバサンプリング比が２５６であると、１０ビット相当のＳ／Ｎ比しか確保されない。このため、本実施例において、ΔΣ変調器４２〜４８のオーバサンプリング比を２５６とすれば、ヨーレートＹＡＷ，加速度Ｇ，温度変化，電源電圧変動について１次のΔΣ変調器では確保できない検出精度を実現することができる。すなわち、例えば温度変化検出回路３２からの出力については、１４ビットの検出精度を要する０．５℃の温度変化をセンシングすることができる。０．５℃の温度変化がセンシングされれば、センサ素子２２，２４の温度特性が非線形であってもその温度特性に対して０．５℃の精度でトリミングすることが可能となる。
【００４１】
センサ素子２２，２４の出力についてのトリミングはそれぞれ、マイコン７０においてプログラムされている所定の補償演算式を用いてディジタル的に行われる。かかる構成においては、センサ素子２２，２４の特性がアナログ的な回路では実現が困難な非線形なもの、折れ線的なもの、或いはヒステリシスを有するものであっても、そのトリミングを簡単に実現することができる。すなわち、本実施例によれば、複雑なアナログトリミング回路を設けることなく、センサ素子２２，２４の各出力の非線形温度特性に対するトリミング、温度ヒステリシス特性に対するトリミング、及び電源電圧特性に対するトリミングを高精度に行うことができる。
【００４２】
ΔΣ変調器４２〜４８は、図４に示す如く数個のオペアンプにより構成される。また、上記の如く、センサ素子２２，２４の出力についてのトリミングは、マイコン７０においてディジタル的に行われる。このため、本実施例の構成においては、Ｄ／Ａ変換器、オペアンプ、及び抵抗分圧回路を多数組み合わせて構成されるアナログトリミング回路に比してトリミングを行うための回路が簡素化されることで、その回路規模を小さくすることができ、占有チップ面積を縮小することができると共に、各信号を処理するＩＣの製造コストを低減させることができる。
【００４３】
このように、本実施例のセンサ装置２０によれば、センサ素子２２，２４の各出力についての温度変化分に対するトリミングおよび電源電圧変動分に対するトリミングを高精度にかつ簡素な構成で実現することが可能となっている。
【００４４】
尚、１次のΔΣ変調器においてもオーバサンプリング比を２次のΔΣ変調器のものよりも大きくすれば、その２次のΔΣ変調器と同等の検出精度を確保することはできる。しかしながら、オーバサンプリング比が大きい構成では、サンプリングを高速に行う必要があると共に、ディジタルフィルタを多くのメモリを用いて行う必要があるため、却ってコストアップが生じてしまう。また、マイコン７０が一般の１６ビットマイコンである場合、そのＲＡＭ容量は２ｋ〜４ｋバイトとなるので、ディジタルフィルタ７２〜７８においてセンサ素子２２，２４の各出力並びに温度変化検出回路３２及び基準電圧回路４０の各出力のすべてについて１０００タップの移動平均処理が行われると、メモリが足りなくなってしまう。
【００４５】
これに対して、本実施例においては、各アナログ信号をディジタル化するうえで２次のΔΣ変調器が用いられている。このため、１次のΔΣ変調器と比較して、オーバサンプリング比をあまり大きくする必要がないので、ディジタルフィルタのためにメモリを多くすることは不要であり、また、マイコン７０が一般の１６ビットマイコンであってもメモリ不足が生ずることは抑制される。従って、本実施例のセンサ装置２０によれば、１次のΔΣ変調器を用いる構成に比して、ディジタルフィルタのためのメモリの増設によるコストアップが生ずるのを回避することができると共に、簡素な構成で各信号をＡ／Ｄ変換処理することができる。
【００４６】
また、本実施例において、センサ素子２２，２４の出力についてのトリミングはマイコン７０においてディジタル的に行われる。すなわち、トリミングを行うためのアナログトリミング回路自体が存在しない。このため、本実施例の構成によれば、アナログトリミング回路によりトリミングが行われる構成において必要なアナログトリミング回路のトリミング感度を検出する必要はなく、そのトリミング感度に対するトリミングを行うことは不要である。従って、本実施例のセンサ装置２０によれば、アナログトリミング回路のトリミング感度に対するトリミングが行われないので、センサ素子２２，２４の出力のトリミングを行うために必要な特性のデータ量を少なくすることができ、その特性検出の検出時間を短縮することができ、また、より高精度のトリミングを確保することができる。
【００４７】
また、本実施例において、ヨーレートセンサ２２は一定周期の振動を生ずる圧電振動体を有し、クロック信号発生器５０はその圧電振動体の振動周期に同期して発生するトリガに従ってクロックパルス信号を発生する。この場合、クロックパルス信号を発生させるためのトリガを出力する回路を別途設けることは不要である。従って、本実施例のセンサ装置２０によれば、かかる回路を別途設けることなく、ΔΣ変調器４２〜４８におけるΔΣ変調が実現されると共に、ディジタルフィルタ７２〜７８における移動平均処理が実現されるので、装置の簡素化が図られている。
【００４８】
更に、本実施例において、センサ信号処理ＩＣ２６は、クロックパルス信号と、センサ素子２２，２４のアナログ信号をそれぞれΔΣ変調した結果得た各ディジタル信号と、温度検出回路３２および基準電圧回路４０のアナログ信号をそれぞれΔΣ変調した結果得た各ディジタル信号とをアナログ多重化した後、その多重化された結果得られたアナログ電圧を単一の通信線９２を介して１ピンでマイコン７０に供給する。そして、マイコン７０は、そのアナログ電圧を５ビットディジタルデータ列に復調変換し、各１ビットディジタル信号をクロックパルス信号，ヨーレートＹＡＷのディジタルデータ，加速度Ｇのディジタルデータ，温度のディジタルデータ，電源電圧ＶＣＣのディジタルデータとして出力する。すなわち、マイコン７０は、センサ信号処理ＩＣ２６から通信線９２を介して供給されるアナログ電圧のレベル（電圧値）のみに基づいて、クロックパルス信号とセンサ素子２２，２４の出力信号に基づく各１ビットディジタル信号と温度変化検出回路３２及び基準電圧回路４０の出力信号に基づく各１ビットディジタル信号とに復調する。
【００４９】
このように、本実施例の構成においては、クロックパルス信号とセンサ素子２２，２４の出力に基づく各１ビットディジタル信号と温度検出回路３２および基準電圧回路４０の出力に基づく各１ビットディジタル信号とを重畳した５ビットディジタルデータ列を変換したアナログ電圧が、センサ信号処理ＩＣ２６から単一の通信線９２を介してマイコン７０に供給される。
【００５０】
このため、本実施例の構成によれば、ヨーレートセンサ２２、加速度センサ２４、温度検出回路３２、基準電圧回路４０、及びクロック信号発生器５０の各出力に基づく各ディジタル信号がそれぞれの通信線を用いてパラレルにセンサ信号処理ＩＣ２６からマイコン７０へ供給される構成と異なり、センサ信号処理ＩＣ２６の出力ポートの数およびマイコン４６の入力ポートの数並びに両者を接続する通信線の数が少なくてよく、通信線の数や入出力ポートの数の増大による装置の大型化が回避される。従って、本実施例によれば、センサ信号処理ＩＣ２６とマイコン７０との通信構成を削減することで、センサ装置２０の簡素化・小型化が図られ、コストの低減が図られている。
【００５１】
また、上述の如く、本実施例において、クロックパルス信号とセンサ素子２２，２４の出力に基づく各１ビットディジタル信号と温度検出回路３２及び基準電圧回路４０の出力に基づく各１ビットディジタル信号とを重畳した５ビットディジタルデータ列は、そのデータ内容に応じたアナログ電圧に変換された後、単一の通信線９２を用いてマイコン７０に供給される。この場合には、センサ素子２２，２４の出力並びに温度検出回路３２及び基準電圧回路４０の出力のすべてをマイコン７０に送信するのに多くの時間を必要としない。
【００５２】
このため、本実施例の構成によれば、センサ素子２２，２４の出力に基づく各１ビットディジタルデータが単一の通信線９２を用いて時分割にマイコン７０に供給される構成と異なり、時分割による構成の場合に送信時間の遅延を回避するために必要なクロック周波数を高くし通信レートを高くするための回路を設けることは不要である。従って、本実施例によれば、センサ装置２０の複雑化が招来する事態を回避することができると共に、高速クロックによるクロックノイズに起因してセンサ素子２２，２４の特性が影響を受けることはなく、センサ素子２２，２４の出力精度を高く維持することができる。
【００５３】
すなわち、本実施例のセンサ装置２０によれば、クロックパルス信号とセンサ素子２２，２４の出力に基づく各１ビットディジタルデータと温度検出回路３２及び基準電圧回路４０の出力に基づく各１ビットディジタル信号とを重畳した５ビットディジタルデータ列が変換されたアナログ電圧を単一の通信線９２を介してマイコン７０に供給し処理するので、装置の簡素化・小型化と信号処理の迅速性とを両立させることが可能となっている。
【００５４】
尚、上記の実施例においては、ヨーレートセンサ２２および加速度センサ２４が特許請求の範囲に記載した「物理量センサ」に、温度変化検出回路３２および電源電圧検出回路３４が特許請求の範囲に記載した「パラメータ出力手段」に、補償量データメモリ８４が特許請求の範囲に記載した「記憶手段」に、マイコン７０の補償演算部８２が特許請求の範囲に記載した「補償手段」に、温度変化検出回路３２が特許請求の範囲に記載した「温度検出回路」に、多重化回路９０が特許請求の範囲に記載した「変調手段」に、復調化回路９４が特許請求の範囲に記載した「復調手段」に、ヨーレートセンサ２２の圧電振動体が特許請求の範囲に記載した「素子」に、それぞれ相当している。
【００５５】
ところで、上記の実施例においては、出力信号がトリミングされるセンサとしてヨーレートセンサ２２及び加速度センサ２４を用いているが、本発明はこれに限定されるものではなく、それら以外に車速等の物理量に応じたアナログ信号を出力する物理量センサを用いる構成に適用することも可能である。また、出力信号がトリミングされるセンサとして２つのセンサ素子２２，２４を用いているが、本発明はこれに限定されるものではなく、出力がトリミングされるセンサとして唯一つのセンサ素子を用いる構成または３つ以上のセンサ素子を用いる構成に適用することも可能である。
【００５６】
また、上記の実施例においては、センサ素子２２，２４の出力をトリミングするための特性として温度特性および電源電圧特性の双方を用いているが、本発明はこれに限定されるものではなく、何れか一方またはその他の特性を用いる構成に適用することも可能である。
【００５７】
また、上記の実施例においては、２次のΔΣ変調器を用いているが、３次以上のΔΣ変調器を用いることとしてもよい。ただ、次数が大きくなると入力信号に対する出力信号の遅延が著しくなるので、本実施例の如く２次のΔΣ変調器を用いることが最適である。また、上記の実施例においては、マイコン７０を用いてディジタルトリミングを行うこととしているが、マイコン以外のプロセッサ（ＤＳＰ等）やロジック回路を用いてディジタルトリミングを行うこととしてもよい。
【００５８】
また、上記の実施例においては、ΔΣ変調器４２〜４８及びディジタルフィルタ７２〜７８が用いるクロックパルス信号を生成するのに、ヨーレートセンサ２２が有する圧電振動体の振動周期に同期して発生するトリガを用いているが、本発明はこれに限定されるものではなく、センサ信号処理ＩＣ２６にヨーレートセンサとは別のトリガを発生する発振回路を内蔵させ、そのトリガを用いることとしてもよいし、マイコン７０においてトリガを発生させ、そのトリガを用いることとしてもよいし、また、センサ信号処理ＩＣ２６及びマイコン７０とは別の外部発振回路においてトリガを発生させ、そのトリガを用いることとしてもよい。
【００５９】
また、上記の実施例においては、各センサ素子２２，２４の非線形温度特性，温度ヒステリシス特性，電源電圧特性を記憶する補償量データメモリ８４がマイコン７０に外付けされているが、マイコン７０に内蔵されることとしてもよい。
【００６０】
更に、上記の実施例においては、クロックパルス信号と、センサ素子２２，２４のアナログ信号をそれぞれΔΣ変調した結果得た各ディジタル信号と、温度検出回路３２および基準電圧回路４０のアナログ信号をそれぞれΔΣ変調した結果得た各ディジタル信号とが、アナログ多重化された後にセンサ信号処理ＩＣ２６から単一の通信線９２を介してマイコン７０へ供給されているが、本発明はこれに限定されるものではなく、クロックパルス信号と他のディジタル信号とを分離してそれぞれセンサ信号処理ＩＣ２６からマイコン７０へ供給することとしてもよいし、更に、各ディジタル信号をも分離してセンサ信号処理ＩＣ２６からマイコン７０へ複数の通信線および複数の入出力ポートを用いて供給することとしてもよい。
【００６１】
すなわち、図１０は、本発明の変形例のセンサ装置１００の要部構成図を示す。センサ装置１００は、上記図１及び図６に示す構成において、センサ信号処理ＩＣ２６及びマイコン７０に代えて、センサ信号処理ＩＣ１０２及びマイコン１０４を用いることにより実現される。尚、図１０において、上記図１及び図６に示す構成部分と同一の部分については、同一の符号を付してその説明を省略又は簡略する。
【００６２】
センサ信号処理ＩＣ１０２は、多重化回路１０６を備えている。多重化回路１０６には、各ΔΣ変調器４２〜４８が接続されている。多重化回路１０６は、例えば抵抗Ｒと抵抗２Ｒとにより回路網が形成されたラダー型Ｄ／Ａ変換器であり、ΔΣ変調器４４，４６，４８，４２からそれぞれ供給される各１ビットディジタル信号をその順で上位からのビットとする４ビットディジタルデータ列を、接地電圧“０”と電源電圧ＶＣＣ（＝５Ｖ）との間において２4（＝１６）値のレベルを有するアナログ電圧に変換する。すなわち、多重化回路１０６から出力されるアナログ電圧は、接地電圧“０”と電源電圧ＶＣＣとの間において１６値のレベルを採ることができ、４ビットディジタルデータ列のデータ内容に応じた一のレベルを有する。このアナログ電圧の３２値の各レベルは、隣接するレベルに対してＶＣＣ／２４だけ離間していると共に、ＶＣＣ／２５の電圧が印加されることにより接地電圧“０”及び電源電圧ＶＣＣの双方からオフセットされている。
【００６３】
多重化回路１０６には、センサ信号処理ＩＣ１０２の出力ポート１０２ａが接続されている。また、センサ信号処理ＩＣ１０２が内蔵するクロック信号発生器５０には、直接に出力ポート１０２ｂが接続されている。出力ポート１０２ａには通信線１０８を介してマイコン１０４の入力ポート１０４ａが、また、出力ポート１０２ｂには通信線１１０を介してマイコン１０４の入力ポート１０４ｂが、それぞれ接続されている。マイコン１０４は、入力ポート１０４ａに接続する復調化回路１１２を備えている。復調化回路１１２は、入力されるアナログ電圧を１０ビットのデータ列に復調可能な分解能を有しており、センサ信号処理ＩＣ１０２の多重化回路１０６から出力されるアナログ電圧をもとの４ビットディジタルデータ列に復調変換し、その４ビットディジタルデータ列をビットごとに分離して出力する。
【００６４】
復調化回路１１２から出力される各１ビットディジタル信号は、対応するディジタルフィルタ７２〜７８に供給されている。また、マイコン１０４の入力ポート１０４ｂに入力されるクロックパルス信号は、すべてのディジタルフィルタ７２〜７８に供給されている。ディジタルフィルタ７２〜７８はそれぞれ、クロックパルス信号を利用して、復調化回路１１２から供給される１ビットディジタル信号について移動平均処理を行う。
【００６５】
かかる構成においては、センサ素子２２，２４の出力についてのトリミングを行ううえで２次のΔΣ変調器４２〜４８およびマイコン１０４を用いるので、上記した実施例と同様に、センサ素子２２，２４の各出力についての温度変化分に対するトリミングおよび電源電圧変動分に対するトリミングを高精度にかつ簡素な構成で実現することが可能となる。
【００６６】
また、図１１は、本発明の変形例のセンサ装置２００の要部構成図を示す。センサ装置２００は、上記図１及び図６に示す構成において、センサ信号処理ＩＣ２６及びマイコン７０に代えて、センサ信号処理ＩＣ２０２及びマイコン２０４を用いることにより実現される。尚、図１１において、上記図１及び図６に示す構成部分と同一の部分については、同一の符号を付してその説明を省略又は簡略する。
【００６７】
センサ信号処理ＩＣ２０２が備えるΔΣ変調器４４〜４８には、直接に出力ポート２０２ａ，２０２ｂ，２０２ｃ，２０２ｄが接続されている。また、センサ信号処理ＩＣ２０２が内蔵するクロック信号発生器５０には、直接に出力ポート２０２ｅが接続されている。出力ポート２０２ａには通信線２０６を介してマイコン２０４の入力ポート２０４ａが、出力ポート２０２ｂには通信線２０８を介してマイコン２０４の入力ポート２０４ｂが、出力ポート２０２ｃには通信線２１０を介してマイコン２０４の入力ポート２０４ｃが、出力ポート２０２ｄには通信線２１２を介してマイコン２０４の入力ポート２０４ｄが、出力ポート２０２ｅには通信線２１４を介してマイコン２０４の入力ポート２０４ｅが、それぞれ接続されている。
【００６８】
マイコン２０４は、入力ポート２０４ａ，２０４ｂ，２０４ｃ，２０４ｄに接続するディジタルフィルタ７２〜７８を備えている。また、すべてのディジタルフィルタ７２〜７８には、入力ポート２０４ｅが接続されている。ディジタルフィルタ７２〜７８はそれぞれ、入力ポート２０４ｅに入力されるクロックパルス信号を利用して、入力ポート２０４ａ，２０４ｂ，２０４ｃ，２０４ｄに入力される１ビットディジタル信号について移動平均処理を行う。
【００６９】
かかる構成においても、センサ素子２２，２４の出力についてのトリミングを行ううえで２次のΔΣ変調器４２〜４８およびマイコン１０４を用いるので、上記した実施例と同様に、センサ素子２２，２４の各出力についての温度変化分に対するトリミングおよび電源電圧変動分に対するトリミングを高精度にかつ簡素な構成で実現することが可能となる。
【発明の効果】
上述の如く、請求項１乃至４記載の発明によれば、物理量センサの出力のトリミングを高精度にかつ簡素な構成で実現することができる。また、ΔΣ変調器とディジタルフィルタとの間の通信構成の簡素化と信号処理の迅速性との双方を確保することができる。
【００７１】
また、請求項５記載の発明によれば、クロックを発する回路を別途に設けることなく物理量センサの出力をΔΣ変調するので、その出力をディジタル化するための構成の簡素化を図ることができる。
【図面の簡単な説明】
【図１】本発明の一実施例であるセンサ装置のシステム構成図である。
【図２】本実施例のセンサ装置が備える温度検出回路の構成図である。
【図３】本実施例のセンサ装置が備える電源電圧検出回路の構成図である。
【図４】本実施例のΔΣ変調器の構成図である。
【図５】ΔΣ変調器の次数が異なる場合のオーバサンプリング比とＳ／Ｎ比との関係を比較するための図である。
【図６】本実施例のセンサ装置の要部構成図である。
【図７】センサ出力の非線形温度特性を表した図である。
【図８】センサ出力の温度ヒステリシス特性を表した図である。
【図９】ΔΣ変調器の次数が異なる場合のディジタルフィルタ出力を比較するための図である。
【図１０】本発明の変形例のセンサ装置の要部構成図である。
【図１１】本発明の変形例のセンサ装置の要部構成図である。
【符号の説明】
２０，１００，２００  センサ装置
２２，２６  センサ素子
２６，１０２，２０２  センサ信号処理ＩＣ
３２  温度変化検出回路
４２〜４８  ΔΣ変調器
５０  クロック信号発生器
７０，１０４，２０４  マイコン
７２〜７８  ディジタルフィルタ
８２  補償演算部
８４  補償量データメモリ
８６  温度履歴メモリ
９０，１０６  多重化回路
９２，１０８，１１０，２０６〜２１４  通信線
９４，１１２  復調化回路
【図１】
0004032758.tif 000002
【図２】
0004032758.tif 000003
【図３】
0004032758.tif 000004
【図４】
0004032758.tif 000005
【図５】
0004032758.tif 000006
【図６】
0004032758.tif 000007
【図７】
0004032758.tif 000008
【図８】
0004032758.tif 000009
【図９】
0004032758.tif 000010
【図１０】
0004032758.tif 000011
【図１１】
0004032758.tif 000012