(57)【特許請求の範囲】
【請求項１】
交流電源と、交流電源を全波整流する整流部と、この整流部の直流出力を高周波出力に変換して負荷である放電灯に供給するインバータ回路と、前記整流部の出力端に並列に接続されており、前記整流部の出力電圧の谷部においても前記放電灯にランプ電流が流れ続けるレベルの電源を前記インバータ回路に供給する平滑回路とを備え、
前記インバータ回路は、前記平滑回路の両端に直列接続された第１及び第２のスイッチング素子と、少なくともいずれかのスイッチング素子の両端に接続される共振用インダクタ、共振用コンデンサを含む共振回路とを備え、負荷である放電灯は前記共振用コンデンサと並列的に接続されると共に前記共振用インダクタと直列的に接続されており、前記共振回路の一部に交流電源の入力電圧に応じて負担する電位が変化するコンデンサを含んで構成されたインピーダンス要素が、該インピーダンス要素を介して整流部の一端に前記インバータ回路の高周波電圧が重畳するように、接続されており、
前記インバータ回路のスイッチング素子を制御する制御回路は、前記整流部の出力電圧の山部と谷部とでスイッチング素子の駆動条件を変化させ、前記整流部の出力電圧が谷部のときの駆動周期を山部のときよりも短くし、谷部においては、前記インバータ回路の第１及び第２のスイッチング素子の導通期間の比がほぼ１対１になるように制御すると共に、前記整流部の出力電圧の山部では、整流部の出力電圧に応じてスイッチング素子の駆動条件をさらに変化させ、前記交流電源の実効電圧の変動により、電圧が高い場合は放電灯の出力増加を抑え、電圧が低い場合は放電灯の出力低下を抑えるように、スイッチング素子を駆動するためのパルス幅と駆動周期の少なくとも一方を変化させる手段を備えたことを特徴とする放電灯点灯装置。
【請求項２】
前記平滑回路は少なくとも２個のコンデンサと複数のスイッチング要素で構成され、前記コンデンサの充電は、前記平滑回路を構成する第１のスイッチング要素で直列に行われ、放電は前記平滑回路を構成する第２のスイッチング要素により並列に行われる部分平滑としたことを特徴とする請求項１記載の放電灯点灯装置。
【請求項３】
前記平滑回路は、コンデンサとインダクタと少なくとも２個のスイッチング要素で構成され、前記コンデンサとインダクタは直列に接続され、前記コンデンサの充電は、前記平滑回路を構成する第１のスイッチング要素と、前記インバータ回路を構成するいずれかのスイッチング素子で行われ、放電は前記平滑回路を構成する第２のスイッチング要素で行われる部分平滑としたことを特徴とする請求項１記載の放電灯点灯装置。
【請求項４】
前記制御回路は、
前記整流部と前記インピーダンス要素との接続点の電圧に応じて第１及び第２のスイッチング素子を駆動するための駆動条件を変化させる駆動条件切替部と、
駆動条件切替部から出力される制御信号に応じて第１および第２のスイッチング素子へ駆動信号を出力する駆動制御部と、
前記整流部の出力電圧の山部に相当する期間中のみに導通する交流電源変動検知部とを備え、
交流電源変動検知部に流れる導通電流値に応じて第１及び第２のスイッチング素子を駆動するためのパルス幅と駆動周期の少なくとも一方を変化させることを特徴とする請求項１乃至３のいずれかに記載の放電灯点灯装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、交流電源を整流した直流電圧を高周波に変換して放電灯に供給する放電灯点灯装置に関するものである。
【０００２】
【従来の技術】
図８は従来例の回路図である。
【０００３】
この従来例のインバータ回路Ｉの動作について以下に説明する。まず、インバータ回路Ｉのスイッチング素子Ｑ1 、Ｑ2 は、制御回路ＣＴにより高速度で交互にオン、オフ駆動され、平滑回路Ｈの両端の直流電圧を高周波に変換して放電灯Ｌａを高周波点灯させる。ここで、コンデンサＣ2 は放電灯Ｌａのフィラメントの予熱電流通電経路を構成し、また、インダクタＬ1 との共振用コンデンサを兼ねている。コンデンサＣ3 は直流成分カット用の結合コンデンサである。
【０００４】
ところで、従来例回路は次のような動作により入力力率改善が為されるようになっている。
【０００５】
まず、モード１では、スイッチング素子Ｑ1 がオン、スイッチング素子Ｑ2 がオフであり、インバータ回路ＩのトランスＴ3 の１次巻線、コンデンサＣ3 、スイッチング素子Ｑ1 の寄生ダイオード、コンデンサＣ7 、トランスＴ3 の１次巻線の経路で回生電流が流れる。また、全波整流器ＤＢ、コンデンサＣ7 、コンデンサＣ1 、コンデンサＣ5 、全波整流器ＤＢの経路で入力電流が流れる。
【０００６】
次に、モード２では、スイッチング素子Ｑ1 がオン、スイッチング素子Ｑ2 がオフであり、インバータ回路ＩのトランスＴ3 の１次巻線、コンデンサＣ7 、スイッチング素子Ｑ1 、コンデンサＣ3 、トランスＴ3 の１次巻線の経路で電流が流れる。
【０００７】
次に、モード３では、スイッチング素子Ｑ1 がオフ、スイッチング素子Ｑ2 がオンであり、インバータ回路ＩのトランスＴ3 の１次巻線、ダイオードＤ3 、コンデンサＣ1 、コンデンサＣ5 、スイッチング素子Ｑ2 の寄生ダイオード、コンデンサＣ3 、トランスＴ3 の１次巻線の経路で電流が流れる。
【０００８】
次に、モード４では、スイッチング素子Ｑ1 がオフ、スイッチング素子Ｑ2 がオンであり、コンデンサＣ1 、コンデンサＣ7 、トランスＴ3 の１次巻線、コンデンサＣ3 、スイッチング素子Ｑ2 、ダイオードＤ5 、コンデンサＣ1 の経路と、コンデンサＣ5 、ダイオードＤ6 、コンデンサＣ7 、トランスＴ3 の１次巻線、コンデンサＣ3 、スイッチング素子Ｑ2 、コンデンサＣ5 の経路に電流が流れる。
【０００９】
以上のように、モード１において、全波整流器ＤＢを介して交流電源Ｖｓより直接に電流が流れ込むため、交流電源Ｖｓの電圧が０Ｖ付近でも入力電流Ｉｉｎを流し続けることができ、入力電流歪みを改善することができる。
【００１０】
また、さらに交流電源Ｖｓの電圧のピーク付近では、前記モード４に代わり、以下に示すモード５が現れる。つまり、このモード５では、インバータ回路ＩのコンデンサＣ1 、コンデンサＣ7 、トランスＴ3 の１次巻線、コンデンサＣ3 、スイッチング素子Ｑ2 、ダイオードＤ5 、コンデンサＣ1 の経路と、コンデンサＣ5 、ダイオードＤ6 、コンデンサＣ7 、トランスＴ3 の１次巻線、コンデンサＣ3 、スイッチング素子Ｑ2 、コンデンサＣ5 の経路とに電流が流れる他に、全波整流器ＤＢ、トランスＴ3 の１次巻線、コンデンサＣ3 、スイッチング素子Ｑ2 、全波整流器ＤＢの経路に電流が流れる。
【００１１】
このように、本例においては、スイッチング素子Ｑ1 、Ｑ2 のオン、オフにより負荷である放電灯Ｌａに高周波電力を供給しており、インバータ回路Ｉへは、交流電源Ｖｓの電圧が０Ｖ付近では主に平滑回路Ｈから、また、交流電源Ｖｓの電圧がピーク付近では主に交流電源Ｖｓから全波整流器ＤＢを介してインバータ回路Ｉへ電力を供給している。
【００１２】
次に、制御回路ＣＴを中心として動作を説明する。まず、無安定マルチバイブレータＭ1 はコンデンサＣＴ1 、抵抗ＲＴ1 の時定数により発振周期が決まり、この発振出力を単安定マルチバイブレータＭ2 にトリガ信号として与える。単安定マルチバイブレータＭ2 はコンデンサＣＴ2 、抵抗ＲＴ2 の時定数によって出力パルスの幅が決まり、その出力パルスを駆動回路ＤＲを通じてスイッチング素子Ｑ1 、Ｑ2 のゲートへオン、オフ信号として与えるようになっている。
【００１３】
ここで、コンデンサＣＴ2 と抵抗ＲＴ2 との接続点には平滑回路Ｈに並列接続されたコンデンサＣ6 の両端電圧が抵抗ＲＴ3 を通じて接続されている。つまり、インバータ回路Ｉの電源電圧が高い時にはコンデンサＣＴ2 の充電が早まって単安定マルチバイブレータＭ2 の出力パルス幅が短くなり、またインバータ回路Ｉの電源電圧が低い時にはコンデンサＣＴ2 の充電が遅くなって単安定マルチバイブレータＭ2 の出力パルス幅が長くなるようになっている。駆動回路ＤＲは単安定マルチバイブレータＭ2 の出力がＨｉｇｈレベルの時はスイッチング素子Ｑ1 をオフ、Ｑ2 をオン、Ｌｏｗレベルの時はスイッチング素子Ｑ1 をオン、Ｑ2 をオフするように駆動信号を出力するようになっている。
【００１４】
以上のように構成することにより、コンデンサＣ6 の両端電圧が高いときはインバータ回路Ｉの動作の１周期の間においてダイオードＤ0 、トランスＴ3 の１次巻線、インダクタＬ1 、コンデンサＣ3 、スイッチング素子Ｑ2 の経路で電流が流れる期間を短くし、ダイオードＤ0 、ダイオードＤ3 とコンデンサＣ7 の並列回路、コンデンサＣ1 、ダイオードＤ4 、コンデンサＣ5 の経路で電流が流れる期間を長くし、コンデンサＣ6 の両端電圧が低いときにはその逆になるように制御されることになる。このようにインバータ回路Ｉの電源電圧に応じて各経路に電流が流れる期間を制御することにより入力電流波形に含まれる高調波成分を少なくするとともにランプ電流のリップル率（クレストファクタ）を改善することが可能となる。つまり、コンデンサＣ6 の電圧に応じてスイッチング素子Ｑ1 、Ｑ2 のパルス幅を制御することによりコンデンサＣ6 の電圧が高い時、ランプ電流の瞬時値を抑え、逆にコンデンサＣ6 の電圧が低い時、ランプ電流の瞬時値を高くすることにより、ランプ電流のストレスファクタを改善することができる。
【００１５】
図９（ａ）、（ｂ）、（ｃ）はコンデンサＣ6 の電圧を検出する抵抗ＲＴ3 を設けない場合について、そのコンデンサＣ6 の電圧（同図（ａ））、ランプ電流波形（同図（ｂ））、入力電流Ｉｉｎ（同図（ｃ））の波形を示しており、図９（Ａ）、（Ｂ）、（Ｃ）は、コンデンサＣ6 の電圧を検出する抵抗ＲＴ3 を設けた場合について、そのコンデンサＣ6 の電圧（同図（Ａ））、ランプ電流波形（同図（Ｂ））、入力電流Ｉｉｎ（同図（Ｃ））の波形を示している。
【００１６】
ところで、図９のランプ電流波形において、入力電流のゼロクロス近傍にてランプ電流の第２のピーク値が存在するが、このようなランプ電流になるのはインバータ回路Ｉの負荷特性によるものである。コンデンサＣ7 の電圧は、図１０（ｂ）に示すような動作電圧となっており、同図（ａ）に示す交流電源Ｖｓの電圧のゼロクロス近傍においては、交流電源Ｖｓの電圧よりもコンデンサＣ1 、Ｃ5 及びＣ6 の電圧が十分に高いため、ダイオードＤ3 のアノード側の電位に対してカソード側の電位（コンデンサＣ6 の電位と等しい）が低くなるまでの時間が長くなり、ダイオードＤ3 は殆どオフ状態となる。従って、インバータ回路Ｉの負荷としてみると、ランプ電流の限流素子であるインダクタＬ1 と直列にコンデンサＣ7 が接続される期間がインバータ回路Ｉの一動作周期において長くなり、ランプ電流の限流インピーダンスを実質的に減少させる作用が働き、以上のことにより交流電源Ｖｓの電圧のゼロクロス近傍にてランプ電流が増加するようになる。
【００１７】
なお、図８の回路では単安定マルチバイブレータＭ2 の出力パルス幅を制御するようにしたが、無安定マルチバイブレータＭ1 の発振周期を制御しても良いし、発振周期とパルス幅の両方を制御するようにしても当然良い。
【００１８】
【発明が解決しようとする課題】
ところで、上述のインバータ方式においては、インピーダンス要素を構成するコンデンサ（図８の例ではコンデンサＣ7 ）の負担する電位が、交流電源Ｖｓの入力電圧｜Ｖｉｎ｜に応じて変化する。そのため、インバータ回路の共振条件も変化し、図１１（ａ）に示すように、｜Ｖｉｎ｜の山部付近では遅相動作であるが、谷部付近においては同図（ｂ）のように進相動作となることがある。また、交流電源Ｖｓの電源電圧変動により、電源電圧の低下によっても、進相動作方向へ進み、谷部付近において進相動作となることがある。このような問題を解決するため、共振条件をより遅相方向に設定する手段もあるが、無効電流の増加を伴い、インバータ回路の損失を増大させてしまう（問題点Ａ）。
【００１９】
さらに、コンデンサＣ6 の電圧を検出する抵抗ＲＴ3 を設けない場合、負荷である放電灯Ｌａのランプ電流のＣＦ（クレストファクタ）が悪くなるという問題がある（問題点Ｂ）。
【００２０】
このＣＦ（クレストファクタ）の問題点は、図８の従来例ではコンデンサＣ6 の電圧を検出する抵抗ＲＴ3 を設けたことにより改善されている。しかし、図８の従来例においては、１／２谷埋め平滑回路によって平滑電圧（＝コンデンサＣ6 の電圧Ｖ6 ）はリップルを持った波形となる。前記問題点Ａで述べたように、電源電圧の谷部においては、進相動作方向に進みやすく、交流電源Ｖｓの電圧低下によっても進相動作へ進みやすい。よって、図８の従来例では１／２谷埋め平滑の谷部は、山部に対して進相動作に進みやすいことになる。さらに、この従来例では、平滑電圧に応じてスイッチング素子Ｑ1 、Ｑ2 の導通期間（駆動信号のパルス幅、又は周波数）を制御しているため、交流電源Ｖｓの電源電圧低下によっても制御が働き、スイッチング素子Ｑ2 の導通期間が長くなるように制御してしまう。谷部の進相動作への進みやすさを考慮すると、電源変動による電圧低下時の谷部におけるスイッチング素子Ｑ1 、Ｑ2 の駆動条件は、山部での駆動周波数より高い、又はスイッチング素子Ｑ1 、Ｑ2 の導通期間はほぼ等しいことが要求されることになる。
【００２１】
これらの条件を満足しようとすると、図８の従来例においては、共振条件がより遅相方向となるように設定する必要があり、インバータ回路の損失がより増加してしまう。このように損失増とならないよう、交流電源Ｖｓが定格時の山部、谷部の平滑電圧による制御条件のままとし、交流電源Ｖｓの電圧変動に対して山部、谷部の駆動条件が変わらないよう制御を行った場合、交流電源Ｖｓの電圧変動に対して、負荷である放電灯Ｌａの光出力の変動が大きくなってしまうため、例えば交流電源Ｖｓから放電灯点灯装置への配線長による電圧降下による光出力のばらつきが発生することになる。さらに、短期間の電圧変動に対しても使用者が感じるちらつきが悪化するなどの問題があり、使用者に不快感を与えることになる。
【００２２】
本発明は、このような問題点に鑑みてなされたものであり、前述の交流電源の谷部における進相方向への進みやすさを回避しつつ、交流電源の変動に対して、負荷である放電灯の光出力変化が少なく、インバータ回路の損失が少なく、放電灯の負荷電流リップルが少ない放電灯点灯装置を提供しようとするものである。
【００２３】
【課題を解決するための手段】
本発明によれば、上記の課題を解決するために、図１に示すように、交流電源Ｖｓと、交流電源Ｖｓを全波整流する整流部ＤＢと、この整流部ＤＢの直流出力を高周波出力に変換して負荷である放電灯Ｌａに供給するインバータ回路と、前記整流部ＤＢの出力端に並列に接続されており、前記整流部ＤＢの出力電圧の谷部においても前記放電灯Ｌａにランプ電流が流れ続けるレベルの電源を前記インバータ回路に供給する平滑回路Ｈとを備え、前記インバータ回路は、前記平滑回路Ｈの両端に直列接続された第１及び第２のスイッチング素子Ｑ1 、Ｑ2 と、少なくともいずれかのスイッチング素子の両端に接続される共振用インダクタＬ1 、共振用コンデンサＣ2 を含む共振回路とを備え、負荷である放電灯Ｌａは前記共振用コンデンサＣ2 と並列的に接続されると共に前記共振用インダクタＬ1 と直列的に接続されており、前記共振回路の一部に交流電源Ｖｓの入力電圧に応じて負担する電位が変化するコンデンサＣ7 を含んで構成されたインピーダンス要素が、該インピーダンス要素を介して整流部ＤＢの一端に前記インバータ回路の高周波電圧が重畳するように、接続されており、前記インバータ回路のスイッチング素子Ｑ1 、Ｑ2 を制御する制御回路は、前記整流部ＤＢの出力電圧の山部と谷部とでスイッチング素子Ｑ1 、Ｑ2 の駆動条件を変化させ、前記整流部ＤＢの出力電圧が谷部のときの駆動周期を山部のときよりも短くし、谷部においては、前記インバータ回路Ｉの第１及び第２のスイッチング素子Ｑ1 、Ｑ2 の導通期間の比がほぼ１対１になるように制御すると共に、前記整流部ＤＢの出力電圧の山部では、整流部ＤＢの出力電圧に応じてスイッチング素子Ｑ1 、Ｑ2 の駆動条件をさらに変化させ、前記交流電源Ｖｓの実効電圧の変動により、電圧が高い場合は放電灯Ｌａの出力増加を抑え、電圧が低い場合は放電灯Ｌａの出力低下を抑えるように、スイッチング素子Ｑ1 、Ｑ2 を駆動するためのパルス幅と駆動周期の少なくとも一方を変化させる手段を備えたことを特徴とするものである。
【００２４】
【発明の実施の形態】
図１に本発明の１つの実施例の回路構成を示す。
【００２５】
本例の主回路は従来例（図８）とほぼ同じであるが、図８の従来例では、負荷としての放電灯Ｌａ、インダクタＬ1 、コンデンサＣ2 などで構成される共振回路がスイッチング素子Ｑ1 に並列に接続されているのに対し、本例ではスイッチング素子Ｑ2 に並列に接続されている。さらに、入力電流波形歪みを改善するためのインピーダンス要素としてのコンデンサＣ7 は、ダイオードＤ0 を介してダイオードブリッジＤＢの一端に接続している。また、本例の平滑回路Ｈは谷埋め平滑電源となっている。
【００２６】
次に、本実施例の制御について説明する。本例においては、市販のタイマーＩＣ（μＰＣ１５５５）であるＩＣ1 、ＩＣ2 により無安定発振回路、単安定発振回路を構成しているが、ＩＣ1 の発振周期を決めるコンデンサＣ10、ＩＣ2 の出力のパルス幅を決めるコンデンサＣ12に対して、ダイオードＤ0 のカソードより抵抗Ｒ5 、ダイオードＤ9 を介してコンデンサＣ10を充電し、抵抗Ｒ12、ダイオードＤ12を介してコンデンサＣ12を充電する。
【００２７】
ここで、ダイオードＤ0 のカソード側電圧は、図２（ｂ）に示すようになり、入力電流波形歪みを改善するためのインピーダンス要素であるコンデンサＣ7 の負担する電圧が、交流電源Ｖｓの谷部において発生する。この電圧により駆動条件切換部５の発振周期を決めるコンデンサＣ10の充電を早め、スイッチング素子Ｑ1 、Ｑ2 の導通期間を決めるコンデンサＣ12の充電を早めることになる。つまり、交流電源Ｖｓの谷部において、ＩＣ1 の発振周期が短くなることにより、駆動周期も短くなり、ＩＣ2 の出力パルス幅が短くなり、且つ発振周期が短くなることにより、スイッチング素子Ｑ1 、Ｑ2 の導通期間も短くなる。谷部の駆動周期は固定としても良いが、本実施例においては、ダイオードＤ0 のカソード電圧のレベルに応じて駆動周期も変化することになる。さらに、本実施例では、抵抗Ｒ5 、Ｒ12の値を適正に設定することにより、スイッチング素子Ｑ1 、Ｑ2 の導通期間がほぼ１：１になるため、谷部で進相方向へ進みにくくし、連続的に駆動条件を変えることによって、放電灯Ｌａのランプ電流のクレストファクタをより改善できる。
【００２８】
本実施例における交流電源Ｖｓの電圧変動に対する補正は、図１に示すように、ダイオードＤ5 のカソード側より、抵抗Ｒ13、ダイオードＤ13を介して駆動条件切換部５のコンデンサＣ12を充電することによって行われる。この検出方法は、特願平６−３２３４７８号に開示されているので、簡単に説明する。交流電源Ｖｓの山部において、平滑回路ＨのコンデンサＣ1 、Ｃ5 はダイオードＤ4 を介して充電する。さらに、交流電源Ｖｓの谷部においては、コンデンサＣ1 はダイオードＤ5 を介して放電し、コンデンサＣ5 はダイオードＤ6 を介して放電する。よって、ダイオードＤ5 のカソード側は、山部において交流電源Ｖｓの瞬時値の約１／２の電圧となり、谷部においてはほぼ０に等しい。このダイオードＤ5 のカソード電圧を図２（ｃ）に示す。このため、交流電源変動検知部４は谷部においては駆動条件に影響を与えない。山部においては、ＩＣ2 の７番ピンに接続されたコンデンサＣ12を充電するため、谷部においてスイッチング素子Ｑ1 、Ｑ2 の導通期間をおよそ１：１になるように設定していたが、山部では、スイッチング素子Ｑ1 、Ｑ2 の導通期間がアンバランスになる。
【００２９】
ＩＣ2 の出力がＨｉｇｈレベルの期間とＬｏｗレベルの期間は、谷部においては１：１であるが、山部においてはＨｉｇｈレベルの期間がＬｏｗレベルの期間に対して長くなる。よって、スイッチング素子Ｑ1 とＱ2 の導通期間がアンバランスになり、導通期間が１：１の場合に対して、放電灯Ｌａの出力が制限される。交流電源Ｖｓの電圧が低下した場合、交流電源変動検知部４の抵抗Ｒ13、ダイオードＤ13を流れる電流も少なくなり、コンデンサＣ12の立ち上がりは、図３（ｃ）の点線波形のように緩やかになる。この電圧において、スイッチング素子Ｑ1 、Ｑ2 の導通期間が１：１になるように設定すれば良い。
【００３０】
本実施例においては、回路損失の少ないままで交流電圧Ｖｓのゼロクロス付近においても共振条件が進相に入ることなく、交流電源Ｖｓの電源変動についても比較的出力が安定し、同様に進相に入ることがない効果があり、さらに、平滑回路Ｈが谷埋め平滑回路の構成となっているため、より入力電流波形歪みが改善され、放電灯Ｌａのランプ電流のクレストファクタも改善される。
【００３１】
ここで、負荷回路３について、図４（ａ）のように共振用コンデンサＣ2 と、放電灯Ｌａのフィラメントの予熱回路を共用した構成でも良く、同図（ｂ）のように複数灯Ｌａ1 ，Ｌａ2 でも良い。この場合、放電灯のフィラメントの予熱回路は、トランスに予熱用巻線を設けてもよいし、また、この予熱用巻線は共振用インダクタに設けても良い。
【００３２】
本発明の他の実施例の回路構成を図５に示す。本実施例の回路構成は図１の実施例とほぼ同じである。相違点は、図１の実施例では、コンデンサＣ10はダイオードＤ0 のカソードから抵抗Ｒ5 、ダイオードＤ9 を介して充電され、コンデンサＣ12はダイオードＤ0 のカソードから抵抗Ｒ12、ダイオードＤ12を介して充電されるのに対して、図５に示す本実施例では、コンデンサＣ10はダイオードＤ0 のカソードから抵抗Ｒ14、Ｒ5 、ダイオードＤ9 を介して充電され、コンデンサＣ12はダイオードＤ0 のカソードから抵抗Ｒ14、Ｒ12、ダイオードＤ12を介して充電される。さらに、抵抗Ｒ14とＲ5 、Ｒ12の接続点にツェナーダイオードＺＤ2 を追加している。
【００３３】
本実施例において、ダイオードＤ0 のカソードは、交流電源Ｖｓが定格電圧時には図６（ａ）の実線で示す波形となるが、電圧変動による電圧低下時には図６（ａ）の破線で示す波形となる。駆動条件切換部５によって、谷部のスイッチング素子Ｑ1 、Ｑ2 の導通期間は、ほぼ１：１に設定されているため、進相に入りにくいが、ダイオードＤ0 のカソード電圧によって駆動周期が長くなるために、若干ではあるが、進相方向に進むことになる。この谷部における進相への進みやすさは、電圧を負担しているコンデンサＣ7 の電圧が最も高い点、つまり、交流電源Ｖｓのゼロクロス付近が最も進相に進みやすいことになる。よって、図６（ｂ）のように、ツェナーダイオードＺＤ2 でダイオードＤ0 のカソード電圧のピーク付近の電圧を安定化し、交流電源Ｖｓの電圧変動にかかわらず、交流電源Ｖｓのゼロクロス付近における駆動周期を安定化する。本実施例では、図１の実施例より回路損失を少なくできる効果がある。
【００３４】
図７に本発明のさらに他の実施例の回路構成を示す。インバータ回路の構成は図１又は図５の各実施例と同じである。平滑回路Ｈは、インダクタＬ2 、コンデンサＣ1 の直列回路を本実施例ではスイッチング素子Ｑ1 に並列接続している。制御回路は、前記各実施例と同様に、市販のタイマーＩＣであるＩＣ1 とトランジスタＴｒ1 、Ｔｒ2 で構成されるミラー回路、市販のドライブ用ＩＣであるドライブ回路ＤＲ（例えばＩＲ２１１１）で主に構成されている。ＩＣ1 の６番ピンに接続されたコンデンサＣ10の充電は、抵抗Ｒ6 、Ｒ7 、放電は抵抗Ｒ7 、Ｒ16で行われる。さらに、谷部では、抵抗Ｒ14を介してトランジスタＴｒ3 のベース電流が流れ、トランジスタＴｒ3 がＯＮすることにより、充電は抵抗Ｒ6 、Ｒ7 、Ｒ15で行われる。ここで、谷部でのＩＣ1 の出力信号のＨｉｇｈレベルとＬｏｗレベルの期間がほぼ１：１になるように設定する。交流電源変動検知部４のツェナーダイオードＺＤ1 のツェナー電圧は、交流電源Ｖｓの変動にかかわらず、谷部でツェナーダイオードＺＤ1 が導通しないように設定する。ツェナーダイオードＺＤ1 の導通時、つまり、山部において、ツェナーダイオードＺＤ1 のツェナー電圧、抵抗Ｒ9 、Ｒ17及びトランジスタＴｒ1 、Ｔｒ2 で構成されるミラー回路によって決まる電流でコンデンサＣ10を放電する。ツェナーダイオードＺＤ1 が導通していない場合、コンデンサＣ10の放電は、抵抗Ｒ7 、Ｒ16のみで行われる。よって、ＩＣ1 の出力がＨｉｇｈレベルとＬｏｗレベルの期間は、谷部においてほぼ１：１であるが、山部においては、ダイオードＤ0 のカソード電圧が０に等しいため、トランジスタＴｒ3 はＯＦＦすることにより、コンデンサＣ10の充電は緩やかになり、ＩＣ1 の出力はＨｉｇｈレベルの期間がＬｏｗレベルの期間に対して長くなる。つまり、駆動周期は長くなり、ＩＣ1 の出力信号はアンバランスになる。さらに、山部においては、ミラー回路が動作することによって常にコンデンサＣ10を放電するため、ＩＣ1 の出力信号はさらにアンバランスになる。この山部において、ミラー回路が動作することによるコンデンサＣ10の放電電流は、交流電源Ｖｓの電圧が高い場合に大きく、ＩＣ1 の出力は、よりアンバランスになりやすい。交流電源Ｖｓの電圧が低い場合には、逆に、ＩＣ1 の出力はＨｉｇｈレベルとＬｏｗレベルの期間が１：１になる方向へ動作する。以上に説明したように、電源山部、谷部の制御を行い、交流電源Ｖｓの電圧変動を補正する。
【００３５】
【発明の効果】
本発明によれば、交流電源の変動にかかわらず、交流電源の谷部におけるスイッチング素子の導通期間をほぼ１：１とすることで、谷部での進相への進みやすさを回避しつつ、山部において、交流電源の変動を補正するように制御することで放電灯の光出力の変動を少なくすることができる。このような制御を行うことで、回路損失が少なく、放電灯のランプ電流のクレストファクタを改善した放電灯点灯装置を実現でき、さらに、入力電流波形歪みの改善効果も大きくなる。
【図面の簡単な説明】
【図１】  本発明の１つの実施例の回路図である。
【図２】  図１の実施例の主回路の動作を示す波形図である。
【図３】  図１の実施例の制御回路の動作を示す波形図である。
【図４】  図１の実施例に使用できる負荷回路の回路図である。
【図５】  本発明の他の実施例の回路図である。
【図６】  図５の実施例の動作を示す波形図である。
【図７】  本発明のさらに他の実施例の回路図である。
【図８】  従来例の回路図である。
【図９】  従来例の交流電源電圧に応じた制御動作を示す波形図である。
【図１０】  従来例の主回路の動作を示す波形図である。
【図１１】  従来例の交流電源電圧による遅相動作と進相動作を示す波形図である。
【符号の説明】
１    主回路
３    負荷回路
４    交流電源変動検知部
５    駆動条件切換部
６    駆動制御部
Ｉ    インバータ回路
Ｈ    平滑回路
Ｆ    フィルタ回路
【図１】
0004079467.tif 000002
【図２】
0004079467.tif 000003
【図３】
0004079467.tif 000004
【図４】
0004079467.tif 000005
【図５】
0004079467.tif 000006
【図６】
0004079467.tif 000007
【図７】
0004079467.tif 000008
【図８】
0004079467.tif 000009
【図９】
0004079467.tif 000010
【図１０】
0004079467.tif 000011
【図１１】
0004079467.tif 000012