(57)【特許請求の範囲】
【請求項１】
第１のパルス信号の位相と第２のパルス信号の位相との間で、位相の進み／遅れ関係を判定する位相比較器であって、
前記第１のパルス信号に基づいて生成された第１のワンショットパルスがセット入力に入力され、前記第２のパルス信号に基づいて生成された第２のワンショットパルスがリセット入力に入力されるＲ−Ｓフリップフロップと、
前記第１のパルス信号を遅延した信号であって、該第１のパルス信号と同相の論理レベルを有する信号と前記Ｒ−Ｓフリップフロップの出力とを入力するＮＡＮＤゲートと、
前記ＮＡＮＤゲートの出力を、前記第１のパルス信号と位相比較したクロック期間における前記第２のパルス信号を遅延した遅延パルス信号に基づいてラッチするラッチ回路とを備えることを特徴とする位相比較器。
【請求項２】
前記ラッチ回路は、２段の縦続接続されたラッチを備える、請求項１に記載の位相比較器。
【請求項３】
前記第１のパルス信号を遅延した信号は、該第１のパルス信号がロウレベルの場合ロウレベルとなる、請求項１乃至２何れか一に記載の位相比較器。
【請求項４】
第１のパルス信号の位相と第２のパルス信号の位相との間で、位相の進み／遅れ関係を判定する位相比較器であって、
前記第１のパルス信号を所定時間遅延させる第１の遅延回路を有し、該所定時間幅のパルスを出力する第１のワンショットパルス生成部と、
前記第２のパルス信号を前記所定時間遅延させる第２の遅延回路を有し、該所定時間幅のパルスを出力する第２のワンショットパルス生成部と、
前記第１のワンショットパルス生成部の出力がセット入力に入力され、前記第２のワンショットパルス生成部の出力がリセット入力に入力されるＲ−Ｓフリップフロップと、
前記所定時間遅延させた第１のパルス信号を受けて前記第１のパルス信号と同相の論理レベルを有する信号を生成するバッファと、
前記バッファの出力と前記Ｒ−Ｓフリップフロップの出力とを入力するＮＡＮＤゲートと、
前記ＮＡＮＤゲートの出力を、前記第１のパルス信号と位相比較したクロック期間における前記第２のパルス信号を遅延した遅延パルス信号に基づいてラッチするラッチ回路とを備える、ことを特徴とする位相比較器。
【請求項５】
前記第１の遅延回路及び前記第２の遅延回路は、各々、奇数段に縦続接続したインバータ列であり、
前記バッファはインバータである、ことを特徴とする請求項４に記載の位相比較器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、位相比較器に関し、更に詳しくは、クロック信号を生成するＰＬＬ回路で使用して好適な位相比較器に関する。
【０００２】
【従来の技術】
位相比較器は、クロック信号を発生するＰＬＬ回路において広く利用されている。図４は、特開２０００−４０９５７号公報に記載のＰＬＬ回路で使用される位相比較器を示している。位相比較器４０は、インバータ４１、Ｄ−フリップフロップ（Ｄ−Ｆ／Ｆ）４２、４３、４４、及び、セレクタ４５から構成される。入力データ信号ＤＡＴは、ＶＣＯの出力であるクロック信号ＣＬＫによってＤ−Ｆ／Ｆ４２に取り込まれ、Ｄ−Ｆ／Ｆ４２の出力信号とその反転信号とが夫々第１、第２のラッチ４３、４４を成すＤ−Ｆ／Ｆにラッチされる。
【０００３】
位相比較器４０に付属するＤ−Ｆ／Ｆである識別器４６は、入力データ信号ＤＡＴに基づいてクロック信号ＣＬＫのパルスを識別・再生する。識別器４６の出力信号とその反転信号とがそれぞれ、第１及び第２のラッチ４３、４４のクロック入力「Ｃ」に入力される。第１及び第２のラッチ４３、４４の出力は、セレクタ４５の２つの入力に入力される。セレクタ４５は、識別器４６の出力信号が「１」のときには第１のラッチ４３の出力値を出力し、識別器４６の出力信号が「０」の時には第２のラッチ４４の出力値を出力する。
【０００４】
上記回路構成によって、位相比較器４０は、入力データ信号ＤＡＴの位相がクロック信号ＣＬＫの位相より進んでいるときは出力レベル「１」を、また、入力データ信号の位相がクロック信号ＣＬＫの位相よりも遅れているときは出力レベル「０」を出力する。
【０００５】
図５は、文献IEEEjournal（SSC）、Vol.32、NO.11、Nov．1997、1683-1692の「A  Semidigital  Dual  Delay-Locked  loop」（S.Sidiropoulos  et  al.）に記載された別の従来の位相比較器を示している。この位相比較器５０は、２つの入力クロック信号C0、CΠから夫々ワンショットパルスを生成する第１及び第２のワンショットパルス生成回路５１、５２と、双方のワンショットパルス生成回路５１、５２の出力を夫々反転セット入力「／Ｓ」及び反転リセット入力「／Ｒ」として入力するＲ−Ｓフリップフロップ５３とを有する。Ｒ−Ｓフリップフロップ５３は、クロック信号CΠがクロック信号C0よりも位相が進んでいる場合には出力“up”に「１」を、また、遅れている場合には出力“dn”に「１」を出力する。
【０００６】
【発明が解決しようとする課題】
図４の従来の位相比較器４０は、識別器４６によって入力データ信号ＤＡＴに同期したクロック信号ＣＬＫのパルスを識別・再生し、その識別器４６からのクロック出力を待って比較結果が出力される構成を採用する。このため、識別器４６の出力タイミングによって比較結果の出力が遅れ、比較結果が迅速に出力できないという問題がある。
【０００７】
また、インバータ４１の遅延と、Ｄ−Ｆ／Ｆ４２のセットアップタイム及びホールドタイムとが、位相比較器４０の電源電圧、周囲温度、或いは、位相比較器４０を製造した際のプロセス条件等の変動によって変動し、このため、出力レベルの「１」又は「０」の分岐点となる、入力データ信号ＤＡＴとクロック信号ＣＬＫとの間の位相比較が可能な感度である位相差が変化するという問題もある。
【０００８】
図５に示した従来の位相比較器５０は、入力される２つの信号の位相比較の際に、異なるデューティ比の位相を比較することが考慮されておらず、２つの信号Ｃ０とＣΠの周期の差が大きくなると、位相比較そのものが出来ないという問題がある。
【０００９】
本発明は、従来の位相比較器における上記問題に鑑み、電源電圧や周囲温度、或いは、プロセス条件によって位相比較可能な感度が影響されず、また、位相比較の対象となる双方の信号の周期が同じでなくとも、安定で迅速な位相比較が可能な位相比較器を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、本発明の位相比較器は、第１のパルス信号の位相と第２のパルス信号の位相との間で、位相の進み／遅れ関係を判定する位相比較器であって、
第１のパルス信号の位相と第２のパルス信号の位相との間の進み／遅れ関係によってセット又はリセットされるＲ−Ｓフリップフロップと、第２のパルス信号を遅延した遅延パルス信号をクロック入力として、前記Ｒ−Ｓフリップフロップの出力をラッチするＤフリップフロップとを備えることを特徴とする。
【００１１】
本発明の位相比較器は、Ｒ−Ｓフリップフロップの出力をラッチするＤフリップフロップのクロック入力に、第２の信号を遅延した遅延パルス信号を使用することから、第２の信号のパルス期間内に位相比較結果が出力できるという、迅速な比較出力が可能となる。また、装用の周期が同じでなくとも、安定な位相比較が可能となる。
【００１２】
本発明の好ましい態様の位相比較器では、前記Ｒ−Ｓフリップフロップは、第１のパルス信号に基づいて生成された第１のワンショットパルスがセット入力に入力され、第２のパルス信号に基づいて生成された第２のワンショットパルスがリセット入力に入力される。この場合、双方のパルス信号と、対応するワンショットパルスパルスとの間のタイミング関係が同じになるように構成する。このような構成を採用すると、位相の進み／遅れの関係の比較が容易となる。
【００１３】
また、前記Ｄフリップフロップが、前記第１のパルス信号又は該第１のパルス信号を遅延した遅延信号と、前記Ｒ−Ｓフリップフロップの出力とを入力とするＮＡＮＤゲートと、前記ＮＡＮＤゲートの出力を前記遅延信号に基づいてラッチするラッチ回路とを備えることも本発明の好ましい態様である。この場合、位相比較器は、第１のパルス信号が入力されない期間中においても、所定の出力を安定に出力できる。ラッチ回路は、好ましくは２段の縦続接続されたラッチを有する。
【００１４】
前記位相比較器の各要素をＣＭＯＳＦＥＴで構成することも本発明の好ましい態様である。この場合、各要素の間で、電源電圧や、周囲温度、プロセス条件等の外部条件の変動によって生ずる遅延や特性の変動が同じ程度であることから、これら外部条件の変動によって生ずる位相比較器の感度変動が抑制される。
【００１５】
【発明の実施の形態】
以下、図面を参照し、本発明の実施形態例に基づいて本発明を更に詳細に説明する。図１は、本発明の一実施形態例に係る位相比較器の構成を示している。位相比較器１０は、比較対象となる２つの入力信号、データ信号ＤＡＴ及びクロック信号ＣＬＫを入力し、入力データ信号ＤＡＴの位相がクロック信号ＣＬＫの位相よりも進んでいるときには、出力フリップフロップの出力Ｑとして「１」を出力し、クロック信号ＣＬＫの位相が入力データ信号ＤＡＴの位相よりも進んでいるときには、出力Ｑとして「０」を出力する。
【００１６】
入力データ信号ＤＡＴは、インバータ（ＩＮＶ）を２段に縦続接続した入力バッファ部１１を経由して、奇数段（２ｎ＋１）のインバータを縦続接続した遅延回路１２及びＮＡＮＤゲート１３を含むワンショットパルス生成部１４に入力される。ワンショットパルス生成部１４の出力信号“ａ３”は、Ｒ−Ｓフリップフロップ１６のセット入力「Ｓ」に入力される。
【００１７】
クロック信号ＣＬＫは、インバータを２段に縦続接続した入力バッファ部２１を経由し、奇数段（２ｎ＋１）のインバータを縦続接続した遅延回路２２及びＮＡＮＤゲート２３を含むワンショットパルス生成部２４に入力される。ワンショットパルス生成部２４の出力信号“ａ４”は、Ｒ−Ｓフリップフロップ１６のリセット入力「Ｒ」に入力される。入力データ信号ＤＡＴを入力する入力バッファ部１１及びワンショットパルス生成部１４の構成は、クロック信号を入力する入力バッファ部２１及びワンショットパルス生成部２４の構成と同じであり、双方の信号の伝搬時間は相互に同じになるように構成してある。
【００１８】
入力データ信号ＤＡＴ側のワンショットパルス生成部１４の遅延回路１２から出力されるＤＡＴ遅延信号“ａ１”は、インバータ１５に入力し、インバータ１５の出力信号“ａ８”は、出力フリップフロップ１７の第１のデータ入力「Ｄ１」に入力される。Ｒ−Ｓフリップフロップ１６の出力信号“ａ６”は、出力フリップフロップ１７の第２データ入力「Ｄ２」に入力される。また、クロック信号ＣＬＫ側のワンショットパルス生成部２４の遅延回路２２からの出力である遅延信号“ａ２”は、更に偶数（２ｍ）段のインバータを縦続接続した遅延回路２５に入力し、遅延回路の出力であるＣＬＫ遅延信号“ａ７”は、出力フリップフロップ１７のクロック入力「Ｃ１」に入力される。
【００１９】
図２に出力フリップフロップ１７の回路構成を示す。出力フリップフロップ１７は、入力データ信号ＤＡＴの遅延信号“ａ８”とＲ−Ｓフリップフロップ１６の出力信号“ａ６”とを入力するＮＡＮＤゲート３１と、クロック信号ＣＬＫのハイレベルでＮＡＮＤゲート３１の出力を反転してラッチする第１のラッチ３２と、クロック信号のハイレベルで第１のラッチ３２の出力を反転してラッチする第２のラッチ３３と、第２のラッチ３３の出力を反転するインバータ３４と、クロック信号の正相信号及び反転信号を生成するインバータ３５、３６で構成される。
【００２０】
図３に本実施形態例の位相比較器１０における各部の信号のタイミングチャートを示す。同図は、図示される最初のパルスでは、入力データ信号ＤＡＴの位相がクロック信号ＣＬＫの位相よりも進み、次のパルスでは、クロック信号ＣＬＫの位相が入力データ信号ＤＡＴの位相よりも進む例を示している。
【００２１】
ワンショットパルス生成部１４で生成されるワンショットパルス“ａ３”は、負極性のパルスであり、同様に負極性のパルスであってワンショットパルス生成部２４で生成されるワンショットパルス“ａ４”よりも位相が進んでいる。このため、双方のワンショットパルス“ａ３”，“ａ４”を夫々セット入力及びリセット入力とするＲ−Ｓフリップフロップ１６は、先に立ち上がるセット入力（ワンショットパルス“ａ３”）によって「１」にセットされる。このため、過渡期間を除き、Ｒ−Ｓフリップフロップ１６の正相出力信号“ａ６”は「１」に、反転出力信号“ａ５”は「０」になる。
【００２２】
出力フリップフロップ１７は、クロック信号ＣＬＫの２つのクロックパルスにより、原則として、つまり、入力データ信号ＤＡＴの入力がある限り、Ｒ−Ｓフリップフロップ１６の出力信号“ａ６”を２段に亘ってラッチし、その正相出力「Ｑ１」を位相比較器１０の出力として外部に出力する。つまり、位相比較器１０は、入力データ信号ＤＡＴの位相がクロック信号ＣＬＫの位相よりも進んでいると判定する。
【００２３】
出力フリップフロップ１７を２段のラッチ回路として構成したので、クロックパルス間で外乱があっても安定な出力を保つ。また、出力フリップフロップ１７の入力段を、入力データ信号の遅延信号“ａ８”とＲ−Ｓフリップフロップ１６の出力信号“ａ６”とを入力するＮＡＮＤゲート３１によって構成したことにより、入力データ信号ＤＡＴが入力しないで「０」の期間が継続した場合には、出力フリップフロップ１７の出力を「０」に固定する。このように、「０」に固定するのは、入力データ信号ＤＡＴの入力がなければ、入力データ信号ＤＡＴとクロック信号ＣＬＫの位相を比較する必要がないためである。
【００２４】
図３に戻り、次のクロックサイクルでは、クロック信号ＣＬＫの位相が入力データ信号ＤＡＴの位相よりも進んでいる。この場合には、クロック信号ＣＬＫのワンショットパルス“ａ４”が、入力データ信号ＤＡＴのワンショットパルス“ａ３”よりも早く立ち上がるため、Ｒ−Ｓフリップフロップ１６はリセットされる。このため、Ｒ−Ｓフリップフロップ１６の正相出力“ａ６”は「０」となり、反転出力“ａ５”が過渡期間の後に「１」となる。これによって、出力フリップフロップ１７の出力「Ｑ１」は「０」になる。つまり、位相比較器１０は、入力データ信号ＤＡＴの位相がクロック信号ＣＬＫの位相よりも遅れているものと判定する。
【００２５】
本実施形態例の位相比較器１０では、出力フリップフロップ１７のクロック入力「Ｃ」として、クロック信号ＣＬＫの遅延信号を用いたので、入力データ信号ＤＡＴとクロック信号ＣＬＫとを位相比較した比較結果を、双方の信号を入力したクロック期間内で取り込むことが出来る。
【００２６】
また、出力フリップフロップ１７の入力段にＮＡＮＤゲート３１を用いたことにより、入力データ信号ＤＡＴの入力を停止しても、位相比較器１０の出力を特定の値に維持できる。このため、位相比較器の動作が不安定になることがない。
【００２７】
更に、位相比較器１０をCMOS回路の基本ブロックにより構成でき、また、入力データ信号ＤＡＴ側の回路とクロック信号ＣＬＫ側の回路とで同じ構成のワンショット回路等を採用できる。このため、双方の回路を構成するトランジスタの特性が製造プロセス条件の変動によって変動する程度が同じになり、また、電源電圧や周囲温度の変動に際しても同じように変動するので、電源電圧や、周囲温度、プロセス条件に左右されない比較感度を有し安定した出力結果が得られる。
【００２８】
本実施形態例では、遅延回路を構成するインバータの個数を適宜選定することにより、比較対象である双方の信号の位相差の解像度を変えることが可能である。
【００２９】
以上、本発明をその好適な実施形態例に基づいて説明したが、本発明の位相比較器は、上記実施形態例の構成にのみ限定されるものではなく、上記実施形態例の構成から種々の修正及び変更を施したものも、本発明の範囲に含まれる。
【００３０】
【発明の効果】
以上、説明したように、本発明に係る位相比較によると、電源電圧や周囲温度、或いは、プロセス条件によって位相比較可能な感度が影響されず、また、位相比較の対象となる双方の信号の周期が同じでなくとも、安定で迅速な位相比較が可能になる。
【図面の簡単な説明】
【図１】本発明の一実施形態例に係る位相比較器の構成を示す回路図。
【図２】図１に示した出力フリップフロップの構成を示す回路図。
【図３】図１の位相比較器の信号タイミングチャート。
【図４】従来の位相比較器の回路図。
【図５】別の従来の位相比較器の回路図。
【符号の説明】
１０：位相比較
１１、２１：インバータ
１２、２２：遅延回路
１３、２３：ＮＡＮＤゲート
１４、２４：ワンショットパルス生成部
１５：インバータ
１６：Ｒ−Ｓフリップフロップ
１７：出力フリップフロップ
３１：ＮＡＮＤゲート
３２、３３：ラッチ回路
３４、３５、３６：インバータ
【図１】
0004067838.tif 000002
【図２】
0004067838.tif 000003
【図３】
0004067838.tif 000004
【図４】
0004067838.tif 000005
【図５】
0004067838.tif 000006