(57)【特許請求の範囲】
【請求項１】
１種類のトランジスタを用いて集積回路内に構成されるアクティブ伝送網回路であって、
１対の前記トランジスタのベースが互いに他方のトランジスタのコレクタに接続されて当該回路を構成する抵抗及び前記トランジスタのエミッタ抵抗より十分に高いインピーダンスとされる第１のハイインピーダンスバイアス回路を形成し、
前記第１のハイインピーダンスバイアス回路を形成する前記１対のトランジスタのコレクタ間に第１の容量を接続することによりアクティブインダクタを構築し、
この構築されたアクティブインダクタの出力に第２の容量を接続することでπ型伝送網を形成し、
前記π型伝送網を第２のハイインピーダンスバイアス回路を介して従属に複数段連ねることによって、
前記集積回路内に梯子型伝送網を形成する
ことを特徴とするアクティブ伝送網回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えばラジオ受信機やテレビジョン受信機、衛星放送受信機、ビデオレコーダ、移動体通信機等に使用して好適なアクティブ伝送網回路に関する。詳しくは例えば集積回路内にアクティブ伝送網回路を形成することにより、簡単な構成で良好な特性のアクティブフィルタ等の集積回路化を行うものである。
【０００２】
【従来の技術】
例えば集積回路内で様々なインピーダンスを作り出す回路として、例えば図１３に示すようなジャイレータ回路が知られている。すなわち図１３においては、入力信号Ｖinの供給される端子１００が、それぞれ任意のインピーダンス（Ｚ1 〜Ｚ5 ）を構成する例えば５個の素子１０１〜１０５を通じて接地される。そしてこれらの素子１０１〜１０５の内の例えば素子１０５の入力端の信号Ｖ0 が端子１１０に取り出される。
【０００３】
また、例えば素子１０１、１０３の入力端の信号がそれぞれ演算増幅器１０６の反転、非反転入力に供給されて、この増幅器１０６の出力信号Ｖ1 が素子１０４の入力端に供給されると共に、端子１１１に取り出される。また、例えば素子１０２、１０５の入力端の信号がそれぞれ演算増幅器１０７の反転、非反転入力に供給されて、この増幅器１０７の出力信号Ｖ2 が素子１０２の入力端に供給されると共に、端子１１２に取り出される。さらに例えば素子１０３の入力端の信号Ｖ3 が端子１１３に取り出される。
【０００４】
そしてこのジャイレータ回路においては、例えば５個の素子１０１〜１０５に設けられるインピーダンスによって様々なインピーダンスを作り出すことができる。すなわち、例えばインダクタンスを構成したい場合には、上述の回路で素子１０４をキャパシタンスにし、素子１０１〜１０３、１０５をいずれも抵抗にすることによって、次の数式▲１▼に示すように全体の特性をインダクタンスにした回路を実現できるものである。
【０００５】
Ｚin＝（Ｚ1 ・Ｚ3 ・Ｚ5 ）／Ｚ2 ／Ｚ4 において、
Ｚ1 ＝Ｚ2 ＝Ｚ3 ＝Ｚ5 ＝Ｒ、Ｚ4 ＝１／ｓＣとすると、
∴Ｚin＝ｓ・Ｃ・Ｒ・Ｒ＝ｓ・Ｌ                                ・・・▲１▼
【０００６】
【発明が解決しようとする課題】
ところが上述のジャイレータ回路では、常に２個の演算増幅器１０６、１０７が必要とされる。従ってこの回路の動作は、これらの演算増幅器１０６、１０７が充分に動作できる周波数の範囲でのみ成立するものである。すなわちこのジャイレータ回路の使用できる周波数範囲は、演算増幅器１０６、１０７のいわゆるＧＢ積によって決定されるといっても過言ではないものである。
【０００７】
このためこの回路を、例えば使用できる周波数範囲の上限付近で使用すると、回路の入出力において位相及びゲイン的にオフセットを持つことになる。同時に回路の出力インピーダンスが無視できなくなり、ジャイレータ回路としてのインダクタンスのＱ値を低下させて、特に多段におよぶ従属接続は回路動作に支障をきたす恐れも生じさせることになる。
【０００８】
また、例えば２個の演算増幅器１０６、１０７を用いて、例えば上述の数式▲１▼のようにインダクタンスを形成した場合には、上述の回路はいわゆる２端子素子として存在することができる。ところがこの回路を、さらに差動入力、差動出力として使用したい場合には、演算増幅器がさらにもう２個必要となり、例えばπ型の４端子網を作るためには、必要とされる回路素子数が極めて多くなる。
【０００９】
また上述の回路において、例えば演算増幅器のダイナミックレンジを広げるためには、例えばｐｎｐ形のトランジスタによる直流電流源とｎｐｎ形のトランジスタによる直流電流源とが必要になる。このためこの回路を構成する場合には、供給電源の上下にバイアス電圧が必要となり、特に低電圧での駆動が要求される集積回路には不向きなものである。
【００１０】
この出願はこのような点に鑑みて成されたものであって、解決しようとする問題点は、例えば集積回路内にインダクタンスを形成する場合に、例えば従来のジャイレータ回路では、使用される演算増幅器によって周波数範囲が制限され、回路のＱ値を低下させて多段の従属接続は回路動作に支障をきたす恐れがある。また例えばπ型の４端子網を作るためには必要とされる素子数が極めて多くなり、さらに低電圧で駆動させる集積回路等には不向きであるというものである。
【００１１】
【課題を解決するための手段】
このため本発明においては、１種類のトランジスタと抵抗のみで構成されたハイインピーダンスバイアス回路に容量を接続することで集積回路内にアクティブインダクタンスを２端子素子として構築し、この両端に容量を接続することでπ型伝送網を形成するようにしたものであって、これによれば、簡単な構成で良好な特性のアクティブフィルタ等の集積回路化を行うことができる。
【００１２】
【発明の実施の形態】
すなわち本発明においては、１種類のトランジスタを用いて集積回路内に構成されるアクティブ伝送網回路であって、１対のトランジスタのベースが互いに他方のトランジスタのコレクタに接続されて当該回路を構成する抵抗及びトランジスタのエミッタ抵抗より十分に高いインピーダンスとされる第１のハイインピーダンスバイアス回路を形成し、第１のハイインピーダンスバイアス回路を形成する１対のトランジスタのコレクタ間に第１の容量を接続することによりアクティブインダクタを構築し、この構築されたアクティブインダクタの出力に第２の容量を接続することでπ型伝送網を形成し、π型伝送網を第２のハイインピーダンスバイアス回路を介して従属に複数段連ねることによって、集積回路内に梯子型伝送網を形成してなるものである。
【００１４】
ところで本願発明者は、先に１種類、例えばｎｐｎ形のトランジスタと抵抗のみで構成されたハイインピーダンスバイアス回路のハイインピーダンス部分に容量を接続することにより、例えば集積回路内にアクティブインダクタンスを作り出す回路を提案している（特願平９−２６０２６５号参照）。
【００１５】
すなわち図７は、本願発明者が先に提案したアクティブインダクタンス回路の一例の構成を示す接続図である。この図７において、差動の入力信号Ｖin、−Ｖinを形成する信号源電圧源１、２が設けられ、これらの電圧源１、２の一端が互いに接続されてその接続中点が接地されると共に、信号源電圧源１、２の他端がそれぞれトランジスタ３、４のベースに接続される。さらにこれらのトランジスタ３、４のコレクタが電源Ｖccの電源路５に接続される。
【００１６】
また、これらのトランジスタ３、４のエミッタが、それぞれ抵抗値Ｒの抵抗器６、７を通じて差動対を構成するトランジスタ８、９のコレクタに接続される。さらにこれらのトランジスタ８、９のエミッタがそれぞれ電流値Ｉ0 の電流源１０、１１を通じて接地されると共に、これらのトランジスタ８、９のエミッタ間に抵抗値２Ｒの抵抗器１２が接続される。そしてこれらのトランジスタ８、９のコレクタ間に容量値Ｃ／２のコンデンサ１３が接続される。
【００１７】
さらにこれらのトランジスタ８、９のコレクタから出力信号Ｖa とＶb の出力端子１４、１５が導出される。
【００１８】
また、これらの出力端子１４、１５がそれぞれトランジスタ１６、１７のベースに接続される。さらにこれらのトランジスタ１６、１７のエミッタがそれぞれ電流値Ｉ1 の電流源１８、１９を通じて接地されると共に、これらのトランジスタ１６、１７のエミッタ間に抵抗値２Ｒe の抵抗器２０が接続される。そしてこれらのトランジスタ１６、１７のコレクタが、それぞれ信号源電圧源１、２とトランジスタ３、４のベースの接続中点に接続される。
【００１９】
この図７の回路において、線で囲った部分は電圧ドライブに構成された９０度移相器である。そこでこの９０度移相器において、各部の電流を図示のように値ｉ1 、ｉ2 、ｉ3 、ｉc に定めると、トランジスタ３側では、ｉ1 ＝ｉc ＋ｉ2 から、
【数１】
0004103165.tif 000002
となる。
【００２０】
同様に、トランジスタ４側では、ｉ3 ＝−ｉc ＋ｉ2 から、
【数２】
0004103165.tif 000003
となる。
【００２１】
そこで〔数１〕〔数２〕から、これらを加算して
【数３】
0004103165.tif 000004
となり、トランジスタ３、４のベースに差動の入力信号Ｖinと−Ｖinが印加された場合には、出力信号Ｖa 、Ｖb の関係も位相が反転したものになる。
【００２２】
そこでこの〔数３〕を〔数１〕に代入することによって、
【数４】
0004103165.tif 000005
となる。
【００２３】
よって、
【数５】
0004103165.tif 000006
となり、入力信号Ｖinに対して、出力信号Ｖa 、Ｖb は±９０度位相のずれた出力となるものである。
【００２４】
そこで図７の回路において、入力信号Ｖinの信号源電圧源１からみた入力インピーダンスを値Ｚinとすると、入力電流Ｉinは、
【数６】
0004103165.tif 000007
である。
【００２５】
よって、この〔数６〕と上述の〔数４〕とから
【数７】
0004103165.tif 000008
となる。
【００２６】
すなわちこの図７の回路において、入力インピーダンスＺinは、〔数７〕から明らかなように入力信号Ｖinに対してインダクタンスＬ＝Ｃ・Ｒ・Ｒe が対接地間に入っているように見えるものである。言い換えると、入力信号Ｖin、−Ｖinの信号源電圧源１、２間に、インダクタンス２Ｌ＝２・Ｃ・Ｒ・Ｒe が存在しているように見えるものである。
【００２７】
さらに、図７のアクティブインダクタンス回路が完全に２端子素子として存在していることを図８を用いて説明する。この図８は、入力信号Ｖinの信号源電圧源１とトランジスタ３のベースとの間に値Ｚ1 のドライブインピーダンス２１を挿入すると共に、トランジスタ４のベースを値Ｚ2 のインピーダンス２２にて終端したものである。
【００２８】
そしてこの図８の回路において、トランジスタ３のベースポイント２３の信号電位を値Ｖ1 、トランジスタ４のベースポイント２４の信号電位を値Ｖ2 としたときに、値Ｖ1 、Ｖ2 間にインダクタンスが存在するように伝達関数が表されればよいことになる。
【００２９】
そこで図８において、上述の〔数１〕から、
【数８】
0004103165.tif 000009
となる。
【００３０】
同様に、〔数２〕から、
【数９】
0004103165.tif 000010
となる。
【００３１】
従って、これらの〔数８〕〔数９〕から、
【数１０】
0004103165.tif 000011
となる。
【００３２】
また、
【数１１】
0004103165.tif 000012
から、
【数１２】
0004103165.tif 000013
となる。
【００３３】
一方、
【数１３】
0004103165.tif 000014
であるから、
【数１４】
0004103165.tif 000015
となる。
【００３４】
すなわち
【数１５】
0004103165.tif 000016
ただし、
【数１６】
0004103165.tif 000017
であるから、
【数１７】
0004103165.tif 000018
となる。
【００３５】
そしてこれらの式より、
【数１８】
0004103165.tif 000019
が求められる。
【００３６】
すなわち、この〔数１８〕から明らかなように、電圧値Ｖ1 、Ｖ2 は入力信号Ｖinに対して同一の分母で表され、さらに入力信号Ｖinに対してインピーダンスの順序もＺ1 、Ｌ＝Ｃ・Ｒ・Ｒe 、Ｚ2 となっている。以上のことから、上述の図７で形成されるアクティブインダクタンス回路は、完全に２端子素子として浮いた状態で形成されることがわかるものである。なお図９には、２端子素子としてのイメージを上述の図８の回路について示す。
【００３７】
従ってこの装置において、９０度移相器の出力電圧を一組の差動対を介して電流に変換し、この電流を９０度移相器の入力側に戻すことによって、シングル入力時に完全な２端子のインダクタンス成分として動作させることができるものである。
【００３８】
さらに図１０は、上述の図７の回路を２端子対（差動４端子）のインダクタンス成分として動作させる場合の構成を示す。なおこの図１０において、図７と対応する部分には同一の符号を付して示し、重複の説明を省略する。また図１０においては、説明の都合上、図７と同様の信号源電圧源１、２で形成される差動の入力信号を値Ｖ1 と−Ｖ1 とし、抵抗器１２の抵抗値を２Ｒx とする。
【００３９】
この図１０において、図７の構成に加えて第２の差動の入力信号Ｖ2 と−Ｖ2 を形成する信号源電圧源３１、３２が設けられる。そしてこれらの電圧源３１、３２の一端が互いに接続されてその接続中点が接地されると共に、信号源電圧源３１、３２の他端がそれぞれトランジスタ３３、３４のベースに接続される。これらのトランジスタ３３、３４のコレクタが電源Ｖccの電源路５に接続される。そしてこれらのトランジスタ３３、３４のエミッタが、それぞれ抵抗値Ｒの抵抗器３５、３６を通じてトランジスタ８、９のコレクタに接続される。
【００４０】
また出力信号Ｖa とＶb の出力端子１４、１５がそれぞれトランジスタ３７、３８のベースに接続される。さらにこれらのトランジスタ３７、３８のエミッタがそれぞれ電流値Ｉ1 の電流源３９、４０を通じて接地されると共に、これらのトランジスタ３７、３８のエミッタ間に抵抗値２Ｒp の抵抗器４１が接続される。そしてこれらのトランジスタ３７、３８のコレクタが、それぞれ信号源電圧源３１、３２とトランジスタ３３、３４のベースの接続中点に接続される。
【００４１】
すなわちこの図１０の回路は、上述の図７に示したアクティブインダクタンス回路に、出力側の電圧を帰還する抵抗マトリクスを形成する部分と、電流出力を形成する差動対を追加したものである。そこでこの図１０の回路において、信号源電圧源１から供給される入力電流を値Ｉin1 、信号源電圧源３１から供給される入力電流を値Ｉin2 と置いて、入力電圧Ｖ1 、Ｖ2 間のインピーダンスを求める。
【００４２】
ここで
【数１９】
0004103165.tif 000020
であることを踏まえると、
【数２０】
0004103165.tif 000021
となる。
【００４３】
従って、
【数２１】
0004103165.tif 000022
から、
【数２２】
0004103165.tif 000023
となる。
【００４４】
そこで入力電圧Ｖ1 、Ｖ2 間のインピーダンスを値Ｚ12とすると、
【数２３】
0004103165.tif 000024
となる。ただし、２Ｒx ＝Ｒの条件を用いる。
【００４５】
さらに、図１０のアクティブインダクタンス回路が完全に２端子対（差動４端子）素子として存在していることを図１１を用いて説明する。この図１１は、入力信号Ｖ1 と−Ｖ1 の信号源電圧源１、２とトランジスタ３、４のベースとの間に、それぞれ値Ｚ1 のドライブインピーダンス５１、５２を挿入すると共に、トランジスタ３３、３４のベースをそれぞれ値Ｚ2 のインピーダンス５３、５４にて終端したものである。
【００４６】
そしてこの図１１の回路において、それぞれのトランジスタ３のベースポイント５５の信号電位を値Ｖ11、トランジスタ４のベースポイント５６の信号電位を値Ｖ12、トランジスタ３３のベースポイント５７の信号電位を値Ｖ21、トランジスタ３４のベースポイント５８の信号電位を値Ｖ22としたときに、値Ｖ11、Ｖ12、Ｖ21、Ｖ22間にインダクタンスが存在するように伝達関数が表されればよいことになる。なおこの図１１の回路において、トランジスタ８、９のエミッタ抵抗は、上述の条件に従ってＲになっている。
【００４７】
そこで上述の〔数２０〕から、
【数２４】
0004103165.tif 000025
となる。
【００４８】
従って、この〔数２４〕から、
【数２５】
0004103165.tif 000026
となる。
【００４９】
また、
【数２６】
0004103165.tif 000027
であるから、
【数２７】
0004103165.tif 000028
となる。
【００５０】
また、
【数２８】
0004103165.tif 000029
であるから、
【数２９】
0004103165.tif 000030
となる。
【００５１】
次に、
【数３０】
0004103165.tif 000031
であるから、
【数３１】
0004103165.tif 000032
となる。
【００５２】
また、
【数３２】
0004103165.tif 000033
であるから、
【数３３】
0004103165.tif 000034
となる。
【００５３】
よって、
【数３４】
0004103165.tif 000035
となる。
【００５４】
さらに〔数２７〕から、
【数３５】
0004103165.tif 000036
となる。
【００５５】
従って
【数３６】
0004103165.tif 000037
となる。
【００５６】
また、〔数２９〕から、
【数３７】
0004103165.tif 000038
となる。
【００５７】
すなわち、これらの〔数３６〕〔数３７〕から明らかなように、電圧値Ｖ11、Ｖ21は入力信号Ｖinに対して同一の分母で表され、さらに入力信号Ｖinに対してインピーダンスの順序もＺ1 、Ｌ＝Ｃ・Ｒ・Ｒp 、Ｚ2 となっている。これは、電圧値Ｖ12、Ｖ22に対しても同様に表される。以上のことから、上述の図１０で形成されるアクティブインダクタンス回路は、完全に２端子対（差動４端子）素子として浮いた状態で形成されることがわかるものである。なお図１２には、２端子対素子としてのイメージを上述の図１１の回路について示す。
【００５８】
従ってこの装置において、９０度移相器の出力電圧を２組の差動対で受け、その一方を電流に変換して９０度移相器の入力側に戻すと共に、他方の出力を抵抗マトリクスを介して出力側に電圧帰還することによって、差動入力、差動出力の形態を持った２端子対（差動４端子）のインダクタンス回路を形成することができる。
【００５９】
【実施例】
そこで本発明は、例えば上述の図１１に示されるアクティブインダクタンス回路を用いてアクティブ伝送網回路を形成するものである。以下、図面を参照して本発明を説明するに、図１、図２は本発明によるアクティブ伝送網回路の一例の構成を示す回路図である。
【００６０】
すなわち図１、図２において、本発明のアクティブ伝送網回路は、ブロック構成として、例えば入力ドライブ段、第１段、第２段…第ｎ段の各段の伝送網、各段間を接続するハイインピーダンスバイアス回路及び終端で構成される。
【００６１】
そして入力ドライブ段では、上述の図１１における信号源電圧源１、２が電圧源Ｖin、−Ｖinとされ、ドライブインピーダンス５１、５２が抵抗器Ｒin、Ｒinとされる。また終端では終端インピーダンス５３、５４が抵抗器Ｒout 、Ｒout とされ、これらの他端が電圧源Ｖe に接続される。なお、抵抗器Ｒin、Ｒout の値は一般的には等しいものである。
【００６２】
また第１段、第２段…第ｎ段の伝送網では、それぞれ図１１におけるトランジスタ３、４、３４、３３、１５、１６、８、９、３８、３７がトランジスタＱ10〜Ｑ19、Ｑ20〜Ｑ29…Ｑn0〜Ｑn9とされる。また、コンデンサ１３がコンデンサＣ11／２、Ｃ21／２…Ｃn1／２とされる。さらに抵抗器６、７、３６、３５が抵抗器Ｒ11、Ｒ21…Ｒn1とされ、抵抗器１２が抵抗器２Ｒ11、２Ｒ21…２Ｒn1とされ、抵抗器２０、４１が抵抗器２Ｒ12、２Ｒ22…２Ｒn2とされる。なおこれらのコンデンサ及び抵抗器の符号は、それぞれの素子の値も示している。
【００６３】
そしてこの回路において、各伝送網のそれぞれ入出力の２端子間に、それぞれがπ型の伝送網を形成するためのコンデンサＣ1 ／２、Ｃ2 ／２…Ｃn ／２及びＣn+1 ／２が設けられる。なおこれらのコンデンサの符号も、それぞれの符号であると共に、それぞれの素子の値も示しているものである。
【００６４】
さらに各段間を接続するハイインピーダンスバイアス回路では、それぞれ各伝送網の入出力の２端子である信号路にそれぞれ終端インピーダンス５３、５４に相当する抵抗器Ｒ、Ｒが設けられる。そしてこれらの２信号路がそれぞれトランジスタＱa 、Ｑb のコレクタ−エミッタ間を通じて電流源に接続され、これらのトランジスタＱa 、Ｑb のベースが互いに他方のコレクタに接続されると共に、トランジスタＱa 、Ｑb のエミッタ間に抵抗器２Ｒが接続される。
【００６５】
ここで各段間を接続するハイインピーダンスバイアス回路では、そのエミッタ間の抵抗２Ｒと、コレクタ抵抗Ｒとにより、コレクタ抵抗Ｒに対してエミッタ間の抵抗が−２Ｒと見えるようになっている。このため直流バイアスをハイインピーダンス状態のまま信号の伝達を行うことができる。これによって、例えば前段のインダクタンスから供給された信号電流は、そのまま次段のπ型伝送網に供給されるものである。
【００６６】
一方、この回路において、第１段の伝送網のインダクタンス値Ｌ1 は、
Ｌ1 ＝ｓ・Ｃ11・Ｒ11・Ｒ12                                    ・・・▲２▼
で表され、同様に一般形として第ｎ段の伝送網のインダクタンス値Ｌn は、
Ｌn ＝ｓ・Ｃn1・Ｒn1・Ｒn2                                    ・・・▲３▼
で表される。すなわちこの回路において、インダクタンスＬ及びコンデンサＣによるπ型伝送網が形成されるものである。
【００６７】
またこの回路において、各段の出力直流バイアスを見ると、これらは全てハイインピーダンスバイアス回路のコレクタ抵抗Ｒを流れるバイアス電流によって決定されている。また同時に、全てのバイアスがｎｐｎ形のトランジスタによる差動回路と抵抗によって作り出されている。これによってこの回路において、出力に直流のオフセットが発生せず、特に多段にわたる従属接続を行っても回路動作に支障等をきたす恐れがなくなるものである。
【００６８】
さらにこの回路においては、回路素子として周波数特性の良いｎｐｎ形のトランジスタを用いているので、使用周波数帯域を広げることができる。また演算増幅器等を用いないので、余分のバイアス電圧等を必要とせず、特に低電圧での駆動が要求される集積回路に好適である。さらに電流源回路等も含めて全ての回路を一種類のトランジスタで形成することができるので、特に集積回路を製造する場合のプロセス等も簡単にすることができる。
【００６９】
従ってこの回路において、１種類のトランジスタと抵抗のみで構成されたハイインピーダンスバイアス回路に容量を接続することで集積回路内にアクティブインダクタンスを２端子素子として構築し、この両端に容量を接続することでπ型伝送網を形成することによって、簡単な構成で良好な特性のアクティブフィルタ等の集積回路化を行うことができる。なお、図１、図２の全体の等価回路を図３に示す。
【００７０】
すなわちこの回路において、集積回路内に作り出したアクティブインダクタンスを非接地型インダクタンスとして用いることにより、入出力の直流オフセットを無くすことを実現し、そのインダクタンスの両端に容量を接続してπ型伝送網を作って差動入力の差動出力である２端子対網を実現すると共に、それを何段も従属接続することを、直流オフセットを生じることなく、また周波数帯域を狭める演算増幅器を用いずに少ない素子数で実現するものである。
【００７１】
また、回路的にはｐｎｐ形のトランジスタを用いずｎｐｎ形のトランジスタのみで構成するため、従来の回路に比して使用周波数帯域が広く、低電圧、低消費電力を可能とする。同時に、例えば集積回路化した場合のチップ面積の縮小が期待でき、集積回路の製品コスト及び製造コストの大幅な削減を可能にすることができるものである。
【００７２】
さらに図４、図５は、例えば図６に全体の等価回路を示すように、図１〜図３の回路のインダクタンスＬに並列に容量を付加した場合の構成を示す。すなわち図４、図５において、トランジスタＱ10、Ｑ13、Ｑ20、Ｑ23…Ｑn0、Ｑn3のベース間と、トランジスタＱ11、Ｑ12、Ｑ21、Ｑ22…Ｑn1、Ｑn2のベース間に、それぞれコンデンサＣ12、Ｃ22…Ｃn2を接続する。これにより図６に示すような梯子型伝送網回路を形成することができる。
【００７３】
すなわちこの回路において、いわゆる梯子型伝送網回路を、例えば集積回路内に直流オフセット無く構築することができる。これによって例えば集積回路内に、例えばチェビシェフフィルタのような急峻なロールオフ特性を持つフィルタの設計を行うことができるものである。
【００７４】
こうして上述のアクティブ伝送網回路によれば、１種類のトランジスタと抵抗のみで構成されたハイインピーダンスバイアス回路のハイインピーダンス部分に容量を接続することにより作り出すアクティブインダクタンスを、２端子対回路を用いて２端子素子として集積回路内に構築し、この構築されたアクティブインダクタンスの両端に容量を接続することでπ型伝送網を形成することにより、簡単な構成で良好な特性のアクティブフィルタ等の集積回路化を行うことができるものである。
【００７５】
なお本発明は、上述の説明した実施の形態に限定されるものではなく、本発明の精神を逸脱することなく種々の変形が可能とされるものである。
【００７６】
【発明の効果】
従って本発明のアクティブ伝送網回路によれば、１種類のトランジスタを用いて集積回路内に構成されるアクティブ伝送網回路であって、１対のトランジスタのベースが互いに他方のトランジスタのコレクタに接続されて当該回路を構成する抵抗及びトランジスタのエミッタ抵抗より十分に高いインピーダンスとされる第１のハイインピーダンスバイアス回路を形成し、第１のハイインピーダンスバイアス回路を形成する１対のトランジスタのコレクタ間に第１の容量を接続することによりアクティブインダクタを構築し、この構築されたアクティブインダクタの出力に第２の容量を接続することでπ型伝送網を形成し、π型伝送網を第２のハイインピーダンスバイアス回路を介して従属に複数段連ねることによって、集積回路内に梯子型伝送網を形成することによって、簡単な構成で良好な特性のアクティブフィルタ等の集積回路化を行うことができるものである。
【００７７】
すなわち本発明によれば、直流的な帰還ループを用いないので出力オフセットの心配が全く無く、また差動入力の差動出力であるため回路の諸性能、特にＳＮ比や回路の安定度が各段に改善され、さらに回路内にｐｎｐ形のトランジスタを用いないため低電圧駆動が可能となる。従って、従来に比して少ない素子数で高性能のアクティブフィルタが供給でき、特に集積回路のチップ面積の縮小、低消費電力を実現し、結果としてコストダウンを促すことができるものである。
【図面の簡単な説明】
【図１】本発明の適用されるアクティブ伝送網回路の一例の一部の構成図である。
【図２】本発明の適用されるアクティブ伝送網回路の一例の他部の構成図である。
【図３】その説明のための等価回路図である。
【図４】本発明の適用されるアクティブ伝送網回路の他の例の一部の構成図である。
【図５】本発明の適用されるアクティブ伝送網回路の他の例の他部の構成図である。
【図６】その説明のための等価回路図である。
【図７】本願発明者が先に提案したアクティブインダクタンス回路の一例の構成を示す接続図である。
【図８】その説明のための図である。
【図９】その説明のための等価回路図である。
【図１０】本願発明者が先に提案したアクティブインダクタンス回路の他の例の構成を示す接続図である。
【図１１】その説明のための図である。
【図１２】その説明のための等価回路図である。
【図１３】従来技術としてのジャイレータ回路の説明のための図である。
【符号の説明】
Ｖ…電圧源、Ｒ…抵抗器、Ｃ…コンデンサ、Ｑ…トランジスタ
【図１】
0004103165.tif 000039
【図２】
0004103165.tif 000040
【図３】
0004103165.tif 000041
【図４】
0004103165.tif 000042
【図５】
0004103165.tif 000043
【図６】
0004103165.tif 000044
【図７】
0004103165.tif 000045
【図８】
0004103165.tif 000046
【図９】
0004103165.tif 000047
【図１０】
0004103165.tif 000048
【図１１】
0004103165.tif 000049
【図１２】
0004103165.tif 000050
【図１３】
0004103165.tif 000051