(57)【特許請求の範囲】
【請求項１】
第１の差動トランジスタ対を有するＬＣ発振副回路であって、前記第１の差動トランジスタ対の各々が、容量変換器を介する第１のポジティブ・フィードバック・ループを有し、前記容量変換器の各々が、その関連トランジスタに対する中央タップに直列の２つのキャパシタを有する、ＬＣ発振副回路と、
第２の差動トランジスタ対を有する電流制御可変キャパシタンス副回路であって、前記第２の差動トランジスタ対の各々が、前記直列の２つのキャパシタを介する第２のフィードバック・ループを有する、電流制御可変キャパシタンス副回路と
を含む電圧制御オシレータであって、
前記可変キャパシタンス副回路の実効キャパシタンスが前記第２のフィードバック・ループの利得で変化する、電圧制御オシレータ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は全般的に集積回路に関連し、特に、広い周波数レンジ及び低ノイズで、集積回路として製作し得る電圧制御オシレータに関する。
【０００２】
【従来の技術及びその課題】
電圧制御オシレータ（ＶＣＯ）は周波数組立て回路の構築ブロックの１つである。個別的周波数はＶＣＯを使用するフェーズ・ロック・ループ（ＰＬＬ）シンセサイザでつくられる。用語「ＶＣＯ」は汎用的意味で使用され、周波数が電圧制御であるものと同様に、周波数が電流の制御化にあるオシレータを含む。
今日のＶＣＯの多くは少なくとも部分的にソリッド・ステート・デバイスであり、半導体製作技術で製作されるそれらのトランジスタ要素、及び、それらの抵抗、容量又は誘導の部品の幾つか又は全部を有する。単一集積回路内に製作される全部品を有するＶＣＯ回路は「モノリシック」回路と呼ばれる。
今日のソリッド・ステートＶＣＯ回路の問題点は、低位相ノイズでの広い周波数レンジを提供しないということである。携帯電話受信器のような用途にとって、これらの特徴は重大である。
広い周波数レンジ及び低ノイズを提供する１つのアプローチは、誘導又はバラクタ素子が他の集積回路部品の外部にあるＬＣオシレータ回路を使用することである。しかしながらこのアプローチは小さなモノリシック回路の更なる必要性を満足させない。
【０００３】
【課題を達成するための手段及び作用】
本発明の１つの態様は、２つの副回路、ＬＣ発振副回路と電流制御可変キャパシタンス副回路、の組合せである。ＶＣＯの典型的実施化は差動形であり、各副回路が一対の２つの差動接続トランジスタを有する。従って、その完全な回路は各々が各副回路用のトランジスタを備える２つの「サイド」を有する。
ＬＣ発振副回路はポジティブ・フィードバック・ループを有し、可変キャパシタンス副回路はネガティブ・フィードバック・ループを有する。ＶＣＯの各サイドで、２つの副回路のフィードバック・ループはループの少なくとも一部に対する共通路を共有する。共有部分は、ＬＣ発振副回路用の中央をタップした「容量変換器」を提供すること、及び可変キャパシタンス副回路用の可変キャパシタンスを提供することの２重の役割を担う一対の直列キャパシタを含む。この配置の結果として、ＶＣＯのＬＣタンク用の実効キャパシタンスはフィードバック・ループの利得と直列キャパシタのキャパシタンスとの積になる。この実効キャパシタンスが発振周波数を決定する。
本発明の利点は、低ノイズ及び広い周波数レンジを有するＶＣＯのモノリシック製作を可能にすることである。ＶＣＯの実施化例を、２０３０ＭＨｚから１９．２％の合計掃引レンジを与える周波数レンジ２０３０乃至２４２０ＭＨｚでシミュレートを行なった。
【０００４】
【実施例】
図１は本発明に従った電圧制御オシレータ（ＶＣＯ）回路１０を示す。用語「ＶＣＯ」はここでは広い通常の意味で使用され、実際、以下に説明するように、発振周波数は、用語「ＶＣＯ」が暗示するかも知れないように電圧によってではなく、電流によって制御される。
回路１０は、２つの回路、ＬＣ発振回路１０ａと電流制御可変キャパシタンス回路１０ｂ、のかみ合わせとして分析することができる。可変キャパシタンス副回路１０ｂはＬＣ発振回路１０ａのＬＣタンク回路の広いキャパシタンス・レンジを合成する。
図１の実施例において、回路１０はバイポーラ・トランジスタＱ１、Ｑ２、Ｑ３、及びＱ４を使用する。替りの実施例においては、回路１０は各バイポーラ・トランジスタの代わりに電界効果トランジスタで実施化される。両実施例は、モノリシック集積回路を産み出す半導体製作技術を使用して製作することができる。
回路１０内のＬＣ発振副回路１０ａは、トランジスタＱ１及びＱ２、キャパシタＣ１１、Ｃ１２、Ｃ２１及びＣ２２、インダクタＬ１及びＬ２、並びに抵抗Ｒ１及びＲ２を含む。トランジスタＱ１及びＱ２は差動的に接続され、即ちそれらはテール電流源ＩB-OSC にそれらのエミッタを介して結合される。
ＬＣ発振副回路１０ａはスタンド・アロン完全差動ＬＣオシレータ回路に基づいており、容量変換器がフィードバック・ループにおける電圧降下作用を提供する。例えばその副回路の左サイドにおいて、変換器はＶｏｕｔ２からＱ２のベースの電圧への降下電圧を提供する中間タップを有するキャパシタＣ１１及びＣ１２を含む。電圧Ｖｏｕｔ２及びＣ１１のインピーダンスは磁気変換器と同様の方法でスケールされる。
【０００５】
ＬＣ発振副回路１０ａのフィードバック・ループは、１つのトランジスタ（Ｑ１又はＱ２）のコレクタで容量変換器を介して他のトランジスタ（Ｑ２又はＱ１）のベースに出力をフィードバックすることによって実施される。発振増幅は基本周波数でのループ利得がトランジスタＱ１及びＱ２の差動対の非線形性によって制限されるまで増大する。
図１のＬＣ発振副回路１０ａはＬＣ発振回路のほんの１変形であり、他の変形が回路１０で使用され得る。回路１０の可変キャパシタンス副回路のない他の適切なＬＣ発振回路が知られているが、回路１０よりもより限定的な周波数レンジを有する。適切なＬＣ発振回路の共通な特徴は、その周波数がＬＣ共振タンク回路の関数であり、トランジスタのベース（又はゲート）にポジティブ・フィードバックを有するトランジスタ・コレクタ（又はドレイン）からの正弦出力電圧の発生である。
回路１０の電流制御可変キャパシタンス副回路１０ｂはトランジスタＱ３及びＱ４、抵抗Ｒ３及びＲ４、並びにキャパシタＣ１１、Ｃ１２、Ｃ２１及びＣ２２を含む。それは電気的可変キャパシタンスを提供するスタンド・アロン回路に基づいている。そのような回路は「共振管」回路として、真空管の時代に実施化された。そのような回路のトランスコンダクタンスｇm がトランジスタで小信号用に実施化されるとき、回路端子上のキャパシタンスの実効値は、バイアス電流を変えることによって広いレンジにわたって変化するようになされ得る。
可変キャパシタンス副回路１０ｂは対向するキャパシタ対、抵抗及びトランジスタの使用によって差動的につくられる。トランジスタはそれらのエミッタを介してテール電流源ＩB-VARCAPに結合される。
【０００６】
図２は図１の可変キャパシタンス副回路１０ｂに等価なスタンド・アロン回路２０を示す。図３は同様に小信号用の等価回路である。
図２及び図３双方を参照すると、差動トランジスタＱ３及びＱ４の各フィードバック・ループについて、実効キャパシタンスＣX は以下のように数学的に表現され得る。
【数１】
0004067664.tif 000002
ここでＡ（ｊｗ）０はループ利得であり以下の様に表され得る。
【数２】
0004067664.tif 000003
パラメータＣ及びＲは副回路の実際の物理抵抗及び容量である。
図１及び図２双方を参照すると、回路１０は１Ａ（ｊｗ）０〜１＋ｇm Ｒのようにｗ＜＜１／ＲＣについて設計される。このようにして、ｇm は実効キャパシタンスを設定する可変キャパシタンス副回路１０ｂのループ利得に直接関係する。ｇm Ｒの値の典型的範囲は２乃至３である。
回路１０において、可変キャパシタンス副回路１０ｂ用のキャパシタンスは、２つの直列キャパシタにキャパシタンスを分割することによって実施化される。これが、ＬＣ発振副回路１０ａの同じ変換キャパシタを可変キャパシタンス副回路１０ｂ用のキャパシタンスを提供するために用いることを可能にする。
このように、再度図１を参照すると、ＬＣ発振副回路１０ａと可変キャパシタンス副回路１０ｂが差動回路１０を形成するとき、２対の直列キャパシタ、Ｃ１１とＣ１２から成る第１の対とＣ２１とＣ２２から成る第２の対、がある。各対はその関連トランジスタのコレクタからベースまでに置かれる。キャパシタンスの分割は回路１０が、オシレータのキャパシタンス・レシオのための中央タップと同様に電流制御可変キャパシタンスを有することを可能にする。
電圧源及び電流源が、入力電圧ＶCC及びＶBIAS並びにテール電流ＩB-OSC 及びＩB-VARCAPをそれぞれ提供する。以下に説明するように、ＩB-OSC は増幅クリッピングを提供し、ＩB-VARCAPは発振周波数を設定する。
動作において、オシレータ１０は発振増幅を増大せしめるポジティブ・フィードバック・ループをセットアップする。フィードバック・ループは２つの「サブループ」を含む。第１のサブループはＬＣ発振副回路１０ａによって与えられ、そこでは、ＬとＣの（実効）値が発振周波数を制御する。第２のサブループは可変キャパシタンス副回路１０ｂによって与えられ、回路のｇm に依存するＣの値を提供する。実際、２つのサブループの組合せがＬＣタンク用の電流制御可変キャパシタ変換器を備えた回路１０を提供する。組合わせフィードバック・ループのｇm への依存は回路１０に対する広い周波数掃引となる。
【０００７】
フィードバック・ループの直列キャパシタの各対について、入力キャパシタＣ１１及びＣ２１はキャパシタＣ１２及びＣ２２より小さい。その結果はキャパシタ変換器によって提供される電圧低下であり、トランジスタＱ１及びＱ２の差動対の入力での電圧は出力での電圧のレプリカであるがスケール・ダウンしている。典型的なスケール・ダウン率は３から４の範囲にある。例として、１００ミリボルトがＱ１及びＱ２のベース上に現われる点まで発振が増えるとしたら、出力では４００乃至５００ミリボルトの発振であろう。
回路１０の発振周波数はＩB-VARCAPによって制御される。これはＩB-VARCAPが可変キャパシタンス回路のトランス・コンダクタンスｇm を設定する。バイポーラ・トランジスタの場合の数学的表現は次の通り：
【数３】
0004067664.tif 000004
なお、上で説明したように、トランス・コンダクタンスはその回路のループ利得及び実効キャパシタンスを制御する。このキャパシタンスはＬＣタンク・キャパシタンスであり、発振周波数ｆを決定する。数学的表現は次の通り：
【数４】
0004067664.tif 000005
ここで、Ｃcircuit は上で述べた式のフィードバック・ループの実効キャパシタンスに等しい。物理的キャパシタンスＣは直列キャパシタンスであり：
【数５】
0004067664.tif 000006
抵抗Ｒ３とＲ４は電流センス抵抗として作用する。それらの抵抗はキャパシタ・リアクタンスに比し小さい。このように、直列キャパシタの各対の「底」は通常のＬＣ発振回路の場合のように接地される。
増幅を制限する回路１０の非線型性は、ＬＣ発振回路トランジスタＱ１及びＱ２の差動対の増幅クリッピングによって提供される。増幅はテール電流ＩB-OSC がＱ１とＱ２の間で切換えられるまで増加する。
【０００８】
図４は回路１０のシミュレーションの結果を示す。ゲート・キャパシタンスがＶＤＤ供給とＶ  ｂｉａｓラインをバイパスするために使用された。シミュレーション回路が同様に出力バッファとしてトランジスタの差動対を含み、０．５オームのテスト設備を駆動する一方、容量変換器対Ｃ１１、Ｃ１２及びＣ２１、Ｃ２２のタップに接続された回路に混合負荷をほぼシミュレートした。周波数はバッファ出力で測定された。
図４のｙ軸は１０ｍＡのＩB-VARCAPの公称レベルに相対する率として寸法が取られている。ＩB-OSC は一定の１０ｍＡで設定され、２ｍＡがバッファ差動対に供給された。シミュレートされた回路１０の合計周波数レンジは、２０３０ＭＨｚから１９．２％の合計掃引レンジを与える２０３０乃至２４２０ＭＨｚである。図４は同様に掃引レンジでの発振増幅の変動をプロットしている。この増幅は図１で示したノードＶout １及びＶout ２のピーク差動電圧として測定される。
本発明を特定の実施例に関し記述したが、この記述は限定の意味で解釈すべきであることを意味するものではない。開示した実施例の種々の変形が、代替実施例と同様に当業者にとって明らかである。それ故、添付した特許請求の範囲が本発明の真の範囲内にある全ての変形をカバーすることを企図している。
【０００９】
以上の説明に関して更に次の項を開示する。
（１）  各々が容量変換器を介する第１のポジティブ・フィードバック・ループを有する第１の差動トランジスタ対を有し、各前記容量変換器はその関連トランジスタに対する中央タップを備える直列の２つのキャパシタを有するＬＣ発振副回路と、
各々が前記直列の２つのキャパシタを介する第２のフィードバック・ループを有する第２の差動トランジスタ対を有する電流制御可変キャパシタンス副回路とを含み、前記可変キャパシタンス副回路の実効キャパシタンスは前記第２フィードバック・ループの利得で変化する電圧制御オシレータ。
（２）  （１）項の回路であって、前記トランジスタはバイポーラ・トランジスタである回路。
（３）  （１）項の回路であって、前記トランジスタは電界効果トランジスタである回路。
（４）  （１）項の回路であって、前記回路は集積回路として少なくとも一部製造される回路。
（５）  （１）項の回路であって、前記回路はモノリシック半導体回路として製造される回路。
（６）  （１）項の回路であって、各前記キャパシタ対は電流センス抵抗の手段によって実質的に接地される回路。
（７）  （１）項の回路であって、前記第２の差動トランジスタ対は前記利得が（前記トランス・コンダクタンス）×（前記フィードバック・ループの抵抗）＋１に実質等しいようなトランス・コンダクタンス特性を有する回路。
（８）  電圧制御オシレータ１０であって、２つの副回路１０ａ、１０ｂを含む。各副回路１０ａ、１０ｂは差動的に接続されたトランジスタ対Ｑ１、Ｑ２及びＱ３、Ｑ４を有する。第１の副回路１０ａはＬＣ発振副回路であり、各トランジスタＱ１、Ｑ２がそのフィードバック・ループに容量変換器Ｃ１１、Ｃ１２及びＣ２１、Ｃ２２を有する。第２の副回路１０ｂは電流制御可変キャパシタンス副回路であり、そのフィードバック・ループは副回路１０ｂの実効キャパシタンスを決定する利得を有する。副回路１０ａ、１０ｂが結合され、差動対（Ｑ１、Ｑ２及びＱ３、Ｑ４）の各サイドのフィードバック・ループは容量変換器Ｃ１１、Ｃ１２及びＣ２１、Ｃ２２を共有する。その結果、実効キャパシタンスが発振器１０の発振周波数を決定することになる。
【図面の簡単な説明】
【図１】本発明に従って、電流制御可変キャパシタンス回路とＬＣ発振回路の組合せとして実施化された電圧制御オシレータ（ＶＣＯ）を示す図。
【図２】図１の電流可変キャパシタンス回路の等価回路を示す図。
【図３】図１の電流可変キャパシタンス回路の等価回路を示す図。
【図４】本発明に従うＶＣＯのシミュレーション結果を示す図。
【符号の説明】
Ｑ１、Ｑ２  第１の差動トランジスタ対
Ｑ３、Ｑ４  第２の差動トランジスタ対
Ｃ１１、Ｃ１２  第１の直列キャパシタ対
Ｃ２１、Ｃ２２  第２の直列キャパシタ対
１０ａ  第１の副回路
１０ｂ  第２の副回路
【図１】
0004067664.tif 000007
【図２】
0004067664.tif 000008
【図３】
0004067664.tif 000009
【図４】
0004067664.tif 000010