(57)【特許請求の範囲】
【請求項１】
導電性容器に収納されたバイアスＴ回路の実装構造であって、前記容器の対向する壁面に配置された第１，第２端子と、これら第１，第２端子から前記容器内に延長され前記第１，第２端子の間を結ぶ信号伝送線と、前記第１，第２端子が配置された壁面に対して直角方向の一方の壁面に配置された第３端子と、前記第１，第２端子を結ぶ信号伝送線の間に接続された容量素子と、前記第１端子と前記容量素子を結ぶ前記信号伝送線と前記第３端子との間若しくは前記容量素子と前記第２端子を結ぶ前記信号伝送線と前記第３端子との間に複数の誘導素子が直列に接続されたバイアスＴ回路において、
前記容器を容積の異なる２つの矩形状の室を接続して凸状の断面となるように形成し、前記信号伝送線と、この信号伝送線間に接続された前記容量素子を前記容積の異なる２つの矩形状の室のうちの小さな室に配置すると共に前記第１，第２端子を前記小さな室の壁面に対向して配置したことを特徴とするバイアスＴ回路の実装構造。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、矩形状の容器に収納されたバイアスＴ回路の実装構造に関し、伝送損失の低減を図ったバイアスＴ回路の実装構造に関する。
【０００２】
【従来の技術】
図２は従来例を示すバイアスＴ回路を実装した構成を示す平面図、図３は図２の電気回路図である。これらの図において、１はバイアスＴ回路を収納する矩形状（図では長方形）の容器であり、電界シールドのため通常導電性の材料で形成される。
【０００３】
この容器１中の上方付近にインダクタンスの大きな素子（誘導素子）Ｌ２が配置され、下方付近には信号伝送線５が配置されている。この信号伝送線５は例えばＣＰＷ（コプレーナウエーブガイド）やマイクロストリップラインなどであり、アルミナ基板等（図示省略）に金配線パターンにより形成されている。
【０００４】
この信号伝送線５の中央には容量素子Ｃ１が接続されており、信号伝送線５の両端は対向する容器１の壁面に対向して固定された第1端子２及び第２端子３に接続されている。Ｌ１は一端がＬ２に他端が容量素子Ｃ１と第２端子３の間の信号伝送線５に接続されたインダクタンスの小さな素子（コイル）である。
【０００５】
このようなバイアスＴ回路は容量素子（コンデンサ）による低域ブロック素子Ｃ１と第１，第２誘導素子（Ｌ２,Ｌ１）からなる高域ブロック素子及び信号の分岐合流をするための分岐合流部６とを用いて構成された３端子回路であり、第１端子２に変調信号、第３端子４にバイアス電圧（または電流）を印加すると第２端子３にそれらが合わさった信号として出力する。
【０００６】
このバイアス回路Ｔは低域ブロック素子Ｃ１と高域ブロック素子Ｌ２，Ｌ１によって第１端子２と第３端子４の間のアイソレーションが取られており、信号周波数が比較的低ければコンデンサＣ１と第１，第２誘導素子（Ｌ２,Ｌ１）を使用して容易に製作可能である。
【０００７】
ここで高周波信号は第１，第２誘導素子（Ｌ２,Ｌ１）で阻止されるが、このようにインダクタの複数個を直列に接続するのは広帯域にするためで、インダクタンスの大きな第１誘導素子（トロイダルコア）Ｌ２を用いるのは低域周波数を阻止するためである。
【０００８】
ただ、この第１誘導素子Ｌ２の自己共振周波数は浮遊容量などのために一般に高くなく、高周波においては入れた効果がなくなるので、直列に第２誘導素子（コイルＬ１）をいれる。このコイルＬ１はインダクタンス値が大きくなく、低域阻止の効果は小さい。
【０００９】
【発明が解決しようとする課題】
ところで、上記従来のような構成においては、超高周波帯域になるとコンデンサを挟んで設けられた伝送線路のロスが問題となる。
ロスを少なくするためには伝送線路を短くすればよい。しかし、所定のインダクタンス値を持つ第１誘導素子Ｌ２の形状はある程度の大きさが必要なので、これを小さなものにすることはできない。
【００１０】
第１誘導素子Ｌ２を立てるなどして図で横方向の寸法を減らそうとすると容器の厚み方向が増えてコスト上問題があり、組立ての容易性でも問題がある。第１，第２端子ＣＮ１やＣＮ２の配置をかえて９０度方向かえる等、両者を近くに配置することも、第１端子ＣＮ１と第２端子ＣＮ２を対向配置したいという要求に反する。
【００１１】
本発明は、上記の問題点を解決するためになされたもので、超高周波用のバイアスＴ回路において、ある大きさの形状を有する誘導素子を内蔵しながら、伝送線路長を短くして超高周波におけるロスを減少させたバイアスＴ回路の実装構造を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記目的を達成するために、本発明は、請求項１においては、
導電性容器に収納されたバイアスＴ回路の実装構造であって、前記容器の対向する壁面に配置された第１，第２端子と、これら第１，第２端子から前記容器内に延長され前記第１，第２端子の間を結ぶ信号伝送線と、前記第１，第２端子が配置された壁面に対して直角方向の一方の壁面に配置された第３端子と、前記第１，第２端子を結ぶ信号伝送線の間に接続された容量素子と、前記第１端子と前記容量素子を結ぶ前記信号伝送線と前記第３端子との間若しくは前記容量素子と前記第２端子を結ぶ前記信号伝送線と前記第３端子との間に複数の誘導素子が直列に接続されたバイアスＴ回路において、
前記容器を容積の異なる２つの矩形状の室を接続して凸状の断面となるように形成し、前記信号伝送線と、この信号伝送線間に接続された前記容量素子を前記容積の異なる２つの矩形状の室のうちの小さな室に配置すると共に前記第１，第２端子を前記小さな室の壁面に対向して配置したことを特徴とする。
【００１４】
【発明の実施の形態】
図１は、本発明の実施形態の一例を示すバイアスＴ回路の実装構造の構成図である。図において、図２に示す従来例とは容器１の形状のみが異なり、ここでは容積の異なる２つの矩形状の室を接続して凸状の断面となるように形成されている。なお、図２と同一要素には同一符号を付している。
【００１５】
高周波信号がとおる第1端子ＣＮ１と第２端子ＣＮ２は対向して配置され、高周波のとおる配線の特性インピーダンスは例えば５０Ωに制御した伝送線路が用いられる。実施例はマイクロストリップ線路である。
【００１６】
図１において容器１の上方は従来と同様第１誘導素子Ｌ２を水平方向に収納できる程度の厚みに形成されており、下方（信号伝送線５が配置された部分）は小容積とされ第１，第２端子が対向する距離が短くなっている。なお、第２誘導素子であるコイルＬ１は図では第２端子と第１誘導素子Ｌ２間に接続されている。
【００１７】
図１の構成によれば、信号伝送線５の長さが図２に比べて短いのでその分だけ超高周波における第１端子２と第２端子３の間のロスは小さい。第１誘導素子（インダクタＬ２）は図２と同じ大きさを確保できるので低域特性は同等である。また、第１，第２端子（ＣＮ１とＣＮ２）は対向しているので使い勝手に問題は生じない。
【００１８】
なお、第１誘導素子Ｌ２はトロイダルコアをコアにしたものを用いるとは限らない。ともかくインダクタンス値をある程度確保して、第３端子（ＣＮ３）４から流れる電流をある程度確保するためには、寸法はある大きさが必要になりそれが障害である。異なる形状のものにおいても、本発明のようにすれば損失低減の効果がある。また、信号伝送線５はマイクロストリップラインに限らず他のものでも良い。例えばＣＰＷ（コプレーナウエーブガイド）を用いることができる。
【００１９】
図１では第１,第２端子（ＣＮ１とＣＮ２）は左右均等に中央に寄せているが、左右均等にする必要はない。必要に応じて左若しくは右側に寄せても本発明の効果は保持される（コネクタ接続の際片側に寄っていた方が便利である場合もある）。
【００２０】
本発明の以上の説明は、説明および例示を目的として特定の好適な実施例を示したに過ぎない。したがって本発明はその本質から逸脱せずに多くの変更、変形をなし得ることは当業者に明らかである。特許請求の範囲の欄の記載により定義される本発明の範囲は、その範囲内の変更、変形を包含するものとする。
【００２１】
【発明の効果】
以上説明したように、本発明によれば、
導電性容器に収納されたバイアスＴ回路の実装構造であって、前記容器の対向する壁面に配置された第１，第２端子と、これら第１，第２端子から前記容器内に延長され前記第１，第２端子の間を結ぶ信号伝送線と、前記第１，第２端子が配置された壁面に対して直角方向の一方の壁面に配置された第３端子と、前記第１，第２端子を結ぶ信号伝送線の間に接続された容量素子と、前記第１端子と前記容量素子を結ぶ前記信号伝送線と前記第３端子との間若しくは前記容量素子と前記第２端子を結ぶ前記信号伝送線と前記第３端子との間に複数の誘導素子が直列に接続されたバイアスＴ回路において、
前記容器を容積の異なる２つの矩形状の室を接続して凸状の断面となるように形成し、前記信号伝送線と、この信号伝送線間に接続された前記容量素子を前記容積の異なる２つの矩形状の室のうちの小さな室に配置すると共に前記第１，第２端子を前記小さな室の壁面に対向して配置したので、ある大きさのコアを内蔵しながら、伝送線路長を減らして超高周波におけるロスを減少させたバイアスＴ回路の実装構造を提供することができる。
【図面の簡単な説明】
【図１】  本発明のバイアスＴ回路の実装構造の実施形態の一例を示す構成説明図である。
【図２】  従来のバイアスＴ回路の一般例を示す構成説明図である。
【図３】  図２に示すバイアスＴ回路の電気回路図である。
【符号の説明】
１    容器１
２    第１端子
３    第２端子
４    第３端子
５    信号伝送線
６    分岐合流部
【図１】
0004103381.tif 000002
【図２】
0004103381.tif 000003
【図３】
0004103381.tif 000004