(57)【特許請求の範囲】
【請求項１】
映像入力信号の垂直同期信号の基準エッジを検出する手段と、前記映像入力信号がインターレース信号かプログレッシブ信号かを判別（以降Ｉ／Ｐ判別とする）するＩ／Ｐ判別手段と、前記基準エッジの検出結果と前記Ｉ／Ｐ判別の結果に応じて前記基準エッジ付近からジッタ量以上ずらした水平サンプリングパルスを発生させる手段と、前記水平サンプリングパルスで前記垂直同期信号をまず最初にサンプリングすることで前記垂直同期信号を遅延させる手段と、遅延させた前記垂直同期信号を前記映像入力信号の水平同期信号でサンプリングすることにより垂直アドレス信号を発生する手段と、前記垂直アドレス信号が入力され垂直パルス信号を発生する手段とを備えたテレビジョン受像機のタイミング信号発生装置。
【請求項２】
垂直同期信号の基準エッジを検出する手段において、水平同期信号を水平同期ＰＬＬ回路により等分割した信号により検出し、前記垂直同期信号を遅延させる手段において、前記基準位置の検出結果およびＩ／Ｐ判別結果に基づいて前記水平同期ＰＬＬ回路で作成された信号により前記垂直同期信号をサンプリングすることで遅延させる請求項１記載のテレビジョン受像機のタイミング信号発生装置。
【請求項３】
Ｉ／Ｐ判別を、映像入力信号判別およびあらかじめプリセットしている受像機内部に設けられたメモリに保存されたデータを基に判別する請求項１記載のテレビジョン受像機のタイミング信号発生装置。
【請求項４】
水平同期信号を水平同期ＰＬＬ回路により等分割した信号により、垂直同期信号のフィールド毎の基準エッジを検出する請求項１記載のテレビジョン受像機のタイミング信号発生装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は水平同期信号や垂直同期信号に同期した各種パルス信号を発生するテレビジョン受像機のタイミング信号発生装置に関するものである。
【０００２】
【従来の技術】
一般にテレビジョン受像機においては、内部の信号処理を行うために、水平同期信号に同期した位相の異なる各種水平パルス信号、また垂直同期信号に同期した位相の異なる各種垂直パルス信号を多用している。これらのパルス信号を作成するために映像の水平同期信号，垂直同期信号を基準にアナログ遅延素子を用いて各種位相の違うパルスを作成しているが、精度，安定性，回路規模という点で問題がある。そこで前記問題点を解決する方法として、精度が高く安定して動作し、かつ高集積化により回路規模を縮小できるデジタル信号処理によるタイミング発生装置が提案されている。
【０００３】
テレビジョン受像機に入力される信号がプログレシッブ信号時における、従来のタイミング信号発生装置の一例を図面を用いて以下に説明する。図９は従来のテレビジョン受像機のタイミング信号発生装置のブロック図を示す。これは、映像信号の水平同期信号，垂直同期信号からテレビジョン受像機内部で使用する各種水平パルス信号，垂直パルス信号を発生させる回路である。
【０００４】
図９のブロック図において、１は水平同期信号入力端子、２は垂直同期信号入力端子、３は水平同期ＰＬＬ回路、４は水平アドレスカウンタ、５は水平パルス信号発生回路、６は垂直アドレスカウンタ、７は垂直パルス信号発生回路、８は水平パルスと垂直パルスのミキシング回路、９は水平パルス信号出力端子、１０は垂直パルス信号出力端子、１１は水平パルス信号と垂直パルス信号から作成された水平垂直パルス信号出力端子である。
【０００５】
映像信号に同期した水平同期信号が水平同期信号入力端子１から水平同期ＰＬＬ回路３に入力され、これにより水平同期ＰＬＬ回路３から水平同期信号に同期したクロック信号と水平基準信号が出力され、クロック信号と水平基準信号により水平アドレスカウンタ４を駆動する。水平アドレスカウンタ４からの出力である水平アドレス信号を水平パルス信号発生回路５に供給することにより、水平パルス信号出力端子９に、水平同期信号に同期し、かつ、水平同期ＰＬＬ回路３から発生したクロック単位に正確に位相がずれた安定した水平パルス信号を得る。
【０００６】
また、垂直同期信号は垂直同期信号入力端子２から垂直アドレスカウンタ６に垂直基準信号として入力される。そして水平同期信号をクロック信号として入力することにより、垂直アドレスカウンタ６は映像信号の走査線に応じた垂直アドレス信号を発生する。垂直アドレス信号を垂直パルス信号発生回路７に供給することにより、垂直パルス信号出力端子１０に、走査線単位に正確に位相がずれた安定した垂直パルス信号を得る。また水平パルス信号と垂直パルス信号とを複合させた水平垂直パルス信号も水平パルスと垂直パルスのミキシング回路８により水平垂直パルス信号出力端子１１に得られる。
【０００７】
以上入力信号がプログレシッブ信号の場合のデジタル回路によるタイミング信号発生装置について説明したが、入力信号がインターレース信号の場合は２倍の水平同期信号が垂直パルスを作成するクロック信号になり１／２走査線単位の垂直パルスを作成することは言うまでもない。
【０００８】
このようにしてテレビジョン受像機内で使用する水平同期信号，垂直同期信号に同期した各種パルス信号を、デジタル回路によるタイミング信号発生装置でデジタル的にサンプリングすることにより、精度よく安定して作成することができる。またデジタル回路のため容易に高集積化でき回路規模を縮小できる。
【０００９】
【発明が解決しようとする課題】
しかしながら上記従来のテレビジョン受像機のタイミング信号発生装置では、垂直同期信号のジッタが無い場合は、安定した精度のパルス信号を発生することができるが、垂直同期信号が水平同期信号に対してジッタが有る場合、プログレシッブ信号では前記ジッタにより垂直アドレスカウンタで水平同期信号によるサンプリングミスが生じ、その結果垂直同期の基準の位置のサンプリングミスが生じ、水平基準信号でサンプリングするため前記ジッタがより強調され、１水平期間のジッタの有る垂直パルス信号が出力されてしまうという問題を有していた。またインターレース信号では２倍の水平同期信号によるサンプリングを行うため、１／２水平期間のジッタの有る垂直パルス信号が出力されてしまうという問題を有していた。
【００１０】
【課題を解決するための手段】
この課題を解決するために、本発明のテレビジョン受像機のタイミング信号発生装置は、垂直同期信号を水平同期信号でサンプリングする際に、垂直同期信号の基準エッジを検出し、入力信号をＩ／Ｐ判別し、前記基準エッジの検出結果と前記Ｉ／Ｐ判別の結果に応じてこの基準エッジ付近からジッタ量以上ずらした水平サンプリングパルスを発生させ、その水平サンプリングパルスで垂直同期信号をまず最初にサンプリングすることで垂直同期信号を遅延させものであり、クロック信号である水平同期信号のサンプリング点からジッタが問題にならない位相に垂直同期信号を遅延させ、遅延させた垂直同期信号をクロック信号でサンプリングすることにより、垂直パルス作成の基準となる垂直同期信号のクロック信号によるサンプリングミスがなくなり、垂直同期信号と水平同期信号で作成される垂直パルス信号のジッタをキャンセルすることができる。
【００１１】
【発明の実施の形態】
本発明の請求項１記載のテレビジョン受像機のタイミング信号発生装置は、映像入力信号の垂直同期信号の基準エッジを検出する手段と、前記映像入力信号をＩ／Ｐ判別するＩ／Ｐ判別手段と、前記基準エッジの検出結果と前記Ｉ／Ｐ判別の結果に応じて前記基準エッジ付近からジッタ量以上ずらした水平サンプリングパルスを発生させる手段と、前記水平サンプリングパルスで前記垂直同期信号をまず最初にサンプリングすることで前記垂直同期信号を遅延させる手段と、遅延させた前記垂直同期信号を前記映像入力信号の水平同期信号でサンプリングすることにより垂直アドレス信号を発生する手段と、前記垂直アドレス信号が入力され垂直パルス信号を発生する手段とを備えたテレビジョン受像機のタイミング信号発生装置であり、クロック信号である水平同期信号のサンプリング点からジッタが問題にならない位相に垂直同期信号を遅延させることにより、垂直パルス作成の基準となる垂直同期信号のクロック信号によるサンプリングミスがなくなり、垂直同期信号と水平同期信号で作成される垂直パルス信号のジッタをキャンセルすることができるという作用を有する。
【００１３】
本発明の請求項２記載のテレビジョン受像機のタイミング信号発生装置は、垂直同期信号の基準エッジを検出する手段において、水平同期信号を水平同期ＰＬＬ回路により等分割した信号により検出し、前記垂直同期信号を遅延させる手段において、前記基準位置の検出結果およびＩ／Ｐ判別結果に基づいて前記水平同期ＰＬＬ回路で作成された信号により前記垂直同期信号をサンプリングすることで遅延させる請求項１記載のテレビジョン受像機のタイミング信号発生装置であり、水平同期ＰＬＬ回路により作成した信号により垂直同期信号の基準エッジを検出することにより、たとえ水平同期周波数および垂直同期周波数が変化したとしても適切な垂直同期信号の遅延を実現し得るという作用を有する。
【００１４】
本発明の請求項３記載のテレビジョン受像機のタイミング信号発生装置は、Ｉ／Ｐ判別を、映像入力信号判別およびあらかじめプリセットしている受像機内部に設けられたメモリに保存されたデータを基に判別する請求項１記載のテレビジョン受像機のタイミング信号発生装置であり、あらかじめプリセットされているメモリに保存されたデータを基にして判別することにより、たとえ映像入力信号が変わったとしても適切な水平のサンプリングパルスで垂直同期信号をサンプリングし遅延させるという作用を有する。
【００１５】
本発明の請求項４記載のテレビジョン受像機のタイミング信号発生装置は、水平同期信号を水平同期ＰＬＬ回路により等分割した信号により垂直同期信号のフィールド毎の基準エッジを検出する請求項１記載のテレビジョン受像機のタイミング信号発生装置であり、垂直同期信号のフィールド毎の基準エッジを検出することにより、たとえ映像入力信号が変わったとしても適切な水平のサンプリングパルスで垂直同期信号をサンプリングし遅延させるという作用を有する。
【００１６】
以下、本発明の実施の形態について図面を参照して説明する。
（実施の形態１）
図１は本発明の実施の形態１におけるテレビジョン受像機のタイミング信号発生装置のブロック図であり、図２はインターレース信号入力時における図１に示すテレビジョン受像機のタイミング信号発生装置の動作を説明するためのタイミング信号図であり、図３はプログレシッブ信号入力時における図１に示すテレビジョン受像機のタイミング信号発生装置の動作を説明するためのタイミング信号図である。
【００１７】
図１において、１２は垂直同期信号入力端子１３から入力された垂直同期信号を遅延させる遅延回路、１４は遅延回路１２において垂直同期信号を遅延させるサンプリング信号を発生させるサンプリング信号発生回路、１５は垂直同期信号入力端子１３から入力された垂直同期信号の基準エッジ位置を検出するエッジ検出回路、１６は入力信号のＩ／Ｐ判別回路、１７は垂直基準信号として遅延回路１２から遅延した垂直同期信号が入力され、クロック信号として水平同期信号入力端子１８から水平同期信号が入力される垂直アドレスカウンタ、１９は垂直アドレスカウンタ１７から垂直アドレス信号が入力される垂直パルス信号発生回路、２０は垂直パルス信号発生回路１９の垂直パルス信号出力端子である。
【００１８】
上記本実施の形態１におけるテレビジョン受像機のタイミング信号発生装置について、以下にその動作を説明する。
【００１９】
本実施の形態１においては、まず、入力信号がインターレース信号かプログレシッブ信号かをＩ／Ｐ判別回路１６で判別し、その判別結果によりサンプリング信号発生回路１４で発生させる信号を選択し、遅延回路１２において垂直同期信号を遅延させる遅延量を制御するものであるが、もし、垂直同期信号を遅延させない場合は、入力信号がインターレース信号の場合、図２の（ａ），（ｂ）に示すようなフィールド毎に１／２水平期間位相の違うｔ０の時間幅を持つジッタの有る（実線が正規の波形で破線はジッタ）垂直同期信号を基準にして、図２の（ｄ）に示すような水平同期信号の２倍の信号でサンプリングすることにより垂直アドレスカウンタ１７を駆動すると、垂直同期信号のジッタにより水平同期信号の２倍の信号によるサンプリングミスが生じ、垂直アドレスカウンタ１７の基準が１／２水平期間の大きなジッタになってしまい、その結果、垂直アドレスカウンタ１７により作成される垂直パルスは、１／２水平期間の大きなジッタ成分を持ってしまうという問題が生じる。
【００２０】
そこで本実施の形態１では、まず、垂直同期信号を垂直アドレスカウンタ１７に入力する前にエッジ検出回路１５にて垂直同期信号の基準エッジ位置を検出し、次に、前記基準エッジ位置の検出結果に基づいて、水平同期信号の入力されているサンプリング信号発生回路１４において、図２の（ｄ）に示す水平同期信号の２倍の周期の信号波形を位相ｔ１ずらした図２の（ｅ）に示すような信号波形を作成する。次に、遅延回路１２において前記サンプリング信号発生回路１４にて作成した図２の（ｅ）に示す信号波形により図２の（ａ），（ｂ）に示すジッタの有る垂直同期信号をジッタが影響しない位置でサンプリングして垂直同期信号を遅延させ、図２の（ｆ），（ｇ）に示すジッタの無い垂直同期基準波形を作成する。この垂直同期基準波形を基に垂直アドレスカウンタ１７を図２の（ｃ）の水平同期信号の２倍の周期の信号波形である図２の（ｄ）でサンプリングすることにより、図２の（ｈ），（ｉ）に示すような垂直アドレスカウンタ１７のリセット信号が得られる。リセット信号と水平同期信号により前記垂直アドレスカウンタ１７により作成された垂直アドレス信号を基に垂直パルス信号発生回路１９により各種垂直パルスを作成する。
【００２１】
ここで図２の（ａ），（ｂ）に示すジッタの有る垂直同期信号よりジッタをキャンセルする条件は
ｔ０＜ｔ１  （ｔ１＝サンプリング信号位相遅延量）
ｔ０＜ｔ２  （ｔ２＝ｔＨ／２−ｔ０，ｔＨ＝水平走査期間）
ｔ１＋ｔ２＝ｔＨ／２
である。よってジッタ量ｔ０が最大値の条件は
ｔ１＝ｔ２＝ｔＨ／４  になる。
【００２２】
以上のことより、ｔ１＝ｔＨ／４  位相を遅らせた信号で垂直同期信号をまずサンプリングすることにより、
ｔ０＜ｔｈ／４
を満たす垂直同期信号のジッタ量ｔ０はキャンセルすることができる。
【００２３】
次に、入力信号がプログレシッブ信号の場合について説明する。プログレシッブ信号の垂直同期信号の周期は、図３の（ａ）に示すような１水平同期信号周期であるため垂直タイミングパルスを作成するときのサンプリングパルスは図３の（ｂ）に示す水平同期信号でよい。ここでプログレシッブ信号での垂直同期信号のジッタをｔ３とすると上記インターレース信号時と同様に考えると図３の(ｃ)に示すように
ｔ３＜ｔ４  （ｔ４＝サンプリング信号位相遅延量）
ｔ３＜ｔ５  （ｔ５＝ｔＨ−ｔ３，ｔＨ＝水平走査期間）
ｔ４＋ｔ５＝ｔＨ
になる。よってジッタ量ｔ３の最大値の条件は
ｔ４＝ｔ５＝ｔＨ／２  になる。
【００２４】
以上のことより、ｔ４＝ｔＨ／２  位相を遅らせた信号で垂直同期信号をまずサンプリングすることにより、
ｔ３＜ｔＨ／２
を満たす垂直同期信号のジッタ量ｔ３はキャンセルすることができる。
【００２５】
以上のように、入力信号がインターレース信号の場合は最大ジッタ量ｔＨ／４、また、プログレシッブ信号の場合は最大ジッタ量ｔＨ／２のジッタをキャンセルすることが可能になるため、プログレシッブ信号であればインターレース信号の２倍のジッタをキャンセルすることも可能となる。
【００２６】
以上のように、本実施の形態１によれば、垂直同期信号にジッタが有ったとしてもインターレース信号およびプログレシッブ信号に応じて垂直同期信号の安定したところでまずサンプリングして垂直同期信号を遅延させ、遅延させた垂直同期信号を水平同期信号にてサンプリングし垂直パルス信号を作成することによりジッタのキャンセル量を各信号で最大にすることができ、より安定した垂直パルス信号を得ることができる。
【００２７】
（実施の形態２）
図４は本発明の実施の形態２におけるテレビジョン受像機のタイミング信号発生装置の垂直同期信号遅延回路のブロック図であり、図５は図４に示すテレビジョン受像機のタイミング信号発生装置の垂直同期信号遅延回路の動作を説明するためのタイミング信号図である。
【００２８】
図４において、２１は水平同期信号入力端子２２から水平同期信号が入力される水平同期ＰＬＬ回路、２３は水平同期ＰＬＬ回路２１の出力が入力され、垂直同期信号の基準エッジ位置を検出するための信号を発生するエッジ検出信号発生部、２４は垂直同期信号入力端子２５とエッジ検出信号発生部２３からの出力が入力され、垂直同期信号のエッジの水平同期信号の基準位置付近を検出する第１のエッジ検出回路、２６は垂直同期信号入力端子２５とエッジ検出信号発生部２３からの出力が入力され、垂直同期信号のエッジの水平同期信号の周期の１／２位相ずらした付近を検出する第２のエッジ検出回路、２７は第１のエッジ検出回路２４からの信号と第２のエッジ検出回路２６からの信号とによりエッジ位置を判別するエッジ位置判別回路、２８は水平同期ＰＬＬ回路２１の出力が入力され、垂直同期信号を遅延させるためのサンプリング信号を発生するサンプリング信号発生回路、２９はエッジ位置判別回路２７，サンプリング信号発生回路２８，Ｉ／Ｐ判別回路３０の各出力が入力され、垂直同期信号を遅延させる信号を選択する信号選択回路、３１は垂直同期信号入力端子２５から垂直同期信号が入力され、信号選択回路２９の出力により垂直同期信号を遅延する遅延回路であり、遅延回路３１から遅延された垂直同期信号を次段の垂直アドレスカウンタに出力する。
【００２９】
まず、入力信号がインターレース信号の場合について、図５のタイミング信号図を用いて図４に示すテレビジョン受像機のタイミング信号発生装置の垂直同期信号遅延回路の動作を説明する。Ｉ／Ｐ判別回路３０から入力信号がインターレース信号であるという情報に基づき、図５の（ａ）に示す水平同期信号の周期の２倍の周期を有する図５の（ｂ）に示す信号を作成する。
【００３０】
次に、垂直同期信号の基準エッジ位置を検出する方法について説明を行う。
まず、図５の（ａ）に示す水平同期信号から水平同期ＰＬＬ回路２１を駆動することにより水平同期信号に同期した基準パルスとクロック信号を得る。このように得られた水平同期ＰＬＬ回路２１の出力信号をエッジ検出信号発生部２３に入力し、水平同期信号の周期の１／８位相をずらせた図５の（ｃ）、３／８位相をずらせた図５の（ｅ）、５／８位相をずらせた図５の（ｇ）、７／８位相をずらせた図５の（ｉ）の各信号を作成する。また、サンプリング信号発生回路２８では２／８位相をずらせた図５の（ｄ）、４／８位相をずらせた図５の（ｆ）、６／８位相をずらせた図５の（ｈ）の各信号を作成する。
【００３１】
次に、図５の（ｊ）に示すように、水平同期信号の周期の２倍の周期を有する図５の（ｂ）の基準位置とほぼ同じ位相の垂直同期信号がある場合は、第１のエッジ検出回路２４において、エッジ検出信号発生部２３からの信号である図５の（ｉ）の信号と図５の（ｃ）の信号により垂直同期信号をサンプリングすると垂直同期信号の０，１変化が検出でき、垂直同期信号の基準エッジ位置がほぼ水平同期信号と同位相の位置にあることが検出できる。
【００３２】
また、インターレース信号であるため、同様に図５の（ｋ）に示すように、水平同期信号の図５の（ａ）に示す水平同期信号の基準位置より１／２位相のずれた垂直同期信号があり、第２のエッジ検出回路２６において、エッジ検出信号発生回路２３からの信号である図５の（ｅ）の信号と図５の（ｇ）の信号により垂直同期信号をサンプリングすると垂直同期信号の０，１変化が検出でき、垂直同期信号の基準エッジ位置が水平同期信号から１／２位相のずれた位置にあることが検出できる。
【００３３】
前記第１のエッジ検出回路２４および第２のエッジ検出回路２６からの検出情報を基にエッジ位置判別回路２７にて垂直同期信号の基準エッジ位置が垂直パルスの作成するクロック信号である図５の（ｂ）に示す水平同期信号の２倍の信号のエッジ付近にあると判別し、遅延回路３１において使用するサンプリングパルスとして、サンプリング信号発生回路２８で作成された図５の（ｄ）および図５の（ｈ）を信号選択回路２９で選択し、遅延回路３１で垂直同期信号をｔＨ／４量（ｔＨ＝水平走査期間）遅延させる。
【００３４】
また、エッジ位置判別回路２７で判別されないときは、遅延回路３１で使用されるサンプリングパルスは、垂直パルス発生用クロックである図５の（ｂ）が信号選択回路２９で選択され、垂直同期信号はクロック信号に対して遅延させない。入力信号の位相により遅延回路３１にて垂直同期信号をジッタの影響されない位置でサンプルすることで垂直同期信号のインターレース信号時のジッタをキャンセルできる。
【００３５】
入力信号がプログレシッブ信号時の動作もインターレース信号時と同様であるが相違点は、エッジ検出が第１のエッジ検出回路２４の結果のみでよく、垂直パルス発生クロックが図５の（ａ）に示す水平同期信号、また、遅延回路３１のサンプリングパルスが図５の（ｆ）、垂直同期信号の遅延量がｔＨ／２となる点である。
【００３６】
以上のように、本実施の形態２によれば、水平同期ＰＬＬ回路２１にてエッジ検出信号を作成して垂直エッジ位置検出するため水平周波数や垂直周波数が変化したとしても垂直同期信号の基準エッジの位置が水平周期の何％の位置にあるか正確に検出でき、また、垂直同期信号の位相が変化しても同様に垂直同期信号の基準エッジ位置は正確に検出できる。また、基準エッジ位置を検出して、水平同期ＰＬＬ回路２１で作成した最適なサンプリング信号で垂直同期信号でまずサンプリングすることにより、安定した垂直同期信号の最大遅延が実現でき、水平周波数，垂直周波数が変化したとしても垂直同期信号の基準エッジのジッタを正確に安定してキャンセルすることができる。
【００３７】
（実施の形態３）
図６は本発明の実施の形態３におけるテレビジョン受像機のタイミング信号発生装置のＩ／Ｐ判別回路のブロック図であり、３２は信号入力端子、３３は信号入力端子３２の信号が入力され、信号の形態を判別する同期形態判別回路、３４は信号入力端子３２の信号が入力され、水平同期信号および垂直同期信号の周波数を検出する周波数判別回路、３５は信号入力端子３２の信号が入力され、水平同期信号および垂直同期信号の極性を検出する極性判別回路、３６は外部信号端子、３７は外部信号端子３６の信号が入力され、スイッチャー番号を判別するＳＷ判別回路、３８は外部からコントロールするコントロールパネル、３９は同期形態判別回路３３，周波数判別回路３４，極性判別回路３５，ＳＷ判別回路３７の各出力が入力されるマイクロプロセッサであるＣＰＵ、４０はＣＰＵ３９に接続された不揮発性メモリ、４１はＣＰＵ３９のＩ／Ｐ判別信号出力端子である。
【００３８】
まず、入力信号判別について図６を用いて説明する。特にマルチスキャンディスプレイと呼ばれるテレビジョン受像機に入力される信号は多種多彩であるため各種入力信号を判別するには信号のあらゆる情報が必要になる。そこで、まず、同期形態判別回路３３にて入力信号の同期の形態がｓｙｎｃ−ｏｎＧ，セパレートＳＹＮＣ，コンポジットＳＹＮＣ等のいずれであるかを検出する。次に、周波数判別回路３４にて水平同期信号および垂直同期信号の周波数を検出する。また、極性判別回路３５にてセパレートＳＹＮＣ時の水平同期信号および垂直同期信号が正極性／負極性かの判別を行い入力信号を詳細に判別する。しかし前記情報はすべて同一でありながら違う入力信号も存在するときは外部信号端子３６の外部信号を使用して、入力信号が切り換えられる外部スイッチャー等の情報もＳＷ判別回路３７にて判別し、より一層の信号判別を行う。
【００３９】
以上の入力信号結果とコントロールパネル３８からのＩ／Ｐ切り換え設定を各信号に応じてＣＰＵ３９を介し、不揮発性メモリ４０にプリセットする。ここでプリセットされている信号が入力された場合、前記入力信号情報の検出により入力信号判別を行いＣＰＵ３９が不揮発性メモリ４０からＩ／Ｐ判別データを読み出しジッタキャンセル回路に設定する。
【００４０】
以上のように、本実施の形態３によれば、各種信号が入力されたとしても信号判別を行い、あらかじめ記憶しているＩ／Ｐ判別信号をジッタキャンセル回路に設定することにより、安定した垂直同期信号の遅延が実現でき、垂直同期信号の基準エッジのジッタを正確に安定してキャンセルすることができる。
【００４１】
（実施の形態４）
図７は本発明の実施の形態４におけるテレビジョン受像機のタイミング信号発生装置のＩ／Ｐ判別回路のブロック図であり、図８は図７に示すテレビジョン受像機のタイミング信号発生装置のＩ／Ｐ判別回路の動作を説明するためのタイミング信号図である。
【００４２】
図７において、４２は水平同期信号入力端子４３から水平同期信号が入力される水平同期ＰＬＬ回路、４４は水平同期ＰＬＬ回路４２の出力が入力され、垂直同期信号の基準エッジ位置を検出するための信号を発生するエッジ検出信号発生部、４５は垂直同期信号入力端子４６とエッジ検出信号発生部４４からの出力が入力され、垂直同期信号のエッジの水平同期信号の基準位置付近を検出する第１のエッジ検出回路、４７は垂直同期信号入力端子４６とエッジ検出信号発生部４４からの出力が入力され、垂直同期信号のエッジの水平同期信号の周期の１／２位相ずらした付近を検出する第２のエッジ検出回路、４８は第１のエッジ検出回路４５からの信号と第２のエッジ検出回路４７からの信号とによりエッジ位置を判別するエッジ位置判別回路、４９は垂直同期信号入力端子４６とエッジ位置判別回路４８の出力が入力され、インターレース信号か、プログレシッブ信号かを検出するＩ／Ｐ判別回路である。
【００４３】
まず、図７，図８を用いてＩ／Ｐ判別回路４９について説明する。実施の形態２と同様に図８の（ａ）の水平同期信号から１／８〜７／８までの位相の遅延させた図８の（ｃ）〜（ｉ）に示す信号をエッジ検出信号発生部４４より得る。
【００４４】
まず、図８の（ｊ）のように最初の垂直同期信号のエッジが図８の（ａ）の水平同期信号と同位相であるとき、図８の（ｉ）と（ｃ）の信号により第１のエッジ検出回路４５にて垂直同期信号のエッジを検出する。次に、前記検出されたエッジ位置の情報をエッジ位置判別回路４８にて判別し、この判別信号がＩ／Ｐ判別回路４９と第２のエッジ検出回路４７に送られると、前記第２のエッジ検出回路４７は第１のエッジ検出回路４５で検出した信号に対して１／２位相遅らせた信号をエッジ検出するための信号にするように動作する。このときの第２のエッジ検出回路４７の検出信号は図８の（ｅ）の３／８位相遅延信号と図８の（ｇ）の５／８位相遅延信号になる。
【００４５】
ここで入力信号がインターレース信号である場合は、図８の（ｋ）のように垂直同期信号が水平同期信号の１／２位相遅延された位置にくるため第２のエッジ検出回路４７にて垂直同期信号のエッジが検出され、エッジ位置判別回路４８を通りＩ／Ｐ判別回路４９に送られる。Ｉ／Ｐ判別回路４９では、垂直同期信号とエッジ位置判別回路４８の結果により垂直同期信号毎にエッジが１／２水平位相期間ずれているときはインターレース信号と判別し、Ｉ／Ｐ判別信号としてジッタキャンセル回路に送られる。また、プログレッシブ信号時は、第１のエッジ検出回路４５で垂直同期信号のエッジ検出されたとき、第２のエッジ検出回路４７では検出されないため、Ｉ／Ｐ判別回路４９にてインターレース信号とは容易に判別できる。また、第１のエッジ検出回路４５のエッジ検出が水平同期信号と同位相としたが、どのような位相であっても、第１のエッジ検出回路４５で検出する信号に対して、第２のエッジ検出回路４７が１／２水平位相遅延させた信号でのエッジ検出にすることは言うまでもない。このように第１のエッジ検出回路４５と第２のエッジ検出回路４７が１／２水平期間ずらせたエッジ検出信号にすることによりＩ／Ｐ信号判別は容易に実現することができる。
【００４６】
以上のように、本実施の形態４によれば、各種信号が入力されたとしても水平同期ＰＬＬ回路４２にてエッジ検出信号を作成して、垂直同期信号毎の垂直エッジ位置を検出するため水平周波数や垂直周波数が変化したとしても垂直同期信号の基準エッジの位置が水平周期の何％の位置にあるか正確に検出し、自動的にＩ／Ｐ判別信号を作成して、ジッタキャンセル回路に設定することにより、安定した垂直同期信号の遅延が実現でき、垂直同期信号の基準エッジのジッタを正確に安定してキャンセルすることができる。
【００４７】
なお、実施の形態１，２，３，４において、理解を容易にするためテレビジョン受像機の入力同期信号について述べてきたが、テレビジョン受像機内部の偏向同期信号についても有効であることは言うまでもない。
【００４８】
【発明の効果】
以上のように、本発明のテレビジョン受像機のタイミング信号発生装置によれば、垂直同期信号が水平同期信号に対してジッタが有り、垂直同期信号の位相を変化させる場合、前記ジッタを含む垂直同期信号の基準エッジを検出し、インターレース信号／プログレシッブ信号の判別を行い、最適な水平サンプリングパルス信号でまず垂直同期信号をサンプリングして、垂直同期信号を遅延させてから次に、水平同期信号でサンプリングすることにより、垂直同期信号のジッタをキャンセルするものであり、各種信号に応じて水平同期信号で垂直同期信号をサンプリングして各種垂直タイミング信号のジッタをキャンセルすることができ、より安定した垂直パルス信号を作成するデジタルタイミング信号発生装置を実現できるものである。
【００４９】
また、水平垂直周波数が変化する際も同様のことが実現できるものである。
【図面の簡単な説明】
【図１】本発明の実施の形態１におけるテレビジョン受像機のタイミング信号発生装置のブロック図
【図２】インターレース信号入力時における図１に示すテレビジョン受像機のタイミング信号発生装置の動作を説明するためのタイミング信号図
【図３】プログレシッブ信号入力時における図１に示すテレビジョン受像機のタイミング信号発生装置の動作を説明するためのタイミング信号図
【図４】本発明の実施の形態２におけるテレビジョン受像機のタイミング信号発生装置の垂直同期信号遅延回路のブロック図
【図５】図４に示すテレビジョン受像機のタイミング信号発生装置の垂直同期信号遅延回路の動作を説明するためのタイミング信号図
【図６】本発明の実施の形態３におけるテレビジョン受像機のタイミング信号発生装置のＩ／Ｐ判別回路のブロック図
【図７】本発明の実施の形態４におけるテレビジョン受像機のタイミング信号発生装置のＩ／Ｐ判別回路のブロック図
【図８】図７に示すテレビジョン受像機のタイミング信号発生装置のＩ／Ｐ判別回路の動作を説明するためのタイミング信号図
【図９】従来のテレビジョン受像機のタイミング信号発生装置のブロック図
【符号の説明】
１，１８，２２，４３  水平同期信号入力端子
２，１３，２５，４６  垂直同期信号入力端子
３，２１，４２  水平同期ＰＬＬ回路
４  水平アドレスカウンタ
５  水平パルス信号発生回路
６，１７  垂直アドレスカウンタ
７，１９  垂直パルス信号発生回路
８  水平パルスと垂直パルスのミキシング回路
９  水平パルス信号出力端子
１０，２０  垂直パルス信号出力端子
１１  水平垂直パルス信号出力端子
１２，３１  遅延回路
１４，２８  サンプリング信号発生回路
１５  エッジ検出回路
１６，３０，４９  Ｉ／Ｐ判別回路
２３，４４  エッジ検出信号発生部
２４，４５  第１のエッジ検出回路
２６，４７  第２のエッジ検出回路
２７，４８  エッジ位置判別回路
２９  信号選択回路
３２  信号入力端子
３３  同期形態判別回路
３４  周波数判別回路
３５  極性判別回路
３６  外部信号端子
３７  ＳＷ判別回路
３８  コントロールパネル
３９  ＣＰＵ
４０  不揮発性メモリ
４１  Ｉ／Ｐ判別信号出力端子
【図１】
0004032540.tif 000002
【図２】
0004032540.tif 000003
【図３】
0004032540.tif 000004
【図４】
0004032540.tif 000005
【図５】
0004032540.tif 000006
【図６】
0004032540.tif 000007
【図７】
0004032540.tif 000008
【図８】
0004032540.tif 000009
【図９】
0004032540.tif 000010