(57)【特許請求の範囲】
【請求項１】
ディジタルオーディオ信号を処理するオーディオ信号処理装置において、
無音状態から有音状態への立ち上げ時に、入力されたオーディオデータの上位側ビットだけを下位側にビットシフトし、上記ビットシフトの量を上記立ち上げ時から時間と共に減らしていくことで上記オーディオデータのレベルに傾斜を付けることを特徴とするオーディオ信号処理装置。
【請求項２】
ビデオデータおよびオーディオデータをそれぞれ積符号を用いたエラー訂正符号化して記録媒体に記録し、記録媒体に記録されたビデオデータおよびオーディオデータを再生するようにされた映像信号記録再生装置において、
入力されたビデオデータおよびオーディオデータに対して、それぞれ積符号を用いたエラー訂正符号化を行い、ＩＤ情報および同期信号を付加して記録媒体に記録する記録手段と、
上記記録媒体に記録された上記ビデオデータおよびオーディオデータを再生し、再生された該ビデオデータおよびオーディオデータに対して、それぞれ上記同期信号および上記ＩＤ情報に基づき、上記積符号によるエラー訂正符号化の復号化を行う再生手段と、
上記再生手段によって再生された上記オーディオデータの、無音状態から有音状態への立ち上げ時に、上記オーディオデータの上位側ビットだけを下位側にビットシフトし、上記ビットシフトの量を上記立ち上げ時から時間と共に減らしていくことで上記オーディオデータのレベルに傾斜を付ける手段と
を有することを特徴とする映像音声記録再生装置。
【請求項３】
ディジタルオーディオ信号を処理するオーディオ信号処理方法において、
無音状態から有音状態への立ち上げ時に、入力されたオーディオデータの上位側ビットだけを下位側にビットシフトし、上記ビットシフトの量を上記立ち上げ時から時間と共に減らしていくことで上記オーディオデータのレベルに傾斜を付けることを特徴とするオーディオ信号処理方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、ディジタルオーディオ信号のミュート解除時に生じる雑音を発生しなくなるようにしたオーディオ信号処理装置および方法、ならびに、映像音声記録再生装置に関する。
【０００２】
【従来の技術】
現在、アナログオーディオ信号をＡ／Ｄ変換してディジタルオーディオデータとして処理する、ディジタルオーディオ機器が普及している。処理を重ねても音質の劣化が少なく、比較的容易に高音質が得られるため、プロ用途、アマチュア用途を問わず、幅広く用いられている。
【０００３】
ところで、オーディオ信号を再生する際には、一時的に再生出力を無音にするミュート処理が行われる場合がある。例えば、オーディオ回路の立ち上げ時や、過大なレベルの信号あるいは不正な信号が入力された際に、ミュート処理により自動的に出力を無音にして、回路やスピーカなどの保護を行う。ミュート処理は、自動的あるいは手動により解除され、通常の再生が再開される。
【０００４】
このミュート処理の解除の際に、単純に、無音状態から通常の再生状態への切り替えを行ってしまうと、通常の再生状態になったときに、信号波形が急峻に立ち上がってしまうことがある。この信号波形の急峻な立ち上がりは、再生音に対して「プチッ」というパルス状の雑音となって現れる。
【０００５】
【発明が解決しようとする課題】
従来のディジタルオーディオ機器では、演算処理によって、このミュート状態から通常の再生状態への変化点で生じる、「プチッ」というパルス状の雑音を抑制していた。例えば、オーディオデータ処理専用の集積回路（ＩＣ）において、乗算器を用いて、時系列方向にサンプル毎に所定の計数を乗じて信号レベルを減衰させる。しかしながら、この方法では、乗算器を用いるためオーディオデータ信号回路が複雑になり、規模が大きくなってしまうという問題点があった。
【０００６】
また、例えばカメラ一体型ビデオテープレコーダのように、携帯用の機器においては、バッテリによる駆動の長時間化に伴う低消費電力化や、機器の小型軽量化に伴う基板面積の制限による回路削減などで、ミュート処理用の乗算器が設けられたオーディオデータ処理専用のＩＣが省略されることが多い。したがって、このような、携帯用の機器では、ミュート解除時にパルス状の雑音が発生してしまうという問題点があった。
【０００７】
したがって、この発明の目的は、簡単な構成でミュート解除時の雑音を出さないようにしたオーディオ信号処理装置および方法、ならびに、映像音声記録再生装置を提供することにある。
【０００８】
【課題を解決するための手段】
この発明は、上述した課題を解決するために、ディジタルオーディオ信号を処理するオーディオ信号処理装置において、無音状態から有音状態への立ち上げ時に、入力されたオーディオデータの上位側ビットだけを下位側にビットシフトし、ビットシフトの量を立ち上げ時から時間と共に減らしていくことでオーディオデータのレベルに傾斜を付けることを特徴とするオーディオ信号処理装置である。
【０００９】
また、この発明は、ビデオデータおよびオーディオデータをそれぞれ積符号を用いたエラー訂正符号化して記録媒体に記録し、記録媒体に記録されたビデオデータおよびオーディオデータを再生するようにされた映像信号記録再生装置において、入力されたビデオデータおよびオーディオデータに対して、それぞれ積符号を用いたエラー訂正符号化を行い、ＩＤ情報および同期信号を付加して記録媒体に記録する記録手段と、記録媒体に記録されたビデオデータおよびオーディオデータを再生し、再生された該ビデオデータおよびオーディオデータに対して、それぞれ同期信号およびＩＤ情報に基づき、積符号によるエラー訂正符号化の復号化を行う再生手段と、再生手段によって再生されたオーディオデータの、無音状態から有音状態への立ち上げ時に、オーディオデータの上位側ビットだけを下位側にビットシフトし、ビットシフトの量を立ち上げ時から時間と共に減らしていくことでオーディオデータのレベルに傾斜を付ける手段とを有することを特徴とする映像音声記録再生装置である。
【００１０】
また、この発明は、ディジタルオーディオ信号を処理するオーディオ信号処理方法において、無音状態から有音状態への立ち上げ時に、入力されたオーディオデータの上位側ビットだけを下位側にビットシフトし、ビットシフトの量を立ち上げ時から時間と共に減らしていくことでオーディオデータのレベルに傾斜を付けることを特徴とするオーディオ信号処理方法である。
【００１１】
上述したように、この発明は、無音状態から有音状態への立ち上げ時に、入力されたオーディオデータの上位側ビットだけを下位側にビットシフトし、ビットシフトの量を立ち上げ時から時間と共に減らしていくようにしているため、ビットシフトを行うだけの簡単な構成で、無音状態から有音状態への立ち上げ時にオーディオデータのレベルに対して傾斜を付けることができる。
【００１２】
【発明の実施の形態】
以下、この発明をディジタルＶＴＲに対して適用した一実施形態について説明する。この一実施形態は、放送局の環境で使用して好適なもので、互いに異なる複数のフォーマットのビデオ信号の記録・再生を可能とするものである。例えば、ＮＴＳＣ方式に基づいたインターレス走査で有効ライン数が４８０本の信号（４８０ｉ信号）およびＰＡＬ方式に基づいたインターレス走査で有効ライン数が５７６本の信号（５７６ｉ信号）の両者を殆どハードウエアを変更せずに記録・再生することが可能とされる。さらに、インターレス走査でライン数が１０８０本の信号（１０８０ｉ信号）、プログレッシブ走査（ノンインターレス）でライン数がそれぞれ４８０本、７２０本、１０８０本の信号（４８０ｐ信号、７２０ｐ信号、１０８０ｐ信号）などの記録・再生も行うようにできる。
【００１３】
また、この一実施形態では、ビデオ信号は、ＭＰＥＧ２方式に基づき圧縮符号化され、オーディオ信号は、非圧縮で扱われる。周知のように、ＭＰＥＧ２は、動き補償予測符号化と、ＤＣＴによる圧縮符号化とを組み合わせたものである。ＭＰＥＧ２のデータ構造は、階層構造をなしており、下位から、ブロック層、マクロブロック層、スライス層、ピクチャ層、ＧＯＰ層およびシーケンス層となっている。
【００１４】
ブロック層は、ＤＣＴを行う単位であるＤＣＴブロックからなる。マクロブロック層は、複数のＤＣＴブロックで構成される。スライス層は、ヘッダ部と、行間をまたがらない任意個のマクロブロックより構成される。ピクチャ層は、ヘッダ部と、複数のスライスとから構成される。ピクチャは、１画面に対応する。ＧＯＰ(Group Of Picture)層は、ヘッダ部と、フレーム内符号化に基づくピクチャであるＩピクチャと、予測符号化に基づくピクチャであるＰおよびＢピクチャとから構成される。
【００１５】
ＧＯＰには、最低１枚のＩピクチャが含まれ、ＰおよびＢピクチャは、存在しなくても許容される。最上層のシーケンス層は、ヘッダ部と複数のＧＯＰとから構成される。
【００１６】
ＭＰＥＧのフォーマットにおいては、スライスが１つの可変長符号系列である。可変長符号系列とは、可変長符号を復号化しなければデータの境界を検出できない系列である。
【００１７】
また、シーケンス層、ＧＯＰ層、ピクチャ層、スライス層およびマクロブロック層の先頭には、それぞれ、バイト単位に整列された所定のビットパターンを有する識別コード（スタートコードと称される）が配される。なお、上述した各層のヘッダ部は、ヘッダ、拡張データまたはユーザデータをまとめて記述したものである。シーケンス層のヘッダには、画像（ピクチャ）のサイズ（縦横の画素数）等が記述される。ＧＯＰ層のヘッダには、タイムコードおよびＧＯＰを構成するピクチャ数等が記述される。
【００１８】
スライス層に含まれるマクロブロックは、複数のＤＣＴブロックの集合であり、ＤＣＴブロックの符号化系列は、量子化されたＤＣＴ係数の系列を０係数の連続回数（ラン）とその直後の非０系列（レベル）を１つの単位として可変長符号化したものである。マクロブロックならびにマクロブロック内のＤＣＴブロックには、バイト単位に整列した識別コードは付加されない。すなわち、これらは、１つの可変長符号系列ではない。
【００１９】
マクロブロックは、画面（ピクチャ）を１６画素×１６ラインの格子状に分割したものである。スライスは、例えばこのマクロブロックを水平方向に連結してなる。連続するスライスの前のスライスの最後のマクロブロックと、次のスライスの先頭のマクロブロックとは連続しており、スライス間でのマクロブロックのオーバーラップを形成することは、許されていない。また、画面のサイズが決まると、１画面当たりのマクロブロック数は、一意に決まる。
【００２０】
一方、復号および符号化による信号の劣化を避けるためには、符号化データ上で編集することが望ましい。このとき、ＰピクチャおよびＢピクチャは、その復号に、時間的に前のピクチャあるいは前後のピクチャを必要とする。そのため、編集単位を１フレーム単位とすることができない。この点を考慮して、この一実施形態では、１つのＧＯＰが１枚のＩピクチャからなるようにしている。
【００２１】
また、例えば１フレーム分の記録データが記録される記録領域が所定のものとされる。ＭＰＥＧ２では、可変長符号化を用いているので、１フレーム期間に発生するデータを所定の記録領域に記録できるように、１フレーム分の発生データ量が制御される。さらに、この一実施形態では、磁気テープへの記録に適するように、１スライスを１マクロブロックから構成すると共に、１マクロブロックを、所定長の固定枠に当てはめる。
【００２２】
図１は、この一実施形態による記録再生装置の記録側の構成の一例を示す。記録時には、所定のインターフェース例えばＳＤＩ(Serial Data Interface) の受信部を介してディジタルビデオ信号が端子１０１から入力される。ＳＤＩは、（４：２：２）コンポーネントビデオ信号とディジタルオーディオ信号と付加的データとを伝送するために、ＳＭＰＴＥによって規定されたインターフェイスである。入力ビデオ信号は、ビデオエンコーダ１０２においてＤＣＴ(Discrete Cosine Transform) の処理を受け、係数データに変換され、係数データが可変長符号化される。ビデオエンコーダ１０２からの可変長符号化（ＶＬＣ）データは、ＭＰＥＧ２に準拠したエレメンタリストリームである。この出力は、セレクタ１０３の一方の入力端に供給される。
【００２３】
一方、入力端子１０４を通じて、ＡＮＳＩ／ＳＭＰＴＥ  ３０５Ｍによって規定されたインターフェイスである、ＳＤＴＩ(Serial Data Transport Interface) のフォーマットのデータが入力される。この信号は、ＳＤＴＩ受信部１０５で同期検出される。そして、バッファに一旦溜め込まれ、エレメンタリストリームが抜き出される。抜き出されたエレメンタリストリームは、セレクタ１０３の他方の入力端に供給される。
【００２４】
セレクタ１０３で選択され出力されたエレメンタリストリームは、ストリームコンバータ１０６に供給される。ストリームコンバータ１０６では、ＭＰＥＧ２の規定に基づきＤＣＴブロック毎に並べられていたＤＣＴ係数を、１マクロブロックを構成する複数のＤＣＴブロックを通して、周波数成分毎にまとめ、まとめた周波数成分を並べ替える。並べ替えられた変換エレメンタリストリームは、パッキングおよびシャフリング部１０７に供給される。
【００２５】
エレメンタリストリームのビデオデータは、可変長符号化されているため、各マクロブロックのデータの長さが不揃いである。パッキングおよびシャフリング部１０７では、マクロブロックが固定枠に詰め込まれる。このとき、固定枠からはみ出た部分は、固定枠のサイズに対して余った部分に順に詰め込まれる。また、タイムコード等のシステムデータが入力端子１０８からパッキングおよびシャフリング部１０７に供給され、ピクチャデータと同様にシステムデータが記録処理を受ける。また、走査順に発生する１フレームのマクロブロックを並び替え、テープ上のマクロブロックの記録位置を分散させるシャフリングが行われる。シャフリングによって、変速再生時に断片的にデータが再生される時でも、画像の更新率を向上させることができる。
【００２６】
パッキングおよびシャフリング部１０７からのビデオデータおよびシステムデータ（以下、特に必要な場合を除き、システムデータを含む場合も単にビデオデータと言う。）が外符号エンコーダ１０９に供給される。ビデオデータおよびオーディオデータに対するエラー訂正符号としては、積符号が使用される。積符号は、ビデオデータまたはオーディオデータの２次元配列の縦方向に外符号の符号化を行い、その横方向に内符号の符号化を行い、データシンボルを２重に符号化するものである。外符号および内符号としては、リードソロモンコード(Reed-Solomon code) を使用できる。
【００２７】
外符号エンコーダ１０９の出力がシャフリング部１１０に供給され、複数のＥＣＣ(Error Correctig Code)ブロックにわたってシンクブロック単位で順番を入れ替える、シャフリングがなされる。シンクブロック単位のシャフリングによって特定のＥＣＣブロックにエラーが集中することが防止される。シャフリング部１１０でなされるシャフリングをインターリーブと称することもある。シャフリング部１１０の出力が混合部１１１に供給され、オーディオデータと混合される。なお、混合部１１１は、後述のように、メインメモリにより構成される。
【００２８】
１１２で示す入力端子からオーディオデータが供給される。この一実施形態では、非圧縮のディジタルオーディオ信号が扱われる。ディジタルオーディオ信号は、入力側のＳＤＩ受信部（図示しない）またはＳＤＴＩ受信部１０５で分離されたもの、またはオーディオインターフェースを介して入力されたものである。入力ディジタルオーディオ信号が遅延部１１３を介してＡＵＸ付加部１１４に供給される。遅延部１１３は、オーディオ信号とビデオ信号と時間合わせ用のものである。入力端子１１５から供給されるオーディオＡＵＸは、補助的データであり、オーディオデータのサンプリング周波数等のオーディオデータに関連する情報を有するデータである。オーディオＡＵＸは、ＡＵＸ付加部１１４にてオーディオデータに付加され、オーディオデータと同等に扱われる。
【００２９】
ＡＵＸ付加部１１４からのオーディオデータおよびＡＵＸ（以下、特に必要な場合を除き、ＡＵＸを含む場合も単にオーディオデータと言う。）が外符号エンコーダ１１６に供給される。外符号エンコーダ１１６は、オーディオデータに対して外符号の符号化を行う。外符号エンコーダ１１６の出力がシャフリング部１１７に供給され、シャフリング処理を受ける。オーディオシャフリングとして、シンクブロック単位のシャフリングと、チャンネル単位のシャフリングとがなされる。
【００３０】
シャフリング部１１７の出力が混合部１１１に供給され、ビデオデータとオーディオデータが１チャンネルのデータとされる。混合部１１１の出力がＩＤ付加部１１８が供給され、ＩＤ付加部１１８にて、シンクブロック番号を示す情報等を有するＩＤが付加される。ＩＤ付加部１１８の出力が内符号エンコーダ１１９に供給され、内符号の符号化がなされる。さらに、内符号エンコーダ１１９の出力が同期付加部１２０に供給され、シンクブロック毎の同期信号が付加される。同期信号が付加されることによってシンクブロックが連続する記録データが構成される。この記録データが記録アンプ１２１を介して回転ヘッド１２２に供給され、磁気テープ１２３上に記録される。回転ヘッド１２２は、実際には、隣接するトラックを形成するヘッドのアジマスが互いに異なる複数の磁気ヘッドが回転ドラムに取り付けられたものである。
【００３１】
記録データに対して必要に応じてスクランブル処理を行っても良い。また、記録時にディジタル変調を行っても良く、さらに、パーシャル・レスポンスクラス４とビタビ符号を使用しても良い。
【００３２】
磁気テープへの信号の記録は、回転する回転ヘッド上に設けられた磁気ヘッドにより、斜めのトラックを形成する、ヘリカルスキャン方式によって行われる。磁気ヘッドは、回転ドラム上の、互いに対向する位置に、それぞれ複数個が設けられる。すなわち、磁気テープが回転ヘッドに１８０°程度の巻き付け角で以て巻き付けられている場合、回転ヘッドの１８０°の回転により、同時に複数本のトラックを形成することができる。また、磁気ヘッドは、互いにアジマスの異なる２個で一組とされる。複数個の磁気ヘッドは、隣接するトラックのアジマスが互いに異なるように配置される。
【００３３】
図２は、この発明の一実施形態の再生側の構成の一例を示す。磁気テープ１２３から回転ヘッド１２２で再生された再生信号が再生アンプ１３１を介して同期検出部１３２に供給される。再生信号に対して、等化や波形整形などがなされる。また、ディジタル変調の復調、ビタビ復号等が必要に応じてなされる。同期検出部１３２は、シンクブロックの先頭に付加されている同期信号を検出する。同期検出によって、シンクブロックが切り出される。
【００３４】
同期検出ブロック１３２の出力が内符号デコーダ１３３に供給され、内符号のエラー訂正がなされる。内符号デコーダ１３３の出力がＩＤ補間部１３４に供給され、内符号によりエラーとされたシンクブロックのＩＤ例えばシンクブロック番号が補間される。ＩＤ補間部１３４の出力が分離部１３５に供給され、ビデオデータとオーディオデータとが分離される。上述したように、ビデオデータは、ＭＰＥＧのイントラ符号化で発生したＤＣＴ係数データおよびシステムデータを意味し、オーディオデータは、ＰＣＭ(Pulse Code Modulation) データおよびＡＵＸを意味する。
【００３５】
分離部１３５からのビデオデータがデシャフリング部１３６において、シャフリングと逆の処理がなされる。デシャフリング部１３６は、記録側のシャフリング部１１０でなされたシンクブロック単位のシャフリングを元に戻す処理を行う。デシャフリング部１３６の出力が外符号デコーダ１３７に供給され、外符号によるエラー訂正がなされる。訂正できないエラーが発生した場合には、エラーの有無を示すエラーフラグがエラー有りを示すものとされる。
【００３６】
外符号デコーダ１３７の出力がデシャフリングおよびデパッキング部１３８に供給される。デシャフリングおよびデパッキング部１３８は、記録側のパッキングおよびシャフリング部１０７でなされたマクロブロック単位のシャフリングを元に戻す処理を行う。また、デシャフリングおよびデパッキング部１３８では、記録時に施されたパッキングを分解する。すなわち、マクロブロック単位にデータの長さを戻して、元の可変長符号を復元する。さらに、デシャフリングおよびデパッキング部１３８において、システムデータが分離され、出力端子１３９に取り出される。
【００３７】
デシャフリングおよびデパッキング部１３８の出力が補間部１４０に供給され、エラーフラグが立っている（すなわち、エラーのある）データが修整される。すなわち、変換前に、マクロブロックデータの途中にエラーがあるとされた場合には、エラー箇所以降の周波数成分のＤＣＴ係数が復元できない。そこで、例えばエラー箇所のデータをブロック終端符号（ＥＯＢ）に置き替え、それ以降の周波数成分のＤＣＴ係数をゼロとする。同様に、高速再生時にも、シンクブロック長に対応する長さまでのＤＣＴ係数のみを復元し、それ以降の係数は、ゼロデータに置き替えられる。さらに、補間部１４０では、ビデオデータの先頭に付加されているヘッダがエラーの場合に、ヘッダ（シーケンスヘッダ、ＧＯＰヘッダ、ピクチャヘッダ、ユーザデータ等）を回復する処理もなされる。
【００３８】
ＤＣＴブロックに跨がって、ＤＣＴ係数がＤＣ成分および低域成分から高域成分へと並べられているため、このように、ある箇所以降からＤＣＴ係数を無視しても、マクロブロックを構成するＤＣＴブロックのそれぞれに対して、満遍なくＤＣならびに低域成分からのＤＣＴ係数を行き渡らせることができる。
【００３９】
補間部１４０の出力がストリームコンバータ１４１に供給される。ストリームコンバータ１４１では、記録側のストリームコンバータ１０６と逆の処理がなされる。すなわち、ＤＣＴブロックに跨がって周波数成分毎に並べられていたＤＣＴ係数を、ＤＣＴブロック毎に並び替える。これにより、再生信号がＭＰＥＧ２に準拠したエレメンタリストリームに変換される。
【００４０】
また、ストリームコンバータ１４１の入出力は、記録側と同様に、マクロブロックの最大長に応じて、十分な転送レート（バンド幅）を確保しておく。マクロブロックの長さを制限しない場合には、画素レートの３倍のバンド幅を確保するのが好ましい。
【００４１】
ストリームコンバータ１４１の出力がビデオデコーダ１４２に供給される。ビデオデコーダ１４２は、エレメンタリストリームを復号し、ビデオデータを出力する。すなわち、ビデオデコーダ１４２は、逆量子化処理と、逆ＤＣＴ処理とがなされる。復号ビデオデータが出力端子１４３に取り出される。外部とのインターフェースには、例えばＳＤＩが使用される。また、ストリームコンバータ１４１からのエレメンタリストリームがＳＤＴＩ送信部１４４に供給される。ＳＤＴＩ送信部１４４には、経路の図示を省略しているが、システムデータ、再生オーディオデータ、ＡＵＸも供給され、ＳＤＴＩフォーマットのデータ構造を有するストリームへ変換される。ＳＤＴＩ送信部１４４からのストリームが出力端子１４５を通じて外部に出力される。
【００４２】
分離部１３５で分離されたオーディオデータがデシャフリング部１５１に供給される。デシャフリング部１５１は、記録側のシャフリング部１１７でなされたシャフリングと逆の処理を行う。デシャフリング部１１７の出力が外符号デコーダ１５２に供給され、外符号によるエラー訂正がなされる。外符号デコーダ１５２からは、エラー訂正されたオーディオデータが出力される。訂正できないエラーがあるデータに関しては、エラーフラグがセットされる。
【００４３】
外符号デコーダ１５２の出力がＡＵＸ分離部１５３に供給され、オーディオＡＵＸが分離される。分離されたオーディオＡＵＸが出力端子１５４に取り出される。また、オーディオデータが補間部１５５に供給される。補間部１５５では、エラーの有るサンプルが補間される。補間方法としては、時間的に前後の正しいデータの平均値で補間する平均値補間、前の正しいサンプルの値をホールドする前値ホールド等を使用できる。補間部１５５の出力が出力部１５６に供給される。出力部１５６は、エラーであり、補間できないオーディオ信号の出力を禁止するミュート処理、並びにビデオ信号との時間合わせのための遅延量調整処理がなされる。出力部１５６から出力端子１５７に再生オーディオ信号が取り出される。
【００４４】
なお、図１および図２では省略されているが、入力データと同期したタイミング信号を発生するタイミング発生部、記録再生装置の全体の動作を制御するシステムコントローラ（マイクロコンピュータ）等が備えられている。
【００４５】
次に、この一実施形態における、磁気テープに対するフットプリントならびにオーディオデータのフォーマットについて説明する。
【００４６】
図３〜図５は、この一実施形態による記録再生装置が対応できるオーディオのエラー訂正ブロックの種類を示す。オーディオのエラー訂正ブロックは、大きく分けてフィールド（フレーム）周波数の違いで分類できる。フィールド（フレーム）周波数は、２９．９７Ｈｚ、５９．９４Ｈｚ、２５Ｈｚ、５０Ｈｚ、２３．９７６Ｈｚの５種類がある。２９．９７Ｈｚ、２５Ｈｚ、２３．９７６Ｈｚは、プログレッシブ（ノンインターレス）走査の場合の周波数であり、他の周波数は、インターレス走査である。図３がフィールド（フレーム）周波数２９．９７Ｈｚ／５９．９４Ｈｚの例であり、図４がフィールド（フレーム）周波数２５Ｈｚ／５０Ｈｚの例である。また、図５がフレーム周波数２３．９７６Ｈｚの例である。
【００４７】
プログレッシブ走査のフレーム周期は、インターレスのフィールド周期と同じであるので、ここからは、繁雑さを避けるために、インターレス走査のフレームおよびフィールドは、単にフレームおよびフィールドと呼び、プログレッシブ走査のフレームは、Ｐフレームと呼ぶ。
【００４８】
オーディオの１サンプル当たりのビット数は、各フォーマットで求められる音質の違いにより１６ビット、２４ビットの２種類がある。図３Ａ、図４Ａおよび図５Ａが１６ビット／サンプルを示し、図３Ｂ、図４Ｂおよび図５Ｂが２４ビット／サンプルである。なお、サンプリング周波数は、全て４８ＫＨｚとされている。
【００４９】
エラー訂正ブロックにおいて、例えば８ビット（１バイト）からなる１シンボル単位でエラー訂正符号化がなされ、横方向の１行がシンクブロックに対応する。ＳＹは、テープ記録上のシンクパターンであって、２バイトが割り当てられる。ＩＤは、シンク番号やセグメント番号ビデオ／オーディオ等、シンクブロックが固有に持っている重要な情報が格納されており、２バイトが割り当てられる。ＤＩＤは、オーディオ５ＦＳｅｑ（後述する）情報等のオーディオデータに関する重要な情報が入っており、１バイトが割り当てられる。
【００５０】
例えば、５９．９４Ｈｚ、１６バイト／サンプルのエラー訂正ブロックは、図１の左上の図となり、１シンクブロックのデータ数１１９バイトであって、内符号パリティが１２バイト、外符号パリティが１０バイトであることが分かる。
【００５１】
図６は、シンクブロックの構造を示す。また、図７は、シンクブロック中のＩＤおよびＤＩＤのビットアサインを示す。図６Ａにおいて、ＳＹＮＣは、テープ記録上のシンクパターンであって、２バイト（７６Ｂ４ｈ：ｈは１６進表記を表す）が割り当てられる。ＳＹＮＣに続けて、２バイトのＩＤが配され、１１２バイト〜１８９バイトと容量が可変とされたデータ領域が配される。続く１２バイトは、パリティであり、内符号パリティが格納される。
【００５２】
また、データ領域は、図６Ｂに示されるように、先頭に１バイトのＤＩＤが配され、続けてオーディオデータが格納される。このデータ領域全体は、ペイロードと称される。
【００５３】
ＩＤ０は、図７Ａの左側に示されるように、シンクブロックの識別番号であるシンクＩＤが格納される。ＩＤ０によって、１トラック上で、オーディオシンクブロックそれぞれに別のＩＤが割り振られる。ＩＤ１は、図７Ａの右側に示されるように、セグメント番号やビデオ／オーディオの識別ビットなどが格納される。アジマス番号は、アジマス情報で、〔０〕または〔１〕が入る。Ｕｐｐｅｒ／Ｌｏｗｅｒは、シンクＩＤの追加情報で、ＩＤ０の８バイト、ビデオ／オーディオ識別ビットおよびこのＵｐｐｅｒ／Ｌｏｗｅｒで、トラック上のシンクブロックをそれぞれ区別して識別できるようになっている。エディットＩＮは、エディット情報であり、編集の時のＩＮ点で当ビットが〔１〕で記録される。
【００５４】
図７Ｂは、ＤＩＤのビットアサインを示す。ＤＩＤ中のＮＴ  Ｓｅｑは、ノントラッキング再生の際に、どのシンクブロックが同一フィールドかを識別するために使われる。データ／オーディオは、非圧縮オーディオデータ以外がオーディオのシンクブロックに格納されている場合に、〔１〕が立てられる。５ＦＳｅｑは、フレーム（フィールド）周波数が５９．９４Ｈｚ、２９．９７Ｈｚの場合に発生する５フィールドシーケンスに関する情報が入る。
【００５５】
５フィールドシーケンスとは、オーディオデータのサンプリング周波数が４８ＫＨｚのときに、５フィールドで１周期になるというもので、４００４サンプル／５フィールドなので、これを各フィールドに割り当てる時に８００、８０１、８０１、８０１、８０１サンプル／フィールドというように割り当てる。これを５フィールドシーケンスと呼ぶ。
【００５６】
図８は、フレーム（フィールド）周波数が２９．９７Ｈｚ、５９．９４Ｈｚの場合の、１チャンネル、１フィールドのオーディオのエラー訂正ブロックにおけるレイアウトを示す。図８Ａは、配置を概略的に示し、図８Ｂは、より詳細に示す。なお、これは、以下の図９および図１０でも同様である。１フィールド当たり８００または８０１サンプルを、偶数番サンプルおよび奇数番サンプルがそれぞれ格納される、２エラー訂正ブロックに分割している。図８中、ＡＵＸ０、ＡＵＸ１、ＡＵＸ２は、ＡＵＸデータであり、オーディオに関する補助的なデータが格納される。
【００５７】
各枠は、１サンプル分のデータ長に対応し、枠内の数字は、オーディオデータのサンプル順を表すサンプル番号に対応している。また、ＰＶｘとあるのは、後述する外符号パリティである。０番〜８００番は、オーディオサンプルデータであり、上述したように、５フィールドシーケンスがあり、８００または８０１サンプル／フィールドである。８００サンプル／フィールドの場合には、８００番には７９８番に格納される第７９８番のサンプルがコピーされる。
【００５８】
ＰＶ０〜ＰＶ９は、縦系列の外符号パリティで、１０バイトある。外符号番号は、横方向のデータであるシンクブロックをまとめて呼ぶための番号である。１フィールド（１Ｐフレーム）では、３６シンクブロックなので、外符号番号は０〜３５になる。
【００５９】
図９、図１０は、それぞれフレーム（フィールド）周波数が２５Ｈｚ／５０Ｈｚ、２３．９７６Ｈｚの場合のオーディオのエラー訂正ブロックにおけるレイアウトである。これらは、総サンプル数の変化に伴うサンプル番号の違い以外は、上述の図８に示した２９．９７Ｈｚ／５９．９４Ｈｚの場合と同様である。
【００６０】
図１１〜図１４は、各フォーマットにおける、フットプリント上のチャンネルアロケーションの例を示す。フォーマットは、ＳＤ１〜ＳＤ４とそれぞれ称される４種類である。図１１がＳＤ１、図１２がＳＤ２、図１３がＳＤ３、図１４がＳＤ４を示す。各図において、四角は、１セクタを表し、その中のＡｘは、オーディオのチャンネル番号を表している。また、それぞれの図の右側に記されている「９」や「６」という数字は、１セクタ当たりのシンクブロック数である。
【００６１】
例えば、フォーマットＳＤ１の場合には、図１１に示されるように、Ａ０〜Ａ３までの４チャンネルが存在し、９［シンクブロック］×２［セクタ／トラック、チャンネル］×４［トラック／フレーム］＝７２シンクブロック／チャンネル、フレームであることがわかる。つまり、１フィールド当たり、各チャンネルのそれぞれが７２／２＝３６シンクブロックであることがわかる。フォーマットＳＤ２〜ＳＤ４も同様に計算すると、１フィールドまたは１Ｐフレームでは、１チャンネル当たり３６シンクブロック／チャンネル、フィールドである。これは、上述の、図８〜図１０における１フィールド（１Ｐフレーム）当たり３６外符号番号に対応している。
【００６２】
１フィールドまたは１Ｐフレーム当たりのトラック数が違うのは、ビデオでの圧縮率の違いにより各フォーマットでデータ量が異なり、それに伴って、必要なトラック数が異なるためである。この一実施形態では、オーディオデータは、非圧縮で扱われ、１フィールド（１Ｐフレーム）当たりのオーディオのデータ量は、常に同じである。そのため、ビデオが必要なトラック数に対応して、オーディオもＳＤ１〜ＳＤ４のフォーマットに分かれる。
【００６３】
図１５は、各フォーマットにおけるオーディオ外符号番号アロケーションを示す。図１５Ａは、フォーマットＳＤ１の例であり、図１５Ｂは、ＳＤ４の例である。また、図１５Ｃは、フォーマットＳＤ２およびＳＤ３に共通する配置である。１チャンネル、１フィールドの外符号番号がセグメント、アジマスに対してどのように配置されているかを示すものである。この図で、四角の中に書かれている番号が外符号番号である。図中の矢印は、ヘッドのトレース方向を示す。また、横方向の１行が１セクタに相当する。例えば、ＳＤ１では、１チャンネル、１フィールド分のオーディオデータが２セクタにわたって配置されているのが分かる。
【００６４】
これら図１５Ａ〜図１５Ｃで分かるように、１フィールド分の３６外符号番号は、シャッフルされて順序を並べ替えられて配置される。ヘッドトレースの方向により、左の方が先に記録されることが示されている。例えば、図１５Ｃの、ＳＤ３（ＳＤ２）の場合には、外符号番号１９、１８が先頭に記録される。
【００６５】
この例では、アジマス０、セグメント０の１セクタは、外符号番号１９、２１、０、４、８、１２、１６、２３および２５の９シンクブロックからなる。この１セクタは、アジマス０、セグメント０であり、これがＡ０だとした場合、図１３に示されるフォーマットＳＤ３のアジマス０、セグメント０のＡ０に対して、この１セクタが書かれる。また、図１５ＣのフォーマットＳＤ３における外符号番号２８、３０、１、５、９、１３、１７、３２および３４の１セクタは、アジマス１、セグメント１であり、これがＡ０だとすると、図１３のＳＤ３のアジマス１、セグメント１のＡ０に対して、この１セクタが書かれることになる。
【００６６】
次に、この一実施形態における、オーディオデコード処理について説明する。図１６は、この記憶再生装置に用いられるデコーダ１の構成の一例を示す。このデコーダ１は、例えば１つのＩＣ（集積回路）内に構成されるものである。また、この構成は、図２における分離回路１３５ならびにデシャフリング回路１５１から出力部１５６までのオーディオ信号処理系の構成に対応する。デコーダ１は、記録時にシャフリングされている再生信号をデシャフリングして元の順序に並べ替える。そして、それぞれＡｄｖ、Ｃｏｎｆと称される、８チャンネルずつ２系統の、合計で１６チャンネルのオーディオデータを出力する。
【００６７】
タイミング発生ブロック１０では、供給された各種信号に基づき、デコーダ１内で必要な各種タイミング信号やコントロール信号、各種情報を生成する。タイミング発生ブロック１０で生成されたコントロール信号がＲＣブロック１９に供給される。また、タイミング発生ブロック１０で生成された各種情報がデシャフリング部１１およびＡＯＴブロック１６に供給される。
【００６８】
磁気テープ１２３から再生され、同期検出、内符号訂正およびＩＤ補間された再生データがシンクブロック単位でデシャフリング部１１に供給される。デシャフリング部１１では、チャンネルデシャフリング用ＲＡＭ１４およびシンクデシャフリング用ＲＡＭ１５にそれぞれ格納されたデシャフリングテーブルに基づき、データをＳＤＲＡＭ(Synchronous DRAM)１３に書き込む際のアドレスを生成する。このアドレスは、再生データと共に、ＳＤＲＡＭコントローラ１２に供給される。再生データは、供給されたアドレスに基づくＳＤＲＡＭコントローラ１２の制御により、元のデータ順に並べ替えられてＳＤＲＡＭ１３に書き込まれる。
【００６９】
ＳＤＲＡＭ１３から読み出されたデータは、ＡＯＴブロック１６に供給され、外符号用ＲＡＭ１７Ａおよび１７Ｂを用いて外符号訂正がなされる。また、ＡＯＴブロック１６では、エラーフラグやＡＵＸデータの抜取りが行われる。外符号訂正された再生データは、ＩＤ１およびＡＵＸデータの情報に基づきＡｄｖおよびＣｏｎｆとに分類されると共に、チャンネル毎に分けられて、ＡＯＴブロック１６から出力される。このとき、２チャンネル分が１本の信号経路とされ、合計で８本の信号が出力される。Ａｄｖ系統の４本の出力は、レートコンバート用ＲＡＭ１８Ａ〜１８Ｄにそれぞれ供給される。同様に、Ｃｏｎｆ系統の４本の出力は、レートコンバート用ＲＡＭ１８Ｅ〜１８Ｈにそれぞれ供給される。なお、各図中においては、レートコンバート用ＲＡＭをＲＣ用ＲＡＭと省略して記載してある。
【００７０】
レートコンバート用ＲＡＭ１８Ａ〜１８Ｈは、それぞれＲＣブロック１９によって読み出し制御される。また、ＲＣブロック１９には、ＡＯＴブロック１６からコントロール信号が供給され、ＲＣブロック１９からＡＯＴブロック１６に対してフィールドスタート信号が供給される。ＲＣブロック１９の制御に基づき、レートコンバート用ＲＡＭ１８Ａ〜１８Ｈから再生オーディオデータが８ビットパラレルで読み出され、ＡＩＦブロック２０に供給される。
【００７１】
ＡＩＦブロック２０では、供給された再生オーディオデータをパラレル／シリアル変換して、８チャンネル、２系統のそれぞれの出力データとして出力する。また、ＡＩＦブロック２０では、必要に応じてオーディオデータの修整やミュート処理などを行う。
【００７２】
次に、デコーダ１の各部について、さらに詳細に説明する。タイミング発生ブロック１０は、フレーム信号であるＴＧ−フレーム、フィールド信号であるＴＧ−ＡＶＳＴＯ、リファレンス５フィールドシーケンスＩＤであるＴＧ−５Ｆ−ＩＤ、サンプル区切り信号であるＦＳを受け取り、デコーダ１の内部で必要なタイミング信号や、コントロール信号、各種情報を生成する。タイミング発生ブロック１０は、Ａｄｖパス番号、Ａｄｖライトフィールドバンク番号、Ｃｏｎｆパス番号およびＣｏｎｆライトフィールドバンク番号（後述する）を、コントロール信号としてデシャフリング部１１に送る。
【００７３】
デシャフリング部１１には、内符号訂正された再生データが供給される。この再生データには、外符号訂正は、未だなされていない。そして、チャンネルデシャフリング用ＲＡＭ１４とシンクデシャフリング用ＲＡＭ１５とを利用して、デシャフリングを行い、再生データをＳＤＲＡＭ１３に書き込む際のアドレスを生成する。このアドレスに従い再生データをＳＤＲＡＭ１２に書き込むことで、再生データのデシャフリング処理がなされる。アドレス情報と再生データとがＳＤＲＡＭコントローラ１２に供給され、ＳＤＲＡＭコントローラ１２のアドレス制御により再生データがＳＤＲＡＭ１３に対して書き込まれる。
【００７４】
チャンネルデシャフリング用ＲＡＭ１４およびシンクでシャフリング用ＲＡＭ１５での処理について、さらに詳細に説明する。この、ＲＡＭ１４および１５での処理がこの発明の主旨に係わる部分である。
【００７５】
図１７〜図１９を用いて、ＳＤＲＡＭ１３のアドレスアサインについて説明する。ＳＤＲＡＭ１３では、オーディオデータをフィールドで区切って書き込む。１フィールドが格納されるＳＤＲＡＭ１３の領域を、フィールドバンクと呼ぶ。この一実施形態では、ＳＤＲＡＭ１３は、８個のフィールドバンクを有し、８フィールド分のオーディオデータを格納することができる。
【００７６】
図１７Ａは、１つのフィールドバンクに格納されるデータブロックを示す。横方向の１行がシンクブロックであり、シンクブロックを構成するデータの１バイト毎にシンク内バイト番号が付される。シンクブロックは、列方向に並べられ、それぞれに対して外符号番号が付される。ＳＤＲＡＭ１３のアドレスアサインは、図１７Ｂに示されるように、２ビットのＩＤに続き、１ビットのＣｏｎｆ／Ａｄｖ値、６ビットの外符号番号、３ビットのフィールドバンク値、３ビットのチャンネル番号および６ビットのシンク内バイト番号の、合計で２１ビットから構成される。
【００７７】
図１８は、ＳＤＲＡＭ１３上のシンクブロックの構成の一例を示す。シンクブロックは、図１８Ａに示されるように、ＳＤＲＡＭ１３上では、ＰＳ番号０、ＰＳ番号１、ＡＩＸ０、ＡＩＸ１、ＤＩＤおよびデータから構成される。
【００７８】
ＰＳ番号は、パス番号の略である。ＰＳ番号０、１は、ヘッドクロッグなどで新しいデータがＳＤＲＡＭ１３上に書かれなかったときに、そのデータが古いものであることを判別するために使われる。ＰＳ番号０、１は、単純に８フィールド毎（ＳＤＲＡＭ１３のフィールドバンクの周期毎) にインクリメントされる。すなわち、タイミング発生ブロック１０から送られた１６ビット、０〜６５５３５までの数値がＰＳ番号０、１に格納される。Ｒｓｖは、Ｒｅｓｅｒｖｅｄの略であり、ダミーデータが格納される。
【００７９】
図１８Ｂは、ＡＩＸ０のビットアサインを示す。ビット７および６、ビット４〜ビット０は、Ｒｅｓｅｒｖｅｄである。ビット５のＦａｂＳＹＮＣは、内符号訂正時に、シンクブロック間の距離が乱れたなどの理由により、このシンクブロックが正規のシンクブロックでは無い可能性が高いとされた場合、立てられるビットである。
【００８０】
図１８Ｃは、ＡＩＸ１のビットアサインを示す。Ｊｕｍｐは、例えば記録時と異なる速度で再生する変速再生時に用いられる。変速再生時に、ＤＴ(Dynamic Tracking)ヘッドが１フィールド飛んだ時に値が１とされる。ＴａｐｅＤｉｒは、テープ走行方向であり、フォワード時に値１、リバース時に値０とされる。内符号エラーは、内符号訂正の際にエラーとされたシンクブロックの場合に、値が１とされる。
【００８１】
なお、ＤＩＤは、既に図７で説明したＤＩＤそのものが格納される。
【００８２】
ＳＤＲＡＭ１３に格納されるシンクブロックは、上述の図３〜図５、あるいは図８〜図１０における、横方向の１行のデータに対して、上述したＰＳ番号０および１、ＡＩＸ０および１、ならびにＤＩＤからなる、各付加情報を付加した構成とされる。
【００８３】
上述したように、シンクブロックにおいて、バイト毎にシンク内バイト番号が付される。この一実施形態では、ＳＤＲＡＭ１３は、３２ビット幅のものが用いられる。そのため、シンクブロックのデータは、図１９に示されるように、４バイト毎にアドレスが設けられる。したがって、ＳＤＲＡＭ１３上では、シンク内バイト番号の上位６ビット（［７：２］）でアドレスアサインされる。
【００８４】
図１８Ｂに示されるように、ＳＤＲＡＭ１３のアドレスは、Ａｄｖ／Ｃｏｎｆ、外符号番号、フィールドバンクおよびチャンネル番号、シンク内バイト番号を用いて作られ、書き込まれる。Ａｄｖ／Ｃｏｎｆは、内符号訂正されたデータがデシャフリング部１１に到来する際に、システムによって付された情報に基づき判断する。フィールドバンクは、タイミング発生ブロック１０から供給されるＡｄｖ／Ｃｏｎｆ  Ｗｒフィールドバンク番号そのものである。
【００８５】
シンク内バイト番号において、付加情報についての番号は、番号０〜７までが割り当てられている。一方、データについての番号は、内符号訂正されたデータが供給される際に、値をオフセットしてインクリメントすれば決まる。内符号訂正されたデータに対する付加情報は、図７に示すＩＤ０、ＩＤ１のみであり、外符号番号およびチャンネル番号の情報は、無い。そこで、ＩＤ０、ＩＤ１の情報から外符号番号、チャンネル番号を作り出すために、チャンネルデシャフリング用ＲＡＭ１４およびシンクデシャフリング用ＲＡＭ１５を用いる。
【００８６】
図２０を用いて、チャンネルデシャフリング用ＲＡＭ１４での処理を説明する。先ず、ＩＤ０のシンク番号とＩＤ１のｕｐｐｅｒ／ｌｏｗｅｒの情報から、トラック内セクタ番号を生成する。トラック内セクタ番号は、１トラック内におけるオーディオセクタを、ヘッドトレースの順番で番号付けしたものである。
【００８７】
ＩＤ０は、図２１に示されるように、ｕｐｐｅｒ／ｌｏｗｅｒのそれぞれのオーディオセクタにおいて、ヘッドトレース方向に昇順で付されている。したがって、トラック内セクタ番号は、ＩＤ１のｕｐｐｅｒ／ｌｏｗｅｒと、ＩＤ０とから求めることができる。図２１の例において、ＩＤ０が〔２４ｈ〕、ＩＤ１でｕｐｐｅｒ／ｌｏｗｅｒが〔１〕であれば、トラック内セクタ番号は〔６〕となる。
【００８８】
チャンネルデシャフリング用ＲＡＭ１４には、トラック内セクタ番号とＩＤ１のＳＥＧ番号とをアドレスとして与えると、返り値としてチャンネル番号が返るようなデシャフリングテーブルが格納されている。デシャフリング部１１からチャンネルデシャフリング用ＲＡＭ１４に対して、これらの値がアドレスとして供給され、ＲＡＭ１４から、該当するチャンネル番号が出力される。なお、チャンネルデシャフリング用ＲＡＭ１４に格納されるデシャフリングテーブルは、図示されないシステムコントローラにより書き替えが可能である。データのフォーマットに応じて、このデシャフリングテーブルを書き替えることにより、あらゆるフォーマット変更に対応できる。
【００８９】
図２２は、チャンネルデシャフリング用ＲＡＭ１４に供給される、トラック内セクタ番号とＳＥＧ番号とのビット割り付けの例を示す。図２２Ａに示されるように、フォーマットＳＤ１〜ＳＤ４の各フォーマットのそれぞれで、各値に必要なビット数が異なる。この一実施形態では、図２２Ｂに一例が示されるように、各フォーマットに対するビット割り付けがなされる。
【００９０】
図２３を用いて、シンクデシャフリング用ＲＡＭ１５での処理を説明する。シンクデシャフリング用ＲＡＭ１５は、チャンネルフィールド内セクタ番号とセクタ内シンク番号をアドレスとして与えると、外符号番号を返り値として返す。チャンネルフィールド内セクタ番号は、アジマス０、１のセクタをペアとして、該当するセクタが同一チャンネル、同一フィールド内で何番目のセクタとなるかを示す番号である。例えば、上述した図２１の例では、Ｓｅｇ１の各セクタは、同一チャンネル、同一フィールド内でアジマス０、１のセクタをペアとして数えると、２番目のセクタになる。したがって、０、１、２という数え方で、チャンネルフィールド内セクタ番号１となる。
【００９１】
同様に、Ｓｅｇ２は、新しいフィールドの最初のセクタとなるので、チャンネルフィールド内セクタ番号０ということになる。
【００９２】
図２４は、フォーマットＳＤ１〜ＳＤ４の各フォーマットにおける、チャンネルフィールド内セクタ番号、アジマス番号、セクタ内シンク番号および外符号番号のビット割り付けを示す。ＳＤ２、ＳＤ３のときには、チャンネルフィールド内セクタ番号とＳｅｇ番号は、１ビットの同一の値である。また、ＳＤ４のときには、チャンネルフィールド内セクタ番号とＳｅｇ番号は、２ビットの同一の値である。一方、ＳＤ１のときには、上述した図１１から分かるように、同一トラック内でもＵｐｐｅｒ、Ｌｏｗｅｒで同一チャンネルが入る。そのため、チャンネルフィールド内セクタ番号は、ＩＤ１のｕｐｐｅｒ／ｌｏｗｅｒと同一の１ビットの値である。
【００９３】
また、図２４において、セクタ内シンク番号は、同一セクタ内でヘッドトレース順に数えて何番めのシンクブロックとなるかを示す番号である。図２１の、ＳＤ２の例でいうと、１セクタにそれぞれ９シンクブロックあり、セクタ内シンク番号は、ＩＤ０の下位４ビットで求められる。上述したように、このようにして求められたチャンネルフィールド内セクタ番号、アジマス番号およびセクタ内シンク番号を、デシャフリング部１１からシンクデシャフリング用ＲＡＭ１５に対してアドレスとして与えると、シンクデシャフリング用ＲＡＭ１５からデシャフリング部１１に対して、返り値として外符号番号が返される。
【００９４】
図２５および図２６は、上述のようにして外符号番号を求める、より具体的な例を示す。図２５Ａは、フォーマットＳＤ１の例であり、図２５Ｂは、フォーマットＳＤ４の例である。また、図２６は、フォーマットＳＤ２の例である。
【００９５】
なお、シンクデシャフリング用ＲＡＭ１５に格納されるデシャフリングテーブルは、図示されないシステムコントローラにより書き替えが可能である。データのフォーマットに応じて、このデシャフリングテーブルを書き替えることにより、あらゆるフォーマット変更に対応できる。
【００９６】
図２４Ｂに示されるように、フォーマットＳＤ１〜ＳＤ３の場合と、ＳＤ４の場合とでは、チャンネルフィールド内セクタ番号とセクタ内シンク番号に必要なビット数が異なる。しかしながら、これらのビット数を足した総必要ビット数は同じなので、アドレスを生成する際に、フォーマットに応じてビット割り付けを変更することで、最終的に必要なビット数が節約される。図示されないシステムコントローラにより、フォーマットに応じたビット割り付けが指示される。
【００９７】
このように、チャンネルデシャフリング用ＲＡＭ１４とシンクデシャフリング用ＲＡＭ１５とを使い、デシャフリング部１１におけるＳＤＲＡＭ１３のアドレス計算に必要な値を求める。求められたアドレスがデータと共にＳＤＲＡＭコントローラ１２に送られる。データは、ＳＤＲＡＭ１２コントローラ１２の制御により、送られたアドレスに従い、ＳＤＲＡＭ１２に書き込まれる。ＳＤＲＡＭ１３のアドレスアサインは、Ｃｏｎｆ／Ａｄｖ別、フィールドバンク別、チャンネル別、外符号番号別に並べられ整理されてＳＤＲＡＭ１３に書かれているので、例えば外符号訂正などの、後の処理が簡単となる。
【００９８】
ＡＯＴブロック１６は、ＳＤＲＡＭ１３の読み出しの制御、読み出されたデータからのエラーフラグの抜取り、外符号用ＲＡＭ１７Ａおよび１７Ｂの制御、外符号訂正、レートコンバート用ＲＡＭ１８Ａ〜１８Ｈの書き込み制御、および、ＡＵＸデータの抜取りの機能を有する。
【００９９】
図２７は、ＡＯＴブロック１６によってなされるオーディオ処理のタイミングチャートを示す。タイミング発生ブロック１０から、フィールド周期のコントロール信号（Ｆｌｄ−Ｓｔａｒｔ）が供給される（図２７Ａ）。信号Ｆｌｄ−Ｓｔａｒｔは、例えばフィールドの変わり目で出力されるパルス信号である。ＡＯＴブロック１６では、この信号を基準として各種処理が行われる。なお、以下の説明では、直後に出力される信号Ｆｌｄ−Ｓｔａｒｔから始まるフィールドを新フィールドとし、信号Ｆｌｄ−Ｓｔａｒｔ以前のフィールドを旧フィールドとしてこれらを区別する。
【０１００】
概略的な処理の流れとしては、上述もしたように、ＡＯＴブロック１６によってＳＤＲＡＭ１３からデータが読み出され、外符号用ＲＡＭ１７Ａあるいは１７Ｂに書き込まれる（図２７Ｂ）。そして、外符号用ＲＡＭ１７Ａあるいは１７Ｂに書き込まれたデータに対して外符号訂正が行われる。外符号訂正されたデータは、外符号用ＲＡＭ１７Ａあるいは１７Ｂから読み出され（図２７Ｃ）、レートコンバート用ＲＡＭ１８Ａ〜１８Ｈのうち、該当するものに書き込まれる（図２７Ｄ）。レートコンバート用ＲＡＭ１８Ａ〜１８Ｈに書き込まれたデータは、所定のクロックに基づき、チャンネル毎に時分割で読み出される。
【０１０１】
ＡＯＴブロック１６によって、ＳＤＲＡＭ１３のフィールドバンクのうち、新フィールドに対応するバンクが計算される。これは、タイミング発生ブロック１０から、Ａｄｖ／Ｃｏｎｆ  ＲｄＦｌｄバンク番号として供給される情報に基づき計算される。そして、そのバンクに格納されているデータから、エラーフラグが読み出される。また、そのバンクからデータが読み出され、外符号用ＲＡＭ１７Ａあるいは１７Ｂのうち、該当する側に書き込まれる。ＡＯＴブロック１６によって、ＳＤＲＡＭ１３から読み出されたエラーフラグを用い、外符号用ＲＡＭ１７Ａあるいは１７Ｂに書き込まれたデータに対して、外符号訂正が行われる（図２７Ｂの「Ａ」の部分の処理）。
【０１０２】
これらの処理を、さらに詳細に説明する。ＡＯＴブロック１６によって、該当するフィールドバンク番号のＳＤＲＡＭ１３のアドレスが指定される。このアドレスは、ＡＯＴブロック１６からＳＤＲＡＭコントローラ１２に対して送られる。ＳＤＲＡＭコントローラ１２では、このアドレスに従いＳＤＲＡＭ１３からデータを読み出す。
【０１０３】
外符号訂正処理は、図２７Ｆ〜図２７Ｉに示されるように、スロットに分けられ時分割で行われる。なお、この図２７では、信号の系統がＡｄｖおよびＣｏｎｆの２系統あるうちの、Ａｄｖについてのみ、示されている。図２７Ｆ〜図２７Ｉに「Ｃｏｎｆ」で示されているのは、Ｃｏｎｆ系統を処理するスロットであり、Ａｄｖ、Ｃｏｎｆが交互に時分割で処理されているのがわかる。
【０１０４】
スロットは、さらに小さいスロットに分けられる。先ず、チャンネル０の外符号番号が偶数のデータを対象として、Ｐｓ番号０および１、ＡＩＸ０および１、ＤＩＤ、Ｄ０〜Ｄ１１を読む。このとき、ＡＩＸ１のビット０のエラーフラグは、レジスタに格納しておく。エラーフラグの判定時に、タイミング発生ブロック１０から供給されたＡｄｖ／Ｃｏｎｆパス番号と、ＳＤＲＡＭ１３から読み出されらパス番号を比較して、異なっていたら古いデータが残ってると判断して、それら、古いデータのシンクブロックは、エラーとして扱う。
【０１０５】
図２８は、パス番号（ＰＳ番号）の書き込みおよび読み出しの様子を示す。図２８Ａおよび図２８Ｂは、書き込みの際のチャートである。図２８Ｃおよび図２８Ｄは、読み出しの際のチャートである。ＳＤＲＡＭ１３に書き込まれるときには、タイミング発生ブロック１０からデシャフリング部１１に供給されるＡｄｖ／Ｃｏｎｆライトフィールド番号と、パス番号とが比較される。比較結果に基づき、内符号訂正されたデータが供給される度に、該当するフィールドバンク番号のＳＤＲＡＭ１３のアドレスに対して、パス番号を付けてデータを書き込む。
【０１０６】
ここで、１フィールド分全てのシンクブロックデータが来ていれば、全てパス番号は、新しいものに更新される。一方、来てないシンクブロックデータがあると、ＳＤＲＡＭ１３のその部分は、更新されてないことになる。そのときには、パス番号も更新されず、古い値が入っている。
【０１０７】
タイミング発生ブロック１０からＡＯＴブロック１６に対して、ＳＤＲＡＭ１３から読み出されるべきパス番号情報が供給される。供給されたパス番号と、ＳＤＲＡＭ１３の該当箇所のパス番号とが異なる場合には、ＳＤＲＡＭ１３上のデータが更新されていない古いデータであると判断される。図２８の例では、バンク２でＰｓ番号２９７とＰｓ番号２９８とが混在しており、更新されてないシンクブロックがあることがわかる。
【０１０８】
このように、更新されていないデータでも、古いデータを主体として、通常どおり外符号訂正されてしまう。これを防ぐために、ある一定以上の未更新シンクブロックがある場合には、通常の外符号訂正を禁止し、古いデータを主体とした外符号訂正が行われるのが防がれる。但し、イレージャ訂正は、可能としておく。この一実施形態では、Ｐｓ番号を利用してシンクブロックが更新されたかどうかを判断して、未更新のデータはエラー扱いとする。そして、シンクブロック内のデータＤ０以降の、外符号パリティが付加されているデータは、一旦、外符号用ＲＡＭ１７Ａあるいは１７Ｂに格納される。
【０１０９】
図２９は、外符号用ＲＡＭ１７Ａおよび１７Ｂのアドレスアサインの一例を示す。図中でダミーとあるのは、実際には使わないが、アドレスアサイン上発生した意味のない領域である。また、図２９において、行方向に付されたバイト番号は、説明のために便宜上、付したもので、バイト単位の番号である。列方向には、外符号番号が付されている。先ず、図２７Ｆ〜図２７Ｈの、Ｃｈ０、Ｅｖｎと記された部分の処理が行われる。ここでは、チャンネル０の、外符号番号が偶数のデータを対象にして処理が行われる。
【０１１０】
ＳＤＲＡＭ１３から読み出されたデータは、例えば外符号用ＲＡＭ１７Ａに書き込まれる。すると、図２９においてバイト番号０〜１１が埋まる。次に、外符号用ＲＡＭ１７Ａから、図２９の縦方向（列方向）に、１本（すなわち、１バイト番号分）ずつ、外符号用ＲＡＭ１７Ａからデータが読み出される。読み出されたデータに対して、上述したレジスタに格納されたエラーフラグが付加される。そして、外符号用ＲＡＭ１７Ａから読み出され、エラーフラグが付加されたデータに対して、ＡＯＴブロック１６によって外符号訂正が行われる。外符号訂正は、図２９における１２バイト番号分、すなわち列方向に１２本分のデータに対して行われる。
【０１１１】
なお、この一実施形態においては、デコーダ１に対して外符号用ＲＡＭ１７Ａおよび１７Ｂとが設けられている。このうち外符号用ＲＡＭ１７Ａは、Ａｄｖ系統に対応し、外符号用ＲＡＭ１７Ｂは、Ｃｏｎ系統に対応している。
【０１１２】
外符号訂正されたデータは、レートコンバート用ＲＡＭ１８Ａ〜１８Ｈに書き込まれる。図２７Ｆ〜図２７Ｉを参照し、Ａｄｖ系列において、チャンネル０の外符号番号が偶数のデータの処理から、チャンネル０の外符号番号が奇数のデータの処理へと続く。同様にして、外符号番号が偶数／奇数が交互に、チャンネル１、２、・・・、７の処理へと続く。このようにして、レートコンバート用ＲＡＭ１８Ａ〜１８Ｈのうち対応するものに、外符号訂正されたデータが格納されていく。この例では、Ａｄｖ系列のチャンネル０および１、チャンネル２および３、チャンネル４および５、チャンネル６および７の各データがレートコンバータ用ＲＡＭ１８Ａ、１８Ｂ、１８Ｃ、１８Ｄに、それぞれ格納される。
【０１１３】
図３０は、レートコンバート用ＲＡＭ１８Ａ〜１８Ｈのアドレスアサインの一例を示す。行方向にバイト番号が付され、列方向が外符号番号に対応している。上述したように、この一実施形態では、１サンプルが１６ビットおよび１サンプルが２４ビットの、２種類のオーディオデータを扱うようにされている。これら２種類のデータでは、レートコンバート用ＲＡＭ１８Ａ〜１８Ｈに対する格納の方法が互いに異なる。１サンプルが１６ビット（２バイト）のデータは、例えばバイト番号０および１というように、バイト番号の２個分が１組とされ、行方向にデータが詰め込まれる。一方、１サンプルが２４ビット（３バイト）のデータは、例えばバイト番号０、１および２というように、バイト番号の３個分が１組とされ、行方向にデータが詰め込まれる。
【０１１４】
また、レートコンバート用ＲＡＭ１８Ａ〜１８Ｈは、バンク０、１および２の３バンクからなる。これらバンク０、１および２のそれぞれは、図２９に示す外符号用ＲＡＭ１７Ａおよび１７Ｂの、行方向に１２本分の、外符号パリティを除いたデータ部分を格納できるようにされている。上述した図２７Ｅにおいて、四角の中に書かれている数字は、このバンク番号を示す。レートコンバート用ＲＡＭ１８Ａ〜１８Ｈは、サイクリックに読み出される。そのため、図２７Ｅに示されるように、バンク番号もサイクリックに、０、１、２、０、１、２、・・・というように切り替えられる。
【０１１５】
一方、図２７Ｂにおいて、各外符号用ＲＡＭ１７に対する書き込みタイミングを示す線の上に記されている数字（例えば２、０）は、外符号用ＲＡＭ１７Ａあるいは１７Ｂに対する書き込み、外符号用ＲＡＭ１７Ａあるいは１７Ｂからの読み出し、ならびに、レートコンバート用ＲＡＭ１８Ａ〜１８Ｈに対する書き込み行うバンク番号を示す。レートコンバート用ＲＡＭ１８Ａ〜１８Ｈのそれぞれにおいて、書き込みと読み出しとが時間的に重複しないように制御される。
【０１１６】
図２７Ｂの「Ａ」の処理の次は、「Ｂ」と記された処理に移行する。「Ｂ」では、上述のＤ０〜Ｄ１１の続きの処理がなされる。すなわち、Ｄ１２〜Ｄ２５からなる２４バイト番号分が上述と同様にしてＳＤＲＡＭ１３から読み出される。読み出されたデータは、外符号用ＲＡＭ１７Ａあるいは１７Ｂの、バイト番号２４本分全てに対して書き込まれる。そして、そのデータが外符号訂正され、レートコンバート用ＲＡＭ１８Ａ〜１８Ｈの該当するものに書き込まれる。図２７の例では、例えばレートコンバート用ＲＡＭ１８Ａのバンク０、１に書き込まれる。このようにして、以下、Ｄ２６〜Ｄ４９、Ｄ５０〜Ｄ７３、・・・と続けて処理され、１フィールド分のデータが処理される。
【０１１７】
図１６に戻り、レートコンバート用ＲＡＭ１８Ａ〜１８Ｈの読み出しは、ＲＣブロック１９によって制御される。ＲＣブロック１９によってレートコンバート用ＲＡＭ１８Ａ〜１８Ｈからの読み出しが制御され、Ａｄｖ系統のチャンネル０〜７、Ｃｏｎｆ系統のチャンネル０〜７の、合計１６チャンネルのオーディオデータを時分割でＡＩＦブロック２０に供給する。
【０１１８】
図３１は、ＲＣブロック１９からＡＩＦブロック２０に対するデータ伝送の時分割処理を概略的に示す。なお、この図３１では、１サンプルが２４ビットのオーディオデータの例について説明する。図３１Ａに示すサンプルトップ信号は、周波数が４８ＫＨｚのサンプル周期に対応するＦＳ周期の信号である。このサンプルトップ信号で、図３１Ｂのように伝送されるオーディオデータの、サンプル毎の切れ目を識別する。なお、データは、データおよびエラーフラグとで、ビット幅が９ビットで伝送される。Ａｄｖ系列およびＣｏｎｆ系列の１６チャンネル分のデータが時分割多重され伝送される。
【０１１９】
図３１Ｃおよび図３１Ｄは、図３１Ａおよび図３１Ｂにおける１ＦＳ周期分を、さらに詳細に示す。２４ビット／サンプルのデータは、それぞれ８ビットずつのＭＳＢ( 最上位バイト）、ＭＤＢ（中間バイト）およびＬＳＢ（最下位バイト）で扱われる。先ず、これらＭＳＢ、ＭＤＢおよびＬＳＢのそれぞれが、ＦＳ周期の２５６倍の速さのクロック（ｃｋ）で、４クロックおきに出力されるようにする。先ず、Ａｄｖ系列のチャンネル０のデータが出力され、次に、同様にしてＡｄｖ系列のチャンネル２、４、６のデータが順に出力され、さらに、Ｃｏｎｆ系列のチャンネル０、２、４、６のデータが順に出力される。続けて、Ａｄｖ系列のチャンネル１、３、５、７のデータが順に出力され、さらに続けて、Ｃｏｎｆ系列のチャンネル１、３、５、７のデータが順に出力される。各チャンネル間は、１６クロック分の間隔をとる。このようにして、Ａｄｖ系列のチャンネル０〜７のデータおよびＣｏｎｆ系列のチャンネル０〜７のデータの、合計１６チャンネル分のオーディオデータが時分割でＡＩＦブロック２０に伝送される。
【０１２０】
図３２は、ＡＩＦブロック２０の構成の一例を示す。このＡＩＦブロック２０では、ＲＣブロック１９からパラレルデータとして供給された１６チャンネル分を、それぞれのチャンネル毎に、例えばＡＥＳ／ＥＢＵの規格に準じたシリアルデータに変換する。また、このＡＩＦブロック２０では、供給されたオーディオデータに付されたエラーフラグに基づくデータ修整、簡易的なミュート処理、変速再生時のフィルタ処理（シャトルフィルタ）および傾斜レベル制御処理などを行う。
【０１２１】
先ず、図３３を用いて、データ修整、簡易ミュートおよびシャトルフィルタの各処理について概略的に説明する。図３３において、「×（バツ）」は、本来データがそこにあるべきだが、エラーのために失われてしまったサンプルを示し、「△（三角）」は、実際に補完されたデータを示す。また、「○（丸）」は、正常なサンプルを示す。
【０１２２】
図３３Ａは、データ修整処理を示す。データ修整は、このように、エラーデータを、前後のサンプルの平均をとって補完することで行う。図３３Ｂは、簡易ミュート処理を示す。簡易ミュートは、エラーが続くときや、例えばビデオテープレコーダで再生を停止して、ミュートが必要なときに簡易的なミュートを行う。ホールドされている正常データをシフトして、データの値を１／２ずつに減らしていく。これにより、簡易的なミュートが行われる。図３３Ｃは、シャトルフィルタ処理を示す。シャトルフィルタは、記録時と異なる速度で再生するシャトル再生時に、データが飛び飛びになってデータが急峻に変化することによる雑音を低減する。その時点のデータと次のサンプルデータとの平均を求め、結果データを処理サンプルデータとして出力する。
【０１２３】
図３４は、傾斜レベル制御処理を説明するための図である。傾斜レベル制御処理は、ミュートの状態から音を鳴らす際の過渡状態で、急峻な波形にならないようにする。例えば、図３４Ａに示されるように、立ち上がりで急峻な波形となってしまった場合には、その時点で、「プチッ」というパルス状のノイズが出てしまう。これを防ぐために、データ値に対して徐々に傾斜を付けて、急峻な波形とならないようにする。具体的には、オーディオサンプルの上位側８ビットを、最初８ビットシフトして〔０〕の状態にしておき、徐々にシフト量を減らして２倍ずつ値を大きくしていく。これにより、図３４Ｂに示されるように、傾斜を持ってデータのレベルが制御される。
【０１２４】
図３２において、ＡＩＦブロック２０に入力されたオーディオデータは、ディレイ回路２０１に供給されると共に、平均値回路２０４および２０５それぞれの第１の入力端、セレクタ制御回路２０２に供給される。ディレイ回路２０１は、供給されたデータとエラーフラグとを、１ＦＳ周期分（すなわち、１サンプル分）遅延させる。ディレイ回路２０１で遅延されたデータならびにエラーフラグは、ホールドレジスタ部２０３、平均値回路２０４および２０５それぞれの第２の入力端、傾斜レベル制御回路２０６、ならびに、セレクタ制御回路２０２に供給される。
【０１２５】
エラーフラグは、ホールドレジスタ部２０３に設けられた、Ａｄｖ系統のチャンネル０〜７、Ｃｏｎｆ系統のチャンネル０〜７のレジスタに、それぞれ格納される。
【０１２６】
セレクタ２０８には、ディレイ回路２０１のエラーの無い出力がカレントデータとして供給される。また、ホールドレジスタ部２０３、平均値回路２０４および２０５、ならびに、傾斜レベル制御回路２０６の出力がそれぞれセレクタ２０８に供給される。セレクタ２０８は、エラーフラグの状態に基づき、セレクタ制御回路２０２によって選択入力端の選択を制御され、オーディオデータに対する処理の選択がなされる。
【０１２７】
エラーフラグがあり、データ修整処理が必要な場合には、平均値回路２０４において、ホールドレジスタ部２０３の出力と、ＲＣブロック１９から直接的に供給されたデータとから平均値を算出し、その結果を修整データとして用いる。
【０１２８】
簡易ミュートが必要な場合には、ホールドレジスタ部２０３でホールドされているホールドデータを出力した後、１／２回路２０７でデータシフトして、データ値を１／２にする。そして、そのデータをホールドレジスタ部２０３に格納するというように、再帰的にホールドデータを１／２づつ減少させて、簡易ミュートとする。
【０１２９】
シャトルフィルタ処理は、カレントデータとＲＣブロック１９から供給されたデータとの平均値を、平均値回路２０５で常に計算し、この結果を用いることでなされる。
【０１３０】
傾斜レベル制御回路２０６は、必要に応じて入力データの上位側の８ビットのシフト量を制御して、傾斜レベル制御を行う。例えば、プレイボタンが押されるなどしてミュート処理が解除されたときに、この傾斜レベル制御回路２０６による制御が行われる。例えば、セレクタ２０８によってホールドレジスタ部２０３が選択され、ミュート処理が簡易ミュート処理によって行われる。ミュートが解除されると、セレクタ２０８によって傾斜レベル制御回路２０６が選択され、傾斜レベル制御が開始される。傾斜レベル制御によって、無音状態から有音状態へと徐々に立ち上げられる。
【０１３１】
図３５を用いて、傾斜レベル制御の方法を説明する。図３５Ａおよび図３５Ｂにおいて、左側が時間的により先に入力されたサンプルである。「ｈ」は、表記が１６進表記であることを示す。入力および出力データは、１６進表記の４桁のうち、上位２桁が上位側８ビットを、下位２桁が下位側８ビットをそれぞれ示す。
【０１３２】
図３５Ａは、１サンプル毎にビットシフト量を１ずつ減らし、信号レベルを２倍ずつ増加させるように制御する例である。入力データの最初のサンプルは、上位側の８ビットが８ビット分シフトされ、値が〔０〕とされる。これにより、このサンプルは、殆ど無音の状態とされる。ここから徐々にシフト量を減らしていくことで、徐々にデータ値が大きくなり、音が立ち上がっていく傾斜レベル制御がなされる。
【０１３３】
この例では、入力データ（上段）の最初のサンプルの値〔５０４０ｈ〕は、上位側８ビット〔５０〕が８ビットシフトされて〔００〕とされる。したがって、出力データは、その下段に示されるように、〔００４０ｈ〕となる。次のサンプルの値〔４０６８ｈ〕は、上位側８ビット〔４０〕が７ビットシフトされて〔００〕とされ、出力データが〔００６８ｈ〕となる。以下同様にして、例えば５番目のサンプルの値〔１０４５ｈ〕は、上位側８ビット〔１０〕が４ビットシフトされて〔０１〕とされ、〔０１４５ｈ〕となる。９番目以降のサンプルは、ビットシフトされず、入力データがそのまま出力される。
【０１３４】
なお、このようなビットシフトは、例えば、８ビットパラレルロードが可能なシフトレジスタを２個用いた構成で、容易に実現可能である。すなわち、一方を上位側８ビット、他方を下位側８ビット用とする。上位側８ビットが入力されるシフトレジスタを、サンプルに合わせて所定のビット数だけ右シフトする。下位側８ビット用のシフトレジスタではシフト処理を行わない。そして、上位側および下位側のシフトレジスタの出力をラッチして、１６ビットパラレル出力する。もちろん、この構成に限らず、他の構成でも実現可能である。
【０１３５】
図３５Ａの例では、このように、傾斜レベル制御回路２０６において、制御が開始されてから８サンプルかけて１ビットずつビットシフト量を減らされる。急峻な波形にはならないため、雑音とはならない。また、この例に限らず、例えば図３５Ｂに示されるように、２サンプル毎に信号レベルを２倍ずつ増加させるようにもできる。ビットシフトされる周期が変化し、レベルの傾斜量が変わってより緩やかにレベル制御が行われる。
【０１３６】
なお、この一実施形態では、１サンプル当たり１６ビットのデータに対して、上位側８ビットのみを処理の対象にしている。下位８側ビットは、例えばデータをＤ／Ａ変換してアナログオーディオ信号とした際には、微小なレベルに相当し、雑音の原因にはなりにくい。上位側８ビットだけを処理の対象とすることで、回路が簡単になる。回路構成が簡単なので、このように、ＡＩＦブロック２０の構成の一部として、例えばデータ修整を行う構成と共に組み込むことが可能とされる。
【０１３７】
セレクタ制御回路２０２では、エラーフラグの状況を監視して、その状況に基づき、ホールドレジスタ部２０３、平均値回路２０４および２０５、傾斜レベル制御回路２０６、ならびに、ディレイ回路２０１の各出力を選択する。これにより、簡易ミュート処理、データ修整処理、シャトルフィルタ処理、傾斜レベル制御処理および無処理（カレントデータ）の選択を適切に行う。
【０１３８】
レジスタ群２０９は、Ａｄｖ系統のチャンネル０／１、２／３、４／５、６／７、ならびに、Ｃｏｎｆ系統のチャンネル０／１、２／３、４／５、６／７にそれぞれ対応した８つのレジスタを有している。セレクタ２０８から時分割で供給されたオーディオデータは、一旦、レジスタ群２０９の対応するレジスタにそれぞれ格納される。そして、レジスタ群２０９のレジスタのそれぞれから出力されたオーディオデータは、Ｐ／Ｓレジスタ群２１０に送られ、レジスタをシフトさせてパラレル／シリアル変換が行われる。そして、系統およびチャンネル毎に、シリアルデータとされたオーディオデータが出力される。なお、データは、２チャンネル毎に１本の信号として出力される。
【０１３９】
なお、上述では、この発明がディジタルビデオテープレコーダＶＴＲに対して適用されるように説明したが、これはこの例に限定されない。この発明は、例えばディジタルオーディオデータの記録再生のみを行う、オーディオ記録再生装置に対して適用することができる。また、この発明においては、記録ならびに再生も必須の構成ではなく、特に記録再生を行わないディジタルオーディオ機器にも適用可能なものである。
【０１４０】
【発明の効果】
以上説明したように、この発明によれば、入力データが上位側８ビットを最初８ビットシフトされた後、サンプル毎にビットシフト量を減らされるように制御されるため、オーディオ信号の立ち上がり時にも波形が急峻にならず、オーディオ信号のミュート解除時の雑音を無くせる効果がある。
【０１４１】
また、この発明によれば、ディジタルオーディオデータの傾斜レベル制御を、ビットシフトによって行っているため、回路構成が簡単になる効果がある。
【０１４２】
さらに、回路構成が簡単になるため、例えばエラー訂正デコーダに内蔵されている、データ修整回路と同一のブロックに傾斜レベル制御を行う回路を容易に組み込むことができる。そのため、オーディオ処理専用のＩＣなどが組み込まれていないような、例えばカメラ一体型ビデオテープレコーダにおいても、オーディオ信号の傾斜立ち上げが可能になるという効果がある。
【０１４３】
さらに、この一実施形態によれば、傾斜立ち上げ処理の際の傾斜量は、ビットシフトする周期を変えるだけで容易に実現できるという効果がある。
【図面の簡単な説明】
【図１】この発明の一実施形態の記録側の構成を示すブロック図である。
【図２】この発明の一実施形態の再生側の構成を示すブロック図である。
【図３】この一実施形態による記録再生装置が対応できるオーディオのエラー訂正ブロックの種類を示す略線図である。
【図４】この一実施形態による記録再生装置が対応できるオーディオのエラー訂正ブロックの種類を示す略線図である。
【図５】この一実施形態による記録再生装置が対応できるオーディオのエラー訂正ブロックの種類を示す略線図である。
【図６】シンクブロックの構造を示す略線図である。
【図７】シンクブロック中のＩＤおよびＤＩＤのビットアサインを示す略線図である。
【図８】フレーム（フィールド）周波数が２９．９７Ｈｚ、５９．９４Ｈｚの場合の、１チャンネル、１フィールドのオーディオのエラー訂正ブロックにおけるレイアウトを示す略線図である。
【図９】フレーム（フィールド）周波数が２５Ｈｚ／５０Ｈｚの場合のオーディオのエラー訂正ブロックにおけるレイアウトを示す略線図である。
【図１０】フレーム周波数が２３．９７６Ｈｚの場合のオーディオのエラー訂正ブロックにおけるレイアウトを示す略線図である。
【図１１】フォーマットＳＤ１における、フットプリント上のチャンネルアロケーションの例を示す略線図である。
【図１２】フォーマットＳＤ２における、フットプリント上のチャンネルアロケーションの例を示す略線図である。
【図１３】フォーマットＳＤ３における、フットプリント上のチャンネルアロケーションの例を示す略線図である。
【図１４】フォーマットＳＤ４における、フットプリント上のチャンネルアロケーションの例を示す略線図である。
【図１５】各フォーマットにおけるオーディオ外符号番号アロケーションを示す略線図である。
【図１６】この発明によるオーディオデコーダの構成の一例を示すブロック図である。
【図１７】ＳＤＲＡＭのアドレスアサインを説明するための略線図である。
【図１８】ＳＤＲＡＭのアドレスアサインを説明するための略線図である。
【図１９】ＳＤＲＡＭのアドレスアサインを説明するための略線図である。
【図２０】チャンネルデシャフリング用ＲＡＭでの処理を説明するための略線図である。
【図２１】トラック内セクタ番号を求める方法について説明するための略線図である。
【図２２】チャンネルデシャフリング用ＲＡＭに供給される、トラック内セクタ番号とＳＥＧ番号とのビット割り付けの例を示す略線図である。
【図２３】シンクデシャフリング用ＲＡＭでの処理を説明するための略線図である。
【図２４】各フォーマットでのチャンネルフィールド内セクタ番号、アジマス番号、セクタ内シンク番号および外符号番号のビット割り付けを示す略線図である。
【図２５】外符号番号を求めるより具体的な例を示す略線図である。
【図２６】外符号番号を求めるより具体的な例を示す略線図である。
【図２７】ＡＯＴブロックでのオーディオ処理のタイミングチャートである。
【図２８】パス番号の書き込みおよび読み出しの様子を示す略線図である。
【図２９】外符号用ＲＡＭのアドレスアサインの一例を示す略線図である。
【図３０】レートコンバート用ＲＡＭのアドレスアサインの一例を示す略線図である。
【図３１】ＲＣブロックからＡＩＦブロックに対するデータ伝送の時分割処理を概略的に示す略線図である。
【図３２】ＡＩＦブロックの構成の一例を示すブロック図である。
【図３３】データ修整、簡易ミュートおよびシャトルフィルタの各処理を概略的に説明するための略線図である。
【図３４】傾斜レベル制御処理を説明するための略線図である。
【図３５】傾斜レベル制御処理を説明するための略線図である。
【符号の説明】
１・・・デコーダ、１１・・・  デシャフリング部、１３・・・ＳＤＲＡＭ、１４・・・チャンネルデシャフリング用ＲＡＭ、１５・・・シンクデシャフリング用ＲＡＭ、１６・・・ＡＯＴブロック、１７Ａ，１７Ｂ・・・外符号用ＲＡＭ、１８Ａ〜１８Ｈ・・・レートコンバート用ＲＡＭ、１９・・・ＲＣブロック、２０・・・ＡＩＦブロック、１３３・・・内符号デコーダ、１２４・・・ＩＤ補間回路、１５１・・・デシャフリング回路、１５２・・・外符号デコーダ、２０１・・・ディレイ回路、２０２・・・セレクタ制御回路、２０３・・・ホールドレジスタ部、２０４・・・平均値回路、２０５・・・平均値回路、２０６・・・傾斜レベル制御回路、２０８・・・セレクタ、２０９・・・レジスタ群、２１０・・・Ｐ／Ｓレジスタ群
【図１】
0004193256.tif 000002
【図２】
0004193256.tif 000003
【図３】
0004193256.tif 000004
【図４】
0004193256.tif 000005
【図５】
0004193256.tif 000006
【図６】
0004193256.tif 000007
【図７】
0004193256.tif 000008
【図８】
0004193256.tif 000009
【図９】
0004193256.tif 000010
【図１０】
0004193256.tif 000011
【図１１】
0004193256.tif 000012
【図１２】
0004193256.tif 000013
【図１３】
0004193256.tif 000014
【図１４】
0004193256.tif 000015
【図１５】
0004193256.tif 000016
【図１６】
0004193256.tif 000017
【図１７】
0004193256.tif 000018
【図１８】
0004193256.tif 000019
【図１９】
0004193256.tif 000020
【図２０】
0004193256.tif 000021
【図２１】
0004193256.tif 000022
【図２２】
0004193256.tif 000023
【図２３】
0004193256.tif 000024
【図２４】
0004193256.tif 000025
【図２５】
0004193256.tif 000026
【図２６】
0004193256.tif 000027
【図２７】
0004193256.tif 000028
【図２８】
0004193256.tif 000029
【図２９】
0004193256.tif 000030
【図３０】
0004193256.tif 000031
【図３１】
0004193256.tif 000032
【図３２】
0004193256.tif 000033
【図３３】
0004193256.tif 000034
【図３４】
0004193256.tif 000035
【図３５】
0004193256.tif 000036