(57)【特許請求の範囲】
【請求項１】
基準信号発振器の出力周波数を分周した比較周波数と、電圧制御発振器の出力周波数を分周した分周周波数とを、位相比較器で比較し、当該位相比較器の出力をループフィルタを介して補正値として電圧制御発振器に加えることにより周波数的な負帰還回路を形成して、分周周波数を比較周波数と合わせ、電圧制御発振器から所望の出力周波数を得ることができるＰＬＬシンセサイザーシステムであって、
所定の振動又は磁界変動の発生予定を事前に入手する予定入手手段と、
前記予定入手手段により発生予定が入手された場合に、当該発生予定以前に、帰還利得を高くする方向に、前記基準信号発振器の出力周波数の分周比を変更する変更手段と
を備えることを特徴とするＰＬＬシンセサイザーシステム。
【請求項２】
前記予定入手手段は、さらに、
前記所定の振動又は磁界変動の終了予定を入手し、
前記変更手段は、さらに、
前記予定入手手段により終了予定が入手された場合に、当該終了予定以後に、前記基準信号発振器の出力周波数の分周比を、変更前の元の分周比に戻すこと
を特徴とする請求項１に記載のＰＬＬシンセサイザーシステム。
【請求項３】
基準信号発振器の出力周波数を分周した比較周波数と、電圧制御発振器の出力周波数を分周した分周周波数とを、位相比較器で比較し、当該位相比較器の出力をループフィルタを介して補正値として電圧制御発振器に加えることにより周波数的な負帰還回路を形成して、分周周波数を比較周波数と合わせ、電圧制御発振器から所望の出力周波数を得ることができるＰＬＬシンセサイザーシステムであって、
所定の振動又は磁界変動の発生予定を事前に入手する予定入手手段と、
振動を検出する検出手段と、
前記予定入手手段により発生予定が入手された場合には、当該発生予定以前に、又は、前記検出手段により振動が検出された場合に、帰還利得を高くする方向に、前記基準信号発振器の出力周波数の分周比を変更する変更手段と
を備えることを特徴とするＰＬＬシンセサイザーシステム。
【請求項４】
前記予定入手手段は、さらに、
前記所定の振動又は磁界変動の終了予定を入手し、
前記検出手段は、さらに、
振動の終了を検出し、
前記変更手段は、さらに、
前記予定入手手段と前記検出手段とによる分周比の変更が重複していない場合に限り、前記予定入手手段により終了予定が入手された場合には、当該終了予定以後に、又は、前記検出手段により終了が検出された場合に、前記基準信号発振器の出力周波数の分周比を、変更前の元の分周比に戻すこと
を特徴とする請求項３に記載のＰＬＬシンセサイザーシステム。
【請求項５】
基準信号発振器の出力周波数を分周した比較周波数と、電圧制御発振器の出力周波数を分周した分周周波数とを、位相比較器で比較し、当該位相比較器の出力をループフィルタを介して補正値として電圧制御発振器に加えることにより周波数的な負帰還回路を形成して、分周周波数を比較周波数と合わせ、電圧制御発振器から所望の出力周波数を得ることができるＰＬＬシンセサイザーシステムにおいて、出力周波数の変動を抑える抑制方法であって、
所定の振動又は磁界変動の発生予定を事前に入手する予定入手ステップと、
前記予定入手ステップにより発生予定が入手された場合に、当該発生予定以前に、帰還利得を高くする方向に、前記基準信号発振器の出力周波数の分周比を変更する変更ステップと
を含むことを特徴とする抑制方法。
【請求項６】
基準信号発振器の出力周波数を分周した比較周波数と、電圧制御発振器の出力周波数を分周した分周周波数とを、位相比較器で比較し、当該位相比較器の出力をループフィルタを介して補正値として電圧制御発振器に加えることにより周波数的な負帰還回路を形成して、分周周波数を比較周波数と合わせ、電圧制御発振器から所望の出力周波数を得ることができるＰＬＬシンセサイザーシステムにおいて、出力周波数の変動を抑える抑制方法であって、
所定の振動又は磁界変動の発生予定を事前に入手する予定入手ステップと、
振動を検出する検出ステップと、
前記予定入手ステップにより発生予定が入手された場合には、当該発生予定以前に、又は、前記検出ステップにより振動が検出された場合に、帰還利得を高くする方向に、前記基準信号発振器の出力周波数の分周比を変更する変更ステップと
を含むことを特徴とする抑制方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、携帯電話等の移動通信端末におけるシンセサイザーシステムに関し、特に、振動又は磁界変動時における出力周波数の変動を抑える技術に関する。
【０００２】
【従来の技術】
現在、携帯電話及びＰＤＡ（Personal Digital Assistance）などの移動通信端末が普及している。
移動通信端末は、通信制御に用いる所望の出力周波数を得るためのＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ：位相同期ループ）シンセサイザーシステムを備えている。
【０００３】
ＰＬＬシンセサイザーシステムは、基準信号発振器の出力周波数をＲ分周した比較周波数と、電圧制御発振器の出力周波数をＮ分周した帰還周波数とを位相比較器で比較し、位相差分をループフィルタを介して補正値として電圧制御発振器に加えることにより周波数的な負帰還回路を形成し、帰還周波数を比較周波数と正確に合わせることができ、分周比を選ぶことにより所望の出力周波数を得ることができる。
【０００４】
また最近の携帯電話等は、振動によって着信をユーザに知らせる機能を備えているが、電圧制御発振器やループフィルタは、振動が加わると出力周波数に変動が生じるので、これらの部分を振動源から隔離するか、又は、何らかの補正を行い振動による影響を抑えることが望ましい。
例えばＰＬＬを用いたシンセサイザー型発信回路において、振動による出力周波数の変動を抑える技術が、特開平１０−２２４２１１に公開されている。
【０００５】
この公開公報によれば、電圧制御発振器の共振コイルに加えられる振動をセンサで検出し、低域通過フィルタ（ループフィルタ）の出力に応じて、センサの検出信号を増幅して、低域通過フィルタの出力に加算し、これを補正値として電圧制御発振器に加えることにより、振動による出力周波数の変動を抑えることができると記載されている。
【０００６】
また、ＰＬＬシンセサイザーシステムは、振動だけでなく磁界によっても出力周波数に変動が生じる。
【０００７】
【発明が解決しようとする課題】
しかしながら、振動による影響を抑えるために振動吸収材を使ったり、磁界による影響を抑えるために磁気シールドを使うと、それなりの実装スペースが必要となり、重さも増え、コストも上昇する。
近年、移動端末の小型化、軽量化、低価格化に対するユーザの嗜好は著しく高いので、振動吸収材を使う方法や磁気シールドを使う方法は望ましくない。
【０００８】
また、スピーカなどの磁界の発生源を電圧制御発振器と遠ざけるには、部品配置に制約が生じる。
本発明は、振動又は磁界変動の発生時における出力周波数の変動を、振動吸収材や磁気シールド及び部品配置によらずに抑えることができるシンセサイザーシステム及びその抑制方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記の目的を達成するために、本発明に係るＰＬＬシンセサイザーシステムは、基準信号発振器の出力周波数を分周した比較周波数と電圧制御発振器の出力周波数を分周した分周周波数とを位相比較器で比較し、当該位相比較器の出力をループフィルタを介して補正値として電圧制御発振器に加えることにより周波数的な負帰還回路を形成して分周周波数を比較周波数と合わせ、電圧制御発振器から所望の出力周波数を得ることができるＰＬＬシンセサイザーシステムであって、所定の振動又は磁界変動の発生予定を事前に入手する予定入手手段と、振動を検出する検出手段と、前記予定入手手段により発生予定が入手された場合には当該発生予定以前に、又は、前記検出手段により振動が検出された場合に、帰還利得を高くする方向、前記基準信号発振器の出力周波数の分周比を変更する変更手段とを備える。
【００１０】
上記の目的を達成するために、本発明に係る抑制方法は、基準信号発振器の出力周波数を分周した比較周波数と電圧制御発振器の出力周波数を分周した分周周波数とを位相比較器で比較し、当該位相比較器の出力をループフィルタを介して補正値として電圧制御発振器に加えることにより周波数的な負帰還回路を形成して分周周波数を比較周波数と合わせ、電圧制御発振器から所望の出力周波数を得ることができるＰＬＬシンセサイザーシステムにおいて、出力周波数の変動を抑える抑制方法であって、所定の振動又は磁界変動の発生予定を事前に入手する予定入手ステップと、振動を検出する検出ステップと、前記予定入手ステップにより発生予定が入手された場合には当該発生予定以前に、又は、前記検出ステップにより振動が検出された場合に、帰還利得を高くする方向に前記基準信号発振器の出力周波数の分周比を変更する変更ステップとを含む。
【００１１】
これによって、機器内部から誘発される振動又は磁界変動の発生が予定されている場合には、発生予定以前に、帰還利得を高くする方向に基準信号発振器の出力周波数の分周比を変更するので、周波数変動が起こる以前に周波数変動時の収束速度を高めることができ、また、振動を検出して、帰還利得を高くする方向に基準信号発振器の出力周波数の分周比を変更するので、振動時に周波数変動時の収束速度を高めることができる。
【００１２】
従って、振動又は磁界変動の発生時における出力周波数の変動を、振動吸収材や磁気シールド及び部品配置によらずに抑えることができる。
【００１３】
【発明の実施の形態】
＜実施の形態＞
＜構成＞
図１は、本発明の実施の形態におけるＰＬＬシンセサイザーシステムの構成の概略を示す図である。
【００１４】
図１に示すＰＬＬシンセサイザーシステムは、シンセサイザー部１、制御部９、音声ＩＣ１３、スピーカ１４、リンガー１５、バイブレータ１６及び振動検出器１７を備える。
シンセサイザー部１は、基準信号発振器２、ＰＬＬＩＣ３、ループフィルタ７及び電圧制御発振器８を含む。
【００１５】
基準信号発振器２は、例えば水晶発振器であり、正確な周波数の基準信号を出力する。
ＰＬＬＩＣ３は、分周器４、分周器５及び位相比較器６を備える。
分周器４は、電圧制御発振器８から出力される出力信号をＮ分周して分周信号を出力する。
【００１６】
分周器５は、基準信号発振器２から出力される基準信号をＲ分周して分周信号を出力する。
位相比較器６は、分周器４から出力される分周信号と、分周器５から出力される分周信号との位相を比較し、位相誤差に比例した誤差信号を出力する。
ループフィルタ７は、例えば低域通過フィルタであり、帰還ループの応答性を決定する役目をし、位相比較器６から出力される誤差信号を入力とし、電圧制御発振器８の制御電圧を出力する。
【００１７】
電圧制御発振器８は、ループフィルタ７から出力される制御電圧に応じた周波数の信号をシンセサイザー部１の出力信号として出力する。
分周器４から出力される分周信号と分周器５から出力される分周信号との位相が正確に合った時には“（電圧制御発振器８の出力信号の周波数）＝Ｎ／Ｒ・（基準信号発振器２が出力するの基準信号の周波数）”となる。
【００１８】
制御部９は、ＣＰＵ１０、シンセサイザ制御部１１及び周辺機器制御部１２を含む。
ＣＰＵ１０は、各構成要素に動作を指示するものである。
例えばＣＰＵ１０は、所望の出力周波数の出力指示をシンセサイザ制御部１１に対して出したり、音声ＩＣ１３、リンガー１５及びバイブレータ１６等の周辺機器を動作させる指示を必要に応じて周辺機器制御部１２に対して出す。
【００１９】
また例えばＣＰＵ１０は、振動又は磁界を変動させる周辺機器の動作開始以前、又は、振動検出器１７による振動の検出を受けて、ＰＬＬＩＣ３の比較周波数を変更する指示をシンセサイザ制御部１１に対して出し、当該周辺機器の動作終了以後、及び、振動検出器１７による振動の終了の検出を受けて、ＰＬＬＩＣ３の比較周波数を変更前の元の分周比に戻す指示をシンセサイザ制御部１１に対して出す。
【００２０】
シンセサイザ制御部１１は、ＣＰＵ１０からＰＬＬＩＣ３の比較周波数を変更する指示を受けると、帰還利得を高くする方向に基準信号発振器の出力周波数の分周比を変更することによって比較周波数を変更し、比較周波数を変更前の元の分周比に戻す指示を受けると、帰還利得を低くする方向に基準信号発振器の出力周波数の分周比を変更前の元の分周比に戻すことによって比較周波数を変更する。
【００２１】
例えば、基準信号を１０ＭＨｚ、所望の出力周波数を８１０ＭＨｚ、チャネル間隔を２５ｋＨｚとすると、比較周波数の変更前は、Ｒ分周値４００、Ｎ分周値３２４００、比較周波数２５ｋＨｚであり、比較周波数の変更後は、Ｒ分周値１００、Ｎ分周値８１００、比較周波数１００ｋＨｚである。
基準信号発振器の出力周波数の分周比を下げると周波数の差分が同じでも位相差は大きくなるので帰還利得が高くなり、帰還利得が高くなることによって周波数変動時の収束速度が高くなり周波数の変動をより抑えることができる。
【００２２】
また、帰還利得を高いとスプアリスリークの発生量が増えるので、振動や磁界の変動が無く比較的出力周波数が安定している時には、基準信号発振器の出力周波数の分周比を上げることによって帰還利得が低くなり、スプアリスリークの発生を抑えることができる。
周辺機器制御部１２は、ＣＰＵ１０から音声ＩＣ１３、リンガー１５、又は、バイブレータ１６を動作させる指示を受けると、指示を受けた周辺機器の動作を制御する。
【００２３】
音声ＩＣ１３は、周辺機器制御部１２の制御により音声信号をスピーカ１４に出力する。
スピーカ１４は、音声ＩＣ１３により出力される音声信号を、音声に変換する。
リンガー１５は、電話が着信したとき等にリンガー音をならす。
【００２４】
バイブレータ１６は、電話が着信したとき等に振動する。
振動検出器１７は、振動センサーであり、振動を検出する。
＜動作＞
図２は、本発明の実施の形態のＰＬＬシンセサイザーシステム動作の概略を示す図である。
【００２５】
以下に、図２を用いて本発明の実施の形態のＰＬＬシンセサイザーシステムの動作の概略を説明する。
（１）ＣＰＵ１０が、所望の出力周波数の信号の出力要請を受けたか判断する（ステップＳ１）。
（２）ＣＰＵ１０が、周辺機器の動作要請を受けたか判断する（ステップＳ２）。
【００２６】
（３）周辺機器の動作要請を受けた場合は（ステップＳ２：Ｙｅｓ）、ＣＰＵ１０が当該周辺機器を動作させる指示を周辺機器制御部１２に対して出す（ステップＳ３）。
（４）ＣＰＵ１０が、周辺機器の動作終了要請を受けたか判断する（ステップＳ４）。
【００２７】
（５）周辺機器の動作終了要請を受けた場合は（ステップＳ４：Ｙｅｓ）、ＣＰＵ１０が当該周辺機器の動作を終了させる指示を周辺機器制御部１２に対して出す（ステップＳ５）。
（６）出力要請を受けると（ステップＳ１：Ｙｅｓ）、ＣＰＵ１０が、音声ＩＣ１３、リンガー１５、又は、バイブレータ１６等の振動又は磁界を変動させる対象周辺機器が動作中であるか、又は、振動検出器１７により振動が検出されるかを判断する（ステップＳ６）。
【００２８】
（７）対象周辺機器が動作中でなく、且つ、振動が検出されない場合は（ステップＳ６：Ｎｏ）、シンセサイザ制御部１１が、Ｒ分周値を設定１とし、Ｎ分周値を計算して、各分周値をＰＬＬＩＣ３に設定し、所望の出力周波数の信号を出力させる（ステップＳ７）。
（８）対象周辺機器が動作中であるか、又は、振動が検出された場合は（ステップＳ６：Ｙｅｓ）、シンセサイザ制御部１１が、Ｒ分周値を設定２とし、Ｎ分周値を計算して、各分周値をＰＬＬＩＣ３に設定し、所望の出力周波数の信号を出力させる（ステップＳ８）。
【００２９】
（９）ＣＰＵ１０が、信号の出力停止要請を受けたか判断する（ステップＳ９）。
（１０）出力停止要請を受けると（ステップＳ９：Ｙｅｓ）、信号の出力を停止させる（ステップＳ１０）。
（１１）ＣＰＵ１０が、周辺機器の動作要請を受けたか判断する（ステップＳ１１）。
【００３０】
（１２）周辺機器の動作要請を受けた場合であって（ステップＳ１１：Ｙｅｓ）、Ｒ分周値が設定１の時には設定２とし各分周値を変更し周辺機器を動作させる（ステップＳ１２）。
（１３）ＣＰＵ１０が、周辺機器の動作終了要請を受けたか判断する（ステップＳ１３）。
【００３１】
（１４）周辺機器の動作終了要請を受けた場合は（ステップＳ１３：Ｙｅｓ）、ＣＰＵ１０が当該周辺機器の動作を終了させる指示を周辺機器制御部１２に対して出す（ステップＳ１４）。
（１５）ＣＰＵ１０が、音声ＩＣ１３、リンガー１５、又は、バイブレータ１６等の振動又は磁界を変動させる対象周辺機器が動作中であるか、又は、振動検出器１７により振動が検出されるかを判断する（ステップＳ１５）。
【００３２】
（１６）対象周辺機器が動作中でなく、且つ、振動が検出されない場合であって（ステップＳ１５：Ｎｏ）、Ｒ分周値が設定２の時には設定１とし各分周値を変更する（ステップＳ１６）。
（１７）対象周辺機器が動作中であるか、又は、振動が検出された場合であって（ステップＳ１５：Ｙｅｓ）、Ｒ分周値が設定１の時には設定２とし各分周値を変更する（ステップＳ１７）。
【００３３】
以上のように、本発明の実施の形態によれば、振動や磁界の変動により周波数の変動が予測される場合に、帰還利得を高くすることができ、周波数変動時の収束速度を高め周波数の変動を抑えることができ、また、通常時には帰還利得を低くすることができ、スプアリスリークの発生を抑えることができる。
なお、本発明の実施の形態では、予め予測できる振動や磁界の変動と、振動センサにより実測する不測の振動との両方に対して、帰還利得を変更しているが、どちらか一方に対して帰還利得を変更するものであってもよい。
【００３４】
【発明の効果】
本発明に係るＰＬＬシンセサイザーシステムは、基準信号発振器の出力周波数を分周した比較周波数と電圧制御発振器の出力周波数を分周した分周周波数とを位相比較器で比較し、当該位相比較器の出力をループフィルタを介して補正値として電圧制御発振器に加えることにより周波数的な負帰還回路を形成して分周周波数を比較周波数と合わせ、電圧制御発振器から所望の出力周波数を得ることができるＰＬＬシンセサイザーシステムであって、所定の振動又は磁界変動の発生予定を事前に入手する予定入手手段と、前記予定入手手段により発生予定が入手された場合に当該発生予定以前に、帰還利得を高くする方向に前記基準信号発振器の出力周波数の分周比を変更する変更手段とを備える。
【００３５】
本発明に係る抑制方法は、基準信号発振器の出力周波数を分周した比較周波数と電圧制御発振器の出力周波数を分周した分周周波数とを位相比較器で比較し、当該位相比較器の出力をループフィルタを介して補正値として電圧制御発振器に加えることにより周波数的な負帰還回路を形成して分周周波数を比較周波数と合わせ、電圧制御発振器から所望の出力周波数を得ることができるＰＬＬシンセサイザーシステムにおいて、出力周波数の変動を抑える抑制方法であって、所定の振動又は磁界変動の発生予定を事前に入手する予定入手ステップと、前記予定入手ステップにより発生予定が入手された場合に当該発生予定以前に、帰還利得を高くする方向に、前記基準信号発振器の出力周波数の分周比を変更する変更ステップとを含む。
【００３６】
これによって、機器内部から誘発される振動又は磁界変動の発生が予定されている場合には、発生予定以前に、帰還利得を高くする方向に基準信号発振器の出力周波数の分周比を変更するので、周波数変動が起こる以前に周波数変動時の収束速度を高めることができる。
従って、振動又は磁界変動の発生時における出力周波数の変動を、振動吸収材や磁気シールド及び部品配置によらずに抑えることができる。
【００３７】
またＰＬＬシンセサイザーシステムにおいて、前記予定入手手段は、さらに、前記所定の振動又は磁界変動の終了予定を入手し、前記変更手段は、さらに、前記予定入手手段により終了予定が入手された場合に当該終了予定以後に、前記基準信号発振器の出力周波数の分周比を変更前の元の分周比に戻すことを特徴とすることもできる。
【００３８】
これによって、機器内部から誘発される振動又は磁界変動の終了が予定されている場合には、終了予定以後に、基準信号発振器の出力周波数の分周比を戻すので、振動又は磁界変動が収まった以後に振動又は磁界変動開始以前の収束速度に戻すことができる。
【００４２】
本発明に係るＰＬＬシンセサイザーシステムは、基準信号発振器の出力周波数を分周した比較周波数と電圧制御発振器の出力周波数を分周した分周周波数とを位相比較器で比較し、当該位相比較器の出力をループフィルタを介して補正値として電圧制御発振器に加えることにより周波数的な負帰還回路を形成して分周周波数を比較周波数と合わせ、電圧制御発振器から所望の出力周波数を得ることができるＰＬＬシンセサイザーシステムであって、所定の振動又は磁界変動の発生予定を事前に入手する予定入手手段と、振動を検出する検出手段と、前記予定入手手段により発生予定が入手された場合には当該発生予定以前に、又は、前記検出手段により振動が検出された場合に、帰還利得を高くする方向、前記基準信号発振器の出力周波数の分周比を変更する変更手段とを備える。
【００４３】
本発明に係る抑制方法は、基準信号発振器の出力周波数を分周した比較周波数と電圧制御発振器の出力周波数を分周した分周周波数とを位相比較器で比較し、当該位相比較器の出力をループフィルタを介して補正値として電圧制御発振器に加えることにより周波数的な負帰還回路を形成して分周周波数を比較周波数と合わせ、電圧制御発振器から所望の出力周波数を得ることができるＰＬＬシンセサイザーシステムにおいて、出力周波数の変動を抑える抑制方法であって、所定の振動又は磁界変動の発生予定を事前に入手する予定入手ステップと、振動を検出する検出ステップと、前記予定入手ステップにより発生予定が入手された場合には当該発生予定以前に、又は、前記検出ステップにより振動が検出された場合に、帰還利得を高くする方向に前記基準信号発振器の出力周波数の分周比を変更する変更ステップとを含む。
【００４４】
これによって、機器内部から誘発される振動又は磁界変動の発生が予定されている場合には、発生予定以前に、帰還利得を高くする方向に基準信号発振器の出力周波数の分周比を変更するので、周波数変動が起こる以前に周波数変動時の収束速度を高めることができ、また、振動を検出して、帰還利得を高くする方向に基準信号発振器の出力周波数の分周比を変更するので、振動時に周波数変動時の収束速度を高めることができる。
【００４５】
従って、振動又は磁界変動の発生時における出力周波数の変動を、振動吸収材や磁気シールド及び部品配置によらずに抑えることができる。
またＰＬＬシンセサイザーシステムにおいて、前記予定入手手段は、さらに、前記所定の振動又は磁界変動の終了予定を入手し、前記検出手段は、さらに、振動の終了を検出し、前記変更手段は、さらに、前記予定入手手段と前記検出手段とによる分周比の変更が重複していない場合に限り、前記予定入手手段により終了予定が入手された場合には当該終了予定以後に、又は、前記検出手段により終了が検出された場合に、前記基準信号発振器の出力周波数の分周比を変更前の元の分周比に戻すことを特徴とすることもできる。
【００４６】
これによって、機器内部から誘発される振動又は磁界変動の終了が予定されている場合には、終了予定以後に、基準信号発振器の出力周波数の分周比を戻し、また、振動の終了を検出して、基準信号発振器の出力周波数の分周比を戻すので、振動又は磁界変動が収まった以後に振動又は磁界変動以前の収束速度に戻すことができる。
【図面の簡単な説明】
【図１】図１は、本発明の実施の形態におけるＰＬＬシンセサイザーシステムの構成の概略を示す図である。
【図２】図２は、本発明の実施の形態のＰＬＬシンセサイザーシステム動作の概略を示す図である。
【符号の説明】
１    シンセサイザー部
２    基準信号発振器
３    ＰＬＬＩＣ
４    分周器
５    分周器
６    位相比較器
７    ループフィルタ
８    電圧制御発振器
９    制御部
１０    ＣＰＵ
１１    シンセサイザ制御部
１２    周辺機器制御部
１３    音声ＩＣ
１４    スピーカ
１５    リンガー
１６    バイブレータ
１７    振動検出器
【図１】
0004079673.tif 000002
【図２】
0004079673.tif 000003