(57)【特許請求の範囲】
【請求項１】
（イ）電圧入力端子と、（ロ）電圧出力端子と、
（ハ）エミッタが前記電圧入力端子に接続され、コレクタが前記電圧出力端子に接続された第１のバイポーラトランジスタと、
（ニ）第１の抵抗と第２の抵抗とからなり、一端が前記第１のバイポーラトランジスタのコレクタと前記電圧出力端子とを接続する電流経路に接続され、他端が接地された分圧回路と、
（ホ）反転入力端子または非反転入力端子が前記第１の抵抗と前記第２の抵抗とを接続する電流経路に接続され、非反転入力端子または反転入力端子が基準電圧源に接続された差動回路と、
（ヘ）エミッタまたはコレクタが接地され、ベースが前記差動回路の出力端子に接続された第２のバイポーラトランジスタと、
（ト）ソースが前記第２のバイポーラトランジスタのコレクタまたはエミッタに接続され、ドレインが前記第１のバイポーラトランジスタのベースに接続されたＤＭＯＳトランジスタと、
（チ）前記電圧入力端子と前記第１のバイポーラトランジスタのエミッタとを接続する電流経路及び、前記ＤＭＯＳトランジスタのゲートにアノード側が接続され、カソード側が接地されたダイオードを含むバイアス回路と、を備えることを特徴とするレギュレータ回路。
【請求項２】
（イ）電圧入力端子と、（ロ）電圧出力端子と、
（ハ）エミッタが前記電圧入力端子に接続され、コレクタが前記電圧出力端子に接続されたバイポーラトランジスタと、
（ニ）第１の抵抗と第２の抵抗とからなり、一端が前記バイポーラトランジスタのコレクタと前記電圧出力端子とを接続する電流経路に接続され、他端が接地された分圧回路と、
（ホ）反転入力端子または非反転入力端子が前記第１の抵抗と前記第２の抵抗とを接続する電流経路に接続され、非反転入力端子または反転入力端子が基準電圧源に接続された差動回路と、
（ヘ）ソースまたはドレインが接地され、ゲートが前記差動回路の出力端子に接続された第１のＭＯＳトランジスタまたはＤＭＯＳトランジスタと、
（ト）ソースが前記第１のＭＯＳトランジスタまたはＤＭＯＳトランジスタのドレインまたはソースに接続され、ドレインが前記バイポーラトランジスタのベースに接続された第２のＤＭＯＳトランジスタと、
（チ）前記電圧入力端子と前記バイポーラトランジスタのエミッタとを接続する電流経路及び、前記第２のＤＭＯＳトランジスタのゲートにアノード側が接続され、カソード側が接地されたダイオードを含むバイアス回路と、を備えることを特徴とするレギュレータ回路。
【請求項３】
さらに、カソードが前記差動回路の出力端子と前記第１のＤＭＯＳトランジスタのゲートとを接続する電流経路に接続され、アノードが接地されたツエナーダイオードと、を備える請求項２記載のレギュレータ回路。
【請求項４】
（イ）電圧入力端子と、（ロ）電圧出力端子と、
（ハ）エミッタが前記電圧入力端子に接続され、コレクタが前記電圧出力端子に接続されたバイポーラトランジスタと、
（ニ）第１の抵抗と第２の抵抗とからなり、一端が前記バイポーラトランジスタのコレクタと前記電圧出力端子とを接続する電流経路に接続され、他端が接地された分圧回路と、
（ホ）反転入力端子が前記第１の抵抗と前記第２の抵抗とを接続する電流経路に接続され、非反転入力端子が基準電圧源に接続された差動回路と、
（ヘ）ソースが接地され、ゲートが前記差動回路の出力端子に接続され、ドレインが前記バイポーラトランジスタのベースに接続されたＤＭＯＳ（二重拡散ＭＯＳ）トランジスタと、を備えることを特徴とするレギュレータ回路。
【請求項５】
さらに、カソードが前記差動回路の出力端子と前記ＤＭＯＳトランジスタのゲートとを接続する電流経路に接続され、アノードが接地されたツエナーダイオードを備える請求項４記載のレギュレータ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、レギュレータ回路に関し、特にスタンバイ電流を低減させたレギュレータ回路に関する。
【０００２】
【従来の技術】
図６は従来のレギュレータ回路の構成例を示す。トランジスタは全てバイポーラタイプである。入力電圧端BINには電圧源VAから電圧供給されている。入力電圧端BINにはPNPトランジスタQ3のエミッタと抵抗R1が接続されている。抵抗R1の他端は、一端が接地されたダイオードD1〜D3の直列回路の他端に繋がっている。また、抵抗R1の他端はNPNトランジスタQ2のベースにも繋がっている。トランジスタQ3のコレクタは電圧出力端Vccに接続されている。またトランジスタQ3のベースはトランジスタQ2のコレクタと接続している。電圧出力端Vccは容量C1で接地されると共に、抵抗R2とR3の直列回路で接地されている。抵抗R2とR3の接続点はコンパレータ１０２の反転入力に接続されている。非反転入力にはバンドギャップ電圧Vbgが入力されている。コンパレータ１０２の出力は、エミッタ接地トランジスタＱ１のベースに繋がっており、そのコレクタはトランジスタQ2のエミッタと接続されている。
【０００３】
図６に示した従来のレギュレータ回路の動作を説明する。バッテリー入力端子ＢＩＮには電源電圧ＶＡが接続されている。初期状態において電圧出力Ｖｃｃは０Ｖである。電圧出力Ｖｃｃは分圧抵抗Ｒ２，Ｒ３で分圧され分圧電圧Ｖｓを得る。コンパレータ１０２は分圧電圧Vsとバンドギャップ電圧Vbgを比較する。初期状態においては分圧電圧Vsよりバンドギャップ電圧Vbgが高いので、コンパレータ１０２の出力電圧は上昇する。この結果、トランジスタQ1のベース電圧が高くなり、コレクタ電流は増加する。このトランジスタQ1のコレクタ電流はトランジスタQ2のエミッタとコレクタを介してトランジスタQ3のベース電流となる。その結果、トランジスタQ3のコレクタ電流が増加し、出力電圧Vccが上昇する。
【０００４】
出力電圧Vccの上昇が続き、その分圧電圧Vsがバンドギャップ電圧Vbgより高くなると、コンパレータ１０２の出力は反転し下降する。この結果、トランジスタQ1のコレクタ電流は減少し、トランジスタQ3のコレクタ電流が減少し、出力電圧Vccの上昇が止まる。この結果、出力電圧Vccは分圧電圧Vsとバンドギャップ電圧Vbgが等しくなったところで安定する。基準電圧としているバンドギャップ電圧Vbgは非常に安定した電圧であるので、出力電圧Vccも同様に安定した電圧となる。
【０００５】
【発明が解決しようとする課題】
近年、車載用のレギュレータ回路等への要求として低スタンバイ電流化が強く求められるようになってきた。これは、車載される電装ユニット数等の増加により、長期間放置した場合にバッテリー上がりが生じやすくなってきているためである。
【０００６】
図６に示した従来回路では、出力トランジスタＱ３のコレクタ最大出力電流時のベース電流Ｉｂ３およびトランジスタＱ２のベース電流Ｉｂ２に合わせて、コンパレータ１０２の出力電流Ｉｂ１とバイアス回路の電流を設定しなければならない。通常、出力トランジスタＱ３のコレクタ最大出力電流は１００ｍＡ以上必要であるので、各トランジスタＱ１〜Ｑ３の電流増幅率β＝１００とすると、Ｉｂ３は１ｍＡ以上となり、Ｉｂ２，Ｉｂ３は１０μＡ以上必要となる。従って、コンパレータ１０２の出力電流とバイアス回路電流を１０μＡ以上、例えば２０μＡの電流を流さなければならない。この値は一見小さいようだが合わせて４０μＡ以上の電流を消費することになる。このように、図６に示した従来のレギュレータ回路では低スタンバイ電流化が不充分であるという問題が有った。
【０００７】
【課題を解決するための手段】
本発明は、上記課題を解決するためになされたものであり、その第１の特徴は（イ）電圧入力端子と、（ロ）電圧出力端子と、（ハ）エミッタが前記電圧入力端子に接続され、コレクタが前記電圧出力端子に接続された第１のバイポーラトランジスタと、（ニ）第１の抵抗と第２の抵抗とからなり、一端が前記第１のバイポーラトランジスタのコレクタと前記電圧出力端子とを接続する電流経路に接続され、他端が接地された分圧回路と、（ホ）反転入力端子または非反転入力端子が前記第１の抵抗と前記第２の抵抗とを接続する電流経路に接続され、非反転入力端子または反転入力端子が基準電圧源に接続された差動回路と、（ヘ）エミッタまたはコレクタが接地され、ベースが前記差動回路の出力端子に接続された第２のバイポーラトランジスタと、（ト）ソースが前記第２のバイポーラトランジスタのコレクタまたはエミッタに接続され、ドレインが前記第１のバイポーラトランジスタのベースに接続されたＤＭＯＳトランジスタと、（チ）前記電圧入力端子と前記第１のバイポーラトランジスタのエミッタとを接続する電流経路及び、前記ＤＭＯＳトランジスタのゲートにアノード側が接続され、カソード側が接地されたダイオードを含むバイアス回路と、を備えることにある。
【０００８】
また、本発明の第２の特徴は、（イ）電圧入力端子と、（ロ）電圧出力端子と、（ハ）エミッタが前記電圧入力端子に接続され、コレクタが前記電圧出力端子に接続されたバイポーラトランジスタと、（ニ）第１の抵抗と第２の抵抗とからなり、一端が前記バイポーラトランジスタのコレクタと前記電圧出力端子とを接続する電流経路に接続され、他端が接地された分圧回路と、（ホ）反転入力端子または非反転入力端子が前記第１の抵抗と前記第２の抵抗とを接続する電流経路に接続され、非反転入力端子または反転入力端子が基準電圧源に接続された差動回路と、（ヘ）ソースまたはドレインが接地され、ゲートが前記差動回路の出力端子に接続された第１のＭＯＳトランジスタまたはＤＭＯＳトランジスタと、（ト）ソースが前記第１のＭＯＳトランジスタまたはＤＭＯＳトランジスタのドレインまたはソースに接続され、ドレインが前記バイポーラトランジスタのベースに接続された第２のＤＭＯＳトランジスタと、（チ）前記電圧入力端子と前記バイポーラトランジスタのエミッタとを接続する電流経路及び、前記第２のＤＭＯＳトランジスタのゲートにアノード側が接続され、カソード側が接地されたダイオードを含むバイアス回路と、を備えることにある。
【０００９】
さらに、本発明の第３の特徴は、（イ）電圧入力端子と、（ロ）電圧出力端子と、（ハ）エミッタが前記電圧入力端子に接続され、コレクタが前記電圧出力端子に接続されたバイポーラトランジスタと、（ニ）第１の抵抗と第２の抵抗とからなり、一端が前記バイポーラトランジスタのコレクタと前記電圧出力端子とを接続する電流経路に接続され、他端が接地された分圧回路と、（ホ）反転入力端子が前記第１の抵抗と前記第２の抵抗とを接続する電流経路に接続され、非反転入力端子が基準電圧源に接続された差動回路と、（ヘ）ソースが接地され、ゲートが前記差動回路の出力端子に接続され、ドレインが前記バイポーラトランジスタのベースに接続されたＤＭＯＳ（二重拡散ＭＯＳ）トランジスタと、を備えることにある。
【００１０】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施の形態を説明する。なお、既に説明した構成要素と同一の構成要素には同一の番号を付して説明を省略することによって、説明が重複することを避ける。
（第１の実施の形態）
図１は、本発明のレギュレータ回路の第１の実施の形態を示した図である。図１に示すように、第１の実施の形態のレギュレータ回路は、（イ）電圧入力端子ＢＩＮと、（ロ）電圧出力端子Ｖｃｃと、（ハ）エミッタが電圧入力端子ＢＩＮに接続され、コレクタが電圧出力端子Ｖｃｃに接続されたバイポーラトランジスタＱ３と、（ニ）抵抗Ｒ２と抵抗Ｒ３とからなり、一端がバイポーラトランジスタＱ３のコレクタと電圧出力端子Ｖｃｃとを接続する電流経路に接続され、他端が接地された分圧回路１０４と、（ホ）反転入力端子が抵抗Ｒ２と抵抗Ｒ３とを接続する電流経路に接続され、非反転入力端子が基準電圧源（バンドギャップ電圧Ｖｂｇ）に接続された差動回路（コンパレータ１０２）と、（ヘ）エミッタが接地され、ベースがコンパレータ１０２の出力端子に接続されたバイポーラトランジスタＱ１と、（ト）ソースがバイポーラトランジスタＱ１のコレクタに接続され、ドレインがバイポーラトランジスタＱ３のベースに接続されたＤＭＯＳトランジスタＭ１と、（チ）電圧入力端子ＢＩＮとバイポーラトランジスタＱ３のエミッタとを接続する電流経路及び、ＤＭＯＳトランジスタＭ１のゲートにアノード側が接続され、カソード側が接地されたダイオードを含むバイアス回路と、を備える。
【００１１】
次に第１の実施の形態の動作について説明する。バッテリー入力端子ＢＩＮには電源電圧ＶＡが接続されている。初期状態において電圧出力Ｖｃｃは０Ｖである。電圧出力Ｖｃｃは分圧抵抗Ｒ２，Ｒ３で分圧され分圧電圧Ｖｓを得る。コンパレータ１０２は分圧電圧Vsとバンドギャップ電圧Vbgを比較する。初期状態においては分圧電圧Vsよりバンドギャップ電圧Vbgが高いので、コンパレータ１０２の出力電圧は上昇する。この結果、バイポーラトランジスタQ1のベース電圧が高くなり、コレクタ電流は増加する。このバイポーラトランジスタQ1のコレクタ電流はＤＭＯＳトランジスタＭ２のドレインとソースを介してトランジスタQ3のベース電流となる。その結果、トランジスタQ3のコレクタ電流が増加し、出力電圧Vccが上昇する。
【００１２】
出力電圧Vccの上昇が続き、その分圧電圧Vsがバンドギャップ電圧Vbgより高くなると、コンパレータ１０２の出力は反転し下降する。この結果、トランジスタQ1のコレクタ電流は減少し、トランジスタQ3のコレクタ電流が減少し、出力電圧Vccの上昇が止まる。この結果、出力電圧Vccは分圧電圧Vsとバンドギャップ電圧Vbgが等しくなったところで安定する。基準電圧としているバンドギャップ電圧Vbgは非常に安定した電圧であるので、出力電圧Vccも同様に安定した電圧となる。
【００１３】
第１の実施の形態によれば、図６に示したバイポーラトランジスタＱ２が図１に示したＤＭＯＳトランジスタＭ１に置き換わっているので、図６に示した従来回路で必要だったバイポーラトランジスタＱ２のベース電流Ｉｂ２は不要となる。従って、抵抗Ｒ１およびダイオードＤ１〜３から構成されるバイアス回路には所定の電圧を発生するために最低限必要な電流のみを流せば良いので、低消費電流化が可能となる。また、ＤＭＯＳトランジスタはバイポーラトランジスタよりも高耐圧であるから、耐圧が向上するという効果もある。
【００１４】
なお、ＤＭＯＳトランジスタの代わりに、通常のＭＯＳトランジスタを使用することもできる。また、バイポーラトランジスタＱ１は、ｎｐｎ型またはｐｎｐ型のいずれでも良い。その場合はコンパレータ１０２の反転入力と非反転入力を逆にするなどの対応が必要であることは言うまでも無い。
【００１５】
（第２の実施の形態）
図２は、本発明のレギュレータ回路の第２の実施の形態を示した図である。図２に示すように、第２の実施の形態のレギュレータ回路は、（イ）電圧入力端子ＢＩＮと、（ロ）電圧出力端子Ｖｃｃと、（ハ）エミッタが電圧入力端子ＢＩＮに接続され、コレクタが電圧出力端子Ｖｃｃに接続されたバイポーラトランジスタＱ３と、（ニ）抵抗Ｒ２と抵抗Ｒ３とからなり、一端がバイポーラトランジスタＱ３のコレクタと電圧出力端子Ｖｃｃとを接続する電流経路に接続され、他端が接地された分圧回路１０４と、（ホ）反転入力端子が抵抗Ｒ２と抵抗Ｒ３とを接続する電流経路に接続され、非反転入力端子が基準電圧源（バンドギャップ電圧Ｖｂｇ）に接続された差動回路（コンパレータ１０２）と、（ヘ）ソースが接地され、ゲートがコンパレータ１０２の出力端子に接続されたＤＭＯＳトランジスタＭ２と、（ト）ソースがＤＭＯＳトランジスタＭ２のドレインに接続され、ドレインがバイポーラトランジスタＱ３のベースに接続されたＤＭＯＳトランジスタＭ１と、（チ）電圧入力端子ＢＩＮとバイポーラトランジスタＱ３のエミッタとを接続する電流経路及び、ＤＭＯＳトランジスタＭ１のゲートにアノード側が接続され、カソード側が接地されたダイオードを含むバイアス回路と、を備える。
【００１６】
第２の実施の形態の動作は、第１の実施の形態の動作とほぼ同様である。ただし、第２の実施の形態によれば、図１に示したバイポーラトランジスタＱ１が、図２に示したＤＭＯＳトランジスタＭ２に置き換わっているので、従来の電流Ｉｂ１に比べてコンパレータ１０２の駆動電流は非常に少なくて済み、回路動作電流を絞ることができる。この結果、消費電流を削減することが可能になる。
【００１７】
なお、ＤＭＯＳトランジスタＭ１によって、ＤＭＯＳトランジスタＭ２には大きなドレイン−ソース間耐圧を要求されないので、例えばＤＭＯＳトランジスタＭ２の代わりに、通常のＭＯＳトランジスタを使用することもできる。また、ＤＭＯＳトランジスタＭ２は、ｎチャネル型またはｐチャネル型のいずれでも良い。その場合はコンパレータ１０２の反転入力と非反転入力を逆にするなどの対応が必要であることは言うまでも無い。
【００１８】
（第３の実施の形態）
図３は、本発明のレギュレータ回路の第３の実施の形態を示した図である。図３に示すように、第３の実施の形態のレギュレータ回路は、第２の実施の形態のレギュレータ回路に、さらにカソードがコンパレータ１０２の出力端子とＤＭＯＳトランジスタＭ２のゲートとを接続する電流経路に接続され、アノードが接地されたツエナーダイオードＺＤを付加したものである。
【００１９】
第３の実施の形態の動作は、第２の実施の形態の動作とほぼ同様である。ただし、第３の実施の形態では、ＤＭＯＳトランジスタＭ２のゲート・接地間にツエナーダイオードＺＤが追加されているので、かかるツエナーダイオードＺＤによってＤＭＯＳトランジスタＭ２のゲート電圧の上限が制限されることになるので、ゲート破壊の発生を回避することが可能になる。
【００２０】
なお、ＤＭＯＳトランジスタの代わりに、通常のＭＯＳトランジスタを使用することもできる。また、ＤＭＯＳトランジスタＭ２は、ｎチャネル型またはｐチャネル型のいずれでも良い。その場合はコンパレータ１０２の反転入力と非反転入力を逆にするなどの対応が必要であることは言うまでも無い。
【００２１】
（第４の実施の形態）
図４は、本発明のレギュレータ回路の第４の実施の形態を示した図である。図４に示すように、第４の実施の形態のレギュレータ回路は、（イ）電圧入力端子ＢＩＮと、（ロ）電圧出力端子Ｖｃｃと、（ハ）エミッタが電圧入力端子ＢＩＮに接続され、コレクタが電圧出力端子Ｖｃｃに接続されたバイポーラトランジスタＱ３と、（ニ）抵抗Ｒ２と抵抗Ｒ３とからなり、一端がバイポーラトランジスタＱ３のコレクタと電圧出力端子Ｖｃｃとを接続する電流経路に接続され、他端が接地された分圧回路１０４と、（ホ）反転入力端子が抵抗Ｒ２と抵抗Ｒ３とを接続する電流経路に接続され、非反転入力端子が基準電圧源に接続された差動回路（コンパレータ１０２）と、（ヘ）ソースが接地され、ゲートがコンパレータ１０２の出力端子に接続され、ドレインがバイポーラトランジスタＱ３のベースに接続されたＤＭＯＳ（二重拡散ＭＯＳ）トランジスタと、を備える。第４の実施の形態は、第１の実施の形態の抵抗Ｒ１とダイオードＤ１〜Ｄ３とからなるバイアス回路を削除し、またトランジスタＱ１をＤＭＯＳトランジスタＭ２に置き換えるとともに、ＤＭＯＳトランジスタＭ２のドレインをバイポーラトランジスタＱ３のベースに直接接続したものである。
【００２２】
第４の実施の形態の動作は、第２の実施の形態の動作とほぼ同様である。ただし、第４の実施の形態では、バイアス回路が不要となるので消費電流もそれだけ削減することができる。また、ＤＭＯＳトランジスタのドレイン−ソース間耐圧は高いので、かかる構成で耐圧の問題は生じない。さらに、ＤＭＯＳトランジスタのオン抵抗は非常に低いので、同じ電流を流す場合の素子サイズを小さくすることができコストを削減することも可能である。
【００２３】
(第５の実施の形態)
図５は、本発明のレギュレータ回路の第５の実施の形態を示した図である。図５に示すように、第５の実施の形態のレギュレータ回路は、第４の実施の形態のレギュレータ回路に、さらにカソードがコンパレータ１０２の出力端子とＤＭＯＳトランジスタＭ２のゲートとを接続する電流経路に接続され、アノードが接地されたツエナーダイオードＺＤを付加したものである。
【００２４】
第５の実施の形態の動作は、第４の実施の形態の動作とほぼ同様である。ただし、第４の実施の形態では、ＤＭＯＳトランジスタＭ２のゲート・接地間にツエナーダイオードＺＤが追加されているので、かかるツエナーダイオードＺＤによってＤＭＯＳトランジスタＭ２のゲート電圧の上限が制限されることになるので、ゲート破壊の発生を回避することが可能になる。
【００２５】
なお、ＤＭＯＳトランジスタの代わりに、通常のＭＯＳトランジスタを使用することもできる。
【００２６】
【発明の効果】
本発明によれば、レギュレータ回路の低スタンバイ電流化が可能となり、長期間放置した場合であっても車載バッテリー等がバッテリー上がりを生じ難くなる。
【図面の簡単な説明】
【図１】本発明のレギュレータ回路の第１の実施の形態を示した図である。
【図２】本発明のレギュレータ回路の第２の実施の形態を示した図である。
【図３】本発明のレギュレータ回路の第３の実施の形態を示した図である。
【図４】本発明のレギュレータ回路の第４の実施の形態を示した図である。
【図５】本発明のレギュレータ回路の第５の実施の形態を示した図である。
【図６】従来のレギュレータ回路の構成例を示した図である。
【符号の説明】
１０２  コンパレータ（差動回路）、１０４  分圧回路、
ＢＩＮ  電圧入力端子、Ｖｃｃ  電圧出力端子、
Ｑ１〜Ｑ３  バイポーラトランジスタ、Ｒ１〜Ｒ３  抵抗、
Ｖｂｇ  バンドギャップ電圧（基準電圧源）、
Ｄ１〜Ｄ３  ダイオード
【図１】
0004184644.tif 000002
【図２】
0004184644.tif 000003
【図３】
0004184644.tif 000004
【図４】
0004184644.tif 000005
【図５】
0004184644.tif 000006
【図６】
0004184644.tif 000007