(57)【特許請求の範囲】
【請求項１】
プッシュプル型コンバータを備えた自励発振回路において、主トランスの一次側の一次巻線にＭＯＳＦＥＴで構成した第一スイッチ素子を接続し、一次側の二次巻線の他方にＭＯＳＦＥＴで構成した第二スイッチ素子を接続し、前記スイッチ素子のそれぞれのソース・ゲート間に補助巻線と、前記第一スイッチ素子及び第二スイッチ素子のオフ時間を時定数により決めることにより発振周波数を決めるように構成してある第一抵抗と第一コンデンサとの直列回路と、補助スイッチ素子のコレクタ・エミッタ間若しくはドレイン・ソース間とを並列に接続し、補助スイッチ素子のベース若しくはゲートを前記第一抵抗と第一コンデンサとの接続部に接続して、前記第一コンデンサの電圧が前記補助スイッチ素子のベース電圧に達したところでオンするように構成してあることを特徴とする自励発振回路。
【請求項２】
前記請求項１記載の自励発振回路において、前記補助スイッチ素子のコレクタと前記第一抵抗との間に第二コンデンサと第二抵抗との直列回路を接続して構成してあることを特徴とする自励発振回路。
【請求項３】
前記請求項１又は２記載の自励発振回路において、前記主トランスの二次側のリーケージインダクタンスと直列に、かつ、この自励発振回路の負荷と並列にコンデンサを接続してあることを特徴とする自励発振回路。
【請求項４】
前記請求項１又は２記載の自励発振回路において、前記主トランスの二次側の巻線とこの自励発振回路の負荷との間にチョークを接続し、前記負荷と並列に、かつ、前記チョークと直列にコンデンサを接続してあることを特徴とする自励発振回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、プッシュプル型コンバータを備えた自励発振回路に関するものであり、特に、主スイッチ素子にＭＯＳＦＥＴを用いるものに関するものである。
【０００２】
【従来の技術】
従来の自励発振回路として、ロイヤー回路があり、図７に示す。この従来例は、主トランスの一次側及び二次側に巻線Ｌ１１，Ｌ１３，Ｌ１５，Ｌ１６をそれぞれ２本づつ設け、主トランスの一次側の一次巻線Ｌ１１にバイポーラトランジスタで構成した第一スイッチ素子Ｑ１１を接続し、一次側の二次巻線Ｌ１３に同じくバイポーラトランジスタで構成した第二スイッチ素子Ｑ１２を接続してある。それぞれのスイッチ素子Ｑ１１，Ｑ１２のベース・エミッタ間に抵抗Ｒ１１，Ｒ１２と補助巻線Ｌ１２，Ｌ１４とを直列に接続し、２つの補助巻線Ｌ１２，Ｌ１４を接続してある。補助巻線Ｌ１２，Ｌ１４の接続部にダイオードＤ１１のカソードを接続し、このダイオードＤ１１のアノードを、エミッタどうしを接続したスイッチ素子Ｑ１１，Ｑ１２の接続部に接続してある。また、このダイオードＤ１１に並列にコンデンサＣ１１を接続して構成してある。さらに、このダイオードＤ１１のアノードを直流電源の正側に接続し、このダイオードＤ１１のアノードと直流電源との間に起動抵抗Ｒ１３を接続してある。
【０００３】
この従来例に係る自励発振回路は以下のような作用をする。
直流電源が起動すると、起動抵抗Ｒ１３を通して、スイッチ素子Ｑ１１，Ｑ１２のベースに電流が流れ、いれずかのスイッチ素子Ｑ１１，Ｑ１２がオンする。第一スイッチ素子Ｑ１１がオンした場合、一次巻線Ｌ１１に入力電圧Ｖｃｃが印加され同時に、一次補助巻線Ｌ１２にも一次巻線Ｌ１１との巻数比分の電圧が発生する。一次補助巻線Ｌ１２に電圧が発生すると、第一抵抗Ｒ１１を通して、第一スイッチ素子Ｑ１１のベースに電圧が印加され第一スイッチ素子Ｑ１１のオン状態を保持する。このとき一次巻線Ｌ１１に一次補助巻線Ｌ１３と逆極性の電圧が、二次巻線Ｌ１２に二次補助巻線Ｌ１４と逆極性の電圧が、それぞれ印加されるので、第二スイッチ素子Ｑ１２はオフ状態を保持する。
【０００４】
第一スイッチ素子Ｑ１１がオンすると、一次巻線Ｌ１１に励磁電流と負荷電流に相当する一次巻線電流が流れ、コアの磁束密度が時間に比例して増加し、一次巻線Ｌ１１はある時間で飽和する。この一次巻線Ｌ１１が飽和すると、この一次巻線Ｌ１１のインダクタンスが急速に減少し、第一スイッチ素子Ｑ１１のコレクタ電流が急速に増加する。それにより、第一スイッチ素子Ｑ１のコレクタ電圧Ｖｃｅが増加し、その分だけ一次巻線Ｌ１１及び一次補助巻線Ｌ１２の巻線電圧が低下する。その結果、Ｑ１１のベース電圧も低下し、第一スイッチ素子Ｑ１１をオフする方向に動作する。
【０００５】
第一スイッチ素子Ｑ１１がオフすると、トランスの極性が反転し、今度は、一次側の二次巻線Ｌ１３に入力電圧Ｖｃｃが印可され同時に、二次補助巻線Ｌ１４にも二次巻線Ｌ１３との巻数比分の電圧が発生する。この補助巻線Ｌ１４に電圧が発生すると、第一抵抗Ｒ１２を通して第二スイッチ素子Ｑ１２のベースに電圧が印可され第二スイッチ素子Ｑ１２のオン状態を保持する。このとき一次巻線Ｌ１１に一次補助巻線Ｌ１３と逆極性の電圧が、二次巻線Ｌ１２に二次補助巻線Ｌ１４と逆極性の電圧が、それぞれ印加されるので、第一スイッチ素子Ｑ１１はオフ状態を保持する。
【０００６】
第二スイッチ素子Ｑ１２がオンすると、二次巻線Ｌ１３に励磁電流と負荷電流に相当する二次巻線電流が流れ、コアの磁束密度が時間に比例して増加し、二次巻線Ｌ１３はある時間で飽和する。二次巻線Ｌ１３が飽和すると、二次巻線Ｌ１３のインダクタンスが急速に減少し、第二スイッチ素子Ｑ１２のコレクタ電流が急速に増加する。それにより、第二スイッチ素子Ｑ１２のコレクタ電圧Ｖｃｅが増加し、その分だけ二次巻線Ｌ１３及び二次補助巻線Ｌ１４の巻線電圧が低下する。その結果、第二スイッチ素子Ｑ１２のベース電圧も低下し、第二スイッチ素子Ｑ１２をオフする方向に動作する。以上により、第一スイッチ素子Ｑ１と第二スイッチ素子Ｑ２が交互にオンするという動作を繰り返し、発振が継続される。
【０００７】
しかし、このような回路を使用した場合、トランスのコアを飽和状態で使用するため、コア損失が大きくなる。また、コアが飽和し、コレクタ電流が急激に増加した点でスイッチングトランジスタがオフするので、スイッチング損失が大きくなり、スイッチングノイズが大きくなり、これに伴い周波数が上がらず、高周波スイッチングが困難であるという課題が生じた。
【０００８】
また、周波数を変えるためにはトランスを変更しなければならない課題と、主スイッチ素子をバイポーラトランジスタで構成してあるので、駆動するためには大きなベース電流が必要で、損失が大きいという課題があった。また、主スイッチ素子をＭＯＳＦＥＴで構成することが考えられるが、前記従来例では、ベース電流不足を利用してスイッチ素子をオフしているため、ＭＯＳＦＥＴの使用が困難であった。
【０００９】
これらの問題を解決すべく、ベース巻線に可飽和トランスを追加したジェンセン回路もあるが、飽和するのは可飽和トランスのみではあるが、周波数を変えるためにはこの可飽和トランスを変更しなければならない課題と、主スイッチ素子がバイポーラトランジスタであるので、駆動するためには大きなベース電流が必要であるという課題を解決することはできない。また、可飽和トランスは高価であり、周波数の変更も難しく、扱い難いという課題が生じた。
【００１０】
【発明が解決しようとする課題】
本発明は、上記問題に鑑みてなされたものであり、駆動損失を低減して駆動効率の向上化を図るプッシュプル型コンバータを備えた自励発振回路を提供する。
【００１１】
【課題を解決しようとする手段】
上記目的を達成するためになされた発明は、時定数回路を組み合わせることでトランスのコアを飽和させずにスイッチングするため、コア損失を比較的小さくすることを可能にした。また、抵抗とコンデンサとの直列回路を設けたことによりゲート電圧が遅れてスイッチングすることにより、０ボルトスイッチング動作をするので、スイッチング損失を比較的小さくすることも可能にした。さらに、トランスを飽和させないので、大きなピーク電流が発生しないため、スイッチングノイズを比較的小さくすることも可能にした。
【００１２】
本発明によれば、スイッチング損失が比較的小さくなったため、高効率化を可能にし、この周波数は抵抗及びコンデンサの定数を変えれば簡単に変更することができ、高周波化してもスイッチング損失の増加を減らすことを可能にし、自励発振回路の小型化及び高周波化を容易にすることを可能にした。また、主スイッチ素子がＭＯＳＦＥＴなので、駆動するために大きな電流は必要なく、駆動損失を比較的小さくすることを可能にし、さらに、本発明の回路は自励するため、プッシュプル用の高価な集積回路や可飽和トランスを使用する必要がないため、自励発振回路の低コスト化を可能にした。
【００１３】
本発明によれば、時定数回路でスイッチング周波数を決定できるので、周波数の設定はトランスの変更を伴わずに行うことができ、設計が容易になる。また、簡単にディレイを設けることができ、これにより０ボルトスイッチングを容易に実現することができ、高周波化のみならず低ノイズ化を可能にした。
【００１４】
また、本発明によれば、主トランスの二次側のリーケージインダクタンスと直列に、かつ、この自励発振回路の負荷と並列にコンデンサを接続し、場合によっては、主トランスの二次側の巻線とこの自励発振回路の負荷との間にチョークを接続することにより、一次側の電流と二次側の電流とが共振し、スイッチ素子のオフ時の損失を低減することが可能である。さらに、低ノイズ化を可能にした。
【００１５】
【発明の実施の形態】
以下、添付図面を用いて本発明に係る自励発振回路の実施例を説明する。図１は本発明に係る一実施例のブロック図を示してある。また、図２にはこの実施例の動作波形を、図３及び図４にはこの実施例の要部の電圧波形を、それぞれ示してある。
【００１６】
本実施例の自励発振回路は、プッシュプル型コンバータを備えたものであり、主トランスの一次側及び二次側に巻線Ｌ１，Ｌ３，Ｌ５，Ｌ６をそれぞれ２本づつ設け、主トランスの一次側の一次巻線Ｌ１にＭＯＳＦＥＴで構成した第一スイッチ素子Ｑ１を接続し、一次側の二次巻線Ｌ３に同じくＭＯＳＦＥＴで構成した第二スイッチ素子Ｑ３を接続してある。
【００１７】
第一スイッチ素子Ｑ１のソース・ゲート間に一次補助巻線Ｌ２と、第一抵抗Ｒ１と第一コンデンサＣ１との直列回路と、第一補助スイッチ素子Ｑ２のコレクタ・エミッタ間とを並列に接続してある。同じく第二スイッチ素子Ｑ３のソース・ゲート間に第二の補助巻線Ｌ４と、第一抵抗Ｒ３と第一コンデンサＣ３との直列回路と、第二補助スイッチ素子Ｑ４のコレクタ・エミッタ間とを並列に接続してあり、図３に示すように、補助巻線Ｌ２，Ｌ４に発生する電圧が第一抵抗Ｒ１，Ｒ３を介して第一コンデンサＣ１，Ｃ３に充電電流が流れ、第一コンデンサＣ１，Ｃ３の両端の電圧が補助スイッチ素子Ｑ２，Ｑ４のベース電圧Ｖｂｅに達したところで補助スイッチ素子Ｑ２，Ｑ４がオンになるように構成してある。つまりスイッチ素子Ｑ１，Ｑ３のオフ時間を第一抵抗Ｒ１，Ｒ３と第一コンデンサＣ１，Ｃ３との直列回路の時定数により決めることにより、発振周波数を決めるように構成してある。なお、第一補助スイッチＱ２及び第二補助スイッチＱ４がＦＥＴの場合、スイッチ素子Ｑ１，Ｑ３のコレクタ・エミッタ間に補助スイッチＱ２，Ｑ４のドレイン・ソースを接続すればよい。
【００１８】
第一補助スイッチ素子Ｑ２のコレクタと第一抵抗Ｒ３との間に第二コンデンサＣ２と第二抵抗Ｒ２との直列回路を接続してある。同じく、第二補助スイッチ素子Ｑ４のコレクタと第一抵抗Ｒ３との間に第二コンデンサＣ４と第二抵抗Ｒ４との直列回路を接続してあり、図４に示すように、補助巻線Ｌ２，Ｌ４に発生する電圧を第二抵抗Ｒ２，Ｒ４とスイッチ素子Ｑ１，Ｑ３のゲート容量との時定数により、スイッチ素子Ｑ１，Ｑ３のゲートへの電圧印加を遅らせることにより、第一スイッチ素子Ｑ１と第二スイッチ素子Ｑ３との同時オンを避けるようにしてある。また、第一スイッチ素子Ｑ１のゲートを直流電源の正側に接続し、この第一スイッチ素子Ｑ１のゲートと直流電源との間に起動抵抗Ｒ５を接続してある。
【００１９】
この実施例に係る自励発振回路は以下のような作用をする。
直流電源が起動すると、起動抵抗Ｒ５を通して、第一スイッチ素子Ｑ１のゲートにバイアスがかかり、第一スイッチ素子Ｑ１のゲートのスレッシュホールド電圧Ｖｔｈを越えたところで、第一スイッチ素子Ｑ１がオンする。第一スイッチ素子Ｑ１がオンすると、第二抵抗Ｒ２及び第二コンデンサＣ２を介して第一スイッチ素子Ｑ１のゲートに電圧が印加され第一スイッチ素子Ｑ１のオン状態を保持する。このとき、一次側の二次巻線Ｌ３並びに二次補助巻線Ｌ４には一次側の一次巻線Ｌ１及び一次補助巻線Ｌ２と逆極性の電圧が印可されるので、第二スイッチ素子Ｑ３はオフ状態を保持する。同時に、第一抵抗Ｒ１を介して第一コンデンサＣ１に充電電流が流れ、第一コンデンサＣ１の両端の電圧が第二スイッチ素子Ｑ２のベース電圧Ｖｂｅ（約０．６Ｖ）に達したところで第二スイッチ素子Ｑ２がオンとなる。第二スイッチ素子Ｑ２がオンすることにより、第一スイッチ素子Ｑ１のゲートがスレッシュホールド電圧Ｖｔｈ以下となり、第一スイッチ素子Ｑ１はオフする。
【００２０】
第一スイッチ素子Ｑ１がオフすると、トランスの極性が反転し、今度は、一次側の二次巻線Ｌ３に入力電圧Ｖｃｃが印可され同時に、二次補助巻線Ｌ４にも二次巻線Ｌ３との巻数比分の電圧が発生する。二次巻線Ｌ３に電圧が発生すると、第二抵抗Ｒ４及び第二コンデンサＣ４を介して第二スイッチ素子Ｑ３のゲートに電圧が印可され第二スイッチ素子Ｑ３のオン状態を保持する。このとき、一次側の一次巻線Ｌ１並びに一次補助巻線Ｌ２には一次側の二次巻線Ｌ３及び二次補助巻線Ｌ４と逆極性の電圧が印可されるので、第一スイッチ素子Ｑ１はオフ状態を保持する。同時に、第一抵抗Ｒ３を介し第一コンデンサＣ３に充電電流が流れ、第一コンデンサＣ３の両端の電圧が第二補助スイッチ素子Ｑ４のベース電圧Ｖｂｅに達したところで第二補助スイッチ素子Ｑ４がオンとなる。第二補助スイッチ素子Ｑ４がオンすることにより、第二スイッチ素子Ｑ３のゲートがスレッシュホールド電圧Ｖｔｈ以下となり、第二スイッチ素子Ｑ３はオフする。以上より、第一スイッチ素子Ｑ１と第二スイッチ素子Ｑ３は互いにオンするという動作を繰り返し、発振が継続される。
【００２１】
図５は前記実施例とは別の実施例のブロック図を示してある。また、図６にはこの実施例の動作波形を示してある。この自励発振回路の一次側は前記実施例と略同様である。主トランスの二次側には一次巻線Ｌ５と二次巻線Ｌ６を有し、この一次巻線Ｌ５と二次巻線Ｌ６との間にセンタータップを設け、このセンタータップと一次巻線Ｌ５の巻始めとに負荷Ｒ６を接続してある。また、この一次巻線Ｌ５の巻始めに第一ダイオードＤ１のアノードを接続してある。また、主トランス二次側の二次巻線Ｌ６の巻終わりに、第二ダイオードＤ２のアノードを接続し、さらにこの第二ダイオードＤ２のカソードを前記第一ダイオードＤ１のカソードと並列になるように接続してある。
【００２２】
主トランス二次側の一次巻線Ｌ５と負荷Ｒ６との間にチョークＬ２１を接続し、このチョークＬ２１と負荷Ｒ６との間からコンデンサＣ５の一方を接続し、このコンデンサＣ５の他方をセンタータップに接続してある。
【００２３】
この実施例に係る自励発振回路は以下のような作用をする。
直流電源が起動すると、起動抵抗Ｒ５を通して、第一スイッチ素子Ｑ１のゲートにバイアスがかかり、第一スイッチ素子Ｑ１のゲートのスレッシュホールド電圧Ｖｔｈを越えたところで、第一スイッチ素子Ｑ１がオンする。第一スイッチ素子Ｑ１がオンすると、第二抵抗Ｒ２及び第二コンデンサＣ２を介して第一スイッチ素子Ｑ１のゲートに電圧が印加され第一スイッチ素子Ｑ１のオン状態を保持する。また、主トランス一次側の一次巻線Ｌ１に流れる電流は二次側の一次巻線Ｌ５を介して第一ダイオードＤ１に流れる。さらにチョークＬ２１を介してコンデンサＣ５に流れる。その結果、図６に示すように、第一スイッチ素子Ｑ１に流れる電流と第一ダイオードＤ１に流れる電流とが共振する。
【００２４】
第一スイッチ素子Ｑ１がオン状態にあるとき、第一抵抗Ｒ１を介して第一コンデンサＣ１に充電電流が流れ、第一コンデンサＣ１の両端の電圧が第二スイッチ素子Ｑ２のベース電圧Ｖｂｅ（約０．６Ｖ）に達したところで第二スイッチ素子Ｑ２がオンとなる。第二スイッチ素子Ｑ２がオンすることにより、第一スイッチ素子Ｑ１のゲートがスレッシュホールド電圧Ｖｔｈ以下となり、第一スイッチ素子Ｑ１はオフする。また、主トランス一次側の二次巻線Ｌ３に流れる電流は二次側の二次巻線Ｌ６を介して第二ダイオードＤ２に流れる。さらにチョークＬ２１を介してコンデンサＣ５に流れる。その結果、図６に示すように、第二スイッチ素子Ｑ２に流れる電流と第二ダイオードＤ２に流れる電流とが共振する。
【００２５】
なお、本実施例では、二次側にチョークＬ２１を設けたが、二次側にチョークＬ２１を設けなくても、主トランス二次側の巻線Ｌ５，Ｌ６のリーケージインダクタンスにより、図５図示実施例とほぼ同様の作用をする。
【００２６】
【発明の効果】
本願発明は、時定数回路を組み合わせることでトランスのコアを飽和させずにスイッチングするため、コア損失を比較的小さくすることを可能にした。また、抵抗とコンデンサとの直列回路を設けたことによりゲート電圧が遅れてスイッチングすることにより、０ボルトスイッチング動作をするので、スイッチング損失を比較的小さくできる効果がある。さらに、トランスを飽和させないので、大きなピーク電流が発生しないため、スイッチングノイズを比較的小さくできる効果がある。
【００２７】
本発明によれば、スイッチング損失が比較的小さくなったため、高効率化を可能にし、この周波数は抵抗及びコンデンサの定数を変えれば簡単に変更することができ、高周波化してもスイッチング損失の増加を減らすことができ、自励発振回路の小型化及び高周波化を容易にできる効果がある。また、主スイッチ素子がＭＯＳＦＥＴなので、駆動するために大きな電流は必要なく、駆動損失を比較的小さくすることを可能にし、さらに、本発明の回路は自励するため、プッシュプル用の高価な集積回路や可飽和トランスを使用する必要がないため、自励発振回路の低コスト化を可能にする効果がある。
【００２８】
本発明によれば、時定数回路でスイッチング周波数を決定できるので、周波数の設定はトランスの変更を伴わずに行うことができ、設計が容易になる。また、簡単にディレイを設けることができ、これにより０ボルトスイッチングを容易に実現することができ、高周波化のみならず低ノイズ化を可能にする効果がある。
【００２９】
また、本発明によれば、主トランスの二次側のリーケージインダクタンスと直列に、かつ、この自励発振回路の負荷と並列にコンデンサを接続し、場合によっては、主トランスの二次側の巻線とこの自励発振回路の負荷との間にチョークを接続することにより、一次側の電流と二次側の電流とが共振し、スイッチ素子のオフ時の損失を低減し、低ノイズ化を可能にする効果がある。
【図面の簡単な説明】
【図１】  本発明に係る一実施例を示す実施例のブロック図である。
【図２】  図１図示実施例の動作波形図である。
【図３】  図１図示実施例の電圧波形図である。
【図４】  図１図示実施例の要部のゲート電圧波形図である。
【図５】  図１とは別の実施例のブロック図である。
【図６】  図５図示実施例の動作波形図である。
【図７】  従来例を示すブロック図である。
【符号の説明】
Ｌ１，Ｌ３，Ｌ１１，Ｌ１３  一次巻線
Ｌ２，Ｌ４，Ｌ１２，Ｌ１４  補助巻線
Ｌ５，Ｌ６，Ｌ１５，Ｌ１６  二次巻線
Ｌ２１  チョーク
Ｑ１，Ｑ３，Ｑ１１，Ｑ１２  スイッチ素子
Ｑ２，Ｑ４  補助スイッチ素子
Ｒ１，Ｒ３  第一抵抗
Ｒ２，Ｒ４  第二抵抗
Ｃ１，Ｃ３  第一コンデンサ
Ｃ２，Ｃ４  第二コンデンサ
Ｒ５，Ｒ１３  起動抵抗
Ｒ１１，Ｒ１２  抵抗
Ｃ１１  コンデンサ
Ｄ１１  ダイオード
【図１】
0004136349.tif 000002
【図２】
0004136349.tif 000003
【図３】
0004136349.tif 000004
【図４】
0004136349.tif 000005
【図５】
0004136349.tif 000006
【図６】
0004136349.tif 000007
【図７】
0004136349.tif 000008