(57)【特許請求の範囲】
【請求項１】
主電流経路が一方側で相互に接続されるとともに、第１の基準電流源（１０）を介して第１の基準電位（７０）に接続され、他方側ではそれぞれの出力端子（９０，９１）に接続されるとともに、同様にそれぞれ、第１の出力インピーダンス（２０，２２，２４）および第２の出力インピーダンス（２１，２３，２５）を介して第２の基準電位（８０）に接続され、また、その制御端子（１００，１０１）には第１の制御信号（ＵＤ１）を供給することができ、出力信号を出力端子から取出すことができる第１及び第２の２つの増幅器（１，２）を有する第１の差動増幅段と、
少なくとも他の一の差動増幅段であって、主電流経路が一方で相互に接続されるとともに他の各基準電流源をそれぞれ介して第１の基準電位（７０）に接続され、各制御端子に他の制御信号（Ｄ２，ＵＤ３）を入力することができる他の２つずつの増幅器（３，４；５，６）を含む他の差動増幅段とを備えた回路装置であって、
前記第１および第２の出力インピーダンスは、前記他の差動増幅段のそれぞれに接続される各タッピングを備えた同一構成の２つの電圧分割手段として形成され、
前記他の差動増幅段の主電流経路は、２対をなすように相互に対称な形状を有し、所定の比率で分割された前記２つの電圧分割手段のタッピングに順次接続されることにより、前記制御信号の瞬時値の相互比率が予め決定され、
前記タッピングによる前記電圧分割手段の分割と基準電流源から供給される電流比率は、制御信号の少なくとも一のより大きな電力に対する依存性を示す出力信号成分が消失するように、相互に調整されることを特徴とする回路装置。
【請求項２】
前記差動増幅段のいずれの増幅器も、少なくともその主電流経路に関して対応するように、比例する特性関係が与えられていることを特徴とする請求項１に記載の回路装置。
【請求項３】
前記第１の差動増幅段の前記増幅器の前記主電流経路は、それぞれの帰還インピーダンスを経て前記第１の電流源に接続されていることを特徴とする請求項１に記載の回路装置。
【請求項４】
請求項１ないし３のいずれかに記載の回路装置を含むことを特徴とする半導体集積回路装置。
【請求項５】
請求項４に記載の半導体集積回路装置を含むことを特徴とする通信装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、
２つの増幅器を有し、これらの増幅器の主電流経路が一方では相互に接続されるとともに、第１の基準電流源を介して第１の基準電位に接続され、他方ではそれぞれの出力端子に接続されるとともに、同様にそれぞれの出力インピーダンスを介して第２の基準電位に接続され、また、その制御端子には第１の制御信号を供給することができ、出力信号を出力端子から取出すことができる第１の差動増幅段と、
少なくとも他の一の差動増幅段であって、主電流経路が一方で相互に接続されるとともに他の各基準電流源をそれぞれ介して第１の基準電位に接続され、各制御端子に他の制御信号を入力することができる差動増幅段とを含む回路装置に関する。
【０００２】
【従来の技術】
半導体基板上に集積して形成される回路装置では、バイポーラトランジスタにより形成することが好適である増幅器を含む差動増幅段を用いることがしばしばある。このとき、このような差動増幅段の入力は、バイポーラトランジスタのベース端子で形成される。さらに、各トランジスタのエミッタ端子は、それぞれ直接接続され、この場合、差動増幅段は、無安定帰還増幅段を構成するか、または、抵抗による負帰還によって線形化される。後者の場合、線形化抵抗がエミッタ抵抗としてトランジスタのエミッタ端子に接続されて増幅器の主電流経路に直列に接続される。負帰還の大きさは、ノイズ指数、線形化および差動増幅段の増幅度の点から要求される仕様によって定まる。例えば、非線形歪み指数、即ち、いわゆる相互変調積ＩＰｎ（ここで、ｎ＝２，３，４・・・）の大きさは、このとき、線形性の指標の一つとして用いられる。このような相互変調積は、差動増幅段の出力信号中で干渉積として現れ、一般には、周波数を異にする少なくとも２つの信号を非線形伝達特性を有するシステムを経由して送信する場合にいわゆる交差変調のために差動増幅段として発生する。相互変調積は、処理される信号の品質に重大な影響を及ぼすことがある。
【０００３】
「ＥＳＣＣＩＲＣ ’９０の議事録」内に発行された論文「エミッタ結合対を用いた可変相互コンダクタンスの線形化技術と１ボルトのアクティブフィルタへのその応用」の第１６５ページから第１６８ページには、上述の種類の差動増幅段の特性の線形化が複数の個別差動増幅段を並列に作動させることにより達成される回路装置が開示されている。その個別差動増幅段については、適切な入力電圧のシフトと「電流テイル」の重み付けが必要とされている。さらに、用いるトランジスタのエミッタ表面積は、予め定めた割合に従って選択される。
【０００４】
この様な無安定帰還差動増幅段を線形化する手法で形成された回路装置を図１に示す。説明の簡略のため、従来の技術との比較で図１には２つのみの差動増幅段、即ち、２つのエミッタが接続されたトランジスタ対を備えた回路装置を示す。符号Ｑ１およびＱ２で示すトランジスタは、第１の差動増幅段を構成し、また、符号Ｑ３およびＱ４で示すトランジスタは、第２の差動増幅段を構成する。トランジスタＱ１とＱ４のエミッタ表面積は等しく、同様に相互に等しいトランジスタＱ２とＱ３のエミッタ表面積よりも所定の係数だけ大きい。第１の差動増幅段のトランジスタＱ１，Ｑ２のエミッタは直接相互に接続され、また、第１の定電流源ＩＯ１を介して接地されている。同様にして、第２の差動増幅段のトランジスタＱ３，Ｑ４のエミッタは直接相互に接続され、また、第２の定電流源ＩＯ２を介して接地されている。トランジスタＱ１およびＱ３のベース端子は、入力端子ｉｎに接続され、また、同様にして、トランジスタＱ２およびＱ４のベース端子は、第２の入力端子ｉｎｉに接続されている。トランジスタＱ１および，３のコレクタ端子は、出力端子ｏｕｔｉにともに接続され、また、コレクタ抵抗Ｒ１を介して供給電源端子ＶＣＣに接続されている。同様にして、トランジスタＱ２およびＱ４のコレクタ端子と、さらに備えられた出力端子ｏｕｔとは相互に接続され、また、第２のコレクタ抵抗Ｒ２を介して供給電源端子に接続されている。上述の論文に記載された回路装置に反して、差動増幅段の作用インピーダンスは、抵抗Ｒ１，Ｒ２として形成される。しかしながら、これでは上記回路装置の基本的な動作は変わらない。
【０００５】
図１に示す回路装置において、差動増幅器の特性のゼロ交差は、差動増幅段の一つにおいてより負側の入力電圧側へシフトし、また、もうひとつの差動増幅段におけるより正側の入力電圧側へシフトし、２つの特性を加えた結果として、差動出力電圧はＤＣシフトがなく（オフセットフリー）、重畳された特性の線形化が発生する。出力端子ｏｕｔ，ｏｕｔｉでの電圧における非線形三次元成分の補償は、一方のトランジスタＱ１，Ｑ４のエミッタ表面積と、他方のトランジスタＱ２，Ｑ３のエミッタ表面積との間で面積比４：１とすることにより顕著に達成される。
【０００６】
このような差動増幅段を表面積比を適切に選択して複数段並列に接続することで、より一層の線形化を達成することができる。
【０００７】
【発明が解決しようとする課題】
しかしながら、上述した回路装置では、例えば、非線形三次元成分を表面積比４：１で補償するものの、上述の回路装置の増幅は、単なる差動増幅段と比較して３．８ｄＢだけ減衰し、これは、１．５５の係数に該当するものであることが判明している。この様な増幅の減衰は、これに対応するノイズ指数の増加を伴う。さらに、集積回路におけるバイポーラトランジスタのエミッタ面積の面積比の相対的な拡大は、比較的大きく、これは、換言すれば、例えば集積抵抗の場合よりも大きい。これは、製造上の許容範囲のうち、達成された線形化を損いやすい範囲に導く。
【０００８】
本発明の目的は、上述した種類の差動増幅段を含み、高い増幅度で特性のより信頼性の高い線形化を可能とし、これにより低ノイズ指数を維持することができる回路装置を提供することにある。
【０００９】
【課題を解決するための手段】
本発明によれば、以下の手段により上記目的が達成される。
【００１０】
即ち、前記第１および第２の出力インピーダンスは、前記他の差動増幅段のそれぞれに接続される各タッピングを備えた同一構成の２つの電圧分割手段として形成され、前記他の差動増幅段の主電流経路は、２対をなすように相互に対称な形状を有し、所定の比率で分割された前記２つの電圧分割手段のタッピングに順次接続されることにより、前記制御信号の瞬時値の相互比率が予め決定され、前記タッピングによる前記電圧分割手段の分割と基準電流源から供給される電流比率は、制御信号の少なくとも一のより大きな電力に対する依存性を示す出力信号成分が消失するように、相互に調整される。
【００１１】
本発明に係る回路装置においては、全ての差動増幅段の増幅器が少なくともその主電流経路に関して対応するように比例関係が与えられることが好ましい。これにより、用いるべきトランジスタの面積比は、１から大きく逸脱するものが除去される。これにより、重大で、製造に伴う誤差の原因が所望の線形化から除外される。
【００１２】
本発明は、安定帰還差動増幅段の線形化と同様に、無安定帰還差動増幅段の線形化をも可能にする。このような安定帰還を達成するために、それぞれの帰還インピーダンスを経由して第１の差動増幅段の増幅器の主電流経路を第１の基準電流源に接続することができる。本発明は、集積化された半導体部品内で差動増幅段を備えて形成された回路装置を線形化するために用いることが好ましい。特に、低い供給電圧で作動する差動増幅段には好適である。従って、本発明は、特に通信機、中でも、バッテリで電力が供給される通信機、例えばワイヤレスタイプに好適に用いることができる。
【００１３】
【発明の実施の形態】
添付図面には、従来の技術のみならず、本発明を説明するための回路の実施形態をも示す。
【００１４】
図２に示すように、第１の実施形態の回路装置は、第１の差動増幅器１と第２の差動増幅器２を備えた第１の差動増幅段を含む。各差動増幅器１，２は、２つの主電流端子と各制御端子との間に主電流経路を有している。図２に示す実施形態においては、増幅器１，２は、ＮＰＮ型のバイポーラトランジスタとして形成され、また、これらの主電流端子は、コレクタ端子およびエミッタ端子で形成され、さらに制御端子は、ベース端子で形成される。これらＮＰＮトランジスタの主電流経路は、ＮＰＮトランジスタのコレクタ−エミッタ経路で形成される。第１および第２の増幅器１，２の第１の主電流端子（同図に示す実施形態のエミッタ端子）は、第１の定電流源１０の第１の端子に接続されている。定電流源１０の第２の端子は、図２のグランド端子によって形成される第１の基準電位に接続されている。増幅器１，２の第１の電流端子（エミッタ端子）と第１の定電流源との第１の接続点は、無安定帰還差動増幅の帰還の場合は、直接接続され、また、安定帰還差動増幅段の場合には、各帰還インピーダンス３０，３１を介して接続される。帰還インピーダンス３０，３１は、一般的にオーム性抵抗で形成され、また、従って、エミッタ抵抗とも呼ばれている。
【００１５】
第１および第２の増幅器１，２は、それぞれ第２の主電流経路、即ち、図２に示す実施形態におけるコレクタ端子によって第２の基準電圧８０に接続される。この第２の基準電位８０は、図２において電圧供給端子で表される。増幅器１，２の主電流端子（コレクタ端子）もまた、第１の差動増幅段の各出力端子９０，９１を構成する。ＮＰＮトランジスタのベース端子で形成される図２の増幅器を構成する増幅器１，２の制御端子は、作動中、第１の制御電圧ＵＤ１を供給することができる。この制御電圧ＵＤ１と出力端子９０，９１に現れる出力電圧ＵＡとの間の伝達特性は、Ｕ．ティーツェ（Ｔｉｅｔｚｅ）およびＣｈ．シェンク（Ｓｃｈｅｎｋ）共著の論文「半導体接続技術」第４版の第６３ページに記載されているような正接双曲線関数を満たす。この特性は、制御電圧による駆動が十分にハイであるとき、即ち、出力電圧ＵＡにおけるより高い調和成分となるとき非線形に導く。
【００１６】
本発明によれば、図２に示す回路装置は、第３および第４の増幅器３，４を含む第２の差動増幅段を備えている。第３および第４の増幅器もまた、２つの主電流端子と各制御端子との間にそれぞれの主電流経路をそれぞれ含んでいる。図２に示す第３および第４の増幅器３，４もまた、それぞれ第１および第２の主電流経路としてのエミッタ端子とコレクタ端子と、制御端子としてのベース端子を備えたＮＰＮトランジスタとして形成される。第３および第４の増幅器３，４の第１の主電流経路（エミッタ端子）は、第２の定電流源１１の第１の端子に接続されている。第２の定電流源１１の第２の端子は、第１の基準電位、即ちグランド端子７０に接続されている。第３および第４の増幅器３，４の制御端子には、作動中、第２の制御電圧ＵＤ２を印加することができる。増幅器１〜４の制御端子は、入力端子１００，１０１，１０２および１０３にそれぞれ接続され、制御電圧ＵＤ１，ＵＤ２の供給を受ける。
【００１７】
一方では第１および第４の増幅器１，４の第２の電流端子、即ちコレクタ端子が、また、他方では、第２および第３の増幅器２，３の第２の電流端子、即ちコレクタ端子が、それぞれの電圧分割段を介して第２の基準電位、即ち、電圧供給端子８０に接続されている。第１の電圧分割手段は、２つの直列接続の抵抗器２０，２２を含み、また、第２の電圧分割手段は、さらに２つの同様に直列に接続された抵抗器２１，２３を含んでいる。各電圧分割手段は、第３および第４の増幅器の第２の主電流端子（コレクタ端子）の１つにそれぞれ接続される、少なくとも１のタッピングを含んでいる。このタッピング、即ち、電圧分割手段の抵抗器２０，２２および２１，２３の配分は、分割比を決定する。電圧分割段の配分は、その分割比も同一となるように、同一であることが好ましい。増幅器１〜４も、同様の構成を有することが好ましい。
【００１８】
電圧分割手段における抵抗器２０〜２３、定電流源１０，１１から供給される電流、および２つの定電圧ＵＤ１とＵＤ２の電圧値の比率を適切に選択すると、より電力の大きい制御信号、即ち、制御電圧ＵＤ１，ＵＤ２への依存性を示す出力電圧ＵＡの成分を打消すことができる。これは、制御電圧ＵＤ１，ＵＤ２を奇数回乗じた場合の成分を有する交差変調積である。適切に比例させることにより制御電圧ＵＤ１の（即ち、第１の制御電圧ＵＤ１に直接比例する制御電圧ＵＤ２の）どの成分を出力電圧ＵＡから除去すべきかを選択することができる。第３の高調波は、発生する高調波のうちでもっとも振幅が大きく、従って、最大の外乱を引き起すため、消失、即ち、出力電圧ＵＡから除去することが好ましい。
【００１９】
例えば、第１の無安定帰還差動段、即ち、エミッタ抵抗３０，３１を備えない差動段に関しては、伝達特性、即ち、増幅器１，２の主電流経路における電流の制御電圧ＵＤ１に対する依存性は、正接双曲線関数を級数展開して、制御電圧ＵＤ１のべき乗に基づいて各高調波を補償するための解を求めることにより、制御電圧ＵＤ１とＵＤ２との間の比例係数に依存して定電流源１０，１１および、電圧分割段２０，２２または２１，２３の比例則を解析的に引出すために用いることができる。例えば、第３の高調波、即ち、第３次元成分を消失させる場合は、比例関係は、以下の方程式に従って与えなければならない。
【００２０】
ＵＤ１3・ＩＯ１・（Ｒ１＋Ｒ３）＝ＵＤ２3・ＩＯ２・Ｒ１
ここで、
ＩＯ１は、第１の定電流源１０から供給される直流電流であり、
ＩＯ２は、第２の定電流源１１から供給される直流電流であり、
Ｒ１は、第１の電圧分割段の抵抗器２０のオーミック抵抗値であり、
Ｒ３は、第１の電圧分割段の抵抗器２２のオーミック抵抗値である。
【００２１】
また、抵抗器２０，２１のオーミック抵抗値は一致し、抵抗器２２，２３のオーミック抵抗値は等しいと考えるものとする。これにより、出力電圧ＵＡの基本成分ＵＡｇの次の関係が得られる。
【００２２】
ＵＡｇ＝｛（ＵＤ１・ＩＯ１）／（２ＵＴ）｝・（Ｒ１＋Ｒ３）・［１−｛（ＵＤ１2）／（ＵＤ２2）｝］
ここで、ＵＴは、増幅器１〜４の半導体材料のいわゆる温度電圧である。
【００２３】
制御電圧ＵＤ１とＵＤ２との間で十分に大きな配分係数を選択すると、上記方程式の最後の係数は、可能な限り１の値に近づけることができる。これにより、基本成分ＵＡｇの振幅は可能な限り低減される。回路装置の個々の素子は、この仕様に基づいて決定することができ、また、第１の定電流源１０の直流電流値と、例えば、オーミック抵抗値Ｒ１およびＲ３の合計とを選択した後に第１の関係を用いることができる。
【００２４】
以下の数値は、ある配分例で得られたものである。
【００２５】
ＩＯ１＝１００μＡ
ＩＯ２＝１０μＡ
Ｒ１＝１．８５２ｋΩ
Ｒ３＝３．１４８ｋΩ
ＵＤ２＝３・ＵＤ１
このように、基本成分ＵＡｇは、単に１ｄＢだけ、即ち、計数値１．１２５だけ減少する。こうして、従来の技術から導くことができる配分例との比較では、本発明は基本成分ＵＡｇの振幅の２．８ｄＢ分の減少を実現する。
【００２６】
図２に示す回路の部品配列は、エミッタ抵抗３０，３１を介して安定帰還を備えた第１の差動増幅段の場合と同様に実現される。制御電圧と主電流経路の電流との間の伝達特性は、従来、帰還インピーダンス（エミッタ抵抗）の影響を受けてきたが、これにより考慮に入れることができ、解析されなかったことに対して、この場合は、数値計算が必要である。数値計算は、第１の差動増幅段の特性方程式
ＵＤ１＝ＵＴ・Ｉｎ｛（ＩＯ１／２＋ＩＣ１）／（ＩＯ１／２−ＩＣ１）｝＋２・Ｒ５＋ＩＣ１
に基づく。ここで、ＩＣ１は、第１の増幅器１の主電流経路の交流電流であり、また、Ｒ５は、エミッタ抵抗３０，３１の相互に等しいオーミック抵抗値である。
【００２７】
繰返して比例配分するために、制御電圧ＵＤ１，ＵＤ２の電圧値とオーミック抵抗器Ｒ１およびＲ３の抵抗値の合計との比率が与えられることが好ましい。第２の定電流源１１のＤＣ電流ＩＯ２の電流値を繰返し増大させるために、所望の次元の成分が出力電圧ＵＡから消失するためのＤＣ電流値があるということが判明している。従って、関係式
ＩＯ２／ＩＯ１＝（Ｒ１＋Ｒ３）／Ｒ１
を満たすため、抵抗器２０と２２，２１と２３のオーミック抵抗値の合計に対する抵抗器２０，２１のオーミック抵抗値Ｒ１の比率を最大限に利用することができる。
【００２８】
ある比例配分例では、以下の数値が得られた。
【００２９】
ＵＤ１＝ＵＤ２
ＩＯ１＝９６μＡ
ＩＯ２＝１４μＡ
Ｒ１＝１．８ｋΩ
Ｒ３＝１１ｋΩ
Ｒ５＝１．２ｋΩ
図３は、共通の制御電圧ＵＤから第１および第２の制御電圧ＵＤ１，ＵＤ２を引出すために好適な回路装置の例を示す。制御電圧ＵＤ１およびＵＤ２は、選択可能な係数に比例している。この回路装置は、そのエミッタ端子が相互に接続されるとともに定電流源６０を介してグランド端子７０に接続された２つのＮＰＮトランジスタ４０，４１を備えた差動増幅段を含む。トランジスタ４０，４１の各コレクタ端子と供給電圧端子８０との間には、それぞれ抵抗器５０，５２および５１，５３でなる電圧分割手段が接続されている。さらに、トランジスタ４０，４１のコレクタ端子は、本発明に係る回路装置の第２の差動増幅段３，４の入力端子１０２，１０３を構成し、また、電圧分割手段５０，５２および５１，５３のタッピングは、それぞれ第１の差動増幅段１，２の入力端子１００，１０１を構成する。これにより、電圧分割手段５０，５２および５１，５３を適切に比例配分することで制御電圧ＵＤ１とＵＤ２との比率を簡単に選択することができる。
【００３０】
図４は、本発明に係る回路装置の他の実施形態を示し、２以上の高次元成分が同時に補償されるように図２に示す回路装置を拡張したものである。さらに補償するために、各成分には、それぞれ差動増幅段がさらに設けられ、電圧分割手段は、さらに設けられた差動増幅段のそれぞれについてタッピングをさらに備えている。こうして図４に示す第１の電圧分割手段は、抵抗器２２と第１の差動増幅器との間にこの第１の差動増幅器に直列に接続されるようにさらに挿入された抵抗器２４を含んでいる。第２の電圧分割段中に同様に挿入された抵抗器２５が第２の増幅器２の主電流経路に直列に接続されている。図４の第５および第６の増幅器５，６で構成され、同様にＮＰＮトランジスタとして形成される第３の差動増幅段は、第２の差動増幅段３，４と同様に、第３の定電流源１２を介してグランド端子７０に接続されている。増幅器５，６の制御端子は、図４の回路装置のさらに備えられた入力端子１０４，１０５を構成する。入力端子１０４，１０５には、第１の制御電圧ＵＤ１に同様に比例する第３の制御電圧ＵＤ３が印加される。電圧分割段の抵抗器２０と２２、また抵抗器２１と２３とのそれぞれの間の破線接続は、図４に示す回路が電圧分割手段内に素子をさらに備えることで拡張可能であること、従って、差動増幅段をさらに備えることにより拡張可能であることを示している。
【００３１】
図４に示す回路装置の残部は、図２に示す第１の実施形態に対応している。個別部品の比例配分も、同一の比例則を用いて行われる。電圧分割手段のさらに備えられた抵抗とさらに備えられた定電流源（可能ならば、第３の定電流源１２に加えてさらに備えられた差動増幅段用のさらに備えられた定電流源）があるために、回路パラメータ間の関係においてより自由度が増し、これにより、それに対応する数量の高次元成分の補償が可能になる。
【図面の簡単な説明】
【図１】従来の技術と関連して説明した回路装置を示す回路図である。
【図２】本発明の第１の実施形態を示す回路図である。
【図３】第１の実施形態に関連して用いる回路装置を示す回路図である。
【図４】本発明の第２の実施形態を示す回路図である。
【符号の説明】
１〜６  増幅器
２０〜２５，５０〜５３  抵抗器
３０，３１  帰還インピーダンス
１０〜１２，６０  定電流源
４０，４１  ＮＰＮトランジスタ
７０  グランド端子
９０，９１  出力端子
１０１〜１０５  入力端子
【図１】
0004187827.tif 000002
【図２】
0004187827.tif 000003
【図３】
0004187827.tif 000004
【図４】
0004187827.tif 000005