(57)【特許請求の範囲】
【請求項１】
ＳＴＭ(Synchronous Transfer Mode)データをＡＴＭ(Asynchronous Transfer Mode)セルに変換するＡＴＭセル組立装置において、
ＳＴＭ網と多元速度の通信呼データを送受信する場合に、ＳＴＭフレーム中の連続する多元数のタイムスロットを使い、
ＡＴＭ網へＡＴＭセルを組立し送出する場合に、ＳＴＭフレーム周期にペイロード数を乗算した時間長のセル化基本フレームをＡＴＭセルの時間幅で時間量子化したセルスロットを使い、
リアルタイム性が要求される通信呼に対するＡＴＭセル組立・送出は、該通信呼に１対１に対応した該セル化基本フレームで周期的に繰り返す特定のセルスロットで行い、
リアルタイム性が要求されない多元呼に対するＡＴＭセル組立・送出は、リアルタイム性が要求される通信呼に割り当てられていない該セルスロットを多元呼用の共用セルスロットとして使い、ＡＴＭセル組立準備が完了した多元呼の順番に行うことを特徴とするＡＴＭセル組立装置。
【請求項２】
請求項１に記載のＡＴＭセル組立装置において、
該ＳＴＭデータをＳＴＭフレーム毎に格納する第一のデータバッファと、
該ＳＴＭデータをＳＴＭフレーム毎及びタイムスロット毎にバイト単位で第一のデータバッファに格納する書込制御部と、
第一のデータバッファからＡＴＭセル組立用の所望のデータをペイロード用に読み出してＡＴＭセル組立を行うＡＴＭセル組立制御部と、を備え、
該書込制御部は、第一のデータバッファに対し該ＡＴＭセル組立制御部と独立して該ＳＴＭデータの到着順に該ＳＴＭフレーム毎及びタイムスロット毎に書込処理を行い、
該ＡＴＭセル組立制御部は、第一のデータバッファからデータを読み出し、ＡＴＭセルに組み立てるＡＴＭセル組立部と、該ＡＴＭセル組立部がデータ読出及びＡＴＭセル組立を行う為に必要な該ＳＴＭデータのタイムスロット毎の属性データを格納するセル化テーブルと、該多元呼に関し、第一のデータバッファに、ＡＴＭセル組立に必要なデータが格納完了する順番に、第一のデータバッファのアドレスがＦＩＦＯ(First In First Out)論理の待ち行列を形成する多元テーブルとを有し、
該ＡＴＭセル組立部は、該セル化テーブル、該多元テーブルのデータに基づいて、ＡＴＭセルの組立を行うことを特徴とするＡＴＭセル組立装置。
【請求項３】
請求項２に記載のＡＴＭセル組立装置において、
該ＡＴＭセル組立制御部は、
ＡＴＭセルの組立を行う場合に、該セル化テーブルの対応するタイムスロットのアドレスの属性データから、該ＡＴＭセルが組立てられるセルスロットが多元呼用に割り当てられたセルスロットであることを検知した場合には、該多元テーブルから該待ち行列の先頭の多元呼用データバッファアドレス値を取得し、該データバッファアドレス値に１対１に対応するタイムスロット番地の該セル化テーブルから、該多元呼用に必要な読み出し制御パラメータを取得し、第一のデータバッファからのデータ読出を行うことを特徴とするＡＴＭセル組立装置。
【請求項４】
請求項２に記載のＡＴＭセル組立装置において、
該セル化テーブルを構成するタイムスロット毎のデータは、
通信呼の開始を指示するフラグビットと、
第一のデータバッファからのデータ読み出しの開始ポイントを指示し、通信開始時に設定され、第一のデータバッファからペイロードデータが読み出される毎に更新される読出ポインタと、
通信の終了を指示するフラグビットと、
第一のデータバッファからのデータ読み出しの終了ポイントを指示する終了ポインタと、から構成されることを特徴とするＡＴＭセル組立装置。
【請求項５】
請求項４に記載のＡＴＭセル組立装置において、
該多元テーブルは、
該多元呼毎のデータバッファアドレスを、ペイロード数のデータが蓄積完了する順番に、ＳＴＭフレーム単位のＦＩＦＯ論理の待ち行列として形成した待ち行列をＳＴＭフレーム番号順に連結して構成され、
該多元呼に対するＡＴＭセル組立毎に、該ペイロード数と、多元数と、第一のデータバッファのペイロードデータ読出終了アドレス位置データと、に基づいて、
該多元呼用に割り当てられた第一のデータバッファ領域に次のペイロード数分のデータが蓄積完了する新たなＳＴＭフレーム単位の待ち行列時間位置の予測を行い、
該待ち行列の並び位置の更新を行うことを特徴とするＡＴＭセル組立装置。
【請求項６】
請求項５に記載のＡＴＭセル組立装置において、
該多元テーブルのＳＴＭフレーム毎の待ち行列を表示するデータテーブルは、
該ＳＴＭフレームの待ち行列の先頭の行列要素のデータバッファアドレス値と、最後尾の行列要素のデータバッファアドレス値と、該待ち行列の長さと、から構成され、
該先頭の行列要素の後続待ち行列要素のアドレスを、
該先頭の行列要素のデータバッファアドレスに１対１に対応した該セル化テーブルにおけるタイムスロット毎のテーブルにおいて、多元チェーン情報として保有させ、
該最後尾の行列要素のデータバッファアドレスに１対１に対応した該セル化テーブルにおけるタイムスロット毎のテーブルにおいては、該セル化テーブルのタイムスロット値を多元チェーン情報として保有させることを特徴とするＡＴＭセル組立装置。
【請求項７】
ＡＴＭセルをＳＴＭデータに変換するＡＴＭセル分解装置において、
ＳＴＭ網と多元速度の通信呼データを送受信する場合に、ＳＴＭフレーム中の連続する多元数のタイムスロットを使い、
ＡＴＭ網へＡＴＭセルを組立し送出する場合に、ＳＴＭフレーム周期にペイロード数を乗算した時間長のセル化基本フレームをＡＴＭセルの時間幅で時間量子化したセルスロットを使い、
該ＡＴＭセルのペイロードデータを格納する第二のデータバッファと、
該ＡＴＭセルの到着時に第二のデータバッファに書込みを行うＡＴＭセル書込処理部と、
該ＡＴＭセルの該ペイロードデータを第二のデータバッファに書き込む為に必要な書込み制御情報が格納された書込制御テーブルを有するＡＴＭセルデータ書込制御部と、
該ＳＴＭデータを読み出すＳＴＭデータ読出部と、を備え、
第二のデータバッファは、該ＳＴＭフレーム毎及びタイムスロット毎の周期カウンタのアドレス順にデータを読み出し、
該ＡＴＭセルデータ書込制御部は、多元呼のデータを第二のデータバッファに格納する場合に、該書込制御テーブルから読み出した該多元呼に対する割当タイムスロットの先頭を示す番号値と多元数を用いて、ＳＴＭフレームデータの連続するタイムスロットに対応した多元数個の連続するアドレスを第二のデータバッファに書込制御を行うことを特徴とするＡＴＭセル分解装置。
【請求項８】
請求項７に記載のＡＴＭセル分解装置において、
該ＡＴＭセル書込制御部は、
呼設定直後に、最初に到着した該ＡＴＭセルのペイロードデータを格納するＳＴＭフレーム番号を、現在読み出しを行っているＳＴＭフレーム番号にＡＴＭセル到着の遅延揺らぎ吸収時間に相当するフレーム数を加算したＳＴＭフレーム番号とし、該ＳＴＭフレーム番号のアドレスから第二のデータバッファへのＡＴＭセル分解データの格納を開始するように制御することを特徴とするＡＴＭセル分解装置。
【請求項９】
請求項７に記載のＡＴＭセル分解装置において、
該書込制御テーブルのデータは、
通信の開始を指示するフラグビットと、
ＡＴＭセルを分解して第二のデータバッファにデータ書込を行う為の開始ポイントを指示し通信開始時に設定されＡＴＭセル分解の都度更新される書込ポインタと、
通信の終了を指示するフラグビットと、
第二のデータバッファへのデータ書込の終了ポイントを指示する終了ポインタと、から構成されることを特徴とするＡＴＭセル分解装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、同期多重化積み上げ技術であるＳＤＨ（Synchronous Digital Hierarchy)を多重化積み上げのハイアラーキとして基幹通信網を構成している既存のＳＴＭ（Synchronous Transfer Mode)網と、ＡＴＭ(Asynchronous Transfer Mode)セル転送技術を基本とする今後のＡＴＭ網との間で相互接続時に用いられる多重化インタフェースによるＡＴＭセル組立・分解装置に関する。
【０００２】
とくに、本発明はＳＴＭ網側の多重化インタフェースにおいて音声を中心とする６４ｋｂｐｓ情報や６４ｋｂｐｓの整数倍の多元速度データが混在して多重化されている場合に、任意時点からの呼の発生に対して、ＡＴＭセル組立時のセル間の相互衝突を自動的に回避すると同時に、多元速度データに対するＡＴＭセル送出タイミングの負荷分散を図る、装置の高速化とメモリ規模の逓減を実現しＬＳＩ化に適した、ＳＴＭ網とＡＴＭ網間接続用の多重化インタフェースによるＡＴＭセル組立・分解装置に関する。
【０００３】
図２９のＳＴＭ網とＡＴＭ網を相互接続する為のＡＴＭセル組立・分解装置に適用イメージを示す。
【０００４】
図２９に示す如く、ＡＴＭセル組立・分解装置は、ＳＴＭ網側のＴＤＭ交換機とＡＴＭ網側のＡＴＭ交換機との間に配置され、通常は、同じ局舎の中で、ＳＴＭ網側の通信サービスのチャネル単位で交換接続を行っているＴＤＭ交換機と、通信サービス単位でＡＴＭセルの交換を行っているＡＴＭ交換機の間に必要な通信データ間のフォーマット変換装置として利用される。
【０００５】
又、図３０の本発明のＡＴＭセル組立・分解装置と適用分野の対応に示す如く、ＡＴＭセル組立・分解装置は、図３０のＡＡＬ（ATM Adaptation Layer) の下位層部分を占めるＳＡＲ（Segmentation and Reassembly)機能を、セルの連結管理や誤り制御、上位レイヤの情報伝送フレームのフレーム開始位置ポインタ情報伝達等を行うＣＳ(Convergence Sublayer)機能と協調しながら果たしておりＡＴＭ通信における基本的な機能要素の一つである。
【０００６】
ＡＡＬ層のインタフェースの国際標準分類には、ＡＴＭに載せる通信データの種類に応じて、ＡＡＬ１からＡＡＬ５まで、４種類のクラス分けが定義されているが、本発明におけるＳＴＭ網側からのデータは、いわゆるＣＢＲ（Constant Bit Rate)と称する定速度の情報、即ち、同期６４ｋｂｐｓまたはその整数倍の多元速度データを対象としており、多重化インタフェースにおけるＡＡＬ１相当のＡＴＭセル組立・分解インタフェースを実現する装置に分類される。
【０００７】
【従来の技術】
通信技術は急速に進展しつつあり、旧来技術をベースとする既存通信網から新規技術をベースとする新規通信網に移行して行く過程で、既存設備の活用に加えて既存網と新規網の間の相互接続は必須の課題となる。
【０００８】
現在の基幹通信網は、多重化フレームの積み上げ構成法として、音声１ＣＨ相当の６４ｋｂｐｓの整数倍の速度を積み上げる方式をとっており、高次群は１５５．５２０ＭｂｐｓのＳＴＭ１または、５１．８４０ＭｂｐｓのＳＴＭ０を基本の束とし、ＳＴＭ１の整数倍で積み上げを行う、網同期によるＳＴＭ（Synchronous Transfer Mode)技術を基本とする、ＳＤＨ(Synchronous Digital Hierarchy) による階層多重化ハイアラーキによって網構築が進められている。
【０００９】
図３１にＳＤＨの多重化ハイアラーキ、図３２にＳＴＭ１のフレーム構成をしめす。
【００１０】
図３１に示す如く、ＳＤＨは各国における既存のスタッフ同期による低次群のＰＤＨ（Pleciochronous Digital Hierarchy) 網のハイアラーキを吸収しつつ、将来、広帯域サービスを提供するＡＴＭ網への移行も意識した多重化構成となっている。
【００１１】
この内、ＳＴＭ１の速度は、ＳＤＨ網の中では、高次群の多重積み上げや国際接続の際などで最も基本となる多重化速度であり、日本・北米のハイアラーキの場合は、６４ｋｂｐｓ換算で２４×４×２１即ち２０１６ＣＨを多重化することが出来、将来は家庭までＢ−ＩＳＤＮサービスが導入される場合の基本速度としても期待されている。
【００１２】
また、ＳＴＭ１の基本フレーム（以下ＳＴＭフレーム）は、図３２に示す如くこれまでのトラフィックの中心である音声の帯域の２倍の８ｋＨｚ（１２５μｓ）のサンプリング周期を基本とする構成となっている。バーチャルコンテナＶＣ１部分には、２６０×９＝２３４０バイト分の情報を１フレームに載せて送ることが出来る。このＳＴＭフレームにおけるバイト単位の基本時間幅を以下タイムスロットと呼ぶ。
【００１３】
インターネット接続で一般的に使われている２８．８ｋｂｐｓや、５６ｋｂｐｓのデータ転送サービス、ＩＳＤＮの６４ｋｂｐｓサービス、携帯電話やインターネットで使われている５．６ｋｂｐｓ〜８ｋｂｐｓの高能率圧縮音声の通信サービスもこの６４ｋｂｐｓの通信速度に変換されてのせて送られる。また、高速デジタル専用線などもその提供サービスは６４ｋｂｐｓの整数倍の速度を基本として提供されている。
【００１４】
高速メモリ、処理ＬＳＩ等の回路・デバイス技術の進展の結果、現在のＴＤＭ交換機の中で、ＳＴＭ１の多重化フレームを、ＴＤＭ交換の基本の束として一般的に使うケースも増えている。
【００１５】
他方、音声に加えて各種マルチメディアサービスを高品質で柔軟に提供する事を目的とし、ＳＴＭ１相当の１５５．５２０Ｍｂｐｓを主な転送速度とするセル転送によるＡＴＭ（Asynchronous Transfer Mode) 技術を基本とする、ＡＴＭ網の構築も、現在は、ＡＴＭ専用網を利用したイントラネット等の形で導入が進んでおり、今後は、公衆移動通信網や一般加入者系などへの本格的な導入が期待されている。
【００１６】
この場合、過渡期に於いては、それぞれの網に接続されているユーザ同士が網を跨がって自由に通信サービスを受けられるようにする為に、既存のＳＴＭ網と新設のＡＴＭ網との相互接続が必要となる。
【００１７】
即ち、６４ｋｂｐｓをサービス積み上げの基本速度とする既存のＳＴＭ網と、１５５．５２０Ｍｂｐｓの速度での５３バイトのＡＴＭセル転送を基本技術とするＡＴＭ網を、将来のサービスの発展への対応も十分に考慮しつつ、通信品質も保ちながら、簡単な回路構成で経済的に相互接続を行う技術、ＬＳＩ化に適した装置の高速化と経済化を実現するＡＴＭセル組立・分解装置が求められている。
【００１８】
以下に、ＡＴＭセル組立・分解の基本的な仕組について概要を述べ、従来技術によるＡＴＭセル組立・分解装置についてさらに詳細に説明する。始めにセル組立装置について、次にセル分解装置の順で説明する。
【００１９】
図３３のＡＴＭ網内通信用のＡＡＬ１対応ＡＴＭセルの構成に、ＡＴＭセルのヘッダ部の詳細を含む基本セル構成の説明図を示す。又、図３４の６４ｋｂｐｓ呼を対象としたＡＡＬ１用ＡＴＭセル組立・分解の仕組み、図３５の従来のＡＴＭセル組立装置の構成、図３６の従来のＡＴＭセル組立装置におけるセル組立の説明図に、従来のＡＴＭ化装置の基本構成図と、ＡＴＭセル組立・分解の様子を示す。
【００２０】
図３３で最初の５バイト分は、公知のＡＴＭヘッダ部分であり，各々の機能は図に示す如く、ＶＰＩ(Virtual Path Identifier) は交換ノード間接続における仮想的な通信の束即ちパスの論理的な識別番号で、ＶＣＩ(Virtual Channel Identifier)は、このパスの中のどのチャネルを使うかを示す論理的な識別番号、ＰＴＩ(Payload Type Identifier) はペイロード部分にのるデータの種別を、ＣＬＰ(Cell Loss Priority)は、交換接続における輻輳待ち行列形成においてオーバフロー発生時、セルを優先的に廃棄しても良いことをネットワークに指示する為の制御ビット、ＨＥＣ(Header Error Control)はヘッダ部分の誤り検出と訂正の為の誤り制御ビットを意味する。
【００２１】
図３３に示す如く、ＡＡＬ１のＡＴＭセルでは、ＡＴＭペイロード４８バイト中、１バイトは、図２８の本発明のＡＴＭセル組立分解装置と適用分野の対応で説明したＣＳ機能を果たす為のものである。即ち、ＡＴＭセルの受信側での組立時にＳＴＭフレーム同期ポインタの周期的な送信等を指示するＣＳＩ(Convergence Sublayer Indication) に１ビット、ＡＴＭセルのシーケンス番号の連続性を確保しＡＴＭセルの順序付けなどを行う為のＳＣ(Sequence Count)に３ビット、ＣＳＩとＳＣの組として定義されるＳＮ（Sequnce Number) の伝送誤り修復の為のＳＮＰ(Sequence Number Protection)に４ビットで計１バイトがＳＡＲ  ＰＤＵヘッダとして常時使われている。したがって、実際にＳＴＭ側からのデータを載せて送れるのは、常時は、４７バイト分のＳＡＲ  ＰＤＵ(Protocol Data Unit)で示されるペイロードの部分である。
【００２２】
実際には、ＳＴＭフレームをＡＴＭセルに載せて伝送する上で、冗長度を省く為に、ＡＴＭセル上には、ＳＴＭフレームのセクションオーバヘッド情報等は、のせて送られない。
【００２３】
この結果、ＳＴＭフレームと時間位置の同期関係を維持しないで、ＡＴＭセル組立・送出を行う６４ｋｂｐｓの整数倍の多元速度呼（以下多元呼）による通信呼に対しては、ＳＴＭフレーム情報が失われてしまう。
【００２４】
この為、このような多元呼に対しては、ＣＳ(Convergence Sublayer ）機能の一環で、ＡＴＭセルからＳＴＭフレームに戻す為に、ＳＴＭフレームのフレーム同期を確保する機能が必要となり、ＳＮで示される８セル周期毎に、ＳＴＭフレームの先頭位置を示す為のポインタ情報を送る必要がある。この結果、８セル毎に、このポインタ情報でペイロード部の情報がさらに１バイト食われ周期的にＳＡＲ  ＰＤＵ部分は、４６バイトとなる。
【００２５】
この結果、実際のＡＴＭセル組立・分解は、この周期構造を意識する必要があるが、説明の簡単化の為に、本発明の説明においては、基本的には、ＡＴＭセルの組み立て・分解は全て、４７バイトのペイロードとして説明を行う。
【００２６】
尚、４６バイトのペイロードが周期的に入る場合も、本発明において制御パラメータの指定を周期的に変えるだけで、回路等の変更なしに簡単に対応出来ることを最後にまとめて説明する。
【００２７】
図３４の６４ｋｂｐｓ呼を対象としたＡＡＬ１用ＡＴＭセル組立・分解の仕組みに示す如く、音声を主とする６４ｋｂｓのデータの場合は、必ず１２５μｓ周期で１バイトのデータとして送られて来る。ＡＴＭセルを組立てる為には、４７バイト分の６４ｋｂｐｓデータが必要な為、６４ｋｂｐｓデータが４７バイト分到着する迄、図３５の従来のＡＴＭセル組立装置の構成に示すセル化部のセル化バッファに、到着する６４ｋｂｐｓデータを、その都度バイト単位で蓄える。
【００２８】
図３５で、ＤＭＵＸ部はＳＴＭフレームに多重化されて送られて来た６４ｋｂｐｓ呼を分離し、各チャネルに対応したセル化バッファにデータを蓄積する。４７バイト分の音声データが蓄積された時点で、セル化部のバッファ制御部は、ＡＴＭセルのペイロード部に蓄積された４７バイト分のデータを載せ、ＡＴＭヘッダ部５バイト＋ＣＳ機能用1 バイト＋ＡＴＭ交換機のスイッチ内部処理の為に例えば1 バイト、合計７バイトのヘッダを付け、５４バイトのＡＴＭセルに組み立てた後、コントローラに通知し、コントローラは当該ＡＴＭセルをＭＵＸ部で選択し多重ＡＴＭとしてＡＴＭ網側のＡＴＭ交換機に送り出す。
【００２９】
尚、上記で、交換機の内部処理用の付加バイトを１バイトとしているが、例示であり、交換機内部処理用に、さらに、大きな付加バイト数を用いるケースも見受けられる。この場合、交換機の内部処理用のＡＴＭセルサイズも変化する。
【００３０】
逆に、ＡＴＭ網側から到着したＡＴＭセルのペイロード部には、通信データが４７バイト分載っている為、一旦セル分解バッファにペイロードを1 バイトずつ分解して蓄えた後、１２５μｓ毎に、ＳＴＭフレームの対応するタイムスロットで周期的に読みだされ送り出される。
【００３１】
このＡＴＭセルの分解機能はＡＴＭ音声端末でも同じ機能が必要とされ、図３４に示す如く、ＡＴＭセルにまとめて送られて来た４７バイト分の音声データは１２５μｓ毎の１バイトデータとして再生され、復号化されて音声となる。
【００３２】
上記の説明から、音声を中心とする６４ｋｂｐｓ情報を対象とした場合には、ＡＴＭセル組立の過程で、必ずセル組立て待ちの遅延時間、Ｔｃ＝４７×１２５μｓ＝５．８７５ｍｓが必要となる。
【００３３】
このＡＴＭセル組立待ちの時間長、即ち、ＳＴＭ１の基本フレームを４７ケ束ねたフレームを以下セル化基本フレームと呼ぶこととする。
【００３４】
次に、図３５の従来のＡＴＭセル組立装置の構成におけるセル組立の説明図を基に、先ず基本となる６４ｋｂｐｓデータを対象にした、多重化インタフェースによるＡＴＭセル組立の様子を説明する。
【００３５】
図３５で、ＳＴＭ網側からは、ＡＴＭ網側に対して、ＳＴＭ１の１フレーム上に、６４ｋｂｐｓの速度相当の１バイトを基本タイムスロットとして、日米の標準的なハイアラーキ例では、既述の如く、最大で２０１６個の６４ｋｂｐｓチャネル相当分のデータが流れて来る。
【００３６】
ＳＴＭ網側からの６４ｋｂｐｓチャネル呼（以下６４ｋｂｐｓ呼）の発生に応じて空きのタイムスロット１ケが当該チャネルに対して割り当てられる。ＡＴＭセル組立装置は、ＳＴＭ１の当該タイムスロットを通じて伝送されてくるバイト単位の６４ｋｂｐｓデータを、当該タイムスロットに割り当てられたセル化バッファに対して、ＳＴＭフレーム毎に、順次蓄積する。４７バイトのデータが蓄積された４７ＳＴＭフレーム後の時点で、データを読み出し、７バイトのＡＴＭヘッダ情報を付加してＡＴＭセルに組み立て、ＡＴＭ網側のＡＴＭ交換機に送る。
【００３７】
この通話中に、他の６４ｋｂｐｓ呼が発生した場合には、別の空いているＳＴＭ１のタイムスロットに割り当てられた６４ｋｂｐｓデータが周期的に送られてくるが、この新たに割当てたＳＴＭ１のタイムスロットに対応づけられた空きのセル化バッファを使い、同様に、６４ｋｂｐｓデータのＡＴＭセル組立が行われる。
【００３８】
サービス呼は、どの時点で発生するか全くランダムであるから、図３６に示す如く、殆ど同時に隣接するＳＴＭ１のチャネルで通信が開始された場合には、４７フレーム後のＡＴＭセル組立時点もオーバラップし、ＡＴＭセル間の相互衝突が発生し、ＡＴＭセルの並べ替えが必要となる。この為には、複数のＡＴＭセル化バッファの組立状況に応じた複雑な制御が必要となる。
【００３９】
次に、多元呼即ち６４ｋｂｐｓの整数倍Ｎの呼の場合は、ＳＴＭ１のタイムスロット数は、複数、必要となる。この為、多重化インタフェースによるバイト多重を相互接続インタフェースの基本とする従来技術では、６４ｋｂｐｓ呼用に使っていない空きのタイムスロットを複数個組み合わせて必要なＮケ分のタイムスロットを確保し、多元呼の通信が行われている。
【００４０】
この場合、図３７の従来の多元呼データに対するＡＴＭセルの組立に示す如く、６４ｋｂｐｓの整数倍Ｎの通信速度の多元速度呼の場合のセル組立て待ち時間は、〔４７／Ｎ〕×１２５μｓとなる。ここで、〔ｘ〕は、ｘの少数点以下の数値を切り上げた整数を意味する。図３７では、多元数Ｎ＝３の場合を、６４ｋｂｐｓ情報チャネルと一緒に例示している。
【００４１】
多元呼では、多元数即ち多元速度が上がる程、ＳＴＭフレームあたりに送られて来るバイト数も増える為、セル化の為に必要な待ち時間は短縮され、多元数Ｎが４７（伝送速度で３．００８Ｍｂｐｓ）以上になるとセル組立て待ちの時間は、ＳＴＭフレーム以下となる。
【００４２】
多元呼の場合、図３８の従来技術によるの多元呼データのセル化バッファへの書き込み手順フロー図に示す如く、セル化バッファへの書込の過程では、ＳＴＭフレームの複数のタイムスロットに分散して送られて来た同一チャネルのデータを、当該チャネルに対応付けられたアドレスのセル化バッファに書き込む必要があり、一つのタイムスロットのデータが到着する都度、当該タイムスロットが割り当てられたチャネルに対応するセル化バッファのアドレスを知る必要がある。
【００４３】
このため、図３７の従来構成によるセル化バッファへの書込の仕組みに示す如く、当該タイムスロットのデータが到着し書込制御部に蓄積されセル化バッファに書き込む順番になると、まず、当該タイムスロットに対応して設けられたＴＳ／ＣＨ変換メモリから当該タイムスロット番号に割り当てられた当該多元呼用のチャネル番号、次いで、セル化アドレス制御メモリによってこのチャネル番号に対して割り振られたセル化バッファアドレスを知る。
【００４４】
この様にして知ったセル化バッファアドレスに基づいて当該セル化バッファへ当該タイムスロットの受信情報の書込みが行われる。
【００４５】
ＴＳ／ＣＨ変換メモリとセル化アドレス制御メモリは、一体で一つの制御メモリを構成しており、チャネル番号毎のテーブル値として、セル化バッファアドレスや、ＡＴＭセル組立に必要なセルヘッダ情報が保持されている。
【００４６】
したがって、実際には、タイムスロットに対するセル化バッファアドレスの読出しは１サイクルで行われる。
【００４７】
この結果、タイムスロット番号に対応したセル化バッファアドレスの読出と、このセル化バッファアドレスに対応したセル化バッファへの書込の２サイクルの処理が必要となる。
【００４８】
ＳＴＭ１におけるタイムスロット時間長は、８／１５５．５２０Ｍｂｐｓ＝５１ｎｓであり、この時間長の間に、図３８の従来技術によるＳＴＭデータのセル化バッファへの書込手順フロー図のフローを、図３９の従来構成によるセル化バッファへの書込の仕組みを使って実行する為に、割当タイムスロットに対するセル化バッファメモリのアドレス読出とセル化バッファメモリに対する書込の２回のアクセスサイクルが必要となる。
【００４９】
この速度は現在のＣＭＯＳメモリでもシビアであり、多重化インタフェースの如く、多数のバッファメモリが必要なセル化組立装置では、ＬＳＩ規模やメモリコストの増大、消費電力の増大の要因となっている。
【００５０】
次に、従来のＡＴＭセル分解装置について説明する。
【００５１】
図４０の従来のＡＴＭセル分解装置構成例に、従来技術によるＡＴＭセル分解装置の具体例を示す。
【００５２】
図４０のＡＴＭセル分解装置で、セル書込制御部は、ペイロード抽出用バッファを兼ね、ＡＴＭセルのペイロード部をＳＴＭフレームのタイムスロット番号に対応したアドレスを有するセル分解用バッファにバイト単位で書き込む際の書込先アドレスの指定制御を行う。書込制御テーブル部は、セル書込制御部で上記書込制御を行う為に必要な書込アドレス指定制御用の制御情報を格納する。
【００５３】
セル分解用バッファは、ペイロードデータをＳＴＭフレーム毎に割り当てられたタイムスロットのアドレスに多元数ずつ分解して一時格納する。
【００５４】
ＳＴＭデータ読出制御部は、セル分解用バッファからＳＴＭ用タイムスロットデータをアドレス順に読みだし、図３２のＳＴＭ１のフレームの構成に示したセクションオーバヘッドなどの所定のデータを追加し、ＳＴＭフレームとして送り出す。
【００５５】
多元呼のＡＴＭセルが到着した時に、そのＡＴＭセルのチャネル番号ＶＰＩ／ＶＣＩに対応したアドレスの書込制御テーブルを参照し、当該ＡＴＭセルの多元度分の、当該ＡＴＭセルを分解すべき宛て先の、ＳＴＭ１のタイムスロット番号を知り、当該ＡＴＭセルのペイロード部のデータを、ＳＴＭ１フレームの各チャネル番号に対応したアドレスのセル分解用バッファに蓄積する。
【００５６】
例えば、多元数３の場合は、セルデータをＳＴＭフレームのタイムスロット順に並んだバッファメモリからなるＳＴＭデータ読出制御部に格納する前に、格納すべきＳＴＭフレームの対応するタイムスロット番号ＴＳ＃として、TS#5、TS#90 、TS#150を書込制御テーブルから知り、セル分解用バッファのタイムスロットに対応したアドレスに順次書き込む。
【００５７】
この後、セル分解用バッファをＴＳ＃アドレス順に周期的に読み出すことによって、ＳＴＭフレームに多重化されたデータをＳＴＭ網側に送りだす。
【００５８】
ＳＴＭデータ読出部は、ＳＴＭのチャネル番号順のアドレス順にセル分解用バッファ部を読み出しながら、ＳＴＭフレームのセクションオーバヘッドなどの必要な付加処理を行ってＳＴＭデータとして送り出す。
【００５９】
これによって、ＳＴＭフレーム周期で繰り返す元のデータが復元されて、ＳＴＭ網側のＴＤＭ交換機に送られる。
【００６０】
すなわち、従来例によるＡＴＭセル分解装置では、ＡＴＭセル分解用に用いられるバッファメモリからバイト単位で所定のＳＴＭフレームへ分解するためにバッファメモリにデータの読み出し書込を行う為に許された時間は、ＳＴＭ１フレームの１バイト相当分の時間即ち５１ｎｓであり、この時間に、異なるメモリに対する読出しと書込みの２サイクルの処理を行う必要があり、ＡＴＭセル組立の場合と同様に、メモリとして高速メモリが必要となり、メモリ規模増大、消費電力の増大、装置のコストアップの要因となっていた。
【００６１】
【発明が解決しようとする課題】
上記に説明した如く、従来構成技術によるＳＴＭ網とＡＴＭ網間の接続に必要な従来構成によるＡＴＭセル組立・分解装置に於いては、
1)．任意の時点で発生し、消滅する音声を中心とする６４ｋｂｐｓ呼データと多元速度データの多重化インタフェースによるＡＴＭセルの組立処理に於いて、ＡＴＭ化フレーム上でのＡＴＭセル同士の衝突回避の為の複雑な制御が必要となっていた。
【００６２】
2). 又、多元呼が多重化されている場合には、当該多元呼に対する割当タイムスロットとセル化バッファ又はセル分解用バッファのアドレスとの対応をとる為に、ＡＴＭセル組立時の書き込みアドレス読み出しとデータの書き込み、及び、セル分解時にも書き込みアドレス読み出しとデータの書き込みの２サイクルの処理を１タイムスロット分の５１ｎｓで行う必要があり、メモリ規模の増大やメモリの高速化の為の消費電力増大などの問題を生起していた。
【００６３】
そこで、本発明の目的は、下記の課題を解決することである。
課題(1).多元呼に対してはＳＴＭフレームの１タイムスロット５１ｎｓの間に２回のサイクルでデータを読み書き処理をしないで済み、高速メモリを不要とする。
課題(2).メモリ規模の削減による消費電力の削減を実現する。
課題(3).ＳＴＭ網とＡＴＭ網の接続時に於いて、ＡＴＭセル組立時におけるＡＴＭセル同士の衝突を自動的に回避し、衝突回避の為の複雑な制御を不要とする。
課題(4).多元呼に対するＡＴＭセルのバースト発生を抑え、ＡＴＭ網に対する負荷の分散化を図る。
【００６４】
本発明は、上記課題を解決し、ＬＳＩ化に適したＡＴＭセル組立・分解装置を提供する。
【００６５】
ＡＴＭセル組立装置では、上記の課題（１）〜課題（４）の解決手段、ＡＴＭセル分解装置では、とくに課題（１）〜課題（２）の解決手段が必要となる。
【００６６】
【課題を解決するための手段】
まず、本発明の基本的な着想ポイントに付き、簡単に説明する。
【００６７】
課題１〜課題４を解決するために、従来技術の問題点を再度整理すると、
（１）．ＳＴＭのタイムスロットが複数必要な多元呼の場合には、従来技術ではバイト多重のＳＴＭフレーム構成を前提としている為、同じチャネルのデータがＳＴＭフレーム中の複数の離散したタイムスロットを使って送信及び受信が行われる。
【００６８】
この結果、ＡＴＭセル組み立ての場合もＡＴＭセル分解の場合も、一度この離散したタイムスロット位置に相当するデータバッファ（セル化バッファ、セル分解用バッファ）のアドレス位置を確認した後でないと、データバッファへの書込が行えない。
（２）．ＡＴＭセル組み立ての場合には、ＳＴＭフレーム側から送られて来た通信データがＡＴＭセル組み立て用のペイロード数分だけ蓄積される都度、ＡＴＭセルの組み立てを行っている。
【００６９】
従って、ＡＴＭセル組み立て時点が、通信データの開始時点によって定まり、隣接してきたＳＴＭデータに対するＡＴＭセルの衝突回避操作が必然的に要求され、回避処理が複雑となっている。
【００７０】
上記、（１）、（２）の問題点を解決する事によって、課題１〜課題３が解決され、その際、課題４を含めて解決を図ることが、ＡＴＭセル組立装置のＡＴＭ網側との接続性能維持上から要求される基本要件となる。
【００７１】
問題点（１）を解決する為に、本発明のＡＴＭセル組立・分解装置では、ＳＴＭ網との多元呼の送信・受信の接続インタフェースに関しては、従来技術の如く多重伝送インタフェースを前提としたＳＴＭフレーム中のバイト単位の離散した多元数個のタイムスロットを使うのでなく、ＳＴＭフレーム中の多元数個の隣接したタイムスロットを使うことにする。
【００７２】
このように多元数個のタイムスロットが必要な多元呼に対しては、ＳＴＭフレームの連続するタイムスロットを使うように定めることによって、多元呼が使っているタイムスロットは、先頭のタイムスロットから連続した多元数個のタイムロットであることが最初から明らかとなる。
【００７３】
この結果、従来技術が必要としていた、ＳＴＭデータをセル化バッファに書き込みペイロードデータを蓄積する場合のセル化バッファアドレス参照、ＡＴＭセルを多元数のバイト単位で分解してセル分解用バッファに書き込む場合のセル分解用バッファアドレス参照の処理が不要となる。
【００７４】
これによって、バッファメモリへのデータ書込は１サイクルで行う事が可能となり、高速メモリは不要となり、メモリ規模も削減出来、課題（１）〜課題（２）の解決を図ることができる。
【００７５】
次に、問題点（２）を解決する為に、本発明のＡＴＭセル組立装置では、ＡＴＭセルの組立を、従来技術の如く、通信呼の開始時点を基準にし、ペイロード用のデータがセル化バッファに蓄積される不特定の時点を待って受動的に行う方式でなく、予め定めたタイミングで能動的に行う方式にする。
【００７６】
即ち、本発明では、ＳＴＭフレームのペイロード数倍即ちＳＴＭフレームの４７倍のフレームをＡＴＭセル組立の為のセル化基本フレームとし、このセル化基本フレームを、ＡＴＭセルの時間幅で時間量子化したセルスロットを定め、このセルスロットのタイミングを使って、ＡＴＭセルの組立・送出を行う。
【００７７】
即ち、ＡＴＭセル組立処理は、時間量子化されたセルスロットを使って、セルスロットの時間順に、セルスロットに対応するセル化バッファのデータを必要数分読出すことによって行われる。
【００７８】
このセルスロットの使用ルールについて、簡単に述べると、６４ｋｂｐｓ呼の如く、音声などリアルタイム性の要求される通信呼に対しては、ＡＴＭセル組立・送出は、セル化基本フレームの周期で繰り返すＳＴＭフレームの当該通信呼に対応するタイムスロット番号と１対１に対応した番号のセルスロットを使って行われる。
【００７９】
これによって、ＡＴＭ網側に送出されたＡＴＭセルは、ＳＴＭ網から送られて来たＳＴＭデータと同じ時間周期性を維持することが出来、ＡＴＭセル組立の過程でも遅延揺らぎなどは発生せず、受信端末において、元の音声信号等に戻した場合の信号対雑音比の劣化を最小限に抑えることが可能となる。
【００８０】
又、リアルタイム性の要求されないデータ通信などに使われる多元呼に対するＡＴＭセル組立・送出は、前記リアルタイム性の要求される通信呼が使っていないセルスロットを多元呼が共用し、セル化バッファにペイロードデータが蓄積された時間順の多元呼が使うルールとする。
【００８１】
このようなルールにする事によって、このセルスロット以外では、ＡＴＭセルの組立・送出は行われない為に、ＡＴＭセルの相互衝突は、自動的に回避され、複雑な衝突回避処理は不要となり、課題（３）の解決が図られる。
【００８２】
また、多元呼用に割り当てられたセルスロットを全ての多元呼が共用して使い、セル化バッファにペイロードデータが蓄積完了した順番の多元呼の順に、ＡＴＭセル組立・送出を行う事により、相互衝突回避が行われると同時に、同じ、多元呼に対するＡＴＭセルの発生時点の分散化も実現される。これによって、課題（４）の解決も図られている。
【００８３】
次に、説明図を参照しながらさらに詳細な説明を行う。
【００８４】
始めにＡＴＭセル組立装置ついでＡＴＭセル分解装置の順に説明する。
【００８５】
本発明のＡＴＭセル組立装置に関し、図１の本発明のＡＴＭセル組立装置の原理構成図、図２の本発明のＳＴＭフレームとセル化基本フレームの関係、図３の本発明のＳＴＭフレームのタイムスロットとセル化バッファとセルスロットの対応関係、図４の本発明のＡＴＭセル組立の基本手順を示し、
ＡＴＭセル分解装置に関し、図５の本発明のＡＴＭセル分解装置の構成、図６の本発明のＡＴＭセル分解の基本手順に本発明の基本原理を示す。
【００８６】
まず、図１〜図６に関し、それぞれの概要について簡単な説明を行う。
【００８７】
図１において、ＳＴＭ書込制御部は、ＳＴＭデータからセクションオーバヘッド等の余分な情報を除いて、ペイロード部分のタイムスロットデータをＳＴＭフレーム順、タイムスロット番号順に、セル化バッファの対応するアドレスに書き込みを行う。
【００８８】
セル化バッファは、ＳＴＭフレームカウンタに応じた周期的な番号順、タイムスロット番号順にアドレス付与を行ったバッファメモリで、セル組立用のペイロードを一時的に蓄積する。
【００８９】
ＡＴＭセル組立部は、セル化バッファから、一定の読み出しルールに従って、ＡＴＭセル用のペイロードデータを読み出し、ＡＴＭセルヘッダを付加して、ＡＴＭセルとして組立・送出を行う。
【００９０】
セル化テーブルには、ＡＴＭセル組立部が対象とするセルスロットに対応するＳＴＭデータのタイムスロットに関し、通信開始情報、多元数等の情報やＡＴＭ組立の為のＡＴＭヘッダ情報等を保有しており、ＡＴＭセル組立部は、この情報を基に、セル組立の制御を行う。
【００９１】
多元テーブルは、多元呼に対するセル組立準備が完了した順番のセル化バッファアドレスが論理的なＦＩＦＯ（First In First Out) 待ち行列を構成しており、セルスロットが多元呼用に割当てられている場合に、この多元テーブルを利用することによって、ＡＴＭセル組立部は、待ち行列の先頭のセル化バッファアドレスのデータをＡＴＭペイロードとして簡単に読みだして来ることが出来るようになる。
【００９２】
μＰ  ＩＮＦ部は、ＳＴＭ交換機から各通信チャネルに対応した通信の開始、終了、使用タイムスロット、多元数情報などの必要なトラフィック情報を受け取り、セル化テーブルの更新や多元テーブルの更新制御を行う。
【００９３】
又、タイミング作成部は、ＳＴＭフレームカウンタクロックやタイムスロットカウンタクロック、セル化基本フレームクロックやセルスロットカウンタクロック、セル化バッファからのペイロードデータの読出に必要な読出クロック等、各部の機能実現に必要な各種クロックの発生を行う。
【００９４】
これらのクロックを使って、セル化バッファにＳＴＭデータを書込み、ＡＴＭセル組立部がセル化テーブル、多元テーブルの情報を基に、セル化バッファを読み出し、ＡＴＭセル組立が行われる。
【００９５】
次に、図２の本発明のＳＴＭフレームとセル化基本フレームの関係は、セルスロットとセル化基本フレーム、ＳＴＭフレームの関係、及び、本発明で採用しているセルスロットの割当て実施例を示す。
【００９６】
図２から、セル化基本フレームには、９×２７０×４７／５４＝２１１５に相当するセルスロットがあることが分かる。又、ＳＴＭ１のフレームには、既述の如く、日米のＳＴＭ多重化ハイアラーキでは６４ｋｂｐｓ換算で、２０１６チャネル分のデータが送られて来る。
【００９７】
したがって、図２に示す如く、ＳＴＭ１の１フレームあたりに多元呼の共用利用を意図して１ケの空きセルスロットを設けたとしても、さらに、余りのセルスロットを多元呼用の共用空きスロットとして使い、多元呼に対するＡＴＭセル組立待ち時間を短縮する事が出来る。
【００９８】
図３の本発明のＳＴＭフレームのタイムスロットとセル化バッファとセル化スロットの対応関係は、ＳＴＭフレームのタイムスロット番号ＴＳ＃とセル化バッファのアドレス番号ＣＢ＃、セル化基本フレームのセルスロット番号ＣＳ＃との対応関係を示す。
【００９９】
図３に示す如く、ＳＴＭフレームのタイムスロット番号ＴＳ＃とセル化バッファのバッファアドレス番号ＣＢ＃とは、１対１に対応させる様にし、セル化基本フレームにおいて６４ｋｂｐｓ呼の場合は、ＡＴＭセルスロット番号ＣＳ＃も又セル化バッファアドレス番号ＣＢ＃と１対１に対応させる。
【０１００】
また、図３で例示した多元呼用に割り当てられた多元呼用共用セルスロットＣ２、Ｃ３は、全ての多元呼が共用して使うこととする。
【０１０１】
従って、以下では、ＳＴＭフレームのタイムスロット番号をセル化バッファアドレス番号の代わりに使うこととする。
【０１０２】
図４の本発明のＡＴＭセル組立の基本手順は、通信開始直後から、ＡＴＭセル組立迄の基本手順を示す。
【０１０３】
図４は、特定の通信呼に着目して、ＡＴＭセル組立手順を通信開始から終了まで追った様子をしめす。また、図４で、６４ｋｂｐｓ呼の場合には、セル化テーブルの参照は行うが、多元テーブルの参照は不要のため行われない。
【０１０４】
セル化バッファへＳＴＭフレーム毎タイムスロット毎に周期的に書き込まれたデータを、セルスロットの順番に、セルスロットに対応するタイムロットのデータの属性に応じて、セル化テーブル、多元テーブルを参照しながらペイロードデータの読み出し制御、ＡＴＭセル組立・送出が行われている。尚、さらに詳しい説明は実施例で行う。
【０１０５】
図５の本発明のＡＴＭセル分解装置の構成で、ＡＴＭセル書込制御部は、ＡＴＭセルを書込制御テーブルに従ってＳＴＭフレームのタイムスロット順のアドレスバッファに多元数の単位で分解して書き込みを行う。ＳＴＭデータ読出制御部は、この書き込まれたデータをＳＴＭフレーム周期、タイムスロット周期で順次周期的に読み出し、ＳＴＭフレームに組み立てを行う部分である。
【０１０６】
図６の本発明のＡＴＭセル分解の基本手順は、図５の構成によって、ＡＴＭセル分解を行う基本手順を示す。
【０１０７】
図６は、特定の通信呼に着目して、ＡＴＭセル分解手順を通信開始から終了まで追った様子を示す。さらに詳細な説明は実施例で行う。
【０１０８】
以下に、課題の解決手段について詳細説明を行う。
【０１０９】
先ず、本発明のセル組立装置による、課題（１）、課題（2 ）を解決する手段について説明を行う。
【０１１０】
図１の本発明のＡＴＭセル組立装置の原理構成図で、ＳＴＭ書込制御部は、ＳＴＭデータを一時蓄積し、セル化バッファにＳＴＭフレームのタイムスロット毎の情報をバイト単位でタイムスロットの順に順次周期的に蓄える。
【０１１１】
この際、図３の本発明のＳＴＭフレームのタイムスロットとセル化バッファとセルスロットの対応関係に、多元数Ｎ＝２の場合のタイムスロットの構成を示した如く、多元呼は、必ず、多元数個の連続したＳＴＭ１のタイムスロットを使って送られて来るものとする。
【０１１２】
これは、従来技術の多重伝送によるバイト多重インタフェースに替わって、交換機接続で通常使われる、チャネル多重インタフェースを接続インタフェースとすることを意味する。
【０１１３】
これによって、多元呼の場合でも、セル化バッファへのデータ書込は、多元数に応じた連続するアドレス領域に、ＳＴＭフレーム毎に周期的に行えば良く、アドレス変換メモリを参照しに行く手間を省くことが出来、書込の高速化が図れ、同時にアドレス変換メモリが不要となり、メモリ規模の削減が可能となる。
【０１１４】
また、多元呼のデータは、連続したバッファメモリに蓄積されている為に、セル組立時にも、実施例に詳細を示す如く、比較的簡単な読み出しルールで、データの読み出しが可能となる。
【０１１５】
次に、セル組立装置について、課題（３）のＡＴＭセルの相互衝突を自動的に回避する解決手段について説明する。
【０１１６】
セル組立を行うタイミングは、図２に示す如く、セル化基本フレーム中のセルスロットのタイミングで行うようにＡＴＭセル組立の時刻を量子化し、この量子化されたセルスロット以外のタイミングでは、ＡＴＭセルの組立・送出を行わないようにする。
【０１１７】
このように予めセル組立のタイミングを強制的に定めておく事によって、従来技術で問題となっていた、セル組立時のセルの相互衝突は自動的に回避され、ＡＴＭセルの衝突回避の為の複雑な制御処理が不要となる。
【０１１８】
最後に、セル組み立て装置に於いて、課題（４）の多元呼に対するＡＴＭセルのバースト発生を抑え、ＡＴＭ網に対する負荷分散を図る解決手段について述べる。
【０１１９】
課題（３）の解決手段と課題（４）の解決手段とは、密接に関連している為、課題（３）の解決手段について、さらに、詳細な補足説明を行う。
【０１２０】
課題（３）の解決手段の説明に於いて、実際には、セル化基本フレームの量子化された各セルスロットでＡＴＭセルの組立・送出を行うには、当該セルスロットとＳＴＭフレームのタイムスロット、セル化バッファ間の対応付け、及び、セル化バッファからどのようなルールで、データを読み出すかを規定する必要がある。
【０１２１】
本発明では、図２に示す如く、ＳＴＭフレームのタイムスロット、セル化バッファ、セルスロットは、順番に、１対１に対応付けが行われている。
【０１２２】
但し、セルスロットの使用ルールは、６４ｋｂｐｓ呼と多元呼で異なる。
【０１２３】
即ち、リアルタイム性の要求される音声を主に使うケースが多い６４ｋｂｐｓ呼に対しては、ＳＴＭフレームの特定のタイムスロットを使ってＳＴＭフレームの周期で送られて来たデータは、セル化基本フレームの周期で繰り返す、対応する特定のセルスロットを使ってＡＴＭセルに組み立て送り出すようにする。
【０１２４】
これによって、ＳＴＭフレームの６４ｋｂｐｓ呼と同じ時間周期性を保持したまま遅延揺らぎを発生させることなく、ＡＴＭセル組立・送出を行うことが出来、リアルタイム性を維持することができる。
【０１２５】
この場合、通話開始直後に於いては、最初のセルスロットに於いて、まだ、対応するセル化バッファに、４７バイト分のデータが蓄積されていない状態で、セル化バッファからデータを読み出す必要がある為、当該最初のセルスロットの時点で、過去のどのアドレスからセル化バッファアドレスを読み出せば良いかを指示する読出ポインタ情報を、通信開始直後の時点で、図１の本発明のＡＴＭセル組立装置の原理構成図における、セル化テーブルに書き込んで置き、このセル化テーブルからのポインタ情報によって読み出し開始点を決めることとする。
【０１２６】
この処理は、図１のμＰ  ＩＮＦ部が交換機側から得た信号情報を基に行われる。
【０１２７】
尚、近年、インターネットのマルチメディア応用の進展と共に、デジタル動画像通信などに対するニーズも増えつつあり、今後、音声を中心とする６４ｋｂｐｓ呼に対してだけでなく、多元呼でもリアルタイム性の要求されるアプリケーションが広がる可能性がある。この場合でも、本発明における６４ｋｂｐｓ呼に対する制御処理の考え方を拡張して対応する事が可能である。
【０１２８】
すなわち、このようなリアルタイム性が要求される多元呼に対しては、当該多元呼が使っている連続する多元数個のタイムスロットに対応した多元数呼のセルスロットを連続して使う形とすれば良い。
【０１２９】
この場合は、同じ多元呼に対するＡＴＭセルが続いて発生するが、多元数が２〜３に増えただけでも、多元数１と比べて、動画像通信における改善効果は著しい為、ＡＴＭ網に対するＡＴＭセルのバースト発生を比較的小さな範囲に抑えながら、動画像通信などの広帯域性が必要なリアルタイム通信サービスにたいする通信品質改善効果を高めることが可能となる。
【０１３０】
他方、データ伝送に使われる場合が多くデータ量も多く従って多元数Ｎも大きな多元呼のデータをＡＴＭセルに組み立てる場合、課題（４）を解決する為に、セルスロットの使用ルールとして、次の２つのルールを用いることとする。
(1).ルール１；
次のセルスロットを多元呼用の共用のセルスロットとして使う。
【０１３１】
▲１▼．空きのスロット、例えば、図２の本発明のＳＴＭフレームとＡＴＭセル化基本フレームの関係に示す、セルスロット番号ＣＳ＃の４３と４４の間、８７と８８の間の空きスロット、
▲２▼. ６４ｋｂｐｓ呼が使っていない無通話中のセルスロット
▲３▼．多元呼用に割当られたタイムスロットに対応して１対１に割当が決められた通話中のセルスロット
即ち、▲１▼、▲２▼、▲３▼のセルスロットは、６４ｋｂｐｓ呼の場合の如く、特定のタイムスロットに対応した多元呼が占有して使うのでなく、全ての多元呼が、共用して使うように定める。
(2).ルール２；
多元呼用のＡＴＭセル組み立て・送り出しは、ＡＴＭセルペイロード用に４７バイト以上のデータが蓄積されセル組み立て準備が完了した多元呼の時間順に、ルール１で定めた多元呼用の共用セルスロットを使って行う。
【０１３２】
ルール１、ルール２を採用する理由は、以下の通りである。
【０１３３】
即ち、多元呼の場合に、仮に６４ｋｂｐｓ呼の場合と同じルールを使って、多元呼のタイムスロットに１対１に対応したセル化バッファからのデータを対応するセルスロットにそのまま対応するＡＴＭセルを組立て送出することにすると、多元数に対応した数の連続するセルスロットに、同じ、多元呼に対するＡＴＭセルが連続してバースト的に発生する。
【０１３４】
この為、ＡＴＭ網側でのＱＯＳ（Quality Of Service) 制御によって、シェーピング制御による遅延ゆらぎの増大やトラヒィックの輻輳時においてセルの強制的な廃棄などの制約を受け易くなる。
【０１３５】
又、このように同じ多元呼に対するセルスロットをまとめる考え方をとると、図３５の従来の多元呼データに対するＡＴＭセル組立の説明図で示した如く、多元数が大きくなる程、多元呼のセル組立待ちの時間が大きくなり組立待ちによる遅延時間が大きくなる。
【０１３６】
これに対して、このルール１、ルール２を使って多元呼に対するＡＴＭ組立を行うことによって、連続するセルスロットを特定の多元呼が占有してＡＴＭセルの組立・送出が行われることはなくなり、４７バイト分のデータが蓄積された多元呼の順に、多元呼の共用セルスロットを使って、順次ＡＴＭセルを送り出すことが出来る。
【０１３７】
この結果、多元数の大きな特定の多元呼に対してもＡＴＭセルの発生のタイミングを分散させることが可能となる。これによって、ＡＴＭ網側に負担をかけないＡＴＭセルの組立、送出が可能となる。
【０１３８】
次に、ルール１、ルール２を用いて、多元呼に対するＡＴＭセル組み立てがどのように行われるかを説明する。
【０１３９】
図１の本発明のＡＴＭセル組立装置の原理構成図に於いて、ＡＴＭセル組立部は、セル化基本フレーム内のセルスロット毎に順次、セルスロットクロックカウタが示す番号のアドレスのセル化テーブルを見に行き、このセルスロットに対応するＳＴＭフレームのタイムスロットがどのような種類のデータによって使われているかを確認する。
【０１４０】
即ち、先ず、当該セルスロットに対応したタイムスロットが使用開始されたのかどうか、使われている場合は、６４ｋｂｐｓ呼用に使われているのか多元呼用に使われているのか、などの情報を得る。
【０１４１】
このセル化テーブルの情報に従って、６４ｋｂｐｓ呼の場合は、セルスロット到来時に、前記の読出ポインタを読出開始点とし、対応するセル化バッファから必要なペイロードデータを読み出し５４バイト幅の当該セルスロットにＡＴＭセルを組み立てて送りだす。
【０１４２】
多元呼の場合は、図４の本発明のＡＴＭセル組立の基本手順に示す如く、ＡＴＭセル組立部は、セル化テーブルの参照に加え、セル化準備の整っているセル化バッファアドレスの情報を待ち行列の順番に保持している多元テーブルの参照も行う。
【０１４３】
先ず、ＡＴＭセル組立部は、セルスロット番号に対応するセル化テーブルアドレス番号即ちＳＴＭのタイムスロット番号に対応するアドレスのセル化テーブルのデータを見て、ルール１によって、多元呼用の共用スロットとして使える事を確認した場合には、無条件に、多元テーブルを参照しに行く。
【０１４４】
多元テーブルからは、多元呼用の共用セルスロットの時点で、セル組立準備が完了している待ち行列の先頭待ち順のセル化バッファアドレス情報を得る。
【０１４５】
次いで、ＡＴＭセル組立部は、このセル化バッファアドレス番号、すなわち、ＳＴＭフレームのタイムスロット番号に対応するセル化テーブルアドレスから、セル化バッファの読み出し開始位置を示すポインタ情報、ＡＴＭヘッダ情報、多元数などセル組み立てに必要な情報を得る。
【０１４６】
ＡＴＭ組立部は、このようにして得た、セル化バッファの読み出し開始位置を示すポインタ情報と多元数に応じて、セル化バッファから４７バイト分のペイロードデータを、当該多元呼に対応した一定のルールで読み出し、ＡＴＭヘッダを加えて、ＡＴＭセルに組み立て、ＡＴＭ網側のＡＴＭ交換機に送り出す。
【０１４７】
尚、上記のＡＴＭセル組立処理は、セルスロットの時間幅即ち５１ｎｓ×５４＝２７５４ｎｓで行えば良い為、とくに、処理速度上から問題は発生しない。
【０１４８】
以上述べた如く、本発明のＡＴＭセル組立装置の提供する解決手段によって、課題（１）〜課題（４）が解決される。
【０１４９】
次に、本発明のＡＴＭセル分解装置による、従来課題の解決手段を説明する。
【０１５０】
ＡＴＭセル分解装置に於いては、従来課題の内、とくに、課題（１）、課題（２）の解決手段の実現が望まれている。
【０１５１】
図３の本発明のＳＴＭのタイムスロットとセル化バッファとセルスロットの対応関係に例示した如く、本発明では、多元呼の場合はＳＴＭフレームの連続する多元数個のタイムスロットを使って、ＳＴＭ網との接続インタフェースとする事にしている。
【０１５２】
図５の本発明のＡＴＭセル分解装置の構成において、ＡＴＭセル書込制御部はＡＴＭセルが到着すると、書込制御テーブルを参照して、ＡＴＭセルのヘッダ部のＡＴＭアドレス情報に対応した書込み制御テーブルから、当該ＡＴＭセルのペイロードとして送られて来た多元呼のＳＴＭデータに対するＳＴＭフレームの先頭のタイムスロット番号と多元数を知る。
【０１５３】
当該ＳＴＭフレームの先頭のタイムスロット番号が分かれば、先頭のタイムスロット番号のアドレスから多元数だけ連続したタイムスロットアドレス番号のセル分解バッファにＡＴＭセルのペイロードを書込み、さらに、残されたＡＴＭペイロードのデータを順次、多元数ずつ分解して、以降のＳＴＭフレームのタイムスロットに対応するセル分解バッファに書込み、ＡＴＭセルのペイロード部の読み出しデータがなくなるまでこの操作を行う。
【０１５４】
ＳＴＭ読出制御部は、ＡＴＭセルの到来する遅延ゆらぎに対して、読み出しサイクルの開始時点が、書き込みサイクルの時点と逆転しないように、余裕を見たタイミング遅延をとって、セル分解バッファから、順次、ＳＴＭフレーム、タイムスロットの順に、周期的にＳＴＭフレーム用のペイロードデータを読み出し、オーバヘッド情報を付加して、ＳＴＭフレームに組み立て、送り出す。
【０１５５】
図６の本発明のＡＴＭセル分解の基本手順は、図５の構成に従って、ＡＴＭセル分解を行う手順をしめす。
【０１５６】
図５で説明した如く、ＡＴＭセルの到着の遅延揺らぎによって、書き込みと読み出しのタイミングが逆転しないように読み出し開始時点の書き込み開始時点に対するタイミングマージンをとるようにする必要がある。
【０１５７】
また、ＡＴＭセルの多元数分ずつ分解する場合に、ＡＴＭセルの到着の都度書き込み開始点のアドレスの連続性を保つようにする必要がある。
【０１５８】
この間、本発明のセル分解装置では、従来技術の如く、セル化分解バッファへの書込みアドレスを、アドレス変換用メモリへタイムスロット毎に、その都度参照しに行く必要はなく、これによって、課題（１）の高速メモリの不要化と課題（２）のメモリ規模の削減を達成している。
【０１５９】
次に、実施例を参照しながら、本発明の更に詳細な説明を行う。
【０１６０】
【発明の実施の形態】
ＡＴＭセル組立装置、ＡＴＭセル分解装置の順に説明を行う。
1．  先ず、ＡＴＭセル組立装置について説明を行う。
【０１６１】
図７のセル化バッファの構成、図８のセル化テーブルの構成、図９の多元テーブルの構成、図１０の多元チェーン情報の更新例、図１１の本発明のＡＴＭセル組立の詳細フロー図、図１２の６４ｋｂｐｓ呼対応セル化バッファの書き込みと読み出しイメージ、図１３のセル化バッファへの多元呼の書き込みと読み出しイメージ、図１４の多元数Ｎとセル組立準備完了時点のＳＴＭフレーム番号シーケンス計算例、図１５の多元数Ｎとセル化バッファアドレス待ち行列例、図１６の通信開始直後の手順図、図１７の第２セル以降の組立手順図、図１８の通信終了時の手順、図１９のセル化バッファへの書き込みと読み出し手順の詳細フロー図、図２０の本発明のＡＴＭセル組立装置の詳細な機能情報関連図を基に説明を行う。
【０１６２】
説明は、本発明の特徴的な構成要素である
１）図７のセル化バッファ、２）図８のセル化テーブル、３）図９の多元テーブルの順に、他の関連図面も参照しながら行い、４）最後に図１９、図２０を使ったまとめの説明の手順で行う。
【０１６３】
実施例の実現ポイントは、セル化バッファへの書き込みと読み出しを多元数に応じて所定のルールで正しく行うことである。
【０１６４】
以下順を追って図面を参照しながら説明する。
１）セル化バッファ
図７のセル化バッファの構成にしめす如く、セル化バッファは、ＳＴＭフレームカウンタによって生成するＳＴＭフレームの周期番号に対応する列方向のアドレス番号ＦＲ＃と、ＳＴＭフレーム内のタイムスロットカウンタによって生成されるタイムスロット番号ＴＳ＃に対応する行方向のアドレスの組合せによって指定されるアドレス毎に、バイト単位で、ＳＴＭフレームからのタイムスロットデータを順次書き込む。
【０１６５】
セル化バッファのＳＴＭフレームアドレスの周期数としては、ペイロード数の４７以上で、データの書込と読出間でタイミング余裕のある数値であれば良いが、クロックカウンタ構成上の容易さから、６４従ってそのカウンタ値として０〜６３の値を選んでいる。
【０１６６】
同様に、タイムスロット番号ＴＳ＃は２０４８従ってカウンタ値として０〜２０４７の値としている。この内、実際に使われるのは、既述の如く、日米のハイアラーキーでは、ＳＴＭ１フレーム構成の多重化数２０１６に対応する、０〜２０１５迄のアドレスである。
【０１６７】
格納データには、図７に示す如く、内部処理の信頼度を上げる為にパリティビットを追加しても良い。
【０１６８】
セル化バッファへのＳＴＭデータの書込は、到来したＳＴＭフレーム番号ＦＲ＃に対応するセル化バッファの列方向アドレスを固定したまま、行方向のタイムスロット番号順にシーケンシャルに行われる。次のＳＴＭフレームでは、フレーム番号を１つ増やして、次の列のセル化バッファに対して、同様に行方向のタイムスロット番号順に同じようにして書込処理を行う。以下、このサイクルを繰り返す。６４回目のＳＴＭフレームで、丁度、一巡して、次の新たなデータが、前に書き込んだデータの上から書き込まれる。従って、セル組立の為のデータ読出は、ＳＴＭフレーム番号が一巡する前に行う必要がある。
【０１６９】
逆に、セル化バッファからのデータ読み出しのタイミングがデータ書き込みのタイミングを追い越さないようにする必要がある。
【０１７０】
又、セル化バッファには、図１の本発明のＡＴＭセル組立装置の原理構成図におけるＳＴＭ書込制御部が、ＳＴＭフレームからセクションオーバーヘッドなどの余分な情報は取り除き、ペイロードに相当するデータのみの書込処理を行っている。
【０１７１】
図１２の６４ｋｂｐｓ呼対応セル化バッファへの書き込みと読み出しイメージと図１３のセル化バッファへの多元呼の書き込みと読み出しイメージに、セル化バッファへのＳＴＭデータの書き込みとＡＴＭペイロード読み出しのイメージを示す。
【０１７２】
６４ｋｂｐｓ呼に対しては、タイムスロット番号即ち行を一定にしたまま、書込と読み出しが行われ、多元呼に対しては、使用している多元数個の連続するタイムスロット番号相当の複数の行にわたって書込みと読み出しが行われ、とくに、読み出しの場合は、読み出しポインタ位置が、オフセットのずれとなって現れることが分かる。
２）セル化テーブル
図８のセル化テーブルは、本発明で、多元テーブルと共に、ＡＴＭセル組立処理において中心的な役割を果たしており、他の関連図面を参照しながら、詳細な説明を行う。
【０１７３】
図８のセル化テーブルの構成で、テーブルは通信呼のチャネル毎のタイムスロット番号のアドレス順に構成されている。尚、多元呼のチャネルの場合には、先頭のタイムスロットから多元数個のタイムスロットを使う事が明白な為、最初のタイムスロット番号のセル化テーブルアドレスに必要な情報が代表して書き込まれている。また、図中で括弧内の数値はビット数を表す。
【０１７４】
図８で、チャネルデータＥＮは、当該タイムスロットＴＳ＃が、通信に使用中か不使用中かを示す情報で、通信中の場合は１、不使用中の場合は０で、１ビット、多元数Ｎは、多元数１の６４ｋｂｐｓ呼も含めた多元数を示し１１ビット、ＡＴＭデータは、ＡＴＭセル組立の場合のヘッダ情報として必要な、ＶＰＩ、ＶＣＩ、ＰＴＩ、ＣＬＰを表し、３２ビットである。
【０１７５】
又、ＡＡＬデータのＳＮは、図３３のＡＴＭ網内通信用のＡＡＬ１対応ＡＴＭセルの構成で説明した如く、ＣＳＩ用１ビットとＳＣ用３ビットの計４ビットで、ＡＴＭセルの連続性保証管理及び、ＳＴＭフレームに組立直す場合に、ＳＴＭフレーム位置情報の伝送を指示する制御情報の役目を果たす。
【０１７６】
制御情報のＦＣＡ( First Cell Arrival) の１ビットはフラグビットで、常時は０の値を取り、交換機からの通信開始情報によって、通信開始直後のＳＴＭフレームにおいて最初は１に設定される。
【０１７７】
同様に、ＬＣＡ（Last Cell Arrival)の１ビットは、常時は０の値を取り、通信終了時のＳＴＭフレームにおいて、交換機からの通信終了通知情報によって、１に設定される。
【０１７８】
ＦＣＡ、ＬＣＡは、ＥＮ、Ｎと共に用いて、通信開始、定常状態、通信終了を指示し、その値の組合せに応じて、次の時系列に応じた処理を行う。
（１）．最初のセルに対する処理：ＦＣＡ＝１、ＬＣＡ＝０設定時
（ａ）．セル組立開始の準備処理、
（ｂ）．最初のセル組立処理、
（２）．第２セル以降の後続セル組立処理：ＦＣＡ＝０、ＬＣＡ＝０時
（３）．最終のセルに対する処理：ＦＣＡ＝０、ＬＣＡ＝１設定時
（ａ）．セル組立終了の準備処理
（ｂ）．最終のセル組立処理
の３つの状態処理を時系列順に行う必要がある。以下、順次、説明を行う。
【０１７９】
上記の処理は、６４ｋｂｐｓ呼と多元呼とで、図１２の６４ｋｂｐｓ呼対応セル化バッファの書込みと読出しイメージと図１３のセル化バッファへの多元呼の書込みと読出しイメージに示す如く、セル化バッファの書き込みと読み出しルールが異なること、セルスロットの使用ルールが異なるため、それぞれ、異なった処理を行う必要がある。従って、各手順毎に６４ｋｂｐｓ呼、多元呼毎に分けて説明を行う。
【０１８０】
尚、図１１の本発明のＡＴＭセル組立の詳細フロー図に、ＦＣＡ、ＬＣＡの変化と共に、時系列順に、ＡＴＭセル組み立ての準備から、定常状態でのＡＴＭセル組み立て、最終のＡＴＭセル組み立ての手順をしめす。
（１）．最初のセルに対する処理：ＦＣＡ＝１、ＬＣＡ＝０、ＥＮ＝1 時
交換機側からの制御信号受信により、フラグビットＦＣＡが１に設定された事によって、μＰ  ＩＮＦ部によって動作しているセル化テーブル処理プログラムは、対象タイムスロットに関して、現在のＳＴＭフレームが通信の開始された最初のＳＴＭフレームである事を知り、図１６の通信開始直後の手順図に示す如く、６４ｋｂｐｓ呼、多元呼に分けて次の処理を行う。
（Ａ）．６４ｋｂｐｓ呼の場合：Ｎ＝１時
（ａ）．セル組立開始の準備処理  ＦＣＡ＝１、ＬＣＡ＝０
セル化テーブル処理プログラムが起動されて、図１１の本発明のＡＴＭセル組立の詳細フロー図に示す如く、６４ｋｂｐｓ呼に対する最初のＡＴＭセル組み立てを行うセルスロットまでに、セル化バッファのどのアドレスから読み出せば良いかを示す読み出しポインタ情報をセル化テーブルに書き込む。この処理終了後に、フラグとしての用を果たしたＦＣＡの値は０に戻される。
（ｂ）．最初のセル組立処理  ＦＣＡ＝０、ＬＣＡ＝０
当該６４ｋｂｐｓ呼に対する最初のセルスロットが到来した時点では、ＡＴＭセル組立部のセル組立の対象とする６４ｋｂｐｓ呼のタイムスロットに対するセル化バッファには、必要バイト数の４７バイト分のデータの書込はまだ行われていない。
【０１８１】
この為、当該最初のセルスロットにおいては、まず、対応するタイムスロットを使って最初の６４ｋｂｐｓ呼の通信が開始されたＳＴＭフレームの位置情報を、（ａ）で設定した、読出ポインタ情報によって知る。
【０１８２】
次いで、図１２の６４ｋｂｐｓ呼対応セル化バッファの書き込みと読み出しイメージに示す如く、読出ポインタで示すセル化バッファのアドレスから当該最初のセルスロットの時点におけるＳＴＭフレームカウンタが示す現在のＳＴＭフレーム番号の１つ前までのセル化バッファのアドレス迄の分のバイト数のデータを最初の６４ｋｂｐｓ用のペイロードデータとして読出す。
【０１８３】
また、ペイロード数４７バイト未満のペイロードを完全なペイロードデータの形にする為に、先ず、読出ポインタから現在のＳＴＭフレームの１つ前までのバイト数を４７バイトから減算したバイト数を求める。次に、このバイト数分の０連続データをパディングデータとして作成する。
【０１８４】
この０連続のパディングデータの後に読み出したデータをペイロードデータとして結合し完全なペイロードとし、ＡＴＭヘッダを付加して、ＡＴＭセルとして組立・送出する。
【０１８５】
同時に、第２セル以降とくに、最終セル組立における４７バイト未満のペイロード発生の際の端数処理を正しく行う為に、読み出しポインタとして、ペイロード用に読み出しを終えたＳＴＭフレームの次のフレーム即ち、現在のセルスロットに対するＳＴＭフレームカウンタの値を設定する。
【０１８６】
上の説明で、セルスロットの時点におけるＳＴＭフレームカウンタ番号の１つ前迄のセル化バッファを読み出すこととしたのは、セル化バッファからのデータ読出のタイミングがデータ書込のタイミングを追い越さないようにするためである。
【０１８７】
即ち、図２の本発明のＳＴＭフレームとセル化基本フレームの関係に示す如く、１つのＳＴＭフレームには、４５個のセルスロットが含まれる。
【０１８８】
従って、当該セルスロットの位置がＳＴＭフレームの中の前の方の時間位置に存在する場合は、セル化バッファへの当該ＳＴＭフレームデータの書込みがまだ完了していない確率が高くなる。
【０１８９】
又、最悪は、書込と読出のタイミングが衝突するケースも起こりうる。このように書込と読出のタイミングをずらす事によって、セル化バッファのデュアルポートメモリ機能を使って、異なるアドレスへのデータの書込と読出の平行動作が各々独立して安定に行える。
【０１９０】
６４ｋｂｐｓ呼に対する最初のセル組立の際に、簡単化の為に、当該セルスロットの時点のＳＴＭフレーム番号の１つ前迄のセル化バッファを機械的に４７バイト分遡って順次読み出すという考え方もある。即ち、最初のセルのペイロードに、一部、過去の残留データによる誤差が一緒にのっても構わないという考え方である。これは、６４ｋｂｐｓ呼の場合は、音声がデータの中心であり、音声の場合には、最初のセル１ケ分即ち時間にして約６ミリ秒分通信開始直後の雑音は人間の耳にとって影響が少ないという考えに基づく。
【０１９１】
しかし、既述の如く、６４ｋｂｐｓ呼はインターネットにおけるダイヤルアップ接続や移動通信におけるモバイルコンピューティングなどデータ通信的な使い方が増えている。
【０１９２】
データ通信に於いては、下位レイヤに大量のエラーが生じた場合は、上位層のプロトコルで、一般的には、再送処理による誤り訂正の処理が行われる。この結果、再送処理による遅延時間が通信接続の都度、必ず通信開始時のアプリケーション立ち上げの遅れとなって現れる。
【０１９３】
６４ｋｂｐｓ呼の場合のまだセル化用のペイロードデータが蓄積されていない場合でも、最初のセルスロットで、セル化を開始する上で、通信開始のフラグ情報ＦＣＡと、読出開始ポインタ情報を組み合わせて使う事によって、上記の問題を回避して、正しいデータ通信が可能となる。
（Ｂ）．多元呼の場合：Ｎ＞１時
（ａ）．セル組立開始の準備処理、ＦＣＡ＝１
多元数Ｎが２以上の場合即ち多元呼の場合には、フラグビットＦＣＡが１になっている現在のＳＴＭフレームから、幾ら後のどのＳＴＭフレームでセル化準備が整うかを、多元数に応じて定まる計算式によって計算処理し予測する。
【０１９４】
尚、この処理が終わった後、フラグとしての用を果たしたＦＣＡの値は０に戻される。
【０１９５】
図１３は、セル化バッファへの多元呼のデータの書込みと読みだしイメージを示す。図１３の如く、書込みは、多元数分だけ行方向即ちタイムスロットの順番に、ＳＴＭフレーム番号をシフトしながら周期的に書き込めば良いが、ＡＴＭセルの組立の都度、読みだし開始位置は、基準位置からのズレ即ちオフセットｏｆｓが発生する。
【０１９６】
当該多元呼に対するタイムスロット番号の一番先頭のタイムスロット番号位置を、基準位置すなわちｏｆｓ＝０と定義すると、ＡＴＭセル組立を行った当該セル化バッファに、次のセル化準備が完了する時の次のＳＴＭフレーム位置即ちＦＲＲは、次の計算式によって求める事ができる。
（FRR −FR# −１）モジュロ64×N −ofs ＞47─（１）
（１）式を満足させる最小のＦＲＲの値を求めれば、そのＦＲＲが次のセル組立準備が完了するＳＴＭフレーム番号となる。即ち、
FRR ＝〔FR# ＋１＋( 47+ofs)/N]〕モジュロ64─（２）
で求められる。
【０１９７】
ここで、〔  〕は小数点以下を切り捨てた整数値を採用することを意味する。
【０１９８】
又、モジュロ64の演算は、ＳＴＭフレーム周期が０〜６３の数値で繰り返す事を考慮している。演算式で＋１の項は、セル化バッファを読みに行く時のタイミングを書き込みが完了したＳＴＭフレームの次のフレームで読みに行く事を意味しており、６４ｋｂｐｓ呼の場合のセル化バッファの読み出しが、現在のＳＴＭフレームの１つ前までのＳＴＭフレームアドレスのセル化バッファを読みだす様にしているのと同じ理由である。
【０１９９】
図１４の多元数とセル組立準備完了時点のＳＴＭフレーム番号シーケンス計算例は多元数Ｎとセル組立準備完了時点のＳＴＭフレーム番号の計算例である。但し、いずれの多元数の呼もＳＴＭフレーム番号０のフレームでセル化バッファへのデータ蓄積を開始した場合を例示している。
【０２００】
図１４で、枠の横軸はＳＴＭフレーム番号、縦軸は通信呼の多元数、枠内の数字は、左横軸の多元呼に対してペイロード数４７バイト分のデータがセル化バッファに蓄積されセル組立準備が完了したＳＴＭフレーム番号ＦＲ＃をさす。
【０２０１】
また、セル化の開始時点のＳＴＭフレームは、全て同じ、ＦＲ＃＝０から開始した場合を示している。
【０２０２】
この場合、多元数＝１即ち６４ｋｂｐｓ呼では、ＳＴＭフレーム番号４６のフレームで最初のセル組立準備が完了し、多元数＝２即ち１２８ｋｂｐｓ呼では、ＳＴＭフレーム番号２３で最初のセル組立準備が完了する。同様に、多元数＝３の場合は、ＳＴＭフレーム番号１５、３１、４６のＳＴＭフレームでセル組立準備が完了することを意味する。
【０２０３】
図１５の多元数とセル化バッファアドレス待ち行列例は、図１４を基に，ＳＴＭフレーム順に、各ＳＴＭフレーム時点に於ける多元数毎の待ち行列を形成したものである。待ち行列に並んでいる数値は、通信呼の多元数を示す。又、下付数字は、通信呼の識別番号を表す。この場合は、各多元数の通信呼は全て１個の場合を示している。
【０２０４】
図１５で、例えば、ＳＴＭフレームのどの列にも、多元数９４1 の行列要素が２個、多元数４７1 が１個が並ぶことが分かる。
【０２０５】
この場合は、各多元呼の数は全て１個だけの為、識別添字は全て１となる。また、この例示では、ＳＴＭフレーム番号が同じ０からセル組立準備を開始する為に、４７番目のＳＴＭフレーム番号４６のＳＴＭフレームに、一斉にセル組立準備が完了する。
【０２０６】
図１４、図１５から明らかな如く、多元数の大きな多元呼程、通信開始後の最初のセル化のタイミングが早く到来する。
【０２０７】
従って、多元数の小さな多元呼が、最初に到来してセル組立準備の整うＳＴＭフレームの待ち行列の先頭に並んだとしても、続いて、多元数の大きな多元呼が到来した場合には、当該後続の多元呼のセル組立準備が整う時点のＳＴＭフレームが、最初に到来した多元呼に対するセル組立準備の整うＳＴＭフレームの前に来ることが起こりうる。
【０２０８】
このようにして、修正されたＳＴＭフレームの待ち行列順に形成された多元テーブルを用いて、セルスロット毎に、セルスロットの時点のＳＴＭフレーム番号のアドレス待ち行列の順番に、順次、セル化バッファの読み出しとＡＴＭセル組立を行えば、多元数の大きな多元呼が後から到来して、セル組立準備完了時点の逆転が起きた場合でも、待ち行列の順番を正しく保ち、多元呼に対するＡＴＭセル組立を行うことが出来る。
【０２０９】
尚、多元テーブルにおける現在のＳＴＭフレームカウンタ相当のＳＴＭフレーム単位のセル化バッファアドレスの待ち行列に対するセル組立が全て完了して、待ち行列が空の場合は、セル組立は停止する。
【０２１０】
セルスロットの時点におけるＳＴＭフレームカウンタ相当の多元テーブルのＳＴＭフレーム番号単位の待ち行列が最初から０の場合には、送るべき多元呼のペイロードが存在しないことを意味する為に、当該セルスロットでのＡＴＭセル組立は行わない。
【０２１１】
逆に、多元テーブルにおける、当該セルスロットに対するＳＴＭフレームカウンタ相当のＳＴＭフレーム単位のセル化バッファアドレス待ち行列に対するＡＴＭセル組立・送出が、ＳＴＭフレームカウンタの示す期間内に終わらずに、待ち行列が残るケースも考えられる。
【０２１２】
これは、６４ｋｂｐｓ呼の通信呼が特定のタイムスロット付近に集中して発生した場合にセルスロットが空きのセルスロットを除いて全て６４ｋｂｐｓ呼によって占有され、同じＳＴＭフレームの時点でセル組立準備が完了している多数の多元呼に対するＡＴＭセル組立・送出が待たされた場合に起こる。
【０２１３】
この場合には、後の時点の多元呼用のセルスロットを使いながら、ＡＴＭセル組立がまだなされていない以前のＳＴＭフレーム番号の待ち行列の先頭まで戻って待ち行列の先頭を決める。
【０２１４】
この節の終わりに、多元呼の場合のＡＴＭセル組み立て準備手順を、再度まとめてのべる。
【０２１５】
図１６の処理手順にしめす如く、特定のタイムスロットから多元数分の連続するタイムスロットを使って通信を開始した多元呼に対して、通信開始直後の最初のデータの受信を開始したＳＴＭフレーム位置からセル組立準備が整う分のデータ即ち４７バイト分のデータがセル化バッファに蓄積されるＳＴＭフレーム番号を（２）式によって計算する。
【０２１６】
計算によって予測した、多元テーブルの同じＳＴＭフレーム番号の列の行列の最後尾に、新たな待ち行列要素として追加を行い、同時に当該、セル化テーブルの読み出しポインタの値として、通信開始直後のＳＴＭフレーム番号と、当該多元呼に対するタイムスロットの先頭番号相当のオフセット即ち０を設定する。
【０２１７】
又、多元チェーン情報として、当該、セル化バッファアドレスが、多元テーブルの計算によって予測して並んだＳＴＭフレームの列の待ち行列の最後尾に並んだ事を示す為、自分自身と同じセル化バッファアドレス即ち当該多元呼のタイムスロット番号の先頭値を設定する。以上の処理は、多元呼に対するセル組立の前準備として行われる。
【０２１８】
最初のＡＴＭセルに対するセル化バッファの読出開始アドレス位置を示す読出ポインタも設定され、多元呼の場合も、この最初の読出ポインタのオフセット値は必ず０の値をとる。
【０２１９】
また、同様に新たな多元呼のセル化バッファアドレスが待ち行列要素として追加されたことを受け、その、待ち行列間のつながりを表す多元チェーン情報の初期設定も行う。
（ｂ）．最初のセル組立処理、
ＡＴＭ組立装置がセルスロットカウンタ番号から１対１に対応するタイムスロット番号を知り、図８のセル化テーブルの該当するタイムスロット番号のアドレスのテーブル値からこのタイムスロットを使っている通信チャネルの属性データを得、ルール１によって、当該セルスロットが多元呼用に割り当てられたものであることを判断する。
【０２２０】
この場合、多元テーブルを無条件に参照しに行き、現在のセルスロットの時点のＳＴＭフレーム相当の待ち行列の並びを見に行き、ＡＴＭセル組立準備完了順に、ＦＩＦＯを形成している多元テーブルの待ち行列の先頭要素のセル化バッファアドレス番号即ちタイムスロット番号を知る。
【０２２１】
ついで、このタイムスロット番号のアドレスのセル化テーブルを見に行き、読み出しポインタの値を用いて、当該、セル化バッファを図１３のセル化バッファへの多元呼の書込みと読出しイメージに例示した如く、多元数に応じた読み出しルールで４７バイト分読み出しを行う。ＡＴＭセル組立装置は、この読み出したペイロードデータに、セル化テーブルから得たＡＴＭヘッダを付加して、ＡＴＭセルに組み立て送り出す。
【０２２２】
同時に、当該多元呼のセル化バッファに次のＡＴＭデータが蓄積されるタイミングを、（２）式を用いて計算し、後続のＡＴＭセル組立を行う為に、多元テーブルの新たなＳＴＭフレーム番号の最後尾に、当該多元呼のセル化バッファアドレスを並び直させる。
【０２２３】
即ち、計算予測結果を基に、多元テーブルの当該次のＳＴＭフレーム番号に相当する行列位置を求め、過去の他のタイムスロットデータに対する予測処理の結果として、既に並んでいるＡＴＭセル組立待ちバッファアドレスの待ち行列の１番最後に、この新しく、通信開始したタイムスロット番号に対応する多元呼用のセル化バッファアドレスを追加する。
【０２２４】
又、セル化テーブルにおける、当該セル化バッファアドレスに対応するタイムスロット番号に対する読み出しポインタの値を、セル化バッファを読み出し終わった時の読み出しポイントのアドレスの次のアドレス値に設定し、多元チェーン情報の値を自分自身のタイムスロット番号値に設定する。
【０２２５】
さらに、多元テーブルは、今まで、先頭だった当該多元呼のセル化バッファアドレスの後続の順位だった待ち行列要素を先頭要素とするように変更を行い、次のＡＴＭセル組み立てに備える。
（２）．第２セル以降の後続セル組立処理：ＦＣＡ＝０、ＬＣＡ＝０時
定常状態の処理であり、６４ｋｂｐｓ呼と多元呼に分けて説明する。
（Ａ）．６４ｋｂｐｓ呼の場合  Ｎ＝１
最初のセル組み立てと全く同様の処理手順で、読み出しポインタから現在のＳＴＭフレームの１つ前のＳＴＭフレーム番号のアドレス迄４７バイト分を読み出す処理、及び次のＡＴＭセル組み立てに備えて、新たな読み出しポインタの値の設定処理を行えば良い。
（Ｂ）．多元呼の場合    Ｎ＞１
最初のセル組み立てと全く同様の処理手順で、読み出しポインタから４７バイト分ずつ多元数に応じた読み出しルールで、読み出しを行い、新たな読み出しポインタの設定、多元テーブルの更新を行えば良い。
（３）．最終のセルに対する処理：ＦＣＡ＝０、ＬＣＡ＝１設定時
通信呼の終了即ちこのＳＴＭフレームがＳＴＭデータ通信用の最終フレームであることを意味しており、６４ｋｂｐｓ呼、多元呼に分けて最終のＡＴＭセル組み立て処理を行う。
（Ａ）．６４ｋｂｐｓ時  Ｎ＝１
（ａ）．セル組立終了の準備処理、ＬＣＡ＝１
セル化テーブル処理プログラムの終了処理モジュールが起動され、フラグビットＬＣＡ＝１が交換機から送られて来、設定されたＳＴＭフレーム番号即ちフレームカウンタの値を、終了ポインタの値として設定し、最終のＡＴＭセル組み立てに備える。まだ、この時点では、ＬＣＡの値は１のままとする。
（ｂ）．最後のセル組立処理、ＬＣＡ＝１
当該６４ｋｂｐｓ呼に対する最終のセルスロットで、このセルスロットに対するセル化テーブルを参照し、ＬＣＡ＝１に設定されていることを確認すると、次の最終ＡＴＭセル組み立て処理を行う。
【０２２６】
即ち、読み出し開始ポインタから、読み出し終了ポインタ迄の値をペイロードとして読み出し、ＡＴＭセルに組み立て送出する。
【０２２７】
この最後のセル組立の場合には、ペイロードデータは４７バイト未満となるため、読出ポインタから最終ＳＴＭフレーム番号までのバイト数を４７バイトから減算した残りの数値相当分のバイト数相当の０連続のデータをパディングデータとする。先に読出したペイロードデータの後に、この０連続のパディングデータを結合して完全なペイロードデータとして、ＡＴＭヘッダを付加し、ＡＴＭセルとして組立・送出する。
【０２２８】
この処理と同時に、用を果たしたフラグビットＬＣＡの値を０に戻す。
【０２２９】
最後に、当該６４ｋｂｐｓタイムスロットの番号のアドレスのセル化テーブルの値をクリアし、対応するタイムスロットが不使用状態に戻ったことをしめす為に、ＥＮは信号系ソフト処理プログラムによって０に設定される。
（Ｂ）．多元呼時  Ｎ＞１
（ａ）．セル組立終了の準備処理  ＬＣＡ＝１
６４ｋｂｐｓ処理と同様に、セル化テーブル処理プログラムの終了処理モジュールが起動され、ＬＣＡ＝１が送られて来た最終のＡＴＭセルのタイミングに対するＳＴＭフレーム番号即ちフレームカウンタの値を、読み出し終了ポインタの値として設定し、最終のＡＴＭセル組み立てに備える。まだ、この時点では、ＬＣＡの値は１のままとする。
【０２３０】
多元呼の場合も、読み出し終了ポインタの値は６４ｋｂｐｓ呼と同じ値を使えば良い。これは、多元呼の場合、ＳＴＭフレーム毎に、隣接する多元数分のタイムスロットを使ってデータが送られて来る為、最終のＳＴＭフレームにおける通信用の最終タイムスロット位置は、当該多元呼に対する先頭のタイムスロットを含めてカウントして多元数個のタイムスロット位置に定まっているからである。
（ｂ）．最終のセル組立処理、ＬＣＡ＝１
対象とするセルスロットが多元呼用に割り当てられたセルスロットで、多元テーブルから持って来た待ち行列の先頭のセル化バッファアドレスに対応するセル化テーブルのタイムスロット情報が、フラグビットＬＣＡ＝１によって、ＳＴＭの最終フレームである事が判明した場合である。
【０２３１】
此の場合、当該多元呼に対する最終のセルスロットで、このセルスロット即ちタイムスロットに対するセル化テーブルを参照し、ＬＣＡ＝１に設定されていることを確認すると、次の最終ＡＴＭセル組み立て処理を行う。
【０２３２】
即ち、読み出し開始ポインタから、終了ポインタ迄の値をペイロードとして読み出し、ＡＴＭセルに組み立て送出する。読み出しルールは、定常状態と全く同じルールで良い。
【０２３３】
この時も、６４ｋｂｐｓ呼の場合と同様にして、読み出し開始ポインタから終了ポインタまでのバイトカウント数を４７バイトから減算したバイト数の０連続データをパディングデータとして作成し、先に読み出したデータの後に結合し、完全な４７バイトのペイロードとして、ＡＴＭヘッダ情報を付加して、ＡＴＭセルに組み立て・送り出す。
【０２３４】
この処理と同時に、用を果たしたフラグビットＬＣＡの値を０に戻す。
【０２３５】
又、当該多元呼に対する多元テーブルにおける待ち行列要素は、削除したままとする。
【０２３６】
最後に、６４ｋｂｐｓ呼と同様に、セル化テーブルの当該多元呼に対するタイムスロット番号のテーブルをクリアし、ＥＮ＝０に設定される。
【０２３７】
次に、読出ポインタと、終了ポインタについて、上記のＦＣＡ、ＬＣＡの機能説明で簡単な説明は行ったが、さらに詳細な説明を行う。
【０２３８】
読出ポインタは、ＳＴＭフレーム番号ＦＲ＃６ビットとＡＴＭセル組み立ての都度発生するタイムスロットＴＳ＃の読出開始位置のずれ、即ち、オフセット数ｏｆｓ１１ビットの計１７ビットで表される。
【０２３９】
読出ポインタは、図１２の６４ｋｂｐｓ呼に対するセル化バッファの書き込みと読み出しイメージ、図１３の多元呼に対するセル化バッファの書き込みと読み出しイメージに示す如く、ＡＴＭセル組み立て時の、セル化バッファの読出開始位置情報を指す。読み出しポインタは、セル化バッファの読み出しの都度、次のセル組み立て準備に備えて、新たな値が書き込まれる。
【０２４０】
この読み出しポインタで示されるＦＲ＃と、タイムスロットＴＳ＃とオフセットｏｆｓから指定される値を初期値として、読み出しアドレス発生用のＳＴＭフレームカウンタとタイムスロットカウンタがカウントアップ動作を周期的に行うことによってセル化バッファからデータが読み出される。
【０２４１】
６４ｋｂｐｓ呼の場合には、通信開始直後の最初のセル組み立て時において重要な役割を果たす。又、６４ｋｂｐｓ呼も、多元呼の場合も、定常状態でＡＴＭセル組み立てを行う都度、この読出ポインタを読出開始点として、セル化バッファの読出を行う。読み出しポインタは、通信呼の終了時にも、正しく、ペイロードの端数処理即ち４７バイト未満のペイロード組み立て処理を行う際に、終了ポインタとセットになって重要な役割を果たす。
【０２４２】
以下、６４ｋｂｐｓ呼の場合と多元呼の場合に分けて説明する。
（Ａ）．先ず、６４ｋｂｐｓ呼の場合、図７のセル化バッファの構成において、同じＳＴＭフレームのタイムスロット番号のセル化バッファをＳＴＭフレームＦＲ＃の番号順に読み出すことによって、必要なペイロードデータが得られる。  従って、セル組み立てに於ける読み出しポインタにおいてオフセットｏｆｓは常に０に設定される。これは、図１２の６４ｋｂｐｓ呼対応セル化バッファへの書き込みと読み出しイメージからも明らかである。
（Ｂ）．次に、多元呼の場合、ＳＴＭフレームあたり多元数個のタイムスロットのデータが隣接して周期的に到来する。
【０２４３】
従って、通話開始直後に、通話開始時における最初のＳＴＭフレーム内の割り当てられたタイムスロット番号と多元数が分かれば、４７バイト分の情報が蓄積されるそれ以降のＳＴＭフレームの到来時点は、周期的に繰り返される為、簡単に計算し予測できる。
【０２４４】
但し、この場合に、６４ｋｂｐｓ呼の場合と異なり、図１３のセル化バッファへの多元呼の書込みと読み出しイメージにしめした如く、ペイロード用に４７バイトのデータを読み出しする都度、次のペイロードの読み出し開始位置は、前の読み出し開始位置のオフセット位置ｏｆｓとは、異なった値をとることになる。
【０２４５】
当該多元呼の最初の読み出し開始位置、即ち、最初のタイムスロット位置をＳＴＭフレームにおける列方向の読み出し位置のずれ即ちオフセットｏｆｓの基準点（ｏｆｓ＝０）と定義する。
【０２４６】
この時、例えば、Ｎ＝５の場合は、最初のＡＴＭセル組み立てが完了し、次の第２のＡＴＭセル組み立てが開始される時のオフセットの位置は、４７モジュロ５＝２として得られる。また、次のＡＴＭセル組立時には（４７−３）モジュロ５＝４として得られる。
【０２４７】
上記の毎回ずれるオフセットの値を実際の回路処理によって得るには、セル組み立て終了時におけるセル化バッファのＳＴＭフレーム番号アドレスとタイムスロット番号の基準位置からのずれの情報を読みだしアドレスカウンタの値から得る。
【０２４８】
このアドレスカウンタから得た基準位置からのずれの値に１を加えてモジュロ５の演算処理即ち剰余演算を行った結果が０となる場合は、ペイロード読み出しの終了位置が、当該多元呼に対する読み出しＳＴＭフレーム番号相当アドレスの列方向の読み出し位置の最終位置だったことを意味する。
【０２４９】
従って、この場合は、次の読みだし開始位置のＳＴＭフレーム位置は、ペイロードデータの読み出しが終了したＳＴＭフレーム番号ＦＲ＃に１を加えた値を、新たな読み出しポインタにおけるＳＴＭフレーム番号とし、また、オフセットｏｆｓ＝０の値を設定する。
【０２５０】
上記の剰余演算が０以外の値の場合は、読み出し終了位置における読み出しカウンタのＳＴＭフレーム番号を次の読み出しポインタのＳＴＭフレーム情報として、読み出し終了位置における基準位置からのズレの値に１を加えた値を、次の読み出しポインタのオフセット情報として設定する。
【０２５１】
以下、毎回、ＡＴＭセル組立が行われる都度、上記の処理を繰り返して、読み出しポインタの値を更新する。
【０２５２】
終了ポインタは、６ビットで、ＦＣＡの時に、説明を行っているが、ＳＴＭの通信呼の終了フレームを検知して、特定の通信呼に対する最終ＡＴＭセル組み立てに於いて、ＡＴＭペイロードに生ずる４７バイト未満の端数処理を行う。
【０２５３】
オフセットは、情報として不要であり、最終のＳＴＭフレームの値が分かれば６４ｋｂｐｓ呼も多元呼も最終セルの組み立てを行うことができる。
【０２５４】
図８のセル化テーブルに関し、最後に多元チェーン情報について説明する。
【０２５５】
多元チェーン情報は、多元呼に対するセル組立準備完了のセル化バッファアドレスが待ち行列を形成している多元テーブルにおいて当該セル化バッファアドレス従ってタイムスロット番号が待ち行列を作っている列の当該セル化バッファアドレスの次のセル化バッファアドレスを指す。
【０２５６】
この時、セル組立待ちのセル化バッファアドレスが、待ち行列の最後に並ぶ時には、行列の最後であることを示す為に、多元チェーン情報は、自分自身のセル化バッファアドレス即ちＳＴＭフレームの対応するタイムスロット番号値を設定する。このようなケースは、通信開始直後と、ＡＴＭセル組立直後に発生する。
【０２５７】
即ち、当該多元呼に対する通信が開始された直後に、セル組み立て準備完了時期のＳＴＭフレーム位置を予測して、新たな待ち行列要素として、当該ＳＴＭフレーム番号に相当する待ち行列の最後尾に並んだ時には、後続する待ち行列要素はない為に自分自身のアドレス即ちセル組立待ちに入った当該セル化バッファのアドレス値を設定する。
【０２５８】
同様に、ＡＴＭセル組立の定常モードに入り、多元呼に対するＡＴＭセルの組立を行った時に、当該多元呼に対する次のＡＴＭセル組立準備が完了する次のＳＴＭフレームに相当する列の待ち行列の最後に並び直す。この時も、後続の待ち行列要素はない為、多元チェーン情報は自分自身のアドレスを設定する。
【０２５９】
これに対して、待ち行列の最後尾に新たな待ち行列要素が追加された直前まで最後尾であった待ち行列要素に対するセル化テーブルのタイムスロット番号のアドレスにおける新たな多元チェーン情報として、この新たに、最後尾に追加された多元呼のセル化バッファアドレス即ちタイムスロット番号が書き込まれる。
３）多元テーブル
次に、図９の多元テーブルの構成について説明する。
【０２６０】
図９で示す如く、シーケンス順に並んだＳＴＭフレーム番号毎に、セル組立待ちのセル化バッファアドレス即ち対応するＳＴＭフレームのタイムスロット番号の待ち行列が形成されている。図９で括弧内の数字は、必要ビット数を示す。
【０２６１】
また、多元呼の繋がりを示す多元チェーン情報は、セル化テーブルに保持されている。
【０２６２】
図９では、各ＳＴＭフレームの待ち行列毎に、セル化対象のセル化バッファの先頭のアドレス値、最後尾のアドレス値、当該ＳＴＭフレームに並んでいる待ち行列要素の数すなわち送出すべきチャネル数が蓄えられている。
【０２６３】
システムとして通信開始直後に多元呼として、最初の待ち行列に並んだセル化バッファアドレス値即ちタイムスロット値が、自動的に、待ち行列の先頭となり、以降は、ＳＴＭフレーム順に、各ＳＴＭフレームの並びの先頭の行列要素が常に、ＳＴＭフレームのシーケンス順にＦＩＦＯ論理によって、多元テーブルの待ち行列の先頭要素として取り出されるように待ち行列が形成されている。
【０２６４】
図１０の多元チェーン情報の更新例に、多元テーブルと、セル化テーブルの多元チェーンの更新例を示す。
【０２６５】
図１０には、セル化テーブルの中で、多元呼の待ち行列の繋がりを示す、多元チェーン情報部分のテーブルを抜粋して示している。
【０２６６】
図１０で、待ち行列の先頭の、セル組立対象の先頭のセル化バッファアドレス即ちタイムスロット値は、フレーム番号ＦＲ＃の２の列のＴＳ＃＝３とする。
【０２６７】
この状態で、ＴＳ＃＝３のセル化バッファアドレスに対する多元呼に対するセル組立が行われると、ＦＲ＃＝２のＳＴＭフレームの次の待ち行列要素のＴＳ＃＝６が、次のセル組立待ち行列の先頭要素として、多元テーブルのＳＴＭフレームＦＲ＃＝２の先頭ＴＳ値の書き替えが行われる。ここで、この後続の待ち行列要素のＴＳ値は、図１０の右に多元チェーン情報をセル化テーブルの抜粋によって説明した如く、セル化テーブルにおける多元チェーン情報によって得られる。また、ＦＲ＃＝２の並びの待ち行列要素数は３から２に減ぜられる。
【０２６８】
同時に、このＴＳ＝３のセル化バッファアドレスに対する次のセル組立準備が完了する予測ＳＴＭフレーム時点を所定の計算式によって計算し、ＦＲ＃＝８を得る。
【０２６９】
このＦＲ＃＝８の待ち行列の最後尾は、ＴＳ＝２７のセル化バッファアドレスであったが、この値を、ＴＳ＝３に書き替える。
【０２７０】
同時に、ＦＲ＃＝８の待ち行列の最後尾の待ち行列要素、ＴＳ＝２７に対する多元チェーン情報を、ＴＳ＝２７から、新たな値、ＴＳ＝３に書き替える。
【０２７１】
最後に、ＴＳ＝３に対応するセル化テーブルにおける多元チェーン情報を、以前の多元チェーン情報のＴＳ＝６の値から、待ち行列の最後尾に並んだ事をしめす為にＴＳ＝３に設定する。
【０２７２】
同様の処理を、新たな多元呼が発生する都度、ＡＴＭセル組立が完了する都度行えば良い。
３）総括説明
以上の説明を総括的にまとめて、図１９の本発明のＡＴＭセル組立手順の全体詳細フロー図、図２０の本発明のＡＴＭセル組立装置の機能情報関連図に示す。
【０２７３】
以下、簡単なまとめの説明を行う。
【０２７４】
図１９の動作フローにおいて、本発明の特徴をなす基本実現要素は、図１の本発明のＡＴＭセル組立装置の原理構成図におけるセル化バッファと、セル化テーブルと多元テーブルである。
【０２７５】
通信呼が新たに発生したことを検出したμＰ  ＩＮＦ部は、セル化テーブルの初期値の設定を行う。この初期値設定には、既に、説明した如く、制御情報ＦＣＡの値を０から１への設定や、６４ｋｂｐｓ呼用、多元呼用のそれぞれに対応した読みだしポインタ値の設定、最初の多元チェーン情報即ち自分自身のＴＳ値の設定、ＡＴＭセルのヘッダ値の設定、多元呼の場合には、この通信開始ＳＴＭフレーム位置から多元数に応じて定まるＡＴＭセル組立準備予定のＳＴＭフレーム位置の計算及び多元テーブルへの待ち行列要素の追加による多元テーブルの更新等が含まれる。
【０２７６】
セル化バッファ部へのＳＴＭデータの書込みは、図９にしめす如く、ＳＴＭフレームに仮想的に付けたフレーム番号ＦＲ＃の順のフレームカウンタ、ＳＴＭフレーム中のチャネルデータが送られて来る時間位置に対して順番に番号を付与したＴＳカウンタの順番に、周期的に行われている。セル化バッファのアドレスはこの書込みカウンタが指示するアドレス値と１対１に対応している。この時、ＳＴＭフレームのセクションオーバヘッド等の不要な情報は、除去される。
【０２７７】
他方、セル組立部が行うセル化バッファからのペイロードデータの読みだしは、図２に示すセル化基本フレーム内の量子化されたタイムスロットであるセルスロットのタイミングで周期的に行われている。
【０２７８】
この時に、既述の如く、６４ｋｂｐｓ呼の場合も多元呼の場合も、セル化バッファへのＳＴＭデータ書込みと、ＡＴＭペイロード用のデータ読みだしのタイミングの時間順が逆転しないように制御しながら読みだし処理を行う。
【０２７９】
又、６４ｋｂｐｓ呼の場合と、多元呼の場合で、セルスロットの使い方、セル化バッファの読みだしルールやセル化テーブルの更新ルールが異なり、多元呼の場合には、多元テーブルの利用と更新処理が余分に必要となる。
【０２８０】
セルスロットの属性の判断は、既述の如く、セルスロット番号に１対１に対応しているセル化テーブルのタイムスロット番号の属性データを参照することによって行う。
【０２８１】
６４ｋｂｐｓ呼の場合、最初のセル組立時は、通信開始時のＳＴＭフレームの値を、セル化バッファの読みだし開始位置を示す読みだしポインタ情報として得る。この読みだし開始位置から当該セルスロットのＳＴＭフレームの１つ前迄のＳＴＭフレーム分のセル化バッファアドレスからペイロードデータを読みだし、ＡＴＭヘッダを付加してＡＴＭセルとして組み立てＡＴＭ網側に送り出す。
【０２８２】
多元呼の場合は、当該セルスロットが、空きセルスロットか、対応するＳＴＭフレームのタイムスロットで通信が行われていないセルスロットか、多元呼用に対応するＳＴＭフレームのタイムスロットを使って多元呼の通信が行われている場合かのどれかの場合で、この場合は、当該セルスロットは、多元呼が共用スロットとして使っても良いセルスロットである。
【０２８３】
従って、この場合は、多元テーブルを参照しに行き、セル組立待ち順のセル化バッファアドレス即ちタイムスロット番号の待ち行列の先頭の値を使ってセル化バッファの読みだしを多元数に応じたルールで読み出す。
【０２８４】
同時に、セル化テーブルと多元テーブルの更新を図１０の多元チェーン情報の更新で説明した手順によって行う。
【０２８５】
図２０は、以上の説明を総合した、本発明のＡＴＭセル組立装置の機能情報関連図を示す。
【０２８６】
各機能要素間で必要な情報の相互のやり取り、各の動作に必要なクロック等がしめされている。実際の各機能部の構成にあたっては、マイクロプロセッサを用いた演算やデータの相互転送等によるソフト処理と、クロック発生部等のハード処理部が組み合わされて実現されている。
【０２８７】
簡単に総括的な説明を行うと、ＳＴＭ多重データは、一旦、ＳＴＭ書込み制御部に蓄積され、直列並列変換処理が行われ、バイト単位にバッファに蓄えられた後で、セクションオーバヘッド部を除いたチャネルデータ部のタイムスロットデータのみが抽出され、セル化バッファに逐次、ＳＴＭフレーム順、タイムスロット順に書き込まれる。
【０２８８】
又、これらと平行して、交換機から来た、通話開始時の情報を得て、セル化テーブルの通話を開始したタイムスロットに相当するアドレスに各種の初期設定値が書き込まれ、同時に、通信呼が多元呼の場合には、多元テーブルに、新たな待ち行列要素の追加を行う。
【０２８９】
ＡＴＭセル組立部は、セル化基本フレームの周期で量子化された時間単位のセルスロット毎にＡＴＭセル組立動作を平行して行っており、セルスロット毎に、セルスロットが、６４ｋｂｐｓ呼用に割当済か、多元呼用かの情報を、セル化テーブルのセルスロットに１対１で対応したタイムスロット番号のアドレスに蓄積されている情報から得て、６４ｋｂｐｓ呼、多元呼用のそれぞれに応じたセル組立動作を行う。
【０２９０】
６４ｋｂｐｓ呼の場合は、通信開始直後のセル組立の場合には、フラグ情報ＦＣＡが１であることによって、最初のセル組立であることを知り、読み出しポインタ情報を使って、通信が開始されたＳＴＭフレームを開始点とした正しい個数のペイロードデータをセル化バッファから読み出す。
【０２９１】
多元呼の場合は、多元テーブルからＡＴＭセル組立準備が整った先頭の待ち行列要素のセル化バッファアドレスを知り、このセル化バッファアドレス即ちタイムスロット番号に対する読み出し開始ポインタの情報と多元数を基に、セル化バッファの読み出しを行う。
【０２９２】
又、この読み出し処理に応じて、次の待ち行列位置の計算を行い、多元テーブルの更新を行い、同時にセル化テーブルの更新を行う。  セル化テーブルからのデータの読み出しの際は、セル化準備が完了したセルから読み出すこと、セル化テーブルへのデータの書込みと読み出しのタイミングが逆転しないように制御する。
【０２９３】
図２０で、セル化バッファ読み出し制御用のカウンタクロックＦＲ＃とＴＳ＃が６４ｋｂｐｓ呼の場合と、多元呼の場合で発生ルールが異なり、とくに多元呼の場合には、ＡＴＭセル組み立ての都度発生するオフセットの違いを吸収する為に、セル化テーブルから読み出しポインタによってオフセットデータを得て読み出し開始位置相当のアドレスクロックの値をその都度変えながら読み出し動作を行っている。
【０２９４】
次に、ＣＳＩが１となり、ＳＴＭフレームのフレーム同期位置を示すポインタ情報を送らなければならない場合の処置について説明する。
【０２９５】
この場合は、ＡＴＭセルのペイロード部分は、ＣＳＩ＝１の指示情報を受けて、ＳＴＭフレームのフレーム同期位置情報を送る必要がある為に、通常は、ペイロードとして、４７バイト使っているのに対して、１バイト分がポインタ情報として使われる。この為、ＡＴＭセルのペイロードデータ数は４６バイトとなる。
【０２９６】
この場合は、ＡＴＭセルの組立準備が完了するＳＴＭフレーム番号は、早めになるが、そのＳＴＭフレーム番号は、式（２）のペイロード数４７の数値を４６に置き換えることによって、簡単に計算の修正が可能となる。
【０２９７】
又、セル化スロットで対応するタイムスロットに対するセル化テーブルを読みに行って、ＣＳＩ＝１のフラグが設定されたことを確認した場合は、セル化バッファからデータを読み出す際には、読み出しポインタから４６バイト分だけのデータをペイロードデータとして読み出すようにする。
【０２９８】
このようにして、ＣＳＩ＝１に対応して、ペイロードデータが４６バイトになる場合でも、回路や処理のアルゴリズムを変更することなく、制御パラメータを変更するだけで、簡単に対応が可能となる。
【０２９９】
以上、本発明のＡＴＭセル組立装置について、詳細な説明を行った。
２．次に、本発明のＡＴＭセル分解装置について説明する。
【０３００】
図５の本発明のＡＴＭセル分解装置の構成に加え、図２１の６４ｋｂｐｓ呼に対する本発明のセル分解処理の概要、図２２の１２８ｋｂｐｓ呼に対する本発明のセル分解処理の概要、図２３の本発明のセル分解用バッファの構成、図２４の書込制御テーブルの構成、図２５の書込シーケンス例、図２６の読出シーケンス例を基に説明を行う。
【０３０１】
図５の本発明のセル分解装置の構成で概要を説明した如く、本発明のセル分解装置に置いては、図２１、図２２に示す如く、ＡＴＭペイロードを、６４ｋｂｐｓ呼の場合には、ＳＴＭフレーム番号順に１バイトずつ、１２８ｋｂｐｓ呼の場合には、ＳＴＭフレーム周期毎に２バイト分ずつ連続するタイムスロットに割り当てて分解していけば良い。        図２１では、ＶＰＩ、ＶＣＩで指定されるアドレス値のＡＴＭセルを、ＳＴＭフレームのタイムスロット５番の位置に分解している例を示す。同じく、図２２は多元数＝２の多元呼を、ＳＴＭフレームの連続するタイムスロット５番と６番の位置に分解している例を示す。
【０３０２】
多元呼の場合は、一般的にはＮバイトの固まりで、ＳＴＭフレーム毎の、連続するＮケのタイムロットに、ＡＴＭセルのペイロードデータの分解が行われる。
【０３０３】
図２３のセル分解用バッファの構成に示す如く、ＳＴＭフレームに対応して付けたアドレス番号は、０〜１２７の周期の値を持ち、ＡＴＭセル化バッファの倍の大きさを持たせている。
【０３０４】
これは、遅延ゆらぎ吸収を配慮した為である。各データ格納領域は、８ビットに必要に応じてパリティビットを付加したデータを蓄積する。
【０３０５】
また、タイムスロット番号は、各ＳＴＭフレーム番号毎に、０〜２０４７の値が付与されているが、実際にこの内、０〜２０１５迄のアドレスが使われる。
【０３０６】
６４ｋｂｐｓ呼の場合には、各ＳＴＭフレーム毎に、１バイトのデータが、ＡＴＭセルから読み出され、書き込まれる。書込みを行うタイムスロット番号は、書込み制御テーブルから得られる。
【０３０７】
多元呼の場合には、先頭のＴＳ番号のアドレスから連続して、多元数分の連続したアドレスに書込みを行う。この時、書込み制御部は、制御テーブルから得た先頭ＴＳ番号と多元数から書き込むべきバッファアドレスを特定して書込みを行う。
【０３０８】
他方、ＳＴＭ側の読み出し処理は、書込み側とは独立に、常に、一定周期で行われている。すなわち、１２５μｓのＳＴＭフレーム毎に１フレーム分のデータが、ＡＴＭセル分解用バッファからＴＳ番号の順に読み出される。
【０３０９】
ＳＴＭフレーム内の処理は、サイクリックに、ＳＴＭフレームクロックとＴＳクロックをカウントアップさせながらデータの読み出しを行うだけで良い。
【０３１０】
他方、ＡＴＭセルは、一般的に網内でのトラフィックの輻輳度合によって、同じパス上を情報が伝達されても、パス利用時の待ち合わせ時間の揺らぎによる遅延揺らぎを持っている。
【０３１１】
この結果、ＳＴＭフレーム側は、常に、一定の周期で、データの読み出しを行っているのに対して、ＡＴＭセルの到着の遅延揺らぎによって振られる時間で、ＡＴＭセル分解用バッファへの書込みが行われることになる。
【０３１２】
従って、この揺らぎを考慮して書込みと読み出しタイミングが逆転しないようにタイムマージンを確保するために、図２３に示す如く、ＳＴＭフレーム組み立て側の読み出し開始時刻を、遅延ゆらぎがない場合にＡＴＭセルの分解を行うために使う書込み用に使うフレームクロックＦＲ＃の書込み開始時間に対して、読み出しに使うＳＴＭフレーム側の読み出しのフレームクロックの開始時間位置を余裕時間τだけ遅らせることとする。図２３の例では、τ＝１２５μｓ×３＝３７５μｓの場合が例示されている。これは、逆に、読み出し側を基準とした場合には、読み出し側のフレームクロックに対して、τ時間分だけ、早いフレームクロックを使ってデータの書込みを行うことを意味する。
【０３１３】
図２４に書込み制御テーブルの構成を示す。
【０３１４】
図２４で、各制御データは、ＶＰＩ／ＶＣＩの組からきまる各通信チャネル毎にテーブルとして保持されている。又、括弧内の数字は、必要ビット数を示す。
【０３１５】
ＡＴＭ入力セルのＶＰＩ／ＶＣＩは、ＳＴＭフレームのチャネル番号即ちＴＳ番号に１対１に対応しており、入力セルのＶＰＩ／ＶＣＩ毎に、以下のパラメータを格納する。各パラメータはそれぞれ下記の意味を有する。
ＥＮ：呼設定情報（ＥＮ＝１：呼設定あり、ＥＮ＝０：呼設定なし）
Ｎ：多元数（Ｎ＝１: ６４ｋｂｐｓ呼、Ｎ＝２: １２８ｋｂｐｓ）
ＴＴＳ：先頭タイムスロット
ＴＡＵ：遅延揺らぎ吸収値（例：ＴＡＵ＝２の時、２ＳＴＭフレーム分即ち２５０μｓ分の揺らぎ吸収が可能。又、τ＝ＴＡＵ＋１と定義する）
ＦＣＡ：第一セル到着情報（０：第１セル未到着、１：第１セル到着）
このフラグ情報を使って、最初のＡＴＭセルの到着を検知し、ＡＴＭセルの分解開始の最初のアドレス位置設定を通じて、ＡＴＭセルの遅延揺らぎに対するマージン設定を行う。
ＬＣＡ：ＡＴＭセルが最終セルであることを指示する。これによって、セル分解終了処理の準備及び終了処理を行う。通常は０の値を取り、通信終了時に交換機側からの設定情報によって１に設定され、終了処理と同時に０に戻される。
ＦＲ  ：書込ポインタ1 で、当該ＡＴＭセルのペイロード分解データをＡＴＭセル分解バッファに書き込む場合の最初の書込み開始位置のフレーム番号をさすポインタ情報で多元呼の場合に書込ポインタ２と組み合わせて使う。
ＴＳ  ：書込ポインタ２で、当該ＡＴＭセルのペイロード分解データをＡＴＭセル分解バッファに書き込む場合の最初の書込み開始位置のタイムスロット番号をさすポインタ情報で、多元呼の場合だけ使用し、書込ポインタ１とセットで使われる。
ＦＲＬ：最終セルに対する最終ＳＴＭフレーム番号。データ書き込みの終了ポインタ情報
ここで、書込ポインタ２のＴＳは、ＡＴＭセルの分解毎に、タイムスロットの読み出し開始位置情報がずれるのを示しており、絶対数として表示しているが、セル化バッファからの読み出しの場合と同様に基準点即ち先頭のタイムスロットＴＳからの相対値として定義することも可能である。
【０３１６】
書込ポインタ２は、多元呼の場合、読み出しポインタと同様の理由で、ＡＴＭセルのペイロード数４７のデータを多元数ずつ、各ＳＴＭフレームに分解して行った場合に、発生する書込開始位置のずれを次のＡＴＭセル分解開始時の為に示す。
【０３１７】
通信が開始され、呼が設定された直後の時点では、ＥＮ、Ｎ、ＴＴＳ、ＴＡＵがマイクロプロセッサ等によって書込み制御テーブルに書き込まれる。
【０３１８】
図２５は、書込みシーケンスの例を示している。
【０３１９】
図２５で、ＷＤは書込済バイト数、ＷＦＤはＳＴＭフレーム内の書込済バイト数、ＴＴＳは、多元呼のＳＴＭフレーム内の先頭のタイムスロット番号、ＷＦＲは書込時のＳＴＭフレーム番号、ＷＴＳは書込時のタイムスロット番号を示す。
【０３２０】
呼設定直後に到着する第１セルと、第２セル目以降とで処理ルールが異なる。
【０３２１】
第１セル目では、遅延揺らぎ吸収の為、τ＝ＴＡＵ＋１だけ読み出しのＳＴＭフレーム側に対して前にずらしたフレーム位置から書込みを行う。この時の書込み開始のアドレスは、タイムスロットの先頭位置である。
【０３２２】
ここで、τの式が＋１の意味は、揺らぎ吸収値ＴＡＵまで最悪ＡＴＭセル到着の遅延揺らぎが発生しても尚１ＳＴＭフレーム分の余裕をみることを意味している。
【０３２３】
この第１セルの分解が終わった時点で、書込み終了位置のアドレスの次のアドレスを、次の書込み時の書込み開始ポインタ情報として、制御テーブルにおける、当該ＡＴＭセルのアドレスＶＰＩ／ＶＣＩに対応したタイムスロット番号のアドレスへ書き込む。
【０３２４】
第２セル以降は、上記の第１セル分解処理に引き続いて、第１セルの分解が終了したアドレスの次のアドレスから同じようにしてセルの分解が行われる。
【０３２５】
図２５の左側のシーケンスは、通信開始直後の呼の設定が行われる場合に、遅延揺らぎ吸収の為に、第１セルの分解を行う場合の最初の書込み開始点を読み出しフレームに対して、τ＝ＴＡＵ＋１分のフレームだけ先行した位置から、バッファに書込みを開始することを意味している。又、タイムスロットの開始位置は、当該、多元呼のＳＴＭフレームの開始位置に相当する。
【０３２６】
図２５の右側のシーケンスは、４７バイトのデータを、各ＳＴＭフレーム毎に多元数分ずつ書込み処理を行い、その処理を繰り返して、必要なＳＴＭフレーム分のデータ書込み処理を行う時の処理手順を示す。第２セルの終了直後のアドレスの次のアドレスを同様にして、次のセル分解時の分解開始位置アドレスとして制御テーブルの更新を行う。以下、同様のサイクルを最後まで行う。
【０３２７】
図２６は、ＳＴＭ側の読み出しシーケンスを示す。ＳＴＭフレームの周期クロックＲＦＲ、タイムスロットカウンタクロックＲＴＳ順に、データの読み出し処理が行われることを示す。
【０３２８】
ここで、ＲＦＲは０〜１２７の値をとり巡回し、ＲＴＳは０〜２４２９の値を巡回している。ＲＴＳの内、実際にＳＴＭデータとして使われるのは、ＳＴＭフレームのタイムスロット分の０〜２０１５である。
【０３２９】
この後、ＳＴＭセクションヘッダデータとの結合が行われ、ＳＴＭフレームデータとしてＳＴＭ網側に送出される。
【０３３０】
以上、説明した如く、本発明のＡＴＭセル分解装置に置いては、書込み側ではアドレス変換の為のメモリアクセス及び高速メモリが不要となり、装置の小型化、経済化、低電力化に適したＡＴＭセル分解装置の実現が可能となる。
【０３３１】
最後に、本発明の拡張発明について、補足して説明を行う。
【０３３２】
即ち、以上の説明では、説明の複雑化をさける為に、リアルタイム性を要求される通信呼としては、音声を中心とする６４ｋｂｐｓ呼即ち多元数１の場合だけを想定して説明を行った。
【０３３３】
しかし、近年、インターネットのマルチメディア応用が進展するにつれ、動画放送や動画像通信などの６４ｋｂｐｓ以上の多元速度の通信呼でリアルタイム性を要求する場合が見受けられるようになって来た。
【０３３４】
移動通信の分野でも、Ｗ−ＣＤＭＡを使った動画像等を含む６４ｋｂｐｓ以上の高速のデジタル通信サービスが予定されている。
【０３３５】
そこで、本発明を拡張して、このような多元数Ｎが１以上の多元呼で音声に加えて動画像等のリアルタイム性の要求される多元呼に対しても、本発明を拡張して適用することができることを説明する。
【０３３６】
本拡張発明は、とくに、多元数が２〜３程度の多元数が余り大きくない多元呼で、多元数１の６４ｋｂｐｓ呼に比べて、相対的な改善効果が大きな場合に、適用した場合にとくに効果が大きい。
【０３３７】
本発明では、課題を解決する手段の説明で簡単にふれた如く、ＡＴＭセル組立装置に置いて、リアルタイム性の要求されるＮ＞１の多元呼に対するセル組立を行う場合に、多元数１の場合の考え方をそのまま拡張して適用する。
【０３３８】
即ち、他のリアルタイム性を必要としない多元呼用に割り当てられたセルロットに対しては、セルスロットは、全ての多元呼が共用して使う形とし、多元テーブルで待ち行列を作っている先頭の多元呼から順に、ＡＴＭセル組立・送出を行っている。
【０３３９】
しかし、リアルタイム性を要求される多元呼に対しては、当該セルスロットに対応するセル化テーブルにリアルタイム要求のフラグが立てられた多元呼の場合には、当該セルスロットは、６４ｋｂｐｓ呼の場合と同様に、当該多元呼が占有して使う形とする。
【０３４０】
即ち、リアルタイム通信の要求のあった多元呼に対するＳＴＭフレームの多元数個の隣接したタイムスロットの通信データは、当該タイムスロットに１対１に対応した多元数個の連続するセルスロットを使って、ＡＴＭセルの組立・送出を行う。
【０３４１】
このようにする事によって、本発明の基本構成と考え方を変更することなく、リアルタイム性を要求する多元呼に対しても、対応が可能となる。
【０３４２】
但し、本拡張発明は、多元数が大きな場合はセルのバースト発生が大きくなる為に適用上の制約がある。
【０３４３】
図２７のセル化テーブルの拡張構成に、上記で説明した、リアルタイム性要求フラグＲを追加したセル化テーブルの構成をしめす。
【０３４４】
チャネルデータに、リアルタイム性を要求するフラグビットＲが追加されている。この情報は、交換機側からの信号情報として得られ、対応する多元呼のチャネル（タイムスロット）に相当する番号のアドレスのセル化テーブル値として設定される。通常の多元呼に大しては、Ｒ＝０であり、リアルタイム性を要求する多元呼に対しては、Ｒ＝１に設定される。
【０３４５】
これによって、多元呼即ちＮ＞１の場合で、Ｒ＝１の通信呼が到来した場合には、多元呼であっても、６４ｋｂｐｓ呼の場合と同様に考えて、ＳＴＭフレームのタイムスロットと対応するセル化基本フレーム上のセルスロットの関係を１対１に対応付けて、ＡＴＭセル組立送出を行う。
【０３４６】
セルスロットが他の多元呼と共用して使われないで、リアルタイム性を要求する特定の多元呼が専有して使う点が異なるが、セル化バッファへのデータの書き込みや読みだしのルールは、通常の多元呼の場合と同じである。
【０３４７】
従って、読みだしポインタの設定や更新も多元呼の場合と同じルールで行われる。
【０３４８】
図２８のリアルタイム呼への拡張を考慮したセル化バッファへの書き込みと読出手順の詳細フロー図に示す如く、セル化スロットに対応するタイムスロットに多元呼（Ｎ＞１）であってリアルタイム性の要求がある（Ｒ＝１）の呼に対しては、６４ｋｂｐｓ呼と同様に、当該セルスロットを、対応するタイムスロットを使って送られてきたリアルタイム性を要求する多元呼が専有してＡＴＭセルの組立・送出を行う。
【０３４９】
尚、ＡＴＭセル分解装置に関しては、必ずＳＴＭフレームの周期データに復元される為、ＡＴＭセル組立を行う場合の如くリアルタイム性保持の工夫はとくに必要なく、他のＮ＞１の多元呼の場合と同様にして、ＡＴＭセルの分解を行えば良く、とくに、拡張変更を行わなくても、本発明をそのまま、適用すれば良い。
【０３５０】
本拡張発明は、とくに、多元数が余り大きくならないＮ＝２〜３程度の範囲で適用して、ＡＴＭ網側へのバースト発生の影響も少なく抑え、リアルタイム性保証による動画像通信などへの適用効果をあげることができる。
【０３５１】
【発明の効果】
本発明のＡＴＭセル組立・分解装置によって、高速メモリを不要とし、メモリ規模を削減し、ＡＴＭセル組立時の相互衝突回避の複雑な処理を不要とし、かつ、多元呼に対しては同一の多元呼に対するＡＴＭセルのバースト的発生を抑え、ＡＴＭ網に対する効果的な負荷分散を達成する、ＬＳＩ化に適した装置の実現が可能となり、その適用効果は大きい。
【図面の簡単な説明】
【図１】  本発明のＡＴＭセル組立装置の原理構成図である。
【図２】  本発明のＳＴＭフレームとセル化基本フレームの関係である。
【図３】  本発明のＳＴＭフレームのタイムスロットとセル化バッファとセルスロットの対応関係である。
【図４】  本発明のＡＴＭセル組立の基本手順である。
【図５】  本発明のＡＴＭセル分解装置の構成である。
【図６】  本発明のＡＴＭセル分解の基本手順である。
【図７】  セル化バッファの構成である。
【図８】  セル化テーブルの構成である。
【図９】  多元テーブルの構成である。
【図１０】  多元チェーン情報の更新例である。
【図１１】  本発明のＡＴＭセル組立の詳細フロー図である。
【図１２】  ６４ｋｂｐｓ呼対応セル化バッファの書き込みと読み出しイメージである。
【図１３】  セル化バッファへの多元呼の書き込みと読み出しイメージである。
【図１４】  多元数Ｎとセル組立準備完了時点のＳＴＭフレーム番号シーケンスの計算例である。
【図１５】  多元数とセル化バッファアドレス待ち行列例である。
【図１６】  通信開始直後の手順図である。
【図１７】  第２セル以降の組立手順図である。
【図１８】  通信終了時の手順図である。
【図１９】  セル化バッファへの書き込みと読み出し手順の詳細フロー図である。
【図２０】  本発明のＡＴＭセル組立装置の機能情報関連図である。
【図２１】  ６４ｋｂｐｓ呼に対する本発明のセル分解処理の概要である。
【図２２】  １２８ｋｂｐｓ呼に対する本発明のセル分解処理の概要である
【図２３】  本発明のセル分解用バッファの構成である。
【図２４】  書込制御テーブルの構成である。
【図２５】  書込シーケンス例である。
【図２６】  読出シーケンス例である。
【図２７】  セル化テーブルの拡張構成である。
【図２８】  多元リアルタイム呼への拡張を考慮したセル化バッファへの書込みと読出手順の詳細フロー図である。
【図２９】  ＳＴＭ網とＡＴＭ網を相互接続する為のＡＴＭセル組立・分解装置である。
【図３０】  本発明のＡＴＭセル組立・分解装置と適用分野の対応である。
【図３１】  ＳＤＨの多重化ハイアラーキである。
【図３２】  ＳＴＭ１のフレーム構成である。
【図３３】  ＡＴＭ網内のＡＡＬ１対応ＡＴＭセルの構成である。
【図３４】  ６４ｋｂｐｓ呼を対象としたＡＡＬ１用ＡＴＭセル組立・分解の仕組みである。
【図３５】  従来のＡＴＭセル組立装置の構成である。
【図３６】  従来のＡＴＭセル組立装置におけるセル組立の説明図である。
【図３７】  従来の多元呼データに対するＡＴＭセル組立である。
【図３８】  従来技術によるＳＴＭ多元呼データのセル化バッファへの書込手順フロー図である。
【図３９】  従来構成によるセル化バッファへの書込の仕組みである。
【図４０】  従来のＡＴＭセル分解装置の構成例である。
【図１】
0004164943.tif 000002
【図２】
0004164943.tif 000003
【図３】
0004164943.tif 000004
【図４】
0004164943.tif 000005
【図５】
0004164943.tif 000006
【図６】
0004164943.tif 000007
【図７】
0004164943.tif 000008
【図８】
0004164943.tif 000009
【図９】
0004164943.tif 000010
【図１０】
0004164943.tif 000011
【図１１】
0004164943.tif 000012
【図１２】
0004164943.tif 000013
【図１３】
0004164943.tif 000014
【図１４】
0004164943.tif 000015
【図１５】
0004164943.tif 000016
【図１６】
0004164943.tif 000017
【図１７】
0004164943.tif 000018
【図１８】
0004164943.tif 000019
【図１９】
0004164943.tif 000020
【図２０】
0004164943.tif 000021
【図２１】
0004164943.tif 000022
【図２２】
0004164943.tif 000023
【図２３】
0004164943.tif 000024
【図２４】
0004164943.tif 000025
【図２５】
0004164943.tif 000026
【図２６】
0004164943.tif 000027
【図２７】
0004164943.tif 000028
【図２８】
0004164943.tif 000029
【図２９】
0004164943.tif 000030
【図３０】
0004164943.tif 000031
【図３１】
0004164943.tif 000032
【図３２】
0004164943.tif 000033
【図３３】
0004164943.tif 000034
【図３４】
0004164943.tif 000035
【図３５】
0004164943.tif 000036
【図３６】
0004164943.tif 000037
【図３７】
0004164943.tif 000038
【図３８】
0004164943.tif 000039
【図３９】
0004164943.tif 000040
【図４０】
0004164943.tif 000041