(57)【特許請求の範囲】
【請求項１】
互いに一定のビット数を有する複数のパラレルデジタルデータを直列に配列されてなる１１２５ライン方式シリアルデジタル信号と、この１１２５ライン方式シリアルデジタル信号に比して低周波数となり、同じく互いに一定のビット数を有する複数のパラレルデジタルデータを直列に配列されてなる５２５ライン方式シリアルデジタル信号との切り換えを行なう信号切換装置において、
前記１１２５ライン方式シリアルデジタル信号の単位パラレルデジタルデータ中のビット数と同数の出力端を有し、前記１１２５ライン方式シリアルデジタル信号を入力して、前記単位パラレルデジタルデータ中の複数ビットのデータを時分割し、この時分割された複数ビットのデータをそれぞれ前記ビット数分の出力端から同時に出力することにより、第１のパラレルデジタル信号に変換する第１の信号変換手段と、
この第１の信号変換手段により出力された前記第１のパラレルデジタル信号を互いに異なる成分となる成分ブロック列に時分割し、この時分割された成分ブロック列に対して各成分ブロック毎にシリアル化した後、各成分別に同時出力することにより、第２のパラレルデジタル信号に変換する第２の信号変換手段と、
少なくとも前記５２５ライン方式シリアルデジタル信号で特定した周波数で信号切換可能なクロスポイント部を有し、前記１１２５ライン方式シリアルデジタル信号の信号入力時に、前記第２の信号変換手段から出力される第２のパラレルデジタル信号を前記クロスポイント部に通して出力し、前記５２５ライン方式シリアルデジタル信号の信号入力時に、前記５２５ライン方式シリアルデジタル信号を前記クロスポイント部に通して出力するように切り換える信号切換手段と、
１１２５ライン方式用のＰ(パラレル)／Ｓ（シリアル）変換器と、５２５ライン方式用のＰ／Ｓ変換器とを有し、前記１１２５ライン方式シリアルデジタル信号の信号入力時に、前記信号切換手段から出力される前記第２のパラレルデジタル信号を、前記１１２５ライン方式用のＰ／Ｓ変換器にて入力時の前記１１２５ライン方式シリアルデジタル信号に復元するとともに、前記５２５ライン方式用のＰ／Ｓ変換器にて５２５ライン方式の黒味信号を出力し、前記５２５ライン方式シリアルデジタル信号の信号入力時に、前記信号切換手段から出力される５２５ライン方式シリアルデジタル信号を前記５２５ライン方式用のＰ／Ｓ変換器にて出力するとともに、前記１１２５ライン方式用のＰ／Ｓ変換器にて５２５ライン方式の黒味信号を出力する出力手段とを具備してなることを特徴とする信号切換装置。
【請求項２】
前記第２の信号変換手段は、前記１１２５ライン方式シリアルデジタル信号がＰb，Ｙc，Ｐr，Ｙoの４種の成分ブロックから成る場合に、前記第１の信号変換手段により出力された前記第１のパラレルデジタル信号を４つの成分ブロック列Ｐb，Ｙc，Ｐr，Ｙoに時分割し、この時分割された４つの成分ブロック列Ｐb，Ｙc，Ｐr，Ｙoに対して各成分ブロック毎にシリアル化した後、各成分別に同時出力する手段を有してなることを特徴とする請求項１記載の信号切換装置。
【請求項３】
前記５２５ライン方式シリアルデジタル信号は、５２５／６０コンポーネントシリアルデジタル信号であることを特徴とする請求項１記載の信号切換装置。
【請求項４】
前記５２５ライン方式シリアルデジタル信号は、４ｆｓｃコンポジットシリアルデジタル信号であることを特徴とする請求項１記載の信号切換装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、１１２５ライン方式シリアルデジタル信号と５２５ライン方式シリアルデジタル信号との２つの方式に切換可能な信号切換装置に関する。
【０００２】
【従来の技術】
一般の放送システムにおいては、１１２５ライン方式テレビジョン放送と、５２５ライン方式テレビジョン放送との両方の放送が可能である。ところで、近年では、デジタル信号処理技術がめざましく進歩し、それに伴いデジタル放送の開始に向けて放送システムの開発が盛んに行なわれるようになってきている。そして、デジタル放送が開始されると、１１２５ライン方式テレビジョン／５２５ライン方式テレビジョン混在放送が可能となる。
【０００３】
そこで、放送システムとしては、１１２５ライン方式テレビジョン放送と５２５ライン方式テレビジョン放送とをそれぞれ専用のクロスポイント装置を使用して別々に信号処理を行なっていたのを、１つのクロスポイント装置を使用し、１１２５ライン方式テレビジョン放送時及び５２５ライン方式テレビジョン放送時に応じて信号切換を行なうシステムが要望されている。
【０００４】
ところが、上記１１２５ライン方式テレビジョン放送による１１２５ライン方式シリアルデジタル信号は、その周波数が１．５ＧＨｚであり、このため、クロスポイント装置にリクロッカー等を備えなければならない。すると、クロスポイント装置が非常に高価なものとなり、さらに、消費電力が大きくなってしまうという不都合が生じることになる。また、１．５ＧＨｚの電気的なクロスポイント装置は、製造の際にも、特殊作業が必要となる。
【０００５】
【発明が解決しようとする課題】
以上のように、上記放送システムでは、１１２５ライン方式用と５２５ライン方式用と別々にクロスポイント装置を持つことは、設備費が高くなり、また、１１２５ライン方式用のクロスポイント装置は消費電力が大きくなるという不都合を有している。
【０００６】
この発明は、１１２５ライン方式シリアルデジタル信号と５２５ライン方式シリアルデジタル信号とでクロスポイント装置を共用でき、これにより装置の低価格化及び低消費電力化を図り得る信号切換処理装置を提供することにある。
【０００７】
【課題を解決するための手段】
この発明は、互いに一定のビット数を有する複数のパラレルデジタルデータを直列に配列されてなる１１２５ライン方式シリアルデジタル信号と、この１１２５ライン方式シリアルデジタル信号に比して低周波数となり、同じく互いに一定のビット数を有する複数のパラレルデジタルデータを直列に配列されてなる５２５ライン方式シリアルデジタル信号との切り換えを行なう信号切換装置を対象にしている。
【０００８】
そして、上記目的を達成するために、１１２５ライン方式シリアルデジタル信号の単位パラレルデジタルデータ中のビット数と同数の出力端を有し、１１２５ライン方式シリアルデジタル信号を入力して、単位パラレルデジタルデータ中の複数ビットのデータを時分割し、この時分割された複数ビットのデータ列をそれぞれビット数分の出力端から同時に出力することにより、第１のパラレルデジタル信号に変換する第１の信号変換手段と、この第１の信号変換手段により出力された第１のパラレルデジタル信号を互いに異なる成分となる成分ブロック列に時分割し、この時分割された成分ブロック列に対して各成分ブロック毎にシリアル化した後、各成分別に同時出力することにより、第２のパラレルデジタル信号に変換する第２の信号変換手段と、少なくとも前記５２５ライン方式シリアルデジタル信号で特定した周波数で信号切換可能なクロスポイント部を有し、前記１１２５ライン方式シリアルデジタル信号の信号入力時に、前記第２の信号変換手段から出力される第２のパラレルデジタル信号を前記クロスポイント部に通して出力し、前記５２５ライン方式シリアルデジタル信号の信号入力時に、前記５２５ライン方式シリアルデジタル信号を前記クロスポイント部に通して出力するように切り換える信号切換手段とを備えるようにしている。
【０００９】
この構成によれば、まず、１１２５ライン方式シリアルデジタル信号に対し、その単位パラレルデジタルデータ中の複数ビットのデータを時分割して第１のパラレルデジタル信号に変換し、さらに、この第１のパラレルデジタル信号に対して、互いに異なる成分となる成分ブロック列に時分割して、この時分割された成分ブロック列に対して各成分ブロック毎にシリアル化した後、各成分別に同時出力することにより第２のパラレルデジタル信号に変換するようにしている。
【００１０】
この結果、５２５ライン方式シリアルデジタル信号で特定した周波数で信号切換可能なクロスポイント部を１個用いて、１１２５ライン方式シリアルデジタル信号の信号入力時に、第２のパラレルデジタル信号をクロスポイント部に通して出力するようにすれば、このクロスポイント部を１１２５ライン方式シリアルデジタル信号と５２５ライン方式シリアルデジタル信号とで共用でき、信号切換も容易となる。また、クロスポイント部を５２５ライン方式の５２５／６０コンポーネントまたは４ｆｓｃコンポジットシリアルデジタル信号で特定される周波数の近傍で動作するように製造すれば従来の安価なデバイスを用いて製造できるので、装置全体の低価格化及び低消費電力化を図ることが可能となる。
【００１１】
【発明の実施の形態】
以下、この発明の実施の形態を図面を参照して詳細に説明する。
まず、この発明の一実施の形態における１１２５ライン方式シリアルデジタル信号に対して信号変換を行なう動作を図１及び図２を参照して説明する。なお、図１は、信号変換を実行する分離装置の回路構成を示し、図２は、信号変換の動作を示す信号タイミングを示している。
【００１２】
すなわち、図１における入力端子１１に入力された１１２５ライン方式シリアルデジタル信号は、図２（ａ）に示すように、例えばＰb ，Ｙc ，Ｐr ，Ｙo の４成分ブロックを時間方向（図２中では矢印方向）に直列に配列して成り、それぞれのブロック内に例えば１０ビット分のデータを直列に配置している。そして、この１１２５ライン方式シリアルデジタル信号は、その単位ブロック内の１０ビット分の出力端を有したＳ／Ｐ（シリアル／パラレル）変換器１２に供給される。
【００１３】
Ｓ／Ｐ変換器１２は、入力された１１２５ライン方式シリアルデジタル信号を、図２（ｂ）に示すように、その単位ブロック内の１０ビット分のデータを時分割して並列に配列し、この１０ビットのデータをそれぞれ１０ビット分の出力端から同時に出力することにより、入力時の１０分の１の周波数となるパラレルデジタル信号に変換する。この場合の周波数は、入力時が１．５ＧＨｚであるので、１５０ＭＨｚとなる。
【００１４】
さらに、このパラレルデジタル信号は、４個の出力端を有する分離回路１３に供給される。分離回路１３は、入力されたパラレルデジタル信号を、図２（ｃ）に示すように、４種の成分ブロックＰb ，Ｙc ，Ｐr ，Ｙo の信号列に時分割し、この時分割された４成分ブロックの信号列を各成分別に同時出力する。このとき、各出力信号の周波数は、入力時の４０分の１の周波数３７ＭＨｚとなる。
【００１５】
そして、分離回路１３から出力された４つの信号Ｐb ，Ｙc ，Ｐr ，Ｙo は、Ｐ／Ｓ変換器１４によって、各成分ブロック毎にシリアル化されることにより再度３７０ＭＨｚのシリアル信号に変換され、４個の出力端子を有する出力部１５により取り出される。
【００１６】
図３は、この発明の一実施の形態における１１２５ライン方式シリアルデジタル信号と５２５ライン方式シリアルデジタル信号とをそれぞれ導出するような複合装置の回路構成の一例を示している。
【００１７】
図３において、図中符号２１は４個の入力端子を有する入力部で、１１２５ライン方式シリアルデジタル信号の信号入力時に、１１２５ライン方式シリアルデジタル信号を構成する成分ブロックであるＰｂ，Ｙc ，Ｐr ，Ｙo 信号が供給される。そして、これらＰｂ，Ｙc ，Ｐr ，Ｙo 信号は、Ｓ／Ｐ変換器２２でそれぞれパラレルデジタル信号に変換される。これら複数のパラレルデジタル信号は、複合回路２３にて１１２５ライン方式フォーマットに変換され、Ｐ／Ｓ変換器２４にて入力時の１１２５ライン方式シリアルデジタル信号に復元され、以後出力端子２５から取り出される。
【００１８】
一方、５２５ライン方式シリアルデジタル信号の信号入力時において、入力部２１に入力される４本の５２５ライン方式シリアルデジタル信号は、Ｓ／Ｐ変換器２２にてそれぞれパラレルデジタル信号に変換され、Ｐ／Ｓ変換器２６にて再度４本の５２５ライン方式シリアルデジタル信号に戻されて出力端子２７から取り出される。
【００１９】
なお、Ｐ／Ｓ変換器２４は、５２５ライン方式シリアルデジタル信号処理時において、１１２５ライン方式の黒味信号を強制的に出力端子２５に出力し、Ｐ／Ｓ変換器２６は、１１２５ライン方式シリアルデジタル信号処理時において、５２５ライン方式の黒味信号を強制的に出力端子２７に出力する。
【００２０】
また、上記５２５ライン方式シリアルデジタル信号は、アスペクト比４：３のときに周波数が２７０ＭＨｚとなり、アスペクト比１６：９のときに周波数が３６０ＭＨｚとなる。
【００２１】
図４は、この発明の一実施の形態として１１２５ライン方式シリアルデジタル信号と５２５ライン方式シリアルデジタル信号とに対して信号切換を行なうために、上記図１の分離装置及び上記図３の複合装置を使用した信号切換装置の回路構成の一例を示している。
【００２２】
図４において、１１２５ライン方式シリアルデジタル信号は、入力部３１に入力される。この入力部３１は、ｎ個の入力端子３１１〜３１ｎを有しており、これらｎ個の入力端子３１１〜３１ｎはｎ個の分離装置（３３１〜３３ｎ）３３にそれぞれ接続されている。また、ｎ個の分離装置（３３１〜３３ｎ）３３は、それぞれ４個の出力端を有しており、これら４個の出力端はクロスポイント装置３４にそれぞれ接続されている。
【００２３】
そして、上記入力部３１からクロスポイント装置３４に至る動作について説明すると、入力部３１に入力される１１２５ライン方式シリアルデジタル信号は、分離装置３３にて、その単位パラレルデジタルデータ中の１０ビット分のデータを時分割されて、この１０ビット分のデータが同時に出力されるパラレルデジタル信号に変換される。そして、パラレルデジタル信号は、4 成分ブロックの信号列Ｐb ，Ｙc ，Ｐr ，Ｙo に時分割されて、以後、各成分ブロック毎にシリアル化されて、各成分ブロック別にクロスポイント装置３４に供給される。このような動作は、ｎ本の１１２５ライン方式シリアルデジタル信号に対して行われる。
【００２４】
上記クロスポイント装置３４は、互いにチャンネルが異なる４ｎ本の５２５ライン方式シリアルデジタル信号をそれぞれ入力する４ｎ個の入力端子を持つ入力部３５を接続しているため、その入力端を１１２５ライン方式シリアルデジタル信号の本数と５２５ライン方式シリアルデジタル信号の本数とを合わせた５ｎ個有しており、それに対する出力端を４ｎ個有しており、５２５ライン方式シリアルデジタル信号の周波数近傍で信号切換を行なう装置である。すなわち、クロスポイント装置３４は、１１２５ライン方式シリアルデジタル信号の信号処理時に、ｎ個の分離装置（３３１〜３３ｎ）３３から出力される信号Ｐb ，Ｙc ，Ｐr ，Ｙo を同時に通して出力し、５２５ライン方式シリアルデジタル信号の信号処理時に、入力部３５から供給される５２５ライン方式シリアルデジタル信号を直接通して出力するように切り換える。
【００２５】
次に、クロスポイント装置３４の出力側について説明する。
クロスポイント装置３４の４ｎ個の出力端は、ｎ個の複合装置（３６１〜３６ｎ）３６にそれぞれ対応して接続されている。これらｎ個の複合装置（３６１〜３６ｎ）３６は、それぞれ４個の入力端と５個の出力端とを有している。そして、ｎ個の複合装置（３６１〜３６ｎ）３６の出力端は、出力部３７の５ｎ個の出力端子にそれぞれ対応するように接続されている。
【００２６】
ここで、クロスポイント装置３４から出力部３７に至る動作について説明すると、１１２５ライン方式シリアルデジタル信号処理時に、クロスポイント装置３４から導出された信号Ｐb ，Ｙc ，Ｐr ，Ｙo は、ｎ個の複合装置（３６１〜３６ｎ）３６のうちの１つに供給されて、入力時の１１２５ライン方式シリアルデジタル信号に復元されて後、出力部３７内の対応する５個の出力端子のうちの１つから取り出される。なお、このような信号処理は、クロスポイント装置３４から導出される４ｎ系統の信号に対しても行われる。
【００２７】
また、５２５ライン方式シリアルデジタル信号処理時において、クロスポイント装置３４から導出された４系統の５２５ライン方式シリアルデジタル信号は、ｎ個の複合装置（３６１〜３６ｎ）３６のうちの１つをそのまま通過した後、出力部３７内の対応する５個のうちの４つから取り出される。なお、このような信号処理は、クロスポイント装置３４から導出される４ｎ系統の５２５ライン方式シリアルデジタル信号に対しても行われる。
【００２８】
したがって、上記実施の形態によれば、まず、１．５ＧＨｚの１１２５ライン方式シリアルデジタル信号に対し、分離装置３３にてその単位パラレルデジタルデータ中の１０ビット分のデータを時分割して、この１０ビット分のデータに同時に出力する１５０ＭＨｚのパラレルデジタル信号に変換し、さらに、このパラレルデジタル信号に対して、互いに異なる成分となる４成分ブロックの信号列Ｐb ，Ｙc ，Ｐr ，Ｙo に時分割して、この時分割された４成分ブロック列Ｐb ，Ｙc ，Ｐr ，Ｙo に対して各成分ブロック毎にシリアル化した後、各成分ブロック別に同時出力することにより、分離装置３３の出力Ｐb ，Ｙc ，Ｐr ，Ｙo がそれぞれ５２５ライン方式シリアルデジタル信号で特定した周波数近傍の３７０ＭＨｚとなる。
【００２９】
このため、５２５ライン方式シリアルデジタル信号で特定される周波数で信号切換可能なクロスポイント装置３４を１個用いて、１１２５ライン方式シリアルデジタル信号の信号処理時に、分離装置３３により与えられる４成分ブロックの信号Ｐb ，Ｙc ，Ｐr ，Ｙo をクロスポイント装置３４に同時に通して出力するようにすれば、このクロスポイント装置３４を１１２５ライン方式シリアルデジタル信号と５２５ライン方式シリアルデジタル信号とで共用でき、信号切換も容易となる。また、クロスポイント装置３４を５２５ライン方式シリアルデジタル信号で特定される周波数帯域用に合わせて製造すれば従来の安価なデバイスを用いて製造できるので、装置全体の低価格化及び装置により使用される電力の低消費電力化を図ることが可能となる。
【００３０】
なお、上記実施の形態では、５２５ライン方式シリアルデジタル信号として５２５／６０コンポーネントシリアルデジタル信号の例で説明しているが、この他に、４ｆｓｃコンポジットシリアルデジタル信号であっても実施できることはもちろんのことである。
【００３１】
また、この発明は、上記実施の形態の範囲に必ずしも限定されるものではなく、その他この発明の要旨を逸脱しない範囲で種々変形して実施できることはもちろんのことである。
【００３２】
【発明の効果】
以上詳述したようにこの発明によれば、１１２５ライン方式シリアルデジタル信号と５２５ライン方式シリアルデジタル信号とでクロスポイント装置を共用でき、これにより装置の低価格化及び低消費電力化を図り得る信号切換装置を提供することができる。
【図面の簡単な説明】
【図１】この発明の一実施の形態における１１２５ライン方式シリアルデジタル信号に対して信号変換を行なう分離装置の回路構成の一例を示す図。
【図２】同実施の形態における上記図１の分離装置の信号変換の動作を示す信号タイミングを示す図。
【図３】同実施の形態における１１２５ライン方式シリアルデジタル信号と通常の５２５ライン方式シリアルデジタル信号とに対して信号変換を行なう複合装置の回路構成の一例を示す図。
【図４】同実施の形態における１１２５ライン方式シリアルデジタル信号と５２５ライン方式シリアルデジタル信号との信号切換を行なう信号切換装置の構成の一例を示す図。
【符号の説明】
１２，２２…Ｓ／Ｐ変換器、
１３…分離回路、
１４，２４，２６…Ｐ／Ｓ変換器、
２３…複合回路、
３１，３５…入力部、
３３…分離装置、
３４…クロスポイント装置、
３６…複合装置、
３７…出力部。
【図１】
0004112707.tif 000002
【図２】
0004112707.tif 000003
【図３】
0004112707.tif 000004
【図４】
0004112707.tif 000005