(57)【特許請求の範囲】
【請求項１】
等電位法を用いて、抵抗交差点アレイをなすメモリ・セルの抵抗状態を読み取るメモリ・セル読み取り方法であって、
積分コンデンサを、当該積分コンデンサに接続された積分コンデンサ充電用スイッチを用いてＶＤＤ電圧まで充電するステップと、
前記積分コンデンサが出力端に接続され、選択されたメモリ・セルを交差する線が入力端に接続される直接注入電荷増幅器の入力電圧を、前記直接注入電荷増幅器の入力端と接続されたスイッチを用いてアレイ電圧までプル・アップするステップと、
前記入力電圧がアレイ電圧までプル・アップされた後に、前記積分コンデンサおよび直接注入電荷増幅器を用いて前記選択されたメモリ・セルの抵抗状態を検知するステップと、
を含み、
前記抵抗状態を検知するステップは、検知電流を積分する前記積分コンデンサのコンデンサ積分時間から前記抵抗状態を判定することを特徴とするメモリ・セル読み取り方法。
【請求項２】
抵抗交差点アレイをなすメモリ・セルと、
等電位法を用いて、前記アレイ内の選択されたメモリ・セルの抵抗状態を検知するための積分コンデンサおよび当該積分コンデンサが出力端に接続され、前記選択されたメモリ・セルを交差する線が入力端に接続される直接注入電荷増幅器と、
前記積分コンデンサに接続され、前記積分コンデンサをＶＤＤ電圧まで充電するための積分コンデンサ充電用スイッチと、
前記直接注入電荷増幅器の入力端に接続され、前記直接注入電荷増幅器への入力電圧をアレイ電圧までプル・アップするためのスイッチと、
検知電流を積分する前記積分コンデンサのコンデンサ積分時間に従い、前記選択されたメモリ・セルの抵抗状態を判定するための回路と、
を含むことを特徴とする情報記憶デバイス。
【請求項３】
等電位法を用いて、選択されたメモリ・セルを交差する線に動作電位を印加し、および選択されなかったメモリ・セルを交差する線にも前記動作電位と等しい電位を印加し、抵抗交差点アレイをなすメモリ・セル上で読み取り動作を行うメモリ・セル読み取り回路であって、
前記選択されたメモリ・セルの抵抗状態を検知するための積分コンデンサおよび当該積分コンデンサが出力端に接続され、前記選択されたメモリ・セルを交差する線が入力端に接続される直接注入電荷増幅器と、
前記積分コンデンサに接続され、前記積分コンデンサをＶＤＤ電圧まで充電するための積分コンデンサ充電用スイッチと、
前記積分コンデンサおよび直接注入電荷増幅器よりも低いインピーダンスを有し、読み取り動作の開始時に前記直接注入電荷増幅器の入力端に接続され、前記直接注入電荷増幅器への入力電圧をアレイ電圧までプル・アップするためのスイッチと、
を含み、
検知電流を積分する前記積分コンデンサのコンデンサ積分時間から前記抵抗状態を判定することを特徴とするメモリ・セル読み取り回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、データ記憶デバイスに関するものである。特に、本発明は、抵抗交差点アレイをなすメモリ・セルを含むデータ記憶デバイス、及び、前記アレイ内のメモリ・セルの抵抗状態を検知するための方法及び装置に関するものである。
【０００２】
【従来の技術】
磁気ランダム・アクセス・メモリ（magnetic random access memory：以下、「ＭＲＡＭ」と呼ぶ）は、データ記憶のために検討されている不揮発性薄膜メモリである。典型的なＭＲＡＭ素子は、メモリ・セル・アレイを含んでいる。語線（word line）が、メモリ・セルの行に沿って延び、ビット線（bit line）が、メモリ・セルの列に沿って延びている。各メモリ・セルは、語線及びビット線の交差点に配置されている。
【０００３】
ＭＲＡＭメモリ・セルは、スピン依存トンネル（spin dependent tunneling：以下、「ＳＤＴ」と呼ぶ）接合を基礎とすることができる。典型的なＳＤＴ接合は、スピン強磁性層とセンス強磁性層とこれらの強磁性層間に挟まれた絶縁トンネル障壁とを備えている。ＳＤＴ接合の磁化配向を平行（論理「０」）または逆平行（論理「１」）にする磁界を加えることによって、ＳＤＴ接合に論理値を書き込むことができる。強磁性層のスピン分極の相対的な配向及び大きさによって、ＳＤＴ接合の抵抗状態（ＲまたはＲ＋△Ｒ）が決まる。
【０００４】
ポリマ・メモリ（polymer memory）は、データ記憶のために検討されている別の不揮発性薄膜メモリである。ポリマ・メモリは、語線がメモリ・セルの行に沿って延び、ビット線がメモリ・セルの列に沿って延びているメモリ・セル・アレイも含んでいる。ポリマ・メモリ・セルは、有極導電性ポリマ分子（polar conductive polymer molecule）に基づくメモリ素子を含んでいる。データは、ポリマ分子における「永久的分極（permanent polarization）」として記憶される（データが「永久磁気モーメント」として記憶されるＳＤＴ接合とは対照的に）。ポリマ・メモリ素子は、電界を印加することによって書き込むことができる。ポリマ・メモリ素子の抵抗状態（ＲまたはＲ＋△Ｒ）は、ポリマ分子の分極配向によって決まる。
【０００５】
薄膜メモリ素子に記憶されている論理値は、メモリ素子の抵抗状態を検知することによって読み取ることができる。選択メモリ・セルの読み取り操作中に、選択されたメモリ・セルと交差するビット線に動作電位を印加し、選択されたメモリ・セルと交差する語線にグラウンド電位を印加することができる。従って、選択されたメモリ・セルのメモリ素子を通じてセンス電流（sense current）が流れる。このセンス電流によって、メモリ素子の抵抗状態が示される。
【０００６】
しかし、アレイ内のメモリ・セルは、多くの平行経路によって互いに結合されている。ある交差点において認められる抵抗は、他の行及び列においてメモリ・セルの抵抗と平行な交差点でのメモリ・セルの抵抗に等しい。これに関して、メモリ・セル・アレイは、交差点抵抗ネットワーク（cross point resistor network）として特性を表すことができる。
【０００７】
回り込み電流（sneak path current）がセンス電流を不明瞭にしないように、選択されなかった線（例えば、選択されなかったビット線）の部分集合には、等しい動作電位が印加される。この「等電位法（equipotential method）」によって、回り込み電流を阻止するためにダイオードまたはスイッチを用いなくても、センス電流を確実に読み取ることができる。「等電位」法は２０００年３月３日に提出された譲受人の米国特許出願第０９／５６４，３０８号公報に開示されており、これを引用することにより本明細書の一部をなすものとする。
【０００８】
【発明が解決しようとする課題】
本発明の目的は、メモリ・セルの抵抗状態を検知するための時間量を低減することにある。
【０００９】
【課題を解決するための手段】
本発明の一態様によれば、等電位法を用いて、抵抗交差点アレイをなすメモリ・セルの抵抗状態を読み取るメモリ・セル読み取り方法であって、積分コンデンサを、当該積分コンデンサに接続された積分コンデンサ充電用スイッチを用いてＶＤＤ電圧まで充電するステップと、前記積分コンデンサが出力端に接続され、選択されたメモリ・セルを交差する線が入力端に接続される直接注入電荷増幅器の入力電圧を、前記直接注入電荷増幅器の入力端と接続されたスイッチを用いてアレイ電圧までプル・アップするステップと、前記入力電圧がアレイ電圧までプル・アップされた後に、前記積分コンデンサおよび直接注入電荷増幅器を用いて前記選択されたメモリ・セルの抵抗状態を検知するステップと、を含み、前記抵抗状態を検知するステップは、検知電流を積分する前記積分コンデンサのコンデンサ積分時間から前記抵抗状態を判定する。
【００１０】
本発明の他の態様及び利点については、本発明の原理を例示した添付図面に関連してなされる下記の詳細な説明から明らかになるであろう。
【００１１】
【発明の実施の形態】
例証のために図面に示すように、本発明は、メモリ・セル・アレイと、選択されたメモリ・セルの抵抗状態を確実に検知するための少なくとも１つのセンス・アンプとを含む情報記憶デバイスによって具現化される。選択されたメモリ・セルに対する読み取り操作中に、センス・アンプは、選択されたビット線に動作電位を印加し、選択されなかった語線及びビット線の部分集合に等電位を印加する。選択されたメモリ・セルの抵抗状態を検知する前に、センス・アンプの入力は、強制的に既知の一定の状態にされる。選択されなかった線の部分集合を等電位にすることにより、選択されたメモリ・セルの読み取り操作に対する寄生電流による妨害を阻止することができる。強制的にセンス・アンプの入力を既知の一定の状態にすることにより、選択されたメモリ・セルの抵抗状態を検知するための時間が短縮される。
【００１２】
図１を参照すると、抵抗交差点アレイ１０をなすメモリ・セル１２を含む情報記憶デバイス８が例示されている。メモリ・セル１２は、行及び列をなすように構成されており、行はｘ方向に沿って延び、列はｙ方向に沿って延びている。装置８の説明を単純化するため、比較的に少数のメモリ・セル１２だけを示している。実際には、任意のサイズのアレイを利用することができる。
【００１３】
語線１４として機能するトレースが、メモリ・セル・アレイ１０の平面内の一方の側をｘ方向に沿って延びている。ビット線１６として機能するトレースが、メモリ・セル・アレイ１０の平面内のもう一方の側をｙ方向に沿って延びている。アレイ１０の各行毎に１つの語線１４と、アレイ１０の各列毎に１つのビット線１６とを設けることができる。各メモリ・セル１２は、対応する語線１４とビット線１６の交差点に配置されている。
【００１４】
メモリ・セル１２は、薄膜メモリ素子を含みうる。例えば、データは、メモリ素子に「永久磁気モーメント（permanent magnetic moment）」（ＭＲＡＭ技術の場合）または「永久分極」（ポリマ・メモリ技術の場合）として記憶することができる。磁気メモリ素子は、語線１４及びビット線１６を介して磁界を加えることによって書き込むことができ、一方、ポリマ・メモリ素子は、語線１４及びビット線１６を介して電界を印加することによって書き込むことができる。ＭＲＡＭメモリ素子の抵抗（ＲまたはＲ＋△Ｒ）は自由層(free layer)の磁化の配向によって決まり、一方、ポリマ・メモリ素子の抵抗（ＲまたはＲ＋△Ｒ）はポリマ分子の分極の配向によって決まる。
【００１５】
装置８は、行復号回路１８も含んでいる。読み取り操作中に、行復号回路１８は、定アレイ電圧（Ｖｓ）またはグラウンド電位を語線１４に印加することができる。定アレイ電圧（Ｖｓ）は、外部回路によって供給することができる。
【００１６】
記憶デバイス８は、読み取り操作中に選択されたメモリ・セル１２の抵抗状態を検知するための読み取り回路と、書き込み操作中に選択されたメモリ・セル１２の磁化に配向を施すための書き込み回路とをさらに含んでいる。読み取り回路は、ほぼ全体が２０で表示されている。書き込み回路は、記憶デバイス８の説明を単純化するため示されていない。
【００１７】
読み取り回路２０は、複数のステアリング回路２２及びセンス・アンプ２４を含んでいる。複数ビット線１６が、各ステアリング回路２２に接続されている。各ステアリング回路２２は、動作電位源またはセンス・アンプ２４に各ビット線１６を接続することが可能な１組のスイッチを含んでいる。センス・アンプ２４の出力は、データ・レジスタ２６に供給され、装置８のＩ／Ｏパッド２８に結合される。
【００１８】
読み取り回路２０は、複数のプル・アップ・トランジスタ３０もさらに含んでいる。選択されたメモリ・セル１２に対する読み取り操作中、プル・アップ・トランジスタ３０は、センス・アンプ２４の入力電圧（Ｖin）をプル・アップする。入力電圧（Ｖin）は、アレイ電圧（Ｖs）までプル・アップされる。そして、センス・アンプ２４は、選択されたメモリ・セル１２の抵抗状態を検知する。プル・アップ・トランジスタ３０は、センス・アンプの入力をアレイ電圧（Ｖｉｎ）までプル・アップすることによって、センス・アンプの入力を強制的に既知の一定条件にする。図２〜図６に関連して後述のように、センス・アンプの入力を強制的に既知の一定条件にすることによって、読み取り操作の実施時間が短縮される。
【００１９】
記憶デバイス８は、アドレス・ストローブ信号（strobe signal：以下、「ＳＴＲ」と呼ぶ）と、読み取り操作の「整定（settle）」及び「積分（integration）」段階を制御する積分制御信号（integrator control signal：以下、「ＩＮＴ」と呼ぶ）と、センス・アンプ２４のリセットとプリセットと起動と記憶とを制御する信号（以下、「ＳＡ」と呼ぶ）と、センス・アンプ２４の動作に関連したプル・アップ・トランジスタ３０の順序づけを制御する信号（以下、「ＰＵ」と呼ぶ）とを発生する制御回路３２も含んでいる。制御回路３２は、読み取り及び書き込み操作を制御するための他の信号を発生する。制御回路３２は、メモリ・セル・アレイ１０に近い状態マシンとして実施することができる。代わりに、外部メモリ・コントローラによって、制御信号を発生することもできる。
【００２０】
図４は、直接注入電荷増幅器５２及び積分コンデンサ５４を含む典型的なセンス・アンプ２４を示す。電荷増幅器５２及びコンデンサ５４を選択されたビット線に結合するステアリング回路スイッチ５６は、第１のスイッチ５６と呼ぶことにする。センス・アンプ２４の一部をなす第２のスイッチ５８は、コンデンサ５４をＶDD電圧の供給源に結合する。
【００２１】
第１のスイッチ５６を閉じると選択されたビット線がセンス・アンプ２４に接続され、第２のスイッチ５８を閉じるとコンデンサ５４がＶDD電圧まで充電される。プル・アップ・トランジスタ３０にパルスを生じさせると、センス・アンプの入力が、アレイ電圧（Ｖs）まで充電される。
【００２２】
図２及び図３をさらに参照すると、直接注入電荷増幅器５２及び積分コンデンサ５４を利用して、選択されたメモリ・セルの読み取り操作中に、アレイ１０に等電位を印加する方法が例示されている。読み取り操作の開始時に、選択された語線１４をグラウンド電位に接続し（アドレス選択ストローブ信号ＳＴＲによって、語線アドレスがセットされる）、選択されたビット線１６を直接注入電荷増幅器５２の入力に接続し、選択されなかった線の部分集合をアレイ電圧（Ｖs）に接続することによって、アドレスが選択される（ブロック１００）。選択されなかった線に印加される電圧（Ｖs）は、選択されたビット線に印加される電圧と同じ大きさを備えている。従って、回り込み電流によって、センス電流が妨害されることはない。
【００２３】
次に、直接注入電荷増幅器５２の出力をＶDDに接続することによって、整定段階（settle phase）が開始される（ブロック１０２）。整定段階の開始直後に、制御信号ＰＵ（ブロック１０４）によって、プル・アップ・トランジスタ３０がパルスを生じさせられる。プル・アップ・トランジスタ３０はインピーダンスが低いので、選択ビット線１６及び直接注入電荷増幅器５２の入力電圧（Ｖin）は急速にアレイ電圧（Ｖs）まで充電される。従って、既知の初期状態が選択されたビット線１６に適用される。
【００２４】
プル・アップ・トランジスタ３０をオフにすると、選択されたビット線電圧は、直接注入電荷増幅器のオフセット・パラメータによって決まる動作電圧まで減衰する。直接注入電荷増幅器５２は、選択されたビット線１６に調整された電圧を印加する。
【００２５】
センス・アンプ２４における全ての電圧及び電流の過渡状態を極めて低いレベルまで整定させるため、待機時間（Ｗ１）が課せられる（ブロック１０６）。直接注入電荷増幅器５２が理想的でありオフセットがない場合には、センス電流は、すぐに安定してすぐに検知することができる。しかし、実際には、直接注入電荷増幅器５２にはオフセットがある。このオフセットによって、センス電流に過渡状態が生じる。これらの過渡状態は、センス電流の検知前に整定させるのが望ましい。
【００２６】
過渡状態が整定されると積分段階が開始される。しかし、積分段階の開始直前に、制御信号によって、センス増幅器２４のリセットとプリセットと起動とを行う。
【００２７】
次に、図５をもう一度参照する。センス電流を用いて積分コンデンサ５４に放電させることによって、積分段階が開始される（ブロック１０８）。積分コンデンサ５４の電圧（Ｖcap）は、選択されたメモリ・セル１２の抵抗によって決まる速度で減衰する。コンデンサ電圧（Ｖcap）の降下は、選択されたメモリ・セル１２が大きい抵抗（Ｒ＋△Ｒ）を有する場合には遅くなり、選択されたメモリ・セル１２が小さい抵抗（Ｒ）を有する場合には速くなる。
【００２８】
コンデンサ電圧（Ｖcap）が基準電圧（Ｖt）まで減衰する時間を測定し（ブロック１１０）、その測定時間としきい値とを比較する（ブロック１１２）。第１のコンパレータ６０によって、コンデンサ電圧（Ｖcap）としきい値電圧（Ｖt）とを比較する。選択されたメモリ・セル１２の抵抗状態、したがって、選択されたメモリ・セル１２の論理値は、しきい値電圧（Ｖt）に達する時間に従って判定することができる。
【００２９】
例えば、第２のコンパレータ６２によって、第１のコンパレータ６０の出力と、特定の時間に高から低に（あるいはその逆に）遷移するクロック・パルス（以下、「ＣＰ」と呼ぶ）とを比較することができる。第２のコンパレータ６２は、データ・レジスタ２６にデータ信号（以下、「ＤＡＴ」と呼ぶ）を供給する。コンデンサ電圧（Ｖcap）が、クロック・パルスＣＰの遷移前に、しきい値電圧（Ｖt）未満にまで降下すると、ＤＡＴによって、小さいセル抵抗（Ｒ）に対応する論理値（実線で示された）が表示される。コンデンサ電圧（Ｖcap）が、クロック・パルスの遷移後に、しきい値電圧（Ｖt）未満にまで降下すると、ＤＡＴによって、大きいセル抵抗（Ｒ＋△Ｒ）に対応する論理値（点線で示された）が得られる。
【００３０】
しきい値電圧（Ｖt）は、ＶDD電圧より低いが、アレイ電圧（Ｖs）より高いｄｃ電圧とすることができる。すなわち、Ｖs＜Ｖt＜ＶDDである。クロック・パルス（ＣＰ）の遷移は、大きい抵抗状態の第１のスイッチングしきい値時間（Ｔ1）と小さい抵抗状態の第２のスイッチングしきい値時間（Ｔ2）の間の時間（Ｔ0）において生じることができる。しきい値電圧（Ｖt）及びクロック・パルス（ＣＰ）は、外部基準回路（external reference circuit）によって発生することができる。
【００３１】
図６は、４つの読み取り操作におけるコンデンサ電圧（Ｖcap）及びセンス・アンプの入力電圧（Ｖin）を示す。各読み取り操作中、センス電流の積分前に、プル・アップ・トランジスタ３０がパルスを生じさせられる（制御信号ＰＵによって）。プル・アップ・トランジスタ３０は、有限持続時間にわたってパルスを生じさせられるが、その有限持続時間は、過渡状態が整定する時間より短い。例えば、有限持続時間は、整定時間の１０％とすることができる。
【００３２】
第１の読み取り操作が大きい抵抗状態を有する選択されたメモリ・セルに対して実施され、第２の読み取り操作が小さい抵抗状態を有する選択されたメモリ・セルに対して実施され、第３の読み取り操作が短い積分時間にわたって実施され、第４の読み取り操作が長い積分時間にわたって実施される。各読み取り操作毎に、センス・アンプの入力は同じ電圧から開始される。
【００３３】
プル・アップ・トランジスタ３０がない場合には、「整定」段階（settle phase）の開始時における初期状態によって、「整定」段階の持続時間が決まる。短い積分時間及び大きい抵抗値が検知されると、通常、電荷増幅器５２が線形モードにおいて作動し、電荷増幅器５２の電圧が飽和レベル以上になる。その結果、「整定」段階は短くなる。長い積分時間及び小さい抵抗値が検知されると、電荷増幅器が飽和して動作する初期状態になる。その結果、「整定」段階は長くなる。
【００３４】
しかしながら、プル・アップ・トランジスタ３０を用いると、４つの読み取り操作のすべてが、センス・アンプ入力において同じ電圧で開始される。結果として、それぞれの４つの読み取り操作は、「整定」段階が短くなる。
【００３５】
図７Ａ及び図７Ｂは、等電位法によって、回り込み電流による読み取り操作の妨害を阻止する方法を示す。図７Ａは、メモリ・セル・アレイ１０の電気的同等物を示す。選択されたメモリ・セルは、第１の抵抗器１２ａによって表され、選択されなかったメモリ・セルは、第２と第３と第４との抵抗器１２ｂと１２ｃと１２ｄとによって表される。第２の抵抗器１２ｂは選択されたビット線に沿った選択されなかったメモリ・セルを表し、第３の抵抗器１２ｃは選択された語線に沿った選択されなかったメモリ・セルを表し、第４の抵抗器１２ｄは残りの選択されなかったメモリ・セルを表す。例えば、メモリ・セル１２の全てが、約Ｒの公称抵抗を有しており、アレイ１０が、ｎ行及びｍ列を備えている場合には、第２の抵抗器１２ｂの抵抗は約Ｒ／（ｎ−１）になり、第３の抵抗器１２ｃの抵抗は約Ｒ／（ｍ−１）になり、第４の抵抗器１２ｄの抵抗は約Ｒ／［（ｎ−１）（ｍ−１）］になる。
【００３６】
第１の抵抗器１２ａは、交差するビット線にアレイ電圧（Ｖs）を印加し、交差する語線にグラウンド電位を印加することによって選択することができる。従って、センス電流（Ｉs）が第１の抵抗器１２ａを流れる。しかし、第２と第３と第４との抵抗器１２ｂと１２ｃと１２ｄもアレイ電圧（Ｖs）とグラウンド電位との間に結合される。
【００３７】
読み取り操作中における回り込み電流の影響を低減するため、同じ動作電位Ｖb＝Ｖsが、選択されなかったビット線に印加される。Ｖb＝Ｖsの場合には、回り込み電流は、第２の抵抗器１２ｂ及び第４の抵抗器１２ｄを流れることができなくなり、第３の抵抗器１２ｃを流れる回り込み電流Ｓ３は、グラウンド電位に送られるので、センス電流（Ｉs）の妨害をすることはない。
【００３８】
代わりに、図７Ｂに示すように、回り込み電流の影響は、選択されなかった語線に同じ動作電位Ｖb＝Ｖsを印加することによって低減することができる。回り込み電流は、第２の抵抗器１２ｂを流れることができなくなる。第３の抵抗器１２ｃ及び第４の抵抗器１２ｄを流れる回り込み電流Ｓ３及びＳ４は、グラウンド電位に送られ、従って、センス電流（Ｉs）の妨害をすることはない。
【００３９】
従って、アレイ１０の選択されなかったビット線または語線に等電位を印加すると、センス電流（Ｉs）の不明瞭さをなくすか、または、軽減することができる。この結果、センス電流（Ｉs）、従って、選択されたメモリ・セルの抵抗状態が、確実に判定される。
【００４０】
このように、読み取り操作中に、メモリ・セルの抵抗状態を確実かつ迅速に検知することができる情報記憶デバイスを開示した。読み取り操作においてセンス電流が不明瞭にならないように、回り込み電流は阻止されるかまたは向きを直される。プル・アップ・トランジスタによって、読み取り毎に同じ初期状態で強制的に読み取り操作を開始する。初期状態は、メモリ・セルの抵抗状態とは関係なく迅速に実現される。センス・アンプの入力を迅速に引き上げ、一貫して同じ初期電圧で開始することによって、過渡状態が整定するのを待つ時間が短縮され、読み取り操作を実施する時間が短縮される。
【００４１】
センス・アンプは、特定のタイプに制限されるものではない。しかし、図４のセンス・アンプが望ましい。
【００４２】
基準電圧及び他の基準信号（例えば、しきい値）は、任意のいくつかの方法で発生させることができる。例えば、基準電圧は、単純な抵抗ネットワークをなすダミー・メモリ・セルによって発生させることができる。基準電圧発生の他の例は、２０００年６月２０日に提出された本件出願人の米国特許出願第０９／５９８，６７１号に記載されている。
【００４３】
抵抗交差点アレイをなすメモリ・セルは、特定のタイプのメモリ素子に制限されるものではない。例えば、ＭＲＡＭ素子には、巨大磁気抵抗（giant magnetoresistance：ＧＭＲ）メモリ素子を含みうる。
【００４４】
本発明は、上記において解説されて例示された特定の実施態様に制限されるものではない。その代わり、本発明は付属の請求項に従って解釈される。
【図面の簡単な説明】
【図１】本発明による情報記憶デバイスを示す概略図である。
【図２】図１の装置におけるメモリ・セルの読み取り方法を示す流れ図である。
【図３】図１の装置におけるメモリ・セルの読み取り方法を示す概略図である。
【図４】図１の装置の典型的なセンス・アンプを示す概略図である。
【図５】図４のハードウェア実施例によって読み取り操作中に発生する信号を示す概略図である。
【図６】一連の読み取り操作中におけるコンデンサ電圧及びセンス・アンプ入力電圧を示す概略図である。
【図７】Ａ及びＢは、図１に示す装置の抵抗交差点アレイの電気的同等物を流れるセンス電流及び回り込み電流を示す概略図である。
【符号の説明】
８  情報記憶デバイス
１０  抵抗交差点アレイ
１２  メモリ・セル
１４  語線
１６  ビット線
２４  センス・アンプ
３０  スイッチ
３２  制御回路
５２  電荷増幅器
【図１】
0004092093.tif 000002
【図２】
0004092093.tif 000003
【図３】
0004092093.tif 000004
【図４】
0004092093.tif 000005
【図５】
0004092093.tif 000006
【図６】
0004092093.tif 000007
【図７】
0004092093.tif 000008