(57)【特許請求の範囲】
【請求項１】
半導体基板上に一導電型コレクタ層及び反対導電型ベース層及び一導電型エミッタ層を積層形成する工程と、
次いで、前記一導電型エミッタ層をメサ化する工程と、
次いで、前記メサ化された一導電型エミッタ層の側方にベース電極引き出し部を前記反対導電型ベース層の表面から離隔する方向に持ち上げて屈曲した形状にする為の台座を形成する工程と、
次いで、前記ベース電極引き出し部を含むベース電極を形成する工程と、
次いで、前記台座及び前記ベース電極引き出し部下方の前記反対導電型ベース層を除去する工程と
が含まれてなることを特徴とする半導体装置の製造方法。
【請求項２】
反対導電型ベース層の除去に引き続いてベース電極引き出し部下方のコレクタ層を除去する工程
が含まれてなることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
半導体基板上に一導電型コレクタ層及び反対導電型ベース層及び一導電型エミッタ層を積層形成する工程と、
次いで、前記一導電型エミッタ層をエッチングしてメサ化すると共にそのメサの側方にベース電極引き出し部を前記反対導電型ベース層の表面から離隔する方向に持ち上げて屈曲した形状にする為の台座を同じ一導電型エミッタ層を利用して形成する工程と、
次いで、前記ベース電極引き出し部を含むベース電極を形成する工程と、
次いで、前記台座及び前記ベース電極引き出し部下方の少なくとも前記反対導電型ベース層を除去する工程と
が含まれてなることを特徴とする半導体装置の製造方法。
【請求項４】
台座の側面に順メサのなだらかな傾斜が付与されるエッチングを施すこと
を特徴とする請求項３記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、化合物半導体を用いたヘテロ接合バイポーラ・トランジスタ（ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ  ｂｉｐｏｌａｒ  ｔｒａｎｓｉｓｔｏｒ：ＨＢＴ）を含む半導体装置の製造方法の改良に関する。
【０００２】
現在、化合物半導体ＨＢＴ、なかでもＩｎＧａＡｓからなるベース層をもつＨＢＴ、例えば、ＩｎＰエミッタ層／ＩｎＧａＡｓベース層をもったＨＢＴ、或いは、ＩｎＡｌＡｓエミッタ層／ＩｎＧａＡｓベース層をもったＨＢＴなどが、その高速動作性の面で注目されている。
【０００３】
然しながら、素子間分離構造に起因して、寄生容量、特にベース・コレクタ容量ＣbCを小さくすることができず、高速動作性が妨げられているので、これを打開する必要があり、本発明では、その一手段を開示する。
【０００４】
【従来の技術】
通常、ＩｎＧａＡｓを材料とするベース層をもつＨＢＴでは、コレクタ・コンタクトの為のサブ・コレクタ層としてＩｎＧａＡｓ或いはＩｎＰを用いる為、例えばＡｌＧａＡｓエミッタ層／ＧａＡｓベース層、或いは、ＩｎＧａＰエミッタ層／ＧａＡｓベース層をもつＨＢＴのようにイオン注入に依ってサブ・コレクタ層を不活性化することができない。
【０００５】
従って、メサ・エッチングに依存した素子間分離構造を用いたものが主流になっていて、その為、寄生容量、特にベース・コレクタ容量Ｃbcを小さくすることができず、高速動作性能が犠牲になっていた。
【０００６】
このような問題を解消する為、ベース電極下の外部ベース領域の一部及びその下のコレクタ層をアンダ・カットした構造、即ち、ベース電極をマスクにして、ベース層及びコレクタ層をサイド・エッチングした構造をもつＨＢＴが知られている（要すれば、「ＩｎＡｌＡｓ／ＩｎＧａＡｓ−ＩｎＰ  ＨＢＴ：１９９７ＧａＡｓ  ＩＣ  Ｓｙｍｐｏｓｉｕｍ（ｐ．１４１）ＴＲＷ  Ｋ．Ｗ．Ｋｏｂａｙａｓｈｉ等」、「ＡｌＧａＡｓ／ＧａＡｓ  ＨＢＴ：１９９６  ＧａＡｓ  ＩＣ  Ｓｙｍｐｏｓｉｕｍ（ｐ．１６７）ＴＩ  Ｗ．Ｌｉｕ等」、「特開平９−３６１３１号公報」、「特開平７−２４５３１７号公報」、などを参照）。
【０００７】
また、ベース・コレクタ容量Ｃbcを低減する為、▲１▼  ベース電極引き出し部に於いて、ベース層の除去、絶縁膜の形成、コレクタ層並びにサブ・コレクタ層へのイオン注入に依る高抵抗化、また、▲２▼  外部ベース領域下へのイオン注入に依る外部コレクタ領域の高抵抗化、などを行なうことが知られている（要すれば、「特開平５−１９８５８６号公報」、を参照）。
【０００８】
図１４はベース電極下の外部ベース領域の一部及びその下のコレクタ層をアンダ・カットした構造を説明する為のＨＢＴを表す要部説明図であり、（Ａ）は要部平面を、（Ｂ）は線Ｘ−Ｘに沿う要部断面を、（Ｃ）は線Ｙ−Ｙに沿う要部断面をそれぞれ示している。
【０００９】
図に於いて、１はサブ・コレクタ層、２はコレクタ層、３はベース層、３Ａは真性ベース領域、３Ｂは外部ベース領域、４はエミッタ層、５はエミッタ・キャップ層、６はエミッタ電極、７はベース電極、７Ａはベース電極引き出し部、８はコレクタ電極、９は層間絶縁膜、９Ａは電極コンタクト・ホール、１０はエミッタ引き出し配線、１１はベース引き出し配線、１２はコレクタ引き出し配線をそれぞれ示している。
【００１０】
図１４（Ｃ）を見ると明らかであるが、破線で示してあるように、外部ベース領域３Ｂの一部及びその下のコレクタ層２の一部をベース電極７をマスクにサイド・エッチングして除去することで寄生容量の低減を図っている。
【００１１】
然しながら、このＨＢＴでは、ベース電極引き出し部７Ａに於ける寄生容量の低減について殆ど考慮していない。
【００１２】
即ち、前記したように、外部ベース領域３Ｂの一部及びその下のコレクタ層２の一部を除去する際、ベース電極引き出し部７Ａに於いても、同じようにサイド・エッチングが行なわれて、その一部は除去されるのであるが、ベース電極引き出し部７Ａに存在する各半導体層は、ベース電極７とベース引き出し配線１１とのコンタクト部分を支える働きはしているものの、その他には何等の役割も果たすことなく、寄生容量源になっているだけである。しかも、通常、ベース電極引き出し部７Ａは、電極コンタクト・ホール９Ａを形成する関係で、その近傍は拡大された構造になっているので、前記サイド・エッチングを行なっても、その深さは他と同じであって、殆どが残っている状態になってしまい、寄生容量の低減に寄与することろは少ない。
【００１３】
また、ベース電極引き出し部７Ａに於ける寄生容量を充分に低減させようとして、その部分の各半導体層を殆ど除去した場合、外部ベース領域３Ｂなども同様にサイド・エッチングされるから、ＨＢＴが正常に機能しないような状態になってしまう。これを回避する為には、外部ベース領域３Ｂの幅とベース電極引き出し部７Ａの幅と同じにすれば可能であろうが、面積を全体的に大きくしなければならず、高集積化の面で不利になる。
【００１４】
前記した問題は、図示説明した外部ベース領域３Ｂの一部及びその下のコレクタ層２の一部を除去する手段と類似の手段を採る従来のＨＢＴに共通して存在するところであり、また、ベース電極引き出し部に於いて、ベース層の除去、絶縁膜の形成、コレクタ層及びサブ・コレクタ層へのイオン注入に依る高抵抗化などを実施する特開平５−１９８５８６号公報に見られる手段をとることは、研究段階では別として、実用ベースに馴染まないほど製造工程が複雑化する。
【００１５】
【発明が解決しようとする課題】
簡単な工程で、ベース電極引き出し部に於けるベース層及びコレクタ層などの半導体部分を除去し、ベース・コレクタ容量Ｃbcを大きく低減させ、ＨＢＴの特性、特に、高速動作性を更に向上しようとする。
【００１６】
【課題を解決するための手段】
本発明では、ベース電極引き出し部に於いて、ベース電極とベース層とが接触しない構造、換言すると、ベース電極下にベース層やコレクタ層が存在しない構造とし、ベース・コレクタ容量Ｃbcを低減させることが基本になっていて、ベース電極とベース層とが接触しない構造を実現するには何通りかの手段がある。
【００１７】
図１は本発明を説明する為の原理的なＨＢＴの構造を表す要部切断側面図である。
【００１８】
図に於いて、２１はサブ・コレクタ層、２２はコレクタ層、２３はベース層、２４はエミッタ層、２５はエミッタ・キャップ層、２６はエミッタ電極、２７はベース電極、２７Ａはベース電極引き出し部、２８はコレクタ電極、２９はポリイミドからなる層間絶縁膜、３０はエミッタ引き出し配線、３１はベース引き出し配線、３２はコレクタ引き出し配線をそれぞれ示している。
【００１９】
図から明らかなように、ベース電極引き出し部２７Ａはベース層２３の表面から屈曲して持ち上がった形状をなし、また、その下方には、ベース層２３やコレクタ層２２は存在しない構造になっている。
【００２０】
このような構造を得るには、ベース電極２７を形成する際、ベース電極引き出し部２７Ａとなるべき部分の下にベース層２３の表面からベース電極引き出し部２７Ａを引き離す形状をもった構造物、即ち、台座を予め形成しておき、ベース電極２７を形成後、ベース・メサ・エッチングを行なう際に前記台座も除去すれば、図示のような形状が得られる。
【００２１】
その際、ベース電極引き出し部２７Ａの下に在るベース層２３の部分は、表面が露出されている為、サイド・エッチングなどの場合と異なり、多くの領域を容易且つ簡単に除去することができる。
【００２２】
前記台座は、ベース電極２７を形成する前の段階に於いて、絶縁膜で形成したり、ＩｎＰやＩｎＡｌＡｓからなるエミッタ層を利用して形成することも可能である。
【００２３】
図２は本発明を説明する為の原理的な別のＨＢＴの構造を表す要部切断側面図であり、図１に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つものとする。
【００２４】
図に於いて、３３は層間絶縁膜、３３Ａはベース電極引き出し部２７Ａの下に生成された空洞をそれぞれ示している。
【００２５】
このような構成を実現するには、コレクタ電極２８をコレクタ層２２と略同じ厚さに形成して、その後、層間絶縁膜３３を形成すれば、空洞３３Ａが生成されるものであり、空洞３３Ａ内の比誘電率（εr ）は１であるから、寄生容量の低減が可能になると共にベース電極引き出し部２７Ａの支持を強化することができる。層間絶縁膜３３に空洞３３Ａがなく、密実な状態であれば、ベース電極引き出し部２７Ａの支持強度は高められるが、寄生容量は増大する。
【００２６】
前記したところから、本発明に依る半導体装置の製造方法に於いては、
（１）
半導体基板（例えば基板２０）上に一導電型コレクタ層（例えばコレクタ層２２）及び反対導電型ベース層（例えばベース層２３）及び一導電型エミッタ層（例えばエミッタ層２４）を積層形成する工程と、次いで、前記一導電型エミッタ層をメサ化する工程と、次いで、前記メサ化された一導電型エミッタ層の側方にベース電極引き出し部（例えばベース電極引き出し部２７Ａ）を前記反対導電型ベース層の表面から離隔する方向に持ち上げて屈曲した形状にする為の台座（例えば台座４２Ａ）を形成する工程と、次いで、前記ベース電極引き出し部を含むベース電極（例えばベース電極２７）を形成する工程と、次いで、前記台座及び前記ベース電極引き出し部下方の前記反対導電型ベース層を除去する工程とが含まれてなることを特徴とするか、又は、
（２）
前記（１）に於いて、反対導電型ベース層の除去に引き続いてベース電極引き出し部下方のコレクタ層（例えばコレクタ層２２）を除去する工程が含まれてなることを特徴とするか、又は、
（３）
半導体基板（例えば基板２０）上に一導電型コレクタ層（例えばコレクタ層２２）及び反対導電型ベース層（例えばベース層２３）及び一導電型エミッタ層（例えばエミッタ層２４）を積層形成する工程と、次いで、前記一導電型エミッタ層をエッチングしてメサ化すると共にそのメサの側方にベース電極引き出し部（例えばベース電極引き出し部２７Ａ）を前記反対導電型ベース層の表面から離隔する方向に持ち上げて屈曲した形状にする為の台座（例えば台座４２Ａ）を同じ一導電型エミッタ層を利用して形成する工程と、次いで、前記ベース電極引き出し部を含むベース電極（例えばベース電極２７）を形成する工程と、次いで、前記台座及び前記ベース電極引き出し部下方の少なくとも前記反対導電型ベース層を除去する工程とが含まれてなることを特徴とするか、又は、
（４）
前記（３）に於いて、台座の側面に順メサのなだらかな傾斜が付与されるエッチングを施すことを特徴とする。
【００３４】
前記手段を採ることに依り、簡単な工程で、ベース引き出し部に於けるベース層及びコレクタ層などの半導体部分を除去し、ベース・コレクタ容量Ｃbcを大きく低減させ、ＨＢＴの特性、特に、高速動作性を更に向することができる。
【００３５】
因みに、本発明のＨＢＴでは除去されるベース電極引き出し部下方に於けるベース層及びコレクタ層が残っていると仮定した場合、比誘電率はＩｎＧａＡｓで約１３．９、ＩｎＰで約１２．４であるが、本発明の実施の形態に見られるように、当該部分を除去してからポリイミドからなる層間絶縁膜を埋め込んだ場合、比誘電率は約４であり、しかも、サブ・コレクタ層表面からの距離が（台座＋ベース層）の厚さ分が増加するから、寄生容量は更に低減される。
【００３６】
また、層間絶縁膜中に空洞が生成されるものに於いては、ベース・コレクタ容量Ｃbcが増加することなく、ベース電極引き出し部の支持強度を向上させることができるので、機械的に安定な構造を実現することができる。
【００３７】
この場合、ベース電極引き出し部の下方は一部が絶縁膜で覆われるが、大部分は中空状態であり、空気の比誘電率は１であるから、ＳｉＯ2 ＝３．９、ＳｉＯＮ＝約６、ＳｉＮ＝７．５などと比較すると著しく小さい。
【００３８】
【発明の実施の形態】
図３乃至図５は本発明に於ける一実施の形態を説明する為の工程要所に於けるＨＢＴを表す要部切断側面図である。
【００３９】
この実施の形態は、ベース層２３の表面からベース電極引き出し部２７Ａを引き離す為、絶縁物からなる台座を利用する例であり、以下、図を参照しつつ説明する。
【００４０】
図３（Ａ）参照
３−（１）
ＭＯＣＶＤ（ｍｅｔａｌｏｒｇａｎｉｃ  ｃｈｅｍｉｃａｌ  ｖａｐｏｕｒｄｅｐｏｓｉｔｉｏｎ）法を適用することに依り、基板２０上にサブ・コレクタ層２１、コレクタ層２２、ベース層２３、エミッタ層２４、エミッタ・キャップ層２５を成長させる。
【００４１】
ここで、各半導体部分に関する主要なデータを例示すると次の通りである。
（１）  基板２０について
材料：半絶縁性ＩｎＰ
（２）  サブ・コレクタ層２１について
材料：ｎ+ −ＩｎＧａＡｓ
不純物濃度：４×１０19〔cm-3〕
厚さ：４０００〔Å〕
（３）  コレクタ層２２について
材料：ｎ- −ＩｎＧａＡｓ
不純物濃度：１×１０17〔cm-3〕以下
厚さ：５０００〔Å〕
（４）  ベース層２３について
材料：ｐ+ −ＩｎＧａＡｓ
不純物濃度：４×１０19〔cm-3〕
厚さ：５００〔Å〕
（５）  エミッタ層２４について
材料：ｎ−ＩｎＰ
不純物濃度：４×１０17〔cm-3〕
厚さ：２０００〔Å〕
（６）  エミッタ・キャップ層２５について
材料：ｎ+ −ＩｎＧａＡｓ
不純物濃度：４×１０19〔cm-3〕
厚さ：１０００〔Å〕
【００４２】
３−（２）
リソグラフィ技術に於けるレジスト・プロセスを適用することに依り、エミッタ・キャップ層２５上にエミッタ形成予定部分を覆うレジスト膜４１を形成する。
【００４３】
３−（３）
エッチャントを例えばＨ3 ＰＯ4 ：Ｈ2 Ｏ2 ：Ｈ2 Ｏ＝１：１：５０（ＩｎＧａＡｓ用）及びＨＣｌ：Ｈ3 ＰＯ4 ＝１：５（ＩｎＰ用）とするウエット・エッチング法を適用することに依り、レジスト膜４１をマスクとしてエミッタ・キャップ層２５及びエミッタ層２４のメサ・エッチングを行なう。尚、図には、エミッタ・キャップ層２５がエッチングされた状態を示してある。
【００４４】
この場合のエッチングには、勿論、ドライ・エッチング法を適用することができる。
【００４５】
図３（Ｂ）参照
３−（４）
レジスト膜４１を除去してから、ＣＶＤ（ｃｈｅｍｉｃａｌ  ｖａｐｏｒｄｅｐｏｓｉｔｉｏｎ）法を適用することに依り、厚さ例えば１０００〔Å〕〜３０００〔Å〕のＳｉＯ2 からなる絶縁膜４２を形成する。尚、ＳｉＯ2 はＳｉＯＮなどに代替しても良い。
【００４６】
３−（５）
リソグラフィ技術に於けるレジスト・プロセスを適用することに依り、ベース電極引き出し部をベース層から引き離す構成を得る為の台座形成予定部分にレジスト膜４３を形成する。
【００４７】
図４（Ａ）参照
４−（１）
フッ酸或いは緩衝フッ酸をエッチャントとするウエット・エッチング法を適用することに依り、レジスト膜４３をマスクとして絶縁膜４２のエッチングを行なって台座４２Ａを形成する。
【００４８】
４−（２）
リソグラフィ技術に於けるレジスト・プロセス、真空蒸着法、リフト・オフ法を適用することに依り、Ｔｉ／Ｐｔ／Ａｕからなるエミッタ電極２６を形成し、次いで、同じ手段を用いてＴｉ／Ｐｔ／Ａｕからなるベース電極２７を形成する。尚、ベース電極２７には、ベース電極引き出し部２７Ａが一体になって含まれていることは云うまでもなく、また、ベース電極引き出し部２７Ａの下地、即ち、台座４２Ａは、ベース電極引き出し部２７Ａの範囲を越えて一部が表出されている。
【００４９】
この工程に於いて、エミッタ電極２６とベース電極２７の形成順序は逆にしても良く、また、材料も、前記の他にエミッタ電極２６としてＷＳｉを用いたり、ベース電極２７としてＷＳｉやＡｕＺｎ／Ａｕを用いることができる。
【００５０】
図４（Ｂ）参照
４−（３）
リソグラフィ技術に於けるレジスト・プロセスを適用することに依り、エミッタ領域を覆うレジスト膜４４を形成する。
【００５１】
４−（４）
エッチャントを緩衝フッ酸とするウエット・エッチング法を適用することに依り、台座４２Ａの全部及びベース層２３とコレクタ層２２の一部、即ち、図に網目で表示した部分を除去する。
【００５２】
図５（Ａ）参照
５−（１）
図５（Ａ）には、台座４２Ａの全部及びベース層２３とコレクタ層２２の一部が除去された状態が示され、これから明らかなように、ベース電極引き出し部２７Ａの下地は、ベース層２３は露出された表面からエッチングされる為、大きくアンダ・カットすることができる。
【００５３】
５−（２）
リソグラフィ技術に於けるレジスト・プロセス、真空蒸着法、リフト・オフ法を適用することに依り、ＡｕＧｅ／Ｎｉ／Ａｕからなるコレクタ電極２８を形成する。
【００５４】
５−（３）
この後、通常の技法を適用し、層間絶縁膜の形成、電極コンタクト・ホールの形成、引き出し配線の形成などを行なって、図１に見られるような構成のＨＢＴを完成させれば良い。
【００５５】
図５（Ｂ）は、前記工程５−（１）に於いて、台座４２Ａの全部及びベース層２３の一部を除去した状態で、リソグラフィ技術を適用し、コレクタ層２２の一部を除去してサブ・コレクタ層２１のコレクタ電極形成予定部分を表出させ、コレクタ電極２８を形成した例であり、このようにした場合、ベース層２３の一部は除去されるが、コレクタ層２２が大きく残っているので、寄生容量の低減度合いは少ないが、強度は大きいから、耐衝撃性は高くなる。
【００５６】
図６乃至図９は本発明の他の実施の形態を説明する為の工程要所に於けるＨＢＴを表す要部切断側面図である。尚、図１乃至図５に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つものとする。
【００５７】
この実施の形態は、ベース層２３の表面からベース電極引き出し部２７Ａを引き離す為、台座としてエミッタ層の一部を利用し、又、エミッタ電極に対してベース電極やコレクタ電極をセルフ・アライメント的に形成する例であり、以下、図を参照しつつ説明する。
【００５８】
図６（Ａ）参照
６−（１）
基板２０上にサブ・コレクタ層２１などの所要半導体層を形成する工程は、さきに説明した実施の形態と全く同じである。
【００５９】
リソグラフィ技術に於けるレジスト・プロセス、真空蒸着法、リフト・オフ法を適用することに依り、厚さが例えば２０００〔Å〕乃至４０００〔Å〕のＴｉ／Ｐｔ／Ａｕ或いはＷＳｉからなるエミッタ電極２６を形成する。尚、エミッタ電極２６の形成は、ウエット或いはドライのエッチング手段に依っても良い。
【００６０】
６−（２）
ウエット・エッチング法を適用することに依り、エミッタ電極２６をマスクとしてエミッタ・キャップ層２５のエッチングを行なう。
【００６１】
図６（Ｂ）参照
６−（３）
リソグラフィ技術に於けるレジスト・プロセスを適用することに依り、エミッタ層２４上のベース電極引き出し部の形成予定部分にレジスト膜４５を形成する。
【００６２】
６−（４）
ウエット・エッチング法を適用することに依り、レジスト膜４５及びエミッタ電極２６をマスクとしてエミッタ層２４のエッチングを行なって、エミッタ電極２６の直下に在るエミッタ層２４のメサ化及びベース電極引き出し部２７Ａをベース層２３の表面から屈曲して持ち上げる形状にする為の台座２４Ａを形成する。尚、このエッチングでは、ベース電極２７をセルフ・アライメント方法で形成する際の分離を容易にする為、若干のサイド・エッチングを加えることが望ましく、また、前記ウエット・エッチング法はドライ・エッチング法に代えても良い。
【００６３】
図７（Ａ）参照
７−（１）
レジスト膜４５を除去してから、真空蒸着法を適用することに依り、Ａｕ系或いは高融点金属系のベース電極材料膜を形成する。
【００６４】
図７（Ｂ）参照
７−（２）
リソグラフィ技術に於けるレジスト・プロセスを適用することに依り、ベース電極２７及びベース電極引き出し部２７Ａを含むベース電極パターンのレジスト膜４６を形成する。
【００６５】
７−（３）
イオン・ミリング法（Ａｕ系材料の場合）を適用することに依り、ベース電極材料膜のエッチングを行なってベース電極２７を形成する。尚、ベース電極材料膜が高融点金属系材料である場合には、エッチング手段としてＲＩＥ（ｒｅａｃｔｉｖｅ  ｉｏｎ  ｅｔｃｈｉｎｇ）法を適用すると良い。
【００６６】
ベース電極２７にはベース電極引き出し部２７Ａが含まれていることは他の実施の形態と同様であり、また、この場合も台座２４Ａは、ベース電極引き出し部２７Ａの範囲を越えて一部が表出されている。
【００６７】
７−（４）
レジスト膜４６を残したままの状態で、台座２４Ａの全部及びベース層２３とコレクタ層２２の一部、即ち、図に網目で表示した部分を除去する。
【００６８】
図８（Ａ）参照
８−（１）
図８（Ａ）には、台座２４Ａの全部及びベース層２３とコレクタ層２２の一部が除去された状態が示され、ベース電極引き出し部２７Ａの下地は、ベース層２３が露出された表面からエッチングされる為、大きなアンダ・カットが実現されている。
【００６９】
レジスト膜４６を残したままの状態で、真空蒸着法を適用することに依り、コレクタ電極材料膜を全面に形成する。尚、真空蒸着法はスパッタリング法に代替しても良い。
【００７０】
図８（Ｂ）参照
８−（２）
レジスト膜４６を溶解除去するリフト・オフ法を適用することに依り、レジスト膜４６上のコレクタ電極材料膜を除去する。
【００７１】
８−（３）
リソグラフィ技術に於けるレジスト・プロセスを適用することに依り、コレクタ電極パターンのレジスト膜４７を形成する。
【００７２】
図９参照
９−（１）
イオン・ミリング法或いはＲＩＥ法を適用することに依り、レジスト膜４７をマスクとしてコレクタ電極材料膜の不要部分を除去し、コレクタ電極２８を形成する。
【００７３】
９−（２）
引き続き、イオン・ミリングを継続し、サブ・コレクタ層２１のメサ化を行なう。
【００７４】
９−（３）
この後、レジスト膜４７を除去してから、通常の技法を適用し、層間絶縁膜の形成、電極コンタクト・ホールの形成、引き出し配線の形成を行なって、図１に見られるような構成のＨＢＴを完成させる。
【００７５】
このようにして完成されたＨＢＴでは、ベース電極２７などがセルフ・アライメント的に形成されることから、平面で見た占有面積を限界的に小さくすることが可能であり、寄生容量や寄生抵抗の低減に有効である。
【００７６】
図１０及び図１１は本発明の他の実施の形態を説明する為の工程要所に於けるＨＢＴを表す要部切断側面図である。尚、図１乃至図９に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つものとする。
【００７７】
この実施の形態は、ベース電極引き出し部２７Ａをベース層２３の表面から屈曲して持ち上げる形状をなだらかにして断線を防ぐようにした例であり、以下、図を参照しつつ説明する。
【００７８】
図１０（Ａ）参照
１０−（１）
基板２０上にサブ・コレクタ層２１などの所要半導体層を形成してから、エミッタ電極２６の形成、エミッタ・キャップ層２５のエッチング、エミッタ層２４上のベース電極引き出し部の形成予定部分にレジスト膜４５の形成まではさきの実施の形態と全く同じである。
【００７９】
１０−（２）
エッチャントをＨＣｌ：Ｈ3 ＰＯ4 ＝１：５とするウエット・エッチング法を適用することに依り、レジスト膜４５及びエミッタ電極２６をマスクとしてエミッタ層２４のエッチングを行なって、エミッタ電極２６の直下に在るエミッタ層２４のメサ化及びベース電極引き出し部２７Ａをベース層２３の表面から屈曲して持ち上げる形状にする為の台座２４Ａを形成する。
【００８０】
このエッチングに依れば、ベース電極２７の長手方向、即ち、ベース電極引き出し部２７Ａが延在する方向と交差する台座２４Ａの面が順方向テーパをなすようにメサを形成することができる。
【００８１】
図１０（Ｂ）参照
１０−（３）
レジスト膜４５の除去、ベース電極材料膜の形成を行なう。
【００８２】
図１１参照
１１−（１）
ベース電極２７の形成、台座２４Ａの全部及びベース層２３とコレクタ層２２の一部の除去、コレクタ電極２８の形成を行なう。
【００８３】
１１−（２）
この後、通常の技法を適用し、層間絶縁膜の形成、電極コンタクト・ホールの形成、引き出し配線の形成を行なってＨＢＴを完成させる。
【００８４】
このようにして完成されたＨＢＴでは、ベース電極引き出し部２７Ａをベース層２３の表面から屈曲して持ち上げる形状がなだらかになっていることから、断線防止に有効である。
【００８５】
図１２は本発明の他の実施の形態を説明する為の工程要所に於けるＨＢＴを表す要部切断側面図である。尚、図１乃至図１１に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つものとする。
【００８６】
この実施の形態は、ベース電極引き出し部２７Ａ下方のアンダ・カットを更に大きくして寄生容量を低減させた例である。以下、図を参照しつつ説明する。
【００８７】
前記各実施の形態では、コレクタ層２２の材料にＩｎＧａＡｓを用いたＨＢＴについて説明したが、コレクタ層２２の材料をＩｎＰにしたダブル・ヘテロ構造のＨＢＴの場合には、ベース層２３をメサ化した後、コレクタ層２２のみのエッチングを選択的に行なうことができる為、他の部分とは係わりなく、深いアンダ・カットを施し、図１２に見られるように、例えばエミッタ直下の真性領域のみ残し、ベース電極２７の下までも除去することができるので、寄生容量は著しく小さくなる。
【００８８】
図１３は本発明の他の実施の形態を説明する為の工程要所に於けるＨＢＴを表す要部切断側面図である。尚、図１乃至図１２に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つものとする。
【００８９】
この実施の形態は、エミッタ電極２６、ベース電極２７、コレクタ電極２８を形成した後、全体を層間絶縁膜で覆うことで、ベース層２３の表面から離隔されたベース電極引き出し部２７Ａの剛性を比較的高く維持しながらも、下方のアンダ・カット部分には空洞を生成させて寄生容量の増加を抑止した例であって、以下、図を参照しつつ説明する。
【００９０】
図１３（Ａ）参照
１３−（１）
ここに見られるＨＢＴは、図１１に見られる状態のＨＢＴと同様であるが、コレクタ電極２８の厚さがベース層２３と接触しない範囲で最大、従って、コレクタ層２２の厚さと略等しい厚さに形成されている点で異なっている。
【００９１】
図１３（Ｂ）参照
１３−（２）
ＣＶＤ法を適用することに依り、厚さ例えば５００〔ｎｍ〕〜１０００〔ｎｍ〕であるＳｉＯ2 からなる層間絶縁膜３３を形成する。尚、層間絶縁膜３３の材料としては、ＳｉＯ2 に限られず、他にＳｉＯＮやＳｉＮなどを用いることができる。
【００９２】
前記構成、即ち、コレクタ層２２を厚くして層間絶縁膜３３を形成すると、ベース電極引き出し部２７Ａの下方に於ける層間絶縁膜３３中に自然発生的に空洞３３Ａが生成される。
【００９３】
従って、寄生容量を増大させることなく、ベース電極引き出し部２７Ａの支持を強化することができる。勿論、空洞３３Ａを発生させることなく、密実な層間絶縁膜３３を形成すれば、支持の強度は高められるが、寄生容量は大きくなる。
【００９４】
本発明は、前記説明した実施の形態に限られることなく、他に多くの改変を実現することができ、例えば、前記実施の形態では、主としてＩｎＰ（エミッタ）／ＩｎＧａＡｓ（ベース）系、及び、ＩｎＡｌＡｓ（エミッタ）／ＩｎＧａＡｓ（ベース）系のＨＢＴについて説明したが、他の系の材料を用いたＨＢＴ、例えばＡｌＧａＡｓ（エミッタ）／ＧａＡｓ（ベース）系、ＩｎＧａＰ（エミッタ）／ＧａＡｓ（ベース）系のＨＢＴに実施することができる。
【００９５】
【発明の効果】
本発明に依る半導体装置の製造方法に於いては、半導体基板上に一導電型コレクタ層及び反対導電型ベース層及び一導電型エミッタ層を積層形成する工程と、次いで、前記一導電型エミッタ層をメサ化する工程と、次いで、前記メサ化された一導電型エミッタ層の側方にベース電極引き出し部を前記反対導電型ベース層の表面から離隔する方向に持ち上げて屈曲した形状にする為の台座を形成する工程と、次いで、前記ベース電極引き出し部を含むベース電極を形成する工程と、次いで、前記台座及び前記ベース電極引き出し部下方の前記反対導電型ベース層を除去する工程とが含まれてなることが基本になっている。
【００９６】
前記構成を採ることに依り、簡単な工程で、ベース引き出し部に於けるベース層及びコレクタ層などの半導体部分を除去し、ベース・コレクタ容量Ｃbcを大きく低減させ、ＨＢＴの特性、特に、高速動作性を更に向上することができる。
【図面の簡単な説明】
【図１】本発明を説明する為の原理的なＨＢＴの構造を表す要部切断側面図である。
【図２】本発明を説明する為の原理的な別のＨＢＴの構造を表す要部切断側面図である。
【図３】本発明に於ける一実施の形態を説明する為の工程要所に於けるＨＢＴを表す要部切断側面図である。
【図４】本発明に於ける一実施の形態を説明する為の工程要所に於けるＨＢＴを表す要部切断側面図である。
【図５】本発明に於ける一実施の形態を説明する為の工程要所に於けるＨＢＴを表す要部切断側面図である。
【図６】本発明の他の実施の形態を説明する為の工程要所に於けるＨＢＴを表す要部切断側面図である。
【図７】本発明の他の実施の形態を説明する為の工程要所に於けるＨＢＴを表す要部切断側面図である。
【図８】本発明の他の実施の形態を説明する為の工程要所に於けるＨＢＴを表す要部切断側面図である。
【図９】本発明の他の実施の形態を説明する為の工程要所に於けるＨＢＴを表す要部切断側面図である。
【図１０】本発明の他の実施の形態を説明する為の工程要所に於けるＨＢＴを表す要部切断側面図である。
【図１１】本発明の他の実施の形態を説明する為の工程要所に於けるＨＢＴを表す要部切断側面図である。
【図１２】本発明の他の実施の形態を説明する為の工程要所に於けるＨＢＴを表す要部切断側面図である。
【図１３】本発明の他の実施の形態を説明する為の工程要所に於けるＨＢＴを表す要部切断側面図である。
【図１４】ベース電極下の外部ベース領域の一部及びその下のコレクタ層をアンダ・カットした構造を説明する為のＨＢＴを表す要部説明図である。
【符号の説明】
２１  サブ・コレクタ層
２２  コレクタ層
２３  ベース層
２４  エミッタ層
２５  エミッタ・キャップ層
２６  エミッタ電極
２７  ベース電極
２７Ａ  ベース電極引き出し部
２８  コレクタ電極
２９  ポリイミドからなる層間絶縁膜
３０  エミッタ引き出し配線
３１  ベース引き出し配線
３２  コレクタ引き出し配線
３３  層間絶縁膜
３３Ａ  ベース電極引き出し部２７Ａの下に生成された空洞
【図１】
0004092598.tif 000002
【図２】
0004092598.tif 000003
【図３】
0004092598.tif 000004
【図４】
0004092598.tif 000005
【図５】
0004092598.tif 000006
【図６】
0004092598.tif 000007
【図７】
0004092598.tif 000008
【図８】
0004092598.tif 000009
【図９】
0004092598.tif 000010
【図１０】
0004092598.tif 000011
【図１１】
0004092598.tif 000012
【図１２】
0004092598.tif 000013
【図１３】
0004092598.tif 000014
【図１４】
0004092598.tif 000015