(57)【特許請求の範囲】
【請求項１】
プシュプル動作を行う第１および第２のトランジスタの接続点から共通コレクタフォロア出力を得るトーテムポール型プッシュプル増幅器において、
アノード同士を接続する第１、第２のダイオードを備え、
電圧源から第４の抵抗を介して該第１、第２のダイオードの共通アノード接続点に接続され、該第１のダイオードのカソードが第２の抵抗を介して該第１のトランジスタの制御端子に接続され、該電圧源と該第１のトランジスタの制御端子間に第１の抵抗が接続され、該第２のダイオードのカソードが該第２のトランジスタの制御端子に接続され、該第２のトランジスタの制御端子とアース間に第３の抵抗が接続され、
信号源は該第１のダイオードのカソードと第２の抵抗との共通接続点に接続されたこと、
を特徴とするトーテムポール型プッシュプル増幅器。
【請求項２】
プシュプル動作を行う第１および第２のＭＯＳＦＥＴの接続点から共通ドレインフォロア出力を得るトーテムポール型プッシュプル増幅器において、
アノード同士を接続する第１、第２のダイオードを備え、
電圧源から第４の抵抗を介して該第１、第２のダイオードの共通アノード接続点に接続され、該第１のダイオードのカソードが第２の抵抗を介して該第１のＭＯＳＦＥＴの制御端子に接続され、該電圧源と該第１のＭＯＳＦＥＴの制御端子間に第１の抵抗が接続され、該第２のダイオードのカソードが該第２のＭＯＳＦＥＴの制御端子に接続され、該第２のＭＯＳＦＥＴの制御端子とアース間に第３の抵抗が接続され、
信号源は該第１のダイオードのカソードと第２の抵抗との共通接続点に接続されたこと、
を特徴とするトーテムポール型プッシュプル増幅器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、スイッチング電源や一般電子機器に用いられるトーテムポール型プッシュプル増幅器に関するものである。
【０００２】
【従来の技術】
増幅器の一種にプッシュプル増幅器があり、その一種として増幅素子を重ねた構造のトーテムポール型のものがある。各種スイッチング電源や電子機器に用いられている。
【０００３】
そのようなトーテムポール型のプッシュプル増幅器として図３に示した回路が利用されている。基本的には、極性反転トーテムポール構成の増幅回路31とドライバ32で構成されるもので、以下のような動作を行う。
【０００４】
信号入力端子Sig.INに与えられる信号が高電位パルスの場合を説明する。電源入力端子Vccに電圧を印加した状態でSig.INに高電位パルス信号を入力するとドライバのトランジスタQ３はオンし、Q３のコレクタ電位は低電位（ほぼ０ボルト）になるため、トランジスタQ１のベースは正バイアス、トランジスタQ２のベースは非正バイアスとなる。したがってトランジスタQ１はオン、トランジスタQ２はオフとなり、Sig.OUTには高電位信号（ほぼVcc）が得られる。

【０００５】
信号入力端子Sig.INに与えられる信号が低電位パルスの場合を説明する。電源入力端子Vccに電圧を印加した状態でSig.INに低電位パルス信号（ほぼ０ボルト）を入力するとトランジスタQ３のベースは非正バイアスのためにオフとなる。これによってトランジスタQ３のコレクタ電圧は抵抗R３とR４、R1、R２の合成抵抗値R0値で分圧された電圧になる。
R0＝{R4（R1+R2）}／R4+R1+R2
この電圧はトランジスタQ２がオンとなるのに必要な電圧に抵抗R0、R３を設定しているので、Q２はオンし、Sig.OUTには低電位信号（ほぼ０ボルト）が得られる。
【０００６】
【発明が解決しようとする課題】
しかし、トランジスタQ２がオン状態にある場合、Q３のコレクタ電位はトランジスタQ２のベース―エミッタ間順方向電圧に等しく（一般に0.7ボルト前後）となる。このとき、トランジスタQ１のベース―エミッタは正バイアスされた状態であるためトランジスタQ１がオンし、トランジスタQ１、Q２の双方が同時にオンしてしまう可能性がある。
【０００７】
このため、トランジスタＱ１、 Ｑ２の一方または双方が損傷する可能性が生ずる。本発明は、このような増幅素子の同時のオン状態を防止して、素子の損傷を防止するものである。
【０００８】
【課題を解決するための手段】
本発明は、増幅素子の制御端子間にダイオードを接続することによって、上記の課題を解決するものである。
【０００９】
すなわち、プッシュプル動作を行う第１および第２のトランジスタの接続点から共通コレクタフォロア出力を得るトーテムポール型プッシュプル増幅器において、２つのトランジスタのベース間に第２のトランジスタから第１のトランジスタへ順方向となるダイオードを接続したことに特徴を有するものである。トランジスタをＭＯＳＦＥＴに代えても同様である。
【００１０】
【発明の実施の形態】
増幅素子の制御端子間にダイオードを接続することによって、第２の増幅素子がオン時に第１の増幅素子がオンされることが防止され、２つの増幅素子が同時にオンされることはなくなる。
【００１１】
【実施例】
以下、図面を参照して、本発明の実施例について説明する。図１は、本発明の実施例を示す回路図である。極性反転トーテムポール構成の増幅回路11とドライバ12で構成され、基本的にその動作は前記の例と同じである。前記と異なる点は、トランジスタQ２のベースとトランジスタQ１のベース間にダイオードD１D2が接続された点である。
【００１２】
これによって、従来問題となっていた、入力信号が低電位（ほぼ０V）信号時にトランジスタQ１、Q２が同時にオンしてしまうことを防止する。以下、その動作を説明する。
【００１３】
この回路を採用すれば、トランジスタQ３のベースに低電位信号が入力されてトランジスタQ３がオフして、抵抗R４、ダイオードD２を介してトランジスタQ２のベース―エミッタ間が正バイアスを受けてトランジスタQ２がオンしても、トランジスタQ１のベース電流はダイオードD１によって阻止される。したがって、トランジスタQ１は非正バイアスの状態が維持されてトランジスタQ１がオンすることはないので、トランジスタQ１、Q２が同時にオンとなることは皆無となる。
【００１４】
なお、この回路ではダイオードD１と逆極性のダイオードD２が電源入力端子Vccに接続された抵抗R４とトランジスタQ２のベース間に接続されている。これは、トランジスタQ３のベースに高電位信号が入力されてトランジスタQ３がオンしたときに、ダイオードD１の順方向降下電圧がトランジスタQ２のベース―エミッタ間に印加されてトランジスタQ２がオンするのを確実に防止するためのものである。例えば、ダイオードD１にショットキーダイオードのような順方向降下電圧のものを使用して、
VD1＜VBE2
ここでVD!：ダイオードD１の順方向降下電圧
VBE2：トランジスタQ２のベース―エミッタ間正バイアス電圧
とすれば省略することができる。あるいは、ダイオードD２に代えて抵抗を使用してもよい。
【００１５】
なお、本発明は、上記のトランジスタQ１〜Q３をＭＯＳＦＥＴに代えて図２のような回路構成とすることもできる。
【００１６】
【発明の効果】
本発明によれば、ダイオードを１または２個使用することによって、第２の増幅素子がオンしたときに、第１の増幅素子が同時にオンされることを確実に防止することができる。したがって、増幅素子の損傷を防止することができ、確実に回路を動作させることができる。
【図面の簡単な説明】
【図１】  本発明の実施例を示す回路図
【図２】  本発明の他の実施例を示す回路図
【図３】  従来のトーテムポール型プッシュプル増幅器を示す回路図
【符号の説明】
11、31：極性反転型トーテムポール
12、32：ドライバ
【図１】
0004163877.tif 000002
【図２】
0004163877.tif 000003
【図３】
0004163877.tif 000004