(57)【特許請求の範囲】
【請求項１】
半導体基板上にＬＳＩの金属電極パッドを形成する工程と、この金属電極パッドを被覆する第１の絶縁層を形成する工程と、前記金属電極パッドを露出する工程と、前記半導体基板上の全面に第１のメッキ用電極層を形成する工程と、前記第１のメッキ用電極上に第１のホトレジストパターンを形成し電解メッキ法により前記金属電極パッドと接続された配線層を形成する工程と、前記第１のホトレジストパターンを除去する工程と、前記配線層上に第２のホトレジストパターンを形成し電解メッキにより柱状端子を形成する工程と、全面に第２のメッキ用電極層を形成する工程と、この第２のメッキ用電極層上に第３のホトレジストパターンを形成し電解メッキ法により、前記柱状端子の上面の面積より大きい上面の面積を有する上部電極を形成する工程と、前記第２及び第３のホトレジストパターンと前記第２のメッキ用電極層を除去する工程と、前記第１のメッキ用電極の不要部分を除去する工程と、前記上部電極の上面に半田ボールを搭載する工程とを有することを特徴とする半導体装置の製造方法。
【請求項２】
前記半田ボールを搭載した後に、ＬＳＩのスクライブラインに沿ってチップに分割する工程を有することを特徴とする請求項１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関する。さらに、詳しく言えば、チップサイズパッケージの信頼性を向上させる技術に関する。チップサイズパッケージ（Chip Size Package）は、ＣＳＰとも呼ばれ、チップサイズと同等か、わずかに大きいパッケージの総称であり、高密度実装を目的としたパッケージである。本発明は、チップサイズパッケージの信頼性を向上させる技術に関する。
【０００２】
【従来の技術】
従来、この分野では、一般にＢＧＡ（Ball Grid Array）と呼ばれ、面状に配列された複数のハンダボールを持つ構造、ファインピッチＢＧＡと呼ばれ、ＢＧＡのボールピッチをさらに狭ピッチにしてＰＫＧ外形がチップサイズに近くなった構造等が知られている。
【０００３】
また、最近では、「日経マイクロデバイス」１９９８年８月号  ４４頁〜７１頁に記載されたウエハーＣＳＰがある。このウエハーＣＳＰは、基本的には、チップのダイシング前に配線やアレイ状のパッドをウエハープロセス（前工程）で作り込むＣＳＰである。この技術によって、ウエハープロセスとパッケージ・プロセス（後工程）が一体化され、パッケージ・コストが大幅に低減できるようになることが期待されている。
【０００４】
ウエーハＣＳＰの種類には、封止樹脂型と再配線型がある。封止樹脂型は、従来のパッケージと同様に表面を封止樹脂で覆った構造であり、チップ表面の配線層上に柱状の端子（メタル・ポスト）を形成し、その周囲を封止樹脂で固める構造である。パッケージをプリント基板に搭載すると、プリント基板との熱膨張差によって発生した応力がメタル・ポストに集中する。一般に、このメタルポストを長くするほど応力が分散されることが知られている。
【０００５】
一方、再配線型は、図１１に示すように、封止樹脂を使わず、再配線を形成した構造である。チップ５１の表面にＡｌ電極５２、配線層５３、絶縁層５４が積層され、配線層５３上にはメタル・ポスト５５が形成され、その上に半田バンプ５６（半田ボールとも呼ばれる）が形成されている。配線層５３は、半田バンプ５６をチップ上に所定のアレイ状に配置するための再配線として用いられる。
【０００６】
封止樹脂型は、メタル・ポストを１００μｍ程度と長くし、これを封止樹脂で補強することにより、高い信頼性が得られる。しかしながら、封止樹脂を形成するプロセスは、後工程において金型を用いて実施する必要があり、プロセスが複雑になる。一方、再配線型では、プロセスは比較的単純であり、しかも殆どの工程をウエーハプロセスで実施できる利点がある。しかし、なんらかの方法で応力を緩和し信頼性を高めることが必要とされている。
【０００７】
【発明が解決しようとする課題】
図１２は、上記のようなチップサイズパッケージ５７をプリント基板上に実装した場合の断面図を示している。半田ボール５６は、プリント基板６１上に配線された銅電極６０上に当接される。しかしながら、プリント基板とチップサイズパッケージ５７の熱膨張係数に差があるために、実装状態で温度サイクル試験を行うと、半田ボール５６が破断することがある。特に、半田バンプ５６とメタルポスト５５の界面には大きなせん断応力が生じることがわかっている。
【０００８】
本発明は、上記の課題に鑑みて為されたものであり、チップサイズパッケージの応力耐性を向上し、実装時の信頼性を高めることを目的としている。
【０００９】
【課題を解決するための手段】
本発明の半導体装置は、半導体基板上に形成された金属電極パッドと、この金属電極パッドに接続され前記半導体基板の表面に延在する配線層と、この配線層を含む半導体基板表面を被覆する絶縁層と、この絶縁層に形成された開口部と、この開口部に形成され前記配線層と接続された柱状端子と、この柱状端子の上面に設けられた上部電極と、この上部電極上に搭載された半田ボールとを有し、前記上部電極の上面の面積を前記柱状端子の上面の面積よりも大きくしたことを特徴としている。
【００１０】
柱状端子と半田ボールとの界面のせん断応力に対する強度は、これらの接触面積に比例する。したがって、この柱状端子に上面の面積の大きな上部電極を設け、この上部電極上に半田ボールを搭載することにより、接触面積が増加でき、せん断応力に対する強度を向上することができる。
【００１１】
また、配線層の微細化に伴いメタルポストは細くなる傾向にあるので、従来例のメタルポストでは、柱状端子と半田ボールとの接触面積が減少してしまうが、本発明によれば、メタルポスト自体は細くなっても、上面の面積の大きな上部電極を具備しているので接触面積を十分確保することができる。
【００１２】
【発明の実施の形態】
次に、本発明の実施形態について、図１乃至図１０を参照しながら説明する。
【００１３】
まず、図１に示すように、Ａｌ電極パッド２を有するＬＳＩが形成された半導体基板１（ウエーハ）を準備し、半導体基板１の表面をＳｉＮ膜などのパッシベーション膜３で被覆する。Ａｌ電極パッド２はＬＳＩの外部接続用のパッドである。
【００１４】
次に、図２に示すように、平坦化のためにポリイミド膜４を全面に形成する。そして、Ａｌ電極パッド２上のパッシベーション膜３及びポリイミド膜４をエッチングによって取り除く。
【００１５】
次に、図３に示すように、Ｃｕ層から成る第１のメッキ用電極層５（シード層とも呼ばれる）をスパッタにより形成する。
【００１６】
次に、Ａｌ電極パッド２に接続する配線層を形成する。この配線層は機械的強度を確保するために５μｍ程度に厚く形成する必要があり、メッキ法を用いて形成するのが適当である。図４に示すように、第１のメッキ用電極層５上に第１のホトレジストパターン層６を形成し、図５に示すように、電解メッキ法により、第１のホトレジストパターン層６の形成されていない領域にＣｕ層から成る配線層７を形成する。この後、第１のホトレジストパターン層６は除去する。
【００１７】
次に、図６に示すように、配線層７上のメタルポスト形成領域に開口部を有する第２のホトレジストパターン層８を形成する。そして、電解メッキ法により、Ｃｕ層から成る柱状端子としてメタルポスト９をこの開口部に形成する。
【００１８】
次に、図７に示すように、全面にＣｕ層から成る第２のメッキ用電極層１０を形成する。そして、第２のメッキ用電極層１０上に第３のホトレジストパターン層１１を形成する。第３のホトレジストパターン１１は、メタルポスト９上に開口部を有する。この開口部は、メタルポスト９の上面部を囲み、それよりも広がって開口されている。
【００１９】
そして、電解メッキ法により、この開口部にＣｕ層から成る上部電極１２を形成する。上部電極１２の上面には、さらにＮｉ層／Ａｕ層から成るバリア層１３が形成される。なお、このＮｉ層／Ａｕ層から成るバリア層１０は、樹脂封止後、メタルポスト９の上面を露出し、無電解メッキによって形成してもよい。
【００２０】
次に、図８に示すように、第２及び第３のホトレジストパターン８、１１と第２のメッキ用電極層１０を、レジスト剥離液を用いて除去する。さらに、第１のメッキ用電極層５について、例えば硝酸と酢酸の混合液を用いて配線層７の下にある部分を除き除去する。
【００２１】
この後は、ポリイミド層またはモールド樹脂層から成る絶縁層１４によって上記のように形成した構造体を封止する。少なくとも上部電極１２の上面については、絶縁層１４を研磨するなどして露出されており、この露出した面に半田ボール１５を真空吸着法などの公知の方法を用いて搭載、圧着する。
【００２２】
このようにして形成された半導体装置は、メタルポスト９の上面よりも大きな上面の面積を有する上部電極１２を有している。図１０は、メタルポストと半田ボールの部分を従来例と比較して示した斜視図である。この図からも明らかなように、本発明では、半田ボール１５とメタルポスト９との接触面積Ｓ‘が
従来例の接触面積Ｓに比して大きくできる。このように、上部電極１２形成用のレジストマスクの寸法の選択により、せん断応力に対する強度を適正化することができる。
【００２３】
【発明の効果】
本発明によれば、柱状端子と半田ボールとの接触面積が増加でき、せん断応力に対する強度を向上し、チップサイズパッケージの実装時における信頼性を高めることができる。
【００２４】
また、本発明によれば、半導体装置の微細化によってメタルポスト自体は細くなっても、上面の面積の大きな上部電極を具備しているので接触面積を十分確保することができる利点がある。
【図面の簡単な説明】
【図１】本発明の実施形態に係る半導体装置及びその製造方法を示す第１の断面図である。
【図２】本発明の実施形態に係る半導体装置及びその製造方法を示す第８の断面図である。
【図３】本発明の実施形態に係る半導体装置及びその製造方法を示す第３の断面図である。
【図４】本発明の実施形態に係る半導体装置及びその製造方法を示す第４の断面図である。
【図５】本発明の実施形態に係る半導体装置及びその製造方法を示す第５の断面図である。
【図６】本発明の実施形態に係る半導体装置及びその製造方法を示す第６の断面図である。
【図７】本発明の実施形態に係る半導体装置及びその製造方法を示す第７の断面図である。
【図８】本発明の実施形態に係る半導体装置及びその製造方法を示す第８の断面図である。
【図９】本発明の実施形態に係る半導体装置及びその製造方法を示す第９の断面図である。
【図１０】本発明の実施形態に係る半導体装置の構造を示す斜視図である。
【図１１】従来例に係るチップサイズパッケージを示す断面図である。
【図１２】実装された状態のチップサイズパッケージを説明する断面図である。
【図１】
0004131595.tif 000002
【図２】
0004131595.tif 000003
【図３】
0004131595.tif 000004
【図４】
0004131595.tif 000005
【図５】
0004131595.tif 000006
【図６】
0004131595.tif 000007
【図７】
0004131595.tif 000008
【図８】
0004131595.tif 000009
【図９】
0004131595.tif 000010
【図１０】
0004131595.tif 000011
【図１１】
0004131595.tif 000012
【図１２】
0004131595.tif 000013