(57)【特許請求の範囲】
【請求項１】
外部ＣＰＵにより制御される外部のシステムバスと接続される半導体装置において、
間欠的に電源が供給される前記システムバスと接続される第１の領域と、
連続的に電源が供給される第２の領域と、
前記第１の領域と専用バスによって接続された前記第２の領域に配置されたメモリと、
前記第２の領域に配置され、前記第１の領域において使用されるデータを前記第１の領域への電源の供給を停止する前に前記専用バスを介して前記メモリに退避させる退避回路と、
前記第２の領域に配置され、前記第１の領域へ電源が供給される場合に前記メモリに退避されたデータを前記専用バスを介して前記第１の領域の所定の回路に復帰させる復帰回路と、
を有することを特徴とする半導体装置。
【請求項２】
前記メモリは、前記退避回路によって退避されるデータのデータ量に応じた記憶容量を有していることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記復帰回路によりデータが復帰された後に、前記メモリへの電源の供給を停止し、また、前記退避回路によりデータの退避が開始される前に、前記メモリへの電源の供給を再開する電源供給制御回路を更に有することを特徴とする請求項１記載の半導体装置。
【請求項４】
前記第１の領域に配置されたメモリを更に有し、
前記第１の領域に配置されたメモリと、前記第２の領域に配置されたメモリとは、１個のメモリの記憶領域を分割して割り当てることにより構成されていることを特徴とする請求項１記載の半導体装置。
【請求項５】
電子装置において、
ＣＰＵと、
前記ＣＰＵにより制御されるシステムバスと、
前記システムバスに接続される半導体装置とを有し、
前記半導体装置は、
間欠的に電源が供給される前記システムバスと接続される第１の回路と、
連続的に電源が供給される第２の回路と、
前記第１の回路と専用バスによって接続された前記第２の回路に配置されたメモリと、
前記第２の回路に配置され、前記第１の回路において使用されるデータを前記第１の回路への電源の供給を停止する前に前記専用バスを介して前記メモリに退避させる退避回路と、
前記第２の回路に配置され、前記第１の回路へ電源が供給される場合に前記メモリに退避されたデータを前記専用バスを介して前記第１の回路の所定の部分に復帰させる復帰回路と、
を有することを特徴とする電子装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置および電子装置に関し、特に、間欠的に電源が供給される第１の領域と、連続的に電源が供給される第２の領域を有する半導体装置および間欠的に電源が供給される第１の回路と、連続的に電源が供給される第２の回路を有する電子装置に関する。
【０００２】
【従来の技術】
携帯型の電子装置では、使用されていない回路部分については、電源の供給を停止し、消費電力を削減する手法が採用されている場合が多い。例えば、携帯電話等においては、通話時以外は、ＭＯＤＥＭ（Modulation Demodulation）等への電源の供給を停止することにより電力の消費を抑え、電池の寿命を延ばすことが行われており、このような手法を間欠受信方法と呼ぶ場合がある。
【０００３】
このような間欠受信方法では、電源の供給を停止する前に、例えば、レジスタやメモリに格納されているデータを退避させる必要がある。そこで、従来においては、電源の供給を停止する前にデータを読み出して、連続的に電源を供給し続けているメモリに退避させ、電源の供給を再開した場合には、メモリに格納されているデータを読み出して復帰させることが行われていた。
【０００４】
図１３は、従来における間欠受信方法を説明するための図である。
この図の例は、ＣＰＵ（Central Processing Unit）１０、ＤＰＲＡＭ（Dual Port Random Access Memory）１１、システムバス１２およびＬＳＩ（Large Scale Integrated（Circuit））１３によって構成されている。
【０００５】
ここで、ＣＰＵ１０は、ＤＰＲＡＭ１１に格納されているプログラムに従って装置の各部を制御するとともに、各種演算処理を実行する。
ＤＰＲＡＭ１１は、ＣＰＵ１０が実行するプログラムやデータを格納している。
【０００６】
システムバス１２は、ＣＰＵ１０、ＤＰＲＡＭ１１およびＬＳＩ１３を相互に接続し、これらの間でデータの授受を可能にする。
ＬＳＩ１３は、間欠制御部１４および電源断続領域１５より構成されており、送信するデータを符号化するとともに、受信したデータを復号する。
【０００７】
間欠制御部１４は、電源断続領域１５に対する電源の供給を断続する処理を実行する。
電源断続領域１５は、ＤＰＲＡＭ１６およびＭＯＤＥＭ１７によって構成されており、間欠制御部１４の制御に応じて電源が間欠的に供給される領域となっている。
【０００８】
ＤＰＲＡＭ１６は、ＭＯＤＥＭ１７がデータ処理を行う際に、データを一時的に格納する。
ＭＯＤＥＭ１７は、データの符号化処理および復号処理を実行する。
【０００９】
次に、以上の従来例の動作について説明する。
先ず、データを退避させる際の動作について説明する。
図１４は、データを退避させる際の動作について説明するフローチャートである。このフローチャートが開始されると、以下のステップが開始される。
【００１０】
ステップＳ１０：
ＭＯＤＥＭ１７は、間欠制御部１４から間欠制御開始要求を受信する（図１５の（１）参照）。
【００１１】
ステップＳ１１：
ＭＯＤＥＭ１７は、間欠制御開始要求を受信したことをＣＰＵ１０に通知する（図１５の（２）参照）。
【００１２】
ステップＳ１２：
ＣＰＵ１０は、ＭＯＤＥＭ１７のデータを退避させるためにＤＰＲＡＭ１１の解放処理を実行する（図１５の（３）参照）。
【００１３】
ステップＳ１３：
ＣＰＵ１０は、ＤＰＲＡＭ１１が解放されたことをＭＯＤＥＭ１７に通知する（図１５の（４）参照）。
【００１４】
ステップＳ１４：
ＭＯＤＥＭ１７は、データをシステムバス１２を介してＤＰＲＡＭ１１に退避させる（図１５の（５）参照）。
【００１５】
ステップＳ１５：
間欠制御が開始されると、電源断続領域１５の電源をＯＦＦの状態にする。
以上の処理により、ＭＯＤＥＭ１７が有するデータを、ＤＰＲＡＭ１１に対して退避させることが可能になる。
【００１６】
次に、ＤＰＲＡＭ１１に退避されているデータをＭＯＤＥＭ１７に復帰させる場合の処理について説明する。
図１６は、ＤＰＲＡＭ１１に退避されているデータをＭＯＤＥＭ１７に復帰させる処理を説明するためのフローチャートである。このフローチャートが開始されると、以下のステップが実行される。
【００１７】
ステップＳ３０：
間欠制御部１４から間欠制御終了要求がＭＯＤＥＭ１７に通知され、電源をＯＮの状態にする（図１７の（１）参照）。
【００１８】
ステップＳ３１：
ＭＯＤＥＭ１７は、間欠制御終了時の設定処理を実行する。
ステップＳ３２：
ＭＯＤＥＭ１７は、データの復帰処理の開始をＣＰＵ１０に通知する（図１７の（２）参照）。
【００１９】
ステップＳ３３：
ＭＯＤＥＭ１７は、データをシステムバス１２を介して復帰させる（図１７の（３）参照）。
【００２０】
ステップＳ３４：
ＭＯＤＥＭ１７は、復帰処理が完了したことをＣＰＵ１０に通知する（図１７の（４）参照）。
【００２１】
ステップＳ３５：
ＣＰＵ１０は、終了通知を受信した後、ＤＰＲＡＭ１１を初期化する（図１７の（５）参照）。
【００２２】
以上の処理により、ＤＰＲＡＭ１１に退避されているデータを、ＭＯＤＥＭ１７に復帰させることが可能になる。
以上に説明したように、間欠受信によれば、電源断続領域１５に対する電源の供給を必要に応じて断続することにより、電力の消費を削減することが可能になる。
【００２３】
【発明が解決しようとする課題】
しかし、従来の方法では、ＬＳＩ１３の外部に位置しているＣＰＵ１０によってデータを転送する必要があることから、ＣＰＵ１０の負担が増大してしまうという問題点があった。
【００２４】
また、データを転送する際には、システムバス１２を使用するので、転送が終了するまでは、他のデータの転送ができないという問題点もあった。
本発明はこのような点に鑑みてなされたものであり、電源を間欠的に供給する領域または回路を有する半導体装置および電子装置において、システムの負担を増大することなく、データの退避および復帰を可能とする半導体装置および電子装置を提供することを目的とする。
【００２５】
【課題を解決するための手段】
本発明では上記課題を解決するために、外部ＣＰＵにより制御される外部のシステムバスと接続される半導体装置において、間欠的に電源が供給される前記システムバスと接続される第１の領域と、連続的に電源が供給される第２の領域と、前記第１の領域と専用バスによって接続された前記第２の領域に配置されたメモリと、前記第２の領域に配置され、前記第１の領域において使用されるデータを前記第１の領域への電源の供給を停止する前に前記専用バスを介して前記メモリに退避させる退避回路と、前記第２の領域に配置され、前記第１の領域へ電源が供給される場合に前記メモリに退避されたデータを前記専用バスを介して前記第１の領域の所定の回路に復帰させる復帰回路と、を有することを特徴とする半導体装置が提供される。
【００２６】
ここで、第１の領域は、システムバスと接続され、間欠的に電源が供給される。第２の領域には、連続的に電源が供給される。メモリは、第１の領域と専用バスによって接続され、第２の領域に配置されている。退避回路は、第１の領域において使用されるデータを、電源の供給を停止する前に、専用バスを介してメモリに退避させる。復帰回路は、メモリに退避されたデータを、専用バスを介して第１の領域の所定の回路に復帰させる。
【００２７】
また、本発明では上記課題を解決するために、電子装置において、ＣＰＵと、前記ＣＰＵにより制御されるシステムバスと、前記システムバスに接続される半導体装置とを有し、前記半導体装置は、間欠的に電源が供給される前記システムバスと接続される第１の回路と、連続的に電源が供給される第２の回路と、前記第１の回路と専用バスによって接続された前記第２の回路に配置されたメモリと、前記第２の回路に配置され、前記第１の回路において使用されるデータを前記第１の回路への電源の供給を停止する前に前記専用バスを介して前記メモリに退避させる退避回路と、前記第２の回路に配置され、前記第１の回路へ電源が供給される場合に前記メモリに退避されたデータを前記専用バスを介して前記第１の回路の所定の部分に復帰させる復帰回路と、を有することを特徴とする電子装置が提供される。
【００２８】
ここで、半導体装置はＣＰＵにより制御されるシステムバスと接続される。半導体装置内の第１の回路は、システムバスと接続され、間欠的に電源が供給される。第２の回路には、連続的に電源が供給される。メモリは、第１の回路と専用バスによって接続され、第２の回路に配置されている。退避回路は、第１の回路において使用されるデータを、電源の供給を停止する前に、専用バスを介してメモリに退避させる。復帰回路は、メモリに退避されたデータを、専用バスを介して第１の回路の所定の部分に復帰させる。
【００２９】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。図１は、本発明の動作原理を説明する原理図である。
【００３０】
この図に示すように、本発明の半導体装置は、第１の領域３１、第２の領域３２によって構成され、第２の領域には、メモリ３２ａ、退避回路３２ｂ、復帰回路３２ｃおよび電源供給制御回路３２ｄが配置されている。
【００３１】
ここで、第１の領域３１には、間欠的に電源が供給される。
第２の領域３２には、連続的に電源が供給される。
メモリ３２ａは、第２の領域に配置されており、後述するように第１の領域で使用されるデータのうち、退避の必要があるものを記憶する最小限の記憶容量を有している。
【００３２】
退避回路３２ｂは、第１の領域３１において使用されるデータを、この領域への電源の供給が停止される前に、メモリ３２ａに退避させる。
復帰回路３２ｃは、第１の領域３１に電源を再度供給する際に、メモリ３２ａに退避されたデータを、第１の領域３１の所定の回路に復帰させる。
【００３３】
電源供給制御回路３２ｄは、復帰回路３２ｃによりデータが復帰された後に、メモリ３２ａへの電源の供給を停止し、また、退避回路３２ｂによりデータの退避が開始される前に、メモリ３２ａへの電源の供給を開始する。
【００３４】
次に、以上の原理図の動作について説明する。
先ず、第１の領域３１への電源の供給を停止する際の動作について説明する。第１の領域３１への電源の供給を停止する際には、第１の領域３１で使用されているデータであって、電源の供給を再開した場合に再度必要になるデータを、メモリ３２ａに退避する必要がある。このような処理は、以下の手続きによって行われる。
【００３５】
即ち、退避回路３２ｂは、第１の領域３１のレジスタおよびメモリ（図示せず）に格納されているデータのうち、電源の供給を再開した場合に必要になるデータを取得し、メモリ３２ａに退避させる。このとき、復帰させる場合の便宜を考えて、格納場所を示す情報も併せて格納しておく。
【００３６】
退避が完了すると、第１の領域３１への電源の供給が停止され、第１の領域３１に配置されている回路は動作を停止する。従って、この領域のレジスタおよびメモリに格納されているデータは消滅することになる。
【００３７】
続いて、第１の領域３１への電源の供給を再開する際の動作について説明する。
第１の領域３１への電源の供給を再開する際には、メモリ３２ａに退避されているデータを復帰させる必要がある。このような処理は、以下の手続きによって行われる。
【００３８】
即ち、復帰回路３２ｃは、メモリ３２ａに格納されているデータを第１の領域３１の所定の回路に対して復帰させる。このとき、格納場所を示す情報を参照することにより、復帰位置を容易に確定することができる。
【００３９】
データの復帰が完了すると、電源供給制御回路３２ｄは、メモリ３２ａに対する電源の供給を停止する。その結果、メモリ３２ａは動作を停止し、不要な電力の消費が抑えられる。
【００４０】
以上に説明したように、本発明の半導体装置によれば、半導体装置の内部に、データを退避する専用のメモリ３２ａを設け、第１の領域３１への電源の供給を停止する際には、メモリ３２ａにデータを退避させるようにした。その結果、メモリ３２ａの記憶容量を、退避させるデータ量に応じて、必要最小限に抑えることが可能になるので、回路規模を増大させることなく、データを退避させることが可能になる。
【００４１】
また、本発明の半導体装置では、電源供給制御回路３２ｄを設けてメモリ３２ａにデータが退避されている場合にのみ電源を供給するようにしたので、メモリ３２ａによる電力の消費を抑制することが可能になる。
【００４２】
なお、図１に示す原理図では、電源供給制御回路３２ｄは、メモリ３２ａへの電源のみを停止するようにしたが、退避回路３２ｂおよび復帰回路３２ｃに対する電源の供給を停止するようにしてもよいことはいうまでもない。
【００４３】
次に、本発明の実施の形態について説明する。
図２は、本発明の実施の形態の構成例を示す図である。この図に示すように、本発明の実施の形態は、ＣＰＵ１０、ＤＰＲＡＭ１１、システムバス１２およびＬＳＩ（半導体装置）１３によって構成されている。
【００４４】
ここで、ＣＰＵ１０は、ＤＰＲＡＭ１１に格納されているプログラムに従って装置の各部を制御するとともに、各種演算処理を実行する。
ＤＰＲＡＭ１１は、ＣＰＵ１０が実行するプログラムやデータを格納している。
【００４５】
システムバス１２は、ＣＰＵ１０、ＤＰＲＡＭ１１、および、ＬＳＩ１３を相互に接続し、これらの間でデータの授受を可能にする。
ＬＳＩ１３は、間欠制御部１４、電源断続領域１５、保存用メモリ５０、電源制御部５１およびバス５２によって構成されており、送信するデータを符号化するとともに、受信したデータを復号する。
【００４６】
間欠制御部１４は、電源断続領域１５に対する電源の供給を断続する処理を実行する。
電源断続領域１５は、ＤＰＲＡＭ１６およびＭＯＤＥＭ１７によって構成されており、電源が間欠的に供給される領域となっている。
【００４７】
ＤＰＲＡＭ１６は、ＭＯＤＥＭ１７がデータ処理を行う際に、データを一時的に格納する。
ＭＯＤＥＭ１７は、データの符号化処理および復号処理を実行する。
【００４８】
保存用メモリ５０は、ＭＯＤＥＭ１７において使用されているデータであって、電源の供給が再開された場合に必要なデータ（以下、ワークデータと称する）を退避させるメモリである。なお、保存用メモリ５０の記憶容量は、記憶すべきワークデータのデータ量に応じた最低限の容量に設定されている。
【００４９】
電源制御部５１は、保存用メモリ５０への電源の供給を制御する。
バス５２は、ＤＰＲＡＭ１６、ＭＯＤＥＭ１７、保存用メモリ５０および電源制御部５１を相互に接続し、これらの間でデータの授受を可能にする。
【００５０】
次に、以上の実施の形態の動作について説明する。
先ず、電源断続領域１５への電源の供給を停止する際の動作について説明する。図３は、電源断続領域１５への電源の供給を停止する際の動作について説明するフローチャートである。このフローチャートが開始されると、以下のステップが実行される。
【００５１】
ステップＳ５０：
間欠制御部１４は、間欠制御開始要求をＭＯＤＥＭ１７および電源制御部５１に出力する（図４の（１）参照）。
【００５２】
ステップＳ５１：
電源制御部５１は、保存用メモリ５０の電源をＯＮの状態にする（図４の（２）参照）。
【００５３】
ステップＳ５２：
ＭＯＤＥＭ１７は、ワークデータをバス５２を介して保存用メモリ５０に退避させる（図４の（３）参照）。なお、このとき、ワークデータが格納されていた位置を示す情報も併せて記憶しておく。
【００５４】
ステップＳ５３：
間欠制御が開始されると、電源断続領域１５の電源をＯＦＦの状態にする。なお、ＭＯＤＥＭ部１７において、間欠制御部１４との通信を司る領域については電源を供給し続けておく。
【００５５】
以上の処理により、電源断続領域１５のワークデータを保存用メモリ５０に退避させるとともに、電源断続領域１５への電源の供給を停止することが可能になる。
【００５６】
次に、電源断続領域１５への電源の供給を再開する際の動作について説明する。図５は、電源断続領域１５への電源の供給を再開する際の動作について説明するフローチャートである。このフローチャートが開始されると、以下のステップが実行される。
【００５７】
ステップＳ７０：
間欠制御部１４から間欠制御終了要求がＭＯＤＥＭ１７に通知され、電源断続領域１５の電源をＯＮの状態にする（図６の（１）参照）。
【００５８】
ステップＳ７１：
ＭＯＤＥＭ１７は、間欠制御終了時の設定処理を実行する。具体的には、内部レジスタ等の初期化処理等を実行する。
【００５９】
ステップＳ７２：
ＭＯＤＥＭ１７は、ワークデータを保存用メモリ５０から復帰させる（図６の（２）参照）。なお、このとき、ＭＯＤＥＭ１７は、格納されていた位置を示す情報を参照して、もとの位置にワークデータを復帰させる。
【００６０】
ステップＳ７３：
ＭＯＤＥＭ１７は、ワークデータの復帰が終了したことを電源制御部５１に通知する（図６の（３）参照）。
【００６１】
ステップＳ７４：
電源制御部５１は、保存用メモリ５０の電源をＯＦＦの状態にする（図６の（４）参照）。
【００６２】
以上の処理により、保存用メモリ５０に退避されているワークデータを電源断続領域１５に復帰させるとともに、電源断続領域１５への電源の供給を再開することが可能になる。
【００６３】
以上の実施の形態によれば、ＬＳＩ１３の内部に保存用メモリ５０を設け、バス５２を介してワークデータを退避するようにしたので、ＣＰＵ１０、ＤＰＲＡＭ１１およびシステムバス１２がワークデータを退避または復帰する際に占有されることを防止でき、ワークデータの退避または復帰処理によるシステム全体への負担を軽減することができる。
【００６４】
また、保存用メモリ５０の記憶容量を、ワークデータを格納するための必要最小限に設定することができるので、回路規模が増大することを防止できる。
更に、電源制御部５１により、ワークデータが格納されていない場合には保存用メモリ５０への電源の供給を停止するようにしたので、電力の消費を抑制することが可能になる。なお、試算によれば、本実施の形態では、図１３に示す従来の構成例に比較して約１０％の消費電力の低減が期待できる。
【００６５】
次に、本発明の他の実施の形態について説明する。
図７は、本発明の他の実施の形態の構成例を示す図である。この図に示すように、本発明の他の実施の形態は、ＣＰＵ１０、ＤＰＲＡＭ１１、システムバス１２およびＬＳＩ１３によって構成されている。
【００６６】
ここで、ＣＰＵ１０は、ＤＰＲＡＭ１１に格納されているプログラムに従って装置の各部を制御するとともに、各種演算処理を実行する。
ＤＰＲＡＭ１１は、ＣＰＵ１０が実行するプログラムやデータを格納している。
【００６７】
システムバス１２は、ＣＰＵ１０、ＤＰＲＡＭ１１、および、ＬＳＩ１３を相互に接続し、これらの間でデータの授受を可能にする。
ＬＳＩ１３は、間欠制御部１４、ＤＰＲＡＭ６０およびＭＯＤＥＭ１７によって構成されており、送信するデータを符号化するとともに、受信したデータを復号する。なお、この実施の形態では、ＤＰＲＡＭ６０の一部とＭＯＤＥＭ１７が電源断続領域１５に設定されている。
【００６８】
間欠制御部１４は、電源断続領域１５に対する電源の供給を断続する処理を実行する。
電源断続領域１５は、ＤＰＲＡＭ６０の一部（詳細は後述する）およびＭＯＤＥＭ１７によって構成されており、この領域には電源が間欠的に供給される。
【００６９】
ＤＰＲＡＭ６０は、図８に示すように、アドレス空間が退避領域６０ａと、通常領域６０ｂとに分割されており、退避領域６０ａは、ワークデータを退避させるために使用される。また、通常領域６０ｂは、ＭＯＤＥＭ１７がデータ処理を行う際に、データを一時的に格納する際に使用される。退避領域６０ａには連続的に電源が供給されている。一方、通常領域６０ｂには間欠的に電力が供給される。
【００７０】
なお、退避領域６０ａの記憶容量は、記憶すべきワークデータのデータ量に応じた最低限の容量に設定されている。
ＭＯＤＥＭ１７は、データの符号化処理および復号処理を実行する。
【００７１】
次に、以上の実施の形態の動作について説明する。
先ず、電源断続領域１５への電源の供給を停止する際の動作について説明する。図９は、電源断続領域１５への電源の供給を停止する際の動作について説明するフローチャートである。このフローチャートが開始されると、以下のステップが実行される。
【００７２】
ステップＳ９０：
間欠制御部１４は、間欠制御開始要求をＭＯＤＥＭ１７に出力する（図１０の（１）参照）。
【００７３】
ステップＳ９１：
ＭＯＤＥＭ１７は、ワークデータをＤＰＲＡＭ６０の退避領域６０ａに退避させる（図１０の（２）参照）。その際、ワークデータが格納されていた場所を示す情報も併せて格納する。
【００７４】
ステップＳ９２：
間欠制御が開始するとＭＯＤＥＭ１７およびＤＰＲＡＭ６０の通常領域６０ｂの電源をＯＦＦの状態にする。
【００７５】
以上の処理により、電源断続領域１５のワークデータをＤＰＲＡＭ６０の退避領域６０ａに退避させるとともに、電源断続領域１５への電源の供給を停止することが可能になる。
【００７６】
次に、電源断続領域１５への電源の供給を再開する際の動作について説明する。図１１は、電源断続領域１５への電源の供給を再開する際の動作について説明するフローチャートである。このフローチャートが開始されると、以下のステップが実行される。
【００７７】
ステップＳ１１０：
間欠制御部１４から間欠制御終了要求がＭＯＤＥＭ１７に通知され、電源断続領域１５の電源をＯＮの状態にする（図１２の（１）参照）。
【００７８】
ステップＳ１１１：
ＭＯＤＥＭ１７は、間欠制御終了時の設定処理を実行する。具体的には、例えば、レジスタ等の初期化等を行う。
【００７９】
ステップＳ１１２：
ＭＯＤＥＭ１７は、ＤＰＲＡＭ６０の退避領域６０ａからワークデータの復帰処理を開始する（図１２の（２）参照）。なお、その際、格納されていた場所を示す情報を参照し、もとの場所にデータを復帰させる。
【００８０】
以上の処理により、ＤＰＲＡＭ６０の退避領域６０ａに退避されているワークデータをＭＯＤＥＭ１７に復帰させるとともに、電源断続領域１５への電源の供給を再開することが可能になる。
【００８１】
以上の実施の形態によれば、ＤＰＲＡＭ６０を退避領域６０ａと通常領域６０ｂとに分割し、退避領域６０ａには連続的に電力を供給して、そこにワークデータを退避させるようにしたので、ＣＰＵ１０、ＤＰＲＡＭ１１およびシステムバス１２がワークデータを退避または復帰する際に占有されることを防止でき、ワークデータの退避または復帰処理によるシステム全体への負担を軽減することができる。
【００８２】
また、退避領域６０ａの記憶容量を、ワークデータを格納するための必要最小限に設定することができるので、回路規模が増大することを防止できる。
なお、以上の実施の形態では説明していないが、ワークデータが格納されていない場合には退避領域６０ａへの電源の供給を停止するようにすれば、電力の消費を抑制することが可能になる。なお、試算によれば、本実施の形態では、図１３に示す従来の構成例に比較して約７％の消費電力の低減が期待できる。
【００８３】
なお、以上の実施の形態では、半導体装置（ＬＳＩ１３）に本発明を適用する場合を例に挙げて説明したが、本発明はこのような場合にのみ限定されるものではなく、種々の電子装置に適用することが可能であることはいうまでもない。
【００８４】
【発明の効果】
以上説明したように本発明では、外部ＣＰＵにより制御される外部のシステムバスと接続される半導体装置において、間欠的に電源が供給されるシステムバスと接続される第１の領域と、連続的に電源が供給される第２の領域と、第１の領域と専用バスによって接続された第２の領域に配置されたメモリと、第２の領域に配置され、第１の領域において使用されるデータを第１の領域への電源の供給を停止する前に専用バスを介してメモリに退避させる退避回路と、第２の領域に配置され、第１の領域へ電源が供給される場合にメモリに退避されたデータを専用バスを介して第１の領域の所定の回路に復帰させる復帰回路と、を設けるようにしたので、半導体装置の内部にメモリを設けてそこにデータを退避させることにより、当該半導体装置を使用する外部ＣＰＵの負荷が増大することを防止できる。
【００８５】
また、本発明では、電子装置において、ＣＰＵと、ＣＰＵにより制御されるシステムバスと、システムバスに接続される半導体装置とを有し、半導体装置は、間欠的に電源が供給されるシステムバスと接続される第１の回路と、連続的に電源が供給される第２の回路と、第１の回路と専用バスによって接続された第２の回路に配置されたメモリと、第２の回路に配置され、第１の回路において使用されるデータを第１の回路への電源の供給を停止する前に専用バスを介してメモリに退避させる退避回路と、第２の回路に配置され、第１の回路へ電源が供給される場合にメモリに退避されたデータを専用バスを介して第１の回路の所定の部分に復帰させる復帰回路と、を設けるようにしたので、消費電力の増大を招来することなく、データを退避または復帰させることが可能になる。
【図面の簡単な説明】
【図１】本発明の動作原理を説明するための原理図である。
【図２】本発明の実施の形態の構成例を示す図である。
【図３】図２に示す実施の形態において、電源断続領域への電源の供給を停止する際の動作を説明するためのフローチャートである。
【図４】図２に示す実施の形態において、電源断続領域への電源の供給を停止する際の信号の流れを説明するための図である。
【図５】図２に示す実施の形態において、電源断続領域への電源の供給を再開する際の動作を説明するためのフローチャートである。
【図６】図２に示す実施の形態において、電源断続領域への電源の供給を再開する際の信号の流れを説明するための図である。
【図７】本発明の他の実施の形態の構成例を示す図である。
【図８】図７に示すＤＰＲＡＭのアドレス空間の分割の態様を示す図である。
【図９】図７に示す実施の形態において、電源断続領域への電源の供給を停止する際の動作を説明するためのフローチャートである。
【図１０】図７に示す実施の形態において、電源断続領域への電源の供給を停止する際の信号の流れを説明するための図である。
【図１１】図７に示す実施の形態において、電源断続領域への電源の供給を再開する際の動作を説明するためのフローチャートである。
【図１２】図７に示す実施の形態において、電源断続領域への電源の供給を再開する際の信号の流れを説明するための図である。
【図１３】従来における間欠受信方法を説明するための図である。
【図１４】図１３に示す例において、電源断続領域への電源の供給を停止する際の動作を説明するためのフローチャートである。
【図１５】図１３に示す例において、電源断続領域への電源の供給を停止する際の動作を説明するための図である。
【図１６】図１３に示す例において、電源断続領域への電源の供給を再開する際の動作を説明するためのフローチャートである。
【図１７】図１３に示す例において、電源断続領域への電源の供給を再開する際の動作を説明するための図である。
【符号の説明】
１０  ＣＰＵ
１１  ＤＰＲＡＭ
１２  システムバス
１３  ＬＳＩ
１４  間欠制御部
１５  電源断続領域
１６  ＤＰＲＡＭ
１７  ＭＯＤＥＭ
３１  第１の領域
３２  第２の領域
３２ａ  メモリ
３２ｂ  退避回路
３２ｃ  復帰回路
３２ｄ  電源供給制御回路
５０  保存用メモリ
５１  電源制御部
５２  バス
６０  ＤＰＲＡＭ
６０ａ  退避領域
６０ｂ  通常領域
【図１】
0004132849.tif 000002
【図２】
0004132849.tif 000003
【図３】
0004132849.tif 000004
【図４】
0004132849.tif 000005
【図５】
0004132849.tif 000006
【図６】
0004132849.tif 000007
【図７】
0004132849.tif 000008
【図８】
0004132849.tif 000009
【図９】
0004132849.tif 000010
【図１０】
0004132849.tif 000011
【図１１】
0004132849.tif 000012
【図１２】
0004132849.tif 000013
【図１３】
0004132849.tif 000014
【図１４】
0004132849.tif 000015
【図１５】
0004132849.tif 000016
【図１６】
0004132849.tif 000017
【図１７】
0004132849.tif 000018