(57)【特許請求の範囲】
【請求項１】
半導体基板に、第１導電型の第１半導体部と、第２導電型の第２半導体部とによる接合部による受光素子が形成され、
上記第１半導体部の一部に第２導電型の分割領域が形成され、
上記受光素子の動作時に上記接合部に印加される逆バイアス電圧以下の逆バイアス電圧の印加によって上記受光素子を構成する接合部および上記分割領域による接合部からの空乏層の広がりによって上記第１半導体部が複数部分に分離されるようにした
ことを特徴とする受光素子を有する半導体装置。
【請求項２】
上記受光素子を構成する接合部に、逆バイアス電圧を印加しない状態では、上記第１半導体部が、上記空乏層によって複数部分に分離されない状態にあるようにした
ことを特徴とする請求項１に記載の受光素子を有する半導体装置。
【請求項３】
上記分割領域が、上記第１半導体部の上記第２半導体部より所要の間隔を保持した位置に形成された
ことを特徴とする請求項１に記載の受光素子を有する半導体装置。
【請求項４】
上記分割領域が、上記第１半導体部の上記第２半導体部側に偏って設けられた
ことを特徴とする請求項１に記載の受光素子を有する半導体装置。
【請求項５】
上記分割領域が、上記第１半導体部の厚さ方向の中間部に限定的に設けられた
ことを特徴とする請求項１に記載の受光素子を有する半導体装置。
【請求項６】
上記半導体基体の、上記第１導電型の第１半導体部上の上記空乏層によって分離される各部分の表面に、上記第１半導体部に比して高不純物濃度の第１導電型の第３半導体部がそれぞれ形成されて成る
ことを特徴とする請求項１に記載の受光素子を有する半導体装置。
【請求項７】
上記半導体基体に、上記第２導電型の第２半導体部の、上記受光素子を構成する接合部とは反対側に、上記第２半導体部と接して、該第２半導体部に比して高不純物濃度の第４半導体部が形成されて成る
ことを特徴とする請求項１に記載の受光素子を有する半導体装置。
【請求項８】
上記半導体基板の表面から上記第４半導体部までの距離が、上記受光素子への入射光の吸収長より大に選定された
ことを特徴とする請求項７に記載の受光素子を有する半導体装置。
【請求項９】
上記第３半導体部の厚さが、０．０１μｍ〜０．２μｍに選定された
ことを特徴とする請求項６に記載の受光素子を有する半導体装置。
【請求項１０】
上記受光素子を構成する上記第２半導体部の不純物濃度を、１×１０11〜１×１０16atoms/cm3 とした
ことを特徴とする請求項１に記載の受光素子を有する半導体装置。
【請求項１１】
上記受光素子を構成する上記第１および第２半導体部の不純物濃度を、それぞれ１×１０11〜１×１０16atoms/cm3 とした
ことを特徴とする請求項１に記載の受光素子を有する半導体装置。
【請求項１２】
半導体発光素子と、受光素子を有する半導体装置と、光学系とを有する光学ピックアップ装置であって、
上記受光素子を有する半導体装置は、半導体基板に、第１導電型の第１半導体部と、第２導電型の第２半導体部とによる接合部によって受光素子が形成され、上記第１半導体部の一部に第２導電型の分割領域が形成され、
上記受光素子の動作時に上記接合部に印加される逆バイアス電圧以下の逆バイアス電圧の印加によって上記受光素子を構成する接合部および上記分割領域による接合部からの空乏層の広がりによって上記第１半導体部が複数部分に分離されるようにした
ことを特徴とする光学ピックアップ装置。
【請求項１３】
半導体基体の一主面に臨んで、あるいは半導体基体の一主面上に、第２導電型の高不純物濃度埋込み層を形成する工程と、
該高不純物濃度埋込み領域上に、受光素子を構成する第２導電型の第２半導体部を構成する第１半導体層を形成する工程と、
該第１半導体層上に、上記受光素子を構成する第１導電型の第１半導体部を構成する第２半導体層を形成する工程と、
該第２半導体層に、上記受光素子を複数に区画する第２導電型の分割領域を、該第２半導体層の厚さの一部を残して選択的に形成する工程と、
上記第１半導体部の表面ないしは表面近傍に第１導電型の高不純物濃度の第３半導体部を選択的に形成する工程とを経て、
上記第１導電型の第１半導体部と、上記第２導電型の第２半導体部とによる接合部によって受光素子が形成され、上記第１半導体部の一部に第２導電型の分割領域が形成され、受光素子の動作時に上記接合部に印加される逆バイアス電圧以下の逆バイアス電圧の印加によって上記受光素子を構成する接合部および上記分割領域による接合部からの空乏層の広がりによって上記第１半導体部が複数部分に分離されるようにした受光素子を有する半導体装置を得る
ことを特徴とする受光素子を有する半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、受光素子を有する半導体装置、光学ピックアップ装置および受光素子を有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
光信号を電気信号に変換することのできる受光素子としてのフォトダイオードは、各種の光−電気変換器における制御用光センサー、例えば光学記録媒体に対する光学的記録あるいは再生、またはその双方がなされるようにしたいわゆる光学ピックアップ装置における情報信号（以下ＲＦ信号という）、トラッキング誤差信号、フォーカシング誤差信号等を取り出すセンサーなどに広く用いられている。
【０００３】
この受光素子は、他の回路素子、例えばバイポーラトランジスタ、抵抗、キャパシタ等の各種回路素子とともに同一の半導体基板上に混載されて、いわゆるフォトＩＣ（光集積回路）として構成される。このようなフォトＩＣは、一般に、上述した他の回路素子としての、バイポーラトランジスタの製造方法に従って形成される。
【０００４】
高速、かつ高感度の受光素子を有するフォトＩＣにおいて、高抵抗エピタキシャル半導体層を有する構成とするものが提案されている。
【０００５】
図７は、従来の、この種の、受光素子であるフォトダイオードＰＤと、バイポーラトランジスタＴＲとが混載されて成るフォトＩＣの概略断面図を示す。この例においては、ｎｐｎ型トランジスタＴＲとアノードコモン型フォトダイオードＰＤが同一の半導体基板１上に形成されたフォトＩＣとして用いられるバイポーラＩＣを構成したものである。
【０００６】
このバイポーラＩＣにおいては、ｐ型Ｓｉ半導体基体２の一主面に、高不純物濃度のｐ型の埋込み層３が全面的に形成され、この埋込み層３に、フォトダイオードＰＤのアノード領域４を構成する低不純物濃度のｐ型の第１半導体層３１がエピタキシャル成長される。そして、この第１半導体層３１の、トランジスタＴＲの形成部には、高不純物濃度のコレクタ埋込み領域５が形成され、各回路素子間や、後述するフォトダイオードＰＤの分割部等に高不純物濃度の埋込み分離領域６が選択的に形成される。また、この埋込み分離領域６の形成と同時に、フォトダイオードＰＤに対するアノード電極７のコンタクト部下にｐ型の高不純物濃度埋込み領域８が形成される。
【０００７】
第１半導体層３１上には、更に、フォトダイオードＰＤのカソード領域９や、トランジスタＴＲのコレクタ領域１０を形成する低不純物濃度のｎ型の第２半導体層３２がエピタキシャル成長される。
【０００８】
このようにして、半導体基体２上に第１および第２半導体層３１および３２がエピタキシャル成長されたＳｉ半導体基板１の表面、すなわち第１半導体層３１に、互いに電気的に分離する半導体回路素子、もしくは領域間に、局部的熱酸化いわゆる LOCOS（Local Oxidation of Silicon）によってＳｉＯ2 による分離絶縁層１１が形成される。
【０００９】
また、第２半導体層３２の、分離絶縁層１１下に回路素子間の絶縁分離部分における分離絶縁層１１とその下の埋込み分離領域６との間に、ｐ型の高不純物濃度の分離領域１２が形成され、高不純物濃度埋込み領域８上に、高不純物濃度のｐ型のアノード電極取出し領域１３が形成され、この上に高不純物濃度のアノードコンタクト領域１４が形成され、アノード領域４の分割部に形成された埋込み領域６上に、この領域６と接してｐ型の高不純物濃度の分割領域３０が形成される。
【００１０】
そして、コレクタ領域１０には、ｎ型の高不純物濃度のコレクタ電極取出し領域１５と、ｐ型ベース領域１６とが形成される。ベース領域１６上には、ｎ型のエミッタ領域１７が形成される。
【００１１】
また、フォトダイオードＰＤの各アノード４上に、高不純物濃度のカソード領域１８が形成され、これにカソード電極１９が、オーミックにコンタクトされる。
【００１２】
半導体基板１の表面には、ＳｉＯ2 等の絶縁層２１が被着形成され、これにそれぞれ電極コンタクト窓が形成されて、それぞれトランジスタＴＲのエミッタ，ベースおよびコレクタ電極２０Ｅ，２０Ｂ，および２０Ｃがコンタクトされる。そして、その上にＳｉＯ2 等の層間絶縁層２２が形成され、この上に、受光窓が形成されたＡｌ等よりなる遮光層２３が形成され、この上に保護膜２４が形成される。
【００１３】
そして、絶縁層２１および２２が、反射防止膜とされて、遮光層２３の受光窓を通じて、フォトダイオードＰＤに、検出光が照射される。
【００１４】
上述のＩＣにおけるフォトダイオードＰＤは、例えば光学記録媒体に対する光学的記録、再生、あるいはその双方を行うことのできる光学ピックアップ装置におけるＲＦ信号、トラッキング誤差信号や、フォーカス誤差信号を取り出すためのセンサーを構成することができる。
【００１５】
図６（ａ）は、例えば光学ピックアップ装置におけるＲＦ信号、トラッキング誤差信号や、フォーカス誤差信号を取り出すセンサーとしてのフォトダイオードＰＤの平面パターン図を示す。この例では、光学記録媒体、例えば光ディスクからの、中央の光スポットＳＰ0 と、両側のサイドスポットＳＰS1およびＳＰS2との、３つのスポットを、例えば“田”の字状に４分割されたフォトダイオードＰＤ0 と、両側のフォトダイオードＰＤS1およびＰＤS2とに照射するようにして、フォーカス誤差信号は、例えばＡ，Ｂ，ＣおよびＤに４分割されたフォトダイオードＰＤの各部で光電変換された出力をそれぞれＡ〜Ｄとするとき、（Ａ＋Ｃ）−（Ｂ＋Ｄ）という演算をすることによって得られ、トラッキング誤差信号は、他の２つのフォトダイオードＰＤS1およびＰＤS2の出力をＥおよびＦとするとき、（Ｅ−Ｆ）によって得られ、信号読み出し出力、すなわちＲＦ信号は、（Ａ＋Ｂ＋Ｃ＋Ｄ）によって得るようになされる。
【００１６】
図６（ｂ）は、同様に例えば光学ピックアップ装置に適用するフォトダイオードＰＤの例を示し、この例では、それぞれ平行にＡ，Ｂ，Ｃ，ＤおよびＡ’，Ｂ’，Ｃ’，Ｄ’に４分割されたフォトダイオードＰＤ1 およびＰＤ2 に、スポトＳＰ1 およびＳＰ2 が照射される。この場合、各フォトダイオードの各中心２つのフォトダイオード部Ｂ，Ｃ，およびＢ′，Ｃ′は、例えば１４μｍピッチという極細のストライプ状パターンとされる。そして、各フォトダイオードＰＤ1 およびＰＤ2 の各部Ａ，Ｂ，Ｃ，ＤおよびＡ’，Ｂ’，Ｃ’，Ｄ’の出力を、それぞれＡ，Ｂ，Ｃ，ＤおよびＡ’，Ｂ’，Ｃ’，Ｄ’とするとき、フォーカス誤差信号は、（Ｂ＋Ｃ）−（Ａ＋Ｄ）−｛（Ｂ′＋Ｃ′）−（Ａ′＋Ｄ′）｝の演算によって得られ、トラッキング誤差信号は、（Ａ＋Ｂ＋Ｃ′＋Ｄ′）−（Ｃ＋Ｄ＋Ａ′＋Ｂ′）の演算で得られ、ＲＦ信号は（Ａ＋Ｂ＋Ｃ＋Ｄ）＋（Ａ′＋Ｂ′＋Ｃ′＋Ｄ′）の演算で得られる。
【００１７】
上述した例えば４分割フォトダイオードのように、複数部分に分割されたフォトダイオードを有する半導体装置においては、図７に示したように、分割領域３０とこれの下に連なって形成された埋込み分離領域６によってカソード領域９をその全厚さに渡って分離した構成とされる。
すなわち、この従来の構成においては、フォトダイオードＰＤに逆バイアスが印加されていない、非動作時の状態で、分割領域３０とこれの下に連なって形成された埋込み分離領域６によって、カソード領域９は、完全に分離された状態とされる。そして、フォトダイオードＰＤの動作時に、これに印加される逆バイアス電圧によって、アノード領域４とカソード領域９とによるｐ−ｎ接合、および分離領域３０とカソード領域９とによるｐ−ｎ接合から、アノード領域４およびカソード領域９に、図７において鎖線ａおよびａ’で示す空乏層の広がりが生じる。
【００１８】
【発明が解決しようとする課題】
ところが、上述した例えば図６（ａ）および（ｂ）の構成による受光素子を含む半導体装置、いわゆるフォトＩＣを構成して、Ａ，Ｂ，Ｃ，Ｄ，や、Ａ′，Ｂ′，Ｃ′，Ｄ′の各部に差し渡って、すなわち、各分割領域３０およびその下の埋込み分離領域６に、光スポットが照射される場合、フォトダイオードの周波数特性が悪くなる。
【００１９】
フォトダイオードにおける周波数特性は、主として、その寄生容量（Ｃ）と寄生抵抗（Ｒ）で決まるＣＲ時定数や、フォトダイオードにおける空乏層内部をキャリアが走行する時間、空乏化していない半導体層をキャリアが拡散する時間で決まる。
【００２０】
したがって、例えば上述した４分割フォトダイオードにおいては、分離領域３０および埋込み分離領域６の近傍と、これより充分離間した位置とでは、周波数特性が相違する。
【００２１】
これについて、図７を参照して説明する。光照射によって埋込み分離領域６内と、その近傍のアノード領域４に生じた少数キャリアすなわち電子ｅは、この埋込み分離領域６のポテンシャルが、少数キャリアの電子ｅに対してバリアとして働くことによって、これら電子ｅは、矢印ｂに示すように、遠去けられる方向に力を受けることから、この電子ｅは、直線的に空乏層に向かうことができず彎曲した経路を経ることになる。これに比し、埋込み分離領域６から充分離間した位置に発生した電子ｅは、このポテンシャルの影響を受けることがないか、殆どないことから、矢印ｃに示すように、直線的に空乏層に向かう経路を辿る。つまり、埋込み分離領域６およびその近傍に発生した電子は、埋込み分離領域６より充分離間した位置で発生した電子に比し、空乏層までの走行距離が長くなることから、キャリアの拡散時間が長くなり、結果として周波数特性が落ちることになる。
【００２２】
このため、前述したように、例えば４分割フォトダイオードが用いられて、その分離領域、したがって、埋込み分離領域６を含んで光スポットの照射がなされる使用態様が採られる場合、光照射面積に占める分離領域の面積が大きいことから、周波数特性に問題が生じる。特に、ＲＦ信号は、各分割領域からの和の信号として取り出すことから、周波数特性の悪化が問題となり、また、高速性能が最も要求されるＲＦ信号においては、大きな問題となる。
【００２３】
本発明においては、その光照射が、フォトダイオード、すなわち受光素子の分割部およびその近傍になされる構成とする場合においても、周波数特性の改善をはかることができるようにする。
【００２４】
【課題を解決するための手段】
本発明においては、受光素子を有する半導体装置、およびこの受光素子を有する半導体装置を用いた光学ピックアップ装置において、受光素子に対する光照射によって発生する少数キャリアの走行距離がほぼ一様化され、少数キャリアに対するその経路を迂回させるポテンシャルバリアの発生を回避する。
【００２５】
すなわち、本発明による受光素子を有する半導体装置においては、半導体基板に、第１導電型の第１半導体部と、第２導電型の第２半導体部とによる接合部、すなわちｐ−ｎ接合によって受光素子を形成する。
そして、その第１半導体部の一部に、第２導電型の分割領域を形成し、受光素子の動作時に接合部に印加される逆バイアス電圧以下の逆バイアス電圧の印加によって、受光素子を構成する接合部と分割領域による接合部とからの空乏層の広がりによって第１半導体部を複数部分に分離する構成とする。
【００２６】
また、本発明による光学ピックアップ装置は、半導体発光素子と、受光素子を有する半導体装置と、光学系とを有する光学ピックアップ装置であって、その受光素子を有する半導体装置の構成を、上述した本発明による受光素子を有する半導体装置の構成とする。
【００２７】
また、本発明による受光素子を有する半導体装置の製造方法は、半導体基体の一主面にあるいは半導体基体の一主面の上に、第２導電型の高不純物濃度埋込み層を形成する工程と、この高不純物濃度埋込み領域上に、受光素子を構成する第２導電型の第２半導体部を構成する第１半導体層を形成する工程と、第１半導体層上に、受光素子を構成する第１導電型の第１半導体部を構成する第２半導体層を形成する工程と、第２半導体層に、受光素子を複数に区画する第２導電型の分割領域を、第２半導体層の厚さ方向に一部を残して選択的に形成する工程と、第１半導体部の表面ないしは表面近傍に第１導電型の高不純物濃度の第３半導体部を選択的に形成する工程とを経て、上述した本発明による受光素子を有する半導体装置を得る。
【００２８】
上述したように、本発明装置においては、受光素子の分離を、この受光素子の動作時に印加される逆バイアス電圧によって生じる空乏層によって分離するものであり、このようにすることによって、分離領域の存在によって、受光素子の半導体部に光照射によって発生した少数キャリアに対するその走行を迂回させるポテンシャルバリアの発生を回避する。
【００２９】
【発明の実施の形態】
本発明の実施の形態を説明する。
本発明による受光素子を有する半導体装置においては、半導体基板に、第１導電型の第１半導体部と、第２導電型の第２半導体部とによる接合部、すなわちｐ−ｎ接合によって受光素子を形成する。
そして、その第１半導体部の一部に、第２導電型の分割領域を形成し、受光素子の動作時に接合部に印加される逆バイアス電圧以下の逆バイアス電圧、具体的には０．３Ｖ〜１１．０Ｖ、更に典型的には、０．５Ｖ〜２．５Ｖの印加によって、受光素子を構成する接合部と分割領域による接合部とから広がる空乏層によって第１半導体部を複数部分に分離する構成とする。
【００３０】
この受光素子を構成する接合部に対して、動作時の逆バイアス電圧より充分低い電圧しか印加されない状態では、第１の半導体部は、空乏層によって複数部分に分離されることがない状態とされる。
【００３１】
このため、分割領域は、第１半導体部の、第２半導体部より所要の間隔だけ隔てて位置に形成する。
あるいは、分割領域を、第１半導体部の、第２半導体部側に偏った位置に形成する。
または、分割領域を、第１半導体部の厚さ方向の中間部に限定的に設ける。
【００３２】
第１半導体部上の、空乏層によって分離される各部分の表面には、第１半導体部と同導電型の高不純物濃度の第３半導体部をそれぞれ形成する。
この第３半導体部の厚さは、０．０１μｍ〜０．２μｍに選定し得る。
【００３３】
また、第２半導体部の、受光素子を構成する接合部とは反対側に、第２半導体部と接して、第２半導体部に比して高不純物濃度の第４半導体部を形成する。  この場合、半導体基板の表面から第４半導体部までの距離は、受光素子への入射光の吸収長より大に選定する。
【００３４】
また、本発明による光学ピックアップ装置は、半導体発光素子と、受光素子を有する半導体装置と、光学系とを有する光学ピックアップ装置であって、その受光素子を有する半導体装置の構成を、上述した本発明による受光素子を有する半導体装置の構成とする。
【００３５】
また、本発明による受光素子を有する半導体装置の製造方法は、半導体基体の一主面に、あるいは半導体基体の一主面の上に、第２導電型の高不純物濃度埋込み層を形成する工程と、この高不純物濃度埋込み領域上に、受光素子を構成する第２導電型の第２半導体部を構成する第１半導体層を形成する工程と、第１半導体層上に、受光素子を構成する第１導電型の第１半導体部を構成する第２半導体層を形成する工程と、第２半導体層に、受光素子を複数に区画する第２導電型の分割領域を、第２半導体層の厚さの一部を残して選択的に形成する工程と、第１半導体部の表面ないしは表面近傍に第１導電型の高不純物濃度の第３半導体部を選択的に形成する工程とを経て、上述した本発明による受光素子を有する半導体装置を得る。
【００３６】
図１を参照して本発明による受光部を有する半導体装置の一例を説明する。しかしながら、本発明装置は、この構成に限られるものではない。
図１は、図７におけると同様に、受光素子であるフォトダイオードＰＤと、バイポーラトランジスタＴＲとが混載されて成るフォトＩＣに適用した場合の概略断面図を示す。また、この例においては、ｎｐｎ型トランジスタＴＲとアノードコモン型フォトダイオードＰＤが同一の半導体基板１上に形成されたフォトＩＣとして用いられるバイポーラＩＣを構成した場合である。そして、この場合、フォトダイオードＰＤは、図６（ａ）あるいは（ｂ）で示したような複数部分に分割された構成とされるものであり、図１においては、２部分に分割された状態が示されている。
【００３７】
このバイポーラＩＣにおいては、ｐ型Ｓｉ半導体基体すなわちサブストレイト２の一主面に、前述の第４半導体部に相当する高不純物濃度のｐ型の埋込み層３が全面的に形成され、この埋込み層３に、前述の第２半導体部に相当するフォトダイオードＰＤのアノード領域４を構成する低不純物濃度のｐ型の第１半導体層３１がエピタキシャル成長される。そして、この第１半導体層３１の、トランジスタＴＲの形成部には、高不純物濃度のコレクタ埋込み領域５が形成され、各回路素子間に、高不純物濃度の埋込み分離領域６が形成される。
しかしながら、この場合、図７の従来構造におけるように、フォトダイオードＰＤの分割部には埋込み領域６を設けない構造とする。
【００３８】
また、フォトダイオードＰＤに対するアノード電極７が配置される部分下にｐ型の高不純物濃度埋込み領域８が形成される。
【００３９】
第１半導体層３１上には、更に、前述の第１半導体部に相当するフォトダイオードＰＤのカソード領域９や、トランジスタＴＲのコレクタ領域１０を形成する低不純物濃度のｎ型の第２半導体層３２がエピタキシャル成長される。
【００４０】
このようにして、半導体基体２上に第１および第２半導体層３１および３２がエピタキシャル成長されたＳｉ半導体基板１が構成され、その表面、すなわち第２半導体層３２に、互いに電気的に分離する半導体回路素子、もしくは領域間に、 LOCOSによるＳｉＯ2 分離絶縁層１１が形成される。
【００４１】
第２半導体層３２の、分離絶縁層１１下に回路素子間の絶縁分離部分における分離絶縁層１１とその下の埋込み分離領域６との間に、ｐ型の高不純物濃度の分離領域１２が形成され、アノード電極７の配置部下の高不純物濃度埋込み領域８上に、ｐ型の高不純物濃度のアノード電極取出し領域１３が形成され、この上に高不純物濃度のアノードコンタクト領域１４が形成される。
【００４２】
そして、本発明装置においては、フォトダイオードＰＤの形成部の分割位置に、カソード領域９（第１半導体部）に比し高い不純物濃度を有するｐ型の分割領域４０を形成する。
この分割領域４０の平面パターンは、例えば図６（ａ）および（ｂ）で示した４分割構成とする場合、例えば図６（ａ）のフォトダイオードＰＤ0 を構成する場合においては、十文字パターン、また、図６（ｂ）のフォトダイオードＰＤ1 もしくはＰＤ2 を構成する場合においては、３本の平行ストライプパターンとする。
そして、これら分割領域４０は、例えば図１に示すように、アノード領域４すなわち第２の半導体部から所要の距離ｄだけ隔てた位置に形成する。
あるいは、図２に本発明装置の要部の断面図を示すように、分割領域４０を、アノード領域（第２半導体部）に偏って配置する。
または、図３に本発明装置の要部の断面図を示すように、分割領域４０を、カソード領域９すなわち第１半導体部において、その厚さ方向の中間部に、すなわち第１半導体部の表面に至ることなく、またアノード領域４（第２半導体部）に至ることのない位置に形成する。図２および図３において、図１と対応する部分には同一符号を付して重複説明を省略する。
【００４３】
そして、コレクタ領域１０には、ｎ型の高不純物濃度のコレクタ電極取出し領域１５と、ｐ型ベース領域１６とが形成される。ベース領域１６上には、ｎ型のエミッタ領域１７が形成される。
【００４４】
また、フォトダイオードＰＤの分割領域４０によって区分された各カソード領域９上に、カソード領域９に比し高不純物濃度とされた前述の第３半導体部に相当する高濃度のカソード領域１８が形成され、これにカソード電極１９が、オーミックにコンタクトされる。
【００４５】
半導体基板１の表面には、ＳｉＯ2 等の絶縁層２１が被着形成され、これにそれぞれ電極コンタクト窓が形成されて、それぞれトランジスタＴＲのエミッタ，ベースおよびコレクタ電極２０Ｅ，２０Ｂ，および２０Ｃがコンタクトされる。そして、その上にＳｉＯ2 等の層間絶縁層２２が形成され、この上に、受光窓が形成されたＡｌ等よりなる遮光層２３が形成され、この上に保護膜２４が形成される。
【００４６】
そして、絶縁層２１および２２が、反射防止膜とされて、遮光層２３の受光窓を通じて、フォトダイオードＰＤに、検出光が照射される。
【００４７】
上述の構成において、フォトダイオードＰＤの動作時には、そのアノード電極１４とカソード電極１９間に所要の逆バイアス電圧を印加するものであるが、本発明装置においては、この逆バイアス電圧が印加された状態で、この逆バイアス電圧以下の電圧において、カソード領域９すなわち第１半導体部が、分割領域４０とカソード領域９との間のｐ−ｎ接合ｊと、カソード領域９とアノード領域４との間のｐ−ｎ接合Ｊから広がる鎖線ａ’およびａで示す空乏層４１によって複数部分、すなわち各分割フォトダイオードに関して分離されるようにする。しかしながら、上述の逆バイアス電圧が印加されていない状態、すなわちフォトダイオードＰＤが、動作されていない状態では、分割領域４０によって、フォトダイオードＰＤの各分割部が分離されない状態にあるように、分割領域４０の位置および深さ、第１および第２半導体部すなわちカソード領域９およびアノード領域４の厚さおよび不純物濃度の選定がなされる。
【００４８】
カソード領域（第１半導体部）９は、厚さが例えば０．０１〜１０μｍに選定され、不純物濃度が１×１０11〜１×１０16atoms/cm3 に選定される。
アノード領域（第２半導体部）４は、厚さが例えば０．０１〜６００μｍに選定され、不純物濃度が１×１０11〜１×１０16atoms/cm3 に選定される。
高濃度カソード領域（第３半導体部）１８は、厚さ例えば０．０１〜０．２μｍに選定され、不純物濃度が１×１０15〜１×１０21atoms/cm3 に選定される。埋込み層（第４半導体部）３は、厚さ例えば１〜３０μｍに選定され、不純物濃度が１×１０16〜１×１０21atoms/cm3 に選定される。
埋込み分離層６は、厚さが例えば０．０１〜１０μｍに選定され、不純物濃度が１×１０14〜１×１０21atoms/cm3 に選定される。
【００４９】
上述の構成において、空乏層４１は、アノード領域４（第２半導体部）を完全に、すなわち埋込み層３（第４半導体部）に至る部分まで空乏化することができるように、第２半導体部の不純物濃度は、２×１０14atoms/cm3 以下に、更に望ましくは、カソード領域９（第１半導体部）を完全空乏化することができるように、第１半導体部の不純物濃度は、５×１０14atoms/cm3 以下に選定することが望ましい。
【００５０】
因みに、ｐ−ｎ接合における、逆バイアス印加電圧と、空乏層の広がりの関係の不純物濃度の依存性に関しては、例えば光学図書（株）発行、米津著、光通信素子光学  第３２９頁等によって知られているところである。
【００５１】
また、半導体基板の表面から第４の半導体部までの距離は、受光素子への入射光の吸収長より大に選定して、光電変換が有効になされるようにする。
【００５２】
上述の本発明装置によれば、その動作時においては、フォトダイオードＰＤが、空乏層４１によって、複数に分割されるものであるが、その分割部、すなわち図１〜図３において、分割領域４０が形成された部分もしくはその近傍に光照射がなされ、例えばこの分割部におけるアノード領域４に、少数キャリア、この例では電子ｅが発生した場合においても、これに対する図７で説明したこの分割部における埋込み領域６によるポテンシャルバリアが存在しないことから、矢印ｂにその経路を示すように、矢印ｃで示す他部に発生した電子ｅと同様に直線的に空乏層４１に向かわせることができる。したがって、内部で発生した少数キャリアの走行距離が相違することが回避され、周波数特性の改善が図られる。
【００５３】
尚、上述した例においては、共通の半導体基板１に、受光素子すなわちフォトダイオードとともに他の回路素子としてトランジスタを形成した場合であるが、受光素子と共に、他の回路素子として例えばｐｎｐ型トランジスタ、半導体領域によって構成する抵抗素子、容量等を形成したＩＣ構成とすることもできる。
【００５４】
また、図１においては、その受光素子として、複数に分割された１つのフォトダイオードＰＤのみが図示されているが、図６（ａ）および（ｂ）で示したように、１つの分割フォトダイオードの他に、分割されないフォトダイオード、もしくはそれぞれ分割フォトダイオードによる複数のフォトダイオードを、共通の半導体基板１に形成するようにしたフォトＩＣ等に本発明を適用することができる。
【００５５】
図４は、本発明による受光素子を有する半導体装置を用いて構成した本発明による光学ピックアップ装置の概略構成図を示す。
この光学ピックアップ装置は、例えば半導体発光素子例えば半導体レーザー５１と、本発明による受光素子を有する半導体装置５２とが一体化されたいわゆるレーザーカップラーを有し、光学系５３すなわち対物レンズとを有して成る。
【００５６】
半導体装置５２は、例えば図６（ｂ）に示すように、２つのフォトダイオードＰＤ1 およびＰＤ2 が形成された本発明による半導体装置によって構成されるすなわち、この場合半導体基板１に、他の回路素子と共に、それぞれ図１のフォトダイオードＰＤと同様の構成によるフォトダイオードＰＤ1 およびＰＤ2 が成された半導体装置５２が用意され、その半導体基板１上に、例えば半導体レーザー５２と、これよりの後方出射光を検出する半導体レーザーの出力をモニターするモニター用光検出素子５４例えば通常のフォトダイオードが作り込まれた、あるいはマウントされたブロック５７がマウントされる。
【００５７】
一方、半導体装置５２の半導体基板１の、各フォトダイオードＰＤ1 およびＰＤ2 の配置部上に、マイクロプリズム５５がマウントされる。
【００５８】
そして、半導体レーザー５１から出射された前方レーザー光Ｌを、マイクロプリズム５５に形成された斜面５５Ｍによって反射させて、光学系５３を通じて、光学記録媒体５６例えば光ディスクに照射し、その戻り光を、マイクロプリズム５５に戻し、斜面５５Ｍで屈曲させてプリズム５５内に導入して、半導体装置５２の一方のフォトダイオードＰＤ1 に入射させ、その反射光を、他方のフォトダイオードＰＤ2 に入射させる。光学記録媒体５６には、例えば記録情報ピットやトラッキング信号を得るグルーブ等が形成されており、これよりの戻り光がフォトダイオードＰＤ1 およびＰＤ2 に入射されることによって検出した前述した出力Ａ〜Ｄ，Ａ’〜Ｄ’を演算することによって、トラッキング誤差信号、フォーカス誤差信号、ＲＦ信号を得ることができる。そして、トラッキング誤差信号によって、図示しないが、通常知られている方法によって、光学記録媒体と、これに照射するレーザー光の位置がトラッキング誤差信号によって制御され、またフォーカス誤差信号によって光学系５３の位置調整がなされてフォーカシングの制御がなされる。
【００５９】
一方、半導体レーザー５１の後方出射レーザー光は、モニター用光検出素子５４に入射され、その出力、したがって、前方レーザー光Ｌの出力が検出され、これによってレーザー５１への駆動電圧の制御がなされて、所定の出力に設定されるようになされる。
【００６０】
この構成によるピックアップ装置は、前述したように、その受光素子すなわちフォトダイオードがすぐれた周波数特性を有することから、トラッキングおよびフォーカシングを正確に行うことができ、またＳ／Ｎの高いＲＦ信号を取り出すことができる。
【００６１】
次に、図５を参照して、図１で説明した本発明による受光素子を有する半導体装置の製造方法の一例を説明する。
まず、図５（ａ）に示すように、第２導電型例えばｐ型のＳｉ半導体基体２を用意し、熱酸化によってその表面に、図示しないが、例えば厚さ１２０ｎｍ程度の酸化膜を形成し、この酸化膜を通じて半導体基体２の一主面に全面的に、ボロンイオン（Ｂ+ ）を３０ｋｅＶで２．５×１０15／ｃｍ2 のドーズ量でイオン注入する。
続いてイオン注入されたボロンを活性化させるため１２００℃のＮ2 雰囲気中で８０分間アニールする。
さらにイオン注入時のダメージに起因する欠陥を除去する目的で１２００℃でいわゆるウエット(WET) Ｏ2 雰囲気中で２０分間熱処理する。このようにして、ｐ型埋込み層３を形成する。その後、フッ酸を用いて酸化膜を除去する。
【００６２】
次に、半導体基体２の埋込み層３が形成された主面に、埋込み層３と同導電型のｐ型の第１半導体層３１を、例えば厚さ２０μｍで、抵抗率５０Ω・ｃｍをもってエピタキシャル成長する。
そして、図示しないが、この第１半導体層３１の表面を熱酸化して厚さ例えば１２０ｎｍの酸化膜を形成した後、この上に所要のパターンのフォトレジストを、フォトレジストの塗布、パターン露光および現像によって形成し、これをマスクとして、半導体層３１の表面に形成された酸化膜をエッチングして、これに開口を形成する。その後フォトレジストを除去する。フォトレジストの除去は、過酸化水素水と硫酸との混合液を用いることができる。そして、フォトダイオードの形成部の周辺部分や、他の回路素子との分離をなす部分に、ボロンＢ+ を３０ｋｅＶの打ち込みエネルギーで、２．５×１０15／ｃｍ2 の条件でイオン注入する。
続いて、このイオン注入されたボロンを活性化させるため、１２００℃のＮ2 雰囲気中で８０分間のアニール処理を行う。
さらに、イオン注入時のダメージに起因する欠陥を除去する目的で１２００℃でウエットＯ2 雰囲気で２０分間の酸化処理を行う。このようにして、ｐ型埋込み分離領域６と、フォトダイオードのアノード領域に対する電極取出しの高濃度埋込み領域８を形成する。
【００６３】
更に、第１半導体層３１のトランジスタ形成部に相当する位置に開口を有する所要のパターンのフォトレジストを形成し、これをマスクとして、半導体層３１の表面に形成された酸化膜をエッチングして、これに開口を形成する。その後フォトレジストを除去する。フォトレジストの除去は、過酸化水素水と硫酸との混合液を用いることができる。
【００６４】
そして、半導体層３１上の酸化膜に形成した開口を通じて第２導電型、この例ではｎ型のコレクタ埋込み領域５を、Ｓｂ2 Ｏ3 の固体ソースを用いた１２００℃、６０分間の熱拡散によって形成する。
その後、フッ酸を用いた熱処理を行なって酸化膜を除去する。
【００６５】
その後、図５（ｂ）に示すように、第１導電型すなわちｎ型の第２半導体層３２を、例えば厚さ３μｍで、抵抗率１Ω・ｃｍをもってエピタキシャル成長して半導体基板１を構成する。このとき、第２半導体層３２のエピタキシャル成長における加熱によって、第１半導体層３１に形成されている、各高濃度のコレクタ埋込み領域５、埋込み分離領域６、高濃度埋込み領域８からそれぞれの不純物が半導体層３２に拡散されることによって、各領域５、６および８は、それぞれ第２の半導体層３２中に入り込んで形成される。
【００６６】
次に、LOCOS によって分離絶縁層１１を形成する。この分離絶縁層１１の形成は、第２半導体層３２の表面を熱酸化して厚さ例えば２０ｎｍのＳｉＯ2 酸化膜を形成し、この上に、窒化シリコンＳｉＯx Ｎy 膜を減圧ＣＶＤ法で６５ｎｍの厚さに堆積する。そして、第２半導体層３２に、４００ｎｍ程度に入り込む深さに、酸化膜と窒化膜と第２半導体層３２とをＲＩＥ（反応性イオンエッチング）法で選択的にエッチング除去する。その後、残された窒化膜を耐酸化マスクとして、１０５０℃のウエットＯ2 雰囲気で第２半導体層３２を熱酸化して厚さ例えば８００ｎｍの分離絶縁層１１を形成する。
【００６７】
その後、窒化膜を、例えば１５０℃のリン酸で選択的にエッチング除去し、第２半導体層３２の、コレクタ埋込み領域５の一部上に、第１導電型すなわちｎ型の高不純物濃度のコレクタ電極取出し領域１５を形成する。この領域１５の形成は、リン（Ｐ+ ）を７０ｋｅＶで１×１０16／ｃｍ2 でイオン注入する。
そして、不純物の活性化の熱処理を、１０５０℃のＮ2 雰囲気で６０分間行なう。
【００６８】
また、それぞれｐ型の高不純物濃度の分離領域１２、アノード電極取出し領域１３と、分割領域４０と、ｎ型の高濃度カソード領域１８の形成を行う。
分離領域１２とアノード電極取出し領域１３と分割領域４０は、ボロン（Ｂ+ ）を選択的に４００ｋｅＶで１×１０14／ｃｍ2 でイオン注入する。高濃度カソード領域１８の形成は、ひ素（Ａｓ+ ）を７０ｋｅＶで１×１０15／ｃｍ2 でイオン注入する。そして、各不純物イオンの活性化の熱処理を１０００℃で３０分間行なって、ｐ型の高不純物濃度の分離領域１２、アノード電極取出し領域１３と、分割領域４０と、ｎ型の高濃度カソード領域１８を形成する。
この場合、それぞれｐ型の高不純物濃度の分離領域１２とアノード電極取出し領域１３と分割領域４０とは同時に形成されるが、分離領域１２とアノード電極取出し領域１３との形成部下には、前述したように、第２半導体層３２に入り込んで、埋込み分離領域６および高濃度埋込み領域８が持ち上がるように形成されていることから、これらに接するように、分離領域１２とアノード電極取出し領域１３とを形成することができ、分割領域４０に関しては、第１半導体層３１によって構成されるアノード領域４に至ることのない深さに形成することができる。つまり、分割領域４０を、アノード領域４（第２半導体部）から所要の距離だけ隔てた位置に形成することができる。
【００６９】
その後は、通常のバイポーラトランジスタＩＣの製造プロセスに従う。すなわち、例えば半導体基板１の第２半導体層３２の表面に形成された酸化膜等の下層絶縁層を形成し、これにフォトリソグラフィによるエッチングを行って、トランジスタのベース領域形成部に開口を形成する。この開口の形成と同時に、例えばアノード電極取出し領域１３上においても開口の形成を行う。そして、これら開口を閉塞するように、第１の多結晶半導体層６１を形成する。この第１の多結晶半導体層６１は、多結晶シリコンにｐ型の不純物を高濃度に含有させて構成する。
この第１の多結晶半導体層６１に対しフォトリソグラフィによるエッチングを行って最終的にトランジスタのベース領域の形成部とこれよりの電極取り出し部分と、さらにアノード電極取出し領域１３上とこれよりの電極取出し部分とを残してエッチング除去する。
また、第１の多結晶半導体層６１のベース領域形成部の、真性ベース領域の形成部に開口を形成してｐ型の不純物を拡散して真性ベース領域１６ｉを形成し、更にＳｉＯ2 等を形成し、先に形成した下層絶縁層と共に所要の厚さを有する表面絶縁層２１を形成する。そして、絶縁層２１の、真性ベース領域１６ｉ上に開口を形成し、この開口を閉塞するように、第２の多結晶半導体層６２を形成する。この第２の多結晶半導体層６２は、ｎ型の不純物を高濃度に含有させた多結晶シリコン層によって形成する。
そして、この第２の多結晶半導体層６２に対しフォトリソグラフィによるエッチングによってエミッタ電極の取出し部を残して除去する。
【００７０】
そして、第１および第２の多結晶半導体層６１および６２からの不純物を半導体層３２に拡散してｐ型の高濃度のグラフトベース領域１６ｇを真性ベース領域１６ｉの周囲に形成すると共に、アノード電極取出し領域１３上に高濃度のアノードコンタクト領域１４を形成し、真性ベース領域１６ｉ上に高濃度のｎ型のエミッタ領域１７を形成する。
【００７１】
絶縁層２１には、それぞれ電極コンタクト窓が形成されて、それぞれトランジスタＴＲのエミッタ，ベースおよびコレクタ電極２０Ｅ，２０Ｂ，および２０Ｃがコンタクトされる。そして、その上にＳｉＯ2 等の層間絶縁層２２が形成され、この上に、受光窓が形成されたＡｌ等よりなる遮光層２３が形成され、この上に保護膜２４が形成される。
【００７２】
そして、絶縁層２１および２２が、反射防止膜とされて、遮光層２３の受光窓を通じて、フォトダイオードＰＤに、検出光が照射される。
【００７３】
このようにして、共通（同一）半導体基板１上に、トランジスタＴＲおよびアノードコモン型のフォトダイオードＰＤが形成された半導体装置が形成される。
【００７４】
上述したように、本発明装置においては、そのフォトダイオードＰＤの分割領域４０による接合ｊ、およびフォトダイオードを構成するｐ−ｎ接合Ｊからの空乏層によって、フォトダイオードを複数に分離する構成とするものである。すなわち、この分離部には、図７の従来構造におけるように、埋込み領域６が形成される構造としないものであり、これにより、この分割ないしは分離領域近傍に光照射されて光電変換で生成されたキャリアが、分離領域によるポテンシャルバリアによってこれより遠ざけられる力を受けることが回避されることから、キャリアは、その生成位置から空乏層まで最短距離を走行でき、光照射の位置によらず走行時間を殆ど等しくできる。したがって、フォトダイオードＰＤの分割領域に光が照射される使用態様が採られても、良好な周波数特性でＲＦ信号を得ることができる。
【００７５】
尚、上述した例では、バイポーラトランジスタＴＲが、第１および第２の多結晶半導体層６１および６２を用いたいわゆるダブルポリシリコン構造とした場合であるが、イオン注入法等によるとか、あるいはエミッタ領域の形成をイオン注入としたいわゆるシングルポリシリコンエミッタ構造とすることもできるなどの変形変更を行うことができる。
また、分割領域４０の形成は、上述したように、分離領域１２と同時に形成する場合に限られるものではなく、各領域を別工程で形成することもできる。
また、第２半導体部（すなわち上述した例では、アノード領域４）は、エピタキシャル成長によって形成する場合に限られるものではなく、例えば半導体基体２自体によって構成することもできる。
また、上述した例では、第１導電型がｎ型で、第２導電型がｐ型、すなわち受光素子のフォトダイオードが、受光面側にカソードが配置されたアノードコモン型構成とした場合であるが、各部の導電型を上述したとは逆導電型にすることもできるなど上述した例に限られるものではなく、本発明による受光素子を有する半導体装置、その製造方法、光学ピックアップ装置は、上述した例に例に限定されるものではない。
【００７６】
【発明の効果】
上述の本発明によれば、その動作時においては、フォトダイオードＰＤすなわち受光素子が、空乏層によって、複数に分離されるようにするがこの分離部およびその近傍に光照射がなされて発生したキャリアに対して、バリアとなるポテンシャルの存在を回避したことによって、半導体中のどの部分に発生したキャリアに関してほぼ一様な拡散距離とすることができることによって、分割構成とした場合においてもすぐれた周波数特性を有する受光素子を有する半導体装置を構成することができる。
【００７７】
そのため、光学ピックアップ装置において、複数に分割したフォトダイオードの分離領域を含む領域に光照射がなされ、高速性が要求されるＲＦ信号を取り出す場合や、レーザーカプラーで用いているような、極細のストライプパターンに光照射される場合も、良好な周波数特性を実現できるものである。
【００７８】
そして、本発明による半導体装置、これを用いた光学ピックアップ装置を製造するに、従来に比し何ら工程数を増加することがない。
【図面の簡単な説明】
【図１】本発明装置の一例の概略断面図である。
【図２】本発明装置の他の例の要部の概略断面図である。
【図３】本発明装置の他の例の要部の概略断面図である。
【図４】本発明によるピックアップ装置の一例の構成図である。
【図５】（ａ）および（ｂ）は、本発明による製造方法の一例の工程図である。
【図６】（ａ）および（ｂ）は、フォトダイオードの各一例のパターン図である。
【図７】従来装置の概略断面図である。
【符号の説明】
ＰＤ，ＰＤ0 ，ＰＤS1, ＰＤS2, ＰＤ1 ，ＰＤ2 ・・・フォトダイオード（受素子）、ＴＲ・・・トランジスタ、１・・・半導体基板、２・・・半導体基体、３・・・埋込み層、４・・・アノード領域、５・・・コレクタ埋込み領域、６・・・埋込み分離領域、７・・・アノード電極、８・・・高濃度埋込み領域、９・・・カソード領域、１０・・・コレクタ領域、１１・・・分離絶縁層、１２・・・分離領域、１３・・・アノード電極取出し領域、１４・・・アノードコンタクト領域、１５・・・コレクタ電極取出し領域、１６・・・ベース領域、１７・・・エミッタ領域、１８・・・高濃度カソード領域、１９・・・カソード電極、２０Ｅ・・・エミッタ電極、２０Ｂ・・・ベース電極、２０Ｃ・・・コレクタ電極、２１・・・表面絶縁層、２２・・・層間絶縁層、２３・・・遮光層、２４・・・保護膜、３１・・・第１半導体層、３２・・・第２半導体層、５１・・・半導体レーザー、５２・・・受光素子を有する半導体装置、５３・・・光学系、５５・・・マイクロプリズム、５６・・・光学記録媒体、６１・・・第１の多結晶半導体層、６２・・・第２の多結晶半導体層
【図１】
0004131031.tif 000002
【図２】
0004131031.tif 000003
【図３】
0004131031.tif 000004
【図４】
0004131031.tif 000005
【図５】
0004131031.tif 000006
【図６】
0004131031.tif 000007
【図７】
0004131031.tif 000008