(57)【特許請求の範囲】
【請求項１】
アナログ映像信号を、供給されるサンプリングクロックに従ってサンプリングし、サンプリングされたアナログ映像信号のレベルを表すデジタル信号をデジタル映像信号として出力する映像信号サンプリング装置において、
位相が互いに異なるサンプリングクロックに従ってアナログ映像信号をそれぞれサンプリングし、サンプリングされたアナログ映像信号のレベルを表すデジタル信号をそれぞれ生成するＮ個（Ｎは２以上の整数）の変換手段と、
前記Ｎ個の変換手段により生成されたＮ個の現在のデジタル信号のそれぞれについて、１サンプリングクロック前にサンプリングされた先行デジタル信号との差を算出し、前記Ｎ個の現在のデジタル信号の中から、それに対する上記の差の絶対値が最大となる現在のデジタル信号を選択する選択手段と、
該選択手段により選択されたデジタル信号をデジタル映像信号として外部に出力する切替手段と
を備えることを特徴とする映像信号サンプリング装置。
【請求項２】
前記Ｎ個の変換手段に、サンプリングクロックを２π／Ｎラジアンづつ位相を順次遅らせて供給する遅延手段を有することを特徴とする請求項１に記載の映像信号サンプリング装置。
【請求項３】
前記切替手段から出力されるデジタル映像信号と前記Ｎ個の変換手段により生成されたＮ個のデジタル信号の中のいずれか一つとを混合する混合手段を設けたことを特徴とする請求項１に記載の映像信号サンプリング装置。
【請求項４】
アナログ映像信号を、供給されるサンプリングクロックに従ってサンプリングし、サンプリングされたアナログ映像信号のレベルを表すデジタル信号を外部にデジタル映像信号として出力する映像信号サンプリング装置において、
サンプリングクロックに従ってアナログ映像信号をサンプリングし、サンプリングされたアナログ映像信号のレベルを表すデジタル信号を生成する変換手段と、
該変換手段から周期的に出力される、第１から第Ｎ（Ｎは２以上の整数）の連続する、現在のデジタル信号のそれぞれについて、Ｎサンプリングクロック前にサンプリングされた先行のデジタル信号との差を算出し、前記第１から第Ｎの現在のデジタル信号の中から、それに対する上記の差の絶対値が最大となる現在のデジタル信号を選択する選択手段と、
該選択手段により選択されたデジタル信号をデジタル映像信号として外部に出力する切替手段と
を備えることを特徴とする映像信号サンプリング装置。
【請求項５】
前記変換手段の出力を１サンプリングクロックから（Ｎ−１）サンプリングクロックそれぞれ遅延させて前記第１から第Ｎのデジタル信号を生成する（Ｎ−１）個の遅延手段を備えることを特徴とする請求項４に記載の映像信号サンプリング装置。
【請求項６】
前記切替手段から出力されるデジタル映像信号を１／Ｎに間引くサンプルホールド回路を更に備えることを特徴とする請求項４に記載の映像信号サンプリング装置。
【請求項７】
請求項１乃至６のいずれかに記載の映像信号サンプリング装置を備えた表示装置。
【請求項８】
アナログ映像信号を、供給されるサンプリングクロックに従ってサンプリングし、サンプリングされたアナログ映像信号のレベルを表すデジタル信号をデジタル映像信号として出力する映像信号サンプリング方法において、
位相が互いに異なるＮ個（Ｎは２以上の整数）のサンプリングクロックに従ってアナログ映像信号をそれぞれサンプリングし、サンプリングされたアナログ映像信号のレベルを表すＮ個のデジタル信号をそれぞれ生成する生成ステップと、
前記生成するステップにおいて生成されたＮ個の現在のデジタル信号のそれぞれについて、１サンプリングクロック前にサンプリングされた先行デジタル信号との差を算出し、前記Ｎ個の現在のデジタル信号の中から、それに対する上記の差の絶対値が最大となる現在のデジタル信号を選択する選択ステップと、
該選択ステップにより選択されたデジタル信号をデジタル映像信号として外部に出力する切替ステップと
を備えることを特徴とする映像信号サンプリング方法。
【請求項９】
アナログ映像信号を、供給されるサンプリングクロックに従ってサンプリングし、サンプリングされたアナログ映像信号のレベルを表すデジタル信号を外部にデジタル映像信号として出力する映像信号サンプリング方法において、
サンプリングクロックに従ってアナログ映像信号をサンプリングし、サンプリングされたアナログ映像信号のレベルを表すデジタル信号を生成する変換ステップと、
該変換ステップから周期的に出力される、第１から第Ｎ（Ｎは２以上の整数）の連続する、現在のデジタル信号のそれぞれについて、Ｎサンプリングクロック前にサンプリングされた先行のデジタル信号との差を算出し、前記第１から第Ｎの現在のデジタル信号の中から、それに対する上記の差の絶対値が最大となる現在のデジタル信号を選択する選択ステップと、
該選択ステップにより選択されたデジタル信号をデジタル映像信号として外部に出力する切替ステップと
を備えることを特徴とする映像信号サンプリング方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、アナログ映像信号をデジタル映像信号に変換するために使用される映像信号サンプリング装置に関する。本発明はまた、表示装置及び映像信号サンプリング方法に関する。
【０００２】
【従来の技術】
アナログ信号をデジタル信号に変換するためにサンプリングを行う際には、一定のサンプリング周波数を有するサンプリングクロックが必要である。アナログ映像信号をデジタル映像信号に変換する際には、一般に、水平同期信号や垂直同期信号に同期したサンプリングクロックが用いられる。
【０００３】
ナイキストのサンプリング定理によれば、サンプリング周波数をｆｓｃとするとき、入力信号中の最高周波数成分がｆｓｃ／２以下であれば、サンプリングによって、元の波形の情報が失われることはない、即ち、元の波形を完全に再現することができる。但し、これは入力信号の位相とサンプリングクロックの位相とが最適な関係にあるときにのみ成立する。
【０００４】
これを図８及び図９を用いて説明する。図８は、一定周波数の入力信号を、その２倍の周波数を有し、且つ該入力信号と最適な位相関係にあるサンプリングクロックａでサンプリングしたときに得られる出力信号（標本化信号）ａを示している。クロックａでサンプリングを行えば、出力信号の最大レベルと最小レベルの差、即ち出力信号の交流成分を示す振幅は最大となる。
【０００５】
図９は、クロックａと位相が１８０度（πラジアン）異なるサンプリングクロックｂで同じ入力信号をサンプリングしたときに得られる出力信号ｂを示している。クロックｂでサンプリングを行えば、出力信号の振幅（交流成分）はゼロとなる。このように、入力信号を同じ周波数のサンプリングクロックでサンプリングしても、得られる出力信号の振幅は、サンプリングクロックの位相により変化する。また、図１０に示すように、サンプリングにより得られる出力信号の振幅の変化の範囲は、サンプリングクロックの周波数に依存することも一般によく知られている。
【０００６】
図１０のグラフにおいて、横軸はサンプリングクロックの周波数、縦軸は出力信号の振幅（最大値を１としている）を表している。また、曲線ａｍａｘは入力信号とサンプリングクロックとが最適な位相関係にある場合の出力信号の振幅、曲線ａｍｉｎは入力信号とサンプリングクロックとが最適な位相関係から最も離れている場合の出力信号の振幅、曲線ａａｖｅは出力信号の平均振幅を示している。このグラフから、サンプリング周波数（サンプリングクロックの周波数）ｆｓｃを入力信号の周波数の２倍にする場合に限らず、３倍あるいは４倍にするときにも、サンプリングクロックの位相により出力信号の振幅が変化することが分かる。
【０００７】
【発明が解決しようとする課題】
従って、アナログ映像信号をサンプリングする場合、サンプリングクロックの位相が変化すると出力信号（デジタル映像信号）の振幅が変化し、画質が変化してしまう。この問題は、受信したＮＴＳＣ方式のアナログ映像信号をデジタル映像信号に変換する場合のみならず、ＣＣＤ等の固体撮像素子からの映像信号をサンプリングする場合にも発生する。また、これは、ＣＲＴを使用する表示装置だけでなく、液晶表示装置やＰＤＰ（プラズマディスプレイ）等のマトリクス型表示装置でも共通に発生する問題である。
【０００８】
本発明は、上記の問題を解決するためになされたものであり、サンプリングクロックの位相の如何に関らず、常に最大振幅（入力信号の位相とサンプリングクロックの位相とが最適な関係にある場合に得られる出力信号の振幅）に近い振幅を有するデジタル映像信号を出力することのできる映像信号サンプリング装置を提供することを課題とする。
【０００９】
【課題を解決するための手段】
請求項１に記載の発明は、アナログ映像信号を、供給されるサンプリングクロックに従ってサンプリングし、サンプリングされたアナログ映像信号のレベルを表すデジタル信号をデジタル映像信号として出力する映像信号サンプリング装置において、
位相が互いに異なるサンプリングクロックに従ってアナログ映像信号をそれぞれサンプリングし、サンプリングされたアナログ映像信号のレベルを表すデジタル信号をそれぞれ生成するＮ個（Ｎは２以上の整数）の変換手段と、
前記Ｎ個の変換手段により生成されたＮ個の現在のデジタル信号のそれぞれについて、１サンプリングクロック前にサンプリングされた先行デジタル信号との差を算出し、前記Ｎ個の現在のデジタル信号の中から、それに対する上記の差の絶対値が最大となる現在のデジタル信号を選択する選択手段と、
該選択手段により選択されたデジタル信号をデジタル映像信号として外部に出力する切替手段と
を備えることを特徴とする。
【００１１】
請求項２に記載の発明は、前記Ｎ個の変換手段に、サンプリングクロックを２π／Ｎラジアンづつ位相を順次遅らせて供給する遅延手段を有することを特徴とする。
【００１２】
請求項３に記載の発明は、前記切替手段から出力されるデジタル映像信号と前記Ｎ個の変換手段により生成されたＮ個のデジタル信号の中のいずれか一つとを混合する混合手段を設けたことを特徴とする。
【００１３】
請求項４に記載の発明は、アナログ映像信号を、供給されるサンプリングクロックに従ってサンプリングし、サンプリングされたアナログ映像信号のレベルを表すデジタル信号を外部にデジタル映像信号として出力する映像信号サンプリング装置において、
サンプリングクロックに従ってアナログ映像信号をサンプリングし、サンプリングされたアナログ映像信号のレベルを表すデジタル信号を生成する変換手段と、
該変換手段から周期的に出力される、第１から第Ｎ（Ｎは２以上の整数）の連続する、現在のデジタル信号のそれぞれについて、Ｎサンプリングクロック前にサンプリングされた先行のデジタル信号との差を算出し、前記第１から第Ｎの現在のデジタル信号の中から、上記の差の絶対値が最大となる現在のデジタル信号を選択する選択手段と、
該選択手段により選択されたデジタル信号をデジタル映像信号として外部に出力する切替手段と
を備えることを特徴とする。
【００１５】
請求項５に記載の発明は、前記変換手段の出力を１サンプリングクロックから（Ｎ−１）サンプリングクロックそれぞれ遅延させて前記第１から第Ｎのデジタル信号を生成する（Ｎ−１）個の遅延手段を備えることを特徴とする。
【００１６】
請求項６に記載の発明は、前記切替手段から出力されるデジタル映像信号を１／Ｎに間引くサンプルホールド回路を更に備えることを特徴とする。
【００１７】
【発明の実施の形態】
以下、本発明をその実施の形態を示す図面に基づいて具体的に説明する。
実施の形態１．
図１は、本発明の映像信号サンプリング装置の実施の形態１の構成を示すブロック図である。同図に示すように、本実施形態の装置は、第１〜第Ｎ（Ｎは２以上の整数）のアナログ-デジタル変換器（Ａ／Ｄ変換器）ＡＤ１〜ＡＤＮ、第２〜第ＮのＡ／Ｄ変換器にそれぞれ接続された遅延素子ＰＤ１〜ＰＤＮ-１、切替器１、及び選択器２を有する。
【００１８】
ＡＤ変換器ＡＤ１〜ＡＤＮは入力映像信号をサンプリングし、サンプリングされた映像信号のレベルを表すデジタルデータを生成する。遅延素子ＰＤ１, ＰＤ２, ．．．, ＰＤＮ-１はサンプリングクロックを、１×２π／Ｎ, ２×２π／Ｎ, ．．．, （Ｎ−１）×２π／Ｎラジアンだけそれぞれ遅延させる。従って、Ａ／Ｄ変換器ＡＤ２〜ＡＤＮのデジタルデータの生成のタイミングは、Ａ／Ｄ変換器ＡＤ１のデジタルデータの生成のタイミングから、１×２π／Ｎ, ２×２π／Ｎ, ．．．, （Ｎ−１）×２π／Ｎだけそれぞれ遅れている。選択器２は、Ａ／Ｄ変換器ＡＤ１〜ＡＤＮから出力されるデジタルデータの中から、後述の手順に従い１つのデジタルデータを選択する。切替器１は、選択器２により選択されたデジタルデータをデジタル映像信号として外部に出力する。
【００１９】
次に、本実施形態の装置の動作を説明する。なお、説明を簡単にするため、ここでは、Ｎ＝２、即ち、Ａ／Ｄ変換器の数が２であり、遅延素子の数が１の場合について説明する。この場合の装置の構成を図２に示す。この構成では、遅延素子ＰＤ１の遅延量はπとなる。
【００２０】
図３は、この場合の選択器２の構成を示している。同図において、２１はＡ／Ｄ変換器ＡＤ１からのデジタルデータＤＡＴＡ（Ａ）を１クロック遅延させる遅延素子、２２はＡ／Ｄ変換器ＡＤ１から入力されるデジタルデータＤＡＴＡ（Ａ）と遅延回路２１により１クロック遅延された後のＤＡＴＡ（Ａ）との差、即ち、現在データと先行データとの差を出力する引き算器、２３は引き算器２２の出力の絶対値を出力する絶対値演算器である。２４はＡ／Ｄ変換器ＡＤ２からのデジタルデータＤＡＴＡ（Ｂ）を１クロック遅延させる遅延回路、２５は、Ａ／Ｄ変換器ＡＤ２から入力されるデジタルデータＤＡＴＡ（Ｂ）と遅延回路２４により１クロック遅延された後のＤＡＴＡ（Ｂ）との差、即ち、現在データと先行データとの差を出力する引き算器、２６は引き算器２５の出力の絶対値を出力する絶対値演算器である。２７は、絶対値演算器２３及び２６の出力を比較し、その比較結果に基づいてＤＡＴＡ（Ａ）及びＤＡＴＡ（Ｂ）のいずれを外部に出力すべきかを指示する選択信号Ｓを生成し、切替器１に供給する選択信号発生器２７である。
【００２１】
図４に示すように、Ａ／Ｄ変換器ＡＤ１は入力映像信号をＡ１，Ａ２，Ａ３，Ａ４…のタイミングでサンプリングし、デジタルデータとしてＡ１，Ａ２，Ａ３，Ａ４…を出力し、Ａ／Ｄ変換器ＡＤ２は入力映像信号をＢ１，Ｂ２，Ｂ３，Ｂ４…のタイミングでサンプリングし、デジタルデータとしてＢ１，Ｂ２，Ｂ３，Ｂ４…を出力すると仮定する。
【００２２】
この場合、図から明らかなように、｜Ｂ２−Ｂ１｜＞｜Ａ２−Ａ１｜であるから、選択器２は、データＡ２とデータＢ２の組からはデータＢ２を選択する。同様にしてデータＡ３とデータＢ３の組からはデータＢ３を選択し、データＡ４とデータＢ４の組からはデータＢ４を選択する。切替器１は選択器２の選択結果に従い、データＢ１，Ｂ２，Ｂ３，Ｂ４…をデジタル映像信号として外部に出力する。
【００２３】
上述の実施の形態１においては、切替器１から出力される映像信号の振幅は、サンプリングクロックの位相に依存するので必ずしも最大振幅（サンプリングクロックの位相と入力映像信号の位相が最適な関係にあるときに出力される映像信号の振幅）を有する信号とはならないが、２つのＡ／Ｄ変換器に供給されるサンプリングクロックの位相は互いにπラジアンだけずれているので、少なくとも図１０で説明した平均振幅ａａｖｅ以上である。Ｎを大きくすれば、即ちＡ／Ｄ変換器の数を増やせば、サンプリングクロックの位相の如何に関らず、常に最大振幅に近い振幅を有する映像信号を出力することができる。
【００２４】
実施の形態２．
図５は、本発明の映像信号サンプリング装置の実施の形態２の構成を示すブロック図である。図５において、図２の要素と同じ構成の要素には同じ参照符号を付している。
【００２５】
実施の形態２は、サンプリングクロックの周波数を２倍にし、サンプリングクロックをπラジアンだけ遅延させる遅延素子ＰＤ１に代え、Ａ／Ｄ変換器ＡＤ１の出力を１クロック遅延させる遅延素子３を使用することにより、Ａ／Ｄ変換器ＡＤ２を不要にしたことを特徴とする。この構成においても、Ａ／Ｄ変換器ＡＤ１及び遅延素子３からは、実施の形態１で説明したデータＡ１，Ａ２，Ａ３，Ａ４…、及びデータＢ１，Ｂ２，Ｂ３，Ｂ４…がそれぞれ選択器２０に供給される。但し、サンプリングクロックの周波数が２倍になっているので、切替器１の出力に、該切替器１から出力されるサンプルの数を半分にするサンプルホールド回路４を設ける必要がある。
【００２６】
図６は、実施の形態２における選択器２０の構成を示している。選択器２０の構成は、ＤＡＴＡ（Ａ）及びＤＡＴＡ（Ｂ）をそれぞれ１クロック遅延させる遅延素子２１及び２４に代え、ＤＡＴＡ（Ａ）及びＤＡＴＡ（Ｂ）をそれぞれ２クロック遅延させる遅延素子２８及び２９を備える以外、実施の形態１で使用する選択器２と同じであり、その動作も選択器２と同じである。
【００２７】
尚、本実施形態では、サンプル数を半分にするサンプルホールド回路４を設けているが、サンプリングクロックを１／２分周した出力サンプリングクロックを予め準備し、これをもって切替器１及び選択器２０が動作するように構成すれば、サンプルホールド４を設けなくても同じ効果を得ることができる。
【００２８】
実施の形態３．
図７は、本発明の映像信号サンプリング装置の実施の形態３の構成を示すブロック図である。図７において、図１の要素と同じ構成の要素には同じ参照符号を付している。
【００２９】
実施の形態３は、切替器１の出力に混合器５を設けたことを特徴とする。図１０のグラフから明らかなように、入力映像信号とサンプリングクロックの間の位相関係に依存する出力映像信号の振幅の変化の範囲は、入力映像信号の周波数が高いほど大きい。従って、切替器１から出力される信号と、Ａ／Ｄ変換器ＡＤ１〜ＡＤＮから出力される信号のいずれか１つを混合する混合器を設け、該混合器の混合比を調整可能にすれば、出力映像信号の高域成分のレベル調整を行うことが可能になり、画質調整機能を得ることができる。
【００３０】
【発明の効果】
請求項１及び２に記載の発明によれば、サンプリングクロックの位相の如何に関らず、常に最大振幅（入力信号の位相とサンプリングクロックの位相とが最適な関係にある場合に得られる出力信号の振幅）に近い振幅を有するデジタル映像信号を得ることができる。
【００３１】
請求項３に記載の発明によれば、出力映像信号の高域成分のレベル調整を行うことが可能になり、画質調整機能を得ることができる。
【００３２】
請求項４から６に記載の発明によれば、請求項１から請求項２に記載の発明の効果に加え、１個のＡＤ変換器でサンプリング装置を構成できるという効果が得られる。
【図面の簡単な説明】
【図１】  本発明の映像信号サンプリング装置の実施の形態１の構成を示すブロック図である。
【図２】  ＡＤ変換器の数が２である（Ｎ＝２）場合の実施の形態１の構成を示すブロック図である。
【図３】  実施の形態１の装置に使用される選択器の構成図である。
【図４】  実施の形態１の動作の説明図である。
【図５】  本発明の映像信号サンプリング装置の実施の形態２の構成を示すブロック図である。
【図６】  実施の形態２の装置に使用される選択器の構成図である。
【図７】  本発明の映像信号サンプリング装置の実施の形態３の構成を示すブロック図である。
【図８】  出力信号の振幅が最大になるときの入力信号とサンプリングクロックの位相関係を示す図である。
【図９】  出力信号の振幅が最小になるときの入力信号とサンプリングクロックの位相関係を示す図である。
【図１０】  サンプリングクロックの周波数及び位相と出力信号の振幅との関係を説明するグラフである。
【符号の説明】
１  切替器、  ２  選択器、  ３, ２１, ２４, ２８, ２９  遅延素子、  ４サンプルホールド回路、  ５  混合器、  ２２, ２５  引き算器、  ２３, ２６  絶対値演算器、  ２７  選択信号発生器、  ＡＤ１〜ＡＤＮ  ＡＤ変換器、ＰＤ１〜ＰＤＮ  遅延素子。
【図１】
0004132714.tif 000002
【図２】
0004132714.tif 000003
【図３】
0004132714.tif 000004
【図４】
0004132714.tif 000005
【図５】
0004132714.tif 000006
【図６】
0004132714.tif 000007
【図７】
0004132714.tif 000008
【図８】
0004132714.tif 000009
【図９】
0004132714.tif 000010
【図１０】
0004132714.tif 000011