(57)【特許請求の範囲】
【請求項１】
ある間隔を隔てて相互に平行に配置された第１及び第２の基板と、
前記第１及び第２の基板の間に挟持され、負の誘電率異方性を有する液晶分子を含む液晶材料と、
前記液晶分子を、無電界状態の時にホメオトロピック配向させる配向手段と、
前記第１の基板の対向面上に、行方向と列方向に規則的に配置された画素電極と、
前記第２の基板の対向面上に形成された共通電極と、
前記第１の基板の対向面上に、前記画素電極の各列に対応して配置されたデータバスラインと、
前記第１の基板の対向面上に、前記画素電極の各行に対応して配置されたゲートバスラインであって、基板法線方向から見たとき、前記ゲートバスラインが、対応する行の画素電極と重なるように配置されている前記ゲートバスラインと、
前記第１の基板の対向面上に、前記画素電極に対応して配置され、前記画素電極のそれぞれを対応するデータバスラインに接続し、外部から印加される制御信号によって導通状態と非導通状態とを切り換えるスイッチング素子と、
前記第１及び第２の基板のいずれか一方の対向面上に形成され、基板法線方向から見たとき、前記画素電極内の領域を複数の領域に分割し、前記ゲートバスライン上で折れ曲がっている突起パターンと、
前記第１及び第２の基板のいずれか一方の対向面上に配置され、基板法線方向から見たとき、前記突起パターンに対して間隔を隔てて配置されたドメイン境界規制手段であって、前記画素電極と共通電極との間に電圧を印加したとき、前記突起パターンと共に、前記液晶分子の傾く方向が一様になるドメインの境界を画定するドメイン境界規制手段と、を備えた液晶表示装置。
【請求項２】
前記ドメイン境界規制手段が、前記第１及び第２の基板のうち前記突起パターンが形成されていない基板の対向面上に形成された他の突起パターンである請求項１に記載の液晶表示装置。
【請求項３】
前記ドメイン境界規制手段が、前記画素電極に設けられたスリットである請求項１に記載の液晶表示装置。
【請求項４】
さらに、１つの行の画素電極に対応するゲートバスラインに印加された制御信号を、前記１つの行とは異なる行の画素電極に対応するスイッチング素子に伝達するゲート接続線を備えた、請求項１に記載の液晶表示装置。
【請求項５】
前記ゲート接続線が、前記画素電極の縁に沿って延びている請求項４に記載の液晶表示装置。
【請求項６】
前記ドメイン境界規制手段が、前記画素電極に設けられたスリットであり、
基板法線方向から見たとき、前記ゲート接続線が、前記スリットと重なるように配置されている請求項４または５に記載の液晶表示装置。
【請求項７】
基板法線方向から見たとき、前記突起パターンが、前記ゲートバスラインと重ならない領域では前記ゲートバスラインに対して斜め方向に延びており、前記ゲートバスラインの上で折れ曲がっている請求項１から６のいずれかに記載の液晶表示装置。
【請求項８】
前記突起パターンの一部が前記画素電極に形成されたスリットの内側に配置されている請求項１から７のいずれかに記載の液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置に関し、特に電界無印加時に液晶分子が両基板間で垂直配向（ホメオトロピック配向）し、かつ１画素内を複数のドメインに分割した液晶表示装置に関する。
【０００２】
【従来の技術】
図１４（Ａ）〜（Ｃ）は、それぞれ従来のホメオトロピック配向の液晶表示装置の黒表示状態、中間調表示状態、及び白表示状態における断面図を示す。１対の基板１００、１０１の間に、誘電率異方性が負の液晶分子１０２を含む液晶材料が挟持されている。基板１００と１０１の外側に、偏光板が偏光軸を相互に直交させる向きに配置されている。
【０００３】
図１４（Ａ）に示すように、電圧無印加時には、液晶分子１０２が基板１００及び１０２に対して垂直に配列し、黒表示となる。基板間に電圧を印加し、図１４（Ｃ）に示すように液晶分子１０２を基板に平行に配列させると、液晶層を通過する光の偏光方向が旋回し、白表示になる。
【０００４】
図１４（Ｂ）に示すように、白表示状態の電圧よりも低い電圧を印加すると、液晶分子１０２は、基板に対して斜めに配列する。基板に垂直な方向に進む光Ｌ１により、中間色が得られる。図の右下から左上に向かう光Ｌ２に対しては、液晶層がほとんど複屈折効果を発揮しない。このため、左上から表示画面を見ると、黒く見える。逆に、図の左下から右上に向かう光Ｌ３に対しては、液晶層が大きな複屈折効果を発揮する。このため、右上から表示画面を見ると、白に近い色に見える。このように、通常のホメオトロピック型液晶表示装置においては、中間調表示状態のときの視角特性が悪い。
【０００５】
【発明が解決しようとする課題】
上述のように、従来のホメオトロピック型液晶表示装置では、中間調表示状態における視角特性が悪い。
【０００６】
本発明の目的は、中間調表示状態における視角特性を改善することができるホメオトロピック型液晶表示装置を提供することである。
【０００７】
【課題を解決するための手段】
本発明の一観点によると、ある間隔を隔てて相互に平行に配置された第１及び第２の基板と、前記第１及び第２の基板の間に挟持され、負の誘電率異方性を有する液晶分子を含む液晶材料と、前記液晶分子を、無電界状態の時にホメオトロピック配向させる配向手段と、前記第１の基板の対向面上に、行方向と列方向に規則的に配置された画素電極と、前記第２の基板の対向面上に形成された共通電極と、前記第１の基板の対向面上に、前記画素電極の各列に対応して配置されたデータバスラインと、前記第１の基板の対向面上に、前記画素電極の各行に対応して配置されたゲートバスラインであって、基板法線方向から見たとき、該ゲートバスラインが、対応する行の画素電極の内部を通過するように配置されている前記ゲートバスラインと、前記第１の基板の対向面上に、前記画素電極に対応して配置され、画素電極とそれに対応するデータバスラインとを接続し、外部から印加される制御信号によって導通状態と非導通状態とが切り換えられるスイッチング素子と、前記スイッチング素子の各々に対応して設けられたゲート接続線であって、前記ゲートバスラインのうち当該スイッチング素子が接続された画素電極の行とは異なる行の画素電極に対応するゲートバスラインに印加された制御信号を当該スイッチング素子に伝達する前記ゲート接続線と、前記第１及び第２の基板のいずれか一方の対向面上に形成された突起パターンであって、基板法線方向から見たとき、該突起パターンが前記画素電極内の領域を複数の領域に分割し、前記ゲートバスライン上で折れ曲がっている前記突起パターンと、前記第１及び第２の基板のいずれか一方の対向面上に配置され、基板法線方向から見たとき、前記突起パターンに、ある間隔を隔てて配置されたドメイン境界規制手段であって、前記画素電極と共通電極との間に電圧を印加したとき、前記突起パターンと共に、前記液晶分子の傾く方向が一様になるドメインの境界を画定する前記ドメイン境界規制手段とを有する液晶表示装置が提供される。
【０００８】
突起パターンとドメイン境界規定手段とによって、画素内の領域が複数のドメインに分割される。各ドメイン内においては、電圧印加時の液晶分子の傾斜方向が揃う。種々の傾斜方向を呈する複数のドメインが形成されるため、視角特性を改善することができる。ゲートバスラインが、突起パターンの折れ曲がり点近傍の液晶分子の配列の乱れに起因する光漏れを防止する。さらに、ゲートバスラインと画素電極との間に補助容量が形成され、データバスラインの電圧変動に起因する画素電極の電圧変動を抑制することができる。
【０００９】
本発明の他の観点によると、ある間隔を隔てて相互に平行に配置された第１及び第２の基板と、前記第１及び第２の基板の間に挟持され、負の誘電率異方性を有する液晶分子を含む液晶材料と、前記液晶分子を、無電界状態の時にホメオトロピック配向させる配向手段と、前記第１の基板の対向面上に、行方向と列方向に規則的に配置された画素電極と、前記第２の基板の対向面上に形成された共通電極と、前記第１の基板の対向面上に、前記画素電極の各列に対応して配置されたデータバスラインと、前記第１の基板の対向面上に、前記画素電極の各行に対応して配置されたゲートバスラインと、前記第１の基板の対向面上に、前記画素電極に対応して配置され、画素電極とそれに対応するデータバスラインとを接続し、ゲートバスラインに印加される制御信号によって導通状態と非導通状態とが切り換えられるスイッチング素子と、前記第１の基板の対向面上に形成された第１の突起パターンであって、基板法線方向から見たとき、該第１の突起パターンが前記画素電極内の領域を複数の領域に分割している前記第１の突起パターンと、前記第２の基板の対向面上に形成された第２の突起パターンであって、基板法線方向から見たとき、前記第１の突起パターンに、ある間隔を隔てて配置された前記第２の突起パターンと、前記画素電極に設けられ、前記第１の突起パターンの長さ方向の一部分を内包するように配置されているスリットとを有する液晶表示装置が提供される。
【００１０】
第１の突起パターンがスリット内に配置されるため、第１の突起パターンに起因する電界の乱れを軽減することができる。
【００１１】
【発明の実施の形態】
本発明の実施例を説明する前に、本出願人が特願平９−２３０９９１号で提案したホメオトロピック型（本明細書においては、垂直配向方式（ＶＡ（vertically aligned）方式という）の液晶表示装置について説明する。
【００１２】
図１５は、先の提案によるＶＡ方式の液晶表示装置の１画素部分の平面図を示す。複数のゲートバスライン１３１が図の行方向（横方向）に延在する。相互に隣り合う２本のゲートバスライン１３１の間に、行方向に延在する容量バスライン１３５が配置されている。ゲートバスライン１３１と容量バスライン１３５を絶縁膜が覆う。この絶縁膜の上に、図の列方向（縦方向）に延在する複数のデータバスライン１３２が配置されている。
【００１３】
ゲートバスライン１３１とデータバスライン１３２との交差箇所に対応して、薄膜トランジスタ（ＴＦＴ）１３３が設けられている。ＴＦＴ１３３のドレイン領域は、対応するデータバスライン１３２に接続されている。ゲートバスライン１３１が、対応するＴＦＴ１３３のゲート電極を兼ねる。
【００１４】
データバスライン１３２とＴＦＴ１３３とを層間絶縁膜が覆う。２本のゲートバスライン１３１と２本のデータバスライン１３２とに囲まれた領域内に、画素電極１３６が配置されている。画素電極１３６は、対応するＴＦＴ１３３のソース領域に接続されている。
【００１５】
容量バスライン１３５から分岐した補助容量支線１３７が、画素電極１３６の縁に沿って延在している。容量バスライン１３５及び補助容量支線１３７は、画素電極１３６との間で補助容量を形成する。容量バスライン１３５の電位は任意の電位に固定されている。
【００１６】
データバスライン１３２の電位が変動すると、浮遊容量に起因する容量結合により画素電極１３６の電位が変動する。図１５の構成では、画素電極１３６が補助容量を介して容量バスライン１３５に接続されているため、画素電極１３６の電位変動を低減することができる。
【００１７】
ＴＦＴ基板及び対向基板の対向面上に、それぞれ列方向に延在するジグザグパターンに沿って第１の突起パターン１３８及び第２の突起パターン１３９が形成されている。図１５では、第１の突起パターン１３８と第２の突起パターン１３９とを区別するために、第１の突起パターン１３８にハッチを付している。第１の突起パターン１３８は行方向に等間隔で配列し、その折れ曲がり点は、ゲートバスライン１３１及び容量バスライン１３５の上に位置する。ＴＦＴ基板に対向する対向基板の対向面上にも、列方向に延在するジグザグパターンに沿って第２の突起パターン１３９が形成されている。第２の突起パターン１３９は、第１の突起パターン１３８とほぼ同様のパターンを有し、相互に隣り合う２本の第１の突起パターン１３８のほぼ中央に配置されている。
【００１８】
図１６（Ａ）は、図１５の一点鎖線Ａ１６−Ａ１６における断面図を示す。ＴＦＴ基板１１１の対向面上に、第１の突起パターン１３８が形成され、対向基板１１０の対向面上に第２の突起パターン１３９が形成されている。ＴＦＴ基板１１１及び対向基板１１０の対向面上に、突起パターン１３８及び１３９を覆うように、垂直配向膜１１２が形成されている。ＴＦＴ基板１１１と対向基板１１０の間に、液晶分子１１３を含む液晶材料が挟持されている。液晶分子１１３は、負の誘電率異方性を有する。
【００１９】
電圧無印加時には、液晶分子１１３は基板表面に対して垂直に配向する。第１及び第２の突起パターン１３８及び１３９の斜面上の液晶分子１１３ａは、その斜面に対して垂直に配向しようとする。このため、第１及び第２の突起パターン１３８及び１３９の斜面上の液晶分子１１３ａは、基板表面に対して斜めに配向する。しかし、画素内の広い領域で液晶分子１１３が垂直に配向するため、良好な黒表示状態が得られる。
【００２０】
図１６（Ｂ）は、液晶分子１１３が斜めになる程度の電圧を印加した状態における断面図を示す。図１６（Ａ）に示すように、予め傾斜している液晶分子１１３ａは、その傾斜方向により大きく傾く。その周囲の液晶分子１１３も、液晶分子１１３ａの傾斜に影響を受けて同一方向に傾斜する。このため、第１の突起パターン１３８と第２の突起パターン１３９との間の液晶分子１１３は、その長軸（ディレクタ）が図の左下から右上に向かう直線に沿うように配列する。第１の突起パターン１３８よりも左側の液晶分子１１３及び第２の突起パターン１３９よりも右側の液晶分子１１３は、その長軸が図の右下から左上に向かう直線に沿うように配列する。
【００２１】
このように、１画素内に、液晶分子の傾斜方向の揃ったドメインが、複数個画定される。第１及び第２の突起パターン１３８及び１３９が、ドメインの境界を画定する。第１及び第２の突起パターン１３８及び１３９を、基板面内に関して相互に平行に配置することにより、２種類のドメインを形成することができる。図１５では、第１及び第２の突起パターン１３８及び１３９が折れ曲がっているため、合計４種類のドメインが形成される。１画素内に複数のドメインが形成されることにより、中間調表示状態における視角特性を改善することができる。
【００２２】
視角特性改善の効果を高めるためには、４種類のドメインの大きさを揃えることが好ましい。図１５では、第１及び第２の突起パターン１３８及び１３９の折れ曲がり点を、各画素の列方向のほぼ中央に配置させることにより、ドメインの大きさをほぼ揃えている。
【００２３】
折れ曲がり点近傍の内側の領域は、２つの突起に挟まれていない。このため、この領域内の液晶分子の配列に乱れが生じやすい。液晶分子の配列の乱れは、漏れ光の原因になり、表示品質を低下させる。図１５の液晶表示装置では、この折れ曲がり部近傍を容量バスライン１３５で遮光することにより、漏れ光の発生を防止している。
【００２４】
図１５に示すように、列方向に配列した画素の間をゲートバスライン１３１が通過し、各画素のほぼ中央を容量バスライン１３５が通過している。このため、図１５に示す液晶表示装置の開口率が、複数のドメインに分割しない液晶表示装置の開口率に比べて低下する。以下に説明する本発明の実施例は、開口率の低下を抑制するものである。
【００２５】
図１は、本発明の第１の実施例による液晶表示装置の平面図を示す。ＴＦＴ基板上に、複数の画素電極１が、行方向及び列方向に規則的に配置されている。画素電極１の各列に対応して、データバスライン２が配置されている。データバスライン２は、行方向に隣り合う２つの画素電極１の間を列方向に通過する。画素電極１の各行に対応して、ゲートバスライン３が配置されている。ゲートバスライン３は、基板法線方向から見たとき、対応する行の画素電極１の内部、好ましくは列方向のほぼ中央を通過するように配置されている。
【００２６】
各画素電極１に対応して、ＴＦＴ４が配置されている。ＴＦＴ４は、画素電極１とそれに対応するデータバスライン２とを接続する。ＴＦＴ４のゲート電極は、当該ＴＦＴ４が接続された画素電極１の行に隣接する行に対応するゲートバスライン３に、ゲート接続線５を介して接続されている。ゲートバスライン３に印加された制御信号が、ゲート接続線５を通ってＴＦＴ４のゲート電極に印加される。この制御信号によって、ＴＦＴ４の導通、非導通状態が切り換えられる。
【００２７】
ゲート接続線５は、ゲートバスライン３から分岐し、当該ゲートバスライン３に対応する画素電極１の縁に沿って、ＴＦＴ４まで延在する。図１では、データバスライン２の両側に、当該データバスライン２に沿って配置された２本のゲート接続線５が、１つのＴＦＴ４のゲート電極に接続されている場合を示しているが、ゲート接続線５を１本で構成してもよい。
【００２８】
ＴＦＴ基板の対向面上に、第１の突起パターン１０が形成されている。第１の突起パターン１０は、列方向に延在するジグザグパターンに沿って配置されている。ジグザグパターンの折れ曲がり角は９０°であり、周期は、画素の列方向のピッチに等しい。折れ曲がり点は、列方向に関して、相互に隣り合う２つの画素電極１の間、及びゲートバスライン３の内部に位置する。
【００２９】
ジグザグパターンの振幅は、画素の行方向のピッチの約１．５倍である。各第１の突起パターン１０は行方向に等間隔に配列し、そのピッチは、画素の行方向のピッチに等しい。ジグザグパターンの偶数番目及び奇数番目の折れ曲がり点のうち一方がほぼデータバスライン２に重なり、他方が画素電極１の行方向のほぼ中央に位置する。第１の突起パターン１０は、１つの画素電極内の領域を、複数の領域に分割する。
【００３０】
対向基板の対向面上に、第２の突起パターン１１が形成されている。第２の突起パターン１１は、第１の突起パターン１０と同一のジグザグパターンを有し、第１の突起パターン１０を、行方向に、そのピッチの１／２だけずらした位置に配置されている。
【００３１】
１つの画素電極１内の領域が、第１の突起パターン１０と第２の突起パターン１１により、複数のドメインに分割される。
【００３２】
ゲート支線６が、ゲートバスライン３から分岐し、画素電極１の縁に沿って延在している。ゲートバスライン３、ゲート接続線５、及びゲート支線６が、画素電極１に対向し、補助容量を形成する。
【００３３】
図２は、ＴＦＴ４の詳細な平面図を示す。最下層に、ゲート接続線５が配置されている。その上に、ゲート絶縁膜を介してデータバスライン２及び画素電極接続部７が配置されている。画素電極接続部７は、データバスライン２に向かって突き出た凸部４Ｓを有する。データバスライン２は、凸部４Ｓに整合する凹部４Ｄを有する。凸部４Ｓと凹部４Ｄとの間には、間隙部が画定されている。この間隙部の下のゲート接続部５がゲート電極４Ｇとして機能し、凹部４Ｄがドレイン電極、凸部４Ｓがソース電極となる。画素電極接続部７は、コンタクトホール８を介して画素電極１に接続されている。
【００３４】
図３は、図１の一点鎖線Ａ３−Ａ３における画素部の断面図を示し、図４は、図２の一点鎖線Ａ４−Ａ４におけるＴＦＴ部の断面図を示す。以下、図３と図４を参照しつつ、第１の実施例による液晶表示装置の構成及び製造方法を説明する。
【００３５】
ガラスからなるＴＦＴ基板２０と対向基板２１が、ある間隙を隔てて対向している。ＴＦＴ基板２０と対向基板２１との間に、液晶材料２２が挟持されている。液晶材料２２は、負の誘電率異方性を有する。すなわち、この液晶分子の長軸方向に対して垂直な方向の誘電率が、長軸方向の誘電率よりも大きい。
【００３６】
ＴＦＴ基板２０の対向面上に、ゲートバスライン３及びゲート電極４Ｇが形成されている。ゲート電極４Ｇは、図２のゲート接続線５の一部である。ゲートバスライン３及びゲート電極４Ｇは、金属膜、例えばクロム（Ｃｒ）膜の成膜、及びフォトリソグラフィを用いたパターニングにより形成される。ゲートバスライン３と同時に、図１に示すゲート接続線５及びゲート支線６が形成される。
【００３７】
ゲートバスライン３及びゲート電極４Ｇを覆うように、ＴＦＴ基板１の対向面上に、ＳｉＮからなるゲート絶縁膜２３が形成されている。ゲート絶縁膜２３は、例えばプラズマ励起型化学気相成長（ＰＥ−ＣＶＤ）により形成される。
【００３８】
図４に示すＴＦＴ部において、ゲート絶縁膜２３の表面のうち、ゲート電極４Ｇの上方に、アモルファスシリコンからなるチャネル層４Ｃが形成されている。アモルファスシリコン膜の堆積は、原料ガスとしてＳｉＨ4を用いたＰＥ−ＣＶＤにより行う。アモルファスシリコン膜のパターニングは、レジストパターンをマスクとし、プラズマアッシャを用いたエッチングにより行う。
【００３９】
ゲート絶縁膜２３の上に、データバスライン２及び画素電極接続部７が形成されている。これらは、Ｔｉ／Ａｌ／Ｔｉの３層構造を有する。Ｔｉ膜とＡｌ膜の成膜はスパッタリングにより行い、パターニングはウェットエッチングにより行う。データバスライン２は、ドレイン電極４Ｄ部分でチャネル層４Ｇに接続され、画素電極接続部７は、ソース電極４Ｓ部分でチャネル層４Ｃに接続されている。
【００４０】
図３の画素部及び図４のＴＦＴ部において、ゲート絶縁膜２３の上に、チャネル層４Ｃ、データバスライン２、及び画素電極接続部７を覆うように、ＳｉＮからなる保護膜２４が形成されている。保護膜２４の上に、インジウム錫オキサイド（ＩＴＯ）からなる画素電極１が形成されている。画素電極１は、スパッタリングによりＩＴＯ膜を堆積した後、このＩＴＯ膜をパターニングして形成される。画素電極１は、保護膜２４に設けられたコンタクトホール８を介して画素電極接続部７に接続されている。
【００４１】
図３の画素電極１の上に、第１の突起パターン１０が形成されている。第１の突起パターン１０は、ポジ型フォトレジスト等の絶縁材料で形成される。画素電極１及び第１の突起パターン１０を覆うように、基板全面に垂直配向膜２５が形成されている。
【００４２】
対向基板２１の対向面の、ＴＦＴ４に対応する領域上、及びゲートバスライン３に対応する領域上に、Ｃｒからなる遮光膜２８が形成されている。なお、遮光膜２８は、必要に応じてその他の領域にも形成される。遮光膜２８を覆うように、全面にＩＴＯからなる共通電極２６が形成されている。
【００４３】
共通電極２６の表面上に、第２の突起パターン１１が形成されている。第２の突起パターン１１も、第１の突起パターン１０と同様に、ポジ型フォトレジスト等の絶縁材料で形成される。第２の突起パターン１１を覆うように、基板全面に垂直配向膜２７が形成されている。
【００４４】
上記第１の実施例による液晶表示装置は、図１５で説明した先の提案による液晶表示装置と同様の突起パターンを有する。このため、各画素内に複数のドメインが形成され、視角特性が改善される。
【００４５】
さらに、第１の実施例による液晶表示装置においては、図１５に示す液晶表示装置の容量バスライン１３５に相当する位置に、ゲートバスライン３が配置されている。すなわち、ゲートバスライン３は、突起パターンの折れ曲がり点近傍を遮光する遮光膜としての機能、及び画素電極を一方の電極とする補助容量の他方の電極としての機能を併せ持つ。列方向に隣り合う２つの画素電極１の間には、バスラインが配置されていない。このため、２つの画素電極１の間の遮光すべき領域を小さくし、開口率を高めることが可能になる。
【００４６】
ゲート接続線５は、ＴＦＴ４に制御信号を伝達するのみならず、画素電極１とともに補助容量を形成するための一方の電極としての機能を有する。さらに、画素電極１の縁の近傍に生ずる配向乱れに起因する光漏れを防止する遮光膜としての機能を併せ持つ。ゲート支線６も、補助容量形成のための電極としての機能、及び遮光膜としての機能を有する。
【００４７】
図１では、基板法線方向から見たとき、ゲート接続線５とデータバスライン２との間、及びゲート支線６とデータバスライン２との間に、隙間が形成されている場合を示した。その他の構成として、これらの配線を、隙間が形成されないように配置してもよい。また、データバスライン２の両側に配置された２本のゲート接続線５同士または２本のゲート支線６同士を接触させ、太い１本の配線パターンとしてもよい。
【００４８】
図５は、第２の実施例による液晶表示装置の断面図を示す。第２の実施例による液晶表示装置の平面図は、図１に示す第１の実施例の場合と同様であり、図５は、図１の一点鎖線Ａ３−Ａ３における断面図に相当する。
【００４９】
第１の実施例では、図３に示すように第１の突起パターン１０が画素電極１の上に配置されている。第２の実施例では、図５に示すように、画素電極１に第１の突起パターン１０に整合するスリット１ａが形成されている。これを基板法線方向から見た場合には、スリット１ａが第１の突起パターン１０の長さ方向の一部分を内包する。その他の構成は、第１の実施例の場合と同様である。スリット１ａは、画素電極１を形成するためのＩＴＯ膜のパターニング工程で同時に形成される。
【００５０】
なお、図１において、第１の突起パターン１０が画素電極１と重なっている部分の全体にわたってスリットを形成すると、画素電極１が複数の領域に分断されてしまう。画素電極１の分断を回避するために、第１の突起パターン１０の一部分においては、その下にＩＴＯ膜を残す。例えば、第１の突起パターン１０と画素電極１の縁とが交差する箇所の近傍にＩＴＯ膜を残す。
【００５１】
図３に示すように、第１の突起パターン１０の下に画素電極１が配置されていると、第１の突起パターン１０の近傍の電気力線に乱れが生ずる。電気力線の乱れは、液晶分子の配列の乱れの要因になる。液晶分子の配列の乱れた領域では、光の透過率を所望の値に制御することができない。このため、第１の突起パターン１０の周辺の配列の乱れた領域を遮光する必要がある。これは、開口率の低下につながる。
【００５２】
第２の実施例のように、第１の突起パターン１０の下に画素電極１を配置しないことにより、電気力線の乱れを軽減することができる。液晶分子の配列の乱れた領域が、第１の突起パターン１０の近傍に局在化されるため、遮光すべき領域を小さくすることができる。
【００５３】
なお、第１の突起パターン１０に整合するスリット１ａを設ける構成は、図１５に示す先の提案による液晶表示装置にも適用することができる。この場合にも、液晶分子の配列の乱れを軽減するという効果を得ることができる。
【００５４】
図６は、第３の実施例による液晶表示装置の平面図を示す。第１の実施例では、図１に示す第１の突起パターン１０と第２の突起パターン１１とにより、ドメインの境界を画定していた。第３の実施例では、対向基板側に第２の突起パターン１１を形成しない。第２の突起パターン１１の代わりに、画素電極１にスリット２０が形成されている。
【００５５】
スリット２０は、基板法線方向から見たとき、図１の第２の突起パターン１１に沿うように配置される。ただし、画素電極１のうち、スリット２０によって区画された複数の部分が電気的に分断されないように、各スリット２０の長さが決められている。
【００５６】
ある第１の突起パターン１０から一方の側に広がるドメインと、それに対向する他の第１の突起パターン１０から近づくドメインとは、液晶分子の傾斜方向を異にする。このため、２本の第１の突起パターン１０の間にドメインの境界が形成される。２本の第１の突起パターン１０の間にドメイン境界を画定する手段が配置されていない場合には、ドメインの境界が固定されず不安定になる。
【００５７】
第３の実施例のように、画素電極１にスリット２０を形成しておくと、スリット２０の位置にある液晶分子への配向規制力が弱くなる。このため、ドメイン境界がスリット２０の位置に固定される。
【００５８】
スリット２０は、画素電極１のパターニングと同時に形成されるため、工程増を伴うことがない。さらに、対向電極に第１の実施例で形成した第２の突起パターン１１を形成する必要がない。このため、全体として工程数の低減を図ることが可能になる。
【００５９】
図７は、第４の実施例による液晶表示装置の平面図を示す。以下、図６に示す第３の実施例による液晶表示装置との相違点について説明する。
【００６０】
第３の実施例では、ゲート接続線５が、画素電極１の縁に沿って配置されていた。これは、ゲート接続線５と画素電極１との間に積極的に補助容量を形成するためである。第４の実施例では、ゲート接続線２１が、スリット２０に沿って配置されている。このため、ゲート接続線２１と画素電極１との間の補助容量が小さくなる。
【００６１】
適切な補助容量の大きさは、画素電極１とデータバスライン２との間の浮遊容量、画素電極１と共通電極との間の画素容量等の大きさにより決定される。図６に示す構成では補助容量が過剰になる場合、図７に示す第４の実施例の構成とすることにより、補助容量を小さくすることができる。さらに、ゲート接続線２１は、遮光膜としても働く。
【００６２】
また、複数のスリット２０のうちゲート接続線２１により遮光されていないものに対応して、第１のゲート支線１５が配置されている。図６に示すゲート支線６は配置されていない。
【００６３】
図６に示すゲート接続線５と図７に示すゲート接続線２１との双方を配置してもよい。さらに、図６に示すゲート支線６と図７に示す第１のゲート支線１５との双方を配置してもよい。ゲート接続線及びゲート支線をどのように配置するかは、必要とされる補助容量の大きさによって決定すればよい。
【００６４】
ゲートバスライン３から、第１の突起パターン１０に沿って第２のゲート支線１６を延在させてもよい。第２のゲート支線１６は、第１の突起パターン１０が配置されている領域を遮光する。第２のゲート支線１６を設けるか否かは、必要な補助容量と所望の開口率等の関係から判断される。
【００６５】
図８は、第５の実施例による液晶表示装置の平面図を示す。図８においては、図１のＴＦＴ４、ゲート接続線５、ゲート支線６の表示を省略している。図９〜図１３に示す第６〜第１０の実施例においても同様に、これらの表示を省略する。第５〜第１０の実施例において、ゲート接続線及びゲート支線は、図１に示す第１の実施例のように、画素電極１の縁に沿って配置してもよいし、図７に示す第４の実施例のように、画素電極１に設けられたスリット及び第１の突起パターンに沿って配置してもよい。
【００６６】
画素電極１、データバスライン２、及びゲートバスライン３の配置は、図１に示す第１の実施例の場合と同様である。第１の実施例の場合には、第１及び第２の突起パターン１０及び１１が、列方向に隣り合う２つの画素電極１の間、及びゲートバスライン３の領域内に、折れ曲がり点を有していた。第５の実施例の場合には、第１及び第２の突起パターン３１及び３２が、ゲートバスライン３の領域内にのみ折れ曲がり点を有している。画素電極１の境界領域においては、第１及び第２の突起パターン３１及び３２が折れ曲がっていない。
【００６７】
第１の実施例では、画素電極１の境界領域で第１及び第２の突起パターン１０及び１１が折れ曲がっているため、この近傍の液晶分子の配列に乱れが生じる。第５の実施例の場合には、第１及び第２の突起パターン３１及び３２の折れ曲がりに起因する液晶分子の配列の乱れが生じない。このため、画素電極１の境界近傍の遮光すべき領域を小さくすることができる。
【００６８】
図９は、第６の実施例による液晶表示装置の平面図を示す。第６の実施例では、図８に示す第５の実施例の第２の突起パターン３２の代わりに、画素電極１にスリット３３が形成されている。スリット３３がドメイン境界を画定するため、第５の実施例と同様の効果が得られる。
【００６９】
図１０は、第７の実施例による液晶表示装置の平面図を示す。第１及び第２の突起パターン３１及び３２は、第５の実施例の場合と同様に、ゲートバスライン３の領域内にのみ折れ曲がり点を有する。画素電極１は、隣り合う辺が約４５°で交わる平行四辺形に近い形状を有する。画素電極１の列方向に延在する辺（列間を区画する辺）は、データバスライン２にほぼ平行に配置されている。
【００７０】
列方向に隣り合わせた画素電極に対向する２つの辺（行間を区画する辺）のうち、一方は第２の突起パターン３２に沿って配置されている。他方の辺は、第１及び第２の突起パターン３１及び３２にほぼ直交する。
【００７１】
第２の突起パターン３２に沿って配置された辺の近傍においては、画素電極１の縁と突起パターンとが交差することによる液晶分子の配列の乱れを防止することができる。従って、遮光すべき領域を小さくすることが可能になる。第１及び第２の突起パターン３１及び３２にほぼ直交する辺の近傍においては、両者が交差することによる配列の乱れが残るため、やや広い領域を遮光する。行間を区画する２つの辺のうち一方の辺の近傍の遮光領域を小さくすることができるため、開口率を高めることが可能になる。
【００７２】
図１１は、第８の実施例による液晶表示装置の平面図を示す。第８の実施例では、図１０に示す第７の実施例の第２の突起パターン３２の代わりに、画素電極１にスリット３４が形成されている。スリット３４がドメイン境界を画定するため、第７の実施例と同様の効果が得られる。
【００７３】
図１２は、第９の実施例による液晶表示装置の平面図を示す。第１及び第２の突起パターン３１及び３２は、第５の実施例の場合と同様に、ゲートバスライン３の領域内にのみ折れ曲がり点を有する。画素電極１は、下底と斜辺とが約４５°で交わる等脚台形に近い形状を有する。台形の上底及び下底（列間を区画する辺）が、データバスライン２に沿って配置されている。他の２つの辺（行間を区画する辺）は、第２の突起パターン３２に沿って配置されている。
【００７４】
第７の実施例では、平行四辺形状の画素電極１の行間を区画する辺のうち１つの辺のみが、第２の突起パターン３２に沿って配置されている。第９の実施例では、行間を区画する２つの辺が、共に第２の突起パターン３２に沿って配置されている。このため、この辺の近傍の遮光すべき領域を小さくすることができ、開口率をより高めることが可能になる。なお、第２の突起パターン３２の代わりに、画素電極１にスリットを形成してもよい。
【００７５】
図１３は、第１０の実施例による液晶表示装置の平面図を示す。図１２に示す第９の実施例では、画素電極１の形状を台形にすることにより、その２つの辺を第２の突起パターン３２に沿わせた。第１０の実施例では、画素電極１の形状を図１０に示す画素電極１と同様の平行四辺形としたまま、第１及び第２の突起パターンの形状を変えることにより、行間を区画する２つの辺を第２の突起パターンに沿わせている。
【００７６】
１つの画素電極１の行間を区画する２つの辺に沿って配置された２本の第２の突起パターン３６のうち、１本は、画素電極１の鈍角の頂点近傍で、当該画素電極１の内部に向かって直角に折れ曲がっている。内部に折れ曲がった第２の突起パターン３６は、当該画素電極１の縁に到達した点で、再度当該画素電極１の内部に向かって直角に折れ曲がり、画素電極１の行間を区画する辺に平行に延在する。
【００７７】
第１０の実施例においても、第９の実施例の場合と同様に、画素電極１の行間を区画する辺の近傍における液晶分子の配向の乱れを低減することができる。なお、画素電極１の鈍角の頂点近傍の折れ曲がり点３７を通過し行方向に延びる仮想直線に沿って、第１及び第２の突起パターン３５及び３６の折れ曲がり点が配列する。この部分の液晶分子の配列の乱れによる漏れ光を防止するために、この仮想直線に沿った領域を遮光することが好ましい。
【００７８】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【００７９】
【発明の効果】
以上説明したように、本発明によれば、相互に隣り合う２つの画素電極の間にゲートバスラインが配置されない。ゲートバスラインは、基板法線方向から見たとき、画素電極内を通過する。このゲートバスラインは、画素電極と補助容量を形成すると共に、突起パターンの折れ曲がり点における液晶分子の配列の乱れに起因する光漏れを防止している。画素電極間にゲートバスラインが配置されないため、遮光すべき領域を小さくし、開口率を高めることが可能になる。
【図面の簡単な説明】
【図１】第１の実施例による液晶表示装置の平面図である。
【図２】第１の実施例による液晶表示装置のＴＦＴの平面図である。
【図３】第１の実施例による液晶表示装置の画素部分の断面図である。
【図４】第１の実施例による液晶表示装置のＴＦＴ部分の断面図である。
【図５】第２の実施例による液晶表示装置の断面図である。
【図６】第３の実施例による液晶表示装置の平面図である。
【図７】第４の実施例による液晶表示装置の平面図である。
【図８】第５の実施例による液晶表示装置の平面図である。
【図９】第６の実施例による液晶表示装置の平面図である。
【図１０】第７の実施例による液晶表示装置の平面図である。
【図１１】第８の実施例による液晶表示装置の平面図である。
【図１２】第９の実施例による液晶表示装置の平面図である。
【図１３】第１０の実施例による液晶表示装置の平面図である。
【図１４】従来のホメオトロピック型液晶表示装置を視角特性を説明するための液晶表示装置の概略断面図である。
【図１５】先の提案による液晶表示装置の平面図である。
【図１６】先の提案による液晶表示装置の断面図である。
【符号の説明】
１、１３６  画素電極
１ａ、２０、３３、３４  スリット
２、１３２  データバスライン
３、１３１  ゲートバスライン
４、１３３  ＴＦＴ
５、２１  ゲート接続線
６  ゲート支線
７  画素電極接続部
８  コンタクトホール
１０、３１、３５、１３８  第１の突起パターン
１１、３２、３６、１３９  第２の突起パターン
１５  第１のゲート支線
１６  第２のゲート支線
２０、１１１  ＴＦＴ基板
２１、１１０  対向基板
２２  液晶材料
２３  ゲート絶縁膜
２４  保護膜
２５、２７、１１２  配向膜
２６  共通電極
２８  遮光膜
１１３  液晶分子
１３５  容量バスライン
１３７  補助容量支線
【図１】
0004136146.tif 000002
【図２】
0004136146.tif 000003
【図３】
0004136146.tif 000004
【図４】
0004136146.tif 000005
【図５】
0004136146.tif 000006
【図６】
0004136146.tif 000007
【図７】
0004136146.tif 000008
【図８】
0004136146.tif 000009
【図９】
0004136146.tif 000010
【図１０】
0004136146.tif 000011
【図１１】
0004136146.tif 000012
【図１２】
0004136146.tif 000013
【図１３】
0004136146.tif 000014
【図１４】
0004136146.tif 000015
【図１５】
0004136146.tif 000016
【図１６】
0004136146.tif 000017