(57)【特許請求の範囲】
【請求項１】
電子コンポーネントが消費する電力を制限するために、負荷制御システムにおいて用いる保護回路であって、前記電子コンポーネントは負荷に対しＡＣ源の切り換えを行うものであり、前記保護回路は、
前記電子コンポーネントの測定パラメータを、所定の時間期間にわたって積分して、出力値を生成する積分回路と、
前記電子コンポーネントの最大平均電力消費を示す第１スレシホルドを発生するスレシホルド発生回路であって、前記第１スレシホルドは、前記ＡＣ源の基本周波数の半周期の間変化する可変値を有する、スレシホルド発生回路と、
前記第１スレシホルドおよび前記出力値を比較し、前記出力値が前記第１スレシホルドを超過したとき、前記電子コンポーネントをオフにする信号を供給する比較器回路と、
を備えた保護回路。
【請求項２】
請求項１記載の保護回路において、前記第１スレシホルドは、前記電子コンポーネントのオン状態抵抗値と、前記電子コンポーネントの前記最大平均電力消費とに応じて決定する、保護回路。
【請求項３】
請求項１記載の保護回路であって、更に、リセット回路を備えており、該リセット回路は、前記電子コンポーネントが常時オフである時間期間中、前記積分回路をオフに保持する、保護回路。
【請求項４】
請求項３記載の保護回路であって、更に、前記比較器回路からの前記信号を受け取るフィルタリング回路を備え、該フィルタリング回路が前記比較回路からの前記信号を平滑化する、保護回路。
【請求項５】
請求項１記載の保護回路において、前記第１スレシホルドをＲＣ回路で近似する、保護回路。
【請求項６】
請求項４記載の保護回路であって、更に、前記フィルタリング回路の出力を受け取り、該フィルタリング回路の前記出力を第２スレシホルドと比較するエラー発生回路を備え、該エラー発生回路が、前記第２スレシホルドに基づいて、前記電子コンポーネントをオフにする、保護回路。
【請求項７】
請求項６記載の保護回路において、前記第２スレシホルドは、前記電子コンポーネントのオン状態抵抗値と、前記電子コンポーネントの前記最大平均電力消費とに応じて変化する、保護回路。
【請求項８】
請求項６記載の保護回路において、前記第２スレシホルドが前記第１スレシホルドと同一である、保護回路。
【請求項９】
請求項１記載の保護回路において、前記所定の時間期間は、前記ＡＣ源の前記波形がゼロ電位を交差するときに開始し、前記所定の時間期間は、前記ＡＣ源の前記波形の基本周波数の半周期よりも長くない長さを有する、保護回路。
【請求項１０】
請求項１記載の保護回路において、前記電子コンポーネントは、電界効果トランジスタ（ＦＥＴ）であり、前記測定パラメータは、前記ＦＥＴ間の電圧、前記ＦＥＴを通過する電流、および前記ＦＥＴの温度から選択した１つである、保護回路。
【請求項１１】
ＡＣ源から負荷に電力を配電する負荷制御システムであって、前記ＡＣ源は基本周波数を有し、前記負荷制御システムは、
前記ＡＣ源を監視するゼロ交差検出器と、
前記ＡＣ源を前記負荷に選択的に接続する少なくとも１つのスイッチング・エレメントと、
前記少なくとも１つのスイッチング・エレメントの瞬時的オン状態パラメータを検知して、出力を生成する検知回路と、
前記出力を受け取り、前記オン状態パラメータの積分値を求め、該積分値を、前記少なくとも１つのスイッチング・エレメントの最大平均電力消費を示す第１スレシホルドと比較して、前記少なくとも１つのスイッチング・エレメントが過負荷状態にあるか否か判定を行う過負荷回路であって、前記第１スレシホルドは、前記ＡＣ源の基本周波数の半周期の間変化する可変値を有する、過負荷回路と、
同様に前記出力を受け取って、前記負荷が短絡しているか否か判定を行う短絡保護回路と、
前記負荷制御システムを制御するコントローラであって、前記ゼロ交差検出器からの情報を受け取り、前記少なくとも１つのスイッチング・エレメントをオンにするゲート駆動信号を出力する、コントローラと、
を備え、前記過負荷保護回路は、前記少なくとも１つのスイッチング・エレメントが過負荷状態にあると判定されたときに、前記少なくとも１つのスイッチング・エレメントのオン時間を短縮し、前記短絡保護回路は、前記負荷が短絡していると判定されたときに、前記少なくとも１つのスイッチング・エレメントのオン時間を短縮する、負荷制御システム。
【請求項１２】
請求項１１記載の負荷制御システムにおいて、前記ゼロ交差検出器は、前記ＡＣ源からの不要なノイズを低減するフィルタを備えた、負荷制御システム。
【請求項１３】
請求項１２記載の負荷制御システムにおいて、前記フィルタは、前記ゼロ交差検出回路において位相シフトを導入し、該位相シフトを前記ゼロ交差検出器の出力から減算する、負荷制御システム。
【請求項１４】
請求項１１記載の負荷制御システムであって、更に、電源を備えており、該電源は前記ＡＣ源に接続され、かつ前記コントローラに規制電圧を出力する、負荷制御システム。
【請求項１５】
請求項１１記載の負荷制御システムであって、更に、前記過負荷回路および前記短絡保護回路から出力を受け取るゲート駆動回路を備えており、該ゲート駆動回路が前記少なくとも１つのスイッチング・エレメントをオンおよびオフに切り換える、負荷制御システム。
【請求項１６】
請求項１５記載の負荷制御システムにおいて、前記ゲート駆動回路は、所定の優先順位に基づいて、前記少なくとも１つのスイッチング・エレメントをオフにし、前記短絡保護回路は、前記少なくとも１つのスイッチング・エレメントをオフにする優先順位が前記過負荷回路よりも高く、前記過負荷回路は前記コントローラより当該優先順位が高い、負荷制御システム。
【請求項１７】
請求項１１記載の負荷制御システムにおいて、前記少なくとも１つのスイッチング・エレメントのオフ状態電圧を検出しない、負荷制御システム。
【請求項１８】
請求項１１記載の負荷制御システムにおいて、前記過負荷回路は、
前記少なくとも１つのスイッチング・エレメントの前記オン状態パラメータを、前記基本周波数のゼロ交差に同期させた所定の時間期間にわたって積分する積分回路であって、前記オン状態パラメータの積分値を出力する、積分回路と、
前記スイッチング・エレメントのオン状態抵抗値と前記オン状態パラメータとに応じて変化する第１スレシホルドを発生するスレシホルド発生回路と、
前記第１スレシホルドおよび前記積分値を比較し、前記積分値が前記第１スレシホルドを超過したとき、前記スイッチング・エレメントをオフにする比較器回路と、
を備えた、負荷制御システム。
【請求項１９】
請求項１８記載の負荷制御システムであって、更に、前記基本周波数に同期させたリセット回路を備えており、該リセット回路は、前記少なくとも１つのスイッチング・エレメントが常時オフである時間期間、前記積分回路をオフに保持する、負荷制御システム。
【請求項２０】
請求項１９記載の負荷制御システムであって、更に、前記比較器回路の出力を受け取るフィルタリング回路を備えており、該フィルタリング回路が前記比較器からの前記出力を平滑化する、負荷制御システム。
【請求項２１】
請求項２０記載の負荷制御システムであって、更に、前記フィルタリング回路の出力を受け取り、該フィルタリング回路の前記出力を、前記少なくとも１つのスイッチング・エレメントの前記オン状態パラメータおよび前記最大平均電力消費に応じて変化する第２スレシホルドと比較するエラー発生回路を備えた、負荷制御システム。
【請求項２２】
請求項２１記載の保護回路において、前記第２スレシホルドが前記第１スレシホルドと同一である、保護回路。
【請求項２３】
請求項１１記載の負荷制御システムにおいて、前記少なくとも１つのスイッチング・エレメントは、電界効果トランジスタ（ＦＥＴ）であり、前記オン状態パラメータは、前記ＦＥＴ間の電圧、前記ＦＥＴを通過する電流、および前記ＦＥＴの温度から選択した１つである、負荷制御システム。
【請求項２４】
請求項１１記載の負荷制御システムにおいて、前記負荷は容量性負荷を含む、負荷制御システム。
【請求項２５】
請求項１１記載の負荷制御システムにおいて、前記負荷は発光負荷を含み、前記過負荷状態を、前記発光負荷を点滅させることによって、ユーザに視覚的に指示する、負荷制御システム。
【請求項２６】
請求項２５記載の負荷制御システムにおいて、前記コントローラは、前記少なくとも１つのスイッチング・エレメントのオン時間を、ユーザがセットした前記発光負荷の所与の輝度レベルに対して一定のデューティ・サイクルにセットする、負荷制御システム。
【請求項２７】
ＡＣ源と負荷との間に接続されているスイッチング・エレメントが所定量を上回る電力を消費するのを防止する方法であって、
前記スイッチング・エレメントのパラメータを測定するステップと、
所定の時間期間にわたって前記測定パラメータを積分して出力を生成するステップと、
前記出力を可変スレシホルドと比較するステップであって、前記可変スレシホルドは、前記ＡＣ源の基本周波数の半周期の間変化する可変値を有する、ステップと、
前記出力が前記可変スレシホルドを超過したとき信号を生成するステップと、
前記信号に応答して前記スイッチング・エレメントをオフにするステップと、
を含む方法。
【請求項２８】
請求項２７記載の方法であって、更に、前記パラメータが第２スレシホルド値を超過したとき、前記スイッチング・エレメントをオフにするステップを含む、方法。
【請求項２９】
請求項２７記載の方法において、前記スイッチング・エレメントをオフにするステップは、前記スイッチング・エレメントがオンのとき、前記ＡＣ源の基本周波数の半周期の間のいずれかの時点において、前記スイッチング・エレメントをオフにするステップを含む、方法。
【請求項３０】
請求項２７記載の方法において、前記スイッチング・エレメントは、電界効果トランジスタ（ＦＥＴ）を含み、前記パラメータは、前記ＦＥＴ間の電圧、前記ＦＥＴを通過する電流、および前記ＦＥＴの温度から選択した１つである、方法。
【請求項３１】
請求項２７記載の方法であって、更に、前記スイッチング・エレメントが過負荷状態であることの視覚指示をユーザに与えるステップを含む、方法。
【請求項３２】
請求項３１記載の方法において、前記視覚指示は、前記スイッチング・エレメントをオフおよびオンにすることによって、前記負荷への電力を交互に切り換えることを含む、方法。
【発明の詳細な説明】
【０００１】
（発明の分野）
本発明は、一般的に、負荷制御システムに関し、更に特定すれば、過負荷保護回路を有し、制御システム内におけるスイッチング・エレメントの電力消費が所定の最大レベルを超過するのを抑制する発光制御システムに関する。
（発明の背景）
位相制御発光制御装置は、周知であり、各半サイクル中にＡＣ源を選択的に負荷に接続することによって、調光機能を実行する。ＡＣ電力を切り換えるには、トライアック、逆並列ＳＣＲ、電界効果トランジスタ（ＦＥＴ）、または絶縁ゲート・バイポーラ・トランジスタ（ＩＧＢＴ）のような可制御導電性デバイスを用いればよい。調光量は、可制御導通デバイスの「オン」時間の「オフ」時間に対する比率によって決定する。従来の順位相制御式調光では、可制御導通デバイス（トライアックまたはＳＣＲ）は、各半サイクルの開始時（即ち、ゼロ交差時）にはオフであり、この半サイクルにおいて後にオンに切り替わる。逆位相制御式調光では、ゼロ交差時またはその近傍で可制御導通デバイス（ＦＥＴまたはＩＧＢＴ）をオンに切り換えて、負荷に電力を供給し、後に半サイクルの間にオフに切り換える。各位相制御式調光方法では、オン時間のオフ時間に対する比率は、ユーザが選択する所望の輝度レベルに基づいて決定する。
【０００２】
発光制御装置は、所定の最大負荷を制御するように、決められている(rated)。制御装置に過負荷がかかると、可制御導通デバイスの最大温度定格を超過する虞れがあり、デバイスは、適正に負荷がかけられない限り、長持ちせず、あるいは制御装置が使用不能になるという破局を迎える。発光制御装置は、設置者が過剰に多数のランプを制御装置に接続したり、あるいは保守要員が切れた電灯をより高いワットの電灯と交換することによって、容易に過負荷がかかる可能性がある。
【０００３】
デバイスの温度上昇に至り得る別の要因として、高い周囲温度で発光制御装置を動作させることがあげられる。発光制御装置は、通常０ないし４０℃の周囲温度範囲で動作するように決められている。周囲温度が高いと、そうでなければ適正な負荷がかかるはずのデバイスが、その安全動作温度よりも高いところで動作することになる。
【０００４】
過負荷状態を検知するいくつかの方法が従来技術において見ることができる。例えば、Choi et al.の米国特許第５，３２５，２５８号は、検知抵抗を用いて低側ＦＥＴおよび高側ＦＥＴを通過する電流を決定するゲート駆動回路を開示する。ＦＥＴを駆動している間（即ち、オンの間）に、検知抵抗間の電圧を固定スレシホルド電圧と比較する。検知抵抗間の電圧が、ブランキング回路によって設定した時間期間にわたって固定スレシホルドを上回る場合、ＦＥＴには過剰負荷がかかっていると判定され、遮断する。ブランキング回路は、疑似信号がＦＥＴドライバを遮断するのを防止するために設けられている。Choi et al.はある状況下においては過負荷状態を防止するが、ブランキング期間では短絡状態を検出し損なうことがある。また、Choi et al.はＦＥＴを通過する電流を固定スレシホルドと比較するので、デバイスは、各半サイクルのオン期間の早期に発生する過負荷状態を正確に検出できない虞れがある。
【０００５】
Ellersickの米国特許第５，０１０，２９３号は、電力ＦＥＴ用電流制限回路を開示する。バイポーラ・トランジスタを接続し、当該バイポーラ・トランジスタが導通しているときに、電力ＦＥＴのゲートをそのソースにおける電位に分路させ、電力ＦＥＴを通過する電流を抑える。導体路に直列に検知抵抗を設け、バイポーラ・トランジスタのベース・エレメントを制御し、検知抵抗を通過する電流が所定量を超過したときに、トランジスタを導通させる。しかしながら、Ellersickの回路には制約がある。何故なら、ＦＥＴを通過する電流を固定スレシホルドと比較するので、各半サイクルのオン期間の早期には過電流状態を精度高く検出することができないからであり、更に電力ＦＥＴがアクティブとなって電流を抑えるが、このために多量の電力を消費するからである。
【０００６】
Kotowski et al.の米国特許第５，０７９，４５６号は、電流監視回路を開示する。これは、デバイス内の大型電力ＦＥＴに比例する電流を搬送する小型の検知ＦＥＴを含む。比較器が、小型トランジスタ間の電圧を検知して、検知トランジスタ内の電流が、検知トランジスタの最大ソース電流に等しい所定量を超過したか否かを示す。第２実施形態は、検知トランジスタを通過するソース電流を規制して、電力トランジスタを通過する電流を規制する。この際、検知トランジスタは線形領域で動作する。検知トランジスタのドレイン−ソース間電圧を修正することによって、デバイスは、電力トランジスタが搬送する電流を規制することができる。Kotowski et al.のシステムに特有の欠点は、電力ＦＥＴを監視するために別個の検知ＦＥＴを必要とすることであり、このために監視回路の複雑化および高コスト化を招く。この場合も、ＦＥＴはアクティブとなって電流を抑えるが、このために多量の電力を消費する。
【０００７】
Edwards et al.の米国特許第４，９３７，６９７号は、別の監視回路を開示する。これは、瞬時的なＦＥＴのドレイン−ソース間電圧を監視し、電流検知信号を供給する。電流検知信号が所定の基準制限信号を超過すると、第１制御回路が瞬時にＦＥＴをオフに切り換える。基準発生器が、ＦＥＴの検知温度の関数として、所定の温度変動を有する基準制限信号を供給し、低デバイス温度に対して電流制限を設定可能とする。第２制御回路を設け、検知したＦＥＴ電流が所定の制限を超過したとき、ある遅延の後、ＦＥＴをオフに切り換えることによって、短絡によって生ずる過電流状態に対して保護する。遅延回路は、ＦＥＴがオンになった後所定時間までは、制御回路の動作を禁止する。この時間中、保護はない。
【０００８】
上述のシステムの各々は、可制御導通デバイスの特定的な用途に対し、その過負荷や過熱を保護することを目的とするが、これらは高価なハードウエアの使用が必要であったり、広い範囲の動作条件や環境にわたって適当な保護を行うことができない。加えて、従来技術のデバイスは、過負荷状態において可制御導通デバイスを通過する電流の流れを抑えるように機能する際に、ドレイン−ソース間電圧を修正するが、これによってＦＥＴにおける全体的な電力消費を減少させることにはならない。本発明の負荷制御回路は、ＦＥＴにおける消費を増大させることなく、電流の流れを安全な動作レベルに低下させる。本発明は、これらの問題に対する解決策を提供する。
（発明の摘要）
本発明の第１の態様によれば、ＡＣ源を負荷に切り換える電子コンポーネントが消費する電力を制限する負荷制御システムにおいて用いる保護回路を提供する。電子コンポーネントは、例えば、電界効果トランジスタとすることができる。保護回路は、所定の時間期間にわたって電子コンポーネントの測定パラメータを積分し、出力値を生成する積分回路と、電子コンポーネントの最大平均電力消費を示す第１スレシホルドを発生するスレシホルド発生回路と、第１スレシホルドと出力値とを比較する比較回路とを含む。比較器は、出力値が第１スレシホルドを超過したとき、電子コンポーネントをオフにする信号を供給する。
【０００９】
本発明の特徴によれば、第１スレシホルドは、電子コンポーネントのオン状態抵抗値と、測定したパラメータとに応じて決定することができる。更に、第１スレシホルドは、ＡＣ源の基本周波数の半周期の間に変化する可変値を有することができる。所定の時間期間は、ＡＣ源がゼロ電位を交差するときに開始し、ＡＣ源の基本周波数の半周期より長くない長さを有するとよい。
【００１０】
本発明の別の特徴によれば、保護回路は、電子コンポーネントが常時オフとなっている時間期間にわたって、積分回路をオフに保持するリセット回路を含むこともできる。フィルタリング回路も設け、比較回路からの信号を受け取り、フィルタリング回路の時定数に応じて、電子コンポーネントの制御を円滑化することもできる。更に、保護回路は、フィルタリング回路の出力を受け取り、フィルタリング回路の出力を第２スレシホルドと比較するエラー発生回路も含むことができる。エラー発生回路は、第２スレシホルドに基づいて、電子コンポーネントをオフに切り換えることができる。第２スレシホルドは、電子コンポーネントのオン状態抵抗値と、電子コンポーネントの最大平均電力消費とに応じて変化させるとよい。更に、第２スレシホルドは第１スレシホルドと同一としてもよい。
【００１１】
本発明の別の特徴によれば、ＡＣ源から負荷に電力を配電する負荷制御システムを提供する。負荷制御システムは、基本周波数を有するＡＣ源を監視するゼロ交差検出器と、ＡＣ源を選択的に負荷に接続する少なくとも１つのスイッチング・エレメントと、少なくとも１つのスイッチング・エレメントの瞬時オン状態パラメータを検知し出力を生成する検知回路と、少なくとも１つのスイッチング・エレメントが過負荷状態にあるか否か判定を行う過負荷回路と、同様に出力を受け取り、少なくとも１つのスイッチング・エレメントが短絡しているか否か判定を行う短絡保護回路と、負荷制御システムを制御するコントローラとを含む。
【００１２】
負荷制御システムのコントローラは、ゼロ交差検出器から情報を受け取り、少なくとも１つのスイッチング・エレメントをオンにするゲート駆動信号を出力する。また、過負荷回路は、出力を受け取り、オン状態パラメータの積分値を判定し、積分値を、少なくとも１つのスイッチング・エレメントの最大平均電力消費を示すスレシホルドと比較して、スイッチング・エレメントが過負荷状態にあるか否か判定を行い、少なくとも１つのスイッチング・エレメントが過負荷状態にあると判定した場合、少なくとも１つのスイッチング・エレメントのオン時間を短縮する。更に、過負荷保護回路は、先に記した保護回路の特徴を含むこともできる。また、短絡保護回路は、少なくとも１つのスイッチング・エレメントが短絡していると判定した場合、少なくとも１つのスイッチング・エレメントのオン時間を短縮する。少なくとも１つのスイッチング・エレメントのオフ状態電圧を検出し、過負荷回路の精度を向上させることも可能である。
【００１３】
負荷制御システムは、容量性負荷を制御するために用いることができ、特に、発光負荷を制御するために用いるとよい。このような環境では、コントローラは少なくとも１つのスイッチング・エレメントのオン時間を、ユーザがセットする発光負荷の所与の輝度レベルに対して、一定のデューティ・サイクルにセットする。更に、過負荷状態は、発光負荷を点滅させることによって、ユーザに視覚的に指示することも可能である。
【００１４】
本発明の特徴によれば、負荷制御システムは、ＡＣ源に接続され、定電圧をコントローラに出力する電源も含むことができる。過負荷回路および短絡保護回路の出力を受け取り、少なくとも１つのスイッチング・エレメントをオフにするゲート駆動回路を含ませてもよい。ゲート駆動回路は、所定の優先順位に基づいて少なくとも１つのスイッチング・エレメントをオフにする。この場合、少なくとも１つのスイッチング・エレメントをオフにするにあたり、短絡保護回路の方が過負荷回路よりも優先順位が高く、過負荷回路の方がコントローラよりも優先順位が高い。
【００１５】
本発明の更に別の態様によれば、ＡＣ源と負荷との間に接続したスイッチング・エレメントが所定量を超過する電力の消費を防止する方法を提供する。この方法は、スイッチング・エレメントのパラメータを測定するステップと、所定の時間期間にわたって測定値を積分して出力値を生成するステップと、出力を可変スレシホルドと比較するステップと、出力が可変スレシホルドを超過したときに信号を生成するステップと、この信号に応答してスイッチング・エレメントをオフにするステップとから成る。スイッチング・エレメントは、電界効果トランジスタ（ＦＥＴ）で構成することができ、オン状態パラメータは、ＦＥＴ間の電圧、ＦＥＴを通過する電流、またはＦＥＴの温度から選択した１つとするとよい。
【００１６】
本発明の特徴によれば、瞬時オン状態パラメータが第２スレシホルド値を超過したときに、スイッチング・エレメントをオフにすることもできる。更に、スイッチング・エレメントが過負荷状態にあることの視覚指示を、例えば、負荷への電力を交互に切り換えることによって、またはスイッチング・エレメントをオフおよびオンにすることによって、ユーザに与えることもできる。
【００１７】
本発明の更に別の態様および特徴を以下に説明する。
（図面の簡単な説明）
前述の摘要、および以下の好適な実施形態の詳細な説明は、添付図面と関連付けて読むことにより、よりよく理解されよう。本発明を例示する目的上、図面には現時点において好適な実施形態を示し、同様の参照番号は図面のいくつかの図を通じて同様の部分を表すものとする。しかしながら、本発明は、開示する具体的な方法および手段に限定される訳ではないことは言うまでもない。
（好適な実施形態の詳細な説明）
これより図１を参照すると、発光負荷のような負荷３０への電力を制御する、従来技術の３線負荷制御回路１０のブロック図が示されている。負荷制御回路１０は、調光システム全体の一部とすることができ、部屋、建物などの中でユーザが選択的に発光レベルを設定することを可能にする。負荷制御回路１０では、制御対象負荷３０は、電子式低電圧変圧器である。この種の負荷は容量性入力を有するので、通例では、負荷制御回路１０のような、逆相制御回路によって制御する。あるいは、負荷３０は、白熱発光負荷のような、抵抗性負荷であってもよい。逆相制御回路の例は、Maiale, Jr. et al. の米国特許第５，０３８，０８１号および第５，５１０，６７９号において見ることができる。これらは双方共、本発明の譲受人に譲渡されている。前述の米国特許の開示内容は、この言及によって、その全体が本願にも明示的に含まれるものとする。尚、順位相制御を必要とする磁気または誘導性負荷は、以下に例示し説明する負荷制御回路では制御できないことを注記しておく。しかしながら、ゲート駆動回路の修正によって、順位相制御信号を発生し、これらの負荷を制御することは可能である。加えて、負荷制御回路１０は、ゼロ交差検出器１６および電源１８基準を「ＤＨ］と印したリードに接続することによって、２線構成で実施することも可能である。
【００１８】
負荷制御回路１０は、回路遮断器１４を介して、ＡＣ入力源１２に結合されている。回路遮断器１４は、負荷制御回路１０が所定の時間期間にわたって所定の最大線電流（例えば、２０アンペア）を超える電流を引き込んだ場合、ＡＣ源１２を切断するために設けられている。所定の時間期間は、数秒以上の長さとするとよく、こうすれば、負荷制御回路を短絡から保護するというその使用を妨げることはない。更に、単一１０Ａ負荷制御回路１０を、２０Ａ回路遮断器に接続する唯一の回路としてもよい。回路遮断器は、負荷電流が２０Ａを超過するまでは作動(trip)しないが、この時点までに、１０Ａ負荷制御回路１０には重大な損傷が生じている可能性がある。
【００１９】
制御回路１０は、ゼロ交差検出器１６を含み、ＡＣ源電圧を監視して、瞬時電源電圧がいずれかの方向で０Ｖを通過したときに信号を出力する。負荷制御回路１０内部におけるタイミングは、ＡＣ源電圧が０Ｖを通過したときの高精度の判定に基づいているので、ゼロ交差検出器１６は、ベッセル・フィルタを含み、ＡＣ源電圧から不要のノイズを除去することができる。このフィルタによって、ゼロ交差検出器１６は、基本周波数の真のゼロ交差を一層高精度に判定することが可能となり、更にこのフィルタは負荷制御回路１０内部におけるタイミングの変動を減少させる機能も果たす。ベッセル・フィルタを利用してＡＣ基本周波数の真のゼロ交差を高精度に判定する発光制御装置の一例が、係属中の米国特許出願第０８／９４２，８３３号において見ることができる。この特許出願は、本発明の譲受人に共に譲渡されている。その開示内容は、この言及により、その全体が明示的に含まれるものとする。
【００２０】
電源１８が、負荷制御回路１０内部の構成部品に、定電圧（例えば、３０Ｖ）および論理レベル電圧（例えば、５Ｖ）を供給するために設けられている。電源１８は、ＦＥＴのようなスイッチング・デバイスを含み電源コンデンサを充電することができ、これによって電源１８を広範囲のＡＣ源電圧にわたって使用することが可能となる。定電圧は、リレー２０またはゲート駆動回路２４を駆動するために供給することができ、一方論理レベル電圧はマイクロコントローラ２２およびそれと連動する支援回路（図示せず）に供給することができる。
【００２１】
ＦＥＴ駆動回路２６は、ソースを共通接続とした直列構成の１対のＦＥＴ２６Ａ／２６Ｂを含み、ＡＣ入力電源１２を負荷３０に切り換える。双方のＦＥＴ２６Ａ／２６Ｂのゲートは、ゲート駆動回路２４からの信号によって同時に駆動され、これによって制御回路１０は電源１８からの電圧を使用してＦＥＴ２６Ａ／２６Ｂをオンにすることができる。ＦＥＴ２６Ａ／２６Ｂは、オン状態の間例えば１６Ａの負荷電流ＩLを導通させることができ、一方オフ状態にあるときはＡＣ源１２のＡＣ源電圧に耐える(withstand)こともできるという固有の特性を有する。尚、ＦＥＴを負荷制御回路１０において用いているのは、標準的な調光装置において用いられているトライアックは、ＡＣ半サイクルの中間では、トライアックのラッチング特性のために、複雑な制御電子回路がないとオフにすることができないからであることを注記しておく。
【００２２】
電圧検知回路３４が、導通状態のＦＥＴ２６Ａまたは２６Ｂの瞬時オン状態電圧を測定するために設けられており、導通状態のＦＥＴのオン状態電圧を示す信号を短絡保護回路３２に出力する。ＦＥＴのオン状態電圧は、ＦＥＴを通過する負荷電流ＩLを示し、ＦＥＴが安全領域で動作しているときは、オン状態電圧は約２ないし４Ｖの間にある。電圧検知回路３４の出力信号を監視して、大きな電流がＦＥＴを通過した場合に、ＦＥＴの破局的な障害を防止する。即ち、短絡保護回路３２は、電圧検知回路３４からの信号が、短絡状態を示す所定レベルを超過したか否かについて検知を行う。短絡保護は、素早く動作するように設計されている。調光器をオンにしたときに短絡または非常に大きな過負荷が発生した場合、短絡保護回路は、重大な損傷がＦＥＴに発生する可能性が生ずる前に、直ちにＦＥＴをオフにする。短絡があったか否か判定するためには、ＦＥＴのオフ状態電圧を検出する必要がないので、電圧検知回路３４からの信号は、ＦＥＴがオフ状態にあるときには、遮断されている。また、短絡保護回路３２は比較的低い電圧を監視するので、オフ状態においても信号は遮断されている。したがって、ＦＥＴ２６Ａまたは２６Ｂのオフ状態電圧が４００Ｖもの高さになることもあり得るので、オフ状態電圧が回路３２に移った場合には、短絡保護回路３２は、短絡状態を精度高く判定するのは困難であろう。
【００２３】
ＦＥＴ２６Ａ／２６Ｂが危険な動作温度に達するのを防ぐために、熱動開閉器（ＴＣＯ:thermal cutout）２８が設けられている。ＴＣＯ２８の選択は、負荷制御回路に過負荷がかかっていたり、あるいは高温周囲環境で動作している場合、ＦＥＴが完全にオフとなり、これらの電力が固定レベルに戻るように行う。ＴＣＯ２８の選択は、時間的にわずかな過負荷（４０％まで）の場合に、ＦＥＴ２６Ａ／２６Ｂを保護するように行う。ＴＣＯは、その使用を防止して短絡に対して保護する過熱遅れ(thermal lag)を有する。通例では、熱動開閉器２８は、溶融可能なリンクであり、加熱すると開放して、負荷３０からＡＣ入力電源１２を完全に切断する。図１のシステムでは、ＴＣＯ２８の開放により、マイクロコントローラ２２に、負荷３０を電源１２から切断することを通知するか、または非常に低い光レベルに向かわせる。熱動開閉器２８は、開放後、負荷制御回路１０を再度使用可能にするためには、ユーザによって交換しなければならない。手動または自動的にリセット可能なＴＣＯを用いることも可能である。ＴＣＯ２８の適正な配置は非常に重要であり、製造する際の難点となる。
【００２４】
図１の負荷制御回路１０の動作について、マイクロコントローラ２２の動作を参照しながらこれより論ずる。マイクロコントローラ２２は、ゼロ交差検出器１６からゼロ交差情報を受け、ＳＣＩリンク（制御入力）からシリアル・データを受け取る。ＳＣＩリンクからのデータは、例えば、ユーザが選択した発光輝度レベルに関する情報を含む。ゼロ交差情報は、ＦＥＴ２６Ａ／２６Ｂを駆動するタイミング信号として機能し、これらを交互にオンおよびオフに切り換えて、ＡＣ源１２を負荷３０に接続する。マイクロコントローラ２２は、ゼロ交差検出器１６内のフィルタによって生じた位相シフトを減算し、ＦＥＴ２６Ａ／２６Ｂの制御のために適切なタイミングを決定する。また、マイクロコントローラ２２は、シリアル・データ内の発光輝度レベル情報から、各ＦＥＴ２６Ａ／２６Ｂのアクティブな半サイクルの間に、各ＦＥＴ２６Ａ／２６Ｂをオン状態にすべき時間期間を決定する。
【００２５】
前述の入力に基づいて、マイクロコントローラ２２は、ゲート駆動信号をゲート駆動回路２４に出力し、一方ゲート駆動回路２４は、ＦＥＴ２６Ａ／２６Ｂをオンおよびオフに駆動する。マイクロコントローラ２２は、各ＦＥＴ２６Ａまたは２６Ｂの導通時間から、選択した発光輝度レベルに対して、一定のデューティ・サイクルが確実に得られるようにする。また、これによって、ＡＣ源１２の広い周波数範囲にわたって、出力発光レベルが一定を維持することも保証する。ゲート駆動回路２４の電源１８は、負の半サイクル上でのみ充電される。何故なら、これは、マイクロコントローラの共通基準およびＦＥＴのソースの共通基準が同一となる唯一の半サイクルであるからである。
【００２６】
図１に示すように、ゲート駆動回路２４は、マイクロコントローラ２２のゲート駆動信号を短絡保護回路３２の出力と組み合わせる。短絡状態ではＦＥＴは直ぐに壊れる可能性があるので、短絡保護回路３２が短絡の可能性ありと判定した場合、ゲート駆動回路２４への短絡保護信号は、マイクロコントローラ２２からのゲート駆動信号に優先し、直ちにＦＥＴ２６Ａ／２６Ｂをオフにする。短絡状態の下では、ゲート駆動２４は、次のゼロ交差までオフのままである。その時点で、短絡が再度検出されるまで、ＦＥＴ駆動を再度印加する。
【００２７】
図１の負荷制御回路は殆どの用途には適当であるが、非短絡過負荷という状況をうまく制御できないという欠点がある。負荷制御回路１０は、非短絡過負荷状況または高温周囲環境に反応して、熱動開閉器２８を介して、負荷電流ＩLを遮断する。熱動開閉器２８はリセットまたは交換しなければならない。負荷制御回路１０は、通例では、アクセス不可能な場所または制御対象の実際の負荷３０から離れた場所にあるので、この手法には制約がある。更に別の制約は、照明されている区域では危険な状態を招く可能性があることである。何故なら、光（負荷）がオフに切り換えられるか、または過負荷状態において安全な動作を保証する非常に低いレベルとなり、占有者(occupant)を暗闇に放置するからである。また、変化する環境状態と共に、高周囲温度状態となり、トラブル・シューティングが困難となる可能性もある。
【００２８】
これより図２を参照すると、本発明にしたがって設計した過負荷回路３６を有し、従来技術の負荷制御回路の欠点を克服する負荷制御回路１０’のブロック図がある。本発明は、従来技術の熱動開閉器による解決策を改善するにあたり、過負荷保護デバイスを採用し、ＦＥＴの最大平均電力消費を所定レベルに抑えるようにした。過負荷回路３６は、過負荷に対して緩やかに反応し、過負荷状態のＦＥＴのオン時間を短縮して、負荷電流ＩLを低レベルに維持するように設計してある。動作においては、この本発明の特徴は、ユーザ入力によって要求できるレベルから低レベルに発光を維持し、従来技術におけるように発光を完全に断ち切ることはしないという利点がある。
【００２９】
図１と同様の負荷制御回路１０’の構成部品は同様の参照番号を有し、したがってここでは再度説明しない。図２に示すように、負荷制御回路１０’の電圧検知回路３４の出力は、短絡保護回路３２および過負荷回路３６双方に供給される。過負荷回路３６は、電圧検知回路３４の出力を受け、各ＡＣ半サイクル毎にこれを積分し、ＦＥＴ間の時間的平均電圧ＶAVGを決定する。ゼロ交差毎に、マイクロコントローラ２２が供給する信号に応じて、過負荷回路３７をリセットする。あるいは、ゼロ交差検出器１６の出力を用いて過負荷回路３６をリセットしてもよい（破線で示す）。
【００３０】
積分値（即ち、ＦＥＴ間の時間的平均電圧）が所定のスレシホルドを超過したときに、過負荷回路３６によって過負荷を検出する。過負荷を検出すると、過負荷回路３６は信号をゲート駆動回路２４およびフィードバック診断回路３８に出力する。過負荷回路３６からの信号によって、ゲート駆動回路２４は導通状態のＦＥＴ２６Ａまたは２６Ｂをオフにして、オン時間を短縮することにより、ＦＥＴの電力消費および温度を安全な動作領域まで低下させる。フィードバック診断回路３８が過負荷回路３６から信号を受けると、フィードバック信号を発生し、マイクロコントローラ２２に出力する。フィードバック信号を受け取ると、マイクロコントローラ２２はレジスタをセットし、過負荷状態が発生したことの視覚指示をユーザに与える。この視覚指示をユーザに与える際、負荷制御回路１０内に内蔵されているモジュール上で発光ダイオード（ＬＥＤ）３９を点滅させるか、あるいはＦＥＴ２６Ａまたは２６Ｂの出力によって、好ましくは負荷３０が最初にオンまたはオフになるときに、ある時間にわたって負荷３０（即ち、発光負荷３０）に周期的にオンおよびオフを繰り替えさせるようにするとよい。このような視覚指示を与え、負荷制御回路（調光器）の出力が、調光器の誤動作ではなく、過負荷のために減少したことをユーザが知り、更に補正処置を講ずるようにすることが好ましい。マイクロコントローラ２２は、過負荷の除去後にも、視覚指示がユーザに警告し続けるようにプログラムすることができる。リセット・アクチュエータ４０を負荷制御回路１０’に追加して、システムを通常動作モードに戻すことができる。リセット・アクチュエータ４０は、システムを完全に調べた後に、工場で訓練した代表者によって作動させることができる。
【００３１】
ゲート駆動回路２４が受け取る、短絡保護回路３２、過負荷回路３６、およびマイクロコントローラ２２からの信号に優先順位を決めることが好ましい。最高の優先順位は、図１に関して先に注意した理由のために、短絡保護回路３２に与える。過負荷回路３６は反応が遅く、過電流および過温度状態に対する保護を行う一方、短絡保護回路３２は、オン状態電圧が安全動作点を超過した場合に、瞬時に応答しＦＥＴから電流を除去するために必要である。マイクロコントローラ２２のゲート駆動信号は、障害が検出されないときにＦＥＴを制御するように機能するので、これに与えられる優先順位は低い。このように、過負荷回路３６および短絡保護回路３２の組み合わせにより、あらゆる動作環境において、広範囲の保護が得られる。
【００３２】
先に注記したように、ＦＥＴ間の電圧の積分値が所定のスレシホルドを超過したときに、過負荷回路３６が過電流状態を検出する。この平均電圧に基づく判定は、以下の関係を基に行われる。ＦＥＴの電力消費は、次の関係で決定される。
【００３３】
【数１】
Ｐ＝Ｖ2／Ｒ＝Ｉ2＊Ｒ
ここで、ＶはＦＥＴ間のオン状態電圧、ＲはＦＥＴのオン状態抵抗ＲDSON、Ｔは負荷電流ＩLである。ＲDSONは既知のパラメータであり、ＦＥＴの固有特性によって決まるが、Ｖ2およびＩ2項を決定するには複雑な回路が必要となる。
【００３４】
本発明は、二乗項を決定しＦＥＴの電力消費を計算するための複雑な回路の必要性をなくするという利点がある。本発明によれば、ＦＥＴの電力消費（ＰAVG）を決定するには、ＦＥＴ間の平均電圧ＶAVGを、ＦＥＴのオン状態抵抗値ＲDGONおよび可制御導通デバイスの最大電力消費を基に決定した可変スレシホルドＶTH(VAR)と比較する。可変スレシホルドＶTH(VAR)は、消費電力を決定する際に、Ｖ2項にも関与し、したがって、複雑性が低い回路を用いて素早くＦＥＴの電力消費を決定することができる。
【００３５】
本発明の可変スレシホルドＶTH(VAR)、ならびに半サイクルにおける平均電力ＰAVG、負荷電流ＩL、およびＦＥＴ間の平均電圧ＶAVGに対する関係について、これより図３ないし図６を参照しながら説明する。この関係を実現する回路を図７および図８に示し、以下で詳細に説明する。先に注記したように、本発明の可変スレシホルドＶTH(VAR)は、ＦＥＴのオン状態抵抗値ＲDSON、そして、加えて、使用する熱システムのために安全なデバイス温度を維持することができる最大電力消費に基づいて決定する。したがって、可変スレシホルドＶTH(VAR)は、導通時間、過負荷電流および温度のあらゆる組み合わせに対して、制御回路１０’内で特定のＦＥＴに「同調」させることができるという利点がある。好適な実施形態では、ＦＥＴは、最大周囲温度４０℃で１６ワットを消費することができる。好適な実施形態の負荷制御回路１０’は、定格が１０Ａであり、過負荷回路３６は、負荷電流ＩLが約１１．３Ａのときに、ＦＥＴ２６Ａ／２６Ｂのオン時間を短縮し始める。
【００３６】
図３のライン５２、５４および５６は、それぞれ、固定周囲温度（４０℃）での半サイクルにおける、１６Ａ、１３Ａおよび１１Ａの負荷電流ＩLについての、電力消費ＰAVGの時間ｔに対する関係を示す。６０ＨｚＡＣ信号の半サイクルは、約８．３３３ミリ秒の期間を有する。図３の関係によって示されるように、例えば、ＦＥＴの最大電力消費を１６ワットに制限することが望ましい場合、１６Ａの負荷電流ＩLに対して半サイクルに入ってから４ミリ秒のところでＦＥＴをオフとし、１３Ａの負過電流ＩLに対して半サイクルに入って５ミリ秒のところでオフにしなければならない。１１Ａの負荷電流ＩLは、提示した条件の下では、１６Ｗの電力消費を超えない。
【００３７】
ここで図４を参照すると、ＦＥＴ間の平均電圧（ＶAVG）の時間、可変スレシホルドＶTH(VAR)、および固定スレシホルドＶTH(CONSTANT)に対する関係が示されている。１６、１３および１１Ａの負荷電流ＩLについての、ＦＥＴ間の平均電圧ＶAVG対時間の関係をライン５８、６０および６２でそれぞれ示し、可変スレシホルドＶTH(VAR)をライン６４で示す。固定スレシホルドＶTH(CONSTANT)をライン６６で示す。可変スレシホルドＶTH(VAR)６４は、最大電力消費を固定レベル（例えば、１６Ｗ）に制限するように、経験的に導出した。
【００３８】
先に注記したように、本発明は、ＦＥＴ間の平均電圧（ＶAVG）を可変スレシホルドと比較し、ＦＥＴが過剰な電力を消費しているか否か、したがって過負荷状態であるか否か判定を行う。この機構(feature)を図４に示す。ここで、可変スレシホルドＶTH(VAR)を表すライン６４は、半サイクルに入って約４ミリ秒のところで、１６Ａの負荷電流ＩLを表すライン５８と交差する。図３に関して注記したように、ＦＥＴの最大電力消費を１６Ｗに制限するためには、１６Ａの負荷電流ＩLでは、半サイクルに入って４ミリ秒のところでＦＥＴをオフにしなければならない。同様に、可変スレシホルドＶTH(VAR)は、半サイクルに入って約５ミリ秒のところで、１３ＡのＩLを表すライン６０と交差する。この場合も、図３に関して注記したように、ＦＥＴの最大電力消費を１６Ｗに制限するためには、１３Ａの負荷電流ＩLでは、半サイクルに入って５ミリ秒のところでＦＥＴをオフにしなければならない。最後に、可変スレシホルドＶTH(VAR)（ライン６４）は１１ＡのＩLを表すラインとは交差しない。
【００３９】
したがって、図４に示すように、ＦＥＴ間の平均電圧を可変スレシホルドと比較することによって、負荷電流の範囲における電力消費を決定し、ＦＥＴの最大電力消費を制限し、至上の過負荷保護を設けることができる。更に、図４から明白なように、固定スレシホルド（ライン６６）は、広い範囲の負荷電流に対して適当な過負荷保護を設けることはない。ＶTH(CONSTANT)の値を、１０Ａの電流が流れるようにセットすると、例えば、ＦＥＴが１６Ａの負荷電流ＩLを導通させている場合、半サイクルに入って５．５ミリ秒までＦＥＴはオフにならない。図３を参照すると、半サイクルに入って５．５ミリ秒において、ＦＥＴは２０Ｗを遥かに超過する電力を消費する。したがって、固定スレシホルドは、半サイクルの初期には十分に低いスレシホルドとはならず、ＦＥＴの過負荷保護とはならない。
【００４０】
図５は、ＦＥＴのオン状態抵抗値ＲDSONの温度依存性が、どのように電力消費に影響し得るかを示す。例えば、本発明では、好適なＦＥＴはSGS Thompsonが製造するSTY34NB50である。２５℃におけるこのＦＥＴのオン状態抵抗値は、負荷電流ＩLが１７アンペアのとき、約０．１１ないし０．１３オームである。１３０℃では、ＦＥＴのオン状態抵抗値は、２５℃におけるよりも２．２５倍、即ち、０．２５ないし０．２９オームとなる。尚、安全な動作範囲を確保するために、ＲDSONとして最悪の場合のオン状態抵抗値である０．２９オームを用いることが好ましいことを注記しておく。
【００４１】
図５におけるライン６８、７０および７２は、それぞれ、温度が１４０℃、１２０℃、および１００℃における１１Ａの負荷電流ＩLを表す。例えば、ＦＥＴの最大電力（ＰAVG）消費を１６Ｗに抑えることが望ましい場合、ＦＥＴは、１４０℃の温度で動作しているときは、半サイクルに入って約５．３ミリ秒のところでオフにしなければならず、１２０℃の温度で動作しているときは、半サイクルに入って約６ミリ秒のところでオフに切り換えなければならない。動作温度が１００℃とすると、本例では、負荷電流が１１Ａの場合１６Ｗの電力消費を超過しない。
【００４２】
図６は、ＦＥＴ間の平均電圧（ＶAVG）の時間ｔに対する関係を示し、ライン７８、７６および７４は、それぞれ、１４０℃、１２０℃および１００℃の動作温度における、１１Ａの負荷電流ＩLに対するＦＥＴ間の平均電圧ＶAVGを示す。ライン６４は、可変スレシホルドＶTH(VAR)を表し、ライン６６は固定スレシホルドＶTH(CONSTANT)を表す。
【００４３】
本発明の可変スレシホルドＶTH(VAR)の特徴は、ＲDSONの温度依存性を考慮することによって、ＦＥＴの電力消費を制限するためにも用いることができる。この機構を図６に示す。図６では、可変スレシホルドＶTH(VAR)を表すライン６４が、半サイクルに入って約４．７５ミリ秒のところで、１４０℃の動作温度を表すライン７８と交差する。図５に関して先に注記したように、最大電力消費を１６Ｗに抑えるためには、１４０℃の動作温度では、半サイクルに入って約５．３秒のところでＦＥＴをオフにしなければならない。見てわかるように、同じ可変スレシホルドＶTH(VAR)を用いて高温の周囲をチェックする場合、システムは多少過剰電流となる。これは、オン状態抵抗値ＲDSONの電力に対する寄与が二乗されるからであり、したがって、短縮時間の過剰補正が生じる。これによって、ＦＥＴ２６Ａ／２６Ｂを冷却し、最終的には、図６に示すよりも高いオン時間に静定することができる。図示の例では、負荷制御回路は、５．３ミリ秒ではなく、約４．７５ミリ秒に、オン時間を短縮し始める。負荷制御回路は、これら２時点の間の値で静定する。何故なら、「オン」時間を短縮することによって電力を削減するに連れて、ＩLおよびオン状態抵抗値ＲDSON双方が減少するので、デバイスは更に冷却するからである。同様に、可変スレシホルドＶTH(VAR)は、半サイクルに入って約５．３ミリ秒のところで、１２０℃の動作温度を表すライン７６と交差する。この場合も、図５に関して注記したように、最大電力消費を１６Ｗに制限するためには、１２０℃の動作温度では、半サイクルに入って約６ミリ秒のところでＦＥＴをオフにしなければならない。最後に、可変スレシホルドは、１００℃の温度を表すライン７４とは交差しない。
【００４４】
したがって、本発明の可変スレシホルドは、広範囲の動作温度および負荷電流ＩLのばらつきに対応し、ＦＥＴの最大電力消費を精度高く制限するために用いることができる。図６に示すように、固定スレシホルド（ライン６６）は、熱効果に対しては適当な保護を与えない。例えば、１４０℃で動作しているＦＥＴは、半サイクルに入って６．３ミリ秒までオフにならず、これは約１８Ｗの電力消費に換算される。このように、固定スレシホルドは、半サイクルの初期では、ＦＥＴの過負荷を防止するために十分に低いスレシホルドを設けない。
【００４５】
図３ないし図６に示すように、ＦＥＴ間の平均電圧を可変スレシホルドと比較することにより、本発明にしたがって判定するように、広い範囲の動作状態において過負荷を防止する。
【００４６】
図３ないし図６において説明した関係を実現する過負荷回路３６の一例について、図７および図８を参照しながら、更に詳細に説明する。図７は、過負荷回路３６のブロック図を示し、一方図８は現時点における好適な実施形態の概略図である。図示のように、過負荷回路３６は、積分器４０、積分器リセット４８、スレシホルド検出器４２、ロー・パス・フィルタ４４、およびカットバック・エラー発生器４６、およびランプ発生器５０を含む。
【００４７】
積分回路４０は、電圧検知回路３４の出力を受け取る。前述のように、電圧検知回路３４は、ＦＥＴ２６Ａまたは２６Ｂの瞬時的オン状態電圧の指示を与える。積分器４０は、ＦＥＴ間の平均電圧ＶAVGを決定する。平均電圧は、ＡＣ波形の半サイクルの間でのＦＥＴのオン状態におけるＦＥＴ間に蓄積する、ボルト−秒(Volt-Seconds)に比例する。積分器４０のＶAVG出力は可変であり、ＦＥＴ温度、オン状態抵抗値ＲDSON、および負荷電流と共に変化する。
【００４８】
積分器４０の出力は、積分器リセット４８によって、各ＡＣ半サイクルの開始時にリセットされ、現半サイクルの情報のみを測定していることを保証する。マイクロコントローラ２２は、ゲート駆動回路２４を介してリセット・パルスを供給し、ゼロ交差検出回路１６の出力に基づいて積分器４０をクリアする。あるいは、ゼロ交差検出回路１６から積分器リセット４８に直接信号を送ってもよい。積分器リセット４８は、ＦＥＴがオフである時間期間中に、積分器４０をホールド・オフ(hold off)（リセット）するように機能する。積分器４０をリセットすることが好ましいのは、ＦＥＴのオフ状態電圧はオン状態電圧と比較すると非常に大きく、ＦＥＴの比較的低いオン状態電圧を監視するためには、積分器４０からオフ状態情報を除去しなければならないからである。更に、オフ状態電圧は、ＦＥＴの過負荷状態を判定する際には有用でない。
【００４９】
スレシホルド検出器４２は、積分器４０の出力（ＶAVG）を可変スレシホルドＶTH(VAR)と比較して、ＦＥＴが過剰な電力を消費していること、および余りに高い負荷電流ＩLを導通していることにより過負荷であることの指示、またはＦＥＴが危険な動作温度に達しつつあるか否かの指示を与える。先に注記したように、可変スレシホルドＶTH(VAR)は、前述のように経験的に決定する。
【００５０】
ランプ発生器５０は、前述のことにしたがって可変スレシホルドＶTH(VAR)を発生するために設けられている。前述のように、可変スレシホルドは勾配値であり、ＦＥＴのオン時間を短縮することにより、広い範囲の過負荷状態にわたってＦＥＴの一定最少電力消費を維持するために用いられる。即ち、ランプ発生器の傾斜および振幅の選択は、導通時間、過負荷電流、および高温周囲状態のあらゆる組み合わせに対して、ＦＥＴにおける所望の一定電力消費を維持するように行う。ランプ発生器５０は、スレシホルド検出器４２およびカットバック・エラー発生器４６（以下で説明する）双方に、勾配波形を供給する。マイクロコントローラ２２による指示で、ＡＣ源のゼロ交差において勾配波形をリセットする。好適な実施形態では、理想的な可変スレシホルドＶTH(VAR)は、以下で説明するＲＣ回路によって近似する。
【００５１】
スレシホルド検出器４２の出力は、長い時定数（例えば、１秒よりも大きい）を有するロー・パス・フィルタ４４によってフィルタされ、負荷制御回路１０’の動作における追加の安定性尺度を与える。ロー・パス・フィルタリングによって、ヒステリシスが得られ、カットバック・エラー発生器４６が過剰補正をしてしまうのを防止するのに役立てる。過剰補正を行うと、負荷からの光出力に、目に見える変動が生ずる。過剰補正を防止するのに役立てるために、ロー・パス・フィルタ４４は、スレシホルド検出器４２からの出力を平滑化する。ロー・パス・フィルタの時定数は約１ないし２秒であることが好ましい。この時定数は、導通時間を短縮する前に、ＦＥＴが過負荷の間に危険な温度に達するのを防止するために十分に短くする。しかしながら、このゆっくりした応答のために、過負荷回路３６は、大きな過負荷または短絡の間に素早く遮断する際には効果的ではなくなる。このヒステリシスのために、過負荷回路に加えて短絡保護回路３２を用い、完全な保護を設けるのである。
【００５２】
カットバック・エラー発生器４６は、ロー・パス・フィルタ４４からフィルタ信号を受け取り、このフィルタ信号値を、ランプ発生器５０からの別のランプ信号と比較する。ランプ発生器５０は、各ＡＣ線電圧のゼロ交差時にリセットされる。ランプ信号は、積分器４０によって測定したＦＥＴ間のボルト−秒の特定量に対して、ＦＥＴの導通時間（オン時間）がどれくらい短縮したか判定を行うために用いられる。カットバック・エラー発生器の出力は、ロー・パス・フィルタ４４からの大きくフィルタしたＤＣ電圧のレベルとランプとの交点から得られ、適正な「カットバック」信号を発生する。「カットバック」信号は、ＦＥＴのオン時間が、ＦＥＴの電力を１６Ｗに制限するための正しい値であることを保証する。カットバック・エラー発生器４６の出力は、方形波であり、ゲート駆動回路２４に供給され、過負荷状態が発生した場合、半サイクル中にＦＥＴを遮断する。この出力はフィードバック診断回路３８にも供給されるので、ユーザ入力に基づいてマイクロコントローラ２２が要求したオン時間から、ＦＥＴのオン時間が「短縮」されたことの情報を、マイクロコントローラ２２に提供することができる。すると、マイクロコントローラ２２は、オプションとして、過負荷または過剰温度をユーザに示すことができる。
【００５３】
これより図８を参照すると、図７における機能ブロックに対応する概略図の一例が示されている。電圧検知回路３４が測定したＦＥＴ２６Ａ／２６Ｂ（Ｑ１／Ｑ２）間の電圧は、ＦＥＴのオン時間中Ｒ２１およびＲ２０上の電圧を低に引き落とすことによって、積分器４０に入力される。ＦＥＴがオフのとき、ダイオード（Ｄ１およびＤ２）には逆バイアスがかけられ、電圧は電源１８によって１２Ｖに保持される。これによって、積分器４０は、ＦＥＴがオフのときに、電源よりも高く過剰に駆動されないことを保証する。
【００５４】
積分器４０は、Ｒ２２およびＣ２から成り、ＦＥＴが１０Ａの負荷電流を搬送する場合、半サイクル中に１ボルト程度のレベルにコンデンサを充電することができる時定数が得られる。コンデンサは、ＦＥＴに対するゲート駆動が低に引き下げられたときにはいつでも、０ボルトにリセットされる。これを行うには、比較器の入力を、電源レールおよび共通の間の中間でスレシホルド未満に引き下げる。
【００５５】
スレシホルド検出器４２は、積分器のコンデンサＣ２から電圧を受け取り、これをランプ発生器５０からのランプ関数と比較する。この比較器の出力は、積分値がランプを超過したときはいつでも低となる。出力は、コンデンサが前述のようにリセットされるまで、低に留まる。
【００５６】
ＦＥＴゲート駆動回路２４は、積分器４０がランプを超過したとき直ちに変化してはならない。何故なら、ＦＥＴ導通時間の短縮量によって、ＦＥＴが冷却し、積分電圧を更に低下させるからである。この結果、過剰補正となり、負荷への出力電圧が変動する。これを回避するために、ロー・パス・フィルタ４４を用いて、スレシホルド検出器４２からのエラーを数秒にわたって平均化する。これによって、ＦＥＴの温度は徐々に調節され、負荷の変動を生ずることなく、安定な動作点が求められる。抵抗Ｒ２９およびＲ２７は、ロー・パス・フィルタ４４の非作動(non-trip)出力電圧を決定する分割比を設定する。抵抗Ｒ２８は、過電流状態が生じたときの電圧変化を判定する。コンデンサＣ４は、適正な時定数を与えるように選択され、この場合も約２秒となる。
【００５７】
カットバック・エラー発生器４６は、ロー・パス・フィルタ４４から出力されるフィルタ後のＤＣ出力を、ランプ発生器５０が発生する同一のランプ関数または別のランプ関数と比較する。これは、半サイクルの早い時点においてＦＥＴ２６Ａ／２６Ｂをオフにするための、低遷移パルスを形成するために必要である。ランプはＡＣ源１２と同期が取られており、抵抗Ｒ１２およびＲ２５によって調整する。ランプの傾斜は、ＦＥＴの導通時間に対して十分な量の短縮(cutback)が得られ、ＦＥＴにおいて消費される電力がＦＥＴの最大電力消費（本願では１６Ｗ）未満に維持するように選択する。
【００５８】
ランプ発生器は、マイクロコントローラ２２の出力を用いる。この出力はＡＣラインのゼロ交差において高レベルから低レベルに切り替わる。この出力を、抵抗Ｒ７およびＲ８が形成する電源の半分の基準と比較する。マイクロコントローラ２２がＦＥＴ２６Ａまたは２６Ｂをオンにする信号を供給している限り、比較器の出力はオープン・コレクタ出力のままである。この時間中に、コンデンサＣ１は、所定の形状を与える時定数で、抵抗Ｒ９を介して充電される。各半サイクルの終了時に、オペアンプＵ３ＣはコンデンサＣ１を放電させる。この形状によって、スレシホルド検出器４２およびカットバック・エラー発生器４６の組み合わせにより、ＦＥＴにおける電力消費を１６Ｗに制限する時点において、ＦＥＴへのゲート駆動を除去することが可能となる。コンデンサＣ１および抵抗Ｒ９は、発生するランプの形状が、図３および図４に示したように、経験的に決定したものに近似するように選択する。
【００５９】
短絡保護回路３２は、抵抗Ｒ２３およびＲ２５によって得られる分圧比を通じて、ＦＥＴ２６Ａ／２６Ｂ間の瞬時電圧を監視する。これは、マイクロコントローラ２２がＦＥＴ２６Ａ／２６Ｂをオンに駆動するときにはいつでも抵抗Ｒ３およびＲ４によって設定される分圧器によって発生する供給電圧の約１／３である基準レベルと比較される。抵抗Ｒ１０およびコンデンサＣ３によって小さい遅延が基準レベルに付加され、一旦ゲート駆動が現れたなら、ＦＥＴ電圧が圧壊(collapse)する時間を有したことを保証する。ＦＥＴ２６Ａ／２６Ｂがオンになった後であれば、いずれの時点においても、ＦＥＴ電圧がスレシホルドを超過したときにゲート駆動を瞬時に除去する。
【００６０】
ゲート駆動回路２４は、３つの信号を組み合わせて、ＦＥＴゲートをオンにするかまたはオフにするか判定を行う。マイクロコントローラ２２は最も低い優先順位を有する。半サイクルにおいて最も早く低に下がった、短絡保護３２またはカットバック・エラー発生器４６のいずれかからの信号が、その時点でＦＥＴゲートをオフに押し下げる。通常、抵抗Ｒ５およびＲ６は、電圧を電源の半分のレベルに保持する。いずれかの障害が発生すると、レベルは共通に引き下げられる。
【００６１】
フィードバック診断回路３８は、短絡保護回路３２またはカットバック・エラー発生器４６からの出力が低になったときにはいつでも、光カプラＵ４を介してマイクロコントローラ２２に信号を送る。抵抗Ｒ３２を通過する電流は、この場合光カプラＫＥＤを駆動する。
【００６２】
以上余すことなく述べたように、本発明は、新規な過負荷回路を有し、単純な回路を用いて実施可能な負荷制御回路を提供する。本発明は、その精神または本質的な属性から逸脱することなく、別の特定的な形態で具体化することも可能であり、したがって、本発明の範囲を示す際には、以上の明細書ではなく、添付した特許請求の範囲を参照することとする。
【図面の簡単な説明】
【図１】  図１は従来技術による負荷制御回路のブロック図である。
【図２】  図２は、本発明による過負荷保護回路を有する負荷制御回路のブロック図である。
【図３】  図３は、種々の負荷電流ＩLに対する、可制御導通デバイスが消費する平均電力ＰAVG対時間のグラフである。
【図４】  図４は、種々の負荷電流に対する、可制御導通デバイスが消費する平均電力ＰAVG対時間のグラフであり、可変スレシホルドおよび固定スレシホルドも示す。
【図５】  図５は、種々の温度において動作し、一定負荷電流ＩLを有する可制御導通デバイスに対する、可制御導通デバイスが消費する平均電力ＰAVG対時間のグラフである。
【図６】  図６は、一定負荷電流を制御している間の種々の動作温度における、可制御導通デバイス間の平均電圧ＶAVG対時間のグラフであり、可変スレシホルドおよび固定スレシホルドも示す。
【図７】  図７は、図２の過負荷回路のブロック図である。
【図８】  図８は、図７の過負荷回路の概略図である。
【図１】
0004159286.tif 000002
【図２】
0004159286.tif 000003
【図３】
0004159286.tif 000004
【図４】
0004159286.tif 000005
【図５】
0004159286.tif 000006
【図６】
0004159286.tif 000007
【図７】
0004159286.tif 000008
【図８】
0004159286.tif 000009
0004159286.tif 000010