(57)【特許請求の範囲】
【請求項１】
画面の列方向に並ぶ複数のスキャン電極と、行方向に並ぶ複数のデータ電極とを有した表示装置であって、
前記スキャン電極に対する個別の電位制御による行選択に同期して、表示データに応じて前記データ電極の電位を制御する行単位のアドレッシングを行うアドレッシング手段と、
該アドレッシングに先立って、前記複数の行選択順序の各々について且つアドレッシングすべき全ての行について、第１の行における隣接セル間のデータ差と前記第１の行に後続してアドレッシングする第２の行における前記隣接セルと同一のデータ電極に対応する２つのセルの間のデータ差との変化分を演算し、前記複数の行選択順序についての演算結果に基づいて前記複数の行選択順序の内の何れか１つを前記アドレッシング手段が行うアドレッシングの行選択順序として選択設定する行選択順序設定手段とを有し、
設定した行選択順序を適用してアドレッシングを行うことを特徴とする表示装置。
【請求項２】
画面の列方向に並ぶ複数のスキャン電極と、行方向に並ぶ複数のデータ電極とを有し、１フレームを複数のサブフレームに分割して表示を行う表示装置であって、
少なくとも１つの前記サブフレームにおいて、前記スキャン電極に対する個別の電位制御による行選択に同期して、表示データに応じて前記データ電極の電位を制御する行単位のアドレッシングを行うアドレッシング手段と、
該アドレッシングに先立って、前記複数の行選択順序の各々について且つアドレッシングすべき全ての行について、第１の行における隣接セル間のデータ差と前記第１の行に後続してアドレッシングする第２の行における前記隣接セルと同一のデータ電極に対応する２つのセルの間のデータ差との変化分を演算し、前記複数の行選択順序についての演算結果に基づいて前記複数の行選択順序の内の何れか１つを前記アドレッシング手段が行うアドレッシングの行選択順序として選択設定する行選択順序設定手段とを有し、
設定した行選択順序を適用してアドレッシングを行うことを特徴とする表示装置。
【請求項３】
前記行選択順序設定手段は、前記複数の行選択順序の各々での消費電力を、前記変化分に基づいて予測する予測手段を含んで構成したことを特徴とする
請求項１乃至請求項２の何れか１項に記載の表示装置。
【請求項４】
前記画面を列方向に複数のブロックに区分し、
該ブロック毎に、前記行選択順序設定手段により設定した行選択順序を適用してアドレッシングを行うように構成したことを特徴とする
請求項１乃至請求項３の何れか１項に記載の表示装置。
【請求項５】
行選択順序設定手段は、前記予測手段により予測した前記複数の行選択順序の各々の消費電力の内、最も小さい１つの行選択順序を選択設定することを特徴とする
請求項３に記載の表示装置。
【請求項６】
画面の列方向に並ぶ複数のスキャン電極と、行方向に並ぶ複数のデータ電極とを有した表示装置の駆動方法であって、
前記スキャン電極に対する個別の電位制御による行選択に同期して、表示データに応じて前記データ電極の電位を制御する行単位のアドレッシングに先立って、
前記複数の行選択順序の各々について且つアドレッシングすべき全ての行について、第１の行における隣接セル間のデータ差と前記第１の行に後続してアドレッシングする第２の行における前記隣接セルと同一のデータ電極に対応する２つのセルの間のデータ差との変化分を演算し、前記複数の行選択順序についての演算結果に基づいて前記複数の行選択順序の内の何れか１つを前記アドレッシング手段が行うアドレッシングの行選択順序として選択設定し、
設定した行選択順序を適用してアドレッシングを行うことを特徴とする表示装置の駆動方法。
【請求項７】
画面の列方向に並ぶ複数のスキャン電極と、行方向に並ぶ複数のデータ電極とを有し、１フレームを複数のサブフレームに分割して表示を行う表示装置の駆動方法であって、
少なくとも１つの前記サブフレームにおいて、前記スキャン電極に対する個別の電位制御による行選択に同期して、表示データに応じて前記データ電極の電位を制御する行単位のアドレッシングに先立って、
前記複数の行選択順序の各々について且つアドレッシングすべき全ての行について、第１の行における隣接セル間のデータ差と前記第１の行に後続してアドレッシングする第２の行における前記隣接セルと同一のデータ電極に対応する２つのセルの間のデータ差との変化分を演算し、前記複数の行選択順序についての演算結果に基づいて前記複数の行選択順序の内の何れか１つを前記アドレッシング手段が行うアドレッシングの行選択順序として選択設定し、
設定した行選択順序を適用してアドレッシングを行うことを特徴とする表示装置の駆動方法。
【請求項８】
前記行選択順序の選択設定は、前記複数の行選択順序の各々での消費電力を、前記変化分に基づいて予測して選択設定することを特徴とする
請求項６乃至請求項７の何れか１項に記載の表示装置の駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＰＤＰ（プラズマディスプレイパネル），ＰＡＬＣ（プラズマアドレス液晶），ＬＣＤ（液晶ディスプレイ），ＦＥＤ（フィールドエミッションディスプレイ）などの表示パネルの駆動方法及び駆動装置に関する。
【０００２】
表示パネルはＣＲＴに代わるデバイスとして各種分野で用いられている。例えばＰＤＰは４０インチを越える大型画面の壁掛けテレビジョン受像機として商品化されている。画面の高精細化及び大型化における課題の１つは電極間の静電容量の対策である。
【０００３】
【従来の技術】
表示パネルは行選択のためのスキャン電極群と列選択のためのデータ電極群とからなる電極マトリクスを有する。スキャン電極とデータ電極との交点に単位表示領域が画定され、これら単位表示領域のそれぞれに１個ずつ表示素子が配置される。なお、商品化されている面放電型ＰＤＰでは行毎に２本ずつ電極が配列されているが、それらの一方のみが行選択に用いられるので、表示素子の択一選択の観点では面放電型ＰＤＰの電極構成も他と同様の単純マトリクスとみなすことができる。
【０００４】
表示する内容は行単位のアドレッシングによって設定される。１フレームのアドレス期間は画面（スクリーン）の行数Ｎと同数個の行選択期間に分割され、各スキャン電極はいずれか１つの行選択期間に所定電位にバイアスされてアクティブとなる。この行選択に同期して、全てのデータ電極から並列に１行分の表示データが出力される。すなわち、表示データに応じて全てのデータ電極の電位が一斉に制御される。電位の２値制御をする場合、及び多値制御をして階調表示を行う場合がある。
【０００５】
従来において、アドレッシングの行選択は、予め定められた固定の順序で行われていた。従来の行選択順序としては、行番号の昇順が一般的であるが、他にも行番号の昇順と降順とを１回毎に切り換えるもの、１回毎に開始行をシフトさせるものなどがある。
【０００６】
【発明が解決しようとする課題】
従来の駆動方法には、隣接したデータ電極間の静電容量の充電に費やす無駄な電力が大きいという問題があった。スキャン電極間にも静電容量は存在するが、スキャン電極の電位変化には表示データに依存しない規則性があるので、ＬＣ共振を利用した電力回収が可能である。また、アドレッシングにおける電位変化の回数をみると、スキャン電極では行選択時のみに電位が変化するのに対して、データ電極では頻繁に電位が変化する（全面均一色などの特別な表示の場合を除く）。したがって、データ電極群においては、隣接した電極どうしの間に電位差が生じて電極間容量を充電するための電力が消費される状態が多数回発生する。
【０００７】
本発明は、隣接したデータ電極間の静電容量の充電に費やす電力を低減することを目的としている。
【０００８】
【課題を解決するための手段】
本発明においては、アドレッシングにおける行選択の順序を表示データに応じて変更する。あらかじめ複数の順序（行選択パターン）を選択肢として設けておき、選択肢のうちの予想される電力消費量が最も小さい１つを優先的に適用してアドレッシングを行う。電力のみに着目して順序を決定する場合は電力消費量が最も小さい順序を適用するが、電力以外の要件を加味して総合的に順序を決定する場合には電力消費量が最小値に近い順序を適用することもありうる。
【０００９】
図１は本発明の原理図である。
【００１０】
例えば、図１（ａ）のように行方向及び列方向の双方で１セル毎に明暗が反転するパターン（市松模様）の表示において、図１（ｂ）のように行番号順にアドレッシングを行う場合には、データ電極の電位を行選択周期毎に切り換えることになる。そして、奇数番目のデータ電極と偶数番目のデータ電極とで電位変化が正反対となる。電極間容量による電力消費は、隣接電極間に電位差が発生し又は電位差の極性が反転したときに生じる。行番号順のアドレッシングでは、全てのデータ電極間で全ての行選択時に電極間容量の充電が行われるので、消費電力は最大となる。一方、図１（ｃ）のように、奇数行（又は偶数行）のみを１行ずつ順に選択し、その後に残りを１行ずつ順に選択する場合には、アドレッシング途中でのデータ電極の電位変化は１回となる。この場合に消費電力は最小（概ね、最大値／行数）となる。したがって、行選択順序の選択肢が図１（ｂ）（ｃ）の２通りであったとしたら、市松模様の表示においては図１（ｃ）の１行置きの飛び越し走査順を適用してアドレッシングを行うのが極めて有利である。
【００１１】
実際の表示のパターンは不特定で多種多様であるので、より多くの選択肢を設けるのが望ましい。選択肢の最大個数は行数Ｎの階乗（Ｎ！）である。最大個数又はそれ以下の複数個の選択肢のそれぞれについて予想の電力消費量を算出し、算出値の最も小さい選択肢をアドレッシングに適用すれば、表示データ（表示のパターン）に係わらず固定の順序でアドレッシングを行うのと比べて、消費電力は減少する。
【００１２】
また、画面を列方向に２個以上のブロックに区分し、ブロック毎に行選択順序の変更を行えば、選択肢の最大個数は各ブロックに属する行の数ｎ（ｎ＜Ｎ）の階乗になるので、電力消費量の算出に係る演算処理量を大幅に低減することができる。
【００１７】
【発明の実施の形態】
図２は本発明に係るプラズマ表示装置１００の構成図である。
【００１８】
プラズマ表示装置１００は、薄型カラー表示デバイスであるＡＣ型のＰＤＰ１と、Ｍ列Ｎ行の画面ＥＳを構成する縦横に並んだ多数のセルを選択的に点灯させるための駆動ユニット８０とから構成されており、壁掛け式テレビジョン受像機、コンピュータシステムのモニターなどとして利用される。
【００１９】
ＰＤＰ１は、点灯維持放電（表示放電ともいう）を生じさせるための電極対をなす第１及び第２の主電極Ｘ，Ｙが平行配置され、各セルにおいて主電極Ｘ，Ｙと第３の電極としてのアドレス電極Ａとが交差する３電極面放電構造をとる。主電極Ｘ，Ｙは画面の行方向（水平方向）に延び、第２の主電極Ｙはアドレッシングに際して行単位にセルを選択するためのスキャン電極として用いられる。アドレス電極Ａは列方向（垂直方向）に延びており、列単位にセルを選択するためのデータ電極として用いられる。基板面のうちの主電極群とアドレス電極群とが交差する範囲が表示領域（すなわち画面）となる。
【００２０】
駆動ユニット８０は、コントローラ８１、データ処理回路８３、本発明に特有の電力演算回路８５、Ｘドライバ８６、Ｙドライバ８７、及びアドレスドライバ８９を有している。駆動ユニット８０にはＴＶチューナ、コンピュータなどの外部装置からＲ，Ｇ，Ｂの各色の輝度レベル（階調レベル）を示す画素単位のフィールドデータＤｆが、各種の同期信号とともに入力される。
【００２１】
フィールドデータＤｆは、データ処理回路８３におけるフレームメモリ８３１に一旦格納された後、階調表示を行うためのサブフィールドデータＤｓｆに変換される。サブフィールドデータＤｓｆはサブフィールドメモリ８３２に格納され、適時にアドレスドライバ８９にシリアル転送される。サブフィールドデータＤｓｆの各ビットの値は、サブフィールドにおけるセルの点灯の要否を示す情報、厳密にはアドレス放電の要否を示す情報である。
【００２２】
Ｘドライバ８６は主電極Ｘの電位を制御し、Ｙドライバ８７は主電極Ｙの電位を制御する。アドレスドライバ８９は図３に示すプッシュプル構成のスイッチング回路８９１をアドレス電極Ａ毎に１個ずつ備えており、各アドレス電極Ａの電位をサブフィールドデータＤｓｆに応じて独立に制御することができる。スイッチング素子Ｑ１がオンになれば、アドレス電極Ａは所定の電源電位（Ｖａ）にバイアスされ、スイッチング素子Ｑ２がオンになればアドレス電極Ａは接地電位になる。
【００２３】
以上の構成要素からなるプラズマ表示装置１００では、アドレス電極間の静電容量に因る電力消費を最小限に抑えるため、アドレッシングにおける行選択（走査）の順序がサブフィールドデータＤｓｆに応じて変更される。電力演算回路８５は、アドレッシング毎に対象範囲の行数分のサブフィールドデータＤｓｆに基づいて、予め登録されている演算式によって消費電力を計算し、計算値を示すデータＤ８５をコントローラ８１へ出力する。コントローラ８１は、複数の順序Ｚｑ（ｑ＝１，２，３…）を記憶するＲＯＭ８１０を備え、データＤ８５に基づいて最も消費電力の小さい順序を判別する。そして、コントローラ８１はＹドライバ８７に対して行選択の順序指定を行うとともにデータ処理回路８３に対してサブフィールドデータＤｓｆの転送の順序指定を行う。
【００２４】
図４は駆動シーケンスの概要を示す図である。
【００２５】
テレビジョン映像の表示においては、２値の点灯制御によって階調再現を行うために、入力画像である時系列の各フィールドｆ（符号の添字は表示順位を表す）を例えば８個のサブフレームｓｆ１，ｓｆ２，ｓｆ３，ｓｆ４，ｓｆ５，ｓｆ６，ｓｆ７，ｓｆ８に分割する。言い換えれば、フレームを構成する各フィールドｆを８個のサブフレームｓｆ１〜ｓｆ８の集合に置き換える。なお、コンピュータ出力などのノンインタレース形式の画像を再生する場合には、各フレームを８分割する。そして、これらサブフィールドｓｆ１〜ｓｆ８における輝度の相対比率がおおよそ１：２：４：８：１６：３２：６４：１２８となるように重み付けをして各サブフィールドｓｆ１〜ｓｆ８の点灯維持放電の回数を設定する。サブフィールド単位の点灯／非点灯の組合せでＲＧＢの各色毎に２５６段階の輝度設定を行うことができるので、表示可能な色の数は２５６3 となる。
【００２６】
各サブフィールドｓｆ１〜ｓｆ８に割り当てるサブフィールド期間Ｔｓｆは、帯電分布を初期化する準備期間ＴＲ、表示内容に応じた帯電分布を最適順序の行選択により形成するアドレス期間ＴＡ、及び階調レベルに応じた輝度を確保するために点灯状態を維持するサステイン期間ＴＳからなる。
【００２７】
駆動波形については種々の変更が可能であり、図４の波形は一例である。ここでは書込み形式のアドレッシングを行うものとして例示の波形を説明する。
【００２８】
準備期間ＴＲにおいては、例えば全ての主電極Ｘに一斉に正極性のパルスＰｒｘを印加する。同時に全てのアドレス電極Ａに主電極Ｘとの間の放電を防止するためのパルスＰｒａを印加する。電圧パルスＰｒａの印加により画面全体で面放電が生じる。そして、パルスＰｒｘの立下がりで過剰の壁電荷による自己放電が生じて壁電荷がほぼ完全に消失する。
【００２９】
アドレス期間ＴＡにおいては、上述のとおり最適の順序で行選択を行い、点灯すべきセルのみに点灯維持に必要な壁電荷を形成する。全ての主電極Ｘ及び全ての主電極Ｙを所定電位にバイアスした状態で、所定順で進める行選択に同期して、選択行に対応した１つの主電極Ｙに負極性のスキャンパルスＰｙを印加し、これと同時に点灯すべきセルに対応したアドレス電極ＡにアドレスパルスＰａを印加する。点灯すべきセルでアドレス放電が生じて所望の壁電荷が形成される。なお、消去アドレス形式の場合は、準備期間ＴＲで全面を均一に帯電させておき、非点灯とすべきセルのみでアドレス放電を生じさせて不要の壁電荷を消去し、点灯すべきセルに壁電荷を残すようにする。
【００３０】
サステイン期間ＴＳにおいては、不要の放電を防止するために全てのアドレス電極Ａを正極性の電位にバイアスする。主電極Ｙと主電極Ｘとに交互に正極性のサステインパルスＰｓを印加する。サステインパルスＰｓの波高値は放電開始電圧より低い。サステインパルスＰｓの印加毎に、アドレス期間ＴＡにおいて壁電荷が形成されたセルで面放電が生じる。
【００３１】
以下、アドレス電極間容量に係る消費電力の計算方法について説明する。
【００３２】
画面の行数Ｎは例えばＳＶＧＡ仕様で１０２４にもなり、行選択順序の選択肢の最大数は膨大な値になる。このため、サブフィールド毎に全ての選択肢について消費電力をリアルタイムに計算するのは現状の演算デバイスの能力では無理といえる。したがって、本実施形態では、図５のように画面ＥＳを複数個のブロックｅｓ（図中の添字は配置順のブロック番号を表す）に区分し、ブロックｅｓ毎に行選択順序の変更を行う。
〔第１の計算方法〕
まず、画面ＥＳをブロックｅｓに区分しない場合における１つのアドレッシング過程での充電電力を考える。画面ＥＳの行数をＮ、１行のセル数（列数）をＭとする。
【００３３】
ｉ番目の行のｊ番目のセルのサブフィールドデータ（以下、表示データという）をａ(i,j) 〔ａ(i,j)=｛0,1 ｝〕とする。アドレス電極間容量への充電電力は隣接するセルどうしの表示データの差で表すことができる。
【００３４】
ｂ(i,j) ＝ａ(i,j+1) −ａ(i,j)   〔ｂ(i,j) = ｛-1,0,1｝〕    …（１）
と定義し、ｉ番目に走査する行をσ(i) と定義する。
【００３５】
表示データの差ｂ（σ(i),j ）がｂ（σ(i+1),j ）に変化した時の、該当するアドレス電極間容量に対する充電電力をｆ（ｂ（σ(i),j ），ｂ（σ(i+1),j ）とすると、充電電力Ｐは、（２）式で表される。
【００３６】
【数１】
0004126577.tif 000002
【００３７】
ここで、充電電力Ｐにはアドレス電極Ａの電位変化のタイミングが関係する。表示データがａ(i,j) からａ(i+1,j) に変化する時に、図６（ａ）のようにアドレス電極電位の立下がりのタイミングと立上がりのタイミングを同時とするスイッチング制御形態（これを形態Ａと呼称する）と、図６（ｂ）のように時間的にずらすスイッチング制御場合（これを形態Ｂと呼称する）とがある。
【００３８】
アドレス電極間の容量をＣ、表示データが「１」であるときのアドレス電極Ａの設定電位と、表示データが「０」であるときの設定電位との差をＶとする。
【００３９】
〔形態Ａの場合〕
図７（ａ）のようにｂ(i,j) の値が、０から−１又は１に変化する場合の充電電力はＣＶ2 、−１から１へ又はその逆の変化をする場合の充電電力は２ＣＶ2 である。ｂ(i,j) の値が−１又は１から０に変化する場合は電極間容量に蓄積された電荷が放電するだけなので電力消費はない。
【００４０】
【数２】
0004126577.tif 000003
【００４１】
〔形態Ｂの場合〕
図７（ｂ）のようにｂ(i,j) の値が、−１からｌ又はその逆の変化をする場合は、電極間電位が２段階の変化をする。その際、２つの段階のうち１つは電極間容量に蓄積された電荷が放電するだけなので、電力消費はない。したがって、この場合の電力消費はＣＶ2 になる。他は形態Ａと同じである。
【００４２】
【数３】
0004126577.tif 000004
【００４３】
次に、ブロックｅＳ毎に行選択順序を最適化する場合の充電電力の計算法を説明する。
【００４４】
便宜上、行の番号を付け替え、注目ブロックの１つ前にアドレッシングをするブロックで最後に選択する行番号を０とし、注目ブロックの行番号を１からｎとする。先頭のブロックの場合は、行番号０の表示データは、全て０とする。
【００４５】
ブロックで消費される充電電力を計算するために、まず、次の量を計算する。
【００４６】
【数４】
0004126577.tif 000005
【００４７】
これは、行ｉの表示データから行ｊの表示データへ変化した時にアドレス電極間容量に充電される電力を表す。なお、行選択順序の決定のためには相対的な充電電力が分かればよいので、（５）式の計算においては、１単位の充電電力ＣＶ2 の値を任意に定めてもよい。
【００４８】
ブロック内でｉ番目に選択される行の番号をσ（ｉ）とすると、ブロックのアドレッシングで消費される充電電力ｐ（σ）は、
【００４９】
【数５】
0004126577.tif 000006
【００５０】
となる。行数で定まる全ての行選択順序についてｐ（σ）を計算し、最も小さいｐ（σ）を与える行選択順序を、そのブロックのアドレッシングに適用する。
〔第２の計算方法〕
以下、上述の計算方法よりも計算量の少ない方法を説明する。
【００５１】
最初に充電電力の別の表式を導出する。
【００５２】
アドレッシング過程の始めと終わりでは、アドレス電極Ａの電位が「０」レベルとなる。すなわち全てのアドレス電極間の状態が０状態になる。このことを考えると、図７の状態遷移において、０から−１又は＋１への遷移と、−１又は＋１から０への遷移は、１回のアドレッシングにおいて同数回発生する。したがって、０から−１又は＋１への遷移における電力消費と、−１又は＋１から０への遷移における充電電力を、それぞれ１／２単位として充電電力を計算しても同じ値が得られる。つまり、
【００５３】
【数６】
0004126577.tif 000007
【００５４】
と書くことができる。したがって、各ブロックｅｓに対応する（７）式の部分和を小さくするように、各ブロックｅｓ内での行選択順序を決定すれば、充電電力を低減することができる。以下、簡単のためにＣＶ2 ／２＝１とする。
【００５５】
次に、ブロックｅｓ毎にスキャン順を決定する際の（７）式の部分和の計算法を説明する。
【００５６】
第１の計算方法と同様に、便宜的に行番号を付け替え、注目ブロックの１つ前にアドレッシングをするブロックで最後に選択する行番号を０とし、注目ブロックの行番号を１からｎとする。先頭のブロックの場合は、行番号０の表示データは、全て０とする。
【００５７】
ブロックｅｓにおける部分和を計算するために、まず、次の量を計算する。
【００５８】
【数７】
0004126577.tif 000008
【００５９】
次に、ブロックｅｓ内でｉ番目に選択される行の番号をσ（ｉ）とすると、ブロックｅｓに対応する部分和はｐ’（σ）は、
【００６０】
【数８】
0004126577.tif 000009
【００６１】
となる。行数で定まる全ての行選択順序についてｐ’（σ）を計算し、最も小さいｐ’（σ）を与える行選択順序を注目ブロックのアドレッシングに適用する。
【００６２】
第１の計算方法と異なるところは、ｈ’(i,j) ＝ｈ’(j,i) が成り立つことであり、これにより、ｈ’(i,j) の計算量がｈ(i,j) の計算量の半分になる。
【００６３】
なお、０から−１又は＋１への遷移における電力消費と、−１又は１から０への遷移における充電電力を、それぞれＣＶ2 ／２として計算しても同じ結果が得られるのは、形態Ａ、形態Ｂとも同様である。
【００６４】
以上の第１及び第２の計算方法において、複数のブロックｅｓの行数は同一でなくてもよく、また、ブロックｅｓは番号の連続した行で構成されていなくてもよい。画面ＥＳが上下に分割され、２行を同時に選択する駆動形態においても、分割した領域毎に又は各領域をさらにブロックに区分して行選択順序を決定すればよい。本発明は書込みアドレス形式と消去アドレス形式とを問わず、ＰＤＰ以外の表示パネルにも適用することができる。
【００６５】
【発明の効果】
本発明によれば、隣接したデータ電極間の静電容量の充電に費やす電力を低減することができる。
【図面の簡単な説明】
【図１】本発明の原理図である。
【図２】本発明に係るプラズマ表示装置の構成図である。
【図３】アドレスドライバの要部の回路図である。
【図４】駆動シーケンスの概要を示す図である。
【図５】アドレッシングの順序変更に係わる画面分割の模式図である。
【図６】アドレス電極の電位の切換えタイミングを示す図である。
【図７】隣接電極間の状態の遷移と充電電力との関係を示す図である。
【符号の説明】
Ｙ  主電極（スキャン電極）
Ａ  アドレス電極（データ電極）
１  ＰＤＰ（表示パネル）
Ｄｓｆ  サブフィールドデータ（表示データ）
Ｄ１，Ｄ２  ダイオード
ＥＳ  画面
ｅｓ  ブロック
【図１】
0004126577.tif 000010
【図２】
0004126577.tif 000011
【図３】
0004126577.tif 000012
【図４】
0004126577.tif 000013
【図５】
0004126577.tif 000014
【図６】
0004126577.tif 000015
【図７】
0004126577.tif 000016