(57)【特許請求の範囲】
【請求項１】
ＧａＡｓからなる基板と、ＩｎSＡｌ1-SＡｓからなるバッファ層とを具備してなる半導体装置において、
２つのＩｎXＧａ1-XＡｓ層（０＜Ｘ≦Ｓ）の間に、
ＩｎZＡｌ1-ZＡｓ層を配置してなる単位層と、
当該単位層のＩｎZＡｌ1-ZＡｓ層のＩｎ組成比Ｚが、２つのＩｎXＧａ1-XＡｓ層において、その間のＩｎZＡｌ1-ZＡｓ層側の界面のＩｎ組成比Ｘと等しくなるように設定され、
前記単位層が複数回積層されることで構成され、前記基板と前記ＩｎSＡｌ1-SＡｓからなるバッファ層との間に配置される格子定数調整用のバッファ層とを備え、
前記格子定数調整用のバッファ層のＩｎ組成比Ｘは、前記基板側から前記ＩｎSＡｌ1-SＡｓからなるバッファ層側にかけて増加傾向を示すように設定されていることを特徴とする半導体装置。
【請求項２】
前記格子定数調整用のバッファ層における最下層のＩｎ組成比Ｘは、格子定数が前記基板の格子定数と等しくなるように設定され、前記格子定数調整用のバッファ層における最上層のＩｎ組成比Ｘは、格子定数が前記ＩｎSＡｌ1-SＡｓからなるバッファ層の格子定数と等しくなるように設定されることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記単位層のＩｎ組成比Ｘは、単位層が複数回積層される毎に増加するように設定されることを特徴とする請求項１または２記載の半導体装置。
【請求項４】
Ｉｎ組成比Ｘは、ステップ状に増加するように設定されていることを特徴とする請求項３記載の半導体装置。
【請求項５】
前記単位層のＩｎ組成比Ｘは、“０．１”ずつ増加するように設定されることを特徴とする請求項４記載の半導体装置。
【請求項６】
前記基板と前記格子定数調整用のバッファ層との間及び前記格子定数調整用のバッファ層においてＩｎ組成比Ｘがステップ状に増加する単位層の間に、Ｉｎ組成比Ｙが連続的に増加するＩｎYＧａ1-YＡｓ層を配置したことを特徴とする請求項４または５記載の半導体装置。
【請求項７】
前記ＩｎYＧａ1-YＡｓ層の中に、Ｉｎ組成比Ｚが該ＩｎYＧａ1-YＡｓ層のＩｎ組成比Ｙと少なくとも界面において等しくなるように設定されたＩｎZＡｌ1-ZＡｓ層を１層以上配置したことを特徴とする請求項６記載の半導体装置。
【請求項８】
前記基板と前記格子定数調整用のバッファ層及び前記格子定数調整用のバッファ層における各単位層の界面に位置するＩｎXＧａ1-XＡｓ層のＩｎ組成比Ｘは、連続的に増加するように設定されていることを特徴とする請求項１または２記載の半導体装置。
【請求項９】
前記単位層を構成する２つのＩｎXＧａ1-XＡｓ層（Ｘ＝Ｚ）とＩｎZＡｌ1-ZＡｓ層との間に、ＩｎZ（ＧａWＡｌ1-W）1-ZＡｓ層（０≦Ｗ＜１）を挿入したことを特徴とする請求項１乃至８の何れかに記載の半導体装置。
【請求項１０】
前記ＩｎZ（ＧａWＡｌ1-W）1-ZＡｓ層は、Ｇａ組成比Ｗが“０．５”に設定されていることを特徴とする請求項９記載の半導体装置。
【請求項１１】
前記ＩｎZ（ＧａWＡｌ1-W）1-ZＡｓ層は、Ｇａ組成比ＷがＩｎZＡｌ1-ZＡｓ層側から２つのＩｎXＧａ1-XＡｓ層側にかけて、“１”から“０”まで、又は“０”から“１”まで連続的に変化するように設定されていることを特徴とする請求項９記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＧａＡｓからなる基板と、ＩｎＡｌＡｓからなるバッファ層とを具備してなる半導体装置に関する。
【０００２】
【従来の技術】
電界効果トランジスタの一種である高電子移動度トランジスタ：ＨＥＭＴ(High Electron Mobility Transistor) は、電子親和力が比較的大なるチャネル層と、電子親和力が比較的小なる半導体層にｎ型ドープ層を設けてヘテロ界面を形成することを特徴とするものである。
【０００３】
図１０は、ＩｎＰ基板上にＩｎＡｌＡｓ層とＩｎＧａＡｓ層とを積層してＨＥＭＴを作成した場合の模式的な断面を示すものである。この図１０において、半絶縁性のＩｎＰ基板１の上には、三元混晶の化合物であるＩｎ０．５２Ａｌ０．４８Ａｓからなるバッファ層２が膜厚１００ｎｍで形成されている。このバッファ層２の上に、膜厚が１６ｎｍのノンドープＩｎ０．８Ｇａ０．２Ａｓからなる第１チャネル層３ａが形成され、その第１チャネル層３ａの上に、膜厚が４ｎｍのノンドープＩｎ０．５３Ｇａ０．４７Ａｓからなる第２チャネル層３ｂが形成されている。これらのチャネル層３ａ，３ｂは、ＨＥＭＴの動作時に励起される二次元電子ガスが走行する領域に対応している。
【０００４】
第２チャネル層３ｂの上には、膜厚が５ｎｍのノンドープＩｎ０．５２Ａｌ０．４８Ａｓからなるスペーサ層４が形成され、そのスペーサ層４の上には、膜厚が１０ｎｍで不純物が１×１０１９ｃｍ−３程度となるようにＳｉドープされたｎ型Ｉｎ０．５２Ａｌ０．４８Ａｓからなるドープ層５が形成されている。このドープ層５は、チャネル層３ａ，３ｂのＩｎＴＧａ１−ＴＡｓ（第１チャネル層３ａ：Ｔ＝０．８，第２チャネル層３ｂ：Ｔ＝０．５３）よりも電子親和力が小さくなるように、ｎ型の不純物を含有するＩｎ０．５２Ａｌ０．４８Ａｓによって構成されるものである。
【０００５】
ドープ層５の上には、膜厚が１０ｎｍのノンドープＩｎ０．５２Ａｌ０．４８Ａｓからなるゲートコンタクト層６が形成されている。このゲートコンタクト層６は、上部に形成されるゲート電極７との間でショットキ接触をとるために設けられている。ゲートコンタクト層６の上には、膜厚が２０ｎｍで不純物濃度が１×１０１９ｃｍ−３となるようにＳｉドープされたｎ型ＩｎＵＧａ１−ＵＡｓ（０．５３≦Ｕ≦１）からなるキャップ層８が形成されている。このキャップ層８は、上部に形成されるソース電極９及びドレイン電極１０に対して良好なオーミック接触を得るために不純物が高濃度のドープされている層である。
【０００６】
以上のような半導体装置の層構造では、基板１には、Ｉｎ０．５２Ａｌ０．４８Ａｓとの格子整合が良好なＩｎＰを用いている。しかしながら、ＩｎＰは極めて高価な材料であるため、半導体装置のコストを上昇させる大きな要因となっている。そこで、より安価な材料を基板に用いて半導体装置を作成することが望まれている。
【０００７】
ＩｎＰに代わる基板の材料としての条件には、安価である以外に以下の２つが要求される。
▲１▼結晶構造が、ＩｎＰと同様の閃亜鉛構造(zinc blend)であること。
▲２▼高抵抗（＞１０７Ωｍ）が得られること。
【０００８】
以上の２つの条件を満たす材料としては、ＧａＡｓがある。しかし、ＧａＡｓの格子定数は、０．５６５３３ｎｍであり、ＩｎＰの格子定数（０．５８６８８ｎｍ）に対して３．８％程小さくなっている。
【０００９】
そこで、ＧａＡｓからなる基板を用いた場合にＩｎＰ基板を用いた場合と同様の品質を得るためには、ＧａＡｓ基板に格子欠陥を生じさせることなく徐々に格子定数を大きくして行き、且つ、できるだけ高抵抗となるような格子定数調整用のバッファ層を、ＧａＡｓ基板とバッファ層２との間に形成する必要がある。
【００１０】
【発明が解決しようとする課題】
このような格子定数調整用のバッファ層を形成する従来技術として、特開平８−３７２９１号公報や特開平９−２６０６４２号公報などに開示されているものがある。これらの公報に開示されているバッファ層に共通しているのは、ＧａＡｓから格子定数を徐々に大きくするための役割を、ＩｎＳＡｌ１−ＳＡｓに負わせている点である。
【００１１】
ＩｎＳＡｌ１−ＳＡｓは、組成比Ｓ＝０とした場合のＡｌＡｓにおいては、格子定数がＧａＡｓとほぼ等しくなり、組成比Ｓを大きくして行くにつれて格子定数が大きくなる。また、ＩｎＳＡｌ１−ＳＡｓは、ＡｌＡｓのバンドギャップが比較的大であることによって高抵抗を得やすい材料でもある。これらの理由によって、バッファ層の主たる部分にＩｎＳＡｌ１−ＳＡｓを用いたものと考えられる。
【００１２】
しかしながら、W.P.Hong et al. による報告(Appl.Phys.Lett.50,618(1987)) にあるように、ＩｎＳＡｌ１−ＳＡｓは、ＩｎＡｓとＡｌＡｓとが３ｎｍオーダの相分離を起こすことが知られている。この現象は、そのまま結晶性の低下、結晶欠陥の発生に結び付くものであり、そのように結晶性が低く不安定なＩｎＳＡｌ１−ＳＡｓに格子定数を調整する役割を負わせた場合には、半導体装置全体の結晶性が低下する可能性が高くなってしまう。
【００１３】
一方、ＩｎＳＡｌ１−ＳＡｓの低い結晶性に鑑みて、ＩｎＲＧａ１−ＲＡｓを用いて格子定数調整用のバッファ層を形成することも考えられる。ＩｎＲＧａ１−ＲＡｓは、格子定数がＩｎＳＡｌ１−ＳＡｓとほぼ等しく、且つ、ＩｎＳＡｌ１−ＳＡｓに比較して結晶性が高い。しかしながら、ＩｎＲＧａ１−ＲＡｓは、ＧａＡｓに対するバンドギャップが小さいため、そのままバッファ層に用いると高抵抗を得難いという問題がある。
【００１４】
本発明は上記事情に鑑みてなされたものであり、その目的は、ＧａＡｓからなる基板とＩｎＡｌＡｓからなるバッファ層との間における格子定数の調整を良好に行うことができ、且つ、高抵抗を得ることが可能なバッファ層を備えてなる半導体装置を提供することにある。
【００１５】
【課題を解決するための手段】
請求項１記載の半導体装置によれば、２つのＩｎXＧａ1-XＡｓ層（０＜Ｘ≦Ｓ）の間に、Ｉｎ組成比Ｚが２つのＩｎXＧａ1-XＡｓ層において、その間のＩｎZＡｌ1-ZＡｓ層側の界面のＩｎ組成比Ｘと等しくなるように設定されたＩｎZＡｌ1-ZＡｓ層を配置してなる単位層を複数回積層して格子定数調整用のバッファ層を形成し、このバッファ層を、ＧａＡｓからなる基板とＩｎSＡｌ1-SＡｓからなるバッファ層との間に配置する。そして、格子定数調整用のバッファ層のＩｎ組成比Ｘを、下層側から上層側にかけて増加傾向を示すように設定する。
【００１６】
即ち、単位層が積層される毎にＩｎXＧａ1-XＡｓ層のＩｎ組成比Ｘが増加することで、基板とＩｎSＡｌ1-SＡｓからなるバッファ層との間の格子定数の差を徐々に縮めるように調整する。また、２つのＩｎXＧａ1-XＡｓ層の間にＩｎZＡｌ1-ZＡｓ層を挟むことで、両者のエネルギ準位差により比較的幅狭の量子井戸が形成されるので、その井戸内におけるエネルギ準位が上昇して、量子井戸にトラップされる電子の量をより少なくし高抵抗となる層を得ることができる。従って、例えば、安価なＧａＡｓからなる基板上にＩｎSＡｌ1-SＡｓからなるバッファ層を含むＨＥＭＴを構成する場合に、結晶性が良好で且つ基板側への漏れ電流が少ないバッファ層を構成することができる。
【００１７】
請求項２記載の半導体装置によれば、格子定数調整用のバッファ層における最下層のＩｎ組成比Ｘを、格子定数が基板の格子定数と等しくなるように設定し、最上層のＩｎ組成比Ｘを、格子定数がＩｎSＡｌ1-SＡｓからなるバッファ層の格子定数と等しくなるように設定するので、格子定数の調整を正確に行うことで結晶性をより高めることができる。
【００１８】
請求項３乃至５記載の半導体装置によれば、単位層のＩｎ組成比Ｘを、単位層を複数回積層する毎に増加するように設定して（請求項３）Ｉｎ組成比Ｘをステップ状に増加させ（請求項４）、具体的には、Ｉｎ組成比Ｘを“０．１”ずつ増加させるようにする（請求項５）。斯様に構成することで、ポテンシャルエネルギの周期的な変化によって比較的幅狭の量子井戸を複数形成することで、エネルギ準位をより上昇させると共に抵抗値を一層高めることができる。
【００１９】
請求項６記載の半導体装置によれば、基板と格子定数調整用のバッファ層との間及び格子定数調整用のバッファ層においてＩｎ組成比Ｘがステップ状に増加する単位層の間に、Ｉｎ組成比Ｙが連続的に増加するＩｎYＧａ1-YＡｓ層を配置するので、格子定数の変化をより滑らかにしてエネルギ障壁を緩和し、バッファ層の抵抗値を高めることができる。
【００２０】
請求項７記載の半導体装置によれば、ＩｎＹＧａ１−ＹＡｓ層の中に、Ｉｎ組成比Ｚが該ＩｎＹＧａ１−ＹＡｓ層のＩｎ組成比Ｙと少なくとも界面において等しくなるように設定したＩｎＺＡｌ１−ＺＡｓ層を１層以上配置するので、格子定数の変化を滑らかにする部分にも量子井戸を形成することで抵抗値を高めることができる。
【００２１】
請求項８記載の半導体装置によれば、基板と格子定数調整用のバッファ層及び格子定数調整用のバッファ層における各単位層の界面に位置するＩｎXＧａ1-XＡｓ層のＩｎ組成比Ｘを連続的に増加させるので、バッファ層全体の格子定数の調整を単位層を積層する毎に僅かずつ行って、バッファ層の結晶性を良好にすることができる。
【００２２】
請求項９乃至１１記載の半導体装置によれば、単位層を構成する２つのＩｎXＧａ1-XＡｓ層（Ｘ＝Ｚ）とＩｎZＡｌ1-ZＡｓ層との間に、ＩｎZ（ＧａWＡｌ1-W）1-ZＡｓ層（０≦Ｗ＜１）を挿入して（請求項９）、Ｇａ組成比Ｗを“０．５”に設定し（請求項１０）、Ｇａ組成比ＷをＩｎZＡｌ1-ZＡｓ層側から２つのＩｎXＧａ1-XＡｓ層側にかけて“１”から“０”まで、又は“０”から“１”まで連続的に変化するように設定する（請求項１１）。
【００２３】
従って、ＩｎＧａＡｓ／ＩｎＡｌＡｓのヘテロ界面の間に、エネルギ準位が両者の間にあるＩｎＧａＡｌＡｓ層が挿入されることで、量子井戸層内部から見たエネルギ障壁が滑らかとなって、より高い抵抗を得ることができる。
【００２４】
【発明の実施の形態】
以下、本発明の第１実施例について図１乃至図４を参照して説明する。尚、図１０と同一部分には同一符号を付して説明を省略し、以下異なる部分についてのみ説明する。半絶縁性のＧａＡｓ基板（第１半導体層）１１の上には、膜厚５００ｎｍのノンドープＧａＡｓ層１２が形成されている。このＧａＡｓ層１２は、ＧａＡｓ基板１１の上部に、以降に形成される半導体層の結晶性をより良好とするために配置されるものである。ＧａＡｓ層１２の上には、ＧａＡｓ層１２よりも格子定数が０．７％大となるノンドープＩｎ０．１Ｇａ０．９Ａｓ層１３が膜厚１０ｎｍで形成されている。
【００２５】
そのＩｎ０．１Ｇａ０．９Ａｓ層１３の上には、Ｉｎ０．１Ｇａ０．９Ａｓ層１３ａと格子定数がほぼ等しく且つバンドギャップが大きいノンドープＩｎ０．１Ａｌ０．９Ａｓ層１４ａを膜厚１０ｎｍで形成し、そのＩｎ０．１Ａｌ０．９Ａｓ層１４ａの上に、Ｉｎ０．１Ｇａ０．９Ａｓ層１５ａを膜厚５ｎｍで形成する。そして、Ｉｎ０．１Ｇａ０．９Ａｓ層１３の上部５ｎｍ分をＩｎ０．１Ｇａ０．９Ａｓ層１３ａとして、Ｉｎ０．１Ｇａ０．９Ａｓ層１３ａ／Ｉｎ０．１Ａｌ０．９Ａｓ層１４ａ／Ｉｎ０．１Ｇａ０．９Ａｓ層１５ａからなる単位層１６ａが形成されており、この単位層１６ａが１０層分積層されている。
【００２６】
このように、単位層１６ａを１０層積層する構造としたのは、Ｉｎ０．１Ｇａ０．９Ａｓ層一の膜厚を最大１０ｎｍに制限することで、Ｉｎ０．１Ａｌ０．９Ａｓ層１４ａとの間に形成される量子井戸の幅を狭くするためである。即ち、量子井戸の幅を狭くすることにより、その量子井戸内に存在する基底エネルギ準位を上昇させて、量子井戸のエネルギ準位にトラップされる電子の数を減らすことで高抵抗のバッファ層を形成するためである。
【００２７】
単位層１６ａの上には、Ｉｎ組成比を“０．２”として格子定数を０．７％上昇させたＩｎ０．２Ｇａ０．８Ａｓ層１３ｂ／Ｉｎ０．２Ａｌ０．８Ａｓ層１４ｂ／Ｉｎ０．２Ｇａ０．８Ａｓ層１５ｂからなる単位層１６ｂが、同様に１０層分積層されている。以下、同様にして、単位層１６ｂの上に、Ｉｎ組成比を“０．３”としたＩｎ０．３Ｇａ０．７Ａｓ層１３ｃ／Ｉｎ０．３Ａｌ０．７Ａｓ層１４ｃ／Ｉｎ０．３Ｇａ０．７Ａｓ層１５ｃからなる単位層１６ｃが１０層分積層されている。
【００２８】
また、単位層１６ｃの上には、Ｉｎ組成比を“０．４”としたＩｎ０．４Ｇａ０．６Ａｓ層１３ｄ／Ｉｎ０．４Ａｌ０．６Ａｓ層１４ｄ／Ｉｎ０．４Ｇａ０．６Ａｓ層１５ｄからなる単位層１６ｄが１０層分積層され、単位層１６ｄの上には、Ｉｎ組成比を“０．５”としたＩｎ０．５Ｇａ０．５Ａｓ層１３ｅ／Ｉｎ０．５Ａｌ０．５Ａｓ層１４ｅ／Ｉｎ０．５Ｇａ０．５Ａｓ層１５ｅからなる単位層１６ｅが１０層分積層されている。但し、単位層１６ｅの最上層に位置するＩｎ０．５Ｇａ０．５Ａｓ層１５ｅだけは、膜厚が１０ｎｍであるＩｎ０．５Ｇａ０．５Ａｓ層１５ｅ′として形成されている。
【００２９】
以上のように各々１０層分積まれた単位層１６ａ〜１６ｅ（Ｉｎ０．１Ｇａ０．９Ａｓ層１３とＩｎ０．５Ｇａ０．５Ａｓ層１５ｅ′とを含む）が、格子定数調整用のバッファ層１７となっている。Ｉｎ０．５Ｇａ０．５Ａｓの格子定数は、ＩｎＰと略同一（０．５８６８８ｎｍ）となる。そして、格子定数調整用のバッファ層１７の上に形成されるバッファ層（第２半導体層）２〜キャップ層８までは、図１０と同一のものが積層されている。
【００３０】
ここで、図３は、ＧａＡｓ基板１１の上にＧａＡｓ層１２，格子定数調整用のバッファ層（以下、調整用バッファ層と称す）１７及びバッファ層２を積層した場合に、ＧａＡｓ基板１１からの膜厚（ｎｍ）を横軸に，Ｉｎ組成比を縦軸にとって表したものである。調整用バッファ層１７の各単位層１６ａ〜１６ｅが１０層積まれる毎に膜厚が２００ｎｍずつ増加し、Ｉｎ組成比が“０．１”ずつ上昇している。
【００３１】
また、図４は、横軸を図３と同様にした場合に、縦軸に伝導帯のエネルギ準位（ｅＶ）をとって表した図であり、（ｂ）は（ａ）の一部を拡大して示すものである。各単位層１６ａ〜１６ｅの中間にＩｎＡｌＡｓ層１４を挿入したことによって、周期的な量子井戸が形成されている。
【００３２】
図２は、図１に示す半導体装置によってＨＥＭＴ１８を作成した場合の断面を模式的に示すものである。即ち、キャップ層８をリセスエッチングして露出したゲートコンタクト層６の上部に、ゲート電極７を形成してショットキ接触させるようにしている。また、残ったキャップ層８の上部にソース電極９及びドレイン電極１０を形成してオーミック接触させるようにしている。
【００３３】
以上のように本実施例によれば、２つのＩｎＸＧａ１−ＸＡｓ層１３，１５の間に少なくともＩｎＺＡｌ１−ＺＡｓ層１４を挟んで構成される単位層１６ａ〜１６ｅを夫々１０層積んでなる調整用バッファ層１７をＧａＡｓ基板１１とバッファ層２との間に配置し、それらの単位層１６ａ〜１６ｅのＩｎ組成比Ｘを、夫々１０層積まれる毎に下層の単位層１６におけるＩｎ組成比に対して“０．１”ずつステップ状に増加させることで、基板１１側からバッファ層２側にかけて増加傾向を示すように設定した。
【００３４】
そして、調整用バッファ層１７の最下層たるＩｎＸＧａ１−ＸＡｓ層１３のＩｎ組成比Ｘを、格子定数がＧａＡｓ基板１１と略等しくなるように（＋０．７％）設定し、最上層たるＩｎＸＧａ１−ＸＡｓ層１５のＩｎ組成比Ｘを、格子定数がＩｎ０．５２Ａｌ０．４８Ａｓからなるバッファ層２とほぼ等しくなるように設定することで、基板１１とバッファ層２との間における格子定数の差を徐々に縮めるように調整することができる。また、ＩｎＸＧａ１−ＸＡｓ層１３，１５の間にＩｎＺＡｌ１−ＺＡｓ層１４を挟むことで、両者のエネルギ準位差により比較的幅狭の量子井戸を形成して、高抵抗となる層を得ることができる。
【００３５】
よって、安価なＧａＡｓからなる基板１１にＩｎＡｌＡｓ／ＩｎＧａＡｓからなるＨＥＭＴ１８を構成した場合に、結晶性が良好で且つ基板１１側への漏れ電流が少ない調整用バッファ層１７が形成されることで、ＨＥＭＴ１８の特性を、高速，高出力且つ低雑音とすることができる。
【００３６】
尚、ここでの「増加傾向を示す」とは、各単位層１６ａ〜１６ｅを夫々１０層積んでいる部分においてはＩｎ組成比Ｘは一定であるが、調整用バッファ層１７全体についてみれば、Ｉｎ組成比ＸはＧａＡｓ基板１１側からバッファ層２側にかけて次第に増加していることを意味する。
【００３７】
（第２実施例）
図５は、本発明の第２実施例を示すものであり、第１実施例と同一部分には同一符号を付して説明を省略し、以下異なる部分についてのみ説明する。ＧａＡｓ層１２の上には、Ｉｎ組成比Ｙが“０”から“０．０１”まで連続的に変化するノンドープＩｎＹＧａ１−ＹＡｓ層(Y=0→0.01) １９ａ（グレーデッド層）が膜厚１０ｎｍで形成され、そのＩｎＹＧａ１−ＹＡｓ層(Y=0→0.01) １９ａの上に、ノンドープＩｎ０．０１Ａｌ０．０９Ａｓ層２０ａが膜厚１０ｎｍで形成されている。
【００３８】
Ｉｎ０．０１Ａｌ０．０９Ａｓ層２０ａの上には、組成比Ｙが“０．０１”から“０．０２”まで連続的に変化するノンドープＩｎＹＧａ１−ＹＡｓ層(Y=0.01 →0.02) １９ｂが膜厚１０ｎｍで形成され、そのＩｎＹＧａ１−ＹＡｓ層(Y=0.01 →0.02) １９ｂの上に、ノンドープＩｎ０．０１Ａｌ０．０９Ａｓ層２０ｂが膜厚１０ｎｍで形成されている。
【００３９】
以下、同様にして、Ｉｎ組成比Ｙが“０．０１”ずつ連続的に変化するＩｎＹＧａ１−ＹＡｓ層１９と、Ｉｎ組成比Ｚが“０．０１”ずつステップ的に変化するＩｎＺＡｌ１−ＺＡｓ層２０とが交互に積層され、最上層には、ＩｎＹＧａ１−ＹＡｓ層(Y=0.09 →0.1)１９ｊが形成されている。
【００４０】
ＩｎＧａ１−ＹＡｓ層(Y=0.09 →0.1)１９ｊの上には、単位層１６ａが１０層積まれている。それらの単位層１６ａの上には、Ｉｎ組成比Ｙが“０．１”から“０．１１”まで連続的に変化するノンドープＩｎＹＧａ１−ＹＡｓ層(Y=0.1→0.11) ２１ａが膜厚１０ｎｍで形成され、そのＩＹｎＧａ１−ＹＡｓ層(Y=0.1→0.11) ２１ａの上に、ノンドープＩｎ０．１１Ａｌ０．８９Ａｓ層２２ａが膜厚１０ｎｍで形成されている。
【００４１】
以下、同様にして、Ｉｎ組成比Ｙが“０．０１”ずつ連続的に変化するＩｎＹＧａ１−ＹＡｓ層２１と、Ｉｎ組成比Ｚが“０．０１”ずつステップ的に変化するＩｎＺＡｌ１−ＺＡｓ層２２とが交互に積層され、最上層には、ＩｎＹＧａ１−ＹＡｓ層(Y=0.19 →0.2)２１ｊが形成されている。ＩｎＹＧａ１−ＹＡｓ層(Y=0.19 →0.2)２１ｊの上には、単位層１６ｂが１０層積まれている。
【００４２】
以降同様に構成される層の構造は一部図示を省略するが、第２実施例では、第１実施例における夫々１０層積まれた単位層１６ａ〜１６ｅの間に、Ｉｎ組成比Ｙが“０．０１”単位で連続的に変化するＩｎＹＧａ１−ＹＡｓ層と、Ｉｎ組成比Ｚが“０．０１”単位でステップ的に変化するＩｎＺＡｌ１−ＺＡｓ層とを交互に積層したものを挿入することで、調整用バッファ層２３を構成している。そして、単位層１６ｅの最上部（但し、単位層１６ｅの最上層は、膜厚５ｎｍのＩｎ０．５Ｇａ０．５Ａｓ層１５ｅ）には、バッファ層２が形成されている。以降の層構造は第１実施例と同様であり、図２と同様にしてＨＥＭＴを構成する。
【００４３】
以上のように構成された第２実施例によれば、基板１１と調整用バッファ層２３の間及び単位層１６ａ〜１６ｅの間にＩｎ組成比Ｙが連続的に変化するＩｎＹＧａ１−ＹＡｓ層１９，２１等を挿入することによって、調整用バッファ層２３全体のＩｎ組成比の増加が連続的となり、格子定数の調整をより滑らかに行うことが可能となる。また、ＩｎＹＧａ１−ＹＡｓ層１９，２１の間にＩｎＺＡｌ１−ＺＡｓ層２０，２２を挿入することで、基板１１と単位層１６ａとの間、及び各単位層１６ａ〜１６ｅの間にも量子井戸を形成して抵抗値をより高めることができる。
【００４４】
（第３実施例）
図６は、本発明の第３実施例を示すものであり、第１実施例と同一部分には同一符号を付して説明を省略し、以下異なる部分についてのみ説明する。ＧａＡｓ層１２の上には、ノンドープＩｎ０．１Ｇａ０．９Ａｓ層２４ａが膜厚１０ｎｍで形成されている。そのＩｎ０．１Ｇａ０．９Ａｓ層２４ａの上には、Ｉｎ０．１Ｇａ０．９Ａｓ層２４ａと格子定数がほぼ等しく且つバンドギャップが大きいノンドープＩｎ０．１（Ｇａ０．５Ａｌ０．５）０．９Ａｓ層２５ａを膜厚１０ｎｍで形成する。
【００４５】
Ｉｎ０．１（Ｇａ０．５Ａｌ０．５）０．９Ａｓ層２５ａの上には、Ｉｎ０．１（Ｇａ０．５Ａｌ０．５）０．９Ａｓ層２５ａと格子定数がほぼ等しく且つバンドギャップが更に大きいノンドープＩｎ０．１Ａｌ０．９Ａｓ層２６ａを膜厚１０ｎｍで形成する。Ｉｎ０．１Ａｌ０．９Ａｓ層２６ａの上には、順にＩｎ０．１（Ｇａ０．５Ａｌ０．５）０．９Ａｓ層２７ａ，Ｉｎ０．１Ｇａ０．９Ａｓ層２８ａを夫々膜厚１０ｎｍで形成する。以上の各層２４ａ〜２８ａを単位層２９ａとして、その単位層２９ａが１０層分積層されている。
尚、単位層２９ａを構成する下層側の２４ａから上層側の２８ａにかけてそのＧａ組成比Ｗを見ると、Ｗ＝１，０．５，０，０．５，１となっている。
【００４６】
単位層２９ａの上に積層される単位層２９ｂは、単位層２９ａの各層２４ａ〜２８ａにおけるＩｎ組成比を“０．２”としたＩｎ０．２Ｇａ０．８Ａｓ層２４ｂ／Ｉｎ０．２（Ｇａ０．５Ａｌ０．５）０．８Ａｓ層２５ｂ／Ｉｎ０．２Ａｌ０．８Ａｓ層２６ｂ／Ｉｎ０．２（Ｇａ０．５Ａｌ０．５）０．８Ａｓ層２７ｂ／Ｉｎ０．２Ｇａ０．８Ａｓ層２８ｂから構成されるものであり、その単位層２９ｂが１０層分積層されている。
【００４７】
以降、同様にして、単位層２９ｂの上には、Ｉｎ組成比を“０．３”とした各層２４ｃ〜２８ｃから構成される単位層２９ｃが１０層分積層され、単位層２９ｃの上には、Ｉｎ組成比を“０．４”とした各層２４ｄ〜２８ｄから構成される単位層２９ｃが１０層分積層されている。そして、単位層２９ｄの上には、Ｉｎ組成比を“０．５”とした各層２４ｅ〜２８ｅから構成される単位層２９ｅが１０層分積層されている。単位層２９ｅの上には、ノンドープＩｎ０．５Ａｌ０．５Ａｓ層３０が膜厚１００ｎｍで形成されている。
【００４８】
そして、夫々１０層ずつ積層されている単位層２９ａ〜２９ｅ及びＩｎ０．５Ａｌ０．５Ａｓ層３０によって、調整用バッファ層３１が構成されており、そのバッファ層３１の上にはバッファ層２が形成されている。以降の層構造は第１実施例と同様であり、図２と同様にしてＨＥＭＴを構成する。
【００４９】
以上のように構成された第３実施例によれば、ＩｎＧａＡｓ層２４，２８とＩｎＡｌＡｓ層２６との間にＩｎ（Ｇａ０．５Ａｌ０．５）Ａｓ層２５を挿入することによって、ＩｎＧａＡｓ／ＩｎＡｌＡｓ間のヘテロ界面にエネルギ準位が両者の間にある層を挿入して量子井戸内部から見たエネルギ障壁を滑らかにし、ヘテロ界面に形成されるエネルギ障壁の高さを緩和して、量子井戸にトラップされる電子の量をより少なくすることで、調整用バッファ層３１の抵抗をより高めることができる。
【００５０】
（第４実施例）
図７は、本発明の第４実施例を示すものであり、第１実施例と同一部分には同一符号を付して説明を省略し、以下異なる部分についてのみ説明する。ＧａＡｓ層１２の上には、ノンドープＩｎ０．１Ｇａ０．９Ａｓ層３２ａが膜厚１０ｎｍで形成されている。Ｉｎ０．１Ｇａ０．９Ａｓ層３２ａの上には、Ｇａ組成比Ｗが“１”から“０”まで連続的に変化するノンドープＩｎ０．１（ＧａＷＡｌ１−Ｗ）０．９Ａｓ層(W=1→0)３３ａ（グレーデッド層）が膜厚１００ｎｍで形成され、そのＩｎ０．１（ＧａＷＡｌ１−Ｗ）０．９Ａｓ層(W=1→0)３３ａの上に、ノンドープＩｎ０．１Ａｌ０．９Ａｓ層３４ａが膜厚１００ｎｍで形成されている。
【００５１】
Ｉｎ０．１Ａｌ０．９Ａｓ層３４ａの上には、Ｇａ組成比Ｗが“０”から“１”まで連続的に変化するノンドープＩｎ０．１（ＧａＷＡｌ１−Ｗ）０．９Ａｓ層(W=0→1)３５ａが膜厚１００ｎｍで形成され、そのＩｎ０．１（ＧａＷＡｌ１−Ｗ）０．９Ａｓ層(W=0→1)３５ａの上には、ノンドープＩｎ０．１Ｇａ０．９Ａｓ層３６ａが膜厚１０ｎｍで形成されている。以上の各層３２ａ〜３６ａによって単位層３７ａが構成されている。
【００５２】
単位層３７ａの上には、その単位層３７ａを構成する各層３２ａ〜３６ａのＩｎ組成比を“０．２”に上昇させてなる各層３２ｂ〜３６ｂによって単位層３７ｂが構成されている。即ち、単位層３７ｂは、Ｉｎ０．２Ｇａ０．８Ａｓ層３２ｂ／Ｉｎ０．２（ＧａＷＡｌ１−Ｗ）０．８Ａｓ層(W=1→0)３３ｂ／Ｉｎ０．２Ａｌ０．８Ａｓ層３４ｂ／Ｉｎ０．２（ＧａＷＡｌ１−Ｗ）０．８Ａｓ層(W=0→1)３５ｂ／Ｉｎ０．２Ｇａ０．８Ａｓ層３６ｂによって構成されている。
【００５３】
単位層３７ｂの上には、Ｉｎ組成比を“０．３”に上昇させた各層３２ｃ〜３６ｃによって単位層３７ｃが形成され、その単位層３７ｃの上には、Ｉｎ組成比を“０．４”に上昇させてなる各層３２ｄ〜３６ｄによって単位層３７ｄが形成されている。
【００５４】
単位層３７ｄの上には、Ｉｎ組成比を“０．５”に上昇させてなる各層３２ｅ〜３４ｅによって単位層３７ｅが形成されている。この単位層３７ｅは、３層構造である。以上の単位層３７ａ〜３７ｅによって調整用バッファ層３８が構成されており、単位層３７ｅの最上層に位置するＩｎ０．５Ａｌ０．５Ａｓ層３４ｅの上に、バッファ層２が形成されている。以降の層構造は第１実施例と同様であり、図２と同様にしてＨＥＭＴを構成する。
【００５５】
以上のように構成された第４実施例によれば、２つのＩｎＧａＡｓ層３２及び３６とＩｎＡｌＡｓ層３４との間に、Ｇａ組成比Ｗが“０”と“１”との間で連続的に変化するＩｎ（ＧａＷＡｌ１−Ｗ）Ａｓ層３３，３５を挿入したので、ＩｎＧａＡｓ−ＩｎＡｌＡｓ間のヘテロ界面に形成される障壁の高さを緩和し、量子井戸にトラップされる電子の量をより少なくすることで、調整用バッファ層３８の抵抗をより高めることができる。
【００５６】
（第５実施例）
図８は、本発明の第５実施例を示すものであり、第１実施例と同一部分には同一符号を付して説明を省略し、以下異なる部分についてのみ説明する。ＧａＡｓ層１２の上には、Ｉｎ組成比Ｙが“０”から“０．１”まで連続的に変化するノンドープＩｎＹＧａ１−ＹＡｓ層３９ａ(Y=0→0.1)（グレーデッド層）が膜厚１００ｎｍで形成されている。そのＩｎＹＧａ１−ＹＡｓ層３９ａ(Y=0→0.1)の上には、ノンドープＩｎ０．１（Ｇａ０．５Ａｌ０．５）０．９Ａｓ層４０ａが膜厚１０ｎｍで形成されている。
【００５７】
Ｉｎ０．１（Ｇａ０．５Ａｌ０．５）０．９Ａｓ層４０ａの上には、ノンドープＩｎ０．１Ａｌ０．９Ａｓ層４１ａが膜厚１００ｎｍで形成されている。Ｉｎ０．１Ａｌ０．９Ａｓ層４１ａの上には、ノンドープＩｎ０．１（Ｇａ０．５Ａｌ０．５）０．９Ａｓ層４２ａが膜厚１０ｎｍで形成され、その上には、ノンドープＩｎ０．１Ａｌ０．９Ａｓ層４３ａが膜厚５ｎｍで形成されている。以上の各層３９ａ〜４３ａによって単位層４４ａが構成されており、その単位層４４ａが１０層分積層されている。
【００５８】
単位層４４ａの上には、その単位層４４ａを構成する各層３９ａ〜４３ａのＩｎ組成比を“０．２”に上昇させてなる各層３９ｂ〜４３ｂによって単位層４４ｂが構成されて、１０層分積層されている。即ち、単位層４４ｂは、ＩｎＹＧａ１−ＹＡｓ層３９ｂ(Y=0.1→0.2)／Ｉｎ０．２（Ｇａ０．５Ａｌ０．５）０．８Ａｓ層４０ｂ／Ｉｎ０．２Ａｌ０．８Ａｓ層４１ｂ／Ｉｎ０．２（Ｇａ０．５Ａｌ０．５）０．８Ａｓ層４２ｂ／Ｉｎ０．２Ａｌ０．８Ａｓ層４３ｂによって構成されている。
【００５９】
単位層４４ｂの上には、Ｉｎ組成比を“０．３”に上昇させた各層３９ｃ〜４３ｃによって単位層４４ｃが形成されて１０層分積層され、その単位層４４ｃの上には、Ｉｎ組成比を“０．４”に上昇させてなる各層３９ｄ〜４３ｄによって単位層４４ｄが形成されて１０層分積層されている。
【００６０】
単位層４４ｄの上には、Ｉｎ組成比を“０．５”に上昇させてなる各層３９ｅ〜４３ｅによって単位層４４ｅが形成されて１０層分積層されている。この単位層４４ｅは、３層構造である。以上の単位層４４ａ〜４４ｅによって調整用バッファ層４５が構成されており、単位層４４ｅの最上層に位置するＩｎ０．５Ａｌ０．５Ａｓ層４３ｅの上に、バッファ層２が形成されている。以降の層構造は第１実施例と同様であり、図２と同様にしてＨＥＭＴを構成する。
【００６１】
以上のように構成された第５実施例によれば、基板１１と調整用バッファ層４５の界面及び各単位層４４ａ〜４４ｅの界面に位置する下層にＩｎ組成比Ｙが連続的に増加するＩｎＹＧａ１−ＹＡｓ層３９を配置することによって、また、ＩｎＹＧａ１−ＹＡｓ層３９，ＩｎＧａＡｓ層４３とＩｎＡｌＡｓ層４１との間に、Ｉｎ（Ｇａ０．５Ａｌ０．５）Ａｓ層３３，３５を挿入したので、第３実施例と同様にＩｎＧａＡｓ／ＩｎＡｌＡｓ間のヘテロ界面にエネルギ準位が両者の間にある層を挿入することで、量子井戸内部から見たエネルギ障壁を滑らかにしてヘテロ界面に形成されるエネルギ障壁の高さを緩和し、量子井戸にトラップされる電子の量をより少なくすることで、調整用バッファ層４５の抵抗をより高めることができる。
【００６２】
（第６実施例）
図９は、本発明の第６実施例を示すものであり、第１実施例と同一部分には同一符号を付して説明を省略し、以下異なる部分についてのみ説明する。ＧａＡｓ層１２の上には、Ｉｎ組成比Ｙが“０”から“０．１”まで連続的に変化するノンドープＩｎＹＧａ１−ＹＡｓ層４６ａ(Y=0→0.1)（グレーデッド層）が膜厚１００ｎｍで形成されている。そのＩｎＹＧａ１−ＹＡｓ層４６ａ(Y=0→0.1)の上には、Ｇａ組成比Ｗが“１”から“０”まで連続的に変化するノンドープＩｎ０．１（ＧａＷＡｌ１−Ｗ）０．９Ａｓ層４７ａ(W=1→0)（グレーデッド層）が膜厚１００ｎｍで形成されている。
【００６３】
Ｉｎ０．１（ＧａＷＡｌ１−Ｗ）０．９Ａｓ層４７ａ(W=1→0)の上には、ノンドープＩｎ０．１Ａｌ０．９Ａｓ層４８ａが膜厚１００ｎｍで形成され、その上には、Ｇａ組成比Ｗが“０”から“１”まで連続的に変化するノンドープＩｎ０．１（ＧａＷＡｌ１−Ｗ）０．９Ａｓ層４９ａ(W=0→1)（グレーデッド層）が膜厚１００ｎｍで形成され、更にその上には、ＩｎＹＧａ１−ＹＡｓ層４６ｂ(Y=0.1→0.2)が形成されている。以上の各層４６ａ〜４６ｂによって単位層５０ａが構成されている。
【００６４】
単位層５０ａの上には、その単位層５０ａを構成する各層４６ａ〜４９ａのＩｎ組成比を“０．２”に上昇させてなる各層４６ｂ〜４９ｂによって単位層５０ｂが構成されている。即ち、単位層５０ｂは、ＩｎＹＧａ１−ＹＡｓ層４６ｂ(Y=0.1→0.2)／Ｉｎ０．２（ＧａＷＡｌ１−Ｗ）０．８Ａｓ層４７ｂ(W=1→0)／Ｉｎ０．２Ａｌ０．８Ａｓ層４８ｂ／Ｉｎ０．２（ＧａＷＡｌ１−Ｗ）０．８Ａｓ層４９ｂ(W=0→1)によって構成されている。
【００６５】
尚、図９においては、図を見易くするためＩｎ０．１（ＧａＷＡｌ１−Ｗ）０．９Ａｓ層４９ａ(W=0→1)とＩｎＹＧａ１−ＹＡｓ層４６ｂ(Y=0.1→0.2)との間を実線で区切っているが、ＩｎＹＧａ１−ＹＡｓ層４６ｂ(Y=0.1→0.2)は、単位層５０ａと５０ｂとで共有されている。以降も同様である。
【００６６】
単位層５０ｂの上には、Ｉｎ組成比を“０．３”に上昇させた各層４６ｃ〜４６ｄｃによって単位層５０ｃが形成され、その単位層５０ｃの上には、Ｉｎ組成比を“０．４”に上昇させてなる各層４６ｄ〜４６ｅによって単位層５０ｄが形成されている。単位層５０ｄの上には、Ｉｎ組成比を“０．５”に上昇させてなる各層４６ｅ〜４９ｅによって単位層５０ｅが形成されている。この単位層５０ｅは、３層構造である。
【００６７】
以上の単位層５０ａ〜５０ｅによって調整用バッファ層５１が構成されており、単位層５０ｅの最上層に位置するＩｎ０．５Ａｌ０．５Ａｓ層４９ｅの上に、バッファ層２が形成されている。以降の層構造は第１実施例と同様であり、図２と同様にしてＨＥＭＴを構成する。
【００６８】
以上のように構成された第６実施例によれば、ある単位層５０の最下層にあるＩｎＹＧａ１−ＹＡｓ層４６とＩｎＡｌＡｓ層４８との間，また、ＩｎＡｌＡｓ層４８とその上層側にある単位層５０のＩｎＹＧａ１−ＹＡｓ層４６との間に、Ｇａ組成比Ｗが“０”と“１”との間で連続的に変化するＩｎ（ＧａＷＡｌ１−Ｗ）Ａｓ層４７，４９を挿入したので、第４実施例と同様に、ＩｎＧａＡｓ−ＩｎＡｌＡｓ間のヘテロ界面に形成される障壁の高さを緩和し、量子井戸にトラップされる電子の量をより少なくすることで、調整用バッファ層５１の抵抗をより高めることができる。
【００６９】
また、基板１１と調整用バッファ層５１の界面及び各単位層５０ａ〜５０ｅの界面に、Ｉｎ組成比Ｙが連続的に増加するＩｎＹＧａ１−ＹＡｓ層４６を配置したので、第５実施例と同様に、調整用バッファ層５１全体の格子定数の変化を滑らかにして結晶性を良好にすることができる。
【００７０】
本発明は上記し且つ図面に記載した実施例にのみ限定されるものではなく、以下のように適宜変形して実施しても良い。
各層の厚さや、各組成比の増加割合、各単位層の積層数などは要旨を変更しない範囲で適宜変形して実施して良い。例えば、Ｉｎ組成Ｘをステップ状に増加させる場合は“０．１”に限らず、調整用バッファ層の全体において０＜Ｘ≦Ｓ（Ｓは第２半導体層のＩｎ組成比）の範囲で漸次増加するように適宜割合を定めれば良い。また、第３，第５実施例におけるＩｎＧａＡｌＡｓ層２５，２７，４０，４２のＧａ組成Ｗは“０．５”に限ることなく、０≦Ｗ＜１の範囲で適宜設定して良い。
また、第２半導体層たるＩｎＳＡｌ１−ＳＡｓの組成比ＳについてもＳ＝０．５２に限ることはない。
【００７１】
組成比を連続的に増加若しくは変化させる場合には、線形に増加させたり、或いは、２次曲線や３次曲線等に従って増加，変化させるようにして良い。
第２実施例において、ＩｎＺＡｌ１−ＺＡｓ層２０，２２をＩｎＹＧａ１−ＹＡｓ層１９，２１の間に挿入することなく、各単位層の１６ａ〜１６ｅの間を、Ｉｎ組成比Ｙが“０．１”単位で連続的に変化する（０→０．１，０．１→０．２，…）膜厚１００ｎｍのＩｎＹＧａ１−ＹＡｓ層を１層だけ配置しても良い。半導体装置は、ＨＥＭＴを構成するものに限らず、ＧａＡｓからなる半導体層とＩｎＡｌＡｓからなる半導体層との間で格子定数を調整し、且つ、その間の抵抗値を比較的高く維持する必要があるものであれば、適用が可能である。
【図面の簡単な説明】
【図１】本発明の第１実施例における、ＧａＡｓ基板上にＩｎＡｌＡｓ層とＩｎＧａＡｓ層とを積層してなる半導体装置を作成した場合の模式的な断面を示す図
【図２】図１に示す半導体装置によってＨＥＭＴを作成した場合の断面を模式的に示す図
【図３】ＧａＡｓ基板の上に格子定数調整用のバッファを積層した場合に、ＧａＡｓ基板からの膜厚（ｎｍ）を横軸に，Ｉｎ組成比を縦軸にとって表した図
【図４】横軸を図３と同様にした場合に、縦軸に伝導帯のエネルギ準位（ｅＶ）をとって表した図であり、（ｂ）は（ａ）の一部を拡大して示す図
【図５】本発明の第２実施例を示す図１相当図
【図６】本発明の第３実施例を示す図１相当図
【図７】本発明の第４実施例を示す図１相当図
【図８】本発明の第５実施例を示す図１相当図
【図９】本発明の第６実施例を示す図１相当図
【図１０】従来技術を示す図１相当図
【符号の説明】
２はバッファ層（第２半導体層）、１１はＧａＡｓ基板（第１半導体層）、１３及び１５はＩｎＸＧａ１−ＸＡｓ層、１４はＩｎＺＡｌ１−ＺＡｓ層、１６ａ〜１６ｅは単位層、１７は格子定数調整用のバッファ層、１８はＨＥＭＴ、１９及び２１はＩｎＹＧａ１−ＹＡｓ層、２０及び２２はＩｎＡｌＡｓ層、２３は格子定数調整用のバッファ層、２４及び２８はＩｎＧａＡｓ層、２５及び２７はＩｎＧａＡｌＡｓ層、２６はＩｎＡｌＡｓ層、２９ａ〜２９ｅは単位層、３１は格子定数調整用のバッファ層、３２及び３６はＩｎＧａＡｓ層、３３及び３５はＩｎＧａＡｌＡｓ層、３４はＩｎＡｌＡｓ層、３７ａ〜３７ｅは単位層、３８は格子定数調整用のバッファ層、３９及び４３はＩｎＧａＡｓ層、４０及び４２はＩｎＧａＡｌＡｓ層、４１はＩｎＡｌＡｓ層、４４ａ〜４４ｅは単位層、４５は格子定数調整用のバッファ層、４６はＩｎＧａＡｓ層、４７及び４９はＩｎＧａＡｌＡｓ層、４８はＩｎＡｌＡｓ層、５０ａ〜５０ｅは単位層、５１は格子定数調整用のバッファ層を示す。
【図１】
0004164922.tif 000002
【図２】
0004164922.tif 000003
【図３】
0004164922.tif 000004
【図４】
0004164922.tif 000005
【図５】
0004164922.tif 000006
【図６】
0004164922.tif 000007
【図７】
0004164922.tif 000008
【図８】
0004164922.tif 000009
【図９】
0004164922.tif 000010
【図１０】
0004164922.tif 000011