(57)【特許請求の範囲】
【請求項１】
３端子発光サイリスタを、（１〜Ｎ）行×（０〜Ｍ）列のＸＹマトリックスに配列した２次元発光素子アレイであって、
各行の発光サイリスタのアノードは、各行毎に行ラインに接続され、全部の行ラインは、抵抗を介して１つのクロックラインに接続され、
各行の第０列の発光サイリスタのゲートは、各行アドレスラインに接続され、
第１〜第Ｍの各列の発光サイリスタのゲートは、各列毎に列アドレスラインに接続され、
第０列の発光サイリスタの発光部は、不透明な物質で覆われている、
ことを特徴とする２次元発光素子アレイ。
【請求項２】
請求項１に記載の２次元発光素子アレイを駆動する方法であって、
Ｊ列にある１つまたは複数の発光サイリスタを点灯する場合、点灯させたい行のアドレスラインをＨに、他の行の行アドレスラインをＬにし、
Ｊ列の列アドレスラインをＬに、他の列の列アドレスラインをＨにした後、
クロックラインをＨにする、
ことを特徴とする駆動方法。
【請求項３】
３端子発光サイリスタをＮ行×Ｍ列のＸＹマトリックスに配列した２次元発光素子アレイであって、
全発光サイリスタのアノードは互いに接続されて、クロックラインに接続され、
各行の発光サイリスタのゲートは、第１の抵抗を介して、各行アドレスラインに接続され、
各列の発光サイリスタのゲートは、第２の抵抗を介して、各列アドレスラインに接続されている、
ことを特徴とする２次元発光素子アレイ。
【請求項４】
請求項３記載の２次元発光素子アレイを駆動する方法であって、
Ｉ行Ｊ列の発光サイリスタを点灯する場合、
Ｉ行の行アドレスラインをＬに、他の行の行アドレスラインをＨにし、
Ｊ列の列アドレスラインをＬに、他の列の列アドレスラインをＨにした後、
クロックラインをＨにする、
ことを特徴とする駆動方法。
【請求項５】
３端子発光サイリスタを（１〜Ｎ）行×（０〜Ｍ）列のＸＹマトリックスに配列した２次元発光素子アレイであって、
各行の発光サイリスタのアノードは、各行毎に行ラインに接続され、全部の行ラインは、１つのクロックラインに接続され、
各行の第０列の発光サイリスタのゲートは、各行アドレスラインに接続され、
第１〜第Ｍの各列の発光サイリスタのゲートは、各列毎に列アドレスラインに接続され、
第１列の発光サイリスタの発光部は、不透明な物質で覆われ、
前記列アドレスラインを順次走査する列側の自己走査形転送素子アレイを備え、
前記行アドレスラインを順次走査する行側の自己走査形転送素子アレイを備える、
ことを特徴とする２次元発光素子アレイ。
【請求項６】
請求項５に記載の２次元発光素子アレイを駆動する方法であって、
Ｊ列にある１つまたは複数の発光サイリスタを点灯する場合、列側の自己走査形転送素子アレイが自己走査して、列アドレスラインを順次Ｌとなるように走査することにより第Ｊ列がＬとなっているときに、行側の自己走査形転送素子アレイを自己走査して、点灯させたい行のアドレスラインをＨに、他のアドレスラインをＬにした後、クロックラインをＨにすることを特徴とする駆動方法。
【請求項７】
３端子発光サイリスタをＮ行×Ｍ列のＸＹマトリックスに配列した２次元発光素子アレイであって、
全発光サイリスタのアノードは互いに接続されて、クロックラインに接続され、
各行の発光サイリスタのゲートは、第１の抵抗を介して、各行アドレスラインに接続され、
各列の発光サイリスタのゲートは、第２の抵抗を介して、各列アドレスラインに接続され、
前記列アドレスラインを順次走査する列側の自己走査形転送素子アレイを備え、
前記行アドレスラインを順次走査する行側の自己走査形転送素子アレイを備える、
ことを特徴とする２次元発光素子アレイ。
【請求項８】
請求項７記載の２次元発光素子アレイを駆動する方法であって、
Ｉ行Ｊ列の発光サイリスタを点灯する場合、
行側の自己走査形転送素子アレイが自己走査して、列アドレスラインを順次Ｌとなるように走査し、
列側の自己走査形転送素子アレイが自己走査して、列アドレスラインが１走査される毎に、１つの行アドレスラインをＬにし、
Ｉ行の行アドレスラインがＬにあり、他の行の行アドレスラインがＨにあり、
Ｊ列の列アドレスラインがＬにあり、他の列の列アドレスラインがＨにあるときに、クロックラインをＨにする、
ことを特徴とする駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、発光素子アレイ、特に３端子の発光サイリスタを用いた２次元発光素子アレイに関し、さらにはこのような２次元発光素子アレイの駆動方法に関するものである。
【０００２】
【従来の技術】
ＰＮＰＮ構造の３端子発光サイリスタを２次元または３次元に配列して構成した発光素子アレイについて、本出願人は、特開平３−２００３６４号公報および特開平３−２７３２８８号公報において、既に提案している。しかし、これら公報に記載の従来技術では、２次元の場合に、１画素を構成するためには最低３個の発光サイリスタと、３本のクロックラインが必要であり、１画素の面積が大きくなるという問題点があった。
【０００３】
図１は、特開平３−２７３２８８号公報に開示の発光素子アレイを示す。複数の発光サイリスタＰが、行方向（Ｘ方向）と列方向（Ｙ方向）に並んで２次元的に配置されている。クロックφ1 〜φ3 をそれぞれ供給されるクロックラインＣＫ1 〜ＣＫ3 が、発光サイリスタに次のように接続される。すなわち、クロックラインＣＫ1 〜ＣＫ3 は、それぞれ左上の発光サイリスタから右下の発光サイリスタに向かって斜め方向に配線されている。
【０００４】
このような発光素子アレイでは、クロックφ1 〜φ3 を任意に組み合わせることで、発光サイリスタＴのＯＮ状態（発光状態）を、右側および下側に自由に移動させることができる。この場合、図に点線１０で囲んで示す４個の発光サイリスタが１画素を形成している。
【０００５】
【発明が解決しようとする課題】
前述したように、従来の２次元発光素子アレイでは、１画素の面積が大きくなるので、画素の密度が低いという問題がある。
【０００６】
本発明の目的は、画素の密度を向上させた２次元発光素子アレイを提供することにある。
【０００７】
本発明の他の目的は、このような２次元発光素子アレイの駆動方法を提供することにある。
【０００８】
【課題を解決するための手段】
第１の発明は、３端子発光サイリスタを、（１〜Ｎ）行×（０〜Ｍ）列のＸＹマトリックスに配列した２次元発光素子アレイであって、各行の発光サイリスタのアノードは、各行毎に行ラインに接続され、全部の行ラインは、抵抗を介して１つのクロックラインに接続され、各行の第０列の発光サイリスタのゲートは、各行アドレスラインに接続され、第１〜第Ｍの各列の発光サイリスタのゲートは、各列毎に列アドレスラインに接続され、第０列の発光サイリスタの発光部は、不透明な物質で覆われていることを特徴とする。
【０００９】
この２次元発光素子アレイを駆動する方法において、Ｊ列にある１つまたは複数の発光サイリスタを点灯する場合、点灯させたい行のアドレスラインをＨに、他の行の行アドレスラインをＬにし、Ｊ列の列アドレスラインをＬに、他の列の列アドレスラインをＨにした後、クロックラインをＨにする。
【００１０】
第２の発明は、３端子発光サイリスタをＮ行×Ｍ列のＸＹマトリックスに配列した２次元発光素子アレイであって、全発光サイリスタのアノードは互いに接続されて、クロックラインに接続され、各行の発光サイリスタのゲートは、第１の抵抗を介して、各行アドレスラインに接続され、各列の発光サイリスタのゲートは、第２の抵抗を介して、各列アドレスラインに接続されていることを特徴とする。
【００１１】
この２次元発光素子アレイを駆動する方法において、Ｉ行Ｊ列の発光サイリスタを点灯する場合、Ｉ行の行アドレスラインをＬに、他の行の行アドレスラインをＨにし、Ｊ列の列アドレスラインをＬに、他の列の列アドレスラインをＨにした後、クロックラインをＨにする。
【００１２】
第３の発明は、３端子発光サイリスタを（１〜Ｎ）行×（０〜Ｍ）列のＸＹマトリックスに配列した２次元発光素子アレイであって、各行の発光サイリスタのアノードは、各行毎に行ラインに接続され、全部の行ラインは、１つのクロックラインに接続され、各行の第０列の発光サイリスタのゲートは、各行アドレスラインに接続され、第１〜第Ｍの各列の発光サイリスタのゲートは、各列毎に列アドレスラインに接続され、第１列の発光サイリスタの発光部は、不透明な物質で覆われ、前記列アドレスラインを順次走査する列側の自己走査形転送素子アレイを備え、前記行アドレスラインを順次走査する行側の自己走査形転送素子アレイを備えることを特徴とする。
【００１３】
この２次元発光素子アレイを駆動する方法において、Ｊ列にある１つまたは複数の発光サイリスタを点灯する場合、列側の自己走査形転送素子アレイが自己走査して、列アドレスラインを順次Ｌとなるように走査することにより第Ｊ列がＬとなっているときに、行側の自己走査形転送素子アレイを自己走査して、点灯させたい行のアドレスラインをＨに、他のアドレスラインをＬにした後、クロックラインをＨにする。
【００１４】
第４の発明は、３端子発光サイリスタをＮ行×Ｍ列のＸＹマトリックスに配列した２次元発光素子アレイであって、全発光サイリスタのアノードは互いに接続されて、クロックラインに接続され、各行の発光サイリスタのゲートは、第１の抵抗を介して、各行アドレスラインに接続され、各列の発光サイリスタのゲートは、第２の抵抗を介して、各列アドレスラインに接続され、前記列アドレスラインを順次走査する列側の自己走査形転送素子アレイを備え、前記行アドレスラインを順次走査する行側の自己走査形転送素子アレイを備えることを特徴とする。
【００１５】
この２次元発光素子アレイを駆動する方法において、Ｉ行Ｊ列の発光サイリスタを点灯する場合、行側の自己走査形転送素子アレイが自己走査して、列アドレスラインを順次Ｌとなるように走査し、列側の自己走査形転送素子アレイが自己走査して、列アドレスラインが１走査される毎に、１つの行アドレスラインをＬにし、Ｉ行の行アドレスラインがＬにあり、他の行の行アドレスラインがＨにあり、Ｊ列の列アドレスラインがＬにあり、他の列の列アドレスラインがＨにあるときに、クロックラインをＨにする。
【００１６】
【発明の実施の形態】
本発明の発光素子アレイの実施例を説明する前に、発光素子として用いられる３端子発光サイリスタについて、簡単に説明しておく。
【００１７】
発光素子の代表的なものとしてＬＥＤ（Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）およびＬＤ（Ｌａｓｅｒ  Ｄｉｏｄｅ）が知られている。ＬＥＤは、化合物半導体（ＧａＡｓ，ＧａＰ，ＧａＡｌＡｓ等）のＰＮまたはＰＩＮ接合を形成し、これに順方向電圧を加えることにより接合内部にキャリアを注入し、その再結合の過程で生じる発光現象を利用するものである。
【００１８】
またＬＤはこのＬＥＤ内部に導波路を設けた構造となっている。あるしきい値電流以上の電流を流すと注入される電子−正孔対が増加し反転分布状態となり、誘導放射による光子の増倍（利得）が発生し、へき開面などを利用した平行な反射鏡で発生した光が再び活性層に帰還されレーザ発振が起こる。そして導波路の端面からレーザ光が出ていくものである。
【００１９】
これらＬＥＤ，ＬＤと同じ発光メカニズムを有する発光素子として発光機能を持つ負性抵抗素子（発光サイリスタ、レーザサイリスタ等）も知られている。発光サイリスタは化合物半導体でＰＮＰＮ構造を作るものであり、シリコンではサイリスタとして実用化されている（青木昌治編著、「発光ダイオード」工業調査会、ｐｐ１６７〜１６９参照）。
【００２０】
図２に、３端子発光サイリスタの基本構造を示す。Ｎ形ＧａＡｓ基板上にＰＮＰＮ構造を形成したものである。この３端子発光サイリスタのゲートは、ＯＮ電圧を制御する働きを持ち、アノードに加えられるＯＮ電圧はゲート電圧にＰＮ接合の拡散電位およびＯＮに必要な電流による電圧降下を加えた電圧となる。またＯＮした後、ゲート電圧はカソード電圧とほぼ一致するようになる。したがって、カソードが接地されていれば、ゲート電圧は零ボルトとなる。
【００２１】
【第１の実施例】
図３に、本発明の第１の実施例の２次元発光素子アレイを示す。この発光素子アレイは、３端子発光サイリスタＰが、Ｎ行×（Ｍ＋１）列のＸＹマトリクス状に配置されている。第Ｉ行の発光サイリスタのアノードを、行ライン１２でつなぎ、各行ラインはそれぞれ抵抗ＲLIを介してクロックラインΦI に接続する。また、第Ｊ列（Ｊ≧１）の発光サイリスタのゲートは列アドレスラインΦvJに接続する。ただし、第０列の発光サイリスタＰI0のゲートは行アドレスラインΦhIとして取り出す。各発光サイリスタのカソードは、接地される。また、第０列の発光サイリスタの発光部は不透明な物質で覆うことにより、光が漏れないようにする。
【００２２】
同じ行ライン１２に接続された発光サイリスタでは、クロックラインΦI がＨになると、ゲートの電圧の最も低い発光サイリスタが一番早く点灯できる。点灯すると、発光サイリスタのゲート電圧はほぼ０Ｖとなり、アノードの電圧はほぼＰＮ接合の拡散電位となり、行ライン１２をこの電圧に固定する。このため、同じ行ラインに接続された他の発光サイリスタは、ゲートの電圧がＬレベル（０Ｖ）になってもＯＮできなくなる。すなわち、クロックラインΦI をＨにしたとき、行アドレスラインΦhIがＬの場合は発光サイリスタＰI0が優先的に点灯し、行アドレスラインΦhIがＨのときは、列アドレスラインΦvJがＬの発光サイリスタが点灯する。
【００２３】
以上の構成の２次元発光素子アレイの動作を説明する。列アドレスラインを列単位で走査し、第Ｊ列上の任意の発光サイリスタを点灯させる方法を述べる。まず、行アドレスラインΦhIを発光情報にしたがい、ＨまたはＬにする。次に、Ｊ列を選択するために、列アドレスラインΦvJをＬに、これ以外の列アドレスラインΦv をＨにする。次にクロックラインΦI をＨにすると、列アドレスラインΦhIがＨのものでは発光サイリスタＰIJが発光し、Ｌのものでは不透明層で隠された発光サイリスタＰ0Iが発光する。クロックラインΦI をＬにし、発光点を消灯した後、次の（Ｊ＋１）列の表示を行う。
【００２４】
【第２の実施例】
図４に、本発明の第２の実施例の２次元発光素子アレイを示す。この発光素子アレイは、３端子発光サイリスタＰが、Ｎ行×Ｍ列のマトリクス状に配列されている。全発光サイリスタのアノードが互いに接続され、抵抗ＲL を介してクロックラインΦI に接続される。発光サイリスタＰIJのゲートは、抵抗Ｒh を介して行アドレスラインΦhIに接続され、および抵抗Ｒv を介して列アドレスラインΦvJに接続される。
【００２５】
発光サイリスタＰIJのゲートの電圧は、ゲートに接続される２つの抵抗Ｒh ，Ｒv の抵抗値を等しくした場合は、行アドレスラインΦhIの電圧と列アドレスラインΦhJの電圧の平均値となる。このため、行アドレスラインΦhIと列アドレスラインΦvJをＬ、例えば０Ｖ、他をＨ、例えば＋５Ｖとすると、発光サイリスタＰIJのゲート電圧が０Ｖと最も低くなる。このため、クロックラインΦI をＨにすると、真っ先に発光サイリスタＰIJが点灯し、他の発光サイリスタは点灯しない。
【００２６】
以上のような構成の発光素子アレイにおいて、発光サイリスタＰIJを点灯させたい場合、行アドレスラインΦhIと列アドレスラインΦvJをＬに、他をＨにし、クロックラインΦI をＨにする。マトリクス中、同時に点灯できるのは１点である。
【００２７】
【第３の実施例】
図５に、本発明の第３の実施例の発光素子アレイを示す。この発光素子アレイは、第１の実施例の発光素子アレイを、本出願人の特許（特許第２５７７０３４合）に係る自己走査形転送素子アレイでドライブする構造である。行アドレスラインの駆動には、同一のクロックラインに接続された複数の発光サイリスタが同時にＯＮ状態になれる構造の３相駆動自己走査形転送素子アレイ１６を、列アドレスラインの駆動には、同一のクロックライン上では同時に１個の発光サイリスタしかＯＮできない構造の２相駆動自己走査形転送素子アレイ１８を用いた。
【００２８】
まず列側の２相駆動の自己走査形転送素子アレイ１８の構成を説明する。３端子発光サイリスタよりなる転送素子ＴvIが１次元に配列され、隣接する転送素子のゲート間はダイオードＤにより相互接続されている、また、各ゲートは、負荷抵抗Ｒを介して電源電圧ΦGAに接続されている。各転送素子のアノードは、交互に転送クロックラインΦvI，Φv2に接続される。最初の転送素子Ｔv1のゲートは、スタートパルスラインΦvSに接続される。
【００２９】
これら転送素子は、前述したように発光サイリスタで構成されているので、発光部は不透明な物質で覆うことにより、光が漏れないようにする。
【００３０】
今、転送クロックパルスΦv1がＨとなり、１つの転送素子ＴvJがＯＮしているとする。この転送素子のゲートは、電源電圧ΦGA、例えば５ボルトからほぼ零ボルトに低下する。この電位降下の提供は、ダイオードＤによって、右側に隣接する転送素子Ｔv(J+1)のゲートに伝えられ（左側の転送素子Ｔv(J-1)のゲートには、ダイオードが逆バイアス状態であるため電位の接続は行われない）、その電位を約１Ｖに（ダイオードの順方向立上り電圧）に設定する。
【００３１】
転送素子のＯＮ電圧は、ゲート電圧＋ＰＮ接合の拡散電位（約１Ｖ）で近似されるから、次の転送クロックパルスΦV2の電圧を、約２Ｖ（転送素子Ｔv(J+1)をＯＮさせるために必要な電圧）以上であり、かつ約４Ｖ（転送素子Ｔv(J+3)をＯＮされるために必要な電圧）以下に設定しておけば、転送素子Ｔv(J+1)のみがＯＮし、これ以外の転送素子はＯＦＦのままにすることができる。従って、２本の転送クロックパルスを交互にＨにすることによって、ＯＮ状態が転送されることになる。
【００３２】
行側の３相駆動の自己走査形転送素子アレイ１６の構成は、転送クロックが３相、すなわちΦh1，Φh2，Φh3である点、および、アノードと各クロックライン間に電流制限抵抗ｒ挿入されている点を除いて、列側の２相駆動の自己走査形転送素子アレイと、基本的にほぼ同じである。各転送素子のアノードは電流制限抵抗ｒを介して各転送クロックラインΦh1，Φh2，Φh3に接続され、最初の転送素子Ｔh1のゲートは行側のスタートクロックラインΦhSに接続され、全ゲートは、各負荷抵抗Ｒを介して、列側と共通の電源電圧ΦGAに接続されている。
【００３３】
行側の自己走査形転送素子アレイ１６は、同一クロックラインに接続された複数の発光サイリスタが同時にＯＮ状態になれる構造を持っている。すなわち、３本のクロックラインのうち転送素子Ｔh1に接続されたクロックラインΦh1がＨの状態のときに、スタートクロックラインΦhSがＬならば転送素子Ｔh1がＯＮし、ＨならばＯＮしない。次にクロックラインΦh2，Φh3，Φh1と順に転送クロックパルスをＨにすることにより、ＯＮ／ＯＦＦ状態は転送素子Ｔh4に移り、このとき、スタートクロックラインΦhSのＬ／Ｈの状態により、転送素子Ｔh1のＯＮ／ＯＦＦが決まる。このように、転送クロックラインΦh1〜Φh3を順にＨにすることを繰り返すことで、スタートクロックラインΦhSに入力したＬ／Ｈの情報が転送素子のＯＮ／ＯＦＦとして行側の自己走査形転送素子アレイ上に展開される。
【００３４】
以上のような自己走査形転送素子アレイを用いて、まず、ΦvSをＬ、Φv1をＨとすることで列側の自己走査形転送素子アレイ１８の転送素子Ｔv1をＯＮさせる。次に、第１列に書き込みたいデータの否定を行側の自己走査形転送素子アレイ１６に書き込む。たとえば、第１列に、上から下に向かって１０１００（１：点灯、０：消灯）と書き込みたい場合の、スタートクロックラインΦhSおよび、転送クロックラインΦh1〜Φh3のクロックタイミングを図６に示す。
【００３５】
転送素子Ｔh1のＯＮ／ＯＦＦの状態は順に下に転送されるため、行側自己走査形発光転送素子アレイ１６には前後逆順の否定で１１０１０と書き込みたい。ところが、スタートクロックラインΦhSをＬにするときＯＮするため、ΦhSに入力するパルスの順は、更に否定の００１０１となる。
【００３６】
行側の自己走査形転送素子アレイ１６上にＯＮ／ＯＦＦの情報が書き込めた後、クロックラインΦI をＨとすることで、第１列に行側にアドレス素子上に書き込まれたＯＮ／ＯＦＦ情報の否定の発光が得られる。次に、クロックラインΦI をＬとし、列側のＯＮ状態を転送素子ＴV2に転送する。次に、第２列分のデータの書き込みを行い、クロックラインΦ1 をＨにする。このように列側のＯＮ状態を１つ移す間に、行側のデータを書き込み、クロックラインΦI をＨとし、そののちＬとすることを繰り返すことにより、２次元の発光素子アレイを走査・点滅できる。
【００３７】
本実施例では、列アドレスラインの駆動に同一のクロックライン上では同時に１個の発光サイリスタしかＯＮできなない構造の自己走査形転送素子アレイを用いたが、同時に複数の発光サイリスタが同時にＯＮできる構造のものを用いても実現できる。ただしこの場合も、列アドレスラインは同時には１本しかＬにできない。また、３相駆動および２相駆動の自己走査形転送素子アレイを用いているが、２相駆動以上であれば何相駆動でもよい。
【００３８】
【第４の実施例】
図７に、本発明の第４の実施例の発光素子アレイを示す。この発光素子アレイは、第２の実施例の列アドレスラインおよび行アドレスラインを、それぞれ、同一のクロックライン上では同時に１個の発光サイリスタしかＯＮできない構造の２相駆動自己走査形転送素子アレイ２０，２２でドライブする構造である。
【００３９】
自己走査形転送素子アレイの構造および原理については、第３の実施例で説明したので、再度の説明は行わない。
【００４０】
これを列側および行側の自己走査形転送素子アレイの走査のタイミングは、列側の自己走査形転送素子アレイの１走査が終了する毎に、次の行側のアドレスラインがＬになるようにする。
【００４１】
行アドレスラインおよび列アドレスラインが共にＬである発光サイリスタを、点灯させたいタイミングでクロックラインΦI をＨにする。
【００４２】
本実施例では、発光素子アレイを２次元に配列したが、３次元以上に配列しても同様の構成は可能である。
【００４３】
【発明の効果】
本発明の２次元発光素子アレイによれば、１個の発光サイリスタが１個の画素を構成しているので、画素密度を向上させることができる。
【図面の簡単な説明】
【図１】従来技術の発光素子アレイを示す図である。
【図２】３端子発光サイリスタの基本構造を示す図である。
【図３】本発明の第１の実施例の２次元発光素子アレイを示す図である。
【図４】本発明の第２の実施例の２次元発光素子アレイを示す図である。
【図５】本発明の第３の実施例の２次元発光素子アレイを示す図である。
【図６】行側自己走査形転送素子の駆動パルス例を示す図である。
【図７】本発明の第４の実施例の２次元発光素子アレイを示す図である。
【符号の説明】
１２  行ライン
１６，１８，２０，２２  自己走査形転送素子アレイ
【図１】
0004066501.tif 000002
【図２】
0004066501.tif 000003
【図３】
0004066501.tif 000004
【図４】
0004066501.tif 000005
【図５】
0004066501.tif 000006
【図６】
0004066501.tif 000007
【図７】
0004066501.tif 000008