(57)【特許請求の範囲】
【請求項１】
複数の信号配線と基板の複数の端子とが、複数の接続配線によってそれぞれ接続された配線構造において、
上記複数の接続配線の一部又は全部は、それぞれ、該接続配線が長くなるほど長くなるように形成された第１接続部と、上記接続配線が長くなるほど短くなるように形成された第２接続部とからなり、
上記信号配線、上記端子、および上記接続配線は、上記基板の同一面に、或る導電体が一体に形成され、さらに、上記接続配線の第１接続部は、上記或る導電体上に他の導電体が形成された構造であることを特徴とする配線構造。
【請求項２】
上記信号配線には、２端子非線形素子を構成する下部電極が接続されており、
該下部電極は、上記信号配線、上記端子、および上記接続配線と共に、上記基板の同一面に、上記或る導電体が一体に形成された構造であることを特徴とする請求項１に記載の配線構造。
【請求項３】
最長となる上記接続配線は、上記第１接続部からなることを特徴とする請求項１に記載の配線構造。
【請求項４】
最短となる上記接続配線は、上記第２接続部からなることを特徴とする請求項１に記載の配線構造。
【請求項５】
上記複数の接続配線は、長さがそれぞれ異なることを特徴とする請求項１に記載の配線構造。
【請求項６】
上記信号配線、上記端子、および上記接続配線は、上記基板の同一面に、上記或る導電体が一体に形成され、かつ、上記或る導電体に絶縁体が形成され、
さらに、上記接続配線の第１接続部は、上記絶縁体の少なくとも２箇所にスルーホールを開設し、上記絶縁体および上記スルーホールに上記他の導電体が形成された構造であることを特徴とする請求項１に記載の配線構造。
【請求項７】
上記或る導電体は、複数の導電体の多層構造であり、上記他の導電体は、複数の導電体の多層構造であることを特徴とする請求項１に記載の配線構造。
【請求項８】
上記他の導電体は、上記基板に形成される複数種類の導電体のうち、上記或る導電体以外の何れかであることを特徴とする請求項１に記載の配線構造。
【請求項９】
上記各接続配線は、全抵抗が略同じであることを特徴とする請求項１に記載の配線構造。
【請求項１０】
請求項１乃至９のいずれか１項に記載の配線構造を有することを特徴とする液晶表示装置。
【請求項１１】
上記第２接続部の配線群の隙間であって、液晶層の設けられる領域に、上記第１接続部と少なくとも厚み方向の構造が同じであるダミーパターンを設けたことを特徴とする請求項１０に記載の液晶表示装置。
【請求項１２】
複数の信号配線と基板の複数の端子とが、複数の接続配線によってそれぞれ接続された配線構造を有する基板の製造方法において、
上記信号配線、上記端子、および上記接続配線を構成する或る導電体を、上記基板の同一面にパターニングする工程であって、上記複数の接続配線の一部又は全部が、それぞれ、該接続配線が長くなるほど長くなるように形成された第１接続部と、上記接続配線が長くなるほど短くなるように形成された第２接続部とからなるように、上記或る導電体をパターニングする工程と、
上記接続配線の第１接続部を構成する上記或る導電体上に、第１接続部を構成する他の導電体をパターニングする工程とを含むことを特徴とする基板の製造方法。
【請求項１３】
複数の信号配線と基板の複数の端子とが、複数の接続配線によってそれぞれ接続された配線構造を有する液晶表示装置の製造方法において、
上記信号配線、上記端子、および上記接続配線を構成する或る導電体を、上記基板の同一面にパターニングする工程であって、上記複数の接続配線の一部又は全部が、それぞれ、該接続配線が長くなるほど長くなるように形成された第１接続部と、上記接続配線が長くなるほど短くなるように形成された第２接続部とからなるように、上記或る導電体をパターニングする工程と、
上記接続配線の第１接続部を構成する上記或る導電体上に、第１接続部を構成する他の導電体をパターニングする工程とを含むことを特徴とする液晶表示装置の製造方法。
【請求項１４】
上記他の導電体は、上記基板に形成される複数種類の導電体のうち、上記或る導電体以外の何れかであることを特徴とする請求項１３に記載の液晶表示装置の製造方法。
【請求項１５】
上記信号配線、上記端子、および上記接続配線を構成する上記或る導電体に、絶縁体を形成する工程と、
上記接続配線の第１接続部を構成する上記絶縁体の少なくとも２箇所にスルーホールを形成する工程とをさらに含んでおり、
上記他の導電体をパターニングする工程は、上記接続配線の第１接続部を構成する上記絶縁体および上記スルーホールに、第１接続部を構成する他の導電体をパターニングする工程であることを特徴とする請求項１３に記載の液晶表示装置の製造方法。
【請求項１６】
上記或る導電体をパターニングする工程は、さらに、上記第２接続部の配線群の隙間であって、液晶層の設けられる領域に設けられるダミーパターンを構成する上記或る導電体を、上記基板の同一面にパターニングしており、
上記他の導電体をパターニングする工程は、さらに、上記ダミーパターンを構成する上記或る導電体上に、上記ダミーパターンを構成する上記他の導電体をパターニングすることを特徴とする請求項１３に記載の液晶表示装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、基板および液晶表示装置に関するものであり、特に配線構造とその製造方法に関するものである。
【０００２】
【従来の技術】
近年、液晶表示装置はより大容量表示化や高画質化が求められており、それに応えて、表示画面を構成している個々の画素にスイッチング素子を設けたアクティブマトリクス駆動タイプの液晶表示装置が開発されている。例えば、上記スイッチング素子として、薄膜トランジスタ（ＴＦＴ）素子や、金属−絶縁体−金属（ＭＩＭ）素子が実用化されている。
【０００３】
図９は、ＭＩＭ素子を用いた液晶セルの構成を示したものである。
【０００４】
一般に、液晶セルは素子側基板１と対向側基板２とをシール材１６で貼り合わせた構造を有し、このシール材１６の内側に液晶が封入されている。また、所定の光学系を構成するために、液晶セルの少なくとも表示面側に、例えば偏光板１７などの光学フィルムが貼られている。
【０００５】
また、図１０に示すように、素子側基板１の一画素は信号配線３、ＭＩＭ素子４および画素電極６から構成される。ＭＩＭ素子４は、下部電極３ａ、下部電極３ａを覆うように形成された薄い絶縁体９（図１１参照）、上部電極５から構成されるものであり、下部電極３ａと上部電極５の交差部分に位置することになる。
【０００６】
図９においては、画素に信号を与えるために、素子側基板１の信号配線３（図１１参照）と同一面上に素子側端子電極１０が設けられ、信号配線３と素子側端子電極１０とを接続するために接続配線７が形成される。対向側基板２には、対向側電極１４、当該対向側電極１４に信号を与えるための対向側端子電極１２および接続配線１３が形成される。
【０００７】
画像の表示は、駆動用の回路部材１１および回路部材１５を素子側基板１の素子側端子電極１０および対向側基板２の対向側端子電極１２に取り付け、所定の信号を与えることにより行う。
【０００８】
このようなＭＩＭ素子４を用いた素子側基板１の一般的製造方法を図１１にしたがって説明する。
【０００９】
まず、図１１（ａ）のように、ガラス基板上に第１の導電体をスパッタリング法などにより薄膜形成した後に、フォトリソグラフィー法により所定の形状にパターニングして信号配線３、下部電極３ａ、接続配線７および素子側端子８を形成する。
【００１０】
次に、図１１（ｂ）に示すように、薄い絶縁体９を少なくとも下部電極３ａ表面に形成する。一般に、絶縁体９の形成には、素子側基板１を電解液中に浸漬して電圧を加えるいわゆる陽極酸化法が用いられる。その際に、素子側端子電極１０にまで絶縁体９が形成されたのでは、後に回路部材１１と導通がとれず不都合であるから、あらかじめ素子側端子８を樹脂等の保護膜で覆っておき、かかる状態で陽極酸化処理を行った後に、保護膜を除去する方法がとられることが多い。
【００１１】
更に、図１１（ｃ）のように、ＭＩＭ素子４を構成する上部電極５となる第２の導電体を、スパッタリング法などにより薄膜形成した後に、フォトリソグラフィー法により所定の形状にパターニングする。
【００１２】
最後に、図１１（ｄ）に示すように、画素電極６となる第３の導電体を、スパッタリング法などにより薄膜形成した後に、フォトリソグラフィー法により所定の形状にパターニングする。なお、回路部材１１と素子側端子８との電気的接続の信頼性を確保する為に素子側端子８に素子側端子電極１０を形成することもある。別材料で素子側端子電極１０を形成しない場合は、素子側端子８がそのまま素子側端子電極１０となる。
【００１３】
また、素子側基板１の更なる製造方法を図１２に示す。
【００１４】
まず、図１２（ａ）のように、ガラス基板上に第１の導電体をスパッタリング法などにより薄膜形成した後に、フォトリソグラフィー法により所定の形状にパターニングして信号配線３、下部電極３ａ、接続配線７および素子側端子８を形成する。
【００１５】
次に、図１２（ｂ）に示すように、陽極酸化法を用いて第１の導電体の全面に薄い絶縁体９を形成した後に、フォトリソグラフィー法を用いて、素子側端子８の表面を覆う絶縁体９をパターニングすることにより、スルーホール１８を形成し、第１の導電体を露出させる。
【００１６】
更に、図１２（ｃ）のように、ＭＩＭ素子４を構成する上部電極５となる第２の導電体をスパッタリング法などにより薄膜形成した後に、フォトリソグラフィー法により所定の形状にパターニングする。
【００１７】
最後に、図１２（ｄ）に示すように、画素電極６となる第３の導電体を、スパッタリング法などにより薄膜形成した後に、フォトリソグラフィー法により所定の形状にパターニングする。なお、回路部材１１と素子側端子８との電気的接続の信頼性を確保する為に素子側端子８に素子側端子電極１０を形成することがあるのは、先に示した製造方法と同様である。
【００１８】
以上の製造方法によれば、陽極酸化前の基板は樹脂等で汚れていないため、均一な絶縁体９を形成することができ、特性にばらつきの少ないＭＩＭ素子４を得やすいという利点がある。
【００１９】
一方、対向側基板２は、素子側基板１より容易に作成することが出来る。例えば、ガラス基板上に電極材料をスパッタリング法などにより薄膜形成した後に、対向側端子電極１２、接続配線１３および対向側電極１４を一括してパターニングすることにより対向側基板２が得られる。
【００２０】
また、対向側基板２は、素子側基板１ほど微細な配線加工を行う必要がない場合も多く、かかる場合には、デポマスクを用いて電極材料のスパッタリングを行うことにより、対向側端子電極１２、接続配線１３および対向側電極１４のパターニングを実現してもよい。
【００２１】
こうして作成した素子側基板１および対向側基板２の表示領域の電極膜面に、不図示の配向膜を塗布し、ラビング処理を施した後、互いに電極が向かいあうようにシール材１６を介して貼りあわせて、任意の位置に設けた不図示の注入口から真空注入法などにより液晶を注入して封止する。この後、液晶セルの表示面に偏光板１７などの光学フィルムを貼り、回路部材１１などを取り付けて、液晶表示装置が完成する。
【００２２】
【発明が解決しようとする課題】
一般に、液晶セルは大判のマザーガラスから複数の液晶セルを同時に製造し、切り出して製造される。したがって、液晶セルの表示領域の面積が同じなら、液晶セルの非表示領域であって、素子側端子電極１０などを形成する額縁領域を小さくした方が、マザーガラスあたりの液晶セルの取れ数が多くなり、製造コストを下げることができる。また、低コスト化を目的とした回路部材の小型化に伴い、素子側端子電極１０の各端子間のピッチを小さくすることも求められている。
【００２３】
しかしながら、隣り合う端子間のピッチを小さくしたり、額縁部分を小さくすると、接続配線の形成が難しくなるという問題を生じる。これについて、図１３乃至図１５を用いて説明する。なお、図１３乃至図１５では、偏光板１７は図示していない。
【００２４】
例えば、図１３に示すように、素子側端子電極１０のピッチを大きくした場合には、接続配線７の間隔が広いため、接続配線７のパターニング時の膜残りによる接続配線７の短絡が問題となることは少ない。また、各接続配線７の長さに大きな差が無いので、各接続配線７の抵抗の差も小さい。
【００２５】
しかし、図１４に示すように、端子ピッチが小さくなると、接続配線７の間隔が狭まり、パターニング時の膜残りによって接続配線７の短絡が生じるおそれがある。また、各接続配線７に大きな長短ができるため、各接続配線７の抵抗の差が大きくなる。各接続配線７の抵抗に大きな差があると、素子側端子電極１０に同一電圧を印加している場合でも、各信号配線３に配分される電圧値が異なるものとなり、各画素の表示の濃淡が揃わなくなる。
【００２６】
この場合、例えば、図１１のように接続配線７の長さに比例して線幅を太くして各接続配線７の抵抗を揃える解決手段をとることはできるが、抵抗を調整するために線幅を太くした長い接続配線７同士の間隔はさらに狭まり、短絡のおそれが増す。一方、短い接続配線７において、抵抗を調整するために線幅を細くすると、断線の確率が高くなり不具合である。
【００２７】
また、図１５に示したように、端子ピッチを狭くしなくても、液晶セルの外形寸法を小さくした場合には、各接続配線７の長さは大きく異なるものとなり、上記と同様の問題を生じる。
【００２８】
このような接続配線７における不均一な抵抗の問題は、例えば、Ａｌ（比抵抗＝４μΩ・ｃｍ）等の低抵抗材料を接続配線７として用いることができれば、解決することができる。これにより、接続配線７の抵抗値を小さいものとすることができるだけでなく、各接続配線７の長さや形状の違いに依存する抵抗のばらつきも小さくすることができるからである。
【００２９】
しかし、接続配線７に用いる配線材料は下部電極３ａに用いる材料を兼ねている為、良好な素子特性を有するＭＩＭ素子４を得るために、接続配線７に用いることのできる配線材料の選択肢は限られている。現在、実用化されている配線材料は比抵抗の大きいＴａ（比抵抗＝約２５〜２００μΩ・ｃｍ）のみである。したがって、接続配線７としてＡｌ（比抵抗＝４μΩ・ｃｍ）等の低抵抗材料を用いることはできない。
【００３０】
また、接続配線７の抵抗値を揃えるために、接続配線７の線幅を太くすると、短絡のおそれが高まるだけでなく、液晶セルの美観を損なうことがある。例えば、遮光性の配線材料を使用するＭＩＭ素子４を用い、カラーフィルターのない白黒表示の液晶セルでは、接続配線７を設ける領域が、画素電極６を設ける画素領域に隣接し、使用者の視野に直接入るため、接続配線７の配線パターンが目立って見苦しくなる。
【００３１】
このように、接続配線７には、配線の抵抗を均一にするために必要な配線の寸法がある。一方で、不良パターンを発生させずに、また場合によっては美観を損なわないような過不足ない配線寸法が要求される。
【００３２】
接続配線７を断線させない為には、液晶セルの製造ラインの実力に左右されるが、１０μｍ前後の線幅が必要である。また、３０μｍ前後になると、使用者の個人差によるが、配線が不快に感じられるようになる。昨今の液晶セルでは、接続配線７の長短の比が３倍程度になることも珍しくなく、単純に接続配線７の線幅と長さを調整する方法では、抵抗を揃えた設計が困難になってきた。
【００３３】
本発明は、以上のような従来手法の問題点を解決するためになされたもので、その目的は、短絡や断線を回避しながら、接続配線の抵抗の均一化を図ることのできる接続配線の構造と基板の製造方法および液晶表示装置ならびにその製造方法を提供することにある。
【００３４】
【課題を解決するための手段】
本発明に係る配線構造は、上記の課題を解決するために、各信号配線と基板の端子とを接続する複数の接続配線の配線構造において、上記各接続配線は、複数の接続部からなり、上記複数の接続部は、その断面の厚み方向の構造が異なることにより、それぞれの抵抗値を異ならせており、上記各接続部は、上記各接続配線の全抵抗が略同じになるように設けられていることを特徴としている。
【００３５】
上記の発明によれば、基板の各端子を介して入力される信号電圧が接続配線を介して所望の信号配線に印加される。
【００３６】
一般に、基板の端子と信号配線との距離は端子毎にそれぞれ異なるので、各接続配線の抵抗も端子毎に異なる。このように生じた抵抗の差により、信号配線に印加される信号電圧にムラが生じて所望のものでなくなり、信頼性が低下することになる。これを克服するために、接続配線毎に配線の線幅を変化させて、各接続配線の抵抗を揃えることが考えられる。しかし、高集積化に伴って端子ピッチ（端子間の距離）が小さくなると、次のような問題点を招来する。即ち、各接続配線の全抵抗を略同じにするためには、接続配線の線幅を変化させることが必要であるが、接続配線が長い場合には線幅が大きくなるので隣り合う接続配線間で短絡が生じ易くなる一方、接続配線の長さが短い場合には線幅が小さくなるので断線が生じ易くなる。
【００３７】
そこで、上記発明によれば、各接続部は、その断面の厚み方向の構造を変えている。つまり、断面の厚み方向の構造に応じて、各接続部毎に単位長さ当たりの抵抗値を変化させることが可能となる。このように、各接続部の抵抗値を変化させることによって、接続配線の全抵抗がそれぞれ略同じになるように調整可能となる。つまり、従来のように接続配線の線幅を変化させるのではなくて、断面の厚み方向の構造を変えることによって、各接続配線の線幅を適切な値に収めることができる。それゆえ、接続配線の線幅の変化に起因して生じていた従来の接続配線の短絡や断線を確実に防ぐことが可能となる。断面の厚み方向の構造は、例えば、導体層の膜厚を変えたり、２種類以上の導体を組み合わせて多層構造としたりすることによって変化する。
【００３８】
また、上記複数の接続部によれば、該複数の接続部が、接続配線間で全抵抗が互いに略同じになるように設けられている。これにより、各接続配線の抵抗は端子毎に略同じになる。このように、端子毎に抵抗の差がなくなるので、信号配線に印加される信号電圧にはムラが生じなくなり、所望の信号電圧を各端子に印加することが可能となる。それゆえ、回路動作の信頼性が向上する。
【００３９】
更には、上記複数の接続部における線幅が同一値であるときには、接続配線毎に線幅を調整することにより接続配線間での抵抗を略同じにする従来手法に比較して、接続配線を複雑な形状に引き回した場合でも、接続配線間の間隔は一定値に保たれるため、接続配線同士の短絡を起こしにくい。
【００４０】
これにより、接続配線の抵抗の均一化が容易に行えるので、端子ピッチを狭めることが可能となる。この結果、小型の安価な回路部材を使用することができ、コストダウンを実現できる。また、接続配線の設計に余裕ができ、上記基板が複数設けられた１枚のマザーボードから取り出せる数が増加するので、全体としての製造コストを確実に低減できる。
【００４１】
上記配線構造において、上記接続配線は、所定の範囲内の寸法に制限された線幅を有することが好ましい。本発明において、接続配線は、配線の抵抗を均一にするために所定の線幅を与えられている。一方で、接続配線には、配線同士の短絡や、断線などの不良パターンを発生させないような、また場合によっては美観を損なわないような過不足ない配線寸法が要求される。
【００４２】
そこで、上記配線構造において、上記接続配線を所定の範囲内の寸法に制限された線幅を有するものとすることにより、各接続配線の線幅が太過ぎることによる接続配線同士の短絡や、外観への悪影響、更には各接続配線の線幅が細過ぎることによる接続配線の断線を防止しながら、各接続配線における抵抗の均一化を行うことができる。
【００４３】
本発明に係る液晶表示装置は、上記の課題を解決するために、各信号配線と基板の端子とを接続する複数の接続配線の配線構造を有する液晶表示装置において、上記各接続配線は複数の接続部からなり、上記複数の接続部は、その断面の厚み方向の構造が異なることにより、それぞれの抵抗値を異ならせており、上記各接続部は、上記各接続配線の全抵抗が略同じになるように設けられていることを特徴としている。
【００４４】
上記の発明において、基板の端子を介して入力される信号電圧が所望の接続配線、及び信号配線を介して液晶表示装置内の液晶セルに印加され、所望の液晶セルが駆動される。
【００４５】
一般に、基板の端子と信号配線との距離は端子毎にそれぞれ異なるので、各接続配線の抵抗も異なる。このように生じた抵抗の差により、信号配線に印加される信号電圧にムラが生じ、各画素の表示の濃淡が揃わず、所望の表示が得られなくなる。これを克服するために、接続配線毎に配線の線幅を変化させて、各接続配線の抵抗を揃えることが考えられる。
【００４６】
しかし、液晶セルの外形寸法を小さくすると、基板における端子間の距離である、いわゆる端子ピッチが小さくなり、次のような問題点を招来する。即ち、各接続配線の全抵抗を略同じにするためには、接続配線の線幅を変化させることが必要であるが、接続配線が長い場合には線幅が大きくなるので隣り合う接続配線間で短絡が生じ易くなる一方、接続配線の長さが短い場合には線幅が小さくなるので断線が生じ易くなる。
【００４７】
そこで、上記発明によれば、各接続部は、その断面の厚み方向の構造を変えている。つまり、断面の厚み方向の構造に応じて、接続部毎に単位長さ当たりの抵抗値を変化させることが可能となる。このように、各接続部の抵抗値を変化させることによって、各接続配線の全抵抗が略同じになるように調整可能となる。つまり、従来のように接続配線の線幅を変化させるのではなくて、断面の厚み方向の構造を変えることによって、各接続配線の線幅を適切な値に収めることができる。それゆえ、接続配線の線幅の変化に起因して生じていた従来の接続配線の短絡や断線を確実に防ぐことが可能となる。断面の厚み方向の構造は、例えば、導体層の膜厚を変えたり、２種類以上の導体を組み合わせて多層構造としたりすることによって変化する。
【００４８】
各接続部は、不良パターンの発生を抑えることができるように所定の範囲内の寸法に制限された線幅を有しているので、線幅の過不足に起因する上記短絡および断線は生じなくなる。接続配線の線幅に過不足が無いので、白黒表示型の液晶セルのように接続配線が直接見える液晶セルであっても、太い配線や線幅が変化することによる接続配線のパターンムラが無く、美観を損ねることがない。
【００４９】
また、上記複数の接続部によれば、該複数の接続部は、接続配線間で全抵抗が互いに略同じになるように設けられている。これにより、各接続配線の抵抗は端子毎に略同じになる。このように、端子毎に抵抗の差がなくなるので、信号配線に印加される信号電圧にはムラが生じなくなり、各画素の表示の濃淡が揃い、所望の表示が得られる。それゆえ、画素表示の信頼性が著しく向上する。
【００５０】
したがって、接続配線の抵抗の均一化が容易に行えるので、端子ピッチを狭めることが可能となる。したがって、小型の安価な回路部材を使用でき、全体としてコストダウンを実現できる。また、接続配線の設計に余裕ができるので、上記基板が複数設けられた１枚のマザーガラスから取り出せる数が増加し、全体としての製造コストを確実に低減できる。
【００５１】
上記液晶表示装置において、上記接続配線は、所定の範囲内の寸法に制限された線幅を有することが好ましい。本発明において、接続配線は、配線の抵抗を均一にするために所定の線幅を与えられている。一方で、接続配線には、配線同士の短絡や、断線などの不良パターンを発生させないような、また場合によっては美観を損なわないような過不足ない配線寸法が要求される。
【００５２】
そこで、上記液晶表示装置において、上記接続配線を所定の範囲内の寸法に制限された線幅を有するものとすることにより、各接続配線の線幅が太過ぎることによる接続配線同士の短絡や、外観への悪影響、更には各接続配線の線幅が細過ぎることによる接続配線の断線を防止しながら、各接続配線における抵抗の均一化を容易に行うことができる。
【００５３】
これにより、信号電圧を所望の液晶セルに印加するための信号入力端子の端子ピッチを狭めることが可能となる。したがって、小型の安価な回路部材を使用でき、全体としてコストダウンを実現できる。また、接続配線の設計に余裕ができるので、上記基板が複数設けられた１枚のマザーガラスから取り出せる数が増加し、全体としての製造コストを確実に低減できる。
【００５４】
更には、上記液晶表示装置において、上記接続部は、不良パターンの発生を抑えることができる線幅を有していることが好ましい。本発明において、接続配線は、配線の抵抗を均一にするために所定の線幅を与えられている。一方で、接続配線には、断線や接続配線同士の短絡などの不良パターンを発生させないような過不足ない配線寸法が要求される。
【００５５】
例えば、接続配線を断線させない為には、液晶セルの製造ラインの実力に左右されるが、接続配線の線幅として１０μｍ前後は必要である。一方、接続配線の引き回しパターンや接続配線の断面形状などに依存するものの、例えば、接続配線の線幅が３０μｍを超えると、接続配線のパターン設計における自由度が大幅に減少し、各接続配線間に充分な間隔を設けることが難しくなって接続配線同士の短絡を引き起こす可能性が高くなる。
【００５６】
したがって、上記液晶表示装置において、上記接続部を不良パターンの発生を抑えることができる線幅を有するものとすることにより、接続配線における不良パターンの発生を抑制しつつ、各接続配線における抵抗の均一化を図ることができるようになる。
【００５７】
上記液晶表示装置において、上記各接続部の長さは、該接続部が属する接続配線の全長に応じて設定されていることが好ましい。各接続配線における複数の接続部の長さの設定には、該接続部の数が多ければ多いほど、複雑で時間を要する。しかし、上記の場合、各接続部は所定の線幅を有しているので、各接続部の抵抗は、材質が同じものであれば、その長さに応じて変化することになる。このように、接続配線の全長に応じて各接続部の長さが設定されるので、各接続配線における複数の接続部の抵抗の設定が容易に短時間で行える。
【００５８】
上記の液晶表示装置において、上記複数の接続部は、第１及び第２接続部からなり、該第１及び第２接続部は複数の導電体の多層構造を有することが好ましい。
【００５９】
この場合、第１及び第２接続部は複数の導電体の多層構造を有しているので、多層構造のこれら複数の導電体は、互いに電気的に並列接続される。したがって、たとえ複数の導電体のうちの一つに断線が生じても、当該断線した導電体が剥離していない限り、多層構造の低抵抗化に寄与すると共に、他の導電体に断線が生じていない限り、第１接続部は第２接続部と、第２接続部は第１接続部と電気的接続関係をそれぞれ保持できる。それゆえ、配線構造の信頼性が著しく高くなる。
【００６０】
また、上記の液晶表示装置において、上記第１接続部は第２接続部よりも膜厚が大きく、且つ、これら両接続部の総膜厚は、上記各接続配線で全抵抗が同一となるように設定されていることが好ましい。
【００６１】
上記第１接続部は第２接続部よりも膜厚が大きい構成であるから、一般に、第１接続部の抵抗を第２接続部の抵抗より小さくすることが容易である。したがって、第１接続部及び第２接続部の層構造のみならず、第１接続部及び第２接続部の膜厚をも適宜調整することにより、第１接続部及び第２接続部の抵抗を調整することができる。それゆえ、接続配線の設計の自由度を向上させながら、接続配線の全抵抗を揃えることが可能となる。
【００６２】
本発明の更に他の液晶表示装置は、上記の課題を解決するために、各信号配線と基板の端子とを接続する複数の接続配線の配線構造を有する液晶表示装置において、上記各接続配線は、所定の線幅を有するそれぞれ唯一の導電体の単層構造を有する第１及び第２接続部からなり、該第１接続部の長さは、それが属する接続配線の全長に応じて長くなると共に、上記第１接続部は上記第２接続部よりも膜厚が大きく、且つ、これら両膜厚は、上記各接続配線で全抵抗が略同一となるように設定されていることを特徴としている。
【００６３】
上記の構成において、所定の線幅を有する第１接続部の膜厚は、所定の線幅を有する第２接続部の膜厚より大きいため、第１接続部の単位長さあたりの抵抗を第２接続部の単位長さあたりの抵抗より小さく設計することが容易である。
【００６４】
一般に各接続配線の抵抗はその全長に比例して大きくなるが、上記の構成によれば、各接続配線の全長に応じて、第２接続部より単位長さあたりの抵抗が小さい第１接続部の長さを長くすることにより、接続配線全体に占める第１接続部の割合を大きくすることができ、全長の異なる接続配線の抵抗を揃えることが容易となる。また、第１接続部、第２接続部共に、唯一の導電体の単層構造であるから、多層構造の場合に比較して、設計、形成共に容易であり、より簡易な構成にて各接続配線の抵抗を揃えることができる。
【００６５】
これにより、端子毎に接続配線に起因する抵抗の差がなくなるので、信号配線に印加される信号電圧にはムラが生じなくなり、各画素の表示の濃淡が揃い、所望の表示が得られる。それゆえ、画素表示の信頼性が著しく向上する。
【００６６】
したがって、接続配線の抵抗の均一化が容易に行えるので、端子ピッチを狭めることが可能となる。したがって、小型の安価な回路部材を使用でき、全体としてコストダウンを実現できる。また、接続配線の設計に余裕ができるので、上記基板が複数設けられた１枚のマザーガラスから取り出せる数が増加し、全体としての製造コストを確実に低減できる。
【００６７】
更に、上記各接続部は、不良パターンの発生を抑えることができるように、所定の範囲内の寸法に制限された線幅を有しているので、線幅の過不足に起因する上記短絡および断線は生じなくなる。接続配線の線幅に過不足が無いので、白黒表示型の液晶セルのように接続配線が直接見える液晶セルであっても、太い配線や線幅が変化することによる接続配線のパターンムラが無く、美観を損ねることがない。
【００６８】
本発明に係る基板の製造方法は、上記の課題を解決するために、配線構造を有する基板の製造方法において、所定の線幅を有する複数の接続部を有する接続配線となる第１の導電体をパターニングする工程、上記各接続配線で全抵抗が略同じになるように、第１の導電体の処理と他の導電体のパターニングとの少なくとも一方を行う工程を含むことを特徴としている。
【００６９】
一般に、基板に信号を入力するための端子と信号配線を接続するための接続配線が複数存在する場合には、設計上の制約により、各接続配線の長さは異なったものとせざるを得ない場合が多く、かかる場合には、各接続配線の抵抗の差によって、信号配線に印加される信号電圧にムラが生じて所望のものでなくなり、信頼性が低下することになる。これを克服するために、接続配線毎に配線の線幅を変化させて、各接続配線の抵抗を揃えることが考えられる。
【００７０】
しかし、高集積化に伴って端子間の距離、いわゆる端子ピッチが小さくなると、次のような問題点を招来する。即ち、各接続配線の全抵抗を略同じにするためには、接続配線の線幅を変化させることが必要であるが、接続配線が長い場合には線幅が大きくなるので隣り合う接続配線間で短絡が生じ易くなる一方、接続配線の長さが短い場合には線幅が小さくなるので断線が生じ易くなる。
【００７１】
そこで、上記発明によれば、第１の導電体をパターニングすることにより形成された各接続配線は、不良パターンの発生を抑えることができるように所定の範囲内の寸法に制限された線幅を有しているので、線幅の過不足に起因する上記短絡および断線は生じなくなる。
【００７２】
また、上記複数の接続部によれば、接続配線間で全抵抗が互いに略同じになるように、第１の導電体の処理や第１の導電体以外の他の導電体のパターニングを行うことができる。ここで第１の導電体の処理とは、例えば、エッチング処理やレーザー加熱など、任意の方法を用いることができる。また、第１の導電体の処理や他の導電体のパターニングは、該複数の接続部において、一部の接続部のみに行ってもよいし、接続部毎に異なる処理としてもよい。これにより、各接続配線の抵抗は端子毎に略同じになる。したがって、信号配線に印加される信号電圧にはムラが生じなくなり、所望の信号電圧を各端子に印加することが可能となる。それゆえ、回路動作の信頼性が向上する。
【００７３】
これにより、接続配線の抵抗の均一化が容易に行えるので、端子ピッチを狭めることが可能となる。この結果、小型の安価な回路部材を使用でき、全体としてコストダウンを実現できる。また、接続配線の設計に余裕ができるので、上記基板が複数設けられた１枚のマザーボードから取り出せる数が増加し、全体としての製造コストを確実に低減できる。
【００７４】
本発明に係る液晶表示装置の製造方法は、上記の課題を解決するために、各信号配線と基板の端子とを接続する接続配線の配線構造を有する液晶表示装置の製造方法において、所定の線幅を有する複数の接続部を有する接続配線となる第１の導電体をパターニングする工程、上記各接続配線で全抵抗が略同じになるように、第１の導電体の処理と他の導電体のパターニングとの少なくとも一方を行う工程を含むことを特徴としている。
【００７５】
液晶セルにおいては、素子側基板の端子を介して入力される信号電圧が所望の接続配線、及び信号配線を介して画素電極に印加され、所望の画素が駆動される。
【００７６】
一般に、基板の端子と信号配線との距離は端子毎にそれぞれ異なるので、各接続配線の抵抗も異なる。このように生じた抵抗の差により、信号配線に印加される信号電圧にムラが生じ、各画素の表示の濃淡が揃わず、所望の表示が得られなくなる。これを克服するために、接続配線毎に配線の線幅を変化させて、各接続配線の抵抗を揃えることが考えられる。
【００７７】
しかし、液晶セルの外形寸法を小さくすると、基板における端子間の距離、いわゆる端子ピッチが小さくなり、次のような問題点を招来する。即ち、各接続配線の全抵抗を略同じにするためには、接続配線の線幅を変化させることが必要であるが、接続配線が長い場合には線幅が大きくなるので隣り合う接続配線間で短絡が生じ易くなる一方、接続配線の長さが短い場合には線幅が小さくなるので断線が生じ易くなる。
【００７８】
そこで、上記製造方法によれば、製造した液晶表示装置の各接続配線は、不良パターンの発生を抑えることができるように所定の範囲内の寸法に制限された線幅を有しているので、線幅の過不足に起因する上記短絡および断線は生じなくなる。接続配線の線幅に過不足が無いので、白黒表示型の液晶セルのように接続配線が直接見える液晶セルであっても、太い配線や線幅が変化することによる接続配線のパターンムラが無く、美観を損ねることがない。
【００７９】
また、上記複数の接続部は、接続配線間で全抵抗が互いに略同じになるように設けられている。これにより、端子毎に接続配線に起因する抵抗の差がなくなるので、信号配線に印加される信号電圧にはムラが生じなくなり、各画素の表示の濃淡が揃い、所望の表示が得られる。それゆえ、画素表示の信頼性が著しく向上する。
【００８０】
したがって、接続配線の抵抗の均一化が容易に行えるので、端子ピッチを狭めて液晶表示装置を製造することが可能となる。この結果、小型の安価な回路部材を使用でき、全体としてコストダウンを実現できる。また、接続配線の設計に余裕ができるので、上記基板が複数設けられた１枚のマザーガラスから取り出せる数が増加し、全体としての製造コストを確実に低減できる。
【００８１】
上記液晶表示装置の製造方法において、上記各接続部の長さは、該接続部が属する接続配線の全長に応じて設定されることが好ましい。
【００８２】
各接続配線における複数の接続部の長さの設定には、該接続部の数が多ければ多いほど、複雑で時間を要する。しかし、上記の場合、各接続部は、接続配線に関係なく、同じ線幅を有しているので、各接続部の抵抗は、材質が同じものであれば、その長さに応じて変化することになる。
【００８３】
このように、接続配線の全長に応じて各接続部の長さが設定されるので、各接続配線における複数の接続部の抵抗の設定を容易に行いながら、液晶表示装置を製造することができる。
【００８４】
また、上記液晶表示装置の製造方法において、上記他の導電体は、上記素子側基板に含まれる導電体であることが好ましい。
【００８５】
上記他の導電体は、各接続配線における全抵抗を同じようにするために、各接続配線における複数の接続部の抵抗を適宜調整する役割を果たしている。ここで、上記他の導電体を上記素子側基板に含まれる素子の形成に用いられる導電体と同じものとすれば、第２の導電体のパターニングに用いるフォトマスクの変更のみを行うことにより、上記他の導電体のパターニングが行われることとなる。
【００８６】
これにより、従来の素子側基板の製造工程になんら新しい工程を追加することなく、第２の導電体をパターニングすることにより、各接続配線における複数の接続部の抵抗を調整することができるので、従来の液晶表示装置と変わらないコストで液晶表示装置を製造することができる。
【００８７】
更には、上記液晶表示装置の製造方法において、上記第１の導電体と上記他の導電体は、該第１の導電体上に設けた保護膜層を介して、２以上の部分で導通させることが好ましい。
【００８８】
上記の構成によれば、第１の導電体上に保護膜が設けられるので、他の導電体などのパターニング時において、第１の導電体が腐食して膜厚が薄くなり、第１導電体の抵抗値が大きくなることが防がれる。
【００８９】
一方、他の導電体は、第１の導電体上の少なくとも２以上の部分で、第１の導電体と他の導電体が導通しているので、上記第１の導電体と電気的な並列接続が確保される。
【００９０】
これにより、第１の導電体の構造変化を保護膜層で保護しながら、配線抵抗を下げることができるので、安定した抵抗を有する第１の導電体が得られると共に、設計の自由度が向上し、更には、配線抵抗の製造ばらつきをも抑制しながら液晶表示装置を製造することができる。
【００９１】
また、本発明に係る液晶表示装置、基板の製造方法、及び液晶表示装置の製造方法において、上記複数の接続配線が、第１及び第２接続部からなり、上記第１接続部の配線構造物が上記第２接続部の配線構造物よりも膜厚が大きいものであって、上記第２接続部の配線群の隙間に、上記第１接続部と少なくとも厚み方向の構造が同じであるダミーパターンを設けることが好ましい。
【００９２】
一般に液晶表示装置においては、素子側基板と対向側基板の間に挟持される液晶層の厚みを均一にすることが重要であり、不均一な部分は色ムラとして見えるので、液晶表示装置の品位を悪化させる。
【００９３】
上記の発明においては、第１接続部は素子側基板表面に対してそのパターン表面が高いので、液晶層の厚みが薄い。一方、第２接続部は素子側基板表面に対してパターン表面が低いので、液晶層の厚みが厚い。したがって、このままでは、液晶表示装置の第１接続部の近傍と第２接続部の近傍における背景色がそれぞれ異なり、液晶表示装置の美観を損ねることになる。
【００９４】
そこで、上記の発明によれば、素子側基板表面に対してパターンの高さが低い第２接続部の配線群の隙間に、第１接続部と少なくとも厚み方向の構造が同じであるダミーパターンを更に設けている。これにより、第１接続部のパターン表面の高さと、ダミーパターンを含んだ第２接続部のパターン表面の高さが略等しくなるので、液晶層の厚みの違いにより生じていた色ムラが生じなくなり、液晶表示装置の美観を維持できる。
【００９５】
【発明の実施の形態】
〔実施の形態１〕
本発明の実施の一形態について、図面に基づいて説明すれば、以下のとおりである。
【００９６】
図１（ａ）〜（ｄ）は素子側基板１を形成する際の各工程をあらわす説明図である。また、図２は、図１（ｄ）のａ−ａ’線矢視断面図である。
【００９７】
まず、図１（ａ）に示すように、ガラス基板上に信号配線３、下部電極３ａ、接続配線７および素子側端子８となる第１の導電体として、Ｔａをスパッタリング法により薄膜形成した後に、フォトリソグラフィー法により所定の形状にパターニングする。
【００９８】
この時、接続配線７を、第１の区間７ａ（接続部）と第２の区間７ｂ（接続部）に分け、第１の区間７ａの長さが接続配線７の全長に比例するように形成する。すなわち、全長が最長である接続配線７においては、全区間が第１の区間７ａで占められ、全長が最短となる接続配線７においては、全区間が第２の区間７ｂで占められることになる。
【００９９】
次に、薄い絶縁体９を第１の導電体の表面に形成するが、本実施の形態では、図１（ｂ）のように、素子側端子８のみでなく接続配線７の全てを保護樹脂で覆った状態で陽極酸化法をおこない、画素領域内に限定して絶縁体９を形成した。
【０１００】
こうすることにより、第１の区間７ａの全区間において、Ｔａと後に形成する第２の導電体たるＴｉとを接続させることができる。この場合、積層配線１９が断線したとしても、少なくとも第１の区間７ａの一部においてはＴａとＴｉとが積層している部分を確保することができるので、第１の区間７ａの低抵抗化には十分に寄与できる。
【０１０１】
次に、図１（ｃ）に示すように、上部電極５を形成するために、第２の導電体たるＴｉをスパッタリング法にて薄膜形成した後に、フォトリソグラフィー法により所定の形状にパターニングする。同時に、第１の区間７ａの表面に積層配線１９もパターニングしておく。
【０１０２】
次に、図１（ｄ）のように、画素電極６および素子側端子電極１０となる第３の導電体としてＩＴＯをスパッタリング法により薄膜形成した後に、フォトリソグラフィー法にて所定の形状にパターニングする。
【０１０３】
上記の工程において、接続配線７は、全長が最長Ｌである接続配線７を１番目とし、全長が最短ｌである接続配線７をＮ番目とすると、ｎ番目の接続配線を構成する第１の区間７ａの長さｌa （ｎ）と第２の区間７ｂの長さｌb （ｎ）が以下のような関係になるように形成する。
ｌa （ｎ）＝Ｌ×（Ｎ−ｎ）／（Ｎ−１）
ｌb （ｎ）＝ｌ×（ｎ−１）／（Ｎ−１）
つまり、接続配線７は第１の区間７ａと第２の区間７ｂからなるのであるが、接続配線７が最長となる部分（ｎ＝１）では全区間が第１の区間７ａとなり、接続配線７が最短となる部分（ｎ＝Ｎ）では全区間が第２の区間７ｂとなるものである。
【０１０４】
ここで、第１の区間７ａの配線抵抗Ｒａ（ｎ）は、以下の式であらわされる。
Ｒa （ｎ）＝Ｒa1（ｎ）×Ｒa2（ｎ）／（Ｒa1（ｎ）＋Ｒa2（ｎ））
Ｒa1（ｎ）＝ρ1 ×ｌa （ｎ）／（Ｗa1×Ｄ1 ）
Ｒa2（ｎ）＝ρ2 ×ｌa （ｎ）／（Ｗa2×Ｄ2 ）
また、第２の区間７ｂの配線抵抗Ｒb （ｎ）は、以下の式であらわされる。
Ｒb （ｎ）＝ρ1 ×ｌb （ｎ）／（Ｗb1×Ｄ1 ）
したがって、ｎ番目の接続配線７の配線抵抗Ｒ（ｎ）は、以下の式であらわされる。
Ｒ（ｎ）＝Ｒa （ｎ）＋Ｒb （ｎ）
なお、以上の式中に用いた記号の意義は以下の通りである。
Ｒa （ｎ）    ：ｎ番目の第１の区間７ａの配線抵抗
Ｒa1（ｎ）    ：ｎ番目の第１の区間７ａの第１の導電体の配線抵抗
Ｒa2（ｎ）    ：ｎ番目の第１の区間７ａの第２の導電体の配線抵抗
Ｒb （ｎ）    ：ｎ番目の第２の区間７ｂの配線抵抗
ρ1   ：第１の導電体の比抵抗
ρ2   ：第２の導電体の比抵抗
Ｗa1  ：第１の区間７ａにおける第１の導電体の線幅
Ｗa2  ：第１の区間７ａにおける第２の導電体の線幅
Ｗb1  ：第２の区間７ｂにおける第１の導電体の線幅
Ｄ1   ：第１の導電体の膜厚
Ｄ2   ：第２の導電体の膜厚
例えば、Ｌ＝３（ｍｍ）、ｌ＝１（ｍｍ）の場合を考え、具体的数値として、ρ1 ＝１００（μΩ・ｃｍ）、ρ2 ＝１２０（μΩ・ｃｍ）、Ｗa1＝２０（μｍ）、Ｗa2＝１２（μｍ）、Ｗb1＝１１（μｍ）、Ｄ1 ＝３０００（Å）、Ｄ2 ＝４０００（Å）を代入してＲa （ｎ）、Ｒb （ｎ）を計算すると、以下のようになる。
Ｒa （ｎ）＝３００×（Ｎ−ｎ）／（Ｎ−１）  （Ω）
Ｒb （ｎ）＝３０３×（ｎ−１）／（Ｎ−１）  （Ω）
すなわち、Ｒ（ｎ）は以下の式であらわせる。
Ｒ（ｎ）＝３００×（Ｎ−ｎ）／（Ｎ−１）＋３０３×（ｎ−１）／（Ｎ−１）（Ω）
以上から明らかなように、接続配線７が最長となる部分（ｎ＝１）では、全区間が第１の導電体と第２の導電体の２層構造からなる第１の区間７ａであり、抵抗は３００Ωになる。一方、最短となる部分（ｎ＝Ｎ）では全区間が第１の導電体の単層構造からなる第２の区間７ｂであり、抵抗は３０３Ωとなる。上式に従えば、Ｒ（ｎ）はｎの値によらず、ほぼ一定値となる。このようにして、接続配線７の全抵抗が略同じになるような断面構造を有している接続配線７を形成することができる。
【０１０５】
得られた液晶セルの外観を図１６に示す。接続配線７が、第１の導電体と第２の導電体の２層構造からなる第１の区間７ａと、第１の導電体の単層構造からなる第２の区間７ｂとからなっている構成が図示されている。図１６においては、素子側端子８上に第３の導電体層が設けられ素子側端子電極１０としているが、接続配線７及び素子側端子電極１０以外の構成は図１３と同様である。
【０１０６】
従来の方法では、接続配線７毎の抵抗のばらつきを線幅の調整のみにより揃えるため、最大の線幅を有する接続配線７と最小の線幅を有する接続配線７では、線幅に３倍もの違いを作らなければならないが、本実施の形態では最大の線幅を有する部分で２０μｍ、最小の線幅を有する部分で１１μｍと２倍程度の違いにまで線幅のばらつきを縮小できる。したがって、全ての接続配線７を、断線や短絡などの不良パターンの発生を抑えることのできる線幅である約１０μｍ〜約３０μｍ程度の範囲内の寸法に制限された線幅を有するものとしながら、接続配線７の抵抗を揃えることができる。
【０１０７】
更に、本実施の形態では、接続配線７をＭＩＭ素子４の上部電極５を構成する第２の導電体たるＴｉで形成することとしているため、図１１で示した従来のＭＩＭ素子の製造工程になんら新しい工程を追加することなく、第２の導電体たるＴｉのパターニングに用いるフォトマスクの変更のみで本発明を実現できるので、製造コストは従来のＭＩＭ素子と変わらないという利点がある。
【０１０８】
なお、積層配線１９を第３の導電体で形成することも可能である。しかし、一般に、画素電極６として採用されるＩＴＯは液晶セルの透過率を確保する目的で比較的薄く成膜されることから抵抗が高く、接続配線７の低抵抗化に対する寄与が小さい。したがって、このような場合は本実施の形態のように、第２の導電体で積層配線１９を形成することが望ましい。
【０１０９】
なお、透過型ではなく反射型の液晶表示装置とするために、画素電極６に反射板の機能をもたせる目的で第３の導電体として、例えばＡｌを採用する場合がある。この場合は、Ａｌは比抵抗が小さく、透過率の確保のための薄膜化も必要ないから、Ａｌ層の抵抗は極めて小さい。したがって、このような場合は第３の導電体を積層配線１９の材料として用いることが効果的である。
【０１１０】
つまり、積層配線１９の材料として第２の導電体、第３の導電体のいずれを用いるかは、配線の低抵抗化への寄与が大きいものを選択すればよく、いずれかに限定されるものではない。
【０１１１】
この後、別途作成した対向側基板２と共に、配向膜の塗布とラビング処理をおこない、両者を貼り合わせ、液晶を注入する。そして光学フィルムと回路部材１１及び１５をとりつけ液晶表示装置が完成する。
【０１１２】
以上のように、本実施の形態は、液晶セルの各信号配線３と、下部電極３ａ・絶縁体９・上部電極５からなる２端子非線形素子（ＭＩＭ素子４）を形成した素子側基板１の端子（素子側端子８）とを接続する接続配線７の配線構造において、上記各接続配線７は、所定の線幅を有する複数の接続部（第１の区間７ａおよび第２の区間７ｂ）を有し、上記複数の接続部は、上記各接続配線７で全抵抗が略同じになるように設けられている配線構造であることによって、短絡や断線を回避しつつ、接続配線７の抵抗の均一化を図ることのできるものである。
【０１１３】
〔実施の形態２〕
本発明の更なる実施の形態について、図面に基づいて説明すれば、以下のとおりである。
【０１１４】
図３（ａ）〜（ｄ）は素子側基板１を形成する際の各工程をあらわす説明図である。また、図４は、図３（ｄ）のｂ−ｂ’線矢視断面図である。
【０１１５】
まず、図３（ａ）に示すように、ガラス基板上に信号配線３、下部電極３ａ、接続配線７および素子側端子８となる第１の導電体としてＴａをスパッタリング法により薄膜形成した後に、フォトリソグラフィー法により所定の形状にパターニングする。
【０１１６】
この時、接続配線７を、第１の区間７ａと第２の区間７ｂに分け、第１の区間７ａの長さが接続配線７の全長に比例するように形成する。すなわち、全長が最長である接続配線７においては、全区間が第１の区間７ａで占められ、全長が最短となる接続配線７においては、全区間が第２の区間７ｂで占められることになる。
【０１１７】
次に薄い絶縁体９を第１の導電体たるＴａの全表面に形成する。本実施の形態では、陽極酸化法を用いて形成した。絶縁体９を形成した後、図３（ｂ）のように、フォトリソグラフィー法を用いて絶縁体９の層にスルーホール１８を空け、下部電極３ａ及び素子側端子電極１０が後に形成する上層と導通がとれるように、第１の導電体たるＴａを露出させる。同時に、第１の区間７ａの少なくとも両端の２カ所において、絶縁体９の層にスルーホール２０を空け、Ｔａの表面を露出させる。
【０１１８】
次に、図３（ｃ）に示すように、上部電極５を形成するために、第２の導電体たるＴｉをスパッタリング法にて薄膜形成した後に、フォトリソグラフィー法により所定の形状にパターニングする。同時に、第１の区間７ａの表面に積層配線１９もパターニングしておく。したがって、第１の導電体たるＴａと第２の導電体たるＴｉは絶縁体９のスルーホール２０を介して接続されることになる。
【０１１９】
このようにスルーホール２０を介した接続方法を用いた場合には、第１の導電体たるＴａは絶縁体９により保護されるため、上層のエッチング時に、第１の区間７ａのＴａの膜厚が薄くなり、抵抗が大きくなることを抑止できるという効果も得られる。
【０１２０】
次に、図３（ｄ）のように、画素電極６および素子側端子電極１０となる第３の導電体としてＩＴＯをスパッタリング法により薄膜形成した後に、フォトリソグラフィー法にて所定の形状にパターニングする。
【０１２１】
上記の工程において、接続配線７は、全長が最長Ｌである接続配線７を１番目とし、全長が最短ｌである接続配線７をＮ番目とすると、ｎ番目の接続配線７を構成する第１の区間７ａの長さｌa （ｎ）と第２の区間７ｂの長さｌb （ｎ）が以下のような関係になるように形成する。
ｌa （ｎ）＝Ｌ×（Ｎ−ｎ）／（Ｎ−１）
ｌb （ｎ）＝ｌ×（ｎ−１）／（Ｎ−１）
つまり、接続配線７は第１の区間７ａと第２の区間７ｂからなるのであるが、接続配線７が最長となる部分（ｎ＝１）では全区間が第１の区間７ａとなり、接続配線７が最短となる部分（ｎ＝Ｎ）では全区間が第２の区間７ｂとなるものである。
【０１２２】
ここで、第１の区間７ａの配線抵抗Ｒａ（ｎ）は、以下の式であらわされる。
Ｒa （ｎ）＝Ｒa1（ｎ）×Ｒa2（ｎ）／（Ｒa1（ｎ）＋Ｒa2（ｎ））
Ｒa1（ｎ）＝ρ1 ×ｌa （ｎ）／（Ｗa1×Ｄ1 ）
Ｒa2（ｎ）＝ρ2 ×ｌa （ｎ）／（Ｗa2×Ｄ2 ）
また、第２の区間７ｂの配線抵抗Ｒb （ｎ）は、以下の式であらわされる。
Ｒb （ｎ）＝ρ1 ×ｌb （ｎ）／（Ｗb1×Ｄ1 ）
したがって、ｎ番目の接続配線７の配線抵抗Ｒ（ｎ）は、以下の式であらわされる。
Ｒ（ｎ）＝Ｒa （ｎ）＋Ｒb （ｎ）
なお、以上の式中に用いた記号の意義は以下の通りである。
Ｒa （ｎ）    ：ｎ番目の第１の区間７ａの配線抵抗
Ｒa1（ｎ）    ：ｎ番目の第１の区間７ａの第１の導電体の配線抵抗
Ｒa2（ｎ）    ：ｎ番目の第１の区間７ａの第２の導電体の配線抵抗
Ｒb （ｎ）    ：ｎ番目の第２の区間７ｂの配線抵抗
ρ1 ：第１の導電体の比抵抗
ρ2 ：第２の導電体の比抵抗
Ｗa1  ：第１の区間７ａにおける第１の導電体の線幅
Ｗa2  ：第１の区間７ａにおける第２の導電体の線幅
Ｗb1  ：第２の区間７ｂにおける第１の導電体の線幅
Ｄ1   ：第１の導電体の膜厚
Ｄ2   ：第２の導電体の膜厚
例えば、Ｌ＝３（ｍｍ）、ｌ＝１（ｍｍ）の場合を考え、具体的数値として、ρ1 ＝１００（μΩ・ｃｍ）、ρ2 ＝１２０（μΩ・ｃｍ）、Ｗa1＝２０（μｍ）、Ｗa2＝１２（μｍ）、Ｗb1＝１１（μｍ）、Ｄ1 ＝３０００（Å）、Ｄ2 ＝４０００（Å）を代入してＲa （ｎ）、Ｒb （ｎ）を計算すると、以下のようになる。
Ｒa （ｎ）＝３００×（Ｎ−ｎ）／（Ｎ−１）  （Ω）
Ｒb （ｎ）＝３０３×（ｎ−１）／（Ｎ−１）  （Ω）
すなわち、Ｒ（ｎ）は以下の式であらわせる。
Ｒ（ｎ）＝３００×（Ｎ−ｎ）／（Ｎ−１）＋３０３×（ｎ−１）／（Ｎ−１）（Ω）
以上から明らかなように、接続配線７が最長となる部分（ｎ＝１）では、全区間が第１の導電体と第２の導電体の２層構造からなる第１の区間７ａであり、抵抗は３００Ωになる。一方、最短となる部分（ｎ＝Ｎ）では全区間が第１の導電体の単層構造からなる第２の区間７ｂであり、抵抗は３０３Ωとなる。したがって、Ｒ（ｎ）はｎの値によらず、ほぼ一定値となる。このようにして、接続配線７の全抵抗が略同じになるような断面構造を有している接続配線７を形成することができる。
【０１２３】
従来の方法では、接続配線７毎の抵抗のばらつきを線幅の調整のみにより揃えるため、最大の線幅を有する接続配線７と最小の線幅を有する接続配線７では、線幅に３倍もの違いを作らなければならないが、本実施の形態では最大の線幅を有する部分で２０μｍ、最小の線幅を有する部分で１１μｍと２倍程度の違いにまで縮小できる。したがって、全ての接続配線７を、断線や短絡などの不良パターンの発生を抑えることのできる線幅である約１０μｍ〜約３０μｍ程度の範囲内の寸法に制限された線幅を有するものとしながら、接続配線７の抵抗を揃えることができる。
【０１２４】
更に、本実施の形態は、接続配線７をＭＩＭ素子４の上部電極５を構成する第２の導電体たるＴｉで形成することとしているため、図１２で示した従来のＭＩＭ素子の製造工程になんら新しい工程を追加することなく、スルーホール２０の形成に用いるフォトマスクと、第２の導電体たるＴｉのパターニングに用いるフォトマスクの変更のみで本発明を実現できるので、製造コストは従来のＭＩＭ素子と変わらないという利点がある。
【０１２５】
また、第１の導電体たるＴａと第２の導電体たるＴｉを絶縁体９に設けた２カ所のスルーホール２０で接続したが、積層配線１９が断線して接続配線７の低抵抗化に対する寄与が消失しないように、絶縁体９の３カ所以上にスルーホール２０を設けても構わない。
【０１２６】
ただし、第１の区間７ａにおいて、絶縁体９の全面に大きな短冊状のスルーホール２０を設けると、絶縁体９をエッチングする際のオーバーエッチングにより、第１の導電体たるＴａが深く除去されてしまい、Ｔａ層の抵抗が増してしまうおそれがある。したがって、本実施の形態のように、必要最小限の数と大きさでスルーホール２０を設けることが望ましい。
【０１２７】
なお、信号配線３の表面にもスルーホールを設け、第２の導電体たるＴｉを積層して、信号配線３の低抵抗化を同時に実現してもよい。
【０１２８】
なお、積層配線１９を第３の導電体で形成することも可能である。しかし、一般に、画素電極６として採用されるＩＴＯは液晶セルの透過率を確保する目的で比較的薄く成膜されることから抵抗が高く、接続配線７の低抵抗化に対する寄与が小さい。したがって、このような場合は本実施の形態のように、第２の導電体で積層配線１９を形成することが望ましい。
【０１２９】
なお、透過型ではなく反射型の液晶表示装置とするために、画素電極６に反射板の機能をもたせる目的で第３の導電体として、例えばＡｌを採用する場合がある。この場合は、Ａｌは比抵抗が小さく、透過率の確保のための薄膜化も必要ないから、Ａｌ層の抵抗は極めて小さい。したがって、このような場合は第３の導電体を積層配線１９の材料として用いることが効果的である。
【０１３０】
つまり、積層配線１９の材料として第２の導電体、第３の導電体のいずれを用いるかは、配線の低抵抗化への寄与が大きいものを選択すればよく、いずれかに限定されるものではない。
【０１３１】
この後、別途作成した対向側基板２と共に、配向膜の塗布とラビング処理をおこない、両者を貼り合わせ、液晶を注入する。そして光学フィルムと回路部材１１及び１５をとりつけ液晶表示装置が完成する。
【０１３２】
以上のように、本実施の形態は、液晶セルの各信号配線３と、下部電極３ａ・絶縁体９・上部電極５からなる２端子非線形素子（ＭＩＭ素子４）を形成した素子側基板１の端子（素子側端子８）とを接続する接続配線７の配線構造において、上記各接続配線７は、所定の線幅を有する複数の接続部（第１の区間７ａおよび第２の区間７ｂ）を有し、上記複数の接続部が複数の導電体の多層構造を有することにより、上記各接続配線７は全抵抗が略同じになるように設けられている配線構造であり、短絡や断線を回避しつつ、接続配線７の抵抗の均一化を図ることのできるものである。
【０１３３】
〔実施の形態３〕
本発明の更なる実施の形態について、図面に基づいて説明すれば、以下のとおりである。
【０１３４】
図５（ａ）〜（ｄ）は素子側基板１を形成する際の各工程をあらわす説明図である。また、図６は、図５（ｄ）のｃ−ｃ’線矢視断面図である。
【０１３５】
まず、図５（ａ）に示すように、ガラス基板上に信号配線３、下部電極３ａ、接続配線７および素子側端子８となる第１の導電体としてＴａをスパッタリング法により薄膜形成した後に、フォトリソグラフィー法により所定の形状にパターニングする。
【０１３６】
この時、接続配線７を、第１の区間７ａと第２の区間７ｂに分け、第１の区間７ａの長さが接続配線７の全長に比例するように形成する。すなわち、全長が最長である接続配線７においては、全区間が第１の区間７ａで占められ、全長が最短となる接続配線７においては、全区間が第２の区間７ｂで占められることになる。
【０１３７】
次に薄い絶縁体９を第１の導電体たるＴａの全表面に形成する。本実施の形態では、陽極酸化法を用いて形成した。絶縁体９を形成した後、図５（ｂ）のように、フォトリソグラフィー法を用いて絶縁体９の層にスルーホール１８を空け、素子側端子電極１０が後に形成する上層と導通がとれるように、第１の導電体たるＴａを露出させる。同時に、第２の区間７ｂにも短冊状にスルーホール２１を空け、絶縁体９を除去すると共に、そのままエッチングを続け、Ｔａを薄膜化させる。
【０１３８】
次に、図５（ｃ）に示すように、上部電極５を形成するために、第２の導電体たるＴｉをスパッタリング法にて薄膜形成した後に、フォトリソグラフィー法により所定の形状にパターニングする。
【０１３９】
次に、図５（ｄ）のように、画素電極６および素子側端子電極１０となる第３の導電体としてＩＴＯをスパッタリング法により薄膜形成した後に、フォトリソグラフィー法にて所定の形状にパターニングする。
【０１４０】
上記の工程において、接続配線７は、全長が最長Ｌである接続配線７を１番目とし、全長が最短ｌである接続配線７をＮ番目とすると、ｎ番目の接続配線７を構成する第１の区間７ａの長さｌa （ｎ）と第２の区間７ｂの長さｌb （ｎ）が以下のような関係になるように形成する。
ｌa （ｎ）＝Ｌ×（Ｎ−ｎ）／（Ｎ−１）
ｌb （ｎ）＝ｌ×（ｎ−１）／（Ｎ−１）
つまり、接続配線７は第１の区間７ａと第２の区間７ｂからなるのであるが、接続配線７が最長となる部分（ｎ＝１）では全区間が第１の区間７ａとなり、接続配線７が最短となる部分（ｎ＝Ｎ）では全区間が第２の区間７ｂとなるものである。
【０１４１】
ここで、第１の区間７ａの配線抵抗Ｒａ（ｎ）は、以下の式であらわされる。
Ｒa （ｎ）＝ρ1 ×ｌa （ｎ）／（Ｗa1×Ｄ1 ）
また、第２の区間７ｂの配線抵抗Ｒb （ｎ）は、以下の式であらわされる。
Ｒb （ｎ）＝Ｒb1（ｎ）×Ｒb1' （ｎ）／（Ｒb1（ｎ）＋Ｒb1' （ｎ））
Ｒb1（ｎ）＝ρ1 ×ｌb （ｎ）／（Ｗb1×Ｄ1 ）
Ｒb1' （ｎ）＝ρ1 ×ｌb （ｎ）／（Ｗb1' ×Ｄ1'）
したがって、ｎ番目の接続配線７の配線抵抗Ｒ（ｎ）は、以下の式であらわされる。
Ｒ（ｎ）＝Ｒa （ｎ）＋Ｒb （ｎ）
である。
【０１４２】
なお、以上の式中に用いた記号の意義は以下の通りである。
Ｒa （ｎ）  ：ｎ番目の第１の区間７ａの配線抵抗
Ｒb （ｎ）  ：ｎ番目の第２の区間７ｂの配線抵抗
Ｒb1（ｎ）    ：ｎ番目の第２の区間７ｂにおける厚い第１の導電体の配線抵抗
Ｒb1' （ｎ）  ：ｎ番目の第２の区間７ｂにおける薄い第１の導電体の配線抵抗
ρ1   ：第１の導電体の比抵抗
Ｗa1  ：第１の区間７ａにおける第１の導電体の線幅
Ｗb1  ：第２の区間７ｂにおける厚い第１の導電体の線幅
Ｗb1' ：第２の区間７ｂにおける薄い第１の導電体の線幅
Ｄ1   ：厚い第１の導電体の膜厚
Ｄ1'  ：薄い第１の導電体の膜厚
例えば、Ｌ＝３（ｍｍ）、ｌ＝１（ｍｍ）の場合を考え、具体的数値として、ρ1 ＝１００（μΩ・ｃｍ）、Ｗa1＝２０（μｍ）、Ｗb1＝５（μｍ）、Ｗb1' ＝５（μｍ）、Ｄ1 ＝３０００（Å）、Ｄ1'＝１０００（Å）を代入してＲa （ｎ）、Ｒb （ｎ）を計算すると、以下のようになる。
Ｒa （ｎ）＝５００×（Ｎ−ｎ）／（Ｎ−１）  （Ω）
Ｒb （ｎ）＝５００×（ｎ−１）／（Ｎ−１）  （Ω）
すなわち、Ｒ（ｎ）は以下の式であらわせる。
Ｒ（ｎ）＝５００×（Ｎ−ｎ）／（Ｎ−１）＋５００×（ｎ−１）／（Ｎ−１）（Ω）
以上から明らかなように、接続配線７が最長となる部分（ｎ＝１）では、全区間が成膜時と略同一の膜厚の第１の導電体からなる第１の区間７ａであり、抵抗は５００Ωになる。一方、最短となる部分（ｎ＝Ｎ）では全区間が薄膜化された第１の導電体からなる第２の区間７ｂであり、抵抗は５００Ωとなる。上式に従えば、Ｒ（ｎ）はｎの値によらず、一定値となる。このようにして、接続配線７の全抵抗が略同じになるような断面構造を有している接続配線７を形成することができる。
【０１４３】
単一材料を用いて同一膜厚のままで抵抗を揃える場合、従来の方法では、接続配線７毎の抵抗のばらつきを線幅の調整のみにより揃えるため、最大の線幅を有する接続配線７と最小の線幅を有する接続配線７では、線幅に３倍もの違いを作らなければならないが、本実施の形態では最大の線幅を有する部分で２０μｍ、最小の線幅を有する部分で１０μｍと２倍の違いにまで縮小できる。したがって、全ての接続配線７を、断線や短絡などの不良パターンの発生を抑えることのできる線幅である約１０μｍ〜約３０μｍ程度の範囲内の寸法に制限された線幅を有するものとしながら、接続配線７の抵抗を揃えることができる。
【０１４４】
更に、本実施の形態は、接続配線７をＭＩＭ素子４の上部電極５を構成する第２の導電体たるＴｉで形成することとしているため、図１２で示した従来のＭＩＭ素子の製造工程になんら新しい工程を追加することなく、スルーホール２１の形成に用いるフォトマスクの変更のみで本発明を実現できるので、製造コストは従来のＭＩＭ素子と変わらないという利点がある。
【０１４５】
この後、別途作成した対向側基板２と共に、配向膜の塗布とラビング処理をおこない、両者を貼り合わせ、液晶を注入する。そして光学フィルムと回路部材１１及び１５をとりつけ液晶表示装置が完成する。
【０１４６】
以上のように、本実施の形態は、液晶セルの各信号配線３と、下部電極３ａ・絶縁体９・上部電極５からなる２端子非線形素子（ＭＩＭ素子４）を形成した素子側基板１の端子（素子側端子８）とを接続する接続配線７の配線構造において、上記各接続配線７は、所定の線幅を有するそれぞれ唯一の導電体の単層構造を有する第１及び第２接続部（第１の区間７ａ及び第２の区間７ｂ）からなり、該第１接続部の長さは、それが属する接続配線７の全長に応じて長くなると共に、上記第１接続部は上記第２接続部よりも膜厚が大きく、且つ、これら両膜厚は上記各接続配線７で全抵抗が略同じになるように設けられている配線構造であることによって、短絡や断線を回避しつつ、接続配線７の抵抗の均一化を図ることのできるものである。
【０１４７】
〔実施の形態４〕
本発明の更なる実施の形態について、図面に基づいて説明すれば、以下のとおりである。
【０１４８】
図７（ａ）〜（ｄ）は素子側基板１を形成する際の各工程をあらわす説明図である。また、図８は、図７（ｄ）のｄ−ｄ’線矢視断面図である。
【０１４９】
まず、図７（ａ）に示すように、ガラス基板上に信号配線３、下部電極３ａ、接続配線７および素子側端子８となる第１の導電体としてＴａをスパッタリング法により薄膜形成した後に、フォトリソグラフィー法により所定の形状にパターニングする。
【０１５０】
この時、接続配線７を、第１の区間７ａと第２の区間７ｂに分け、第１の区間７ａの長さが接続配線７の全長に比例するように形成する。すなわち、全長が最長である接続配線７においては、全区間が第１の区間７ａで占められ、全長が最短となる接続配線７においては、全区間が第２の区間７ｂで占められることになる。
【０１５１】
次に薄い絶縁体９を第１の導電体たるＴａの全表面に形成する。本実施の形態では、陽極酸化法を用いて形成した。絶縁体９を形成した後、図７（ｂ）のように、フォトリソグラフィー法を用いて絶縁体９の層にスルーホール１８を空け、下部電極３ａ及び素子側端子電極１０が後に形成する上層と導通がとれるように、第１の導電体たるＴａを露出させる。同時に、第１の区間７ａの少なくとも両端の２カ所において、絶縁体９の層にスルーホール２０を空け、Ｔａの表面を露出させる。同時に、第１の区間７ａの少なくとも両端の２カ所において、絶縁体９の層にスルーホール２０を空け、Ｔａの表面を露出させる。また同時に、第２の区間７ｂにおいてもスリット状にスルーホール２１を空け絶縁体９を除去すると共に、そのままエッチングを続け、第２の区間７ｂのＴａを薄膜化させる。
【０１５２】
次に、図７（ｃ）に示すように、上部電極５を形成するために、第２の導電体たるＴｉをスパッタリング法にて薄膜形成した後に、フォトリソグラフィー法により所定の形状にパターニングする。同時に、第１の区間７ａの表面に積層配線１９もパターニングしておく。したがって、第１の導電体たるＴａと第２の導電体たるＴｉは絶縁体９のスルーホール２０を介して接続されることになる。
【０１５３】
このように、スルーホール２０を介した接続方法を用いれば、第１の導電体たるＴａは絶縁体９により保護されるため、上層のエッチング時に、第１の区間７ａのＴａの膜厚が薄くなり、抵抗が大きくなることを抑止できるという効果も得られる。
【０１５４】
次に、図７（ｄ）のように、画素電極６および素子側端子電極１０となる第３の導電体としてＩＴＯをスパッタリング法により薄膜形成した後に、フォトリソグラフィー法にて所定の形状にパターニングする。
【０１５５】
上記の工程において、接続配線７は、全長が最長Ｌである接続配線７を１番目とし、全長が最短ｌである接続配線７をＮ番目とすると、ｎ番目の接続配線７を構成する第１の区間７ａの長さｌa （ｎ）と第２の区間７ｂの長さｌb （ｎ）が以下のような関係になるように形成する。
ｌa （ｎ）＝Ｌ×（Ｎ−ｎ）／（Ｎ−１）
ｌb （ｎ）＝ｌ×（ｎ−１）／（Ｎ−１）
つまり、接続配線７は第１の区間７ａと第２の区間７ｂからなるのであるが、接続配線７が最長となる部分（ｎ＝１）では全区間が第１の区間７ａとなり、接続配線７が最短となる部分（ｎ＝Ｎ）では全区間が第２の区間７ｂとなるものである。
【０１５６】
ここで、第１の区間７ａの配線抵抗Ｒａ（ｎ）は、以下の式であらわされる。
Ｒa （ｎ）＝Ｒa1（ｎ）×Ｒa2（ｎ）／（Ｒa1（ｎ）＋Ｒa2（ｎ））
Ｒa1（ｎ）＝ρ1 ×ｌa （ｎ）／（Ｗa1×Ｄ1 ）
Ｒa2（ｎ）＝ρ2 ×ｌa （ｎ）／（Ｗa2×Ｄ2 ）
また、第２の区間７ｂの配線抵抗Ｒb （ｎ）は、以下の式であらわされる。
Ｒb （ｎ）＝Ｒb1（ｎ）×Ｒb1' （ｎ）／（Ｒb1（ｎ）＋Ｒb1' （ｎ））
Ｒb1（ｎ）＝ρ1 ×ｌb （ｎ）／（Ｗb1×Ｄ1 ）
Ｒb1' （ｎ）＝ρ1 ×ｌb （ｎ）／（Ｗb1' ×Ｄ1'）
したがって、ｎ番目の接続配線７の配線抵抗Ｒ（ｎ）は、以下の式であらわされる。
Ｒ（ｎ）＝Ｒa （ｎ）＋Ｒb （ｎ）
なお、以上の式中に用いた記号の意義は以下の通りである。
Ｒa （ｎ）    ：ｎ番目の第１の区間７ａの配線抵抗
Ｒa1（ｎ）    ：ｎ番目の第１の区間７ａの第１の導電体の配線抵抗
Ｒa2（ｎ）    ：ｎ番目の第１の区間７ａの第２の導電体の配線抵抗
Ｒb （ｎ）    ：ｎ番目の第２の区間７ｂの配線抵抗
Ｒb1（ｎ）    ：ｎ番目の第２の区間７ｂにおける厚い第１の導電体の配線抵抗
Ｒb1' （ｎ）  ：ｎ番目の第２の区間７ｂにおける薄い第１の導電体の配線抵抗
ρ1   ：第１の導電体の比抵抗
ρ2   ：第２の導電体の比抵抗
Ｗa1  ：第１の区間７ａにおける第１の導電体の線幅
Ｗa2  ：第１の区間７ａにおける第２の導電体の線幅
Ｗb1  ：第２の区間７ｂにおける厚い第１の導電体の線幅
Ｗb1' ：第２の区間７ｂにおける薄い第１の導電体の線幅
Ｄ1   ：厚い第１の導電体の膜厚
Ｄ1'  ：薄い第１の導電体の膜厚
Ｄ2 ：第２の導電体の膜厚
例えば、Ｌ＝３（ｍｍ）、ｌ＝１（ｍｍ）の場合を考え、具体的数値として、ρ1 ＝１００（μΩ・ｃｍ）、ρ2 ＝１２０（μΩ・ｃｍ）、Ｗa1＝１９（μｍ）、Ｗa2＝１０（μｍ）、Ｗb1＝８（μｍ）、Ｗb1' ＝６（μｍ）、Ｄ1 ＝３０００（Å）、Ｄ1'＝１０００（Å）、Ｄ2 ＝４０００（Å）を代入してＲa （ｎ）、Ｒb （ｎ）を計算すると、以下のようになる。
Ｒa （ｎ）＝３３２×（Ｎ−ｎ）／（Ｎ−１）  （Ω）
Ｒb （ｎ）＝３３４×（ｎ−１）／（Ｎ−１）  （Ω）
すなわち、Ｒ（ｎ）は以下の式であらわせる。
Ｒ（ｎ）＝３３２×（Ｎ−ｎ）／（Ｎ−１）＋３３４×（ｎ−１）／（Ｎ−１）（Ω）
以上から明らかなように、接続配線７が最長となる部分（ｎ＝１）では、全区間が第１の導電体と第２の導電体の２層構造からなる第１の区間７ａであり、抵抗は３３２Ωになる。一方、最短となる部分（ｎ＝Ｎ）では全区間が第１の導電体の単層構造からなる第２の区間７ｂであり、抵抗は３３４Ωとなる。上式に従えば、Ｒ（ｎ）はｎの値によらず、ほぼ一定値となる。このようにして、接続配線７の全抵抗が略同じになるような断面構造を有している接続配線７を形成することができる。
【０１５７】
従来の方法では、接続配線７毎の抵抗のばらつきを線幅の調整のみにより揃えるため、最大の線幅を有する接続配線７と最小の線幅を有する接続配線７では、線幅に３倍もの違いを作らなければならないが、本実施の形態では最大の線幅を有する部分で１９μｍ、最小の線幅を有する部分で１４μｍと２倍以下の違いにまで縮小できる。したがって、全ての接続配線７を、断線や短絡などの不良パターンの発生を抑えることのできる線幅である約１０μｍ〜約３０μｍ程度の範囲内の寸法に制限された線幅を有するものとしながら、接続配線７の抵抗を揃えることができる。
【０１５８】
また、配線の積層化と配線の薄膜化の相乗効果によって、第１の区間７ａの抵抗と第２の区間７ｂとの抵抗の差を大きくすることが容易となるため、配線抵抗の調整幅がより大きくなり、端子部や液晶セルの外形寸法などの設計の自由度が増す。
【０１５９】
更に、本実施の形態は、接続配線７をＭＩＭ素子４の上部電極５を構成する第２の導電体たるＴｉで形成することとしているため、図１２で示した従来のＭＩＭ素子の製造工程になんら新しい工程を追加することなく、スルーホール２０、２１の形成に用いるフォトマスクと、第２の導電体たるＴｉのパターニングに用いるフォトマスクの変更のみで本発明を実現できるので、製造コストは従来のＭＩＭ素子と変わらないという利点がある。
【０１６０】
また、第１の導電体たるＴａと第２の導電体たるＴｉを絶縁体９に設けた２カ所のスルーホール２０で接続したが、積層配線１９が断線して接続配線７の低抵抗化に対する寄与が消失しないように、絶縁体９の３カ所以上にスルーホール２０を設けても構わない。
【０１６１】
ただし、第１の区間７ａにおいて、絶縁体９の全面に大きな短冊状のスルーホール２０を設けると、絶縁体９をエッチングする際のオーバーエッチングにより、第１の導電体たるＴａが深く除去されてしまい、Ｔａ層の抵抗が増してしまうおそれがある。したがって、本実施の形態のように、必要最小限の数と大きさでスルーホール２０を設けることが望ましい。信号配線３の表面にもスルーホールを設け、第２の導電体たるＴｉを積層して、信号配線３の低抵抗化を同時に実現してもよい。
【０１６２】
なお、積層配線１９を第３の導電体で形成することも可能である。しかし、一般に、画素電極６として採用されるＩＴＯは液晶セルの透過率を確保する目的で比較的薄く成膜されることから抵抗が高く、接続配線７の低抵抗化に対する寄与が小さい。したがって、このような場合は本実施の形態のように、第２の導電体で積層配線１９を形成することが望ましい。
【０１６３】
更に、透過型ではなく反射型の液晶表示装置とするために、画素電極６に反射板の機能をもたせる目的で第３の導電体として、例えばＡｌを採用する場合がある。この場合は、Ａｌは比抵抗が小さく、透過率の確保のための薄膜化も必要ないから、Ａｌ層の抵抗は極めて小さい。従って、このような場合は第３の導電体を積層配線１９の材料として用いることが効果的である。
【０１６４】
つまり、積層配線１９の材料として第２の導電体、第３の導電体のいずれを用いるかは、配線の低抵抗化への寄与が大きいものを選択すればよく、いずれかに限定されるものではない。
【０１６５】
この後、別途作成した対向側基板２と共に、配向膜の塗布とラビング処理をおこない、両者を貼り合わせ、液晶を注入する。そして光学フィルムと回路部材１１及び１５をとりつけ液晶表示装置が完成する。
【０１６６】
以上のように、本実施の形態は、液晶セルの各信号配線３と、下部電極３ａ・絶縁体９・上部電極５からなる２端子非線形素子（ＭＩＭ素子４）を形成した素子側基板１の端子（素子側端子８）とを接続する接続配線７の配線構造において、上記各接続配線７は、所定の線幅を有すると共に、複数の導電体の多層構造を有する第１接続部（第１の区間７ａ）及び唯一の導電体の単層構造を有する第２接続部（第２の区間７ｂ）からなり、該第１接続部の長さは、それが属する接続配線７の全長に応じて長くなると共に、上記第１接続部は上記第２接続部よりも膜厚が大きく、且つ、これら両膜厚は上記各接続配線７で全抵抗が略同じになるように設けられている配線構造であることによって、短絡や断線を回避しつつ、接続配線７の抵抗の均一化を図ることのできるものである。
【０１６７】
〔実施の形態５〕
本発明の更なる実施の形態について、図１７及び図１８を参照しながら説明すれば以下のとおりである。図１７（ａ）乃至（ｄ）は素子側基板１を形成する際の各工程をあらわす説明図である。また、図１８は、図１７（ｄ）のｅ−ｅ’線矢視断面図である。
【０１６８】
本実施の形態５では、実施の形態１と同様にして、接続配線７の厚み方向の構造を変え、接続配線７の抵抗を揃えている。しかしながら、実施の形態１における液晶表示装置においては、第１の区間７ａと第２の区間７ｂの接続部の構造物の高さが異なることを原因として、素子側基板１と対向側基板２を貼り合わせた際に、両基板間の距離が不均一となり、液晶表示装置の第１の区間７ａや第２の区間７ｂの領域やその周辺に色ムラが発生して不良となることがある。
【０１６９】
そこで、本実施の形態５では、このような不良を防ぐために、第２の区間７ｂの配線群の隙間に第１の区間７ａと厚み方向の構造が同一なダミーパターン２２を配置している。これにより、第１の区間７ａの領域における配線構造物の高さと、第２の区間７ｂの領域における配線構造物の高さが略同じになる。したがって、素子側基板１と対向側基板２の間のギャップが均一になり、液晶層の厚みの違いに起因する色ムラの発生を抑えることができる。このような素子側基板１の形成方法は、実施の形態１と基本的には同じであり、ダミーパターン２２を形成する点において異なっている。以下詳細に説明する。
【０１７０】
まず、図１７（ａ）に示すように、ダミーパターン２２を形成するために、第１の導電体たるＴａをスパッタリング法により薄膜形成した後に、フォトリソグラフィー法により信号配線３等をパターニングするが、その際に、第２の区間７ｂの配線群の隙間にダミーパターン２２を同時に形成する。
【０１７１】
次に、図１７（ｂ）に示すように、陽極酸化法を用いて薄い絶縁膜９を形成する。本実施の形態５では、素子側端子８のみでなく、接続配線７の全てを保護樹脂で覆った状態で陽極酸化法を行い、画素領域内に限定して絶縁膜９を形成した。
【０１７２】
その後、図１７（ｃ）に示すように、上部電極５および積層配線１９を、第２の導電体たるＴｉをスパッタリング法により薄膜形成した後に、フォトリソグラフィー法にて所定の形状にパターニングする。このとき、ダミーパターン２２の表面にも第２の導電体をパターニングして、ダミーパターン２２の厚み方向の構造を第１の区間７ａにおける配線構造物と同じにする。
【０１７３】
それから、図１７（ｄ）に示すように、画素電極６および素子側端子電極１０を、第３の導電体としてＩＴＯをスパッタリング法により薄膜形成した後に、フォトリソグラフィー法により所定の形状にパターニングする。
【０１７４】
その後、別途作成した対向側基板２と共に、配向膜の塗布とラビング処理を行い、両者を貼り合わせ、液晶を注入する。そして、光学フィルムと回路部材１１及び１５をとりつけて液晶表示装置が完成する。
【０１７５】
以上のように、ダミーパターン２２は、素子側基板１と対向側基板２の間のギャップを均一化させるためのものであって、接続配線７の抵抗の調節には寄与しない。したがって、正規の接続配線同士の短絡を引き起こすような不良パターンや液晶表示装置の美観を損なわなければ、ダミーパターン２２の寸法や数は自由に設定して良い。例えば、第２の区間７ｂの配線群の隙間の全てに形成するのではなく、ダミーパターン２２の数を減らしてもよい。しかし、電気的に浮いている状態では、製造中に発生する放電による不良を発生させるおそれがあるので、第１の区間７ａもしくは第２の区間７ｂ等の正規の接続配線（接続部）に接続させることが好ましい。
【０１７６】
また、実施の形態２、３、及び４に関しても、第１の区間７ａの接続部と同じ構造を有するダミーパターン２２を第２の区間７ｂの配線群の隙間に形成し、色ムラを抑えることができることは言うまでもない。更には、ダミーパターン２２を接続配線７がもともと存在しない画素領域の周辺に形成してもよい。
【０１７７】
また、ダミーパターン２２は、他の薄膜材料を用いて形成してもよいが、他の薄膜材料の工程の追加や膜厚の調整が必要であるので、本実施の形態のように、第１の区間７ａと少なくとも厚み方向の構造が同じダミーパターン２２を形成する方法が最も容易である。したがって、従来のＭＩＭ素子の形成に何ら新しい工程を追加することなく、第１の導電体たるＴａ、第２の導電体たるＴｉの形成に用いるフォトマスクの変更のみで実現できるので、製造コストは従来のＭＩＭ素子と変わらないという利点がある。
【０１７８】
以上、実施の形態１乃至５においては、ＭＩＭ素子４を用いた液晶セルを例として説明したが、本発明の適用はこれに限るものでない。例えば、ＴＦＤ素子、ＤＭ素子といった２端子非線形素子を用いた液晶セルにも適用できる。更には、ボトムゲート型のＴＦＴを用いた液晶セルでは、ゲート電極を信号配線３、ソース電極またはドレイン電極を上部電極５と置き換えて考えれば適用できる。
【０１７９】
更に、単純マトリクス駆動タイプの液晶セルのように電極材料が１種類のみであっても適用できる。つまり、接続配線７上に他の導電体薄膜を積層したり、接続配線７を部分的に薄膜化する工程を増やす必要があるが、本発明にしたがって、接続配線７の厚み方向の構造を変えることによって接続配線７の抵抗を調整することが可能であるから、液晶セルの設計の自由度が増す効果は同等に得られるのである。
【０１８０】
すなわち、一基板上に複数の配線材料を用いた平面表示装置であって複数の接続配線が形成されるものであれば、本発明の内容を適用可能であり、更には、一基板上に複数の配線材料を用いる配線構造一般において、本発明は適用可能である。
【０１８１】
また、説明に使用した材料や寸法値は一例であってこれに限るものではない。例えば、実施の形態１乃至５においては、最長部の接続配線７が第１の区間７ａのみ、最短部の接続配線７が第２の区間７ｂのみからなる構成を説明したが、これは説明を簡単にするための措置であり、このような設計に限定されるものではなく、全ての接続配線７が第１の区間７ａと第２の区間７ｂから構成されていてもよい。
【０１８２】
更に、実施の形態１乃至５においては、接続配線７の第１の区間７ａにおける線幅と第２の区間７ｂにおける線幅が異なるものとしたが、第１の区間７ａにおける線幅と第２の区間７ｂにおける線幅は同じであってもよく、かかる場合には、接続配線７を複雑な形状で引き回した場合にも、引き回しパターンに関係なく、接続配線７の全領域において、配線の短絡を防止することができる。
【０１８３】
すなわち、本発明を実施する際には、接続配線を複数の接続部に分け、接続配線の最長部の抵抗と最短部の抵抗とが略同じになるように、それぞれの接続部において使用する配線材料や配線構造を任意に組み合わせればよい。
【０１８４】
【発明の効果】
本発明に係る配線構造は、以上のように、各信号配線と基板の端子とを接続する複数の接続配線の配線構造において、上記各接続配線は、複数の接続部からなり、上記複数の接続部は、その断面の厚み方向の構造が異なることにより、それぞれの抵抗値を異ならせており、上記各接続部は、上記各接続配線の全抵抗が略同じになるように設けられていることを特徴としている。
【０１８５】
上記発明によれば、各接続部は、その断面の厚み方向の構造を変えている。つまり、断面の厚み方向の構造に応じて、各接続部毎に単位長さ当たりの抵抗値を変化させることが可能となる。このように、各接続部の抵抗値を変化させることによって、各接続配線の全抵抗が略同じになるように調整可能となる。
【０１８６】
つまり、従来のように接続配線の線幅を変化させるのではなくて、断面の厚み方向の構造を変えることによって、各接続配線の線幅を適切な値に収めることができる。それゆえ、接続配線の線幅の変化に起因して生じていた従来の接続配線の短絡や断線を確実に防ぐことが可能となる。
【０１８７】
また、上記複数の接続部によれば、該複数の接続部が、接続配線間で全抵抗が互いに略同じになるように設けられている。これにより、各接続配線の抵抗は端子毎に略同じになる。このように、端子毎に抵抗の差がなくなるので、信号配線に印加される信号電圧にはムラが生じなくなり、所望の信号電圧を各端子に印加することが可能となる。それゆえ、回路動作の信頼性が向上する。
【０１８８】
更には、上記複数の接続部における線幅が同一値であるときには、接続配線毎に線幅を調整することにより接続配線間での抵抗を略同じにする従来手法に比較して、接続配線を複雑な形状に引き回した場合でも、接続配線間の間隔は一定値に保たれるため、接続配線同士の短絡を起こしにくい。
【０１８９】
これにより、接続配線の抵抗の均一化が容易に行えるので、端子ピッチを狭めることが可能となる。この結果、小型の安価な回路部材を使用することができ、コストダウンを実現できる。また、接続配線の設計に余裕ができ、上記基板が複数設けられた１枚のマザーボードから取り出せる数が増加するので、全体としての製造コストを確実に低減できるという効果を併せて奏する。
【０１９０】
上記配線構造において、上記接続配線は、所定の範囲内の寸法に制限された線幅を有することが好ましい。この場合、各接続配線の線幅が太過ぎることによる接続配線同士の短絡や、外観への悪影響、更には各接続配線の線幅が細過ぎることによる接続配線の断線を防止しながら、各接続配線における抵抗の均一化を行うことができるという効果を併せて奏する。
【０１９１】
本発明に係る液晶表示装置は、以上のように、各信号配線と基板の端子とを接続する複数の接続配線の配線構造を有する液晶表示装置において、上記各接続配線は複数の接続部からなり、上記複数の接続部は、その断面の厚み方向の構造が異なることにより、それぞれの抵抗値を異ならせており、上記各接続部は、上記各接続配線の全抵抗が略同じになるように設けられていることを特徴としている。
【０１９２】
上記発明によれば、各接続部は、その断面の厚み方向の構造を変えている。これにより、断面の厚み方向の構造に応じて、各接続部毎に単位長さ当たりの抵抗値を変化させることが可能となる。このように、各接続部の抵抗値を変化させることによって、各接続配線の全抵抗が略同じになるように調整可能となる。その結果、従来のように接続配線の線幅を変化させるのではなくて、断面の厚み方向の構造を変えることによって、各接続配線の線幅を適切な値に収めることができる。それゆえ、接続配線の線幅の変化に起因して生じていた従来の接続配線の短絡や断線を確実に防ぐことが可能となるという効果を併せて奏する。
【０１９３】
各接続部は、不良パターンの発生を抑えることができるように所定の範囲内の寸法に制限された線幅を有しているので、線幅の過不足に起因する上記短絡および断線は生じなくなる。接続配線の線幅に過不足が無いので、白黒表示型の液晶セルのように接続配線が直接見える液晶セルであっても、太い配線や線幅が変化することによる接続配線のパターンムラが無く、美観を損ねることがない。
【０１９４】
また、上記複数の接続部によれば、該複数の接続部は、接続配線間で全抵抗が互いに略同じになるように設けられている。これにより、各接続配線の抵抗は端子毎に略同じになる。このように、端子毎に抵抗の差がなくなるので、信号配線に印加される信号電圧にはムラが生じなくなり、各画素の表示の濃淡が揃い、所望の表示が得られる。それゆえ、画素表示の信頼性が著しく向上する。
【０１９５】
したがって、接続配線の抵抗の均一化が容易に行えるので、端子ピッチを狭めることが可能となる。したがって、小型の安価な回路部材を使用でき、全体としてコストダウンを実現できる。また、接続配線の設計に余裕ができるので、上記基板が複数設けられた１枚のマザーガラスから取り出せる数が増加し、全体としての製造コストを確実に低減できるという効果を併せて奏する。
【０１９６】
上記液晶表示装置において、上記接続配線は、所定の範囲内の寸法に制限された線幅を有することが好ましい。この場合、上記接続配線を所定の範囲内の寸法に制限された線幅を有するものとすることにより、各接続配線の線幅が太過ぎることによる接続配線同士の短絡や、外観への悪影響、更には各接続配線の線幅が細過ぎることによる接続配線の断線を防止しながら、各接続配線における抵抗の均一化を容易に行うことができる。
【０１９７】
これにより、信号電圧を所望の液晶セルに印加するための信号入力端子の端子ピッチを狭めることが可能となる。したがって、小型の安価な回路部材を使用でき、全体としてコストダウンを実現できる。また、接続配線の設計に余裕ができるので、上記基板が複数設けられた１枚のマザーガラスから取り出せる数が増加し、全体としての製造コストを確実に低減できるという効果を併せて奏する。
【０１９８】
更には、上記液晶表示装置において、上記接続部は、不良パターンの発生を抑えることができる線幅を有していることが好ましい。例えば、接続配線を断線させない為には、液晶セルの製造ラインの実力に左右されるが、接続配線の線幅として１０μｍ前後は必要である。一方、接続配線の引き回しパターンや接続配線の断面形状などに依存するものの、例えば、接続配線の線幅が３０μｍを超えると、接続配線のパターン設計における自由度が大幅に減少し、各接続配線間に充分な間隔を設けることが難しくなって接続配線同士の短絡を引き起こす可能性が高くなる。
【０１９９】
したがって、上記液晶表示装置において、上記接続部を不良パターンの発生を抑えることができる線幅を有するものとすることにより、接続配線における不良パターンの発生を抑制しつつ、各接続配線における抵抗の均一化を図ることができるようになるという効果を併せて奏する。
【０２００】
上記液晶表示装置において、上記各接続部の長さは、該接続部が属する接続配線の全長に応じて設定されていることが好ましい。各接続配線における複数の接続部の長さの設定には、該接続部の数が多ければ多いほど、複雑で時間を要する。しかし、上記の場合、各接続部は所定の線幅を有しているので、各接続部の抵抗は、材質が同じものであれば、その長さに応じて変化することになる。このように、接続配線の全長に応じて各接続部の長さが設定されるので、各接続配線における複数の接続部の抵抗の設定が容易に短時間で行えるという効果を併せて奏する。
【０２０１】
上記の液晶表示装置において、上記複数の接続部は、第１及び第２接続部からなり、該第１及び第２接続部は複数の導電体の多層構造を有することが好ましい。
【０２０２】
この場合、第１及び第２接続部は複数の導電体の多層構造を有しているので、多層構造のこれら複数の導電体は、互いに電気的に並列接続される。したがって、たとえ複数の導電体のうちの一つに断線が生じても、当該断線した導電体が剥離していない限り、多層構造の低抵抗化に寄与すると共に、他の導電体に断線が生じていない限り、第１接続部は第２接続部と、第２接続部は第１接続部と電気的接続関係をそれぞれ保持できる。それゆえ、配線構造の信頼性を著しく高くすることができるという効果を併せて奏する。
【０２０３】
また、上記の液晶表示装置において、上記第１接続部は第２接続部よりも膜厚が大きく、且つ、これら両接続部の総膜厚は、上記各接続配線で全抵抗が同一となるように設定されていることが好ましい。
【０２０４】
この場合、上記第１接続部は第２接続部よりも膜厚が大きい構成であるから、一般に、第１接続部の抵抗を第２接続部の抵抗より小さくすることが容易である。したがって、第１接続部及び第２接続部の層構造のみならず、第１接続部及び第２接続部の膜厚をも適宜調整することにより、第１接続部及び第２接続部の抵抗を調整することができる。それゆえ、接続配線の設計の自由度を向上させながら、接続配線の全抵抗を揃えることが可能となるという効果を併せて奏する。
【０２０５】
本発明の更に他の液晶表示装置は、以上のように、各信号配線と基板の端子とを接続する複数の接続配線の配線構造を有する液晶表示装置において、上記各接続配線は、所定の線幅を有するそれぞれ唯一の導電体の単層構造を有する第１及び第２接続部からなり、該第１接続部の長さは、それが属する接続配線の全長に応じて長くなると共に、上記第１接続部は上記第２接続部よりも膜厚が大きく、且つ、これら両膜厚は、上記各接続配線で全抵抗が略同一となるように設定されていることを特徴としている。
【０２０６】
上記の構成において、所定の線幅を有する第１接続部の膜厚は、所定の線幅を有する第２接続部の膜厚より大きいため、第１接続部の単位長さあたりの抵抗を第２接続部の単位長さあたりの抵抗より小さく設計することが容易である。
【０２０７】
一般に各接続配線の抵抗はその全長に比例して大きくなるが、上記の構成によれば、各接続配線の全長に応じて、第２接続部より単位長さあたりの抵抗が小さい第１接続部の長さを長くすることにより、接続配線全体に占める第１接続部の割合を大きくすることができ、全長の異なる接続配線の抵抗を揃えることが容易となる。また、第１接続部、第２接続部共に、唯一の導電体の単層構造であるから、多層構造の場合に比較して、設計、形成共に容易であり、より簡易な構成にて各接続配線の抵抗を揃えることができる。
【０２０８】
これにより、端子毎に接続配線に起因する抵抗の差がなくなるので、信号配線に印加される信号電圧にはムラが生じなくなり、各画素の表示の濃淡が揃い、所望の表示が得られる。それゆえ、画素表示の信頼性が著しく向上する。
【０２０９】
したがって、接続配線の抵抗の均一化が容易に行えるので、端子ピッチを狭めることが可能となる。したがって、小型の安価な回路部材を使用でき、全体としてコストダウンを実現できる。また、接続配線の設計に余裕ができるので、上記基板が複数設けられた１枚のマザーガラスから取り出せる数が増加し、全体としての製造コストを確実に低減できる。
【０２１０】
更に、上記各接続部は、不良パターンの発生を抑えることができるように、所定の範囲内の寸法に制限された線幅を有しているので、線幅の過不足に起因する上記短絡および断線は生じなくなる。接続配線の線幅に過不足が無いので、白黒表示型の液晶セルのように接続配線が直接見える液晶セルであっても、太い配線や線幅が変化することによる接続配線のパターンムラが無く、美観を損ねることを回避できるという効果を併せて奏する。
【０２１１】
本発明に係る基板の製造方法は、以上のように、配線構造を有する基板の製造方法において、所定の線幅を有する複数の接続部を有する接続配線となる第１の導電体をパターニングする工程、上記各接続配線で全抵抗が略同じになるように、第１の導電体の処理と他の導電体のパターニングとの少なくとも一方を行う工程を含むことを特徴としている。
【０２１２】
上記発明によれば、第１の導電体をパターニングすることにより形成された各接続配線は、不良パターンの発生を抑えることができるように所定の範囲内の寸法に制限された線幅を有しているので、線幅の過不足に起因する上記短絡および断線は生じなくなる。
【０２１３】
また、上記複数の接続部によれば、接続配線間で全抵抗が互いに略同じになるように、第１の導電体の処理や第１の導電体以外の他の導電体のパターニングを行うことができる。ここで第１の導電体の処理とは、例えば、エッチング処理やレーザー加熱など、任意の方法を用いることができる。また、第１の導電体の処理や他の導電体のパターニングは、該複数の接続部において、一部の接続部のみに行ってもよいし、接続部毎に異なる処理としてもよい。これにより、各接続配線の抵抗は端子毎に略同じになる。したがって、信号配線に印加される信号電圧にはムラが生じなくなり、所望の信号電圧を各端子に印加することが可能となる。それゆえ、回路動作の信頼性が向上する。
【０２１４】
これにより、接続配線の抵抗の均一化が容易に行えるので、端子ピッチを狭めることが可能となる。この結果、小型の安価な回路部材を使用でき、全体としてコストダウンを実現できる。また、接続配線の設計に余裕ができるので、上記基板が複数設けられた１枚のマザーボードから取り出せる数が増加し、全体としての製造コストを確実に低減できるという効果を併せて奏する。
【０２１５】
本発明に係る液晶表示装置の製造方法は、以上のように、各信号配線と基板の端子とを接続する接続配線の配線構造を有する液晶表示装置の製造方法において、所定の線幅を有する複数の接続部を有する接続配線となる第１の導電体をパターニングする工程、上記各接続配線で全抵抗が略同じになるように、第１の導電体の処理と他の導電体のパターニングとの少なくとも一方を行う工程を含むことを特徴としている。
【０２１６】
上記製造方法によれば、製造した液晶表示装置の各接続配線は、不良パターンの発生を抑えることができるように所定の範囲内の寸法に制限された線幅を有しているので、線幅の過不足に起因する上記短絡および断線は生じなくなる。接続配線の線幅に過不足が無いので、白黒表示型の液晶セルのように接続配線が直接見える液晶セルであっても、太い配線や線幅が変化することによる接続配線のパターンムラが無く、美観を損ねることがない。
【０２１７】
また、上記複数の接続部は、接続配線間で全抵抗が互いに略同じになるように設けられている。これにより、端子毎に接続配線に起因する抵抗の差がなくなるので、信号配線に印加される信号電圧にはムラが生じなくなり、各画素の表示の濃淡が揃い、所望の表示が得られる。それゆえ、画素表示の信頼性が著しく向上する。
【０２１８】
したがって、接続配線の抵抗の均一化が容易に行えるので、端子ピッチを狭めて液晶表示装置を製造することが可能となる。この結果、小型の安価な回路部材を使用でき、全体としてコストダウンを実現できる。また、接続配線の設計に余裕ができるので、上記基板が複数設けられた１枚のマザーガラスから取り出せる数が増加し、全体としての製造コストを確実に低減できるという効果を併せて奏する。
【０２１９】
上記液晶表示装置の製造方法において、上記各接続部の長さは、該接続部が属する接続配線の全長に応じて設定されることが好ましい。
【０２２０】
この場合、接続配線の全長に応じて各接続部の長さが設定されるので、各接続配線における複数の接続部の抵抗の設定を容易に行いながら、液晶表示装置を製造することができるという効果を併せて奏する。
【０２２１】
また、上記液晶表示装置の製造方法において、上記他の導電体は、上記素子側基板に含まれる導電体であることが好ましい。
【０２２２】
この場合、上記他の導電体は、各接続配線における全抵抗を同じようにするために、各接続配線における複数の接続部の抵抗を適宜調整する役割を果たしている。ここで、上記他の導電体を上記素子側基板に含まれる素子の形成に用いられる導電体と同じものとすれば、第２の導電体のパターニングに用いるフォトマスクの変更のみを行うことにより、上記他の導電体のパターニングが行われることとなる。
【０２２３】
これにより、従来の素子側基板の製造工程になんら新しい工程を追加することなく、第２の導電体をパターニングすることにより、各接続配線における複数の接続部の抵抗を調整することができるので、従来の液晶表示装置と変わらないコストで液晶表示装置を製造することができるという効果を併せて奏する。
【０２２４】
更には、上記液晶表示装置の製造方法において、上記第１の導電体と上記他の導電体は、該第１の導電体上に設けた保護膜層を介して、２以上の部分で導通させることが好ましい。
【０２２５】
上記の構成によれば、第１の導電体上に保護膜が設けられるので、他の導電体などのパターニング時において、第１の導電体が腐食して膜厚が薄くなり、第１導電体の抵抗値が大きくなることが防がれる。
【０２２６】
一方、他の導電体は、第１の導電体上の少なくとも２以上の部分で、第１の導電体と他の導電体が導通しているので、上記第１の導電体と電気的な並列接続が確保される。
【０２２７】
これにより、第１の導電体の構造変化を保護膜層で保護しながら、配線抵抗を下げることができるので、安定した抵抗を有する第１の導電体が得られると共に、設計の自由度が向上し、更には、配線抵抗の製造ばらつきをも抑制しながら液晶表示装置を製造することができるという効果を併せて奏する。
【０２２８】
また、本発明に係る液晶表示装置、基板の製造方法、及び液晶表示装置の製造方法において、上記複数の接続配線が、第１及び第２接続部からなり、上記第１接続部の配線構造物が上記第２接続部の配線構造物よりも膜厚が大きいものであって、上記第２接続部の配線群の隙間に、上記第１接続部と少なくとも厚み方向の構造が同じであるダミーパターンを設けることが好ましい。
【０２２９】
上記の発明においては、第１接続部は素子側基板表面に対してそのパターン表面が高いので、液晶層の厚みが薄い。一方、第２接続部は素子側基板表面に対してパターン表面が低いので、液晶層の厚みが厚い。したがって、このままでは、液晶表示装置の第１接続部の近傍と第２接続部の近傍における背景色がそれぞれ異なり、液晶表示装置の美観を損ねることになる。
【０２３０】
そこで、上記の発明によれば、素子側基板表面に対してパターンの高さが低い第２接続部の配線群の隙間に、第１接続部と少なくとも厚み方向の構造が同じであるダミーパターンを更に設けている。これにより、第１接続部のパターン表面の高さと、ダミーパターンを含んだ第２接続部のパターン表面の高さが略等しくなるので、液晶層の厚みの違いにより生じていた色ムラが生じなくなり、液晶表示装置の美観を維持できるという効果を奏する。
【図面の簡単な説明】
【図１】（ａ）〜（ｄ）は、本発明の一実施形態に係る配線構造を有する素子側基板の形成方法をあらわす説明図である。
【図２】図１（ｄ）のａ−ａ’線矢視断面図である。
【図３】（ａ）〜（ｄ）は、本発明の更なる実施形態に係る配線構造を有する素子側基板の形成方法をあらわす説明図である。
【図４】図３（ｄ）のｂ−ｂ’線矢視断面図である。
【図５】（ａ）〜（ｄ）は、本発明の更なる実施形態に係る配線構造を有する素子側基板の形成方法をあらわす説明図である。
【図６】図５（ｄ）のｃ−ｃ’線矢視断面図である。
【図７】（ａ）〜（ｄ）は、本発明の更なる実施形態に係る配線構造を有する素子側基板の形成方法をあらわす説明図である。
【図８】図７（ｄ）のｄ−ｄ’線矢視断面図である。
【図９】従来の液晶セルの構成を示す斜視図である。
【図１０】従来の素子側基板上の１画素を示す斜視図である。
【図１１】（ａ）〜（ｄ）は、従来の素子側基板の形成方法をあらわす説明図である。
【図１２】（ａ）〜（ｄ）は、従来の素子側基板の形成方法をあらわす説明図である。
【図１３】従来の液晶セルをあらわす平面図である。
【図１４】端子ピッチを狭くした従来の液晶セルの平面図である。
【図１５】外形寸法を小さくした従来の液晶セルの平面図である。
【図１６】図１に示した方法により製造した液晶セルをあらわす平面図である。
【図１７】（ａ）乃至（ｄ）は、本発明の更なる実施の形態における、素子側基板を形成する際の各工程をあらわす説明図である。
【図１８】図１７（ｄ）のｅ−ｅ’線矢視断面図である。
【符号の説明】
１    素子側基板
２    対向側基板
３    信号配線
３ａ  下部電極
４    ＭＩＭ素子
５    上部電極
６    画素電極
７    接続配線
７ａ  第１の区間（接続部）
７ｂ  第２の区間（接続部）
８    素子側端子
９    絶縁体
１０    素子側端子電極
１１    回路部材
１２    対向側端子電極
１３    接続配線
１４    対向側電極
１５    回路部材
１６    シール材
１７    偏光板
１８    スルーホール
１９    積層配線
２０    スルーホール
２１    スルーホール
２２    ダミーパターン
【図１】
0004132580.tif 000002
【図２】
0004132580.tif 000003
【図３】
0004132580.tif 000004
【図４】
0004132580.tif 000005
【図５】
0004132580.tif 000006
【図６】
0004132580.tif 000007
【図７】
0004132580.tif 000008
【図８】
0004132580.tif 000009
【図９】
0004132580.tif 000010
【図１０】
0004132580.tif 000011
【図１１】
0004132580.tif 000012
【図１２】
0004132580.tif 000013
【図１３】
0004132580.tif 000014
【図１４】
0004132580.tif 000015
【図１５】
0004132580.tif 000016
【図１６】
0004132580.tif 000017
【図１７】
0004132580.tif 000018
【図１８】
0004132580.tif 000019