(57)【特許請求の範囲】
【請求項１】
半導体基板上に直線状に配置された画像情報を読み取る複数のバイポーラのフォトトランジスタと、前記フォトトランジスタで得られた信号を外部へ読み出すために各フォトトランジスタに、入力端子が接続されたスイッチング素子と、複数の前記スイッチング素子の制御端子を駆動する走査回路と、複数の前記フォトトランジスタを初期状態にするリセット素子とから構成されるリニアイメージセンサにおいて、各々の前記フォトトランジスタのベースのすぐ横の前記半導体基板表面に、ゲート電位が可変で、かつ受けた光の少なくとも一部を透過するゲート電極で覆った受光ＭＯＳダイオードを各々設け、前記受光ＭＯＳダイオードのゲート電極のゲート電位で、前記受光ＭＯＳダイオードの前記半導体基板表面の状態が変化する領域の側部に、前記半導体基板と同じ導電型の前記半導体基板の不純物濃度よりも高い濃度の不純物領域を設け、前記受光ＭＯＳダイオードの前記半導体基板表面を反転状態にして反転領域を形成する時、前記フォトトランジスタの前記ベースを前記反転領域とのみ接続し、
前記受光ＭＯＳダイオードの前記半導体基板表面を反転させた時の反転領域の導電型が前記フォトトランジスタの前記ベースと同じ型の導電型であり、前記フォトトランジスタの光電荷蓄積時には、前記受光ＭＯＳダイオードの前記半導体基板表面を反転状態にして、また画像情報の信号読み出し時には、前記受光ＭＯＳダイオードの前記半導体基板表面を蓄積状態にし、かつその信号読み出しの直後になされる前記フォトトランジスタの前記ベースのリセット時には前記受光ＭＯＳダイオードの前記半導体基板表面を蓄積状態にし、前記ベースを浮遊状態にしながら前記フォトトランジスタのエミッタにリセット電位を印加するリニアイメージセンサ。
【請求項２】
前記受光ＭＯＳダイオードの前記ゲート電極が前記フォトトランジスタの前記ベースの少なくとも一部を、絶縁膜を間に介して覆い、かつ前記受光ＭＯＳダイオードの前記ゲート電極が前記反転領域の側部の前記半導体基板と同じ導電型で半導体基板の不純物濃度よりも高い不純物領域の少なくとも一部を、絶縁膜を間に介して、覆っている請求項１記載のリニアイメージセンサ。
【請求項３】
前記ベースの半導体基板表面の少なくとも一部に、前記ベースと同じ導電型で高い不純物濃度を有する拡散領域が形成されており、前記受光ＭＯＳダイオードの前記ゲート電極が前記拡散領域の少なくとも一部を、絶縁膜を間に介して覆っている請求項１記載のリニアイメージセンサ。
【請求項４】
前記スイッチング素子は前記受光ＭＯＳダイオードが形成される半導体基板の導電型と異なる導電型のウエルに形成されたＭＯＳトランジスタで、かつ前記受光ＭＯＳダイオードの前記ゲート電極と、前記ＭＯＳトランジスタのゲート電極が互いに接続されている請求項３記載のリニアイメージセンサ。
【請求項５】
前記スイッチング素子と前記走査回路がＭＯＳトランジスタから構成されており、かつ前記フォトトランジスタの前記ベースが前記半導体基板と異なる導電型で前記ＭＯＳトランジスタのウエルの形成と同時にできるウエル拡散領域で形成されている請求項１記載のリニアイメージセンサ。
【請求項６】
前記ベースの半導体基板表面の少なくとも一部に前記ウエル拡散領域の導電型と同じ導電型で高い不純物濃度を有する拡散領域が形成されており、前記受光ＭＯＳダイオードの前記ゲート電極が前記拡散領域の少なくとも一部を、絶縁膜を間に介して覆っている請求項５記載のリニアイメージセンサ。
【請求項７】
前記フォトトランジスタのリセットは、前記フォトトランジスタに前記スイッチング素子の入力端子を接続し、前記スイッチング素子の出力端子に前記リセット素子を接続し、前記スイッチング素子と前記リセット素子をON状態にして、初期状態にリセットをする請求項１記載のリニアイメージセンサ。
【請求項８】
前記受光ＭＯＳダイオードのゲート酸化膜に０．７ＭＶ／ｃｍ以上の電界が常時掛かかることのない請求項１記載のリニアイメージセンサ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は画像情報を読み取り電送する、ファクシミリやイメージスキャナに好適なリニアイメージセンサに関する。
【０００２】
【従来の技術】
従来のリニアイメージセンサにおいては、特開昭６１−１２４１７１号公報にあるようなリニアイメージセンサの受光素子が知られている。その構造を図５に示す。図５中の４が分離層で、３がエピタキシャル層でコレクタに、６がベース、９がエミッタになっている。
【０００３】
【発明が解決しようとする課題】
しかしながら、ベース・コレクタ接合部が広いために接合容量も大きく、かつベース領域が浮遊状態になっているため、読み取り画像が明状態から暗状態に変わっても、読み出した信号に前の明状態の信号が残るという残像の問題があり鮮明な画像を得られぬという問題点があった。
【０００４】
【課題を解決するための手段】
上記の問題点を解決するために、本発明は受光素子の一部を光の一部を透過する電極で覆った受光ＭＯＳダイオードとし、光電荷を蓄積する間は受光ＭＯＳダイオードを反転状態で動作させ、発生した光電荷をその反転領域と、フォトトランジスタのベース領域に蓄積し、外部へ読み出した後のリセット時には受光ＭＯＳダイオードを蓄積状態にさせて、外部へ読み出しきれなかった残留電荷をベース領域に移してベース領域の光電荷密度を上げた状態で、エミッタを介しリセットし、残像となる残留電荷を減らした。読み出し時にも受光ＭＯＳダイオードを蓄積状態にすることで、受光ＭＯＳダイオード下に蓄積された光電荷をベース領域に移して、ベース・エミッタ間電圧を大きくする事でフォトトランジスタのバイポーラトランジスタ動作をさせやすくし、前述した特性とは逆の、読み取り画像が暗状態から明状態に変わって時にも、読み出した信号が十分な明状態の信号よりやや低いという立ち上がりの特性を改善した。
【０００５】
また受光ダイオードの反転領域の導電型と、フォトトランジスタのベースの導電型を同じにする事で、単位受光素子を構成する素子数を少なくした。また受光ＭＯＳダイオード下の反転領域に蓄積した光電荷を、複数の受光素子間で均一にかつ確実にフォトトランジスタのベースに転送するために、受光ＭＯＳダイオードのゲート電極が、絶縁膜を介してフォトトランジスタのベースの少なくとも一部を覆うようにした。また、受光素子からの信号を外部へ読み出すスイッチング用のＭＯＳトランジスタを、受光ＭＯＳダイオードが形成される基板の導電型と異なる導電型の基盤上に形成し、ゲート電極を共通にする事で、素子面積を削減した。
【０００６】
また、フォトトランジスタのベースを周辺回路のＣ−ＭＯＳトランジスタのウエルで形成する事により、Ｃ−ＭＯＳ製造工程に追加して形成していたベース工程を削減し、安価なリニアイメージセンサを実現した。
また受光ＭＯＳダイオードのゲート酸化膜に０．７ＭＶ／ｃｍ以上の電界が常時掛からないようにすることで、ゲート酸化膜界面が与える表面再結合電流の影響を安定させた。さらに受光ＭＯＳダイオードの閾値電圧を下げることで、読み出し時でもダイオードは反転状態のまま動作し、空乏化により活発化する酸化膜界面の表面再結合電流を小さくした。
【０００７】
【発明の実施の形態】
本発明の実施の形態例を図面を用いて詳細に説明する。図１（ａ）は本発明の実施の形態を示すリニアイメージセンサの受光素子の断面構造図である。１０１はｎ型シリコン半導体基盤、１０２はその半導体基盤に電位を与えるために形成された不純物濃度の高いｎ型領域、１１２はその金属電極、１０３はバイポーラ・フォトトランジスタのｐ型ベース領域、１１３はその金属電極、１０４はバイポーラ・フォトトランジスタのｎ型エミッタ領域、１１４はその金属電極、１０５は受光ＭＯＳダイオードのゲート電極で、光の少なくとも一部を透過する多結晶シリコン等からできている。１０６は受光ＭＯＳダイオードのゲート電極１０５に負の電位が印加され、ｎ型シリコン半導体基盤１０１の表面が反転状態になった時の反転領域を示し、ｎ型シリコン半導体基盤１０１が、受光ＭＯＳダイオードの基盤領域とフォトトランジスタのコレクタ領域とになる。１０７は遮光膜、１０８は光を透過する透明保護膜、１１０は、フォトトランジスタと受光ＭＯＳダイオードとが形成されている受光素子領域である。次に図１（ｂ）で光が照射された時のようすを説明する。いま原稿画像を読み取る蓄積期間中に受光素子領域１１０に光が照射されると、ｎ型シリコン半導体基盤１０１中で発生した光電荷の正孔は、ベース１０３や反転領域１０６に蓄積される。ここで反転領域１０６が形成されていない場合には、発生した光電荷の正孔の一部は、その受光素子領域１１０中のベース１０３に到達し蓄積されるが、ベース１０３に到達せずに消滅したり、近傍の他の受光素子領域や負の電位の領域へ拡散やドリフトしたりして、結果としてその受光素子領域で発生した光電荷をその受光素子で十分に蓄積できず、外部に読み出す事ができなくなってしまう。受光ＭＯＳダイオード下に反転領域１０６を形成して電荷を蓄積する事により、従来例の広いベース領域を有するフォトトランジスタからなる受光素子と同程度の光電変換効率を得ることができるようになった。次に図１（ｃ）で画像信号を読み出す時の動作と、受光素子を初期状態に戻すリセット時の動作のようすを示す。 蓄積動作の後、読み出しスイッチがＯＮ状態になり外部へ画像信号を読み出すが、その読み出し時には、ゲート電極１０５に正の電圧を印加し、受光ＭＯＳダイオード下のｎ型シリコン半導体基盤１０１の表面を反転状態から蓄積状態にさせて、その前の状態の反転領域１０６に蓄積された光電荷の正孔をベース領域１０３に追いやり、ベース・エミッタ間電圧を大きくする事でフォトトランジスタのバイポーラトランジスタ動作をさせやすくし、その結果として、読み取り画像が暗状態から明状態に変わって時に、読み出した信号が、十分な明状態の信号に比べ、やや小さいという暗から明への立ち上がりの特性を改善した。 外部へ読み出した後、受光素子を初期状態に戻すリセット時には、引き続きゲート電極１０５に正の電位を印加し、受光ＭＯＳダイオード下のｎ型シリコン半導体基盤１０１の表面が蓄積状態を維持するようにする。こうすることによって、外部へ読み出しきれなかった残留電荷をベース領域１０３に移しままでベース領域の光電荷密度を上げた状態で、エミッタ１０４を介しリセット電位にリセットし、残像となる残留電荷���減らした。
【０００８】
また受光ダイオードの反転領域１０６の導電型と、フォトトランジスタのベース１０３の導電型を同じにする事で、単位受光素子を構成する素子数を少なくした。また受光ＭＯＳダイオード下の反転領域１０６に蓄積した光電荷を、確実にフォトトランジスタのベース１０３に転送するために、受光ＭＯＳダイオードのゲート電極１０５が、絶縁膜を介してフォトトランジスタのベースの少なくとも一部を覆うようにした。
【０００９】
図２（ａ）は、本発明の他の実施の形態の断面構造図で、ＭＯＳトランジスタからなるスイッチング素子やリセット素子を含んでいる。図１（ａ）で示した受光素子領域１１０に加え、１０９は遮光用の金属薄膜、１２１はｎ型シリコン半導体基盤１０１と導電型を異にするｐウエル、１２３と１２４はｐウエル１２１中に形成されたスイッチング用ｎチャネルＭＯＳトタンジスタのドレイン領域とソース領域、１２８はそのＭＯＳトランジスタのゲート電極、１２７はドレイン領域１２３からの引き出し電極で前述のエミッタ１０４の金属電極１１４と接続され同電位になっている。１２５と１２６は同じくｐウエル１２１中に形成されたリセット用のｎチャネルＭＯＳトタンジスタのドレイン領域とソース領域、１３０はそのＭＯＳトランジスタのゲート電極、１３１はソース領域１２６からの引き出し電極でリセット電位となるＧｎｄ電位を与える拡散領域１２２と接続されている。この拡散領域１２３はｐウエル１２１と同じ導電型で、ｐウエルにも電位を与えている。前述のスイッチング用ＭＯＳトランジスタのソース領域１２４とリセット用ＭＯＳトランジスタのドレイン領域１２５が金属配線１２９で接続されている。金属配線１２９は受光素子で得られた信号を外部へ読み出す回路へも接続されている。この構成の動作について、回路図の図２（ｂ）とタイミングチャート図２（ｃ）で説明する。受光部で生じた信号を外部へ読み出す為の読み出しスイッチングパルスφＳＷｉを受光ＭＯＳダイオードのゲート電極１０５と、スイッチング用ｎチャネルＭＯＳトランジスタのゲート電極１２８に印加し、信号読み出し期間に信号φＳＩＧとして画像信号を外部へ読み出し、その後スイッチングパルスφＳＷｉのハイ状態の後半のリセット期間にリセットパルスφＲＳＴをリセット用のｎチャネルＭＯＳトタンジスタのゲート１３０に印加し、受光素子を初期化する。再びスイッチングパルスφＳＷｉが印加され、信号φＳＩＧに画像信号として出力されるまでの期間が光電荷蓄積期間となる。このようにする事で、読み出し時およびリセット時に、受光ＭＯＳダイオードのゲート電極１０５と、スイッチング用ｎチャネルＭＯＳトランジスタのゲート電極１２８を接続することができ、光電荷蓄積時には、受光ＭＯＳダイオードのゲート電極１０５と、スイッチング用ｎチャネルＭＯＳトランジスタのゲート電極１２８を、同時に負電位にし、反転領域１０６を形成するとともにスイッチングＭＯＳトランジスタを非導通状態にし、光電荷をベース１０３と反転領域１０６に蓄積することができ、また読み出し時およびリセット時には、受光ＭＯＳダイオードのゲート電極１０５と、スイッチング用ｎチャネルＭＯＳトランジスタのゲート電極１２８を、同時に正電位にし、スイッチング用ｎチャネルＭＯＳトランジスタを導通状態にするとともに、受光ＭＯＳダイオード下の反転領域１０６を蓄積領域に変えて、反転領域１０６に蓄積された光電荷をベース領域１０３に移し、ベース・エミッタ間電圧を高めて読み出しおよびリセットをしやすくする。またこの時、受光ＭＯＳダイオードのゲート電極１０５が、絶縁膜を介してフォトトランジスタのベース領域１０３の少なくとも一部を覆う構造になっているため、反転領域１０６に蓄積した光電荷を、確実にベース領域１０３に移せ、それによって複数の受光素子間で均一な光電変換効率が得られる。以上より受光ＭＯＳダイオードのゲート電極１０５と、スイッチング用ｎチャネルＭＯＳトランジスタのゲート電極１２８とを同一の走査回路で制御でき、リニアイメージセンサの回路を構成する素子数を低減できた。すなわち、受光素子からの信号を外部へ読み出すスイッチング用のＭＯＳトランジスタを、受光ＭＯＳダイオードが形成される基板の導電型と異なる導電型の基盤上に形成し、ゲート電極を共通にする事で、回路規模を小さく抑えるとともに、複数の受光素子間で均一な光電変換効率を得た。なお、リセット動作は、読み出しが終わった後に、スイッチング用のＭＯＳトランジスタを導通状態にさせたままにして、リセット用ＭＯＳトランジスタを、読み出し時の非道通状態から、導通状態にして、リセット電位を、リセット用ＭＯＳトランジスタ、およびスイッチング用ＭＯＳトランジスタを介し、フォトトランジスタのエミッタ１０２に印加することでなされる。便宜上、ｎ型シリコン半導体基盤１０１を用いて説明したが、ｐ型シリコン半導体基盤でもよい。また受光ＭＯＳダイオードのゲート電極１０５には多結晶シリコンを用いたがＩＴＯ等の透明導電薄膜でも良い。
【００１０】
図３は、本発明の更に他の実施の形態の断面構造図で、ＭＯＳトランジスタからなるスイッチング素子やリセット素子を含んでおり、図１（ａ）および図２（ａ）のベース１０３を、Ｃ−ＭＯＳトランジスタに使われるｐウエル１２１と同時に形成したｐウエルベース１２１ｂで置き換え、かつそのｐウエルベース表面の少なくとも一部にウエル拡散領域の導電型と同じ導電型で濃い不純物濃度を有する拡散領域１２１ｃを設けた受光素子を用いている。このようにフォトトランジスタのベースを周辺回路のＣ−ＭＯＳトランジスタのウエル等と同時に形成する事により、Ｃ−ＭＯＳ製造工程に追加して形成していたベース工程を削減し、安価なリニアイメージセンサを実現する効果がある。拡散領域１２１ｃをｐウエルベース１２１ｂで置き換えるように、拡散領域１２１ｃを省いてもよいが、拡散領域１２１ｃが図３に示すようにあったほうが温度特性等で良好な性能となる。
【００１１】
動作方法は図２（ｂ）および図２（ｃ）に準ずる。
ここまでは、受光ダイオードのゲート電極１０５の電位により生ずるその下部のシリコン表面の反転状態もしくは蓄積状態の二つの状態で説明したが、受光ダイオードを形成するＭＯＳダイオードのゲート絶縁膜の電界強度や閾値をかえることで動作電圧や動作温度にたいしてより安定な動作を実現できた。
受光ダイオードの反転領域１０６と上に形成される絶縁膜の界面で発生する表面再結合は、蓄えられた光電荷量に影響し、光電特性の不安定要因となる。受光ダイオードのｎ型シリコン半導体基盤１０１とゲート電極１０５の間の絶縁膜膜厚を８００オングストローム以上とし、ゲート電極１０５とｎ型シリコン半導体基盤１０１の間の電圧は最大５．５Ｖとした。これにより絶縁膜中の最大電界強度は０．７ＭＶ／ｃｍ以下となり、膜中に流れる電荷量は抑制され、表面再結合の増加を抑制できる。また、ｎ型シリコン半導体基盤１０１の表面に適度にｐ型不純物を導入することにより、読み出し及びリセット時でも受光ＭＯＳダイオード下に反転領域１０６を形成されるようにした。ｎ型シリコン半導体基盤１０１表面は常に反転領域１０６が存在し、空乏中に起きる表面再結合の活発化を抑制できる。表面再結合を抑制安定化させることにより、結果的に安定した光電特性を得られた。
【００１２】
図４は本発明の実施の形態を示すブロック図で、複数のフォトトランジスタから成る受光素子アレイと複数のスイッチング素子から成るアナログ・スイッチ・アレイと走査回路となるシフト・レジスタおよびシフト・レジスタを駆動する走査入力回路とクロック・バッファそして、走査回路の出力信号および受光素子で得られた画像信号とを出力する出力回路からなる。
【００１３】
【発明の効果】
以上のように、本発明を用いる事により、読み出し後のフォトトランジスタのベース領域に残留する電荷が低減し、残像特性が改善した。
また、本発明を用いる事により、残像特性を改善しかつ、光電変換効率を維持できた。
【００１４】
また、本発明を用いる事により、ベース・コレクタ間容量が低減でき、信号電荷を読み出しやすくなり、暗状態から明状態に変わった時の立ち上がり特性も改善できた。
また、本発明を用いる事により、複数の受光素子間の光電変換効率の均一性を向上する事ができた。
【００１５】
また、本発明を用いる事により、走査回路の素子数を低減でき、安価なリニアイメージセンサを実現できた。
また、本発明を用いる事により、Ｃ−ＭＯＳ製造工程に追加して形成していたベース工程を削減でき、安価なリニアイメージセンサを実現できた。
【図面の簡単な説明】
【図１】（ａ）は本発明のリニアイメージセンサの受光素子の断面構造図である。
（ｂ）は本発明のリニアイメージセンサの受光素子の光電荷蓄積時の断面構造図である。
（ｃ）は本発明のリニアイメージセンサの受光素子の読み出し及びリセット時の断面構造図である。
【図２】（ａ）は本発明のリニアイメージセンサの受光素子とスイッチング素子の断面構造図である。
（ｂ）は本発明のリニアイメージセンサの受光素子とスイッチング素子の回路図である。
（ｃ）は本発明のリニアイメージセンサの受光素子とスイッチング素子のタイミングチャートである。
【図３】本発明の更に他の実施の形態のリニアイメージセンサでｐウエルベースの受光素子とスイッチング素子の断面構造図である。
【図４】本発明のリニアイメージセンサのブロック図である。
【図５】従来のリニアイメージセンサの受光素子の断面構造図である。
【符号の説明】
１０１…ｎ型シリコン半導体基盤
１０２…不純物濃度の高いｎ型領域
１０３…バイポーラ・フォトトランジスタのｐ型ベース領域
１０４…バイポーラ・フォトトランジスタのｎ型エミッタ領域
１０５…受光ＭＯＳダイオードのゲート電極
１０６…反転領域
１０７…遮光膜
１０８…透明保護膜
１１０…受光素子領域
１２１…ｐウエル
１２１ｂ…ｐウエルベース
１２１ｃ…ｐウエルと同じ導電型で濃い不純物濃度の拡散領域
１２３…スイッチング用ｎチャネルＭＯＳトタンジスタのドレイン領域
１２４…スイッチング用ｎチャネルＭＯＳトタンジスタのソース領域
１２８…スイッチング用ｎチャネルＭＯＳトランジスタのゲート電極
１２５…リセット用ｎチャネルＭＯＳトタンジスタのドレイン領域
１２６…リセット用ｎチャネルＭＯＳトタンジスタのソース領域
１３０…リセット用ｎチャネルＭＯＳトランジスタのゲート電極
【図１】
0004036956.tif 000002
【図２】
0004036956.tif 000003
【図３】
0004036956.tif 000004
【図４】
0004036956.tif 000005
【図５】
0004036956.tif 000006