(57)【特許請求の範囲】
【請求項１】
磁気記録チャネルにおいて、磁気データ記憶媒体に記録するために、予め定められた最小０ランレングス（ｄ）および予め定められた最大０ランレングス（ｋ）に従って３２ビットデジタルデータワードのシーケンスを３３ビットコードワードのシーケンスに符号化するための方法であって、
現在の３２ビットデジタルデータワードを８個の４ビットデータサブワードに分割するステップと、
８個の４ビットサブワードのうちのいずれかがコード違反として完全に０ばかりで構成されていないかどうかを判定するステップと、
８個のコードサブワードを形成することにより前記現在の３２ビットデジタルデータワードに対応する３３ビットコードワードを生成するステップとを含み、第１のコードサブワードには予め定められた場所において第１の制御ビットとして５番目のビットが設けられ、コード違反を含まない各データサブワードは変化させられずにコードサブワードにマッピングされ、コード違反を含むことがわかったデータサブワードはいずれも５番目の制御ビットと前記コードワードの他の予め規定されたビット位置とにより識別され、前記３３ビットコードワードが６を超えない最大０ランレングス（ｋ）を有するようにする、方法。
【請求項２】
前記５番目のビットは前記第１のコードサブワードの最下位ビット位置に位置付けられる、請求項１に記載の方法。
【請求項３】
前記第１の制御ビットは、前記データサブワードのすべてがコード違反を含まないことが判定された場合に１に設定される、請求項１に記載の方法。
【請求項４】
１個のデータサブワードがコード違反を含むと判定され、前記方法は、前記第１の制御ビットを第１の論理状態に設定し、かつ前記第１のコードサブワード内の規定された第２の制御ビットを第２の論理状態に設定するステップと、前記第１のコードサブワードの残りの３つのビットを用いて前記コード違反を含む前記１個のデータサブワードを識別するステップと、本来前記第１のコードサブワードにマッピングするデータサブワードを、コード違反がない場合に、前記コード違反を有する前記データサブワードが本来マッピングされるべきコードサブワードに再配置するステップとをさらに含む、請求項１に記載の方法。
【請求項５】
２個のデータサブワードが各々コード違反を含むと判定され、前記方法は前記第１の制御ビットと前記第１のコードサブワードの第２の制御ビットとを第１の論理状態に設定するステップと、第２のコードサブワード内の第３の制御ビットを第２の論理状態に設定するステップと、前記第１のコードサブワードの残りの３つのビットを、第１の予め定められた範囲のデータサブワード内のコード違反を含む前記２個のデータサブワードの内の一方を識別するよう設定するステップと、前記第２のコードサブワードの残りの３つのビットを、第２の予め定められた範囲のデータサブワード内のコード違反を含む前記２個のデータサブワードの他方を識別するように設定するステップと、本来前記第１のコードサブワードにマッピングするデータサブワードを、前記第１のコードサブワードによりコード違反を含んでいることを識別される前記データコードサブワードを本来受けるコードサブワードに再配置するステップと、本来前記第２のコードサブワードにマッピングするデータサブワードを、前記第２のコードサブワードによりコード違反を含んでいることが識別される前記データコードサブワードを本来受けるコードサブワードに再配置するステップとをさらに含む、請求項１に記載の方法。
【請求項６】
前記第１の論理状態は論理０であり、前記第２の論理状態は論理１である、請求項４に記載の方法。
【請求項７】
前記第１の論理状態は論理０であり、前記第２の論理状態は論理１である、請求項５に記載の方法。
【請求項８】
８ビットフラグを生成するステップをさらに含み、前記フラグの各ビット位置はコード違反を有するサブワードを識別し、３３ビットコードワードを生成する前記ステップは、前記３２ビットデジタルデータワード内に３個以上のコード違反が存在することがわかった場合に中に前記８ビットフラグを埋込むステップを含む、請求項１に記載の方法。
【請求項９】
前記第１のコードサブワード、第２のコードサブワードおよび第３のコードサブワードは前記８ビットフラグが書込まれる予め定められたビット位置を有する、請求項８に記載の方法。
【請求項１０】
前記磁気記録チャネルのタイミングループのために最大タイミング情報をもたらすため、第４のコードサブワードがすべてが１のパターンに書込まれる、請求項９に記載の方法。
【請求項１１】
前記第１のコードサブワードは前記３３ビットコードワード内の中央に位置付けられる、請求項１に記載の方法。
【請求項１２】
一連の３２ビットユーザデジタルデータワードを符号化するため部分応答サンプリングデータ検出チャネルにおいて用いるための（ｄ＝０，ｋ＝６）率３２／３３チャネルコードを生成するための方法であって、
各３２ビットユーザデータワードを８個の４ビットデータニブルに分割するステップと、
前記データニブルのいずれかが０ばかりを含んでいないかどうかを判定するステップと、
前記データニブルのいずれも０ばかりを含んでいない場合、前記８個の４ビットデータニブルを７個の４ビットコードニブルと１個の５ビットコードサブワードとにマッピングするステップと、前記コードサブワードの５番目のビットを１に設定するステップとを含み、
前記データニブルのいずれかが０ばかりを含んでいる場合、少なくとも前記５ビットコードサブワード内にコード違反の場所を埋込むステップと、本来前記サブワードにマッピングするデータニブルを、コード違反を有すると判定される前記データニブルを本来受けるコードニブルにマッピングするステップとを含む、方法。
【請求項１３】
前記データ検出チャネルはマルチチャネルデジタルリニアテープ記録システム内に含まれる、請求項１２に記載の方法。
【請求項１４】
一連のユーザデジタルデータビットを符号化するため部分応答サンプリングデータ検出チャネルのための（ｄ＝０，ｋ＝６）率３２／３３チャネルコードを生成するための方法であって、
３２ビットユーザデータワードのシーケンスを形成するステップと、
各３２ビットユーザデータワードを８個の４ビットデータニブルに分割するステップと、
前記データニブルのいずれかが０ばかりを含んでいないかどうかを判定するステップと、
いずれのデータニブルも０ばかりを含んでいないことがわかった場合、前記８個の４ビットデータニブルを７個の４ビットコードニブルと１個の５ビットコードサブワードとにマッピングするステップと、前記コードサブワードの、その５番目のビット位置を含む、第１の制御ビットを１に設定するステップと、さもなければ
１個のデータニブルがコード違反として０ばかりを含んでいると判定される場合、少なくとも前記５ビットコードサブワード内に前記コード違反の場所を埋込むステップと、本来前記５ビットコードサブワードにマッピングするデータニブルを、コード違反を有すると判定される前記データニブルを本来受けるコードニブルにマッピングするステップと、さもなければ
２個のデータニブルが０ばかりを含んでいると判定される場合、前記第１の制御ビットを０に設定するステップと、前記コードサブワードの第２の制御ビットを０に設定するステップと、第２のコードサブワード内の第３の制御ビットを１に設定するステップと、前記第１のコードサブワードの残りの３つのビットを、第１の予め定められた範囲のデータニブル内の０ばかりを含む前記２個のデータニブルのうちの一方を識別するよう設定するステップと、前記第２のコードサブワードの残りの３つのビットを、第２の予め定められた範囲のデータニブル内の０ばかりを含む前記２個のデータニブルのうちの他方を識別するように設定するステップと、本来前記第１のコードサブワードにマッピングするデータニブルを、前記第１のコードサブワードにより０ばかりを含んでいることが識別される前記データニブルを本来受けるコードサブワードに再配置するステップと、本来前記第２のコードサブワードにマッピングするデータニブルを、前記第２のコードサブワードにより０ばかりを含んでいることを識別される前記データニブルを本来受けるコードサブワードに再配置するステップと、さもなければ
３個以上のデータニブルが０ばかりを含んでいると判定される場合、８ビットフラグを生成するステップとを含み、前記フラグの各ビット位置は０ばかりを含んでいると判定されるデータニブルを識別しており、さらに、前記８ビットフラグを前記第１のコードサブワード、前記第２のコードサブワードおよび第３のコードサブワードに規定される予め定められた制御ビット位置に書込むステップを含む、方法。
【請求項１５】
３個以上のデータニブルが０ばかりを含んでいると判定される場合、結果生じるステップはまた、前記部分応答サンプリングデータ検出チャネル内のタイミングループのための最大タイミング情報をもたらすために第４のコードサブワードをすべて１に書込むステップを含む、請求項１４に記載の方法。
【請求項１６】
前記部分応答サンプリングデータ検出チャネルはマルチチャネルリニアデジタル磁気テープ記録／再生システム内にある、請求項１４に記載の方法。
【請求項１７】
ホスト演算システムへのインターフェイスと、３２ビット以上の予め定められたデータワードサイズを有するブロックバッファメモリと、制御マイクロプロセッサと、前記予め定められたデータワードサイズを有するシステムバスとを有するマルチチャネル磁気記録システムのための変調エンコーダであって、
前記変調エンコーダは、前記予め定められたデータワードサイズに対応する入来ユーザデータワードサイズを有し、前記予め定められたデータワードサイズに１ビットを加えたものに等しい出力コードワードサイズを有しており、前記変調エンコーダは各入来ユーザデータワードを、最小０ランレングスが０に等しく（ｄ＝０）最大０ランレングスが６に等しい（ｋ＝６）対応するコードワードに符号化する、変調エンコーダ。
【請求項１８】
各ユーザデータワードを整数個の４ビットデータニブルに分割するための第１の手段と、
前記第１の手段に応答して、前記データニブルのいずれかが０ばかりを含んでいないかどうかを判定するための第２の手段と、
前記第２の手段に応答して、０ばかりを含むデータニブルが１個もない場合には前記整数個の４ビットデータニブルをその整数から１を引いた数の４ビットコードニブルと１個の５ビットコードサブワードとにマッピングし、かつ前記コードサブワードの５番目のビットを１に設定し、０ばかりを含むデータニブルが存在する場合には０ばかりを含む前記データニブルの場所を少なくとも前記５ビットのコードサブワードにマッピングし、かつ本来前記５ビットコードサブワードにマッピングするデータニブルを、コード違反を有すると判定される前記データニブルを本来受けるコードニブルにマッピングし、かつ前記５ビットコードサブワードの前記５番目のビットを０に設定するための第３の手段とを含む、請求項１７に記載の変調エンコーダ。
【請求項１９】
前記予め定められたデータワードサイズは３２ビットである、請求項１７に記載の変調エンコーダ。
【請求項２０】
前記予め定められたデータワードサイズは６４ビットである、請求項１７に記載の変調エンコーダ。
【請求項２１】
前記マルチチャネル磁気記録システムは１２チャネルリニアデジタルテープ記録および再生システムを含む、請求項１７に記載の変調エンコーダ。
【発明の詳細な説明】
【０００１】
【発明の概要】
この発明は変調コード、方法および変調符号化／復号化装置に関する。より特定的には、この発明は最大ランレングスが小さく（たとえばｋ＝６）、エラー伝搬特性が最適化され、デジタルリニア磁気テープ記録および再生システムなどの磁気記録システム内で簡単に実現される率の高いランレングス限定変調コードに関する。
【０００２】
【発明の背景】
変調コードは、符号化され記録される特定のユーザ情報のデータパターンを考慮して、データトラック内の磁束遷移のより均一な分布を達成するために磁気記録チャネル内で用いられてきた。特に、ランレングス限定（ＲＬＬ）変調コードが、部分応答最尤度サンプリング検出（ＰＲＭＬ）データ記録および再生チャネル、決定フィードバック等化（ＤＦＥ）検出チャネルならびに固定遅延ツリー検索（ＦＤＴＳ）検出チャネルにおいて用いられてきた。
【０００３】
磁気データ記憶チャネルのための関心のある標準的部分応答ターゲットには、（１−Ｄ）ダイ−コードターゲット、ＰＲ４（１−Ｄ2）ターゲット、ＥＰＲ４（１＋Ｄ−Ｄ2−Ｄ3）ターゲットおよびＥ2ＰＲ４ターゲットが含まれている。ここでＤはユニット遅延演算子を表わす。（１−Ｄ）（１＋Ｄ）Nの形の標準的ターゲットの欠点の１つは、これが磁気チャネルに対する近似的な一致にすぎないことであるが、しかしこれは比較的容易に実現され、これがナイキストサンプリング周波数においてスペクトルナルを示す。磁気記録チャネルに有用である他のターゲットには最小平均二乗誤差（ＭＭＳＥ）タイプのターゲットが含まれる。新しい階層の固定部分応答ターゲットについては、「ＰＲＭＬサンプルデータ検出チャネルにおける新しい階層の固定部分応答ターゲットを用いたディスクドライブ」（“Disk Drive Using New Class of Fixed Partial Response Targets in a PRML Sampled Data Detection Channel”）（クウォンタム（Quantum）事件番号Ｑ９８−１０４０−ＵＳ１）と題された１９９８年３月４日出願のフィッシャー（Fisher）他による同時従属の米国特許出願連続番号第 号に記載され、その開示はここに引用により援用される。
【０００４】
従来、ＰＲＭＬサンプリングデータ検出システムにおいて、磁気記録媒体から再生されるユーザデータの「最尤度」検出を達成するのに、ビタビ検出器が用いられる。たとえば、８状態トレリス（公称ＥＰＲ４ターゲット）を有するビタビ検出器は一般的に、反復法を用いて検出器トレリスのさまざまな分岐に沿った最尤度経路またはルートを定める。「最尤度」とは概して、最小平均二乗誤差を生じるトレリスを通る特定の経路のことを意味する。
【０００５】
ＰＲＭＬデータ記録および再生チャネルのための変調コードは、確かで信頼性のおけるデータサンプリングを達成し、かつ記録／再生プロセスにおいてエラーにより壊される情報の範囲を限定するのに望ましい、または必要となる、ある特定の所望の信号再生条件を課するよう選択されるが、これはコード化されたデータストリームに何らかの付加的なオーバヘッド情報が追加されるという犠牲を払ってなされる。付加的なオーバヘッド情報の量は変調コードの「率」または効率に直接関連する。変調コードにより加えられたオーバヘッド情報が少なければ少ないほど、コードの率または効率が高くなる。効率が向上するにつれ、変調コードが必要とするオーバヘッド情報により消費される記憶空間が少なくなる。
【０００６】
特定の変調コードの「率」はコード化された出力データストリームにおける符号化されていないビットの符号化されたビットに対する比として規定される。たとえば、率２／３コードでは２ユーザビットが３コードビットに変換され、その効率は０．６６７にすぎず、これは低い率と考えられている。率８／９変調コードは０．８８９のより高い効率を有する。率は効率が１に近づくにつれ増加するといわれており、効率が０．８８９を超える変調コードは「率の高い」コードと呼ばれる。
【０００７】
率１６／１７（＝０．９４１）変調コードでは、標準の率８／９変調コードに対して記録密度において概算６パーセント（６％）の増加が達成される。率１６／１７変調コードにより率の増加が実現できたことは、磁気記録媒体（ディスクまたはテープ）に記録される各コードビットが、率８／９変調コードによる類似のコードビット内に含まれているよりも約６％多くユーザデータ情報を含んでいることを意味する。率１６／１７変調コードの一例は、「磁気記録チャネルのための率１６／１７（Ｄ＝０，Ｇ＝６／Ｉ＝７）変調コード」（“Rate 16/17（D=0, G=6/I=7） Modulation Code for a Magnetic Recording Channel”）と題された、同一出願人に譲渡される、フィッツパトリック（Fitzpatrick）他への米国特許第５，６３５，９３３号に挙げられており、その開示はここに引用により援用される。率１６／１７変調コードの別の例は、「３−ウェイバイトインタリーブＥＣＣを備えるビットインタリーブ率１６／１７変調コード」（“Bit-Interleaved Rate 16/17 Modulation Code with Three-Way Byte-Interleaved ECC”）と題された、フィッシャー他による１９９５年８月２４日出願の、同一出願人に譲渡される米国特許出願連続番号第０８／５１８，９４５号であって現在の米国特許第 号に記載され、その開示はここに引用により援用される。
【０００８】
率２４／２５変調コードの一例は、「ＰＲＭＬ記録チャネル用率２４／２５変調コード」（“Rate 24/25 Modulation Code for PRML Recording Channels”）と題されたフィッシャー他による１９９６年１２月３１日出願の、同一出願人に譲渡される米国特許出願連続番号第０８／７４４，４１２号であって現在の米国特許第 号に記載されており、その開示はここに引用により援用される。「高い率のランレングス限定コードの組合せ構成」（“Combinatorial Construction of High Rate Runlength-limited Codes”IEEE Proceedings of Globecom, 1996. p.343-347）と題されたWijngaardenおよびImminkによる論文では、高い率の変調コードを構成するための技術が記述される。この論文では、率１６／１７（ｄ＝０，ｋ＝４）コードおよび率１６／１７（ｄ＝０，ｋ＝６）コードを含む例を説明している。非常に高い率の変調コードを採用するにあたって生じる問題点は、符号化および復号化プロセスの実用的なハードウェア実装を行なうのに通常、かなりの複雑さが必要となることである。
【０００９】
複雑さが増すことはマルチチャネルリニアデジタル磁気テープ記録の例に表わされる。テープ記録が硬いディスクによる記録と異なる点は、動く記録テープが比較的に非常に低い質量を有し、瞬時テープ速度においてかなり変動しやすいことである。一方、回転スピンドルに装着された１つ以上の硬い記録ディスクは、かなりの角運動量を示し、これは角速度の瞬時の変化を妨げる。
【００１０】
いくつかの状況がテープ速度差に寄与することがわかっている。繰出または巻取リールへのテープの偏心スプーリングの結果、テープがその偏って載置されるスプールまたはパンケーキから供給されるにつれ繰返され得る速度変動が生じることがある。リールまたはテープ案内経路の他の要素の欠陥もまた、テープ差動速度に寄与し得る。さらに、たとえば比較的乾いたまたは湿気のない環境においてスプーリングされ、後にある期間湿気の高い環境において保管されていたテープは、水分の吸収によって圧迫された状態で膨張し、これにより予測のできない挙動を生じ、テープがスプールから供給されるにつれ急な速度差を生じる。
【００１１】
テープ速度における変動の結果、記録データの周波数が速度変化により変調される。テープに記録されたビットを検出する上で、ＰＲＭＬサンプリングデータ検出チャネルにおいて一般的に用いられるように、位相同期ループを用いていかなる周波数変動をも追跡し、これによって非常に高い記録密度において記録されたビットの信頼性の高い検出を可能にする。位相同期ループが良好に動作することを確実にするため、頻繁に位相エラー情報をもたらすことが重要である。考慮されるように、書込前置増幅器への入力（プリコーダの出力）において１は書込電流のある極性、たとえば正に対応し、０は書込電流の逆極性、たとえば負に対応する。１が０の後に続くか、または０が１の後に続く場合はいつでも、磁化の逆転が磁気媒体に書込まれ、ほぼローレンツ関数（Lorentzian function）のような形をしたベル形パルスが再生中に感知される波形に生じる。再生中に必要であるタイミングおよび利得情報を頻繁にもたらすために、磁束遷移のない状態が長い間続くことと長い間連続して磁束遷移が続くこととが避けられる。この目的は従来、ランレングスにより１／（１＋Ｄ2）プリコーダの入力におけるビットを限定することにより達成される。ここでＤはユニット遅延演算子である。
【００１２】
ＰＲＭＬサンプリング磁気テープ記録チャネルのための変調コードにおいて、たとえば、再生中に記録された波形を適度に正確にサンプリングすることを確実にするため許容可能なタイミング情報をもたらすように最大ランレングス制約の大きさを定めることが望ましい。変調コードが許容する連続した０のビットの最大数は「ｋ」制約と称され、コードが許容する１のビットの間の０のビットの最小数は「ｄ」制約と称される。
【００１３】
磁気テープのトラックに書込まれる情報はまず記録の前に変調符号化される。検出プロセスにおいて、アナログ再生信号は上述のビタビ検出器プロセス（または決定フィードバック等化器または固定遅延ツリー検索検出器などの類似の装置）を用いて変調コード化ビットに変換される。コード化ビットは変調デコーダを通過することにより情報ビットに復号化される。検出プロセスにおいてエラーが生じた場合、そのエラーは変調デコーダを通過する際にさらに数多くのエラーに伝搬され得る。変調コードの望ましい特徴の１つは、可能な限りエラーの伝搬を制限または限定することである。エラー伝搬を記録された情報の少量に留めることにより、典型的にドライブシステムレベルにおいて適用される後のブロックエラー修正プロセスを望ましい態様で助けることになる。
【００１４】
磁気記憶システムは典型的に、ブロックメモリおよび組込まれた制御マイクロプロセッサを含む。現在、データ記憶システム内でデータ転送を扱うのに用いられるブロックメモリアレイおよび制御マイクロプロセッサは３２または６４ビット幅バスアーキテクチャに基づいている。この結果、メモリアレイおよびマイクロプロセッサのデータの基本単位（データワード）は３２（または６４）ビットである。そのため、記録チャネルをブロックメモリおよび制御マイクロプロセッサとインターフェイスする回路の複雑さを制限するために、ブロックメモリアレイおよび制御マイクロプロセッサのバス幅に一致する高い率の変調コードをもたらすことが望ましい。
【００１５】
このため、これまで、前述の要件を満たしかつ先行技術の取組みに関連する問題を解決する、磁気記録チャネルのための非常に高い率の変調コードの必要が未解決のまま残されていた。
【００１６】
【目的を伴うこの発明の概要】
この発明の概括的な目的は、先行技術の限界および欠点を克服する態様および形で磁気記録チャネルにおいて用いるための、エラー伝搬が最適化された率３２／３３（ｄ＝０，ｋ＝６）ランレングス限定変調コードを提供することである。
【００１７】
この発明の別の目的は、先行技術の取組みの限界を克服する態様で、検出されるデータの信頼性を損うことなく非常に高いコード速度を達成する実用的な率３２／３３変調コードおよび実現例を提供することである。
【００１８】
この発明のさらなる目的は、最小０ランレングスおよび最大０ランレングスを含む予め定められた変調コーディング制約と一致する態様で、かつエラー伝搬を有効に制限する態様で、３２ビットデータワードを３３ビットコードワードに符号化するための簡略化された信頼性の高い符号化および復号化方法を提供することである。
【００１９】
この発明の原理および局面によれば、一連のユーザデジタルデータビットを符号化するために、マルチチャネルリニアデジタル磁気テープ記録／再生チャネルなどの部分応答サンプリングデータ検出チャネルにおいて用いるための（ｄ＝０，ｋ＝６）率３２／３３チャネルコードを生成するための方法が提供される。この方法は最も好ましくは、
３２ビットユーザデータワードのシーケンスを形成するステップと、
各３２ビットユーザデータワードを８個の４ビットデータニブルに分割するステップと、
いずれかのデータニブルが０ばかりを含んでいないかどうかを判定するステップと、
０ばかりを含むデータニブルが見つからなかった場合、８個の４ビットデータニブルを７個の４ビットコードニブルおよび１個の５ビットコードサブワードにマッピングするステップと、コードサブワードの５番目のビット位置を含むコードサブワードの第１の制御ビットを１に設定するステップとを含むか、または
１個のデータニブルがコード違反として０ばかりを含んでいると判定される場合、少なくとも５ビットコードサブワード内にコード違反の場所を埋込むステップと、本来５ビットコードサブワードにマッピングするデータニブルを、本来、コード違反を有すると判定されるデータニブルを受けるコードニブルにマッピングするステップとを含むか、または
２個のデータニブルが０ばかりを含むと判定される場合、第１の制御ビットを０に設定するステップと、コードサブワードの第２の制御ビットを０に設定するステップと、第２のコードサブワード内の第３の制御ビットを１に設定するステップと、第１のコードサブワードの残りの３つのビットを、第１の予め定められた範囲のデータニブル内の０ばかりを含む２個のデータニブルのうちの一方を識別するよう設定するステップと、第２のコードサブワードの残りの３つのビットを、第２の予め定められた範囲のデータニブル内の０ばかりを含む２個のデータニブルのうちの他方を識別するよう設定するステップと、本来第１のコードサブワードにマッピングするデータニブルを、０ばかりを含んでいることを第１のコードサブワードによって識別されるデータニブルを本来受けるコードサブワードに再配置するステップと、本来第２のコードサブワードにマッピングするデータニブルを、０ばかりを含んでいることを第２のコードサブワードにより識別されるデータニブルを本来受けるコードサブワードに再配置するステップとを含むか、または
３個以上のデータニブルが０ばかりを含んでいることが判定される場合、８ビットフラグを生成するステップとを含み、フラグの各ビット位置は、０ばかりを含んでいると判定されるデータニブルを識別しており、さらに、８ビットフラグを、第１のコードサブワード、第２のコードサブワードおよび第３のコードサブワードにおいて規定される予め定められた制御ビット位置に書込むステップを含む。このステップはまた、磁気記録チャネルのタイミングループのための最大タイミング情報をもたらすため、第４のコードサブワードをすべて１に書込むステップを含んでもよい。
【００２０】
説明した変調符号化方法に一致して動作する変調エンコーダおよび変調デコーダもこの発明の一部分を形成している。
【００２１】
この発明のこれらおよび他の目的、利点、局面および特徴は、添付の図面に関連して示される好ましい実施例の以下の詳細な説明を考慮することからより完全に理解されるであろう。
【００２２】
【好ましい実施例の詳細な説明】
上記のように変調コードの目的の１つは、不動の記録ヘッド構造にわたって線形に動くテープなどの磁気記憶媒体上に記録されるユーザ情報を検出プロセスのために確実に最適化することである。テープ記録および再生システム１０の関係のある部分は図１に示される。図において、マルチチャネルリニアテープ記録システム１０は、高密度のデジタル磁気記録および再生を可能にする所望の残留磁気および飽和保持力特性を有する半インチ（約１．２６ｃｍ）の磁気記録テープなどの相対的に動く磁気記録テープ１２上に形成される複数の並列磁気記録トラックｔに同時に書込み、かつチェック読出する。マルチチャネル磁気記録ヘッド構造１４はさまざまな有用な実現例の１つに従うものであってもよい。ある例示的な構成では、記録ヘッド構造１４はたとえば、少なくとも２４個の磁気書込要素を含み、２４個の磁気読出要素が２つの横の列に交互に配置され、ヘッド構造１４にわたってのテープの順方向および逆方向の移動の両方において１２個の書込要素の後に１２個の読出要素が続くようにしてもよい。代替の構成では、１２個の中央に位置付けられた読出要素の片側に１２個の書込要素が設けられ、読出要素の他方の側にも１２個の書込要素が設けられ、順方向および逆方向の両方においてヘッド構造１４にわたってテープが動く間、１２個のデータトラックに対して同時に書込および書込チェックがなされるようにしてもよい。さらなる代替の構成では、１２個の中央に位置付けられた書込要素の一方の側に１２個の読出要素が設けられ、書込要素の他方の側にも１２個の読出要素が設けられ、順方向および逆方向のテープの移動の間に１２個のデータトラックに対して同時に書込および読出がなされるようにしてもよい。図１の双方向矢印はテープ１２の双方向移動を示し、これに隣接するΔｖ記号は、上に説明したもののうち１つまたは複数の影響により生じる望ましくない差動テープ速度が存在することを示す。
【００２３】
内部システムバス５０はインターフェイス構造５２とブロックバッファメモリ５４とを相互接続する。組込まれた制御マイクロプロセッサ５６は、テープ移動および横方向ヘッド位置付け機能（ここではさらに説明しない）を含むテープシステム１０のさまざまな機能を制御する。マイクロプロセッサ５６はまた、インターフェイス５２およびバッファメモリ５４に対するユーザ情報の流れを制御する。図１には１つのマイクロプロセッサ５６が示したが、当業者は、システム１０の制御機能をいくつかの組込まれたマイクロプロセッサまたはデジタル信号プロセッサなどに分配してもよいことを理解されるであろう。バス５０は３２または６４ビットバス幅などの予め定められたワードサイズを有する。現在、３２ビット幅が好まれており、インターフェイス５２、バッファメモリ５４およびマイクロプロセッサ５６はバスビット幅（たとえば３２ビット）に適合するよう設計されており、それによってどんな内部バスインターフェイスの複雑さまたは「グルー」（glue）論理をも最小限にする。
【００２４】
システム１０の書込部分は、データスクランブラ６０を含み、データスクランブラ６０はバス５０からたとえば３２ビットワードを受け、そのワードをモジュロ２などの予め定められた従来のスクランブリングアルゴリズムに従ってスクランブリングする。このように、しばしばユーザデータブロックを完全にするまたは一杯にすることがわかっている反復したまたは一定のビットパターン、または反復したコマンドパターンは、スクランブラを出て行く生じたビットストリームにおいて避けられる。理論的にはユーザデータパターンが同期シーケンスにスクランブリングされることは可能であるが、そのようなパターンがＮビット以上にわたる尤度は約２(-N)である。
【００２５】
スクランブラ６０から出力される並列データワードは変調エンコーダ６２を通って導かれる。変調エンコーダ６２はデータスクランブラ６０から入来するスクランブリングされたデータワードに変調コードを課する。変調エンコーダ６２は、この発明の原理に従って、入来する３２ビットのスクランブリングされたユーザデータビットワードを３３ビットのコードワードに変換する。変調エンコーダ６２の実現例の詳細については以下に説明する。３３ビットコードワードは次に、１２個の並列書込チャネル経路の各々に選択的に向けられる。図１においてチャネル０はブロック実現例レベルで示されており、チャネル１１はブロックの輪郭で示される。このように、チャネル０−１１は実質的に同じであることを理解すべきである。セレクタ６３は、トラックｔのための予め定められたデータ記録パターンに従って、変調エンコーダ６２からの３３ビットコードワードの各々を１２個の書込チャネル０−１１のうちの１つに向ける。このように、書込チャネル０−１１のすべてに対して変調エンコーダ６２はただ１つだけ実装されればよい。
【００２６】
各書込チャネル経路は、たとえば、受取った３３ビットコードワードの各々を３３個の連続したビットの直列ストリームｃnとして出す並直列変換器６４を含む。このビットストリームは次に適当なプリコーダ６６を通過する。ビットシーケンス｛ｃn｝および｛ｂn｝がプリコーダ６６のそれぞれ対応の入力および出力ビットシーケンスである場合、時間ｎにおけるプリコーダ６６の出力はｂn＝ＸＯＲ（ｂn-2，ｃn）として表わすことができる。プリコーダ６６はＤＣおよび高周波の両方に制約される変調コードの設計を簡単にするが、プリコーダ６６はテープ上の最長記録磁石をｋ＋２ビットに延長するという悪影響を及ぼす。変調コード化されプリコード化された直列ビットストリームｂnは次に従来の書込等化および書込前補償プロセス６８を通過し、次に書込ドライバ７０によりデジタル書込電流に増幅され、その後経路７２−０にわたってヘッド構造１４の１２個の書込要素のうちの１つに与えられる。図１の例では書込ヘッド選択回路が省かれているが、これはトラックにつき２個の書込ヘッドを有する実用的な実現例には含まれる。この回路は各記録方向に対して特定の書込要素を選択する。
【００２７】
図１に示されるように、１２個の同じ読出チャネルが存在し、その各々はヘッド構造１４の読出要素に接続される。読出チャネル０は図１においてブロックレベルの詳細で示され、他の１１個のチャネルは「読出チャネル１１」と記された単一の点線ブロックにより象徴されている。各読出チャネルにおいて、利得制御された増幅器８０およびアナログ等化器８２はアナログリードバック信号の利得および応答を好ましいＰＲＭＬターゲットに正規化し、次にアナログ−デジタル変換器８４がそのターゲットに従ってアナログ信号をサンプリングする。タイミングループ８５はサンプルからタイミングクロック情報を得て、それによってアナログ−デジタル変換器８４のサンプリングを制御する。ビタビ検出器８６は量子化されたサンプルを復号化してコード化された値ｘnにする。好ましくは、ビタビ検出器８６は、引用した同時係属の米国特許出願連続番号第 号（クウォンタム事件番号Ｑ９８−１０４０−ＵＳ１）に記述されるＰＲＭＬターゲットの階層のうちの１つとしてＮＰＲターゲットを実現する。
【００２８】
ポストコーダ８８はコード化された値ｘnを受取りポストコード処理して値ｙnにする。ポストコーダ８８の出力｛ｙn｝はポストコーダ入力｛ｘn｝の項を用いてｙn＝ＸＯＲ（ｘn，ｘn-2）と書くことができる。次に、ポストコード化されたサンプルｙnは変調デコーダ９０を通過させられる。変調デコーダ９０は、変調エンコーダにより適用される関数の逆関数を適用するため、この発明の原理および局面に含まれる。復号化された直列データストリームは次に、従来のデータデスクランブラ９２を通過させられ、データデスクランブラ９２もまた、データスクランブラ６０により適用されるスクランブリング関数の逆として動作する。直並列変換器９４は直列ビットストリームを３２ビットワードに蓄積し、たとえばバッファ５４内で一時的に記憶するためにデータバス５０上にそのワードを送る。誤りバーストがあればこれを検出し修正するために、回復したユーザデータ情報の各ブロックにブロックエラー修正プロセスを適用してもよい。ブロックエラー修正プロセスは従来のものであり、この発明の一部ではないため、詳しくは説明しない。
【００２９】
図２には、１２個の同じ読出チャネルにおいてポストコーダ８８からの出力が直接マルチプレクサ８９に供給される代替の読出チャネルアーキテクチャが提示される。マルチプレクサ８９は１つの変調デコーダ９０に供給する１つの出力を有する。１つのデータデスクランブラ９２と直並列変換器９４とでこの代替のアーキテクチャは完成する。この代替の実施例においては変調デコーダは１つだけ実装すればよく、ＶＬＳＩ読出チャネル実現例においてゲートがある程度節約される。さらに別の代替の実施例では、１つのＶＬＳＩチップが１つの多重化された変調デコーダに供給する４個の読出チャネルを含む。さらなる多重化回路により、３個のこうした４チャネルチップで１２チャネル実現例を形成することができる。
【００３０】
変調エンコーダ６２および変調デコーダ９０のワード幅をバス５０、マイクロプロセッサ５６およびブロックバッファ５４のワード幅と一致させることが特に有利であることがわかっている。この発明に繋がった開発の際に考案されたある設計では、１２ヘッドマルチチャネルテープドライブアーキテクチャに対して率２４／２５コードが提案された。１２個のヘッドに対して単一の２４ビットエンコーダを用いたその取組みでは、図１および図２のエンコーダ実現例で必要であったよりもゲートがさらに約１万個必要であった。
【００３１】
【符号化および復号化】
制約されていないユーザデータは、３２ビットのユーザデータワードにおいて受取られ、３３ビットのコードワードに符号化される。図３の表を参照して、符号化されていない３２ビットデータワードの各々はＵと規定され、対応する３３ビットコードワードはＣと規定される。３２ユーザビットは８個の４ビットニブルに分解され、それらはｕ７、ｕ６、ｕ５、ｕ４、ｕ３、ｕ２、ｕ１およびｕ０と名付けられる。図４の表に示されるように、ユーザニブルはコード化されたニブルｃ７、ｃ６、ｃ５、ｃ４、ｃ３、ｃ２、ｃ１およびｃ０に符号化される。この例では、コードサブワードｃ５が５ビットを含み、他のコードニブルがすべて各々４ビットずつを含むことに注目することが重要である。この例では、コードサブワードｃ５の付加的な５番目のビット位置、たとえば最下位ビットｃ５［０］が制御ビットを形成する。
【００３２】
各々のユーザニブルｕ７，ｕ６、…ｕ０は、これが「００００」に等しければコード違反を有するといえる。８ビット変数ＦＬＡＧが作られる。ＦＬＡＧのｎ番目のビットは、ニブルｕnが０ばかりのものに等しい場合に１に等しく設定される。たとえば、Ｕ＝（ｕ７  ｕ６  ｕ５  ｕ４  ｕ３  ｕ２  ｕ１  ｕ０）＝（００００  １０００  ０１１０  ００００  １１１１  ００１０  ００００  ０１１１）である場合、ＦＬＡＧ＝（１００１００１０）であり、これはコード違反がユーザニブルｕ７、ｕ４およびｕ１において存在することを意味する。
【００３３】
３２ビットユーザデータワードの符号化は、目下符号化されようとしているワードＵに存在することがわかった違反の数に依存して、以下の４つの規則に従って実行される。図４の表には、４つのコーディング規則が要約されている。以下のケースでは４つの規則の各々が例示される。
【００３４】
ケース１：Ｕにおいて違反がない場合（（変調エンコーダの入力において１および０は等しく起こり得ると仮定した上で）発生の尤度は５９％）。ＦＬＡＧ変数は００００００００に等しく設定される。コードサブワードｃ５の制御ビット、すなわちｃ５［０］は１に等しく設定され、残りのニブルは符号化されずに通過する。そのため、ｃ７はｕ７に等しく、ｃ６はｕ６に等しい。ｃ５［５−１］はｕ５に等しく、ｃ４はｕ４に等しく、ｃ３はｕ３に等しく、ｃ２はｕ２に等しく、ｃ１はｕ１に等しく、ｃ０はｕ０に等しい。
【００３５】
ケース２：Ｕにおいて違反が１つある場合（発生の尤度は３１．８％）。ＦＬＡＧ変数はコード違反を含むニブルの場所に応じて｛０００００００１、００００００１０、０００００１００、…、１０００００００｝のうちの１つに等しく設定される。ビットｃ５［０］およびｃ５［２］はそれぞれ０および１に等しく設定される。残りのｃ５ビットは、８個の場所のうちのいずれにおいて１つの違反が生じたのかを示すように用いられる。たとえば、ＦＬＡＧが３番目の低次ニブルｕ２が１つのコード違反を含むことを示す場合（ＦＬＡＧ＝０００００１００）、ｃ５［０］＝０、ｃ５［２］＝１およびｃ５［４：３，１］＝０１０であり、３番目のニブルｕ２が４個の０を含むことを示す。この例ではニブルｃ５を用いてニブルｕ２が０ばかりであることを示しているため、ユーザニブルｕ５における情報は３番目のコードニブル位置ｃ２にマッピングされる。ｃ７がｕ７に等しく、ｃ６がｕ６に等しく、ｃ５が［０１１１０］に等しく、ｃ４がｕ４に等しく、ｃ３がｕ３に等しく、ｃ２がｕ５に等しく、ｃ１がｕ１に等しく、ｃ０がｕ０に等しい状態で符号化が完了する。
【００３６】
ケース３：Ｕにおいて２つの違反が存在する場合（発生の尤度は７．４％）。ＦＬＡＧ変数の２個のビット位置が設定され、たとえば｛００００００１１、０００００１０１…１１００００００｝となる。ビットｃ５［０］およびｃ５［２］は０に設定され、ビットｃ４［３］は１に設定される。残りのｃ５ビット位置を用いて、８個の場所のうちのいずれにおいて左側違反が生じたかを示し、ビットｃ４［２：０］は右側違反のニブル位置を示す。たとえば、ニブルｕ７およびｕ０において違反が生じた場合、ＦＬＡＧは１００００００１に等しく、ｃ５［０］は０に等しく、ｃ５［２］は０に等しく、ｃ４［３］は１に等しく、ｃ５［４：３，１］は１１１に等しく、ｃ４［２：０］は０００に等しい。ユーザニブルｕ７は０ばかりであるため、ニブルｃ５を用いてニブルｕ７が０ばかりであることを示し、ニブルｕ５における情報はｃ７（すなわち８番目のコードニブル）にマッピングされる。同様に、ユーザニブルｕ４における情報はｃ０（１番目のコードニブル）にマッピングされる。このため、この例の最終符号化は、ｃ７がｕ５に等しく、ｃ６はｕ６に等しく、ｃ５は［０１１００］に等しく、ｃ４は［１０００］に等しく、ｃ３はｕ３に等しく、ｃ２はｕ２に等しく、ｃ１はｕ１に等しく、ｃ０はｕ４に等しい。この例において、ｕ５のｃ７へのマッピング、ｕ４のｃ０へのマッピングおよびｕ３のｃ３へのマッピングは変調エンコーダ６２のゲートカウントを最小にする態様で行なわれる。
【００３７】
ケース４：Ｕにおいて３つ以上の違反がある場合（発生の尤度は１．１％）。制御ビットｃ５［０］、ｃ５［２］およびｃ４［３］はすべて、０に等しく設定される。ビットｃ５［４：３］、ｃ４［２：０］およびｃ３［２：０］は８フラグビットと等しく設定される。ビットｃ５［１］およびｃ３［３］はともに１で一杯にされ、ｋ制約（ｋ＝６）が確実に満たされるようにする。一例として、４個のコード違反がニブルｕ７、ｕ６、ｕ４およびｕ３において生じているのが見つかったとする（ＦＬＡＧ＝１１０１１０００）。符号化された３３ビットワードでは、ｃ７がｕ５に等しく、ｃ６が１ばかりに等しく、ｃ５が［１１０１０］に等しく、ｃ４が［００１１］に等しく、ｃ３が［１０００］に等しく、ｃ２がｕ２に等しく、ｃ１がｕ１に等しく、ｃ０がｕ０に等しくなる。ｃ６が１ばかりに設定され、タイミングループ８５のための最大タイミング情報をもたらすようにされていることに注目されたい。
【００３８】
変調デコーダ９０により実行される復号化プロセスは、符号化プロセスにおいて検出された違反を含む元のニブルの数を判定するためにビットｃ５［０］、ｃ５［２］およびｃ４［３］を調べるステップを含む。たとえば、ｃ５［０］が０に等しく、ｃ５［２］が１に等しく、ｃ４［３］が０に等しい場合、符号化プロセスにおいて１つのニブルだけが違反していたのであり、ビットｃ５［４：３，１］は復号化の間に０ばかりに設定すべきコードニブルを識別する。さらに、ｃ５［４：３，１］により示されるニブル場所はｕ５復号化ニブルにマッピングされる。
【００３９】
変調エンコーダ６２および変調デコーダ９０の論理はVerilogおよびSynthesis回路設計ツールの助けにより開発された。図６では、エンコーダ６２を実現する論理式のリスティングをVerilogで提示しており、図７ではデコーダ９０を実現する論理式のリスティングをVerilogで提示する。実現されるとエンコーダ６２はほぼ４１５個のゲートを必要とし、デコーダ９０は約３２５個のゲートを必要とする。
【００４０】
【エラー伝搬】
ビタビ検出器８６が誤った復号化決断を下すと、不良情報がポストコーダ８８に送られる。上に既に述べたとおり、ポストコーダ８８の動作によりエラーイベントはさらに２つのビット分延長される。変調デコーダ９０に入るエラーから、デコーダ９０を出る復号化されたユーザビットストリームにエラーが生じる。一般的に、変調デコーダ９０の出力においてはその入力において存在したよりも多くのエラーが生じる。こうしたエラーサイズの増加をここではエラー伝搬と称する。ここで説明する現在好まれているコードではエラー伝搬は限られる。
【００４１】
（０，６）率３２／３３コードのエラー伝搬の性質は、エラーのあるビットが制御ビットｃ５［０］、ｃ５［２］またはｃ４［３］を含む確率と、現在関心のあるワードの復号化にその制御ビットが用いられているかどうかということとに依存する。エラーのあるコードビットがコードニブルｃ３、ｃ４またはｃ５に影響を与えていない場合、デコーダ９０の出力におけるエラーの数は増加しない。しかしながら、ビットｃ５［０］が誤っている場合、３２の復号化されたビットのほとんども誤っている可能性は非常に高い。ビットｃ５［０］が誤っている確率はデコーダ９０に入るエラーの関数である。５ビットエラーがビットｃ５［０］に影響を与える確率はほぼ５／３３である。図６に示される表では、エンコーダ６２の入力におけるビットが０個、１個、２個、…または８個の違反されたニブルを含む確率が示される。この確率は、壊されたビットが制御ビットに影響を与える尤度が、どのビットが制御ビットであるかということに依存しているという意味で、間接的にエラー伝搬に関係がある。図６の表では、エンコーダ６２がケース１、ケース２、ケース３またはケース４のタイプの違反の状態において符号化することになる尤度が示される。好ましい実施例の制御ビットのすべてはコード化されたワードの中央に向かって位置付けられているため、ワード境界にまたがるエラーはデコーダ９０の出力においてより長いバーストにさらに伝搬されることはない。しかしながら、いくつかの場合では、コードニブルｃ７はユーザニブルｕ３ほど遠く離れてマッピングされるため、２つの３３ビットコードワードにまたがるエラーから２つの汚染されていないバイトにより分離される２つのエラーが生じることは有り得る。
【００４２】
【ｋ制約および統計的特性】
現在好まれるコードのｋ制約が６であることを確かめるため、図４の表に要約され上に説明した符号化の４つの異なるカテゴリを考慮する必要がある。８個のニブルｕ０、ｕ１、…、ｕ７の各々が少なくとも１つの１を含み、ｃ５［０］が１に等しい場合、１０００のビット値を有するニブルの直後に０００１の値を有するニブルが続くと、０の最大の連続が生じる。この例では、ｋ＝６制約が満たされる。ユーザニブルにおいて１つの違反が見つかった場合、ｃ５［２］は１に等しく設定され、他のすべてのニブルは確実に少なくとも１つの１を含むようにされ、この場合にもｋ＝６制約が満たされる。
【００４３】
関心のあるユーザワードにおいて２つの違反が存在する場合、ｃ５［２］＝ｃ５［０］＝０であり、ｃ５［４：３，１］を用いて違反している最左端のニブルの位置を示す。したがって、考慮すべき２つの状況が挙げられる。第１の状況では、左違反は位置０００１、すなわちニブルｕ１にある。この第１の状況では、ｃ５＝［０００１０］でありｋ＝６制約は満たされる。第２の状況では、最左端の違反は位置１００、すなわちニブルｕ４にあり、ｃ５＝［１００００］であるが、ｃ４［３］は１に等しく、ｋ＝６制約はここでも満たされる。
【００４４】
最後に、エンコーダ６２の入力における現在関心のあるユーザワードＵにおいて３個以上のコード違反がある状況を考える。この状況では、ｃ５［１］は１に等しく、ｃ３［３］は１に等しく、これによりｃ４が０ばかりであったとしてもｋ＝６制約は破られないことが確実となる。
【００４５】
図７の表に示される統計データは、読出チャネルのタイミングループ８５におけるｋ制約の値をよりよく理解するために計算されている。図７では、（０，ｋ）制約シーケンスのいくつかの統計特性が、ｋの値が３から１０の場合とｋが無限大に等しい（最大０ランレングス制約がない）場合とのｋの値の関数として計算されている。図７のデータの基礎をなす計算はここに説明する現在好まれているコードのコーディング規則を特に用いたものではなく、むしろ包括的な（すなわちマックスエントロピーの）（０，ｋ）制約シーケンスの統計的特性に依存する。ハウウェル（T. D. Howell）の「選択された記録コードの統計特性」（“Statistical Properties of Selected Recording Codes,”IBM Journal of Research and Development, Vol.３３, No.１.、１９８９年１月、p.６０−７３）を参照されたい。図７の表の第２列の値は、任意に選択されたビットが（０ではなく）１に等しくなる尤度を示す。図７の表の第３列の値は、いずれかの所与のビットがタイミング情報をタイミング回路８５の位相同期ループにもたらす確率を表わす。図７の第４列の値は、各ｋ制約に対して可能なコード速度の限界を示す。
【００４６】
ｋ制約が（エンコーダ６２の入力において１および０が等しく存在し得ると仮定して）データの統計特性にさほど重要な影響を与えないことは興味深い。より大きいｋ制約が許容可能なものと考えられるのであれば、コードニブルｃ０、ｃ１、…、ｃ７の間に符号化されていないビットを埋込むことによって現在好まれている率３２／３３コードをより高い率に拡張するのは容易である。たとえば、４つの符号化されていないビットを各コード化ニブルの間に埋込んで（０，１０）６４／６５コードを作ることで価値のある特定のケースがもたらされるが、これは特にバス構造５０のバス幅が６４ビット（メモリ５４および／またはマイクロプロセッサ５６も同様）である場合に非常に適している。この後者の例では、エラー伝搬特性は現在好まれている（０，６）３２／３３コードおよび率とほぼ同じである。
【００４７】
【エンコーダ実現例】
以下は、この発明のコーディング規則に従って変調エンコーダを実現する論理定義および式のVerilog言語におけるリスティングである。
【００４８】
【表１】
0004159169.tif 000002
【００４９】
【表２】
0004159169.tif 000003
【００５０】
【表３】
0004159169.tif 000004
【００５１】
【表４】
0004159169.tif 000005
【００５２】
【表５】
0004159169.tif 000006
【００５３】
【表６】
0004159169.tif 000007
【００５４】
【表７】
0004159169.tif 000008
【００５５】
【表８】
0004159169.tif 000009
【００５６】
【表９】
0004159169.tif 000010
【００５７】
【表１０】
0004159169.tif 000011
【００５８】
【表１１】
0004159169.tif 000012
【００５９】
【表１２】
0004159169.tif 000013
【００６０】
【表１３】
0004159169.tif 000014
【００６１】
【表１４】
0004159169.tif 000015
【００６２】
【デコーダ実現例】
以下は、この発明のコーディング規則に従って形成されるコードワードを復号化するための変調デコーダを実現する論理定義および式のVerilog言語におけるリスティングである。
【００６３】
【表１５】
0004159169.tif 000016
【００６４】
【表１６】
0004159169.tif 000017
【００６５】
【表１７】
0004159169.tif 000018
【００６６】
【表１８】
0004159169.tif 000019
【００６７】
【表１９】
0004159169.tif 000020
【００６８】
【表２０】
0004159169.tif 000021
【００６９】
【表２１】
0004159169.tif 000022
【００７０】
【表２２】
0004159169.tif 000023
【００７１】
【表２３】
0004159169.tif 000024
【００７２】
【表２４】
0004159169.tif 000025
【００７３】
【表２５】
0004159169.tif 000026
【００７４】
【表２６】
0004159169.tif 000027
【００７５】
【表２７】
0004159169.tif 000028
【００７６】
【表２８】
0004159169.tif 000029
【００７７】
【表２９】
0004159169.tif 000030
【００７８】
以上、この発明の実施例を説明したが、この発明の目的が完全に達成されたことが理解されるであろう。さらに、当業者は、数多くの構成の変化およびこの発明の幅広いさまざまな実施例および応用例がこの発明の精神および範囲から逸脱することなく自ずと示唆されることが理解されるであろう。ここでの開示および説明は純粋に例示的なものであり、いかなる意味においても限定することを意図するものではない。
【図面の簡単な説明】
【図１】この発明の局面および特徴による部分応答サンプリングデータ検出およびチャネル変調コードを用いた、マルチチャネルデジタルリニアテープドライブなどの磁気データ記憶装置のブロック図である。
【図２】図１に示される磁気データ記憶装置のアーキテクチャをわずかに変形させたものを含むブロック図である。
【図３】この発明の原理による、ユーザビットをニブルに関連付ける表の図である。
【図４】この発明の原理による、コードビットをニブルに関連付ける表の図である。
【図５】この発明による、４つのコーディング規則を要約する表の図である。
【図６】図１の変調エンコーダにおいて３２ビットユーザワードがｋ個の違反を含む確率を要約する表の図である。
【図７】マックスエントロピー（０，ｋ）制約シーケンスの統計の表の図である。
【符号の説明】
１０  テープ記録および再生システム
１２  磁気記録テープ
１４  マルチチャネル磁気記録ヘッド構造
５０  内部システムバス
５２  インターフェイス構造
５４  ブロックバッファメモリ
５６  制御マイクロプロセッサ
６０  データスクランブラ
６２  変調エンコーダ
６３  セレクタ
６４  並直列変換器
６６  プリコーダ
６８  書込等化および書込前補償プロセス
７０  書込ドライバ
８０  利得制御された増幅器
８２  アナログ等化器
８４  アナログ−デジタル変換器
８５  タイミングループ
８６  ビタビ検出器
８８  ポストコーダ
８９  マルチプレクサ
９０  変調デコーダ
９２  データデスクランブラ
９４  直並列変換器
【図１】
0004159169.tif 000031
【図２】
0004159169.tif 000032
【図３】
0004159169.tif 000033
【図４】
0004159169.tif 000034
【図５】
0004159169.tif 000035
【図６】
0004159169.tif 000036
【図７】
0004159169.tif 000037