(57)【特許請求の範囲】
【請求項１】
中心部に孔を有する円形基板の上に加工層を堆積する工程と、
前記加工層上にマスク層を堆積する工程と、
前記円形基板と同心円状に形成された凸部を有する原盤を前記マスク層に押し付けて凹部を形成する工程と、
前記原盤を前記マスク層から離す工程と、
エッチングを行い、前記マスク層の凹部を含むパターンを前記加工層へ転写する工程とを具備し、
前記原盤のインプリント面積をＳ、前記円形基板の外径ｄｏ、内径ｄｉに対してα＝ｄｉ／ｄｏと定義したときに、Ｓ／α＜１５０００ｍｍ2、かつ、０．２＜α＜０．４の要件を満たすことを特徴とする磁気記録媒体の製造方法。
【請求項２】
前記エッチング工程の前に、前記マスク層の凹部に前記加工層よりもエッチング速度の遅い材料を充填することを特徴とする請求項１に記載の磁気記録媒体の製造方法。
【請求項３】
中心部に孔を有するシリコン円形基板の上にCoCrPt磁性層を堆積する工程と、
前記CoCrPt磁性層上にPMMA系レジスト層を堆積する工程と、
前記シリコン円形基板と同心円状に形成された凸部を有するNi原盤を前記PMMA系レジスト層に押し付けて凹部を形成する工程と、
前記Ni原盤を前記PMMA系レジスト層から離す工程と、
エッチングを行い、前記PMMA系レジスト層の凹部を含むパターンを前記CoCrPt磁性層へ転写する工程とを具備し、
前記Ni原盤のインプリント面積をＳ、前記シリコン円形基板の外径ｄｏ、内径ｄｉに対してα＝ｄｉ／ｄｏと定義したときに、Ｓ／α＜１５０００ｍｍ2、かつ、０．２＜α＜０．４の要件を満たすことを特徴とする磁気記録媒体の製造方法。
【請求項４】
前記エッチング工程の前に、前記PMMA系レジスト層の凹部に前記CoCrPt磁性層よりもエッチング速度の遅い材料を充填することを特徴とする請求項３に記載の磁気記録媒体の製造方法。
【請求項５】
前記CoCrPt磁性層よりもエッチング速度の遅い材料が、ポリスチレン系樹脂、SOG(Spin-On-Glass)、テトラエトキシシラン、AuおよびCからなる群から選択されることを特徴とする請求項４に記載の磁気記録媒体の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気記録媒体の製造方法に関し、特に媒体の一部を分断・配列化することによって磁気記録密度を向上させたいわゆるパターンド媒体の製造に適用される。
【背景技術】
【０００２】
近年、磁気記録媒体の高密度化に対して、熱揺らぎが大きな問題となっている。現在用いられている磁気記録媒体では、情報は磁気的に分離した磁性粒子を構成単位とする磁性薄膜に記録される。高密度の磁気記録を行うためには、情報の記録単位である磁区を小さくする必要があるが、同時に磁区と磁区との境界線を明確にするために磁性粒子も小さくする必要がある。すると、磁性粒子の磁化の向きを一方向に保つのに必要な磁気異方性エネルギー(磁気異方性エネルギー密度Kuと磁性粒子の体積Vの積で表される)が室温の熱揺らぎエネルギー程度になってしまい、時間とともに磁化が揺らいで記録した情報が消失する。これが熱揺らぎ問題と呼ばれているものである。
【０００３】
この熱揺らぎ問題を解決するためにパターンド媒体が提案されている。パターンド媒体は、磁性薄膜を記録磁区の大きさに分断したものである。こうすることによってVを大きくすることができるので熱揺らぎ問題を回避することができる。
【０００４】
しかし、記録磁区の大きさは現状でも数100nm×数10nm程度の大きさであり、これよりも小さいサイズに磁性膜を加工するのが困難であることが最大の課題である。このレベルの加工は現在の半導体加工プロセスの最先端技術を用いれば不可能ではない。たとえば、電子線(EB)露光による描画で、レジストを塗布した磁性膜上に直接マスクを形成し、それを基に磁性膜を加工する方法がある。しかし、EB直接描画を行うとなると、ナノパターンをハードディスク基板全面に一枚一枚描画することになり、膨大な時間がかかる。しかも描画装置は非常に高価であるので、大量に安くパターンド媒体を製造することは不可能である。
【０００５】
ナノパターンを安価に形成する方法としてナノインプリント法が知られている（特許文献１および２）。この技術は、ナノパターンが形成された原盤をレジストを塗布した加工層の上から押し付けて、ナノパターンを機械的にレジストに転写し、それを基にエッチング加工を行うものである。この方法を用いれば、EB描画を行うのは原盤作製時のみであり、転写時には原盤を押し付ける(インプリント)だけであるので、一枚の原盤で複数回(数100〜数万回)インプリントできれば、安価にナノパターンを形成できる。
【０００６】
しかし、上記の技術は半導体パターンの形成を対象としたものである。すなわち、形成すべきパターンは微小なサイズ(たとえばウェハーの1/100)のパターンの繰り返しであるので、インプリントするパターンが形成されている原盤は一枚のウェハーよりも小さく、ウェハー上でインプリントを複数回繰り返してウェハー全体にパターンを形成するものである。このため、直径2.5インチ程度のドーナツ状のガラス基板に一度にインプリントすることではじめて大量生産が可能となるパターンド媒体にそのまま使える技術ではない。
【０００７】
また、ナノメートルサイズのパターンを上記技術が想定していない大面積にインプリントするには、押し付け圧力の均一性や原盤の平坦性が要求されるだけでなく、押し付けられて流出するレジストの挙動をも制御する必要が出てくる。従来の半導体技術ではウェハー上には素子として使わない領域を任意に設定できるので、小さな原盤を用いてインプリント部の外側にレジスト流出部を設けることができる。また、半導体ではインプリント不良部分は不良素子として使わないようにすればいいが、ハードディスク応用では全面がデバイスとして機能するので、インプリント欠陥を発生させない特殊な工夫が必要である。
【０００８】
さらに、従来の技術は、半導体加工を想定しているのでパターンは矩形を基本としたものについてしか調べられていない。このパターンは対称性がたとえば二回の軸対称であるので、押し付けられたレジストの流出はその軸に沿って考えればよい。実際には、パターンは複雑な形状をとるので、対称性は消失し、レジストの流失の制御等をパターンで行うことは不可能である。ところが磁気記録媒体の場合には、円対称なので、従来の技術の延長をそのまま用いることはできない。
【０００９】
以上述べたように、パターンド媒体を安価に製造する方法として、ナノインプリント技術が知られているが、全て半導体応用を想定したもので、ドーナツ状基板を用い、全面を一度でインプリントし、場合によっては直径2.5インチ程度まで大きな面積になるハードディスクに応用する場合について、検討が行われたことがない。
【特許文献１】米国特許第５，７７２，９０５号明細書
【特許文献２】米国特許第５，９５６，２１６号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明の目的は、ナノメートルサイズのパターンをドーナツ状基板に一度に、かつ安価にプリントでき、さらにパターンエラーを抑制できる磁気記録媒体の製造方法を提供することにある。
【課題を解決するための手段】
【００１１】
本発明に係る磁気記録媒体の製造方法は、中心部に孔を有する円形基板の上に加工層を堆積する工程と、前記加工層上にマスク層を堆積する工程と、前記円形基板と同心円状に形成された凸部を有する原盤を前記マスク層に押し付けて凹部を形成する工程と、前記原盤を前記マスク層から離す工程と、エッチングを行い、前記マスク層の凹部を含むパターンを前記加工層へ転写する工程とを具備し、前記原盤のインプリント面積をＳ、前記円形基板の外径ｄｏ、内径ｄｉに対してα＝ｄｉ／ｄｏと定義したときに、Ｓ／α＜１５０００ｍｍ2、かつ、０．２＜α＜０．４の要件を満たすことを特徴とする。
【発明の効果】
【００１２】
本発明に係る磁気記録媒体の製造方法によれば、ナノメートルサイズのパターンをドーナツ状基板に一度に、かつ安価にプリントでき、さらにパターン転写エラーを抑制できる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施の形態を図面に従って説明する。なお、本発明は以下の実施形態に限定されるわけではない。
図１に、原盤によってマスク層が押し付けられた時の状態を模式的に示す。基板１１上に、加工層１２が成膜され、加工層１２上にマスク層１３が成膜されている。一方、原盤１４には凸部をなすパターンが形成されている。d'は原盤１４に形成されたパターンの凸部の高さである。dは原盤１４の押し付けによってマスク層１３に形成される凹部の底から加工層表面までの距離である。
【００１４】
インプリントされる基板１１は、円形基板(ディスク状基板)であり、中心に同心円をなす孔が開いている。ハードディスクや光ディスクに一般的に用いられているものを用いることができる。材料は、硬質のもので、たとえばガラス、Siウェハー、硬化アルミ、セラミクス複合材料、硬質プラスチック等が好ましい。加工層１２はたとえばCoCrPtといった磁気記録媒体に用いられる磁性膜などである。加工層の下に、密着性の向上・加工層の結晶性の制御、といった目的のために複数の下地層を設けても良い。また、加工層が複数の層が積層されたものであっても良い。
【００１５】
マスク層１３は、エッチングによって加工層を加工する際にエッチング障壁となるものである。マスク層は、加工層が所定の深さにエッチングされるエッチング時間において、全てがエッチングされないような材料からなっていればよい。たとえば、エッチング速度が加工層よりも遅い材料を加工層とほぼ同じ厚さだけ設けたものでもよいし、エッチング速度が加工層よりも2倍速い材料を3倍の厚さだけ設けたものでもよい。半導体製造プロセスにおいて一般にレジストとして用いられる材料は制御が容易なのでマスク層として好ましい。また、TaやWといった金属やCやSiO2やSiNといった非金属をマスク層に用いることができる。また、これらの材料を積層したものをマスク層として用いても構わない。たとえば、Wの上にPMMAレジストを塗布し、インプリントによってレジストに凹凸パターンを形成し、このパターンをマスクとしてW層をエッチング加工し、加工されたW層を加工層のエッチングのためのマスクとすることができる。この際、W/PMMA積層膜がマスク層となる。
【００１６】
原盤１４は、その表面に凸部をなすパターンが形成されているもので、基板と同程度かそれよりも大きいものが好ましい。原盤に形成されたパターンは基板と同心の円対称になっている。パターンは押し付けによってレジストに転写されるので、原盤の材質は少なくともマスク層あるいはマスク層の一部より硬いことが要求される。
【００１７】
本発明に係るインプリント方法において、基板の上に加工層１２を堆積する工程は、たとえばスパッタ法のように通常のハードディスク媒体の製造に用いられている工程を用いることができる。また、薄膜作製方法として一般に知られている蒸着法、レーザアブレーション法、MBE(分子線エピタキシ)法といった乾式の方法や、スピンコート、塗布、メッキといった湿式の方法を用いることもできる。1000nm程度以下の厚さの薄膜を形成する方法であれば特に限定されない。
【００１８】
加工層１２上にマスク層１３を堆積する工程は、たとえばスピンコートを用いることができる。
【００１９】
原盤１４をマスク層１３に押し付ける工程は、マスク層/加工層に対して原盤を均一に押し付ける工程である。原盤を押し付ける装置としては、たとえば油圧プレス機を用いればよい。均一に押し付けることが本質であるので押し付け手段は特に限定されない。
【００２０】
原盤１４をマスク層１３から離す工程は、原盤をマスク層/加工層に押し付けた後に再び原盤を引き剥がす工程である。
【００２１】
エッチング工程はマスク層のパターンを加工層へ転写する工程であり、半導体製造プロセスにおいて一般に用いられているエッチング工程を用いることができる。たとえばイオンミリング、RIE(反応性イオンエッチング)といった乾式の方法や、加工層材料に対して溶解性を持つ液体(たとえば酸や有機溶剤)に浸す湿式の方法を用いることができる。
【００２２】
本発明による方法は少なくとも上記の工程を含んでいれば充分であり、上記以外に加工の効率や精度を向上させる工程を付け加えても構わない。
【００２３】
図２(a)〜(c)にナノインプリント後のエッチング工程を模式的に示す。図２(a)は、図１の状態に相当し、原盤１４をマスク層１３に押し付け、引き離した後にマスク層１３に凹部が形成された状態を示す。図２(b)は、たとえばO2-RIEによりマスク層１３底部の「底抜き」を行った後の状態を示す。図２(c)は、エッチングによってマスク層１３のパターンを加工層１２へ転写した状態を示す。
【００２４】
本発明者らは、インプリントされる基板の内径diと外径doとインプリント面積Sとの間に好適な関係があることを見出した。上述したように、現実的な半導体製造プロセスを想定して開発されたナノインプリントに対して、ディスク基板を対象としたナノインプリントでは中心部に円形の孔があることが大きく異なる点である。マスク層材料は、原盤で押し付けられるときにパターンのない部分にパターンサイズ程度の移動を行うが、このときマスク層材料内には応力が作用している。この応力は静水圧として作用すると考えられ、基板中央部に孔がない場合、中心部でマスク層材料が動けないために応力はマスク層材料の内周側への移動を大きく阻害する力として作用する。一方、基板中央部に孔がある場合には、マスク層材料は内径の周縁部から中心に向かって動けるためにこの阻害力は小さくなる。このため、中央部の孔の有無は、インプリント時のマスク層の歪、原盤のパターン凸部に対する密着性・押し付け圧力、流動距離に大きく影響するものと考えられる。しかし、中央に孔の開いた基板に対する全面のインプリントに関しては報告例がなく、上述の影響に関しては知られていない。
【００２５】
そこで本発明者らは、この応力に直接対応するパラメータとして内径と外径の比α=di/doを定義し、αの違いによるインプリント性能の変化を調べた。その結果、αが大きい方が転写エラーは少ない傾向が得られ、上記の内周方向の応力が緩和されるという考えを裏付ける結果が得られた。このとき、原盤をインプリントする力としてはクリーンルーム内における、ハードディスクあるいは光ディスといったストーレジデバイスの量産装置を想定して、30トン〜50トンの油圧プレス機を想定した。
【００２６】
ところが、基板のサイズを、一般的に用いられる1.0、1.5、2.0、2.5、3.0、3.5インチと変えて同様の実験を行ったところ、転写エラーはαの値だけでは決まらず、インプリントする面積Sが重要な影響を及ぼすことがわかった。Sが大きいほど転写エラーが増える傾向が得られた。この理由はよくわからないが、面積が大きいほど流動障壁が相対的に増えるので、応力の均一化が不足してエラーの原因となるものと想定される。
【００２７】
αが大きいほど、またSが小さいほど転写エラーが起こりにくいということがわかったので、転写エラーの少なさを示すパラメータとしてS/αを定義して、データをまとめたところ、Sやαの大きさに関わらず、S/α<15000(mm2)を満たす場合にエラーが少なくなることがわかった。実際上は、αが極端に小さい場合にはSを小さくしてもエラーが発生し、またαがあまりに大きいと、エラーは少ないが記憶媒体に用いるには面積効率が悪すぎる。したがって、実質的には、0.2<α<0.4とするのが好ましい。
【００２８】
上述の静水圧の大きさやマスク層材料の流動は、インプリントする力を大きくすることで制御することは可能である。たとえば、100トンプレス、300トンプレスといったプレス機でインプリントすれば、αの小さなもの、あるいはSの大きなものでも、転写エラーの少ないインプリントは可能になると原理的には考えられる。しかし、そのようなプレス機は装置が大きくなりすぎてクリーンルーム内に設置するのは困難であるし、製造コストが増加して好ましくない。また、そのような大きな力で押し付けられることで、原盤や基板が破壊されてしまう可能性も出てくる。また、大きな静水圧に耐えるために、原盤のパターンはより強固なものにする必要があり、やはりコストの増加を招いて好ましくない。
【００２９】
さらに、本発明者らは、加工層のエッチング時にオーバーエッチングをする代わりに、マスク層の凹部に加工層よりもエッチング速度の低い材料を充填することで、転写後のマスク層の深さにばらつきが生じるという欠点の是正を試みた。ここで充填材料は、加工層よりもエッチング速度の低いものであり、かつナノメートルサイズに充填できるものであれば特に限定されない。たとえば、Si-O、Ti-O、Ta-O、Zr-Oといった硬質セラミクス材料やC, Siなどをスパッタや蒸着やCVD法によって堆積してもよいし、液状のもの(たとえばエッチング耐性のある、マスク層と別物質からなるレジスト材料)をスピンコートしてもよい。
【００３０】
液状のものは簡単な装置構成で充填できる利点がある。特に、SOG(Spin-On-Glass)として知られている液状の材料が好ましい。この材料はSiO2をふくんでおり、数100℃以上でベーキングすることでSiO2に変化する材料として、一般に用いられている。充填後ベーキング処理によってマスク層の凹部を置換し、新たなマスクとすることもできるし、加工層よりもエッチング耐性が大きいのであればベーキングしなくてもよい。ベーキング処理を行うとコストは上昇するが、加工がしっかりできる利点がある。
【００３１】
同様な液状充填材料としてテトラエトキシシラン(TEOS)を用いるのも好ましい。この材料は、スピンコートあるいは液相CVDによってパターンに充填することができる。この材料も、数100℃以上でベーキングすることでSiO2に変化する材料として、一般に用いられている。充填後ベーキング処理によってマスク層の凹部を置換し、新たなマスクとすることもできるし、加工層よりもエッチング耐性が大きいのであればベーキングしなくてもよい。ベーキング処理を行うとコストは上昇するが、加工がしっかりできる利点がある。
【実施例】
【００３２】
以下、本発明の実施例について説明する。なお、本発明は以下の実施例に限定されるわけではない。
（実験材料および方法）
［原盤の作製］
R-θ型の電子線描画装置を用いて、Siウェハー上にスピンコートしたレジスト上に同心円状のパターンを描画した。パターンは現在ハードディスクに用いられている信号を模して、プリアンブル、アドレス、バースト信号、データ部を含むものであった。これらの信号はダミー信号であり、すぐにハードディスクとして動作できる構成にはなっていないが、ナノインプリントをハードディスクに応用した際のテストとしては充分なものである。パターンのトラック幅は50,100,200,300,400,600,800nmとした。またダミーデータの記録信号は「101010…」の細密信号とした。信号間隔はトラック幅の1/3〜1/10である。
【００３３】
このようにして作製したパターンに、光ディスク原盤を作製するのと同様の後処理を施して、Ni電鋳によりNi原盤を作製した。Ni原盤は、1.0、2.5、3.5インチのディスク基板(ドーナツ状)全面を押せるように、基板外径＋20mmの外径をもち、ディスク基板の中心部の孔に対応する孔は開けていない。パターンの凸部の高さd'は100nmである。
【００３４】
［磁気記録媒体の製造］
1.0、2.5、3.5インチのディスク基板(ドーナツ状)を用意し、その上にTi下地層(50nm)、CoCrPt磁性層(15nm)、C保護層(5nm)を順次、スパッタ法にて堆積した。この膜の上にスピンコートによりマスク層としてレジストを塗布した。設定塗布厚は100nmとした。その上から上記のNi原盤を30ｔの油圧プレスで押し付けてインプリントを行った(図2(a))。インプリント後に、O2-RIEによりレジスト底部の「底抜き」を行い(図２(b))、その後に、Arイオンミリングによって磁性層部分をエッチングした(図２(c))。
【００３５】
なお、このときのエッチング条件は、最もdが大きい部位で基板が少しエッチングされるようなオーバーエッチングとした。上記したように、オーバーエッチングによりパターン形状の乱れは生じるものの、転写エラーによるパターン欠損が減少するので、結果としては良好なエッチングができる。
【００３６】
［パターン形状の乱れの評価］
エッチング後の形状をSEM(走査型電子顕微鏡)にて測定した。測定試料は、各ディスク基板の半径を5分割し、さらに各半径位置で今度は円周上に20度ずつ18分割し、これらの分割点において5mm角に切り出した。このようにして切り出した90個の試料について、視野中にパターンが少なくとも100個入る倍率で観察を行い、画像処理にてフィッティングし、形状が乱れている割合を評価した。結果は1個の試料の形状乱れの割合を90個で平均したものとした。
【００３７】
（実施例１）
インプリントする際に、ドーナツ状のテフロン（登録商標）製バッファシート(0.3mm厚)を均等に押し付けてインプリントを行った。このようにして作製したインプリント後のレジスト形状をAFMで調べた。サンプリング場所は、上記と同様の90箇所である。その結果、図1に示した凹部の底から加工層表面までの距離d(塗布厚と凹部深さから評価)は、内周側〜外周側にわたって一定とした。
【００３８】
そして、基板の内径di、外径doに対してα=di/doを定義し、2.0、2.5、3.5インチディスク基板をベースに外径を小さくする加工を行って1.5、2.0、3.0インチ外径の基板を作製した。また、内径の拡大加工を行った基板も作製し、種々のαおよび面積Sの値を持つ基板を作製した。
【００３９】
これらの基板に対してインプリント−磁性層加工実験を行い、パターンエラー率評価を行った。その結果を図３に示す。横軸にα、縦軸にSをとり、パターンエラー率が12%以上のものを黒丸、12%未満のものを白丸で記している。直線41は、S=α×15000(mm2)の関係を示す直線である。図から明らかなように、S<α×15000(mm2)の場合にパターンエラー率が減少することがわかる。
【００４０】
なお、α<0.2ではパターンエラー率低減の効果が得られない。また、α>0.4では、ハードディスク等のストレージ媒体として実質的に意味のあるディスク基板にならなかったので、実験を行っていない。
【００４１】
次に、マスク層のパターン形成後に、エッチング速度の遅い材料を充填することを試みた。具体的には、塗布レジストをPMMA(ポリメチルメタクリレート)系にし、インプリント後にPS(ポリスチレン)系樹脂をスピンコートして、凹部に充填した。また、インプリント後にAuを10nm蒸着したところ、Auは凹部に相対的に厚く堆積した。これらの試料を用いて、磁性層加工を行い、パターンエラー率評価を行った。
【００４２】
また、充填材料としてSOG(Spin-On-Glass)を試みた。SOGは半導体製造プロセスで一般的に用いられている市販品を用いた。塗布条件を最適化した結果、凹部に選択的にSOGを充填できる条件があることがわかった。これらの試料を用いて、磁性層加工を行い、パターンエラー率評価を行った。
【００４３】
また、充填材料として、TEOS(テトラエトキシシラン)を試みた。TEOSも同様に半導体製造プロセスで一般的に用いられている市販品を用いた。TEOSはCVDで堆積することもできるが、簡単のために、溶剤で希釈したものをスピンコートして塗布することを試みた。塗布条件を最適化した結果、凹部に選択的にTEOSを充填できる条件があることがわかった。これらの試料を用いて、磁性層加工を行い、パターンエラー率評価を行った。
【００４４】
また、充填材料として、CVDで成膜したCを試みた。メタンガスを原料とし、プラズマCVDでパターン上に堆積した。Cはおおむね凹部に多く堆積し、設定膜厚40nmで堆積したところ表面粗さは堆積前よりも減少した。この状態で酸素アッシングによるPMMAレジスト除去を行った。CVD-Cが堆積されている凹部はエッチングされないが、凸部は側壁からエッチングされる。結果として、マスク層上のパターンと逆の(ネガの)パターンがマスク層に形成された。これらの試料を用いて、磁性層加工を行い、パターンエラー率評価を行った。
【００４５】
その結果、いずれの場合にも、S/α<15000の場合にはパターンエラー率が相対的に30-50%改善される(たとえばエラー率5%が3%になる)ことがわかった。この理由はおそらく、磁性層加工時のエッチングによるエラーの発生が抑えられているためであると思われる。ただし、S/α>15000の領域では、パターンエラー率が12%を下回ることはなかった。
【図面の簡単な説明】
【００４６】
【図１】本発明の実施形態に係るナノインプリント方法を実施した状態を模式的に示す図。
【図２】ナノインプリント後のエッチング工程を模式的に示す図。
【図３】αとSに対する転写エラーの変化を示す図。
【符号の説明】
【００４７】
１１…基板、１２…加工層、１３…マスク層、１４…原盤。
【図１】
0004110199.tif 000002
【図２】
0004110199.tif 000003
【図３】
0004110199.tif 000004