(57)【特許請求の範囲】
【請求項１】
ＦＭステレオ複合信号に含まれるパイロット信号に同期した信号を用いて、ＦＭステレオ複合信号に対する同期検波を行う同期検波回路と、
前記同期検波による検波出力を所定の時定数で平滑する時定数回路と、
前記時定数回路の出力電圧に基づいて前記パイロット信号の検出信号を生成する検出信号生成回路とを有するパイロット信号抽出回路において、
前記時定数回路は、
コンデンサと、
前記コンデンサの端子電圧と入力電圧とを比較する電圧比較器と、
前記端子電圧よりも前記入力電圧の方が相対的に高い状態を維持しているときに、前記コンデンサを間欠的に充電する充電回路と、
前記端子電圧の方が前記入力電圧よりも相対的に高い状態を維持しているときに、前記コンデンサから間欠的に放電電流を放出する放電回路と、
前記充電回路による充電速度と前記放電回路による放電速度を異ならせる充放電速度設定手段と、
を備えることを特徴とするパイロット信号抽出回路。
【請求項２】
請求項１において、
前記充電回路は、前記コンデンサに所定の充電電流を供給する電流供給部と、前記電流供給部による充電電流の間欠的な供給動作のタイミングを制御する第１のタイミング制御部とを含んで構成されており、
前記放電回路は、前記コンデンサから所定の放電電流を放出する電流放出部と、前記電流放出部による放電電流の間欠的な放出動作のタイミングを制御する第２のタイミング制御部とを含んで構成されていることを特徴とするパイロット信号抽出回路。
【請求項３】
請求項２において、
前記充放電速度設定手段は、前記第１および第２のタイミング制御部によって制御される充電電流の間欠的な供給時間と放電電流の間欠的な放出時間を異ならせることを特徴とするパイロット信号抽出回路。
【請求項４】
請求項３において、
前記第１および第２のタイミング制御部のそれぞれは、所定のデューティ比を有するパルス信号に基づいて前記タイミングの制御を行うスイッチを有しており、
前記充放電速度設定手段は、充電用の前記パルス信号のデューティ比と放電用の前記パルス信号のデューティ比を異ならせることを特徴とするパイロット信号抽出回路。
【請求項５】
請求項２において、
前記電流供給部および前記電流放出部のそれぞれは、所定の基準電圧がゲートに印加されるトランジスタによって構成されており、
前記充放電速度設定手段は、充電用の前記トランジスタと放電用の前記トランジスタのゲート寸法を異ならせることを特徴とするパイロット信号抽出回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＦＭ検波された後のステレオ複合信号に含まれるパイロット信号を検出するパイロット信号抽出回路に関する。
【０００２】
【従来の技術】
ＦＭ受信機は、ＦＭ検波された後のステレオ複合信号からＬ信号およびＲ信号を再生するＦＭ復調回路を有している。このＦＭ復調回路は、マトリックス方式とスイッチング方式に大別されるが、いずれの方式においてもステレオ複合信号に重畳されたパイロット信号を用いてＬ信号とＲ信号の抽出を行っている点で共通している。このパイロット信号は非常に微弱であるとともに、それ以外の成分による電圧変動があるため、単純に所定の閾値電圧と比較しただけでは、このパイロット信号を抽出することは困難である。このため、ステレオ復調回路内では、ＰＬＬ（位相同期ループ）回路を用いてこの微弱なパイロット信号に同期した信号を生成している。
【０００３】
また、ＦＭ放送の中には、ステレオ放送以外にモノラル放送が存在するため、正確にパイロット信号の有無を検出して、ステレオ放送とモノラル放送の判別を行う必要がある。従来、この判別は、ステレオ復調回路内で発生したパイロット信号に同期した信号を用いて、ステレオ複合信号に対して同期検波を行って、微弱なパイロット信号のみを累積することにより行われていた。
【０００４】
図７は、従来のパイロット信号抽出回路の構成を示す図である。このパイロット信号抽出回路２００では、パイロット信号に同期した１９ｋＨｚの信号を用いてステレオ複合信号に対する同期検波が行われ、パイロット信号の電圧レベルに応じてコンデンサ２０２が徐々に充電されて、その両端電圧に応じた電圧レベルを有する検出信号が差動増幅器２０４から出力される。
【０００５】
【発明が解決しようとする課題】
ところで、上述した従来のパイロット信号抽出回路２００では、同期検波によって抽出されたパイロット信号の電圧レベルを累積するために、大きな時定数のコンデンサが必要になる。したがって、このコンデンサの占有面積が大きくなるため、コスト面からのチップ面積の制約を考慮すると、パイロット信号抽出回路を半導体基板上に一体形成することができないという問題があった。
【０００６】
本発明は、このような点に鑑みて創作されたものであり、その目的は、半導体基板上に一体形成することができるパイロット信号抽出回路を提供することにある。
【０００７】
【課題を解決するための手段】
上述した課題を解決するために、本発明のパイロット信号抽出回路は、ＦＭステレオ複合信号に含まれるパイロット信号に同期した信号を用いてＦＭステレオ複合信号に対する同期検波を行う同期検波回路と、同期検波による検波出力を所定の時定数で平滑する時定数回路と、時定数回路の出力電圧に基づいてパイロット信号の検出信号を生成する検出信号生成回路とを有している。また、時定数回路は、コンデンサと、コンデンサの端子電圧と入力電圧とを比較する電圧比較器と、端子電圧よりも入力電圧の方が相対的に高い状態を維持しているときにコンデンサを間欠的に充電する充電回路と、端子電圧の方が入力電圧よりも相対的に高い状態を維持しているときにコンデンサから間欠的に放電電流を放出する放電回路と、充電回路による充電速度と放電回路による放電速度を異ならせる充放電速度設定手段とを備えている。コンデンサに対して間欠的な充放電が行われるため、コンデンサの静電容量を小さくした場合であっても緩やかに端子電圧が変化し、等価的に大きな時定数を設定することができる。したがって、小さな静電容量のコンデンサを用いた場合であってもパイロット信号抽出回路内の時定数回路に大きな時定数を設定することができ、パイロット信号抽出回路全体を半導体基板上に一体形成することが可能となる。
【０００８】
また、コンデンサに所定の充電電流を供給する電流供給部と、電流供給部による充電電流の間欠的な供給動作のタイミングを制御する第１のタイミング制御部とを含んで充電回路を構成するとともに、コンデンサから所定の放電電流を放出する電流放出部と、電流放出部による放電電流の間欠的な放出動作のタイミングを制御する第２のタイミング制御部とを含んで放電回路を構成することが望ましい。電流供給部による充電電流の供給動作のタイミングと電流放出部による放電電流の放出動作のタイミングを制御することにより、コンデンサの間欠的な放電動作を容易に制御することができる。
【０００９】
また、上述した時定数回路は、第１および第２のタイミング制御部によって制御される充電電流の間欠的な供給時間と放電電流の間欠的な放出時間を異ならせる充放電速度設定手段をさらに備えることが望ましい。充放電動作が行われる時間そのものを異ならせることにより、パイロット信号を新たに検出する応答時間と、一旦検出されたパイロット信号が消失したことを検出する応答時間を異ならせることができる。
【００１０】
また、第１および第２のタイミング制御部のそれぞれが、所定のデューティ比を有するパルス信号に基づいてタイミングの制御を行うスイッチを有している場合に、上述した充放電速度設定手段は、充電用のパルス信号のデューティ比と放電用のパルス信号のデューティ比を異ならせることが望ましい。これにより、充電時間と放電時間とを異ならせる制御が容易となる。
【００１１】
また、上述した時定数回路は、電流供給部によって供給される充電電流と電流放出部によって放出される放電電流を異ならせる充放電速度設定手段をさらに備えることが望ましい。充電電流値と放電電流値とを異ならせることにより、パイロット信号を新たに検出する応答時間と、一旦検出されたパイロット信号が消失したことを検出する応答時間を異ならせることができる。
【００１２】
また、電流供給部および電流放出部のそれぞれが、所定の基準電圧がゲートに印加されるトランジスタによって構成されている場合に、上述した充放電速度設定手段は、充電用のトランジスタと放電用のトランジスタのゲート寸法を異ならせることが望ましい。これにより、充電電流値と放電電流値とを異ならせる制御が容易となる。
【００１３】
【発明の実施の形態】
以下、本発明を適用した一実施形態のパイロット信号抽出回路について詳細に説明する。
図１は、本実施形態のパイロット信号抽出回路を含むＦＭ受信機の構成を示す図である。図１に示すＦＭ受信機は、高周波増幅回路１１、混合回路１２、局部発振器１３、中間周波フィルタ１４、１６、中間周波増幅回路１５、リミット回路１７、ＦＭ検波回路１８、ステレオ復調回路１９、パイロット信号抽出回路３０を含んで構成されている。
【００１４】
アンテナ２０によって受信したＦＭ変調波信号を高周波増幅回路１１によって増幅した後、局部発振器１３から出力される局部発振信号を混合することにより、高周波信号から中間周波信号への変換を行う。中間周波フィルタ１４、１６は、中間周波増幅回路１５の前段および後段に設けられており、入力される中間周波信号から所定の帯域成分のみを抽出する。中間周波増幅回路１５は、中間周波フィルタ１４、１６を通過する一部の中間周波信号を増幅する。
【００１５】
リミット回路１７は、入力される中間周波信号を高利得で増幅する。ＦＭ検波回路１８は、リミット回路１７から出力される振幅一定の信号に対してＦＭ検波処理を行う。ステレオ復調回路１９は、ＦＭ検波回路１８から出力されるＦＭ検波後のステレオ複合信号に対してステレオ復調処理を行って、Ｌ信号およびＲ信号を生成する。また、このステレオ復調回路１９は、１９ｋＨｚのパイロット信号に同期した３８ｋＨｚの同期信号を生成しており、この同期信号を分周した１９ｋＨｚの同期信号が外部に出力されている。
【００１６】
パイロット信号抽出回路３０は、ＦＭ検波回路１８から出力されるＦＭステレオ複合信号に含まれるパイロット信号を抽出し、その電圧レベル（振幅）に応じた検出信号を生成する。
図２は、パイロット信号抽出回路３０の詳細な構成を示す図である。図２に示すように、パイロット信号抽出回路３０は、抵抗３２、３４、ＦＥＴ３６、３８、インバータ回路４０、差動増幅器４２、時定数回路１００、２００を含んで構成されている。
【００１７】
一方のＦＥＴ３６は、ゲートにステレオ復調回路１９から出力される１９ｋＨｚの同期信号が入力されており、ドレインが抵抗３２の一方端および時定数回路１００の入力端に共通に接続され、ソースが固定電位（Ｖdd／２）に接続されている。また、他方のＦＥＴ３８は、ゲートにステレオ復調回路１９から出力される１９ｋＨｚの同期信号がインバータ回路４０を介して入力されており、ソースが抵抗３４の一方端および時定数回路２００の入力端に共通に接続され、ドレインが固定電位（Ｖdd／２）に接続されている。さらに、一方の時定数回路１００の出力端が差動増幅器４２の非反転入力端子に、他方の時定数回路２００の出力端が差動増幅器４２の反転入力端子にそれぞれ接続されている。
【００１８】
１９ｋＨｚの同期信号によって周期的にＦＥＴ３６がオン状態になって抵抗３２の一方端が固定電位に接続される。このため、ＦＥＴ３６がオフ状態の間だけパイロット信号が時定数回路１００に入力される。特に、１９ｋＨｚの同期信号はパイロット信号に同期しているため、例えばパイロット信号の電圧がＶdd／ｄを超える半周期分のみが抽出される同期検波が行われ、その検波出力が時定数回路１００に入力される。
【００１９】
一方、１９ｋＨｚの同期信号を反転した信号によって周期的にＦＥＴ３８がオン状態になって抵抗３４の一方端が固定電位に接続される。このため、ＦＥＴ３８がオフ状態の間だけパイロット信号が時定数回路２００に入力される。例えば、パイロット信号の電圧がＶdd／２よりも低くなる半周期分のみが抽出される同期検波が行われ、その検波出力が時定数回路２００に入力される。
【００２０】
時定数回路１００は、抵抗３２を介して入力されるパイロット信号の半周期分を、所定の時定数で平滑する。また、時定数回路２００は、抵抗３４を介して入力されるパイロット信号の残りの半周期分を、所定の時定数で平滑する。したがって、パイロット信号の振幅が大きくなると、時定数回路１００、２００の出力電圧がともに上昇し、差動増幅器４２から出力される検出信号の電圧レベルが大きくなる。反対に、パイロット信号の振幅が小さくなったり、パイロット信号自体がなくなると、時定数回路１００、２００の出力電圧が低下し、差動増幅器４２から出力される検出信号の電圧レベルが小さくなる。
【００２１】
図３は、時定数回路１００の原理ブロックを示す図である。なお、時定数回路２００も基本的に同じ構成を有している。図３に示すように、本実施形態の時定数回路１００は、コンデンサ１１０、電圧比較器１１２、充電回路１１４、放電回路１１６、充放電速度設定部１１８を備えている。電圧比較器１１２は、コンデンサ１１０の端子電圧と入力電圧とを比較し、この比較結果に応じて充電回路１１４あるいは放電回路１１６の動作を有効にする。充電回路１１４は、間欠的に充電電流を供給することによりコンデンサ１１０を充電する。例えば、この充電回路１１４は、定電流回路とスイッチとを含んで構成されており、スイッチがオン状態になったときに定電流回路からコンデンサ１１０に対して充電電流が供給される。また、放電回路１１６は、間欠的に放電電流を流すことによりコンデンサ１１０を放電する。例えば、この放電回路１１６は、定電流回路とスイッチとを含んで構成されており、スイッチがオン状態になったときにコンデンサ１１０から一定の電流が放出される。充放電速度設定部１１８は、充電回路１１４によるコンデンサ１１０の充電速度と放電回路１１６によるコンデンサ１１０の放電速度を設定する。この充放電速度設定部１１８が充放電速度設定手段に対応しており、具体的な内容については後述する。
【００２２】
このように、本実施形態の時定数回路１００は、コンデンサ１１０に対して間欠的な充放電動作を行っている。このため、コンデンサ１１０の静電容量を小さく設定した場合でも、緩やかにその両端電圧が変化し、大きな時定数を有する回路、すなわち大きな静電容量を有するコンデンサを使用した場合と同等の充放電特性を得ることができる。また、充電回路１１４や放電回路１１６では、所定の電流をコンデンサ１１０に供給、あるいはコンデンサ１１０から放出する制御を行うが、これらの供給、放出動作は間欠的に行われるため、その際の電流値をＩＣ化に適したある程度大きな値に設定することができる。したがって、時定数回路１００、２００を含むパイロット信号抽出回路３０全体を半導体基板上に形成してＩＣ化することが可能になる。また、コンデンサ等の外付け部品が不要になるため、パイロット信号抽出回路３０全体を大幅に小型化することができる。
【００２３】
また、本実施形態の時定数回路１００は、充放電速度設定部１１８によってコンデンサ１１０に対する充電速度と放電速度が異なるように設定されている。このように、充放電動作が行われる時間そのものを異ならせることにより、パイロット信号を新たに検出する感度（応答時間）と、一旦検出されたパイロット信号が消失したことを検出する感度（応答時間）を異ならせることができる。これにより、例えばパイロット信号を検出してからＦＭステレオ処理を開始するまでの時間と、パイロット信号の消失を検出してからモノラル処理を開始するまでの時間を異ならせることが容易となる。
【００２４】
図４は、時定数回路１００の具体的な構成を示す回路図である。図４に示すように、時定数回路１００は、コンデンサ１１０、定電流回路１４０、ＦＥＴ１４２、１４４、１５０、１５４、１５６、スイッチ１４６、１５２、電圧比較器１６０、アンド回路１６２、１６４、分周器１７０を含んで構成されている。
【００２５】
２つのＦＥＴ１４２、１４４によってカレントミラー回路が構成されており、定電流回路１４０から出力される定電流と同じ充電電流が生成される。また、この充電電流の生成タイミングがスイッチ１４６によって決定される。
スイッチ１４６は、インバータ回路１とアナログスイッチ２とＦＥＴ３によって構成されている。アナログスイッチ２は、ｐチャネルＦＥＴとｎチャネルＦＥＴの各ソース・ドレイン間を並列接続することにより構成されている。アンド回路１６２の出力信号が直接ｎチャネルＦＥＴのゲートに入力されているとともに、この出力信号の論理をインバータ回路１によって反転した信号がｐチャネルＦＥＴのゲートに入力されている。したがって、このアナログスイッチ２は、アンド回路１６２の出力信号がハイレベルのときにオン状態になって、反対にローレベルのときにオフ状態になる。また、ＦＥＴ３は、アナログスイッチ２がオフ状態のときにＦＥＴ１４４のゲート・ドレイン間を低抵抗で接続することにより、ＦＥＴ１４４による電流供給動作を確実に停止させるためのものである。
【００２６】
スイッチ１４６がオン状態になると、定電流回路１４０が接続された一方のＦＥＴ１４２のゲートと他方のＦＥＴ１４４のゲートとが接続された状態になるため、一方のＦＥＴ１４２に接続された定電流回路１４０によって生成される定電流とほぼ同じ電流が他方のＦＥＴ１４４のソース・ドレイン間にも流れる。この電流が、充電電流としてコンデンサ１１０に供給される。反対に、スイッチ１４６がオフ状態になると、ＦＥＴ１４４のゲートがドレインに接続された状態になるため、この充電電流の供給が停止される。
【００２７】
上述した定電流回路１４０および２つのＦＥＴ１４２、１４４が電流供給部に対応する。スイッチ１４６、アンド回路１６２が第１のタイミング制御部に対応する。
また、上述したＦＥＴ１４２と定電流回路１４０にＦＥＴ１５０を組み合わせることにより、コンデンサ１１０の放電電流を設定するカレントミラー回路が構成されており、その動作状態がスイッチ１５２によって決定される。スイッチ１５２はスイッチ１４６と同じ構成を有している。このスイッチ１５２は、アンド回路１６４の出力信号の論理に応じてオンオフ状態が制御されており、この出力信号がハイレベルのときにオン状態に、ローレベルのときにオフ状態になる。
【００２８】
スイッチ１５２がオン状態になると、定電流回路１４０が接続された一方のＦＥＴ１４２のゲートと他方のＦＥＴ１５０のゲートとが接続された状態になるため、定電流回路１４０によって生成される定電流とほぼ同じ電流が他方のＦＥＴ１５０のソース・ドレイン間にも流れる。この電流が、コンデンサ１１０に蓄積された電荷を放出する放電電流になる。
【００２９】
但し、ＦＥＴ１５０に流れる電流をコンデンサ１１０から直接取り出すことはできないため、本実施形態では、ＦＥＴ１５０のソース側にＦＥＴ１５４、１５６によって構成される別のカレントミラー回路が接続されている。
２つのＦＥＴ１５４、１５６はゲート同士が接続されており、ＦＥＴ１５４に上述した放電電流が流れたときに、同じ電流が他方のＦＥＴ１５６のソース・ドレイン間にも流れるようになっている。このＦＥＴ１５６は、ドレインがコンデンサ１１０の高電位側の端子に接続されており、ＦＥＴ１５６に流れる電流は、コンデンサ１１０に蓄積された電荷が放出されることによって生成される。
【００３０】
上述した定電流回路１４０および４つのＦＥＴ１４２、１５０、１５４、１５６が電流放出部に対応する。スイッチ１５２、アンド回路１６４が第２のタイミング制御部に対応する。
また、電圧比較器１６０は、プラス端子に印加されるコンデンサ１１０の端子電圧と、マイナス端子に印加される時定数回路１００の入力電圧との大小比較を行う。この電圧比較器１６０は、非反転出力端子と反転出力端子を有しており、プラス端子に印加されるコンデンサ１１０の端子電圧の方がマイナス端子に印加される入力電圧よりも高い場合には反転出力端子からハイレベルの信号が出力され、非反転出力端子からローレベルの信号が出力される。反対に、プラス端子に印加されるコンデンサ１１０の端子電圧の方がマイナス端子に印加される入力電圧よりも低い場合には反転出力端子からローレベルの信号が出力され、非反転出力端子からハイレベルの信号が出力される。
【００３１】
アンド回路１６２は、一方の入力端子に所定のパルス信号が入力され、他方の入力端子に電圧比較器１６０の非反転出力端子が接続されている。したがって、コンデンサ１１０の端子電圧の方が時定数回路１００の入力電圧よりも低い場合に、アンド回路１６２から所定のパルス信号が出力される。
【００３２】
また、アンド回路１６４は、一方の入力端子に分周器１７０から出力される所定のパルス信号が入力され、他方の入力端子に電圧比較器１６０の反転出力端子が接続されている。したがって、コンデンサ１１０の端子電圧の方が時定数回路１００の入力電圧よりも高い場合に、アンド回路１６４から所定のパルス信号が出力される。上述した分周器１７０が充放電速度設定手段に対応する。
【００３３】
分周器１７０は、アンド回路１６２の一方の入力端子に入力されたパルス信号を所定の分周比で分周して出力する。上述したように、この分周後のパルス信号は、アンド回路１６４の一方の入力端子に入力される。
時定数回路１００はこのような構成を有しており、次にその動作を説明する。
【００３４】
時定数回路１００の動作開始時にコンデンサ１１０が充電されていない場合や、時定数回路１００の入力電圧が上昇傾向にある場合には、コンデンサ１１０の端子電圧の方が時定数回路１００の入力電圧よりも低い状態にある。このとき、アンド回路１６２からパルス信号が出力され、アンド回路１６４からはパルス信号が出力されない。したがって、スイッチ１４６のみが間欠的にオン状態になり、このオン状態になるタイミングで所定の充電電流がコンデンサ１１０に供給される。この充電動作は、コンデンサ１１０の端子電圧が時定数回路１００の入力電圧よりも相対的に高くなるまで継続される。
【００３５】
また、この充電動作によってコンデンサ１１０の端子電圧が時定数回路１００の入力電圧を超えた場合や、この入力電圧が下降傾向にあってコンデンサ１１０の端子電圧よりこの入力電圧の方が低い場合には、アンド回路１６４からパルス信号が出力され、アンド回路１６２からはパルス信号が出力されない。したがって、スイッチ１５２のみが間欠的にオン状態になり、このオン状態になるタイミングで所定の放電電流がコンデンサ１１０から放出される。この放電動作は、コンデンサ１１０の端子電圧が時定数回路１００の入力電圧よりも相対的に低くなるまで継続される。
【００３６】
また、上述した２つのアンド回路１６２、１６４から出力される２種類のパルス信号を比較すると、アンド回路１６２から出力されるパルス信号のデューティ比の方がアンド回路１６４から出力されるパルス信号のデューティ比よりも大きいため、２つのアンド回路１６２、１６４のそれぞれから同じ時間だけパルス信号が出力された場合を考えると、単位時間当たりの充電速度の方が放電速度よりも速くなる。
【００３７】
なお、上述した時定数回路１００では、２つのアンド回路１６２、１６４からデューティ比が異なるパルス信号を出力するために分周器１７０を用いたが、異なるデューティ比のパルス信号を別々に生成して２つのアンド回路１６２、１６４のそれぞれに入力するようにしてもよい。また、アンド回路１６４の一方の入力端側に分周器１７０を挿入することにより、コンデンサ１１０の充電時間よりも放電時間の方が遅くなるように設定されているが、反対に放電時間よりも充電時間の方が遅くなるようにするには、アンド回路１６２の一方の入力端側に分周器１７０を挿入すればよい。あるいは、分周器１７０を取り除くことにより、コンデンサ１１０の充電時間と放電時間を同じにすることができる。
【００３８】
また、上述した時定数回路１００では、コンデンサ１１０に対する充電速度と放電速度を異ならせるために、ＦＥＴ１４４、１５０のそれぞれがオン状態になる単位時間当たりの割合を異ならせたが、これらのＦＥＴのゲート寸法を異ならせることにより、充電電流と放電電流そのものを異ならせるようにしてもよい。
【００３９】
図５は、時定数回路の変形例を示す回路図である。図５に示す時定数回路１００Ａは、図４に示した時定数回路１００に対して、分周器１７０を削除するとともに、２つのＦＥＴ１４４、１５０をゲート寸法を変更した２つのＦＥＴ１４４Ａ、１５０Ａに変更した点が異なっている。
【００４０】
図６は、ＭＯＳ型のＦＥＴ（ＦＥＴ）のゲート寸法を示す図である。ゲート電圧が同じであっても、ゲート幅Ｗとゲート長Ｌを変更することにより、チャネル抵抗が変化するため、ソース・ドレイン間を流れる電流は変化する。本実施形態では、充電電流を多くしてアタック時間を短くしたいため、ＦＥＴ１４４Ａのゲート幅Ｗを大きな値に、ゲート長Ｌを小さな値に設定する。一方、放電電流を少なくしてリリース時間を長くしたいため、ＦＥＴ１５０Ａのゲート幅Ｗを小さな値に、ゲート長Ｌを大きな値に設定する。このように、ＦＥＴ１４４Ａ、１５０Ａのそれぞれゲート寸法を異ならせることによっても充電速度と放電速度を容易に異ならせることができる。この場合には、ＦＥＴ１４４Ａ、１５０Ａは、充電回路１１４と放電回路１１６の一部の構成をなすとともに、充放電速度設定手段としての機能を有する。
【００４１】
【発明の効果】
上述したように、本発明によれば、コンデンサに対して間欠的な充放電が行われるため、コンデンサの静電容量を小さくした場合であっても緩やかに端子電圧が変化し、等価的に大きな時定数を設定することができる。したがって、小さな静電容量のコンデンサを用いた場合であってもパイロット信号抽出回路内の時定数回路に大きな時定数を設定することができ、パイロット信号抽出回路全体を半導体基板上に一体形成することが可能となる。
【図面の簡単な説明】
【図１】一実施形態のパイロット信号抽出回路を含むＦＭ受信機の構成を示す図である。
【図２】パイロット信号抽出回路の詳細な構成を示す図である。
【図３】時定数回路の原理ブロックを示す図である。
【図４】時定数回路の具体的な構成を示す回路図である。
【図５】時定数回路の変形例を示す回路図である。
【図６】ＭＯＳ型のＦＥＴのゲート寸法を示す図である。
【図７】従来のパイロット信号抽出回路の構成を示す図である。
【符号の説明】
１８  ＦＭ検波回路
１９  ステレオ復調回路
３０  パイロット信号抽出回路
３２、３４  抵抗
３６、３８  ＦＥＴ
４０  インバータ回路
４２  差動増幅器
１００、２００  時定数回路
１１２、１６０  電圧比較器
１１４  充電回路
１１６  放電回路
１４０  定電流回路
１４２、１４４、１５０、１５４、１５６  ＦＥＴ
１４６、１５２  スイッチ
１６２、１６４  アンド回路
１７０  分周器
【図１】
0004092100.tif 000002
【図２】
0004092100.tif 000003
【図３】
0004092100.tif 000004
【図４】
0004092100.tif 000005
【図５】
0004092100.tif 000006
【図６】
0004092100.tif 000007
【図７】
0004092100.tif 000008