(57)【特許請求の範囲】
【請求項１】
カソードに取り付けられたターゲットに対して成膜すべき基板を対向させ、前記ターゲットをスパッタして前記基板に薄膜を形成するスパッタ装置において、
前記基板は前記ターゲットの中心に対して基板中心が偏心するように配置され、
前記ターゲットと前記基板の間に設けられた、前記ターゲットの中心から見て前記基板の表面の前記基板の中心位置を含む半分の面積の外側領域を覆う遮蔽物と、
前記基板を載置する基板ホルダと、を有し、
前記基板ホルダと前記ターゲットとの平行状態を保って前記基板ホルダと前記ターゲットのうちのいずれかはその中心の周りに回転するように構成されたことを特徴とするスパッタ装置。
【請求項２】
前記ターゲットと前記基板の偏心距離は前記基板の半径に等しいことを特徴とする請求項１記載のスパッタ装置。
【請求項３】
前記基板ホルダに電圧を印加する高周波交流電源を有することを特徴とする請求項１または２記載のスパッタ装置。
【請求項４】
前記遮蔽物は前記基板に近づけて配置されることを特徴とする請求項１〜３のいずれか１項に記載のスパッタ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はスパッタ装置に関し、特に、表面に高密度集積回路が形成される基板でその裏面に電極と配線等を形成するのに適したスパッタ装置に関する。
【０００２】
【従来の技術】
近年では、マイクロ波通信や移動通信の通信機、衛星放送の受信機、自動車レーダなどの電子機器に使用される電子回路として、ＭＭＩＣ（モノリシックマイクロ波集積回路）やＦＥＴ（電界効果トランジスタ）などの化合物半導体集積回路が利用されている。通常の半導体集積回路において電極を形成するときには、Ｓｉ（シリコン）基板の表面にコンタクトホールを形成し、バリアメタルを介してアルミ配線材あるいはＣｕ配線材をホール内に埋め込むようにしていた。この電極形成方法では、バリアメタルがアスペクト比の高いホール内の底面に充分（ボトムカバレッジ３０％以上）に堆積されることが重要視され、ホール側壁の膜厚は極端に薄く、この部分での高抵抗化や断線を生じない限り、底面部と側壁部での膜厚均一性はそれほど問題とされなかった。ところが、近年では、半導体デバイスの省電力化や高効率化が要求される結果、表面に半導体集積回路が形成される基板においてその裏面側に電極（以下「裏面電極」という）を形成するという要求が高まってきた。この裏面電極では、基板の裏面から表面に向かってアスペクト比の高いビアホールを形成し、このビアホールに通電部としての裏面電極を形成する。裏面電極を有する基板の構成では、裏面電極として、ビアホール内には埋込み電極は形成されず、ビアホールの内壁側面および底面に導電性膜を堆積させるので、ビアホールのホール内壁側面からホール底面に至るまで均一な厚みの電極を形成することが要求されている。
【０００３】
図８に従来の代表的なＦＥＴの断面構造を示す。このＦＥＴ１０１で用いられている裏面電極１０２を形成する方法を、図８を参照しながら説明する。図８に示したＦＥＴ１０１の裏面電極１０２は次のステップ（１）〜（１０）によって形成される。
【０００４】
（１）ガリウム砒素（ＧａＡｓ）基板１０３の表面上に半導体プロセスによりＦＥＴ構造１０４を形成する。ＦＥＴ構造１０４は、ドレイン１０４ａとソース１０４ｂとゲート１０４ｃとから構成されている。なおＧａＡｓ基板１０３の上にはバッファ層や他の複数の層が形成されている。
（２）上記のごときＦＥＴ構造１０４が形成されたＧａＡｓ基板１０３の表面には、ガラス基板（図示せず）が接着剤で接着される。
（３）ＣＭＰ等の研磨装置によってＧａＡｓ基板１０３の裏面を研磨し、ＧａＡｓ基板１０３の全体の厚みが１００μｍ程度になるように薄膜化する。
（４）ＧａＡｓ基板１０３の裏面にフォトリソグラフィー工程によりビアホールを形成するためのパターン形成する。
（５）ドライエッチング法によりビアホール１０５を形成する。
（６）フォトレジストを除去する。
（７）真空蒸着法により、Ｔｉ，ＴｉＮ，ＮｉＣｒなどのバリアメタルの膜１０６をビアホール１０５内等に数十ｎｍ程度の厚みで成膜する。
（８）真空蒸着法により、上記バリアメタルの膜１０６の上にＡｕ等の低抵抗金属膜を数十ｎｍの厚みで成膜する。
（９）電界メッキ法により金属膜を数μｍ〜数十μｍ成膜して裏面電極１０２の形成を終了する。
（１０）上記のごとく裏面電極１０２が形成された半絶縁性ＧａＡｓ基板１０３をガラス基板から外す。
【０００５】
【発明が解決しようとする課題】
前述のような構造を有するＧａＡｓ基板１０３の裏側に裏面電極１０２を形成する場合、特にアスペクト比の高いビアホール１０５での膜の形成においては、前述の真空蒸着法によれば、蒸着粒子の直進性が高いため、ホール内の全域に渡って膜が形成できない。そこで余弦則に基づいて粒子が放出されるスパッタ法が採用されるようになった。しかし、このスパッタ法によれば、反対に斜めに飛来する粒子が多くなるので、ホールの開口部にひさし状に膜が堆積し、ホール内部にスパッタ粒子が到達しない。従って、ホール内の側壁部にほとんど膜が付着しない箇所が生じ、良好な裏面電極を形成することができないという問題を生じていた。
【０００６】
また前述のごとくＮｉＣｒ等のバリアメタルの膜１０６を堆積させる目的は、ショットキー特性、拡散バリアの特性、および裏面電極１０２であるＡｕ膜とＧａＡｓ基板との密着性を向上させることにある。従って、ＮｉＣｒバリア膜１０６に部分的に極薄い部分が存在すると、リーク電流の増大、ＧａＡｓ基板１０３へのＡｕの拡散によるデバイス特性の変化や、ＧａＡｓ基板１０３とＡｕ膜（裏面電極１０２）の密着性の低下を引き起こす、と考えられる。
【０００７】
そこで、この対策のために、粒子の直線性を高めた手法であるイオン化スパッタ法や、ターゲットと基板の距離を離した低圧遠隔スパッタ法、あるいはエッチングしながらホール開口部の膜を削り底部に再付着させるバイアス法等が採用されるようになった。ところが、これらの方式によれば、ホール底面のカバレッジは２０〜４０％と大きく改善されたが、ホール底部付近の側壁部のカバレッジは４〜５％程度になったに過ぎなかった。
【０００８】
しかしながら、前述のように裏面電極１０２では電極材をビアホール１０５内に埋め込まないため、バリアメタルによるバリア膜およびその上に形成する裏面電極膜において、ビアホール１０５の全体に渡り均一に膜を形成する必要が生じてきた。このため、上記のようなホール内の膜厚に不均一性のある手法では対応できず、このため、この解決策が性急に必要となっている。
【０００９】
本発明の目的は、上記問題点を解決するため、簡単な構造によって、ターゲットの大きさによらず、微細なビアホールの側壁部分にも充分に膜を堆積し、ビアホールの側壁内面から底面に渡って良好なカバレッジ（均一な膜厚）で堆積膜を形成できるスパッタ装置を提供することにある。
【００１０】
【課題を解決するための手段】
本発明に係るスパッタ装置は、上記の目的を達成するため、次のように構成される。
【００１１】
第１のスパッタ装置（請求項１に対応）は、カソードに取り付けられたターゲットに対して成膜すべき基板を対向させ、ターゲットをスパッタして基板に薄膜を形成するスパッタ装置であり、基板はターゲットの中心に対して基板中心が偏心するように配置され、ターゲットと基板の間に設けられた、ターゲットの中心から見て基板の表面の基板の中心位置を含む半分の面積の外側領域を覆う遮蔽物と、基板を載置する基板ホルダとを有し、基板ホルダとターゲットとの平行状態を保って基板ホルダとターゲットのうちのいずれかはその中心の周りに回転するように構成される。
【００１２】
第２のスパッタ装置（請求項２）は、上記の構成において、好ましくは、ターゲットと基板の偏心距離は基板の半径に等しいことを特徴とする。
【００１３】
第３のスパッタ装置（請求項３）は、上記の構成において、好ましくは、基板ホルダに電圧を印加する高周波交流電源を有することで特徴づけられる。
【００１４】
第４のスパッタ装置（請求項４）は、上記の構成において、好ましくは、遮蔽物は基板に近づけて配置されることで特徴づけられる。
【００１６】
【作用】
上記の構成を有するスパッタ装置では、成膜を行う基板の面に到来するスパッタ粒子の進行方向をうまく制御できるので、基板の平坦部の膜厚均一性が良好になり、かつ基板全面に渡ってビアホール内の内壁側面および底面の膜形状および膜厚を均一に形成することが可能となる。基板に形成された１つのビアホール内での側壁内面および底面に渡って、平坦部に対するカバレッジが１０％程度以上に確保することが可能である。
【００１７】
【発明の実施の形態】
以下に、本発明の好適な実施形態を添付図面に基づいて説明する。
【００１８】
実施形態で説明される構成、形状、大きさおよび配置関係については本発明が理解・実施できる程度に概略的に示したものにすぎず、また数値および各構成要素の組成（材質）については例示にすぎない。従って本発明は、以下に説明される実施形態に限定されるものではなく、特許請求の範囲に示される技術的思想の範囲を逸脱しない限り様々な形態に変更することができる。
【００１９】
図１と図２を参照して本実施形態に係るスパッタ装置の構成を説明する。図１はスパッタ装置の要部構成を示す縦断面図、図２はスパッタ装置の特徴的構成部分を説明するための拡大図であり、図２の（Ａ）は平面図、図２の（Ｂ）は側面図である。
【００２０】
図１において、真空容器１１で形成される真空チャンバ１２は気密構造にて作られており、排気ポート１３を介して外部の排気装置（図示せず）で排気されるようになっている（矢印１４）。この排気作用に基づき真空チャンバ１２内は所要の減圧状態にされる。真空チャンバ１２の内部には、その下方に、基板ホルダ１５が図示しない回転駆動機構で回転可能に設けられている。基板ホルダ１５の上面には基板１６が載置される。基板１６では裏面電極を形成するためのスパッタ成膜が行われるので、基板ホルダ１５に載置された基板１６は、集積回路が形成された表面が下側に、その裏面が上側になるように配置されている。また基板ホルダ１５には、外部に設けた交流（高周波）電源１７からバイアス電圧が印加されている。基板１６の上側には、基板１６に近づいた状態で、所定の位置関係および寸法関係に係る条件を満たすようにして、遮蔽板２４が配置されている。真空容器１１の天井部１１ａには、磁石機構１８を内蔵したカソード１９が設けられている。カソード１９には、外部からスパッタ用のＤＣ電源２０がケーブル２１で接続されている。また内部の磁石機構１８は、回転機構により回転自在に設けられ、内側の偏心位置に配置される下面がＮ極の磁石１８ａと、外側周縁に配置される下面がＳ極の磁石１８ｂとから成る。カソード１９の下面にはターゲット２２が取り付けられている。ターゲット２２の下面は、真空チャンバ１２内に向き、かつ基板ホルダ１５上の基板１６の上面に対向している。真空チャンバ１２にはガス導入機構２３が付設され、ガス導入機構２３によって真空チャンバ１２内にスッパタ用プラズマを生成するためのプロセスガスが導入される。
【００２１】
図２では、カソード１９とターゲット２２と遮蔽板２４と基板１６が示されている。図２では、（Ａ）と（Ｂ）の間で各構成要素の位置関係が所定の関係を満たすように、両図を位置的に対応させて図が描かれている。
【００２２】
本実施形態に係るスパッタ装置では、図１と図２から明らかなように、従来のスパッタ装置の構成に比較して、基板１６の配置位置が、基板１６の中心軸１６ａがターゲット２２の中心軸２２ａから、基板１６の直径の半分の距離（図２中のｄ１）だけずれた状態で設定されている。このため基板ホルダ１５の位置自体が、上記の寸法的関係を満たすように設定されている。すなわち具体的な寸法で述べると、直径が例えば１００ｍｍである基板１６の場合には、ターゲット２２の中心軸２２ａに対して基板中心軸１６ａが５０ｍｍだけ偏心するように、基板１６を取り付けている。なおターゲット２２のサイズは例えば直径ｄ２が１６４ｍｍである。またターゲット２２と基板１６との間隔ｄ３（Ｔ／Ｓ距離）は２４０〜２５０ｍｍであり、この距離は、通常、スパッタ法やコリメート法での約１００ｍｍであるＴ／Ｓ距離より長く、低圧遠隔法での３００〜４００ｍｍより短い距離である。上記遮蔽板２４は、ターゲット２２と基板１６との間であって、かつ基板１６よりの位置に、ターゲット中心軸２２ａからの偏心した基板１６の中心軸１６ａより外側の位置に配置される。遮蔽板２４は、好ましくは、基板１６がバイアススパッタ可能な程度に基板１６に接近させられ、さらに基板１６の中心を含み、その面積の概略半分を覆う程度の面積を有している。遮蔽板２４と基板１６の距離ｄ４は例えばほぼ３０ｍｍ程度に設定されている。
【００２３】
ターゲット２２の背後には、前述のカソード１９が取り付けられており、内部に回転可能な上記磁石機構１８が設けられている。この構成に基づきマグネトロンスパッタリングを行えるようになっている。なお前述の通り、カソード１９には電力供給用電源である例えばＤＣ電源２０が接続され、一方、基板ホルダ１５には基板バイアス可能なように高周波交流電源１７が接続されている。基板バイアスを行う理由は、数百Ｗ程度の電力を投入してＡｕ等のメタル膜のカバレッジ向上を図ったり、あるいはＮｉＣｒバリア膜等の場合には膜応力を低減させたり、密着性を向上させるために行うものである。この場合には、通常の数百Ｗのバイアス電力よりはるかに少ない７０Ｗ程度の電力が供給できればよい。前述の実施形態の構成では、基板１６を回転させるように構成したが、基板１６を固定してターゲット２２すなわちカソード１９の側を回転させてもよい。
【００２４】
次に、上記の構成を有する本実施形態に係るスパッタ装置における動作を説明する。基板１６が不図示のゲートバルブを通して真空チャンバ１２内に搬送され、基板ホルダ１５の上に載置される。真空チャンバ１２内は予め１０-6Ｐａ程度以下に排気されており、ガス導入機構２３によりＡｒ等のプロセスガスが導入され、所定の圧力になるように流量調節器２３ａとバルブ２３ｂによって調整される。
【００２５】
次にスパッタ用のＤＣ電源２０および基板バイアス用交流電源１７を動作させる。この時に基板ホルダ１５は回転し、遮蔽板２４は固定された位置で常に基板１６の外側を覆っている。ターゲット２２に対して基板ホルダ１５の中心軸（基板中心軸１６ａと実質的に一致する）が偏心して回転するために、基板１６の全面の膜厚分布はほぼ均一になる。さらに、ターゲット２２の側から下方斜め方向に向かって飛来するスパッタ粒子がビアホールの内部の表面に堆積するために、ホール底部だけでなくホール側壁面にも膜が堆積するようになる。また，遮蔽板２４によって、基板１６の中心より外側へ飛来するスパッタ粒子は基板表面への堆積が阻止されるので、ホール内の側壁面における基板中心側と外周側の表面の被覆率はほぼ均等になる。
【００２６】
なお、遮蔽板２４は、基板１６の上面の外側領域のほぼ半分を覆うようになっているが、厳密にはその形状を考慮することで、基板全面およびホール内の膜厚を均一にすることができる。スパッタ粒子はほぼ余弦則に従うものが大半であるが、これに従わない元素もあり、この時には遮蔽板２４の形状を適切にすることで、膜厚分布を向上させることも可能である。
【００２７】
次に上記の実施形態に属する具体的な実施例を説明する。この実施例によれば、バリア膜用のＮｉＣｒ薄膜を形成を、以下のような条件のスパッタ成膜で行うことができる。使用する装置はシングル・プロセス・モジュールである。
【００２８】
【実施例】
次の（１）〜（１０）の条件でスパッタ成膜が行われる。
（１）ＤＣ電源２０によるスパッタ電力：ＤＣ２.２ｋＷ
（２）ターゲット２２：直径１６４ｍｍのＮｉＣｒ
（３）プロセスガス：Ａｒ（アルゴンガス）
（４）成膜時の圧力：０.１Ｐａ
（５）高周波交流電源１７による基板バイアス電力：７０Ｗ
（６）ターゲット／基板間距離ｄ３（Ｔ/Ｓ距離）：２４６ｍｍ
（７）ターゲット中心からの基板中心の偏心距離ｄ１：５０ｍｍ
（８）基板１６のサイズ：直径１００ｍｍ
（９）ホール形状：直径は３５μｍ、アスペクト比は２.１〜２.２
（１０）基板１６と遮蔽板２４の距離ｄ４：３３ｍｍ
【００２９】
図３の（ａ）〜（ｅ）は上記条件で基板１６に対してスパッタ成膜を行った結果を示す。成膜を行った後に基板１６を割ってＳＥＭ観察により測長した直径３５μｍ、アスペクト比約２のビアホール内のカバレッジ率を示している。
【００３０】
アスペクト比約２のビアホールは図４において符号４１で示されている。図４は、図２の（Ａ）で示した基板１６、遮蔽板２４、ターゲット２２、基板１６上の１つのビアホール４１の位置関係を模式的に示す平面図である。ビアホール４１の中心は基板１６の中心から距離Ｒの位置にあるものとする。ビアホール４１の中心は底部の中心を通る位置である。図４ではビアホール４１が４１ａと４１ｂとして誇張して示され、かつその図でビアホール内の内壁側面（開口部側、底（ボトム）側、外周側、中心側）と底面（中央、外周側、中心側）における膜厚測定箇所が指摘され、各測定箇所に対応する測定グラフの表示マーク（△、▲、○、●、×）が示されている。
【００３１】
図３の（ａ）〜（ｅ）の各々のグラフにおいて、横軸は基板中心からの距離（ｍｍ）、縦軸はカバレッジ（％）を意味する。（ａ）ではθ方向のボトムカバレッジ、（ｂ）ではθ方向のサイド（側面）カバレッジ、（ｃ）ではＲ方向のボトムカバレッジ、（ｄ）はＲ方向のサイドカバレッジ（ボトム付近）、（ｅ）はＲ方向のサイドカバレッジ（開口部付近）の測定グラフが示されている。上記において、θ方向は図４におけるＫ１−Ｋ１線断面で示される方向であり、Ｒ方向は図４におけるＫ２−Ｋ２線断面で示される方向である。
【００３２】
また図５の（Ａ），（Ｂ）は、基板１６における上記ビアホール４１の測定箇所を拡大して模式的に示した図である。図５に示すごとくビアホール４１の底部の中央Ａと側壁部の各膜５１の厚みにはまだ膜厚差があるが、少なくともいずれの測定箇所において、イメージ的に、基板１６の平坦面の膜厚に対しておよそ１０％程度以上のカバレッジを得ることができる。
【００３３】
比較のため、従来の方法である低圧遠隔法とコリメート法と本実施形態（本発明）による方法で作られる模式的な膜の形状を図６に表形式（表１）で示し、上記の各種の方法に基づく同程度のＴ／Ｓ距離によって膜形成した場合のデータを図７に表形式（表２）に示す。各膜厚の測定箇所は、図５に示した箇所（Ｂｉ点、Ａ点、Ｂｏ点、Ｃｉ点、Ｃｏ点、Ｄｉ点、Ｄｏ点）である。
【００３４】
表１に示す通り、低圧遠隔法ではターゲット中心と基板中心が同軸であるため、基板外周部における側壁部が基板中心部方向（Ｃｉ点、Ｄｉ点）と外周部方向（Ｃｏ点、Ｄｏ点）では不均一になること、および側壁部のホール底部付近（Ｃｉ点）の膜付着が著しく悪化する。低圧遠隔法では、基板全体に渡ってホール底部に比べ側壁部のカバレッジが悪く、両者での差が著しくなっている。一方、コリメータ法では、ホール底部（Ａ点、Ｂｉ点、Ｂｏ点）と側壁部（Ｃｉ点、Ｃｏ点）でのカバレッジはほぼ同等になり、特に基板内側での底部近辺の壁のカバレッジが向上している。
【００３５】
次に表２に示す通り、低圧遠隔法では、基板全体の膜厚均一性は±２％と非常に良いが、基板外周部のホール側壁部の底面付近のカバレッジが５％程度と非常に悪くなっている。コリメータ法と本発明との関係では、ほぼ同等の膜厚形状を示している。すなわち基板中心と外周部での膜形状の差は少なく、またホール内の底部と側壁でのカバレッジの差も向上している。しかし、コリメータ法では、φ１０×（１０〜２０）ｔの多数の孔を有するコリメータを通して成膜するので、このコリメータに著しく膜が付着し、目詰まりや膜剥がれによるパーティクルの問題が生じること、および成膜初期と成膜継続中においてコリメータに付着した膜による多数の孔の目詰まりに起因する成膜速度が経時的に劣化する問題がある。
【００３６】
他方、本発明のスパッタ成膜によれば、上記コリメータ法による種々の問題がなく、ほぼ１０％以上ホール内のカバレッジが得られることが分かった。なお実施例では、遮蔽板２４は単純な半円径の板材を使用したために、基板の上面の平坦部全体の膜厚分布は±１３％であったが、この形状を適切に考慮すると膜厚分布をさらに向上させることが可能である。
【００３７】
【発明の効果】
以上の説明で明らかなように本発明によれば、ターゲットの中心から偏心させた基板中心を有する基板をスパッタ成膜するためのスパッタ装置であり、基板のほぼ半分の外側領域を遮蔽物を相対的に回転するターゲットと基板の間に配置することによって、基板の平坦部の膜厚均一性が良好になり、かつ基板全面に渡ってビアホール内の内壁側面および底面の膜形状および膜厚を均一に形成することでき、良好な基板の平坦部の膜厚分布とアスペクト比２以上の微細なビアホールにカバレッジ≧１０％を得ることができ、また、基板の中心領域および外周領域の各々でのビアホールの内壁面のカバレッジに偏りを小さくすることができる。また比較的に小さなターゲットによって膜厚分布の優れた膜形成を行うことができ、このため装置の小型化およびコスト低減を図ることができ、低いランニングコストの実現可能な装置を提供できる。
【図面の簡単な説明】
【図１】  本発明の代表的な実施形態であるスパッタ装置の外略的な構成を示す縦断面図である。
【図２】  図１に示したスパッタ装置の要部構成の配置関係を示す図であり、（Ａ）は平面図、（Ｂ）は側面図である。
【図３】  カバレッジ性に関して基板の表面における各種の分布特性を示す図である。
【図４】  基板上のビアホールの位置およびビアホール内における膜厚測定箇所を示す図である。
【図５】  基板のビアホールの位置（Ａ）とビアホール内の膜厚測定箇所（Ｂ）とを示す図である。
【図６】  本発明と従来技術のそれぞれの構成とビアホール内のカバレッジの模式図を表す一覧表である。
【図７】  本発明と従来技術のそれぞれのビアホール内のカバレッジを比較する一覧表である。
【図８】  従来のＦＥＴ構造の代表的な模式的縦断面図である。
【図１】
0004128770.tif 000002
【図２】
0004128770.tif 000003
【図３】
0004128770.tif 000004
【図４】
0004128770.tif 000005
【図５】
0004128770.tif 000006
【図６】
0004128770.tif 000007
【図７】
0004128770.tif 000008
【図８】
0004128770.tif 000009