(57)【特許請求の範囲】
【請求項１】
タイミング信号を所定の周期で発生するタイミング信号発生手段と、タイミング信号の入力でレーダ波を監視領域を含む領域に送出するレーダ波送信手段と、前記監視領域を含む領域から反射されるレーダ波を受信するレーダ波受信手段と、該レーダ波受信手段の出力状態に基づいて前記監視領域における障害物の存在／不在を判定する障害物判定手段と、装置自体の動作正常を確認する動作確認手段と、を備え、
前記動作確認手段が、
前記タイミング信号を入力し、当該タイミング信号の前記発生周期が所定範囲内か否かを確認し、所定範囲内の時に送受信周期正常を示す論理値１の出力を発生し、所定範囲内でない時に出力が論理値０となる送受信周期確認回路と、
前記レーダ波送信手段からのレーザ波送出期間を示す信号と前記レーダ波受信手段からの受信動作を行わない受信無視期間を示す信号とを入力し、前記レーダ波送出期間と前記受信無視期間がそれぞれ所定期間内か否かを確認し、両期間が所定期間内の時に送受信期間正常を示す論理値１の出力を発生し、所定期間内でない時に出力が論理値０となる送受信期間確認回路と、
前記タイミング信号と前記レーダ波受信手段からの反射波受信出力とを入力し、前記タイミング信号が発生してから所定時間経過後の所定期間内に監視領域端部近傍に設置した検査用反射体からの反射波による受信出力が発生したか否かを確認し、所定期間内に発生した時は送受信性能正常を示す論理値１の出力を発生し、所定期間内に発生しなければ出力が論理値０となる送受信性能確認回路と、
前記レーダ波送信手段からのレーザ波送出期間を示す信号と前記レーダ波受信手段からの前記受信無視期間を示す信号とを入力し、前記レーダ波送出期間と前記受信無視期間が時間軸上で略一致しているか否かを確認し、一致度合いが所定範囲内の時に送受信タイミング正常を示す論理値１の出力を発生し、所定範囲内でないときに出力が論理値０となる送受信タイミング一致確認回路と、
を備え、前記４つの確認回路の出力の論理積演算の結果を出力する構成としたことを特徴とする踏切保安装置。
【請求項２】
前記送受信性能確認回路における前記所定期間が、レーダ波送出時の残響期間終了後に設定される構成である請求項１に記載の踏切保安装置。
【請求項３】
前記送受信性能確認回路における前記所定時間が、前記検査用反射体までのレーダ波往復時間に対応する請求項１又は２に記載の踏切保安装置。
【請求項４】
前記送受信性能確認回路は、前記タイミング信号の発生毎に動作正常の確認を行う請求項１〜３のいずれか１つに記載の踏切保安装置。
【請求項５】
送受信性能確認回路は、前記タイミング信号が発生してから前記所定時間経過後に前記所定期間だけ出力を発生する時間窓回路と、該時間窓回路の出力と前記反射波受信出力を論理積演算する第１ＡＮＤ回路と、該第１ＡＮＤ回路から出力が発生したことを少なくとも次の確認動作まで記憶保持して送受信性能の正常確認出力を発生する第１記憶回路とを備える請求項１〜４のいずれか１つに記載の踏切保安装置。
【請求項６】
前記時間窓回路は、前記タイミング信号が発生してから第１のオン・ディレー時間経過後に出力を発生する第１オン・ディレー回路と、該第１オン・ディレー回路の出力の立上り微分信号レベルが第１の下限閾値以上の間出力を生成して前記第１ＡＮＤ回路へ出力する第１レベル検定回路とを備える請求項５に記載の踏切保安装置。
【請求項７】
前記第１記憶回路は、タイミング信号の発生に基づいて入力する信号がホールド端子に入力し前記第１ＡＮＤ回路の出力がトリガ端子に入力し自身の出力でトリガ入力信号を自己保持する第１自己保持回路と、該第１自己保持回路の出力の停止を第１のオフ・ディレー時間遅延し前記正常確認出力を発生する第１オフ・ディレー回路とを備える請求項５に記載の踏切保安装置。
【請求項８】
前記送受信性能確認回路は、動作正常が確認されない状態が確認動作周期より長い所定時間以上継続した時に正常確認出力を消滅する請求項１〜７のいずれか１つに記載の踏切保安装置。
【請求項９】
前記送受信性能確認回路は、タイミング信号発生後の任意の時点での反射波受信出力に基づいて動作正常の確認が可能である請求項１〜８のいずれか１つに記載の踏切保安装置。
【請求項１０】
前記送受信性能確認回路は、障害物からの反射波による受信出力に基づいて正常確認出力が生成可能である請求項９に記載の踏切保安装置。
【請求項１１】
送受信性能確認回路は、受信した有効化信号に基づき反射波受信出力有りを記憶し、少なくとも前記所定時間経過後の所定期間内に、前記記憶に基づき反射波受信出力有りの信号を出力する第２記憶回路を含む請求項１０に記載の踏切保安装置。
【請求項１２】
前記第２記憶回路は、次回の確認動作までに記憶が消去される構成である請求項１１に記載の踏切保安装置。
【請求項１３】
前記有効化信号は、障害物の検知に基づいて生成される信号である請求項１１に記載の踏切保安装置。
【請求項１４】
送受信性能確認回路は、前記所定期間内に、前記第２記憶回路の出力及び反射波受信出力に基づく信号の少なくとも一方が入力したことを確認して正常確認出力を生成する請求項１１に記載の踏切保安装置。
【請求項１５】
送受信性能確認回路は、前記第２記憶回路が、前記有効化信号が発生した時に前記所定時間より長く確認動作周期より短い期間だけ出力を発生するパルス発生回路と、該パルス発生回路の出力がホールド端子に入力し前記反射波受信出力に基づく信号がトリガ端子に入力し自身の出力でトリガ入力信号を自己保持して反射波受信有りの記憶信号を出力する第２自己保持回路とを備える構成であり、該第２自己保持回路の出力と前記反射波受信出力に基づく信号を第１ＯＲ回路で論理和演算し、該第１ＯＲ回路の出力を前記正常確認出力とする構成である請求項１４に記載の踏切保安装置。
【請求項１６】
前記送受信周期確認回路は、前記タイミング信号の発生間隔が所定のオン・タイマ時間より長い時のみ出力を発生するオン・タイマ回路と、前記タイミング信号の発生間隔が所定のオフ・タイマ時間より短い時のみ出力を発生するオフ・タイマ回路と、前記オン・タイマ回路の出力とオフ・タイマ回路の出力を論理積演算して前記送受信周期正常の確認出力を発生する第２ＡＮＤ回路とを備える請求項１〜１５のいずれか１つに記載の踏切保安装置。
【請求項１７】
前記オン・タイマ回路は、前記タイミング信号が発生してから前記オン・タイマ時間経過後に出力を発生する第２オン・ディレー回路と、オン・タイマ時間とタイミング信号の発生期間を加算した期間より長い第２のオフ・ディレー時間を有し前記第２オン・ディレー回路の出力の停止を前記第２のオフ・ディレー時間だけ遅延し当該遅延出力を前記第２ＡＮＤ回路に出力する第２オフ・ディレー回路とを備える請求項１６に記載の踏切保安装置。
【請求項１８】
前記オフ・タイマ回路は、タイミング信号の立下りに基づく微分信号レベルが第２の下限閾値以上の間出力を発生する第２レベル検定回路と、タイミング信号の発生期間と略等しい時間の第３のオフ・ディレー時間を有し前記第２レベル検定回路の出力の停止を前記第３のオフ・ディレー時間だけ遅延し当該遅延出力を前記第２ＡＮＤ回路に出力する第３オフ・ディレー回路とを備え、前記オフ・タイマ時間を前記第２レベル検定回路の出力発生期間で設定する構成である請求項１６に記載の踏切保安装置。
【請求項１９】
前記送受信期間確認回路は、前記レーダ波送信手段からのレーダ波送出期間を示す信号が入力してから停止するまでの期間が第１タイマ時間を経過すると出力を停止する第１タイマ回路と、前記レーダ波受信手段からの受信無視期間を示す信号が入力してから停止するまでの期間が第２タイマ時間を経過すると出力を停止する第２タイマ回路と、第１及び第２タイマ回路の両出力を論理積演算し前記送受信期間正常の確認出力を発生する第３ＡＮＤ回路と備える請求項１〜１８のいずれか１つに記載の踏切保安装置。
【請求項２０】
前記送受信タイミング一致確認回路は、前記レーダ波送信手段からのレーダ波送出期間を示す信号レベルが所定レベル以上の時に出力を発生する第３レベル検定回路と、前記レーダ波受信手段からの受信無視期間を示す信号レベルが所定レベル以上の時に出力を発生する第４レベル検定回路と、前記第３及び第４レベル検定回路の両出力を排他的論理和演算する排他的論理和回路と、該排他的論理和回路の出力の停止を第４のオフ・ディレー時間遅延して前記送受信タイミング正常の確認出力を発生する第４オフ・ディレー回路とを備える請求項１〜１９のいずれか１つに記載の踏切保安装置。
【請求項２１】
前記障害物判定手段は、前記タイミング信号と前記レーダ波受信手段からの反射波受信出力を入力し、所定距離内に存在する障害物からの反射波に基づく反射波受信信号を検出した時のみ障害物有りと判定する構成である請求項１〜２０のいずれか１つに記載の踏切保安装置。
【請求項２２】
前記障害物判定手段は、前記所定距離までのレーダ波往復時間に基づいて障害物の検知期間であることを示し、且つ、前記検査用反射体までのレーダ波往復時間に基づいて検査用受信信号の受信期間であることを示す距離ゲート回路と、該距離ゲート回路が前記障害物検査期間を示す時に前記反射波受信を示す信号が入力すると障害物有りを通報し、障害物検知期間以外の時に前記反射波受信を示す信号が入力した時は障害物なしを通報する障害物検知部とを備える請求項２１に記載の踏切保安装置。
【請求項２３】
前記距離ゲート回路は、前記所定距離までのレーダ波往復時間に対応する第３のオン・ディレー時間を有しタイミング信号の入力から前記第３のオン・ディレー時間経過後に出力を発生する第３オン・ディレー回路と、前記検査用反射体までのレーダ波往復時間に対応する第４のオン・ディレー時間を有しタイミング信号の入力から前記第４のオン・ディレー時間経過後に出力を発生する第４オン・ディレー回路とを備え、前記第３オン・ディレー回路が出力を発生し前記第４オン・ディレー回路が出力を発生していない時のみフォトカプラの発光素子が通電される構成であり、
前記障害物検知部は、前記タイミング信号がホールド端子に入力し反射波受信信号がトリガ端子に入力し自身の出力で前記トリガ入力信号を自己保持する第３自己保持回路と、該第３自己保持回路の出力と前記第４オン・ディレー回路の出力の加算レベルをそれぞれレベル検定する第５及び第６レベル検定回路と、両レベル検定回路の出力を論理和演算する第２ＯＲ回路と、前記第３オン・ディレー時間と第４オン・ディレー時間の差よりは短い第５のオフ・ディレー時間を有し第２ＯＲ回路の出力停止を前記第５のオフ・ディレー時間遅延する第５オフ・ディレー回路と、タイミング信号の発生周期より長い第５のオン・ディレー時間を有し前記オフ・ディレー回路の出力が入力してから前記第５のオン・ディレー時間経過後に出力を発生する第５オン・ディレー回路とを備える請求項２２に記載の踏切保安装置。
【請求項２４】
障害物判定手段及び動作確認手段は、安全情報を高レベルの出力で通報するフェールセーフな構成である請求項１〜２３のいずれか１つに記載の踏切保安装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、障害物によるレーダ波の反射を利用して踏切内の障害物の存在／不在を通報する踏切保安装置に関し、特に、装置が正常であることを確認しつつ障害物の存在／不在を通報できる高い信頼性を有する踏切保安装置に関する。
【０００２】
【従来の技術】
鉄道の踏切には、踏切領域内に存在する車両等を検知し、接近列車へ障害物ありを通報して衝突事故を未然に防ぐことを目的とする障害物検知装置が踏切保安装置として設置されている。踏切用の障害物検知装置の危険側誤り、即ち、踏切領域内に障害物が存在するのに障害物なしを通報してしまう誤りは、衝突事故を招く虞れがある。従って、踏切等のような、誤動作した時のリスクが高い環境で使用される障害物検知装置は、特に高い信頼性が求められる。
【０００３】
このような事情から、従来のこの種の踏切保安装置としては、監視領域を挟んで例えば光信号やレーダ波等を発信する発信側と受信側を対面させた、透過型の障害物検知装置が設置される場合が多い。その理由は、透過型の場合、障害物が不在の時に発信側からの信号が受信側で受信されて障害物なしを通報する、即ち、エネルギーの受信で障害物なしが通報されるためである。この場合、検知装置において発信側の発信不能故障や受信側の受信不能故障等の異常が生じた時に障害物ありを通報する出力状態となる。つまり、透過型の障害物検知装置の場合、故障時に障害物有りを通報する安全側誤りとなり、センシングを含めてフェールセーフに構成し易いと言う利点がある。
【０００４】
【発明が解決しようとする課題】
しかしながら、透過型障害物検知装置は、発信側と受信側の発信・受信方向を一致させねばならず、設置現場でその調整作業を要する。また、発信器・受信器を結ぶ線上に在る障害物しか検知できないので、広い領域で障害物を検知するためには、発信器と受信器の数を増やす必要がある等の問題がある。
【０００５】
一方、レーダ波を利用する反射型の障害物検知装置は、送出レーダ波の障害物からの反射波を受信し、その受信信号に基づいて障害物の存在検知を行う構成である。そして、レーダ波の送出・受信方向は予め調整されており、設置現場での調整作業は不要である。また、レーダ波として、例えば超音波等を用いれば比較的広指向性に出来るので、検知領域が広い場合、透過型に比べて少ない台数で済む。
【０００６】
本発明は上記問題点に着目してなされたもので、高い信頼性が求められる踏切において十分に使用できるレーダ波を利用した反射型障害物検知方式の踏切保安装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記の目的を達成するため、請求項１の発明の踏切保安装置は、タイミング信号を所定の周期で発生するタイミング信号発生手段と、タイミング信号の入力でレーダ波を監視領域を含む領域に送出するレーダ波送信手段と、前記監視領域を含む領域から反射されるレーダ波を受信するレーダ波受信手段と、該レーダ波受信手段の出力状態に基づいて前記監視領域における障害物の存在／不存在を判定する障害物判定手段と、装置自体の動作正常を確認する動作確認手段と、を備え、前記動作確認手段が、前記タイミング信号を入力し、当該タイミング信号の前記発生周期が所定範囲内か否かを確認し、所定範囲内の時に送受信周期正常を示す論理値１の出力を発生し、所定範囲内でない時に出力が論理値０となる送受信周期確認回路と、前記レーダ波送信手段からのレーザ波送出期間を示す信号と前記レーダ波受信手段からの受信動作を行わない受信無視期間を示す信号とを入力し、前記レーダ波送出期間と前記受信無視期間がそれぞれ所定期間内か否かを確認し、両期間が所定期間内の時に送受信期間正常を示す論理値１の出力を発生し、所定期間内でない時に出力が論理値０となる送受信期間確認回路と、前記タイミング信号と前記レーダ波受信手段からの反射波受信出力とを入力し、前記タイミング信号が発生してから所定時間経過後の所定期間内に監視領域端部近傍に設置した検査用反射体からの反射波による受信出力が発生したか否かを確認し、所定期間内に発生した時は送受信性能正常を示す論理値１の出力を発生し、所定期間内に発生しなければ出力が論理値０となる送受信性能確認回路と、前記レーダ波送信手段からのレーザ波送出期間を示す信号と前記レーダ波受信手段からの前記受信無視期間を示す信号とを入力し、前記レーダ波送出期間と前記受信無視期間が時間軸上で略一致しているか否かを確認し、一致度合いが所定範囲内の時に送受信タイミング正常を示す論理値１の出力を発生し、所定範囲内でないときに出力が論理値０となる送受信タイミング一致確認回路と、を備え、前記４つの確認回路の出力の論理積演算の結果を出力する構成とした。
【０００８】
かかる構成では、タイミング信号の発生でレーダ波送信手段からレーダ波が監視領域を含む領域に送出される。そして、レーダ波受信手段の反射波受信に基づく出力状態により、障害物判定手段は障害物の存在／不在を判定し、動作確認手段は、送受信周期確認回路、送受信期間確認回路、送受信性能確認回路及び送受信タイミング一致確認回路の４つの確認回路により装置自体の動作正常を確認する。障害物判定手段の出力が障害物なしを示し動作確認手段の出力が動作正常を示す時に安全を示す出力を発生する。
【００１０】
請求項２の発明のように、前記送受信性能確認回路における前記所定期間が、レーダ波送出時の残響期間終了後に設定される構成とすれば、レーダ波送信手段とレーダ波受信手段が近接している時に、レーダ波の回り込みによる誤動作を防止できる。
【００１１】
請求項３の発明では、前記送受信性能確認回路における前記所定時間が、前記検査用反射体までのレーダ波往復時間に対応する構成とした。
【００１２】
請求項４のように、前記送受信性能確認回路は、前記タイミング信号の発生毎に動作正常の確認を行う構成とすれば、レーダ波の送出動作毎に送受信性能を確認できる。
【００１３】
送受信性能確認回路は、具体的には、請求項５のように、前記タイミング信号が発生してから前記所定時間経過後に前記所定期間だけ出力を発生する時間窓回路と、該時間窓回路の出力と前記反射波受信出力を論理積演算する第１ＡＮＤ回路と、該第１ＡＮＤ回路から出力が発生したことを少なくとも次の確認動作まで記憶保持して送受信性能の正常確認出力を発生する第１記憶回路とを備える構成である。
【００１４】
前記時間窓回路は、請求項９のように、前記タイミング信号が発生してから第１のオン・ディレー時間経過後に出力を発生する第１オン・ディレー回路と、該第１オン・ディレー回路の出力の立上り微分信号レベルが第１の下限閾値以上の間出力を生成して前記第１ＡＮＤ回路へ出力する第１レベル検定回路とを備える構成であり、前記第１記憶回路は、請求項７のように、タイミング信号の発生に基づいて入力する信号がホールド端子に入力し前記第１ＡＮＤ回路の出力がトリガ端子に入力し自身の出力でトリガ入力信号を自己保持する第１自己保持回路と、該第１自己保持回路の出力の停止を第１のオフ・ディレー時間遅延し前記正常確認出力を発生する第１オフ・ディレー回路とを備える構成である。
【００１５】
請求項８の発明では、前記送受信性能確認回路は、動作正常が確認されない状態が確認動作周期より長い所定時間以上継続した時に正常確認出力を消滅するようにした。
【００１６】
かかる構成では、列車等の通過により送受信性能の検査が一時的にできない時があっても列車通過以前の正常確認出力をその間維持できるようになる。
請求項９の発明では、前記送受信性能確認回路は、タイミング信号発生後の任意の時点での反射波受信出力に基づいて動作正常の確認が可能とした。
【００１７】
具体的は、請求項１０のように、送受信性能確認回路は、障害物からの反射波による受信出力に基づいて正常確認出力が生成可能とした。この場合、請求項１１のように、受信した有効化信号に基づき反射波受信出力有りを記憶し、少なくとも前記所定時間経過後の所定期間内に、前記記憶に基づき反射波受信出力有りの信号を出力する第２記憶回路を含む構成とするとよい。
【００１８】
前記第２記憶回路は、請求項１２のように、次回の確認動作までに記憶が消去される構成である。また、前記有効化信号は、請求項１３のように、障害物の検知に基づいて生成される信号である。
【００１９】
請求項１４の発明では、送受信性能確認回路は、前記所定期間内に、前記第２記憶回路の出力及び反射波受信出力に基づく信号の少なくとも一方が入力したことを確認して正常確認出力を生成する。
【００２０】
かかる構成では、検査用反射体からの反射波と障害物からの反射波のいずれでも送受信性能検査ができるようになる。
送受信性能確認回路は、具体的には請求項１５のように、第２記憶回路が、前記有効化信号が発生した時に前記所定時間より長く確認動作周期より短い期間だけ出力を発生するパルス発生回路と、該パルス発生回路の出力がホールド端子に入力し反射波受信信号がトリガ端子に入力し自身の出力でトリガ入力信号を自己保持して反射波有りの記憶信号を出力する第２自己保持回路とを備える構成であり、該第２自己保持回路の出力と前記反射波受信出力を第１ＯＲ回路で論理和演算し、該第１ＯＲ回路の出力を前記正常確認出力とする構成である。
【００２２】
前記送受信周期確認回路は、具体的には請求項１６のように、前記タイミング信号の発生間隔が所定のオン・タイマ時間より長い時のみ出力を発生するオン・タイマ回路と、前記タイミング信号の発生間隔が所定のオフ・タイマ時間より短い時のみ出力を発生するオフ・タイマ回路と、前記オン・タイマ回路の出力とオフ・タイマ回路の出力を論理積演算して前記送受信周期正常の確認出力を発生する第２ＡＮＤ回路とを備える。この場合、前記オン・タイマ回路は、請求項１７のように、前記タイミング信号が発生してから前記オン・タイマ時間経過後に出力を発生する第２オン・ディレー回路と、オン・タイマ時間とタイミング信号の発生期間を加算した期間より長い第２のオフ・ディレー時間を有し前記第２オン・ディレー回路の出力の停止を前記第２のオフ・ディレー時間だけ遅延し当該遅延出力を前記第２ＡＮＤ回路に出力する第２オフ・ディレー回路とを備えて構成される。前記オフ・タイマ回路は、請求項１８のように、タイミング信号の立下りに基づく微分信号レベルが第２の下限閾値以上の間出力を発生する第２レベル検定回路と、タイミング信号の発生期間と略等しい時間の第３のオフ・ディレー時間を有し前記第２レベル検定回路の出力の停止を前記第３のオフ・ディレー時間だけ遅延し当該遅延出力を前記第２ＡＮＤ回路に出力する第３オフ・ディレー回路とを備え、前記オフ・タイマ時間を前記第２レベル検定回路の出力発生期間で設定する構成である。
【００２４】
具体的には、請求項１９のように、前記送受信期間確認回路は、前記レーダ波送信手段からのレーダ波送出期間を示す信号が入力してから停止するまでの期間が第１タイマ時間を経過すると出力を停止する第１タイマ回路と、前記レーダ波受信手段からの受信無視期間を示す信号が入力してから停止するまでの期間が第２タイマ時間を経過すると出力を停止する第２タイマ回路と、第１及び第２タイマ回路の両出力を論理積演算し前記送受信期間正常の確認出力を発生する第３ＡＮＤ回路と備える。
【００２６】
請求項２０のように、前記送受信タイミング一致確認回路は、前記レーダ波送信手段からのレーダ波送信期間を示す信号レベルが所定レベル以上の時に出力を発生する第３レベル検定回路と、前記レーダ波受信手段からの受信無視期間を示す信号レベルが所定レベル以上の時に出力を発生する第４レベル検定回路と、前記第３及び第４レベル検定回路の両出力を排他的論理和演算する排他的論理和回路と、該排他的論理和回路の出力の停止を第４のオフ・ディレー時間遅延して前記送受信タイミング正常の確認出力を発生する第４オフ・ディレー回路とを備える。
【００２７】
請求項２１の発明では、前記障害物判定手段は、前記タイミング信号と前記レーダ波受信手段からの反射波受信出力を入力し、所定距離内に存在する障害物からの反射波に基づく反射波受信信号を検出した時のみ障害物有りと判定する構成である。
【００２８】
請求項２２のように、具体的には、前記障害物判定手段は、前記所定距離までのレーダ波往復時間に基づいて障害物の検知期間であることを示し、且つ、前記検査用反射体までのレーダ波往復時間に基づいて検査用受信信号の受信期間であることを示す距離ゲート回路と、該距離ゲート回路が前記障害物検査期間を示す時に前記反射波受信を示す信号が入力すると障害物有りを通報し、障害物検知期間以外の時に前記反射波受信を示す信号が入力した時は障害物なしを通報する障害物検知部とを備える。この場合、請求項２３のように、前記距離ゲート回路は、前記所定距離までのレーダ波往復時間に対応する第３のオン・ディレー時間を有しタイミング信号の入力から前記第３のオン・ディレー時間経過後に出力を発生する第３オン・ディレー回路と、前記検査用反射体までのレーダ波往復時間に対応する第４のオン・ディレー時間を有しタイミング信号の入力から前記第４のオン・ディレー時間経過後に出力を発生する第４オン・ディレー回路とを備え、前記第３オン・ディレー回路が出力を発生し前記第４オン・ディレー回路が出力を発生していない時のみフォトカプラの発光素子が通電される構成であり、前記障害物検知部は、前記タイミング信号がホールド端子に入力し反射波受信信号がトリガ端子に入力し自身の出力で前記トリガ入力信号を自己保持する第３自己保持回路と、該第３自己保持回路の出力と前記第４オン・ディレー回路の出力の加算レベルをそれぞれレベル検定する第５及び第６レベル検定回路と、両レベル検定回路に出力を論理和演算する第２ＯＲ回路と、前記第３オン・ディレー時間と第４オン・ディレー時間の差よりは短い第５のオフ・ディレー時間を有し第２ＯＲ回路の出力停止を前記第５のオフ・ディレー時間遅延する第５オフ・ディレー回路と、タイミング信号の発生周期より長い第５のオン・ディレー時間を有し前記オフ・ディレー回路の出力が入力してから前記第５のオン・ディレー時間経過後に出力を発生する第５オン・ディレー回路とを備える。
【００２９】
請求項２４の発明では、障害物判定手段及び動作確認手段は、安全情報を高レベルの出力で通報するフェールセーフな構成である。
かかる構成では、障害物検知装置の信頼性を向上できるようになる。
【００３０】
【発明の実施の形態】
以下、本発明の踏切保安装置の実施形態について図面に基づいて説明する。
図１は、本発明の実施形態のブロック構成図である。
【００３１】
図１において、本実施形態の踏切保安装置１は、レーダ波（例えば超音波）の送出タイミングを制御する所定パルス幅Ｔ５のタイミング信号Ｓ１を所定間隔Ｔ１で発生するタイミング信号発生手段であるタイミング信号発生回路２と、タイミング信号Ｓ１の入力でレーダ波送出のための駆動信号Ｓ２を所定期間Ｔ２発生して送信器３Ａに出力する送信回路３と、反射波受信用の受信器４Ａからの受信信号Ｓ３を入力して反射波受信の有無を示す信号Ｓ５を出力する受信回路４と、前記タイミング信号発生回路２、送信回路３及び受信回路４から発生する後述の各種信号Ｓ１、Ｓ４、Ｓ５、Ｓ６を入力して送受信機能の正常確認をする動作確認手段である動作確認回路１０と、前記受信回路４の出力信号Ｓ５とタイミング信号Ｓ１を入力し図２の踏切における監視領域Ｗ内の障害物の存在／不在を判定する障害物判定手段である障害物判定回路８０と、動作確認回路１０の出力信号Ｓ１１′と障害物判定回路８０の出力信号Ｓ１２′を論理積演算して障害物の有無を示す信号Ｓｘを出力するゲート手段としてのＡＮＤ回路６とを備える。そして、本実施形態では、図２（Ａ）、（Ｂ）に示すように、例えば監視領域Ｗの端部近傍に、踏切保安装置１の送受信機能を検査するための検査用反射体８を設け、検査用反射体８からの検査用反射波が受信器４Ａで受信できるようになっている。踏切保安装置１と検査用反射体８との相対距離が一定であれば、検査用反射波は常にレーダ波送出から一定時間後に受信される。ここで、前記送信回路３と送信器３Ａでレーダ波送信手段を構成し、受信回路４と受信器４Ａでレーダ波受信手段を構成する。
【００３２】
前記送信回路２は、駆動信号Ｓ２を発生する他、この駆動信号Ｓ２発生中を示す信号Ｓ４を動作確認回路１０に出力する。
受信回路３は、送出レーダ波の回り込みにより反射波を直接受信した時の受信信号Ｓ３を無視する機能を有し、反射波受信の有無を示す信号Ｓ５を障害物判定回路８０及び動作確認回路１０に出力する他、タイミング信号Ｓ１の入力により受信信号Ｓ３の無視期間Ｔ４を示す信号Ｓ６を動作確認回路１０に出力する。
【００３３】
前記動作確認回路１０は、タイミング信号発生回路２のタイミング信号Ｓ１を入力してタイミング信号Ｓ１の発生周期が所定範囲内か否かを確認し、所定範囲内の時に確認出力Ｓ７＝１を出力し、所定範囲内でない時に出力がＳ７＝０となる送受信周期確認回路２０と、送信回路３の信号Ｓ４及び受信回路４の信号Ｓ６を入力して送信期間Ｔ２と受信無視期間Ｔ４がそれぞれ所定期間内か否かを確認し、所定期間内の時に確認出力Ｓ８＝１を出力し、所定期間内でない時に出力がＳ８＝０となる送受信期間確認回路３０と、タイミング信号Ｓ１と受信回路３の信号Ｓ５を入力して送信開始から所定時間Ｔ３経過後に検査用反射体８からの反射波による受信信号（検査用受信信号）が受信されるか否かを確認し、所定期間内に受信されれば確認出力Ｓ９＝１を出力し、所定期間内に受信されなければ出力がＳ９＝０となる送受信性能確認回路４０と、送信回路２の信号Ｓ４及び受信回路３の信号Ｓ６を入力し、送信期間Ｔ２と受信無視期間Ｔ４が時間軸上で略一致しているか否かを確認し、一致度合いが所定範囲内の時に確認出力Ｓ１０＝１を出力し、所定範囲内でない時に出力がＳｌ０＝０となる送受信タイミングー致確認回路５０と、前記各確認回路２０〜５０の各信号Ｓ７〜Ｓ１０が全て「１」の時にＳ１１＝１を出力し、少なくとも１つが「０」の時には出力がＳ１１＝０となるＡＮＤ回路６０と、ＡＮＤ回路６０のＳ１１＝１が入力してから所定のオン・ディレー時間経過後にＳ１１′＝１を出力するオン・ディレー回路７０とを備える。
【００３４】
障害物判定回路８０は、前記受信回路４の信号Ｓ５とタイミング信号Ｓ１を入力し、監視領域Ｗ外からの反射波に基づく受信信号Ｓ５が入力する時にはこの受信信号Ｓ５を無視して障害物不在を示すＳ１２′＝１を出力し、監視領域Ｗ内の物体からの反射波に基づく受信信号Ｓ５が入力している間は出力が障害物存在を示すＳ１２′＝０となる。
【００３５】
次に、本実施形態の動作を、図３の動作タイムチャートを参照しながら説明する。
タイミング信号発生回路２は、所定周期Ｔ１毎にタイミング信号Ｓ１を出力する。送信回路３は、タイミング信号Ｓ１を受信する毎に所定期間Ｔ２の間、駆動信号Ｓ２を出力すると共に、駆動信号Ｓ２の発生期間中であることを示す信号Ｓ４を動作確認回路１０に出力する。送信器３Ａは、前記駆動信号Ｓ２が入力する毎にレーダ波を監視領域Ｗを含む領域に送出する。このレーダ波送出開始から所定期間Ｔ４（Ｔ４≧Ｔ２）の間では、受信回路４は入力する受信信号Ｓ３を無視する。そして、受信回路４はこの無視期間Ｔ４を示す信号Ｓ６を動作確認回路１０に出力する。レーダ波が送出されると、受信器４Ａには検査用反射体８からの反射レーダ波が受信される。検査用反射体８までの距離が一定であれば、検査用反射体８の反射波による受信信号Ｓ３は、レーダ波送出開始から所定時間Ｔ３経過後に受信回路４に入力する。受信回路４では、受信信号Ｓ３を増幅しレベル検定して、受信信号Ｓ３の受信を示す信号Ｓ５＝１を障害物判定回路８０と動作確認回路１０に出力する。障害物判定回路８０は、レーダ波送出毎に所定時間Ｔ３経過するまでに前記信号Ｓ５＝１が入力されない時には、障害物は存在しないと判定して障害物不在を示すＳ１２′＝１を継続して発生する。
【００３６】
動作確認回路１０では、タイミング信号Ｓ１が所定間隔Ｔ１で正常に発生しているか、送信期間Ｔ２と受信無視期間Ｔ４がそれぞれ所定時間内であるか、送信開始から所定時間Ｔ３経過後に信号Ｓ５が発生しているか、送信期間Ｔ２と受信無視期間Ｔ４が時間軸上で略一致しているかを、タイミング信号Ｓ１の発生毎に４つの確認回路２０〜５０で確認している。そして、正常であれば４つの確認回路２０〜５０の出力Ｓ７〜Ｓ１０が共に「１」を継続し、ＡＮＤ回路６０からＳ１１＝１が継続し、動作確認回路１０の出力としてオン・ディレー回路７０から送受信機能正常を示すＳ１１′＝１が発生する。従って、監視領域Ｗ内に障害物がなく、且つ、送受信機能が正常であれば、ＡＮＤ回路６からＳｘ＝１が発生し障害物不在を通報する。
【００３７】
監視領域Ｗ内に障害物が存在すると、図３にａの破線で示す受信信号Ｓ３＝１が所定時間Ｔ３経過以前に受信回路４に入力し、受信回路４から信号Ｓ５＝１が障害物判定回路８０に入力する。障害物判定回路８０は、所定時間Ｔ３以前に信号Ｓ５が入力した時には障害物からの反射波であると判定し、後述するように信号Ｓ５入力後から所定のオフ・ディレー時間ＴＯＦ後に出力がＳ１２＝０となり、出力Ｓ１２′＝０となる。これにより、ＡＮＤ回路６の出力はＳｘ＝０となり障害物有りを通報する。
【００３８】
また、送受信機能に何らかの異常が発生して各確認回路２０〜５０のいずれかの出力Ｓ７〜Ｓ１０が「０」になると、Ｓ１１＝０、Ｓ１１′＝０となり、ＡＮＤ回路６の出力がＳｘ＝０となり、障害物検知時と同じ出力形態で異常を通報する。オン・ディレー回路７０のオン・ディレー時間を、タイミング信号Ｓ１の発生周期Ｔ１より長く設定すれば、周期Ｔ１毎の検査で繰り返し異常が検出されている間はＳ１１′＝０が継続し、異常を通報し続けることができる。
【００３９】
次に、本実施形態の各確認回路２０〜５０及び障害物判定回路８０の具体的な構成及びその動作を説明する。
まず、送受信周期確認回路２０について説明する。
【００４０】
図４において、本実施形態の送受信周期確認回路２０は、レーダ波の送出を示す信号としてのタイミング信号Ｓ１の発生周期Ｔ１がオン・タイマ時間ＴＯＮより長いことを確認するオン・タイマ回路２１と、タイミング信号Ｓ１の発生周期Ｔ１がオフ・タイマ時間ＴＯＦより短いことを確認するオフ・タイマ回路２２と、両タイマ回路２１、２２の出力を論理積演算して確認出力Ｓ７を発生する第２ＡＮＤ回路２３とを備える。これにより、送受信周期確認回路２０は、タイミング信号Ｓ１の発生周期Ｔ１が所定範囲、即ち、ＴＯＮ＜Ｔ１＜ＴＯＦの範囲にあるか否かを確認している。
【００４１】
オン・タイマ回路２１は、入力するタイミング信号Ｓ１をＳ１＝１の時に出力Ｓa1＝０（略電源電圧Ｖｃｃレベル）、Ｓ１＝０の時に出力Ｓa1＝１（電源電圧Ｖｃｃよりも高レベル）にレベル変換するインタフェース２１Ａと、インタフェース２１ＡのＳa1＝１の入力後前記オン・タイマ時間ＴＯＮに相当するオン・ディレー時間ＴＯＮ経過後にＳb1＝１を発生する第２オン・ディレー回路２１Ｂと、第２オン・ディレー回路２１ＢのＳb1＝１の入力でＳd1＝１を発生し、Ｓb1＝０となってから第２のオフ・ディレー時間であるオフ・ディレー時間Ｔｏｆ１経過後Ｓd1＝０となる第２オフ・ディレー回路２１Ｃを備える。
【００４２】
オフ・タイマ回路２２は、入力するタイミング信号Ｓ１をＳ１＝１の時に出力Ｓe1＝０（略電源電圧Ｖｃｃレベル）、信号Ｓ１＝０の時に出力Ｓe1＝１（電源電圧Ｖｃｃよりも高レベル）にレベル変換するインタフェース２２Ａと、第２の下限閾値である下限閾値ＶＬ２を有しインタフェース２２Ａの出力Ｓe1をレベル検定する第２レベル検定回路２２Ｂと、第２レベル検定回路２２Ｂの出力Ｓf1＝１の入力でＳg1＝１を発生し、Ｓf1＝０となってから第３のオフ・ディレー時間であるオフ・ディレー時間Ｔｏｆ２経過後Ｓg1＝０となる第３のオフ・ディレー回路２２Ｃを備える。
【００４３】
インタフェース２１Ａは、例えば図５のように構成される。図５において、タイミング信号Ｓ１＝１（論理値１）のレベルはＧＮＤレベルより高く（ＶＨレベルとする）、Ｓ１＝０（論理値０）レベルはＧＮＤレベルであるとする。また、端子ＩＮ２にＳ１＝１レベルに相当する前記ＶＨレベルの信号が供給されているとする。フォトカプラＰＣ１は発光側の交流信号源ＳＧでスイッチング（ＯＮ／ＯＦＦ）されるので、端子ＩＮ１にＳ１＝０が入力した時は、フォトカプラＰＣ２の発光素子にスイッチング電流が流れてその受光素子がスイッチング（ＯＮ／ＯＦＦ）され、交直変換回路２１ａに交流信号が入力する。基準レベルを電源電圧Ｖｃｃとする倍電圧整流回路からなる交直変換回路２１ａへ入力された交流信号は、電源電圧Ｖｃｃより高レベルの直流信号Ｓa1＝１（電源枠外信号）に変換される。一方、端子ＩＮ１にＳ１＝１が入力した時は、フォトカプラＰＣ２の発光素子に電流は流れずその受光素子はスイッチングしないので、交直変換回路２１ａへは直流信号が入力され、略Ｖｃｃレベルの直流信号Ｓa1＝０に変換される。
【００４４】
インタフェース２２Ａは、図４に示すように、フォトカプラＰＣ３、コンデンサＣ２、抵抗、ダイオードを備えて構成されている。Ｓ１＝１（ＧＮＤよりも高レベルとする）が入力した時は、フォトカプラＰＣ３の発光素子に電流が流れて受光素子がＯＮ状態にあり、コンデンサＣ２はＶｃｃ−ＧＮＤで充電される。この時の出力Ｓe1は略電源電圧Ｖｃｃレベル（論理値０）である。タイミング信号Ｓ１が１→０（ＧＮＤレベルとする）になると、フォトカプラＰＣ３の発光素子に電流は流れず受光素子がＯＦＦするので、立上がり微分によって電源電圧Ｖｃｃよりも高レベルの出力Ｓe1が生じ、微分時定数に応じて出力Ｓe1のレベルが低下する。尚、インタフェース２１Ａとして、図４のインタフェース２２Ａと同構成の回路を用いてもよい。
【００４５】
この送受信周期確認回路２０の動作を図６のタイムチャートを参照しながら説明する。
オン・タイマ回路２１では、タイミング信号Ｓ１＝１がインタフェース２１Ａに入力すると、前述のようにしてインタフェース２１Ａの出力はＳa1＝０となり、タイミング信号Ｓ１＝０になるとＳa1＝１となる。オン・ディレー回路２１Ｂは、Ｓa1＝１の入力がオン・ディレー時間ＴＯＮ以上継続するとＳb1＝１を出力する。Ｓb1＝１はオフ・ディレー回路２１Ｃのレベル検定回路２１ｂに入力しレベル検知回路２１ｂの出力がＳd1＝１となる。Ｓb1＝０になると、レベル検定回路２１ｂに入力する信号Ｓc1のレベルは、コンデンサＣ１に蓄えられた電荷により徐々に低下する。従って、オフ・ディレー回路２１Ｃは、Ｓb1＝０になってから入力信号Ｓc1のレベルがレベル検定回路２１ｂの下限閾値ＶＬ１未満になるまではＳd1＝１を継続する。正常時にＳd1＝１を継続させるため、オフ・ディレー時間Ｔｏｆ１は少なくともタイミング信号Ｓ１のパルス幅Ｔ５とオン・ディレー時間ＴＯＮを足した時間（Ｔ５＋ＴＯＮ）より長く設定する。
【００４６】
かかるオン・タイマ回路２１では、図中にａの破線で示すようにタイミング信号Ｓ１の繰り返し周期がオン・ディレー時間ＴＯＮより短くなると、オン・ディレー回路２１Ｂの出力がＳb1＝０のままとなり、Ｓa1＝０になってからオフ・ディレー時間Ｔｏｆ１後にＳd1＝０となる。
【００４７】
オフ・タイマ回路２２では、タイミング信号Ｓ１＝０になるとＳe1＝１となり、レベル検定回路２２ＢからＳf1＝１が発生する。Ｓe1＝１は微分時定数に応じてレベルが低下していくが、レベル検定回路２２Ｂの下限閾値ＶＬ２未満になるまではＳf1＝１が継続する。Ｓe1＝１が発生してから下限閾値ＶＬ２に低下するまでの期間をオフ・タイマ時間ＴＯＦとしている。Ｓf1＝１が発生するとオフ・ディレー回路２２ＣからＳg1＝１が発生する。タイミング信号Ｓ１＝１の入力でＳe1＝０になりＳf1＝０となるが、正常時にＳ１＝１の間もオフ・タイマ回路２２の出力を論理値１に保持させるためにオフ・ディレー回路２２Ｃを設けてある。従って、オフ・ディレー回路２２Ｃのオフ・ディレー時間Ｔｏｆ２は、略タイミング信号Ｓ１の発生期間Ｔ５に設定する。
【００４８】
かかるオフ・タイマ回路２２では、図中のｂの破線で示すようにタイミング信号Ｓ１の繰り返し周期がオフ・タイマ時間ＴＯＦよりも長くなると、Ｓ１＝０の期間にＳf1＝０となり、Ｓf1＝０がオフ・ディレー回路２２Ｃのオフ・ディレー時間Ｔｏｆ２以上継続した時にＳg1＝０となる。
【００４９】
従って、タイミング信号Ｓ１の繰り返し周期がオン・タイマ時間ＴＯＮよりも長く、オフ・タイマ時間ＴＯＦより短い時のみ、ＡＮＤ回路２３から送受信周期正常を示す確認出力Ｓ７＝１が継続して発生する。
【００５０】
次に、送受信期間確認回路３０の構成例を図７に示す。
図７において、本実施形態の送受信期間確認回路３０は、信号Ｓ４の発生期間Ｔ２が第１タイマ時間ＴＯＦ１以下であることを確認する第１タイマ回路３１と、受信無視期間Ｔ４が第２タイマ時間ＴＯＦ２以下であることを確認する第２タイマ回路３２と、両タイマ回路３１、３２の出力を論理積演算して確認出力Ｓ８を発生する第３ＡＮＤ回路３３とを備える。これにより、送受信期間確認回路３０は、送信期間Ｔ２及び受信無視期間Ｔ４が所定期間内か否かを確認している。
【００５１】
第１タイマ回路３１は、入力する信号Ｓ４をＳ４＝１の時に出力Ｓa2＝０（略電源電圧Ｖｃｃレベル）、Ｓ４＝０の時に出力Ｓa2＝１（電源電圧Ｖｃｃよりも高レベル）にレベル変換するインタフェース３１Ａと、インタフェース３１ＡのＳa2＝１の入力でＳc2＝１を発生し、Ｓa2＝０となってから第１タイマ時間ＴＯＦ１経過後Ｓc2＝０となるオフ・ディレー回路３１Ｂを備える。
【００５２】
第２タイマ回路３２は、入力信号がＳ４ではなくＳ６であることを除いて第１タイマ回路３１と同様の構成であり、信号Ｓ６をレベル変換して出力Ｓd2を発生するインタフェース３２Ａと、インタフェース３２ＡのＳd2＝１の入力でＳf2＝１を発生し、Ｓd2＝０となってから第２タイマ時間ＴＯＦ２経過後Ｓf2＝０となるオフ・ディレー回路３２Ｂを備える。前記インタフェース３１Ａ，３２Ａ及びオフ・ディレー回路３１Ｂ，３２Ｂは、送受信周期確認回路２０のインタフェース２１Ａ、オフ・ディレー回路２１Ｃと同様の構成であり、各オフ・ディレー回路３１Ｂ，３２Ｂは、コンデンサＣ３，Ｃ４と、下限閾値ＶＬ３，ＶＬ４（＞Ｖｃｃ）をそれぞれ有するレベル検定回路３１ａ，３２ａを備える。
【００５３】
図８の動作タイムチャートを用いて第１タイマ回路３１の動作を説明する。
第１タイマ回路３１では、信号Ｓ４＝１がインタフェース３１Ａに入力すると、インタフェース３１Ａの出力はＳa2＝０となり、信号Ｓ４＝０になるとＳa2＝１となる。インタフェース３１Ａの出力Ｓa2は、オフ・ディレー回路３１Ｂのレベル検定回路３１ａに入力する。Ｓa2＝１のレベルはＶＬ３よりも高いので、Ｓa2＝１の入力でＳc2＝１を出力する。Ｓa2＝０になると、レベル検定回路３１ａに入力する信号Ｓb2のレベルは、コンデンサＣ３に蓄えられた電荷により徐々に低下し最終的にはＶｃｃレベルとなる。Ｓa2＝０になってから信号Ｓb2のレベルがＶＬ３未満になるまでの時間をＴＯＦ１とすると、Ｓa2＝０になってからタイマ時間ＴＯＦ１の間はＳc2＝１が継続する。尚、タイマ時間ＴＯＦ１はコンデンサＣ３とレベル検定回路３１ａの入力抵抗と下限閾値ＶＬ３で定まる。従って、第１タイマ回路３１では、信号Ｓ４の継続期間、即ち、送信期間がタイマ時間ＴＯＦ１より短ければＳc2＝１が継続し、送信期間がタイマ時間ＴＯＦ１以上になるとＳc2＝０となる。
【００５４】
第２タイマ回路３２の動作は、入力する信号が信号Ｓ６に代わるだけで、動作は第１タイマ回路３１と同様であり、受信無視期間（Ｔ４の期間）がタイマ時間（オフ・ディレー回路３２Ｂのオフ・ディレー時間）ＴＯＦ２以上になると、Ｓf2＝０となる。尚、第２タイマ回路３２の動作タイムチャートを図９に示す。
【００５５】
従って、信号Ｓ４（送信期間Ｔ２）と信号Ｓ６（受信無視期間Ｔ４）の発生が、それぞれ所定期間ＴＯＦ１，ＴＯＦ２内の時のみ、ＡＮＤ回路３３から送受信期間正常を示す確認出力Ｓ８＝１が継続して発生する。
【００５６】
次に、送受信性能確認回路４０の構成例を図１０に示す。
図１０において、本実施形態の送受信性能確認回路４０は、タイミング信号Ｓ１をレベル変換するインタフェース４１と、検査用反射体８による受信信号Ｓ５が発生したことを次の受信時まで記憶保持する第１記憶回路４２と、受信信号Ｓ５が発生すべき所定期間Ｔｘを設定する時間窓回路４３と、受信信号Ｓ５をレベル変換するインタフェース４４と、時間窓回路４３とインタフェース４４の出力Ｓf3とＳg3を論理積演算して信号Ｓh3を記憶回路４２に出力する第１ＡＮＤ回路４５とを備える。これにより、送受信性能確認回路４０は、レーダ波が送出されてから所定期間Ｔｘの間で検査用反射体８による受信信号Ｓ５が受信されたか否かを確認している。インタフェース４１は、例えば図５と同様の構成である。
【００５７】
記憶回路４２は、インタフェース４１の出力Ｓa3がホールド端子に入力し、ＡＮＤ回路４５の出力Ｓh3がトリガ端子に入力し、自身の出力Ｓb3でトリガ入力を自己保持する第１自己保持回路４２Ａと、第１のオフ・ディレー時間Ｔｏｆ３（Ｔｏｎ＋Ｔ５＜Ｔｏｆ３＜Ｔ１）を有する第１オフ・ディレー回路４２Ｂとを備える。
【００５８】
時間窓回路４３は、第１のオン・ディレー時間Ｔｏｎを有する第１オン・ディレー回路４３Ａと、第１オン・ディレー回路４３Ａの出力Ｓc3を微分する微分回路４３Ｂと、第１の下限閾値ＶＬ５を有し微分回路４３Ｂの出力Ｓe3をレベル検定する第１レベル検定回路４３Ｃとを備える。
【００５９】
インタフェース４４は、入力する信号Ｓ５を、Ｓ５＝１の時に出力Ｓg3＝１（電源電圧Ｖｃｃよりも高レベル）、Ｓ５＝０の時に出力Ｓg3＝０に（略電源電圧Ｖｃｃレベル）にレベル変換する。インタフェース４４の構成としては、例えば図５の回路で、端子ＩＮ２側に信号Ｓ５を入力し、端子ＩＮ１側をＧＮＤへ接続する構成とすればよい。ただし、信号Ｓ５は、Ｓ５＝１でＶＨレベル、Ｓ５＝０でＧＮＤレベルになるとする。
【００６０】
図１１の動作タイムチャートを用いて動作を説明する。
タイミング信号Ｓ１は、インタフェース４１へ入力され、Ｓ１＝１はＳa3＝０に、Ｓ１＝０はＳa3＝１にそれぞれ変換される。インタフェース４１の出力Ｓa3は時間窓回路４３へ入力される。時間窓回路４３は、Ｓa3＝１になってから所定時間であるＴｏｎ経過後から所定期間Ｔｘの間、出力Ｓf3が論理値１となり、その他期間は出力が論理値０となる。具体的には、信号Ｓa3＝１がオン・ディレー回路４３Ａに入力されると、Ｓa3＝１の入力からオン・ディレー時間Ｔｏｎ経過後に、出力がＳc3＝１（電源電圧Ｖｃｃよりも高レベル）となる。オン・ディレー回路４３Ａの出力Ｓc3は、後段の微分回路４３Ｂに入力される。微分回路４３Ｂでは、Ｓc3＝０（電源電圧Ｖｃｃと略同レベル）の時にフォトカプラＰＣ４の受光素子はオフし、Ｓc3＝１の時にフォトカプラＰＣ４の受光素子はオンするので、Ｓc3＝０でＳd3＝ＧＮＤレベル、Ｓc3＝１でＳd3＝Ｖｃｃレベルとなる。従って、オン・ディレー回路４３ＡからＳc3＝１が入力すると、Ｓd3はＧＮＤレベルからＶｃｃレベルとなり、立上がり微分されて電源電圧Ｖｃｃよりも高レベルの出力Ｓe3が生じる。微分回路４３Ｂの出力Ｓe3は、その後徐々にレベルが下がりＶｃｃまで低下する。レベル検定回路４３Ｃは、第１の下限閾値ＶＬ５（＞Ｖｃｃ）を有しており、信号Ｓe3のレベルが閾値ＶＬ５以上の間はＳf3＝１を出力する。Ｓf3＝１が生成される期間Ｔｘは、コンデンサＣ５、レベル検定回路４３Ｃの入力抵抗及び閾値ＶＬ５で概ね定まる。従って、時間窓回路４３は、Ｓa3＝１になってＴｏｎ経過後から期間Ｔｘの間、論理値１の出力Ｓf3＝１を発生し、その他期間は出力が論理値０のＳf3＝０となる。ここで、オン・ディレー時間Ｔｏｎと期間Ｔｘは、Ｔｏｎ＋Ｔ５＜Ｔ３＜Ｔｏｎ＋Ｔｘ＋Ｔ５のように定められる。
【００６１】
正常であれば、レーダ波が送出されてから期間Ｔ３経過後に検査用反射体８からの反射レーダ波が受信されてＳ５＝１が生成される。信号Ｓ５はインタフェース４４へ入力されてレベル変換され、Ｓ５＝１の時に電源電圧Ｖｃｃよりも高レベルの出力Ｓg3＝１が発生する。一方、時間窓回路４３の出力Ｓf3は、Ｓ１＝０となって期間Ｔｏｎ経過後から期間Ｔｘの間は論理値１であるので、ＡＮＤ回路４５の出力Ｓh3＝１が発生し、記憶回路４２の自己保持回路４２Ａのトリガ端子に入力する。このとき、インタフェース４１の出力はＳa3＝１であるので、自己保持回路４２ＡからＳb3＝１が発生する。出力Ｓb3＝１は、この後、ＡＮＤ回路４５の出力Ｓh3と無関係にＳa3＝１の間継続し、インタフェース４１の出力がＳa3＝０となると、Ｓb3＝０となりその後Ｓh3＝１が入力されるまでＳb3＝０は継続する（略期間Ｔ３の間）。自己保持回路４２Ａの出力Ｓb3はオフ・ディレー回路４２Ｂへ入力される。オフ・ディレー回路４２Ｂは、図７に示した回路と同様であり、期間Ｔｏｎ＋Ｔ５より長いオフ・ディレー時間Ｔｏｆ３（Ｔｏｎ＋Ｔ５＜Ｔｏｆ３＜Ｔ１）を有しており、Ｓb3＝１の入力で確認出力がＳ９＝１となり、正常時はＳb3＝０の間も、送受信性能正常を示すＳ９＝１の確認出力が継続する。もし、レーダ波送出後、Ｔｏｎ＋Ｔ５〜Ｔｏｎ＋Ｔｘ＋Ｔ５の間に、反射波が受信されずＳ５＝１にならなければ、ＡＮＤ回路４５の出力はＳh3＝０のままであり、自己保持回路４２Ａにトリガ信号が入力されず、自己保持回路４２Ａの出力はＳb3＝０のままとなる。従って、Ｓb3＝０は少なくともタイミング信号Ｓ１の発生周期Ｔ１の間継続することになるので、オフ・ディレー時間Ｔｏｆ３を発生周期Ｔ１より短く設定すれば、次回のレーダ波送出以前にＳ９＝０となり送受信性能異常が通報される。
【００６２】
図１０の構成の送受信性能確認回路４０では、障害物の存在により検査用反射体８からの反射波がない場合、その間は送受信性能の検査ができない。
このような場合の解決方法の１つは、動作正常が確認されない状態が確認動作周期（本実施形態ではタイミング信号Ｓ１の発生周期）より長い所定時間以上継続した時には、正常確認信号Ｓ９＝１が消滅する構成とすることである。例えば複数回以上正常確認できなかった時に、図１０の出力Ｓ９がＳ９＝０となるよう構成することである。
【００６３】
具体的には、例えばｎ回正常確認できなかった時にＳ９＝０となるようにするには、オフ・ディレー回路４２Ｂのオフ・ディレー時間Ｔｏｆ３を、Ｔｏｆ３≒ｎ×Ｔ１とすればよい。ｎ回未満の異常検知ではＳｂ３＝０は（ｎ−１）×Ｔ１以下の時間しか継続せず、次回に正常確認できればＳ９＝０となる以前にＳｂ３＝１となり、Ｓ９＝１が継続される。ただし、オフ・ディレー時間Ｔｏｆ３（ｎ回）以上継続して正常確認ができなければＳ９＝０となって異常通報される。
【００６４】
次に、障害物が存在する場合でも、障害物からの反射波を利用して送受信機能の検査が可能な送受信性能確認回路の構成について説明する。
図１２は、図１０の送受信性能確認回路に付加して、障害物からの反射波で送受信機能の検査をするための構成を示す。
【００６５】
図１２において、例えば信号Ｓ４、Ｓ５等を受信して障害物の存在を検知する処理部（図示せず）の有効化信号Ｖ１＝１の入力で所定時間Ｔｐの間、Ｖ３＝１を生成するパルス発生回路４６Ａと、パルス発生回路４６Ａの出力Ｖ３がホールド端子に入力し、図１０のインタフェース４４の出力Ｓg3がトリガ端子に入力し、自身の出力Ｓi3でトリガ入力を自己保持する第２自己保持回路４６Ｂとを備える第２記憶回路４６と、第２自己保持回路４６Ｂの出力Ｓi3とインタフェース４４の出力Ｓg3を論理和演算して出力Ｓj3を発生する第１ＯＲ回路４７とを備えている。尚、有効化信号Ｖ１が次回の確認動作時までに論理値０に戻る場合には、有効化信号Ｖ１を自己保持回路４６Ｂのホールド端子に直接入力する構成でも構わない。
【００６６】
前記パルス発生回路４６Ａは、ダイオードとコンデンサＣ６からなる微分回路とレベル検定回路４６ａで構成される。
図１３の動作タイムチャートに従って動作を説明する。
【００６７】
障害物検知に基づいて有効化信号Ｖ１が０→１に立上がると、パルス発生回路４６Ａの微分回路のコンデンサＣ６で立上がり微分されて、信号Ｖ２としてＶｃｃよりも高レベルの信号に変換され、レベル検定回路４６ａに入力し、出力Ｖ３＝１が発生する。信号Ｖ２のレベルはＶｃｃへ向かって徐々に低下していき、レベル検定回路４６ａの下限閾値Ｖｔｈ未満になるとＶ３＝０となる。信号Ｖ３＝１が発生してから信号Ｖ２が閾値Ｖｔｈ未満になるまでの期間がＴｐである。この期間Ｔｐは、期間Ｔ３よりも長く、送信周期Ｔ１より短く設定されることが望ましい。もしも、期間Ｔｐを送信周期Ｔ１より長く設定すると、Ｖ３＝１は複数の送信期間に跨って発生する。信号Ｖ３＝１は自己保持回路４６Ｂのホールド端子に入力する。この時、インタフェース４４から信号Ｓg3＝１がトリガ端子に入力するので、自己保持回路４６ＢからＳi3＝１が発生する。その後は、信号Ｓg3と無関係に期間Ｔｐの間はＳi3＝１が継続する。従って、記憶回路４６は、障害物によって検査用反射信号が受信されない場合に、障害物からの反射波の受信出力を記憶して出力Ｓi3＝１を生成する。そして、この出力Ｓi3＝１に基づいて検査反射体８による反射波が受信されるべき期間にＯＲ回路４７からＳj3＝１が発生する。また、ＯＲ回路４７は、レーダ波送出から時間Ｔ３経過後に検査用反射信号が受信されれば、インタフェース４４の出力Ｓg3＝１により出力Ｓj3＝１を発生する。
【００６８】
従って、図１２の記憶回路４６及びＯＲ回路４７を、図１０の送受信性能確認回路のインタフェース４４とＡＮＤ回路４５との間に挿入して出力Ｓj3をＡＮＤ回路４５に入力すれば、障害物によって検査用反射体８からの反射レーダ波が受信されない状況でも、障害物からの反射信号を利用して送受信性能の確認ができる。
【００６９】
尚、このことは、実質的に検査用反射波の受信確認のタイミングを可変にした時と同じ効果を持つ。
次に、送受信タイミング一致確認回路５０の構成例を図１４に示す。
【００７０】
図１４において、本実施形態の送受信タイミング一致確認回路５０は、信号Ｓ４，Ｓ６をそれぞれレベル変換するインタフェース５１，５２と、各インタフェース５１，５２の出力Ｓa4，Ｓb4をそれぞれレベル検定する各第３及び第４レベル検定回路５３，５４と、レベル検定回路５３，５４の出力Ｓc4，Ｓd4を排他的論理和演算するＥｘ−ＯＲ回路５５と、Ｅｘ−ＯＲ回路５５の出力Ｓg4＝１の入力で確認出力Ｓ１０＝１を発生し、Ｓg4＝０となってから第４のオフ・ディレー時間Ｔｏｆ４後に出力がＳ１０＝０となる第４オフ・ディレー回路５６とを備える。
【００７１】
Ｅｘ−ＯＲ回路５５は、２つの倍電圧整流回路５５ａ，５５ｂと、レベル検定回路５５ｃを備える。
図１５の動作タイムチャートを参照して動作を説明する。
【００７２】
信号Ｓ４が入力するインタフェース５１は、Ｓ４＝１をＳa4＝１（電源電圧Ｖｃｃよりも高レベル）へ、Ｓ４＝０をＳa4＝０（Ｖｃｃレベル）へ変換する。このインタフェース５１は、図１０のインタフェース４４と同様の構成である。レベル検定回路５３は、インタフェース５１からＳa4＝１が入力するとＳc4＝１（交流信号）を生成し、Ｓa4＝０の時にはＳc4＝０（直流信号）となる。一方、インタフェース５２は、Ｓ６＝１をＳb4＝０（電源電圧Ｖｃｃレベル）へ、Ｓ６＝０をＳb4＝１（Ｖｃｃよりも高レベル）へ変換する。このインタフェース５２は、図４のインタフェース２１Ａ等と同様の構成である。レベル検定回路５４は、インタフェース５２からＳb4＝１が入力するとＳd4＝１（交流信号）を生成し、Ｓb4＝０の時にＳd4＝０（直流信号）となる。即ち、信号Ｓ６の反転信号としてＳd4が生成される。
【００７３】
信号Ｓc4，Ｓd4は、Ｅｘ−ＯＲ回路５５の倍電圧整流回路５５ｂ，５５ａにそれぞれ入力する。倍電圧整流回路５５ａは、その基準レベルを電源電圧Ｖｃｃとしているので、入力が直流信号（Ｓd4＝０）の時は、出力Ｓe4は略電源電圧Ｖｃｃのレベル（論理値０に相当する）となり、入力が交流信号（Ｓd4＝１）の時は出力Ｓe4は電源電圧Ｖｃｃよりも高レベル（論理値１に相当）となる。一方、倍電圧整流回路５５ｂでは、その基準レベルは倍電圧整流回路５５ａの出力Ｓe4である。信号Ｓc4と信号Ｓd4の出力状態は、正常時には、信号Ｓ４の発生期間Ｔ２ではＳc4＝１，Ｓd4＝０、信号Ｓ４停止後から信号Ｓ６停止までの期間（Ｔ４−Ｔ２）ではＳc4＝０，Ｓd4＝０、期間Ｔ４経過後から次の信号Ｓ４が発生するまでの間ではＳc4＝０，Ｓd4＝１である。従って、信号Ｓc4と信号Ｓd4の組み合わせは、正常時では（１，０）、（０，０）、（０，１）だけである。このため、倍電圧整流回路５５ｂの出力Ｓf4は、信号Ｓc4，Ｓd4の組み合わせが（１，０）及び（０，１）の期間（信号Ｓ４の発生期間及び信号Ｓ６の停止期間）では電源電圧Ｖｃｃよりも高レベルの論理値１となり、信号Ｓc4，Ｓd4の組み合わせが（０，０）の期間（Ｔ４−Ｔ２の期間）では略電源電圧Ｖｃｃレベルの論理値０となる。
【００７４】
レベル検定回路５５ｃは、Ｖｃｃ（論理値０レベル）＜ＶＬ６＜論理値１レベル＜ＶＨ６＜論理値２レベルのように設定された下限閾値ＶＬ６と上限閾値ＶＨ６を有する。従って、正常時には、Ｅｘ−ＯＲ回路５５の出力Ｓg4（レベル検定回路５５ｃの出力）は、図１５のタイムチャートに示すように、信号Ｓ４が停止してから信号Ｓ６が停止するまでの期間（Ｔ４−Ｔ２）では、論理値０になり、それ以外の期間は論理値１になる。オフ・ディレー回路５６は、図７で示すオフ・ディレー回路３１Ｂと同様の構成であり、正常時には、Ｓg4＝０になってもＳ１０＝１を継続するように所定のオフ・ディレー時間Ｔｏｆ４（Ｔ４−Ｔ２より若干長い）を有する。
【００７５】
従って、正常時に、Ｓ４＝１とＳ６＝１の発生タイミングが完全に一致している場合には、オフ・ディレー回路５６を省くことができる。
例えば、信号Ｓ６が図中のａの破線で示すように不正に発生すると、Ｓb4＝０、Ｓd4＝０（直流信号）となり、Ｓe4＝０、Ｓf4＝０、Ｓg4＝０となる。Ｓg4＝０がオフ・ディレー時間Ｔｏｆ４を超えると確認出力Ｓ１０＝０となって、送受信タイミングの異常が通報される。また、信号Ｓ４が図中のｂの破線で示すように不正に発生すると、Ｓa4＝１、Ｓc4＝１（交流信号）となる。Ｓc4＝１は倍電圧整流回路５５ｂへ入力されるが、このときの倍電圧整流回路５５ａの出力Ｓe4、即ち、倍電圧整流回路５５ｂの基準レベルＳe4は、電源電圧Ｖｃｃよりも高レベルの論理値１であり、倍電圧整流回路５５ｂの出力Ｓf4は論理値１よりも更に高レベルの直流信号（論理値２に相当）になる。前述のように、レベル検定回路５５ｃの上限閾値ＶＨ６＜論理値２レベルの関係から、この時、Ｅｘ−ＯＲ回路５５の出力Ｓg4＝０となり、オフ・ディレー時間Ｔｏｆ４を超えて継続すると、確認出力Ｓｌ０＝０となって、同様に送受信タイミングの異常が通報される。
【００７６】
尚、倍電圧整流回路５５ａ，５５ｂのような整流加算構成とそれを用いたＥｘ−ＯＲ演算方法は、「安全性を考慮したプログラマブル多値論理デバイスの一構成法」（多値論理研究ノート、第１６巻、第１８号）等で公知である。
【００７７】
次に、障害物判定回路８０の構成例を図１６に示す。
本実施形態の障害物判定回路８０は、監視領域Ｗ内の所定距離Ｌｎ内に障害物が不在の時は出力Ｓ１２＝１を生成し、存在する時はＳ１２＝０となる。
【００７８】
具体的回路は、図１６に示すように、図４のインタフェース２１Ａと同様の構成でタイミング信号Ｓ１をレベル変換するインタフェース８１と、インタフェース８１の出力Ｓa5に基づいて前記所定距離Ｌｎ及び検査用反射体８までの距離を送出レーダ波の往復時間ＴＯＮ１，ＴＯＮ２に置き換えて障害物検知部８４に知らせる距離ゲート回路８２と、図１４のインタフェース５１と同様の構成で信号Ｓ５をレベル変換するインタフェース８３と、反射信号の有無を示す信号Ｓ５が入力した時にインタフェース８３の出力Ｓd5と前記距離ゲート回路８２からの時間情報に基づいて、所定距離Ｌｎ内の障害物からの反射信号か検査用反射体８からの反射信号かを判定し、障害物からの反射信号の時に出力Ｓ１２＝０となり、そうでない時にＳ１２＝１を発生する障害物検知部８４とを備える。
【００７９】
前記距離ゲート回路８２は、２つの第３及び第４オン・ディレー回路８２Ａ，８２Ｂと、フォトカプラＰＣ５の発光素子ＰＤ、整流回路等を備える。
前記障害物検知部８４は、インタフェース８１の出力Ｓa5がホールド端子に入力しインタフェース８３の出力Ｓd5がトリガ端子に入力する第３自己保持回路８４Ａと、第３自己保持回路８４Ａの出力Ｓe5の整流信号Ｓf5が入力する２つの第５及び第６レベル検定回路８４Ｂ，８４Ｃと、第２ＯＲ回路８４Ｄと、第５オフ・ディレー回路８４Ｅと、第５オン・ディレー回路８４Ｆとを備える。また、前記フォトカプラＰＣ５の受光素子ＰＴがインタフェース８３の出力端と電源電圧Ｖｃｃとの間に挿入されている。
【００８０】
回路動作を図１７の動作タイムチャートを参照しながら説明する。
タイミング信号Ｓ１が入力するインタフェース８１では、Ｓ１＝１はＳa5＝０（略電源電圧Ｖｃｃレベル）に、Ｓ１＝０はＳa5＝１（電源電圧Ｖｃｃよりも高レベル）に変換される。インタフェース８１の出力Ｓa5は、距離ゲート回路８２のオン・ディレー回路８２Ａ，８２Ｂ及び障害物検知部８４の自己保持回路８４Ａのホールド端子に入力する。
【００８１】
オン・ディレー回路８２Ａは、距離Ｌｎのレーダ波往復時間に相当するＴＯＮ１を第３のオン・ディレー時間として有する。また、オン・ディレー回路８２Ｂは、検査用反射体８までの距離のレーダ波往復時間に相当するＴＯＮ２（ＴＯＮ１＜ＴＯＮ２）を第４のオン・ディレー時間として有する。この時間ＴＯＮ２は、図１０のオン・ディレー回路４３Ａと同じオン・ディレー時間である。従って、オン・ディレー回路８２Ａの整流出力Ｓb5は、信号Ｓa5＝１の入力後ＴＯＮ１経過すると論理値１となり、オン・ディレー回路８２Ｂの整流出力Ｓc5は、信号Ｓa5＝１の入力後ＴＯＮ２経過すると論理値１となる。これにより、フォトカプラＰＣ５の発光素子ＰＤは、タイミング信号Ｓ１が発生してからＴＯＮ１経過するまではＳb5＝０、Ｓc5＝０で電流は流れず、ＴＯＮ１経過後からＴＯＮ２経過まではＳb5＝１、Ｓc5＝０で電流が流れ、ＴＯＮ２経過後はＳb5＝１、Ｓc5＝１で電流は流れない。
【００８２】
一方、信号Ｓ５は、インタフェース８３に入力され、Ｓ５＝１はＳd5＝１（電源電圧Ｖｃｃよりも高レベル）に、Ｓ５＝０はＳd5＝０（略電源電圧Ｖｃｃレベル）にそれぞれ変換される。この出力Ｓd5は、ＴＯＮ１経過後からＴＯＮ２経過するまでの間（即ち、フォトカプラＰＣ５の発光素子ＰＤに電流が流れ受光素子ＰＴがＯＮ状態の時）では、信号Ｓ５とは無関係に電源電圧Ｖｃｃレベルに固定される。即ち、障害物による受信信号があっても無視し障害物検知部８４へ伝達されない。また、出力Ｓd5は、タイミング信号Ｓ１が発生してからＴＯＮ１経過するまでの間とＴＯＮ２経過後（即ち、フォトカプラＰＣ５の発光素子ＰＤに電流が流れず受光素子ＰＴがＯＦＦ状態の時）は、信号Ｓ５に依存する。即ち、受信あり／なしを示す信号Ｓ５が障害物検知部８４へ伝達される。このように、フォトカプラＰＣ５は、所定距離Ｌｎから検査用反射体８までの間に存在する障害物を無視するために設けられているが、無視する必要がなければ省いても構わない。
【００８３】
レベル検定回路８４Ｂは、下限閾値ＶＬ７を有し、Ｓf5が論理値２に相当するレベルの時にＳh5＝１を生成し、Ｓf5が論理値０又は１の時はＳh5＝０となる。即ち、論理値０レベル（略Ｖｃｃ）＜論理値１レベル（電源電圧Ｖｃｃよりも高レベル）＜ＶＬ７＜論理値２レベルの関係にある。尚、下限閾値ＶＬ７は、ツェナーダイオードＺＤのツェナー電圧をＶＺＤとし、トランジスタＴｒ１のべ一ス＝エミッタ間オン電圧をＶｂｅとすると、ＶＬ７≒ＶＺＤ＋（１＋ｒ１／ｒ２）・Ｖｂｅで定まる。ｒ１、ｒ２は、抵抗Ｒ１，Ｒ２の抵抗値である。
【００８４】
レベル検定回路８４Ｃは、上限閾値ＶＨ７を有し、Ｓf5が論理値０レベルの時にＳj5＝１を生成し、Ｓf5が論理値１又は２の時はＳj5＝０となる。即ち、論理値０レベル（略Ｖｃｃ）＜ＶＨ７＜論理値１レベル（電源電圧Ｖｃｃよりも高レベル）＜論理値２レベルの関係にある。尚、上限閾値ＶＨ７は、トランジスタＴｒ３のべ一ス＝エミッタ間オン電圧をＶｂｅ（＞０）とすると、ＶＨ７≒（１＋ｒ３／ｒ４）・（Ｖｃｃ−Ｖｂｅ）で定まる。ｒ３、ｒ４は、抵抗Ｒ３，Ｒ４の抵抗値である。出力Ｓh5とＳj5は、ＯＲ回路８４Ｄに入力されて、演算結果出力Ｓl5が生成される。尚、本実施形態では、出力Ｓh5とＳj5はダイオードを用いたワイアード・ＯＲ接続により信号Ｓk5としてレベル検定回路８４ａに入力される。レベル検定回路８４ａは下限閾値ＶＬ８を有し、Ｓk5のレベルが、ＶＬ８以上の時にＳl5＝１を生成し、ＶＬ８未満の時にＳl5＝０となる。
【００８５】
障害物検知装置１から距離Ｌｎ内に障害物がない場合、タイミング信号Ｓ１が発生しＳa5＝１になって後ＴＯＮ１経過までに反射波の受信信号がなく、自己保持回路８４ＡのトリガとしてＳd5＝１が入力せず、Ｓe5は論理値０に相当する直流信号であり、Ｓf5＝０（略電源電圧Ｖｃｃレベル）である。この時、レベル検定回路８４Ｃの出力Ｓj5＝１となるので、Ｓk5＝１であり、Ｓl5＝１となる。ＴＯＮ１経過後からＴＯＮ２経過までは、Ｓd5＝０に固定され、Ｓe5は論理値０に相当する直流信号のままである。従って、Ｓf5＝０（略電源電圧Ｖｃｃレベル）であり、Ｓj5、Ｓk5、Ｓl5＝１は継続する。ＴＯＮ２経過すると、前述のように、Ｓc5＝１となり、Ｓd5は、受信回路４から入力する信号Ｓ５に依存する。この時、検査用反射体８からの反射信号がまだ受信されていなければ、Ｓe5は論理値０に相当する直流信号のままであり、Ｓf5はＳc5を基準レベルとしているので論理値１である。この時、レベル検定回路８４Ｂ，８４Ｃの出力Ｓh5，Ｓj5は共に論理値０になる。従って、Ｓl5＝０になるが、オフ・ディレー回路８４Ｅにより、第５のオフ・ディレー時間Ｔｏｆ６の間はＳl5＝０となってもＳ１２＝１が継続する。正常であれば、ＴＯＮ２経過すれば検査用反射体８からの反射信号が受信されるので、オフ・ディレー時間Ｔｏｆ６以内にＳ５＝１、Ｓd5＝１となって、自己保持回路８４Ａの出力Ｓe5＝１（交流信号）となる。従って、整流加算構成により、Ｓf5は論理値２に相当するレベルになり、レベル検定回路８４Ｂの出力Ｓh5＝１となり、ＯＲ回路８４Ｄの出力Ｓl5＝１となる。即ち、距離ゲート回路８２により、検査用反射体８からの反射信号を障害物と見なさない処理が行われる。その後、再びタイミング信号Ｓ１の発生でＳa5＝０になると、Ｓb5＝０、Ｓ５＝０、Ｓe5＝０、Ｓf5＝０となり、以後、上述の動作を繰り返す。
【００８６】
一方、図１７のａの破線で示すように、所定距離Ｌｎ内に障害物がある場合、既述のように、所定距離Ｌｎ内、即ち、送信後ＴＯＮ１以内では、Ｓb5＝０、Ｓc5＝０であるので、障害物の反射波によるＳ５＝１はＳd5＝１として自己保持回路８４Ａのトリガ端子に入力する。Ｓa5＝１であるので、出力Ｓe5＝１（交流信号）となり、Ｓf5＝１となる。レベル検定回路８４Ｂ，８４Ｃの出力Ｓh5，Ｓj5は共に論理値０になる。ＴＯＮ１経過するとＳb5＝１となってフォトカプラＰＣ５の受光素子ＰＴはＯＮするが、自己保持回路８４ＡはＳa5＝１の間Ｓd5と無関係にＳe5＝１を生成する。従って、更にＴＯＮ２経過してＳc5＝１となるまで、Ｓf5＝１が継続する。オフ・ディレー回路８４Ｅのオフ・ディレー時間Ｔｏｆ６は少なくともＴＯＮ２−ＴＯＮ１より短かくしてあるので、Ｓ１２＝０となり障害物ありを通報する。オフ・ディレー回路８４Ｅの出力Ｓ１２をオン・ディレー回路８４Ｆに入力することにより、第５のオン・ディレー時間を送信の繰り替えし周期Ｔ１より長く設定しておけば、所定距離Ｌｎ内に障害物がある間はオン・ディレー回路８４Ｆの出力Ｓ１２′＝０が継続する。
【００８７】
図１８は、検査用反射体８が監視領域Ｗの端部より踏切保安装置１に接近して設置されたような場合、換言すれば、検査用反射波が監視領域Ｗの端部付近までの往復時間経過前に得られる場合に適した障害物判定回路８０′の構成例を示す。
【００８８】
本実施形態は、基本的には、図１６で示される障害物判定回路８０に、検査用反射信号の受信を記憶する機能を追加して構成される。図１６の実施形態と同一要素には同一符号を付して説明を省略する。
【００８９】
具体的には、図１８に示すように、図１６のインタフェース８１，８３、距離ゲート回路８２、障害物検知部８４に加えて、時間窓回路８５と、記憶回路８６と、選択回路８７等を図示のように接続している。
【００９０】
時間窓回路８５は、図１０の時間窓回路４３と同構成で、検査用反射波が受信されるべき期間Ｔｘのみ信号Ｓm5＝１を出力する。
記憶回路８６は、信号Ｓd5とＳm5を論理積演算するＡＮＤ回路８６Ａと、ＡＮＤ回路８６Ａの論理積出力Ｓｕがトリガ端子に入力し信号Ｓa5がホールド端子に入力する自己保持回路８６Ｂを備え、Ｓa5＝１の発生期間において検査用反射波が受信されるべき期間Ｔｘで受信信号の有無を次回のレーダ波送信時点まで記憶する。
【００９１】
選択回路８７は、距離ゲート回路８２内の信号Ｓb5と時間窓回路８５の出力信号Ｓm5に基づき障害物検知部８４へ伝達する受信信号を選択する。具体的には、図１６に示す距離ゲート回路８２内のフォトカプラＰＣ５の受光素子ＰＴと、時間窓回路８５の出力端−電源電圧Ｖｃｃ間に接続する発光素子ＰＤ′とフォトカプラＰＣ５′を構成する受光素子ＰＴ′と、記憶回路８６の出力Ｓn5とインタフェース８３の出力Ｓd5を論理和演算するＯＲ回路８７Ａとを備え、ＯＲ回路８７Ａの出力Ｓo5を図１６に示す障害物検知部８４の自己保持回路８４Ａのトリガ端子に入力している。そして、前記受光素子ＰＴを記憶回路８６の出力と電源電圧Ｖｃｃ間に接続し、前記受光素子ＰＴ′をインタフェース８３の出力と電源電圧Ｖｃｃ間に接続してある。本実施形態の障害物検知部８４内には、図１６の受光素子ＰＴは設けられていない。
【００９２】
尚、本実施形態の距離ゲート回路８２では、検査用反射体８までの距離を送出レーダ波の往復時間ＴＯＮ１に、所定距離Ｌｎまでの距離を送出レーダ波の往復時間ＴＯＮ２に置き換えている。
【００９３】
本実施形態の動作を図１９の動作タイムチャートに従って説明する。
インタフェース８１，８３及び距離ゲート回路８２の動作は図１６と同様であり説明は省略する。時間窓回路８５の出力Ｓm5は、検査用反射体８からの反射波が受信されるべき期間Ｔｘのみ論理値１になる。この期間Ｔｘは、検査用反射体８までの実際の送出レーダ波往復時間Ｔ３よりも若干短い時間ＴＯＮ１経過後から前記Ｔ３より若干長いＴＯＮ１＋Ｔｘで示してある。その動作は図１０で説明したのでここでは省略する。
【００９４】
時間窓回路８５の出力Ｓm5は、記憶回路８６のＡＮＤ回路８６Ａの一方の入力端に入力する。反射波が受信されると、Ｓ５＝１、Ｓd5＝１となる。Ｓd5はＡＮＤ回路８６Ａの他方の入力端に入力するので、Ｓm5＝１の期間Ｔｘの間にＳd5＝１が発生すると、Ｓｕ＝１が自己保持回路８６Ｂのホールド端子に入力する。自己保持回路８６Ｂは、Ｓa5＝１の期間でＳｕ＝１が入力すると、その後は信号Ｓｕと無関係にＳa5＝１の期間、論理値１の出力を発生する。即ち、記憶回路８６は、検査用反射波が受信されるべき期間Ｔｘに検査用反射波が受信されたことを論理値１の出力として記憶する。期間Ｔｘの間（Ｓm5＝１の間）にＳd5＝１にならない場合、即ち、検査用反射波が受信されるべき期間Ｔｘに受信されない場合には、記憶回路８６の出力は論理値１にはならない。
【００９５】
選択回路８７は、障害物検知部８４に対して、１）検査用反射波を省いて受信反射波を伝達する役割と、２）記憶回路８６の出力をレーダ波が送出されてから所定距離Ｌｎまでの距離をレーダ波が往復するのに相当する時間ＴＯＮ２経過した後に伝達する役割と、を有する。
【００９６】
上記１）の役割は、フォトカプラＰＣ５′の受光素子ＰＴ′のＯＮ／ＯＦＦにより行われる。即ち、フォトカプラＰＣ５′の発光素子ＰＤ′には、時間窓回路８５の出力Ｓm5が供給されており、Ｓm5＝１の時に発光素子ＰＤ′に電流が流れ、受光素子ＰＴ′がＯＮする。従って、受光素子ＰＴ′は、検査用反射波が受信されるべき期間ＴｘのみＯＮし、ＯＲ回路８７Ａの入力が論理値０に固定される。この期間、信号Ｓd5はＯＲ回路８７Ａへ伝達されず、その他の期間では信号Ｓd5はＯＲ回路８７Ａを介して信号Ｓo5として障害物検知部８４へ入力される。
【００９７】
上記２）の役割は、フォトカプラＰＣ５の受光素子ＰＴのＯＮ／ＯＦＦにより行われる。即ち、レーダ波送出後、時間ＴＯＮ１経過すると距離ゲート回路８２内のオン・ディレー回路８２Ａ（図１６に示す）の出力がＳb5＝１となる。これにより、距離ゲート回路８２内のフォトカプラＰＣ５の発光素子ＰＤに電流が流れ、受光素子ＰＴがＯＮする。従って、ＯＲ回路８７Ａの入力が論理値０に固定され、検査用反射波の受信によって記憶回路８６から出力される論理値１の信号は伝達されない。その他の期間では信号Ｓd5はＯＲ回路８７Ａを介して信号Ｓo5として障害物検知部８４へ入力される。レーダ波送出後、時間ＴＯＮ２経過すると、図１６で説明したように、発光素子ＰＤに電流が流れなくなり、受光素子ＰＴはＯＦＦする。自己保持回路８６Ｂの論理値１の出力は、ＯＲ回路８７Ａを介して信号Ｓo5＝１として障害物検知部８４へ入力される。
【００９８】
障害物検知部８４は、信号Ｓo5，Ｓa5を自己保持回路８４Ａ（図１６に示す）のトリガ及びホールド信号として入力しており、図１６と同様に動作する。従って、障害物検知部８４は、所定距離Ｌｎまでの間（時間ＴＯＮ２経過するまでの間）で少なくとも検査用反射波以外の反射波が受信されない時は、障害物無しとしてＳ１２′＝１を発生する。一方、所定距離Ｌｎまでの間（時間ＴＯＮ２経過するまでの間）に検査用反射波以外の反射波が受信された時には、障害物有りとしてＳ１２′＝０となる。尚、本実施形態回路は、検査用反射受信の確認機能も有する。
【００９９】
以上説明したように、本実施形態の踏切保安装置１は、装置が正常であることが確認され、且つ、障害物が不在の時のみ、出力Ｓｘ＝１を発生して安全を通報する。尚、図１６の障害物判定回路８０は、検査用反射信号の受信も確認しているので、送受信性能確認を兼ねることができる。また、図１２で示した記憶回路４６及びＯＲ回路４７を付加することも可能である。具体的には、図１６の回路において、インタフェース８３とフォトカプラＰＣ５の受光素子ＰＴの接続点の間に、記憶回路４６及びＯＲ回路４７を挿入し、図１２の信号Ｓg3を図１６の信号Ｓd5に代え、図１２のＯＲ回路４７の出力Ｓj3を自己保持回路８４Ａのトリガ端子に入力する構成とすればよい。
【０１００】
尚、本実施形態の動作確認回路１０及び障害物判定回路８０，８０′は、フェールセーフな回路構成としてある。各回路において、レベル検定回路、ＡＮＤ回路としては、フェールセーフなウィンドウ・コンパレータ／ＡＮＤゲートを使用できる。フェールセーフなウィンドウ・コンパレータ／ＡＮＤゲートの回路構成と動作については、例えば電気学会論文誌（Tran. IEE of Japan）Vol.109-C, No.9, Sep. 1989（窓特性を持つフェールセーフ論理素子を使ったインタロックシステムの一構成法）で示されており、また、Ｕ．Ｓ．Ｐａｔｅｎｔ４，６６１，８８０号明細書、Ｕ．Ｓ．Ｐａｔｅｎｔ５，０２７，１１４号明細書及び特公平１−２３００６号公報等において公知である。オン・ディレー回路としては、例えば国際公開ＷＯ９４／２３３０３号公報、特公平１−２３００６号公報、特開平９−１６２７１４号公報等の公知のものを使用できる。自己保持回路としては、国際公開ＷＯ９４／２３３０３号公報、国際公開ＷＯ９４／２３４９６号公報等で公知のものを使用できる。言うまでもないが、動作確認回路１０及び障害物判定回路８０は、上述のフェールセーフな回路構成ではなく通常の回路構成を用いて構わない。
【０１０１】
また、本実施形態の動作確認回路１０及び障害物判定回路８０，８０′では、これら回路で用いる信号のレベルと、タイミング信号発生回路２、送信回路３、受信回路４の各出力信号Ｓ１〜Ｓ６のレベルが異なるとして、入力信号のレベル変換のためのインタフェースを設けて示したが、レベルに違いがなく不要であればインタフェースを省いて構わない。
【０１０２】
尚、本実施形態において、監視領域Ｗや検査用反射体よりも遠方の物体からの反射波が受信されても、それら反射波が次回のレーダ波送信までに無くなれば、回路動作上の支障はない。また、検査用反射体は、監視領域Ｗの端部付近に存在するものとして説明したが、必ずしもこの配置に限られることはなく、監視領域Ｗ内等に存在しても、動作確認回路の設定により対応できる。
【０１０３】
本実施形態で示された踏切保安装置の利用は、踏み切りのみに限定されず、本装置は、例えば工場等で人等の検知に用いることもでき、また、移動体に搭載して用いる等しても差し支えない。
【０１０４】
【発明の効果】
以上説明したように、本発明によれば、動作確認手段は４つの確認回路により、レーダ波の発生間隔、レーダ波送信手段の送信動作とレーダ波受信手段の受信動作、レーザ波の送受信性能、更にはレーダ波送信手段の送信動作タイミングとレーダ波受信手段の受信動作タイミングを確認し、全てが正常のときに踏切保安装置正常と判断し、踏切保安装置が正常である時のみ障害物不在を示す安全情報を通報できるので、反射型障害物検知方式の踏切保安装置の信頼性を向上でき、誤動作した時のリスクが高い環境でも使用できる。しかも、透過型障害物検知方式に比べて、設置現場でその調整作業に優れ、少ない送受信器で広領域を監視できる利点がある。
【０１０５】
請求項２の発明によれば、レーダ波の送受信手段が互いに近接している場合に、レーダ波の送出時のレーダ波回り込みによる誤動作を防止できる。
請求項４の発明によれば、レーダ波の送出動作の度に動作正常の確認ができるので、一層信頼性を向上できる。
【０１０６】
請求項１０〜１５の発明によれば、障害物の存在で検査用受信信号が受信できない場合も、障害物の反射波を利用して動作の正常確認ができる。
【０１０８】
請求項２４の発明によれば、障害物判定手段及び動作確認手段は、安全情報を高レベルの出力で通報するフェールセーフな構成としたので、踏切保安装置の信頼性が向上する。
【図面の簡単な説明】
【図１】本発明に係る障害物検知装置の実施形態を示す構成図
【図２】同上実施形態の踏切における配置図
【図３】同上実施形態の動作タイムチャート
【図４】送受信周期確認回路の構成図
【図５】インタフェースの回路図
【図６】図４の回路の動作タイムチャート
【図７】送受信期間確認回路の構成図
【図８】図７の第１タイマ回路の動作タイムチャート
【図９】図７の第２タイマ回路の動作タイムチャート
【図１０】送受信性能確認回路の構成図
【図１１】図１０の回路の動作タイムチャート
【図１２】図１０の回路に付加可能な記憶回路の構成図
【図１３】図１２の回路の動作タイムチャート
【図１４】送受信タイミング一致確認回路の構成図
【図１５】図１４の回路の動作タイムチャート
【図１６】障害物判定回路の構成図
【図１７】図１６の回路の動作タイムチャート
【図１８】障害物判定回路の別の構成図
【図１９】図１８の回路の動作タイムチャート
【符号の説明】
１    踏切保安装置
２    タイミング信号発生回路
３    送信回路
３Ａ    送信器
４    受信回路
４Ａ    受信器
６、２３、３３、４５    ＡＮＤ回路
１０    動作確認回路
２０    送受信周期確認回路
２１    オン・タイマ回路
２２    オフ・タイマ回路
３０    送受信期間確認回路
３１    第１タイマ回路
３２    第２タイマ回路
４０    送受信性能確認回路
４２    記憶回路
４３    時間窓回路
５０    送受信タイミング一致確認回路
５３    第３レベル検定回路
５４    第４レベル検定回路
５５    Ｅｘ−ＯＲ回路
５６    第４オフ・ディレー回路
８０，８０′    障害物判定回路
８２    距離ゲート回路
８４    障害物検知部
【図１】
0004187359.tif 000002
【図２】
0004187359.tif 000003
【図３】
0004187359.tif 000004
【図４】
0004187359.tif 000005
【図５】
0004187359.tif 000006
【図６】
0004187359.tif 000007
【図７】
0004187359.tif 000008
【図８】
0004187359.tif 000009
【図９】
0004187359.tif 000010
【図１０】
0004187359.tif 000011
【図１１】
0004187359.tif 000012
【図１２】
0004187359.tif 000013
【図１３】
0004187359.tif 000014
【図１４】
0004187359.tif 000015
【図１５】
0004187359.tif 000016
【図１６】
0004187359.tif 000017
【図１７】
0004187359.tif 000018
【図１８】
0004187359.tif 000019
【図１９】
0004187359.tif 000020