(57)【特許請求の範囲】
【請求項１】
外部電源から、それとは電圧が異なる内部電源を生成する内部電源生成回路と、
前記内部電源により動作し、所定の処理を実行する処理回路と、
前記処理回路の処理結果を出力する出力回路と、
前記外部電源により動作し、前記外部電源の供給が開始された後の所定の期間、前記出力回路の出力状態が所定の状態になるように制御する制御回路と、
前記制御回路に対して前記外部電源を供給する供給回路と、を有し、
前記制御回路は、前記外部電源により動作し、前記内部電源が規定の電圧に達した場合に信号を出力する内部電圧監視回路から出力される信号及び、
前記外部電源によって生成されるリセット信号により、前記出力回路を制御し、
前記内部電源が規定の電圧に達するまでは、前記出力回路の出力状態を強制的にハイインピーダンス状態にし、前記内部電源が規定の電圧に達した後は、前記リセット信号を無視することを特徴とする半導体装置。
【請求項２】
外部電源と、それとは電圧が異なる内部電源とにより動作する半導体装置において、
前記内部電源により動作し、所定の処理を実行する処理回路と、
前記処理回路の処理結果を出力する出力回路と、
前記外部電源により動作し、前記外部電源の供給が開始された後の所定の期間、前記出力回路の出力状態が所定の状態になるように制御する制御回路と、
前記制御回路に対して前記外部電源を供給する供給回路と、
を有し、
前記制御回路は、前記外部電源によって生成されるリセット信号により、前記出力回路を制御し、
前記内部電源が規定の電圧に達するまでは、前記出力回路の出力状態を強制的にハイインピーダンス状態にし、前記内部電源が規定の電圧に達した後は、前記リセット信号を無視し、前記処理回路が前記半導体装置の外部に設けられた回路とは独立に動作する場合にのみ前記出力回路を制御することを特徴とする半導体装置。
【請求項３】
前記外部電源から前記内部電源を生成する内部電源生成回路を更に有することを特徴とする請求項２記載の半導体装置。
【請求項４】
前記出力回路はレベルコンバータであり、前記処理回路から出力された内部電源レベルの信号を、外部電源レベルの信号に変換することを特徴とする請求項１又は２記載の半導体装置。
【請求項５】
前記制御回路は、前記出力回路の出力を強制的に“Ｈ”の状態にすることを特徴とする請求項１又は２記載の半導体装置。
【請求項６】
前記制御回路は、前記出力回路の出力を強制的に“Ｌ”の状態にすることを特徴とする請求項１又は２記載の半導体装置。
【請求項７】
前記制御回路は、前記処理回路が所定の動作モードである場合にのみ、前記リセット信号に応じて前記出力回路を制御することを特徴とする請求項１記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置に関し、特に、外部電源と、それとは電圧が異なる内部電源とにより動作する半導体装置に関する。
【０００２】
【従来の技術】
近年、ＣＰＵ（Central Processing Unit）等の半導体装置では、高速化と低消費電力化を実現するために、従来のＴＴＬ（Transistor Transistor Logic）等のインターフェースの電源電圧である５Ｖよりも低い電圧（例えば、１．８Ｖ〜３．３Ｖ）で回路を動作させる場合が多くなってきた。
【０００３】
しかしながら、ＣＰＵの内部回路は低い電圧で動作させるものの、外部回路は低コスト化のために、従来と同様にＴＴＬ等のインターフェースが使用され、電源電圧も５Ｖを使用するシステムが少なくない。
【０００４】
そこで、システム全体の電源として５Ｖの電源を設け、ＣＰＵ等の低電圧で動作する半導体装置に対しては、その内部に降圧回路を設けて、必要な電源電圧を生成して供給する方法が一般的である。
【０００５】
図１３は、このような従来の半導体装置の一例を示す図である。
この図に示すように、従来の半導体装置１は、降圧回路２、内部回路３、および、レベルコンバータ４によって構成されている。
【０００６】
ここで、降圧回路２は、外部から供給された電源電圧Ｖｃｃ２（例えば、５Ｖ）を、降圧してＶｃｃ１（例えば、３．３Ｖ）を生成し、内部回路３およびレベルコンバータ４に供給する。
【０００７】
内部回路３は、例えば、ＣＰＵ等であり、降圧回路２から供給されるＶｃｃ１を電源として、各種演算処理を実行する。
レベルコンバータ４は、内部回路３から出力される内部信号（Ｖｃｃ１レベルの信号）を、外部のレベルの信号（Ｖｃｃ２レベルの信号）に変換し、出力信号として半導体装置１の外部に出力する。
【０００８】
図１４は、図１３の従来例の動作を説明するためのタイミングチャートである。この図の（Ａ）に示すように、半導体装置１に電源Ｖｃｃ２の供給が開始されると、Ｖｃｃ２は降圧回路２とレベルコンバータ４に供給される。
【０００９】
降圧回路２は、Ｖｃｃ２をＶｃｃ１に降圧する動作を行うが、図１４（Ｂ）に示すように、電圧が安定するまでには一定の時間を要する。内部回路３は、Ｖｃｃ１が安定するまでは、過渡状態となり、その出力である内部信号（図１４（Ｃ）参照）は不定である。同様に、レベルコンバータ４もＶｃｃ１の供給を受けているので、その電圧が安定するまでは過渡状態となる。
【００１０】
【発明が解決しようとする課題】
ところで、レベルコンバータ４にはＶｃｃ２が供給されており、このＶｃｃ２は、Ｖｃｃ１よりも速く立ち上がるために、内部回路３からの出力信号と、レベルコンバータ４の内部において生成された信号の一部は、出力信号として外部に出力される結果となる。
【００１１】
その結果、図１４（Ｄ）に示すように、Ｖｃｃ１が立ち上がりはじめてから、電圧が安定するまでの期間においては、内部回路３等において生成された不定出力が、出力信号として外部に出力され、外部に接続されている回路が誤動作を生じる場合があるという問題点があった。
【００１２】
本発明は、このような点に鑑みてなされたものであり、電源投入時の誤動作を防止することが可能な半導体装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】
本発明では上記課題を解決するために、外部電源から、それとは電圧が異なる内部電源を生成する内部電源生成回路と、前記内部電源により動作し、所定の処理を実行する処理回路と、前記処理回路の処理結果を出力する出力回路と、前記外部電源により動作し、前記外部電源の供給が開始された後の所定の期間、前記出力回路の出力状態が所定の状態になるように制御する制御回路と、前記制御回路に対して前記外部電源を供給する供給回路と、を有し、前記制御回路は、前記外部電源により動作し、前記内部電源が規定の電圧に達した場合に信号を出力する内部電圧監視回路から出力される信号及び、前記外部電源によって生成されるリセット信号により、前記出力回路を制御し、前記内部電源が規定の電圧に達するまでは、前記出力回路の出力状態を強制的にハイインピーダンス状態にし、前記内部電源が規定の電圧に達した後は、前記リセット信号を無視することを特徴とする半導体装置が提供される。
【００１４】
また、上記課題を解決するために、外部電源と、それとは電圧が異なる内部電源とにより動作する半導体装置において、前記内部電源により動作し、所定の処理を実行する処理回路と、前記処理回路の処理結果を出力する出力回路と、前記外部電源により動作し、前記外部電源の供給が開始された後の所定の期間、前記出力回路の出力状態が所定の状態になるように制御する制御回路と、前記制御回路に対して前記外部電源を供給する供給回路と、有し、前記制御回路は、前記外部電源によって生成されるリセット信号により、前記出力回路を制御し、前記内部電源が規定の電圧に達するまでは、前記出力回路の出力状態を強制的にハイインピーダンス状態にし、前記内部電源が規定の電圧に達した後は、前記リセット信号を無視し、前記処理回路が前記半導体装置の外部に設けられた回路とは独立に動作する場合にのみ前記出力回路を制御することを特徴とする半導体装置が提供される。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
図１は、本発明の動作原理を説明する原理図である。この図に示すように、本発明の半導体装置１０は、内部電源生成回路１０ａ、処理回路１０ｂ、出力回路１０ｃ、制御回路１０ｄ、および、供給回路１０ｅによって構成されている。
【００１６】
ここで、内部電源生成回路１０ａは、外部から供給された外部電源を所定の電圧に変換し、内部電源として出力する。
処理回路１０ｂは、内部電源生成回路１０ａから出力される内部電源の供給を受け、種々の処理を実行する。
【００１７】
出力回路１０ｃは、処理回路１０ｂの処理結果を外部に出力する。
制御回路１０ｄは、半導体装置１０に外部電源の供給が開始された場合には、出力回路１０ｃの出力状態が所定の状態になるように制御する。
【００１８】
供給回路１０ｅは、制御回路１０ｄに対して外部電源を供給する。
次に、以上の原理図の動作について説明する。
半導体装置１０に外部電源の供給が開始されると、供給回路１０ｅは、外部電源を制御回路１０ｄに供給する。
【００１９】
制御回路１０ｄは、出力回路１０ｃの出力が所定の状態（例えば、ハイインピーダンス状態）になるように制御する。
このとき、内部電源生成回路１０ａは、外部電源の電圧を降圧して内部電源を生成し、出力する。
【００２０】
処理回路１０ｂは、内部電源生成回路１０ａから内部電源の供給が開始されると、処理結果を出力するポートから出力信号を出力回路１０ｃに供給する。
ところで、内部電源生成回路１０ａは、外部電源から基準電圧を生成し、その基準電圧に基づいて内部電圧を生成するので、外部電源の電圧が基準電圧に達するまでは、内部電源は出力されない。また、外部電源が基準電圧に達した場合でも、内部電源が安定するまでには、一定の時間を必要とすることから、外部電源が供給されてから処理回路１０ｂに内部電源が供給されるまでには一定の時間が必要となる。
【００２１】
処理回路１０ｂに供給される内部電源が安定するまでは、処理回路１０ｂからの出力は不定となるが、出力回路１０ｃは制御回路１０ｄによって所定の状態になるように制御されており、また、制御回路１０ｄは供給回路１０ｅから供給される外部電源によって動作しているので、不定出力が供給される前に出力回路１０ｃは所定の出力状態に落ち着いている。従って、処理回路１０ｂからの不定出力は、外部へは出力されないことになる。
【００２２】
以上に説明したように、本発明の半導体装置１０では、出力回路１０ｃを制御回路１０ｄによって所定の出力状態になるように制御するとともに、出力回路１０ｃに対して外部電源を供給回路１０ｅによって供給するようにしたので、内部電源が安定する前に出力回路１０ｃを所定の出力状態に落ち着かせることが可能になり、不定信号が出力されることを防止することができる。
【００２３】
次に、本発明の実施の形態について説明する。
図２は、本発明の実施の形態の構成例を示す図である。この図に示すように、本発明の実施の形態は、内部回路２０、ポート２１、第１のレベルコンバータ２２、第２のレベルコンバータ２３、ＰチャネルＭＯＳ−ＦＥＴ（Metal Oxide Semiconductor-Field Effect Transistor）２４、ＮチャネルＭＯＳ−ＦＥＴ２５、外部回路２６、および、制御回路２７によって構成されている。
【００２４】
ここで、内部回路２０は、例えば、ＣＰＵ等であり、半導体装置の処理機能の中核をなす回路である。なお、内部回路２０には、内部電源であるＶｃｃ１が図示せぬ内部電源生成回路から供給されている。
【００２５】
ポート２１は、内部回路２０の入出力ポートであり、例えば、バッファ等によって構成されており、内部電源Ｖｃｃ１が供給されている。
第１のレベルコンバータ２２は、ポート２１から出力される内部電源Ｖｃｃ１レベルの信号を、外部電源Ｖｃｃ２レベルの信号に変換して出力する。また、電源が投入された当初は、制御回路２７の制御に従って、その出力を“Ｈ”の状態に保持する。
【００２６】
第２のレベルコンバータ２３は、ポート２１から出力される内部電源Ｖｃｃ１レベルの信号を、外部電源Ｖｃｃ２レベルの信号に変換して出力する。また、電源が投入された当初は、制御回路２７の制御に従って、その出力を“Ｌ”の状態に保持する。
【００２７】
ＰチャネルＭＯＳ−ＦＥＴ２４は、第１のレベルコンバータ２２の出力が“Ｈ”である場合には遮断状態になり、また、第１のレベルコンバータ２２の出力が“Ｌ”である場合には導通状態になる。
【００２８】
ＮチャネルＭＯＳ−ＦＥＴ２５は、第２のレベルコンバータ２３の出力が“Ｌ”である場合には遮断状態になり、また、第２のレベルコンバータ２３の出力が“Ｈ”である場合には導通状態になる。
【００２９】
外部回路２６は、半導体装置の外部に設けられた回路であり、外部電源Ｖｃｃ２の供給を受け、また、ＰチャネルＭＯＳ−ＦＥＴ２４およびＮチャネルＭＯＳ−ＦＥＴ２５から出力された出力信号に応じて種々の処理を実行する。
【００３０】
制御回路２７は、外部よりリセット信号が供給された場合には、これを第１のレベルコンバータ２２および第２のレベルコンバータ２３に供給する。なお、制御回路２７には外部電源Ｖｃｃ２が供給されている。
【００３１】
図３は、第１のレベルコンバータ２２の詳細な構成例である。
この図に示すように、第１のレベルコンバータ２２は、インバータ２２ａ、レベル変換回路２２ｂ、インバータ２２ｃ、および、ＰチャネルＭＯＳ−ＦＥＴ２２ｄによって構成されている。
【００３２】
ここで、インバータ２２ａは、内部電源Ｖｃｃ１の供給を受け、入力信号を反転して出力する。
レベル変換回路２２ｂは、インバータ２２ａの出力信号を入力し、外部電圧Ｖｃｃ２レベルまで昇圧して出力する。
【００３３】
インバータ２２ｃは、外部電源Ｖｃｃ２の供給を受け、レベル変換回路２２ｂの出力を反転して出力する。
ＰチャネルＭＯＳ−ＦＥＴ２２ｄは、リセット信号が“Ｌ”の状態（アクティブの状態）である場合には導通状態となり、出力信号を強制的に“Ｈ”の状態にする。また、リセット信号が“Ｈ”の状態である場合には遮断状態となり、インバータ２２ｃからの出力信号をそのまま出力する。
【００３４】
図４は、第２のレベルコンバータ２３の詳細な構成例である。
この図に示すように、第２のレベルコンバータ２３は、インバータ２３ａ、レベル変換回路２３ｂ、インバータ２３ｃ、インバータ２３ｄ、および、ＮチャネルＭＯＳ−ＦＥＴ２３ｅによって構成されている。
【００３５】
ここで、インバータ２３ａは、内部電源Ｖｃｃ１の供給を受け、入力信号を反転して出力する。
レベル変換回路２３ｂは、インバータ２３ａの出力信号を入力し、外部電圧Ｖｃｃ２レベルまで昇圧して出力する。
【００３６】
インバータ２３ｃは、外部電源Ｖｃｃ２の供給を受け、レベル変換回路２３ｂの出力を反転して出力する。
インバータ２３ｄは、外部電源Ｖｃｃ２の供給を受け、リセット信号を反転して出力する。
【００３７】
ＮチャネルＭＯＳ−ＦＥＴ２３ｅは、リセット信号が“Ｌ”の状態（アクティブの状態）である場合には、インバータ２３ｄの出力が“Ｈ”の状態になるので、導通状態となり、出力信号を強制的に“Ｌ”の状態にする。また、リセット信号が“Ｈ”の状態である場合には遮断状態となり、インバータ２２ｃからの出力信号をそのまま出力する。
【００３８】
次に、以上の実施の形態の動作について説明する。
図５は、図２に示す実施の形態の動作を説明するタイミングチャートである。この図５（Ａ）に示すように、外部電源Ｖｃｃ２の供給が開始されると、Ｖｃｃ２は第１のレベルコンバータ２２、第２のレベルコンバータ２３、ＰチャネルＭＯＳ−ＦＥＴ２４、および、制御回路２７に供給される。
【００３９】
Ｖｃｃ２の供給が開始されると、Ｖｃｃ２をもとにして生成されるリセット信号（図５（Ｃ）参照）が制御回路２７に供給される。制御回路２７には外部電源Ｖｃｃ２が供給されているので、制御回路２７は電源の投入と同時に動作を開始し、第１のレベルコンバータ２２および第２のレベルコンバータ２３に対して供給しているリセット信号をアクティブの状態（“Ｌ”の状態）にする（図５（Ｄ）参照）。
【００４０】
ここで、図３に示すように、第１のレベルコンバータ２２のＰチャネルＭＯＳ−ＦＥＴ２２ｄには外部電源Ｖｃｃ２が供給されているので、このＰチャネルＭＯＳ−ＦＥＴ２２ｄは外部電源の供給とともに動作可能な状態になる。また、リセット信号も外部電源Ｖｃｃ２をもとに生成されるので、電源が投入された初期の段階から“Ｌ”の状態となる。従って、第１のレベルコンバータ２２のＰチャネルＭＯＳ−ＦＥＴ２２ｄの出力は“Ｈ”の状態になる（図５（Ｇ）参照）。その結果、ＰチャネルＭＯＳ−ＦＥＴ２４は、遮断状態になる。
【００４１】
一方、第２のレベルコンバータ２３においては、インバータ２３ｄにも外部電源Ｖｃｃ２が供給されているので、ＮチャネルＭＯＳ−ＦＥＴ２３ｅは外部電源の供給とともに動作可能な状態になる。また、前述したように、リセット信号も外部電源Ｖｃｃ２をもとに生成されるので、電源が投入された初期の段階から“Ｌ”の状態となる。従って、第２のレベルコンバータ２３のＮチャネルＭＯＳ−ＦＥＴ２３ｅの出力は“Ｌ”の状態になる（図５（Ｈ）参照）。その結果、ＮチャネルＭＯＳ−ＦＥＴ２５は、遮断状態になる。
【００４２】
以上の動作により、ＰチャネルＭＯＳ−ＦＥＴ２４と、ＮチャネルＭＯＳ−ＦＥＴ２５はともに遮断状態になるので、外部回路２６が接続されている端子出力は、ハイインピーダンスの状態になる（図５（Ｉ）参照）。
【００４３】
続いて、図示せぬ内部電源生成回路では、外部電源Ｖｃｃ２が所定の閾値を超えると、内部電源Ｖｃｃ１の生成が開始され（図５（Ｂ）参照）、Ｖｃｃ１が内部回路２０、ポート２１、第１のレベルコンバータ２２、および、第２のレベルコンバータ２３に供給される。
【００４４】
Ｖｃｃ１の供給が開始されると、内部回路２０およびポート２１は過渡状態となり、ポート２１からは内部信号＃１および内部信号＃２として不定信号が出力されることになる（図５（Ｅ）,（Ｆ）参照）。
【００４５】
これらの不定信号は、第１のレベルコンバータ２２および第２のレベルコンバータ２３にそれぞれ供給されるが、これらのレベルコンバータの出力はリセット信号によって強制的に“Ｈ”および“Ｌ”にされているので、不定信号が入力されても出力は変化せず、その結果、外部回路２６の接続されている端子の出力状態は変化しない（ハイインピーダンス状態のままである）。
【００４６】
続いて、所定の時間が経過した後、図５（Ｃ）に示すようにリセット信号が“Ｈ”の状態（インアクティブの状態）になると、制御回路２７の出力も図５（Ｄ）に示すように“Ｈ”の状態になる。
【００４７】
その結果、第１のレベルコンバータ２２では、ＰチャネルＭＯＳ−ＦＥＴ２２ｄが遮断状態となるので、インバータ２２ｃからの信号が直接出力されることになる。
【００４８】
一方、第２のレベルコンバータ２３では、インバータ２３ｄの出力が“Ｈ”の状態になるので、ＮチャネルＭＯＳ−ＦＥＴ２３ｅが遮断状態となり、インバータ２３ｃからの信号が直接出力されることになる。
【００４９】
その結果、ポート２１から出力される内部信号＃１（図５（Ｅ）参照）および内部信号＃２（図５（Ｆ））が、第１のレベルコンバータ２２および第２のレベルコンバータ２３で信号レベルが変換された後、ＰチャネルＭＯＳ−ＦＥＴ２４およびＮチャネルＭＯＳ−ＦＥＴ２５にそれぞれ供給される。
【００５０】
以上の動作により、リセット信号が“Ｈ”の状態になった場合には、ポート２１から出力される内部信号＃１および内部信号＃２に応じた信号が外部回路２６に出力されることになる。
【００５１】
以上に説明したように、本発明の実施の形態によれば、第１のレベルコンバータ２２および第２のレベルコンバータ２３の出力が安定するまでは、リセット信号により、その出力を強制的に所定の状態に保持するようにしたので、不定信号が外部回路２６に供給され、誤動作が発生することを防止することができる。
【００５２】
なお、以上の実施の形態では、ポート２１が１個のみである場合について説明したが、ポートが複数存在する場合であっても、本発明を適用可能であることはいうまでもない。そのような場合には、図６に示す制御回路を設けることにより対応可能である。
【００５３】
この実施の形態は、インバータ４０およびインバータ４１−１〜４１−ｎによって構成されている。ここで、インバータ４０は、入力されたリセット信号を反転して出力する。インバータ４１−１〜４１−ｎは、インバータ４０から出力された信号を更に反転して、ポート＃０〜＃ｎに供給する。なお、インバータ４０およびインバータ４１−１〜４１−ｎには全てＶｃｃ２が供給されている。
【００５４】
このような実施の形態によれば、半導体装置が複数のポートを有する場合であっても本発明を適用することが可能になり、その結果、前述のように、外部回路の誤動作を防止することが可能になる。
【００５５】
図７は、制御回路２７の更に他の構成例を示す図である。この図に示す例では、制御回路２７は、ＮＯＲ素子５０およびインバータ５１によって構成されており、ＮＯＲ素子５０にはリセット信号と、シングルチップモード信号とが入力されている。
【００５６】
ここで、シングルチップモードとは、内部回路２０が外部回路２６とは独立に動作するモードを指し、シングルチップモード信号とは、内部回路２０をシングルチップモードで動作させる場合には“Ｌ”の状態になる信号である。
【００５７】
この実施の形態では、シングルチップモード信号が“Ｌ”の状態である場合、即ち、内部回路２０がシングルチップモードで動作している場合にのみ、リセット信号がインバータ５１に伝送される。従って、シングルチップモードで動作している場合において、リセット信号がアクティブになると、外部回路２６が接続されている端子がハイインピーダンスの状態になる。
【００５８】
このような構成によれば、内部回路２０が独立的に動作するシングルチップモード時には、リセット信号がアクティブになると同時に、外部回路２６が接続されている端子がハイインピーダンス状態になるので、不定信号が出力されて外部回路２６が誤動作することを防止できる。
【００５９】
以上の実施の形態では、制御回路２７は、リセット信号に応じて第１のレベルコンバータ２２および第２のレベルコンバータ２３を制御するようにしたが、内部電源Ｖｃｃ１の状態に応じてこれらを制御することも可能である。
【００６０】
図８は、内部電源Ｖｃｃ１に応じて動作する制御回路の構成例を示す図である。この実施の形態は、内部電圧監視回路６０、インバータ６１、および、インバータ６２によって構成されている。
【００６１】
内部電圧監視回路６０は、Ｖｃｃ２を電源として動作し、Ｖｃｃ１が規定の電圧（閾値）に達した場合には、その出力信号を“Ｈ”の状態にし、それ以外の場合には“Ｌ”を出力する。
【００６２】
インバータ６１，６２は、Ｖｃｃ２を電源として動作し、内部電圧監視回路６０およびインバータ６１の出力をそれぞれ反転して出力する。
次に、以上の実施の形態の動作について説明する。
【００６３】
先ず、外部電源Ｖｃｃ２の供給が開始されると、内部電圧監視回路６０は内部電源Ｖｃｃ１の電圧の監視を開始する。このとき、内部電圧監視回路６０は出力信号を“Ｌ”の状態にする。そして、Ｖｃｃ１が所定の閾値を超えた場合には、出力信号を“Ｈ”の状態にする。
【００６４】
内部電圧監視回路６０の出力は、インバータ６１，６２でそれぞれ反転されて出力されるので、内部電圧監視回路６０の出力信号が“Ｌ”の状態である場合には、第１のレベルコンバータ２２の出力は“Ｈ”の状態になり、また、第２のレベルコンバータ２３の出力は“Ｌ”の状態になるので、外部回路２６が接続されている端子はハイインピーダンス状態になる。
【００６５】
Ｖｃｃ１が所定の閾値を超えた場合には、内部電圧監視回路６０の出力は“Ｈ”の状態になり、その結果、第１のレベルコンバータ２２のＰチャネルＭＯＳ−ＦＥＴ２２ｄおよび第２のレベルコンバータ２３のＮチャネルＭＯＳ−ＦＥＴ２３ｅはともに遮断状態になり、インバータ２２ｃおよびインバータ２３ｃの出力がそのまま出力されることになる。その結果、外部回路２６にはポート２１から出力された信号が供給されることになる。
【００６６】
このように、外部電源Ｖｃｃ２で動作する内部電圧監視回路６０を設け、内部電源Ｖｃｃ１が規定の電圧に達するまでの間、第１のレベルコンバータ２２および第２のレベルコンバータ２３を制御するようにしたので、不定出力が外部回路２６に供給され、誤動作することを防止することが可能になる。
【００６７】
図９は、図７に示す実施の形態と、図８に示す実施の形態とを統合した実施の形態である。この実施の形態は、内部電圧監視回路７０、インバータ７１、インバータ７２〜７５、ＮＯＲ素子７６，７７によって構成されている。なお、図中に示す回路および素子には全て外部電源Ｖｃｃ２が供給されている。
【００６８】
内部電圧監視回路７０は、図８に示す内部電圧監視回路６０と同様の回路構成となっており、同様の動作を行う。
インバータ７１は、内部電圧監視回路７０の出力信号を反転して、ＮＯＲ素子７７に供給する。
【００６９】
インバータ７２は、シングルチップモード信号を反転してインバータ７３に供給する。インバータ７３は、インバータ７２の出力信号を反転してＮＯＲ素子７６に供給する。
【００７０】
インバータ７４は、リセット信号を反転してインバータ７５に供給する。インバータ７５は、インバータ７４の出力信号を反転してＮＯＲ素子７６に供給する。
【００７１】
ＮＯＲ素子７６は、インバータ７３とインバータ７５の出力の反転論理和を演算して出力する。
ＮＯＲ素子７７は、インバータ７１とＮＯＲ素子７６の出力の反転論理和を演算して出力する。
【００７２】
次に、以上の実施の形態の動作について説明する。
電源が投入され、電源電圧Ｖｃｃ２の供給が開始されると、内部電圧監視回路７０は、Ｖｃｃ１が規定の電圧に達したか否かを判定し、規定の電圧に達した場合にはその出力を“Ｈ”の状態にし、それ以外の場合には出力を“Ｌ”の状態にする。その結果、インバータ７１の出力は、Ｖｃｃ１が規定の電圧を越えた場合には“Ｌ”に、それ以外の場合には“Ｈ”になる。
【００７３】
ＮＯＲ素子７６の出力は、シングルチップモードがアクティブである場合（“Ｌ”である場合）であって、リセット信号がアクティブである場合（“Ｌ”である場合）には、“Ｈ”の状態になり、それ以外の場合には“Ｌ”の状態になる。
【００７４】
従って、ＮＯＲ素子７７の出力は、Ｖｃｃ１が規定の電圧に達し、かつ、シングルチップモード信号、または、リセット信号がインアクティブの場合には“Ｈ”の状態になり、それ以外の場合には“Ｌ”の状態になる。
【００７５】
換言すると、内部電源Ｖｃｃ１が規定の電圧に達するまでは第１のレベルコンバータ２２および第２のレベルコンバータ２３は強制的に初期化され、Ｖｃｃ１が安定した後は、シングルチップモードであり、かつ、リセット信号がアクティブになった場合にのみ第１のレベルコンバータ２２および第２のレベルコンバータ２３が初期化されることになる。
【００７６】
以上の実施の形態によれば、内部電源Ｖｃｃ１が安定するまでは、外部回路２６が接続された端子の状態を強制的に所定の状態（ハイインピーダンス状態）に保持し、内部電源Ｖｃｃ１が安定した後は、シングルチップモードにおいてリセット信号がアクティブにされた場合にのみ前述の端子の状態を強制的に所定の状態に保持することが可能になる。
【００７７】
図１０は、内部電源Ｖｃｃ１が安定するまでは外部からのリセット信号によるリセットを受け付け、内部電源Ｖｃｃ１が安定した後は、内部リセット信号によるリセットのみを受け付ける実施の形態である。
【００７８】
この図に示す実施の形態は、内部電圧監視回路８０、インバータ８１，８２、インバータ８３，８４、レベルコンバータ８５、ＡＮＤ素子８６，８７、ＮＯＲ素子８８、および、インバータ８９によって構成されている。
【００７９】
内部電圧監視回路８０は、外部電源Ｖｃｃ２を電源とし、内部電源Ｖｃｃ１が規定の電圧に達したか否かを監視し、規定の電圧に達した場合には“Ｈ”を出力し、それ以外の場合には“Ｌ”を出力する。
【００８０】
インバータ８１は、内部電圧監視回路８０の出力信号を反転してインバータ８２およびＡＮＤ素子８６に供給する。
インバータ８２は、インバータ８１の出力信号を反転してＡＮＤ素子８７に供給する。
【００８１】
インバータ８３は、リセット信号を反転してインバータ８４に供給する。インバータ８４は、インバータ８３の出力信号を反転してＡＮＤ素子８６に供給する。
【００８２】
レベルコンバータ８５は、内部電源Ｖｃｃ１レベルの内部リセット信号を、外部電源Ｖｃｃ２レベルの信号に変換し、ＡＮＤ素子８７に供給する。
ＡＮＤ素子８６は、インバータ８１の出力と、インバータ８４の出力との論理積を演算し、演算結果をＮＯＲ素子８８に供給する。
【００８３】
ＡＮＤ素子８７は、インバータ８２の出力と、レベルコンバータ８５の出力との論理積を演算し、演算結果をＮＯＲ素子８８に供給する。
ＮＯＲ素子８８は、ＡＮＤ素子８６の出力と、ＡＮＤ素子８７の出力との論理積を演算し、演算結果をインバータ８９に供給する。
【００８４】
インバータ８９は、ＮＯＲ素子８８の出力信号を反転し、第１のレベルコンバータ２２および第２のレベルコンバータ２３に供給する。
次に、以上の実施の形態の動作について説明する。
【００８５】
電源が投入され、外部電源Ｖｃｃ２の供給が開始されると、内部電圧監視回路８０は、内部電源Ｖｃｃ１が規定の電圧に達したか否かを監視し、規定の電圧に達していない場合には“Ｌ”を、また、規定の電圧に達した場合には“Ｈ”を出力する。
【００８６】
仮に、内部電源Ｖｃｃ１が規定の電圧にまだ達していないとすると、インバータ８１の出力は“Ｈ”であり、また、インバータ８２の出力は“Ｌ”であるので、ＡＮＤ素子８７の出力はレベルコンバータ８５の出力の如何によらず“Ｌ”であり、ＡＮＤ素子８６の出力はリセット信号がアクティブである場合には“Ｌ”であり、それ以外の場合には“Ｈ”となる。ＮＯＲ素子８８およびインバータ８９は、全体としてＯＲ素子を構成しているので、内部リセット信号の状態には関係なく、インバータ８９からは、リセット信号が“Ｌ”の場合には“Ｌ”が出力され、それ以外の場合には“Ｈ”が出力される。
【００８７】
換言すると、内部電源Ｖｃｃ１が規定の電圧に達していない場合には、内部リセット信号に関係なく、リセット信号がアクティブになった場合には、第１のレベルコンバータ２２および第２のレベルコンバータ２３には“Ｌ”が入力され、それらの出力が強制的に所定の状態にされる。
【００８８】
次に、内部電源Ｖｃｃ１が規定の電圧に達したとすると、内部電圧監視回路８０の出力は“Ｈ”の状態になるので、インバータ８１の出力は“Ｌ”に、また、インバータ８２の出力は“Ｈ”の状態になる。
【００８９】
インバータ８１の出力が“Ｌ”の状態になると、ＡＮＤ素子８６の出力はリセット信号に関係なく常に“Ｌ”の状態になる。
一方、インバータ８２の出力は“Ｈ”の状態になるので、ＡＮＤ素子８７の出力はレベルコンバータ８５の出力が“Ｈ”の場合には“Ｈ”の状態になり、レベルコンバータ８５の出力が“Ｌ”の場合には“Ｌ”の状態になる。
【００９０】
従って、内部電源Ｖｃｃ１が規定の電圧に達した場合には、リセット信号は無視され、内部リセット信号によってのみ第１のレベルコンバータ２２および第２のレベルコンバータ２３の出力を所定の状態に初期化することができる。
【００９１】
以上をまとめると、図１０に示す実施の形態では、内部電源Ｖｃｃ１が規定の電圧に達しない場合（電源投入直後）には、外部からのリセット信号によって半導体装置をリセットすることができる。また、内部電源Ｖｃｃ１が規定の電圧に達した場合には、内部リセット信号によってのみ半導体装置をリセットすることが可能になる。
【００９２】
なお、以上の実施の形態では、リセット信号が入力された場合等には、半導体装置の出力端子をハイインピーダンス状態にするようにしたが、例えば、“Ｈ”の状態、または、“Ｌ”の状態にすることも可能である。
【００９３】
図１１は、リセット信号がアクティブにされた場合にはその出力が“Ｈ”となる実施の形態の一例を示す図である。
この図の例では、図２の場合に比較して、第１のレベルコンバータ２２が第２のレベルコンバータ９０に置換されている。それ以外の構成は、図２の場合と同様である。なお、図１１において、図２の場合と対応する部分には同一の符号を付してあるのでその説明は省略する。
【００９４】
この実施の形態では、リセット信号がアクティブの状態（“Ｌ”の状態）になると、第２のレベルコンバータ９０および第２のレベルコンバータ２３の出力はともに“Ｌ”の状態になるので、ＰチャネルＭＯＳ−ＦＥＴ２４は導通状態に、また、ＮチャネルＭＯＳ−ＦＥＴ２５は遮断状態になる。従って、外部回路２６が接続されている端子の出力は“Ｈ”の状態になる。
【００９５】
以上の実施の形態によれば、リセット信号がアクティブになった場合には、半導体装置の出力を“Ｈ”の状態に強制的に設定することが可能になる。
図１２は、リセット信号がアクティブにされた場合にはその出力が“Ｌ”となる実施の形態の一例を示す図である。
【００９６】
この図の例では、図２の場合に比較して、第２のレベルコンバータ２３が第１のレベルコンバータ１００に置換されている。それ以外の構成は、図２の場合と同様である。なお、図１２において、図２の場合と対応する部分には同一の符号を付してあるのでその説明は省略する。
【００９７】
この実施の形態では、リセット信号がアクティブの状態（“Ｌ”の状態）になると、第１のレベルコンバータ２２および第１のレベルコンバータ１００の出力はともに“Ｈ”の状態になるので、ＰチャネルＭＯＳ−ＦＥＴ２４は遮断状態に、また、ＮチャネルＭＯＳ−ＦＥＴ２５は導通状態になる。従って、外部回路２６が接続されている端子の出力は“Ｌ”の状態になる。
【００９８】
以上の実施の形態によれば、リセット信号がアクティブになった場合には、半導体装置の出力を“Ｌ”の状態に強制的に設定することが可能になる。
なお、以上の実施の形態では、図１に示す出力回路１０ｃがレベルコンバータである場合について説明したが、本発明はこのような場合にのみ限定されるものではないことはいうまでもない。
【００９９】
また、以上の実施の形態では、内部電源がＶｃｃ１の１種類である場合のみについて説明したが、内部電源が複数存在する場合であっても本発明を適用可能であることはいうまでもない。
【０１００】
更に、以上の実施の形態では、半導体装置には外部電源Ｖｃｃ２のみが供給され、半導体装置が内部電源Ｖｃｃ１を外部電源Ｖｃｃ２をもとに生成するようにしたが、内部電源Ｖｃｃ１も外部から供給されるようにしてもよいことはいうまでもない。
【０１０１】
（付記１）  外部電源と、それとは電圧が異なる内部電源とにより動作する半導体装置において、
前記内部電源により動作し、所定の処理を実行する処理回路と、
前記処理回路の処理結果を出力する出力回路と、
前記外部電源により動作し、前記外部電源の供給が開始された後の所定の期間、前記出力回路の出力状態が所定の状態になるように制御する制御回路と、
前記制御回路に対して前記外部電源を供給する供給回路と、
を有することを特徴とする半導体装置。
【０１０２】
（付記２）  前記外部電源から前記内部電源を生成する内部電源生成回路を更に有することを特徴とする付記１記載の半導体装置。
（付記３）  前記出力回路はレベルコンバータであり、前記処理回路から出力された前記内部電源レベルの信号を、前記外部電源レベルの信号に変換することを特徴とする付記１記載の半導体装置。
【０１０３】
（付記４）  前記制御回路は、前記出力回路の出力を強制的に“Ｈ”の状態にすることを特徴とする付記１記載の半導体装置。
（付記５）  前記制御回路は、前記出力回路の出力を強制的に“Ｌ”の状態にすることを特徴とする付記１記載の半導体装置。
【０１０４】
（付記６）  前記制御回路は、前記出力回路の出力を強制的にハイインピーダンスの状態にすることを特徴とする付記１記載の半導体装置。
（付記７）  前記制御回路は、前記外部電源によって生成されるリセット信号に応じて前記出力回路を制御することを特徴とする付記１記載の半導体装置。
【０１０５】
（付記８）  前記制御回路は、前記処理回路が所定の動作モードである場合にのみ、前記リセット信号に応じて前記出力回路を制御することを特徴とする付記７記載の半導体装置。
【０１０６】
（付記９）  前記制御回路は、前記内部電源の供給が一旦安定した後は、前記リセット信号を無視することを特徴とする付記７記載の半導体装置。
（付記１０）  前記制御回路は、前記内部電源の供給が一旦安定した後であっても、内部のリセット信号が供給された場合には、前記出力回路の出力状態を制御することを特徴とする付記９記載の半導体装置。
【０１０７】
（付記１１）  前記制御回路は、前記内部電源が規定の電圧に達するまでの期間、前記出力回路を制御することを特徴とする付記１記載の半導体装置。
（付記１２）  前記制御回路は、前記処理回路が所定の動作モードである場合にのみ前記出力回路を制御することを特徴とする付記１記載の半導体装置。
【０１０８】
（付記１３）  前記内部電源が規定の電圧に達していない場合は前記出力回路を無条件に制御し、前記内部電源が規定の電圧に達した場合には、前記処理回路が所定の動作モードであって、前記外部電源によって生成されるリセット信号が入力された場合に限って前記出力回路の出力状態を制御することを特徴とする付記１記載の半導体装置。
【０１０９】
【発明の効果】
以上説明したように本発明では、電源が投入された場合に、不定信号が出力され、外部回路が誤動作することを防止することができる。
【図面の簡単な説明】
【図１】本発明の動作原理を説明する原理図である。
【図２】本発明の実施の形態の構成例を示す図である。
【図３】図２に示す第１のレベルコンバータの詳細な構成例を示す図である。
【図４】図２に示す第２のレベルコンバータの詳細な構成例を示す図である。
【図５】図２に示す実施の形態の動作を説明するためのタイミングチャートである。
【図６】図２に示す制御回路の詳細な構成例を示す図である。
【図７】図２に示す制御回路の詳細な構成例を示す図である。
【図８】図２に示す制御回路の詳細な構成例を示す図である。
【図９】本発明の他の実施の形態の構成例を示す図である。
【図１０】本発明の他の実施の形態の構成例を示す図である。
【図１１】本発明の他の実施の形態の構成例を示す図である。
【図１２】本発明の他の実施の形態の構成例を示す図である。
【図１３】従来の半導体装置の構成例を示す図である。
【図１４】図１３に示す従来の半導体装置の動作を説明するためのタイミングチャートである。
【符号の説明】
１０  半導体装置
１０ａ  内部電源生成回路
１０ｂ  処理回路
１０ｃ  出力回路
１０ｄ  制御回路
１０ｅ  供給回路
２０  内部回路
２１  ポート
２２  第１のレベルコンバータ
２２ａ  インバータ
２２ｂ  レベル変換回路
２２ｃ  インバータ
２２ｄ  ＰチャネルＭＯＳ−ＦＥＴ
２３  第２のレベルコンバータ
２３ａ  インバータ
２３ｂ  レベル変換回路
２３ｃ  インバータ
２３ｄ  インバータ
２３ｅ  ＮチャネルＭＯＳ−ＦＥＴ
２４  ＰチャネルＭＯＳ−ＦＥＴ
２５  ＮチャネルＭＯＳ−ＦＥＴ
２６  外部回路
２７  制御回路
４０  インバータ
４０−１〜４０−ｎ  インバータ
５０  ＮＯＲ素子
５１  インバータ
６０，７０，８０  内部電圧監視回路
６１，６２  インバータ
７１〜７５  インバータ
７６，７７  ＮＯＲ素子
８１〜８４  インバータ
８６，８７  ＡＮＤ素子
８８  ＮＯＲ素子
８９  インバータ
９０  第２のレベルコンバータ
１００  第１のレベルコンバータ
【図１】
0004187430.tif 000002
【図２】
0004187430.tif 000003
【図３】
0004187430.tif 000004
【図４】
0004187430.tif 000005
【図５】
0004187430.tif 000006
【図６】
0004187430.tif 000007
【図７】
0004187430.tif 000008
【図８】
0004187430.tif 000009
【図９】
0004187430.tif 000010
【図１０】
0004187430.tif 000011
【図１１】
0004187430.tif 000012
【図１２】
0004187430.tif 000013
【図１３】
0004187430.tif 000014
【図１４】
0004187430.tif 000015