(57)【特許請求の範囲】
【請求項１】
遊技の進行状態を制御するための主制御部と、前記主制御部からの制御信号に基づき遊技に関わる所定の駆動系を制御する副制御部とを具備し、主制御部には、複数ビット構成の制御信号をパラレル伝送するための第１の信号伝送路と、この制御信号の読込み時期を表すストローブ信号を伝送するための第２の信号伝送路とが設けられ、各信号伝送路の信号をそれぞれ個別の信号出力部を介して副制御部に出力するようにした遊技機において、
前記主制御部は、前記第１の信号伝送路によるパラレル伝送の容量を超える制御信号を副制御部に出力するとき、この制御信号を前記パラレル伝送の容量毎に分割して、分割された制御信号を順に出力し、
前記第２の信号伝送路は複数の伝送ラインにより構成され、これらの伝送ラインの１つが前記パラレル伝送の容量に応じた制御信号の読込み時期を表すストローブ信号の伝送ラインに、残りの伝送ラインが前記分割されて出力される制御信号の読込み時期を表すストローブ信号の伝送ラインに、それぞれ設定されるとともに、後者の伝送ラインは前記制御信号の分割数分設けられており、
前記主制御部は、第２の信号伝送路の各伝送ラインのストローブ信号のうち、出力対象の制御信号に対応する一のストローブ信号のみが前記制御信号の出力に合わせて所定時間オン状態になるようにして、各ストローブ信号をパラレル出力するとともに、前記パラレル伝送の容量を超える制御信号を分割して出力するときは、分割された信号を出力する毎に前記オン状態に設定するストローブ信号を変更し、
前記副制御部は、主制御部からパラレル出力されたストローブ信号のいずれかがオン状態になるのに応じて前記制御信号を読み込んで、その信号の表す内容を認識するとともに、前記パラレル伝送の容量を超える制御信号に対応する各ストローブ信号が順にオン状態になるのに応じて読み込んだ各制御信号を、一連の制御信号として認識する、
ことを特徴とする遊技機。
【請求項２】
前記制御信号のパラレル伝送の容量は８ビットであり。前記主制御部は、副制御部に所定の処理に使用する数値情報を認識させるための制御信号として、１６ビットの制御信号を生成して成る請求項１に記載された遊技機。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、遊技の進行状態を制御するための主制御部と、この主制御部からの制御信号に基づき遊技に関わる所定の駆動系を制御する副制御部とを具備する遊技機に関連する。
【０００２】
【従来の技術】
近年、パチンコ機，スロットマシンなどの遊技機には、一連の遊技を統括して制御する主制御部と、シンボル表示部，効果音の出力部などの駆動系を直接制御するための副制御部とが設けられており、主制御部からの制御信号に応じて、副制御部がその管轄の駆動系に対する詳細な制御を行うようにしている。
【０００３】
たとえばパチンコ機では、盤面中央のシンボル表示部に対する副制御部が設けられており、主制御部から副制御部にシンボルの変動表示や停止表示にかかるコマンドや設定データを示す制御信号を送信している。またこのシンボルの変動表示は、始動入賞口にパチンコ玉が入ったことに応じて行われるので、シンボルの変動表示中に新たなパチンコ玉が始動入賞口に入ったときには、その入賞によるシンボルの変動表示を待機させるために、主制御部から副制御部に、待機状態にある入賞玉（一般に「保留玉」と呼ばれる。）の数を示す制御信号を送信するようにしている。
副制御部は、これら主制御部からの制御信号に基づき、シンボルを変動表示させて大当たりを成立させるかどうかを演出する特別ゲームを保留玉数に応じた回数だけ繰り返すとともに、シンボル表示部の近傍に設けられた保留玉数ランプの点灯動作を制御して、遊技者に現在の保留玉数を報知するようにしている。
【０００４】
従来の遊技機では、主制御部から副制御部に、８ビット構成の制御信号を送信するとともに、１ビット構成のストローブ信号を送信して、前記制御信号を読み込むタイミングを副制御部に知らせるようにしている。
【０００６】
【発明が解決しようとする課題】
上記したように、主制御部から副制御部に送信される現行の制御信号は８ビット構成であるため、送信できるデータの種類は２５６種類までに限定されてしまう。これに対し、近年の遊技機では、シンボル表示の多様化や複雑化に伴い、この容量を超える制御信号を送信できるような仕様が求められている。
【０００７】
たとえばパチンコ機では、現行の保留玉数は４個を上限とするが、シンボルの変動表示による演出の態様の複雑化に伴い、多数の保留玉を受け入れられるようなパチンコ機も考えられている。しかしながら２５６個以上の保留玉を示す制御信号を送信できるようにするには、各制御部のＣＰＵを性能の高いものに変更したり、データバスの伝送容量を上げるなどのハードウェア構成の変更が必要となり、コストアップを招くという問題がある。
【００１０】
この発明は上記問題点に着目してなされたもので、ハードウェア構成を大幅に変更する必要なしに、主制御部から副制御部に従来よりも容量の大きなデータを送信できるようにすることにより、機能の向上した遊技機を簡単かつ低コストで提供することを目的とする。
【００１２】
【課題を解決するための手段】
この発明にかかる遊技機は、遊技の進行状態を制御するための主制御部と、前記主制御部からの制御信号に基づき遊技に関わる所定の駆動系を制御する副制御部とを具備するもので、主制御部には、複数ビット構成の制御信号をパラレル伝送するための第１の信号伝送路と、この制御信号の読込み時期を表すストローブ信号を伝送するための第２の信号伝送路とが設けられ、各信号伝送路の信号をそれぞれ個別の信号出力部を介して副制御部に出力するようにしている。
【００１３】
前記主制御部は、前記第１の信号伝送路によるパラレル伝送の容量を超える制御信号を副制御部に送信するとき、この制御信号を前記パラレル伝送の容量毎に分割して、分割された制御信号を順に出力する。また前記第２の信号伝送路は複数の伝送ラインにより構成され、これらの伝送ラインの１つが前記パラレル伝送の容量に応じた制御信号の読込み時期を表すストローブ信号の伝送ラインに、残りの伝送ラインが前記分割されて送信される制御信号の読込み時期を表すストローブ信号の伝送ラインに、それぞれ設定されるとともに、後者の伝送ラインは前記制御信号の分割数分設けられる。
前記主制御部は、第２の信号伝送ラインの各伝送ラインのストローブ信号のうち、出力対象の制御信号に対応する一のストローブ信号のみが前記制御信号の出力に合わせて所定時間オン状態になるようにして、各ストローブ信号をパラレル出力するとともに、前記パラレル伝送の容量を超える制御信号を分割して送信するときは、分割された信号を送信する毎に前記オン状態に設定するストローブ信号を変更する。
【００１４】
前記副制御部は、主制御部からパラレル送信されたストローブ信号のいずれかがオン状態になるのに応じて前記制御信号を読み込んで、その信号の表す内容を認識するとともに、前記パラレル伝送の容量を超える制御信号に対応する各ストローブ信号が順にオン状態になるのに応じて読み込んだ各制御信号を、一連の制御信号として認識する。
【００１５】
上記構成の遊技機では、主制御部は、副制御部にパラレル伝送の容量を超える制御信号を送信する必要が生じたとき、この制御信号をパラレル伝送の容量毎に分割し、通常の制御信号と同様の伝送経路を介して順に送信する一方、これらの制御信号が一連のものであることを副制御部に認識させるために、各制御信号に対応する複数のストローブ信号を、制御信号の毎時の出力タイミングに合わせて１つずつ順に、所定時間オン状態になるよう設定する。副制御部は、これらのストローブ信号が順にオン状態になるのに応じて読み込んだ各制御信号を一連の制御信号として認識するので、主制御部からの指示に応じた処理を行うことができる。
【００１６】
このように、この発明では、ストローブ信号の伝送ラインを増やすことによって、各制御部やデータバスの基本構成を変更することなく、従来の送信容量を大幅に上回る容量のデータを送信できるようになり、機能の向上した遊技機を簡単かつ低コストで提供することが可能となる。
【００１７】
上記遊技機の好ましい態様では、前記制御信号のパラレル伝送の容量は８ビットであり、主制御部は、副制御部に所定の処理に使用する数値情報を認識させるための制御信号として、１６ビットの制御信号を生成する。すなわち主制御部は、前記数値情報を認識させるための制御信号を上位８ビットの信号と下位８ビットの信号とに分割して副制御部に順に送信するとともに、これらの制御信号に対応する２つの伝送ラインのストローブ信号を、制御信号の毎時の出力タイミングに合わせて１つずつ順に、所定時間オン状態に設定することにより、６５５３５までの数値を送信することが可能となる。
なお前記「所定の処理に使用する数値情報」としては、たとえば前記したパチンコ遊技機において、シンボル変動表示の実行回数を設定するための保留玉数をあげることができる。
【００２２】
【発明の実施の形態】
図１は、この発明が適用されたパチンコ機の外観を示す。
このパチンコ遊技機１の機体前面には、入賞口３，役物４，障害釘（図示せず）などが多数配備された遊技盤２が形成される。またこの遊技盤２の中央位置にはシンボル表示部５が設けられ、さらにその下方には、始動入賞口６やパチンコ玉のアウト口７などが設けられる。また遊技盤２の下方には、パチンコ玉の投入皿８や受け皿９，玉発射用の操作ハンドル１０，玉払出口１１などが設けられる。
【００２３】
前記シンボル表示部５は、シンボルの変動表示による特別ゲームを実行するためのもので、パチンコ玉が始動入賞口６に入ったことに応じて数字や図柄の変動表示を開始するメイン表示器５１のほか、パチンコ玉が前記役物４に入ったことに応じて各種数字の変動表示を開始するサブ表示器５２，前記メイン表示器５１の作動回数に相当する保留玉数を表示するための保留玉数表示器５３などが設けられる。
【００２４】
図２は、前記パチンコ機１の制御系の構成を示す。
この実施例のパチンコ機１は、遊技に関わる一連の制御を行うための主制御部２０のほかに、前記シンボル表示部５のメイン表示器５１，サブ表示器５２，保留玉数表示器５３の表示動作を制御するための副制御部３０を具備する。これらの制御部２０，３０は個別の基板に搭載されており、主制御部２０から副制御部３０への一方通行の信号送信が行われるように設定される。
【００２５】
前記主制御部２０，副制御部３０は、それぞれＣＰＵ２１，３１とＲＯＭ，ＲＡＭを含むメモリ２２，３２とを主体とする。（以下、主制御部２０のＣＰＵ２１を「メインＣＰＵ２１」、副制御部３０のＣＰＵ３１を「サブＣＰＵ３１」と呼んで区別する。）前記メインＣＰＵ２１には、８ビット構成のデータバス２３が接続されており、さらにこのデータバス２３は、具体的な処理を指示するコマンドや設定データなどを示す信号（以下、「制御信号」と総称する。）を送信するための伝送経路２３ａ，これら制御信号の読込み時期を示すストローブ信号を送信するための伝送経路２３ｂ，および外部の検査装置（図示せず。）への接続用のコネクタ１５に対する伝送経路２３ｃなどに分岐され、各伝送経路２３ａ，２３ｂ，２３ｃ毎に出力ポート２４ａ，２４ｂ，２４ｃが設けられる。
【００２６】
さらに主制御部２０には、前記制御信号，ストローブ信号について、それぞれ出力ポート２４ａ，２４ｂから送出された制御信号を所定期間遅延させてから副制御部３０に出力するためのバッファ回路２５ａ，２５ｂ（図中、「出力バッファ」と示す。）が組み込まれる。
【００２７】
一方、副制御部３０では、サブＣＰＵ３１に、制御信号，ストローブ信号に対する入力ポートを内蔵させ、その前段に制御信号，ストローブ信号の各信号に対応するバッファ回路３３ａ，３３ｂ（図中、「入力バッファ」と示す。）が設けられる。
【００２８】
なお、ここでは図示しないが、主制御部２０には、実際の入賞口（図１の３，４，６など）に設けられたパチンコ玉センサ（図示せず。）からの入賞玉信号（パチンコ玉が入賞口に入ったことを検知した信号）を受けるための入力ポートなどが組み込まれる。また副制御部３０には、前記シンボル表示部５に対する制御信号用の出力ポートなどが設けられる。
さらに前記コネクタ１５には、入賞玉信号を入力するための入力端子や、この入力信号に応じて主制御部２０から出力された遊技の進行状態を示す信号などを検査装置に出力するための出力端子が設けられる。
【００２９】
上記構成において、主制御部２０のメモリ２２には、遊技の一連の流れを設定するための制御用プログラムが格納されており、メインＣＰＵ２１は、このプログラムに基づく処理を行いつつ、入賞玉信号の入力などに応じてシンボルの変動表示の開始または終了を指示する制御信号，シンボルの停止表示時に成立させる表示態様を示す制御信号（入賞の有無や入賞の種類など），メイン表示器５１やサブ表示器５２にシンボルの変動表示回数を設定したり、保留玉数表示器５３の表示を制御するのに必要な保留玉数を示す制御信号などを副制御部３０に出力する。
【００３０】
一方、副制御部３０のメモリ３２には、各表示器５１，５２，５３を具体的に制御するためのプログラムが格納されている。サブＣＰＵ３１は、この制御プログラムに基づき、各表示器５１，５２，５３を主制御部２０からの制御信号に応じた処理を実行するように制御して、前記主制御部２０が目的とする遊技を進行させる。
【００３１】
なお、メイン表示器５１やサブ表示器５２での変動表示の態様や変動表示の後に停止表示させるシンボルの種類は、主制御部２０が入賞玉信号の入力に応じて実行する抽選によって決められる。
【００３２】
上記構成において、ストローブ信号の伝送経路２３ｂには３本の伝送ラインが設けられている。これらの伝送ラインの電位は、いずれも通常時はハイレベルになるように設定されており、この電位を反転させてローレベルにすることによって、制御信号の読込み時期であることを示すオン状態を設定するようにしている。一方、制御信号用の伝送経路２３ａには、データバスからの８ビットの伝送ラインがそのまま中継される。
なお、前記ストローブ信号については、通常時にローレベルとし、ハイレベルのときにオン状態となるようにしてもよい。
【００３３】
メインＣＰＵ２１は、サブＣＰＵ３１に制御信号を送信する際には、制御信号用の出力ポート２４ａを介して８ビット構成の制御信号をセットし、さらにストローブ信号用の出力ポート２４ｂを介して所定の伝送ラインに対応するストローブ信号をオン状態にした３ビットの信号をパラレル送信するようにしている。前記主制御部２０の出力バッファ２５ａ，２５ｂや副制御部３０の入力バッファ３３ａ，３３ｂは、両制御部間がハーネス接続されるためにそれに応じて送信信号の波形整形を行うためのもので、サブＣＰＵ３１は、ストローブ信号がオフ状態からオン状態になるのに応じて制御信号を取り込み、この制御信号の示す８ビットのデータの内容を認識して、その認識内容に応じた処理を実行する。
【００３４】
さらにこの実施例では、メイン表示器５１のシンボル表示に対する保留玉数の制限を大幅に緩和できるように、保留玉数を示すデータを１６ビット構成として、このデータを上位８ビットのデータと下位８ビットのデータとに分割して示すようにしている。また前記ストローブ信号用の３本の伝送ラインのうちの２本は、前記保留玉数を示すデータに割り当てられ、残りの１本が通常の８ビット構成のデータ（シンボル表示に関するデータやコマンド、サブ表示器５２のシンボル表示に対する保留玉など）に割り当てられる。
【００３５】
図３は、前記メインＣＰＵ２１からサブＣＰＵ３１への信号送信の具体的な方法を示す。
図中の４段目は、前記制御信号として、メインＣＰＵ２１からサブＣＰＵ３１にパラレル伝送されるデータの内容を示すもので、Ｄ１は保留玉の上位８ビットのデータを、Ｄ２は保留玉の下位８ビットのデータを、Ｄ３は通常の制御信号としての８ビット構成のデータを、それぞれ示す。またＳＴＢ１，ＳＴＢ２，ＳＴＢ３は、それぞれ前記データＤ１，Ｄ２，Ｄ３に対応するストローブ信号であって、前記した３本の伝送ラインを介してサブＣＰＵ３１にパラレル送信される。
【００３６】
この実施例のメインＣＰＵ２１は、サブＣＰＵ３１に保留玉数を送信する際には、まずストローブ信号ＳＴＢ１をオンにして上位８ビットのデータＤ１を示す制御信号を送信した後、ストローブ信号ＳＴＢ２をオンにして下位８ビットのデータＤ２を示す制御信号を送信するようにしている。一方、シンボル表示に関わるデータやコマンド、サブ表示器５２に対する保留玉数などの８ビット構成のデータＤ３を送信する際には、ストローブ信号ＳＴＢ３をオンにしてデータＤ３を示す制御信号を送信する。
【００３７】
図４は、上記信号送信に対するサブＣＰＵ３１の処理の手順を示す。なお、この図４および以下の説明では、各処理のステップを「ＳＴ」として示す。
いま、３つのストローブ信号のうち第３のストローブ信号ＳＴＢ３がオンになると、図４のＳＴ１が「ＹＥＳ」となってＳＴ７に進み、サブＣＰＵ３１は、ストローブ信号ＳＴＢ３に対応づけて送信された制御信号を取り込んで、その信号の内容をデータＤ３として認識する。
【００３８】
またメインＣＰＵ２１がメイン表示器５１のシンボルの変動表示に対する保留玉数を更新した場合には、前記したように上位８ビットのデータＤ１と下位８ビットのデータＤ２とを、それぞれストローブ信号ＳＴＢ１，ＳＴＢ２に対応づけた制御信号として順に送信する。したがってこの場合は、まず１番目のストローブ信号ＳＴＢ１がオン状態となるので、ＳＴ２が「ＹＥＳ」となってＳＴ３に進み、このときの制御信号の示すデータを上位データＤ１として認識してメモリ３２の作業領域内に保持する。ついで２番目のストローブ信号ＳＴＢ２がオン状態となると、ＳＴ４が「ＹＥＳ」となってＳＴ５に進み、このときの制御信号の示す信号を下位データＤ２として認識する。さらにつぎのＳＴ６では、前記上位データＤ１と下位データＤ２とを、保留玉数を示す一連のデータとして認識して、メモリ内の保留玉数の格納エリアに保存するとともに、その認識結果に応じて、前記保留玉数表示器の表示を更新する。
【００３９】
上記図３，４に示した信号処理によれば、通常の制御信号用のストローブ信号のほかに、保留玉数用の制御信号に対応するストローブ信号の伝送ラインを２本設定するだけで、送信可能な保留玉数の容量を８ビットから１６ビットに増やすことができる。また通常の８ビット構成の制御信号と保留玉数を示す制御信号とに異なるストローブ信号を割り当てるので、サブＣＰＵ３１は、各種制御信号を簡単かつ正確に認識することができる。
よってメインＣＰＵ２１やサブＣＰＵ３１を性能の高いものに変更したり、データバスを１６ビット対応のものに変更するような大がかりなハードウェアの変更を行うことなく、多数の保留玉を受け付ける機能を持つパチンコ機を簡単かつ低コストで提供することができる。
【００４０】
なお、上記の実施例では、メイン表示器５１の変動表示に対する保留玉数についてのみデータ容量を増やしたが、これに限らず、サブ表示器５２の変動表示に対する保留玉数についても、同様の方法でデータ容量を増やすことができる。またシンボルの変動表示の態様など、保留玉数以外のデータについても、同様の信号送信方法を適用することができる。
【００４１】
ところで、外部の検査装置に接続するための従来のコネクタには、前記したように、保留玉数用の出力端子は４個のみしか設けられていない。このため上記実施例のように保留玉数を示すデータの容量が大幅に増加すると、検査用の信号の構成やコネクタ側の出力端子の数も変更しなければならない、という問題が生じる。
【００４２】
この実施例のパチンコ機１では、つぎの図５に示す方法によって、前記コネクタ１５として、従来と同様のコネクタを使用したまま、前記容量の増えた保留玉数を示す信号を出力するようにしている。
【００４３】
図５において、Ｅ０〜Ｅ３は、前記保留玉数用の４個の出力端子から出力される信号である。メインＣＰＵ２１は、始動入賞口６への入賞球信号を受けたとき、サブＣＰＵ３１に出力するのと同様の構成の上位データＤ１および下位データＤ２を、それぞれ前記信号Ｅ１，Ｅ３の出力端子を介してシリアルに出力する。また残りの信号Ｅ０，Ｅ２については、前記データＤ１，Ｄ２のシリアル出力が行われる間、論理反転させて、前記データＤ１，Ｄ２の読込み時期を示すリード信号として機能させている。
検査装置は、一般に、パーソナルコンピュータなどの高性能のＣＰＵを備えた装置により構成されるので、出力されるデータＤ１，Ｄ２を一連の１６ビットのデータとして統合し、その内容を認識することができる。
【００４４】
なお上記図５の例では、前記信号Ｅ１，Ｅ３が８ビット構成のデータを示すことを明らかにするために、各ビットを同じ論理にして示しているが、実際のデータでは、各ビットの論理の組合せは、保留玉数に応じて任意に設定される。また図５の例では、信号Ｅ０を上位データＤ１用のリード信号として、信号Ｅ２を下位データＤ２用のリード信号としてそれぞれ使用しているが、これに限らず、いずれか一方の信号を各データＤ１，Ｄ２に共通のリード信号として使用することもできる。（この場合、残りの信号は、他の信号の伝送用に使用してもよい。）
【００４５】
図６は、前記図５の信号送信に対する検査装置側の処理手順を示す。なお、この手順では、各処理のステップを「ｓｔ」として示す。
まずｓｔ１では、前記リード信号Ｅ０，Ｅ２がオン状態になったかどうかをチェックする。この判定が「ＹＥＳ」となると、ｓｔ２に進んで、そのときの信号Ｅ１，Ｅ３をサンプリングし、そのサンプリング値を前記上位データＤ１および下位データＤ３の１番目のデータとしてメモリ内に保存する。
【００４６】
以下、リード信号Ｅ０，Ｅ２がオフになるまで、所定時間間隔毎に信号Ｅ１，Ｅ３をサンプリングし、各データＤ１，Ｄ２の各桁のデータをメモリに順に蓄積する。リード信号Ｅ０，Ｅ２がオンからオフになると、ｓｔ３からｓｔ４に進み、前記メモリ内に保存されたＤ１，Ｄ２を１６ビット構成のデータとして統合し、その内容を認識する。
なお、信号Ｅ１，Ｅ２としてシリアル出力されるデータＤ１，Ｄ２の送出順序は、上位ビットから下位ビット、下位ビットから上位ビットのいずれでもよい。
【００４７】
上記の信号出力によれば、保留玉数を示す信号を、従来と同様の４個の出力端子を用いて検査装置に送信することができるので、前記伝送経路２３ｃやコネクタ１５の構成を変更する必要がなく、効率の良い信号送信を行うことができる。
なお、従来のコネクタには、サブ表示器のシンボル変動表示に対する保留玉数についても、同様に４個の出力端子を介して４個までの保留玉数を出力するようにしているので、この保留玉数の容量を増やした場合も、上記と同様の信号出力方式により対応することができる。
またメインＣＰＵ２１に擬似的な入力信号を与えて動作チェックを行うシミュレーションテストにおいても、上記図５の信号出力方法により外部に信号を出力することができる。
【００４８】
【発明の効果】
上記したようにこの発明では、副制御部にパラレル伝送の容量を超える制御信号を送信する必要が生じたとき、この制御信号をパラレル伝送の容量毎に分割して順に送信するとともに、分割された各制御信号を読み込む時期を表すストローブ信号の伝送ラインを分割数分設け、これらの伝送ラインのストローブ信号を、分割された制御信号の毎時の出力タイミングに合わせて１つずつ順に所定時間オン状態に設定する。そして、副制御部において、分割して送信される制御信号に対応する各ストローブ信号が順にオン状態になるのに応じて読み込んだ各制御信号を一連の制御信号として認識するようにしたので、ハードウェアの大幅な変更を行う必要なしに従来の送信容量を大幅に上回る容量のデータを送信することができ、機能が向上した遊技機を簡単かつ低コストで提供することができる。
【図面の簡単な説明】
【図１】この発明が適用されたパチンコ機の外観を示す正面図である。
【図２】図１のパチンコ機の制御系の構成を示すブロック図である。
【図３】主制御部から副制御部への信号送信方法を示すタイミングチャートである。
【図４】図３の信号送信に対するサブＣＰＵの処理手順を示すフローチャートである。
【図５】外部検査装置に対する主制御部の信号送信方法を示すタイミングチャートである。
【図６】図５の信号送信に対する検査装置の処理手順を示すフローチャートである。
【符号の説明】
１  パチンコ機
５  シンボル表示部
１５  コネクタ
２０  主制御部
２１  メインＣＰＵ
３０  副制御部
３１  サブＣＰＵ
【図１】
0004036634.tif 000002
【図２】
0004036634.tif 000003
【図３】
0004036634.tif 000004
【図４】
0004036634.tif 000005
【図５】
0004036634.tif 000006
【図６】
0004036634.tif 000007