(57)【特許請求の範囲】
【請求項１】
半径方向に所定周期でウォブルされた記録溝と、ウォブル周期を所定数含む単位区間ごとにプリピット信号が形成されている光ディスクにデータを記録するための記録クロック発生装置であって、
記録溝からの反射光より得られるプッシュプル信号を取得し、前記プッシュプル信号をバンドパスフィルタを通過した後、２値化することにより、ウォブル信号を出力するウォブル信号検出手段と、
前記プッシュプル信号を取得し、前記プッシュプル信号の振幅値に対して、瞬時的に高い波高値と瞬時的に低い波高値を２値化検出することにより外周側と内周側のプリピット位置を検出し、一定期間前記いずれの２値化信号も検出されない区間を、外周側にも内周側にもプリピットが存在しない区間として検出するプリピット検出手段と、
前記ウォブル信号の周期の平均周期を求める周期平均化手段と、
前記周期平均化手段で求めた平均周期と略同一周期の矩形波を発生するタイマーと、
前記タイマー出力を逓倍して記録クロックを発生する周波数逓倍ＰＬＬを具備し、
前記周期平均化手段は、前記記録溝の内周側にも外周側にもプリピットの存在しない区間において平均周期を算出することを特徴とする記録クロック発生装置。
【請求項２】
半径方向に所定周期でウォブルされた記録溝と、ウォブル周期を所定数含む単位区間ごとにプリピット信号が形成されている光ディスクにデータを記録するための記録クロック発生方法であって、
記録溝からの反射光より得られるプッシュプル信号を取得し、前記プッシュプル信号をバンドパスフィルタを通過した後、２値化することにより、ウォブル信号を出力するステップと、
前記プッシュプル信号を取得し、前記プッシュプル信号の振幅値に対して、瞬時的に高い波高値と瞬時的に低い波高値を２値化検出することにより外周側と内周側のプリピット位置を検出し、一定期間前記いずれの２値化信号も検出されない区間を、外周側にも内周側にもプリピットが存在しない区間として検出するステップと、
前記ウォブル信号の周期の平均周期を求めるステップと、
前記平均周期を求めるステップで求めた平均周期と略同一周期の矩形波を発生するステップと、
前記矩形波を逓倍して記録クロックを発生するステップを具備し、
前記平均周期を求めるステップは、前記記録溝の内周側にも外周側にもプリピットの存在しない区間において平均周期を算出することを特徴とする記録クロック発生方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ウォブルされた記録溝を持つ光ディスク、典型的にはＤＶＤ−ＲディスクやＤＶＤ−ＲＷディスクにデータを記録するための記録クロック発生装置および記録クロック発生方法に関するものである。
【０００２】
【従来の技術】
ウォブルされた記録溝を持つ光ディスク、例えばＤＶＤ−Ｒディスクに対する記録クロックの生成方法としては、例えば特開平１０−２９３９２６号公報に示されているものがある。この例では、ウォブル信号はディスクの回転に同期した周波数成分を有する連続信号である性質を利用し、かかる連続信号に位相同期したクロック信号を周波数逓倍ＰＬＬで生成することによってディスクの回転に正確に同期した記録用のクロック信号を生成する。通常ウォブル信号は、グルーブからの反射光をトラッキング方向に分割されたディテクタで受け、各ディテクタからの信号の差動をとった信号（プッシュプル信号と呼ぶ）をＢＰＦ(Band Pass
Filter)を通した後、２値化することにより得られる。
【０００３】
ところで近年の光ディスクでは、記録密度向上に伴いトラックピッチが狭まり、隣接グルーブトラックのクロストークが無視できなくなってきている。特にＤＶＤ−ＲディスクはＣＬＶフォーマットであるため、ディスク１回転ごとにウォブルの位相がずれ、トラック間のウォブルの位相は不揃いである。すなわちトラック間クロストークによりウォブル信号が変調をうけるという固有課題がある。従って従来例では、光ディスクのランド部に所定間隔でプリピット信号が記録されている（これをランドプリピットと呼ぶ）ことを利用し、光ディスクから検出したランドプリピット信号とウォブル信号との位相を比較して位相差信号を出力し、位相差信号に基づいて記録クロック信号の位相を補正している。つまり、トラック間クロストークの影響を無視できないウォブル信号に基づいて生成されるクロック信号の時間軸上の変動を、クロストークの影響を受けないランドプリピットを用いて補正し、ディスクの回転に高い精度で同期した記録用クロック信号を生成している。
【０００４】
ＤＶＤ−Ｒディスクにおける位相補正は、ウォブル１周期を３６０°としたとき±３０°位の補正量が必要であることが知られている。ＤＶＤ−Ｒディスクの記録クロックはウォブル信号を１８６逓倍して得られるので、位相補正量は記録クロックに対して、１８６×（３０／３６０）＝１６、すなわち１６クロック分の位相を補正しなければならない。記録クロックを１周期以上にわたり安定して位相補正することは難しいので、現実的な構成例として特開平１０−２９３９２６号公報の図１０に示されるように、比較的周波数の低いウォブル信号の周期で発振する第１のＰＬＬを設け、第１のＰＬＬの出力に対して位相を遷移した上で、第２のＰＬＬで周波数逓倍して記録クロックを発生するという２つのＰＬＬを用いた方法が考案されている。
【０００５】
また、ランドプリピットの存在しない期間にウォブルの周期変動が存在すると、記録クロックのジッタ特性を悪化させてしまう弊害がある。従来例においては、ランドプリピットの存在する期間と存在しない期間で第２のＰＬＬの応答特性を可変としてランドプリピットが存在しない期間のＰＬＬの応答特性を低下せしめ、記録クロックのジッタ性能を向上させるような方法も提案されている。
【０００６】
【発明が解決しようとする課題】
以下にウォブルされた記録溝を持つ光ディスクに対して、記録クロックを生成する場合の課題について述べる。
【０００７】
第１に、従来例でも触れたように隣接グルーブトラックのクロストークが無視できなくなってきていることが挙げられる。例えば、４．７ＧＢのＤＶＤ−Ｒディスクにおいては、トラックピッチ  ０．７４μｍ、ウォブル周期  ２４．７μｍであり、初代３．９ＧＢのＤＶＤ−Ｒディスクに比べてトラックピッチは一層狭まり、約５．３回転という比較的遅い周期でウォブルの位相が周期的に変動するという課題がある。従来例では、ランドプリピット信号を用いて記録クロック生成ＰＬＬの位相補正を行うことにより、クロストークによる記録クロックのジッタ悪化に対して一定の効果が期待できるが、ランドプリピットの存在しない区間に対しては、ＰＬＬの応答特性を低下せしめる方法しか示されていない。ランドプリピットの誤検出に対応する方法については示されていない。
【０００８】
また、従来例では現実的な位相シフト回路を構成するために、ウォブル周波数１４０ＫＨｚのＰＬＬと、記録クロックを生成するため２６ＭＨｚの周波数逓倍ＰＬＬの、合計２個のＰＬＬを必要とするため、回路規模が増大するという課題がある。特に近年のデジタルＬＳＩにおいてはプロセスの微細化が進み、高速度で高集積な回路を主眼に開発されている。これらのデジタルＬＳＩにおいて、ウォブル周波数１４０ＫＨｚ程度のＰＬＬは周波数帯域が低くＬＳＩに内蔵しにくいという課題がある。また、アナログＰＬＬの構成要素であるチャージポンプやＶＦＯなどを多くデジタルＬＳＩに内蔵すると、ＬＳＩのチップ面積を占有するばかりでなく、ＰＬＬのジッタ性能を確保するために高精度なノイズ管理が必要になり、ＬＳＩ設計を難しくするという課題がある。また、ウォブル周波数１４０ＫＨｚ程度で発振するＰＬＬの出力位相を遷移させるためには、その周波数帯域から考えてアナログ回路による位相遷移回路を用いるのが普通で、デジタルＬＳＩとの親和性が悪いという課題がある。
【０００９】
第２に、ウォブル信号は、ＢＰＦ(Band Pass Filter)通過後のプッシュプル信号を２値化することにより得られるが、プッシュプル信号にはランドプリピット信号が重畳されている。このランドプリピット信号は、ＢＰＦ(Band Pass Filter)で完全に除去することができないため、特にウォブル２値化スライスレベル付近にランドプリピットが存在した場合にウォブル信号のエッジがシフトし、正しいウォブル信号の周期が得られないという課題がある。
【００１０】
第３に、記録時には記録マーク部、記録スペース部のレーザパワーの変調に応じてヘッドのディテクタの受光レベルが大幅に変化している。ＤＶＤ−Ｒディスクでは、例えば記録マーク部１１ｍＷ、記録スペース部０．７ｍＷでレーザが変調されるので、ディテクタからの光量は１０倍以上変動している。ウォブル信号の抽出は、ディテクタからの出力に対してプッシュプル信号をとり、さらにＢＰＦ(Band Pass Filter)を通したものであるから、記録パワー変動の影響はかなり除去されているが、パワー変動の影響の一部は差動後の信号に残留し、特にウォブル２値化スライスレベル付近の記録パワー変動の影響は、ウォブル信号のエッジシフトを引き起こし、正しいウォブル信号の周期が得られないという課題がある。
【００１１】
第４に、記録時にはレーザパワーが再生パワーから記録パワーになるため、ディテクタの受光光量の振幅、ＤＣレベルとも大きく変動する。典型的なＤＶＤ−Ｒディスクでは、再生パワーは０．７ｍＷ、記録時のマーク部とスペース部の平均記録パワーは７ｍＷであり約１０倍の差がある。この変動をそのままＢＰＦ(Band Pass Filter)を通し２値化すると記録時にはアンプが飽和してしまい、再生時には信号がノイズに埋もれてしまう。従って、この変動を吸収するため、通常ＲＦアンプ内にＡＧＣ（Automatic Gain Control)回路を挿入し、２値化前の信号振幅を一定に保つようにフィードバック制御をするのであるが、記録開始直後や記録終了直後の過渡状態においては、ＡＧＣが応答するまでの間正しい２値化動作が期待できず、ウォブル信号の周期が大きく乱されたり、一時的にウォブル信号の検出が困難になるという課題がある。
【００１２】
第５に、ランドプリピットにより位相補正を行うことによりクロストークの影響は軽減できるが、ランドプリピットの誤検出や未検出に対して記録クロックが振られてしまうという課題がある。また、第３の課題で述べた記録パワー変動により、ランドプリピット検出自体が高域ジッタ成分を持つという課題がある。
【００１３】
前記従来例では、上記第２〜第５の課題に対しては、具体的な解決案は示されていない。
【００１６】
【課題を解決するための手段】
本発明は上記課題を解決するため、以下のように構成した。
（１）半径方向に所定周期でウォブルされた記録溝と、ウォブル周期を所定数含む単位区間ごとにプリピット信号が形成されている光ディスクにデータを記録するための記録クロック発生装置であって、
記録溝からの反射光より得られるプッシュプル信号を取得し、前記プッシュプル信号をバンドパスフィルタを通過した後、２値化することにより、ウォブル信号を出力するウォブル信号検出手段と、
前記プッシュプル信号を取得し、前記プッシュプル信号の振幅値に対して、瞬時的に高い波高値と瞬時的に低い波高値を２値化検出することにより外周側と内周側のプリピット位置を検出し、一定期間前記いずれの２値化信号も検出されない区間を、外周側にも内周側にもプリピットが存在しない区間として検出するプリピット検出手段と、
前記ウォブル信号の周期の平均周期を求める周期平均化手段と、
前記周期平均化手段で求めた平均周期と略同一周期の矩形波を発生するタイマーと、
前記タイマー出力を逓倍して記録クロックを発生する周波数逓倍ＰＬＬを具備し、
前記周期平均化手段は、前記記録溝の内周側にも外周側にもプリピットの存在しない区間において平均周期を算出することを特徴とする記録クロック発生装置。
【００１７】
周期平均化区間を、プリピットが存在しない区間に設定することにより、プリピットの影響によるウォブル周期変動を排除し、また周期の平均値を用いることにより記録パワー変動によるウォブルエッジシフトの影響を軽減して正確な記録クロックを得ることができる。
【００１８】
（２）半径方向に所定周期でウォブルされた記録溝と、ウォブル周期を所定数含む単位区間ごとにプリピット信号が形成されている光ディスクにデータを記録するための記録クロック発生方法であって、
記録溝からの反射光より得られるプッシュプル信号を取得し、前記プッシュプル信号をバンドパスフィルタを通過した後、２値化することにより、ウォブル信号を出力するステップと、
前記プッシュプル信号を取得し、前記プッシュプル信号の振幅値に対して、瞬時的に高い波高値と瞬時的に低い波高値を２値化検出することにより外周側と内周側のプリピット位置を検出し、一定期間前記いずれの２値化信号も検出されない区間を、外周側にも内周側にもプリピットが存在しない区間として検出するステップと、
前記ウォブル信号の周期の平均周期を求めるステップと、
前記平均周期を求めるステップで求めた平均周期と略同一周期の矩形波を発生するステップと、
前記矩形波を逓倍して記録クロックを発生するステップを具備し、
前記平均周期を求めるステップは、前記記録溝の内周側にも外周側にもプリピットの存在しない区間において平均周期を算出することを特徴とする記録クロック発生方法。
【００２７】
【発明の実施の形態】
（実施の形態１）
本発明で想定している典型的なディスクの溝形状を図２に示す。図２において２０１はグルーブ、２０２はランド、２０３はランド上に形成されたランドプリピット、２０４はグルーブに記録された記録マークである。記録溝であるグルーブのうねりはウォブルと呼びディスクの線速度を検出するために用いる。すなわち記録クロックの生成やＣＬＶ制御に用いられる。ＤＶＤ−ＲディスクやＤＶＤ−ＲＷディスクにおいては、ウォブル周期は記録クロック周期の１８６倍である。また、ランドプリピット２０３は、アドレス情報がエンコードされているほか、ディスク上の正確な位置を検出するために用いられる。
【００２８】
次に、ディスク上の記録フォーマット図を図３に示す。図３において、３０１は記録フォーマットで１セクタは２６フレームで構成され、１フレームはウォブル８周期の長さに相当する。３０２はプッシュプル信号で、この信号はグルーブからの反射光をトラッキング方向と大略平行な線に沿って分割されたディテクタで受け、各ディテクタからの信号の差動をとることにより得られる。ウォブル信号は、プッシュプル信号をさらにウォブル周波数のみ通過するＢＰＦ(Band Pass Filter)を通してノイズ成分を除去し、２値化することにより得ることができる。ランドプリピット信号はプッシュプル信号の上側と下側に現れる。差動の極性にもよるが、例えばプッシュプル信号の上側には、ディスク外周側のランドプリピット信号３０３が現れ、プッシュプル信号の下側には、ディスク内周側のランドプリピット信号３０４が現れる。
【００２９】
実際にアドレス情報をデコードする場合には、外周側のランドプリピット信号のみをスライスして抽出し、内周側のランドプリピット信号は無視する。ランドプリピット信号は、図３に示すように通常偶数フレームのウォブル８周期のうち最初３周期に配置され、内周側のランドプリピット位置と外周側のランドプリピット位置が重なり干渉する場合は奇数フレームに配置される。この関係を、より詳しく、以下に説明する。
【００３０】
図３に示すように、ランドプリピットは、原則的には、１セクタ内の各偶数フレームの最初のウォブル信号３周期分（１周期目、２周期目、３周期目）に形成される。すなわち、ランドプリピットは、ウォブル周期を所定数含む単位区間ごとに形成される。図３の例では、単位区間は、２フレーム区間に相当する。ランドプリピットの有無により３ビット信号（bit2, bit1, bit0）であるランドプリピット信号を形成する。各セクタのフレーム０には、先頭フレームであることを表わすランドプリピット信号（１１１）が形成されている。先頭フレーム０以外の残りの偶数フレーム２，４，６，・・・の最初のウォブル信号３周期分には、ランドプリピット信号（１０１）または（１００）が形成されている。ランドプリピット信号（１０１）は、データ「１」を表わし、ランドプリピット信号（１００）は、データ「０」を表わす。これらのデータを集めて、アドレス情報や、他の情報を表わす。この場合は、偶数フレームで同期が取られて、アドレス情報などが得られる。
【００３１】
外周側のランドプリピットと内週側のランドプリピットは、一般には半径方向に一直線には並んでおらず、ずれた位置にあるが、所定の周期毎に、外周側のランドプリピットと内周側のランドプリピットが、一直線に並ぶことがある。どこで並ぶかは、計算により求めることができる。これは、ＣＬＶフォーマットであるため、ディスク１回転ごとにウォブルの位相がずれるからである。内周側のランドプリピットと外周側のランドプリピットが半径方向で並んだままでは、プッシュプル信号上で互いに相殺しあい、ランドプリピット信号を得ることができない。この場合は、例外的に、ランドプリピットの形成される位置が偶数フレームから次の奇数フレームに変更される。すなわち一直線に並ぶ位置がフレーム０であればフレーム１にランドプリピット信号（１１０）が形成され奇数フレームの先頭位置であることを表し、一直線に並ぶ位置がフレーム２であれば、奇数フレーム３にランドプリピット信号（１０１）または（１００）が形成され、データ「１」またはデータ「０」を表わす。フレーム４，６，８…の場合も同様である。
【００３２】
ランドプリピットのデコード表を表１に示す。
【表１】
0004188583.tif 000002
【００３３】
例えば３周期の最初と最後の周期のみでランドプリピットが検出された場合は表の'１０１'の欄にしたがいデコードする。これはデータの「１」を表す。このランドプリピットを１６セクタにわたり集めてデコードすることによりディスク上のアドレスを特定することができる。
またすでに説明したように、プッシュプル信号には隣接トラックのクロストークの影響による波形歪が存在し、内周側のランドプリピット位置と外周側のランドプリピット位置の相対関係もディスク１回転ごとに０．７４×３．１４≒２．３μｍずれていく。
【００３４】
次に本発明の実施の形態１におけるブロック図を図４に示す。図４において、１は光ディスク、２はディスクモータ、３はヘッドであり、ヘッド３は、光ディスクからの反射光を受光し、電気信号に変換する２分割ディテクタを有する。４はＲＦアンプで、２分割ディテクタからの２つの出力を加算した全加算ＲＦ信号をデコーダ５に送る一方、２分割ディテクタからの２つの出力の差であるプッシュプル信号をウォブル信号検出回路６とランドプリピット検出回路２１に送る。装置を動作させるためにはヘッドのフォーカストラッキング制御も必要であるが、本発明の本質とは関係なく公知の技術であるため、ブロック図には記載していない。
【００３５】
５はデコーダでデータの復調を行う。６はウォブル信号検出回路でプッシュプル信号よりウォブル信号を抽出する。７は周期平均化回路でウォブル周期の平均値を求める。８は記録開始位置判定回路でエンコーダ１８より出力される記録ゲート信号を元に記録開始時から一定時間を検出する。記録ゲート信号とは、エンコーダ１８でデータが変調されレーザが記録パワー変調をうけている区間を示す信号である。９は記録終了位置判定回路でエンコーダより出力される記録ゲート信号を元に記録終了時から一定時間を検出する。１０はウォブル欠落検出回路でウォブル信号の欠落を検出する。１１は第１のタイマー制御回路で、タイマー１５に平均周期がロードされるのを抑止しタイマーの出力周期をホールドする。
【００３６】
３０は、ウォブル１６周期毎にタイマー１５にロードされる平均周期を保持する周期保持回路、１２は周期比較回路で周期平均化回路７により求められた平均周期Ｑと、周期保持回路３０で保持された、タイマー１５の前回の矩形波出力の周期Ｔ０を比較し所定値以上の差異があるかどうかを判定する。１３は第２のタイマー制御回路で、周期比較回路１２で所定値以上の周期の差があった場合に、タイマー１５にロードされる平均周期に一定の制限をかける。この詳細は後に説明する。
【００３７】
１４は固定周波数発振器でタイマーを動作させるためのクロックを発生する。固定周波数発振器の発振周波数は、ウォブル信号周期より充分高い周波数に設定する必要がある。１５はタイマーで、周期平均化回路７で求められた平均周期の値がロードされ、平均周期とほぼ同一周期の矩形波を発生する。１６は周波数逓倍ＰＬＬでタイマー出力矩形波に対して周波数を１８６逓倍した記録クロックを発生する。１７はインタフェースでコンピュータとデータの送受信を行う。１８はエンコーダでインタフェース１７から送られる記録データを周波数逓倍ＰＬＬ１６の出力する記録クロックのタイミングにあわせてデータを変調し、パワー制御回路１９に伝える。またエンコーダ１８は、データの変調区間に対応した記録ゲート信号を記録開始位置判定回路８と記録終了位置判定回路９に出力する。１９はパワー制御回路でレーザのパワーを制御する。２０はレーザ駆動回路でレーザを記録パワーで発光させる。
【００３８】
２１はランドプリピット検出回路で前述のランドプリピットを検出する。２２はウインドウ保護回路で、ランドプリピット信号の出現位置を予測したウインドウを生成し、そのウインドウ内のみのランドプリピットを通過させることにより、ランドプリピットの誤検出を防止する。
【００３９】
次に実施の形態１の動作について説明する。ウォブル信号検出回路６で得られたウォブル信号は、周期平均化回路７で一定区間の平均周期が求められる。平均周期の求め方としては、例えば、ウォブル信号の１６周期、すなわち、周期平均化区間にわたる時間を測定し、その測定時間を１６で除算することにより得られる。ウォブル周期を所定数（例えば１６）を含む期間を単位期間と言い、ひとつまたは複数の単位区間を含む期間を周期平均化区間と言う。また、単位区間ごとにプリピットが形成されている。ランドプリピット検出回路２１で検出されたランドプリピットは、ウインドウ保護回路２２を経由して周期平均化回路７に入力され、周期平均化区間の開始点を決めるのに使用される。周期平均化回路７の詳細動作は図５および図６で説明する。
【００４０】
タイマー１５のタイマー値は、原則として前記周期平均値がロードされる。タイマーの動作クロックは固定周波数であり、前記周期平均値に対して充分高い固定周波数発振器１４で動作させることにより、周期平均値と略同一の周期の安定した方形波を発生させることができる。周波数逓倍ＰＬＬ１６は、タイマーの出力を周波数逓倍して記録クロックを発生する。
【００４１】
ここで、記録開始直後すなわちレーザが再生パワーから記録パワーに遷移した直後、あるいは記録終了直後すなわちレーザが記録パワーから再生パワーに遷移した直後は、ＲＦアンプ４のＡＧＣが応答するまでの間、プッシュプル信号が大きく振られ、一時的にウォブル信号が検出できなくなったり、ウォブル信号の周期が乱れたりすることが想定される。この場合には、記録開始位置判定回路８による記録開始から一定時間を示す信号、記録終了位置判定回路９による記録終了時から一定時間を示す信号、またはウォブル欠落検出回路１０によるウォブル信号の欠落を示す信号の少なくともいずれかひとつが検出されたとき、第１のタイマー制御回路１１の動作によりタイマー１５に新たな平均周期がロードされるのが抑制され、タイマーの出力矩形波の周期はホールドされる。これにより記録クロックの過渡状態における安定性を向上させることができる。典型的な光ディスク装置では、ＡＧＣ応答時間は２００μ秒前後であり、この程度の時間であれば時間記録クロックの周期をホールドすることは実用上問題がない。
【００４２】
また、ウォブル欠落検出は、ディスク表面の傷やごみの付着によるウォブル信号の周期の乱れに対しても有効である。ウォブルの欠落検出は、ウォブル周期が標準的な周期より著しく長いことや、ディスク表面のほこりや傷によりディテクタ全加算信号が所定値以下になったことにより検出可能である。
また、周期比較回路１２は、周期平均化回路７で算出された平均周期Ｑと、周期保持回路３０に保持されている前回のタイマー出力周期Ｔ０の比較を行う。第２のタイマー制御回路１３は、周期比較回路で一定以上の周期差を検出した場合、周期平均化回路４からタイマー５にロードされる更新周期の変動量を所定値以下に制限するように動作する。周期比較回路の詳細は図７および図８で説明する。
【００４３】
エンコーダ１８は、インタフェース１７より送られてくるデータを、周波数逓倍ＰＬＬ１６から出力される記録クロックのタイミングに合わせて変調する。変調されたデータはパワー制御回路１９、レーザ駆動回路２０を通してヘッド３内部のレーザを駆動する。また、エンコーダ１８は、データ変調区間に対応した記録ゲート信号を記録開始位置判定回路８、記録終了位置判定回路９に送出する。
【００４４】
次に、周期平均化回路７の詳細動作について説明する。図５は周期平均化回路７のブロック図、図６は周期平均化回路の動作説明図である。この動作例では、ウォブル信号１６周期の平均を求める場合を、一例として説明する。図５において５０１はＤフリッププロップ、５０２は積算周期計測カウンタでウォブル周期の合計時間を計測する。５０３はウォブル周期カウンタでウォブル信号の周期数をカウントする。５０４は一致検出器でウォブル１６周期が入力されたことを判定する。５０５は計測時間を保持するためのラッチ、５０６は除算を行うためのシフタ、５０７はランドプリピット位置から平均区間を生成する平均区間生成回路である。図６において、５１０はプッシュプル信号、５１１はウォブル信号、５１２は計測区間、５１３はタイマーのカウント値を模式的に表したタイマー動作、５１４はタイマーの矩形波出力を表す。
【００４５】
図５の平均区間生成回路５０７は、ランドプリピットのタイミングをもとに図６の計測区間５１２に対応した２フレーム分の計測区間、すなわち単位区間、を表わす信号を出力する回路であり、ウォブル信号立ちあがりエッジ、すなわち２フレーム分の先端エッジのやや手前から計測区間信号を出力する。区間計測信号は、ウォブル１６周期目の終端エッジ、すなわち次の２フレームの先端エッジが確実に含まれ、かつその手前のエッジは含まれないようなタイミングで出力する必要があるが、これは計測中のウォブル信号周期より容易に推定可能である。周期の計測開始点は、あくまでＤフリップフロップ５０１にウォブル信号が入力された時点である。Ｄフリップフロップ５０１には平均区間生成回路５０７が出力する計測区間信号と、ウォブル信号が接続されている。Ｄフリップフロップはカウンタ５０２をウォブル信号の立ちあがりエッジで正確にスタートさせるために用いる。
計測区間信号が出力され、ウォブル信号の立ち上がりエッジが入力されてＤフリップフロップ５０１がセットされると、積算周期計測カウンタ５０２のクリアが解除され、固定周波数クロックによる時間計測が始まる。ウォブル周期カウンタ５０３は入力されてくるウォブル信号の周期数をカウントする。一致検出器５０４はウォブル信号が１６周期入力された時点でクロックを出力し、その時点のカウンタ５０２のカウント値を例えばＶ１とすると、ラッチ５０５にＶ１がコピーされる。従ってラッチされた値はウォブル信号１６周期を固定周波数の分解能で計測した値になる。ラッチ出力はシフタ５０６で４ビット右シフトすることにより１６で除算され、Ｖ１／１６すなわち１６周期の平均値が求まる。以上周期計測の回路構成例について判りやすく述べたが、１６周期の時間計測を連続的に行う場合には積算周期計測カウンタ５０２を連続的に計測できる構成に変形する必要がある。これは容易であるので説明を省略する。
【００４６】
平均区間生成回路５０７の計測区間について、図６を用いて追加説明する。ウォブル信号の周期平均値を求めるための計測区間は、計測区間５１２に示すようにランドプリピットの存在するウォブル１周期の立ち上がり点を開始点とし、毎回１６周期の時間を計測する。ランドプリピットは図３および表１で説明したように２フレームごとに周期的に現れるので、計測区間生成回路はランドプリピットの出現パターンをチェックし、予測することができる。表１に示すランドプリピットの先頭パルス（（１１１）または（１１０））の出現位置を予測し、その出現位置を含むウォブル信号周期の先頭から１６周期の計測区間信号を出すように構成すればよい。以上の区間で計測した１６周期の合計時間Ｖ１を１６で除算することにより、１ウォブル周期すなわちウォブル信号周期の平均値を求めることができる。以降ウォブル１６周期ごとに同様時間計測を行い、そこで得られた値を１６で除算した値を平均周期としてタイマー１５にロードする。タイマー１５は平均周期がロードされた以降、次の平均周期がロードされるまで、５１３に示すように同じ周期で発振を続ける。なお、平均周期の計測区間を１６周期としているのは、前述したようにランドプリピットが２フレーム（ウォブル１６周期相当）ごとに現れるためであり、例えばウォブル６４周期ごとに平均周期を算出する構成も考えられる。
【００４７】
図６に示した例では、周期計測区間の開始点をランドプリピットの先頭位置、区間幅を出現間隔の整数倍とすることにより、ランドプリピットによるウォブル波形歪の影響を、周期平均化区間毎におおむね均等に分散することができる。
図６の時点Ｔ１における動作を説明する。時点Ｔ１にＶ１／１６を計算し、計算結果Ｖ１／１６をタイマー１５にロードすると共に、周期保持回路３０にもロードする。時点Ｔ１以降は、タイマー１５が、ロードした期間（Ｖ１／１６）毎にタイマー出力としてパルスを出力する（５１４で示す）。また、周期平均化回路７では、時点Ｔ１以降は、次のウォブル１６周期の期間Ｖ２のカウントを開始する。
【００４８】
なお、周期平均化区間は図９に示した例のように取ってもよい。図９は周期平均化回路の第２の動作説明図である。この例では周期平均化区間７０２を、ディスク内周側にも外周側にもランドプリピットが存在しないウォブル８周期区間とした。ランドプリピットの無い区間で周期平均を求めることにより、ウォブル信号周期に対するランドプリピットの影響を外周側についても内周側についても完全に排除することができる。ランドプリピットのない区間は、プッシュプル信号に対して上側（外周側）と下側（内周側）の両方向のランドプリピットを２値化検出することにより検出可能である。
【００４９】
次に、周期比較回路１２の詳細動作について説明する。図７は周期比較回路１２のブロック図、図８は周期比較回路１２の動作説明図である。図７において、６０１はＱ−Ｔ０を計算する減算器、６０２はＴ０−Ｑを計算する減算器、６０３は所定範囲を特定する所定値（制限値とも言う）Ａの設定レジスタ、６０４はＱ−Ｔ０とＡとの比較器、６０５はＴ０−ＱとＡとの比較器、６０６はＴ０＋Ａの加算器、６０７はＴ０−Ａの減算器、６０８はセレクタである。図８のフローチャートにおいて、６１０は記号の定義、６１１、６１２は平均周期とタイマー周期の比較、６１３〜６１５はタイマーロード値の更新内容を示す。
【００５０】
最初に図８のフローチャート６１０に示されている記号の定義について説明する。周期平均化回路７で求められた平均周期はＱ、タイマーの発振周期すなわち直前にロードされたタイマー値はＴ０、更新量制限値はＡとする。理想状態では、ＱとＴ０は同じ値のはずである。次に減算器６０１は、平均周期Ｑからタイマー周期Ｔ０を減算した結果を比較器６０４に出力している。減算器６０２はタイマー周期Ｔ０から平均周期Ｑを減算した結果を比較器６０５に出力している。制限値設定レジスタ６０３には制限値Ａが設定されているとする。フローチャートの６１１と６１３に示すように、平均周期Ｑが、タイマー周期Ｔ０よりＡ以上大きい場合には、比較器６０４が動作し、セレクタ６０８は加算器６０６の出力を選択する。加算器６０８はＴ０＋Ａを出力しているので、タイマーに出力される平均周期はＱではなく、Ｔ０＋Ａになる。また、６１２と６１４に示すように、平均周期Ｑがタイマー周期Ｔ０よりＡ以上小さい場合には、比較器６０５が動作し、セレクタ６０８は減算器６０７の出力を選択する。減算器６０７はＴ０−Ａを出力しているので、タイマーに出力される平均周期はＱではなく、Ｔ０−Ａになる。いずれの比較器も動作しなかった場合には、セレクタ６０８は平均周期Ｑをセレクトし、タイマーの周期更新値もＱになる。
【００５１】
ＤＶＤ−Ｒディスクにおいて、例えば直径４８ｍｍの内周位置を考えると、ウォブル１６周期に相当する長さは３９６μｍであるから、図６で１回転あたりのタイマーロード回数、すなわちウォブル平均周期の計測回数は、
４８（ｍｍ）×３．１４×１０００÷３９６（μｍ）＝３８０（回）
になる。一方、ディスクモータの最大加減速時の速度変動は、典型的な光ディスク装置では、ディスク１回転あたり１０％以下であるから、タイマーロードごとの周期計測値の変動は、
１０（％）÷３８０（回）＝０．０２６（％）
程度である。実際には、ディスク偏心による周期変動の影響も考慮する必要があるが、制限値Ａの設定例としては、タイマー値Ｔ０が１０，０００カウント程度のとき３程度が妥当である。
【００５２】
上記を踏まえ、図６の時点Ｔ２における動作を説明する。時点Ｔ２にＶ２／１６を計算し、計算結果Ｖ２／１６を周期保持回路３０に保持されていた値Ｖ１／１６と比較する。この場合、周期保持回路３０に保持されていた値が基準値となる。Ｖ２／１６とＶ１／１６の差が所定範囲外（±Ａ外）の場合は、Ｖ２／１６は適切な値で無いとし、同差が所定範囲内（±Ａ内）の場合は、Ｖ２／１６は適切な値であるとする。Ｖ２／１６が適切な値で無い場合は、計算結果Ｖ１／１６に所定値Ａを加算または減算した値をタイマー１５にロードする。Ｖ２／１６が適切な値である場合は、計算結果Ｖ２／１６をタイマー１５にロードする。タイマー１５にロードされた値は、更に、周期保持回路３０にもロードする。時点Ｔ２においてタイマー１５のカウントは開始するようにし、タイマー１５へのロードは、カウント開始後に行なうようにしてもよい。
【００５３】
適切な値で無いと判断される場合の例として、ウォブル１６周期をカウントしたはずであるが、ホコリやキズにより不要なカウントアップがなされた場合がある。この場合は、実際にはウォブル１５周期の期間をカウントしているが、ホコリやキズにより不要なカウントアップが１つなされている場合である。不要なカウントアップが１つなされている場合は、本来のカウント値よりも１５／１６（＝０．９３７５）の割合で小さくなっている。この場合は、Ｖ１／１６に対して所定値Ａが減算された値（上記例で計算すると本来のカウント値に対して０．９９９７になる）がタイマーにロードされ、大幅に値の異なるＶ２／１６は捨てられる。
【００５４】
適切な値で無いと判断される場合の別の例として、ウォブル１６周期をカウントしたはずであるが、ウォブル周期の信号をひとつ分読み取ることができなかった場合がある。この場合は、実際にはウォブル１７周期の期間をカウントしていることとなる。ウォブル周期の信号をひとつ分読み取ることができなかった場合は、本来のカウント値よりも１７／１６（＝１．０６２５）の割合で大きくなっている。この場合は、Ｖ１／１６に対して所定値Ａが加算された値（上記例で計算すると本来のカウント値に対して１．０００３）がタイマーにロードされ、大幅に値の異なるＶ２／１６は捨てられる。
【００５５】
以上の動作により、予期せぬ理由によりウォブルの周期が大きく乱れた場合でも、タイマー出力の急激な変動を抑えられ、更新される周期の変動量は所定値Ａ以下となる。ウォブル信号の周期がディスクの偏心やディスクモータの最大加速度を超えて大きく変動することは、正常な動作状態では原理的にあり得ないので、これを超える周期変動を抑圧するのは記録クロックの安定性を向上させるのに効果がある。
【００５６】
以上、実施の形態１では、ランドプリピットの影響や記録パワー変調の影響で局所的に周期変動を起こしているウォブル信号に対して、周期平均化手段でその影響を軽減して正確なウォブル周期を検出することができる。平均周期化回路の動作例としては、ランドプリピットの影響を受けにくい２種類の方法を示した。記録パワー変調によるウォブル位相変動やノイズによる影響については、位相の変動方向はランダムに発生すると考えられるので、ウォブル周期を平均化することが有効である。また、記録開始直後、終了直後やディスクの表面のほこり等の要因によりウォブル信号の周期が局所的に不正になっても、その期間タイマー出力周期をホールドして正しい記録クロックを発生することができる。
【００５７】
なお周期平均化区間は、長いほど外乱の影響を受けにくくなるが、記録クロックの線速度変動に対する応答特性を考慮し決定する必要がある。例えば線速度変動に対する記録クロックの応答周波数特性として２ＫＨｚ程度が要求される場合は、周期平均化区間は５００マイクロ秒以下に設定するのが適切である。
【００５８】
（実施の形態２）
図１０は、本発明の第２の実施形態におけるブロック図である。図１０において、１は光ディスク、２はディスクモータ、３はヘッド、４はＲＦアンプ、５はデコーダ、６はウォブル信号検出回路、８は記録開始位置判定回路、９は記録終了位置判定回路、１０はウォブル欠落判定回路、１１は第１のタイマー制御回路、１２は周期比較回路、１３は第２のタイマー制御回路、１４は固定周波数発振器、１５はタイマー、１６は周波数逓倍ＰＬＬ、１７はインタフェース、１８はエンコーダ、１９はパワー制御回路、２０はレーザ駆動回路で、以上は実施の形態１と同じであるから詳細な説明は省略する。２３は位相比較回路で、ウォブル信号とタイマー出力の位相を比較する。２４は周期平均化回路で、ウォブル信号検出回路６で検出されたウォブル周期と位相比較回路２３で検出された位相差にもとづき、タイマーロード値を決定する。
【００５９】
次に、周期平均化回路と位相比較回路の詳細動作について説明する。図１１は周期平均化回路の動作説明図である。図１１において９０１はウォブル信号、９０２は周期計測区間１を示し、区間１の長さは長方形の長さで表わす。周期計測はウォブル信号のＮ周期（Ｎは所定の整数）について行うことを仮定している。同様に９０３は周期計測区間２を示し、区間２の長さは長方形の長さで表わし、９０４は周期計測区間３を示し、区間３の長さは長方形の長さで表わす。本実施形態では、ウォブル周期のほかにウォブル信号とタイマー出力の位相誤差も計測しており、９０５は位相差計測区間１を示し、長方形の長さで表わされた区間１で発生した位相誤差の合計値、言い換えると区間１の終端で残留しているウォブル信号とタイマー矩形波の位相誤差をＺ１で示す。同様９０６は位相差計測区間２を示し、長方形の長さで表わされた区間２の終端で残留している位相誤差をＺ２で示し、９０７は位相差計測区間３を示し、長方形の長さで表わされた区間３の終端で残留している位相誤差をＺ３で示す。９０８はタイマー動作を、９０９はタイマーの矩形波出力を示す。
【００６０】
実施の形態１では、ウォブル１６周期ごとに重複区間なく時間計測し周期平均値を求めたが、本実施形態ではウォブル周期の計測値と位相誤差の計測値の両方を使用して平均周期を算出する。まずウォブル周期の計測方法について説明する。本実施形態では、ウォブル信号が１周期入力されるごとに平均周期を計算し直し、移動平均をとることにより周期平均値を算出する。具体的には、９０２周期計測区間１で計測されたウォブル信号Ｎ周期の時間がＶ１とし、Ｖ１計測後のウォブル信号入力周期をＸ２、Ｘ３…とするとき、Ｖ１からＶ１（１／Ｎ）を減算し、Ｘ２を加算したものを新しい周期積算値Ｖ２とする。すなわちＶ２＝（（Ｎ−１）／Ｎ）×Ｖ１＋Ｘ２となる。Ｖ２として計測値そのものを用いるのではなく、Ｖ１とＸ２を用いた近似式を用いる理由は、計測区間の開始点をすべて記憶しておく必要がないためである。すなわち近似式を用いなければ、Ｎ個の区間をすべて並列に測定しなければならず、区間計測用のカウンタがＮ倍になるためである。同様に次のウォブル信号周期Ｘ３が入力された時点で、計測区間３に対応する積算値Ｖ３は、Ｖ２からＶ２（１／Ｎ）を減じたものにＸ３を加算したものとするので、Ｖ３＝（（Ｎ−１）／Ｎ）×Ｖ２＋Ｘ３となる。
【００６１】
次にウォブル信号とタイマー出力の位相誤差について説明する。周期平均値を算出してタイマーロードするだけでも、ウォブル周期と略同一の周期の矩形波を得ることは可能であるが、周期平均化の切り捨て誤差、切り上げ誤差、あるいは周期平均値の計測分解能により、もとのウォブル信号とタイマー矩形波出力との間に位相差が累積する可能性がある。各計測区間での位相誤差はわずかなものであっても、それが累積することにより、記録クロックとディスク上のランドプリピットとの間の位相誤差が増大し、好ましくない場合が考えられる。従って、本実施形態では、ウォブル信号とタイマー出力矩形波の間の位相誤差Ｚをタイマーロード値に反映し、位相誤差Ｚを常に少なくなるように制御する。具体的な動作としては、９０９に示すようにウォブルＮ周期を計測した時点でのウォブル信号とタイマー矩形波出力の位相差をＺ１、位相誤差の積算値の初期値をＷ１＝Ｚ１としたとき、次にタイマーにロードする値は、Ｖ１の１／ＮとＷ１の１／Ｎの和にする。位相差Ｗ１を１／Ｎにする理由は、位相誤差をＮ周期にわたって分散してタイマー設定に反映することにより急激なタイマー周期変動を避け、記録クロックのジッタ性能向上を図るためである。
Ｗ１は位相誤差が少なくなる方向、すなわちタイマー位相がウォブル信号に対して遅れている場合にはＶ１に対して加算、タイマー位相が進んでいる場合にはＶ１からの減算となる。同様に次のウォブル信号入力時点での位相誤差がＺ２であるとき、位相差積算値Ｗ２としてタイマー設定に反映させる値は、周期計測と同様Ｗ１よりＷ１（１／Ｎ）を減じてＺ２を加算した値、すなわちＷ２＝（（Ｎ−１）／Ｎ）×Ｗ１+Ｚ２となり、タイマーにロードされる値は（Ｖ２＋Ｗ２）／Ｎになる。次の周期Ｘ３、位相差Ｚ３についても同様、（Ｖ３＋Ｗ３）／Ｎがタイマーにロードされる。図１１の９０５、９０６、９０７で示す位相誤差の補正は、省略することも可能である。
【００６２】
以上、本発明の実施の形態２では、ウォブル１周期ごとに周期平均値を更新していくので、タイマーの出力周期の変動を実施の形態１に比較してよりスムースにすることができ、タイマー出力を逓倍して得られる記録クロックのジッタ性能の改善が期待できる。また、ウォブル信号とタイマー出力の位相差をタイマーロード値に反映させることにより、周期平均化の切り捨て誤差、切り上げ誤差、タイマー分解能の誤差がある程度存在してもその累積を抑え、ウォブル信号とタイマー出力の位相が常に一致するように動作させることができる。
【００６３】
（実施の形態３）
図１は、本発明の実施の形態３である。図１において、１は光ディスク、２はディスクモータ、３はヘッド、４はＲＦアンプ、５はデコーダ、６はウォブル信号検出回路、８は記録開始位置判定回路、９は記録終了位置判定回路、１０はウォブル欠落検出回路、１１は第１のタイマー制御回路、１２は周期比較回路、１３は第２のタイマー制御回路、１４は固定周波数発振器、１５はタイマー、１７はインタフェース、１８はエンコーダ、１９はパワー制御回路、２０はレーザ駆動回路、２３は位相比較回路、２４は周期平均化回路で、以上は実施の形態２と同じであるから詳細な説明は省略する。２１はランドプリピット検出回路、２２はウインドウ保護回路で、これは実施の形態１で説明したものである。２５はラッチで、ランドプリピットがウインドウ内で検出された時点のタイマー１５のカウント値をラッチする。すなわちラッチにはタイマー出力矩形波の立ちあがりからランドプリピットまでの位置を計測した結果が入る。２６は減算器でラッチの内容に対して所定数を減算する。２７は低域フィルタで、減算器出力に対して低域成分のみを通過させるデジタルフィルタである。２８は周波数逓倍ＰＬＬで基本的なＰＬＬ動作は実施の形態１ないし２と同じであるが、低域フィルタ２７の出力値に応じて記録クロックの位相を補正できるように構成している。
【００６４】
次にウォブル信号とランドプリピット信号間の位相差検出方法について図１２を用いて説明する。図１２は位相差検出の動作説明図である。図１２において、１００１はランドプリピット信号、１００２は検出ウインドウ、１００３はタイマーカウント動作、１００４はウォブル信号、１００５はラッチ出力、１００６は減算器出力を示す。ランドプリピット信号１００１は、検出ウインドウ１００２によりウインドウ外で誤検出された成分は除去される。タイマーは１００３に示すように常時カウントダウン動作を行っており、ゼロカウント時には新たな平均周期がロードされる。ロードされる平均周期は図にＬ１、Ｌ２で示している。ウインドウ内でランドプリピット信号が検出されると、その検出位置に対応するタイマーカウント値Ｃ１がラッチ１００５にコピーされる。ウォブル信号とランドプリピット信号の位相差Ａ１は、ラッチされた値を用いてＡ１＝Ｌ１−Ｃ１として算出可能である。ここでトラック間クロストークのない理想状態でのウォブル信号とランドプリピットの位相差ＡＮが予め既知であれば、周波数逓倍ＰＬＬに対して、Ａ１−ＡＮ、すなわち、Ｌ１−Ｃ１−ＡＮの位相補正を行うことにより、ウォブル信号とランドプリピット信号の位相差を常にトラック間クロストークのない状態に保つことができる。Ｌ１−Ｃ１−ＡＮは減算器２６により行われる。減算器２６の出力はカットオフ数ＫＨｚの低域フィルタ２７を通して位相補正信号として周波数逓倍ＰＬＬ２８に送られる。低域フィルタを用いる理由は、ランドプリピット信号は記録時の記録パルスのマーク部、スペース部による受光光量の違い、および再生時のマーク部、スペース部の受光光量の違いによりジッタ成分を持つので、それを除去するためである。またランドプリピットの未検出や誤検出に対する周波数逓倍ＰＬＬ２８の応答を抑制するためである。
【００６５】
次に、周波数逓倍ＰＬＬについて図１３を用いて説明する。図１３は周波数逓倍ＰＬＬのブロック図である。図１３において１１０１は位相比較器でタイマー出力と一致検出器の立ち上がり位相を比較する。１１０２はチャージポンプ、１１０３はＶＣＯ、１１０４は７４４分周カウンタ、１１０５は一致検出器、１１０６は記録クロックを出力するための４分周カウンタである。
【００６６】
本実施の形態においては、位相補正の分解能を記録クロックの４分の１周期とするため、ＶＣＯの発振周波数は記録クロックの４倍としている。従って、記録クロックはＶＣＯ１１０３の出力を４分周カウンタ１１０６で分周したものとなる。また、ウォブル信号の周波数は記録クロックの１８６分の１なので、分周器としてはさらにその４倍、すなわち１８６×４＝７４４分周となり、７４４分周カウンタ１１０４を設けている。一致検出器７０５は、位相補正のない状態では、７４４分周カウンタのカウント値が０になるごとに立ち上がりパルスが含まれるような矩形波を発生するように動作する。一致検出器１１０５の出力する矩形波とタイマー出力矩形波の立ち上がりエッジ同志が位相比較器１１０１で比較され、その位相差量に応じてチャージポンプ１１０２が駆動され、ＶＣＯ１１０３の出力周波数が制御される。
【００６７】
次に、周波数逓倍ＰＬＬの位相補正動作を図１４を用いて説明する。図１４は周波数逓倍ＰＬＬの位相補正動作の説明図である。図１４において、１２０１は７４４分周器のカウント値を示す。この分周器は７４４分周の固定分周比のカウンタなので、カウント値としては７４３から０にカウントダウンを繰り返している。１２０２に低域フィルタ２７から出力された位相補正値を示す。この例では説明の都合上、タイミングチャートの前半部分が補正値−１０、後半部分が補正値＋１０として示しているが、実際にはカットオフ数ｋＨＺの低域フィルタ２７を挿入しているため、補正値が−１０から瞬時に＋１０に急激に変動することはない。一致検出器１１０５は、補正値が−１０のときには７４４分周カウンタのカウント値が−１０（７３３）になった場合に立ち上がり波形を発生し、補正値が＋１０のとき７４４分周カウンタのカウント値が＋１０になった場合に立ち上がり波形を発生する。つまり、一致検出器から出力される矩形波は、設定値に応じて記録クロックの４分の１周期単位で位相が補正されることになる。トラック間クロストークによりランドプリピット信号に対してウォブル信号の位相が進みタイマー出力の位相も進んでいる場合には、一致検出器の出力位相も低域フィルタの出力量だけ進める方向に制御することにより、ＰＬＬの出力位相変動をキャンセルするように制御することができる。逆にウォブル信号の位相が遅れている場合には、一致検出器の位相も遅らせる方向に制御すればよい。位相比較器１１０１は立ち上がりエッジのみ比較するように構成できるので、一致検出器１１０５が出力する矩形波の立下り位置は厳密に決める必要なないが、例えばカウント値が半分の３７０カウント近傍でたち下がるように設計すればよい。
なお、ウォブル信号とランドプリピット信号の位相差は固定クロック発振器１４の周波数分解能で計測され、周波数逓倍ＰＬＬ２８の位相補正単位はＶＣＯ１１０３の発振周波数で決定されるので、両者の周波数が異なる場合には、補正値の設定単位の変換が必要になる場合がある。
なお、本実施例では、ＶＣＯ１１０３の出力に対して位相補正を行なったが、タイマー出力に対して位相補正を行なっても同様の効果が得られる。この場合、タイマーと同じクロックを用いてタイマー出力の位相補正を行なえば、上記補正値の設定単位の変換は不要である。
以上のように本実施の形態によれば、比較的回路規模が小さくデジタル的に構成可能な周期平均化回路と低域フィルタ、１個の周波数逓倍ＰＬＬを効果的に組み合わせることにより、ウォブル信号とランドプリピット信号の位相を容易に検出し、ランドプリピット信号を用いた記録クロックの位相補正を容易に行うことができる。
【００６８】
またＤＶＤ−Ｒディスクにおいて、ウォブル周波数は１４０ＫＨｚ、ランドプリピットの出現間隔は２フレーム（約１０ＫＨｚ）、ディスクの偏心に追従するためのＰＬＬ応答帯域は１ＫＨｚ程度でウォブルのトラック間干渉は５．３回転周期と遅い。従って、周期平均化回路におけるタイマーの位相補正の応答速度１４０ＫＨｚは、約１０ＫＨｚで現れるのランドプリピットとウォブル信号の位相差を測定するのに十分である。また、低域フィルタのカットオフ周波数を１ＫＨｚ程度に選ぶことにより、ディスクの線速度変動に追従し、ランドプリピットの高域ジッタ成分抑圧しつつ周波数逓倍ＰＬＬの位相補正を行うことができる。また低域フィルタを用いることによりランドプリピットの誤検出や未検出が存在しても記録クロックのジッタ増加を最小限度に抑えることができ、本発明の実用的効果は大きい。
【００６９】
（実施の形態４）
次に周期平均化回路の更に別の詳細動作例について説明する。図１５は、実施の形態４における周期平均化回路の動作説明図である。周期平均化回路のブロック図は実施の形態２と同様であり、説明を省略する。図１５において１５０１はウォブル信号、１５０２は周期計測区間１、１５０３は周期計測区間２、１５０４は周期計測区間３を示す。１５０５は位相差計測区間１、１５０６は位相差計測区間２、１５０７は位相差計測区間３を示す。１５０８はタイマー動作を、１５０９はタイマーの矩形波出力を示す。
【００７０】
実施の形態４においてウォブル周期の計測方法について説明する。周期積算値Ｖ１、Ｖ２、Ｖ３・・・の計測方法は実施の形態２と同様であるが、位相誤差の積算値の計算方法、位相誤差のタイマーロード値の計算方法が実施の形態２とは異なる。実施の形態４では、ウォブル信号とタイマー出力矩形波の間の位相誤差に対して一定の減衰定数をかけたものをタイマーロード値に反映する。
【００７１】
具体的な動作としては、１５０９に示す様に、ウォブルＮ周期を計測した時点でのウォブル信号とタイマー矩形波出力の位相差をＺ１としたとき、Ｗ１の初期値はＺ１とし、次にタイマーにロードする値は、Ｖ１／ＮとＷ１／（Ｄ×Ｎ）の合計値にする。Ｄは減衰定数である。位相差のタイマーへの反映値をＷ１／（Ｄ×Ｎ）にする理由は、位相誤差に一定の減衰定数Ｄをかけて、Ｎ周期にわたって分散してタイマー設定に反映することにより、タイマー周期をウォブル周期に対して、より安定に追随させるためである。次のウォブル信号入力時点での位相誤差がＺ２であるとき、位相差積算値Ｗ２は、Ｗ２＝（（Ｎ−Ｃ）／Ｎ）×Ｗ１＋Ｚ２とする。Ｃは減算定数である。定数Ｃを減算している理由は、積算値Ｗｉに対する位相誤差量のゲインを調整するためである。このときのタイマーロード値は、Ｖ２／ＮとＷ２／（Ｄ×Ｎ）の合計値である。以降周期でも同様のタイマーロードが行なわれる。
【００７２】
たとえば、周期平均化区間が、１２８のウォブル周期に相当する場合（Ｎ＝１２８）、本実施の形態で減算定数Ｃ＝４、減衰定数Ｄ＝２程度に設定することにより、実施の形態３よりも位相誤差の帰還量を低く抑えることができ、特に入力ウォブル信号の周期変動が激しい場合において、タイマー出力すなわち平均化ウォブル信号の周期変動を抑える効果がある。なお、周期平均化区間は、周期積算値の計測と位相誤差積算値の計測で別個の値としてもよい。
【００７３】
以上、本発明の実施の形態３では、ウォブル信号とタイマー出力の位相差を一定の減衰定数を掛けてゆるやかにタイマーロード値に反映させることにより、ウォブル信号とタイマー出力の位相差が累積するのを防ぐことができ、かつウォブル信号の周期変動が激しい場合でも位相誤差量が過剰に帰還されてタイマー出力が不安定になるのを防ぐことができる。
【００７４】
【発明の効果】
本発明の記録クロック発生装置では、隣接トラックの影響によるウォブル信号の位相変動、ランドプリピット信号の漏れこみによるウォブル信号の位相変動、記録パワー変調成分の漏れこみによるウォブル信号の位相変動、その他ノイズによるウォブル信号の周期変動に対して、周期平均化を行うことにより安定した記録クロックを発生することができる。
【００７５】
また、記録開始時、記録終了時のＲＦアンプの過渡応答や、ディスク表面のごみなどによりウォブル信号が欠落した場合でも、ウォブル信号の平均周期にて発振しているタイマーの出力周期をホールドすることにより、周波数逓倍ＰＬＬの出力、すなわち記録クロックのジッタ悪化を最低限に抑えることができる。
【００７６】
また、ランドプリピット信号に高域ジッタ、誤検出、未検出が存在した場合でも、記録クロックに対する位相補正信号として低域通過型フィルタを通した信号を用いることにより、高域ジッタや欠落の影響を抑え、記録クロックのディスクに対する位相ジッタを大きく改善することができる。
さらに本発明によれば、周期平均化回路、タイマー、低域フィルタなど、いずれも比較的小規模なデジタル回路で構成可能であり、基本的に１個の周波数逓倍ＰＬＬでランドプリピット信号による位相補正を行ったジッタの少ない記録クロックを生成することができ、その実用的効果は大きい。
【図面の簡単な説明】
【図１】  実施の形態３のブロック図
【図２】  ディスクの溝形状図
【図３】  ディスクの記録フォーマット図
【図４】  実施の形態１のブロック図
【図５】  実施の形態１における周期平均化回路のブロック図
【図６】  実施の形態１における周期平均化回路の動作説明図
【図７】  実施の形態１における周期比較回路のブロック図
【図８】  実施の形態１における周期比較回路の動作説明図
【図９】  実施の形態１における周期平均化回路の第２の動作説明図
【図１０】  実施の形態２のブロック図
【図１１】  実施の形態２における周期平均化回路の動作説明図
【図１２】  実施の形態３における位相差検出の動作説明図
【図１３】  実施の形態３における周波数逓倍ＰＬＬのブロック図
【図１４】  実施の形態３における周波数逓倍ＰＬＬの動作説明図
【図１５】  実施の形態４における周期平均化回路の動作説明図
【符号の説明】
１          光ディスク
２          ディスクモータ
３          ヘッド
４          ＲＦアンプ
５          デコーダ
６          ウォブル信号検出回路
７、２４    周期平均化回路
８          記録開始位置判定回路
９          記録終了位置判定回路
１０        ウォブル欠落判定回路
１１        第１のタイマー制御回路
１２        周期比較回路
１３        第２のタイマー制御回路
１４        固定周波数発振器
１５        タイマー
１６        周波数逓倍ＰＬＬ
１７        インタフェース
１８        エンコーダ
１９        パワー制御回路
２０        レーザ駆動回路
２１        ランドプリピット検出回路
２２        ウインドウ保護回路
２３        位相比較回路
２５、５０５    ラッチ
２６        減算器
２７        低域フィルタ
２８        周波数逓倍ＰＬＬ
２０１      グルーブ
２０２      ランド
２０３      ランドプリピット
２０４      記録マーク
３０３      外周側ランドプリピット信号
３０４      内周側ランドプリピット信号
５０１      Ｄフリップフロップ
５０２      積算周期計測カウンタ
５０３      ウォブル周期カウンタ
５０４      一致検出器
５０６      シフタ
５０７      平均区間生成回路
６０１      減算器（Ｑ−Ｔ０）
６０２      減算器（Ｔ０−Ｑ）
６０３      制限値設定レジスタ
６０４      比較器（Ｑ−Ｔ０とＡ）
６０５      比較器（Ｔ０−ＱとＡ）
６０６      加算器（Ｔ０＋Ａ）
６０７      減算器（Ｔ０−Ａ）
６０８      セレクタ
１１０１    位相比較器
１１０２    チャージポンプ
１１０３    ＶＣＯ
１１０４    ７４４分周カウンタ
１１０５    一致検出器
１１０６    ４分周カウンタ
【図１】
0004188583.tif 000003
【図２】
0004188583.tif 000004
【図３】
0004188583.tif 000005
【図４】
0004188583.tif 000006
【図５】
0004188583.tif 000007
【図６】
0004188583.tif 000008
【図７】
0004188583.tif 000009
【図８】
0004188583.tif 000010
【図９】
0004188583.tif 000011
【図１０】
0004188583.tif 000012
【図１１】
0004188583.tif 000013
【図１２】
0004188583.tif 000014
【図１３】
0004188583.tif 000015
【図１４】
0004188583.tif 000016
【図１５】
0004188583.tif 000017