(57)【特許請求の範囲】
【請求項１】
特定の信号波形を有する出力信号（ＶOUT）を生成するための変圧器（４）を有する信号波形生成回路構造であって、制御手段（１〜３）が、変圧器（４）を駆動するために備えられており、制御手段（１〜３）が、変圧器（４）を駆動するための第１制御信号（ＶH）および第２制御信号（ＶL）をそれぞれ、基準信号（ＶＲＥＦ）に基づいて、変圧器（４）の出力が望ましい信号波形となるような個別のパルス幅および／または周波数を有するように生成し、
変圧器（４）が、その出力信号の電圧を、第１制御信号（ＶH）に基づいて上昇させ、第２制御信号（ＶL）に基づいて減少させるように設定されていることを特徴とする回路構造。
【請求項２】
上記制御手段（１〜３）が、上記変圧器（４）用の第１および第２制御信号（ＶH、ＶL）を、これらが可変パルス幅を有するように生成することを特徴とする請求項１に記載の回路構造。
【請求項３】
上記制御手段（１〜３）が、制御ユニット（１）と、第１および第２パルス幅調整ユニット（２、３）とを含み、
上記制御ユニット（１）が、第１パルス幅調整ユニット（２）用の調整信号（ｐｗｍ１）および第２パルス幅調整ユニット（３）用の調整信号（ｐｗｍ２）を生成するようになっており、
第１または第２パルス幅調整ユニット（２、３）が、調整信号（ｐｗｍ１、ｐｗｍ２）に基づいて、変圧器（４）に入力された第１または第２制御信号（ＶH、ＶL）のパルス幅を調整するようになっており、
上記変圧器（４）が、その出力信号（ＶOUT）の電圧を、第１パルス幅調整ユニット（２）から入力される第１制御信号（ＶH）のパルス幅に基づいて上昇させ、第２パルス幅調整ユニット（３）から入力される第２制御信号（ＶL）のパルス幅に基づいて減少させるようになっていることを特徴とする請求項２に記載の回路構造。
【請求項４】
上記制御手段（１〜３）が、変圧器（４）用の第１および第２制御信号（ＶH、ＶL）を、周波数可変に生成することを特徴とする請求項１〜３のいずれかに記載の回路構造。
【請求項５】
上記制御手段（１〜３）が、制御ユニット（１）および第１および第２パルス幅調整ユニット（２、３）を含み、
制御ユニット（１）が、第１パルス幅調整ユニット（２）用の調整信号（ｆ１）、および、第２パルス幅調整ユニット（３）用の調整信号（ｆ２）を生成するようになっており、
上記第１または第２パルス幅調整ユニット（２、３）が、それぞれの調整信号（ｆ１、ｆ２）に基づいて、変圧器（４）に入力される第１または第２制御信号（ＶH、ＶL）の周波数を調整するようになっており、
このとき、変圧器（４）が、その出力信号（ＶOUT）の電圧を、第１パルス幅調整ユニット（２）からの第１制御信号（ＶH）の周波数に基づいて上昇させ、または、第２パルス幅調整ユニット（３）からの第２制御信号（ＶL）の周波数に基づいて減少させるようになっていることを特徴とする請求項４に記載の回路構造。
【請求項６】
上記変圧器（４）が、インダクタンス（Ｌ）および制御可能な第１半導体スイッチ（Ｔ１）からなり、供給電圧（Ｖ0）で稼動される直列回路を含み、
制御可能な第１半導体スイッチ（Ｔ１）に対して並列に、整流子（Gleichrichtelement）（Ｄ）および容量（Ｃ）からなる直列回路が接続されており、この容量で、変圧器（４）の出力信号（ＶOUT）の電圧を出力可能であり、
この容量（Ｃ）に対して並列に、制御可能な第２半導体スイッチ（Ｔ２）が接続されており、
制御可能な第１半導体スイッチ（Ｔ１）が、第１制御信号（ＶH）によって駆動され、制御可能な第２半導体スイッチ（Ｔ２）が、第２制御信号（ＶL）によって駆動されることを特徴とする請求項１〜５のいずれかに記載の回路構造。
【請求項７】
上記の制御可能な第１および第２半導体スイッチが、バイポーラトランジスタ（Ｔ１、Ｔ２）によってそれぞれ形成されており、
第１半導体スイッチを形成している第１バイポーラトランジスタ（Ｔ１）のエミッタが、第２半導体スイッチを形成している第２バイポーラトランジスタ（Ｔ２）のエミッタと結合しており、
第１バイポーラトランジスタ（Ｔ１）のコレクターが、整流子（Ｄ）の一方の接続部と結合しており、第２バイポーラトランジスタ（Ｔ２）のコレクターが、抵抗器（Ｒ３）を介して整流子（Ｄ）のもう一方の接続部と結合しており、
このとき、第１バイポーラトランジスタ（Ｔ１）のベースに第１制御信号（ＶH）が入力されており、第２バイポーラトランジスタ（Ｔ２）のベースに、第２制御信号（ＶL）が入力されていることを特徴とする請求項６に記載の回路構造。
【請求項８】
上記制御手段（１〜３）が、変圧器（４）の出力信号（ＶOUT）をフィードバックされることなく、基準信号（ＶREF）に基づいて変圧器（４）用の第１および第２制御信号（ＶH、ＶL）を生成するようになっており、
上記第１または第２パルス幅調整ユニット（２、３）が、一定周波数を有する第１または第２制御信号（ＶH、ＶL）を生成し、
上記制御ユニット（１）が、
ｘ（ｋ）＞ｘ（ｋ−１）のとき、
式  −（Ｌ／（ＲEC・Ｔ））・ｌｎ[１−ＲEC／Ｖ0・（Ｃ／Ｌ（ｘ2（ｋ）−ｘ2（ｋ−１）））1/2]
にしたがって、第１または第２パルス幅調整ユニット（２、３）のパルス幅を少なくとも近似的に算出する一方、
ｘ（ｋ）＜ｘ（ｋ−１）のとき、
式  −（Ｒ・Ｃ／Ｔ）・（ｌｎ（ｘ（ｋ−１）−ｌｎ（ｘ（ｋ）））
にしたがって、第１または第２パルス幅調整ユニット（２、３）のパルス幅を少なくとも近似的に算定するようになっており、
このとき、Ｃは容量値を、Ｌはインダクタンス値を、Ｒは抵抗値を、ＲECは第１バイポーラトランジスタ（Ｔ１）のエミッタ・コレクター抵抗値を、Ｖ0は供給電圧の値を、１／Ｔは第１および第２パルス幅調整ユニット（２、３）の周波数値を、そしてｘ（ｋ）は時間ｋでの基準信号の値であることを特徴とする請求項３または７に記載の回路構造。
【請求項９】
上記制御手段（１〜３）が、変圧器（４）の出力信号（ＶOUT）を基準信号（ＶREF）と比較し、前記比較結果に基づいて変圧器（４）用の第１および第２制御信号（ＶH、ＶL）を生成するように、備えられていることを特徴とする請求項１〜７のいずれかに記載の回路構造。
【請求項１０】
上記制御ユニット（１）が、変圧器（４）の出力信号（ＶOUT）を基準信号（ＶREF）と比較し、比較結果に基づいて、第１パルス幅調整ユニット（２）用の調整信号（ｐｗｍ１、ｆ１）と、第２パルス幅調整ユニット（３）用の調整信号（ｐｗｍ２、ｆ２）とを生成するようになっていることを特徴とする請求項３，５，９のいずれかに記載の回路構造。
【請求項１１】
上記第１または第２パルス幅調整ユニット（２、３）が、一定周波数を有する第１または第２制御信号（ＶH、ＶL）を生成し、
上記制御ユニット（１）が、
ｅ（ｋ）＞０のとき、
式  ｛２・Ｃ・Ｌ・（２・ｅ（ｋ）・ｙ（ｋ）＋ｅ（ｋ）・ｅ（ｋ））｝1/2／（Ｔ・Ｖ0）
にしたがって、第１または第２パルス幅調整ユニット（２、３）のパルス幅を少なくとも近似的に算出する一方、
ｅ（ｋ）＜０のとき、
式  −Ｒ・Ｃ・ｌｎ（ｙ（ｋ）／（ｙ（ｋ）＋ｅ（ｋ））／Ｔ
にしたがって、第１または第２パルス幅調整ユニット（２、３）のパルス幅を少なくとも近似的に算出するようになっており、
このとき、Ｃは容量値を、Ｌはインダクタンス値を、Ｒは抵抗値を、Ｖ0は供給電圧値を、１／Ｔは第１および第２パルス幅調整ユニット（２、３）の周波数値を、ｅ（ｋ）は時間ｋでの差動信号の値を、および、ｙ（ｋ）は時間ｋでの変圧器（４）の出力信号の値であることを特徴とする請求項７または１０に記載の回路構造。
【請求項１２】
上記第１および第２パルス幅調整ユニット（２、３）の動作周波数が、１２８ｋＨｚであることを特徴とする請求項１１に記載の回路構造。
【請求項１３】
請求項１〜１２のいずれかに記載の回路構造を、電話音の生成に使用する方法。
【発明の詳細な説明】
本発明は、特定の信号波形（Signalformen）、特に（携帯）電話音を生成するために用いることの可能な信号波形生成回路構造に関する。
【０００１】
電話音を生成するために、任意の信号波形および調整可能な電圧レベル（振幅）を有する信号を生成することが必要である。そして、たとえば容量性の音響変換器によって、このようにして生成した信号を音波に変換できる。
【０００２】
特に、今日では、近年の電話機に使用されるような多音呼び出しを行うためには、望ましい信号波形を有する上述の信号を生成できる回路構造が必要である。このため、従来の回路構造では、比較的高い固定供給電圧を用い、適当な変圧器（Spannungswandler）によって望ましい信号を引き出すようになっている。
【０００３】
本発明は、信号波形生成回路構造を提案することを目的としている。また、この回路構造は、比較的に簡易な方法で、また、より高い信頼性または正確さをもって、望ましい信号波形を有する信号を生成できるものである。
【０００４】
この目的は、請求項１の特徴を有する本発明の回路構造によって達成される。従属請求項は、本発明の有効で好ましい実施形態を明示している。
【０００５】
本発明では、第１および第２制御信号の入力を受ける変圧器回路を用いる。この変圧器回路は、電圧を上昇させたり減少させたりする機能を有している。このとき、第１制御信号は、変圧器回路の出力電圧を上昇させるために用いられる一方、第２制御信号は、同じく減少させるために用いられる。
【０００６】
この変圧器回路は、２つの制御信号の周波数および／またはパルス幅を調整することによって、有利に駆動される。このとき、制御信号の周波数および／またはパルス幅は、変圧器回路の出力部から望ましい信号波形を出力させるように、基準信号に基づいて調整または設定される。
【０００７】
本発明の回路構造は、変圧器回路の出力電圧をフィードバックしない「オープン・ループ・コントロール」の形態にも、また、変圧器回路の出力電圧をフィードバックする制御回路（「クローズド・ループ・コントロール」）の形態にも構成できる。前者の場合、回路の複雑さ（Schaltungsaufwand）を軽減できる。また、後者の場合、変圧器回路の出力信号の信号波形を、より正確に生成できる。
【０００８】
次に、本発明を、有利な実施形態に基づく添付図面を参照しながら詳細に説明する。
【０００９】
図１は、本発明の実施形態による、信号波形生成回路構造のブロック図である。図２は、図１に示された変圧器の回路図の一形態を示す図である。図３Ａおよび図３Ｂは、図１に示された回路構造の稼動状態を説明するための信号曲線を示す図である。
【００１０】
図１に示した回路構造は、たとえば、多音呼び出しを生成するために、携帯電話に組み込める。この回路構造は、ＤＣ／ＤＣ変圧器４を備えており、これは、電圧降下可能なＤＣ／ＤＣ上昇調節器（Aufwaertsregler）の形態で構成できる。したがって、この変圧器４は、その出力電圧ＶOUTを上げ下げできるのである。
【００１１】
出力信号ＶOUTの信号波形を調整する変圧器４は、２つの制御信号ＶHおよびＶLを介して駆動される。このとき、出力電圧ＶOUTは、制御信号ＶHを介して上昇し、制御信号ＶLを介して減少する。各制御信号ＶHまたはＶLは、適切なパルス幅調整ユニット（ＰＷＭユニット）２または３から発生する。このパルス幅調整ユニットは、各パルス型制御信号の周波数および／またはパルス幅を、制御ユニット１によって前もってセットされた調整信号（Einstellsignalen）に基づいて調整する。
【００１２】
この制御ユニット１は、基準信号ＶREFを受信し、この基準信号を出力信号ＶOUTの実効値と比較する。この比較結果に基づいて、パルス幅を調整するためのパルス幅調整信号ｐｗｍ１またはｐｗｍ２、および／または、制御信号ＶHおよびＶLの周波数を調整するための周波数調整信号ｆ１またはｆ２が生成され、ＰＷＭユニット２またはＰＷＭユニット３に前もってセットされる（プリセットされる）。これにより、ＰＷＭユニット２および３は、制御信号ＶHおよびＶLを、各プリセット調整値に基づいて生成できる。このようにして、パルス型制御信号ＶHおよびＶLのパルス幅および／または周波数は、変圧器の出力部で望ましい信号波形が現れるように、基準信号ＶREFに基づいて制御または調整される。そして、出力電圧ＶOUTは、制御信号ＶHに割り当てられた変圧器４の入力部でのパルスによって上昇する。一方では、出力電圧ＶOUTは、制御信号ＶLに割り当てられた入力部でのパルスによって低下する。したがって、図１に示された回路構造は、原則的には、デルタ調整ＤＣ／ＤＣ変圧器に相当する。
【００１３】
図２は、変圧器４の回路図の一形態を示している。変圧器４は、供給電圧Ｖ0で稼動する回路から形成されており、２つのバイポーラトランジスタＴ１，Ｔ２、コイルＬ、ダイオードＤ、コンデンサーＣおよび抵抗器Ｒ１−Ｒ３を備えている。個々の構成要素は、図２に示すように接続されており、制御信号ＶHは、接続抵抗器Ｒ１を介して、バイポーラトランジスタＴ１のベース端子（Basisanschluss）に入力（angelegt ist）され、制御信号ＶLは、接続抵抗器Ｒ２を介して、バイポーラトランジスタＴ２のベース端子に入力されている。また、出力電圧ＶOUTはコンデンサーＣから出力される。すでに言及したように、出力電圧ＶOUTは、バイポーラトランジスタＴ１でのＶHパルスによって上昇するのに対して、バイポーラトランジスタＴ２でのＶLパルスによって低下する。
【００１４】
制御ユニット１によって、２つの制御信号ＶHおよびＶLにおける、パルス幅あるいは周波数、または、パルス幅および周波数を調整できる。これらのどの場合でも、図１に示した回路構造は機能を保障されている。
【００１５】
次に、簡易さに関して、一実施形態を詳述する。この実施形態では、２つのＰＷＭユニット２および３が一定の周波数で稼動している。このため、制御ユニット１およびＰＷＭユニット２および３によって、２つの制御信号ＶHおよびＶLのパルス幅だけが調整される。この場合、より高いクロックで稼動されるカウンターを用いて、パルス幅をデジタル方式で調整できる。例えば、２つのＰＷＭユニット２および３の周波数は１２８ｋＨｚであり、カウンタークロックは１０．３６８ＭＨｚである。これにより、２つの制御信号ＶHおよびＶLに相当する、８１の異なるパルス幅が生じる。
【００１６】
この制御ユニット１はデジタルで作動し、２つのＰＷＭユニット２および３によって調整すべきパルス幅を、以下の差動信号（Differenzsignal）ｅ（ｋ）から算出する。差動信号ｅ（ｋ）は、基準信号ｘ（ｋ）と出力信号ｙ（ｋ）との差動信号、すなわちｅ（ｋ）＝ｘ（ｋ）−ｙ（ｋ）である。ここで、ｋはサンプリング時間（Abtastzeitpunkt）をそれぞれ示している。この制御ユニット１は、差動信号ｅ（ｋ）に基づいて、パルス幅ＰＷの値を次のように算出する。
【００１７】
すなわち、
ｅ（ｋ）＞０のとき、ＰＷ＝｛２・Ｃ・Ｌ・（２・ｅ（ｋ）・ｙ（ｋ）＋ｅ（ｋ）・ｅ（ｋ））｝1/2／（Ｔ・Ｖ0）
ｅ（ｋ）＜０のとき、ＰＷ＝−Ｒ・Ｃ・ｌｎ（ｙ（ｋ）／（ｙ（ｋ）＋ｅ（ｋ））／Ｔ
ここで、Ｃは図２に示したコンデンサーの値を、Ｌは図２に示されているコイルの値を、Ｒは図２に示した抵抗器Ｒ３の値を示している。また、１／Ｔは、ＰＷＭユニット２および３、または、２つの制御信号ＶHおよびＶLの周波数を示している。さらに、Ｖ0は、図２に示した供給電圧の値を示している。複雑さを軽減するために、上述したパルス幅ＰＷ用の値を、大まかに、たとえば多項式近似を用いて算出することが望ましい。
【００１８】
図３Ａおよび３Ｂは、図１に示した回路構造における、離散サンプリング時間ｋの変動に応じて異なる信号曲線を示している。ただし、Ｃ＝３０ｎＦ、Ｌ＝４７μＨ、Ｒ＝３３０Ω、Ｖ0＝２．６５Ｖ、Ｔ＝１／１２８ｋＨｚである。図３Ａでは、信号曲線（ａ）は基準信号ＶREFに相当し、信号曲線（ｂ）は信号ｐｗｍ１またはｐｗｍ２に相当する。一方、図３Ｂでは、信号曲線（ｃ）は出力信号ＶOUTに相当し、信号曲線（ｄ）は制御電圧ＶH／ＶL（ただしＶH＝“１”およびＶL＝“０”）に相当する。
【００１９】
フィードバックすることなく、すなわち変圧器回路４の出力電圧ＶOUTを評価することなく、２つの制御信号ＶHおよびＶLを生成すれば、回路の複雑さを軽減できる。この場合、調整（“クローズドループ”）でなく、制御（“オープンループ”）だけが行われる。また、この場合、制御ユニット１は、ＰＷＭユニット２および３の一定周波数に関して、基準信号ｘ（ｋ）に基づいたパルス幅ＰＷの値を次のように算定する。
ｘ（ｋ）＞ｘ（ｋ−１）のとき、ＰＷ＝−（Ｌ／（ＲEC・Ｔ））・ｌｎ[１−ＲEC／Ｖ0・（Ｃ／Ｌ（ｘ2（ｋ）−ｘ2（ｋ−１）））1/2]
ｘ（ｋ）＜ｘ（ｋ−１）のとき、
ＰＷ＝−（Ｒ・Ｃ／Ｔ）・（ｌｎ（ｘ（ｋ−１）−ｌｎ（ｘ（ｋ）））
上記の式において、ＲECは、バイポーラトランジスタＴ１のエミッタ−コレクター抵抗を示している。
【図面の簡単な説明】
【図１】  本発明の実施形態による、信号波形生成回路構造のブロック図である。
【図２】  図１に示した変圧器の回路図の一形態を示す図である。
【図３Ａ】  図１に示された回路構造の稼動状態を説明するための信号曲線を示す図である。
【図３Ｂ】  図１に示された回路構造の稼動状態を説明するための信号曲線を示す図である。
【図１】
0004112227.tif 000002
【図２】
0004112227.tif 000003
【図３Ａ】
0004112227.tif 000004
【図３Ｂ】
0004112227.tif 000005