(57)【特許請求の範囲】
【請求項１】
複数の外部端子を持つＩＣチップと、一方の面に複数のボンディングパッドを持ち他方の面に外部接続用電極を持つ回路基板を備えた半導体パッケージの製造方法において、ウエファー上の複数の前記ＩＣチップに半田バンプよりなる前記外部端子を形成する半田バンプ形成工程と、前記ＩＣチップに該ＩＣチップより小さい前記回路基板をフリップチップ接続するボンディング工程と、前記ＩＣチップと前記回路基板の間を封止樹脂により封止する樹脂封止工程と、前記ウエファーの平坦面を基準にしてダイシング法により単個に分離するダイシング工程とからなることを特徴とする半導体パッケージの製造方法。
【請求項２】
前記樹脂封止工程は隣接する前記回路基板の間を埋めるように封止することを特徴とする請求項１に記載の半導体パッケージの製造方法。
【請求項３】
前記ダイシング工程は前記回路基板の外周側面の前記封止樹脂の切断面が露出していることを特徴とする請求項１又は２に記載の半導体パッケージの製造方法。
【請求項４】
前記回路基板のボンディングパッドと前記外部接続用電極がスルーホールにより電気的に接続されていると共に、該スルーホールは樹脂により穴埋めされていることを特徴とする請求項１〜３のいずれか１項に記載の半導体パッケージの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はフリップチップ実装し突起電極を有するＩＣサイズの半導体パッケージの製造方法に関するものである。
【０００２】
【従来の技術】
近年、半導体パッケージの小型化、高密度化に伴いベア・チップを直接フェイスダウンで、基板上に実装するフリップチップボンディングが開発されている。カメラ一体型ＶＴＲや携帯電話機等の登場により、ベア・チップと略同じ寸法の小型パッケージ、所謂ＣＳＰ（チップサイズ／スケール・パッケージ）を載せた携帯機器が相次いで登場してきている。最近ＣＳＰの開発は急速に進み、その市場要求が本格化している。
【０００３】
図４は、従来の単個のフリップチップ実装ＢＧＡの製造工程を示す断面図である。図４（ａ）において、回路基板１は略四角形でガラスエポキシ樹脂等よりなる上下両面に銅箔張りの樹脂基板で、該樹脂基板には複数のスルーホール２が切削ドリル等の手段により加工される。前記スルーホール２の壁面を含む基板面を洗浄した後、前記樹脂基板の全表面に無電解メッキ及び電解メッキによりＣｕメッキ層を形成し、前記スルーホール２内まで施される。
【０００４】
更に、メッキレジストをラミネートし、露光現像してパターンマスクを形成した後、エッチング液を用いてパターンエッチングを行うことにより、上面側にはＩＣ接続用のボンディングパッド３を、下面側にはマトリックス状にパッド電極である外部端子として突起電極４を形成する。次にソルダーレジスト処理を行い、所定の部分にレジスト膜を形成することにより、前記樹脂基板の下面側には突起電４を露呈するように、マトリックス状に多数の同一形状の半田付け可能な表面であるレジスト膜開口部を形成することにより回路基板１が完成される。
【０００５】
図４（ｂ）、（ｃ）において、前記回路基板１の下面側の突起電極４に、例えば、６／４半田の半田ボール９をフラックス１２を塗布して仮固定する。
【０００６】
図４（ｄ）において、ＩＣチップ５側に予め、前記半田ボール電極を構成する半田ボール９と半田の組成が同質の６／４半田の外部端子である半田バンプ７を形成する。半田バンプ７にフラックス１２を塗布した後、図４（ｅ）で前記回路基板１の上面側に形成したＩＣ接続用のボンディングパッド３に仮固定する。
【０００７】
図４（ｆ）において、上記した半田バンプ７及び半田ボール９の半田組成が同質の６／４半田のため、加熱炉中で２１０〜２３０°Ｃ程度に加熱することにより、フラックス１２が半田と溶融して、一回のリフロー工程で、前記回路基板１のボンディングパッド３にＩＣチップ５を接続すると同時に、突起電極４にマザーボード基板接続用の半田ボール電極１０を形成する。
【０００８】
図４（ｇ）において、フリップチップ実装されたＩＣチップ５を保護するためにその側面を覆うように、熱硬化性の封止樹脂８でサイドモールドする。前記ＩＣチップ５の非電極形成面の少なくとも一部は露出されているので、熱放散性は良好である。以上によりフリップチップ・キャビティアップＢＧＡ１３が完成される。
【０００９】
上述したように、単個の半導体パッケージの製造方法は、生産性が低いことは勿論のこと、ＬＳＩのベア・チップと略同じ寸法の小型パッケージであるＣＳＰにおいては、ＩＣチップ５と回路基板１の外形の差が極めて少ないので、樹脂封止の際に封止樹脂８をＩＣチップ５の下へ注入するのに、注入スペースが無くなる。また、前記回路基板５の外縁から最外周に位置するボール電極の中心までの距離が無くなると、半田ボール付け時の治具スペースが取れなくなる。
【００１０】
そこで、上記問題を解決するために多数個取りし、高密度実装化した従来技術が特開平８−１５３８１９号公報に開示されている。以下図面に基づいてその概要を説明する。
【００１１】
図５において、短冊状の回路基板１にスルーホール２を形成後、銅メッキ層を施す工程と、全ての回路パターンと接続する共通電極１４を含む複数個、例えば２個のＢＧＡを構成する回路パターンを形成する回路パターン形成工程と、前記回路基板１の上下両面に感光性樹脂皮膜を施した後、エッチングにより、共通電極１４及びＩＣチップ、ボンディングワイヤ、半田バンプの各接続部を除くようにドライフイルムを形成するドライフイルムラミネート工程と、前記共通電極１４を利用して前記回路基板１の上下両面の露出している電極の銅メッキ層の表面に、Ｎｉ−Ａｕメッキ層を形成する。
【００１２】
次に、共通電極１４と回路パターンとを分離するパターン分離工程は、製品分離ライン１５の四辺に沿って、その四隅に回路基板１と連結する連結部１５ａを残すように、ルータ加工により長穴１６を穴明けする。その後、ワイヤーボンディング及びトランスファーモールドにより樹脂封止し、回路基板１の下面に半田バンプを形成する。
【００１３】
製品分離工程は、前記四隅に残した連結部は狭隘なため、プレス抜き等の切り離し手段で余分な負荷をかけることなく極めて容易に分離することにより、単個のＢＧＡを製造することができる。
【００１４】
【発明が解決しようとする課題】
しかしながら、前述した短冊状の複数個取りする半導体パッケージの製造方法には次のような問題点がある。即ち、先に述べた単個の半導体パッケージの製造方法に比較して生産性は若干向上するが、小型パッケージであるＣＳＰにおいては、回路基板製造時の基板取り個数が少なく、生産コストが高くなる。また、前記ＣＳＰのように、前記回路基板の外縁から最外周に位置するボール電極の中心までの距離が差が無くなると、製品分離工程でプレス抜き等の切り離し手段で分離する時の金型押さえ代が無くなる等の問題があった。
【００１５】
本発明は上記従来の課題に鑑みなされたものであり、その目的は、小型携帯機器等に搭載する小型パッケージとして、ＩＣチップより小さい回路基板をフリップチップ接続した信頼性及び生産性に優れた半導体パッケージの製造方法を提供するものである。
【００２４】
【課題を解決する為の手段】
上記目的を達成するために、本発明における半導体パッケージの製造方法は、複数の外部端子を持つＩＣチップと、一方の面に複数のボンディングパッドを持ち他方の面に外部接続用電極を持つ回路基板を備えた半導体パッケージの製造方法において、ウエファー上の複数の前記ＩＣチップに半田バンプよりなる前記外部端子を形成する半田バンプ形成工程と、前記ＩＣチップに該ＩＣチップより小さい前記回路基板をフリップチップ接続するボンディング工程と、前記ＩＣチップと前記回路基板の間を封止樹脂により封止する樹脂封止工程と、前記ウエファーの平坦面を基準にしてダイシング法により単個に分離するダイシング工程とからなることを特徴とするものである。
【００２５】
また、前記樹脂封止工程は隣接する回路基板の間を埋めるように封止することを特徴とするものである。
【００２６】
また、前記ダイシング工程は前記回路基板の外周側面の前記封止樹脂の切断面が露出していることを特徴とするものであり、また、前記回路基板のボンディングパッドと前記外部接続用電極がスルーホールにより電気的に接続されていると共に、該スルーホールは樹脂により穴埋めされていることを特徴とするものである。
【００２７】
【発明の実施の形態】
以下図面に基づいて本発明における半導体パッケージ及びその製造方法について説明する。図１は本発明の実施の形態で、フリップチップ接続し外部端子を有する半導体パッケージの断面図、図２はその製造方法を示す説明図、図３は回路基板のスルーホール部の部分拡大断面図である。従来技術と同一部材は同一符号で示す。
【００２８】
図１及び図２において、先ず、図２（ａ）の半田バンプ形成工程は、ＩＣウエハー５ａをバンプ形成工程に流して前記ＩＣウエハー５ａのパッド電極面の所定の位置に外部端子である半田バンプ７を形成する。前記半田バンプ７の形成方法には、一般に、スタッドバンプ方式、ボールバンプ方式、及びメッキバンプ方式等があるが、その中で、パッド電極位置にレジストにて窓を形成し半田浴槽中に浸漬してメッキにて半田バンプを形成するメッキバンプ方式は、パッド電極間の狭い配列でバンプを形成することが可能で、ＩＣチップの小型化には極めて有効な半田バンプの形成手段である。
【００２９】
次に、単体の回路基板を加工する。両面銅張りされた集合回路基板に、図３に示すように、従来と同様に、ＮＣ穴明け加工によりスルーホール２を形成した後、無電解銅メッキ及び電解銅メッキによりスルーホール２の内壁にＣｕメッキ層２ａを形成する。
【００３０】
前記スルーホール２内壁にＣｕメッキ層２ａを形成後、導電性又は非導電性の樹脂２ｂのいづれかでスルーホール２を穴埋めする。ここで、樹脂２ｂでスルーホール２を穴埋めするのは、小型化により狭い回路基板１の表面に配線パターン形成に有効な面積を確保する。また、スルーホール２内に半田が流れ込むのを防ぎ、半田バンプの高さ精度を維持するためである。回路基板１の上下面に形成されたボンディングパッド３と突起電極４とをスルーホール２の内壁に形成したＣｕメッキ層２ａを介して電気的に接続させる。
【００３１】
前記穴埋めされる樹脂２ｂが、導電性の極めて優れた樹脂を使用することにより、スルーホール２の内壁に形成する前記Ｃｕッキ層２ａは不要にすることが可能である。
【００３２】
前記穴埋めした樹脂２ｂの上下端部を無電解銅メッキ及び電解銅メッキによりＣｕメッキ層２ｃを形成する。
【００３３】
更に、従来と同様に、メッキレジストをラミネートし、露光現像してパターンマスクを形成した後、エッチング液を用いてパターンエッチングを行うことにより、前記集合回路基板の上面側には複数個分配列したボンディングパッド３、下面側にパッド電極である突起電極４をパターニングする。次にソルダーレジスト処理を行い、所定の部分にレジスト膜２ｄを形成することにより、前記集合回路基板の下面側には突起電極４を露呈するように、マトリックス状に多数の同一形状の半田付け可能な表面であるレジスト膜２ｄの開口部が形成される。
【００３４】
前記レジスト膜２ｄの開口部に無電解ニッケル及び金メッキにより、Ｎｉ＋Ａｕメッキ層２ｅを形成することにより、多数個取りする集合回路基板が完成される。
【００３５】
前記集合回路基板をダイシングソー等の装置で所定のカッティングラインに沿って回路基板１の単個に分割する。
【００３６】
次に、図２（ｂ）のボンディング工程で、前記ＩＣチップ５より小さく、単個に分割された回路基板１のボンディングパッド３にフラックスを塗布して、複数個分配列したウエファー５ａ上の半田バンプ７に、前記単個に分割した回路基板１を１個づつ搭載した後、半田リフロー工程を経ることにより、フリップチップ実装を行う。
【００３７】
図２（ｃ）に示す封止工程は、熱硬化性の封止樹脂８で前記隣接する複数個の回路基板１間を埋めるように、回路基板１とＩＣチップ５の間にサイドポッティングにより一体的に樹脂封止することにより、複数個の回路基板１がウエファー５ａ上の個々のＩＣチップ５上に固定される。
【００３８】
図２（ｄ）に示すダイシング工程は、前記フリップチップ実装されたウエファー５ａの平坦面を基準にして、接着剤又は両面粘着テープ等の固定手段で治具に固定した後、ダイシングソー等の切削手段で、Ｘ、Ｙ方向のダイシングライン１７（ストリートライン）に沿って単個に切削、分割し、溶解液等により前記治具から剥離することにより、図２（ｅ）に示すように単個の半導体パッケージ２０が得られる。
【００３９】
前記樹脂封止工程において、回路基板１はＩＣチップ５より小さいので、封止樹脂８が隣接する回路基板１の間に注入するのに注入スペースが採り易く、回路基板１とＩＣチップ５の間に容易に流れ込む。また、ダイシング工程で、封止樹脂８はウエファー５ａと同時に切削され回路基板１の外周側面には封止樹脂８の切断面が露出される。
【００４０】
前記回路基板１の外部接続用電極である突起電極４に図示しない半田バンプを形成する場合は、上述のダイシング工程の前に、個々の回路基板１上に半田ボールを配置してリフローすることにより半田バンプが形成される。
【００４１】
前記回路基板１の基材を、ガラスクロスを含んだ樹脂基板にすることにより、配線パターンの線幅を細くして高密度化ができ、作業性が良く集合回路基板にして多数個取りすることにより、安価に製造することができる。
【００４２】
前記回路基板１の基材に、セラミック基板を使用してもよい。セラミック基板を使用することにより、配線密度の細密化、線膨張係数等の点で有利である。
【００４３】
【発明の効果】
以上説明したように、本発明の半導体パッケージの製造方法によれば、ウエファー上に形成した複数個のＩＣチップの半田バンプに、予め単個で用意した前記ＩＣチップより小さい回路基板のボンディングパッドをフリップチップ接続し、封止樹脂した後、ダイシングして単個の半導体パッケージを製造することにより、ＩＣサイズのパッケージを安価に生産することができる。
【００４４】
回路基板に形成されたスルーホールが樹脂により穴埋めされることにより、配線密度の細密化及び半田バンプの高さ精度等に役立つ。
【００４５】
ダイシング工程は、パッケージ集合体の状態で、ウエファーの平坦面基準で治具に固定、切削、剥離を行うので、半導体パッケージの生産性は良好である。
【００４６】
回路基板がガラスクロスを含んでいるので、配線パターンの高密度化及び作業性が良い。
【００４７】
回路基板がＩＣチップより小さいので、樹脂封止の際に注入スペースが採り易い。封止樹脂をダイシング工程で同時に切断できる。封止樹脂が隣接する回路基板間を埋め、回路基板の外周側面に樹脂の切断面が露出した状態で、ＩＣチップに回路基板が固定される。
【００４８】
以上述べたように、ＩＣサイズのパッケージを安価に生産することが可能である。小型携帯機器等に搭載するＣＳＰの信頼性及び生産性の優れた半導体パッケージ及びその製造方法を提供することが可能である。
【図面の簡単な説明】
【図１】本発明の実施の形態に係わる半導体パッケージの断面図である。
【図２】図１の製造工程を示す説明図である。
【図３】図１の回路基板のスルーホール部の部分拡大断面図である。
【図４】従来の半導体パッケージの製造工程を示す説明図である。
【図５】従来の短冊状のＢＧＡの平面図である。
【符号の説明】
１  回路基板
２  スルーホール
２ｂ  樹脂
３  ボンディングパッド
４  突起電極
５  ＩＣチップ
５ａ  ウエファー
７  半田バンプ
８  封止樹脂
２０  半導体パッケージ
【図１】
0004159631.tif 000002
【図２】
0004159631.tif 000003
【図３】
0004159631.tif 000004
【図４】
0004159631.tif 000005
【図５】
0004159631.tif 000006