(57)【特許請求の範囲】
【請求項１】
保護対象である電子機器と前記電子機器に信号を入力する信号線との間に接続されて、信号線から電子機器に過電圧及び過電流が入力されるのを防ぐ過電圧・過電流保護装置において、
双方向型ノーマリーオン型の電界効果トランジスタであるトランジスタ甲と抵抗甲とを備え、
前記トランジスタ甲の第１及び第２の主端子のうち、一端子は前記抵抗甲の第１の端子に接続され、他端子は前記電子機器に接続されると共に、
前記抵抗甲の第２の端子は前記信号線及び前記トランジスタ甲のゲート端子に接続され、
前記抵抗甲は、前記トランジスタ甲のオン抵抗を無視できるほど大きい、予め定められた抵抗値を有する
ことを特徴とする過電圧・過電流保護装置。
【請求項２】
請求項１に記載の過電圧・過電流保護装置において、
前記信号線と前記抵抗甲の第２の端子の間にＰＮＰＮ型サージ防護素子を更に備え、
前記ＰＮＰＮ型サージ防護素子のブレークオーバ電圧以上の過電圧が流入すると、前記ＰＮＰＮ型サージ防護素子を介して過電流を接地に逃がし、
前記ＰＮＰＮ型サージ防護素子のブレークオーバ電圧未満の過電圧が流入すると、前記第１及び第２の主端子間が導通状態から不導通状態に遷移する
ことを特徴とする過電圧・過電流保護装置。
【請求項３】
請求項１及び２のいずれかに記載の過電圧・過電流保護装置において、双方向型ノーマリーオン型の電界効果型トランジスタであるトランジスタ乙と抵抗乙とを前記トランジスタ甲と前記電子機器との間に更に備え、
前記トランジスタ乙の第１及び第２の主端子のうち、一端子は前記トランジスタ甲に接続され、他端子は前記抵抗乙の第１の端子に接続されると共に、
前記抵抗乙の第２の端子は前記電子機器及び前記トランジスタ乙のゲート端子に接続される
ことを特徴とする過電圧・過電流保護装置。
【請求項４】
請求項１乃至３のいずれかに記載の過電圧・過電流保護装置において、前記トランジスタ、抵抗及びＰＮＰＮ型サージ防護素子が、シリコン半導体基板上に素子形成されていることを特徴とする過電圧・過電流保護装置。
【請求項５】
請求項１乃至４のいずれかに記載の過電圧・過電流保護装置において、前記双方向型ノーマリーオン型の電界効果トランジスタは、接合型電界効果トランジスタであることを特徴とする過電圧・過電流保護装置。
【請求項６】
請求項１乃至４のいずれかに記載の過電圧・過電流保護装置において、前記双方向型ノーマリーオン型の電界効果トランジスタは、静電誘導トランジスタであることを特徴とする過電圧・過電流保護装置。
【請求項７】
請求項１乃至４のいずれかに記載の過電圧・過電流保護装置において、前記双方向型ノーマリーオン型の電界効果トランジスタは、ＭＯＳ(metal oxide semiconductor)型電界効果トランジスタであることを特徴とする過電圧・過電流保護装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、信号線に接続して用いられる電子機器を、信号線から流入する過電圧・過電流から保護する装置に関する。特に、通信回線に接続して用いられる加入者回路を保護する過電圧・過電流保護装置に関する。
【０００２】
【従来の技術】
従来の過電圧・過電流保護装置５０を図５を参照して以下に説明する。過電圧・過電流保護装置５０はＰＮＰＮ型サージ防護素子４とＰＴＣ(positive temperature coefficient)電流制御素子５１とからなる装置であり、加入者回路である電子機器３と通信回線である信号線２との間に設けられる。
【０００３】
ＰＮＰＮ型サージ防護素子４は所定のブレークオーバ電圧値を有し、信号線２から正側ブレークオーバ電圧値以上の電圧が流入すると電流を接地７に逃がす。
【０００４】
ＰＴＣ電流制御素子５１は、セラミック材料等の抵抗値が温度に依存して変化することを利用して過電流の抑制を行う素子である。過電流が流入すると、ＰＴＣ電流制御素子５１は発熱して温度を上げる。この温度上昇に伴って抵抗値が上昇するので、ＰＴＣ電流制御素子５１は過電流の流入を抑制することができる。
【０００５】
過電圧・過電流保護装置５０の動作は、信号線２から流入する過電圧がＰＮＰＮ型サージ防護素子４のブレークオーバ電圧値よりも大きいか否かにより異なる。過電圧がＰＮＰＮ型サージ防護素子４のブレークオーバ電圧値よりも大きい場合は、ＰＮＰＮ型サージ防護素子４が働いて接地７に電流が逃がされて、ＰＴＣ電流制御素子５１と電子機器３とが保護される。これに対して過電圧がブレークオーバ電圧値を越えない場合は、ＰＮＰＮ型サージ防護素子４は動作せず、代わってＰＴＣ電流制御素子５１が電流を絞る方向に働くことにより、電子機器３を保護する。
【０００６】
【発明が解決しようとする課題】
ここで、過電圧がＰＮＰＮ型サージ防護素子４のブレークオーバ電圧値を越えない場合に注目する。前述のように、ＰＴＣ電流制御素子５１が電流の流入を抑制するのは、温度上昇に伴って抵抗値が増大するからである。しかし、ＰＴＣ電流制御素子５１が温度上昇に必要な自己発熱をするには、ある程度の時間（数ミリ秒単位）が必要となる。つまり、自己発熱をするために十分な電流が流れない、ソースインピーダンスの高い過電圧が流入した場合、ＰＴＣ電流制御素子５１が動作する前に電子機器３が過電圧破壊を起こしてしまう場合がある。
【０００７】
また、過電圧・過電流保護装置５０は小型化が困難であるという問題がある。
【０００８】
本発明は以上のような状況に鑑みてなされたものであり、その解決しようとする課題は、過電流・過電圧に対して即応して電子機器を保護し得る過電圧・過電流保護装置を提供することである。
【０００９】
また、本発明が解決しようとする他の課題は、従来装置よりも小型化の容易な過電圧・過電流保護装置を提供することである。
【００１０】
【課題を解決するための手段】
以上のような課題を解決するため、本発明は以下のような過電圧・過電流保護装置を提供する。
【００１１】
本発明が提供する過電圧・過電流保護装置は、保護対象である電子機器と、電子機器に信号を入力する信号線との間に接続されて、信号線から電子機器に過電圧及び過電流が入力されるのを防ぐ装置である。そして次のような特徴を有する。即ち、本発明の過電圧・過電流保護装置は、双方向型ノーマリーオン型の電界効果トランジスタであるトランジスタ甲と抵抗甲とを備える。トランジスタ甲の第１及び第２の主端子のうち、一端子は抵抗甲の第１の端子に接続され、他端子は電子機器に接続される。また、抵抗甲の第２の端子は信号線及びトランジスタ甲のゲート端子に接続される。更に、抵抗甲は、トランジスタ甲のオン抵抗を無視できるほど大きい、予め定められた抵抗値を有する。
【００１２】
このような過電圧・過電流保護装置によれば、通信回線から過電圧・過電流が流入すると、トランジスタ甲が即座に電流を遮断して電子機器を保護することができるので、従来装置よりも確実かつ高速に過電圧・過電流に応答して電子機器を保護することができる。
【００１３】
上述の過電圧・過電流保護装置に、信号線と抵抗甲の第２の端子の間にＰＮＰＮ型サージ防護素子を更に備え、ＰＮＰＮ型サージ防護素子のブレークオーバ電圧以上の過電圧が流入すると、ＰＮＰＮ型サージ防護素子を介して過電流を接地に逃がし、ＰＮＰＮ型サージ防護素子のブレークオーバ電圧未満の過電圧が流入すると、第１及び第２の主端子間が導通状態から不導通状態に遷移することとすれば、ＰＮＰＮ型サージ防護素子のブレークオーバ電圧値以上の過電圧が印加された場合に、電流を接地に逃がすことにより、電子機器だけではなく、トランジスタ甲をも保護する一方、ブレークオーバ電圧未満の過電圧が印加された場合に、トランジスタ甲を不導通状態にして電子機器を保護することができる。
【００１４】
上述の過電圧・過電流保護装置において、更に、双方向型ノーマリーオン型の電界効果型トランジスタであるトランジスタ乙と抵抗乙とをトランジスタ甲と電子機器との間に備えることとしてもよい。このとき、トランジスタ乙の第１及び第２の主端子のうち、一端子はトランジスタ甲に接続され、他端子は抵抗乙の第１の端子に接続される。また、抵抗乙の第２の端子は電子機器及びトランジスタ乙のゲート端子に接続される。このようにすれば、正負双方向の過電圧・過電流から電子機器を保護することができる。
【００１５】
上述の過電圧・過電流保護装置において、トランジスタ、抵抗及びＰＮＰＮ型サージ防護素子が、シリコン半導体基板上に素子形成されていれば、従来装置と比べて大幅に小型化することができる。
【００１６】
上述の過電圧・過電流保護装置において、双方向型ノーマリーオン型の電界効果トランジスタの具体例としては、接合型電界効果トランジスタ、静電誘導トランジスタ、ＭＯＳ(metal oxide semiconductor)型電界効果トランジスタがある。
【００１７】
【発明の実施の形態】
本発明の過電圧・過電流保護装置は、通信回線への過電圧・過電流の印加に対し、抵抗及びノーマリーオン型の電界効果トランジスタの組み合わせ回路を備える。過電流の流入に対し、電界効果トランジスタは直接自己ゲート信号を動作させる。これにより、本発明の過電圧・過電流保護装置は、確実かつ高速に応答して過電流を抑制することができる。以下に、図面を参照しつつ第１乃至第３の実施の形態について説明する。
【００１８】
（１）第１の実施の形態
本発明の第１の実施の形態である過電圧・過電流保護装置１について図１を参照して説明する。過電圧・過電流保護装置１は信号線２と電子機器３の間に接続される装置であり、ＰＮＰＮ型サージ防護素子４、抵抗５及び電界効果トランジスタ６から構成されている。
【００１９】
ＰＮＰＮ型サージ防護素子４のブレークオーバ電圧は±Ｖｂとする。ブレークオーバ電圧Ｖｂは、例えば、商用電圧値以上の値である±３００Ｖに定められる。雷サージのように、ブレークオーバ電圧値Ｖｂを越える過大な電圧が信号線２に流入する場合、ＰＮＰＮ型サージ防護素子４は過電流を接地７に逃がして、信号線位置８の電位を接地レベルに抑える。
【００２０】
抵抗５は抵抗値Ｒ０を有し、信号線位置８と９との間に電位差を与える。
【００２１】
電界効果トランジスタ６は、双方向型ノーマリーオン型の電界効果トランジスタであり、信号線２から流入する電圧・電流の状態に応じて、信号線位置９と１０との間の導通／不導通状態を変更する。即ち、正側ブレークオーバ電圧Ｖｂ以下の過電圧が流入した場合、電界効果トランジスタ６は信号線位置１０−９間を不導通状態にする。一方、信号線２から流入した電圧・電流が過電圧・過電流ではない場合、電界効果トランジスタ６は信号線位置１０−９間を導通状態にする。
【００２２】
次に、信号線２から過電圧・過電流が流入した場合の過電圧・過電流保護装置１の動作について説明する。このときの過電圧・過電流保護装置１の動作は、流入した過電圧・過電流がブレークオーバ電圧Ｖｂより大きいか否かにより異なる。
【００２３】
例えば雷サージのような、ブレークオーバ電圧Ｖｂ以上の過電圧・過電流が、外部から信号線２を経由して過電圧・過電流保護装置１に流入した場合、ＰＮＰＮ型サージ防護素子４は過電流を接地７に逃がし、信号線位置８の電位を接地レベルに抑える。その結果、電界効果トランジスタ６及び電子機器３が保護される。
【００２４】
これに対して、ブレークオーバ電圧Ｖｂ以下の過電圧が流入した場合、ＰＮＰＮ型サージ防護素子４は動作せず、電圧は電界効果トランジスタ６に直接に印加される。このとき、信号線位置９における電位Ｖ９と信号線位置８における電位Ｖ８との間の電位差Ｖdrop0は、抵抗５の抵抗値Ｒ０と電界効果トランジスタ６のオン抵抗ｒ０によって決まる。ここで過電圧・過電流保護装置１に流入する電流値をＩp0とすると、Ｖdrop0は次の式１から求めることができる。
【００２５】
【数１】
0004159218.tif 000002
信号線２から電流Ｉp0が流入するときに電界効果トランジスタ６に与えられるゲート電圧をＶG0とし、信号線位置１１の電位をＶ11とすると、次の式２が成り立つ。
【００２６】
【数２】
0004159218.tif 000003
Ｖdrop0＝Ｖ９−Ｖ８であるから、式１及び２よりゲート電圧ＶG0は次の式３のように求めることができる。
【００２７】
【数３】
0004159218.tif 000004
【００２８】
式３を参照すると、流入電流Ｉp0の値が増加するほど、電界効果トランジスタ６のゲート電圧ＶG0は負バイアスされて、信号線位置１０−９間の電流を絞る方向に働き、その結果、信号線位置１０−９間は導通状態から不導通状態へと遷移する。
【００２９】
このようにして、過電圧・過電流保護装置１は、信号線２を経由して流入するブレークオーバ電圧Ｖｂ以下の過電圧・過電流から電子機器３を保護することができる。
【００３０】
（２）第２の実施の形態
図２を参照して本発明の第２の実施の形態である過電圧・過電流保護装置２０について説明する。尚、図２において図１と同様の機能を有する構成要素については同一の番号を付している。
【００３１】
上述の第１の実施の形態と比較すると、過電圧・過電流保護装置２０は、電界効果トランジスタ２１及び抵抗２２を更に備えている。電界効果トランジスタ２１は、電界効果トランジスタ６と同様に、双方向型ノーマリーオン型の電界効果トランジスタである。
【００３２】
図２のように、電界効果トランジスタ２１及び抵抗２２は抵抗５及び電界効果トランジスタ６と対称的かつ直列に接続されている。このような構成をとることによって、過電圧・過電流保護装置１は正側の過電圧・過電流しか抑制しないのに対して、過電圧・過電流保護装置２０は正負両方の過電圧・過電流を抑制可能としている。
【００３３】
次に過電圧・過電流保護装置２０の動作を説明する。正側の過電圧・過電流が流入した場合の過電圧・過電流保護装置１の動作は、過電圧・過電流保護装置１の動作と同じであるので、ここでは説明を省略し、負側の過電圧・過電流が流入した場合の動作について説明する。このときの過電圧・過電流保護装置２０の動作もまた、正側の過電圧・過電流が流入した場合と同様に、流入した過電圧・過電流の値が負側のブレークオーバ電圧−Ｖｂより大きいか否かにより異なる。
【００３４】
例えば雷サージのように、外部から信号線２を経由して過電圧・過電流保護装置２０に対して負側のブレークオーバ電圧−Ｖｂ以下の過電圧・過電流が流入した場合、ＰＮＰＮ型サージ防護素子４が過電流を接地７から吸い込む動作を行って、信号線位置８の電位を接地レベルに抑える。その結果、電界効果トランジスタ６、電界効果トランジスタ２１及び電子機器３が保護される。
【００３５】
一方、−Ｖｂ〜０ボルトの範囲の過電圧が流入した場合、ＰＮＰＮ型サージ防護素子４及び電界効果トランジスタ６は動作せず、電界効果トランジスタ２１が動作する。このときの電界効果トランジスタ２１の動作を次に説明する。
【００３６】
信号線位置９における電位Ｖ９と信号線位置２３における電位Ｖ23との間の電位差Ｖdrop1は、抵抗２２の抵抗値Ｒ１と電界効果トランジスタ２１のオン抵抗ｒ１とから決まる。ここで、信号線位置９から電界効果トランジスタ２１に流入する電流の絶対値をＩp1とすると、電位差Ｖdrop1は次の式４のように求めることができる。
【００３７】
【数４】
0004159218.tif 000005
即ち、信号線位置９に電流Ｉp1が流入する場合、電界効果トランジスタ２１に与えられるゲート電圧ＶG1は次の式５のように求めることができる。
【００３８】
【数５】
0004159218.tif 000006
【００３９】
式５から分かるように、流入電流Ｉp1が増加するほど、ゲート電圧ＶG1が負のバイアスを受けて、電界効果トランジスタ２１は信号線位置９−２５間の電流を絞るように働き、信号線位置９−２５間は導通状態から不導通状態へと遷移する。
【００４０】
このように、過電圧・過電流保護装置２０によれば、正負双方向の過電圧・過電流に対応することが可能である。このため、過電圧・過電流保護装置２０は交流電圧の流入にも対応できるという効果を有する。
【００４１】
（３）第３の実施の形態
本発明の第３の実施の形態について説明する。前述の第１及び第２の実施の形態では、ＰＮＰＮ型サージ防護素子、電界効果トランジスタ、及び抵抗のそれぞれが、独立した回路素子として過電圧・過電流保護装置を構成している。これに対して、第３の実施の形態では、ＰＮＰＮ型サージ防護素子とノーマリーオン型電界効果トランジスタとが同一のシリコン半導体基板上に素子形成されてモノリシック化された構成となっている。即ち、第３の実施の形態である過電圧・過電流保護装置３０及び４０は、第２の実施の形態である過電圧・過電流保護装置２０をモノリシック化したものである。尚、過電圧・過電流保護装置４０では、形成されるノーマリーオン型電界効果トランジスタ部のＰＮ接合４１及び４２のブレークダウン値は、ＰＮＰＮ型サージ防護素子部のＰＮ接合４３のブレークダウン値よりも小さく設計する必要がある。また、同様に第１の実施の形態である過電圧・過電流保護装置１をモノリシック化することができるのは明らかである。
【００４２】
図３及び図４を参照して過電圧・過電流保護装置３０及び４０について次に説明する。これらの図中において、図１及び２中の構成要素と同じものについては同一の番号を付してある。シリコン半導体基板３１の図中左側の部分はＰＮＰＮ型サージ防護素子３２であり、右側部分は電界効果トランジスタ３３及び３４となっている。尚、過電圧・過電流保護装置３０及び４０の動作については過電圧・過電流保護装置２０と同じであるので説明を省略する。
【００４３】
このように、サージ防護素子と電界効果トランジスタをシリコン半導体基板に素子形成してモノリシック化すれば、従来の装置と比べて大幅に小型化した過電圧・過電流保護装置を提供することが可能となる。
【００４４】
（４）その他
図１〜３中の電界効果トランジスタとして、接合型電界効果トランジスタ、静電誘導トランジスタ、或いはＭＯＳ(metal oxide semiconductor)型電界効果トランジスタのいずれを用いても同様の構成及び効果を得ることができることは当業者には自明である。
【００４５】
以上、本発明を実施の形態に基づいて説明したが、本発明はこれに限定されるものではなく、当業者の通常の知識の範囲内でその変更や改良が可能であることは勿論である。
【００４６】
【発明の効果】
本発明の過電圧・過電流保護装置によれば、雷サージのように極端に大きな過電圧・過電流が流入した場合、サージ防護素子が過電流を接地へ逃がす一方、中程度の過電圧・過電流が流入した場合、電界効果トランジスタが過電圧・過電流を遮断する。中程度の過電圧・過電流を抑制する際、従来はＰＴＣ電流制御素子を用いていたので動作にタイムラグがあった。これに対して本発明では電界効果トランジスタがその機能を担うので、過電流・過電圧の流入に対して即座に応答して電子機器を保護することができる。
【００４７】
また、第２の実施の形態のように、抵抗と電界効果トランジスタとの組み合わせを対称に２組実装した過電圧・過電流保護装置を用いれば、正負双方向の過電圧・過電流から電子機器を保護することができる。即ち、本発明の過電圧・過電流保護装置によれば、商用線の混触等に起因する交流電圧から電子機器を保護することが可能となる。
【００４８】
更に、第３の実施の形態のように、ＰＮＰＮ型サージ防護素子と電界効果トランジスタとをシリコン半導体基板にモノリシック化することができる。これにより、従来装置と比べて大幅に小型化することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態である過電圧・過電流保護装置１のブロック図である。
【図２】本発明の第２の実施の形態である過電圧・過電流保護装置２０のブロック図である。
【図３】本発明の第３の実施の形態である過電圧・過電流保護装置３０のブロック図である。
【図４】本発明の第３の実施の形態である過電圧・過電流保護装置４０のブロック図である。
【図５】従来の過電圧・過電流保護装置５０のブロック図である。
【符号の説明】
１、２０、３０、４０、５０  過電圧・過電流保護装置
２  信号線（通信回線）
３  電子機器（加入者回路）
４  ＰＮＰＮ型サージ防護素子
５、２２  抵抗
６、２１、３３、３４  電界効果トランジスタ
７  接地
８、９、１０、１１、２３、２４、２５  信号線位置
【図１】
0004159218.tif 000007
【図２】
0004159218.tif 000008
【図３】
0004159218.tif 000009
【図４】
0004159218.tif 000010
【図５】
0004159218.tif 000011