(57)【特許請求の範囲】
【請求項１】
設定されている応答情報を二値化信号として出力する応答情報設定部と、質問信号を入力したときに前記応答情報設定部に設定されている応答情報を応答信号として送信する送受信手段とを備え、アンテナと接続することによってトランスポンダを構成するトランスポンダ素子において、
外部から働く力によって変形する基板の表面に膜状に形成されたインピーダンス素子を有するとともに一対の入力端子と一対の出力端子とを有するブリッジ回路からなるセンサ部と、
前記ブリッジ回路の対向する１対の入力端子に接続された電源とを備えると共に、
前記応答情報設定部は、
変化しない固定情報を記憶し、該記憶されている固定情報を二値化信号として出力する固定情報記憶部と、
前記ブリッジ回路の出力端子に接続された２つの入力端子を有し、該入力端子の電気的状態に応じた二値化信号を入力端子毎に１ビットで出力する可変情報設定部とからなる
ことを特徴とするトランスポンダ素子。
【請求項２】
設定されている応答情報を二値化信号として出力する応答情報設定部と、質問信号を入力したときに前記応答情報設定部に設定されている応答情報を応答信号として送信する送受信手段とを備え、アンテナと接続することによってトランスポンダを構成するトランスポンダ素子において、
外部から働く力によって変形する基板上に形成され且つ一端と他端を入力端子として該入力端子に電源が接続された電気的な抵抗膜と、前記抵抗膜の一端と他端との間の異なる位置に接続された２つ以上の出力端子とを有するセンサ部を備えると共に、
前記応答情報設定部は、
変化しない固定情報を記憶し、該記憶されている固定情報を二値化信号として出力する固定情報記憶部と、
前記センサ部の出力端子に接続された２つ以上の入力端子を有し、該入力端子の電気的状態に応じた二値化信号を入力端子毎に１ビットで出力する可変情報設定部とからなる
ことを特徴とするトランスポンダ素子。
【請求項３】
前記基板は部分的に異なった熱膨張率を有していることを特徴とする請求項１又は２に記載のトランスポンダ素子。
【請求項４】
前記基板は熱膨張率の異なる少なくとも２つの層を有していることを特徴とする請求項１又は２に記載のトランスポンダ素子。
【請求項５】
前記可変情報設定部は、ランダムアクセスメモリと、該ランダムアクセスメモリに対するデータ書き込み手段とデータ読み出し手段とを備えていることを特徴とする請求項１又は２に記載のトランスポンダ素子。
【請求項６】
前記可変情報設定部が双安定回路から成ることを特徴とする請求項１又は２に記載のトランスポンダ素子。
【請求項７】
前記送受信手段はセントラルプロセッシングユニットを有し、
前記可変情報設定部が前記セントラルプロセッシングユニットの他のポートから独立して設けられている入力ポート端子から成ることを特徴とする請求項１又は２に記載のトランスポンダ素子。
【請求項８】
前記可変情報設定部は、入力端子に接続されたシュミットトリガ回路を有し、該シュミットトリガ回路から二値化信号を出力することを特徴とする請求項１又は２に記載のトランスポンダ素子。
【請求項９】
前記固定情報がトランスポンダに固有の識別情報であることを特徴とする請求項１又は２に記載のトランスポンダ素子。
【請求項１０】
各構成部分がチップ型のシリコン基板上に形成されていることを特徴とする請求項１又は２に記載のトランスポンダ素子。
【請求項１１】
前記請求項１乃至１０の何れかに記載のトランスポンダ素子を備えていることを特徴とするトランスポンダ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、センサとして容易に用いることができるトランスポンダ素子及びトランスポンダに関するものである。
【０００２】
【従来の技術】
本願出願人は、周知のトランスポンダとセンサとを接続或いは一体化し、測定地点或いは観測地点からセンサまでの配線を行うことなく計測の対象となる特定の物理量を測定或いは観測できるようにした。
【０００３】
例えば、特願平１０−２５０９５４号では、加硫モールド内に温度センサ或いは圧力センサを配置した場合、外部からセンサまでの配線が非常に困難である。また、加硫モールドは高温になるので、開放時においても作業員が近づいてモールド内のセンサを取り出すには危険が伴う。このため、トランスポンダとセンサを接続して、加硫モールドを開いたときに加硫処理中における温度や圧力の測定結果を、電磁波を用いてワイヤレスで得られるようにした。
【０００４】
即ち、加硫中において温度或いは圧力センサから出力される温度或いは圧力に対応したアナログ信号をアナログ／ディジタル（Ａ／Ｄ）変換器を用いてディジタルデータに変換すると共にこのデータをメモリに記憶し、この記憶データをモールド開放時に応答信号としてトランスポンダから送信する。これにより、高温の加硫モールドに近づくことなく、加硫処理中における温度や圧力の情報を得ることができる。
【０００５】
【発明が解決しようとする課題】
しかしながら、従来の構成ではセンサとトランスポンダとは互いに独立した構成部分であり、これらを接続するためにセンサから出力されるアナログ信号をディジタルデータに変換するためのＡ／Ｄ変換器を用いなければならなかった。このため、このＡ／Ｄ変換器における電力消費量が大きくなり、トランスポンダとセンサを駆動するための電源容量を小さくするには限界があった。さらに、受信電波のエネルギーによってトランスポンダとセンサを駆動するときはトランスポンダの送信出力が小さくなり、また電源として電池を用いたときは装置全体の形状が大型になると共に電池寿命が短くなり且つ電池寿命が尽きたときに電池を交換する必要があった。
【０００６】
本発明の目的は上記の問題点に鑑み、単独でもセンサとして使用可能なトランスポンダ素子及びＡ／Ｄ変換器を介在させずに計測対象の物理量を検出できるセンサ機能を持ったトランスポンダを提供することにある。
【０００７】
【課題を解決するための手段】
本発明は上記の目的を達成するために請求項１では、設定されている応答情報を二値化信号として出力する応答情報設定部と、質問信号を入力したときに前記応答情報設定部に設定されている応答情報を応答信号として送信する送受信手段とを備え、アンテナと接続することによってトランスポンダを構成するトランスポンダ素子において、外部から働く力によって変形する基板の表面に膜状に形成されたインピーダンス素子を有するとともに一対の入力端子と一対の出力端子とを有するブリッジ回路からなるセンサ部と、前記ブリッジ回路の対向する１対の入力端子に接続された電源とを備えると共に、前記応答情報設定部は、変化しない固定情報を記憶し、該記憶されている固定情報を二値化信号として出力する固定情報記憶部と、前記ブリッジ回路の出力端子に接続された２つの入力端子を有し、該入力端子の電気的状態に応じた二値化信号を入力端子毎に１ビットで出力する可変情報設定部とからなるトランスポンダ素子を提案する。
【０００８】
該トランスポンダ素子によれば、前記基板に対して外力が加わると基板が歪み、これに伴って基板表面のインピーダンス素子の断面積及び長さが変化してそのインピーダンスが変化する。これにより、前記基板に外力が加わる前と比べて前記ブリッジ回路の出力端子に流れる電流値が変化し、前記可変情報設定部の入力端子における電気的状態が変わり、可変情報設定部の出力端子から出力される二値化信号の値が変化する。
【０００９】
また、請求項２では、設定されている応答情報を二値化信号として出力する応答情報設定部と、質問信号を入力したときに前記応答情報設定部に設定されている応答情報を応答信号として送信する送受信手段とを備え、アンテナと接続することによってトランスポンダを構成するトランスポンダ素子において、外部から働く力によって変形する基板上に形成され且つ一端と他端を入力端子として該入力端子に電源が接続された電気的な抵抗膜と、前記抵抗膜の一端と他端との間の異なる位置に接続された２つ以上の出力端子とを有するセンサ部を備えると共に、前記応答情報設定部は、変化しない固定情報を記憶し、該記憶されている固定情報を二値化信号として出力する固定情報記憶部と、前記センサ部の出力端子に接続された２つ以上の入力端子を有し、該入力端子の電気的状態に応じた二値化信号を入力端子毎に１ビットで出力する可変情報設定部とからなるトランスポンダ素子を提案する。
【００１０】
該トランスポンダ素子によれば、前記電源によって前記抵抗膜の一端から他端に向けて電流が流れると、前記可変情報設定部の入力端子には抵抗膜の一端及び他端との間の距離等に応じた電流が流れる或いは電圧が印加される。また、前記基板に対して外力が加わると基板が歪み、これに伴って前記抵抗膜の断面積及び長さが変化して、その抵抗値が変化する。これにより、前記基板に外力が加わる前と比べて前記可変情報設定部の入力端子に流れる電流値或いは印加される電圧値が変化し、前記可変情報設定部の入力端子における電気的状態が変わり、可変情報設定部の出力端子から出力される二値化信号の値が変化する。
【００１１】
また、請求項３では、請求項１又は２に記載のトランスポンダ素子において、前記基板は部分的に異なった熱膨張率を有しているトランスポンダ素子を提案する。
【００１２】
該トランスポンダ素子によれば、周囲の環境変化などによって前記基板の温度が変わると、基板が熱膨張或いは熱収縮する。さらに、前記基板の熱膨張率は部分的に異なっているので、熱膨張或いは熱収縮に伴って前記インピーダンス素子或いは抵抗膜の断面積及び長さが部分的に変化する。
【００１３】
また、請求項４では、請求項１又は２に記載のトランスポンダ素子において、前記基板は熱膨張率の異なる少なくとも２つの層を有しているトランスポンダ素子を提案する。
【００１４】
該トランスポンダ素子によれば、周囲の環境変化などによって前記基板の温度が変わると、基板が熱膨張或いは熱収縮する。さらに、前記基板は熱膨張率の異なる少なくとも２層を有しているので、熱膨張或いは熱収縮に伴って反りが生じ、前記インピーダンス素子或いは抵抗膜の断面積及び長さが変化する。
【００１５】
また、請求項５では、請求項１又は２に記載のトランスポンダ素子において、前記可変情報設定部が、ランダムアクセスメモリと、該ランダムアクセスメモリに対するデータ書き込み手段とデータ読み出し手段とを備えているトランスポンダ素子を提案する。
【００１６】
該トランスポンダ素子によれば、可変情報設定部の入力端子における電気的状態が二値化信号としてランダムアクセスメモリに一時記憶されると共に応答情報に設定されるので、時々刻々と変化する環境状態などを検出するセンサとして使用する場合、環境状態に対応して変化するアナログ電気信号を二値化データとしてランダムアクセスメモリの任意アドレスに順次記憶することができ、必要に応じてデータ読み出し手段によって記憶データの読み出しを行うことができる。
【００１７】
また、請求項６では、請求項１又は２に記載のトランスポンダ素子において、前記可変情報設定部が双安定回路から成るトランスポンダ素子を提案する。
【００１８】
該トランスポンダ素子によれば、前記双安定回路の入力端子における電気的状態が二値化信号として双安定回路に一時的に蓄積され、該二値化信号が双安定回路から出力されて応答情報に設定される。
【００１９】
また、請求項７では、請求項１又は２に記載のトランスポンダ素子において、前記送受信手段はセントラルプロセッシングユニットを有し、前記可変情報設定部が前記セントラルプロセッシングユニットの他のポートから独立して設けられている入力ポート端子から成るトランスポンダ素子を提案する。
【００２０】
該トランスポンダ素子によれば、セントラルプロセッシングユニットの独立した入力ポート端子における電気的状態が二値化信号としてセントラルプロセッシングユニットに取り込まれ、該二値化信号が応答情報に設定される。
【００２１】
また、請求項８では、請求項１又は２に記載のトランスポンダ素子において、前記可変情報設定部は、入力端子に接続されたシュミトトリガ回路を有し、該シュミットトリガ回路から二値化信号を出力するトランスポンダ素子を提案する。
【００２２】
また、請求項９では、請求項１又は２に記載のトランスポンダ素子において、前記固定情報がトランスポンダに固有の識別情報であるトランスポンダ素子を提案する。
【００２３】
該トランスポンダ素子によれば、固定情報としてトランスポンダに固有の識別情報が送信され、該識別情報によってトランスポンダが特定される。
【００２４】
また、請求項１０では、請求項１又は２に記載のトランスポンダ素子において、各構成部分がチップ型のシリコン基板上に形成されているトランスポンダ素子を提案する。
【００２５】
該トランスポンダ素子によれば、各構成部分がチップ型のシリコン基板上に形成され、形状が小型化される。
【００２６】
また、請求項１１では、前記請求項１乃至１０の何れかに記載のトランスポンダ素子を備えているトランスポンダを提案する。
【００２７】
【発明の実施の形態】
以下、図面を参照して本発明の一実施形態を説明する。
【００２８】
図１は、本発明の第１の実施形態におけるトランスポンダを示す外観斜視図、図２は本発明の第１の実施形態におけるトランスポンダ素子を示す外観斜視図、図３はトランスポンダ素子を示す平面図、図４は図３におけるＡ−Ａ線矢視方向断面図である。
【００２９】
図１において、１０はトランスポンダで、トランスポンダ素子１１とループ状のアンテナ線１２を２枚のフィルム１３，１４で挟むことにより構成されている。
【００３０】
フィルム１３，１４は、例えばポリイミドフィルムからなり、下側のフィルム１３上にアンテナ線１２が印刷形成されている。また、トランスポンダ素子１１及び２枚のフィルム１３，１４間は樹脂によって接着されている。
【００３１】
トランスポンダ素子１１は、図２に示すように、トランスポンダ素子本体１５とこの周囲を覆う直方体形状の樹脂製パッケージ１６から成り、パッケージ１６の一側面にはアンテナ接続端子１６ａ，１６ｂが設けられている。
【００３２】
トランスポンダ素子本体１５は、図３及び図４に示すように、主回路２０とブリッジ回路２７が矩形状のシリコン基板（以下、端に基板と称する）３０上に形成された周知の半導体チップからなる。
【００３３】
また、ブリッジ回路２７は４つの抵抗膜Ｒ１〜Ｒ４から成り、トランスポンダ素子本体１５を覆うパッケージ１６には１つの抵抗膜Ｒ３の上部所定空間に空隙部１６ｄが形成されると共にこの空隙部１６ｄに対向する基板３０の下面側に開口部１６ｃが形成されている。さらに、基板３０においてブリッジ回路２７が形成されている部分には、熱膨張率が異なる第１の層３１と第２の層３２が形成されている。この第２の層３２の上面に導電層３３が形成され、この導電層３３によって各抵抗膜Ｒ１〜Ｒ４が導電接続されている。
【００３４】
ここで、第２の層３２の熱膨張率は第１の層３１の熱膨張率よりも大きく設定されている。例えば、第１の層３１はシリコン（Ｓｉ）層であり、第２の層３２は拡散層である。
【００３５】
また、この開口部１６ｃを外部空間と連通するように下側のフィルム１３にも同等形状の開口部１３ａが形成されている。
【００３６】
図５は、上記トランスポンダ１０の電気系回路を示すブロック図である。図において、２０は主回路で、整流回路２１、平滑・蓄電回路２２、中央処理部２３、高周波回路２４、固定情報メモリ２５、可変情報設定部２６から構成されている。２７はブリッジ回路で、４つの抵抗膜Ｒ１〜Ｒ４を接続した周知のブリッジ回路である。
【００３７】
整流回路２１は、その入力側がアンテナ接続端子１６ａ，１６ｂに接続され、アンテナ線１２に発生した誘導起電力を整流して出力する。
【００３８】
平滑・蓄電回路２２は、整流回路２１からの出力を平滑して直流電流にすると共にコンデンサに蓄電し、この電圧Ｖsを主回路２０の各構成部及びブリッジ回路２７に供給する。
【００３９】
中央処理部２３は、周知のＣＰＵを主体として構成され、予め設定されたプログラムに基づいて動作し、高周波回路２４を介して質問信号を受信したときに固定情報メモリ２５に記憶されている情報と可変情報設定部２６に設定された情報を応答信号として高周波回路２６を介して送信する。
【００４０】
高周波回路２６は、所定周波数電波の送信回路及び受信回路を備え、これらはアンテナ接続端子１６ａ，１６ｂを介してアンテナ線１２に接続され、外部からの質問信号を受信してこれをバイナリデータとして中央処理部２３に送出すると共に、中央処理部２３から出力されるバイナリーデータを応答信号として送信する。
【００４１】
固定情報メモリ２５は、個々のトランスポンダに固有の８ビットの識別情報が予め記憶されたリードオンリーメモリ（ＲＯＭ）からなり、中央処理部２３から読み出し信号を入力したときに、記憶している識別情報を中央処理部２３に対して出力する。
【００４２】
可変情報設定部２６は、２つの３ステートゲート回路（以下、単にゲート回路と称する）２６１，２６２から構成されている。各ゲート回路２６１，２６２は、入力端子の電圧レベルが所定のしきい値を越えたとき出力信号をハイレベル（バイナリー値「１」）に設定し、入力端子端子の電圧レベルがしきい値以下のとき出力信号をローレベル（バイナリー値「０」）に設定する。また、各ゲート回路２６１，２６２は、中央処理部から上記読み出し信号を入力したときに設定値を出力し、これ以外は出力をオープン状態とする。
【００４３】
ブリッジ回路２７は、４つの抵抗膜Ｒ１〜Ｒ４から構成され、その一方の入力端子は接地され他方の入力端子には電圧Ｖsが印加されている。また、ブリッジ回路２７の１対の出力端子はそれぞれ可変情報接地部２６のゲート回路２６１，２６２の入力端子に接続されている。製造時においてはブリッジ回路２７が平衡状態となるように且つ２つの出力端子の電圧Ｖ１，Ｖ２がゲート回路２６１，２６２の入力閾値よりもやや低くなるように、各抵抗膜Ｒ１〜Ｒ４の抵抗値が設定されている。即ち、図５において、Ｒ１×Ｒ３＝Ｒ２×Ｒ４となるように各抵抗膜Ｒ１〜Ｒ４の抵抗値が設定されている。平衡状態のとき、ブリッジ回路２７の２つの出力端子の電圧Ｖ１，Ｖ２が等しくなる。
【００４４】
次に、前述の構成よりなるトランスポンダ１０の動作を説明する。
【００４５】
外部から所定周波数の電波によって質問信号を受信したとき、整流回路２１及び平滑・蓄電回路２２によって動作のための電気エネルギーが生成され、これにより各部が動作可能となる。中央処理部２３は、高周波回路から質問信号を入力した後、固定情報メモリ２５に記憶されている識別情報と可変情報設定部２６に設定された２ビットの可変情報を応答信号として高周波回路２４を介して送信する。
【００４６】
可変情報設定部２６に設定される２ビットの可変情報はブリッジ回路２７の平衡状態及び非平衡状態によって変化する。このブリッジ回路２７が平衡状態のときは、出力端子の電圧Ｖ１，Ｖ２が等しく、これらの電圧Ｖ１，Ｖ２はゲート回路２６１，２６２の入力閾値よりもやや低い値であるので、それぞれのゲート回路の２６１，２６２の出力設定値は「０」となる。
【００４７】
また、ブリッジ回路２７の平衡状態が崩れるときは、Ｒ１×Ｒ３≠Ｒ２×Ｒ４となるときである。本実施形態では、基板３０の抵抗膜Ｒ３が形成さている部分の下面を外部に露出させると共に上部に空隙部１６ｄを形成しているので、周囲の温度及び圧力に応じて、露出された部分の基板３０が変形し、抵抗膜Ｒ３の抵抗値が変化する。
【００４８】
例えば、周囲圧力が一定で周囲温度が低下したときは、図６に示すように、第２の層３２よりも第１の層３１の収縮が大きくなるので、基板３０は上方向に突出するように湾曲する。これにより、抵抗膜Ｒ３が両端子方向に引き延ばされるので、抵抗膜Ｒ３の長さが増加すると共に断面積が減少するため抵抗値が増加する。また、周囲圧力が一定で周囲温度が上昇したときは、図７に示すように、第２の層３２よりも第１の層３１の膨張が大きくなるので、基板３０は下方向に突出するように湾曲する。これにより、抵抗膜Ｒ３は両端子間で縮められるので、抵抗膜Ｒ３の長さが減少すると共に断面積が増大するため抵抗値が減少する。
【００４９】
従って、図８に示すように、応答信号を１０ビットとし、ビットＤ０〜ビットＤ７を固定情報、ビットＤ８及びビットＤ９を可変情報としてゲート回路２６１の出力をビットＤ８に、またゲート回路２６２の出力をビットＤ９にそれぞれ割り当てると、周囲温度の変化によってビットＤ８及びＤ９の値は図９のように変化する。
【００５０】
即ち、図９に示すように、ブリッジ回路２７が平衡状態にあるときの周囲温度ｔsを挟む２つの温度ｔ1，ｔ2（ｔ1＜ｔs＜ｔ2）の間では、ブリッジ回路２７の出力端子の電圧Ｖ１，Ｖ２共にゲート回路２６１，２６２の閾値以下となるので、ビットＤ８及びＤ９共に「０」となる。
【００５１】
また、周囲温度が上記温度ｔ2より高くなると、抵抗膜Ｒ３の抵抗値が減少するため、ブリッジ回路２７の出力端子の一方の電圧Ｖ１はゲート回路２６１の閾値より低くなり、他方の電圧Ｖ２はゲート回路２６１の閾値より高くなるので、ビットＤ８は「０」、ビットＤ９は「１」となる。
【００５２】
また、周囲温度が上記温度ｔ1より低くなると、抵抗膜Ｒ３の抵抗値が増大するため、ブリッジ回路２７の出力端子の一方の電圧Ｖ１はゲート回路２６１の閾値より高くなり、他方の電圧Ｖ２はゲート回路２６１の閾値より低くなるので、ビットＤ８は「１」、ビットＤ９は「０」となる。
【００５３】
一方、周囲温度が一定で周囲の空気圧が上昇したときは、空隙部１６ｄ内の空気圧よりも外部空気圧が高くなるので、図６に示すように、基板３０は上方向に突出するように湾曲する。また、周囲温度が一定で周囲の空気圧が低下したときは、空隙部１６ｄ内の空気圧よりも外部空気圧が低くなるので、図７に示すように、基板３０は下方向に突出するように湾曲する。
【００５４】
従って、周囲空気圧の変化によってビットＤ８及びＤ９の値は図１０のように変化する。
【００５５】
即ち、図１０に示すように、ブリッジ回路２７が平衡状態にあるときの周囲空気圧Ｐsを挟む２つの空気圧Ｐ1，Ｐ2（Ｐ1＜Ｐs＜Ｐ2）の間では、ブリッジ回路２７の出力端子の電圧Ｖ１，Ｖ２共にゲート回路２６１，２６２の閾値以下となるので、ビットＤ８及びＤ９共に「０」となる。
【００５６】
また、周囲の空気圧が上記空気圧Ｐ2より高くなると、抵抗膜Ｒ３の抵抗値が増大するため、ブリッジ回路２７の出力端子の一方の電圧Ｖ１はゲート回路２６１の閾値より高くなり、他方の電圧Ｖ２はゲート回路２６１の閾値より低くなるので、ビットＤ８は「１」、ビットＤ９は「０」となる。
【００５７】
また、周囲温度が上記温度ｔ1より低くなると、抵抗膜Ｒ３の抵抗値が減少するため、ブリッジ回路２７の出力端子の一方の電圧Ｖ１はゲート回路２６１の閾値より低くなり、他方の電圧Ｖ２はゲート回路２６１の閾値より高くなるので、ビットＤ８は「０」、ビットＤ９は「１」となる。
【００５８】
従って、本実施形態によれば、トランスポンダ素子本体１５に形成されたブリッジ回路２７を温度又は圧力センサとして使用できると共に、センサの検出結果を消費電力が大きいＡ／Ｄ変換器を用いることなくバイナリーデータとして得ることができる。これにより、従来よりも電源容量を低減でき、受信電波のエネルギーを用いても十分な動作が可能である。
【００５９】
次に、本発明の第２の実施形態を説明する。
【００６０】
図１１は、本発明の第２の実施形態におけるトランスポンダの電気系回路を示すブロック図である。図において、前述した第１の実施形態と同一構成部分は同一符号をもって表しその説明を省略する。また、第１の実施形態と第２の実施形態との相違点は、第２の実施形態のトランスポンダ素子本体１５Ａにおいてシュミットトリガ回路からなるゲート回路２６３，３６４を備えた可変情報設定部２６Ａを設けたことである。これらのゲート回路２６３，２６４の接続は第１の実施形態と同様である。
【００６１】
このようにヒステリシス特性を有するゲート回路２６３，２６４を設けることにより、入力電圧の変動による誤検出をヒステリシス特性の範囲内で抑制することができる。
【００６２】
次に、本発明の第３の実施形態を説明する。
【００６３】
図１２は、本発明の第３の実施形態におけるトランスポンダの電気系回路を示すブロック図である。図において、前述した第１の実施形態と同一構成部分は同一符号をもって表しその説明を省略する。また、第１の実施形態と第３の実施形態との相違点は、第３の実施形態のトランスポンダ素子本体１５Ｂにおいて同期式Ｒ−Ｓフリップフロップからなる可変情報設定部２６Ｂを設けたことである。例えば、図１２に示すように、ブリッジ回路２７の一方の出力端子（電圧Ｖ１）がＳ入力に接続され、他方の出力端子（電圧Ｖ２）がＲ入力端子に接続されている。これにより、中央処理部２３から出力される読み出し信号に同期してＲ−Ｓ入力に対応したバイナリーデータが２つの出力端子Ｑ、Ｑ’から出力され、これらがビットＤ８，Ｄ９のデータとして応答信号が送信される。
【００６４】
尚、図１３に示すトランスポンダ素子本体１５Ｃのように、非同期式のＲ−Ｓフリップフロップからなる可変情報設定部２６Ｃを設けても良い。
【００６５】
次に、本発明の第４の実施形態を説明する。
【００６６】
図１４は、本発明の第４の実施形態におけるトランスポンダ素子１１Ｄを示す平面図、図１５は図１４におけるＡ−Ａ線矢視方向断面図、図１６は第４の実施形態におけるトランスポンダの電気系回路を示すブロック図である。図において、前述した第１の実施形態と同一構成部分は同一符号をもって表しその説明を省略する。また、第１の実施形態と第４の実施形態との相違点は、ブリッジ回路２７に代えて長さ方向に対して徐々に幅が狭くなる１つの抵抗膜２８を設けると共に、シュミットトリガ回路からなる３ステートのゲート回路２６３〜２６６を４つ備えた可変情報設定部２６Ｄを設けたことである。
【００６７】
トランスポンダ素子本体１５Ｄを覆うパッケージ１６には抵抗膜２８の上部所定空間に空隙部１６ｄが形成されると共にこの空隙部１６ｄに対向する基板３０の下面側に開口部１６ｃが形成されている。さらに、基板３０において抵抗膜２８が形成されている部分には、熱膨張率が異なる第１の層３１と第２の層３２が形成されている。ここで、第２の層３２の熱膨張率は第１の層３１の熱膨張率よりも大きく設定されている。
【００６８】
また、第２の層３２の上面に帯状の導電層３３が複数形成され、これらの導電層３３の一端は抵抗膜２８の長手方向両端部と長手方向に５等分するように抵抗膜２８に接続されている。また、抵抗膜２８の一端（抵抗膜の幅広側）に接続された導電層３３の他端には電圧Ｖsが印加され、抵抗膜２８の他端に接続された導電層３３の他端は接地されている。さらに、抵抗膜２８の長手方向中間部に接続された４本の導電層３３の他端はゲート回路２６３〜２６６の入力端子に接続されている。
【００６９】
これにより、抵抗膜２８は、図１６に示すように導電層３３との接続点によって５つの部分に分割され、各部分の抵抗値をＲａ〜Ｒｅとしてこれらが直列接続されたものと考えられる。また、周囲の温度及び圧力に応じて、開口部１６ｃ，１３ａによって露出された部分の基板３０が変形し、抵抗膜２８の抵抗値が変化する。このとき、抵抗膜２８の幅が徐々に減少するように形成されているので、上記各部分の抵抗値Ｒａ〜Ｒｅの増減率が異なったものとなり、周囲温度の変化或いは周囲空気圧の変化に伴って各ゲート回路２６３〜２６６の入力電圧Ｖ１〜Ｖ４が変化する。これにより、ゲート回路２６３〜２６６から出力されるバイナリーデータの値も変化する。
【００７０】
従って、図１７に示すように、応答信号を１２ビットとし、ビットＤ０〜ビットＤ７を固定情報、ビットＤ８〜ビットＤ１１を可変情報としてゲート回路２６３〜２６６の出力をビットＤ８〜Ｄ１１にそれぞれ割り当てると、周囲温度の変化によってビットＤ８〜Ｄ１１の値は図１８のように変化する。
【００７１】
例えば、図１８に示すように、標準温度ｔsを挟む２つの温度ｔ1，ｔ2（ｔ1＜ｔs＜ｔ2）の間では、電圧Ｖ１，Ｖ２共にゲート回路２６３，２６４の閾値以上となり且つ電圧Ｖ３，Ｖ４がゲート回路２６５，２６６の閾値以下となるように各抵抗値Ｒａ〜Ｒｅを設定しておくと、ビットＤ８，Ｄ９が「１」となり、ビットＤ１０，Ｄ１１が「０」となる。
【００７２】
また、周囲温度が上記温度ｔ1より低くなると、抵抗膜２８の抵抗値が増大し且つ幅の広い部分よりも幅の狭い部分の抵抗値の増加率が高くなるため、電圧Ｖ３がゲート回路２６５の閾値以上となるので、ビットＤ８〜Ｄ１０が「１」、ビットＤ１１が「０」となる。
【００７３】
また、周囲温度が上記温度ｔ2より高くなると、抵抗膜２８の抵抗値が減少し且つ幅の広い部分よりも幅の狭い部分の抵抗値の減少率が高くなるため、電圧Ｖ２がゲート回路２６４の閾値以下となるので、ビットＤ８が「１」、ビットＤ９〜Ｄ１１が「０」となる。
【００７４】
周囲温度が上記温度ｔ2よりさらに高い温度ｔ3よりも高くなると、電圧Ｖ１がゲート回路２６３の閾値以下となるので、ビットＤ８〜Ｄ１１が「０」となる。
【００７５】
一方、周囲温度が一定で周囲の空気圧が上昇したときは、空隙部１６ｄ内の空気圧よりも外部空気圧が高くなるので、図６に示すように、基板３０は上方向に突出するように湾曲する。また、周囲温度が一定で周囲の空気圧が低下したときは、空隙部１６ｄ内の空気圧よりも外部空気圧が低くなるので、図７に示すように、基板３０は下方向に突出するように湾曲する。
【００７６】
従って、周囲空気圧の変化によってビットＤ８〜Ｄ１１の値は図１９のように変化する。
【００７７】
例えば、図１９に示すように、標準圧力Ｐsを挟む２つの圧力Ｐ1，Ｐ2（Ｐ1＜Ｐs＜Ｐ2）の間では、電圧Ｖ１，Ｖ２共にゲート回路２６３，２６４の閾値以上となり且つ電圧Ｖ３，Ｖ４がゲート回路２６５，２６６の閾値以下となるように各抵抗値Ｒａ〜Ｒｅを設定しておくと、ビットＤ８，Ｄ９が「１」となり、ビットＤ１０，Ｄ１１が「０」となる。
【００７８】
また、周囲の空気圧が上記圧力Ｐ1より低くなると、抵抗膜２８の抵抗値が減少し且つ幅の広い部分よりも幅の狭い部分の抵抗値の減少率が高くなるため、電圧Ｖ２がゲート回路２６４の閾値以下となるので、ビットＤ８が「１」、ビットＤ９〜Ｄ１１が「０」となる。
【００７９】
また、周囲の空気圧が上記圧力Ｐ2より高くなると、抵抗膜２８の抵抗値が増大し且つ幅の広い部分よりも幅の狭い部分の抵抗値の増加率が高くなるため、電圧Ｖ３がゲート回路２６５の閾値以上となるので、ビットＤ８〜Ｄ１０が「１」、ビットＤ１１が「０」となる。
【００８０】
周囲の空気圧が上記圧力Ｐ2よりさらに高い圧力Ｐ3よりも高くなると、電圧Ｖ４がゲート回路２６６の閾値以上となるので、ビットＤ８〜Ｄ１１が「１」となる。
【００８１】
従って、本実施形態によれば、トランスポンダ素子本体１５Ｄに形成された抵抗膜２８を温度又は圧力センサとして使用できると共に、センサの検出結果を消費電力が大きいＡ／Ｄ変換器を用いることなくバイナリーデータとして得ることができる。これにより、従来よりも電源容量を低減でき、受信電波のエネルギーを用いても十分な動作が可能である。
【００８２】
次に、本発明の第５の実施形態を説明する。
【００８３】
図２０は、本発明の第５の実施形態におけるトランスポンダの電気系回路を示すブロック図である。図において、前述した第４の実施形態と同一構成部分は同一符号をもって表しその説明を省略する。また、第４の実施形態と第５の実施形態との相違点は、第５の実施形態のトランスポンダ素子本体１５Ｅにおいてシュミットトリガ回路からなるゲート回路２６３〜２６６と不揮発性のランダムアクセスメモリ（以下、単にＲＡＭと称する）２６７を備えた可変情報設定部２６Ｅを設けたことである。これらのゲート回路２６３〜２６６の接続は第４の実施形態と同様である。また、ＲＡＭ２６７の４ビットデータバスはゲート回路２６３〜２６６の出力端子に接続され、ＲＡＭ２６７は中央処理部２３からの読み出し信号或いは書き込み信号によって中央処理部２３の指定したアドレスに対して上記ビットＤ８〜Ｄ１１のデータの書き込み読み出しを行う。
【００８４】
このようにＲＡＭ２６７に検出した４ビットＤ８〜Ｄ１１のデータを記憶できるようにしたので、例えば中央処理部２３はデータ検出時にこれをＲＡＭ２６７に記憶し、記憶データ読み出し命令を含む質問信号を受信したときにＲＡＭ２６７の指定されたアドレスからデータを読み出して送信することも可能である。
【００８５】
次に、本発明の第６の実施形態を説明する。
【００８６】
図２１は、本発明の第６の実施形態におけるトランスポンダを示す外観斜視図、図２２は第６の実施形態におけるトランスポンダ素子を示す外観斜視図、図２３は第６の実施形態におけるセンサ部を示す平面図、図２４は図２３のＡ−Ａ線矢視方向の断面図、図２５は第６の実施形態におけるトランスポンダ素子の電気回路を示すブロック図である。図において、前述した第４の実施形態と同一構成部分は同一符号をもって表しその説明を省略する。また、第４の実施形態と第６の実施形態との相違点は、第６の実施形態では第１の実施形態における抵抗膜２８の部分を分離したトランスポンダ素子４１を構成し、抵抗膜２８に代えてこれと同等の機能を有するセンサ部４２を設けたことである。
【００８７】
即ち、第６の実施形態のトランスポンダ４０は、図２１に示すように、トランスポンダ素子４１とループ状のアンテナ線１２及びセンサ部４２を２枚のフィルム１３，１４で挟むことにより構成されている。
【００８８】
フィルム１３，１４は、前述と同様に例えばポリイミドフィルムからなり、下側のフィルム１３上にアンテナ線１２が印刷形成されている。また、トランスポンダ素子４１とセンサ部４２及び２枚のフィルム１３，１４間は樹脂によって接着されている。
【００８９】
トランスポンダ素子４１は、図２２に示すように、トランスポンダ素子本体４１ａとこの周囲を覆う直方体形状の樹脂製のパッケージ４１ｂから成り、パッケージ４１ｂの一側面にはアンテナ接続端子４１ｃ，４１ｄが設けられ、他側面には電源出力端子４１ｅ、４つの入力端子４１ｆ〜４１ｉ、及び接地端子４１ｊが設けられている。また、トランスポンダ素子本体４１ａは、主回路２０が矩形状のシリコン基板上に形成された周知の半導体チップからなる。
【００９０】
センサ部４２は、図２３及び図２４に示すように、２枚のフィルム５１ａ，５１ｂを貼り合わせた基板５２上に長さ方向に対して徐々に幅が狭くなる１つの抵抗膜５３が形成されている。
【００９１】
さらに、基板５２を形成する２つのフィルム５１ａ，５１ｂは、互いに異なる熱膨張率を有し、上層フィルム５１ａの熱膨張率は下層フィルム５１ｂの熱膨張率よりも大きく設定され、上層フィルム５１ａの上面には、帯状の印刷配線５４が複数形成されている。これらの印刷配線５４の一端は抵抗膜５３の長手方向両端部と長手方向に５等分するように抵抗膜５３に接続されている。
【００９２】
また、図２５に示すように、抵抗膜５３の一端（抵抗膜の幅広側）に接続された印刷配線５４の他端はトランスポンダ素子４１の電源出力端子４１ｅに接続されて電圧Ｖsが印加されている。また、抵抗膜５３の他端に接続された印刷配線５４の他端は、トランスポンダ素子４１の接地端子４１ｊに接続されている。さらに、抵抗膜２８の長手方向中間部に接続された４本の印刷配線５４の他端は、トランスポンダ素子４１の４つの入力端子４１ｆ〜４１ｉにそれぞれ接続されている。
【００９３】
これにより、センサ部４２の抵抗膜５３は、図２５に示すように印刷配線５４との接続点によって５つの部分に分割され、第４の実施形態と同様に各部分の抵抗値をＲａ〜Ｒｅとしてこれらが直列接続されたものとなり、周囲の温度に応じて、基板５２が変形し、抵抗膜５３の抵抗値が変化する。
【００９４】
上記構成よりなるトランスポンダ４０も周囲温度の変化を検出するセンサとして使用できると共に、センサの検出結果を消費電力が大きいＡ／Ｄ変換器を用いることなくバイナリーデータとして得ることができる。これにより、従来よりも電源容量を低減でき、受信電波のエネルギーを用いても十分な動作が可能である。
【００９５】
尚、前述した各実施形態は本発明の一具体例にすぎず、本発明がこれらの実施形態に限定されないことは言うまでもない。
【００９６】
例えば、上記実施形態では受信電磁波のエネルギーのみによって動作するように構成したが電池を用いても良いし、発電装置を設けて駆動するようにしても良い。
【００９７】
また、上記実施形態では抵抗膜を用いた抵抗ブリッジ回路をセンサとして用いたが、抵抗膜に限定されることはなく、リアクタンスブリッジ回路或いはキャパシタンスブリッジ回路を用いても良い。
【００９８】
また、第６の実施形態のトランスポンダ素子４１の入力端子４１ｆ〜４１ｉと電源出力端子４１ｅ或いは接地端子４１ｊをトランスポンダ４０の外部に露出する端子に接続して、これらの端子間の電気伝導度の変化を直接検出するようにしても良い。
【００９９】
【発明の効果】
以上説明したように本発明の請求項１乃至１０記載のトランスポンダ素子によれば、可変情報設定部の入力端子における電気的状態が二値化信号として応答情報に設定されるため、環境状態に対応して変化するアナログ電気信号を前記可変情報設定部の入力端子に入力することにより該アナログ電気信号のレベルに応じて二値化信号の値が変化するので、時々刻々と変化する環境状態の物理量などを検出するセンサとして使用できるトランスポンダを容易に構成することができる。また、消費電力の大きいＡ／Ｄ変換器を用いることなく、前記可変情報設定部の１つの入力端子に対して１ビットの二値化信号を出力しているので、Ａ／Ｄ変換器を用いた場合に比べて消費電力を大幅に削減することができる。これにより、受信電波のエネルギーによる駆動でも十分な動作が可能であると共に、電池を用いた駆動では電池寿命の延命を図ることができ電池交換の手間を大幅に削減することができる。
【０１００】
また、請求項１に記載のトランスポンダ素子によれば、上記の効果に加えて、基板の歪みよってインピーダンスが変化するインピーダンス素子を有するブリッジ回路を、圧力や温度などのセンサとして使用することができる。
【０１０１】
また、請求項２に記載のトランスポンダ素子によれば、上記の効果に加えて、基板の歪みよって抵抗値が変化する抵抗膜を、圧力や温度などのセンサとして使用することができる。
【０１０２】
また、請求項３に記載のトランスポンダ素子によれば、上記の効果に加えて、部分的に異なった熱膨張率を有する基板を用いたので、熱膨張或いは熱収縮に伴って前記インピーダンス素子或いは抵抗膜の断面積及び長さを部分的に変化させることができ、センサ機能の多様化を図ることができる。
【０１０３】
また、請求項４に記載のトランスポンダ素子によれば、上記の効果に加えて、熱膨張率の異なる少なくとも２つの層をもつ基板を用いたので、周囲温度の変換を敏感に検出可能となる。
【０１０４】
また、請求項５に記載のトランスポンダ素子によれば、上記の効果に加えて、ランダムアクセスメモリを可変情報設定部に設けたので、可変情報設定部の入力端子における電気的状態が二値化信号としてランダムアクセスメモリに一時記憶されると共に応答情報に設定されるので、時々刻々と変化する環境状態などを検出するセンサとして使用する場合、環境状態に対応して変化するアナログ電気信号を二値化データとしてランダムアクセスメモリの任意アドレスに順次記憶することができ、必要に応じてデータ読み出し手段によって記憶データの読み出しを行うことができる。
【０１０５】
また、請求項６に記載のトランスポンダ素子によれば、上記の効果に加えて、双安定回路を可変情報設定部として用いたので、その入力端子における電気的状態を二値化信号として一時的に蓄積することができると共に、双安定回路から安定して出力される二値化信号を応答情報に設定することができる。
【０１０６】
また、請求項７に記載のトランスポンダ素子によれば、上記の効果に加えて、セントラルプロセッシングユニットの独立した入力ポート端子を可変情報設定部の入力端子としたので、構成を簡略化することができる。
【０１０７】
また、請求項８に記載のトランスポンダ素子によれば、上記の効果に加えて、シュミットトリガ回路のヒステリシス特性によって、入力された電気的状態の微小変化に対する出力変動を除去することができる。
【０１０８】
また、請求項９に記載のトランスポンダ素子によれば、上記の効果に加えて、固定情報としてトランスポンダに固有の識別情報が送信されるので、該識別情報によってトランスポンダを容易に特定することができる。
【０１０９】
また、請求項１０に記載のトランスポンダ素子によれば、上記の効果に加えて、各構成部分がチップ型のシリコン基板上に形成されるので、形状を小型化することができる。
【０１１０】
また、請求項１１に記載のトランスポンダによれば、可変情報設定部の入力端子における電気的状態が二値化信号として応答情報に設定されるため、環境状態に対応して変化するアナログ電気信号を前記可変情報設定部の入力端子に入力することにより該アナログ電気信号のレベルに応じて二値化信号の値が変化するので、時々刻々と変化する環境状態の物理量などを検出するセンサとして使用することができる。また、高度なＡ／Ｄ変換器を用いることなく、前記可変情報設定部の１つの入力端子に対して１ビットの二値化信号を出力しているので、Ａ／Ｄ変換器を用いた場合に比べて消費電力を大幅に削減することができる。これにより、受信電波のエネルギーによる駆動でも十分な動作が可能であると共に、電池を用いた駆動では電池寿命の延命を図ることができ電池交換の手間を大幅に削減することができる。
【図面の簡単な説明】
【図１】  本発明の第１の実施形態におけるトランスポンダを示す外観斜視図
【図２】  本発明の第１の実施形態におけるトランスポンダ素子を示す外観斜視図
【図３】  本発明の第１の実施形態におけるトランスポンダ素子を示す平面図
【図４】  図３におけるＡ−Ａ線矢視方向断面図
【図５】  本発明の第１の実施形態におけるトランスポンダの電気回路を示すブロック図
【図６】  本発明の第１の実施形態における温度変化或いは圧力変化の検出動作を説明する図
【図７】  本発明の第１の実施形態における温度変化或いは圧力変化の検出動作を説明する図
【図８】  本発明の第１の実施形態における固定情報及び可変情報のデータビットを示す図
【図９】  本発明の第１の実施形態における温度変化検出時のデータビット変化を説明する図
【図１０】  本発明の第１の実施形態における圧力変化検出時のデータビット変化を説明する図
【図１１】  本発明の第２の実施形態におけるトランスポンダの電気系回路を示すブロック図
【図１２】  本発明の第３の実施形態におけるトランスポンダの電気系回路を示すブロック図
【図１３】  本発明の第３の実施形態に係る他の電気系回路を示すブロック図
【図１４】  本発明の第４の実施形態におけるトランスポンダ素子を示す平面図
【図１５】  図１４におけるＡ−Ａ線矢視方向断面図
【図１６】  本発明の第４の実施形態におけるトランスポンダの電気系回路を示すブロック図
【図１７】  本発明の第４の実施形態における固定情報及び可変情報のデータビットを示す図
【図１８】  本発明の第４の実施形態における温度変化検出時のデータビット変化を説明する図
【図１９】  本発明の第４の実施形態における圧力変化検出時のデータビット変化を説明する図
【図２０】  本発明の第５の実施形態におけるトランスポンダの電気系回路を示すブロック図
【図２１】  本発明の第６の実施形態におけるトランスポンダを示す外観斜視図
【図２２】  本発明の第６の実施形態におけるトランスポンダ素子を示す外観斜視図
【図２３】  本発明の第６の実施形態におけるセンサ部を示す平面図
【図２４】  図２３のＡ−Ａ線矢視方向の断面図
【図２５】  本発明の第６の実施形態におけるトランスポンダの電気系回路を示すブロック図
【符号の説明】
１０…トランスポンダ、１１…トランスポンダ素子、１２…アンテナ線、１３，１４…フィルム、１３ａ…開口部、１５，１５Ａ〜１５Ｅ…トランスポンダ素子本体、１６…パッケージ、１６ａ，１６ｂ…アンテナ接続端子、１６ｃ…開口部、１６ｄ…空隙部、２０…主回路、２１…整流回路、２２…平滑・蓄電回路、２３…中央処理部、２４…高周波回路、２５…固定情報メモリ、２６，２６Ａ〜２６Ｅ…可変情報設定部、２６１〜２６６…ゲート回路、２６７…ＲＡＭ、２７…ブリッジ回路、３０…基板、３１…下層、３２…上層、３３…導電層、Ｒ１〜Ｒ４…抵抗膜、４０…トランスポンダ、４１…トランスポンダ素子、４２…センサ部、５１ａ，５１ｂ…フィルム、５２…基板、５３…抵抗膜、５４…印刷配線。
【図１】
0004184536.tif 000002
【図２】
0004184536.tif 000003
【図３】
0004184536.tif 000004
【図４】
0004184536.tif 000005
【図５】
0004184536.tif 000006
【図６】
0004184536.tif 000007
【図７】
0004184536.tif 000008
【図８】
0004184536.tif 000009
【図９】
0004184536.tif 000010
【図１０】
0004184536.tif 000011
【図１１】
0004184536.tif 000012
【図１２】
0004184536.tif 000013
【図１３】
0004184536.tif 000014
【図１４】
0004184536.tif 000015
【図１５】
0004184536.tif 000016
【図１６】
0004184536.tif 000017
【図１７】
0004184536.tif 000018
【図１８】
0004184536.tif 000019
【図１９】
0004184536.tif 000020
【図２０】
0004184536.tif 000021
【図２１】
0004184536.tif 000022
【図２２】
0004184536.tif 000023
【図２３】
0004184536.tif 000024
【図２４】
0004184536.tif 000025
【図２５】
0004184536.tif 000026