(57)【特許請求の範囲】
【請求項１】
第１導電型の半導体基板の一方の主面の表面層に形成された第２導電型のウェル領域と、前記ウェル領域内の表面層に形成された第１導電型のソース領域と、前記ウェル領域の、チャネルが形成される領域上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記ソース領域と前記ウェル領域の両方に電気的に接続されたエミッタ電極と、前記半導体基板の他方の主面の表面層に形成された第１導電型のバッファ層と、前記バッファ層の表面層に形成された第２導電型のコレクタ層と、前記コレクタ層に電気的に接続されたコレクタ電極とを具備するソフトスイッチングに用いられる絶縁ゲートバイポーラトランジスタにおいて、
順方向にブレークダウン電圧が印加されたときに電界がかからない領域であるバッファ層では、バッファ層の不純物濃度が、順方向導電時の少数キャリア濃度よりも低いことを特徴とする絶縁ゲートバイポーラトランジスタ。
【請求項２】
前記バッファ層には、前記ウェル領域に近い領域と、前記ウェル領域から遠い領域とが存在することを特徴とする請求項１に記載の絶縁ゲートバイポーラトランジスタ。
【請求項３】
前記バッファ層には、不純物濃度が深さ方向に減少するプロファイルで、かつ、相対的に表面不純物濃度が高い領域と、相対的に表面不純物濃度が低い領域とが存在することを特徴とする請求項１に記載の絶縁ゲートバイポーラトランジスタ。
【請求項４】
前記バッファ層には、不純物濃度が深さ方向に均一なプロフェイルで、かつ相対的に不純物濃度が高い領域と、相対的に不純物濃度が低い領域とが存在することを特徴とする請求項１に記載の絶縁ゲートバイポーラトランジスタ。
【請求項５】
前記半導体基板の比抵抗は７５０Ωｃｍ以上１２５０Ωｃｍ以下であることを特徴とする請求項１〜４のいずれか一つに記載の絶縁ゲートバイポーラトランジスタ。
【請求項６】
前記バッファ層の厚さをｘ［ｃｍ］とし、前記バッファ層の不純物量をＮｂｕｆｆｅｒ［ｃｍ］、順方向導電時の少数キャリア濃度をＮｍｉｎｏｒｉｔｙ［ｃｍ］とすると、
ｘ・Ｎｍｉｎｏｒｉｔｙ＞ｘ・Ｎｂｕｆｆｅｒ＞１．３×１０
であることを特徴とする請求項１に記載の絶縁ゲートバイポーラトランジスタ。
【請求項７】
前記バッファ層は、ＦＺ基板上にエピタキシャル成長された半導体層であることを特徴とする請求項１または６に記載の絶縁ゲートバイポーラトランジスタ。
【請求項８】
前記半導体基板におけるキャリアのライフタイムは１μｓ以上であることを特徴とする請求項１，６または７のいずれか一つに記載の絶縁ゲートバイポーラトランジスタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、絶縁ゲートバイポーラトランジスタ（以下、ＩＧＢＴとする）に関し、特に逆バイアス安全動作領域（以下、ＲＢＳＯＡとする）と飽和電圧−ターンオフ損失のトレードオフ特性とを向上させ、さらにはターンオフ時の発振を抑制したソフトスイッチング用途のＩＧＢＴに関する。
【０００２】
【従来の技術】
ＩＧＢＴは、バイポーラトランジスタの高耐圧大電流特性およびＭＯＳＦＥＴの高周波特性の両方の特性を兼ね具えており、近年、耐圧クラスが２５００〜４５００Ｖ程度で、電流容量が数百〜１８００Ａ程度のものが報告されている。また、近時、ＩＧＢＴを用いたデバイスとして、耐圧クラスが４５００Ｖ以上で、電流容量が数百〜数千Ａ程度のものが報告されている。このようなデバイスは、モジュール型パッケージや平型パッケージ内に、複数個のＩＧＢＴチップが並列に収納された構成となっている。
【０００３】
ＩＧＢＴは、ゲート電圧を制御することによって、ドリフト層に存在するキャリア数を増減させ、順方向導電モードと順方向ブロッキングモードとの切り替えをおこない、スイッチとして使用される。このため、ＩＧＢＴを用いたデバイスでは、オン時の電圧低下がない、オンあるいはオフのスイッチング時の損失がない、オフ時の漏れ電流がない、という理想スイッチとしての特性が要求される。
【０００４】
実際のデバイスにおいては、各モードにおいて損失が発生する。この損失を表す指標として、一般に、順方向導電時の電圧低下（以下、飽和電圧とする）と、オンからオフへのスイッチング時に発生する損失（以下、ターンオフ損失とする）が採用されている。導電時のドリフト層中のキャリア数が多いと、飽和電圧が小さくなるが、ターンオフ損失は大きくなる。逆に、導電時のドリフト層中のキャリア数が少ないと、ターンオフ損失は小さいが、飽和電圧が高くなる。
【０００５】
このように、飽和電圧とターンオフ損失はトレードオフ特性を示し、一般に、飽和電圧−ターンオフ損失のトレードオフ特性と呼ばれている。ＩＧＢＴの飽和電圧−ターンオフ損失のトレードオフ特性については、ベース層とコレクタ層との間にバッファ層を介在させたり、ベース層のライフタイム制御をおこなったり、トレンチ構造のゲートを採用したりすることによって、改善が図られている。
【０００６】
また、ＲＢＳＯＡの向上を目的として、寄生サイリスタの動作抑制の観点から、ソース領域を梯子状に形成したり、ソース領域下にあるウェル領域の不純物濃度を増加させたり、ターンオフ時にホールを引き抜く効果があるソール領域のないウエル領域によるダイバータを形成するなどの報告がなされている。このように、飽和電圧−ターンオフ損失のトレードオフ特性およびＲＢＳＯＡが向上することによって、素子の電流密度を高くすることができる。
【０００７】
バッファ層を有し、かつ、コレクタ層の不純物濃度が低いパンチスルー型ＩＧＢＴの従来構成を図２２に示す。順方向ブロッキングモードにおいては、Ｐ型ベース領域となるウェル領域１２と、Ｎ型ベース領域となる半導体基板１１とにより構成されるｐｎ接合から広がる空間電荷領域が、高不純物濃度のＮ型バッファ層１３で止まる。そのため、短いドリフト層厚さで高い耐圧を得ることができるので、オン状態での電圧低下が小さい。一方、Ｐ型コレクタ層１４の不純物濃度が低いため、順方向導電時の少数キャリアの注入量が少なく、ターンオフ損失が小さい。
【０００８】
ターンオフ動作時には、ドリフト層中の蓄積キャリアは、ウェル領域１２と半導体基板１１とにより構成されるｐｎ接合から広がる空間電荷領域によって、掃き出され、順方向ブロッキングモードへ移行する。図２３に、図２２に示す従来のＩＧＢＴの順方向ブロッキングモードにおける電界分布と不純物プロファイルを示す。ＩＧＢＴの耐圧は、ｐｎ接合における最大電界強度が臨界電界強度に達したときの電界分布の積分値、すなわち電界分布の面積で表され、この面積が大きいほど耐圧特性が高くなる。したがって、ドリフト層中での電界分布の傾きが小さいほど、またドリフト層が厚いほど、高耐圧が得られる。しかし、ＩＧＢＴの損失を低減するためには、ドリフト層を薄くするのが望ましいため、ドリフト層の不純物濃度を低くして、電界の傾きを小さくする必要がある。
【０００９】
【発明が解決しようとする課題】
しかしながら、一般に、ＩＧＢＴでは、高電流密度のターンオフ時にアバランシェ現象が発生しやすいということが周知であり、ソフトスイッチング時にアバランシェ現象が発生すると、コレクタ電流が増加してターンオフ損失が増加するだけでなく、素子破壊が起こるという問題点がある。したがって、ソフトスイッチング用途のＩＧＢＴにおいてＲＢＳＯＡを向上させるにあたっては、寄生サイリスタの動作抑制だけでなく、アバランシェ現象を抑制することが重要な課題となる。
【００１０】
また、図２２に示すようにバッファ層を有するＩＧＢＴでは、ターンオフ動作中に空間電荷領域がバッファ層に到達すると、過剰キャリアが存在しなくなる。そのため、ＩＧＢＴは、容量Ｃ（＝ε／Ｗ、ε：半導体基板の誘電率、Ｗ：ドリフト層の厚さ）のコンデンサとなる。その場合、ＩＧＢＴの容量Ｃと配線インダクタンスＬによるＬＣ回路が構成されることになり、非常に高いサージ電圧をともなう高周波振動が発生する。これを回避するためには、空間電荷領域がバッファ層に到達しないようにドリフト層の不純物濃度を高くする必要があるが、そうすると、ドリフト層中での電界分布の傾きが大きくなり、高耐圧を得にくくなってしまう。
【００１１】
本発明は、上記問題点に鑑みてなされたものであって、ターンオフ時のアバランシェ現象を抑制し、飽和電圧−ターンオフ損失のトレードオフ特性およびＲＢＳＯＡを改善してなるＩＧＢＴ、さらにはターンオフ時の発振をも抑制したＩＧＢＴを提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記目的を達成するため、本発明者は以下のような考察をおこなった。その内容について説明する。図１は、従来のソフトスイッチング用ＩＧＢＴの、充放電型ＲＣＤスナバ回路付きのターンオフ試験回路におけるターンオフ波形を示す波形図である。図１に示す波形より明らかなように、ソフトスイッチング時にアバランシェ現象が発生しやすい高電圧、大電流領域は、第２スパイク電圧近傍領域である。
【００１３】
ターンオフ時のアバランシェ現象を抑制し、飽和電圧−ターンオフ損失のトレードオフ特性およびＲＢＳＯＡを改善するためには、この第２スパイク電圧近傍領域でのテール電流をゼロにするのが望ましい。そのためには、ＩＧＢＴの基板濃度を低くし、すなわち基板比抵抗を高くし、かつ低いコレクタ電圧で空乏層がバッファ層にパンチスルーしてコレクタ電流がゼロとなり、またアバランシェ現象が発生し難く、さらには基板厚さが薄くても耐圧を確保できる構造とするのが有効である。
【００１４】
ここで、動的アバランシェ発生電圧をＢＶDA［Ｖ］、基板不純物濃度をＮD［／ｃｍ3］、電流密度をＪ［Ａ／ｃｍ2］、電荷素量をｑ［Ｃ］、およびホールの飽和速度をｖpsat［ｃｍ／ｓ］とすると、ターンオフ動作中にアバランシェ現象が発生する条件は、つぎの（１）式で表される。この（１）式より、基板不純物濃度ＮDが低い、つまり基板比抵抗が高いほどアバランシェ電圧が高くなることがわかる。
【００１５】
ＢＶDA≒５．３４×１０13×（ＮD＋Ｊ／（ｑ×ｖpsat））-3/4  ・・・（１）
（Ｐｏｗｅｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｄｅｖｉｃｅｓ  第７３ページ
（１９９６年発行  著者  Ｂ．Ｊ．Ｂａｌｉｇａ））
【００１６】
また、パンチスルー電圧をＶPT、基板の誘電率をεとし、基板の厚さをＸとすると、つぎの（２）式が成り立つ。この（２）式より、基板不純物濃度ＮDが低い、すなわち基板比抵抗が高いほど低い電圧でパンチスルーが起こることがわかる。したがって、基板不純物濃度ＮDが低いほど第２スパイク電圧よりも低い電圧で過剰キャリアの排出が終了し、コレクタ電流がゼロになりやすいことになる。
【００１７】
ＶPT≒ｑ×Ｘ2×（ＮD＋Ｊ／（ｑ×ｖpast））／２ε  ・・・（２）
【００１８】
つぎに、基板厚さを変えたときの基板比抵抗と静的ブレークダウン電圧との関係を調べた結果を図２に示す。図２においては、ＮD＝４．６０×１０15／ρ、Ｅmax＝４０１０×ＮD1/8（Ｐｏｗｅｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｄｅｖｉｃｅｓ  第７４ページ  （１９９６年発行  著者  Ｂ．Ｊ．Ｂａｌｉｇａ））およびＢＶ＝Ｅmax・ｔw［ｑＮDｔw2／（２εSiε0）］1/2（Ｐｏｗｅｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｄｅｖｉｃｅｓ  第７６ページ  （１９９６年発行  著者  Ｂ．Ｊ．Ｂａｌｉｇａ））とした。ρは基板比抵抗［Ωｃｍ］であり、Ｅmaxは最大電界強度であり、（α）は比例定数であり、ＢＶはブレークダウン電圧［Ｖ］であり、ｔwは空乏層幅であり、εSiはシリコンの比誘電率であり、ε0は真空の誘電率である。図２より、基板比抵抗と静的ブレークダウン電圧との関係にはピーク値が存在しており、概ねつぎの（３）式で表されることがわかる。
【００１９】
ＢＶ≒３０×ρ3/4  ・・・（３）
【００２０】
上述したようにパンチスルー電圧を低くするためには基板比抵抗が高いほうが望ましく、また飽和電圧−ターンオフ損失のトレードオフの改善に対しては基板の厚さが薄いほうが望ましい。このため、基板比抵抗値は上記（３）式から算出されるρの値を含むある程度の範囲を有する値となる。なお、上記（３）式より得られる基板比抵抗の値は、従来のソフトスイッチング用ＩＧＢＴの基板比抵抗の約２倍程度となる。
【００２１】
本発明は、以上の考察に基づいて成し得たものであり、本発明にかかるＩＧＢＴは、ρ＞（ＢＶ／３０）4/3×０．７５、好ましくは（ＢＶ／３０）4/3×０．８０＜ρ＜（ＢＶ／３０）4/3×１．２５なる基板比抵抗を有することを特徴とする。具体的には、基板比抵抗は７５０Ωｃｍ以上、好ましくは７５０Ωｃｍ以上１２５０Ωｃｍ以下であることを特徴とする。この発明によれば、基板中の過剰キャリアを低い電圧で排出することが可能となる。
【００２２】
また、本発明は、バッファ層を備えたＩＧＢＴにおいて、ターンオフ時の発振を防ぐため、以下の特徴を有す。すなわち、バッファ層の不純物濃度を従来よりも低濃度化したり、バッファ層に、不純物濃度（プロファイル）が高い部分と低い部分を設けたり、あるいは、バッファ層に、ウェル領域に近い部分と遠い部分とを交互に設ける。バッファ層を低濃度化した場合、バッファ層に不純物濃度が高い部分と低い部分を設けた場合、バッファ層に、ウェル領域に近い部分と遠い部分を設けた場合のそれぞれについて、順方向ブロッキングモードにおける電界分布と不純物プロファイルを図９〜図１１に示す。いずれの場合も、空間電荷領域の広がりはバッファ層によって阻止されるが、空間電荷領域の到達しない領域の不純物濃度が低いため、ターンオフ中において、この領域に過剰キャリアが残存する。
【００２３】
【発明の実施の形態】
以下に、本発明の実施の形態について説明する。
実施の形態１．
本発明の実施の形態１にかかるソフトスイッチング用ＩＧＢＴは、（ＢＶ／３０）4/3×０．７５よりも大きい、好ましくは（ＢＶ／３０）4/3×０．８０よりも大きくかつ（ＢＶ／３０）4/3×１．２５よりも小さい基板比抵抗を有するものである。具体的には、基板比抵抗は７５０Ωｃｍ以上、好ましくは７５０Ωｃｍ以上１２５０Ωｃｍ以下である。実施の形態１のＩＧＢＴの断面方向および平面方向の構造、並びに製造プロセス等は従来のソフトスイッチング用ＩＧＢＴと同じである。したがって、断面構造および平面構造の図示、並びにその説明を省略する。
【００２４】
図３は、本発明の実施の形態１の４．５ｋＶクラスソフトスイッチング用ＩＧＢＴについてソフトスイッチング時のターンオフ波形を測定した結果を示す波形図である。このＩＧＢＴは、基板比抵抗１０００Ωｃｍ、基板厚さ４５０μｍ、耐圧５８００Ｖ、飽和電圧約５．５Ｖである。比較のため、図４に、基板比抵抗３３０Ωｃｍ、基板厚さ５５０μｍ、耐圧５８００Ｖ、飽和電圧約５．５Ｖの従来のソフトスイッチング用ＩＧＢＴのソフトスイッチング時のターンオフ波形を示す。図３から明らかなように、実施の形態１のＩＧＢＴでは第２スパイク電圧が出現する前にコレクタ電流ＩCがゼロになっている。それに対して、図４に示す従来例では第２スパイク電圧後のコレクタ電流ＩCはゼロよりも大きい。
【００２５】
図５は、本発明の実施の形態１の４．５ｋＶクラスソフトスイッチング用ＩＧＢＴの別のタイプについてソフトスイッチング時のターンオフ波形を測定した結果を示す波形図である。このＩＧＢＴは、基板比抵抗７５０Ωｃｍ、基板厚さ４５０μｍ、耐圧５８００Ｖ、飽和電圧約５．５Ｖである。比較のため、図６に、基板比抵抗３３０Ωｃｍ、基板厚さ５５０μｍ、耐圧５８００Ｖ、飽和電圧約５．５Ｖの従来のソフトスイッチング用ＩＧＢＴのソフトスイッチング時のターンオフ波形を示す。図５から明らかなように、実施の形態１のＩＧＢＴでは第２スパイク電圧が出現する前にコレクタ電流ＩCがゼロになっている。
【００２６】
図７は、本発明の実施の形態１と従来例について飽和電圧−ターンオフ損失のトレードオフ特性を示す特性図である。実施の形態１のＩＧＢＴは、基板比抵抗７５０Ωｃｍ、基板厚さ４５０μｍである。従来例のＩＧＢＴは、基板比抵抗３３０Ωｃｍ、基板厚さ５５０μｍである。図７より、実施の形態１と従来例とについて同一飽和電圧でのターンオフ損失を比較した場合、実施の形態１のＩＧＢＴのターンオフ損失は、従来例のＩＧＢＴのターンオフ損失と比較して５０％以上改善していることがわかる。
【００２７】
図８は、本発明の実施の形態１と従来例についてＤＣリンク電圧２６００Ｖでコレクタ電流を増加させたときにアバランシェが開始するコレクタ電流値を示す図である。実施の形態１のＩＧＢＴは、基板比抵抗１０００Ωｃｍ、基板厚さ４５０μｍである。従来例のＩＧＢＴは、基板比抵抗３３０Ωｃｍ、基板厚さ５５０μｍである。図８より、実施の形態１と従来例とについて同一飽和電圧で比較した場合の値は、２倍程度に上昇していることがわかる。
【００２８】
上述した実施の形態１によれば、基板比抵抗ρがブレークダウン電圧ＢＶに対して、ρ＞（ＢＶ／３０）×０．７５であるため、基板中の過剰キャリアを低い電圧で排出することが可能となる。したがって、ターンオフ時のアバランシェを抑制し、ソフトスイッチングでの飽和電圧−ターンオフ損失のトレードオフ特性を改善することができるとともに、ＲＢＳＯＡを改善することができる。図９は、バッファ層を低濃度化したＩＧＢＴの順方向ブロッキングモードにおける電界分布と不純物プロファイルを示す図である。図１０は、バッファ層に不純物濃度が高い部分と低い部分を設けたＩＧＢＴの順方向ブロッキングモードにおける電界分布と不純物プロファイルを示す図である。図１０は、後述する図１５の構成に相当する。図１１は、バッファ層に、ウェル領域に近い部分と遠い部分を設けたＩＧＢＴの順方向ブロッキングモードにおける電界分布と不純物プロファイルを示す図である。図１１は後述する図１７の構成に相当する。これら図９〜１１では、Ｎバッファ層の領域内に変調レベルよりも低い不純物濃度の領域を備えている。
【００２９】
実施の形態２．
本発明の実施の形態２にかかるＩＧＢＴは、ターンオフ時の発振を抑制するため、半導体基板のコレクタ層近傍に、空間電荷領域が広がらず、かつ過剰キャリアが存在する領域を設けたものである。また、基板比抵抗ρを、ブレークダウン電圧ＢＶに対して、ρ＞（ＢＶ／３０）4/3×０．８となるように選択し、半導体基板を薄くすることによって、飽和電圧−ターンオフ損失のトレードオフ特性を改善するとともに、ＲＢＳＯＡを改善したものである。また、半導体基板におけるキャリアのライフタイムは１μｓ以上である。
【００３０】
図１２は、実施の形態２にかかるＩＧＢＴの構成の一例を示す縦断面図である。図１２に示すように、Ｎ型ベース領域となる半導体基板２１の一方の主面の表面層に、Ｐ型ベース領域となるウェル領域２２が選択的に形成されている。そのウェル領域２２内の表面層には、Ｎ型ソース領域２５が選択的に形成されている。ウェル領域２２の、チャネルが形成される領域の表面上には、ゲート絶縁膜２６を介してゲート電極２７が形成されている。
【００３１】
ゲート電極２７の上には、層間絶縁膜２８によりゲート電極２７およびＮ型ベース領域（半導体基板２１）から絶縁され、かつソース領域２５およびＰ型ベース領域（ウェル領域２２）に接触するエミッタ電極２９が形成されている。半導体基板２１の他方の主面の表面層には、Ｎ型バッファ層２３が形成されている。Ｎ型バッファ層２３の表面層には、Ｐ型コレクタ層２４が形成されており、さらにその表面にはコレクタ電極３０が形成されている。
【００３２】
図１２に示す構成で、たとえば耐圧クラス４．５ｋＶのＩＧＢＴは、たとえば次のようにして作製される。たとえば、厚さ４５０μｍで、基板比抵抗１０００ΩｃｍのＦＺウェハ（半導体基板２１）を用意し、その裏面に、イオン注入法により２．２×１０12ｃｍ-2のリンイオンを注入した後、１１５０℃で３０時間の熱処理をおこない、表面濃度が約５．０×１０15ｃｍ-3で、拡散深さが約１１μｍのバッファ層２３を形成する。
【００３３】
その後、ウェハの表面側にＩＧＢＴのセル構造および耐圧構造を形成し、アルミニウムを蒸着してエミッタ電極２９を形成する。ついで、ウェハの裏面にボロンイオンを照射し、熱処理をおこなってコレクタ層２４を形成する。そしてコレクタ電極３０を形成する。このようにして作製したＩＧＢＴのバッファ層の不純物プロファイルを図１３に示す。
【００３４】
なお、バッファ層２３は、表面濃度が約８．０×１０15ｃｍ-3で、拡散深さが約７μｍであってもよいし、表面濃度が約４．０×１０15ｃｍ-3で、拡散深さが約２０μｍであってもよいし、表面濃度が約２．０×１０15ｃｍ-3で、拡散深さが約３０μｍであってもよい。また、耐圧クラス４．５ｋＶのＩＧＢＴでは、基板比抵抗ρは７５０〜１２５０Ωｃｍであればよい。
【００３５】
上述したイオン注入法に代えて、バッファ層２３をエピタキシャル成長させてもよい。この場合には、たとえば、厚さ４５０μｍで、基板比抵抗１０００ΩｃｍのＦＺウェハ（半導体基板２１）に、不純物濃度が１×１０15ｃｍ-3で、厚さが３０μｍのバッファ層２３をエピタキシャル成長させたシリコン基板を用いる。そして、このシリコン基板にＩＧＢＴのセル構造および耐圧構造を形成し、上述したようにしてエミッタ電極２９、コレクタ層２４およびコレクタ電極３０を形成する。このようにして作製したＩＧＢＴのバッファ層の不純物プロファイルを図１４に示す。
【００３６】
なお、エピタキシャル成長させたバッファ層２３の不純物濃度は、１×１０14ｃｍ-3、５×１０14ｃｍ-3または３×１０15ｃｍ-3であってもよい。また、このときのバッファ層２３の厚さは１０μｍであってもよい。
【００３７】
ここで、順方向導電時のバッファ層２３中の小数キャリア濃度をＮｍｉｎｏｒｉｔｙ［ｃｍ-3］とすると、バッファ層２３の平均ドーピング濃度がＮｍｉｎｏｒｉｔｙ以下の場合に高注入状態となり、過剰キャリアが存在する。したがって、バッファ層２３の厚さをｘ［ｃｍ］とし、バッファ層２３の不純物量をＮｂｕｆｆｅｒ［ｃｍ-3］とすると、バッファ層２３中の総不純物濃度、すなわちｘ・Ｎｂｕｆｆｅｒはｘ・Ｎｍｉｎｏｒｉｔｙ以下である必要がある。一方、バッファ層２３において空乏層を阻止するためには、バッファ層２３内で臨界電界、たとえば２×１０5Ｖ／ｃｍをゼロにする必要がある。したがって、シリコン中の誘電率をＥｐｓ、素電荷をｑとすると、２×１０5＜ｑ・ｘ・Ｎｂｕｆｆｅｒ／Ｅｐｓという式が成り立つ必要がある。この式について定数を計算すると、次の関係式が得られる。
ｘ・Ｎｍｉｎｏｒｉｔｙ＞ｘ・Ｎｂｕｆｆｅｒ＞１．３×１０12
【００３８】
図１５は、実施の形態２にかかるＩＧＢＴの構成の他の例を示す縦断面図である。図１５に示すＩＧＢＴは、図１２に示すＩＧＢＴのバッファ層２３に代えて、不純物濃度が深さ方向に均一であるが、相対的に不純物濃度が低いバッファ領域３３ａと、相対的に不純物濃度が高いバッファ領域３３ｂを備えている。このような構成のＩＧＢＴにおいて、たとえば耐圧クラスが４．５ｋＶの場合には、たとえば、低不純物濃度のバッファ領域３３ａの不純物濃度は１．０×１０14ｃｍ-3であり、高不純物濃度のバッファ領域３３ｂの不純物濃度は１．０×１０16ｃｍ-3である。また、それらバッファ領域３３ａ，３３ｂの厚さはいずれもたとえば３０μｍである。その他の構成、特性値および寸法等は、図１２に示す例と同じであるため、図１２と同一の符号を付して説明を省略する。図１５に示すＩＧＢＴのバッファ層の不純物プロファイルの一例を図１６に示す。なお、バッファ領域３３ａ，３３ｂの不純物プロファイルが深さ方向に減少するプロファイルでもよい。
【００３９】
図１７は、実施の形態２にかかるＩＧＢＴの構成のさらに他の例を示す縦断面図である。図１７に示すＩＧＢＴは、図１２に示すＩＧＢＴのバッファ層２３に代えて、ウェル領域２２に近いバッファ領域４３ａと、ウェル領域２２から遠いバッファ領域４３ｂを備えている。このような構成のＩＧＢＴにおいて、たとえば耐圧クラスが４．５ｋＶの場合には、たとえば、ウェル領域２２に近いバッファ領域４３ａの厚さは３０μｍであり、ウェル領域２２から遠いバッファ領域４３ｂの厚さは５μｍである。また、それらバッファ領域４３ａ，４３ｂの不純物濃度は深さ方向に均一であり、いずれもたとえば１．０×１０16ｃｍ-3である。その他の構成、特性値および寸法等は、図１２に示す例と同じであるため、図１２と同一の符号を付して説明を省略する。なお、バッファ領域４３ａ，４３ｂの不純物プロファイルが深さ方向に減少するプロファイルでもよい。
【００４０】
図１８は、実施の形態２にかかるＩＧＢＴの構成のさらに他の例を示す縦断面図である。図１８に示すＩＧＢＴは、図１２に示すＩＧＢＴのバッファ層２３に代えて、図１５に示すＩＧＢＴのバッファ領域３３ａ，３３ｂと、図１７に示すＩＧＢＴのバッファ領域４３ａ，４３ｂとを組み合わせたものである。すなわち、ウェル領域２２に近いバッファ領域４３ａと、ウェル領域２２から遠いバッファ領域４３ｂを備えており、ウェル領域２２から遠いバッファ領域４３ｂの上に、低濃度バッファ領域３３ａが設けられている。
【００４１】
たとえば耐圧クラスが４．５ｋＶの場合には、たとえば、ウェル領域２２に近いバッファ領域４３ａ（高不純物濃度のバッファ領域３３ｂに相当）の不純物濃度は深さ方向に均一で１．０×１０16ｃｍ-3であり、その厚さは３０μｍである。また、ウェル領域２２から遠いバッファ領域４３ｂの不純物濃度は深さ方向に均一で１．０×１０16ｃｍ-3であり、その厚さは５μｍである。また、低濃度バッファ領域３３ａの不純物濃度は深さ方向に均一で１．０×１０14ｃｍ-3であり、その厚さは３０μｍである。その他の構成、特性値および寸法等は、図１２に示す例と同じであるため、図１２と同一の符号を付して説明を省略する。なお、バッファ領域３３ａ，４３ａ，４３ｂの不純物プロファイルが深さ方向に減少するプロファイルでもよい。
【００４２】
上述した実施の形態２によれば、半導体基板２１のコレクタ層２４の近傍に、空間電荷領域が広がらず、かつ過剰キャリアが存在する領域があるため、ターンオフ時の発振を抑制することができる。また、基板比抵抗ρがブレークダウン電圧ＢＶに対して、ρ＞（ＢＶ／３０）4/3×０．８であるため、基板中の過剰キャリアを低い電圧で排出することが可能となる。したがって、ターンオフ時のアバランシェを抑制し、飽和電圧−ターンオフ損失のトレードオフ特性を改善することができるとともに、ＲＢＳＯＡを改善することができる。
【００４３】
図１９に、低不純物濃度のバッファ層を有し、かつドリフト層の不純物濃度が低いＩＧＢＴ（実施の形態２）のターンオフ波形を示す。比較として、図２０に、高不純物濃度のバッファ層を有し、かつドリフト層の不純物濃度が低いＩＧＢＴを従来例とし、そのターンオフ波形を示す。図１９および図２０から明らかなように、従来例のＩＧＢＴではターンオフ時の１．７５×１０-6ｓ位からＶCEが約５００Ｖの範囲で振動し、ＩCが２０００Ａから下降して同じく１．７５×１０-6ｓ位から約±２５０Ａの範囲で振動し、発振している（図２０）。一方、実施の形態２のＩＧＢＴでは、発振していない（図１９）ことがわかる。ドリフト層の不純物濃度が低いＩＧＢＴでは、薄いドリフト層厚さで高耐圧を得ることが可能である。特に、ドリフト層をＩ層化すれば、最小のドリフト層厚さで最高の耐圧を得ることができる。
【００４４】
また、図２１に、耐圧４．５ｋＶクラスのＩＧＢＴを電源電圧２６００Ｖでターンオフした際に発振しない条件で、飽和電圧−ターンオフ損失のトレードオフ特性を比較した結果を示す。この結果より、同一飽和電圧で比較した場合、基板比抵抗が３３０ΩｃｍのＩＧＢＴに対して、基板比抵抗が１０００ΩｃｍのＩＧＢＴでは、ターンオフ損失が約３０％低下していることがわかる。
【００４５】
なお、上述した各実施の形態において記載した数値等は一例であり、本発明はそれらの数値に限定されるものではない。また、本発明はソフトスイッチング用のＩＧＢＴに限らず、他の用途のＩＧＢＴにも適用することができる。また、実施の形態２において、第１導電型をＮ型とし、第２導電型をＰ型としたが、その逆でも同様である。
【００４６】
【発明の効果】
本発明によれば、基板比抵抗ρおよびブレークダウン電圧ＢＶについてρ＞（ＢＶ／３０）4/3×０．７５を満たすことによって、基板中の過剰キャリアを低い電圧で排出することが可能となるため、ターンオフ時のアバランシェを抑制し、ソフトスイッチングでの飽和電圧−ターンオフ損失のトレードオフの改善とＲＢＳＯＡの改善を同時に達成することができる。また、本発明によれば、半導体基板のコレクタ層の近傍に、空間電荷領域が広がらず、かつ過剰キャリアが存在する領域があるため、ターンオフ時の発振を抑制することができる。
【図面の簡単な説明】
【図１】従来のソフトスイッチング用ＩＧＢＴのターンオフ波形を示す波形図である。
【図２】基板厚さを変えたときの基板比抵抗と静的ブレークダウン電圧との関係を示す特性図である。
【図３】実施の形態１のソフトスイッチング用ＩＧＢＴ（基板比抵抗１０００Ωｃｍ、基板厚さ４５０μｍ）のターンオフ波形を示す波形図である。
【図４】従来のソフトスイッチング用ＩＧＢＴ（基板比抵抗３３０Ωｃｍ、基板厚さ５５０μｍ）のターンオフ波形を示す波形図である。
【図５】実施の形態１のソフトスイッチング用ＩＧＢＴ（基板比抵抗７５０Ωｃｍ、基板厚さ４５０μｍ）のターンオフ波形を示す波形図である。
【図６】従来のソフトスイッチング用ＩＧＢＴ（基板比抵抗３３０Ωｃｍ、基板厚さ５５０μｍ）のターンオフ波形を示す波形図である。
【図７】実施の形態１と従来例について飽和電圧−ターンオフ損失のトレードオフ特性を示す特性図である。
【図８】実施の形態１と従来例についてアバランシェが開始するコレクタ電流値を示す図である。
【図９】バッファ層を低濃度化したＩＧＢＴの順方向ブロッキングモードにおける電界分布と不純物プロファイルを示す図である。
【図１０】バッファ層に不純物濃度が高い部分と低い部分を設けたＩＧＢＴの順方向ブロッキングモードにおける電界分布と不純物プロファイルを示す図である。
【図１１】バッファ層に、ウェル領域に近い部分と遠い部分を設けたＩＧＢＴの順方向ブロッキングモードにおける電界分布と不純物プロファイルを示す図である。
【図１２】実施の形態２のＩＧＢＴの構成の一例を示す縦断面図である。
【図１３】図１２に示すＩＧＢＴにおいてイオン注入法により作製されたバッファ層の不純物プロファイルを示す図である。
【図１４】図１２に示すＩＧＢＴにおいてエピタキシャル成長法により作製されたバッファ層の不純物プロファイルを示す図である。
【図１５】実施の形態２のＩＧＢＴの構成の他の例を示す縦断面図である。
【図１６】図１５に示すＩＧＢＴにおいてエピタキシャル成長法により作製されたバッファ層の不純物プロファイルを示す図である。
【図１７】実施の形態２のＩＧＢＴの構成のさらに他の例を示す縦断面図である。
【図１８】実施の形態２のＩＧＢＴの構成において、図１５に示す構成と図１７に示す構成とを組み合わせた例を示す縦断面図である。
【図１９】実施の形態２のＩＧＢＴのターンオフ波形を示す特性図である。
【図２０】従来例のＩＧＢＴのターンオフ波形を示す特性図である。
【図２１】耐圧４．５ｋＶクラスのＩＧＢＴを電源電圧２６００Ｖでターンオフした際に発振しない条件で、飽和電圧−ターンオフ損失のトレードオフ特性を比較した結果を示す特性図である。
【図２２】従来のパンチスルー型ＩＧＢＴの構成を示す縦断面図である。
【図２３】従来のパンチスルー型ＩＧＢＴの順方向ブロッキングモードにおける電界分布と不純物プロファイルを示す図である。
【符号の説明】
２１  半導体基板
２２  ウェル領域
２３  バッファ層
２４  コレクタ層
２５  ソース領域
２６  ゲート絶縁膜
２７  ゲート電極
２８  層間絶縁膜
２９  エミッタ電極
３０  コレクタ電極
３３ａ  低濃度バッファ領域
３３ｂ  高濃度バッファ領域
４３ａ  ウェル領域に近いバッファ領域
４３ｂ  ウェル領域から遠いバッファ領域
【図１】
0004136503.tif 000002
【図２】
0004136503.tif 000003
【図３】
0004136503.tif 000004
【図４】
0004136503.tif 000005
【図５】
0004136503.tif 000006
【図６】
0004136503.tif 000007
【図７】
0004136503.tif 000008
【図８】
0004136503.tif 000009
【図９】
0004136503.tif 000010
【図１０】
0004136503.tif 000011
【図１１】
0004136503.tif 000012
【図１２】
0004136503.tif 000013
【図１３】
0004136503.tif 000014
【図１４】
0004136503.tif 000015
【図１５】
0004136503.tif 000016
【図１６】
0004136503.tif 000017
【図１７】
0004136503.tif 000018
【図１８】
0004136503.tif 000019
【図１９】
0004136503.tif 000020
【図２０】
0004136503.tif 000021
【図２１】
0004136503.tif 000022
【図２２】
0004136503.tif 000023
【図２３】
0004136503.tif 000024