(57)【特許請求の範囲】
【請求項１】
第１のスイッチ、第２のスイッチ、第３のスイッチ、第４のスイッチ、第１の電源線と前記第３のスイッチの間に直列に接続された複数のトランジスタを含む駆動用素子及び自発光素子を含む画素が設けられ、
前記複数のトランジスタの各々のゲート電極は、互いに接続され、
前記第１のスイッチは、前記複数のトランジスタと信号線の導通を制御し、
前記第２のスイッチは、前記複数のトランジスタと前記第１の電源線の導通を制御し、
前記第３のスイッチは、前記複数のトランジスタと前記自発光素子の導通を制御し、
前記第４のスイッチは、前記自発光素子と第２の電源線の導通を制御し、
前記第１のスイッチ、前記第２のスイッチ及び前記複数のトランジスタがオンのとき、前記複数のトランジスタの各々に、前記画素に対する映像信号の入力に基づく第１の電流が流れ、
前記第１のスイッチと前記第２のスイッチがオフであり、前記第３のスイッチと前記複数のトランジスタがオンのとき、前記複数のトランジスタの各々と前記自発光素子に、前記映像信号に基づく第２の電流が流れ、
前記第３のスイッチがオフであり、前記第４のスイッチがオンのとき、前記自発光素子に逆方向バイアスの電圧が印加されることを特徴とする発光装置。
【請求項２】
第１のスイッチ、第２のスイッチ、第３のスイッチ、第４のスイッチ、第５のスイッチ、第１の電源線と前記第３のスイッチの間に直列に接続された複数のトランジスタを含む駆動用素子及び自発光素子を含む画素が設けられ、
前記複数のトランジスタの各々のゲート電極は、互いに接続され、
前記第１のスイッチは、前記複数のトランジスタと信号線の導通を制御し、
前記第２のスイッチと前記第５のスイッチは、それぞれ、前記複数のトランジスタと前記第１の電源線の導通を制御し、
前記第３のスイッチは、前記複数のトランジスタと前記自発光素子の導通を制御し、
前記第４のスイッチは、前記自発光素子と第２の電源線の導通を制御し、
前記第１のスイッチ、前記第２のスイッチ及び前記複数のトランジスタがオンのとき、前記複数のトランジスタの各々に、前記画素に対する映像信号の入力に基づく第１の電流が流れ、
前記第１のスイッチと前記第２のスイッチがオフであり、前記第３のスイッチと前記複数のトランジスタがオンのとき、前記複数のトランジスタの各々と前記自発光素子に、前記映像信号に基づく第２の電流が流れ、
前記第５のスイッチがオンのとき、前記自発光素子は非発光となり、
前記第３のスイッチがオフであり、前記第４のスイッチがオンのとき、前記自発光素子に逆方向バイアスの電圧が印加されることを特徴とする発光装置。
【請求項３】
請求項１または請求項２において、
前記第１のスイッチは、少なくとも２つのトランジスタを含むことを特徴とする発光装置。
【請求項４】
請求項１または請求項２において、
前記第２のスイッチは、少なくとも１つのトランジスタを含むことを特徴とする発光装置。
【請求項５】
請求項１または請求項２において、
前記第３のスイッチは、少なくとも１つのトランジスタを含むことを特徴とする発光装置。
【請求項６】
請求項１または請求項２において、
前記第４のスイッチは、トランジスタであることを特徴とする発光装置。
【請求項７】
請求項１または請求項２において、
前記第４のスイッチは、ゲートとドレインが接続されたトランジスタ、又はダイオードであることを特徴とする発光装置。
【請求項８】
請求項２において、
前記第５のスイッチは、少なくとも１つのトランジスタを含むことを特徴とする発光装置。
【請求項９】
請求項１または請求項２において、
前記第１の電流ＩＷ、前記第２の電流ＩＥ、及び前記複数のトランジスタの個数ｎ（ｎは自然数）は、ＩＷ＝ｎ２×ＩＥを満たすことを特徴とする発光装置。
【請求項１０】
請求項１乃至請求項９のいずれか１項において、
前記画素には容量素子が設けられており、
前記容量素子は、前記複数のトランジスタのゲート電極の電位を保持することを特徴とする発光装置。
【請求項１１】
請求項１乃至請求項９のいずれか１項において、
駆動回路が設けられており、
前記画素と前記駆動回路は、同じ基板上に設けられていることを特徴とする発光装置。
【請求項１２】
請求項１乃至請求項９のいずれか１項において、
駆動回路が設けられており、
前記画素と前記駆動回路は、同じ基板上に設けられており、
前記駆動回路は、走査線駆動回路を有することを特徴とする発光装置。
【請求項１３】
請求項１乃至請求項９のいずれか１項において、
駆動回路が設けられており、
前記画素と前記駆動回路は、同じ基板上に設けられており、
前記駆動回路は、信号線駆動回路を有することを特徴とする発光装置。
【請求項１４】
請求項１乃至請求項９のいずれか１項において、
駆動回路が設けられており、
前記画素と前記駆動回路は、同じ基板上に設けられており、
前記駆動回路は、信号線駆動回路と走査線駆動回路を有することを特徴とする発光装置。
【請求項１５】
請求項１３又は請求項１４において、
前記信号線駆動回路は、電圧形式の映像信号を電流形式の映像信号に変換する動作又は電圧形式のビデオ信号を増幅する動作を行う電圧電流変換回路を有することを特徴とする発光装置。
【請求項１６】
請求項１乃至請求項１５のいずれか一項において、
前記自発光素子は、有機発光ダイオードであることを特徴とする発光装置。
【請求項１７】
請求項１乃至請求項１６のいずれか一項に記載の前記発光装置を用いた電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、発光装置及び表示装置の技術に関する。さらには、前記発光装置又は前記表示装置を搭載した電子機器に関する。本明細書における発光装置とは、自発光素子から放出される光を利用した装置を指す。自発光素子としては、有機発光ダイオード（ＯＬＥＤ）素子、無機材料系の発光ダイオード素子、電界放出発光素子（ＦＥＤ素子）などを示す。また本明細書における表示装置とは、複数の画素をマトリクス状に配置し画像情報を視覚的に伝達する装置、いわゆるディスプレイを示す。
【０００２】
【従来の技術】
近年、画像の表示を行う表示装置の重要性が増している。表示装置としては、液晶素子を用いて画像の表示を行う液晶表示装置が、高画質、薄型、軽量などの利点を活かして、携帯電話やパソコンをはじめとする種々の用途の表示装置として幅広く用いられている。
【０００３】
他方で、自発光素子を用いた表示装置、発光装置の開発も進められている。この自発光素子には、有機材料、無機材料、薄膜材料、バルク材料、又は分散材料など広汎に渡って様々な種類の素子が存在する。
【０００４】
上記自発光素子のうち、有機発光ダイオード（ＯＬＥＤ）素子は、表示装置向けに将来有望視されている。ＯＬＥＤ素子を自発光素子として用いたＯＬＥＤ表示装置は、既存の液晶表示装置以上に薄型、軽量である特長に加え、動画表示に適した高応答速度、高視野角、低電圧駆動などの特長を有しているため、携帯電話や携帯情報端末（ＰＤＡ）をはじめテレビ、モニターなど、幅広い用途が見込まれている。その結果、ＯＬＥＤ表示装置は、次世代ディスプレイとして注目されている。
【０００５】
特にアクティブマトリクス（以下、ＡＭと表記）型のＯＬＥＤ表示装置は、パッシブマトリクス（以下、ＰＭと表記）型では困難である、高精細で且つ大画面での表示も可能であるうえ、ＰＭ型を上回る低消費電力で高信頼性を有しているため、実用化への期待は大変強い。
【０００６】
ＯＬＥＤ素子は、陽極と、陰極と、該陽極と該陰極との間に挟まれた有機化合物層とを有する構造をしている。そして、ＯＬＥＤ素子に流れる電流量と、ＯＬＥＤ素子の発光輝度は概ね比例する関係にある。ＡＭ型ＯＬＥＤ表示装置が有する画素では、該画素のＯＬＥＤ素子の発光輝度を制御する駆動用トランジスタを該ＯＬＥＤ素子に直列に接続している場合が多い。
【０００７】
ところで、ＡＭ型ＯＬＥＤ表示装置において画像を表示する駆動方式には、大別して電圧入力方式と電流入力方式がある。前者の電圧入力方式は、画素に入力するビデオ信号として、電圧値形式データのビデオ信号を入力する。また後者の電流入力方式は、画素に入力するビデオ信号として、電流値形式データのビデオ信号を入力する。
【０００８】
電圧入力方式では、通常画素の駆動用トランジスタのゲート電極にビデオ信号の電圧が直接印加される。従って、ＯＬＥＤ素子を定電流発光させる場合、駆動用トランジスタの電気的特性が各々の画素間で均一でなくバラつきを有していると、各画素のＯＬＥＤ素子駆動電流にバラつきが生じる。ＯＬＥＤ素子駆動電流のバラつきは、ＯＬＥＤ素子の発光輝度のバラつきとなる。つまり、ＯＬＥＤ素子の発光輝度のバラつきは、画面全体でみると砂嵐状あるいは絨毯模様のムラとして、表示画像の品位を低下させる。
【０００９】
そこで、電圧入力方式におけるＯＬＥＤ素子駆動電流のバラつきを抑制するための有効な手段の一つとして電流入力方式がある。電流入力方式では、通常ビデオ信号のデータ電流値を記憶し、前記記憶した電流値と同一、又は数倍（１未満を含む正の実数倍）の電流をＯＬＥＤ素子駆動電流として供給する。
【００１０】
電流入力方式のＡＭ型ＯＬＥＤ表示装置の画素回路の代表的な例を図１０（Ａ）に示す（A. Yumoto et al., Proc. Asia Display / IDW '01 p.p.1395-1398 (2001) 等を参照）。図１０（Ａ）において、５１６がＯＬＥＤ素子である。また図１０（Ａ）に示す画素回路は、カレントミラー回路を有する。そこで、カレントミラー回路を構成する２つのトランジスタが同一の電気的特性さえ備えていれば、ビデオ信号のデータ電流値を正確に記憶することができる。仮に相異なる画素の駆動用トランジスタの電気的特性にバラつきが生じていても、同一画素内の前記２つのトランジスタが、各々同一の電気的特性を備えていれば、ＯＬＥＤ素子の発光輝度のバラつきが抑制されることになる。
【００１１】
次いで、図１０（Ａ）とは異なる電流入力方式のＡＭ型ＯＬＥＤ表示装置の画素回路の例を図１０（Ｂ）に示す（I. M. Hunter et al., Proc. AM-LCD 2000 p.p.249-252 (2000) 等を参照）。図１０（Ｂ）において、６１１がＯＬＥＤ素子である。また図１０（Ｂ）に示す画素回路は、駆動用トランジスタのゲート電極にビデオ信号に対応する電圧を書込むときに、駆動用トランジスタのドレイン電極とゲート電極とが短絡する。その状態でビデオ信号のデータ電流を流して、その後ゲート電極を電気的に絶縁させる。このとき、ＯＬＥＤ素子を発光させるときに、駆動用トランジスタを飽和領域にて動作させるようにすれば、駆動用トランジスタは、書込み時のデータ電流と同一の値の電流をＯＬＥＤ素子に供給する。従って、各画素の駆動用トランジスタに電気的特性のバラつきが存在しても、ＯＬＥＤ素子の発光輝度のバラつきは抑制されることになる。
【００１２】
【発明が解決しようとする課題】
図１０（Ａ）（Ｂ）に示す画素は、上述したように正確にデータ電流値を記憶できるはずであるが、以下のような深刻な問題がある。
【００１３】
まず、図１０（Ａ）の画素回路における問題点は、カレントミラーを構成する二つのトランジスタが同一の電気的特性もつことが、前提条件とされていることである。画素回路の設計時に工夫すれば、両トランジスタを基板上に隣り合わせに作製することも可能であるため、ある程度はバラつきを減少させることが出来る。しかしながら、ポリシリコンで作成されたトランジスタは、結晶粒界における欠陥等に起因して、ＴＦＴのしきい値電圧や電界効果移動度等の電気的特性に、なお許容限度を超えるバラつきが残存してしまう。
【００１４】
ここで、より具体的に６４階調の画像を表示する場合を例に挙げて説明する。６４階調の画像を表示する場合には、自発光素子の輝度のバラつきは１％以内程度に抑える必要が生じる。しかし図１０（Ａ）の画素回路では、データ電流値を１％の精度で記憶することは、現在普通に使用されるポリシリコンでは困難である。すなわち、図１０（Ａ）の画素回路を使うのみでは、画面全体でムラがなく、十分に均一な高品位の表示画像を得ることはできない。
【００１５】
次いで、図１０（Ｂ）の画素回路における問題点は、画素に書込むビデオ信号データ電流と、ＯＬＥＤ素子を発光させるときのＯＬＥＤ素子駆動電流とが、同一の値になってしまう点である。ＡＭ型ＯＬＥＤ表示装置を作製する場合、両電流を同一の値としなくてはならないという点は、事実上はかなり厳しい制約となる。
【００１６】
これは、ＡＭ型ＯＬＥＤ表示装置において、信号線等に多量の寄生容量、寄生抵抗がついてしまうことによるものである。多量の寄生容量、寄生抵抗がついてしまうと、ビデオ信号データ電流はＯＬＥＤ素子駆動電流よりも大きくする措置をとることが必要な場合が少なからず生じる。特に、ビデオ信号データ電流をアナログ値にして階調表現する場合には、暗部のビデオ信号データ電流の書込みが非常に困難となる。
【００１７】
本発明は上記問題点の存在に鑑みてなされたものである。まず本発明は、図１０（Ｂ）の画素回路とは異なり、画素に書込むビデオ信号データ電流と、ＯＬＥＤ素子を発光させるときのＯＬＥＤ素子駆動電流との比が「１」に固定されないＡＭ型ＯＬＥＤ表示装置を提供することを課題とする。次に本発明は、図１０（Ａ）の画素回路とは異なり、同一画素内の隣接設置されたトランジスタ間においても、なお電気的特性のバラつきがある程度残存することを前提とする。その上で本発明は、図１０（Ａ）のようなカレントミラーを用いた画素回路の場合と比較して、ＯＬＥＤ素子駆動電流のバラつきが十分に抑制されたＡＭ型ＯＬＥＤ表示装置を提供することを課題とする。
【００１８】
また、自発光素子は有機化合物層の劣化によって生じる信頼性等の低さが問題となっている。そこで本発明は、自発光素子の信頼性の問題を改善した表示装置、発光装置を提供することを課題とする。
【００１９】
【課題を解決するための手段】
上記課題を解決するために、本発明はＡＭ型表示装置または発光装置において、各画素に設置される駆動用素子を複数のトランジスタにより構成し、画素にデータ電流を読込むときには該複数のトランジスタを並列接続状態にし、自発光素子を発光させるときには該複数のトランジスタを直列接続状態にすることを特徴としている。
【００２０】
なおＯＬＥＤ素子以外の素子を用いた表示装置、発光装置であっても、電流駆動型の素子を用いる場合には、本発明の構成が利用できる。
【００２１】
また本発明は、上記課題を解決するために、一定の期間ごとに発光時とは逆の極性の駆動電圧（逆方向バイアス電圧）を発光素子に印加することを特徴としている。これは、逆の極性の駆動電圧を発光素子に印加すると、発光素子の電流−電圧特性のバラつきが改善されることを利用したものである。
【００２２】
本発明は、第１及び第２の電極を有する自発光素子と、
各ゲート電極が共通に接続されたｎ個（ｎは２以上の自然数）のトランジスタとを有する駆動手段とが備えられた画素が設けられた発光装置であって、
前記画素に入力されるビデオ信号の同期タイミングに対応して前記ｎ個のトランジスタの各ソース・ドレイン間を直列に接続して電流IWを流し、前記ビデオ信号に応じて、前記ｎ個のトランジスタの各ソース・ドレイン間を並列に接続して前記自発光素子に電流IEを流す設定手段と、
前記ビデオ信号の同期タイミングに対応する単位フレーム期間の所定の期間に対し、前記第１又は前記第２の電極の電位を変化させて、前記自発光素子に逆方向バイアスの電圧を供給する供給手段とを有することを特徴とする。
【００２３】
本発明は、第１及び第２の電極を有する自発光素子と、
各ゲート電極が共通に接続されたｎ個（ｎは２以上の自然数）のトランジスタとを有する駆動手段とが備えられた画素が設けられた発光装置であって、
前記画素に入力されるビデオ信号の同期タイミングに対応して、前記ｎ個のトランジスタの各ソース・ドレイン間を直列に接続して電流IWを流し、前記ビデオ信号に応じて、前記ｎ個のトランジスタの各ソース・ドレイン間を並列に接続して前記自発光素子に電流IEを流す設定手段と、
前記ビデオ信号の同期タイミングに対応する単位フレーム期間の所定の期間に対し、前記自発光素子の各々の発光期間が所定の発光期間に達したときに前記自発光素子の各々の発光を停止せしめる消去手段と、
前記フレーム期間の所定の期間に対し、前記第１又は前記第２の電極の電位を変化させて、前記自発光素子に逆方向バイアスの電圧を供給する供給手段とを有することを特徴とする。
【００２４】
なお前記設定手段とは、画素へのビデオ信号の入力を制御するトランジスタに相当し、より具体的には図１における第１スイッチ１２と、第２スイッチ１３に相当する。また前記設定手段とは、前記画素を駆動する信号線駆動回路、走査線駆動回路又はコントロール回路に相当する。
さらに、前記駆動手段とは、画素における駆動用トランジスタに相当する。前記駆動用トランジスタは、前記自発光素子を駆動する役目を担っており、多くの場合において、自発光素子に直接接続されているトランジスタを指す。
最後に前記消去手段とは、自発光素子の発光を停止せしめる機能を有し、具体的には図１における第４スイッチ１８に相当する。
【００２５】
ここで、本発明の表示装置または発光装置の画素構成の概略について、図１（Ａ）（Ｂ）を用いて説明する。図１（Ａ）には、複数の画素を有する画素部において、j行i列目に配置された画素１１を示す。画素１１は、信号線(Si)、電源線(Vi)、第１走査線(Gaj)、スイッチング機能を有する第１スイッチ１２〜第３スイッチ１４、駆動用素子１５、容量素子１６、自発光素子１７を有する。なお、図１（Ａ）（Ｂ）で容量素子１６が設置されているノードの寄生容量が大きい場合などには、容量素子１６は必ずしも設けなくてよい。
【００２６】
また、自発光素子１７の第１又は第２の電極は、共通の電源である対向電源１９ａに接続されている。そして、本発明は、対向電源１９ａの電位を変化させることで、自発光素子１７に逆方向バイアス電圧を印加する。
【００２７】
自発光素子としては、典型的にはＯＬＥＤ素子が該当するため、本明細書では、自発光素子を表す記号としてダイオードの記号を用いる。しかし自発光素子にダイオード特性は必須ではなく、本発明はダイオード特性をもつ自発光素子の場合に限定されない。さらに本明細書における自発光素子は、電流駆動型の表示用素子であればよく、自発光により表示機能を担う必要もない。例えば、液晶のような光シャッターの役目を担っている素子であり、且つ電圧値でなく電流値により制御される素子も、本明細書における自発光素子に含まれる。
【００２８】
第１スイッチ１２〜第３スイッチ１４には、トランジスタなどのスイッチング機能を有する半導体素子を１個又は複数個用いることができる。同様に駆動用素子１５にも、トランジスタなどの半導体素子を複数個用いることができる。第１スイッチ１２及び第２スイッチ１３は、第１走査線(Gaj)から与えられる信号により、オン又はオフが決定される。第１スイッチ１２及び第２スイッチ１３はスイッチとして機能すればよいので、用いられる半導体素子の導電型に特に限定はない。
【００２９】
なお第１スイッチ１２は、信号線(Si)と駆動用素子１５の間に設置されており、画素１１に対する信号の書込みを制御する役割を果たす。また第２スイッチ１３は、電源線(Vi)と駆動用素子１５の間に設置されており、電源線から画素１１への電流の供給を制御する。
【００３０】
図１（Ｂ）には、図１（Ａ）に示した画素１１に、第４スイッチ１８と第２走査線(Gbj)を追加して配置した場合を示す。第４スイッチ１８には、トランジスタなどのスイッチング機能を有する半導体素子を１個又は複数個用いることができる。第４スイッチ１８は、第２走査線(Gbj)から与えられる信号により、オン又はオフが決定される。第１スイッチ１２及び第２スイッチ１３はスイッチとして機能すればよいので、用いられる半導体素子の導電型に特に限定はない。
【００３１】
第４スイッチ１８は画素１１の初期化用素子としての役割を担う。そして、第４スイッチ１８がオンになると、容量素子１６に保持されている電荷が放出されて、駆動用素子１５はオフになり、さらに自発光素子１７の発光は終了する。
【００３２】
本発明では、駆動用素子１５を複数のトランジスタで構成し、画素１１にビデオ信号のデータ電流を書込む場合と、自発光素子１７に電流を流して発光させる場合とにおいて、該複数のトランジスタの接続を並列と直列とに切替えて用いる点に特徴がある。図１（Ａ）（Ｂ）では、第１スイッチ１２及び第２スイッチ１３を、第1走査線(Gaj)からの信号によりオン・オフの制御を行っていることが、駆動用素子１５の複数のトランジスタを、並列接続状態と直列接続状態とを切替える手段となっている。
【００３３】
一例として駆動用素子１５が４つのトランジスタ２０ａ〜２０ｄで構成された場合の画素１１を図１（Ｃ）（Ｄ）に示し、画素１１における動作について以下に説明する。
【００３４】
図１（Ｃ）は画素１１にデータ電流を書込む場合を示し、図１（Ｄ）は自発光素子を発光させる場合を示している。なお図１（Ｃ）（Ｄ）において、第１スイッチ１２、第２スイッチ１３、駆動用素子１５、自発光素子１７、信号線(Si)及び電源線(Vi)以外の素子、配線は図示を省略する。
【００３５】
最初に、画素１１にデータ電流を書込む場合について説明する。図１（Ｃ）において、第１スイッチ１２及び第２スイッチ１３は、第１走査線(Gaj)から与えられる信号によりオンになる。すると駆動用素子１５は、各トランジスタがダイオード接続状態となり、かつ相互に並列接続状態になる。電流経路は、電源線(Vi)から第２スイッチ１３、駆動用素子１５、第１スイッチ１２を通って、信号線(Si)に達する経路である。このときの電流値ＩWは、ビデオ信号のデータ電流値であり、信号線駆動回路（図示せず）が信号線(Si)に出力する所定の電流値である。
【００３６】
次いで、自発光素子１７を発光させる場合について説明する。図１（Ｄ）において、第１スイッチ１２及び第２スイッチ１３は、第１走査線(Gaj)から与えられる信号によりオフになる。すると駆動用素子１５は、各トランジスタが相互に直列接続状態になる。電流経路は、電源線(Vi)からトランジスタ２０ａ、２０ｂ、２０ｃ、２０ｄを通って自発光素子１７に達する経路である。このときの電流値ＩEにより、自発光素子１７の発光輝度が決まる。
【００３７】
最後に、自発光素子１７に逆方向バイアスを印加する場合について説明する。
【００３８】
図１（Ｅ）において、対向電源（陰極）１９ａの電位を陽極の電位よりも高くすることで、自発光素子１７に逆方向バイアスを印加することが出来る。なお図１（Ｅ）は、対向電源１９ａからスイッチ１４の方向に矢印が図示してある。実際には自発光素子１７に逆方向バイアスを印加すると電流は流れないが、図１（Ｅ）では説明を分かりやすくするために図示している。
【００３９】
上述したように、本発明は、画素にデータ電流を書込むときには、駆動用素子１５を構成するトランジスタ２０ａ〜２０ｄを並列に使用する（図１（Ｃ））。他方、画素１１が有する自発光素子１７に電流を流すとき、すなわち自発光素子を駆動しているときには、駆動用素子１５を構成するトランジスタ２０ａ〜２０ｄを直列に使用する（図１（Ｄ））。従って、トランジスタ２０ａ〜２０ｄの電気的特性が同一であると仮定すれば、書込み時の電流値ＩWは、自発光素子駆動時の電流値ＩEの１６倍（＝４2倍）となる。より一般的には、駆動用素子１５を構成するトランジスタの数がｎ個の場合を考えると、該トランジスタの全てが同一の電気的特性をもつの条件の下では、ビデオ信号書込み時の電流値ＩWと自発光素子駆動時の電流値ＩEとの間に次式（１）の関係が成立する。
【００４０】
【数１】
ＩW＝ｎ2×ＩE・・・（１）
【００４１】
なお式（１）が厳密に成立するためには、駆動用素子１５を構成するトランジスタの全てが同一の電気的特性をもつことが条件となる。しかし該トランジスタの電気的特性が、相互に若干のバラつきを伴っている場合であっても、近似的に式（１）が成立するとして扱うことが現実的には可能である。
【００４２】
従って本発明では、駆動用素子１５を複数のトランジスタで構成し、画素１１にビデオ信号電流を書込む場合と、自発光素子を発光させる場合とにおいて、該複数のトランジスタの接続を並列と直列とに切替えて用いることで、書込み時の電流値ＩWと自発光素子駆動時の電流値ＩEとを任意に設定することができる特長を有する。
【００４３】
また本発明の別の特長として、駆動用素子１５を構成する各トランジスタの電気的特性が、相互に若干のバラつきを伴っていたとしても、その影響が自発光素子駆動電流ＩEに反映されてしまうのを大きく軽減できる点がある。これに関しては、具体的な例を挙げて、実施の形態５において説明する。
【００４４】
さらに、図１０（Ａ）のようなカレントミラーを用いる画素回路においては、画素内の２つのトランジスタに関する限り、同一の電気的特性もつことが要求されてしまう問題があった。しかしながら本発明では、同一の画素内におけるトランジスタでさえも、相互に電気的特性が若干異なることを既に前提としている。すなわち本発明は、トランジスタの特性バラつきに対する耐性の点において、電流入力方式のカレントミラーを用いる画素回路と比較して優れている。その結果、本発明は、結晶粒界における欠陥等に起因するポリシリコンＴＦＴの電気的特性バラつきが存在しても、自発光素子駆動電流ＩEを実用レベルにまで均一化することが可能となる。
【００４５】
【発明の実施の形態】
（実施の形態１）
以上、本発明の表示装置、発光装置の画素の概略を図１を用いて述べた。実施の形態１では、本発明の表示装置、発光装置の画素の具体的例について、図２〜４を用いて説明する。簡単にするため、駆動用素子１５を構成するトランジスタ数ｎが、２〜４の場合の例を挙げる。
【００４６】
最初の例を、図２（Ａ）を用いて説明する。
【００４７】
図２（Ａ）には、j行i列目に配置された画素１１を示す。そして画素１１は、信号線(Si)、電源線(Vi)、走査線(Gaj)、トランジスタ２１〜２６、容量素子２７、自発光素子２８を有する。図２（Ａ）に示す画素１１は、図１（Ａ）に示す画素１１を具体的にトランジスタで図示したものであり、ｐチャネル型のトランジスタ２１、２２は第１スイッチ１２に相当する。ｐチャネル型のトランジスタ２３は第２スイッチ１３に相当し、ｎチャネル型のトランジスタ２４は第３スイッチ１４に相当する。ｐチャネル型のトランジスタ２５、２６は駆動用素子１５に相当する。
【００４８】
トランジスタ２１〜２４の各ゲート電極は、走査線(Gaj)に接続されている。容量素子２７は、トランジスタ２５のゲート・ソース間電圧を保持する役割を担う。なお、トランジスタ２５、２６のゲート容量が大きい場合や、該ノードの寄生容量が大きい場合などでは、容量素子２７は必ずしも設けなくてもよい。
【００４９】
図２（Ａ）に示す画素１１に、ビデオ信号データ電流を書込むときには、走査線(Gaj)に低電位信号を送り、トランジスタ２１〜２３をオン、トランジスタ２４をオフにする。このとき、トランジスタ２５、２６は電流経路上、互いに並列接続の関係になる。一方、自発光素子２８に電流を流すときには、走査線(Gaj)に高電位信号を送り、トランジスタ２１〜２３をオフ、トランジスタ２４をオンにする。このとき、トランジスタ２５、２６は電流経路上、互いに直列接続の関係になる。
【００５０】
図２（Ａ）の例では、駆動用素子１５のトランジスタ２５、２６の接続関係の切替えを、第１走査線(Gaj)のみで制御する。また、第１スイッチを２個、第２スイッチを１個のトランジスタのみという、最少個数のトランジスタで構成する。このように図２（Ａ）の例は、走査線数及びトランジスタ数を少なく抑えているため、開口率の確保や歩留まりの向上を重視する場合には好ましい構成である。
【００５１】
次いで図２（Ａ）とは別の例を、図２（Ｂ）を用いて説明する。
【００５２】
図２（Ｂ）には、j行i列目に配置された画素１１を示す。そして画素１１は、信号線(Si)、電源線(Vi)、第１走査線(Gaj)、第２走査線(Gbj)、トランジスタ３１〜３９、４２、容量素子４０、自発光素子４１を有する。図２（Ｂ）に示す画素１１は、図１（Ｂ）に示す画素１１を具体的にトランジスタで図示したものであり、ｐチャネル型のトランジスタ３１〜３４は第１スイッチ１２に相当する。ｐチャネル型のトランジスタ３５、３６は第２スイッチ１３に相当し、ｎチャネル型のトランジスタ３７は第３スイッチ１４に相当する。ｐチャネル型のトランジスタ３８、３９は駆動用素子１５に相当する。ｎチャネル型のトランジスタ４２は第４スイッチ１８に相当する。
【００５３】
トランジスタ３１〜３４の各ゲート電極は、第１走査線(Gaj)に接続されている。トランジスタ３５〜３７、４２の各ゲート電極は、第２走査線(Gbj)に接続されている。容量素子４０は、トランジスタ３８のゲート・ソース間電圧を保持する役割を担う。なお、トランジスタ３８、３９のゲート容量が大きい場合や、該ノードの寄生容量が大きい場合などでは、容量素子４０は必ずしも設けなくてもよい。
【００５４】
図２（Ｂ）に示す画素１１に、ビデオ信号データ電流を書込むときには、第１走査線(Gaj)及び第２走査線(Gbj)に低電位信号を送り、トランジスタ３１〜３６をオン、トランジスタ３７、４２をオフにする。このとき、トランジスタ３８、３９は電流経路上、互いに並列接続の関係になる。一方、自発光素子４１に電流を流すときには、走査線(Gaj)に高電位信号を送り、トランジスタ３１〜３６をオフ、トランジスタ３７、４２をオンにする。このとき、トランジスタ３８、３９は電流経路上、互いに直列接続の関係になる。
【００５５】
図２（Ｂ）の例では、駆動用素子１５のトランジスタ３８、３９の接続関係の切替えを、第１走査線(Gaj)及び第２走査線(Gbj)を用いて制御する。しかし第２走査線(Gbj)により制御されるトランジスタは、いずれも信号線(Si)とは接続していない。また自発光素子４１に電流を流し発光させるか否かは、第１走査線(Gaj)の電位に関わりなく、第２走査線(Gbj)の電位のみにより制御できる特徴がある。従って、データ電流を書込むとき以外で、第２走査線(Gbj)に第１走査線(Gaj)とは独立の信号を送ることで、自発光素子４１の発光時間を任意に制御できる。
【００５６】
これは、中間階調表現を時間階調方式により表現する場合に、非常に重要な特長である。ポリシリコンＴＦＴにより形成された駆動回路を有するＡＭ型ＯＬＥＤ表示装置に、時間階調方式を適用する場合には、列走査期間中に自発光素子の発光を停止させる手段なしには、十分な多階調表示が困難なためである。また、中間階調表現をアナログ的なビデオ信号データ電流を用いることで表現する場合であっても、ホールド型ディスプレイ特有の動画ボケを防止するために、インパルス型の発光を行う等の用途に有用である（ホールド型ディスプレイ特有の動画ボケについては、例えばT. Kurita, Proc. AM-LCD 2000 p.p.1-4 (2000) 等を参照）。
【００５７】
また図２（Ｂ）の例の別の特長としては、ビデオ信号データ電流の記憶がより正確に行える点がある。図２（Ａ）の例では、データ電流の書込み時に、トランジスタ２５は電源線(Vi)に直接接続するのに対し、トランジスタ２６はトランジスタ２３を介して接続する。よって、トランジスタ２３による電圧降下分だけ、データ電流の書込み時が不正確となる。しかしながら、図２（Ｂ）の例では、トランジスタ３８はトランジスタ３５を介して、トランジスタ３９はトランジスタ３６を介して、電源線(Vi)に接続する。トランジスタ３５とトランジスタ３６による電圧降下を、同程度となるようにすれは、ビデオ信号データ電流の記憶をより正確に行うことができる。
【００５８】
続いて３つ目の例を、図３（Ａ）を用いて説明する。
【００５９】
図３（Ａ）には、j行i列目に配置された画素１１を示す。そして画素１１は、信号線(Si)、電源線(Vi)、第１走査線(Gaj)、第２走査線(Gbj)、トランジスタ５１〜５７、６０、容量素子５８、自発光素子５９を有する。図３（Ａ）に示す画素１１は、図１（Ｂ）に示す画素１１を具体的にトランジスタで図示したものであり、ｎチャネル型のトランジスタ５１〜５３は第１スイッチ１２に相当する。ｎチャネル型のトランジスタ５４は第２スイッチ１３に相当し、ｐチャネル型のトランジスタ５５は第３スイッチ１４に相当する。ｐチャネル型のトランジスタ５６、５７は駆動用素子１５に相当する。ｎチャネル型のトランジスタ６０は第４スイッチ１８に相当する。
【００６０】
トランジスタ５１〜５５の各ゲート電極は、第１走査線(Gaj)に接続されている。トランジスタ６０のゲート電極は、第２走査線(Gbj)に接続されている。容量素子５８は、トランジスタ５６のゲート・ソース間電圧を保持する役割を担う。なお、トランジスタ５６、５７のゲート容量が大きい場合や、該ノードの寄生容量が大きい場合などでは、容量素子５８は必ずしも設けなくてもよい。
【００６１】
図３（Ａ）に示す画素１１に、ビデオ信号データ電流を書込むときには、第１走査線(Gaj)に高電位信号を送り、トランジスタ５１〜５４をオン、トランジスタ５５をオフにする。このとき、トランジスタ５６、５７は電流経路上、互いに並列接続の関係になる。一方、自発光素子５９に電流を流すときには、走査線(Gaj)に低電位信号を送り、トランジスタ５１〜５４をオフ、トランジスタ５５をオンにする。このとき、トランジスタ５６、５７は電流経路上、互いに直列接続の関係になる。
【００６２】
なお上記の間、第２走査線(Gbj)には低電位信号を送り、トランジスタ６０をオフしておく。
【００６３】
図３（Ａ）に示す画素１１においても、図２（Ｂ）の例の場合と同様に、第２走査線(Gbj)に送る信号により、自発光素子５９の発光時間を任意に制御できる。すなわち自発光素子５９が発光している間、第２走査線(Gbj)に高電位信号をおくり、トランジスタ６０をオンにすると、トランジスタ５６がオフとなって、自発光素子５９は消光する。但し、自発光素子５９を一度消光させると、再度ビデオ信号データ電流を書込まなくては、自発光素子５９を発光させられない。この点は、図２（Ｂ）の例と異なる。
【００６４】
図３（Ａ）に示す画素１１において、自発光素子５９の発光時間を任意に制御できることの特長は、図２（Ｂ）の例の場合と同様である。すなわち、まず中間階調表現を時間階調方式により表現することが可能となる。また中間階調表現をアナログ的なビデオ信号データ電流を用いることで表現する場合であっても、ホールド型ディスプレイ特有の動画ボケを防止するために、インパルス型の発光を行う等の用途に有用である。
【００６５】
図３（Ａ）に示す画素１１においては、第１スイッチ１２又は第２スイッチ１３のトランジスタ５１〜５４、第４スイッチ１８のトランジスタ６０はｎチャネル型であり、第３スイッチ１４のトランジスタ５５はｐチャネル型である。これは、図２（Ａ）（Ｂ）の例の場合と異なっている。しかしこれは、スイッチのトランジスタのチャネル型に関して、特に制限がないことを例示したものにすぎない。
【００６６】
続いて４つ目の例を、図３（Ｂ）を用いて説明する。
【００６７】
図３（Ｂ）には、j行i列目に配置された画素１１を示す。そして画素１１は、信号線(Si)、電源線(Vi)、第１走査線(Gaj)、第２走査線(Gbj)、トランジスタ７１〜８２、８５、容量素子８３、自発光素子８４を有する。図３（Ｂ）に示す画素１１は、図１（Ｂ）に示す画素１１を具体的にトランジスタで図示したものであり、ｐチャネル型のトランジスタ７１〜７５は第１スイッチ１２に相当する。ｐチャネル型のトランジスタ７６〜７８は第２スイッチ１３に相当し、ｎチャネル型のトランジスタ７９は第３スイッチ１４に相当する。ｐチャネル型のトランジスタ８０〜８２は駆動用素子１５に相当する。ｎチャネル型のトランジスタ８５は第４スイッチ１８に相当する。
【００６８】
トランジスタ７１〜７５、８５の各ゲート電極は、第１走査線(Gaj)に接続されている。トランジスタ７６〜７９のゲート電極は、第２走査線(Gbj)に接続されている。容量素子８３は、トランジスタ８０のゲート・ソース間電圧を保持する役割を担う。なお、トランジスタ８０〜８２のゲート容量が大きい場合や、該ノードの寄生容量が大きい場合などでは、容量素子８３は必ずしも設けなくてもよい。
【００６９】
図３（Ｂ）に示す画素１１に、ビデオ信号データ電流を書込むときには、第１走査線(Gaj)及び第２走査線(Gbj)に低電位信号を送り、トランジスタ７１〜７８をオン、トランジスタ７９、８５をオフにする。このとき、トランジスタ８０〜８２は電流経路上、互いに並列接続の関係になる。一方、自発光素子８４に電流を流すときには、走査線(Gaj)に高電位信号を送り、トランジスタ７１〜７８をオフ、トランジスタ７９、８５をオンにする。このとき、トランジスタ８０〜８２は電流経路上、互いに直列接続の関係になる。
【００７０】
図３（Ｂ）の例では、駆動用素子１５のトランジスタ８０〜８２の接続関係の切替えを第１走査線(Gaj)及び第２走査線(Gbj)を用いて制御する。しかし第２走査線(Gbj)により制御されるトランジスタは、いずれも信号線(Si)とは接続していない。また自発光素子８４に電流を流し発光させるか否かは、第１走査線(Gaj)の電位に関わりなく、第２走査線(Gbj)の電位のみにより制御できる特徴がある。従って、データ電流を書込むとき以外で、第２走査線(Gbj)に第１走査線(Gaj)とは独立の信号を送ることで、自発光素子８４の発光時間を任意に制御できる。これは図２（Ｂ）の例と同様である。
【００７１】
従って、図３（Ｂ）に示す画素１１においても、自発光素子８４の発光時間を任意に制御できることに起因した、以下の特長がある。すなわち、中間階調表現を時間階調方式により表現することが可能となることである。また中間階調表現をアナログ的なビデオ信号データ電流を用いることで表現する場合であっても、ホールド型ディスプレイ特有の動画ボケを防止するために、インパルス型の発光を行う等の用途に有用であることである。
【００７２】
５つ目の例を、図４（Ａ）を用いて説明する。
【００７３】
図４（Ａ）には、j行i列目に配置された画素１１を示す。そして画素１１は、信号線(Si)、電源線(Vi)、第１走査線(Gaj)、第２走査線(Gbj)、トランジスタ９１〜１０３、１０６、容量素子１０４、自発光素子１０５を有する。図４（Ａ）に示す画素１１は、図１（Ｂ）に示す画素１１を具体的にトランジスタで図示したものであり、ｐチャネル型のトランジスタ９１〜９４は第１スイッチ１２に相当する。ｐチャネル型のトランジスタ９５〜９８は第２スイッチ１３に相当し、ｎチャネル型のトランジスタ９９は第３スイッチ１４に相当する。ｐチャネル型のトランジスタ１００〜１０３は駆動用素子１５に相当する。ｎチャネル型のトランジスタ１０６は第４スイッチ１８に相当する。
【００７４】
トランジスタ９１〜９４の各ゲート電極は、第１走査線(Gaj)に接続されている。トランジスタ９５〜９９、１０６のゲート電極は、第２走査線(Gbj)に接続されている。容量素子１０４は、トランジスタ１００のゲート・ソース間電圧を保持する役割を担う。なお、トランジスタ１００〜１０３のゲート容量が大きい場合や、該ノードの寄生容量が大きい場合などでは、容量素子１０４は必ずしも設けなくてもよい。
【００７５】
図４（Ａ）に示す画素１１に、ビデオ信号データ電流を書込むときには、第１走査線(Gaj)及び第２走査線(Gbj)に低電位信号を送り、トランジスタ９１〜９８をオン、トランジスタ９９、１０６をオフにする。このとき、トランジスタ１００〜１０３は電流経路上、互いに並列接続の関係になる。一方、自発光素子１０５に電流を流すときには、走査線(Gaj)に高電位信号を送り、トランジスタ９１〜９８をオフ、トランジスタ９９、１０６をオンにする。このとき、トランジスタ１００〜１０３は電流経路上、互いに直列接続の関係になる。
【００７６】
図４（Ａ）の例では、駆動用素子１５のトランジスタ１００〜１０３の接続関係の切替えを、第１走査線(Gaj)及び第２走査線(Gbj)を用いて制御する。しかし第２走査線(Gbj)により制御されるトランジスタは、いずれも信号線(Si)とは接続していない。また自発光素子１０５に電流を流し発光させるか否かは、第１走査線(Gaj)の電位に関わりなく、第２走査線(Gbj)の電位のみにより制御できる特徴がある。従って、データ電流を書込むとき以外で、第２走査線(Gbj)に第１走査線(Gaj)とは独立の信号を送ることで、自発光素子８４の発光時間を任意に制御できる。これは図２（Ｂ）の例と同様である。
【００７７】
従って、図４（Ａ）に示す画素１１においても、自発光素子８４の発光時間を任意に制御できることに起因する以下の特長がある。すなわち、まず中間階調表現を時間階調方式により表現することが可能となることである。また中間階調表現をアナログ的なビデオ信号データ電流を用いることで表現する場合であっても、ホールド型ディスプレイ特有の動画ボケを防止するために、インパルス型の発光を行う等の用途に有用であることである。
【００７８】
６つ目の例を、図４（Ｂ）を用いて説明する。
【００７９】
図４（Ｂ）には、j行i列目に配置された画素１１を示す。そして画素１１は、信号線(Si)、電源線(Vi)、第１走査線(Gaj)、第２走査線(Gbj)、トランジスタ１１１〜１２０、１２２、容量素子１２３、自発光素子１２１を有する。図４（Ｂ）に示す画素１１は、図１（Ｂ）に示す画素１１を具体的にトランジスタで図示したものであり、ｐチャネル型のトランジスタ１１１〜１１３は第１スイッチ１２に相当する。ｐチャネル型のトランジスタ１１４、１１５は第２スイッチ１３に相当し、ｎチャネル型のトランジスタ１１６は第３スイッチ１４に相当する。ｐチャネル型のトランジスタ１１７〜１２０は駆動用素子１５に相当する。ｐチャネル型のトランジスタ１２２は第４スイッチ１８に相当する。
【００８０】
トランジスタ１１１〜１１６の各ゲート電極は、第１走査線(Gaj)に接続されている。トランジスタ１２２のゲート電極は、第２走査線(Gbj)に接続されている。容量素子１２３は、トランジスタ１１７のゲート・ソース間電圧を保持する役割を担う。なお、トランジスタ１１７〜１２０のゲート容量が大きい場合や、該ノードの寄生容量が大きい場合などでは、容量素子１２３は必ずしも設けなくてもよい。
【００８１】
図４（Ｂ）に示す画素１１に、ビデオ信号データ電流を書込むときには、第１走査線(Gaj)に高電位信号を送り、トランジスタ１１１〜１１５をオン、トランジスタ１１６をオフにする。このとき、トランジスタ１１７〜１２０は電流経路上、互いに並列接続の関係になる。一方、自発光素子１２１に電流を流すときには、第１走査線(Gaj)に低電位信号を送り、トランジスタ１１１〜１１５をオフ、トランジスタ１１６をオンにする。このとき、トランジスタ１１７〜１２０は電流経路上、互いに直列接続の関係になる。
【００８２】
なお上記の間、第２走査線(Gbj)には低電位信号を送り、トランジスタ１２２をオフしておく。
【００８３】
図４（Ｂ）に示す画素１１においても、図２（Ｂ）の例の場合と同様に、第２走査線(Gbj)に送る信号により、自発光素子１２１の発光時間を任意に制御できる。すなわち自発光素子１２１が発光している期間において、第２走査線(Gbj)に高電位信号をおくり、トランジスタ１２２をオンにすると、トランジスタ１１７がオフとなり自発光素子１２１は消光する。ただし自発光素子１２１を一度消光させると、再度ビデオ信号データ電流を書込まなくては、自発光素子１２１を発光させられない。この点は、図２（Ｂ）の例と異なる。
【００８４】
図４（Ｂ）に示す画素１１において、自発光素子１２１の発光時間を任意に制御できることの特長は、図２（Ｂ）の例の場合と同様である。すなわち、まず中間階調表現を時間階調方式により表現することが可能となる。また中間階調表現をアナログ的なビデオ信号データ電流を用いることで表現する場合であっても、ホールド型ディスプレイ特有の動画ボケを防止するために、インパルス型の発光を行う等の用途に有用である。
【００８５】
以上、本発明の表示装置、発光装置の画素１１の例として、それぞれ異なる構成の６種類の画素１１を図２〜４を用いて説明した。しかし本発明の表示装置、発光装置の画素構成は、これら６種に限定されるわけではない。
【００８６】
（実施の形態２）
本実施の形態では、画素１１の駆動方法を説明する。図４（Ｂ）に示した画素１１の場合を一例に挙げて、図５を用いて説明する。
【００８７】
最初に、ビデオ信号書込み動作と発光動作について説明する。
【００８８】
まず画素１１の周囲に設けられた走査線駆動回路（図示せず）から出力される信号によって、j行目の第1走査線(Gaj)が選択される。すなわち、第1走査線(Gaj)に低電位（Ｌレベル）信号が出力され、トランジスタ１１１〜１１６のゲート電極が低電位（Ｌレベル）となる。このとき、ｐチャネル型のトランジスタ１１１〜１１５がオンとなり、ｎチャネル型のトランジスタ１１６がオフとなる。そして画素１１の周囲に設けられた信号線駆動回路（図示せず）から、i列目の信号線(Si)を介して画素１１にビデオ信号データ電流ＩWが入力される。
【００８９】
トランジスタ１１１〜１１３がオンすると、トランジスタ１１７〜１２０は、ドレインとゲートが短絡されたダイオード接続状態となる。すなわち画素１１は、並列な４つのダイオードと回路的に等価となる。この状態で画素１１の電源線(Vi)と信号線(Si)の間に、電流ＩWを流す（図５（Ａ）を参照）。
【００９０】
並列な４つのダイオードを流れる電流ＩWが定常状態になった後、第1走査線(Gaj)を高電位（Ｈレベル）にする。するとトランジスタ１１１〜１１３はオフとなり、ビデオ信号データ電流ＩWが画素に記憶される。
【００９１】
続いて第1走査線(Gaj)が高電位（Ｈレベル）となると、ｐチャネル型のトランジスタ１１１〜１１５がオフとなり、ｎチャネル型のトランジスタ１１６がオンとなる。トランジスタ１１７〜１２０は直列状態に接続が組みかえられる。このときトランジスタ１２０が飽和領域で動作するようにあらかじめ電圧条件を設定しておくと、駆動用素子は自発光素子に定電流ＩEを供給する。
【００９２】
本実施の形態では、駆動用素子は４つのトランジスタにより構成されているため、定電流ＩEの値は、ビデオ信号データ電流ＩWの約１６分の１の大きさになる。より一般的に記載するとは、駆動用素子がｎ個のトランジスタにより構成されている場合には、電流ＩEは、ビデオ信号データ電流ＩWの約ｎ2分の１の大きさとなる。
【００９３】
本実施の形態では、書込みデータ電流ＩWを、自発光素子の駆動電流ＩEの約１６倍の大きな値にすることができる。そのため、寄生容量等のために自発光素子駆動電流ＩE程度の微小電流を、直接速やかに画素に書込むことが難しい場合であっても、ビデオ信号データ電流ＩWを画素に書込むことが可能となる。
【００９４】
なお本実施の形態は、中間階調表現の方法として、アナログビデオ方式を採用してもよいし、ディジタルビデオ方式を採用してもよい。アナログビデオ方式の場合、ビデオ信号データ電流として、アナログ的に変化するデータ電流ＩWを用いる。ディジタルビデオ方式の場合は、一つのデータ電流ＩWのみを基準のオン電流として単位輝度を用意する。そして、単位輝度を時間的に足し合わせて階調表現する、時間階調法を用いるのが便利である（ディジタル時間階調法とも称される）。あるいは、単位輝度を面積的に足し合わせて階調表現する面積階調法や、時間階調法と面積階調法を組み合わせる方法で、ディジタルビデオ方式を行うこともできる。
【００９５】
また本実施の形態において、アナログビデオ方式、ディジタルビデオ方式のいずれを採用したとしても、ビデオ信号データ電流ＩWを０とする場合が必要となることがある。しかし、ビデオ信号データ電流ＩWを０とする場合は、自発光素子の発光輝度を０とするということであるため、ＩWを画素に正確に書込み記憶させる必要はない。従って、このような場合には駆動用素子のトランジスタ１１７〜１２０がオフとなるようなゲート電圧を信号線(Si)に直接出力してもよい。すなわち、例外的にビデオ信号を電流値でなく、電圧値で出力してもよい。
【００９６】
次に、発光停止動作について説明する。
【００９７】
まず画素１１の周囲に設けられた別の走査線駆動回路（図示せず）から出力される信号によって、j行目の第２走査線(Gbj)が選択される。すなわち、第２走査線(Gbj)に低電位（Ｌレベル）信号が出力される。ｐチャネル型のトランジスタ１２２は、ゲート電極が低電位（Ｌレベル）となるためにオン状態となる。
【００９８】
するとトランジスタ１１７のソースとゲートが短絡され、オフとなる。その結果、自発光素子１２１への電流供給は遮断され、発光は停止する。
【００９９】
このような発光停止動作を利用することによって、自発光素子１２１の発光時間を、１列走査時間の制約を受けずに、任意に制御することが可能となる。これは、まず中間階調表現を時間階調方式により表現することが容易となることに利点がある。また中間階調表現をアナログ的なビデオ信号データ電流を用いることで表現する場合であっても、ホールド型ディスプレイ特有の動画ボケを防止するために、インパルス型の発光を行うこと等に利点がある。
【０１００】
最後に、自発光素子１２１に逆方向バイアスを印加する動作について説明する。
【０１０１】
自発光素子１２１に逆方向バイアスを印加するときは、対向電源（陰極）１２４の電位を陽極の電位よりも高くして行う。なお逆方向バイアスを印加する動作は、自発光素子１２１が発光していない期間に行えばよく、例えば逆方向バイアスを印加する動作と発光停止動作とを同時に行うことも出来る。また、逆方向バイアスを印加するタイミングは、特に限定されず、例えば、ビデオ信号が入力される毎や１フレーム期間毎など任意に設定することが出来る。
【０１０２】
本実施の形態は、実施の形態１と任意に組み合わせることが可能である。
【０１０３】
（実施の形態３）
本実施の形態では、自発光素子１７に逆方向バイアス電圧を印加するために、新たに半導体素子を配置した場合について、図１１を用いて説明する。
【０１０４】
図１１（Ａ）に示す画素１１は、図１（Ａ）に示す画素１１にスイッチ１９ｂ及び電源線（Vai）、並びに第２走査線（Gbj）を配置した構成である。また図１１（Ｂ）に示す画素１１は、図１（Ｂ）に示す画素１１にスイッチ１９ｂ及び電源線（Vai）、並びに第３走査線（Gcj）を配置した構成である。図１１（Ａ）（Ｂ）に示す画素１１の構成の説明は、図１（Ａ）（Ｂ）の画素１１の構成の説明に準ずるので、本実施の形態では省略する。
【０１０５】
そして、図１１（Ａ）（Ｂ）に示す画素１１に逆方向バイアスを印加するときの動作を図１１（Ｃ）を用いて説明する。第３走査線（Ｇｃｊ）を介してスイッチ１９ｂに信号が入力されて、スイッチ１９ｂが導通状態になると、自発光素子１７に逆方向バイアスが印加される。つまり、スイッチ１９ｂが導通状態になると、電源線(Vai)と自発光素子１７とが電気的に接続された状態になるようにする。このとき、上記電源線(Vai)の電位を発光素子１７の対向電源１９ａの電位よりも低くしておくことで、上記スイッチ１９ｂが導通状態になると同時に、自発光素子１７に逆方向バイアスが印加されるようにする。
【０１０６】
なおスイッチ１９ｂには、図１１（Ｄ）に示すトランジスタ、図１１（Ｅ）に示すダイオード、図１１（Ｆ）に示すゲート電極とドレイン電極とが接続されたｎチャネル型のトランジスタ、図１１（Ｇ）に示すゲート電極とドレイン電極とが接続されたｐチャネル型のトランジスタなどが用いられる。なお、スイッチ１９ｂとしてトランジスタのような三端子素子を用いるときには、図１１（Ａ）に示す画素１１では第２走査線（Gbj）、図１１（Ｂ）に示す画素１１では第３走査線（Gcj）を配置することが必要だが、図１１（Ｅ）に示すダイオードや、ゲート電極とドレイン電極とが接続されたトランジスタなどの２端子素子を用いるときは、上記のような配線を配置する必要はない。
【０１０７】
続いて、本実施の形態の構成を、図４、５に示した画素１１に適用した場合について、図１２を用いて説明する。
【０１０８】
図１２に示す画素１１は、図４、５に示した画素１１に、トランジスタ１２５及び電源線（Vai）、並びに第３走査線（Gcj）が新たに設けられている。図１２に示す画素１１の詳しい構成の説明は、図４、５に示した画素１１の構成の説明に準ずるので本実施の形態では省略する。
【０１０９】
そして、図１２に示す画素１１の動作について説明する。ビデオ信号書込み動作及び発光動作、並びに発光停止動作は、上述した実施の形態２に準ずるので、本実施の形態では説明を省略する。そして本実施の形態では、逆方向バイアスを印加する動作のみを説明する。
【０１１０】
逆方向バイアスを印加する動作は、まず第３走査線（Ｇｃｊ）を介して入力される信号により、トランジスタ１２５が導通状態になると、自発光素子１２１と電源線（Vai）が電気的に接続された状態になる。このとき、電源線（Vai）の電位を、自発光素子１２１の電位よりも低くしておくことで、トランジスタ１２５が導通状態になると同時に、自発光素子１２１に逆方向バイアスを印加することが出来る。
【０１１１】
なお逆方向バイアスを印加する動作は、自発光素子１２１が発光していない期間に行えばよく、例えば逆方向バイアスを印加する動作と発光停止動作とを同時に行うことも出来る。また逆方向バイアスを印加するタイミングは、特に限定されず任意に設定すればよい。例えば、ビデオ信号が入力される毎や１フレーム期間毎など任意に設定することが出来る。
【０１１２】
本実施の形態は、実施の形態１、２と任意に組み合わせることが可能である。
【０１１３】
（実施の形態４）
本実施の形態では、本発明の表示装置、発光装置における画素の平面レイアウト（上面図）例を提示する。本実施の形態の画素回路としては、図３（Ｂ）に示した画素回路を例に挙げて説明する。
【０１１４】
図６には、j行i列目の画素１１を示す。図６において、二点破線で囲んだ領域が画素１１に相当する。点模様の領域は、ポリシリコン膜である。右上り斜線と右下り二重斜線は、それぞれ別の層の導電体膜（金属膜等）である。バツ印は層間の接触点を示す。そして、チェック模様の領域８６は自発光素子８４の陽極に相当する。
【０１１５】
第1走査線(Gaj)下には、トランジスタ７１〜７５、８５が形成されている。第２走査線(Gbj)下には、トランジスタ７６〜７９が形成されている。電源線(Vi)の下に容量素子８３が形成されている。
【０１１６】
駆動用素子を構成する３つのトランジスタ８０〜８２は同サイズに揃えて互いに隣接させて形成されている。このように形成することで、トランジスタを作製する段階から、同一画素内におけるトランジスタ８０〜８２間のバラつきが、大きくなりにくくすることはできる。本発明の構成である「並列書込み直列駆動」は、駆動用素子を構成する複数のトランジスタ間に元々存在するバラつきの影響を、さらに小さくする手法である。したがって、当初からバラつきが抑えられた複数のトランジスタを駆動用素子に用いるのであれば、本発明の効果を非常に大きく生かすことができるため好ましい。そして、自発光素子の発光輝度のバラつきは、さらに僅少となる。
【０１１７】
なお本発明の表示装置、発光装置を作製する工程については、例えば、特開２００１−３４３９３３等を参照できる。駆動用素子を構成する複数のトランジスタは、ソースとドレインについては対称的である方が好ましい。しかしながら、複数のトランジスタのソースとドレインが対称的であることが必須ではない。
【０１１８】
本実施の形態は、実施の形態１〜３と任意に組み合わせることが可能である。
【０１１９】
（実施の形態５）
本実施の形態では、本発明の表示装置、発光装置の構成の例について図７を用いて説明する。画素内ではなく、装置の全体的な構成の例を説明する。
【０１２０】
本発明の表示装置、発光装置は、基板１８０１上に、複数の画素がマトリクス状に配置された画素部１８０２を有する。画素部１８０２の周辺部には、信号線駆動回路１８０３、第１の走査線駆動回路１８０４及び第２の走査線駆動回路１８０５が配置されている。信号線駆動回路１８０３と、第１の走査線駆動回路１８０４及び第２の走査線駆動回路１８０５には、ＦＰＣ１８０６を介して、外部より電源や信号が供給される。
【０１２１】
図７（Ａ）の例においては、信号線駆動回路１８０３と、走査線駆動回路１８０４及び１８０５が集積されているが、本発明はこれに限定されるものではない。例えば、第２の走査線駆動回路１８０５を欠いていてもよい。あるいは、信号線駆動回路１８０３、走査線駆動回路１８０４及び１８０５を欠いていてもよい。
【０１２２】
第１の走査線駆動回路１８０４及び第２の走査線駆動回路１８０５の例を、図７（Ｂ）を用いて説明する。図７（Ｂ）に示す走査線駆動回路１８０４及び１８０５は、シフトレジスタ１８２１、バッファ回路１８２２をそれぞれ有している。
【０１２３】
図７（Ｂ）の回路の動作を簡単に説明する。シフトレジスタ１８２１は、クロック信号（Ｇ−ＣＬＫ）、クロック反転信号（Ｇ−ＣＬＫｂ）、スタートパルス信号（Ｇ−ＳＰ）に基づき、順次パルスを出力する。該パルスは、バッファ回路１８２２で電流増幅された後、走査線に入力される。こうして走査線は、１行ずつ順次選択状態となる。
【０１２４】
なお本明細書において、同期タイミングとは、クロック信号（Ｇ−ＣＬＫ）、クロック反転信号（Ｇ−ＣＬＫｂ）、スタートパルス信号（Ｇ−ＳＰ）に基づいて出力されたパルスを指す。
【０１２５】
なお必要に応じ、バッファ回路１８２２内にレベルシフタを設置してもよい。レベルシフタにより、電圧振幅を変更することができる。
【０１２６】
次いで、信号線駆動回路１８０３の例を、図７（Ｃ）を用いて説明する。図７（Ｃ）に示す信号線駆動回路１８０３は、シフトレジスタ１８３１、第１のラッチ回路１８３２、第２のラッチ回路１８３３、電圧電流変換回路１８３４を有している。
【０１２７】
図７（Ｃ）の回路の動作を簡単に説明する。図７（Ｃ）の回路は、中間階調表示方式として、ディジタル時間階調法を採用した場合の回路である。
【０１２８】
シフトレジスタ１８３１は、クロック信号（Ｓ−ＣＬＫ）、クロック反転信号（Ｓ−ＣＬＫｂ）、スタートパルス信号（Ｓ−ＳＰ）に基づき、順次サンプリングパルスを第１のラッチ回路１８３２に出力する。各列の第１のラッチ回路１８３２は、該パルスのタイミングに従って、ディジタルビデオ信号を順次読込む。第１のラッチ回路１８３２において、最終列までビデオ信号の読込みが完了すると、第２のラッチ回路１８３３にラッチパルスが入力される。ラッチパルスにより、各列の第１のラッチ回路１８３２に読込まれていたビデオ信号は、一斉に各列の第２のラッチ回路１８３３に転送される。第２のラッチ回路１８３３に転送されたビデオ信号は、電圧電流変換回路１８３４において、適宜形式変換処理され、画素へ転送される。ビデオ信号のうち、オンデータは電流形式に変換され、オフデータは電圧形式のまま電流増幅される。ラッチパルス後、シフトレジスタ１８３１、第１のラッチ回路１８３２は、次行のビデオ信号読込み動作として、上記動作を繰り返す。
【０１２９】
図７（Ｃ）の信号線駆動回路１８０３の構成はあくまで一例であり、アナログ階調法を採用した場合には、別の構成にする。またディジタル時間階調法を採用した場合であっても、他の構成にすることはできる。
【０１３０】
本実施の形態は、実施の形態１〜４と任意に組み合わせることが可能である。
【０１３１】
（実施の形態６）
本実施の形態では、トランジスタの特性曲線（図８）を用いて、本発明の効果について説明する。説明を簡単にするため、駆動用素子を構成するトランジスタの個数が２個の場合を例に挙げて説明する。画素回路の構成としては、図２（Ｂ）に示した通りであるとする。またここで用いるトランジスタの特性曲線は理想的なものであるとしており、実際のトランジスタの特性曲線とは若干の差異がある。例えば図８では、トランジスタのチャネル長変調はゼロとしてある。
【０１３２】
トランジスタのソースの電位を基準として、ゲートの電位をＶg、ドレインの電位をＶd、ソースドレイン間に流れる電流をＩdとする。但し、トランジスタがｐチャネル型のときは、正負を入れ替えるなど正負の向きは適宜設定してある。例えば、図８（Ａ）（Ｂ）において、曲線８０１〜８０４は、ある一定のゲート電位Ｖg下におけるＩd-Ｖd特性曲線である。一点鎖太曲線８０５は、駆動用素子を構成する２個のトランジスタの一方について、ゲートとドレインを短絡することにより、ＶgとＶdとを等しくした条件下でのＩd-Ｖd変化を示したものである。すなわち、一点鎖太曲線８０５には、該トランジスタ固有の電気的特性（電界効果移動度、しきい電圧値）が反映されている。同様に、二点鎖太曲線８０６は、駆動用素子を構成する他の一方のトランジスタについて、ゲートとドレインを短絡することにより、ＶgとＶdとを等しくした条件下でのＩd-Ｖd変化を示したものである。
【０１３３】
図８（Ａ）（Ｂ）は、駆動用素子を構成する２個のトランジスタが各々異なった電気的特性をもっている場合に、本発明の構成である「並列書込み直列駆動」により、自発光素子駆動電流がどうなるかを調べたものである。図８（Ａ）は、２個のトランジスタ間において特に、電界効果移動度の違いが大きい場合の例である。図８（Ｂ）は、２個のトランジスタ間において特に、しきい電圧値の違いが大きい場合の例である。図８（Ａ）（Ｂ）から、結論としては、各場合での自発光素子駆動電流は、８０７の三角矢印の長さで示されるとおりとなる。この理由について、以下に簡単に説明する。
【０１３４】
まず、トランジスタ３８、３９の特性曲線として、両トランジスタの特性が等しく、且つ一点鎖太曲線８０５が対応する場合を考える。
【０１３５】
データ電流書込み時には、図２（Ｂ）のトランジスタ３１〜３６がオンとなる。トランジスタ３１〜３４がオンとなることから、駆動用素子を構成する２個のトランジスタ３８、３９では、ゲートとドレインが短絡される。よってトランジスタ３８、３９の動作点は、一点鎖太曲線８０５上の点であり、データ電流値ＩWにより決まるある一点である。仮に該動作点が８０５と８０１の交点としておく。つまり、８０５と８０１の交点の縦軸値Ｉdの２倍が、データ電流値ＩWであるとしておく。
【０１３６】
自発光素子の発光時には、図２（Ｂ）のトランジスタ３１〜３６がオフとなり、トランジスタ３７、４２がオンとなる。トランジスタ３１〜３４がオフとなることから、トランジスタ３８、３９のゲート電位は、データ電流書込み時のままで保持される。そして自発光素子の発光時には、トランジスタ３９が飽和領域で動作し、トランジスタ３８が非飽和領域で動作する。自発光素子の発光時における、トランジスタ３８のＩd-Ｖd曲線は８０１で表され、トランジスタ３９のＩd-Ｖd曲線は８０３で表される。
【０１３７】
図８（Ａ）に示すグラフにおいて、各一点鎖線矢印は、長さと縦軸座標は等しい。自発光素子の発光時におけるトランジスタ３８の動作点は、左側の一点鎖線矢印の右端と８０１との接点である。そして求めるべき自発光素子の駆動電流ＩEは、一点鎖線矢印の縦軸座標、すなわち、８０７の実線三角矢印の長さである。なお図８（Ｂ）に示すグラフでも同様であり、求めるべき自発光素子駆動電流ＩEは８０７の実線三角矢印の長さである。トランジスタ３８の特性曲線とトランジスタ３９の特性曲線が、いずれも等しい場合には、結果的には求めるべき自発光素子駆動電流ＩEは、データ電流値ＩWの４分の１の大きさとなる。
【０１３８】
次に、トランジスタ３８の特性曲線として二点鎖太曲線８０６が対応し、トランジスタ３９の特性曲線として一点鎖太曲線８０５が対応する場合を考える。データ電流値ＩWは、上で述べたトランジスタ３８、３９の特性曲線としていずれも８０５が対応する場合と、同一とする。
【０１３９】
データ電流書込み時には、図２（Ｂ）の駆動用素子を構成する２個のトランジスタ３８、３９では、ゲートとドレインが短絡される。よってトランジスタ３８の動作点は二点鎖太曲線８０６上の点であり、トランジスタ３９の動作点は一点鎖太曲線８０５上の点である。そして、トランジスタ３８の動作点の縦軸座標と、トランジスタ３９の動作点の縦軸座標との和は、データ電流値ＩWである。よってトランジスタ３８の動作点は、８０６と８０２の交点となる。トランジスタ３９の動作点は、トランジスタ３８の動作点と横軸座標が等しい、曲線８０５上の点となる。
【０１４０】
自発光素子の発光時には、図２（Ｂ）のトランジスタ３１〜３４がオフとなることから、トランジスタ３８、３９のゲート電位は、データ電流書込み時のままで保持される。そして自発光素子発光時には、トランジスタ３９が飽和領域で動作し、トランジスタ３８が非飽和領域で動作する。自発光素子発光時における、トランジスタ３８のＩd-Ｖd曲線は８０２で表される。
【０１４１】
図８（Ａ）に示すグラフにおいて、同縦軸座標値にある各二点鎖線矢印は、長さが等しい。図８（Ａ）において上部に位置する二点鎖線矢印の組が、トランジスタ３８の特性曲線として二点鎖太曲線８０６が対応しており、トランジスタ３９の特性曲線として一点鎖太曲線８０５が対応している場合である。自発光素子の発光時における、トランジスタ３８の動作点は、図８（Ａ）に示すグラフにおいて、左側に位置する該二点鎖線矢印の右端と８０２との接点である。そして求めるべき自発光素子駆動電流ＩEは、該二点鎖線矢印の縦軸座標、すなわち、８０７の長点線三角矢印（左側）の長さである。なお図８（Ｂ）上でも同様の事情が成立し、求めるべき自発光素子駆動電流ＩEは、８０７の長点線三角矢印（左側）の長さである。
【０１４２】
また別の場合として、トランジスタ３８の特性曲線として一点鎖太曲線８０５が対応し、トランジスタ３９の特性曲線として二点鎖太曲線８０６が対応する場合も、同様にして行うことができる。本実施の形態では詳しい説明は省略するが、図８（Ａ）（Ｂ）とも、求めるべき自発光素子駆動電流ＩEは、８０７の長点線三角矢印（右側）の長さとなる。
【０１４３】
さらに別の場合として、トランジスタ３８、３９の特性曲線として、いずれも二点鎖太曲線８０５が対応する場合の検討も、同様に行うことができる。本実施の形態では詳しい説明は省略するが、図８（Ａ）（Ｂ）とも、求めるべき自発光素子駆動電流ＩEは、８０７の短点線三角矢印の長さとなる。
【０１４４】
そして、図８（Ａ）（Ｂ）における、８０７の三角矢印の長さから、駆動用素子を構成するトランジスタ３８、３９の特性バラつきが、自発光素子の駆動電流ＩEにどのように反映されるかの概略をみることができる。
【０１４５】
比較のために、図８（Ａ）（Ｂ）には８０８の狭角矢印、８０９の広角矢印も記載してある。８０８の狭角矢印は、電流入力方式でカレントミラー型を用いる画素回路の場合において、上記と同様の検討を行った結果である。すなわち、カレントミラーの２つのトランジスタ間に、上記と同様の特性バラつきが存在したとき、自発光素子の駆動電流ＩEがどのようになるのかを示している。８０９の広角矢印は、電圧入力方式の画素回路の場合において、同様の検討を行った結果である。つまり、異なる画素の自発光素子駆動トランジスタ間に、上記と同様の特性バラつきが存在したとき、自発光素子駆動電流ＩEがどうなるかを示している。
【０１４６】
そして、図８（Ａ）（Ｂ）の８０７の三角矢印、８０８の狭角矢印、８０９の広角矢印を比較すると、以下に示す点が理解できる。
【０１４７】
まず、８０７の三角矢印、８０８の狭角矢印では、同一画素内の２つのトランジスタ間にさえ特性バラつきがない限りは、トランジスタの特性曲線が８０５、又は８０６であったとしても自発光素子の駆動電流ＩEは一定となる。すなわち、電流入力方式でカレントミラー型を用いる画素回路でも、本発明の「並列書込み直列駆動」の画素回路でも、基板全体でトランジスタの特性を一定に揃える必要はなく、同一画素内の２つのトランジスタ間の特性バラつきさえ、抑制すれば十分である。この点は、電圧入力方式の画素回路に対して非常に優位である。
【０１４８】
しかし、同一画素内の二つのトランジスタ間の特性バラつきが存在すると、８０８の狭角矢印では、自発光素子駆動電流ＩEのバラつきが大きくなる。すなわち、電流入力方式でカレントミラー型を用いる画素回路では、同一画素内の二つのトランジスタ間の特性バラつきの影響が大きく現れてしまう。極端な場合では、電圧入力方式の画素回路よりも、自発光素子駆動電流ＩEのバラつきが大きくなることがある。この観点から考えると、本発明の「並列書込み直列駆動」の画素回路では、同一画素内の二つのトランジスタ間の特性バラつきの影響が大きく抑制されている。実際の表示装置、発光装置では、トランジスタの特性バラつきは、同一画素内よりも基板全体にわたるものの方が深刻である。したがって同一画素内の二つのトランジスタ間の特性バラつきは、本発明の「並列書込み直列駆動」の画素回路のように抑制されれば、実用上はほとんど問題がなくなる。
【０１４９】
本実施の形態では、駆動用素子を構成するトランジスタに個数が、２個の場合を例に、本発明の効果について説明した。しかし、駆動用素子を構成するトランジスタに個数が、３個以上の場合においても同様の事情が成立する。
【０１５０】
本実施の形態は、実施の形態１〜５と任意に組み合わせることが可能である。
【０１５１】
（実施の形態７）
本実施の形態においては、有機化合物層として高分子化合物を適用し、さらに陽極と発光層との間に導電性高分子化合物からなるバッファ層を設けた自発光素子において、直流駆動(常に順方向バイアスを印加)と、交流駆動(順方向バイアスと逆方向バイアスを一定周期で交互に印加)を行った際の輝度劣化について測定を行った結果について述べる。
【０１５２】
図１３(Ａ)(Ｂ)は、順方向バイアス：３．７Ｖ、逆方向バイアス：１．７Ｖ、デューティ５０％、交流周波数６０Ｈｚにおいて交流駆動を行った際の信頼性試験の結果を示している。初期輝度は約４００cd/cm2であった。比較用に、直流駆動(順方向バイアス：３．６５Ｖ)を行った際の信頼性試験の結果も同時に示した。その結果、直流駆動においては、４００時間程度で輝度が半減したのに対し、交流駆動においては、約７００時間経過後も、半減には至らなかった。
【０１５３】
図１３(Ｃ)(Ｄ)は、順方向バイアス：３．８Ｖ、逆方向バイアス：１．７Ｖ、デューティ５０％、交流周波数６００Ｈｚにおいて交流駆動を行った際の信頼性試験の結果を示している。初期輝度は約３００cd/cm2であった。比較用に、直流駆動(順方向バイアス：３．６５Ｖ)を行ったさいの信頼性試験の結果も同時に示した。結果、直流駆動においては、５００時間程度で輝度が半減したのに対し、交流駆動においては、約７００時間経過後も、初期輝度の６０％程度を保持していた。
【０１５４】
以上の結果より、交流駆動を行った自発光素子は、直流駆動を行った自発光素子よりも信頼性が高いことが分かる。
【０１５５】
（実施の形態８）
本実施の形態では、本発明の発光装置の断面構造について、図１４を用いて簡単に説明する。なお説明を簡単にするために、図１４には駆動用ＴＦＴ５０７と発光素子の断面構造のみを図示する。
【０１５６】
図１４において、５００は絶縁表面を有する基板である。基板５００上には、駆動用ＴＦＴ５０７が設けられている。そして、駆動用ＴＦＴ５０７が有する活性層に設けられた不純物領域に接続するように配線が設けられ、前記配線と接続するように画素電極５０９が設けられている。画素電極５０９上には有機導電体膜５２２が設けられ、該有機導電体膜５２２上には有機薄膜（発光層）５２３が設けられている。有機薄膜（発光層）５２３上には、対向電極５２４が設けられている。
【０１５７】
そして、画素電極５０９、有機導電体膜５２２、有機薄膜（発光層）５２３及び対向電極５２４との積層体が発光素子に相当する。発光素子から発せられる光は、基板５００に向かって発せられる場合と、基板５００と反対方向に発せられる場合がある。前者は下面出射と称され、後者は上面出射と称されており、下面出射の場合は、画素電極５０９が陽極に相当し対向電極５２４が陰極に相当する。また上面出射の場合は、画素電極５０９が陰極に相当し対向電極５２４が陽極に相当する。
【０１５８】
なお有機薄膜（発光層）５２３には、赤、青、緑、白等の光を発する材料を適宜用いることが出来る。そして、白色の光を発する材料を用いて有機薄膜（発光層）５２３を構成するときには、画素電極５０９又は対向電極５２４を透明導電膜で形成し、それに対向する面にカラーフィルターの着色層を配置するとよい。そうすると、白色の材料を用いてもカラー表示を実現することが出来る。
【０１５９】
（実施の形態９）
本実施の形態では、本発明の表示装置、発光装置を搭載した電子機器等を、いくつか例示する。
【０１６０】
本発明の表示装置、発光装置を搭載した電子機器として、モニター、ビデオカメラ、ディジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（オーディオコンポ、カーオーディオ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはDigital Versatile Disc(DVD)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。特に、斜め方向から画面を見る機会が多い電子機器については、視野角の広さが重要視されるため、発光装置を用いることが望ましい。それら電子機器の具体例を図９に示す。
【０１６１】
図９（Ａ）はモニターである。図９（Ａ）に示すモニターは筐体２００１、支持台２００２、表示部２００３、スピーカー部２００４、ビデオ入力端子２００５等を有する。本発明の表示装置、発光装置は表示部２００３に用いることができる。なおモニターには、パソコン用、ＴＶ放送受信用、広告表示用などのすべての情報表示装置が含まれる。
【０１６２】
図９（Ｂ）はディジタルスチルカメラである。図９（Ｂ）に示すディジタルスチルカメラは、本体２１０１、表示部２１０２、受像部２１０３、操作キー２１０４、外部接続ポート２１０５、シャッター２１０６等を含んでいる。本発明の表示装置、発光装置は表示部２１０２に用いることができる。
【０１６３】
図９（Ｃ）はノート型パーソナルコンピュータである。図９（Ｃ）に示すノート型パーソナルコンピュータは、本体２２０１、筐体２２０２、表示部２２０３、キーボード２２０４、外部接続ポート２２０５、ポインティングマウス２２０６等を含んでいる。本発明の表示装置、発光装置は表示部２２０３に用いることができる。
【０１６４】
図９（Ｄ）はモバイルコンピュータである。図９（Ｄ）に示すモバイルコンピュータは、本体２３０１、表示部２３０２、スイッチ２３０３、操作キー２３０４、赤外線ポート２３０５等を含んでいる。本発明の表示装置、発光装置は表示部２３０２に用いることができる。
【０１６５】
図９（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）である。図９（Ｅ）に示すＤＶＤ再生装置は、本体２４０１、筐体２４０２、表示部Ａ２４０３、表示部Ｂ２４０４、記録媒体（ＤＶＤ等）読込み部２４０５、操作キー２４０６、スピーカー部２４０７等を含んでいる。本発明の表示装置、発光装置は、表示部Ａ２４０３、表示部Ｂ２４０４に用いることができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
【０１６６】
図９（Ｆ）はゴーグル型ディスプレイ（ヘッドマウントディスプレイ）である。図９（Ｆ）に示すディスプレイは、本体２５０１、表示部２５０２、アーム部２５０３等を含んでいる。本発明の表示装置、発光装置は表示部２５０２に用いることができる。
【０１６７】
図９（Ｇ）はビデオカメラである。図９（Ｇ）に示すビデオカメラは、本体２６０１、表示部２６０２、筐体２６０３、外部接続ポート２６０４、リモコン受信部２６０５、受像部２６０６、バッテリー２６０７、音声入力部２６０８、操作キー２６０９等を含んでいる。本発明の表示装置、発光装置は表示部２６０２に用いることができる。
【０１６８】
図９（Ｈ）は携帯電話である。図９（Ｈ）に示す携帯電話は、本体２７０１、筐体２７０２、表示部２７０３、音声入力部２７０４、音声出力部２７０５、操作キー２７０６、外部接続ポート２７０７、アンテナ２７０８等を含んでいる。本発明の表示装置、発光装置は表示部２７０３に用いることができる。なお、表示部２７０３は黒色背景に白色文字を表示することで、携帯電話の消費電力を抑制することができる。
【０１６９】
将来に自発光素子の発光輝度を安定的に高くすることが可能となれば、本発明の表示装置、発光装置から出力した画像情報を含む光をレンズ等で拡大投影して、フロント型又はリア型のプロジェクターに用いることもできる。
【０１７０】
このように、本発明の適用範囲は極めて広く、あらゆる分野の電子機器等に使用することが可能である。
【０１７１】
【発明の効果】
本発明はＡＭ型表示装置、発光装置において、各画素に設置される駆動用素子を複数のトランジスタにより構成する。その上で、画素にデータ電流を読込むときには該複数のトランジスタを並列接続状態にし、自発光素子を発光させるときには該複数のトランジスタを直列接続状態にする。このように、駆動用素子を構成する複数のトランジスタの接続状態を、並列または直列と適宜切替えることを特徴とする。その結果、次のような効果が生じる。
【０１７２】
まず、同一画素内の駆動用素子を構成する複数のトランジスタさえ、バラつきがなければ、表示画面全体で発光輝度のムラが現れてしまうという、表示品位上の重大な欠陥を回避することができる。すなわち、各画素に設置されるトランジスタの電気的特性は、基板全体にわたって観察すると、かなりのバラつきをもつ。このバラつきが自発光素子の駆動電流ＩEに反映されて、表示画面全体で発光輝度のムラとなってしまうのを防止することができる。ただし、図１０（Ａ）のようなカレントミラーを用いた画素回路の場合においても、同一画素内のカレントミラーの二つのトランジスタさえバラつきがなければ、表示画面全体で発光輝度のムラとなるのを防止することができる。この点で本発明は、図１０（Ａ）のようなカレントミラーを用いた画素回路の場合と同様の効果を有する。
【０１７３】
しかし、図１０（Ａ）のようなカレントミラーを用いた画素回路の場合、同一画素内のカレントミラーの２つのトランジスタ間にバラつきが存在してしまうと、結局発光輝度が画素間で異なってしまうのを防止することができなくなる。その点、本発明の場合では、同一画素内の駆動用素子を構成する複数のトランジスタ間にバラつきが存在しても、その影響は小さく抑制されるため、実用上問題となるほど画素間で発光輝度がバラついてしまうことは防止することができる。
【０１７４】
また、図１０（Ｂ）のような画素回路の場合、画素間で発光輝度がバラついてしまうのを防止することができる。しかしながら、図１０（Ｂ）の画素回路の場合には、画素に書込むデータ電流ＩWと、自発光素子を発光させるときの自発光素子の駆動電流ＩEとの比が、同一値でなくてはならない。これは実用上、非常に厳しい制限である。本発明の場合では、駆動用素子を構成するトランジスタを複数に分割するため、画素に書込むデータ電流ＩWを自発光素子駆動電流ＩEよりも大きくすることが可能である。
【０１７５】
本発明は以上のような利点を有することから、実用的なＡＭ型表示装置、発光装置を製造する上で、重要な技術である。
【０１７６】
また図１３の測定結果より、交流駆動を行った自発光素子は、直流駆動を行った自発光素子よりも信頼性が高いことが分かる。そこで本発明は、フレーム期間の所定の期間において交流駆動を行うことによって、自発光素子の信頼性が改善された表示装置、発光装置を提供する。
【図面の簡単な説明】
【図１】    本発明の表示装置、発光装置の画素を示す図。
【図２】    本発明の表示装置、発光装置の画素を示す図。
【図３】    本発明の表示装置、発光装置の画素を示す図。
【図４】    本発明の表示装置、発光装置の画素を示す図。
【図５】    本発明の表示装置、発光装置の画素における電流の経路を示す図。
【図６】    本発明の表示装置、発光装置の画素の平面レイアウトを示す図。
【図７】    本発明の表示装置、発光装置を示す図。
【図８】    駆動用素子を構成するトランジスタの特性を示す図。
【図９】    本発明の表示装置、発光装置を適用した電子機器を示す図。
【図１０】    公知の表示装置、発光装置の画素を示す図。
【図１１】    本発明の表示装置、発光装置の画素を示す図。
【図１２】    本発明の表示装置、発光装置の画素を示す図。
【図１３】    自発光素子の輝度と時間の関係を示す図。
【図１４】    本発明の表示装置、発光装置の断面構造を示す図。
【図１】
0004112248.tif 000002
【図２】
0004112248.tif 000003
【図３】
0004112248.tif 000004
【図４】
0004112248.tif 000005
【図５】
0004112248.tif 000006
【図６】
0004112248.tif 000007
【図７】
0004112248.tif 000008
【図８】
0004112248.tif 000009
【図９】
0004112248.tif 000010
【図１０】
0004112248.tif 000011
【図１１】
0004112248.tif 000012
【図１２】
0004112248.tif 000013
【図１３】
0004112248.tif 000014
【図１４】
0004112248.tif 000015