(57)【特許請求の範囲】
【請求項１】
素子分離膜を備えたシリコン基板を供給する工程と、
前記シリコン基板上にゲート絶縁膜とポリシリコン膜と金属膜の積層構造からなるゲートを形成する３種膜積層構造ゲート形成工程と、
前記ゲートの側壁に犠牲スペーサを形成する工程と、
前記犠牲スペーサを含んだゲート両側のシリコン基板領域にソース及びドレイン領域を形成する工程と、
前記犠牲スペーサを除去する工程と、
前記ゲートの両側のシリコン基板領域に不純物をドーピングして不活性化されたソース／ドレイン拡張（ＳＤＥ）ドーピング層を形成する不活性化ＳＤＥドーピング層形成工程と、
前記不活性化ＳＤＥドーピング層形成工程の結果物上に反応防止膜と、レーザ吸収層として使用される非晶質カーボン膜とを順次蒸着する工程と、
不活性ガス雰囲気及び真空下でレーザアニーリングを行って、前記ソース及びドレイン領域の各内側に活性化されたＳＤＥドーピング層を形成する活性化ＳＤＥドーピング層形成工程と、
前記非晶質カーボン膜を除去する工程とを含むことを特徴とするレーザアニーリングを用いた極浅接合形成方法。
【請求項２】
前記３種膜積層構造ゲート形成工程の後で、前記犠牲スペーサを形成する工程前に、
選択的酸化を行って、前記ポリシリコン膜の側面に薄膜の酸化膜を形成する薄膜状酸化膜形成工程と、
前記薄膜状酸化膜形成工程の結果物上にエッチング防止層としてシリコン窒化膜を蒸着する工程とを更に含むことを特徴とする請求項１記載のレーザアニーリングを用いた極浅接合形成方法。
【請求項３】
前記ソース及びドレイン領域を形成する工程は、
前記ゲート両側のシリコン基板領域にＮ型またはＰ型ドーパントをドーピングする工程と、
急速熱処理を行う工程とからなることを特徴とする請求項１記載のレーザアニーリングを用いた極浅接合形成方法。
【請求項４】
前記犠牲スペーサを除去する工程は、
弗酸が含まれた溶液を用いたエッチング法で行うことを特徴とする請求項１記載のレーザアニーリングを用いた極浅接合形成方法。
【請求項５】
前記犠牲スペーサを除去する工程の後で、前記活性化ＳＤＥドーピング層形成工程の前に、
前記シリコン基板上に形成されたシリコン窒化膜部分を除去する工程を更に含むことを特徴とする請求項２記載のレーザアニーリングを用いた極浅接合形成方法。
【請求項６】
前記シリコン窒化膜を除去する工程は、
非等方性エッチング法で行うことを特徴とする請求項５記載のレーザアニーリングを用いた極浅接合形成方法。
【請求項７】
前記不活性化ＳＤＥドーピング層形成工程は、
Ｎ型またはＰ型ドーパントを、低エネルギーでのイオン注入またはプラズマドーピングにより行うことを特徴とする請求項１記載のレーザアニーリングを用いた極浅接合形成方法。
【請求項８】
前記反応防止膜は、シリコン酸化膜であることを特徴とする請求項１記載のレーザアニーリングを用いた極浅接合形成方法。
【請求項９】
前記非晶質カーボン膜は、２００〜４００Åの厚さで蒸着することを特徴とする請求項１記載のレーザアニーリングを用いた極浅接合形成方法。
【請求項１０】
前記非晶質カーボン膜を除去する工程は、
酸素プラズマを用いた酸素プラズマエッチング法で行うことを特徴とする請求項１記載のレーザアニーリングを用いた極浅接合形成方法。
【請求項１１】
アクティブ領域を特定するトレンチ型の素子分離膜を備えたシリコン基板を供給する工程と、
前記シリコン基板のアクティブ領域上に、ゲート絶縁膜とポリシリコン膜と拡散防止膜と金属膜とハードマスク膜の積層構造からなるゲートを形成する５種膜積層構造ゲート形成工程と、
選択的酸化を行って、前記シリコン基板の表面とポリシリコン膜の側面に薄膜の酸化膜を形成する薄膜状酸化膜形成工程と、
前記薄膜状酸化膜形成工程の結果物上にエッチング防止層としてシリコン窒化膜を薄く蒸着する工程と、
前記シリコン窒化膜が蒸着されたゲートの側壁に犠牲スペーサを形成する工程と、
前記犠牲スペーサを含んだゲート両側のシリコン基板領域にソース及びドレイン領域を形成する工程と、
前記犠牲スペーサと前記シリコン基板の表面上に形成されたシリコン窒化膜を除去する工程と、
前記ゲートの両側のシリコン基板領域に不純物を低エネルギーでドーピングして不活性化されたソース／ドレイン拡張（ＳＤＥ）ドーピング層を形成する不活性化ＳＤＥドーピング層形成工程と、
前記不活性化ＳＤＥドーピング層形成工程の結果物上に反応防止膜としてのシリコン酸化膜とレーザ吸収層としての非晶質カーボン膜とを順次蒸着する工程と、
不活性ガス雰囲気及び真空下でレーザアニーリングを行って、前記ソース及びドレイン領域の各内側に活性化されたＳＤＥドーピング層を形成する活性化ＳＤＥドーピング層形成工程と、
前記非晶質カーボン膜を酸素プラズマエッチング法により除去する工程とを含むことを特徴とするレーザアニーリングを用いた極浅接合形成方法。
【請求項１２】
前記犠牲スペーサの除去は弗酸が含まれた溶液を用いたエッチング法で行い、前記シリコン窒化膜の除去は、非等方性エッチング法で行うことを特徴とする請求項１１記載のレーザアニーリングを用いた極浅接合形成方法。
【請求項１３】
前記不活性化ＳＤＥドーピング層形成工程は、
Ｎ型またはＰ型ドーパントを、低エネルギーでのイオン注入またはプラズマドーピングにより行うことを特徴とする請求項１１記載のレーザアニーリングを用いた極浅接合形成方法。
【請求項１４】
前記非晶質カーボン膜は、２００〜４００Åの厚さで蒸着することを特徴とする請求項１１記載のレーザアニーリングを用いた極浅接合形成方法。
【請求項１５】
素子分離膜を備えたシリコン基板を供給する工程と、
前記シリコン基板上にゲート絶縁膜とポリシリコン膜と金属膜の積層構造からなるゲートを形成する３種膜積層構造ゲート形成工程と、
前記ゲートの両側のシリコン基板領域にソース／ドレイン拡張（ＳＤＥ）ドーピング層を形成するＳＤＥドーピング層形成工程と、
前記ゲートの側壁にスペーサを形成する工程と、
前記スペーサを含んだゲート両側のシリコン基板領域に不純物をドーピングして不活性化されたソース及びドレイン領域を形成する不活性化ソース／ドレイン領域形成工程と、
前記不活性化ソース／ドレイン領域形成工程の結果物上に反応防止膜と、レーザ吸収層として使用される非晶質カーボン膜とを順次蒸着する工程と、
不活性ガス雰囲気及び真空下でレーザアニーリングを行って、前記スペーサを含んだゲート両側のシリコン基板領域に活性化されたソース及びドレイン領域を形成する活性化ソース／ドレイン領域形成工程と、
前記非晶質カーボン膜を除去する工程とを含むことを特徴とするレーザアニーリングを用いた極浅接合形成方法。
【請求項１６】
前記３種膜積層構造ゲート形成工程の後で、前記ＳＤＥドーピング層を形成する工程の前に、
選択的酸化を行って、前記シリコン基板の表面及びポリシリコン膜の側面に薄膜の酸化膜を形成する薄膜状酸化膜形成工程を更に含むことを特徴とする請求項１５記載のレーザアニーリングを用いた極浅接合形成方法。
【請求項１７】
前記ＳＤＥドーピング層を形成する工程後で、前記スペーサを形成する工程前に、
前記３種膜積層構造ゲート形成工程の結果物上にエッチング防止膜としてシリコン窒化膜を蒸着する工程を更に含むことを特徴とする請求項１５記載のレーザアニーリングを用いた極浅接合形成方法。
【請求項１８】
前記スペーサを形成する工程の際、
前記シリコン基板の表面に形成されたシリコン窒化膜部分を除去することを特徴とする請求項１７記載のレーザアニーリングを用いた極浅接合形成方法。
【請求項１９】
前記ＳＤＥドーピング層を形成する工程は、
前記スペーサを含んだゲート両側のシリコン基板領域にＮ型またはＰ型ドーパントを低エネルギーでドーピングする工程と、
急速熱処理を行う工程とからなることを特徴とする請求項１５記載のレーザアニーリングを用いた極浅接合形成方法。
【請求項２０】
前記反応防止膜はシリコン酸化膜であることを特徴とする請求項１５記載のレーザアニーリングを用いた極浅接合形成方法。
【請求項２１】
前記非晶質カーボン膜は、２００〜４００Åの厚さで蒸着することを特徴とする請求項１５記載のレーザアニーリングを用いた極浅接合形成方法。
【請求項２２】
前記非晶質カーボン膜を除去する工程は、
酸素プラズマを用いた酸素プラズマエッチング法で行うことを特徴とする請求項１５記載のレーザアニーリングを用いた極浅接合形成方法。
【請求項２３】
アクティブ領域を特定するトレンチ型の素子分離膜を備えたシリコン基板を供給する工程と、
前記シリコン基板のアクティブ領域上にゲート絶縁膜とポリシリコン膜と拡散防止膜と金属膜とハードマスク膜の積層構造からなるゲートを形成する５種膜積層構造ゲート形成工程と、
前記ゲート両側のシリコン基板領域に不純物のドーピング及び急速熱処理を行うことによりソース／ドレイン拡張（ＳＤＥ）ドーピング層を形成するＳＤＥドーピング層形成工程と、
前記ＳＤＥドーピング層形成工程の結果物上にエッチング防止層としてシリコン窒化膜を薄く蒸着する工程と、
前記シリコン窒化膜が形成されたゲートの側壁にスペーサを形成する工程と、
前記スペーサを含んだゲートの両側のシリコン基板領域に不活性化されたソース及びドレイン領域を形成するために不純物をドーピングする不活性化ソース／ドレイン領域形成工程と、
前記不活性化ソース／ドレイン領域形成工程の結果物上に反応防止膜としてのシリコン酸化膜とレーザ吸収層としての非晶質カーボン膜とを順次蒸着する工程と、
不活性ガス雰囲気及び真空下でレーザアニーリングを行って、前記スペーサを含んだゲート両側のシリコン基板領域に活性化されたソース及びドレイン領域を形成する活性化ソース／ドレイン領域形成工程と、
前記非晶質カーボン膜を酸素プラズマエッチング法により除去する工程とを含むことを特徴とするレーザアニーリングを用いた極浅接合形成方法。
【請求項２４】
前記５種膜積層構造ゲート形成工程の後で、前記ＳＤＥドーピング層形成工程の前に、
選択的酸化を行って前記シリコン基板の表面及びポリシリコン膜の側面に薄膜の酸化膜を形成する薄膜状酸化膜形成工程を更に含むことを特徴とする請求項２３記載のレーザアニーリングを用いた極浅接合形成方法。
【請求項２５】
前記スペーサを形成する工程の際、
前記シリコン基板の表面に形成されたシリコン窒化膜部分を除去することを特徴とする請求項２３記載のレーザアニーリングを用いた極浅接合形成方法。
【請求項２６】
前記非晶質カーボン膜は２００〜４００Åの厚さで蒸着することを特徴とする請求項２３記載のレーザアニーリングを用いた極浅接合形成方法。
【発明の詳細な説明】
【０００１】
【発明が属する技術分野】
本発明は、半導体素子の製造方法に関し、より詳細には、エネルギー吸収層に非晶質カーボン膜を使用するレーザアニーリングを用いた極浅接合形成方法に関する。
【０００２】
【従来の技術】
近年、高性能素子のデザインルールが縮小されることにより、半導体素子技術は、浅い接合（ｓｈａｌｌｏｗ  ｊｕｎｃｔｉｏｎ）の形成が必然的に要求されており、要求される接合深さ（Ｊｕｎｃｔｉｏｎ  Ｄｅｐｔｈ）はより薄くなければならない。これにより、新しい接合形成技術等の研究及び開発が継続的に行われている。
【０００３】
例えば、２５０ｎｍ以下のゲート長さ（ｇａｔｅ  ｌｅｎｇｔｈ）を有する半導体素子、即ち、ＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタではソース及びドレイン領域の各内側に極浅接合（Ｕｌｔｒａ−ｓｈａｌｌｏｗ  ｊｕｎｃｔｉｏｎ）のソース／ドレイン拡張（ＳＤＥ：Ｓｏｕｒｃｅ／Ｄｒａｉｎ  Ｅｘｔｅｎｓｉｏｎ）ドーピング層が形成されている。このようなＳＤＥドーピング層を形成するため、従来の技術では、不純物をイオン注入した後に急速熱処理（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ｐｒｏｃｅｓｓ：ＲＴＰ）を行うことにより、ＳＤＥドーピング層とソース及びドレイン領域においてドーパントを活性化させている。
【０００４】
上記の方法は、１３０ｎｍ以上のゲート長さを有するトランジスタの製造には好都合であるが、しかしながら、１００ｎｍ以下のゲート長さを有する高性能トランジスタ（Ｈｉｇｈ  Ｐｅｒｆｏｒｍａｎｃｅ  Ｔｒａｎｓｉｓｔｏｒ）の製造に適用する場合には以下のような問題がある。
【０００５】
まず、第１に、高性能トランジスタの製造において、ＳＤＥドーピング層の接合深さは３５ｎｍ以下であることが要求される。しかし、ＳＤＥドーピング層の接合深さが３５ｎｍ以下になると、このようなＳＤＥドーピング層の固溶体限界、即ち、要求されるドーピング濃度が維持されないので、急激な面抵抗の増加を引き起こし、その結果、高性能トランジスタを得ることが難しくなる。
【０００６】
それゆえ、上記の問題点を解決するため、近年、数ナノ秒（ｎａｎｏ  ｓｅｃｏｎｄ：ｎｓ）のアニーリングが可能なレーザ熱プロセス（Ｌａｓｅｒ  Ｔｈｅｒｍａｌ  Ｐｒｏｃｅｓｓ）が注目されている。
【０００７】
図１は、極浅接合形成のための技術別での接合深さと面抵抗限界の関係を説明するためのグラフであって、図面符号Ａは、ドーピングされた不純物の活性化のためのＲＴＰが行われた場合での接合深さによる面抵抗を示し、Ｂはレーザアニーリングが行われた場合での接合深さによる面抵抗を示す。そして、Ｃは接合深さと面抵抗との各デザインルール（ゲート長さ）での要求事項（ＳｃａｌｉｎｇＲｕｌｅ  Ｒｅｑｕｉｒｅｍｅｎｔｓ）を示す。
【０００８】
図１から、不純物の活性化のためにＲＴＰを行った場合（Ａ）には、接合深さと面抵抗とのデザインルールでの要求事項を満たさないが、レーザアニーリングを行った場合（Ｂ）には、接合深さ及び面抵抗の要求事項を満たすことが確認される。
【０００９】
以下に、Ｂｉｎ  Ｙｕ氏らが提案したレーザアニーリングを用いた７０ｎｍ  ＭＯＳＦＥＴの製造方法を図２乃至図４を参照して説明する。（参考文献：ＩＥＤＭ  １９９９，“７０ｎｍ  ＭＯＳＦＥＴ  ｗｉｔｈ  Ｕｌｔｒａ−Ｓｈａｌｌｏｗ，Ａｂｒｕｐｔ，ａｎｄ  Ｓｕｐｅｒ−Ｄｏｐｅｄ  Ｓ／Ｄ  Ｅｘｔｅｎｓｉｏｎ  Ｉｍｐｌｅｍｅｎｔｅｄ  ｂｙ  Ｌａｓｅｒ  Ｔｈｅｒｍａｌ  Ｐｒｏｃｅｓｓ”）
【００１０】
図２を参照すると、トレンチ型素子分離膜２１により特定されたシリコン基板２０のアクティブ領域上に公知の方法によってゲート酸化膜２２を有するゲート２３を形成する。その後、ゲート２３の側壁にシリコン窒化膜（Ｓｉ３Ｎ４）からなる第１のスペーサ２４を形成する。その後、イオン注入と急速熱処理とを順次遂行して第１のスペーサ２４を含んだゲート２３両側のシリコン基板２０の領域にソース／ドレイン領域２５ａ、２５ｂを形成する。
【００１１】
図３を参照すると、第１のスペーサを除去した状態で、結果物に対し、ＳＤＥドーピング層形成のためのイオン注入を行い、その後、イオン注入により非晶質化されたソース／ドレイン領域２５ａ、２５ｂの表面を選択的に溶融及び凝固させるためのレーザアニーリングを行うことにより、ゲート２３の両側のシリコン基板２０の領域に高濃度で活性化されたＳＤＥドーピング層２６を形成する。
【００１２】
図４を参照すると、酸化膜の蒸着及びブランケットエッチングによりゲート２３の側壁に第２のスペーサ２７を形成した状態で、結果物上に金属膜、例えばコバルト膜を所定厚さで蒸着した後、コバルト膜のコバルトと基板シリコンが反応するようにアニーリングを行って、ソース／ドレイン領域２５ａ、２５ｂの表面とゲート２３の上部表面にコバルトシリサイド膜２８を形成する。
【００１３】
また、レーザアニーリングを用いる別の方法として、ソース／ドレイン領域にイオンを深く注入した後にレーザアニーリングを用いることにより、コンタクトの形成される領域が活性化され、ドーパント濃度を１０２１／ｃｍ２以上に維持することができ、接触抵抗を格段に改善することができる方法が、Ｋｅｎ−ｉｃｈｉ  Ｇｏｔｏ氏らにより提案された。以下、Ｋｅｎ−ｉｃｈｉ  Ｇｏｔｏ氏らが提案したレーザアニーリングによる極低抵抗コンタクトの形成方法を図５乃至図７を参照して説明する。（参考文献：ＩＥＤＭ  １９９９，“Ｕｌｔｒａ−Ｌｏｗ  Ｃｏｎｔａｃｔ  Ｒｅｓｉｓｔａｎｃｅ  ｆｏｒ  Ｄｅｃａ−ｎｍ  ＭＯＳＦＥＴｓ  ｂｙ  ｌａｓｅｒ  Ａｎｎｅａｌｉｎｇ”）
【００１４】
図５を参照すると、素子分離膜３１により特定されたシリコン基板３０のアクティブ領域上にゲート酸化膜３２を有するゲート３３を形成する。その後、ＳＤＥドーピング層形成のためのイオン注入を行ない、急速熱処理を行って、ゲート３３の両側の基板３０表面に電気的に活性化されたＳＤＥドーピング層３４を形成する。
【００１５】
図６を参照すると、ゲート３３の側壁にスペーサ３５を形成した後、イオン注入を行ってスペーサ３５を含んだゲート両側のシリコン基板３０の領域に深いソース／ドレイン領域を形成するための不活性化されたドーピング層３６を形成する。
【００１６】
図７を参照すると、極低抵抗のコンタクトが得られるように、レーザアニーリングを行ってソース／ドレイン領域３６ａ、３６ｂを形成すると同時に、ソース／ドレイン領域３６ａ、３６ｂの表面とゲート３３の上部表面を高濃度で活性化されたドーピング層３７に変化させる。
【００１７】
以後、８００℃程度の低温急速熱処理と配線（ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ）プロセスを行い、トランジスタの形成を完了する。
【００１８】
【発明が解決しようとする課題】
しかし、上述のようなレーザアニーリングを用いる方法は、シリコンゲートを有するトランジスタの製造に対しては有利に適用できるが、図８に示すように、ゲート４２の上段に金属ゲート４２ｄを有するトランジスタの製造に適用する場合には、金属ゲート４２ｄのレーザ光の吸収率が高いことに起因して、レーザアニーリング時に金属ゲート４２ｄが先に溶けて、その形状が変形されてしまう現象が生じるので、実質的にその適用が困難である。図８において、未説明図面符号４０はシリコン基板、４１は素子分離膜、４２ａはゲート絶縁膜、４２ｂはシリコンゲート、４２ｃは拡散防止膜、４３ａはソース領域、４３ｂはドレイン領域、そして、４４はＳＤＥドーピング層を各々示す。
【００１９】
上述の問題を解決するための方法として、レーザアニーリング前、基板の全面に金属性のレーザ吸収層、例えば、Ｔｉ／ＴｉＮ膜のような耐熱性金属薄膜（ｒｅｆｒａｃｔｏｒｙ  ｍｅｔａｌ  ｔｈｉｎ  ｆｉｌｍ）を蒸着することによって、金属ゲートの温度が過度に上昇することを防止する方法が研究されている。しかし、このような方法は、Ｔｉの溶融点が１６６７℃と、Ｓｉの溶融点である１４１２℃とあまり差がないことに基づいて、Ｔｉ／ＴｉＮ膜の除去後にもＴｉ成分が酸化膜内に残留するという問題があった。
【００２０】
そこで、本発明は上記従来のレーザアニーリングを用いた極浅接合形成方法における問題点に鑑みてなされたものであって、レーザアニーリングを用いた極浅接合の形成時に金属ゲートの変形を抑制することが可能なレーザアニーリングを用いた極浅接合形成方法を提供することを目的とする。
【００２１】
また、本発明の他の目的は、ゲートの変形なしに、レーザアニーリングを用いて極浅接合を形成することができることにより、高性能素子の製造に有利に適用することができるレーザアニーリングを用いた極浅接合形成方法を提供することにある。
【００２２】
【課題を解決するための手段】
上記目的を達成するため、本発明によるレーザアニーリングを用いた極浅接合形成方法は、素子分離膜を備えたシリコン基板を供給する工程と；シリコン基板上にゲート絶縁膜とポリシリコン膜と金属膜の積層構造からなるゲートを形成する３種膜積層構造ゲート形成工程と；ゲートの側壁に犠牲スペーサを形成する工程と；犠牲スペーサを含んだゲート両側のシリコン基板領域にソース及びドレイン領域を形成する工程と；犠牲スペーサを除去する工程と；ゲートの両側のシリコン基板領域に不純物をドーピングして不活性化されたソース／ドレイン拡張（ＳＤＥ）ドーピング層を形成する不活性化ＳＤＥドーピング層形成工程と；不活性化ＳＤＥドーピング層形成工程の結果物上に反応防止膜と、レーザ吸収層として使用される非晶質カーボン膜とを順次蒸着する工程と；不活性ガス雰囲気及び真空下でレーザアニーリングを行って、ソース及びドレイン領域の各内側に活性化されたＳＤＥドーピング層を形成する活性化ＳＤＥドーピング層形成工程と；非晶質カーボン膜を除去する工程とを含むことを特徴とする。
【００２３】
また、上記目的を達成するため、本発明によるレーザアニーリングを用いた極浅接合形成方法は、アクティブ領域を特定するトレンチ型の素子分離膜を備えたシリコン基板を供給する工程と；シリコン基板のアクティブ領域上に、ゲート絶縁膜とポリシリコン膜と拡散防止膜と金属膜とハードマスク膜の積層構造からなるゲートを形成する５種膜積層構造ゲート形成工程と；選択的酸化を行って、シリコン基板の表面とポリシリコン膜の側面に薄膜の酸化膜を形成する薄膜状酸化膜形成工程と；薄膜状酸化膜形成工程までの結果物上にエッチング防止層としてシリコン窒化膜を薄く蒸着する工程と；シリコン窒化膜が蒸着されたゲートの側壁に犠牲スペーサを形成する工程と；犠牲スペーサを含んだゲート両側のシリコン基板領域にソース及びドレイン領域を形成する工程と；犠牲スペーサと前記シリコン基板の表面上に形成されたシリコン窒化膜を除去する工程と；ゲートの両側のシリコン基板領域に不純物を低エネルギーでドーピングして不活性化されたソース／ドレイン拡張（ＳＤＥ）ドーピング層を形成する不活性化ＳＤＥドーピング層形成工程と；不活性化ＳＤＥドーピング層形成工程までの結果物上に反応防止膜としてのシリコン酸化膜とレーザ吸収層としての非晶質カーボン膜とを順次蒸着する工程と；不活性ガス雰囲気及び真空下でレーザアニーリングを行って、ソース及びドレイン領域の各内側に活性化されたＳＤＥドーピング層を形成する活性化ＳＤＥドーピング層形成工程と；非晶質カーボン膜を酸素プラズマエッチング法により除去する工程とを含んでも良い。
【００２４】
さらに、上記目的を達成するため、本発明によるレーザアニーリングを用いた極浅接合形成方法は、素子分離膜を備えたシリコン基板を供給する工程と；シリコン基板上にゲート絶縁膜とポリシリコン膜と金属膜の積層構造からなるゲートを形成する３種膜積層構造ゲート形成工程と；ゲートの両側のシリコン基板領域にソース／ドレイン拡張（ＳＤＥ）ドーピング層を形成するＳＤＥドーピング層形成工程と；ゲートの側壁にスペーサを形成する工程と；スペーサを含んだゲート両側のシリコン基板領域に不純物をドーピングして不活性化されたソース及びドレイン領域を形成する不活性化ソース／ドレイン領域形成工程と；不活性化ソース／ドレイン領域形成工程の結果物上に反応防止膜と、レーザ吸収層として使用される非晶質カーボン膜とを順次蒸着する工程と；不活性ガス雰囲気及び真空下でレーザアニーリングを行って、スペーサを含んだゲート両側のシリコン基板領域に活性化されたソース及びドレイン領域を形成する活性化ソース／ドレイン領域形成工程と；非晶質カーボン膜を除去する工程とを含むことでも良い。
【００２５】
さらにまた、上記目的を達成するため、本発明によるレーザアニーリングを用いた極浅接合形成方法は、アクティブ領域を特定するトレンチ型の素子分離膜を備えたシリコン基板を供給する工程と；シリコン基板のアクティブ領域上にゲート絶縁膜とポリシリコン膜と拡散防止膜と金属膜とハードマスク膜の積層構造からなるゲートを形成する５種膜積層構造ゲート形成工程と；ゲート両側のシリコン基板領域に不純物のドーピング及び急速熱処理を行うことによりソース／ドレイン拡張（ＳＤＥ）ドーピング層を形成するＳＤＥドーピング層形成工程と；ＳＤＥドーピング層形成工程の結果物上にエッチング防止層としてシリコン窒化膜を薄く蒸着する工程と；シリコン窒化膜が形成されたゲートの側壁にスペーサを形成する工程と；スペーサを含んだゲートの両側のシリコン基板領域に不活性化されたソース及びドレイン領域を形成するために不純物をドーピングする不活性化ソース／ドレイン領域形成工程と；不活性化ソース／ドレイン領域形成工程の結果物上に反応防止膜としてのシリコン酸化膜とレーザ吸収層としての非晶質カーボン膜とを順次蒸着する工程と；不活性ガス雰囲気及び真空下でレーザアニーリングを行って、スペーサを含んだゲート両側のシリコン基板領域に活性化されたソース及びドレイン領域を形成する活性化ソース／ドレイン領域形成工程と；非晶質カーボン膜を酸素プラズマエッチング法により除去する工程とを含むことが好適である。
【００２６】
【発明の実施の形態】
次に、本発明にかかるレーザアニーリングを用いた極浅接合形成方法の実施の形態の具体例を図面を参照しながら説明する。
図９乃至図１３は、本発明の第１の実施例にかかるレーザアニーリングを用いた極浅接合形成方法を説明するための工程断面図である。
【００２７】
図９を参照すると、シリコン基板５０上にフィールド領域とアクティブ領域を特定するトレンチ型の素子分離膜５１を形成し、公知の方法でＮ−ウェル及びＰ−ウェル（図示していない）を形成する。その後、シリコン基板５０上にゲート絶縁膜５２ａ、ポリシリコン膜５２ｂ、拡散防止膜５２ｃ、金属膜５２ｄ及びハードマスク膜５２ｅを順次形成した後、公知のフォトリソグラフィ法にて前述の膜等をパターニングしてシリコン基板５０のアクティブ領域上にポリシリコン膜５２ｂと拡散防止膜５２ｃ及び金属膜５２ｄの積層構造からなるゲート５２を形成する（積層構造ゲート形成工程）。
【００２８】
次に、ゲート５２形成時に発生するエッチングダメージの回復のために選択的酸化を行う。その結果、シリコン基板５０の表面及びポリシリコン膜５２ａの側面に（厚さ・・・ｎｍ程度の薄膜状のシリコンの）酸化膜５３が形成される（薄膜状酸化膜形成工程）。その後、以上までの工程の結果物上に、後続に遂行されるスペーサを除去する工程時にエッチング防止層として利用するためのシリコン窒化膜５４を薄く蒸着する。
【００２９】
図１０を参照すると、シリコン窒化膜５４上に酸化膜５３を蒸着した後、酸化膜５３を非等方性エッチングしてシリコン窒化膜５４が形成されたゲート５２の側壁に犠牲スペーサとしてのスペーサ５５を形成する。その後、スペーサ５５を含んだゲート５２の両側のシリコン基板５０の領域にＮ型、またはＰ型不純物をイオン注入、或いは、プラズマドーピングによってドーピングさせ、続いて急速熱処理を行ってソース及びドレイン領域５６ａ、５６ｂを形成する。
【００３０】
図１１を参照すると、シリコン窒化膜をエッチング防止層として弗酸が含まれた溶液を用いた選択的エッチング法によってスペーサ５５を除去し、その後、シリコン基板５０上に形成されたシリコン窒化膜５４及び酸化膜５３を非等方性エッチング法により除去する。続いて、ゲート５２の両側のシリコン基板５０領域にＳＤＥドーピング層を形成するためにＮ型、またはＰ型不純物を低エネルギーでイオン注入、或いは、プラズマドーピングを用いてドーピングする。図面符号５７は不活性化された（不活性化ＳＤＥ）ドーピング層を示す（不活性化ＳＤＥドーピング層形成工程）。
【００３１】
図１２を参照すると、不活性化ＳＤＥドーピング層形成工程までの結果物上にシリコン酸化膜からなるエッチング防止層としての反応防止膜５８を蒸着し、この反応防止膜５８上にレーザ吸収層として非晶質カーボン膜５９を２００〜４００Åの厚さで蒸着する。その後、不活性ガス雰囲気及び真空下でレーザアニーリングを行って不活性化ＳＤＥドーピング層が高濃度のドーパント活性化がなされるようにし、その結果として、ソース及びドレイン領域５６ａ、５６ｂの各内側に活性化されたＳＤＥドーピング層５７ａが形成される（活性化ＳＤＥドーピング層形成工程）。図面符号Ｄは非晶質カーボン膜５９に吸収されたエネルギーが下部構造及びシリコン基板に伝達される経路を示す。ここで、レーザアニーリングの際、非晶質カーボン膜５９がレーザを吸収した後、吸収された熱が下部に伝達されてドーパントの活性化がなされるので、ゲート５２の金属膜５２ｄの変形は生じない。
【００３２】
図１３を参照すると、酸素（Ｏ２）プラズマエッチング法でレーザ吸収層に用いられた非晶質カーボン膜５９を除去する。
その後、公知の後続プロセス、例えば、スペーサの形成、層間絶縁膜の形成、コンタクト形成及び配線プロセスを行って１００ｎｍ以下のゲート長さを有しながら極浅接合を有するＭＩＳＦＥＴ素子を完成させる。
【００３３】
上記のような本発明にかかるレーザアニーリングを用いた極浅接合形成方法において、非晶質カーボン膜５９をレーザ吸収層として使用することは、溶融点が３８００℃程度と非常に高く、合わせて、レーザアニーリング時の拡散長さがシリコンで０．０２Å程度であるので、Ｔｉ／ＴｉＮ膜よりレーザ吸収層の材質として適している。
【００３４】
要するに、レーザ吸収層として求められる条件は、次の通りである。第１に、レーザ光吸収率が高くなければならない。第２に、溶融温度及び昇華温度がレーザアニーリング時の最大温度、例えば、１３００℃より高くなければならない。第３に、レーザアニーリング時に反応防止膜、即ち、シリコン酸化膜との反応がなく、シリコン酸化膜への拡散が抑えられなければならない。第４に、除去時に下部層に対し、高選択比で特異的且つ容易に除去されなければならない。
【００３５】
結果として、非晶質カーボン膜は、レーザ吸収率が良好であり、溶融点が３８００℃程度と非常に高く、数ｎｓの極めて短いレーザアニーリング時にシリコン酸化膜との反応性及び拡散は大きくなく、酸素プラズマエッチング法により非常に容易に除去される特性を有するので、レーザ光吸収層の材質として非常に適しているのである。
【００３６】
また、アニーリング時に非晶質カーボン膜のカーボンとシリコン酸化膜の酸素とが反応する可能性があると予想されるが、レーザアニーリングでは、非晶質カーボン膜は数ｎｓ程度だけ１２００℃程度の高温状態で、以後３００ｎｓ以内に２００℃以下の低温に下降するので、カーボンと酸素の反応は殆ど生じないとみなすことができる。また、微小な反応が生じると予想される場合、シリコン酸化膜の表面を窒化させることによりカーボンと酸素の反応を完全に抑えることができる。
【００３７】
図１４乃至図１８は、本発明の第２の実施例にかかるレーザアニーリングを用いた極浅接合形成方法を説明するための工程断面図である。
図１４を参照すると、シリコン基板６０上にフィールド領域とアクティブ領域を特定するトレンチ形の素子分離膜６１を形成し、公知の方法でＮ−ウェル及びＰ−ウェル（図示していない）を形成する。その後、シリコン基板６０上にゲート絶縁膜６２ａ、ポリシリコン膜６２ｂ、拡散防止膜６２ｃ、ゲート用金属膜６２ｄ及びハードマスク膜６２ｅを順次形成した後、公知のフォトリソグラフィ法にて前述の膜等をパターニングしてシリコン基板６０のアクティブ領域上に積層構造からなるゲート６２を形成する（積層構造ゲート形成工程）。次に、ゲート６２形成時に発生するエッチングダメージの回復のために、選択的酸化を行い、その結果として、シリコン基板６０の表面及びポリシリコン膜６２ａの側面に選択的に酸化膜６３が形成される（薄膜状酸化膜形成工程）。本実施例における積層構造ゲート形成工程においても、第１の実施例の場合と同様、３種膜または５種膜積層構造のゲート５２を形成することが好ましいが、特に限定されない。また、薄膜状酸化膜形成工程についても第１の実施例の条件と同様であり、以降、その他の工程において第１の実施例と同様の条件部分については説明を省略する。
【００３８】
図１５を参照すると、Ｎ型、またはＰ型不純物をイオン注入、或いは、プラズマドーピングを行い、続いて急速熱処理を行ってゲート６２の両側のシリコン基板６０の表面にＳＤＥドーピング層６４を形成する（ＳＤＥドーピング層形成工程）。
【００３９】
図１６を参照すると、ＳＤＥドーピング層形成工程までの工程の結果物上にエッチング防止層としてシリコン窒化膜６５を薄く蒸着した後、酸化膜蒸着及び非等方性エッチング法によってシリコン窒化膜６５が形成されたゲート６２の両側にスペーサ６６を形成する。その際、シリコン基板６０及びゲート６２上に蒸着されたシリコン窒化膜６５は除去される。続いて、スペーサ６６を含んだゲート６２の両側のシリコン基板６０領域に不活性化されたソース及びドレイン領域を形成するためにＮ型、またはＰ型不純物をイオン注入、或いは、プラズマドーピングによりドーピングする（不活性化ソース／ドレイン領域形成工程）。図面符号６７は不活性化されたドーピング層（ソース及びドレイン領域）を示す。
【００４０】
図１７を参照すると、不活性化ソース／ドレイン領域形成工程までの結果物上にシリコン酸化膜からなる反応防止膜６８を蒸着し、この反応防止膜６８上にレーザ吸収層として非晶質カーボン膜６９を蒸着した後、不活性ガス雰囲気及び真空下でレーザアニーリングを行ってスペーサ６６を含んだゲート６２の両側のシリコン基板６０領域に高濃度のドーパントによる活性化されたソース及びドレイン領域６７ａ、６７ｂを形成する（活性化ソース／ドレイン領域形成工程）。
【００４１】
図１８を参照すると、酸素（Ｏ２）プラズマエッチング法によりレーザ吸収層に用いられた非晶質カーボン膜６９を除去する。
【００４２】
その後、公知の後続プロセスを行って１００ｎｍ以下のゲート長さを有しながら極浅接合を有するＭＩＳＦＥＴ素子を完成させる。
【００４３】
本実施例でも同様に、レーザ吸収層として非晶質カーボン膜を用いるのでレーザアニーリング時にゲートの金属膜が変形されることを防止することができ，合わせて、金属イオン残留等の問題を解決することができ、従って、高性能素子の製造が可能である。
【００４４】
尚、本発明は、以上説明した実施例に限られるものではない。本発明の趣旨から逸脱しない範囲内で多様に変更実施することが可能である。
【００４５】
【発明の効果】
上述したように、本発明によるレーザアニーリングを用いた極浅接合形成方法は、レーザ吸収層の材質として非晶質カーボン膜を用いるので、レーザアニーリング時に金属ゲート（金属膜）の変形を防止することができる。
【００４６】
また、レーザ吸収層の材質として金属膜でなく非晶質カーボンを用いるのでレーザ光吸収層の除去時に金属イオン残留問題等を根本的に防止することができる。
【００４７】
更に、レーザ吸収層を酸素プラズマを用いて容易に除去することができるので生産性を向上することができ、結論的に、高性能素子の製造に非常に有利に適用することができる。
【図面の簡単な説明】
【図１】極浅接合形成のための技術別での接合深さと面抵抗限界の関係を説明するためのグラフである。
【図２】従来技術にかかる極浅接合形成方法を説明するための工程別断面図である。
【図３】従来技術にかかる極浅接合形成方法を説明するための工程別断面図である。
【図４】従来技術にかかる極浅接合形成方法を説明するための工程別断面図である。
【図５】従来技術にかかる他の極浅接合形成方法を説明するための工程別断面図である。
【図６】従来技術にかかる他の極浅接合形成方法を説明するための工程別断面図である。
【図７】従来技術にかかる他の極浅接合形成方法を説明するための工程別断面図である。
【図８】従来の極浅接合形成方法における問題点を説明するための断面図である。
【図９】本発明の第１の実施例にかかる極浅接合形成方法を説明するための工程別断面図である。
【図１０】本発明の第１の実施例にかかる極浅接合形成方法を説明するための工程別断面図である。
【図１１】本発明の第１の実施例にかかる極浅接合形成方法を説明するための工程別断面図である。
【図１２】本発明の第１の実施例にかかる極浅接合形成方法を説明するための工程別断面図である。
【図１３】本発明の第１の実施例にかかる極浅接合形成方法を説明するための工程別断面図である。
【図１４】本発明の第２の実施例にかかる極浅接合形成方法を説明するための工程別断面図である。
【図１５】本発明の第２の実施例にかかる極浅接合形成方法を説明するための工程別断面図である。
【図１６】本発明の第２の実施例にかかる極浅接合形成方法を説明するための工程別断面図である。
【図１７】本発明の第２の実施例にかかる極浅接合形成方法を説明するための工程別断面図である。
【図１８】本発明の第２の実施例にかかる極浅接合形成方法を説明するための工程別断面図である。
【符号の説明】
５０、６０          シリコン基板
５１、６１          素子分離膜
５２、６２          ゲート
５２ａ、６２ａ      ゲート絶縁膜
５２ｂ、６２ｂ      ポリシリコン膜
５２ｃ、６２ｃ      拡散防止膜
５２ｄ、６２ｄ      金属膜
５２ｅ、６２ｅ      ハードマスク膜
５３、６３          酸化膜
５４、６５          シリコン窒化膜
５５、６６          スペーサ
５６ａ、６７ａ      ソース領域
５６ｂ、６７ｂ      ドレイン領域
５７、６７          不活性化されたドーピング層
５７ａ、６４        ソース／ドレイン拡張（ＳＤＥ）ドーピング層
５８、６８          反応防止膜
５９、６９          非晶質カーボン膜
【図１】
0004128771.tif 000002
【図２】
0004128771.tif 000003
【図３】
0004128771.tif 000004
【図４】
0004128771.tif 000005
【図５】
0004128771.tif 000006
【図６】
0004128771.tif 000007
【図７】
0004128771.tif 000008
【図８】
0004128771.tif 000009
【図９】
0004128771.tif 000010
【図１０】
0004128771.tif 000011
【図１１】
0004128771.tif 000012
【図１２】
0004128771.tif 000013
【図１３】
0004128771.tif 000014
【図１４】
0004128771.tif 000015
【図１５】
0004128771.tif 000016
【図１６】
0004128771.tif 000017
【図１７】
0004128771.tif 000018
【図１８】
0004128771.tif 000019