(57)【特許請求の範囲】
【請求項１】
異なった出力プロトコルを有する識別タグのタグ識別信号を読取ることができる識別システム用の読取装置において、
コイルと、
このコイルに結合された駆動回路と、
前記コイルに結合されてそのコイルにより感知されたタグ識別信号を得てそれを解析し、対応するパルス列を出力する信号解析回路と、
前記パルス列をデータシーケンスに変換する手段と、
タグ識別信号の最初のデータシーケンスを検出し、少なくとも２つの異なったプロトコルからタグ識別信号の最初の部分のデータシーケンスに基づいて読取装置により感知されているタグ識別信号の正しいプロトコルを選択する手段とを具備していることを特徴とする読取装置。
【請求項２】
前記信号解析回路によって出力されたパルス列のパルスの幅を測定する手段と、
複数のプロトコルオプションを記憶する手段と、
前記複数のプロトコルオプションからパルス列を処理するために必要なプロトコルを選択して測定されたパルスの幅に基づいて有用な識別データを獲得する手段とを具備し、
前記パルス列はタグ識別信号を示すデータを含んでいる前記コイルにより感知された時間的に変化する電磁界を表している請求項１記載の読取装置。
【請求項３】
検出および選択する手段は、
前記パルス列の最初に受信された部分からパルスをサンプリングしてデータを得るために前記パルス列の残りのものを処理するために必要なプロトコルを決定する手段と、
データを得るために要求されたプロトコルにしたがって前記パルス列の残りのものを処理する手段と、
前記サンプリングされたパルスによって表されたデータを決定する手段と、
前記サンプリングされたパルスによって表されたデータを前記パルス列の残りのものを処理することによって得られた前記データと結合する手段とをさらに備えている請求項１記載の読取装置。
【請求項４】
検出およびサンプリングする手段は、
前記信号解析回路によって出力された前記パルス列のパルスのサンプリングされたセットから決定されたデータを、パルスの前記サンプリングされたセットに続く前記パルス列の残りの全てのパルスに選択されたプロトコルを適用することによって決定されたデータにより編集してそれによって前記パルス列の全体を受信したとき前記パルス列から前記データの全てを獲得する手段をさらに備えている請求項１記載の読取装置。
【請求項５】
検出およびサンプリングする手段は、処理サイクリック冗長検査を使用して編集されたデータを確認する手段を備えている請求項４記載の読取装置。
【請求項６】
検出およびサンプリングする手段は、
前記タグ識別信号の単一の受信においてタグ識別信号を検出し、読取り、確認する手段をさらに備えている請求項１記載の読取装置。
【請求項７】
検出およびサンプリングする手段は、
完全なタグ識別信号を表す全パルス列をバッファ中に記憶する手段と、
データを得るために前記バッファ中に記憶された全パルス列を処理する手段とをさらに備えている請求項１記載の読取装置。
【請求項８】
検出およびサンプリングする手段は、
前記パルス列のパルスのサンプリングされたセットから決定されたデータを、パルスの前記サンプリングされたセットに続く前記パルス列の残りの全てのパルスに選択されたプロトコルを適用することによって決定されたデータにより編集して前記パルス列の全体を受信したとき前記パルス列から前記データの全てを獲得する手段と、
完全なタグ識別信号を表す前記パルス列の１つをバッファ中に記憶する手段と、
前記バッファ中に記憶された前記パルス列を処理する手段とをさらに備えている請求項１記載の読取装置。
【請求項９】
異なった出力プロトコルを有する識別タグのタグ識別信号を読取ることができる読取装置において、
コイルと、
このコイルに結合された駆動回路と、
前記コイルに結合されてそのコイルにより感知されたタグ識別信号を得てそれを解析し、データシーケンスとして前記タグ識別信号を表すパルス列を出力する信号解析回路と、
タグ識別信号の最初の部分のデータシーケンスを検出して全データシーケンスを処理するためのプロトコルを決定する検出器と、
タグ識別信号をデコードするために、データシーケンスの処理に使用するための少なくとも２つの異なったプロトコルオプションを記憶するメモリと、
前記検出器および前記メモリに結合され、前記検出器によって決定されたデータシーケンスを処理するためのプロトコルを前記メモリから選択し、選択されたプロトコルを使用してデータシーケンスを処理して読取装置により受信されているタグ識別信号をデコードするプロセッサとを具備していることを特徴とする読取装置。
【請求項１０】
前記検出器はさらに、前記パルス列のパルスの幅を測定するパルス幅測定回路を具備している請求項９記載の読取装置。
【請求項１１】
前記検出器はさらに、前記パルス列の最初に受信された部分からのパルスをサンプリングしてデータを得るために前記パルス列の残りのものを処理するために必要なプロトコルを決定するサンプリング回路と、
選択されたプロトコル処理要求にしたがって前記サンプリングされたパルスによって表されるデータを決定するサンプリングされたパルス処理回路とを具備している請求項９記載の読取装置。
【請求項１２】
プロセッサは、データを得るために要求されたプロトコルにしたがって前記パルス列の残りのものを処理して前記サンプリングされたパルスの処理回路によって決定された前記サンプリングされたパルスによって表されるデータを前記パルス列の残りのものを処理することによって得られた前記データと結合する請求項１１記載の読取装置。
【請求項１３】
プロセッサは、前記パルス列の全体を受信したとき前記パルス列から前記データの全てを得るために、前記サンプリングされたパルスのセットに続く前記パルス列の全てのパルスに選択されたプロトコルを適用することによって決定されたデータにより前記パルス列のパルスのサンプリングされたセットから決定されたデータを編集する請求項９記載の読取装置。
【請求項１４】
プロセッサは、処理サイクリック冗長検査を使用して編集されたデータを確認する請求項１３記載の読取装置。
【請求項１５】
前記読取装置は、受信されたタグデータの単一の受信においてタグ識別信号を検出し、読取り、確認する請求項９記載の読取装置。
【請求項１６】
完全なタグ識別信号を表す全パルス列をデータとして受信して記憶するバッファと、
データ信号を得るために前記バッファ中に記憶された全パルス列を前記プロセッサが処理することを可能にするために前記プロセッサに対して記憶されたデータを前記バッファに出力させるシーケンサとをさらに備えている請求項９記載の読取装置。
【請求項１７】
プロセッサは、前記パルス列のパルスのサンプリングされたセットから決定されたデータを、パルスの前記サンプリングされたセットに続く前記パルス列の全てのパルスに対して選択されたプロトコルを適用することによって決定されたデータにより編集して前記パルス列の全体を受信したときに前記パルス列から前記データの全てを獲得する請求項１６記載の読取装置。
【請求項１８】
無線周波数識別信号を読取る方法において、
コイルと、このコイルに結合された駆動回路と、前記コイルに結合されてそのコイルにより感知された無線周波数識別信号を得てそれを解析し、処理する信号解析および処理回路とを有する読取装置を設け、
識別信号の最初のデータシーケンスをサンプリングしてデータシーケンス全体を処理するためのプロトコルを前記信号解析および処理回路に決定させるようにプログラムを定め、
正しいプロトコルを選択してデータシーケンスを処理し、
選択されたプロトコルを使用してデータシーケンスを処理し、無線周波数識別信号の読取を行うことを特徴とする方法。
【請求項１９】
受信された識別信号の単一の受信において識別信号を検出し、読取り、確認する請求項１８記載の方法。
【請求項２０】
前記信号解析回路によって出力されたパルス列のパルスの幅を測定し、このパルス列は識別信号を示す前記コイルにより感知された時間的に変化する電磁界を表しており、
複数のプロトコルオプションをメモリ中に記憶し、
前記複数のプロトコルオプションからパルス列を処理するために必要なプロトコルを選択して有用な識別データを獲得する請求項１８記載の方法。
【請求項２１】
サンプリングされた最初の部分のデータによって表されるデータを決定し、
前記サンプリングされた最初のデータによって表されるデータを完全な識別言号を得るために前記データシーケンスの残りのものを処理することによって得られたデータと組合わせる請求項１８記載の方法。
【発明の詳細な説明】
［発明の背景技術］
［発明の技術分野］
本発明は、電子識別システムに関する。本発明は特に無線周波数識別システムにおける異なったプロトコルのタグを効率よく読取装置ることのできる読取装置に関する。
［背景技術］
動物および対称物を識別するための種々の形式のトランスポンダまたはタグと読取装置との間の無線周波数ベースの通信に依存している識別システムは多くの応用で使用されている。一般に、読取装置によって生成される電磁界によって同時に付勢されている識別（ＩＤ）信号を発生するタグを有する識別システムは“全デュプレックスシステム”と呼ばれている。その代りに、“半デュプレック”識別システムはキャパシタまたは電力記憶素子を充電するためにタグにより利用される送信された“充電”信号を受信することができるタグを使用する。キャパシタまたは電力記憶素子の記憶されたエネルギはタグに電力を与えるために使用されることができ、タグから“沈黙”または非放送モードにある読取装置への信号の放送を可能にする。上述のいずれの識別システムに対してもタグは非常に小型であり、一般に全デュプレックスのタグは半デュプレックより小さい。それは、後者の半デュプレックではより小さい電力記憶素子が要求されるからである。
識別システム用のタグは一般に誘導性電源と結合するのが容易な誘導コイルのようなアンテナに結合されたメモリ素子を有している。読取装置は通常バッテリ電源とフィールドコイルを備えている。このコイルは駆動回路によって駆動され、そのコイルによってタグに電磁界を送信する。このフィールドはタグにより受信され、誘導により直流電源信号に変換されて全デュプレックスタグ中のタグ回路を動作させ、或いは半デュプレックタグのキャパシタ中に記憶される。読取装置に応答して、タグはタグのメモリから読取装置に対して識別データを送信し、読取装置はデータを表示することができる。したがって、これらの識別システムは電磁界結合された付勢読取装置によって識別タグのトランスポンダを付勢することを可能にし、ＩＤ信号の送信を可能にし、タグにより読取装置コイルの電磁界を変化させる。
製造業者は異なった多数のプロトコルを開発し、それによって読取装置およびトランスポンダは識別データと通信する。単一の読取装置によって種々のプロトコルを読取るために、特定のトランスポンダプロトコルの識別に関係する遅延を最小にする異なったプロトコルを有する多数のタグを読取ることのできる読取装置に対する必要性が存在する。
［発明の概要］
本発明は、改善された性能を与える誘導結合されたトランスポンダまたはタグ識別システムのための読取装置を目的とする。それらの改善された性能には、トランスポンダが１以上の送信プロトコルまたは符号化方式を使用することのできる読取装置／トランスポンダシステムの読取装置範囲および読取装置時間の改善が含まれる。本発明はまた、読取装置とトランスポンダが相対的に移動し、また１以上のプロトコルが使用される読取装置の性能を改善する。さらに、本発明は、比較器出力特性の変化に対して自己調整するフィルタ回路および処理システムを有する読取装置を提供する。比較器出力特性はトランスポンダからの距離またはトランスポンダの形態の変化により変化することができる。
【図面の簡単な説明】
図１は、読取装置およびトランスポンダを含む誘導型識別システムの斜視図である。
図２は、図１の読取装置の内部回路の片側の表面を示している。
図３は、図１の読取装置の例示的な回路のブロック図である。
図４は、本発明の読取装置のマイクロプロセッサ中にプログラムされたソフトウエアのフロー図である。
［好ましい実施形態の詳細な説明］
図１は、トランスポンダまたはタグ12からの識別信号メッセージまたは通信を読取るために使用される本発明による誘導型読取装置10の斜視図を示している。読取装置10は好ましくはプラスチックで形成されたケース14および液晶表示装置のような表示装置16を備えている。読取装置10はまた電源スイッチ18および読取スイッチ20を備えている。
図１のタグ12は、一般的に知られており、現在種々の応用に使用されている全デュプレックスタグまたは半デュプレックスタグのいずれであってもよい。読取装置10の以下の説明のための特定の形態のタグ12では、タグ12が読取装置10と共に動作するコイルまたはアンテナ（図示せず）を具備し、それによって信号が発生し、本発明の特徴として、タグ12は位相、周波数または振幅変調された信号野いずれかまたはそれらの全てのものを発生することができ、読取装置10はそれを識別して識別信号をデコードすることができる。
読取装置とタグがデータによりそれぞれの搬送波を変調するためには種々の方法がある。搬送波を変調する２つの方法は、位相シフトキー方式（“ＰＳＫ”）と周波数シフトキー方式（“ＦＳＫ”）であり、それらの名称である位相および周波数は変調される搬送波パラメータを示している。タグ12はＦＳＫまたはＰＳＫ信号を波形発生器およびマイクロプロセッサを使用することによって送信する。ＰＳＫタグは搬送波を変調することによって読取装置に対してデータを送信する。タグは読取装置の搬送波の周波数と同一または異なる周波数を有する変調された搬送波を生成する。
図２に示されるように、コイル60は読取装置10の一端に近接して配置され、主回路板88に取付けられている。表示装置16およびピエゾ電気トーン発生器86もまた主回路板88に取付けられ、このトーン発生器86は付勢されてタグが確実に読取られるようにトーンを発生する。
図３は読取装置10の代表的な信号送信およびタグ読取回路を示しているが、他の等価のシステムおよび回路で置換することが可能である。図３において、読取装置10の回路はブロック図で示されている。読取装置10の回路はコイル駆動回路32に結合されているコイル回路30を備えている。コイル駆動回路32は送信周波数Ｆ（ｔ）でコイル回路30に出力ラインによって駆動信号の規則的な反復パルスを生成するクロックおよびレベルシフト装置34を備えていてもよい。駆動信号は正弦波、三角波、または所望の送信周波数に対応するパルス時間または周期を有するその他の波形である。送信周波数はマイクロプロセッサ90によって決定され、このマイクロプロセッサ90はコイル駆動回路32のクロックおよびレベルシフト装置34の入力に信号を与える。
クロックおよびレベルシフト装置34からの駆動信号は、コイル駆動回路32内のドライバ42に与えられる。ドライバ42は典型的に０度における波形を出力する正のドライバと同じ信号の反転された１８０度シフトされた波形を出力する負のドライバとを含んでいる。したがって、ドライバ42は駆動信号を第１および第２の相補型のパルス列に変換する。そのパルス列は増幅器によって増幅され、１次コイル回路30に結合される。
１次コイル回路30はドライバ42からパルス列を受信するように結合されている相補型キャパシタ回路を含んでいる。このキャパシタはコイル60の両端に結合されており、それ故、コイル60の各入力は別々のキャパシタ回路を通ってパルス列の１つに結合されている。コイル60はパルス列により付勢されたとき、時間により変化する電磁界を受信コイル生成する。この電磁界はコイル60の周囲の３次元空間中に伝播する。上述のように、タグ12は受信コイル（図示せず）を具備し、それはコイル60により発生された電磁界を受信してその電磁界からタグ電源電圧を生成する。タグ12はまたメモリおよびその他の回路を含み、識別情報を搬送する位相シフトキー（ＰＳＫ）または周波数シフトキー（ＦＳＫ）変調信号のいずれかによりメモリからのデータ出力を反映するようにタグ12の受信コイルを可変的に負荷または付勢することによって識別信号を出力する。
タグ12からの識別信号は読取装置10のコイル60によって感知され、コイル60の両端間の電圧はタグ12中にプログラムされているコードシーケンスにしたがって変調される。コイル60によって感知された識別信号はまずフィルタ82に導かれて調整され、それからエンベロープ検出および比較器回路84に送られる。この比較器回路84は可変幅のパルス列を生成し、そのパルス列は特定のタグからコイル60によって受信されたＰＳＫまたはＦＳＫプロトコルに対応する特徴を有している。したがって、比較器回路84は受信した信号中の振幅変調または位相変調された副搬送波に対するパルス列を生成し、それはマイクロプロセッサまたは中央処理装置（ＣＰＵ）90に送られて処理およびデコードされる。
ＣＰＵ90の簡単化されたブロック図およびソフトウエアロジックが図４に示されている。図に示されているようにタグ12からの信号はコイル60によって得られてフィルタ82および比較器回路84により処理され、ＣＰＵ90に送られるパルス列を生成する。
ＣＰＵ90においては、パルス幅測定ブロック100によって示されるように、比較器回路の出力は処理されまてずパルス幅が測定される。パルス幅はドライバ信号のサイクル数に関して測定される。それからＣＰＵは、ＣＰＵ90中に記憶されている既知の理想的なパルス幅からどの程度偏差があるかに基づいて最も可能性の高いプロトコルを選択することによって“プロトコル選択”ブロック102においてタイマーインターバルを決定する。
ＣＰＵ90は、最も可能性の高いプロトコルの選択に基づいて、選択されたプロトコル“Ａ”または“Ｂ”…“ｎ”に対して設定するようにそれ自身を構成し、各“設定ｎパラメータ”はブロック104A, 104B, …104nにおいて処理される。それにおいて、許容可能なパルス幅を検出したとき、補正値が選択された最も可能性の高いプロトコルに対する理想的なパルス幅からの偏差として計算される。これはシステムが理想的なパルスの中心が発生された時間を識別することを可能にする。雑音またはトランスポンダ信号強度による比較器回路出力信号の変化は調整により補償される。また、比較器回路出力信号のサンプリング速度は識別されたプロトコルの要求に基づいて選択される。ＣＰＵ90はサンプリングされた信号レベルを識別し、プロトコルおよび関連するサンプリング速度を選択するために使用されるパルスのみを知ることができる。
受信されたプロトコルおよび選択された設定に応じて、サンプリング速度、ビットフレーム長、およびプロトコルに対するビット数のようなパラメータにしたがってサンプリング速度、ビットフレーム長、プロトコルに対するビット数のようなパラメータがブロック106において処理するために形成される。ブロック106から出力される形成されたデータ流は、データ収集およびデコードブロック108に連続的に送られ、処理される。
さらに、異なったプロトコルに対するサンプリング速度は異なる可能性があるから、トランスポンダ送信へ符号化された１以上のもとのデータを表す再構成されたサンプルはブロック108において形成されたデータ流の始に付加される。比較器出力信号のサンプリングはプロトコルの要求にしたがって続けられ、２進データに変換される。選択されたプロトコルに対するデコード規則はトランスポンダ送信の受信中に行われる。
したがってブロック108において、全データ流が収集され、必要に応じてデコードされ、処理サイクリック冗長検査（“ＣＲＣ”）はデータを確認し、それによってタグ12の特有の識別番号を決定する。検出された番号はＣＰＵ90からＬＣＤ表示装置16、および、または読取装置10の直列入力／出力98に出力される。
ここに記載された処理方法を使用することによって、“ｎ”のプログラムされたプロトコルの任意のものが検出され、読取られ、同期パターンの一部である可能性もある最初の情報が失われないため、受信されたタグデータの単一回数の処理（pass）で有効性が確認される。さらに、システムは受信されたタグデータが複数回処理を繰返されることを避ける能力を与えられ、トランスポンダの読取装置に対する対話速度を増加させる。さらに、最初の部分のビットはプロトコルが選択された後にシュミレートされ、または使用されるから、各プロトコルを順番に投票（poll）する必要はなく、この場合にもただ１回の処理が可能である。
ある種のタグプロトコルは、例えばＣＲＣ検査に先立って暗号解読のためにその全体の受信の後、比較器回路84からの可変幅パルス列の処理が必要であり、この処理は次の識別信号データ流の読取りに必要な時間中に、その時間内に、デジタルデータを収集するための交互のバッファを使用することによって行なわれる。これは異なったプロトコルであっても、タグプロトコルの変更のバック・ツー・バック受信およびデコードを可能にする。
したがってＣＰＵ90は、情報検索または送信のために識別信号を予め定められたフォーマットにしたがって有用なデータに変換するデコードおよび表示回路および、またはソフトウエアを含んでいる。図３および４に示されるようにＣＰＵ90はまた可聴警笛（beeper）回路68に結合され、タグ12の読取の成功または不成功を示す。ＣＰＵ90は表示装置16を駆動し、この表示装置16は市販の文字数字ドットマトリックス液晶表示装置（ＬＣＤ）または類似の装置、例えば１行が１６文字の文字数字表示装置である。オプションの付属装置として、読取装置10は、通常のＲＳ−232直列インターフェイスのような外部装置（図示せず）に対する入力／出力（Ｉ／Ｏ）インターフェイス98を備えることができる。読取装置10は通常の調整された直流（ＤＣ）電源100、好ましくは入力電流源または外部ＤＣ電源としてバッテリを使用して電力を供給されることができる。
ＣＰＵ90は、半デュプレックス（ＨＤＸ）および全デュプレックス（ＦＤＸ）タグを読取るようにプログラムされている。両方の形式のタグは信号を処理する前に中断するようにＣＰＵ90をプログラムすることによって読取ることができる。それに関係なく、ＦＤＸタグは、それらが駆動信号に直接応答するため読取ることができる。変調された信号は中断に続いて処理される。中断はＨＤＸタグが充電信号を受信してそれをタグ12のための電力に変換することを許容する。ＨＤＸタグはそれから応答する。変調された信号はそれから上述のようにＣＰＵ90によって処理される。
以上誘導結合されたタグ識別システムのための読取装置の好ましい実施形態について説明したが、当業者にはシステム内で得られる利点は明白であろう。種々の変更、適応、および別の実施形態が本発明の技術的範囲内で行なわれることができることを認識すべきである。
【図１】
0004112634.tif 000002
【図２】
0004112634.tif 000003
【図３】
0004112634.tif 000004
【図４】
0004112634.tif 000005