(57)【特許請求の範囲】
【請求項１】
基板上に半導体膜を形成する工程と、
前記半導体膜上に第１のレジスト膜を形成する工程と、
前記第１のレジスト膜をマスクとして用いて、前記半導体膜をエッチングすることにより、前記薄膜電界効果トランジスタのチャネル領域となるべき第１の半導体膜と、第２の半導体膜とを形成する工程と、
前記第１のレジスト膜を除去する工程と、
前記第２の半導体膜が形成された領域以外の領域において、少なくとも前記第１の半導体膜上に第２のレジスト膜を形成する工程と、
前記第２のレジスト膜をマスクとして、前記第２の半導体膜に導電性不純物を注入することにより前記導電層を形成する工程と、
紫外線照射法またはウエットエッチングにより前記第２のレジスト膜を除去する工程と、
前記導電層を形成する工程の後に、前記導電層上および前記第１の半導体膜上を覆うように誘電体膜を形成する工程と、
前記誘電体膜上に電極を形成する工程とを備え、
前記第２のレジスト膜は下層部分と、その下層部分上に位置する上層部分とを含み、
前記第２のレジスト膜を除去する工程は、
前記上層部分を波長が１７２ｎｍのエキシマＵＶを用いた紫外線照射法により除去する工程と、
前記下層部分をウエットエッチングにより除去する工程とを含む、半導体装置の製造方法。
【請求項２】
前記第２のレジスト膜を形成する工程に先立ち、前記第１の半導体膜上に保護膜を形成する工程と、
前記第２のレジスト膜を除去する工程の後に前記保護膜を除去する工程とを備え、
前記第２のレジスト膜を除去する工程は前記保護膜を残存させた状態で実施される、請求項１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は半導体装置の製造方法に関し、より特定的には、薄膜電界効果トランジスタと導電層とを備える半導体装置の製造方法に関する。
【０００２】
【従来の技術】
従来、液晶表示装置の１つとして、低温ポリシリコンを用いた薄膜電界効果トランジスタを利用した液晶表示装置が知られている。このような液晶表示装置においては、電荷を蓄積するための容量を通常必要とする。このような液晶表示装置の薄膜電界効果トランジスタが形成された基板を図１３に示す。ここで、図１３は従来の液晶表示装置を示す断面模式図である。図１３を参照して、従来の液晶表示装置を説明する。
【０００３】
図１３を参照して、液晶表示装置は、駆動回路領域と表示画素領域とを有し、ガラス基板１０１上において、それぞれ駆動回路領域ではｐ型薄膜電界効果トランジスタ１１７が形成され、表示画素領域ではｎ型薄膜電界効果トランジスタ１１８および蓄積容量１１９が形成されている。
【０００４】
駆動回路領域においては、ガラス基板上に下地膜１０２が形成されている。下地膜１０２上にはｐ型薄膜電界効果トランジスタ１１７のソース／ドレイン領域１０６ａ、１０６ｂとチャネル領域１０７とが同一レイヤの半導体膜としてのポリシリコン膜により形成されている。このソース／ドレイン領域１０６ａ、１０６ｂには、ｐ型の導電性不純物が注入されている。ソース／ドレイン領域１０６ａ、１０６ｂとチャネル領域１０７との上には、ゲート絶縁膜として作用する絶縁膜１０８が形成されている。チャネル領域１０７上の領域において、絶縁膜１０８上にはゲート電極１０９ａが形成されている。ゲート電極１０９上には、保護膜１１１が形成されている。ソース／ドレイン領域１０６ａ、１０６ｂ上においては、保護膜１１１と絶縁膜１０８との一部をエッチングにより除去することによりコンタクトホール１１２ａ、１１２ｂが形成されている。コンタクトホール１１２ａ、１１２ｂの内部から保護膜１１１の上部表面上にまで延在するように電極１１３ａ、１１３ｂが形成されている。電極１１３ａ、１１３ｂと保護膜１１１との上には絶縁膜１１４が形成されている。
【０００５】
液晶表示装置の表示画素領域においては、ガラス基板１０１上に下地膜１０２が形成されている。この下地膜１０２上には、ｎ型薄膜電界効果トランジスタ１１８のソース／ドレイン領域１０４ａ、１０４ｂとチャネル領域１０５とが同一レイヤの半導体膜としてのポリシリコン膜により形成されている。また、下地膜１０２上には、このソース／ドレイン領域１０４ａ、１０４ｂおよびチャネル領域１０５を形成する半導体膜と同一レイヤの半導体膜を用いて蓄積容量１１９の下部電極１０３が形成されている。ソース／ドレイン領域１０４ａ、１０４ｂとチャネル領域１０５と下部電極１０３との上には絶縁膜１０８が形成されている。この絶縁膜１０８はｎ型薄膜電界効果トランジスタ１１８のゲート絶縁膜として作用する部分および蓄積容量１１９の誘電体膜として作用する部分を含む。つまり、チャネル領域１０５上に位置する絶縁膜１０８はゲート絶縁膜として作用し、下部電極１０３上に位置する絶縁膜１０８は誘電体膜として作用する。チャネル領域１０５上に位置する領域においては、絶縁膜１０８上にゲート電極１０９ｂが形成されている。また、下部電極１０３上に位置する領域においては、誘電体膜としての絶縁膜１０８上に共通電極１１０が形成されている。ゲート電極１０９ｂと共通電極１１０との上には保護膜１１１が形成されている。保護膜１１１と絶縁膜１０８との一部をエッチングにより除去することにより、コンタクトホール１１２ｃ〜１１２ｅが形成されている。このコンタクトホール１１２ｃ〜１１２ｅの内部から保護膜１１１の上部表面上にまで延在するように、それぞれ電極１１３ｃ〜１１３ｅが形成されている。電極１１３ｃ〜１１３ｅと保護膜１１１との上には絶縁膜１１４が形成されている。この後、表示画素領域では透明電極などを形成し、通常の工程にしたがって液晶表示装置を製造する。
【０００６】
このように、ｐ型薄膜電界効果トランジスタ１１７とｎ型薄膜電界効果トランジスタ１１８とのゲート絶縁膜と蓄積容量１１９の誘電体膜とを絶縁膜１０８という同一レイヤによって構成することによって、液晶表示装置の製造工程を簡略化することができる。
【０００７】
また、コプレーナ型の薄膜電界効果トランジスタを用いる場合、蓄積容量１１９の下部電極１０３は、ｐ型薄膜電界効果トランジスタ１１７のチャネル領域１０７およびｎ型薄膜電界効果トランジスタ１１８のチャネル領域１０５を形成する半導体膜と同一の半導体膜に導電性不純物を注入することによって形成されている。これは、薄膜電界効果トランジスタの特性が、ゲート絶縁膜を形成するまでのプロセスにおける金属不純物による汚染に対して非常に敏感であるため、ゲート絶縁膜より下層には金属電極を形成することが実質的に困難だからである。
【０００８】
図１４〜１６は、図１３に示した液晶表示装置の製造方法を説明するための断面模式図である。図１４〜１６を参照して、液晶表示装置の製造方法を説明する。
【０００９】
図１４を参照して、まずガラス基板１０１上に一般的な方法によって、たとえばＰＥＣＶＤ（Plasma Enhanced Chemical Vapor Deposition）によって下地膜１０２を形成する。下地膜１０２としてはシリコン窒化膜およびシリコン酸化膜の２層膜を用いることができる。この下地膜１０２上にアモルファスシリコン膜を形成する。エキシマレーザを用いてｐ型薄膜電界効果トランジスタ１１７およびｎ型薄膜電界効果トランジスタ１１８のチャネル領域となるべきアモルファスシリコン膜をアニールすることによりポリシリコン膜を形成する。この後形成されたポリシリコン膜上にレジスト膜を形成する。このレジスト膜をマスクとして用いてドライエッチングにより図１４に示すような半導体膜としてのポリシリコン膜１２４ａ〜１２４ｃを形成する。その後レジスト膜を除去する。
【００１０】
次に、蓄積容量１１９の下部電極となるべきポリシリコン膜１２４ｃにｎ型の導電性不純物であるリン（Ｐ）イオンを注入する。このポリシリコン膜１２４ｃに選択的にリンイオンを注入するため、ポリシリコン膜１２４ｃ以外の領域において、ポリシリコン膜１２４ａ、１２４ｂを覆うようにレジスト膜１２５を形成する。このレジスト膜１２５をマスクとしてリンイオン１２９をポリシリコン膜１２４ｃに注入することにより、下部電極１０３を形成する。このリンイオン１２９の注入により、レジスト膜１２５の上層にはこのリンイオンの注入によって変質した変質層１２６が形成される。一方、レジスト膜１２５の下層は、このリンイオン１２９の注入の影響を受けずに変質していない。このため、レジスト膜１２５は、変質層１２６と不変質層１２７との２層から構成されることになる。
【００１１】
この後、レジスト膜１２５を除去する。ただし、変質層１２６は通常の剥離液を用いて剥離しようとした場合、剥離に要する時間が長くなる、あるいは剥離できないといった問題が発生する。そのため、変質層１２６を除去するためには酸素プラズマを用いたプラズマアッシングを用いる。つまり、図１６に示すように、酸素プラズマ１３３をレジスト膜１２５の変質層１２６表面へ接触させることにより、変質層１２６を除去する。そして、変質層１２６が除去された後、不変質層１２７を通常の剥離液を用いて除去する。
【００１２】
その後、ゲート絶縁膜および容量電極１１９の誘電体膜となる絶縁膜１０８（図１３参照）を形成する。この絶縁膜１０８としては、たとえばＴＥＯＳ  ＰＥＣＶＤを用いて形成したシリコン酸化膜を用いることができる。この絶縁膜１０８上にスパッタリング法を用いてクロム膜を形成する。このクロム膜上にレジスト膜を形成する。このレジスト膜をマスクとして用いて、エッチングによりクロム膜の一部を除去することにより、ゲート電極１０９ａ、１０９ｂおよび共通電極１１０（図１３参照）を形成する。このようにして共通電極１１０と下部電極１０３と絶縁膜１０８とによって蓄積容量１１９が構成される。その後ｎ型の導電性不純物としてのリンイオンをソース／ドレイン領域１０４ａ、１０４ｂに注入する。また、ソース／ドレイン領域１０６ａ、１０６ｂはｐ型の導電性不純物としてのたとえばボロン（Ｂ）イオンを注入する。このようにしてｐ型薄膜電界効果トランジスタ１１７とｎ型薄膜電界効果トランジスタ１１８とが形成される。
【００１３】
次に、ゲート電極１０９ａ、１０９ｂおよび共通電極１１０の上に保護膜１１１（図１３参照）を形成する。この保護膜１１１としてはＴＥＯＳ  ＣＶＤを用いて形成されたシリコン酸化膜を用いることができる。この後、加熱温度を４００℃とした活性化アニールを行なう。保護膜１１１上にレジスト膜を形成する。このレジスト膜をマスクとして、保護膜１１１と絶縁膜１０８との一部を除去することにより、コンタクトホール１１２ａ〜１１２ｅを形成する。その後レジスト膜を除去する。このコンタクトホール１１２ａ〜１１２ｅの内部と保護膜１１１の上部表面上とにクロム膜を形成する。このクロム膜の膜厚は１００ｎｍとする。このクロム膜上にスパッタリング法を用いてアルミニウム系の合金膜を形成する。このアルミニウム系の合金膜の膜厚は４００ｎｍとする。このアルミニウム系の合金膜上にレジスト膜を形成する。このレジスト膜をマスクとして、アルミニウム系の合金膜とクロム膜とを異方性エッチングにより除去することにより、電極１１３ａ〜１１３ｅ（図１３参照）を形成する。その後レジスト膜を除去する。この電極１１３ａ〜１１３ｅは、上記したクロム膜とアルミニウム系の合金膜とからなる。
【００１４】
その後、水素プラズマを用いてチャネル領域１０５、１０７の水素化を行なう等の手法を用いて薄膜電界効果トランジスタの特性の向上および安定化を図る。その後電極１１３ａ〜１１３ｅ上に絶縁膜１１４を形成する。この絶縁膜１１４としてはたとえばシリコン窒化膜を用いることができる。このようにして、図１３に示すような構造を得ることができる。
【００１５】
そして、駆動回路領域においては、図示したｐ型薄膜電界効果トランジスタ１１７以外にもｎ型薄膜電界効果トランジスタを上述の手法を用いて同時に形成し、これらを組合せて駆動回路を構成する。また、表示画素領域においては、ｎ型薄膜電界効果トランジスタ１１８と別途形成する透明電極とを電気的に接続することによって、表示画素を形成する。さらに、半導体装置としての、これらの素子が形成されたガラス基板を、カラーフィルタや対向電極が形成されたもう一方のガラス基板と貼り合せる。そして、これらのガラス基板の間に形成された間隙に液晶を注入、封止するなどの所定の工程を実施することにより液晶表示装置を得ることができる。
【００１６】
【発明が解決しようとする課題】
上述のように、従来の液晶表示装置の製造方法では、図１５に示した工程において、リンイオン１２９を注入する際にレジスト膜１２５の上部にはこのリンイオン１２９の注入よって変質した変質層１２６が形成される。そして、この変質層１２６を除去するため、図１６に示すように酸素プラズマ１１３を用いた酸素プラズマ処理を行なっている。
【００１７】
しかし、この酸素プラズマ処理の際に、以下に述べるような問題が発生する。すなわち、レジスト膜１２５の変質層１２６に注入されたリンなどの導電性不純物は、一旦この酸素プラズマ処理（アッシング工程）において変質層１２６が除去されるのに伴って雰囲気中へと放出される。この放出されたリンイオンの一部は酸素プラズマ処理において発生する電界の影響によりチャネル領域１０５、１０７となるべきポリシリコン膜１２４ａ、１２４ｂへと不純物１３９として再注入される場合がある。このようにポリシリコン膜１２４ａ、１２４ｂへ不純物１３９が再注入されることによって、チャネル領域１０５、１０７中の不純物濃度が設定値よりも高くなる場合があった。この結果、形成されるｐ型薄膜電界効果トランジスタ１１７およびｎ型薄膜電界効果トランジスタ１１８のしきい値電圧がこのチャネル領域１０５、１０７中の不純物濃度により変動していることが発明者らの研究により明らかになった。このしきい値電圧の変動について、図１７を用いて説明する。
【００１８】
図１７は、薄膜電界効果トランジスタのチャネル領域における不純物濃度としきい値電圧の変化量との関係を示すグラフである。図１７は、ｐ型薄膜電界効果トランジスタのチャネル領域にｎ型の導電性不純物（たとえばリンイオン）が注入された場合のデータを示している。図１７からも明らかなように、不純物の濃度が１０16ａｔｏｍｓ／ｃｍ3を超えると、急激にしきい値電圧が設定値よりも大きくなっていくことがわかる。
【００１９】
また、ｎ型薄膜電界効果トランジスタのチャネル領域にｎ型の導電型の不純物が注入された場合には、しきい値電圧が低下するが、そのしきい値電圧の低下量の絶対値をグラフ化すれば、この図１７に示したグラフとほぼ同様となる。
【００２０】
このような薄膜電界効果トランジスタのしきい値電圧の変化が発生する場合、液晶表示装置ではこのような薄膜電界効果トランジスタを利用した駆動回路部の動作が不安定になり、結果的に製品が不良品となる場合があった。この結果、液晶表示装置の歩留りの低下という問題を引き起こす要因となっていた。
【００２１】
上記の課題を解決するため、いくつかの方法が考えられる。まず１つの方法としては、図１８に示すように、リンイオン１２９を注入する前に、予めポリシリコン膜１２４ａ、１２４ｂおよび下部電極１０３上にゲート絶縁膜および誘電体膜として作用する絶縁膜１０８を形成しておくという方法である。図１８は、液晶表示装置のもう１つの製造方法を説明するための断面模式図である。図１８に示すように、予め絶縁膜１０８を形成しておけば、図１６に示すように酸素プラズマを用いたプラズマアッシング処理を行なう際に、ポリシリコン膜１２４ａ、１２４ｂ上には絶縁膜１０８が形成された状態となっている。そして、この絶縁膜１０８は、このポリシリコン膜１２４ａ、１２４ｂへと不純物１３９（図１６参照）が再注入されることを防止するための保護膜として作用する。このようにすれば、チャネル領域１０５、１０７となるべきポリシリコン膜１２４ａ、１２４ｂへリンイオンなどの不純物が再注入されることを防止できる。
【００２２】
しかし、この場合、図１８に示したリンイオンを注入する工程においては、絶縁膜１０８の下に位置する下部電極１０３へとリンイオン１２９を注入する必要がある。このため、リンイオン１２９の注入エネルギー（加速エネルギー）を大きくする必要がある。このような大きなエネルギーによって加速されたリンイオンを下部電極１０３へと注入する場合、下部電極１０３上に位置し、誘電体膜として作用する絶縁膜１０８がこのイオン注入によって損傷を受ける、あるいはリンイオン１２９などの導電性不純物が絶縁膜１０８中に残存するといった問題が発生する。このように絶縁膜１０８が損傷を受けると、この絶縁膜１０８の耐圧が低下する。この結果、蓄積容量１１９の耐久性や信頼性が低下する。また、このようにリンイオン１２９の加速エネルギーが大きい場合には、レジスト膜１２５の変質層１２６が拡大しまたその変質の度合いも大きくなる。このため、このレジスト膜１２５を除去する工程においてレジスト膜１２５の除去不良が発生する。このようなレジスト膜１２５の除去不良が起こった場合には、ｐ型薄膜電界効果トランジスタ１１７およびｎ型薄膜電界効果トランジスタ１１８の所定の構造を形成することができないため、これらの薄膜電界効果トランジスタの動作不良が発生する。この結果、液晶表示装置の歩留りが低下していた。
【００２３】
また、下部電極１０３には、通常１０20ａｔｏｍｓ／ｃｍ3程度の導電性不純物を注入する必要がある。この場合、下部電極１０３上に位置する絶縁膜１０８にも、ある程度導電性不純物が注入される。この絶縁膜１０８に注入される導電性不純物の濃度は、図１９に示されたデータを参考にして検討すると、約１０18ａｔｏｍｓ／ｃｍ3以上であると考えられる。図１９は、不純物イオンとしてボロンイオンを用い、このボロンイオンをシリコンからなるターゲット材に注入した場合の、ターゲット材の注入面からの深さとその位置におけるボロン濃度との関係を示すグラフである。図１９に示したグラフにおいては、ボロンイオンの注入エネルギーを変化させた場合の結果が示されている。図１９を参照して、たとえばボロンイオンの注入エネルギーを４．８×１０-15Ｊ（３０ｋｅＶ）とした条件で注入した場合、注入面の表面から約０．１μｍの位置におけるボロン濃度を１０20ａｔｏｍｓ／ｃｍ3である。そして、この場合、シリコンの最表面層（深さが０μｍの位置）においては、ボロン濃度は約１０19ａｔｏｍｓ／ｃｍ3となっている。そして、最もボロン濃度が高い領域におけるボロン濃度を１０20ａｔｏｍｓ／ｃｍ3程度とした条件で、ボロンイオンの注入エネルギーを変化させると、ターゲット材の最表面層におけるボロン濃度はおよそ１０18ａｔｏｍｓ／ｃｍ3以上となっていることがわかる。
【００２４】
このことから類推して、導電性不純物としてのリンイオン１２９を注入されるターゲット材である下部電極１０３の上部表面（上記最表面層に対応）上に位置する絶縁膜１０８にも、このリンイオン１２９が約１０18ａｔｏｍｓ／ｃｍ3程度は含まれていると考えられる。つまり、保護膜として絶縁膜１０８を予め形成した後にリンイオン１２９を注入する工程を実施した場合、下部電極１０３上に位置する絶縁膜１０８には１０18ａｔｏｍｓ／ｃｍ3程度の不純物イオンが注入されることになると考えられる。このような誘電体膜中の導電性不純物の残存は、蓄積容量１１９の耐久性や信頼性の低下の原因の１つとなる。なお、図１９の出典は、Hofker W.K., Oosthoek, D.P., Koeman, N.J. and De Grefte, H.A.N.: Rad. Eff., 24，223，1975である。また、図中５０ｋｅＶ、７０ｋｅＶ、１００ｋｅｖ、２００ｋｅｖは、それぞれ８．０×１０15Ｊ、１．１×１０14Ｊ、１．６×１０14Ｊ、３．２×１０14Ｊを表す。
【００２５】
また、チャネル領域１０５、１０７となるべきポリシリコン膜１２４ａ、１２４ｂへリンイオンなどの不純物の再注入という問題を解決するため考えられるもう１つ別の方法として、たとえば以下に説明するようなものがある。図２０は、以下に説明するもう１つ別の方法を用いて製造された液晶表示装置のもう１つの例を示す断面模式図である。図２０を参照して、液晶表示装置は基本的には図１３に示した従来の液晶表示装置と同様の構造を備える。ただし、ゲート絶縁膜および蓄積容量１１９の誘電体膜として作用する絶縁膜が、下層絶縁膜１３７と上層絶縁膜１３８との２層から構成されている。
【００２６】
図２１および２２は、図２０に示した液晶表示装置の製造方法を説明するための断面模式図である。図２１および２２を参照して、半導体装置の製造方法を説明する。
【００２７】
図２１は、基本的には図１８に示した工程と同様である。ただし、ポリシリコン膜１２４ａ、１２４ｂおよび下部電極１０３上には図１８に示した絶縁膜１０８よりもその膜厚が薄い下層絶縁膜１３７が保護膜として形成されている。このような薄い保護膜としての下層絶縁膜１３７を形成した状態でリンイオン１２９を注入した後、レジスト膜１２５をプラズマアッシングなどの方法を用いて除去する。その後、図２２に示すように、下層絶縁膜１３７上に上層絶縁膜１３８を堆積する。この下層絶縁膜１３７と上層絶縁膜１３８との合計の膜厚は、ｐ型薄膜電界効果トランジスタ１１７およびｎ型薄膜電界効果トランジスタ１１８におけるゲート絶縁膜に要求される膜厚とほぼ同等となるように調整される。
【００２８】
図２１に示すように、保護膜として図１８に示した絶縁膜１０８よりも膜厚の薄い下層絶縁膜１３７を用いているので、リンイオン１２９の注入エネルギーを図１８に示した工程よりも低くすることができる。この結果、図１８に示した工程でのリンイオンの注入に伴って発生する絶縁膜１０８の損傷をある程度軽減できる。
【００２９】
しかし、図２１および２２に示した工程では、図１８に示した製造方法よりもプロセス数が増加するという欠点がある。さらに、図２２に示したようにゲート絶縁膜を２層膜とした場合、単一の膜によってゲート絶縁膜を形成した場合よりも耐圧および信頼性が低下することが知られている。この結果、やはり形成されるｐ型薄膜電界効果トランジスタ１１７およびｎ型薄膜電界効果トランジスタ１１８さらに蓄積容量１１９の耐圧および信頼性が低下することによって、液晶表示装置の製造歩留りが低下するという問題が発生する。
【００３０】
このように、従来は、薄膜電界効果トランジスタのチャネル領域と同一レイヤによって形成される導電層を備える半導体装置においては、薄膜電界効果トランジスタのチャネル領域への不純物の再注入を防止することによりしきい値電圧を安定化させると同時に、導電層としての下部電極１０３を含む蓄積容量の耐久性および信頼性を十分高く保つことができるというこの２つの目的を同時に達成することは困難であった。
【００３３】
この発明は、上記のような課題を解決するためになされたものであり、この発明の目的は、薄膜電界効果トランジスタと導電層とを備える半導体装置の製造方法において、薄膜電界効果トランジスタのしきい値電圧を安定化させると同時に、導電層が電極として用いられる容量の耐久性および信頼性を向上させることである。
【００４４】
【課題を解決するための手段】
この発明に従った半導体装置の製造方法では、基板上に半導体膜を形成する。半導体膜上に第１のレジスト膜を形成する。第１のレジスト膜をマスクとして用いて、半導体膜をエッチングすることにより、薄膜電界効果トランジスタのチャネル領域となるべき第１の半導体膜と、第２の半導体膜とを形成する。第１のレジスト膜を除去する。第２の半導体膜が形成された領域以外の領域において、少なくとも第１の半導体膜上に第２のレジスト膜を形成する。第２のレジスト膜をマスクとして、第２の半導体膜に導電性不純物を注入することにより導電層を形成する。紫外線照射法またはウエットエッチングにより第２のレジスト膜を除去する。導電層を形成する工程の後に、導電層上および第１の半導体膜上を覆うように誘電体膜を形成する。誘電体膜上に電極を形成する。第２のレジスト膜は下層部分と、その下層部分上に位置する上層部分とを含む。第２のレジスト膜を除去する工程は、上層部分を波長が１７２ｎｍのエキシマＵＶを用いた紫外線照射法により除去する工程と、下層部分をウエットエッチングにより除去する工程とを含む。
【００４５】
このようにすれば、第２のレジスト膜を除去する工程において酸素プラズマなどを用いたプラズマアッシングを用いていないため、このプラスマアッシング工程においてレジスト中に残存していた導電性不純物が薄膜電界効果トランジスタのチャネル領域となるべき第１の半導体膜へと注入されることを確実に防止できる。この結果、第１の半導体膜中の導電性不純物濃度が必要以上に上昇することを防止できるので、この第１の半導体膜をチャネル領域として用いる薄膜電界効果トランジスタのしきい値電圧が変動することを防止できる。
【００４６】
また、導電層を形成する工程の後に誘電体膜を形成しているので、この誘電体膜が導電性不純物の注入工程によって損傷を受けることを防止できる。この結果、誘電体膜の耐圧および信頼性を向上させることができる。これにより、この誘電体膜を用いて形成される容量などの耐久性および信頼性を向上させることができる。
【００４８】
また、導電性不純物の注入により変質層となった部分を含む上層部分を紫外線照射法により確実に除去できると同時に、ウエットエッチングを用いることで下層部分を比較的短時間に除去することができる。このため、変質層が残存するといったような問題の発生を防止すると同時に、半導体装置の製造に要する時間を短縮することができる。
【００４９】
上記半導体装置の製造方法では、第２のレジスト膜を形成する工程に先立ち、第１の半導体膜上に保護膜を形成することが好ましく、第２のレジスト膜を除去する工程の後に保護膜を除去することが好ましい。第２のレジスト膜を除去する工程は保護膜を残存させた状態で実施されることが好ましい。
【００５０】
この場合、保護膜が存在することによって、第２のレジスト膜を除去する工程において、第２のレジスト膜中に残存していた導電性不純物が第１の半導体膜へと注入されることを確実に防止できる。この結果、第１の半導体膜における導電性不純物濃度が必要以上に上昇することを防止できる。
【００７０】
【発明の実施の形態】
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。
【００７１】
（実施の形態１）
図１は、本発明による液晶表示装置の実施の形態１を示す断面模式図である。図１を参照して、液晶表示装置を説明する。
【００７２】
図１を参照して、液晶表示装置は、ガラス基板１と上ガラス基板２１と、このガラス基板１および上ガラス基板２１との間に保持される液晶２０とを備える。ガラス基板１上には下地膜２が形成されている。ガラス基板１の駆動回路領域においては、この下地膜２上にｐ型薄膜電界効果トランジスタ１７が形成されている。ｐ型薄膜電界効果トランジスタ１７は、ソース／ドレイン領域６ａ、６ｂとチャネル領域７とゲート絶縁膜として作用する絶縁膜８とゲート電極９ａとを備える。
【００７３】
下地膜２上には、同一レイヤとしての半導体膜を用いて形成されたソース／ドレイン領域６ａ、６ｂとチャネル領域７とが形成されている。ソース／ドレイン領域６ａ、６ｂにはボロン（Ｂ）などのｐ型の導電性不純物が注入されている。チャネル領域７上にはゲート絶縁膜として作用する絶縁膜８が形成されている。チャネル領域７上に位置する領域において、絶縁膜８上にはクロム膜からなるゲート電極９ａが形成されている。ゲート電極９ａと絶縁膜８との上にはシリコン酸化膜からなる保護膜１１が形成されている。ソース／ドレイン領域６ａ、６ｂ上に位置する領域においては、保護膜１１と絶縁膜８との一部を除去することによりコンタクトホール１２ａ、１２ｂが形成されている。コンタクトホール１２ａ、１２ｂから、保護膜１１上にまで延在するように、それぞれ電極１３ａ、１３ｂが形成されている。電極１３ａ、１３ｂと保護膜１１との上には絶縁膜１４が形成されている。
【００７４】
ガラス基板１の表示画素領域においては、上述のようにガラス基板１上に下地膜２が形成され、この下地膜２上にｎ型薄膜電界効果トランジスタ１８と蓄積容量１９とが形成されている。ｎ型薄膜電界効果トランジスタ１８は、ソース／ドレイン領域４ａ、４ｂとチャネル領域５とゲート絶縁膜として作用する絶縁膜８とゲート電極９ｂとを備える。下地膜２上には、ソース／ドレイン領域４ａ、４ｂとチャネル領域５が同一レイヤとしての半導体膜を用いて形成されている。このソース／ドレイン領域４ａ、４ｂには、リン（Ｐ）イオンなどのｎ型の導電性不純物が注入されている。チャネル領域５上には、ゲート絶縁膜として作用する絶縁膜８が形成されている。また、チャネル領域５上に位置する領域においては、絶縁膜８上にゲート電極９ｂが形成されている。ゲート電極９ｂと絶縁膜８との上には駆動回路領域と同様に保護膜１１が形成されている。ソース／ドレイン領域４ａ、４ｂの上に位置する領域においては、保護膜１１と絶縁膜８との一部を除去することによりコンタクトホール１２ｃ、１２ｄが形成されている。コンタクトホール１２ｃ、１２ｄの内部から保護膜１１の上部表面上にまで延在するように電極１３ｃ、１３ｄが形成されている。
【００７５】
また、下地膜２上には、ソース／ドレイン領域４ａ、４ｂとチャネル領域５とを構成する半導体膜と同一レイヤにより構成される導電層としての下部電極３が形成されている。この下部電極３上には、誘電体膜としての絶縁膜８が形成されている。この下部電極３上に位置する絶縁膜部分３５は、容量の誘電体膜として作用する。この絶縁膜部分３５上には、共通電極１０が形成されている。共通電極１０と絶縁膜８との上には保護膜１１が形成されている。下部電極３上に位置する領域においては、保護膜１１と絶縁膜８との一部が除去されることによりコンタクトホール１２ｅが形成されている。コンタクトホール１２ｅの内部から保護膜１１の上部表面上にまで延在するように電極１３ｅが形成されている。電極１３ｅと保護膜１１との上には絶縁膜１４が形成されている。
【００７６】
電極１３ｄ上に位置する領域には、絶縁膜１４にコンタクトホール１５が形成されている。コンタクトホール１５の内部から絶縁膜１４の上部表面上にまで延在するように、電極１３ａと電気的に接続されたＩＴＯ（スズ添加酸化インジウム）画素電極１６が形成されている。ＩＴＯ画素電極１６と絶縁膜１４との上には、配向膜３６ａが形成されている。
【００７７】
このガラス基板１上にｐ型薄膜電界効果トランジスタ１７、ｎ型薄膜電界効果トランジスタ１８および蓄積容量１９が形成された面と対向するように、上ガラス基板２１が配置されている。上ガラス基板２１のガラス基板１に対向する面には、カラーフィルタ２３が形成されている。カラーフィルタ２３のガラス基板１に対向する面上には対向電極２２が形成されている。対向電極２２のガラス基板１に対向する面上には配向膜３６ｂが形成されている。配向膜３６ａ、３６ｂの間には液晶２０が保持されている。
【００７８】
ここで、チャネル領域７、５におけるｎ型の導電性不純物の濃度はいずれも１０16ａｔｏｍｓ／ｃｍ3以下となっている。このように不純物濃度を１０16ａｔｏｍｓ／ｃｍ3以下とすることにより、図１７に示したグラフからもわかるように、電界効果トランジスタのしきい値電圧が設定値から大幅にずれることを確実に防止できる。チャネル領域５、７の導電性不純物濃度が１０16ａｔｏｍｓ／ｃｍ3を超えた場合には、図１７からもわかるように、しきい値電圧の変化量が急激に増大する。なお、ｐ型の導電性不純物についても、チャネル領域７、５における濃度を上記と同様に１０16ａｔｏｍｓ／ｃｍ3以下とすることで、同様の効果を得ることができる。
【００７９】
また、容量の絶縁膜部分３５におけるｎ型の導電性不純物濃度は１０17ａｔｏｍｓ／ｃｍ3以下となっている。これは、後述する製造方法において示すように、この絶縁膜部分３５が下部電極３への導電性不純物の注入工程後に形成されるので、このように導電性不純物濃度を相対的に低く保つことができるためである。そして、このような導電性不純物濃度であれば、この導電性不純物の存在によって誘電体膜としての絶縁膜部分３５の耐圧が低下する、あるいは信頼性が低下するといった問題の発生を確実に防止できる。また、下部電極３への導電性不純物の注入工程を実施する際にこの絶縁膜部分３５が既に形成されている場合には、絶縁膜部分３５においてこのような相対的に低い不純物濃度を達成することは困難である。これは図１９に示したデータからも推定できる。そして、このような不純物濃度を達成するためには、後述する製造方法においても示すように、下部電極３への導電性不純物の注入工程が終わった後に絶縁膜部分３５を形成する必要がある。そして、このようにすれば、この絶縁膜部分３５がこの導電性不純物の注入工程に起因して損傷を受けるといった問題の発生を防止できる。この結果、絶縁膜部分３５の耐圧や信頼性が低下するといった問題の発生を確実に防止できる。なお、下部電極３への導電不純物の注入工程において絶縁膜部分３５が既に形成されている場合には、図１９からもわかるように、この絶縁膜部分３５の導電性不純物濃度が１０17ａｔｏｍｓ／ｃｍ3を超えるような値となる。この場合、絶縁膜部分３５においてこの導電性不純物の注入工程に起因する損傷などが発生しているため、絶縁膜部分３５の耐圧などが低下する。
【００８０】
また、ｐ型薄膜電界効果トランジスタ１７においては、ソース／ドレイン領域６ａ、６ｂにボロンなどのｐ型の導電性不純物が注入されている。そして、下部電極３に注入されたリンイオンなどのｎ型の導電性不純物がチャネル領域７に注入される場合を考えると、ｐ型薄膜電界効果トランジスタ１７のしきい値電圧は上昇することになる。しかし、上述のようにチャネル領域７におけるこのリンイオンの濃度を１０16ａｔｏｍｓ／ｃｍ3以下とすれば、このしきい値電圧の上昇を確実に防止できる。
【００８１】
また、ｎ型薄膜電界効果トランジスタ１１８について考えると、ソース／ドレイン領域４ａ、４ｂにはｎ型の導電性不純物であるリンイオンが注入されている。そして、下部電極３に注入されたリンイオンがチャネル領域５に再注入される場合、このｎ型薄膜電界効果トランジスタ１８のしきい値電圧は低下することになる。しかし、上述のようにこのチャネル領域５におけるリンイオンの濃度を１０16ａｔｏｍｓ／ｃｍ3以下とすれば、このようなしきい値電圧の低下を確実に防止できる。
【００８２】
このように、本発明によれば、液晶表示装置において、駆動回路領域および表示画素領域における薄膜電界効果トランジスタのしきい値電圧の変動を確実に防止し、かつ、蓄積容量１９の耐久性および信頼性を向上させることが可能である。
【００８３】
図２〜７は、図１に示した液晶表示装置の製造方法を説明するための断面模式図である。図２〜７を参照して、液晶表示装置の製造方法を説明する。
【００８４】
まず、ガラス基板１の表面にたとえばＰＥＣＶＤを用いて下地膜２を形成する。下地膜２としてはシリコン窒化膜およびシリコン酸化膜の２層膜を用いる。この下地膜２上にアモルファスシリコン膜（図示せず）を連続して形成する。このアモルファスシリコン膜を、エキシマレーザを用いてアニールすることによりポリシリコン膜を生成する。そして、このポリシリコン膜上にレジスト膜（図示せず）を形成する。このレジスト膜をマスクとして用いて、ポリシリコン膜をドライエッチングにより部分的に除去することにより、第１および第２の半導体膜としてのポリシリコン膜２４ａ〜２４ｃ（図２参照）を形成する。その後レジスト膜を除去する。このようにして、図２に示すような構造を得る。
【００８５】
次に、下部電極３（図１参照）となるべき第２の半導体膜としてのポリシリコン膜２４ｃが位置する領域以外の領域において、第１の半導体膜としてのポリシリコン膜２４ａ、２４ｂ上にレジスト膜２５（図３参照）を形成する。このレジスト膜２５の膜厚Ｔ１（図３参照）は約１．３μｍである。そして、図３に示すように、ポリシリコン膜２４ｃにリンイオン２９を１．６０×１０-15Ｊ（１０ｋｅＶ）程度の条件で注入する。このようなリンイオンの注入によって、レジスト膜２５にはこのリンイオンの注入に起因する変質層２６が形成される。変質層２６の膜厚をＴ２とする。この変質層２６の下には、リンイオンの注入による損傷を受けていない不変質層２７が位置する。不変質層２７の膜厚をＴ３とする。このリンイオン２９の注入により、図３に示すように、下部電極３が形成される。
【００８６】
次に、図４に示すように、紫外線３０を照射することにより変質層２６を除去する。この紫外線３０としては、波長が１７２ｎｍのエキシマＵＶを用いた。このときのプロセス条件としては、ランプ照度が１０ｍＷ／ｃｍ2、ガラス基板の温度を１３０℃、ランプとガラス基板１との間の距離を３ｍｍとした。この場合のレジスト除去速度は４００ｎｍ／ｍｉｎ程度である。このため、膜厚Ｔ１が約１．３μｍ程度のレジスト膜２５を除去することができるように、エキシマＵＶの照射時間を２分から３分程度とした。このようにして、不変質層２７も紫外線照射によって除去した。
【００８７】
なお、ここで紫外線照射に代えて、ウエット処理を用いてレジスト膜２５を除去してもよい。この場合のウエット処理の条件としては、たとえば処理液としては濃硫酸と過酸化水素の混合液を９５℃に加熱したものを用いる。
【００８８】
また、通常の剥離液を用いてレジスト膜２５を除去してもよい。
また、変質層２６を主に紫外線照射によって除去した後、不変質層２７をウエット処理によって除去するというように、紫外線照射とウエット処理とを組合せてレジスト膜２５を除去してもよい。このようにすれば、より処理速度の速いウエット処理を組合せて用いるので、変質層２６と不変質層２７とをすべて紫外線照射法によって除去する場合よりレジスト膜２５を除去するためのプロセス時間を短縮することができる。
【００８９】
このように、レジスト膜２５を除去する際にプラズマアッシング処理を行なわないので、従来のようにプラズマアッシング処理の際にレジスト膜２５中に残存していたリンイオンがチャネル領域５、７（図１参照）となるべきポリシリコン膜２４ａ、２４ｂへ再注入されることを防止できる。この結果、再注入されたリンイオンの存在によってｐ型薄膜電界効果トランジスタ１７、ｎ型薄膜電界効果トランジスタ１８のしきい値電圧が変動するといった問題の発生を防止できる。
【００９０】
次に、薄膜電界効果トランジスタのゲート絶縁膜および蓄積容量１９の誘電体膜として作用する絶縁膜８（図５参照）をたとえばＴＥＯＳ  ＰＥＣＶＤ法を用いて形成する。この絶縁膜８としてはシリコン酸化膜を用いる。絶縁膜８の膜厚は７０ｎｍ程度とする。次に、絶縁膜８上にクロム膜をスパッタリング法などを用いて形成する。このクロム膜上にレジスト膜（図示せず）を形成する。このレジスト膜をマスクとして用いて、クロム膜を部分的にエッチングにより除去することにより、図５に示すようにゲート電極９ａ、９ｂおよび共通電極１０を形成する。共通電極１０（共通配線ともいう）と下部電極３と絶縁膜８の絶縁膜部分３５とから蓄積容量１９が構成される。その後、ポリシリコン膜２４ｂ（図４参照）が位置する領域以外の領域をレジスト膜で覆った後、ポリシリコン膜２４ｂにゲート電極９ｂをマスクとしてリンイオンを注入する。このようにして、ソース／ドレイン領域４ａ、４ｂ（図５参照）およびチャネル領域５（図５参照）を形成する。その後、レジスト膜を除去する。そして、ポリシリコン膜２４ａが位置する領域以外の領域において、図５に示すようにレジスト膜２８を形成する。そして、ポリシリコン膜２４ａに、ゲート電極９ａをマスクとしてボロンイオン３１を注入する。このようにして、ソース／ドレイン領域６ａ、６ｂおよびチャネル領域７が形成される。
【００９１】
ここで、蓄積容量１９の絶縁膜部分３５を含む絶縁膜８は、図３に示したリンイオン２９の注入工程が終わった後に形成されている。そのため、この絶縁膜部分３５が図３に示したリンイオン２９の注入工程に起因して損傷を受けることはない。このため、この絶縁膜部分３５の耐圧が低下するあるいは信頼性が低下するといった問題の発生を確実に防止できる。この結果、蓄積容量１９の耐久性および信頼性を向上させることができる。
【００９２】
次に、図５に示したレジスト膜２８を除去した後、図６に示すように、ゲート電極９ａ、９ｂおよび共通電極１０の上に保護膜１１を形成する。この保護膜１１としては、ＴＥＯＳ  ＰＥＣＶＤを用いて形成されたシリコン酸化膜を用いることができる。そして、この保護膜１１を形成した後、４００℃という温度条件で活性化アニールを行なう。
【００９３】
次に、保護膜１１上にレジスト膜を形成する。このレジスト膜をマスクとして、保護膜１１および絶縁膜８の一部を異方性エッチングにより除去することにより、コンタクトホール１２ａ〜１２ｅ（図７参照）を形成する。その後レジスト膜を除去する。このコンタクトホール１２ａ〜１２ｅの内部から保護膜１１の上部表面上にまで延在するようにスパッタリング法を用いてクロム膜（図示せず）を形成する。このクロム膜の膜厚は約１００ｎｍとする。そして、スパッタリング法を用いてクロム膜上にアルミニウム系の合金膜を形成する。このアルミニウム系の合金膜の膜厚は４００ｎｍとする。このアルミニウム系の合金膜上にレジスト膜を形成する。このレジスト膜をマスクとして用いて、アルミニウム合金膜とクロム膜とを部分的にエッチングにより除去することによって、電極１３ａ〜１３ｅ（図７参照）を形成する。その後レジスト膜を除去する。そして、水素プラズマによりチャネル領域５、７の水素化を行なう等の処理を行なうことによって、ｐ型薄膜電界効果トランジスタ１７およびｎ型薄膜電界効果トランジスタ１８の特性の向上および安定化を行なう。そして、電極１３ａ〜１３ｅと保護膜１１との上に絶縁膜１４（図７参照）を形成する。この絶縁膜１４としてはたとえばシリコン窒化膜を用いることができる。このようにして図７に示すような構造を得る。
【００９４】
このようにして、ガラス基板１の駆動回路領域にｐ型薄膜電界効果トランジスタ１７を、また表示画素領域にｎ型薄膜電界効果トランジスタ１８および蓄積容量１９を形成する。さらに、駆動回路領域においては、図示されていない他の領域にｎ型の薄膜電界効果トランジスタを形成していてもよく、さらに表示画素領域においてｐ型薄膜電界効果トランジスタを他の領域に形成していてもよい。そして、駆動回路領域において、ｐ型薄膜電界効果トランジスタとｎ型薄膜電界効果トランジスタとを組合せることにより駆動回路を構成する。また、表示画素領域においては、ｎ型薄膜電界効果トランジスタ１８と透明電極とを組合せることにより表示画素を形成する。
【００９５】
すなわち、図７に示した工程の後、絶縁膜１４の上部表面を平坦化した後、電極１３ｄ上に位置する領域において、絶縁膜１４にコンタクトホール１５（図１参照）を形成する。そして、コンタクトホール１５の内部から絶縁膜１４の上部表面上にまで延在するようにＩＴＯ画素電極１６（図１参照）を形成する。その後、ＩＴＯ画素電極１６上に配向膜３６ａ（図１参照）を形成する。さらに、図１に示したように、カラーフィルタ２３、対向電極２２および配向膜３６ｂが形成された上ガラス基板２１を準備し、この上ガラス基板２１とガラス基板１とを対向するように配置し固定する。そして、このガラス基板１と上ガラス基板２１との間（配向膜３６ａ、３６ｂの間）に液晶２０を注入、封止することによって、図１に示すような液晶表示装置を得ることができる。
【００９６】
（実施の形態２）
本発明による液晶表示装置の実施の形態２は、図１に示した液晶表示装置と同様の構造を備える。そして、図８〜１０は、本発明による液晶表示装置の実施の形態２の製造方法を説明するための断面模式図である。液晶表示装置の製造方法を、図８〜１０を参照して説明する。
【００９７】
まず、ガラス基板１上に下地膜２および半導体膜としてのポリシリコン膜２４ａ〜２４ｃを形成する工程までは、本発明の実施の形態１と同様である。そして、ポリシリコン膜２４ａ〜２４ｃ上に、保護膜としての絶縁膜３２（図８参照）を本発明の実施の形態２においては形成する。この絶縁膜３２は、たとえばプラズマＣＶＤ法を用いて形成されたシリコン酸化膜を用いることができる。また、絶縁膜３２として窒化膜としてのシリコン窒化膜を用いてもよい。この絶縁膜３２の膜厚は１０ｎｍである。その後、この絶縁膜３２上に図８に示すように膜厚Ｔ４のレジスト膜２５を形成する。そして、このレジスト膜２５をマスクとして、ポリシリコン膜２４ｃにリンイオン２９を注入する。このリンイオン２９の注入エネルギーは１．６０×１０-15Ｊ（１０ｋｅＶ）である。このリンイオンの注入により、下部電極３を形成する。そして、このリンイオン２９の注入に伴って、レジスト膜２５の上部表面を含む部分はこのイオン注入によって変質した変質層２６となる。変質層２６の膜厚をＴ５とする。また、不変質層２７の膜厚をＴ６とする。
【００９８】
ここで、プラズマＣＶＤ法のような化学気相成長法を用いて絶縁膜３２を形成してもよいが、スパッタリング法を用いて絶縁膜３２を形成してもよい。このように、化学気相成長法やスパッタリング法を用いれば、絶縁膜３２を任意の厚さに精度よく形成することができる。また、絶縁膜３２の膜厚を十分厚くすることも可能となる。
【００９９】
この絶縁膜３２は、またポリシリコン膜２４ａ〜２４ｃを形成するために堆積されるアモルファスシリコン膜上に連続して形成されてもよい。この場合、この絶縁膜３２は、アモルファスシリコン膜の表面を窒素プラズマあるいは酸素プラズマを用いて窒化あるいは酸化することによって窒化膜もしくは酸化膜を形成してもよい。このようにすれば、アモルファスシリコン膜の形成と連続して絶縁膜３２を形成することができるので、製造工程を簡略化することができる。
【０１００】
また、このようにアモルファスシリコン膜上にＣＶＤ法などを用いて絶縁膜３２を形成してもよい。この場合も、アモルファスシリコン膜の形成と連続して絶縁膜３２を形成することができるので、上述と同様の効果を得ることができる。
【０１０１】
次に、図９に示すように、酸素プラズマ３３を用いて変質層２６をプラズマアッシング処理により除去する。この際、変質層２６の除去残りを防止するため、膜厚Ｔ５の変質層２６を確実に除去するようなプロセス条件を設定する。このとき、保護膜としての絶縁膜３２が形成されているため、このプラズマアッシングの際にレジスト膜２５中に残存していたリンイオンなどがポリシリコン膜２４ａ、２４ｂへと再注入されることを確実に防止できる。また、この絶縁膜３２の膜厚は約１０ｎｍと、８ｎｍ以上の十分な厚さに設定されているので、リンイオンなどのポリシリコン膜２４ａ、２４ｂへの再注入を確実に防止できる。
【０１０２】
このようなプラズマアッシング処理によって変質層２６を除去した後、残りの不変質層２７をたとえば有機アミン系などのレジスト剥離液を用いて除去する。
【０１０３】
ここで、酸素プラズマアッシングの条件としては、雰囲気圧力を２００Ｐａ、酸素の流量を０．６リットル／分（６００ｓｃｃｍ）、プラズマのパワーを１ｋＷ、とした条件を用いた。なお、レジスト膜２５の除去レートは、装置等の条件によって変化する。そのため、除去対象としているレジストの除去膜厚に対応して処理時間の微調整を行なった。また、除去レートが大きく微調整を行なうことが困難な場合には、プラズマのパワー、雰囲気圧力および酸素流量のうちの少なくとも１つを小さくすることによって、除去レートを小さくすることが好ましい。このようにすれば、除去レートの微調整を容易に行なうことができる。
【０１０４】
また、上述のレジスト剥離液の処理条件としては、使用する液としてジメチルスルホキシド３０％モノエタノールアミン７０％という剥離液を用いる。この剥離液の温度は８０℃である。このような条件の溶液を用いた場合の処理時間は約１８０秒程度である。また、１台の剥離装置における剥離槽で複数の基板を同時に処理することができるため、処理タクト時間は１分以下となる。
【０１０５】
このように、酸素プラズマ３３を用いて変質層２６を除去しているので、変質層２６を確実に除去することができる。このため、変質層２６が部分的に残存することによって、薄膜電界効果トランジスタの構造に欠陥が発生するといった問題の発生を防止できる。
【０１０６】
次に、レジスト膜２５を除去した後、フッ酸系のエッチング液を用いて絶縁膜３２を除去する。このようにして、図１０に示すような構造を得る。
【０１０７】
この後、本発明の実施の形態１における液晶表示装置の製造方法の図５〜７に示した工程と同様の工程を実施することにより、液晶表示装置を得ることができる。
【０１０８】
ここで、下部電極３へリンイオン２９を注入する工程の後に下部電極３上に位置する絶縁膜部分３５となる絶縁膜８を形成しているので、この絶縁膜部分３５（図１参照）がリンイオン２９の注入工程（図８参照）により損傷を受けることはない。このため、絶縁膜部分３５の膜質が劣化することを防止できる。この結果、本発明の実施の形態１における効果と同様の効果を得ることができる。
【０１０９】
また、保護膜としての絶縁膜３２が存在する状態で、本発明の実施の形態１と同様の工程を実施してもよい。
【０１１０】
（実施の形態３）
図１１および１２は、本発明による液晶表示装置の実施の形態３の製造方法を説明するための断面模式図である。図１１および１２を参照して、液晶表示装置の製造方法を説明する。
【０１１１】
まず、本発明の実施の形態１における図２に示した工程と同様の工程を行なうことにより、ポリシリコン膜２４ａ〜２４ｃ（図２参照）を形成する。その後、このポリシリコン膜２４ａ〜２４ｃの表面に紫外線を照射することによりポリシリコン膜２４ａ〜２４ｃの表面を酸化することによりシリコン酸化膜からなる絶縁膜３４ａ〜３４ｃ（図１１参照）を形成する。なお、絶縁膜３４ａ〜３４ｃとして、窒化膜としてのシリコン窒化膜を用いてもよい。この絶縁膜３４ａ〜３４ｃの膜厚は約３ｎｍである。そして、図１１に示すように、蓄積容量１９が形成されるべき領域以外の領域にレジスト膜２５を形成する。このレジスト膜２５の膜厚Ｔ７は約１．８μｍ程度とする。そして、本発明の実施の形態１におけるリンイオンの注入条件と同様の条件を用いてポリシリコン膜２４ｃにリンイオン２９を注入する。このようにして下部電極３を形成する。このリンイオン２９の注入により、レジスト膜２５の上部表面を含む層は膜厚Ｔ８を有する変質層２６となる。変質層２６の下には、膜厚Ｔ９の不変質層２７が位置している。
【０１１２】
ここで、絶縁膜３４ａ〜３４ｃを紫外線照射法によって形成しているので、この絶縁膜３４ａ〜３４ｃを簡単なかつ短時間のプロセスで形成することができる。なお、絶縁膜３４ａ〜３４ｃは、紫外線照射法に代えて過酸化水素水などの酸化力のある薬液を用いてポリシリコン膜２４ａ〜２４ｃの表面を酸化処理することによって形成してもよい。また、ポリシリコン膜２４ａ〜２４ｃを形成するためのアモルファスシリコン膜に連続して形成してもよい。このようにアモルファスシリコン膜に連続して絶縁膜を形成する場合には、上述のようにアモルファスシリコン膜の表面を窒素プラズマあるいは酸素プラズマを用いて窒化あるいは酸化することによって酸化膜あるいは窒化膜を形成してもよい。このような場合、図１１に示した図とは構造が多少異なる。つまり、このようにアモルファスシリコン膜上に連続して形成された絶縁膜は、ポリシリコン膜２４ａ〜２４ｃの上部表面上にのみ形成され、このポリシリコン膜２４ａ〜２４ｃの側壁上には形成されない。
【０１１３】
次に、図１２に示すように、図１１に示した工程において形成された変質層２６を酸素プラズマ３３を用いた酸素プラズマアッシングによって除去する。このとき、酸素プラズマアッシングによって除去されるレジスト膜２５の膜厚は、変質層２６を完全に除去するように設定される。たとえば、除去膜厚を約１．５μｍと設定すれば、変質層２６を完全に除去できる。そして、不変質層２７の一部が酸素プラズマアッシングの処理後にも約０．３μｍ程度残存する。そして、この残存した不変質層２７を、たとえば有機アミン系などのレジスト剥離液を用いて除去する。ここで酸素プラズマ処理およびレジスト剥離液を用いた処理のプロセス条件は本発明の実施の形態２における酸素プラズマアッシングおよびレジスト剥離液を用いた処理のプロセス条件と同様である。そして、この不変質層２７は、レジスト剥離液を用いて問題なく除去できる。その後、絶縁膜３４ａ〜３４ｃはフッ酸系のエッチング液を用いて除去する。この結果、図１０に示した構造と同様の構造を得る。この後、図５〜７に示した工程と同様の工程を実施することにより、液晶表示装置を得ることができる。この実施の形態３においても、本発明の実施の形態１および２と同様の効果を得ることができる。
【０１１４】
ここで、図１１に示す工程に先立ち、レジスト膜２５の膜厚Ｔ７を２．０μｍ以上と相対的に厚くすれば、図１２に示すようにレジスト膜２５の表面を含む変質層２６を酸素プラズマアッシングによって除去しても、不変質層２７を０．５μｍ以上残存させることができる。このようにすれば、絶縁膜３４ａ〜３４ｃを形成しない場合に、このような相対的に厚い膜厚を有するレジスト膜の不変質層２７が存在するので、酸素プラズマアッシング処理中の不純物のポリシリコン膜２４ａ、２４ｂへの再注入の程度を軽減できる。これにより、チャネル領域５、７における導電性不純物の濃度を１０16ａｔｏｍｓ／ｃｍ3以下とすることが可能である。このようにすれば、絶縁膜３４ａ〜３４ｃを形成しなくてもよいため、工程数を削減することができる。この結果、液晶表示装置のコストを低減することができる。
【０１１５】
なお、配線を形成するためのパターニングなどに用いるレジスト膜を形成する場合には、このようにレジスト膜を厚く形成した場合パターンの位置精度が悪化するので、このようにレジスト膜を厚くすることはできない。しかし、図３、８、１１に示すような蓄積容量１９が形成される領域とそれ以外の領域とを分離するというような場合、上記の配線形成時のような厳格な寸法精度は要求されない。このため、上記のようにレジスト膜２５を厚くしても半導体装置の特性等に問題は発生しない。さらに、レジスト膜は、一般的に回転式のレジスト塗布法を用いて塗布される。そして、このレジスト膜２５の膜厚は、このレジスト塗布時の回転速度を調整することで容易に変更できる。そして、このようなレジスト膜２５の膜厚を厚くすることにより、本発明の実施の形態１〜３と同様の効果を得ることができる。
【０１１６】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した実施の形態ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【０１１７】
【発明の効果】
この用に本発明によれば、薄膜電界効果トランジスタのしきい値電圧の変動を抑制すると同時に、この薄膜電界効果トランジスタのチャネル領域と同一レイヤによって形成される導電層を用いた容量の耐久性および信頼性を向上させることができ、結果的に液晶表示装置の歩留りおよび特性の向上を図ることが可能となる。
【図面の簡単な説明】
【図１】  本発明による液晶表示装置の実施の形態１を示す断面模式図である。
【図２】  図１に示した液晶表示装置の製造方法の第１工程を説明するための断面模式図である。
【図３】  図１に示した液晶表示装置の製造方法の第２工程を説明するための断面模式図である。
【図４】  図１に示した液晶表示装置の製造方法の第３工程を説明するための断面模式図である。
【図５】  図１に示した液晶表示装置の製造方法の第４工程を説明するための断面模式図である。
【図６】  図１に示した液晶表示装置の製造方法の第５工程を説明するための断面模式図である。
【図７】  図１に示した液晶表示装置の製造方法の第６工程を説明するための断面模式図である。
【図８】  本発明による液晶表示装置の実施の形態２の製造方法の第１工程を説明するための断面模式図である。
【図９】  本発明による液晶表示装置の実施の形態２の製造方法の第２工程を説明するための断面模式図である。
【図１０】  本発明による液晶表示装置の実施の形態２の製造方法の第３工程を説明するための断面模式図である。
【図１１】  本発明による液晶表示装置の実施の形態３の製造方法の第１工程を説明するための断面模式図である。
【図１２】  本発明による液晶表示装置の実施の形態３の製造方法の第２工程を説明するための断面模式図である。
【図１３】  従来の液晶表示装置を示す断面模式図である。
【図１４】  図１３に示した液晶表示装置の製造方法の第１工程を説明するための断面模式図である。
【図１５】  図１３に示した液晶表示装置の製造方法の第２工程を説明するための断面模式図である。
【図１６】  図１３に示した液晶表示装置の製造方法の第３工程を説明するための断面模式図である。
【図１７】  薄膜電界効果トランジスタのチャネル領域における不純物濃度としきい値電圧の変化量との関係を示すグラフである。
【図１８】  液晶表示装置のもう１つの製造方法を説明するための断面模式図である。
【図１９】  ボロンイオンをシリコンからなるターゲット材に注入した場合のターゲット材の注入面からの深さとボロンの濃度との関係を示すグラフである。
【図２０】  液晶表示装置のもう１つの例を示す断面模式図である。
【図２１】  図２０に示した液晶表示装置の製造方法の第１工程を説明するための断面模式図である。
【図２２】  図２０に示した液晶表示装置の製造方法の第２工程を説明するための断面模式図である。
【符号の説明】
１  ガラス基板、２  下地膜、３  下部電極、４ａ，４ｂ，６ａ，６ｂ  ソース／ドレイン領域、５，７  チャネル領域、８，１４，３２，３４ａ〜３４ｃ  絶縁膜、９ａ，９ｂ  ゲート電極、１０  共通電極、１１  保護膜、１２ａ〜１２ｅ，１５  コンタクトホール、１３ａ〜１３ｅ  電極、１６  ＩＴＯ画素電極、１７  ｐ型薄膜電界効果トランジスタ、１８  ｎ型薄膜電界効果トランジスタ、１９  蓄積容量、２０  液晶、２１  上ガラス基板、２２  対向電極、２３  カラーフィルタ、２４ａ〜２４ｃ  ポリシリコン膜、２５，２８  レジスト膜、２６  レジスト膜の変質層、２７  レジスト膜の不変質層、２９  リンイオン、３０  紫外線、３１  ボロンイオン、３３  酸素プラズマ、３４  絶縁膜部分、３６ａ，３６ｂ  配向膜。
【図１】
0004132508.tif 000002
【図２】
0004132508.tif 000003
【図３】
0004132508.tif 000004
【図４】
0004132508.tif 000005
【図５】
0004132508.tif 000006
【図６】
0004132508.tif 000007
【図７】
0004132508.tif 000008
【図８】
0004132508.tif 000009
【図９】
0004132508.tif 000010
【図１０】
0004132508.tif 000011
【図１１】
0004132508.tif 000012
【図１２】
0004132508.tif 000013
【図１３】
0004132508.tif 000014
【図１４】
0004132508.tif 000015
【図１５】
0004132508.tif 000016
【図１６】
0004132508.tif 000017
【図１７】
0004132508.tif 000018
【図１８】
0004132508.tif 000019
【図１９】
0004132508.tif 000020
【図２０】
0004132508.tif 000021
【図２１】
0004132508.tif 000022
【図２２】
0004132508.tif 000023