(57)【特許請求の範囲】
【請求項１】
ビット誤り率テストを実施する方法であって、
（ｄ）測定された誤りのあるビットの累積数に基づいてビット誤り率の事後累積分布関数を計算するステップと、
（ｅ）前記事後累積分布関数の計算値が、前記ビット誤り率がビット誤り率テスト限界未満である所望の確率以上であるか否かを判定するステップと、
（ｆ）前記事後累積分布関数の計算値が前記所望の確率以上であるという判定に応答して、テストが合格したことを明示し、テストを停止するステップと、
（ｇ）１から前記事後累積分布関数の計算値を引いた値が前記所望の確率以上か否かを判定するステップと、
（ｈ）１から前記事後累積分布関数の計算値を引いた値が前記所望の確率以上であるという判定に応答して、テストが不合格になったことを明示し、テストを停止するステップと、
（ｉ）テスト時間が最長テスト時間を超えたという判定に応答して、テストが不合格になったことを明示し、テストを停止するステップと、
（ｊ）前記事後累積分布関数の計算値が前記所望の確率未満で、１から前記事後累積分布関数の計算値を引いた値が前記所望の確率未満であるという判定に応答して、上記のステップ（ｄ）からステップ（ｉ）を反復するステップと、が含まれている方法。
【請求項２】
さらに、
（ａ）複数のビットを測定するステップと、
（ｂ）測定された誤りのあるビットの累積数を求めるステップと、
（ｃ）前記ステップ（ｂ）に応答して、前記ステップ（ａ）及び前記ステップ（ｂ）を反復するステップと、
を含み、
前記複数の測定ビット数が、前記ステップ（ａ）及び前記ステップ（ｂ）の実施時間量が前記ステップ（ｄ）から前記ステップ（ｉ）の最悪ケースの実施時間にほぼ等しくなるように設定され、
前記複数のビットを測定するステップが、テストビットレートを設定するステップと、前記テストビットレートに前記最悪ケースの実施時間を乗じることにより前記複数の測定ビット数を求めるステップとを含む、
ことを特徴とする請求項１に記載の方法。
【請求項３】
さらに、
（ａ）複数のビットを測定するステップと、
（ｂ）測定された誤りのあるビットの累積数を求めるステップと、
（ｃ）前記ステップ（ｂ）に応答して、前記ステップ（ａ）及び前記ステップ（ｂ）を反復するステップと、
（ｋ）前記テスト限界を設定するステップと、
（ｌ）前記所望の確率を設定するステップと、
（ｍ）前記ビット誤り率の事前平均を設定するステップと、
（ｎ）前記ビット誤り率の事前標準偏差を設定するステップと、
（ｏ）前記最長テスト時間を設定するステップと、
（ｐ）次式で表される値ａ及び値ｂを計算するステップと
【数１】
0004050109.tif 000019
を含み、
上記μが前記ビット誤り率の事前平均であり、
上記σが前記ビット誤り率の事前標準偏差であり、
前記ステップ（ｋ）から前記ステップ（ｏ）が前記ステップ（ａ）の実施前に実施されることを特徴とする請求項１に記載の方法。
【請求項４】
ビット誤り率テストを実施するシステムであって、
被測定物にビット・シーケンスを入力するビット・シーケンス発生器と、
前記ビット・シーケンス発生器に接続された遅延発生器と、
前記被測定物及び前記遅延発生器に接続され、前記遅延発生器の出力と前記被測定物の出力を比較するコンパレータと、
前記コンパレータに接続されて、誤りのあるビットの累積数であるコンパレータの出力をカウントするカウンタと、
前記カウンタに接続された制御コンピュータと、
を備え、
前記コンピュータが、
（ｄ）誤りのあるビットの累積数に基づいてビット誤り率の事後累積分布関数を計算し、
（ｅ）前記事後累積分布関数の計算値が、ビット誤り率がビット誤り率テスト限界未満である、所望の確率以上であるか否かを判定し、
（ｆ）前記事後累積分布関数の計算値が前記所望の確率以上であるという判定に応答し、テストが合格したことを明示し、そのテストを停止し、
（ｇ）１から前記事後累積分布関数の計算値を引いた値が前記所望の確率以上か否かを判定し、
（ｈ）１から前記事後累積分布関数の計算値を引いた値が前記所望の確率以上であるという判定に応答し、テストが不合格になったことを明示して、そのテストを停止し、
（ｉ）テスト時間が最長テスト時間を超えたという判定に応答し、テストが不合格になったことを明示して、そのテストを停止し、
（ｊ）前記事後累積分布関数の計算値が前記所望の確率未満で、１から前記事後累積分布関数の計算値を引いた値が前記所望の確率以上であるという判定に応答して、上記のステップ（ｄ）からステップ（ｉ）を反復する、
ことを特徴とするシステム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、一般に、ビット誤り率テストの分野に関するものであり、とりわけ、それに制限するわけではないが、一例として、統計分析を利用したビット誤り率テストに関するものである。
【０００２】
【従来の技術】
被測定物（ＤＵＴ）のビット誤り率の測定には、制限するわけではないが、製造に関連した装置のテストを含む、多くの用途がある。被測定物は、例えば、ディジタル通信装置、システム、または、チャネルとすることが可能である。被測定物のビット誤りの測定には、一般に、被測定物からビット誤り数を求めるため、被測定物にビット・シーケンスを入力して、被測定物の出力と既知の正しい結果を比較することが必要とされる。典型的なビット誤りテスト・システムは、被測定物によるある数のビット（Ｎ）の正確な伝送をテストして、Ｎビットの伝送から生じる誤りのある受信ビット数（Ｒ）をカウントする。
【０００３】
いくつかのビット誤り率テスト手法が開発されている。第１のこうした手法には、固定数のビットのテストが必要になる。この手法の場合、テストのためにＮビットが選択される。Ｒの誤りのあるビットがカウントされる。次に、ビット誤り率推定値がＲ／Ｎとして計算される。Ｒ／Ｎがビット誤り率テスト限界（Ｌ）以下の場合、テストに合格したものとみなされる。Ｒ／ＮがＬを超えると、テストに不合格とみなされる。
【０００４】
この手法の欠点は、Ｎに関して選択される値とビット誤り率推定値Ｒ／Ｎの正確度の間には直接的な関係がないということである。不可避的に、経験に基づく方法を用いて、Ｎを選択することになるが、このため、テスト時間が不必要に長くなったり、あるいは、ビット誤り率推定値が不正確になる。
【０００５】
ビット誤り率テストの第２の手法には、固定数のエラーがカウントされるまで、被測定物をテストすることが必要とされる。この手法では、Ｒの誤りのあるビットをカウントするか、または、最長テスト時間（Ｔ）に達するまで、ビットがカウントされる。この手法は、第１の手法と同じ不都合がある。やはり、Ｒ及びＴとテストの正確度の間に直接的な関係がない。不可避的に、経験に基づく方法を用いて、Ｒ及びＴを選択することになるが、このため、テスト時間が不必要に長くなったり、あるいは、テスト結果が不正確になる。
【０００６】
ビット誤り率テストの第３の手法には、密度推定と補外が含まれる。この手法の場合、被測定物へのビット伝送と被測定物からのビットの読み取りとの間の時間遅延が、０から０．５ビット時間の間で変動させられる。異なるビット時間オフセットにおける誤りのあるビット数がカウントされ、それを利用して、オフセットの関数としてビット誤り率の確率密度推定値を得ることが可能である。
【０００７】
密度推定は、０．５ビット時間に近い領域では正確である。密度推定は、補外によってゼロ・オフセットに戻され、その結果、ビット誤り率の推定値が得られる。第３の手法の欠点は、測定データが得られるにはほど遠い推定関数の補外に依存している点である。従って、正確性が疑わしい。さらに、実際の用途にとって十分な迅速さで完全な密度推定を計算することは不可能である。従って、例えば、ガウス近似によるただ１つの密度モードの近似といった、さまざまな近似法が利用される。密度推定及び補外法は、テスト基準で要求されるので、よく用いられる。
【０００８】
上述の手法には、それぞれ、ビット誤り率が十分に低いか否かに関して十分に正確な判定を得るのに、ビット誤りをどれだけの時間にわたって測定すべきかが分からないという欠点がある。従って、上述の手法のどれを利用しても、テスト時間が不必要に長くなったり、あるいは、テスト結果が不正確になる場合が多い。さらに、テスト時間が長すぎるか否か、あるいは、テスト結果が不正確であるか否かを知るのは不可能である。上述の手法のもう１つの欠点は、測定時間を最短にし、スループットを最大にするのに、ビット誤り率に関する事前の情報を考慮することができないという点である。上述の手法のもう１つの欠点は、ビット誤り率テストの正確さを確立する直接的な手段が得られないという点である。
【０００９】
【発明が解決しようとする課題】
従って、本発明の目的は、先行技術に関連した以上の及びその他の欠点を解消する最短時間のビット誤り率テスト方法及びシステムを提供することにある。
【００１０】
【課題を解決するための手段】
先行技術の以上の及びその他の欠点は、本発明によって克服される。本発明の第１の実施態様では、ビット誤り率テストの実施方法が得られる。この実施態様には、測定された誤りのあるビットの累積数に基づいて、ビット誤り率の事後累積分布関数（ｐｃｄｆ）を計算するステップと、ｐｃｄｆが、ビット誤り率がビット誤り率テスト限界（Ｌ）未満である、所望の確率（Ｃ）以上であるか否かを判定するステップが含まれている。ｐｃｄｆがＣ以上であるとする判定に応答して、テストは合格になり、停止される。１−ｐｃｄｆがＣ以上であると判定されると、テストは不合格になり、停止される。また、テストに要する時間量が最長テスト時間（Ｔ）を超えるとする判定に応答して、テストは不合格になり、停止される。上述のステップは、ｐｃｄｆがＣ未満であり、１−ｐｃｄｆがＣ未満であるとする判定に応答して、反復される。
【００１１】
本発明のもう１つの実施態様では、ビット誤り率テストを実施する製品に、少なくとも１つのコンピュータ可読媒体と、少なくとも１つのコンピュータ可読媒体に納められたプロセッサ命令が含まれている。プロセッサ命令は、少なくとも１つのプロセッサによって少なくとも１つのコンピュータ可読媒体から読み取ることができるように構成されている。この命令によって、少なくとも１つのプロセッサが、測定された誤りのあるビットの累積数に基づいて、ビット誤り率の事後累積分布関数（ｐｃｄｆ）を計算し、ｐｃｄｆが、ビット誤り率がビット誤り率テスト限界（Ｌ）未満である、所望の確率（Ｃ）以上であるか否かを判定することになる。
【００１２】
プロセッサは、ｐｃｄｆがＣ以上であるとする判定に応答して、テストに合格したことを明示し、テストを停止する働きもさせられる。プロセッサは、さらに、１ｐｃｄｆがＣ以上であるか否かの判定を行い、１−ｐｃｄｆがＣ以上であるとする判定に応答して、テストが不合格であったことを明示し、テストを停止する働きもする。プロセッサは、また、テスト時間が最長テスト時間（Ｔ）を超えたとする判定に応答して、テストが不合格であったことを明示し、テストを停止する働きもする。プロセッサは、ｐｃｄｆがＣ未満であり、１−ｐｃｄｆがＣ未満であるとする判定に応答して、上述のステップを反復する働きもする。
【００１３】
本発明のさらにもう１つの実施態様では、ビット誤り率テストを実施するようになっているシステムには、被測定物（ＤＵＴ）にビット・シーケンスを入力するようになっているビット・シーケンス発生器と、ビット・シーケンス発生器に相互運用できるように接続された遅延発生器が含まれている。ＤＵＴ及び遅延発生器には、コンパレータが相互運用できるように接続されている。コンパレータは、遅延発生器の出力とＤＵＴの出力を比較するようになっている。コンパレータには、カウンタが相互運用できるように接続されており、コンパレータの出力をカウントするようになっている。出力は、誤りのあるビットの累積数である。
【００１４】
カウンタには、制御コンピュータが相互運用できるように接続されており、誤りのあるビットの累積数に基づいて、ビット誤り率の事後累積分布関数（ｐｃｄｆ）を計算するようになっている。制御コンピュータは、ｐｃｄｆが、、ビット誤り率がビット誤り率テスト限界（Ｌ）未満である、所望の確率（Ｃ）以上であるか否かの判定も行う。制御コンピュータは、ｐｃｄｆがＣ以上であるとする判定に応答して、テストが合格であるか否かを明示し、テストを停止する。制御コンピュータは、１−ｐｃｄｆがＣ以上であるか否かを判定し、１−ｐｃｄｆがＣ以上であるとする判定に応答して、テストが不合格であったことを明示し、テストを停止する。制御コンピュータは、テスト時間が最長テスト時間（Ｔ）を超えたとする判定に応答し、テストが不合格であったことを明示して、テストを停止し、また、ｐｃｄｆがＣ未満であり、１−ｐｃｄｆがＣ未満であるとする判定に応答して、上述のステップを反復する。
【００１５】
本発明の上述の及びその他の特徴については、添付の図面に示す説明に役立つ例に関連して、詳述される。当業者には明らかなように、解説の実施態様は、例証によって、理解が得られるようにするために示されたものであり、この特許出願においては、さまざまな同等実施態様も企図されている。
【００１６】
【発明の実施の形態】
下記の説明では、制限のためではなく、解説のため、本発明の実施態様を完全に理解するために、特定の詳細が明らかにされる。しかし、当業者には明らかなように、本発明は、これら特定の詳細から逸脱した他の実施態様において実施することが可能である。他の例については、不必要な詳細によって本発明の実施態様に関する説明が不明瞭にならないように、周知の方法、装置、論理コード（例えば、ハードウェア、ソフトウェア、ファームウェア）等の詳細な説明は省略される。本発明の望ましい実施態様及びその利点は、図面中の図１から３を参照することによって最も明らかになる。
【００１７】
統計、データ分析、及び、人工知能に対するベイズ（Ｂａｙｅｓ）の方法の適用は、革命であった。ベイズの方法は、次第に、不確実な情報に基づいて、正しい演繹を可能にする強力な技法として認識されるようになってきた。ベイズの方法は、正統的な統計的推論手法に比べて、適用が容易である場合が多い。さらに、ベイズの方法によれば、演繹を行うのに、事前知識を正しく、十分に適用することが可能になる。
【００１８】
多くの測定及びテスト用途では、本質的に不確実な情報（例えば、測定結果及びテスト結果）を受け取り、それに基づいて情報の計算を行う。ベイズの方法では、複数の測定結果、テスト結果、及び、事前知識を統合する一貫した枠組みが得られる。こうして演繹される情報には、それ自体の不確実性に関するさらなる情報を伴っている。
【００１９】
伝統的な確率及び統計学では、確率は、反復実験におけるさまざまな事象の発生頻度の測度とみなされる。対照的に、ベイズの統計では、確率は、不確実な知識の利用可能な全ての関連構成要素が与えられたとした場合に、客観的推論者が特定の推定に関して有している知識状態の不確実性の測度とみなされる。換言すると、ベイズの統計では、確率は、与えられた不確実な知識について推論するための論理であるとみなされる。
【００２０】
ベイズの統計学的計算は、計算論的に集約形とすることが可能である。しかし、処理能力がコストの関数として連続的指数成長を遂げたことにより、それらは、従来可能であったものに比べると、物理的測定や、信号及び画像処理のさまざまな領域における多種多様なデータ分析問題にとって、はるかに実用的なものになった。ベイズの統計学的方法では論理として確率論を利用するので、装置を順次テストするのに計算論的に効率の良いアプローチが得られることになり、この結果、十分な確信をもって、被測定物のビット誤り率が十分に低いと分かると、すぐにテストを終了することが可能になる。予測テスト時間を最短にするため、利用可能な事前知識を十分に考慮するのが、最も一般的である。
【００２１】
図１は、本発明の実施態様によるビット誤り率テスト・システム１００を例示したブロック図である。システム１００には、ビット・シーケンス発生器１０２、被測定物（ＤＵＴ）１０４、クロック１０６、遅延発生器１０８、コンパレータ１１０、カウンタ１１２、及び、制御コンピュータ１１４が含まれている。
【００２２】
ビット・シーケンス発生器１０２は、被測定物１０４にＮビットのストリーム１１６（１）を入力する。ビット・シーケンス発生器１０２は、さらに、遅延発生器１０８に対して、被測定物１０４に供給されるのと同じＮビットのストリーム１１６（２）を供給する。遅延発生器１０８は、また、システム１００の同期を維持し、遅延発生器１０８によって導入される遅延の制御コンピュータ１１４による制御を維持するため、クロック１０６からの入力１１８も受信する。制御コンピュータ１１４は、遅延調整のため、接続１２０を介して遅延発生器１０８に相互運用できるように接続され、また、接続１２２を介してクロック１０６に相互運用できるように接続されている。
【００２３】
ビット・シーケンス発生器１０２によるＮビット・ストリーム１１６（１）の入力に応答して、被測定物１０４は、コンパレータ１１０に対してＮビット・ストリーム１２４を出力する。遅延発生器１０８は、コンパレータ１１０に対して、ビット・ストリーム発生器１０２からのＮビット・ストリーム１１６（２）の遅延バージョンであるビット・ストリーム１２６を出力する。コンパレータ１１０は、被測定物１０４からのＮビット・ストリーム１２４と遅延発生器１０８からのＮビット・ストリーム１２６を比較して、被測定物１０４からのその対応するビットと一致しない、遅延発生器１０８からの各遅延ビットに対応する出力１２８を、カウンタ１１２に対して生成する。これらの不一致は、被測定物１０４によるビット誤りの総数（Ｒ）を表している。カウンタ１１２は、ビット誤りの合計Ｒをカウントし、この合計Ｒを制御コンピュータ１１４に対して出力する。
【００２４】
図１に例示のように、Ｎビット・ストリームが、被測定物に入力され、被測定物の出力と比較される。ビット誤りが、コンパレータによって求められ、ビット誤り合計Ｒがカウンタによってカウントされる。カウンタは、制御コンピュータに対して合計Ｒを出力する。
【００２５】
本発明の実施態様によるビット誤り率の測定法は、図１に例示のようなシステムを用いることが可能である。図１に示すものと同様のシステム例としては、アジレント社の８１２５０    Ｐａｒａｌｌｅｌ  Ｂｉｔ−Ｅｒｒｏｒ  ＲａｔｅＴｅｓｔｅｒがある。例えば、図１に例示のような一般に用いられるビット誤りテスト・システムによれば、固定数のビットを測定することが可能になるが、ここで、Ｎは、テストを受けるビット数を表し、Ｒはカウントされた誤りのあるビット数を表している。ビット誤り率ρ及びその信頼区間は、本発明の実施態様を利用して計算することが可能である。本発明の実施態様によれば、ρをある所定の信頼区間内に設定するのに必要な時間が最短化される。
【００２６】
図２は、フローチャートである。本発明の実施態様によるビット誤り率テストに関連してビット誤り測定を例示したフローチャートである。フロー２００は、ステップ２０２から始まり、テスト・パラメータが設定される。これらのテスト・パラメータには、例えば、ビット誤り率テスト限界（Ｌ）、各被測定物のビット誤り率がＬ未満である所望の確率（Ｃ）、ビット誤り率の事前平均（μ）及び事前標準偏差（σ）、被測定物がテストされることになるビット・レート（Ｂ）、及び、最長テスト時間（Ｔ）を含むことが可能である。Ｂは、通常、ビット／秒で測定される。μ及び／またはσを推定することができない場合、μ＝０．５及びσ＝０．１を利用するのが望ましい。
【００２７】
実行は、ステップ２０２からステップ２０４に進む。ステップ２０４では、係数ａ及びｂが計算されるが、ここで、ａ＝ｓμ、ｂ＝ｓ（１−μ）であり：
【数２】
0004050109.tif 000002
実行は、ステップ２０４からステップ２０６に進む。ステップ２０６において、最長テスト時間Ｔの経過時点を確認するために用いられるタイマが起動される。
【００２８】
実行は、ステップ２０６からステップ２０８に進む。ステップ２０８では、例えば、システム１００のようなシステムを利用して、複数ｎビットが測定される。ステップ２０８の測定によって、ビット誤り数が得られる。実行は、ステップ２０８からステップ２１０に進む。ステップ２１０では、ステップ２０８で分かったビット誤り数が、例えば、システム１００のカウンタ１１２によってカウントされ、Ｒ値が得られる。実行は、ステップ２１０からステップ２０８に移行し、第２のｎビットが測定される。実行は、ステップ２０８からステップ２１０に進む。ステップ２１０では、ステップ２０８の２回目の実施で得られたビット誤り数を前回のＲ値に加えることによって、Ｒ値が更新され、Ｒはテスト中にカウントされた累積ビット誤り数を表すことになる。フロー２００から得られる測定ビット・レートは、Ｒ／Ｎで表すことが可能であるが、ここで、Ｎ＝ｎｘであり、ｘは、テスト中に実施されたステップ２０８の回数である。
【００２９】
図２に例示のように、パラメータの入力、及び、係数ａ及びｂの計算が済むと、タイマが起動される。タイマの起動後、ｎビットが測定され、Ｒのビット誤りが得られる。ビット誤り数Ｒがカウントされ、その後、第２のｎビットが測定され、第２のｎビットからのビット誤り数を前回のＲ値に加えることによって、Ｒが更新される。ビット誤りの測定及び累算サイクルは、テスト全般にわたって続行される。
【００３０】
ビット誤り率は、確率であるため、０から１の間でなければならない。被測定物のビット誤り率の事前μ及び事前σが、例えば、多くの同様の装置が測定された製造状況におけるように既知の場合、本発明に従って事前μ及び事前σを利用することにより、ビット誤り率テストの実施に必要な時間量を短縮することが可能である。事前μ及びσは、例えば、測定値とすることもできるし、あるいは、被測定物または同様の装置に習熟したエンジニアまたは他の専門家から得られる推定値とすることも可能である。
【００３１】
μまたはσにわずかな誤りがあったとしても、測定時間への影響はほんのわずかであるため、事前μ及びσは、本発明の実施態様に関連して利用することが可能であり、テスト結果に悪影響を及ぼす恐れがほとんどない。さらに、μまたはσがかなり不正確な場合でも、最終的には、正しいビット誤り率測定値が得られることになる。事前知識を適用すると、ビット誤り率の信頼区間幅が狭められる場合が多い。反復実験の測定時間は、一般に、所望の正確度の向上に対して２次的伸びを示すので、事前知識を適用すると、ある特定の所望の正確度レベルを得るための測定時間が短縮される場合が多い。
【００３２】
図３は、本発明の実施態様による、ビット誤り率テストに関連したビット誤り率統計分析を例示したフローチャートである。フロー３００は、フロー２００から得られる累積測定ビット誤り数（Ｒ）に基づいて、ビット誤り率の事後累積分布関数（ｐｃｄｆ）を計算するために利用される。望ましい実施態様の場合、フロー３００は、フロー２００のステップ２０８及び２１０と並行して行われる。ステップ２０８で測定される複数のビット（ｎ）は、１つのブロックに相当するのが望ましいが、ここで、ｎは、フロー３００の最悪のケースの実施時間にビット・レート（Ｂ）を掛けた値に等しく、これによって、ステップ２０８及び２１０とフロー３００のパイプラインが得られることになる。この望ましい実施態様によれば、フロー３００が実施される毎に、ステップ２０８において、新たなｎビット・ブロックが測定され、Ｒが更新された。望ましい実施値用の場合、フロー３００は、制御コンピュータ１１４によって実施される。
【００３３】
ステップ２０８及び２１０が、テストで始めて実施された後、フロー３００がステップ３０２から開始され、ｐｃｄｆの計算が行われる。望ましい実施態様の場合、ｐｃｄｆは、下記に等しい：
【００３４】
【数３】
0004050109.tif 000003
【００３５】
β（ａ、ｂ）は、当該技術において周知のガウスのベータ関数である。ｐｃｄｆは、ビット誤り率がＬ未満である確率の計算を表している。ｐｃｄｆ＞Ｃの場合、ビット誤り率がＬ未満である確率は、少なくともテスト限界Ｃと同じである。同様に、１−ｐｃｄｆ＞Ｃの場合、ビット誤り率がＬを超える確率は、所望の確率であると判定された。
【００３６】
表１から明らかなように、Ｎはテストを受けたビット数であり、Ｒはカウントされた誤りのあるビット数である。ρは、ビット誤り率であり、Ｉは、ビットの誤りが、確率ρで生じる独立同一分布ランダム事象であるという仮定を表している。Ｋは、ρの事前平均（μ）及び事前標準偏差（σ）が、既知のρの標準偏差（ａ）であるという仮定である。Ｋは、０＜ρ＞１という仮定である。β（ｘ，ｙ）は、ガウスのベータ関数である。
【００３７】
【表１】
0004050109.tif 000004
【００３８】
ｐｃｄｆの典型的な２つの計算方法は、方程式（２）の数値積分及びオフ・ザ・シェルフ・ライブラリ関数を利用した計算である。数学的ライブラリの中には、不完全なベータ関数を実施するものもあり、不完全なβ（ｚ；ｃ，ｄ）は下記のように定義される：
【００３９】
【数４】
0004050109.tif 000005
【００４０】
方程式（３）のライブラリの実施が利用可能であれば、ｐｃｄｆ（すなわち、方程式２）は、次のように計算することが可能である
【数５】
0004050109.tif 000006
不完全なベータ関数ルーチンの例が、Ｃライブラリｃｅｐｈｅｓからのルーチンｉｎｃｂｅｔであり、これらについては、ｗｗｗ．ｎｅｔｌｉｂ．ｏｒｇ．で知ることが可能である。実験データが示すように、不完全なベータ関数を利用したｐｃｄｆの計算は、直交符号を利用したｐｃｄｆの計算よりも大幅に速くなる。
【００４１】
理論上、ステップ３０２におけるｐｃｄｆの計算を含むフロー３００は、各個別ビットの測定後に実施することが可能である。しかし、実際には、ｐｃｄｆの計算にかかる時間は、単一ビットの計算に要する時間よりもはるかに長い。ｐｃｄｆの計算に必要な時間量は、ビット測定数によって左右されないので、フロー３００の実施に必要とされる時間中に、できるだけ多くのビットをテストするのが望ましい。これによって、上述のように、測定及び累算ステップ２０８及び２１０とフロー３００のパイプライン化が可能になる。
【００４２】
もう一度図３を参照すると、実行は、ステップ３０２からステップ３０４に進む。ステップ３０４では、ｐｃｄｆがＣ以上であるか否かの判定が行われる。Ｃ以上であると判定されると、実行はステップ３０６に進み、テストが停止されて、合格と明示される。ステップ３０４において、Ｃ以上ではないと判定されると、実行はステップ３０８に進む。
【００４３】
ステップ３０８では、１−ｐｃｄｆ＞Ｃか否かの判定が行われる。Ｃ以上であると判定されると、実行はステップ３１０に進み、テストは、Ｃによる不合格と明示されて、停止される。Ｃによる不合格は、所望の確率に対して、ビット誤り率がテスト限界以上であると判定されたことを意味するものである。ステップ３０８において、Ｃ以上ではないと判定されると、実行はステップ３１２に進む。ステップ３１２では、ステップ２０６で起動されたタイマがＴを超えたか否かの判定が行われる。超えたと判定されると、実行はステップ３１４に進む。ステップ３１４において、テストは、時間による不合格と明示されて、停止される。時間による不合格は、Ｃによる合格または不合格が生じたとは判定されずに、テストがＴを超えたことを表している。望ましい実施態様の場合、Ｔは、少なくとも、フロー３００の最悪のケースの実施時間にビット・レート（Ｂ）を掛けた値の１５００倍になる。ステップ３０６、ステップ３１０、ステップ３１４のどれかにおいてテストが停止されると、必ず、フロー３００とフロー２００の両方が停止され、Ｔ、Ｎ、及び、Ｒに関する任意の記憶値がクリアされる。ステップ２０６で起動されたタイマがＴを超えていない場合、実行は、ステップ３１２からステップ３０２に移行する。
【００４４】
本発明の実施態様によれば、所望の確率に対して、ビット誤り率が十分に低いか否かの結論を引き出すことができると、即座に、ビット誤り率テストが停止するので、必要な最短時間内においてビット誤り率を求めることが可能である。ビットの測定数が最少であれば、測定時間が最短になり、テスト・スループットが最大になる。スループットの最大化は、とりわけ、ビット誤り率テストが潜在的に製造ラインの障害になる可能性がある、製造テストにおいて重要である。ビット誤り率の予測通常範囲に関する事前の情報が得られる場合、本発明では、この情報が、テストの実施時間に関する判定プロセスに組み込まれるので、測定時間が短縮され、スループットが増大する。
【００４５】
添付の図面及び上記説明においては、本発明の望ましい実施態様が解説及び例示されたが、もちろん、本発明は、開示の実施態様に制限されるものではなく、付属の請求項に記載され、定義されている本発明の精神及び範囲を逸脱することなく、さまざまな再構成、修正、及び、置換を施すことが可能である。本明細書で開示した発明の実施の形態について以下に列挙する。
【００４６】
（実施態様１）ビット誤り率テストを実施する方法であって、
（ｄ）測定された誤りのあるビットの累積数に基づいてビット誤り率の事後累積分布関数（ｐｃｄｆ）を計算するステップと、
（ｅ）ｐｃｄｆが、ビット誤り率がビット誤り率テスト限界（Ｌ）未満である所望の確率（Ｃ）以上であるか否かを判定するステップと、
（ｆ）ｐｃｄｆがＣ以上であるという判定に応答して、合格したテストを明示し、そのテストを停止するステップと、
（ｇ）１−ｐｃｄｆがＣ以上か否かを判定するステップと、
（ｈ）１−ｐｃｄｆがＣ以上であるという判定に応答して、不合格になったテストを明示し、そのテストを停止するステップと、
（ｉ）テスト時間が最長テスト時間（Ｔ）を超えたという判定に応答して、不合格になったテストを明示し、そのテストを停止するステップと、
（ｊ）ｐｃｄｆがＣ未満で、１−ｐｃｄｆがＣ未満であるという判定に応答して、ステップ（ｄ）から（ｉ）を反復するステップが含まれている、
方法。
（実施態様２）さらに、
（ａ）複数のビットを測定するステップと、
（ｂ）測定された誤りのあるビットの累積数を求めるステップと、
（ｃ）ステップ（ｂ）に応答して、ステップ（ａ）及び（ｂ）を反復するステップが含まれている、
実施態様１に記載の方法。
（実施態様３）複数の測定ビット数が、ステップ（ａ）及び（ｂ）の実施時間量がステップ（ｄ）から（ｉ）の最悪のケースの実施時間にほぼ等しくなるように設定されることを特徴とする、実施態様２に記載の方法。
（実施態様４）さらに、
Ｌを設定するステップと、
Ｃを設定するステップと、
前記ビット誤り率の事前平均（μ）を設定するステップと、
前記ビット誤り率の事前標準偏差（σ）を設定するステップと、
Ｔを設定するステップが含まれており、前記設定ステップが、ステップ（ａ）の実施前に実施されることを特徴とする、
実施態様２に記載の方法。
（実施態様５）さらに、
テスト・ビット・レートを設定するステップと、
前記テスト・ビット・レートに前記最悪のケースの時間を掛けて、前記複数の測定ビット数を求めるステップが含まれることを特徴とする、
実施態様３に記載の方法。
（実施態様６）ステップ（ａ）及び（ｂ）の最初の実施後に、ステップ（ａ）及び（ｂ）が、ステップ（ｄ）から（ｉ）と並行して実施されることを特徴とする、実施態様３に記載の方法。
（実施態様７）事前平均及び事前標準偏差が、履歴データまたは推定に基づくことを特徴とする、実施態様２に記載の方法。
（実施態様８）事前平均及び事前標準偏差が、それぞれ、０．５及び０．１に設定されることを特徴とする、実施態様２に記載の方法。
（実施態様９）さらに、値ａ及びｂを計算するステップが含まれることと、ここで：
【数６】
0004050109.tif 000007
であることと；
μが事前平均であり、σがビット誤り率の事前標準偏差であることを特徴とする、実施態様１に記載の方法。
（実施態様１０）
【数７】
0004050109.tif 000008
であることを特徴とする、実施態様９に記載の方法。
（実施態様１１）さらに、値ａ及びｂを計算するステップが含まれることと、ここで：
【数８】
0004050109.tif 000009
であることと；
μが事前平均であり、σがビット誤り率の事前標準偏差であることを特徴とする、実施態様４に記載の方法。
（実施態様１２）
【数９】
0004050109.tif 000010
であることを特徴とする、実施態様１に記載の方法。
（実施態様１３）β（ａ、ｂ）がガウスのベータ関数であることを特徴とする、実施態様１０に記載の方法。
（実施態様１４）前記ｐｃｄｆの計算ステップが、目的書き込みコードを利用して実施されることを特徴とする、実施態様１に記載の方法。
（実施態様１５）前記ｐｃｄｆの計算ステップが、目的書き込みコードを利用して実施されることを特徴とする、実施態様１０に記載の方法。
（実施態様１６）前記ｐｃｄｆの計算ステップが、目的書き込みコードを利用して実施されることを特徴とする、実施態様１１に記載の方法。
（実施態様１７）前記目的書き込みコードが、不完全なベータ関数であることを特徴とする、実施態様１４に記載の方法。
（実施態様１８）前記目的書き込みコードが、不完全なベータ関数であることを特徴とする、実施態様１５に記載の方法。
（実施態様１９）前記目的書き込みコードが、不完全なベータ関数であることを特徴とする、実施態様１６に記載の方法。
（実施態様２０）ビット誤り率テストを実施するための製品であって、
少なくとも１つのコンピュータ可読媒体と、
前記少なくとも１つのコンピュータ可読媒体に納められたプロセッサ命令が含まれていて、前記プロセッサ命令が、少なくとも１つのプロセッサによって、前記少なくとも１つのコンピュータ可読媒体から読み取ることができるように構成されており、それによって、前記少なくとも１つのプロセッサに、
（ｄ）測定された誤りのあるビットの累積数に基づいてビット誤り率の事後累積分布関数（ｐｃｄｆ）を計算し、
（ｅ）ｐｃｄｆが、ビット誤り率がビット誤り率テスト限界（Ｌ）未満である、所望の確率（Ｃ）以上であるか否かを判定し、
（ｆ）ｐｃｄｆがＣ以上であるという判定に応答し、合格したテストを明示して、そのテストを停止し、
（ｇ）１−ｐｃｄｆがＣ以上か否かを判定し、
（ｈ）１−ｐｃｄｆがＣ以上であるという判定に応答し、不合格になったテストを明示して、そのテストを停止し、
（ｉ）テスト時間が最長テスト時間（Ｔ）を超えたという判定に応答し、不合格になったテストを明示して、そのテストを停止し、
（ｊ）ｐｃｄｆがＣ未満で、１−ｐｃｄｆがＣ未満であるという判定に応答して、ステップ（ｄ）から（ｉ）を反復するといった、
働きをさせるようになっていることを特徴とする、
製品。
（実施態様２１）さらに、前記少なくとも１つのコンピュータ可読媒体に納められたプロセッサ命令が含まれていて、前記プロセッサ命令が、少なくとも１つのプロセッサによって、前記少なくとも１つのコンピュータ可読媒体から読み取ることができるように構成されており、それによって、前記少なくとも１つのプロセッサに、
（ａ）複数のビットを測定し、
（ｂ）測定された誤りのあるビットの累積数を求め、
（ｃ）ステップ（ｂ）に応答して、ステップ（ａ）及び（ｂ）を反復するといった、
働きをさせるようになっていることを特徴とする、
実施態様２０に記載の製品。
（実施態様２２）前記複数の測定ビット数が、ステップ（ａ）及び（ｂ）の実施時間量がステップ（ｄ）から（ｉ）の最悪のケースの実施時間にほぼ等しくなるように設定されることを特徴とする、実施態様２１に記載の製品。
（実施態様２３）さらに、前記少なくとも１つのコンピュータ可読媒体に納められたプロセッサ命令が含まれていて、前記プロセッサ命令が、少なくとも１つのプロセッサによって、前記少なくとも１つのコンピュータ可読媒体から読み取ることができるように構成されており、それによって、前記少なくとも１つのプロセッサに、
Ｌを設定し、
Ｃを設定し、
前記ビット誤り率の事前平均を設定し、
前記ビット誤り率の事前標準偏差を設定し、
Ｔを設定するといった、
働きをさせるようになっていることと、ここで、Ｌ、Ｃ、事前平均、事前標準偏差、及び、Ｔが、（ａ）の実施前に設定されることを特徴とする、
実施態様２１に記載の製品。
（実施態様２４）さらに、前記少なくとも１つのコンピュータ可読媒体に納められたプロセッサ命令が含まれていて、前記プロセッサ命令が、少なくとも１つのプロセッサによって、前記少なくとも１つのコンピュータ可読媒体から読み取ることができるように構成されており、それによって、前記少なくとも１つのプロセッサに、
テスト・ビット・レートを設定し、
前記テスト・ビット・レートに前記最悪のケースの時間を掛けて、前記複数の測定ビット数を求めるといった、
働きをさせるようになっていることを特徴とする、
実施態様２２に記載の製品。
（実施態様２５）ステップ（ａ）及び（ｂ）の最初の実施後に、ステップ（ａ）及び（ｂ）が、ステップ（ｄ）から（ｉ）と並行して実施されることを特徴とする、実施態様２２に記載の製品。
（実施態様２６）事前平均及び事前標準偏差が、履歴データまたは推定に基づくことを特徴とする、実施態様２１に記載の製品。
（実施態様２７）事前平均及び事前標準偏差が、それぞれ、０．５及び０．１に設定されることを特徴とする、実施態様２１に記載の製品。
（実施態様２８）さらに、前記少なくとも１つのコンピュータ可読媒体に納められたプロセッサ命令が含まれていて、前記プロセッサ命令が、少なくとも１つのプロセッサによって、前記少なくとも１つのコンピュータ可読媒体から読み取ることができるように構成されており、それによって、前記少なくとも１つのプロセッサに、
値ａ及びｂを計算するといった、
働きをさせるようになっていることと、ここで：
【数１０】
0004050109.tif 000011
であることと；
μが事前平均であり、σがビット誤り率の事前標準偏差であることを特徴とする、    実施態様２０に記載の製品。
（実施態様２９）
【数１１】
0004050109.tif 000012
であることを特徴とする、実施態様２８に記載の製品。
（実施態様３０）さらに、前記少なくとも１つのコンピュータ可読媒体に納められたプロセッサ命令が含まれていて、前記プロセッサ命令が、少なくとも１つのプロセッサによって、前記少なくとも１つのコンピュータ可読媒体から読み取ることができるように構成されており、それによって、前記少なくとも１つのプロセッサに、
値ａ及びｂを計算するといった、
働きをさせるようになっていることと、ここで：
【数１２】
0004050109.tif 000013
であることと；
μが事前平均であり、σがビット誤り率の事前標準偏差であることを特徴とする、実施態様２３に記載の製品。
（実施態様３１）
【数１３】
0004050109.tif 000014
であることを特徴とする、実施態様２０に記載の製品。
（実施態様３２）前記ｐｃｄｆの計算ステップが、目的書き込みコードを利用して実施されることを特徴とする、実施態様２０に記載の製品。
（実施態様３３）前記ｐｃｄｆの計算ステップが、目的書き込みコードを利用して実施されることを特徴とする、実施態様２９に記載の製品。
（実施態様３４）前記ｐｃｄｆの計算ステップが、目的書き込みコードを利用して実施されることを特徴とする、実施態様３０に記載の製品。
（実施態様３５）前記目的書き込みコードが、不完全なベータ関数であることを特徴とする、実施態様３２に記載の製品。
（実施態様３６）前記目的書き込みコードが、不完全なベータ関数であることを特徴とする、実施態様３３に記載の製品。
（実施態様３７）前記目的書き込みコードが、不完全なベータ関数であることを特徴とする、実施態様３４に記載の製品。
（実施態様３８）ビット誤り率テストを実施するようになっているシステム（１００）であって、
被測定物（ＤＵＴ）（１０４）にビット・シーケンス（１１６（１））を入力するようになっているビット・シーケンス発生器（１０２）と、
前記ビット・シーケンス発生器（１０２）に相互運用できるように接続された遅延発生器（１０８）と、
前記ＤＵＴ（１０４）及び前記遅延発生器（１０８）に相互運用できるように接続されて、前記遅延発生器（１０８）の出力（１２６）と前記ＤＵＴ（１０４）の出力（１２４）を比較するようになっている、コンパレータ（１１０）と、
前記コンパレータ（１１０）に相互運用できるように接続されて、誤りのあるビットの累積数であるコンパレータ（１１０）の出力（１２８）をカウントするようになっているカウンタ（１１２）と、
前記カウンタ（１１２）に相互運用できるように接続された制御コンピュータ（１１４）が含まれており、前記コンピュータ（１１４）が、
（ｄ）誤りのあるビットの累積数に基づいてビット誤り率の事後累積分布関数（ｐｃｄｆ）を計算し、
（ｅ）ｐｃｄｆが、ビット誤り率がビット誤り率テスト限界（Ｌ）未満である、所望の確率（Ｃ）以上であるか否かを判定し、
（ｆ）ｐｃｄｆがＣ以上であるという判定に応答し、合格したテストを明示して、そのテストを停止し、
（ｇ）１−ｐｃｄｆがＣ以上か否かを判定し、
（ｈ）１−ｐｃｄｆがＣ以上であるという判定に応答し、不合格になったテストを明示して、そのテストを停止し、
（ｉ）テスト時間が最長テスト時間（Ｔ）を超えたという判定に応答し、不合格になったテストを明示して、そのテストを停止し、
（ｊ）ｐｃｄｆがＣ未満で、１−ｐｃｄｆがＣ以上であるという判定に応答して、ステップ（ｄ）から（ｉ）を反復するようになっていることを特徴とする、
システム。
（実施態様３９）前記コンピュータ（１１４）が、さらに、
（ａ）複数のビットを測定し、
（ｂ）測定された誤りのあるビットの累積数を求め、
（ｃ）ステップ（ｂ）に応答して、ステップ（ａ）及び（ｂ）を反復するようになっていることを特徴とする、
実施態様３８に記載のシステム（１００）。
（実施態様４０）前記複数の測定ビット数が、（ａ）及び（ｂ）の実施時間量が（ｄ）から（ｉ）の最悪のケースの実施時間にほぼ等しくなるように設定されることを特徴とする、実施態様３９に記載のシステム（１００）。
（実施態様４１）前記コンピュータ（１１４）が、さらに、
Ｌを設定し、
Ｃを設定し、
前記ビット誤り率の事前平均を設定し、
前記ビット誤り率の事前標準偏差を設定し、
Ｔを設定するようになっていることと、ここで、Ｌ、Ｃ、事前平均、事前標準偏差、及び、Ｔが、（ａ）の実施前に設定されることを特徴とする、
実施態様３９に記載のシステム（１００）。
（実施態様４２）前記コンピュータ（１１４）が、さらに、
テスト・ビット・レートを設定し、
前記テスト・ビット・レートに前記最悪のケースの時間を掛けて、前記複数の測定ビット数を求めるようになっていることを特徴とする、
実施態様４０に記載のシステム（１００）。
（実施態様４３）（ａ）及び（ｂ）の最初の実施後に、（ａ）及び（ｂ）が、（ｄ）から（ｉ）と並行して実施されることを特徴とする、実施態様４０に記載のシステム（１００）。
（実施態様４４）事前平均及び事前標準偏差が、履歴データまたは推定に基づくことを特徴とする、実施態様３９に記載のシステム（１００）。
（実施態様４５）事前平均及び事前標準偏差が、それぞれ、０．５及び０．１に設定されることを特徴とする、実施態様３９に記載のシステム（１００）。
（実施態様４６）前記コンピュータ（１１４）が、さらに、値ａ及びｂを計算するようになっていることと、ここで：
【数１４】
0004050109.tif 000015
であることと；
μが事前平均であり、σがビット誤り率の事前標準偏差であることを特徴とする、  実施態様３８に記載のシステム（１００）。
（実施態様４７）
【数１５】
0004050109.tif 000016
であることを特徴とする、実施態様４６に記載のシステム（１００）。
（実施態様４８）
β（ａ、ｂ）がガウスのベータ関数であることを特徴とする、実施態様４７に記載のシステム（１００）。
（実施態様４９）前記コンピュータ（１１４）が、さらに、値ａ及びｂを計算するようになっていることと、ここで：
【数１６】
0004050109.tif 000017
であることと；
μが事前平均であり、σがビット誤り率の事前標準偏差であることを特徴とする、実施態様４１に記載のシステム（１００）。
（実施態様５０）
【数１７】
0004050109.tif 000018
であることを特徴とする、実施態様３８に記載のシステム（１００）。
（実施態様５１）前記ｐｃｄｆの計算ステップが、目的書き込みコードを利用して実施されることを特徴とする、実施態様３８に記載のシステム（１００）。
（実施態様５２）前記ｐｃｄｆの計算ステップが、目的書き込みコードを利用して実施されることを特徴とする、実施態様４７に記載のシステム（１００）。
（実施態様５３）前記ｐｃｄｆの計算ステップが、目的書き込みコードを利用して実施されることを特徴とする、実施態様４９に記載のシステム（１００）。
（実施態様５４）前記目的書き込みコードが、不完全なベータ関数であることを特徴とする、実施態様５１に記載のシステム（１００）。
（実施態様５５）前記目的書き込みコードが、不完全なベータ関数であることを特徴とする、実施態様５２に記載のシステム（１００）。
（実施態様５６）前記目的書き込みコードが、不完全なベータ関数であることを特徴とする、実施態様５３に記載のシステム（１００）。
【図面の簡単な説明】
【図１】ビット誤り率テスト・システムを例示したブロック図である。
【図２】本発明の実施態様によるビット誤り率テストに関連したビット誤り測定を例示したフローチャートである。
【図３】本発明の実施態様によるビット誤り率に関連したビット誤り率統計分析を例示したフローチャートである。
【符号の説明】
１００  テスト・システム
１０２  ビット・シーケンス発生器
１０４  被測定物
１０８  遅延発生器
１１０  コンパレータ
１１２  カウンタ
１１４  制御コンピュータ
１１６  ビット・シーケンス
１２４，１２８  出力
【図１】
0004050109.tif 000020
【図２】
0004050109.tif 000021
【図３】
0004050109.tif 000022