(57)【特許請求の範囲】
【請求項１】
入力マッチング回路と低雑音増幅器と出力マッチング回路とを縦列接続し、前記低雑音増幅器の入出力間に該低雑音増幅器の入出力間を導通するスイッチと、該スイッチに接続しインピーダンスを補償する回路を備えた低雑音増幅器回路であって、前記スイッチを、前記低雑音増幅器の入出力間に直列に接続した二つのスイッチとし、該スイッチを互いに接続する接合部と接地間に前記補償回路を設けたことを特徴とする低雑音増幅器回路。
【請求項２】
入力マッチング回路と低雑音増幅器と出力マッチング回路とを縦列接続し、前記低雑音増幅器の入出力間に該低雑音増幅器の入出力間を導通するスイッチと、該スイッチに接続しインピーダンスを補償する回路を備えた低雑音増幅器回路であって、前記スイッチを、前記低雑音増幅器の入出力間を導通する第１のスイッチ、及び該第１のスイッチから接地に至る第２のスイッチの二つとし、該第２のスイッチと接地間に前記補償回路を設けたことを特徴とする低雑音増幅器回路。
【請求項３】
前記低雑音増幅器と前記スイッチとを同一チップ内に設け、該チップに、前記入力マッチング回路と前記出力マッチング回路と前記補償回路を付加的に設けたことを特徴とする請求項１又は２記載の低雑音増幅器回路。
【請求項４】
前記低雑音増幅器が動作、前記スイッチが非導通して補償回路が分離されるとき、前記入力マッチング回路と前記出力マッチング回路は、前記低雑音増幅器の動作時の入出力インピーダンスと、前記スイッチの非導通時のインピーダンスが並列接続されたインピーダンスをそれぞれ見込むインピーダンスが、伝送回路の特性インピーダンスに整合するように、その常数を設定し、前記低雑音増幅器が非動作、前記スイッチが導通して補償回路が接続されるとき、該補償回路は、該補償回路と前記入力マッチング回路と前記出力マッチング回路と非動作時の低雑音増幅器により構成される並列回路のインピーダンスが、受信信号帯域において共振するように、その常数を設定したことを特徴とする請求項１乃至３記載の低雑音増幅器回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、低雑音増幅器（以下、ＬＮＡという。）回路に関し、より詳細には、ＲＦ入力の信号電力が小さいときは、ＲＦ入力をＬＮＡで増幅し、ＲＦ入力が一定値以上の大電力のときは、スイッチによりＬＮＡの入出力間を導通する、即ちＬＮＡをスルーするＬＮＡ回路に関する。
【０００２】
【従来の技術】
符号分割多元接続（ＣＤＭＡ）方式等の受信系において、希望信号や妨害信号のＲＦ入力電力が大きい時、ＬＮＡ及びＬＮＡの後段で信号が歪むのを防ぐために、ある一定値以上のＲＦ入力が受信機入力端に加えられた時、ＬＮＡを経由する代りにＬＮＡの入出力間をスイッチで導通するスルー回路を通過するようにすることが知られている（例えば、特開平１０−８４３００号公報）。
【０００３】
図１０は、従来のＬＮＡ回路の回路構成図で、図中、３１はＬＮＡ、３２は入力マッチング回路、３３は出力マッチング回路、ＳＷ１〜ＳＷ４は半導体回路により構成されるスイッチである。ＬＮＡ３１とスイッチＳＷ１〜ＳＷ４は、ＬＳＩ等のチップ（図１０の破線）内に構成され、そのノードがＩＣピンＰ１〜Ｐ６として、入力マッチング回路３２、出力マッチング回路３３等と接続される。
【０００４】
受信機へのＲＦ入力の信号電力が小さい時には、ＲＦ入力信号は、スイッチＳＷ１及びＳＷ２を導通、スイッチＳＷ３、ＳＷ４を非導通、ＬＮＡ３１のバイアス電源をＯＮとすることにより、ＬＮＡ３１で増幅し、ＲＦ出力から後段へ入力する。
【０００５】
ＲＦ入力の信号電力が大きくなると、ＬＮＡ３１及び後段で扱う信号電力が増大するため、各回路で歪みが発生し、受信性能劣化の原因となる。そこで、このような時には、ＲＦ入力信号は、スイッチＳＷ１及びＳＷ２を非導通、ＬＮＡ３１のバイアス電源をＯＦＦとし、スイッチＳＷ３及びＳＷ４を導通することにより、スイッチＳＷ３、ＳＷ４を通過させる。このことにより、ＲＦ入力信号はＬＮＡ３１を介さずに後段へと受け渡される結果、ＬＮＡ３１における歪みは解消し、さらに、後段への信号レべルがＬＮＡ３１を介した時よりも低くなるため、後段での歪みも解消する。なお、入、出力マッチング回路３２、３３はＬＮＡ３１に使用するトランジスタの入出力インピーダンスを５０Ωに整合させるために使用する。
【０００６】
図１１は他の従来のＬＮＡ回路の回路構成図を示し、図１０と異なる点は、スルー回路のスイッチをスイッチＳＷ３のみとした点であり、スイッチＳＷ４を省略することにより回路の簡略化とスルー時の挿入損失の軽減化を図ったものである。ＬＮＡ回路の動作は図１０のそれと同じである。
【０００７】
これらのＬＮＡ回路において、ＲＦ入力の信号電力が一定値以上のレべルに達する場合、スイッチＳＷ１及びＳＷ２の非導通とともにＬＮＡ３１のバイアス電源がＯＦＦとなるため、この段でそれまで得ることのできたゲインは、スイッチＳＷ３及びＳＷ４（図１０）、またはスイッチＳＷ３（図１１）の通過損失分に置き換わり、後段への信号レべルがＬＮＡ動作時より低くなるために、ＬＮＡ３１ばかりでなく後段で発生する歪を抑制する効果がある。また、ＬＮＡ３１の入出力間をスルーするときはＬＮＡ３１は使用しないので、そのバイアスをＯＦＦとして、ＬＮＡ３１に余分なＤＣ電流が流れないようにする。こうすることによって受信端末の低消費電力化を実現し、バッテリー使用時間を延長することができるものである。
【０００８】
【発明が解決しようとする課題】
しかしながら、これらの回路は以下のような問題点がある。即ち、
（１）スイッチＳＷ１、ＳＷ２等のスイッチは、通常、半導体デバイスが使用され、ＦＥＴが一般的である。また、ＬＮＡ３１の入、出力マッチング回路３２、３３はインダクタや容量等の受動素子で構成される。前述のように入、出力マッチング回路３２、３３はＬＮＡ３１に使用するトランジスタの入出力インピーダンスを５０Ωに整合するために構成するもので、その構成素子の損失はできるだけ低いものが望ましい。このため、入、出力マッチング回路３２、３３に使用するインダクタと容量は、ＩＣ内部では実現できず、外部回路となる。つまり、ＬＮＡ３１と、ＳＷ１、ＳＷ２等を同一のＩＣチップ内に収めようとすると、図１０、１１のＰ１〜Ｐ６で示す各ノードがＩＣピンとして必要となり、そのピンの数は合計６ピンにも及ぶ。一般にＩＣのコストは、ピン数が多いほど高く、従って従来回路はＬＳＩ化のためのコストが高いものになる。
【０００９】
（２）また、このようなＬＮＡ回路の配線を一つのＩＣの周辺で行うことは、そのＩＣを搭載するプリント基板の配線を著しく複雑なものとし、更に配線の複雑化は携帯端末のプリント基板スペースの増大、回路性能の劣化、回路構成の複雑化を招く。
【００１０】
（３）ＲＦ入力の信号電力が小さく、ＬＮＡ３１のバイアス電源がＯＮしている時に、スイッチＳＷ１及びＳＷ２の挿入による入出力損失が発生する。この微弱入力の時は、小さい電力の信号をＬＮＡ３１で増幅しなければならないが、スイッチＳＷ１、ＳＷ２の損失分だけ何もない時に比べて増幅度が低下する。特に、入力側のスイッチＳＷ１はその損失分が直接ＮＦ（ノイズフィギュア）の悪化量と等しくなり、受信性能を劣化させる。また、ＬＮＡ３１の入出力インピーダンスによる入出力損失が生じる。
【００１１】
（４）これを避けるために、スイッチＳＷ１とＳＷ２を省略することが考えられるが、その場合、今度は入力が大きくなりスイッチＳＷ３及びＳＷ４（図１０）、又はＳＷ３（図１１）を導通する時に、これらスイッチにＬＮＡ３１に使用しているトランジスタ及び入、出力マッチング回路３２、３３が接続されたままになるため、インピーダンスによるミスマッチングロスが発生し、スイッチＳＷ３及びＳＷ４、又はスイッチＳＷ３の挿入による入出力損失だけの場合に比べてはるかに大きな損失になる。その結果、入力信号電力が非常に大きい場合を除いて、後段への信号レべルが低くなりすぎて、正常な受信ができなくなる。
【００１２】
本発明は、上述の実情に鑑みてなされたもので、ＬＮＡ回路をＬＳＩで構成するときピン数を少なくしてＬＳＩを搭載するプリント基板の配線並びに回路構成を簡素化するとともに、入力信号が微弱な場合、入出力マッチング回路の常数により動作時のＬＮＡや非導通時のスイッチを見込むインピーダンスの整合をとり、入力信号が強力な場合、前記常数により設定されたインピーダンスの整合を補償回路により補償して入力信号の入出力損失を防ぐＬＮＡ回路を提供するものである。
【００１３】
【課題を解決するための手段】
請求項１の発明は、入力マッチング回路と低雑音増幅器と出力マッチング回路とを縦列接続し、前記低雑音増幅器の入出力間に該低雑音増幅器の入出力間を導通するスイッチと、該スイッチに接続しインピーダンスを補償する回路を備えた低雑音増幅器回路であって、前記スイッチを、前記低雑音増幅器の入出力間に直列に接続した二つのスイッチとし、該スイッチを互いに接続する接合部と接地間に前記補償回路を設けたことを特徴とする。
【００１４】
請求項２の発明は、入力マッチング回路と低雑音増幅器と出力マッチング回路とを縦列接続し、前記低雑音増幅器の入出力間に該低雑音増幅器の入出力間を導通するスイッチと、該スイッチに接続しインピーダンスを補償する回路を備えた低雑音増幅器回路であって、前記スイッチを、前記低雑音増幅器の入出力間を導通する第１のスイッチ、及び該第１のスイッチから接地に至る第２のスイッチの二つとし、該第２のスイッチと接地間に前記補償回路を設けたことを特徴とする。
【００１５】
請求項３の発明は、請求項１又は２記載の低雑音増幅器回路において、前記低雑音増幅器と前記スイッチとを同一チップ内に設け、該チップに、前記入力マッチング回路と前記出力マッチング回路と前記補償回路を付加的に設けたことを特徴とする。
【００１６】
請求項４の発明は、請求項１乃至３記載の低雑音増幅器回路において、前記低雑音増幅器が動作、前記スイッチが非導通して補償回路が分離されるとき、前記入力マッチング回路と前記出力マッチング回路は、前記低雑音増幅器の動作時の入出力インピーダンスと、前記スイッチの非導通時のインピーダンスが並列接続されたインピーダンスをそれぞれ見込むインピーダンスが、伝送回路の特性インピーダンスに整合するように、その常数を設定し、前記低雑音増幅器が非動作、前記スイッチが導通して補償回路が接続されるとき、該補償回路は、該補償回路と前記入力マッチング回路と前記出力マッチング回路と非動作時の低雑音増幅器により構成される並列回路のインピーダンスが、受信信号帯域において共振するように、その常数を設定したことを特徴とする。
【００１７】
【発明の実施の態様】
図１（Ａ）は、本発明の実施例を説明するためのＬＮＡ回路の回路構成図で、図中、１はＬＮＡ、２は入力マッチング回路、３は出力マッチング回路、４は入出力インピーダンスの不整合を補償する補償回路、ＳＷ１、ＳＷ２は半導体回路で構成されるスイッチである。ＬＮＡ１とスイッチＳＷ１、ＳＷ２は、ＬＳＩ（図１（Ａ）破線内）で構成し、それらのノードに対応するピンＰ１〜Ｐ３に他の回路部品を外部部品として接続する。
【００１８】
即ち、入、出力マッチング回路２、３を、それぞれピンＰ１、Ｐ２に接続し、スイッチＳＷ１、ＳＷ２をＬＮＡ１の入出力間にＬＮＡ１をスルーするよう直列に配置し、補償回路４を、これら二つのスイッチＳＷ１、ＳＷ２を互いに接続するノードのピンＰ３と接地間にＬＳＩの外部部品として付加的に設ける。
【００１９】
ＲＦ入力の信号電力が低いときは、ＬＮＡ１のバイアスがＯＮ、スイッチＳＷ１及びＳＷ２は非導通となるので、ＲＦ入力はＬＮＡ１で増幅され、その後、ＲＦ出力として後段へ入力される。入力マッチング回路２は、ＬＮＡ１の入力側を見込んだインピーダンスをそれ以前の段のインピーダンスと等しくすることにより、信号の伝送損失を最小にするために挿入する。また、同様に、出力マツチング回路３も、ＬＮＡ１の出力側を見込んだインピーダンスを、それ以後の段のインピーダンスと等しくすることにより信号の伝送損失を最小にするために挿入する。
【００２０】
一般にＲＦ回路の場合、伝送線路の特性インピ−ダンスは５０Ωであるため、各回路の入出力インピーダンスも５０Ωになるようにマッチング回路を挿入する。
【００２１】
図２は、ＬＮＡ１に入、出力マッチング回路２、３が有る場合と無い場合について、８５０ＭＨｚにおけるパイポーラトランジスタを使用したＬＮＡ１の入力及び出力インピーダンスを、バイアス電流、即ちコレタタ電流が流れている時と流れていない時についてそれぞれスミス線図表示したもので、後述する図９のＬＮＡ回路をＲＦシュミレータによりシュミレーションして得たものである。
【００２２】
陸上移動体通信で使用される周波数帯、即ち数百ＭＨｚから２．２ＧＨｚにおけるー般的な半導体素子即ちトランジスタの入出力インピーダンスは、容量性インピーダンスとなる。
図１（Ａ）において、入力信号電力が小さい場合、ＬＮＡ１のバイアスはＯＮとなっており、ＬＮＡ１を構成するトランジスタのコレクタには電流が流れているため、入出力インピーダンスはそれぞれ、図２（Ａ）のＡ及びＢで示した値をとる。この場合も、入出力インピーダンスは共に容量性であることが分かる。従って、入出力インピーダンスを抵抗性５０Ωに整合するための回路が必要になってくる。こうして設けるようにしたのが、図１の入、出力マツチング回路２及び３である。
【００２３】
図１（Ｂ）は、ＬＮＡ１の入出力インピーダンスを５０Ωにするための入、出力マッチング回路の例を示す図で、図中、コンデンサＣ１及びインダクタＬ１により構成される受動素子回路が入力マッチング回路２、コンデンサＣ２及びインダクタＬ２より構成される受動素子回路が出力マッチング回路３に相当する。
【００２４】
これらの入、出力マッチング回路２、３をＬＮＡ１の前後に挿入し、その常数を、ＬＮＡが動作、ＳＷ１、ＳＷ２が非導通で補償回路が分離された状態において、ＬＮＡ動作時の入出力インピーダンスと、ＳＷ１、ＳＷ２非導通時のインピーダンスの並列接続されたインピーダンスとをそれぞれ見込むインピーダンスが５０Ωになるように設定する。この設定によりＬＮＡ１の入力側を見込んだインピーダンスは、図２（Ａ）に示すＡから図２（Ｂ）に示すＡ′になり、ほぼ５０Ωに整合する。同様に、ＬＮＡ１の出力側を見込むインピーダンスは、図２（Ａ）に示すＢから図２（Ｂ）に示すＢ′になり、こちらもほぼ５０Ωに整合する。
【００２５】
ＲＦ入力の信号電力が大きくなると、図１（Ａ）のスイッチＳＷ１及びＳＷ２は導通となり、ＲＦ入力信号はＬＮＡ１を介さずにスイッチＳＷ１及びＳＷ２の回路を経て後段へ渡される。この時、使用しないＬＮＡ１のバイアスはＯＦＦし、余分な電力を消費しないようにする。
ここで、ＲＦ入力信号は入、出力マッチング回路２、３及びＬＮＡ１のトランジスタの入出力インビ−ダンスが接続されたまま、スイッチＳＷ１及びＳＷ２を介して出力されることになる。
【００２６】
この時、ＬＮＡ１のバイアスがＯＦＦとなっているので、その入出力を見込むインピーダンスはそれぞれ図２（Ａ）のＣ及びＤに示すインピーダンスとなる。これは、同図Ａ及びＢに示すバイアスＯＮにおける入出力インピーダンスと著しく異なる。つまり、バイアスＯＮにおいて常数を設定した入、出力マッチング回路が挿入されたままになっていると、ＬＮＡ１の入出力を見込むインピーダンス即ち図１（Ａ）のＲＦ入力及びＲＦ出力を見込むインビーダンスは５０Ωにはならず、その入出力インピーダンスは図２（Ｂ）のＣ′及びＤ′のようになってしまう。このことにより、ミスマッチングロスが発生し、ＲＦ入力からＲＦ出力の間で入出力損失が生じることになる。
【００２７】
この入出力損失は補償回路４により解消される。図１（Ａ）に示したように、補償回路４はＬＮＡ１をスルーする時のみに入出力インピーダンスに影響を与える。ＬＮＡ１が動作している時はスイッチＳＷ１及びＳＷ２は非導通なので、補償回路４は分離され、入、出力のマッチング回路１、３には影響を与えない。図１（Ｂ）は、ＬＮＡ１の前後に挿入する入、出力マッチング回路２、３及びＬＮＡ１の非動作時に挿入する補償回路４の実回路例であり、補償回路４はコンデンサＣ３からなる受動回路素子で構成する。
【００２８】
ここで、補償回路４について述べる。
スイッチＳＷ１及びＳＷ２が導通即ちＬＮＡ１をスルーする時、ＬＮＡ１は非動作で、その入出力インピーダンスが図２（Ａ）のＣ及びＤとなっている時のＬＮＡ１用のトランジスタは、図３に示す等価回路で近似することができる。このトランジスタの等価回路を図１（Ａ）の回路に当てはめたものが図４（Ａ）であり、この回路がＬＮＡ１をスルーした時の全等価回路を表わしている。
【００２９】
いま簡略のために、スイッチＳＷ１及びＳＷ２における損失がない、即ちＯＮ抵抗がゼロΩの状態で考えると、回路中、コンデンサＣｉ、Ｃｏ、Ｃ３、インダクタＬ１、Ｌ２、抵抗Ｒｉ、Ｒｏはすべて並列接続されることになる。更に簡略のために、抵抗を除くこれらの受動素子の無負荷Ｑが無限大であると仮定すると、コンデンサＣｉ、Ｃｏ、Ｃ３、インダクタＬ１、Ｌ２で構成される並列共振回路は、その共振周波数で以下に示す共振周波数ｆ０を持ち、そのインピ−ダンスは無限大である。
ｆ０＝１／２π√ＬＣ
ここで、Ｌ＝Ｌ１Ｌ２／（Ｌ１＋Ｌ２）またＣ＝Ｃｉ＋Ｃ０＋Ｃ３である。
【００３０】
従って、共振周波数ｆ０が携帯無線機の使用周波数に等しいか、あるいはそれに近い周波数になれば、等価回路は図４（Ｂ）の破線内に示す回路で表示することができるようになる。図４（Ｂ）から明らかなように、ＲＦ入出力間で信号の入出力損失となりうる素子はＲｉとＲｏそれにＣ１及びＣ２だけとなり、ＬＮＡ１のバイアスがＯＮ時の入出力インピーダンス整合のために挿入されている入、出力マッチング回路２、３の影響を最小限に抑えることが可能となる。
【００３１】
図２（Ａ）Ｃ及びＤに示す入出力インピーダンスから、ＬＮＡのバイアスＯＦＦ時の抵抗成分即ちＲｉ及びＲｏは、バイアスＯＮ時のそれより大きく、入出力損失には大きな影響を与えにくいことが明白である。
従って、補償回路４として挿入されたコンデンサＣ３の値を上記共振回路の共振周波数が受信周波数近辺になるような常数に設定することにより、ＬＮＡ１のスルー時の入、出力マッチング回路２、３とＬＮＡ１のＯＦＦ時の入出力インピーダンスによるミスマッチングロスを最小限に抑えることが可能となる。
【００３２】
既述したように、図２（Ｂ）に示すＣ′及びＤ′は、それぞれ、このコンデンサＣ３による補償回路無しの場合の入出力インピーダンスを示す。これに対して、同図Ｅ及びＦはコンデンサＣ３による補償回路がある場合の入出力インピ−ダンスである。
【００３３】
図５は、ＬＮＡ回路の入出力特性を示す図で、８５０ＭＨｚにおけるＬＮＡの利得、ＬＮＡがＯＦＦ時の補償回路が無い場合と有る場合の入出力損失を示す。ＬＮＡがＯＦＦ時、ミスマッチングロスの補償をしない場合の入出力間の損失は、利得約１５ｄＢに比して約６ｄＢもの大きな値となり、逆に、入力信号電力が過大でもなく微少でもない中入力電力の時に後段への信号レべルが足らなくなり受信性能劣化が引き起こされることになる。これに対して補償回路有りのときの入出力損失は約１．４ｄＢに改善されていることが分かる。
【００３４】
図６は、本発明の他の実施例を説明するためのＬＮＡ回路の回路構成図で、図中、図１と同じ構成部品には同じ参照番号を付し説明を省略する。
この回路構成では、ＬＮＡ１の入出力間のスルー回路にＬＮＡ１の入出力をショートする第１のスイッチＳＷ２と、この第１のスイッチＳＷ２の入力部に接地に至る第２のスイッチＳＷ１とを同一チップ内（図６（Ａ）の破線内）に設け、該チップに、ＬＮＡ１の入力部と出力部にそれぞれ入力マッチング回路２と出力マッチング回路３と、第２のスイッチＳＷ１と接地間に入出力インピーダンスを補償する回路４を外部部品として付加的に設ける。
【００３５】
この回路構成において、ＲＦ入力信号電力が低い時には、ＬＮＡ１が動作、スイッチＳＷ１及びＳＷ２が非導通となり、ＲＦ信号はＬＮＡ１で増幅された後、ＲＦ出力から後段へ入力される。
この時、入出力間の回路接続は、ＲＦ入力→入力マッチング回路２→ＬＮＡ１→出力マッチング回路３→ＲＦ出力となっていて、これは図１（Ａ）に示す接続と等価である。
【００３６】
ＲＦ信号入力が大きくなると、ＬＮＡ１のバイアスをＯＦＦし、スイッチＳＷ１及びＳＷ２は共に導通にする。こうすることにより、スイッチＳＷ２一つのみでＬＮＡ１の入出力間をスルーすると共に、スイッチＳＷ１により既述した補償回路４を挿入することが可能となる。簡略のためにスイッチＳＷ１及びＳＷ２の挿入による入出力損失が無い、即ちスイッチＳＷ１及びＳＷ２のＯＮ抵抗が０Ωであると仮定すると、この時の接続は図１（Ａ）と等価になる。図６（Ｂ）は図６（Ａ）の回路構成の実回路例を示す。図６のＬＮＡ回路においても図１のそれと同じ態様で、入、出力マッチング回路２、３や補償回路４の常数を設定することにより、同様の作用効果が得られる。
【００３７】
次にＬＮＡ回路の導通（スルー）制御について述べる。
図７は、ＬＮＡ動作・入出力非導通の状態と、ＬＮＡ非動作・入出力導通（スルー）状態を切り換えるための機能を含んだ受信系回路全体の構成を示す図である。
【００３８】
ＲＦ入力（受信）信号は、高周波帯域濾波器（以下、ＩＦ ＢＰＦという。）５により帯域外の妨害信号などを除去した後に、入力マッチング回路２、ＬＮＡ１、出力マッチング回路３、または補償回路４、スイッチＳＷ１及びＳＷ２により構成されるＬＮＡ回路を介しＲＦ ＢＰＦ６に入力される。ＲＦ ＢＰＦ６でＲＦ ＢＰＦ５と同様に、無線システムで使用するＲＦ帯域外の妨害信号を除去し、混合器７に入力する。ＲＦ入力信号は混合器７において局部発振器８からの局部発振信号と混合され、その出力に中間周波帯域濾波器ＩＦ ＢＰＦ９を挿入することにより希望信号近傍の妨害信号等を除去し、中間周波信号（以下、ＩＦ信号という。）を得る。
【００３９】
このＩＦ信号はＩＦ ＡＧＣ増幅器１０に入力され、後段のＡＤ変換器１２、１５に入力する信号レべルを一定に保ち、ＡＤ変換器１２、１５のダイナミツクレンジを有効に使用するようにレべルコントロールされる。レべルコントロールされたＩＦ信号は混合器１１及び混合器１４に入力する。一方、局部発振器１７より混合器１１及び１４に入力される２つの局部発振信号は、共にその周波数がＩＦ信号の周波数に等しいが、お互いに位相が直交するように、混合器１４に入力される局部発振信号は、π／２位相シフト回路１８により位相を回転させる。その結果、混合器１１及び混合器１４の出力には、互いに直交するべースバンド信号Ｉ及びＱが現れる。
【００４０】
このベースバンド信号Ｉ及びＱはそれぞれＡＤ変換器１２及び１５に渡されてデジタル信号に変換され、デジタル変換されたべ−スバンド信号はそれぞれ低域濾波器（以下、ＬＰＦという。）１３及びＬＰＦ１６によってＩＦ ＢＰＦ９で充分に除去しきれなかった妨害信号を除去する。この２つのＬＰＦ１３、１６はデジタルフィルタにて実現される。その後、べースバンド信号はＤＳＰ等によるいわゆるべースバンド処理を行なうベースバンド処理回路１９へと渡される。このべースバンド処理回路１９では、入力されたべースバンド信号のレべルを測定する。
【００４１】
ベースバンド処理回路１９は、前段のＩＦ ＡＧＣ１０のコントロールや、ＬＮＡ１のコントロールを行なうので、前段のＬＮＡ１がＬＮＡ動作・入出力非導通か、ＬＮＡ非動作・入出力導通かの状態及びＩＦ ＡＧＣ増幅器１０のゲインは既知である。また、べースバンド信号のレべルはＩＦ信号のレべルと相関が有り、ＩＦ信号のレべルはＲＦ信号のレべルと相関が有るから、べースバンド信号処理回路１９でべースバンド信号レべルを測定することは結果として受信ＲＦ信号電力を測定することと等価になる。
【００４２】
レべル測定の結果は図７の入力信号レべル判定ラインに反映され、ＩＦ ＡＧＣコントロール回路２１で、ＡＤ変換器１２、１５の入力のＩＦ信号レべルが一定になるようにＩＦ ＡＧＣ１０のゲイン設定をし、一方、ＬＮＡ ＯＮ／ＯＦＦ ＳＷ ＯＮ／ＯＦＦコントロール回路２０で、入力ＲＦ信号電力が微少な時にはＬＮＡ動作・入出力間非導通とし、入力ＲＦ信号電力がある値以上になるとＬＮＡ非動作・入出力間導通となるようにＬＮＡ１のバイアス及びスイッチＳＷ１、ＳＷ２をコントロールする。また、この切り換えレべル付近でＲＦ入力レべルが変化した時に、ＬＮＡブロックの切り換えが頻繁に起こらないようにヒステリシスを持たせる機能も、このべースバンド処理回路１９は備える。
【００４３】
ＬＮＡ回路をＬＳＩ内部で構成する場合の回路構成について述べる。
図８は、実際のＬＳＩ内部で図１のＬＮＡ回路を実現する場合の回路構成図で、図中、ＲＦｉｎ及びＲＦｏｕｔはそれぞれ図１におけるＲＦ入力及びＲＦ出力に相当し、また、コンデンサＣ１及びインダクタＬ１からなる回路は入力マッチング回路を構成し、コンデンサＣ２及びインダクタＬ２からなる回路は出力マッチング回路を構成する。さらにコンデンサＣ３は補償回路を構成する。これらの回路はすべてＬＳＩ外部の外付け部品である。
【００４４】
一方、抵抗Ｒ１〜Ｒ３及びＲ６とトランジスタＱ４〜Ｑ８により構成される回路は直流バイアス用回路で、抵抗Ｒ６を流れる基準電流と等しい電流がトランジスタＱ６とＱ７からなるカレントミラー回路によってトランジスタＱ５に流れ、さらに抵抗Ｒ１〜Ｒ３及びトランジスタＱ４及びＱ５により構成される回路によって、ＬＮＡ用のトランジスタＱ１にトランジスタＱ５に流れる電流と等しい電流が供給される。トランジスタＱ１の入出力即ちべース端子とコレクタ端子はＱ２及びＱ３からなるＮ−ｃｈのＣ ＭＯＳＦＥＴの直列回路により接続されている。このＣ  ＭＯＳＦＥＴＱ２及びＱ３が図１（Ａ）のスイッチＳＷ１及びＳＷ２に相当する。
【００４５】
ここで、Ｃｎｔ端子に外部から、２値の信号を加えることによってＬＮＡの２つのモード切り換えを実現する。２値の外部信号は、ＬＮＡ ＯＮ／ＯＦＦ ＳＷ ＯＮ／ＯＦＦコントロール回路２０（図７）から与えられる。なお、コンデンサＣ５は二つのスイッチＳＷがＯＮした時に、電源と接地間が直流的にショートしないように挿入される直流カット容量で、同じく、コンデンサＣ６も外付けのマッチング用インダクタＬ１によってトランジスタＱ１のベースが直流的に接地されるのを防止するための直流カット容量である。
【００４６】
図８の回路の場合、入力ＲＦ信号が微少であれば、べースバンド処理回路１９（図７）でそのレべルを測定し、Ｃｎｔ端子にＬｏｗレべル信号即ち接地電位に等しい電圧が印可されるようにべースバンド処理回路１９からコントロールされる。その結果、Ｃ ＭＯＳＦＥＴＱ２及びＱ３のゲートには抵抗Ｒ４を介して０Ｖの直流電圧が印可される。従って、Ｃ ＭＯＳＦＥＴＱ２及びＱ３は共にＯＦＦとなり、ドレインとコレクタ間のインピーダンスの絶対値は非常に高い値になり、Ｃ ＭＯＳＦＥＴＱ２及びＱ３からなるスイッチ回路はＯＦＦとなる。
【００４７】
一方、インバータＩＮＶから抵抗Ｒ５へと至る接続では、インバ−タ出力ではＨ信号即ちＶｃｃに等しい直流電圧が出力されるため、抵抗Ｒ５を介してトランジスタＱ８のべースに電流が流れ込む。その結果、トランジスタＱ８はＯＮしてそのコレクタとエミッタ間は直流的にショートされたのとほぼ同等の状態となるため、抵抗Ｒ６に基準電流ｉｒｅｆが流れる。その結果、Ｑ１のＬＮＡトランジスタにバイアス電流が流れ、ＬＮＡトランジスタＱ１は動作状態になる。以上より、ＬＮＡ動作・ＳＷ非導通の状態が得られる。
【００４８】
Ｃ１、Ｌ１、Ｃ２、Ｌ２からなる入出力マッチング回路は、この状態でＬＮＡを見込むインピーダンスが５０Ωになるような値（常数）に設定される。従って、入力の微少なＲＦ信号はＳＷを介することなく、かつインピーダンス不整合による入出力損失を伴うことなくＬＮＡにより増幅され後段へ受け渡される。
【００４９】
次に、入力信号がある一定の値以上になった時、べースバンド処理回路１９はそのレべルを測定し、Ｃｎｔ端子にＨｉｇｈレべル信号即ち電源電圧に等しい電圧が印可されるようにコントロールする。その結果、Ｃ ＭＯＳＦＥＴＱ２及びＱ３のゲートには抵抗Ｒ４を介してＶｃｃに等しい直流電圧が印可される。従って、Ｃ ＭＯＳＦＥＴＱ２及びＱ３は共にＯＮとなり、ドレインとコレクタ間のインピーダンスは低くなり、Ｃ ＭＯＳＦＥＴＱ２及びＱ３からなるスイッチ回路はＯＮとなる。
【００５０】
一方、インバータＩＮＶから抵抗Ｒ５へと至る接続中、インバ−タ出力ではＬｏｗレベル信号即ち接地電位に等しい直流電圧が出力されるため、トランジスタＱ８のべース電流は流れない。その結果、トランジスタＱ８はＯＦＦとなり、そのコレクタとエミッタ間は直流的に開放されたのとほぼ同等の状態となるため、抵抗Ｒ６の基準電流ｉｒｅｆは流れなくなる。その結果、トランジスタＱ６、Ｑ７で構成されるカレントミラー回路にも電流が流れなくなるため、ＬＮＡトランジスタＱ１のバイアス電流も０になる。以上より、ＬＮＡ用のトランジスタ回路は非動作・ＳＷ導通の状態になる。
【００５１】
Ｃ ＭＯＳＦＥＴＱ２のドレインとＣ ＭＯＳＦＥＴＱ３のソースの間に接続される外付け容量Ｃ３は、これらＱ２及びＱ３がＯＮしているこの状態の時に、ＬＮＡ用トランジスタＱ１のべース・コレクタとＧＮＤ間に並列接続されるため、受信信号周波数帯域において、インダクタＬ１及びＬ２からなる誘導成分を、ＬＮＡ用トランジスタＱ１がバイアス電流無しの時に有する容量成分との並列容量の合計で打ち消す、即ち共振するように、その容量値（常数）を設定することにより、ＲＦ入力とＲＦ出力の端子間で発生する入出力損失を最小限に抑えることができる。
【００５２】
図９は、実際のＬＳＩ内部で図６のＬＮＡ回路を実現する場合の回路構成図で、図中、Ｃ ＭＯＳＦＥＴＱ２及びＱ３が図６のスイッチＳＷ１及びＳＷ２に対応する。その他の部分は、図８の構成と同等である。
入力信号電力が微少な時は、べースバンド処理回路２０（図７）からのコントロ−ルにより、Ｑ２及びＱ３からなるＦＥＴスイッチはＯＦＦとなる。一方、入力電力が一定レべルより高くなると、べースバンド処理回路２０は、Ｃ ＭＯＳＦＥＴＱ２及びＱ３をＯＮするよう、電源電圧に等しい電位をＣｎｔ端子より供給する。その結果、Ｃ ＭＯＳＦＥＴＱ３によりＬＮＡの入出力間がスルーされ、Ｃ ＭＯＳＦＥＴＱ２によって補償回路Ｃ３が挿入される。
【００５３】
この回路をＲＦシミュレータでシミュレーションした結果得られたインピーダンス及び入出力損失等の値を図２、図５について付言する。
図２（Ａ）のＡ及びＢのインピーダンスは、それぞれ、図９のＣｎｔ端子に接地電位が供給されている状態、即ちＬＮＡ動作・入出力非導通の状態において、入出力マッチング回路のＬ１、Ｌ２、Ｃ１、Ｃ２をはずした時の、トランジスタＱ１のべ−ス入力及びコレクタ出力を見込んだインピーダンスである。図２（Ａ）のＣ及びＤは、Ｃｎｔ端子に電源電圧が供給されている状態、即ちＬＮＡ非動作・入出力導通の状態における、入出力マッチング回路のＬ１、Ｌ２、Ｃ１、Ｃ２をはずした時の、トランジスタＱ１のべース入力及びコレタタ出力を見込んだインピーダンスである。
【００５４】
図２（Ｂ）のＡ′及びＢ′は、それぞれ、図９において入、出力マッチング回路Ｌ１、Ｃ１、Ｌ２、Ｃ２を挿入し、ＬＮＡ動作・入出力非導通の状態にした時のＲＦｉｎ端及びＲＦｏｕｔ端を見込んだインピーダンスを表わしている。図２（Ｂ）のＣ′及びＤ′は、それぞれ、図９において入、出力マッチング回路Ｌ１、Ｃ１、Ｌ２、Ｃ２を挿入し、但し、Ｃ３による補償回路は接続せず、ＬＮＡ非動作・入出力導通の状態にした時のＲＦｉｎ端及びＲＦｏｕｔ端を見込んだインピ−ダンスを表わしている。
【００５５】
図２（Ｂ）のＥ及びＦは、それぞれ、図９において入出力マッチング回路Ｌ１、Ｃ１、Ｌ２、Ｃ２を挿入し、かつＣ３による補償回路を接続して、ＬＮＡ非動作・入出力導通の状態にした時のＲＦｉｎ端及びＲＦｏｕｔ端を見込んだインピーダンスをあらわしている。図３は既述のとおり、図９のＬＮＡ回路の入出力特性を示し、ＬＮＡ動作・入出力非導通の状態における増幅度、コンデンサＣ３による補償回路は接続せず、ＬＮＡ非動作・入出力導通の状態にした時の損失、コンデンサＣ３による補償回路を接続して、ＬＮＡ非動作・入出力導通の状態にした時の損失を示す。
【００５６】
【発明の効果】
請求項１に対応する効果：二つのスイッチ数（回路数）でＬＮＡ回路を実現できるので、回路構成を簡素化することができ、ひいては回路スペースの低減が可能となる。デイスクリートで回路構成を実現する場合、携帯端末の基板スペースを最小限にとどめることができ、低コスト化を図ることができる。また、ＬＳＩ内部で実現する場合には、スイッチ用のＦＥＴは、高周波的なＯＮ抵抗を下げるために非常に大きなゲート幅を必要とするが、スイッチ数の減少によりＬＳＩのマスク面積を大幅に削減することができることとなり、結局低コスト化に寄与する。
また、入力信号電力が小さい場合、スイッチが信号線に直列に挿入されていないので、入力信号はスイッチを通過することはなく、スイッチ挿入による入出力損失やＮＦ（ノイズフィギュア）劣化を防ぐとともＬＮＡの入出力インピーダンスによる入出力損失を防ぐことができる。更に補償回路の取付けが容易になる。
【００５７】
請求項２に対応する効果：二つのスイッチ数（回路数）でＬＮＡ回路を実現できるので、回路構成を簡素化することができ、ひいては回路スペースの低減が可能となる。デイスクリートで回路構成を実現する場合、携帯端末の基板スペースを最小限にとどめることができ、低コスト化を図ることができる。また、ＬＳＩ内部で実現する場合には、スイッチ用のＦＥＴは、高周波的なＯＮ抵抗を下げるために非常に大きなゲート幅を必要とするが、スイッチ数の減少によりＬＳＩのマスク面積を大幅に削減することができることとなり、結局低コスト化に寄与する。
また、入力信号電力が小さい場合、スイッチが信号線に直列に挿入されていないので、入力信号はスイッチを通過することはなく、スイッチ挿入による入出力損失やＮＦ（ノイズフィギュア）劣化を防ぐとともＬＮＡの入出力インピーダンスによる入出力損失を防ぐことができる。更に、入力信号電力が大きい場合、信号線に直列に挿入されるスイッチは一つのみであるので、損失は特に問題にならない。
【００５８】
請求項３に対応する効果：請求項１又は２の発明の効果に加えて、ＬＮＡ回路をＬＳＩで構成する場合にピン数の増加を最小限（３個）にとどめることができ、ＬＳＩの低コスト化に役立つ。また、ＬＮＡ回路の配線を一つのＩＣの周辺で行う場合、そのＩＣを搭載するプリント基板の配線が簡単となるので、プリント基板スペースの増大化の防止や回路性能の劣化の阻止に役立つ。
【００５９】
請求項４に対応する効果：請求項１乃至３の発明の効果に加えて、入力信号電力が小さい場合であって、動作状態のＬＮＡに非動作状態のスイッチがぶら下がり補償回路が分離した状態において、ＬＮＡの入出力インピーダンスや非動作状態のスイッチのインピーダンスによる入出力損失を防ぐことができ、入力信号電力が大きくスイッチが導通した場合に、先の微少入力時に設定された常数の入力マッチング回路及び出力マッチング回路や非動作のＬＮＡが接続したままの状態において、これら入力マッチング回路及び出力マッチング回路、非動作時のＬＮＡの入出力インピーダンスによる入出力損失を最小限に抑えることができる。
【図面の簡単な説明】
【図１】本発明のＬＮＡ回路の回路構成図である。
【図２】ＬＮＡの入出力インピーダンスを表すスミス線図である。
【図３】ＬＮＡの等価回路を示す図である。
【図４】本発明のＬＮＡ回路のスルー時の等価回路を示す図である。
【図５】ＬＮＡ回路の入出力特性を示す図である。
【図６】本発明の他のＬＮＡ回路の回路構成図である。
【図７】本発明のＬＮＡ回路の制御回路図である。
【図８】図１のＬＮＡ回路の実装回路構成図である。
【図９】図６のＬＮＡ回路の実装回路構成図である。
【図１０】従来のＬＮＡ回路の回路構成図である。
【図１１】従来の他のＬＮＡ回路の回路構成図である。
【符号の説明】
１…ＬＮＡ、２…入力マッチング回路、３…出力マッチング回路、４…補償回路、ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４…スイッチ。
【図１】
0004144113.tif 000002
【図２】
0004144113.tif 000003
【図３】
0004144113.tif 000004
【図４】
0004144113.tif 000005
【図５】
0004144113.tif 000006
【図６】
0004144113.tif 000007
【図７】
0004144113.tif 000008
【図８】
0004144113.tif 000009
【図９】
0004144113.tif 000010
【図１０】
0004144113.tif 000011
【図１１】
0004144113.tif 000012