(57)【特許請求の範囲】
【請求項１】
電源電圧と内部基準電圧との間に連結されるダイオード型第１トランジスタ、および前記内部基準電圧と接地電圧との間に連結されるダイオード型第２トランジスタを有する基準電圧バイアス部と、
サーモメーターコードに応答して前記内部基準電圧を上昇または下降させる基準電圧コーディング部とを備え、
前記基準電圧コーディング部は、
前記電源電圧と前記内部基準電圧との間に連結され、前記サーモメーターコードのそれぞれを受信する電圧アップ調節部と、
前記内部基準電圧と前記接地電圧との間に連結され、前記サーモメーターコードのそれぞれを受信する電圧ダウン調節部と、
を含むことを特徴とする内部基準電圧発生回路。
【請求項２】
前記電圧アップ調節部のそれぞれは、
前記電源電圧と前記内部基準電圧との間に連結され、前記サーモメーターコードを入力するインバーター型第１及び第２トランジスタと、
前記電源電圧と前記内部基準電圧との間に連結され、前記第１及び第２トランジスタの出力に応じて前記内部基準電圧を上昇させる第３トランジスタと、
を備えることを特徴とする請求項１に記載の内部基準電圧発生回路。
【請求項３】
前記電圧ダウン調節部のそれぞれは、
前記電源電圧と前記接地電圧との間に連結され、前記サーモメーターコードを入力するインバーター型第４及び第５トランジスタと、
前記内部基準電圧と前記接地電圧との間に連結され、前記第４及び第５トランジスタの出力に応じて前記内部基準電圧を降下させる第６トランジスタと、
を備えることを特徴とする請求項１に記載の内部基準電圧発生回路。
【請求項４】
外部から提供される２進コードを変換してサーモメーターコードを発生するバイナリツーサーモメータと、
所定の電圧レベルに自動設定された後に前記サーモメーターコードに応答し、内部基準電圧レベルを調節して内部基準電圧を発生する内部基準電圧発生部と、
基準電圧選択信号に応答して前記内部基準電圧または外部基準電圧を選択する選択部と、
前記選択部により選択された基準電圧を微調整する電圧調整器とを備え、
前記内部基準電圧発生部は、
電源電圧と前記内部基準電圧との間に連結されるダイオード型第１トランジスタ、および前記内部基準電圧と接地電圧との間に連結されるダイオード型第２トランジスタを有する基準電圧バイアス部と、
サーモメーターコードに応答して前記内部基準電圧を上昇または下降させる基準電圧コーディング部とを備え、
前記基準電圧コーディング部は、
前記電源電圧と前記内部基準電圧との間に連結され、前記サーモメーターコードのそれぞれを受信する電圧アップ調節部と、
前記内部基準電圧と前記接地電圧との間に連結され、前記サーモメーターコードのそれぞれを受信する電圧ダウン調節部と、
を含むことを特徴とする基準電圧発生回路。
【請求項５】
前記バイナリツーサーモメータは、前記２進信号に応答する第１乃至第７サーモメーターコード発生部を具備し、
前記第１乃至第７サーモメーターコード発生部のそれぞれは、
所定の前記２進信号を選択的に入力する論理ゲートと、
前記２進コードのうちMSBに応答して3入力NORゲートの出力を第１サーモメーターコードとして伝送する第１及び第２伝送ゲートと、
前記２進コードのうちMSBに応答して前記第１サーモメーターコードをそれぞれリセットするトランジスタと、
を備えることを特徴とする請求項４に記載の基準電圧発生回路。
【請求項６】
前記電圧アップ調節部のそれぞれは、
前記電源電圧と前記内部基準電圧との間に連結され、前記サーモメーターコードを入力するインバーター型第１及び第２トランジスタと、
前記電源電圧と前記内部基準電圧との間に連結され、前記第１及び第２トランジスタの出力に応答して前記内部基準電圧を上昇させる第３トランジスタと、
を備えることを特徴とする請求項５に記載の基準電圧発生回路。
【請求項７】
前記電圧ダウン調節部のそれぞれは、
前記電源電圧と前記接地電圧との間に連結され、前記サーモメーターコードを入力するインバーター型第４及び第５トランジスタと、
前記内部基準電圧と前記接地電圧との間に連結され、前記第４及び第５トランジスタの出力に応答して前記内部基準電圧を降下させる第６トランジスタと、
を備えることを特徴とする請求項５に記載の基準電圧発生回路。
【請求項８】
請求項４に記載の基準電圧発生回路のチップ内部配置方法において、
前記基準電圧を共有するアドレスレシーバー、制御信号レシーバー及びデータレシーバーを配置する第１段階と、
前記レシーバーの両端に前記基準電圧発生回路を配置する第２段階と、を含むことを特徴とする基準電圧発生回路配置方法。
【請求項９】
前記第２段階は、前記基準電圧発生回路を前記レシーバーの両端に二つだけ配置させることを特徴とする請求項８に記載の基準電圧発生回路配置方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術の分野】
本発明は、半導体集積回路に関連し、特に、外部のコードに従ってプログラマブルに基準電圧を発生させる基準電圧発生回路及びその配置方法に関する。
【０００２】
【従来の技術】
基準電圧とは、一般にデータのロジックレベルを決定する基準となる電圧である。図６のように基準電圧Vrefとデータを比較して、基準電圧Vrefよりも低いデータはロジックローレベルに、そして基準電圧Vrefよりも高いデータはロジックハイレベルに決定される。
【０００３】
基準電圧Vrefがシステムボードで供給される場合、即ち、図７のようにシステムボード200内の基準電圧発生回路202で基準電圧Vrefが発生されて、該基準電圧Vrefが各チップ210,212,214,…に連結される場合、基準電圧発生回路202とチップ210,212,214,…との間の物理的な距離差により基準電圧Vrefのレベルが異なる可能性がある。第１チップ210は基準電圧発生回路202の近くに配置されているので、第１チップ210に供給される基準電圧Vrefは基準電圧発生回路202から提供されたレベルAになる。第２チップ212は基準電圧発生回路202のやや遠くに離れて配置されるので、第２チップ212に供給される基準電圧Vrefは基準電圧Vrefよりも少し低いレベルBになる。基準電圧発生回路202の相当に遠くに離れて配置される第３チップ214に供給される基準電圧VrefはCになる。
【０００４】
したがって、各チップ210,212,214に供給される基準電圧Vrefが異なっているために、データのロジックレベルを決定する基準も異なってくる。よって、Cレベルを基準電圧Vrefとして受ける第３チップ214の場合、E1及びE2区間のように、正常な基準電圧Vrefレベルであればデータがロジックローレベルとして認識されるべき区間が、ロジックハイレベルに認識されるという問題点がある。
【０００５】
一方、チップ間が高速インターフェース化されるのに伴って、データだけでなく、外部信号のスイング幅も小さくなり、外部から供給される基準電圧Vrefのノイズは、入力信号のロジックレベル、即ち、VIL,VIHを決定するために無視することができない要因として作用する。
【０００６】
従って、基準電圧Vrefのレベルを安定的に各チップの内部で発生させることができる方案が求められている。
【０００７】
【発明が解決しようとする課題】
そこで、本発明の目的は、外部のコードを受けてプログラマブルに基準電圧を発生させる基準電圧発生回路を提供することにある。
【０００８】
本発明の他の目的は、そのような基準電圧発生回路の配置方法を提供することにある。
【０００９】
【課題を解決するための手段】
このような目的を達成するため本発明の基準電圧発生回路は、外部から提供される２進コードを変換してサーモメーターコード(thermometer codes)を発生するバイナリツーサーモメータ（Binary-to-Thermometer）と、所定の電圧レベルに自動設定された後、前記サーモメーターコードに応答し内部基準電圧レベルを調節して内部基準電圧を発生する内部基準電圧発生部と、基準電圧選択信号に応じて前記内部基準電圧または外部基準電圧を選択する選択部と、前記選択部により選択された基準電圧を微細調整する電圧調整器とを含む。
【００１０】
好ましくは、前記バイナリツーサーモメータ（Binary-to-Thermometer）は、前記２進信号に応答する第１乃至第７サーモメーターコード発生部を具備し、前記第１乃至第７サーモメーターコード発生部のそれぞれは、所定の前記２進信号を選択的に入力する論理ゲートと、前記２進コードのうちMSBに応じて3入力NORゲートの出力を第１サーモメーターコードとして伝送する第１及び第２伝送ゲートと、前記２進コードのうちMSBに応答して前記第１サーモメーターコードをそれぞれリセットするトランジスタとを含む。
【００１１】
前記内部基準電圧部は、電源電圧と前記内部基準電圧との間に連結されるダイオード型第１トランジスタ、及び前記内部基準電圧と接地電圧との間に連結されるダイオード型第２トランジスタを有する基準電圧バイアス部と、外部の２進信号を組合わせたサーモメーターコードに応答して前記内部基準電圧を上昇または下降させる基準電圧コーディング部とを含む。
【００１２】
前記基準電圧コーディング部は、前記電源電圧と前記内部基準電圧間に連結され、前記サーモメータコードのそれぞれを受信する電圧アップ調節部と、前記内部基準電圧と前記接地電圧との間に連結され、前記サーモメーターコードのそれぞれを受信する電圧ダウン調節部とを含む。前記電圧-アップ調節部のそれぞれは、前記電源電圧と前記内部基準電圧との間に連結され、前記サーモメーターコードを入力するインバーター型の第１及び第２トランジスタと、前記電源電圧と前記内部基準電圧との間に連結され、前記第１及び第２トランジスタの出力に応答して前記内部基準電圧を上昇させる第３トランジスタとを含み、前記電圧ダウン調節部のそれぞれは、前記内部基準電圧と前記接地電圧との間に連結され、前記サーモメーターコードを入力するインバーター型の第４及び第５トランジスタと、前記内部基準電圧と前記接地電圧との間に連結され、前記第４及び第５トランジスタの出力に応じて前記内部基準電圧を下降させる第６トランジスタとを含む。
【００１３】
また、本発明は、前記基準電圧発生回路のチップ内部配置方法において、前記基準電圧を共有するアドレスレシーバー、制御信号レシーバー及びデータレシーバーを配置する第１段階と、前記レシーバーの両端に前記基準電圧発生回路を配置する第２段階とを含む。前記第２段階は、前記基準電圧発生回路を前記レシーバーの両端に二つだけ配置させることを特徴とする。
【００１４】
このような本発明によると、基準電圧をプログラマブルに調節することにより安定的に基準電圧を提供することができる。また、基準電圧発生回路を、チップ内部の基準電圧を共有するレシーバーの両端に位置させることにより、チップ面積を減らし得るという効果があり、それぞれの基準電圧発生回路間の不整合に起因する誤差を減少させることができる。
【００１５】
【発明の実施の形態】
以下、本発明の実施形態について図面を用いて詳しく説明する。各図面において同一の符号は同一の構成要素を示す。
【００１６】
図１は、本発明の一実施例による基準電圧発生回路を示す図である。基準電圧発生回路300は、バイナリツーサーモメータ（Binary-to-Thermometer）302、基準電圧発生部304、選択部306及び電圧調整器308を備える。バイナリツーサーモメータ（Binary-to-Thermometer）302は、外部から提供される２進コード[b3b:b0b]を変換してサーモメーターコードU[6:0],D[6:0]を発生させる。基準電圧発生部304は、サーモメーターコードU[6:0],D[6:0]に応答して内部基準電圧Vrefを発生させる。選択部306は、基準電圧選択信号Vref_in_enに応答して内部基準電圧Vref_inと外部基準電圧Vref_extのうちいずれか一つを選択する。電圧調整器308は、選択部306により選択された基準電圧を受信しその出力信号をフィードバックして基準電圧Vrefを発生させる。バイナリツーサーモメータ（Binary-to-Thermometer）302の詳細は図２に図示される。
【００１７】
図２に示すように、バイナリツーサーモメータ（Binary-to-Thermometer）302は、２進コード[b3b:b0bb]を組合わせてサーモメーターコードU[6:0],D[6:0]を発生する。サーモメーターコードU[6:0],D[6:0]は、スイッチを構成するトランジスタの組合わせによって生成される。第１サーモメーターコード発生部401は、２進信号b0bb,b1bb,b2bbを入力する3-入力NORゲート410、２進コードb3b,b3bbに応じて3-入力NORゲート410の出力を第１サーモメーターコードU＜0＞,D＜0＞として伝送する第１及び第２伝送ゲート412、そして2進コードb3bb、b3bに応じて第１サーモメーターコードU＜0＞,D＜0＞をそれぞれリセットするトランジスタ416,418とを含む。
【００１８】
第２サーモメーターコード発生部402は、第１サーモメーターコード発生部401に対して3-入力NORゲート410の代わりに２進コードb1bb,b2bbを入力する2-入力NORゲート420で構成される点だけが異なり、第１及び第２伝送ゲート412,414とリセットトランジスタ416,418は同一に構成される。同様に、第３サーモメーターコード発生部403は、2進コードb0b,b1bを入力する2-入力NORゲート430、及び2-入力NORゲート430の出力と２進コードb2bbを入力する2-入力NORゲート432を、第４サーモメーターコード発生部404は、2進コードb2bを入力する直列連結されたインバーター440,442を、第５サーモメーターコード発生部405は2進コードb0b、b1bを入力する2-入力NANDゲート450、及び2-入力NANDゲート450の出力と２進コードb2bbを入力する2-入力NANDゲート432を、第６サーモメーターコード発生部406は2進コードb1bb、b2bbを入力する2-入力NANDゲート460を、そして、第７サーモメーターコード発生部407は2進コードb0bb,b1bb,b2bbを入力する3-入力NANDゲート470を、第１サーモメーターコード発生部401の3-入力NORゲート410の代わりに具備する。
【００１９】
第１乃至第７サーモメーターコード発生部401,402,...,407で発生された第１乃至第７サーモメーターコードU[6:0],D[6:0]は、図３の基準電圧発生部304に提供される。図３の基準電圧発生部304は、基準電圧バイアス部501と基準電圧コーディング部502で構成される。基準電圧バイアス部501は電源電圧VDDQと内部基準電圧Vref_inとの間に連結されるダイオード型第１トランジスタ510および内部基準電圧Vref_inと接地電圧VSSQとの間に連結されるダイオード型第２トランジスタ512から構成される。基準電圧バイアス部501は、パワーアップの時に自動的に所定電圧を内部基準電圧Vref_inとする。
【００２０】
基準電圧コーディング部520は、第１乃至第７サーモメーターコードU[6:0],D[6:0]をそれぞれ入力する電圧プログラミング部520,530,..,580で構成される。第１電圧プログラミング部520は、第１サーモメーターコードU＜0＞,D＜0＞を受信する電圧アップ調節部521と電圧ダウン調節部522を含む。電圧アップ調節部521は、電源電圧VDDQと内部基準電圧Vref_inとの間に連結され、第１サーモメーターコードU＜0＞を入力するインバーター型第１及び第２トランジスタ523,524と、第１及び第２トランジスタ523,524の出力に応じて内部基準電圧Vref_inを上昇させる第３トランジスタ525とから構成される。電圧ダウン調節部522は第１サーモメーターコードD＜0＞を入力するインバーター型第４及び第５トランジスタ526,527と第１及び第２トランジスタ523,524の出力に応じて内部基準電圧Vref_inを下降させる第３トランジスタ528とから構成される。
【００２１】
第２乃至第７電圧プログラミング部530,540,...,580のそれぞれは、第１電圧プログラミング部520に対して、入力されるサーモメーターコードU＜1＞,U＜2＞,  ...,D＜1＞,D＜2＞,...だけが異なり、動作上は殆ど同一である。即ち、これらはサーモメーターコードU＜1＞,U＜2＞,...,D＜1＞,D＜2＞,...に選択的に応答して内部基準電圧Vref_inを上昇させるか下降させる。従って、説明の重複を避けるために詳しい説明は省略する。
【００２２】
図４は、本発明の基準電圧発生回路を用いてシミュレーションした結果を示した図である。図示したように、このシミュレーション結果によれば、内部基準電圧発生部304（図１に図示）で自動設定された基準電圧Vref_inが2進コードに応答して上昇または下降していることがわかる。
【００２３】
図５は、本発明のチップ内部での基準電圧発生回路の配置を示す図である。図５においては、基準電圧発生回路300が、チップ700内部で基準電圧Vrefを共有するレシーバー、たとえば、アドレスレシーバー701、制御信号レシーバー702及びデータレシーバー703の両端に二つ程度配置される例が図示されている。このような構成によれば、それぞれのレシーバー701,702,703に対して一つの基準電圧発生回路を配置する構成に比べてチップ面積を小さくすることができるという効果がある。そして、それぞれの基準電圧発生回路の間の不整合に起因する誤差を減少させることができる。
【００２４】
本発明を図面に図示した代表的な実施形態を通して説明したが、これは例示的なものに過ぎず、本技術分野の通常の知識を有するものならば多様な変形及び均等な他の実施形態を採用することができる。したがって、本発明の真の技術的保護範囲は特許請求の範囲の技術的思想により決定されるべきである。
【００２５】
【発明の効果】
以上説明したように本発明によれば、基準電圧をプログラマブルに調節することにより安定的に基準電圧を提供することができる。また、基準電圧発生回路をチップ内部において基準電圧を共有するレシーバーの両端に位置させることによりチップ面積を小さくすることができるという効果がある。そして、それぞれの基準電圧発生回路の間の不整合に起因する誤差を減少させることができる。
【図面の簡単な説明】
【図１】本発明の一実施形態による基準電圧発生回路を示す図である。
【図２】図１のバイナリツーサーモメータ（Binary-to-Thermometer）を示す図である。
【図３】図１の内部基準電圧発生部を示す図である。
【図４】図１の基準電圧発生回路をシミュレーションした結果を示す図である。
【図５】本発明の他の実施形態による基準電圧発生回路の配置を示す図である。
【図６】基準電圧の通常の使用例を示す図である。
【図７】基準電圧発生回路とチップとの間の配置による基準電圧の変化を示す図である。
【図１】
0004184680.tif 000002
【図２】
0004184680.tif 000003
【図３】
0004184680.tif 000004
【図４】
0004184680.tif 000005
【図５】
0004184680.tif 000006
【図６】
0004184680.tif 000007
【図７】
0004184680.tif 000008