(57)【特許請求の範囲】
【請求項１】
下地層上に化学機械的研磨工程の遂行によってスラリーに露出する表面が疎水性を帯びるポリシリコン層パターンを形成する段階と、
前記ポリシリコン層パターンが形成された下地層の前面に化学機械的研磨工程の遂行によってスラリーに露出する表面が親水性を帯びるシリコン酸化膜を形成する段階と、
水、シリカ（ＳｉＯ２）、アルミナ（Ａｌ２Ｏ３）、セリア（ＣｅＯ２）、Ｍｎ２Ｏ３よりなる群から選択されたいずれか一つである研磨粒子及びＰＶＭＥ（Ｐｏｌｙ  Ｖｉｎｙｌ  Ｍｅｔｈｙｌ  Ｅｔｈｅｒ）、ＰＥＧ（Ｐｏｌｙ  Ｅｔｈｙｌｅｎｅ  Ｇｌｙｃｏｌ）、ＰＯＬＥ（Ｐｏｌｙ  Ｏｘｙｅｔｈｙｌｅｎｅ２３  Ｌａｕｒｙｌ  Ｅｔｈｅｒ）、ＰＰＡ（Ｐｏｌｙ  Ｐｒｏｐａｎｏｉｃ  Ａｃｉｄ）、ＰＡＡ（Ｐｏｌｙ  Ａｃｒｙｌｉｃ  Ａｃｉｄ）、ＰＥＧＢＥ（Ｐｏｌｙ  Ｅｔｈｅｒ  Ｇｌｙｃｏｌ  Ｂｉｓ  Ｅｔｈｅｒ）よりなる群から選択された少なくとも一つであるポリマー添加剤、ここで、前記スラリーに添加される前記ポリマー添加剤の量は０．００１ないし５質量％である、が含まれたスラリーを使用して前記ポリシリコン層の表面が露出するように前記シリコン酸化膜を化学機械的研磨する段階とを具備することを特徴とする半導体素子の製造方法。
【請求項２】
前記スラリーは界面活性剤及び酸または塩基よりなる水素イオン指数（ｐＨ）調節剤をさらに含むことを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項３】
前記スラリーの水素イオン指数（ｐＨ）は７ないし１１の範囲内であることを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項４】
（ａ）半導体基板上に化学機械的研磨工程の遂行によってスラリーに露出する表面が疎水性を帯びるポリシリコン層を含む蝕刻マスクパターンを形成する段階と、
（ｂ）前記蝕刻マスクパターンを使用して前記半導体基板内に一定の深度を有するトレンチを形成する段階と、
（ｃ）前記トレンチが形成された半導体基板の前面に化学機械的研磨工程の遂行によってスラリーに露出する表面が親水性を帯びる絶縁性のシリコン酸化膜を形成する段階と、
（ｄ）水、シリカ（ＳｉＯ２）、アルミナ（Ａｌ２Ｏ３）、セリア（ＣｅＯ２）、Ｍｎ２Ｏ３よりなる群から選択されたいずれか一つである研磨粒子及びＰＶＭＥ（Ｐｏｌｙ  Ｖｉｎｙｌ  Ｍｅｔｈｙｌ  Ｅｔｈｅｒ）、ＰＥＧ（Ｐｏｌｙ  Ｅｔｈｙｌｅｎｅ  Ｇｌｙｃｏｌ）、ＰＯＬＥ（Ｐｏｌｙ  Ｏｘｙｅｔｈｙｌｅｎｅ２３  Ｌａｕｒｙｌ  Ｅｔｈｅｒ）、ＰＰＡ（Ｐｏｌｙ  Ｐｒｏｐａｎｏｉｃ  Ａｃｉｄ）、ＰＡＡ（Ｐｏｌｙ  Ａｃｒｙｌｉｃ  Ａｃｉｄ）、ＰＥＧＢＥ（Ｐｏｌｙ  Ｅｔｈｅｒ  Ｇｌｙｃｏｌ  Ｂｉｓ  Ｅｔｈｅｒ）よりなる群から選択された少なくとも一つであるポリマー添加剤、ここで、前記スラリーに添加される前記ポリマー添加剤の量は０．００１ないし５質量％である、が含まれたスラリーを使用して前記蝕刻マスクパターンのポリシリコン層の表面が露出するように前記シリコン酸化膜を化学機械的研磨する段階とを具備することを特徴とする半導体素子の製造方法。
【請求項５】
前記蝕刻マスクパターンはポリシリコン層及び反射防止膜が順次に積層されてなされたものであることを特徴とする請求項４に記載の半導体素子の製造方法。
【請求項６】
前記半導体基板と蝕刻マスクパターンのポリシリコン層との間に第１酸化膜を形成する段階をさらに含んだ後、前記蝕刻マスクパターンを形成することを特徴とする請求項４に記載の半導体素子の製造方法。
【請求項７】
前記トレンチを形成した後、前記トレンチの露出面上に熱酸化膜を形成する段階をさらに具備することを特徴とする請求項４に記載の半導体素子の製造方法。
【請求項８】
前記シリコン酸化膜を化学機械的研磨する段階後に前記残留するポリシリコンを除去する段階をさらに具備することを特徴とする請求項４に記載の半導体素子の製造方法。
【請求項９】
前記ポリシリコン層を除去した後、前記半導体基板上に犠牲酸化膜を形成する段階をさらに具備することを特徴とする請求項４に記載の半導体素子の製造方法。
【請求項１０】
前記反射防止膜はシリコンオキシナイトライド（ＳｉＯＮ）であることを特徴とする請求項５に記載の半導体素子の製造方法。
【請求項１１】
前記スラリーには酸または塩基よりなる水素イオン指数調節剤がさらに含まれ、前記スラリーの水素イオン指数（ｐＨ）は７ないし１１の範囲内であることを特徴とする請求項４に記載の半導体素子の製造方法。
【請求項１２】
半導体基板の層間絶縁膜上に化学機械的研磨工程の遂行によってスラリーに露出する表面が疎水性を帯びる導電性のポリシリコン層よりなされたキャパシタの上部電極パターンを形成する段階と、
前記上部電極パターンが形成された半導体基板の前面に化学機械的研磨工程の遂行によってスラリーに露出する表面が親水性を帯びる絶縁性のシリコン酸化膜を形成する段階と、
水、シリカ（ＳｉＯ２）、アルミナ（Ａｌ２Ｏ３）、セリア（ＣｅＯ２）、Ｍｎ２Ｏ３よりなる群から選択されたいずれか一つである研磨粒子及びＰＶＭＥ（Ｐｏｌｙ  Ｖｉｎｙｌ  Ｍｅｔｈｙｌ  Ｅｔｈｅｒ）、ＰＥＧ（Ｐｏｌｙ  Ｅｔｈｙｌｅｎｅ  Ｇｌｙｃｏｌ）、ＰＯＬＥ（Ｐｏｌｙ  Ｏｘｙｅｔｈｙｌｅｎｅ２３  Ｌａｕｒｙｌ  Ｅｔｈｅｒ）、ＰＰＡ（Ｐｏｌｙ  Ｐｒｏｐａｎｏｉｃ  Ａｃｉｄ）、ＰＡＡ（Ｐｏｌｙ  Ａｃｒｙｌｉｃ  Ａｃｉｄ）、ＰＥＧＢＥ（Ｐｏｌｙ  Ｅｔｈｅｒ  Ｇｌｙｃｏｌ  Ｂｉｓ  Ｅｔｈｅｒ）よりなる群から選択された少なくとも一つであるポリマー添加剤、ここで、前記スラリーに添加される前記ポリマー添加剤の量は０．００１ないし５質量％である、が含まれたスラリーを使用して前記ポリシリコン層の表面が露出するように前記シリコン酸化膜を化学機械的研磨する段階と、
前記化学機械的研磨された半導体の前面に絶縁性の第３物質層を形成する段階とを具備することを特徴とする半導体素子の製造方法。
【請求項１３】
前記第３物質層は、化学機械的研磨工程の遂行によってスラリーに露出する表面が親水性を帯びる絶縁性物質層であることを特徴とする請求項１２に記載の半導体素子の製造方法。
【請求項１４】
前記第３物質層を形成した後、水、シリカ（ＳｉＯ２）、アルミナ（Ａｌ２Ｏ３）、セリア（ＣｅＯ２）、Ｍｎ２Ｏ３よりなる群から選択されたいずれか一つである研磨粒子及びＰＶＭＥ（Ｐｏｌｙ  Ｖｉｎｙｌ  Ｍｅｔｈｙｌ  Ｅｔｈｅｒ）、ＰＥＧ（Ｐｏｌｙ  Ｅｔｈｙｌｅｎｅ  Ｇｌｙｃｏｌ）、ＰＯＬＥ（Ｐｏｌｙ  Ｏｘｙｅｔｈｙｌｅｎｅ２３  Ｌａｕｒｙｌ  Ｅｔｈｅｒ）、ＰＰＡ（Ｐｏｌｙ  Ｐｒｏｐａｎｏｉｃ  Ａｃｉｄ）、ＰＡＡ（Ｐｏｌｙ  Ａｃｒｙｌｉｃ  Ａｃｉｄ）、ＰＥＧＢＥ（Ｐｏｌｙ  Ｅｔｈｅｒ  Ｇｌｙｃｏｌ  Ｂｉｓ  Ｅｔｈｅｒ）よりなる群から選択された少なくとも一つであるポリマー添加剤、ここで、前記スラリーに添加される前記ポリマー添加剤の量は０．００１ないし５質量％である、が含まれたスラリーを使用して前記ポリシリコン層の表面が露出するように前記第３物質層を化学機械的研磨する段階を少なくとも１回以上さらに行うことを特徴とする請求項１２に記載の半導体素子の製造方法。
【請求項１５】
前記第３物質層を形成した後、加熱条件下で前記第３物質層をリフローする段階をさらに具備することを特徴とする請求項１２に記載の半導体素子の製造方法。
【請求項１６】
前記スラリーには酸または塩基よりなる水素イオン指数調節剤がさらに含まれ、前記スラリーの水素イオン指数（ｐＨ）は７ないし１１の範囲内であることを特徴とする請求項１２に記載の半導体素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は化学機械的研磨工程用スラリー及びこれを用いた半導体素子の製造方法に係り、より具体的にはポリシリコンに対して高選択比を有する化学機械的研磨(Chemical Mechanical Polishing;CMP)工程用スラリー及びこれを用いた半導体素子の表面平坦化に関する。
【０００２】
【従来の技術】
半導体素子の高性能化、高集積化によって多層配線構造が必須で要求されており、このような多層配線構造は導電膜や絶縁膜の成膜工程及び蝕刻工程を数回にわたって進行して形成されるものであって、各層で要求される一定のパターンを形成し、その後に、また他のパターンを形成する前にリソグラフィー工程を容易に行うために表面平坦化工程を行う。
【０００３】
このような平坦化の形態には局所的平坦化と広域平坦化があるが、平坦化技術の究極的目標が広域平坦化を実現することであって、このような広域平坦化を達成するための技術として、ポリイミド等の樹脂のコーティング技術、金属及び絶縁膜に対するエッチバック技術、金属及び絶縁膜に対するリフロー技術、化学機械的研磨の技術が知られている。
【０００４】
前記化学機械的研磨(CMP)技術は、回転板上に平坦化工程を行うウェーハを安着させ、このウェーハの表面と研磨器のパッドを接触させた後に、スラリーの供給と共に回転板及び研磨器のパッドを回転させながら研磨工程を行うことである。すなわち、CMP工程は化学液と研磨粒子とより構成されたスラリーの化学的作用と研磨器の機械的作用の組合により、ウェーハの表面とパッドとの間にスラリーが流動してスラリー内の研磨粒子とパッドの表面突起による機械的摩擦によりウェーハ表面の研磨がなされ、同時にスラリー内の化学的成分とウェーハ表面の化学的反応により化学的除去がなされるのである。
【０００５】
一般に、スラリーは除去対象の種類及び特性によって多様な種類を有する。特に、研磨粒子としてシリカ(SiO2)を使用するシリカ系スラリーを使用してポリシリコン層を化学機械的研磨して除去する場合、同一時間にシリコン酸化層を化学機械的研磨して除去する場合より多く除去され、約０.５程度の選択比を有することが知られている。したがって、半導体素子の製造過程の特定段階で、従来のシリカ系スラリーを使用して化学機械的研磨工程を行う時に、ポリシリコン層を化学機械的研磨工程の停止層として使用することは不可能である。しかし、半導体素子の製造過程でポリシリコン層とシリコン酸化層との選択比を用いて化学機械的研磨工程を行わねばならなく、ポリシリコン層を化学機械的研磨工程の停止層として積極的に使用できる段階は多様に存在し、このような段階で有用に使われうる新しいスラリーの開発が要求されている。
【０００６】
【発明が解決しようとする課題】
本発明の目的は、化学機械的研磨工程の遂行によりスラリーに露出する表面が親水性を帯びる被研磨物質に対して有用に使用できる化学機械的研磨工程用スラリーを提供することにある。
【０００７】
本発明の他の目的は、化学機械的研磨工程の遂行によりスラリーに露出する表面が疎水性を帯びる物質層のパターン間を広域平坦化できる半導体素子の製造方法を提供することにある。
【０００８】
本発明のまた他の目的は、化学機械的研磨工程の遂行によりスラリーに露出する表面が疎水性を帯びる物質層を停止層として広域平坦化を行える半導体素子の製造方法を提供することにある。
【００１１】
【課題を解決するための手段】
前記本発明の他の目的を達成するための本発明の第１形態に係る半導体素子の製造方法は、下地層上に化学機械的研磨工程の遂行によってスラリーに露出する表面が疎水性を帯びるポリシリコン層パターンを形成した後、前記ポリシリコン層パターンが形成された下地層の前面に化学機械的研磨工程の遂行によってスラリーに露出する表面が親水性を帯びるシリコン酸化膜を形成し、続いて本発明に係るスラリーを使用して前記ポリシリコン層の表面が露出するように前記シリコン酸化膜を化学機械的研磨する。
【００１２】
前記本発明の他の目的を達成するための本発明の第２形態に係る半導体素子の製造方法は、（ａ）半導体基板上に化学機械的研磨工程の遂行によってスラリーに露出する表面が疎水性を帯びるポリシリコン層を含む蝕刻マスクパターンを形成し、（ｂ）前記蝕刻マスクパターンを使用して前記半導体基板内に一定の深度を有するトレンチを形成する。続いて、（ｃ）前記トレンチが形成された半導体基板の前面に化学機械的研磨工程の遂行によってスラリーに露出する表面が親水性を帯びる絶縁性のシリコン酸化膜を形成した後、（ｄ）前記本発明に係るスラリーを使用して前記蝕刻マスクパターンのポリシリコン層の表面が露出するように前記シリコン酸化膜を化学機械的研磨する。続いて、残留するポリシリコン層を除去する。
【００１３】
前記蝕刻マスクパターンのポリシリコン層上に反射防止膜をさらに形成でき、前記半導体基板と蝕刻マスクパターンのポリシリコン層との間に第１酸化膜を形成する段階をさらに含むことができ、前記トレンチを形成した後、前記トレンチの露出面上に熱酸化膜を形成する段階をさらに具備できる。また、前記ポリシリコン層を除去した後、前記半導体基板上に犠牲酸化膜を形成する段階をさらに具備する場合もある。
【００１４】
前記本発明の他の目的を達成するための本発明の第３形態に係る半導体素子の製造方法は、半導体基板の層間絶縁膜上に化学機械的研磨工程の遂行によってスラリーに露出する表面が疎水性を帯びる導電性のポリシリコン層よりなされたキャパシタの上部電極パターンを形成した後、前記上部電極パターンが形成された半導体基板の前面に化学機械的研磨工程の遂行によってスラリーに露出する表面が親水性を帯びる絶縁性のシリコン酸化膜を形成する。次いで、前記本発明に係るスラリーを使用して前記ポリシリコン層の表面が露出するように前記シリコン酸化膜を化学機械的研磨する。前記化学機械的研磨された半導体の前面に絶縁性の第３物質層、望ましくは化学機械的研磨工程の遂行によってスラリーに露出する表面が親水性を帯びる絶縁性物質層を形成し、本発明に係るスラリーを使用して前記ポリシリコン層の表面が露出するように前記第３物質層を化学機械的研磨する段階を少なくとも１回以上さらに行う場合もある。一方、前記第３物質層を形成した後、一定の加熱条件下で前記第３物質層をリフローする段階をさらに具備する場合もある。
【００１５】
本発明によれば、化学機械的研磨工程の遂行によってスラリーに露出する表面が親水性を帯びる被研磨物質に対して、ＰＶＭＥ（Ｐｏｌｙ  Ｖｉｎｙｌ  Ｍｅｔｈｙｌ  Ｅｔｈｅｒ）、ＰＥＧ（Ｐｏｌｙ  Ｅｔｈｙｌｅｎｅ  Ｇｌｙｃｏｌ）、ＰＯＬＥ（Ｐｏｌｙ  Ｏｘｙｅｔｈｙｌｅｎｅ２３  Ｌａｕｒｙｌ  Ｅｔｈｅｒ）、ＰＰＡ（Ｐｏｌｙ  Ｐｒｏｐａｎｏｉｃ  Ａｃｉｄ）、ＰＡＡ（Ｐｏｌｙ  Ａｃｒｙｌｉｃ  Ａｃｉｄ）、ＰＥＧＢＥ（Ｐｏｌｙ  Ｅｔｈｅｒ  Ｇｌｙｃｏｌ  Ｂｉｓ  Ｅｔｈｅｒ）よりなる群から選択された少なくとも一つであるポリマー添加剤が含まれたスラリーを使用して化学機械的研磨工程を行う。この時、化学機械的研磨工程の遂行によって、スラリーに露出する表面が疎水性を帯びる物質層を停止層として使用することにより、その表面が疎水性を帯びる物質層の表面のみにポリマーが選択的に吸着されて保護膜を形成することによって表面が蝕刻から保護される反面、その表面が親水性を帯びる被研磨物質に対してはポリマーと特別な反応を生じなくなって被研磨物質の除去が容易になされる。
【００１６】
【発明の実施の形態】
以下、添付した図面を参照して本発明の望ましい実施例を詳細に説明する。
【００１７】
次に説明される実施例はいろいろ他の形態に変形でき、本発明の範囲が次に説明される実施例に限定されるのではない。本発明の実施例は当業系で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。本発明の実施例を説明する図面において、ある層や領域の厚さは明細書の明確性のために誇張されたものであって、図面上の同じ符号は同じ要素を称する。また、ある層が他の層または基板の"上部"にあると記載された場合、前記ある層が前記他の層または基板の上部に直接存在する場合もあり、その間に第３の層が介在する場合もある。
【００１８】
本発明は、半導体素子の製造過程で平坦化技術の一つの化学機械的研磨工程を含むものであって、化学機械的研磨工程は、異種物質のパターンが存在するウェーハ表面に対して実質的に同じ垂直的レベルを維持しながら広域平坦化を達成させる技術である。このような広域平坦化工程が目標とする垂直的レベルを合せるために化学機械的研磨工程の工程時間を制御して行う場合もあるが、この場合に物質によって除去速度が一定でないだけでなく、半導体素子を構成する多層構造が薄膜よりなされているため、正確な制御が不可能である。一般に、研磨対象になる被研磨物質に比べて除去速度が落ちる停止層の露出面を平坦化の目標レベルで使用して広域平坦化を達成できる。
【００１９】
本発明に係る化学機械的研磨工程は、化学機械的研磨工程の進行によってスラリーに露出する表面が親水性を帯びる物質を被研磨物質とし、化学機械的研磨工程の進行によってスラリーに露出する表面が疎水性を帯びる物質を停止層として行われ、これに適用されるスラリーとこれを用いた半導体素子の製造過程を以下で順に詳述する。
【００２０】
（化学機械的研磨工程用スラリー）
化学機械的研磨工程に使われるスラリーは、流動性を有する液体として水と研磨粒子を基本的に含む。本実施例では、基準スラリーとして米国キャボット社(Cabot Corporation)で開発して商用化された酸化膜用スラリー(モデル名:SS２５)を使用し、ここで使われた液体は純水で、研磨粒子はシリカ系研磨粒子である。本実施例ではシリカ系研磨粒子を使用したが、アルミナ(Al2O3)、セリア(CeO2)、マンガニア(Mn2O3)等の他の通常の研磨粒子を使用する場合もある。スラリーに分散する研磨粒子の大きさと量は研磨効率に大きい影響をおよぼすものであって、本実施例では研磨効率を考慮して研磨粒子の量を約２５質量％以下にし、例えば、シリカ(SiO2)を使用する場合に５ないし１２.５質量％の範囲内で使用し、セリアの場合に１ないし１０質量％の範囲内で使用した。
【００２１】
前記スラリーには、スラリーと被研磨物質の接触界面を活性化するための界面活性剤や、スラリーの水素イオン指数(pH)を調節するための水素イオン指数調節剤がさらに添加でき、水酸化カルシウム(KOH)などの塩基と硫酸(H2SO4)、硝酸(HNO3)、塩酸(HCl)、燐酸(H3PO4)等の酸の添加量を適切に制御して水素イオン指数を７ないし１１の範囲にした。
【００２２】
一方、本実施例のスラリーには親水性作用基と疎水性作用基を同時に有するポリマーをさらに添加した。疎水性は水と親しくない性質をいい、OH基、COOH基、NH2基、SO3H基のような酸素、窒素、硫黄原子を含む極性基を有するものは一般に水と親しくて親水性であるのに対して、これら作用基を有しない脂肪族及び芳香族の炭化水素は疎水性を有する。前記添加されうるポリマーには、PVME(Poly Vinyl Methyl Ether)、PEG(Poly Ethylene Glycol)、POLE(Poly Oxyethylene23 Lauryl Ether)、PPA(Poly Propanoic Acid)、PAA(Poly Acrylic Acid)、PEGBE(Poly Ether Glycol Bis Ether)があり、これらポリマーは単独または２つ以上が組合わせて添加されうる。本実施例でスラリーに添加されるポリマー添加剤の量は、スラリー量全体に対し、０.００１ないし５質量％の範囲が好ましい。
【００２３】
図１及び図２は、本発明の原理を説明するための概念図であって、図１は化学機械的研磨工程の遂行によってスラリーに露出する疎水性及び親水性の表面を説明するための概念図であり、図２は、化学機械的研磨工程の遂行によってスラリーに露出する疎水性表面上に保護層が形成されることを説明するための概念図である。
【００２４】
図１を参照すれば、研磨工程の遂行によってスラリーに露出する表面が疎水性を帯びる第１物質層１０と親水性を帯びる第２物質層２０が並んで対比されて示されている。物質の表面は、もともと活性的であるため、これを安定化させるためにバルクと他の表面酸化物や表面汚染物質などが容易に吸着する。図１で、第１物質層１０及び第２物質層２０の表面は、少しの研磨工程によりこのような表面層またはバルク層の一部が除去されてバルク層と同じ物質が現われたことを示す。このような面を新生面といい、新生面は活性であるために雰囲気物質と直ちに反応し、新しい表面物質を生成して安定化する。
【００２５】
研磨工程が水を含むスラリーを使用して進行する場合に、前記第１物質層１０の表面は水素原子と結合して疎水性を帯び、第２物質層２０の表面は水酸基と結合して親水性を示す。このような疎水性表面を有する物質として、例えば、ポリシリコン膜があり、親水性表面を有する物質としてシリコン酸化膜がある。
【００２６】
図２を参照すれば、本発明のスラリーを使用して化学機械的研磨工程を進行する場合、前述したような親水性作用基と疎水性作用基を同時に有するポリマーが添加されるため、疎水性を帯びる第１物質層１０の表面のみにポリマーが選択的に吸着してポリマー保護層１２を形成する。したがって、このようなポリマー保護層１２の存在によって、第１物質層１０とスラリーとの化学的反応が抑制され、第１物質層１０の除去速度は大きく落ちるのに比べて、添加されたポリマーと特別な反応をしない第２物質層２０の除去速度は維持されて、第１物質層１０と第２物質層２０との選択比が増加する。
【００２７】
下の表１はPVMEが添加された本発明のスラリーを使用し、シリコン酸化膜及びポリシリコン膜に対して化学機械的研磨工程を実施した結果を示す表である。
【００２８】
【表１】
0004050011.tif 000002
【００２９】
表１を参照すれば、PVMEを添加しない場合にはシリコン酸化膜に比べてポリシリコン膜の除去速度が非常に大きく示されて選択比が０.７に過ぎないが、PVMEが添加された本発明のスラリーを使用する場合に酸化膜対ポリシリコン膜の選択比が非常に向上した。また、PVMEの添加量が増加するほど選択比が向上することが分かる。
【００３０】
図３は、PVMEを１質量％添加したスラリーに硫酸(H2SO4)を添加して、水素イオン指数(pH)の変化に係る酸化膜及びポリシリコン膜の除去速度及び選択比を測定して示したグラフである。図３のグラフから、スラリーの水素イオン指数が低くなるほど選択比は増加し、水素イオン指数が８の場合に約２５:１の選択比を示す。
【００３１】
表２は、PEGが添加されたスラリーを使用し、シリコン酸化膜及びポリシリコン膜に対して化学機械的研磨工程を実施した結果を示す表である。
【００３２】
【表２】
0004050011.tif 000003
【００３３】
表２から、PEGを添加する場合も、やはり添加量の増加によって酸化膜対ポリシリコン膜間の選択比が増加することが分かる。
【００３４】
表３は、PEGBEが添加されたスラリーを使用し、シリコン酸化膜及びポリシリコン膜に対して化学機械的研磨工程を実施した結果を示す表である。
【００３５】
【表３】
0004050011.tif 000004
【００３６】
表３から、PEGBEを添加する場合に、やはり添加量の増加によって酸化膜対ポリシリコン膜間の選択比が増加することが分かる。
【００３７】
表４は、POLE(商品名Brij35)が添加されたスラリーを使用し、シリコン酸化膜及びポリシリコン膜に対して化学機械的研磨工程を実施した結果を示す表である。
【００３８】
【表４】
0004050011.tif 000005
【００３９】
表４から、POLEを添加する場合に、酸化膜対ポリシリコン膜間の選択比が大きく向上したが、添加量に大きく影響されないことが分かる。
【００４０】
以上の実施例で調べたように、疎水性作用基と親水性作用基を同時に有するポリマーをさらに添加した本発明のスラリーを使用する場合、これらポリマーが添加されていない従来のスラリーを使用する場合に比べて、酸化膜の除去速度は大きく変化しないが、ポリシリコン膜の除去速度は大きく落ちて選択比が非常に向上した。
【００４１】
（本発明のスラリーを使用した半導体素子の製造工程）
（第１実施例）
図４及び図５は、本発明の第１実施例によって本発明のスラリーを使用して化学機械的研磨工程を行う半導体素子の製造過程を示す工程断面図である。
【００４２】
図４を参照すれば、下地層３０上に第１物質層３２のパターンを形成する。前記下地層３０は第１物質層３２を機械的に支持できるものであって、半導体基板あるいは半導体基板上の特定絶縁物質層または金属配線層になる場合もある。前記第１物質層３２は、化学機械的研磨工程の遂行によってスラリーに露出する表面が疎水性を帯びる物質であって、例えば、ポリシリコン層である。前記第１物質層３２のパターンはフォトレジストを使用する通常の写真蝕刻工程によって形成でき、フォトレジスト層(図示せず)をコーティングする前に第１物質層３２上にシリコンオキシナイトライド(SiON)の反射防止膜をさらに形成しうる。
【００４３】
一方、前記第１物質層３２のパターンを形成する時に、前記下地層３０の一部も共に蝕刻して下地層３０内にトレンチを形成する場合もあり、下地層３０と第１物質層３２との間に他の物質層をさらに形成した後に、前記第１物質層３２のパターンと同じパターンでパタニングする場合もある。
【００４４】
次いで、第１物質層３２のパターンが形成されて表面段差が形成された結果物の前面に第２物質層３４を形成する。第２物質層３４は、化学機械的研磨工程の遂行によってスラリーに露出する表面が親水性を有する物質であって、例えば、シリコン酸化膜である。一般に、酸化膜はシリコン酸化膜を指称するものであって、BPSG(Boro-Posphorous Silicate Glass)膜、USG(Undoped Silicate Glass)膜、SOG(Spin On Glass)膜、HDP(High Density Plasma)酸化膜、PETEOS(Plasma Enhanced Tetra-Ethyl Ortho Silicate Glass)膜、熱酸化膜など多様な種類の酸化膜がある。また、前記シリコン酸化膜は熱酸化法、化学気相蒸着法、物理気相蒸着法など公知の多様な技術により形成できる。前記第２物質層３４の厚さは、第１物質層３２のパターンにより形成される段差を乗り越えて表面平坦化を達成できるように、第１物質層３２のパターンの高さより厚く形成されることが望ましいが、第１物質層３２のパターン高さが非常に大きい場合に第２物質層３４を複数回反復して厚く形成する場合もある。
【００４５】
図５を参照すれば、前述した本発明のスラリーを使用して第１物質層３２の表面が露出するように、第２物質層３４を化学機械的研磨工程を行って表面を平坦化する。前記スラリーには基本的に液体、研磨粒子及び親水性作用基と疎水性作用基を同時に有するポリマー添加剤が含まれ、研磨過程で前記スラリーに添加されたポリマーの疎水性作用基によりスラリーに露出する表面が疎水性を有する前記第１物質層３２の表面にポリマーの吸着が生じて、第２物質層３４との選択比が増加する。したがって、第１物質層３２が化学機械的研磨工程の停止層として充分な役割を行うため、研磨工程後に表面の均一度が非常に向上し、後続する写真蝕刻工程の工程マージンを高めうる。
【００４６】
（第２実施例）
図６ないし図１０は、本発明の第２実施例によって本発明のスラリーを使用して化学機械的研磨工程を含むトレンチ素子分離を行う半導体素子の製造過程を示す工程断面図である。
【００４７】
図６を参照すれば、半導体基板４０上に第１酸化膜４２、第１物質層４４、反射防止膜４６を順に形成する。前記第１物質層４４は、化学機械的研磨工程の遂行によってスラリーに露出する表面が疎水性を帯びる物質であって、例えば、ポリシリコンで約１０００ないし３０００Å程度の厚さになるように形成し、前記反射防止膜４６はシリコンオキシナイトライド(SiON)で形成する。次いで、前記反射防止膜４６上にフォトレジスト４８をコーティングした後、通常の写真蝕刻工程によって後続工程により形成されるトレンチ領域を限定するフォトレジストパターンを形成した後、これを蝕刻マスクとして前記反射防止膜４６及び第１物質層４４を順に蝕刻して蝕刻マスクパターンを形成する。この時、前記第１物質層４４の下部の第１酸化膜４２も共に蝕刻する場合もある。
【００４８】
図７を参照すれば、残留するフォトレジストパターンをアッシングのような通常の方法で除去した後、前記反射防止膜４６及び第１物質層４４よりなされた蝕刻マスクパターンを蝕刻マスクとし、前記第１酸化膜４２及び半導体基板４０を蝕刻して、半導体基板４０内に所定の深度を有するトレンチ５０を形成する。前記トレンチ５０は、例えば、塩素と臭化水素を蝕刻ガスとして使用する異方性蝕刻により形成でき、隣り合って形成される半導体素子間の電気的絶縁に適した深度で形成する。トレンチ５０の形成後に、チャンネル阻止用で半導体基板４０と同じ導電型の不純物イオンをトレンチ５０の下部にさらに注入する場合もある。
【００４９】
図８を参照すれば、前記トレンチ５０が形成された半導体基板４０を加熱条件下に維持して、トレンチの底及び側壁に熱酸化膜５２を形成する。これはトレンチ５０の形成のための異方性蝕刻時に発生する半導体基板４０の欠陥を除去し、半導体基板４０の露出された表面を安定した結合(Si-O2結合)状態で維持してトレンチ５０表面を通した漏れ電流を防止し、トレンチ５０の底面のコーナーを丸くして、ストレス集中を防止するためである。この時、熱酸化膜５２は、トレンチ５０の底及び側壁以外にも前記第１酸化膜４２及び第１物質層４４のポリシリコンの露出された側壁にも形成される。
【００５０】
次いで、熱酸化膜５２が形成された結果物の前面に、前記トレンチ５０を埋立てる絶縁性を有する第２物質層５４を形成する。第２物質層５４は、化学機械的研磨工程の遂行によってスラリーに露出する表面が親水性を帯びる物質としてシリコン酸化膜、例えば、BPSG膜、USG膜、SOG膜、HDP酸化膜、PETEOS膜、熱酸化膜など多様な種類で形成できる。また、前記シリコン酸化膜は熱酸化法、化学気相蒸着法、物理気相蒸着法など公知の多様な技術により形成できる。前記第２物質層５４の厚さは、前記トレンチ５０を埋立てて表面平坦化を達成できるように、前記トレンチ５０の深度より厚く形成する。
【００５１】
図９を参照すれば、前述した本発明のスラリーを使用して第１物質層４４の表面が露出するように、第２物質層５４及び反射防止膜４６を化学機械的研磨工程を行って表面を平坦化する。この時に使われるスラリーは、前述したように、疎水性作用基と親水性作用基を同時に有するポリマー添加剤がさらに添加されたものを使用する。
【００５２】
次いで、図１０を参照すれば、残留する第１物質層４４のパターンを、第１物質層４４の除去用蝕刻液を使用して除去する。次いで、半導体基板４０上に残留する第１酸化膜４２を除去すれば、トレンチ内に絶縁性の第２物質層５４が埋込められ、表面が平坦化された素子分離領域が形成される。一方、前記第１酸化膜４２を除去した後に犠牲酸化工程をさらに行う場合もある。前記犠牲酸化工程は、露出した半導体基板４０上に犠牲酸化膜を約５０ないし２００Å程度の厚さで成長させた後、BOE(Buffered Oxide Etchant)やフッ酸(HF)のような酸化膜エッチング液を使用して除去することによって、化学機械的研磨工程により発生されうる基板表面の欠陥や損傷を回復させる役割をする。また、犠牲酸化膜を成長させた後に、半導体基板４０内にウェル形成用、チャンネル阻止用またはスレショルド電圧調節用イオン注入を行う場合もある。
【００５３】
本実施例でも化学機械的研磨工程時に使われたスラリーには、基本的に液体、研磨粒子及び親水性作用基と疎水性作用基を同時に有するポリマー添加剤が含まれ、研磨過程で前記スラリーに添加されたポリマーの疎水性作用基によりスラリーに露出する表面が疎水性を有する前記第１物質層４４の表面にポリマーの吸着が生じて、第２物質層５４との選択比が増加する。したがって、第１物質層４４が化学機械的研磨工程の停止層の役割を充分に行うため、研磨工程後の表面の均一度が非常に向上する。
【００５４】
（第３実施例）
図１１ないし図１３は、本発明の第３実施例に係る化学機械的研磨工程で平坦化を行う半導体素子の製造過程を示す工程断面図である。
【００５５】
図１１を参照すれば、半導体基板上にキャパシタが形成されたことを示すものであって、その製造過程を調べれば、半導体基板(図示せず)上の特定層間絶縁膜６０内にコンタクトホールを形成し、基板全面にキャパシタの下部電極用物質を蒸着した後にパタニングして下部電極６２を形成し、下部電極６２の露出面上に誘電膜６４を形成する。次いで、基板の全面にキャパシタの上部電極用第１物質層を蒸着した後にパタニングして上部電極６６を形成する。前記上部電極６６の物質は、化学機械的研磨工程の遂行によってスラリーに露出する表面が疎水性を帯びる導電性物質、例えば、ポリシリコンで形成する。次いで、上部電極６６のパターンが形成されたメモリセル領域(図面の左側部)とこれらパターンが形成されていない周辺回路領域(図面の右側部)との間の表面段差を減らすために、前記結果物の前面に絶縁性の第２物質層６８を形成する。第２物質層６８は、化学機械的研磨工程の遂行によってスラリーに露出する表面が親水性を帯びる物質で、例えば、BPSG膜で形成する。前記BPSG膜の代りにPSG膜、PETEOS膜、USG膜などを形成する場合もある。前記第２物質層６８はスラリーに露出する表面が親水性を帯びる絶縁性物質であって、表面平坦化に有利にリフロー特性を有することが望ましい。前記第２物質層６８の厚さは、上部電極６６のパターンにより形成される段差を乗り越えて表面平坦化を達成できるように、層間絶縁膜６０の表面から上部電極６６までの高さより厚く形成することが望ましいが、上部電極６６のパターン高さが非常に大きい場合に第２物質層６８を複数回反復して厚く形成する場合もある。
【００５６】
図１２を参照すれば、前述した本発明のスラリーを使用して上部電極６６の表面が露出するように、第２物質層６８を平坦化する化学機械的研磨工程を行う。特に、シリカ系研磨粒子が分散されたスラリーにPVMEを１質量％添加したスラリーを使用して前記化学機械的研磨工程を行えば、ポリシリコン層の除去速度は約２１０Å/分程度であるのに比べて、アニーリング処理していないBPSG膜は約８７８６Å/分、アニーリング処理したBPSG膜は約５７３４Å/分、PETEOS膜は約１２５０Å/分程度になって、それぞれポリシリコンに対する選択比が４２:１、２７:１、６:１になる結果を示す。一方、ポリシリコンをアニーリングすれば、除去速度が約４８０Å/分に増加して選択比が大きく減少する結果を示すことから、化学機械的研磨工程を行う前に加熱条件を要する前記第２物質層６８に対するリフロー工程を実施しないことが望ましい。
【００５７】
一方、前記化学機械的研磨工程時の圧力は、上部電極６６のエッジ部分に対する損傷を最小化するために低圧、例えば、２ないし５Psiの圧力下で行う。
【００５８】
次いで、図１３を参照すれば、上部電極６６の表面が露出するように平坦化された結果物の前面に、絶縁性の第３物質層７０を形成する。一方、上部電極６６パターンの高さが非常に高くて前記１回の化学機械的研磨工程だけで表面平坦化が十分に達成されない場合には、前記第３物質層７０を形成した後に再び本発明のスラリーを使用して上部電極６６の表面が露出するように再び化学機械的研磨工程を行うことができ、この時には前記第３物質層７０はスラリーに露出する表面が親水性を帯びる絶縁性物質層であることが望ましく、より好ましくは前記第２物質層６８と同一物質層であることが望ましい。次いで、第３物質層７０を十分に厚く形成した後に、約８５０℃程度の加熱条件下でリフロー工程を行う。リフロー工程は加熱された物質層の流動性質を用いた広域平坦化技術の一つであって、図１３で第３物質層７０が形成された初期には第３物質層７０の表面("L１"で表示)が、加熱条件下でリフロー工程を行った後には、第３物質層７０の表面("L２"で表示)のようになってある程度の広域平坦化がなされることが分かる。
【００５９】
本実施例でも使われたスラリーが親水性作用基と疎水性作用基を同時に有するポリマー添加剤を含むため、研磨過程で前記スラリーに添加されたポリマーの疎水性作用基によりスラリーに露出する表面が疎水性を帯びる前記上部電極６６の表面にポリマーの吸着が生じて、第２物質層６８との選択比が増加する。したがって、上部電極６６が化学機械的研磨工程の停止層の役割を充分に行うために研磨工程後に表面の均一度が非常に向上し、後続する写真蝕刻工程の工程マージンを高めうる。
【００６０】
【発明の効果】
以上調べたように、本発明によれば、スラリーに親水性作用基と疎水性作用基を同時に有するポリマーが添加されるため、スラリーに露出する表面が疎水性を有する物質層に対して前記ポリマーの吸着が生じ、化学機械的研磨工程の保護膜として作用するために、これら疎水性表面を有する物質層を化学機械的研磨工程の停止膜として積極的に有用に使用できる。また、疎水性表面を有する物質層に対して本発明のスラリーを使用する場合、選択比が非常に向上して表面平坦化を容易に達成できる。
【図面の簡単な説明】
【図１】本発明の一実施例に係る化学機械的研磨工程の遂行によってスラリーに露出する表面の疎水性及び親水性を説明するための概念図である。
【図２】本発明の一実施例に係る化学機械的研磨工程の遂行によってスラリーに露出する表面の疎水性表面が保護されることを説明するための概念図である。
【図３】本発明の一実施例に係るスラリーの水素イオン指数(pH)の変化に係る除去速度及び選択比を示すグラフである。
【図４】本発明の第１実施例に係る化学機械的研磨工程を含む半導体素子の製造過程を示す一工程断面図である。
【図５】本発明の第１実施例に係る化学機械的研磨工程を含む半導体素子の製造過程を示す一工程断面図である。
【図６】本発明の第２実施例に係る化学機械的研磨工程でトレンチ素子分離を行う半導体素子の製造過程を示す一工程断面図である。
【図７】本発明の第２実施例に係る化学機械的研磨工程でトレンチ素子分離を行う半導体素子の製造過程を示す一工程断面図である。
【図８】本発明の第２実施例に係る化学機械的研磨工程でトレンチ素子分離を行う半導体素子の製造過程を示す一工程断面図である。
【図９】本発明の第２実施例に係る化学機械的研磨工程でトレンチ素子分離を行う半導体素子の製造過程を示す一工程断面図である。
【図１０】本発明の第２実施例に係る化学機械的研磨工程でトレンチ素子分離を行う半導体素子の製造過程を示す一工程断面図である。
【図１１】本発明の第３実施例に係る化学機械的研磨工程で平坦化を行う半導体素子の製造過程を示す一工程断面図である。
【図１２】本発明の第３実施例に係る化学機械的研磨工程で平坦化を行う半導体素子の製造過程を示す一工程断面図である。
【図１３】本発明の第３実施例に係る化学機械的研磨工程で平坦化を行う半導体素子の製造過程を示す一工程断面図である。
【符号の説明】
１０、３２、４４…第１物質層
２０、３４、５４、６８…第２物質層
３０…下地層
４０…半導体基板
４２…第１酸化膜
４６…反射防止膜
５２…熱酸化膜
６０…層間絶縁膜
６２…下部電極
６４…誘電膜
６６…上部電極
７０…第３物質層
【図１】
0004050011.tif 000006
【図２】
0004050011.tif 000007
【図３】
0004050011.tif 000008
【図４】
0004050011.tif 000009
【図５】
0004050011.tif 000010
【図６】
0004050011.tif 000011
【図７】
0004050011.tif 000012
【図８】
0004050011.tif 000013
【図９】
0004050011.tif 000014
【図１０】
0004050011.tif 000015
【図１１】
0004050011.tif 000016
【図１２】
0004050011.tif 000017
【図１３】
0004050011.tif 000018