(57)【特許請求の範囲】
【請求項１】
論理値が同じ１ビットデータが書き込まれる３個のＥＰＲＯＭセルと、
該各ＥＰＲＯＭセルからの出力を夫々取り込み、該取り込んだ３個の出力の多数決を採って、該３個の出力の内の２個以上と同じ論理値である１ビットデータを出力する３ビット多数決回路と、
を備えた誤り訂正機能付きＥＰＲＯＭにおいて、前記３ビット多数決回路の故障を診断する故障診断方法であって、
前記３個のＥＰＲＯＭセルへの同一データの書込後に、
前記３ビット多数決回路に前記各ＥＰＲＯＭセルからの３個の出力をそのまま入力したときに前記３ビット多数決回路から出力される１ビットデータを読み出すと共に、
前記各ＥＰＲＯＭセルからの３個の出力の内の一つを、前記各ＥＰＲＯＭセルに書き込んだデータとは異なる論理値の１ビットデータに順に変更しながら、該１ビットデータと他の２個のＥＰＲＯＭセルからの出力とを前記３ビット多数決回路に入力することにより、各ＥＰＲＯＭセルの出力の内の一つが異なる論理値になったときに前記３ビット多数決回路から出力される３種類の１ビットデータを夫々読み出し、
前記読み出した合計４種類の１ビットデータが全て前記各ＥＰＲＯＭセルに書き込んだデータと一致している場合に、前記３ビット多数決回路が正常である旨を判定し、前記４種類の１ビットデータの内の少なくとも一つが前記各ＥＰＲＯＭセルに書き込んだデータと異なる場合には、前記３ビット多数決回路が故障している旨を判定することを特徴とする誤り訂正機能付きＥＰＲＯＭの故障診断方法。
【請求項２】
論理値が同じ１ビットデータが書き込まれる３個のＥＰＲＯＭセルと、
該各ＥＰＲＯＭセルからの出力を夫々取り込み、該取り込んだ３個の出力の多数決を採って、該３個の出力の内の２個以上と同じ論理値である１ビットデータを出力する３ビット多数決回路と、
を備えた誤り訂正機能付きＥＰＲＯＭにおいて、
外部から入力される１ビットデータをラッチし、前記各ＥＰＲＯＭセルに書込用データとして入力する１個のラッチ回路と、
前記各ＥＰＲＯＭセルから前記３ビット多数決回路へのデータ出力ラインに夫々設けられ、各ＥＰＲＯＭセルからの出力と前記ラッチ回路からの出力とのいずれかを選択して前記３ビット多数決回路に入力する３個のセレクタと、
を備え、前記ラッチ回路への入力データを前記各ＥＰＲＯＭセルに書き込んだデータとは異なる論理値に変更して前記各セレクタの一つを順次ラッチ回路出力選択側に切り換えることにより、前記請求項１記載の故障診断方法による前記３ビット多数決回路の故障診断を実行できるようにしたことを特徴とする誤り訂正機能付きＥＰＲＯＭ。
【請求項３】
請求項２記載の誤り訂正機能付きＥＰＲＯＭの３ビット多数決回路の故障を請求項１に記載の故障診断方法にて診断する故障診断装置であって、
前記ラッチ回路に所望の１ビットデータをラッチさせて、前記各ＥＰＲＯＭセルに前記ラッチ回路がラッチした１ビットデータを夫々書き込むデータ書込手段と、
該データ書込手段によるデータ書込後に、前記ラッチ回路に前記データ書込時とは異なる論理値である故障診断用の１ビットデータを入力して、該データをラッチさせる診断用データ入力手段と、
該診断用データ入力手段が前記故障診断用の１ビットデータを前記ラッチ回路にラッチさせた後、前記３個のセレクタを、前記３個のセレクタの全てが各ＥＰＲＯＭセルからの出力を選択する通常選択状態から、前記３個のセレクタの内の一つが前記ラッチ回路からの出力を選択し、残りの２個が対応するＥＰＲＯＭセルからの出力を選択するラッチ選択状態へと切り換え、しかも該ラッチ選択状態では、前記ラッチ回路からの出力を選択するセレクタを順に変更することにより、前記３個のセレクタの選択状態を前記通常選択状態を含む４状態に順次変更するセレクタ駆動手段と、
該セレクタ駆動手段によって前記３個のセレクタの選択状態が前記４状態の一つに設定される度に前記３ビット多数決回路から出力される１ビットデータを読み込み、該読み込んだ４種類の１ビットデータの全てが前記データ書込手段が前記ＥＰＲＯＭセルに書き込んだデータと一致している場合に、前記３ビット多数決回路が正常である旨を判定し、前記４種類の１ビットデータの内の少なくとも一つが前記データ書込手段が前記各ＥＰＲＯＭセルに書き込んだデータと異なる場合に、前記３ビット多数決回路が故障している旨を判定する故障判定手段と、
を備えたことを特徴とする誤り訂正機能付きＥＰＲＯＭの故障診断装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、３ビット多数決方式の誤り訂正機能を有するＥＰＲＯＭに関し、特に、このＥＰＲＯＭにて誤り訂正を行うのに使用する３ビット多数決回路の故障診断を行うのに好適なＥＰＲＯＭ並びに故障診断方法及び装置に関する。
【０００２】
【従来の技術】
一般に、ＥＰＲＯＭにおいては、各メモリセル（ＥＰＲＯＭセル）のデータ保時時間のばらつきやノイズの影響等により、使用中において、ビットデータが、データの書込状態を示す論理値からデータの非書込状態を示す論理値に変化してしまう消去エラー（ビット抜けや電荷抜けと呼ばれる現象）が発生することがある。また、消去エラーに比べると発生の確率は低いものの、ビットデータが、データの非書込状態を示す論理値からデータの書込状態を示す論理値に変化してしまう誤書込エラーが発生することもある。
【０００３】
このため、従来より、図３に示すような３ビット多数決方式の誤り訂正機能付きＥＰＲＯＭが提案されている。
即ち、図３に示すように、３ビット多数決方式の誤り訂正機能付きＥＰＲＯＭでは、同一の１ビットデータを記憶するために３個のＥＰＲＯＭセルＭ１，Ｍ２，Ｍ３を備える。そして、各ＥＰＲＯＭセルＭ１〜Ｍ３へのデータ入力ライン上には、夫々、例えばＤフリップフロップからなるラッチ回路Ｌ１，Ｌ２，Ｌ３が設けられ、これら各ラッチ回路Ｌ１〜Ｌ３に同一の１ビットデータをラッチさせることにより、各ラッチ回路Ｌ１〜Ｌ３を介して、各ＥＰＲＯＭセルＭ１〜Ｍ３に、同一論理値の１ビットデータを同時に格納できるようにされている。
【０００４】
また、各ＥＰＲＯＭセルＭ１〜Ｍ３からの出力（１ビットデータ）ＤＭ１，ＤＭ２，ＤＭ３は、夫々、セレクタＳ１，Ｓ２，Ｓ３を介して、３ビット多数決回路Ｔに入力され、３ビット多数決回路Ｔにて、これら各出力ＤＭ１〜ＤＭ３の多数決を採ることにより、３ビット多数決回路Ｔから、各ＥＰＲＯＭセルＭ１〜Ｍ３からの出力ＤＭ１〜ＤＭ３の内の２つ以上と同じ論理値の１ビットデータを出力するようにされている。
【０００５】
つまり、従来の３ビット多数決方式の誤り訂正機能付きＥＰＲＯＭにおいては、リード・ライト信号Ｒ／Ｗを書込レベルにしてＥＰＲＯＭにデータを書き込む際には、３個のＥＥＰＲＯＭセルＭ１〜Ｍ３に同一の１ビットデータを書き込み、リード・ライト信号Ｒ／Ｗを読出レベルにしてＥＰＲＯＭからデータを読み出す際には、３ビット多数決回路Ｔにて３個のＥＰＲＯＭセルＭ１〜Ｍ３からの出力ＤＭ１〜ＤＭ３の多数決を採ることにより、３個のＥＰＲＯＭセルＭ１〜Ｍ３の内の一つに消去エラー或いは誤書込エラーが発生した場合でも、３ビット多数決回路Ｔを介して正常なデータを読み出せるようにしているのである。
【０００６】
尚、この例の場合、３ビット多数決回路Ｔは、セレクタＳ１及びＳ３からの出力Ｄ１及びＤ３、セレクタＳ１及びＳ２からの出力Ｄ１及びＤ２、並びに、セレクタＳ２及びＳ３からの出力Ｄ２，Ｄ３、を夫々受ける３個の２入力ノアゲートＮＯＲ１，ＮＯＲ２，ＮＯＲ３と、各２入力ノアゲートＮＯＲ１〜ＮＯＲ３からの出力を受ける１個の３入力ノアゲートＮＯＲ０とを備え、３入力ノアゲートＮＯＲ０から、各ＥＰＲＯＭセルＭ１〜Ｍ３からの出力ＤＭ１〜ＤＭ３の内の２つ以上と同じ論理値の１ビットデータを出力するようにされている。
【０００７】
このため、例えば、３個のＥＰＲＯＭセルＭ１〜Ｍ３に夫々保持された１ビットデータの論理値が、正常な値「１，１，１」から、「Ｏ，１，１」、「１，０，１」、「１，１，０」の何れかになったとしても、２入力ノアゲートＮＯＲ１〜ＮＯＲ３のうちで、２つの入力が両方共に「０」となるものは無いため、３入力ノアゲートＮＯＲ０の入力は全て「０」のままとなり、３入力ノアゲートＮＯＲ０からの出力ＤＡＴＡは、正常な１ビットデータＤＡＴＡ（「１」）となる。
【０００８】
また逆に、３個のＥＰＲＯＭセルＭ１〜Ｍ３に夫々保持された１ビットデータの論理値が、正常な値「０，０，０」から、「１，０，０」、「０，１，０」、「０，０，１」の何れかになったとしても、２入力ノアゲートＮＯＲ１〜ＮＯＲ３のうちで、２つの入力が両方共に「０」となるものが依然としてあり、その２入力ノアゲートから３入力ノアゲートＮＯＲ０へは「１」が出力されるため、３入力ノアゲートＮＯＲ０からの出力ＤＡＴＡは、正常な１ビットデータ（「０」）となる。
【０００９】
従って、図３に示した従来の誤り訂正機能付きＥＰＲＯＭによれば、３個のＥＰＲＯＭセルＭ１〜Ｍ３のうち、２個が正常であれば、３ビット多数決回路Ｔから正しい１ビットデータを出力することができることになる。
また、図３に示す従来の誤り訂正機能付きＥＰＲＯＭにおいては、各ＥＰＲＯＭセルＭ１〜Ｍ３へのデータ書込時には、各ＥＰＲＯＭセルＭ１〜Ｍ３に書き込む１ビットデータを夫々各ＥＰＲＯＭセルＭ１〜Ｍ３に対応した３個のラッチ回路Ｌ１〜Ｌ３にてラッチし、しかも、データ読出時には、各ＥＰＲＯＭセルＭ１〜Ｍ３からの出力ＤＭ１〜ＤＭ３を、夫々、セレクタＳ１〜Ｓ３を介して、３ビット多数決回路Ｔに入力するようにされているが、これは、ＥＰＲＯＭの出荷時等に、３ビット多数決回路Ｔの故障を診断できるようにするためである。
【００１０】
つまり、上記従来の誤り訂正機能付きＥＰＲＯＭでは、３個のＥＰＲＯＭセルＭ１〜Ｍ３の内の１個に消去エラー或いは誤書込エラーが発生しても、残りの２個が正常であれば、正常な１ビットデータを出力することができるが、これは、３ビット多数決回路Ｔが正常動作する場合であり、３ビット多数決回路Ｔ内で断線・短絡等の故障が生じている場合には、たとえ、データ書込直後には３ビット多数決回路Ｔから正常な１ビットデータが出力されていても、その後、３個のＥＰＲＯＭセルＭ１〜Ｍ３の内の１個に消去エラー或いは誤書込エラーが発生すると、正常な１ビットデータを出力できなくなってしまうことがある。
【００１１】
そこで、従来では、ＥＰＲＯＭセルＭ１〜Ｍ３に対応して３個のラッチ回路Ｌ１〜Ｌ３と３個のセレクタＳ１〜Ｓ３とを夫々設けることにより、セレクタＳ１〜Ｓ３により、３ビット多数決回路Ｔに対して、各ＥＰＲＯＭセルＭ１〜Ｍ３からの出力ＤＭ１〜ＤＭ３を入力するか、或いは、各ＥＰＲＯＭセルＭ１〜Ｍ３に対応した各ラッチ回路Ｌ１〜Ｌ３からの出力ＤＬ１〜ＤＬ３を入力するかを切り換え、しかも、セレクタＳ１〜Ｓ３が各ラッチ回路Ｌ１〜Ｌ３からの出力ＤＬ１〜ＤＬ３を選択しているときに、各ラッチ回路Ｌ１〜Ｌ３からの出力ＤＬ１〜ＤＬ３を外部から任意に切り換えるができるようにすることで、３ビット多数決回路Ｔに入力される３個のデータＤ１〜Ｄ３を所望の値（「１」又は「０」）に個々に設定して、３ビット多数決回路Ｔの動作を検証できるようにしているのである。
【００１２】
即ち、３ビット多数決回路Ｔは、外部から入力される３個の１ビットデータの内、１個のデータ値が残りの２個のデータ値と異なる場合であっても、２個のデータ値と同じデータ値を出力できる必要があることから、従来では、誤り訂正機能付きＥＰＲＯＭを上記のように構成することにより、３ビット多数決回路Ｔの故障を、下記(1) 〜(3) の手順で診断できるようにしているのである。
【００１３】
(1) 各セレクタＳ１〜Ｓ３を、ＥＰＲＯＭセルＭ１〜Ｍ３の出力ＤＭ１〜ＤＭ３を選択して３ビット多数決回路Ｔに入力する通常時の選択状態から、各ラッチ回路Ｌ１〜Ｌ３からの出力ＤＬ１〜ＤＬ３を選択して３ビット多数決回路Ｔに入力する故障診断時の選択状態に切り換える。
【００１４】
(2) 各ラッチ回路Ｌ１〜Ｌ３へのデータ入力ライン（この場合３ビット分のデータライン）に、「１，１，１」、「Ｏ，１，１」、「１，０，１」、「１，１，０」の各データＤＩＮを順に入力することにより、各ラッチ回路Ｌ１〜Ｌ３にこれら各データＤＩＮを順にラッチさせ、そのとき３ビット多数決回路Ｔからの出力ＤＡＴＡが全て「１」となるか否かを判断することにより、ＥＰＲＯＭへの書込データが「１」であるときの３ビット多数決回路Ｔの故障診断を行う。
【００１５】
(3) 各ラッチ回路Ｌ１〜Ｌ３へのデータ入力ラインに、「０，０，０」、「１，０，０」、「０，１，０」、「０，０，１」の各データＤＩＮを順に入力することにより、各ラッチ回路Ｌ１〜Ｌ３にこれら各データＤＩＮを順にラッチさせ、そのとき３ビット多数決回路Ｔからの出力が全て「０」となるか否かを判断することにより、ＥＰＲＯＭへの書込データが「０」であるときの３ビット多数決回路Ｔの故障診断を行う。
【００１６】
【発明が解決しようとする課題】
しかしながら、上記従来の故障診断方法では、誤り訂正機能付きＥＰＲＯＭへの書込データが「０」のときと「１」のときとで夫々３ビット多数決回路Ｔが正常動作するかを判定するようにしているため、３ビット多数決回路Ｔへの３個のデータ入力ラインに対して、「０」及び「１」の１ビットデータを夫々選択的に入力できるようにする必要がある。
【００１７】
このため、従来の故障診断方法を利用するには、図３に示すように、誤り訂正機能付きＥＰＲＯＭにおいて、３個のＥＰＲＯＭセルＭ１〜Ｍ３に対応して、３個のラッチ回路Ｌ１〜Ｌ３及び３個のセレクタＳ１〜Ｓ３を夫々設けなければならない。
【００１８】
従って、従来の誤り訂正機能付きＥＰＲＯＭにおいては、３ビット多数決回路Ｔの故障診断のために設ける素子数が多くなって、回路規模（回路面積）が大きくなってしまうという問題があった。
本発明は、こうした問題に鑑みなされたものであり、３ビット多数決方式の誤り訂正機能付きＥＰＲＯＭにおいて、３ビット多数決回路の故障診断を行うためにＥＰＲＯＭに設ける素子数を少なくして、ＥＰＲＯＭの回路面積を従来より小さくできるようにすることを目的とする。
【００１９】
【課題を解決するための手段、及び発明の効果】
かかる目的を達成するためになされた請求項１記載の発明は、論理値が同じ１ビットデータが書き込まれる３個のＥＰＲＯＭセルと、これら各ＥＰＲＯＭセルからの出力の内の２個以上と同じ論理値である１ビットデータを出力する３ビット多数決回路とを備えた３ビット多数決方式の誤り訂正機能付きＥＰＲＯＭにおいて、３ビット多数決回路の故障を診断する故障診断方法に関する発明である。
【００２０】
この請求項１記載の故障診断方法では、誤り訂正機能付きＥＰＲＯＭを構成する３個のＥＰＲＯＭセルへの同一データの書込後に、３ビット多数決回路に各ＥＰＲＯＭセルからの３個の出力をそのまま入力したときに３ビット多数決回路から出力される１ビットデータを読み出すと共に、各ＥＰＲＯＭセルからの３個の出力の内の一つを、各ＥＰＲＯＭセルに書き込んだデータとは異なる論理値の１ビットデータに順に変更しながら、その１ビットデータと他の２個のＥＰＲＯＭセルからの出力とを３ビット多数決回路に入力したときに３ビット多数決回路から出力される３種類の１ビットデータを夫々読み出す。
【００２１】
そして、その読み出した合計４種類の１ビットデータが全て各ＥＰＲＯＭセルに書き込んだデータと一致している場合に、３ビット多数決回路が正常である旨を判定し、４種類の１ビットデータの内の少なくとも一つが各ＥＰＲＯＭセルに書き込んだデータと異なる場合には、３ビット多数決回路が故障している旨を判定する。
【００２２】
つまり、本発明の故障診断方法では、従来のように、３ビット多数決回路に入力する３種類のデータをラッチ回路等を利用して外部からの入力データに変更するのではなく、ＥＰＲＯＭを構成する３個のＥＰＲＯＭセルからの出力と、外部から入力した一つの１ビットデータとの組み合わせにより、４種類のデータ（具体的には、各ＥＰＲＯＭセルへの書込データが「１」である場合には、「１，１，１」、「Ｏ，１，１」、「１，０，１」、「１，１，０」からなる４種類のデータとなり、各ＥＰＲＯＭセルへの書込データが「０」である場合には、「０，０，０」、「１，０，０」、「０，１，０」、「０，０，１」からなる４種類のデータとなる）を３ビット多数決回路に入力し、各データ入力時に、３ビット多数決回路からの出力データが全て各ＥＰＲＯＭセルに書き込んだ１ビットデータと同じであるか否かを判断することによって、３ビット多数決回路が正常か否かを判定する。
【００２３】
従って、本発明の故障診断方法を実現するに当たっては、従来の誤り訂正機能付きＥＰＲＯＭのように、書込用及び故障診断用の１ビットデータをラッチするためのラッチ回路として、各ＥＰＲＯＭセルに対応した３個のラッチ回路を設ける必要はなく、書込用及び故障診断用の１ビットデータをラッチするためのラッチ回路として１個のラッチ回路を設けるだけでよい。
【００２４】
このため、本発明の故障診断方法によれば、３ビット多数決方式の誤り訂正機能付きＥＰＲＯＭにおいて、３ビット多数決回路の故障を診断するために、誤り訂正機能付きＥＰＲＯＭの回路面積を従来のように大きくする必要がなく、誤り訂正機能付きＥＰＲＯＭの小型化を図ることができる。
【００２５】
尚、本発明の故障診断方法では、３ビット多数決回路の故障を診断するに当たって、ＥＰＲＯＭを構成する３個のＥＰＲＯＭセルの出力を利用するので、故障診断を実行する前に各ＥＰＲＯＭセルに同一の１ビットデータを書き込む必要があり、また、故障診断については、各ＥＰＲＯＭセルに書き込んだ１ビットデータ（「０」又は「１」）に対する故障診断しか行うことができない。
【００２６】
つまり、本発明の故障診断方法によれば、各ＥＰＲＯＭセルに書き込んだ１ビットデータが「１」である場合には、各ＥＰＲＯＭセルに書き込んだ１ビットデータが「０」である場合の３ビット多数決回路の故障判定を行うことができず、逆に、各ＥＰＲＯＭセルに書き込んだ１ビットデータが「０」である場合には、各ＥＰＲＯＭセルに書き込んだ１ビットデータが「１」である場合の３ビット多数決回路の故障判定を行うことができなくない。
【００２７】
従って、本発明の故障診断方法を利用して、各ＥＰＲＯＭセルへの書込データが「１」であるときと「０」であるときとで、夫々、３ビット多数決回路の動作を検証するには、ＥＰＲＯＭセルへの書込データを「１」及び「０」のいずれかに順に変更して、各データの書込時に、夫々、故障診断を行う必要がある。
【００２８】
しかし、ＥＰＲＯＭは、出荷時等に書き込んだデータを正確に読み出すことができればよく、また、３ビット多数決回路は、３個のＥＰＲＯＭセルの内の一つが故障した際に、各ＥＰＲＯＭセルに書き込んだデータと同じ論理値の１ビットデータを出力できればよいため、実際には、ＥＰＲＯＭに対して、記憶させたい所望の１ビットデータを書き込んだ後、その書き込んだ１ビットデータの論理値に対応した故障判定を行うだけよい。
【００２９】
従って、本発明方法によれば、故障診断時には、各ＥＰＲＯＭセルに対して所望の１ビットデータを記憶させた後、ラッチ回路にデータ書込時とは異なる１ビットデータをラッチさせるだけでよく、従来のように、３個のラッチ回路にラッチさせる１ビットデータを個々に変更する必要がないことから、故障判定の手順についても従来の故障診断方法に比べて簡素化できることになり、本発明の故障診断方法を実現するための故障診断装置の構成を簡単にすることができる。
【００３０】
次に、請求項２記載の発明は、上記請求項１記載の故障診断方法にて３ビット多数決回路の故障診断を行えるようにした３ビット多数決方式の誤り訂正機能付きＥＰＲＯＭに関するものであり、３個のＥＰＲＯＭセルと、３ビット多数決回路とに加えて、外部から入力される１ビットデータをラッチし、各ＥＰＲＯＭセルに書込用データとして入力する１個のラッチ回路と、各ＥＰＲＯＭセルから３ビット多数決回路へのデータ出力ラインに夫々設けられ、各ＥＰＲＯＭセルからの出力とラッチ回路からの出力とのいずれかを選択して３ビット多数決回路に入力する３個のセレクタとを備えたことを特徴とする。
【００３１】
この請求項２記載の誤り訂正機能付きＥＰＲＯＭにおいては、外部から書込用の１ビットデータを入力することによりラッチ回路にそのデータをラッチさせ、各ＥＰＲＯＭセルに書込信号を入力すれば、各ＥＰＲＯＭセルに同一の１ビットデータを書き込むことができる。また、データの読出時には、各ＥＰＲＯＭに読出信号を入力することにより、各ＥＰＲＯＭから３ビット多数決回路にデータを出力させ、そのとき３ビット多数決回路から出力される１ビットデータを読み取るようにすればよい。
【００３２】
そして、本発明の誤り訂正機能付きＥＰＲＯＭにおいては、外部から入力される１ビットデータをラッチする１個のラッチ回路が備えられ、しかも、各ＥＰＲＯＭセルから３ビット多数決回路へのデータ出力ラインには、夫々、各ＥＰＲＯＭセルからの出力とラッチ回路からの出力とのいずれかを選択して３ビット多数決回路に入力するセレクタが設けられていることから、請求項１に記載の故障診断方法に従い、例えば、下記の手順▲１▼〜▲３▼で、３ビット多数決回路の故障診断を行うことができる。
【００３３】
▲１▼  データ書込用の所望の１ビットデータをラッチ回路にラッチさせて各ＥＰＲＯＭセルに書込信号を入力することにより、各ＥＰＲＯＭセルに同一の１ビットデータを書き込み、その後、各ＥＰＲＯＭに読出信号を入力することにより、各ＥＰＲＯＭから１ビットデータを出力させる。
【００３４】
▲２▼  次に、故障診断用の１ビットデータ（データ書込用の１ビットデータとは異なる論理値のデータ）をラッチ回路にラッチさせ、３個のセレクタを、各セレクタが各ＥＰＲＯＭセルからの出力を選択して３ビット多数決回路に入力する通常選択状態から、３個のセレクタの内の一つがラッチ回路からの出力を選択するラッチ選択状態へと切り換え、しかも、そのラッチ選択状態では、ラッチ回路からの出力を選択するセレクタを順に変更する。
【００３５】
この結果、３ビット多数決回路へのデータ入力パターンは、各ＥＰＲＯＭセルへの書込データが「１」である場合には、「１，１，１」、「Ｏ，１，１」、「１，０，１」、「１，１，０」の４パターンとなり、各ＥＰＲＯＭセルへの書込データが「０」である場合には、「０，０，０」、「１，０，０」、「０，１，０」、「０，０，１」の４パターンとなる。
【００３６】
▲３▼  そして、各セレクタの選択状態の切り換えにより、３ビット多数決回路へのデータ入力パターンが上記４パターンのいずれかに設定される度に、３ビット多数決回路からの出力を読み込み、その読み込んだ３ビット多数決回路からの出力（４種類の出力）の全てが、各ＥＰＲＯＭセルに書き込んだ１ビットデータと一致している場合に、３ビット多数決回路が正常である旨を判断し、３ビット多数決回路からの出力（４種類の出力）の少なくとも一つが各ＥＰＲＯＭセルに書き込んだ１ビットデータと異なる場合に、３ビット多数決回路が故障している旨を判断する。
【００３７】
一方、請求項３記載の発明は、請求項２記載の誤り訂正機能付きＥＰＲＯＭを構成する３ビット多数決回路の故障を、請求項１記載の故障診断方法にて診断するための装置（故障診断装置）に関するものである。
そして、この故障診断装置においては、まず、データ書込手段が、ラッチ回路に所望の１ビットデータをラッチさせて、各ＥＰＲＯＭセルにラッチ回路がラッチした１ビットデータを夫々書き込む。
【００３８】
また、データ書込手段が各ＥＰＲＯＭに同一の１ビットデータを書き込むと、診断用データ入力手段が、ラッチ回路にデータ書込時とは異なる論理値である故障診断用の１ビットデータを入力して、そのデータをラッチさせる。
そして、診断用データ入力手段が故障診断用の１ビットデータをラッチ回路にラッチさせると、セレクタ駆動手段が、３個のセレクタを、３個のセレクタの全てが各ＥＰＲＯＭセルからの出力を選択する通常選択状態から、３個のセレクタの内の一つがラッチ回路からの出力を選択し、残りの２個が対応するＥＰＲＯＭセルからの出力を選択するラッチ選択状態へと切り換え、しかもそのラッチ出力選択状態では、ラッチ回路からの出力を選択するセレクタを順に変更することにより、３ビット多数決回路へのデータ入力パターンを、上述した「１，１，１」、「Ｏ，１，１」、「１，０，１」、「１，１，０」の４パターン、若しくは、「０，０，０」、「１，０，０」、「０，１，０」、「０，０，１」の４パターンにて順に変化させる。
【００３９】
すると、故障判定手段が、セレクタ駆動手段によって３個のセレクタの選択状態が上記４状態の一つに設定される度に３ビット多数決回路から出力される４種類の１ビットデータを読み込み、その読み込んだ４種類の１ビットデータの全てが、データ書込手段がＥＰＲＯＭセルに書き込んだデータと一致している場合には、３ビット多数決回路が正常である旨を判定し、読み込んだ４種類の１ビットデータの内の少なくとも一つが、データ書込手段が各ＥＰＲＯＭセルに書き込んだデータと異なる場合には、３ビット多数決回路が故障している旨を判定する。
【００４０】
従って、請求項３記載の故障診断装置によれば、請求項２記載の誤り訂正機能付きＥＰＲＯＭを構成する３ビット多数決回路の故障を、請求項１記載の故障診断方法に沿った上述の手順▲１▼〜▲３▼で判定することができ、請求項１記載の故障診断方法を実現できることになる。
【００４１】
【発明の実施の形態】
以下に本発明の実施形態（実施例）を図面と共に説明する。
図１は、本発明が適用された実施例の誤り訂正機能付きＥＰＲＯＭ１０の構成及びこれに接続された故障診断装置２０を表す回路図である。
【００４２】
図１に示すように本実施例の誤り訂正機能付きＥＰＲＯＭ１０は、図３に示した従来の誤り訂正機能付きＥＰＲＯＭと同様、同一の１ビットデータを記憶するための３個のＥＰＲＯＭセルＭ１，Ｍ２，Ｍ３と、３ビット多数決回路Ｔと、各ＥＰＲＯＭセルＭ１〜Ｍ３から３ビット多数決回路Ｔへのデータ出力ライン上に夫々設けられた３個のセレクタＳ１，Ｓ２，Ｓ３とを備えており、図３に示した従来の誤り訂正機能付きＥＰＲＯＭと異なる点は、各ＥＰＲＯＭセルＭ１〜Ｍ３へのデータ入力ライン上に、Ｄフリップフロップからなるラッチ回路Ｌ０が１個設けられている点である。
【００４３】
そして、このラッチ回路Ｌ０からの出力は、各ＥＰＲＯＭセルＭ１〜Ｍ３のデータ入力端子だけでなく、各セレクタＳ１〜Ｓ３に設けられた２つのデータ入力端子の内、各ＥＰＲＯＭセルＭ１〜Ｍ３のデータ出力端子に接続されたデータ入力端子とは異なるもう一方のデータ入力端子に接続されている。
【００４４】
このため、各セレクタＳ１〜Ｓ３は、夫々、対応するＥＰＲＯＭセルＭ１〜Ｍ３からの出力ＤＭ１〜ＤＭ３を３ビット多数決回路Ｔに入力するか、或いは、ラッチ回路Ｌ０からの出力ＤＬ０を３ビット多数決回路Ｔに入力するかを、外部から入力される選択信号ＳＥＬＥＣＴに従い選択的に切り換えることができる。
【００４５】
また、３ビット多数決回路Ｔは、図３に示した従来の誤り訂正機能付きＥＰＲＯＭと同様、２個の２入力ノアゲートＮＯＲ１，ＮＯＲ２，ＮＯＲ３と、１個の３入力ノアゲートＮＯＲ０とを備え、３入力ノアゲートＮＯＲ０から、セレクタＳ１〜Ｓ３を介して入力されたデータＤ１〜Ｄ３の内の２つ以上と同じ論理値の１ビットデータを出力するようにされている。
【００４６】
従って、本実施例の誤り訂正機能付きＥＰＲＯＭ１０においては、各ＥＰＲＯＭセルＭ１〜Ｍ３へのデータ書込時には、ラッチ回路Ｌ０に所望の１ビットデータ（論理値：「０」又は「１」）をラッチさせて、各ＥＰＲＯＭセルＭ１〜Ｍ３に入力データの書込指令を入力（リード・ライト信号Ｒ／Ｗを書込レベルにする）すればよい。つまり、このようにすれば、ラッチ回路Ｌ０を介して、各ＥＰＲＯＭセルＭ１〜Ｍ３に論理値が同じ１ビットデータを書き込むことができる。
【００４７】
また、逆に、データの読出時には、各セレクタＳ１〜Ｓ３を夫々ＥＰＲＯＭセルＭ１〜Ｍ３の出力ＤＭ１〜ＤＭ３を選択する側に切り換え、各ＥＰＲＯＭセルＭ１〜Ｍ３にデータの出力指令を入力（リード・ライト信号Ｒ／Ｗを読出レベルにする）すればよい。つまり、このようにすれば、各セレクタＳ１〜Ｓ３からの出力Ｄ１〜Ｄ３は、各ＥＰＲＯＭセルＭ１〜Ｍ３からの出力ＤＭ１〜ＤＭ３となって、これが３ビット多数決回路Ｔに入力され、３ビット多数決回路Ｔからの出力ＤＡＴＡは、これら３個の入力データの内の２個以上と同じ論理値の１ビットデータとなる。
【００４８】
従って、図３に示した従来の誤り訂正機能付きＥＰＲＯＭと同様、３個のＥＰＲＯＭセルＭ１〜Ｍ３の内の一つに消去エラー或いは誤書込エラーが発生した場合でも、３ビット多数決回路Ｔを介して、正常なデータを読み出せるようになる。
【００４９】
次に、故障診断装置２０は、本実施例の誤り訂正機能付きＥＰＲＯＭ１０（若しくはこれが組み込まれた電子装置）の出荷前に、上記各ＥＰＲＯＭセルＭ１〜Ｍ３に所望の１ビットデータを書き込み、３ビット多数決回路Ｔの故障診断を行うためのものであり、ＣＰＵを中心とするマイクロコンピュータにて構成されている。
【００５０】
そして、この故障診断装置２０は、図２に示すデータ格納・検査処理を実行することにより、上記各ＥＰＲＯＭセルＭ１〜Ｍ３への１ビットデータの書き込み、並びに、３ビット多数決回路Ｔの故障診断を行う。以下、この処理について説明する。
【００５１】
図２に示すように、データ格納・検査処理では、まず、Ｓ１００（Ｓはステップを表す）にて、ラッチ回路Ｌ０への入力データ（１ビットデータ）ＤＩＮを、ＥＰＲＯＭセルＭ１〜Ｍ３に書き込むべき所望の論理値（「０」又は「１」）に設定して、これを書込用データとしてラッチ回路Ｌ０に出力すると共に、各ＥＰＲＯＭセルＭ１〜Ｍ３に対して出力するリード・ライト信号Ｒ／Ｗを書込レベルに設定することにより、各ＥＰＲＯＭセルＭ１〜Ｍ３に入力データの書込指令を出力する。
【００５２】
すると、誤り訂正機能付きＥＰＲＯＭ１０側では、ラッチ回路Ｌ０が、故障診断装置２０から出力される内部クロックＣＬＫに同期して上記書込用データ（ＤＩＮ）をラッチし、各ＥＰＲＯＭセルＭ１〜Ｍ３には、ラッチ回路Ｌ０がラッチした書込用データが入力されることになる。従って、各ＥＰＲＯＭセルＭ１〜Ｍ３には、Ｓ１００にてラッチ回路Ｌ０に出力した所望論理値の１ビットデータ（書込用データ）が格納されることになる。
【００５３】
このように、Ｓ１００にて各ＥＰＲＯＭセルＭ１〜Ｍ３に所望論理値の１ビットデータを書き込むと、今度は、Ｓ１１０にて、各ＥＰＲＯＭセルＭ１〜Ｍ３に対して出力するリード・ライト信号Ｒ／Ｗを読出レベルに設定することにより、各ＥＰＲＯＭセルＭ１〜Ｍ３を上記書き込まれたデータを出力する状態に設定した後、ラッチ回路Ｌ０への入力データ（１ビットデータ）ＤＩＮを、ＥＰＲＯＭセルＭ１〜Ｍ３に書き込んだデータとは異なる論理値（「１」又は「０」）に反転させ、これを診断用データとしてラッチ回路Ｌ０に出力することにより、ラッチ回路Ｌ０に診断用データをラッチさせる。
【００５４】
そして、続くＳ１２０にて、各セレクタＳ１〜Ｓ３を全てＥＰＲＯＭセルＭ１〜Ｍ３からの出力ＤＭ１〜ＤＭ３を選択する通常時の選択状態に設定して、３ビット多数決回路Ｔに各ＥＰＲＯＭセルＭ１〜Ｍ３からの出力ＤＭ１〜ＤＭ３が夫々入力されるようにした後、Ｓ１３０にて、３ビット多数決回路Ｔからの出力ＤＡＴＡを読み込み、これを故障診断用の基礎データＤＯ０として記憶する。
【００５５】
次にＳ１４０では、３個のセレクタＳ１〜Ｓ３の内、セレクタＳ２，Ｓ３がＥＰＲＯＭセルＭ２，Ｍ３からの出力ＤＭ２，ＤＭ３を選択し、セレクタＳ１だけがラッチ回路Ｌ０からの出力ＤＬ０を選択するように、セレクタＳ１の選択状態を切り換える。この結果、３ビット多数決回路Ｔには、通常のデータ読取時に入力されるＥＰＲＯＭセルＭ１からの出力ＤＭ１の代わりに、ラッチ回路Ｌ０からの出力ＤＬ０が入力され、他のＥＰＲＯＭセルＭ２，Ｍ３からの出力ＤＭ２，ＤＭ３は、通常のデータ読取時と同様にそのまま入力されることになる。そして、続くＳ１５０では、３ビット多数決回路Ｔからの出力ＤＡＴＡを読み込み、これを故障診断用の基礎データＤＯ１として記憶する。
【００５６】
また次にＳ１６０では、３個のセレクタＳ１〜Ｓ３の内、セレクタＳ１，Ｓ３がＥＰＲＯＭセルＭ１，Ｍ３からの出力ＤＭ１，ＤＭ３を選択し、セレクタＳ２だけがラッチ回路Ｌ０からの出力ＤＬ０を選択するように、セレクタＳ１及びセレクタＳ２の選択状態を切り換える。この結果、３ビット多数決回路Ｔには、通常のデータ読取時に入力されるＥＰＲＯＭセルＭ２からの出力ＤＭ２の代わりに、ラッチ回路Ｌ０からの出力ＤＬ０が入力され、他のＥＰＲＯＭセルＭ１，Ｍ３からの出力ＤＭ１，ＤＭ３は、通常のデータ読取時と同様にそのまま入力されることになる。そして、続くＳ１７０では、３ビット多数決回路Ｔからの出力ＤＡＴＡを読み込み、これを故障診断用の基礎データＤＯ２として記憶する。
【００５７】
また更に、続くＳ１８０では、３個のセレクタＳ１〜Ｓ３の内、セレクタＳ１，Ｓ２がＥＰＲＯＭセルＭ１，Ｍ２からの出力ＤＭ１，ＤＭ２を選択し、セレクタＳ３だけがラッチ回路Ｌ０からの出力ＤＬ０を選択するように、セレクタＳ２及びセレクタＳ３の選択状態を切り換える。この結果、３ビット多数決回路Ｔには、通常のデータ読取時に入力されるＥＰＲＯＭセルＭ３からの出力ＤＭ３の代わりに、ラッチ回路Ｌ０からの出力ＤＬ０が入力され、他のＥＰＲＯＭセルＭ１，Ｍ２からの出力ＤＭ１，ＤＭ２は、通常のデータ読取時と同様にそのまま入力されることになる。そして、続くＳ１９０では、３ビット多数決回路Ｔからの出力ＤＡＴＡを読み込み、これを故障診断用の基礎データＤＯ３として記憶する。
【００５８】
つまり、上記Ｓ１２０〜Ｓ１９０では、Ｓ１００にて各ＥＰＲＯＭセルＭ１〜Ｍ３に書き込んだ１ビットデータが「１」である場合には、３ビット多数決回路Ｔへのデータ入力パターンを、「１，１，１」、「Ｏ，１，１」、「１，０，１」、「１，１，０」の４パターンに変化させ、逆に、Ｓ１００にて各ＥＰＲＯＭセルＭ１〜Ｍ３に書き込んだ１ビットデータが「０」である場合には、３ビット多数決回路Ｔへのデータ入力パターンを、「０，０，０」、「１，０，０」、「０，１，０」、「０，０，１」の４パターンに変化させ、これら４種のデータ入力パターン毎に３ビット多数決回路Ｔからの出力ＤＡＴＡを読み取るのである。
【００５９】
こうして、上記各データ入力パターンでデータを入力したときに３ビット多数決回路Ｔから出力される４種の基礎データＤＯ０〜ＤＯ３が得られると、今度は、Ｓ２１０に移行して、これら各基礎データＤＯ０〜ＤＯ３が、全て、Ｓ１００にて各ＥＰＲＯＭセルＭ１〜Ｍ３に書き込んだ１ビットデータ（書込用データ）と一致しているか否かを判断する。
【００６０】
そして、各基礎データＤＯ０〜ＤＯ３が全て書込用データと一致している場合には、各基礎データＤＯ０〜ＤＯ３は全て正常であり、３ビット多数決回路Ｔは正常に機能していることから、続くＳ２２０に移行して、メモリ（詳しくは故障診断装置２０に接続された誤り訂正機能付きＥＰＲＯＭ１０）は正常である旨を報知し、当該処理を終了する。
【００６１】
一方、基礎データＤＯ０〜ＤＯ３の一つでも書込用データと異なる論理値となっており、Ｓ２１０にて、基礎データＤＯ０〜ＤＯ３の少なくとも一つが異常であると判断されると、Ｓ２３０に移行する。
そして、Ｓ２３０では、書込用データとは論理値が異なる基礎データの種類から３ビット多数決回路Ｔ内での異常箇所を特定すると共に、その特定した情報を、管理者が後で読み出せるように所定の記憶媒体に記憶し、続くＳ２４０にてメモリが異常である旨を報知した後、当該処理を終了する。
【００６２】
以上説明したように、故障診断装置２０では、まず、各ＥＰＲＯＭセルＭ１〜Ｍ３に所定の１ビットデータを記憶させ、その後、各ＥＰＲＯＭセルＭ１〜Ｍ３から出力される３個の１ビットデータと、ラッチ回路Ｌ０にラッチさせた各ＥＰＲＯＭセルＭ１〜Ｍ３からの出力とは論理が反転した１ビットデータとを利用して、３ビット多数決回路Ｔへのデータ入力パターンを上記４パターンに切り換え、そのとき３ビット多数決回路Ｔから出力されるデータが、全て、各ＥＰＲＯＭセルＭ１〜Ｍ３に格納した１ビットデータと同じ論理値であるか否かを判断することにより、３ビット多数決回路Ｔが正常であるか否かを診断する。
【００６３】
従って、この故障診断装置２０にて正常であると診断された誤り訂正機能付きＥＰＲＯＭ１０においては、その後の使用中に、３個のＥＰＲＯＭセルＭ１〜Ｍ３の内の一つに消去エラー或いは誤書込エラーが発生したとしても、３ビット多数決回路Ｔの動作によって、残りの２個に記憶された正常な１ビットデータを出力することができるようになる。
【００６４】
そして、この故障診断装置２０により故障診断される誤り訂正機能付きＥＰＲＯＭ１０側には、図３に示した従来のＥＰＲＯＭのように各ＥＰＲＯＭセルＭ１〜Ｍ３に対応した３個のラッチ回路Ｌ１〜Ｌ３を設ける必要はなく、各ＥＰＲＯＭセルＭ１〜Ｍ３に共通の１個のラッチ回路Ｌ０を設けるだけでよいことから、誤り訂正機能付きＥＰＲＯＭ１０の回路面積を従来のものに比べて小さくして、この誤り訂正機能付きＥＰＲＯＭ１０が組み込まれる電子装置の小型化を図ることができる。
【００６５】
尚、本実施例では、各ＥＰＲＯＭセルＭ１〜Ｍ３に所望の１ビットデータを書き込むＳ１００の処理が請求項３に記載のデータ書込手段に相当し、ラッチ回路Ｌ０に故障診断用のデータをラッチさせるＳ１１０の処理が請求項３に記載の診断用データ入力手段に相当し、３ビット多数決回路Ｔへのデータ入力パターンを上述した４パターンに順に切り換えるためにセレクタＳ１〜Ｓ３を駆動するＳ１２０，Ｓ１４０，Ｓ１６０，Ｓ１８０の処理が請求項３に記載のセレクタ駆動手段に相当し、３ビット多数決回路Ｔへのデータ入力パターンを設定する度に３ビット多数決回路Ｔからの出力ＤＡＴＡを読み込み、その読み込んだ４種のデータＤＯ０〜ＤＯ３に基づき３ビット多数決回路Ｔの故障診断を行うＳ１３０，Ｓ１５０，Ｓ１７０，Ｓ１９０，Ｓ２１０〜Ｓ２４０の処理が請求項３に記載の故障判定手段に相当する。
【００６６】
以上本発明の一実施例を説明したが、本発明は上記実施例に限定されるものではなく、種々の態様を採ることができる。
例えば、上記実施例では、故障診断装置２０は、１個の誤り訂正機能付きＥＰＲＯＭ１０に対してデータの書込及び故障診断を行うものとして説明したが、電子装置に、複数の誤り訂正機能付きＥＰＲＯＭ１０が組み込まれているような場合には、各誤り訂正機能付きＥＰＲＯＭ１０へのデータの書込及び故障診断を上述した手順で順に行うようにすればよい。また、故障診断装置２０は、複数の誤り訂正機能付きＥＰＲＯＭ１０又はこれが組み込まれた電子装置と一体に構成してもよい。
【図面の簡単な説明】
【図１】  実施例の誤り訂正機能付きＥＰＲＯＭの構成及びこれに接続された故障診断装置を表す回路図である。
【図２】  故障診断装置にて実行されるデータ格納・検査処理を表すフローチャートである。
【図３】  従来の誤り訂正機能付きＥＰＲＯＭの構成を表す回路図である。
【符号の説明】
１０…誤り訂正機能付きＥＰＲＯＭ、２０…故障診断装置、Ｌ０…ラッチ回路、Ｍ１，Ｍ２，Ｍ３…ＥＥＰＲＯＭセル、Ｓ１，Ｓ２，Ｓ３…セレクタ、Ｔ…３ビット多数決回路。
【図１】
0004066570.tif 000002
【図２】
0004066570.tif 000003
【図３】
0004066570.tif 000004