(57)【特許請求の範囲】
【請求項１】
第１基準電圧を基準として入力信号を増幅する第１閉ループ演算増幅器及び第２基準電圧を基準として前記第１閉ループ演算増幅器の出力信号を増幅して最終出力信号を発生させる第２閉ループ演算増幅器を具備する閉ループ演算増幅器に対するＤＣオフセット補償回路において、
前記第２閉ループ演算増幅器の出力信号をバッファリングするバッファと、
このバッファの出力信号を低域通過フィルタリングしてこの出力信号のＤＣ電圧値を検出する低域通過フィルタと、
前記ＤＣ電圧値を前記第２基準電圧と比較してその比較結果によって補償電圧を発生させてその補償電圧を前記第１基準電圧として前記第１閉ループ演算増幅器に提供する比較器とを具備し、
前記低域通過フィルタのカットオフ周波数は前記入力信号の周波数によって可変されることを特徴とするＤＣオフセット補償回路。
【請求項２】
前記比較器は、
前記検出されたＤＣ電圧値をポジティブ入力端を通じて受信する演算増幅器と、
この演算増幅器のネガティブ入力端と前記第２基準電圧との間に連結される第１抵抗と、
前記演算増幅器のネガティブ入力端と前記演算増幅器の出力端との間に連結される第２抵抗とを具備することを特徴とする請求項１に記載のＤＣオフセット補償回路。
【請求項３】
補償電圧を基準として入力信号を増幅する第１閉ループ演算増幅器と、
基準電圧を基準として前記第１閉ループ演算増幅器の出力信号を増幅して最終出力信号を発生させる第２閉ループ演算増幅器と、
前記最終出力信号を受信して前記入力信号のＤＣ電圧の変化によって変化する前記最終出力信号のＤＣ電圧を低域通過フィルタによって検出し、それに相応する前記補償電圧を前記第１閉ループ演算増幅器に提供するＤＣオフセット補償回路とを具備し、
前記低域通過フィルタのカットオフ周波数は前記入力信号の周波数によって可変されることを特徴とする閉ループ演算増幅器。
【請求項４】
前記ＤＣオフセット補償回路は、
前記最終出力信号をバッファリングするバッファと、
このバッファの出力信号を低域通過フィルタリングしてこの出力信号のＤＣ電圧値を検出する低域通過フィルタと、
前記ＤＣ電圧値を前記基準電圧と比較してその比較結果によって前記補償電圧を発生させる比較器とを具備することを特徴とする請求項３に記載の閉ループ演算増幅器。
【請求項５】
前記比較器は、
前記検出されたＤＣ電圧値をポジティブ入力端を通じて受信する演算増幅器と、
この演算増幅器のネガティブ入力端と前記基準電圧との間に連結される第１抵抗と、
前記演算増幅器のネガティブ入力端と前記演算増幅器の出力端との間に連結される第２抵抗とを具備することを特徴とする請求項４に記載の閉ループ演算増幅器。
【請求項６】
前記第１閉ループ演算増幅器は、
前記補償電圧をポジティブ入力端を通じて受信する演算増幅器と、
この演算増幅器のネガティブ入力端と前記入力信号との間に連結される第１抵抗と、
前記演算増幅器のネガティブ入力端と前記演算増幅器の出力端との間に連結される第２抵抗とを具備することを特徴とする請求項３に記載の閉ループ演算増幅器。
【請求項７】
前記第２閉ループ演算増幅器は、
前記基準電圧をポジティブ入力端を通じて受信する演算増幅器と、
この演算増幅器のネガティブ入力端と前記第１閉ループ演算増幅器の出力端との間に連結される第１抵抗と、
前記演算増幅器のネガティブ入力端と前記演算増幅器の出力端との間に連結される第２抵抗とを具備することを特徴とする請求項３に記載の閉ループ演算増幅器。
【請求項８】
補償電圧を基準として入力信号を増幅する第１閉ループ演算増幅器と、
基準電圧を基準として前記第１閉ループ演算増幅器の出力信号を増幅して最終出力信号を発生させる第２閉ループ演算増幅器と、
前記最終出力信号を受信して前記入力信号のＤＣ電圧の変化によって変化する前記最終出力信号のＤＣ電圧を検出してそれに相応する前記補償電圧を発生させるＤＣオフセット補償回路とを具備し、
前記ＤＣオフセット補償回路は、
前記最終出力信号をバッファリングするバッファと、
このバッファの出力信号を低域通過フィルタリングしてこの出力信号のＤＣ電圧値を検出する低域通過フィルタと、
前記ＤＣ電圧値を前記基準電圧と比較してその比較結果によって前記補償電圧を発生させる比較器とを具備し、
前記低域通過フィルタのカットオフ周波数は前記入力信号の周波数によって可変されることを特徴とする閉ループ演算増幅器。
【請求項９】
前記比較器は、
前記検出されたＤＣ電圧値をポジティブ入力端を通じて受信する演算増幅器と、
この演算増幅器のネガティブ入力端と前記基準電圧との間に連結される第１抵抗と、
前記演算増幅器のネガティブ入力端と前記演算増幅器の出力端との間に連結される第２抵抗とを具備することを特徴とする請求項８に記載の閉ループ演算増幅器。
【請求項１０】
前記第１閉ループ演算増幅器は、
前記補償電圧をポジティブ入力端を通じて受信する演算増幅器と、
この演算増幅器のネガティブ入力端と前記入力信号との間に連結される第１抵抗と、
前記演算増幅器のネガティブ入力端と前記演算増幅器の出力端との間に連結される第２抵抗とを具備することを特徴とする請求項８に記載の閉ループ演算増幅器。
【請求項１１】
前記第２閉ループ演算増幅器は、
前記基準電圧をポジティブ入力端を通じて受信する演算増幅器と、
この演算増幅器のネガティブ入力端と前記第１閉ループ演算増幅器の出力端との間に連結される第１抵抗と、
前記演算増幅器のネガティブ入力端と前記演算増幅器の出力端との間に連結される第２抵抗とを具備することを特徴とする請求項８に記載の閉ループ演算増幅器。
【請求項１２】
第１基準電圧を基準として入力信号を増幅する第１閉ループ演算増幅器及び第２基準電圧を基準として前記第１閉ループ演算増幅器の出力信号を増幅して最終出力信号を発生させる第２閉ループ演算増幅器を具備する閉ループ演算増幅器に対するＤＣオフセット補償方法において、
前記第２閉ループ演算増幅器の出力信号をバッファリングする段階と、
前記バッファリングされた出力信号を低域通過フィルタにより低域通過フィルタリングして前記バッファリングされた出力信号のＤＣ電圧値を検出する段階と、
前記検出されたＤＣ電圧値を前記第２基準電圧と比較してその比較結果によって補償電圧を発生させる段階と、
前記補償電圧を前記第１基準電圧として前記第１閉ループ演算増幅器に提供する段階とを具備し、
前記ＤＣ電圧値を検出する段階で、前記低域通過フィルタリング時に低域通過フィルタのカットオフ周波数は前記入力信号の周波数によって可変されることを特徴とするＤＣオフセット補償方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はＤＣオフセット補償に係り、特に閉ループ演算増幅器のＤＣオフセット補償回路及びＤＣオフセット補償方法に関する。さらに本発明は、ＤＣオフセット補償を有する閉ループ演算増幅器に関する。
【０００２】
【従来の技術】
【特許文献１】
特開平１２−２５２７７０号公報
【０００３】
演算増幅器はアナログ回路の基本素子である。演算増幅器の特性のうち入力オフセット電圧は出力電圧を０ボルトにするために入力端に加わる電圧を意味する。このオフセット電圧は製造工程及び温度に依存する。オフセット電圧はその生成要因の性格上システマティックオフセットとランダムオフセットの２つに区分される。システマティックオフセットは設計変数により決定されるものであって、これはＤＣ電流を十分に流せるようにトランジスタの大きさを設定すれば減りうる。ランダムオフセットは製造工程変数、例えばトランジスタの大きさに対する誤差及びしきい値電圧の変動等により発生するものであって、このランダムオフセットも素子の大きさを増やせば減りうる。
【０００４】
ところで、一般的に演算増幅器でトランジスタマッチングによりシステマティックオフセットがないように設計しても製造工程やレイアウトミスマッチング等によりランダムオフセットが発生する。演算増幅器での一般的なオフセット電圧校正方式が特許文献１に開示されている。
【０００５】
一方、演算増幅器の閉ループ利得が１より大きい場合には出力ＤＣオフセットは前記利得だけさらに大きくなる。ＤＣオフセットを除去する方法のうち図１に示されたように高域通過フィルタ（Ｈｉｇｈ Ｐａｓｓ Ｆｉｌｔｅｒ、ＨＰＦ）を利用する方法があるが、この方法は入力信号のＤＣ電圧が変わるにつれてセットリング時間が延びるという短所がある。
【０００６】
図１は、ＨＰＦを利用した従来のＤＣオフセット補償回路を具備する閉ループ演算増幅器を示すブロック図である。図１を参照すれば、抵抗Ｒ１が入力信号Ｖｉｎが入力される入力端と第１演算増幅器１１のネガティブ入力端との間に連結され、抵抗Ｒ２が第１演算増幅器１１のネガティブ入力端と第１演算増幅器１１の出力端との間に連結される。抵抗Ｒ３は第１演算増幅器１１の出力端と第２演算増幅器１３のネガティブ入力端との間に連結され、抵抗Ｒ４は第２演算増幅器１３のネガティブ入力端と第２演算増幅器１３の出力端との間に連結される。第１演算増幅器１１のポジティブ入力端と第２演算増幅器１３のポジティブ入力端には基準電圧Ｖｒｅｆが入力される。第２演算増幅器１３の出力端にＨＰＦを利用したＤＣオフセット補償回路１５が連結される。
【０００７】
このような閉ループ演算増幅器の利得は（Ｒ２／Ｒ１）＊（Ｒ４／Ｒ３）で与えられる。したがって、入力ＤＣオフセットが約１０ｍＶ外れれば出力ＤＣオフセットは１０ｍＶ＊（Ｒ２／Ｒ１）＊（Ｒ４／Ｒ３）だけ外れる。このようなＤＣオフセットの変化を防止するために従来の技術ではＨＰＦを利用したＤＣオフセット補償回路１５が第２演算増幅器１３の出力端に連結される。
【０００８】
【発明が解決しようとする課題】
図２は、図１の回路に対するシミュレーション結果を示す図である。図２で分かるように入力信号ＶｉｎのＤＣ電圧が２．３ボルトから２．７ボルトに変わった時に出力信号Ｖｏｕｔの所望のＤＣ電圧レベル、すなわち２．５ボルトを有するためには相当な時間がかかる。結局前述したように入力信号ＶｉｎのＤＣ電圧が連続的に変わる場合に出力信号Ｖｏｕｔはそれに合わせて早く変わらない短所がある。すなわち、出力信号Ｖｏｕｔのセットリング時間が延びる短所がある。
【０００９】
したがって、本発明は、閉ループ演算増幅器で入力信号のＤＣ電圧が変わっても出力信号のＤＣオフセットを早く補正して出力信号のセットリング時間を縮めるＤＣオフセット補償回路を提供することを目的とする。
さらに、本発明は、前記ＤＣオフセット補償回路を具備する閉ループ演算増幅器を提供することを他の目的とする。
さらに、本発明は、閉ループ演算増幅器で入力信号のＤＣ電圧が変わっても出力信号のＤＣオフセットを速く補正して出力信号のセットリング時間を縮めるＤＣオフセット補償方法を提供することをさらに他の目的とする。
【００１０】
【課題を解決するための手段】
本発明によるＤＣオフセット補償回路は、第１基準電圧を基準として入力信号を増幅する第１閉ループ演算増幅器及び第２基準電圧を基準として前記第１閉ループ演算増幅器の出力信号を増幅して最終出力信号を発生させる第２閉ループ演算増幅器を具備する閉ループ演算増幅器に対するＤＣオフセット補償回路において、前記第２閉ループ演算増幅器の出力信号をバッファリングするバッファと、このバッファの出力信号を低域通過フィルタリングしてこの出力信号のＤＣ電圧値を検出する低域通過フィルタ（Ｌｏｗ−Ｐａｓｓ Ｆｉｌｔｅｒ、ＬＰＦ）と、前記ＤＣ電圧値を前記第２基準電圧と比較してその比較結果によって補償電圧を発生させてその補償電圧を前記第１基準電圧として前記第１閉ループ演算増幅器に提供する比較器とを具備することを特徴とする。
【００１１】
前記ＬＰＦのカットオフ周波数は前記入力信号の周波数によって可変される。望ましい具体例によれば、前記比較器は、前記検出されたＤＣ電圧値をポジティブ入力端を通じて受信する演算増幅器、この演算増幅器のネガティブ入力端と前記第２基準電圧との間に連結される第１抵抗、前記演算増幅器のネガティブ入力端と前記演算増幅器の出力端との間に連結される第２抵抗を具備する。
【００１２】
本発明による閉ループ演算増幅器は、補償電圧を基準として入力信号を増幅する第１閉ループ演算増幅器と、基準電圧を基準として前記第１閉ループ演算増幅器の出力信号を増幅して最終出力信号を発生させる第２閉ループ演算増幅器と、前記最終出力信号を受信して前記入力信号のＤＣ電圧の変化によって変化する前記最終出力信号のＤＣ電圧を検出し、それに相応する前記補償電圧を前記第１閉ループ演算増幅器に提供するＤＣオフセット補償回路とを具備することを特徴とする。
【００１３】
望ましい具体例によれば、前記ＤＣオフセット補償回路は、前記最終出力信号をバッファリングするバッファと、このバッファの出力信号を低域通過フィルタリングしてこの出力信号のＤＣ電圧値を検出するＬＰＦと、前記ＤＣ電圧値を前記基準電圧と比較してその比較結果によって前記補償電圧を発生させる比較器とを具備する。前記ＬＰＦのカットオフ周波数は前記入力信号の周波数によって可変される。望ましい具体例によれば、前記比較器は、前記検出されたＤＣ電圧値をポジティブ入力端を通じて受信する演算増幅器と、この演算増幅器のネガティブ入力端と前記基準電圧との間に連結される第１抵抗と、前記演算増幅器のネガティブ入力端と前記演算増幅器の出力端との間に連結される第２抵抗とを具備する。
【００１４】
本発明によるＤＣオフセット補償方法は、第１基準電圧を基準として入力信号を増幅する第１閉ループ演算増幅器及び第２基準電圧を基準として前記第１閉ループ演算増幅器の出力信号を増幅して最終出力信号を発生させる第２閉ループ演算増幅器を具備する閉ループ演算増幅器に対するＤＣオフセット補償方法において、前記第２閉ループ演算増幅器の出力信号をバッファリングする段階と、前記バッファリングされた出力信号を低域通過フィルタリングして前記バッファリングされた出力信号のＤＣ電圧値を検出する段階と、前記検出されたＤＣ電圧値を前記第２基準電圧と比較してその比較結果によって補償電圧を発生させる段階と、前記補償電圧を前記第１基準電圧として前記第１閉ループ演算増幅器に提供する段階とを具備することを特徴とする。
【００１５】
前記ＤＣ電圧値を検出する段階で、前記低域通過フィルタリング時にカットオフ周波数は前記入力信号の周波数によって可変される。
【００１６】
【発明の実施の形態】
以下、添付した図面を参照して本発明の望ましい実施形態を説明する。なお、各図面に提示された同じ参照符号は同じ部材を示す。
【００１７】
図３は本発明の一実施形態によるＤＣオフセット補償回路を具備する閉ループ演算増幅器を示すブロック図である。
図３を参照すれば、本発明の一実施形態による閉ループ演算増幅器は、第１閉ループ演算増幅器３１、第２閉ループ演算増幅器３３、及びＤＣオフセット補償回路３５を具備する。
【００１８】
第１閉ループ演算増幅器３１は第１基準電圧、すなわち、補償電圧Ｖｘを基準として入力信号Ｖｉｎを増幅する。第１閉ループ演算増幅器３１は、第１基準電圧、すなわち、補償電圧Ｖｘをポジティブ入力端を通じて受信する演算増幅器３１１、この演算増幅器３１１のネガティブ入力端と入力信号Ｖｉｎとの間に連結される抵抗Ｒ１、及び演算増幅器３１１のネガティブ入力端と演算増幅器３１１の出力端との間に連結される抵抗Ｒ２を含んで構成される。
【００１９】
第２閉ループ演算増幅器３３は、第２基準電圧Ｖｒｅｆを基準として第１閉ループ演算増幅器３１の出力信号を増幅して最終出力信号Ｖｏｕｔを発生させる。第２閉ループ演算増幅器３３は、第２基準電圧Ｖｒｅｆをポジティブ入力端を通じて受信する演算増幅器３３１、この演算増幅器３３１のネガティブ入力端と第１閉ループ演算増幅器３１の出力端との間に連結される抵抗Ｒ３、及び演算増幅器３３１のネガティブ入力端と演算増幅器３３１の出力端との間に連結される抵抗Ｒ４を含んで構成される。
【００２０】
ＤＣオフセット補償回路３５は、本発明によるＤＣオフセット補償回路であって本発明によるＤＣオフセット補償方法によって動作する。すなわち、ＤＣオフセット補償回路３５は最終出力信号Ｖｏｕｔを受信して入力信号ＶｉｎのＤＣ電圧の変化によって変化する最終出力信号ＶｏｕｔのＤＣ電圧を検出し、それに相応する補償電圧Ｖｘを発生させる。
【００２１】
ＤＣオフセット補償回路３５はバッファ３５１、ＬＰＦ ３５２、及び比較器３５３を含んで構成される。バッファ３５１は最終出力信号Ｖｏｕｔをバッファリングする。ＬＰＦ ３５２はバッファ３５１の出力信号を低域通過フィルタリングしてこの出力信号のＤＣ電圧値Ｖｙを検出する。ＬＰＦ ３５２はカットオフ周波数が入力信号Ｖｉｎの周波数によって可変されるように構成される。
【００２２】
比較器３５３は、このＤＣ電圧値Ｖｙを第２基準電圧Ｖｒｅｆと比較してその比較結果によって補償電圧Ｖｘを発生させる。ＤＣ電圧値Ｖｙが第２基準電圧Ｖｒｅｆに合わせられればその状態が維持される。比較器３５３は、検出されたＤＣ電圧値Ｖｙをポジティブ入力端を通じて受信する演算増幅器３５３ａ、この演算増幅器３５３ａのネガティブ入力端と第２基準電圧Ｖｒｅｆとの間に連結される抵抗Ｒ５、演算増幅器３５３ａのネガティブ入力端と演算増幅器３５３ａの出力端との間に連結される抵抗Ｒ６を含んで構成される。
【００２３】
このような本発明による閉ループ演算増幅器では、ＤＣオフセット補償回路３５内のＬＰＦ ３５２のカットオフ周波数が入力信号Ｖｉｎの周波数によって可変されることによって出力信号Ｖｏｕｔのセットリング時間を調節できる。またＤＣオフセット補償回路３５でフィードバック利得Ｒ６／Ｒ５を変化させることによって出力信号Ｖｏｕｔのセットリング時間を調節できる。例えば、フィードバック利得Ｒ６／Ｒ５を高めるほど出力信号Ｖｏｕｔのセットリング時間が短くなる。
【００２４】
図４は、図３の回路に対するシミュレーション結果を示す図である。図４を参照すれば入力信号ＶｉｎのＤＣ電圧が２．３ボルトから２．７ボルトに変わった時、出力信号Ｖｏｕｔは速く所望のＤＣ電圧レベル、すなわち、２．５ボルトになる。すなわち、出力信号Ｖｏｕｔのセットリング時間が短い。図２で分かるように、図１に示された従来の技術では出力信号Ｖｏｕｔのセットリング時間が約５００ｕｓ以上であるが、図４で分かるように本発明では出力信号Ｖｏｕｔのセットリング時間が約７ｕｓになる。
【００２５】
以上、最適な実施形態が開示された。ここで特定の用語が使われたが、これは単に本発明を説明するための目的で使われたものであり、意味限定や特許請求の範囲に記載された本発明の範囲を制限するために使われたものではない。したがって、本技術分野の当業者であればこれより多様な変形及び均等な他の実施形態が可能であるという点を理解できる。したがって、本発明の真の技術的保護範囲は特許請求の範囲の技術的思想により決まらねばならない。
【００２６】
【発明の効果】
以上のように本発明によるＤＣオフセット補償回路及び補償方法並びにその補償を有する閉ループ演算増幅器は、閉ループ演算増幅器で入力信号のＤＣ電圧が変わっても出力信号のＤＣオフセットを早く補正して出力信号のセットリング時間を縮める長所がある。
【図面の簡単な説明】
【図１】ＨＰＦを利用した従来のＤＣオフセット補償回路を具備する閉ループ演算増幅器を示すブロック図である。
【図２】図１の回路に対するシミュレーション結果を示す図である。
【図３】本発明の一実施形態によるＤＣオフセット補償回路を具備する閉ループ演算増幅器を示すブロック図である。
【図４】図３の回路に対するシミュレーション結果を示す図である。
【符号の説明】
３１  第１閉ループ演算増幅器
３３  第２閉ループ演算増幅器
３５  ＤＣオフセット補償回路
３１１  演算増幅器
３３１  演算増幅器
３５１  バッファ
３５２  ＬＰＦ
３５３  比較器
３５３ａ  演算増幅器
【図１】
0004159398.tif 000002
【図２】
0004159398.tif 000003
【図３】
0004159398.tif 000004
【図４】
0004159398.tif 000005