(57)【特許請求の範囲】
【請求項１】
入力電圧に重畳したノイズ電圧を減衰させるノイズ減衰回路であって、
入力端子と、
出力端子と、
上記入力端子と上記出力端子との間に接続された減衰抵抗と、
上記出力端子と接地ラインとの間に直列に接続され、上記出力端子からの電流を受けて順電圧を発生する少なくとも１つの直列ダイオードと、
上記入力端子と上記減衰抵抗との接続ライン上に直列に挿入され、発生する順電圧によって上記減衰抵抗に印加される電圧を昇圧させる第１のダイオードと、
上記第１のダイオードに順電流を供給する第１の電流源回路と
を有するノイズ減衰回路。
【請求項２】
上記第１の電流源回路は、上記第１のダイオードと上記減衰抵抗との接続ノードに電源ラインから一定の電流を供給する、
請求項１に記載のノイズ減衰回路。
【請求項３】
上記出力端子と上記減衰抵抗との接続ライン上に直列に挿入され、発生する順電圧によって上記出力端子の電圧を昇圧させる第２のダイオードと、
上記第２のダイオードに順電流を供給する第２の電流源回路とを有する
請求項１に記載のノイズ減衰回路。
【請求項４】
入力電圧に重畳したノイズ電圧を減衰させるノイズ減衰回路であって、
入力端子と、
出力端子と、
上記入力端子と上記出力端子との間に接続された減衰抵抗と、
上記出力端子と接地ラインとの間に直列に接続され、上記出力端子からの電流を受けて順電圧を発生する少なくとも１つの直列ダイオードと、
上記出力端子と上記減衰抵抗との接続ライン上に直列に挿入され、発生する順電圧によって上記出力端子の電圧を昇圧させるダイオードと、
上記ダイオードに順電流を供給する電流源回路と
を有するノイズ減衰回路。
【請求項５】
上記電流源回路は、電源ラインから上記出力端子に一定の電流を供給する、
請求項４に記載のノイズ減衰回路。
【請求項６】
電圧発生回路と、
出力端子と、
上記電圧発生回路の出力と上記出力端子との間に接続された減衰抵抗と、
上記出力端子と接地ラインとの間に直列に接続され、上記出力端子からの電流を受けて順電圧を発生する少なくとも１つの直列ダイオードと、
上記電圧発生回路の出力と上記減衰抵抗との接続ライン上に直列に挿入され、発生する順電圧によって上記減衰抵抗に印加される電圧を昇圧させる第１のダイオードと、
上記第１のダイオードに順電流を供給する第１の電流源回路と
を有する電圧源回路。
【請求項７】
上記第１の電流源回路は、上記第１のダイオードと上記減衰抵抗との接続ノードに電源ラインから一定の電流を供給する、
請求項６に記載の電圧源回路。
【請求項８】
上記出力端子と上記減衰抵抗との接続ライン上に直列に挿入され、発生する順電圧によって上記出力端子の電圧を昇圧させる第２のダイオードと、
上記第２のダイオードに順電流を供給する第２の電流源回路と
を有する請求項６に記載の電圧源回路。
【請求項９】
上記出力端子に一定の電流を供給する電流源回路を有する、
請求項６に記載の電圧源回路。
【請求項１０】
電圧発生回路と、
出力端子と、
上記電圧発生回路の出力と上記出力端子との間に接続された減衰抵抗と、
上記出力端子と接地ラインとの間に直列に接続され、上記出力端子からの電流を受けて順電圧を発生する少なくとも１つの直列ダイオードと、
上記出力端子と上記減衰抵抗との接続ライン上に直列に挿入され、発生する順電圧によって上記出力端子の電圧を昇圧させるダイオードと、
上記ダイオードに順電流を供給する電流源回路と
を有する電圧源回路。
【請求項１１】
上記電流源回路は、電源ラインから上記出力端子に一定の電流を供給する、
請求項１０に記載の電圧源回路。
【請求項１２】
差動増幅回路の出力信号を、当該差動増幅回路の入力に共振回路を介して正帰還する発振回路であって、
少なくとも当該差動増幅回路の入力バイアス電圧、または当該差動増幅回路の電流源回路における電流設定用の基準電圧を供給する電圧源回路が、
電圧発生回路と、
出力端子と、
上記電圧発生回路の出力と上記出力端子との間に接続された減衰抵抗と、
上記出力端子と接地ラインとの間に直列に接続され、上記出力端子からの電流を受けて順電圧を発生する少なくとも１つの直列ダイオードと、
上記電圧発生回路の出力と上記減衰抵抗との接続ライン上に直列に挿入され、発生する順電圧によって上記減衰抵抗に印加される電圧を昇圧させる第１のダイオードと、
上記第１のダイオードに順電流を供給する第１の電流源回路とを含む、
発振回路。
【請求項１３】
上記電圧源回路が、
上記出力端子と上記減衰抵抗との接続ライン上に直列に挿入され、発生する順電圧によって上記出力端子の電圧を昇圧させる第２のダイオードと、
上記第２のダイオードに順電流を供給する第２の電流源回路とを含む、
請求項１２に記載の発振回路。
【請求項１４】
差動増幅回路の出力信号を、当該差動増幅回路の入力に共振回路を介して正帰還する発振回路であって、
少なくとも当該差動増幅回路の入力バイアス電圧、または当該差動増幅回路の電流源回路における電流設定用の基準電圧を供給する電圧源回路が、
電圧発生回路と、
出力端子と、
上記電圧発生回路の出力と上記出力端子との間に接続された減衰抵抗と、
上記出力端子と接地ラインとの間に直列に接続され、上記出力端子からの電流を受けて順電圧を発生する少なくとも１つの直列ダイオードと、
上記出力端子と上記減衰抵抗との接続ライン上に直列に挿入され、発生する順電圧によって上記出力端子の電圧を昇圧させるダイオードと、
上記ダイオードに順電流を供給する電流源回路とを含む、
発振回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、入力電圧に重畳したノイズ電圧を減衰させるノイズ減衰回路とこれを含んだ電圧源回路および発振回路に係り、例えば、テレビジョン等のチューナー回路に用いられるノイズ減衰回路、電圧源回路および発振回路に関するものである。
【０００２】
【従来の技術】
例えばテレビジョンのチューナー回路において局部発振用などに用いられる発振回路では、発振周波数の近傍で発生する不要なエネルギー成分である位相雑音（phase noise）の低減が要求される。この位相雑音を評価する性能指標の１つに、Ｃ／Ｎ比（carrier to noise ratio ：搬送波対雑音比）がある。
【０００３】
図７は、Ｃ／Ｎ比について説明するための図であり、横軸は周波数を、縦軸は発振回路の出力信号の振幅を示す。
Ｃ／Ｎ比は、発振の中心周波数ｆＬｏにおける信号レベルと、その中心周波数ｆＬｏからある周波数ｆＤだけ離れた周波数における雑音レベルとの比、すなわちＤ／Ｕ比（desired signal to undesired signal ratio：信号電力対妨害電力比）で表される。
【０００４】
ここで、一般的な局部発振用の発振回路について、図８を参照して説明する。
図８において、符号１は差動増幅回路を、符号２は帰還回路を、符号３はＬＣ並列共振回路を、符号Ｑ１および符号Ｑ２はｎｐｎトランジスタを、符号Ｒ１〜符号Ｒ４は抵抗を、符号Ｃ１〜符号Ｃ３はキャパシタを、符号Ｌ１はインダクタを、符号ＶＳ１は電圧源回路を、符号ＣＳ１は電流源回路をそれぞれ示す。
【０００５】
差動増幅回路１において、一対の差動トランジスタを構成するｎｐｎトランジスタＱ１およびｎｐｎトランジスタＱ２のベースに、抵抗Ｒ１または抵抗Ｒ１を介して電圧源回路ＶＳ１から入力バイアス電圧が印加される。この差動トランジスタの共通接続されたエミッタは、電流源回路ＣＳ１を介して接地ラインＧＮＤに接続され、コレクタは抵抗Ｒ３または抵抗Ｒ４を介して電源ラインＶｃｃに接続される。
【０００６】
差動増幅回路１の出力Ｎ１であるｎｐｎトランジスタＱ１のコレクタは、帰還回路を構成するキャパシタＣ１とキャパシタＣ２との直列回路を介して、差動増幅回路１の入力Ｎ２であるｎｐｎトランジスタＱ２のベースに接続される。
【０００７】
また、このキャパシタＣ１とキャパシタＣ２との接続中点には、インダクタＬ１とキャパシタＣ３とが並列接続されたＬＣ並列共振回路３の一端が接続されている。
図８の局部発振用の発振回路を半導体装置に集積化する場合、通常、差動増幅回路１および帰還回路２は集積回路の内部に構成され、ＬＣ並列共振回路は集積回路の外部に個別部品で構成される。
【０００８】
上述した構成を有する発振回路によれば、差動増幅回路１の出力Ｎ１から入力Ｎ２へ帰還回路２を介して信号が正帰還されることにより発振が起こり、その発振周波数はＬＣ並列共振回路３の共振周波数ｆｓによって決定される。共振周波数ｆｓは、インダクタＬ１のインダクタンスＬおよびキャパシタＣ３のキャパシタンスＣによって、次式のように表される。
【０００９】
【数１】
ｆｓ＝１／｛２π√（Ｌ×Ｃ）｝  …（１）
【００１０】
この共振周波数ｆｓにおいてＬＣ共振回路３のインピーダンスは最大となり、差動増幅回路１および帰還回路２で構成される正帰還回路のループゲインが１より大きくなる。これにより、発振回路が持続的な振動状態すなわち発振状態となる。
【００１１】
この図８に示す発振回路において上述したＣ／Ｎ比を悪化させる要因の１つとして、電圧源回路ＶＳ１から発生するノイズが挙げられる。電圧源回路ＶＳ１において発生するノイズは差動増幅回路１によって増幅され、さらに共振周波数ｆｓで変調を受けて、共振周波数ｆｓの信号成分とともに出力される。すなわち、共振周波数ｆｓの近傍で発生する位相ノイズとなる。したがって、図８に示す発振回路において良好なＣ／Ｎ比を得るためには、電圧源回路ＶＳ１が発生するノイズを低減させることが必要である。
【００１２】
従来、局部発振用の発振回路においてバイアス電圧を供給するための電圧源回路には、電源電圧や温度の変動による発振周波数の揺らぎを抑えるために、こうした変動の影響を受け難い電圧源回路が用いられている。
図９は、図８に示す発振回路において一般的に用いられる電圧源回路の構成例を示す回路図である。
図９において、符号Ｑ４〜符号Ｑ６はｎｐｎトランジスタを、符号Ｒ６〜符号Ｒ１０は抵抗を、符号Ａ１は差動増幅回路を示す。
【００１３】
ｎｐｎトランジスタＱ４およびｎｐｎトランジスタＱ５のベースは互いに接続されており、また、ｎｐｎトランジスタＱ４のベースは自身のコレクタに接続されている。
【００１４】
ｎｐｎトランジスタＱ４およびｎｐｎトランジスタＱ５のコレクタは、抵抗Ｒ６および抵抗Ｒ８を介してノードＮ３に共通接続され、さらに、このノードＮ３が抵抗Ｒ９を介して差動増幅回路Ａ１の出力に接続される。差動増幅回路Ａ１の正入力端子はｎｐｎトランジスタＱ４のコレクタに、負入力端子はｎｐｎトランジスタＱ５のコレクタにそれぞれ接続される。
【００１５】
ｎｐｎトランジスタＱ４のエミッタはノードＮ４に接続され、ｎｐｎトランジスタＱ５のエミッタは抵抗Ｒ７を介してノードＮ４に接続される。
ｎｐｎトランジスタＱ６のベースとコレクタは共にノードＮ４に接続され、エミッタは接地ラインＧＮＤに接続される。
【００１６】
上述した構成を有する図９の電圧源回路において、差動増幅回路Ａ１のゲインが十分大きい場合、差動増幅回路Ａ１の入力端子間の電位が一致するように出力電圧Ｖｒｅｆが制御される。すなわち、ｎｐｎトランジスタＱ４およびｎｐｎトランジスタＱ５のコレクタ電圧が一致するように出力電圧Ｖｒｅｆが制御される。したがって、抵抗Ｒ６および抵抗Ｒ８に流れる電流が等しくなる。
【００１７】
ここで、ｎｐｎトランジスタＱ５のエミッタ面積がｎｐｎトランジスタＱ４のエミッタ面積のＫ倍であるとすると、ｎｐｎトランジスタＱ４のコレクタ電流Ｉｃ４およびｎｐｎトランジスタＱ５のコレクタ電流Ｉｃ５はそれぞれ次式のように表される。
【００１８】
【数２】
Ｉc4＝Ｉs×ｅｘｐ（Ｖbe4／ＶＴ）  …（２）
Ｉc5＝Ｋ×Ｉs×ｅｘｐ（Ｖbe5／ＶＴ）  …（３）
【００１９】
ただし、符号Ｉｓは飽和電流を、符号Ｖｂｅ４はｎｐｎトランジスタＱ４のベース−エミッタ間電圧を、符号Ｖｂｅ５はｎｐｎトランジスタＱ５のベース−エミッタ間電圧を、符号ＶＴは熱電圧をそれぞれ示す。なお、熱電圧ＶＴは、ボルツマン定数ｋ、接合部の温度Ｔおよび電子の電荷ｑによって次式のように表される。
【００２０】
【数３】
ＶＴ＝ｋＴ／ｑ  …（４）
【００２１】
このコレクタ電流Ｉｃ４およびコレクタ電流Ｉｃ５が等しくなるように差動増幅回路Ａ１の出力電圧が制御されるので、式（２）および式（３）から次式の関係が得られる。
【００２２】
【数４】
Ｖbe4−Ｖbe5＝ＶＴ×ｌｎ（Ｋ）  …（５）
【００２３】
したがって、電圧源回路の出力電圧Ｖｒｅｆは次式のように表される。
【００２４】
【数５】
Ｖref＝｛（ｒ8＋ｒ9）／ｒ7｝×ＶＴ×ｌｎ（Ｋ）＋Ｖbe6  …（６）
【００２５】
ただし、符号ｒ７〜符号ｒ９は抵抗Ｒ７〜抵抗Ｒ９の抵抗値を、符号Ｖｂｅ６はｎｐｎトランジスタＱ６のベース−エミッタ間電圧をそれぞれ示す。
式（６）に示すように、出力電圧Ｖｒｅｆは電源電圧に依存する項を含んでいないので、電源電圧変動に対して安定である。また、熱電圧ＶＴは式（４）に示すように正の温度係数を有するのに対して、ベース−エミッタ間電圧Ｖｂｅ６は負の温度係数を有するので、これらの温度係数が打ち消しあうようにエミッタの面積比Ｋや抵抗Ｒ７〜抵抗Ｒ９の抵抗比を適切に設定すれば、出力電圧Ｖｒｅｆの温度依存性を非常に低くすることができる。
【００２６】
【発明が解決しようとする課題】
図８に示す発振回路の出力電圧Ｖｒｅｆに含まれるノイズ成分は、主として抵抗Ｒ６〜抵抗Ｒ１０において発生する熱雑音と、ｎｐｎトランジスタＱ４およびｎｐｎトランジスタＱ５において発生するショット雑音であり、特に前者の熱雑音が支配的である。抵抗の熱雑音によって発生するノイズ電圧の影響を軽減させるには抵抗値を小さくすれば良いが、これをあまり小さくすると、電流Ｉｃ４や電流Ｉｃ５が大きくなってｎｐｎトランジスタＱ４およびｎｐｎトランジスタＱ５が飽和してしまい、式（２）や式（３）などの関係が成立しなくなってしまうので、抵抗値の設定範囲には制約がある。また、抵抗値を小さくすることによって、各抵抗に流れる電流が増えてしまい、電圧源回路の消費電力が増大してまう問題を生ずる。
【００２７】
本発明はかかる事情に鑑みてなされたものであり、その第１の目的は、入力電圧に含まれるノイズ電圧を、簡易な構成で効果的に減衰させることができるノイズ減衰回路を提供することにある。
第２の目的は、簡易な構成で低ノイズの電圧を供給できる電圧源回路を提供することにある。
第３の目的は、簡易な構成で位相雑音の少ない発振信号を生成できる発振回路を抵抗することにある。
【００２８】
【課題を解決するための手段】
上記の目的を達成するため、本発明の第１の観点に係るノイズ減衰回路は、入力電圧に重畳したノイズ電圧を減衰させるノイズ減衰回路であって、入力端子と、出力端子と、上記入力端子と上記出力端子との間に接続された減衰抵抗と、上記出力端子と接地ラインとの間に直列に接続され、上記出力端子からの電流を受けて順電圧を発生する少なくとも１つの直列ダイオードと、上記入力端子と上記減衰抵抗との接続ライン上に直列に挿入され、発生する順電圧によって上記減衰抵抗に印加される電圧を昇圧させる第１のダイオードと、上記第１のダイオードに順電流を供給する第１の電流源回路とを有する。
【００２９】
本発明の第２の観点に係るノイズ減衰回路は、入力電圧に重畳したノイズ電圧を減衰させるノイズ減衰回路であって、電圧の入力端子および出力端子と、上記入力端子と上記出力端子との間に接続された減衰抵抗と、上記出力端子と接地ラインとの間に直列に接続され、上記出力端子からの電流を受けて順電圧を発生する少なくとも１つの直列ダイオードと、上記出力端子と上記減衰抵抗との接続ライン上に直列に挿入され、発生する順電圧によって上記出力端子の電圧を昇圧させるダイオードと、上記ダイオードに順電流を供給する電流源回路とを有する。
【００３０】
本発明の第３の観点に係る電圧源回路は、電圧発生回路と、出力端子と、上記電圧発生回路の出力と上記出力端子との間に接続された減衰抵抗と、上記出力端子と接地ラインとの間に直列に接続され、上記出力端子からの電流を受けて順電圧を発生する少なくとも１つの直列ダイオードと、上記電圧発生回路の出力と上記減衰抵抗との接続ライン上に直列に挿入され、発生する順電圧によって上記減衰抵抗に印加される電圧を昇圧させる第１のダイオードと、上記第１のダイオードに順電流を供給する第１の電流源回路とを有する。
【００３１】
本発明の第４の観点に係る電圧源回路は、電圧発生回路と、出力端子と、上記電圧発生回路の出力と上記出力端子との間に接続された減衰抵抗と、上記出力端子と接地ラインとの間に直列に接続され、上記出力端子からの電流を受けて順電圧を発生する少なくとも１つの直列ダイオードと、上記出力端子と上記減衰抵抗との接続ライン上に直列に挿入され、発生する順電圧によって上記出力端子の電圧を昇圧させるダイオードと、上記ダイオードに順電流を供給する電流源回路とを有する。
【００３２】
本発明の第５の観点に係る発振回路は、差動増幅回路の出力信号を、当該差動増幅回路の入力に共振回路を介して正帰還する発振回路であって、少なくとも当該差動増幅回路の入力バイアス電圧、または当該差動増幅回路の電流源回路における電流設定用の基準電圧を供給する電圧源回路が、電圧発生回路と、出力端子と、上記電圧発生回路の出力と上記出力端子との間に接続された減衰抵抗と、上記出力端子と接地ラインとの間に直列に接続され、上記出力端子からの電流を受けて順電圧を発生する少なくとも１つの直列ダイオードと、上記電圧発生回路の出力と上記減衰抵抗との接続ライン上に直列に挿入され、発生する順電圧によって上記減衰抵抗に印加される電圧を昇圧させる第１のダイオードと、上記第１のダイオードに順電流を供給する第１の電流源回路とを含む。
【００３３】
本発明の第６の観点に係る発振回路は、差動増幅回路の出力信号を、当該差動増幅回路の入力に共振回路を介して正帰還する発振回路であって、少なくとも当該差動増幅回路の入力バイアス電圧、または当該差動増幅回路の電流源回路における電流設定用の基準電圧を供給する電圧源回路が、電圧発生回路と、出力端子と、上記電圧発生回路の出力と上記出力端子との間に接続された減衰抵抗と、上記出力端子と接地ラインとの間に直列に接続され、上記出力端子からの電流を受けて順電圧を発生する少なくとも１つの直列ダイオードと、上記出力端子と上記減衰抵抗との接続ライン上に直列に挿入され、発生する順電圧によって上記出力端子の電圧を昇圧させるダイオードと、上記ダイオードに順電流を供給する電流源回路とを含む。
【００３５】
【発明の実施の形態】
以下、本発明の第１〜第４の実施形態について説明する。
＜第１の実施形態＞
図１は、本発明の第１の実施形態に係る電圧源回路の構成例を示す概略的な回路図である。
図１において、符号Ｒ１１および符号Ｒ１２は抵抗を、符号Ｄ１〜符号Ｄ３はダイオードをそれぞれ示す。
また符号１０は、例えば図９に示す電圧源回路のように基準電圧Ｖｒｅｆを発生する基準電圧発生回路を示す。
【００３６】
図１に示す電圧源回路１０１では、基準電圧発生回路１０で発生した基準電圧Ｖｒｅｆが出力されるのノードＮ１１とノードＮ１２との間に抵抗Ｒ１１が接続され、このノードＮ１２と接地ラインＧＮＤとの間にダイオードＤ１〜ダイオードＤ３および抵抗Ｒ１２の直列回路が接続されている。
【００３７】
また、ダイオードＤ１〜ダイオードＤ３の直列回路は、ノードＮ１２から流れ込む電流Ｉ３を受けて、それぞれが順電圧を発生する方向に接続される。図１の例では、ダイオードＤ３のアノードはノードＮ１２に接続され、ダイオードＤ３のカソードはダイオードＤ２のアノードに接続され、ダイオードＤ２のカソードはダイオードＤ１のアノードに接続され、ダイオードＤ１のカソードは抵抗Ｒ１２を介して接地ラインＧＮＤに接続される。
【００３８】
図１に示す電圧源回路１０１においてノードＮ１２から出力される電圧Ｖｏｕｔは、ダイオードＤ１〜ダイオードＤ３に発生する順電圧と、抵抗Ｒ１２に発生する電圧との和として得られる。
また、この出力電圧Ｖｏｕｔに含まれるノイズ電圧Ｖｎｏは、ノードＮ１１におけるノイズ電圧Ｖｎｉ、ダイオードＤ１〜ダイオードＤ３の相互コンダクタンスｇｍ１〜相互コンダクタンスｇｍ３、抵抗Ｒ１１の抵抗値ｒ１１、および抵抗Ｒ１２の抵抗値ｒ１２によって、次式のように表される。
【００３９】
【数６】
Ｖno＝Vni×（ｒ12＋ｒd）×Ｉ3／｛（r12+ｒd）×Ｉ3＋(ｒ11×Ｉ1）｝…（７）
ただし、
ｒd＝１／ｇm1＋１／ｇm2＋１／ｇm3  …（８）
【００４０】
式（７）から分かるように、出力電圧Ｖｏｕｔに含まれるノイズ電圧Ｖｎｏは、”（ｒ１２＋ｒｄ）×Ｉ３”の項と、”ｒ１１×Ｉ１”の項との比に応じて減衰する。すなわち抵抗Ｒ１１に発生する電圧が、ダイオードＤ１〜ダイオードＤ３および抵抗Ｒ１２の直列回路に発生する電圧に比べて大きくなるように、各抵抗値や電流値のパラメータを調節することによって、ノイズ電圧Ｖｎｏを効果的に減衰させることができる。
【００４１】
＜第２の実施形態＞
次に、本発明の第２の実施形態について説明する。
図２は、本発明の第２の実施形態に係る電圧源回路の構成例を示す概略的な回路図である。
図１と図２の同一符号は同一の構成要素を示す。また、図２において符号Ｒ１３は抵抗を、符号Ｄ４はダイオードを、符号ＣＳ２は電流源回路をそれぞれ示す。
【００４２】
図２に示すように、基準電圧発生回路１０の出力ノードＮ１１と抵抗Ｒ１１との接続ライン上にダイオードＤ４が直列に挿入される。その挿入方向は、ダイオードＤ４に発生する順電圧によって抵抗Ｒ１１に印加される電圧が昇圧される方向となっている。図２の例では、ダイオードＤ４のカソードがノードＮ１１に接続され、アノードが抵抗Ｒ１１を介してノードＮ１２に接続される。
【００４３】
また、ダイオードＤ４のアノードと電源ラインＶｃｃとの間には電流源回路ＣＳ２が接続されており、これにより、ダイオードＤ４の順電流が供給される。ノードＮ１１と接地ラインＧＮＤとの間には抵抗Ｒ１３が接続され、ダイオードＤ４に流れる順電流の一部は、この抵抗Ｒ１３を介して接地ラインＧＮＤに流れる。
【００４４】
図２に示す電圧源回路１０２において、ノードＮ１２におけるノイズ電圧Ｖｎｏは、ダイオードＤ４と抵抗Ｒ１１との接続ノードＮ１３におけるノイズ電圧Ｖｎ１３によって次式のように表される。
【００４５】
【数７】
Ｖno＝Ｖn13×（ｒ12＋ｒd）×Ｉ3／｛（r12+ｒd）×Ｉ3＋(ｒ11×Ｉ1）｝…（９）
【００４６】
ここで、電圧源回路１０２の出力インピーダンスが十分大きく、またダイオードＤ４の相互コンダクタンスｇｍ４が十分大きいものとすると、次式が成立する。
【００４７】
【数８】
Ｖni＝Ｖn13  …（１０）
【００４８】
すなわち、ノードＮ１１とノードＮ１２のノイズレベルはほぼ等しくなり、式（７）と式（９）は等しくなる。
一方、式（７）および式（９）から分かるように、”ｒ１１×Ｉ１”の項、すなわち抵抗Ｒ１１に印加される電圧を大きくするほど、ノイズ電圧Ｖｎｏは低減される。電圧源回路１０１と電圧源回路１０２とで抵抗Ｒ１１に印加される電圧を比較すると、両者の出力電圧Ｖｏｕｔが等しい場合、電圧源回路１０２のほうが電圧源回路１０１よりダイオードＤ４の順電圧分だけ大きい。したがって、電圧源回路１０２のノイズ電圧Ｖｎｏは、電圧源回路１０１よりも更に低減される。
【００４９】
＜第３の実施形態＞
次に、本発明の第３の実施形態について説明する。
図３は、本発明の第３の実施形態に係る電圧源回路の構成例を示す概略的な回路図である。
図１と図３の同一符号は同一の構成要素を示す。また、図３において、符号Ｒ１４は抵抗を、符号Ｄ５はダイオードを、符号ＣＳ３は電流源回路をそれぞれ示す。
【００５０】
図３に示す電圧源回路１０３においては、図１における直列接続されたダイオードＤ１〜ダイオードＤ３のうちダイオードＤ３が除かれており、これにより、ダイオードＤ２と抵抗Ｒ１１との接続ノードＮ１４における電圧は、図１のノードＮ１２に比べてダイオードＤ３の順電圧だけ降下する。
【００５１】
基準電圧Ｖｒｅｆが等しいものとすると、抵抗Ｒ１１に印加される電圧は、この順電圧の電圧降下分だけ電圧源回路１０１より電圧源回路１０３のほうが大きくなる。したがって、電圧源回路１０３のノードＮ１４におけるノイズ電圧は、電圧源回路１０１のノードＮ１２におけるノイズ電圧よりも小さくなる。
【００５２】
また、図３に示す電圧源回路１０３において、ダイオードＤ５のカソードはノードＮ１４に接続され、このアノードと電源ラインＶｃｃとの間に電流源回路ＣＳ３が接続される。この電流源回路ＣＳ３の電流によってダイオードＤ５に順電圧が発生し、ノードＮ１５の電圧はノードＮ１４の電圧に対して昇圧される。ダイオードＤ５に流れる順電流の一部は、抵抗Ｒ１４を介して接地ラインＧＮＤに流れる。
電圧源回路１０３において除かれたダイオードＤ３の順電圧は、このようにノードＮ１４とノードＮ１５との接続ライン上に直列に挿入されたダイオードＤ５の順電圧によって補われるので、電圧源回路１０３と電圧源回路１０１の出力電圧を等しくすることができる。
【００５３】
また、電流源回路ＣＳ３の出力インピーダンスが十分大きく、ダイオードＤ５の相互コンダクタンスが十分大きいものとすると、図２の電圧源回路１０２におけるノードＮ１１とノードＮ１３の関係と同様に、図３のノードＮ１４とノードＮ１５のノイズ電圧は等しくなる。したがって、電圧源回路１０３のノードＮ１５におけるノイズ電圧は、電圧源回路１０１のノードＮ１２におけるノイズ電圧よりも更に低減される。
【００５４】
また、図１の電圧源回路１０１においては、抵抗Ｒ１１を介して出力電流Ｉ２が供給されるため、出力電流Ｉ２が大きくなると、この抵抗Ｒ１１の電圧降下によって出力電圧が低下する。これに対し、図３の電圧源回路１０３においては、出力電流Ｉ５の一部が電流源回路ＣＳ３の出力電流Ｉ４から供給されており、出力電流Ｉ５が大きくなると、これに応じて減少する電流Ｉ６の変化分によって抵抗Ｒ１１、抵抗Ｒ１２および抵抗Ｒ１４の並列回路に生ずる電圧の変化分だけ、出力電圧が低下する。この並列回路のインピーダンスは、これらの抵抗のうちの最も小さい抵抗値よりも更に小さくなるので、電圧源回路１０３は電圧源回路１０１よりも出力電流の変動に対する出力電圧の変動が抑制される。すなわち、電圧源回路１０３は、電圧源回路１０１よりも電流供給能力が向上する。
【００５５】
なお、このような電流供給能力の向上を目的として、例えば図４に示すように、出力端子に電流源回路から電流を供給する構成としても良い。
図４に示す電圧源回路１０３’においては、図１の電圧源回路１０１の出力ノードＮ１２に対し、電流源回路ＣＳ４によって電源ラインＶｃｃから電流Ｉ８が供給されるとともに、その一部の電流Ｉ９が抵抗Ｒ１５を介して接地ラインＧＮＤに流れる。このような構成でも、図３の電圧源回路１０３と同様に、電流供給能力を向上させることができる。また、電流源回路ＣＳ４の出力インピーダンスが十分大きいものとすると、電圧源回路１０１と同程度にノイズ電圧を減衰させることができる。
【００５６】
＜第４の実施形態＞
次に、本発明の第４の実施形態について説明する。
図５は、本発明の第４の実施形態に係る電圧源回路の構成例を示す概略的な回路図であり、図２および図３と図５の同一符号は同一の構成要素を示す。
【００５７】
図５に示すように、電圧源回路１０４は、図２のダイオードＤ４による昇圧回路と図３のダイオードＤ５による昇圧回路とが組み合わされた構成を有している。
すなわち、図２の電圧源回路１０２において直列接続されたダイオードＤ１〜ダイオードＤ３のうちダイオードＤ３が除かれ、ダイオードＤ２と抵抗Ｒ１１とを接続するノードＮ１４がダイオードＤ５を介してノードＮ１５に接続される。ダイオードＤ５のアノードは出力ノードＮ１５に接続され、カソードはノードＮ１４に接続される。ノードＮ１５と電源ラインＶｃｃとの間には電流源回路ＣＳ３が接続され、ノードＮ１４と接地ラインＧＮＤとの間には抵抗Ｒ１４が接続される。
【００５８】
上述した構成を有する図５の電圧源回路１０４において、抵抗Ｒ１１に印加される電圧は、ダイオードＤ４によって昇圧された分と、ダイオードＤ３が除かれたことによって降圧された分との和、すなわちダイオード２つ分の順電圧だけ図１の電圧源回路１０１より大きくなる。また、図２の電圧源回路１０２や図３の電圧源回路１０３と比べても、抵抗Ｒ１１に印加される電圧はダイオード１つ分の順電圧だけ大きくなる。したがって、図５に示す電圧源回路１０４は、上述した電圧源回路１０１〜電圧源回路１０３よりも更にノイズ電圧を低減させることができる。また、出力ノードＮ１５に電流源ＣＳ３から電流が供給されるので、電圧源回路１０１および電圧源回路１０２と比べて、電流供給能力を向上できる。
【００５９】
次に、上述した電圧源回路を発振回路に用いることによってＣ／Ｎ比が改善される例について説明する。
図６は、上述した本発明に係る電圧源回路を発振回路に適用した場合と、従来の電圧源回路を適用した場合とにおける、発振信号の周波数スペクトルの一例を示す図である。
【００６０】
図６Ａは、発振回路の構成例を示す概略的な回路図であり、図８と図６Ａの同一符号は同一の構成要素を示す。
図６Ａにおいて、電圧源回路ＶＳは、上述した本発明に係る電圧源回路、または例えば図９に示すような従来の電圧源回路である。
なお、図８における電流源回路ＣＳ１は、図６Ａにおいて、コレクタがｎｐｎトランジスタＱ１およびｎｐｎトランジスタＱ２の共通エミッタに接続され、エミッタが抵抗Ｒ５を介して接地ラインＧＮＤに接続されたｎｐｎトランジスタＱ３のベースに、電圧源回路ＶＳから基準電圧を供給することによって実現されている。
【００６１】
図６Ｂは、図６Ａに示す発振回路の電圧源回路ＶＳに、従来の電圧源回路を適用した場合における、発振信号の周波数スペクトルを示す図である。一方、図６Ｃは、図６Ａに示す発振回路の電圧源回路ＶＳに、本発明に係る電圧源回路を適用した場合における、発振信号の周波数スペクトルを示す図である。
図６Ｂおよび図６Ｃにおいて、横軸は周波数を、縦軸は発振信号の振幅を示す。また、これらのメモリのスケールは両者のグラフにおいて等しい。
【００６２】
図６Ｂと図６Ｃの周波数スペクトルを比較して分かるように、中心周波数から離れた周波数におけるスペクトルのレベルは、図６Ｂより図６Ｃのほうが低くなっている。すなわち、本発明に係る電圧源回路を図８に示すような従来の発振回路に適用することによって、位相雑音を効果的に低減できることが分かる。
【００６３】
なお、本発明は上述した実施形態に限定されず、当業者に自明な種々の改変が可能である。
例えば、図１〜図５におけるダイオードおよび抵抗の数は任意であり、何れのダイオードも、１つまたは複数個の直列回路に置き換え可能である。
【００６４】
図１〜図５における抵抗Ｒ１２は、出力電圧Ｖｏｕｔをダイオードの順電圧よりも小さい範囲で調節するための抵抗であり、これを用いないでも本発明は実現可能である。当然ながら、この抵抗Ｒ１２とダイオードとの直列回路における抵抗Ｒ１２の挿入位置は任意である。
【００６５】
図１〜図５における抵抗Ｒ１３〜抵抗Ｒ１５は、電源ラインＶｃｃから供給される電流の一部を接地ラインＧＮＤに流すものであるが、これらは本発明に必須の構成要素ではなく、適宜省略しても良い。
【００６６】
図１〜図５では接地ラインＧＮＤに対して正電圧を出力する電圧源回路の例を示しているが、各ダイオードおよび電流源の極性を適切に設定することによって、負電圧を出力する電圧源回路も実現可能である。
【００６７】
【発明の効果】
本発明のノイズ減衰回路によれば、入力電圧に含まれるノイズ電圧を、簡易な構成で効果的に減衰させることができる。
また、本発明の電圧源回路によれば、簡易な構成で低ノイズの電圧を供給できる。
また、本発明の発振回路によれば、簡易な構成で位相雑音の少ない発振信号を生成できる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る電圧源回路の構成例を示す概略的な回路図である。
【図２】本発明の第２の実施形態に係る電圧源回路の構成例を示す概略的な回路図である。
【図３】本発明の第３の実施形態に係る電圧源回路の構成例を示す概略的な回路図である。
【図４】図１に示す電圧源回路の出力端子に、電流源回路から電流を供給する構成を付加した例を示す回路図である。
【図５】本発明の第４の実施形態に係る電圧源回路の構成例を示す概略的な回路図である。
【図６】上述した本発明に係る電圧源回路を発振回路に適用した場合と、従来の電圧源回路を適用した場合とにおける、発振信号の周波数スペクトルの一例を示す図である。
【図７】Ｃ／Ｎ比について説明するための図である。
【図８】一般的な局部発振用の発振回路の構成例を示す回路図である。
【図９】図８に示す発振回路において一般的に用いられる電圧源回路の構成例を示す回路図である。
【符号の説明】
ＶＳ，ＶＳ１，１０１〜１０４，１０３’…電圧源回路、１０…基準電圧発生回路、Ｑ１〜Ｑ６…ｎｐｎトランジスタ、Ｒ１〜Ｒ１５…抵抗、Ｄ１〜Ｄ５…ダイオード、Ｃ１〜Ｃ３…キャパシタ、Ｌ１…インダクタ、１…差動増幅回路、２…帰還回路、３…ＬＣ並列共振回路。
【図１】
0004066646.tif 000002
【図２】
0004066646.tif 000003
【図３】
0004066646.tif 000004
【図４】
0004066646.tif 000005
【図５】
0004066646.tif 000006
【図６】
0004066646.tif 000007
【図７】
0004066646.tif 000008
【図８】
0004066646.tif 000009
【図９】
0004066646.tif 000010