(57)【特許請求の範囲】
【請求項１】
主走査手段によって像担持体上に画像データに応じて変調された光ビームを走査することで画像を形成する画像形成装置であって、
前記主走査手段から出射される光ビームによって前記像担持体上に主走査ラインを形成するための連続する個々の主走査データを記憶可能な複数の記憶領域ブロックを、後から入力された主走査データが記憶される後方の記憶領域ブロックから先に入力された主走査データが記憶される先方の記憶領域ブロックにかけて徐々に減少させ、前記先方の記憶領域ブロックが無い後方の記憶領域ブロックから主走査データを出力可能とし、且つ前記後方の記憶領域ブロックから前記先方の記憶領域ブロックに主走査データが移される構成とした記憶手段と、
前記主走査ラインと、前記像担持体上の正規の主走査方向との相対的な傾きに応じて、副走査方向に１ドット分の主走査データの配列を反転し又は反転せずに、前記記憶手段へ入力する双方向シフトレジスタ部と、
前記記憶手段の前記後方の記憶領域ブロックから前記先方の記憶領域ブロックに入力されないスキュー補正に必要な副走査方向へ段階的にずれた主走査データの配列を、前記先方の記憶領域ブロックが無い後方の記憶領域ブロックから読み出すデータ読み出し手段と、
前記データ読出し手段でスキュー補正された主走査データの配列を、前記像担持体上の正規の主走査方向に対する主走査ラインの前記傾き方向に応じて復転か又は復転せずかを選択する選択部と、
を有することを特徴とする画像形成装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、主走査手段によって像担持体上に画像データに応じて変調された光ビームを走査することで画像を形成する画像形成装置であって、前記主走査手段から出射された光ビームによって前記像担持体上に形成された主走査線の位置ずれを電気的に補正するスキュー補正を行うために複数段の主走査データを同時に記憶可能な記憶手段を有する画像形成装置に関する。
【０００２】
【従来の技術】
所定の記録用紙に画像を形成する画像形成装置では、Ｙ（イエロー）色、Ｍ（マゼンタ）色、Ｃ（シアン）色、及びＫ（ブラック）色の４色のトナーを用いてカラー画像が形成されている。このような画像形成装置では、列状に発光素子を配置したプリントヘッドが前記４色の各色毎に備えられているものがある。
【０００３】
このような画像形成装置では、前記所定の記録用紙の搬送方向（副走査方向）に略垂直な主走査方向にほぼ平行に前記プリントヘッドが各色毎に設置されている。
【０００４】
しかしながら、近年、カラー画像の高画質化が望まれている。このため、前記４色の各色毎に設けられた上述のようなプリントヘッドが主走査方向に完全に平行であることが望まれる。しかしながら、前記４色の各色毎に設けられた前記プリントヘッドの向きと主走査方向とのずれが、例えば１２００ＤＰＩ（Ｄｏｔ  Ｐｅｒ  Ｉｎｃｈｉ）の数ドット程度のずれであっても上述の４色間の画像の位置（スキューカラーレジ）ずれが生じてしまい、高画質な画像を得ることができなかった。
【０００５】
このような問題の解決に関連する技術として、特開平７−３０４２１１号公報（以下、先行技術１という。）では、ＬＥＤプリントヘッド、（以下、ＬＰＨという。）タンデムエンジン、及び前記ＬＰＨによって画像が形成されるドラムを備えたタンデム型の画像形成装置において、スキューカラーレジのずれの補正（以下、スキュー補正という。）を行う技術が開示されている。先行技術１では、ＬＰＨやドラムの設置の機械的誤差がスキューカラーレジのずれの発生する要因であることから、前記画像形成装置が主走査方向の複数のライン分の画像データを記憶するラインメモリを有し、主走査方向に対するＬＰＨの傾きと傾き方向に応じて、前記複数のライン分の画像データの中からスキュー補正に適した画像データを選択している。前記選択された前記画像データに基づいてＬＰＨを駆動させ、画像形成を行うことで、前記スキュー補正を行っている。
【０００６】
また、特開平２−２６３６６８号公報（以下、先行技術２という。）では、自己走査型発光素子アレイ（以下、ＳＬＥＤという。）に関する技術が開示されている。
【０００７】
図１６には、先行技術２でのＳＬＥＤチップの配置と前記ＳＬＥＤチップから出射された光ビームによって形成された主走査線の位置関係が示されている。
【０００８】
先行技術２では、図１６に示されるようなＳＬＥＤを駆動する駆動部を簡単化するために、画像データを主走査方向の複数のライン分記憶するラインメモリが用いられている。
【０００９】
【発明が解決しようとする課題】
しかしながら、上述の先行技術１では、スキューカラーレジの発生する要因が上述のＬＰＨやドラムの設置の機械的誤差であるため、スキュー補正を行う画像形成の領域を広く取る必要がある。例えば、１２００ＤＰＩの解像度で８ｂｉｔの画像データに基づいてＡ３サイズの記録用紙に画像形成を行う際、Ａ３サイズの記録用紙では、主走査方向に１５，３６０ｄｏｔ分だけ画像を記録しなければならない。この場合、スキュー補正の範囲を副走査方向に０．５ｍｍとすると、１列の列状のプリントヘッドに対応するスキュー補正には、約２．９Ｍバイトのラインメモリが必要となる。このため、スキュー補正に必要なラインメモリのコストが高くなってしまう。
【００１０】
また、先行技術２では、ＳＬＥＤチップ単位で順次駆動するため、画像データを並びかえる必要が生じる。また、ＳＬＥＤは順次駆動するため、副走査方向に段差が生じてしまい、主走査方向に形成される画像である主走査線が不連続になってしまう。このような段差を解消するためにＳＬＥＤチップ単位で、図１７に示される如く、ＳＬＥＤチップを千鳥状に配置することが考えられるが、この場合にもＳＬＥＤチップ内での発光素子の発光順序の並べ替えをしなければならなくなってしまう。
【００１１】
本発明は、上記問題を解決すべく成されたもので、スキュー補正に必要なラインメモリの数を現行の画像形成装置に用いられているラインメモリの数の略半分にする画像形成装置を提供することを目的とする。
【００１２】
また、本発明は、スキュー補正に必要なラインメモリを画像データの並べ替え用のラインメモリと兼用することで、前記並べ替え用のラインメモリの数を現行の画像形成装置に用いられている並べ替え用のラインメモリの数よりも削減することのできる画像形成装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】
請求項１に記載の発明は、主走査手段によって像担持体上に画像データに応じて変調された光ビームを走査することで画像を形成する画像形成装置であって、前記主走査手段から出射される光ビームによって前記像担持体上に主走査ラインを形成するための連続する個々の主走査データを記憶可能な複数の記憶領域ブロックを、後から入力された主走査データが記憶される後方の記憶領域ブロックから先に入力された主走査データが記憶される先方の記憶領域ブロックにかけて徐々に減少させ、前記先方の記憶領域ブロックが無い後方の記憶領域ブロックから主走査データを出力可能とし、且つ前記後方の記憶領域ブロックから前記先方の記憶領域ブロックに主走査データが移される構成とした記憶手段と、前記主走査ラインと、前記像担持体上の正規の主走査方向との相対的な傾きに応じて、副走査方向に１ドット分の主走査データの配列を反転し又は反転せずに、前記記憶手段へ入力する双方向シフトレジスタ部と、前記記憶手段の前記後方の記憶領域ブロックから前記先方の記憶領域ブロックに入力されないスキュー補正に必要な副走査方向へ段階的にずれた主走査データの配列を、前記先方の記憶領域ブロックが無い後方の記憶領域ブロックから読み出すデータ読み出し手段と、前記データ読出し手段でスキュー補正された主走査データの配列を、前記像担持体上の正規の主走査方向に対する主走査ラインの前記傾き方向に応じて復転か又は復転せずかを選択する選択部と、を有することを特徴としている。
【００１４】
請求項１に記載の発明によれば、双方向シフトレジスタ部が、主走査ラインと、像担持体上の正規の主走査方向との相対的な傾きに応じて、副走査方向に１ドット分の主走査データの配列を反転し又は反転せずに、記憶手段へ入力する。記憶手段は、後から入力された主走査データが記憶される後方の記憶領域ブロックから先に入力された主走査データが記憶される先方の記憶領域ブロックにかけて徐々に減少させた構成となっており、後方の記憶領域ブロックから先方の記憶領域ブロックに主走査データが移され、先方の記憶領域ブロックが無い後方の記憶領域ブロックから主走査データが出力される。続いて、データ読み出し手段が、記憶手段の後方の記憶領域ブロックから前方の記憶領域ブロックに入力されないスキュー補正に必要な副走査方向へ段階的にずれた主走査データの配列を、先方の記憶領域ブロックが無い後方の記憶領域ブロックから読み出す。そして、選択部が、データ読出し手段でスキュー補正された主走査データの配列を、像担持体上の正規の主走査方向に対する主走査ラインの傾き方向に応じて復転か又は復転せずかを選択する。なお、ここでいう「反転」とは、主走査データの配列がもとの主走査データの配列に対して逆の配列にされることをいい、「復転」とは、前記反転の後の主走査データの配列が、前記反転を行う前の主走査データの配列に戻されることをいう。前記反転並びに復転を行うことで、前記記憶領域ブロック上での主走査ライン傾きが統一される。このような前記反転並びに復転を行うことで、主走査ライン傾きを統一するために必要な記憶可能領域を、現行の画像形成装置に備えられている記憶手段の記憶可能領域よりも減少させることができ、記憶手段にかかるコストを削減することができる。
【００２３】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
【００２４】
図１には、第１の実施の形態に係る画像形成装置１０が示されている。
【００２５】
前記画像形成装置１０には、レーザビームを出射するＬＥＤプリントヘッド（以下、ＬＰＨという。）１２、１４、１６、及び１８が設けられている。
【００２６】
前記ＬＰＨ１２、１４、１６、及び１８はそれぞれ、Ｙ（イエロー）色、Ｍ（マゼンタ）色、Ｃ（シアン）色、Ｋ（ブラック）色に対応する静電潜像を形成するレーザビームを出射する。
【００２７】
また、前記画像形成装置１０には、前記静電潜像を形成する感光体ドラム２０、２２、２４、及び２６が設けられている。前記感光体ドラム２０、２２、２４、及び２６はそれぞれ矢印Ａ方向に回転するようになっている。これにより、前記感光体ドラム２０、２２、２４、及び２６の各々には、前記ＬＰＨ１２、１４、１６、及び１８から出射されたレーザビームの各々によって、順に上述のＹ色、Ｍ色、Ｃ色、Ｋ色に対応する静電潜像が２次元状に形成されるようになっている。
【００２８】
前記感光体ドラム２０、２２、２４、及び２６の各々には、前記感光体ドラム２０、２２、２４、及び２６を帯電する帯電器２８、３０、３２、及び３４がそれぞれ設けられている。
【００２９】
また、前記感光体ドラム２０、２２、２４、及び２６の各々には、前記感光体ドラム２０、２２、２４、及び２６の各々に形成された静電潜像にＹ色、Ｍ色、Ｃ色、及びＫ色のトナーを付着させる現像器３６、３８、４０、及び４２が、順に設けられている。これにより、各感光体ドラムに形成された静電潜像に各現像器から供給されるトナーが付着し画像が現像される。
【００３０】
前記画像形成装置１０には、前記トナーが付着した画像の各々を上述の各感光体ドラムから転写する中間転写ベルト４４が設けられている。前記中間転写ベルト４４は矢印Ｂ方向に循環するようになっている。
【００３１】
また、前記画像形成装置１０には、前記中間転写ベルト４４上に形成された画像が転写される用紙４６を給紙する、給紙部４８が設けられている。
【００３２】
さらに、前記画像形成装置１０には、給紙部４８から搬送された用紙４６を搬送するための用紙搬送ベルト５０が設けられている。ここで、前記給紙部４８から搬送された用紙４６が破線で表された矢印Ｃ方向に沿って前記用紙搬送ベルト５０上に搬送される。前記用紙搬送ベルト５０は矢印Ｄ方向に循環するようになっており、前記用紙搬送ベルト５０上に搬送された用紙４６には、前記中間転写ベルト４４上に転写された各色のトナーの付着した画像が転写される。
【００３３】
前記用紙搬送ベルト５０によって搬送される用紙４６の搬送方向には、前記用紙４６に前記トナーの付着した画像を前記用紙４６に定着させる定着器５２が設けられている。
【００３４】
また、前記画像形成装置１０の外部には、前記画像が定着された用紙を排出するための用紙トレイ５４が設けられている。前記定着器５２によって各色のトナーが定着した用紙４６は、破線で表された矢印Ｅ方向に搬送され、前記用紙トレイ５４上に載置されるようになっている。
【００３５】
さらに、前記画像形成装置１０には、前記中間転写ベルト４４上に形成された上述の４色間の画像の位置（スキューカラーレジ）ずれを検知する２個のレジセンサ５６が設けられている。
【００３６】
図２には、上述のＬＰＨ１２、１４、１６、及び１８と、感光体ドラム２０、２２、２４、及び２６と、中間転写ベルト４４と、の上面図が示されている。ここでは、Ｃ色に対応するＬＰＨ１６及びＫ色に対応する感光体ドラム２０が、主走査方向と平行になっていない場合が示されている。
【００３７】
各感光体上のトナーの付着した画像（主走査線）が前記中間転写ベルト４４上に転写されると、前記中間転写ベルト４４上に転写された前記主走査線が上述の矢印Ｂ方向に循環する。上述のように前記各ＬＰＨ、各感光体ドラムが配置されていると、各感光体ドラムから前記中間転写ベルト４４に転写された画像である主走査線が主走査方向とは平行ではなくなってしまう。前記レジセンサ５６と対向する位置に前記主走査線が位置すると、前記レジセンサ５６が前記主走査線の両端を検知するようになっている。ここで、前記レジセンサ５６には、前記レジセンサ５６から出力された信号に基づいてスキューカラーレジずれの状態を判断する制御装置（後述）が設けられている。前記制御装置には、前記中間転写ベルト４４が矢印Ｂ方向に循環する速度が予め記憶されている。前記レジセンサ５６が前記主走査線の両端を検知するタイミングのずれに基づいて、前記制御装置が主走査方向に対する前記主走査線の傾きの量（以下、スキュー量という。）及び傾き方向（以下、スキュー方向という。）を認識するようになっている。
【００３８】
また、前記画像形成装置１０には、前記制御装置によって認識されたスキュー量及びスキュー方向に基づいて上述のスキューカラーレジずれの補正（以下、スキュー補正という。）を行うスキュー補正部５８が設けられている。
【００３９】
図３には、上述のスキュー補正を行うスキュー補正部５８のブロック図が示されている。
【００４０】
図３では、主走査方向に５１２ドット分の画像データに基づいて、主走査方向に画像を形成する場合が示されている。
【００４１】
前記スキュー補正部５８は、１本（副走査方向に１ドット）分の主走査線に対応する画像データをシリアル入力し、記憶する双方向シフトレジスタ部６０と、前記双方向シフトレジスタ部６０から出力された画像データを入力し、５本（副走査方向に５ドット）分の主走査線に対応する画像データを記憶するスキュー補正用メモリ部６２と、前記スキュー補正用メモリ部６２に記憶された画像データの中からスキュー補正に適した画像データを選択する選択部６４と、から構成されている。
【００４２】
前記双方向シフトレジスタ部６０には、前記スキュー補正用メモリ部６２が接続されている。前記双方向シフトレジスタ部６０は、シリアル入力であった画像データを入力した後、前記画像データを前記スキュー補正用メモリ部６２にパラレル出力するようになっている。
【００４３】
また、前記スキュー補正用メモリ部６２は、ラッチ回路６６、６８、７０、７２、及び７４から構成されている。前記ラッチ回路６６、６８、７０、７２、及び７４のそれぞれが記憶できる画像データ数は、順に双方向シフトレジスタ部６０側から後述する選択部に向けて等差数列的に減少するようになっている。ここで、前記ラッチ回路６６、６８、７０、７２、及び７４は、連続する複数の主走査方向の画像データを各主走査方向の画像データ毎に記憶可能な記憶領域ブロックとして設けられている。このように、双方向シフトレジスタ部６０側から後述する選択部に向けて徐々にラッチ回路の主走査方向記憶可能領域が減少するように構成してある（後述）。
【００４４】
前記スキュー補正用メモリ部６２には、前記選択部６４が接続されている。前記スキュー補正用メモリ部６２は、前記スキュー補正用メモリ部６２に記憶している画像データをパラレル出力するようになっている。
【００４５】
さらに、前記選択部６４には、前記選択部６４によって選択された画像データをパラレル信号からシリアル信号に変換するパラレルシリアル変換部７６が接続されている。
【００４６】
前記パラレルシリアル変換部７６には、後述する発光素子部７８を駆動する駆動部８０が接続されており、前記パラレルシリアル変換部７６からシリアル入力した画像データに基づいて前記発光素子部８０が駆動するようになっている。
【００４７】
図４に示される如く、前記双方向シフトレジスタ部６０は、主走査方向に５１２ドット分の画像データを前記双方向シフトレジスタのファースト側（以下、ＦＩＲＳＴ側という。）あるいはラスト側（以下、ＬＡＳＴ側という。）から順次入力し、１本分の主走査線を形成するのに必要な画像データを記憶することができる。
【００４８】
前記双方向シフトレジスタ６０は５１２個のＤ型フリップフロップ（以下、フリップフロップという。）８２（１〜５１２）と、５１２個のセレクタ８４（１〜５１２）とから構成されている。前記フリップフロップ８２の各々には、前記セレクタ８４が１個ずつ接続されている。ここで、前記フリップフロップ８２のＤ端子の各々には、前記セレクタ８４のＹ端子がそれぞれ接続されている。
【００４９】
また、上述の各ラッチ回路の各々は、連続する副走査方向１ドット分の画像データを記録することができる。
【００５０】
各ラッチ回路に入力されるラッチ信号ＬＣＨはすべて同期している。前記ラッチ回路６６、６８、７０、７２が前記ラッチ信号ＬＣＨを入力することによって、前記ラッチ回路６６、６８、７０、７２の各々に記憶されている画像データが前記ラッチ回路６８、７０、７２、７４に移され、記憶されるようになっている。
【００５１】
また、前記ラッチ回路７４が前記ラッチ信号ＬＣＨを入力することによって、前記ラッチ回路７４に記憶されている画像データが、前記ラッチ回路７４から出力されるようになっている。
【００５２】
また、フリップフロップ８２（１〜５１２）の各々は、共通のクロックＣＬＫで動作するためにＣＬＫライン８６で接続されている。
【００５３】
また、各ラッチ回路は複数のメモリセルであるフリップフロップで構成されている。例えば、前記ラッチ回路６６は５１２個のフリップフロップ８８（１〜５１２）で構成されている。
【００５４】
ここで、隣接するラッチ回路のフリップフロップ数は異なっており、双方向シフトレジスタ部６０側から選択部６４側に向かって等差数列的に減少している。
【００５５】
図５には、前記中間転写ベルト４４及び前記レジセンサ５６の上面図が示されている。
【００５６】
図５に示される如く、実際に中間転写ベルト４４上に形成された主走査線が図５において理想的な主走査線（正規の主走査線）と平行あるいは右下がり（以下、スキュー方向０という。）の場合、画像データが前記双方向レジスタ６０のＦＩＲＳＴ側から入力されるようになっている。また、実際に中間転写ベルト４４上に形成された主走査線が図５において左下がり（以下、スキュー方向１という。）の場合、画像データが前記双方向レジスタ６０のＬＡＳＴ側から入力されるようになっている。
【００５７】
スキュー方向０の場合、各セレクタがＬレベルのパルス波を入力し、各セレクタ内のゲートＢのみが開くようになっている。また、スキュー方向１の場合、各セレクタがＨレベルのパルス波を入力し、各セレクタ内のゲートＡのみが開くようになっている。
【００５８】
このように、前記双方向ラッチレジスタ６０において、画像データの入力方向を切り換えることで、各ラッチ回路内に記憶される副走査方向１ドット分の主走査線の画像データの向きを切り換えることができる。
【００５９】
また、選択部６４は、複数のセレクタ９０が設けられており、後述する選択信号に基づいてスキュー補正に適した画像データを選択できるようになっている。
【００６０】
さらに、前記選択部６４には、５１２個のセレクタ９２（１〜５１２）が設けられている。ここで、前記セレクタ９２（１〜５１２）の各々は順に、１個のセレクタ９０を介して、ＦＩＲＳＴ側からＬＡＳＴ側にかけてスキュー補正メモリ部６２内の各フリップフロップと接続されている。
【００６１】
さらに、前記セレクタ９２（１〜５１２）の各々は順に、１個のセレクタ９０を介して、ＬＡＳＴ側からＦＩＲＳＴ側にかけてスキュー補正メモリ部６２内の各フリップフロップにも接続されている。
【００６２】
前記セレクタ９２（１〜５１２）は、上述の双方向シフトレジスタ６０のセレクタ８４（１〜５１２）と同期して前記セレクタ８４（１〜５１２）と同じゲートを開くことができるようになっている。これにより、前記双方向シフトレジスタ６０が入力する画像データの入力方向と、前記選択部６４が入力する画像データの入力方向と、を同時に切り替えることができる。すなわち、前記双方向ラッチレジスタ６０によって画像データの入力方向が切り換えられた画像データは、スキュー補正用メモリ部６２から出力される際に前記選択部６４によって画像データの出力方向が切り替えられる。具体的には、前記双方向シフトレジスタ６０にＬＡＳＴ側から入力される画像データの向き及び前記選択部６４から前記画像データが出力される画像データの向きは一致しているが、前記双方向シフトレジスタ６０にＦＩＲＳＴ側から入力される画像データの配列は一端逆向き（反転）になり、出力される画像データの配列が再び逆向き（復転）にされるようになっている。これにより、前記双方向シフトレジスタ６０にＦＩＲＳＴ側から入力された画像データであるかＬＡＳＴ側から入力された画像データであるかに拘らず、前記選択部６４から前記画像データが出力される際には、前記ＦＩＲＳＴ側から入力された画像データ及び前記ＬＡＳＴ側から入力された画像データの出力方向（画像データの配列方向）を一致させることができる。
【００６３】
また、前記パラレルシリアル変換部７６には、前記選択部６４からパラレル出力される画像データを１ビット毎に入力するための５１２個のスイッチ（以下、ＳＷという。）９４が設けら得ている。さらに、前記パラレルシリアル変換部７６には、オン状態にするスイッチの順番を制御するスイッチ制御部（以下、ＳＷ制御部という。）９６が設けられている。
【００６４】
前記ＳＷ制御部９６は、後述する発光素子部の各ＬＥＤに対応したスイッチ（以下、ＳＷという。）をオン状態にする。ここで、オン状態になっているスイッチが常に１箇所であるようにしておく。すなわち、パラレルシリアル変換部７２では、ＳＷ制御部９６が何れか１つのスイッチをオン状態にするように制御することで、駆動部８０へシリアルに画像データを出力することができる。このように各スイッチのオン／オフ状態を切り替えることで、パラレル出力の画像データをシリアル出力の画像データに変換することができる。
【００６５】
前記パラレルシリアル変換部７２では、上述のような動作をすることで、スキュー補正用メモリ部６２から出力される画像データのパラレルシリアル変換が、列状に配置された発光素子であるＬＥＤ（後述）が駆動するタイミングに応じて行われる。
【００６６】
図６には、レジセンサ５６と、スキュー量及びスキュー方向に基づいてスキュー量を示す信号を生成する制御装置１５０と、前記制御装置から出力された信号に基づいてスキュー補正に最適なラッチ回路のメモリセルを選択するための選択信号を出力する選択信号レジスタ１５２と、が示されている。
【００６７】
前記レジセンサ５６は、前記中間転写ベルト４４上に形成された主走査線（レジマーク）を検知し、前記レジマークを検知したことを示す信号を前記制御装置１５０に出力する。
【００６８】
前記制御装置１５０は、前記レジセンサ５６から入力した信号に基づいて、スキュー方向を示す信号を生成し、スキュー補正用メモリ部５８へ出力する。
【００６９】
また、前記制御装置１５０は、前記レジセンサ５６から入力した信号に基づいて、スキュー量を演算し、この演算の結果に基づいてスキュー量を示す信号が出力される。
【００７０】
前記制御装置１５０は、上述のような信号を生成し、出力し、スキュー補正に必要な画像データをフリップフロップから読み出すようにしている。
【００７１】
また、前記制御装置１５０には、前記選択信号レジスタ１５２が接続されている。前記選択信号レジスタ１５２では、選択部６４においてスキュー補正に最適なラッチ回路のメモリセルを選択する際に用いられる選択信号Ｓ０、Ｓ１、及びＳ２が、前記制御装置１５０から出力された前記スキュー量を示す信号に基づいて生成され、前記スキュー補正部５８へ出力されるようになっている。前記選択信号が出力される際には、パラレルシリアル変換部７６のスイッチをオン状態にすることと連動して前記選択部６４へ出力されるようになっている。
【００７２】
図７には、前記駆動部８０及び前記発光素子部７８が示されている。
【００７３】
ここで、前記発光素子部７８は、４個の後述するＳＬＥＤチップ９８で構成されているものとする。
【００７４】
後述する各ＳＬＥＤチップ９８には、前記駆動部８０から、各ＳＬＥＤチップ９８に対する点灯制御信号ΦＩ（１〜４：チップ番号）、転送信号ＣＫ１、ＣＫ２、及びスタート信号ＣＫＳが入力されるようになっている。
【００７５】
また、ＳＬＥＤチップ９８には、電源ライン１００及びＧＮＤ（グランド）ライン１０２が設けられており、電源装置（図示省略）から所定電圧ＶＤＤ（５Ｖ）が供給される。
【００７６】
なお、図７では、各ＳＬＥＤチップ９８を区別するために、符号末尾の（）内に１〜４のチップ番号を示しており、以下の説明でもこれに従う。また、ＳＬＥＤチップ９８毎に設けられた部材及び生成された信号についても、同様に符号末尾の（）内にチップ番号を付して説明する。また、図７では、各ＳＬＥＤチップ９８（１〜４）の構成は同様であるため、ＳＬＥＤチップ９８（１）のみ詳細にその構成を示し、残りのＳＬＥＤチップ（２〜４）については省略して示している。
【００７７】
各ＳＬＥＤチップ９８には、配列されている複数のＬＥＤ１０４が設けられている。
【００７８】
ＳＬＥＤチップ９８は、当該ＳＬＥＤチップ９８内に配列されている複数のＬＥＤ１０４の各々に対してサイリスタ１０６を備えており、その動作を図８の等価回路を用いて説明すると、サイリスタ１０６は、オフのときにトリガをハイレベルにすると、電流Ｉｔｒが点Ｇに流れ、同時に点ＧからトランジスタＱ２のベースへ電流Ｉｂ２が流れる（Ｉｔｒ≒Ｉｂ２）。これにより、トランジスタＱ２がオンし、このトランジスタＱ２のコレクタ電流が流れる。すなわち、トランジスタＱ１のベース電流Ｉｂ１が流れることになり、トランジスタＱ１もオンとなる。
【００７９】
トランジスタＱ１がオンとなると、トランジスタＱ１のコレクタ電流Ｉｃ１が流れ、点Ｐの電圧が上昇し、電流Ｉｔｒが流れなくなる。しかし、トランジスタＱ１のコレクタ電流Ｉｃ１がトランジスタＱ２のベースへ流れるため（電流Ｉｂ２）、トランジスタＱ２はオン状態が維持される。
【００８０】
これにより、トリガがローレベルとなっても、トランジスタＱ１及びトランジスタＱ２はオン状態を維持する。この状態で電圧ＶＤＤが保持され、ＬＥＤは点灯可能であり、パルス幅変調を行うことで、所定の光量を得ることができる。
【００８１】
図７に示すように、各サイリスタ１０６のアノード側は電源ライン１００と接続されており所定電圧ＶＤＤが供給される。初段のサイリスタ１０６は、ゲート側に接続する点Ｇ１（点Ｇに続く数字は、複数配列されたＬＥＤ１０４の順番を示す）から、ＳＬＥＤチップ９８のＬＥＤ１０４を点灯させるトリガとして、スタート信号ＣＫＳ（電圧）が印加されるようになっている。また、各段のサイリスタ１０６のゲート側と接続する点Ｇ（１〜１２８）は、ダイオード１０８を介して直列接続されている。また、各段の点Ｇ（１〜１２８）は、それぞれ抵抗１１０を介して、ＧＮＤライン１０２に接続されている。ＧＮＤライン１０２は、初段で所定の電圧を維持し、各段に行くに従い、所定電圧ずつ低下するようになっている。
【００８２】
また、点Ｇ（１〜１２８）は、ＬＥＤ１０４のアノード側に接続されており、ＬＥＤ１０４のカソード側は、駆動部８０からの点灯制御信号ΦＩ（１〜４：チップ番号）が供給されるように接続されている。この点灯制御信号ΦＩがローレベル（Ｌ）のときに、点Ｇ（１〜１２８）をゲートとするサイリスタ１０６がオンしていれば、ＬＥＤ１０４は点灯する。
【００８３】
また、複数段のサイリスタ１０６のカソード側は転送信号ＣＫ１、偶数段のサイリスタ１０６のカソード側は転送信号ＣＫ２が供給されるように接続されている。この転送信号ＣＫ１、ＣＫ２に従って、前記点Ｇ（１〜１２８）の電位が所定電位ずつ上昇されるようになっている。すなわち、点Ｇの電位が、初段の点Ｇ１から後段へと順に、ＬＥＤ１０４を点灯可能な所定電位に到達し、ＳＬＥＤチップ９８の自己走査が可能となる。
【００８４】
駆動部８０は、駆動信号生成部１１２及び３つのフリップフロップ１１４Ａ１〜Ａ３を備えている。また、駆動部８０は、各ＬＰＨに備えられているＬＥＤチップ９８（１〜４）の各々に対して、フリップフロップ１１６Ａ１〜Ａ４、を備えている。
【００８５】
フリップフロップ１１４Ａ１〜Ａ３及びフリップフロップ１１６Ａ１〜Ａ４はそれぞれ駆動信号生成部１１２と接続され、駆動信号生成部１１２で生成された信号が供給されるようになっている。
【００８６】
また、上述の制御装置１５０には、ビデオクロックＶＣＬＫ及びライン同期信号ＬＳＹＮＣに基づいて、１主走査開始タイミング（１主走査間隔）を示すライン信号ＬＳ、及び画像データ（点灯データＶＤＡＴＡ）の転送タイミングを示す転送クロックＳＣＬＫを生成する、タイミング信号生成部（図示省略）が接続されている。
【００８７】
駆動信号生成部１１２には、前記タイミング信号生成部からのライン同期信号ＬＳ及び転送クロックＳＣＬＫが入力される。
【００８８】
駆動信号生成部１１２は、ライン同期信号ＬＳ及び転送クロックＳＣＬＫと同期した所定のタイミングで、転送信号ＣＫ１、ＣＫ２、及びスタート信号ＣＫＳを生成して各ＳＬＥＤチップ９８（１〜４）へ出力すると共に、各ＬＥＤ１０４の点灯可能期間を示す点灯ストローブ信号ＳＴＢを生成して後述する各ＡＮＤ回路１１８（１〜４）へ出力する。
【００８９】
また、駆動信号生成部１１２は、ライン同期信号ＬＳ及び転送クロックＳＣＬＫと同期した所定のタイミングで、セレクト信号ＳＣＫ１、ＳＣＫ２、ＳＣＫ３を各々生成し、セレクト信号ＳＣＫ１はフリップフロップ１１４Ａ１のクロック端子（ＣＫ）へ、セレクト信号ＳＣＫ２はフリップフロップ１１４Ａ２のクロック端子（ＣＫ）へ、セレクト信号ＳＣＫ３はフリップフロップ１１４Ａ３のクロック端子（ＣＫ）へ出力される。
【００９０】
また、駆動信号生成部１１２は、ライン同期信号ＬＳ及び転送クロックＳＣＬＫと同期した所定のタイミングで、ラッチ信号ＬＣＨを生成し、フリップフロップ１１６Ａ１〜Ａ４へそれぞれ出力する。
【００９１】
フリップフロップ１１４Ａ１〜Ａ３の入力端子（Ｄ）には、スクリーン処理部（図示省略）からの点灯データＶＤＡＴＡが各々に分岐されて入力される。フリップフロップ１１４Ａ１〜Ａ３の出力端子（Ｑ）は、それぞれフリップフロップ１１６Ａ１〜Ａ３の入力端子（Ｄ）に接続されており、入力された点灯データＶＤＡＴＡはフリップフロップ１１６Ａ１〜Ａ３へ出力される。フリップフロップ１１６Ａ（４）の入力端子（Ｄ）には、スクリーン処理部からの点灯データＶＤＡＴＡがそのまま入力される。フリップフロップ１１６Ａ１〜Ａ４の出力端子（Ｑ）は、各々対応するＡＮＤ回路１１８（１〜４）に接続されている。
【００９２】
これらフリップフロップ１１４Ａ１〜Ａ３は、それぞれのクロック端子から入力されたセレクト信号ＳＣＫ１、ＳＣＫ２、ＳＣＫ３に基づいて信号を出力し、フリップフロップ１１６Ａ１〜Ａ４は、クロック端子から入力されたラッチ信号ＬＣＨに基づいて信号を入出力する。これにより、ＡＮＤ回路１１８（１〜４）には、フリップフロップ１１６Ａ１〜Ａ４から各々対応するＳＬＥＤチップ９８（１〜４）の点灯信号ＶＤ（１〜４）が入力されるようになっている。
【００９３】
ＡＮＤ回路１１８Ａ〜Ｄには、対応するフリップフロップ１１６Ａ１〜Ａ４から入力された点灯信号ＶＤ（１〜４）が入力される。ＡＮＤ回路１１８Ａ〜Ｄの出力側は、トランジスタ１２０Ａ〜Ｄのゲート側に接続されており、ＡＮＤ回路１１８Ａ〜Ｄは、前記駆動信号生成部１１２から出力されるストローブ信号ＳＴＢと、点灯信号ＶＤ（１〜４）とのＡＮＤ演算を行って、その結果がトランジスタ１２０Ａ〜Ｄのゲート側に入力される。
【００９４】
トランジスタ１２０Ａ〜Ｄは、それぞれソース側は接地されており、ドレイン側は抵抗Ｒを介して対応するＳＬＥＤチップ９８（１〜４）の各ＬＥＤ１０４のカソード側に接続されている。このような構成で、接続点Ｐの電位が点灯制御信号ΦＩ（１〜４）として、各々対応するＳＬＥＤチップ９８（１〜４）へ供給される。
【００９５】
図９に示すように、各ＳＬＥＤチップ９８（１〜４）には、駆動部８０から、各ＳＬＥＤチップ９８に対する点灯制御信号ΦＩ（１〜４：チップ番号）、転送信号ＣＫ１、ＣＫ２、及びスタート信号ＣＫＳが入力されるようになっている。
【００９６】
ここで、ＳＬＥＤチップ９８（１〜４）は、千鳥配置されている。
【００９７】
図１０には、各ＬＥＤ１０４が発光するタイミングチャートが示されている。
【００９８】
ここで、図１０における画像データに付されている数字（点灯データＶＤＡＴＡに付されている数字）は、前記ＶＤＡＴＡと対応する発光素子を示す。
【００９９】
また、図１０中の信号Ｓは、上述の選択信号Ｓ０、Ｓ１、Ｓ２の何れかを示す。
【０１００】
駆動部８０には、図１０に示すように、点灯データＶＤＡＴＡ及びパラレルシリアル変換部７６でオン状態のスイッチ番号（以下、ＳＷ  Ｎｏ．という。）は、順次転送クロックＳＣＬＫと同期して、かつライン同期信号ＬＳの立ち下がりを基準として、チップ番号順に、各ＳＬＥＤチップ９８に配列されている１つ目のＬＥＤ１０４（Ｎｏ．０、１２８、２５６、３８４）に対応するデータ及び前記パラレルシリアル変換部７６でオン状態にするＳＷ  Ｎｏ．（Ｎｏ．０、２５５、２５６、５１１）に対応するデータ、２つ目のＬＥＤ１０４（Ｎｏ．１、１２９、２５７、３８５）に対応するデータ及びオン状態にするＳＷ  Ｎｏ．（Ｎｏ．１、２５４、２５７、５１０）に対応するデータ、…とが入力される。
【０１０１】
駆動部８０では、入力された点灯データＶＤＡＴＡは、フリップフロップ１１４Ａ１〜Ａ３、及びフリップフロップ１１４Ａ４の入力データとしてそれぞれの入力端子（Ｄ）に入力される。
【０１０２】
また、駆動部８０は、駆動信号生成部１１２によって、入力されたライン同期信号ＬＳ及び転送クロックＳＣＬＫと同期させて、セレクト信号ＳＣＫ１、ＳＣＫ２、ＳＣＫ３、ラッチ信号ＬＣＨ、点灯ストローブ信号ＳＴＢ、スタート信号ＣＫＳ、転送信号ＣＫ１、ＣＫ２を生成する。
【０１０３】
フリップフロップ１１４Ａ１〜Ａ３は、セレクト信号ＳＣＫ１、ＳＣＫ２、ＳＣＫ３をクロック信号として動作し、それぞれセレクト信号ＳＣＫ１、ＳＣＫ２、ＳＣＫ３の立ち上がり時に入力された入力データを出力端子（Ｑ）から出力すると共に、セレクト信号ＳＣＫ１、ＳＣＫ２、ＳＣＫ３の次の立ち上がりまでその出力を保持する。
【０１０４】
これにより、例えば、セレクト信号ＳＣＫ１の立ち上がりから次の立ち上がりまでの期間Ｔ１の間は、フリップフロップ１１４Ａ１からＮｏ．１のＬＥＤに対応する点灯データＶＤＡＴＡが出力される。同様に、セレクト信号ＳＣＬＫ２の立ち上がりから次の立ち上がりまでの期間Ｔ２の間は、フリップフロップ１１４Ａ２から、Ｎｏ．１２８のＬＥＤに対する点灯データＶＤＡＴＡが出力される。また、セレクト信号ＳＣＫ３の立ち上がりから次の立ち上がりまでの期間Ｔ３の間は、フリップフロップ１１４Ａ３から、Ｎｏ．２５６のＬＥＤに対する点灯データＶＤＡＴＡが出力される。
【０１０５】
フリップフロップ１１４Ａ１〜Ａ３から出力（点灯データ）は、フリップフロップ１１６Ａ１〜Ａ３に入力データとしてそれぞれの入力端子（Ｄ）に入力される。また、フリップフロップ１１６Ａ（４）には、入力データとして、スクリーン処理部からの点灯データＶＤＡＴＡが入力されており、フリップフロップ１１６Ａ１〜Ａ４は、ラッチ信号ＬＣＨをクロック信号として動作し、ラッチ信号ＬＣＨの立ち上がり時に入力された入力データをラッチ信号ＬＣＨの次の立ち上がりまで出力する。
【０１０６】
これにより、例えば、ラッチ信号ＬＣＨの立ち上がりから次の立ち上がりまでの期間Ｔ４の間は、フリップフロップ１１６Ａ（１）はＮｏ．０、フリップフロップ１１６Ａ（３）はＮｏ．２５６、フリップフロップ１１６Ａ（４）はＮｏ．３８４のＬＥＤに対応する点灯データＶＤＡＴＡが、各ＳＬＥＤチップ９８の点灯を指示する点灯信号ＶＤ（１〜４）として出力される。すなわち、期間Ｔ４の間は、各ＳＬＥＤチップ９８（１〜４）の初段のＬＥＤ１０４に対応する点灯信号ＶＤ（１〜４）が出力され、同様にして、次の期間Ｔ５では、各ＳＬＥＤチップ９８（１〜４）の２段目のＬＥＤ１０４に対応する点灯信号ＶＤ（１〜４）、期間Ｔ６では、３段目のＬＥＤ１０４に対応する点灯信号ＶＤ（１〜４）…が出力される。
【０１０７】
以下に、本実施の形態の作用を図１１のフローチャートを用いて説明する。
【０１０８】
図１１には、本実施の形態に係るスキュー補正のフローチャートが示されている。
【０１０９】
スキュー補正が開始（ステップ２００）されると、ステップ２０２へ移行し、レジセンサ５６が中間転写ベルト４４上に形成された主走査線を検知し、前記検知したことを示す信号が出力される。制御装置１５０が、前記信号に基づいてスキュー量及びスキュー方向を判断する。このスキュー量及びスキュー方向の判断が終了すると、ステップ２０４へ移行する。
【０１１０】
前記ステップ２０４では、前記ステップ２０２で判断されたスキュー方向がスキュー方向０であるか否か、すなわちスキュー方向０であるかスキュー方向１であるかの判断が行われる。前記判断が肯定されるとステップ２０６へ移行し、前記判断が否定されると後述するステップ２１０へ移行する。
【０１１１】
前記ステップ２０４での判断が肯定されて、前記ステップ２０６へ移行すると、画像データを双方向レジスタ部６０にＦＩＲＳＴ側から入力する。この入力した画像データは順次各ラッチ回路の各フリップフロップに記憶される。前記入力が終了すると、ステップ２０８へ移行する。
【０１１２】
前記ステップ２０８では、スキュー補正に最適な画像データが前記ラッチ回路のフリップフロップを選択することで選択され、並べ替えて出力される。前記出力が終了すると、後述するステップ２１４へ移行する。
【０１１３】
一方、前記ステップ２０４での判断が否定されて、前記ステップ２１０へ移行すると、画像データを双方向レジスタ部６０にＬＡＳＴ側から入力する。この入力した画像データは順次各ラッチ回路の各フリップフロップに記憶される。前記入力が終了すると、ステップ２１２へ移行する。
【０１１４】
前記ステップ２１２では、スキュー補正に最適な画像データが前記ラッチ回路のフリップフロップを選択することで選択され、並べ替えずに出力される。前記出力が終了すると、後述するステップ２１４へ移行する。
【０１１５】
ステップ２１４では、前記ステップ２０８または前記ステップ２１２において出力された画像データに基づいて、各ＬＰＨが駆動される。前記各ＬＰＨ９８の駆動が終了すると、ステップ２１６へ移行し、スキュー補正が終了する。
【０１１６】
以下に、本実施の形態における画像形成装置１０と、従来の画像形成装置と、の比較について説明する。
【０１１７】
図１２には、従来の画像形成装置におけるスキュー補正を行うスキュー補正部３００のブロック図が示されている。
【０１１８】
ここで、説明の簡略化のため、主走査方向に５１２ドット分の画像データに基づいて、主走査方向に画像を形成するものとする。
【０１１９】
前記スキュー補正部３００は、主走査方向に５１２ドット分の画像データをシリアル入力し、記憶するシフトレジスタ部３０２と、前記シフトレジスタ部３０２から出力された画像データを入力し、副走査方向に５ドット分の画像データを記憶するスキュー補正用メモリ部３０４と、前記スキュー補正用メモリ部３０４に記憶された画像データの中からスキュー補正に適した画像データを選択する選択部３０６と、から構成されている。
【０１２０】
前記シフトレジスタ部３０２には、前記スキュー補正用メモリ部３０４が接続されている。前記シフトレジスタ部３０２は、シリアル入力であった画像データを入力した後、前記画像データを前記スキュー補正用メモリ部３０４にパラレル出力するようになっている。
【０１２１】
また、前記スキュー補正用メモリ部３０４は、ラッチ回路３０８、３１０、３１２、３１４、及び３１６から構成されている。前記ラッチ回路３０８、３１０、３１２、３１４、及び３１６のそれぞれは、主走査方向に５１２ドット分の画像データを記憶できるようになっている。
【０１２２】
前記スキュー補正用メモリ部３０４には、前記選択部３０６が接続されている。前記スキュー補正用メモリ部３０４は、前記スキュー補正用メモリ部３０６に記憶している画像データをパラレル出力するようになっている。
【０１２３】
さらに、前記選択部３０６には、５１２個の記録素子で複数のブロックを形成している記録素子部３１８を駆動する駆動素子部３２０が接続されている。
【０１２４】
このような構成で図１３に示される如く、スキュー補正を行う必要が生じてしまう場合がある。
【０１２５】
図１４には、説明の簡略化のため、８個のラッチ回路でスキュー補正用メモリ部が構成されている場合が示されている。
【０１２６】
図１４に示される如く、従来の画像形成装置では、画像データがスキュー補正用メモリ部３０４にＬＡＳＴ側から入力されるため、スキュー補正で用いられる画像データが太字の黒枠内に位置するフリップフロップが用いられる。これに対して、本実施の形態における画像形成装置１０では、スキュー方向に応じてスキュー補正用メモリ部６２に入力する画像データの入力方向及び前記スキュー補正用メモリ部６２からの画像データの出力方向を切り換えることができるため、略三角形の形状のメモリ空間をもつ。このため、本実施の形態における画像形成装置１０では、画像データをＦＩＲＳＴ側から入力し、図１３に示されるようなスキュー補正を行う際に、従来のスキュー補正用メモリ部３０４の容量に対して略半分の容量で十分にスキュー補正を行うことができる。
【０１２７】
なお、上記の実施の形態では、発光素子部として、ＳＬＥＤを用いた画像形成装置を用いたが、これに限らず、回転するポリゴンミラーでレーザダイオード（以下、ＬＤという。）から出射された光ビームを感光体上に走査する光走査装置が用いられている画像形成装置でもよい。
【０１２８】
図１５には、ＬＤを用いた画像形成装置のスキュー補正部１５４のブロック図が示されている。ここで、ＳＬＥＤチップを用いた画像形成装置１０のスキュー補正部５８と同一構成の箇所には、同一符号を付し、説明を省略する。
【０１２９】
パラレルシリアル変換部７６には、ＬＤを駆動するためのＬＤ駆動部１５６が接続されている。前記パラレルシリアル変換部７６から出力された画像データに基づいて、前記ＬＤ駆動部１５４が駆動し、画像を形成するようになっている。
【０１３０】
このようなスキュー補正部１５４を備えた画像形成装置であっても上述のＳＬＥＤチップを備えた画像形成装置と同様の効果を奏することができる。
【０１３１】
【発明の効果】
以上説明したように本発明によれば、スキュー補正用の記憶手段に入力する画像データの入力方向及び前記記憶手段からの画像データの出力方向を切り換えることで、前記記憶手段の主走査方向記憶可能領域の利用効率が向上し、スキュー補正に必要なラインメモリの数を現行の画像形成装置に用いられているラインメモリの数よりも削減することができる。
【０１３２】
また、本発明によれば、記憶手段から出力される画像データのパラレルシリアル変換が、列状に配置された発光素子が駆動するタイミングに応じて行われる。このように、前記パラレルシリアル変換が前記タイミングに応じて行われることで、スキュー補正に必要な記憶手段を画像データの並べ替え用の記憶手段と兼用することができ、前記並べ替え用のラインメモリの数を現行の画像形成装置に用いられている並べ替え用のラインメモリの数よりも削減することができる。
【図面の簡単な説明】
【図１】    本実施の形態に係る画像形成装置の概略図である。
【図２】    本実施の形態に係る各ＬＥＤプリントヘッドと、各感光体ドラムと、中間転写ベルトと、レジセンサと、の上面図である。
【図３】    本実施の形態に係るスキュー補正部のブロック図である。
【図４】    本実施の形態に係る双方向シフトレジスタ部、スキュー補正用メモリ部、選択部、パラレルシリアル変換部の構成図である。
【図５】    本実施の形態に係る中間転写ベルト及び前記レジセンサの上面図である。
【図６】    本実施の形態に係るレジセンサ、制御装置、選択信号レジスタのブロック図である。
【図７】    本実施の形態に係る駆動部及び発光素子部の構成図である。
【図８】    本実施の形態に係るＳＬＥＤ内のＬＥＤ単体の構成図である。
【図９】    本実施の形態に係る発光素子部の構成図である。
【図１０】  本実施の形態に係る各ＬＥＤが発光するタイミングチャートである。
【図１１】  本実施の形態に係るスキュー補正のフローチャートである。
【図１２】  従来技術におけるスキュー補正部のブロック図である。
【図１３】  スキュー補正を行う際の主走査線の位置を示す図である。
【図１４】  本実施の形態におけるスキュー補正用メモリ部のメモリ空間と従来技術におけるスキュー補正用メモリ部のメモリ空間との比較を示す図である。
【図１５】  本実施の形態に係るレーザダイオードを用いた画像形成装置のスキュー補正部のブロック図である。
【図１６】  従来技術におけるＳＬＥＤチップの配置と前記ＳＬＥＤチップから出射された光ビームによって形成された主走査線の位置関係を示す図である。
【図１７】  従来技術におけるＳＬＥＤチップの配置と前記ＳＬＥＤチップから出射された光ビームによって形成された主走査線の位置関係を示す図である。
【符号の説明】
１０    画像形成装置
６０    双方向シフトレジスタ部
６２    スキュー補正用メモリ部（記憶手段）
６４    選択部（傾き制御手段）
６６    ラッチ回路（記憶可能領域ブロック）
６８    ラッチ回路（記憶可能領域ブロック）
７０    ラッチ回路（記憶可能領域ブロック）
７２    ラッチ回路（記憶可能領域ブロック）
７４    ラッチ回路（記憶可能領域ブロック）
７６    パラレルシリアル変換部（変換手段）
７８    発光素子部
８０    駆動部
９８    ＳＬＥＤ（主走査手段）
１５０  制御装置（データ読出し手段）
【図１】
0004110746.tif 000002
【図２】
0004110746.tif 000003
【図３】
0004110746.tif 000004
【図４】
0004110746.tif 000005
【図５】
0004110746.tif 000006
【図６】
0004110746.tif 000007
【図７】
0004110746.tif 000008
【図８】
0004110746.tif 000009
【図９】
0004110746.tif 000010
【図１０】
0004110746.tif 000011
【図１１】
0004110746.tif 000012
【図１２】
0004110746.tif 000013
【図１３】
0004110746.tif 000014
【図１４】
0004110746.tif 000015
【図１５】
0004110746.tif 000016
【図１６】
0004110746.tif 000017
【図１７】
0004110746.tif 000018