(57)【特許請求の範囲】
【請求項１】
複数の走査電極が設けられた基板、複数の信号電極が設けられた基板及びこれら両基板間に保持されたコレステリック相を示す液晶を含む液晶表示層を有する液晶表示素子と、前記液晶表示素子における走査電極に走査電圧を印加し、信号電極に信号電圧を印加する駆動電圧印加装置とを備えた液晶表示装置であり、前記駆動電圧印加装置は、前記液晶表示層における駆動対象画素に対応する走査電極に該画素における液晶を所定状態に変化させる第１パルス電圧を印加し、該第１パルス電圧の印加により状態変化した該画素の液晶を所定の状態に安定化させるために、該第１パルス電圧に引き続き該走査電極に第２パルス電圧を印加するとともに該画素に対応する信号電極に前記第２パルス電圧に同期させて第３パルス電圧を印加し、該第３パルス電圧の印加にあたり、前記駆動対象画素に求められる表示階調に応じて第３パルス電圧のパルス幅を制御することを特徴とする液晶表示装置。
【請求項２】
前記第１パルス電圧は前記画素における液晶を前記所定変化状態としてホメオトロピック状態に変化させる電圧であり、前記第２及び第３パルス電圧は、該ホメオトロピック状態の液晶を、該画素に求められる表示階調に応じて、前記所定安定化状態としてプレーナ状態、フォーカルコニック状態又はこれらの中間の状態に安定化させるための電圧である請求項１記載の液晶表示装置。
【請求項３】
前記駆動電圧印加装置は、さらに、前記画素に対応する信号電極に、前記第１パルス電圧に同期させて該第１パルス電圧とともに該画素における液晶を前記所定状態に変化させるための第４パルス電圧を印加する請求項１又は２記載の液晶表示装置。
【請求項４】
前記駆動電圧印加装置は、前記第１パルス電圧と前記第２パルス電圧を同じ大きさとして、且つ、駆動対象画素に対応するいずれの走査電極についても同じ第１パルス電圧及び第２パルス電圧を印加し、駆動対象画素に対応するいずれの信号電極についても大きさが同じである第３パルス電圧を印加する請求項１又は２記載の液晶表示装置。
【請求項５】
前記駆動電圧印加装置は、前記第１パルス電圧と前記第２パルス電圧を同じ大きさとして、且つ、駆動対象画素に対応するいずれの走査電極についても同じ第１パルス電圧及び第２パルス電圧を印加し、前記第３パルス電圧と前記第４パルス電圧を同じ大きさとして、駆動対象画素に対応するいずれの信号電極についても、大きさが同じである第３パルス電圧及び第４パルス電圧を印加するものである請求項３記載の液晶表示装置。
【請求項６】
前記液晶表示素子を複数備えており、これら液晶表示素子は積層されており、各液晶表示素子が前記のように制御される請求項１記載の液晶表示装置。
【請求項７】
前記第１および第２パルス電圧の極性と、前記第３パルスの極性とが逆である請求項１記載の液晶表示装置。
【請求項８】
走査電極が設けられた基板、信号電極が設けられた基板及びこれら両基板間に保持されたコレステリック相を示す液晶を含む液晶表示層を有する液晶表示素子の駆動方法であり、前記液晶表示層における駆動対象画素に対応する走査電極に該画素における液晶を所定状態に変化させる第１パルス電圧を印加し、該第１パルス電圧の印加により状態変化した該画素の液晶を所定の状態に安定化させるために、該第１パルス電圧に引き続き該走査電極に第２パルス電圧を印加するとともに該画素に対応する信号電極に前記第２パルス電圧に同期させて第３パルス電圧を印加し、該第３パルス電圧の印加にあたり、前記駆動対象画素に求められる表示階調に応じて第３パルス電圧のパルス幅を制御することを特徴とする液晶表示素子の駆動方法。
【請求項９】
前記第１パルス電圧の印加により前記画素における液晶を前記所定変化状態としてホメオトロピック状態に変化させ、前記第２及び第３パルス電圧の印加により、該ホメオトロピック状態の液晶を、該画素に求められる表示階調に応じて、前記所定安定化状態としてプレーナ状態、フォーカルコニック状態又はこれらの中間の状態に安定化させる請求項８記載の液晶表示素子の駆動方法。
【請求項１０】
前記画素に対応する信号電極に、さらに前記第１パルス電圧に同期させて該第１パルス電圧とともに該画素における液晶を前記所定状態に変化させるための第４パルス電圧を印加する請求項８又は９記載の液晶表示素子の駆動方法。
【請求項１１】
前記第１パルス電圧と前記第２パルス電圧を同じ大きさとして、且つ、駆動対象画素に対応するいずれの走査電極についても同じ第１パルス電圧及び第２パルス電圧を印加し、駆動対象画素に対応するいずれの信号電極についても大きさが同じである第３パルス電圧を印加する請求項８又は９記載の液晶表示素子の駆動方法。
【請求項１２】
前記第１パルス電圧と前記第２パルス電圧を同じ大きさとして、且つ、駆動対象画素に対応するいずれの走査電極についても同じ第１パルス電圧及び第２パルス電圧を印加し、前記第３パルス電圧と前記第４パルス電圧を同じ大きさとして、駆動対象画素に対応するいずれの信号電極についても、大きさが同じである第３パルス電圧及び第４パルス電圧を印加する請求項１０記載の液晶表示素子の駆動方法。
【請求項１３】
積層された複数の前記液晶表示素子をそれぞれ前記のように制御する請求項８記載の液晶表示素子の駆動方法。
【請求項１４】
前記第１および第２パルス電圧の極性と、前記第３パルスの極性とが逆である請求項８記載の液晶表示素子の駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、表示装置、特に液晶表示素子を用いた表示装置及び該液晶表示素子の駆動方法に関する。特に液晶と樹脂とを含む液晶表示層を有する液晶表示素子を用いた表示装置及びこの液晶表示素子の駆動方法に関する。
【０００２】
【従来の技術】
コレステリック相を示す液晶を含む液晶表示素子は、該液晶による入射光の選択反射を利用しているため偏光板が不要であり、明るい反射型の表示を行うことができる。また、単純マトリクス駆動により、ＴＦＴやＭＩＭ等のメモリ素子なしに高精細表示が可能である。
【０００３】
コレステリック相を示す液晶を含む液晶表示素子を電圧印加により駆動する場合、高低２種類のパルス電圧を該液晶層に印加し液晶分子の配列状態をプレーナ状態とフォーカルコニック状態との間で切替える。液晶層に、該液晶をそのヘリカル軸が電界の方向を向いたホメオトロピック配列にできるだけの高いパルス電圧を印加すると、電圧印加停止後、液晶は各ドメインを構成する液晶分子のヘリカル軸が基板に対して垂直に並んだプレーナ状態となる。また、液晶層に、該液晶を完全なホメオトロピック配列にすることができない低いパルス電圧を印加すると、電圧印加停止後、液晶は各ドメインを構成する液晶分子のヘリカル軸が不規則な方向ないしは基板に対して略平行に並んだフォーカルコニック状態となる。プレーナ状態及びフォーカルコニック状態は電圧印加を停止してもそれぞれ安定に維持される。
【０００４】
コレステリック相を示す液晶は、プレーナ状態で該液晶の平均屈折率とヘリカルピッチの積に対応する波長の光を選択的に反射するため、選択反射波長が例えば赤色域、青色域、緑色域にある液晶を用いれば、プレーナ状態で各波長の光を選択的に反射してそれぞれ赤、青、緑に着色して見える。また、コレステリック液晶のヘリカルピッチが短い場合、例えば可視域或いはそれより短い波長領域に選択反射波長を有するようなヘリカルピッチである場合、フォーカルコニック状態では可視光に対する散乱が小さくなって、透明に近い状態が得られる。
【０００５】
従って、可視域に選択反射波長を有するコレステリック相を示す液晶を用い、黒色の背景色を設けることにより、プレーナ状態とフォーカルコニック状態の２状態を切り換えることで、選択反射（プレーナ状態）−黒色（フォーカルコニック状態）の表示を行うことができる。
また、液晶の選択反射波長が例えば赤外域にある液晶を用いれば、プレーナ状態で選択反射波長である赤外光のみ反射して可視光等は透過し、それにより透明に見える。また、この場合ヘリカルピッチが比較的長くなるため、液晶はフォーカルコニック状態で入射光を散乱して白濁して見える。
【０００６】
従って、赤外域に選択反射波長を有するコレステリック相を示す液晶を用い、黒色の背景色を設けることにより、プレーナ状態とフォーカルコニック状態の２状態を切り換えることで、黒色（プレーナ状態）−白色（フォーカルコニック状態）の表示を行うことができる。
また、ツイストネマティック液晶やスーパーツイストネマティック液晶等を含む液晶表示素子では、駆動電圧の実効値に応じて液晶の状態が変化するため、画素数が多くなった場合には単純マトリクス駆動では実用上十分な表示コントラストが得られ難くなるが、コレステリック相を示す液晶を含む液晶表示素子は前述したようにメモリ性を有するため、画素数が多い場合でも単純マトリクス駆動により実用上十分なコントラストをもって駆動することができる。
【０００７】
また、米国特許第５，３８４，０６７号によると、重合相分離されたカイラルネマティック液晶と樹脂とからなる液晶複合膜を有する液晶表示素子にパルス電圧を印加してこれを駆動し、そのパルス電圧を、該複合膜中の液晶の全体をプレーナ状態にできる電圧とフォーカルコニック状態にできる電圧の中間の大きさの電圧にし、その電圧の大きさを調整することにより、該複合膜をプレーナ状態となったドメインとフォーカルコニック状態となったドメインが混在する状態とし、これによりグレースケールの表示を行えることが開示されている。
【０００８】
このほか、コレステリック相を示す液晶と樹脂からなる複合膜を有する液晶表示素子に、該液晶の分子を電界と平行な方向にホメオトロピック状態にできるだけの大きさを有する第１のパルス電圧を印加した後、所定時間おいて該複合膜を安定化させるための第２のパルス電圧を印加し、該第２パルス電圧の大きさを調整することにより、所望の階調表示を行う方法も研究されている。
【０００９】
【発明が解決しようとする課題】
しかしながら、前記米国特許第５，３８４，０６７号が示す液晶表示素子の駆動方法や前記第１パルス電圧及び第２パルス電圧の印加による液晶表示素子の駆動方法のように、パルス電圧の大きさを調整して階調表示を行う方法では、該液晶表示素子に接続する駆動回路に高価なアナログＩＣが必要になるため、表示装置が全体として高価なものになる。
【００１０】
そこで本発明は、液晶表示素子を用いた液晶表示装置であって安価に多階調の画像を表示できる液晶表示装置を提供することを課題とする。
また本発明は、安価に多階調の画像を表示できる液晶表示素子の駆動方法を提供することを課題とする。
なかでも特に、本発明は、コレステリック相を示す液晶を含む液晶表示層を備えた液晶表示素子を用いた液晶表示装置であって安価に多階調の画像を表示できる液晶表示装置を提供すること、並びにコレステリック相を示す液晶を含む液晶表示層を備えた液晶表示素子の駆動方法であって安価に多階調の画像を表示できる駆動方法を提供することを課題とする。
【００１１】
【課題を解決するための手段】
前記課題を解決するために本発明は、複数の走査電極が設けられた基板、複数の信号電極が設けられた基板及びこれら両基板間に保持されたコレステリック相を示す液晶を含む液晶表示層を有する液晶表示素子と、前記液晶表示素子における走査電極に走査電圧を印加し、信号電極に信号電圧を印加する駆動電圧印加装置とを備えた液晶表示装置であり、前記駆動電圧印加装置は、前記液晶表示層における駆動対象画素に対応する走査電極に該画素における液晶を所定状態に変化させる第１パルス電圧を印加し、該第１パルス電圧の印加により状態変化した該画素の液晶を所定の状態に安定化させるために、該第１パルス電圧に引き続き該走査電極に第２パルス電圧を印加するとともに該画素に対応する信号電極に前記第２パルス電圧に同期させて第３パルス電圧を印加し、該第３パルス電圧の印加にあたり、前記駆動対象画素に求められる表示階調に応じて第３パルス電圧のパルス幅を制御することを特徴とする液晶表示装置を提供する。
【００１３】
また、前記課題を解決するため本発明は、走査電極が設けられた基板、信号電極が設けられた基板及びこれら両基板間に保持されたコレステリック相を示す液晶を含む液晶表示層を有する液晶表示素子の駆動方法であり、前記液晶表示層における駆動対象画素に対応する走査電極に該画素における液晶を所定状態に変化させる第１パルス電圧を印加し、該第１パルス電圧の印加により状態変化した該画素の液晶を所定の状態に安定化させるために、該第１パルス電圧に引き続き該走査電極に第２パルス電圧を印加するとともに該画素に対応する信号電極に前記第２パルス電圧に同期させて第３パルス電圧を印加し、該第３パルス電圧の印加にあたり、前記駆動対象画素に求められる表示階調に応じて第３パルス電圧のパルス幅を制御することを特徴とする液晶表示素子の駆動方法を提供する。
【００１５】
本発明の液晶表示装置及び液晶表示素子の駆動方法によると、液晶表示素子の駆動対象画素に対応する走査電極に第１パルス電圧を印加し、これにより該画素における液晶を所定の状態に変化させる。この状態変化により、その前の液晶の状態の影響（ヒステリシス現象）を取り去ることができる。引き続き（所定時間後）該走査電極に第２パルス電圧を印加するとともに該画素に対応する信号電極に該第２パルス電圧に同期させて第３パルス電圧を印加する。このとき、前記駆動対象画素に求められる表示階調に応じて第３パルス電圧のパルス幅を制御する。
【００１６】
このように第２パルス電圧及び第３パルス電圧を印加することで、前記第１パルス電圧の印加により状態変化した前記画素の液晶を所定の状態に安定化させ、且つ、該画素における表示階調を所望のものにする。各画素についてこのようなパルス電圧印加処理を行うことで、表示素子全体に所望の多階調画像を表示させることができる。
【００１７】
本発明の液晶表示装置において、液晶表示素子における走査電極に走査電圧を印加し、信号電極に信号電圧を印加する駆動電圧印加装置は、多階調の画像表示を行うにあたり、駆動対象画素に対応する走査電極に第１パルス電圧を印加し、引き続き（所定時間後）該走査電極に第２パルス電圧を印加するとともに該画素に対応する信号電極に該第２パルス電圧に同期させて第３パルス電圧を印加し、このとき、第２パルス電圧のオンタイミングに対する第３パルス電圧のオンタイミング又は（及び）第２パルス電圧のオフタイミングに対する第３パルス電圧のオフタイミングを前記駆動対象画素に求められる表示階調に応じて制御するだけでもよいから、例えば、パルス電圧のオン、オフを制御できる比較的安価なデジタルＩＣを利用して構成でき、ひいては表示装置全体を安価に済ませることができる。本発明の液晶表示素子の駆動方法についても、同様に、例えばパルス電圧のオン、オフを制御できるデジタルＩＣを利用して安価に実施できる。
【００１８】
本発明に係る液晶表示装置及び液晶表示素子の駆動方法に用いる液晶表示素子は代表例として、該素子における液晶表示層が、コレステリック相を示す液晶層又は液晶と樹脂とを含む複合膜を有するものを挙げることができる。コレステリック相を示す液晶は、使用環境温度下（代表的には室温下）でコレステリック相を示すものでよい。
【００１９】
このような液晶表示層を備えた液晶表示素子の場合、前記第１パルス電圧は駆動対象画素における液晶を前記所定変化状態としてホメオトロピック状態に変化させる電圧とし、前記第２及び第３パルス電圧は、該ホメオトロピック状態の液晶を、該画素に求められる表示階調に応じて、前記所定安定化状態としてプレーナ状態、フォーカルコニック状態又はこれらの中間の状態に安定化させるための電圧とすればよい。
【００２０】
なお、ホメオトロピック状態とはコレステリック相を示す液晶の分子が電界と平行な方向に並んだ状態をいう。一旦ホメオトロピック状態となった液晶への電圧印加を停止すると、該液晶はプレーナ状態に向かって変化する。液晶をホメオトロピック状態にすることにより、パルス電圧印加前の液晶の状態により該電圧印加停止後の液晶の状態が異なるというヒステリシス現象を回避できる。
【００２１】
いずれにしても、ヒステリシス現象を一層確実に回避するために、駆動対象画素に対応する走査電極への前記第１パルス電圧の印加に同期させて該画素に対応する信号電極に該第１パルス電圧とともに該画素を前記所定状態に変化させるための第４パルス電圧を印加してもよい。このようにする場合、液晶表示装置においては前記駆動電圧印加装置をかかる第４パルス電圧を印加できるものにする。
【００２２】
かかる第４パルス電圧は、走査電極−信号電極間の電位差を大きくしてヒステリシス現象を一層確実に回避するうえで、第１パルス電圧とは逆極性の電圧とすることができる。
なお、第３パルス電圧も第２パルス電圧とは逆極性の電圧でもよい。
本発明液晶表示装置及び液晶表示素子の駆動方法において、前記第１パルス電圧と第２パルス電圧の大きさは同じである必要はないが、同じにすることにより駆動回路乃至駆動電圧印加装置を簡単、安価にすることができる。また、前記第３パルス電圧と第４パルス電圧についても同様である。
【００２３】
駆動回路乃至駆動電圧印加装置をさらに簡単、安価にするために、駆動対象画素に対応するいずれの走査電極についても、少なくとも大きさが同じである第１パルス電圧及び第２パルス電圧を印加するようにしてもよい。例えばある走査電極について、１４０Ｖの第１パルス電圧と１４０Ｖの第２パルス電圧を印加するとすれば、他の走査電極にも１４０Ｖの第１パルス電圧及び１４０Ｖの第２パルス電圧を印加するようにしてもよい。
【００２４】
また、駆動対象画素に対応するいずれの信号電極についても、大きさが同じである第３パルス電圧、又は大きさが同じである第３パルス電圧及び第４パルス電圧を印加するようにしてもよい。
いずれの場合も、本発明の表示装置における駆動電圧印加装置はそのように電圧印加できるように構成すればよい。
【００２５】
いずれにしても、前記第１パルス電圧は、単一のパルス電圧でもよいし、複数のパルス電圧からなるものでもよい。第１パルス電圧が、複数のパルス電圧からなるときには、これらパルス電圧の極性は、全て同じ極性でもよく、一部が他のパルス電圧と逆極性でもよい。第１パルス電圧が、複数のパルス電圧からなるときには、これらパルス電圧のパルス間隔は０であってもよい。これらのことは、第２パルス電圧、第３パルス電圧及び第４パルス電圧についても同様である。第３パルス電圧が複数のパルス電圧からなるときには、それらパルス電圧のパルス幅が、駆動対象画素の求められる表示階調に応じて制御されることで、それらパルス電圧の一部又は全部のパルス幅が０になるときがあってもよい。第３パルス電圧が複数のパルス電圧からなるときには、それらパルス電圧のオンタイミング又は（及び）オフタイミングを駆動対象画素に求められる表示階調に応じて制御することで、それらパルス電圧の一部又は全部のパルス幅が０になるときがあってもよい。
【００２６】
【発明の実施の形態】
以下本発明の実施の形態を図面を参照して説明する。
図１は、本発明に係る表示装置の１例の概略構成図である。この装置は、液晶表示素子Ａ及びこれに接続された駆動回路（駆動電圧印加装置の１例）Ｂを含んでいる。液晶表示素子Ａは、それぞれ１対の透明基板に保持された、青色表示と透明表示との切替えを行える青色表示層３１、緑色表示と透明表示との切替えを行える緑色表示層３２及び赤色表示と透明表示との切替えを行える赤色表示層３３を重ね合わせた積層型のマルチカラー表示を行える液晶表示素子である。各表示層は観察側から青色表示層３１、緑色表示層３２及び赤色表示層３３の順に配置されている。
【００２７】
青色表示層３１は該層に面して透明電極２１、２２がそれぞれ複数設けられた透明基板１１、１２により保持されている。緑色表示層３２は該層に面して透明電極２３、２４がそれぞれ複数設けられた透明基板１２、１３により保持されている。透明基板１２は表示層３１、３２の保持に共用され、その両面には透明電極２２、２３が設けられている。赤色表示層３３は該層に面して透明電極２５、２６がそれぞれ複数設けられた透明基板１３、１４により保持されている。透明基板１３は表示層３２、３３の保持に共用され、その両面には透明電極２４、２５が設けられている。透明基板１４の外側（観察側とは反対側の外側）には、黒色の光吸収体層４が設けられている。
【００２８】
また、駆動回路Ｂは、表示層３１、３２及び３３に電圧印加するドライバ等を含む回路で、各透明電極２１、２２、２３、２４、２５及び２６はこの駆動回路Ｂに接続されている。
表示層３１、３２及び３３は、ここではそれぞれ液晶と樹脂前駆体を重合相分離させて得られた液晶と樹脂の複合膜である。
【００２９】
前記液晶としては、代表的には使用環境温度下（室温下）でコレステリック相を示す液晶を用いることができる。コレステリック相を示す液晶としては、代表的にはコレステリック液晶を例示できる。コレステリック液晶は、液晶分子の長軸が平行に配列した層状構造をとっており、各分子層内において、隣接する分子の長軸が少しずつずれた螺旋構造を有している。
【００３０】
コレステリック相を示す液晶としては、この他、ネマティック液晶に所定のヘリカルピッチが得られるようにカイラルドーパントを添加したカイラルネマティック液晶も用いることができる。カイラルネマティック液晶は、カイラルドーパントの添加量を変えることにより、コレステリック相を示す液晶のヘリカルピッチを変化させることができ、これにより所望の選択反射波長を有する液晶にできるという利点がある。なお、ヘリカルピッチとは、液晶分子の螺旋構造のピッチを表す用語であり、液晶分子の螺旋構造に沿って液晶分子が３６０度回転したときの分子間の距離をいう。
【００３１】
ネマティック液晶は棒状の液晶分子が平行に配列しているが層状構造は有していない。ネマティック液晶としては、ビフェニル系、トラン系、ピリミジン系、シクロヘキサン系等のネマティック液晶を例示でき、これらを単独で或いは混合して用いることができる。特に正の誘電異方性を有するものが好ましい。具体的には、例えばシアノビフェニル系のＫ１５（メルク社製）、Ｍ１５（メルク社製）、混合液晶ＭＮ１０００ＸＸ（チッソ社製）、Ｅ４４、ＺＬＩ−１５６５、ＢＬ００９、ＴＬ−２１３、ＢＬ−０３５、ＭＬＣ６４３６（以上メルク社製）等を用いることができる。
【００３２】
カイラルドーパントは、ネマティック液晶に添加された場合にネマティック液晶の分子をねじる作用を有する添加剤である。カイラルドーパントをネマティック液晶に添加することにより所定のねじれ間隔を有する液晶分子の螺旋構造が生じ、これによりコレステリック相が生じる。
カイラルドーパントとしては、不斉炭素を有する化合物を用いることができ、具体的には、Ｓ８１１、ＣＢ１５、Ｓ１０１１、ＣＥ２（以上メルク社製）等を用いることができる。また、コレステリック液晶であるコレステリックノナノエイト  ＣＮ（メルク社製）もカイラルドーパントとして用いることができる。
【００３３】
カイラルドーパントは、複数種のカイラルドーパントを混合して用いてもよい。このとき、同じ旋光性を誘起するものを組み合わせてもよく、或いは異なる旋光性を誘起するものを組み合わせてもよい。数種類のカイラルドーパントを組み合わせ使用し、その種類や混合比率を選択又は調整することにより、コレステリック相を示す液晶の相転移温度、誘電異方性Δε、屈折率異方性Δｎ、粘度η等の物性値を調整したり、温度変化に伴う選択反射波長の変化を軽減させたりすることができる。そしてこれにより、液晶表示素子としての特性を向上させることができる。
【００３４】
また、樹脂前駆体としては、それには限定されないが、液晶との相互作用、信頼性、基板との密着性等の観点から、光硬化型（例えば紫外線硬化型）のモノマー又は（及び）オリゴマー、例えばアクリル系、メタクリル系又はエポキシ系等の単官能又は多官能樹脂モノマー又は（及び）オリゴマーを用いることが好ましい。このような樹脂前駆体として、具体的にはＲ−１２８Ｈ、Ｒ−７１２、Ｒ−５５１、ＴＰＡ−３２０（以上日本化薬社製）、アダマンチルメタクリレート、ＢＦ−５３０（大八化学社製）等を用いることができる。紫外線硬化性樹脂等の光硬化性樹脂は、重合の開始及び停止の制御や、重合部位の制御を容易に行うことができる。
【００３５】
前記表示層を保持する「基板」は、可撓性のある又は可撓性に乏しい板状部材、可撓性ないしは柔軟性のあるフィルム等を含む概念のものである。たとえば表示層を挟持する各基板のうち、最も上に配置される基板１１を表示層３１を保護するための例えばフィルム状のものとし、その他の基板１２、１３、１４を表示層３１、３２、３３を保持し得るだけの硬度を有する板状のものとすることができる。基板材料には、例えばガラス、ポリエチレンテレフタレート、ポリカーボネイト、ポリエーテルスルホン等を採用できる。
【００３６】
透明電極としては、ＩＴＯ（Indium Tin Oxide）膜、２酸化すず（ＳｎＯ2 ）膜等からなるものを採用できる。該電極はスパッタ法や蒸着法等により基板上に形成することができる。なお、観察側から最も離れた位置に配置される電極２６は光吸収体層の一部を兼ねて黒色の電極とすることができる。
電極２１、２２、２３、２４、２５、２６はそれには限定されないが、ここではそれぞれ微細な間隔を保って平行に複数設けられた帯状電極である。電極２１、２３、２５はそれぞれ信号電極であり、電極２２、２４、２６はそれぞれ走査電極である。信号電極と走査電極は互いに直交する方向に配置されている。
【００３７】
光吸収体層４としては、例えば黒色のフィルムを用いることができる。また、観察側から最も離れた基板２６のいずれかの面に黒色塗料を塗布して該塗膜を光吸収体層としてもよい。
前記液晶表示素子Ａは、例えば次のようにして製造できる。電極２１を設けた基板１１、両面にそれぞれ電極２２及び２３を設けた基板１２、両面にそれぞれ電極２４及び２５を設けた基板１３、電極２６を設けた基板１４を、電極２１と２２を対向させ、電極２３、２４を対向させ、電極２５、２６を対向させて粒状又は棒状等のスペーサを挟持させて組み立てる。スペーサは液晶表示層の厚さを調整するためのものである。なお、黒色の光吸収体層４を基板１４の外側に設けておく。
【００３８】
次いで、これらの基板間に樹脂前駆体、液晶及び光重合開始剤の混合物を満たす。液晶としてネマティック液晶にカイラルドーパントを添加して得られるカイラルネマティック液晶を用いる場合は、カイラルドーパントの添加量を調整してカイラルネマティック液晶のヘリカルピッチを調整し、青色領域に選択反射波長を有する液晶、緑色領域に選択反射波長を有する液晶、赤色領域に選択反射波長を有する液晶のそれぞれを作成する。そして、基板１１、１２間には青色領域に選択反射波長を有する液晶を含む混合物を満たす。基板１２、１３間には緑色領域に選択反射波長を有する液晶を含む混合物を満たす。基板１３、１４間には赤色領域に選択反射波長を有する液晶を含む混合物を満たす。
【００３９】
光重合開始剤は、樹脂のラジカル重合を光照射により誘起できる材料を用いることができ、具体的には、例えば紫外線照射により誘起することができるＤＡＲＯＣＵＲ１１７３、ＩＲＧＡＣＵＲ１８４（以上チバガイギー社製）等を用いることができる。
基板間に保持された前記混合物に紫外線等の光を照射して前記樹脂前駆体を硬化させ、液晶と樹脂とを相分離させる。さらに、基板の周囲をシールする。このようにして液晶表示素子Ａが得られる。さらに、液晶表示素子Ａの透明電極層２１、２２、２３、２４、２５、２６に駆動回路Ｂを接続する。
【００４０】
なお、ここでは基板１２及び１３として両面にそれぞれ電極層２２、２３及び２４、２５が設けられたものを用い、基板１１、１２、１３及び１４をスペーサを介して組み立てた後、これらの基板間に形成された三つの領域にそれぞれ液晶・樹脂前駆体混合物を満たして一度に重合相分離を行っているが、この他、片面のみに電極層が設けられた基板対を３対作成し、各基板対間にそれぞれ液晶・樹脂前駆体混合物を満たして重合相分離を行った後、各基板対を透明接着剤を用いて貼り合わせることによって図１に示すような液晶表示素子を作成することもできる。
【００４１】
また、ここでは光重合相分離法により樹脂前駆体を硬化させて液晶表示層を作成しているが、この他、柱状や堰状の樹脂構造物を所定の配置パターンで画像表示領域内に設けたものであってもよい。例えば次の方法により液晶表示層を作成することもできる。すなわち、樹脂（例えば分子量１万以上のポリ（メチルフェニルシラン））を有機溶剤等（例えばジクロルメタン）に溶解させた樹脂溶液を透明電極（例えばＩＴＯ膜からなる電極）を設けた基板（例えばガラス基板）の該電極側の面に塗布し乾燥させる（例えば厚さ１０μｍの樹脂膜を形成する）。その後、所定の（例えば枡目状の）マスクパターンを有するマスクを通して紫外線等の光（例えば２５０Ｗの水銀ランプの光）を照射して該光照射部分を可溶化し、有機溶剤等（例えばイソプロピルアルコール）を用いて該光照射部分を洗浄除去し、マスク形状に対応した樹脂壁を形成する。次いで、この樹脂壁間に液晶（例えばネマティック液晶ＭＮ１０００ＸＸにカイラルドーパントＳ８１１を３０．６重量％添加して選択反射波長が５５０ｎｍ（緑色領域）となるように調整した液晶）を注入し、その上から透明電極を形成した透明基板を被せて周囲をシールし、緑色表示を行える液晶パネルとする。同様にして青色表示を行える液晶パネルと赤色表示を行える液晶パネルを作成し、各パネルを透明接着剤を用いて貼り合わせればよい。
【００４２】
この手法によると樹脂壁を所定の位置に形成することができるため、開口率の高い樹脂壁を形成することができ、コントラストの高い表示を行える液晶表示素子を作成できる。また、液晶領域の形状を均一にできるとともにその位置を正確に設定できるため、得られる液晶表示素子の各液晶領域ごとの駆動電圧を揃えることができ、その分液晶表示素子全体の駆動電圧を低くすることができる。また、得られる液晶表示素子は表示層の樹脂壁中に液晶を含まないため、樹脂中の液晶による入射光の分散が回避されてその分コントラストが向上する。
【００４３】
さらに、次の手法で液晶表示層を作成することもできる。すなわち、前記と同様にしてマスク形状に対応した樹脂壁を形成した後、該樹脂壁間に液晶（例えばネマティック液晶ＭＮ１０００ＸＸにカイラルドーパントＳ８１１を３０．６重量％添加して選択反射波長が５５０ｎｍとなるように調整した液晶）と光重合開始剤ＩＲＧＡＣＵＲ１８４を３重量％含む樹脂前駆体（例えば芳香環を有する単官能アクリレートモノマーＲ１２８Ｈ）とを重量比で８：２の割合で混合したものを満たす。その上から透明電極を形成した透明基板を被せ、紫外線を照射する（例えば0.０２ｍＷ／cm2 の紫外線を１時間照射した後、0.２５ｍＷ／cm2 の紫外線を１時間照射する）ことにより該樹脂前駆体を重合させて相分離させる。
【００４４】
なお、液晶表示素子の構成は、上記のような重合層分離による樹脂マトリクスや樹脂構造物などの樹脂材を用いることなく、例えば一対の基板の間に直接コレステリック液晶を挟持したものとすることも可能である。
また、各色表示層３１、３２及び３３のそれぞれにおいて、選択反射によって行われる色表示の色純度や透明状態時の透明度の低下につながる光成分を吸収するために、各表示層に色素を添加したり、それと同等の効果をもたらす着色フィルター層、例えば色ガラスフィルターやカラーフィルム等を配置してもよい。
【００４５】
色素は液晶表示素子を構成する液晶、樹脂、透明電極、透明基板のいずれに添加してもよい。また、これらの複数に添加してもよい。着色フィルター層は基板の外側、内側のいずれに配してもよい。いずれにしても、表示品位の低下を避けるため、色素及びフィルターは、各色表示層の液晶による本来の色表示を妨げないように設けることが望ましい。
【００４６】
図２に緑色領域に選択反射波長を有する液晶を含む液晶表示層の分光透過率の１例を示す。図２のグラフの横軸は入射光の波長を示し、縦軸は入射光の透過率を示す。これによると、緑色表示層であるため、５５０ｎｍ付近の波長の光が選択反射され透過率が低くなっている。また、波長５５０ｎｍ付近より短い波長域では波長５５０ｎｍ付近より長い波長域に比べて透過率が低くなっている。これは、本発明者らの研究によると、液晶の選択反射波長より長い波長の光は液晶表示層を透過しやすく、液晶の選択反射波長より短い波長の光は該波長が短くなるほど液晶表示層内部で光を散乱し易くなっているからである。このため、特に赤色等の長波長側に選択反射波長を有する液晶を用いて表示を行う場合には、散乱した青色光等による赤色の色純度の低下が生じる。また、透明状態により表示された黒色の反射率が上がり、その分コントラストが低下する。
【００４７】
従って、赤色表示層に添加する色素又は配置する着色フィルター等の光吸収材料は、青色光等を吸収するものとすればよく、これにより赤色の色純度及びコントラストが改善され、表示品位を有効に向上させることができる。なお、緑色表示層、青色表示層の場合、色素等の添加により選択反射波長の色表示の色純度を向上させる効果は赤色表示層の場合よりも小さいが、コントラストの向上という点では、赤色表示層の場合と同等の効果がある。このように、選択反射波長より短波長側の光の散乱が主に表示品位を低下させることから、各色表示層の液晶の選択反射波長より短波長側の波長域のスペクトル光を吸収する色素を各表示層ごとに使用することが好ましい。
【００４８】
前記色素としては、従来公知の各種色素を使用できる。例えば、樹脂染色用色素、液晶表示用二色性色素等の各種の染料を使用できる。樹脂染色用色素としては、具体的には、ＳＰＲ−Ｒｅｄ１、ＳＰＲ−Ｙｅｌｌｏｗ１（以上三井東圧染料社製）等を例示できる。また、液晶表示用二色性色素としては、具体的には、ＳＩ−４２６、Ｍ−４８３（以上三井東圧染料社製）等を例示できる。
【００４９】
色素の添加量は、液晶の表示のための切替え動作特性を著しく低下させず、また液晶表示層が樹脂を含むものであって、該表示層を重合相分離により作成する場合は、その重合反応を阻害しない範囲であれば特に制限はないが、液晶表示層の全体に対して０．１重量％以上添加することが好ましい。また、１重量％程度添加すれば十分である。
【００５０】
色素添加の代わりに着色フィルターを採用する場合、無色透明のフィルターに前記色素を添加したもの、本来色を有する材料よりなるフィルター、前記色素と同様の働きをする物質からなる膜を基板等の上に形成したもの等を用いることができる。着色フィルター層としては、具体的には、ラッテン・ゼラチン・フィルターＮｏ．８、Ｎｏ．２５（以上イーストマン・コダック社製）や市販の色ガラスフィルター等を例示できる。着色フィルター層を配置するのに代えて、観察側の透明基板１１、１２、１３自体をこれらの着色フィルターからなるものとすることも可能であり、同様の効果が得られる。
【００５１】
また、液晶の選択反射波長より短波長側の光を多く散乱することから、液晶表示素子Ａにおけるように、液晶表示層の配置は、観察側から青色表示層、緑色表示層、赤色表示層の順にすることが好ましいことが分かる。これは、観察側に近い表示層ほど液晶の選択反射波長を短くしておくことにより、観察側すなわち光反射側から離れた層へより多くの光が透過でき、より明るい表示が行えるためである。
【００５２】
コレステリック液晶の選択反射は、入射光の直線偏光の光を右又は左の円偏光成分に分解し、そのどちらか一方を反射し他方は透過するものである。従って、図１の表示装置の各表示層３１、３２、３３の光利用効率は最大で５０％である。そこで、図１６に示すように、図１の表示装置の液晶表示素子において、青色表示層３１の液晶と選択反射波長が同じで螺旋の回転方向が逆の液晶を含む青色表示層３１’、緑色表示層３２の液晶と選択反射波長が同じで螺旋の回転方向が逆の液晶を含む緑色表示層３２’、赤色表示層３３の液晶と選択反射波長が同じで螺旋の回転方向が逆の液晶を含む赤色表示層３３’を追加し、合計６層の表示層からなる液晶表示素子とすることにより、より明るい表示を行える液晶表示素子とすることができる。この液晶表示素子を用いて同じ色で互いに逆の旋光性を有する光を反射する表示層を個別に駆動することにより再現できる中間色の分解能を向上させることができる。各表示層の積層順はそれには限定されないが、前述した分光透過特性を考慮すれば、観察側より青色表示層３１、旋光性が逆の青色表示層３１’、緑色表示層３２、旋光性が逆の緑色表示層３２’、赤色表示層３３、旋光性が逆の赤色表示層３３’の順にすればよい。これにより、品位の高い表示を行うことができる。
【００５３】
さて、図１に示す表示装置は、それぞれ走査電極２２と信号電極２１の間、走査電極２４と信号電極２３との間、走査電極２６と信号電極２５との間に所定の電圧を印加して、全ての表示層の液晶をフォーカルコニック状態にすると、各表示層の液晶が透明となって背景色である黒色を表示する。全ての表示層の液晶をプレーナ状態にすると、各表示層の液晶がそれぞれの選択反射波長の色を反射して白色を表示する。いずれか一つの表示層の液晶のみプレーナ状態とし他の二つの表示層の液晶をフォーカルコニック状態とすると、青色、緑色又は赤色を表示する。いずれか一つの表示層の液晶のみフォーカルコニック状態とし他の二つの表示層の液晶をプレーナ状態とすると、シアン、マゼンタ又はイエローを表示する。以上合わせて８色のマルチカラー表示が可能である。さらに、後述するように、各液晶表示層において中間の選択反射状態を選択することもでき、中間色の表示も可能であり、全体としてフルカラー表示を行える。
【００５４】
なお、ここでは３層の液晶表示層からなるマルチカラー表示用の液晶表示素子の例を示したが、本発明に係る表示装置を構成する液晶表示素子は単層の液晶表示層からなるモノカラー表示用の液晶表示素子等であってもよい。
次に、図１の表示装置の駆動回路Ｂについて、図３（Ａ）及び図３（Ｂ）を参照して説明する。
【００５５】
駆動回路Ｂは、図３（Ａ）に示す走査電極駆動回路及び図３（Ｂ）に示す信号電極駆動回路からなる。
走査電極駆動回路は、図３（Ａ）に示すように、シフトレジスタ５１、ラッチ５２及び出力ドライバ部５３を有している。
出力ドライバ部５３は、図１の液晶表示素子Ａの各走査電極（走査ライン）にそれぞれ接続された複数の出力ドライバからなる。各出力ドライバにはそれぞれ対応するラッチ出力が入力される。ラッチ５２からの入力がオンのときは、出力ドライバからは波形発生装置５４からの出力イネーブル信号に応じた電圧が出力される。また、ラッチ５２からの入力がオフのときは、出力ドライバからの出力はオフになる。ラッチ５２は、波形発生装置５４からの走査ストローブ信号の立ち上がりエッジに同期して、シフトレジスタ５１の各出力をラッチする。ラッチ５２は、ラッチしたデータを各出力ドライバに向けて出力する。
【００５６】
走査動作は次のように実現できる。波形発生装置５４からの走査データ及び走査シフトクロックによって、シフトレジスタ５１の複数の出力のうちの一つだけをオンするとともに、走査シフトクロックに同期させて、シフトレジスタ５１のオンにする出力を順次変えてゆく。シフトレジスタ５１からの出力は、走査ストローブ信号に同期して、ラッチ５２によりラッチされる。これらにより、ラッチ５２の複数の出力のうちの一つだけがオンするとともに、ラッチ５２のオンとなっている出力が順に変わる。ラッチ５２からオン信号が入力された出力ドライバは選択された状態となり、その出力ドライバからは出力イネーブル信号に応じた電圧が、対応する走査電極に向けて出力される。出力イネーブル信号を例えばパルス信号とすれば、選択された走査電極にパルス電圧を印加できる。このとき、走査電極に印加するパルス電圧のパルス幅や、印加タイミング等は、出力イネーブル信号によって制御される。選択された状態となる出力ドライバが順に変わるため、各走査電極に順に出力イネーブル信号に応じた電圧を印加することができる。
【００５７】
また、図３（Ｂ）に示すように、信号電極駆動回路はシフトレジスタ部６１、ラッチ部６２、カウンタ６３、コンパレータ部６４及び出力ドライバ部６５を有している。カウンタ６３及びコンパレータ部６４はＰＷＭ回路を構成する。
出力ドライバ部６５は、図１の液晶表示素子Ａの各信号電極（信号ライン）にそれぞれ接続された複数の出力ドライバを有している。コンパレータ部６４は、各出力ドライバにそれぞれ接続された複数のコンパレータを有している。各コンパレータは、いずれもｎ［ｂｉｔ］のマグニチュード・コンパレータ（デジタル・コンパレータ）である。ラッチ部６２は、各コンパレータにそれぞれ接続された複数のラッチ（図示省略）を有している。各ラッチは、いずれもｎ［ｂｉｔ］のデータを、波形発生装置６６からのデータストローブ信号に同期してラッチすることができる。シフトレジスタ部６１は、各ラッチにそれぞれ接続された複数のｎ［ｂｉｔ］シフトレジスタ（図示省略）を有している。各シフトレジスタには、データシフトクロックに同期させて、駆動対象画素の画像データ（階調データ）を順に入力することができる。各シフトレジスタには、ｎ（ｎは、２以上の整数）［ｂｉｔ］の画像データ（階調データ）が入力される。画像データは、図示を省略したメモリからシフトレジスタ部６１に入力される。
【００５８】
信号電極駆動回路は、次のようにして各信号電極に、例えば、画像データに応じてオンタイミングが変化し、オフタイミングが全て同じであるパルス電圧を印加することができる。
各シフトレジスタに入力された画像データは、データストローブ信号に同期して、各ラッチによりラッチされる。
【００５９】
一方、カウンタ６３は、リセット信号の解除により、０からのカウントアップを開始する。カウンタ６３は、カウントクロック信号に同期して、カウントアップする。カウンタ６３のカウント値は、各コンパレータに向けて出力される。
各コンパレータは、カウンタ６３からのカウント値と、ラッチからの画像データ（階調データ）を比較する。各コンパレータは、カウント値が画像データ以下の場合にはオフ信号を出力し、カウント値が画像データより大きい場合にはオン信号を出力する。
【００６０】
これらにより、各出力ドライバから出力される信号は、駆動対象画素の階調に応じて、オンタイミングが変化する。この後、波形発生装置６６からラッチ及びカウンタ６３にリセット信号を入力することで、各出力ドライバから出力される信号のオフタイミングを全て同じにすることができる。画像データをシフトレジスタに入力するシフト動作とカウント動作はラッチ部６２を介しているため、同時に行うことができる。これにより、各出力ドライバから信号を出力している間に、次の信号ラインの画像データをシフトレジスタ部６１に入力することができる。
【００６１】
この液晶表示素子Ａはここでは駆動回路Ｂにより各液晶表示層について線順次マトリクス駆動される。各液晶表示層の走査電極と信号電極との交差点（画素）に対応する位置には、走査電極に印加した電圧と信号電極に印加した電圧との差に相当する電位差が生じ、その電位差と電圧印加時間とに応じて各画素毎に透過状態、選択反射状態又はそれらの中間的状態が選択され、全体として多階調の画像が表示される。
【００６２】
次に、図４を参照して、図１の液晶表示装置において、液晶表示素子の所定の画素を所望の階調に表示させる方法の一例について説明する。
図４は、駆動対象画素に対応する走査電極への印加電圧と、駆動対象画素に対応する信号電極への印加電圧と、走査電極と信号電極間の電位差との関係を示している。図４においては、駆動対象画素の反射率を最大とする場合、駆動対象画素の反射率を最小とする場合及び駆動対象画素の反射率を最大反射率と最小反射率の間の中間の反射率とする場合のそれぞれの場合における、これらの関係が示されている。
【００６３】
駆動対象画素の反射率を最大、中間、最小のいずれにする場合においても、走査電極には、第１パルス電圧Ｐ１と、二つのパルス電圧Ｐ２１、Ｐ２２からなる第２パルス電圧を次のように印加する。
走査電極には、パルス幅ｔ１、大きさＶ１の第１パルス電圧Ｐ１を印加し、時間ｔ２の後、パルス幅ｔ３、大きさＶ１のパルス電圧Ｐ２１及びパルス幅ｔ３、大きさＶ１のパルス電圧Ｐ２２を時間ｔ４の間隔を開けて印加する。
【００６４】
一方、信号電極には次のようにパルス電圧を印加する。駆動対象画素の反射率を最大、中間、最小のいずれにする場合においても、信号電極には、まず第１パルス電圧Ｐ１に同期させて、パルス幅ｔ１、大きさ−Ｖ２の第４パルス電圧Ｐ４を印加する。第４パルス電圧Ｐ４のオンタイミング及びオフタイミングは、第１パルス電圧Ｐ１のそれらと一致させる。第４パルス電圧Ｐ４の極性は、本例では、第１パルス電圧Ｐ１の極性と逆極性に設定されている。信号電極には、第４パルス電圧Ｐ４を印加後、さらに二つのパルス電圧Ｐ３１、Ｐ３２からなる第３パルス電圧を印加する。パルス電圧Ｐ３１、Ｐ３２はいずれも大きさが−Ｖ２である。
【００６５】
パルス電圧Ｐ３１及びパルス電圧Ｐ３２のオンタイミングは、表示しようとする画素の階調に応じて、それぞれパルス電圧Ｐ２１及びパルス電圧Ｐ２２のオンタイミングから時間ｔａだけ遅らせる。また、パルス電圧Ｐ３１及びパルス電圧Ｐ３２のオフタイミングは、駆動対象画素の階調によらず常に、それぞれパルス電圧Ｐ２１及びパルス電圧Ｐ２２のオフタイミングと一致させる。
【００６６】
駆動対象画素の反射率を最大とする場合には、ｔａ＝０とする。これにより、信号電極には、パルス幅ｔ３のパルス電圧Ｐ３１、Ｐ３２が印加される。パルス電圧Ｐ３１のオンタイミング及びオフタイミングは、パルス電圧Ｐ２１のそれらと一致する。パルス電圧Ｐ３２のオンタイミング及びオフタイミングは、パルス電圧Ｐ２２のそれらと一致する。
【００６７】
駆動対象画素の反射率を中間値とする場合には、０＜ｔａ＜ｔ３の範囲で、パルス電圧Ｐ３１及びパルス電圧Ｐ３２のオンタイミングは、それぞれパルス電圧Ｐ２１及びパルス電圧Ｐ２２のオンタイミングから時間ｔａだけ遅くする。
駆動対象画素の反射率を最小にする場合には、ｔａ＝ｔ３とする。これにより、パルス電圧Ｐ３１、Ｐ３２のパルス幅は０になる。すなわち、この場合、信号電極には、第４パルス電圧Ｐ４が印加された後、パルス幅が０のパルス電圧Ｐ３１、Ｐ３２が印加される。
【００６８】
これらにより、図４に示すように、駆動対象画素の液晶には、まず、パルス幅ｔ１、大きさ（Ｖ１＋Ｖ２）のパルス電圧Ｐ５が印加される。そして、時間ｔ２の後、駆動対象画素の液晶には、パルス幅ｔ３のパルス電圧Ｐ６１と、パルス幅ｔ３のパルス電圧Ｐ６２が時間ｔ４の間隔を開けて印加される。
駆動対象画素の反射率を最大にする場合、パルス電圧Ｐ６１及びパルス電圧Ｐ６２の大きさは（Ｖ１＋Ｖ２）となる。
【００６９】
駆動対象画素の反射率を最大反射率と最小反射率の間の中間の反射率にする場合、パルス電圧Ｐ６１及びパルス電圧Ｐ６２はそれぞれパルス幅ｔａ、大きさＶ１の部分と、パルス幅（ｔ３−ｔａ）、大きさ（Ｖ１＋Ｖ２）の二つの部分からなる。
駆動対象画素の反射率を最小にする場合、パルス電圧Ｐ６１及びパルス電圧Ｐ６２の大きさはＶ１となる。
【００７０】
このように、信号電極への第３パルス電圧（パルス電圧Ｐ３１及びパルス電圧Ｐ３２）印加のオンタイミングを、走査電極への第２パルス電圧（パルス電圧Ｐ２１及びパルス電圧Ｐ２２）印加のオンタイミングから、駆動対象画素の表示階調に応じた時間ｔａずつ遅らせることで、信号電極に印加する第３パルス電圧Ｐ３１およびＰ３２のパルス幅を、ゼロから第２パルス電圧Ｐ２１、Ｐ２２のパルス幅まで変化させる。これにより、液晶表示層に印加するパルス電圧Ｐ６１及びＰ６２の大きさを変える。
【００７１】
パルス電圧Ｐ５は表示層中の液晶をホメオトロピック状態にすることができる大きさ及び幅を有する電圧とする。パルス電圧Ｐ６１及びＰ６２のそれぞれの高電圧部分及び低電電圧部分はそれら両部分でパルス電圧Ｐ５印加停止後に該液晶を再びホメオトロピック状態に又は不完全なホメオトロピック状態にすることができるように設定する。すなわち、駆動対象画素に求められている表示階調に応じて、時間ｔａの長さを調整することにより、駆動対象画素の液晶に印加されるパルス電圧Ｐ６１及びパルス電圧Ｐ６２の各電圧部分の幅を調整し、駆動対象画素の液晶の状態をプレーナ状態、フォーカルコニック状態又はこれらの中間的な所望の状態とする。このような処理を各画素について行うことで、液晶表示素子に反射率が最も高い状態、最も低い状態、およびそれらの中間状態の間の状態を選択させ、多階調の画像を表示させる。
【００７２】
なお、第４パルス電圧の印加により、液晶をホメオトロピック状態にするために、駆動対象画素の液晶に印加されるパルス電圧の大きさをＶ２の大きさだけ大きくすることができる。走査電極への第１パルス電圧の印加のみで液晶表示層をホメオトロピック状態にできるときは、第４パルス電圧の印加は必ずしも要しない。
【００７３】
こうして、第２パルス電圧のオンタイミングに対する第３パルス電圧のオンタイミング又は（及び）第２パルス電圧のオフタイミングに対する第３パルス電圧のオフタイミングを制御して、第３パルス電圧のパルス幅をゼロから少なくとも第２パルス電圧のパルス幅まで、前記駆動対象画素に求められる表示階調に応じて変化させる。これにより、当該液晶表示層が取り得る最も高い反射率の状態（すなわちプレーナ状態）から最も低い反射率の状態（すなわちフォーカルコニック状態）までの間の全域に渡って中間状態を選択し得るようになる。特にフルカラー画像の表示を行なう液晶表示装置の場合はできるだけ多くの階調を選択できることが求められるので、このように広いレンジで制御可能なフルカラー表示用液晶表示装置の場合に上記駆動方法は特に有効である。
【００７４】
図１の表示装置の液晶表示素子Ａにおいて、一つの液晶表示層のみ有しその他は図１の表示装置と同様の液晶表示素子を備えた実験表示装置を用いて、所定の画素に、図４のパターンでパルス電圧を印加した具体的な実施例１について説明する。透過率の測定は、白色光源を有する反射型分光測色計ＣＭ−１０００（ミノルタ社製）を用いて分光反射率（Ｙ値）を測定することで行った。Ｙ値が小さいほど透明である。
【００７５】
液晶表示層はコレステリック相を示す液晶と樹脂とを重量比で８：２の割合で混合したものを用いた。コレステリック相を示す液晶は、ネマティック液晶のＭＮ１０００ＸＸ及びＺＬＩ１５６５の混合物にカイラルドーパントとしてＳ８１１を添加して、５５０ｎｍの選択反射波長を有する液晶に調整したものを用いた。樹脂前駆体はアダマンチルメタクリレートに２０重量％のＢＦ５３０を混合したものを用いた。
【００７６】
電圧印加の条件は、Ｖ１＝１４０Ｖ、Ｖ２＝３０Ｖ、ｔ１＝５ｍｓｅｃ、ｔ２＝２ｍｓｅｃ、ｔ３＝２ｍｓｅｃ、ｔ４＝２ｍｓｅｃとした。また、信号電極に印加する第３パルス電圧のパルス幅（ｔ３−ｔａ）を０ｍｓｅｃ〜２ｍｓｅｃの範囲で変化させた。このときの、第３パルス電圧を構成するパルス電圧Ｐ３１及びＰ３２のパルス幅（ｔ３−ｔａ）と液晶表示素子の分光反射率（Ｙ値）との関係を図５に示す。パルス電圧のパルス幅が１．１ｍｓｅｃ以上ではＹ値は略１１で一定になるが、パルス幅が１．１ｍｓｅｃまでの範囲ではＹ値は４〜１１の範囲で連続的に変化している。このように、信号電極に印加する第３パルス電圧のオンタイミングをずらせて、パルス幅を変えることにより、液晶表示素子の表示状態を連続的に変化させることができることが分かる。
【００７７】
なお、ここでは駆動回路を簡単、安価にするために、第１パルス電圧Ｐ１と第２パルス電圧Ｐ２（パルス電圧Ｐ２１及びＰ２２）の大きさを同じ大きさＶ１とし、第４パルス電圧Ｐ４と第３パルス電圧Ｐ３（パルス電圧Ｐ３１及びＰ３２）の大きさを同じ大きさ−Ｖ２としているが、同じでなくてもよい。また、ここでは第２パルス電圧を構成するパルス電圧Ｐ２１とＰ２２のパルス幅を同じｔ３としているが、同じでなくてもよい。また、ここではパルス電圧Ｐ３１及びＰ３２のオンタイミングを、パルス電圧Ｐ２１及びＰ２２のオンタイミングからそれぞれ時間ｔａづつ遅らせているが、この遅れは同じでなくてもよい。さらに、ここでは第１パルス電圧及び第４パルス電圧をそれぞれ単一のパルス電圧からなるものとし、第２パルス電圧及び第３パルス電圧をそれぞれ二つのパルス電圧からなるものとしているが、これらのパルス電圧を構成するパルス数は１又は２以上のいずれであってもよい。
【００７８】
図６から図８を参照して、走査電極及び信号電極へ印加する駆動電圧パターンの他の例を説明する。
図６に示す駆動パターンにおいては、走査電極には図４に示す駆動パターンと同じ駆動パターンにて、第１パルス電圧Ｐ１と、パルス電圧Ｐ２１、Ｐ２２の二つのパルス電圧からなる第２パルス電圧が印加される。
【００７９】
信号電極には、駆動対象画素の表示階調に応じて次のようにパルス電圧を印加する。
まず、駆動対象画素の反射率を中間の状態にする場合について説明する。信号電極には、まずパルス幅ｔ１、大きさ−Ｖ２の第４パルス電圧Ｐ４を、第１パルス電圧Ｐ１と同じタイミングで印加する。本例では、第４パルス電圧Ｐ４の極性と、第１パルス電圧Ｐ１の極性は逆極性である。そして、時間ｔ２の後、次の四つのパルス電圧Ｐ３１、Ｐ３２、Ｐ３３、Ｐ３４からなる第３パルス電圧を次のように印加する。パルス電圧Ｐ３１及びＰ３３は、パルス幅がｔａで、大きさがＶ２である。パルス電圧Ｐ３２及びＰ３４は、パルス幅が（ｔ３−ｔａ）で、大きさが−Ｖ２である。パルス電圧Ｐ３１とＰ３２は、パルス間隔０で印加する。パルス電圧Ｐ３２とＰ３３は、パルス間隔ｔ４で印加する。パルス電圧Ｐ３３とＰ３４は、パルス間隔０で印加する。駆動対象画素の表示階調に応じて時間ｔａを変化させることで、パルス電圧Ｐ３１、Ｐ３２、Ｐ３３、Ｐ３４それぞれのパルス幅を変える。
【００８０】
駆動対象画素の反射率を最大の状態にする場合には、時間ｔａ＝０とする。これにより、信号電極には、パルス幅０のパルス電圧Ｐ３１、パルス幅ｔ３のパルス電圧Ｐ３２、パルス幅０のパルス電圧Ｐ３３、パルス幅ｔ３のパルス電圧Ｐ３４が印加される。
駆動対象画素の反射率を最小の状態にする場合には、時間ｔａ＝ｔ３とする。これにより、信号電極には、パルス幅ｔ３のパルス電圧Ｐ３１、パルス幅０のパルス電圧Ｐ３２、パルス幅ｔ３のパルス電圧Ｐ３３、パルス幅０のパルス電圧Ｐ３４が印加される。
【００８１】
図６に示す駆動電圧パターンにて走査電極及び信号電極に電圧印加することで、駆動対象画素の表示階調に応じた大きさのパルス電圧Ｐ６１、Ｐ６２を、駆動対象画素の液晶に印加することができる。
図７に示す駆動パターンにおいては、走査電極には、二つのパルス電圧Ｐ１１、Ｐ１２からなる第１パルス電圧と、四つのパルス電圧Ｐ２１、Ｐ２２、Ｐ２３、Ｐ２４からなる第２パルス電圧を印加する。パルス電圧Ｐ１１は、パルス幅がｔ１／２で、大きさが−Ｖ１である。パルス電圧Ｐ１２は、パルス幅がｔ１／２で、大きさがＶ１である。パルス電圧Ｐ１１とＰ１２は、パルス間隔０で印加する。パルス電圧Ｐ２１とＰ２３は、いずれもパルス幅がｔ３／２で、大きさが−Ｖ１である。パルス電圧Ｐ２２とＰ２４は、いずれもパルス幅がｔ３／２で、大きさがＶ１である。パルス電圧Ｐ２１とＰ２２は、パルス間隔０で印加する。パルス電圧Ｐ２３とＰ２４は、パルス間隔０で印加する。パルス電圧Ｐ２２とＰ２３は、パルス間隔ｔ４で印加する。
【００８２】
信号電極には、駆動対象画素の表示階調に応じて次のようにパルス電圧を印加する。
駆動対象画素の反射率を中間の状態にする場合について説明する。信号電極には、まず二つのパルス電圧Ｐ４１、Ｐ４２からなる第４パルス電圧を印加する。パルス電圧Ｐ４１は、パルス幅がｔ１／２で、大きさがＶ２である。パルス電圧Ｐ４２は、パルス幅がｔ１／２で、大きさが−Ｖ２である。パルス電圧Ｐ４１の極性は、本例では、パルス電圧Ｐ１１の極性とは逆極性に設定されている。パルス電圧Ｐ４１とＰ４２は、パルス間隔０で印加する。パルス電圧Ｐ４１、Ｐ４２は、それぞれパルス電圧Ｐ１１、Ｐ１２と同じタイミングで印加する。
【００８３】
信号電極には、第４パルス電圧の印加の後、さらに次の四つのパルス電圧Ｐ３１、Ｐ３２、Ｐ３３、Ｐ３４からなる第３パルス電圧を印加する。パルス電圧Ｐ３１とＰ３３は、いずれもパルス幅が（ｔ３−ｔａ）／２で、大きさがＶ２である。パルス電圧Ｐ３２とＰ３４は、いずれもパルス幅が（ｔ３−ｔａ）／２で、大きさが−Ｖ２である。パルス電圧Ｐ３１、Ｐ３２、Ｐ３３、Ｐ３４は、それぞれパルス電圧Ｐ２１、Ｐ２２、Ｐ２３、Ｐ２４のオンタイミングから時間ｔａ／２遅らせて印加する。駆動対象画素の表示階調に応じて時間ｔａを変化させることで、パルス電圧Ｐ３１、Ｐ３２、Ｐ３３、Ｐ３４それぞれのパルス幅を変える。
【００８４】
駆動対象画素の反射率を最大の状態にする場合には、時間ｔａ＝０とする。これにより、信号電極には、いずれもパルス幅がｔ３／２のパルス電圧Ｐ３１、Ｐ３２、Ｐ３３、Ｐ３４が印加される。
駆動対象画素の反射率を最小の状態にする場合には、時間ｔａ＝ｔ３とする。これにより、信号電極には、いずれもパルス幅が０のパルス電圧Ｐ３１、Ｐ３２、Ｐ３３、Ｐ３４が印加される。
【００８５】
図７に示す駆動電圧パターンにて走査電極及び信号電極に電圧印加することで、駆動対象画素の液晶には、まず、互いに極性が逆のパルス電圧Ｐ５１、Ｐ５２を印加される。その後、駆動対象画素の液晶には、駆動対象画素の表示階調に応じた大きさのパルス電圧Ｐ６１、Ｐ６２、Ｐ６３、Ｐ６４をすることができる。このように駆動対象画素の液晶に、互いに極性が逆のパルス電圧を順に印加することで、長期的な安定駆動が可能になる。
【００８６】
図８に示す駆動パターンにおいては、走査電極には図７に示す駆動パターンと同じ駆動パターンにて、二つのパルス電圧Ｐ１１、Ｐ１２からなる第１パルス電圧と、四つのパルス電圧Ｐ２１〜Ｐ２４からなる第２パルス電圧が印加される。信号電極には、駆動対象画素の表示階調に応じて次のようにパルス電圧を印加する。
【００８７】
駆動対象画素の反射率を中間の状態にする場合について説明する。信号電極には、まず二つのパルス電圧Ｐ４１、Ｐ４２からなる第４パルス電圧を印加する。パルス電圧Ｐ４１は、パルス幅がｔ１／２で、大きさがＶ２である。パルス電圧Ｐ４１の極性は、パルス電圧Ｐ１１の極性と逆極性に設定されている。パルス電圧Ｐ４２は、パルス幅がｔ１／２で、大きさが−Ｖ２である。パルス電圧Ｐ４１とＰ４２は、パルス間隔０で印加する。パルス電圧Ｐ４１、Ｐ４２は、それぞれパルス電圧Ｐ１１、Ｐ１２と同じタイミングで印加する。
【００８８】
信号電極には、第４パルス電圧の印加の後、次の八つのパルス電圧Ｐ３１〜Ｐ３８からなる第３パルス電圧を印加する。
パルス電圧Ｐ３１のオンタイミングは、パルス電圧Ｐ２１のオンタイミングに一致させる。パルス電圧Ｐ３１、Ｐ３２、Ｐ３３、Ｐ３４は、それぞれパルス幅がｔａ／２、（ｔ３−ｔａ）／２、ｔａ／２、（ｔ３−ｔａ）／２である。パルス電圧Ｐ３１、Ｐ３２、Ｐ３３、Ｐ３４は、それぞれ大きさが−Ｖ２、Ｖ２、Ｖ２、−Ｖ２である。パルス電圧Ｐ３１、Ｐ３２、Ｐ３３、Ｐ３４のパルス間隔はいずれも０である。
【００８９】
パルス電圧Ｐ３５のオンタイミングは、パルス電圧Ｐ２３のオンタイミングに一致させる。パルス電圧Ｐ３５、Ｐ３６、Ｐ３７、Ｐ３８は、それぞれパルス幅がｔａ／２、（ｔ３−ｔａ）／２、ｔａ／２、（ｔ３−ｔａ）／２である。パルス電圧Ｐ３５、Ｐ３６、Ｐ３７、Ｐ３８は、それぞれ大きさが−Ｖ２、Ｖ２、Ｖ２、−Ｖ２である。パルス電圧Ｐ３５、Ｐ３６、Ｐ３７、Ｐ３８のパルス間隔はいずれも０である。
【００９０】
時間ｔａは、駆動対象画素の表示階調に応じて変化させる。これにより、パルス電圧Ｐ３１〜Ｐ３８それぞれのパルス幅を変える。
駆動対象画素の反射率を最大の状態にする場合には、時間ｔａ＝０とする。これにより、信号電極には、パルス幅がそれぞれ０、ｔ３／２、０、ｔ３／２、０、ｔ３／２、０、ｔ３／２のパルス電圧Ｐ３１〜Ｐ３８が印加される。
【００９１】
駆動対象画素の反射率を最小の状態にする場合には、時間ｔａ＝ｔ３とする。これにより、信号電極には、パルス幅がそれぞれｔ３／２、０、ｔ３／２、０、ｔ３／２、０、ｔ３／２、０のパルス電圧Ｐ３１〜Ｐ３８が印加される。
図８に示す駆動電圧パターンにて走査電極及び信号電極に電圧印加することで、駆動対象画素の液晶には、まず、互いに極性が逆のパルス電圧Ｐ５１、Ｐ５２を印加することができる。その後、駆動対象画素の液晶には、駆動対象画素の表示階調に応じた大きさのパルス電圧Ｐ６１、Ｐ６２、Ｐ６３、Ｐ６４をすることができる。
【００９２】
図９（Ａ）及び図９（Ｂ）に、駆動回路の他の例を示す。図９（Ａ）は、走査電極駆動回路の概略ブロック図である。図９（Ａ）に示す走査電極駆動回路は、図３（Ａ）に示すものと同じものである。図９（Ｂ）は、信号電極駆動回路の概略ブロック図である。
図９（Ｂ）に示す信号電極駆動回路は、図３（Ｂ）に示す信号電極駆動回路と次に述べることを除けば実質的に同じものである。
【００９３】
図９（Ｂ）に示す信号電極駆動回路においては、出力ドライバ部６５とコンパレータ部６４の間に、反転回路部６７が接続されている。また、この反転回路部６７には、波形発生装置６６からリセット信号が入力される。
図９（Ｂ）の信号電極駆動回路におけるシフトレジスタ部６１、ラッチ部６２、カウンタ６３、コンパレータ部６４は、図３（Ｂ）の信号電極駆動回路におけるそれらと同様の動作をする。
【００９４】
反転回路部６７は、各出力ドライバにそれぞれ接続された、図１０に示す反転回路を複数有している。
反転回路には、波形発生装置６６からリセット信号が入力されるとともに、階調データとカウント値の比較結果を示すコンパレータからの出力信号が入力される。
【００９５】
リセット信号は、Ｔ形（トグル形）のフリップ・フロップ６７１に入力される。フリップ・フロップ６７１からの出力は、リセット信号の立ち上がりに同期して、その前のレベル（Ｈｉ又はＬｏレベル）が反転する。フリップ・フロップ６７１からの出力は、ＮＯＴ回路６７４を介してＡＮＤ回路６７２に入力されるともに、ＡＮＤ回路６７３に入力される。
【００９６】
コンパレータからの出力信号は、ＡＮＤ回路６７２に入力されるとともに、ＮＯＴ回路６７５を介してＡＮＤ回路６７３に入力される。
ＡＮＤ回路６７２、６７３の出力は、ＯＲ回路６７６に入力され、ＯＲ回路６７７の出力が出力ドライバに入力される。
図１０の反転回路のＡ点、Ｂ点及びＣ点における信号レベルの関係を示す真理値表を図１１に示す。図１０の反転回路においては、フリップ・フロップ６７１からの出力レベルによって、コンパレータ出力信号を反転するか否かを選択することができる。フリップ・フロップ６７１からの出力レベルがＨｉのときには、コンパレータ出力信号を反転した信号が、出力ドライバに向けて出力される。また、フリップ・フロップ６７１からの出力レベルがＬｏのときには、コンパレータ出力信号と同じ信号が、出力ドライバに向けて出力される。
【００９７】
図９（Ｂ）に示す信号電極駆動回路は、階調データに応じてオンタイミングが変化し、パルス幅は階調データによらず一定であるパルス電圧を次のようにして各信号電極に印加することができる。
図９（Ｂ）に示す信号電極駆動回路においても、シフトレジスタ部６１、ラッチ部６２、カウンタ６３、コンパレータ部６４は、図３（Ｂ）に示す信号電極駆動回路のそれらと同様の動作をする。各コンパレータは、駆動対象画素の画像データ（階調データ）と、カウンタ６３からのカウント値を比較する。各コンパレータは、カウント値が画像データ以下の場合にはオフ信号を出力し、カウント値が画像データより大きい場合にはオン信号を出力する。
【００９８】
コンパレータ、反転回路、カウンタ６３等の動作を図１２を参照してさらに詳しく説明する。図１２は、駆動対象画素の画像データ（階調データ）が２であるときと、画像データが３であるときの動作を示している。
リセット信号は波形発生装置６６から、第２パルス電圧の立ち上がり及び立ち下がりに同期して出力される。
【００９９】
カウンタは、一つ目のリセット信号に同期して、０からのカウントアップを開始する。コンパレータからの出力は、カウント値が画像データより大きくなったところで、ＬｏからＨｉに変化する。一つ目のリセット信号の後、コンパレータ出力がＬｏからＨｉに変化するときには、反転回路のフリップフロップの出力がＬｏとなるように設定されている。したがって、反転回路は出力ドライバに向けて、コンパレータ出力がＬｏからＨｉに変化するのに同期して、ＬｏからＨｉに変化する信号を出力する。
【０１００】
これらにより、反転回路から出力ドライバには、第２パルス電圧のオンタイミングから、画像データに応じた時間だけオンタイミングが遅れた信号が入力される。
カウンタは、二つ目のリセット信号に同期して、０からのカウントアップを再び開始する。コンパレータからの出力は、二つ目のリセット信号によってＨｉからＬｏになるが、その二つ目のリセット信号によって反転回路のフリップフロップの出力はＨｉとなるため、反転回路からの出力は変化せず、Ｈｉを維持する。コンパレータからの出力は、カウント値が画像データより大きくなったところで、再びＬｏからＨｉに変化する。このコンパレータ出力の変化で、反転回路からの出力は、ＨｉからＬｏに変化する。
【０１０１】
画像データ＝Ｘであるとすると、反転回路からの出力がＨｉレベルとなる期間は、一つ目のリセット信号の後カウント値が（Ｘ＋１）になったときから、二つ目のリセット信号の後カウント値が（Ｘ＋１）になったときまでの間である。したがって、反転回路から出力されるパルスの幅は、画像データによらず常に一定で、リセット信号間隔、すなわち、第２パルス電圧のパルス幅と同じになる。
【０１０２】
これらにより、図９（Ｂ）に示す信号電極駆動回路によると、各信号電極に、第２パルス電圧のオンタイミングから、画像データに応じた時間だけオンタイミングが遅れたパルス電圧であって、パルス幅は画像データによらず常に一定のパルス電圧を印加することができる。
次に、図１３を参照して、図１の液晶表示装置において、液晶表示素子の所定の画素を所望の階調に表示させる方法の他の例（参考例）について説明する。
【０１０３】
図１３は、駆動対象画素に対応する走査電極への印加電圧と、駆動対象画素に対応する信号電極への印加電圧と、走査電極と信号電極間の電位差との関係を示している。図１３においては、駆動対象画素の反射率を最大とする場合、駆動対象画素の反射率を最小とする場合及び駆動対象画素の反射率を最大反射率と最小反射率の間の中間の反射率とする場合のそれぞれの場合における、これらの関係が示されている。
【０１０４】
駆動対象画素の反射率を最大、中間、最小のいずれにする場合においても、走査電極には、第１パルス電圧Ｐ１と、二つのパルス電圧Ｐ２１、Ｐ２２からなる第２パルス電圧を次のように印加する。
走査電極には、まず、パルス幅ｔ１、大きさＶ１の第１パルス電圧Ｐ１を印加する。走査電極には、さらに、時間ｔ２の後、パルス幅ｔ３、大きさＶ１のパルス電圧Ｐ２１及びパルス幅ｔ３、大きさＶ１のパルス電圧Ｐ２２を時間ｔ４の間隔を開けて印加する。二つのパルス電圧Ｐ２１、Ｐ２２が、走査電極に印加する第２パルス電圧を構成する。時間ｔ３とｔ４は、例えば、ｔ４≧ｔ３の関係を満たすようにすればよく、本例では、ｔ３＝ｔ４である。
【０１０５】
一方、信号電極には次のようにパルス電圧を印加する。
駆動対象画素の反射率を最大、中間、最小のいずれにする場合においても、信号電極には、まず第１パルス電圧Ｐ１に同期させて、パルス幅ｔ１、大きさ−Ｖ２の第４パルス電圧Ｐ４を印加する。第４パルス電圧Ｐ４のオンタイミング及びオフタイミングは、第１パルス電圧Ｐ１のそれらと一致させる。第４パルス電圧Ｐ４の極性は、本例では、第１パルス電圧Ｐ１の極性と逆極性に設定されている。
【０１０６】
信号電極には、第４パルス電圧Ｐ４を印加後、二つのパルス電圧Ｐ３１、Ｐ３２からなる第３パルス電圧を印加する。パルス電圧Ｐ３１、Ｐ３２はいずれもパルス幅がｔ３で、大きさが−Ｖ２である。
パルス電圧Ｐ３１及びパルス電圧Ｐ３２のオンタイミングは、表示しようとする画素の階調に応じて、それぞれパルス電圧Ｐ２１及びパルス電圧Ｐ２２のオンタイミングから時間ｔｂだけ遅らせる。パルス電圧Ｐ３１及びパルス電圧Ｐ３２のパルス幅は、駆動対象画素の表示階調によらず常に、ｔ３とする。なお、本例では、第３パルス電圧を構成するパルス電圧Ｐ３１、Ｐ３２のパルス幅は、いずれも第２パルス電圧を構成するパルス電圧Ｐ２１、Ｐ２２のパルス幅と同じとしたが、第３パルス電圧のパルス幅は第２パルス電圧のパルス幅より大きくしてもよい。
【０１０７】
駆動対象画素の反射率を最大とする場合には、ｔｂ＝０とする。これにより、信号電極には、パルス幅ｔ３のパルス電圧Ｐ３１、Ｐ３２が、それぞれパルス電圧Ｐ２１、Ｐ２２と同じタイミングで印加される。
駆動対象画素の反射率を中間値とする場合には、０＜ｔｂ＜ｔ３の範囲で、パルス電圧Ｐ３１及びパルス電圧Ｐ３２のオンタイミングは、それぞれパルス電圧Ｐ２１及びパルス電圧Ｐ２２のオンタイミングから時間ｔｂだけ遅くする。
【０１０８】
駆動対象画素の反射率を最小にする場合には、ｔｂ＝ｔ３とする。これにより、パルス電圧Ｐ３１、Ｐ３２のオンタイミングは、それぞれパルス電圧Ｐ２１、Ｐ２２のオフタイミングと一致する。
これらにより、図１３に示すように、駆動対象画素の液晶には、まず、パルス幅ｔ１、大きさ（Ｖ１＋Ｖ２）のパルス電圧Ｐ５が印加される。さらに、駆動対象画素の液晶には、時間ｔ２の後、それぞれパルス幅が（ｔ３＋ｔｂ）であるパルス電圧Ｐ６１及びパルス電圧Ｐ６２が、時間（ｔ４−ｔｂ）の間隔を開けて印加される。
【０１０９】
駆動対象画素の反射率を最も高い状態にする場合（ｔｂ＝０）、パルス電圧Ｐ６１とパルス電圧Ｐ６２は、それぞれパルス幅ｔ３、大きさ（Ｖ１＋Ｖ２）となる。
駆動対象画素の反射率を最も高い状態と最も低い状態との間の中間状態にする場合（０＜ｔｂ＜ｔ３）、パルス電圧Ｐ６１及びパルス電圧Ｐ６２は、それぞれパルス幅ｔｂ、大きさＶ１の部分と、パルス幅（ｔ３−ｔｂ）、大きさ（Ｖ１＋Ｖ２）の部分と、パルス幅ｔｂ、大きさＶ２の部分とが、この順に並んだ電圧となる。
【０１１０】
駆動対象画素の反射率を最も低い状態にする場合（ｔｂ＝ｔ３）、パルス電圧Ｐ６１及びＰ６２は、それぞれパルス幅ｔ３、大きさＶ１の部分と、パルス幅ｔｂ、大きさＶ２の部分がこの順に並んだ電圧となる。
このように、信号電極には、走査電極に印加するパルス電圧Ｐ２１、Ｐ２２と同じパルス幅のパルス電圧Ｐ３１、Ｐ３２を印加する。信号電極には第３パルス電圧（パルス電圧Ｐ３１及びパルス電圧Ｐ３２）を、そのオンタイミング及びオフタイミングをそれぞれ走査電極への第２パルス電圧（パルス電圧Ｐ２１及びパルス電圧Ｐ２２）印加のオンタイミング及びオフタイミングから、駆動対象画素の表示階調に応じて時間ｔｂだけ遅らせて印加する。これにより、パルス電圧Ｐ２１に対するパルス電圧Ｐ３１の位相は、反射率を最小にするときの第２パルス電圧が第３パルス電圧に重ならない状態（第２パルス電圧と第３パルス電圧が同時に印加されない状態）から、反射率を中間にするときの第２パルス電圧と第３パルス電圧の一部が重なる状態を経て、反射率を最大にするときの第２パルス電圧が第３パルス電圧に含まれる状態（第２パルス電圧が印加されているときには、第３パルス電圧が必ず印加されている状態）までの間で変化させる。
【０１１１】
これらにより、駆動対象画素の液晶に印加されるパルス電圧Ｐ６１、Ｐ６２の大きさ、パルス幅を、駆動対象画素の表示階調に応じて変えることができる。
パルス電圧Ｐ５は駆動対象画素中の液晶をホメオトロピック状態にすることができるだけの大きさ及び幅を有する電圧とする。パルス電圧Ｐ６１及びＰ６２を構成する各電圧部分は、パルス電圧Ｐ５印加停止後に該液晶を再びホメオトロピック状態に、又は不完全なホメオトロピック状態にすることができるように設定する。すなわち、駆動対象画素に求められている表示階調に応じて、時間ｔｂの長さを調整することにより、駆動対象画素の液晶に印加されるパルス電圧Ｐ６１及びパルス電圧Ｐ６２の各電圧部分の幅を調整し、液晶の状態をプレーナ状態、フォーカルコニック状態又はそれらの中間的な所望の状態とする。このような処理を各画素について行うことで、液晶表示素子に反射率が最も高い状態、最も低い状態、およびそれらの中間状態の間の状態を選択させ、多階調の画像を表示させる。
【０１１２】
以上説明したことをまとめると、図１３に示す駆動パターンにおいては、駆動対象画素に対応する走査電極及び信号電極には、次のようにパルス電圧を印加する。駆動対象画素に対応する走査電極には、第１パルス電圧に引き続き第２パルス電圧を印加する。駆動対象画素に対応する信号電極には、第２パルス電圧に同期させて第２パルス電圧のパルス幅以上のパルス幅を持つ第３パルス電圧を印加する。第３パルス電圧の印加にあたり、第２パルス電圧のオンタイミングに対する第３パルス電圧のオンタイミング又は（及び）第２パルス電圧のオフタイミングに対する第３パルス電圧のオフタイミングを、駆動対象画素に求められる表示階調に基づき制御する。これにより、第２パルス電圧の位相に対する第３パルス電圧の位相を、第２パルス電圧と第３パルス電圧とが重ならない状態から、第２パルス電圧が第３パルス電圧に含まれる状態までの間で、駆動対象画素に求められる表示階調に応じて変化させる。
【０１１３】
前記実施例１で用いたと同様の実験表示装置を用いて、所定の画素に、図１３のパターンでパルス電圧を印加した具体例について説明する。透過率の測定方法は、前記実施例１の場合と同様である。
電圧印加の条件は、Ｖ１＝１４０Ｖ、Ｖ２＝３０Ｖ、ｔ１＝５ｍｓｅｃ、ｔ２＝２ｍｓｅｃ、ｔ３＝２ｍｓｅｃ、ｔ４＝２ｍｓｅｃとした。また、パルス電圧Ｐ３１及びＰ３２の印加のパルス電圧Ｐ２１及びＰ２２の印加からの遅れｔｂを０ｍｓｅｃ〜２ｍｓｅｃの範囲で変化させた。このときの、遅れｔｂと液晶表示素子の分光反射率（Ｙ値）との関係を図１４に示す。この遅れｔｂが０．６ｍｓｅｃ以下ではＹ値は１１以上の値となり、１．６ｍｓｅｃ以上ではＹ値は４以下の値となる。遅れｔｂが０．６ｍｓｅｃ〜１．６ｍｓｅｃの範囲ではＹ値は４〜１１の範囲で連続的に変化している。このように、第２パルス電圧と第３パルス電圧のパルス幅を同じにして第３パルス電圧のオンタイミングを第２パルス電圧のオンタイミングに対しずらせて、位相を変えることにより、液晶の表示状態を連続的に変化させることができることが分かる。
【０１１４】
図１５を参照して、走査電極及び信号電極へ印加する駆動電圧パターンのさらに他の例（参考例）を説明する。
図１５に示す駆動パターンにおいては、走査電極には、図１３に示す駆動パターンと同じ駆動パターンにて、第１パルス電圧Ｐ１と、パルス電圧Ｐ２１、Ｐ２２の二つパルス電圧からなる第２パルス電圧を印加する。なお、本例においても、ｔ４＝ｔ３である。
【０１１５】
信号電極には、駆動対象画素の表示階調に応じて次のようにパルス電圧を印加する。
駆動対象画素の反射率を中間の状態にする場合について説明する。信号電極には、まずパルス幅ｔ１の第４パルス電圧Ｐ４を、第１パルス電圧Ｐ１と同じタイミングで印加する。第４パルス電圧Ｐ４は、オフレベルをＶ２とし、オンレベルを−Ｖ２とするパルス電圧である。信号電極には、さらに、二つのパルス電圧Ｐ３１、Ｐ３２からなる第３パルス電圧を印加する。パルス電圧Ｐ３１、Ｐ３２は、いずれもオフレベルをＶ２とし、オンレベルを−Ｖ２とするパルス電圧である。パルス電圧Ｐ３１、Ｐ３２のパルス幅はいずれも、本例では、パルス電圧Ｐ２１、Ｐ２２のパルス幅と同じｔ３である。パルス電圧Ｐ３１、Ｐ３２は、パルス電圧Ｐ２１、Ｐ２２のオンタイミングから、駆動対象画素の表示階調に応じた時間ｔｂ遅らせて印加する。
【０１１６】
駆動対象画素の反射率を最大とする場合には、ｔｂ＝０とする。これにより、信号電極には、パルス幅ｔ３のパルス電圧Ｐ３１、Ｐ３２が、それぞれパルス電圧Ｐ２１、Ｐ２２と同じタイミングで印加される。
駆動対象画素の反射率を最小にする場合には、ｔｂ＝ｔ３とする。これにより、パルス電圧Ｐ３１、Ｐ３２のオンタイミングは、それぞれパルス電圧Ｐ２１、Ｐ２２のオフタイミングと一致する。
【０１１７】
これらにより、駆動対象画素の液晶に印加されるパルス電圧Ｐ６１、Ｐ６２の大きさ、パルス幅を、駆動対象画素の表示階調に応じて変えることができる。
【０１１８】
【発明の効果】
本発明によると、液晶表示素子を用いた液晶表示装置であって安価に多階調の画像を表示できる液晶表示装置を提供することができる。
また本発明によると、安価に多階調の画像を表示できる液晶表示素子の駆動方法を提供することができる。
【０１１９】
なかでも特に、本発明によると、コレステリック相を示す液晶を含む液晶表示層を備えた液晶表示素子を用いた液晶表示装置であって安価に多階調の画像を表示できる液晶表示装置を提供すること、並びにコレステリック相を示す液晶を含む液晶表示層を備えた液晶表示素子の駆動方法であって安価に多階調の画像を表示できる駆動方法を提供することができる。
【図面の簡単な説明】
【図１】本発明に係る液晶表示装置の一例の概略構成を示す図である。
【図２】緑色領域に選択反射波長を有する液晶を含む液晶表示層の入射光の波長とその透過率との関係の１例を示す図である。
【図３】図３（Ａ）は図１に示す液晶表示装置が備える走査電極駆動回路の一例の概略ブロック図であり、図３（Ｂ）は図１に示す液晶表示装置が備える信号電極駆動回路の一例の概略ブロック図である。
【図４】本発明に係る液晶表示素子の駆動方法により走査電極及び信号電極に電圧印加するときの、走査電極及び信号電極に印加する駆動電圧パターンの一例を示す図である。
【図５】図４に示す駆動パターンで液晶表示素子に電圧印加した場合の第３パルス電圧のパルス幅と液晶表示素子の分光反射率との関係の１例を示す図である。
【図６】本発明に係る液晶表示素子の駆動方法により走査電極及び信号電極に電圧印加するときの、走査電極及び信号電極に印加する駆動電圧パターンの他の例を示す図である。
【図７】本発明に係る液晶表示素子の駆動方法により走査電極及び信号電極に電圧印加するときの、走査電極及び信号電極に印加する駆動電圧パターンのさらに他の例を示す図である。
【図８】本発明に係る液晶表示素子の駆動方法により走査電極及び信号電極に電圧印加するときの、走査電極及び信号電極に印加する駆動電圧パターンのさらに他の例を示す図である。
【図９】図９（Ａ）は走査電極駆動回路の一例の概略ブロック図であり、図９（Ｂ）は信号電極駆動回路の他の例の概略ブロック図である。
【図１０】反転回路の構成を示す図である。
【図１１】図１０に示す反転回路の各信号電圧の関係を示す真理値表である。
【図１２】図１０に示す反転回路の各出力信号の波形、位相等を示す図である。
【図１３】参考例としての液晶表示素子の駆動方法により走査電極及び信号電極に電圧印加するときの、走査電極及び信号電極に印加する駆動電圧パターンの例を示す図である。
【図１４】図１３に示す駆動パターンで液晶表示素子に電圧印加した場合の第３パルス電圧印加の第２パルス電圧印加からの遅れと液晶表示素子の分光反射率との関係の１例を示す図である。
【図１５】他の参考例としての液晶表示素子の駆動方法により走査電極及び信号電極に電圧印加するときの、走査電極及び信号電極に印加する駆動電圧パターンの例を示す図である。
【図１６】本発明に係る液晶表示装置の液晶表示素子の他の例の概略構成を示す図である。
【符号の説明】
１１、１２、１３、１４  透明基板
２１、２２、２３、２４、２５、２６  透明電極
３１、３１’、３２、３２’、３３、３３' 液晶表示層
３１ａ、３２ａ、３３ａ  コレステリック相を示す液晶
３１ｂ、３２ｂ、３３ｂ  樹脂
４    光吸収体層
Ａ  液晶表示素子
Ｂ  駆動回路
５１  シフトレジスタ
６１  シフトレジスタ部
５２  ラッチ
６２  ラッチ部
５３、６５  出力ドライバ部
５４、６６  波形発生装置
６３  カウンタ
６４  コンパレータ部
【図１】
0004081907.tif 000002
【図２】
0004081907.tif 000003
【図３】
0004081907.tif 000004
【図４】
0004081907.tif 000005
【図５】
0004081907.tif 000006
【図６】
0004081907.tif 000007
【図７】
0004081907.tif 000008
【図８】
0004081907.tif 000009
【図９】
0004081907.tif 000010
【図１０】
0004081907.tif 000011
【図１１】
0004081907.tif 000012
【図１２】
0004081907.tif 000013
【図１３】
0004081907.tif 000014
【図１４】
0004081907.tif 000015
【図１５】
0004081907.tif 000016
【図１６】
0004081907.tif 000017