(57)【特許請求の範囲】
【請求項１】
通過帯域が異なる複数の送受信系に信号を分波する分波回路（Dip）と、前記分波回路（Dip）に接続され、前記各送受信系に送信系と受信系を切り替える第１のスイッチ回路(SW1)と第２のスイッチ回路（SW2）を有し、前記第１、第2のスイッチ回路（SW1、SW2）の各送信系にローパスフィルタ（LPF1、LPF2）を有し、前記分波回路（Dip）はＬＣ回路で構成され、前記各スイッチ回路（SW1、SW2）はスイッチング素子と伝送線路を主構成とし、前記各ローパスフィルタ（LPF1、LPF2）はＬＣ回路で構成され、前記分波回路（Dip）のＬＣ回路、前記各ローパスフィルタ（LPF1、LPF2）のＬＣ回路及び前記各スイッチ回路（SW1、SW2）の伝送線路の少なくとも一部は、電極パターンと誘電体層との積層体内に、前記電極パターンにより構成し、前記スイッチング素子やＬＣ回路等の一部を構成するチップ素子は前記積層体上に配置して構成された高周波スイッチモジュールにおいて、
前記第１または第2のスイッチ回路の受信系には、伝送線路（L6、L8、L10）と、この伝送線路（L6、L8、L10）に一端を接続したダイオード（D2、D4、D6）と、一端をグランドに接続したコンデンサ（C6、C7、C10）と、一端を電圧制御端子（VC1、VC2、VC3）に接続するか、あるいは接地した抵抗（R1、R2、R3）とを有し、前記ダイオード（D2、D4、D6）の他端と前記コンデンサ（C6、C7、C10）の他端とを直列に接続すると共に、前記抵抗（R1、R2、R3）の他端を前記ダイオード（D2、D4、D6）とコンデンサ（C6、C7、C10）との間に接続し、さらに前記ダイオード（D2、D4、D6）と抵抗（R1、R2、R3）との接点と前記コンデンサ（C6、C7、C10）との間の少なくとも1箇所にインダクタまたは伝送線路（L40／L20／L30）を設けたことを特徴とする高周波スイッチモジュール。
【請求項２】
通過帯域が異なる複数の送受信系に信号を分波する分波回路（Dip）と、前記分波回路（Dip）に接続され、前記各送受信系に送信系と受信系を切り替える第１のスイッチ回路(SW1)と第２のスイッチ回路（SW2）を有し、前記第１、第2のスイッチ回路（SW1、SW2）の各送信系にローパスフィルタ（LPF1、LPF2）を有し、前記分波回路（Dip）はＬＣ回路で構成され、前記各スイッチ回路（SW1、SW2）はスイッチング素子と伝送線路を主構成とし、前記各ローパスフィルタ（LPF1、LPF2）はＬＣ回路で構成され、前記分波回路（Dip）のＬＣ回路、前記各ローパスフィルタ（LPF1、LPF2）のＬＣ回路及び前記各スイッチ回路（SW1、SW2）の伝送線路の少なくとも一部は、電極パターンと誘電体層との積層体内に、前記電極パターンにより構成し、前記スイッチング素子やＬＣ回路等の一部を構成するチップ素子は前記積層体上に配置して構成された高周波スイッチモジュールにおいて、
前記第１または第2のスイッチ回路の送信系には、一端をグランドに接続した第1の伝送線路（L5、L7）と、この第1の伝送線路（L5、L7）側にカソードを接続した第1のダイオード（D1、D3）を有し、受信系には第2の伝送線路（L6、L8、L10）と、この第2の伝送線路（L6、L8、L10）側にカソードを接続した第2のダイオード（D2、D4、D6）と、一端をグランドに接続した第1のコンデンサ（C6、C7、C10）と、一端を電圧制御端子（VC1、VC2、VC3）に接続した抵抗（R1、R2、R3）とを有し、前記第2のダイオード（D2、D4、D6）の他端と前記第1のコンデンサ（C6、C7、C10）の他端とを直列に接続すると共に、前記抵抗（R1、R2、R3）の他端を前記第2のダイオード（D2、D4、D6）と第1のコンデンサ（C6、C7、C10）との間に接続し、さらに前記第2のダイオード（D2、D4、D6）と抵抗（R1、R2、R3）との接点と前記第1のコンデンサ（C6、C7、C10）との間の少なくとも1箇所にインダクタまたは伝送線路（L40／L20／L30）を設けたことを特徴とする高周波スイッチモジュール。
【請求項３】
通過帯域が異なる複数の送受信系に信号を分波するＬＣ回路で構成した分波回路（Dip）と、前記分波回路（Dip）に接続され、前記各送受信系に送信系と受信系を切り替えるスイッチング素子と伝送線路を主構成とした第１のスイッチ回路(SW1)と第２のスイッチ回路（SW2）と、ＬＣ回路で構成され前記第１、第2のスイッチ回路（SW1、SW2）の各送信系に挿入されるローパスフィルタ（LPF1、LPF2）とを有し、前記第１または第2のスイッチ回路（SW1、SW2）の受信系には、伝送線路（L6、L8、L10）と、この伝送線路（L6、L8、L10）に一端を接続したダイオード（D2、D4、D6）と、一端をグランドに接続したコンデンサ（C6、C7、C10）と、一端を電圧制御端子（VC1、VC2、VC3）に接続するか、あるいは接地した抵抗（R1、R2、R3）とを有し、前記ダイオード（D2、D4、D6）の他端とコンデンサ（C6、C7、C10）の他端とを直列に接続すると共に、前記抵抗（R1、R2、R3）の他端を当該ダイオード（D2、D4、D6）とコンデンサ（C6、C7、C10）との間に接続し、さらに前記ダイオード（D2、D4、D6）と抵抗（R1、R2、R3）との接点と前記コンデンサ（C6、C7、C10）との間の少なくとも1箇所にインダクタまたは伝送線路（L40／L20／L30）を挿入し、前記分波回路（Dip）のＬＣ回路、前記各ローパスフィルタ（LPF1、LPF2）のＬＣ回路及び前記各スイッチ回路（SW1、SW2）の伝送線路の少なくとも一部は、電極パターンと誘電体層との積層体内に、前記電極パターンにより構成し、前記スイッチング素子や抵抗及びＬＣ回路等の一部を構成するチップ素子は前記積層体上に配置して構成された高周波スイッチ積層モジュール部（ASM）と、
少なくとも半導体素子と電源供給回路と整合回路とを有し、前記電源供給回路と整合回路を構成する伝送線路及びＬＣ回路の少なくとも一部は、電極パターンと誘電体層との前記積層体内に、前記電極パターンにより構成し、前記半導体素子やＬＣ回路等の一部を構成するチップ素子は前記積層体上に配置して構成された高周波増幅器積層モジュール部（HPA）とを有し、
前記高周波スイッチ積層モジュール部（ASM）と高周波増幅器積層モジュール部（HPA）とを前記一つの積層体に構成したことを特徴とする複合積層モジュール。
【請求項４】
通過帯域が異なる複数の送受信系に信号を分波するＬＣ回路で構成した分波回路（Dip）と、前記分波回路（Dip）に接続され、前記各送受信系に送信系と受信系を切り替えるスイッチング素子と伝送線路を主構成とした第１のスイッチ回路(SW1)と第２のスイッチ回路（SW2）と、ＬＣ回路で構成され前記第１、第2のスイッチ回路（SW1、SW2）の各送信系に挿入されるローパスフィルタ（LPF1、LPF2）とを有し、前記第１または第2のスイッチ回路（SW1、SW2）の送信系には、一端をグランドに接続した第1の伝送線路（L5、L7）と、この第1の伝送線路（L5、L7）側にカソードを接続した第1のダイオード（D1、D3）を有し、受信系には第2の伝送線路（L6、L8、L10）と、この第2の伝送線路（L6、L8、L10）側にカソードを接続した第2のダイオード（D2、D4、D6）と、一端をグランドに接続した第1のコンデンサ（C6、C7、C10）と、一端を電圧制御端子（VC1、VC2、VC3）に接続した抵抗（R1、R2、R3）とを有し、前記第2のダイオード（D2、D4、D6）の他端と前記第1のコンデンサ（C6、C7、C10）の他端とを直列に接続すると共に、前記抵抗（R1、R2、R3）の他端を前記第2のダイオード（D2、D4、D6）と第1のコンデンサ（C6、C7、C10）との間に接続し、さらに前記第2のダイオード（D2、D4、D6）と抵抗（R1、R2、R3）との接点と前記第1のコンデンサ（C6、C7、C10）との間の少なくとも1箇所にインダクタまたは伝送線路（L40／L20／L30）を挿入し、前記分波回路（Dip）のＬＣ回路、前記各ローパスフィルタ（LPF1、LPF2）のＬＣ回路及び前記各スイッチ回路（SW1、SW2）の伝送線路の少なくとも一部は、電極パターンと誘電体層との積層体内に、前記電極パターンにより構成し、前記スイッチング素子や抵抗及びＬＣ回路等の一部を構成するチップ素子は前記積層体上に配置して構成された高周波スイッチ積層モジュール部（ASM）と、
少なくとも半導体素子と電源供給回路と整合回路とを有し、前記電源供給回路と整合回路を構成する伝送線路及びＬＣ回路の少なくとも一部は、電極パターンと誘電体層との前記積層体内に、前記電極パターンにより構成し、前記半導体素子やＬＣ回路等の一部を構成するチップ素子は前記積層体上に配置して構成された高周波増幅器積層モジュール部（HPA）とを有し、
前記高周波スイッチ積層モジュール部（ASM）と高周波増幅器積層モジュール部（HPA）とを前記一つの積層体に構成したことを特徴とする複合積層モジュール。
【請求項５】
２つ以上の異なる周波数の信号を１つのアンテナを共用して送受信する通信機であって、請求項１又は２記載の高周波スイッチモジュールあるいは請求項３又は４記載の複合積層モジュールに前記１つの共用アンテナを接続して搭載したことを特徴とする通信機。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は２つ以上の異なる周波数の信号を１つのアンテナを共用して送受信する無線通信システムに関し、マルチバンド型の高周波スイッチモジュールと、この高周波スイッチモジュールと高周波増幅器を一つの積層体に構成したマルチバンド型の複合積層モジュール及びこれを用いた通信機に関するものである。
【０００２】
【従来の技術】
携帯無線システムには、例えば主に欧州で盛んなEGSM(Extended Global System for Mobile Communications)方式およびDCS(Digital Cellular System)方式、米国で盛んなPCS(Personal Communication Service)方式、日本で採用されているPDC(Personal Digital Cellular )方式などの時分割マルチプルアクセス（ＴＤＭＡ）を用いた様々なシステムがある。昨今の携帯電話の急激な普及に伴い、特に先進国の主要な大都市部においては各システムに割り当てられた周波数帯域ではシステム利用者を賄いきれず、接続が困難であったり、通話途中で接続が切断するなどの問題が生じている。そこで、利用者が複数のシステムを利用できるようにして、実質的に利用可能な周波数の増加を図り、さらにサービス区域の拡充や各システムの通信インフラを有効活用することが提唱されている。
従来、複数のシステムに対応した小型軽量の高周波回路部品として、例えばEGSMとDCSの２つのシステムに対応した携帯通信機に用いられるデュアルバンド対応の高周波スイッチモジュールが特許文献１に開示されている。また、EGSM、DCS、PCSの３つのシステムに対応した携帯通信機に用いられるトリプルバンド対応の高周波スイッチモジュールが特許文献２に開示されている。
【０００３】
図５にトリプルバンド型アンテナスイッチモジュール（アンテナまでを含めてアンテナスイッチモジュールと言っている）のブロック構成の一例を示す。アンテナANT端子に接続された分波器（ダイプレクサDip）によりEGSMの周波数帯の信号とDCS/PCSの周波数帯の信号を分波し（逆方向では合成するが、本明細書では分波で説明する。）、第１の高周波スイッチSW1はEGSM送信端子TxとEGSM受信端子Rxとを切り替え、第２の高周波スイッチSW2はDCS/PCS送信端子TxとDCS受信端子Rx及びPCS受信端子Rxとを切り替える。ローパスフィルタLPF1、LPF2は送信経路に挿入されパワーアンプで発生する高調波歪発生量を低減する。バンドパスフィルタSAW1、SAW2、SAW3はアンテナANTからの受信信号のうち不要周波数成分を除去し、必要成分だけをローノイズアンプに送る。従って、EGSM送信端子TxとDCS／PCS送信端子Txの前段にはパワーアンプHPA1、HPA2が設けられ、EGSM受信端子RxとDCS受信端子Rx及びPCS受信端子Rxの後段にはローノイズアンプLNA1、LNA2、LNA3が設けられている。
【０００４】
携帯通信機の小型軽量化の要求は依然として強く、部品の共有化や機能を集約したモジュール化が進められている。例えば、図５の点線で囲まれた回路部品は、LTCC（Low Temperature Co-fired Ceramics）等の誘電体シートを多層に積み重ねた積層体内に伝送線路やコンデンサを電極パターンにより形成し、ダイオード等を積層体上に搭載したマルチバンド型アンテナスイッチモジュールとして実現されている。また、一点鎖線で囲まれた範囲のモジュール化についてもディスクリートのSAWフィルタを積層体上に搭載した形で実現されている。
【０００５】
一方、携帯通信機の送信側では比較的大電力の信号を出力するために、数Ｗ程度のハイパワーアンプ（本発明ではパワーアンプ等と区別をせず高周波増幅器と言うがパワーアンプ等と記す場合がある。）が用いられる。携帯電話機等は小型で低消費電力にする必要があるため、ＤＣ電力の大部分を消費するハイパワーアンプには、ＤＣ−ＲＦ電力変換効率（電力付加効率とも言う。）が高く小型であることが求められる。特に携帯電話機等においては、機器が小型であることと、電池の１回充電当たりの通話時間の長さが製品の重要なセールス・ポイントであるために、ハイパワーアンプの小型化と高効率化が必須である。
【０００６】
従来、高周波増幅器とアンテナスイッチ等を積層体内に複合モジュール化する従来技術としては、例えば、受信専用アンテナとアンプを積層体上に搭載し両者間に位相調整回路を設けたアンテナ装置がある（特許文献３参照）。しかしながら、このものはアンプから漏れた電磁波を当該受信専用アンテナ（パッチアンンテナ）自身が受信した場合の閉ループの位相ずれを調整するためのものであった。即ち、高周波スイッチ機能を複合化したものではない。
また、複数の誘電体層を積層してなる多層基板に高周波スイッチとアンプを構成する伝送線路やコンデンサを内蔵し、多層基板上にトランジスタ等を搭載してモジュール化したものがある（特許文献４参照）。しかし、このものでは構想を示すだけで両者を一体化したときの現実的な問題点や手段は何ら開示されておらず実現困難なものであった。
さらに、ハイパワーアンプとこの出力電力をモニタするカプラを一体化した高周波用送信モジュールがある（特許文献５参照）に開示されている。しかしながら、このものはパワーアンプとカプラを積層モジュール化するに留まっていた。
【０００７】
【特許文献１】
特開平１１−２２５０８８号公報
【特許文献２】
特開２０００−１６５２８８号公報
【特許文献３】
特開２０００−１８３６１２号公報
【特許文献４】
特開平１０−１２６３０７号公報
【特許文献５】
特開２００２−１４１８２７号公報
【０００８】
【本発明が解決しようとする課題】
このように、従来、マルチバンド型のアンテナスイッチモジュールと高周波増幅器までを含めた積層モジュール化は検討課題であるが、実際LTCC等の一つの積層体内にモジュール化することは実現されていない。
例え実現したとしても大型のものでは意味がなく、例えば15mm×10mm×2mm以下のサイズが必要である。しかしながら、高周波回路モジュールの小型、高集積化を図ることは、すなわち、各内部回路間の密集度を上げることにつながり、各回路間のアイソレーションが十分とれなくなるといった問題が生じる。受信回路と送信回路との間のアイソレーションが十分でないと、送信信号が受信回路側に漏洩し受信回路のLNA(Low Noise Amplifier)、ミキサ、変復調器を構成するAnalog Processing ICの誤動作を引き起こす恐れがある。
【０００９】
本発明はこのような問題に鑑み、小型サイズの積層体であってもアイソレーションを十分にとることができる高周波スイッチモジュールを提供すること、同様にマルチバンド型の高周波スイッチモジュールと高周波増幅器を一つの積層体内に構成し、アイソレーションが良好で低損失かつ高効率の複合積層モジュールを提供することを目的とする。また、これらを用いたマルチバンド型の小型通信機を提供するものである。
【００１０】
本発明は、通過帯域が異なる複数の送受信系に信号を分波する分波回路（Dip）と、前記分波回路（Dip）に接続され、前記各送受信系に送信系と受信系を切り替える第１のスイッチ回路(SW1)と第２のスイッチ回路（SW2）を有し、前記第１、第2のスイッチ回路（SW1、SW2）の各送信系にローパスフィルタ（LPF1、LPF2）を有し、前記分波回路（Dip）はＬＣ回路で構成され、前記各スイッチ回路（SW1、SW2）はスイッチング素子と伝送線路を主構成とし、前記各ローパスフィルタ（LPF1、LPF2）はＬＣ回路で構成され、前記分波回路（Dip）のＬＣ回路、前記各ローパスフィルタ（LPF1、LPF2）のＬＣ回路及び前記各スイッチ回路（SW1、SW2）の伝送線路の少なくとも一部は、電極パターンと誘電体層との積層体内に、前記電極パターンにより構成し、前記スイッチング素子やＬＣ回路等の一部を構成するチップ素子は前記積層体上に配置して構成された高周波スイッチモジュールにおいて、前記第１または第2のスイッチ回路の受信系には、伝送線路（L6、L8、L10）と、この伝送線路（L6、L8、L10）に一端を接続したダイオード（D2、D4、D6）と、一端をグランドに接続したコンデンサ（C6、C7、C10）と、一端を電圧制御端子（VC1、VC2、VC3）に接続するか、あるいは接地した抵抗（R1、R2、R3）とを有し、前記ダイオード（D2、D4、D6）の他端と前記コンデンサ（C6、C7、C10）の他端とを直列に接続すると共に、前記抵抗（R1、R2、R3）の他端を前記ダイオード（D2、D4、D6）とコンデンサ（C6、C7、C10）との間に接続し、さらに前記ダイオード（D2、D4、D6）と抵抗（R1、R2、R3）との接点と前記コンデンサ（C6、C7、C10）との間の少なくとも1箇所にインダクタまたは伝送線路（L40／L20／L30）を設けた高周波スイッチモジュールである。
【００１１】
同様に本発明は、通過帯域が異なる複数の送受信系に信号を分波する分波回路（Dip）と、前記分波回路（Dip）に接続され、前記各送受信系に送信系と受信系を切り替える第１のスイッチ回路(SW1)と第２のスイッチ回路（SW2）を有し、前記第１、第2のスイッチ回路（SW1、SW2）の各送信系にローパスフィルタ（LPF1、LPF2）を有し、前記分波回路（Dip）はＬＣ回路で構成され、前記各スイッチ回路（SW1、SW2）はスイッチング素子と伝送線路を主構成とし、前記各ローパスフィルタ（LPF1、LPF2）はＬＣ回路で構成され、前記分波回路（Dip）のＬＣ回路、前記各ローパスフィルタ（LPF1、LPF2）のＬＣ回路及び前記各スイッチ回路（SW1、SW2）の伝送線路の少なくとも一部は、電極パターンと誘電体層との積層体内に、前記電極パターンにより構成し、前記スイッチング素子やＬＣ回路等の一部を構成するチップ素子は前記積層体上に配置して構成された高周波スイッチモジュールにおいて、前記第１または第2のスイッチ回路の送信系には、一端をグランドに接続した第1の伝送線路（L5、L7）と、この第1の伝送線路（L5、L7）側にカソードを接続した第1のダイオード（D1、D3）を有し、受信系には第2の伝送線路（L6、L8、L10）と、この第2の伝送線路（L6、L8、L10）側にカソードを接続した第2のダイオード（D2、D4、D6）と、一端をグランドに接続した第1のコンデンサ（C6、C7、C10）と、一端を電圧制御端子（VC1、VC2、VC3）に接続した抵抗（R1、R2、R3）とを有し、前記第2のダイオード（D2、D4、D6）の他端と前記第1のコンデンサ（C6、C7、C10）の他端とを直列に接続すると共に、前記抵抗（R1、R2、R3）の他端を前記第2のダイオード（D2、D4、D6）と第1のコンデンサ（C6、C7、C10）との間に接続し、さらに前記第2のダイオード（D2、D4、D6）と抵抗（R1、R2、R3）との接点と前記第1のコンデンサ（C6、C7、C10）との間の少なくとも1箇所にインダクタまたは伝送線路（L40／L20／L30）を設けた高周波スイッチモジュールである。
【００１２】
本発明は、通過帯域が異なる複数の送受信系に信号を分波するＬＣ回路で構成した分波回路（Dip）と、前記分波回路（Dip）に接続され、前記各送受信系に送信系と受信系を切り替えるスイッチング素子と伝送線路を主構成とした第１のスイッチ回路(SW1)と第２のスイッチ回路（SW2）と、ＬＣ回路で構成され前記第１、第2のスイッチ回路（SW1、SW2）の各送信系に挿入されるローパスフィルタ（LPF1、LPF2）とを有し、前記第１または第2のスイッチ回路（SW1、SW2）の受信系には、伝送線路（L6、L8、L10）と、この伝送線路（L6、L8、L10）に一端を接続したダイオード（D2、D4、D6）と、一端をグランドに接続したコンデンサ（C6、C7、C10）と、一端を電圧制御端子（VC1、VC2、VC3）に接続するか、あるいは接地した抵抗（R1、R2、R3）とを有し、前記ダイオード（D2、D4、D6）の他端とコンデンサ（C6、C7、C10）の他端とを直列に接続すると共に、前記抵抗（R1、R2、R3）の他端を当該ダイオード（D2、D4、D6）とコンデンサ（C6、C7、C10）との間に接続し、さらに前記ダイオード（D2、D4、D6）と抵抗（R1、R2、R3）との接点と前記コンデンサ（C6、C7、C10）との間の少なくとも1箇所にインダクタまたは伝送線路（L40／L20／L30）を挿入し、前記分波回路（Dip）のＬＣ回路、前記各ローパスフィルタ（LPF1、LPF2）のＬＣ回路及び前記各スイッチ回路（SW1、SW2）の伝送線路の少なくとも一部は、電極パターンと誘電体層との積層体内に、前記電極パターンにより構成し、前記スイッチング素子や抵抗及びＬＣ回路等の一部を構成するチップ素子は前記積層体上に配置して構成された高周波スイッチ積層モジュール部（ASM）と、少なくとも半導体素子と電源供給回路と整合回路とを有し、前記電源供給回路と整合回路を構成する伝送線路及びＬＣ回路の少なくとも一部は、電極パターンと誘電体層との前記積層体内に、前記電極パターンにより構成し、前記半導体素子やＬＣ回路等の一部を構成するチップ素子は前記積層体上に配置して構成された高周波増幅器積層モジュール部（HPA）とを有し、前記高周波スイッチ積層モジュール部（ASM）と高周波増幅器積層モジュール部（HPA）とを前記一つの積層体に構成した複合積層モジュールである。
【００１３】
同様に本発明は、通過帯域が異なる複数の送受信系に信号を分波するＬＣ回路で構成した分波回路（Dip）と、前記分波回路（Dip）に接続され、前記各送受信系に送信系と受信系を切り替えるスイッチング素子と伝送線路を主構成とした第１のスイッチ回路(SW1)と第２のスイッチ回路（SW2）と、ＬＣ回路で構成され前記第１、第2のスイッチ回路（SW1、SW2）の各送信系に挿入されるローパスフィルタ（LPF1、LPF2）とを有し、前記第１または第2のスイッチ回路（SW1、SW2）の送信系には、一端をグランドに接続した第1の伝送線路（L5、L7）と、この第1の伝送線路（L5、L7）側にカソードを接続した第1のダイオード（D1、D3）を有し、受信系には第2の伝送線路（L6、L8、L10）と、この第2の伝送線路（L6、L8、L10）側にカソードを接続した第2のダイオード（D2、D4、D6）と、一端をグランドに接続した第1のコンデンサ（C6、C7、C10）と、一端を電圧制御端子（VC1、VC2、VC3）に接続した抵抗（R1、R2、R3）とを有し、前記第2のダイオード（D2、D4、D6）の他端と第1のコンデンサ（C6、C7、C10）の他端とを直列に接続すると共に、前記抵抗（R1、R2、R3）の他端を前記第2のダイオード（D2、D4、D6）と前記第1のコンデンサ（C6、C7、C10）との間に接続し、さらに前記第2のダイオード（D2、D4、D6）と抵抗（R1、R2、R3）との接点と前記第1のコンデンサ（C6、C7、C10）との間の少なくとも1箇所にインダクタまたは伝送線路（L40／L20／L30）を挿入し、前記分波回路（Dip）のＬＣ回路、前記各ローパスフィルタ（LPF1、LPF2）のＬＣ回路及び前記各スイッチ回路（SW1、SW2）の伝送線路の少なくとも一部は、電極パターンと誘電体層との積層体内に、前記電極パターンにより構成し、前記スイッチング素子や抵抗及びＬＣ回路等の一部を構成するチップ素子は前記積層体上に配置して構成された高周波スイッチ積層モジュール部（ASM）と、少なくとも半導体素子と電源供給回路と整合回路とを有し、前記電源供給回路と整合回路を構成する伝送線路及びＬＣ回路の少なくとも一部は、電極パターンと誘電体層との前記積層体内に、前記電極パターンにより構成し、前記半導体素子やＬＣ回路等の一部を構成するチップ素子は前記積層体上に配置して構成された高周波増幅器積層モジュール部（HPA）とを有し、前記高周波スイッチ積層モジュール部（ASM）と高周波増幅器積層モジュール部（HPA）とを前記一つの積層体に構成した複合積層モジュールである。
【００１４】
また、本発明は、２つ以上の異なる周波数の信号を１つのアンテナを共用して送受信する通信機であって、上記高周波スイッチモジュールあるいは複合積層モジュールに１つの共用アンテナを接続して搭載したことを特徴とする通信機である。
【００１５】
【発明の実施の形態】
以下、本発明の一実施例を、高周波スイッチモジュールと高周波増幅器を例に図面を参照して説明する。図１はEGSM、DCS、PCSトリプルバンド用の高周波スイッチモジュール（以下、アンテナスイッチモジュールと言う。）の等価回路図の一例を示し、図２は高周波増幅器の等価回路図の一例を示す。図３は積層体の誘電体シートの一部展開図を示し、図４に積層体の断面図を示す。
【００１６】
先ず、アンテナスイッチモジュール側の回路について図１を用いて説明する。図１において分波器（ダイプレクサ）Dipは、伝送線路L1〜L4および容量C1〜C4により構成される。伝送線路L2と容量C1は直列共振回路を形成し、DCS帯域（送信周波数：1710〜1785MHz、受信周波数：1805〜1880MHz）およびPCS帯域（送信周波数：1850〜1910MHz、受信周波数：1930〜1990MHz）で減衰量が得られるように設計する。本例では前記周波数帯のほぼ中心である1.8GHzに共振周波数をあわせた。また、伝送線路L4と容量C3は直列共振回路を形成し、EGSM帯域(送信周波数：880〜915MHz、受信周波数：925〜960MHz)に減衰量が得られるように設計する。本例では前記周波数帯域のほぼ中心である0.9GHzに共振周波数をあわせた。この回路により、EGSM系の信号とDCS／PCS系の信号とを分波合成することが可能となる。伝送線路L1、L3はDCS／PCS系の信号の周波数にとって高インピーダンスになるようにある程度の長さに設定するのが好ましい。これによりDCS／PCS系の信号がEGSM系の経路へ伝送しにくくなる。逆に容量C2、C4はEGSM系の信号の周波数にとって高インピーダンスになるように比較的小さい容量値に設定されるのが好ましい。これによりEGSM系の信号がDCS／PCS系の経路へ伝送しにくくなる。
【００１７】
第１のスイッチ回路SW1は、容量C5、C6、伝送線路L5、L6、PINダイオードD1、D2、および抵抗R1により構成される。伝送線路L5、L6はEGSMの送信周波数帯においてλ/4共振器となるように伝送線路の長さを設定する。ただし、伝送線路L5はチョークコイルでも代用可能であり、その場合EGSMの送信周波数において、接地されている端子と反対の端子がオープンのインピーダンス状態になるようなインダクタンスである必要がある。この場合インダクタンス値は10〜100ｎH程度が望ましい。抵抗R1はコントロール電源VC1がHigh状態での第1、第2のダイオードD1、D2に流れる電流を決定する。本例では100Ω〜200Ωを使用した。容量C5、C6はコントロール電源のDCカットのために必要である。また容量C6はDCカットだけでなく、EGSM Tx〜EGSM Rx間のアイソレーションを調整する役割を持つ。伝送線路L6はλ/4共振器となるような伝送線路の長さが基本的に必要であるが、EGSM Rxのインピーダンス整合のために長さなどを調整するため、アイソレーションが十分に取れないような伝送線路長になる場合がある。このような場合、前記インピーダンス整合を保つよう伝送線路L6を変化させずに、容量C6を調整することによりアイソレーション量を最適にすることができる。本実施例では容量C6を積層体内部で構成できる面積を確保することができた。よって伝送線路またはインダクタL40を挿入してアイソレーションを調整しなくとも容量C6で調整できるので、このインダクタを設けるには及ばなかった。よって点線で示している。
【００１８】
以上によりコントロール電源VC1がHighの時には、第１、第２のダイオードD1、D2は共にONとなり、第２のダイオードD2と伝送線路L6の接続点がグランドレベルとなり、λ/4共振器である伝送線路L6の反対側のインピーダンスが無限大となる。したがって、コントロール電源VC1がHighの時にはダイプレクサDip〜EGSM Rx間の経路では信号は通過できず、ダイプレクサDip〜EGSM Tx間の経路では信号が通過しやすくなる。一方、コントロール電源VC1がLowの時には第１のダイオードD1もOFFとなりダイプレクサDip〜EGSM Tx間の経路では信号は通過できず、また第２のダイオードD2もOFFであるので、ダイプレクサDip〜EGSM Rx間の経路では信号が通過しやすくなる。以上の構成により、EGSM信号の送受信の切り替えが可能となる。
【００１９】
第２のスイッチ回路SW2は、容量C7〜C10、伝送線路L7〜L10、PINダイオードD3〜D6、抵抗R2、R3およびダイオードD4と抵抗R2との接点と容量C7との間に設けたインダクタ又は伝送線路L20により構成される。伝送線路L7〜L10はDCS／PCSの信号の周波数においてλ/4共振器となるように伝送線路の長さを設定する。ただし、伝送線路L7、L9はチョークコイルでも代用可能であり、その場合それぞれDCSの送信周波数において、PCSの送信周波数において、接地されている端子と反対の端子がオープンのインピーダンス状態になるようなインダクタンスである必要がある。この場合インダクタンス値は5〜60nH程度が望ましい。抵抗R2はコントロール電源VC2がHigh状態での第３、第４のダイオードD3、D4に流れる電流を決定する。本例では100Ω〜200Ωを使用した。抵抗R3はコントロール電源VC3がHigh状態での第５、第６のダイオードD5、D6に流れる電流を決定する。本実施例では100Ω〜2ｋΩを使用した。容量C7、C8、C10はコントロール電源のDCカットのために必要である。また容量C7及びC10はDCカットだけでなく、おのおのDCS/PCS Tx 〜 DCS Rx、PCS Rx間、及びPCS Rx 〜 DCS Rx間のアイソレーションを調整する役割を持つ。
【００２０】
伝送線路L8はλ/4共振器となるような伝送線路の長さが基本的に必要であるが、DCS Rx及びPCS Rxのインピーダンス整合のために長さなどを調整するため、前記アイソレーションが十分に取れないような伝送線路長になる場合がある。このような場合、前記インピーダンス整合を保つよう伝送線路L8を変化させずに、容量C7を調整することによりアイソレーション量を最適にすることが望ましい。ここで本実施例ではC7を積層体内に構成しており、さらに面積的な制約、層数の制限で十分なアイソレーションを得るだけの容量をとることが出来ない。従来、そのような場合は、伝送線路L8でアイソレーションを調整しているが、伝送線路L8を調整すると、その後段にあるPCS Rx、DCS Rxのインピーダンス特性が変化し、L8より後段の回路定数（L9、L10、C9、C10等）を調整する必要があり、その調整に相当な時間と積層構造の変更が必要であった。そこで容量C7と伝送線路L8を調整せずにDCS/PCS Tx 〜 DCS Rx間のアイソレーションを得る為に、積層体内に伝送線路L20を設けたのである。これによりダイオードD3、D4がON時には、伝送線路L20は高周波的にL8の延長として考えることができ、その結果アイソレーション調整をすることができる。またダイオードD3、D4がOFF時（DCS Rx受信時）には伝送線路L20は、信号経路であるアンテナ〜DCS Rx間に存在しないので、挿入損失低減にも寄与する。また容量C7は積層した誘電体シート間に印刷した電極パターンによって形成されるが、小型で面積、層数で制限された誘電体シート上では十分な容量をとることが困難である。このような状況にあっても伝送線路L20は比較的容易に形成することが出来るので有利である。伝送線路L20の長さは伝送線路L8の長さの30％以下が好ましい。
【００２１】
以上によりコントロール電源VC2がHighの時には、第３、第４のダイオードD3、D4は共にONとなり、第４のダイオードD4と伝送線路L8の接続点がグランドレベルとなり、λ/4共振器である伝送線路L8の反対側のインピーダンスが無限大となる。したがって、コントロール電源VC2がHighの時にはダイプレクサDip〜PCS RxおよびダイプレクサDip〜DCS Rx間の経路では信号は通過できず、ダイプレクサDip〜DCS／PCS Tx間の経路では信号が通過しやすくなる。一方、コントロール端子VC2がLowの時には第３のダイオードD3もOFFとなりダイプレクサDip〜DCS／PCS Tx間の経路では信号は通過できず、また第４のダイオードD4もOFFであるのでダイプレクサDip〜PCS RxおよびダイプレクサDip〜DCS Rx間の経路では信号が通過しやすくなる。
【００２２】
またコントロール端子VC3がHighの時には、第５、第６のダイオードD5、D6は共にONとなり、第６のダイオードD6と伝送線路L10の接続点がグランドレベルとなり、λ/4共振器である伝送線路L10の反対側のインピーダンスが無限大となる。したがって、コントロール端子VC3がHighの時にはDCS Rx間の経路には信号は通過できず、PCS Rx間の経路では信号が通過しやすくなる。逆にコントロール端子VC3がLowの時には第５のダイオードD5もOFFとなり、PCS Rx間の経路には信号は通過できず、また第６のダイオードD6もOFFであるのでDCS Rx間の経路では信号が通過しやすくなる。以上の構成により、コントロール端子VC2がHighの時にはDCS／PCS Txへ、コントロール端子VC2、VC3がそれぞれLow、Highの時にはPCS Rxへ、コントロール端子VC2およびコントロール端子VC3がLowの時にはDCS Rxへの切り替えが可能となる。
【００２３】
VC3がHighの時のPCS Rx − DCS Rx間のアイソレーションの調整にインダクタ又は伝送線路L30を使用する事も可能であるが、λ/4共振器であるL10と容量C10が、回路の末端であるDCS_Rx端子に接続されており、他の回路素子への影響度も少ないことから、比較的自由にL10、C10を前記アイソレーション、DCS_Rx端子の整合のために調整することができた。よってここではインダクタ又は伝送線路L30を挿入するに至らなかった。
【００２４】
第１のローパスフィルタLPF1は、伝送線路L11および容量C11〜C13より構成されるπ型のローパスフィルタである。ここでL11とC11は並列共振回路を構成し、その共振周波数はEGSMの送信周波数の２倍もしくは３倍の周波数に設定する。本実施例では３倍の2.7GHzに設定した。以上の構成によりパワーアンプから入力されるEGSM側の送信信号に含まれる高調波歪みを除去できる。
第１のローパスフィルタLPF1は第１の高周波スイッチSW1の第１のダイオードD1と伝送線路L5の間に配置しているが、これはダイプレクサDipと第１の高周波スイッチSW1との間に配置しても良いし、前記伝送線路L5とEGSM Txとの間に配置しても良い。前記第１のローパスフィルタLPF1のグランドに接続する容量を伝送線路L5と並列に配置すれば、並列共振回路を構成することとなり、伝送線路L5の線路長をλ／４よりも短く構成でき、またチョークコイルのインダクタンス値を小さくすることが出来る。
【００２５】
第２のローパスフィルタLPF2は、伝送線路L12および容量C14〜C16より構成されるπ型のローパスフィルタである。ここで伝送線路L12と容量C14は並列共振回路を構成し、その共振周波数はDCS／PCS送信周波数の２倍もしくは３倍の周波数に設定する。本実施例では２倍の3.6GHzに設定した。以上の構成によりパワーアンプから入力されるDCS／PCS側の送信信号に含まれる高調波歪みを除去できる。
第２のローパスフィルタLPF2も第１のローパスフィルタLPF1と同様に、ダイプレクサDipと第２の高周波スイッチSW2との間に配置しても良いし、前記伝送線路L7とDCS送信端子DCS Txとの間に配置しても良い。第1、第2のローパスフィルタLPF1、LPF2は、ダイオードD1と伝送線路L5との間、及びダイオードD3と伝送線路L7との間に構成されて、スイッチ回路の中に設けられている。これは回路設計上好ましいが必須ではない。ローパスフィルタは送信信号が通過するダイプレクサ〜送信端子との間の送信経路のどこかの位置に設けてあれば良い。
【００２６】
また、EGSM系をさらにGSM850(送信周波数：824〜849MHz、受信周波数：869〜894MHz)とEGSMに分けて、クワッドバンド対応とすることもできる。この場合、送信系は共通端子を用いることができ、受信系は前記トリプルバンド対応アンテナスイッチのEGSM受信端子部にGSM850とEGSMを切り替えるスイッチを接続することにより構成できる。また、前記スイッチの代わりにGSM850、EGSM帯のλ/4共振器である伝送線路を用いて、両者間の周波数を分けることでも実現できる。
【００２７】
次に、高周波増幅器側を図２を参照して説明する。この高周波増幅器はハイパワーアンプで整合回路端の出力端子Ｐ0を図１のアンテナスイッチモジュールの例えばEGSM Txの送信端子Ｐ1に接続し、増幅した送信信号をアンテナスイッチ側に送る役割を果たす。出力端子P0には、直流カットコンデンサCa2を介して、伝送線路ASL1の一端が接続される。伝送線路ASL1には一端を接地されたコンデンサCa3、Ca4が接続されて出力整合回路を構成する。伝送線路ASL1の他端は、半導体素子の一種である電界効果スイッチングトランジスタ（ＦＥＴ）Ｑ１のドレインに接続される。また、FET Ｑ１のソースは接地され、ゲートはバイポーラスイッチング素子（Ｂ−Ｔｒ）Ｑ２のコレクタに接続される。
【００２８】
他方、伝送線路ASL1の他端と電界効果スイッチングトランジスタFET Q1のドレインDとの接続点は、λ／４ストリップライン等からなるインダクタSL1とコンデンサCa5との直列回路を介して接地され、インダクタSL1とコンデンサCa5との接続点はドレイン電圧端子Vdd1に接続されている。また、電界効果スイッチングトランジスタFET Q1のゲートとバイポーラスイッチング素子Q2のコレクタとの接続点は、コンデンサCa6を介して接地されると共にゲート電圧端子Vgにも接続される。
【００２９】
更に、バイポーラスイッチング素子Q2のエミッタは接地され、ベースは伝送線路SL3の一端に接続される。バイポーラスイッチング素子Q2のコレクタは、ストリップライン等からなるインダクタSL2とコンデンサCa7との直列回路を介して接地され、インダクタSL2とコンデンサCa7との接続点は、コレクタ電圧端子Vcに接続される。また、インダクタSL2とコンデンサCa7との接続点は、バイポーラスイッチング素子Q2のベースと伝送線路SL3の一端との接続点にも接続される。伝送線路SL3の他端は、コンデンサCa8を介して接地されると共に入力端子Pinに接続される。
【００３０】
尚、図１及び図２の等価回路において伝送線路及びインダクタはストリップラインで構成されることが多いものの、マイクロストリップライン、コプレーナガイドライン等で構成されていてもよい。また、図１のスイッチ回路ではpinダイオードは伝送線路側にカソードを接続した例を示したが、この向きに限るものではない。伝送線路側にアノードを接続しても良い。但し、この場合は送信系の伝送線路はコンデンサを介して接地するか、または伝送線路の他端を直接電圧制御端子にする。前記伝送線路にコンデンサを介して接地した場合、伝送線路とコンデンサの間に電圧制御端子を接続する。受信系のpinダイオードはアノードを伝送線路側に接続しており、カソードはコンデンサを介して接地されている。前記受信系pinダイオードとコンデンサの間には抵抗が接続されており、その一端は電圧制御端子、又は接地されている。電圧制御端子として使用される場合、その端子に正の電圧を印加することにより送受信系ダイオードに逆バイアスをかけることができ、ダイオードのアイソレーションを更に大きくすることができる。結果として、アンテナ〜受信経路の挿入損失低減、他経路の送信時では前記ダイオードからの高調波発生を抑制することができる。
【００３１】
また、スイッチ回路のスイッチング素子としてpinダイオードを用いたが、これはSP3T（Single Pole 3 Throw）等のGaAsスイッチを用いても良い。さらにトランジスタはQ1をFET、Q2をB-Trとしたが、それぞれ他の種類のトランジスタでも良い。例えば、Si-MOSFET、GaAsFET、Siバイポーラトランジスタ、GaAsHBT（ヘテロ接合バイポーラトランジスタ）、ＨＥＭＴ(高電子移動度トランジスタ)等があげられる。もちろん、いくつものトランジスタを集積化したMMIC(モノリシックマイクロ波集積回路)を用いても良い。また、本実施例では伝送線路SL3とトランジスタQ2の間を直接繋いでいるが、抵抗を介して接続しても良い。
【００３２】
図３は、図１のアンテナスイッチモジュールと図２の高周波増幅器を一つの積層体内に収めた複合積層モジュールの誘電体グリーンシートの一部展開図である。図は積層体上部の１〜３層、中間の７〜８層及び下層の１３〜１５層の誘電体グリーンシートを抜き出したものである。誘電体グリーンシートは▲１▼が最上層で以下順に15層で構成され、最後のシート(15)は積層体の裏面を示している。また、図４はＸ−Ｘ断面図である。
実施例で使用した誘電体グリーンシート（以下、グリーンシート或いはシートと言う。）は９５０℃以下の低温焼成が可能なＬＴＣＣ材料からなる。例えば、Ａｌ２Ｏ３換算で１０〜６０質量％、ＳｉＯ２換算で２５〜６０質量％、ＳｒＯ換算で７．５〜５０質量％、ＴｉＯ２換算で２０質量％以下のＡｌ，Ｓｉ，Ｓｒ，Ｔｉと、Ｂｉ２Ｏ３換算で０．１〜１０質量％、Ｎａ２Ｏ換算で０．１〜５質量％、Ｋ２Ｏ換算で０．１〜５質量％、ＣｕＯ換算で０．０１〜５質量％、ＭｎＯ２換算で０．０１〜５質量％のＢｉ、Ｎａ、Ｋ、Ｃｕ、Ｍｎをそれぞれ含有した誘電体組成物が用いられる。
【００３３】
グリーンシートは伝送線路や容量を形成しやすいようにシート厚みは４０〜２００μｍのものを使用し、電極材は銀系のものを用いた。このグリーンシートの各層に伝送線路やコンデンサ容量を電極パターンにより形成し、適宜スルーホールを設けて回路を構成している。このグリーンシートを順次積層圧着し、９５０℃で焼成することにより高周波部品が複合化された複合積層モジュールが得られる。積層体の大きさは横13.75mm×縦8mm×高さ0.75mm程度であり、積層体の上面には図４に示すようにダイオードやトランジスタ及びチップインダクタ、チップコンデンサ、抵抗体等のチップ素子を搭載し、その上に金属ケース（図示せず）を被せて完成品とする。完成後の全高は1.8mm程度である。ただし、金属ケースの代わりに、樹脂封止パッケージとしても良く、この場合の全高は1.5mm程度である。
【００３４】
積層体内の概略構成は、アンテナスイッチモジュール側は、上部層に分波器及びローパスフィルタを構成する伝送線路L1、L2、L3、L4等を、中間層に分波器、スイッチ回路及びローパスフィルタを構成するコンデンサ容量C1、C3、C6、C10等を、下部層にスイッチ回路を構成する伝送線路L5、L6、L7、L8、L9、L10等が主に形成されている。一方高周波増幅器側は、上部層に初段整合回路の主に伝送線路を、中間層に初段、後段整合回路の主にコンデンサ容量を、下部層にサーマルビアや後段整合回路の主に伝送線路、電源供給用ラインが主に形成されている。グランド電極は図３に示した第2、3、8、13、14、15層にそれぞれG1、G2、G3、G4、G5、G6と設けられている。本例では中間層を省略しているのでグランド電極や伝送線路、コンデンサ容量の全てを表していないが、概略上記のような配置によってそれぞれ電極パターンにより形成されている。積層体への搭載部品あるいは基板外付け部品は、上記したようにダイオードD1〜D6、トランジスタQ1〜Q3、チップコンデンサC5、C8、Ca5〜Ca7、抵抗体R1〜R3などがある。
【００３５】
高周波増幅器とアンテナスイッチモジュールの接続は上層にあり、相互干渉を避けるためにグリーンシート▲１▼の伝送線路ASL1（高周波増幅器側の線路）とグリーンシート▲２▼の伝送線路ASL2（アンテナスイッチモジュール側の引廻し線路）とは層を変えて且つ上下に重ならないような位置に形成している。本例では両者の間に位相調整用のハイパスフィルタを介在させているが、これはＬＣ回路をチップインダクタとチップコンデンサで構成し積層体の上面に搭載している。これにより積層体モジュールを作成した後でも位相調整が出来るので、高調波を減衰するため等に試作調整の時間がかからず望ましい。また伝送線路ASL1とASL2は上下異なる層で且つ投影上で干渉しない位置に設けているので両高周波部品間の干渉をここでも避けることが出来ている。また、表層において、ASL1とシールド電極を挟んでアンテナスイッチ側には、ローパスフィルタよりもアンテナ側の回路パターンが存在するため、ASL1とこのパターンが電磁気的な結合を起こすと、ローパスフィルタを介さず、不要高周波電力がそのままアンテナから出力されることとなる。本実施例のようにこの間をシールド電極SGで分離することによって、上記のような結合を回避することができ、高周波特性の向上に役立っている。
【００３６】
図に示すようにこの積層体モジュールは、高周波増幅器を構成する電極パターンは左側領域に、他方アンテナスイッチモジュールを構成する電極パターンは右側領域に形成し、グリーンシートは積層方向全てに渡って２つの領域に区分して構成している。さらに第1層の左右領域の間に帯状のシールド電極SGを設け、このシールド電極SGから積層方向の全層にわたってスルーホール電極HGを縦列して設けている。スルーホール電極HGは、シールド電極SGから3層目のグランド電極G2、8層目のグランド電極G3、13層目のグランド電極G4そして最下層のグランド電極G6にも繋がっており、両高周波部品間の相互干渉を抑制するとともに、上下方向にある電極パターン間の相互干渉の抑制にも効果がある。寸法配置的に余裕がある場合は、全層のグリーンシートに帯状のシールド電極SGを設けることが望ましい。しかし多くの場合それが出来ないのでグランド電極を兼用してシールド電極SGの作用を引き出すことができている。
【００３７】
縦列したスルーホール電極HGの間隔は、出来るだけ広がらない方が良いが、強度上、製造上また相互干渉の抑制効果の傾向からスルーホール電極HGの間隔ｇは、干渉を防ぎたい最も高い周波数の波長(λ)の１／４以下とする必要がある。実際のところではほぼλ／10〜λ／50程度で遮蔽効果が高まることが分かった。この実施例では間隔gは不等間隔であるが、おおよそDCS帯の3倍波(5.4GHz近傍)のλ/20（略1mm）〜λ/25程度とした。このように縦列したスルーホール電極HGは、間欠的に設けているので層間の密着強度が高まり強度が増す。スルーホールは必ずしも直線上に設ける必要は無く、図３の7層目及びそれ以下の層で見られるように電極パターンの配置等を考慮し適宜ずらして設けてもよい。以上のようにシールド電極SG及び／又はグランド電極とスルーホール電極HGによるグランド遮蔽効果により両者高周波部品間のノイズ等の相互干渉が無くなり、高周波増幅器の発振等の不安定動作を防止できる。さらに、高周波部品を一つの積層体の中に集約したのでその占有面積は、従来のパワーアンプと高周波アンテナスイッチを別々に基板に実装した場合に比べて約50％の小型化が出来ており、携帯電話などの通信機に搭載することで小型軽量化のニーズに答えることが出来る。
【００３８】
図１に示したアンテナスイッチモジュールの等価回路、図２に示した高周波増幅器の等価回路は一例である。増幅器回路側は、半導体素子Q3と電源供給回路を同様に付加して増幅回路を3段、またそれ以上の多段となしハイパワーアンプとして構成することも出来る。また、アンテナスイッチモジュールと高周波増幅器の間にカプラ回路やアイソレータ回路を備えても良く、受信系経路にはSAWフィルタを挿入しても良い。また、アンテナスイッチモジュール回路とカプラ回路を複合積層モジュールとしても良い。
上記した高周波スイッチモジュールやアンテナスイッチモジュールと高周波増幅器を複合化した複合積層モジュールをアンテナを共用とする携帯電話などの無線通信機に用いることによって小型軽量化の要求に答えることが出来る。
【００３９】
また本発明で用いられる送受信系システムとしては、上記した以外にもPDC800帯域(810〜960MHz)、GPS帯域(1575.42MHz)、PHS帯域(1895〜1920MHz)、Bluetooth帯域(2400〜2484MHz)や、米国で普及が見込まれるCDMA2000、中国で普及が見込まれるTD-SCDMA、欧州で普及が見込まれるW-CDMAなどを組み合わせたマルチバンドアンテナスイッチ回路の場合も同様の効果が期待できる。これらの場合の回路を用いてデュアルバンド、３バンド、４バンド、５バンド等のマルチモードマルチバンドの高周波スイッチ回路が得られる。
【００４０】
【発明の効果】
本発明によれば、アイソレーションが十分とれて挿入損失が低減され、送信信号が受信回路側に漏洩することが防止された高周波スイッチモジュールとなる。さらに一つの積層体内にこれらの機能を一体化することにより損失が無く変換効率の高い特性の優れた複合積層モジュールが得られる。そしてこれらを用いることにより小型軽量のマルチバンド型の高性能な通信機を提供することができる。
【図面の簡単な説明】
【図１】本発明の一実施例を示すトリプルバンド用アンテナスイッチモジュールの等価回路図である。
【図２】本発明の一実施例を示す高周波増幅器の等価回路図である。
【図３】本発明の複合積層モジュールの一実施例を示す、誘電体グリーンシートの一部展開図である。
【図４】複合積層モジュールのX-X断面図である。
【図５】本発明のマルチバンド用アンテナスイッチモジュールの形態を説明するブロック図である。
【符号の説明】
ASM：アンテナスイッチモジュール（高周波スイッチモジュール）
HPA：ハイパワーアンプ（高周波増幅器）
Dip：ダイプレクサ（分波器）
SW：スイッチ回路
LPF：ローパスフィルタ回路
SAW：弾性表面波フィルタ
L、SL、ASL：インダクタ、伝送線路
C、Ca：コンデンサ
Ｑ１、Ｑ２：半導体スイッチング素子
SG：シールド電極
HG：スルーホールによるシールド電極
【図１】
0004126651.tif 000002
【図２】
0004126651.tif 000003
【図３】
0004126651.tif 000004
【図４】
0004126651.tif 000005
【図５】
0004126651.tif 000006