(57)【特許請求の範囲】
【請求項１】
フローティングゲートパターンとゲート間絶縁膜パターンとから成る段差付きパターンが形成されている基板上に導電膜、酸化ブロッキング膜及びフォトレジスト膜をこの順に形成する段階と、
前記フォトレジスト膜を露光せずに現像液に浸漬して現像を行い、前記フォトレジスト膜の上部表面を前記酸化ブロッキング膜のうち前記段差付きパターンの上面に直接的に配された部分の上部表面よりも下方に位置させ、前記酸化ブロッキング膜の一部を露出させるフォトレジストパターンを形成する段階と、
前記フォトレジストパターンにより露出された前記酸化ブロッキング膜を除去し、前記段差付きパターン上に形成されている前記導電膜を露出させる酸化ブロッキング膜パターンを形成する段階と、
前記フォトレジストパターンを除去する段階と、
前記酸化ブロッキング膜パターンにより露出された導電膜の表面を酸化させてコントロールゲートパターンを限定するハードマスクを形成する段階と、
前記酸化ブロッキング膜パターンを除去する段階と、
前記ハードマスクをエッチングマスクとして前記導電膜をエッチングしてコントロールゲートを形成する段階と、
前記ハードマスクを除去して積層ゲートを完成する段階とを含むことを特徴とする自己整列無露光パターン形成プロセスを利用したフラッシュメモリ素子の製造方法。
【請求項２】
前記フォトレジストパターンの高さは、前記段差付きパターン上に形成されている前記導電膜の２０％〜９０％であることを特徴とする請求項１に記載のフラッシュメモリ素子の製造方法。
【請求項３】
窒化膜を５０〜１００Åの厚さに、または酸窒化膜を５０〜６００Åの厚さに形成することにより前記酸化ブロッキング膜を形成することを特徴とする請求項１に記載のフラッシュメモリ素子の製造方法。
【請求項４】
前記基板はセル領域及び周辺回路領域を含み、
フローティングゲートパターン及びゲート間絶縁膜パターンから成る段差付きパターンは前記セル領域に形成され、
前記ハードマスクを形成する段階後に、
周辺回路領域にゲートを形成するためのハードマスクを形成する段階をさらに含み、
前記コントロールゲートを形成する段階は、前記周辺回路領域に形成された前記ハードマスクをエッチングマスクとして前記導電膜をパターニングして前記セル領域に前記コントロールゲートを、かつ、前記周辺回路領域にゲートを形成する段階であることを特徴とする請求項１に記載のフラッシュメモリ素子の製造方法。
【請求項５】
前記フォトレジスト膜は、第１のノボラック樹脂及び前記第１のノボラック樹脂の総重量を基準として３〜１５重量％の光活性化合物を含むフォトレジストからなることを特徴とする請求項１に記載のフラッシュメモリ素子の製造方法。
【請求項６】
前記フォトレジスト膜は、第１のノボラック樹脂、前記第１のノボラック樹脂の総重量を基準として１０〜６０重量％のポリヒドロキシスチレン及び前記第１のノボラック樹脂の総重量を基準として１５〜３０重量％の光活性化合物を含むフォトレジストからなることを特徴とする請求項１に記載のフラッシュメモリ素子の製造方法。
【請求項７】
前記第１のノボラック樹脂は、重量平均分子量が２，０００〜１０，０００ｇ／モルであり、多分散度が２．０〜７．０であることを特徴とする請求項５または６に記載のフラッシュメモリ素子の製造方法。
【請求項８】
前記ポリヒドロキシスチレンは、重量平均分子量が３，０００〜５０，０００ｇ／モルであり、多分散度が１．１〜３．０であることを特徴とする請求項６に記載のフラッシュメモリ素子の製造方法。
【請求項９】
前記光活性化合物は、キノンジアジド系の化合物であることを特徴とする請求項５または６のいずれかに記載のフラッシュメモリ素子の製造方法。
【請求項１０】
前記現像段階前に、前記フォトレジスト膜が形成されている基板をベークする段階をさらに含むことを特徴とする請求項１に記載のフラッシュメモリ素子の製造方法。
【請求項１１】
前記ベーク段階は、１３０〜１６０℃の温度条件下で３０〜１２０秒間行われることを特徴とする請求項１０に記載のフラッシュメモリ素子の製造方法。
【請求項１２】
前記ベーク段階は、９０〜１２０℃の温度条件下で３０〜１２０秒間行われる第１のベーク段階と１３０〜１６０℃の温度条件下で３０〜１２０秒間行われる第２のベーク段階とを含むことを特徴とする請求項１０に記載のフラッシュメモリ素子の製造方法。
【請求項１３】
前記フォトレジスト膜は、ポリマーのバックボーンにｔ−ブトキシオキシカルボルニル基及びアセタル基が保護基として結合されているポリマー及び前記ポリマーの総重量を基準として０．５〜８重量％の光酸発生剤を含むフォトレジストからなることを特徴とする請求項１０ないし１２のいずれか１項に記載のフラッシュメモリ素子の製造方法。
【請求項１４】
前記ポリマーは、前記ポリマーのバックボーンの総重量を基準として３〜１０重量％の前記保護基を含むことを特徴とする請求項１３に記載のフラッシュメモリ素子の製造方法。
【請求項１５】
前記ポリマーのバックボーンは、ポリヒドロキシフェノール又はノボラックであることを特徴とする請求項１３に記載のフラッシュメモリ素子の製造方法。
【請求項１６】
前記フォトレジストは、重量平均分子量が３，０００〜２０，０００ｇ／モルであり、多分散度は１．３〜３．５であることを特徴とする請求項１３に記載のフラッシュメモリ素子の製造方法。
【請求項１７】
前記フォトレジストパターンを形成する段階は、前記現像液に対する前記フォトレジスト膜の現像速度が５００Å／秒〜１，０００Å／秒である条件下で現像を行う段階であることを特徴とする請求項１に記載のフラッシュメモリ素子の製造方法。
【請求項１８】
前記現像は、２．３８重量％のＴＭＡＨを現像液として２０〜１５０秒間行われるか、水酸化ナトリウム又は水酸化カルシウムを現像液として２０〜２００秒間行われるか、メタノール又はエタノールを現像液として１０〜２００秒間行われるか、あるいはコリンを現像液として２０〜２００秒間行われることを特徴とする請求項１７に記載のフラッシュメモリ素子の製造方法。
【請求項１９】
前記段差付きパターンは２つのセルで共通に用いられる共通ソースラインをさらに含むことを特徴とする請求項１に記載のフラッシュメモリ素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は自己整列無露光フォトプロセスを利用したフラッシュメモリ素子の製造方法に関する。
【０００２】
【従来の技術】
フラッシュメモリ素子の高集積化が進むにつれて積層ゲートパターンが微細化されつつある。近年、積層ゲートの構造が自己整列化学機械的研磨（以下、自己整列ＣＭＰ）工程により製造され始めている。
【０００３】
自己整列ＣＭＰ工程を図１の工程フローチャート及び図２ないし図９の工程別断面図を参照して説明する。基板１０はセル領域と周辺回路領域とに区分けされている。第１段階において、セル領域上にパッド酸化膜１１、フローティングゲート２０、ゲート間絶縁膜２１及び２つのセルで共通に用いられる共通ソースライン２５が形成されている基板１０の全面に導電膜３５、反射防止膜４０及び酸化膜４５をこの順に形成する（図２参照）。
【０００４】
次に、第２段階において、周辺回路領域にのみ酸化膜４５を残留させるために、セル領域の形成のためのフォトリソグラフィ工程を行う。具体的に、周辺回路領域をマスキングするフォトレジストパターン５０を形成した後に、セル領域に形成されている酸化膜４５及び反射防止膜３５を除去する（図３参照）。
【０００５】
次に、第３段階において、基板１０の全面に酸化ブロッキング膜として窒化膜６０を約１，５００Åの厚さに形成した後（図４参照）にＣＭＰ工程を行い、第４段階において、フローティングゲート２０及び共通ソースライン２５上に形成されている導電膜３５の表面の一部を露出させる（図５参照）。
【０００６】
続いて、第５段階において酸化工程を行えば、酸化ブロッキング膜としての窒化膜６０により覆われている部分では酸化膜が成長せず、露出された導電膜３５の表面でのみ酸化膜７０が成長する（図６参照）。最後に、第６段階において窒化膜６０を除去すれば、コントロールゲートが形成される領域を限定する酸化膜からなるハードマスク７０が完成される（図７参照）。すなわち、自己整列ＣＭＰ工程及び酸化工程によりハードマスク７０が形成されるのである。
【０００７】
次に、第７段階において、周辺回路領域にゲートを限定するハードマスク８５を形成する。具体的に、基板１０の全面にフォトレジストを塗布した後に露光及び現像工程を行い、周辺回路領域にゲートパターンを限定するフォトレジストパターン８０を形成する。次に、これをエッチングマスクとして第２段階で周辺回路領域に残留させた酸化膜４５及び反射防止膜４０をエッチングし、周辺回路領域にゲートを限定するハードマスク８５を形成する（図８参照）。
【０００８】
最後に、第８段階において、フォトレジストパターン８０を除去した後、セル領域のハードマスク７０及び周辺回路領域のハードマスク８５をエッチングマスクとして第１段階で形成した導電膜３５をエッチングすることにより、セル領域にコントロールゲート９０を形成して積層ゲート構造を完成すると同時に、周辺回路領域にゲート９５を形成する（図９参照）。
【０００９】
このように、従来の技術によるフラッシュメモリ素子の製造方法によれば、自己整列ＣＭＰ工程によりコントロールゲートを形成することから、微細な積層ゲート構造を容易に形成できる。しかし、この自己整列ＣＭＰ工程は様々な問題を有する。すなわち、酸化ブロッキング膜としての窒化膜６０に対してＣＭＰ工程を行う場合、ＣＭＰ終了点を正確に設定できなければ導電膜３５が過度に除去されてゲートの抵抗が増えてしまう。さらに、ＣＭＰ工程を行うためにはスラリー吹き付けシステム、ＣＭＰ装置、終了点検出装置、廃化学物質除去システム及び洗浄装置などの複雑なシステムが必要とされ、しかもＣＭＰ工程中に多量の化学物質（スラリー）及びパッドなどを使用するため、コスト高につながる。なおかつ、ＣＭＰ工程を行う前にセル領域をオープンさせるためのフォトリソグラフィ工程を必ず伴うため、工程が複雑である。
【００１０】
【発明が解決しようとする課題】
本発明が解決しようとする技術的課題は、より簡単なシステムを利用して単純化した工程により高集積化したフラッシュメモリ素子を製造できる方法を提供するところにある。
【００１１】
【課題を解決するための手段】
前記技術的課題を達成するために、本発明に係るフラッシュメモリ素子の製造方法は、自己整列無露光パターン形成プロセスを利用する。具体的に、フローティングゲートパターンとゲート間絶縁膜パターンとから成る段差付きパターンが形成されている基板上に導電膜、酸化ブロッキング膜及びフォトレジスト膜をこの順に整合的に形成する。次に、フォトレジスト膜を露光せずに現像液に浸漬して現像を行い、フォトレジスト膜の上部表面を酸化ブロッキング膜のうち段差付きパターンの上面に直接的に配された部分の上部表面よりも下方に位置させて酸化ブロッキング膜の一部を露出させるフォトレジストパターンを形成する。次に、フォトレジストパターンにより露出された酸化ブロッキング膜を除去し、段差付きパターン上に形成されている前記導電膜を露出させる酸化ブロッキング膜パターンを形成した後に、フォトレジストパターンを除去する。次に、酸化ブロッキング膜パターンにより露出された導電膜の表面を酸化させてコントロールゲートパターンを限定するハードマスクを形成する。次に、酸化ブロッキング膜パターンを除去した後、ハードマスクをエッチングマスクとして導電膜をエッチングしてコントロールゲートを形成し、最後にハードマスクを除去して積層ゲートを完成する。
【００１３】
最終フォトレジストパターンの高さは、前記段差付きパターン上に形成されている前記導電膜の２０％〜９０％にする。
【００１４】
酸化ブロッキング膜は、窒化膜を５０〜１００Åの厚さに、または酸窒化膜を５０〜６００Åの厚さに形成することにより形成する。
【００１５】
本発明に係る無露光パターン形成プロセスを利用したフラッシュメモリ素子の製造方法に好適なフォトレジスト膜は、第１のノボラック樹脂及び前記第１のノボラック樹脂の総重量を基準として３〜１５重量％の光活性化合物を含むフォトレジスト、第１のノボラック樹脂、現像液に対する前記フォトレジスト膜の現像速度が３００Å／秒〜１，５００Å／秒であり、前記第１のノボラック樹脂の総重量を基準として１０〜６０重量％の第２のノボラック樹脂及び前記第１のノボラック樹脂の総重量を基準として１５〜３０重量％の光活性化合物を含むフォトレジスト、又は、第１のノボラック樹脂、前記第１のノボラック樹脂の総重量を基準として１０〜６０重量％のポリヒドロキシスチレン及び前記第１のノボラック樹脂の総重量を基準として１５〜３０重量％の光活性化合物を含むフォトレジストから形成されることが好ましい。
【００１６】
好ましくは、現像段階前に、フォトレジスト膜が形成されている基板をベークする段階をさらに含む。この時、ベーク段階は、１３０〜１６０℃の温度条件下で３０〜１２０秒間、又は９０〜１２０℃の温度条件下で３０〜１２０秒間行われる第１のベーク段階と１３０〜１６０℃の温度条件下で３０〜１２０秒間行われる第２のベーク段階とを含む。
【００１７】
ベークを行う場合、フォトレジスト膜は、ポリマーのバックボーンにｔ−ブトキシオキシカルボルニル基及びアセタル基が保護基として結合されているポリマー及び前記ポリマーの総重量を基準として０．５〜８重量％の光酸発生剤を含むフォトレジストからなることが好ましい。
【００１８】
【発明の実施の形態】
以下、本発明に係る自己整列無露光パターン形成プロセスを利用したフラッシュメモリ素子の製造方法について説明する。ここで、本発明は後述する実施形態に限定されることなく、相異なる各種の形態に具現できる。ただし、これら実施の形態は本発明の開示を完全なるものにし、かつ当業者に本発明の範ちゅうを完全に知らせるために提供される。図中、同一の参照符号は同一の構成要素を表わす。
【００１９】
図１０は、本発明の第１の実施形態による自己整列無露光パターン形成プロセスを利用したフラッシュメモリ素子の製造工程を示すフローチャートであり、図１１〜図２０は図１０の各段階に対応する断面図である。
【００２０】
基板１００はセル領域と周辺回路領域とに区分けされている。第１００段階において、セル領域上にパッド酸化膜１１１、フローティングゲート１２０、ゲート間絶縁膜１２１及び共通ソースライン１２５が形成されている基板１００の全面にゲート酸化膜（図示せず）を再成長させる。以下、フローティングゲート１２０及びゲート間絶縁膜１２１からなるパターンを段差付きパターンと言う。図面に示されたように、段差付きパターンは共通ソースライン１２５をさらに含んでも良い。次に、段差付きパターンに導電膜１３５及び酸化ブロッキング膜１６０をこの順に整合的に形成する。次に、結果物の全面にフォトレジスト膜１６５を形成する（図１１参照）。
【００２１】
導電膜１３５は、ポリシリコンを用いて１，５００〜２，５００Åの厚さに、好ましくは２，０００Åの厚さに形成する。また、酸化ブロッキング膜１６０は窒化膜（ＳｉＮ）又は酸窒化膜（ＳｉＯＮ）である。この時、窒化膜の場合には５０〜１００Åの厚さに、そして酸窒化膜の場合には５０〜６００Å厚さに形成する。フォトレジスト膜１６５の厚さは後述するフォトレジストの残膜率特性及び最終的に形成しようとするフォトレジストパターンの高さを考慮して形成する。
【００２２】
続いて、第１１０段階において、フォトレジスト膜１６５を現像液に浸漬して現像を行い、酸化ブロッキング膜１６０のうち段差付きパターン上に形成されている酸化ブロッキング膜１６０の領域を露出させるフォトレジストパターン１６５Ｐを形成する（図１２参照）。この時、フォトレジストパターン１６５Ｐの高さは段差付きパターン上に形成されている導電膜１３５のそれの２０％〜９０％である。
【００２３】
フォトレジストパターン１６５Ｐは露光工程なしに現像処理だけで段差付きパターンに自己整列的に形成される。残膜率特性が８０％以下、好ましくは、２０％〜８０％、より好ましくは２０〜５０％の特性を持つフォトレジストを用いて下部の段差付きパターンに沿って整合的にフォトレジスト膜１６５を形成されたため、露光工程なしに現像工程だけでフォトレジストパターン１６５Ｐを形成できる。残膜率とは、（現像後に残留するフォトレジストパターン１６５Ｐの厚さ／現像前のフォトレジスト膜１６５の厚さ）×１００％で計算した値である。
【００２４】
前述の特性を満足するフォトレジストとしては、第１のノボラック樹脂及び前記第１のノボラック樹脂の総重量を基準として３〜１５重量％の光活性化合物（以下、ＰＡＣ）を含むフォトレジストが好適である。
【００２５】
前記第１のノボラック樹脂としては、現像速度が５００Å／秒〜１，０００Å／秒であり、重量平均分子量が２，０００〜１０，０００ｇ／モルであり、そして多分散度は２．０〜７．０であるノボラック樹脂を使用することが好ましい。
【００２６】
第１のノボラック樹脂の例としては、ｍ−クレゾル及びｐ−クレゾルの混合物を蓚酸触媒の存在下でホルマリンと縮合反応させて得られたフェノールノボラック樹脂、またはｏ−クレゾル、ｍ−クレゾル及びｐ−クレゾルの混合物及び２，４−キシレンオールを蓚酸触媒の存在下でホルマリンと縮合反応させて得られたノボラック樹脂を挙げることができる。そして、前記ＰＡＣとしてはキノンジアジド系化合物が好適に使用される。
【００２７】
また、フォトレジストとしては、第１のノボラック樹脂、現像液に対する現像速度が３００Å／秒〜１，５００Å／秒であり、前記第１のノボラック樹脂の総重量を基準として１０〜６０重量％の第２のノボラック樹脂及び前記第１のノボラック樹脂の総重量を基準として１５〜３０重量％のＰＡＣを含むフォトレジスト、又は第１のノボラック樹脂、第１のノボラック樹脂の総重量を基準として１０〜６０重量％のポリヒドロキシスチレン及び第１のノボラック樹脂の総重量を基準として１５〜３０重量％の光活性化合物を含むフォトレジスト、又はこれらの化合物が使用される場合もある。
【００２８】
第２のノボラック樹脂としては、重量平均分子量が２，０００〜１０，０００ｇ／モルであり、多分散度が３．０〜７．０であるノボラック樹脂が好適である。前記ポリヒドロキシスチレンとしては重量平均分子量が３，０００〜５０，０００ｇ／モルであり、多分散度が１．１〜３．０である物質が好適である。
【００２９】
一方、現像段階（１１０段階）前にベーク段階（１０５段階）をさらに行ってもよい。これは、ベーク段階（１０５段階）を通じてフォトレジスト膜の現像液に対する現像速度を速めることにより、フォトレジスト膜の残膜率を８０％以下に、好ましくは、５０％以下に容易に調節可能になるためである。
【００３０】
特に、バックボーンに保護基が結合されているポリマーを含むフォトレジストを用いてフォトレジスト膜１６５を形成する場合、ベーク段階（１０５段階）を行うことが好ましい。ベーク段階（１０５段階）によりポリマーのバックボーンに結合されている保護基が脱保護化される。これにより、フォトレジスト膜１６５の現像液に対する現像速度が速くなって所望の残膜率が得られる。
【００３１】
例えば、ポリマーのバックボーンにｔ−ブトキシオキシカルボルニル基及びアセタル基が保護基として結合されているポリマー及び前記ポリマーの総重量を基準として０．５〜８重量％の光酸発生剤を含むフォトレジストを用いてフォトレジスト膜１６５を形成する場合、ベーク段階（１０５段階）を行えば、残膜率を８０％以下に、好ましくは、２０〜８０％に、さらに好ましくは、２０〜５０％に調節できる。前記ポリマーはポリマーバックボーンの総重量を基準として３〜１０重量％の保護基を含み、ポリマーのバックボーンはポリヒドロキシフェノール又はノボラックであることが好ましい。もちろん、ｔ−ブトキシオキシカルボルニル基及びアセタル基のほかに、他の保護基も使用可能である。
【００３２】
そして、前記フォトレジストは重量平均分子量が３，０００〜２０，０００ｇ／モルであり、多分散度は１．３〜３．５であることが好ましい。
【００３３】
この時、前記ベーク段階は１３０〜１６０℃の温度条件下で３０〜１２０秒間１段階ベークにより行っても良く、９０〜１２０℃の温度条件下で３０〜１２０秒間行われる第１のベーク及び１３０〜１６０℃の温度条件下で３０〜１２０秒間行われる第２のベークを含む２段階ベークにより行っても良い。２段階ベークは、ポリマーのバックボーンに２以上の相異なる保護基が結合されている場合、相異なる保護基がそれぞれ十分に脱保護化されて所望の残膜率が容易に得られるという長所がある。
【００３４】
現像段階（１１０段階）は、２．３８重量％のＴＭＡＨを現像液として２０〜１５０秒間行うか、水酸化ナトリウム（ＮａＯＨ）又は水酸化カルシウム（ＫＯＨ）を現像液として２０〜２００秒間行うか、メタノール又はエタノールを現像液として１０〜２００秒間行うか、それともコリンを現像液として２０〜２００秒間行う。
【００３５】
次に、第１２０段階において、現像工程だけで形成されたフォトレジストパターン１６５Ｐにより露出された酸化ブロッキング膜１６０を除去し、ハードマスクが形成される領域の導電膜を露出させる酸化ブロッキング膜パターン１６０Ｐを形成する（図１３参照）。酸化ブロッキング膜パターン１６０Ｐは、エッチバック工程により段差付きパターン上に形成されている酸化ブロッキング膜１６０を除去して形成する。
【００３６】
次に、第１３０段階において、フォトレジストパターン１６５Ｐを除去し（図１４参照）、第１４０段階において、酸化工程を行ってハードマスク１７０を形成する（図１５参照）。これにより、酸化ブロッキング膜パターン１６０Ｐにより露出された導電膜１３５の表面だけで酸化がなされる。従って、フォトリソグラフィ工程を行わなくても下部フローティングゲートに正確に整列されたコントロールゲートを限定するハードマスク１７０を形成できる。ここで、酸化工程に際しては、ハードマスク１７０の厚さを後続するコントロールゲートの形成のためのエッチング時にマスクとして十分に機能できる厚さにする。
【００３７】
引続き、第１５０段階において、酸化ブロッキング膜パターン１６０Ｐを除去してハードマスク１７０を完成する（図１６参照）。この時、酸化ブロッキング膜パターン１６０Ｐは通常のリン酸ストリップ又はウェットエッチング方式により除去する。
【００３８】
次に、第１６０段階において、基板１００の全面に窒化膜及び反射防止膜を形成した後、通常のフォトリソグラフィ工程を通じて周辺回路領域にゲートパターンを限定するハードマスク１８５を形成する（図１７参照）。
【００３９】
最後に、第１７０段階において、１００段階〜１５０段階を通じて形成されたセル領域のコントロールゲートを限定するハードマスク１７０及び１６０段階で形成された周辺回路領域のゲートを限定するハードマスク１８５を用いて導電膜１３５をエッチングし、セル領域にはコントロールゲート１９０を、かつ周辺回路領域にはゲート１９５を形成する（図１８参照）。
【００４０】
図１９ないし図２０は、本発明の第２実施の形態による工程別断面図であり、図１９に示されたように、フォトレジスト膜１６５を形成する工程までは第１実施の形態の方法と同様にして行う。ただし、第２実施の形態では、フォトレジスト膜１６５を現像液に浸漬して現像を行い、段差付きパターン上に残留するフォトレジスト膜１６５Ａの高さＨを導電膜１３５の１０％以下にする。
【００４１】
次に、フォトレジストエッチバックを行って前記段差付きパターン上のフォトレジスト膜１６５Ａを除去し、図２０に示されたように、酸化ブロッキング膜１６０のうち前記段差付きパターン上に形成されている部分を露出させるフォトレジストパターン１６５Ｐを形成する。後続工程は第１実施の形態の方法と同様にして行う。
【００４２】
第２実施の形態のように、現像工程だけでフォトレジストパターン１６５Ｐを形成するのではなく、段差付きパターン上に形成されているフォトレジスト膜１６５Ａがある程度残留するように現像を行った後、エッチバックを行ってフォトレジストパターン１６５Ｐを形成すれば、現像工程だけでフォトレジストパターンを形成する場合と比較して現像工程の工程マージンに上がるという効果がある。
【００４３】
以下、本発明を下記の実験例を参考として一層詳細に説明する。ここで、これらの実験例が本発明を制限するものではない。
【００４４】
＜実験例１：ＰＡＣの含量と残膜率との関係測定＞
ｍ−クレゾル及びｐ−クレゾルが３０：７０の割合で混合されたクレゾル混合物を蓚酸触媒の存在下でホルマリンと縮合反応させて得られたフェノールノボラック樹脂及び光活性化合物をＰＧＭＥＡ（ｐｒｏｐｙｌｅｎｅ ｇｌｙｃｏｌ ｍｏｎｏｅｔｈｙｌ ａｃｅｔａｔｅ）に浸漬してフォトレジストを製造した。このとき、ＰＡＣとしては、１，２−ナフトキノン−２−ジアジド−５−スルホニルクロライド及び１，１，１−トリ（４−ヒドロキシフェニル）エタノールトリエチルアミン触媒の存在下で１，４−ダイオキサンと反応させて得られた化合物を使用した。
【００４５】
次に、ＰＡＣの重量比がフォトレジストの総重量に対して７ｗｔ％、１１ｗｔ％、１６ｗｔ％、１９ｗｔ％、２２ｗｔ％である相異なる５つのフォトレジストを用意した。
【００４６】
ＰＡＣの重量比がフォトレジストの総重量に対して７ｗｔ％であるフォトレジストを４枚の基板にそれぞれ６，０００Åの厚さに塗布した後、各基板を２．３８ｗｔ％のＴＭＡＨ現像液にそれぞれ２０秒、４０秒、６０秒及び８０秒間浸漬した後、残留するフォトレジスト膜の厚さを測定した。残りの相異なる重量の光活性化合物を含むフォトレジストに対してもこれと同一の実験条件下で実験を行い、その結果を図２１に示す。
【００４７】
図２１から明らかなように、ＰＡＣの重量比が１６％未満であるフォトレジストの場合、現像を２０秒間行えば残膜率が５０％以下となり、現像時間が２０秒以上になる場合に残膜率が３０％未満になる。
【００４８】
＜実験例２：現像時間及び残膜率間の関係測定＞
実験例１の方法と同様にしてＰＡＣの重量が１０ｗｔ％であるフォトレジストを製造し、これを相異なる１０枚の基板にそれぞれ１０，０００Åの厚さに塗布した。次に、それぞれを２．３８ｗｔ％のＴＭＡＨ現像液にそれぞれ１０秒間、２０秒間、３０秒間、４０秒間、５０秒間、６０秒間、７０秒間、８０秒間、９０秒間及び１００秒間浸漬した後に残留するフォトレジスト膜の厚さを測定し、その結果を図２２に示す。
【００４９】
図２２から明らかなように、フォトレジスト膜が現像処理後の３０秒までは激しく薄まるものの、３０秒後には一定した残膜率を維持する。これより、残膜率が９０％以上に維持される通常のフォトレジストとは残膜率の点で違いがあるだけであり、現像を行ってから所定時間経過後には一定した残膜率が維持される特性は同じである。
【００５０】
＜実験例３：ベーク温度によるフォトレジストの残膜率測定＞
ポリヒドロキシフェノルバックボーンにｔ−ブトキシカルボルニル基及びアセタル基を保護基として含むポリマーからなるフォトレジストを初期厚さ６，７００Åに塗布した複数のサンプルを用意した後、ベーク温度を各々異にして９０秒間ベークを行った。次に、これを２．３８ｗｔ％の現像液に浸漬して現像を行った後に残膜率を測定し、その結果を図２３に示す。
【００５１】
図２３から明らかなように、１３０〜１５０℃の温度条件下でベークを行う場合、残膜率が５５〜２３％になる。特に、１４２℃以上の温度では残膜率が３０％以下に維持される。さらに、複数のサンプルに対して各ベーク温度別に残膜率を測定してその均一度を調べてみたところ、図２３の下の棒グラフのように均一度が２００Å以下に維持され、特に、１４２℃以上の温度では残膜率の均一度が１００Å以下と極めて良好であることが分かる。
【００５２】
＜実験例４：ベーク温度によるフォトレジストの熱重量測定＞
実験例３で使用したフォトレジストの特性を調べるために、ベークの温度を異にして熱重量を測定し、その結果を図２４に示す。
【００５３】
図２４から明らかなように、１２１．３７℃で熱重量が急減し、１５２．９０℃でも熱重量が急減する傾向にある。これより、残膜率を低めるためには保護基の脱保護化が重要であり、実験例に使用したフォトレジストの場合、相異なる２つの保護基を含むので、一回のベークよりは２回のベークがフォトレジスト膜の残膜率を低める上で有利であるということが分かる。
【００５４】
＜実験例５：ベーク温度によるフォトレジストの熱重量測定＞
実験例３で使用したフォトレジスト膜の残膜率を所望の範囲に調節するのに適した２段階ベークの工程条件の組み合わせを調べるために、３枚の基板上にそれぞれ第１のベーク及び第２のベークの温度及び時間を下記表のように異ならしめてベークを行い、その結果を図２５に示す。
【００５５】
【表１】
0004128404.tif 000002
【００５６】
図２５から明らかなように、所定の温度及び時間下でフォトレジストを２段階に亘ってベークすれば、所望の残膜率特性が容易に得られる。
【００５７】
【発明の効果】
本発明はフォトレジストの残膜率を調節し、かつフローティングゲート及びゲート間絶縁膜からなる段差付き下部膜を用い、露光工程なしに現像工程だけで段差付き下部膜に自己整列されたフォトレジストパターンを形成する自己整列無露光パターン形成プロセスによりセル領域にコントロールゲートパターンを限定するハードマスクを形成する。
【００５８】
この自己整列無露光パターン形成プロセスは、従来のフォトレジストに要されていた条件である９０％以上の残膜率に対する概念を変え、残膜率が８０％以下、好ましくは５０％以下であるフォトレジスト膜を用いる。残膜率が８０％以下であるフォトレジスト膜を段差付き下部膜上に整合的に形成した後にこれを現像すれば、段差付き上部膜に形成されているフォトレジスト膜は現像液に溶解されて段差付き側壁だけにフォトレジストが残留する。このような性質を用いれば、露光工程なしにも現像工程だけでフォトレジストパターンを形成できる。従って、自己整列無露光パターン形成プロセスを用いれば、フラッシュメモリセルの高集積化した積層ゲート構造を極めて単純化した工程により形成できる。また、無露光プロセスであるため、高集積素子の製造に際して生じうるミスアラインメントの発生が始めから防止されるだけではなく、露光工程時に生じる乱反射を防止するために必要とされていた反射防止膜を形成する必要がない。
【００５９】
これにより、従来の自己整列ＣＭＰ工程によるフラッシュメモリセルの製造方法に比べて極めて簡単なシステム（フォトレジスト塗布及び現像システム）だけで廃化学物質の発生を最小化させつつ、フラッシュメモリ素子を低コストで製造できる。さらに、本発明によれば、自己整列ＣＭＰ工程で必要とされるセル領域の形成のためのフォトリソグラフィ工程を省略できる。
【図面の簡単な説明】
【図１】従来の技術によるフラッシュメモリ素子の製造工程を示すフローチャートである。
【図２】図１に示された各工程の断面図である。
【図３】図１に示された各工程の断面図である。
【図４】図１に示された各工程の断面図である。
【図５】図１に示された各工程の断面図である。
【図６】図１に示された各工程の断面図である。
【図７】図１に示された各工程の断面図である。
【図８】図１に示された各工程の断面図である。
【図９】図１に示された各工程の断面図である。
【図１０】本発明の第１実施の形態による自己整列無露光パターン形成プロセスを利用したフラッシュメモリ素子の製造工程を示すフローチャートである。
【図１１】図１０に示された各工程の断面図である。
【図１２】図１０に示された各工程の断面図である。
【図１３】図１０に示された各工程の断面図である。
【図１４】図１０に示された各工程の断面図である。
【図１５】図１０に示された各工程の断面図である。
【図１６】図１０に示された各工程の断面図である。
【図１７】図１０に示された各工程の断面図である。
【図１８】図１０に示された各工程の断面図である。
【図１９】本発明の第２実施の形態による自己整列無露光パターン形成プロセスを利用したフラッシュメモリ素子の製造工程を示す断面図である。
【図２０】本発明の第２実施の形態による自己整列無露光パターン形成プロセスを利用したフラッシュメモリ素子の製造工程を示す断面図である。
【図２１】光活性化合物物の含量によるフォトレジスト膜の残膜率を測定した結果を示すグラフである。
【図２２】現像時間による残膜率の変化を測定した結果を示すグラフである。
【図２３】ｔ−ブトキシカルボルニル基及びアセタル基を保護基として含むポリマーからなるフォトレジスト膜のベーク温度による残膜率及び残膜率の均一度の範囲を測定した結果を示すグラフである。
【図２４】ｔ−ブトキシカルボルニル基及びアセタル基を保護基として含むポリマーからなるフォトレジストの温度熱重量の分析表である。
【図２５】ｔ−ブトキシカルボルニル基及びアセタル基を保護基として含むポリマーからなるフォトレジストの１次及び２次ベーク温度及び処理時間による残膜率を測定した結果を示すグラフである。
【符号の説明】
１００…基板
１２０…フローティングゲート
１２１…ゲート間絶縁膜
１３５…導電膜
１６０…酸化ブロッキング膜
１６５…フォトレジスト膜
１６５Ｐ…フォトレジストパターン
１７０…ハードマスク
１９０…コントロールゲート
【図１】
0004128404.tif 000003
【図２】
0004128404.tif 000004
【図３】
0004128404.tif 000005
【図４】
0004128404.tif 000006
【図５】
0004128404.tif 000007
【図６】
0004128404.tif 000008
【図７】
0004128404.tif 000009
【図８】
0004128404.tif 000010
【図９】
0004128404.tif 000011
【図１０】
0004128404.tif 000012
【図１１】
0004128404.tif 000013
【図１２】
0004128404.tif 000014
【図１３】
0004128404.tif 000015
【図１４】
0004128404.tif 000016
【図１５】
0004128404.tif 000017
【図１６】
0004128404.tif 000018
【図１７】
0004128404.tif 000019
【図１８】
0004128404.tif 000020
【図１９】
0004128404.tif 000021
【図２０】
0004128404.tif 000022
【図２１】
0004128404.tif 000023
【図２２】
0004128404.tif 000024
【図２３】
0004128404.tif 000025
【図２４】
0004128404.tif 000026
【図２５】
0004128404.tif 000027