(57)【特許請求の範囲】
【請求項１】
被写体からの入射光を光電変換するフォトダイオードと、前記フォトダイオードで光電変換して得られる電荷を蓄積する電荷蓄積部と、前記電荷蓄積部から転送される電荷を電位変化に変換するフローティングディフュージョンに接続されて前記電位変化を増幅して外部へ出力する増幅用トランジスタとを有する画素が基板上に形成された固体撮像装置において、
前記電荷蓄積部は、
ゲート電極と、前記ゲート電極の直下に設けられて前記フォトダイオードからの電荷を一時的に蓄積する所定領域とを有する蓄積用ゲートと、
前記フォトダイオードと前記蓄積用ゲートの間に設けられて前記フォトダイオードからの電荷を前記所定領域へ転送する第１のスイッチ用ゲートと、
前記蓄積用ゲートと前記フローティングディフュージョンの間に設けられて前記所定領域に蓄積されている電荷を前記フローティングディフュージョンへ転送する第２のスイッチ用ゲートと
を有すると共に、前記所定領域は、そのポテンシャルプロファイルが、前記蓄積用ゲートがオフ状態のときに、前記基板の表面から離間した位置にピークを有する埋め込みチャネルを形成し、前記フォトダイオードからの電荷を前記ピークの位置及びその近傍に蓄積することを特徴とする固体撮像装置。
【請求項２】
被写体からの入射光を光電変換するフォトダイオードと、前記フォトダイオードで光電変換して得られる電荷を蓄積する電荷蓄積部と、前記電荷蓄積部から転送される電荷を電位変化に変換するフローティングディフュージョンに接続されて前記電位変化を増幅して外部へ出力する増幅用トランジスタとを有する画素が基板上に形成された固体撮像装置において、
前記電荷蓄積部は、
ゲート電極と、前記ゲート電極の直下に設けられて前記フォトダイオードからの電荷を一時的に蓄積する所定領域とを有する蓄積用ゲートと、
前記フォトダイオードと前記蓄積用ゲートの間に設けられて前記フォトダイオードからの電荷を前記所定領域へ転送する第１のスイッチ用ゲートと、
前記蓄積用ゲートと前記フローティングディフュージョンの間に設けられて前記所定領域に蓄積されている電荷を前記フローティングディフュージョンへ転送する第２のスイッチ用ゲートと
を有すると共に、前記第１のスイッチ用ゲートと前記蓄積用ゲートの両ゲート電極は一体化されて単一のゲート電極とされていることを特徴とする固体撮像装置。
【請求項３】
請求項１又は２記載の固体撮像装置の前記蓄積用ゲートに対し、所定値よりも高い電位のゲート電位を印加して、前記フォトダイオードで発生した電荷を前記所定領域へ転送する第１のステップと、前記電荷転送終了後は前記蓄積用ゲートに対し、前記所定値よりも低い電位のゲート電位を印加して、前記所定領域に前記電荷を蓄積する第２のステップとを含むことを特徴とする固体撮像装置の駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は固体撮像装置とその駆動方法に係り、特に埋め込みチャネル型電荷蓄積層を持ったＣＭＯＳイメージセンサとその駆動方法に関する。
【０００２】
【従来の技術】
半導体の光イメージセンサである固体撮像装置には、大きく分けてＣＣＤ方式とＣＭＯＳセンサ方式の２つがある。両者の違いは、光を電荷に変換するフォトダイオードの電荷の情報をいかに各受光素子の外に伝えるかというところにある。ＣＣＤ方式は、発生した電荷をＣＣＤ（Charge Coupled Devise）により直接転送して素子外部に伝える。一方、ＣＭＯＳセンサ方式は、発生した電荷による電位の情報を各素子にあるアンプを通して素子外部に伝える。
【０００３】
また、上記の両方式の得失について説明すると、ＣＣＤ方式は製造には特殊プロセスが必要であるため、専用の製造ラインが必要になる。一方、ＣＭＯＳセンサは通常のＣＭＯＳ−ＬＳＩプロセスと殆ど同じ方法で製造できるので、ＣＭＯＳ−ＬＳＩ用の製造ラインをそのまま使える。また、ＣＭＯＳセンサ方式では、エリアセンサと他のＣＭＯＳ回路を混在できるというメリットがある。
【０００４】
他方、ＣＭＯＳセンサ方式はＣＣＤ方式に比べて固定パターン雑音が大きいという問題点がある。固定パターン雑音は、主にアンプ用トランジスタのしきい値電圧のバラツキによっている。しかし、ＣＣＤ方式は電荷転送を実行するために、複数の電源が必要になるが、ＣＭＯＳセンサ方式は単一電源でよく、ＣＣＤ方式よりも電圧が低い。従って、消費電力はＣＣＤ方式よりもＣＭＯＳセンサ方式の方が少ないというメリットがある。
【０００５】
次に、ＣＭＯＳイメージセンサの全体の構成について説明する。図６は従来の固体撮像装置の一例の全体構成図を示す。この固体撮像装置は、最も一般的なＣＭＯＳイメージセンサであり、３行３列に画素１１１〜１３３が基板上に配置されている。なお、ここでは、図示の簡略化のために２次元マトリクス状に配置される画素は３行３列の９個としたが、実際には膨大な数の画素が配置される。また、一次元直線状に画素が配置される場合もある。
【０００６】
各画素１１１〜１３３は列単位で負荷とノイズキャンセラ６が設けられている。ノイズキャンセラ６には通常ＣＤＳ回路（相関二重サンプリング回路）が使われる。画素１１１〜１３３の各列のフォトダイオードで発生した電荷は、対応するアンプ３で増幅されて切替スイッチ４を介してノイズキャンセラ６へ出力され、更に水平シフトレジスタ７で、順次水平転送されて外部へ出力される。ＣＭＯＳイメージセンサ上で像は左右反転しているため、通常処理は、右の列から左の列に処理が進む。また、内部にＡ／Ｄ変換回路を持ち、ディジタル信号で出力することもある。
【０００７】
図７は従来の固体撮像装置の１画素分の一例の等価回路図を示す。図７に示す従来の固体撮像装置は、最も一般的な転送トランジスタ付きのＣＭＯＳイメージセンサの画素構成を示しており、フォトダイオードＰＤ１個に、ＭＯＳ型電界効果トランジスタ（以下、単にトランジスタという）４個から構成されている。
【０００８】
これら４個のトランジスタは、フォトダイオードＰＤのＮ型層にソースが接続された転送用トランジスタＭｇｘと、トランジスタＭｇｘのドレインにソースが接続されたリセット用トランジスタＭｒｓｔと、トランジスタＭｇｘのドレインとトランジスタＭｒｓｔのソースにゲートが接続された増幅用トランジスタＭａｍｐと、増幅用トランジスタＭａｍｐのソースにドレインが接続され、かつ、ソースが信号出力ライン８に接続された行選択用トランジスタＭｓｅｌであり、通常これらはいずれもｎチャネルのＦＥＴである。
【０００９】
リセット用トランジスタＭｒｓｔは、増幅用トランジスタＭａｍｐのゲート電圧をリセットする。増幅用トランジスタＭａｍｐは、フォトダイオードＰＤの発生した電荷による電圧の変動を増幅する。行選択用トランジスタＭｓｅｌは、出力する行を選択する。転送用トランジスタＭｇｘは、フォトダイオードＰＤの電荷を増幅用トランジスタＭａｍｐのゲート（フローティングディフュージョン：ＦＤ）に転送する。
【００１０】
次に、この従来装置の動作について説明する。図７に示す画素は最上行、最下行でない、どこか中間の行のある列の画素であるとする。まず、行選択用トランジスタＭｓｅｌ、リセット用トランジスタＭｒｓｔがそれぞれオフである状態から、図８（Ａ）に示すようにリセット用トランジスタＭｒｓｔのゲート電圧がハイレベルとされてリセット用トランジスタＭｒｓｔがオンしたとすると、増幅用トランジスタＭａｍｐのゲート電位Ｖｐ、すなわちＦＤの電位Ｖｐは、（Ｖｄｄ−Ｖｔｈｒｓｔ）となる。
【００１１】
ここで、ＶｄｄはトランジスタＭｒｓｔ及びＭａｍｐのドレインに印加される電源電圧、Ｖｔｈｒｓｔはリセット用トランジスタＭｒｓｔのしきい値電圧である。トランジスタＭａｍｐのゲート電圧Ｖｐを上記の電圧にするリセットは一定期間で行われ、その後トランジスタＭｒｓｔのゲート電圧が図８（Ａ）に示すようにローレベルとされてトランジスタＭｒｓｔはオフされる。トランジスタＭｓｅｌがオフである期間Ｔ１では、出力信号線８には図８（Ｄ）に示すように、出力はない。
【００１２】
続いて、行選択用トランジスタＭｓｅｌのゲート電圧が図８（Ｂ）に示すようにハイレベルとされ、トランジスタＭｓｅｌがオンとされると、ソースフォロワ回路である増幅用トランジスタＭａｍｐが動作状態となり、そのゲート電圧ＶｐからトランジスタＭａｍｐのしきい値電圧Ｖｔｈａｍｐを差し引いた（Ｖｐ−Ｖｔｈａｍｐ）の値の電圧がトランジスタＭａｍｐのソースから出力される。ノイズキャンセラ（図６の６）はこの値を記憶する。このときの信号出力ライン８への出力電位は図８（Ｄ）にＴ２で示す期間の一定電位である。
【００１３】
続いて、行選択用トランジスタＭｓｅｌをオンした状態が継続している状態で、転送用トランジスタＭｇｘのゲート電圧が図８（Ｃ）に示すように一定期間Ｔ３の間ハイレベルとなり、この期間Ｔ３の間トランジスタＭｇｘがオンとなる。この期間Ｔ３では、フォトダイオードＰＤに被写体からの光を入射してフォトダイオードＰＤにより光電変換して得られた電荷がトランジスタＭｇｘのソース、ドレインを通して増幅用トランジスタＭａｍｐのゲートに転送される。転送後トランジスタＭｇｘはオフとなる。
【００１４】
これにより、トランジスタＭａｍｐのゲート電圧はＶｓｉｇだけ下がる。また、フォトダイオードＰＤは電荷が無くなり、リセットされる。一方、画素から出力信号ライン８への出力電位は、図８（Ｄ）に示すように、（Ｖｐ−Ｖｓｉｇ−Ｖｔｈａｍｐ）となる。期間Ｔ４の間ノイズキャンセラは、この値と前記期間Ｔ２で記憶した値の差をとり、信号成分Ｖｓｉｇを取り出す。
【００１５】
期間Ｔ４経過後に行選択用トランジスタＭｓｅｌのゲート電圧が図８（Ｂ）に示すようにローレベルとされ、トランジスタＭｓｅｌがオフとされ、他の画素の処理が終わるのを待つ。その後、再び最初に戻り、行選択用トランジスタＭｓｅｌがオフの状態でリセット用トランジスタＭｒｓｔがオンとされる。
【００１６】
しかるに、上記の図７に示した従来の固体撮像装置では、ローリング・シャッタという、１行毎に時間情報のずれた画像情報しか得ることができず、その結果、フレームシャッタによる時間的に揃った１枚の画像からなる、きれいな静止画を得ることができないという問題がある。
【００１７】
そこで、画素内に電荷蓄積部（メモリ）を設け、全画素で同時にメモリに転送し、それを順次読み出すことで、静止画を得ることが可能となる。このような固体撮像装置として、本出願人が先に特願２００２−００６６５７号にて提案した図９（Ａ）に示す等価回路で示される各画素を備えた固体撮像装置がある。図９（Ａ）に示す１画素回路１０は、電源電圧Ｖｄｄが印加されるフォトダイオードＰＤのＮ型層と、増幅用トランジスタＭａｍｐのゲートとの間に、蓄積用ゲートＭｃｃｄと、蓄積用ゲートＭｃｃｄを中央にして隣接配置された２つのスイッチ用ＭＯＳ型ゲートＭｇｘ１及びＭｇｘ２からなる電荷蓄積部が設けられている。一方のＭＯＳ型ゲートＭｇｘ１がフォトダイオードＰＤに接続され、他方のＭＯＳ型ゲートＭｇｘ２がＦＤ（フローティングディフュージョン）に接している。
【００１８】
ＦＤは電荷量を電位変化に変換する。また、リセット用トランジスタＭｒｓｔは、ドレインが所定の電位の供給ライン（通常は電源電圧Ｖｄｄ）に接続され、ソースがＦＤに接して設けられて、ＦＤをリセット電位にする。また、画素選択用トランジスタＭｓｅｌは、ドレインがＦＤに、ソースがグランドに接続され、ゲートに画素選択用制御信号が印加されてスイッチング動作する。
【００１９】
更に、増幅用トランジスタＭａｍｐは、ゲートがＦＤに接続され、ドレインが所定の電位の供給ライン（通常は電源電圧Ｖｄｄ）に接続され、ソースが信号出力ライン１１に接続されており、そのソースとフローティング状態の基板とが接続され、基板効果が起こらないようにした構成とされており、また、ソースフォロワ回路を構成している。この増幅用トランジスタＭａｍｐのしきい値電圧は、他のゲート又はトランジスタＭｃｃｄ、Ｍｇｘ１、Ｍｇｘ２、Ｍｒｓｔ及びＭｓｅｌのしきい値電圧よりも低く設定されており、フローティングドレインの電位変化をより小さなロスで、信号出力ライン１１に伝送する。
【００２０】
次に、この１画素回路１０の動作について、図９（Ｂ）〜（Ｆ）の電荷とポテンシャルの移動の様子を示すタイミングチャート、及び図１０のタイミングチャートと共に説明する。まず、Ｍｃｃｄ、Ｍｇｘ１及びＭｇｘ２がそれぞれオフである状態において、フォトダイオードＰＤに被写体からの入射光を光電変換して得られた電荷が発生し、図９（Ｂ）に模式的に示すようにフォトダイオードＰＤに入射光量に応じた量の電荷（電子）が蓄積される。
【００２１】
続いて、図示しない制御回路からの制御信号により全画素のＭｇｘ１及びＭｃｃｄに図１０（Ａ）、（Ｂ）に示すように時刻ｔ１でそれぞれハイレベルの制御信号が供給されて、全画素のＭｇｘ１及びＭｃｃｄがそれぞれ一斉にオンとされ、全画素のフォトダイオードＰＤに蓄積されていた電荷が全画素で対応するＭＯＳ型ゲートＭｇｘ１を通して、図９（Ｃ）に示すように蓄積用ゲートＭｃｃｄ直下に転送されて蓄積、保持される。これにより、フォトダイオードＰＤの蓄積電荷が一旦無くなる。
【００２２】
フォトダイオードＰＤのすべての電荷が蓄積用ゲートＭｃｃｄの直下の基板領域に転送終了後、図９（Ｄ）に示すように、ＭＯＳ型ゲートＭｇｘ１がオフとされ、フォトダイオードＰＤは入射光を光電変換して再び電荷の蓄積を開始する。一方、ＭＯＳ型蓄積用ゲートＭｃｃｄはオンのままとなっており、そのゲート直下の基板領域に電荷を保持し続け、注目画素の処理が始まるまでこの状態で待機する。
【００２３】
次に、画素選択用トランジスタＭｓｅｌのゲートに図示しない制御回路から図１０（Ｅ）に示すように時刻ｔ２でローレベルとなる制御信号が供給されて、トランジスタＭｓｅｌがオフとされ、ＦＤは電気的に浮いた状態となる。そして、注目画素の処理が始まると、図１０（Ｄ）に示すようにトランジスタＭｒｓｔが時刻ｔ３から所定時間だけオンとされ、ＦＤはリセット電位Ｖｒｓｔになる。このＦＤのリセット電位ＶｒｓｔはトランジスタＭａｍｐで増幅されてから信号出力ライン１１へ出力される。このときの図１０（Ｆ）に示す出力電位は、（Ｖｒｓｔ−Ｖｔｈａｍｐ）である。ただし、Ｖｔｈａｍｐは増幅用トランジスタＭａｍｐのしきい値電圧である。
【００２４】
続いて、図示しない制御回路からＭＯＳ型ゲートＭｇｘ２へ、図１０（Ｃ）に示すように時刻ｔ４でハイレベルの制御信号が供給されてＭＯＳ型ゲートＭｇｘ２がオンとされ、図９（Ｅ）に模式的に示すように、ＭＯＳ型蓄積用ゲートＭｃｃｄの直下の基板領域に蓄積されていた電荷がＭＯＳ型ゲートＭｇｘ２の直下の基板領域へ転送開始され、次いでＭＯＳ型蓄積用ゲートＭｃｃｄへ図１０（Ｂ）に示すように時刻ｔ５でローレベルの制御信号が供給されてＭＯＳ型蓄積用ゲートＭｃｃｄがオフとされ、最後にＭＯＳ型ゲートＭｇｘ２へ印加されている制御信号が、図１０（Ｃ）に示すように時刻ｔ６でローレベルへ変化することにより、ＭＯＳ型ゲートＭｇｘ２もオフとされて図９（Ｆ）に模式的に示すように電荷の転送が完了する。
【００２５】
ＦＤの電位は電荷量に応じて変化する。その変化がトランジスタＭａｍｐによるソースフォロワ回路により増幅されて信号出力ライン１１に出力される。このときの出力電位は（Ｖｒｓｔ−Ｖｔｈａｍｐ−Ｖｓｉｇ）である。ただし、Ｖｓｉｇは、電荷量に応じたＦＤの電位の変化量である。
【００２６】
その後、時刻ｔ７でトランジスタＭｓｅｌが図１０（Ｅ）に示すようにそのゲート制御信号がハイレベルとなりオンされることによりＦＤは０Ｖとなり、トランジスタＭａｍｐのゲート電位は０Ｖとなるから、トランジスタＭａｍｐはオフとなり、画素から信号出力ライン１１への出力は無くなる。以下、上記と同様の動作が繰り返される。
【００２７】
この本出願人が提案した固体撮像装置では、Ｍｇｘ１、Ｍｃｃｄ及びＭｇｘ２からなる電荷蓄積部を設けているので、同時刻に全画素のフォトダイオードにより光電変換された被写体からの入射光に応じた電荷を、全画素の電荷蓄積部で同時に蓄積してから順次転送することができることから、フレームシャッタによる時間的に揃った画像を得ることができる。
【００２８】
【発明が解決しようとする課題】
しかるに、図９に示した本出願人の提案になる固体撮像装置は、メモリ用の蓄積用ゲートＭｃｃｄが表面チャネル型になっており、表面酸化膜界面付近の結晶欠陥等で発生する電子正孔対により、ダークカレントと呼ばれるリーク電流が発生し、ノイズになるという問題があった。
【００２９】
本発明は上記の点に鑑みなされたもので、電荷蓄積部を、酸化膜界面に電荷を蓄積する表面チャネル型でなく、埋め込みチャネル型にし、酸化膜界面で発生する雑音を排除し得る固体撮像装置とその駆動方法を提供することを目的とする。
【００３０】
【課題を解決するための手段】
上記の目的を達成するため、第１の発明の固体撮像装置は、被写体からの入射光を光電変換するフォトダイオードと、フォトダイオードで光電変換して得られる電荷を蓄積する電荷蓄積部と、電荷蓄積部から転送される電荷を電位変化に変換するフローティングディフュージョンに接続されて電位変化を増幅して外部へ出力する増幅用トランジスタと有する画素が基板上に形成された固体撮像装置において、電荷蓄積部は、ゲート電極と、ゲート電極の直下に設けられてフォトダイオードからの電荷を一時的に蓄積する所定領域とを有する蓄積用ゲートと、フォトダイオードと蓄積用ゲートの間に設けられてフォトダイオードからの電荷を所定領域へ転送する第１のスイッチ用ゲートと、蓄積用ゲートとフローティングディフュージョンの間に設けられて所定領域に蓄積されている電荷をフローティングディフュージョンへ転送する第２のスイッチ用ゲートとを有すると共に、所定領域は、そのポテンシャルプロファイルが、蓄積用ゲートがオフ状態のときに、基板の表面から離間した位置にピークを有する埋め込みチャネルを形成し、フォトダイオードからの電荷をピークの位置及びその近傍に蓄積する構成としたものである。
【００３１】
この発明では、フォトダイオードで発生した電荷は、蓄積用ゲートの直下の埋め込みチャネルの所定領域に転送されて蓄積された後、フローティングディフュージョンへ転送されるため、基板表面のゲート酸化膜に接触しないで転送できる。
【００３２】
また、上記の目的を達成するため、第２の発明の固体撮像装置は、第１の発明の第１のスイッチ用ゲートと蓄積用ゲートの両ゲート電極を一体的に構成したものである。この発明では、ゲート電極数が減少するため、配線数を減少できる。
【００３３】
また、上記の目的を達成するため、本発明の固体撮像装置の駆動方法は、第１又は第２の発明の固体撮像装置の蓄積用ゲートに対し、所定値よりも高い電位のゲート電位を印加して、フォトダイオードで発生した電荷を所定領域へ転送する第１のステップと、電荷転送終了後は蓄積用ゲートに対し、所定値よりも低い電位のゲート電位を印加して、所定領域に電荷を蓄積する第２のステップとを含むことを特徴とする。
【００３４】
【発明の実施の形態】
次に、本発明の実施の形態について図面と共に説明する。図１（Ａ）は本発明になる固体撮像装置の第１の実施の形態の１画素回路の等価回路図を示す。同図（Ａ）に示す１画素回路２０は、電源電圧Ｖｄｄが印加されるフォトダイオードＰＤのＮ型層と、増幅用トランジスタＭａｍｐのゲートとの間に、蓄積用ゲートＭｃｃｄと、蓄積用ゲートＭｃｃｄを中央にして隣接配置された２つのスイッチ用ＭＯＳ型ゲートＭｇｘ１及びＭｇｘ２からなる電荷蓄積部が設けられている。一方のＭＯＳ型ゲートＭｇｘ１がフォトダイオードＰＤに接続され、他方のＭＯＳ型ゲートＭｇｘ２がＦＤ（フローティングディフュージョン）に接している。
【００３５】
また、リセット用トランジスタＭｒｓｔは、ドレインが所定の電位の供給ライン（通常は電源電圧Ｖｄｄ）に接続され、ソースがＦＤに接して設けられて、ＦＤをリセット電位にする。また、画素選択用トランジスタＭｓｅｌは、ドレインがＦＤに、ソースがグランドに接続され、ゲートに画素選択用制御信号が印加されてスイッチング動作する。
【００３６】
更に、増幅用トランジスタＭａｍｐは、ゲートがＦＤに接続され、ドレインが所定の電位の供給ライン（通常は電源電圧Ｖｄｄ）に接続され、ソースが信号出力ライン１１に接続されており、そのソースとフローティング状態の基板とが接続され、基板効果が起こらないようにした構成とされており、また、ソースフォロワ回路を構成している。この増幅用トランジスタＭａｍｐのしきい値電圧は、他のゲート又はトランジスタＭｃｃｄ、Ｍｇｘ１、Ｍｇｘ２、Ｍｒｓｔ及びＭｓｅｌのしきい値電圧よりも低く設定されており、フローティングドレインの電位変化をより小さなロスで、信号出力ライン２１に伝送する。
【００３７】
ここで、本実施の形態と図９に示した本出願人が先に提案した固体撮像装置との相違点は、図９の固体撮像装置では蓄積用ゲートＭｃｃｄの電極がゲート酸化膜を介してＰ型の基板（又はウェル）上に形成されている表面チャネル型であるのに対し、本実施の形態では、蓄積用ゲートＭｃｃｄの電極が酸化膜及びＮ型の拡散層を介してＰ型の基板（又はウェル）上に形成されている埋め込みチャネル型になっている点である。この結果、本実施の形態では、蓄積用ゲートＭｃｃｄが、電荷を蓄積していない場合でも、図９の場合よりもポテンシャルが低くなっている。
【００３８】
図３は、図１のＡ−Ａ’断面のポテンシャルプロファイルを示す。図３中、横軸は深さ方向であり、縦軸は下向きに電位をとっている。蓄積用ゲートＭｃｃｄの電極直下のゲート酸化膜２２の下には埋め込みＮ−層２３があり、そのさらに下にはＰウェル２４がある。すなわち、Ｎ型基板に設けられたＰウェル２４内にＮ−型拡散層が埋め込みＮ−層２３として形成されており、その埋め込みＮ−層２３上にゲート酸化膜２２を介して形成された電極が蓄積用ゲートＭｃｃｄを構成している。
【００３９】
このＮ−層２３の深さは、例えば０.１〜０.３μｍ程度であり、濃度は１Ｅ１５〜１Ｅ１７ｃｍ−３程度である。一方、Ｐウェル２４は濃度が１Ｅ１６〜５Ｅ１７ｃｍ−３程度である。なお、Ｎ型基板に設けられたＰウェル２４上にゲート酸化膜２２を介してＭＯＳ型ゲートＭｇｘ１及びＭｇｘ２の各電極が形成されている。
【００４０】
このＮ−層２３の電子が無く完全空乏化している時のポテンシャルプロファイルは、ゲート電位により異なり、高い電位、例えばＶＤＤになっている時には、図３にIで示すような表面チャネル型になる。一方、ゲート電位を０Ｖにした時のポテンシャルプロファイルは、図３にIIで示すように、表面が持ち上がり、Ｎ−層２３のある部分で下向きにピークを持つ埋め込みチャネル型の形状となる。このポテンシャルプロファイルIIのピークの部分にIIIで示すように電子が蓄えられるため、転送される電子は表面のゲート酸化膜２２に接触せず、従ってゲート酸化膜２２に起因する雑音を排除できる。
【００４１】
次に、図１（Ａ）に示した１画素回路２０の動作について、図１（Ｂ）〜（Ｆ）の電荷とポテンシャルの移動の様子を示すタイミングチャート、及び図２のタイミングチャートと共に説明する。まず、Ｍｃｃｄ、Ｍｇｘ１及びＭｇｘ２がそれぞれオフである状態において、フォトダイオードＰＤに被写体からの入射光を光電変換して得られた電荷が発生し、図１（Ｂ）に模式的に示すようにフォトダイオードＰＤに入射光量に応じた量の電荷（電子）が蓄積される。
【００４２】
続いて、図示しない制御回路からの制御信号により全画素のＭＯＳ型トランジスタのゲートＭｇｘ１及びＭｃｃｄに図２（Ａ）、（Ｂ）に示すように時刻ｔ１１でそれぞれハイレベルの制御信号が供給されて、全画素のＭｇｘ１及びＭｃｃｄがそれぞれ一斉にオンとされ、全画素のフォトダイオードＰＤに蓄積されていた電荷が全画素で対応するゲートＭｇｘ１を通して、図１（Ｃ）に示すようにＭＯＳ型蓄積用ゲートＭｃｃｄの直下の基板領域（Ｎ−層２３）に転送されて蓄積、保持される。これにより、フォトダイオードＰＤの蓄積電荷が一旦無くなる。
【００４３】
フォトダイオードＰＤのすべての電荷がＭＯＳ型蓄積用ゲートＭｃｃｄの直下の基板領域に転送終了後、図１（Ｄ）に示すように、ＭＯＳ型ゲートＭｇｘ１がオフとされ、フォトダイオードＰＤは入射光を光電変換して再び電荷の蓄積を開始する。続いて、蓄積用ゲートＭｃｃｄのゲートに印加される信号が図２（Ｂ）に示すように、Ｍｇｘ１がオフとなった直後の時刻ｔ１２でローレベルとなり、Ｍｃｃｄがオフされる。
【００４４】
ここで、後述するように、蓄積用ゲートＭｃｃｄの直下の基板領域にのみＮ−層２３があり埋め込みチャネルを形成しているため、オフ状態のＭｃｃｄのポテンシャル電位が、オフ状態にあるＭｇｘ１及びＭｇｘ２のそれより低く、Ｎ−層２３に電荷が保持され続け、注目画素の処理が始まるまでこの状態で待機する。
【００４５】
次に、画素選択用トランジスタＭｓｅｌのゲートに図示しない制御回路から図２（Ｅ）に示すように時刻ｔ１３でローレベルとなる制御信号が供給されて、トランジスタＭｓｅｌがオフとされ、ＦＤは電気的に浮いた状態となる。そして、注目画素の処理が始まると、図２（Ｄ）に示すようにトランジスタＭｒｓｔが時刻ｔ１４から所定時間だけオンとされ、ＦＤはリセット電位Ｖｒｓｔになる。
【００４６】
このＦＤのリセット電位ＶｒｓｔはトランジスタＭａｍｐで増幅されてから信号出力ライン２１へ出力される。このときの図２（Ｆ）に示す出力電位は、（Ｖｒｓｔ−Ｖｔｈａｍｐ）である。ただし、Ｖｔｈａｍｐは増幅用トランジスタＭａｍｐのしきい値電圧である。
【００４７】
続いて、図示しない制御回路からＭＯＳ型ゲートＭｇｘ２へ、図２（Ｃ）に示すように時刻ｔ１５でハイレベルの制御信号が供給されてＭＯＳ型ゲートＭｇｘ２がオンとされ、図１（Ｅ）に模式的に示すように、蓄積用ゲートＭｃｃｄのゲート直下の基板領域に蓄積されていた電荷がＭＯＳ型ゲートＭｇｘ２の直下の基板領域へ転送開始され、最後にＭＯＳ型ゲートＭｇｘ２へ印加されている制御信号が、図２（Ｃ）に示すように時刻ｔ１６でローレベルへ変化することにより、ＭＯＳ型ゲートＭｇｘ２がオフとされて図１（Ｆ）に模式的に示すように電荷の転送が完了する。
【００４８】
ＦＤの電位は電荷量に応じて変化する。その変化がトランジスタＭａｍｐによるソースフォロワ回路により増幅されて信号出力ライン２１に出力される。このときの出力電位は（Ｖｒｓｔ−Ｖｔｈａｍｐ−Ｖｓｉｇ）である。ただし、Ｖｓｉｇは、電荷量に応じたＦＤの電位の変化量である。
【００４９】
その後、時刻ｔ１７でトランジスタＭｓｅｌが図２（Ｅ）に示すように、そのゲート制御信号がハイレベルとなりオンされることによりＦＤは０Ｖとなり、トランジスタＭａｍｐのゲート電位は０Ｖとなるから、トランジスタＭａｍｐはオフとなり、画素から信号出力ライン１１への出力は無くなる。以下、上記と同様の動作が繰り返される。
【００５０】
このように、本実施の形態と図９の固体撮像装置との違いは、蓄積用ゲートＭｃｃｄのゲートに印加する制御信号にあり、図９の固体撮像装置では図９（Ｃ）、（Ｄ）、図１０（Ｂ）に示すように電荷を蓄積している時間、Ｍｃｃｄをオン状態にしているのに対して、本実施の形態では、Ｍｇｘ１がオフになってしばらくして、図２（Ｂ）に示す時刻ｔ１２でＭｃｃｄもオフとなり、Ｍｃｃｄがオフの状態で、図１（Ｄ）に模式的に示すように電荷を蓄積する。
【００５１】
本実施の形態では、このＭｇｘ１とＭｃｃｄのオフになるタイミングのずれは、あった方がより確実に電荷をフォトダイオードＰＤからＭｃｃｄ直下の基板領域（Ｎ−層２３）に転送できるが、オフになるタイミングのずれが全く無い０ｓｅｃでも問題はない。その理由は、Ｍｇｘ１とＭｃｃｄのしきい値電圧を比較すると、Ｍｃｃｄ直下の基板領域にのみＮ−層２３があるため、Ｍｃｃｄのしきい値電圧の方がＭｇｘ１のそれより低くなる。従って、同じタイミングでＭｇｘ１とＭｃｃｄにオフの信号が入っても、しきい値電圧の高いＭｇｘ１の方が先にオフになるため、事実上タイミングをずらしてオフの信号を入れたのと同じ効果が得られるからである。
【００５２】
このようにして、本実施の形態によれば、蓄積用ゲートＭｃｃｄの直下の基板領域を転送される電子は、基板表面のゲート酸化膜に接触せず、従ってゲート酸化膜に起因する界面トラップによる雑音を排除できる。
【００５３】
次に、本発明の第２の実施の形態について説明する。図４（Ａ）は本発明になる固体撮像装置の第２の実施の形態の１画素回路の等価回路図を示す。同図（Ａ）中、図１（Ａ）と同一構成部分には同一符号を付し、その説明を省略する。図４（Ａ）に示す１画素回路３０は、第１の実施の形態で示したＭｇｘ１とＭｃｃｄの両ゲート電極を一体化して単一の蓄積用ゲートＭｃｃｄ’としたものである。
【００５４】
すなわち、図２（Ａ）、（Ｂ）で説明したように、Ｍｇｘ１とＭｃｃｄの各ゲート電極に印加する制御信号は全く同じでもよい。従って、ゲート電極を２つに分ける意味がないため、Ｍｇｘ１とＭｃｃｄの２つのゲート電極を一つのゲート電極である蓄積用ゲートＭｃｃｄ’とする。このようにすると、配線数を減らすことができ、開口率を増やすことができる。
【００５５】
図５は図４の第２の実施の形態の動作説明用タイミングチャートを示す。このタイミングチャートは図２に示したタイミングチャートからＭｇｘ１の制御信号波形を除いたものであり、それ以外の信号波形は図２と同じであるので、図４の動作は図１の動作と同じになり、よって図４の動作説明は省略する。
【００５６】
なお、本発明は以上の実施の形態に限定されるものではなく、例えば各トランジスタはＮチャネルのＭＯＳ型ＦＥＴとして説明したが、電源電圧の方向を逆にすることにより、ＰチャネルのＭＯＳ型ＦＥＴで構成することも可能であることは勿論である。
【００５７】
【発明の効果】
以上説明したように、本発明によれば、フォトダイオードで発生した電荷は、蓄積用ゲートの直下の埋め込みチャネルの所定領域に転送されて蓄積された後、フローティングディフュージョンへ転送されることにより、基板表面のゲート酸化膜に接触しないで転送されるため、ゲート酸化膜に起因する界面トラップによる雑音を排除できる。
【００５８】
また、本発明によれば、第１のスイッチ用ゲートと蓄積用ゲートの両ゲート電極を一体的に構成して、ゲート電極数を減少することにより、配線数を減少したため、開口率を従来よりも上げることができる。
【００５９】
更に、本発明によれば、フォトダイオードで発生した電荷を蓄積用ゲートの直下の基板領域へ転送するときは、蓄積用ゲートに所定値よりも高い電位のゲート電位を印加し、電荷転送終了後は蓄積用ゲートに対し、所定値よりも低い電位のゲート電位を印加して、蓄積用ゲートの直下の基板領域に電荷を蓄積するようにしたため、基板表面のゲート酸化膜界面の雑音の発生を抑制した電荷転送・蓄積ができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の１画素回路の等価回路図とその説明用のポテンシャルと電荷の移動の様子を示す図である。
【図２】本発明の第１の実施の形態の１画素回路の動作説明用タイミングチャートである。
【図３】図１のＡ−Ａ´線に沿う断面におけるポテンシャルプロファイルを示す図である。
【図４】本発明の第２の実施の形態の１画素回路の等価回路図とその説明用のポテンシャルと電荷の移動の様子を示す図である。
【図５】本発明の第２の実施の形態の１画素回路の動作説明用タイミングチャートである。
【図６】従来の固体撮像装置の一例の概略全体構成図である。
【図７】従来装置の一例の１画素回路の等価回路図である。
【図８】図７の動作説明用タイミングチャートである。
【図９】本出願人が先に提案した固体撮像装置の一例の１画素回路の等価回路図とその説明用のポテンシャルと電荷の移動の様子を示す図である。
【図１０】図９の１画素回路の動作説明用タイミングチャートである。
【符号の説明】
２０、３０  １画素回路
２１  信号出力ライン
２２  ゲート酸化膜
２３  埋め込みＮ−層
２４  Ｐウェル
ＰＤ  フォトダイオード
Ｍｇｘ１、Ｍｇｘ２  スイッチ用ＭＯＳ型ゲート
Ｍｃｃｄ、Ｍｃｃｄ’  蓄積用ＭＯＳ型ゲート
Ｍｒｓｔ  リセット用トランジスタ
Ｍｓｅｌ  画素選択用トランジスタ
Ｍａｍｐ  増幅用トランジスタ
ＦＤ  フローティングディフュージョン
【図１】
0004069670.tif 000002
【図２】
0004069670.tif 000003
【図３】
0004069670.tif 000004
【図４】
0004069670.tif 000005
【図５】
0004069670.tif 000006
【図６】
0004069670.tif 000007
【図７】
0004069670.tif 000008
【図８】
0004069670.tif 000009
【図９】
0004069670.tif 000010
【図１０】
0004069670.tif 000011