(57)【特許請求の範囲】
【請求項１】
非晶質構造の半導体膜上に、第１の辺と、前記第１の辺の一端と隣接する第２の辺と、前記第１の辺の他端と隣接する第３の辺と、星形部分をなす複数の辺と、からなる多角形状の添加ウィンドウを有するマスク膜を形成し、
前記添加ウィンドウ内の前記半導体膜表面に、前記半導体膜の結晶化を助長する触媒元素を保持し、
前記半導体膜にアニールを行うことにより、前記第１の辺を起点として、前記第１の辺と垂直方向に向かって、選択的に棒状結晶を成長させ、
前記棒状結晶を有する前記半導体膜を用いて、チャネル形成領域が前記棒状結晶の内側に収まるようにＴＦＴを形成することを特徴とする半導体装置の作製方法。
【請求項２】
非晶質構造の半導体膜上に、第１の辺と、前記第１の辺の一端と隣接する第２の辺と、前記第１の辺の他端と隣接する第３の辺と、からなる突出部を複数有する多角形状の添加ウィンドウを有するマスク膜を形成し、
前記添加ウィンドウ内の前記半導体膜表面に、前記半導体膜の結晶化を助長する触媒元素を保持し、
前記半導体膜にアニールを行うことにより、前記第１の辺を起点として、前記第１の辺と垂直方向に向かって、選択的に棒状結晶を成長させ、
前記棒状結晶を有する前記半導体膜を用いて、チャネル形成領域が前記棒状結晶の内側に収まるようにＴＦＴを形成することを特徴とする半導体装置の作製方法。
【請求項３】
請求項１又は請求項２において、
前記ＴＦＴは、ディープサブミクロンＴＦＴであることを特徴とする半導体装置の作製方法。
【請求項４】
非晶質構造の半導体膜上に、第１の辺と、前記第１の辺の一端と隣接する第２の辺と、前記第１の辺の他端と隣接する第３の辺と、星形部分をなす複数の辺と、からなる多角形状の添加ウィンドウを有するマスク膜を形成し、
前記添加ウィンドウ内の前記半導体膜表面に、前記半導体膜の結晶化を助長する触媒元素を保持し、
前記半導体膜にアニールを行うことにより、前記第１の辺を起点として、前記第１の辺と垂直方向に向かって、選択的に複数の棒状結晶を成長させ、
前記複数の棒状結晶を有する前記半導体膜を用いて、チャネル形成領域に含まれる結晶粒界の本数及び位置が、同一サイズのＴＦＴごとに揃うように複数のＴＦＴを形成することを特徴とする半導体装置の作製方法。
【請求項５】
非晶質構造の半導体膜上に、第１の辺と、前記第１の辺の一端と隣接する第２の辺と、前記第１の辺の他端と隣接する第３の辺と、からなる突出部を複数有する多角形状の添加ウィンドウを有するマスク膜を形成し、
前記添加ウィンドウ内の前記半導体膜表面に、前記半導体膜の結晶化を助長する触媒元素を保持し、
前記半導体膜にアニールを行うことにより、前記第１の辺を起点として、前記第１の辺と垂直方向に向かって、選択的に複数の棒状結晶を成長させ、
前記複数の棒状結晶を有する前記半導体膜を用いて、チャネル形成領域に含まれる結晶粒界の本数及び位置が、同一サイズのＴＦＴごとに揃うように複数のＴＦＴを形成することを特徴とする半導体装置の作製方法。
【請求項６】
請求項４又は請求項５において、
前記ＴＦＴは、サブミクロンＴＦＴであることを特徴とする半導体装置の作製方法。
【請求項７】
請求項１乃至請求項６のいずれか一項において、
前記半導体膜は、シリコン膜又はシリコンゲルマニウム膜であることを特徴とする半導体装置の作製方法。
【請求項８】
請求項１乃至請求項７のいずれか一項において、
前記マスク膜は、酸化シリコン膜であることを特徴とする半導体装置の作製方法。
【発明の詳細な説明】
【０００１】
【発明が属する技術分野】
本願発明は半導体薄膜を用いた薄膜トランジスタ（以下、ＴＦＴと呼ぶ）の作製方法を提供するものであり、ＴＦＴを用いて構成された半導体回路を含む半導体装置に適用される技術である。
【０００２】
なお、本明細書中において半導体装置とは半導体特性を利用することで機能しうる装置全般を指し、液晶表示装置に代表される電気光学装置、ＴＦＴを集積化した半導体回路、またその様な電気工学装置や半導体回路を部品として含む電子機器をもその範疇に含むものとする。
【０００３】
【従来の技術】
近年、基板上にＴＦＴを形成し、そのＴＦＴでもって回路を組むことによって液晶表示装置やＥＬ表示装置等の駆動を行う試みがなされている。特に、ＴＦＴの活性層としては、キャリア移動度の高い多結晶珪素膜が注目されている。
【０００４】
基板上に多結晶珪素膜を形成する技術つぃてはエキシマレーザーを用いて非晶質珪素膜を結晶化する方法が一般的であるが、レーザーアニールは均一性の面で難がある。
【０００５】
また、非晶質珪素膜を電熱炉でアニールする方法（ファーネスアニール）も採用されたが、非晶質珪素膜を結晶化するには６００℃程度の温度で２４時間程度のアニール処理が必要となり、スループットの面で問題があった。また、６００℃という温度はガラス基板が耐えうる限界に近い温度であったため、基板のそりなどの問題も抱えていた。
【０００６】
そこで、本出願人は低温、短時間で非晶質珪素膜を結晶化する手段として特開平８−７８３２９号公報記載の技術を開示している。同公報では非晶質珪素膜に対して結晶化を助長する触媒元素（代表的にはニッケル）を選択的に添加し、ニッケル添加領域を結晶化の基点として基板と平行な方向に結晶成長を行わせる技術を示している。
【０００７】
こうして横方向に結晶成長して形成された領域を本出願人は横成長領域と呼んでいる。この横成長領域は特定の方向に向かって並んだ棒状又は扁平棒状の結晶（以下、棒状結晶と呼ぶ）の集合体である。この棒状結晶の幅（短辺方向の距離）は横成長領域の膜厚によっても変化するが、膜厚が３０〜５０nm程度であれば棒状結晶の幅は０．１〜０．２μm程度となる。
【０００８】
そのため、結晶粒界が不規則に存在する一般的な多結晶珪素膜に較べて粒界制御が行いやすく、キャリア移動度を極力低下させない様にＴＦＴの活性層を配置する様な工夫が容易にできる。その様な技術は本出願人の特開平１０−０６４８１９号公報に開示されている。
【０００９】
特開平１０−０６４８１９号公報に記載された技術では、キャリアが移動する方向（大抵はソースードレイン間を結ぶ方向）と結晶粒界の延びる方向とを一致させるという思想を開示している。こうすることで、キャリアが結晶粒界を横切る割合が大幅に減少し、キャリアの移動度を高めることができる。
【００１０】
ところが、最近では要求されるＴＦＴサイズが縮小されてチャネル長（Ｌ）が１μm以下、さらには０．５μm以下といった様なサブミクロンＴＦＴの開発が必要となっている。また今後はチャネル長が０．２μm以下のディープサブミクロンＴＦＴの開発も必要となると予想される。
【００１１】
その様なサブミクロンＴＦＴでは活性層（特にチャネル形成領域）の面積は極端に微細なものとなる。その様な領域で特開平１０−０６４８１９号公報に記載された技術を利用した場合、チャネル形成領域内における結晶粒界の有無がＴＦＴ特性に対して非常に大きな影響を与える。
【００１２】
従来の様にチャネル形成領域の面積に対して棒状結晶の幅が十分に小さければチャネル形成領域に含まれる結晶粒界の本数も多いので、全体的に平均化されて結晶粒界の影響はさほど問題とならない。
【００１３】
ところが、チャネル形成領域の面積が極端に小さくなると、内部に含まれる結晶粒界の本数も少なくなるので、結晶粒界の有無によるＴＦＴ特性の差が顕著に現れる様になってしまう。この問題はチャネル長がサブミクロン（０．５μm以下）となった場合に顕著な問題となる。
【００１４】
【発明が解決しようとする課題】
本願発明は以上の様な問題点を解決するための手段を提供するものであり、チャネル長が０．５μm以下の微細なＴＦＴを複数形成するにあたって、ＴＦＴ間の特性ばらつきを低減することを課題とする。
【００１５】
そうして電気特性の揃ったＴＦＴを基板上に複数個形成して半導体回路を組み、半導体回路の性能のばらつきを防止することを課題とする。さらには、その様な半導体回路を有する半導体装置の性能のばらつきを防止することを課題とする。
【００１６】
【課題を解決するための手段】
上記課題を解決するために、本願発明ではＴＦＴの活性層（少なくともチャネル形成領域）の内部に含まれる結晶粒界の本数を、同一の性能を要求するＴＦＴごとに揃える。これはチャネル形成領域の内部に存在する結晶粒界がどのＴＦＴにおいても同じ位置に存在すれば、結晶粒界の位置や有無に起因する電気特性のばらつきを防ぐことが可能であるとの思想に基づく。
【００１７】
換言すれば、上述の構成はＴＦＴの活性層（少なくともチャネル形成領域）の内部に含まれる結晶粒界の本数を、同一サイズのＴＦＴごとに揃えるとも言える。即ち、チャネル形成領域の内部に存在する結晶粒界の位置を揃えることで、ＴＦＴ特性のばらつきの要因を排除するという思想である。
【００１８】
そこで本願発明では、横成長領域が結晶成長する際の基点となる触媒元素添加領域（以下、添加ウィンドウと呼ぶ）の形状に工夫を加えることで結晶成長の位置と方向を細かく制御することを特徴とする。
【００１９】
具体的には、特定の方向に一本乃至数本の棒状結晶を成長させて、方向性をもって形成された横成長領域内にＴＦＴの活性層を形成する。この技術は画素マトリクス回路の様に、同一の性能を要求される複数のＴＦＴを形成する様な場合において非常に有効である。
【００２０】
また、本願発明において最も望ましい構成とは、一本の棒状結晶の内側（結晶内部）に収まる様にしてチャネル形成領域が形成され、ＴＦＴのチャネル形成領域が実質的に単結晶と見なせる様な構成である。ＴＦＴの活性層として用いる多結晶半導体膜（代表的には多結晶珪素膜）の膜厚は２０〜５０nm程度であるので、棒状結晶の代表的な幅は０．２μmとなる。そのため、チャネル長が０．２μm以下のディープサブミクロン領域ではこの様な構成が可能となる。
【００２１】
【発明の実施の形態】
本願発明の実施の形態について、以下に記載する実施例でもって詳細な説明を行うこととする。
【００２２】
【実施例】
（実施例１）
本実施例では、本願発明の一実施例について図１を用いて説明する。図１（Ａ）において、１０１は非晶質珪素膜（シリコンゲルマニウム等の他の非晶質半導体薄膜でも良い）であり、その上には酸化シリコン膜でなるマスク（図示せず）が設けられている。
【００２３】
図示しないマスクには添加ウィンドウ１０２が形成されている。添加ウィンドウ１０２の形成には非常に微細なフォトリソグラフィ技術（パターニング技術）が必要である。後述するが添加ウィンドウの各辺は約０．２μmであり、その様な微細パターンを形成しうる技術が必要となる。
【００２４】
その様な技術としては、エキシマレーザー露光法、Ｘ線露光法、電子線（電子ビーム）描画法又はＳＲ（synchrotron radiation）露光法などを用いれば良い。特に、０．１μm以下の加工寸法を達成するには、電子線描画法又はＳＲ露光法が好適である。
【００２５】
ところで添加ウィンドウ１０２内に露呈した非晶質珪素膜表面には結晶化を助長する触媒元素としてニッケルが保持されている。ここでニッケルが保持されているとは、ニッケル元素が非晶質珪素膜表面に接した状態又は表面近傍に絶縁膜等を介して接した状態を言う。本実施例ではニッケル膜を蒸着法により成膜してニッケルを非晶質珪素膜表面に保持している。
【００２６】
また、非晶質珪素膜の表面に薄い酸化シリコン膜を形成し、雰囲気ガス中にニッケルを含ませて熱処理を行い、酸化シリコン膜にニッケルを吸着させて保持する手段をとっても良い。その場合、酸化シリコン膜をアルゴン等の不活性ガスでスパッタして、吸着したニッケルを非晶質珪素膜中に打ち込む様な方法で、添加するニッケル濃度を制御しても良い。
【００２７】
なお、本実施例ではシリコンの結晶化を助長する触媒元素としてニッケルを利用しているが、他にもパラジウム、コバルト、ゲルマニウム、錫、鉛、白金、金などを用いることができる。
【００２８】
本実施例の特徴は添加ウィンドウ１０２の形状にある。特に、１０３で示される一辺は添加ウィンドウ１０２における最も重要な部分である。本実施例ではこの１０３で示される一辺の長さを０．１〜０．３μm（好ましくは０．２μm）とする。なお、添加ウィンドウ１０２の形状の効果については後述する。
【００２９】
また、図１（Ａ）において１０４a、１０４bの点線で示される領域は、後に活性層となる領域を示している。さらに、１０５a、１０５bで示される領域は後にチャネル形成領域となる領域を示している。本明細書中では、チャネル形成領域の長さをチャネル長（Ｌ）と呼び、その幅をチャネル幅（Ｗ）と呼ぶ。
【００３０】
こうして添加ウィンドウ１０２にニッケルが保持された状態を得る。次に、４５０℃１時間のファーネスアニール（電熱炉でのアニール）を行い、非晶質珪素膜１０１中の水素出し工程を行う。この工程によって水素出しが行われると同時に、非晶質珪素膜１０１中にニッケルが拡散する。この状態は非晶質珪素膜に対してニッケルが添加された状態と言うこともできる。
【００３１】
水素出し工程が終了したら、そのまま電熱炉の温度を上げて５００〜５７０℃の温度範囲で熱処理を行う。処理雰囲気は不活性雰囲気、水素雰囲気又は酸化性雰囲気のいずれでも良い。熱処理時間は１〜８時間程度ので良く、処理温度と処理時間の組み合わせは、横成長領域の成長距離をどの程度に設定するかによって実施者が適宜決定すれば良い。
【００３２】
本願発明の場合、チャネル長が０．５μm以下（典型的には０．２μm以下）のＴＦＴを念頭に置いているため、横成長領域に必要な面積は小さい。即ち、横成長の成長距離も短いもので済み、具体的には１〜１０μm（典型的には３〜５μm）もあれば十分である。
【００３３】
上記処理温度と処理時間の範囲は、横成長の成長距離が１〜１０μm程度であることから決定される範囲である。従って、必要な横成長の成長距離が変われば上記処理温度と処理時間の範囲は変わってくる。
【００３４】
ここで、横成長による結晶化が進行する様子について説明する。まず、結晶化が開始してまもなくの様子を図１（Ｂ）に示す。図１（Ｂ）において１０６は一本の棒状結晶、１０７は棒状結晶１０７同士がぶつかりあって形成された結晶粒界である。なお、添加ウィンドウ１０２の各辺の長さは０．２μm程度と極めて微細であるため、各辺からは一本づつ棒状結晶が成長する。
【００３５】
この時、図１（Ｂ）に示す様に、添加ウィンドウ１０２の星形部分の各辺から成長した棒状結晶は互いにぶつかりあったところで成長が阻害される。ところが、１０３で示される一辺では他の結晶に阻害されずに結晶成長が進行する。
【００３６】
そのため、１０３で示される一辺から成長した棒状結晶１０８は、１０３で示される一辺に垂直な方向に向かって真っ直ぐ結晶成長することになる。この棒状結晶１０８は数μmオーダーならばほぼ真っ直ぐに成長する。従って、本実施例の様に微細なＴＦＴを作製する場合には、直線状に成長すると見なして良い。
【００３７】
次に図１（Ｃ）の状態について説明する。図１（Ｃ）の状態は図１（Ｂ）の状態からさらに結晶化が進行した状態を示している。
【００３８】
この状態では、添加ウィンドウ１０２の星形部分から成長した棒状結晶１０６が互いに成長を阻害しあい、結果として実質的に結晶成長が止まってしまう。一方、１０３で示される一辺から成長を開始した棒状結晶１０８は成長を阻害する要因がないため、さらに結晶成長が進行する。
【００３９】
この様に、添加ウィンドウの形状を特殊な構造とすることにより、ある一辺のみにおいて特定の方向へ結晶成長が進行する様にし、他の辺では互いに結晶成長を阻害する様な状態を意図的に作り出すところに本願発明の特徴がある。
【００４０】
次に図１（Ｄ）の状態について説明する。図１（Ｄ）の状態は図１（Ｃ）の状態からさらに結晶化が進行し、結晶化工程が終了した状態を示している。この状態では、棒状結晶１０６は完全に結晶成長が停止し、棒状結晶１０８のみがチャネル形成領域１０５a、１０５bを含む形で成長している。
【００４１】
本実施例ではこの様にして形成された棒状結晶１０８の内側に少なくともチャネル形成領域１０５a、１０５b、好ましくはチャネル形成領域及びソース／ドレイン接合部１０９が配置される様に島状半導体層１０４a、１０４bを形成する。なお、ソース／ドレイン接合部とは、ＴＦＴのソース領域（又はソース側ＬＤＤ領域）とチャネル形成領域との接合部もしくはドレイン領域（又はドレイン側ＬＤＤ領域）とチャネル形成領域との接合部を指す。
【００４２】
勿論、実際には基板上に複数の棒状結晶が形成されるのであるが、そのうちのいずれか一本の棒状結晶の内側にチャネル形成領域もしくはチャネル形成領域及びソース／ドレイン接合部が収まる様にして形成されていれば良い。これは必ずしもすべてのＴＦＴに適用される必要はなく、少なくとも同一性能を要求される複数のＴＦＴ間で適用されていれば良い。
【００４３】
こうすることで、複数の棒状結晶が形成する結晶粒界をチャネル形成領域が含まない様にすることができる。即ち、ＴＦＴ特性に影響する最も重要な部分を結晶粒界の存在しない実質的な単結晶で形成することができる。
【００４４】
本願発明の要旨は、チャネル形成領域の内部に存在する結晶粒界の本数を揃えることで複数のＴＦＴ間の特性ばらつきを防ぐことにある。そういった意味で、結晶粒界を避けてチャネル形成領域を形成するという本実施例の構成は最も望ましい構成であると言える。
【００４５】
なお、図１では一つの添加ウィンドウに対して二つの島状半導体層の配置を示しているが、実際には複数の島状半導体層を形成する。また、基板上に複数のＴＦＴで半導体回路を組むには、回路構成に応じて適宜添加ウィンドウの形成位置を決定すれば良い。
【００４６】
また、本実施例では結晶粒界の延びる方向とキャリアの移動する方向（ソース領域とドレイン領域とを結ぶ方向）とが直交する様な配置で島状半導体層が形成されるが、結晶粒界の延びる方向とキャリアの移動する方向とが一致する様な配置することも可能であることは言うまでもない。
【００４７】
（実施例２）
実施例１では一本の棒状結晶の内側にチャネル形成領域が形成される様に島状半導体層を形成する例を示したが、チャネル長が０．５μmといった様に棒状結晶の幅（約０．２μm）よりも広い場合には、複数本の棒状結晶でチャネル形成領域を形成しても構わない。ただし、本願発明では異なる複数のＴＦＴのチャネル形成領域間で、その内部に存在する結晶粒界の位置及び本数を揃えなければならない。
【００４８】
本実施例を図２に示す。図２において、２０１は非晶質珪素膜、２０２は添加ウィンドウ、２０３は結晶成長を進行させるための一辺である。本実施例では２０３で示される一辺の長さを０．６μmとしている。
【００４９】
実施例１の条件に従って添加ウィンドウ２０１に触媒元素を添加して結晶化工程を行うと、２０３で示される一辺からは三本の棒状結晶２０４が、２０３で示される一辺と垂直な方向に結晶成長する。この時、隣接する三本の棒状結晶２０４は互いに並んで特定の方向性をもって成長する。
【００５０】
なお、点線２０５で示されるのは後に島状半導体層を形成する領域であり、２０６a、２０６bで示されるのは後のチャネル形成領域である。また、２０７はソース／ドレイン接合部である。
【００５１】
本実施例の場合、チャネル形成領域２０６は三本の棒状結晶２０４にまたがる様な形で形成されることになり、その内部には二本の結晶粒界２０８が存在する。しかしながら、チャネル形成領域２０６a、２０６bはどちらも内部に存在する結晶粒界２０８の位置及び本数が揃っているため、結晶粒界に起因するＴＦＴ特性のばらつきを生じることはない。
【００５２】
勿論、実際には二個だけでなくさらに複数の島状半導体層が形成されるが、いずれにしてもチャネル形成領域の内部において結晶粒界の位置と本数を揃えることが重要である。
【００５３】
なお、本実施例は実施例１において添加ウィンドウの一辺の長さを変えただけであるので、添加ウィンドウのパターニング方法やニッケルの添加方法などの詳細な条件は実施例１に従えば良い。即ち、実施例１で説明した数値限定等はすべて実施例２に適用することができる。
【００５４】
また、本実施例では結晶粒界の延びる方向とキャリアの移動する方向（ソース領域とドレイン領域とを結ぶ方向）とが直交する様な配置で島状半導体層が形成されるが、結晶粒界の延びる方向とキャリアの移動する方向とが一致する様な配置することも可能であることは言うまでもない。
【００５５】
（実施例３）
本実施例では添加ウィンドウの形状を実施例１、２と異なるパターンとした場合の例について説明する。図３に示した添加ウィンドウ３０１は、アクティブマトリクス型液晶表示装置等で利用される画素マトリクス回路などの様に同一性能のＴＦＴが規則正しく配置される様な回路に適している。
【００５６】
添加ウィンドウ３０１には画素ＴＦＴの配置される位置に合わせて突出部３０２が複数箇所設けられており、突出部３０２の先端部の一辺３０３からは一辺３０３に垂直な方向に棒状結晶３０４が成長する。他の部分では棒状結晶が互いに成長を阻害し合って添加ウィンドウ周辺で結晶成長が停止する。
【００５７】
点線３０５で示される領域はＴＦＴの活性層となる島状半導体層であり、規則正しく複数設けられる。画素ＴＦＴは全画素が同一の性能を有する必要があるのでＴＦＴ特性は揃ってなければならない。そういった意味で本願発明を適用することは非常に有効である。
【００５８】
本実施例の場合も、島状半導体層のうちの少なくともチャネル形成領域３０６又はチャネル形成領域３０６とソース／ドレイン接合部３０７とを完全に棒状結晶３０４の内側に形成する構成を採用している。こうすることで、チャネル形成領域の内部に存在する結晶粒界の位置に起因する特性ばらつきを防止することが可能となる。この効果は実施例１と同様である。
【００５９】
また、実施例２に示した様に、数本の棒状結晶にまたがる様な形でチャネル形成領域を形成することも可能である。この場合、実施例２で説明した様に各ＴＦＴのチャネル形成領域の内部で結晶粒界の位置及び本数が揃うので、特性ばらつきを防止することが可能である。
【００６０】
なお、結晶化工程の条件等、詳細な条件に関しては実施例１と同様であるので本実施例での説明は省略する。
【００６１】
また、本実施例では結晶粒界の延びる方向とキャリアの移動する方向（ソース領域とドレイン領域とを結ぶ方向）とが一致する様な配置で島状半導体層が形成されるが、結晶粒界の延びる方向とキャリアの移動する方向とが直交する様な配置することも可能であることは言うまでもない。
【００６２】
（実施例４）
本実施例では、実施例１乃至実施例３の構成を用いて形成された島状半導体層を用いてTFTを作製する場合について図４を用いて説明する。
【００６３】
まず、実施例１乃至実施例３に示した構成で棒状結晶を形成したら、シリコン膜全体をパターニングして島状半導体層４０１を形成する。この島状半導体層４０１は全体が多結晶珪素膜である必要はない。即ち、少なくとも後のチャネル形成領域又はチャネル形成領域とソース／ドレイン接合部とが棒状結晶からなる多結晶珪素膜で形成されていれば良い。
【００６４】
勿論、後にチャネル形成領域やソース／ドレイン接合部が形成された時に、同一性能を要求する複数のＴＦＴ間のチャネル形成領域間で結晶粒界の位置及び本数が揃っていることが前提となる。
【００６５】
次に酸化シリコン膜でなるゲート絶縁膜４０２を形成する。本実施例ではプラズマCVD法を用い、１２０nmの厚さに形成する。その次に、アルミニウムを主成分とする材料でなるゲート電極４０３を形成する。なお、アルミニウムを主成分とする材料の代わりにタンタルと窒化タンタルとの積層構造を利用しても良い。こうして図４（Ａ）に示す状態が得られる。
【００６６】
ここで本出願人による特開平７−１３５３１８号公報に記載された技術を利用する。同公報ではアルミニウムを主成分とするゲート電極を陽極酸化することにより、ＬＤＤ＋オフセット構造を実現するものである。ＬＤＤ領域は陽極酸化膜を利用してゲート絶縁膜の一部をエッチングし、残ったゲート絶縁膜の一部をマスクとして不純物元素（ソース領域及びドレイン領域を形成する不純物）を添加して形成される。
【００６７】
同公報に記載された技術を利用して得た構造を図４（Ｂ）に示す。４０４はゲート電極、４０５はゲート電極を保護するバリア型の陽極酸化膜である。また、４０６はゲート絶縁膜、４０７はソース領域、４０８はドレイン領域、４０９はＬＤＤ領域、４１０はチャネル形成領域である。
【００６８】
また、本実施例ではソース領域４０７、ドレイン領域４０８及びＬＤＤ領域４０９を形成する不純物元素としてリンを用いてＮチャネル型ＴＦＴを作製する。勿論、砒素など他の１５族元素でも構わないし、ボロンに代表される１３族元素を添加すればＰチャネル型ＴＦＴを作製することも容易である。さらに同一基板上にＮチャネル型ＴＦＴとＰチャネル型ＴＦＴとを形成して相補的に組み合わせ、ＣＭＯＳ回路を形成することも可能である。
【００６９】
特開平７−１３５３１８号公報記載の技術を用いることにより図４（Ｂ）の状態が得られたら、次に層間絶縁膜４１１として１μm厚の酸化シリコン膜を形成する。勿論、窒化シリコン膜や酸化窒化シリコン膜を用いても良いし、これらの絶縁膜を積層しても良い。
【００７０】
次に、層間絶縁膜４１１にコンタクトホールを形成してアルミニウムを主成分とする材料でなるソース配線４１２及びドレイン配線４１３を形成する。最後に素子全体に対して水素雰囲気中で３５０℃２時間のファーネスアニールを行い、水素化を完了する。
【００７１】
こうして、図４（Ｃ）に示す様なＴＦＴが得られる。なお、本実施例で説明した構造は一例であって本願発明を適用しうるＴＦＴ構造はこれに限定されない。従って、公知のあらゆる構造のＴＦＴに対して適用可能である。
【００７２】
勿論、トップゲート構造に限らず、逆スタガ型ＴＦＴに代表されるボトムゲート構造に対しても容易に適用することが可能である。
【００７３】
さらに、図４（Ｃ）の構造においてドレイン配線４１３と電気的に接続する画素電極（図示せず）を公知の手段で形成すればアクティブマトリクス型表示装置の画素スイッチング素子を形成することも容易である。
【００７４】
即ち、本願発明は液晶表示装置やＥＬ（エレクトロルミネッセンス）表示装置などの電気光学装置の作製方法としても非常に有効な技術である。
【００７５】
この様に、本願発明はあらゆる構造のＴＦＴに対して適用可能であり、本願発明を利用して様々な半導体回路を構築することができる。即ち、本願発明はＴＦＴでもって形成された半導体回路を含むあらゆる半導体装置に対して適用できると言える。
【００７６】
（実施例５）
本実施例では、実施例４の作製工程に従って形成されたＴＦＴでもって半導体回路を構成した液晶表示装置の例を図５に示す。画素ＴＦＴ（画素スイッチング素子）の作製方法やセル組工程は公知の手段を用いれば良いので詳細な説明は省略する。
【００７７】
図５において１１は絶縁表面を有する基板、１２は画素マトリクス回路、１３はソースドライバー回路、１４はゲイトドライバー回路、１５は対向基板、１６はＦＰＣ（フレキシブルプリントサーキット）、１７は信号処理回路である。
【００７８】
信号処理回路１７としては、Ｄ／Ａコンバータ、γ補正回路、信号分割回路などの従来ＩＣで代用していた様な処理を行う回路を形成することができる。勿論、ガラス基板上にＩＣチップを設けて、ＩＣチップ上で信号処理を行うことも可能である。
【００７９】
さらに、本実施例では液晶表示装置を例に挙げて説明しているが、アクティブマトリクス型の表示装置であればＥＬ（エレクトロルミネッセンス）表示装置やＥＣ（エレクトロクロミックス）表示装置に本願発明を適用することも可能であることは言うまでもない。
【００８０】
なお、本実施例に示した液晶表示装置を作製するにあたって、実施例１乃至実施例３のいずれの構成を採用しても構わない。また、実施例１乃至実施例３の構成を組み合わせて本実施例に適用しても良い。
【００８１】
（実施例６）
本願発明の電気光学装置は、様々な電子機器のディスプレイとして利用される。その様な電子機器としては、ビデオカメラ、スチルカメラ、プロジェクター、プロジェクションＴＶ、ヘッドマウントディスプレイ、カーナビゲーション、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話等）などが挙げられる。それらの一例を図６に示す。
【００８２】
図６（Ａ）は携帯電話であり、本体２００１、音声出力部２００２、音声入力部２００３、表示装置２００４、操作スイッチ２００５、アンテナ２００６で構成される。本願発明を音声出力部２００２、音声入力部２００３、表示装置２００４やその他の信号制御回路に適用することができる。
【００８３】
図６（Ｂ）はビデオカメラであり、本体２１０１、表示装置２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６で構成される。本願発明を表示装置２１０２、音声入力部２１０３やその他の信号制
【００８４】
図６（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示装置２２０５で構成される。本願発明は表示装置２２０５やその他の信号制御回路に適用できる。
【００８５】
図６（Ｄ）はヘッドマウントディスプレイであり、本体２３０１、表示装置２３０２、バンド部２３０３で構成される。本発明は表示装置２３０２やその他の信号制御回路に適用することができる。
【００８６】
図６（Ｅ）はリア型プロジェクターであり、本体２４０１、光源２４０２、表示装置２４０３、偏光ビームスプリッタ２４０４、リフレクター２４０５、２４０６、スクリーン２４０７で構成される。本発明は表示装置２４０３やその他の信号制御回路に適用することができる。
【００８７】
図６（Ｆ）はフロント型プロジェクターであり、本体２５０１、光源２５０２、表示装置２５０３、光学系２５０４、スクリーン２５０５で構成される。本発明は表示装置２５０３やその他の信号制御回路に適用することができる。
【００８８】
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。
【００８９】
【発明の効果】
本願発明を実施することで、ＴＦＴのチャネル形成領域の内部に含まれる結晶粒界の本数や位置を制御することができる。これにより同一性能を要求される複数のＴＦＴ間でチャネル形成領域内に含まれる結晶粒界の位置及び本数を揃え、特性ばらつきを防ぐことが可能となる。
【００９０】
また、さらに好ましくは一本の棒状結晶でなる多結晶半導体の内側にチャネル形成領域全体を作り込むことによって、実質的に単結晶と見なせるチャネル形成領域を有する複数のＴＦＴを再現性良く形成することができる。
【００９１】
以上の構成により特性ばらつきの改善された複数のＴＦＴで信頼性と動作性能の高い半導体回路を実現することができる。また、その様な半導体回路を利用することで電気光学装置並びに電子機器の信頼性と動作性能を向上することが可能となる。
【図面の簡単な説明】
【図１】          結晶成長の様子を示す図。
【図２】          結晶成長の様子を示す図。
【図３】          結晶成長の様子を示す図。
【図４】          ＴＦＴの作製工程を示す図。
【図５】          電気光学装置の構成を示す図。
【図６】          電子機器の構成を示す図。
【図１】
0004128271.tif 000002
【図２】
0004128271.tif 000003
【図３】
0004128271.tif 000004
【図４】
0004128271.tif 000005
【図５】
0004128271.tif 000006
【図６】
0004128271.tif 000007