(57)【特許請求の範囲】
【請求項１】
複数のメモリバンクと制御部を有し、前記メモリバンクは記憶情報を書換え可能な複数の不揮発性メモリ部と前記不揮発性メモリ部の書き込み読み出し単位の情報を夫々格納可能な２個のバッファ部とを有し、
前記不揮発性メモリ部はマトリクス配置された複数のメモリセルを有し、
前記複数のメモリセルは所定数毎にワード線を共有し、
前記制御部は、アクセス動作の指示に応答して、メモリバンクの一方のバッファ部と不揮発性メモリ部との間でデータ転送を行ない、これに並行して当該メモリバンクの他方のバッファ部と外部との間でデータ転送を行なうインタリーブ動作の制御が可能であり、書き込み又は読み出しアクセス動作においてワード線を共有するメモリセルの一部と残りを夫々別々にアクセス動作の対象にするとともに、
前記制御部は、読み出しアクセス動作の指示に応答して、前記複数の不揮発性メモリ部を並列にデータ読み出し動作させて夫々の不揮発性メモリ部に対応する一方のバッファ部に読み出しデータを並列転送させる動作と、他方のバッファ部を順次選択してそれら保有する読み出しデータを外部に出力させる動作とを並列化可能であることを特徴とする半導体記憶装置。
【請求項２】
前記制御部は、書き込みアクセス動作の指示に応答して、一方のバッファ部を順次選択して外部からの書き込みデータを転送する動作と、前記複数のバッファ部から対応する不揮発性メモリ部に並列に書き込みデータを転送して書き込む動作とを並列化可能であることを特徴とする請求項１記載の半導体記憶装置。
【請求項３】
複数のメモリバンクと制御部を有し、前記複数のメモリバンクのそれぞれは記憶情報を書換え可能な不揮発性メモリ部と前記不揮発性メモリ部の書き込み読み出し単位の情報を格納可能な１個のバッファ部とを有し、
前記制御部は、アクセス対象に指示された一つのメモリバンクの動作に当該一つのメモリバンクの有するバッファ部と他の一つのメモリバンクの有するバッファ部を利用可能とし、前記アクセス対象に指定された一つのメモリバンクのアクセス時に、当該一つのメモリバンクのバッファ部は当該一つのメモリバンクの不揮発性メモリ部のアクセスにかかるデータを外部との間でデータ転送を行ない、これに並行して前記他のメモリバンクのバッファ部は当該一つのメモリバンクの不揮発性メモリ部との間でデータ転送を行なうインタリーブ動作の制御が可能であることを特徴とする半導体記憶装置。
【請求項４】
前記インタリーブ動作において、前記不揮発性メモリ部において書き込み読み出し単位の情報量を単位ブロックとするとき、単位ブロックのアドレス割り当てはメモリバンク内で２連続されることを特徴とする請求項３記載の半導体記憶装置。
【請求項５】
複数のメモリバンクと制御部を有し、前記複数のメモリバンクのそれぞれは記憶情報を書換え可能な不揮発性メモリ部と前記不揮発性メモリ部の書き込み読み出し単位の情報を格納可能な１個のバッファ部とを有し、
前記制御部は、アクセス動作の指示に応答して、一つのメモリバンクのバッファ部と不揮発性メモリ部との間でデータ転送を行ない、これに並行して他のメモリバンクのバッファ部と外部との間で当該一つのメモリバンクへのアクセスにかかるデータのデータ転送を行なうインタリーブ動作の制御が可能であることを特徴とする半導体記憶装置。
【請求項６】
前記インタリーブ動作において、前記不揮発性メモリ部において書き込み読み出し単位の情報量を単位ブロックとするとき、単位ブロックのアドレス割り当てはメモリバンク内で２連続されることを特徴とする請求項５記載の半導体記憶装置。
【請求項７】
前記不揮発性メモリ部はマトリクス配置された複数のメモリセルを有し、
前記複数のメモリセルは所定数毎にワード線を共有し、
前記制御部は、書き込み又は読み出しアクセス動作においてワード線を共有するメモリセルの一部と残りを夫々別々にアクセス動作の対象にすることを特徴とする請求項３又は５記載の半導体記憶装置。
【請求項８】
前記不揮発性メモリ部はフラッシュメモリ部であることを特徴とする請求項１、３又は５に記載の半導体記憶装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は不揮発性メモリ部とそのバッファ部を有する半導体記憶装置、特に不揮発性メモリ部とバッファ部を利用したインタリーブ動作による高速アクセス化に関し、例えばフラッシュメモリに適用して有効な技術に関する。
【０００２】
【従来の技術】
特開平１１−８５６０９号公報には、不揮発性メモリ部とそのバッファ部を有するフラッシュメモリについて記載がある。これによれば、メモリ部は８ビット又は１６ビット単位でしかリード・ライトできないのに対し、ホスト装置とは５１２バイトのような単数もしくは複数セクタ単位でデータのやり取りを行なう必要があるため、バッファ部を設け、このバッファ部をフラッシュメモリに対する消去、書き込み、読み出し等のコマンドを実行するときに暗黙的に利用する。
【０００３】
特開２００１−２８４２８号公報及び公開されていない特願２００１−３９１２２９号出願にはフラッシュメモリの素子分離にアシストゲート（ＡＧ）を用いたフラッシュメモリについて記載がある。  フラッシュメモリセルの素子分離にアシストゲート（ＡＧ）を用いると、ソースとドレインを共通化することができる。この場合、書き込み動作や読み出し動作でソースとドレインの位置を適宜入れ替えるため、メモリセルのワード線を共有して多数並設されたメモリセルに対して動作対象は少なくとも１個置きとすることが必要になる。要するに、隣接するメモリセルはソース・ドレインに接続されるソース線・ビット線を共有するから、隣同士を並列動作させると誤動作を生じてしまうからである。したがって、ワード線を共有する上述のようなフラッシュメモリセルに対する書き込みや読み出し動作は、偶数番目のフラッシュメモリセルと奇数番目のフラッシュメモリセルとで別々に行なわなければならない。
【０００４】
【発明が解決しようとする課題】
この点について本発明者が検討したところ以下の問題点を見出した。連続的に書き込みや読み出しを行なう場合に、１本のワード線に接続するメモリセルに対して、偶数番目のメモリセルの記憶情報をメモリ部からバッファ部に読み出し、バッファ部の情報を外部に出力する動作を行ない、その後、奇数番目のメモリセルの記憶情報をメモリ部からバッファ部に読み出し、バッファ部の情報を外部に出力する動作を行なうことになる。ワード線１本分の記憶情報を一時的に蓄えることができるバッファ部があって、偶数番目と奇数番目で動作を完全に分けなければならない。書き込み動作の場合も事情は全く同じで、それは、アクセス動作の高速化を妨げる原因になる。この問題点は、４値のフラッシュメモリにおける偶数番目と奇数番目のメモリセルに対するアクセスの分離という事情に起因するだけでなく、２値のフラッシュメモリにおけるメモリセルの選択規模とバッファ部の記憶容量との制約事情からも全く同じ問題を生ずる。
【０００５】
本発明の目的は、不揮発性メモリ部に対する書き込み及び読み出しアクセスの高速化を実現できる半導体記憶装置を提供することにある。
【０００６】
本発明の更に別の目的は、外部と不揮発性メモリ部との間のデータ転送のオーバーヘッドを低減することができる半導体記憶装置を提供することにある。
【０００７】
本発明の上記並びにその他の目的と新規な特徴は本明細書の以下の記述と添付図面から明らかにされるであろう。
【０００８】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【０００９】
〔１〕《アクセス単位の２倍のバッファサイズ》第１の観点による本発明の半導体記憶装置は、複数のメモリバンクと制御部を有し、前記メモリバンクは記憶情報を書換え可能な複数の不揮発性メモリ部と前記不揮発性メモリ部の書き込み読み出し単位の情報を夫々格納可能な２個のバッファ部とを有する。前記制御部は、アクセス動作の指示に応答して、メモリバンクの一方のバッファ部と不揮発性メモリ部との間でデータ転送を行ない、これに並行して当該メモリバンクの他方のバッファ部と外部との間でデータ転送を行なうインタリーブ動作の制御が可能である。不揮発性メモリ部は例えばフラッシュメモリ部により構成される。
【００１０】
上記より、読み出し動作では不揮発性メモリ部から読み出したデータを一方のバッファ部に転送する動作と、先に他方のバッファ部に転送されている読み出しデータを外部に出力する動作とが並列化されるから、不揮発性メモリ部から読み出したデータをバッファ部に転送してそのデータを当該バッファ部から外部に出力する直列的な動作を順番に行なう場合に比べて読み出し動作の高速化が実現される。書き込み動作の場合も同様であり、書き込みデータを外部から一方のバッファ部に転送する動作と、既に他方データバッファ部に転送されている書き込みデータを不揮発性メモリ部に転送する動作とが並列化されるから、書き込みデータを外部からバッファ部に転送してその書き込みデータを不揮発性メモリ部に転送する直列的な動作を順番に行なう場合に比べて書き込み動作の高速化が実現される。
【００１１】
本発明の具体的な態様として、不揮発性メモリ部はマトリクス配置された複数のメモリセルを有し、前記複数のメモリセルは所定数毎にワード線を共有し、前記制御部は、書き込み又は読み出しアクセス動作においてワード線を共有するメモリセルの一部と残りを夫々別々にアクセス動作の対象にする。例えばワード線を共有するメモリセルに対して偶数番目のメモリセルと奇数番目のメモリセルを別々に書き込みアクセス動作及び読み出しアクセス動作の対象とする。
【００１２】
このとき、前記制御部は、読み出しアクセス動作の指示に応答して、前記複数の不揮発性メモリ部を並列にデータ読み出し動作させて夫々の不揮発性メモリ部に対応する一方のバッファ部に読み出しデータを並列転送させる動作と、他方のバッファ部を順次選択してそれら保有する読み出しデータを外部に出力させる動作とを並列化可能である。また、前記制御部は、書き込みアクセス動作の指示に応答して、一方のバッファ部を順次選択して外部からの書き込みデータを転送する動作と、前記複数のバッファ部から対応する不揮発性メモリ部に並列に書き込みデータを転送して書き込む動作とを並列化可能である。
【００１３】
〔２〕《アクセス単位に等しいバッファサイズ》第２の観点による本発明の半導体記憶装置は、複数のメモリバンクと制御部を有し、前記メモリバンクは記憶情報を書換え可能な複数の不揮発性メモリ部と前記不揮発性メモリ部の書き込み読み出し単位の情報を格納可能な１個のバッファ部とを有する。前記制御部は、アクセス対象に指示された一のメモリバンクの動作に当該一と他の２個のメモリバンクのバッファ部を利用可能とし、一のメモリバンクのアクセス時、当該一のメモリバンクのバッファ部は不揮発性メモリ部又は外部との間でデータ転送を行ない、これに並行して前記他のメモリバンクのバッファ部は当該一のメモリバンクの不揮発性メモリ部又は外部との間でデータ転送を行なうインタリーブ動作の制御が可能である。
【００１４】
上記より、複数ページにわたる読み出しデータを読み出しアクセスするとき、不揮発性メモリ部から一のバッファ部へのデータ転送動作と、既に他のバッファ部に転送されているデータの外部出力動作とが並列化される。また、複数ページにわたる書き込みデータを書き込みアクセスするとき、外部から一のバッファ部へのデータ転送動作と、既に他のバッファ部に転送されている書き込みデータを不揮発性メモリ部へ転送する動作とが並列化される。したがって、書き込み及び読み出しアクセスの高速化を実現することができる。
【００１５】
本発明の具体的な態様として、前記インタリーブ動作において、前記不揮発性メモリ部において書き込み読み出し単位の情報量を単位ブロックとするとき、単位ブロックのアドレス割り当てはメモリバンク内で２連続とするのがよい。
【００１６】
〔３〕《アクセス単位に等しいバッファサイズ》第３の観点による本発明の半導体記憶装置は、複数のメモリバンクと制御部を有し、前記メモリバンクは記憶情報を書換え可能な複数の不揮発性メモリ部と前記不揮発性メモリ部の書き込み読み出し単位の情報を格納可能な１個のバッファ部とを有する。前記制御部は、アクセス動作の指示に応答して、一のメモリバンクのバッファ部と不揮発性メモリ部との間でデータ転送を行ない、これに並行して他のメモリバンクのバッファ部と外部との間でデータ転送を行なうインタリーブ動作の制御が可能である。
【００１７】
上記より、複数ページにわたる読み出しデータを読み出しアクセスするとき、不揮発性メモリ部から一のバッファ部へのデータ転送動作と、既に他のバッファ部に転送されているデータの外部出力動作とが並列化される。また、複数ページにわたる書き込みデータを書き込みアクセスすとき、外部から一のバッファ部へのデータ転送動作と、既に他のバッファ部に転送されている書き込みデータを不揮発性メモリ部へ転送する動作とが並列化される。したがって、書き込み及び読み出しアクセスの高速化を実現することができる。
【００１８】
本発明の具体的な態様として、前記インタリーブ動作において、前記不揮発性メモリ部において書き込み読み出し単位の情報量を単位ブロックとするとき、単位ブロックのアドレス割り当てはメモリバンク内で非連続とするのがよい。
【００１９】
【発明の実施の形態】
本発明に係る半導体記憶装置の一例であるフラッシュメモリにおけるメモリセルアレイの構成を最初に説明する。
【００２０】
図９にはフラッシュメモリセルの断面構造が例示される。これに示される不揮発性メモリセルＭＣは、半導体領域（ウェル領域）１００上に、ソース電極１０８、ドレイン電極１０９及びチャネル領域が形成され、ソース電極１０８寄りがアシストＭＯＳトランジスタ部Ｑａとして構成され、ドレイン電極１０９寄りがメモリＭＯＳトランジスタ部Ｑｍとして構成される。アシストＭＯＳトランジスタ部Ｑａはチャネル領域上にゲート酸化膜１０４を介してアシストゲート１０６を有する。メモリＭＯＳトランジスタ部Ｑｍはチャネル領域上にゲート酸化膜１０２を介してフローティングゲート１０７とコントロールゲートとしてのメモリゲート電極１０３を有する。
【００２１】
図１０にはフラッシュメモリセルアレイ（単にメモリセルアレイとも称する）が例示される。代表的に示された不揮発性メモリセルＭＣ１１〜ＭＣ１４、ＭＣｎ１〜ＭＣｎ４がマトリクス配置され、同一行に配置された不揮発性メモリセルＭＣ１１〜ＭＣ１４のメモリゲート電極１０３にワード線ＷＬ１が接続され、同一行に配置された不揮発性メモリセルＭＣｎ１〜ＭＣｎ４のメモリゲート電極１０３にワード線ＷＬｎが接続される。同一行の不揮発性メモリセルＭＣ１１〜ＭＣ１４は隣接するもの同士がソース電極１０８とドレイン電極１０９を介して直列接続され、同様に同一行の不揮発性メモリセルＭＣｎ１〜ＭＣｎ４は隣接するもの同士がソース電極１０８とドレイン電極１０９を介して直列接続され、それら直列接続ノードには列単位でデータ線ＤＬ１、ＤＬ２，ＤＬ３，ＤＬ４，ＤＬ５が接続される。
【００２２】
前記データ線ＤＬ１〜ＤＬ５の一端にはメモリセルのソース選択ＭＯＳトランジスタＱＳ０，ＱＳ１が設けられ、他端にはメモリセルのドレイン選択ＭＯＳトランジスタＱＤ０、ＱＤ１が設けられる。前記ＭＯＳトランジスタＱＳ０は奇数番目のメモリセルＭＣ１１，ＭＣ１３，ＭＣｎ１，ＭＣｎ３のソース電極１０８を対応するビット線ＢＬ１，ＢＬ２、…に個別接続し、前記ＭＯＳトランジスタＱＳ１は偶数番目のメモリセルＭＣ１２，ＭＣ１４，ＭＣｎ２，ＭＣｎ４のソース電極１０８を対応するビット線ＢＬ１，ＢＬ２、…に個別接続し、それらＭＯＳトランジスタＱＳ０，ＱＳ１は書き込み／読み出し動作において制御信号ＳＳ０，ＳＳ１により択一的にオン動作される。前記ＭＯＳトランジスタＱＤ０は奇数番目のメモリセルＭＣ１１，ＭＣ１３，ＭＣｎ１，ＭＣｎ３のドレイン電極１０９をコモンデータ線ＣＤＬに共通接続し、前記ＭＯＳトランジスタＱＤ１は偶数番目のメモリセルＭＣ１２，ＭＣ１４，ＭＣｎ２，ＭＣｎ４のドレイン電極１０９をコモンデータ線ＣＤＬに共通接続、それらＭＯＳトランジスタＱＤ０，ＱＤ１は書き込み／読み出し動作において制御信号ＳＤ０，ＳＤ１により択一的にオン動作される。
【００２３】
奇数番目のメモリセルＭＣ１１，ＭＣ１３，ＭＣｎ１，ＭＣｎ３のアシストゲート１０６は制御信号ＡＧ０でスイッチ制御され、偶数番目のメモリセルＭＣ１２，ＭＣ１４，ＭＣｎ２，ＭＣｎ４のアシストゲート１０６は制御信号ＡＧ１でスイッチ制御され、書き込み／読み出し動作において何れか一方がオン動作される。尚、フラッシュメモリセルアレイは実際には大規模であるがここでは簡単のために一部の構成を例示している。
【００２４】
前不揮発性メモリセルの記憶データはフローティングゲート１０７に蓄えられた電荷量に応じてメモリセルの閾値電圧が変化することを利用する。このとき、メモリセルの閾値電圧は記憶データの値に応じて所望の範囲に制限され、その閾値電圧分布をメモリ閾値分布と呼ぶ。例えば、この例では不揮発性メモリセルは１個で２ビットの情報記憶を行い、記憶情報の“０１，００，１０，１１”データに対応する４種類のメモリ閾値電圧分布が決められている。すなわち、一つのメモリセルの情報記憶状態は、第４閾値電圧（Ｖｔｈ４）状態としての消去状態（“１１”）、第１閾値電圧（Ｖｔｈ１）状態としての第１の書き込み状態（“１０”）、第２閾値電圧（Ｖｔｈ２）状態としての第２の書き込み状態（“００”）、第３閾値電圧（Ｖｔｈ３）状態としての第３の書き込み状態（“０１”）の中から選ばれる。特に制限されないが、閾値電圧は、Ｖｔｈ４＜Ｖｔｈ１＜Ｖｔｈ２＜Ｖｔｈ３の関係を有する。全部で４通りの情報記憶状態は、２ビットのデータによって決定される状態とされる。上記メモリ閾値分布を得るには、消去の後の書き込み動作時にワード線に印加する書き込み電圧を相互に異なる３種類の電圧に設定し、これらの３種類の電圧を順次切り替えて、３回に分けて書き込み動作を行なう。
【００２５】
先ず、メモリセルに対する消去動作は図９に例示されるようにワード線（メモリゲート電極）ＷＬｎに−１６Ｖを印加し、アシストゲート１０６に２Ｖを印加し、ソース電極１０８、ドレイン電極１０９及びウェル領域１００に０Ｖを印加してＦＮトンネルによりフローティングゲート１０７からウェル領域１００に電子を放出させることで行なう。消去動作はメモリセルの偶数番目と奇数番目に拘わりなくワード線単位で行なうことができる。
【００２６】
書き込み動作は、図１１のように選択されたワード線を共有するメモリセルの内の奇数番目のメモリセルを対象とする奇数番目書き込み動作と、図１２のように選択されたワード線を共有するメモリセルの内の偶数番目のメモリセルを対象とする偶数番目書き込み動作とに分けられる。
【００２７】
奇数番目書き込み動作では図１１に示されるように、選択レベルの制御信号ＳＳ０，ＳＤ０，ＡＧ０によって奇数番目のメモリセルＭＣ１１，ＭＣ１３，ＭＣｎ１，ＭＣｎ３のソース電極１０８をビット線ＢＬ１，ＢＬ２に、ドレイン電極１０９をコモンデータ線ＣＤＬに接続する。偶数番目書き込み動作では図１２に示されるように、選択レベルの制御信号ＳＳ１，ＳＤ１，ＡＧ１によって偶数番目のメモリセルＭＣ１２，ＭＣ１４，ＭＣｎ２，ＭＣｎ４のソース電極１０８をビット線ＢＬ１，ＢＬ２に、ドレイン電極１０９をコモンデータ線ＣＤＬに接続する。例えば、図１１において、ワード線ＷＬ１に書込み選択電圧、例えば１５Ｖが印加され、コモンデータ線ＣＤＬには５Ｖが印加され、書き込み選択のビット線には０Ｖ、書き込み非選択のビット線には０．８Ｖが印加される。このとき、制御信号ＡＧ０，ＡＧ１の選択レベルは前記非選択ビット線の電圧０．８Ｖよりも低い電圧例えば０．６Ｖにされる。したがって、書き込み選択メモリセルではアシストＭＯＳトランジスタ部Ｑａがオン状態になってドレイン電流が流れ、これによってアシストＭＯＳトランジスタ部ＱａとメモリＭＯＳトランジスタ部との境界部分でホットエレクトロンが発生し、これがフローティングゲートに注入されて閾値電圧に変化を生ずる。書き込み非選択メモリセルではアシストＭＯＳトランジスタ部Ｑａがオフ状態のままなのでホットエレクトロンが発生せず書き込みが阻止される。
【００２８】
前記３種類の書き込み閾値電圧制御は、そのような高電圧状態の時間制御、更にはワード線に印加する高電圧のレベル制御によって行なうことができる。ビット線に０Ｖを印加するか、０．８Ｖを印加するかは、後述のセンスラッチ回路ＳＬにラッチさせる書き込み制御情報の論理値で決定される。例えばセンスラッチ回路ＳＬのラッチデータが論理値“１”で書き込み非選択、論理値“０”で書き込み選択となるように制御される。書き込み動作時にセンスラッチＳＬに“１”または“０”の何れをセットするかは、書き込みを行なうべき書き込み閾値電圧状態に応じて制御部ＣＮＴがバッファメモリ上の書き込みデータに従って決定する。
【００２９】
記憶情報の読み出しは、ワード線に印加するワード線選択レベルとしての電圧を、３種類設定し、３種類のワード線選択レベルを順次変更しながら最大３回の読出し動作を行い、個々の読み出し動作でメモリセルから読み出される２値（１ビット）の値に基づいて２ビットの記憶情報を判定する。
【００３０】
読み出し動作においても、図１３のように選択されたワード線を共有するメモリセルの内の奇数番目のメモリセルＭＣ１１，ＭＣ１３，ＭＣｎ１，ＭＣｎ３を対象とする奇数番目読み出し動作と、図１４のように選択されたワード線を共有するメモリセルの内の偶数番目のメモリセルＭＣ１２，ＭＣ１４，ＭＣｎ２，ＭＣｎ４を対象とする偶数番目読み出し動作とに分けられる。
【００３１】
奇数番目読み出し動作では図１３に示されるように、選択レベルの制御信号ＳＳ１，ＳＤ１，ＡＧ０によって奇数番目のメモリセルＭＣ１１，ＭＣ１３，ＭＣｎ１，ＭＣｎ３のドレイン電極１０９をビット線ＢＬ１，ＢＬ２に、ソース電極をコモンデータ線ＣＤＬに接続する。偶数番目読み出し動作では図１４に示されるように、選択レベルの制御信号ＳＳ０，ＳＤ０，ＡＧ１によって偶数番目のメモリセルＭＣ１２，ＭＣ１４，ＭＣｎ２，ＭＣｎ４のドレイン電極１０９をビット線ＢＬ１，ＢＬ２に、ソース電極１０８をコモンデータ線ＣＤＬに接続する。例えば、図１３において、ワード線ＷＬ１に読み出し選択電圧、例えば１．５Ｖ〜３．５Ｖが印加され、コモンデータ線ＣＤＬには０Ｖが印加され、ビット線は０．８Ｖにプリチャージされる。このとき、ワード線選択レベルがメモリセルの閾値電圧に対して高ければドレイン電流が流れる。ドレイン電流の変化はビット線ＢＬ１，ＢＬ２に設けられたセンスアンプで検出する。
【００３２】
このように、上記不揮発性メモリセルとメモリセルアレイの構成を採用する場合には、書き込み及び読み出し動作はワード線を共有するメモリセルに対して奇数番目と偶数番目で別々に行なうことが必要である。消去はワード線単位で行なうことができる。
【００３３】
図１５には本発明に係る半導体記憶装置の一例であるフラッシュメモリの平面的なレイアウト構成が示される。同図に示されるフラッシュメモリ１は、特に制限されないが、公知のＭＯＳ集積回路製造方法によって単結晶シリコンのような1個の半導体基板（チップ）に形成される。
【００３４】
フラッシュメモリ１は、例えば４個のメモリバンクＢＮＫ０〜ＢＮＫ３と制御部ＣＮＴを有する。前記メモリバンクＢＮＫ０〜ＢＮＫ３は、不揮発性メモリ部としてのフラッシュメモリアレイＦＡＲＹ０〜ＦＡＲＹ３と、バッファ部としてのバッファメモリＢＭＲＹ０〜ＢＭＲＹ３とを有する。一つのフラッシュメモリアレイに対応してバッファメモリは左右に２分割されて配置される。便宜上右側のバッファメモリにはサフィックス（Ｒ）を付し、左側のバッファメモリにはサフィックス（Ｌ）を付す。
【００３５】
フラッシュメモリ１の外部入出力端子ｉ／ｏ０〜ｉ／ｏ７は、アドレス入力端子、データ入力端子、データ出力端子、コマンド入力端子に兼用される。フラッシュメモリ１は外部制御信号例えばストローブ信号として、コマンドラッチイネーブル信号ＣＬＥ、アドレスラッチイネーブル信号ＡＬＥ、チップイネーブル信号ＣＥｂ、リードイネーブル信号ＲＥｂ、ライトイネーブル信号ＷＥｂを入力し、レディー・ビジー信号Ｒ／Ｂｂを出力する。前記チップイネーブル信号ＣＥｂはフラッシュメモリ１にチップ選択状態を示し、リードイネーブル信号ＲＥｂは外部入出力端子ｉ／ｏ０〜ｉ／ｏ７からのリード動作を指示し、ライトイネーブル信号ＷＥｂは外部入出力端子ｉ／ｏ０〜ｉ／ｏ７からのライト動作を指示する。コマンドラッチイネーブル信号ＣＬＥは外部から外部入出力端子ｉ／ｏ０〜ｉ／ｏ７にコマンドが供給されることを意味し、アドレスラッチイネーブル信号ＡＬＥは外部から外部入出力端子ｉ／ｏ０〜ｉ／ｏ７にアドレス信号が供給されることを意味する。前記レディー・ビジー信号Ｒ／ＢｂはフラッシュメモリアレイＦＡＲＹ０〜ＦＡＲＹ３の何れかに対して消去、書き込み、又は読み出し動作中であること（ビジー状態）をローレベル（Ｌ）によって示す。フラッシュメモリアレイ（ＦＡＲＹ０〜ＦＡＲＹ３）毎に対するビジー状態またはレディー状態はステータス情報を読み出すことによって外部から認識可能にされている。
【００３６】
前記制御部ＣＮＴは、前記ストローブ信号の状態に応じて外部との信号インタフェース機能などを制御し、また、入力されたコマンドに従って内部動作を制御する。
【００３７】
前記それぞれのフラッシュメモリアレイＦＡＲＹ０〜ＦＡＲＹ３は、マトリクス配置された多数の不揮発性メモリセルを有する。この不揮発性メモリセルは、特に制限されないが、図９で説明したフラッシュメモリセルとされる。図１５では１個の不揮発性メモリセルＭＣと１本のデータ線ＤＬが代表的に図示され、データ線ＤＬの一端は図示を省略するセレクタ等を介してスタティックラッチ回路で構成されるセンスランチＳＬが接続される。
【００３８】
図１５のフラッシュメモリ１では記憶情報の５１２バイトを１セクタと呼ぶ。書き込みおよび読み出しの情報記憶単位は２０４８バイト（＝４セクタ）であり、この単位を１ページと呼ぶ。１０２４バイトを１キロバイトとも記す。１ページはページアドレスで指定される。フラッシュメモリはフィールド素子分離のため、消去の情報記憶単位は書き込み単位の２倍（＝４０９６バイト）とされ、これを1ブロックと呼ぶ。消去モードにおける偶数ページアドレスの指定がブロックの指定とされる。
【００３９】
前述の通り、フラッシュメモリ１において不揮発性メモリセルは１個で２ビットの情報記憶を行なう。これに従って、各フラッシュメモリアレイＦＡＲＹ０〜ＦＡＲＹ３において、ワード線１本に２０４８バイト個の不揮発性メモリセルが接続され、ページアドレス情報は対応するワード線１本に接続する偶数番目又は奇数番目の１０２４バイト個のメモリセルを指定し、ページアドレス情報で指定された１０２４バイト個のメモリセルに一対一対応するように１０２４バイト個のセンスラッチＳＬが並設される。ページアドレス情報はメモリバンク全体の中でページアドレスを指定し、その最下位ビットはページアドレスの偶数または奇数を指定し、その上位側はワード線を指定し、最上位２ビットはメモリバンクを指定する。ワード線の選択は図示を省略するワード線選択デコーダが行い、偶数ページまたは奇数ページ単位によるデータ線の選択は前記スイッチＭＯＳトランジスタＱＳ０，ＱＳ１，ＱＤ０，ＱＤ１等から成る図示を省略する偶奇データ線セレクタが行い、この偶奇データ線セレクタで選択された１０２４バイト本のデータ線ＤＬが１０２４バイト個のセンスラッチＳＬに接続される。消去モードでは偶数ページアドレスがブロックアドレス（１ワード線２ページ分アドレス）とみなされる。
【００４０】
前記フラッシュメモリアレイＦＡＲＹ０〜ＦＡＲＹ３に対する消去、書き込み及び読み出しの制御は前記制御部ＣＮＴが行なう。この時のデータ線やワード線に対する電圧印加状態は前記図９〜図１４で説明したようにされる。
【００４１】
バッファメモリＢＭＲＹ０〜ＢＭＲＹ３は、例えばＳＲＡＭ（Static Random Access Memory）によって構成され、外部から外部入出力端子ｉ／ｏ０〜ｉ／ｏ７に２値で入力される書き込みデータ及び外部入出力端子ｉ／ｏ０〜ｉ／ｏ７から出力する２値の読み出しデータを一時的に保存する。メモリバンク毎にバッファメモリＢＭＲＹ０〜ＢＭＲＹ３は左右に２分割されており、メモリバンク毎のバッファメモリＢＭＲＹ０〜ＢＭＲＹ３は、例えば、左右夫々に、対応するそれぞれのフラッシュメモリアレイにおける書き込み単位および読み出し単位に等しい記憶容量を備える。例えば、フラッシュメモリ１の場合、書き込み情報単位および読み出し情報単位が１ページ（＝２Ｋバイト）であるから、オンチップバッファとしてのそれぞれのバッファメモリＢＭＲＹ０（Ｌ），ＢＭＲＹ０（Ｒ）〜ＢＭＲＹ３（Ｌ），ＢＭＲＹ３（Ｒ）は、２Ｋバイトの記憶容量を有する。バッファメモリＢＭＲＹｉ（Ｌ）又はＢＭＲＹｉ（Ｒ）は外部入出力端子ｉ／ｏ０〜ｉ／ｏ７とインタフェースされ、左側のバッファメモリＢＭＲＹｉ（Ｌ）はページアドレス情報が奇数ページであることき選択され、右側のバッファメモリＢＭＲＹｉ（Ｒ）はページアドレス情報が偶数ページアドレスを示すときに選択される。
【００４２】
図１６にはフラッシュメモリアレイＦＡＲＹ０〜ＦＡＲＹ３、バッファメモリＢＭＲＹ０（Ｌ），ＢＭＲＹ０（Ｒ）〜ＢＭＲＹ３（Ｌ），ＢＭＲＹ３（Ｒ）、及び入出力端子ｉ／ｏ０〜ｉ／ｏ７の接続関係が概略的に示されており、右側のバッファメモリＢＭＲＹｉ（Ｒ）又は左側のバッファメモリＢＭＲＹｉ（Ｌ）と出力端子ｉ／ｏ０〜ｉ／ｏ７との接続は概念的に示されるようにセレクタＳＥＬ（Ｒ）、ＳＥＬ（Ｌ）によって択一的に選択される。
【００４３】
前述の如く、バッファメモリＢＭＲＹ０〜ＢＭＲＹ３は各メモリバンクに１組配置され、同一メモリバンクに配置されたバッファメモリは同一フラッシュメモリアレイに優先的に対応されて利用される。動作モードによっては優先的に対応されないバッファメモリを利用する場合もある。その制御はコマンドとアドレス信号に従って前記制御部ＣＮＴが制御する。
【００４４】
フラッシュメモリアレイとバッファメモリとの間のデータ入出力は８ビット、または１６ビット単位で行われる。フラッシュメモリアレイＦＡＲＹ０〜ＦＡＲＹ３において８ビット単位のセンスラッチＳＬの選択は図示を省略するセンスラッチ選択回路で行なう。バッファメモリＢＭＲＹ０〜ＢＭＲＹ３は８ビット単位でアクセス可能にされる。フラッシュメモリアレイＦＡＲＹ０〜ＦＡＲＹ３とバッファメモリＢＭＲＹ０〜ＢＭＲＹ３との間のデータ転送、並びにバッファメモリＢＭＲＹ０〜ＢＭＲＹ３に対するアクセス制御は、外部から与えられるコマンド及びアクセスアドレス情報などに基づいて制御部ＣＮＴが行なう。
【００４５】
《アクセス単位の２倍のバッファメモリサイズ》先ず、メモリバンクのバッファメモリサイズがアクセス単位の２倍である構成におけるインタリーブ動作について説明する。
【００４６】
図１にはフラッシュメモリ１の４バンク並列インタリーブ読み出し動作形態が例示される。外部から４バンク並列インタリーブ読み出し動作が指示されると、フラッシュメモリアレイＦＡＲＹ０〜ＦＡＲＹ３に対する読み出しは奇数ページと偶数ページで交互に４バンク並列で行われ、例えば図１では、読み出されたデータは偶数ページ用のバッファメモリＢＭＲＹ０（Ｒ）〜ＢＭＲＹ３（Ｒ）に格納される。これに並行して、先に奇数ページ用のバッファメモリＢＭＲＹ０（Ｌ）〜ＢＭＲＹ３（Ｌ）に格納されている読み出しデータが、バッファメモリ毎に順次外部に出力される。出力順序は図１において▲１▼▲２▼▲３▼▲４▼の順番とされる。図２には前インタリーブ読み出し動作の制御手順が例示される。この制御は前記制御部ＣＮＴが行なう。選択ページとは外部出力の選択ページであることを意味し、Ｉ／Ｏ出力とは外部出力を意味する。
【００４７】
図３には前記４バンク並列インタリーブ読み出し動作のタイミングチャートが例示される。インタリーブ読み出しコマンドコードに続けてカラムアドレス及びローアドレスが入力される。カラムアドレスはページ内先頭アドレスとされ、ローアドレスはページアドレスの初期値とされる。制御部ＣＮＴはこのコマンドを解読することにより、各フラッシュメモリアレイのＦＡＲＹ０〜ＦＡＲＹ３の選択ページアドレスに対する読み出しを行なって例えばバッファメモリＢＭＲＹ０（Ｌ）〜ＢＭＲＹ３（Ｌ）に転送し、転送されたデータをバッファメモリＢＭＲＹ０（Ｌ）〜ＢＭＲＹ３（Ｌ）から読み出す。この読み出しに並行して、各フラッシュメモリアレイＦＡＲＹ０〜ＦＡＲＹ３の次のページアドレスに対する読み出しを行なって例えばバッファメモリＢＭＲＹ０（Ｒ）〜ＢＭＲＹ３（Ｒ）に転送する。以下フラッシュメモリアレイの読み出しデータをバッファメモリに格納する動作と、バッファメモリの記憶情報を外部に出力する動作とが並列的に行われる。特に制限されないが、このインタリーブ動作は制御信号ＣＥｂにてチップ非選択にされるまで継続される。
【００４８】
図４にはフラッシュメモリ１の４バンク並列インタリーブ読み出し動作と従来の読み出し動作との比較例が示される。フラッシュメモリアレイの読み出しデータをバッファメモリに格納する動作と、バッファメモリに記憶情報を外部に出力する動作との並列化により、従来に比べて読み出し動作時間を短縮することができる。
【００４９】
図５にはフラッシュメモリ１の４バンク並列インタリーブ書き込み動作形態が例示される。外部から４バンク並列インタリーブ書き込み動作が指示されると、外部からの書き込みデータがページアドレスの偶数又は奇数アドレスに応じて順次バッファメモリ格納される。例えば図５では奇数ページのバッファメモリＢＭＲＹ０（Ｒ）〜ＢＭＲＹ３（Ｒ）に格納される。格納の順序は図５において▲１▼▲２▼▲３▼▲４▼の順番とされる。これに並行して既に偶数ページのバッファメモリＢＭＲＹ０（Ｌ）〜ＢＭＲＹ３（Ｌ）に既に格納されている書き込みデータをフラッシュメモリアレイＦＡＲＹ０〜ＦＡＲＹ３に書き込みされる。書き込みは４個のフラッシュメモリアレイＦＡＲＹ０〜ＦＡＲＹ３に対して並列に行われる。図６には前記インタリーブ書き込み動作の制御手順が例示される。この制御は前記制御部ＣＮＴが行なう。選択ページとは外部からの書き込みデータ入力の選択ページであることを意味する。
【００５０】
図７には前記４バンク並列インタリーブ書き込み動作のタイミングチャートが例示される。インタリーブ書込みコマンドコードに続けてカラムアドレス及びローアドレスが入力され、その後に、メモリバンクＢＮＫ０の書き込みデータと書き込み待機コマンド、メモリバンクＢＮＫ１の書き込みデータと書き込み待機コマンド、メモリバンクＢＮＫ２の書き込みデータと書き込み待機コマンド、及びメモリバンクＢＮＫ３の書き込みデータと書き込み開始コマンドが入力される。順次外部から入力される書込みデータは偶数ページのバッファメモリＢＭＲＹ０（Ｌ）〜ＢＭＲＹ３（Ｌ）又は奇数ページのバッファメモリＢＭＲＹ０（Ｒ）〜ＢＭＲＹ３（Ｒ）の一方に格納される。書き込み開始コマンドを受取ることにより、前記各メモリバンクＢＮＫ０〜ＢＮＫ３で一方のバッファメモリＢＭＲＹに格納されている書込みデータを４バンク並列に対応するフラッシュメモリアレイＦＡＲＹ０〜ＦＡＲＹ３に書き込む。フラッシュメモリアレイＦＡＲＹ０〜ＦＡＲＹ３への書き込みに並行して、偶数ページのバッファメモリＢＭＲＹ０（Ｌ）〜ＢＭＲＹ３（Ｌ）又は奇数ページのバッファメモリＢＭＲＹ０（Ｒ）〜ＢＭＲＹ３（Ｒ）の他方には、前記と同じように、次のページアドレスの書き込みデータが順次直列的に格納される。以下同様にして、書き込みデータを外部からバッファメモリに格納する動作と、バッファメモリに格納した書き込みデータをフラッシュメモリアレイに書き込む動作とが並列的に行われる。特に制限されないが、このインタリーブ動作は制御信号ＣＥｂにてチップ非選択にされるまで継続される。
【００５１】
図８にはフラッシュメモリ１の４バンク並列インタリーブ書き込み動作と従来の書き込み動作との比較例が示される。書き込みデータを外部からバッファメモリに格納する動作と、バッファメモリに格納した書き込みデータをフラッシュメモリアレイに書き込む動作との並列化により、従来に比べて書き込み動作時間を短縮することができる。
【００５２】
《アクセス単位と同じバッファメモリサイズ》次に、メモリバンクのバッファメモリサイズがアクセス単位に等しい構成におけるインタリーブ動作について説明する。要するに、夫々のバッファメモリＢＭＲＹ０〜ＢＭＲＹ３の記憶容量が上記の半分とされる場合である。
【００５３】
この場合には、図１５のフラッシュメモリ１において、メモリバンク毎のバッファメモリＢＭＲＹ０〜ＢＭＲＹ３は、対応するそれぞれのフラッシュメモリアレイにおける書き込み単位および読み出し単位に等しい記憶容量を備える。例えば、フラッシュメモリ１に適用する場合、書き込み情報単位および読み出し情報単位が１ページ（＝２Ｋバイト）であるから、オンチップバッファとしてのそれぞれのバッファメモリＢＭＲＹ０〜ＢＭＲＹ３は２Ｋバイトの記憶容量を有する。換言すれば、左右に分割された夫々のバッファメモリＢＭＲＹｉ（Ｌ）、ＢＭＲＹｉ（Ｒ）は１Ｋバイトの記憶容量を有する。
【００５４】
図１７にはフラッシュメモリアレイＦＡＲＹ０〜ＦＡＲＹ３、バッファメモリＢＭＲＹ０（Ｌ），ＢＭＲＹ０（Ｒ）〜ＢＭＲＹ３（Ｌ），ＢＭＲＹ３（Ｒ）、及び入出力端子ｉ／ｏ０〜ｉ／ｏ７の接続関係が概略的に示されている。フラッシュメモリ１に対する読み出し動作において、ページアドレス情報に基づいて選択されたフラッシュメモリアレイＦＡＲＹｉの記憶情報を一時的に保持するバッファメモリＢＭＲＹｉは外部入出力端子ｉ／ｏ０〜ｉ／ｏ７とインタフェースされており、左側のバッファメモリアレイＢＭＲＹｉ(Ｌ)には、選択ページ内のカラムアドレスが偶数のデータが保持され、右側のバッファメモリＢＭＲＹｉ（Ｒ）には選択ページ内のカラムアドレスが奇数のデータが保持される。また、フラッシュメモリ１に対する書き込み動作において、外部入出力端子に与えられる書き込みデータはページアドレス情報等に基づいて選択された一つのバッファメモリＢＭＲＹｉのうちの左側のバッファメモリＢＭＲＹｉ（Ｌ）にカラムアドレスが偶数のデータが一時的に保持され右側のバッファメモリＢＭＲＹｉ（Ｒ）にはカラムアドレスが奇数のデータが一時的に保持される。
【００５５】
図１８には４バンクで各バンク毎にアクセス単位（書き込み読み出しの単位）に等しい記憶容量の１個のバッファメモリを持つ場合におけるインタリーブアクセスのためのメモリバンクに対するページアドレスのマッピング例が示される。同図に例示されるように同一メモリバンクには連続ページアドレスはマッピングされない。４ページ置きにページアドレスがマッピングされる。
【００５６】
図１９には図１８のページアドレスマッピングにおけるインタリーブ読み出し動作態様が例示される。動作▲１▼では、フラッシュメモリアレイＦＡＲＹ０，ＦＡＲＹ１から記憶情報を読み出し、読み出した記憶情報をバッファメモリＢＭＲＹ０、ＢＭＲＹ１に転送する。動作▲２▼では、先にバッファメモリＢＭＲＹ０、ＢＭＲＹ１に転送された読み出しデータを外部に出力し、これに並行して、フラッシュメモリアレイＦＡＲＹ２，ＦＡＲＹ３から記憶情報を読み出してその読み出し記憶情報をバッファメモリＢＭＲＹ２、ＢＭＲＹ３に転送する。動作▲２▼における処理の並列化により読み出し動作の高速化が実現される。ｉ／ｏからの外部出力は直列的に行われ、バッファメモリＢＭＲＹ０、ＢＭＲＹ１の順番に行なわれる。
【００５７】
図２０には図１８のページアドレスマッピングにおけるインタリーブ書き込み動作態様が例示される。動作▲１▼では、外部から書込みデータがバッファメモリＢＭＲＹ０、ＢＭＲＹ１に入力される。ｉ／ｏからの入力は直列的に行われ、バッファメモリＢＭＲＹ０、ＢＭＲＹ１の順番に行なわれる。動作▲２▼では先にバッファメモリＢＭＲＹ０、ＢＭＲＹ１に転送された書き込みデータをフラッシュメモリアレイＦＡＲＹ０，ＦＡＲＹ１に書込む。これに並行して、次の書込みデータを外部からバッファメモリＢＭＲＹ２、ＢＭＲＹ３に入力する。動作▲２▼における処理の並列化により書き込み動作の高速化が実現される。
【００５８】
図２１には２メモリバンクを一単位として各メモリバンク毎にアクセス単位（書き込み読み出しの単位）に等しい記憶容量の１個のバッファメモリを持つ場合におけるインタリーブアクセスのためのメモリバンクに対するページアドレスのマッピング例が示される。同図に例示されるように同一メモリバンクには連続ページアドレスをマッピングする。図１５への適用を考慮する場合には、メモリバンクＢＮＫ０とＢＮＫ１を一単位とし、メモリバンクＢＮＫ２とＢＮＫ３を更に別の一単位とし、各単位で同様にアクセス動作させればよい。ここでは、理解を容易化するために一単位だけに着目してその構成及び作用を以下で説明する。
【００５９】
図２２には図２１のページアドレスマッピングにおけるインタリーブ読み出し動作態様が例示される。動作▲１▼では、フラッシュメモリアレイＦＡＲＹ０から記憶情報を読み出し、読み出した記憶情報を同一メモリンバンクＢＮＫ０のバッファメモリＢＭＲＹ０に転送する。動作▲２▼では、先にバッファメモリＢＭＲＹ０に転送された読み出しデータを外部に出力し、これに並行して、フラッシュメモリアレイＦＡＲＹ０から次のページアドレスの記憶情報を読み出してその読み出し記憶情報を隣のメモリバンクＢＮＫ１のバッファメモリＢＭＲＹ１に転送する。動作▲３▼では、先にバッファメモリＢＭＲＹ１に転送された読み出しデータを外部に出力し、これに並行して、フラッシュメモリアレイＦＡＲＹ１から次のページアドレスの記憶情報を読み出してその読み出し記憶情報を隣のメモリバンクＢＮＫ０のバッファメモリＢＭＲＹ０に転送する。動作▲４▼では、先にバッファメモリＢＭＲＹ０に転送された読み出しデータを外部に出力し、これに並行して、フラッシュメモリアレイＦＡＲＹ１から次のページアドレスの記憶情報を読み出してその読み出し記憶情報を同じメモリバンクＢＮＫ１のバッファメモリＢＭＲＹ１に転送する。必要に応じて以下同様の処理を繰返す。夫々の動作▲２▼、▲３▼、▲４▼における処理の並列化により読み出し動作の高速化が実現される。特に図示はしないが、図１５への適用を考慮して図２１の２単位分の構成を並列させる場合には、ｉ／ｏからの外部出力はページアドレスの若い順に直列的に行なえばよい。
【００６０】
図２３には図２１のページアドレスマッピングにおけるインタリーブ書き込み動作態様が例示される。動作▲１▼では、外部から書込みデータがバッファメモリＢＭＲＹ０に入力される。動作▲２▼では先にバッファメモリＢＭＲＹ０に転送された書き込みデータをフラッシュメモリアレイＦＡＲＹ０に書込む。これに並行して、次の書込みデータを外部からバッファメモリＢＭＲＹ１に入力する。動作▲３▼では先にバッファメモリＢＭＲＹ１に転送された書き込みデータを隣のメモリバンクのフラッシュメモリアレイＦＡＲＹ０に書込む。これに並行して、次の書込みデータを外部からバッファメモリＢＭＲＹ０に入力する。動作▲４▼では先にバッファメモリＢＭＲＹ０に転送された書き込みデータを隣のメモリバンクのフラッシュメモリアレイＦＡＲＹ１に書込む。これに並行して、次の書込みデータを外部からバッファメモリＢＭＲＹ１に入力する。必要に応じて以下同様の処理を繰返す。夫々の動作▲２▼、▲３▼、▲４▼における処理の並列化により書き込み動作の高速化が実現される。特に図示はしないが、図１５への適用を考慮して図２１の２単位分の構成を並列させる場合には、ｉ／ｏからの外部入力はページアドレスの若い順に直列的に行なえばよい。
【００６１】
以上本発明者によってなされた発明を実施例に基づいて具体的に説明したが本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。
【００６２】
例えば、バッファメモリにはバイト単位アクセスを行なうＳＲＡＭを用いてページ単位のデータを直列的に転送するシリアル転送方式を採用しているが、フラッシュメモリアレイとの間ではページ単位のデータを内部転送可能なパラレル転送方式のデータラッチ回路を用いてもよい。
【００６３】
バッファメモリのサイズは1バンク毎にｎページ以上(ｎ：１より大きな自然数)あってもよい。
【００６４】
本発明は４値など多値フラッシュメモリだけではなく、２値フラッシュメモリにも適用可能である。また、多値フラッシュメモリの記憶形式は、記憶情報の値に応じて順次閾値電圧を相違させる構成に限定されず、メモリセルにおいて電荷を保持する場所を局所的に変更して多値で情報記憶を行なう電荷トラップ膜（窒化シリコン膜）を利用するメモリセル構造を採用してもよい。更に不揮発性メモリセルとして高誘電体メモリセル等のその他の記憶形式を採用する事も可能である。
【００６５】
また本発明はアドレス／データ両方がマルチプレクスされてＩ／Ｏ端子に入力されるものだけではなく、アドレスを入力するためのアドレス端子を有するものであってもよい。アドレス端子から入力されたアドレスに従ってバッファメモリへのアクセス又はフラッシュメモリアレイへのアクセスの何れかを指定するコマンドを有するようにしてもよい。この場合バッファメモリ又はフラッシュメモリの何れへのアクセスであるかを指定する制御信号によりアクセスする先を決定するようにしてもよい。更にこの場合であってもフラッシュメモリからバッファメモリへのアクセスはページ単位に行い、バッファメモリへのアクセスはバイト単位に行なうようにすることが可能である。
【００６６】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。
【００６７】
すなわち、不揮発性メモリ部に対する書き込み及び読み出しアクセスの高速化を実現することができる。
【００６８】
外部と不揮発性メモリ部との間のデータ転送のオーバーヘッドを低減することができる。
【図面の簡単な説明】
【図１】本発明の一例に係るフラッシュメモリの４バンク並列インタリーブ読み出し動作形態を例示する説明図である。
【図２】図１のインタリーブ読み出し動作の制御手順を例示するフローチャートである。
【図３】図１のインタリーブ読み出し動作のタイミングチャートである。
【図４】図１のインタリーブ読み出し動作と従来のインタリーブ読み出し動作との比較例を示す説明図である。
【図５】フラッシュメモリの４バンク並列インタリーブ書き込み動作形態を例示する説明図である。
【図６】図５のインタリーブ書き込み動作の制御手順を例示するフローチャートである。
【図７】図５のインタリーブ書き込み動作のタイミングチャートである。
【図８】図５のインタリーブ書き込み動作と従来のインタリーブ書き込み動作との比較例を示す説明図である。
【図９】フラッシュメモリセルのデバイス構造と消去動作の電圧印加情態を例示する縦断面図である。
【図１０】フラッシュメモリセルアレイを例示する回路図である。
【図１１】フラッシュメモリアレイにおける奇数番目メモリセルに対する書き込み動作の電圧印加状態を例示する回路図である。
【図１２】フラッシュメモリアレイにおける偶数番目メモリセルに対する書き込み動作の電圧印加状態を例示する回路図である。
【図１３】フラッシュメモリアレイにおける奇数番目メモリセルに対する読み出し動作の電圧印加状態を例示する回路図である。
【図１４】フラッシュメモリアレイにおける偶数番目メモリセルに対する読み出し動作の電圧印加状態を例示する回路図である。
【図１５】本発明に係る半導体記憶装置の一例であるフラッシュメモリの平面的なレイアウト構成を例示するブロック図である。
【図１６】メモリバンクのバッファメモリサイズがアクセス単位の２倍である構成におけるフラッシュメモリアレイ、バッファメモリ及び入出力端子の接続関係を概略的に示す説明図である。
【図１７】メモリバンクのバッファメモリサイズがアクセス単位に等しい構成におけるフラッシュメモリアレイ、バッファメモリ及び入出力端子の接続関係を概略的に示す説明図である。
【図１８】４バンクで各バンク毎にアクセス単位に等しい１個のバッファメモリを持つメモリアレイ構成におけるインタリーブアクセスのためのメモリバンクに対するページアドレスのマッピング例を示す説明図である。
【図１９】図１８のページアドレスマッピングにおけるインタリーブ読み出し動作態様を例示する説明図である。
【図２０】図１８のページアドレスマッピングにおけるインタリーブ書き込み動作態様を例示する説明図である。
【図２１】２メモリバンクを一単位として各メモリバンク毎にアクセス単位に等しい１個のバッファメモリを持つメモリアレイ構成におけるインタリーブアクセスのためのメモリバンクに対するページアドレスのマッピング例を示す説明図である。
【図２２】図２１のページアドレスマッピングにおけるインタリーブ読み出し動作態様を例示する説明図である。
【図２３】図２１のページアドレスマッピングにおけるインタリーブ書き込み動作態様を例示する説明図である。
【符号の説明】
１  フラッシュメモリ
ＢＮＫ０〜ＢＮＫ３  メモリバンク
ＦＡＲＹ０〜ＦＡＲＹ３  フラッシュメモリアレイ
ＢＭＲＹ０、ＢＭＲＹ０（Ｌ）、ＢＭＲＹ０（Ｒ）  バッファメモリ
ＢＭＲＹ１、ＢＭＲＹ１（Ｌ）、ＢＭＲＹ１（Ｒ）  バッファメモリ
ＢＭＲＹ２、ＢＭＲＹ２（Ｌ）、ＢＭＲＹ２（Ｒ）  バッファメモリ
ＢＭＲＹ３、ＢＭＲＹ３（Ｌ）、ＢＭＲＹ３（Ｒ）  バッファメモリ
ＣＮＴ  制御部
ＭＣ、ＭＣｉ１〜ＭＣｊ４  メモリセル
ＷＬｍ、ＷＬｎ  ワード線
ＤＬ１〜ＤＬ５  データ線
ＱＳ０、ＱＳ１ ソース選択ＭＯＳトランジスタ
ＱＤ０、ＱＤ１ ドレイン選択ＭＯＳトランジスタ
【図１】
0004050548.tif 000002
【図２】
0004050548.tif 000003
【図３】
0004050548.tif 000004
【図４】
0004050548.tif 000005
【図５】
0004050548.tif 000006
【図６】
0004050548.tif 000007
【図７】
0004050548.tif 000008
【図８】
0004050548.tif 000009
【図９】
0004050548.tif 000010
【図１０】
0004050548.tif 000011
【図１１】
0004050548.tif 000012
【図１２】
0004050548.tif 000013
【図１３】
0004050548.tif 000014
【図１４】
0004050548.tif 000015
【図１５】
0004050548.tif 000016
【図１６】
0004050548.tif 000017
【図１７】
0004050548.tif 000018
【図１８】
0004050548.tif 000019
【図１９】
0004050548.tif 000020
【図２０】
0004050548.tif 000021
【図２１】
0004050548.tif 000022
【図２２】
0004050548.tif 000023
【図２３】
0004050548.tif 000024