(57)【特許請求の範囲】
【請求項１】
高周波信号の信号処理を行う半導体素子と、
外部から高周波信号が入力される入力端子と上記半導体素子との間のインピーダンス整合を行う入力インピーダンス整合回路を有する入力インピーダンス整合部と、
上記半導体素子で処理された高周波信号を外部へ出力する出力端子と上記半導体素子との間のインピーダンス整合を行う出力インピーダンス整合回路を有する出力インピーダンス整合部と、
上記半導体素子の近傍に配置され、抵抗とコンデンサで構成された発振防止用安定化回路を有する発振防止用安定化回路部と、
を１つのパッケージ内に備え、
上記半導体素子が複数並列に配設され、隣接する該半導体素子の発振防止用安定化回路のコンデンサを共用したことを特徴とする内部整合型トランジスタ。
【請求項２】
発振防止用安定化回路部は半導体素子の入力端子側に接続されると共に、発振防止用安定回路の抵抗とコンデンサはコンデンサを介して接地する直列回路としたことを特徴とする請求項１記載の内部整合型トランジスタ。
【請求項３】
隣接する半導体素子を発振防止用安定回路の抵抗を介して相互に接続したことを特徴とする請求項１又は２記載の内部整合型トランジスタ。
【請求項４】
隣接する一対の半導体素子の入力端子，出力端子をそれぞれ共用したことを特徴とする請求項１、２又は３記載の内部整合型トランジスタ。
【請求項５】
発振防止用安定化回路のコンデンサが表面酸化型ＭＯＳ構造のコンデンサであることを特徴とする請求項１、２、３又は４記載の内部整合型トランジスタ。
【請求項６】
発振防止用安定化回路の抵抗及びコンデンサが入力インピーダンス整合部と共にＭＯＳ構造基板上に形成されたことを特徴とする請求項５記載の内部整合型トランジスタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、マイクロ波帯で使用される内部整合型トランジスタに関し、特に不要な発振を防止するための安定化回路を同一パッケージ内に内蔵した内部整合型トランジスタに関するものである。
【０００２】
【従来の技術】
現在、衛星搭載用や移動体基地局用等の用途でマイクロ波帯で使用される高出力トランジスタは、パッケージ内に半導体素子と整合回路を実装した形で構成されている。
図８は、このような従来の高出力トランジスタの内部構成例を示した図であり、図９は、図８で示した高出力トランジスタの等価回路図である。図８及び図９において、高出力トランジスタ１００は、電界効果トランジスタである半導体素子１０１におけるマイクロ波の入力側に入力インピーダンス整合回路１０２が、出力側に出力インピーダンス整合回路１０３がそれぞれ形成されている。
【０００３】
半導体素子１０１と、入力インピーダンス整合回路１０２及び出力インピーダンス整合回路１０３とのそれぞれの間、入力インピーダンス整合回路１０２とパッケージリードスルー部１０４との間、並びに出力インピーダンス整合回路１０３とパッケージリードスルー部１０５との間はそれぞれボンディングワイヤで接続されている。
【０００４】
【発明が解決しようとする課題】
このように、パッケージ内に半導体素子を実装した内部整合型トランジスタの整合回路は、通常、半導体素子の入出力部に直列に接続されたストリップ線路とワイヤのインダクタンス成分により構成されることからローパスフィルタ型となり、ハイパスフィルタ型整合回路を構成することが困難であった。ローパスフィルタ型整合回路では、高周波トランジスタを使用する周波数帯域では高インピーダンスとなるが、低周波数帯域では低インピーダンスとなる。このため、低周波数帯域ではパッケージ外部の回路においても低インピーダンスとなり、５０Ω系の反射平面において反射係数が大きく安定係数が低いため発振が起こりやすいという問題があった。
【０００５】
近年の高出力トランジスタは、更に出力を上げる方向へ開発が進んでおり、素子のサイズが大きくなることから益々入力インピーダンスが小さくなり、高周波数帯域での動作時における低周波発振の問題が顕著になる。また、通常、内部整合型トランジスタは、パッケージ上部を金属導体やセラミック製の蓋により封止して使用するため、パッケージ外部の回路に安定化回路を付加して行った発振対策が有効でない場合、パッケージ内部に安定化回路を新たに設けることは困難であった。
【０００６】
本発明は、上記のような問題を解決するためになされたものであり、コンデンサで接地された抵抗で構成した発振防止用の安定化回路をパッケージ内部の半導体素子の近傍に設けることにより、高周波数帯域での動作時における低周波発振を防止することができる内部接合型トランジスタを得ることを目的とする。
【０００７】
なお、本発明と構成が異なるが、特開昭６３−８６９０４号公報では、並列に接続されたトランジスタ間に発振防止用抵抗が用いられ、奇数モードによる不要発振を抑えることができる内部接合型高出力電界効果トランジスタが開示されている。
【０００８】
【課題を解決するための手段】
この発明に係る内部整合型トランジスタは、高周波信号の信号処理を行う半導体素子と、外部から高周波信号が入力される入力端子と半導体素子との間のインピーダンス整合を行う入力インピーダンス整合回路を有する入力インピーダンス整合部と、半導体素子で処理された高周波信号を外部へ出力する出力端子と半導体素子との間のインピーダンス整合を行う出力インピーダンス整合回路を有する出力インピーダンス整合部と、半導体素子の近傍に配置され、抵抗とコンデンサで構成された発振防止用安定化回路を有する発振防止用安定化回路部とを１つのパッケージ内に備え、半導体素子が複数並列に配設され、隣接する該半導体素子の発振防止用安定化回路のコンデンサを共用したものである。
【０００９】
また、この発明に係る内部整合型トランジスタは、請求項１において、上記発振防止用安定化回路部は半導体素子の入力端子側に接続されると共に、発振防止用安定回路の抵抗とコンデンサはコンデンサを介して接地する直列回路としたものである。
【００１１】
また、この発明に係る内部整合型トランジスタは、請求項１又は２において、隣接する半導体素子を発振防止用安定回路の抵抗を介して相互に接続したものである。
【００１３】
また、この発明に係る内部整合型トランジスタは、請求項１、２又は３において、隣接する一対の半導体素子の入力端子，出力端子をそれぞれ共用したものである。
【００１４】
また、この発明に係る内部整合型トランジスタは、請求項１、２、３又は４において、発振防止用安定化回路のコンデンサが表面酸化型ＭＯＳ構造のコンデンサであるものである。
【００１５】
また、この発明に係る内部整合型トランジスタは、請求項５において、発振防止用安定化回路の抵抗及びコンデンサが入力インピーダンス整合部と共にＭＯＳ構造基板上に形成されたものである。
【００１６】
【発明の実施の形態】
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
実施の形態１．
図１は、本発明の実施の形態１における内部整合型トランジスタの内部構成例を示した図であり、図２は、図１で示した内部整合型トランジスタの部分詳細を示した図である。図３は、図１及び図２で示した内部整合型トランジスタの等価回路図である。なお、図１から図３では、４つの半導体素子で形成されている場合を例にして示しており、図３では、各半導体素子が電界効果トランジスタである場合を例にして示している。また、図２では、図１のマイクロストリップ線路１６ａの周辺部を拡大した図を示しており、マイクロストリップ線路１６ｂ〜１６ｄにおいては、図２と同様であるので省略する。
【００１７】
図１から図３において、内部整合型トランジスタ１は、２つの内部整合型トランジスタ１Ａ及び１Ｂを１つのパッケージ内に形成したものである。内部整合型トランジスタ１Ａは、各半導体素子、例えば電界効果トランジスタ２ａ，２ｂ、入力インピーダンス整合回路３ａ，３ｂ、出力インピーダンス整合回路４ａ，４ｂ及び発振防止用安定化回路５ａ，５ｂを備えている。同様に、内部整合型トランジスタ１Ｂは、各半導体素子、例えば電界効果トランジスタ２ｃ，２ｄ、入力インピーダンス整合回路３ｃ，３ｄ、出力インピーダンス整合回路４ｃ，４ｄ及び発振防止用安定化回路５ｃ，５ｄを備えている。なお、図１では、電界効果トランジスタ２ａ〜２ｄは、電界効果トランジスタのチップを示している。
【００１８】
電界効果トランジスタ２ａ〜２ｄは、銅とタングステンの合金（ＣｕＷ）又は銅‐モリブデン‐銅の三層構造をなすＣＭＣ等で形成されたパッケージベース材１０上に並列に実装されている。更に、パッケージベース材１０上には、入力インピーダンス整合回路３ａ〜３ｄ、出力インピーダンス整合回路４ａ〜４ｄ及び発振防止用安定化回路５ａ〜５ｄがそれぞれ実装されている。
【００１９】
各電界効果トランジスタ２ａ〜２ｄの対応するマイクロ波入力側に入力インピーダンス整合回路３ａ〜３ｄが、対応する出力側に出力インピーダンス整合回路４ａ〜４ｄがそれぞれ形成され、発振防止用安定化回路５ａ〜５ｄが各電界効果トランジスタ２ａ〜２ｄの近傍に対応して形成されている。各電界効果トランジスタ２ａ〜２ｄと対応する入力インピーダンス整合回路３ａ〜３ｄ、各電界効果トランジスタ２ａ〜２ｄと対応する出力インピーダンス整合回路４ａ〜４ｄ、各入力インピーダンス整合回路３ａ〜３ｄとパッケージリードスルー部１１、及び出力インピーダンス整合回路４ａ〜４ｄとパッケージリードスルー部１２との間はそれぞれボンディングワイヤで接続されている。
【００２０】
入力インピーダンス整合回路３ａ〜３ｄは、対応するマイクロストリップ線路１５ａ〜１５ｄ及び１６ａ〜１６ｄで形成されている。入力端子ＩＮ１から入力された高周波信号は、マイクロストリップ線路１５ａ及び１６ａを介して電界効果トランジスタ２ａのゲートに、マイクロストリップ線路１５ｂ及び１６ｂを介して電界効果トランジスタ２ｂのゲートにそれぞれ入力される。同様に、入力端子ＩＮ２から入力された高周波信号は、マイクロストリップ線路１５ｃ及び１６ｃを介して電界効果トランジスタ２ｃのゲートに、マイクロストリップ線路１５ｄ及び１６ｄを介して電界効果トランジスタ２ｄのゲートにそれぞれ入力される。
【００２１】
電界効果トランジスタ２ａで処理された高周波信号は、マイクロストリップ線路からなる出力インピーダンス整合回路４ａを介して、電界効果トランジスタ２ｂで処理された高周波信号は、マイクロストリップ線路からなる出力インピーダンス整合回路４ｂを介してそれぞれ出力端子ＯＵＴ１から出力される。同様に、電界効果トランジスタ２ｃで処理された高周波信号は、マイクロストリップ線路からなる出力インピーダンス整合回路４ｃを介して、電界効果トランジスタ２ｄで処理された高周波信号は、マイクロストリップ線路からなる出力インピーダンス整合回路４ｄを介してそれぞれ出力端子ＯＵＴ２から出力される。
【００２２】
また、発振防止用安定化回路５ａ〜５ｄは、対応する電界効果トランジスタ２ａ〜２ｄにおける不要な発振を防止する回路であり、それぞれ対応する抵抗１８ａ〜１８ｄ，２０ａ〜２０ｄ及び対応するコンデンサ１９ａ〜１９ｄ，２１ａ〜２１ｄで形成されている。発振防止用安定化回路５ａは、抵抗１８ａ及びコンデンサ１９ａの直列回路と、抵抗２０ａ及びコンデンサ２１ａの直列回路が、電界効果トランジスタ２ａのゲートと接地との間にそれぞれ接続されてなる。
【００２３】
すなわち、電界効果トランジスタ２ａのゲートに接続された抵抗１８ａ及び２０ａは、対応するコンデンサ１９ａ及び２１ａを介して接地されている。また、抵抗１８ａ及び２０ａは、マイクロストリップ線路１６ａが形成されている入力側整合回路基板２５上に形成され、ボンディングワイヤ２６で対応するコンデンサ（例えば、コンデンサチップ）にそれぞれ接続されている。
【００２４】
同様に、発振防止用安定化回路５ｂ〜５ｄは、対応する抵抗１８ｂ〜１８ｄ及び対応するコンデンサ１９ｂ〜１９ｄの直列回路と、対応する抵抗２０ｂ〜２０ｄ及び対応するコンデンサ２１ｂ〜２１ｄの直列回路が、対応する電界効果トランジスタ２ｂ〜２ｄのゲートと接地との間にそれぞれ接続されてなる。すなわち、電界効果トランジスタ２ｂのゲートに接続された抵抗１８ｂ及び２０ｂは対応するコンデンサ１９ｂ及び２１ｂを介して、電界効果トランジスタ２ｃのゲートに接続された抵抗１８ｃ及び２０ｃは対応するコンデンサ１９ｃ及び２１ｃを介して、電界効果トランジスタ２ｄのゲートに接続された抵抗１８ｄ及び２０ｄは対応するコンデンサ１９ｄ及び２１ｄを介してそれぞれ接地されている。
【００２５】
また、抵抗１８ｂ及び２０ｂは、マイクロストリップ線路１６ｂが形成されている入力側整合回路基板（図示せず）上に、抵抗１８ｃ及び２０ｃは、マイクロストリップ線路１６ｃが形成されている入力側整合回路基板（図示せず）上に、抵抗１８ｄ及び２０ｄは、マイクロストリップ線路１６ｄが形成されている入力側整合回路基板（図示せず）上にそれぞれ形成され、ボンディングワイヤで対応するコンデンサにそれぞれ接続されている。
【００２６】
このような構成において、内部整合型トランジスタ１Ａは、入力端子ＩＮ１に入力された高周波信号に対する電界効果トランジスタ２ａ及び２ｂの合成出力を出力端子ＯＵＴ１から出力し、内部整合型トランジスタ１Ｂは、入力端子ＩＮ２に入力された高周波信号に対する電界効果トランジスタ２ｃ及び２ｄの合成出力を出力端子ＯＵＴ２から出力するものである。
【００２７】
図４は、図１から図３で示した内部整合型トランジスタ１における電界効果トランジスタ２ａ〜２ｄの特性例を示した図である。なお、図４では、発振防止用安定化回路５ａにおける抵抗１８ａの抵抗値をＲとすると共にコンデンサ１９ａの容量値をＣとし、抵抗２０ａ及びコンデンサ２１ａを接続しない状態で、Ｒの値を変えて測定した電界効果トランジスタ２ａのＳパラメータを示している。
【００２８】
図４から、発振防止用安定化回路をパッケージ内に内蔵した場合、発振防止用安定化回路を付加しなかった場合と比較してＳパラメータの｜Ｓ21｜が低周波数帯域のみ減少していることが分かる。また、Ｒの値を小さくするほど、低周波数帯域におけるＳパラメータの｜Ｓ21｜が小さくなっていることが分かる。図４では、発振防止用安定化回路５ａを抵抗１８ａ及びコンデンサ１９ａで構成した場合の特性例を示したが、発振防止用安定化回路５ａとして、抵抗１８ａとコンデンサ１９ａの直列回路と、抵抗２０ａとコンデンサ２１ａの直列回路とを接続した場合においても、図４と同様の特性が得られる。
【００２９】
ここで、発振防止用安定化回路５ａ〜５ｄにおけるコンデンサ１９ａ〜１９ｄ及び２１ａ〜２１ｄにおいて、低周波発振対策に有効な安定化回路を形成するためには、合成容量Ｃが低周波に対してショートになるように十分に大きな値にする必要がある。しかし、通常の平行平板型のコンデンサでは、容量値を大きくするために誘電体の厚みを薄くすると部品強度が低下して実装上問題となる場合が多かった。そこで、コンデンサ１９ａ〜１９ｄ及び２１ａ〜２１ｄに、表面酸化型ＭＯＳ構造のコンデンサ（以下、ＭＯＳ型コンデンサと呼ぶ）を使用するとよい。
【００３０】
ＭＯＳ型コンデンサは、誘電体が表面酸化膜であるため、誘電体の厚みを非常に薄くすることができると共に、下層の半導体基板の厚みで強度を確保することができるため、小面積で大容量のコンデンサを形成することができる。また、ＭＯＳ型コンデンサは、非常に安価に形成することができ、大きなコストの削減を図ることができる。
【００３１】
また、図５で示すように、上記入力側整合回路基板にＭＯＳ構造基板を使用して、発振防止用安定化回路及び入力インピーダンス整合回路をＭＯＳ構造基板２８上に集積化して１チップ化を図るようにしてもよい。このようにすることによって、部品点数を削減することができることから、実装に必要なパッケージ内のスペースを削減することができ、実装にかかるコストの削減を図ることができる。
【００３２】
このように、本実施の形態１における内部整合型トランジスタは、半導体素子の近傍では低周波数帯域と基本周波数帯域のインピーダンスが近傍値を示すことから、該電界効果トランジスタ２ａ〜２ｄと同一パッケージ内における電界効果トランジスタ２ａ〜２ｄの近傍に、対応する発振防止用安定化回路５ａ〜５ｄをそれぞれ形成した。このため、基本周波数帯域の利得低下の影響を小さくして低周波数帯域の利得の低下を図ることができ、低周波発振を抑制することができる。また、発振防止用の回路をパッケージ内に内蔵したことから、パッケージ外部での発振防止対策を不要にすることができる。
【００３３】
実施の形態２．
上記実施の形態１における発振防止用安定化回路５ａ〜５ｄが隣り合った２つの半導体素子間のアイソレーション抵抗を兼ねるようにしてもよく、このようにしたものを本発明の実施の形態２とする。
図６は、本発明の実施の形態２における内部整合型トランジスタの内部構成例を示した図であり、図７は、図６で示した内部整合型トランジスタの等価回路図である。なお、図６及び図７においても、４つの半導体素子で形成されている場合を例にして示しており、図７では、各半導体素子が電界効果トランジスタである場合を例にして示している。また、図６及び図７では、図１又は図３と同じものは同じ符号で示しており、ここではその説明を省略すると共に図１及び図３との相違点のみ説明する。
【００３４】
図６及び図７における図１及び図３との相違点は、コンデンサ２１ａと１９ｂを１つのコンデンサ３１に、コンデンサ２１ｂと１９ｃを１つのコンデンサ３２に、コンデンサ２１ｃと１９ｄを１つのコンデンサ３３にすると共に、抵抗２０ａと１８ｂを、抵抗２０ｂと１８ｃを、抵抗２０ｃと抵抗１８ｄをそれぞれ接続したことにある。このことから、図３の発振防止用安定化回路５ａ〜５ｄを発振防止用安定化回路３５とし、図１及び図３の内部整合型トランジスタ１を内部整合型トランジスタ３０としたことにある。
【００３５】
図６及び図７において、内部整合型トランジスタ３０は、電界効果トランジスタ２ａ〜２ｄ、入力インピーダンス整合回路３ａ〜３ｄ、出力インピーダンス整合回路４ａ〜４ｄ及び発振防止用安定化回路３５を備えている。パッケージベース材１０上に実装された入力側整合回路基板（図示せず）には、入力インピーダンス整合回路３ａ〜３ｄ及び発振防止用安定化回路３５が形成されている。なお、図６では、電界効果トランジスタ２ａ〜２ｄは、電界効果トランジスタのチップを示している。
【００３６】
発振防止用安定化回路３５は、電界効果トランジスタ２ａ〜２ｄにおける不要な発振を防止する回路であり、抵抗１８ａ〜１８ｄ，２０ａ〜２０ｄ及びコンデンサ１９ａ，２１ｄ，３１〜３３で形成されている。抵抗１８ａ及びコンデンサ１９ａの直列回路と、抵抗２０ａ及びコンデンサ３１の直列回路が、電界効果トランジスタ２ａのゲートと接地との間にそれぞれ接続されている。すなわち、電界効果トランジスタ２ａのゲートに接続された抵抗１８ａ及び２０ａは、対応するコンデンサ１９ａ及び３１を介して接地されている。
【００３７】
また、抵抗１８ｂ及びコンデンサ３１の直列回路と、抵抗２０ｂ及びコンデンサ３２の直列回路が、電界効果トランジスタ２ｂのゲートと接地との間にそれぞれ接続されている。すなわち、電界効果トランジスタ２ｂのゲートに接続された抵抗１８ｂ及び２０ｂは、対応するコンデンサ３１及び３２を介して接地され、抵抗２０ａとコンデンサ３１との接続部は、抵抗１８ｂを介して電界効果トランジスタ２ｂのゲートに接続されている。
【００３８】
同様に、抵抗１８ｃ及びコンデンサ３２の直列回路と、抵抗２０ｃ及びコンデンサ３３の直列回路が、電界効果トランジスタ２ｃのゲートと接地との間に接続されている。すなわち、電界効果トランジスタ２ｃのゲートに接続された抵抗１８ｃ及び２０ｃは、対応するコンデンサ３２及び３３を介して接地され、抵抗２０ｂとコンデンサ３２との接続部は、抵抗１８ｃを介して電界効果トランジスタ２ｃのゲートに接続されている。
【００３９】
同様に、抵抗１８ｄ及びコンデンサ３３の直列回路と、抵抗２０ｄ及びコンデンサ２１ｄの直列回路が、電界効果トランジスタ２ｄのゲートと接地との間に接続されている。すなわち、電界効果トランジスタ２ｄのゲートに接続された抵抗１８ｄ及び２０ｄは、対応するコンデンサ３３及び２１ｄを介して接地され、抵抗２０ｃとコンデンサ３３との接続部は、抵抗１８ｄを介して電界効果トランジスタ２ｄのゲートに接続されている。
【００４０】
このような構成において、電界効果トランジスタ２ａ，２ｂ、入力インピーダンス整合回路３ａ，３ｂ、出力インピーダンス整合回路４ａ，４ｂ、抵抗１８ａ，１８ｂ，２０ａ，２０ｂ及びコンデンサ１９ａ，３１，３２で１つの内部整合型トランジスタを形成しており、該内部整合型トランジスタは、電界効果トランジスタ２ａ及び２ｂの各出力を合成して出力する。同様に、電界効果トランジスタ２ｃ，２ｄ、入力インピーダンス整合回路３ｃ，３ｄ、出力インピーダンス整合回路４ｃ，４ｄ、抵抗１８ｃ，１８ｄ，２０ｃ，２０ｄ及びコンデンサ２１ｄ，３２，３３で１つの内部整合型トランジスタを形成しており、該内部整合型トランジスタは、電界効果トランジスタ２ｃ及び２ｄの各出力を合成して出力する。
【００４１】
通常、並列に接続された電界効果トランジスタ間では、励振モードにおける奇数モードのループ発振を抑制するため、アイソレーション抵抗を挿入することが一般的である。このことから、発振防止用安定化回路３５は、各電界効果トランジスタ２ａ〜２ｄの発振を防止すると共に、隣り合った電界効果トランジスタ間のアイソレーション抵抗を兼ねている。また、コンデンサ３１〜３３の容量値をループ発振周波数に対してショートとなるような十分に大きな値にすることによって、発振防止用安定化回路３５は、低周波発振防止効果に加えて奇数モードのループ発振に対しても有効な発振防止回路を構成する。
【００４２】
なお、実施の形態１と同様に、発振防止用安定化回路３５における各コンデンサにＭＯＳ型コンデンサを使用してもよく、更に、発振防止用安定化回路及び入力インピーダンス整合回路をＭＯＳ構造基板上に集積化して１チップ化を図るようにしてもよい。このようにした場合、実施の形態１で示したものと同様の効果を得ることができる。
【００４３】
このように、本実施の形態２における内部整合型トランジスタは、電界効果トランジスタ２ａ〜２ｄの近傍に、対応する発振防止用安定化回路をなすと共に、隣り合った電界効果トランジスタ間のアイソレーション抵抗を兼ねる発振防止用安定化回路３５を形成し、該発振防止用安定化回路３５のコンデンサ３１〜３３の容量値を十分に大きな値にした。このことから、上記実施の形態１と同様の効果を得ることができると共に、励振モードにおける奇数モードのループ発振を抑制することができる。また、隣り合った電界効果トランジスタ間で発振防止回路を共用することから、コンデンサを削減して実装する部品点数を削減することができ、実装に必要なパッケージ内のスペースを削減することができるため、コストの削減を図ることができる。
【００４４】
なお、上記実施の形態１及び実施の形態２では、２つの電界効果トランジスタからのそれぞれの出力を合成して出力する２つの内部整合型トランジスタを１つのパッケージに内蔵した場合を例にして説明したが、本発明はこれに限定するものではなく、少なくとも１つの内部整合型トランジスタを１つのパッケージに内蔵するものでもよく、１つの電界効果トランジスタからの出力を出力する内部整合型トランジスタを１つのパッケージに内蔵するものでもよい。また、実施の形態１及び実施の形態２では、電界効果トランジスタを使用した場合を例にして説明したが、半導体素子として他のトランジスタ等を使用してもよい。
【００４５】
この発明に係る内部整合型トランジスタは、半導体素子の近傍では低周波数帯域と基本周波数帯域のインピーダンスが近傍値を示すことから、半導体素子と同一パッケージ内における半導体素子の近傍に、対応する発振防止用安定化回路をそれぞれ形成した。このことから、基本周波数帯域の利得低下の影響を小さくして低周波数帯域の利得の低下を図ることができ、不要な低周波発振を抑制することができる。また、発振防止用の回路をパッケージ内に内蔵したことから、パッケージ外部での発振防止対策を不要にすることができる。
【００４６】
具体的には、上記発振防止用安定化回路を、対応する半導体素子の高周波信号が入力される端子に接続された抵抗と、該抵抗を接地するコンデンサとで形成された直列回路でそれぞれ形成した。このことから、基本周波数帯域の利得低下の影響を小さくして低周波数帯域の利得の低下を図ることができ、不要な低周波発振を抑制することができる。また、発振防止用の回路をパッケージ内に内蔵したことから、パッケージ外部での発振防止対策を不要にすることができる。
【００４７】
また具体的には、半導体素子を複数並列に配設した。このことから、複数の半導体素子を並列に配設した場合においても、同様の効果を得ることができる。
【００４８】
また、隣接する半導体素子を発振防止用安定化回路の抵抗を介して相互に接続するようにした。このことから、励振モードにおける奇数モードのループ発振を抑制することができる。
【００４９】
また、隣接する半導体素子の発振防止用安定化回路のコンデンサを共用するようにした。このことから、コンデンサを削減して実装する部品点数を削減することができ、実装に必要なパッケージ内のスペースを削減することができるため、コストの削減を図ることができる。
【００５０】
また、隣接する一対の半導体素子の入力端子，出力端子をそれぞれ共用するようにした。このことから、２つの電界効果トランジスタからのそれぞれの出力を合成して出力する構成においても同様の効果を得ることができる。
【００５１】
また、発振防止用安定化回路のコンデンサを、表面酸化型ＭＯＳ構造のコンデンサで形成した。このことから、誘電体の厚みを非常に薄くすることができると共に、下層の半導体基板の厚みで強度を確保することができるため、小面積で安価な大容量のコンデンサを形成することができ、コストの削減を図ることができる。
【００５２】
また、発振防止用安定化回路の抵抗及びコンデンサを、入力インピーダンス整合部と共にＭＯＳ構造基板上に形成した。このことから、部品点数を削減することができるため、実装に必要なパッケージ内のスペースを削減することができ、実装にかかるコストの削減を図ることができる。
【図面の簡単な説明】
【図１】  本発明の実施の形態１における内部整合型トランジスタの内部構成例を示した図である。
【図２】  図１の内部整合型トランジスタにおける部分詳細を示した図である。
【図３】  図１で示した内部整合型トランジスタの等価回路図である。
【図４】  図１から図３で示した電界効果トランジスタの特性例を示した図である。
【図５】  本発明の実施の形態１における内部整合型トランジスタの内部構成の他の例を示した図である。
【図６】  本発明の実施の形態２における内部整合型トランジスタの内部構成例を示した図である。
【図７】  図６で示した内部整合型トランジスタの等価回路図である。
【図８】  従来の高出力トランジスタの内部構成例を示した図である。
【図９】  図８で示した高出力トランジスタの等価回路図である。
【符号の説明】
１，１Ａ，１Ｂ，３０  内部整合型トランジスタ、  ２ａ〜２ｄ  電界効果トランジスタ、  ３ａ〜３ｄ  入力インピーダンス整合回路、  ４ａ〜４ｄ  出力インピーダンス整合回路、  ５ａ〜５ｄ，３５  発振防止用安定化回路、  １８ａ〜１８ｄ，２０ａ〜２０ｄ  抵抗、  １９ａ〜１９ｄ，２１ａ〜２１ｄ，３１〜３３  コンデンサ、  ２８  ＭＯＳ構造基板。
【図１】
0004163818.tif 000002
【図２】
0004163818.tif 000003
【図３】
0004163818.tif 000004
【図４】
0004163818.tif 000005
【図５】
0004163818.tif 000006
【図６】
0004163818.tif 000007
【図７】
0004163818.tif 000008
【図８】
0004163818.tif 000009
【図９】
0004163818.tif 000010