(57)【特許請求の範囲】
【請求項１】
フィールド領域を有する基板の１以上の特徴部を、導電性材料で充填する方法であって、
（ａ）  ターゲットと処理されるパターン化基板との間の不活性ガス雰囲気で、グロー放電を発生させるステップと、
（ｂ）  負のＤＣバイアスをターゲットに加えるステップと、
（ｃ）  ＤＣ正電圧部とＤＣ負電圧部とを含むパルス化ＤＣバイアスを前記基板に加え、前記特徴部に前記導電性材料を優先的に堆積させるステップと、を含む方法。
【請求項２】
前記パルス化ＤＣバイアスが、約−２０Ｖ〜約−２００Ｖの最大負電圧と、全サイクルの約０．１〜約３０％の正電圧とを有する請求項１記載の方法。
【請求項３】
バリヤ層が、前記パルス化ＤＣバイアスを基板に加える前に前記パターン化基板に堆積される請求項１記載の方法。
【請求項４】
前記導電性材料が、アルミニウム又は銅を含む請求項１記載の方法。
【請求項５】
前記導電性材料が、前記基板のフィールド領域からエッチングされる請求項１記載の方法。
【請求項６】
前記不活性ガス雰囲気が、約０．８５〜約１．５mTorrの圧力を有する請求項１記載の方法。
【請求項７】
フィールド領域を有する基板の１以上の特徴部を、導電性材料で充填する方法であって、
（ａ）  前記基板に、バリヤ層を堆積するステップと、
（ｂ）  負のバイアスをターゲット加えることによって、約０．８５〜約１．５milliTorrの圧力の不活性ガス雰囲気で、該ターゲットとバリヤ層との間にグロー放電を発生させるステップと、
（ｃ）  約−２０Ｖ〜約−２００Ｖの最大負電圧で、ＤＣ正電圧部とＤＣ負電圧部とを有するパルス化ＤＣバイアスを前記基板に加え、前記特徴部に、アルミニウム又は銅を優先的に堆積させるステップと、を含む方法。
【請求項８】
前記パルス化ＤＣバイアスが、全体サイクルの約０．１〜約３０％の正の電圧を有する請求項７記載の方法。
【請求項９】
前記グロー放電が、マイクロ波電力によって発生させられる請求項７記載の方法。
【請求項１０】
前記アルミニウム又は銅が、基板の上でフィールド領域からエッチングされる請求項７記載の方法。
【請求項１１】
フィールド領域を有する基板の特徴部を、導電性材料で充填する装置であって、
（ａ）  ターゲットに容量結合された負のバイアス発生器によって、ターゲットと処理されるパターン化基板との間の不活性ガス雰囲気でグロー放電を発生させる処理チャンバと、
（ｂ）  前記基板に容量結合されるパルス化ＤＣバイアス発生器と、
（ｃ）  前記パターン化基板の特徴部に優先的に導電性材料を堆積させ、前記パルス化ＤＣバイアス発生器がＤＣ正電圧部とＤＣ負電圧部とを有するパルス化ＤＣバイアスを前記基板に加えるようにプログラムされたシステムコントローラと、を含む装置。
【請求項１２】
前記パルス化ＤＣバイアス発生器が、約−２０Ｖ〜約−２００Ｖの最大負電圧と、全体サイクルの約０．１〜約３０％の正の電圧と、を提供する請求項１１記載の装置。
【請求項１３】
前記システムコントローラが、パルス化ＤＣバイアスを前記基板に加える前に、前記パターン化基板にバリヤ層を堆積させるようにプログラムされている請求項１１記載の装置。
【請求項１４】
前記導電性材料が、アルミニウム又は銅を含む請求項１１記載の装置。
【請求項１５】
前記システムコントローラが、エッチング導電材質が基板のフィールド領域に堆積されるようにプログラムされている請求項１１記載の装置。
【請求項１６】
前記グロー放電が、約０．８５〜約１．５mTorrの圧力を有する不活性ガス雰囲気で発生される請求項１１記載の装置。
【請求項１７】
フィールド領域を有する基板の１以上の特徴部を、導電性材料で充填する装置であって、
（ａ）  負のバイアスをターゲットに加えることによってターゲットと処理されるパターン化基板との間の、約０．８５〜約１．５milliTorrの圧力の不活性ガス雰囲気で、グロー放電を発生させる処理チャンバと、
（ｂ）  約−２０Ｖ〜約−２００Ｖの最大負電圧で、前記基板に容量結合されたパルス化ＤＣバイアス発生器と、
（ｃ）  前記基板のパターン化された誘電体層にバリヤ層を堆積させ、パターン化基板の前記特徴部に導電性材料を優先的に堆積させ、前記パルス化ＤＣバイアス発生器がＤＣ正電圧部とＤＣ負電圧部とを有するパルス化ＤＣバイアスを前記基板に加えるようにプログラムされたシステムコントローラと、を含む装置。
【請求項１８】
前記パルス化ＤＣバイアス発生器が、全体サイクルの約０．１〜約３０％の正の電圧を有する請求項１７記載の装置。
【請求項１９】
前記グロー放電が、マイクロ波電力によって発生させられる請求項１７記載の装置。
【請求項２０】
フィールド領域を有する基板上の１以上の特徴部を導電材料で充填する方法であって、
（ａ）  ターゲットと処理されるパターン化基板との間で不活性ガス雰囲気でグロー放電を発生するステップと、
（ｂ）  ＤＣ正電圧部とＤＣ負電圧部とを有するパルス化ＤＣバイアスを、前記基板に加えるバイアスと独立して前記基板に加えるステップと、
（ｃ）  導電性材料を前記特徴部に優先的に堆積するステップとを含む方法。
【発明の詳細な説明】
発明の分野
本発明は、一般に、集積回路を含む基板に電子デバイスを製造する方法及び装置に関する。より詳細には、本発明は、高密度プラズマ（ＨＤＰ）を有する物理的気相堆積法（ＰＶＤ）を使用して、基板表面に形成されたトレンチ、ホール又はバイアに、導電材料を選択的又は優先的に堆積させる方法に関する。
関連した技術の背景
スパッタリング又は物理的気相堆積法は、基板へ薄膜を堆積する既知の技術である。通常、スパッタリングシステムでは、グロー放電プラズマが、カソードとアノードとを含む２つの電極システムの間で不活性ガス雰囲気を低圧に維持することによって、不活性ガス雰囲気で発生される。プラズマは、不活性ガス雰囲気が少なくとも部分的にイオン化される電極の間の空間でつくられる。プラズマは、プラズマシース又はダークスペースによって電極の各々から制限される。（プラズマに関して）高い負電位がカソードに加えられ、次に、プラズマからのイオンをカソード（通常ターゲット又は所望のコーティング材料）に加速し、そこで階段式の格子衝突が中性のターゲット原子の放出を引き起こす。約１０milliTorr下のガス圧で、放出又はスパッタリングされた原子は、本質的に相互作用なしでプラズマを横切って移動し、コートされる基板又はウェーハを含むであろうアノードに堆積する。約１０milliTorr〜約５０milliTorrの高いガス圧で、スパッタリングされた中性原子は、横切るときにプラズマと相互作用するであろう。その結果、ウェーハ又は基板の表面で、スパッタリングされた材料はほぼ等方性の方向に分散する。
コーティングされるウェーハの表面は、通常パターン化されており、しばしば高アスペクト比のアパーチャ及びバイア（幅に対する深さ比が４：１より大きい）を含む。アパーチャ又はバイアは基板に形成され、フィルム層の間で導電性のパス（トレンチ）又はコンタクト（ホール）を提供する。ＰＶＤは、基板にメタルコーティングする好ましい技術である。しかし、幾何学形状が収縮する（shrink）ので、特徴部内にボイドを形成することなく、高アスペクト比の特徴部を充填することは更に困難となる。堆積材料がアパーチャ内及び基板のフィールドに堆積すると、アパーチャは「クローイング（crowning）」として知られる現象で閉じられ、完全に充填される前に、堆積する材料がアパーチャの頂部を閉じる。材料は、ウェーハの「フィールド」と一般に呼ばれるホールとトレンチとの間の領域で堆積し、小さい特徴部の開口を閉じる。通常、導電性のパス又はコンタクトを形成するトレンチ又はホールの頂部と少なくとも同じ平面で、ウェーハのフィールド領域上にメタル又は導電性のコーティングは僅か又は全くないことが望ましい。ホール又はトレンチに隣接したフィールドの材料の蓄積（build up）は、「シャドーイング」の問題をもたらし、そのような材料の張出したエッジによって、スパッタリングされた材料はホール又はトレンチの側壁及び底部への到達から、シールドされ、又はそらされるであろう。このように、フィールド領域をカバーすることなく、選択的に又は優先的にトレンチ、バイア又はホールを充填することは困難である。
イオン化ＰＶＤは、スパッタリングターゲットと基板との間の高密度プラズマを使用して、スパッタリングされた原子の高い部分（high fraction）を、基板に堆積する前にイオン化する。これらのイオンは、プラズマシース内で、基板の表面の方へ垂直に加速され、高アスペクト比のホール、トレンチ又はバイアの選択的又は優先的充填を改良する。
プラズマ電位に対して相対的に基板にバイアスをかけることは、イオン化ＰＶＤで広く使われ、基板に到達するイオンのエネルギを制御して結果を改善する。バイアス電圧は、導電性の基板又は基板上の導電層に直接に加えられることができる。非導電性又は高抵抗基板に対して、ＲＦバイアス電圧は、基板に容量結合することができる。ＲＦバイアスの周波数は、持続時間に従って通常１０Kilohertz〜３００Megahertzであり、基板表面はプラズマからの電流によってかなり充電される。しかし、各サイクル中のバイアス電圧の変化のために、従来の正弦波のＲＦバイアスでは、基板表面に到達するイオンのエネルギが正確に制御されない。
発明の概要
本発明は、基板のフィールド領域の堆積を排除又は減少して、ホール、トレンチ又はバイアに導電性コーティングを優先的に堆積させる方法及び装置を提供する。本発明は、高密度プラズマソース（例えば電子サイクロトロン共鳴（ＥＣＲ）リアクタ）を利用してイオンを発生させ、パルス化ＤＣ基板バイアスを利用して正確にイオンフラックスを制御し、パターン化された基板（パターン化基板）フィールドでの堆積と関連したクローイング又はカスピング（先端に付く：cusping）問題を排除する。本発明は、基板に形成されるトレンチ、ホール又はバイアへの、導電性材料の優先的な堆積を提供する。
パルス化ＤＣバイアス法は、パルス化電圧波形を使用して、イオンフラックスを制御するように基板表面にほぼ一定の電圧バイアスを提供する。ターゲット及び基板支持部材に加えられる（及び基板に容量結合される）、高密度プラズマソース及び別個のバイアス電源の使用は、基板のフィールド領域で堆積するターゲット材料の付着がなく、又はフィールド領域上に堆積されるターゲット材料が繰り返してエッチングされるターゲットがスパッタリングされることを可能にする。この方法及び装置の１つの利点は、基板のフィールド上の膜の堆積が制御されることができ、基板上でパターン化された小さい特徴部の開口が、特徴部が堆積材料で適切に充填される前にクローイングされることを防止することである。
本発明の一実施形態で、均一なバリヤ層が、例えば、従来の化学的気相堆積法又はスパッタリング技術で使用される基板の全表面の上に形成される。バリヤ層は、一般にメタルの窒化物又は酸化物であり、高アスペクト比を有するバイア、相互接続又はラインで使用される好ましい堆積材料と比較すると導電体又は半導体である。導電層は、本発明のＤＣパルス化基板バイアス技術を使用して、次にバリヤ層上に選択して堆積される。優先的な堆積によって、ホール、トレンチ又はバイアの底部及び急勾配の側壁は、特徴部開口部に隣接するフィールド上に堆積する膜のクローイング又はカスピングによって引き起こされるシャドーイングの問題なしでコーティングされることができるようになる。材料の堆積は、最適には、フィールド領域の上に、ほとんど又は全く導電体堆積物を残さず特徴部が完全に充填されるまで続く。
本発明の技術は、０．１〜５milliTorrの圧力の不活性ガス雰囲気で、電子サイクロトロン共鳴（ＥＣＲ）プラズマ発生器において好ましくは実行され、優先的にホール、トレンチ又はバイアを充填する。この場合、マイクロ波及びパルス化ＤＣバイアスレベル、バリヤ層材料及びメタルイオン化部分は、優先的に高アスペクト比の特徴部を優先的に充填するように調整される。
【図面の簡単な説明】
上述した本発明の特徴、利点及び目的が達成され、詳細に理解され得るように、簡単に上で要約した本発明のより詳細な説明が、添付の図面で示した実施形態を引用することによって得られるであろう。
しかし、添付の図面が本発明の典型的な実施形態だけを示し、その範囲を制限するものとみなされるべきでないことに注意するべきである。本発明は、他の等しく効果的な実施形態に入れることもできる。
図１は、好ましいＥＣＲマイクロ波プラズマチャンバを示す断面の概略図であり、パターン化基板のバイア／トレンチを導電性材料で優先的に充填するものである。
図２は、図１のプラズマチャンバで基板にバイアスをかける好ましいパルス化ＤＣ波形の略図である。
図３Ａ−３Ｆは、フィールド領域に導電体がないままで、基板のホール又はトレンチが優先的に導電体で充填される横断面の概略図である。
図４は、本発明のプロセス及び装置を制御するコンピュータプログラムのフローチャートである。
好ましい実施形態の説明
高密度プラズマ（ＨＤＰ）物理的気相堆積法（ＰＶＤ）は、超小形電子回路を製造する際に使用される半導体の基板又はウェーハにコーティングする際に有効なツールである。ＨＤＰ−ＰＶＤにおいて、不活性ガス雰囲気は、ターゲットのスパッタリング中にコーティングされるウェーハ又は基板及びターゲットを有する真空チャンバで、約０．１〜約５０milliTorrの圧力で維持される。本発明の優先的な堆積法は、誘導結合プラズマソースを使用するマグネトロンスパッタリングシステムや、マイクロ波プラズマソースを使用する電子サイクロトロン共鳴システム等の全てのＨＤＰ−ＰＶＤ装置でも実行されることができる。ＥＣＲシステムは、優先的な堆積のための低圧力体制（regime）、及び高メタルイオン化部分、５０％〜１００％を提供するために好ましい。メタルイオン化部分は、プラズマ発生に使用されるマイクロ波エネルギを増加させるか又は減少させることによって、直接に制御される。
図１は、プロセスガスを排出する、排気装置出口ポート２８を有するＥＣＲチャンバ１１を示す略図である。チャンバ１１内で処理中に、基板１６を支える基板支持ペデスタル２０が、チャンバ１１の下端に配置されている。基板１６上に、堆積材料を含むターゲット１４が、チャンバ１１の上端部で受け止められている。ターゲット１４は、チャンバ１１の壁部１３から電気的に絶縁されており、プロセスガスのプラズマの形成を助ける負バイアスを受ける。支持ペデスタル２０（図示せず）は、内部コイル等によって加熱され、処理温度を増加させるであろう。不活性ガス（例えばアルゴン（Ａｒ））が、チャンバ内の処理圧力を約０．１mＴ〜５mＴに維持するために通常使用される。
ターゲット１４は、パターン化基板１６のトレンチ／バイアを充填するためにスパッタリングされる導電性材料である。導電性材料は、好ましくはアルミニウム又は銅であるが、集積回路の製造で有効などのような導電性材料でもあってもよい。基板１６が処理領域１８に支持ペデスタル２０によって上げられると、優先的な堆積が発生する。ターゲット調整アセンブリ２２が、処理中にターゲット１４と基板１６との間で固定の間隔を維持するために提供されている。処理領域１８は、通常水冷されており、有効なマイクロ波吸収を可能にする磁界をつくる磁石２５によって囲まれている。マイクロ波は、外部のマイクロ波ソース２７によって、導波管２６を通して提供される。導波管２６は、一般的には処理領域１８より上の環状のマイクロ波ウィンドウ１７に、マイクロ波電力を流す正方形の管である。ダークスペースシールド１９は、マイクロ波ウィンドウ１７を、ターゲット１４からスパッタリングされた粒子から保護する。
磁界内で処理領域１８に加えられるマイクロ波エネルギは、基板１６とターゲット１４との間に位置する不活性ガス内で、プラズマ（グロー放電）を形成する。高い負電位が、ＤＣ又はＲＦ電力供給装置の可能性のある電力供給装置１２によってターゲット１４に加えられる。パルス化負電位は、パルス化ＤＣ電源４８によって更に基板ホルダ２０に供給され、そのパルス化ＤＣ電源４８は、基板に向かう堆積フラックスを交互に加速するか又は、基板上でつくられた正電荷を放電する。パルス化負電位は、イオンを加速し、そのイオンは、基板のフィールドに衝突するイオンと同様にホール、トレンチ又はバイアに堆積される。
パルス化ＤＣバイアス法は、パルス化電圧波形を使用し、基板表面にプラズマと接触するほぼ一定の電圧バイアスを提供する。定数電圧は、均一なイオン加速を提供し、それによって、せまいエネルギ分布の基板表面での均一なイオンエネルギが得られる。基板表面のイオンエネルギは、パルス化ＤＣ波形がわずかに正の電圧に周期変化すると短時間中断され、基板表面のチャージ成形を除去する。各サイクル中の、基板へのイオン電流の短時間の中断で十分である。それは、通常、プラズマからのイオン電流より数１０〜数１００回多く、基板に確立されたチャージがプラズマからの電子電流によって除去されるからである。
図２は、ホール、トレンチ及びバイアに導電体を優先的に堆積させる好ましいＤＣパルス化バイアス波形を示す。図２に示すように、ゼロの正味平均電流が、好ましくは基板表面に加えられる、それは、どのような容量結合バイアスにも好ましい。ゼロの正味平均電流は、バイアス電圧波形を使用することによって達成される。そこでは、負のパルス２００がサイクルの大部分を含み、正のパルス２０２の持続時間は、全体パルスサイクルの０．１〜３０％の僅かな部分である。パルス化電圧は、負の基板バイアス−Ｖが−２０Ｖ〜−２００Ｖであり、また、わずかに正の基板浮動電位で変動している。パルスサイクルは、基板表面がサイクル中の電流によってあまり充電されないように選択される。
ターゲット１４と基板１６との間の処理領域１８で形成されるグロー放電プラズマは、ターゲットの近くのダークスペース又はプラズマシース及び基板１６の近くのダークスペース又はプラズマシースによって、ターゲット１４から切り離される。プラズマは、部分的にイオン化された正のアルゴンイオン、中性アルゴン原子及びスパッタリングされたターゲットイオンを含む。イオン化された正のアルゴンイオンは、電力供給装置１２によって提供される高い負の電位によって、ターゲットに引きつけられ、ターゲット１４へのダークスペースを横切って加速される。速い移動イオンがターゲット１４にあたったとき、格子カスケード反応が発生し、コーティングされる基板１６を支えている基板ホルダ２０の方に中性ターゲット原子を放出する。
約０．１〜５milliTorrの圧力での高密度プラズマ（ＨＤＰ）の使用は、本発明の技術で好ましい。スパッタリング及びエッチング条件の所定のセット、例えばターゲット／基板形状寸法、不活性ガスのタイプ、ターゲット材料及び任意のバリヤ層、最適の圧力制度が、記載した導電体ホール又はトレンチ充填法を実行するために決定されることができる。半導体工業での好ましい基板材料は、通常結晶性の形のシリコンである。
結晶シリコン基板上に、特にアルミニウム（Ａｌ）又は銅（Ｃｕ）メタルを堆積させるとき、基板格子内へのメタルイオン又は原子の、不必要なメタルの「ドーピング」又は拡散を防ぐために基板の上に最初にバリヤ層を堆積させることが、一般に必要である。物理的気相堆積法技術がこの目的のために使用され、メタル窒化物又は酸化物が典型的にこのバリヤ層に使用される。一般に使用されるアルミニウムのためのバリヤ層は、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）であり、また、他の多くのバリヤ層のいずれも使用されることができる。
図３Ａは、予め表面にエッチングされたホール又はトレンチ４２を有する基板４０の概要の断面図であり、基板４０の上に製造される集積回路でコンタクトポイント又は低抵抗の電気的な電流パスを形成するために優先的に導電体（通常メタル）で充填されることが望ましい。本発明の技術によると、基板４０は、ホール４２の側壁及び底部を含む基板４０に最初にバリヤ層４４を堆積させるために、適切なチャンバで好ましくは処理され、チップ性能が改良される。ＰＶＤ膜層の均一性は、ホットスポット及びコールドスポットを排除するように基板温度を制御することによって、基板を横切る平均的な堆積速度を得るための堆積プロセス中の基板の回転又は他の物理的な動きによって、及びより分配された堆積を提供するためのより高いガス圧の使用によって、改良される。ＰＶＤ層の均一性は、実質的に基板とターゲットとの間に一定の間隔を維持することによっても強化され、その内容は、米国特許出願第０８／０９２８４７号（１９９３年７月１６日に出願、今は権利付与されている）に記載されており、その内容は本明細書に援用されている。いかなる及び全てのそのような技術が本発明に従って使用され、導電性メタルでホール又はトレンチを充填するプロセスのために、そのようなものを必要とするステップで均一なコンフォーマルコーティングが達成されるであろう。
所望の厚さのバリヤ層４４が、基板４０のフィールド領域４６及びホール又はトレンチ４２に堆積されると、優先的堆積技術が開始され、バリヤ層４４のホール表面にメタル層５０が堆積される。基板４０のフィールド領域４６に堆積される材料は、下記のように付着することに関して低い確率を有し、又は、フィールド上及びホール又はトレンチの頂部のまわりでの蓄積を防ぐためにエッチング除去される。
図３Ｂは、パルス化ＤＣ電源４８が基板４０に容量結合された概略図であり、負バイアスがバリヤ層４４及びその上に堆積された全てのメタル層５０にも加えられている。基板４０に加えられる負バイアスは、プラズマから基板上にプラズマシースを横切って加速されるイオン３２を引きつけ、該イオンは垂直の方向で本質的にメタル層５０に突き当たる。このプロセスは、基板表面に突き当たるメタルイオンの付着確率を低減する衝突イオン３２の動作によって予め堆積されたメタル層５０のエッチング及び再スパッタリングを引き起こす。中性メタル原子は、フィールド領域４６に位置するメタル層５０から、エッチング除去される。しかし、ホール又はトレンチ４２で、垂直に突き当たるイオン３２は、メタル層５０（例えば点５２から）からの原子の再スパッタリングを引き起こし、それはトレンチ又はホール４２（例えば点５４で）の壁に、主に優先的に堆積する。これによって、フィールド領域４６でのメタルの堆積を防ぐことによって、又はフィールド領域４６から堆積メタル層５０をエッチングすることによって、多くの場合ボイドの形成という結果をもたらす、ホールをシャドーイングする問題は、排除される。これによってホール又はトレンチ４２は堆積メタルで充填されることができるようになる。最適には、ホール、トレンチ又はバイアが充填されると、優先的な堆積プロセスは止まる。導電性バリヤ層が使用されるとき、優先的な堆積の適切な終点は、バリヤ層のシート抵抗の減少から決定されることができる。
図３Ｃ及び３Ｄ、図３Ｅ及び３Ｆも、ホール又はトレンチ４２が、継続する優先的な堆積によってメタルプラグ６２で充填されることができる方法を示している。連続した層５０、５８、６０は、選択的又は優先的にボイドのないメタルプラグ６２を形成して結合する。ホール充填のプロセスは、シングルステップであってもよく、又は、各ステップが同じ又は異なる持続時間又は条件を有するスパッタリングとエッチングとのサイクルを幾つ含んでもよいと認められるであろう。
更に、高密度プラズマ（ＨＤＰ）ＰＶＤが使用されるとき、パルス化ＤＣ電源４８によって基板に設定されるバイアスレベルは、ターゲット１４に加えられる負の電圧に関して調整されることができ、フィールド４６及びトレンチ４２へのメタルのスパッタリングを達成し、同時に、イオン３２での衝撃によってフィールド４６上に形成されるメタル層を除去する。プラズマを維持するためにアンテナ、誘導コイル又はマイクロ波ソースを使用した場合、ターゲット１４のバイアスレベルを、ターゲットのスパッタリングが、基板のフィールド領域４６のエッチングより速い速度で発生するように調整することができる。フィールドのメタルの蓄積が許容範囲であり、フィールドの正味の堆積速度がトレンチでの堆積速度と比較して十分に小さい限り、それによって、トレンチが充填される前にトレンチ上でのメタルのブリッジングが防止される。
プロセスは、コントローラ３４で実行されるコンピュータプログラムプロダクト１４１を用いて実施され得る。そのコンピュータプログラムプロダクトは、従来のコンピュータシステムで動かされる。そのコンピュータシステムは、中央処理ユニット（ＣＰＵ）を備え、そのＣＰＵは。例えば６８４００マイクロプロセッサ（カリフォルニアのシンエネルギ（Synenergy）マイクロシステムズから市販されている）といった周辺制御コンポーネントを有するメモリシステムに相互接続されている。コンピュータプログラムコードは、６１４５００アセンブリ言語、Ｃ、Ｃ＋＋、パスカル等の従来のどのコンピュータ読取り可能プログラミング言語によっても書かれることができる。好適なプログラムコードは、単一のファイル又は複数のファイルに入力され、従来のテキストエディタを使用して、コンピュータのメモリシステム等のコンピュータ使用可能媒体で具現化又はストアされている。入力されたコードテキストが高級言語の場合、コードはコンパイルされ、その結果生じたコンパイラコードは次に、コンパイルされたウィンドズライブラリルーチンにプリコンパイルされたオブジェクトコードとリンクする。システム使用者は、リンクされ且つコンパイルされたオブジェクトコードを実行するためにオブジェクトコードを呼び出し、そのコードをコンピュータシステムによってメモリにロードさせ、そのメモリからＣＰＵにそのコードを読取らせてコードを実行させ、プログラムで識別されたタスクを行わせる。
図４は、コンピュータプログラム１４１の階層的コントロール構造を示したブロック図である。使用者は、プロセスセット番号及びプロセスチャンバ番号を、プロセス選択サブルーチン１４２に入力する。プロセスセットは特定のプロセスを実行するのに必要なプロセスパラメータの所定の組合せであり、予め決められたセット番号で識別される。プロセスパラメータは、例えば、プロセスガスの組成及び流量、温度、圧力、マイクロ波電力レベル及び磁場電力レベル等のプラズマ条件、冷却ガス圧及びチャンバ壁温度等のプロセス条件と関係している。
プロセスシーケンササブルーチン１４３は、識別されたプロセスチャンバ及びプロセスパラメータのセットをプロセス選択サブルーチン１４２から認識するためと、多様なプロセスチャンバの制御操作のためとのプログラムコードを含んでいる。多数の使用者がプロセス組合せ番号及びプロセスチャンバ番号を入力することができ、或いは一人の使用者が多数のプロセスセット番号及びプロセスチャンバ番号を入力することができ、シーケンササブルーチン１４３によって、選択されたプロセスが所望の順序にスケジュールされるように操作される。好ましくは、シーケンササブルーチン１４３は以下のステップを行うプログラムコードを含んでいる。即ち、（ｉ）プロセスチャンバの作動状況をモニタしてチャンバが使用されているか否かを決定するステップ、（ｉｉ）何のプロセスが使用されているチャンバ内で行われているかを決定するステップ、（ｉｉｉ）実行されるプロセスの型及びプロセスチャンバの利用可能性（アベイラビリティ：availability）をベースにして所望のプロセスを実行するステップである。プロセスチャンバが使用可能か否かをモニタする従来の方法はポーリングであった。シーケンササブルーチン１４３は、どのプロセスが実行されるかをスケジュールする場合に、どのプロセスを優先させるかといったスケジュールを決定するために、選択したプロセスに対する、所望のプロセス状況と対比した使用プロセスチャンバの現状況若しくは使用者が入力した各々の特定のリクエストの「年代（ａｇｅ）」、又はシステムプログラマが含めることを望む他の関連あるファクタを考慮するように設計されることができる。
シーケンササブルーチン１４３が、どのプロセスチャンバ及びプロセスセットの組合せを次に実行するかを決定すると、シーケンササブルーチン１４３は、特定のプロセスセットパラメータをチャンバ管理サブルーチン１４４ａ〜ｃに渡してプロセスセットの実行を引き起こす。チャンバ管理サブルーチン１４４ａ〜ｃは、複数の処理タスクを、シーケンササブルーチン１４３によって決定されたプロセスセットに従って異なるプロセスチャンバ内で制御するものである。例えば、チャンバ管理サブルーチン１４４ａは、所望のプロセスチャンバ１１内のＰＶＤプロセスの操作を制御するプログラムコードを含んでいる。チャンバ管理サブルーチン１４４aは、また多様なチャンバコンポーネントサブルーチン又はプログラムコードモジュールの実行を制御し、それらは、選択されたプロセスセットを実行するのに必要なチャンバコンポーネントの操作を制御する。チャンバコンポーネントサブルーチンの例としては、基板位置決めサブルーチン１４５、プロセスガス制御サブルーチン１４６、圧力制御サブルーチン１４７、ヒータ制御サブルーチン１４８及びプラズマ制御サブルーチン１４９がある。堆積プログラムコードとしてのこれらの異なるサブルーチン機能は、（ａ）ターゲットと処理されるパターン化基板との間の空間に不活性ガス雰囲気でグロー放電を発生させること、（ｂ）基板に導電性材料層を堆積すること、（ｃ）グロー放電プラズマに関して、処理される基板にパルス化ＤＣ負バイアスを加え、プラズマから基板までイオンを引きつけ、一方導電性材料の堆積を続けること、である。当業者は、チャンバ１１内でどのようなプロセスの実行が望まれるかによって、他のチャンバ制御サブルーチンが含まれ得ることを容易に認識するであろう。
操作中に、チャンバ管理サブルーチン１４４ａは、実行される特定のプロセスセットに従って、プロセスコンポーネントサブルーチンを優先的にスケジュールするか又は呼び出す。チャンバ管理サブルーチン１４４ａは、シーケンササブルーチン１４３がどのプロセスチャンバ１５及びプロセスセットが次に実行されるかをスケジュールしたのと同様にプロセスコンポーネントサブルーチンをスケジュールする。通常、チャンバ管理サブルーチン１４４ａは、個々のコンポーネントをモニタするステップと、実行されるプロセスセットのプロセスパラメータをベースにしてどのコンポーネントに操作が必要かを決定するステップと、モニタステップ及び決定ステップに応答してチャンバコンポーネントサブルーチンを実行するステップとを含んでいる。
特定のチャンバコンポーネントサブルーチンを説明する。基板位置決めサブルーチン１４５はチャンバコンポーネントを制御するプログラムコードを含んでおり、そのプログラムコードは基板１６を支持体２０上にロードするためと、基板をチャンバ１１内で望ましい高さに持ち上げて基板とターゲット１４との間の間隔を制御するため（これは任意事項である）に用いられるものである。基板１６がプロセスチャンバ１１内にロードされると、支持体２０は基板を受けるように下げられ、その後支持体はチャンバ内で所望の高さに持ち上げられる。チャンバ管理サブルーチン１４４ａから転送されたサポート高さに関するプロセスセットパラメータに応じて、基板位置決めサブルーチン１４５は支持体２０の移動を制御する。
プロセスガス制御サブルーチン１４６は、プロセスガス組成及び流量を制御するプログラムコードを有する。通常、各プロセスガスの供給ラインには、（ｉ）プロセスガスのチャンバ流入を自動的に又は手動で遮断するために用いることができる数個の安全遮断バルブ（図示せず）と、（ｉｉ）供給ラインを通るガスの流れを測定する質量流量コントローラ（これも図示せず）とが設けられている。有毒ガスがプロセスで使用される場合は、数個の安全遮断バルブが従来の配置で各供給ラインに置かれる。プロセスガス制御サブルーチン１４６は、安全遮断バルブの開閉位置を制御し、また所望のガス流量を得るために質量流量コントローラの流量を増減する。プロセスガス制御サブルーチン１４６は、全てのチャンバコンポーネントサブルーチンと同様にチャンバ管理サブルーチン１４４ａによって呼び出され、チャンバ管理サブルーチンから所望のガス流量に関するプロセスパラメータを受け取る。典型的には、プロセスガス流量制御サブルーチン１４６は、ガス供給ラインを開けて、繰り返して（ｉ）必要な質量流量コントローラを読取ること、（ｉｉ）読取り値を、チャンバ管理サブルーチン１４４ａから受け取った所望のガス流量と比較すること、（ｉｉｉ）必要に応じてガス供給ラインの流量調整すること、の操作を行う。更に、プロセスガス制御サブルーチン１４６は、ガス流量を危険流量に対してモニタするステップと、危険な状態が検出されたら安全遮断バルブを動作させるステップと、を含んでいる。
プロセスガス制御サブルーチン１４６は、選択的又は優先的のホール充填モードで、チャンバを動作するホール充填プログラムコードを含む。優先的ホール充填モードで、スパッタリングガスプログラムコード１５６も、ＰＶＤプロセスステップの運転中にＰＶＤチャンバ１１にスパッタリングガスを導入するように提供されることができる。上述したように、所望のプロセスガス流量は、プロセスパラメータとしてプロセスガス制御サブルーチン１４６に伝達される。
圧力制御サブルーチン１４７が呼び出されると、所望の又は目標の圧力レベルが、チャンバ管理サブルーチン１４４ａからパラメータとして受け入れられる。圧力制御サブルーチン１４７は、チャンバに連結された１以上の従来圧力計を読むことによってチャンバ１５内の圧力を測定し、測定値を目標圧力と比較し、ＰＩＤ（比例、積分及び微分）値を目標圧力に対応させて記憶圧力表から得て、スロットルバルブを圧力表から得られたＰＩＤ値に従って調整するように作動する。また、圧力制御サブルーチン１４７は、開口部がチャンバ４０を所望の圧力に調整する特定の大きさになるようにスロットルバルブを開閉するように書込まれることもできる。
ヒータ制御サブルーチン１４８は、基板１６を加熱するのに用いられる基板支持体２０の温度を制御するプログラムコードを含んでいる。ヒータ制御サブルーチン１４８は、温度ΔＴの範囲内の所望の温度Ｔで基板が維持されるホール充填ステージで動作するためのホール充填プログラムコード１５８を含む。通常、周囲のチャンバ温度から設定点温度に支持体の温度のランプアップするようにサブルーチン１４８はプログラムされる。このステップで、ヒータ制御サブルーチン１４８は、チャンバ管理者サブルーチン１４４ａによって起動され、ランプ速度温度パラメータを受け取る。
ヒータ制御サブルーチン１４８は、支持体２０に配置されている熱電対の電圧出力を測定することによって温度を測定し、測定温度を設定温度と比較し、基板ホルダ２０に加えられる電流を増減し、所望のランプ速度又は設定温度を得る。温度は、記憶換算表の対応する温度を測定電圧から調べることにより、又は４次の多項式（a fourth order polynominal）を用いて温度を計算することによって得られる。放射ランプがヒータとして用いられる場合、ヒータ制御サブルーチン１４８は、ランプ（lamp）に加えられる電流のランプ（ramp）上昇／下降を漸次制御し、それはランプの寿命と信頼性の増加する。加えて、プロセス安全コンプライアンスを検出するように組込みフェールセーフモードを含めることができ、プロセスチャンバ１１が適当に準備されていない場合、ヒータの操作を停止することができる。
プラズマ制御サブルーチン１４９は、チャンバの操作中に、チャンバでプラズマを形成するプログラムコードを含む。サブルーチン１４９は、加えられるマイクロ波電力レベルをセットし、任意にチャンバで発生された磁界レベルをセットし、スパッタリングプラズマを形成する。前に記載したチャンバ部材サブルーチンと同様に、プラズマ制御サブルーチン１４９は、チャンバ管理サブルーチン１４４ａによって起動される。読み取られた電力レベルはターゲットレベルに対して比較され、電流はプラズマを制御するために調整される。
第二のプラズマ制御サブルーチン１４９が、基板ホルダ２０に容量結合されたパルス化ＤＣ電源４８を制御してバイアスを形成するために使用されてもよい。この電源は、基板のフィールドの再スパッタに十分なイオンフラックスを発生させるために使用されることができる。或いは、電源が、電源１２と同時に使用されてもよい。この第二のプラズマ制御サブルーチン１４９は、電気のフィールド電位又はバリヤ層４４の表面での抵抗を監視し、エッチングプロセスの終点を決定するであろう。
実施例
本発明の方法を、図１に実質的に表した、パターン化８インチシリコンウェーハプラズマチャンバで実施した。チャンバは、３ｘ１０-7Torrのベース圧力に排気し、次に、約０．８５mTorr〜約１．５mTorrのプロセス圧力にアルゴンで充填した。８００Ｖの高負電圧を、２Ａｍｐｓのターゲット電流でアルミニウムターゲットに加えた。上部チャンバマグネットには２３０Ａｍｐｓで電力供給し、下部チャンバマグネットには１８０Ａｍｐｓで電力供給した。図１で記載したように、マイクロ波エネルギは外部のソースから４ｋＷでチャンバに供給した。容量パルス化ＤＣバイアスを、−４０Ｖの最大の電圧及び３０．５ＭＨｚの周波数で、図１で示すように基板に容量結合した。堆積／エッチングを４０分維持し、アルミニウムがボイドなしで完全に基板のバイア／トレンチを充填した。
同様のプロセス条件を、基板のＲＦバイアス基板のＤＣバイアスでも使用した。基板のＲＦバイアスは、非均一なイオン加速度を提供し、バイア／トレンチに実質的なボイドを残した。ＤＣバイアスも、基板のエッジのまわりでボイドを防ぐ以外は効果がなかった。それは、ＤＣ電流は基板の中央に容易に提供されないからである。
前述の内容は本発明の好ましい実施形態に向けられるが、発明の他の及び更なる実施形態は、基本的範囲から逸脱することなく工夫され、本発明の範囲は、後続の請求項によって決定される。
【図１】
0004159615.tif 000002
【図２】
0004159615.tif 000003
【図３Ａ】
0004159615.tif 000004
【図３Ｂ】
0004159615.tif 000005
【図３Ｃ】
0004159615.tif 000006
【図３Ｄ】
0004159615.tif 000007
【図３Ｅ】
0004159615.tif 000008
【図３Ｆ】
0004159615.tif 000009
【図４】
0004159615.tif 000010