(57)【特許請求の範囲】
【請求項１】
光信号を受光して電気信号に変換する受光素子領域と、該受光素子領域によって変換された電気信号を信号処理するための回路素子領域とを同一基板上に形成した受光素子内蔵型半導体装置の製造方法であって、
該基板上の該受光素子領域上に、反射防止膜として窒化シリコン膜を形成する工程と、
該反射防止膜上に、後の工程にて発生するオーバーエッチングによる膜減り、プロセスダメージから該反射防止膜を保護する保護膜として多結晶シリコン膜を形成する工程と、
該保護膜上を含む全面にわたって少なくとも配線層間膜を形成する工程と、
該反射防止膜上の該保護膜をエッチングストッパ膜として該反射防止膜上の該配線層間膜をエッチング除去して、該受光素子領域の上方に開口部を形成する工程と、
酸化フッ化アンモニウムを含む溶液を用いて、該反射防止膜上の該保護膜をオーバーエッチングによるサイドエッチングにより完全にエッチング除去する工程とを包含することを特徴とする受光素子内蔵型半導体装置の製造方法。
【請求項２】
前記回路素子領域に、多結晶シリコン膜より形成される素子層が形成されており、
前記反射防止膜上の多結晶シリコン膜及び該回路素子領域の素子層となる多結晶シリコン膜が、同一の工程にて形成される、請求項１に記載の受光素子内蔵型半導体装置の製造方法。
【請求項３】
前記回路素子領域の素子層は、バイポーラトランジスタのエミッタまたはベースである、請求項２に記載の受光素子内蔵型半導体装置の製造方法。
【請求項４】
前記回路素子領域の素子層は、ＭＯＳトランジスタのゲートである、請求項２に記載の受光素子内蔵型半導体装置の製造方法。
【請求項５】
前記回路素子領域の素子層は、抵抗素子である、請求項２に記載の半導体装置の製造方法。
【請求項６】
前記反射防止膜上の多結晶シリコン膜は、ドライエッチング法及びウエットエッチング法を併用して除去される、請求項１〜５のいずれかに記載の受光素子内蔵型半導体装置の製造方法。
【請求項７】
前記反射防止膜上の多結晶シリコン膜には、高濃度の不純物が含まれる、請求項１〜６のいずれかに記載の受光素子内蔵型半導体装置の製造方法。
【請求項８】
前記反射防止膜上の多結晶シリコン膜に含まれる不純物はリンである、請求項７に記載の受光素子内蔵型半導体装置の製造方法。
【請求項９】
前記受光素子領域に設けられた多結晶シリコン膜によって、カソード電極が形成される、請求項１〜８のいずれかに記載の受光素子内蔵型半導体装置の製造方法。
【請求項１０】
前記反射防止膜上の多結晶シリコン膜と、前記カソード電極となる多結晶シリコン膜とは、分断されている、請求項９に記載の受光素子内蔵型半導体装置の製造方法。
【請求項１１】
請求項１〜１０のいずれかに記載の受光素子内蔵型半導体装置の製造方法によって製造される受光素子内蔵型半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、光信号を電気信号に変換する受光素子と、この受光素子によって変換された電気信号を信号処理するための回路素子とを同一基板上に形成した受光素子内蔵型半導体装置の製造方法及び受光素子内蔵型半導体装置に関する。
【０００２】
【従来の技術】
光信号を受光して電気信号に変換する受光素子と、この受光素子によって光信号から変換された電気信号を信号処理するための信号処理用の回路素子とを、同一の基板上に形成した受光素子内蔵型半導体装置がピックアップ等に用いられている。このような受光素子内蔵型半導体装置は、ＩＣプロセスを利用して同一チップ上に、受光素子であるフォトダイオードと信号処理に用いられるトランジスタ、抵抗、容量等の回路素子とを集積して形成される。
【０００３】
図５は、従来の受光素子内蔵型半導体装置１の構成例を示す断面図である。
【０００４】
この受光素子内蔵型半導体装置１は、受光素子であるフォトダイオードが形成されたフォトダイオード領域Ａと、周辺回路領域であるＮＰＮトランジスタ領域Ｂとが、それぞれ、共通のＰ型シリコン基板２上に形成された構造を有している。
【０００５】
フォトダイオード領域Ａは、Ｐ型シリコン基板２の表面上の全体にわたって形成されたＮ型エピタキシャル層３を有しており、本例では、このＮ型エピタキシャル層３とＰ型基板２とによって、ＰＮ接合面が形成されている。Ｎ型エピタキシャル層３上には、フォトダイオード領域Ａの所定の領域に、Ｎ型のカソード拡散領域４が形成されている。
【０００６】
トランジスタ領域Ｂは、Ｐ型シリコン基板２の表面上のコレクタ領域に、埋め込まれた状態に形成されたＮ＋埋込拡散層５を有しており、このＮ＋埋込拡散層５の両側には、フォトダイオード領域Ａとトランジスタ領域Ｂとを素子分離するためのＰ＋埋込拡散層６が、それぞれ形成されている。Ｎ＋埋込拡散層５及びＰ＋埋込拡散層６上には、それぞれＮ型エピタキシャル層３の表面から各拡散層に達する素子分離層７が形成されている。Ｎ＋埋込拡散層５上に設けられたＮ型エピタキシャル層３上の所定位置には、Ｐ型のベース領域８が形成されており、さらに、このベース領域８中の一部に、エミッタ領域９が形成されている。
【０００７】
上記各層を設けたフォトダイオード領域Ａ及びＮＰＮトランジスタ領域Ｂの表面上には、酸化シリコン膜１０が設けられている。この酸化シリコン膜１０は、フォトダイオード領域Ａでは、反射防止膜として機能し、ＮＰＮトランジスタ領域Ｂでは、絶縁膜として機能する。この酸化シリコン膜１０には、ＮＰＮトランジスタ領域ＢのＮ型エピタキシャル層３上及びエミッタ領域９上及びベース領域８上に開口部が形成されており、フォトダイオード領域ＡのＮ型カソード拡散領域４上にも開口部が形成されている。この各開口部のうち、ＮＰＮトランジスタ領域ＢのＮ型エピタキシャル層３上及びエミッタ領域９上及びフォトダイオード領域ＡのＮ型エピタキシャル層３上の開口部には、それぞれ、多結晶シリコン膜１１が埋め込まれた状態に配置されている。
【０００８】
フォトダイオード領域Ａ上の酸化シリコン膜１０上には、反射防止膜である窒化シリコン膜１２が設けられている。フォトダイオード領域Ａ上の酸化シリコン膜１０上または窒化シリコン膜１２上及びＮＰＮトランジスタ領域Ｂの酸化シリコン膜１０上には、全体にわたって酸化膜１３が設けられている。この酸化膜１３には、ＮＰＮトランジスタ領域ＢのＮ型エピタキシャル層３上及びエミッタ領域９上の多結晶シリコン膜１１に達する開口部がそれぞれ形成され、さらに、ベース領域８上の酸化シリコン膜１３には、酸化膜１３の表面から酸化シリコン膜１０を経てベース領域８に達する開口部が形成されている。各開口部には、それぞれ、メタル電極１４が形成されている。
【０００９】
各メタル電極１４が形成された酸化膜１３上には、メタル電極保護用の配線層間膜１５が形成され、この配線層間膜１５上には、カバー膜１６が形成されている。
【００１０】
【発明が解決しようとする課題】
フォトダイオードの性能を評価する場合、受光感度が重要な要素となり、受光感度は、その値が高く、且つ、ばらつきが小さいことが要求される。このような要求を満たすフォトダイオードを形成するためには、例えば、酸化膜と窒化膜との２層構造からなる反射防止膜を形成することが望ましい。
【００１１】
上記の図５に示す受光素子内蔵型半導体装置では、フォトダイオード領域Ａ及びＮＰＮトランジスタ領域Ｂの全面にわたって、酸化膜１３、配線層間膜１５、カバー膜１６が形成されている。しかし、これら酸化膜１３等を介してフォトダイオード領域の受光領域に形成された反射防止膜に光信号が入射されるよりも、直接、反射防止膜に光信号が入射される構成とした方が、受光感度を向上することができることから、反射防止膜上の酸化膜１３等の上層膜をエッチングにより除去することによって開口部を形成した受光素子内蔵型半導体装置が提案されている。
【００１２】
しかしながら、このような構成の受光素子内蔵型半導体装置では、その反射防止膜は、１００ｎｍ程度の極薄厚に形成され、反射防止膜の表面が上層膜を形成する工程中に露出した状態になっていると、その工程中のオーバーエッチングによって、膜減りが生じ、最悪の場合には、反射防止膜が消失するおそれもある。
【００１３】
また、この反射防止膜が極薄厚に形成されているために、上層形成工程中におけるプラズマ等のダメージが、シリコン層の内部にまで達し、大きな欠陥等が発生するおそれがある。このような大きな欠陥が発生すると、フォトダイオード領域Ａ内の分割部（図５において図示せず）に接合リークが発生するおそれがあり、また、受光素子のライフタイムが短縮されて受光感度が低下するおそれもあり、受光素子として好ましくない。
【００１４】
このような問題を解消するために、反射防止膜を形成した後は、上部の層間膜を残しておき、最終工程において、受光領域上のＩＣ保護膜を除去する際のドライエッチング工程を利用して、反射防止膜の上部に開口部を形成する方法が用いられている。
【００１５】
しかし、層間膜としては、通常、酸化膜あるいは窒化膜しか利用することができないため、層間膜を除去する工程で、反射防止膜の上層膜として形成されている薄膜の窒化膜と層間膜とで大きなエッチングの選択比をとることができない。このため、まず、ドライエッチングによりある程度の厚さの層間膜を除去した後、ウエットエッチングを行うことにより残存する酸化膜を除去する方法をとらなければならない。
【００１６】
しかし、この方法を用いた場合でも、ウエットエッチング時の横方向への広がりを抑えた非常に高度なエッチング制御技術を用いることが必要となり、層間膜を高精度に除去することは容易ではなく、エッチング残り等で反射防止膜の反射率のばらつきも大きくなるという問題がある。
【００１７】
本発明は、上記問題を解決するためになされたものであり、工程の大幅な増加、複雑なプロセスを必要とすることなく、反射防止膜のウエハ工程中のエッチング工程による膜減り、プロセスダメージを低減することができる受光素子内蔵型半導体装置の製造方法及び受光素子内蔵型半導体装置を提供することを目的とする。
【００１８】
【課題を解決するための手段】
上記課題を解決するため、本発明の受光素子内蔵型半導体装置の製造方法は、光信号を受光して電気信号に変換する受光素子領域と、該受光素子領域によって変換された電気信号を信号処理するための回路素子領域とを同一基板上に形成した受光素子内蔵型半導体装置の製造方法であって、該基板上の該受光素子領域上に、反射防止膜として窒化シリコン膜を形成する工程と、該反射防止膜上に、後の工程にて発生するオーバーエッチングによる膜減り、プロセスダメージから該反射防止膜を保護する保護膜として多結晶シリコン膜を形成する工程と、該保護膜上を含む全面にわたって少なくとも配線層間膜を形成する工程と、該反射防止膜上の該保護膜をエッチングストッパ膜として該反射防止膜上の該配線層間膜をエッチング除去して、該受光素子領域の上方に開口部を形成する工程と、 酸化フッ化アンモニウムを含む溶液を用いて、該反射防止膜上の該保護膜をオーバーエッチングによるサイドエッチングにより完全にエッチング除去する工程とを包含することを特徴とするものである。
【００２１】
上記本発明の受光素子内蔵型半導体装置の製造方法において、前記回路素子領域に、多結晶シリコン膜より形成される素子層が形成されており、前記反射防止膜上の多結晶シリコン膜及び該回路素子領域の素子層となる多結晶シリコン膜が、同一の工程にて形成されることが好ましい。
【００２２】
上記本発明の受光素子内蔵型半導体装置の製造方法において、前記回路素子領域の素子層は、バイポーラトランジスタのエミッタまたはベースであることが好ましい。
【００２３】
上記本発明の受光素子内蔵型半導体装置の製造方法において、前記回路素子領域の素子層は、ＭＯＳトランジスタのゲートであることが好ましい。
【００２４】
上記本発明の受光素子内蔵型半導体装置の製造方法において、前記回路素子領域の素子層は、抵抗素子であることが好ましい。
【００２６】
上記本発明の受光素子内蔵型半導体装置の製造方法において、前記反射防止膜上の多結晶シリコン膜は、ドライエッチング法及びウエットエッチング法を併用して除去されることが好ましい。
【００２８】
上記本発明の受光素子内蔵型半導体装置の製造方法において、前記反射防止膜上の多結晶シリコン膜には、高濃度の不純物が含まれることが好ましい。
【００２９】
上記本発明の受光素子内蔵型半導体装置の製造方法において、前記反射防止膜上の多結晶シリコン膜に含まれる不純物はリンであることが好ましい。
【００３１】
上記本発明の受光素子内蔵型半導体装置の製造方法において、前記受光素子領域に設けられた多結晶シリコン膜によって、カソード電極が形成されることが好ましい。
【００３２】
上記本発明の受光素子内蔵型半導体装置の製造方法において、前記反射防止膜上の多結晶シリコン膜と、前記カソード電極となる多結晶シリコン膜とは、分断されていることが好ましい。
【００３３】
また、本発明の受光素子内蔵型半導体装置は、上記本発明の受光素子内蔵型半導体装置の製造方法によって製造されるものである。
【００３４】
【発明の実施の形態】
以下、本発明の受光素子内蔵型半導体装置の製造方法について図面に基づいて詳細に説明する。
【００３５】
（実施の形態１）
図１（ａ）〜（ｃ）及び図２（ａ）〜（ｃ）及び図３（ａ）〜（ｃ）は、それぞれ、本発明の受光素子内蔵型半導体装置を製造する方法について工程毎に説明する概略断面図である。なお、各図面において、ＡはＮＰＮトランジスタ領域、Ｂはフォトダイオード領域をそれぞれ示している。
【００３６】
まず、図１（ａ）に示すように、基板として、５００Ωｃｍ程度の比抵抗を有するＰ型シリコン基板２を用い、このＰ型シリコン基板２の表面上に、ＮＰＮトランジスタ領域Ｂとなる所定位置に、Ｎ＋埋込拡散層５を形成し、続いて、このＮ＋埋込拡散層５の両側に、素子分離用のＰ＋埋込拡散層６を形成する。なお、Ｐ型シリコン基板２の表面上の他の領域には、このＰ＋埋込拡散層６を形成する工程と同一工程にて、基板電極用のＰ＋埋込拡散層（図示を省略する）が形成される。
【００３７】
次に、図１（ｂ）に示すように、Ｎ＋埋込拡散層５及びＰ＋埋込拡散層６が形成されたＰ型シリコン基板２の全面にわたって、約１Ωｃｍの比抵抗を有するＮ型エピタキシャル層３を２μｍの厚さに形成した後、フォトダイオード領域Ａにおける基板電極を作製する領域にＰ型ウエル拡散層１７を形成し、さらに、ＬＯＣＯＳ工程を行うことにより、Ｎ＋埋込拡散層５及びＰ＋埋込拡散層６上からＮ型エピタキシャル層３の表面から各拡散層に達する厚さ約１μｍの酸化膜を成長させて素子分離層７を形成する。
【００３８】
次に、図１（ｃ）に示すように、フォトダイオード領域Ａ及びＮＰＮトランジスタ領域Ｂの全面にわたって、約３０ｎｍの厚さの酸化シリコン膜１０を形成し、続いて、フォトダイオード領域Ａの所定の領域に、Ｎ型カソード領域４を形成する。このＮ型カソード領域４には、イオン注入法によって所定濃度のリンが注入される。また、図示はしていないが分割部領域には、イオン注入法を用いて、ボロンを導入する。続いて、この酸化シリコン膜１０上に、窒化シリコン膜１２を約５５ｎｍの膜厚に形成した後、フォトダイオード領域Ａ上の基板電極部上及びＮＰＮトランジスタ領域Ｂ上の窒化シリコン膜１２をエッチングにより除去する。なお、これら酸化シリコン膜１０及び窒化シリコン膜１２の各膜厚は、受光対象となる光の波長に応じて変更可能であることは当然である。
【００３９】
次に、図２（ａ）に示すように、ＮＰＮトランジスタ領域Ｂの所定の領域に、ボロンをイオン注入法によって導入してベース領域８を形成する。その後、さらに、ベース領域８内の一部の領域にエミッタ領域９を形成する。なお、Ｎ＋埋込拡散層５上のベース領域８となっていない領域がコレクタ領域となっている。
【００４０】
その後、ＮＰＮトランジスタ領域Ｂのエミッタ領域９上及びコレクタ領域上及びフォトダイオード領域ＡのＮ型カソード拡散領域４上に該当する部分の一部の酸化シリコン膜１０を除去して開口部を形成した後、基板の全面にわたって、多結晶シリコン層１１を約３００ｎｍの厚さに堆積させる。その後、窒化シリコン膜１２上及びコレクタ領域上の開口部及びエミッタ領域９上の開口部に堆積された多結晶シリコン膜１１以外の領域の多結晶シリコン膜１１を除去する。この結果、フォトダーオードの反射防止膜となる窒化シリコン膜１２が、多結晶シリコン膜１１によって、その全体がカバーされることになる。本実施の形態１では、この多結晶シリコン膜１１によって、窒化シリコン膜１２をカバーすると共に、カソード電極等として用いており、このような場合には、窒化シリコン膜１２上の多結晶シリコン層１１とカソード電極となる多結晶シリコン膜とは、予め、分断しておく。
【００４１】
次に、バイポーラトランジスタとなるＮＰＮトランジスタ領域Ｂのコレクタ領域上及びフォトダイオード領域Ａのカソード電極上に形成された多結晶シリコン膜１１に、イオン注入法を用いてリンを導入する。続いて、エミッタ領域上には、イオン注入法を用いてヒ素を導入する。なお、このとき、フォトダイオード領域Ａの窒化シリコン膜１２上に形成された多結晶シリコン膜１１にもリンを導入してもよい。この領域の多結晶シリコン膜１１にもリンを導入することにより、最終工程で窒化シリコン膜上の多結晶シリコン膜１１をエッチングにより除去するときに、そのエッチングレートが上がり、多結晶シリコン膜１１の除去が容易になる。
【００４２】
次に、図２（ｂ）に示すように、ＣＶＤ法を用いて全面にわたって、酸化膜１３を形成する。
【００４３】
次に、図２（ｃ）に示すように、ＮＰＮトランジスタ領域Ｂのコレクタ領域上及びエミッタ領域９上に形成された多結晶シリコン膜１１に達する開口部、及び、ベース領域９に達する開口部、及び、フォトダイオード領域Ａのカソード電極上に達する開口部を、それぞれ、酸化膜１３に形成し、各開口部に導体層からなるメタル電極１４を形成する。
【００４４】
次に、図３（ａ）に示すように、メタル電極１４が形成された酸化膜１３上の全体に配線層間膜１５を形成した後、図示しないスルーホール部を、この配線層間膜１５に形成し、図示しない第二のメタル電極を形成する。
【００４５】
次に、図３（ｂ）に示すように、配線層間膜１５上の全体にカバー膜１６を形成する。
【００４６】
次に、全体にわたって形成されたカバー膜１６及び配線層間膜１５のうち、反射防止膜上のカバー膜１６及び配線配線層１５を、ドライエッチングにより除去し、開口部を形成する。この場合、窒化シリコン膜１２上に設けられた多結晶シリコン膜１１と酸化膜１３及び配線層間膜１５及びカバー膜１６とのエッチングの選択比が、１０以上とすることができるため、多結晶シリコン膜１１は、エッチング工程におけるストッパ膜として、下層の窒化シリコン膜１２を充分に保護することが可能になる。
【００４７】
続いて、ウエットエッチング法によって、窒化シリコン膜１２上の多結晶シリコン膜１１を除去する。この場合、酸化フッ化アンモニウムを含む酸性溶液を用いれば、オーバーエッチングによるサイドエッチングを用いて多結晶シリコン膜１１を完全除去する場合でも、下層の反射防止膜である窒化シリコン膜１２の膜減りを、１ｎｍ程度に抑えることができる。なお、ドライエッチング法とウエットエッチング法とを組み合わせて多結晶シリコン膜１１を除去してもよい。
【００４８】
（実施の形態２）
図４（ａ）〜図４（ｃ）は、それぞれ、本実施の形態２の受光素子内蔵型半導体装置の製造方法を工程毎に説明する概略断面図である。なお、各図面において、Ａはフォトダイオード領域、ＢはＰｃｈ型のＭＯＳトランジスタ領域をそれぞれ示している。
【００４９】
まず、図４（ａ）に示すように、基板として、５００Ωｃｍ程度の比抵抗を有するＰ型シリコン基板２２を用い、このＰ型シリコン基板２２の表面上のＰｃｈ型ＭＯＳトランジスタ領域Ｂとなる所定位置に、Ｎ型ウエル拡散層２３を形成する。
【００５０】
次に、図４（ｂ）に示すように、ＬＯＣＯＳ工程を行うことにより、Ｎ型ウエル拡散層２３の両側に素子分離層２４を形成する。その後、全面にわたって、酸化膜２６を約３０ｎｍの厚さに形成し、フォトダイオード領域Ａに、Ｎ型の拡散層２５を形成する。このＮ型の拡散層２５は、フォトダイオード領域Ａのカソード領域となる。Ｎ型拡散層２５を形成した後、酸化シリコン膜２６上に、反射防止膜となる窒化シリコン膜２７を約５５ｎｍの厚さに形成する。
【００５１】
次に、図４（ｃ）に示すように、フォトダイオード領域Ａにおける受光部とな領域以外の領域の窒化シリコン膜２７を除去した後、ＭＯＳトランジスタ領域Ｂにゲート酸化膜（図示を省略する）を形成する。その後、ＭＯＳトランジスタ領域Ｂに、しきい値電圧Ｖｔｈを制御するためのチャネル用イオンを注入した後、全面にわたって、多結晶シリコン膜２８を、約３００ｎｍの厚さに形成する。そして、ＭＯＳトランジスタ領域Ｂにおけるゲート領域及び反射防止膜上以外の領域の多結晶シリコン膜２８を除去する。
【００５２】
続いて、ＭＯＳトランジスタ領域Ｂにおいて、所定の不純物を導入して、ソース領域２９及びドレイン領域３０を形成する。
【００５３】
以降の工程は、通常のＭＯＳプロセス工程を経てＭＯＳトランジスタ領域Ｂを形成し、続いて、実施の形態１に説明した方法と同様の方法を用いて、フォトダイオード領域Ａ上に形成された酸化膜をドライエッチングにより除去し、続いて、多結晶シリコン膜２８をウエットエッチング法により除去して、フォトダイオード領域Ａに受光部を開口する。
【００５４】
以上に説明したように、本発明の受光素子内臓型半導体装置の製造方法では、多結晶シリコン膜を反射防止膜となる窒化膜上に形成して、この多結晶シリコン膜をエッチングストッパとして用いている。この多結晶シリコン膜を反射防止膜上に設けることによって、上層に形成された酸化膜とのエッチングの選択比を大きくとることができるので、オーバーエッチングにより反射防止膜が消失するおそれがない。また、工程中の熱処理等でも界面の変質、屈折率の変化等の悪影響を与えることがなく、反射防止膜を工程中に発生するおそれがあるプロセスダメージから保護することが可能となる。さらに、酸化フッ化アンモニウムを含むウエットエッチングにより、反射防止膜である窒化膜にダメージを与えることなく、膜減りがほとんど生じることがなく、多結晶シリコン膜のみを除去することができる。その結果、受光感度が良好であり、かつ、各受光素子間で受光感度にばらつきが低減された受光素子を製造することができる。
【００５５】
この多結晶シリコン膜は、通常のＩＣプロセスで多用される材料であり、トランジスタ領域で用いられる多結晶シリコンと共通化して設けることができる。例えば、バイポーラプロセスに受光素子を内蔵する場合には、トランジスタのベース或いはエミッタの拡散源と電極に用いられる多結晶シリコンと共用することができる。また、ＭＯＳプロセスに受光素子を内蔵する場合には、ゲートに用いられる多結晶シリコンを利用することができる。さらには、ＢｉＣＭＯＳプロセスに受光素子を内蔵する場合には、前記どちらの多結晶シリコンを利用することが可能になる。
【００５６】
したがって、本発明の受光素子内蔵型半導体装置の製造方法は、工程数を増加させることがなく、また、複雑なプロセスを用いることもないので、歩留まりが高い。
【００５７】
なお、上記実施の形態１及び２では、反射防止膜をプロセスダメージから保護するために形成された多結晶シリコン膜を用いて、トランジスタ領域において電極を形成しているが、この多結晶シリコン膜を抵抗素子を形成するために利用してもよい。
【００５８】
【発明の効果】
本発明の受光素子内蔵型半導体装置の製造方法は、光信号を受光して電気信号に変換する受光素子領域と、該受光素子領域によって変換された電気信号を信号処理するための回路素子領域とを同一基板上に形成した受光素子内蔵型半導体装置の製造方法であって、該受光素子領域上に、反射防止膜を形成する工程と、該反射防止膜上に、後の工程にて発生するオーバーエッチングによる膜減り、プロセスダメージから該反射防止膜を保護する保護膜を形成する工程とを包含することを特徴とするものであり、反射防止膜のウエハ工程中でのオーバーエッチングによる膜減り、プロセスダメージを低減することができる。
【図面の簡単な説明】
【図１】（ａ）〜（ｃ）は、それぞれ、実施の形態１の受光素子内蔵型半導体装置を製造する方法について工程毎に説明する概略断面図である。
【図２】（ａ）〜（ｃ）は、それぞれ、その受光素子内蔵型半導体装置を製造する方法について工程毎に説明する概略断面図である。
【図３】（ａ）〜（ｃ）は、それぞれ、その受光素子内蔵型半導体装置を製造する方法について工程毎に説明する概略断面図である。
【図４】（ａ）〜（ｃ）は、それぞれ、実施の形態２の受光素子内蔵型半導体装置を製造する方法について工程毎に説明する概略断面図である。
【図５】従来の受光素子内蔵型半導体装置の構成例を示す断面図である。
【符号の説明】
１  受光素子内蔵型半導体装置
２  Ｐ型シリコン基板
３  Ｎ型エピタキシャル層
４  Ｎ型カソード領域
５  Ｎ型埋込拡散層
６  Ｐ型埋込拡散層
７  素子分離層
８  ベース領域
９  エミッタ領域
１０  酸化シリコン層
１１  多結晶シリコン膜
１２  窒化シリコン膜
１３  酸化膜
１４  メタル電極
１５  配線層間膜
１６  カバー膜
【図１】
0004107855.tif 000002
【図２】
0004107855.tif 000003
【図３】
0004107855.tif 000004
【図４】
0004107855.tif 000005
【図５】
0004107855.tif 000006