(57)【特許請求の範囲】
【請求項１】
半導体基体に、多段階の陽極化成によって、互いに多孔率が異なる２層以上の層からなり、内部もしくは上記半導体基体との界面に、他の層と比較して多孔率の高い高多孔率層を含む多孔質層を形成する工程と、
上記多孔質層の表面に半導体薄膜を成長させる工程と、
表面に複数の吸引口が形成されて吸着面とされた真空吸着装置の該吸着面を、上記半導体基体の裏面に密着させ、上記吸引口を通じて排気することにより、所定の吸着力をもって上記半導体基体の裏面を真空吸着する工程と、
上記半導体薄膜及び上記真空吸着装置に外力を加えて、上記半導体薄膜を上記多孔質半導体層の上記高多孔率層において上記半導体基体から分離する分離工程とを有する
薄膜半導体の製造方法。
【請求項２】
上記多段階の陽極化成のうち最後の陽極化成において、電流密度を９０ｍＡ／ｃｍ２以上とすることによって、その前の陽極酸化により形成された比較的多孔率の低い多孔率層の内部に、上記高多孔率層を形成する請求項１に記載の薄膜半導体の製造方法。
【請求項３】
上記多段階の陽極化成のうち最後の陽極化成において、間欠通電を行うことによって、その前の陽極酸化により形成された比較的多孔率の低い多孔率層と、上記半導体基体との界面に、上記高多孔率層を形成する請求項１に記載の薄膜半導体の製造方法。
【請求項４】
上記半導体薄膜の分離強度が、上記吸着力に比し小に選定された請求項１に記載の薄膜半導体の製造方法。
【請求項５】
上記半導体薄膜の分離強度を、１ｋｇ／ｃｍ２以下に選定した請求項１に記載の薄膜半導体の製造方法。
【請求項６】
上記半導体薄膜の上記半導体基体からの分離工程において、
上記半導体基体裏面に第１の真空吸着装置の吸着面を密着させて第１の吸着力をもって真空吸着し、上記半導体薄膜側に第２の真空吸着装置の吸着面を密着させて第２の吸着力をもって真空吸着し、上記半導体薄膜を上記多孔質半導体層の上記高多孔率層において上記半導体基体から分離する分離工程とを有する請求項１に記載の薄膜半導体の製造方法。
【請求項７】
上記半導体薄膜の分離強度が、上記第１の吸着力と、上記第２の吸着力の和に比し小に選定された請求項６に記載の薄膜半導体の製造方法。
【請求項８】
上記半導体薄膜の分離強度を、２ｋｇ／ｃｍ２以下に選定した請求項６に記載の薄膜半導体の製造方法。
【請求項９】
半導体基体に、多段階の陽極化成によって、互いに多孔率が異なる２層以上の層からなり、内部もしくは上記半導体基体との界面に、他の層と比較して多孔率の高い高多孔率層を含む多孔質層を形成する工程と、
上記多孔質層の表面に半導体薄膜を成長させる工程と、
上記半導体薄膜に半導体素子を形成する工程と、
表面に複数の吸引口が形成されて吸着面とされた真空吸着装置の該吸着面を、上記半導体基体の裏面に密着させ、上記吸引口を通じて排気することにより、所定の吸着力をもって上記半導体基体の裏面を真空吸着する工程と、
上記半導体薄膜及び上記真空吸着装置に外力を加えて、上記半導体薄膜を上記多孔質半導体層の上記高多孔率層において上記半導体基体から分離して半導体装置を得る分離工程とを有する
半導体装置の製造方法。
【請求項１０】
上記多段階の陽極化成のうち最後の陽極化成において、電流密度を９０ｍＡ／ｃｍ２以上とすることによって、その前の陽極酸化により形成された比較的多孔率の低い多孔率層の内部に上記高多孔率層を形成する請求項９に記載の半導体装置の製造方法。
【請求項１１】
上記多段階の陽極化成のうち最後の陽極化成において、間欠通電を行うことによって、その前の陽極酸化により形成された比較的多孔率の低い多孔率層と、上記半導体基体との界面に上記高多孔率層を形成する請求項９に記載の半導体装置の製造方法。
【請求項１２】
上記半導体薄膜の分離強度が、上記吸着力に比し小に選定された請求項９に記載の半導体装置の製造方法。
【請求項１３】
上記半導体薄膜の分離強度を、１ｋｇ／ｃｍ２以下に選定した請求項９に記載の半導体装置の製造方法。
【請求項１４】
上記半導体薄膜の上記半導体基体からの分離工程において、
上記半導体基体裏面に第１の真空吸着装置の吸着面を密着させて第１の吸着力をもって真空吸着し、上記半導体薄膜側に第２の真空吸着装置の吸着面を密着させて第２の吸着力をもって真空吸着し、上記半導体薄膜を上記多孔質半導体層の上記高多孔率層において上記半導体基体から分離する分離工程とを有する請求項９に記載の半導体装置の製造方法。
【請求項１５】
上記半導体薄膜の分離強度が、上記第１の吸着力と、上記第２の吸着力の和に比し小に選定された請求項１４に記載の半導体装置の製造方法。
【請求項１６】
上記半導体薄膜の分離強度が、２ｋｇ／ｃｍ２以下に選定された請求項１４に記載の半導体装置の製造方法。
【請求項１７】
上記半導体薄膜の分離前に、真空中処理を含む工程を有し、上記半導体薄膜の分離強度を１ｋｇ／ｃｍ２〜２ｋｇ／ｃｍ２とした請求項９に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、薄膜半導体および半導体装置の製造方法、例えば太陽電池、半導体集積回路等の各種半導体装置を得るための薄膜半導体、あるいはこれら半導体装置の製造方法に関わる。
【０００２】
【従来の技術】
すぐれた特性の太陽電池や、半導体集積回路を構成することのできる薄膜半導体としては結晶性にすぐれた薄膜半導体を形成することが望まれる。
【０００３】
従来の太陽電池例えば薄型多結晶Ｓｉ太陽電池を得る方法としては、プラズマなどを用いた金属級Ｓｉからの精製技術によりＳｉを高純度化し、キャスト法でインゴットを作製し、マルチワイヤー等の高速スライス技術によってウエハーすなわち薄型多結晶Ｓｉを得て、これに太陽電池を形成する方法の提案がなされている。ところが、このような金属級Ｓｉからのボロンやリンの除去処理や、キャスト法による良質な結晶のインゴットの作製とウエハーの大面積化、マルチワイヤー等の高速スライス技術は、極めて高度な技術を要することから、未だ充分に安価で良質な薄型多結晶Ｓｉを製造することができていない。また、このようにして作製する薄型多結晶Ｓｉの厚さは、約２００μｍ程度であって薄膜構成によるものではない。
【０００４】
一方、ＣＶＤ（化学的気相成長）法により樹脂基体面にアモルファスＳｉによる薄膜半導体を成膜することの提案もなされているが、このアモルファス薄膜半導体によって太陽電池等を構成する場合、その光−電気変換効率が、多結晶Ｓｉや、単結晶Ｓｉに比し低いという問題がある。
【０００５】
【発明が解決しようとする課題】
本発明においては、結晶性にすぐれた薄膜半導体を量産的に、低コストをもって作製することができ、変換効率にすぐれた太陽電池、あるいは特性にすぐれた集積回路等の半導体装置を、低コストをもって製造することのできる薄膜半導体および半導体装置の製造方法を提供するものである。
【０００６】
【課題を解決するための手段】
本発明による薄膜半導体の製造方法においては、半導体基体に、多段階の陽極化成によって、互いに多孔率が異なる２層以上の層からなり、内部もしくは上記半導体基体との界面に、他の層と比較して多孔率の高い高多孔率層を含む多孔質層を形成する工程と、その多孔質層の表面に半導体薄膜を成長させる工程とを経て後、表面に複数の吸引口が形成されて吸着面とされた真空吸着装置の該吸着面を、上記半導体基体裏面に密着させ、上記吸引口を通じて排気することにより、所定の吸着力をもって上記半導体基体の裏面を真空吸着する工程と、上記半導体薄膜及び上記真空吸着装置に外力を加えて、上記半導体薄膜を上記多孔質層の上記高多孔率層において半導体基体から分離して、目的とする薄膜半導体を得る。
【０００７】
また、本発明による半導体装置の製造方法においては、半導体基体に、多段階の陽極化成によって、互いに多孔率が異なる２層以上の層からなり、内部もしくは上記半導体基体との界面に、他の層と比較して多孔率の高い高多孔率層を含む多孔質層を形成する工程と、その多孔質層の表面に半導体薄膜を成長させる工程と、この半導体薄膜に半導体素子を形成する工程とを経て後、もしくはこの半導体素子の形成前に、表面に複数の吸引口が形成されて吸着面とされた真空吸着装置の該吸着面を、上記半導体基体裏面に密着させ、上記吸引口を通じて排気することにより、所定の吸着力をもって上記半導体基体の裏面を真空吸着し、上記半導体薄膜及び上記真空吸着装置に外力を加えて、上記半導体薄膜を上記多孔質半導体層の上記高多孔率層において上記半導体基体から分離して半導体装置を製造する。
【０００８】
上述したように、本発明製造方法おいては、半導体基体表面自体を陽極化成によって変化させて多孔質層を形成し、これの上に半導体薄膜を成長するものであるが、この半導体薄膜は、エピタキシャル成長によって結晶性にすぐれた半導体薄膜として、また必要充分に小なる厚さに成膜できることから、この半導体薄膜を、多孔質層において、あるいは多孔質層の界面において破断することによって半導体基体から剥離して得た目的とする薄膜半導体あるいは半導体装置は、すぐれた特性を有し、かつ任意の充分薄い厚さに形成できる。
【０００９】
また、本発明方法によれば、真空吸着によって、すなわちその分離のための剥離力を、広面積に渡って、例えば全面的に保持することができるので、半導体薄膜と半導体基体との剥離（分離）において、この剥離のための外力を、広面積例えば全面的に与えることができることから、例えば機械的クランプ機構等の機械的挟持等によるクランプによって引き剥がす場合等に比し、あるいは接着剤によって他の基板に接着して引き剥がす場合に比し、破損ないしは汚損を回避できる。また、この半導体薄膜の、半導体基体からの分離強度すなわち分離に要する強度は、多孔質層の多孔率を選定することによって高い自由度をもって選定できるので、上述した真空吸着による保持によってその半導体薄膜の分離を行うに最適な分離強度に選定できるものである。したがって、この分離を良好に行うことができて、この分離に伴う破損事故を回避でき、破損に伴う歩留りの低下を回避できるものである。
【００１０】
また、上述の本発明方法によれば、半導体薄膜を分離して後に残された半導体基体に対して再び多孔質層の形成、および半導体薄膜の形成を行って、繰り返し薄膜半導体もしくは半導体装置の製造を行うことができるので、廉価に目的とする薄膜半導体もしくは半導体装置の製造を行うことができる。
【００１１】
【発明の実施の形態】
本発明の実施の形態を説明する。
本発明においては、半導体基体表面を陽極化成によって変化させて、互いに多孔率（ポロシティ）が異なる２層以上の層からなる多孔質層を形成する。そして、この多孔質層の表面に半導体薄膜を例えばエピタキシャル成長によって形成する。その後この半導体薄膜を多孔質層を介して、半導体基体から剥離して目的とする薄膜半導体を製造する。
【００１２】
この半導体基体表面に対する陽極化成は、例えば１９５８年にD.R.Turnerが示した例を挙げると、弗酸水溶液中に、Ｓｉウエハーを陽極とし、その対電極としてＰｔを配置してそれらの電極間に電圧を印加することにより、Ｓｉウエハーの表面から多孔質化が生じることの技術を適用できるものであり、このようにして陽極化成されたＳｉを、多孔質（ポーラス）Ｓｉという。そして、Ｓｉ以外の半導体、例えばＳｉＧｅ，ＧａＡｓ，ＧａＰ基板についても陽極化成によって多孔質層を形成できることが見出された。本明細書においては、これら半導体に対して陽極化成によって形成した層を多孔質半導体層という。
【００１３】
本発明においては、半導体基体に、多段階の陽極化成によって内部もしくは半導体基体との界面に強度が低下された層を有する多孔質半導体層を形成し、その表面に半導体薄膜を成長させる。そして、半導体基体の裏面を第１の吸着力をもって真空吸着して半導体薄膜を上記多孔質半導体層の上記強度が低下された層において半導体基体から分離して、分離された半導体薄膜よりなる薄膜半導体を形成する。
【００１４】
この場合、一般に真空吸着は、１ｋｇ／ｃｍ2 程度であることから、この半導体薄膜の多孔質層における分離強度すなわち分離に必要な強度は、１ｋｇ／ｃｍ2 以下に選定して置くことができる。
【００１５】
あるいは、本発明においては、上記半導体薄膜の上記半導体基体からの分離工程において、半導体基体裏面を上述の第１の吸着力をもって真空吸着し、これとは反対側の半導体薄膜側を第２の吸着力をもって真空吸着して半導体薄膜を多孔質半導体層の上記強度が低下された層において半導体基体から分離して、分離された半導体薄膜よりなる薄膜半導体を形成する。
【００１６】
このように、両側に第１および第２の真空吸着による保持を行ってその分離を行う場合、上記半導体薄膜の多孔質半導体層における分離強度は、第１および第２の吸着力の和、すなわち上述したように、一般に真空吸着は、１ｋｇ／ｃｍ2 程度であることから、その分離強度は２ｋｇ／ｃｍ2 以下に選定して置くことができる。
【００１７】
しかしながら、例えば半導体装置を製造する場合において、例えば半導体薄膜に、半導体素子を形成する工程とか、各種材料の成膜を行う工程等においてその多孔質層が形成された半導体基体を真空、すなわち負圧とされた空間に配置される工程を伴うことがある。この場合、その空間は、通常、１ｋｇ／ｃｍ2 程度の負圧が与えられることによって、上述した分離強度を、１ｋｇ／ｃｍ2 以下とする場合、その製造工程中において、半導体薄膜が分離がなされてしまうおそれが生じる。そこで、本発明において、このような工程を伴う場合においては、上述の分離強度を、１ｋｇ／ｃｍ2 以上に選定し、かつ上述の第１および第２の吸着によって分離可能の２ｋｇ／ｃｍ2 以下に選定する。
【００１８】
また、上述した半導体薄膜の各分離強度、すなわち多孔質層の所定部における破壊強度は、半導体薄膜の分離を行う時点での分離強度であり、多孔質層の生成後において、半導体薄膜の成膜工程、そのほかの工程での加熱過程等によって、その強度が変化する場合いおいては、予めこの変化を勘案した分離強度を多孔質層の生成条件の選定によってなされる。
【００１９】
上述した半導体基体表面の多孔質化の陽極化成は、公知の方法、例えば伊藤らによる表面技術Ｖｏｌ．４６，Ｎｏ．５，ｐｐ．８〜１３，１９９５〔多孔質Ｓｉの陽極化成〕に示された方法によることができる。すなわち、例えば図１にその概略構成図を示す２重セル法で行うことができる。この方法は、第１および第２の槽１Ａおよび１Ｂを有する２槽構造の電解溶液槽１が用いられる。そして、両槽１Ａおよび１Ｂ間に多孔質層を形成すべき半導体基体１１を配置し、両槽１Ａおよび１Ｂ内に、直流電源２が接続された対の白金電極３Ａおよび３Ｂの各一方が配置される。電解溶液槽１の第１および第２の槽１Ａおよび１Ｂ内には、それぞれ例えばフッ化水素ＨＦとエタノールＣ2 Ｈ5 ＯＨとを含有する電解溶液４、あるいはフッ化水素ＨＦとメタノールＣＨ3 ＯＨとを含有する電解溶液４が収容され、第１および第２の槽１Ａおよび１Ｂにおいて電解溶液４に半導体基体１１の両面が接触するように配置され、かつ両電極３Ａおよび３Ｂが電解溶液４に浸漬配置される。そして、半導体基体１１の多孔質層を形成すべき表面側の槽１Ａ内の電解溶液４に浸漬されている電極３Ａ側を負極側として、直流電源２が接続されて両電極３Ａおよび３Ｂ間に通電がなされる。このようにすると、半導体基体１１側を陽極側、電極３Ａを陰極側とする給電がなされ、これにより、半導体基体１１の電極３Ａ側に対向する表面が侵蝕されて多孔質化する。
【００２０】
この２槽セル法によるときは、オーミック電極を半導体基体に被着形成することが不要となり、このオーミック電極から不純物が半導体基体に導入することが回避される。
【００２１】
そして、この陽極化成における条件の選定により、形成される多孔質層の形態を変化させることができる。この多孔質層の形態の代表的な例としては、次の第１および第２の形態を挙げることができる。
すなわち、第１の形態は、多孔質層のその表面に面して多孔率が低い層を形成し、この多孔質層の半導体基体との界面側、すなわち多孔質層と半導体基体の陽極化成による多孔質化がされない部分側の界面側に多孔率が高い層が形成される形態である。
また、第２の形態は、多孔率が低い表面層と、これの下側に形成された中間多孔率層と、この中間多孔率層内もしくはこの中間多孔率層の半導体基体との界面側、すなわち多孔質層と半導体基体の陽極化成による多孔質化がされない部分側の界面側に中間多孔率層より高い多孔率を有する高多孔率層とが形成された形態である。
【００２２】
これらの陽極化成は、少くとも電流密度を異にする２段階以上とする。すなわち、少くとも半導体基体表面を低電流密度で陽極化成する工程と、その後、高電流密度で陽極化成する工程とを採る。
【００２３】
例えば陽極化成において、半導体基体表面を低電流密度で陽極化成する工程と、更にこの低電流密度よりも少し高い中間低電流密度で陽極化成する工程と、更にこれより高電流密度で陽極化成する工程とを採ることができる。
【００２４】
また、陽極化成における高電流密度での陽極化成を、高電流密度の通電を間欠的に行うようにすることができる。
【００２５】
また、多孔質層を形成する陽極化成における、中間低電流密度での陽極化成において、その電流密度を漸次大きくすることができる。
【００２６】
また、陽極化成工程において、電流密度を変更するに際して、電解溶液の組成も変更することができる。
【００２７】
低電流密度の第１陽極化成は、例えば０．０１〜０．０２Ωｃｍのｐ型シリコン単結晶基体を用い、ＨＦ（４９％溶液）：Ｃ2 Ｈ5 ＯＨ（９５％溶液）＝１：１（体積比）（以下ＨＦと、Ｃ2 Ｈ5 ＯＨの比はそれぞれ４９％溶液と９５％溶液における体積比を示す。）のとき、０．５〜１０ｍＡ／ｃｍ2 程度の低電流密度で数分間から数十分間行う。また、高電流密度の第２陽極化成は、例えば４０〜３００ｍＡ／ｃｍ2 程度の電流密度で、１〜１０秒間、好ましくは３秒間前後の時間で行う。
【００２８】
上述した第１および第２の２段階の陽極化成では、多孔質層内部の高多孔質層で発生する歪みがかなり大きくなるため、多孔質層の表面までこの歪みの影響が及び、この場合、前述したように、亀裂の発生や、これの上に形成するエピタキシャル半導体膜に結晶欠陥を発生させるおそれが生じる。そこで、多孔質層において、低多孔率の表面層と高多孔率層との間に、これらによって発生する歪みを緩和するバッファー層として、表面層よりは多孔率が高く、かつ高多孔率層に比しては多孔率が低い中間多孔率層を形成することができる。具体的には、最初に低電流密度の第１陽極化成を行い、次いで第１陽極化成よりもやや高い電流密度の第２陽極化成を行って、その後それらよりもかなり高い電流密度で第３陽極化成を行う。第１陽極化成の条件は、特に制限されないが、例えば０．０１〜０．０２Ωｃｍのｐ型シリコン単結晶基体を用い、電解溶液としてＨＦ：Ｃ2 Ｈ5 ＯＨ＝１：１を用いるとき、０．５〜３ｍＡ／ｃｍ2 未満程度、第２陽極化成の電流密度は例えば３〜２０ｍＡ／ｃｍ2 程度、第３陽極化成の電流密度は、例えば４０〜３００ｍＡ／ｃｍ2 程度で行うことが好ましい。例えば１ｍＡ／ｃｍ2 の電流密度で陽極化成を行うと、多孔率は約１６％程度、７ｍＡ／ｃｍ2 の電流密度で陽極化成を行うと、多孔率は約２６％、２００ｍＡ／ｃｍ2 の電流密度で陽極化成を行うと、多孔率は約４０〜７０％程度になる。このような陽極化成を行った多孔質層上にエピタキシャル成長を行うと、結晶性のよいエピタキシャル半導体膜が成膜できる。
【００２９】
また、上述したように電流密度を３段階とする陽極化成を行う場合、第１陽極化成で形成される多孔率が低い表面層はそのまま低い多孔率を保ち、第２陽極化成で形成される多孔率がやや高い中間多孔率層、すなわちバッファー層は、表面層より内側、すなわち半導体基体との界面側に形成されて、多孔質層は表面層と中間多孔率層との２層構造となる。また、上述の第３陽極化成で形成される多孔率の高い高多孔率層は、原理は不明であるが、その電流密度を９０ｍＡ／ｃｍ2 程度以上とすると、第２陽極化成で形成した中間多孔率層内にすなわち中間多孔質層の厚さ方向の中間部に形成される。
【００３０】
また中間多孔率層の形成において、この中間多孔率層を形成する陽極酸化を多段階もしくは漸次例えば通電電流密度を変化する条件下で行うことによって、低多孔率表面層と、高多孔率層との間に階段的にもしくは傾斜的にその多孔率を、表面層から高多孔率層側に向かって高めた中間多孔率層を形成する。このようにすれば、表面層と高多孔率層との間の歪みは、より緩和（バッファ）されて、さらに確実に結晶性のよい半導体薄膜をエピタキシャル成長することができる。
【００３１】
ところで、分離面は、最後に行う高多孔率層の剥離層（分離層）とその直前に行う多孔率の小さいバッファ層との界面で格子定数の違いによる歪みが大きくかかることによって形成されるが、この最後の陽極化成を行うときに工夫をすると、分離面がより分離しやすくなる。それは、最後の高電流密度の陽極化成で、例えば時間を３秒間一定に通電するのではなく、１秒間の通電の後陽極化成を停止し、所要時間経過後、例えば１分程度放置した後、同じまたは異なる高電流密度でまた１分間通電してその後陽極化成を停止し、また所要時間経過後、例えば１分程度放置した後、再度同じまたは異なる高電流密度で１秒間通電して陽極化成を停止するという間欠的に通電する方法である。この方法を使用して適当な陽極化成条件を選ぶと、多孔質層による剥離層が半導体基体との界面に、すなわち多孔質層の最下面に形成される。すなわちこの場合、分離面は上記のような中間多孔質層すなわちバッファ層の内部ではなく、多孔質層の半導体基板との界面側となる。分離後の半導体層に残された多孔質層は、例えば電解研磨によって除去される。
【００３２】
このように、バッファ層、すなわち中間多孔率層が、高多孔率層の表面層側にのみ形成されるようにするときは、多孔質層における歪みが生じる高多孔質層と表面とが最大限に離間することになって中間多孔率層によるバッファ効果が最大限に発揮されることになり、良好な結晶性を有する半導体薄膜を形成することができる。また、このように中間多孔質層が表面側にのみ形成するときは、で多孔質層の全体の厚さを小さくすることができ、この多孔質層を形成するための半導体基体の消費厚さを減らすことができて、この半導体基体の繰り返し使用回数を大とすることができる。
【００３３】
このように、陽極化成条件の選定により、分離面においては、歪が大きく掛かるようにし、しかもこの歪みの影響が半導体薄膜のエピタキシャル成長面に与えられないようにすることができる。
【００３４】
また、多孔質層上に、結晶性良く半導体のエピタキシャル成長を行うには、多孔質層の表面層の結晶成長の種となる微細孔を小さくすることが望まれる。このように表面層の微細孔を小さくする手段の一つとしては、陽極化成にあたって電解液中のＨＦ濃度を濃くする方法がある。すなわち、この場合、まず表面層を形成する低電流陽極化成では、ＨＦ濃度の濃い電解溶液を使用する。次にバッファ層となる中間多孔率層を形成し、その後、電解溶液のＨＦ濃度を下げてから、最後に高電流密度の陽極化成を行う。このようにすることによって、表面層の微細孔の微細化をはかることができることによって、これの上により結晶性の良いエピタキシャル半導体薄膜を形成することができるものであり、しかも高多孔率層においては、多孔率を必要充分に高くできるので、エピタキシャル半導体膜の剥離は良好に行うことができる。
【００３５】
この多孔質層の陽極化成における電解溶液の変更は、例えば表面層の形成においては、電解溶液として、例えばＨＦ：Ｃ2 Ｈ5 ＯＨ＝２：１による電解溶液を使用した陽極化成を行い、バッファ層としての中間多孔率層の形成においては、やや薄いＨＦ濃度の電解溶液、例えばＨＦ：Ｃ2 Ｈ5 ＯＨ＝１：１による電解溶液を使用した陽極化成を行い、さらに高多孔率層を形成においては、電解溶液は、さらにＨＦ濃度を薄くして、例えばＨＦ：Ｃ2 Ｈ5 ＯＨ＝１：１〜１：２の電解溶液を用いた高電流密度の陽極化成を行う。
【００３６】
なお、上述した多孔質層の形成において、表面層の形成から中間多孔率層の形成にかけて、電流密度を変化させるとき、一旦陽極化成を停止してから、次の陽極化成を行う通電を開始する手順によることもできるし、一旦陽極化成を停止することなくすなわち通電を停止することなく、連続して電流密度を変化させて行うこともできる。
【００３７】
また、陽極化成を行う際に、光を遮断した暗所で行うことにより多孔質層の表面の凹凸を小とし、これの上にエピタキシャル成長させる半導体薄膜の結晶性を上げることができる。
【００３８】
以上の工程により、表面（片面または両面）に多孔質層が形成された半導体基板を得ることができる。なお、多孔質層全体の膜厚は、特に制限されないが、１〜５０μｍ、好適には３〜１５μｍ、通常８μｍ程度の厚さとすることができる。多孔質層全体の厚さは、半導体基板をできる限り繰り返し使用できるようにするためにできるだけ薄くすることが好ましい。
【００３９】
また、多孔質層上に、半導体をエピタキシャル成長するに先立って、多孔質層をのアニールを行うことが好ましい。このアニールは、水素ガス雰囲気中での熱処理、すなわち水素アニールを挙げることができる。この水素アニールを行うときは、多孔質層の表面に形成された自然酸化膜の完全な除去、および多孔質層中の酸素原子を極力除去することができ、多孔質層の表面が滑らかになり、良好な結晶性を有するエピタキシャル半導体膜を形成することができる。同時にこの前処理によって、高多孔率層と中間多孔率層との界面の強度を一層弱めることができて、エピタキシャル半導体膜の基板からの分離をより容易に行うことができる。この場合の水素アニールは、例えば９５０℃〜１１５０℃程度の温度範囲で行う。
【００４０】
また、水素アニールの前に、多孔質層を低温酸化させると、多孔質層の内部は酸化されるので、水素ガス雰囲気中での熱アニールを施しても多孔質層には大きな構造変化が生じない。つまり、多孔質層の表面への剥離層からの歪みが伝わりにくくなり、良質な結晶性のエピタキシャル半導体膜を成膜することができる。この場合の低温酸化は、例えばドライ酸化雰囲気中で４００℃で１時間程度で行うことができる。
【００４１】
そして、上述したように多孔質層表面に半導体のエピタキシャル成長を行う。この半導体のエピタキシャル成長は、単結晶半導体基板の表面に形成された多孔質層は、多孔質ながら結晶性を保っていることから、この多孔質層上へのエピタキシャル成長は可能である。この多孔質層表面へのエピタキシャル成長は、例えばＣＶＤ法により、例えば７００℃〜１１００℃の温度で行うことができる。
【００４２】
また、上述した水素アニール、および半導体のエピタキシャル成長のいずれにおいても、半導体基体を所定の基体温度に加熱する方法としては、いわゆるサセプタ加熱方式によることもできるし、半導体基体自体に直接電流を流して加熱する通電加熱方式等を採ることができる。
【００４３】
多孔質層上にエピタキシャル成長する半導体薄膜は、単層半導体膜とすることも複数の半導体層の積層による複層半導体薄膜とすることができる。また、この半導体薄膜は半導体基体と同じ物質でもよいし、異なる物質でもよい。例えば、単結晶Ｓｉ半導体基体を用い、その表面に形成した多孔質層にＳｉ、あるいはＧａＡｓ等の化合物半導体、またはＳｉ化合物、例えばＳｉ1-y Ｇｅy をエピタキシャル成長するとか、これらを適宜組み合わせ積層する等、種々の半導体薄膜を成長させることができる。
【００４４】
一方、化合物半導体による薄膜半導体を形成する場合においては、半導体基体として化合物半導体基体を用いることができ、この場合においてもこれに陽極化成を行えば、同様に表面に多孔質層を有する半導体基体を構成することができる。そして、その多孔質層上に化合物半導体をエピタキシャル成長させれば、例えばＳｉ半導体基体上に化合物半導体をエピタキシャル成長させる場合よりも格子不整合を小さくすることができることから良好な結晶性をもつ化合物半導体薄膜を形成でき、結晶性にすぐれた化合物半導体による薄膜半導体を得ることができる。
【００４５】
また、多孔質層に成膜する半導体薄膜には、そのエピタキシャル成長に際してｎ型もしくはｐ型の不純物を導入することができる。あるいは、エピタキシャル半導体薄膜の成膜後に、イオン注入、拡散等によって不純物の導入を全面もしくは選択的に行うこともできる。この場合、その使用目的に応じて、導電型、不純物の濃度、種類の選択がなされる。
【００４６】
また、半導体薄膜の厚さも、薄膜半導体の用途に応じて適宜選択することができる。例えば、半導体集積回路を薄膜半導体に形成する場合、半導体素子の動作層は数μｍ程度の厚さであるので、例えば５μｍ程度の厚さに形成することができる。
【００４７】
単結晶シリコン半導体薄膜による薄膜半導体により太陽電池を構成する場合は、半導体薄膜としては、例えば多孔質層側から順に、例えばｐ型の高不純物濃度のｐ+ 半導体層、ｐ型の低不純物濃度のｐ- 半導体層、およびｎ型の高不純物濃度のｎ+ 半導体層の順にエピタキシャル成長させた複層半導体薄膜とすることができる。これらの層の不純物濃度、膜厚は特に制限されないが、例えばｐ+ 型半導体層は、膜厚が０〜１μｍの範囲、典型的には０．５μｍ程度、ボロンＢの濃度が１０18〜１０20atoms/cm3 の範囲、典型的には約１０19atoms/cm3 程度、ｐ型半導体層は、膜厚が１〜３０μｍの範囲、典型的には５μｍ程度、ボロン濃度が１０14〜１０17atoms/cm3 の範囲、典型的には約１０16atoms/cm3 程度、ｎ+ 型半導体層は、膜厚が０．１〜１μｍの範囲、典型的には０．５μｍ程度、リンＰまたは砒素Ａｓの濃度が１０18〜１０20atoms/cm3 の範囲、典型的には約１０19atoms/cm3 程度とすることが好ましい。
【００４８】
また、半導体薄膜を、多孔質層側からｐ+ 型Ｓｉ層、ｐ型Ｓｉ1-x Ｇｅx グレーディッド層、アンドープのＳｉ1-y Ｇｅy 層、ｎ型Ｓｉ1-x Ｇｅx グレーディッド層、およびｎ+ 型シリコン層の順にエピタキシャル成長させた半導体膜とし、これによってダブルヘテロ構造の太陽電池を作製することができる。このダブルヘテロ構造を構成する各層の典型的な例示としては、ｐ+ 型Ｓｉ層としては、不純物濃度が１０19atoms/cm3 程度、膜厚が０．５μｍ程度、ｐ型Ｓｉ1-x Ｇｅx グレーディッド層としては、不純物濃度が１０16atoms/cm3 程度、膜厚が１μｍ程度、アンドープのＳｉ1-y Ｇｅy 層としては、ｙが０．７、膜厚が１μｍ程度、ｎ型Ｓｉ1-x Ｇｅx グレーディッド層としては、不純物濃度が１０16atoms/cm3 程度、膜厚が１μｍ程度、およびｎ+ 型Ｓｉ層としては、不純物濃度が１０10ｃｍ-3程度、膜厚が０．５μｍ程度とすることが好ましい。なお、ｐ型、ｎ型Ｓｉ1-x Ｇｅx グレーディッド層中のＧｅの組成比ｘは、それぞれ両側に存する層のｘ＝０からアンドープのＳｉ1-y Ｇｅy のｙまで、漸次増大するようにすることが好ましい。これにより、各界面において格子定数が整合することから、良好な結晶性を得ることができる。
【００４９】
このようなダブルヘテロ構造の太陽電池では、その中央のアンドープのＳｉ1-y Ｇｅy 層にキャリアおよび光を有効に閉じこめることができるため、高い変換効率を得ることができる。
【００５０】
上述の半導体薄膜は、半導体基体から剥離し、そのまま薄膜半導体として使用することが可能である。
【００５１】
あるいは、半導体薄膜を、多孔質層を介して半導体基体に弱く固着させた状態のまま、この半導体薄膜に、例えば太陽電池として必要な処理を行うことができる。
【００５２】
半導体基体の形状は、種々の構成を採るこができる。例えばウェファ状すなわち円板状、あるいは基体表面が曲面を有する棒状体等の種々の形状をとることができる。
【００５３】
半導体基体は、前述したように、シリコンＳｉの単結晶基体、或る場合はＳｉ多結晶基体、あるいはＳｉＧｅ，ＧａＡｓ、ＧａＰ等の化合物半導体基体など種々の半導体基体によって構成することができるが、Ｓｉ単結晶薄膜や、Ｓｉ単結晶薄膜による太陽電池などの製造には、Ｓｉ単結晶基体を用いることが好ましい。
【００５４】
また、半導体基体は、ｎ型もしくはｐ型の不純物がドープされた半導体基体あるいは、不純物を含まない半導体基体によって構成することができる。しかし、陽極化成を行う場合は、ｐ型の不純物が高濃度にドープされた低比抵抗の半導体基体いわゆるｐ+ Ｓｉ基体を用いることが望ましい。この半導体基体としてｐ+ 型Ｓｉ基体を用いるときは、ｐ型不純物の例えばボロンＢが、約１０19atoms/cm3 程度にドープされ、その抵抗が０．０１〜０．０２Ωｃｍ程度のＳｉ基板を用いることが望ましい。そして、このｐ+ 型Ｓｉ基体を陽極化成すると、基板表面とほぼ垂直方向に細長く伸びた微細孔が形成され、結晶性を維持したまま多孔質するため、望ましい多孔質層が形成される。
【００５５】
次に、本発明方法の実施例を説明する。先ず、本発明方法によって薄膜半導体を得る場合の一実施例を説明する。
〔実施例１〕
図２〜図４は、この実施例１の製造工程図を示す。
先ず、高濃度にボロンＢがドープされて、比抵抗例えば０．０１〜０．０２Ωｃｍとされた単結晶Ｓｉによるウエファ状の半導体基体１１を用意した（図２Ａ1 ）。
【００５６】
そして、この半導体基体１１の表面を、陽極化成して半導体基体１１の表面に多孔質層を形成した。この実施例においては、図１で説明した２槽構造の陽極化成装置を用いて陽極化成を行った。すなわち、第１および第２の各槽１Ａおよび１Ｂ間に単結晶Ｓｉによる半導体基体１１を配置し、両槽１Ａおよび１Ｂには、共にＨＦ（４９％溶液）：Ｃ2 Ｈ5 ＯＨ（９５％溶液）＝１：１による電解溶液を注入した。そして各電解溶液槽１Ａおよび１Ｂの電解溶液中に浸漬配置したＰｔ電極３Ａおよび３Ｂ間に直流電源２によって電流を流した。
【００５７】
この実施例においては、先ず、電流密度１ｍＡ／ｃｍ2 の低電流で８分間通電した。このようにすると、口径が小さい微細孔による緻密な多孔率１６％、厚さ１．７μｍの表面層１２Ｓが形成される（図２Ｂ1 ）。
一旦通電を止めた後、電流密度７ｍＡ／ｃｍ2 で８分間通電した。このようにすると、表面層１２Ｓの微細孔に比し口径が大きい多孔率２６％、厚さ６．３μｍの中間多孔率層１２Ｍが、表面層１２Ｓの下層すなわち表面層１２Ｓより内側（下層）に形成された（図２Ｃ1 ）。
更に、一旦通電を止めた後、２００ｍＡ／ｃｍ2 の高電流密度で３秒間通電させた。このようにすると、中間多孔率層１２Ｍ内に、すなわち中間多孔率層１２Ｍによって上下に挟み込まれた位置にこの中間多孔率層１２Ｍに比して高い多孔率の約４０〜７０％程度の脆弱な高多孔率層１２Ｈが形成された（図３Ｄ1 ）。このようにして、表面層１２Ｓと、中間多孔率層１２Ｍと、高多孔率層１２Ｈとによる多孔質層１２が形成された。
【００５８】
その後、常圧Ｓｉエピタキシャル成長装置内で、先ず、半導体基体１１をＨ2 雰囲気中でアニールした。このアニールすなわち加熱工程は、室温から１１００℃までの加熱昇温時間を約２０分とし、その後この１１００℃に約３０分間保持して行った。このＨ2 アニールによって多孔質層の表面層１２Ｓは、より滑らかになった。
【００５９】
その後、このＨ2 中１１００℃のアニール温度から、１０６０℃に降温して、ＳｉＨ4 ガスを原料ガスとしてＳｉのエピタキシャル成長を１７分間行った。このようにすると、多孔質層１２の表面層１２Ｓ上に、厚さ約５μｍの単結晶Ｓｉによるエピタキシャル成長半導体薄膜１３が形成される（図３Ｅ1 ）。このとき、多孔質層１２の高多孔率層１２Ｈの強度が、多孔質Ｓｉの再結晶化により、より一層脆弱化された。具体的には、その分離強度は１ｋｇ／ｃｍ2 以下となった。
【００６０】
したがって、この状態で、半導体薄膜１３を半導体基体１１から分離すなわち剥離することができる。この分離作業は、半導体薄膜１３の表面に全面的に、例えばＰＥＴ（ポリエチレンテレフタレート）等の樹脂フィルムよりなる例えば最終的に得る薄膜半導体の補強層となる支持基体３１を接着剤によって強固に、例えば上述の分離強度より大なる接着強度をもって接着する。一方、半導体基体１１の裏面を、真空吸着装置３２に吸着させる。
【００６１】
この真空吸着装置３２は、その吸着面３２ｓに複数の吸引口３２ｈが開口され、これらが真空ポンプすなわち排気装置３３に連結されてその吸引がなされる。この吸着面３２ｓは、半導体基体１１の裏面のほぼ全面に渡り、半導体基体１１の裏面のほぼ全域に渡って、１ｋｇ／ｃｍ2 以上の力で吸着されるようにする（図３Ｆ1 ）。
【００６２】
このようにして、半導体薄膜１３を、これに接着した支持基体３１を、真空吸着装置３２に保持された半導体基体１１から離間させる方向に引き上げて、半導体薄膜１３を半導体基体１１から引き剥がす。このようにすると、脆弱化された多孔質層１２の、特に高多孔質層１２Ｈにおいて分離がなされ、半導体薄膜１３が、半導体基体１１より分離される（図４Ｇ1 ）。
【００６３】
このようにして、この例では支持基体３１によって支持された半導体薄膜１３による薄膜半導体２３が構成される。この薄膜半導体２３の半導体薄膜１３上に付着された多孔質層１２は、エッチング除去できる（図４Ｈ1 ）。
【００６４】
一方、薄膜半導体２３を剥離して後の半導体基体１１に関しては、真空吸着装置３２の排気装置３３による排気を停止することによって、その吸着力を消失させて半導体基体１１を真空吸着装置３２から取出し、半導体基体１１に残された多孔質層をエッチング除去し、再び図２〜図４の作業を繰返すことによって、同様の薄膜半導体２３を製造することができる。
【００６５】
このようにして形成された薄膜半導体２３は、結晶性にすぐれ、また必要充分に薄く、支持基体３１がフレキシブル性を有する場合、全体がフレキシブルな薄膜半導体として構成することができる。
【００６６】
なお、上述の実施例では、半導体基体１１側のみを真空吸着装置３２によって吸着し、半導体薄膜１３に支持基体３１に接着してその剥離を行った場合であるが、半導体体基体１１側を第１の真空吸着装置３２によって吸着し、半導体薄膜１３側に関しても第２の真空吸着装置に吸着保持させるようにして半導体薄膜１３の半導体基体１１からの剥離を行うようにすることができる。この場合の例を実施例２に説明する。
【００６７】
〔実施例２〕
この場合においても、図２Ａ1 〜Ｃ1 および図３Ｄ1 および図３Ｅ1 で説明したと同様の方法を採って半導体基体１１に、表面層１２Ｓと、中間多孔率層１２Ｍと、脆弱化された高多孔率層１２Ｈとによる多孔質層１２を形成し、これの上にエピタキシャル成長半導体薄膜１３を形成する。
【００６８】
そして、この実施例においては、図５にその概略断面図を示すように、半導体基体１１の裏面と、半導体薄膜１３の表面とに対し、それぞれ第１および第２の真空吸着装置３２１および３２２の各吸着面３２ｓを吸着させる。
【００６９】
この状態で、第１および第２の真空吸着装置３２１および３２２の少なくともいずれかの吸着装置を移動させることによって、半導体基体１１と半導体薄膜１３を互いに引き離す。このようにすると、脆弱化されている多孔質層１２、この例では高多孔率層１２Ｈにおいて破断が生じ、半導体基体１１から半導体薄膜１３が分離される（図６Ａ）。
【００７０】
その後、両真空吸着装置３２１および３２２の排気を停止することによって、吸着力を消失させて、各吸着装置３２１および３２２から半導体基体１１および半導体薄膜１３を取り出す。そして、この半導体薄膜１３によって薄膜半導体３１を得る（図６Ｂ）。この場合においても、薄膜半導体３１に残された多孔質層をエッチング除去することができる。
【００７１】
そして、半導体基体１１についても、これに残された多孔質層をエッチング除去し、上述したと同様の作業を繰返すことによって、同様の薄膜半導体２３を製造することができる。
【００７２】
図５および図６Ａにおいて、第１および第２の真空吸着装置３２１および３２２の、図３Ｆ1 および図４Ｇ1 の真空吸着装置３２の各部と対応する部分には同一符号を付して重複説明を省略する。
【００７３】
第１および第２の真空吸着装置３２１および３２２の吸着力は、同等の例えばそれぞれ１ｋｇ／ｃｍ2 とすることができ、この場合は、多孔質層１２における分離に要する強度すなわち分離強度は２ｋｇ／ｃｍ2 以下とする。
【００７４】
次に、本発明を半導体装置、例えば太陽電池を製造する場合の一実施例について説明する。
〔実施例３〕
この実施例においても、実施例１におけると同様に半導体基体１１に多孔質層１２を形成する。すなわち、高濃度にボロンＢがドープされて、比抵抗例えば０．０１〜０．０２Ωｃｍとされた単結晶Ｓｉによるウエファ状の半導体基体１１を用意した。
【００７５】
そして、この半導体基体１１の表面を、陽極化成して半導体基体１１の表面に多孔質層を形成した。この実施例においては、図１で説明した２槽構造の陽極化成装置を用いて陽極化成を行った。すなわち、第１および第２の各槽１Ａおよび１Ｂ間に単結晶Ｓｉによる半導体基体１１を配置し、両槽１Ａおよび１Ｂには、共にＨＦ（４９％溶液）：Ｃ2 Ｈ5 ＯＨ（９５％溶液）＝１：１による電解溶液を注入した。そして各電解溶液槽１Ａおよび１Ｂの電解溶液中に浸漬配置したＰｔ電極３Ａおよび３Ｂ間に直流電源２によって電流を流した。
【００７６】
この実施例においては、先ず、電流密度１ｍＡ／ｃｍ2 の低電流で８分間通電した。このようにすると、実施例１における表面層１２Ｓに比し、その微細孔の口径が小さい緻密な多孔率１６％、厚さ１．７μｍの表面層１２Ｓが形成される（図７Ａ3 ）。
一旦通電を止めた後、電流密度７ｍＡ／ｃｍ2 で８分間通電した。このようにすると、表面層１２Ｓの微細孔に比し口径が大きい多孔率２６％、厚さ６．３μｍの中間多孔率層１２Ｍが、表面層１２Ｓの下層すなわち表面層１２Ｓより内側に形成された（図７Ｂ3 ）。
更に、一旦通電を止めた後、２００ｍＡ／ｃｍ2 の高電流密度で３秒間通電させた。このようにすると、中間多孔率層１２Ｍ内に、すなわち中間多孔率層１２Ｍによって上下に挟み込まれた位置にこの中間多孔率層１２Ｍに比して高い多孔率の約４０〜７０％程度の脆弱な高多孔率層１２Ｈが形成された（図７Ｃ3 ）。このようにして、表面層１２Ｓと、中間多孔率層１２Ｍと、高多孔率層１２Ｈとによる多孔質層１２が形成された。
【００７７】
その後、常圧Ｓｉエピタキシャル成長装置内で先ず、半導体基体１１をＨ2 雰囲気中でアニールした。このアニールすなわち加熱工程は、室温から１１００℃までの加熱昇温時間を約２０分とし、その後この１１００℃に約３０分間保持して行った。このＨ2 アニールによって多孔質層の表面層１２Ｓは、より滑らかになった。
【００７８】
その後、Ｈ2 中１１００℃のアニール温度から、１０６０℃に降温して、ＳｉＨ4 ガスとＢ2 Ｈ6 ガスを用いた高濃度ボロンドープのＳｉエピタキシャル成長を３分間行ってｐ型の高不純物濃度のＳｉエピタキシャル成長層からなる第１の半導体層１３１を形成し、次に、ＳｉＨ4 ガスと低濃度Ｂ2 Ｈ6 ガスを用いて低濃度ボロンドープのＳｉエピタキシャル成長を１０分間行ってｐ型の低不純物濃度のＳｉエピタキシャル成長層からなる第２の半導体層１３２を形成し、更に、その後、ＳｉＨ4 ガスとＰＨ3 ガスを用いて４分間のＳｉエピタキシャル成長を行ってｎ型のＳｉエピタキシャル成長層からなる第３の半導体層１３３を形成し、これら第１〜第３の半導体層の積層による半導体薄膜１３を形成した。
【００７９】
このような半導体薄膜１３のエピタキシャル成長工程によって、多孔質層１２の高多孔率層１２Ｈの多孔率は増加し、その分離強度は低下して、１ｋｇ／ｃｍ2 程度以下もしくは若干これより大きい程度となった。
【００８０】
次に、この実施例においては、エピタキシャル半導体薄膜１３上に表面熱酸化によってＳｉＯ2 膜すなわち透明の絶縁膜１６を形成し、フォトリソグラフィによるパターンエッチングを行って電極ないしは配線とのコンタクトを行う開口１６Ｗを形成する（図８Ｅ3 ）。この開口１６Ｗは、所要の間隔を保持して図においては紙面と直交する方向に延長するストライプ状に平行配列して形成することができる。このように形成したＳｉＯ2 膜により、界面でのキャリア発生や再結合を極力少なくすることが可能である。
【００８１】
そして、全面的に金属膜の蒸着を行い、フォトリソグラフィによるパターンエッチングを行って受光面側の電極ないしは配線１７を、ストライプ状開口１６Ｗに沿って形成する（図９Ｆ3 ）。この電極ないしは配線１７を形成する金属膜は、例えば厚さ３０ｎｍのＴｉ膜、厚さ５０ｎｍのＰｄ、厚さ１００ｎｍのＡｇを順次蒸着し、さらにこれの上に厚さ８μｍのＡｇメッキを行うことによって形成した多層構造膜によって構成し得る。その後４００℃で２０〜３０分間のアニールを行った。
【００８２】
次に、ストライプ状の電極ないしは配線１７上に、それぞれこれらに沿って導電線４１、この実施例では金属ワイヤを接合し、これの上に透明の接着剤２１によって、透明樹脂基板、ガラス基板等の透明基板４２を接合する（図９Ｇ3 ）。電極ないしは配線１７への導電性４１の接合は、半田付けによることができる。そして、これら導電線４１は、その一端を、電極ないしは配線１７よりそれぞれ長くして外方に導出する。
【００８３】
その後、半導体基体１１と透明基板４２とに、図５等において説明したと同様の第１および第２の真空吸着装置３２１および３２２を、各吸着面３２ｓにおいて、排気装置３３による吸引口３２ｈからの真空吸引によって吸着させる。
【００８４】
そして、第１および第２の真空吸着装置３２１および３２２の少なくともいずれかを移動して、相互に引き離す。このようにして、多孔質層１２の脆弱な高多孔率層１２Ｈで破断を生じさせて半導体基体１１と、半導体薄膜１３とを分離する（図１０）。
このようにすると、図１１に示すように、透明基板４２上に、エピタキシャル半導体薄膜１３が接合された薄膜半導体２３が構成される。この場合、薄膜半導体２３の裏面には、多孔質層１２が残存するが、これの上に銀ペーストを塗布し、更に金属板を接合して他方の裏面電極２４を構成する。このようにして、プリント基板２０にｐ+ −ｐ- −ｎ+ 構造の薄膜半導体２３が形成された太陽電池が構成される。この金属電極２４は、太陽電池裏面の素子層保護膜としても機能する。
【００８５】
このようにして形成した太陽電池は、受光側電極ないしは配線１７が、透明基板４２によって覆われているにもかかわらず、これからの電気的外部導出が導電線４１によってなされ、かつ外部に導出されていることから、外部との電気的接続が容易になされる。また、例えば上述の実施例におけるように、エピタキシャル半導体薄膜１３に対し、すなわち太陽電池の活性部に対しそれぞれコンタクトされた複数の各電極ないしは配線１７からそれぞれ導電線４１の導出を行うようにしたことから、太陽電池の直列抵抗を充分小とすることができる。
【００８６】
尚、上述の導電線４１は、金属ワイヤに限られるものではなく、例えば帯状金属線等によって構成することもできる。
【００８７】
また、透明基板４２は、ガラス基板等の剛性を有する基板によって構成することもできるし、樹脂シートによるフレキシブル基板によって構成することもできる。このようにフレキシブル基板によって構成する場合は、太陽電池全体をフレキシブルに構成することができる。
【００８８】
このようにして、太陽電池の製造を行う場合、その受光面に透明基板が配置されているにもかかわわらず、導電線の導出を、各電極１７からそれぞれ導出することができるので、直列抵抗の低減化をはかることができるものであり、またその導電線の接続は、薄膜太陽電池として分離される前の、半導体基板１１上に形成された状態の機械的に強固で、かつ安定した状態でなされるので、確実、容易に量産的に行うことができ、またこのように、導電線の導出により、複数の太陽電池を相互に容易に接続することができる。
【００８９】
また、太陽電池においてその薄膜半導体の裏面に多孔質層１２が残っている場合、この多孔質層１２は、半導体基体１１が高不純物濃度である場合、これも高不純物濃度であることから光起電力を吸収する不都合がある場合は、これを例えばエッチングによって除去することができる。
【００９０】
尚、上述した各例においては、多孔質層１２内における高多孔率層１２Ｈを、中間多孔率層１２Ｍ内に形成するようにした場合であるが、陽極化成の条件を変更することによってこの高多孔率層１２Ｈを、表面層１２Ｓとは反対側の最下層に、すなわち多孔質層１２の、この多孔質層１２が形成されない半導体基体１１のとの界面に形成することができる。すなわち、この場合、高多孔率層１２Ｈの形成における例えば２００ｍＡの高電流通電を、断続的に数回繰り返し行うことによって、中間多孔率層の界面と基体領域との界面に形成することができる。この場合には、半導体薄膜１３と半導体基体１１との分離は、多孔質層１２とこの多孔質層１２が形成されていない半導体基体１１との界面でなされる。
【００９１】
また、上述した例では、本発明を薄膜半導体装置の製造に適用する例として太陽電池を得る場合について説明したが、他の各種半導体集積回路等の薄膜半導体装置を得る場合に適用することができることはいうまでもない。
【００９２】
上述したように、本発明製造方法によれば、半導体基体の表面に多孔質層を形成し、これの上に半導体のエピタキシャル成長を行って、これを剥離するので半導体基体は多孔質化された厚さだけが消耗されるものであるが、上述したエピタキシャル半導体薄膜１３の形成およびその分離後は、半導体基体表面を研磨することによって、再び多孔質層の形成、エピタキシャル半導体薄膜の形成、分離を繰り返すことができ、その繰り返し使用が可能であることから、安価に製造できる。また、半導体基体の繰り返し使用によって、これが薄くなった場合には、この半導体基体自体によって薄膜半導体として用いることができ、例えば太陽電池の製造もできるものである。したがって、半導体基体は、最終的に無効となることなく、殆ど無駄なく使用ができることから、これによってもコストの低減化をはかることができる。
【００９３】
また、薄膜半導体、太陽電池を製造することによって厚さが減少した半導体基体に対し、この減少した厚さに見合った厚さの半導体のエピタキシャル成長を行って、上述した薄膜太陽電池の製造を繰返し行うようにすることによって、永久的に同一の半導体基体の使用が可能となるので、更に低コスト、低エネルギーで薄膜半導体、太陽電池等の半導体装置を製造することができる。
【００９４】
また、単に単一多孔率を有する多孔質層上に半導体薄膜をエピタキシャル成長させる方法とする場合は、その半導体薄膜の結晶性を良好にするには、結晶成長の核となる多孔質層の多孔率を小さくする必要があることから、陽極化成に当たって、電流密度を低くして、電解溶液のＨＦ混合比を多くする必要がある。ところが、このように、多孔率を低くすると、多孔質層が硬くなり、エピタキシャル半導体薄膜の分離が難しくなる。そこで、分離強度を弱くするために多孔率を上げようと、例えば陽極化成の条件のうち、電流密度を高くして、電解溶液のＨＦ混合比を少なくすると、この場合は分離は容易になるが、エピタキシャル半導体薄膜の結晶性が極端に悪くなる。ところが前述した実施例におけるように、多孔質層の表面部分の多孔率を小さくして、多孔質層内部の多孔率が大きいという２面性の性質をもつ多孔質層を形成することにより、多孔質層上にエピタキシャル半導体膜を良好に形成でき、しかも、エピタキシャル半導体膜を容易に分離できる。
【００９５】
また、多孔質層に形成する高多孔率層は、多孔率が大きいほど剥離が容易になるが、歪みが大きく、その影響が多孔質層の表面層にまで及ぼしてしまう。このため、表面層に亀裂が生じることもある。また、エピタキシャル成長を行う際、エピタキシャル半導体膜に欠陥を生じさせる原因となる。これに対し、前述したように、多孔率の非常に高い層と多孔率の低い表面層との間に、これらの層から発生する歪みを緩和するバッファー層として、表面層よりやや多孔率の高い中間多孔率層を形成することにより、剥離が容易で良質のエピタキシャル半導体膜を形成できる。
【００９６】
そして、また、特に本発明方法においては、半導体基体１１と半導体薄膜１３の分離（剥離）を、少なくともその一方に真空吸着装置を配置して、全面的にほぼ一様な吸着力をもって保持することができることから、半導体基板１１や半導体薄膜１３を破損することなく容易、確実にその分離を行うことができる。そして、最終的に得る薄膜半導体２３において、支持基板による補強を必要としない場合等においては、半導体基体１１および半導体薄膜１３の双方に対し、それぞれ真空吸着装置による保持を行うようにすることによって、支持基板や保持基板の接着、その除去の作業を回避することができることから、煩雑の作業、さらにこの作業に伴う半導体薄膜１３もしくは薄膜半導体２３の破損、および汚損を回避できる。
【００９７】
【発明の効果】
上述の本発明製造方法よれば、半導体基体１１の表面自体を陽極化成によって変化させて多孔質層１２を形成し、これの上に半導体薄膜１３を成長するものであり、この半導体薄膜１３は、エピタキシャル成長によって結晶性にすぐれた半導体薄膜として、また必要充分に小なる厚さに成膜できることから、この半導体薄膜１３を、多孔質層１２の中間層あるいは多孔質層の界面において破断することによって半導体基体から剥離して得た目的とする薄膜半導体あるいは半導体装置は、結晶性にすぐれたしたがって、光電気変換効率の高い太陽電池、あるいは特性にすぐれた集積回路装置等の各種薄膜半導体装置を製造形成できる。
【００９８】
また、本発明方法によれば、真空吸着によって、すなわちその分離のための剥離力を、広面積に渡って、例えば全面的に保持することができるので、半導体薄膜と半導体基体との剥離（分離）において、この剥離のための外力を、広面積例えば全面的に与えることができることから、例えば機械的クランプ機構等の機械的挟持等によるクランプによって引き剥がす場合等に比し、あるいは接着剤によって他の基板に接着して引き剥がす場合に比し、破損ないしは汚損を回避できる。また、この半導体薄膜の、半導体基体からの分離強度すなわち分離に要する強度は、多孔質層の多孔率を選定することによって高い自由度をもって選定できるので、上述した真空吸着による保持によってその半導体薄膜の分離を行うに最適な分離強度に選定できるものである。したがって、この分離を良好に行うことができて、この分離に伴う破損事故を回避でき、破損に伴う歩留りの低下を回避できるものである。
【００９９】
また、上述の本発明方法によれば、半導体薄膜を分離して後に残された半導体基体に対して再び多孔質層の形成半導体薄膜の形成を行って、繰り返し薄膜半導体もしくは半導体装置の製造を行うことができるので、廉価に目的とする薄膜半導体もしくは薄膜半導体装置の製造を行うことができる。
【図面の簡単な説明】
【図１】本発明方法を実施する陽極化成装置の一例の構成図である。
【図２】本発明方法の一実施例の工程図（その１）である。Ａ1 〜Ｃ1 は、その各工程の断面図である。
【図３】本発明方法の一実施例の工程図（その２）である。Ｄ1 〜Ｆ1 は、その各工程の断面図である。
【図４】本発明方法の一実施例の工程図（その３）である。Ｇ1 およびＨ1 は、その各工程の断面図である。
【図５】本発明方法の他の実施例の一工程図（その１）である。
【図６】本発明方法の他の実施例の工程図（その２）である。ＡおよびＢは、その各工程の断面図である。
【図７】本発明方法の実施例の工程図（その１）である。Ａ3 〜Ｃ3 は、その各工程の断面図である。
【図８】本発明方法の実施例の工程図（その２）である。Ｄ3 およびＥ3 は、その各工程の断面図である。
【図９】本発明方法の他の実施例の工程図（その３）である。Ｆ3 およびＧ3 は、その各工程の断面図である。
【図１０】本発明方法の他の実施例の一工程の断面図（その４）である。
【図１１】本発明方法の他の実施例の一工程の断面図（その５）である。
【図１】
0004161380.tif 000002
【図２】
0004161380.tif 000003
【図３】
0004161380.tif 000004
【図４】
0004161380.tif 000005
【図５】
0004161380.tif 000006
【図６】
0004161380.tif 000007
【図７】
0004161380.tif 000008
【図８】
0004161380.tif 000009
【図９】
0004161380.tif 000010
【図１０】
0004161380.tif 000011
【図１１】
0004161380.tif 000012