(57)【特許請求の範囲】
【請求項１】
半導体チップと、前記半導体チップが接続されたスケールトランスファー基板と、前記スケールトランスファー基板を保持し前記半導体チップと熱膨張係数が異なる樹脂パッケージ基板とからなり、
前記スケールトランスファー基板はシリコン基板、酸化けい素基板及び窒化アルミ基板からなる組から選ばれるいずれかの基板であり、厚さが30μm 以上、150μm 以下であることにより前記半導体チップと樹脂パッケージ基板との間の熱膨張係数差によって生じる応力を緩和し、前記半導体チップに近接して形成された第１の接続端子と前記第１の接続端子よりも前記半導体チップから離れた位置に形成された第２の接続端子とを備えた導電配線を有し、前記第１の接続端子が半導体チップの電極端子に位置合わせされ接合されて接続され、前記第２の接続端子が前記パッケージ基板のインナーリード端子に位置合わせされ接合され接続されていることを特徴とする半導体装置。
【請求項２】
前記パッケージ基板は開口部を有し、前記半導体チップが前記開口部内に配置されていることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記スケールトランスファー基板は熱膨張係数が 2〜4 ppm/℃であることを特徴とする請求項１または２記載の半導体装置。
【請求項４】
前記スケールトランスファー基板は湿度膨張係数が前記半導体チップの湿度膨張係数とほぼ等しいことを特徴とする請求項１ないし３のいずれか１項記載の半導体装置。
【請求項５】
前記トランスファー基板がスルーホールを有し、前記トランスファー基板の前記第２の接続端子と前記パッケージ基板の前記インナーリード端子とが、前記スルーホールを通じて接続されていることを特徴とする請求項１ないし４のいずれか１項記載の半導体装置。
【請求項６】
半導体チップを、前記半導体チップの電極端子に対応する位置に第１の接続端子が形成され、前記第１の接続端子よりも前記半導体チップから離れた位置に前記第１の接続端子と導電配線により接続された第２の接続端子を有し、シリコン基板、酸化けい素基板及び窒化アルミ基板からなる組から選ばれ厚さが30μm 以上、150 μm 以下のスケールトランスファー基板に、前記半導体チップの電極端子と前記トランスファー基板の第１の接続端子を位置合わせし接合して接続させて搭載する工程と、
前記スケールトランスファー基板を、前記半導体チップが嵌入可能な凹部を有し、該凹部近傍にインナーリード端子が形成され、前記インナーリード端子よりも前記凹部から離れた位置に前記インナーリード端子と導電配線により接続されたアウターリード端子を有する樹脂パッケージ基板に、前記半導体チップが前記凹部に嵌入させるともに前記第２の接続端子を前記のインナーリード端子に位置合わせし接合して接続させて保持させる工程と
を有することを特徴とする半導体装置の製造方法。
【請求項７】
前記半導体チップを、前記スケールトランスファー基板に対してフェースダウン接続することを特徴とする請求項６記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体チップがパッケージ基板に搭載された半導体装置に関し、より詳しくは高密度に集積された半導体集積回路チップをパッケージ基板に搭載した半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
半導体プロセスの微細化が進み、半導体チップに集積される回路の規模が増大している。これに伴って、半導体チップから外部へ引き出される接続端子の数が増すと共に、半導体チップの接続端子の配列ピッチがますます狭くなっていく方向にある。
【０００３】
例えば、シリコン半導体チップ上の最小加工寸法が 0.2μm 程度のとき、10mm角の半導体チップに接続端子として、約1,000 パッドが必要となってきている。半導体チップにおいては、約1,000 個のパッドを10mm角の半導体チップの周辺に沿って、例えば一列に配置すると、パッドのピッチは40μm 程度と非常に狭い間隔になる。
【０００４】
さらに半導体プロセスの微細化の推移に従えば、半導体チップの接続端子のピッチの微細化は、まもなく30μm 程度そして20μm 程度に達することになる。
【０００５】
このため、パッケージ配線の接続端子ピッチを半導体チップのパッドのピッチに合わせて端子接続を行う際に、半導体チップのパッドのピッチが狭くなるに伴い、以下に述べるような技術課題がクローズアップされるようになった。
【０００６】
この技術課題を、TAB(Tape Automated Bonding) によりパッケージングされる半導体装置の具体例に基づいて説明する。TAB では図12に例示した模式的断面図のように、ポリイミド樹脂基板１上に形成されたCu配線２が、ポリイミド樹脂基板１における半導体チップ５を配置する開口部20内へと突き出され、この突き出された配線（インナーリード17）と半導体チップ５の接続電極パッド６上に形成された金バンプとが位置合わせされ、インナーリードの上面からボンディングツールの熱と荷重で接合される。インナーリードにSnメッキが施されている場合には、Au/Sn 合金が接合部に形成され、また金メッキが施されている場合には、Au/Au 接合される。なお図５において、符号10はパッケージ端子をマザーボードに端子接続を行うための接続端子のはんだボールを示す。
【０００７】
ここでバンプとインナーリードの位置合わせ精度は、インナーリードの位置精度、位置合わせ装置の精度、ボンディング時のインナーリード変形による位置精度ずれが総合されて決まる。また、バンプからインナーリードがはみ出さないためには、インナーリードの幅と前記位置精度ずれから、インナーリードの端の位置がバンプの端から出ないような設計にする必要がある。
【０００８】
たとえば、インナーリードの位置精度が 7μm 、装置の精度が 5μm 、インナーリードの幅が20μm 、インナーリード変形による位置ずれが 6μm 、の場合、総合位置精度は、
（７2 ＋５2 ＋６2 ）1/2 ＝10.5（μm ）
となり、バンプの幅はインナーリード幅に総合位置精度の２倍を加えた値、即ち
10.5×2 ＋20＝41μm
が必要になる。
【０００９】
従ってこの例では、バンブピッチ50um程度を限界としている。
【００１０】
上記において、より狭いバンプピッチの半導体チップとの端子接続をして、パッケージングを可能にするためには、上記の各精度を高めて、上記限界値を小さくしてゆく必要がある。このため、上記においてインナーリード幅20μm はバンプピッチに応じて小さくし、またインナーリードの変形による位置ずれ 6μm は、加える加重や熱を制御して小さくし、さらに装置の精度 5μm は高精度の位置合わせ装置を用いることによって小さくすることが可能である。
【００１１】
しかしながら、インナーリードの位置精度 7μm は、基板の熱膨張率や湿度膨張率によって決まる量であって、その精度はパッケージ基板材料によって限定されるものであるため、基板材料として例えば上記ポリイミドを用いる限り、小さくすることができない。他方で、パッケージ基板材料として、熱膨張率および湿度膨張率の小さい材料を選ぶことは、これまでのパッケージ基板が使えなくなることによる新たな技術課題を抱えると共に、大幅なコストアップを伴うなどの問題があり、好ましくない。
【００１２】
このような事情はTAB 以外のパッケージについても同様である。
【００１３】
なお、最近では半導体パッケージを小型化するために、チップサイズパッケージ(CSP) に関する開発が盛んである。しかしながら、CSP では半導体チップの端子数100 個以下（将来は300 個以下）、端子ピッチ750 〜800 μm のレベルを対象にしているに過ぎず、上述したような端子数が多く、端子ピッチが狭い半導体チップのパッケージングにおける技術課題を解決に結びつくものではない。
【００１４】
【発明が解決しようとする課題】
上述のように、集積度の高い集積回路チップなど、接続端子が多く、その端子ピッチの狭い半導体チップは、パッケージングに際し、端子の位置精度が得られず、端子接続が困難になることから、このような半導体チップのパッケージングを可能にする新しい技術を得ることが重要な課題であった。
【００１５】
本発明は上述の技術課題を解決するものであって、新たな構成によりパッケージの接続端子の位置精度を高め、電極端子ピッチの狭い半導体チップを端子接続しパッケージングした半導体装置およびその製造方法を提供するものである。
【００１６】
【課題を解決するための手段】
本発明は次の構成により、上述の課題の解決を得たものである。
【００１７】
本発明の半導体装置は、半導体チップと、前記半導体チップが接続されたスケールトランスファー基板と、前記スケールトランスファー基板を保持し前記半導体チップと熱膨張係数が異なる樹脂パッケージ基板とからなり、前記スケールトランスファー基板はシリコン基板、酸化けい素基板及び窒化アルミ基板からなる組から選ばれるいずれかの基板であり、厚さが30μm 以上、150μm 以下であることにより前記半導体チップと樹脂パッケージ基板との間の熱膨張係数差によって生じる応力を緩和し、前記半導体チップに近接して形成された第１の接続端子と前記第１の接続端子よりも前記半導体チップから離れた位置に形成された第２の接続端子とを備えた導電配線を有し、前記第１の接続端子が半導体チップの電極端子に位置合わせされ接合されて接続され、前記第２の接続端子が前記パッケージ基板のインナーリード端子に位置合わせされ接合され接続されていることを特徴とするものである。
【００１８】
本発明におけるスケールトランスファー基板は、半導体チップとパッケージ基板との間に介在させた基板であって、基板上に半導体チップの電極端子パッドのピッチに相当する小さなピッチの接続端子と、パッケージ基板の接続端子に相当する比較的ピッチの大きい接続端子とを有し、これらの端子の間を導電配線によって接続したものである。このような構成により、半導体チップの電極端子とスケールトランスファー基板上の小さなピッチの第１の接続端子との接続を行い、他方で比較的大きなピッチの第２の接続端子とパッケージ基板のインナーリードとを接続するものである。
【００１９】
本発明におけるスケールトランスファー基板は、基板の熱膨張率を半導体チップとほぼ等しくしているので、半導体チップの電極端子とスケールトランスファー基板の第１の接続端子との接続時における温度変化による接続端子の位置ずれの発生を防止でき、また接続後の接続部の熱応力の発生を回避できる。他方でスケールトランスファー基板の第２の接続端子とパッケージ基板のインナーリードとの接続では、スケールトランスファー基板とパッケージ基板との間に熱膨張係数の差があっても、接続端子ピッチを広くしているいので、その端子接続については従来技術で対処できる。
【００２０】
このように、本発明に従い、半導体チップとパッケージ基板の間にスケールトランスファー基板を介在させることによって、半導体チップの接続端子の数が増してそのピッチが狭くなっても、端子接続を行うことが可能となって、パッケージングが可能となる。
【００２１】
本発明において、パッケージ基板は特に限定されるものではなく、樹脂基板であってもよく、またセラミック基板であってもよい。
【００２２】
また、本発明においては、パッケージ基板は半導体基板を配置する開口部を有し、半導体チップがこの開口部内に配置されている形が好ましい。
【００２３】
本発明においては、前記スケールトランスファー基板は熱膨張係数として、半導体チップの熱膨張係数にほぼ等しい2 〜4ppm/ ℃を有することが好ましい。
【００２４】
また本発明においては、前記スケールトランスファー基板の湿度膨張係数が、前記半導体チップの湿度膨張係数とほぼ等しいことがさらに好ましい。
【００２５】
このような本発明に用いるスケールトランスファー基板としては、シリコン基板を好ましく用いることができる。スケールトランスファー基板に半導体チップと同じシリコン基板を用いれば、熱膨張係数および湿度膨張係数を半導体チップに合わせることができる。
【００２６】
また本発明に用いるスケールトランスファー基板として、半導体チップと熱膨張係数がほぼ等しい酸化けい素基板を用いることができる。酸化けい素基板としては、石英基板または石英ガラス基板を好ましく用いることができる。また、熱膨張係数が半導体チップとほぼ等しい窒化アルミニウムの表面に絶縁層を設けた基板や、熱膨張係数を半導体チップとほぼ等しくした低熱膨張係数金属の表面に絶縁層を設けた基板を用いれば、良好な熱伝導性により、半導体チップの発熱に対する放熱効果を得ることができる。
【００２７】
本発明においては、スケールトランスファー基板は厚さを30μm 以上150 μm 以下にすることが好ましい。スケールトランスファー基板の厚さが30μm 未満では機械的強度が低下する。また 150μm を超えると可撓性が減少するので、応力ひずみを吸収させる上で 150μm 以下が好ましい。また、このスケールトランスファー基板は厚さを30μm 以上 100μm 以下にすることがさらに好ましい。
【００２８】
このような薄いスケールトランスファー基板は、従来は製作が困難であったが、特開平11-40520に詳細に記載されたウエーハの分割方法を用いることによって、チッピングを防ぐことができ、製作が可能になった。
【００２９】
以上に述べたように、本発明によれば半導体チップの接続端子と樹脂基板接続端子との間の接続を、半導体チップと熱膨張係数の等しいスケールトランスファー基板の接続端子及び配線を介して行うので、例え半導体チップパッドのピッチが密になっても、接続端子間の位置ずれを回避でき、高集積度の半導体チップの実装が可能である。
【００３０】
本発明の半導体装置においては、樹脂封止やセラミック封止などの封止を行って、半導体チップを保護することができる。
【００３１】
本発明のスケールトランスファー基板を有する半導体装置は、シングルチップパッケージ(SCP) に限らず、マルチチップモジュール(MCM) であってもよい。
【００３２】
次に本発明の半導体装置の製造方法は、半導体チップを、前記半導体チップの電極端子に対応する位置に第１の接続端子が形成され、前記第１の接続端子よりも前記半導体チップから離れた位置に前記第１の接続端子と導電配線により接続された第２の接続端子を有し、シリコン基板、酸化けい素基板及び窒化アルミ基板からなる組から選ばれ厚さが30μm 以上、150 μm 以下のスケールトランスファー基板に、前記半導体チップの電極端子と前記トランスファー基板の第１の接続端子を位置合わせし接合して接続させて搭載する工程と、前記スケールトランスファー基板を、前記半導体チップが嵌入可能な凹部を有し、該凹部近傍にインナーリード端子が形成され、前記インナーリード端子よりも前記凹部から離れた位置に前記インナーリード端子と導電配線により接続されたアウターリード端子を有する樹脂パッケージ基板に、前記半導体チップが前記凹部に嵌入させるともに前記第２の接続端子を前記のインナーリード端子に位置合わせし接合して接続させて保持させる工程とを有することを特徴とするものである。
【００３３】
本発明の半導体装置の製造方法においては、前記半導体チップを、前記スケールトランスファー基板に対してフェースダウン接続することが好ましい。
【００３４】
本発明の製造方法によれば、電極端子ピッチの狭い半導体チップとスケールトランスファー基板の第１の接続端子との接続を行う工程を設けているので、この工程により、半導体チップの電極端子の接続をスケールトランスファー基板の接続端子を通じて、パッケージ基板のインナーリード端子に精度よく接続することができる。
【００３５】
【発明の実施の形態】
図１および図２は、本発明の半導体装置の一実施形態を示し、図１はその模式的断面図である。図１において、パッケージ基板１には開口部２０がその中央部に形成されており、この開口部２０には半導体チップ５が配置されている。そして半導体チップ５とパッケージ基板１とに近接してスケールトランスファー基板３が配置されている。
【００３６】
半導体チップ５の電極端子バンプ６は、スケールトランスファー基板３の中央領域にバンプ６と同じピッチで配置された第１の接続端子１３に接続されている。スケールトランスファー基板３上の第１の接続端子１３は、導電配線によって同じスケールトランスファー基板３上の外周領域に設けられた第２の接続端子１２に接続されている。そして第２の接続端子１２の配列ピッチはパッケージ基板１のインナーリード１１のピッチに合わせて配置されており、従って第１の接続端子１３のピッチに比べると大きい。
【００３７】
スケールトランスファー基板の第２の接続端子12は、パッケージ基板１の開口部２０のインナーリード１１に接続され、さらにパッケージ基板１上の導電配線を経由して、パッケージ基板１のアウターリードに設けた接続端子、例えばはんだボール１０に接続され、マザーボードに接続できるようになっている。ここで多数の端子を配列するためには、接続端子を２次元的に配列したボールグリッドアレイ（BGA)を用いることができる。
【００３８】
なお、図１において符号７は金属薄板であって、例えば熱伝導および電気伝導の良好な銅板が好ましく用いられ、またアルミ板を用いることができる。金属薄板７は接地電位または電源電位に保つことができる。この金属薄板は半導体チップを電気的および機械的保護に用いるとともに、半導体チップの発熱に対して放熱板として機能させることかできる。なお、高集積度を有する半導体チップを搭載するパッケージにおいては、放熱は特に重要である。ここで金属薄板７とパッケージ基板１の接続は、必要に応じ接着剤８を用いることができ、また半導体チップ５と金属薄板７との接続についても接着剤８および接着剤９を用いることができる。半導体チップ５と金属薄板７との熱伝導をよくするために、接着剤９として熱伝導のよい接着剤、例えば銀ペースト接着剤を用いることができる。
【００３９】
また、図１において封止樹脂１７を用いることにより、半導体装置の封止をすることができる。
【００４０】
パッケージ基板１には、耐熱性を有し強靭な樹脂基板として、ポリイミド樹脂が好ましく用いられ、ほかにポリアミドイミドなどの樹脂も好ましく用いることができる。またセラミック基板などを用いることもできる。また導電配線１および２には、銅あるいは銅合金が好ましく用いられ、接続端子は銅または銅合金に錫めっきを施したものが好ましく用いられ、アルミまたはアルミ合金を用いることもできる。
【００４１】
スケールトランスファー基板３としては、シリコン基板を用いれば、半導体チップ５と熱膨張係数をほぼ等しくすることができるので好ましい。またシリコン基板の代わりに、石英や石英ガラスの基板を用いることもできる。また窒化アルミニウムの表面に絶縁層を設けた基板や、熱膨張係数を半導体チップとほぼ等しくした低熱膨張係数金属の表面に絶縁層を設けた基板を用いいてもよい。
【００４２】
半導体チップ５の電極端子バンプ１４とスケールトランスファー基板３上の第１の接続端子１３との接合は、端子同士を位置合わせして向かい合わせた後、温度をおよそ350 〜500 ℃、荷重をｌ接続端子当たりおよそ10〜30g にして行うことが好ましい。また基板１のインナーリード１１の端子とスケールトランスファー基板３上の第２の接続端子１２との接続は、端子同士を位置合わせをして向かい合わせた後に、加熱し加圧して接合することによって行う。加熱温度は250 〜300 ℃程度、加圧はｌ接続端子当たり20〜50g 程度が好ましい。
【００４３】
図２は上記実施例において、スケールトランスファー基板３上の導電配線を模式的に示した図である。半導体チップ５と接続する第１の接続端子１３はスケールトランスファー基板３の中央領域に配置され、パッケージ基板１のインナーリード１１と接続する第２の接続端子１２はスケールトランスファー基板３の周辺領域に配置されている。
【００４４】
図２において、スケールトランスファー基板３の第１の接続端子１３は、半導体チップ５の電極端子のバンプ配列に従って配列されたものである。そのピッチの一例を述べると、半導体チップ５の外形が5.5 〜6mm であって、接続端子数が800 個のもので約25μm である。他方でパッケージ基板１の接続端子１１と接合されるスケールトランスファー基板の接続端子１２のピッチは、パッケージ基板１の接続端子配列に従って配列さたものであって、例えば70μm 程度である。この場合に、半導体チップ５とスケールトランスファー基板３との熱膨張係数が等しく、熱膨張差による位置ずれは回避されるので、例えばスケールトランスファー基板３の大きさを15mm程度に選び、第１の接続端子１３の各々の端子の幅を10μm 程度にして、第１の接続端子部分の変形による位置ずれを 3μm 以内にし、さらに位置合わせ装置の精度を高めることによって、半導体チップの電極端子６のバンプと第１の接続端子１３との接続は、精度に余裕をもって行うことができる。
【００４５】
図３は本発明の半導体装置の他の一実施形態を示す模式的断面図、そして図４はこの半導体装置のスケールトランスファー基板３の平面図である。なお、図面の符号は各図面に共通に用いることによって、同様な符号の説明が重複するのを避けることにする。
【００４６】
スケールトランスファー基板３の第１の接続端子１３は半導体チップ５の電極端子６の配置に従って配置される。従って半導体チップ５の多数の電極端子６のピッチが狭くなるのを緩和するために、電極端子６の配列を直線的に一列に並べるのでなく、例えばジグザグに並べた場合には、これに合わせてスケールトランスファー基板３の第１の接続端子１３の配列を図４に示すように配置することができる。
【００４７】
図５および図６は本発明の半導体装置のさらに他の一実施形態であって、パッケージ基板１の厚さよりも半導体チップ５の厚さが厚い場合の例を示すものである。図５は半導体チップ５を樹脂封止したもの、そして図６はこれにカバープレート１６を設けたもので、カバープレート１６は図１の金属薄板８と同様に、接地電位または電源電位に保って、半導体チップ５を電気的および機械的に保護するとともに、半導体チップ５の発生する熱を放熱する放熱板の役割を果たすことができるものである。
【００４８】
図７は本発明の半導体装置のさらに他の一実施形態であって、マザーボードに接続する接続端子を、はんだボールではなく錐体状の端子１９にして、接続性を改善したものである。
【００４９】
図８および図９は本発明のさらに他の実施形態の半導体装置を示す模式的断面図である。図８および図９において、半導体チップ５の電極バンプ６は、スケールトランスファー基板３上の中央領域にて、第１の接続端子１３に接続され、スケールトランスファー基板３上の導電配線および周辺領域に配置された第２の接続端子１２を経て、ワイヤボンディング１４によってパッケージ基板１のインナーリード１１に接続され、さらにスルーホール１５を通じてはんだボールに接続されている。
【００５０】
このうち、図８は樹脂封止のままのもの、図９はカバープレート１６を設けたものであって、金属薄板が好ましく用いられる。カバープレート１５は半導体チップを機械的あるいは電気的に保護すると同時に、半導体チップ５の発熱に対し、放熱板として機能させることかできる。
【００５１】
スケールトランスファー基板３とパッケージ基板１、および半導体チップ５とカバープレートの間には、それそぞれ接着剤２１および２２を用いることができる。これらの接着剤としては熱伝導性の高い接着剤、例えば銀ペースト接着剤を好ましく用いることができる。
【００５２】
図１０は本発明のさらに他の一実施形態の半導体装置を示す模式的断面図である。図１０において、半導体チップ５の電極バンプ６は、スケールトランスファー基板３上の中央領域にて、第１の接続端子13に接続され、スケールトランスファー基板３上の導電配線および周辺領域に配置された第２の接続端子１２を経て、スルーホール１８によってパッケージ基板１のインナーリード１１に接続され、さらにスルーホール１５を通じてはんだボールに接続されている。
【００５３】
図１１は、本発明の半導体装置のパッケージング工程の一例を示すブロックダイアグラムである。図１１に従って本発明のパッケージング工程を説明する。
【００５４】
まず、図１１の左側の流れに従って、パッケージ基板の基材(100) である樹脂フィルムに開口部を形成する(101) 。次に樹脂フィルムの一方の面に導電体層  （例えば金属銅の層）を形成する(102) 。次いで導電体層に対するフォトリソグラフィにより、インナーリードおよびアウターリードを形成する(103) 。次に樹脂フィルムのインナーリードおよびアウターリードを形成した面と反対側の面に金属薄板（例えば銅板）を張りつけて(104) 、開口部にインナーリードを有するパッケージ基板を形成する。
【００５５】
他方で、図１１の右側の流れに従い、ウエーハ（例えばシリコン）(200) をスライス加工して厚さの薄いスケールトランスファー基板を製作する(201) 。次いでこのスケールトランスファー基板に導電膜形成およびフォトリソグラフィにより導電配線と第１および第２の接続端子形成を行う(202) 。このスケールトランスファー基板の第１の接続端子に半導体チップ(300) の電極パッドを位置合わせして端子接続する(203) 。このスケールトランスファー基板の接続端子と半導体チップの電極端子を接続する工程を設けたことにより、端子数が多く、そのピッチが狭い端子接続を歩留まりよく行うことができる。
【００５６】
次に図１１の左右の工程の流れを合流させる。即ち、先に製作したパッケージ基板の開口部のインナーリードに、半導体チップを端子接続したスケールトランスファー基板の第２接続端子を位置合わせして接続(401) し、さらに封止(402) を行うことによって、パッケージングされた半導体装置(500) が得られる。
【００５７】
【発明の効果】
本発明によれば、半導体チップの集積度が高くなり、接続端子の数が多く、そのピッチが狭くなっても、半導体チップとパッケージの端子接続を行う際に、半導体チップと熱膨張率のほぼ等しいスケールトランスファー基板を用いることにより、端子接続における位置ずれを回避することができる。
【００５８】
また、パッケージ基板を接続端子数に対して標準化を行っておき、半導体チップのサイズや接続端子ピッチの相違するものに対しては、スケールトランスファー基板の方を変えることにより対処することができる。こうすることにより、従来のようにパッケージ基板を変更する場合に比べて、より低コスト且つ迅速な対応が可能となる。
【図面の簡単な説明】
【図１】  本発明の半導体装置の一実施形態を示す模式的断面図である。
【図２】  本発明の半導体装置の一実施形態におけるスケールトランスファー基板の配線を模式的に示す平面図である。
【図３】  本発明の半導体装置の他の一実施形態を示す模式的断面図である。
【図４】  本発明の半導体装置の他の一実施形態におけるスケールトランスファー基板の配線を模式的に示す平面図である。
【図５】  本発明の半導体装置のさらに他の一実施形態を示す模式的断面図である。
【図６】  本発明の半導体装置のさらに他の一実施形態を示す模式的断面図である。
【図７】  本発明の半導体装置のさらに他の一実施形態を示す模式的断面図である。
【図８】  本発明の半導体装置のさらに他の一実施形態を示す模式的断面図である。
【図９】  本発明の半導体装置のさらに他の一実施形態を示す模式的断面図である。
【図１０】  本発明の半導体装置のさらに他の一実施形態を示す模式的断面図である。
【図１１】  本発明の半導体装置のパッケージング工程の一例を示すブロックダイアグラムである。
【図１２】  従来技術による半導体装置の一例を示す模式的断面図である。
【符号の説明】
１‥‥パッケージ基板、    ２‥‥導電配線、    ３‥‥スケールトランスファー基板、    ４‥‥導電配線、    ５‥‥半導体チップ、    ６‥‥電極端子（バンプ）、    ７‥‥金属薄板、    ８‥‥接着剤、    ９‥‥接着剤、    １０‥‥接続端子（はんだポール）、    １１‥‥インナーリード、    １２‥‥第２の接続端子、    １３‥‥第１の接続端子、    １４‥‥ボンディングワイヤ、    １５‥‥スルーホール、    １６‥‥カバープレート、    １７‥‥封止樹脂、    １８‥‥スルーホール、    １９‥‥錐体状接続端子、    ２０‥‥開口部、    ２１‥‥接着剤、    ２２‥‥接着剤。
【図１】
0004130277.tif 000002
【図２】
0004130277.tif 000003
【図３】
0004130277.tif 000004
【図４】
0004130277.tif 000005
【図５】
0004130277.tif 000006
【図６】
0004130277.tif 000007
【図７】
0004130277.tif 000008
【図８】
0004130277.tif 000009
【図９】
0004130277.tif 000010
【図１０】
0004130277.tif 000011
【図１１】
0004130277.tif 000012
【図１２】
0004130277.tif 000013