(57)【特許請求の範囲】
【請求項１】
増幅用トランジスタの出力端子と負荷抵抗との間に接続されて、前記トランジスタの出力端子に現れる高調波を処理するための回路であって、前記増幅用トランジスタの出力が入力され、かつ、前記増幅用トランジスタの出力における基本波の波長（λ）の１／４の長さを有する第１伝送線路と、前記第１伝送線路の出力端子に互いに並列に接続された複数の第１スタブとを有し、
前記複数の第１スタブは、
Ｌ＝λ／４ｍ  （ただし、ｍ＝２，３，４，…，ｎ）
で表される伝送線路長Ｌを各々有しており、
かつ、
ｍ'＝ｐｋ  （ただし、ｐは３以上の奇数、ｋは、前記ｍのうちで現に設けられている第１スタブにおけるｍ）
で表されるｍ'に対応する伝送線路長を有する前記第１スタブのいずれかまたはすべての設置は省略されており、
さらに合成補償スタブを備え、前記合成補償スタブは、前記第１伝送線路の出力端子に接続されており、基本波に対する前記合成補償スタブのアドミタンスは、前記第１スタブの合成入力アドミタンスと大きさが等しくかつ逆符号とされている
ことを特徴とする高調波処理回路。
【請求項２】
前記合成補償スタブは、先端開放であることを特徴とする請求項１記載の高調波処理回路。
【請求項３】
前記合成補償スタブは、先端短絡であることを特徴とする請求項１記載の高調波処理回路。
【請求項４】
前記第１の伝送線路の出力端子と前記負荷抵抗との間に接続され、かつ、前記基本波の波長（λ）の１／４の長さを有する第２伝送線路をさらに備えたことを特徴とする請求項１〜３のいずれか１項記載の高調波処理回路。
【請求項５】
前記増幅用トランジスタに代えて、負性抵抗２端子増幅素子が用いられていることを特徴とする請求項１〜４のいずれか１項記載の高調波処理回路。
【請求項６】
増幅用トランジスタの出力端子と負荷抵抗との間に接続されて、前記トランジスタの出力端子に現れる高調波を処理するための回路であって、前記増幅用トランジスタの出力が入力される入力端子と、前記増幅用トランジスタの出力における基本波の波長（λ）の１／４の長さを有する第１伝送線路と、前記第１の伝送線路の出力端子に互いに並列に接続された複数の第１スタブとを有し、
前記複数の第１スタブは、
Ｌ＝λ／４ｍ  （ただし、ｍ＝２，３，４，…，ｎ）
で表される伝送線路長Ｌを各々有するものであり、
さらに合成補償スタブを備え、前記合成補償スタブは、前記第１伝送線路の出力端子に接続されており、基本波に対する前記合成補償スタブのアドミタンスは、前記第１スタブの合成入力アドミタンスと大きさが等しくかつ逆符号とされていることを特徴とする高調波処理回路。
【請求項７】
前記合成補償スタブに代えて、前記第１の伝送線路の出力端子に接続され、かつ、前記第１スタブの合成入力アドミタンスと大きさが等しくかつ逆符号であるリアクタンス素子を有することを特徴とする請求項１に記載の高調波処理回路。
【請求項８】
請求項１〜７のいずれか１項に記載の高調波処理回路における前記第１の伝送線路の入力端子が、前記増幅用トランジスタの出力端子に接続されていることを特徴とする増幅回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、高調波処理回路およびこれを用いた増幅回路に関するものである。
【０００２】
【従来の技術】
近年、ＨＥＭＴやＨＢＴなどの、高速動作可能なトランジスタが実用化されている。これらの素子によれば、５０〜６０ＧＨｚ帯の動作周波数を実現することができる。ところで、これらの素子においては、利得を向上させるために、高調波を積極的に利用することがある。この場合は、高調波による電力消費を抑えることが、電力効率を向上させるために望ましい。
【０００３】
こうした目的のために、いわゆるＦ級の増幅動作を実現できる負荷回路が望まれる。理想的なＦ級増幅においては、トランジスタの出力における瞬時電流と瞬時電圧との重なりがないため、消費電力を少なくできる。そのための負荷回路としては、例えば、特開平２００１−１１１３６２公報（文献１）や特許第２５１３１４６公報（文献２）に示されたものがある。文献１に示された負荷回路および実装レイアウトを図１および図２に示す。
【０００４】
この負荷回路は、増幅用トランジスタＱ１の出力端子に接続されたものである。この負荷回路は、第１伝送線路Ｔ１１と、第２伝送線路Ｔ１２と、スタブＴ２〜Ｔ７と、補償スタブＴ２′〜Ｔ７′とを主要な構成として備えている。第２伝送線路Ｔ１２の出力端子は、負荷抵抗Ｒ０に接続されている。
【０００５】
この回路によれば、スタブＴ２〜Ｔ７を設けたので、端子Ａにおいて、２次〜７次の高調波２ｆ０，３ｆ０，４ｆ０，５ｆ０，６ｆ０，７ｆ０に対して、インピーダンスを零とすることができる。ここで、増幅動作の基本波周波数をｆ０としている。また、この回路によれば、補償スタブＴ２′〜Ｔ７′を設けたので、スタブＴ２〜Ｔ７における残留リアクタンス成分を零とすることが可能になる。これらの構成により、電力効率を向上させることができる。
【０００６】
しかしながら、この負荷回路を実装しようとすると、図２に示されるように、限られたスペースに多数のスタブを設ける必要がある。図ではＴ６まで記載している。この状態でも、実装面積が大きくなってしまうばかりか、狭い空間にスタブを構成する作業が繁雑となってしまう。また、Ｔ７以上のスタブを設けることは、かなりの困難を伴うことになる。
【０００７】
【発明が解決しようとする課題】
本発明は、前記の事情に鑑みてなされたものである。本発明は、スタブ数を減少させることができる負荷回路を提供することを目的としている。
【０００８】
【課題を解決するための手段】
請求項１記載の高調波処理回路は、増幅用トランジスタの出力端子と負荷抵抗との間に接続されて、前記トランジスタの出力端子に現れる高調波を処理するための回路である。この回路は、増幅用トランジスタの出力が入力され、かつ、増幅用トランジスタの出力における基本波の波長（λ）の１／４の長さを有する第１伝送線路と、前記第１伝送線路の出力端子に互いに並列に接続された複数の第１スタブとを有する。
さらに、前記複数の第１スタブは、
Ｌ＝λ／４ｍ  （ただし、ｍ＝２，３，４，…，ｎ）
で表される伝送線路長Ｌを各々有しており、
かつ、
ｍ'＝ｐｋ  （ただし、ｐは３以上の奇数、ｋは、前記ｍのうちで現に設けられている第１スタブにおけるｍ）
で表されるｍ'に対応する伝送線路長を有する前記第１スタブのいずれかまたはすべての設置が省略されたものとなっている。
さらに、この高調波処理回路は、さらに合成補償スタブを備えている。この合成補償スタブは、前記第１伝送線路の出力端子に接続されており、基本波に対する前記合成補償スタブのアドミタンスは、前記第１スタブの合成入力アドミタンスと大きさが等しくかつ逆符号とされている。
【０００９】
請求項２記載の高調波処理回路は、請求項１記載のものにおいて、さらに、前記第１伝送線路の出力端子に互いに並列に接続された複数の第２スタブを有している。これらの第２スタブの伝送線路長Ｌｈは、Ｌｈ＋Ｌ＝λ／２を満たす長さに各々設定されている。
【００１１】
請求項２記載の高調波処理回路は、請求項１記載のものにおいて、前記合成補償スタブを、先端開放のものとしている。
【００１２】
請求項３記載の高調波処理回路は、請求項１記載のものにおいて、前記合成補償スタブを、先端短絡のものとしている。
【００１５】
請求項４記載の高調波処理回路は、請求項１〜３のいずれか１項記載のものにおいて、前記第１の伝送線路の出力端子と前記負荷抵抗との間に接続され、かつ、前記基本波の波長（λ）の１／４の長さを有する第２伝送線路をさらに備えた構成となっている。
【００１７】
請求項５記載の高調波処理回路は、請求項１〜４のいずれか１項記載のものにおいて、前記増幅用トランジスタに代えて、負性抵抗２端子増幅素子を用いている。
【００１８】
請求項６記載の高調波処理回路は、増幅用トランジスタの出力端子と負荷抵抗との間に接続されて、前記トランジスタの出力端子に現れる高調波を処理するための回路であって、前記増幅用トランジスタの出力が入力される入力端子と、前記増幅用トランジスタの出力における基本波の波長（λ）の１／４の長さを有する第１伝送線路と、前記第１の伝送線路の出力端子に互いに並列に接続された複数の第１スタブとを有し、
前記複数の第１スタブは、
Ｌ＝λ／４ｍ  （ただし、ｍ＝２，３，４，…，ｎ）
で表される伝送線路長Ｌを各々有するものであり、
さらに合成補償スタブを備え、前記合成補償スタブは、前記第１伝送線路の出力端子に接続されており、基本波に対する前記合成補償スタブのアドミタンスは、前記第１スタブの合成入力アドミタンスと大きさが等しくかつ逆符号とされているものである。
請求項７記載の高調波処理回路は、請求項１に記載のものにおいて、前記合成補償スタブに代えて、前記第１の伝送線路の出力端子に接続され、かつ、前記第１スタブの合成入力アドミタンスと大きさが等しくかつ逆符号であるリアクタンス素子を有する構成となっている。
【００１９】
請求項８記載の増幅回路は、請求項１〜７のいずれか１項に記載の高調波処理回路における前記第１の伝送線路の入力端子が、前記増幅用トランジスタの出力端子に接続されている構成となっている。
【００２０】
【発明の実施の形態】
本発明の第１実施形態に係る負荷回路を、添付の図面を参照しながら説明する。まず、図３に基づいて、この負荷回路の構成を説明する。この負荷回路は、増幅用トランジスタ（後述）の出力端子と負荷抵抗Ｒ０との間に接続されるものである。この負荷回路は、第１伝送線路Ｔ１１と、第２伝送線路Ｔ１２と、複数の第１スタブＴ２〜Ｔ７と、合成補償スタブＴ＊とを主要な構成として備えている。
【００２１】
第１伝送線路Ｔ１１の入力端子Ｃは、トランジスタの出力端子に接続されている。第１伝送線路Ｔ１１の長さは、トランジスタの出力における基本波の波長（λ）の１／４の長さを有している。
【００２２】
第２伝送線路Ｔ１２の入力側は、第１伝送線路Ｔ１１の出力端子Ａに直列に接続されている。第２伝送線路Ｔ１２の出力側は、負荷抵抗Ｒ０に接続されている。第２伝送線路Ｔ１２の長さは、第１伝送線路Ｔ１１と同様とされている。
【００２３】
複数の第１スタブＴ２〜Ｔｎ（図ではＴ７まで）は、互いに並列に、第１伝送線路Ｔ１１の出力端子Ａに接続されている。ここでｎは任意の正の整数である。これらの第１スタブＴ２〜Ｔｎの、各々の伝送線路長Ｌは、
Ｌ＝λ／４ｍ  （ただし、ｍ＝２，３，４，…，ｎ）
とされている。
【００２４】
さらに、本実施形態では、複数の第１スタブＴ２〜Ｔｎは、連続的にすべて設けられているものではない。すなわち、本実施形態では、
「ｍ'＝ｐｋ  （ただし、ｐは３以上の奇数、ｋは、前記ｍのうちで現に設けられている第１スタブにおけるｍ）で表されるｍ'に対応する伝送線路長を有する第１スタブＴ２〜Ｔｎ」のうち、いずれかまたはすべての設置が省略されたものとなっている。ここで、「省略された」とは、設けられていないことを意味する。例えば、図示例では、ｐ＝３でかつｋ＝２の場合として、スタブＴ６が省略されている。また、ｋは、前記の通り、実際に設けられたスタブＴｋにおけるｋを意味する。したがって、Ｔ２を設けた場合に、Ｔ６を省略するという意味である。Ｔ３を設けた場合には、ｐ＝３でかつｋ＝３の場合として、スタブＴ９を省略できる。スタブを省略できる理由は後述する。
【００２５】
合成補償スタブＴ＊は、第１の伝送線路の出力端子Ａに接続されている。合成補償スタブＴ＊のアドミタンスは、複数の第１スタブＴ２〜Ｔｎ（ただし省略されたスタブを除く）の合成入力アドミタンスと大きさが等しくかつ逆符号とされている。図示例では、このような合成補償スタブＴ＊を、先端開放のスタブにより構成している。また、合成補償スタブＴ＊を、先端短絡のスタブによって構成することもできる。さらに、合成補償スタブＴ＊に代えて、第１スタブＴ２〜Ｔｎ（ただし省略されたスタブを除く）の合成入力アドミタンスと大きさが等しくかつ逆符号とされたアドミタンスを有するリアクタンス素子を用いてもよい。そのようなリアクタンス素子の例としては、例えば、集中定数インダクタＬ、集中定数キャパシタＣ、ならびに先端にインダクタＬまたはキャパシタＣが装荷されたスタブがある。なお、図３中で符号ＺＬは、この負荷回路の合成インピーダンスを示している。
【００２６】
つぎに、本実施形態の負荷回路を用いた増幅回路の例を図４に基づき説明する。この例では、増幅用トランジスタＳの出力端子に、第１の伝送線路Ｔ１１の入力端子Ｃが接続されている。また、増幅用トランジスタＳと負荷抵抗Ｒ０との間には、直流阻止用のカップリングコンデンサＣ１およびＣ２が接続されている。さらに、トランジスタＳには、電源電圧Ｖｄｄが供給されている。
【００２７】
つぎに、本実施形態に係る負荷回路の動作について説明する。
まず、第１伝送線路Ｔ１１を設けたことにより、基本波ｆ０に対する入力インピーダンスは零となる。さらに、ｍ次の各高調波に対する第１スタブＴｍ（ｍ＝２，３，４，…，ｎ）により、各高調波におけるＡ点のインピーダンスを零とすることができる。これらの動作は、文献１に示された従来の負荷回路と同様である。
【００２８】
さらに、本実施形態では、第１スタブＴ２〜Ｔｎのうちで、一つまたはそれ以上のスタブが省略されている。その動作を以下に説明する。まず、第１スタブ全体（以下「Ｔｋ」で示す）を、図５に示されるような２端子対回路（４端子回路）として考える。すると、第１スタブＴｋのＦ行列は、すべての周波数ｆに対して、ｆｋ＝ｋｆ0をｋ次高調波の周波数として、
【数１】
0004143805.tif 000002
で表される。（１）式は、ｆ＝ｆｋ，３ｆｋ，５ｆｋ，７ｆｋ…＝ｋｆ０，３ｋｆ０，５ｋｆ０，…において
【数２】
0004143805.tif 000003
ただし、ｆ＝ｆ０，５ｆ０，９ｆ０，… のとき＋，
ｆ＝  ３ｆ０，７ｆ０，１１ｆ０，…のとき−
となり、従って、このときの入力インピーダンスＺｉｎｋは、
【数３】
0004143805.tif 000004
となる。さらに、Ｔｋは先端開放であるから、Ｉ２＝０によりＺｉｎｋ＝０となる。
【００２９】
このことから、第１スタブＴkを設けることで、ｋ次高調波以外にも３ｋ次、５ｋ次、７ｋ次、・・・という各高調波におけるＡ点でのインピーダンスが零となることが判る。従来は、各高調波に対応する第１スタブを一本づつ設けていた。つまり、２次高調波に対しＴ2、３次高調波に対しＴ3というスタブを設けていた。しかしながら、前記の考察から明らかなように、スタブＴｋがあれば、Ｔ３ｋ，Ｔ５ｋ，Ｔ７ｋ，・・・を設ける必要はない。つまり、Ｔ３ｋ，Ｔ５ｋ，Ｔ７ｋ，・・・を省いても、Ｔｋがそれらの代わりとなり、省く前と同様の負荷インピーダンス特性（奇数次高調波に対し開放、偶数次高調波に対し短絡）を実現できる。具体的には、Ｔ２によって代替可能なＴ６，Ｔ１０，Ｔ１４，・・・、Ｔ３によって代替可能なＴ９，Ｔ１５，Ｔ２１，・・・、Ｔ４によって代替可能なＴ１２，Ｔ２０，Ｔ２８，・・・を省く事ができる。表１に、Ｔｋを設けた場合に省略できるスタブを示す。
【００３０】
【表１】
0004143805.tif 000005
【００３１】
以上をまとめると、省くことのできる高調波処理スタブは「既に設けられているスタブにおけるｍの値が２以上の整数であるときに、そのｍの奇数倍の高調波に対応するスタブＴｍ」と言える。言い換えれば、この定義に当てはまらない、ｍの値が２の階乗と素数とであるスタブ、具体的には Ｔ２，Ｔ３，Ｔ４，Ｔ５，Ｔ７，・・・は、省かれずに残る。そして、それらのみで、所望の負荷インピーダンス特性が得られる。もちろん、どの次数までを考慮してスタブを設けるかは任意の設計事項である。また、省略できるすべてのスタブを省略することは必須ではなく、一部を残存させておくことも理論的には可能である。
【００３２】
このように、本実施形態では、第１スタブの数を従来に比べて削減することができる。したがって、スタブ設置に要する面積を小さくすることができ、さらに、スタブ実装工程が容易となるという利点がある。
【００３３】
本実施形態に係る負荷回路の負荷インピーダンス特性を図６（ｂ）に示す。比較のため、第１スタブを削減していない場合（図１に示す従来技術）の負荷インピーダンスを図６（ａ）に示す。本実施形態の回路においても、削減前の回路と同様に、負荷インピーダンスは、奇数次高調波に対して開放、偶数次高調波に対して短絡となっている。しかも、基本波（１．９ＧＨｚ）に対する負荷インピーダンスは等しい。これにより、本実施形態の回路は、削減前の回路と同様の負荷インピーダンスを有していることが判る。
【００３４】
つぎに、合成補償スタブＴ＊を用いることができる理由について説明する。前記した第１スタブＴ２〜Ｔｎ（前記に従って一部のスタブが削減されたもの）の合成入力アドミタンスをＹｉｎＴとする。スタブＴ＊は、このアドミタンスＹｉｎＴと大きさが等しく逆符号の入力アドミタンスを有している。したがって、この一本のスタブＴ＊により、第１スタブＴ２〜Ｔｎが基本波に与える影響（残留リアクタンスの影響）を除去することができる。従来は、第１スタブの一本ごとに一本の補償スタブを設けていた。しかしながら、本実施形態では、前記した理由により、補償スタブの数を削減することができる。よって、本実施形態では、スタブ設置に要する面積をさらに、小さくすることができる。また、本実施形態では、スタブ実装工程をさらに容易とすることができる。
【００３５】
合成補償スタブＴ＊を得る方法についてさらに具体的に説明する。先端開放の伝送線路（長さｌ、伝搬定数β、特性インピーダンスＺ０）の入力アドミタンスＹは、
【数４】
0004143805.tif 000006
で表される。これから、スタブＴｋにおける、基本波に対する入力アドミタンスＹｉｎｋは、以下の通りとなる。すなわち、まず、基本波の伝搬定数βは、β＝β０＝２π／λ０となる。さらに、スタブＴｋは、ｋ次高調波（波長λｋ＝λ０／ｋ）に対する４分の１波長線路であるから、その長さｌは、ｌ＝λｋ／４＝λ０／４ｋとなる。これらを（４）式に代入すると、
【数５】
0004143805.tif 000007
となる。
【００３６】
一方、第１スタブＴ２〜Ｔ７全体の合成入力アドミタンスをＹinTとすると、
【数６】
0004143805.tif 000008
となる。したがって、合成補償スタブＴ＊（長さＬｈ）の入力インピーダンスＹinhをＹinh＝−ＹinTとすることにより、第１スタブが基本波に与える影響を、一本の合成補償スタブによって除去することができる。
【００３７】
つぎに、先端開放の伝送線路により合成補償スタブT＊を構成する例について説明する。前記（４）および（６）式より、
【数７】
0004143805.tif 000009
である。すると、長さＬｈは、
【数８】
0004143805.tif 000010
となる。これを実際に計算すると、
Ｌｈ＝０．３０９５９２５３λ０≒０．３λ０
のように求めることができる。
【００３８】
なお、この実施形態では、第１の伝送線路Ｔ１１の出力端子と負荷抵抗Ｒ０との間に、基本波の波長（λ）の１／４の長さを有する第２伝送線路Ｔ１２を接続している。このため、この実施形態では、基本波における増幅動作に対して適切な負荷インピーダンスを、伝送線路Ｔ１２の特性インピーダンスを変化させることにより実現できるという利点がある。しかも、この場合には、伝送線路Ｔ１２の特性インピーダンスの変化は、高調波のための負荷インピーダンスには一切影響を与えないという利点もある。
【００３９】
【実施例】
本実施形態の負荷回路を、下記条件の増幅用トランジスタＳに適用した。
飽和ドレイン電流：６０ｍＡ
しきい値電圧：−０．９Ｖ
電源電圧：３．４Ｖ
最大発振周波数ｆmax：７０ＧＨｚ
構成：ヘテロ接合ＦＥＴ
【００４０】
この場合の、ドレイン電流端子における電圧・電流特性を、ハーモニックバランスシミュレータにより計算した。その結果を図７に示す。瞬時電圧と瞬時電流との重なりがほぼ無くなっており、理想的なＦ級動作に近い動作を実現している。このときの付加電力効率（Power-added Efficiency, PAE）を図８に示す。この図から、ＰＡＥはほぼ９０％に達することが判る。なお、この図において、Ｐoutは、負荷抵抗において得られる出力電力を示している。
【００４１】
次に、本発明の第２実施形態に係る負荷回路を説明する。前記した第１実施形態においては、補償用のスタブとして、合成補償スタブＴ＊を用いた。しかしながら、第２実施形態では、これに代えて、複数の補償用の第２スタブを設ける構成とした。その回路の例を図９に示す。ここでは、第１スタブＴ２〜Ｔ７に対応して、補償用の第２スタブＴ２＊〜Ｔ７＊が設けられている。もちろん、省略された第１スタブに対応する第２スタブは省略されている。この構成においても、前記した実施形態と同様に、残留リアクタンスによる、基本波への影響を除去することができる。この場合の動作は、前記した文献１に記載された通りなので、詳細の説明は省略する。また、この実施形態においても、第１スタブＴ６と第２スタブＴ６＊とを省略しているので、その分、スタブの数を削減することができる。また、第２実施形態においては、さらに、第２スタブのそれぞれの伝送線路長Ｌｈを、
Ｌｈ＝（２ｍ−１）λ／４ｍ  （ただしｍ＝２，３，４，…，ｎ）
という関係を満たすものとした。このように設定すると、伝送線路長Ｌｈ＋Ｌが常にλ／２となるので、インピーダンス補償の設計が容易であるという利点がある。
【００４２】
さらに、第２実施形態においては、複数の第１スタブと複数の第２スタブとが、互いに線対称となる位置に配置されている。このように配置することにより、多数のスタブを、一点（この例では出力端子Ａ）を基準として並列接続することができる。このため、スタブ配置に要する面積を小さくしうるという利点がある。
【００４３】
なお、前記各実施形態の記載は単なる一例に過ぎず、本発明に必須の構成を示したものではない。各部の構成は、本発明の趣旨を達成できるものであれば、上記に限らない。例えば、前記実施形態では、増幅用素子としてトランジスタを用いたが、これに代えて、負性抵抗の２端子増幅素子を用いることもできる。そのような素子の一例は、ガンダイオードである。
【００４４】
【発明の効果】
本発明によれば、スタブ数を減少させることができる負荷回路、および、それを用いた高効率な増幅回路を提供することができる。
【図面の簡単な説明】
【図１】従来の負荷回路を用いた増幅回路を示す図である。
【図２】図１に示す回路を基板上に実装した一例を示す説明図である。
【図３】本発明の第１実施形態に係る負荷回路を示す図である。
【図４】図３に示す負荷回路を用いた増幅回路を示す図である。
【図５】第１実施形態を説明するために用いる２端子回路を示す図である。
【図６】図（ａ）は、従来の負荷回路における負荷インピーダンス特性を示すグラフであり、図（ｂ）は、第１実施形態の負荷回路における負荷インピーダンス特性を示すグラフである。
【図７】本発明の第１実施形態に係る増幅回路を用いた実施例の結果を示す図であり、トランジスタのドレイン端子における電圧・電流特性を示すグラフである。
【図８】本発明の第１実施形態に係る増幅回路を用いた実施例の結果を示す図であり、回路の負荷電力特性を示すグラフである。
【図９】本発明の第２実施形態に係る負荷回路を示す図である。
【符号の説明】
ｆ０  基本波の周波数
２ｆ０，３ｆ０，４ｆ０，５ｆ０，６ｆ０，７ｆ０  高調波の周波数
Ａ  第１伝送線路の出力端子
Ｃ  第１伝送線路の入力端子
Ｃ１・Ｃ２  カップリングコンデンサ
Ｓ  増幅用トランジスタ
Ｒ０  負荷抵抗
Ｔ＊  合成補償スタブ
Ｔ１１  第１伝送線路
Ｔ１２  第２伝送線路
Ｔ２〜Ｔｎ  第１スタブ
Ｔ２＊〜Ｔｎ＊  第２スタブ（補償スタブ）
【図１】
0004143805.tif 000011
【図２】
0004143805.tif 000012
【図３】
0004143805.tif 000013
【図４】
0004143805.tif 000014
【図５】
0004143805.tif 000015
【図６】
0004143805.tif 000016
【図７】
0004143805.tif 000017
【図８】
0004143805.tif 000018
【図９】
0004143805.tif 000019