(57)【特許請求の範囲】
【請求項１】
入力映像信号に所定のシェーディング補正係数を乗算してシェーディング補正された映像信号を出力する第１の乗算手段と、前記シェーディング補正された映像信号からエッジ信号を抽出するエッジ抽出手段と、コアリングレベル信号に前記シェーディング補正係数を乗算して補正されたコアリングレベル信号を出力する第２の乗算手段と、前記抽出されたエッジ信号に対して前記補正されたコアリングレベル信号に応じてコアリングを行ってコアリングされたエッジ信号を出力するコアリング手段と、前記コアリングされたエッジ信号に所定の強調度を乗算して強調されたエッジ信号を出力する第３の乗算手段と、前記第１の乗算手段からのシェーディング補正された映像信号に前記第３の乗算手段からの強調されたエッジ信号を加算して出力映像信号を得る加算手段とを備えたことを特徴とするエッジ補正回路。
【請求項２】
前記コアリング手段が、入力エッジ信号から、前記補正されたコアリングレベル信号によって定まるしきい値以下の信号を除去して出力信号を発生するしきい値処理手段からなることを特徴とする請求項１記載のエッジ補正回路。
【請求項３】
前記コアリング手段が、入力エッジ信号における負値の入力に対応する範囲の信号を絶対値が等しい正値として出力する第１の信号変換手段と、該第１の信号変換手段の出力信号を、前記補正されたコアリングレベル信号によって定まるしきい値だけ負方向にシフトして出力を発生する減算手段と、該減算手段の出力信号における負値の範囲を除去するリミット手段と、該リミット手段の出力信号における、負値の入力に対応する範囲の信号を絶対値が等しい負値として出力する第２の信号変換手段とからなることを特徴とする請求項１記載のエッジ補正回路。
【請求項４】
前記コアリング手段が、２の補数を含む２進信号からなる入力エッジ信号を絶対値に変換する絶対値化手段と、前記絶対値からなるエッジ信号から前記補正されたコアリングレベル信号を減算する減算手段と、該減算結果のエッジ信号における負値の範囲を除去するリミット手段と、該リミット手段の出力エッジ信号を絶対値から２の補数を含む２進信号に変換する絶対値−２の補数変換手段とからなることを特徴とする請求項１記載のエッジ補正回路。
【請求項５】
入力映像信号に所定のシェーディング補正係数を乗算してシェーディング補正された映像信号を生成して、該シェーディング補正された映像信号からエッジ信号を抽出するとともに、コアリングレベル信号に前記シェーディング補正係数を乗算して補正されたコアリングレベル信号を生成し、前記抽出されたエッジ信号に対して前記補正されたコアリングレベル信号に応じてコアリングを行ってコアリングされたエッジ信号を生成したのち、該コアリングされたエッジ信号に所定の強調度を乗算して強調されたエッジ信号を生成し、前記シェーディング補正された映像信号に前記強調されたエッジ信号を加算して出力映像信号を得ることを特徴とするエッジ補正方法。
【請求項６】
前記コアリングが、前記抽出されたエッジ信号から前記補正されたコアリングレベル信号によって定まるしきい値以下の信号を除去することによって行われることを特徴とする請求項５記載のエッジ補正方法。
【請求項７】
前記コアリングが、入力エッジ信号における負値の範囲を絶対値が等しい正値に変換し、前記補正されたコアリングレベル信号によって定まるしきい値だけ負方向にシフトして該シフトされた信号における負値の範囲を除去した信号の、負値の入力に対応する範囲の信号を絶対値が等しい負値に変換することによって行われることを特徴とする請求項５記載のエッジ補正方法。
【請求項８】
前記コアリングが、２の補数を含む２進信号からなる入力エッジ信号を絶対値に変換し、該絶対値からなるエッジ信号から前記補正されたコアリングレベル信号を減算し、該減算結果のエッジ信号から負値の範囲を除去して、２の補数を含む２進信号に変換することによって行われることを特徴とする請求項５記載のエッジ補正方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、画像情報のエッジを強調するためのエッジ補正回路に係り、詳しくは、エッジ補正処理時のノイズの増幅を抑制したエッジ補正回路及びエッジ補正方法に関する。
【０００２】
【従来の技術】
画像処理装置において、カメラからの入力映像信号によって画像表示を行う場合には、表示される画面を見やすくするとともに、画像表現を強調する目的から、エッジ補正回路を設けて、撮影レンズの特性に基づく画面周辺の明るさの低下を電気的に補正するためのシェーディング処理と、画像のエッジを強調して表現するためのエッジ補正処理とが行われているが、従来は、このようなシェーディング処理とエッジ補正処理とをそれぞれ独立のものとして行ったのち、それぞれの処理結果を足し合わせて、出力映像信号を得るようにしていた。
【０００３】
図８は、従来のエッジ補正回路の構成例を示したものである。
この従来例のエッジ補正回路は、図８に示すように、シェーディング補正係数発生回路１と、乗算器２と、エッジ抽出用バンドパスフィルタ（ＢＰＦ）３と、コアリング回路４と、乗算器５と、加算器６とから概略構成されている。
【０００４】
シェーディング補正係数発生回路１は、映像信号入力に対するシェーディング補正特性を決定するためのシェーディング補正係数信号を発生する。乗算器２は、入力映像信号に対してシェーディング補正係数を乗算して、シェーディング補正された映像信号を出力する。エッジ抽出用ＢＰＦ３は、乗算器２からのシェーディング補正された映像信号から、エッジ成分を抽出して、エッジ信号として出力する。
【０００５】
コアリング回路４は、エッジ抽出用ＢＰＦ３からのエッジ信号から、コアリングレベル信号で定まるしきい値以下の信号を遮断するコアリング処理を行うことによって、ノイズ成分を減衰したエッジ信号を出力する。乗算器５は、コアリング回路４からのエッジ信号にエッジ強調度信号を乗算して、強調されたエッジ信号を出力する。加算器６は、乗算器２からのシェーディング補正された映像信号と、乗算器５からの強調されたエッジ信号とを加算して、出力映像信号を生成する。
【０００６】
図９は、従来のコアリング回路の論理回路構成例を示したものである。図８に示すコアリング回路４は、図９に示すように、コンパレータ４１と、アンド回路４２とからなるしきい値処理回路を構成している。
コンパレータ４1 は、エッジ抽出用ＢＰＦ３からの入力信号（ｎビット）が、コアリングレベル信号（ｎビット）によって定まるしきい値を超えたとき０を出力し、それ以外のときは１を出力する。アンド回路４２は、コンパレータ４1 の出力が０のとき０を出力し、コンパレータ４1 の出力が１のときは、入力信号をそのまま出力する。
従って、図９の回路によれば、入力信号における、しきい値以下の部分が遮断された出力信号が得られる。
【０００７】
図１０は、この従来例のエッジ補正回路の動作を説明するタイミングチャートであって、図８に示されたエッジ補正回路の各部における、１走査期間の各部信号を示し、（ａ）は入力映像信号Ｓ１１、（ｂ）はシェーディング補正係数信号Ｓ１２、（ｃ）はシェーディング補正された映像信号Ｓ１３、（ｄ）はエッジ信号Ｓ１４及びコアリングレベル信号Ｓ１５、（ｅ）はコアリング回路３の出力信号Ｓ１６、（ｆ）は出力映像信号Ｓ１８をそれぞれ示し、これら各図において、横軸は、画面中央をｃとしたときの、１走査期間の画像に対応する各信号の時間的位置を表し、縦軸は、各信号のレベルを表している。
【０００８】
以下、図８乃至図１０を参照して、従来のエッジ補正回路の動作を説明する。
入力映像信号Ｓ１１は、矩形状の被写体の輪郭を示すものであるが、撮影レンズの特性に基づいて、図１０（ａ）に示すように、画面中央位置ｃを中心として左右の信号レベルが低下したものとなっている。さらに入力映像信号Ｓ１１には、図中、砂子模様で示すように、その上下にノイズが重畳している。
【０００９】
入力映像信号Ｓ１１は、乗算器２において、シェーディング補正係数発生回路１で発生した、図１０（ｂ）に示すような、画面中央では小さいが、画面の左右では、対称に次第に増大する値を有するシェーディング補正係数Ｓ１２を乗算されることによって、左右の信号レベルの低下を補正されて、図１０（ｃ）に示すような、シェーディング補正された映像信号Ｓ１３として出力される。
映像信号Ｓ１３は、シェーディング補正時、増幅されることによって振幅が大きくなり、その際、ノイズも増幅されて大きくなっている。
【００１０】
シェーディング補正された映像信号Ｓ１３は、エッジ抽出用ＢＰＦ３に入力される。エッジ抽出用ＢＰＦ３では、映像信号Ｓ１３における隣接２画素間の差分をとって得た信号からもう一度差分をとる（二重差分）等の処理を行うことによって、被写体の左右の輪郭に対応する位置に、図１０（ｄ）に示すような、エッジ信号Ｓ１４が抽出される。エッジ信号Ｓ１４にも、砂子模様で示すようにノイズが重畳している。
【００１１】
抽出されたエッジ信号Ｓ１４は、コアリングレベル信号Ｓ１５とともに、コアリング回路４に加えられる。コアリングレベル信号Ｓ１５は、図１０（ｄ）に示すように、画面の各部で大きさが等しいしきい値からなっている。コアリング回路４では、入力されたエッジ信号Ｓ１４から、コアリングレベル信号Ｓ１５で定まる正負のしきい値範囲内の部分を遮断することによって、図１０（ｅ）に示すような、ノイズ成分を減衰したエッジ信号からなる出力信号Ｓ１６が得られる。
【００１２】
コアリング回路４の出力信号Ｓ１６は、乗算器５において、エッジに対する強調の度合いを決定するエッジ強調度信号を乗算されて、強調されたエッジ信号Ｓ１７として出力される。強調されたエッジ信号Ｓ１７と、乗算器２からのシェーディング補正された映像信号Ｓ１３とを、加算器６において加算することによって、図１０（ｆ）に示すような、シェーディング補正され、エッジ強調された出力映像信号Ｓ１８が得られる。
出力映像信号Ｓ１８には、シェーディング処理に基づくノイズ（濃い砂子模様で模式的に示す）と、コアリング処理で残留し、エッジ強調処理で増幅されたノイズ（薄い砂子模様で模式的に示す）とが重畳されている。
【００１３】
【発明が解決しようとする課題】
図８に示された、従来のエッジ補正回路では、シェーディング補正した映像信号Ｓ１３から抽出したエッジ信号Ｓ１４に対して、画面位置にかかわらず一定の値を有するしきい値からなる、コアリングレベル信号Ｓ１５によってコアリング処理を行うようにしている。
しかしながら、シェーディング補正された映像信号Ｓ１３は、シェーディング補正係数の値が大きいところと小さいところとでは、ノイズレベルに差があるため、一定の大きさを持つしきい値であるコアリングレベル信号Ｓ１５によってコアリング処理を行うと、レベルが大きい部分のノイズが減衰させられずに残ってしまう。
【００１４】
そして、このようにして残留したノイズがエッジ強調度信号によってさらに強調されて、加算器６で、シェーディング補正した映像信号Ｓ１３に加算されるため、出力映像信号Ｓ１８において、ノイズが強調される結果になるという問題があった。
これに対して、シェーディング処理によって増大したノイズを減衰させるために、コアリングレベル信号Ｓ１５のしきい値レベルを大きくすると、エッジ信号成分も減衰するため、エッジ強調の効果が減少するという別の問題が生じることになる。
【００１５】
この発明は上述の事情に鑑みてなされたものであって、エッジ補正回路において、エッジ補正処理によって出力映像信号におけるノイズが強調されるのを防止することが可能な、エッジ補正回路及びエッジ補正方法を提供することを目的としている。
【００１６】
【課題を解決するための手段】
上記課題を解決するため、請求項１記載の発明はエッジ補正回路に係り、入力映像信号に所定のシェーディング補正係数を乗算してシェーディング補正された映像信号を出力する第１の乗算手段と、上記シェーディング補正された映像信号からエッジ信号を抽出するエッジ抽出手段と、コアリングレベル信号に上記シェーディング補正係数を乗算して補正されたコアリングレベル信号を出力する第２の乗算手段と、上記抽出されたエッジ信号に対して上記補正されたコアリングレベル信号に応じてコアリングを行ってコアリングされたエッジ信号を出力するコアリング手段と、上記コアリングされたエッジ信号に所定の強調度を乗算して強調されたエッジ信号を出力する第３の乗算手段と、上記第１の乗算手段からのシェーディング補正された映像信号に上記第３の乗算手段からの強調されたエッジ信号を加算して出力映像信号を得る加算手段とを備えたことを特徴としている。
【００１７】
また、請求項２記載の発明は、請求項１記載のエッジ補正回路に係り、上記コアリング手段が、入力エッジ信号から、上記補正されたコアリングレベル信号によって定まるしきい値以下の信号を除去して出力信号を発生するしきい値処理手段からなることを特徴としている。
【００１８】
また、請求項３記載の発明は、請求項１記載のエッジ補正回路に係り、上記コアリング手段が、入力エッジ信号における負値の入力に対応する範囲の信号を絶対値が等しい正値として出力する第１の信号変換手段と、該第１の信号変換手段の出力信号を、上記補正されたコアリングレベル信号によって定まるしきい値だけ負方向にシフトして出力を発生する減算手段と、該減算手段の出力信号における負値の範囲を除去するリミット手段と、該リミット手段の出力信号における、負値の入力に対応する範囲の信号を絶対値が等しい負値として出力する第２の信号変換手段とからなることを特徴としている。
【００１９】
また、請求項４記載の発明は、請求項１記載のエッジ補正回路に係り、上記コアリング手段が、２の補数を含む２進信号からなる入力エッジ信号を絶対値に変換する絶対値化手段と、上記絶対値からなるエッジ信号から上記補正されたコアリングレベル信号を減算する減算手段と、該減算結果のエッジ信号ににおける負値の範囲を除去するするリミット手段と、該リミット手段の出力エッジ信号を絶対値から２の補数を含む２進信号に変換する絶対値−２の補数変換手段とからなることを特徴としている。
【００２０】
また、請求項５記載の発明は、エッジ補正方法に係り、入力映像信号に所定のシェーディング補正係数を乗算してシェーディング補正された映像信号を生成して、該シェーディング補正された映像信号からエッジ信号を抽出するとともに、コアリングレベル信号に上記シェーディング補正係数を乗算して補正されたコアリングレベル信号を生成し、上記抽出されたエッジ信号に対して上記補正されたコアリングレベル信号に応じてコアリングを行ってコアリングされたエッジ信号を生成したのち、該コアリングされたエッジ信号に所定の強調度を乗算して強調されたエッジ信号を生成し、上記シェーディング補正された映像信号に上記強調されたエッジ信号を加算して出力映像信号を得ることを特徴としている。
【００２１】
また、請求項６記載の発明は、請求項５記載のエッジ補正方法に係り、上記コアリングが、上記抽出されたエッジ信号から上記補正されたコアリングレベル信号によって定まるしきい値以下の信号を除去することによって行われることを特徴としている。
【００２２】
また、請求項７記載の発明は、請求項５記載のエッジ補正方法に係り、上記コアリングが、入力エッジ信号における負値の範囲を絶対値が等しい正値に変換し、上記補正されたコアリングレベル信号によって定まるしきい値だけ負方向にシフトして該シフトされた信号における負値の範囲を除去した信号の、負値の入力に対応する範囲の信号を絶対値が等しい負値に変換することによって行われることを特徴としている。
【００２３】
また、請求項８記載の発明は、請求項５記載のエッジ補正方法に係り、上記コアリングが、２の補数を含む２進信号からなる入力エッジ信号を絶対値に変換し、該絶対値からなるエッジ信号から上記補正されたコアリングレベル信号を減算し、該減算結果のエッジ信号から負値の範囲を除去して、２の補数を含む２進信号に変換することによって行われることを特徴としている。
【００２４】
【発明の実施の形態】
以下、図面を参照して、この発明の実施の形態について説明する。説明は、実施例を用いて具体的に行う。
◇第１実施例
図１は、この発明の第１実施例であるエッジ補正回路の構成を示すブロック図、図２は、本実施例のエッジ補正回路の動作を説明するタイミングチャートである。
【００２５】
この例のエッジ補正回路は、図１に示すように、シェーディング補正係数発生回路１と、乗算器２と、エッジ抽出用バンドパスフィルタ（ＢＰＦ）３と、コアリング回路４Ａと、乗算器５と、加算器６と、乗算器７とから概略構成されている。これらのうち、シェーディング補正係数発生回路１，乗算器２，エッジ抽出用ＢＰＦ３，乗算器５，加算器６は、図８に示された従来例の場合と同様なので、以下においては、これらについての詳細な説明を省略する。
【００２６】
コアリング回路４Ａは、その構成は図９に示された従来のコアリング回路と同様であるが、エッジ抽出用ＢＰＦ３からのエッジ信号に対して、乗算器７からの、シェーディング補正係数によって補正されたコアリングレベル信号に応じてコアリング処理を行うことによって、ノイズ成分を減衰したエッジ信号を出力する。乗算器７は、コアリングレベル信号に対して、シェーディング補正係数発生回路４からのシェーディング補正係数を乗算して、シェーディング補正係数に応じて補正されたコアリングレベル信号を発生する。
【００２７】
図２は、この例のエッジ補正回路の動作をタイミングチャートを用いて説明するものであって、図１に示されたエッジ補正回路の各部における、１走査期間の各部信号を示し、（ａ）は入力映像信号Ｓ１、（ｂ）はシェーディング補正係数信号Ｓ２、（ｃ）はシェーディング補正された映像信号Ｓ３、（ｄ）はエッジ信号Ｓ４及びシェーディング補正係数に応じて補正されたコアリングレベル信号Ｓ５、（ｅ）はコアリング回路４Ａの出力信号Ｓ６、（ｆ）は出力映像信号Ｓ８をそれぞれ示し、これら各図において、横軸は、画面中央をｃとしたときの、１走査期間の画像に対応する各信号の時間的位置を表し、縦軸は、各信号のレベルを表している。
【００２８】
以下、図１，図２を参照して、この例のエッジ補正回路の動作を説明する。
入力映像信号Ｓ１は、矩形からなる被写体の輪郭を表すものであって、矩形波状をなすべきものであるが、カメラの撮影レンズの特性に基づいて、図２（ａ）に示すように、画面中央位置ｃを中心として左右の信号レベルが低下したものとなっている。入力映像信号Ｓ１には、図中、砂子模様で示すように、その上下にノイズが重畳している。
【００２９】
入力映像信号Ｓ１は、乗算器２において、シェーディング補正係数発生回路１で発生した、図２（ｂ）に示すような、画面中央ｃでは小さいが、画面の左右では、対称に次第に増大する値を有するシェーディング補正係数Ｓ２を乗算されることによって、左右の信号レベルの低下が補正されて、図２（ｃ）に示すような、シェーディング補正された映像信号Ｓ３として出力される。
映像信号Ｓ３は、シェーディング補正時、増幅されることによって振幅が大きくなり、その際、ノイズも増幅されて大きくなっている。
【００３０】
シェーディング補正された映像信号Ｓ３は、エッジ抽出用ＢＰＦ３に入力される。エッジ抽出用ＢＰＦ３では、従来例の場合と同様に、二重差分等の処理を行うことによって、被写体の左右の輪郭に対応する位置で振幅が増大する、図２（ｄ）に示すような、エッジ信号Ｓ４が抽出される。エッジ信号Ｓ４にも、砂子模様で示すように、ノイズが重畳している。
一方、乗算器７において、コアリングレベル信号に対して、シェーディング補正係数発生回路１からのシェーディング補正係数Ｓ２を乗算することによって、シェーディング補正係数に応じて、画面中央ｃで小さく、画面の左右で次第に増大するしきい値からなる、補正されたコアリングレベル信号Ｓ５が生成される。
【００３１】
エッジ抽出用ＢＰＦ３において抽出されたエッジ信号Ｓ４は、乗算器５からの補正されたコアリングレベル信号Ｓ５とともに、コアリング回路４Ａに加えられる。コアリング回路４Ａでは、エッジ信号Ｓ４から、補正されたコアリングレベル信号Ｓ５で定まる、正負のしきい値範囲内の部分を遮断することによって、図２（ｅ）に示すような、ノイズ成分を除去したエッジ信号からなる出力信号Ｓ６が得られる。
【００３２】
コアリング回路４Ａの出力信号Ｓ６は、乗算器５において、エッジに対する強調の度合いを決定するエッジ強調度信号を乗算されることによって、強調されたエッジ信号からなる信号Ｓ７が出力される。この出力信号７と、乗算器２からのシェーディング補正された映像信号Ｓ３とを、加算器６において加算することによって、図２（ｆ）に示すような、シェーディング補正され、エッジ強調された出力映像信号Ｓ８が得られる。
出力映像信号Ｓ８には、シェーディング処理に基づくノイズ（砂子模様で模式的に示す）が重畳されているが、シェーディング補正係数が大きくなる部分のエッジ信号に重畳するノイズが、コアリング処理で除去されているため、エッジ強調処理で増幅されて、出力映像信号Ｓ８に重畳することが防止されている。
【００３３】
このように、この例のエッジ補正回路では、コアリング回路４Ａにおいて、シェーディング補正後の映像信号から抽出されたエッジ信号をコアリングする際に、シェーディング補正係数に応じて補正したコアリングレベル信号によって定まるしきい値によって、コアリング処理を行うようにしたので、シェーディング補正で増加したノイズに、エッジ補正処理によって増大したノイズ成分が重畳されることを防止できる。
従って、この例のエッジ補正回路によれば、従来のエッジ補正回路のように、エッジ補正処理によって、シェーディング補正後の映像信号のノイズが増大するという問題が解消される。
【００３４】
◇第２実施例
図３は、この発明の第２実施例であるエッジ補正回路の構成を示すブロック図、図４は、本実施例における各部の入出力特性を示す図、図５は、本実施例によるコアリング回路出力におけるエッジ成分の急変防止を説明する図である。
この例のエッジ補正回路は、図３に示すように、シェーディング補正係数発生回路１と、乗算器２と、エッジ抽出用バンドパスフィルタ（ＢＰＦ）３と、コアリング回路４Ｂと、乗算器５と、加算器６と、乗算器７とから概略構成されている。これらのうち、シェーディング補正係数発生回路１，乗算器２，エッジ抽出用ＢＰＦ３，乗算器５，加算器６，乗算器７は、図１に示された第１実施例の場合と同様なので、以下においては、これらについての詳細な説明を省略する。
【００３５】
コアリング回路４Ｂは、第１の信号変換回路１１と、減算器１２と、リミット回路１３と、第２の信号変換回路１４とから構成されている。
信号変換回路１１は、エッジ抽出用ＢＰＦ３からの入力信号における負の値を有する部分を、絶対値が等しい正の値に変換して出力する処理を行う。減算器１２は、信号変換回路１１の出力から乗算器７の出力を減算する。リミット回路１３は、減算器１２の出力における負の値を有する部分を遮断する。信号変換回路１４は、リミット回路１３からの入力信号における負の値を有する部分を、絶対値が等しい正の値に変換して出力する処理を行う。
【００３６】
以下、図３，図４を参照して、この例のエッジ補正回路の動作を説明する。
第１の信号変換回路１１は、エッジ抽出用ＢＰＦ３からの入力に対して、負側の入力に対応する範囲を、絶対値が等しい正の値に変換して、図４（ａ）に示すように、正の値のみを有する出力信号を発生する。
【００３７】
減算器１２は、信号変換回路１１からの入力信号に対して、図４（ｂ）に示すように、入力信号から、図中ｔで示す、乗算器７からのシェーディング補正係数によって補正されたコアリングレベル信号によって定まるしきい値だけ、負方向にレベルシフトして出力信号を発生する。
リミット回路１３は、減算器１２からの入力信号に対して、負の値をもつ範囲の信号を遮断して、図４（ｃ）に示すように、正の値のみをもつ出力信号を発生する。
【００３８】
第２の信号変換回路１４は、リミット回路１３からの正の値のみをもつ信号に対して、その負の入力に対応する範囲の信号を、絶対値が等しい負の値をもつ信号に変換して、図４（ｄ）に示すように、入力が正の範囲では正の値をもち、入力が負の範囲では負の値をもつ信号として出力する。
【００３９】
次に、図５を用いて、この例のエッジ補正回路の場合の、コアリング回路出力におけるエッジ成分の急変防止作用について説明する。
【００４０】
図５（ａ）は、図８に示された従来例、又は図１に示された第１実施例の場合の、コアリング回路出力を例示したものである。
入力が正の場合には、入力の減少によってコアリング回路出力が減少して、入力がコアリング係数又は補正されたコアリング係数によって定まるしきい値に等しくなるＡ点で、コアリング回路出力はしきい値に等しい値となるが、入力がそれ以下になると遮断されてコアリング回路出力が急激に０となる。
また、入力が負の場合には、入力の増加によってコアリング回路出力が増加して、入力が（コアリング係数又は補正されたコアリング係数）×（−１）によって定まるしきい値に等しくなるＢ点で、コアリング回路出力はしきい値に等しい値となるが、入力がそれ以上になると遮断されてコアリング回路出力は急激に０となる。
このような特性の場合、入力がしきい値を下回った範囲では、コアリング回路の出力であるエッジ成分が急激に変化して０になるため、画像が不自然になる。
【００４１】
図５（ｂ）は、図３に示す第２実施例のエッジ補正回路の場合の、コアリング回路出力を例示したものである。
入力が正の場合には、入力の減少によってコアリング回路出力が減少して、入力がコアリング係数又は補正されたコアリング係数によって定まるしきい値に等しくなるＡ’点で、コアリング回路出力が０となり、入力がそれ以下になっても変わらない。
また、入力が負の場合には、入力の増加によってコアリング回路出力が増加して、入力が（コアリング係数又は補正されたコアリング係数）×（−１）によって定まるしきい値に等しくなるＢ’点で、コアリング回路出力が０となり、入力がそれ以上になっても変わらない。
従って、第２実施例のコアリング回路４Ｂの場合、入力がしきい値を下回った範囲になる境界で、コアリング回路の出力であるエッジ成分が急激に変化して０になることがないので、より自然な画像が得られる。
【００４２】
このように、この例のエッジ補正回路では、コアリング回路４Ｂにおいて、シェーディング補正後の映像信号から抽出されたエッジ信号をコアリングする際に、シェーディング補正係数に応じて補正したコアリングレベル信号によって定まるしきい値によって、コアリング処理を行うようにしたので、シェーディング補正で増加したノイズに、エッジ補正処理によって増大したノイズ成分が重畳されることを防止できるとともに、コアリング回路の入力がしきい値を下回った範囲でも、コアリング回路の出力であるエッジ成分が急激に変化して０になることがないので、より自然な画像を得ることができる。
【００４３】
◇第３実施例
図６は、この発明の第３実施例であるエッジ補正回路の構成を示すブロック図、図７は、本実施例におけるコアリング回路の各部の論理回路構成を示す図である。
この例のエッジ補正回路は、図６に示すように、シェーディング補正係数発生回路１と、乗算器２と、エッジ抽出用バンドパスフィルタ（ＢＰＦ）３Ａと、コアリング回路４Ｃと、乗算器５と、加算器６と、乗算器７とから概略構成されている。これらのうち、シェーディング補正係数発生回路１，乗算器２，乗算器５，加算器６，乗算器７は、図１に示された第１実施例の場合と同様なので、以下においては、これらについての詳細な説明を省略する。コアリング回路４Ｃは、さらに、絶対値化回路２１と、減算器２２と、リミット回路２３と、絶対値−２の補数変換回路２４とから構成されている。
【００４４】
エッジ抽出用ＢＰＦ３Ａは、乗算器２からのシェーディング補正された映像信号からエッジ成分を抽出して、負値を２の補数としたｎビットのデータと、符号ビットとからなるエッジ信号として出力する。
コアリング回路４Ｃにおいて、絶対値化回路２１は、図７（ａ）に示すように、排他的論理和（ＥＸ−ＯＲ）回路２１１と、半加算器２１２とからなっている。
絶対値化回路２１では、ＥＸ−ＯＲ回路２１１において、エッジ抽出用ＢＰＦ３Ａからの、負値を２の補数で表したｎビットの入力と、符号ビット（１ビット）との排他的論理和の演算を行い、半加算器２１２において、ＥＸ−ＯＲ回路２１１からの演算結果に符号ビットを加算する。これによって、符号ビットが０（正値を示す）のときは、エッジ抽出用ＢＰＦ３Ａからの、ｎビットの信号をそのまま出力し、符号ビットが１（負値を示す）のときは、ＥＸ−ＯＲ回路２１１からエッジ抽出用ＢＰＦ３Ａからのｎビットの信号を反転した出力を発生し、半加算器２１２において、ＥＸ−ＯＲ回路２１１からの出力に１を加算することによって、エッジ抽出用ＢＰＦ３Ａからの入力を、絶対値を表すｎビットのデータと符号とからなる信号に変換して出力する。
【００４５】
減算器２２は、絶対値化回路２１からの、絶対値を表すｎビットの信号から、乗算器７からの、シェーディング補正係数によって補正されたコアリングレベル信号を減算して、絶対値化回路２１からの、絶対値を表すｎビットの信号から、補正されたコアリングレベル信号に対応するしきい値を減算された、ｎビットからなる出力を発生する。
【００４６】
リミット回路２３は、図７（ｂ）に示すように、アンド回路２３１からなっている。
アンド回路２３１では、減算器２２からのｎビットの入力信号における符号ビットが１のとき、出力の全ビットを０にするとともに、符号ビットが０のときは、ｎビットの信号をそのまま出力することによって、減算器２２からの入力における、負値の範囲を遮断した、ｎビットの出力を発生する。
【００４７】
絶対値−２の補数変換回路２４は、図７（ｃ）に示すように、排他的論理和（ＥＸ−ＯＲ）回路２４１と、半加算器２４２とからなっている。
絶対値−２の補数変換回路２４では、ＥＸ−ＯＲ回路２４１において、リミット回路２３からのｎビットの入力と、エッジ抽出用ＢＰＦ３Ａからの符号ビットとの排他的論理和の演算を行い、半加算器２４２において、ＥＸ−ＯＲ回路２４１からの演算結果に符号ビットを加算する。これによって、符号ビットが０のときは、リミット回路２３からのｎビットの信号をそのまま出力し、符号ビットが１のときは、ＥＸ−ＯＲ回路２４１においてリミット回路２３からの信号を反転した出力を発生し、半加算器２４２において、ＥＸ−ＯＲ回路２４１からの出力に１を加算することによって、リミット回路２３からの入力を、負値が２の補数からなるｎビットの信号に変換した出力を発生する。
【００４８】
このように、この例のエッジ補正回路では、第２実施例の場合のコアリング回路４Ｂにおけると同様の処理を論理回路によって行って、シェーディング補正後の映像信号から抽出したエッジ信号をコアリングする際に、シェーディング補正係数に応じて補正したコアリングレベル信号によって定まるしきい値によって、コアリング処理を行うようにしたので、シェーディング補正で増加したノイズに、エッジ補正処理によって増大したノイズ成分が重畳されることを防止できるとともに、コアリング回路の入力がしきい値を下回った範囲でも、コアリング回路の出力であるエッジ成分が急激に変化して０になることがないので、より自然な画像を得ることができる。
【００４９】
以上、この発明の実施例を図面により詳述してきたが、具体的な構成はこの実施例に限られたものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があってもこの発明に含まれる。例えば、第３実施例の場合に、コアリング回路を形成する各部における入出力信号のビット数ｎは、回路設計に応じて任意に定めることができる。
【００５０】
【発明の効果】
以上、説明したように、本発明のエッジ補正回路によれば、シェーディング補正後の映像信号から抽出したエッジ信号をコアリングする際に、シェーディング補正係数に応じて補正したコアリングレベル信号によって定まるしきい値を用いてコアリング処理を行うようにしたので、シェーディング補正で増加したノイズに、エッジ補正処理によって増大したノイズ成分が重畳されるのを防止することができる。
また、本発明のエッジ補正回路によれば、コアリング回路の入力がしきい値を下回った範囲でも、コアリング回路の出力であるエッジ成分が急激に変化して０になることがないので、より自然な画像を得ることができる。
【図面の簡単な説明】
【図１】本発明の第１実施例であるエッジ補正回路の構成を示すブロック図である。
【図２】同実施例のエッジ補正回路の動作を説明するタイミングチャートである。
【図３】本発明の第２実施例であるエッジ補正回路の構成を示すブロック図である。
【図４】同実施例における各部の入出力特性を示す図である。
【図５】同実施例によるコアリング回路出力におけるエッジ成分の急変防止を説明する図である。
【図６】本発明の第３実施例であるエッジ補正回路の構成を示すブロック図である。
【図７】同実施例におけるコアリング回路の各部の論理回路構成を示す図である。
【図８】従来のエッジ補正回路の構成例を示す図である。
【図９】従来のコアリング回路の論理回路構成例を示す図である。
【図１０】従来のエッジ補正回路の動作を説明するタイミングチャートである。
【符号の説明】
１      シェーディング補正係数発生回路
２      乗算器（第１の乗算手段）
３      エッジ検出用バンドパスフィルタ（ＢＰＦ）（エッジ抽出手段）
４Ａ，４Ｂ，４Ｃ      コアリング回路（コアリング手段）
５      乗算器（第３の乗算手段）
６      加算器（加算手段）
７      乗算器（第２の乗算手段）
１１      信号変換回路（第１の信号変換手段）
１２      減算器（減算手段）
１３      リミット回路（リミット手段）
１４      信号変換回路（第２の信号変換手段）
２１      絶対値化回路（絶対値化手段）
２２      減算器（減算手段）
２３      リミット回路（リミット手段）
２４      絶対値−２の補数変換回路（絶対値−２の補数変換手段）
【図１】
0004075457.tif 000002
【図２】
0004075457.tif 000003
【図３】
0004075457.tif 000004
【図４】
0004075457.tif 000005
【図５】
0004075457.tif 000006
【図６】
0004075457.tif 000007
【図７】
0004075457.tif 000008
【図８】
0004075457.tif 000009
【図９】
0004075457.tif 000010
【図１０】
0004075457.tif 000011