(57)【特許請求の範囲】
【請求項１】
シェーディングのレベルを補正するレベル調整用の係数をノイズ除去回路に入力し、ノイズ成分に混じったエッジ成分を取り除くレベルスライスのスライスレベルを制御するシェーディング補正回路において、
前記ノイズ除去回路は、レベル制御に使用したシェーディング補正係数と、少なくとも２つ以上の前記レベル調整用の係数とが入力され、前記シェーディング補正係数に第１のレベル調整用の係数を乗算することによりレベル調整し、更に第２のレベル調整用の係数を加算することによりオフセット調整を行った後、レベルスライス回路に入力することを特徴とするシェーディング補正回路。
【請求項２】
前記ノイズ除去回路は、
レベル調整及び、オフセット調整後の前記シェーディング補正係数に、入力されたレベルスライス信号を乗算することによりスライスレベルをシェーディング補正レベルに連動させて前記レベルスライス回路に入力することを特徴とする請求項１に記載のシェーディング補正回路。
【請求項３】
前記ノイズ除去回路は、
入力された前記シェーディング補正係数に、前記第１のレベル調整用の係数を乗算することによりレベル調整するための第１の乗算回路と、
前記第１の乗算回路の出力と前記第２のレベル調整用の係数とを加算することによりオフセット調整を行うための加算回路とを備えることを特徴とする請求項１又は２に記載のシェーディング補正回路。
【請求項４】
前記ノイズ除去回路は、
前記加算回路の出力に前記レベルスライス信号を乗算することによりスライスレベルをシェーディング補正レベルに連動させるための第２の乗算回路を備えることを特徴とする請求項１〜３のいずれかに記載のシェーディング補正回路。
【請求項５】
請求項１〜４に記載のシェーディング補正回路を備えるデジタルカメラ信号処理回路。
【請求項６】
シェーディングのレベルを補正するレベル調整用の係数をノイズ除去回路に入力し、ノイズ成分に混じったエッジ成分を取り除くレベルスライスのスライスレベルを制御するシェーディング補正方法において、
前記ノイズ除去回路が、レベル制御に使用したシェーディング補正係数に、第１のレベル調整用の係数を乗算することによりレベル調整し、更に第２のレベル調整用の係数を加算することによりオフセット調整を行うことを特徴とするシェーディング補正方法。
【請求項７】
前記ノイズ除去回路が、レベル調整及び、オフセット調整後の前記シェーディング補正係数に、レベルスライス信号を乗算することによりスライスレベルをシェーディング補正レベルに連動させることを特徴とする請求項６に記載のシェーディング補正方法。
【請求項８】
請求項６〜７に記載のシェーディング補正方法を用いたデジタルカメラ信号処理方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、シェーディング補正回路及び方法に関し、特にデジタルカメラ信号処理におけるシェーディング補正を行うシェーディング補正回路及び方法に属する。
【０００２】
【従来の技術】
従来、シェーディング補正は単に信号レベルを均一に保つのみの目的で用いられてきた。例えば、特開昭６３−００３５６９号公報にはシェーディングのレベル補正回路とノイズ除去回路が独立した回路が記載されている。
【０００３】
図７は従来のシェーディング補正回路の一例を示すブロック図である。入力端子３４、出力端子４０、乗算型ＡＤ変換器３５、サンプルホールド回路３６、ローパスフィルタ３７、シェーディング補正係数格納用メモリー３８、ＣＰＵ４１、アドレス発生器３９を有し、アドレス発生器３９で画素に対応した補正係数を出力するためのアドレスを発生する。該アドレスはシェーディング補正係数格納用メモリー３８のアドレス入力に接続され、画素に対応した補正係数を出力する。該補正係数は乗算型ＡＤ変換器３５で入力端子３４から入力する画像信号と乗算される。乗算した結果はサンプルホールド回路３６に入力され、さらにローパスフィルタ３７に入力することでノイズが除去される。シェーディング補正係数を作成する時、シェーディング補正係数格納用メモリー３８にあらかじめ一定の値を入力しておいて、均一な面照明を撮影した信号を入力端子３４から入力する。乗算型ＡＤ変換器３５において定数を乗算してサンプルホールド回路３６とローパスフィルタ３７においてノイズ除去と行い、ＣＰＵ４１で入力する信号が一定になるような補正係数を計算してシェーディング補正係数格納用メモリー３８に書き込む。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来技術には以下に掲げる問題点があった。
シェーディング補正は１画面の中で異なる係数をかけることになる。上記の場合、単なる乗算なのでＳＮ比は維持されノイズレベルも上がってしまう。従来例のように単純なノイズ除去手段を用いる場合、増幅されたノイズを落とすようなフィルタをかけると映像信号の帯域も落としてしまう。上記問題を防ぐために、エッジ成分をスライス処理で除去して、ノイズ成分だけになった信号を元の信号から減算するような回路にしても、シェーディング補正後は画像の部分部分によってノイズレベルが異なるので単純なレベルスライスではノイズとエッジ成分を分けることはできない。
【０００５】
したがって、シェーディングのレベル補正で画像の部分部分によって異なる係数が画素にかけられているのでノイズレベルも画像の部分部分で異なってしまい、単純なノイズ除去回路ではエッジをなまらせてしまい、画像の部分部分でノイズを多く残してしまうなどの問題点が生じている。
【０００６】
本発明は斯かる問題点を鑑みてなされたものであり、目的とするところは、ノイズとエッジ成分を区別するしきい値をシェーディング係数で制御することで、シェーディング補正により画像の部分部分によって異なる大きさになったノイズ成分に対し画素毎に最適なスライスレベルを適用することにより、ノイズとエッジ成分を区別するためのしきい値を一定にしてスライスした時に起こるノイズ残りによるむらや部分的なエッジのなまりを防止するシェーディング補正回路及び方法を提供する点にある。
【０００７】
【課題を解決するための手段】
本発明は上記課題を解決すべく、以下に掲げる構成とした。
請求項１記載の発明の要旨は、シェーディングのレベルを補正するレベル調整用の係数をノイズ除去回路に入力し、ノイズ成分に混じったエッジ成分を取り除くレベルスライスのスライスレベルを制御するシェーディング補正回路において、前記ノイズ除去回路は、レベル制御に使用したシェーディング補正係数と、少なくとも２つ以上の前記レベル調整用の係数とが入力され、前記シェーディング補正係数に第１のレベル調整用の係数を乗算することによりレベル調整し、更に第２のレベル調整用の係数を加算することによりオフセット調整を行った後、レベルスライス回路に入力することを特徴とするシェーディング補正回路に存する。
請求項２記載の発明の要旨は、前記ノイズ除去回路は、レベル調整及び、オフセット調整後の前記シェーディング補正係数に、入力されたレベルスライス信号を乗算することによりスライスレベルをシェーディング補正レベルに連動させて前記レベルスライス回路に入力することを特徴とする請求項１に記載のシェーディング補正回路に存する。
請求項３記載の発明の要旨は、前記ノイズ除去回路は、入力された前記シェーディング補正係数に、前記第１のレベル調整用の係数を乗算することによりレベル調整するための第１の乗算回路と、前記第１の乗算回路の出力と前記第２のレベル調整用の係数とを加算することによりオフセット調整を行うための加算回路とを備えることを特徴とする請求項１又は２に記載のシェーディング補正回路に存する。
請求項４記載の発明の要旨は、前記ノイズ除去回路は、前記加算回路の出力に前記レベルスライス信号を乗算することによりスライスレベルをシェーディング補正レベルに連動させるための第２の乗算回路を備えることを特徴とする請求項１〜３のいずれかに記載のシェーディング補正回路に存する。
請求項５記載の発明の要旨は、請求項１〜４に記載のシェーディング補正回路を備えるデジタルカメラ信号処理回路に存する。
請求項６記載の発明の要旨は、シェーディングのレベルを補正するレベル調整用の係数をノイズ除去回路に入力し、ノイズ成分に混じったエッジ成分を取り除くレベルスライスのスライスレベルを制御するシェーディング補正方法において、前記ノイズ除去回路が、レベル制御に使用したシェーディング補正係数に、第１のレベル調整用の係数を乗算することによりレベル調整し、更に第２のレベル調整用の係数を加算することによりオフセット調整を行うことを特徴とするシェーディング補正方法に存する。
請求項７記載の発明の要旨は、前記ノイズ除去回路が、レベル調整及び、オフセット調整後の前記シェーディング補正係数に、レベルスライス信号を乗算することによりスライスレベルをシェーディング補正レベルに連動させることを特徴とする請求項６に記載のシェーディング補正方法に存する。
請求項８記載の発明の要旨は、請求項６〜７に記載のシェーディング補正方法を用いたデジタルカメラ信号処理方法に存する。
【０００８】
【発明の実施の形態】
本発明は、デジタルカメラ信号処理におけるシェーディング補正の部分にノイズ除去回路の動作を連動させたことを特徴としている。
本発明においては、例えば、図１、図２、図３に示した回路のように、シェーディングのレベルを補正する係数をノイズ除去回路にも入力し、ノイズ成分に混じったエッジ成分を取り除くレベルスライスのスライスレベルを制御する事で、有効なスライスレベルでエッジ成分を除去する事ができ、画像エッジをなまらせたり、ノイズを多く残す事が無いノイズ除去回路に連動したシェーディング補正が実現できる。
【０００９】
−第１の実施の形態−
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
図１に示すように、本実施の形態に係るシェーディング補正回路は、入力端子１，２，３，８，９，１０，１１，２０，２４と、出力端子７，１５，１６と、レベル補正回路４と、ノイズ除去回路６とを有する。
【００１０】
入力端子１から映像信号Ｓ５が入力され、レベル補正回路４に入力される。また入力端子８，９から画素クロックＳ１とフレーム同期信号Ｓ２がレベル補正回路４に入力されて、レベル補正回路４においてシェーディングのレベル補正がかけられノイズ除去回路６に入力される。レベル補正回路４からはレベル制御に使用したシェーディング補正係数Ｓ４も出力され、ノイズ除去回路６に入力される。さらに、入力端子２，３，１０，１１からは、レベル調整用の係数が３種類、ノイズスライスレベルの係数が１種類、ノイズ除去回路６に入力され、ノイズ除去回路６において、シェーディング補正の強度に対応したノイズ除去が行われ、出力端子７に供給されて出力される。
【００１１】
図２は本発明におけるレベル補正回路４の構成図である。レベル補正回路４は入力端子１，８，９と、アドレスカウンタ１７と、シェーディング補正係数格納用メモリ１８と、乗算回路１９と、出力端子１５，１６とを有する。
【００１２】
入力端子８から入力する画素クロックＳ１と入力端子９から入力されるフレーム同期信号Ｓ２はアドレスカウンタ１７に入力され、アドレスカウンタ１７は画素クロックＳ１でカウントアップし、フレーム同期信号Ｓ２でリセットする。アドレスカウンタ１７の出力Ｓ３はシェーディング補正係数格納用メモリ１８に入力され、シェーディング補正係数格納用メモリ１８は入力されたアドレスすなわち画素に対応したシェーディング補正係数Ｓ４を出力する。シェーディング補正係数格納用メモリ１８の出力は出力端子１５から出力されると共に、入力端子１から入力される映像信号Ｓ５と乗算回路１９において乗算される。上記結果、シェーディング補正された信号（映像信号Ｓ６）が出力端子１６から出力される。
【００１３】
図３は本発明におけるノイズ除去回路６の構成図である。
本回路は入力端子２，３，１０，１１，２０，２４と、出力端子７と、乗算回路２７，２９，３２と、加算回路２８と、レベルスライス回路３０と、ノイズ成分抽出フィルタ３１と、減算回路３３とを有する。なお、入力端子２０は図２の出力端子１５に接続され、入力端子２４は図２の出力端子１６に接続されている。
【００１４】
入力端子２０から入力されるシェーディング補正係数Ｓ４は入力端子２から入力される係数と乗算回路２７において乗算されてレベル調整され、該結果は入力端子３から入力される係数と加算回路２８において加算され、オフセットが調整される。該結果は入力端子１０から入力されたレベルスライス信号と乗算回路２９において乗算され、スライスレベルをシェーディング補正レベルに連動させる。該結果は、レベルスライス回路３０のスライスレベル入力端子に入力される。レベルスライス回路３０には、乗算回路２９で演算した結果信号と、入力端子２４から入力した映像信号Ｓ６からノイズ成分抽出フィルタ３１で演算したノイズ成分とが入力される。入力されたノイズ成分はレベルスライス回路３０においてレベルスライスされる。レベルスライス回路３０の出力信号は乗算回路３２において入力端子１１から入力したノイズ除去の強度を決める係数と乗算され、該結果は減算回路３３の減数入力に入力される。また、減算回路３３には入力端子２４から入力された映像信号Ｓ６が非減数入力に入力され、減算回路３３において演算される。減算回路３３の出力は出力端子７に供給される。
【００１５】
図２のアドレスカウンタ１７、シェーディング補正係数格納用メモリ１８、乗算回路１９、図３の乗算回路２７，２９，３２、加算回路２８、レベルスライス回路３０、ノイズ成分抽出フィルタ３１、減算回路３３は、当業者にとってよく知られているので、詳細な構成は省略する。
【００１６】
以下、本実施例の動作につき説明する。まず、タイミング図を用いて動作について説明する。図４は図２のレベル補正回路４の動作を表すタイミング図である。入力端子８から画素クロックＳ１、入力端子９からはフレーム同期信号Ｓ２が入力される。
【００１７】
アドレスカウンタ１７は画素クロックＳ１に同期してカウントアップし、フレーム同期信号Ｓ２でリセットし、出力Ｓ３を出力する。出力Ｓ３はシェーディング補正係数格納用メモリ１８に入力されてシェーディング補正係数Ｓ４に変換される。入力端子１からは画素クロックＳ１に同期した映像信号Ｓ５が入力される。映像信号Ｓ５とシェーディング補正係数Ｓ４は乗算回路１９で乗算されて映像信号Ｓ６になり、出力端子１６から出力される。
【００１８】
シェーディング補正係数格納用メモリ１８には対応する画素のシェーディングの逆特性が記憶されており、入力端子８から入力される画素クロックＳ１に対応するシェーディング補正係数Ｓ４が乗算され、むらの無い画像信号を得る。
【００１９】
シェーディング補正係数Ｓ４は、原色系の色フィルタを有するイメージセンサを用いる場合、均一な面光源を撮影して得られる信号のＲＧＢ色信号レベルをＩＭＧｎ  （ｎ＝０，１，２…．．）とし、該画素の色ごとのフレーム平均レベルをＩＭＧ＿Ｒａ，ＩＭＧ＿Ｇａ，ＩＭＧ＿Ｂａとした時、該画素が赤フィルタに対応する画素ならＩＭＧ＿Ｒａ／ＩＭＧｎ、緑フィルタに対応する画素ならＩＭＧ＿Ｇａ／ＩＭＧｎ、青フィルタに対応する画素ならＩＭＧ＿Ｂａ／ＩＭＧｎとして、シェーディング補正係数格用納メモリ１８に格納する。
【００２０】
一方、図３のノイズ除去回路６は図５のタイミング図に従って実行される。入力端子２４からレベル補正された映像信号Ｓ６が入力され、入力端子２０からはシェーディング補正係数Ｓ４が入力される。映像信号Ｓ６はシェーディング補正係数Ｓ４によって利得調整されているので、ノイズも増幅されている。映像信号Ｓ６はノイズ成分抽出フィルタ３１においてノイズ成分を抽出され、ノイズ信号Ｓ９を得る。シェーディング補正係数Ｓ４は乗算回路２７及び加算回路２８において、入力端子２，３から入力される係数と演算されてレベル調整され、乗算回路２９において、入力端子１０から入力されるスライスレベル（レベルスライス信号）と乗算されレベルスライス回路３０に入力される。レベルスライス回路３０においてノイズ信号Ｓ９はレベルスライスされ信号Ｓ１０になる。信号Ｓ１０は入力端子１１から入力されるノイズ除去の強度を決める係数とかけられ、入力端子２４から入力される映像信号Ｓ６から引かれ、出力Ｓ１１となる。
【００２１】
実施の形態に係るシェーディング補正回路は上記の如く構成されているので、以下に掲げる効果を奏する。
本実施の形態は、シェーディング補正係数にノイズ除去のエッジ成分を除去するレベルスライスのスライスレベルを対応させることによって、シェーディング補正によって画像の一部分だけ強められたノイズレベルを均一にする事ができる。
【００２２】
上記は、ノイズのスライスレベルをシェーディング補正係数と連動させた事によって可能になった。連動させないで強調されたノイズレベルにスライスレベルを合わせるとノイズでない信号のエッジを取ってしまい、通常のノイズレベルにすると強調された部分のノイズが残ってしまうという問題を解決するものである。
【００２３】
−第２の実施の形態−
本発明の他の実施の形態として、基本的構成は上記の第１の実施の形態の通りであるが、ノイズ除去回路６についてさらに工夫している。本実施の形態におけるノイズ除去回路の構成を図６に示す。
【００２４】
図６において、第１の実施の形態にあった乗算回路２９と入力端子１０が無くなっており、加算回路２８の出力が直接レベルスライス回路３０に入力されている。図６に記載の構成によって、スライスレベルをシェーディング補正係数で調整するのではなくシェーディング補正係数をレベル調整してスライスレベルとするようになる。
【００２５】
したがって、本実施の形態では、第１の実施の形態に対して乗算回路が削減できるので回路規模を縮小できるという効果が得られる。
【００２６】
なお、各実施の形態においては、本発明は上記に限定されず、本発明を適用する上で好適な形態に適用することができる。
【００２７】
また、上記構成部材の数、位置、形状等は上記各実施の形態に限定されず、本発明を実施する上で好適な数、位置、形状等にすることができる。
【００２８】
なお、各図において、同一構成要素には同一符号を付している。
【００２９】
【発明の効果】
本発明は以上のように構成されているので、ノイズとエッジ成分を区別するためのしきい値を一定にしてスライスした時に起こるノイズ残りによるむらや部分的なエッジのなまりが防止されるという効果を奏する。
【図面の簡単な説明】
【図１】本発明第１の実施の形態の構成を表すブロック図である。
【図２】図１のレベル補正回路の構成を表すブロック図である。
【図３】図１のノイズ除去回路の構成を表すブロック図である。
【図４】図２のレベル補正回路の動作を表すタイミング図である。
【図５】図３のノイズ除去回路の動作を表すタイミング図である。
【図６】本発明第２の実施の形態におけるノイズ除去回路の構成を表すブロック図である。
【図７】従来のシェーディング補正回路の一例を示すブロック図である。
【符号の説明】
１，２，３，８，９，１０，１１  入力端子
４  レベル補正回路
６  ノイズ除去回路
７，１５，１６  出力端子
１７  アドレスカウンタ
１８  シェーディング補正係数格納用メモリ
１９  乗算回路
２０，２４  入力端子
２７，２９，３２  乗算回路
２８  加算回路
３０  レベルスライス回路
３１  ノイズ成分抽出フィルタ
３３  減算回路
３４  入力端子
３５  乗算型ＡＤ変換器
３６  サンプルホールド回路
３７  ローパスフィルタ
３８  シェーディング補正係数格納用メモリー
３９  アドレス発生器
４０  出力端子
４１  ＣＰＵ
【図１】
0004151232.tif 000002
【図２】
0004151232.tif 000003
【図３】
0004151232.tif 000004
【図４】
0004151232.tif 000005
【図５】
0004151232.tif 000006
【図６】
0004151232.tif 000007
【図７】
0004151232.tif 000008