(57)【特許請求の範囲】
【請求項１】
基板上の半導体薄膜アイランド内に結晶質半導体領域を有する薄膜回路素子と、少なくとも一部が前記アイランドによって覆われていない前記基板の一領域上に延在している積層状導体であり、金属膜及び低導電性膜を含む前記積層状導体とを有する電子装置を製造する方法であって、前記低導電性膜及び前記金属膜を付着及びパターニングして、前記積層状導体を供給する段階と、半導体物質を付着及びパターニングして、前記アイランドを供給する段階と、前記アイランドに向けてエネルギービームを指向して、前記結晶質半導体領域のために前記半導体物質を結晶化する段階とを含む方法において、前記低導電性膜が、前記金属膜上に付着され、前記エネルギービーム吸収性半導体物質からなり、前記アイランドの前記半導体物質の前記結晶化中に、前記エネルギービームによって加熱される場合、その溶融深さよりも大きな厚さまで付着されることを特徴とする方法。
【請求項２】
前記アイランド用の前記半導体物質を付着する前に、前記積層状導体の少なくとも一部を覆うように且つ前記アイランド下方に延在するように絶縁膜を付着することを特徴とする請求項１に記載の方法。
【請求項３】
前記アイランドが、前記金属膜上に半導体物質からなる前記低導電性膜を含む前記積層状導体の一部上の前記絶縁膜上に形成されることを特徴とする請求項２に記載の方法。
【請求項４】
前記電子装置が、その機能において光に関わる光電式装置であり、前記積層状導体が、前記アイランドの前記回路素子を前記基板を介して伝達される光から遮蔽すべく、前記アイランド全体の下方の光遮蔽部としての役割を果たすことを特徴とする、請求項３に記載の方法。
【請求項５】
前記回路素子が薄膜トランジスタであり、前記絶縁膜が前記トランジスタのゲート誘電体を形成して、前記金属膜上に半導体物質からなる前記低導電性膜を含む前記積層状導体が前記トランジスタのゲート電極を形成していることを特徴とする請求項３又は４に記載の方法。
【請求項６】
前記低導電性膜の前記吸収性半導体物質の前記厚みが、その溶融深さの少なくとも１．５倍程度であることを特徴とする請求項１ないし５のいずれかに記載の方法。
【請求項７】
前記低導電性膜がシリコンからなり、前記金属膜がクロムからなることを特徴とする請求項１ないし６のいずれかに記載の方法。
【請求項８】
前記エネルギービームがパルスレーザからの紫外線波長を有することを特徴とする請求項１ないし７のいずれかに記載の方法。
【発明の詳細な説明】
技術分野
本発明は、結晶質半導体領域を有する薄膜回路素子を備える電子装置を製造する方法に関する。この装置はフラットパネルディスプレイ（例えば、液晶ディスプレイ）、大面積画像センサ又は他の幾つかのタイプの大面積電子装置（例えば、薄膜データ記憶若しくはメモリ装置又は熱画像形成装置）である。本発明はこのような方法によって製造された装置にも関する。
背景技術
現在、例えばフラットパネルディスプレイ等の大面積電子装置のために、ガラス及び他の絶縁基板上の薄膜電界効果トランジスタ（以後、ＴＦＴと呼ぶ）及び／又は他の薄膜回路素子の開発に大変注目されている。非晶質（アモルファス）又は多結晶質の半導体膜で製作される上記ＴＦＴは例えば、米国特許公報第US-A-5,130,829号（当方整理番号：PHB33646）又はヨーロッパ特許公報第EP-A-0683 525号に記載されたフラットパネルディスプレイにおけるセルマトリックスからなるスイッチング素子を形成することができる。US-A-5,130,829及びEP-A-0 683 525の全内容を、参照文献としてここで結合させる。最近の開発成果としては、例えばフラットパネルディスプレイにおけるマトリックス用の複数の集積された駆動回路等のような薄膜回路素子（通常、多結晶質シリコン製）の製造及び集積化を含む。例えば高速スイッチング用途のために高い機動性が望まれる場合、一般的には結晶質半導体領域が薄膜回路素子に対して用いられる。
EP-A-0 683 525の第４図に示された方法の第２実施例は、本願請求項１の非特徴部である前提部による電子装置の製造を記載している。従って、第４図は基板２１上の半導体薄膜アイランド２５内に結晶質半導体チャネル領域を有するＴＦＴ２２の形態での薄膜回路素子を示している。第４図の装置は、より低い導電性である低導電性膜３０上の金属膜３１をそれぞれが含む積層状導体２３及び２３ａを有する。導体２３ａ及び導体２３の一部は、前記アイランド２５で覆われていない基板２１の領域上に延在する。導体２３はＴＦＴ２２用のゲート線を形成している一方、導体２３ａは補助線を形成している。これら積層状導体２３及び２３ａは、ＴＦＴアイランド２５の下方にゲート誘電体膜を供給している絶縁膜２４によって覆われている。
EP-A-0 683 525の第４図の第２実施例で記載された製造方法は、低導電性膜３０及び金属膜３１を付着及びパターニングして、積層状導体２３及び２３ａを供給する段階と、絶縁膜２４を付着する段階と、半導体物質を付着及びパターニングして、アイランド２５を供給する段階とを有する。EP-A-0 683 525のコラム１０における第１０行目乃至第１３行目に記載されているように、アイランド２５の非晶質（アモルファス）半導体物質は、レーザビーム照射によって結晶化され、ＴＦＴ２２の多結晶質チャネル領域を形成する。この例において、低導電性膜３０はＴｉの２００ナノメートル（ｎｍ）であり、低抵抗値の金属膜３１はＡｌの５０ｎｍである。他の実施例において、前記低導電性膜は、例えばシリコンのような半導体物質でもよく、より小さな抵抗値の金属膜は、金属Ａｌ，Ｍｏ，Ｔｉ，Ｗ，Ｃｒ，Ｎｉ及びＴａの内の１つ又はそれ以上でもよい。
EP-A-0 683 525に開示された実施例及び変更例の全てにおいて、金属膜が常に低導電性膜の上に設けられ、決して反対にはならない。低導電性膜は、積層状導体の物理的な連続性を保証するのに充分な厚さであるが、金属膜は線抵抗を低下し、低導電性膜上に充分薄く被せられて、その付着中におけるヒロックのような表面変形の発生を防止している。
半導体膜５５上部の金属膜３７を含む積層状導体の使用については、US-A-5,130,829にも開示されている。US-A-5,130,829は、その装置マトリックスのスイッチング回路素子各々のために金属光遮断部を設けることも開示している。US-A-5,130,829における第５図及び６図そしてそのコラム７の記載には、金属光遮断部４５及びその接続トラック４６の殆どを覆う絶縁膜５６上の複数のアイランドに形成された多結晶質シリコンのＴＦＴ１１の形態のスイッチング素子が説明されている。光遮断部４５は、Ｍｏ又はＷのような耐熱性物質であってもよい。コラム７の第７行目乃至第１３行目に記載されているように、半導体アイランド５０はレーザビームで結晶化され、その場合、その光遮断部４５及び接続トラック４６に対して、例えばＡｌの非耐熱性金属を使用できることが提案されている。
発明の開示
本発明に従えば、基板上の半導体薄膜アイランド内に結晶質半導体領域を有する薄膜回路素子と、少なくとも一部が前記アイランドによって覆われていない前記基板の一領域上に延在している積層状導体であり、金属膜及び低導電性膜を含む積層状導体とを有する電子装置を製造する方法が提供され、この方法は、前記低導電性膜及び前記金属膜を付着及びパターニングして、前記積層状導体を供給する段階と、前記半導体物質を付着及びパターニングして、前記アイランドを供給する段階と、前記アイランドに向けてエネルギービームを指向して、前記結晶質半導体領域のために前記半導体物質を結晶化する段階とを含む方法において、前記低導電性膜が、前記金属膜上に付着され、前記エネルギービーム吸収性半導体物質からなり、前記アイランドの半導体物質の結晶化中に、前記エネルギービームによって加熱される場合、その溶融深さよりも大きな厚さまで付着され、それによって、前記アイランドの半導体物質の結晶化中に、前記金属膜を前記エネルギービームから保護することを特徴とする方法である。
先行技術での技法によって満足いくレーザー結晶化されたＴＦＴが形成可能であるが、本発明者は、積層状導体を本発明に従って構築すれば改善が可能であることがわかった。この改善は、金属膜が半導体上部又はその他の膜上部に設けられているような先行技術に係る積層状導体では達成できない。
従って、アイランドによって覆われていない導体の一部に対して何等かのレーザ損傷が先行技術プロセスにおいて生じるものと思われ、それは熱的誘導ストレスによるものであり、特にそれは金属膜がクロム又は他の非耐熱性金属であり且つ絶縁膜によって覆われている場合に限らない。金属膜及び／又は絶縁膜も結晶化されるアイランド下方に延在している場合、ＴＦＴ自体は劣化し得る。極端な場合、導電体の金属膜は、レーザビームの除去後の冷却で割れて微細な亀裂の外観を表す。同様な問題は、高輝度ランプからの光ビームがレーザの代りに結晶化のために使用される場合に生じる。
よって、先行技術プロセスにおいては、例えば光遮蔽特性及び／又は上記先行技術での導体の電気的導通特性に関して何等かの劣化が生じる。更に、結晶化されるアイランドが導体の一部上の絶縁膜上に存在する場合、回路素子は予想される漏れ電流よりも相当に大きくなり、特にそれは導体及び／又は絶縁体における亀裂がアイランド下方に延在する場合に限らない。本発明者が見つけたことは、導体の金属膜やこのような導体上の結晶質アイランド材質に対し改善された品質を達成するのに、本発明に従って、エネルギービーム吸収性半導体物質を金属膜上に、該エネルギービームによって加熱される場合、溶融深さよりも大きな（例えば１．５倍の）厚さまで付着させることによって、アイランドの半導体物質の結晶化中に、導体における金属膜をエネルギービームから保護するに充分なバッファを提供することで達成されることである。
本発明は、金属膜上に半導体物質の膜を含む積層状導体の一部上に付着された絶縁膜上にアイランドを結晶化する製造方法に特定の利点を有して利用される。電子装置は、その機能に関して光に関わる光電式装置（例えばディスプレイ）であり、積層状導体が、アイランドの回路素子を基板を介して伝達される光から遮蔽するために、全アイランド下方における光遮蔽部としての役割を果たすものである。回路素子は底部ゲートを有する薄膜トランジスタである場合、絶縁膜はそのトランジスタのゲート誘電体を形成可能であり、金属膜上に半導体物質の膜を含む積層状導体がそのトランジスタのゲート電極を形成可能である。
特定の実施例において、低導電性膜はシリコンから形成可能であり、金属膜はクロム、アルミニウム、又は他の非耐熱性金属から形成可能である。エネルギービームは、パルスレーザからの紫外線波長からなることが好ましい。よって、本発明は充分に確立されたシリコン系薄膜プロセス技法を用いての装置製造に適用される。更には互換性ある薄膜プロセス技法（例えば、エッチング、下方に横たわる層と上方に横たわる層との付着等々）が充分に確立され、クロム（Ｃｒ）及びアルミニウム（Ａｌ）等の非耐熱性金属用として充分に理解されている。しかしながら、本発明は、例えばシリコン以外の他の半導体物質や耐熱性金属のような通常では使用されない物質に対しても適用される。耐熱性金属は非耐熱性金属よりも熱的な柔軟性があるものと思われるが、レーザ半導体結晶化段階中に温度誘導されるストレスの問題は、耐熱性金属には存在しないことは明らかではなく、それ故に本発明に従ってその上に保護目的の半導体膜を含むことは依然として好都合であり得る。しかしながら、耐熱性金属用の薄膜プロセス技法は、Ｃｒ及びＡｌ等のより通常的に使用される金属のようには確立されていない。こうして、本発明の主要な適用対象としてはより通常的に使用される物質である。
本発明のこれらの特徴や他の特徴及びそれらの長所は、図面を参照し、以下に記載される本発明の実施例で明確に説明される。
【図面の簡単な説明】
第１図は、本発明による方法で製造される大面積電子装置の一部である。
第２図は、本発明によって製造される装置の第１実施例となる、第１図におけるII−II線に沿っての断面図である。
第３図は、本発明によって製造される装置の第２の他の実施例となる、第１図におけるIII−III線に沿っての断面図である。
第４図及び５図は、本発明による方法での製造における連続的な工程段階での、第２図又は３図の何れかの装置部分の断面図である。
第６図は、エキシマレーザからのレーザパルスの場合のｍＪ・ｃｍ-2を単位とするパルスエネルギー（ＰＥ）の関数としての、非晶質（アモルファス）シリコン膜のナノメートル（ｎｍ）を単位とする溶融深さ（ｄ）のグラフである。
第７図は、本発明による構造Ｃにおいてのボルト（Ｖ）を単位とするゲート電圧（ＶG）の関数としての、それぞれが３つの異なる試験構造Ａ，Ｂ及びＣからなる３つのＴＦＴのアンペア（Ａ）を単位とするドレイン電流（ＩD）のグラフである。
発明を実施するための最良の形態
第１図乃至第５図は概略図であり、一定の尺度に従って描かれていないことに留意すべきである。これら図面における各種パーツの相対寸法及び比率は、これら図面の明確性及び便宜性のためにサイズに関して誇張され又は縮小されて示されている。同一の参照符号は、異なる実施例において対応する又は同様の特徴に及び第７図の異なるＴＦＴ構造に言及すべく通例使用されている。
本発明と先行技術との違いを説明するために、第１図の平面図は米国特許公報第US-A-5,130,829号の実施例で説明されたアクティブマトリックスの液晶表示装置の平面図に基づいている。このUS-A-5,130,829から得られる特徴は、本発明が用いられる背景での非限定的な例として理解されるべきである。よって、例として、第１図の装置は絶縁基板３０上に、複数の画素２０からなる行列アレイと、アイランド５０の関連するスイッチングＴＦＴと、選択及びデータ信号がそれぞれ印加される行アドレス導体１４及び列アドレス導体１６からなる複数のセットとを含むアクティブマトリックス液晶表示装置である。各スイッチングＴＦＴは、関連する行導体１６に接続されたソース電極３９と、画素電極２０に接続されたドレイン電極４０と、関連する列導体１４に接続されたゲート電極３６とを有する。これらスイッチングＴＦＴの各々には、行導体１４に接続されるか又は別個の接続部を有する金属光遮蔽部４５が設けられている。第１図の装置での他の詳細は、米国特許公報第US-A-5,130,829号における背景技術から容易に理解できる。
第１図は本発明の２つの代わりの実施例、即ち第２図及び第３図の実施例を図示するように極端に概念的に描かれている。第２図の実施例において、光遮蔽部４５は全アイランド５０下方に存在して、基板３０を介して伝達された光からＴＦＴを遮蔽する。第２図のＴＦＴでは、半導体アイランド５０上のゲート誘電体層４上に上部ゲート３６を有する。このＴＦＴ構成は米国特許公報第US-A-5,130,829号の第６図に図示されたものと同じである。このＴＦＴは、アイランド５０におけるドープされた多結晶シリコンのソース５１及びドレイン領域５２の間の多結晶シリコンチャネル領域５を有する。上方絶縁膜６０は基板３０上のこれら薄膜構造にわたって延在している。第３図のＴＦＴは、上方絶縁膜６０上にその金属光遮蔽部４５を有し、それが多結晶シリコンアイランド上に重なっている。このアイランド５０も、ＴＦＴチャネル領域５と、そのソース領域５１及びドレイン領域５２（第３図の断面図では見えない）とを備える。第３図でのＴＦＴは、ゲート誘電体膜３によってアイランド５０から分離された底部ゲート３６を有する。
第２図のＴＦＴと第３図のＴＦＴとの双方は、基板３０上の半導体薄膜アイランド５０内に結晶質半導体領域５，５１及び５２を有する薄膜回路素子を構成している。第２図の装置と第３図の装置とは、金属膜１及び半導体膜２を含む積層状導体も有する。第２図での積層状導体は、光遮蔽部４５と、例えば行導体１４に対する一体的な接続トラック４６とである。第３図での積層状導体は、底部ゲート電極３６と行導体１４に対するその接続トラックとである。第２図及び３図の双方において、絶縁膜３は積層状導体１，２の少なくとも一部を覆って、半導体アイランド５０下方に延在している。更に、第２図及び３図の双方における積層状導体１及び２の接続トラック部は、アイランド５０によって覆われていない基板３０の領域上に延在している。第２図及び３図は膜１及び２を含む積層状導体に対して同様なアイランド５０の構造を有するので、第２図及び３図の双方に用いられる製造過程としては、それぞれ、半導体物質を付着及びパターニングして、積層状導体を設ける段階と（第４図を参照）、絶縁膜３を付着する段階と、半導体物質を付着及びパターニングして、アイランド５０を設ける段階と、アイランド５０に向けてエネルギービーム１００を指向し半導体物質を結晶化して、結晶質半導体領域５，５１及び５２を設ける段階と（第５図を参照）、を含む。
アイランド５０の半導体物質がその上に入射するエネルギービーム１００に対して吸収性を有する状況においては、そのアイランド５０はその下方に横たわる積層状導体の部分をビーム１００から保護する。しかしながら、上述され且つ第５図に示されるように、積層状導体１、２の少なくとも接続トラック部分は、アイランド５０を越えて基板３０の領域上に延在し、そのために該アイランド５０によってビーム１００から保護されない。本発明は、アイランド５０の半導体物質の結晶化中に、積層状導体の金属膜１をエネルギービーム１００から保護するものである。この保護は金属膜１上に膜２を付着すること（逆は不可）によって達成されるものであり、その膜２としては、エネルギービーム１００の吸収性半導体物質であり、且つ、アイランド５０の半導体物質の結晶化中に、エネルギービーム１００によって加熱される場合、その溶融深さよりも大きな厚みまで付着される。これらの工程段階の特定例を第４図及び第５図を参照して以下に説明する。
この特定例において、クロムを例えば約１００ｎｍ又はそれ以上の厚みまで付着し、基板３０上に連続的な金属膜１’を形成する。次いで、非晶質（アモルファス）シリコン物質を例えば約１００ｎｍ又はそれ以上の厚みまで付着し、金属膜１’上に連続的な膜２’を形成する。次いで、既知のフォトリソグラフィック及びエッチングプロセスが実行されて、これら膜１’及び２’を所望パターンに成形し、第２図の積層状導体４５，４６又は第３図の積層状導体３６形成する。第４図はこのフォトリソグラフィック及びエッチングプロセスにおける中間段階を示し、その連続的な膜２’及び１’上にフォトレジストパターン９０が設けられている。膜２’及び１’を所望パターンにエッチングして積層状導体３６又は４５，４６とした後、フォトレジストパターン９０を既知の方法にて溶解する。次いで、シリコン酸化物及び／又はシリコン窒化物を付着して、その積層状導体を覆う絶縁膜３を形成する。膜３の厚み及び組成は、第３図のＴＦＴのゲート誘電体を設けるか又は第２図のＴＦＴの下方に横たわる絶縁膜を設けるかに依存する。第２図の光遮蔽部４５にとってある程度のバック（背後）-ゲート制御が望ましいか否かに依存して、第２図の構造での絶縁膜３の厚みは、典型的には、第３図の構造のものより大きい。
次いでシリコンアイランド５０は、絶縁膜３上に既知の方法で非晶質シリコン物質を付着し、既知のフォトリソグラフィック及びエッチングプロセスを用いてそれをパターニングすることによって形成される。アイランド５０を形成するこの付着されたシリコン物質の厚みは、典型的には、１００ｎｍより小さく、例えば約５０ｎｍである。第５図は、そのアイランド５０の半導体物質を結晶化するためのレーザ処理を示している。エネルギービーム１００は、典型的には、エキシマレーザによって生じた紫外線波長のパルス状レーザビームである。紫外線波長のパルス状レーザビーム１００は、アイランド５０の半導体物質内でのその吸収深さを制御することが可能であると共に、このパルス状レーザエネルギーの吸収によって加熱される場合、この半導体物質の溶融深さを制御することも可能である既知の長所を有する。有用なレーザ波長はＫｒＦレーザからの２４８ｎｍ、ＸｅＣｌレーザからの３０８ｎｍの波長、又は、ＸｅＦレーザからの３５１ｎｍの波長である。
アイランド５０及び膜２の双方におけるシリコン物質の厚みは、この物質内のレーザビーム１００の吸収深さよりも大きい。アイランド５０における半導体物質の厚みは、熱拡散長よりも僅かに小さく、その結果として、アイランド５０のシリコン物質はレーザビーム１００の吸収によってその厚みにわたって局所的に溶融される。しかしながら、半導体膜２はそれ以上に相当に厚い。シリコン膜２の厚みは熱拡散長より大きく、シリコン物質がレーザビーム１００によって溶融されることになる深さｄよりも大きい。第６図は、ＫｒＦレーザからのパルスエネルギーＰＥに対する露出と、分厚い非晶質膜内における溶融深さｄとの間の関係を示すグラフである。このグラフは、レーザパルスでの露光後に冷却される場合、大きな結晶粒がこの分厚い膜内にわたって存在している深さの測定値に基づくものであり、そうした深さは溶融深さの測定値と仮定している。第６図から判明されるように、溶融深さｄは約２５０ｍＪ・ｃｍ-2のパルスエネルギーの場合で４０ｎｍと５０ｎｍとの間であり、約４５０ｍＪ・ｃｍ-2のパルスエネルギーの場合で殆ど１２５ｎｍである。保護シリコン膜２の厚みは溶融深さｄよりも大きく、溶融状態の表面部から下方に横たわる金属膜１までへの熱流を制限する。典型的には、少なくとも５０ｎｍのシリコン物質は、シリコンのアイランド５０で覆われていない膜２の領域内において、レーザビームによってもたらされた溶融状態シリコン下方に未溶融のままとなっている。膜２の溶融状態表面部は１０００℃以上の温度であるが、膜２の下方に横たわる未溶融状態の部分は、この高温溶融状態面部と下方に横たわる金属膜１との間の熱的バリアーとして作用する。シリコン薄膜デバイス技法に一般的に用いられるプロセスパラメタによって、保護シリコン膜２の厚みはその溶融深さｄよりも１．５倍又はそれ以上となって、熱的バッファ（熱的緩衝部）として充分な未溶融部分を残す。例えば、半導体膜２の厚さはｄ＝５０ｎｍの場合、約１００ｎｍ又はそれ以上、ｄ＝１００ｎｍの場合、約１５０ｎｍ又はそれ以上、ｄ＝１２０ｎｍの場合、約１７０ｎｍとなり得る。レーザビーム自体がシリコン膜２の上方部内に吸収されるので、下方に横たわる金属膜１まで著しい程度に伝達せず、シリコン膜２の未溶融部が熱的バッファとして作用するので、金属膜１の過剰な加熱を回避する。この手段によれば、金属膜１はエネルギービーム１００による損傷から保護される。
第７図は、Ｃｒ（クロム）からなる金属膜１をエネルギービーム１００による損傷から保護することに関してのシリコン膜２の効果を示す。曲線Ｂ及びＣの場合では、Ｃｒ膜１がＳｉＯ2膜３の下方に延在し、このＣｒ及びＳｉＯ2構造がＴＦＴアイランド５０の脇に存在し、アイランド５０下方にも延在されていた。このＴＦＴは上部ゲート３６を有するタイプ、即ち、第２図に示されるような多結晶質シリコンＴＦＴ構成であった。曲線ＣのＴＦＴでのＣｒ膜１は、本発明による非晶質シリコン膜２で覆われていた。曲線ＢのＴＦＴは、そのＣｒ膜１を覆うシリコン膜２を持たず、よって本発明に従っていない。曲線Ａは比較用制御装置であり、曲線Ｂ及びＣの場合と同一のＴＦＴ構造を有するが、そのＴＦＴ下方又はその近傍にＣｒ膜１を全く有さなかった。曲線Ａ，Ｂ及びＣのこれら３つのＴＦＴ構造がＳｉＯ2被覆ガラス基板３０上に並列に形成された。これら３つのＴＦＴ全てのアイランド５０は、２６０ｍＪ・ｃｍ-2のパルスエネルギーＰＥを有するＫｒＦレーザパルスによって結晶化された。こうして、曲線Ｃのシリコン膜２での溶融深さｄ及び曲線Ａ，Ｂ及びＣのアイランド５０での溶融深さｄは、約４０ｎｍであった。第７図に示されるゲート電圧ＶGに対するドレイン電流ＩDの測定値は、暗電流測定値であり（即ち、ＴＦＴの非照射の場合）、５ボルトのドレイン電圧で測定された。曲線Ａ，Ｂ及びＣのＴＦＴはテスト構造であって、その各々が１５０ｎｍ厚のＳｉＯ2ゲート誘電体４と、５０μｍ幅、６μｍ長、並びに４０ｎｍ厚の多結晶質Ｓｉチャネル５とを有していた。
オフ状態漏れ電流に関する劣化（即ち、ゲート電圧ＶGの負の値）は、第７図から明かである。ＴＦＴの限界オフ電流は、フォノン補助トンネルメカニズムから引き起こされ、その結果、ドレイン電界に対して非常に敏感である。曲線Ａ及びＣの間で観測される漏れ電流における小さな差は、恐らく曲線ＣのＴＦＴにおけるドレイン電界解除によるものであり、そのＴＦＴでの下に横たわるＳｉ／Ｃｒ層１，２は、何等かの背後ゲートとして作用している可能性がある。任意のシリコン膜２によって保護されないＣｒ膜１を有する曲線ＢのＴＦＴは、曲線Ｃのそれよりも相当高い漏れ電流、即ち、少なくとも３桁の大きさ程度より高い漏れ電流を有する。保護無しＣｒを具備するＴＦＴにおけるこの劣化の理由としては、このＣｒがビーム１００によって直に照射される場合、その構造内に設定されるストレスによるものと信じられる。上に横たわるシリコン膜２によって保護されないＣｒ膜１は、ビーム１００によって強力な加熱を受け、該ＣｒとＳｉＯ2の隣接層との間の熱膨張係数に関するミスマッチが存在する。この効果は、たった２０乃至３０ｎｓ（ナノ秒）であるエキシマパルス期間による加熱の非常に急激な特性によっても悪化される。上に横たわるＳｉＯ2膜３もまたビーム１００に対して反射防止特性を有し、その問題を悪化している。顕微鏡での綿密な試験の結果、これらストレスの幾つかの証拠がＣｒ膜及び／又は被覆ＳｉＯ2膜３内における微細なひび割れとして視認した。これらの損傷的なストレスは、曲線ＣのＴＦＴでの非晶質シリコンで被覆されたＣｒ膜１，２内においては存在せず、その理由としてはレーザエネルギーがそのシリコン（Ｓｉ）膜２によって直接的に吸収されたためで、それによってＣｒ膜１内の温度上昇が最小化された。更に、Ｓｉ膜２がその被覆酸化膜３に対して熱的に良好に合致している。
レーザビーム１００にさられる金属膜１に対する損傷は、絶縁膜３がその金属膜１の表面上やその表面にわたって存在しているところでより激しくなり得るが、本発明はビーム１００にさらされる（膜１とその上の膜２とからなる）積層状導体が絶縁膜３によって覆われていない状況においても利用可能である。このような積層状導体は、結晶化されるアイランド５０と並列に位置決めされる。
第５図の構成において、金属膜１上の分厚い半導体膜２の主要な保護役割は、金属膜１がアイランド５０によって覆われた領域外であるところの基板３０の領域内である。しかしながら、この分厚い半導体膜２は、通常、アイランド５０によって覆われた領域内でさえその金属膜１上に保持され、それは、余分なフォトリソグラフィック及びエッチングプロセスがこれら領域から分厚い半導体膜２を除去することを必要とされるからである。更に、そうした分厚い半導体膜２は、もしもアイランド５０がビーム１００の完全な吸収性を有さずとも、及び／又はもしもアイランド５０内にビーム１００が伝達するピンホールがあったとしても、アイランド５０下方の領域内でさえ同一の保護役割を果たし得ることに留意すべきである。
本発明による上記したような方式で、アイランド５０の半導体物質をレーザビーム１００で結晶化した後、第４図の膜構造が次いで既知の方法で処理されて、第１図及び２図の最終装置構造又は第１図及び３図の最終装置構造を供給する。第１図及び２図は、ＴＦＴでのアイランド５０下方の光遮蔽部４５のみを示すが、光遮蔽部は、例えばソース電極３９を絶縁ゲート３６上方の膜６０上に延在させることによって、アイランド５０上に設けることもできる。
第１図及び２図に例示目的で示された装置において、光遮蔽部４５はＴＦＴアイランド５０よりも幅広く、そのトラック４６はＴＦＴチャネル長の方向と平行してＴＦＴのソース領域５１とドレイン領域５２との間を延在する。しかしながら、このＴＦＴは、トラック４６がＴＦＴチャネル長を横切るように延在する異なる配向を採ることができる。この場合、光遮蔽部４５の幅がソース領域５１及びドレイン領域５２の間のチャネル領域５の長さと及び／又は該チャネル領域５を制御しているゲート３６の幅とに対応するようにセルフ-アライメント（自己整合）処理が用いられる。従って、光遮蔽部４５又はゲート３６の何れかが、既知の方法で、他の領域の画成中にフォトマスクとして用られてもよい。トラック４６は、依然として、金属膜１とその上の半導体膜２とを含んだ、本発明による積層状構造である。
本開示を読むことから、他の変更及び変形は当業者には明白であろう。このような変更及び変形は、同等特徴や当業界では既に既知な他の特徴を含むと共に、ここに既に開示された特徴の代りとして又はそれに追加されるべきものとして使用される。この出願において幾つかの請求項が特定の特徴組合わせに対して明確に表現されているが、理解されるべきことは、本出願での開示範囲が明確に又は暗黙の内にここに開示された任意及びあらゆる新規特徴又は任意の新規な特徴組合わせや、その任意の一般化された結果を包含するものであり、それが任意の請求項で請求された発明と同一発明に関係しようがなかろうかにかかわらず、そして、それが本発明が軽減しようとする同一の技術的問題の任意のもの又は全てのものを軽減しようがなかろうかにかかわらずに包含するものである。ここに本出願人は、そうした特徴及び／又はそうした特徴の組合わせに対しての新規請求項が本出願又はそこから引出された任意の更なる出願に案出されるてもよいことを通告するものである。
【図１】
0004194659.tif 000002
【図２】
0004194659.tif 000003
【図３】
0004194659.tif 000004
【図４】
0004194659.tif 000005
【図５】
0004194659.tif 000006
【図６】
0004194659.tif 000007
【図７】
0004194659.tif 000008