(57)【特許請求の範囲】
【請求項１】
装置外部から供給される基本クロックにより装置間で時間情報を共有することが可能な無線通信装置であって、
無線通信の動作において用いられる第１クロック信号を発生させる第１発振回路と、
前記第１クロック信号を分周した分周クロック信号を計数する第１カウンタと、
前記第１カウンタの計数結果と、この計数結果と前記基本クロックとの差とが入力される第１加算器と、
前記第１クロック信号より低い周波数の第２クロック信号を前記無線通信の動作期間および  待機期間のいずれの期間においても発生させる第２発振回路と、
前記第２クロック信号を計数する第２カウンタと、
前記第２カウンタの計数結果と、この計数結果と前記基本クロックとの差とが入力される第２加算器と、
前記無線通信の動作期間においては前記第１加算器の出力を選択し、前記無線通信の待機期間においては前記第２加算器の出力を選択して、前記時間情報に用いられる信号を出力するマルチプレクサと、を備える無線通信装置。
【請求項２】
前記無線通信装置は、無線通信を行なう高周波部及び前記無線通信用のデータ処理を行なうベースバンド部を有し、
前記高周波部は前記第１発振回路を有し、
前記ベースバンド部は、中央処理装置と、前記中央処理装置からの指示に応じて、前記第１クロック信号の発振停止をさせるクロック制御回路とを有し、
前記クロック制御回路は、前記第１クロックを停止させる際、前記中央処理装置が、前記ベースバンド部の前記中央処理装置を含めた回路が低消費電力モード状態に遷移したことを示すスタンバイ開始信号を出力するのを待って前記第１クロック信号の発振を停止させる請求項１に記載の無線通信装置。
【請求項３】
前記クロック制御回路は、前記中央処理装置による前記第１クロック信号の発振停止要求信号を格納できるレジスタを有し、
前記発振停止要求信号が前記レジスタに格納された後、前記スタンバイ開始信号が入力されることにより、前記第１クロック信号の発振を停止させる請求項２に記載の無線通信装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、無線通信ネットワークに適用可能な無線通信装置、更にはその無線通信装置のベースバンド部などに適用されるマイクロコンピュータに関し、例えばピコネットを形成するブルートゥース（Bluetooth）通信装置に適用して有効な技術に関する。
【０００２】
【従来の技術】
ブルートゥース通信装置、無線ＬＡＮ通信装置、移動体通信装置等の無線通信装置は、無線通信を行なう高周波部及びデータ処理を行なうベースバンド部を有する。高周波部及びベースバンド部は常時動作を行なっているわけではない。例えば、特開２０００−２４４３５１の公報には、移動体通信装置において、間欠受信待ち受け時の消費電力を下げるために、通信中に必要な高精度のクロック発生回路の発振動作を待ち受け中に停止させ、発振動作の再開には、常時動作が要求される時計回路の低周波クロック発生回路のクロック信号で動作するタイミング回路を用いることが記載される。また、特開平１０−２１５２９３号公報にも、同じく携帯電話機においてＣＰＵの動作クロック発生回路の発振動作再開に時計用発振器の発振クロックで動作する回路を用いることが記載される。
【０００３】
【発明が解決しようとする課題】
本発明者はブルートゥースシステムを形成するブルートゥース通信装置のような無線通信装置の低消費電力について検討した。ブルートゥースシステムはケーブルを無線に置換えることを標榜して標準化が始まり、現在１０ｍ程度の近距離で最大７３２Ｋｂｐｓ（キロ・ビット・パー・セコンド）の通信を行う。マスタ通信装置１台に対してスレーブ通信装置を７台まで接続することができ、ピコネットと呼ばれるネットワークを構成する。マスタ通信装置とスレーブ通信装置はそれぞれパソコンと周辺装置、携帯電話とディジタルカメラ、オーディオ装置とヘッドセットなど組み合わせが可能である。規格では、パーク（park）、ホールド（hold）、スニフ（sniff）と呼ばれる３種類の低消費電力モードを規定している。どのモードもブルートゥースクロック（以下ＢＴクロック）と呼ばれる共有時計（仮想時計）を同じピコネットに参加するマスタ端末とスレーブ端末が共有することによって、通信のタイミング制御を行っている。この時計は３．２ｋＨｚ（キロヘルツ）で動作するカウンタであって、通信中は±２０ｐｐｍの精度に保たれなければならないが、低消費電力モードの状態（待機中）は±２５０ｐｐｍの精度まで規定が緩和されている。
【０００４】
ブルートゥース通信装置において高周波部で用いるクロックは厳しく規定されていて、温度などの環境の変化があっても指定された周波数の±２０ｐｐｍ以内に保たれなければならない。前記ＢＴクロックはこの通信用クロック信号を分周して用いるのが、一般的である。ベースバンド部の動作クロック信号はこのような厳しい規定はなく、論理回路が余裕を持って動作すればよい。通信装置にとってクロック源として水晶発振子を数多く備えることは経済的に望ましくなく、消費電力を節減するために高周波部のクロック信号は待機中は停止させておくことが望ましい。水晶発振子を節約する目的から精度に対する要求の厳しい高周波部のクロック信号をベースバンド部に供給するのが自然である。このとき、消費電力低減のため、高周波部のクロック信号を停止する制御をベースバンド部から発行することになるが、高周波部からのクロック信号の供給が停止されてしまうので、クロック信号の再起動を行なう制御を発行する回路が動作できないという課題がある。
【０００５】
この課題を解決するときには、ネットワークに参加する端末装置がＢＴクロックを共有して通信のタイミング制御を行なう、というシステム固有の要求を満足させ易いようにするのが得策である。携帯電話機の前記従来技術のように、マンマシンインタフェース用時計に代表される低速クロック発振器を単に用いてクロック信号を発振再開させるだけでは共有時計を基準とする種々の動作とのタイミング的な整合を期待し難く、新たな補正手段を追加しなければならない。更に、ブルートゥース通信装置の場合には低消費電力モードとの関係よりクロック発振を再起動させるインターバルを可変可能にすることも必要である。
【０００６】
本発明の目的は、高周波部のクロックを停止する制御を、それと同じクロック信号で動作するベースバンド部から発行したとき、高周波部からのクロック供給が停止されても高周波部にクロック再起動の制御を発行することができ、そのクロック再起動のタイミングを、共有時計を基準とする他の動作とタイミング的に整合させることが容易な無線通信装置を提供することにある。
【０００７】
本発明の別の目的は、高周波部のクロックを停止する制御を、それと同じクロック信号で動作するベースバンド部から発行したとき、高周波部からのクロック供給が停止されても高周波部にクロック再起動の制御を発行することができ、そのクロック再起動のタイミングをホスト無線通信装置の共有時計に自立的に同期させることが容易な無線通信装置を提供することにある。
【０００８】
本発明の別の目的は、高周波部のクロックを停止する制御を発行したとき、高周波部からのクロック供給が停止されても高周波部にクロック再起動の制御を発行することができ、そのクロック再起動のタイミングを、共有時計を基準とする他の動作とタイミング的に整合させることが容易なマイクロコンピュータを提供することにある。
【０００９】
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【００１０】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【００１１】
〔１〕無線通信ネットワークに適用可能な無線通信装置は、無線通信を行なう高周波部（１０）及び前記高周波部にインタフェースされてデータ処理を行なうベースバンド部（１１）を有する。前記ネットワークはブルートゥースシステムのピコネット（５）である。前記高周波部は第１クロック信号（ＣＬＫ１）を生成する。前記ベースバンド部は第２クロック信号（ＣＬＫ２）を生成し、前記第１クロック信号の生成開始と停止を制御し、前記第１クロック信号を利用するデータ処理と計時動作を行ない、前記第１クロック信号を停止した低消費電力状態において第２クロック信号を利用するタイマ動作と計時動作を行なう。前記タイマ動作によって第１クロック信号の生成開始タイミングを生成する。
【００１２】
前記計時動作は、通信同期のためにネットワークに参加するマスタ通信装置とスレーブ通信装置が仮想時計を共有するための動作である。例えばブルートゥースシステムにおいて仮想時計はＢＴクロック（共有時計とも称する）である。本発明の具体的な態様では、前記計時動作を行なうカウンタ（２４，３１）を有する。
【００１３】
上記した手段によれば、高周波部の第１クロック信号を停止する制御をベースバンド部から発行したとき、ベースバンド部に高周波部からの第１クロック信号の供給が停止されても、ベースバンド部は第２クロック信号を利用したタイマ動作によって第１クロック信号の生成開始タイミングを生成することができる。更に、そのタイマ動作は前記計時動作を行なう第２クロック信号を利用するから、そのクロック再起動のタイミングを、共有時計を基準とする他の動作とタイミング的に整合させることが容易である。
【００１４】
具体的な態様として、前記高周波部は前記第１クロック信号を生成する、温度補償されたクロック信号発振源（１２）を有する。通信等を行なわない低消費電力モードにおいて前記ベースバンド部より発振動作が停止され、無線通信装置の電力消費を抑える。前記ベースバンド部は前記第１クロック信号のクロック発振源よりの低い精度で第２クロック信号を生成するクロック発振源（２３）を有する。
【００１５】
本発明の別の具体的な態様では、前記ベースバンド部は前記データ処理を行なう中央処理装置（１６）を有し、中央処理装置は前記第１クロック信号に基づいて形成された動作クロック信号に同期動作する。中央処理装置は、独自の動作基準クロック信号源を持たなくてもよいという経済的効果がある。その場合でも、上述の如く、通信を行なっていない低消費電力モードでは、ベースバンド部と高周波部の双方で消費電力のほとんどをカット・オフ状態にすることができる。
【００１６】
本発明の更に別の具体的な態様では、前記高周波部は前記中央処理装置によってアクセスされる無線通信号動作の有限状態遷移制御レジスタ（７０）を複数個有し、所定の有限状態遷移制御レジスタは、高周波部の内部回路に前記第１クロック信号を供給するのを停止することを指示する制御情報が選択的に格納可能である。これにより、高周波部の動作を停止させ、その間にベースバンド部だけが別のインタフェース動作等を行なうような動作態様を実現可能になる。
【００１７】
本発明の更に別の具体的な態様では、前記ベースバンド部は前記タイマ動作を行なうタイマ（４０）を有し、前記タイマによる前記第１クロック信号の生成開始タイミングを可変可能とするレジスタ（４２）を有し、前記レジスタは前記中央処理装置がアクセス可能である。これにより、前記レジスタの設定値にしたがって、第１クロック信号停止の低消費電力状態からの当該クロック再起動のインターバルを可変可能にすることができる。
【００１８】
本発明の更に別の具体的な態様では、前記高周波部はリセット端子に入力されるリセット信号（ＲＥＳ）によるリセット解除に同期して第１クロック信号の生成動作を開始する。このとき、前記ベースバンド部は、前記リセット信号が供給され、リセット信号によるリセットの指示を保持手段（５５）に保持し、保持したリセット指示を、第１クロック信号のクロック生成状態が所定の状態に達した後に解除する。例えば、前記保持手段は、カウンタであり、リセット信号によるリセットの指示で初期化され、第１クロック信号のクロック変化を計数し、計数値が所定値に達したとき、内部リセット信号にリセット解除を指示させる。
【００１９】
上記した手段によれば、ベースバンド部が、リセット解除前に安定なクロック信号の供給を受けていることを前提とする同期リセット方式を採用している場合に、高周波部と同じリセット信号がベースバンド部に供給されても、第１クロック信号の発振不安定期間によるベースバンド部の誤動作を抑制することができる。
【００２０】
〔２〕別の観点による発明は、無線通信ネットワークに適用可能な無線通信装置のベースバンド部を構成するデータプロセッサのようなマイクロコンピュータに着目する。本発明に係るマイクロコンピュータ（１１）は、外部から第１クロック信号（ＣＬＫ１）を入力し、無線通信用のベースバンド処理を行なう半導体集積回路化されたマイクロコンピュータであって、中央処理装置（１６）、高周波部に接続されるベースバンド処理回路（２７，２４）、クロック発生回路（２３）、クロック制御回路（２０）及びタイマ（４０）を有する。前記中央処理装置は第１クロック信号に基づいて生成されるクロック信号を動作基準クロック信号として動作する。前記クロック発生回路は第２クロック信号（ＣＬＫ２）を生成する。前記クロック制御回路は前記第１クロック信号の生成開始と停止を制御する制御信号（ＣＮＴ１）を出力する。前記ベースバンド処理回路は前記第１クロック信号を利用する計時動作を行ない、前記第１クロック信号を停止したとき第２クロック信号を利用する計時動作を行なう。前記タイマは第１クロック信号を停止したとき第２クロック信号を利用して第１クロック信号の生成開始タイミングを生成して、前記クロック制御回路に与える。
【００２１】
このマイクロコンピュータをブルートゥース通信装置などの無線通信端末装置などに適用すれば、上記同様に、第１クロック信号を停止する制御を発行したとき、外部からの第１クロック信号の供給が停止されても、第２クロック信号を利用したタイマ動作によって第１クロック信号の生成開始タイミングを生成することができる。更に、そのタイマ動作は前記計時動作を行なう第２クロック信号を利用するから、そのクロック再起動のタイミングを、共有時計を基準とする他の動作とタイミング的に整合させることが容易である。そして、中央処理装置は、独自の動作基準クロック信号源を持たなくてもよいという経済的効果がある。
【００２２】
前記タイマによる前記第１クロック信号の生成開始タイミングを可変可能とするレジスタを前記中央処理装置のアドレス空間にマッピングすることにより、前記レジスタの設定値にしたがって、第１クロック信号停止のスタンバイ状態からの当該クロック再起動のインターバルを可変可能にすることができる。
【００２３】
【発明の実施の形態】
先ず、ブルートゥースの規格について簡単に説明する。図２にはブルートゥースシステムが概略的に示される。同図には、ＰＤＡ(Personal Digital Assistant)１、携帯電話機２、ヘッドセット３、及びディジタルカメラ（単にデジカメとも称する）４がブルートゥースのネットワーク（単にピコネットとも称する）５に相互に接続されている様子が模式的に示される。ＰＤＡ１をマスタとし携帯電話機２とヘッドセット３をアクティブなスレーブとして、デジカメ４をパーク状態のスレーブとして合計３台のスレーブが接続されている。一つのピコネット５にはマスタ１台に対しアクティブなスレーブが最大７台と、パーク状態のスレーブが最大２５５台接続可能である。アクティブなスレーブはアクティブメンバアドレスがマスタから交付され、パーク状態のスレーブはパークメンバアドレスがマスタから交付されて、管理される。ピコネット５内の通信装置はブルートゥースクロック（ＢＴクロック）と呼ばれる共有時計によって時間管理をされていて、通信の同期をとる基準となっている。デジカメ４のようにパーク状態のスレーブもマスタと同期したＢＴクロックを持っていて、アクティブに復帰するなどの状態遷移のための通信のタイミング制御の基準になっている。
【００２４】
図３にはブルートゥースの無線通信装置（ブルートゥースデバイス）の状態遷移を示す。通信リンクのないスタンバイ（Standby）状態から問合わせ（Inquiry）状態、呼び出し（Page）状態を経て、通信リンクを確立したアクティブ状態（Active）に遷移する。この時点でアクティブメンバアドレスを取得して通信リンクを張る。低消費電力モードには、パーク（Park）、ホールド（Hold）、スニフ（Sniff）の３種類があって目的に応じて使い分ければよい。パーク状態は基本的に通信をしない状態で、アクティブメンバアドレスをマスタに返上し、代わりにパークメンバアドレスが交付される。通信はマスタから指定されるビーコンスロットで周期的に行われる。マスタ若しくはスレーブ側に通信の必要が生じた場合に要求してアクティブメンバに復帰した上で、実際の通信を行なう。図２の例ではデジカメ４は撮影した写真の電送を行なうとき以外は通信の必要がなく、パーク状態にあることを例示したものである。図３において、Ｍはマスタ、Ｓはスレーブを示し、矢印で要求や命令の方向を示している。マスタ若しくはスレーブのどちらかに状態遷移の要求が持ち上がった場合に相手に要求または命令して状態遷移する。アクティブメンバの数が最大７台など制約があるので、要求が必ず合意されるとは限らない。
【００２５】
ホールド状態は一定期間通信リンクを中断するもので、周期的とは限らない。アクティブメンバアドレスは保持したままである。図２の例において例示すれば、パーク状態であったデジカメ４がアクティブに復帰し大容量の画像データを高速にＰＤＡ１に伝送したい場合、マスタであるＰＤＡ１は同じピコネット５中の携帯電話機２とヘッドセット３に、ホールド状態に遷移して通信チャネルを明け渡すよう要求する場合などに使われる。
【００２６】
スニフ状態はアクティブメンバアドレスを保持したまま、一定周期での通信を行なうモードで、携帯電話機２の間欠受信に相当するモードである。図２の例では音声のやり取りがない状態でヘッドセット３を低消費電力状態にしたいが、いつ音声が入ってくるか判らないような場合に有効なモードである。携帯電話機３に着信してからヘッドセット３とのブルートゥースの通信リンクを張ると、リンク確立に掛かる時間が数十秒で電話をかけてきた相手が待ちきれないなどの問題があり、ブルートゥースのリンクは保持したままにしたいが、通信中と同程度の電池の消費には耐えれられないためである。
【００２７】
図４にはブルートゥースの通信確立手順とＢＴクロックの同期の仕方について例示する。前記問い合わせ状態で、マスタは近隣に存在するかも知れないスレーブに対して、（この時点でマスタはどんな装置が近隣に存在するか知らないので）一律にＩＱパケットを放送（Broadcast）する。受信したスレーブからそれを受信したことを示すＦＨＳパケットが返送される。その後、前記呼び出し状態に入って、マスタからＦＨＳパケットを送信してＢＴクロックとブルートゥースアドレスを交換する。ＢＴクロックはスレーブがマスタに合わせることにより、通信の同期を採ることが可能になる。即ち、図５に示すように、各々のデバイスが夫々勝手に持っているデバイスの固有時計であるネイティブクロック（Native Clock）の時間に対して、マスタのＢＴクロックの時間との差をオフセットとして与えることによって、そのピコネットにおけるＢＴクロックになる。ＢＴクロックの同期を採った後、アクティブ状態に入る。ブルートゥースの規格では、ＢＴクロックは３１２．５μｓ（３．２ｋＨｚ）の刻みで動作する時計であって、その周波数精度について、通信状態では±２０ｐｐｍの高精度が要求されているが、低消費電力モードでは±２５０ｐｐｍまで緩和されている。
【００２８】
このように、ブルートゥースの規格による通信プロトコルでは、ＢＴクロックをマスタ・スレーブ間で同期して、次の通信機会を決めることが必要であり、更に、単純な間欠受信以外の多様な低消費電力モードも規格上存在し、低消費電力モードからの再起動をフレキシブルに管理しなければならない。この点において、携帯電話機のような移動体通信端末装置における間欠受信待ち受け時のような低消費電力モードと其れからの復帰制御とは相違することになる。
【００２９】
図１には本発明に係る無線通信装置の一例として高周波部とベースバンド部を用いたブルートゥース通信装置の構成が例示される。特に制限されないが、高周波部１０はＩＣモジュール（ＲＦ−ＩＣ）として構成され、ベースバンド部１１はマイクロコンピュータのようなＬＳＩ（ベースバンドＬＳＩ）として構成される。ベースバンド部は例えば、単結晶シリコンのような１個の半導体基板（チップ）にＣＭＯＳ集積回路回路製造技術によって形成される。
【００３０】
前記高周波部１０には水晶発振子が接続された発振回路（ＯＳＣ）１２が備えられていて、送受信のための内部機能回路１３にクロック信号（第１クロック信号）ＣＬＫ１を供給している。クロック信号ＣＬＫ１は同時にベースバンド部１１に供給できるように出力されている。ベースバンド部１１には高周波部１０との間のデータのやり取り、制御信号の入出力を行なうインターフェース回路１４が設けられる。前記インタフェース回路１４はそのインタフェース機能により、前記高周波部１０から出力されたクロック信号ＣＬＫ１を受け、高周波部１０の間でデータや制御信号を入出力するための同期信号として利用する。
【００３１】
前記クロック信号ＣＬＫ１はベースバンド部１１のＣＰＵ（中央処理装置）１６の動作クロック信号としても供給される。即ち、クロック信号ＣＬＫ１はクロックパルスジェネレータ（ＣＰＧ）１５により、ＣＰＵ１６に、その処理性能を実現できるに足る周波数に逓倍されて供給される。よって、ベースバンド部１１はＣＰＵ１６の動作クロック信号の供給源を独立に備える必要がなくなり、その分だけコスト削減になっている。
【００３２】
ベースバンド部１１はクロック制御回路２０を有する。このクロック制御回路２０は、前記発振回路１２に対して前記クロック信号ＣＬＫ１の発生開始／停止を制御する。即ち、発振回路１２に動作電源が投入されているとき、その発振ループの開閉によって発振停止、発振再開を制御することができる。その制御はクロック制御回路２０から出力される制御信号ＣＮＴ１によって制御される。尚、発振回路のパワースイッチを制御して発振停止／再開を切換え制御してもよい。
【００３３】
前記クロック信号ＣＬＫ１の発生開始／停止の指示は制御信号ＣＮＴ２によりＣＰＵ１６から前記クロック制御回路２０に与えられる。例えばＣＰＵ１６がスリープに入る前にクロック生成停止を指示させる。特に、第１クロック信号ＣＬＫ１の発振停止が行われると、ＣＰＵ１６の動作クロック信号も失われることになる。ＣＰＵ１６の動作クロック信号が失われるタイミングが早いと、ＣＰＵ１６がスタンバイモード等の低消費電力モードに遷移する命令の発行と実行が完結しない虞がある。そこで、クロック制御回路２０に対するクロック発生停止の要求があると、実際のクロック発生停止は、ＣＰＵ１６から出力されるステートモニタ信号ＭＮＴでスタンバイ状態に遷移したことを認知した後とする。ＣＰＵ１６からステートモニタ信号ＭＮＴが出力されていない場合には停止要求から停止指示までに所定の遅延時間を確保する制御を行なってもよい。
【００３４】
更に、前記クロック制御回路２０は、リセット信号ＲＥＳによるリセット指示、割込み要求信号ＩＲＱによる割込み、及びＤＭＡ転送要求信号ＤＲＥＱによるＤＭＡ転送要求等のＣＰＵ１６以外からの要求によって、クロック信号ＣＬＫ１の発生を強制的に再開させることができるようになっている。図中、リセット信号ＲＥＳ、割込み要求信号ＩＲＱ、及びＤＭＡ転送要求信号ＤＲＥＱはハイ・アクティブ信号であり、それらはオア（ＯＲ）論理ゲート２１に入力され、オア（ＯＲ）論理ゲート２１から出力される制御信号ＣＮＴ３のハイレベルによってクロック制御回路２０にクロック信号ＣＬＫ１の発生開始を指示させる。
【００３５】
ベースバンド部１１は、前記ＢＴクロックを構成するために、第２クロック信号として低周波のクロック信号ＣＬＫ２を発生する発振回路（ＯＳＣ）２３と、計時手段としてのカウンタ２４を有する。カウンタ２４はクロック信号ＣＬＫ２を入力して計数する例えば２８ビットのバイナリカウンタにより構成される。前記カウンタ２４は前記ネイティブクロックになる。
【００３６】
ネイティブクロックとしてのカウンタ２４の出力は、ＢＴクロック生成回路２５に供給される。ＢＴクロック生成回路２５は、ネイティブクロックの出力に対してマスタのＢＴクロックとのオフセットを調整してスレーブのＢＴクロックを生成する。一般に低消費電力モードのクロックは±２５０ｐｐｍを満足すれば十分であることがブルートゥース規格にうたわれているので、一般には図１の発振回路２３は通信中のクロックの発振周波数精度±２０ｐｐｍを満足できない。この場合は、高周波部１０から入力される高精度クロック信号ＣＬＫ１を分周して生成されるクロック信号に同期動作する、通信中のネイティブクロックを前記ＢＴクロック生成回路２５に別に用意し、通信中と低消費電力モードでは双方のネイティブクロックを切り替えて使う。前記ＢＴクロック生成回路２５及びインタフェース回路１４はベースバンド処理回路２７を構成する。
【００３７】
図１においてベースバンド部１１はクロック信号ＣＬＫ１の発生再開タイミングを生成するタイマ４０を有する。タイマ４０は、ＣＰＵ１６のアドレス空間に配置されたレジスタ４２と比較回路４１を有する。前記ＣＰＵ１６は、スリープ状態に入る場合に、高周波部１０のクロック信号ＣＬＫ１の発生を停止させる前に、前記レジスタ４２にクロック発振を再開する時刻を格納する。比較回路４１はレジスタ４２の設定時間とネイティブクロック２４の出力時間とを比較し、一致したら制御信号ＣＮＴ４をアクティブに変化させる。アクティブの制御信号ＣＮＴ４は、クロック制御回路２０に対してクロック信号ＣＬＫ１の発生再開を指示させ、ＣＰＵ１６に対して割込みを要求する。
【００３８】
ＣＰＵ１６の周辺バス４７にはシリアルインターフェース４４、ＵＳＢ（Universal Serial Bus）４５及びその他の周辺モジュール４６が接続されている。
【００３９】
図６にはＢＴクロック生成回路２５の一例が示される。クロック信号ＣＬＫ１を分周回路３０で分周し、分周クロック信号を計数する計時手段としてのカウンタ３１が設けられる。カウンタ３１は前記カウンタ２４と同じ２８ビットのバイナリカウンタである。カウンタ３１が前記もう一つ別のネイティブクロックを構成する。カウンタ３１で計時された時間には通信中におけるマスタのＢＴクロックとの差であるオフセットが加算器３２で加算される。前記カウンタ２４で計時された時間には待機中においてマスタのＢＴクロックとの差であるオフセットが加算器３３で加算される。加算器３２，３３の出力はマルチプレクサ３４で選択され、選択された時間が当該スレーブのＢＴクロックの時間となる。
【００４０】
本来ＢＴクロックを生成する回路は図５に示した程度の単純なものでよい。前述のように、ネイティブクロックを動作させるクロックの周波数精度については、通信状態では±２０ｐｐｍの高精度が要求されているが、低消費電力モードでは±２５０ｐｐｍまで緩和されている。ここでは、通信状態での精度要求を満たすために、高周波クロック（RF clock）としての第１クロック信号ＣＬＫ１の１３ＭＨｚ±２０ｐｐｍを前記分周器３０で分周して３．２ｋＨｚ±２０ｐｐｍを生成し、通信中のネイティブクロックのための２８ビットカウンタ３１に供給している。通信を行なわないパーク状態で第１クロック信号ＣＬＫ１の発生を停止して消費電力を低減するので、ネイティブクロックも停止してしまう。そこで、第１クロック信号ＣＬＫ１の停止中も継続して動作する３．２ｋＨｚ±２５０ｐｐｍのクロック信号を別の２８ビットカウンタ２４に供給して待機中のネイティブクロックとしている。通信中のネイティブクロックと待機中のネイティブクロックは前記マルチプレクサ３４で切り替えて利用される。
【００４１】
ネイティブクロックのオフセットによる補正は上述のようにマスタから与えられるマスタ側のＢＴクロックに同期するように、両方のオフセットを調整すればよい。その他の手法として、第１クロック信号ＣＬＫ１を停止する前に通信中のネイティブクロックから計算したＢＴクロックの値と待機中のネイティブクロックから計算したＢＴクロックの値との差を読み取って、待機中のネイティブに与えるオフセット値を補正する。どちらも同じ値を示すように補正しておいてマルチプレクサ３４を切り替え、待機中のネイティブクロック側のＢＴクロックを有効にする。その後、第１クロック信号ＣＬＫ１（RF clock）の停止処理を実行する。このとき既にＢＴクロックは、停止しない３．２ｋＨｚ側のクロック信号で動作しているので、再起動に問題はない。再起動後は逆に待機中のネイティブから計算したＢＴクロックの値に合わせるように通信中のネイティブクロックに対するオフセットを調整して、同じ値になったときに切り替える。
【００４２】
図７には前記クロック制御回路２０の詳細が例示される。図８にはその動作タイミングが例示される。クロック制御回路２０は、クロック信号（ＲＦクロック）ＣＬＫ１の発生／停止（ｏｎ／ｏｆｆとも称する）のために、セット／リセット型のＲＳフリップフロップ５０を備える。クロック信号ＣＬＫ１の発生／停止制御信号（ＲＦクロック制御信号）ＣＮＴ１によるクロック発生指示はＲＳフリップフロップ５０のセット状態とされ、その為の条件は、リセット信号ＲＥＳによるリセット指示、割込み信号ＩＲＱによる割り込み要求、ＤＭＡ転送要求信号ＤＲＥＱによる転送要求、又は、前記タイマ４０の出力ＣＮＴ４による一致検出を得ることである。ＲＦクロック制御信号ＣＮＴ１によるクロック停止指示はＲＳフリップフロップ５０のリセット状態とされる。そのための条件は、予めＣＰＵ１６がコントロールレジスタ５１の所定の制御ビットにクロック停止（クロックオフ）を意味する値（＝０： clock-off）を設定しておき、スタンバイ信号が立ち上がるのを待ち、その立ち上りエッジで単一パルスになるように整形された信号ＣＮＴ２が形成されることである。上記レジスタ５１はリセット処理で前記所定の制御ビットに１がセットされる仕様であってもよく、この場合はソフトウェアで初期化する手間を省くことができる。
【００４３】
図９には前記クロック制御回路２０の別の例が示される。図１０には図９のクロック制御回路の動作タイミングを例示する。図７の例がＣＰＵ１６から出力されるスタンバイ信号の発行を待ってクロック停止制御を有効にするのに対し、図９ではレジスタ５１にクロック停止制御の制御ビットを設定した後、遅延回路５２で数十サイクルの遅延の後に、制御信号ＣＮＴ２でＲＳフリップフロップ５０をリセットすることによって、クロック停止制御を有効にする。この構成は、スタンバイ状態を知るためのステートモニタ信号若しくはステータス信号が出力されていないＣＰＵを使う場合に特に有効である。
【００４４】
図１１にはベースバンド部１１が同期リセット設計となっている場合に有効なリセット回路が例示される。図１２と図１３は図１１のリセット回路の動作を説明したタイミングチャートで、図１２はクロック供給源である高周波部１０が発振安定するまでのクロック出力を抑制する場合を示し、図１３は発振が不安定な期間からクロック出力が行われる場合を示す。
【００４５】
この例においては、高周波部１０は外部リセット信号が解除されてからクロック発振を開始する。一方、ベースバンド部１１内部のＣＰＵなどの論理回路は、リセット中にクロックが供給されていることを期待して設計されているところの同期リセット方式を採用している場合が多い。高周波部１０と同期リセット方式のＣＰＵに同じリセット信号を供給した場合、ＣＰＵなどの同期リセット方式の回路にはリセット中に安定なクロック信号を供給することができなくなる。そこで、図１１に例示されるように、外部リセット信号ＲＥＳがアサートされた時にカウンタ５５をリセットし、そのカウンタ５５出力を内部のリセット信号ｒｅｓとする。リセットの解除するタイミングはカウンタ５５のカウント値によって決まるが、カウンタ５５は外部から供給されるクロック信号ｃｋをカウントしているので、内部のリセット信号ｒｅｓはクロック信号ｃｋがカウンタで決められるサイクル数だけ供給されるまで保持される。その保持期間として、同期リセット方式で設計された内部回路に十分に初期状態が伝播されるまでのサイクル数を採ればよい。図１２と図１３では、内部リセット信号ｒｅｓを保持する期間をカウンタ５５で決める点は同じであるが、発振不安定期間を抑制する機能も持たせるためカウント値はそれぞれの場合に適切に調整する必要がある。図１２の場合には計数値は相対的に小さくてよいが、図１３の場合には計数値は相対的に大きくなる。例えばカウンタ５５のリセットでカウンタに所定値がプリセットされ、クロックに同期して順次ディクリメントされ、計数値０になったとき、内部リセット信号ｒｅｓがリセット解除のレベルに変化される。
【００４６】
ここで図１のブルートゥースシステムの全体的な動作を説明する。その動作をシステムリセット、低消費電力状態への移行、及び低消費電力状態からの復帰に大別して説明する。
【００４７】
システムリセット動作では、リセット信号が発行されると、ＣＰＵ１６をリセットすると同時にクロック制御回路２０を介して高周波部１０の発振回路１２に強制的にクロック発振させる。高周波部１０は、クロック発振を開始し、クロック信号ＣＬＫ１をベースバンド部１１に供給開始する。ＣＰＵ１６はクロック制御回路２０に対しクロック信号ＣＬＫ１の発振開始（クロックｏｎ）を設定する。リセット状態でクロックｏｎの状態にされる仕様としてもよい。ＣＰＵ１６はリセットシーケンスから通常動作に移行する。ここで、外部からのリセット信号ＲＥＳが解除されることが高周波部１０のクロック発振開始の条件であるのに対し、前述の通り、既存の多くのＣＰＵは同期リセット方式であってリセット中にクロック信号の供給を期待している。
【００４８】
低消費電力状態へ移行するには、ユーザーの操作、高周波部１０を通した通信相手からのコマンドなど、通常動作状態から低消費電力状態に移行する指示、即ち予め規格によって定められた入力があると、低消費電力状態に移行する処理を開始する。これにより、低消費電力状態に移行する為の通常処理が行われる。ＣＰＵ１６は低周波クロックで動作するタイマ４０のレジスタ４２に、低消費電力状態から復帰するまでの時間情報を設定する。ＣＰＵ１６は高周波部１０のクロック停止指示をクロック制御回路２０へ設定する。前述の通り、クロック制御回路２０は、設定されても即座にクロック停止の信号を高周波部１０に対して出力しない。先ずＣＰＵ１６が低消費電力状態に移行する。クロック制御回路２０はＣＰＵ１６が低消費電力状態に移行した事をステータス信号によって検知してから、クロック信号ＣＬＫ１の停止信号を制御信号ＣＮＴ１にて高周波部１０に出力する。これにより、高周波部１０は、クロック信号ＣＬＫ１のクロック発振を停止し、ベースバンド部１１へのクロック信号ＣＬＫ１の供給を停止する。
【００４９】
低消費電力状態からの復帰するとき、低周波クロックで動作するタイマ４０は、予めレジスタ４２に設定された時刻に一致すると、クロック制御回路２０に向けてクロック信号発振再開の要求信号を出すと共に、ＣＰＵ１６には割込みを要求する。復帰のトリガはタイマ４０のタイムアップによるタイミングに限定されず、リセット、割り込み、ＤＭＡ転送要求等、マイクロコンピュータをスタンバイ状態から復帰させる信号が入力されても同様である。それによってクロック制御回路２０は、高周波部１０に制御信号ＣＮＴ１によりクロック信号ＣＬＫの発振再開の指示を与える。これによって、高周波部１０はクロック信号ＣＬＫ１の発振を開始し、ベースバンド部１１へクロック信号の供給を開始する。ベースバンド部１１のＣＰＵ１６はクロック信号ＣＬＫ１の供給が開始されると、割り込み処理を開始、通常動作に復帰する。
【００５０】
図１４には図１のブルートゥースシステムのヘッドセットへの具体的な適用例が示される。前記シリアルインターフェース４４は音声ＣＯＤＥＣ（Coder-Decoder）やMODEM（Modulator-Demodulator）が外付けできる。ブルートゥースで音声を伝送する場合に有用で、音声ＣＯＤＥＣ−ＩＣ６０を介してマイクロフォン６１とスピーカ６２を接続することができる。一定期間音声入力がないような場合に、消費電力を節約するために前記スニフ状態に遷移して待機し、音声入力があると、ＣＰＵ１６に対してシリアルインターフェース４４を通してＤＭＡ転送要求をして、クロック信号ＣＬＫ１を強制的に発生再開させ、再起動したＣＰＵ１６からマスタに対して、スニフ状態からアクティブ状態への遷移を要求する。逆にスニフ状態にあるヘッドセットに対しマスタであるＰＤＡが例えば別のスレーブである携帯電話機への着信を伝える音を送るなどの場合には、マスタがスレーブに対してアクティブ状態への状態遷移を要求若しくは命令する。
【００５１】
図１５には図１のブルートゥースシステムのＵＳＢポートにＵＳＢポートを持つ他の装置を接続した例が示される。ここでは、ＵＳＢポートを持つデジカメを接続している。ＵＳＢには真の主導権をとるホストと、接続される装置であるファンクションと呼ばれる役割があって、パソコンとデジカメをＵＳＢで接続するような場合は、パソコンがホスト、デジカメがファンクションである。従来ＵＳＢケーブルで接続されていたパソコンとプリンタをブルートゥースでの無線の接続に置き換える場合、図１６に示したようなホスト、ファンクションの関係になる。
【００５２】
図１７にはクロック制御方式に関して特に高周波部１０の内部について詳細な例が示される。ここで示す高周波部１０の構成は、これまでに述べた具体例に共通に適用できるものである。高周波部位１０はベースバンド部１１からの制御信号ｃｔｒｌとレジスタ（ＲＥＧ）７０の設定データとに基づいて制御される。即ち、レジスタ７０に設定された内容と制御信号ｃｔｒｌとの内容に応じて制御状態を遷移させる状態遷移制御部（ＦＳＭ： Finite State Machine）によって状態遷移制御を行なう。その状態遷移図は図１８に示す通りである。
【００５３】
電源オフ（ｏｆｆ）からリセット（ｒｅｓｅｔ）で発振オン状態に遷移、発振安定を待った後（ｗａｉｔ）の一定時間でアイドル状態（ｉｄｌｅ）に遷移する。アイドル状態は送信も受信も行なっていない状態で、内部回路は動作せず、ベースバンド部１１からのレジスタ７０に対するアクセスのみを待つ状態である。レジスタ７０に設定された状態によって送信状態（ＴＸ）、受信状態（ＲＸ）、スリープ状態（ｓｌｅｅｐ）に遷移する。スリープ状態では発振回路１２の発振は停止し、消費電力は最小になる。スリープ状態からの復帰は制御信号ＣＮＴ１によって行なう。発振安定時間分だけ待ってアイドル状態（ｉｄｌｅ）に遷移する。
【００５４】
以上詳述したブルートゥース通信装置より以下の作用効果を得る。
【００５５】
前記ベースバンド部１１は、第２クロック信号ＣＬＫ２を生成すると共に前記第１クロック信号ＣＬＫ１の生成開始と停止を制御し、前記第１クロック信号ＣＬＫ１を利用するデータ処理と計時動作を行ない、前記第１クロック信号ＣＬＫ１を停止した低消費電力状態において第２クロック信号ＣＬＫ２を利用するタイマ動作と計時動作を行なう。したがって、高周波部１０の第１クロック信号ＣＬＫ１を停止する制御をベースバンド部１１から発行したとき、ベースバンド部１１に高周波部１０からの第１クロック信号ＣＬＫ１の供給が停止されても、ベースバンド部１１は第２クロック信号ＣＬＫ２を利用したタイマ動作によって第１クロック信号ＣＬＫ１の生成開始タイミングを生成することができる。更に、そのタイマ動作は前記計時動作を行なう第２クロック信号ＣＬＫ２を利用するから、そのクロック再起動のタイミングを、共有時計を基準とする他の動作とタイミング的に整合させることが容易である。
【００５６】
前記ベースバンド部１１が保有する中央処理装置１６は前記第１クロック信号ＣＬＫ１に基づいて形成された動作クロック信号に同期動作する。したがって、中央処理装置１６は、独自の動作基準クロック信号源を持たなくてもよいという経済的効果がある。
【００５７】
ベースバンド部１１は、タイマ４０による前記第１クロック信号ＣＬＫ１の生成開始タイミングを可変可能とするレジスタ４２を有し、前記レジスタ４２は前記中央処理装置１６がアクセス可能であるから、前記レジスタ４２の設定値にしたがって、第１クロック信号ＣＬＫ１が停止されている低消費電力状態からの当該クロック再起動のインターバルを可変可能にすることができる。
【００５８】
リセットにより第１クロック信号ＣＬＫのクロック生成状態が所定の状態に達した後にベースバンド部内部へのリセットを解除するから、ベースバンド部１１が、リセット解除前に安定なクロック信号の供給を受けていることを前提とする同期リセット方式を採用している場合に、高周波部１０と同じリセット信号がベースバンド部１１に供給されても、第１クロック信号ＣＬＫ１の発振不安定期間によるベースバンド部１１の誤動作を抑制することができる。
【００５９】
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【００６０】
例えば、以上の説明ではＲＦクロック信号（第１のクロック信号ＣＬＫ１）の周波数１３ＭＨｚ、低周波クロック信号（第２のクロック信号）の周波数３．２ｋＨｚは一例であり、分周回路、逓倍回路又はその他回路によって適切に変換されてよい。また、回路図、ブロック図に示した信号の正論理／負論理についても必要に応じて自由に選択すればよい。また、本発明はブルートゥースシステムに適用する場合に限定されず、無線ＬＡＮ（Local Area Network）のシステムもしくは端末装置にも適用可能である。
【００６１】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。
【００６２】
すなわち、高周波部の第１クロック信号を停止する制御を、それと同じクロック信号で動作するベースバンド部から発行したとき、ベースバンド部に高周波部からの第１クロック信号の供給が停止されても、ベースバンド部は第２クロック信号を利用したタイマ動作によって第１クロック信号の生成開始タイミングを生成することができる。更に、そのタイマ動作は前記計時動作を行なう第２クロック信号を利用するから、そのクロック再起動のタイミングを自立的に外部と同期させることが容易である。
【図面の簡単な説明】
【図１】本発明に係る無線通信装置の一例として高周波部とベースバンド部を用いたブルートゥース通信装置の構成を例示するブロック図である。
【図２】ブルートゥースシステムを概略的に例示する説明図である。
【図３】ブルートゥースの無線通信端末（ブルートゥースデバイス）における制御状態の状態遷移図である。
【図４】ブルートゥース無線通信端末の通信確立手順とＢＴクロックの同期の仕方について例示する説明図である。
【図５】ブルートゥースの無線通信端末の固有時計であるネイティブクロックからＢＴクロックを形成する基本概念を示す説明図である。
【図６】ＢＴクロック生成回路を例示するブロック図である。
【図７】クロック制御回路を例示するブロック図である。
【図８】図７の動作タイミングを例示するタイミングチャートである。
【図９】クロック制御回路の別の例を示すブロック図である。
【図１０】図９のクロック制御回路の動作タイミングを例示するタイミングチャートである。
【図１１】ベースバンド部が同期リセット設計となっている場合に有効なリセット回路を例示するブロック図である。
【図１２】クロック供給源である高周波部が発振安定するまでのクロック出力を抑制する場合におけるリセット回路の動作を説明したタイミングチャートである。
【図１３】発振が不安定な期間からクロック出力が行われる場合におけるリセット回路の動作を説明したタイミングチャートである。
【図１４】図１のブルートゥースシステムのヘッドセットへの具体的な適用例を示すブロック図である。
【図１５】図１のブルートゥースシステムのＵＳＢポートにＵＳＢポートを持つ他の装置を接続した例を示すブロック図である。
【図１６】従来ＵＳＢケーブルで接続されていたパソコンとプリンタをブルートゥースでの無線接続に置き換える場合におけるホストとファンクションとの関係を示す説明図である。
【図１７】クロック制御方式に関して特に高周波部の内部について詳細を例示するブロック図である。
【図１８】図１７の状態遷移制御部による制御の状態遷移図である。
【符号の説明】
５  ピコネット
１０  高周波部
１１  ベースバンド部
１２  発振回路
ＣＬＫ１  第１クロック信号（ＲＦクロック信号）
１４  インタフェース回路
１６  ＣＰＵ
２０  クロック制御回路
２３  発振回路
ＣＬＫ２  第２クロック信号
２４  カウンタ（低消費電力状態時のネイティブクロック）
２５  ＢＴクロック生成回路
２７  ベースバンド処理回路
３１  カウンタ（アクティブ時のネイティブクロック）
４０  タイマ
４２  レジスタ
４１  比較回路
【図１】
0004030792.tif 000002
【図２】
0004030792.tif 000003
【図３】
0004030792.tif 000004
【図４】
0004030792.tif 000005
【図５】
0004030792.tif 000006
【図６】
0004030792.tif 000007
【図７】
0004030792.tif 000008
【図８】
0004030792.tif 000009
【図９】
0004030792.tif 000010
【図１０】
0004030792.tif 000011
【図１１】
0004030792.tif 000012
【図１２】
0004030792.tif 000013
【図１３】
0004030792.tif 000014
【図１４】
0004030792.tif 000015
【図１５】
0004030792.tif 000016
【図１６】
0004030792.tif 000017
【図１７】
0004030792.tif 000018
【図１８】
0004030792.tif 000019