(57)【特許請求の範囲】
【請求項１】
半導体と磁性を有する金属とのシリサイド膜を形成するためのスパッタターゲットであって、前記磁性を有する金属からなる主成分と、非磁性金属および半導体の少なくとも一方からなる副成分とから構成され、前記磁性を有する金属はＣｏまたはＮｉ、前記非磁性金属はＳｎおよびＰｂの少なくとも一方、前記半導体はＳｉおよびＧｅの少なくとも一方であり、前記副成分の濃度が３３原子％未満であることを特徴とするスパッタターゲット。
【請求項２】
スパッタターゲットにイオンを衝突させ、前記スパッタターゲットからはじき飛ばされる物質を半導体基板上に堆積させて、前記半導体基板上に薄膜を形成するスパッタ装置において、
前記薄膜は半導体と磁性を有する金属とのシリサイド膜であり、
前記スパッタターゲットとして、磁性を有する金属からなる主成分と、非磁性金属および半導体の少なくとも一方からなる副成分とから構成され、前記磁性を有する金属はＣｏまたはＮｉ、前記非磁性金属はＳｎおよびＰｂの少なくとも一方、前記半導体はＳｉおよびＧｅの少なくとも一方であり、前記副成分の濃度が３３原子％未満のスパッタターゲットを用いることを特徴とするスパッタ装置。
【請求項３】
半導体基板と、
この半導体基板の表面に選択的に形成され、磁性を有する金属または合金からなる主成分と、
前記半導体基板を構成する半導体と同じ半導体からなる副成分から構成され、前記副成分の濃度が３３原子％未満の導電性薄膜と
を具備してなることを特徴とする半導体装置。
【請求項４】
基板表面が選択的に露出した半導体基板上に、非磁性金属および半導体の少なくとも一方からなる副成分の濃度が３３原子％未満の、磁性を有する金属を主成分とする金属薄膜を形成する工程と、
熱処理により、前記半導体基板と前記金属薄膜とを反応性させて、前記半導体基板を構成する半導体と前記磁性を有する金属とのシリサイド膜を、前記選択的に露出した基板表面に形成する工程と
を有することを特徴とする半導体装置の製造方法。
【請求項５】
前記金属薄膜を請求項２に記載のスパッタ装置を用いて形成することを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項６】
前記半導体基板はシリコン基板、前記選択的に露出した基板表面はＭＯＳトランジスタのソース・ドレイン拡散層であることを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項７】
前記主成分は、ＣｏまたはＮｉであることを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項８】
前記副成分は、ＳｎおよびＰｂの少なくとも１つの非磁性金属、ＳｉおよびＧｅの少なくとも一方の半導体、または前記少なくとも１つの非磁性金属および前記少なくとも一方の半導体からなることを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項９】
前記副成分の半導体は、前記半導体基板を構成する半導体と同じであることを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１０】
表面が選択的に露出した半導体基板上に、磁性を有する金属からなる主成分と、前記半導体基板上の自然酸化膜を還元することができる少なくとも一つ以上の金属からなる副成分とを含む導電薄膜をスパッタリングにより形成し、
前記半導体基板と前記導電薄膜とが反応するように前記半導体基板を加熱することにより、前記半導体基板を構成する半導体と前記導電薄膜の前記主成分を構成する前記金属とからなる第１のシリサイド膜を形成し、
前記選択的に露出した前記半導体基板の表面上の前記導電薄膜の未反応部分を除去し、
前記半導体基板と前記第１のシリサイド膜とが反応するように前記半導体基板を加熱することにより、前記半導体基板を構成する前記半導体の比率が前記第１のシリサイド膜よりも高い第２のシリサイド膜を形成し、
前記導電薄膜中の前記副成分の濃度が３３原子％未満であることを特徴とする半導体装置の製造方法。
【請求項１１】
表面が選択的に露出した半導体基板上に、磁性を有する金属からなる主成分と副成分とを含む導電薄膜をスパッタリングにより形成し、かつ、前記副成分は、化合物層を形成するための前記半導体基板と前記導電薄膜との反応中における前記半導体基板の消費を減少させる少なくとも一つ以上の元素を含み、
前記半導体基板と前記導電薄膜とが反応するように前記半導体基板を加熱することにより、前記半導体基板を構成する半導体と前記導電薄膜の前記主成分を構成する前記金属とからなる第１のシリサイド膜を前記半導体基板上に形成し、
前記選択的に露出した前記半導体基板の表面上の前記導電薄膜の未反応部分を除去し、
前記半導体基板と前記第１のシリサイド膜とが反応するように前記半導体基板を加熱することにより、前記半導体基板を構成する前記半導体の比率が前記第１のシリサイド膜よりも高い第２のシリサイド膜を形成し、
前記導電薄膜中の前記副成分の濃度が３３原子％未満であることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、スパッタターゲット、スパッタ装置、半導体装置およびその製造方法に係り、特に磁性を有する金属または合金を主成分とする導電性薄膜を形成するためのスパッタターゲットおよびスパッタ装置、ならびに磁性を有する金属または合金を主成分とする導電性薄膜を備えた半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
近年、コンピュ−タ−や通信機器の重要部分には、多数のトランジスタや抵抗等を電気回路を達成するようにむすびつけ、１チップ上に集積化して形成した大規模集積回路（ＬＳＩ）が多用されている。このため、機器全体の性能は、ＬＳＩ単体の性能と大きく結び付いている。ＬＳＩ単体の性能向上は、集積度を高めること、つまり、素子の微細化により実現できる。
【０００３】
素子の微細化は、例えば、ＭＯＳ電界効果トランジスタ（ＭＯＳトランジスタ）の場合であれば、ゲート長の短縮化およびソース・ドレイン拡散層の薄層化により実現できる。
【０００４】
浅いソース・ドレイン拡散層を形成する方法としては、低加速イオン注入法が広く用いられている。この方法により０．１μｍ以下の浅いソース・ドレイン拡散層を形成できる。
【０００５】
しかし、この種の低加速イオン注入法で形成されたソース・ドレイン拡散層のシート抵抗は、１００Ω／□以上という高い値になるため、このままでは微細化による高速化は期待できない。そこで、高速化を図るために、ソース・ドレイン拡散層の表面にシリサイド膜を自己整合的に形成するというサリサイド法が考えられた。
【０００６】
図１５に、サリサイド法を用いたＬＤＤ構造のＭＯＳトランジスタの工程断面図を示す。
まず、図１５（ａ）に示すように、シリコン基板８１の表面に素子分離絶縁膜８２を形成して素子形成領域を規定する。
【０００７】
次に同図（ａ）に示すように、ゲート絶縁膜８３、多結晶シリコンからなるゲート電極８４を形成し、このゲート電極８４をマスクにして不純物イオンを基板表面に注入する。この後、アニールにより上記不純物イオンを活性化して低濃度の浅いソース・ドレイン拡散層（ＬＤＤ）８６ａを形成する。
【０００８】
次に同図（ａ）に示すように、幅が約５０ｎｍのゲート側壁絶縁膜８５を形成し、このゲート側壁絶縁膜８５およびゲート電極８４をマスクにして不純物イオンを基板表面に注入する。このとき、ゲート電極８４の多結晶シリコンにも不純物イオンが注入される。この後、アニールにより上記不純物イオンを活性化して高濃度のソース・ドレイン拡散層８６ｂを形成する。ここまでは、通常のＬＤＤ構造のＭＯＳトランジスタのプロセスと同じである。
【０００９】
次に同図（ａ）に示すように、全面に厚さ２０〜３０ｎｍ程度のコバルト（Ｃｏ）膜８７をスパッタ法を用いて堆積した後、図１５（ｂ）に示すように、ランプアニールを用いた窒素雰囲気中での５００〜６００℃、３０〜６０秒の熱処理により、Ｃｏ膜８７とシリコン基板８１、Ｃｏ膜８７とゲート電極（多結晶シリコン）８４とを反応させて、珪化コバルト（ＣｏＳｉ）膜８８を形成する。
【００１０】
次に図１５（ｃ）に示すように、未反応のＣｏ膜８７をエッチング除去した後、７５０〜９００℃、３０〜６０秒の熱処理により、ソース・ドレイン拡散層８６ｂ、ゲート電極８４上のＣｏＳｉ膜８８をＣｏＳｉ2 膜８８′に変える。
【００１１】
次に同図（ｃ）に示すように、全面に層間絶縁膜８９を形成した後、この層間絶縁膜８９にコンタクトホールを開口して、ソース・ドレイン拡散層８６ｂおよびゲート電極８４上のＣｏＳｉ2 膜８８′を露出させる。
【００１２】
最後に、同図（ｃ）に示すように、ソース・ドレイン拡散層８６ｂ上のＣｏＳｉ2 膜８８′にコンタクトするソース・ドレイン電極配線９０SD、ゲート電極８４上のＣｏＳｉ2 膜８８′にコンタクトするゲート電極配線９０G を形成して完成する。
【００１３】
この方法で実際にＭＯＳトランジスタを形成すると、ソース・ドレイン拡散層８６ａの表面に厚さ７０〜１００ｎｍ程度のＣｏＳｉ2 膜８８´が形成され、そのシート抵抗は２〜３Ω／□という低い値となる。
【００１４】
【発明が解決しようとする課題】
しかしながら、この種のサリサイド法を用いたＭＯＳトランジスタの形成方法には以下のような問題がある。
第１の問題は、コバルト（Ｃｏ）膜８７をスパッタ法を用いて堆積する工程にある。Ｃｏは磁性体であるため、成膜方法として通常用いられるマグネトロンスパッタ法でＣｏターゲットをスパッタしようとすると、カソードに設けた磁石による磁場がＣｏターゲットの中に閉じ込められる。
【００１５】
このため、Ｃｏターゲット表面にプラズマを高密度化する磁場を形成できない。これにより、例えば、Ａｒプラズマの場合であれば、１．５Ｐａ以上にＡｒ圧力を高めても、放電が起こらないという問題が生じる。
【００１６】
この問題を解決する方法としては、Ｃｏターゲットの厚さを３ｍｍ以下に薄くして、磁場がＣｏターゲット表面より外部に形成されるようにすることが考えられる。
【００１７】
しかし、この方法では、放電電流の値が１Ａ未満の小さい値となるため、安定したスパッタ成膜が困難である。
また、厚さ３ｍｍ以下と薄いことから、Ｃｏターゲットがエッチングによりすぐに消耗するため、量産する際には、新しいＣｏターゲットに交換する頻度が増し、装置稼働率が低下するという問題が生じる。
【００１８】
また、たとえＣｏターゲットを薄くしても、ターゲットおよびカソード周囲に設けたアースシール部等の周辺治具にはＣｏが堆積する。この堆積したＣｏによりカソードの磁界制御が影響を受ける。すなわち、Ｃｏターゲット表面の磁場がＣｏの堆積により変化する。
【００１９】
この結果、シリコン基板８１の面内におけるＣｏ膜８７の膜厚や結晶性にばらつきが生じる。また、複数のシリコン基板８１の各々にＣｏ膜８７を形成する場合には、シリコン基板８１同士の間でもばらつきが生じる。
【００２０】
第２の問題は、上述の方法で形成したＣｏＳｉ2 膜８８´とソース・ドレイン拡散層８６ｂとの界面には、ＣｏＳｉ2 膜８８´の膜厚と同程度かその半分程度の凹凸が形成され、ｐｎ接合リーク電流が増大することである。
【００２１】
すなわち、浅いソース・ドレイン拡散層８６ｂに対して、界面形状が良好となるＣｏＳｉ2 膜８８´を形成することは困難であった。
その原因としては、ＣｏＳｉ2 膜８８´の厚さと同程度の深さまでソース・ドレイン拡散層８６ｂ中にＣｏＳｉ2 膜８８´が浸食することや、ソース・ドレイン拡散層８６ｂの表面のわずかな汚染物質（自然酸化膜など）により、不均一なＣｏ／Ｓｉ反応が起こることが考えられる。
【００２２】
前者の原因を除去する方法としては、ＣｏＳｉ2 膜８８´の厚さを薄くする方法がある。
しかし、ＣｏＳｉ2 膜８８´の厚さが薄くなると、ＣｏＳｉ2 膜８８´の体積当たりのＣｏＳｉ2 膜８８´の表面積が大きくなるため、ＣｏＳｉ2 膜８８´はその表面エネルギーを減らそうとして凝集する。したがって、単に薄膜化にするだけではこの問題は解決することができない。
【００２３】
後者の原因を除去する方法としては、Ｃｏ膜８７の下に薄いチタン（Ｔｉ）膜を敷き、Ｃｏ膜８７とソース・ドレイン拡散層８６ｂとの反応の初期段階で、ＴｉとＳｉとＣｏからなる中間膜を形成し、この中間膜を通してＣｏをソース・ドレイン拡散層８６ｂに供給し、比較的均一な厚さのＣｏＳｉ2 膜８８を形成する方法がある。
【００２４】
しかし、Ｔｉ膜が薄すぎるとその効果がなくなり、逆にＴｉ膜が厚すぎると、ＴｉＳｉ2 とＣｏＳｉ2 の混合物がソース・ドレイン拡散層８６ｂの表面に形成され、シート抵抗が増加する。また、適当なＴｉ膜の厚さは５〜１０ｎｍ程度と報告されているが、このような厚さのＴｉ膜をソース・ドレイン拡散層８６ｂ上に被着させるためには高い制御性が要求される。したがって、Ｔｉ膜を用いた方法は現実的な方法ではない。
【００２５】
本発明は、上記事情を考慮してなされたもので、その目的とするところは、磁性を有する金属または合金を主成分とする導電性薄膜の形成に有効なスパッタターゲットおよびスパッタ装置、ならびに磁性を有する金属または合金を主成分とし、形成が容易な導電性薄膜を備えた半導体装置およびその製造方法を提供することにある。
【００２６】
【課題を解決するための手段】
［構成］
上記目的を達成するために、本発明に係るスパッタターゲット（請求項１）は、半導体と磁性を有する金属とのシリサイド膜を形成するためのスパッタターゲットであって、磁性を有する金属からなる主成分と、非磁性金属および前記半導体の少なくとも一方からなる副成分とから構成され、前記磁性を有する金属はＣｏまたはＮｉ、前記非磁性金属はＳｎおよびＰｂの少なくとも一方、前記半導体はＳｉおよびＧｅの少なくとも一方であり、前記副成分の濃度が３３原子％未満であることを特徴とする。
【００２９】
本発明に係るスパッタ装置（請求項２）は、スパッタターゲットにイオンを衝突させ、前記スパッタターゲットからはじき飛ばされる物質を半導体基板上に堆積させて、前記半導体基板上に薄膜を形成するスパッタ装置において、前記薄膜は半導体と磁性を有する金属とのシリサイド膜であり、前記スパッタターゲットとして、磁性を有する金属からなる主成分と、非磁性金属および前記半導体の少なくとも一方からなる副成分とから構成され、前記磁性を有する金属はＣｏまたはＮｉ、前記非磁性金属はＳｎおよびＰｂの少なくとも一方、前記半導体はＳｉおよびＧｅの少なくとも一方であり、前記副成分の濃度が３３原子％未満のスパッタターゲットを用いることを特徴とする。
【００３２】
本発明に係る半導体装置（請求項３）は、半導体基板と、この半導体基板の表面に選択的に形成され、磁性を有する金属または合金からなる主成分と、前記半導体基板を構成する半導体と同じ半導体からなる副成分から構成され、前記副成分の濃度が３３原子％未満の導電性薄膜とを備えたことを特徴とする。
【００３７】
発明に係る半導体装置の製造方法（請求項４）は、基板表面が選択的に露出した半導体基板上に、非磁性金属および半導体の少なくとも一方からなる副成分の濃度が３３原子％未満の、磁性を有する金属を主成分とする金属薄膜を形成する工程と、熱処理により、前記半導体基板と前記金属薄膜とを反応性させて、前記半導体基板を構成する半導体と前記磁性を有する金属とのシリサイド膜を、前記選択的に露出した基板表面に形成する工程とを有することを特徴とする。
【００３８】
本発明に係る他の半導体装置の製造方法（請求項５）は、上記半導体装置の製造方法（請求項４）において、前記金属薄膜を上記スパッタ装置（請求項２）を用いて形成することを特徴とする。
【００３９】
本発明に係る他の半導体装置の製造方法（請求項６）は、上記半導体装置の製造方法（請求項４）において、前記半導体基板がシリコン基板、前記選択的に露出した基板表面がＭＯＳトランジスタのソース・ドレイン拡散層であることを特徴とする。
【００４１】
本発明に係る他の半導体装置の製造方法（請求項７）は、上記半導体装置の製造方法（請求項４）において、前記主成分が、ＣｏまたはＮｉであることを特徴とする。
【００４２】
本発明に係る他の半導体装置の製造方法（請求項８）は、上記半導体装置の製造方法（請求項４）において、前記副成分が、ＳｎおよびＰｂの少なくとも１つの非磁性金属、ＳｉおよびＧｅの少なくとも一方の半導体、または前記少なくとも１つの非磁性金属および前記少なくとも一方の半導体からなることを特徴とする。
【００４３】
本発明に係る他の半導体装置の製造方法（請求項９）は、上記半導体装置の製造方法（請求項８）において、前記副成分の半導体が、前記半導体基板を構成する半導体と同じであることを特徴とする。
【００４４】
［作用］
本発明では、スパッタターゲットとして、磁性を有する金属または合金からなる主成分と、非磁性金属および半導体の少なくとも一方からなる副成分（磁性を有しない成分）とから構成されたものを用いている。
【００４５】
このため、本発明の場合、磁性を有する金属または合金のみからなる従来のスパッタターゲットに比べて、副成分が存在する分だけ透磁率が低くなり、スパッタターゲット内に閉じ込められる磁場が減少するため、スパッタターゲット表面より外部に形成される磁場強度が大きくなる。
【００４６】
したがって、本発明によれば、磁性を有する金属または合金を主成分とするスパッタターゲットを容易にスパッタでき、磁性を有する金属または合金を主成分とする導電性薄膜を容易に形成できるようになる。
【００４７】
また、スパッタターゲット表面より外部に磁場を形成するために、スパッタターゲットの厚さを薄くする必要がなくなるので、量産に際して、新しいスパッタターゲットに交換する頻度が高くなり、装置稼働率が低下するという問題は生じない。
【００４８】
また、副成分が存在する分だけ、スパッタターゲット周辺のアースシールド部等の周辺治具に堆積する磁性を有する主成分は減少するので、スパッタターゲット表面の磁界変化は小さくなる。したがって、半導体基板面内および半導体基板同士の膜厚や結晶性などのばらつきを小さくできるようになる。
【００４９】
また、本発明者の研究によれば、半導体基板上に、非磁性金属および半導体の少なくとも一方からなる副成分の濃度が３３原子％未満の、金属または合金を主成分とする金属薄膜または合金薄膜を形成した後に、熱処理により、前記半導体基板と前記金属薄膜または前記合金薄膜とを反応性させて、前記半導体基板を構成する半導体と前記金属または前記合金との化合物膜を形成すると、前記化合物膜と前記半導体基板との界面の形状を平坦化できることが分かった。
【００５０】
したがって、本発明によれば、半導体基板の表面に、該基板との界面の形状が平坦な、半導体と金属または合金との化合物膜を形成できるようになる。
【００５１】
特に、副成分としてＴｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、ＴａまたはＣｒを用いた場合には、半導体基板の表面に形成された自然酸化膜が上記副成分により還元され、半導体基板と金属または合金との反応が基板面内において均一に進むことにより、平坦な界面が得られる。
【００５２】
また、副成分としてＳｎ、Ｐｂ、ＳｉまたはＧｅを用いた場合には、半導体基板の浸食が抑制されることにより、平坦な界面が得られる。
また、本発明によれば、ソース・ドレイン拡散層とシリサイド膜との界面の形状を平坦化できる。したがって、ｐｎ接合リークの増加を招くことなく、浅いソース・ドレイン拡散層の表面にシリサイド膜を形成できるようになる。
【００５３】
また、本発明の如きの構成の半導体装置は、上記本発明に係る半導体装置の製造方法により容易に製造できるようになる。
【００５４】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施の形態（以下、実施形態という）を説明する。
（第１の実施形態）
本実施形態は、スパッタターゲットとして、ＣｏにＳｉを添加したＣｏＳｉ合金ターゲットを用いた例である。
【００５５】
図１に、ＣｏＳｉ合金ターゲット中のＳｉ添加濃度と成膜速度との関係を調べた結果を示す。
図から、Ｓｉ添加濃度が高くなるほど、成膜速度が速くなることが分かる。例えば、Ｓｉ添加濃度が５原子％程度の場合の成膜速度は、純Ｃｏターゲット（Ｓｉ添加濃度＝０原子％）の場合のそれの約１０倍であった。
【００５６】
Ｓｉ添加濃度が高いほど成膜速度が速くなる理由は以下の通りである。
Ｓｉ添加濃度が高くなるほど、ＣｏＳｉ合金ターゲットの透磁率が低くなるので、ターゲット表面より外部に形成される磁場強度はより大きくなる。磁場強度が大きいほど、ターゲット表面には高密度のプラズマが形成され、スパッタ作用がより大きくなる。したがって、Ｓｉ添加濃度が高くなるほど、スパッタ作用がより大きくなるので、成膜速度が速くなる。
【００５７】
また、本実施形態によれば、Ｃｏを主成分とするターゲットの表面外部に磁場を形成するために、ターゲットの厚さを薄くする必要がなくなるので、量産に際して、新しいターゲットに交換する頻度が高くなり、装置稼働率が低下するという問題は生じない。
【００５８】
また、本実施形態によれば、スパッタ作用を高めるために、装置内の圧力を高くする必要がなくなるので、Ａｒ等のスパッタガスや、ＣＯ2 、Ｈ2 Ｏ、Ｏ2 等の残留ガスが膜中に取り込まれるという問題は生じない。
【００５９】
また、本実施形態によれば、Ｓｉ（副成分）が存在する分だけ、ターゲット周辺のアースシール部等の周辺治具に堆積するＣｏは減少するので、ターゲット表面の磁界変化は小さくなる。したがって、半導体基板面内および半導体基板同士の膜厚や結晶性などの膜質のばらつきを小さくできるようになる。
【００６０】
図２に、ＣｏＳｉ合金ターゲット中のＳｉ添加濃度とＣｏシリサイドの残渣量との関係を調べた結果を示す。
Ｓｉ添加量の増加に伴い、スパッタ膜中のＳｉ含有量は増加し、Ｃｏ含有量は減少する。しかし、図２に示すように、Ｓｉ添加濃度が３３原子％を境にして、Ｃｏシリサイドのエッチング残渣量が急増することが判明した。
【００６１】
このことは、ＳｉＯ2 膜などの絶縁膜上に、Ｓｉ添加濃度が高いＣｏＳｉ合金膜を堆積した場合には、Ｃｏの選択エッチング液（硫酸／過酸化水素または塩酸／過酸化水素水／水）で、ＣｏＳｉ合金膜をエッチング除去できなくなることを意味する。
【００６２】
Ｓｉ添加濃度が３３原子％未満のＣｏＳｉ合金ターゲットを用いたスパッタ法により、絶縁膜およびＳｉ露出部上にＣｏＳｉ合金膜を形成すると、該ＣｏＳｉ合金膜中のＣｏ含有量は、Ｃｏ2 Ｓｉ（最もＣｏ過剰な化合物相）のそれよりも大きくなる。
【００６３】
このため、Ｓｉ露出部のみにＣｏＳｉ膜を形成するための熱処理（５００〜６００℃、３０〜６０秒）を行なうと、絶縁膜上のＣｏＳｉ合金膜中のＣｏの多くはシリサイド相にはならない。
【００６４】
したがって、Ｃｏの選択エッチング液を用いて、絶縁膜上のＣｏＳｉ合金膜を溶解することができ、Ｓｉ露出部分にＣｏＳｉ膜を選択的に形成することができなくなる。
【００６５】
一方、Ｓｉ添加濃度が３３原子％以上になるとＣｏＳｉ合金ターゲットを用いたスパッタ法により、絶縁膜およびＳｉ露出部上にＣｏＳｉ合金膜を形成すると、該ＣｏＳｉ合金膜中のＳｉ添加濃度は、Ｃｏ2 Ｓｉのそれよりも高くなる。
【００６６】
このため、上述したＳｉ露出部のみにＣｏＳｉ膜を形成するための熱処理を行なうと、絶縁膜上のＣｏＳｉ合金膜中の全てのＣｏがシリサイド相になる。
したがって、Ｃｏの選択エッチング液を用いても、絶縁膜上のＣｏＳｉ合金膜を溶解することができず、Ｓｉ露出部分にＣｏＳｉ膜を選択的に形成することができなくなる。
【００６７】
以上のことから、ＣｏＳｉ合金ターゲットを用いたスパッタ法により、Ｓｉ露出部のみにＣｏシリサイド膜を形成する場合には、ＣｏＳｉ合金ターゲット中のＳｉ添加濃度を３３原子％未満にすることが必要である。
【００６８】
ＣｏＳｉ合金ターゲットにはさらに次のような効果がある。
すなわち、ターゲット中にすでにシリコンが存在するために、シリコン基板にシリサイドを形成する際に、反応により消費される基板表面のシリコンの量を減らすことができる。
【００６９】
図３に、ＣｏＳｉ合金ターゲット中のＳｉ添加濃度とＣｏＳｉ形成時に浸食される下地Ｓｉ層の厚さを調べた結果を示す。
これは、シリコン層上に厚さ４０ｎｍのＣｏＳｉ膜、厚さ６０ｎｍのＣｏＳｉ膜を形成する際に、どれだけシリコン層の表面が浸食されるのかを示したものである。
【００７０】
図から、Ｓｉが添加されていない純粋なＣｏターゲットを用いて、厚さ６０ｎｍのＣｏＳｉ膜を形成した場合には、シリコン層表面の浸食される部分の厚さ（浸食Ｓｉ厚さ）は５４ｎｍであることが分かる。
【００７１】
これに対して、Ｓｉ添加濃度が原子１０％、原子２０％、原子３０％のＣｏＳｉ合金ターゲットを用いて、厚さ６０ｎｍのＣｏＳｉ膜を形成した場合には、浸食Ｓｉ厚さは、それぞれ、４３ｎｍ、３３ｎｍ、２２ｎｍとなり、Ｓｉ添加濃度が高いほど、浸食Ｓｉ厚さは薄くなることが分かる。
【００７２】
同様に、厚さ４０ｎｍのＣｏＳｉ膜を形成した場合にも、Ｓｉ添加濃度が高いほど、浸食Ｓｉ厚さは薄くなることが分かる。
このように本実施形態によれば、Ｃｏを主成分とするターゲットとして、ＣｏＳｉ合金ターゲットを用いることにより、浸食Ｓｉ厚さを薄くできるので、ｐｎ接合リーク電流の増加を招くことなく、浅いｐｎ接合上にＣｏシリサイド膜を形成できるようになる。
【００７３】
かくして本実施形態によれば、Ｓｉ添加濃度は３３原子％未満のＣｏＳｉ合金ターゲットを用いることにより、膜厚や膜質が制御された良好なスパッタ成膜、選択性の良好なＣｏシリサイド形成、およびｐｎ接合リーク電流の少ないｐｎ接合上へのＣｏシリサイド形成を実現できるようになる。なお、マージンを考慮するとＳｉ添加濃度は３０原子％以下であることが好ましい。
（第２の実施形態）
本実施形態では、スパッタターゲットとして、ＣｏにＴｉを添加したＣｏＴｉ合金ターゲットを用いた例である。
【００７４】
図４に、ＣｏＴｉ合金ターゲット中のＴｉ添加濃度と成膜速度との関係を調べた結果を示す。
図から、ＣｏＴｉ合金ターゲットも、ＣｏＳｉ合金ターゲットの場合と同様に、成膜速度が急激に改善されることが分かる。
【００７５】
例えば、Ｔｉ添加濃度が２．５原子％ときの成膜速度は、Ｃｏが添加されていないＣｏターゲット（純Ｃｏターゲット）のそれの約８倍になる。また、Ｔｉ添加濃度が５原子％のときの成膜速度は、純Ｃｏターゲットのそれの約１０倍になる。このことから、ＣｏへのＴｉ添加もＳｉ添加と同様にスパッタ速度改善に有効であることが分かる。
【００７６】
図５に、Ｔｉ添加濃度とシリサイド／Ｓｉ界面の凹凸との関係を調べた結果を示す。
これは、シリコン基板上にその表面（シリコン）が露出する開口部を有する酸化膜を形成し、次にシリコン基板上に厚さ３０ｎｍのＣｏＴｉ合金膜を形成し、次に真空中または窒素雰囲気中で６００〜７００℃、３０秒の熱処理をシリコン基板に施し、次に未反応のＣｏＴｉ合金膜を除去し、次にシリコン基板に８００〜８５０℃、３０秒の高温の熱処理を施してＣｏＳｉ2 またはＴｉＳｉ2 を形成した場合の、シリサイド（ＣｏＳｉ2 またはＴｉＳｉ2 ）とＳｉ（シリコン基板）との界面の凹凸を断面ＴＥＭを用いて評価した結果である。
【００７７】
なお、図において、Ｔｉ添加濃度が０原子％、１００原子％のデータは、それぞれＣｏＴｉ合金膜の代わりにＣｏ膜、Ｔｉ膜を形成して得たものである。
図から、２．５原子％から３３原子％の間でＴｉを添加した場合には、界面の凹凸の大きさは１０ｎｍ以下になることが分かる。
【００７８】
純Ｃｏターゲットの場合、ＣｏＳｉ2 が不均一に核形成する。この結果、最初に核形成した場所と最後にダイシリサイドに変わった場所とでの厚さの違いなどに起因する５０ｎｍ程度の凹凸が生じる。
【００７９】
Ｔｉ添加濃度を高めていくと、今度はＣｏが局所的に高濃度になったところが形成されるため、界面の凹凸が大きくなる。Ｔｉ添加濃度が１００原子％の場合、Ｔｉ添加濃度が０原子％の場合と同様に、界面の凹凸が大きくなる。
【００８０】
この理由はＴｉＳｉ2 ／Ｓｉ界面ではＳｉの拡散が速く、表面エネルギーを低減するための凝集現象が起こりやすくなるためである。
以上のことから、ＣｏＴｉ合金ターゲットのＴｉ添加濃度は高過ぎないこと（３３原子％未満）が、均一なシリサイド形成において重要である。なお、マージンを考慮するとＴｉ添加濃度は３０原子％以下であることが好ましい。
【００８１】
以上述べたように、本実施形態によれば、Ｃｏを主成分とするスパッタターゲットとして、Ｔｉの添加濃度が３３原子％未満のＣｏＴｉ合金ターゲットを用いることにより、Ｃｏのスパッタ速度を速くでき、かつシリサイドとＳｉとの界面の平坦性を改善できるようになる。また、第１の実施形態と同様に、装置稼働率の低下や、膜厚や膜質のばらつきの問題もない。
【００８２】
図６に、シリサイドの形成温度（℃）と添加物（Ｓｉ、Ｔｉ）の許容濃度（原子％）との関係を示す。図から、形成温度が一定以上になると、許容濃度は急激に低下することが分かる。
【００８３】
Ｓｉにおける許容濃度の低下は、Ｓｉの場合、形成温度が高いほど残渣量が多くなるのが原因である。一方、Ｔｉにおける許容濃度の低下は、Ｔｉの場合、形成温度が高いほど表面の凹凸が大きくなるのが原因である。
（第３の実施形態）
図７、図８は、本発明の第３の実施形態に係るＭＯＳトランジスタの形成方法を示す工程断面図である。
【００８４】
本実施形態の特徴は、第２の実施形態のＣｏＴｉ合金ターゲットを採用したスパッタ装置を用いて、Ｔｉを含むＣｏ膜を全面に形成した後に、熱処理により、ソース・ドレイン拡散層およびゲート電極上にＴｉシリサイド膜を自己整合的に形成する例である。
【００８５】
まず、図７（ａ）に示すように、ｐ型シリコン基板１１の表面に溝を形成し、この溝内に素子分離絶縁膜１２を形成して、素子形成領域を限定する。素子分離絶縁膜１２としては、例えば、シリコン酸化膜を用いる。この後、同図（ａ）に示すように、基板表面にゲート絶縁膜１３を形成する。
【００８６】
ここでは、素子分離絶縁膜１２の上面を基板表面より高くしたが、そろえても良い。
次に図７（ｂ）に示すように、ゲート絶縁膜１３上に多結晶シリコン膜からなるゲート電極１４を形成した後、このゲート電極１４をマスクにしてリンイオン等のｎ型不純物イオン１５を基板表面にイオン注入して、低濃度の浅いｎ型拡散層（ＬＤＤ）１６を形成する。
【００８７】
次に図７（ｃ）に示すように、ゲート側壁絶縁膜１７となる絶縁膜をゲート電極１４を覆う厚さに形成した後、上記絶縁膜を反応性イオンエッチング法等の異方性エッチング法を用いて全面エッチングすることにより、ゲート電極１４の側壁に幅約５０ｎｍのゲート側壁絶縁膜１７を形成する。
【００８８】
このとき、露出していたゲート絶縁膜１３、つまりゲート電極１４下以外のゲート絶縁膜１３は除去される。
次に図８（ａ）に示すように、ゲート電極１４およびゲート側壁絶縁膜１７をマスクにしてリンイオン等のｎ型不純物イオンを基板表面にイオン注入して、高濃度のｎ型ソース・ドレイン拡散層１８を形成する。
【００８９】
この後、同図（ａ）に示すように、全面に厚さ３０ｎｍ程度でＴｉを含むコバルト（Ｃｏ）膜１９を形成する。
ここで、Ｃｏ膜１９は以下のようにして形成する。すなわち、スパッタターゲットとして、Ｔｉ添加濃度が１０原子％のＣｏＴｉ合金ターゲットを採用したスパッタ装置を用いて形成する。
【００９０】
次に図８（ｂ）に示すように、ランプアニールを用いた窒素雰囲気中での５００〜６００℃、３０〜６０秒の第１の熱処理（ＲＴＡ：Rapid Thermal Anneal）により、厚さ５５ｎｍの珪化コバルト（ＣｏＳｉ）膜２０をゲート電極１４およびｎ型ソース・ドレイン拡散層１８の表面に自己整合的に形成する。
【００９１】
このシリサイドの形成工程の第１段階のとき、Ｃｏ膜１９中に含まれていたＴｉの一部が、シリコン層であるｎ型ソース・ドレイン拡散層１８およびゲート電極１４上の自然酸化膜を還元するため、均一な反応がシリコン層とＣｏ膜１９との間に起こる。したがって、シリコン層とＣｏ膜１９との界面の形状は平坦性の高いものとなる。
【００９２】
また、多くのＴｉがＣｏＳｉ膜２０の表面に拡散するため、ＣｏＳｉ膜２０の表面に厚さ約２〜３ｎｍのＴｉＮ膜（不図示）が形成される。このＴｉＮ膜はＣｏＳｉ膜２０の表面の凹凸形成を抑制する働きがある。これによっても平坦性は改善される。
【００９３】
図９は、第１の熱処理（５５０℃、６０秒）により、ＴｉがＣｏＳｉ膜２０の表面に拡散することを示す図である。図から、スパッタ直後には、Ｃｏ膜１９中にほぼ均一に分布してＴｉが、第１の熱処理により、ＣｏＳｉ膜２０が形成されるとともに、ＴｉがＣｏＳｉ膜２０の表面に集中することが分かる。ＴｉＮ膜の形成反応が進行する理由は、Ｔｉが窒化物になることにより、Ｇｉｂｂｓの標準自由エネルギーが約５０ｋｃａｌ／ｍｏｌ程度減少するためである。
【００９４】
このような現象は、Ｔｉに限定されるものではなく、例えば、ＺｒやＨｆでも起こる。図１０にＺｒを添加した場合の図９に相当する図、図１１にＨｆを添加した場合の図９に相当する図を示す。添加濃度はともに１０原子％、熱処理の温度、時間はそれぞれともに５５０℃、６０秒である。
【００９５】
次に図８（ｃ）に示すように、ＴｉＮ膜および絶縁膜１２，１７上の未反応のＣｏ膜１９を、Ｃｏの選択エッチング液（硫酸／過酸化水素または塩酸／過酸化水素水／水）でエッチング除去する。この後、シリサイドの形成工程の第２段階に移る。
【００９６】
すなわち、同図（ｃ）に示すように、８００〜９００℃、３０〜６０秒の第２の熱処理（ＲＴＡ）により、ゲート電極１４およびｎ型ソース・ドレイン拡散層１８上の厚さ５５ｎｍのＣｏＳｉ膜２０を厚さ８８ｎｍのＣｏＳｉ2 膜２０′に変える。
【００９７】
このＣｏＳｉ2 膜２０´のシート抵抗を調べた結果、その値は１．７Ω／□という低い値であった。また、ｎ型ソース・ドレイン拡散層１８とＣｏＳｉ2 膜２０′との界面における凹凸は小さく、大きくても５ｎｍ程度であった。
【００９８】
次に同図（ｃ）に示すように、全面に層間絶縁膜２１を形成した後、この層間絶縁膜２１をエッチングして、ＣｏＳｉ2 膜２０′上にコンタクトホールを開口する。
【００９９】
最後に、同図（ｃ）に示すように、上記コンタクトホールを介してＣｏＳｉ2 膜２０′にコンタクトするソース・ドレイン配線２２SD、ゲート配線２２G を形成して完成する。
【０１００】
本実施形態では、Ｃｏを主成分とするスパッタターゲットとして、Ｔｉの添加濃度が１０原子％のＣｏＴｉ合金ターゲットを採用したスパッタ装置を用いて、Ｔｉを含むＣｏ膜１９を形成した後、熱処理により、ｎ型ソース・ドレイン拡散層１８の表面にＣｏＳｉ2 膜２０′を形成している。
【０１０１】
このため、ターゲット中のＴｉの還元作用により、ｎ型ソース・ドレイン拡散層１８とＣｏＳｉ2 膜２０′との界面の形状は、平坦性が高いものとなる。したがって、本実施形態によれば、ｎ型ソース・ドレイン拡散層１８の深さを浅くしても、ｐｎ接合リーク電流が増大するという問題は生じない。
（第４の実施形態）
図１２、図１３は、本発明の第４の実施形態に係るＭＯＳトランジスタの形成方法を示す工程断面図である。
【０１０２】
本実施形態の特徴は、第１の実施形態のＣｏＳｉ合金ターゲットを採用したスパッタ装置を用いて、Ｓｉを含むＣｏ膜を全面に形成した後に、熱処理により、ソース・ドレイン拡散層上にＣｏシリサイド膜を自己整合的に形成することにある。
【０１０３】
第３の実施形態では、ゲート電極上にもＣｏシリサイド膜を形成したが、本実施形態ではソース・ドレイン拡散層上のみにＣｏシリサイド膜を自己整合的に形成する。
【０１０４】
まず、図１２（ａ）に示すように、ｐ型シリコン基板３１の表面に溝を形成し、この溝内に素子分離絶縁膜３２を形成して、素子形成領域を限定する。素子分離絶縁膜３２としては、例えば、シリコン酸化膜を用いる。この後、同図（ａ）に示すように、基板表面にゲート絶縁膜３３を形成する。
【０１０５】
ここでは、素子分離絶縁膜３２の上面を基板表面より高くしたが、そろえても良い。
次に図１２（ｂ）に示すように、ゲート絶縁膜３３上に、厚さ５０ｎｍの多結晶シリコン膜３４、厚さ１ｎｍのタングステンシリコン窒化膜（ＷＳｉＮ膜）３５、厚さ１００ｎｍのタングステン膜３６からなる積層構造のゲート電極（ポリメタルゲート電極）を形成した後、タングステン膜３６上にシリコン窒化膜（Ｓｉ3 Ｎ4 膜）３７を形成する。
【０１０６】
次に同図（ｂ）に示すように、シリコン窒化膜３７、ゲート電極をマスクにしてリンイオン等のｎ型不純物イオン３８を基板表面にイオン注入して、低濃度の浅いｎ型拡散層（ＬＤＤ）３９を形成する。
【０１０７】
次に図１２（ｃ）に示すように、ゲート側壁絶縁膜４０となる絶縁膜をゲート電極部（多結晶シリコン膜３４、タングステンシリコン窒化膜３５、タングステン膜３６、シリコン窒化膜３７）を覆う厚さに形成した後、上記絶縁膜を反応性イオンエッチング法等の異方性エッチング法を用いて全面エッチングすることにより、ゲート電極部の側壁に幅約５０ｎｍのゲート側壁絶縁膜４０を形成する。
【０１０８】
このとき、露出していたゲート絶縁膜３３、つまりゲート電極下以外のゲート絶縁膜３３は除去される。
次に図１３（ａ）に示すように、ゲート電極部およびゲート側壁絶縁膜４０をマスクにしてリンイオン等のｎ型不純物イオンを基板表面にイオン注入して、高濃度のｎ型ソース・ドレイン拡散層４１を形成する。
【０１０９】
この後、同図（ａ）に示すように、全面に厚さＳｉを含むコバルト（Ｃｏ）膜４２を形成する。
ここで、Ｃｏ膜４２は以下のようにして形成する。すなわち、スパッタターゲットとして、Ｓｉ添加濃度が１０原子％のＣｏＳｉ合金ターゲットを採用したスパッタ装置を用いて形成する。
【０１１０】
次に図１３（ｂ）に示すように、ランプアニールを用いて、例えば、窒素雰囲気中で５００〜６００℃、３０〜６０秒の第１の熱処理（ＲＴＡ）により、珪化コバルト（ＣｏＳｉ）膜４３をｎ型ソース・ドレイン拡散層４１の表面に自己整合的に形成する。
【０１１１】
図１４に、ＣｏＳｉ膜４３の全体の膜厚をａ、ｎ型ソース・ドレイン拡散層４１中のＣｏＳｉ膜４３の膜厚をｂとした場合のｂ／ａ（浸食量）とＳｉ添加濃度との関係を示す。Ｓｉ添加濃度はＳｉ／（Ｃｏ＋Ｓｉ）（％）である。図から、Ｓｉ添加濃度が高くなるほど、ｎ型ソース・ドレイン拡散層４１の浸食量が多くなることが分かる。
【０１１２】
次に図１３（ｃ）に示すように、絶縁膜３２，３７，４０上の未反応のＳｉを含むＣｏ膜４２を、Ｃｏの選択エッチング液（硫酸／過酸化水素または塩酸／過酸化水素水／水）でエッチング除去する。
【０１１３】
ここで、本実施形態では、ＣｏＳｉ合金ターゲットとして、Ｓｉ添加濃度が１０原子％のものを用いているので、絶縁膜３２，４０上のＣｏ膜４２は確実に除去される。したがって、Ｃｏ膜４２はｎ型ソース・ドレイン拡散層４１上だけに残る。
【０１１４】
この後、同図（ｃ）に示すように、例えば、８００〜９００℃、３０〜６０秒の第２の熱処理（ＲＴＡ）により、ｎ型ソース・ドレイン拡散層４１上のＣｏＳｉ膜４３をＣｏＳｉ2 膜４３′に変える。
【０１１５】
ここで、本実施形態では、Ｓｉを含むＣｏ膜４２を用いているので、図１３（ｂ）、図１３（ｃ）のシリサイド化の工程時におけるｎ型ソース・ドレイン拡散層４１のシリコンの浸食量を少なくできる。
【０１１６】
次に同図（ｃ）に示すように、全面に層間絶縁膜４４を形成した後、この層間絶縁膜４４をエッチングして、ＣｏＳｉ2 膜４３′上にコンタクトホールを開口する。最後に、同図（ｃ）に示すように、上記コンタクトホールを介してＣｏＳｉ2 膜４３′にコンタクトするソース・ドレイン配線４５SD、ゲート配線４５G を形成して完成する。
【０１１７】
本実施形態では、Ｃｏを主成分とするスパッタターゲットとして、Ｓｉ添加濃度が１０原子％のＣｏＳｉ合金ターゲットを採用したスパッタ装置を用いて、Ｓｉを含むＣｏ膜４２を形成した後、熱処理により、ｎ型ソース・ドレイン拡散層１８の表面にＣｏＳｉ2 膜４３′を形成している。
【０１１８】
このため、ターゲット中のＳｉの浸食抑制作用により、ｎ型ソース・ドレイン拡散層１８とＣｏＳｉ2 膜２０′との界面の形状は、平坦性が高いものとなる。したがって、本実施形態によれば、ｎ型ソース・ドレイン拡散層４１の深さを浅くしても、ｐｎ接合リーク電流が増大するという問題は生じない。すなわち、浅いｎ型ソース・ドレイン拡散層１８上に、ｐｎ接合リーク電流の増大を招くこと無く、ＣｏＳｉ2 膜２０′を形成できるようになる。
【０１１９】
なお、本発明は上記実施形態に限定されるものではない。例えば、上記実施形態では、スパッタターゲットとして、ＣｏＳｉ合金ターゲットやＣｏＴｉ合金ターゲットを用いた場合について説明したが、これらと同様の他の合金ターゲットを用いても良い。
【０１２０】
すなわち、スパッタターゲットとしては、シリサイドを形成する金属の中で磁性体であるＮｉ、Ｃｏ、Ｆｅなどの金属またはＣｏ−Ｎｉ、Ｃｏ−Ｆｅ、Ｎｉ−Ｆｅなどの合金（主成分）と、非磁性金属元素および半導体元素の少なくとも一方（副成分）とからなり、副成分の濃度が３３原子％未満であるものを使用することが可能である。
【０１２１】
副成分としては、例えば、ＳｉやＴｉの他に、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｇｅ、Ｓｎ、Ｐｂおよびこれらを組み合わせたものがあげられる。
なお、副成分として、シリサイドの金属材料としては一般的な高融点金属であるＭｏやＷを用いない理由は以下の通りである。
【０１２２】
ＭｏＳｉ2 やＷＳｉ2 は、比抵抗が６０〜８０μΩ・ｃｍである。このため、３Ω／□以下のシート抵抗を実現するのに必要なＭｏＳｉ2 膜やＷＳｉ2 膜の膜厚は、約２００〜２６７ｎｍとなる。シリサイド膜の全体の膜厚をａ、シリサイド膜のうち、シリコン基板を浸食した部分の膜厚をｂとすると、ｂ／ａ比は約１となるため、膜厚ｂの値も約２００〜２６７ｎｍとなる。
【０１２３】
このような深いシリサイド化が、接合深さが１００ｎｍ程度以下の浅いｐｎ接合に対して起こると、大きなリーク電流が生じてしまう。したがって、本発明では、ＭｏやＷを用いないようにしている。
【０１２４】
また、第３、第４の実施形態ではｎチャネルのＭＯＳトランジスタの場合について説明したが、本発明はｐチャネルのＭＯＳトランジスタにも適用できる。
その他、本発明の要旨を逸脱しない範囲で、種々変形して実施できる。
【０１２５】
【発明の効果】
以上詳述したように本発明によれば、スパッタターゲットとして、磁性を有する金属または合金からなる主成分と、非磁性金属および半導体の少なくとも一方からなる副成分とから構成され、副成分の濃度が３３原子％未満のものを用いることにより、磁性を有する金属または合金を主成分とする導電性薄膜を容易に形成できるようになる。
【０１２６】
また、本発明によれば、非磁性金属および半導体の少なくとも一方からなる副成分の濃度が３３原子％未満の、金属または合金を主成分とする金属薄膜または合金薄膜を形成した後に、熱処理により、前記半導体基板と前記金属薄膜または前記合金薄膜とを反応性させて、前記半導体基板を構成する半導体と前記金属または前記合金との化合物膜を形成することにより、前記化合物膜と前記半導体基板との界面の形状を平坦化できるようになる。
【０１２７】
また、本発明の如きの構成の半導体装置は、上記本発明に係る半導体装置の製造方法により容易に製造できるようになる。
【図面の簡単な説明】
【図１】ＣｏＳｉ合金ターゲット中のＳｉ添加濃度と成膜速度との関係を示す特性図
【図２】ＣｏＳｉ合金ターゲット中のＳｉ添加濃度とＣｏシリサイドの残渣量との関係を示す特性図
【図３】ＣｏＳｉ合金ターゲット中のＳｉ添加濃度とＣｏＳｉ形成時に浸食される下地Ｓｉ層の厚さとの関係を示す特性図
【図４】ＣｏＴｉ合金ターゲット中のＴｉ添加濃度と成膜速度との関係を示す特性図
【図５】Ｔｉ添加濃度とシリサイド／Ｓｉ界面の凹凸との関係を示す特性図
【図６】シリサイドの形成温度と添加物（Ｓｉ、Ｔｉ）の許容濃度との関係を示す図
【図７】本発明の第３の実施形態に係るＭＯＳトランジスタの前半の形成方法を示す工程断面図
【図８】本発明の第３の実施形態に係るＭＯＳトランジスタの後半の形成方法を示す工程断面図
【図９】熱処理によりＴｉがＣｏＳｉ膜の表面に拡散することを示す図
【図１０】熱処理によりＺｒがＣｏＳｉ膜の表面に拡散することを示す図
【図１１】熱処理によりＨｆがＣｏＳｉ膜の表面に拡散することを示す図
【図１２】本発明の第４の実施形態に係るＭＯＳトランジスタの前半の形成方法を示す工程断面図
【図１３】本発明の第４の実施形態に係るＭＯＳトランジスタの後半の形成方法を示す工程断面図
【図１４】ソース・ドレイン拡散層の浸食量とＳｉ添加濃度との関係を示す図
【図１５】従来のサリサイド法を用いたＬＤＤ構造のＭＯＳトランジスタの形成方法を示す工程断面図
【符号の説明】
１１…ｐ型シリコン基板
１２…素子分離絶縁膜
１３…ゲート絶縁膜
１４…ゲート電極
１５…ｎ型不純物イオン
１６…ｎ型拡散層（ＬＤＤ）
１７…ゲート側壁絶縁膜
１８…ｎ型ソース・ドレイン拡散層
１９…Ｃｏ膜
２０…ＣｏＳｉ膜
２０´…ＣｏＳｉ2 膜
２１…層間絶縁膜
２２SD…ソース・ドレイン配線
２２G …ゲート配線
３１…ｐ型シリコン基板
３２…素子分離絶縁膜
３３…ゲート絶縁膜
３４…多結晶シリコン膜
３５…タングステンシリコン窒化膜
３６…タングステン膜
３７…シリコン窒化膜
３８…ｎ型不純物イオン
３９…ｎ型拡散層（ＬＤＤ）
４０…ゲート側壁絶縁膜
４１…ｎ型ソース・ドレイン拡散層
４２…Ｃｏ膜
４３…ＣｏＳｉ膜
４３´…ＣｏＳｉ2 膜
４４…層間絶縁膜
４５SD…ソース・ドレイン配線
４５G …ゲート配線
【図１】
0004142753.tif 000002
【図２】
0004142753.tif 000003
【図３】
0004142753.tif 000004
【図４】
0004142753.tif 000005
【図５】
0004142753.tif 000006
【図６】
0004142753.tif 000007
【図７】
0004142753.tif 000008
【図８】
0004142753.tif 000009
【図９】
0004142753.tif 000010
【図１０】
0004142753.tif 000011
【図１１】
0004142753.tif 000012
【図１２】
0004142753.tif 000013
【図１３】
0004142753.tif 000014
【図１４】
0004142753.tif 000015
【図１５】
0004142753.tif 000016