(57)【特許請求の範囲】
【請求項１】
ＤＣ／ＤＣコンバータの昇圧用コイルへの通電をオン／オフさせる第１のスイッチング手段と、
前記ＤＣ／ＤＣコンバータの出力をオン／オフさせる第２のスイッチング手段と、
前記ＤＣ／ＤＣコンバータによって昇圧されていない電圧と前記ＤＣ／ＤＣコンバータの出力電圧のうち、電圧が高い方を出力するロジック系出力電圧により動作し、前記ＤＣ／ＤＣコンバータの出力電圧に応じて前記第１のスイッチング手段をオンさせるためのスイッチング信号を生成するとともに、外部からの作動／停止指令に応じて前記第２のスイッチング手段をオン／オフ制御する制御手段と、
前記制御手段により生成された前記スイッチング信号を前記ロジック系出力電圧を振幅とする信号から前記ＤＣ／ＤＣコンバータの出力電圧を振幅とする信号に変換して前記第１のスイッチング手段に出力するレベルシフト手段とを有し、
前記レベルシフト手段は、前記ＤＣ／ＤＣコンバータの出力電圧が供給されるとともに、前記制御手段から前記スイッチング信号としてＬＯＷレベルの信号が入力される場合には、前記ＤＣ／ＤＣコンバータの出力電圧が供給されなくとも、ＬＯＷレベルの信号を前記第１のスイッチング手段に出力することを特徴とするＤＣ／ＤＣコンバータの制御装置。
【請求項２】
前記レベルシフト手段は、前記ＤＣ／ＤＣコンバータの出力電圧を電源とするＣＭＯＳ構成のインバータを出力部として有しており、
このインバータのＰ−ｃｈトランジスタを前記ＤＣ／ＤＣコンバータの出力電圧を振幅とする信号で制御し、Ｎ−ｃｈトランジスタを前記ロジック系出力電圧を振幅とする信号で制御することを特徴とする請求項１に記載のＤＣ／ＤＣコンバータの制御装置。
【請求項３】
前記レベルシフト手段は、前記ＤＣ／ＤＣコンバータの出力電圧を電源とするＣＭＯＳ構成のインバータを出力部として有しており、このインバータのＰ−ｃｈトランジスタを前記ＤＣ／ＤＣコンバータの出力電圧を振幅とする信号で制御し、Ｎ−ｃｈトランジスタを前記ロジック系出力電圧を振幅とする信号で制御するとともに、
前記制御手段のスイッチング信号出力から前記Ｎ−ｃｈトランジスタおよびＰ−ｃｈトランジスタまでのＣＭＯＳ構成のゲート段数が等しいことを特徴とする請求項１に記載のＤＣ／ＤＣコンバータの制御装置。
【請求項４】
前記レベルシフト手段は、前記ＤＣ／ＤＣコンバータの出力電圧を電源とするＣＭＯＳ構成のインバータ出力にＮ−ｃｈトランジスタの出力が接続された出力部を有しており、
前記Ｎ−ｃｈトランジスタは、前記制御手段が前記第２のスイッチング手段をオフしている間、オン制御されることを特徴とする請求項１に記載のＤＣ／ＤＣコンバータの制御装置。
【請求項５】
前記制御手段と前記レベルシフト手段とが、同一基板上に構成されるＩＣであることを特徴とする請求項１から４のいずれかに記載のＤＣ／ＤＣコンバータの制御装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電池電圧昇圧用コイルへの通電をオン／オフするスイッチング素子と、ＤＣ／ＤＣコンバータの出力電圧が所定電圧となるように上記スイッチング素子をオンさせるためのスイッチング信号を生成する制御手段とを備えたＤＣ／ＤＣコンバータの制御装置に関するものである。
【０００２】
【従来の技術】
ＤＣ／ＤＣコンバータは、電池を電源とするシステムにおいて広く用いられている。一般にこの種の保護回路には、実公平６−２３１６１号公報にて開示されているように、直流電源出力の過電圧又は過電流を検出し、ＤＣ／ＤＣコンバータの動作を停止させる手段を有するものや、特開平６−３８３６１号公報にて提案されているように、出力電圧が所定値以上にならない場合又は出力電流が所定値以上にならない場合には、ＤＣ／ＤＣコンバータへの給電を停止するものがある。
【０００３】
また、特開平７−７９５６２号公報にて提案されているように、電池電圧側が所定値に達していない場合に制御手段の動作を禁止するものや、特開平５−３３３４０８号公報，同６−１６２９８０号公報および同６−２７４３５０号公報等にて提案されているように、動作開始以降の出力電圧特性の関係から異常を検出する手段を有するものがある。
【０００４】
ところで、昇圧（ブースト）タイプのＤＣ／ＤＣコンバータを有するシステムにおいては、昇圧用コイルへの通電をオンさせるスイッチング動作を行わない場合には、電源からコイルやダイオードを介してコンバータ出力に電源電圧が現れてしまう。このため、非動作時の消費電流を削減するために、コンバータ出力ラインに、別のスイッチング手段を設けることが一般的に行われている。
【０００５】
ここで、従来の昇圧タイプＤＣ／ＤＣコンバータとその制御装置の構成について詳しく説明する。図７において、１０１は電源であるところの電池、１０２は昇圧用コイル、１０３はコイル１０２をスイッチングするスイッチング素子であるトランジスタである。ＤＣ／ＤＣコンバータにおいてはその効率を上げるためにＦＥＴを用いる場合が多い。
【０００６】
１０４はコイル１０２の出力を整流するためのダイオード、１０５は出力安定用のコンデンサである。
【０００７】
１０６はＤＣ／ＤＣコンバータの出力電圧（これをアナログ系出力電圧と記す）を供給するアナログ系出力端子、１１１はアナログ系出力端子１０６への出力をオン／オフするためのスイッチングトランジスタである。
【０００８】
１０７，１０８は後述のＤＣ／ＤＣ制御回路の電源等に用いられる出力（これをロジック系出力電圧と記す）を整流するためのダイオード、１０９はロジック系出力電圧を平滑化するためのコンデンサ、１１０はロジック系出力電圧を供給する出力端子、１２１は後述するＤＣ／ＤＣコンバータ制御回路およびＣＰＵを内蔵するシーケンス制御用ＩＣ、１２２はシーケンス制御用ＩＣ１２１のロジック系電源電圧入力端子、１２３はシーケンス制御用ＩＣ１２１のアナログ系電源電圧入力端子、である。
【０００９】
１２４はシーケンス制御用ＩＣ１２１のアナログ系電源電圧入力端子１２３の電圧に応じてスイッチングトランジスタ１０３を適宜オン／オフすることによりアナログ系出力電圧が設定値になるように制御するＤＣ／ＤＣ制御回路である。１２５は不図示のシステム全体を制御するＣＰＵからの制御信号入力端子である。
【００１０】
次に上記構成におけるシステムの動作について説明する。不図示のＣＰＵには、電池１０１よりダイオード１０７を介してロジック系電源が接続されている。したがってＤＣ／ＤＣコンバータが動作していない場合であっても、常に「電池電圧―Ｖｆ（１０７）」の電圧が印加されている。なお、Ｖｆ（１０７）はダイオード７にて降下する電圧を意味する。
【００１１】
この場合であってもＣＰＵは低速クロックで動作したり、あるいは操作スイッチ等の割り込みを待っていることが可能である。
【００１２】
次にＣＰＵが何らかの割り込み等で昇圧動作命令を出力すると、不図示のＡ／Ｄコンバータによって電池電圧がチェックされる。そして、電池電圧が所定値以上であると、まずＣＰＵはアナログ出力のオン／オフを制御しているスイッチングトランジスタ１１１をオンさせる。このスイッチングトランジスタ１１１がないと、システムの非動作時にアナログ系出力端子に電池１０１からコイル１０２、およびダイオード１０４を介してアナログ系出力端子１０６に電池電圧が現れ、この端子に接続されるデバイスが電流を消費してしまう。そこでこの消費電流をカットするために、非動作時はオフにし、動作時のみオンとする。
【００１３】
続いて不図示のＣＰＵからの命令によりＤＣ／ＤＣ制御回路１２４が動作を開始する。ＤＣ／ＤＣ制御回路１２４はアナログ系出力電圧と内部に有する基準電圧との関係から、アナログ系出力電圧が設定された出力電圧になるようにスイッチングトランジスタ１０３をオン／オフさせる。これによりＤＣ／ＤＣコンバータの出力であるアナログ系出力電圧は次第に上昇する。
【００１４】
さらにＤＣ／ＤＣコンバータの出力が上昇すると制御が安定状態に入り、アナログ系出力電圧は設定された出力電圧となる。
【００１５】
この際、ロジック系出力電圧は先の「電池電圧−Ｖｆ（１０７）」と「アナログ系出力電圧−Ｖｆ（１０８）」のいずれか高い方の値となる。ここでは安定動作時には「アナログ系出力電圧−Ｖｆ（１０８）」となる。
【００１６】
このようなシステムにおいては、何らかの理由でシーケンス制御用ＩＣ１２１のアナログ系電源電圧入力端子１２３に正しくＤＣ／ＤＣコンバータの出力が接続されていない場合には、ＤＣ／ＤＣ制御回路１２４は出力電圧が低いものと判断し、ＤＣ／ＤＣを最大限昇圧しようとスイッチングトランジスタ１０３のスイッチングを行う。
【００１７】
このため、実際のＤＣ／ＤＣコンバータのアナログ系出力端子１０６の電圧は、非常に高い電圧となり、この端子に接続される他のデバイスが過電圧状態になる恐れがある。また同様に、アナログ系出力電圧の上昇に伴ってロジック系出力電源電圧端子１１０に接続されるデバイスも過電圧状態になる恐れがある。さらに、最大限のスイッチング動作を行っているために、このＤＣ／ＤＣコンバータのスイッチングトランジスタ１０３、コイル１０２およびコンデンサ１０５等も過電流、過電圧状態になる恐れがある。
【００１８】
そこで、図７の回路におけるＤＣ／ＤＣ制御回路１２４とスイッチングトランジスタ１０３との間に、ＤＣ／ＤＣ制御回路１２により生成されたスイッチング信号をロジック系出力電圧からアナログ系出力電圧を振幅とする信号に変換してスイッチングトランジスタ１０３に出力するレベルシフト回路を設け、このレベルシフト回路を、ＤＣ／ＤＣ制御回路１２がスイッチングトランジスタ１１１をオンさせている場合であってアナログ系出力電圧が所定電圧より低いときは、スイッチングトランジスタ１０３にスイッチング信号を出力しない構成とすることが考えられる。
【００２０】
【発明が解決しようとする課題】
しかしながら、上記のようなレベルシフト回路を採用した場合に、シーケンス制御ＩＣ１２１のアナログ系電源電圧入力端子１２３に正しくＤＣ／ＤＣコンバータの出力が接続されている場合であっても、ＤＣ／ＤＣコンバータの動作を停止している状態（トランジスタ１１１がオンの状態）で、トランジスタ１０３がオフとなってアナログ系電源電圧が出力されていないと、アナログ系電源電圧で動作するレベルシフト回路（の出力インバータ）の出力はフローティング状態となる。
【００２１】
この場合に、ＤＣ／ＤＣコンバータのスイッチングトランジスタ１０３は入力ゲートがフローティング状態となるので、何らかのノイズ等で、このトランジスタ１０３がＯＮしてしまう恐れがある。この場合には、全く制御がなされていない状態に陥ってしまうばかりか、消費電力の点でも問題となる。
【００２２】
なお、このような事態を回避するために最も簡単な対策は、トランジスタ１０３のゲート端子とＧＮＤ間にプルダウン抵抗を接続することである。しかし、この方法では、ＤＣ／ＤＣコンバータの効率が低下するという問題がある。
【００２３】
そこで、本発明は、ＤＣ／ＤＣコンバータの効率を低下させることなく、ノイズ等でＤＣ／ＤＣコンバータが動作してしまうことを防止できるようにしたＤＣ／ＤＣコンバータの制御装置を提供することを目的としている。
【００２４】
【課題を解決するための手段】
上記の目的を達成するために、本発明の制御装置では、ＤＣ／ＤＣコンバータの昇圧用コイルへの通電をオン／オフさせる第１のスイッチング手段と、前記ＤＣ／ＤＣコンバータの出力をオン／オフさせる第２のスイッチング手段と、前記ＤＣ／ＤＣコンバータによって昇圧されていない電圧と前記ＤＣ／ＤＣコンバータの出力電圧のうち、電圧が高い方を出力するロジック系出力電圧により動作し、前記ＤＣ／ＤＣコンバータの出力電圧に応じて前記第１のスイッチング手段をオンさせるためのスイッチング信号を生成するとともに、外部からの作動／停止指令に応じて前記第２のスイッチング手段をオン／オフ制御する制御手段と、前記制御手段により生成された前記スイッチング信号を前記ロジック系出力電圧の振幅を有する信号から前記ＤＣ／ＤＣコンバータの出力電圧を振幅とする信号に変換して前記第１のスイッチング手段に出力するレベルシフト手段とを有し、前記レベルシフト手段は、前記ＤＣ／ＤＣコンバータの出力電圧が供給されるとともに、前記制御手段から前記スイッチング信号としてＬＯＷレベルの信号が入力される場合には、前記ＤＣ／ＤＣコンバータの出力電圧が供給されなくとも、ＬＯＷレベルの信号を前記第１のスイッチング手段に出力することを特徴とする。
【００２５】
これにより、ＤＣ／ＤＣコンバータの非動作時にノイズ等で第１のスイッチング手段がオンになってしまうことを確実に防止できるとともに、ＤＣ／ＤＣコンバータの効率を低下させず、かつ部品点数の削減も可能となる。
【００２６】
なお、制御手段とレベルシフト手段とを、同一基板上に構成されるＩＣとすれば、回路の簡略化や部品点数の削減を図ることが可能である。
【００２７】
【発明の実施の形態】
（第１実施形態）
図１には、本発明の第１実施形態であるＤＣ／ＤＣコンバータの制御装置の構成を示している。同図において、１は電源であるところの電池、２は昇圧用コイル、３はコイル２をスイッチングするスイッチング素子であるトランジスタ（請求の範囲にいう第１のスイッチング手段）である。ＤＣ／ＤＣコンバータにおいてはその効率を上げるためにＦＥＴを用いる場合が多い。
【００２８】
４はコイル２の出力を整流するためのダイオード、５は出力安定用のコンデンサである。
【００２９】
６はＤＣ／ＤＣコンバータの出力電圧（これをアナログ系出力電圧と記す）を供給するアナログ系出力端子、１１はアナログ系出力端子６への出力をオン／オフするためのスイッチングトランジスタ（請求範囲にいう第２のスイッチング手段）である。
【００３０】
７，８は後述のＤＣ／ＤＣ制御回路の電源等に用いられる出力（これをロジック系出力電圧と記す）を整流するためのダイオード、９はロジック系出力電圧を平滑化するためのコンデンサ、１０はロジック系出力電圧を供給する出力端子、２１は後述するＤＣ／ＤＣコンバータ制御回路およびＣＰＵを内蔵するシーケンス制御用ＩＣ、２２はシーケンス制御用ＩＣ２１のロジック系電源電圧入力端子、２３はシーケンス制御用ＩＣ２１のアナログ系電源電圧入力端子、である。
【００３１】
２４はシーケンス制御用ＩＣ２１のアナログ系電源電圧入力端子２３の電圧に応じてスイッチングトランジスタ３を適宜オン／オフすることによりアナログ系出力電圧が設定値になるように制御するＤＣ／ＤＣ制御回路である。
【００３２】
２６はＤＣ／ＤＣ制御回路２４の出力をロジック系出力電源からアナログ系出力電圧に変換するレベルシフト回路、２５は不図示のシステム全体を制御するＣＰＵからの制御端子、２７はスイッチングトランジスタ１１を制御する制御端子、２８はスイッチングトランジスタ３を制御する制御端子である。
【００３３】
次に上記構成におけるシステムの動作について説明する。不図示のＣＰＵには電池１よりダイオード７を介してロジック系電源が接続されて動作している。したがって、ＤＣ／ＤＣコンバータが動作していない場合であっても、常に「電池電圧―Ｖｆ（７）」の電圧が印加されている。Ｖｆ（７）はダイオード７にて降下する電圧を意味する。この電源はＣＰＵをはじめとするロジック回路に供給され、これが本システムのシステム電源となる。この場合であってもＣＰＵは低速クロックで動作したり、あるいは操作スイッチ等の割り込みを待っていることが可能である。
【００３４】
次にＣＰＵに何らかの割り込み等で昇圧動作命令が出力され、ＣＰＵがＤＣ／ＤＣの動作を開始した場合を想定する。まずＣＰＵより、端子２５へＤＣ／ＤＣの動作開始命令を受け取る。ＤＣ／ＤＣ制御回路２４はこの命令信号に応じて、ＤＣ／ＤＣアナログ出力のオン／オフを制御しているスイッチングトランジスタ１１をオンさせる信号を制御端子２７より出力する。このスイッチングトランジスタ１１がないとＤＣ／ＤＣが動作を停止しているシステムの非動作時にアナログ系出力端子６に電池１からコイル２、ダイオード４を介してアナログ系出力端子６に電池電圧が現れ、この端子に接続されるデバイスが電流を消費してしまう。そこで、この消費電流をカットするために、トランジスタ１１を設け、非動作時はオフにし、動作時のみオンとする。
【００３５】
続いてＤＣ／ＤＣ制御回路２４は昇圧動作を開始する。先にスイッチングトランジスタ１１をオンさせたので、電池１からコイル２およびダイオード４を介してアナログ系出力端子６に電池電圧が現れる。
【００３６】
このＤＣ／ＤＣ制御回路２４は、アナログ系出力電圧と内部に有する基準電圧との関係から、アナログ系出力電圧が設定された出力電圧（目標電圧）になるようにスイッチングトランジスタ３をオン／オフさせるスイッチング信号を生成してレベルシフト回路２６に出力する。
【００３７】
レベルシフト回路２６はＤＣ／ＤＣ制御回路２４のロジック電源電圧の振幅を有するスイッチング信号を、アナログ電源電圧を振幅とする信号に変換して、制御端子２８に出力する。これによりＤＣ／ＤＣコンバータの出力であるアナログ系出力電圧６は、次第に上昇する。
【００３８】
さらにＤＣ／ＤＣコンバータの出力が上昇すると制御が安定状態に入り、アナログ系出力電圧は設定された出力電圧となる。
【００３９】
この際、ロジック系出力電圧は先の「電池電圧−Ｖｆ（７）」と「アナログ系出力電圧−Ｖｆ（８）」のいずれか高い方の値となる。ここでは安定動作時には「アナログ系出力電圧−Ｖｆ（８）」となる。
【００４０】
図２には、上記レベルシフト回路の構成を詳細に示している。同図において、３１は入力端子、３２はロジック系電源電圧入力端子、３３はロジック系電源電圧で動作するインバータ、３４はロジック電源電圧からアナログ電源電圧に変換するＬＯＷ−ＴＯ−ＨＩＧＨレベルコンバータ、３５はアナログ系電源電圧で動作するインバータ、３７はアナログ系電源電圧入力端子、３８は出力端子である。
【００４１】
アナログ系電源電圧で動作するインバータ３５は、Ｐ−ｃｈトランジス３５ａとＮ−ｃｈトランジスタ３５ｂからなり、Ｐ−ｃｈトランジス３５ａのゲートにはＬＯＷ−ＴＯ−ＨＩＧＨレベルコンバータ３４の出力が接続され、Ｎ−ｃｈトランジスタ３５ｂのゲートにはロジック系電源電圧で動作するインバータ３３の出力が接続されている。
【００４２】
このように構成されたレベルシフト回路２６を設けると、先に説明したように、何らかの理由で、シーケンス制御ＩＣ２１のアナログ系電源電圧入力端子２３に正しくＤＣ／ＤＣコンバータの出力が接続されていない場合には、以下のような動作となる。
【００４３】
すなわち、ＤＣ／ＤＣ制御回路２４はＤＣ／ＤＣコンバータの出力電圧が最低許容電圧等の所定レベルよりも低いので、コンバータの出力電圧を最大限昇圧しようとスイッチング信号を生成出力する。
【００４４】
しかし、レベルシフト回路２６の出力インバータ３５の電源もアナログ系電源電圧そのものであるので、ＤＣ／ＤＣコンバータの出力が正しく接続されていない場合には、レベルシフト回路２６におけるアナログ系電源電圧で動作するインバータ３５が動作しないので、レベルシフト回路２６からはスイッチング信号は出力されず、トランジスタ３もオンにならない。したがって、ＤＣ／ＤＣコンバータは動作せず、ＤＣ／ＤＣコンバータのアナログ系出力端子６の電圧が非常に高くなるような事態を確実に防止することができるので、この端子に接続される他のデバイスが過電圧状態となる恐れはない。
【００４５】
また、同様に、アナログ系出力電圧の上昇に伴ってロジック系出力電源電圧端子１０に接続されるデバイスが過電圧状態となる恐れもない。
【００４６】
さらに、従来のように最大限の昇圧動作を行うこともないので、このＤＣ／ＤＣコンバータのスイッチングトランジスタ３、コイル２、コンデンサ５等も過電流、過電圧状態になる恐れもない。
【００４７】
また、通常のレベルシフト回路では、図３に示すようにアナログ系電源電圧で動作するインバータ３５のＰ−ｃｈトランジスタ、Ｎ−ｃｈトランジスタのゲートにはともに、ＬＯＷ−ＴＯ−ＨＩＧＨレベルコンバータ３４の出力が接続される。
【００４８】
しかしこのような構成にすると、シーケンス制御ＩＣ２１のアナログ系電源電圧入力端子２３に正しくＤＣ／ＤＣコンバータの出力が接続されている場合であっても、ＤＣ／ＤＣコンバータの動作を停止している状態（トランジスタ１１がオンの状態）で、トランジスタ３がオフとなってアナログ系電源電圧が出力されていないと、ロジック電源電圧からアナログ電源電圧に変換するＬＯＷ−ＴＯ−ＨＩＧＨレベルコンバータ３４の出力が出ない。したがって、アナログ系電源電圧で動作するインバータ３５の出力はＬＯＷレベル出力ではなく、フローティング状態となる。
【００４９】
この場合に、ＤＣ／ＤＣコンバータのスイッチング用ＭＯＳトランジスタ３は入力ゲートがフローティング状態となるので、何らかのノイズ等で、このトランジスタ３がＯＮしてしまう恐れがある。この場合には、全く制御がなされていない状態に陥ってしまうばかりか、消費電力の点でも問題となる。
【００５０】
なお、このような事態を回避するために最も簡単な対策は、トランジスタ３のゲート端子とＧＮＤ間にプルダウン抵抗を接続することである。しかし、この方法では、ＤＣ／ＤＣコンバータの効率が低下するという問題がある。
【００５１】
これに対し、本実施形態のように、アナログ系電源電圧で動作する出力インバータ３５のＮ−ｃｈトランジスタ３５ｂのゲートのみをロジック系電源電圧のインバータ３３の出力で駆動する構成にすることによって、アナログ系電源電圧が出力されていない場合であっても、レベルシフト回路２６の出力がフローティング状態とならず、必ずＬＯＷレベル出力を出力できるようにしている。これにより、ＤＣ／ＤＣコンバータの効率低下や部品増を招くことなく、ＤＣ／ＤＣコンバータのスイッチングトランジスタ３がノイズ等によって不用意にＯＮしないようにすることができる。
【００５２】
（第２実施形態）
図４には、本発明の第２実施形態であるＤＣ／ＤＣコンバータの制御装置におけるレベルシフト回路′このように構成されたレベルシフト回路の構成を示している。なお、ＤＣ／ＤＣコンバータおよび制御装置の基本構成は第１実施形態と同じである。但し、本実施形態は、レベルシフト回路の構成において第１実施形態と異なる。
【００５３】
図４において、３１は入力端子、３２はロジック系電源電圧入力端子、３３はロジック系電源電圧で動作するインバータ、３４はロジック電源電圧からアナログ電源電圧に変換するＬＯＷ−ＴＯ−ＨＩＧＨレベルコンバータ、３９は同じロジック電源電圧を使用したＬＯＷ−ＴＯ−ＨＩＧＨレベルコンバータ、３５′はアナログ系電源電圧で動作するインバータ、３７はアナログ系電源電圧入力端子、３８は出力端子である。
【００５４】
アナログ系電源電圧で動作するインバータ３５′は、Ｐ−ｃｈトランジスタ３５ａ′およびＮ−ｃｈトランジスタ３５ｂ′からなり、Ｐ−ｃｈトランジスタ３５ａ′のゲートにはＬＯＷ−ＴＯ−ＨＩＧＨレベルコンバータ３４の出力が接続され、Ｎ−ｃｈトランジスタ３５ｂ′のゲートにはロジック系電源電圧で動作するＬＯＷ−ＴＯ−ＨＩＧＨレベルコンバータ３９の出力が接続されている。
【００５５】
ＬＯＷ−ＴＯ−ＨＩＧＨレベルコンバータ３９は本来、異なる２電源で動作するものであるが、ここではあえてロジック系電源電圧からロジック系電源電圧という接続を行っている。
【００５６】
レベルシフト回路２６′をこのような構成にすることにより、ロジック系電源電圧で動作するインバータ３３の出力から最終出力インバータ３５のＰ−ｃｈトランジスタ３５ａ′およびＮ−ｃｈトランジスタ３５ｂ′までに信号が通過するゲート数が等しくなり、Ｐ−ｃｈトランジスタ３５ａ′およびＮ−ｃｈトランジスタ３５ｂ′へ信号のゲート遅れが発生しなくなる。すなわち、Ｎ−ｃｈとＰ−ｃｈとの間でゲート数に差がある場合には、最終出力段のインバータ３５での貫通電流が問題となるが、本実施形態のような構成にすることで、特にＤＣ／ＤＣコンバータのスイッチング周波数が高速である場合には、貫通電流の影響を避けることが可能となり、信頼性を向上させるとともに、効率を向上させることができる。
【００５７】
なお、本実施形態におていも、ＤＣ／ＤＣコンバータのスイッチングトランジスタ３とＤＣ／ＤＣ制御回路２４との間にレベルシフト回路２６′を設けたことにより、ＤＣ／ＤＣコンバータの出力であるアナログ系電源電圧がＤＣ／ＤＣ制御回路２４に正しく接続されていない場合でも、コンバータ出力電圧が非常に高くなる事態を確実に防止できる。また、レベルシフト回路２６′の出力をアナログ電源電圧が出力されていない場合であっても正しくＬＯＷレベル信号を出力できるようにしたことで、ＤＣ／ＤＣコンバータの効率低下や部品増を招くことなく、ＤＣ／ＤＣコンバータの非動作時にノイズ等でスイッチングトランジスタ３がオンすることを防止できる。
【００５８】
（第３実施形態）
図５には、本発明の第３実施形態であるＤＣ／ＤＣコンバータの制御装置の構成を示している。なお、本実施形態のＤＣ／ＤＣコンバータおよび制御装置の基本構成は第１実施形態と同じであるので、共通構成要素については第１実施形態と同符号を付して説明に代える。本実施形態では、シーケンス制御用ＩＣ５１の構成が第１実施形態と異なる。
【００５９】
５２はシーケンス制御用ＩＣ５１のロジック系電源電圧入力端子、５３はシーケンス制御用ＩＣ５１のアナログ系電源電圧入力端子、５４はアナログ系電源電圧入力端子５３の電圧に応じてスイッチングトランジスタ３を適宜オン／オフすることによりアナログ系出力電圧を設定値になるようにＤＣ／ＤＣコンバータを制御するＤＣ／ＤＣ制御回路、５６はＤＣ／ＤＣ制御回路５４の出力をロジック系出力電源からアナログ系出力電圧に変換するレベルシフト回路、５５は不図示のシステム全体を制御するＣＰＵからの制御端子、５７はスイッチングトランジスタ１１を制御する制御端子、５８はスイッチングトランジスタ３を制御する制御端子である。
【００６０】
次に、上記レベルシフト回路５６の構成を図６を用いて説明する。同図において、６１は入力端子、６２はロジック系電源電圧入力端子、６３はロジック系電源電圧で動作するインバータ、６４はロジック電源電圧からアナログ電源電圧に変換するＬＯＷ−ＴＯ−ＨＩＧＨレベルコンバータ、６５はアナログ系電源電圧で動作するインバータ、６７はアナログ系電源電圧入力端子、７０は出力インバータの出力をプルダウンするＮ−ｃｈトランジスタ、７１はトランジスタ７０を制御する制御端子である。
【００６１】
Ｎ−ｃｈトランジスタ７０のゲートには、不図示のシーケンス制御ＣＰＵからの制御に応じて、ＤＣ／ＤＣ制御回路５４から出力信号が入力される。すなわち、アナログ系電源電圧のオン／オフを行うトランジスタ１１をオン状態にすると同時に、この出力信号をＬＯＷレベルにする機能をＤＣ／ＤＣ制御回路５４に持たせる。これにより、トランジスタ１１がオンすると同時にＮ−ｃｈトランジスタ７０がオフになる。その後、ＤＣ／ＤＣ制御回路５４が昇圧動作を始め、ＤＣ／ＤＣコンバータはその出力電圧を設定値になるように動作する。
【００６２】
一方、ＤＣ／ＤＣコンバータの動作を停止させる場合には、ＣＰＵの命令によりＤＣ／ＤＣ制御回路５４の動作を停止させる。このとき、ＤＣ／ＤＣ制御回路５４は、トランジスタ１１をオフさせるとともに、Ｎ−ｃｈトランジスタ７０のゲートに接続された出力信号をＨＩＧＨレベルにし、最終出力段のインバータ６５の出力を強制的にＬＯＷレベルに固定する。
【００６３】
このように構成することにより、アナログ系電源電圧の出力がオフした状態であっても、レベルシフト回路５６の出力は確実にＬＯＷレベルとなり、ＤＣ／ＤＣコンバータのスイッチングトランジスタ３のゲート電圧は、ＬＯＷレベルに固定される。このため、トランジスタ３がノイズ等によりオンしてしまうことを防止することができる。
【００６４】
なお、本実施形態の場合、ＤＣ／ＤＣ制御回路５４からの出力信号を１本使用することになるが、回路構成は非常に簡素になるし、最終出力段のトランジスタの貫通電流の影響も現れない。
【００６５】
また、Ｎ−ｃｈトランジスタ７０の制御はシーケンス制御用ＣＰＵから直接行っても問題ない。
【００６６】
さらに、以上のようにレベルシフト回路５６を構成することにより、ロジック系電源電圧で動作するインバータ６２の出力から最終出力インバータ６５のＮ−ｃｈおよびＰ−ｃｈトランジスタまでに信号が通過するゲート数が等しくなり、Ｎ−ｃｈとＰ−ｃｈへ信号のゲート遅れが発生しなくなる。
【００６７】
Ｎ−ｃｈとＰ−ｃｈとの間でゲート数に差がある場合には、最終出力段のインバータ６５での貫通電流が問題となるが、本実施形態のような構成にすることで、特にＤＣ／ＤＣコンバータのスイッチング周波数が高速になった場合には、貫通電流の影響を避けることが可能となり、信頼性を向上させるとともに、効率の向上を図ることができる。
【００６８】
また、本実施形態におていも、ＤＣ／ＤＣコンバータのスイッチングトランジスタ３とＤＣ／ＤＣ制御回路５４との間にレベルシフト回路５６を設けたことにより、ＤＣ／ＤＣコンバータの出力であるアナログ系電源電圧がＤＣ／ＤＣ制御回路５４に正しく接続されていない場合でも、コンバータ出力電圧が非常に高くなる事態を確実に防止できる。また、レベルシフト回路５４の出力をアナログ電源電圧が出力されていない場合であっても正しくＬＯＷレベル信号を出力できるようにしたことで、ＤＣ／ＤＣコンバータの効率低下や部品増を招くことなく、ＤＣ／ＤＣコンバータの非動作時にノイズ等でスイッチングトランジスタ３がオンすることを防止できる。
【００６９】
なお、上記各実施形態では、ＤＣ／ＤＣ制御回路とレベルシフト回路を同一ＩＣ上に構成した場合について説明したが、これらをディスクリート部品で構成してもよい。但し、同一ＩＣ上に構成することにより、回路の簡略化、部品点数の削減の効果を得ることができる。
【００７０】
【発明の効果】
以上説明したように、本発明によれば、第２のスイッチング手段がオフであるとき（ＤＣ／ＤＣコンバータの出力が制御手段に供給されていないとき）には、所定ＬＯＷレベルの信号を第１スイッチング手段に出力するレベルシフト手段を設けたので、ＤＣ／ＤＣコンバータの非動作時にノイズ等で第１スイッチング手段がオンになってしまうことを確実に防止することができるとともに、ＤＣ／ＤＣコンバータの効率を低下させず、かつ部品点数の削減も可能とする。
【００７１】
なお、制御手段とレベルシフト手段とを、同一基板上に構成されるＩＣとすれば、回路の簡略化や部品点数の削減を図ることができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態であるＤＣ／ＤＣコンバータの制御装置のブロック図である。
【図２】上記制御装置におけるレベルシフト回路の回路図である。
【図３】レベルシフト回路の従来例を示す回路図である。
【図４】本発明の第２実施形態であるレベルシフト回路の回路図である。
【図５】本発明の第３実施形態であるＤＣ／ＤＣコンバータの制御装置のブロック図である。
【図６】上記第３実施形態におけるレベルシフト回路の回路図である。
【図７】従来のＤＣ／ＤＣコンバータの制御装置のブロック図である。
【符号の説明】
１  電池
２  昇圧用コイル
３  スイッチングトランジスタ
４  ダイオード、
５  出力安定用コンデンサ
６  アナログ系出力端子
１１  スイッチングトランジスタ
７，８  ダイオード
９  平滑化コンデンサ
１０  ロジック系出力端子
２１，５１  制御用ＩＣ
２２，５２  ロジック系電源電圧入力端子
２３，５３  アナログ系電源電圧入力端子
２４，５４  ＤＣ／ＤＣ制御回路
２６，２６′，５６  レベルシフト回路
２５，５５  ＣＰＵからの制御端子
３１，６１  入力端子、
３２，６２  ロジック系電源電圧入力端子
３３，６３  ロジック系電源電圧で動作するインバータ
３４，６４  ＬＯＷ−ＴＯ−ＨＩＧＨレベルコンバータ
３５，６５  アナログ系電源電圧で動作するインバータ
３７，６７  アナログ系電源電圧入力端子
３８，６８  出力端子
３９  ＬＯＷ−ＴＯ−ＨＩＧＨレベルコンバータ
７０  Ｎ−ｃｈトランジスタ
７１  制御端子
【図１】
0004143153.tif 000002
【図２】
0004143153.tif 000003
【図３】
0004143153.tif 000004
【図４】
0004143153.tif 000005
【図５】
0004143153.tif 000006
【図６】
0004143153.tif 000007
【図７】
0004143153.tif 000008