(57)【特許請求の範囲】
【請求項１】
液晶パネル上に配置された各単位画素が複数の副画素からなり、前記各副画素がさらに複数の分割副画素に分割されてなるとともに、前記各副画素を構成する前記複数の分割副画素にそれぞれの接続配線を経由して階調電圧を供給するためのソースドライバ手段を備えてなる液晶表示装置であって、
前記ソースドライバ手段は、ラダー抵抗を有し、該ラダー抵抗の値を調整することによって、前記各副画素を構成する前記複数の分割副画素が互いに異なる階調−輝度特性をもつように駆動する構成とされ、かつ、
前記ラダー抵抗が、一端を共通の電圧ノードに接続され、他端をそれぞれ所定の電圧ノードに接続された第１及び第２の抵抗分圧器からなり、前記第１及び第２の抵抗分圧器がそれぞれ複数の前記階調電圧を生成して対応する前記分割副画素に供給する構成になされていることを特徴とする液晶表示装置。
【請求項２】
前記副画素を構成する各分割副画素がそれぞれ異なる面積を有するとともに、前記ソースドライバ手段が、大きい面積を有する分割副画素には輝度間隔が広い階調−輝度特性を付与し、小さい面積を有する分割副画素には輝度間隔が狭い階調−輝度特性を付与することを特徴とする請求項１記載の液晶表示装置。
【請求項３】
前記輝度間隔が狭い階調−輝度特性が、前記輝度間隔が広い階調−輝度特性の１階調分を補間するものであることを特徴とする請求項２記載の液晶表示装置。
【請求項４】
前記輝度間隔が広い階調−輝度特性が、前記ソースドライバ手段に対する階調電圧設定入力の上位ビットによって定まり、前記輝度間隔が狭い階調−輝度特性が、前記階調電圧設定入力の下位ビットによって定まるものであることを特徴とする請求項２又は３記載の液晶表示装置。
【請求項５】
前記各副画素を構成する前記複数の分割副画素がともに同じ面積を有するとともに、前記ソースドライバ手段が、一方の分割副画素には駆動入力に基づく電圧−輝度特性の上半部のダイナミックレンジを付与し、他方の分割副画素には駆動入力に基づく電圧−輝度特性の下半部のダイナミックレンジを付与することを特徴とする請求項１記載の液晶表示装置。
【請求項６】
前記上半部の電圧−輝度特性と、下半部の電圧−輝度特性とが、同一ビット数の階調電圧設定入力によって定まるものであることを特徴とする請求項５記載の液晶表示装置。
【請求項７】
前記階調電圧設定入力が、原階調電圧設定入力に対してフレームレートコントロール（ＦＲＣ）処理を施したものであることを特徴とする請求項４又は６記載の液晶表示装置。
【請求項８】
前記ソースドライバ手段が、前記副画素に対して同一位置関係にある分割副画素ごとに同一の階調−輝度特性をもつように駆動する出力を発生する、複数のドライバからなることを特徴とする請求項１乃至７のいずれか一記載の液晶表示装置。
【請求項９】
前記ソースドライバ手段が、前記副画素に対して同一位置関係にある分割副画素ごとに同一の階調−輝度特性をもつように駆動する複数の出力を発生する、単一のドライバからなることを特徴とする請求項１乃至７のいずれか一記載の液晶表示装置。
【請求項１０】
前記副画素が、カラー画像を表示する単位画素を原色の構成に応じて分解したものであることを特徴とする請求項１乃至９のいずれか一記載の液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、多階調表示可能な液晶表示装置に係り、詳しくは、既存の性能のドライバを用いて、その性能以上の多階調表示が可能な液晶表示装置に関する。
【０００２】
【従来の技術】
フラットパネルを用いた画像表示装置としては、液晶表示装置や、プラズマ表示装置等が知られているが、これらの表示装置における入力インタフェースには、通常、ディジタル信号が用いられている。
入力インタフェースとしてディジタル信号を用いる表示装置において、表示可能な階調数は、取り扱う信号のビット数によって定まり、多階調になるほどビット数が増加する。
液晶表示装置の場合について言えば、現在用いられているうちで、最も階調数が大きいソースドライバは８ビット（２５６階調）であって、これ以上の階調を表現することはできない。
【０００３】
例えば、単純にビット数を増加して、１２ビットのソースドライバを開発したとした場合、８ビットのソースドライバと比較すると、各階調を生成するためのディジタル・アナログコンバータ（以下、ＤＡＣという）を構成する抵抗の分割数や、分割した抵抗を選択するためのスイッチ回路の数は、２12／２8 ＝４０９６／２５６＝１６倍となって、回路規模が著しく大きくなり、チップサイズの拡大等の理由から、コスト的にも上昇することを避けられない。
そこで、既存の回路システムを用いて、既存のシステムより多い階調表現を可能にすることが考えられるが、そのための一つの方法として、１個の画素を複数の副画素に分割して使用する方法が提案されている。
【０００４】
このような提案の一例として、特開２００１−３４２３２号公報に開示されたものがある。
図１３は、従来の、及び本発明が適用される液晶表示装置の構成例を示すブロック図である。
液晶表示装置１００は、図１３に示すように、カラー液晶パネル１０１と、バックライト１０２と、セルドライバ１０３と、データ処理部１０４と、入出力部（Ｉ／Ｆ）１０５とから概略構成されている。
【０００５】
カラー液晶パネル１０１は、平面上に配列された液晶セルによってカラー画像を表示する。バックライト１０２は、液晶パネルに背面から白色光を与えて、透過光によってカラー画像表示を行わせるための光源となる。セルドライバ１０３は、入力データによって液晶パネルの各液晶セルを駆動するための駆動信号を発生する。データ処理部１０４は、入力ディジタル信号によって、セルドライバ１０３に入力データを供給するためのデータ処理を行う。Ｉ／Ｆ１０５は、外部入出力とのインタフェースをとる。
セルドライバ１０３は、液晶セルを駆動するトランジスタのソースを垂直方向（カラム方向）の配列に従って制御するソースドライバ（不図示）と、トランジスタのゲートを水平方向（ロウ方向）の配列に従って制御するゲートドライバ（不図示）とからなっている。
【０００６】
図１４は、従来の液晶表示装置における表示画面の構成例を説明するものであって、前述の特開２００１−３４２３２号公報に開示されているものである。
同図において（ａ）は、カラー液晶パネルの表示画面の部分的拡大図、（ｂ）は、各画素の分割の例を示す図である。
従来の液晶表示装置におけるカラー液晶パネル１０１の表示画面は、図１４（ａ）に示すように、カラーフィルタを用いた場合に、各行ごとに、水平方向にＲ（赤）画素，Ｇ（緑）画素及びＢ（青）画素が、順次繰り返して配列されるように構成されている。このように、カラーフィルタを用いることによって、これらのＲ画素，Ｇ画素及びＢ画素を介して、それぞれ赤，緑及び青の画像データによるカラー表示が行われるが、カラー液晶パネル１０１の各画素を構成する液晶セル自体においては、モノクロ画像が表示されている。
【０００７】
すなわち、カラー液晶パネル１０１においては、図１４（ａ）に示された一組のＲ画素とＧ画素とＢ画素とを１単位の画素として用い、それぞれにモノクロ表示が行われる。
カラー画像の単位画素は、カラーフィルタを用いた際のＲ画素，Ｇ画素及びＢ画素によって構成されているので、一つの単位画素によって表示可能な輝度値の数は、Ｒ画素，Ｇ画素及びＢ画素のそれぞれの画素によって表示可能な輝度値の３倍になる。
【０００８】
そこで、設定値間の輝度幅を分割して、例えば、３分の１ごとに細かく設定することによって、表示画像の階調を細かくするこができる。
図１４（ｂ）に示すように、一つの単位画素ｐを、３個の副画素ｐ１，ｐ２，ｐ３に分割するものとすると、副画素ｐ１，ｐ２，ｐ３の各々が、８ビットの表示を行うものとした場合、各副画素が表示可能な輝度値は０から２５５までなので、単位画素ｐによって表示可能な輝度値は、０から７６５（２５５×３）となり、この輝度値の最小値０を画像データの最小値に対応させ、最大輝度値７６５を画像データの最大値に対応させることによって、高階調の表示画像を得ることができる。
【０００９】
データ処理部１０４では、画像データから変換された輝度値を単位画素ｐに対して供給する際に、ｐ１，ｐ２，ｐ３の３副画素に対して、ほぼ均等に分散させる。
具体的には、８ビットの表示を行うカラー表示ディスプレイに８ビットの画像データが入力された場合、画像データは０から２５５までの値で構成されるが、この画像データの最小値をカラー表示ディスプレイの最小輝度値０に対応させ、画像データの最大値をカラー表示ディスプレイの最大輝度値７６５に対応させる。
【００１０】
図１５は、従来の液晶表示装置における、単位画素の輝度値と各副画素の輝度値との関係を示している。データ処理部１０４は、画像データから得られた輝度値を、図１５に示すように、副画素ｐ１，ｐ２，ｐ３に振り分ける。
例えば、単位画素の輝度値０に対しては、副画素ｐ１，ｐ２，ｐ３に０，０，０を配分し、単位画素の輝度値１に対しては、副画素ｐ１，ｐ２，ｐ３に０，０，１を配分し、単位画素の輝度値２に対しては、副画素ｐ１，ｐ２，ｐ３に０，１，１を配分するというようにして、以下、輝度値７６５まで、同様の方法で各副画素の輝度値を配分する。
このように、図１４に示された従来の液晶表示装置においては、輝度値は、液晶表示装置１００に対する入力階調に等しい。
【００１１】
従来例においては、図１４（ｂ）に示すように、液晶表示装置１００においては、単位画素ｐを３個の相等しい副画素ｐ１，ｐ２，ｐ３に分割して、３個の副画素の階調（ドライバへの入力データ）を合算することによって、ほぼ３倍の階調数を得ている。
図１６は、従来の液晶表示装置における、入力階調と輝度との関係を示したものであって、液晶表示装置１００への入力階調（あるいは、各分割画素のドライバへのデータ入力）と輝度（図１５では規格化輝度）との関係は線形になっているので、各副画素ｐ１，ｐ２，ｐ３の輝度値の総和が、単位画素ｐの輝度値に等しくなっている。
【００１２】
【発明が解決しようとする課題】
図１４〜図１６に示された従来の液晶表示装置１００では、各副画素ｐ１，ｐ２，ｐ３への入力階調は、それらの輝度値との関係を線形に設定しているため、単位画素が表現できる階調数は、最大でも各副画素が処理することができる階調数の３倍にしかならない。従って、例えば、各副画素が処理することができる階調数が２５６階調である場合には、単位画素が処理できる階調数は、７６５階調にしかならない。
そのため、従来の液晶表示装置によって、より高度の多階調表示を行うことは不可能であった。
【００１３】
これに対して、多階調表示を行うための一手段として、フレームレートコントロール（以下、ＦＲＣという）の手法が知られている。
ＦＲＣとは、例えば、１０ビットの画像データを分割して４個の８ビット画像を形成し、この４個の画像データを、フレーム周波数を上げて、順次、表示することによって、８ビットの画像データによって、１０ビットの階調表示を行うものである。
【００１４】
ＦＲＣを行えば、容易に多階調表示を行うことができるが、ＦＲＣによる画像表示の場合、人間の視覚機能によって生じる残像効果を利用していることから、フリッカ（画面のちらつき）が多発するという問題がある。
フリッカを解消するためには、フレーム周波数を高くして、高速で表示切り替えを行う必要があるが、液晶表示装置のドライバＩＣ、又は液晶表示装置自体の応答速度には限界があるため、高速での表示切り替えは困難であった。
【００１５】
この発明は上述の事情に鑑みてなされたものであって、液晶表示装置において、ＦＲＣを行うことなしに、所望の程度の多階調表示を行うことが可能な液晶表示装置を提供することを目的としている。
【００１６】
【課題を解決するための手段】
上記課題を解決するため、請求項１記載の発明は液晶表示装置に係り、液晶パネル上に配置された各単位画素が複数の副画素からなり、上記各副画素がさらに複数の分割副画素に分割されてなるとともに、上記各副画素を構成する上記複数の分割副画素に階調電圧をそれぞれの接続配線を経由して供給するためのソースドライバ手段を備えてなる液晶表示装置に係り、上記ソースドライバ手段は、ラダー抵抗を有し、該ラダー抵抗の値を調整することによって、上記各副画素を構成する上記複数の分割副画素が互いに異なる階調−輝度特性をもつように駆動する構成とされ、かつ、上記ラダー抵抗が、一端を共通の電圧ノードに接続され、他端をそれぞれ所定の電圧ノードに接続された第１及び第２の抵抗分圧器からなり、上記第１及び第２の抵抗分圧器がそれぞれ複数の上記階調電圧を生成して対応する上記分割副画素に供給する構成になされていることを特徴としている。
【００１７】
また、請求項２記載の発明は、請求項１記載の液晶表示装置に係り、上記副画素を構成する各分割副画素がそれぞれ異なる面積を有するとともに、上記ソースドライバ手段が、大きい面積を有する分割副画素には輝度間隔が広い階調−輝度特性を付与し、小さい面積を有する分割副画素には輝度間隔が狭い階調−輝度特性を付与することを特徴としている。
【００１８】
また、請求項３記載の発明は、請求項２記載の液晶表示装置に係り、上記輝度間隔が狭い階調−輝度特性が、上記輝度間隔が広い階調−輝度特性の１階調分を補間するものであることを特徴としている。
【００１９】
また、請求項４記載の発明は、請求項２又は３記載の液晶表示装置に係り、上記輝度間隔が広い階調−輝度特性が、上記ソースドライバ手段に対する階調電圧設定入力の上位ビットによって定まり、上記輝度間隔が狭い階調−輝度特性が、上記階調電圧設定入力の下位ビットによって定まるものであることを特徴としている。
【００２０】
また、請求項５記載の発明は、請求項１記載の液晶表示装置に係り、上記各副画素を構成する上記複数の分割副画素がともに同じ面積を有するとともに、上記ソースドライバ手段が、一方の分割副画素には駆動入力に基づく電圧−輝度特性の上半部のダイナミックレンジを付与し、他方の分割副画素には駆動入力に基づく電圧−輝度特性の下半部のダイナミックレンジを付与することを特徴としている。
【００２１】
また、請求項６記載の発明は、請求項５記載の液晶表示装置に係り、上記上半部の電圧−輝度特性と、下半部の電圧−輝度特性とが、同一ビット数の階調電圧設定入力によって定まるものであることを特徴としている。
【００２２】
また、請求項７記載の発明は、請求項４又は６記載の液晶表示装置に係り、上記階調電圧設定入力が、原階調電圧設定入力に対してフレームレートコントロール（ＦＲＣ）処理を施したものであることを特徴としている。
【００２３】
また、請求項８記載の発明は、請求項１乃至７のいずれか一記載の液晶表示装置に係り、上記ソースドライバ手段が、上記副画素に対して同一位置関係にある分割副画素ごとに同一の階調−輝度特性をもつように駆動する出力を発生する、複数のドライバからなることを特徴としている。
【００２４】
また、請求項９記載の発明は、請求項１乃至７のいずれか一記載の液晶表示装置に係り、上記ソースドライバ手段が、上記副画素に対して同一位置関係にある分割副画素ごとに同一の階調−輝度特性をもつように駆動する複数の出力を発生する、単一のドライバからなることを特徴としている。
【００２５】
また、請求項１０記載の発明は、請求項１乃至９のいずれか一記載の液晶表示装置に係り、上記副画素が、カラー画像を表示する単位画素を原色の構成に応じて分解したものであることを特徴としている。
【００２６】
【発明の実施の形態】
以下、図面を参照して、この発明の実施の形態について説明する。説明は、実施例を用いて具体的に行う。
◇第１実施例
図１は、本発明の第１実施例である液晶表示装置の基本構成を示す回路図、図２は、本実施例の液晶表示装置における、単位画素の構成を示す図、図３は、本実施例の液晶表示装置における、階調と規格化輝度との関係を示す図、図４は、本実施例の液晶表示装置における、階調電圧と相対輝度との関係を示す図である。
【００２７】
図１においては、この例の液晶表示装置における、液晶パネル１０１Ａと、ソースドライバＩＣ（以下においては、ソースドライバＩＣを、単にドライバＩＣと略称する）２０１，２０２と、ゲートドライバＩＣ２０３との概略構成が示されている。
図１に示すように、液晶パネル１０１Ａに対して、垂直方向に画素列をスイッチングするドライバＩＣとして、液晶パネル１０１Ａの上辺に配置された第１のドライバＩＣ（上部）２０１と、下辺に配置された第２のドライバＩＣ（下部）２０２とが設けられているとともに、水平方向に画素行を走査するゲートドライバＩＣ２０３が設けられている。
【００２８】
液晶パネル１０１Ａにおいては、ゲートドライバＩＣ２０３からの１本の出力ごとに、第１の組の分割副画素ｐ１１，ｐ２１，ｐ３１と、第２の組の分割副画素ｐ１２，ｐ２２，ｐ３２とからなる分割副画素群が、水平方向に多数、繰り返して配置されている。
そして、第１のドライバＩＣ２０１の出力は、第１の組の分割副画素ｐ１１，ｐ２１，ｐ３１をスイッチングするそれぞれのＴＦＴ（Thin Film Transistor）のデータ電極に接続され、第２のドライバＩＣ２０２の出力は、第２の組の分割副画素ｐ１２，ｐ２２，ｐ３２をスイッチングするそれぞれのＴＦＴのデータ電極に接続されている。
【００２９】
図２においては、図１に示された各分割副画素の構成が、さらに詳細に説明されている。
図２に示すように、分割副画素ｐ１１，ｐ１２は、組になって副画素ｐ１を形成し、分割副画素ｐ２１，ｐ２２は、組になって副画素ｐ２を形成し、分割副画素ｐ３１，ｐ３２は、組になって副画素ｐ３を形成するとともに、副画素ｐ１，ｐ２，ｐ３によって、単位画素ｐを形成している。
そして、図１に示されたように、副画素ｐ１，ｐ２，ｐ３をスイッチングする各ＴＦＴのゲート電極が、液晶パネルの走査を制御するゲートドライバＩＣ２０３の一つの出力に対して、共通に接続されている。
【００３０】
上辺のドライバＩＣ２０１には、データ処理部１０４から、副画素を駆動するための階調電圧設定入力として、Ｖ２からＶ１までの間で変化する電圧が与えられる。ここで、Ｖ２は、分割副画素ｐ１１，ｐ２１，ｐ３１に対して印加される駆動電圧（ドライバＩＣ出力電圧）の最大駆動電圧値であり、Ｖ１は、分割副画素ｐ１１，ｐ２１，ｐ３１に対して印加される駆動電圧の最小駆動電圧値である。従って、上辺のドライバＩＣ２０１の印加電圧のダイナミックレンジは、Ｖ２−Ｖ１の範囲の電圧となる。
【００３１】
また、下辺のドライバＩＣ２０２には、データ処理部１０４から、副画素を駆動するための階調電圧設定入力として、Ｖ３からＶ１までの間で変化する電圧が与えられる。ここで、Ｖ３は、分割副画素ｐ１２，ｐ２２，ｐ３２に対して印加される駆動電圧の最大駆動電圧値であり、Ｖ１は、上辺のドライバＩＣ２０１の階調電圧設定入力Ｖ１と同じ電圧値である。従って、下辺のドライバＩＣ２０２の印加電圧のダイナミックレンジは、Ｖ３−Ｖ１の範囲の電圧となる。
ここで、各電圧Ｖ３，Ｖ２，Ｖ１の大小の関係は、Ｖ２＞Ｖ３＞Ｖ１となる。
【００３２】
次に、図１乃至図４を参照して、この例の液晶表示装置の動作を説明する。
図３は、ドライバＩＣによって液晶セルへ印加される階調電圧と、液晶パネルの輝度との関係を示し、ドライバＩＣとして、既存の８ビットディジタルドライバを使用した例を示している。
８ビットディジタルドライバを使用した場合、上辺のドライバＩＣ２０１の出力は、階調電圧設定入力Ｖ２−Ｖ１の範囲で、２５６階調の表現が可能である。同様に、下辺のドライバＩＣ２０２の出力は、階調電圧設定入力Ｖ３−Ｖ１の範囲で、２５６階調の表現が可能である。
【００３３】
図２に示されたように、分割副画素は、ｐ１１，ｐ２１，ｐ３１の組（以下、ｐ＊１と称す）と、ｐ１２，ｐ２２，ｐ３２の組（以下、ｐ＊２と称す）とでは、面積が異なっている。
ここで、１６ビットのディジタル映像データの上位８ビットを上辺のドライバＩＣ２０１へ入力し、下位８ビットを下辺のドライバＩＣ２０２へ入力した場合に、分割副画素の組ｐ＊１とｐ＊２との規格化輝度の比が、２５６：１になるように構成する。
【００３４】
図３（ａ）は、分割副画素の組ｐ＊１とｐ＊２の、それぞれの階調と規格化輝度の関係を示している。いま、分割副画素ｐ１１とｐ１２とに注目した場合、分割副画素ｐ１１の規格化輝度最大値を１とすると、分割副画素ｐ１２の規格化輝度最大値は１／２５６となる。
このとき、分割副画素に対して印加する駆動電圧として、分割副画素ｐ１１に対しては、上辺のドライバＩＣ２０１によって、ダイナミンクレンジＶ２−Ｖ１の電圧振幅の範囲で、ドライバＩＣ内部にあるラダー抵抗（不図示）によって、２５６階調の特性を持つ電圧値を与え、分割副画素ｐ１２に対しては、下辺のドライバＩＣ２０２によって、ダイナミンクレンジＶ３−Ｖ１の電圧振幅の範囲で、ドライバＩＣ内部にあるラダー抵抗（不図示）によって、２５６階調の特性を持つ電圧値を与える。
【００３５】
図４に示すように、階調電圧設定入力Ｖ２は、液晶パネルの階調−輝度特性の中で、液晶セルへ印加する電圧の最大値であり、また、Ｖ１は最小値である。
一方、Ｖ３は、１６ビットのディジタルデータのうち、下位８ビット分の重みに相当する相対輝度となる電圧値を与える。
【００３６】
図３（ｂ）は、液晶パネルの階調−輝度特性の一部を拡大して示したものであって、点ａ〜ｂ，ｂ〜ｃのそれぞれの間隔は、分割副画素ｐ１１，ｐ２１，又はｐ３１の１階調を示し、この間隔をさらに、２５６階調に分割して、分割副画素ｐ１２，ｐ２２，又はｐ３２によって表現する。
分割副画素の組ｐ＊１と、分割副画素の組ｐ＊２との面積比を、規格化輝度の比と同じ２５６：１としていることから、分割副画素の組ｐ＊１で上位階調の輝度を表現し、分割副画素の組ｐ＊２で下位階調の輝度を表現していて、副画素ｐ１，ｐ２，ｐ３のそれぞれの輝度は、各分割副画素の合計の輝度となる。
【００３７】
従って、１６ビットのディジタルデータを扱う場合、上位８ビットを分割副画素の組ｐ＊１を駆動する上辺のドライバＩＣ２０１へ入力し、下位８ビットを分割副画素の組ｐ＊２を駆動する下辺のドライバＩＣ２０２へ入力すれば、副画素ｐ１，ｐ２，ｐ３における、１副画素の階調表現数は、２５６×２５６＝６５５３６階調となる。
このことから、副画素ｐ１，ｐ２，ｐ３上に、それぞれＲ，Ｇ，Ｂのカラーフィルタを形成するカラー液晶パネルでは、６５５３６3 色の表現を行うことができ、また、カラーフィルタを含まないモノクロ液晶パネルでは、６５５３６×３階調の表現を行うことができる。
【００３８】
このように、この例の液晶表示装置では、副画素ｐ１，ｐ２，ｐ３を、それぞれ分割副画素ｐ１１，ｐ２１，ｐ３１とｐ１２，ｐ２２，ｐ３２に分割するとともに、対応する分割副画素の分割比（面積比）を１以外の値として、それぞれ別のドライバＩＣで駆動するようにしたので、複雑な回路構成を必要とせずに、既存のドライバＩＣを使用して、従来の液晶表示装置による表現以上の多階調表現を行うことができる。
【００３９】
なお、第１実施例では、分割副画素の分割比を１と異ならせるものとしたが、分割副画素の分割比は、１（同面積）としてもよい。以下においては、この場合の実施例について説明する。
【００４０】
◇第２実施例
図５は、本発明の第２実施例である液晶表示装置の基本構成を示す回路図、図６は、本実施例の液晶表示装置における、単位画素の構成を示す図、図７は、本実施例の液晶表示装置における、階調電圧と相対輝度との関係を示す図、図８は、本実施例の液晶表示装置における、階調と規格化輝度との関係を示す図である。
【００４１】
図５においては、この例の液晶表示装置における、液晶パネル１０１Ｂと、ドライバＩＣ２０１Ａ，２０２Ａと、ゲートドライバＩＣ２０３との概略構成が示されている。
この例の液晶パネル１０１Ｂは、分割副画素の面積比が第１実施例の場合の液晶パネル１０１と異なっている。液晶パネル１０１Ｂの上辺に配置された第１のドライバＩＣ２０１Ａと、下辺に配置された第２のドライバＩＣ２０２Ａ、及び水平方向に画素行を走査するゲートドライバＩＣ２０３の構成は、図１に示された第１実施例の場合の、ドライバＩＣ２０１，２０２、及びゲートドライバＩＣ２０３の構成と同様であるが、分割副画素の面積比が、第１実施例の場合と異なるのに対応して、ドライバＩＣ２０１Ａ，２０２Ａの発生する電圧が、第１実施例の場合と異なっている。
【００４２】
図６においては、図５に示された各分割副画素の構成が、さらに詳細に説明されている。
図６に示す、Ｒ画素の分割副画素ｐ１１，ｐ１２と副画素ｐ１、Ｇ画素の分割副画素ｐ２１，ｐ２２と副画素ｐ２、Ｂ画素の分割副画素ｐ３１，ｐ３２と副画素ｐ３の構成、及び副画素ｐ１，ｐ２，ｐ３と単位画素ｐの構成は、図２に示された第１実施例の場合と同様であるが、分割副画素の面積が、図６に示すように、ｐ＊１とｐ＊２とで同じであって、面積比が１になっている点が、第１実施例の場合と異なっている。
【００４３】
図７（ａ）においては、ドライバＩＣの１出力あたりの階調分解能が８ビット（２５６階調）である場合の、ドライバＩＣの階調電圧設定入力に対する単位画素の相対輝度特性を示している。
各ドライバＩＣへは、階調情報をもつ８ビットのディジタルデータが入力されるが、各ドライバＩＣは、階調電圧設定入力で与えられた電圧範囲を２５６階調分に分割した電圧値を内部にもっていて、入力ディジタルデータの階調に相当する電圧値を選択して、データ電極へ出力する。
一般的に、ドライバＩＣ内部にもつ２５６等分の電圧は、内部のラダー抵抗（不図示）の値を調整することによって、各階調の電圧が、液晶の電圧−輝度特性に合致するように設定されている。
【００４４】
液晶パネル１０１Ｂの上辺に接続される、分解副画素の組ｐ＊１を駆動するドライバＩＣ２０１Ａへは、Ｖ３からＶ２の範囲の階調電圧設定入力を供給するので、この際の各副画素の印加電圧のダイナミックレンジは、Ｖ３−Ｖ２となる。また、液晶パネル１０１Ｂの下辺に接続される、分解副画素の組ｐ＊２を駆動するドライバＩＣ２０２Ａへは、Ｖ２からＶ１の範囲の階調電圧設定入力を供給するので、この際の各副画素の印加電圧のダイナミックレンジは、Ｖ２−Ｖ１となる。
図６に示されたように、各副画素ｐ１，ｐ２，ｐ３を構成する分割副画素は、上下に等分割されている関係上、Ｖ２としては、分割副画素の組ｐ＊１の最小輝度であって、分割副画素の組ｐ＊２の最大輝度となる電圧値を入力する。
【００４５】
図８は、各副画素の０〜２５５階調の階調電圧（ドライバ入力データ）に対する規格化輝度を示したものである。
単位画素ｐの全体の規格化輝度の最大値を３と定義した場合、副画素ｐ１，ｐ２，ｐ３の最大規格化輝度は、それぞれ、３等分した１となる。
また、副画素を構成する分割副画素の規格化輝度は、分割副画素の組ｐ＊１とｐ＊２とで、印加される階調電圧範囲が異なるため、ｐ＊１では０．５〜１の範囲となり、ｐ＊２では０〜０．５の範囲となるので、副画素ｐ１，ｐ２，ｐ３のそれぞれの輝度は合計されて、２倍のｐ＊１＋ｐ＊２となる。
【００４６】
さらに、１単位画素の輝度は、各副画素の輝度の合計で表現されるため、副画素ｐ１，ｐ２，ｐ３の最大輝度が１の場合、１単位画素の最大輝度はその３倍の３となる。
このことを階調数で表すと、副画素上に、Ｒ，Ｇ，Ｂのカラーフィルタが形成されているカラー液晶パネルの場合、図８（ａ）に示すように、１分割副画素の階調数は２５６階調であり、１副画素で表現可能な階調数は２倍の５１２階調となって、さらに１単位画素では、５１２3 色の表現が可能となる。
また、カラーフィルタを含まないモノクロ液晶パネルの場合は、図８（ｂ）に示すように、１副画素あたり５１２階調なので、１単位画素では、３倍の１５３６階調となる。
【００４７】
図７（ｂ）においては、各ドライバＩＣへ入力されるディジタルデータにＦＲＣ処理を施すことによって、１分割副画素の表現階調数を１０ビット相当にしたときの例を示している。
この場合、各副画素ｐ１，ｐ２，ｐ３では、１０２４の２倍の２０４８階調の表現が可能になるので、単位画素ｐの階調数は、カラー液晶パネルのとき２０４８3 色となり、モノクロ液晶パネルとしたとき、３倍の６１４４階調となる。
【００４８】
このように、この例の液晶表示装置では、副画素ｐ１，ｐ２，ｐ３を、それぞれ分割副画素ｐ１１，ｐ２１，ｐ３１とｐ１２，ｐ２２，ｐ３２に等分割して、それぞれ別のドライバＩＣで駆動するようにしたので、複雑な回路構成を必要とせずに、既存のドライバＩＣを使用して、従来の液晶表示装置による表現以上の多階調表現を行うことができる。
この例の場合、第１実施例の場合と比較して表現可能な階調数は少なくなるが、同一副画素を分割した分割副画素の面積が同じなので、プロセス上の構成が第１実施例の場合より容易になる。
【００４９】
第１実施例，第２実施例においては、ドライバＩＣを液晶パネルの上辺と下辺とに分割して設けるものとしたが、ドライバＩＣをいずれかの１辺のみに設けることも可能である。以下においては、ドライバＩＣを液晶パネルの上辺のみに設ける場合の実施例について説明する。
【００５０】
◇第３実施例
図９は、本発明の第３実施例である液晶表示装置の基本構成を示す回路図、図１０は、本実施例の液晶表示装置における、単位画素の構成を示す図、図１１は、本実施例の液晶表示装置における、階調電圧生成用ラダー抵抗の構成の関係を示す図、図１２は、本実施例の液晶表示装置における、階調電圧と相対輝度との関係を示す図である。
【００５１】
図９においては、この例の液晶表示装置における、液晶パネル１０１Ｃと、ドライバＩＣ２０４と、ゲートドライバＩＣ２０３との概略構成が示されている。この例の液晶パネル１０１Ｃは、分割副画素の配置は第１実施例の場合の液晶パネル１０１と同じである。各副画素を駆動するドライバＩＣ２０４は、液晶パネル１０１Ｃの上辺に配置されていて、分割副画素の組ｐ＊１とｐ＊２とを同一ドライバＩＣから駆動するように構成されている点が、第１実施例及び第２実施例の場合と異なっている。
図１０においては、図９の液晶表示装置における各分割副画素の構成が示されているが、第１実施例の場合と同様なので、以下においてはその説明を省略する。
【００５２】
図１１においては、ドライバＩＣ２０４における、階調電圧生成用ラダー抵抗の構成が示されている。
階調電圧生成用ラダー抵抗は、分割副画素の組ｐ＊１用の抵抗分圧器３０１と、分割副画素の組ｐ＊２用の抵抗分圧器３０２とからなっている。
抵抗分圧器３０１は、階調電圧設定入力Ｖ２−Ｖ１間で、０階調から２５５階調までの２５６階調分の階調電圧を生成して、分割副画素の組ｐ＊１の各分割副画素へ供給する。
抵抗分圧器３０２は、階調電圧設定入力Ｖ３−Ｖ１間で、０階調から２５５階調までの２５６階調分の階調電圧を生成して、分割副画素の組ｐ＊２の各分割副画素へ供給する。
【００５３】
抵抗分圧器３０１のＶ１のノードと、抵抗分圧器３０２のＶ１のノードとは、ドライバＩＣ２０４の内部で接続されている。
抵抗分圧器３０１によって、Ｖ２−Ｖ１間の階調電圧設定入力に基づいて生成された階調電圧は、ドライバＩＣ２０４の奇数番目の出力を介して分割副画素の組ｐ＊１の各分割副画素へ供給され、抵抗分圧器３０２によって、Ｖ３−Ｖ１間の階調電圧設定入力に基づいて生成された階調電圧は、ドライバＩＣ２０４の偶数番目の出力を介して分割副画素の組ｐ＊２の各分割副画素へ供給される。
【００５４】
この例における階調電圧と相対輝度との関係は、第１実施例の場合と同様であって、図１２に示すように、階調電圧設定入力Ｖ２は、液晶パネルの階調−輝度特性の中で、液晶セルへ印加する電圧の最大値であり、また、Ｖ１は最小値である。一方、Ｖ３は、１６ビットのディジタルデータのうち、下位８ビット分の重みに相当する相対輝度となる電圧値を与える。
【００５５】
このように、この例の液晶表示装置では、同一のドライバＩＣ２０４から分割副画素の組ｐ＊１とｐ＊２とを駆動するようにしたので、分割副画素の組ｐ＊１を駆動する階調電圧設定入力のＶ１ノードと、分割副画素の組ｐ＊２を駆動する階調電圧設定入力のＶ１ノードとをドライバＩＣ２０４の内部で接続することができ、従って、Ｖ１ノードが、上辺のドライバＩＣ２０１と、下辺のドライバＩＣ２０２とに分離している第１実施例の場合のように、両ドライバＩＣ間の階調電圧設定入力の誤差に基づいて、出力階調にばらつきが生じることを防止できる。
【００５６】
以上、この発明の実施例を図面により詳述してきたが、具体的な構成はこの実施例に限られたものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があってもこの発明に含まれる。例えば、第１実施例と第２実施例の場合に、第１のドライバＩＣと第２のドライバＩＣの位置は、液晶パネルの上辺と下辺に限らず、逆の位置関係であってもよい。また、第３実施例の場合に、ドライバＩＣは、液晶パネルの上辺に限らず、下辺にあってもよい。
【００５７】
また、ＦＲＣ処理は、第２実施例の場合に限らず、第１実施例及び第３実施例の場合にも適用することができる。また、第３実施例において、同一副画素を構成する分割副画素の面積比は、第１実施例の場合と同様に１と異なるものとしたが、第２実施例の場合と同様に１であるとしてもよい。
さらに、この発明は、カラー液晶表示装置の場合に限らず、液晶パネルを構成する単位画素が１個の画素からなるモノクロ液晶表示装置の場合にも適用することができる。
【００５８】
【発明の効果】
以上説明したように、本発明の液晶表示装置によれば、各副画素を分割副画素から構成して、それぞれ別のドライバＩＣで駆動することによって、複雑な回路構成を必要とせずに、既存のドライバＩＣを使用して、従来の液晶表示装置による表現以上の多階調表現を行うことができる。
また、本発明の液晶表示装置によれば、各副画素を分割副画素から構成して、同一のドライバＩＣで駆動することによって、新規のドライバＩＣを必要とするが、従来の液晶表示装置による表現以上の多階調表現を行うことができる。
【図面の簡単な説明】
【図１】本発明の第１実施例である液晶表示装置の基本構成を示す回路図である。
【図２】同実施例の液晶表示装置における、単位画素の構成を示す図である。
【図３】同実施例の液晶表示装置における、階調と規格化輝度との関係を示す図である。
【図４】同実施例の液晶表示装置における、階調電圧と相対輝度との関係を示す図である。
【図５】本発明の第２実施例である液晶表示装置の基本構成を示す回路図である。
【図６】同実施例の液晶表示装置における、単位画素の構成を示す図である。
【図７】同実施例の液晶表示装置における、階調電圧と相対輝度との関係を示す図である。
【図８】同実施例の液晶表示装置における、階調と規格化輝度との関係を示す図である。
【図９】本発明の第３実施例である液晶表示装置の基本構成を示す回路図である。
【図１０】同実施例の液晶表示装置における、単位画素の構成を示す図である。
【図１１】同実施例の液晶表示装置における、階調電圧生成用ラダー抵抗の構成を示す図である。
【図１２】同実施例の液晶表示装置における、階調電圧と相対輝度との関係を示す図である。
【図１３】従来の、及び本発明が適用される液晶表示装置の構成例を示すブロック図である。
【図１４】従来の液晶表示装置における表示画面の構成例を示す図である。
【図１５】従来の液晶表示装置における、単位画素の輝度値と各副画素の輝度値との関係を示す図である。
【図１６】従来の液晶表示装置における、入力階調と輝度との関係を示す図である。
【符号の説明】
１００Ａ，１００Ｂ，１００Ｃ      液晶パネル
２０１，２０１Ａ      ドライバＩＣ
２０２，２０２Ａ      ドライバＩＣ
２０３                ゲートドライバＩＣ
２０４                ドライバＩＣ
３０１，３０２        抵抗分圧器
【図１】
0004143323.tif 000002
【図２】
0004143323.tif 000003
【図３】
0004143323.tif 000004
【図４】
0004143323.tif 000005
【図５】
0004143323.tif 000006
【図６】
0004143323.tif 000007
【図７】
0004143323.tif 000008
【図８】
0004143323.tif 000009
【図９】
0004143323.tif 000010
【図１０】
0004143323.tif 000011
【図１１】
0004143323.tif 000012
【図１２】
0004143323.tif 000013
【図１３】
0004143323.tif 000014
【図１４】
0004143323.tif 000015
【図１５】
0004143323.tif 000016
【図１６】
0004143323.tif 000017