(57)【特許請求の範囲】
【請求項１】
外部からの信号を入力する前段回路と、前記前段回路から出力された信号を増幅し出力する後段回路と、を備える信号増幅器であって、
前記前段回路は、差動回路と、出力側終端抵抗と、分布定数線路と、を備え、前記差動回路の出力が前記分布定数線路を介して、一端が接地された出力側終端抵抗に接続され、前記分布定数線路を介して前記信号が前記後段回路に出力されるようにしたインピーダンス変換回路から構成され、
前記後段回路は、分布型増幅回路から構成され、
１桁以上の周波数範囲で前記前段回路の入力インピーダンスおよび前記後段回路の出力インピーダンスが、外部インピーダンスと整合するように設定されており、
前記前段回路の出力インピーダンスと、後段回路の入力インピーダンスとが、前記後段回路の出力インピーダンスより低いインピーダンスで整合するように設定されていることを特徴とする信号増幅器。
【請求項２】
請求項１に記載の信号増幅器における前段回路と後段回路とが同一基板上に形成されていることを特徴とする集積回路。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、増幅器に係わり、特に、広帯域なデータ信号を高出力に増幅する信号増幅器および集積回路に関する。
【０００２】
【従来の技術】
近年、高度の情報の信号処理が求められるにつれ、より広帯域な信号が処理できる集積回路が必要になっている。特に、光通信システムにおいては、伝送速度は著しく向上し、２．４ギガビット／秒（Ｇbps）及び１０Ｇbpsの伝送速度が実用化されており、さらには、４０Ｇbps以上の研究開発も盛んである。このような光通信システムで多重化された信号は、数十キロヘルツ（ｋHz）から数十ギガヘルツ(ＧHz)の周波数成分を持つために、送受信器に使用される信号増幅器としては、数十ｋHzから数十ＧHzまでの広帯域かつ平坦な利得が必要とされる。
【０００３】
また、光通信システムの送信器に用いられる外部変調器を駆動する回路やレーザダイオードを直接駆動する回路では、最大６Ｖの振幅が必要であり、上記の広帯域かつ平坦な利得特性と共に、高出力が要求される。広帯域な信号増幅器としては、図９に示すような分布型増幅器（分布型増幅回路）が報告されている（A Monolithic GaAs 1-13 GHz Traveling-Wave Amplifier・ IEEE Trans. , Vol. MTT-30, No. 7, July 1982, pp. 976-981）。図９において、５１は入力端子、５２は出力端子、５７は電解効果トランジスタ（以下、「ＦＥＴ」という）、５８はＦＥＴ５７の入力端子、５９はＦＥＴ５７の出力端子、６０はＦＥＴ５７の接地端子、６１は入力側終端用抵抗、６２は出力側終端用抵抗、６３及び６４は分布定数線路、６５は位相調整用線路である。
【０００４】
このような分布型増幅器では、各分布定数線路６３と、これに隣接して配置された各ＦＥＴ５７のゲート・ソース間のキャパシタンスＣgsとで特性インピーダンスＺgを持つ擬似的分布定数線路が形成され、入力側終端抵抗６１とで入力側結合回路６６が構成される。また、各ＦＥＴ５７のドレイン・ソース間キャパシタンスＣdsと、各位相調整用線路６５および各分布定数線路６４とで疑似的分布定数線路が形成され、出力側終端用抵抗６２とで出力側結合回路６７が構成される。
【０００５】
次に、このような分布型増幅器の動作について説明する。入力端子５１から入力された信号は、各分布定数線路６３を入力側終端用抵抗６１の方向に伝搬していく。このように伝搬していく信号の大部分は各ＦＥＴ５７に順々に分配され、増幅される。一方、各ＦＥＴ５７に分配されなかった不要の信号は、入力側終端用抵抗６１にて吸収される。このため、上記構成の入力側結合回路６６は、一般的に、整合回路を用いることなく、広帯域にわたり良好な入力反射特性が得られる。
【０００６】
一方、各ＦＥＴ５７に入力された信号は、各ＦＥＴ５７のゲート幅に応じて増幅され、各位相調整用線路６５及び各分布定数線路６４を経て出力端子５２の方向に伝搬していく。また、入力端子５１から出力端子５２までのそれぞれの伝搬経路における電気長が等しくなるように選ばれるため、各ＦＥＴ５７で増幅された信号は、出力側結合回路６７において順々に合成され、出力端子５２に出力される。このような出力側結合回路６７の構成により、入力側と同様に広帯域にわたり良好な反射特性が得られる。
【０００７】
ところで、このような分布型増幅器の高出力化を図る一般的な方法としては、周期的に配置するＦＥＴ５７の個数を増加させたり、各ＦＥＴ５７のゲート幅を増大させることが考えられる。また、このような分布型増幅器の利得Ｇは、近似的に、
【０００８】
【数１】
0004075438.tif 000002
で表される。
【０００９】
ここで、αgはゲート側回路の単位長当たりの減衰定数、ｌgはＦＥＴ５７の単位セル当たりのゲート側線路長、Ｚgはゲート側線路の特性インピーダンス、ｎはＦＥＴ５７の個数である。
【００１０】
上記式より、ＦＥＴ５７の個数ｎが、増加せず、下記式を満たす場合には、利得Ｇは増加しなくなる。
【００１１】
【数２】
0004075438.tif 000003
従って、ＦＥＴ５７の数をこれ以上増加させても利得Ｇは増加せず、結果として、分布型増幅器の出力も増大しなくなる。
【００１２】
また、各ＦＥＴ５７のゲート幅を増大させると、ゲート・ソース間キャパシタＣgsが増加し、分布型増幅器の遮断周波数が低下し、広帯域に出力を得ることができなくなる。
【００１３】
このような問題点を解消するため、特開平４−１４５７１２号公報には、図１０に示すような分布型増幅器が開示されている。なお、図１０において、図９に示す分布型増幅器と同様の構成要素については、同一符号を付し、説明を省略する。
【００１４】
図１０において、７６は入力側インピーダンス整合回路、７７は入力側伝送線路、７８は出力側伝送線路、７９は出力側インピーダンス整合回路である。入力側インピーダンス整合回路７６は、外部入力ライン側の外部インピーダンス（例えば、５０オーム（Ω））と、分布型増幅器の入力側の合成線路インピーダンスとの整合をとり、外部入力ライン側からの入力信号を反射させることなく出力する回路であり、例えば、マッチング用線路２５Ω、長さ９００μｍで構成されている。入力側インピーダンス整合回路７６には、入力側伝送線路７７が接続されている。
【００１５】
入力側伝送線路７７は、分布定数線路７３（例えば、特性インピーダンス３５Ω、長さ８０μmのライン）と、入力側終端抵抗７１（例えば、８Ω）を用いて構成されており、ＦＥＴ５７に接続されている。
【００１６】
出力側伝送線路７８は、分布定数線路７４（例えば、特性インピーダンス４５Ω、長さ８０μｍのライン）と、出力側終端抵抗７２（例えば、２０Ω）を用いて構成されており、出力側インピーダンス整合回路７９に接続されている。
【００１７】
出力側インピーダンス整合回路７９は、外部出力ライン側の外部インピーダンス（例えば、５０Ω）と、分布型増幅器の出力側の合成線路インピーダンスとの整合をとるための回路であり、例えば、マッチング用線路２５Ω、長さ６００μｍで構成されている。
【００１８】
図１０に示す分布型増幅器の利点は、入力側及び出力側の合成線路特性インピーダンスを、ＦＥＴ５７のゲート幅に基づき、外部インピーダンスに比べ低く設定したため、単位伝送線路長当たりに付加できるＦＥＴ５７のゲート幅を増大させることができ、分布型増幅器の高出力化を実現できる点にある。
【００１９】
図１１は、図１０に示す分布型増幅器の利得（Ｓ11）、入力反射（Ｓ21）および出力反射（Ｓ22）の周波数特性を示す図である。図１１に示すように、約２０〜３０ＧHzの帯域において、利得Ｇ（Ｓ11）、入力反射（Ｓ21）および出力反射（Ｓ22）の夫々が良好な特性を示している。
【００２０】
【発明が解決しようとする課題】
しかしながら、図１０に示す分布型増幅器では、上述の通り、入出力側の合成線路特性インピーダンスを、外部インピーダンスに比べ低く設定したことにより、図１１に示すように、約２０〜３０ＧHzの帯域（つまり、１桁を超えない周波数範囲）において良好な特性が認められるものの、光通信システムの送受信器に使用される増幅器として必要な数十ｋHzから数十ＧHzまでの広帯域にわたって、良好な特性を実現することはできない。
【００２１】
本発明は、上記課題に鑑みてなされたものであり、より広い帯域にわたって高い利得と高出力を得ることが可能な信号増幅器および集積回路を提供するものである。
【００２２】
【課題を解決するための手段】
上記課題を解決するため、請求項１に記載の発明は、外部からの信号を入力する前段回路と、前記前段回路から出力された信号を増幅し出力する後段回路と、を備える信号増幅器であって、前記前段回路は、差動回路と、出力側終端抵抗と、分布定数線路と、を備え、前記差動回路の出力が前記分布定数線路を介して、一端が接地された出力側終端抵抗に接続され、前記分布定数線路を介して前記信号が前記後段回路に出力されるようにしたインピーダンス変換回路から構成され、前記後段回路は、分布型増幅回路から構成され、１桁以上の周波数範囲で前記前段回路の入力インピーダンスおよび前記後段回路の出力インピーダンスが、外部インピーダンスと整合するように設定されており、前記前段回路の出力インピーダンスと、後段回路の入力インピーダンスとが、前記後段回路の出力インピーダンスより低いインピーダンスで整合するように設定されているように構成する。
【００２３】
ここで、前段回路から出力された信号は、直接、後段回路に入力されてもよいし、例えば、キャパシタ、或いは、その他の回路を通過した後、後段回路に入力されてもよい。
【００２４】
請求項１に記載の発明によれば、１桁以上の周波数範囲で前段回路の入力インピーダンスおよび後段回路の出力インピーダンスが、外部インピーダンスと整合し、前段回路の出力インピーダンスと、後段回路の入力インピーダンスとが、後段回路の出力インピーダンスより低いインピーダンスで整合するように構成したので、高い電圧振幅を得るためにトランジスタのサイズや段数の増加によって生じる遮断周波数の低下や入力反射損失の劣化を抑制し、例えば、数十ｋHzから数十ＧHz（６桁程度の周波数範囲）の広帯域にわたって高利得と高出力を得ることができる。また、インピーダンス変換回路によって、前段回路の入力インピーダンスより、前段回路の出力インピーダンスを低くすることができる。従って、前段回路の出力インピーダンスと、後段回路の入力インピーダンスとを低いインピーダンスで整合することができる。また、後段回路は、分布型増幅回路から構成されているので、後段回路の入力インピーダンスが小さくなるために、当該分布型増幅回路内のトランジスタ（または、ＦＥＴ）のサイズや段数を増加させても、入力反射損失特性も向上させることができる。
【００３４】
請求項２に記載の発明は、請求項１に記載の信号増幅器における前段回路と後段回路とが同一基板上に形成されているように構成する。
【００３５】
請求項２に記載の発明によれば、数十ｋHzから数十ＧHz（６桁程度の周波数範囲）の広帯域にわたって高利得と高出力が可能な集積回路を提供することができる。
【００３６】
【発明の実施の形態】
以下、本発明の好適な実施の形態を添付図面に基づいて説明する。
【００３７】
（第１実施形態）
先ず、本発明の第１実施形態に係る信号増幅器の構成について、図１を参照して説明する。
【００３８】
図１は、第１実施形態に係る信号増幅器の概要構成例を示す図である。
【００３９】
図１に示すように、信号増幅器１は、外部からの信号を入力する前段回路１０と、前段回路１０から出力された信号を増幅し出力する後段回路１１とを備えている。また、前段回路１０の出力端子１４と、後段回路１１の入力端子１５とは、キャパシタ１２を介して接続されている。かかるキャパシタ１２として、例えば、３０ｋHz以上の信号が通過するように、０．３５ｍＦのコンデンサを適用する。
【００４０】
なお、第１実施形態においては、後段回路１１は、分布型増幅回路から構成されており、前段回路１０は、分布型増幅回路を備えることによってインピーダンス変換回路としての機能を有することになる。
【００４１】
また、前段回路１０と後段回路１１とは、図示しないＤＣ（直流）のバイアス回路とともに、同一基板上に形成され、集積回路として構成される。
【００４２】
図１に示す前段回路１０において、２０はバイポーラトランジスタ（以下、単に、「トランジスタ」という）、２１は入力側終端用抵抗、２２は出力側終端用抵抗、２３及び２４は分布定数線路、２５は位相調整用線路である。このような前段回路１０では、各分布定数線路２３と、これに隣接して配置された各トランジスタ２０のベース・エミッタ間のキャパシタンスＣbe1とで特性インピーダンスＺg11を持つ擬似的分布定数線路が形成され、入力側終端抵抗２１とで入力側結合回路２６が構成される。また、各トランジスタ２０のコレクタ・エミッタ間キャパシタンスＣce1と、各位相調整用線路２５および各分布定数線路２４とで特性インピーダンスＺg12を持つ疑似的分布定数線路が形成され、出力側終端用抵抗２２とで出力側結合回路２７が構成される。
【００４３】
また、図１に示す後段回路１１において、３０はトランジスタ、３１は入力側終端用抵抗、３２は出力側終端用抵抗、３３及び３４は分布定数線路、３５は位相調整用線路である。このような後段回路１１では、各分布定数線路３３と、これに隣接して配置された各トランジスタ３０のベース・エミッタ間のキャパシタンスＣbe2とで特性インピーダンスＺg21を持つ擬似的分布定数線路が形成され、入力側終端抵抗３１とで入力側結合回路３６が構成される。また、各トランジスタ３０のコレクタ・エミッタ間キャパシタンスＣce2と、各位相調整用線路３５および各分布定数線路３４とで疑似的分布定数線路が形成され、出力側終端用抵抗３２とで出力側結合回路３７が構成される。
【００４４】
なお、このような信号増幅器１の内部動作については、図９を用いて説明した従来の分布型増幅器と同様であるので、説明を省略する。
【００４５】
以上のような信号増幅器１の構成において、前段回路１０の入力インピーダンス（入力側結合回路２６のインピーダンス）および後段回路１１の出力インピーダンス（出力側結合回路３７のインピーダンス）が、外部インピーダンスと整合するように設定されている。ここで、前段回路１０に、分布型増幅回路を備えることによって、１桁以上の周波数範囲で前段回路１０の入力インピーダンスおよび後段回路１１の出力インピーダンスが、外部インピーダンスと整合するようになる。
【００４６】
また、前段回路１０の出力インピーダンス（出力側結合回路２７のインピーダンス）と、後段回路１１の入力インピーダンス（入力側結合回路３６のインピーダンス）とが、後段回路１１の出力インピーダンス（出力側結合回路３７のインピーダンス）より低いインピーダンスで整合するように設定されている。
【００４７】
例えば、後段回路１１の出力側外部インピーダンスを５０Ωとすると（例えば、の出力端子１６に、入力インピーダンス５０Ωの変調器が接続される場合）、後段回路１１の出力インピーダンスは、かかる出力側外部インピーダンスと整合するように５０Ωに設定される。また、前段回路１０の入力側外部インピーダンスを５０Ωとすると、前段回路１０の入力インピーダンスは、かかる入力側外部インピーダンスと整合するように５０Ωに設定される。
【００４８】
そして、前段回路１０の出力インピーダンスと、後段回路１１の入力インピーダンスとが、後段回路１１の出力インピーダンス５０Ωより低いインピーダンスで整合するように１５Ωで設定される。
【００４９】
なお、かかる場合、後段回路１１における各トランジスタ３０の出力の負荷は、後段回路１１の出力側外部インピーダンスを５０Ωと、後段回路１１の出力インピーダンス５０Ωとで２５Ωとなる。後段回路１１の出力端子１６に接続された変調器を駆動できるのに必要な出力振幅を３．５Ｖp-pとすると、後段回路１１から供給するのに必要な電流は１４０ｍＡ（３．５Ｖ／２５Ω）である。そして、１段のトランジスタ３０に最大３０ｍＡ流れるとすると、図１に示すように、５段のトランジスタ３０を設ければよいことになる。
【００５０】
次に、上記信号増幅器１の構成により奏する効果について、図２および図３を参照して説明する。
【００５１】
図２は、後段回路１１の分布型増幅回路における集中定数回路を示す図である。図２において、Ｌaは分布定数線路（３３及び３５）のインダクタンス成分、Ｃcは疑似分布定数線路の容量成分、Ｃπはトランジスタ３０の入力容量成分、Ｃμはトランジスタ３０の出力容量成分である。
【００５２】
ここで、後段回路１１の入力側及び出力側のインピーダンスをそれぞれＺin、Ｚoutとすると、
【００５３】
【数３】
0004075438.tif 000004
となる。
【００５４】
また、後段回路１１の分布型増幅回路の遮断周波数ｆは、
【００５５】
【数４】
0004075438.tif 000005
で与えられる。
【００５６】
ここで、上述したように、後段回路１１の入力インピーダンスは、外部インピーダンス５０Ωより低い１５Ωで整合しているため、遮断周波数ｆは、
【００５７】
【数５】
0004075438.tif 000006
となり、帯域の向上を実現することができる。
【００５８】
さらに、後段回路１１の入力インピーダンスが小さいために、トランジスタ３０のサイズを増大させても、入力反射損失特性も向上する。
【００５９】
また、信号増幅器１の利得Ｇは、後段回路１１の分布型増幅回路が支配的になるため、前段回路１０の分布型増幅回路の利得は小さくてもよく、トランジスタ２０の段数を小さくできることから、遮断周波数を高くすることができる。
【００６０】
図３は、従来のように分布型増幅回路を１段とした構成の場合（図３（Ａ））と、上記信号増幅器１の構成にした場合（図３（Ｂ））との利得Ｇ（Ｓ11）、入力反射（Ｓ21）および出力反射（Ｓ22）の周波数特性の比較を示すための図である。
【００６１】
図３に示すように、信号増幅器１の構成では、従来のように分布型増幅回路を１段とした構成と比較すると、利得Ｇ（Ｓ11）や入反射特性（Ｓ21）および出力反射特性（Ｓ22）が向上していることがわかる。また、図３では、横軸の周波数の単位は、「ＧHz」であるが、実験結果より、数十ｋHz（例えば、約３０ｋHz）から５０ＧHzの広帯域（６桁程度の周波数範囲）にわたって、利得Ｇ（Ｓ11）や入反射特性（Ｓ21）および出力反射特性（Ｓ22）が向上していることを確認した。
【００６２】
なお、実験結果の傾向から判断すると、さらに広い帯域、即ち、数ｋHz〜２００ＧHzの広帯域（８桁程度の周波数範囲）にわたって、利得Ｇ（Ｓ11）や入反射特性（Ｓ21）および出力反射特性（Ｓ22）を向上させることができると考えられる。
【００６３】
以上説明したように、第１実施形態によれば、１桁以上の周波数範囲で前段回路１０の入力インピーダンスおよび後段回路１１の出力インピーダンスが、外部インピーダンスと整合し、前段回路１０の出力インピーダンスと、後段回路１１の入力インピーダンスとが、後段回路１１の出力インピーダンスより低いインピーダンスで整合するように構成したので、高い電圧振幅を得るためにトランジスタのサイズや段数の増加によって生じる遮断周波数の低下や入力反射損失の劣化を抑制し、数十ｋHzから数十ＧHz（６桁程度の周波数範囲）の広帯域にわたって高利得と高出力を得ることができる。
【００６４】
なお、上記第１実施形態においては、前段回路１０および後段回路１１をエミッタ接地のトランジスタにより構成したが、エミッタ接地トランジスタとベース接地トランジスタを接続したカスコード構成の分布型増幅回路においても、上記と同様の効果を得ることができる。
【００６５】
また、上記第１実施形態においては、前段回路１０および後段回路１１を、バイポーラトランジスタを用いて構成したが、ＦＥＴやＭＯＳＦＥＴ（Metal Oxide Semiconductor Field-Effect Transistor）など、他の増幅素子を用いて構成してもよい。
【００６６】
（第２実施形態）
次に、本発明の第２実施形態に係る信号増幅器の構成について、図４を参照して説明する。
【００６７】
図４は、第２実施形態に係る信号増幅器の概要構成例を示す図である。
【００６８】
なお、第２実施形態における信号増幅器１ａのうち、第１実施形態における信号増幅器１と同様の構成部分については、同一符号を付し、重複する説明を省略する。
【００６９】
図４に示すように、信号増幅器１ａは、外部からの信号を入力する前段回路１０ａと、前段回路１０ａから出力された信号を増幅し出力する後段回路１１とを備えている。
【００７０】
また、前段回路１０ａと後段回路１１とは、図示しないＤＣ（直流）のバイアス回路とともに、同一基板上に形成され、集積回路として構成される。
【００７１】
図４に示す前段回路１０ａは、トランジスタ４０を含んで構成される２段のエミッタフォロワ回路を備えており、このエミッタフォロワ回路は、周知の如く、出力インピーダンスが小さい回路である。つまり、前段回路１０ａは、このエミッタフォロワ回路を備えることによってインピーダンス変換回路としての機能を有することになる。また、この前段回路１０ａにおいて、入力側抵抗４１は、前段回路１０ａの入力インピーダンスを決定するものであり、出力側抵抗４２は、前段回路１０ａの出力インピーダンスを決定するものである。
【００７２】
以上のような信号増幅器１ａの構成において、例えば、入力側外部インピーダンスを５０Ωとすると、前段回路１０ａの入力インピーダンス（入力側抵抗４１のインピーダンス）が、入力側外部インピーダンスと整合するように５０Ωに設定される。ここで、前段回路１０ａに、エミッタフォロワ回路を備えることによって、１桁以上の周波数範囲で前段回路１０ａの入力インピーダンスおよび後段回路１１の出力インピーダンスが、外部インピーダンスと整合するようになる。また、後段回路１１の出力インピーダンス（出力側結合回路３７のインピーダンス）は、第１実施形態と同様、出力側外部インピーダンスと整合するように５０Ωに設定される。そして、前段回路１０ａの出力インピーダンス（出力側抵抗４２のインピーダンス）と、後段回路１１の入力インピーダンス（入力側結合回路３６のインピーダンス）とが、後段回路１１の出力インピーダンス（出力側結合回路３７のインピーダンス）より低いインピーダンスで整合するように、例えば、１５Ωに設定される。
【００７３】
図５は、前段回路１０ａの入出力インピーダンスの周波数特性を示す図である。
【００７４】
図５に示すように、広帯域の周波数範囲にわたって、前段回路１０ａの入力インピーダンスが約５０Ωに、出力インピーダンスが約１５Ωになっており、それぞれ、入力側外部インピーダンスと、後段回路１１の入力インピーダンスと整合する。実験結果では、数十ｋHz（例えば、約３０ｋHz）から５０ＧHzの広帯域の周波数範囲にわたって整合していることを確認した。
【００７５】
また、前段回路１０ａの２段のエミッタフォロワ回路は、利得がない（利得が１）ものの帯域は広く、信号増幅器１ａの帯域と利得Ｇは、後段回路１１の分布型増幅回路で決定される。その結果、後段回路１１の入力インピーダンスが小さく設定したために、後段回路１１の分布型増幅回路における遮断周波数の向上が実現でき、さらに入力反射損失特性も向上することができる。
【００７６】
図６は、信号増幅器１ａの構成にした場合の利得Ｇ（Ｓ11）、入力反射（Ｓ21）および出力反射（Ｓ22）の周波数特性の比較を示すための図である。
【００７７】
図６に示すように、信号増幅器１ａの構成でも、利得Ｇ（Ｓ11）や入反射特性（Ｓ21）および出力反射特性（Ｓ22）が向上していることがわかる。また、図６の例でも、横軸の周波数の単位は、「ＧHz」であるが、実験結果より、数十ｋHz（例えば、約３０ｋHz）から５０ＧHzの広帯域（６桁程度の周波数範囲）にわたって、利得Ｇ（Ｓ11）や入反射特性（Ｓ21）および出力反射特性（Ｓ22）が向上していることを確認した。
【００７８】
なお、実験結果の傾向から判断すると、さらに広い帯域、即ち、数ｋHz〜２００ＧHzの広帯域（８桁程度の周波数範囲）にわたって、利得Ｇ（Ｓ11）や入反射特性（Ｓ21）および出力反射特性（Ｓ22）を向上させることができると考えられる。
【００７９】
以上説明したように、第２実施形態によれば、前段回路１０ａにエミッタフォロワ回路を設けるように構成しても、第１実施形態と同様、遮断周波数の低下や入力反射損失の劣化を抑制し、数十ｋHzから数十ＧHzまでの広帯域（６桁程度の周波数範囲）にわたって高利得と高出力を得ることができる。
【００８０】
なお、上記第２実施形態においては、前段回路１０ａが２段のエミッタフォロワ回路で構成した場合について説明したが、１段でも３段以上でも前段回路１０ａの出力インピーダンスが、後段回路１１の入力インピーダンスと整合できれば、同様の効果を得ることができる。
【００８１】
また、上記第２実施形態においては、後段回路１１をエミッタ接地のトランジスタにより構成したが、エミッタ接地トランジスタとベース接地トランジスタを接続したカスコード構成の分布型増幅回路においても、上記と同様の効果を得ることができる。
【００８２】
また、上記第３実施形態においては、前段回路１０ａおよび後段回路１１を、バイポーラトランジスタを用いて構成したが、ＦＥＴやＭＯＳＦＥＴ（Metal Oxide Semiconductor Field-Effect Transistor）など、他の増幅素子を用いて構成してもよい。前段回路１０ａにおいて、ＦＥＴやＭＯＳＦＥＴを適用する場合、ソースフォロワ回路を備えるように構成する。
【００８３】
（第３実施形態）
次に、本発明の第３実施形態に係る信号増幅器の構成について、図７を参照して説明する。
【００８４】
図７は、第３実施形態に係る信号増幅器の概要構成例を示す図である。
【００８５】
なお、第３実施形態における信号増幅器１ｂのうち、第１実施形態における信号増幅器１と同様の構成部分については、同一符号を付し、重複する説明を省略する。
【００８６】
図７に示すように、信号増幅器１ｂは、外部からの信号を入力する前段回路１０ａと、前段回路１０ｂから出力された信号を増幅し出力する後段回路１１とを備えている。
【００８７】
また、前段回路１０ｂと後段回路１１とは、図示しないＤＣ（直流）のバイアス回路とともに、同一基板上に形成され、集積回路として構成される。
【００８８】
図７に示す前段回路１０ｂは、トランジスタ４３を含んで構成される１段の差動回路を備えており、前段回路１０ｂは、この差動回路を備えることによってインピーダンス変換回路としての機能を有することになる。また、この前段回路１０ｂにおいて、各分布定数線路４５と、入力側終端抵抗４４などで入力側結合回路４６が構成される。また、出力側終端用抵抗４７と、各分布定数線路４８と、位相調整用線路４９などで出力側結合回路５０が構成される。
【００８９】
以上のような信号増幅器１ｂの構成において、例えば、入力側外部インピーダンスを５０Ωとすると、前段回路１０ｂの入力インピーダンス（入力側結合回路４６のインピーダンス）が、入力側外部インピーダンスと整合するように５０Ωに設定される。ここで、前段回路１０に、差動回路を備えることによって、１桁以上の周波数範囲で前段回路１０の入力インピーダンスおよび後段回路１１の出力インピーダンスが、外部インピーダンスと整合するようになる。また、後段回路１１の出力インピーダンス（出力側結合回路３７のインピーダンス）は、第１実施形態と同様、出力側外部インピーダンスと整合するように５０Ωに設定される。そして、前段回路１０ｂの出力インピーダンス（出力側結合回路５０のインピーダンス）と、後段回路１１の入力インピーダンス（入力側結合回路３６のインピーダンス）とが、後段回路１１の出力インピーダンス（出力側結合回路３７のインピーダンス）より低いインピーダンスで整合するように、例えば、１５Ωに設定される。
【００９０】
また、前段回路１０ｂの差動回路の利得が少なくても、上記第１および第２実施形態と同様、信号増幅器１ｂの利得Ｇは、後段回路１１の分布型増幅回路で決定される。
【００９１】
図８は、信号増幅器１ｂの構成にした場合の利得Ｇ（Ｓ11）、入力反射（Ｓ21）および出力反射（Ｓ22）の周波数特性の比較を示すための図である。
【００９２】
図８に示すように、信号増幅器１ｂの構成でも、利得Ｇ（Ｓ11）や入反射特性（Ｓ21）および出力反射特性（Ｓ22）が向上していることがわかる。また、図８の例でも、横軸の周波数の単位は、「ＧHz」であるが、実験結果より、数十ｋHz（例えば、約３０ｋHz）から５０ＧHzの広帯域（６桁程度の周波数範囲）にわたって、利得Ｇ（Ｓ11）や入反射特性（Ｓ21）および出力反射特性（Ｓ22）が向上していることを確認した。
【００９３】
なお、実験結果の傾向から判断すると、さらに広い帯域、即ち、数ｋHz〜２００ＧHzの広帯域（８桁程度の周波数範囲）にわたって、利得Ｇ（Ｓ11）や入反射特性（Ｓ21）および出力反射特性（Ｓ22）を向上させることができると考えられる。
【００９４】
以上説明したように、第３実施形態によれば、前段回路１０ｂに差動回路を設けるように構成しても、第１実施形態と同様、遮断周波数の低下や入力反射損失の劣化を抑制し、数十ｋHzから数十ＧHzまでの広帯域（６桁程度の周波数範囲）にわたって高利得と高出力を得ることができる。
【００９５】
なお、上記第３実施形態においては、前段回路１０ｂが１段の差動回路と分布定数線路を含んで構成した場合について説明したが、差動回路が２段以上でも、またエミッタフォロワ回路を含んでいても、前段回路１０ｂの出力インピーダンスが、後段回路１１の入力インピーダンスと整合できれば、上記と同様の効果を得ることができる。
【００９６】
また、上記第３実施形態においては、後段回路１１をエミッタ接地のトランジスタにより構成したが、エミッタ接地トランジスタとベース接地トランジスタを接続したカスコード構成の分布型増幅回路においても、上記と同様の効果を得ることができる。
【００９７】
また、上記第３実施形態においては、前段回路１０ｂおよび後段回路１１を、バイポーラトランジスタを用いて構成したが、ＦＥＴやＭＯＳＦＥＴ（Metal Oxide Semiconductor Field-Effect Transistor）など、他の増幅素子を用いて構成してもよい。
【００９８】
また、上記第１から第３実施形態において、キャパシタを、前段回路および後段回路と同一基板上に形成してもよいし、また、当該基板上の外部に、チップコンデンサとして設けるように構成してもよい。
【００９９】
また、上記第１〜第３実施形態においては、前段回路および後段回路を同一基板上に形成するように構成したが、前段回路と後段回路とを別々の基板に形成し、基板外部で、キャパシタとしてのチップコンデンサを用いて接続するように構成してもよい。
【０１００】
また、上記第１〜第３実施形態において、前段回路と後段回路のＤＣバイアスが一致するように電源電圧を選ぶように構成すれば、キャパシタを省略することができる。
【０１０１】
また、上記第１〜第３実施形態において、前段回路から出力された信号は、キャパシタ１２を介して、後段回路に入力されるように構成したが、増幅回路など、その他の回路を介して、後段回路に入力されるように構成してもよい。
【０１０２】
【発明の効果】
以上説明したように本発明によれば、１桁以上の周波数範囲で前段回路の入力インピーダンスおよび後段回路の出力インピーダンスが、外部インピーダンスと整合し、前段回路の出力インピーダンスと、後段回路の入力インピーダンスとが、後段回路の出力インピーダンスより低いインピーダンスで整合するように構成したので、高い電圧振幅を得るためにトランジスタのサイズや段数の増加によって生じる遮断周波数の低下や入力反射損失の劣化を抑制し、例えば、数十ｋHzから数十ＧHz（６桁程度の周波数範囲）の広帯域にわたって高利得と高出力を得ることができる。
【図面の簡単な説明】
【図１】第１実施形態に係る信号増幅器の概要構成例を示す図である。
【図２】後段回路１１の分布型増幅回路における集中定数回路を示す図である。
【図３】従来のように分布型増幅回路を１段とした構成の場合と、信号増幅器１の構成にした場合との利得Ｇ（Ｓ11）、入力反射（Ｓ21）および出力反射（Ｓ22）の周波数特性の比較を示すための図である。
【図４】第２実施形態に係る信号増幅器の概要構成例を示す図である。
【図５】前段回路１０ａの入出力インピーダンスの周波数特性を示す図である。
【図６】信号増幅器１ａの構成にした場合の利得Ｇ（Ｓ11）、入力反射（Ｓ21）および出力反射（Ｓ22）の周波数特性の比較を示すための図である。
【図７】第３実施形態に係る信号増幅器の概要構成例を示す図である。
【図８】信号増幅器１ｂの構成にした場合の利得Ｇ（Ｓ11）、入力反射（Ｓ21）および出力反射（Ｓ22）の周波数特性の比較を示すための図である。
【図９】従来の分布型増幅器（分布型増幅回路）の概要構成例を示す図である。
【図１０】従来の分布型増幅器（分布型増幅回路）の概要構成例を示す図である。
【図１１】図１０に示す分布型増幅器の利得（Ｓ11）、入力反射（Ｓ21）および出力反射（Ｓ22）の周波数特性を示す図である。
【符号の説明】
１、１ａ、１ｂ  信号増幅器
１０、１０ａ、１０ｂ  前段回路
１１  後段回路
１２  キャパシタ
１３、１５  入力端子
１４、１６  出力端子
２０、３０、４０、４３  バイポーラトランジスタ
２１、３１、４４  入力側終端用抵抗
２２、３２、４７  出力側終端用抵抗
２３、２４、３３、３４、４５、４８  分布定数線路
２５、３５、４９  位相調整用線路
２６、３６、４６  入力側結合回路
２７、３７、４７  出力側結合回路
４１  入力側抵抗
４２  出力側抵抗
Ｌa  分布定数線路のインダクタンス成分
Ｃc  疑似分布定数線路の容量成分
Ｃπ トランジスタの入力容量成分
Ｃμ  トランジスタの出力容量成分
Ｓ11 利得Ｇ
Ｓ21  入力反射
Ｓ22  出力反射
【図１】
0004075438.tif 000007
【図２】
0004075438.tif 000008
【図３】
0004075438.tif 000009
【図４】
0004075438.tif 000010
【図５】
0004075438.tif 000011
【図６】
0004075438.tif 000012
【図７】
0004075438.tif 000013
【図８】
0004075438.tif 000014
【図９】
0004075438.tif 000015
【図１０】
0004075438.tif 000016
【図１１】
0004075438.tif 000017