(57)【特許請求の範囲】
【請求項１】
互いに直交する複数の走査信号線と情報信号線、及び該信号線の交点を１画素として、各画素毎に２つの画素電極と第１のスイッチング素子を設けた第１の基板と、各画素毎に電気的に独立した対向電極を設けた第２の基板との間に自発分極を有する液晶を挟持してなり、各画素において、上記２つの画素電極が上記第１の基板に設けられた第２のスイッチング素子によって相互に連結され、且つ該２つの画素電極と対向電極とが相対する領域に構成される２つのキャパシタンスが上記第１のスイッチング素子の直列接続された負荷として形成されており、電圧印加時に上記液晶が上記２つの領域で異なる方向の光軸をとることを特徴とする液晶素子。
【請求項２】
上記第１のスイッチング素子が上記走査信号線に接続されてオン・オフを制御され、上記第２のスイッチング素子が前ラインの画素の上記走査信号線に接続されてオン・オフを制御されている請求項１記載の液晶素子。
【請求項３】
上記第２のスイッチング素子が複数の前ラインの画素の上記走査信号線に容量を介して接続されてオン・オフを制御されている請求項２記載の液晶素子。
【請求項４】
上記第１及び第２のスイッチング素子が薄膜トランジスタである請求項１記載の液晶素子。
【請求項５】
上記液晶が反強誘電性液晶である請求項１記載の液晶素子。
【請求項６】
上記液晶が、印加された電圧値が０の際には第１の光透過率状態を、絶対値において各極性の所定の飽和電圧値以上の電圧値においては第２の光透過率状態を呈し、且つ、印加電圧値に応じて上記第１の光透過率状態と第２の光透過率状態との間で連続的に光透過率が変化する電圧−透過率特性を有する請求項１記載の液晶素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、アクティブマトリクス方式により、高速駆動で表示を行う液晶素子に関する発明である。
【０００２】
【従来の技術】
液晶表示装置に用いられる液晶としては、ネマチック液晶、スメクチック液晶、高分子分散型液晶等、様々な液晶材料が用いられている。
【０００３】
特に、自発分極を有し、双安定性を持った液晶素子がクラーク（Ｃｌａｒｋ）及びラガーウォル（Ｌａｇｅｒｗａｌｌ）の両者により特開昭５６−１０７２１６号公報、米国特許第４，３６２，９２４号明細書等で提案されている。双安定性液晶としては、一般にカイラルスメクチックＣ相（ＳｍＣ* ）またはＨ相（ＳｍＨ* ）を有する強誘電性液晶が用いられ、これらの状態において印加された電界に応答して第１の光学的安定状態と第２の光学安定状態、いわゆる双安定状態を示し、且つ電圧が印加されていない時はその状態を維持する性質、即ち安定性を有し、また電界の変化に対する応答が速やかで、高速且つ記憶型の表示装置等の分野における広い利用が期待されている。
【０００４】
また、反強誘電性液晶も自発分極を有する液晶であり、当該液晶には、特開平２−１５３３２２号公報に開示されたようなヒステリシス特性を持つものと、特開平８−３２８０４６号公報に開示されたようなしきい値がなく中間配向状態を示すものとが知られている。当該２種の反強誘電性液晶の電圧−透過率特性例を図７に示す。図中（ａ）は上記ヒステリシス特性を持つタイプであり、（ｂ）が中間配向状態を示すタイプである。
【０００５】
具体的には、図７（ａ）の特性を示す液晶を用いた素子においては、印加電圧が０の状態で第１の光透過率状態を示し、絶対値において各極性の所定の第１のしきい値（＋Ｖ1 或いは−Ｖ1 ）以上の電圧を印加することによって、第２の光透過率状態にスイッチングし、該第２の光透過状態において、絶対値において各極性の所定の第２のしきい値（＋Ｖ2 或いは−Ｖ2 ）以下の電圧を印加することによって、上記第２の光透過状態にスイッチングする。従って、印加電圧が０の時に最暗状態となるように一対の偏光板によって液晶素子を挟持することにより、白・黒二値表示が可能となる。
【０００６】
また、図７（ｂ）の特性を示す液晶を用いた素子においては、印加された電圧値が０の際には第１の光透過率状態を、絶対値において各極性の所定の飽和電圧値（＋Ｖ3 または−Ｖ3 ）以上の電圧値においては第２の光透過率状態を呈し、且つ、印加電圧値に応じて上記第１の光透過率状態と第２の光透過率状態との間で連続的に光透過率が変化する電圧−透過率特性を有する。従って、上記第１の光透過率状態の時が最暗状態となるように一対の偏光板で当該液晶素子を挟持すると、黒〜白間で印加された電圧値に対応して連続した中間調を表示することができる。
【０００７】
強誘電性或いは反強誘電性液晶の高速で且つ広い視野角特性を生かして、アクティブマトリクスで駆動する液晶素子の研究がなされてきた。以下にこれに関連する文献を挙げる。
（１）Ａ  ｆｕｌｌ−ｃｏｌｏｒ  ｔｈｒｅｓｈｏｌｄｌｅｓｓ  Ａｎｔｉｆｅｒｒｏｅｌｅｃｔｒｉｃ  ＬＣＤ  ｅｘｈｉｂｉｔｉｎｇ  ｗｉｄｅ  ｖｉｅｗｉｎｇ  ａｎｇｌｅ  ｗｉｔｈ  ｆａｓｔ  ｒｅｓｐｏｎｓｅ  ｔｉｍｅ，Ｔ．Ｙｏｓｈｉｄａ  ｅｔ  ａｌ，ＳＩＤ  ９７（Ｓｏｃｉｅｔｙ  ｆｏｒ  Ｉｎｆｏｒｍａｔｉｏｎ  Ｄｉｓｐｌａｙ  ９７）ＤＩＧＥＳＴ  Ｐ８４１
（２）Ｖｏｌｔａｇｅ−ｈｏｌｄｉｎｇ  ｐｒｏｐｅｒｔｉｅｓ  ｏｆ  ｔｈｒｅｓｈｏｌｄｌｅｓｓ  ａｎｔｉｆｅｒｒｏｅｌｅｃｔｒｉｃ  ｌｉｑｕｉｄ  ｃｒｙｓｔａｌｓ  ｄｒｉｖｅｎ  ｂｙ  ａｃｔｉｖｅ  ｍａｔｒｉｘｅｓ，Ｔ．Ｓａｉｓｈｕ  ｅｔ  ａｌ，ＳＩＤ  ９６（Ｓｏｃｉｅｔｙ  ｆｏｒ  Ｉｎｆｏｒｍａｔｉｏｎ  Ｄｉｓｐｌａｙ  ９６）ＤＩＧＥＳＴ  Ｐ７０３
（３）Ａｎａｌｙｔｉｃａｌ  ｍｏｄｅｌｌｉｎｇ  ｏｆ  ａｃｔｉｖｅ−ｍａｔｒｉｘ  ｄｒｉｖｉｎｇ  ｏｆ  ｌｉｑｕｉｄ  ｃｒｙｓｔａｌｓ  ｗｉｔｈｓｐｏｎｔａｎｅｏｕｓ  ｐｏｌａｒｉｚａｔｉｏｎ  Ｔ．ＶｅｒｈｕｌｓｔＪｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．Ｖｏｌ．３６（１９９７）ｐｐ７２０−７２９
【０００８】
【発明が解決しようとする課題】
強誘電性液晶や反強誘電性液晶は自発分極を持つために、ネマチック液晶に比べて応答速度が速く、高速駆動が可能である。しかしながら、自発分極の反転に要する電流を外部から供給する必要があることから、駆動回路から見た時の負荷が大きいという問題がある。特に、自発分極が大きい場合にはこの問題が深刻になる。以下に、実際の数値を挙げて説明する。
【０００９】
通常のＴＮ型液晶素子では、液晶層を挟む電極間の静電容量は２ｎＦ／ｃｍ2 前後である。１画素の大きさを７０μｍ×２１０μｍとすると、１画素当たりの静電容量は約０．３ｐＦ（＝Ｃとする）で、これを１０Ｖ（＝Ｖとする）で駆動する場合に必要な充電電荷量は、Ｑ＝ＣＶ＝３ｐＣである。
【００１０】
一方、強誘電性液晶や反強誘電性液晶では、上記とほぼ同じ充電電荷に加えて、自発分極の大きさＰｓを１００ｎＣ／ｃｍ2 とすると、これを完全に反転させるためにＱ＝２ＰｓＳ＝２９ｐＣ（Ｓは１画素の面積）の電荷が必要となる。即ち、自発分極が１００ｎＣ／ｃｍ2 程度の液晶を用いた場合、同じセル構成で駆動する場合に必要な電荷量はＴＮ型液晶の約１０倍必要となる。従って、このような自発分極の大きな液晶を用いたアクティブマトリクス方式の液晶素子をＴＮ型液晶素子と同じ時間で駆動する場合には、必要な電流量が１０倍以上となり、画素のスイッチング素子の駆動能力がＴＮ型液晶素子に比べて１０倍以上高くなければならない。
【００１１】
アクティブマトリクス方式の液晶素子において、スイッチング素子としては例えば薄膜トランジスタ（ＴＦＴ）が用いられるが、駆動能力即ちゲートオン時のソース・ドレイン間のコンダクタンスを大きくするには、開口率を犠牲にしてＴＦＴのサイズを大きくしなければならない。しかしながら、１０倍以上にすることは非現実的である。
【００１２】
特に、図７（ｂ）に示した電圧−透過率特性を有する反強誘電性液晶については、アクティブマトリクス駆動により連続的な中間調を表示することができるが、現状では自発分極が１００ｎＣ／ｃｍ2 以上のものしか得られていないため、通常のＴＦＴによるアクティブマトリクス駆動は困難であった。
【００１３】
また、図７（ｂ）の特性において第１の光透過率状態と第２の光透過率状態間での遷移がヒステリシス曲線を描く場合や、液晶の応答時間が書き換える前の透過率状態によって異なる場合があり、特に自発分極の大きい液晶において階調表示の乱れが顕著になるという問題もあった。
【００１４】
本発明の目的は、自発分極を有する液晶を用いて高速でアクティブマトリクス駆動する液晶素子を構成することにある。特に、電圧−透過率特性にしきい値のない液晶を用いた場合に、ドメインウォールの安定性、電荷量の制御性を向上し、安定した階調表示を実現することにある。
【００１５】
【課題を解決するための手段】
本発明は、互いに直交する複数の走査信号線と情報信号線、及び該信号線の交点を１画素として、各画素毎に２つの画素電極と第１のスイッチング素子を設けた第１の基板と、各画素毎に電気的に独立した対向電極を設けた第２の基板との間に自発分極を有する液晶を挟持してなり、各画素において、上記２つの画素電極が上記第１の基板に設けられた第２のスイッチング素子によって相互に連結され、且つ該２つの画素電極と対向電極とが相対する領域に構成される２つのキャパシタンスが上記第１のスイッチング素子の直列接続された負荷として形成されており、電圧印加時に上記液晶が上記２つの領域で異なる方向の光軸をとることを特徴とする液晶素子である。
【００１６】
本発明においては特に、印加された電圧値が０の際には第１の光透過率状態を、絶対値において各極性の所定の飽和電圧値以上の電圧値においては第２の光透過率状態を呈し、且つ、印加電圧値に応じて上記第１の光透過率状態と第２の光透過率状態との間で連続的に光透過率が変化する電圧−透過率特性を有する液晶を用いて、良好な階調表示を行うことができる。
【００１７】
【発明の実施の形態】
図１は本発明の液晶素子の一実施形態の１画素の等価回路である。図中、１は第１のスイッチング素子である薄膜トランジスタ（ＴＦＴ）、２は第２のスイッチング素子であるＴＦＴ、３は第１のキャパシタンス、４は第２のキャパシタンスである。
【００１８】
図２は、上記実施形態の画素を複数個（２×３）配列し、第２のＴＦＴ２のゲート電極を、前ラインの走査信号線に接続した実施形態の等価回路である。図中、５は走査信号線、６は情報信号線である。
【００１９】
図３は、図２の等価回路を有する実施形態の電極構造例を示す平面模式図であり、図中のＡ−Ａ’断面図を図４に示す。尚、図３においては便宜上、主要部材のみを示す。図中、３１〜３４は第２のＴＦＴ２を構成する部材で、３１はゲート電極、３２はａ−Ｓｉ（アモルファスシリコン）層、３３はソース電極、３４はドレイン電極である。また、４２〜４７は第１のＴＦＴ１を構成する部材で、４２はゲート電極、４３はゲート絶縁膜、４４はａ−Ｓｉ層、４５はｎ+ ａ−Ｓｉ層、４６はソース電極、４７はドレイン電極である。さらに、４１は第１の基板、５３は第２の基板、４８は絶縁膜、４９はパッシベーション膜、５０は第１の画素電極、５１は第２の画素電極、５４は対向電極、５５は絶縁膜、５２及び５６は配向膜、５７は自発分極を有する液晶、５８は保持容量電極、７は配線である。
【００２０】
本発明において用いられる自発分極を有する液晶としては、前記した強誘電性液晶や反強誘電性液晶が用いられるが、中でも、図７（ｂ）に示すしきい値のない電圧−透過率特性を有する液晶を用いることによって、良好な階調表示が可能となる。また、図７（ａ）の特性を示す液晶を用いた場合には白・黒二値表示を行うことができる。
【００２１】
尚、本発明においては、本発明にかかる電極構成を有していれば、各部材の素材、形状、製法等については、一般の液晶素子、特にアクティブマトリクス方式の液晶素子の技術を適用することができる。
【００２２】
本発明においては、画素電極を第１の画素電極５０と第２の画素電極５１に分割することで電気的に独立した複数の領域を形成している。第１の画素電極５０は第１のＴＦＴ１のドレイン電極４７に接続され、液晶５７を挟んで対向電極５４との間に第１のキャパシタンス３を形成している。一方、第２の画素電極５１も液晶５７を挟んで対向電極５４との間に第２のキャパシタンス４を形成している。対向電極５４は画素毎に絶縁されており、第１及び第２の画素電極に対して対向電極５４が共通電極となっているため、第１のＴＦＴ１の負荷としてこれらキャパシタンス３、４が直列に接続されていることになる。さらに、第１の画素電極５０と第２の画素電極５１とは同じ面積になるように形成され、第２のＴＦＴ２によって連結されている。
【００２３】
上記実施形態における各部材の作用を図５により説明する。図５は上記実施形態の１画素の主要部分を模式的に示す断面図である。
【００２４】
図５の電極構成において、第２のＴＦＴ２をオフした状態で第１のＴＦＴ１をオンし、該第１のＴＦＴ１が接続された情報信号線に所定の電位の情報信号を印加すると、該電位に応じた電荷が第１のＴＦＴ１を介して第１の画素電極５０に供給され、第１の画素電極５０と対向電極５４で形成されるキャパシタンス３に蓄積される。その結果、対向電極５４の第２の画素電極５１に対向する面に、第１の画素電極５０と同等の電荷が発生し、第２の画素電極５１と対向電極５４とで形成されるキャパシタンス４に蓄積される。液晶には、キャパシタンス３と４とで逆方向の電界が印加されることになる。
【００２５】
図５において（ａ）は表示中、即ちキャパシンタンス３、４のいずれもが充電された状態の画素を示しており、第１のＴＦＴ１及び第２のＴＦＴ２のいずれもオフとなっている。図中の矢印は電界の方向である。
【００２６】
次に、第２のＴＴＦ２をオンし、第１の画素電極５０と第２の画素電極５１とを導通させることにより、画素内の電荷を放電する（図５（ｂ））。これら画素電極の面積が同じ場合には等量の電荷が電極間に蓄積されているので、キャパシタンス３、４の放電が瞬時に行われる。図５（ｃ）は放電後の画素である。実際には、第１及び第２のＴＦＴを同時にオフとする期間を設けずに、（ｂ）の放電後に（ｄ）の書き込みを行っても良い。
【００２７】
次いで、第２のＴＦＴ２をオフし、第１のＴＦＴ１をオンして情報信号に応じた電荷量を第１の画素電極５０に供給する。この時、１フレーム毎に液晶に印加する電圧の極性を反転する場合には、（ｄ）に示すように、（ａ）とは逆極性の電荷を第１の画素電極５０に供給する。
【００２８】
本実施形態を、従来の画素電極を分割しなかった場合と比較すると、第１のＴＦＴ１から見た負荷容量は、半分の面積の画素電極で構成されるキャパシタンスが直列に２個接続されているので、合成容量としては従来の１／４となる。但し、情報信号線より与える駆動電圧は、従来の電圧値Ｖの２倍にしなければならないが、第１のＴＦＴ１を流れる電流量は１／２となる。
【００２９】
また、電荷を供給する第１の画素電極５０の面積が従来の半分になっているため、自発分極による反転電流も１／２となる。
【００３０】
さらに、第２のＴＦＴ２によって書き込み前に画素の放電を行うことにより、書き込みを行う期間を従来の半分にする、或いは第１のＴＦＴ１に必要な駆動能力を１／２にすることができる。従って、従来と同じ期間で走査する場合には、１００ｎＣ／ｃｍ2 の自発分極を有する液晶でも、ＴＮ型液晶の場合の２．５倍の駆動能力のＴＦＴで良好に表示することが可能となる。
【００３１】
また、一旦、画素の放電を行った後に情報信号に応じて所定の書き込みを行うことから、書き込み時の液晶状態がいずれの画素においても同一であるため、電圧−透過率特性がヒステリシスを示す場合や、書き込み前の表示状態によって次の書き込み時の液晶の応答時間が異なる場合でも、書き込み内容を安定化させることができる。
【００３２】
尚、本実施形態の様に画素電極を２分して直列にキャパシタンスを接続した場合には、第１の画素電極５０の領域と第２の画素電極５１の領域とでは液晶５７に印加される電界の方向が逆向きとなる。反強誘電性液晶においては、明状態の光軸はスメクチック軸方向に対して左右にチルトした二つの方向をとり、これを一定周期毎に切り替えて交流駆動するが、これがフリッカとして視認されることがある。従来、これを防ぐ方法として１行毎に駆動極性を正負逆にするいわゆる１Ｈ反転駆動法が提案されている（特開平４−１８２６９４号公報）が、通常のアクティブマトリクス方式では対向電極が共通なためにソース電圧を正負交互に与えなければならず、ソース（情報信号）ドライバＩＣに高電圧出力のものが求められていた。本実施形態では、１画素内で正負２方向が存在するので、１Ｈ反転の必要がなく、ソースドライバＩＣの低電圧化が容易になるという利点もある。
【００３３】
図２、図３に示した実施形態においては、第２のＴＦＴ２のゲート電極３１は、前ラインの走査信号線５ａに接続し、前ラインの画素の第１のＴＦＴ１をオンして書き込みを行う期間を利用して画素の放電を行う。尚、１ライン目の第２のＴＦＴ２のゲート電極３１は、最終ラインの走査信号線に接続しても良いが、配線が長くなるため、１ライン目の走査信号線の手前に別途信号線を設けて当該ラインの第２のＴＦＴ２のゲートを制御しても良い。また、画素電極５１には配線７が接続されており、該配線７は引き出されて接地されている。
【００３４】
図６は、本発明の液晶素子の他の実施形態の等価回路を示す図であり、本実施形態においては、第２のＴＦＴ２のゲート電極を、複数の前ラインの走査信号線に接続して、当該前ラインに印加される走査信号によって制御する。従って、画素の放電期間は、書き込み期間の２倍とすることができるため、放電時の液晶の応答時間が長い場合には有効である。尚、本実施形態においても、１ライン目及び２ライン目の画素の第２のＴＦＴのゲートの制御用に、１ライン目の走査信号線の手前に別途信号線を設けても構わない。
【００３５】
尚、本実施形態においては、該第２のＴＦＴ２のゲート電極が複数の走査信号線に接続されているため、図６に示すように、第２のＴＦＴ２のゲート電極と走査信号線の間に容量６１を接続しておくことにより、当該第２のＴＦＴ２がオンした際に、不要なラインのＴＦＴがオンして誤動作するのを防止することができる。
【００３６】
【実施例】
図２〜４に示す構成の液晶素子を作製した。ａ−Ｓｉ層３２、４４としては、水素希釈のモノシラン（ＳｉＨ4 ）をグロー放電分解法（プラズマＣＶＤ）で、約３００℃の基板上に約２００ｎｍの厚みで堆積させ、ゲート絶縁膜４３は窒化シリコン（ＳｉＮx ）をグロー放電分解法（プラズマＣＶＤ）により形成した。また、オーミックコンタクトのためのｎ+ ａ−Ｓｉ層４５は、リンのドーピングにより形成した。さらに、約９ｐｆの保持容量電極５８を形成した。本実施例では、液晶としてチッソ社製反強誘電性液晶「ＣＳ４０００」を用い、セル厚を１．５μｍとして螺旋ピッチを抑制し、強誘電性配向状態と反強誘電性配向状態を安定に実現した。配向膜５２、５６としては、東レ社製「ＬＰ−６４」を用いて膜厚を約１０ｎｍとし、図４に示すように、上下基板でラビング方向が反平行になるようにラビングした。
【００３７】
上記液晶素子を、ゲートパルス幅を５００μｓ、走査選択信号（ゲートオンパルス）の電圧を１６Ｖ、情報信号電圧を±２〜８Ｖに設定して階調駆動したところ、安定した表示が実現した。
【００３８】
【発明の効果】
以上説明したように、本発明によれば、アクティブマトリクス方式の液晶素子において、スイッチング素子にかかる負荷を低減することができ、該スイッチング素子に要求される駆動能力を１／４に大幅に低減することができるため、自発分極が大きい液晶においてもドメインウォールの安定性、電荷量の制御性を向上し、開口率を大幅に犠牲にすることなく、高速でアクティブマトリクス駆動することが可能となる。さらに、自発分極が大きく且つ中間調表示が可能な液晶を用いて、安定した階調表示を実施することが可能となる。
【図面の簡単な説明】
【図１】本発明の液晶素子の一実施形態の１画素の等価回路を示す図である。
【図２】本発明の液晶素子の一実施形態の等価回路を示す図である。
【図３】図２の等価回路を有する液晶素子の１画素の電極構成を模式的に示す平面図である。
【図４】図２の液晶素子の１画素の断面模式図である。
【図５】本発明の作用を説明するための図である。
【図６】本発明の液晶素子の他の実施形態の等価回路を示す図である。
【図７】本発明に用い得る液晶の電圧−透過率特性を示す図である。
【符号の説明】
１  第１のＴＦＴ
２  第２のＴＦＴ
３  第１のキャパシタンス
４  第２のキャパシタンス
５、５ａ、５ｂ  走査信号線
６  情報信号線
７  配線
３１  ゲート電極
３２  ａ−Ｓｉ層
３３  ソース電極
３４  ドレイン電極
４１  第１の基板
４２  ゲート電極
４３  ゲート絶縁膜
４４  ａ−Ｓｉ層
４５  ｎ+ ａ−Ｓｉ層
４６  ソース電極
４７  ドレイン電極
４８  絶縁膜
４９  パッシベーション膜
５０  第１の画素電極
５１  第２の画素電極
５２  配向膜
５３  第２の基板
５４  対向電極
５５  絶縁膜
５６  配向膜
５７  液晶
５８  保持容量電極
６１  容量
【図１】
0004077935.tif 000002
【図２】
0004077935.tif 000003
【図３】
0004077935.tif 000004
【図４】
0004077935.tif 000005
【図５】
0004077935.tif 000006
【図６】
0004077935.tif 000007
【図７】
0004077935.tif 000008