(57)【特許請求の範囲】
【請求項１】
チップ形状の半導体基板と、
上記半導体基板に設けられ、互いにほぼ同じ電気的特性を有するとともにエミッタ領域が発熱部となる２つのパワー縦型バイポーラトランジスタと、
上記２つのパワー縦型バイポーラトランジスタを互いに電気的に分離する分離帯とを備え、
上記２つのパワー縦型バイポーラトランジスタの各エミッタ領域における発熱部は、上記チップ形状の対角部に配設されていることを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置において、
上記各バイポーラトランジスタが共通のコレクタ領域を有し、かつ上記分離帯によってベース領域およびエミッタ領域が分離されていることを特徴とする半導体装置。
【請求項３】
チップ形状の半導体基板と、
上記半導体基板の少なくとも１つの角部を含む４つの領域に設けられ、互いにほぼ同じ電気的特性を有するとともにエミッタ領域が発熱部となる４つのパワー縦型バイポーラトランジスタと、
上記４つのパワー縦型バイポーラトランジスタを互いに電気的に分離する分離帯とを備え、
上記各パワー縦型バイポーラトランジスタのエミッタ領域における発熱部は、それぞれ上記各角部に配設されていることを特徴とする半導体装置。
【請求項４】
請求項３記載の半導体装置において、
上記各バイポーラトランジスタが共通のコレクタ領域を有し、かつ上記分離帯によってベース領域およびエミッタ領域が分離されていることを特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、パワートランジスタを含む複数のトランジスタを備えた半導体装置に係り、特に各トランジスタ間の相互干渉に起因する特性の劣化の防止対策に関する。
【０００２】
【従来の技術】
図８は、一般的なオーディオ装置用のスピーカ出力回路（混成集積回路）の一例を示す回路図である。同図に示すように、スピーカ出力回路は、一対のスピーカに対して直列に接続された一対の相補型トランジスタを備えている。すなわち、ＮＰＮトランジスタ３２ＡとＰＮＰトランジスタ３３Ａを有する回路がスピーカ３１Ａに接続され、ＮＰＮトランジスタ３２ＢとＰＮＰトランジスタ３３Ｂを有する回路がスピーカ３１Ｂに接続されている。
【０００３】
このようなスピーカ出力回路においては、一対のスピーカの出力特性は同等であることが要求される。一般に、複数の回路内にそれぞれパワートランジスタが配置されている場合には、従来より、複数のパワートランジスタを個々に接続して基板に実装するようにしている。これは、複数のパワートランジスタを共通の基板に搭載すると、各トランジスタ間における電流リークや発熱の影響によって回路を構成する各トランジスタにおける熱特性，耐圧特性の劣化が生じるおそれがあるからである。したがって、この例のごとく出力特性が互いに同等である複数の回路が必要とされる場合には、互いに同等の出力特性が要求される回路の数に対応した分のトランジスタを、個別に生産されたトランジスタの中から選択して、特性が整合されたＮＰＮトランジスタとＰＮＰトランジスタとを直列に接続するようにして、互いに同等の特性を有する複数の回路を実現していた。
【０００４】
一方、特開平６−３４２８７６号公報に開示されているように、半導体基板上に形成された出力用トランジスタを熱破壊から保護する機能を備えた半導体装置として、出力用トランジスタで囲まれる領域に出力トランジスタの温度を検出するためのトランジスタを配置した半導体装置が提案されている。この半導体装置において、出力用トランジスタと微弱な信号が流れる温度検出用トランジスタとは、トランジスタのエミッタ領域と同時に形成された単一の不純物拡散領域（チャネルストッパ）によって電気的に分離される構造となっている。
【０００５】
【発明が解決しようとする課題】
ところで、近年、オーディオ出力アンプのハイパワー化や多チャンネル化が要求されていることから、上記従来のスピーカ用回路を利用する場合、個々の回路を構成するために個別に生産されたトランジスタを使用するため、複数の回路の出力特性をほぼ同等とするには、個々のトランジスタのそれぞれにおいて電気的特性あるいは熱特性等の特性を整合させる必要がある。
【０００６】
しかしながら、上記従来の技術のごとく、個別に生産されたトランジスタの特性を目的に応じてそれぞれ合わせることは容易ではなく、製造コストの増大を招くと共に特性上も十分に同等化された複数の回路を得ることが困難であった。
【０００７】
また、オーディオのスピーカ出力用に使用される回路にあっては、トランジスタを個別に接続するため混成集積回路が大型化するという問題もあった。
【０００８】
一方、上記従来の公報に開示されている熱破壊防止機能を有する出力トランジスタを有する半導体装置においては、このチャネルストッパで分離されている出力トランジスタと温度検出用トランジスタとの電気的な分離が不十分なために、一方のトランジスタの動作が他のトランジスタの影響を受けやすいという問題があった。特に、温度検出用トランジスタの動作において、出力用トランジスタ及び半導体装置の外部からの雑音（ノイズ）の影響を受けやすいという問題もあった。
【０００９】
本発明の目的は、複数のパワー半導体素子を搭載した半導体装置において、各トランジスタの熱特性を均一化することにある。
【００１０】
【課題を解決するための手段】
本発明の第１の半導体装置は、チップ形状の半導体基板と、上記半導体基板に設けられ、互いにほぼ同じ電気的特性を有するとともにエミッタ領域が発熱部となる２つのパワー縦型バイポーラトランジスタと、上記２つのパワー縦型バイポーラトランジスタを互いに電気的に分離する分離帯とを備え、上記２つのパワー縦型バイポーラトランジスタの各エミッタ領域における発熱部は、上記チップ形状の対角部に配設されている。
【００１１】
これにより、分離特性が向上すると共に、両パワー半導体素子の発熱部が互いにできるだけ離れている構造となるので、半導体基板の中央に熱がこもることを防ぐことができて放熱特性が良好になる。
【００１２】
上記各半導体素子がパワー縦型バイポーラトランジスタである場合には、上記各バイポーラトランジスタが共通のコレクタ領域を有し、かつ上記分離帯によってベース領域およびエミッタ領域が分離されていることが好ましい。
【００１３】
これにより、共通のコレクタ領域を有することで、両パワー半導体素子の熱特性を近いものとできる。
【００１４】
本発明の第２の半導体装置は、チップ形状の半導体基板と、上記半導体基板の少なくとも１つの角部を含む４つの領域に設けられ、互いにほぼ同じ電気的特性を有するとともにエミッタ領域が発熱部となる４つのパワー縦型バイポーラトランジスタと、上記４つのパワー縦型バイポーラトランジスタを互いに電気的に分離する分離帯とを備え、上記各パワー縦型バイポーラトランジスタのエミッタ領域における発熱部は、それぞれ上記各角部に配設されている。
【００１５】
上記各半導体素子がパワー縦型バイポーラトランジスタである場合には、上記各バイポーラトランジスタが共通のコレクタ領域を有し、かつ上記分離帯によってベース領域およびエミッタ領域が分離されていることが好ましい。
【００２０】
これにより、各パワー半導体素子の放熱特性が互いにほぼ等しいものとなる。
【００２１】
【発明の実施の形態】
以下、本発明の好適な実施の形態について図面を参照しながら説明する。
【００２２】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る半導体装置の平面図、図２は図１に示すII-II線における断面図である。ただし、図２において、図１に示した半導体装置の上部における複数の電極及び絶縁膜は省略されている。
【００２３】
本実施形態では、共通の半導体基板上に、共通のコレクタ領域を有する２個１対の縦型トランジスタを形成した場合について説明する。
【００２４】
図１に示すように、半導体装置は平面上で以下の構造を有している。
【００２５】
半導体基板３には、分離帯７によって分離される２つのＮＰＮ縦型バイポーラトランジスタ（第１縦型バイポーラトランジスタ１と第２縦型バイポーラトランジスタ２）が配置されている。半導体基板３は、例えば、チップサイズが３．３ｍｍ×３．３ｍｍ、厚さが２００μｍで、濃度が５×１０14／ｍｍ3 程度のＮ型不純物（例えばボロン）がドープされている。
【００２６】
そして、第１縦型バイポーラトランジスタ１は、Ｎ型の第１エミッタ領域１３と、この第１エミッタ領域１３を囲むＰ型の第１ベース領域１２と、第１ベース領域１２を囲むＮ型の第１コレクタ領域１１とにより構成されている。第２縦型バイポーラトランジスタ２も、同様に、Ｎ型の第２エミッタ領域２３と、この第２エミッタ領域２３を囲むＰ型の第２ベース領域２２と、第２ベース領域２２を囲むＮ型の第２コレクタ領域２１とにより構成されている。そして、各縦型バイポーラトランジスタ１，２の第１，第２エミッタ領域１３，２３は、分離帯７に近い部分と分離帯７から離れた部分とを有しており、互いの分離帯７に近い部分がなるべくオーバーラップしないように配置されている。言い換えると、両エミッタ領域１３，２３は、平面的に見て、矩形の一部が欠けた構造をしており、かつ互いに半導体装置の中心点に関して点対称になるように配置されている。一方、各縦型バイポーラトランジスタ１，２の第１，第２ベース領域１２，２２は、平面的に見て、その外形が矩形でかつその外周部が互いに半導体装置の中心線に関して線対称になるように配置されている。第１，第２ベース領域１２，２２の平面上における寸法は、例えば縦が３．１ｍｍ、横が１．４５ｍｍ程度である。
【００２７】
また、分離帯７は、両ベース領域１２，２２と同じ導電型で略同等の不純物濃度と拡散深さとを有する上面付近における幅が約３０μｍの第１分離部８と、該第１分離部８の両側に形成され両エミッタ領域１３，２３と同じ導電型で略同等の不純物濃度と拡散深さとを有する第２分離部９とにより構成されている。上記第１分離部８は、半導体基板３の上面において、半導体基板３を横断するように、一方の側面からこれに相対向する他の側面まで直線状に形成されている。いわば、第１分離部８は、半導体基板３を平面的に２つに分割するように形成されている。また、半導体基板３の上面において、上記各第２分離部９は、半導体基板３の中央部では第１分離部８を両側から挟む一方、各バイポーラトランジスタ１，２の外周部をそれぞれ囲むように形成されている。言い換えると、各第２分離部９は、第１，第２コレクタ領域１１，２１の周囲を囲むように形成されており、どの部分においても幅が約３０μｍである。
【００２８】
また、図２に示すように、半導体装置は、図１に示すII−II線における断面内で、以下の構造を有している、
半導体基板３の下面上にはクロム，銀等により構成されるコレクタ電極６が形成されており、このコレクタ電極６に近接した半導体基板３の最下部はＮ+ 型の共通コレクタコンタクト領域５となっている。また、共通コレクタコンタクト領域５の上方には、Ｎ- 型の共通コレクタ領域４が存在しており、この共通コレクタ領域４の上方に、分離帯７と、各縦型バイポーラトランジスタ１，２の第１，第２ベース領域１２，２２と、第１，第２エミッタ領域１３，２３とが形成されている。上記共通コレクタ領域４は、第１ベース領域１２の近傍では第１コレクタ領域１１となり、第２ベース領域２２の近傍では第２コレクタ領域２１となるものであって、第１コレクタ領域１１と第２コレクタ領域２１との間に境界があるわけではない。そして、上記第１，第２ベース領域１２，２２は、基板内で第１，第２コレクタ領域１１，２１によって囲まれており、第１，第２エミッタ領域１３，２３は第１，第２ベース領域１２，２２によって囲まれている。つまり、各エミッタ領域１３，２３は、各ベース領域１２，２２よりも浅い。そして、第１，第２ベース領域１２，２２は互いに同等の深さを有し、第１，第２エミッタ領域１３，２３も互いに同等の深さを有している。
【００２９】
一方、半導体基板３の上面上には、第１，第２ベース領域１１，１２にコンタクトする第１，第２ベース電極１４，２４と、第１，第２エミッタ領域１３，２３にコンタクトする第１，第２エミッタ電極１５，２５とが形成されている。ただし、各電極と各領域とのコンタクト部以外の基板−各電極間には、絶縁膜が介在している。
【００３０】
また、半導体基板３内において、上記分離帯７の第１分離部８は、第１，第２ベース領域１２，２２と同じ深さまで形成され、第２分離部９は第１，第２エミッタ領域１３，２３と同じ深さまで、つまり、第１分離部８は、各第２分離部９よりも深く形成されている。そして、半導体基板３の奥方における第１分離部８の幅は約６０μｍである（上述のように上面付近における幅は３０μｍ）。つまり、半導体基板３の奥方部では第１分離部８のみが存在するが、半導体基板３の上面付近では、第２分離部９が第１分離部８と第１，第２コレクタ領域１１，２１との境界部に形成され、２つの第２分離部９によって第１分離部８を挟む構造となっている。
【００３１】
次に、本実施形態に係る半導体装置の製造方法について説明する。
【００３２】
まず、リンを添加した１０ｃｍ（４インチ）径の円形のＮ型シリコン基板３上に選択的にボロンを同時拡散させることにより、互いに独立した第１ベース領域１２と第２ベース領域２２と第１分離部８とを同時に同等の拡散深さに形成する。なお、共通コレクタ領域４は、リンを添加したＮ型シリコン基板３と同じ不純物濃度を有している。また、共通コレクタコンタクト領域５には、ウエハの状態で、共通コレクト領域４よりも高濃度のリンが拡散されているのが一般的である。
【００３３】
次に、前の工程で形成された第１ベース領域１２と第２ベース領域２２の一部にリンを導入して、第１エミッタ領域１３と第２エミッタ領域２３とを形成するが、このとき同時に、第１ベース領域１２及び第１分離部８に跨る領域と、第２ベース領域２２及び第１分離部８に跨る領域とにそれぞれリンを導入して、第２分離部９を形成する。この工程により、各ベース領域１２，２２よりも浅い各エミッタ領域１３，２３及び第２分離部９が形成される。
【００３４】
その後、基板上に絶縁膜を堆積した後、絶縁膜に接続孔を形成し、さらに基板上にアルミニウム合金膜等の金属膜を堆積した後これをパターニングして、第１，第２ベース領域１２，２２にそれぞれコンタクトする第１，第２ベース電極１４，２４と、第１，第２エミッタ領域１３，２３にそれぞれコンタクトする第１，第２エミッタ電極１５，２５とを形成する。
【００３５】
そして、最後に円形のシリコン基板３を、２個１対の第１縦型バイポーラトランジスタ１と、第２縦型バイポーラトランジスタ２と、各トランジスタ間を電気的に分離する分離帯７とからなる半導体装置ごとに適当なチップサイズで切り出す。
【００３６】
本実施形態に係る半導体装置は、以上の構造によって、以下のような作用効果を発揮することができる。
【００３７】
第１に、同等の特性を要求される２個の縦型バイポーラトランジスタ１，２が、同時に同一の製造プロセスにより共通の半導体基板上の近接する位置に対となって形成されることによって、従来のような個別に形成した２つの縦型バイポーラトランジスタ同士に比べ、各縦型バイポーラトランジスタ１，２の電気特性あるいは熱特性が互いに非常に近いものとなる。したがって、図８に示す回路内におけるＮＰＮバイポーラトランジスタ３２Ａ，３２Ｂとして、この縦型バイポーラトランジスタ１，２を使用し、ＰＮＰバイポーラトランジスタ３３Ａ，３３Ｂとして、本実施形態と同様の構成を有する共通の半導体基板上に形成された２個１対のＰＮＰ縦型バイポーラトランジスタを用いることにより、各スピーカ３１Ａ，３１Ｂの特性をほぼ同等にまで揃えることができるのである。
【００３８】
特に、分離帯７を異なる導電型からなる２層により構成し、いわば二重導電型構造とすることによって、対となる縦型トランジスタ間の分離，耐圧を確保することができる。
【００３９】
第２に、分離帯７の第１分離部８が両ベース領域１２，２２とほぼ同じ深さと同じ導電型で同じ濃度の不純物とを有し、第２分離部９が両エミッタ領域１３，２３とほぼ同じ深さと同じ導電型で同じ濃度の不純物とを有しているので、各縦型バイポーラトランジスタ１，２を形成するためのプロセスを利用して分離帯７を形成することができる。
【００４０】
第３に、分離帯７の構造により、それぞれの各縦型バイポーラトランジスタ１，２自体の耐圧値と同程度の電圧でブレークダウンが生じるので、各縦型バイポーラトランジスタ１，２間の分離耐圧値をできるだけ高く維持することができる。すなわち、それぞれの縦型バイポーラトランジスタ１，２の各々のエミッタ電極１５，２５間にバイアスを印加したときに、ベース領域−コレクタ領域間に逆バイアスが印加されたときと同様に、ベース領域の周囲に空乏層が広がる。そのとき、ベース領域から周囲の分離帯（第２分離部を含む）間での距離をほぼ一定としておくことで、空乏層の広がりをベース領域の周囲でほぼ一定とできる。その結果、それぞれの縦型バイポーラトランジスタ１，２がベース領域−コレクタ領域間の逆バイアスに対してブレークダウンする電圧と同程度の電圧でブレークダウンが生じる。つまり、各縦型バイポーラトランジスタ１，２間の分離耐圧値がトランジスタ自身の耐圧値にほぼ等しい程度まで確保される。例えば、分離帯７の両端から第１ベース領域１２と第２ベース領域２２までの距離はいずれも６０μｍであり、ベース深さ(拡散深さ)とエミッタ深さ(拡散深さ)は、それぞれ１５μｍと１２μｍである。そして、Ｎ型シリコン基板である共通コレクタ領域４の比抵抗が１０オームである場合には、各縦型バイポーラトランジスタ１，２の分離耐圧は１００ボルトである。
【００４１】
第４に、各縦型バイポーラトランジスタ１，２の各コレクタ領域１１，２１が基板奥方で共通コレクタ領域４につながっているので、言い換えると各トランジスタのコレクタ領域が共有されているので、各縦型バイポーラトランジスタ１，２で発生する熱の共有化を図ることができ、各々の熱特性を合わせやすい。
【００４２】
第５に、分離帯７において、第１分離部８と第２分離部９とが重ねられた構造となっているので、分離帯７全体の幅を狭くすることができる。つまり、チップサイズを可及的に小さくできるので、半導体装置のコストアップを防止することができる。
【００４３】
第６に、図２に示すように、分離帯７において、各ベース領域１２，２２と同じ導電型で同じ不純物濃度を有する第１分離部８が半導体基板３の上面に達し、かつ第１分離部８が第２分離部９よりも下へ突出する(半導体基板３内に向けて深くなる)ように構成されているので、上記のように両トランジスタ１，２間の分離特性を良好にすることができる。
【００４４】
また、半導体装置の平面形状が図１に示される形状となっていることから、以下の作用効果が得られる。
【００４５】
第１に、チップ形状の半導体基板３の中央部に形成された分離帯７によって、各縦型バイポーラトランジスタ１，２が形成される基板領域を２つの互いに線対称の領域に分け、第１，第２ベース領域１２，２２の外周部が互いに線対称になるようにすることによって、各縦型バイポーラトランジスタの電気特性あるいは熱特性をより近いものにすることができる。
【００４６】
第２に、主要発熱部に関与するエミッタ領域である第１エミッタ領域１３と第２エミッタ領域２３とを分離帯７に近い部分をできるだけ少なくし、各エミッタ領域１３，２３が点対称に配置されているので、各エミッタ領域１３，２３の広い領域（主要発熱部）が互いに食い違っている状態となり、分離帯７で分離された２個の縦型バイポーラトランジスタ１，２の特性を同等として、熱耐量特性をさらによくすることができる。
【００４７】
第３に、各エミッタ領域１３，２３の外形が各ベース領域１２，２２の外形とは異なっているので、２個の縦型バイポーラトランジスタ１，２の発熱が半導体基板３の中央部分にこもって、熱特性を低下させることがない。特に、本実施形態では、エミッタ領域１３，２３において半導体基板３における対向する一対の対角部で広くなっており、かつ、分離帯７において第１エミッタ領域１３と第２エミッタ領域２３とに共に接近する箇所がないので、この効果を顕著に発揮することができる。実際、このような構成を採用した本実施形態に係る半導体装置では、単に対の縦型バイポーラトランジスタを形成した従来の構成の半導体装置と比べて、熱耐量特性が２０％程度向上した。
【００４８】
なお、本実施形態では、各エミッタ領域１３，２３のうち分離帯７に近接する部分よりも分離帯７から離れている部分の方が長いので、分離帯７において両側のエミッタ領域１３，２３に共に近接する部分はない。言い換えると、各エミッタ領域１３，２３が互いに近接することがないような平面形状を有している。しかし、本発明は、かかる実施形態の平面形状に限定されるものではなく、各エミッタ領域のうち分離帯に近接する部分の方が分離帯から離れている部分よりも長くてもよい。その場合にも、分離帯において両側のエミッタ領域に共に近接する部分が少なくなるように形成されていればよい。
【００４９】
第４に、本実施形態では、各エミッタ領域１３，２３の広い領域を各エミッタ電極１５，２５へのワイヤボンデング等を行うためにも用いることが可能であるので、パターン形状が明確となって、しかも各エミッタ電極１５，２５が互いに離れている構成となるので、ワイヤボンディング接続が容易になる。特に、本実施形態では、各エミッタ領域１３，２３と各ベース領域１２，２２とを併せたワイヤボンディング接続される領域を半導体基板３の四方に設ける構成にできるので、実装がさらに容易になる。
【００５０】
ただし、ベース領域の形状が本実施形態とは異なっているなどの場合には、エミッタ領域のパターン形状は、ベース領域のパターン形状に対応してエミッタ領域の主要発熱部である広い領域をベース領域の一方側に形成し、さらにベース領域の他方側にもベース領域へのワイヤボンド接続を行う領域を確保するように構成してもよい。
【００５１】
第５に、各エミッタ領域１３，２３の形状を、広い領域と各ベース領域１２，２２の一端の近くまで延びる狭い領域とからなるように形成しているので、能動領域の活用化が図れることになる。
【００５２】
第６に、本実施形態では、分離帯７で２個の縦型バイポーラトランジスタ１，２を同等に分割配置することが可能な必要最低のサイズにする構成にしてあるので、半導体装置のチップサイズを小さくして、縦型バイポーラトランジスタとして機能する活性領域を極力確保することができる。ただし、分離帯７は、半導体基板３を２分してその一方側から他方側に達する半導体基板３の中央部のみでなく、縦型バイポーラトランジスタ１，２の周囲に設けてもよい。
【００５３】
なお、本実施形態では、活性領域を広く活用するために、ベース領域１２，２２が半導体基板３に対して極力広い方がよいので、分離帯７により分離された半導体基板の平面形状に応じ、周囲に半導体基板３と同一の導電型領域であるコレクタ領域１１，２１を残してベース領域１２，２２が配置されるようにしている。
【００５４】
また、本実施形態の製造方法によると、分離帯７の第１分離部８と第２分離部９とを、各ベース領域１２，２２および各エミッタ領域１３，２３への不純物導入と同時に形成しているため、従来の個別の縦型バイポーラトランジスタを製造するためのプロセスに付加する工程も必要なく、容易かつ低コストで２個１対の縦型バイポーラトランジスタ１，２を形成することができる。
【００５５】
よって、本実施形態の半導体装置を使用した混成集積回路の小型化を図ることができ、しかも、当該混成集積回路の組立工数を削減することも可能になる。
【００５６】
次に、分離帯７における第１分離部８と第２分離部９の平面構造の変形例について説明する。図３(ａ)〜(ｃ)は、上記分離帯７における第１分離部８と第２分離部９との配置関係の変形例を説明するための平面図である。
【００５７】
本実施形態における分離帯７の形状以外の形状としては、図３（ａ）〜（ｃ）に示す形状が考えられる。ここで、各縦型バイポーラトランジスタ１，２間の分離特性を良好にするためには、図３（ａ），（ｂ）に示すように、半導体基板３における第１分離部８が第２分離部９を囲むような構成にすることが好ましい。一方、図３(ｃ)に示すように、逆に第１分離部８を第２分離部９が囲むような構成にすると、範囲Ａの間でリークが発生するおそれがある。
【００５８】
なお、本実施形態では、パワートランジスタとして、単純な縦型バイポーラトランジスタを用いたが、後述の縦型ＭＯＳトランジスタやダーリントン接続パワートランジスタを用いても、上述の効果と実質的に同等の効果が得られる。
【００５９】
（第２の実施形態）
次に、熱破壊を防止するために出力トランジスタとこの出力トランジスタの温度を検出するための温度検出用トランジスタとを備えた半導体装置に関する第２の実施形態について説明する。
【００６０】
図４は第２の実施形態に係る半導体装置の平面図であり、図５は図４に示すＶ−Ｖ線における断面図である。
【００６１】
図４に示すように、半導体装置は、Ｎ型シリコン基板であるコレクタ領域５１と、該コレクタ領域５１上に形成されたリング状の第１ベース領域５２と、該第１ベース領域５２上に形成されたＣ字状の第１エミッタ領域５３と、コレクタ領域５１上における第１ベース領域５２及び第１エミッタ領域５３の内側に形成された分離帯６１と、該分離帯６１の内側に形成された立方体の第２ベース領域６２と、該第２ベース領域６２上に形成された直方体の第２エミッタ領域６３とを備えている。さらに、半導体装置は、コレクタ領域５１の下面に設けられたコレクタ電極５４と、第１ベース領域５２の上面に設けられた第１ベース電極５５と、第２ベース領域６２の上に設けられた第２ベース電極６５と、第１エミッタ領域５３の上面に設けられた第１エミッタ電極５６と、第２エミッタ領域６３の上面に設けられた第２エミッタ電極６６とを備えている。コレクタ領域５１と第１ベース領域５２と第１エミッタ領域５３とにより出力用トランジスタ５０が構成されており、コレクタ領域５１と第２ベース領域６２と第２エミッタ領域６３とにより温度検出用トランジスタ６０が構成されている。
【００６２】
上記分離帯６１は、上記両ベース領域５２，６２と同じ導電型でほぼ同じ濃度の不純物がほぼ同じ深さまでドープされてなる第１分離部５８と、上記両エミッタ領域５３，６３と同じ導電型でほぼ同じ濃度の不純物がほぼ同じ深さまでドープされてなる第２分離部５９とによって構成されている。そして、半導体基板の奥方部では第１分離部５８のみが存在するが、半導体基板の上面付近では、第２分離部５９が第１分離部５８とコレクタ領域５１との境界部に形成され、２つの第２分離部５９によって第１分離部５８を挟む構造となっている。
【００６３】
次に、本実施形態に係る半導体装置の製造方法について説明する。
【００６４】
まず、リンを添加した円形のＮ型シリコン基板（コレクタ領域５１）上に選択的にボロンを同時拡散させることにより、互いに独立した第１ベース領域５２と第２ベース領域６２と第１分離部５８とを同時に同等の拡散深さに形成する。次に、前の工程で形成された第１ベース領域５２と第２ベース領域６２の一部にリンを導入して、第１エミッタ領域５３と第２エミッタ領域６３とを形成するが、このとき同時に、第１ベース領域５２及び第１分離部５８に跨る領域と、第２ベース領域６２及び第１分離部５８に跨る領域とにそれぞれリンを導入して、第２分離部５９を形成する。この工程により、各ベース領域５２，６２よりも浅い各エミッタ領域５３，６３及び第２分離部５９が形成される。
【００６５】
その後、基板上に絶縁膜を堆積した後、絶縁膜に接続孔を形成し、さらに基板上にアルミニウム合金膜等の金属膜を堆積した後これをパターニングして、第１，第２ベース領域５２，６２にそれぞれコンタクトする第１，第２ベース電極５６，６５と、第１，第２エミッタ領域５３，６３にそれぞれコンタクトする第１，第２エミッタ電極５６，６６とを形成する。
【００６６】
そして、最後に円形のシリコン基板を、出力用トランジスタ５０と、温度検出用トランジスタ６０と、各トランジスタ間を電気的に分離する分離帯６１とからなる半導体装置ごとに適当なチップサイズで切り出す。
【００６７】
本実施形態に係る半導体装置によると、以上の構造を有することによって以下の作用効果を発揮することができる。
【００６８】
第１に、出力用トランジスタ５０と温度検出用トランジスタ６０とが異なる導電型の２層により構成される分離帯６２によって分離される構造としたので、雑音信号（ノイズ）などから影響を受けないような構造となり、温度検出用トランジスタ６０によって出力用トランジスタ５０の温度を検出する際に、より精度の高い温度検出を行うことができる。
【００６９】
第２に、分離帯６１の第１分離部５８が両ベース領域５２，６２と同じ深さと同じ導電型で同じ濃度の不純物を有し、第２分離部５９が両エミッタ領域５３，６３と同じ深さと同じ導電型で同じ濃度の不純物を有しているので、各トランジスタ５０，６０を形成するためのプロセスを利用して分離帯６１を形成することができる。
【００７０】
第３に、上記第１の実施形態で説明したように、出力用トランジスタ５０及び温度検出用トランジスタ６０は、それぞれのトランジスタ５０，６０自体の耐圧値と同程度の逆電圧が印加されたときにブレークダウンが生じるので、出力用トランジスタ５０と温度検出用トランジスタ６０との間の分離，耐圧をできるだけ高く維持することができる。
【００７１】
特に、温度検出用トランジスタ６０の周囲が出力用トランジスタ５０の発熱する部分である第１エミッタ領域５３により囲まれているので、温度検出用トランジスタ６０の検出温度が出力用トランジスタ５０温度とよく一致し、温度検出精度が向上する。
【００７２】
次に、本実施形態の半導体装置の効果に関するデータについて説明する。図６は、各トランジスタの周囲を囲む単一導電型構造のチャネルストッパ領域を有する従来の半導体装置と、トランジスタ間を分離する異なる導電型の２層により構成される分離帯を設けた本実施形態の半導体装置による検出温度のばらつきを比較するために行った実験のデータを示す図である。ただし、従来の半導体装置及び本実施形態の半導体装置は、いずれもオーディオ装置に配設されるものであり、出力用トランジスタの温度の設定は２２０℃としている。
【００７３】
同図において、Ｐは本実施形態に係る半導体装置の検出温度の分布状態を示し、Ｑは従来の半導体装置による検出温度の分布状態を示している。同図に示すように、本実施形態に係る半導体装置による検出温度のばらつきは、従来の半導体装置による検出温度のばらつきに比べて大幅に小さくなっている。
【００７４】
このため、本実施形態に係る半導体装置をオーディオ装置に適用することにより、オーディオ装置の故障率を大幅に低減することができる。
【００７５】
なお、本実施形態においては、出力用トランジスタとしてシングルトランジスタ構造を採用したが、シングルトランジスタの代わりにダーリントン接続トランジスタ構造を採用しても、上述の効果と同様の効果が得られる。
【００７６】
（第３の実施形態）
次に、第３の実施形態について説明する。
【００７７】
図７は、本発明をパワーＭＯＳＦＥＴに適用した例を示す断面図である。ただし、同図の左方は図示を省略されており、この部分には任意の半導体素子を配置することができる。同図に示すように、半導体基板８３には、分離帯８７によって他の領域から分離されるパワー縦型ＭＯＳＦＥＴ１が配設されている。このパワー縦型ＭＯＳＦＥＴ１は、本例では２つの縦型ＭＯＳＦＥＴにより構成されているが、一般的には、電力に応じた数の縦型ＭＯＳＦＥＴにより１つのパワー縦型ＭＯＳＦＥＴが構成されている。半導体基板８３には、Ｎ型不純物（例えばボロン）がドープされている。
【００７８】
そして、各ＭＯＳＦＥＴは、互いに離間して形成された２つのソース領域９３と、基板内でこの２つのソース領域９３を囲むＰ型ウエル領域９２と、基板内でＰ型ウエル領域９２を囲むＮ型基板領域８４（半導体基板８３にドープされた不純物を含む）とにより構成されている。さらに、Ｎ型基板領域８４の下方は高濃度のＮ型不純物を含むドレインコンタクト領域８５となっていて、ドレインコンタクト領域８５上にはドレイン電極８６が設けられている。一方、半導体基板８３の上面上には、Ｐ型ウエル領域９２と２つのソース領域９３とにコンタクトするソース電極９５が形成されている。また、２つのＭＯＳＦＥＴのＰウエル領域９２と一方のソース領域９３とに絶縁膜を介して跨るポリシリコンゲート９６と、該ポリシリコンゲート９６にコンタクトするゲート電極９７とが設けられている。
【００７９】
また、分離帯８７は、Ｐ型ウエル領域９２と同じ導電型で略同等の濃度の不純物がドープされた上面付近における第１分離部８８と、該第１分離部８８の両側に形成されソース領域９３と同じ導電型で略同等の濃度の不純物が導入された第２分離部８９とにより構成されている。なお、図示しないが、上記第１分離部８８は、チップの一側面（例えば図７を示す紙面の上方）から相対向する他側面（例えば同紙面の下方）までに亘っており、第２分離部８９はパワー縦型ＭＯＳＦＥＴ８１の周囲を取り囲んでいる。なお、第１分離部８８と第２分離部８９の幅寸法は、上記第１の実施形態と同程度でよい。
【００８０】
本実施形態においても、図７の左方の領域にこのパワー縦型ＭＯＳＦＥＴ８１と同じ構造を有するパワー縦型ＭＯＳＦＥＴを配置して、同じ特性を有する１対のパワートランジスタが要求される回路に配設することができる。また、図７の左方の領域にこのパワー縦型ＭＯＳＦＥＴの温度を制御するために使用されるセンサ素子や制御素子を配置することもできる。さらに、図４に示すように、温度検出素子の周囲に多数の縦型ＭＯＳＦＥＴからなるパワー縦型ＭＯＳＦＥＴを設けてもよい。
【００８１】
本実施形態においても、断面構造や、平面的な形状を上記第１の実施形態または第２の実施形態と同様に設けることにより、第１の実施形態や第２の実施形態と同様の効果を発揮することができる。なお、本実施形態に係るパワー縦型ＭＯＳＦＥＴの発熱部は、電流が集中するソース領域９３である。
【００８２】
（その他の実施形態）
次に、本発明に係る分離帯構造を３個以上のトランジスタを備えた半導体装置に設ける場合の平面構造について説明する。
【００８３】
図９は、上記第１の実施形態に係る縦型バイポーラトランジスタと基本的に同じ構造を有する４つのトランジスタ１Ａ，２Ａ，１Ｂ，２Ｂを備えた半導体装置における各領域の配置状態を示す平面図である。同図に示すように、分離帯７の第１分離部８がチップを４分割するように十字状に形成されており、第１分離部８の両側に第２分離部９が設けられている。そして、各第２分離部９は、各トランジスタ１Ａ，２Ａ，１Ｂ，２Ｂの周囲を取り囲んでいる。また、各トランジスタ１Ａ，２Ａ，１Ｂ，２Ｂのコレクタ領域１１Ａ，２１Ａ，１１Ｂ，２１Ｂの内側にベース領域１２Ａ，２２Ａ，１２Ｂ，２２Ｂが形成されており、各ベース領域１２Ａ，２２Ａ，１２Ｂ，２２Ｂの外周部はいずれも同じ大きさの矩形状に形成されている。そして、各ベース領域１２Ａ，２２Ａ，１２Ｂ，２２Ｂの内方にはそれぞれエミッタ領域１３Ａ，２３Ａ，１３Ｂ，２３Ｂが形成されている。各エミッタ領域１３Ａ，２３Ａ，１３Ｂ，２３Ｂの発熱部はいずれも４つの角部に配置されていて、熱の集中を回避できる構成となっている。
【００８４】
図１０は、３つのパワートランジスタである第１〜第３トランジスタを配置した場合の分離帯７の第１分離部８と第２分離部９の構造例を示す平面図である。また、図１１は、６つのパワートランジスタである第１〜第６トランジスタを配置した場合の分離帯７の第１分離部８と第２分離部９の構造例を示す平面図である。かかる場合にも、同等の電気特性を有する３つまたは６つのパワートランジスタを共通の半導体基板に設けながら、各トランジスタ間の電気的な分離を確保することができる。
【００８５】
【発明の効果】
本発明の半導体装置によれば、分離帯にて分離される複数の半導体素子の発熱部の配置を角部に設けて中央に熱がこもらないようにするなどの手段を講じたので、それぞれの半導体素子が独立して動作できるような素子分離が可能になると共に、半導体装置全体の放熱特性が良好になる。
【図面の簡単な説明】
【図１】第１の実施形態に係る２つの縦型バイポーラトランジスタを配設した半導体装置の平面図である。
【図２】図１に示すII−II線における断面図である。
【図３】半導体装置の分離帯における第１分離部と第２分離部との設置状態の変形例を説明するための平面図である。
【図４】第２の実施形態に係る出力用トランジスタと温度検出用トランジスタとを配設した半導体装置の平面図である。
【図５】図４に示すＶ−Ｖ線における断面図である。
【図６】第２の実施形態に係る半導体装置と従来の半導体装置との検出温度のばらつきのデータを示す図である。
【図７】第３の実施形態に係るパワー縦型ＭＯＳＦＥＴの構造を示す断面図である。
【図８】従来の半導体素子及び第１の実施形態の半導体素子が配置されるオーディオ用のスピーカ出力回路の一例を示す回路図である。
【図９】他の実施形態に係る４つのパワー縦型バイポーラトランジスタを設けた半導体装置のエミッタ領域の配置状態を示す平面図である。
【図１０】その他の実施形態に係る３つのトランジスタの間を分離するための分離帯の構造を示す平面図である。
【図１１】その他の実施形態に係る６つのトランジスタの間を分離するための分離帯の構造を示す平面図である。
【符号の説明】
１    第１縦型バイポーラトランジスタ
２    第２縦型バイポーラトランジスタ
３    半導体基板
４    共通コレクタ領域
５    共通コレクタコンタクト領域
６    コレクタ電極
７    分離帯
８    第１分離部
９    第２分離部
１１  第１コレクタ領域
２１  第２コレクタ領域
１２  第１ベース領域
２２  第２ベース領域
１３  第１エミッタ領域
２３  第２エミッタ領域
５０  出力用トランジスタ
５１  コレクタ領域
５２  第１ベース領域
５３  第１エミッタ領域
５４  コレクタ電極
５５  第１ベース電極
５６  第１エミッタ電極
５８  第１分離部
５９  第２分離部
６０  温度検出用トランジスタ
６１  分離帯
６２  第２ベース領域
６３  第２エミッタ領域
６５  第２ベース電極
６６  第２エミッタ電極
８１  パワー縦型ＭＯＳＦＥＴ
８３  半導体基板
８４  基板領域
８５  ドレインコンタクト領域
８６  ドレイン電極
８７  分離帯
８８  第１分離部
８９  第２分離部
９２  Ｐ型ウエル領域
９３  ソース領域
９５  ソース電極
９６  ポリシリコンゲート
９７  ゲート電極
【図１】
0004146619.tif 000002
【図２】
0004146619.tif 000003
【図３】
0004146619.tif 000004
【図４】
0004146619.tif 000005
【図５】
0004146619.tif 000006
【図６】
0004146619.tif 000007
【図７】
0004146619.tif 000008
【図８】
0004146619.tif 000009
【図９】
0004146619.tif 000010
【図１０】
0004146619.tif 000011
【図１１】
0004146619.tif 000012