(57)【特許請求の範囲】
【請求項１】
複数のポートを有し、前記複数のポートの各々がドライバとレシーバとを備えた送受信回路のテスト方法であって、
前記複数のポートのうち異なるポートを装置の外部で接続し、
外部で接続された前記異なるポートの一方のポートのドライバにテストデータを供給し、
前記テスタデータを第１のレジスタに記憶させて、
前記ドライバから出力する前記テストデータを外部で接続された前記異なるポートの他方のポートのレシーバで受信し、
受信したデータを第２のレジスタに記憶させて、
前記受信したデータを記憶した第２のレジスタのデータと、
前記送信したテストデータを記憶した第1のレジスタのデータを、
比較器に入力して比較結果をモニタすることを特徴とする送受信回路のテスト方法。
【請求項２】
複数のポートを有し、前記複数のポートの各々がドライバとレシーバとを備えた送受信回路のテスト方法であって、
前記複数のポートのうちから基準ポートを任意に設定し、
前記基準ポートと残余の各ポートを装置の外部で接続し、
前記基準ポートのドライバにテストデータを供給し、
前記テスタデータを第1のレジスタに記憶させて、
前記基準ポートのドライバから出力するテストデータを前記残余の各ポートの各レシーバで受信し、
前記受信したデータを前記残余の各ポート毎にレジスタに記憶させて、
前記残余の各ポート毎に
前記受信したデータを記憶したレジスタのデータと、
前記送信したテストデータを記憶した第1のレジスタのデータを
比較器に入力して、比較結果をモニタすることを特徴とする送受信回路のテスト方法。
【請求項３】
複数のポートを有し、前記複数のポートの各々がドライバとレシーバとを備えた送受信回路のテスト方法であって、
前記各ポートのドライバとレシーバをチェーン接続し、
前記チェーン接続された最初のドライバにテストデータを供給し、
前記テスタデータを第1のレジスタに記憶させて、
前記最初のドライバから出力するテストデータを前記レシーバと前記ドライバに順次供給していき、最後のレシーバの受信データを第２のレジスタに記憶させて、
前記受信したデータを記憶した第２のレジスタのデータと、
前記送信したテストデータを記憶した第１のレジスタのデータを
比較器に入力して、比較結果をモニタすることを特徴とする送受信回路のテスト方法。
【請求項４】
複数のポートを有し、前記複数のポートの各々がドライバとレシーバとを備えた送受信回路のテスト方法であって、
前記複数のポートのうちの２つのポートを装置の外部で接続し、
前記２つのポートのうちの一方のポートのドライバにテストデータを供給し、
前記テスタデータを第１のレジスタに記憶させて、
前記一方のドライバから出力するテストデータを前記他方のポートのレシーバで受信し、
受信したテストデータを通常動作の回路を経由させて第３のレジスタに記憶させて、
前記受信したデータを記憶した第３のレジスタのデータと、
前記送信したテストデータを記憶した第１のレジスタのデータを
比較器に入力して、比較結果をモニタすることを特徴とする送受信回路のテスト方法。
【請求項５】
前記送受信回路は、ＩＥＥＥ１３９４インターフェースの物理層デバイスであることを特徴とする請求項１から請求項４のうちのいずれか１の請求項に記載の送受信回路のテスト方法。
【請求項６】
複数のポートを有し、前記複数のポートの各々がドライバとレシーバとを備えた送受信回路において、
テスト時に前記各ポートの前記ドライバと前記レシーバをチェーン接続する接続手段と、
テスト時に前記接続手段で最初に接続されるドライバにテストデータを供給するテストデータ供給手段と、
前記テスタデータを記憶する第１のレジスタと、
テスト時に前記接続手段で最後に接続されるレシーバから出力されるデータを記憶する第２のレジスタと、
前記最後に接続されるレシーバから出力されたデータを記憶した第２のレジスタのデータと、前記送信したテストデータを記憶した第１のレジスタのデータを比較する比較器と、
を備えるようにしたことを特徴とするテスト回路付き送受信回路。
【請求項７】
複数のポートを有し、前記複数のポートの各々がドライバとレシーバとを備えた送受信回路において、
テスト時に前記複数のポートのうちの第１のポートのドライバにテストデータを供給するテストデータ供給手段と、
前記テスタデータを記憶する第１のレジスタと、
テスト時に前記複数のポートのうちの第２のポートのレシーバで受信されるテストデータを、通常動作時に使用する回路を経由させて、前記複数のポートのうちの第３のポートのドライバに転送する受信テストデータ転送手段とを備え、
前記第３のポートのレシーバで受信したテストデータを記憶する第３のレジスタと、
前記第３のポートのレシーバで受信したテストデータを記憶する第３のレジスタのデータと、
前記第１のポートのドライバに供給されたテストデータを記憶する第１のレジスタのデータを
比較する比較器を、
備えたことを特徴とするテスト回路付き送受信回路。
【請求項８】
前記送受信回路は、ＩＥＥＥ１３９４インターフェースの物理層デバイスであることを特徴とする請求項６から請求項７のうちのいずれか１の請求項に記載のテスト回路付き送受信回路。
【請求項９】
第１のポートと、前記第１のポートに接続された第１のテスト回路と、第２のポートと、前記第２のポートに接続された第２のテスト回路と、を含み、
前記第１のポートは、第１のドライバと第１のレシーバとを備え、
前記第２のポートは、第２のドライバと第２のレシーバとを備え、
前記第１及び第２のテスト回路の各々は、第１のレジスタと第２のレジスタと比較器とを備えた、送受信器回路のテスト方法であって、
前記第２のテスト回路の第１のレジスタは、テストデータを受信して記憶し、
前記第１のドライバは、前記テストデータを受信し、前記テストデータを差動信号に変換し、前記差動信号を前記第２のレシーバに送信し、
前記第２のレシーバは、受信した前記差動信号をテストデータに変換して、第２のテスト回路の第２のレジスタに送信し、
前記第２のテスト回路の第２のレジスタは、前記第２のレシーバから受信したテストデータを記憶し、
前記第２のテスト回路の比較器は、前記第１のテスト回路の第２のレジスタに記憶されたテストデータと、前記第２のテスト回路の第１のレジスタに記憶されたテストデータと、を比較し、比較結果を出力することを特徴とする送受信回路のテスト方法。
【請求項１０】
前記第１の回路の第１のレジスタは、テストデータを受信して記憶し、
前記第２のドライバは、前記テストデータを受信し、前記テストデータを差動信号に変換し、前記差動信号を前記第１のレシーバに送信し、
前記第１のレシーバは、受信した前記差動信号をテストデータに変換して、第１のテスト回路の第２のレジスタに送信し、
前記第１のテスト回路の第２のレジスタは、前記第１のレシーバから受信したテストデータを記憶し、
前記第１のテスト回路の比較器は、前記第２のテスト回路の第２のレジスタに記憶されたテストデータと、前記第１のテスト回路の第１のレジスタに記憶されたテストデータと、を比較し、比較結果を出力することを特徴とする請求項９に記載の送受信回路のテスト方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、送受信回路のテスト方法、およびテスト回路を有するテスト回路付き送受信回路に関し、例えばＩＥＥＥ１３９４インターフェースの物理層デバイス（物理層チップ）などの送受信機能を備えたデバイスに好適なものである。
【０００２】
【従来の技術】
図８は、従来からのＩＥＥＥ１３９４インターフェースの物理層デバイスの概略構成を示している。
【０００３】
この物理層デバイスは、他のＩＥＥＥ１３９４と接続するために３つのケーブルポート（以下、ポートという）１〜３を備えている。ポート１には、ツイストぺア線ＴＰＡ上にデータを送出するドライバ４と、ツイストぺア線ＴＰＡ上のデータを受信するレシーバ５と、ツイストぺア線ＴＰＢ上にデータを送出するドライバ６と、ツイストぺア線ＴＰＢ上のデータを受信するレシーバ７とを備えている。同様に、ポート２、３もドライバ４、レシーバ５、ドライバ６、およびレシーバ７を備えている。
【０００４】
各ポート１〜３の各ドライバ４、６には、上位層からのパケットが送信データエンコーダ８でエンコードされたデータが入力されるようになっている。また、各ポート１〜３の各レシーバ５、７が受信したデータは、受信データデコーダ９でデコードされるようになっている。
なお、図８に示す物理層デバイスは、上記の構成要素以外に、接続機器との調停を行う回路や、リンク層デバイスとのインタフェース回路などを含むが、図８ではそれらの回路は省略されている。
【０００５】
【発明が解決しようとする課題】
ところで、上記のような物理層デバイスを量産してその良否を選別する場合には、一般に、別のＩＥＥＥ１３９４システム（ノード）との間でＩＥＥＥ１３９４規格に準じた所定の関係を確立したのち、ポート１〜３の送受信機能やリピート機能のテストなどを実施している。
【０００６】
しかし、従来のテスト方法では、ＩＥＥＥ１３９４規格に準じた所定のシーケンスが必要であるために、テスター上に別のＩＥＥＥ１３９４システムが必要となり、特殊なテスト環境となっている。
【０００７】
このため、上記のような物理層デバイスを量産してその良否を選別する場合には、テストコストの増大を招き、さらにはテスト時間の増加によって製造費用（チップコスト）の増大を招くという不都合がある。
【０００８】
そこで、本発明は、例えばＩＥＥＥ１３９４インターフェースの物理層デバイスのように送受信機能などを有するデバイスにおいて、テスト時間を短縮できるようにし、もって、テストコスト及び製造費用の低減が実現できるようにした送受信回路のテスト方法およびテスト回路付き送受信回路を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記課題を解決し、本発明の目的を達成するために、請求項１〜請求項９に記載の各発明は以下のように構成した。
【００１０】
すなわち、請求項１に記載の発明は、複数のポートを有し、その各ポートがドライバとレシーバとを備えた送受信回路のテスト方法であって、前記複数のポートのうち異なるポート同士を外部で接続し、その外部接続された前記一方のポートのドライバにテストデータを供給し、そのドライバから出力するテストデータを外部接続された前記他方のポートのレシーバで受信し、この受信データを前記ドライバに供給したテストデータと比較するようにしたことを特徴とするものである。
【００１１】
この請求項１に記載の発明によれば、特殊なテスト環境を必要とせず、各ポートの送受信機能のテストを直ちに開始できるので、テストコストや製造費用の低減が実現できる。
【００１２】
請求項２に記載の発明は、複数のポートを有し、その各ポートがドライバとレシーバとを備えた送受信回路のテスト方法であって、前記複数のポートのうちから基準ポートを任意に設定し、この基準ポートと残余の各ポートとを外部で接続し、前記基準ポートのドライバにテストデータを供給し、そのドライバから出力するテストデータを前記残余の各ポートの各レシーバで受信し、この各受信データを前記ドライバに供給した前記テストデータと比較するようにしたことを特徴とするものである。
【００１３】
この請求項２に記載の発明によれば、特殊なテスト環境を必要とせず、各ポートのレシーバの受信機能のテストを直ちに開始できる上に同時にできるので、テストコストや製造費用の低減が実現できる。
【００１４】
請求項３に記載の発明は、複数のポートを有し、その各ポートがドライバとレシーバとを備えた送受信回路のテスト方法であって、前記各ポートのドライバとレシーバをチェーン接続し、そのチェーン接続される最初のドライバにテストデータを供給し、そのドライバから出力するテストデータを前記レシーバと前記ドライバに順次供給していき、最後のレシーバから出力されるデータを前記最初のドライバに供給した前記テストデータと比較するようにしたことを特徴とするものである。
【００１５】
この請求項３に記載の発明によれば、特殊なテスト環境を必要とせず、各ポートのドライバとレシーバの送受信機能のテストを直ちに開始できる上に同時にできるので、テストコストや製造費用の低減が実現できる。
【００１６】
請求項４に記載の発明は、複数のポートを有し、その各ポートがドライバとレシーバとを備えた送受信回路のテスト方法であって、前記複数のポートのうちの２つのポート同士を外部接続し、前記２つのポートのうちの一方のポートのドライバにテストデータを供給し、そのドライバから出力するテストデータを他方のポートのレシーバで受信し、この受信テストデータを通常動作の回路を経由させて前記残余のポートのドライバに供給し、そのドライバの出力を前記ドライバに供給した前記テストデータと比較するようにしたことを特徴とするものである。
【００１７】
この請求項４に記載の発明によれば、特殊なテスト環境を必要とせず、各ポートの送受信機能とリピート機能のテストが直ちに開始できる上に同時にできるので、テストコストや製造費用の低減が実現できる。
【００１８】
請求項５に記載の発明は、請求項１から請求項４のうちのいずれか１の請求項に記載の送受信回路のテスト方法において、前記送受信回路は、ＩＥＥＥ１３９４インターフェースの物理層デバイスであることを特徴とするものである。
【００１９】
請求項６に記載の発明は、複数のポートを有し、その各ポートがドライバとレシーバとを備えた送受信回路において、テスト時に前記各ポートの前記ドライバと前記レシーバをチェーン接続する接続手段と、テスト時に前記接続手段で最初に接続されるドライバにテストデータを供給するテストデータ供給手段と、テスト時に前記接続手段で最後に接続されるレシーバから出力されるデータを前記ドライバに供給した前記テストデータと比較する比較手段と、を備えるようにしたことを特徴とするものである。
【００２０】
この請求項６に記載の発明では、テスト時に、接続手段が、各ポートのドライバとレシーバをチェーン接続する。テストデータ供給手段は、その接続手段で最初に接続されるドライバにテストデータを供給する。すると、そのテストデータは、各ポートのドライバとレシーバを伝達される。比較手段は、その接続手段で最後に接続されるレシーバから出力されるデータを、テストデータ供給手段が供給したテストデータと比較する。この比較手段の比較結果は、モニタされる。  従って、請求項６に記載の発明によれば、特殊なテスト環境を必要とせず、各ポートのドライバとレシーバの送受信機能のテストを直ちに開始できる上に同時にできるので、テストコストや製造費用の低減が実現できる。
【００２１】
請求項７に記載の発明では、複数のポートを有し、その各ポートがドライバとレシーバとを備えた送受信回路において、テスト時に前記複数のポートのうちの第１のポートのドライバにテストデータを供給するテストデータ供給手段と、テスト時に前記複数のポートのうちの第２のポートのレシーバで受信されるテストデータを、通常動作時に使用する回路を経由させて、前記複数のポートのうちの第３のポートのドライバに転送する受信テストデータ転送手段とを備え、前記第３のポートのレシーバの出力を外部に取り出すようにしたことを特徴とするものである。
【００２２】
この請求項７に記載の発明では、テスト時に、第１のポートと第２のポートが外部接続され、テストデータ供給手段が、第１のポートのドライバにテストデータを供給するので、そのデータは第２ポートのレシーバに受信される。受信テストデータ転送手段は、第２のポートのレシーバで受信されたテストデータを、通常動作時に使用する回路を経由させて、第３のポートのドライバに転送する。そして、第３のポートのレシーバの出力が外部に取り出される。
【００２３】
従って、請求項７に記載の発明によれば、特殊なテスト環境を必要とせず、各ポートの送受信機能とリピート機能のテストが直ちに開始できる上に同時にできるので、テストコストや製造費用の低減が実現できる。
【００２４】
請求項８に記載の発明は、請求項７に記載のテスト回路付き送受信回路において、前記第３のポートのレシーバの受信テストデータを前記テストデータ供給手段に供給するテストデータと比較する比較手段を、さらに備えたことを特徴とするものである。
【００２５】
この請求項８に記載の発明では、第３のポートのレシーバの受信テストデータをテストデータ供給手段に供給するテストデータと比較する比較手段を備えているので、各ポートの送受信機能とリピート機能のテストが容易に実現できる。  請求項９に記載の発明は、請求項６から請求項８のうちのいずれか１の請求項に記載のテスト回路付き送受信回路において、前記送受信回路は、ＩＥＥＥ１３９４インターフェースの物理層デバイスであることを特徴とするものである。
【００２６】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照して説明する。
【００２７】
本発明の送受信回路のテスト方法およびテスト回路付き送受信回路の第１実施形態について、図１〜図３を参照して説明する。
【００２８】
図１は、第１実施形態のテスト回路付き送受信回路を、ＩＥＥＥ１３９４インターフェースの物理層デバイスに適用したブロック図である。
【００２９】
この物理層デバイス１１は、図１に示すように、他のＩＥＥＥ１３９４機器と接続してデータの送受信を行うための３つのポート１〜３を備えている。そして、ポート１は、エンコーダ回路２１、２２およびデコーダ回路２３の他に、後述のテストを行うための第１テスト回路２４および第２テスト回路２５を備えている。また、ポート２、３は、エンコーダ回路２１、２２およびデコーダ回路２３の他に、後述のテストを行う第３テスト回路２６Ａ、２６Ｂを備えている。
【００３０】
従って、ポート１のテスト回路２４、２５と、ポート２、３のテスト回路２６Ａ、２６Ｂは、通常動作には使用されず、テスト動作にのみ使用されるようになっている。
【００３１】
各ポート１〜３は、ツイストペア線（ＴＰＡ）上にデータを送信するドライバ４と、ツイストペア線（ＴＰＡ）上のデータを受信するレシーバ５とを備えこれらが一対となり、ツイストペア線（ＴＰＢ）上にデータを送信するドライバ６と、ツイストペア線（ＴＰＢ）上のデータを受信するレシーバ７とを備えこれらが一対となっている。
【００３２】
ポート１のドライバ４は、その入力側がデータをエンコードするエンコーダ回路２１および第１テスト回路２４にそれぞれ接続され、その出力側がレシーバ５の入力側と接続されるとともにツイストペア線（ＴＰＡ）に接続されるようになっている。ポート１のレシーバ５は、その入力側がドライバ４の出力側と接続され、その出力側がデータをデコードするデコーダ回路２３および第１テスト回路２４にそれぞれ接続されている。
【００３３】
また、ポート１のドライバ６は、その入力側がエンコーダ回路２２および第２テスト回路２５にそれぞれ接続され、その出力側がレシーバ７の入力側と接続されるとともにツイストペア線（ＴＰＢ）に接続されるようになっている。ポート１のレシーバ７は、その入力側がドライバ６の出力側と接続され、その出力側がデコーダ回路２３および第２テスト回路２５にそれぞれ接続されている。
【００３４】
ポート２、３のドライバ４は、その入力側がエンコーダ回路２１に接続され、その出力側がレシーバ５の入力側と接続されるとともにツイストペア線（ＴＰＡ）に接続されるようになっている。ポート２、３のレシーバ５は、その入力側がドライバ４の出力側と接続され、その出力側がデコーダ回路２３および第３テスト回路２６Ａにそれぞれ接続されている。
【００３５】
ポート２、３のドライバ６は、その入力側がエンコーダ回路２２に接続され、その出力側がレシーバ７の入力側と接続されるとともにツイストペア線（ＴＰＢ）に接続されるようになっている。ポート２、３のレシーバ７は、その入力側がドライバ６の出力側と接続され、その出力側がデコーダ回路２３および第３テスト回路２６Ｂにそれぞれ接続されている。
【００３６】
なお、図１に示す物理層デバイス１１は、上記の構成要素以外に、接続機器との調停を行う回路や、リンク層デバイスとのインタフェース回路などを含むが、図１ではそれらの回路は省略されている。
【００３７】
次に、ポート１にかかる第１テスト回路２４および第２テスト回路２５の詳細な構成について、図２を参照して説明する。
【００３８】
第１テスト回路２４は、テスト時にエンコーダ回路２１から出力されるテストデータを記憶するレジスタ２４１と、テスト時にレシーバ５が受信したテストデータを記憶するレジスタ２４２と、テスト時にレジスタ２４２に記憶される受信テストデータをレジスタ２４１に記憶されるテストデータと比較する比較器（コンパレータ）２４３とを備え、比較器２４３の出力信号が外部に出力されてモニタされるようになっている。そして、レジスタ２４１とレジスタ２４２とは、同一のクロックＣＬＫにより同期動作するようになっている。また、レジスタ２４１、２４２には、有効データが送信されているときにアサートされる信号ＳｔｒｔＴｍがエンコーダ回路２１から供給されている。レジスタ２４２は、その信号ＳｔｒｔＴｍがアサート後に、ドライバ４およびレシーバ５の遅延時間を経過後に、データ保持を行うようになっている。
【００３９】
第２テスト回路２５は、テスト時にエンコーダ回路２２から出力されるテストデータを記憶するレジスタ２５１と、テスト時にレシーバ７が受信したテストデータを記憶するレジスタ２５２と、テスト時にレジスタ２５２に記憶される受信テストデータをレジスタ２５１に記憶されるテストデータと比較する比較器２５３とを備え、比較器２５３の出力信号が外部に出力されてモニタされるようになっている。そして、レジスタ２５１とレジスタ２５２とは、同一のクロックＣＬＫにより同期動作するようになっている。また、レジスタ２５１、２５２には、有効データが送信されているときにアサートされる信号ＳｔｒｔＴｍがエンコーダ回路２２から供給されている。レジスタ２５２は、その信号ＳｔｒｔＴｍがアサート後に、ドライバ６およびレシーバ７の遅延時間を経過後に、データ保持を行うようになっている。
【００４０】
次に、ポート２、３にかかる第３テスト回路２６Ａ、２６Ｂの詳細な構成について、図３を参照して説明する。
【００４１】
第３テスト回路２６Ａは、図３に示すように、テスト時にレシーバ５が受信したテストデータを記憶するレジスタ２６１と、テスト時にレジスタ２６１に記憶される受信テストデータを第２テスト回路２５のレジスタ２５１に記憶されるテストデータと比較する比較器（コンパレータ）２６２とを備え、比較器２６２の出力信号が外部に出力されてモニタされるようになっている。
【００４２】
第３テスト回路２６Ｂは、図３に示すように、テスト時にレシーバ７が受信したテストデータを記憶するレジスタ２６１と、テスト時にレジスタ２６１に記憶される受信テストデータを第１テスト回路２４のレジスタ２４１に記憶されるテストデータと比較する比較器（コンパレータ）２６２とを備え、比較器２６２の出力信号が外部に出力されてモニタされるようになっている。
【００４３】
なお、第３テスト回路２６Ａのレジスタ２６１と、第３テスト回路２６Ｂのレジスタ２６１とは、同一のクロックＣＬＫにより同期動作するように構成されている。
【００４４】
次に、このような構成からなる第１実施形態にかかる物理層デバイス１１のテストの方法の一例について、図１〜図３を参照して説明する。
【００４５】
まず、テストに先立って、図１に示すように、ポート１のドライバ４とポート２のドライバ６の出力側の＋端子同士を外部配線２７により電気的に接続するとともに、その−端子同士を外部配線２８により電気的に接続する。さらに、ポート１のドライバ６とポート２のドライバ４の出力側の＋端子同士を外部配線２９により電気的に接続するとともに、その−端子同士を外部配線３０により電気的に接続する。
【００４６】
次に、ポート１にかかるエンコーダ回路２１に外部からパケットデータを入力する。そのパケットデータは、エンコーダ回路２１でエンコードされてテストデータとなり、このテストデータが、ポート１のドライバ４に転送されるとともに図２に示すレジスタ２４１に記憶される。ドライバ４に転送されたテストデータは、ドライバ４で差動信号に変換されて出力される。
【００４７】
この差動信号は、ポート１のレシーバ５とポート２のレシーバ７で受信されて元のテストデータに変換され、そのテストデータは第１テスト回路２４のレジスタ２４２に記憶されるとともに、第３テスト回路２６Ｂのレジスタ２６１に記憶される。
【００４８】
図２に示す第１テスト回路２４の比較器２４３は、レジスタ２４２に記憶された受信テストデータをレジスタ２４１に記憶されているテストデータと比較し、その比較結果にかかる出力信号を外部に出力する。その比較回路２４３からの出力信号をモニタすることにより、ポート１のドライバ４やレシーバ５の動作の良否を判別できる。
【００４９】
図３に示す第３テスト回路２６Ｂの比較器２６２は、レジスタ２６１に記憶された受信テストデータを第１テスト回路２４の２４１に記憶されているテストデータと比較し、その比較結果にかかる出力信号を外部に出力する。その比較回路２６２からの出力信号をモニタすることにより、ポート２のレシーバ７の動作の良否を判別できる。
【００５０】
一方、ポート１にかかるエンコーダ回路２２に外部からパケットデータを入力する。そのパケットデータは、エンコーダ回路２２でエンコードされてテストデータとなり、このテストデータが、ポート１のドライバ６に転送されるとともに図２に示すレジスタ２５１に記憶される。ドライバ６に転送されたテストデータは、ドライバ６で差動信号に変換されて出力される。
【００５１】
この差動信号は、ポート１のレシーバ７とポート２のレシーバ５で受信されて元のテストデータに変換され、そのテストデータは第２テスト回路２５のレジスタ２５２に記憶されるとともに、第３テスト回路２６Ａのレジスタ２６１に記憶される。
【００５２】
図２に示す第１テスト回路２５の比較器２５３は、レジスタ２５２に記憶された受信テストデータをレジスタ２５１に記憶されているテストデータと比較し、その比較結果にかかる出力信号を外部に出力する。その比較器２５３からの出力信号をモニタすることにより、ポート１のドライバ６やレシーバ７の動作の良否を判別できる。
【００５３】
図３に示す第３テスト回路２６Ａの比較器２６２は、レジスタ２６１に記憶された受信テストデータを第２テスト回路２５の２５１に記憶されているテストデータと比較し、その比較結果にかかる出力信号を外部に出力する。その比較器２６２からの出力信号をモニタすることにより、ポート２のレシーバ５の動作の良否を判別できる。
【００５４】
以上の説明は、ポート１とポート２とを外部接続した場合のテスト方法であるが、ポート１とポート３とを上記のように外部接続して上記と同様のテストを行うことができる。
【００５５】
以上説明したように、第１実施形態によれば、特殊なテスト環境を必要とせず、各ポートの送受信機能のテストを直ちに開始できるので、テストコストや製造費用の低減が実現できる。
【００５６】
次に、本発明の送受信回路のテスト方法およびテスト回路付き送受信回路の第２実施形態について、図４及び図５を参照して説明する。
【００５７】
図４は、第２実施形態のテスト回路付き送受信回路を、ＩＥＥＥ１３９４インターフェースの物理層デバイスに適用したブロック図である。
【００５８】
この物理層デバイス１１Ａは、図１に示す物理層デバイス１１におけるポート１の第１テスト回路２４と第２テスト回路２５を、図３に示すように第１テスト回路３４と第２テスト回路３５に置き換えるとともに、図１に示す物理層デバイス１１におけるポート２、３の第３テスト回路２６Ａ、２６Ｂを、図３に示すように第２テスト回路３５、３５に置き換えたものである。
【００５９】
なお、図４の物理層デバイス１１Ａは、テスト回路３４、３５などを除く他の部分の構成は、図１に示す物理層デバイス１１の構成と同一であるので、同一の構成要素には同一符号を付してその構成の説明は省略する。
【００６０】
次に、ポート１における第１テスト回路３４および第２テスト回路３５の詳細な構成について、図５を参照して説明する。
【００６１】
第１テスト回路３４は、図５に示すように、レジスタ３４１と、セレクタ３４２と、レジスタ３４３と、比較器３４４とを備え、レジスタ３４１、３４３および後述の第２テスト回路３５のレジスタ３５１は、例えば５０ＭＨｚ程度の低速のテスト用クロックＣＬＫにより同期動作するようになっている。
【００６２】
レジスタ３４１は、エンコーダ回路２１から出力されるテストデータを予め記憶しておくようになっている。セレクタ３４２は、通常の動作時にはエンコーダ回路２１の出力データをドライバ４に転送し、外部からテストモードが設定されるテスト動作時には、レジスタ３４１に記憶されているテストデータをドライバ４に向けて転送するとともに、比較器３４４に転送するようになっている。
【００６３】
レジスタ３４３は、テストモード時に、レシーバ５からの受信テストデータを格納するようになっている。比較器３４４は、テストモード時に、レジスタ３４３記憶された受信テストデータをレジスタ３４１に記憶されているテストデータと比較するとともに、比較器３４４の出力信号が外部に出力されてモニタされるようになっている。
【００６４】
第２テスト回路３５は、図５に示すように、レジスタ３５１と、比較器３５２とを備えている。
【００６５】
レジスタ３５１は、テストモード時に、レシーバ７が受信した受信テストデータを記憶するようになっている。比較器３５２は、テストモード時に、レジスタ３５１に記憶された受信テストデータをレジスタ３４１に記憶されているテストデータと比較し、比較器３５２の出力信号が外部に出力されてモニタされるようになっている。
【００６６】
ポート２、３における第２テスト回路３５、３５の具体的な構成は、図５に示すポート１における第２テスト回路３５と同一の構成であるので、その説明は省略する。
【００６７】
次に、このような構成からなる第２実施形態にかかる物理層デバイス１１Ａのテストの方法の一例について、図４および図５を参照して説明する。
【００６８】
まず、テストに先立って、図４に示すように、ポート１〜３のドライバ４とドライバ６の出力側の＋端子同士を外部配線３７により電気的に接続するとともに、ポート１〜３のドライバ４とドライバ６の出力側の−端子同士を外部配線３８により電気的に接続する。また、第１テスト回路３４のエンコーダ回路２１でエンコードされたテストデータが、レジスタ３４１に予め記憶されているものとする。
【００６９】
この状態で外部からテストモードが設定されると、第１テスト回路３４のセレクタ３４２により、レジスタ３４１に記憶されているテストデータがポート１のドライバ４に向けて転送される。
【００７０】
ポート１のドライバ４に転送されたテストデータは、ドライバ４で差動信号に変換されて出力される。この差動信号は、ポート１〜３の各レシーバ５、７で受信されて元のテストデータに変換され、そのテストデータは、ポート１の第１テスト回路３４のレジスタ３４３、第２テスト回路３５のレジスタ３５１、ポート２、３の各第２テスト回路３５の各レジスタ３５１にそれぞれ記憶される。
【００７１】
ポート１の第１テスト回路の比較器３４４は、レジスタ３４３に記憶された受信テストデータをレジスタ３４１に記憶されているテストデータと比較し、その比較結果にかかる出力信号を外部に出力する。その比較器３４４からの出力信号をモニタすることにより、ドライバ４およびレシーバ５の動作の良否を判別できる。
【００７２】
さらに、ポート１〜３の第１テスト回路３５の各比較器３５２は、各レジスタ３５１に記憶された受信テストデータをレジスタ３４１に記憶されているテストデータと比較し、その比較結果にかかる出力信号を外部に出力する。その各比較器３５２からの出力信号をモニタすることにより、ポート１のレシーバ７、およびポート２、３の各レシーバ５、７の動作の良否を判別できる。
【００７３】
以上説明したように、この２実施形態によれば、特殊なテスト環境を必要とせず、各ポートのレシーバの受信機能のテストを直ちに開始できる上に同時にできるので、テストコストや製造費用の低減が実現できる。
【００７４】
次に、本発明の送受信回路のテスト方法およびテスト回路付き送受信回路の第３実施形態について、図６を参照して説明する。
【００７５】
図６は、第３実施形態のテスト回路付き送受信回路を、ＩＥＥＥ１３９４インターフェースの物理層デバイスに適用したブロック図である。
【００７６】
この物理層デバイス１１Ｂは、図６に示すように、エンコーダ回路６１がパケットデータを受け取るとそれがエンコードされ、このエンコードされたデータがポート１〜３の各ドライバ４、６に出力されるようになっている。また、ポート１〜３の各レシーバ５、７が受信した受信データは、デコーダ回路６２に供給されてデコードされて出力されるようになっている。
【００７７】
さらに、この物理層デバイス１１Ｂでは、図６に示すように、エンコーダ回路６１やデコーダ回路６２と、ポート１〜３との間に、テスト時に、後述のようなテストを行うテスト回路６３を備えている。
【００７８】
テスト回路６３は、図６に示すように、テスト時にエンコーダ回路６１からのテストデータをスイッチＳＷ７を介して記憶するレジスタ６３１、テスト時にポート３のレシーバ７の受信データをスイッチＳＷ６を介して記憶するレジスタ６３２と、テスト時にレジスタ６３２の記憶内容をレジスタ４３１に記憶されているテストデータを比較する比較器６３３とを備えている。
【００７９】
また、テスト回路４３は、図６に示すように、ポート１のレシーバ５の出力側とドライバ６の入力側とを接続自在なスイッチＳＷ１と、ポート１のレシーバ７の出力側とポート２のドライバ４入力側とを接続自在なスイッチＳＷ２と、ポート２のレシーバ５の出力側とドライバ６入力側とを接続自在なスイッチＳＷ３と、ポート２のレシーバ７の出力側とポート３のドライバ４の入力側とを接続自在なスイッチＳＷ４と、ポート３のレシーバ５の出力側とドライバ６の入力側とを接続自在なスイッチＳＷ５とを備え、テスト時に、そのスイッチＳＷ１〜ＳＷ５を閉状態にすることにより、ポート１〜３のレシーバ５やドライバ６が全体としてチェーン接続されるようになっている。
【００８０】
そして、そのチェーン接続に係るスイッチＳＷ１〜ＳＷ５及び上記のスイッチＳＷ６、ＳＷ７は、通常の動作時には、図示のようにその各接点が開状態にあり、テスト時にテスト信号によりその接点が閉状態になるようになっている。
【００８１】
次に、このような構成からなる第３実施形態にかかる物理層デバイス１１Ｂのテストの方法の一例について、図６を参照して説明する。
【００８２】
まず、テスト信号により、スイッチＳＷ１〜ＳＷ７の各接点が閉状態になる。これにより、ポート１〜３のレシーバやドライバは全体としてチェーン接続される。
【００８３】
この状態で、エンコーダ回路６１からテストデータが出力されると、そのテストデータは、スイッチＳＷ７を経由してレジスタ６３１に記憶されると同時に、ポート１のドライバ４に転送される。ドライバ４の出力データは、ポート１のレシーバ５、スイッチＳＷ１、ドライバ６、レシーバ７、スイッチＳＷ２の順に転送されてポート２のドライバ４に入力される。また、そのドライバ４の出力データは、ポート２のレシーバ５、スイッチＳＷ３、ドライバ６、レシーバ７、スイッチＳＷ４の順に転送されてポート３のドライバ４に入力される。さらに、そのドライバ４の出力データは、ポート３のレシーバ５、スイッチＳＷ５、ドライバ６、レシーバ７、スイッチＳＷ６の順に転送されて最終的にレジスタ６３２に記憶される。
【００８４】
比較器６３３は、そのレジスタ６３２に格納されたデータをレジスタ６３１に記憶されているテストデータと比較し、その比較結果にかかる出力信号を外部に出力する。その比較器６３３からの出力信号をモニタすることにより、ポート１〜３の送受信機能の良否を一度に判別できる。
【００８５】
以上説明したように、この第３実施形態によれば、特殊なテスト環境を必要とせず、各ポートのドライバとレシーバの送受信機能のテストを直ちに開始できる上に同時にできるので、テストコストや製造費用の低減が実現できる。
【００８６】
次に、本発明の送受信回路のテスト方法およびテスト回路付き送受信回路の第４実施形態について、図７を参照して説明する。
【００８７】
図７は、第４実施形態のテスト回路付き送受信回路を、ＩＥＥＥ１３９４インターフェースの物理層デバイスに適用したブロック図である。
【００８８】
この物理層デバイス１１Ｃは、図７に示すように、制御回路４１と、セレクタ４２〜４４と、エンコーダ回路４５〜４７と、デコーダ回路４８と、比較回路４９と、ポート１〜３とを少なくとも備えている。
【００８９】
制御回路４１は、通常動作の際に、後述のように所定のシーケンスにより制御信号Ｓ５をセレクタ４２〜４４に出力するとともに、制御信号Ｓ６をデコーダ回路４８に出力するようになっている。
【００９０】
セレクタ４２には、通常動作又はテスト動作における送信パラレルデータＤ１が入力されるとともに、デコーダ回路４８からの受信パラレルデータＤ４が入力されるようになっている。また、セレクタ４２には、テスト用制御信号Ｓ１が外部から入力可能であるとともに、制御回路４１から制御信号Ｓ５が入力され、これらの制御信号Ｓ１、Ｓ５に応じて、上記の送信パラレルデータＤ１または受信パラレルデータＤ４をエンコーダ回路４５に選択出力するようになっている。  セレクタ４３には、通常動作又はテスト動作における送信パラレルデータＤ２が入力されるとともに、デコーダ回路４８から受信パラレルデータＤ４が入力されるようになっている。また、セレクタ４３には、テスト用制御信号Ｓ２が外部から入力可能であるとともに、制御回路４１から制御信号Ｓ５が入力され、これらの制御信号Ｓ２、Ｓ５に応じて、上記の送信パラレルデータＤ２または受信パラレルデータＤ４をエンコーダ回路４６に選択出力するようになっている。
【００９１】
セレクタ４４には、通常動作又はテスト動作における送信パラレルデータＤ３が入力可能であるとともに、デコーダ回路４８から受信パラレルデータＤ４が入力されるようになっている。また、セレクタ４４には、テスト制御信号Ｓ３が外部から入力可能であるとともに、制御回路４１から制御信号Ｓ５が入力され、これらの制御信号Ｓ３、Ｓ５に応じて、上記の送信パラレルデータＤ３または受信パラレルデータＤ４をエンコーダ回路４７に選択出力するようになっている。  各エンコーダ回路４５〜４７は、各セレクタ４２〜４４から出力される送信パラレルデータをシリアルデータに変換したのち符号化し、その符号化されたデータを各ポート１〜３のドライバ４、６に出力するようになっている。
【００９２】
デコーダ回路４８は、テスト用制御信号Ｓ４または制御回路４１からの制御信号Ｓ６により、受信すべきポート１〜３のうちの１つを選択し、その選択されたポートのレシーバ５、７の受信したシリアルデータをパラレルデータに変換するようになっている。
【００９３】
比較回路４９は、後述のテスト動作時に、ポート１に入力されるテストデータを記憶するテストデータレジスタ（図示せず）と、そのテスト動作時にポート３が受信した受信データを記憶する受信データレジスタ（図示せず）を含み、受信データレジスタの記憶する受信データをテストデータレジスタが記憶するテストデータと比較し、その比較結果を外部でモニタできるようになっている。
【００９４】
なお、ポート１〜３の構成は、図１の場合と同様であるので、同一の構成要素には同一の符号を付してその説明は省略する。
【００９５】
次に、このような構成からなる第４実施形態にかかる物理層デバイス１１Ｃの通常動作の一例について、図７を参照して説明する。
【００９６】
いま、通常動作時のポート１〜３の動作状態が、ポート１、３が送信であってポート２が受信であり、さらにポート３はポート２の受信データをリピートしているものとする。ここで、リピートとは、あるポートで受信したデータをいったん回路内部に取り込んだ後、その受信データを他のポートから外部に送信することをいう。
【００９７】
このような動作状態の下では、ポート１にかかるセレクタ４２は、制御回路４１からの制御信号Ｓ５により、エンコーダ回路４５に送信パラレルデータＤ１を出力している。エンコーダ回路４５は、入力された送信パラレルデータＤ１をシリアルデータに変換して符号化したのち、ポート１のドライバ４、６を介してＩＥＥＥ１３９４バス上に出力する。
【００９８】
デコーダ回路４８は、制御回路４１からの制御信号Ｓ６により、ポート２からのシリアルデータが受信可能になっている。このため、デコーダ回路４８は、ポート２のレシーバ５、７が受信したシリアルデータをパラレルデータに変換出力する。
【００９９】
ポート３にかかるセレクタ４４は、制御回路４１からの制御信号Ｓ５により、デコーダ回路４８がポート２から取り込んだ受信パラレルデータをエンコーダ回路４７に出力している。エンコーダ回路４７は、その入力されたパラレルデータをシリアルデータに変換して符号化したのち、ポート３のドライバ４、６を介してＩＥＥＥ１３９４バス上に出力する。
【０１００】
次に、第４実施形態にかかる物理層デバイス１１Ｃのテスト動作（テスト方法）の一例について、図７を参照して説明する。
【０１０１】
テスト動作の場合には、まず、テストに先立って、図７に示すように、ポート１のドライバ４とポート２のドライバ６の出力側の＋端子同士を外部配線５１により電気的に接続するとともに、その−端子同士を外部配線５２により電気的に接続する。さらに、ポート１のドライバ６とポート２のドライバ４の出力側の＋端子同士を外部配線５３により電気的に接続するとともに、その−端子同士を外部配線５４により電気的に接続する。
【０１０２】
いま、テスト動作時のポート１〜３の動作状態が、ポート１、３が送信であってポート２が受信であり、さらにポート３はポート２の受信データをリピートしているものとする。
【０１０３】
このような動作状態の下では、ポート１にかかるセレクタ４２は、テスト用制御信号Ｓ１により、エンコーダ回路４５に例えば外部から入力されたテスト用の送信パラレルデータＤ１を出力している。エンコーダ回路４５は、入力された送信パラレルデータＤ１をシリアルデータに変換して符号化したのち、ポート１のドライバ４、６を介してポート２のレシーバ５、７が受信する。
【０１０４】
デコーダ回路４８は、テスト用制御信号Ｓ４により、ポート２からのシリアルデータが受信可能になっている。このため、デコーダ回路４８は、ポート２のレシーバ５、７が受信したシリアルデータをパラレルデータに変換出力する。
【０１０５】
ポート３にかかるセレクタ４４は、テスト用制御信号Ｓ３により、デコーダ回路４８がポート２から取り込んだ受信パラレルデータをエンコーダ回路４７に出力している。エンコーダ回路４７は、その入力されたパラレルデータをシリアルデータに変換して符号化したのち、ポート３のドライバ４、６を経由してレシーバ５、６に受信され、この受信データは比較回路４９に含まれる受信データレジスタ（図示せず）に記憶される。
【０１０６】
ここで、ポート１に入力されるテストデータは、比較回路４９に含まれる図示しないテストデータレジスタに記憶されている。そこで、比較回路４９は、その受信データレジスタの記憶する受信データをテストデータレジスタに記憶されているテストデータと比較する。この比較結果を、外部でモニタすることにより、ポート１〜３の送受信機能の良否の判別とリピート機能の良否の判別が同時にできる。
【０１０７】
以上説明したように、この第４実施形態によれば、特殊なテスト環境を必要とせず、各ポートの送受信機能とリピート機能のテストが直ちに開始できる上に同時にできるので、テストコストや製造費用の低減が実現できる。
【０１０８】
なお、この第４実施形態では、テスト用制御信号Ｓ１〜Ｓ４を外部から設定可能なものとして説明した。しかし、これに代えてテスト用制御信号Ｓ１〜Ｓ４と制御信号Ｓ５、Ｓ６とを制御回路４１内で共通化することが可能であり、この場合には、テスト制御信号数を低減でき、テスト方法を簡易化できる。
【０１０９】
また、この第４実施形態では、比較回路４９を設けるようにしたが、これを設けなくても良い。この場合には、テストデータと受信データを外部に出力するようにし、その両者を比較するようにすれば良い。
【０１１０】
また、上記の各実施形態では、テストデータを外部から設定するようにしたが、本発明はそのテストデータを内部で発生するようにしても良い。さらに、そのテストデートのパターンは、固定的（画一的）であっても任意的であってもかまわない。テストデータのパターンを任意に設定できる場合には、テストパターンの依存性の確認ができるので、テストカバレッジが向上し、結果としてデバイスの品質向上となる。
【０１１１】
【発明の効果】
以上述べたように、この請求項１または請求項５にかかる発明によれば、特殊なテスト環境を必要とせず、各ポートの送受信機能のテストを直ちに開始できるので、テストコストや製造費用の低減が実現できる。
【０１１２】
また、請求項２または請求項５にかかる発明によれば、特殊なテスト環境を必要とせず、各ポートのレシーバの受信機能のテストを直ちに開始できる上に同時にできるので、テストコストや製造費用の低減が実現できる。
【０１１３】
さらに、請求項３、請求項５、請求項６、または請求項９にかかる発明によれば、特殊なテスト環境を必要とせず、各ポートのドライバとレシーバの送受信機能のテストを直ちに開始できる上に同時にできるので、テストコストや製造費用の低減が実現できる。
【０１１４】
また、請求項４、請求項５、請求項７、請求項８、または請求項９にかかる発明によれば、特殊なテスト環境を必要とせず、各ポートの送受信機能とリピート機能のテストが直ちに開始できる上に同時にできるので、テストコストや製造費用の低減が実現できる。
【図面の簡単な説明】
【図１】本発明のテスト回路付き送受信回路の第１実施形態を、ＩＥＥＥ１３９４インターフェースの物理層デバイスに適用したブロック図である。
【図２】その第１実施形態のテスト回路の詳細を示すブロック図である。
【図３】その第１実施形態の別の部分のテスト回路の詳細を示すブロック図である。
【図４】本発明のテスト回路付き送受信回路の第２実施形態を、ＩＥＥＥ１３９４インターフェースの物理層デバイスに適用したブロック図である。
【図５】その第２実施形態のテスト回路の詳細を示すブロック図である。
【図６】本発明のテスト回路付き送受信回路の第３実施形態を、ＩＥＥＥ１３９４インターフェースの物理層デバイスに適用したブロック図である。
【図７】本発明のテスト回路付き送受信回路の第４実施形態を、ＩＥＥＥ１３９４インターフェースの物理層デバイスに適用したブロック図である。
【図８】従来のＩＥＥＥ１３９４インターフェースの物理層デバイスの概略構成を示すブロック図である。
【符号の説明】
１〜３  ポート
４、６  ドライバ
５、７  レシーバ
１１、１１Ａ〜１１Ｃ  物理層デバイス
２１、２２  エンコーダ回路
２３  デコーダ回路
２４、３４、第１テスト回路
２５、３５  第２テスト回路
２６Ａ、２６Ｂ  第３テスト回路
２７〜３０  外部配線
３７、３８  外部配線
４１  制御回路
４２〜４４  セレクタ
４５〜４７  エンコーダ回路
４８  デコーダ回路
４９  比較回路
６１  エンコーダ回路
６２  デコーダ回路
６３  テスト回路
２４１、２４２、２５１、２５２  レジスタ
２４３、２５３  比較器
３４１、３４３、３５１  レジスタ
３４２  セレクタ
３４４、３５２  比較器
６３１、６３２  レジスタ
６３３  比較器
ＳＷ１〜ＳＷ７  スイッチ
【図１】
0004075280.tif 000002
【図２】
0004075280.tif 000003
【図３】
0004075280.tif 000004
【図４】
0004075280.tif 000005
【図５】
0004075280.tif 000006
【図６】
0004075280.tif 000007
【図７】
0004075280.tif 000008
【図８】
0004075280.tif 000009