(57)【特許請求の範囲】
【請求項１】
シリコン基板上にＢｉＣＭＯＳプロセスを用いて集積化され、第１の入力端子から入力された高周波信号を９０度の位相差でそれぞれ差動出力する９０度分配器と、
上記シリコン基板上にＢｉＣＭＯＳプロセスを用いて集積化され、第２の入力端子から入力された局部発振信号の同相成分と逆相成分とを出力する第１の差動増幅器、トランジスタの差動対により構成され、その差動対のうちの一方のトランジスタに上記第１の差動増幅器から出力された同相成分を入力し、その同相成分を差動出力する第２の差動増幅器、トランジスタの差動対により構成され、その差動対のうちの一方のトランジスタに上記第１の差動増幅器から出力された逆相成分を入力し、その逆相成分を差動出力する第３の差動増幅器からなり、上記第２の差動増幅器の差動対のうちの他方のトランジスタおよび上記第３の差動増幅器の差動対のうちの他方のトランジスタの入力同士が共通になるように接続された１８０度分配器と、
上記シリコン基板上にＢｉＣＭＯＳプロセスを用いて集積化され、且つショットキーダイオードを含み、上記９０度分配器の一方の差動出力および上記第２の差動増幅器の差動出力を混合し、ベースバンド信号を差動出力する第１のミクサと、
上記シリコン基板上にＢｉＣＭＯＳプロセスを用いて集積化され、且つショットキーダイオードを含み、上記９０度分配器の他方の差動出力および上記第３の差動増幅器の差動出力を混合し、ベースバンド信号を差動出力する第２のミクサとを備えた半導体集積回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、ＢｉＣＭＯＳプロセスを用いて集積化される半導体集積回路に関するものである。
【０００２】
【従来の技術】
図２１は例えば「アナログ集積回路設計技術，第１０．３章，１７０〜１８１頁，１９９０年培風館発行，Ｐ．Ｒ．グレイ，Ｒ．Ｇ．メイヤ共著」に示された従来のギルバートセルバランスミクサを示す回路図であり、図において、６ａ〜６ｆは接合形バイポーラトランジスタ、９はＲＦ（高周波）信号端子、１７ａ，１７ｂは抵抗、２１は制御信号入力端子、２２はＬＯ（局部発振）信号端子、２３は電流源、２７はベースバンド信号出力端子である。
【０００３】
次に動作について説明する。
ＲＦ信号端子９およびＬＯ信号端子２２から差動入力されたＲＦ信号とＬＯ信号は逆位相で各接合形バイポーラトランジスタ６ａ〜６ｆに給電される。接合形バイポーラトランジスタ６ａ〜６ｆでのＲＦ信号とＬＯ信号の乗算による混合波はベースバンド信号出力端子２７に差動出力される。ここで、差動入力されたＲＦ信号とＬＯ信号は相殺され、ベースバンド信号出力端子２７には出力されない。
【０００４】
また、図２２は例えば「電子情報通信学会１９９６年ソサイエティ大会講演論文集，１分冊５９頁，講演番号Ｃ−１００，中津川征士他」に示された従来のブロード分布結合形方向性結合器（ブロードサイドカプラ）の断面図であり、図において、３０は第１のストリップ導体、３１は第２のストリップ導体、３５ａ，３５ｂは地導体、４２はＧａＡｓ（ガリウム−ヒ素）基板、４３ａ，４３ｂはポリイミドである。
このブロードサイドカプラは、ＧａＡｓ基板４２上に地導体３５ｂを設け、さらに、その上にポリイミド４３ａを誘電体層として積層し、第１のストリップ導体３０，ポリイミド４３ｂの誘電体層を介して、第２のストリップ導体３１を形成している。
【０００５】
次に動作について説明する。
第１のストリップ導体３０から入力された高周波信号は、第１のストリップ導体３０上にポリイミド４３ｂを介して重なるように設けられた第２のストリップ導体３１に一部結合して伝わる。第１のストリップ導体３０と第２のストリップ導体３１の線路幅および線路長、あるいはポリイミド４３ｂの厚みを変化させることにより、結合する高周波信号の振幅および位相を調整し、所望の結合振幅および位相を実現することができる。
【０００６】
【発明が解決しようとする課題】
従来の半導体集積回路は以上のように構成されているので、図２１に示したギルバートセルバランスミクサでは、接合形バイポーラトランジスタ６ａ〜６ｆあるいはＭＯＳＦＥＴを用いた差動対を多段で用いるため、低電流および低電圧で動作できないという課題があった。また、バイアス回路が必要となるため、回路の小型化が困難であるという課題があった。
【０００７】
また、図２２に示したブロードサイドカプラでは、ポリイミド４３ａ，４３ｂの膜厚の制御が難しいため膜厚のばらつきが大きく、結合量のばらつきが大きくなるという課題があった。一般的にポリイミドは吸湿性があるため、製造後に膜厚が変わることがあり、ポリイミドの膜厚が厚くなると平坦性が維持できなくなるため、その上に形成された第１および第２のストリップ導体３０，３１の損失が増えてしまう。また、このブロードサイドカプラの入出力端子と接続するスルーホールの深さが異なってしまい、変調器、バランスミクサおよび移相器など９０度位相分配を利用する場合に、その位相量誤差が大きくなってしまうという課題があった。
【０００８】
この発明は上記のような課題を解決するためになされたもので、量産に適した通常の製造工程で、低電流、低電圧動作および高周波動作が可能な半導体集積回路を得ることを目的とする。
【０００９】
【課題を解決するための手段】
請求項１記載の発明に係る半導体集積回路は、シリコン基板上にＢｉＣＭＯＳプロセスを用いて集積化され、第１の入力端子から入力された高周波信号を９０度の位相差でそれぞれ差動出力する９０度分配器と、シリコン基板上にＢｉＣＭＯＳプロセスを用いて集積化され、第２の入力端子から入力された局部発振信号の同相成分と逆相成分とを出力する第１の差動増幅器、トランジスタの差動対により構成され、その差動対のうちの一方のトランジスタに第１の差動増幅器から出力された同相成分を入力し、その同相成分を差動出力する第２の差動増幅器、トランジスタの差動対により構成され、その差動対のうちの一方のトランジスタに第１の差動増幅器から出力された逆相成分を入力し、その逆相成分を差動出力する第３の差動増幅器からなり、第２の差動増幅器の差動対のうちの他方のトランジスタおよび第３の差動増幅器の差動対のうちの他方のトランジスタの入力同士が共通になるように接続された１８０度分配器と、シリコン基板上にＢｉＣＭＯＳプロセスを用いて集積化され、且つショットキーダイオードを含み、９０度分配器の一方の差動出力および第２の差動増幅器の差動出力を混合し、ベースバンド信号を差動出力する第１のミクサと、シリコン基板上にＢｉＣＭＯＳプロセスを用いて集積化され、且つショットキーダイオードを含み、９０度分配器の他方の差動出力および第３の差動増幅器の差動出力を混合し、ベースバンド信号を差動出力する第２のミクサとを備えたものである。
【００１０】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１は、この発明の実施の形態１による半導体集積回路を示すブロック図であり、図において、１はシリコンチップ（シリコン基板）、２は接合形バイポーラトランジスタを用いた増幅器（第２の高周波回路）、３はショットキーダイオードを用いたミクサ（第１の高周波回路）、４は入力端子、５は出力端子である。  図１の半導体集積回路は、シリコンチップ１上にＢｉＣＭＯＳプロセスを用いて接合形バイポーラトランジスタを用いた増幅器２とショットキーダイオードを用いたミクサ３を構成している。
【００１１】
次に動作について説明する。
高周波信号は入力端子４から入力され、接合形バイポーラトランジスタを用いた増幅器２で増幅される。増幅された高周波信号はショットキーダイオードを用いたミクサ３に入力され、周波数変換されたＩＦ（中間周波）信号が出力端子５から出力される。ショットキーダイオードを用いたミクサ３はバイアス回路を必要としないので、ショットキーダイオードを用いたミクサ３および、接合形バイポーラトランジスタを用いた増幅器２を含んだ全体回路は低電流および低電圧で動作可能となる。また、回路の小型化が可能となる。
【００１２】
なお、この実施の形態１では増幅器２を、接合形バイポーラトランジスタを用いた増幅器２として説明したが、ＭＯＳＦＥＴを用いた増幅器２としても同様の効果を奏する。
【００１３】
以上のように、この実施の形態１によれば、ショットキーダイオードを用いたミクサ３により回路を構成したので、全体の回路は低電流および低電圧で動作でき、また、ショットキーダイオードを用いたミクサ３はバイアス回路を必要としないので、回路を小型化することができる。
【００１４】
実施の形態２．
図２は、この発明の実施の形態２による半導体集積回路を示すブロック図であり、図において、６は接合形バイポーラトランジスタ、７はｐｎ接合形ダイオード、８は電圧制御発振器、９はＲＦ信号端子（第１の入力端子）、１０はＩＦ信号端子（第１の出力端子）である。
図２の半導体集積回路は、シリコンチップ１上にＢｉＭＯＳプロセスを用いて、ショットキーダイオードを用いたミクサ３と、エミッタ接地の接合形バイポーラトランジスタ６のベースにｐｎ接合形ダイオード７を接続した電圧制御発振器８を構成している。
その他の構成については、実施の形態１と同一であるのでその重複する説明を省略する。
【００１５】
次に動作について説明する。
ＲＦ（高周波）信号はＲＦ信号端子９からショットキーダイオードを用いたミクサ３に入力される。一方、ｐｎ接合形ダイオード７をベースに接続したエミッタ接地の接合形バイポーラトランジスタ６は、ｐｎ接合形ダイオード７を可変容量ダイオードとして用いることにより、電圧制御発振器８として動作し、電圧制御発振器８で発生させたＬＯ（局部発振）信号はショットキーダイオードを用いたミクサ３に入力される。ショットキーダイオードを用いたミクサ３に入力されたＲＦ信号は、ＬＯ信号により周波数変換され、ＩＦ信号がＩＦ信号端子１０から出力される。ショットキーダイオードミクサを用いたミクサ３はバイアス回路を必要としないので、ショットキーダイオードミクサを用いたミクサ３および、接合形バイポーラトランジスタを用いた増幅器２を含んだ全体回路は低電流および低電圧で動作可能となる。また、回路の小型化が可能となる。
【００１６】
以上のように、この実施の形態２によれば、ショットキーダイオードを用いたミクサ３と電圧制御発振器８により回路を構成したので、ミクサ３および電圧制御発振器８により成る回路構成において、低電流および低電圧で動作でき、また、ショットキーダイオードを用いたミクサ３はバイアス回路を必要としないので、回路を小型化することができる。
【００１７】
実施の形態３．
図３は、この発明の実施の形態３による半導体集積回路を示す回路図であり、図において、１１ａ，１１ｂはショットキーダイオード（第１および第２のショットキーダイオード）、１２はアンチパラレルダイオードペア（リミッタ回路）である。
図３の増幅器は、ショットキーダイオード１１ａと極性を逆にしたショットキーダイオード１１ｂを並列に接続したアンチパラレルダイオードペア１２を、接合形バイポーラトランジスタを用いた増幅器２の入力側に並列に接続している。  その他の構成については、実施の形態１と同一であるのでその重複する説明を省略する。
【００１８】
次に動作について説明する。
入力端子４から入力された高周波信号は、並列に接続されたショットキーダイオード１１ａ，１１ｂを用いたアンチパラレルダイオードペア１２で構成したリミッタ回路により、一定振幅以上あるいは一定振幅以下のレベルの信号が、ダイオードのスイッチングによりクリップされる。クリップされた高周波信号は接合形バイポーラトランジスタを用いた増幅器２に入力され、増幅された高周波信号が出力端子５に出力される。リミッタ回路により接合形バイポーラトランジスタを用いた増幅器２に入力される高周波信号は、振幅変動が少なくなり、また接合形バイポーラトランジスタを用いた増幅器２への過入力を防ぐことができる。ショットキーダイオード１１ａ，１１ｂを用いたアンチパラレルダイオードペア１２でリミッタ回路を構成することにより、高周波での回路動作が可能となる。
【００１９】
なお、この実施の形態３では、増幅器２を、接合形バイポーラトランジスタを用いた増幅器２として説明したが、ＭＯＳＦＥＴを用いた増幅器２としても同様の効果を奏する。
【００２０】
以上のように、この実施の形態３によれば、ショットキーダイオード１１ａ，１１ｂのアンチパラレルダイオードペア１２を用いたリミッタ回路を増幅器２の前段に設けるように構成することにより、増幅器２への過入力を防ぐことができると共に、高周波での回路動作ができる。
【００２１】
実施の形態４．
図４は、この発明の実施の形態４による半導体集積回路を示す回路図であり、図４の増幅器は、ショットキーダイオード１１ａと極性を逆にしたショットキーダイオード１１ｂを並列に接続したアンチパラレルダイオードペア１２を、出力側に並列に接続したものである。
その他の構成については、実施の形態１と同一であるのでその重複する説明を省略する。
【００２２】
次に動作について説明する。
構成および動作は、基本的に実施の形態３と同様であるが、アンチパラレルダイオードペア１２を、出力側に並列に接続した構造のみが異なる。接合形バイポーラトランジスタを用いた増幅器２の出力側に並列に接続したアンチパラレルダイオードペア１２は、実施の形態３では接合形バイポーラトランジスタを用いた増幅器２の入力の制限および保護をしたのに対し、ここでは増幅器２から出力された高周波信号の振幅を制限し、回路全体として増幅器２の利得を制限する。ショットキーダイオード１１ａ，１１ｂを用いたアンチパラレルダイオードペア１２でリミッタ回路を構成することにより、高周波での回路動作が可能となる。
【００２３】
なお、この実施の形態４では、増幅器２を接合形バイポーラトランジスタを用いた増幅器２として説明したが、ＭＯＳＦＥＴを用いた増幅器２としても同様の効果を奏する。
【００２４】
以上のように、この実施の形態４によれば、ショットキーダイオード１１ａ，１１ｂのアンチパラレルダイオードペア１２を用いたリミッタ回路を増幅器２の後段に設けるように構成することにより、回路全体として増幅器２の利得を制限することができると共に、高周波での回路動作ができる。
【００２５】
実施の形態５．
図５は、この発明の実施の形態５による半導体集積回路を示す回路図であり、図において、１１はショットキーダイオード、１３は分布結合形方向性結合器、１４は終端抵抗、１５は容量、１６は検波信号出力端子である。
図５の半導体集積回路は、電力分配器として分布結合形方向性結合器１３を用い、その入力端子以外の少なくとも１つの端子に容量１５を介して、一方の端子を接地したショットキーダイオード１１を接続している。ショットキーダイオード１１による検波出力を、容量１５とショットキーダイオード１１との間の端子である検波信号出力端子１６から取り出す構造になっている。
その他の構成については、実施の形態１と同一であるのでその重複する説明を省略する。
【００２６】
次に動作について説明する。
図５において、変調された高周波信号は入力端子４から入力され、分布結合形方向性結合器１３を伝わり出力端子５に出力される。分布結合形方向性結合器１３に入力された高周波信号の一部は、分布結合形方向性結合器１３の結合端子、容量１５を介して、ショットキーダイオード１１に入力される。ショットキーダイオード１１に入力された高周波信号は、その振幅に応じて直流成分が検波され、検波信号出力端子１６から出力される。検波された信号は容量１５により遮断されるため、分布結合形方向性結合器１３へは漏れ出さない。ショットキーダイオード１１を用いて検波器を構成することにより、高周波での回路動作が可能となる。
【００２７】
以上のように、この実施の形態５によれば、ショットキーダイオード１１を用いて検波器を構成することにより、検波器としての機能を有すると共に、高周波での回路動作ができる。
【００２８】
実施の形態６．
図６は、この発明の実施の形態６による半導体集積回路を示す回路図であり、図において、１７ａ〜１７ｃは抵抗である。
図６の半導体集積回路は、電力分配器として抵抗１７ａ〜１７ｃによる分配回路を用い、分配回路の一方の端子に容量１５を介して、一方の端子を接地したショットキーダイオード１１を接続している。検波出力を容量１５とショットキーダイオード１１との間の端子である検波信号出力端子１６から取り出す構造にしている。
その他の構成については、実施の形態５と同一であるのでその重複する説明を省略する。
【００２９】
次に動作について説明する。
構成および動作は、基本的に実施の形態５と同様であるが、電力分配器を抵抗１７ａ〜１７ｃによる分配回路とした構造のみが異なる。出力端子５側とショットキーダイオード１１側への電力分配比は抵抗１７ｂと抵抗１７ｃの抵抗比によって決まり、使用できる周波数帯域は実施の形態５に比べて広くなる。また、ショットキーダイオード１１を用いて検波器を構成することにより、高周波での回路動作が可能となる。
【００３０】
以上のように、この実施の形態６では、電力分配器を抵抗１７ａ〜１７ｃによる分配回路とすると共に、ショットキーダイオード１１を用いて検波器を構成することにより、使用できる周波数帯域を実施の形態５に比べて広くすることができる。また、検波器としての機能を有すると共に、高周波での回路動作ができる。
【００３１】
実施の形態７．
図７は、この発明の実施の形態７による半導体集積回路を示す回路図であり、図において、１８は差動増幅器（第１の差動増幅器）である。
図７の半導体集積回路は、電力分配器として差動増幅器１８を用い、差動増幅器１８の一方の端子に容量１５を介して、一方の端子を接地したショットキーダイオード１１を接続している。検波出力を容量１５とショットキーダイオード１１との間の端子である検波信号出力端子１６から取り出す構造にしている。
その他の構成については、実施の形態５と同一であるのでその重複する説明を省略する。
【００３２】
次に動作について説明する。
構成および動作は、基本的に実施の形態５と同様であるが、電力分配器を差動増幅器１８とした構造のみが異なる。入力端子４に入力した高周波信号は差動増幅器１８により差動出力され、一方は出力端子５へ出力される。出力端子５へ出力された高周波信号とは逆相の高周波信号がショットキーダイオード１１に入力される。差動増幅器１８は、動作する周波数帯域は差動増幅器１８に用いているトランジスタによるが、動作周波数帯域では、同振幅で分配される。ショットキーダイオード１１を用いて検波器を構成することにより、高周波での回路動作が可能となる。
【００３３】
以上のように、この実施の形態７によれば、電力分配器を差動増幅器１８による分配回路とすると共に、ショットキーダイオード１１を用いて検波器を構成することにより、動作周波数帯域では、同振幅で分配できる。また、検波器としての機能を有すると共に、高周波での回路動作ができる。
【００３４】
実施の形態８．
図８は、この発明の実施の形態８による半導体集積回路を示す回路図であり、図において、１９は電力分配器、２０は制御回路である。
図８の半導体集積回路は、接合形バイポーラトランジスタを用いた増幅器２を電力分配器１９に接続し、高周波信号の一部を容量１５を介して、一方の端子を接地したショットキーダイオード１１に入力している。容量１５とショットキーダイオードとの間の端子から検波出力を制御回路２０に入力し、上記接合形バイポーラトランジスタを用いた増幅器２に制御信号をフィードバックした構造になっている。
その他の構成については、実施の形態７と同一なのでその重複する説明を省略する。
【００３５】
次に動作について説明する。
入力端子４から入力された高周波信号は接合形バイポーラトランジスタを用いた増幅器２で増幅され、電力分配器１９に入力される。電力分配器１９に入力された高周波信号の一部は容量１５を介して、一方の端子を接地したショットキーダイオード１１に入力される。ショットキーダイオード１１に入力された高周波信号は、その振幅に応じて、ショットキーダイオード１１により直流成分が検波される。検波信号は容量１５により遮断されるため、電力分配器１９へは漏れ出さない。検波信号は制御回路２０に入力され、検波信号に応じた制御信号が接合形バイポーラトランジスタを用いた増幅器２にフィードバックされる。接合形バイポーラトランジスタを用いた増幅器２では、フィードバックされた制御信号に応じた利得が得られる。ショットキーダイオード１１を用いて検波器を構成することにより、半導体集積回路は高周波での回路動作が可能となる。
【００３６】
なお、この実施の形態８では、増幅器を接合形バイポーラトランジスタを用いた増幅器２として説明したが、ＭＯＳＦＥＴを用いた増幅器２としても同様の効果を奏する。
【００３７】
以上のように、この実施の形態８によれば、ショットキーダイオード１１を用いて検波器を構成すると共に、その検波信号に応じて増幅器２の利得を制御するように構成したので、増幅器２は検波信号に応じた利得が得られると共に、高周波での回路動作ができる。
【００３８】
実施の形態９．
図９は、この発明の実施の形態９による半導体集積回路を示す回路図であり、図において、３はショットキーダイオード１１ａ〜１１ｄを用いたバランス形ミクサ、６ａ，６ｂは接合形バイポーラトランジスタ（差動増幅器）、１５ａ，１５ｂは容量、１７ａ，１７ｂは抵抗（差動増幅器）、２１は制御信号入力端子、２２はＬＯ信号端子（第２の入力端子）、２３は電流源（差動増幅器）、２４は分波回路である。
図９の半導体集積回路は、接合形バイポーラトランジスタ６ａ，６ｂの差動対を用いた差動増幅器を構成し、差動出力を容量１５ａ，１５ｂを介して、ショットキーダイオード１１ａ〜１１ｄをリング状に構成したバランス形ミクサ３に接続している。
その他の構成については、実施の形態２と同一なのでその重複する説明を省略する。
【００３９】
次に動作について説明する。
接合形バイポーラトランジスタ６ａ，６ｂの差動対を用いた差動増幅器は、接合形バイポーラトランジスタ６ａ，６ｂを逆相で励振するため、それぞれのコレクタに励振される電流の逆相になる。そのため差動増幅器はバランとして用いられる。ここではＬＯ信号をＬＯ信号端子２２から差動増幅器に入力し、その差動出力を容量１５ａ，１５ｂを介して、ショットキーダイオード１１ａ〜１１ｄを用いたバランス形ミクサ３に入力する。一方、ＲＦ信号はＲＦ信号端子９から分波回路２４を介してショットキーダイオード１１ａ〜１１ｄを用いたバランス形ミクサ３に入力される。ショットキーダイオード１１ａ〜１１ｄを用いたバランス形ミクサ３でＲＦ信号とＬＯ信号を混合し、検波したＩＦ信号はＩＦ信号端子１０から出力される。ここで上記ショットキーダイオード１１ａ〜１１ｄを用いたバランス形ミクサ３はバイアス回路を必要としないため、接合形バイポーラトランジスタ６ａ，６ｂを含んだ全体回路は低電流および低電圧で動作可能となる。また、回路の小型化が可能となる。
【００４０】
なお、この実施の形態９では、接合形バイポーラトランジスタ６ａ，６ｂを用いた差動増幅器について説明したが、ＭＯＳＦＥＴを用いた差動増幅器としても同様の効果を奏する。
【００４１】
以上のように、この実施の形態９によれば、差動増幅器によって増幅されたＬＯ信号端子２２からのＬＯ信号と、ＲＦ信号端子９から入力されたＲＦ信号とを、ショットキーダイオード１１ａ〜１１ｄを用いたバランス形ミクサ３により混合し検波して、その検波信号をＩＦ信号端子１０から出力するように構成したので、バランス形ミクサ３により、ＬＯ信号およびＲＦ信号からＩＦ信号を出力できると共に、ショットキーダイオード１１ａ〜１１ｄを用いたバランス形ミクサ３はバイアス回路を必要としないため、全体回路は低電流および低電圧で動作でき、また、回路を小型にできる。
【００４２】
実施の形態１０．
図１０は、この発明の実施の形態１０による半導体集積回路を示すブロック図であり、図において、３ａ，３ｂはショットキーダイオードを用いたミクサ（第１の高周波回路）、２５は９０度分配器（第２の高周波回路）、２６は１８０度分配器（第２の高周波回路）、２７ａ，２７ｂはベースバンド信号出力端子であり、これらの構成により直交変調器を構成する。
その他の構成については、実施の形態９と同一なのでその重複する説明を省略する。
【００４３】
次に動作について説明する。
ＬＯ信号は１８０度分配器２６を介してショットキーダイオードを用いたミクサ３ａ，３ｂに、ＲＦ信号は９０度分配器２５を介してショットキーダイオードを用いたミクサ３ａ，３ｂに入力される。ショットキーダイオードを用いたミクサ３ａ，３ｂからベースバンド信号出力端子２７ａ，２７ｂに出力されるベースバンド信号は、ＲＦ信号で９０度の位相差があることから９０度位相差をもっている。ここでショットキーダイオードを用いたミクサ３ａ，３ｂはバイアス回路を必要としないため、回路は低電流および低電圧で動作可能となる。また、回路の小型化が可能となる。
【００４４】
なお、この実施の形態１０では、直交変調器について説明したが、逆にベースバンド信号出力端子２７ａ，２７ｂをベースバンド信号の入力端子とした直交復調器として構成してもよく、同様の効果を奏する。
【００４５】
以上のように、この実施の形態１０によれば、ショットキーダイオードを用いたミクサ３ａ，３ｂと、９０度分配器２５および１８０度分配器２６により、直交変調器または直交復調器を構成したので、直交変調器または直交復調器の機能を有すると共に、ショットキーダイオードを用いたミクサ３ａ，３ｂはバイアス回路を必要としないため、回路は低電流および低電圧で動作でき、また、回路を小型にできる。
【００４６】
実施の形態１１．
図１１は、この発明の実施の形態１１による半導体集積回路を示す回路図であり、図において、３ａ，３ｂはショットキーダイオード１１ａ〜１１ｈを用いたミクサ、６ａ〜６ｄは接合形バイポーラトランジスタ、１５ａ〜１５ｈは容量、１７ａ〜１７ｄは抵抗、１８は差動増幅器（第１の差動増幅器）、２１ａ，２１ｂは制御信号入力端子、２３ａ，２３ｂは電流源である。
なお、接合形バイポーラトランジスタ６ａ，６ｂ、抵抗１７ａ，１７ｂおよび電流源２３ａにより、第２の差動増幅器を構成し、接合形バイポーラトランジスタ６ｃ，６ｄ、抵抗１７ｃ，１７ｄおよび電流源２３ｂにより、第３の差動増幅器を構成する。
その他の構成については、実施の形態１０と同一なのでその重複する説明を省略する。
【００４７】
次に動作について説明する。
図１１の半導体集積回路は、ＬＯ信号の入力側は、接合形バイポーラトランジスタ６ａと６ｂ、６ｃと６ｄの差動対を用いた差動増幅器を構成し、差動出力を容量１５ａ〜１５ｄを介して、リング状にショットキーダイオード１１ａ〜１１ｈを用いたミクサ３ａ，３ｂに接続している。ＬＯ信号端子２２から差動増幅器１８に入力されたＬＯ信号の差動出力のうち、同相成分は上記差動対の接合形バイポーラトランジスタ６ｄに、また逆相成分は上記差動対の接合形バイポーラトランジスタ６ａに入力される。このため、接合形バイポーラトランジスタ６ａと６ｂ、６ｃと６ｄの差動対を用いた差動増幅器の差動出力はそれぞれの差動対について同相で出力される。ＲＦ信号の入力側は９０度分配器２５、容量１５ｅ〜１５ｈを介してショットキーダイオード１１ａ〜１１ｈを用いたミクサ３ａ，３ｂに接続している。ベースバンド信号はショットキーダイオード１１ａ〜１１ｈを用いたミクサ３ａ，３ｂと容量１５ｅ〜１５ｈの間から取り出す構成にしている。ショットキーダイオード１１ａ〜１１ｈを用いたミクサ３ａ，３ｂに入力されるＲＦ信号は９０度位相の位相差があることから、ベースバンド信号出力端子２７ａ，２７ｂに出力されるベースバンド信号は、９０度位相差をもっている。ここでショットキーダイオード１１ａ〜１１ｈを用いたミクサ３ａ，３ｂはバイアス回路を必要としないため、回路は低電流および低電圧で動作可能となる。また、回路の小型化が可能となる。
【００４８】
なお、この実施の形態１１では直交変調器について説明したが、逆にベースバンド信号出力端子２７ａ，２７ｂをベースバンド信号の入力端子とした直交復調器を構成してもよく、同様の効果を奏する。また、接合形バイポーラトランジスタ６ａ〜６ｄを用いた差動増幅器について説明したが、ＭＯＳＦＥＴを用いた差動増幅器としても同様の効果を奏する。
【００４９】
以上のように、この実施の形態１１によれば、１８０度分配器を、差動増幅器１８、接合形バイポーラトランジスタ６ａ，６ｂから成る差動増幅器、および接合形バイポーラトランジスタ６ｃ，６ｄから成る差動増幅器により構成し、９０度分配器２５およびショットキーダイオード１１ａ〜１１ｈを用いたミクサ３ａ，３ｂを含めて直交変調器または直交復調器を構成したので、直交変調器または直交復調器の機能を有すると共に、ショットキーダイオードを用いたミクサ３ａ，３ｂはバイアス回路を必要としないため、回路は低電流および低電圧で動作でき、また、回路を小型にできる。
【００５０】
実施の形態１２．
図１２は、この発明の実施の形態１２による半導体集積回路を示す回路図であり、図において、１７ａ，１７ｂは抵抗、２８ａ，２８ｂはＭＯＳＦＥＴであり、抵抗１７ａおよびＭＯＳＦＥＴ２８ａにより積分回路を、また、抵抗１７ｂおよびＭＯＳＦＥＴ２８ｂにより微分回路を構成し、積分回路および微分回路により９０度分配器を構成する。
その他の構成については、実施の形態１０と同一なのでその重複する説明を省略する。
【００５１】
次に動作について説明する。
構成および動作は、基本的に実施の形態１０と同様であるが、９０度分配器を抵抗１７ａ，１７ｂとゲートとドレインを接続し、ドレイン、ソース間の容量を用いたＭＯＳＦＥＴ２８ａ，２８ｂで構成した構造のみが異なる。抵抗１７ａとＭＯＳＦＥＴ２８ａで積分回路を構成し、４５度の位相遅れを発生させる。また、ＭＯＳＦＥＴ２８ｂと抵抗１７ｂで微分回路を構成し、４５度の位相進みを発生させる。上記積分回路および微分回路により９０度位相差を実現する。ここでＭＯＳＦＥＴ２８ａ，２８ｂは無バイアス状態で用い、且つショットキーダイオードを用いたミクサ３ａ，３ｂはバイアス回路を必要としないので、回路全体は低電流および低電圧で動作可能となる。また、回路の小型化が可能となる。
【００５２】
以上のように、この実施の形態１２によれば、９０度分配器を、抵抗１７ａおよびＭＯＳＦＥＴ２８ａより成る積分回路と、抵抗１７ｂおよびＭＯＳＦＥＴ２８ｂより成る微分回路により構成し、ショットキーダイオードを用いたミクサ３ａ，３ｂと、電力分配器１９により、直交変調器または直交復調器を構成したので、直交変調器または直交復調器の機能を有すると共に、ＭＯＳＦＥＴ２８ａ，２８ｂは無バイアス状態で用い、且つショットキーダイオードを用いたミクサ３ａ，３ｂはバイアス回路を必要としないため、回路は低電流および低電圧で動作でき、また、回路を小型にできる。
【００５３】
実施の形態１３．
図１３は、この発明の実施の形態１３による半導体集積回路を示す回路図であり、図において、７ａ，７ｂはｐｎ接合形ダイオード、１７ａ，１７ｂは抵抗であり、抵抗１７ａおよびｐｎ接合形ダイオード７ａにより積分回路を、また、抵抗１７ｂおよびｐｎ接合形ダイオード７ｂにより微分回路を構成し、積分回路および微分回路により９０度分配器を構成する。
その他の構成については、実施の形態１２と同一なのでその重複する説明を省略する。
【００５４】
次に動作について説明する。
構成および動作は、基本的に実施の形態１２と同様であるが、９０度分配器を構成しているＭＯＳＦＥＴ２８ａ，２８ｂをｐｎ接合形ダイオード７ａ，７ｂで置き換えた構造のみが異なる。ｐｎ接合形ダイオード７ａ，７ｂを、可変容量ダイオードとして用いて、ｐｎ接合形ダイオード７ａ，７ｂに印加する電圧を制御することにより９０度分配器を実現できる容量を得る。ここでショットキーダイオードを用いたミクサ３ａ，３ｂはバイアス回路を必要としないため、回路は低電流および低電圧で動作可能となる。また、回路の小型化が可能となる。
【００５５】
以上のように、この実施の形態１３によれば、９０度分配器を、抵抗１７ａおよびｐｎ接合形ダイオード７ａより成る積分回路と、抵抗１７ｂおよびｐｎ接合形ダイオード７ｂより成る微分回路により構成し、ショットキーダイオードを用いたミクサ３ａ，３ｂと、電力分配器１９により、直交変調器または直交復調器を構成したので、直交変調器または直交復調器の機能を有すると共に、ショットキーダイオードを用いたミクサ３ａ，３ｂはバイアス回路を必要としないため、回路は低電流および低電圧で動作でき、また、回路を小型にできる。
【００５６】
実施の形態１４．
図１４は、この発明の実施の形態１４によるブロードサイドカプラを示す平面図であり、図１５は図１４のＡ−Ｂで切り取った断面図である。
図において、２９はシリコン基板、３０は第１のストリップ導体、３１は第２のストリップ導体、３２は端子Ａ、３３は端子Ｂ、３４は端子Ｃ、３５は端子Ｄ、３６は地導体、３７ａ，３７ｂは絶縁体（第１および第２の酸化シリコン膜）である。
【００５７】
図１５のブロードサイドカプラ３８は、シリコン基板２９上に絶縁体３７ａを積層して第１のストリップ導体３０を、さらに、第１のストリップ導体３０に絶縁体３７ｂを積層して第２のストリップ導体３１を形成している。また、図１４のように、端子Ａ３２から端子Ｃ３４までは第２のストリップ導体３１で、端子Ｂ３３から端子Ｄ３５までは第１のストリップ導体３０で構成し、第１のストリップ導体３０と第２のストリップ導体３１が絶縁体３７ｂを介して重なる部分は、上記第１のストリップ導体３０と上記第２のストリップ導体３１が上下になるよう配置する。
【００５８】
次に動作について説明する。
端子Ａ３２から入力された高周波信号は第２のストリップ導体３１を伝わる。第２のストリップ導体３１と第１のストリップ導体３０が上下に重なっている部分では、第２のストリップ導体３１を伝わっている高周波信号の一部が第１のストリップ導体３０に結合して伝わる。第２のストリップ導体３１から第１のストリップ導体３０への高周波信号の結合量は、重なっている部分の線路長と線路幅と絶縁体３７ｂの厚みによって決まる。線路長をシリコン基板２９上の１／４波長に、さらに、線路幅と絶縁体３７ｂの厚みとを調整することにより、端子Ｂ３３，端子Ｃ３４それぞれに等振幅の高周波信号が出力され、端子Ｃ３４から出力される高周波信号の位相は端子Ｂ３３に対して９０度の位相差が生じる。この場合、理想的には端子Ｄ３５には高周波信号は出力されない。このブロードサイドカプラ３８は既存のプロセスで作成でき、膜厚の制御が可能であり、且つ製造後に膜厚が変わらないため、結合量のばらつきを小さくできる。また、スルーホールの深さが一定であるため、位相量誤差を小さくできる。
【００５９】
なお、この実施の形態１４では、端子Ａ３２を含む線路を第２のストリップ導体３１としたブロードサイドカプラ３８について説明したが、端子Ａ３２を含む線路を第１のストリップ導体３０としても同様の効果を奏する。
【００６０】
以上のように、この実施の形態１４によれば、９０度分配器を、シリコン基板２９上に絶縁体３７ａを積層して第１のストリップ導体３０を、さらに、第１のストリップ導体３０に絶縁体３７ｂを積層して第２のストリップ導体３１を形成したブロードサイドカプラ３８から構成したので、ブロードサイドカプラ３８は既存のプロセスで作成でき、膜厚の制御が可能であり、且つ製造後に膜厚が変わらないため、結合量のばらつきを小さくできる。また、スルーホールの深さが一定であるため、位相量誤差を小さくできる。
【００６１】
実施の形態１５．
図１６は、この発明の実施の形態１５による半導体集積回路を示す回路図であり、図において、１１ａ，１１ｂはショットキーダイオード（第１および第２のショットキーダイオード）、３２は端子Ａ、３３は端子Ｂ、３４は端子Ｃ、３５は端子Ｄ、３８はブロードサイドカプラである。
図１６の半導体集積回路は、ブロード分布結合形方向性結合器の端子Ｂ３３、端子Ｃ３４に、一方の端子を接地したショットキーダイオード１１ａ，１１ｂを接続している。
【００６２】
次に動作について説明する。
端子Ａ３２から入力された高周波信号は端子Ｂ３３、端子Ｃ３４それぞれに等振幅で、端子Ｄ３５から出力される高周波信号の位相は端子Ｂ３３に対して９０度の位相差で出力される。ショットキーダイオード１１ａ，１１ｂがＯＮ状態の場合、端子Ｂ３３、端子Ｃ３４から出力される高周波信号からは短絡状態に見えるため、高周波信号は位相反転して完全反射する。反射した高周波信号は、それぞれの端子からブロードサイドカプラ３８に入力され、高周波信号は端子Ａ３２、端子Ｄ３５に出力される。この場合、端子Ａ３２には端子Ｂ３３、端子Ｃ３４から入力された高周波信号は互いに逆相で出力されるため、高周波信号は出力されない。一方、端子Ｄ３５には端子Ｂ３３、端子Ｃ３４から入力された高周波信号は互いに同相で出力されるため、高周波信号は出力される。ショットキーダイオード１１ａ，１１ｂがＯＦＦ状態の場合、端子Ｂ３３、端子Ｃ３４から出力される高周波信号からは開放状態に見えるため、高周波信号は位相反転せず完全反射する。この場合も端子Ｄ３５のみに高周波信号が出力される。入力された高周波信号に対して、端子Ｄ３５に出力される高周波信号の位相は、ショットキーダイオード１１ａ，１１ｂがＯＮ状態の場合は逆相、ショットキーダイオード１１ａ，１１ｂがＯＦＦ状態の場合は同相となり、１８０度移相器となる。このブロードサイドカプラ３８は既存のプロセスで作成でき、膜厚の制御が可能であり、かつ製造後に膜厚が変わらないため、結合量のばらつきを小さくできる。また、スルーホールの深さが一定であるため、位相量誤差を小さくできる。また、ショットキーダイオード１１ａ，１１ｂを用いることにより、回路は高周波での回路動作が可能となる。
【００６３】
以上のように、この実施の形態１５によれば、１８０度分配器を、ブロードサイドカプラ３８に一方の端子を接地したショットキーダイオード１１ａ，１１ｂを接続して構成したので、ブロードサイドカプラ３８は既存のプロセスで作成でき、膜厚の制御が可能であり、且つ製造後に膜厚が変わらないため、結合量のばらつきを小さくできる。また、スルーホールの深さが一定であるため、位相量誤差を小さくできる。
【００６４】
実施の形態１６．
図１７は、この発明の実施の形態１６による半導体集積回路を示す回路図であり、図において、７ａ，７ｂはｐｎ接合形ダイオード（第１および第２のｐｎ接合形ダイオード）である。
図１７の半導体集積回路は、ブロードサイドカプラ３８の端子Ｂ３３、端子Ｄ３４に、一方の端子を接地したｐｎ接合形ダイオード７ａ，７ｂを接続している。
その他の構成については、実施の形態１５と同一なのでその重複する説明を省略する。
【００６５】
次に動作について説明する。
構成および動作は、基本的に実施の形態１５と同様であるが、ショットキーダイオード１１ａ，１１ｂをｐｎ接合形ダイオード７ａ，７ｂに置き換えた構造のみが異なる。ｐｎ接合形ダイオード７ａ，７ｂを、可変容量ダイオードとして用いて、ｐｎ接合形ダイオード７ａ，７ｂに印加する電圧を制御することにより端子Ｄ３５に出力され高周波信号の位相を変化させることができる。これは、ｐｎ接合形ダイオード７ａ，７ｂに印加する電圧を制御することにより、ｐｎ接合形ダイオード７ａ，７ｂの容量値が変化し、それに伴いｐｎ接合形ダイオード７ａ，７ｂでの反射位相が変化することによるものである。
【００６６】
以上のように、この実施の形態１６によれば、１８０度分配器を、ブロードサイドカプラ３８に一方の端子を接地したｐｎ接合形ダイオード７ａ，７ｂを接続して構成したので、ブロードサイドカプラ３８は既存のプロセスで作成でき、膜厚の制御が可能であり、且つ製造後に膜厚が変わらないため、結合量のばらつきを小さくできる。また、スルーホールの深さが一定であるため、位相量誤差を小さくできる。
【００６７】
実施の形態１７．
図１８は、この発明の実施の形態１７による半導体集積回路を示す回路図であり、図において、３８はブロードサイドカプラ、３９は９０度移相器（９０度分配器）、４０ａ，４０ｂはハイパスフィルタ（以下、ＨＰＦと言う）、４１ａ，４１ｂはローパスフィルタ（以下、ＬＰＦと言う）である。
図１８の半導体集積回路は、ブロードサイドカプラ３８の端子Ｂ３３、端子Ｃ３４に、一方の端子を接地したショットキーダイオード１１ａ，１１ｂを接続している。
その他の構成については、実施の形態１５と同一なのでその重複する説明を省略する。
【００６８】
次に動作について説明する。
ブロードサイドカプラ３８の端子Ａ３２から入力されたＲＦ信号は端子Ｂ３３、端子Ｃ３４にそれぞれに等振幅で、端子Ｃ３４から出力されるＲＦ信号の位相は端子Ｂ３３に対して９０度の位相差で出力される。結合端子Ｂ３３に出力されたＲＦ信号は９０度移相器３９を通過するため、ＨＰＦ４０ａ，４０ｂに入力されるＲＦ信号は、互いに同位相となる。一方、ブロードサイドカプラ３８の端子Ｄ３５から入力されたＬＯ信号は端子Ｂ３３、端子Ｃ３４それぞれに等振幅で、端子Ｂ３３から出力されるＬＯ信号の位相は端子Ｃ３４に対して９０度の位相差で出力される。端子Ｂ３３に出力されたＬＯ信号は９０度移相器３９を通過するため、ＨＰＦ４０ａに入力されるＬＯ信号は、ＨＰＦ４０ｂに入力されるＬＯ信号に対して逆相となる。ＨＰＦ４０ａ，４０ｂの出力は、ショットキーダイオード１１ａ，１１ｂに入力される。ショットキーダイオード１１ｂはショットキーダイオード１１ａと極性が逆に接続されているため、同相で入力されたＲＦ信号と逆相で入力されたＬＯ信号を周波数変換したＩＦ信号出力は互いに同相となる。ショットキーダイオード１１ａ，１１ｂから出力された、ＩＦ信号はＬＰＦ４１ａ，４１ｂを通過して、合成されＩＦ信号端子１０に出力される。このブロードサイドカプラ３８は既存のプロセスで作成でき、膜厚の制御が可能であり、かつ製造後に膜厚が変わらないため、結合量のばらつきを小さくできる。また、スルーホールの深さが一定であるため、位相量誤差を小さくできる。また、ショットキーダイオード１１ａ，１１ｂを用いることにより、回路は高周波での回路動作が可能となる。
【００６９】
以上のように、この実施の形態１７によれば、ブロードサイドカプラ３８の一方に９０度移相器３９を接続し、ＨＰＦ４０ａ，４０ｂを介してショットキーダイオード１１ａ，１１ｂを接続し、さらに、ＬＰＦ４１ａ，４１ｂを介してＩＦ信号端子１０に接続するように構成したので、ブロードサイドカプラ３８にＲＦ信号およびＬＯ信号を入力すればＩＦ信号端子１０からＩＦ信号を得ることができると共に、ブロードサイドカプラ３８は既存のプロセスで作成でき、膜厚の制御が可能であり、且つ製造後に膜厚が変わらないため、結合量のばらつきを小さくできる。また、スルーホールの深さが一定であるため、位相量誤差を小さくできる。
【００７０】
実施の形態１８．
図１９は、この発明の実施の形態１８による半導体集積回路を示す回路図であり、図において、１４はブロードサイドカプラ３８に接続された終端抵抗である。その他の構成については、実施の形態１０と同一なのでその重複する説明を省略する。
【００７１】
次に動作について説明する。
構成および動作は、基本的に実施の形態１０と同様であるが、１８０度分配器２６をブロードサイドカプラ３８で構成した構造のみが異なる。ブロードサイドカプラ３８の一方の端子をＲＦ信号端子９とし、もう一方の端子には終端抵抗１４を接続している。このブロードサイドカプラ３８は既存のプロセスで作成でき、また、ショットキーダイオードを用いたミクサ３ａ，３ｂはバイアス回路を必要としないため、回路は低電流および低電圧で動作可能となる。また、回路の小型化が可能となる。
【００７２】
以上のように、この実施の形態１８では、ショットキーダイオードを用いたミクサ３ａ，３ｂと、ブロードサイドカプラ３８で構成した９０度分配器および１８０度分配器２６により、直交変調器または直交復調器を構成したので、直交変調器または直交復調器の機能を有すると共に、ショットキーダイオードを用いたミクサ３ａ，３ｂはバイアス回路を必要としないため、回路は低電流および低電圧で動作でき、また、回路を小型にできる。さらに、ブロードサイドカプラ３８は既存のプロセスで作成でき、膜厚の制御が可能であり、且つ製造後に膜厚が変わらないため、結合量のばらつきを小さくできる。また、スルーホールの深さが一定であるため、位相量誤差を小さくできる。
【００７３】
実施の形態１９．
図２０は、この発明の実施の形態１９による半導体集積回路を示すブロック図であり、図において、１９は電力分配器（９０度分配器）、３８はミクサ３ａ，３ｂに接続されたブロードサイドカプラである。
その他の構成については、実施の形態１０と同一なのでその重複する説明を省略する。
【００７４】
次に動作について説明する。
ＬＯ信号は電力分配器１９を介してショットキーダイオードを用いたミクサ３ａ，３ｂに、ＲＦ信号は９０度分配器２５を介してショットキーダイオードを用いたミクサ３ａ，３ｂに入力される。ショットキーダイオードを用いたミクサ３ａ，３ｂからのＩＦ信号の出力をブロードサイドカプラ３８で合成し、ＩＦ信号をＩＦ信号端子１０から取り出す。このブロードサイドカプラ３８は既存のプロセスで作成でき、また、ショットキーダイオードを用いたミクサ３ａ，３ｂはバイアス回路を必要としないため、回路は低電流、低電圧で動作可能となる。また、回路の小型化が可能となる。
【００７５】
なお、この実施の形態１９ではショットキーダイオードミクサ３ａ，３ｂからのＩＦ信号の出力をブロードサイドカプラ３８で合成する場合について説明したが、ショットキーダイオードミクサ３ａ，３ｂからのＩＦ信号の出力端子を設け、その後、ブロードサイドカプラ３８で合成しても同様な効果を奏する。
【００７６】
以上のように、この実施の形態１９によれば、ショットキーダイオードを用いたミクサ３ａ，３ｂと、電力分配器１９と、９０度分配器２５と、ブロードサイドカプラ３８とにより構成したので、ＲＦ信号およびＬＯ信号からＩＦ信号を得ることができると共に、ショットキーダイオードを用いたミクサ３ａ，３ｂはバイアス回路を必要としないため、回路は低電流および低電圧で動作でき、また、回路を小型にできる。さらに、ブロードサイドカプラ３８は既存のプロセスで作成でき、膜厚の制御が可能であり、且つ製造後に膜厚が変わらないため、結合量のばらつきを小さくできる。また、スルーホールの深さが一定であるため、位相量誤差を小さくできる。
【００７７】
【発明の効果】
以上のように、請求項１記載の発明によれば、シリコン基板上にＢｉＣＭＯＳプロセスを用いて集積化され、第１の入力端子から入力された高周波信号を９０度の位相差でそれぞれ差動出力する９０度分配器と、シリコン基板上にＢｉＣＭＯＳプロセスを用いて集積化され、第２の入力端子から入力された局部発振信号の同相成分と逆相成分とを出力する第１の差動増幅器、トランジスタの差動対により構成され、その差動対のうちの一方のトランジスタに第１の差動増幅器から出力された同相成分を入力し、その同相成分を差動出力する第２の差動増幅器、トランジスタの差動対により構成され、その差動対のうちの一方のトランジスタに第１の差動増幅器から出力された逆相成分を入力し、その逆相成分を差動出力する第３の差動増幅器からなり、第２の差動増幅器の差動対のうちの他方のトランジスタおよび第３の差動増幅器の差動対のうちの他方のトランジスタの入力同士が共通になるように接続された１８０度分配器と、シリコン基板上にＢｉＣＭＯＳプロセスを用いて集積化され、且つショットキーダイオードを含み、９０度分配器の一方の差動出力および第２の差動増幅器の差動出力を混合し、ベースバンド信号を差動出力する第１のミクサと、シリコン基板上にＢｉＣＭＯＳプロセスを用いて集積化され、且つショットキーダイオードを含み、９０度分配器の他方の差動出力および第３の差動増幅器の差動出力を混合し、ベースバンド信号を差動出力する第２のミクサとを備えるように構成したので、ショットキーダイオードを用いたミクサによって、回路全体を低電流および低電圧で動作でき、また、ショットキーダイオードを用いたミクサは、バイアス回路を必要としないので、回路を小型化することができる効果がある。
【図面の簡単な説明】
【図１】  この発明の実施の形態１による半導体集積回路を示すブロック図である。
【図２】  この発明の実施の形態２による半導体集積回路を示すブロック図である。
【図３】  この発明の実施の形態３による半導体集積回路を示す回路図である。
【図４】  この発明の実施の形態４による半導体集積回路を示す回路図である。
【図５】  この発明の実施の形態５による半導体集積回路を示す回路図である。
【図６】  この発明の実施の形態６による半導体集積回路を示す回路図である。
【図７】  この発明の実施の形態７による半導体集積回路を示す回路図である。
【図８】  この発明の実施の形態８による半導体集積回路を示す回路図である。
【図９】  この発明の実施の形態９による半導体集積回路を示す回路図である。
【図１０】  この発明の実施の形態１０による半導体集積回路を示すブロック図である。
【図１１】  この発明の実施の形態１１による半導体集積回路を示す回路図である。
【図１２】  この発明の実施の形態１２による半導体集積回路を示す回路図である。
【図１３】  この発明の実施の形態１３による半導体集積回路を示す回路図である。
【図１４】  この発明の実施の形態１４によるブロードサイドカプラを示す平面図である。
【図１５】  図１４のＡ−Ｂ断面図である。
【図１６】  この発明の実施の形態１５による半導体集積回路を示す回路図である。
【図１７】  この発明の実施の形態１６による半導体集積回路を示す回路図である。
【図１８】  この発明の実施の形態１７による半導体集積回路を示す回路図である。
【図１９】  この発明の実施の形態１８による半導体集積回路を示す回路図である。
【図２０】  この発明の実施の形態１９による半導体集積回路を示す回路図である。
【図２１】  従来のギルバートセルバランスミクサを示す回路図である。
【図２２】  従来のブロード分布結合形方向性結合器を示す断面図である。
【符号の説明】
１  シリコンチップ（シリコン基板）、２  増幅器（第２の高周波回路）、３，３ａ，３ｂ  ミクサ（第１の高周波回路）、４  入力端子、５  出力端子、６ａ，６ｂ  接合形バイポーラトランジスタ（差動増幅器，第２の差動増幅器）、６ｃ，６ｄ  接合形バイポーラトランジスタ（第３の差動増幅器）、７  ｐｎ接合形ダイオード、７ａ  ｐｎ接合形ダイオード（積分回路，第１のｐｎ接合形ダイオード）、７ｂ  ｐｎ接合形ダイオード（微分回路，第２のｐｎ接合形ダイオード）、８  電圧制御発振器、９  ＲＦ信号端子（第１の入力端子）、１０  ＩＦ信号端子（第１の出力端子）、１１  ショットキーダイオード、１１ａ  ショットキーダイオード（第１のショットキーダイオード）、１１ｂ  ショットキーダイオード（第２のショットキーダイオード）、１２  アンチパラレルダイオードペア（リミッタ回路）、１５  容量、１６  検波信号出力端子、１７ａ  抵抗（差動増幅器，第２の差動増幅器，積分回路）、１７ｂ  抵抗（差動増幅器，第２の差動増幅器，微分回路）、１７ｃ，１７ｄ  抵抗（第３の差動増幅器）、１８  差動増幅器（第１の差動増幅器）、１９  電力分配器（９０度分配器）、２２  ＬＯ信号端子（第２の入力端子）、２３  電流源（差動増幅器）、２３ａ  電流源（第２の差動増幅器）、２３ｂ  電流源（第３の差動増幅器）、２５  ９０度分配器（第２の高周波回路）、２６  １８０度分配器（第２の高周波回路）、２８ａ  ＭＯＳＦＥＴ（積分回路）、２８ｂ  ＭＯＳＦＥＴ（微分回路）、３０  第１のストリップ導体、３１  第２のストリップ導体、３７ａ  絶縁体（第１の酸化シリコン膜）、３７ｂ  絶縁体（第２の酸化シリコン膜）、３８  ブロードサイドカプラ、３９  ９０度移相器（９０度分配器）。
【図１】
0004053108.tif 000002
【図２】
0004053108.tif 000003
【図３】
0004053108.tif 000004
【図４】
0004053108.tif 000005
【図５】
0004053108.tif 000006
【図６】
0004053108.tif 000007
【図７】
0004053108.tif 000008
【図８】
0004053108.tif 000009
【図９】
0004053108.tif 000010
【図１０】
0004053108.tif 000011
【図１１】
0004053108.tif 000012
【図１２】
0004053108.tif 000013
【図１３】
0004053108.tif 000014
【図１４】
0004053108.tif 000015
【図１５】
0004053108.tif 000016
【図１６】
0004053108.tif 000017
【図１７】
0004053108.tif 000018
【図１８】
0004053108.tif 000019
【図１９】
0004053108.tif 000020
【図２０】
0004053108.tif 000021
【図２１】
0004053108.tif 000022
【図２２】
0004053108.tif 000023