(57)【特許請求の範囲】
【請求項１】
トランジスタ製造用の絶縁体上シリコン（ＳＯＩ）型の基体の製造方法であって、
ａ）第１の区域（２０）、および該第１の区域に対して陥没した少なくとも１つの第２の区域（２２）とを形成するために、シリコン基体（１０）の表面を成形する段階と、
ｂ）第１の区域（２０）および第２の区域（２２）に埋め込まれたシリコン酸化物層（２６）を形成する段階であって、該層は第２の区域において第１の区域の前記酸化物層の厚さよりも大きな深さで埋込まれ且つ、該層は第１の区域と第２の区域との間の少なくとも１つの移行側面部（３０）の表面を実質的に覆うようにする段階と、
ｃ）第１の区域と第２の区域との間の移行側面部（３０）を覆うシリコン酸化物層（２６）を除去する段階と、
ｄ）第１および第２の区域（２０、２２）と両者間の移行側面部（３０）とにシリコン層（３２）のエピタクシー成長を行わせる段階と、
ｅ）第１の区域および第２の区域におけるエピタクシー成長されたシリコン層（３２）を平坦化して、第１の区域（２０）の酸化シリコン層（２６）の位置で終らせる段階と、
を含むことを特徴とする製造方法。
【請求項２】
請求項１に記載の方法であって、段階ｂ）におけるシリコン酸化物層（２６）の形成が、実質的に等しい深さで第１及び第２の区域に埋込まれるようにされることを特徴とする製造方法。
【請求項３】
請求項１に記載の方法であって、段階ｅ）の後に
ｆ）基体表面を清浄化し、酸化させる段階と、
ｇ）酸化層の厚さを減少させて第２の区域（２２）で能動領域（３８）を露出させる段階と、
を含むことを特徴とする製造方法。
【請求項４】
請求項３に記載の方法であって、ドープ不純物の移入が第１の区域（２０）のシリコン酸化物層（２６）の下方と第２の区域（２２）のシリコン酸化物層（２６）の上方とに行われ、該移入が段階ｆ）と段階ｇ）との間に行われることを特徴とする製造方法。
【請求項５】
請求項１に記載の方法であって、基体表面の形成段階ａ）が、
基体の全面にシリコン酸化物層（１２）を形成する段階と、
第１の区域（２０）のシリコン酸化物層（１２）を覆ってシリコン窒化物層（１４）を形成する段階と、
第２の区域（２２）を局部的に酸化して厚いシリコン酸化物ブロック（１６）を形成する段階と、
シリコン窒化物層（１４）、シリコン酸化物層（１２）およびシリコン酸化物ブロック（１６）を除去する段階とを含むことを特徴とする製造方法。
【請求項６】
請求項１に記載の方法であって、段階ｂ）における埋込みシリコン酸化物層（２６）の形成が、基体表面からの酸素イオンの移入と、基体の焼鈍とを含むことを特徴とする製造方法。
【請求項７】
請求項６に記載の方法であって、酸素イオンの移入に先立って酸化により微細なシリコン酸化物層（２４）が基体表面に形成され、前記層はこの処理法の段階ｃ）において除去されることを特徴とする製造方法。
【請求項８】
請求項６に記載の方法であって、移入されるイオンのエネルギ量を調節して第１および第２の区域（２０、２２）に所定の深さのシリコン酸化物層（２６）を形成し、また基体表面に対する移入角度を調節してシリコン酸化物層が実質的に移行側面部（３０）を覆うようにすることを特徴とする製造方法。
【請求項９】
請求項１に記載の方法であってエピタクシー成長段階ｄ）に先立って基体を焼鈍させることを特徴とする製造方法。
【請求項１０】
請求項１に記載の方法であって、段階ｄ）におけるエピタクシー成長が８５０〜１３００゜Ｃの温度範囲で行われることを特徴とする製造方法。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、トランジスタ製造用の絶縁体上シリコン（ＳＯＩ）型の基体（Silicon on insulator substrate）およびそのような基体の製造方法に関する。
【０００２】
ＳＯＩ型基体は、トランジスタの製造およびそのようなトランジスタを使用する集積回路の製造のために特に使用される。
【０００３】
本発明の基体は、任意の形式のトランジスタ、特に金属酸化物半導体（ＭＯＳ）（metal-oxide-semiconductor ）、金属半導体（ＭＥＳＦＥＴ）（metal-semiconductor ）、接合（ＪＦＥＴ）型（junction type ）の電界効果トランジスタおよびバイポーラ（bipolar ）トランジスタの製造のために使用される。
【０００４】
【従来の技術】
公知のＳＯＩ型基体は、シリコン酸化物の絶縁層によって固体シリコン部分から隔離されたシリコンの表面層を有している。
【０００５】
ＳＯＩ型基体の使用によって、シリコン表面層内に作られたトランジスタの寄生静電容量を著しく減少させることができる。例えば、ＳＯＩ型基体上に作られた電界効果トランジスタのソース−ドレン接合部の寄生静電容量は、実体シリコン基体に作られたトランジスタに比較して係数で６ほど減少させることができる。
【０００６】
【発明が解決しようとする課題】
しかし、ＳＯＩ型基体、特にＭＯＳＦＥＴ基体に作られたトランジスタの作動は、電気的に浮動の基体を有する素子のキンク効果（kink effect ）として周知の特性現象によって制限される。
【０００７】
この効果は、浮動の基体内、すなわち薄い表面層内の電荷の蓄積によって生じる。これらの電荷は、ＭＯＳＦＥＴ基体のドレーン−チャンネル接合部における衝突の結果としての電離現象で生じる寄生電流によって発生される。蓄積された電荷はドレン−ソース接合部に逆電界を発生し、電界効果トランジスタのソース（エミッタ）、基体（ベース）及びドレン（コレクタ）によって形成されるバイポーラトランジスタは寄生電流を増加させて、キンク効果の現象を引き起す。
【０００８】
キンク効果のさらに詳しい解析は、本明細書の末尾に示される（１）の参照文献１に与えられている。
【０００９】
逆電界はラッチ・アップ（latch-up）電流の通過を容易とする。従って、キンク効果はＳＯＩ型基体上に作られたトランジスタの特性と信頼性とに関する安定性の問題を生じる。この問題は特に、Ｐ型基体における集められない熱い電子およびホール電流（hole current）、またはＮ型基体における熱いホール（hot holes ）および電子流、の発生に関連される。
【００１０】
キンク効果の発生を防止するため、ＳＯＩ型基体上に作られたトランジスタの供給電圧に対して慎重に制限が加えられる。この対処法は、トランジスタの性能特性に不利であって、低い電圧が供給される装置へのＳＯＩ型基体の適用を制限する。
【００１１】
本発明の目的はキンク効果の影響を受けることのないトランジスタの製造を可能とする、ＳＯＩ型基体とその生産方法とを提供することにある。
【００１２】
他の目的は任意の形式のトランジスタ、特に相補型金属酸化物半導体（ＣＭＯＳ）トランジスタの製造に適した基体を提供することにある。
【００１３】
他の目的は寄生電流を集めるための簡単で効果的な解決法を提供することにある。
【００１４】
【課題を解決するための手段】
上述目的を達成するために、本発明は特にトランジスタ製造用の絶縁体上シリコン型の基体の製造方法に関する。本発明によれば、この方法は次の段階、すなわち
ａ）第１の区域、および該第１の区域に対して陥没した少なくとも１つの第２の区域とを形成するために、シリコン基体の表面を成形する段階と、
ｂ）第１の区域および第２の区域に埋め込まれたシリコン酸化物層を形成する段階であって、該層は第２の区域においては第１の区域の前記酸化物層の厚さよりも大きな深さで埋込まれ、且つ該層は第１の区域と第２の区域との間の少なくとも１つの移行フランク（側面）部の表面を実質的に覆うようにする段階と、
ｃ）第１の区域と第２の区域との間の移行フランク部を覆う該シリコン酸化物層を除去する段階と、
ｄ）第１および第２の区域と両者間の移行フランク部とにシリコン層のエピタクシー成長を行わせる段階と、
ｅ）第１の区域および第２の区域におけるエピタクシー成長されたシリコン層を平坦化して、第１の区域のシリコン酸化物層の位置で終らせる段階と、
を含む。
【００１５】
第１の区域と第２の区域との間の移行フランク部でシリコン酸化物が除去され、また移行フランク部と第２の区域との両方においてシリコン層がエピタクシー成長（epitaxy ）されるので、第２の区域における埋込まれた酸化物層の上側のシリコンと、第１の区域における酸化物層の下側のシリコンとの間には連結が形成される。
【００１６】
この連結は、トランジスタの能動区域を構成する第２の区域のエピタクシャル（epitaxial ）型シリコン層から、埋込まれたシリコン酸化物層より下で、基体の固体（solid ）部分へ向かう電荷（Ｐ型基体の場合はホール、Ｎ型基体の場合は電子）の流れを生じさせる。
【００１７】
ＣＭＯＳ（complementary MOS 相補型金属酸化物半導体）型デバイスの場合には、基体の固体部分はドープした凹所（doped recess）によって定められる。例えばＮチャンネル型ＭＯＳトランジスタでは、凹所がＰ型となり、Ｐチャンネル型トランジスタでは、凹所がＮ型となる。寄生電流を集めるために接触片を凹所に連結して設けることができる。
【００１８】
典型的には、第１および第２の区域は各々の第２の区域が第１の区域で囲まれ、すなわち横方向を第１の区域により定められるようになされる。したがって、第２の区域にエピタクシー成長により形成された表面シリコン層は、処理の段階ｅ）の時点で露出された第１の区域のシリコン酸化物層によって電気的に絶縁される。
【００１９】
この処理法の特定変形例によれば、段階ｂ）の遂行時にシリコン酸化物層を、それが第１および第２の区域において実質的に等しい深さに埋込まれるようにして、形成することができる。
【００２０】
さらに、本発明の有利な概念によれば、この処理法は次の作業で補完される。すなわち、
ｆ）基体の表面を清浄とし、酸化する。
ｇ）酸化層の厚さを減少させて第２の区域で能動領域を露出させる。
【００２１】
基体の第１の区域の表面を酸化させることによって、エピタクシャルシリコン層の平坦化処理時の障壁層として作用するシリコン酸化物層の厚さを厚くすることが可能となる。第２の区域と基体との間の横方向接触部の厚さの正確な制御がこれによって達成される。
【００２２】
基体の第２の区域の表面を酸化後に脱酸することによって、表面のシリコン層の厚さを薄く且つ調節可能とすることができる。さらに、これは第２の区域のシリコン表面層と第１の区域のシリコン酸化物表面層との間に丸められた縁部が形成されることを可能とする。このような丸められた縁部は、トランジスタの電気的特性、およびＭＯＳトランジスタのゲートの酸化物の品質の正確な制御を可能とする。
【００２３】
本発明の他の概念によれば、第１の区域中でシリコン酸化物層なしに且つ第２の区域のシリコン酸化物層の上方にドープ不純物を埋め込むこともでき、この埋め込みは、段階ｆ）と段階ｇ）との間に行われる。
【００２４】
ドープされる不純物は、ドープした区域が基体の固体部分と同じ導電性を有するように選定される。
【００２５】
第１および第２の区域内のドープした区域は、第２の区域、すなわちトランジスタが形成される区域内の表面シリコン層のラッチアップ（latch-up）現象を防止できるようにする。これは該層と基体の固体部分との間の電気的接触を向上し、能動区域の間の絶縁を向上させる。
【００２６】
本発明の方法の特に有利な変形例によれば、この処理法の段階ａ）における基体表面の成形が、
−基体表面の全体にシリコン酸化物層を形成すること、
−第１の区域内のシリコン酸化物層を覆うシリコン窒化物層を形成すること、−厚いシリコン酸化物ブロックを形成するために第２の区域を局部的に酸化させること、
−シリコン窒化物層、シリコン酸化物層、およびシリコン酸化物ブロックを除去することの各段階を含む。
【００２７】
シリコン酸化物ブロックを除去することは、１つ以上の陥没部を形成するために、第２の区域（１つまたは複数）を第１の区域の表面に対して後退させることが可能となる。
【００２８】
本発明の処理法の変形例によれば、埋込まれるシリコン酸化物層は、酸素イオンを基体表面を通して移入（implantation）し、基体を焼鈍することによって形成することができる。
【００２９】
移入イオンの量とエネルギとを制御して第１および第２の区域に所定の深さでシリコン酸化物層を形成することが可能であり、シリコン酸化物層を移行フランク部と実質的に同一の高さにするために基体表面に対する移入角度が選定されることが有利である。
【００３０】
この処理法の特定の概念によれば、微細な、すなわち薄いシリコン酸化物層が基体表面の酸化によって形成され、これは埋込まれる酸化物層の酸素イオンを移入する前に行われる。微細な酸化物層の本質的な機能は、埋込まれるシリコン酸化物層の形成のために移入される酸素イオンを「内部へ向ける即ちとじ込める（dechannel ）」ようにすることである。
【００３１】
本発明はトランジスタを製造するための基体にも関する。第１の区域において基体は固体シリコン部分を覆うシリコン酸化物層を含み、第１の区域に囲まれる少なくとも１つの第２の区域においては、表面シリコン層はシリコン酸化物層によって実体シリコン部分から隔てられる。本発明によれば、基体は第２の区域の表面シリコン層と第１の区域の固体シリコン部分とを電気的に連結する少なくとも１つの移行側面部を有し、該移行側面部は第２の区域の埋込まれたシリコン酸化物層と第１の区域の表面シリコン酸化物層との間に位置される。
【００３２】
この基体は前述した処理法によって得られる。
【００３３】
この基体は第１の区域によって囲まれた例えば多数の第２の区域を有する。第２の区域の表面シリコン層はシリコン酸化物層によって第１の区域から相互に面絶縁される。
【００３４】
トランジスタ、特にＭＯＳトランジスタが第２の区域に形成可能である。このトランジスタは前述のキンク効果に影響されることなく、高いバイアス電圧に耐えることができる。寄生電流のキャリヤ（carriers）が能動区域、すなわち第２の区域の表面シリコン層に集積されることがなく、接触片（１つまたは複数）によって基体の固体部分に配向される。
【００３５】
本発明の他の特性および利点は、以下の添付図面を参照した限定を意図していない例示のための説明から得られる。
【００３６】
【発明の実施の形態】
以下の説明は、Ｐ型シリコンウェーハすなわちチップ１０から基体を準備することにを示している。しかし、これらの段階をＮ型のウェーハに置換えることは可能である。
【００３７】
基層と名付けられるシリコン酸化物層１２がシリコンウェーハ１０の表面の酸化によって形成され、この層１２の上にシリコン窒化物層１４が形成される。マスキング／エッチング作業によってシリコン窒化物層１４は、或る区域においてシリコン酸化物層１２を露出させるようになされる。該区域について局部的酸化を行われて、厚いシリコン酸化物ブロック１６が形成されるようにする。これにより図１に示された構造が与えられる。
【００３８】
シリコン窒化物層１４で覆われた基体部分は第１の区域と名付けられ、シリコン酸化物ブロック１６が占拠する区域（図１には１つのみが示される）は第２の区域と名付けられる。第１および第２の区域はそれぞれ２０、２２として示される。
【００３９】
基体にはいくつかの第２の区域２２を設けることができ、それらは第１の区域で囲まれる。しかしながら、本明細書のこれ以降では、ただ１つの第２の区域、すなわち図面で見られる区域だけを参照する。
【００４０】
この処理法の次の段階は、シリコン窒化物層１４、シリコン酸化物ブロック１６および基層１２を除去することであり、酸化によって形成される薄いすなわち微細なシリコン酸化物層２４が基体の全表面上に形成される。これが図２の構造を与える。図２は、この段階の後第２の区域２２は第１の区域の表面に対して陥没部を形成することを示している。
【００４１】
図３は埋込まれたシリコン酸化物層２６の形成を示している。この層の形成のために酸素イオンがシリコンウェーハ１０の表面を通して移入される。これに関連して、既に基体表面に形成されているシリコン酸化物層２４が移入される酸素イオンの投射ビームのとじ込め（dechannel ）リングすなわち正確な制御を可能として、均質な酸素濃度が移入区域で得られるようにすることに、注目しなければならない。
【００４２】
移入後に、層２６を形成して干渉性（coherent）となすために焼鈍が行われる。層２６はその後シリコンウェーハ１０内に表面シリコン層２７を形成し、シリコン層２７はウェーハ１０の固体シリコン部分から電気的に絶縁されている。
【００４３】
移入された酸素イオンのエネルギおよび移入量は、第１及び第２の区域２０、２２に所定深さの層２６が形成されるように選定される。例えば、層２６は１０〜２００ｎｍの深さで埋込まれる。埋込みシリコン酸化物層の形成に関しては文献２が参照され、その引用例は文末に示される。
【００４４】
層２６は基体表面の高さの差の状態に追従する。すなわち、第１及び第２の区域において等しい深さに埋込まれる。
【００４５】
図３の矢印は酸素イオンの移入ビームの方向を示す。これは基体平面に垂直な方向に対してθの角度をなしている。したがってイオンは第２の区域２２の少なくとも一つの側において、第１及び第２の区域２０、２２の間の移行フランク部３０に移入される。影になることによってイオンが不足するのを防止するために、ウェーハを回転させてすべてのフランク部３０に同量イオンが移入されるようにする。移行フランク部３０のイオン移入量はＤ・ｃｏｓθに等しく、Ｄは第１および第２の区域における移入量である。
【００４６】
投射角度は充分に小さく選定されて、すなわち酸化形状即ち酸化プロファイル（oxidation protile ）が十分急勾配とされて、区域２０、２２に埋込まれる層２６が移行フランク部３０の表面と実質的に同じ高さとなることを保証するようになされる。層２６は、表面に与えられているとき、または表面に接近しているとき、すなわち非常に浅い深度で埋込まれているときには、表面と実質的に同じ高さ位置にあると考えられる。
【００４７】
移行フランク部３０の表面に埋込み層２６が存在せず、表面下の限定された深さ位置に存在する場合は、表面酸化層２４の厚さを厚くするように酸化を実施して、酸化層２４が移行フランク部３０の区域における埋込み層に達するようにすることができる。
【００４８】
次の段階は部分的脱酸の実施で構成され、これにより基体表面の酸化層２４を完全に除去し、また、移行フランク部３０の層２４、２６の酸化物を消滅させることができる。これによってシリコン層およびフランク部３０のウェーハ１０のシリコンが露出される。
【００４９】
図４に示す構造は、露出されたシリコン上に単結晶シリコン層３２を形成することによって得られる。この層は、好ましくは８５０〜１３００゜Ｃの温度範囲、例えば１１００゜Ｃで、エピタクシー成長によって形成される。
【００５０】
エピタクシー成長が第１および第２の区域２０、２２における表面層２７およびフランク部３０におけるシリコンから行われるように制御される。
【００５１】
単結晶層３２をエピタクシー成長させる前に、すべての材料不純物を排除してシリコン層２７の欠陥を最少限に減少させるために、焼鈍が行われる。
【００５２】
次の段階は、シリコン層の平滑化と平坦化で構成され、第１の区域３０の層２６の位置で停止される。この作業は例えば機械化学的研磨作業によって行われる。図５に示す状態が得られる。
【００５３】
第１の区域２０における「埋込み」層２６は露出され、その後は基体の表面に現れている。第２の区域２２において、シリコン酸化物層２６はシリコン層２７と単結晶シリコン層３２とに覆われたままの状態であり、その厚さは平坦化作業によって減少される。この段階に引続いて、第１および第２の区域の基体表面は同一平面に位置される。
【００５４】
次の段階は図６に示すように基体表面の酸化で構成される。新しいシリコン酸化物層３４を形成することによって、第１の区域３０におけるシリコン酸化物層２６を厚くし、第２の区域２２におけるシリコン酸化物層３２を薄くすることが可能となる。
【００５５】
基体ウェーハ１０と同一の導電率型のドープ（doping）を達成するドープ不純物の移入が層３４を通して行われる。Ｐ型ドープを得るドープ不純物はほう素不純物である。
【００５６】
図７に矢印で示されるように実現される移入は、第１の区域２０においてシリコン酸化物層２６の下方へ、また第２の区域２２においては層２６の上方へ延在するＰプラス型のドープ領域３６が形成できるようにする。第２の区域２２においては、ドープされた領域は層２７と、層３２の少なくとも一部とに対応する。
【００５７】
区域２０、２２間の移行フランク３０の領域に侵入するドープ区域３６は、シリコン酸化物層２６の第２の区域の一部（以下に「能動」領域３８として示す）とシリコンウェーハ１０の固体部分との間の電気的接触を向上させることを可能にする。区域３６は能動領域３８内のラッチアップ（latch-up）を防止する機能も有しており、領域３８にはその後にトランジスタが形成される。
【００５８】
部分的脱酸に引続いてほう素移入が行われる。これによって層３２の薄くされた能動領域３８が露出されるが、第１の区域のシリコン酸化物層２６の薄くされた部分は保護される。これは図８に示す構造を与える。
【００５９】
シリコン酸化物層の形成が約１０５０゜Ｃもの比較的高温で実施されると、脱酸の終期において活性部分３８とシリコン酸化物層２６との間に丸められた縁部が得られる。丸められた縁部は符号４０を与えられている。
【００６０】
最終的に得られた基体はＳＯＩ構造の一連の凹所を有している。これらは表面において第１の区域のシリコン酸化物層によって互いに絶縁されている。
【００６１】
前述した処理法によれば、１つ以上の接触片が凹所のフランク部を通して形成され、能動部分に蓄積された電荷（ホール）を基体の固体部分に向かって排除して、このようにしてキンク効果を防止することが可能となされる。接触片は図８に符号３９で示されている。
【００６２】
図９および図１０は上述した方法で得られた基体を電界効果トランジスタの製造に使用することを示す。トランジスタの製造段階を以下に簡単に説明する。
【００６３】
図９は、特に能動領域の表面におけるゲートの酸化物（ＳｉＯ2 ）の層５０の形成、およびゲート材料層５２、例えば多結晶体シリコンの付着を示している。層５２はその後、図１０に示すゲート５４を得るために、図示しないマスクの形成および選択的エッチングによって成形される。
【００６４】
ソース（source）５６およびドレン（drain ）５８の領域は、ゲート５４をマスクとして使用して移入（implantation）を行うことにより、能動領域（active region ）内に形成される。
【００６５】
領域５６、５８は、例えば基体の固体シリコンウェーハと反対型、すなわち能動領域と反対型の電導性をもたらすイオンを使用して、二重移入（double implantation ）することで形成されるのが好ましい。
【００６６】
少量の第１の移入後に、ゲート５４の横方向スペーサ６０の形成、および多量の第２の移入が続けられる。
【００６７】
図示実施例においては、Ｎ型電導性をもたらすイオンの移入がＮ型トランジスタの形成を可能にする。
【００６８】
このようにして形成されたトランジスタまたは回路は浮動電位（floating potential）寄生ベース（parasitic base）を有していない。従ってキンク効果の影響を受けることがなく、したがってトランジスタはＳＯＩ基体上のＭＯＳデバイスとして通常許容される電圧より高い電圧でバイアスできる。この特性は製造されたトランジスタの性能特性を高めることが可能であるという利点をもたらす。
【００６９】
引用文献
（１）  電子装置のＩＥＥＥトランザクション、１９８５年２月、Ｅ．Ｄ．第３２巻、第２号４５８−４６２頁、コウイチ・カトウ他による「２キャリヤのモデリングを使用したＳＯＩ型ＭＯＳＦＥＴのキンク特性の解析」。
（２）  応用物理Ｌｅｔｔ．（Appl. Phys. Lett. ）４６（１１）、１９８５年６月１日、１０６４−１０６６頁、C. Jaussaud 氏他による「多量酸素イオンによるシリコン移入の微細構造」。
【図面の簡単な説明】
【図１】図１は本発明の処理法の変形例による基体表面に対する成形段階を示す概略断面図。
【図２】図２は図１と同様であるが異なる段階を示す概略断面図。
【図３】図３は図２に示された基体での埋込みシリコン酸化物層の形成を示す断面図。
【図４】図４は図３に示された基体の能動区域を成形する段階を示す概略断面図。
【図５】図５は図４の次の段階を示す概略断面図。
【図６】図６は図５の次の段階を示す概略断面図。
【図７】図７は図６の基体に不純物を移入する段階を示す概略断面図。
【図８】図８は図７の基体表面を還元する段階を示す概略断面図。
【図９】図９は本発明の基体に電界効果トランジスタを形成する段階を示す概略断面図。
【図１０】図１０は図９と同様な図であるが、その後の段階を示す概略断面図。
【符号の説明】
１０  シリコンウェーハ
１２  シリコン酸化物層
１４  シリコン窒化物層
１６  シリコン酸化物ブロック
２０  第１の区域
２２  第２の区域
２４  シリコン酸化物層
２６  シリコン酸化物層
２７  表面シリコン層
２８  酸素イオン移入方向
３０  移行フランク部
３２  微結晶シリコン層
３４  新しいシリコン酸化物層
３８  作動部
４０  丸めた縁部
５０  ゲートの酸化物
５２  ゲート材料層
５４  ゲート
５６  ソース（source）
５８  ドレン（drain ）
６０  スペーサ
【図１】
0004065580.tif 000002
【図２】
0004065580.tif 000003
【図３】
0004065580.tif 000004
【図４】
0004065580.tif 000005
【図５】
0004065580.tif 000006
【図６】
0004065580.tif 000007
【図７】
0004065580.tif 000008
【図８】
0004065580.tif 000009
【図９】
0004065580.tif 000010
【図１０】
0004065580.tif 000011