(57)【特許請求の範囲】
【請求項１】
参照波形生成手段の参照波形を基に直流入力電源を交流に変換して系統に出力するインバータ手段と、インバータ手段の出力電圧を検出する電圧検出手段と、電圧検出手段の出力からインバータ手段の出力電圧のゼロボルト位相を示す信号を出力するＺＶＰ作成手段と、前記ＺＶＰ作成手段が作成したゼロボルト位相出力信号の直前のタイミングのものと現在のタイミングのものとを比較する初期変動比較手段と、連続した２回目以降のゼロボルト位相出力信号の比較を行う積算変動比較手段と初期比較手段と積算変動比較手段を切り換える初期変動積算変動指示手段を備え、前記初期変動比較手段または積算変動比較手段が比較したゼロボルト位相出力信号が所定の範囲を超えたとき、積算変動比較手段がゼロボルト位相出力信号が所定の範囲を超えたことを検出した場合は、初期変動比較手段がゼロボルト位相出力信号が所定の範囲を超えたことを検出した場合に比べて、参照波形生成手段が生成する参照波形信号を長く時間遅延する遅延手段と、前記ＺＶＰ作成手段が作成したＺＶＰ信号に基づいて検出した周波数が許容値を超えたときにインバータ手段を停止する制御手段を備えた系統連系インバータ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、直流入力電源を系統電源に適合した交流に変換して系統に対して電力を供給する系統連系インバータに関するものである。
【０００２】
【従来の技術】
従来から使用されている系統連系インバータの一例を図１１を使用して説明する。系統連系インバータ１は直流電源２を例えば１００Ｖ６０Ｈｚ等の系統３の電源仕様に適合するように変換して、系統３に対して電力を供給する。４は系統３に接続している負荷、５は系統３と系統連系インバータ１を分離する開閉器である。系統連系インバータ１は、インバータ手段６と参照波形生成手段７と電圧検出手段８とＺＶＰ作成手段９から成っている。インバータ手段６は参照波形生成手段７から出力される参照波形に基づいた出力電流波形を形成し、系統３に対して電力を供給する。電圧検出手段８はトランスなどで構成しており、インバータ手段６の出力、即ち系統連系インバータ１の出力電圧波形を取り込んでいる。ＺＶＰ作成手段９は、前記電圧検出手段８の情報を基に、ゼロボルト位相位置を示す信号（ゼロボルトパルス）を作り、参照波形生成手段７に伝達している。参照波形生成手段７は、この信号を出力電流のゼロボルト位相位置として出力電流の参照波形を生成する。
【０００３】
【発明が解決しようとする課題】
しかしながら前記従来の系統連系インバータは、開閉器が開放状態、あるいは系統３に至る線路が断線している状態の時に、この状態を検出する手段を備えていないという課題を有している。つまり、前記状態の時に系統連系インバータが負荷に対して電力を供給し続けた場合には、例えば断線を復旧しようとする作業者が感電したりする事故を起こす可能性がある。
【０００４】
【課題を解決するための手段】
本発明は、インバータ手段が、ＺＶＰ作成手段が作成するゼロクロス信号の周波数が許容値を超えたときに動作を停止するようにして、系統連系インバータが系統と分断されたときには確実に動作を停止できる安全な系統連系インバータとしている。
【０００５】
【発明の実施の形態】
請求項１に記載した発明は、参照波形生成手段の参照波形を基に直流入力電源を交流に変換して系統に出力するインバータ手段と、インバータ手段の出力電圧を検出する電圧検出手段と、電圧検出手段の出力からインバータ手段の出力電圧のゼロボルト位相を示す信号を出力するＺＶＰ作成手段と、前記ＺＶＰ作成手段が作成したゼロボルト位相出力信号の直前のタイミングのものと現在のタイミングのものとを比較する初期変動比較手段と、連続した２回目以降のゼロボルト位相出力信号の比較を行う積算変動比較手段と初期比較手段と積算変動比較手段を切り換える初期変動積算変動指示手段を備え、前記初期変動比較手段または積算変動比較手段が比較したゼロボルト位相出力信号が所定の範囲を超えたとき、積算変動比較手段がゼロボルト位相出力信号が所定の範囲を超えたことを検出した場合は、初期変動比較手段がゼロボルト位相出力信号が所定の範囲を超えたことを検出した場合に比べて、参照波形生成手段が生成する参照波形信号を長く時間遅延する遅延手段と、前記ＺＶＰ作成手段が作成したＺＶＰ信号に基づいて検出した周波数が許容値を超えたときにインバータ手段を停止する制御手段を備えた系統連系インバータとしている。
【０００６】
【実施例】
（実施例１）
以下、本発明の第１の実施例について説明する。図１は本実施例の構成を示すブロック図である。１１は本実施例の系統連系インバータで、太陽電池等を使用している直流電源２の電圧を、１００Ｖ、６０Ｈｚ等の交流に変換して、開閉器５を介して系統３に接続している負荷３１に供給している。ここでは系統３は１００Ｖ、６０Ｈｚとしている。もちろん系統３が１００Ｖ、５０Ｈｚの場合には、系統連系インバータ１１は１００Ｖ、５０Ｈｚを負荷３１に供給している。
【０００７】
系統連系インバータ１１は、インバータ手段１６と参照波形生成手段１７と電圧検出手段１８とＺＶＰ作成手段１９と制御手段３０と参照波形用周期分割手段２０と解列器２１から成っている。インバータ手段１６は、スイッチング素子とスイッチング素子を駆動するインバータ制御部によって構成している。また、参照波形生成手段１７は前記インバータ手段１６の出力が５０Ｈｚまたは６０Ｈｚの正弦波となるように、各瞬間の動作を定めているものである。つまり、インバータ手段１６は参照波形生成手段１７が生成している参照波形を参照することによって、直流電源２を商用周波数の正弦波に変換している。電圧検出手段１８は本実施例ではトランスを使用しており、インバータ手段１６の出力、即ち系統連系インバータ１１の出力の電圧波形を取り込んで、適当な大きさの信号電圧に変換して、ＺＶＰ作成手段１９に伝達している。ＺＶＰ作成手段１９は、電圧検出手段１８の信号を受けて、ゼロボルト位置を示すゼロボルト位相位置信号（以下ＺＶＰ信号と称する）を作って、前記参照波形生成手段１７と参照波形用周期分割手段２０に伝達している。参照波形用周期分割手段２０は、ＰＬＬ回路などによって構成しており、ＺＶＰ作成手段１９が作成しているＺＶＰ信号による半周期あるいは１周期間を任意の間隔に等分割する信号を発生している。本実施例では、半周期間を１２８に等分割しているものである。前記参照波形生成手段１７は、ＺＶＰ作成手段１９が作成しているＺＶＰ信号と、参照波形用周期分割手段２０が作成している分割信号に基づいて前記参照波形を生成して、インバータ手段１６を構成するインバータ制御部に伝達している。制御手段３０は、ＺＶＰ作成手段１９で作られたＺＶＰ信号により系統連系インバータ１１の出力電圧の周波数が許容値を超えるとインバータ手段１６を停止すると共に解列器２１を開放する。
【０００８】
以下本実施例の動作について説明する。使用者が図示していないスイッチをオンすると、インバータ手段１６を構成するインバータ制御部が同じくインバータ手段１６を構成するスイッチング素子を駆動して、直流電源２の電圧をオンオフして商用交流に変換し、負荷３１に供給する。このとき、系統３の商用周波数の変動などによって、系統連系インバータ１１の出力電圧の周波数が変化したときは、電圧検出手段１８が瞬時にこの状態での出力電圧の変化を把握して、ＺＶＰ作成手段１９がこの状態でのＺＶＰ信号を作成する。従って、参照波形生成手段１７はこの状態に応じた参照波形を作成して、前記インバータ制御部に伝達している。したがって、インバータ手段１６はこの参照波形をもとに動作するため、商用周波数の変動があった時には、この変動した周波数の交流波形を作成しているものである。
【０００９】
また、系統３の停電や、開閉器５の開放等が起きた場合には、負荷４の両端の電圧と周波数が変動する。電圧検出手段１８は、この変動した状態での出力電圧と周波数の変化を把握して、ＺＶＰ作成手段１９がこの状態でのＺＶＰ信号を作成し、制御手段３０に伝達している。本実施例では制御手段３０は、ＺＶＰ作成手段１９が作成したＺＶＰ信号に基づいて検出した周波数が許容値を超えたときにインバータ手段１６を停止させているものである。本実施例では前記許容値は±１０％に設定している。こうして、インバータ手段１６が停止されると、系統連系インバータ１１は駆動を停止して、負荷３１に電流を供給することはないものである。
【００１０】
以上のように本実施例によれば、ＺＶＰ作成手段１９が作成するゼロクロス信号の周波数が許容値を超えたときに動作を停止するようにして、負荷３１が停電等によって系統３と分断されたときには確実に動作を停止でき、安全な系統連系インバータを実現しているものである。
【００１１】
（実施例２）
続いて本発明の第２の実施例について説明する。図２は本実施例の構成を示すブロック図である。図１と同一番号の構成要素は同一の機能を有しているものとする。２２は本実施例の系統連系インバータで、比較手段２３と遅延手段２４を有している。比較手段２３は、ＺＶＰ作成手段１９が作成したゼロボルト位相出力信号の直前のタイミングのものと現在のタイミングのものとを比較しているものである。また、遅延手段２４は比較手段２３が比較したゼロボルト位相出力信号が所定の範囲を超えたとき、参照波形生成手段１７が生成する参照波形信号を遅延して、インバータ手段１６に供給しているものである。
【００１２】
以下本実施例の動作について説明する。実施例１で説明したように、系統３の停電や、開閉器５の開放等が起きた場合には、負荷４の両端の電圧と周波数が変動する。電圧検出手段１８は、この変動した状態での出力電圧と周波数の変化を把握して、ＺＶＰ作成手段１９がこの状態でのＺＶＰ信号を作成し、制御手段３０に伝達している。このとき本実施例では、ＺＶＰ作成手段１９が作成したゼロボルト位相出力信号の直前のタイミングのものと現在のタイミングのものとを比較している。この比較によって、前記停電等の異常が発生した瞬間にはゼロボルト位相出力信号から演算した周波数が所定の範囲を超えるため、停電等の異常が発生したことを把握することが出来るものである。比較手段２３の出力信号は遅延手段２４に伝達されており、遅延手段２４は参照波形生成手段１７が生成する参照波形信号を一定時間だけ遅延して、インバータ手段１６に供給する。従ってこの状態ではインバータ手段１６が発生する電圧或いは電流は、正規の正弦波から遅延された波形となるものである。このため、電圧検出手段１８が検出する電圧波形は、確実に正規の波形から位相がずれたものとなって、ＺＶＰ作成手段１９が作成するＺＶＰ信号も当然正規の周波数からずれたものとなる。従って、制御手段３０が認識する周波数は確実に所定の範囲を超えるものとなって、制御手段３０は速やかにインバータ手段１６を停止し、また、解列器２１を開くものである。
【００１３】
以上のように本実施例によれば、比較手段２３がＺＶＰ作成手段１９が作成したゼロボルト位相出力信号から演算した周波数の直前のタイミングのものと現在のタイミングのものとを比較する信号を発生し、この信号が所定の範囲を超えたときに、参照波形生成手段１７が生成する参照波形信号を遅延するようにして、負荷４が系統３と分断されたときに積極的にインバータ手段１５が出力する波形を正規の波形から遅延させて、確実に動作を停止できる安全な系統連系インバータを実現するものである。
【００１４】
（実施例３）
続いて本発明の第３の実施例について説明する。図３は本実施例の構成を示すブロック図である。本実施例では、系統連系インバータ３２はリセット手段３６を有している。リセット手段３６の入力端子には、比較手段２３の出力信号が、また、ＺＶＰ作成手段１９の出力信号が入力される。リセット手段３６は前記比較手段２３の出力信号によって決められるタイミングのＺＶＰ作成手段１９のＺＶＰ信号と現在のタイミングのＺＶＰ信号とを比較しているものである。この結果、ＺＶＰ作成手段１９が作成するＺＶＰ信号が変化しなかったときには、リセット手段３６によって、参照波形の位相を元に戻すように作用するものである。
【００１５】
つまり本実施例では、負荷４が系統３から分断された原因がノイズ等によるものであった場合には、直ちに常態に復旧することができるものである。
【００１６】
（実施例４）
続いて本発明の第４の実施例について説明する。図４は本実施例の構成を示すブロック図である。本実施例では、電圧検出手段１８はバンドパスフィルタ４２を有している。バンドパスフィルタ４２は、高周波ノイズや高調波ノイズなどの系統周波数近辺以外の周波数成分を除去しているものである。従って本実施例によれば、ＺＶＰ作成手段１９が作成するＺＶＰ信号は、前記ノイズ類による影響のない正確なものとなる。このため、本実施例によれば停電による位相のズレを明確に把握でき、負荷が系統と分断されたときには確実に動作を停止できる安全な系統連系インバータとしている。
【００１７】
（実施例５）
続いて本発明の第５の実施例について説明する。図５は本実施例の構成を示すブロック図である。本実施例ではＺＶＰ作成手段１９は、バンドパスフィルタ補正手段５２を有している。バンドパスフィルタ補正手段５２は、ＺＶＰ作成手段１９の出すゼロボルト信号の位相をずらすものである。あるいは参照波形用周期分割手段２０の等分割信号に対して、ＺＶＰ作成手段１９が出力するゼロボルト信号の位相を１分割分だけ前に出す、或いは１分割分だけ後出しするものである。このため、参照波形生成手段１７が出力する参照波形信号はバンドパスフィルタ４２による影響を受けることのない、正確な位相を保ったものとなる。
【００１８】
以上のように本実施例によれば、バンドパスフィルタ４２の周波数特性による位相のずれを補正するようにして、バンドパスフィルタ４２を通すことによって発生する参照波形生成手段２０の波形の位相のズレを無くし、ＺＶＰ作成手段１９によって検出する周波数の精度が向上し、しかも遅延手段２３の動作と相まって検出速度の安定した系統連系インバータを実現するものである。
【００１９】
（実施例６）
続いて本発明の第６の実施例について説明する。本実施例では、電圧検出手段１８は５０Ｈｚバンドパスフィルタ６２、６０Ｈｚバンドパスフィルタ６３を有しており、ＺＶＰ作成手段１９は、５０・６０Ｈｚ切り換え手段６４を有している。このため、５０Ｈｚと６０Ｈｚでのバンドパスフィルタの位相ずれによる検出精度の悪さを改善でき、電圧検出手段１８の検出精度を高め、高周波ノイズや高調波ノイズなどの系統周波数近辺以外の周波数成分を除去しＺＶＰ作成手段１９は確実なゼロボルト信号を生成することができるものである。
【００２０】
以上のように本実施例によれば、５０Ｈｚ地域であっても６０Ｈｚ地域であっても停電の検出が確実で、停電時には確実に動作を停止できる系統連系インバータを実現するものである。
【００２１】
（実施例７）
続いて本発明の第７の実施例について説明する。本実施例では、系統連系インバータ７１はカウンタ手段７２を有している。カウンタ手段７２は比較手段２３の出力端子に接続されている。比較手段２３は、ＺＶＰ作成手段１９が作成したＺＶＰ信号の前回のタイミングのものと今回のタイミングのものとを比較しており、両者の差に応じた変動超過信号をカウンタ手段７２に出力している。カウンタ手段７２は、遅延手段２４に前記変動超過信号に応じた信号を出力しているものである。このため、遅延手段２４は参照波形生成手段１７が生成した参照波形の位相をカウンタ手段７２によって設定された時間だけ位相をずらせたものとしている。
【００２２】
このため、インバータ手段１６が出力する交流の波形の位相は、遅延手段２４によって遅延された時間だけずれることになるものである。この結果、電圧検出手段１８が検出する電圧の位相は、確実に正規の位相からずれたものとなって、制御手段３０は確実にインバータ手段１６を停止させる、あるいは解列器２１を開くものである。
【００２３】
以上のように本実施例によれば、ＺＶＰ作成手段１８が作成したゼロボルト位相出力信号の直前のタイミングのものと現在のタイミングのものとを比較する比較手段２３の出力信号をカウンタ手段７２によってカウントして、ゼロボルト位相出力信号が所定値から外れた度合いに応じて遅延手段２４が参照波形信号を遅延して、負荷４が系統と分断されたときに積極的にインバータ手段１６が出力する波形を正規の波形から遅延させて、確実に動作を停止できる安全な系統連系インバータを実現できるものである。
【００２４】
（実施例８）
続いて本発明の第８の実施例について説明する。図８は本実施例の構成を示すブロック図である。本実施例の系統連系インバータ８１は、タイマ手段８２を有している。タイマ手段８２は、比較手段２３に接続されている。このため、比較手段２３が比較動作を行うタイミングはタイマ手段８２によって決定されるものである。つまり、系統３の停電等を検知する場合に、ノイズ等による影響によって誤検知することを防止するために、前記停電が発生してからインバータ手段１６が駆動を停止するまでの時間は各種の技術基準あるいはガイドラインによって設定されている。例えば、通産省資源エネルギー庁が監修している「分散型電源系統連系技術指針（平成５年１１月発行）」には、単独運転検出機能の解列時限として０．５秒以上１秒以内と規定されている。
【００２５】
このため本実施例では、タイマ手段３２によって比較手段２３の動作タイミングを設定するようにしているものである。このため本実施例によれば、インバータ手段１６の周波数のずれを観測するまでの時間、即ち、比較手段２３の検出時間を任意の時間に設定することにより、インバータ停止までの時間を任意のものとすることができ、市場の要望、技術基準、ガイドライン等に対応できる系統連系インバータを実現するものである。
【００２６】
（実施例９）
続いて本発明の第９の実施例について説明する。図９は本実施例の構成を示すブロック図である。本実施例では、系統連系インバータ９１は正負決定手段９２を備えている。正負決定手段９２は、比較手段２３の出力に接続されており、比較手段２３の出す変動超過信号が周波数が上昇したものか、周波数が低下したものかを判別して、正または負として遅延手段２４に連絡している。つまり、例えば正負決定手段９２が比較手段２３の出力が正であると決定した場合は、換言すれば、ＺＶＰ作成手段１９が作成したＺＶＰ信号から演算した周波数が上昇傾向にある場合には、遅延手段２４に対して参照波形生成手段１７が生成した参照波形の位相を進めるように作用する。また、正負決定手段９２が比較手段２３の出力が負であると決定した場合は、換言すれば、ＺＶＰ作成手段１９が作成したＺＶＰ信号から演算した周波数が下降傾向にある場合には、遅延手段２４に対して参照波形生成手段１７が生成した参照波形を遅らせるように作用する。
【００２７】
これにより、遅延手段２４は周波数の変動した方向へ参照波形を移動することになる。従って、インバータ手段１６が出力する出力波形は同様の理由で周波数の変動を増幅する方向に位相がずれるものである。従って、電圧検出手段１８が検出する電圧の位相も前記同様に位相がずれるものである。つまり、ＺＶＰ作成手段１９が作成するＺＶＰ信号は同様に位相がずれ、制御手段３０が検知する周波数は確実に基準値を越えるものとなる。そこで制御手段３０は、インバータ手段１６を停止する、若しくは、解列器２１を開くものである。
【００２８】
また、複数台の系統連系インバータが同一系統３に接続されたときに検出できないという不都合を防止しうるものである。すなわち、複数台の系統連系インバータが系統３の分断を検出したとき、各々が予め決められた方向に参照波形を移動させた場合、それぞれが打ち消し合って結果的に系統連系インバータの出力の変動を見つけられない場合がある。本実施例はこれを防止し、複数の系統連系インバータを使用しても、確実に停電の検出ができる系統連系インバータを実現するものである。
【００２９】
以上のように、本実施例によれば、遅延手段２４が正負決定手段９２が決定した比較信号の正負に応じて遅延時間を決定するようにして確実に停電を検出でき、また、複数の系統連系インバータが接続されたときにも確実に停電を検出でき動作を停止できる系統連系インバータを実現するものである。
【００３０】
（実施例１０）
続いて、本発明の第１０の実施例について説明する。図１０は本実施例の構成を示すブロック図である。本実施例では、系統連系インバータ９５は初期変動比較手段９６、積算変動比較手段９７、初期変動・積算変動指示手段９８を有している。初期変動比較手段９６は、系統３との分断前の周波数と分断後の周波数を比較し、任意の規格値以上の周波数変動があったとき遅延手段２４に対して参照波形の位相をずらすことを指示する。積算変動比較手段９７は、初期変動・積算変動指示手段９８の指示によって、比較動作を実行するものであって、前記初期変動比較手段９６が１回目のＺＶＰ作成手段１９からの信号を比較するのに対して、２回目以降のＺＶＰ作成手段１９からの信号を比較し、この信号を遅延手段２４に伝達している。本実施例では、遅延手段２４は積算変動比較手段９７からの信号を積算して、積算結果に応じて参照波形生成手段１７から受けた参照波形信号を遅延している。
【００３１】
以下本実施例の動作を説明する。初期変動比較手段９６がＺＶＰ作成手段１９のＺＶＰ信号により、系統３の分断を検出したとき、遅延手段２４に信号を出力し遅延手段２４は参照波形を遅延する。これにより、インバータ手段１６の出力電圧の周波数がずれると、ＺＶＰ作成手段１９の信号により積算変動比較手段９７はこれを検出し、遅延手段２４に信号を出力する。積算変動比較手段９７からの信号を受けた遅延手段２４は参照波形を位相をずれして出力する。このとき、遅延手段２４がずらす位相の量は遅延手段２４が初期変動比較手段９６から信号を受けたときと、積算変動手段９７から信号を受けたときで異なって設定できるようにしてある。遅延手段２４が初期変動比較手段９６からの信号を受けるか、積算変動比較手段９７からの信号を受けるかは初期変動・積算変動指示手段９８が決定しているものである。初期変動・積算変動指示手段９８は周波数変動が１回目のもののとき初期変動比較手段９６の信号を有効にし、連続した２回目以降の周波数変動に対しては積算変動比較手段９７の出力信号を有効とする。
【００３２】
つまり、本実施例では、初期変動比較手段９６によって比較する信号はノイズによるものか、または、系統３の停電によるものか見当を付けるためのものとしている。すなわち、初期変動比較手段９６によって、変動幅が所定値を越えた場合には、遅延手段２４は参照波形生成手段１７から受けた参照波形信号を短い時間だけ遅延させている。例えば本実施例では１μｓと設定している。また、積算変動比較手段９７が変動幅が所定値を越えたことを検知すると、遅延手段２４は参照波形生成手段１７から受けた参照波形信号を例えば５μｓ遅延させている。この結果、ＺＶＰ作成手段１９が作成するＺＶＰ信号によって制御手段３０が所定値を越える周波数変動を検知した場合には、直ちにインバータ手段１６を停止する。あるいは解列器２１を開く。すなわち、前記積算変動比較手段９７による検知によって、制御手段３０は系統３の停電を明確に把握したものである。
【００３３】
以上のように本実施例によれば、初期変動比較手段９６と積算変動比較手段９７の両方を使い分けるようにして、ノイズによる誤作動を防止でき、停電時には確実に動作を停止できる系統連系インバータとしている。
【００３４】
【発明の効果】
請求項１に記載した発明によれば、ノイズによる誤作動を防止でき、停電時には確実に動作を停止できる系統連系インバータを実現するものである。
【図面の簡単な説明】
【図１】  本発明の第１の実施例である系統連系インバータの構成を示すブロック図
【図２】  本発明の第２の実施例である系統連系インバータの構成を示すブロック図
【図３】  本発明の第３の実施例である系統連系インバータの構成を示すブロック図
【図４】  本発明の第４の実施例である系統連系インバータの構成を示すブロック図
【図５】  本発明の第５の実施例である系統連系インバータの構成を示すブロック図
【図６】  本発明の第６の実施例である系統連系インバータの構成を示すブロック図
【図７】  本発明の第７の実施例である系統連系インバータの構成を示すブロック図
【図８】  本発明の第８の実施例である系統連系インバータの構成を示すブロック図
【図９】  本発明の第９の実施例である系統連系インバータの構成を示すブロック図
【図１０】  本発明の第１０の実施例である系統連系インバータの構成を示すブロック図
【図１１】  従来例である系統連系インバータの構成を示すブロック図
【符号の説明】
１１  系統連系インバータ
１６  インバータ手段
１７  参照波形生成手段
１８  電圧検出手段
１９  ＺＶＰ作成手段
２０  参照波形用周期分割手段
２１  解列器
２２  系統連系インバータ
２３  比較手段
２４  遅延手段
３０  制御手段
３１  負荷
３１  系統連系インバータ
３２  系統連系インバータ
３６  リセット手段
４１  系統連系インバータ
４２  バンドパスフィルタ
５１  系統連系インバータ
５２  バンドパスフィルタ補正手段
６１  系統連系インバータ
６２  ５０Ｈｚバンドパスフィルタ
６３  ６０Ｈｚバンドパスフィルタ
６４  ５０・６０Ｈｚ切り換え手段
７１  系統連系インバータ
７２  カウンタ手段
８１  系統連系インバータ
８２  タイマ手段
９１  系統連系インバータ
９２  正負決定手段
９５  系統連系インバータ
９６  初期変動比較手段
９７  積算変動比較手段
９８  初期変動・積算変動指示手段
【図１】
0004110643.tif 000002
【図２】
0004110643.tif 000003
【図３】
0004110643.tif 000004
【図４】
0004110643.tif 000005
【図５】
0004110643.tif 000006
【図６】
0004110643.tif 000007
【図７】
0004110643.tif 000008
【図８】
0004110643.tif 000009
【図９】
0004110643.tif 000010
【図１０】
0004110643.tif 000011
【図１１】
0004110643.tif 000012