(57)【特許請求の範囲】
【請求項１】
下層配線上に第１絶縁膜を形成する工程と、
前記第１絶縁膜上にエッチングのストッパ層を形成する工程と、
前記ストッパ層上に第２絶縁膜を形成する工程と、
前記第２絶縁膜、前記ストッパ層および前記第１絶縁膜をエッチングにより除去して接続孔を形成する工程と、
前記ストッパ層を露出させるまで前記第２絶縁膜をエッチングにより除去して、前記第２絶縁膜に配線溝を形成する工程と、
前記第２絶縁膜に配線溝を形成する工程において前記第２絶縁膜を除去する際に実施したエッチングと同一のエッチングをさらに続けて、前記配線溝と前記接続孔との連結部における前記ストッパ層および前記第１絶縁膜を削って、前記配線溝側の前記接続孔の端部の径を拡げる工程と、
前記配線溝および前記接続孔を導電材料で埋め込む工程と
を有する半導体装置の製造方法。
【請求項２】
前記配線溝側の前記接続孔の端部の径を拡げる工程の後、前記配線溝および前記接続孔を導電材料で埋め込む工程の前に、前記配線溝に露出した前記ストッパ層を除去する工程をさらに有する
請求項１記載の半導体装置の製造方法。
【請求項３】
前記第１絶縁膜を形成する工程の前に、前記下層配線上にエッチングのストッパとなる下層ストッパ層を形成する工程をさらに有し、
前記接続孔を形成する工程において、前記下層ストッパ層を露出させる接続孔を形成し、
前記配線溝側の前記接続孔の端部の径を拡げる工程の後、前記配線溝および前記接続孔を導電材料で埋め込む工程の前に、前記接続孔に露出した前記下層ストッパ層および前記配線溝に露出した前記ストッパ層を除去する工程をさらに有する
請求項１記載の半導体装置の製造方法。
【請求項４】
前記配線溝および前記接続孔を導電材料で埋め込む工程は、
前記配線溝および前記接続孔を埋め込むように前記第２絶縁膜上に導電材料を堆積させる工程と、
前記配線溝および前記接続孔に埋め込まれた前記導電材料を残しながら、前記第２絶縁膜上に堆積した前記導電材料を研磨により除去する工程と
を有する請求項１記載の半導体装置の製造方法。
【請求項５】
前記配線溝および前記接続孔を導電材料で埋め込む工程において、銅を含む導電材料を埋め込む
請求項４記載の半導体装置の製造方法。
【請求項６】
前記第２絶縁膜上に導電材料を堆積させる工程の前に、前記配線溝および前記接続孔の内壁面を被覆して、前記第２絶縁膜上に銅の拡散を防止するバリア膜を形成する工程をさらに有し、
前記導電材料を堆積させる工程において、前記配線溝および前記接続孔を埋め込むように前記バリア膜上に銅を含む前記導電材料を堆積させ、
前記導電材料を研磨により除去する工程において、前記配線溝および前記接続孔に埋め込まれた前記バリア膜および前記導電材料を残しながら、前記第２絶縁膜上に堆積した前記バリア膜および前記導電材料を研磨により除去する
請求項５記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えば、配線溝と接続孔を導電材料により埋め込むことにより、配線とコンタクトを同時に形成するデュアルダマシンプロセスを有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
ＬＳＩの微細化の進展に伴い、配線抵抗と配線容量によるＬＳＩ性能への影響が無視できない値になりつつある。配線材料にアルミニウム（Ａｌ）を用い、層間絶縁膜に酸化シリコン（ＳｉＯ2 ）を用いた配線構造では、全体に占める配線遅延の割合が０．１８μｍ世代以降、急激に増大する。
【０００３】
隣接する配線間隔の縮小化や配線間の対向面積の増加を抑制しつつ、配線間容量や配線抵抗を低減するため、絶縁材料には従来の酸化シリコンより低誘電率の材料を用い、配線材料としてはアルミニウムの代わりに銅（Ｃｕ）を用いたＬＳＩの開発が進められている。銅は、アルミニウムに比べ比抵抗が低く、融点が高いことから、配線遅延の低減と信頼性の大幅な向上が期待されている。
【０００４】
微細な配線パターンの加工は、これまでアルミニウムからなるメタル層を全面成膜し、この上にエッチング耐性のあるマスクを被せ、不要なメタル領域をエッチングにより除去して、所望の配線構造を形成していた。
【０００５】
しかし、銅配線の場合、ドライエッチングによる微細構造形成が実用上困難であるため、絶縁膜をエッチングすることにより絶縁膜内に予め配線溝を形成し、配線溝内に銅を埋め込む方法、いわゆるダマシン（Damascene)法が用いられている。特に、上下の配線を相互に接続する接続孔と上層配線の配線溝を予め形成した後、一括して銅を埋め込むデュアルダマシン法が開発の中心となっている。
【０００６】
しかしながら、デュアルダマシン法では、配線の微細化が進むと、接続孔と配線溝に銅を隙間なく埋め込むことが困難となり、その結果、接続孔内にボイドが形成されやすく、導電性不良が発生し易いといった問題がある。
【０００７】
以上の問題を解決する目的から、デュアルダマシンプロセスとして、例えば、特開平１０−２２９１２２号公報や、特開２０００−２９９３７６号公報に記載の技術がある。
【０００８】
特開平１０−２２９１２２号公報に記載の技術では、層間絶縁膜を接続孔のパターンでハーフエッチングすることにより接続孔を層間絶縁膜の途中まで形成し、次に、層間絶縁膜を配線溝のパターンでエッチングすることにより、配線溝を形成するとともに接続孔を下層配線に到達するように形成している。このときの配線溝の形成のためのエッチング時において、接続孔の配線溝側の端部であって、角部となっていた部分をもエッチングして、接続孔の開口径が配線溝に向かって広がるような形状とすることにより、この後に行う配線溝および接続孔への配線材料の埋め込みにおいて、埋め込み性を向上させることとしている。
【０００９】
特開２０００−２９９３７６号公報に記載の技術では、下層絶縁膜と上層絶縁膜の２層を形成し、まず、上層絶縁膜に接続孔のパターンで開口を形成し、さらに下層絶縁膜にテーパー形状となるような接続孔をエッチングにより形成し、その後、上層絶縁膜に配線溝を形成している。
【００１０】
【発明が解決しようとする課題】
しかしながら、特開平１０−２２９１２２号公報に記載の技術では、エッチングにより配線溝を形成する際に、基板面内において、エッチング深さのばらつきが生じてしまい、後に当該配線溝に形成する配線膜厚のばらつきを生じることとなり、配線抵抗や、配線間容量のばらつきが大きくなってしまうという問題がある。
【００１１】
また、特開２０００−２９９３７６号公報に記載の技術では、下層絶縁膜に接続孔を形成する際に、上端から下端に向けて連続的に径が狭まるテーパー形状となるようなエッチング条件でエッチングを行うため、接続孔の下端の面積が確保されない場合には、抵抗の増加等といった不具合が生じることとなってしまう。接続孔の上端の径を充分大きくすれば、接続孔の下端の面積を確保することも可能であるが、デザインルールの制約もあることから下端の面積を確保することに困難を伴う場合がある。
【００１２】
本発明は上記の事情に鑑みてなされたものであり、その目的は、配線溝や接続孔の深さのばらつきを抑制しつつ、かつ、下層配線との接続面積を確保した状態で接続孔への導電材料の埋め込み性を向上させることができる半導体装置の製造方法を提供することにある。
【００１３】
【課題を解決するための手段】
上記の目的を達成するため、本発明の半導体装置の製造方法は、下層配線上に第１絶縁膜を形成する工程と、前記第１絶縁膜上にエッチングのストッパ層を形成する工程と、前記ストッパ層上に第２絶縁膜を形成する工程と、前記第２絶縁膜、前記ストッパ層および前記第１絶縁膜をエッチングにより除去して接続孔を形成する工程と、前記ストッパ層を露出させるまで前記第２絶縁膜をエッチングにより除去して、前記第２絶縁膜に配線溝を形成する工程と、前記第２絶縁膜に配線溝を形成する工程において、前記第２絶縁膜を除去する際に実施したエッチングと同一のエッチングをさらに続けて、前記配線溝と前記接続孔との連結部における前記ストッパ層および前記第１絶縁膜を削って、前記配線溝側の前記接続孔の端部の径を拡げる工程と、前記配線溝および前記接続孔を導電材料で埋め込む工程とを有する。
【００１４】
前記配線溝側の前記接続孔の端部の径を拡げる工程の後、前記配線溝および前記接続孔を導電材料で埋め込む工程の前に、前記配線溝に露出した前記ストッパ層を除去する工程をさらに有する。
【００１５】
前記第１絶縁膜を形成する工程の前に、前記下層配線上にエッチングのストッパとなる下層ストッパ層を形成する工程をさらに有し、前記接続孔を形成する工程において、前記下層ストッパ層を露出させる接続孔を形成し、前記配線溝側の前記接続孔の端部の径を拡げる工程の後、前記配線溝および前記接続孔を導電材料で埋め込む工程の前に、前記接続孔に露出した前記下層ストッパ層および前記配線溝に露出した前記ストッパ層を除去する工程をさらに有する。
【００１６】
前記配線溝および前記接続孔を導電材料で埋め込む工程は、前記配線溝および前記接続孔を埋め込むように前記第２絶縁膜上に導電材料を堆積させる工程と、前記配線溝および前記接続孔に埋め込まれた前記導電材料を残しながら、前記第２絶縁膜上に堆積した前記導電材料を研磨により除去する工程とを有する。
【００１７】
前記配線溝および前記接続孔を導電材料で埋め込む工程において、銅を含む導電材料を埋め込む。
【００１８】
前記第２絶縁膜上に導電材料を堆積させる工程の前に、前記配線溝および前記接続孔の内壁面を被覆して、前記第２絶縁膜上に銅の拡散を防止するバリア膜を形成する工程をさらに有し、前記導電材料を堆積させる工程において、前記配線溝および前記接続孔を埋め込むように前記バリア膜上に銅を含む前記導電材料を堆積させ、前記導電材料を研磨により除去する工程において、前記配線溝および前記接続孔に埋め込まれた前記バリア膜および前記導電材料を残しながら、前記第２絶縁膜上に堆積した前記バリア膜および前記導電材料を研磨により除去する。
【００１９】
上記の本発明の半導体装置の製造方法では、まず、第２絶縁膜、ストッパ層および第１絶縁膜をエッチングにより除去して接続孔を形成することにより、下端の面積を確保した状態の接続孔を形成しておく。
次に、ストッパ層を露出させるまで第２絶縁膜をエッチングにより除去して、第２絶縁膜に配線溝を形成する。このとき、ストッパ層はエッチングのストッパとなることから、形成される配線溝の深さのばらつきが抑制された状態で配線溝が形成される。
次に、第２絶縁膜に配線溝を形成する工程において第２絶縁膜を除去する際に実施したエッチングと同一のエッチングをさらに続けることにより、配線溝と接続孔との連結部におけるストッパ層および第１絶縁膜を削って、配線溝側の接続孔の端部の径を拡げる。これにより、接続孔の下層配線との接続面積を確保した状態で、配線溝側の接続孔の端部の径が拡がることとなる。
その後、配線溝および接続孔を導電材料で埋め込む。このとき、配線溝側の接続孔の端部の径が拡がった状態にあることから、接続孔への導電材料の埋め込みは容易となる。
【００２０】
【発明の実施の形態】
以下に、本発明の半導体装置の製造方法の実施の形態について、図面を参照して説明する。
【００２１】
図１は、本実施形態に係る半導体装置の製造方法により製造したデュアルダマシン構造を有する半導体装置の一例を示す断面図である。
ＭＯＳトランジスタやその他の半導体素子を形成した半導体基板１０上に、例えば酸化シリコンからなる下層絶縁膜１１が形成されており、下層絶縁膜１１には、半導体基板１０に達する開口部が形成されており、当該開口部の内壁面を被覆して銅の拡散を防止するＴａ、Ｔｉ、ＴａＮ、ＴｉＮ等からなるバリアメタル１２が形成され、その内部に例えば銅等の導電層１３が埋め込まれて、下層絶縁膜１１に埋め込まれたバリアメタル１２および導電層１３により下層配線である第１層配線Ｗ１が形成されている。なお、図示はしないが、当該第１層配線Ｗ１は、半導体基板１０に形成された半導体素子等と第１層コンタクトを介して接続されている。
【００２２】
下層絶縁膜１１および第１層配線Ｗ１上には、例えば窒化シリコン等からなる銅の拡散を防止する拡散防止膜１４が形成され、当該拡散防止膜１４上に、例えば酸化シリコン等からなる第１絶縁膜１５が形成されている。
【００２３】
第１絶縁膜１５上には、例えば窒化シリコン等からなりエッチングのストッパとなるエッチングストッパ膜１６が形成され、エッチングストッパ膜１６上には、例えば酸化シリコン等からなる第２絶縁膜１７が形成されている。
【００２４】
上記の第２絶縁膜１７およびエッチングストッパ膜１６には、配線溝１７ａが形成されており、さらに、第１絶縁膜１５および拡散防止膜１４を貫通して第１層配線Ｗ１の上面を露出させる接続孔１５ａが上記配線溝１７ａに連通して形成されている。
【００２５】
本実施形態では、第１絶縁膜１５に形成された接続孔１５ａの径が、配線溝１７ａ側の端部において広がった形状を有しており、当該接続孔１５ａへ導電材料が埋め込まれやすいようになっている。
【００２６】
連通する接続孔１５ａおよび配線溝１７ａの内壁面を被覆して、例えば、銅の拡散を防止するＴａ、Ｔｉ、ＴａＮ、ＴｉＮ等からなるバリアメタル１８が形成されており、その内部に例えば銅からなる導電層１９が埋め込まれて形成されている。
配線溝１７ａに埋め込まれたバリアメタル１８および導電層１９により第２層配線Ｗ２が構成されており、接続孔１５ａに埋め込まれたバリアメタル１８および導電層１９により第２層コンタクトＣ２が構成されている。
上記の構造において、第２層配線Ｗ２は第２層コンタクトＣ２を介して下層配線である第１層配線Ｗ１に接続している構成となっている。
【００２７】
次に、上記構成の半導体装置の製造方法について、図２〜図８を参照して説明する。
【００２８】
まず、図２（ａ）に到るまでの工程について説明する。
ＭＯＳトランジスタやその他の半導体素子が形成され、図示しないコンタクトが絶縁膜に埋め込まれて形成された半導体基板１０上に、例えばＣＶＤ（Chemical Vapor Deposition ）法などにより酸化シリコンを堆積させ、下層絶縁膜１１を形成する。
続いて、下層絶縁膜１１に配線の埋め込みのための開口を形成し、当該開口内にＴａ、Ｔｉ、ＴａＮ、ＴｉＮ等の材料を成膜してバリアメタル１２を形成し、さらに、銅からなる導電層１３を堆積させ、下層絶縁膜１１上の余分なバリアメタル１２および導電層１３をＣＭＰ（Chemical Mechanical Polishing)法によって除去し平坦化することにより、図２（ａ）に示すように、下層絶縁膜１１に埋め込まれた導電層１３、バリアメタル１２からなる第１層配線Ｗ１が形成される。
【００２９】
次に、図２（ｂ）に示すように、下層絶縁膜１１および第１層配線Ｗ１の上に、例えばＣＶＤ法により窒化シリコンを堆積させて銅の拡散を防止する拡散防止膜１４を形成し、さらに、拡散防止膜１４上に、例えばＣＶＤ法により酸化シリコンを堆積させ、第１絶縁膜１５を形成する。このとき、第１絶縁膜１５および拡散防止膜１４の合計膜厚が、後に形成するコンタクトの高さとなるように形成する。
【００３０】
次に、図３（ｃ）に示すように、第１絶縁膜１５上に、例えばＣＶＤ法により窒化シリコンを堆積させてエッチングストッパ膜１６を形成し、さらにその上に、例えばＣＶＤ法により酸化シリコン膜を堆積させて第２絶縁膜１７を形成する。このとき、第２絶縁膜１７およびエッチングストッパ膜１６の合計膜厚が、後に形成する配線膜厚となるように形成する。
【００３１】
次に、図３（ｄ）に示すように、第２絶縁膜１７上にレジストを塗布し、フォトリソグラフィ技術により、第２絶縁膜１７上に接続孔のパターンに開口するレジストマスクＲ１をパターニング形成する。
【００３２】
次に、図４（ｅ）に示すように、レジストマスクＲ１をエッチングマスクとしてＲＩＥなどのエッチングを施して、第２絶縁膜１７、エッチングストッパ膜１６および第１絶縁膜１５を順に除去することにより、第１絶縁膜１５に接続孔１５ｂを形成する。なお、このとき、酸化シリコンからなる第２絶縁膜１７のエッチング、窒化シリコンからなるエッチングストッパ膜１６のエッチング、酸化シリコンからなる第１絶縁膜１５のエッチングの条件をそれぞれ変えて行う。
【００３３】
次に、図４（ｆ）に示すように、接続孔のパターンに開口するレジストマスクＲ１を除去する。
【００３４】
次に、図５（ｇ）に示すように、再度、第２絶縁膜１７上にレジストを塗布し、フォトリソグラフィ技術により、第２絶縁膜１７上に配線溝のパターンに開口するレジストマスクＲ２をパターニング形成する。
【００３５】
次に、図５（ｈ）に示すように、レジストマスクＲ２をエッチングマスクとして、拡散防止膜１４やエッチングストッパ膜１６の窒化シリコン膜に対して、選択的に酸化シリコンからなる第２絶縁膜１７をエッチング除去できる条件で、酸化シリコンからなる第２絶縁膜１７をエッチングすることにより、第２絶縁膜１７に配線溝１７ａを形成する。
【００３６】
次に、図６（ｉ）に示すように、上記のエッチングをさらに続け、すなわち、エッチングを第２絶縁膜１７の膜厚以上に行うことにより、接続孔１５ｂの配線溝１７ａ側の端部であって、図５（ｈ）に示す工程において角部Ａとなっていた部分におけるエッチングストッパ膜１６が、当該エッチングの物理的なスパッタリング作用により削られ、さらに露出した角部Ａにおける酸化シリコンからなる第１絶縁膜１５がエッチングされることにより、配線溝１７ａ側の端部の径が広がった接続孔１５ａが形成される。
なお、当該工程において、図５（ｈ）の右側に図示するような、接続孔１５ｂの径と、配線溝１７ａの幅とがほぼ同じであり配線溝１７ａから接続孔１５ｂへの連結部において径の相違に伴う角部（段差部）が存在しない平坦部Ｂにおいては、上記の角部Ａにおけるようなスパッタリング作用は起こらないことから、接続孔１５ａの配線溝１７ａ側の端部は、配線溝１７ａの幅以上に広がってしまうことはない。
【００３７】
次に、図６（ｊ）に示すように、配線溝のパターンに開口するレジストマスクＲ２を除去する。
【００３８】
次に、図７（ｋ）に示すように、配線溝１７ａに露出した窒化シリコンからなるエッチングストッパ膜１６および接続孔１５ａに露出した窒化シリコンからなる拡散防止膜１４をエッチングにより除去することにより、配線溝１７ａの底部に連結し第１層配線Ｗ１を露出する接続孔１５ａとする。
【００３９】
次に、図７（ｌ）に示すように、接続孔１５ａおよび配線溝１７ａの内壁面を被覆して全面に、例えば、銅の拡散を防止するＴａ、Ｔｉ、ＴａＮ、ＴｉＮ等の材料をスパッタリング法により堆積させて、バリアメタル１８を形成する。
【００４０】
次に、図８（ｍ）に示すように、バリアメタル１８上に、スパッタリング法、ＣＶＤ法、またはメッキ法によって、接続孔１５ａおよび配線溝１７ａの内部が埋め込まれるまで、例えば銅からなる導電層１９を堆積させる。なお、電解メッキにより導電層１９を堆積させる場合には、スパッタリング法により、導電層１９と同種の材料で図示しないシード膜を形成した後に行う。
【００４１】
以降の工程としては、第２絶縁膜１７上の余分な導電層１９およびバリアメタル１８をＣＭＰ法によって除去し平坦化して、接続孔１５ａおよび配線溝１７ａ内のみに、導電層１９およびバリアメタル１８を残すことで、配線溝１７ａに埋め込まれたバリアメタル１８および導電層１９により第２層配線Ｗ２が形成され、接続孔１５ａに埋め込まれたバリアメタル１８および導電層１９により第２層コンタクトＣ２が形成される。
【００４２】
なお、３層目以降の配線層を形成する場合には、図２（ｂ）〜図８（ｍ）の工程を繰り返し行うことにより、多層配線を形成する。以上のようにして、図１に示すデュアルダマシン構造を有する半導体装置が製造される。
【００４３】
上記の本実施形態に係る半導体装置の製造方法によれば、図４（ｅ）に示す工程において、接続孔のパターンに開口するレジストマスクＲ１をエッチングマスクとしてＲＩＥなどのエッチングを施して、第１絶縁膜１５に底面の面積を確保した状態で接続孔１５ｂを形成した後に、図５（ｈ）に示す配線溝１７ａの形成の際に、第２絶縁膜１７の膜厚以上にエッチングを行うことで、接続孔１５ｂの配線溝１７ａ側の端部であって、角部Ａとなっていたエッチングストッパ膜１６がエッチング時の物理的なスパッタリング作用により削られ、露出した第１絶縁膜１５がエッチングされることにより、図６（ｉ）に示すような配線溝１７ａ側の端部の径のみが拡がった接続孔１５ａを形成することができることから、接続孔１５ａの底面積を確保しつつ、その上部形状のみを拡げることができる。
従って、その後に堆積する導電層１９の埋め込み性を向上させることができ、接続孔へのボイドの形成を防止することができる。
【００４４】
図９に、図６（ｉ）に示す工程において配線溝１７ａおよび接続孔１５ａを加工した後の上面図の一例を示す。加工後の接続孔１５ａは、その下端１５ａ−１に対して、その上端１５ａ−２の径は、配線溝１７ａ内において広がった形状となっている。
ここで、上述したように、図９の右側に図示するような配線溝１７ａおよび接続孔１５ａにおいて、接続孔１５ａの径と、配線溝１７ａの幅とがほぼ同じ部分においては、配線溝１７ａから接続孔１５ａへの連結部において平坦部となっており、エッチング時のスパッタリング作用による形状の変化が起こらないことから、接続孔１５ａの配線溝１７ａ側の端部は、配線溝１７ａの幅以上に広がってしまうことはない。従って、接続孔１５ａの上端１５ａ−２の径が必要以上に広がってしまい、隣合う配線と短絡するといった問題はない。なお、この場合においても、配線溝１７ａの延伸方向においては接続孔１５ａの上端１５ａ−２の径が拡がることから、接続孔１５ａへの導電層１９の埋め込み性は向上する。
【００４５】
また、本実施形態では、第２絶縁膜１７および第１絶縁膜１５の間にエッチングストッパ膜１６を設けていることから、第２絶縁膜１７が必要以上にエッチングされることを防止することができ、基板面内における配線溝１７ａの深さのばらつきを抑制することができることから、後にバリアメタル１８および導電層１９の埋め込みにより形成される配線の膜厚の均一性を向上させることができる。
【００４６】
以上のように、本実施形態に係る半導体装置の製造方法によれば、配線溝１７ａや接続孔１５ａの深さのばらつきを抑制しつつ、かつ、下層配線Ｗ１との接続面積を確保した状態で接続孔１５ａへの導電性層１９の埋め込み性を向上させることができる。従って、配線幅がさらに微細化された場合においても、接続孔へのボイドの発生を抑制することができる。
【００４７】
本発明の半導体装置の製造方法は、上記の実施形態の説明に限定されない。
例えば、本実施形態では、第１絶縁膜１５および第２絶縁膜１７に酸化シリコンを用いた例について説明したが、これに限定されるものでなく、誘電率が３．０以下のキセロゲル等の低誘電率材料を用いることもできる。
【００４８】
また、本実施形態では、バリアメタル１２，１８の材料の一例について説明したが、これに限られるものでなく、バリアメタルとしての機能を有する種々の材料を用いることができ、また、導電層１３，１９として銅以外の材料を用いることも可能である。
【００４９】
また、本実施形態では、銅の拡散を防止する絶縁膜からなる拡散防止膜１４を配線層間に挿入して、当該拡散防止膜１４を接続孔１５ａ形成時のエッチングのストッパ層としても兼用する例について説明したが、銅の露出表面のみＣｏＷＰ等の材料により選択的に無電解メッキして銅の拡散を防止するバリアメタルを形成するようにしてもよい。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【００５０】
【発明の効果】
本発明によれば、配線溝や接続孔の深さのばらつきを抑制しつつ、かつ、下層配線との接続面積を確保した状態で接続孔への導電材料の埋め込み性を向上させることができる。
【図面の簡単な説明】
【図１】本実施形態に係る半導体装置の製造方法により製造したデュアルダマシン構造を有する半導体装置の一例を示す断面図である。
【図２】本実施形態に係る半導体装置の製造において、第１絶縁膜の形成後の断面図である。
【図３】本実施形態に係る半導体装置の製造において、第２絶縁膜上へ接続孔のパターンに開口するレジストマスクの形成後の断面図である。
【図４】本実施形態に係る半導体装置の製造において、第１絶縁膜へ接続孔形成後の断面図である。
【図５】本実施形態に係る半導体装置の製造において、第２絶縁膜へ配線溝形成後の断面図である。
【図６】本実施形態に係る半導体装置の製造において、接続孔の上端の径を拡げた後の断面図である。
【図７】本実施形態に係る半導体装置の製造において、配線溝および接続孔へのバリアメタルの堆積後の断面図である。
【図８】本実施形態に係る半導体装置の製造において、配線溝および接続孔への導電層の堆積後の断面図である。
【図９】本実施形態に係る半導体装置の製造において、配線溝および接続孔を形成した後の上面図である。
【符号の説明】
１０…半導体基板、１１…下層絶縁膜、１２…バリアメタル、１３…導電層、１４…拡散防止膜、１５…第１絶縁膜、１５ａ，１５ｂ…接続孔、１５ａ−１…接続孔の下端、１５ａ−２…接続孔の上端、１６…エッチングストッパ膜、１７…第２絶縁膜、１７ａ…配線溝、１８…バリアメタル、１９…導電層、Ｗ１…第１層配線、Ｗ２…第２層配線、Ｃ２…第２層コンタクト、Ｒ１，Ｒ２…レジストマスク、Ａ…角部、Ｂ…平坦部。
【図１】
0004110829.tif 000002
【図２】
0004110829.tif 000003
【図３】
0004110829.tif 000004
【図４】
0004110829.tif 000005
【図５】
0004110829.tif 000006
【図６】
0004110829.tif 000007
【図７】
0004110829.tif 000008
【図８】
0004110829.tif 000009
【図９】
0004110829.tif 000010