(57)【特許請求の範囲】
【請求項１】
垂直方向に構造化された電力半導体モジュールであって、
第１の主表面（２）及び該第１の主表面（２）に向かい合った第２の主表面（３）を有する１つの伝導型の半導体ボディ（１）を有し、
前記第１の主表面（２）に埋め込まれた、前記１つの伝導型とは正反対のもう１つの伝導型のボディゾーン（４）を有し、
該ボディゾーン（４）に設けられた前記１つの伝導型のゾーン（５）を有し、
前記１つの伝導型のゾーン（５）及び前記ボディゾーン（４）を接続する第１の電極（６）を有し、
前記第２の主表面（３）上に設けられた第２の電極（１１）を有し、
前記ボディゾーン（４）の上方に設けられかつこのボディゾーン（４）から絶縁層（７）によって分離されたゲート電極（８）を有する、垂直方向に構造化された電力半導体モジュールにおいて、
一方における前記半導体ボディ（１）と前記もう１つの伝導型の前記ゾーン（４）との間のｐｎ接合部と他方における前記第２の主表面（３）との間の前記半導体ボディ（１）の層厚は、前記ｐｎ接合部と前記第２の主表面（３）との間の方向ｚにおける固有の電荷密度ρにおいて、次式：
【数１】
0004181322.tif 000008
が成り立つように選択されており、上式中
ｑcは、は前記第１の電極および第２の電極（６，１１）の間に印加される電界（Ｅz）とマクスウェルの方程式
【数２】
0004181322.tif 000009
によって結びつけられている、前記半導体ボディ（１）における臨界降伏電荷であるので、前記第１の電極と前記第２の電極（６乃至は１１）との間に阻止電圧を印加すると、この印加された阻止電圧によって発生される電界強度が臨界値Ｅcに達する前に、前記半導体ボディ（１）において発生された空間電荷ゾーンが前記第２の主表面（３）にちょうど接触する
ことを特徴とする、垂直方向に構造化された電力半導体モジュール。
【請求項２】
前記半導体ボディ（１）は前記第２の主表面（３）において高濃度ドープされた前記１つの伝導型の端子領域（９）を備えて成ることを特徴とする、請求項１記載の垂直方向に構造化された電力半導体モジュール。
【請求項３】
前記１つの伝導型である半導体ボディ（１）の前記第２の主表面（３）の領域に前記１つの伝導型の層（１０）を備えて成ることを特徴とする、請求項２記載の垂直方向に構造化された電力半導体モジュール。
【請求項４】
端子領域（９）とこの端子領域（９）の間に設けられたパンチスルー領域（１２）との間の面積比を介して降伏における電流/電圧特性が制御可能であることを特徴とする、請求項２又は３記載の垂直方向に構造化された電力半導体モジュール。
【請求項５】
チャネルストッパ（１３，２６）を備えた周縁部端子が設けられていることを特徴とする、請求項１〜４のうちの１項記載の垂直方向に構造化された電力半導体モジュール。
【請求項６】
前記絶縁層（７）に設けられているソースフィールドプレート（１６）を備えて成ることを特徴とする、請求項５記載の垂直方向に構造化された電力半導体モジュール。
【請求項７】
前記半導体ボディ（２１）におけるボディゾーン（２３）の下の半導体ボディ（２１）において前記もう１つの伝導型の補償柱（２４）が設けられていることを特徴とする、請求項１〜６のうちの１項記載の垂直方向に構造化された電力半導体モジュール。
【請求項８】
前記もう１つの伝導型の前記複数の補償柱（２４）は前記第１の主表面と第２の主表面（２、３）との間に水平方向に同じ大きさの開口部によって打ち込まれていることを特徴とする、請求項７記載の垂直方向に構造化された電力半導体モジュール。
【請求項９】
前記半導体ボディ（１）はその周縁部において、前記１つの伝導型の半導体ボディ（１）に垂直方向に延在している前記もう１つの伝導型のドーピングされた補償柱（２７）を複数個備えていることを特徴とする、請求項１〜８のうちの１項記載の垂直方向に構造化された電力半導体モジュール。
【発明の詳細な説明】
【０００１】
本発明は、垂直方向に構造化された電力半導体モジュールに関し、この電力半導体モジュールは、
第１の主表面及びこの第１の主表面に向かい合った第２の主表面を有する１つの伝導型の半導体ボディを有し、
第１の主表面に埋め込まれた、１つの伝導型とは正反対のもう１つの伝導型のボディゾーンを有し、
ボディゾーンに設けられた１つの伝導型のゾーンを有し、
１つの伝導型のゾーン及びボディゾーンを接続する第１の電極を有し、
第２の主表面の上に設けられた第２の電極を有し、
ボディゾーンの上方に設けられかつこのボディゾーンから絶縁層によって分離されたゲート電極を有する。
【０００２】
半導体電力モジュールでは、最小の面積でできるだけ大きな電流を流すことが要求される。従って、チャネル幅比/チャネル長比乃至はチャネル面積比を最適化するために電力半導体モジュールは並列に接続された多数のセルから構成され、電流路はそれぞれ垂直方向に、すなわち半導体ボディの１つの主表面からもう１つの主表面へと経過する。これにより、それぞれの本来のセルの下にある半導体材料全体が、すなわちこのもう１つの主表面上にある裏側端子までの半導体材料全体がアクティブなボリュームとして作用する。
【０００３】
以下においては次のことから出発する。すなわち、電力半導体モジュールがｎチャネル電力ＭＯＳ電界効果トランジスタであり、このｎチャネル電力ＭＯＳ電界効果トランジスタではソース及びゲート端子が半導体ボディの１つの主表面、チップ表面にあり、ドレイン端子が半導体ボディのもう１つの主表面、チップ背面にある。
【０００４】
しかし、以下の考察は容易に例えばＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）のような他の電力半導体モジュール等々にも適用できる。
【０００５】
電力半導体モジュールでは、互いに近くにあるｐ型領域及びｎ型領域が相互に可動電荷担体によって空乏化されることによってこの電力半導体モジュールに印加される電圧が受け取られ、この結果、空間電荷ゾーンが生じる。ｎチャネル電力ＭＯＳ電界効果トランジスタにおいては、こうしてｐ型ウェルに生じる位置固定的な電荷はその「鏡像電荷（Spiegelladungen）」をまず第１に大抵の場合エピタキシーによって製造される垂直方向に隣接するｎ型層に見出す。電界の最大値は常にｐ型ウェルと半導体ボディとの間のｐｎ接合部において生じる。この電界が材料固有の臨界電界強度Ｅｃを上回る時に、電気的降伏に達する。この場合、すなわち増倍効果が自由電荷担体対の発生をもたらし、この結果、阻止電流が突然大幅に上昇する。電荷は周知のように各電界の源であるので、この臨界電界強度Ｅｃには第１のマクスウェルの方程式に従って等価の降伏単位面積電荷（Durchbruchsflaechenladung）Ｑｃが割り当てられる。シリコンに対しては例えばＥｃ＝２.０．．．３.０ｘ１０５Ｖ/ｃｍ及びＱｃ＝１.３−１.９ｘ１０２電荷担体ｃｍ-２が成り立つ。Ｑｃの正確な値はこの場合ドーピングの濃度（Hoehe）に依存する。
【０００６】
セルフィールドの半導体ボディの比較的深部のボリュームで行われる電力半導体モジュールにおける電圧降下はその周縁部へと限定されなければならず、経過は水平方向にのびようとする。これを達成するために、通常はコスト高な表面位置決めされた等電位構造が使用される。
【０００７】
電力半導体モジュールの降伏特性は静的測定において判定される。しかし、「アバランシェアテスト」の方がはるかに有意義である。この「アバランシェテスト」では本来の降伏の他にスイッチング特性も徹底的にテストされる。この場合、ＳＯＡ面とも呼ばれる安全動作面の様々な領域がテストの間に点検される。このような測定の目的は、顧客の利用のために「最悪のケース」をシミュレートすることである。様々な要求を満足させるために、電力半導体モジュールはとりわけ次の様な要求を満たさなければならない。
【０００８】
（ａ）電気的な降伏の際には、電荷担体増倍に起因して、外部回路から印加される高い電流が流れる。しかし、電力半導体モジュールを破壊しないために、あまりにも高い電流密度が生じてはならない。つまり、降伏電流はできるだけ半導体ボディ乃至はチップに亘って均一に分布しなくてはならない。しかし、この要求は、本来のセルフィールドがこの降伏電流の最大成分を導く場合にのみ満たされる。つまり、電力半導体モジュールがその周縁部構造においてセルフィールドよりも低い電圧において降伏する場合に、これは大抵の場合半導体ボディ乃至はチップの不可逆的熱損傷をもたらす。よって、周縁部領域とセルフィールドとの間の阻止電圧差は、製造変動がこの降伏を周縁部領域の方向へシフトさせないように非常に大きく設定されなければならない。よって、一般的に周縁部領域の電圧耐性はセルフィールドの電圧耐性よりも高くなければならないと言われている。
【０００９】
（ｂ）製造変動の結果、電気的降伏は決して半導体ボディ全体乃至はチップ全体に亘って均一には始まらない。むしろ降伏は「最も弱い」セルによって限定される。セルフィールドにわたる均一化をもたらすためには、このような最も弱いセルにおける電圧が降伏電流の増大につれて高くなる必要がある。なぜなら、これによって、他のセルも降伏に達するからである。これらの他のセルもまた電圧において「変化する（schieben）」。このようにして、「アバランシェ電流」はセルフィールドに亘って均一に分布する。正の微分電流/電圧特性（positiv-differentielles Strom/Spannungsverhalten）を保証するためには、従来の電力半導体モジュールでは大抵の場合半導体材料の加熱で十分である。例えば降伏電流からの移動電荷担体がその背景ドーピングの作用において相殺されるダイナミックなドーピング効果もこのような特性を可能にする。
【００１０】
いずれにせよ、電力半導体モジュールは電気的な降伏の場合には正の微分電流/電圧特性を有するべきである。
【００１１】
（ｃ）ＭＯＳトランジスタでは周知のように各セルにソースゾーン、ボディゾーン及びドレインゾーンの「３層システム」が存在し、この「３層システム」は降伏において発生される正孔に対して寄生パイポーラトランジスタとして作用しうる。このバイポーラトランジスタのベースはこの場合ｐ型ウェルによって形成される。このベースにおいて正孔電流のために電圧が約０.７Ｖの領域に降下する場合、このバイポーラトランジスタは導通切り換えし、他の制御方法なしにますます電流を流し、最後にはこの電力半導体モジュールは破壊される。この挙動は、結局はバイポーラトランジスタに対する負の温度/抵抗特性曲線によって惹起される。このような効果は構造上の予防措置によって防ぐことができる。非常に効果的な方法は、表面における分流（Querstrom）を回避すること、すなわち、電気的降伏をできるだけ各セルの下の深くにかつ中心部に移すことである。言い換えれば、寄生バイポーラ効果をできるだけ回避することである。
【００１２】
本発明の課題は、簡単なやり方で電気的降伏の発生がセルフィールドにおいて許容可能に行われることを保証する垂直方向に構造化された電力半導体モジュールを提供することである。
【００１３】
上記課題は冒頭に挙げたタイプの垂直方向に構造化された電力半導体モジュールにおいて本発明によって次のことによって解決される。すなわち、
一方における前記半導体ボディと前記もう１つの伝導型の前記ゾーンとの間のｐｎ接合部と他方における前記第２の主表面との間の前記半導体ボディの層厚は、前記ｐｎ接合部と前記第２の主表面との間の方向ｚにおける固有の電荷密度ρにおいて、次式：
【数１】
0004181322.tif 000002
が成り立つように選択されており、上式中
ｑcは、は前記第１の電極および第２の電極の間に印加される電界とマクスウェルの方程式
【数２】
0004181322.tif 000003
によって結びつけられている、前記半導体ボディにおける臨界降伏電荷であるので、前記第１の電極と前記第２の電極との間に阻止電圧を印加すると、この印加された阻止電圧によって発生される電界強度が臨界値Ｅcに達する前に、前記半導体ボディにおいて発生された空間電荷ゾーンが前記第２の主表面にちょうど接触するようにしたことによって
解決される。
【００１４】
ｐｎ接合部と第２の主表面との間の半導体ボディの層厚に対する設計仕様規則は以下の考察に基づく。
【００１５】
電力半導体モジュールの遮断状態において例えばソースとドレインとの間に印加される電圧が段階的に上昇する場合、空間電荷ゾーンはｐ型ウェルとドレインゾーンとの間のｐｎ接合部からますますドレインゾーンのｎ型領域へと広がる。この空間電荷ゾーンが不完全結晶の又は非結晶の通常導通領域（selbstleitende Bereiche）に突き当たると、これらの領域から電子・正孔対が放出され、電位差に従って正孔が空間電荷ゾーンを貫いて第１の主表面乃至は表側に流出し乃至は電子が第２の主表面乃至は半導体ボディの裏側に流出する。この効果は阻止電流を増大させ、本来は「寄生」と見なされる。もちろん、阻止電流が小さい電圧変化によって非常に大きく上昇する場合、すなわち、空間電荷ゾーンが非常に大きな面積の不完全結晶領域に到達する場合、これは降伏として利用できる。まさにこの効果が本発明によって利用される。
【００１６】
半導体ボディの層厚、すなわちチップ厚は、半導体ボディのボリュームにおいて臨界電界強度Ｅcに到達する前に空間電荷ゾーンが金属被覆された第２の主表面にちょうど接触するように選択される。しかし、空間電荷ゾーンが臨界電界強度に達する際に第２の主表面にちょうど接触するか乃至はこの臨界電界強度を僅かに上回る際にこの第２の主表面に接触するだけでも十分である。次いで、第２の主表面上に設けられた第２の電極の金属被覆から正孔が半導体ボディのボリュームの中に放出され、これによって「パンチスルー」に対する条件が与えられる。次いで、これらの正孔に所属の電子がこの第２の主表面の金属被覆から外部回路を介して電圧源に到達する。この電圧源は阻止電圧をソース及びドレインに印加する。
【００１７】
このパンチスルー降伏によってなるほど電力半導体モジュールの阻止電圧は低下される。しかし、適当な設計によって多数の利点が得られる。これらの利点によってアバランシェ特性は最適化される：
（ａ）降伏は、許容可能に、かつ、電力半導体モジュールの第２の主表面乃至は裏側に限定されて、すなわち表面近傍の寄生バイポーラトランジスタから「さらに遠方において」行われる。この降伏において発生される正孔は電位勾配に従うので、これらの正孔は第１の主表面へと垂直に、すなわちチップ表側へと垂直に流れる。第１の主表面の近傍では電界がｐ型ウェルによって歪み、電界の「漏斗効果（Trichtereffekt）」がコンタクトホールの方向に発生する。これらのコンタクトホールは第１の主表面に設けられている。これによって第１の主表面の領域において表面近傍で水平方向に流れる電流は実際に完全に排除される。従って、通常の電力半導体モジュールにおいて寄生バイポーラ効果に対抗して通常施されなくてはならない予防措置が省かれる。
【００１８】
（ｂ）表面位置決めされたフィールドプレートによって空間電荷ゾーンは通常は半導体ボディの周縁部において第１の主表面乃至は表側の方に向かってひっぱり上げられ、さらに、遅くともいわゆる「チャネルストッパ」においてこの主表面上に設けられた表側酸化物の中に入る。しかし、パンチスルー効果の利用によって、この降伏は自動的にセルフィールドの下に固定される。なぜなら、そこで空間電荷ゾーンが比較的深く達しており、この空間電荷ゾーンはこれにより比較的小さい電圧でも半導体ボディの周縁部の下方の領域の前に既に第２の主表面の金属被覆に突き当たるからである。
【００１９】
（ｃ）この降伏電圧の大きさは、ジオメトリサイズ「半導体ボディの層厚」乃至は「チップ厚」から優先的に生じ、従来の電力半導体モジュールの場合のように材料に依存する臨界電界強度Ｅｃからは生じない。これは、とりわけいわゆる補償モジュール（Kompensationsbauelement）において利点を与える。この補償モジュールの降伏電圧は通常は半導体ボリュームにおける電荷バランス（Ladungsbilanz）に、すなわち製造変動に放物線状に依存する。パンチスルー効果の利用によってここで降伏が「しっかりと固定される（festklemmen）」。これは、いわゆる補償放物線の傾斜の緩和を、すなわち材料への降伏の依存性の均一化をもたらす。
【００２０】
本発明の垂直方向に構造化された電力半導体モジュールの製造は比較的簡単に行われる。
【００２１】
第１の主表面上のいわゆる表側プロセッシングの後で、個々のチップ乃至は半導体ボディを有するウェハは、まず最初に、意図される電力半導体モジュールの設計に従って空間電荷ゾーンの裏側までのパンチスルーを可能にするウェハ厚まで薄くされる。このために、今日の従来技術から周知のような薄ウェハ技術（T. Laska, M. Matschitsch, K. Scholtz: "Ultrathin Wafer Technology for a new 600 V IGBT", ISRSD '97, p.361-364を参照）が使用される。
【００２２】
なるほどウェハを薄くすることは付加的なコストがかかるが、これは「中和」される：薄くされてないウェハを使用する場合、阻止の場合に電圧降下のために使用される比較的高オーム性の半導体ボリュームの下方には高濃度ドープされた基板が位置決めされなければならない。これは、なるほどと思わせる電気的機能を満たさない。この基板はいわば担体材料をして使用され、この担体材料は導通状態においてせいぜいオン抵抗に寄与し、場合によってフィールドストップゾーンとして使用される。しかし、このようなウェハは非常に高価である。なぜなら、電圧を受け取る層はコスト高なエピタキシープロセスによって担体材料上に塗付されるからである。薄ウェハ技術においてはこのような低オーム性の担体材料はもはや必要なく、あまりコスト高ではない基板ウエハで作動できる。
【００２３】
第２の主表面の領域、すなわちそれに亘って空間電荷ゾーンパンチスルーが行われ、それゆえ比較的低濃度にドープされなければならない裏側、いわゆるパンチスルー領域の他に、金属被覆のための良好なコンタクトとして使用される低オーム性の領域が定められる必要がある。従って、パンチスルー領域には交互に端子領域が設けられなければならない。
【００２４】
パンチスルー領域に対するドーピング濃度は、半導体ボディのドーピングから、すなわち基板ドーピングから生じるか、又は、全面裏側打ち込みを介して変化される。場合によっては、低濃度フィールドストップ層の組み込みが電力半導体モジュールの阻止電圧を高めるために有利である（ＤＥ１９７３１４９５Ｃ２参照）。
【００２５】
低オーム性の端子領域の限定のために、第２の主表面が構造化されなければならない。これは例えばフォトレジストマスクを介する打ち込みによって行われる。面積比「端子領域/パンチスルー領域」の相応の調整によって、パンチスルー降伏における正孔注入が、すなわちこの降伏における電流/電圧特性が制御される。従って、第２の主表面に亘る降伏の均一化特性は所期の通りに制御され、電流/電圧特性曲線においてそこから負の微分特性が生じる地点、いわゆる「スナップ・バック（snap-back）」地点が最適化される。
【００２６】
今までは、空間電荷ゾーンがパンチスルー降伏において第２の主表面の金属被覆に直に接すると説明していた。これは薄ウェハ技術が使用されなければならないことを意味している。しかし、選択的に、金属被覆の代わりに第２の主表面のｐ型ドープされた層へと空間電荷ゾーンをパンチスルーさせる方法がある。これにより、このｐ型層は正孔インジェクタとして作用する。この方法によって、このｐ型層の構成に相応してより厚い半導体ボディ乃至はウェハに変えることができる。しかし、このやり方の欠点は、導通しているが空乏化されていない状態においてこのｐ型層がコレクタとして作用し、この結果、この電力トランジスタがＩＧＢＴのように挙動してしまうことである。言い換えれば、ＭＯＳトランジスタの典型的な特性パラメータが大きく影響をうけるのである。
【００２７】
次に本発明を図面に基づいて詳しく説明する。
【００２８】
図１は本発明の垂直方向に構造化された電力半導体モジュールの概略図を示し、
図２はこの電力半導体モジュールにおける第２の主表面の領域の拡大図を示し、
図３は本発明の電力半導体モジュールにおける周縁部末端部の下の等電位線の経過を示し、
図４は補償モジュールの概略的な断面図を示し、
図５は補償モジュールの周縁部末端部を示す。
【００２９】
既に冒頭で言及したように、本発明は垂直構造を有するｎチャネルＭＯＳ電力トランジスタに基づいて記述される。しかし、本発明はこれに限定されるものではない。伝導型を正反対にすれば、当然のことながら同じやり方でｐチャネルＭＯＳトランジスタを製造することができる。同様に本発明は他のモジュール、例えばＩＧＢＴでも使用できる。
【００３０】
図１は、第１の主表面２及び第２の主表面３を有するｎ-型半導体ボディを示す。第１の主表面２、表側の領域にはｐ型ウェル乃至はボディゾーン４が埋め込まれ、このｐ型ウェル乃至はボディゾーン４はｎ＋型ソースゾーン５を含む。このソースゾーン５にはソース金属被覆６が設けられており、このソース金属被覆６は実質的に二酸化シリコンから成る絶縁層７の上に延在する。この絶縁層７にはゲート電極８がボディゾーン４の上方の領域に埋め込まれている。
【００３１】
第２の主表面３の領域にはｎ＋型端子領域９が設けられており、このｎ＋型端子領域９は例えばアルミニウムから成る裏側金属被覆１１への電気的に良好なコンタクトを形成する。この裏側金属被覆１１はドレイン電極Ｄとして半導体ボディ１の第２の主表面３乃至は裏側に塗付されている。場合によっては、さらにｎ型層１０が裏側の領域に設けられる。
【００３２】
図２は拡大スケールにおいて図１の電力半導体モジュールの裏側を示す。この図から特に端子領域９及びパンチスルー領域１２が見て取れる。これらの領域の面積比はパンチスルー降伏における正孔注入を決定し、これにより降伏における電流/電圧特性の制御が可能になる。
【００３３】
半導体ボディ１とボディゾーン４との間のｐｎ接合部と第２の主表面３との間の半導体ボディ１の層厚Ｗは次のように選択される。すなわち、ソース金属被覆６とドレイン電極Ｄとの間に阻止電圧を印加すると、この印加された阻止電圧によって発生される電界強度が臨界値Ｅｃに達する前に、半導体ボディ１において発生される空間電荷ゾーンが第２の主表面３に突き当たるように、この半導体ボディ１の層厚Ｗは選択される。
【００３４】
この電界強度の臨界値Ｅｃはマクスウェルの方程式
【００３５】
【数３】
0004181322.tif 000004
【００３６】
を介して電荷密度ρに結びつけられており、この結果、臨界降伏電荷ｑｃに対する式：
【００３７】
【数４】
0004181322.tif 000005
【００３８】
が作られる。
【００３９】
本発明によれば、この層厚は、電界強度がこの臨界値Ｅｃをとる前に空間電荷ゾーンが第２の主表面３に達するように選択されるべきである。言い換えれば、式（２）の積分は例えばせいぜい０.９ｑｃの値に達するべきであり、この結果、本発明の垂直方向に構造化された電力半導体モジュールでは次式：
【００４０】
【数５】
0004181322.tif 000006
【００４１】
が満たされている。
【００４２】
図３はｐ＋型ゾーン１５、ソースフィールドプレート１６及びフィールドプレート２６に設けられたｎ＋ドープされたチャネルストッパ１３を有する電力半導体モジュールの周縁部末端部を示す。半導体ボディ１は上の実施例のようにｎ-伝導型である。さらに図３から等電位線１４の曲線が見て取れる。
【００４３】
図３に示されているように、本発明の電力半導体モジュールではセルフィールドの下に降伏が固定される。なぜなら、そこでは空間電荷ゾーン（等電位線１４参照）は比較的深く達しており、よって、これが周縁部の下の領域に生じる前に、この空間電荷ゾーンが比較的小さい電圧により既に第２の主表面３上の金属被覆に突き当たるからである。
【００４４】
図４は概略的に補償モジュールを示し、この補償モジュールではｎ＋型基板２０上にｎ型エピタキシャル層２１が設けられており、このｎ型エピタキシャル層２１にはｐ型ウェル２２、ｐ＋型ボディゾーン２３及びｎ＋型ソースゾーン２５がある。さらに「補償」のためにｐ型の「柱」２４が設けられている。この柱２４は例えば打ち込みと結びつけて複数のエピタキシーによって製造される。
【００４５】
この電力半導体モジュールではソース金属被覆６の下方のアクティブなボリュームにおいて垂直に延在するｐ型及びｎ型領域、いわゆる「柱」が並行に配置されている。これによって導通状態ではソース端子乃至は金属被覆６からドレイン端子乃至はｎ＋型基板２０へと中断されない低オーム性の線路が得られる。
【００４６】
両方の電荷領域又は「柱」の各々は、水平方向において見ると、降伏単位面積電荷の端数しか含んでおらず、これゆえ水平方向単位面積電荷は臨界電荷ｑｃよりも小さい。阻止の場合には、電圧は電力半導体モジュールにより並行に配置されたｐ型領域とｎ型領域とが相互に空乏化されることによって受け取られる。言い換えれば、一方の領域の電荷担体が電気的に正反対に荷電された領域の電荷担体を「補償（kompensieren）」する。これは個々のレベルにおいて小さい電圧の場合には主に水平方向に配向された電界を惹起する。
【００４７】
ソースとドレインとの間の電圧が上昇するにつれて、両方の並行に配置された「柱」のうちの少なくとも１つにおいて完全に電荷担体が欠乏するまで、このボリュームの部分がますます水平方向に空乏化される。次いで、水平方向電界Ｅｈは最大値ＥＢｈに達する。電圧が更に上昇すると、ｎ＋型基板２０乃至はより深くにある全面エピタキシャル層又はｐ型ウェル２２の空乏化が始まり、この結果、今や垂直方向電界Ｅｖが形成される。
【００４８】
垂直方向電界が値ＥＢｖに達すると、降伏に達する。この値ＥＢｖに対しては次式
【００４９】
【数６】
0004181322.tif 000007
【００５０】
が成り立つ。個々のセルの相応の設計仕様により、たとえ低いオン抵抗Ｒｏｎを意味する柱の高濃度ドーピングにおいても、水平方向電界ＥＢｈは比較的小さい値しかとらない。このため、垂直方向電界ＥＢｖはＥｃのオーダにある。これは、このような補償モジュールが低いオン抵抗Ｒｏｎにもかかわらず高い電圧を阻止できることを意味する。
【００５１】
また、補償モジュールは、これらの柱におけるドーピング比の適切な構成によって、阻止電圧とオン抵抗との間に実際に線形依存性が存在するように構成される。
【００５２】
補償モジュールへの本発明の適用はこれに対して特別な利点を開示する：
パンチスルー降伏がセルフィールドで起こり周縁部では起こらないので、周縁部がセルフィールドよりも電圧を阻止しなくてはならないという要求が除去される。これによって、セルフィールドの構造は周縁部まで変わらずに続く。すなわち、個々のエピタキシャル層の打ち込み開口部は、従来の通常の補償モジュールの場合のようにセルフィールドと周縁部との間でもはや区別される必要がない。
【００５３】
よって、本発明の有利な適用領域は、例えばｎ型半導体ボディ１に柱状の垂直に延在しかつｐ型ドープされた（「柱」２４に相応する）補償領域２７が埋め込まれている補償モジュールである。フィールドプレート２８及びチャネルストッパフィールドプレート２６を有するこのための周縁部構造は図５に示されている。
【００５４】
本発明において降伏の際に第２の主表面乃至は裏側の領域でもっぱら正孔が半導体ボリュームに注入される状況も有利である。しかし、これらは、従来の電界降伏の際に正孔の他に半導体ボディで発生される電子よりもはるかに弱い増倍能力を示す。
【図面の簡単な説明】
【図１】  図１は本発明の垂直方向に構造化された電力半導体モジュールの概略図を示す。
【図２】  図２はこの電力半導体モジュールにおける第２の主表面の領域の拡大図を示す。
【図３】  図３は本発明の電力半導体モジュールにおける周縁部末端部の下の等電位線の経過を示す。
【図４】  図４は補償モジュールの概略的な断面図を示す。
【図５】  図５は補償モジュールの周縁部末端部を示す。
【符号の説明】
１  半導体ボディ
２  第１の主表面
３  第２の主表面
４  ｐ型ボディゾーン
５  ソースゾーン
６  ソース金属被覆
７  絶縁層
８  ゲート電極
９  端子領域
１０  ｎ型層
１１  ドレイン金属被覆
１２  パンチスルー領域
１３  チャネルストッパ
１４  等電位線
１５  ｐ＋型ゾーン
１６  ソースフィールドプレート
２０  ｎ＋型基板
２１  ｎ型エピタキシャル層
２２  ｐ型ウェル
２３  ｐ＋型ボディゾーン
２４  ｐ型柱
２５  ｎ＋型ソースゾーン
２６  フィールドプレート
２７  補償領域
２８  フィールドプレート
Ｄ  ドレイン電極
【図１】
0004181322.tif 000010
【図２】
0004181322.tif 000011
【図３】
0004181322.tif 000012
【図４】
0004181322.tif 000013
【図５】
0004181322.tif 000014