(57)【特許請求の範囲】
【請求項１】
第１の端子と第２の端子の間に印加される電圧の極性が反転したときに出力端子からパルス状の検出信号を出力するゼロクロス検出回路であって、
エミッタとコレクタがそれぞれ前記第１の端子と前記出力端子に接続されたスイッチ用のＰＮＰ型の第１のバイポーラトランジスタと、
コレクタとベースがそれぞれ前記第１のバイポーラトランジスタのベースと前記出力端子に接続され、エミッタが内部ノードに接続されたスイッチ用のＮＰＮ型の第２のバイポーラトランジスタと、
ソースとゲートがそれぞれ前記第１の端子と前記内部ノードに接続され、ドレインが前記第２のバイポーラトランジスタのコレクタに接続されたスイッチ用のＰチャネル型のＭＯＳトランジスタと、
コレクタとエミッタがそれぞれ前記出力端子と前記第２の端子に接続され、ゲートが前記内部ノードに接続された定電流用のＮＰＮ型の第３のバイポーラトランジスタと、
前記内部ノードと前記第２の端子の間に接続された電流制限用の抵抗とを、
備えたことを特徴とするゼロクロス検出回路。
【請求項２】
請求項１記載のゼロクロス検出回路において、
前記第１及び第２のバイポーラトランジスタと前記ＭＯＳトランジスタは、離間して設けられたＰ型の第１、第２及び第３不純物領域と、該第３不純物領域内に設けられたＮ型の第４不純物領域とを有するＮ型の半導体基板上に形成されており、
前記第１のバイポーラトランジスタは、前記第２不純物領域をエミッタ、前記第３不純物領域をコレクタ、該第２と第３不純物領域の間をベースとし、
前記第２のバイポーラトランジスタは、前記第２と第３不純物領域の間をコレクタ、該第３不純物領域をベース、前記第４不純物領域をエミッタとし、
前記ＭＯＳトランジスタは、前記第１不純物領域をドレイン、前記第２不純物領域をソース、該第１と第２不純物領域の間をチャネル領域としたことを特徴とするゼロクロス検出回路。
【請求項３】
請求項２記載のゼロクロス検出回路は、更に、
前記第１不純物領域に隣接して前記半導体基板に設けられるＰ型の第５不純物領域を有し、該第１と第５不純物領域は互いに電気的に接続されていることを特徴とするゼロクロス検出回路。
【請求項４】
請求項１記載のゼロクロス検出回路において、前記ＭＯＳトランジスタがオン状態のとき、前記第１のバイポーラトランジスタはベースとエミッタ間が短絡されてオフ状態となることを特徴とするゼロクロス検出回路。
【請求項５】
請求項２記載のゼロクロス検出回路は、更に、
前記第２と第３不純物領域の間に設けられたチャネルストッパを有することを特徴とするゼロクロス検出回路。
【請求項６】
請求項１記載のゼロクロス検出回路は、更に、
前記第１の端子と前記第２の端子の間に直列に、動作電圧制御用の電圧降伏素子が接続されていることを特徴とするゼロクロス検出回路。
【請求項７】
請求項１記載のゼロクロス検出回路は、更に、
前記第１の端子と前記第２の端子の間に直列に接続され、該第１の端子に入力される入力電流または該第２の端子に出力される出力電流を制御する電流制御回路が設けられていることを特徴とするゼロクロス検出回路。
【請求項８】
請求項７記載のゼロクロス検出回路において、前記電流制御回路は、電流ミラーで構成したことを特徴とするゼロクロス検出回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えば電話回線等に印加される電圧の極性が反転したことを検出するためのゼロクロス検出回路に関するものである。
【０００２】
【従来の技術】
従来、このような分野の技術としては、例えば次のような文献に記載されるものがあった。
文献１：特開平３−１２４１５４号公報
文献２：特開平１０−７５３２３号公報
【０００３】
図２（ａ），（ｂ）は、従来の極性反転検出回路の構成例を示す回路図であり、いずれもテレメータ等のノーリンギング端末において、電話局から電話回線を介して送られてくる起動信号及び復旧信号である極性反転情報を検出するためのものである。
【０００４】
図２（ａ）は前記文献１に記載された極性反転検出回路で、電話回線Ｌ１，Ｌ２間に、抵抗Ｒ１、キャパシタＣ１及びフォトカプラＰＣが直列に接続されている。フォトカプラＰＣは、２つの発光ダイオードＤ１，Ｄ２を極性を逆にして並列接続したものを入力側とし、出力側のフォトトランジスタＰＴとの間を、光信号で結合するように構成したものである。フォトカプラＰＣの出力側の一端は抵抗Ｒ２を介して電源電位ＶＣＣに接続され、他端は接地電位ＧＮＤに接続されている。そして、フォトカプラＰＣの出力側の一端から検出信号ＤＥＴが出力されるようになっている。
【０００５】
この極性反転検出回路では、電話回線Ｌ１，Ｌ２間の電圧が一定しているときには、キャパシタＣ１にその電圧が充電され、フォトカプラＰＣの入力側には電流が流れない。従って、フォトカプラＰＣのフォトトランジスタＰＴはオフ状態となり、検出信号ＤＥＴは電源電位ＶＣＣとなっている。ここで、電話回線Ｌ１，Ｌ２間に印加される電圧の極性が反転すると、キャパシタＣ１が逆極性の電圧に充電されるまでの間、フォトカプラＰＣの入力側に電流が流れる。そして電流の方向により、フォトカプラＰＣの発光ダイオードＤ１，Ｄ２のいずれか一方が発光し、フォトトランジスタＰＴは一時的にオン状態となる。これにより、パルス状にほぼ接地電位ＧＮＤとなった検出信号ＤＥＴが出力される。
【０００６】
図２（ｂ）は前記文献２に記載された極性反転検出回路で、電話回線Ｌ１，Ｌ２間に接続される全波整流回路ＲＥＣ、及び電話回線Ｌ１，Ｌ２と全波整流回路ＲＥＣの負極ＧＮＤ側との間に接続されたエッジ検出回路ＥＤＧ１，ＥＤＧ２で構成されている。
【０００７】
エッジ検出回路ＥＤＧ１，ＥＤＧ２は同一の構成で、例えばエッジ検出回路ＥＤＧ１は、トランジスタＴ１，Ｔ２で構成される電流ミラーＭ１、トランジスタＴ３，Ｔ４で構成される電流ミラーＭ２、トランジスタＴ５，Ｔ６と抵抗Ｒ１で構成されるスイッチ形の電流アンプＳ１、トランジスタＴ７，Ｔ８と抵抗Ｒ２で構成される定電流源形の電流アンプＣ１、及びツェナーダイオードＺ１，Ｚ２を有している。
【０００８】
電流ミラーＭ１のトランジスタＴ１，Ｔ２のエミッタは、電話回線Ｌ１に接続され、これらのトランジスタＴ１，Ｔ２のベースが、トランジスタＴ２のコレクタと電流ミラーＭ２のトランジスタＴ３，Ｔ４のエミッタに接続されている。
【０００９】
トランジスタＴ１のコレクタには、ツェナーダイオードＺ２のカソードが接続され、このツェナーダイオードＺ２のアノードが、電流アンプＳ１のトランジスタＴ５のコレクタと、トランジスタＴ５，Ｔ６のベースに接続されている。トランジスタＴ６のエミッタは負極ＧＮＤに接続され、トランジスタＴ５のエミッタは、抵抗Ｒ１を介して全波整流回路ＲＥＣの負極ＧＮＤに接続されている。
【００１０】
電流ミラーＭ２のトランジスタＴ３，Ｔ４のベースは、トランジスタＴ４のコレクタと、電流アンプＣ１のトランジスタＴ８のコレクタに接続されている。トランジスタＴ３のコレクタは、ツェナーダイオードＺ１のカソードに接続され、このツェナーダイオードＺ１のアノードが、電流アンプＳ１のトランジスタＴ６のコレクタと、電流アンプＣ１のトランジスタＴ７のコレクタ及びベースと、トランジスタＴ８のベースとに接続されている。
【００１１】
トランジスタＴ７のエミッタは、全波整流回路ＲＥＣの負極ＧＮＤに接続され、トランジスタＴ８のエミッタは、抵抗Ｒ２を介して負極ＧＮＤに接続されている。そして、トランジスタＴ８のエミッタから、検出信号ＤＥＴ１が出力されるようになっている。
【００１２】
ここで、ツェナーダイオードＺ２のブレークダウン電圧Ｖoff は、ツェナーダイオードＺ１のブレークダウン電圧Ｖonよりも高く、かつ、電話回線Ｌ１に印加される電圧Ｖp よりも低くなるように設定されている。また、電流ミラーＭ１から電流アンプＣ１を一巡する定電流ループＣＬのループ電流増幅率は、ツェナーダイオードＺ１がオン状態のときに１となるように設定されている。
この極性反転検出回路において、電話回線Ｌ１，Ｌ２に印加される電圧の極性が反転し、電話回線Ｌ１の電位Ｖ１がゼロから上昇したとする。
【００１３】
電位Ｖ１がツェナーダイオードＺ１のブレークダウン電圧Ｖonよりも低い時には、ツェナーダイオードＺ１，Ｚ２は共にオフ状態となっているため、エッジ検出回路ＥＤＧ１に電流は流れない。
【００１４】
電位Ｖ１がブレークダウン電圧Ｖonを越えると、ツェナーダイオードＺ１がオン状態となり、定電流ループＣＬに定電流が流れ始める。
【００１５】
電位Ｖ１が更に上昇してブレークダウン電圧Ｖoff を越えると、ツェナーダイオードＺ２がオン状態となり、電流アンプＳ１のトランジスタＴ５に電流が流れ始める。これにより、トランジスタＴ６にも対応した電流が流れる。トランジスタＴ６に流れる電流は、電流ミラーＭ２のトランジスタＴ３からツェナーダイオードＺ１を介して流れるので、定電流ループＣＬのループ電流増幅率は、１よりも小さくなる。このため、定電流ループＣＬに流れる電流は次第に小さくなり、最終的にオフ状態となる。以後、電位Ｖ１が更に上昇しても、定電流ループＣＬには、電流は流れない。これにより、トランジスタＴ８には、電話回線Ｌ１の電位ＶＩが立ち上がる際に、電圧ＶonからＶoff の間を通過する短い時間のみ定電流が流れ、この定電流によってパルス状の検出信号ＤＥＴ１が出力される。
【００１６】
【発明が解決しようとする課題】
しかしながら、従来の極性反転検出回路では、次のような課題があった。
即ち、図２（ａ）の極性反転検出回路は、回路構成が極めて単純であるという特徴があるが、例えば１μＦ程度の大容量で２５０Ｖ以上の高耐圧を有するキャパシタＣ１が必要であり、集積回路化が不可能であった。
【００１７】
一方、図２（ｂ）の極性反転検出回路は、電話回線Ｌ１，Ｌ２の電位が一定しているときには常にオフ状態に保持される。このため、トランジスタＴ１，Ｔ３，Ｔ８は、電話回線Ｌ１，Ｌ２間の電圧に耐えるように、例えば２５０Ｖ以上の高耐圧が必要になる。更に、この回路は、高耐圧トランジスタのほか回路構成素子の数が多いため、集積回路のサイズが大きくなるという課題があった。
【００１８】
本発明は、前記従来技術が持っていた課題を解決し、サイズの小さな集積回路で構成でき、高耐圧特性を有するゼロクロス検出回路（極性反転検出回路）を提供するものである。
【００１９】
【課題を解決するための手段】
前記課題を解決するために、本発明の内の第１の発明は、第１の端子と第２の端子の間に印加される電圧の極性が反転したときに出力端子からパルス状の検出信号を出力するゼロクロス検出回路を次のように構成している。
【００２０】
即ち、このゼロクロス検出回路は、エミッタとコレクタがそれぞれ前記第１の端子と前記出力端子に接続されたスイッチ用のＰＮＰ型の第１のバイポーラトランジスタと、コレクタとベースがそれぞれ前記第１のバイポーラトランジスタのベースと前記出力端子に接続され、エミッタが内部ノードに接続されたスイッチ用のＮＰＮ型の第２のバイポーラトランジスタと、ソースとゲートがそれぞれ前記第１の端子と前記内部ノードに接続され、ドレインが前記第２のバイポーラトランジスタのコレクタに接続されたスイッチ用のＰチャネル型のＭＯＳトランジスタと、コレクタとエミッタがそれぞれ前記出力端子と前記第２の端子に接続され、ゲートが前記内部ノードに接続された定電流用のＮＰＮ型の第３のバイポーラトランジスタと、前記内部ノードと前記第２の端子の間に接続された電流制限用の抵抗とを備えている。
【００２１】
第２の発明は、第１の発明における第１及び第２のバイポーラトランジスタとＭＯＳトランジスタは、離間して設けられたＰ型の第１、第２及び第３不純物領域と、該第３不純物領域内に設けられたＮ型の第４不純物領域とを有するＮ型の半導体基板上に形成されており、前記第１のバイポーラトランジスタは、前記第２不純物領域をエミッタ、第３不純物領域をコレクタ、該第２と第３不純物領域の間をベースとし、前記第２のバイポーラトランジスタは、前記第２と第３不純物領域の間をコレクタ、該第３不純物領域をベース、前記第４不純物領域をエミッタとし、前記ＭＯＳトランジスタは、前記第１不純物領域をドレイン、前記第２不純物領域をソース、該第１と第２不純物領域の間をチャネル領域としたことを特徴としている。
【００２３】
第３の発明は、第２の発明において、第１不純物領域に隣接して半導体基板に設けられるＰ型の第５不純物領域を有し、これらの第１と第５の不純物領域は互いに電気的に接続されている。
【００２４】
第４の発明は、第１の発明において、ＭＯＳトランジスタがオン状態のとき、第１のバイポーラトランジスタはベースとエミッタ間が短絡されてオフ状態となることを特徴としている。
【００２５】
第５の発明は、第２の発明において、第２不純物領域および第３不純物領域間に設けられたチャネルストッパを有している。
【００２６】
第６の発明は、第１の発明において、第１の端子と第２の端子の間に直列に、動作電圧制御用の電圧降伏素子が接続されていることを特徴としている。
【００２７】
第７の発明は、第１の発明において、第１の端子と第２の端子の間に直列に接続され、第１の端子に入力される入力電流または第２の端子に出力される出力電流を制御する電流制御回路が設けられていることを特徴としている。
【００２８】
第８の発明は、第７の発明において、電流制御回路を電流ミラーで構成している。
【００２９】
【発明の実施の形態】
（第１の実施形態）
図１は、本発明の第１の実施形態を示す極性反転検出回路の回路図である。
この極性反転検出回路は、テレメータ等のノーリンギング端末において、電話局から送られてくる起動信号及び復旧信号である極性反転情報を検出するためのもので、電話回線Ｌ１，Ｌ２間に接続される全波整流回路２と、電話回線Ｌ１，Ｌ２と全波整流回路２の負極ＧＮＤ側との間に、それぞれ接続されるゼロクロス検出回路１-1，１-2とで構成されている。
【００３０】
ゼロクロス検出回路１-1，１-2は同一の構成で、例えばゼロクロス検出回路１-1は、サイリスタとＭＯＳトランジスタを組み合わせた３端子の複合素子１０、ＮＰＮ型の定電流用のトランジスタ２０及び抵抗３０で構成され、電話回線側に接続される入力端子ＩＮと、接地電位側に接続される出力端子ＯＵＴを有している。
【００３１】
複合素子１０は、ＰＮＰ型のトランジスタＱ１とＮＰＮ型のトランジスタＱ２で構成されるサイリスタに、Ｐチャネル型ＭＯＳトランジスタＱ３を組み合わせたものである。即ち、アノード端子ＡにトランジスタＱ１のエミッタが接続され、このトランジスタＱ１のコレクタがゲート端子Ｇに接続されている。トランジスタＱ１のベースはトランジスタＱ２のコレクタに接続され、このトランジスタＱ２のエミッタがカソード端子Ｋに接続されている。
【００３２】
一方、トランジスタＱ３のソースは、トランジスタＱ１のエミッタと共にアノード端子Ａに接続され、このトランジスタＱ３の基板電位とドレインが、トランジスタＱ１のベースと共にトランジスタＱ２のコレクタに接続されている。また、トランジスタＱ３のゲートは、トランジスタＱ２のエミッタと共にカソード端子Ｋに接続されている。
【００３３】
複合素子１０のアノード端子Ａは、入力端子ＩＮを介して電話回線Ｌ１に接続され、ゲート端子Ｇはトランジスタ２０のコレクタに接続されている。更に、複合素子１０のカソード端子Ｋは、トランジスタ２０のベースと抵抗３０の一端に接続されている。抵抗３０の他端とトランジスタ２０のエミッタは、出力端子ＯＵＴを介して全波整流回路２の負極ＧＮＤ側に接続されている。そして、トランジスタ２０のコレクタ側から、検出信号ＤＥＴ１が出力されるようになっている。
【００３４】
同様に、ゼロクロス検出回路１-2は、電話回線Ｌ２と全波整流回路２の負極ＧＮＤ側の間に接続され、検出信号ＤＥＴ２が出力されるようになっている。
【００３５】
図３（ａ），（ｂ）は、図１中の複合素子１０の構造を示す構成図であり、同図（ａ）は平面図、及び同図（ｂ）は同図（ａ）中のＸ−Ｘにおける断面図である。
複合素子１０は、図３（ａ），（ｂ）に示すように、Ｎ型の単結晶シリコン基板（例えば、比抵抗ρｓ＝１５〜２２Ω・ｃｍ）１１内に、例えば公知のイオン注入技術によりボロン等のＰ型不純物をその濃度が１ｅ１８ｃｍ-3となるようにＰ型不純物領域１２，１３，１４が形成されている。更に、Ｐ型不純物領域１３の内部と、単結晶シリコン基板１１内には、例えば燐等のＮ型不純物をその濃度が１ｅ２０ｃｍ-3となるようにＮ型不純物領域１５，１６が同一工程により形成されている。また、単結晶シリコン基板１１の表面には、Ｐ型不純物領域１２，１３，１４及びＮ型不純物領域１５，１６の電極接続部を除いて、例えば１μｍ程度の絶縁膜１７が形成されている。
【００３６】
Ｐ型不純物領域１２は、図１に示す複合素子１０中のトランジスタＱ１のエミッタと、トランジスタＱ３のソースに対応するもので、例えばアルミニウム等の電極配線１８によってアノード端子Ａに接続されている。Ｐ型不純物領域１２の幅は、例えば２４μｍ程度に構成されている。
【００３７】
Ｐ型不純物領域１３は、複合素子１０中のトランジスタＱ１のコレクタと、トランジスタＱ２のベースに対応するもので、電極配線１９によってゲート端子Ｇに接続されている。Ｐ型不純物領域１３は、例えば４８μｍ程度である。
【００３８】
Ｐ型不純物領域１４は、複合素子１０中のトランジスタＱ３のドレインに対応するもので、このＰ型不純物領域１４の幅は、例えば２０μｍ程度である。
【００３９】
Ｎ型不純物領域１６は、複合素子１０中のトランジスタＱ１のベース、トランジスタＱ２のコレクタ、およびトランジスタＱ３の基板電位に対応するもので、電極配線２１によってＰ型不純物領域１４に接続されている。Ｎ型不純物領域１６の幅は、例えば１６μｍ程度である。
【００４０】
Ｎ型不純物領域１５は、複合素子１０中のトランジスタｑ２のエミッタに対応するもので、電極配線２０によってカソード電極Ｋに接続されている。Ｎ型不純物領域１５の幅は、例えば１６μｍ程度である。
【００４１】
Ｐ型不純物領域１２，１３は、例えば５０μｍ程度の距離を隔てて形成されており、この間のＮ型の領域１１Ａが複合素子１０中のトランジスタＱ１のベースに対応している。領域１１Ａ上には、周辺部が厚く形成された絶縁膜１６を介して、電極配線２０によるフィールドプレートが形成されている。
【００４２】
Ｐ型不純物領域１２，１４は、例えば１４μｍ程度の距離を隔てて形成されており、この間のＮ型の領域１１Ｂが複合素子１０中のトランジスタＱ３のゲートに対応している。領域１１Ｂ上には、絶縁膜１７を介して電極配線２２によるゲート電極が形成され、カソード端子Ｋに接続されている。
【００４３】
Ｐ型不純物領域１３は、単結晶シリコン基板１１の周辺部との距離が５０μｍとなるように、この単結晶シリコン基板１１の内側に形成されている。また、Ｐ型不純物領域１３の表面の周囲を取り囲むように、絶縁膜１７上に形成された電極配線２０の幅は、３０μｍ程度に設定されている。更に、電極配線２０の外側には、例えばポリシリコン等によるチャネルストッパとして、２０μｍ程度の単結晶シリコン基板１１の領域が確保されている。
【００４４】
図４は、図１中のゼロクロス検出回路１の電圧と電流の関係を示す特性図であり、横軸に入力端子ＩＮと出力端子ＯＵＴの間に印加される電圧Ｖ、縦軸に入力端子ＩＮから出力端子ＯＵＴに流れる電流Ｉを示している。以下、図３及び図４を参照しつつ、図１の動作を説明する。
【００４５】
図１の電話回線Ｌ１，Ｌ２の極性が反転して、電話回線Ｌ１の電位が電話回線Ｌ２の電位よりも高くなるとする。電話回線Ｌ１側の電位が上昇して、ゼロクロス検出回路１-1の入力端子ＩＮの電位が出力端子ＯＵＴの電位を越え、ダイオード順方向電圧以上になると、複合素子１０内のトランジスタＱ１，Ｑ２がオン状態となる。これに伴い、入力端子ＩＮから、トランジスタＱ１，Ｑ２を通り、抵抗３０を介して出力端子ＯＵＴに電流が流れる。
【００４６】
これにより、カソード電極Ｋの電位が上昇し、トランジスタ２０がオンとなり、ゲート電極Ｇの電位が低下する。このため、トランジスタＱ２のベース電流が制限され、ゼロクロス検出回路１-1の入力端子ＩＮから出力端子ＯＵＴに流れる電流の大きさは、抵抗３０の値に応じた定電流（例えば、数１０μＡ）の状態となる。
【００４７】
更に、電話回線Ｌ１側の電位が上昇すると、図１中のトランジスタＱ３の閾値電圧を越え、このトランジスタＱ３がオン状態となる。ここで、Ｎ型不純物領域１６とＰ型不純物領域１４が、電極配線２１によって接続されているため、トランジスタＱ１のベースとエミッタ間がショート状態となる。これにより、トランジスタＱ１，Ｑ２に流れる電流は遮断される。更に、電話回線Ｌ１側の電位が上昇しても、トランジスタＱ１のベースとエミッタ間のショート状態は変化せず、トランジスタＱ１，Ｑ２には、素子耐圧電圧（ＢＶＯ）まで電流は流れない。従って、ゲート電極Ｇから出力される検出信号ＤＥＴ１は、電話回線Ｌ１，Ｌ２の極性が反転した瞬間に、パルス状の信号として出力される。
【００４８】
以上のように、この第１の実施形態の極性反転検出回路は、次のような利点がある。
（１）  入力端子ＩＮに印加される入力電圧によって動作するＰチャネルＭＯＳトランジスタを構成するＰ型不純物領域１２，１４を有しているので、入力電圧がＰチャネルＭＯＳトランジスタの閾値電圧を越えることで、複合素子１０自体の電流が遮断される。これにより、入力電圧が上昇したときに、電流を遮断するためのオフ制御回路を構成する素子が不要になり、回路構成を簡素化することができる。
【００４９】
（２）  電話回線Ｌ１，Ｌ２の極性が反転した時に、瞬間的に流れる電流の大きさは、抵抗３０の値によって制御できるので、設計が容易である。
【００５０】
（３）  図２（ａ）に示すようなキャパシタＣ１を使用していないので、同一の電話回線Ｌ１，Ｌ２に、複数のノーリンギング端末を接続する並列システムを容易に構成することができる。
【００５１】
（４）  電話回線Ｌ１，Ｌ２の極性反転時に瞬間的に電流が流れ、それ以外は常にオフ状態となっているため、待機電流を無くすことができる。
【００５２】
（５）  複合素子１０は、フィールドプレートとチャネルストッパを有しているので、高耐圧化が可能であり、雷サージ等の高電圧にも対応することができる。
【００５３】
（６）  複合素子１０のＰ型不純物領域１２，１４の上に設けられた絶縁膜の膜圧を制御することにより、電流遮断電圧を自由に設定することができる。
【００５４】
（７）  例えば２５０Ｖの高耐圧を必要とする素子は複合素子１０だけであり、かつ、その他の回路素子の数も少ないため、集積回路の面積を小さくすることができる。図３（ａ）に例示した複合素子１０の概略の面積は、１８０×２３０μｍ（＝０．０４ｍｍ2 ）である。また、トランジスタ２０及び抵抗３０の面積は、各々９０×１００μｍ（＝０．００９ｍｍ2 ）である。従って、ゼロクロス検出回路１の面積は、ほぼ０．０６ｍｍ2 となる。
【００５５】
一方、図２（ｂ）において、２５０Ｖの高耐圧を必要とするトランジスタＴ１，Ｔ３，Ｔ８の面積を各々１４０×２１０μｍ（＝０．０３ｍｍ2 ）、その他のトランジスタ等の面積を各々９０×１００μｍ（＝０．００９ｍｍ2 ）とすると、エッジ検出回路ＥＤＧの概略の面積は、ほぼ０．１７ｍｍ2 となる。従って、図２（ｂ）の従来回路に比べて、集積回路の面積を１／３にすることができる。
【００５６】
（第２の実施形態）
図５（ａ）〜（ｃ）は、本発明の第２の実施形態を示すゼロクロス検出回路の構成図であり、図１中の要素と共通の要素には共通の符号が付されている。
図５（ａ）のゼロクロス検出回路は、入力端子ＩＮと複合素子１０のアノード端子Ａの間に、電圧降伏素子（例えば、ツェナーダイオード）４０を挿入したものである。図５（ｂ）のゼロクロス検出回路は、トランジスタ２０のエミッタと出力端子ＯＵＴの間に、ツェナーダイオード４０を挿入したものである。また、図５（ｃ）のゼロクロス検出回路は、複合素子１０のカソード端子Ｋとトランジスタ２０のベースの間に、ツェナーダイオード４０を挿入したものである。その他の構成は、図１中のゼロクロス検出回路と同様である。
【００５７】
このような構成により、入力端子ＩＮの電位が出力端子ＯＵＴの電位に対して上昇したとき、ツェナーダイオード４０の降伏電圧に達するまでは電流が流れない。そして、入力端子ＩＮの電位がツェナーダイオード４０の降伏電圧を越えた時に、瞬間的に、入力端子ＩＮから出力端子ＯＵＴに電流が流れる。
【００５８】
以上のように、この第２の実施形態のゼロクロス検出回路は、直列に降伏電圧素子であるツェナーダイオード４０を挿入しているので、ゼロクロス検出の動作電圧を任意の値に設定することができるという利点がある。
【００５９】
（第３の実施形態）
図６（ａ）〜（ｃ）は、本発明の第３の実施形態を示すゼロクロス検出回路の構成図であり、図１中の要素と共通の要素には共通の符号が付されている。
図６（ａ）のゼロクロス検出回路は、入力端子ＩＮと複合素子１０のアノード端子Ａの間に、出力回路（例えば、電流ミラー）５０を挿入したものである。電流ミラー５０は、抵抗５１，５２と、ＰＮＰ型のトランジスタ５３，５４で構成され、これらの抵抗５１，５２の一端が入力端子ＩＮに接続されている。抵抗５１の他端はトランジスタ５３のエミッタに接続され、このトランジスタ５３のベースとコレクタが複合素子１０のアノード端子Ａに接続されている。抵抗５２の他端はトランジスタ５４のエミッタに接続され、このトランジスタ５４のベースが複合素子１０のアノード端子Ａに接続されている。そして、トランジスタ５４のコレクタから、検出電流ＤＥＴｏが吐き出されるようになっている。
【００６０】
このゼロクロス検出回路では、複合素子１０に流れる電流に対応した電流が、電流ミラー５０から検出電流ＤＥＴｏとして出力される。
【００６１】
図６（ｂ）のゼロクロス検出回路は、トランジスタ２０のエミッタと出力端子ＯＵＴの間に、電流ミラー５０Ａを挿入したものである。電流ミラー５０Ａは、ＮＰＮ型のトランジスタ５５，５６と、抵抗５７，５８で構成され、トランジスタ５５のコレクタとベースが、トランジスタ５６のベースと共に、トランジスタ２０のエミッタに接続されている。トランジスタ５５，５６のエミッタは、それぞれ抵抗５７，５８を介して出力端子ＯＵＴに接続されている。そして、トランジスタ５６のコレクタに、検出電流ＤＥＴｉが吸い込まれるようになっている。
【００６２】
このゼロクロス検出回路では、複合素子１０に流れる電流に対応した電流が、電流ミラー５０Ａに検出電流ＤＥＴｉとして入力される。
【００６３】
図６（ｃ）のゼロクロス検出回路は、複合素子１０のカソード端子Ｋ及びゲート端子Ｇと、出力端子ＯＵＴの間に、電流ミラー５０Ｂを挿入したものである。電流ミラー５０Ｂは、ＮＰＮ型のトランジスタ５６，５９，６０と、抵抗５８，６１と、ダイオード６２で構成されている。
【００６４】
トランジスタ６０のコレクタとゲートが、トランジスタ５６，５９のベースと共に、複合素子１０のカソード端子Ｋに接続されている。トランジスタ６０のエミッタは、ダイオード６２を介して出力端子ＯＵＴに接続されている。トランジスタ５６のコレクタは複合素子１０のゲート端子Ｇに接続され、エミッタは抵抗６１を介して出力端子ＯＵＴに接続されている。また、トランジスタ５６のエミッタは抵抗５８を介して出力端子ＯＵＴに接続され、このトランジスタ５６のコレクタに、検出電流ＤＥＴｉが吸い込まれるようになっている。
【００６５】
このゼロクロス検出回路では、複合素子１０に流れる電流に対応した電流が、電流ミラー５０Ｂに検出電流ＤＥＴｉとして入力される。
【００６６】
以上のように、この第３の実施形態のゼロクロス検出回路は、直列に電流ミラー５０，５０Ａ，５０Ｂを挿入しているので、電流の出力または入力によって、検出信号を出力することができる。また、後段の回路に合わせてミラー比を定めることにより、検出電流の大きさを自由に設定することができるという利点がある。
【００６７】
（第４の実施形態）
図７（ａ），（ｂ）は、本発明の第４の実施形態を示す温度制御回路の説明図であり、同図（ａ）は構成図、及び同図（ｂ）は動作波形図である。この温度制御回路は、図１中のゼロクロス検出回路１-1，１-2を応用したものである。図７（ａ）に示すように、交流電源ＡＣの一端にはゼロクロス検出回路１-1の入力端子ＩＮが接続され、このゼロクロス検出回路１-1の出力端子ＯＵＴはノードＮに接続されている。また、交流電源ＡＣの他端にはゼロクロス検出回路１-2の入力端子ＩＮが接続され、このゼロクロス検出回路１-2の出力端子ＯＵＴはノードＮに接続されている。更に、交流電源ＡＣには、電気ヒータ３が双方向サイリスタ４を介して接続され、この双方向サイリスタ４のゲートは、バイメタル等の温度制御スイッチ５を介してノードＮに接続されている。
【００６８】
この温度制御回路では、交流電源ＡＣが０Ｖを交差するときに、ゼロクロス検出回路１-1，１-2が瞬間的にオン状態となる。このとき、温度制御スイッチ５がオン状態であれば、双方向サイリスタ４のゲートにトリガ電流が流れ、この双方向サイリスタ４がオンとなって電気ヒータ３に電流Ｉが流れる。電流Ｉは、その後の温度制御スイッチ５のオン／オフに拘らず、交流電源ＡＣが０Ｖになるまで、流れ続ける。
【００６９】
次に交流電源ＡＣが０Ｖを交差するとき、温度制御スイッチ５がオフ状態であれば、双方向サイリスタ４のゲートにはトリガ電流が流れず、この双方向サイリスタ４がオフとなって電気ヒータ３には電流Ｉが流れない。
【００７０】
以上のように、この第４の実施形態の温度制御回路は、電気ヒータ３のオン／オフ用のスッチとして双方向サイリスタ４を使用し、この双方向サイリスタ４の制御にゼロクロス検出回路１-1，１-2を使用している。これにより、電気ヒータ３に流れる電流のオン／オフは、常に交流電源ＡＣの電圧が０Ｖで電流が０の時点で行われる。従って、単に電気ヒータ３と温度制御スイッチ５を直列に接続した回路のように、電流を強制的にオン／オフすることがなく、オン／オフ動作による雑音の発生を無くすことができる。
【００７１】
なお、本発明は、上記実施形態に限定されず、種々の変形が可能である。この変形例としては、例えば、次のようなものがある。
（ａ）  図３の複合素子１０のレイアウト及び寸法等は一例であり、使用条件や所望の特性に合わせて変更することができる。
【００７２】
（ｂ）  本発明のゼロクロス検出回路は、電話回線の極性反転検出回路や、電気ヒータの温度制御回路に限定されず、印加電圧が０Ｖの付近を通過するタイミングを検出するための回路として適用することができる。
【００７３】
【発明の効果】
以上詳細に説明したように、第１の発明によれば、例えばＰＮＰＮ構造のサイリスタとＰチャネルＭＯＳトランジスタを組み合わせた複合素子を使用しているので、小さなサイズの集積回路で高耐圧特性を得ることができる。
【００７４】
第２〜第５の発明によれば、第１の発明における複合素子は、第１および第２のＰ型不純物領域の間に設けられた所定の幅のフィールドプレートと、第２のＰ型不純物領域の周囲に設けられたチャネルストッパとを有している。これにより、これらの寸法を適切に設定することにより、小さなサイズで所望の高耐圧特性を得ることができる。
【００７５】
第６の発明によれば、第１の発明のゼロクロス検出回路に、電圧降伏素子を直列に接続している。これにより、動作電圧を自由に設定することができる。
【００７６】
第７、第８の発明によれば、第１の発明のゼロクロス検出回路に、入出力電流を制御する電流制御回路を設けている。これにより、前段及び後段の回路に合わせて入出力電流の大きさを自由に設定することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示す極性反転検出回路の回路図である。
【図２】従来の極性反転検出回路の構成例を示す回路図である。
【図３】図１中の複合素子１０の構造を示す構成図である。
【図４】図１中のゼロクロス検出回路１の電圧と電流の関係を示す特性図である。
【図５】本発明の第２の実施形態を示すゼロクロス検出回路の構成図である。
【図６】本発明の第３の実施形態を示すゼロクロス検出回路の構成図である。
【図７】本発明の第４の実施形態を示す温度制御回路の説明図である。
【符号の説明】
１    ゼロクロス検出回路
１０    複合素子
１１    単結晶シリコン基板
１２〜１４    Ｐ型不純物領域
１５，１６    Ｎ型不純物領域
２０    トランジスタ
３０    抵抗
４０    サイリスタ
５０    電流ミラー
【図１】
0004075407.tif 000002
【図２】
0004075407.tif 000003
【図３】
0004075407.tif 000004
【図４】
0004075407.tif 000005
【図５】
0004075407.tif 000006
【図６】
0004075407.tif 000007
【図７】
0004075407.tif 000008