(57)【特許請求の範囲】
【請求項１】
直流電源からの入力電圧を所望の直流電圧に変換するための直流−直流変換回路と、当該回路の後段に配置されて直流電圧を交流電圧に変換するための直流−交流変換回路を備えた放電灯点灯回路において、
上記直流−交流変換回路が、複数のスイッチング素子からなるブリッジ型の回路構成を有し、ブリッジを構成するスイッチング素子のうち、高段側に位置されるスイッチング素子のオン／オフ状態を制御するために、当該高段側に位置されるスイッチング素子へ電荷を供給する第１トランジスタ、当該第１トランジスタに接続されると共に当該高段側に位置されるスイッチング素子の制御端子に接続された第２トランジスタ、および当該第２トランジスタのベースと直列に接続された複数のバイポーラトランジスタを用いた駆動回路を備え、
当該複数のバイポーラトランジスタのうちの低段側に位置するトランジスタによって、上記スイッチング素子のオン／オフ状態が規定される
ことを特徴とする放電灯点灯回路。
【請求項２】
直流電源からの入力電圧を所望の直流電圧に変換するための直流−直流変換回路と、当該回路の後段に配置されて直流電圧を交流電圧に変換するための直流−交流変換回路を備えた放電灯点灯回路において、
上記直流−交流変換回路が、複数のスイッチング素子からなるブリッジ型の回路構成を有し、ブリッジを構成するスイッチング素子のうち、高段側に位置されるスイッチング素子のオン／オフ状態を制御するために、ブリッジのアームを構成するスイッチング素子同士の接続点から接続され、前記高段側に位置されるスイッチング素子へ電荷を供給する第１トランジスタ、当該第１トランジスタに接続されると共に当該高段側に位置されるスイッチング素子の制御端子に接続された第２トランジスタ、および当該第２トランジスタのベースへ接続されたバイポーラトランジスタを用いた駆動回路を備え、
上記接続点から上記バイポーラトランジスタを通って流れる電流を制限するための抵抗素子を、当該バイポーラトランジスタに接続した
ことを特徴とする放電灯点灯回路。
【請求項３】
請求項１又は請求項２に記載の放電灯点灯回路において、
上記バイポーラトランジスタの状態を制御するための制御回路が設けられており、当該トランジスタがオン状態となったときに流れるベース電流に比して、当該トランジスタが一旦オン状態になってからオフ状態となる前に流れるベース電流の方が小さくなるように制御される
ことを特徴とする放電灯点灯回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、放電灯点灯回路を構成する直流−交流変換回路の小型化及び低コスト化のための技術に関する。
【０００２】
【従来の技術】
メタルハライドランプ等の放電灯の点灯回路には、直流−直流変換回路、直流−交流変換回路、起動回路を備えた構成が知られている。
【０００３】
直流−直流変換回路の後段に配置される直流−交流変換回路は、直流入力電圧を交流電圧に変換した上で放電灯に供給するものであり、複数の半導体スイッチング素子を用いたブリッジ型回路とその駆動回路を備えている。つまり、駆動回路を構成するドライブ用ＩＣ（集積回路）から各スイッチング素子に供給される制御信号によって当該素子のオン／オフ状態が規定されることでブリッジ型回路の交番動作が行われる結果、直流から交流への変換が行われる。
【０００４】
【発明が解決しようとする課題】
ところで、従来の回路では、ブリッジ型回路を構成するスイッチング素子の駆動回路について、ドライブ用ＩＣを用いる場合には、そのコストや実装面積等が問題となる。つまり、ドライブ用ＩＣが高価であって、回路全体のコストアップの原因となり、また、当該ドライブ用ＩＣの実装面積が小型化に支障を来たすといった点で不都合をもたらす。
【０００５】
そこで、ドライブ用ＩＣと同様の機能をもつ回路を個別部品で組み上げること（ディスクリート化）で、低コスト化等を図る方法が考えられるが、従来の構成では、素子の耐圧や保護対策、スイッチング速度の高速化の点で、下記のような問題が残る。
【０００６】
上記スイッチング素子を駆動させるために、高耐圧の半導体素子を用いる必要性から却ってコストがかかってしまう場合がある。例えば、フルブリッジを構成する各アームのうち、高段側に位置するスイッチング素子のオン／オフ状態を制御するために単一の制御素子、例えば、ＦＥＴ（電界効果トランジスタ）を用いる場合には、高耐圧（６００Ｖ程度）の素子を用いる必要が生じてくる。あるいは、ブリッジの出力から半導体素子に流れ込む大電流によって当該素子の損傷や破壊を引き起こさないように保護対策が必要になり、これに伴ってコストが上昇する。
【０００７】
また、上記スイッチング素子を駆動させるための半導体素子について、スイッチングの速度が遅いと、ブリッジの動作に支障を来たす虞が生じるので、高速な素子を使う必要があり、コスト上昇の原因となる。
【０００８】
そこで、本発明は、放電灯点灯回路において、直流−交流変換回路を構成するスイッチング素子の駆動回路について小型化及び低コスト化を実現することを課題とする。
【０００９】
【課題を解決するための手段】
本発明は、直流電源からの入力電圧を所望の直流電圧に変換するための直流−直流変換回路と、当該回路の後段に配置されて直流電圧を交流電圧に変換するための直流−交流変換回路を備えた放電灯点灯回路において、下記に示す構成を備えたものである。
【００１０】
先ず、直流−交流変換回路が、複数のスイッチング素子からなるブリッジ型の回路構成を有する場合において、ブリッジを構成するスイッチング素子のうち、高段側に位置されるスイッチング素子のオン／オフ状態を制御するために、当該高段側に位置されるスイッチング素子へ電荷を供給する第１トランジスタ、当該第１トランジスタに接続されると共に当該高段側に位置されるスイッチング素子の制御端子に接続された第２トランジスタ、および当該第２トランジスタのベースと直列に接続された複数のバイポーラトランジスタを用いた駆動回路を備えるとともに、当該複数のバイポーラトランジスタのうちの低段側に位置するトランジスタによって、スイッチング素子のオン／オフ状態が規定される構成として、各バイポーラトランジスタの耐圧を下げる。
【００１１】
また、ブリッジを構成するスイッチング素子のうち、高段側に位置されるスイッチング素子のオン／オフ状態を制御するために、ブリッジのアームを構成するスイッチング素子同士の接続点から接続され、前記高段側に位置されるスイッチング素子へ電荷を供給する第１トランジスタ、当該第１トランジスタに接続されると共に当該高段側に位置されるスイッチング素子の制御端子に接続された第２トランジスタ、および当該第２トランジスタのベースへ接続されたバイポーラトランジスタを用いるとともに、上記接続点からバイポーラトランジスタを通って流れる電流を制限するための抵抗素子を、当該バイポーラトランジスタに接続することによって、大電流による損傷等を防止する。
【００１２】
そして、上記バイポーラトランジスタの状態を制御するための制御回路を設けるとともに、当該トランジスタがオン状態の場合に流れるベース電流に比して、当該トランジスタが一旦オン状態になってからオフ状態となる前に流れるベース電流の方が小さくなるように制御することによって、トランジスタのスイッチング速度を向上させる（高速なトランジスタを用いる必要がなくなる。）。
【００１３】
従って、本発明によれば、トランジスタの低耐圧化や電流制限用抵抗素子による素子の保護、スイッチングの高速化によって、小型化及び低コスト化を図ることができる。
【００１４】
【発明の実施の形態】
図１は本発明に係る点灯回路の基本構成を示すものであり、放電灯点灯回路１は、直流電源２、直流−直流変換回路３、直流−交流変換回路４、起動回路５、制御回路７を備えている。
【００１５】
直流−直流変換回路３は、直流電源２からの直流入力電圧（これを「Ｖin」と記す。）を受けて所望の直流電圧に変換するものであり、フライバック型ＤＣ−ＤＣコンバータ等が用いられる。
【００１６】
直流−交流変換回路４は、直流−直流変換回路３の出力電圧を交流電圧に変換した後で起動回路５を介して放電灯６に供給するために設けられている。例えば、フルブリッジ型回路では、４つの半導体スイッチング素子を用いて２つのアームを構成し、各アームのスイッチング素子を各別に駆動するための駆動回路を備えており、２組のスイッチング素子対を相反的にオン／オフ制御することによって、交流電圧を出力する。また、ハーフブリッジ回路では、２つの半導体スイッチング素子を用いたアームについて駆動するための駆動回路を備えており、各スイッチング素子が交互にオン／オフ制御される。いずれにしても、本発明では、ブリッジを構成するスイッチング素子のうち、高段側に位置されるスイッチング素子のオン／オフ状態を制御するための半導体素子としてバイポーラトランジスタを用いて駆動回路が形成される。
【００１７】
起動回路（所謂スタータ）５は、放電灯６に対する起動用の高電圧パルス信号（起動用パルス）を発生させて、当該放電灯を起動させるために設けられており、当該信号は直流−交流変換回路４の出力する交流電圧に重畳されて放電灯６に印加される。
【００１８】
制御回路７は、放電灯６にかかる電圧や当該放電灯に流れる電流又はそれらに相当する電圧や電流についての検出信号を受けて放電灯６に投入する電力を制御するとともに直流−直流変換回路３の出力を制御するものである。つまり、制御回路７は、放電灯６の状態に応じた供給電力を制御するために設けられており、例えば、直流−直流変換回路３の出力電圧や出力電流を検出する検出部８からの検出信号を受けて、直流−直流変換回路３に対して制御信号を送出することでその出力電圧を制御する。また、直流−交流変換回路４に対して制御信号を送出してその制御を行う。尚、放電灯の点灯前には当該放電灯への供給電圧をあるレベルまで高めることで、放電灯の点灯を確実にするための出力制御を行うことも制御回路７の役目である。また、電力制御方式としては、例えば、ＰＷＭ（パルス幅変調）方式、ＰＦＭ（パルス周波数変調）方式が知られている。
【００１９】
図２は、直流−交流変換回路４の構成例９を示すものであり、本例では、４つの半導体スイッチング素子ＳＷ１乃至ＳＷ４を使用したフルブリッジ型の構成を用いている。
【００２０】
各スイッチング素子についてはＮチャンネルＭＯＳ形ＦＥＴを使用し、ＳＷ１、ＳＷ２により構成されるアーム（図の左アーム）１０と、ＳＷ３、ＳＷ４により構成されるアーム（図の右アーム）１１とが並列に設けられた構成を有する。
【００２１】
左アーム１０においては、素子ＳＷ１とＳＷ２とが直列に接続されており、ＳＷ１を構成するＦＥＴのドレインが、入力端子Ｔ１に接続されている。そして、ＳＷ２を構成するＦＥＴのソースが入力端子Ｔ２に接続されている。尚、点「α」は、ＳＷ１とＳＷ２との接続点を示している。
【００２２】
また、右アーム１１においては、素子ＳＷ３とＳＷ４とが直列に接続されており、ＳＷ３を構成するＦＥＴのドレインが、入力端子Ｔ１に接続されている。そして、ＳＷ４を構成するＦＥＴのソースが入力端子Ｔ２に接続されている。尚、点「β」は、ＳＷ３とＳＷ４との接続点を示している。
【００２３】
上記接続点αやβから取り出される出力が放電灯に供給され、例えば、１つの放電灯への適用においては、当該放電灯の一方の電極が起動回路（の誘導性素子）を介して接続点αに接続されるとともに、当該放電灯の他方の電極が接続点βに接続される。
【００２４】
駆動回路１２は、スイッチング素子ＳＷ１乃至ＳＷ４に対する制御信号Ｓ１乃至Ｓ４を各別に送出することによって、ブリッジの極性を規定するものである。即ち、素子ＳＷ１乃至ＳＷ４を構成するそれぞれのＦＥＴのゲートに対して制御信号Ｓ１乃至Ｓ４を送出して、各スイッチング素子を駆動し、それらのオン／オフ状態を規定する。これにより、ある時刻において、スイッチング素子ＳＷ１がオン状態、スイッチング素子ＳＷ２がオフ状態となるように各素子の状態が規定されたとすると、このとき、スイッチング素子ＳＷ３がオフ状態、スイッチング素子ＳＷ４がオン状態となる。また、別の時刻において、スイッチング素子ＳＷ１がオフ状態、スイッチング素子ＳＷ２がオン状態となるように各素子の状態が規定されたとすると、このとき、スイッチング素子ＳＷ３がオン状態、スイッチング素子ＳＷ４がオフ状態となる。このようにして素子ＳＷ１とＳＷ４とが同じ状態、素子ＳＷ２とＳＷ３とが同じ状態となって、これらが相反的に交番動作する。
【００２５】
図３は、上記した駆動回路１２について回路構成例を示したものである。尚、本図には、一方のアーム（図２の左アーム１０）に関係する回路部分を示している。即ち、他方のアームについても同様の構成であり、説明の重複を回避するために、当該アームについては説明を省略する（以下の説明において、ＳＷ１をＳＷ３に、ＳＷ２をＳＷ４に、接続点αをβに置換する等して、適宜に読み替えれば良い。）。
【００２６】
先ず、アーム１０を構成する素子ＳＷ１、ＳＷ２のうち、高段側に位置するＳＷ１の駆動部分を説明すると、当該スイッチング素子については、そのオン／オフ状態を制御するために複数のバイポーラトランジスタを用いて構成され、本例ではチャージポンプ式の構成形態が採用されている。つまり、コンデンサ１３からＮＰＮトランジスタ１４を介してＦＥＴ（ＳＷ１）のゲートに電荷供給を行うことで当該ＦＥＴがオン状態になる。
【００２７】
電源端子１５には、後述の制御部において生成される電圧（これを「Ｖccbr」と記す。）が供給され、当該電源端子はダイオード１６を介してコンデンサ１３に接続されている。尚、Ｖccbrはスイッチング素子ＳＷ１、ＳＷ２を駆動するのに充分な電圧であって、例えば、所定の基準電圧に対して整数倍の電圧を得るための倍電圧回路（図示せず。）を用いて生成している。
【００２８】
コンデンサ１３の一端は、ＳＷ１とＳＷ２との接続点αに接続されるとともに、抵抗１７を介してＮＰＮトランジスタ１４及びＰＮＰトランジスタ１８の各ベースにそれぞれ接続されている。
【００２９】
トランジスタ１４については、そのエミッタが抵抗１９を介してＳＷ１の制御端子（ＦＥＴのゲート）に接続されるとともに、ＰＮＰトランジスタ１８のエミッタに接続されている。また、トランジスタ１４のベースには抵抗２０が設けられており、当該抵抗とトランジスタ１４のコレクタとの接続点がダイオード１６のカソードに接続されている。
【００３０】
抵抗２１は、その一端がトランジスタ１４、１８のエミッタに接続され、当該抵抗の他端が接続点αに接続されている。
【００３１】
直列に接続された２つのＮＰＮトランジスタ２２、２３については、高段側にトランジスタ２２が位置され、そのコレクタがトランジスタ１４、１８の各ベースに接続されている。そして、トランジスタ２２のエミッタがトランジスタ２３のコレクタに接続され、トランジスタ２２のベースが抵抗２４を介して接地されるとともに、抵抗２５を介して抵抗２０に接続されている。
【００３２】
トランジスタ２３については、そのエミッタが抵抗２６を介して接地されており、制御部２７からの信号がベースに供給される。
【００３３】
制御部２７は集積回路として形成され（内部回路については後述する。）、制御出力端子「ＳＣh」、「ＳＣL」及び上記Ｖccbrの電源端子「ＰＳ」を備えており、制御出力端子ＳＣhがトランジスタ２３のベースに接続されている。
【００３４】
本例では、コンデンサ１３からＮＰＮトランジスタ１４を介して、ＦＥＴ（ＳＷ１）のゲートに電荷を供給することで、当該ＦＥＴがオン状態になる（尚、このとき、トランジスタ２２、２３は制御部２７からの信号によりオフ状態である。）。そして、このＦＥＴをオフさせるには、ＰＮＰトランジスタ１８のベース電流に対するシンク（電流吸入）、即ち、トランジスタ２２、２３のオンによってトランジスタ１８をオン状態とし、当該ＦＥＴのゲートから電荷を抜くことで行う。このように、トランジスタ１８のベース電流に対するシンクの有無が、制御部２７から２つのトランジスタ２２、２３を介して規定される。そして、トランジスタ２２、２３の耐圧については、点灯回路における最大の出力電圧（オープン・サーキット電圧）をそれぞれ半分ずつ受け持つことになり、１つの半導体素子を使用する場合の半分で済むことになる。例えば、最大４００Ｖの電圧に耐える必要があるものとすると、各トランジスタの耐圧は２００Ｖを超える値に設定されていれば良い。即ち、複数のバイポーラトランジスタを直列に接続させるとともに、そのうちの低段側に位置するトランジスタによって、スイッチング素子のオン／オフ状態が規定されるように構成すれば、必要な耐圧を各トランジスタによって分担することができる。
【００３５】
また、トランジスタ２３に接続される抵抗２６については、ブリッジのアームを構成するスイッチング素子同士の接続点（本例では「α」）からバイポーラトランジスタ（１８、２２、２３）を通って流れる電流を制限するために設けられている。具体的には、「ブリッジアームの中点である「α」→ＰＮＰトランジスタ１８のコレクタ→当該トランジスタ１８のベース→ＮＰＮトランジスタ２２、２３→トランジスタ２３のエミッタ→抵抗２６→ＧＮＤ（グランド）→ＦＥＴ（ＳＷ２）」という経路で流れる電流を制限するものである。つまり、接続点αには比較的大きな電圧（数百Ｖ程度）がかかっており、この電圧については、ＦＥＴの容量成分や、ノイズ対策用のコンデンサ（図示は省略するが、接続点αとＧＮＤとの間に接続される。）等によって、あるエネルギーをもっているため、抵抗２６がないと、当該エネルギーの放出により大きな電流が流れた場合にバイポーラトランジスタの損傷等を引き起こす虞が生じることになる。そこで、抵抗２６を当該バイポーラトランジスタに接続する（本例では、バイポーラトランジスタ２３のエミッタとグランドとの間に設けている。）ことによって、電流値を制限している。尚、例えば、抵抗２６の抵抗値（これを「Ｒ２６」と記す。）を１ｋΩ程度に設定し、後述するように制御部２７のハイレベル出力電圧を制限すると、ＰＮＰトランジスタ１８のベース電流を、１ミリアンペア以下に制限することができ、これにより、当該トランジスタのｈパラメータ「ｈfe」の値を１００程度とすると、ＦＥＴ（ＳＷ１）のゲート電荷を抜く場合の最大電流が数十ミリアンペア程度となる（Ｒ２６を小さくすれば、この電流値を大きくすることができるが、Ｒ２６の設定値を小さくし過ぎると、ＮＰＮトランジスタ２３等のターンオフが遅くなる傾向となり、好ましくないので、スイッチング速度に配慮してＲ２６の値を規定すべきである。）。このように抵抗素子を用いてトランジスタのコレクタ電流について制限する方法は、スイッチング素子の駆動用トランジスタの数に関わらずに有効であり、コストも殆どかからない。
【００３６】
低段側のスイッチング素子ＳＷ２については、制御部２７の制御出力端子ＳＣLから出力される信号によって駆動され、当該端子がコンデンサ２８及び抵抗２９を介してＦＥＴ（ＳＷ２）のゲートに接続されている。尚、コンデンサ２８はサージ保護用に設けられており、その一端が制御出力端子ＳＣLに接続されるとともに、他端が接地されている。また、抵抗３０は、その一端がＦＥＴ（ＳＷ２）のゲートに接続され、他端が接地されている。コンデンサ２８、抵抗３０の接地については、スイッチングＳＷ２と同様、ブリッジ型回路のグランドとされている。
【００３７】
制御出力端子ＳＣLからの信号によって、ＳＷ２であるＦＥＴのオン／オフ状態が直接的に規定されることは明らかであり、回路構成も簡単である。
【００３８】
図４及び図６は、制御部２７の内部回路について構成例を示したものであり、図４が上記制御出力端子ＳＣhに係る制御回路３１hの構成を示し、図６が上記制御出力端子ＳＣLに係る制御回路３１Lの構成を示している。
【００３９】
図４において、端子３２には、図示しない信号生成部からのクロック信号「Ｓ１」が供給されるようになっており、抵抗３３の一端が端子３２に接続されるとともに、抵抗３３の他端が制御出力端子ＳＣhに接続されている。
【００４０】
ダイオード３４は抵抗３３に対して並列に設けられており、そのカソードが端子３２に接続され、そのアノードが制御出力端子ＳＣhに接続されている。
【００４１】
また、端子３５には、図示しない信号生成部からの信号「Ｓ２」が供給されるようになっており、ダイオード３６及び抵抗３７を介して制御出力端子ＳＣhに接続されている。つまり、ダイオード３６のアノードが端子３５に接続され、当該ダイオード３６のカソードが抵抗３７を介して制御出力端子ＳＣhに接続されている。
【００４２】
出力段には、２つのダイオード３８、３９が直列に接続されていて、一方のダイオード３８のアノードが制御出力端子ＳＣhに接続されるとともに、当該ダイオード３８のカソードがダイオード３９のアノードに接続されており、当該ダイオード３９のカソードが接地されている。これは、ＶＯＨ（ハイレベル出力電圧）を「２・Ｖｆ」（Ｖｆは順方向電圧降下を示す。）に制限することで、制御出力端子ＳＣhに接続される上記トランジスタ２３等のコレクタ電流を制限するのが目的であり、トランジスタ２３のベース−エミッタ間電圧を「ＶBE」と記すとき、当該トランジスタのエミッタ電圧が、「２・Ｖｆ−ＶBE」になるようにオンし、これが抵抗２６によって制限される（例えば、「Ｖｆ＝ＶBE」とすると、エミッタ電圧がＶｆとなり、抵抗２６によって、コレクタ電流がＶｆ／Ｒ２６に制限されることになる。）。
【００４３】
図５は上記信号Ｓ１、Ｓ２の各波形と、図４に「Ｉｃ」で示すコントロール電流（トランジスタ２３のベースに対する制御電流）の波形について、概略的に示したものである。尚、各記号の意味は下記の通りである。
【００４４】
・「ｔ１」＝Ｓ１、Ｓ２、Ｉｃの立ち上がり時点
・「ｔ２」＝Ｓ２の立ち下り時点及びＩｃが微小電流となる時点
・「ｔ３」＝Ｓ１の立ち下り時点及びＩｃがゼロアンペアになる時点
・「Ｔ1H」＝Ｓ１のＨレベル期間
・「Ｔ1L」＝Ｓ１のＬレベル期間
・「Ｔ2H」＝Ｓ２のＨレベル期間
・「Ｔ2L」＝Ｓ２のＬレベル期間。
【００４５】
尚、本例において信号Ｓ１はデューティーサイクルが５０％の矩形波状信号とされ、また、信号Ｓ２については、そのデューティーサイクルが信号Ｓ１のデューティーサイクルよりも小さい。また、Ｉｃの波形については、ｔ１の時点で立ち上がって、ある値「Ｉc1」を示した後、ｔ２の時点で減少して微小な電流値「Ｉc2」を示す（図には、Ｉｃの一部を大円枠内に拡大して示す。）。その後、ｔ３の時点でＩｃの値がゼロアンペアになる。
【００４６】
高耐圧のトランジスタについては、一般にスイッチングの速度が遅いこと、特にターンオフの場合に遅いことが知られているので、本発明では、下記に示す事項に従ってトランジスタのベース電流を制御することでスイッチングの速度を向上させている。
【００４７】
（Ｉ）ターンオン時のスピードを速くするために、ベース電流を大きくすること
（ＩＩ）ターンオフ時のスピードを速くするために、ベース電流を小さくすること。
【００４８】
尚、（Ｉ）と（ＩＩ）とは一見相反するようにも見えるが、時間軸で異なる期間に分割してそれぞれ適用する場合には何ら問題はなく、トランジスタがオン状態となる期間で（Ｉ）を適用し、当該トランジスタがオン状態となってからオフ状態となる前の期間で（ＩＩ）を適用すれば良い。即ち、バイポーラトランジスタをオン状態にする場合に流れるベース電流に比して、当該トランジスタが一旦オンしてからオフ状態となる前又は直前に流れるベース電流の方が小さくなるように制御を行う。
【００４９】
トランジスタについてターンオンを速くするには、ベースへの供給電流を大きくすれば良いが、そのままではターンオフが遅くなってしまうので、当該ターンオフの直前でのベース電流は小さい方が望ましい。また、スイッチング素子ＳＷ１であるＦＥＴのオン状態を維持するには、制御部２７からの信号によってトランジスタ２２、２３に少量のコレクタ電流を流せば済むので、ベース電流を小さくすることができる。従って、高段側のスイッチング素子の状態を制御するためのバイポーラトランジスタについて、当該トランジスタをターンオンさせるときには、比較的大きなベース電流を供給し、ターンオフの直前には当該ベース電流を小さくしておくという制御によって、トランジスタのスイッチングを速くすることができる。
【００５０】
尚、図５において、クロック信号Ｓ１とＳ２とは同期して立ち上がるが、信号Ｓ２の方が時間的に早く立ち下がり、また、図４に示す抵抗３３と抵抗３７の抵抗値については、抵抗３３の方が大きい値に設定されていて、信号Ｓ１が抵抗３３を介して供給され、信号Ｓ２が抵抗３７を介して供給されるので、電流Ｉｃについては、期間Ｔ2HでＩc1となって電流値が大きく、期間Ｔ2LでＩc2となって電流値が小さい。そして、期間Ｔ1LではＩｃの値がゼロになる。
【００５１】
このように、本例では、トランジスタを最初にオンさせる瞬間では抵抗３３、３７を介して電流を供給し、その後（ｔ２の時点）で抵抗３７からの電流供給を停止して抵抗３３によるソース電流だけを流すことによってＩc1、Ｉc2の２段階に亘って電流値が時間的に変化するが、さらに多数の段階としてＩｃの値を階段状に変化させる形態、例えば、クロック信号の数を増やして段数を多くするために、ダイオード及び抵抗による直列回路を増設することによって、３以上の多段階に亘って時間経過とともにＩｃ値を低下させるようにしても良い。あるいは、トランジスタやアナログスイッチ等を用いてｔ２以後にベース電流を吸入するための回路を追加して、図５の大円枠内に示す二点鎖線「Ｄ」のように、Ｉc1からＩc2へ連続的に電流値を下げていく制御形態、例えば、時間経過につれて、Ｉc値を直線的又は曲線的に減少させる形態でも構わない（Ｉc1からＩc2への移行過程については、その如何を問わない）が、徒らに回路構成を複雑化させないという観点からは、上記したＩc1、Ｉc2の２段階に亘る制御が好ましい。
【００５２】
このように、バイポーラトランジスタのベース電流を制御する方法は、スイッチング素子の駆動用トランジスタの数に関わらずに有効である。
【００５３】
図６に示す制御回路３１Lでは、図示しない信号生成部からの信号「Ｓ３」が端子４０に供給されるようになっており、抵抗４１を介してＮＰＮトランジスタ４２のベースに接続されている。
【００５４】
抵抗４３及びダイオード４４からなる回路が抵抗４１に対して並列に接続されており、ダイオード４４のカソードが端子４０に接続されるとともに、当該ダイオード４４のアノードが抵抗４３を介してＮＰＮトランジスタ４２のベースに接続されている。尚、抵抗４５は、その一端がトランジスタ４２のベースに接続され、他端が接地されている。
【００５５】
エミッタ接地とされるトランジスタ４２のコレクタは抵抗４６を介して「Ｖccbr」の電源端子４７に接続されるとともに、出力段に設けられたＮＰＮトランジスタ４８及びＰＮＰトランジスタ４９の各ベースに接続されている。
【００５６】
ＮＰＮトランジスタ４８及びＰＮＰトランジスタ４９はコンプリメンタリ対をなし、ＮＰＮトランジスタ４８のコレクタが電源端子４７に接続され、当該トランジスタ４８のエミッタがトランジスタ４９のエミッタ及びに制御出力端子ＳＣLに接続されている。そして、トランジスタ４９のコレクタが接地されている。
【００５７】
従って、この回路では、信号Ｓ３のレベル（Ｈ又はＬ）に応じてＮＰＮトランジスタ４２のオン／オフ状態が規定され、ＮＰＮトランジスタ４８のオンによってＶccbrが出力される。
【００５８】
尚、上記の説明では、便宜上スイッチング素子ＳＷ１乃至ＳＷ４の駆動に関して休止期間（デッドタイム）を設けない場合を想定したが、実際には制御ロジックによって所定時間（数百ナノ秒程度）を設定している。
【００５９】
しかして、上記した構成では、ブリッジを構成するスイッチング素子の駆動回路について、複数のバイポーラトランジスタを用いて駆動回路を構成することによって、実装面積を少なくすることが可能である（実際、各アームをそれぞれに駆動するためのハーフブリッジドライブ用ＩＣを２個実装した場合に比して、実装面積を１５％程度縮小できるという結果を得ている。）。
【００６０】
また、複数のバイポーラトランジスタを直列に接続した構成によって、各トランジスタの耐圧を引き下げることができるのでコスト面で有利であり、さらに、図４や図６に示す制御回路についてはＩＣ内部に集積化することでコストの低減が可能である。
【００６１】
【発明の効果】
以上に記載したところから明らかなように、請求項１に係る発明によれば、複数のバイポーラトランジスタを用いてスイッチング素子の駆動回路を構成することにより実装面積を少なくして小型化を図ることができる。そして、それらのトランジスタを直列に接続して、各バイポーラトランジスタの耐圧を下げることができるので、高耐圧のトランジスタを用いる必要がなくなり、コストを引き下げることが可能になる。
【００６２】
請求項２に係る発明によれば、抵抗素子を設けるだけでバイポーラトランジスタに流れる電流を制限することができるので、回路構成が簡単であり、必要なコストも僅かで済む。
【００６３】
請求項３に係る発明によれば、バイポーラトランジスタに流れるベース電流の制御によってスイッチング速度を向上させることができ、特にターンオフの高速化に有効である。
【図面の簡単な説明】
【図１】本発明に係る放電灯点灯回路の基本構成例を示す回路ブロック図である。
【図２】直流−交流変換回路の構成例について説明するための図である。
【図３】駆動回路の要部について構成例を示す図である。
【図４】図５、図６とともに制御回路について説明するための図であり、本図は高段側スイッチング素子を駆動するバイポーラトランジスタの制御回路について構成例を示す回路図である。
【図５】図４の回路動作について説明するためのタイミングチャート図である。
【図６】低段側スイッチング素子の駆動に係る制御回路について構成例を示す回路図である。
【符号の説明】
１…放電灯点灯回路、２…直流電源、３…直流−直流変換回路、４…直流−交流変換回路、６…放電灯、１４、１８、２２、２３…バイポーラトランジスタ、２６…抵抗素子、３１h…制御回路、ＳＷ１〜４…スイッチング素子
【図１】
0004060617.tif 000002
【図２】
0004060617.tif 000003
【図３】
0004060617.tif 000004
【図４】
0004060617.tif 000005
【図５】
0004060617.tif 000006
【図６】
0004060617.tif 000007