(57)【特許請求の範囲】
【請求項１】
（ａ）集積回路が形成された半導体基板に第１の面から凹部及び前記半導体基板の切断ラインに沿った溝を同じプロセスで形成し、
（ｂ）前記凹部の底面及び内壁面並びに前記溝内に絶縁層を設け、
（ｃ）前記凹部の前記絶縁層の内側に導電部を設け、
（ｄ）前記半導体基板に対するエッチング量が前記絶縁層に対するエッチング量よりも多くなる性質の第１のエッチャントによって、前記半導体基板の前記第１の面とは反対側の第２の面をエッチングし、前記絶縁層にて覆われた状態で前記導電部を突出させ、前記溝がスリットとなるように前記第２の面から前記溝の底部を除去し、前記溝の底部に形成された前記絶縁層を前記第２の面から突出させ、
（ｅ）前記導電部に残留物を形成することなく少なくとも前記絶縁層をエッチングする性質の第２のエッチャントによって、前記絶縁層のうち少なくとも前記凹部の前記底面に形成された部分をエッチングして前記導電部を露出させ、前記溝の前記底部に形成された前記絶縁層をエッチングして除去して前記半導体基板を切断することを含む半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法において、
前記第１のエッチャントは、ＳＦ6又はＣＦ4又はＣｌ2ガスである半導体装置の製造方法。
【請求項３】
請求項２記載の半導体装置の製造方法において、
前記（ｄ）工程を、ドライエッチング装置を使用して行う半導体装置の製造方法。
【請求項４】
請求項１記載の半導体装置の製造方法において、
前記第１のエッチャントは、フッ酸及び硝酸の混合液あるいはフッ酸、硝酸及び酢酸の混合液である半導体装置の製造方法。
【請求項５】
請求項１から請求項４のいずれかに記載の半導体装置の製造方法において、
前記第２のエッチャントは、Ａｒ，ＣＦ4の混合ガス又はＯ２，ＣＦ４の混合ガスである半導体装置の製造方法。
【請求項６】
請求項５記載の半導体装置の製造方法において、
前記（ｅ）工程を、ドライエッチング装置を使用して行う半導体装置の製造方法。
【請求項７】
請求項１から請求項４のいずれかに記載の半導体装置の製造方法において、
前記第２のエッチャントは、フッ酸液又はフッ酸とフッ化アンモニウムの混合液である半導体装置の製造方法。
【請求項８】
請求項１から請求項７のいずれかに記載の半導体装置の製造方法において、
前記絶縁層をＳｉＯ2又はＳｉＮで形成する半導体装置の製造方法。
【請求項９】
請求項１から請求項８のいずれかに記載の半導体装置の製造方法において、
前記（ｅ）工程で、前記導電部の外層部もエッチングする半導体装置の製造方法。
【請求項１０】
請求項９記載の半導体装置の製造方法において、
前記導電部の前記外層部を、中心部とは異なる材料で形成する半導体装置の製造方法。
【請求項１１】
請求項１０記載の半導体装置の製造方法において、
前記導電部の前記中心部をＣｕ，Ｗ，ドープドポリシリコンのいずれかで形成する半導体装置の製造方法。
【請求項１２】
請求項１０又は請求項１１記載の半導体装置の製造方法において、
前記導電部の前記外層部の少なくとも一部をＴｉＷ、ＴｉＮまたはＴａＮで形成する半導体装置の製造方法。
【請求項１３】
請求項１から請求項１２のいずれかに記載の半導体装置の製造方法において、
前記（ｄ）工程の前に、前記半導体基板の前記第２の面を前記絶縁層の手前まで研磨することをさらに含む半導体装置の製造方法。
【請求項１４】
請求項１から請求項１３のいずれかに記載の半導体装置の製造方法において、
前記（ｅ）工程のエッチングは、前記（ｄ）工程のエッチングよりも、前記半導体基板に対するエッチング速度が遅い半導体装置の製造方法。
【請求項１５】
請求項１から請求項１４のいずれかに記載の半導体装置の製造方法において、
前記半導体基板は、半導体ウエハであり、複数の前記集積回路が形成され、それぞれの前記集積回路に対応して前記凹部を形成する半導体装置の製造方法。
【請求項１６】
請求項１５記載の半導体装置の製造方法において、
前記溝をエッチングによって形成する半導体装置の製造方法。
【請求項１７】
請求項１５又は請求項１６記載の半導体装置の製造方法において、
前記半導体基板を切断する工程を、切断された複数の半導体チップが脱落しないように、前記半導体基板の前記第１の面を保持板に貼り付けて行う半導体装置の製造方法。
【請求項１８】
請求項１５又は請求項１６記載の半導体装置の製造方法において、
前記溝を、前記複数の集積回路を有する複数の半導体チップを区画する領域のみに形成する半導体装置の製造方法。
【請求項１９】
請求項１から請求項１８のいずれかに記載の方法により製造された複数の半導体装置を積層し、前記導電部を通して電気的接続を図ることを含む半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
【０００２】
【発明の背景】
３次元的実装形態の半導体装置が開発されている。また、３次元的実装を可能にするため、半導体チップに貫通電極を形成することが知られている。貫通電極は、半導体チップから突出するように形成する。従来知られている貫通電極の形成方法では、貫通電極の周囲のＳｉからなる部分をエッチングすることで、貫通電極を突出させていた。その場合、貫通電極の突出部分がエッチングガスに汚染されないようにすることが難しかった。
【０００３】
本発明は、従来の問題点を解決するものであり、その目的は、高品質な貫通電極を形成することにある。
【０００４】
【課題を解決するための手段】
（１）本発明に係る半導体装置の製造方法は、（ａ）集積回路が形成された半導体基板に第１の面から凹部を形成し、
（ｂ）前記凹部の底面及び内壁面に絶縁層を設け、
（ｃ）前記絶縁層の内側に導電部を設け、
（ｄ）前記半導体基板に対するエッチング量が前記絶縁層に対するエッチング量よりも多くなる性質の第１のエッチャントによって、前記半導体基板の前記第１の面とは反対側の第２の面をエッチングし、前記絶縁層にて覆われた状態で前記導電部を突出させ、
（ｅ）前記導電部に残留物を形成することなく少なくとも前記絶縁層をエッチングする性質の第２のエッチャントによって、前記絶縁層のうち少なくとも前記凹部の前記底面に形成された部分をエッチングして前記導電部を露出させることを含む。本発明によれば、（ｄ）工程で導電部を突出させ、（ｅ）工程で導電部を露出させる。こうして、導電部により、半導体基板から突出した貫通電極を形成することができる。また、（ｅ）工程で、導電部を絶縁層から露出させるときに、導電部に残留物を残さないので、高品質の貫通電極を形成することができる。
（２）この半導体装置の製造方法において、
前記第１のエッチャントは、ＳＦ6又はＣＦ4又はＣｌ2ガスであってもよい。
（３）この半導体装置の製造方法において、
前記（ｄ）工程を、ドライエッチング装置を使用して行ってもよい。
（４）この半導体装置の製造方法において、
前記第１のエッチャントは、フッ酸及び硝酸の混合液あるいはフッ酸、硝酸及び酢酸の混合液であってもよい。
（５）この半導体装置の製造方法において、
前記第２のエッチャントは、Ａｒ，ＣＦ4の混合ガス又はＯ２，ＣＦ４の混合ガスであってもよい。
（６）この半導体装置の製造方法において、
前記（ｅ）工程を、ドライエッチング装置を使用して行ってもよい。
（７）この半導体装置の製造方法において、
前記第２のエッチャントは、フッ酸液又はフッ酸とフッ化アンモニウムの混合液であってもよい。
（８）この半導体装置の製造方法において、
前記絶縁層をＳｉＯ2又はＳｉＮで形成してもよい。
（９）この半導体装置の製造方法において、
前記（ｅ）工程で、前記導電部の外層部もエッチングしてもよい。
（１０）この半導体装置の製造方法において、
前記導電部の前記外層部を、中心部とは異なる材料で形成してもよい。
（１１）この半導体装置の製造方法において、
前記導電部の前記中心部をＣｕ，Ｗ，ポリシリコンのいずれかで形成してもよい。
（１２）この半導体装置の製造方法において、
前記導電部の前記外層部の少なくとも一部をＴｉＷ、ＴｉＮまたはＴａＮで形成してもよい。
（１３）この半導体装置の製造方法において、
前記（ｄ）工程の前に、前記半導体基板の前記第２の面を前記絶縁層の手前まで研磨することをさらに含んでもよい。
（１４）この半導体装置の製造方法において、
前記（ｅ）工程のエッチングは、前記（ｄ）工程のエッチングよりも、前記半導体基板に対するエッチング速度が遅くてもよい。
（１５）この半導体装置の製造方法において、
前記半導体基板は、半導体ウエハであり、複数の前記集積回路が形成され、それぞれの前記集積回路に対応して前記凹部を形成し、
前記半導体基板を切断することをさらに含んでもよい。
（１６）この半導体装置の製造方法において、
前記半導体基板を切断する工程は、
前記第１の面に、前記半導体基板の切断ラインに沿った溝を形成すること、及び、
前記溝がスリットとなるように、前記第２の面から前記溝の底部を除去すること、
を含んでもよい。
（１７）この半導体装置の製造方法において、
前記溝を切削によって形成してもよい。
（１８）この半導体装置の製造方法において、
前記溝をエッチングによって形成してもよい。
（１９）この半導体装置の製造方法において、
前記（ａ）工程で、前記溝を前記凹部と同じプロセスで形成してもよい。
（２０）この半導体装置の製造方法において、
前記溝を、前記凹部よりも深く形成し、
前記半導体基板の前記第２の面の研磨によって、前記溝の底部を除去してもよい。
（２１）この半導体装置の製造方法において、
前記（ｂ）工程で、前記絶縁層を前記溝内にも設けてもよい。
（２２）この半導体装置の製造方法において、
前記（ｄ）工程で、前記溝の底部に形成された前記絶縁層を、前記第２の面から突出させ、
前記（ｅ）工程で、前記第２のエッチャントによって、前記溝の底部に形成された前記絶縁層をエッチングして除去してもよい。
（２３）この半導体装置の製造方法において、
前記溝の底部を除去する工程を、前記溝内に、前記半導体基板の材料が露出した状態で行ってもよい。
（２４）この半導体装置の製造方法において、
前記（ｄ）工程で、前記第１のエッチャントによって、前記半導体基板の一部から構成されてなる前記溝の底部をエッチングして除去してもよい。
（２５）この半導体装置の製造方法において、
前記半導体基板を切断する工程を、切断された複数の半導体チップが脱落しないように、前記半導体基板の前記第１の面を保持板に貼り付けて行ってもよい。
（２６）この半導体装置の製造方法において、
前記溝を、前記複数の集積回路を有する複数の半導体チップを区画する領域のみに形成してもよい。
（２７）本発明に係る半導体装置の製造方法は、上記方法により製造された複数の半導体装置を積層し、前記導電部を通して電気的接続を図ることを含む。
（２８）本発明に係る半導体装置は、上記方法によって製造されてなる。
（２９）本発明に係る回路基板は、上記半導体装置が実装されてなる。
（３０）本発明に係る電子機器は、上記半導体装置を有する。
【０００５】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を参照して説明する。
【０００６】
（第１の実施の形態）
図１（Ａ）〜図３（Ｃ）は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を説明する図である。本実施の形態では、半導体基板１０を使用する。図１（Ａ）に示す半導体基板１０は、半導体ウエハであるが半導体チップであってもよい。半導体基板１０には、少なくとも１つの（半導体ウエハには複数の、半導体チップには１つの）集積回路（例えばトランジスタやメモリを有する回路）１２が形成されている。半導体基板１０には、複数の電極（例えばパッド）１４が形成されている。各電極１４は、集積回路１２に電気的に接続されている。各電極１４は、アルミニウムで形成されていてもよい。電極１４の表面の形状は特に限定されないが矩形であることが多い。半導体基板１０が半導体ウエハである場合、複数の半導体チップとなる各領域に、２つ以上（１グループ）の電極１４が形成される。
【０００７】
半導体基板１０には、１層又はそれ以上の層のパッシベーション膜１６，１８が形成されている。パッシベーション膜１６，１８は、例えば、ＳｉＯ2、ＳｉＮ、ポリイミド樹脂などで形成することができる。図１（Ａ）に示す例では、パッシベーション膜１６上に、電極１４と、集積回路１２と電極を接続する配線（図示せず）とが形成されている。また、他のパッシベーション膜１８が電極１４の表面の少なくとも一部を避けて形成されている。パッシベーション膜１８は、電極１４の表面を覆って形成した後、その一部をエッチングして電極１４の一部を露出させてもよい。エッチングにはドライエッチング及びウェットエッチングのいずれを適用してもよい。パッシベーション膜１８のエッチングのときに、電極１４の表面がエッチングされてもよい。
【０００８】
本実施の形態では、半導体基板１０に、その第１の面２０から凹部２２（図１（Ｃ）参照）を形成する。第１の面２０は、電極１４が形成された側の面である。凹部２２は、集積回路１２の素子及び配線を避けて形成する。図１（Ｂ）に示すように、電極１４に貫通穴２４を形成してもよい。貫通穴２４の形成には、エッチング（ドライエッチング又はウェットエッチング）を適用してもよい。エッチングは、リソグラフィ工程によってパターニングされたレジスト（図示せず）を形成した後に行ってもよい。電極１４の下にパッシベーション膜１６が形成されている場合、これにも貫通穴２６（図１（Ｃ）参照）を形成する。電極１４のエッチングがパッシベーション膜１６で止まる場合、貫通穴２６の形成には、電極１４のエッチングに使用したエッチャントを別のエッチャントに換えてもよい。その場合、再び、リソグラフィ工程によってパターニングされたレジスト（図示せず）を形成してもよい。
【０００９】
図１（Ｃ）に示すように、貫通穴２４（及び貫通穴２６）と連通するように、半導体基板１０に凹部２２を形成する。貫通穴２４（及び貫通穴２６）と凹部２２を合わせて、凹部ということもできる。凹部２２の形成にも、エッチング（ドライエッチング又はウェットエッチング）を適用することができる。エッチングは、リソグラフィ工程によってパターニングされたレジスト（図示せず）を形成した後に行ってもよい。あるいは、凹部２２の形成に、レーザ（例えばＣＯ2レーザ、ＹＡＧレーザ等）を使用してもよい。レーザは、貫通穴２４，２６の形成に適用してもよい。一種類のエッチャント又はレーザによって、凹部２２及び貫通穴２４，２６の形成を連続して行ってもよい。
【００１０】
図１（Ｄ）に示すように、凹部２２の内側に絶縁層２８を形成する。絶縁層２８は、酸化膜であってもよい。例えば、半導体基板１０の基材がＳｉである場合、絶縁層２８はＳｉＯ2であってもよいしＳｉＮであってもよい。絶縁層２８は、凹部２２の底面に形成する。絶縁層２８は、凹部２２の内壁面に形成する。ただし、絶縁層２８は、凹部２２を埋め込まないように形成する。すなわち、絶縁層２８によって凹部を形成する。絶縁層２８は、パッシベーション膜１６の貫通穴２６の内壁面に形成してもよい。絶縁層２８は、パッシベーション膜１８上に形成してもよい。
【００１１】
絶縁層２８は、電極１４の貫通穴２４の内壁面に形成してもよい。絶縁層２８は、電極１４の一部（例えばその上面）を避けて形成する。電極１４の表面全体を覆って絶縁層２８を形成し、その一部をエッチング（ドライエッチング又はウェットエッチング）して、電極１４の一部を露出させてもよい。エッチングは、リソグラフィ工程によってパターニングされたレジスト（図示せず）を形成した後に行ってもよい。
【００１２】
次に、絶縁層２８の内側に導電部３０（図２（Ｂ）参照）を設ける。導電部３０は、Ｃｕ又はＷなどで形成してもよい。図２（Ａ）に示すように、導電部３０の外層部３２を形成した後に、その中心部３４を形成してもよい。中心部３４は、Ｃｕ，Ｗ，ドープドポリシリコン（例えば低温ポリシリコン）のいずれかで形成することができる。外層部３２は、少なくともバリア層を含んでもよい。バリア層は、中心部３４又は次に説明するシード層の材料が、半導体基板１０（例えばＳｉ）に拡散することを防止するものである。バリア層は、中心部３４とは異なる材料（例えばＴｉＷ、ＴｉＮ、ＴａＮ）で形成してもよい。中心部３４を電解メッキで形成する場合、外層部３２は、シード層を含んでもよい。シード層は、バリア層を形成した後に形成する。シード層は、中心部３４と同じ材料（例えばＣｕ）で形成する。なお、導電部３０（少なくともその中心部３４）は、無電解メッキやインクジェット方式によって形成してもよい。
【００１３】
図２（Ｂ）に示すように、外層部３２をパッシベーション膜１８上にも形成した場合、図２（Ｃ）に示すように、外層部３２のパッシベーション膜１８上の部分をエッチングする。外層部３２を形成した後、中心部３４を形成することで、導電部３０を設けることができる。導電部３０の一部は、半導体基板１０の凹部２２内に位置する。凹部２２の内壁面と導電部３０との間には絶縁層２８が介在するので、両者の電気的な接続が遮断される。導電部３０は、電極１４と電気的に接続されている。例えば、電極１４の絶縁層２８からの露出部に導電部３０が接触していてもよい。導電部３０の一部は、パッシベーション膜１８上に位置していてもよい。導電部３０は、電極１４の領域内にのみ設けてもよい。導電部３０は、少なくとも凹部２２の上方で突出していてもよい。例えば、導電部３０は、パッシベーション膜１８より突出していてもよい。
【００１４】
なお、変形例として、外層部３２をパッシベーション膜１８上に残した状態で、中心部３４を形成してもよい。その場合、中心部３４と連続した層がパッシベーション膜１８の上方にも形成されるので、その層はエッチングする。
【００１５】
図２（Ｄ）に示すように、導電部３０上に、ろう材層３６を設けてもよい。ろう材層３６は、例えばハンダで形成し、軟ろう及び硬ろうのいずれで形成してもよい。ろう材層３６は、導電部３０以外の領域をレジストで覆って形成してもよい。以上の工程によって、導電部３０よって又はこれにろう材層３６を加えてバンプを形成することができる。
【００１６】
本実施の形態では、図３（Ａ）に示すように、半導体基板１０の第２の面（第１の面２０とは反対側の面）３８を、例えば機械研磨・研削及び化学研磨・研削の少なくとも一つの方法によって削ってもよい。この工程は、凹部２２に形成された絶縁層２８が露出する手前まで行う。なお、図３（Ａ）に示す工程を省略して、次の図３（Ｂ）に示す工程を行ってもよい。
【００１７】
図３（Ｂ）に示すように、半導体基板１０の第２の面３８を、絶縁層２８が露出するようにエッチングする。また、導電部３０（詳しくはその凹部２２内の部分）が絶縁層２８に覆われた状態で突出するように、半導体基板１０の第２の面３８をエッチングする。エッチングは、半導体基板（例えばＳｉを基材とする。）１０に対するエッチング量が絶縁層（例えばＳｉＯ2で形成されている。）２８に対するエッチング量よりも多くなる性質の第１のエッチャントによって行う。第１のエッチャントは、ＳＦ6又はＣＦ4又はＣｌ2ガスであってもよい。エッチングは、ドライエッチング装置を使用して行ってもよい。あるいは、第１のエッチャントは、フッ酸及び硝酸の混合液あるいはフッ酸、硝酸及び酢酸の混合液であってもよい。
【００１８】
図３（Ｃ）に示すように、絶縁層２８のうち少なくとも凹部２２の底面に形成された部分をエッチングする。そして、導電部３０を露出させる。導電部３０の先端面が露出し、導電部３０の先端部の外周面が絶縁層２８に覆われていてもよい。導電部３０の外層部３２（例えばバリア層）もエッチングしてよい。エッチングは、導電部３０に残留物を形成することなく少なくとも絶縁層２８をエッチングする性質の第２のエッチャントによって行う。第２のエッチャントは、導電部３０の材料（例えばＣｕ）と反応しない（又は反応が低い）ものを使用してもよい。第２のエッチャントは、Ａｒ，ＣＦ4の混合ガス又はＯ２，ＣＦ４の混合ガスであってもよい。エッチングは、ドライエッチング装置を使用して行ってもよい。あるいは、第２のエッチャントは、フッ酸液又はフッ酸とフッ化アンモニウムの混合液であってもよい。第２のエッチャントによるエッチングは、第１のエッチャントによるエッチングよりも、半導体基板１０に対するエッチング速度が遅くてもよい。
【００１９】
なお、図３（Ａ）〜図３（Ｃ）の少なくともいずれか１つの工程は、半導体基板１０の第１の面２０の側に、例えば樹脂層や樹脂テープからなる補強部材を設けて行ってもよい。
【００２０】
以上の工程により、半導体基板１０の第２の面３８から導電部３０を突出させることができる。突出した導電部３０は突起電極となる。導電部３０は、第１及び第２の面２０、３８の貫通電極にもなっている。本実施の形態によれば、導電部３０を絶縁層２８から露出させるときに、導電部３０に残留物を残さないので、高品質の貫通電極を形成することができる。
【００２１】
図４に示すように、半導体基板１０が半導体ウエハである場合、それぞれの集積回路１２（図１（Ａ）参照）に対応して凹部２２を形成し、半導体基板１０を切断（例えばダイシング）してもよい。切断には、カッタ（例えばダイサ）４０又はレーザ（例えばＣＯ2レーザ、ＹＡＧレーザ等）を使用してもよい。
【００２２】
以上の工程により、半導体装置を製造することができる。また、図５に示すように、上述した方法により製造した複数の半導体装置を積層し、導電部３０を通してそれぞれの電気的接続を図ってもよい。本実施の形態は、このような三次元実装を行うときに効果的である。図５に示す半導体装置は、複数の半導体基板１０を有する。第１の面２０の方向に最も外側（図５では最も下）に位置する半導体基板１０は、外部端子（例えばハンダボール）４２を有する。外部端子４２は、樹脂層（例えば応力緩和層）４４上に形成された配線４６上に設けられている。配線４６は、第１の面２０の側で、導電部３０に接続されている。
【００２３】
図６には、複数の半導体チップが積層されてなる半導体装置１が実装された回路基板１０００が示されている。複数の半導体チップは、上述した導電部３０によって電気的に接続されている。上述した半導体装置を有する電子機器として、図７にはノート型パーソナルコンピュータ２０００が示され、図８には携帯電話３０００が示されている。
【００２４】
（第２の実施の形態）
図９（Ａ）〜図９（Ｃ）は、本発明を適用した第２の実施の形態に係る半導体装置の製造方法を説明する図である。本実施の形態では、半導体基板１０（詳しくはその第１の面２０）に溝１００を形成する。溝１００は、半導体基板１０の切断ラインに沿って形成する。溝１００は、切削によって形成してもよいし、エッチングによって形成してもよい。溝１００は、図１（Ｃ）に示す凹部２２を形成する工程で、凹部２２と同じプロセスで（例えば同時に）形成してもよい。絶縁層２８を溝１００内に設けてもよい。溝１００は、凹部２２とほぼ同じ深さであってもよいし、凹部２２よりも深くてもよいし、凹部２２よりも浅くてもよい。
【００２５】
その後、第１の実施の形態で説明した図３（Ａ）〜図３（Ｃ）に示す工程を行う。図９（Ａ）〜図９（Ｃ）は、それぞれ、図３（Ａ）〜図３（Ｃ）に示す工程を行ったときの溝１００付近の構造を示す図である。例えば、図３（Ａ）に示す工程を行って、半導体基板１０の第２の面３８を絶縁層２８の手前まで研磨する（図９（Ａ）参照）。また、図３（Ｂ）に示す工程を行って、図９（Ｂ）に示すように、溝１００の底部に形成された絶縁層２８を、第２の面３８から突出させる。
【００２６】
そして、図３（Ｃ）に示す工程を行って、図９（Ｃ）に示すように、第２のエッチャントによって、溝１００の底部に形成された絶縁層２８をエッチングして除去する。こうして、第２の面から溝１００の底部が除去され、溝１００がスリット１０２となる。すなわち、半導体基板１００が、溝１００に沿って切断される。
【００２７】
本実施の形態によれば、簡単に半導体基板１０の切断が可能である。また、半導体基板１０の最終的な切断は、第２のエッチャントによって行うので、チッピングが生じにくい。さらに、本実施の形態では、溝１００内に絶縁層２８を形成するので、半導体チップは側面に絶縁層２８を有する。したがって、この半導体チップは、エッジショートが生じにくくなっている。その他の内容は、第１の実施の形態で説明した内容が該当する。
【００２８】
（第３の実施の形態）
図１０（Ａ）〜図１０（Ｂ）は、本発明を適用した第３の実施の形態に係る半導体装置の製造方法を説明する図である。本実施の形態では、図１０（Ａ）に示すように、溝１００の底部を除去する工程を、溝１００内に半導体基板１０の材料が露出した状態で行う。例えば、図１（Ｄ）に示す絶縁層２８を凹部２２内に形成する工程を行った後に溝１００を形成してもよいし、絶縁層２８が付着しないように溝１００内にレジスト等を設けておいてもよいし、溝１００内に入り込んだ絶縁層２８を除去してもよい。それ以外の内容は、第２の実施の形態で説明した内容が該当する。
【００２９】
本実施の形態では、第１の実施の形態で説明した図３（Ｂ）の工程を行って、第１のエッチャントによって、半導体基板１０の一部から構成されてなる溝１００の底部をエッチングして除去する。こうして、図１０（Ｂ）に示すように、第２の面から溝１００の底部が除去され、溝１００がスリット１０２となる。すなわち、半導体基板１００が、溝１００に沿って切断される。その他の内容は、第１及び第２の実施の形態で説明した内容が該当する。
【００３０】
（第４の実施の形態）
図１１（Ａ）〜図１１（Ｂ）は、本発明を適用した第４の実施の形態に係る半導体装置の製造方法を説明する図である。本実施の形態では、図１１（Ａ）に示すように、溝１１０を、凹部２２よりも深く形成する。凹部２２よりも深い溝１１０は、エッチングの性質（幅が大きいほど深く進行する性質）を利用して容易に形成することができる。
【００３１】
そして、図１１（Ｂ）に示すように、半導体基板１０の第２の面３８の研磨（図３（Ａ）を使用した説明参照）によって、溝１１０の底部を除去する。こうして、第２の面から溝１１０の底部が除去され、溝１１０がスリット１１２となる。すなわち、半導体基板１００が、溝１１０に沿って切断される。その他の内容は、第１、第２及び第３の実施の形態で説明した内容が該当する。また、本実施の形態では、溝１１０内に絶縁層２８が形成された状態で半導体基板１０を切断したが、半導体基板１０の材料が溝１１０内に露出した状態で半導体基板１０の切断を行ってもよい。
【００３２】
（第５の実施の形態）
図１２は、本発明を適用した第５の実施の形態に係る半導体装置の製造方法を説明する図である。本実施の形態の内容は、第２から第４のいずれの実施の形態にも適用することができる。本実施の形態では、溝１２０を、複数の集積回路１２（図１（Ａ）参照）を有する複数の半導体チップを区画する領域のみに形成する。こうすることで、半導体基板１０の不要な部分（例えば外周端部）が、バラバラにならず、製品となる半導体チップの破損を防止することができる。
【００３３】
（第６の実施の形態）
図１３は、本発明を適用した第６の実施の形態に係る半導体装置の製造方法を説明する図である。本実施の形態では、半導体基板１０を切断する工程を、半導体基板１０の第１の面２０を保持板１３０に貼り付けて行う。保持板１３０は、粘着テープ又は粘着シートであってもよい。これによれば、半導体基板１０を切断しても、複数の半導体チップが脱落しない。本実施の形態の内容は、第１から第５のいずれの実施の形態にも適用可能である。
【００３４】
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【図１】  図１（Ａ）〜図１（Ｄ）は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を説明する図である。
【図２】  図２（Ａ）〜図２（Ｄ）は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を説明する図である。
【図３】  図３（Ａ）〜図３（Ｃ）は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を説明する図である。
【図４】  図４は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を説明する図である。
【図５】  図５は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を説明する図である。
【図６】  図６は、本発明の第１の実施の形態に係る回路基板を示す図である。
【図７】  図７は、本発明の第１の実施の形態に係る電子機器を示す図である。
【図８】  図８は、本発明の第１の実施の形態に係る電子機器を示す図である。
【図９】  図９（Ａ）〜図９（Ｃ）は、本発明を適用した第２の実施の形態に係る半導体装置の製造方法を説明する図である。
【図１０】  図１０（Ａ）〜図１０（Ｂ）は、本発明を適用した第３の実施の形態に係る半導体装置の製造方法を説明する図である。
【図１１】  図１１（Ａ）〜図１１（Ｂ）は、本発明を適用した第４の実施の形態に係る半導体装置の製造方法を説明する図である。
【図１２】  図１２は、本発明を適用した第５の実施の形態に係る半導体装置の製造方法を説明する図である。
【図１３】  図１３は、本発明を適用した第６の実施の形態に係る半導体装置の製造方法を説明する図である。
【符号の説明】
１０  半導体基板、  １２  集積回路、  ２０  第１の面、  ２２  凹部、
２８  絶縁層、  ３０  導電部、  ３２  外層部、  ３４  中心部、
３８  第２の面
【図１】
0004110390.tif 000002
【図２】
0004110390.tif 000003
【図３】
0004110390.tif 000004
【図４】
0004110390.tif 000005
【図５】
0004110390.tif 000006
【図６】
0004110390.tif 000007
【図７】
0004110390.tif 000008
【図８】
0004110390.tif 000009
【図９】
0004110390.tif 000010
【図１０】
0004110390.tif 000011
【図１１】
0004110390.tif 000012
【図１２】
0004110390.tif 000013
【図１３】
0004110390.tif 000014