(57)【特許請求の範囲】
【請求項１】
第１のドーパント濃度を持つ第１の導電型の半導体基板であって、その基板の中に定められた、第２のドーパント濃度を持つ前記第１の導電型の第１の層を備える半導体基板と、
前記第１の層の上に配置された、第３のドーパント濃度を持つ前記第１の導電型の第２の層と、
実質的に前記第２の層の内部に配置された、第４のドーパント濃度を持つ第２の導電型の第１の領域と第２の領域と、
を備えてなり、
前記第２の層が、前記第１の領域と前記第２の領域とを分離し、かつ、前記第１および第２の領域と前記第１の層とを分離する第３の領域を有し、
前記第３の領域が、前記第１の層から前記第２の領域への電荷キャリアの拡散に対するバリアを有し、
さらに、
第５のドーパント濃度を持つ前記第２の導電型の第４の領域であって、前記第１の領域から前記第３の領域を通って前記第１の層内に延在する第４の領域において、前記第１の領域が、前記電荷キャリアを収集するための収集接合を有する第４の領域と、
を備えてなる電磁放射検出器。
【請求項２】
前記第１の層から前記第１の領域への電荷キャリアの拡散に対するバリアが、実質的に存在せず、また、前記電荷キャリアの平均拡散距離が、前記電荷キャリアの平均再結合距離よりも相当に短い請求項１に記載の検出器。
【請求項３】
前記第２の領域が、前記収集接合によって収集される前記電荷キャリアによって発生する信号を処理するように適合化された読み出し回路内の接合を有する請求項１に記載の検出器。
【請求項４】
前記第１の層を含む前記半導体基板が、電磁放射線に応答して前記電荷キャリアを発生させるための放射線感応体積部を備えてなる請求項１に記載の検出器。
【請求項５】
前記第２の領域の下の前記放射線感応体積部に発生した電荷キャリアが、前記第１の領域内に収集され、前記検出器のフィルファクタ（開口率）が、ほぼ１００パーセントである請求項１に記載の検出器。
【請求項６】
前記第２のドーパント濃度が、前記第１のドーパント濃度よりも低く、前記第３のドーパント濃度が、前記第１のドーパント濃度よりも高く、そして、前記第５のドーパント濃度が、前記第４のドーパント濃度よりも低い請求項１に記載の検出器。
【請求項７】
前記第４の領域が、前記第１の層との接合を備えてなり、そして、前記接合が、フォト・ダイオードを備えてなる請求項１に記載の検出器。
【請求項８】
前記第１の領域に、前記第１の導電型のウェルをさらに備えてなる請求項１に記載の検出器であって、前記ウェルが、フォトトランジスタのエミッタを備えてなり、前記第１および第４の領域が、前記フォトトランジスタのベースを備えてなり、そして、前記半導体基板が、前記フォトトランジスタのコレクタを備えてなる検出器。
【請求項９】
前記検出器が、ＣＣＤまたはＣＣＤ類似のセンサ内に集積化されており、そして、前記第１の領域が、前記ＣＣＤまたはＣＣＤ類似のセンサの電極の下に反転層または埋め込みチャネルを備えてなる請求項１に記載の検出器。
【請求項１０】
前記ＣＣＤ類似のセンサが、フォトゲート、電荷注入デバイス、ＣＳＤ（電荷掃きよせデバイス）のうちの１つである請求項９に記載の検出器。
【請求項１１】
前記第３の領域が、前記第２の領域への電荷キャリアの拡散を妨げるための静電バリアをもたらし、前記静電バリアが、前記第３の領域と前記第１の層の間の界面に形成される請求項１に記載の検出器を備えてなる、光検出用のＭＯＳベースピクセル構造。
【請求項１２】
前記第１の層から前記第１の領域への電荷キャリアの拡散に対するバリアが、実質的に存在せず、また、前記電荷キャリアの平均拡散距離が、前記電荷キャリアの平均再結合距離よりも相当に短い請求項１１に記載のＭＯＳベースピクセル構造。
【請求項１３】
前記第２の領域が、前記収集接合によって収集される前記電荷キャリアによって発生する信号を処理するように適合化された読み出し回路内の接合を有する請求項１１に記載のＭＯＳベースピクセル構造。
【請求項１４】
前記第１の層を含む前記半導体基板が、電磁放射線に応答して前記電荷キャリアを発生させるための放射線感応体積部を備えてなる請求項１１に記載のＭＯＳベースピクセル構造。
【請求項１５】
前記第２の領域の下の前記放射線感応体積部に発生した電荷キャリアが、前記第１の領域内に収集され、前記検出器のフィルファクタが、ほぼ１００パーセントである請求項１４に記載のＭＯＳベースピクセル構造。
【請求項１６】
前記第２のドーパント濃度が、前記第１のドーパント濃度よりも低く、前記第３のドーパント濃度が、前記第１のドーパント濃度よりも高く、そして、前記第５のドーパント濃度が、前記第４のドーパント濃度よりも低い請求項１１に記載のＭＯＳベースピクセル構造。
【請求項１７】
前記第１の領域が、ＭＯＳコンポーネントまたは埋め込みチャネルＭＯＳトランジスタの空乏層または反転層を備えてなる請求項１１に記載のＭＯＳベースピクセル構造。
【請求項１８】
前記第１の領域と前記第２の領域の間で、前記第３の領域上に配置されたゲート構造をさらに備えてなる請求項１１に記載のＭＯＳベースピクセル構造であって、前記第１の領域、前記第２の領域、前記第３の領域、および前記ゲート構造が、ＭＯＳトランジスタを構成しているＭＯＳベースピクセル構造。
【請求項１９】
前記ゲート構造および前記第２の領域の上に配置された電磁放射線シールドをさらに備えてなる請求項１８に記載のＭＯＳベースピクセル構造であって、前記ＭＯＳトランジスタが、蓄積された電荷を、前記第１の領域から前記第２の領域に転送するためのスイッチとして設定されており、前記第２の領域が、メモリ素子として動作可能であるＭＯＳベースピクセル構造。
【請求項２０】
ｐ型基板中にｐ-層を定めるステップと、
前記ｐ-層中の上にｐ+層を定めて、前記ｐ型基板および前記ｐ-層内に発生する光電荷に対する拡散バリアを設けるステップと、
実質的に前記ｐ+層内に、第１のｎ++領域および第２のｎ++領域を定めるステップであって、前記第１のｎ++領域が、前記ｐ+層によって、前記第２のｎ++領域及び前記ｐ-層から分離され、そして、前記第２のｎ++領域が、前記ｐ+層によって、前記第１のｎ++領域および前記ｐ-層から分離されるステップと、
前記ｐ型基板および前記ｐ-層内に発生する前記光電荷を前記第１のｎ++領域に収集するための、前記第１のｎ++領域および前記ｐ+層を通って前記ｐ-層内に至るｎ型領域を定めるステップと、を、
含んでなる、電磁放射線検出用のＣＭＯＳベースのピクセル構造の製造方法。
【請求項２１】
前記ｎ型領域が、ｎウェル注入層、アンチパンチスルー注入層、ブランケット注入層、Ｖｔｈ（閾値電圧）調整注入層のうちの１つである請求項２０に記載の方法。
【請求項２２】
ｎ型基板中にｎ-層を定めるステップと、
前記ｎ-層中の上にｎ+層を定めて、前記ｎ型基板および前記ｎ-層内に発生する光電荷に対する拡散バリアを設けるステップと、
実質的に前記ｎ+層内に、第１のｐ++領域および第２のｐ++領域を定めるステップであって、前記第１のｐ++領域が、前記ｎ+層によって、前記第２のｐ++領域および前記ｎ-層から分離され、そして、前記第２のｐ++領域が、前記ｎ+層によって、前記第１のｐ++領域および前記ｎ-層から分離されるステップと、
前記ｎ型基板および前記ｎ-層内に発生する前記光電荷を前記第１のｐ++領域に収集するための、前記第１のｐ++領域および前記ｎ+層を通って前記ｎ-層内に至るｐ型領域を定めるステップと、を、
含んでなる、電磁放射線検出用のＣＭＯＳベースのピクセル構造の製造方法。
【請求項２３】
前記ｐ型領域が、ｐウェル注入層、アンチパンチスルー注入層、ブランケット注入層、Ｖｔｈ調整注入層のうちの１つである請求項２２に記載の方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体を基礎とする電磁放射用検出器の分野に関する。更には、広い放射検出区域又は高いフィルファクタを備えた半導体検出器及び半導体ピクセル構造に関する。
本発明は、また、そのような検出器の製造方法に関する。
【０００２】
【従来の技術】
半導体を基礎とするセンサ及び電磁放射を検出するデバイスは、よく知られている。例えば、ＥＰ−Ａ−７３９０３９及びＷＯ９３／１９４８９に述べられたようなセンサである。それらのセンサは、ＣＭＯＳ又はＭＯＳ技術により形成される。それらのセンサにおいて、半導体基板中の放射により発生した電荷キャリアを集めるために付加された領域は、ｐ−ｎ又はｎ−ｐ接合から形成され、基板は、夫々、ｎ型導電体又はｐ型導電体から形成される。かかる接合は、コネクション接合と呼ばれる。ＣＭＯＳ又はＭＯＳ技術を用いて形成されたイメージセンサにおいて、受動ピクセルを備えたＣＭＯＳ又はＭＯＳイメージセンサと、能動ピクセルを備えたＣＭＯＳ又はＭＯＳイメージセンサとは、区別されている。ＥＰ−Ａ−７３９０３９又はＷＯ９３／１９４８９のセンサは、能動ピクセルセンサである。
【０００３】
【発明が解決しようとする課題】
能動ピクセルセンサは、電荷の増幅のためのピクセルを集積した手段を備えるように形成され、かかる電荷は、光感受性エレメント又はピクセル中の構成により集められる。受動ピクセルは、そのような手段を有さず、電荷感度増幅器を必要とし、これはピクセルの中に集積化されずにピクセルに対して長い配線により接続される。能動ピクセルの付加的な電気成分により、能動ピクセルイメージセンサは、より精巧な機能を果たすように形成され、イメージングデバイス又はそのセンサに基づくシステムの性能において、優れることができる。かかる機能は、フィルタリング、高速動作、又はより照度の高い状態での動作を含むことができる。
しかしながら、能動ピクセルＣＭＯＳ又はＭＯＳイメージセンサには、大きな欠点がある。かかる欠点は、より少ないが、受動ピクセルセンサにも存在する。それは、ピクセルの表面の重要な部分が、読み出し回路に用いられるということである。
【０００４】
ｐ−ｎ又はｎ−ｐ接合の電荷検知体積（Ｖｏｌｕｍｅ）が、かかる接合の空乏層よりも広いということがよく知られている。実際に、コレクション接合から再結合長と呼ばれる範囲内で発生したすべての電荷は、かかる接合に拡散して集められる機会を有する。このメカニズムに基づくと、小さな接合と、広い光検知体積とを有するセンサを形成することは可能である。光センサは、３×２μｍの接合と、１５μｍの再結合長とを備えることができる。このように、かかる検知器は、外観上、表面サイズ又は光検知領域が３０μｍの直径を有する。
しかしながら、もし、関係のない電気的回路、例えば、引き出し回路が、そのようなコレクション接合に隣合って設けられた場合、そのコレクション接合に達するべき電荷の一部がその読み出し回路の接合又は構造により集められる。そこからの読出し回路に用いられる検知器の領域上に注いだ光により発生する電荷キャリアは、主に、かかる読出し回路の接合により集められる。ピクセル中の読出し回路に取られる区域は、放射を集めることを損ない、これは、センサに基づく能動ピクセルの低いフィルファクタ又は低い感度の原因となる。
【０００５】
”Solid-State Imaging with Charge Coupled Devises、A.THeuwissen (Kluwer Academic publishers, 1995 ISDN 0-7923-3456-6)”の本の中では、半導体を基礎とするイメージデバイスの現状について概説されている。例えば、ＣＣＤやＭＯＳカメラについである。この本の第７章には、ピクセルのフィルファクタ又は感度を増加させるトピックスについて述べられている。かかる方法は、マイクロレンズの使用や光変換トップレイヤーの使用によるものである。
【０００６】
”XYW detector a smart two-dimensional particle detector、Bart Dierckx”（Nuclear Instruments and Methods in Physics Research, vol. A275 (1989), p.542-544）の論文の図４には、半導体に基づくピクセルデバイスの４つの形成方法について述べられている。第１の方法は、古典的なＣＭＯＳプロセスに基づくものである。この方法の欠点は、低いフィルファクタであり、これは読み出し電気回路により半導体表面の一部分が覆われるためである。かかるフィルファクタの問題を解決するために提案された他の方法では、一般的ではないＣＭＯＳ技術を用いて問題解決が図られている。即ち、フリップチップ（バンプボンディング）、ＳＯＩ（シリコン−オン−インシュレータ）技術、又は光子検知ゾーンをアモルファストップレイヤ上に移動させる技術である。
【０００７】
”Design and Performance of semiconductor detectors with integrated amplification and charge storage capability、P.Klein & al”（Nuclear Instruments and Methods in Physics Research, vol. A305 (1991), p.517-526）の論文の図２には、トランジスタ接合を用いた半導体を基礎とするセンサが示されている。ここでは、半導体基板中で生成された電荷が、接合を基礎とするバリアにより、トランジスタのソース及びドレイン接合中へ拡散するのを妨げられ、ゲートに押し込められる。かかるゲートは、ソース及びドレインと接触している。
【０００８】
アバランシェ・フォト・ダイオード（ＡＰＤ）はより知られたものである。ＡＰＤは、ｐ＋＋／ｐ−／ｐ＋／ｎ＋＋の連続した層構造を有し、ｐ＋＋層は裏面コンタクト、ｐ−層は検知層、ｐ＋層は電子のアバランシェ増幅を提供するための層、及びｎ＋＋層は増殖された電子を最終的に集める層となっている。かかる増殖層のドーピング量及び幅は、大変厳密である。更に、かかる構造に印加される電圧は、かなり高いものであり、かかる構造の電気的ブレークダウンに近い値である。ｐ−／ｐ＋層の接合部は、電子の拡散のバリアとしては働かず、アバランシェ増幅デバイスとして働く。
【０００９】
そこで、本発明は、電磁放射検知用の半導体デバイスであって、半導体中で放射により形成された電荷キャリアのすべてがコレクティング接合又は領域中に集められ、読み出し回路の接合又は領域には集められない構造を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明は、第１に半導体基板を含む電磁放射用検知器に関するものであり、かる基板は、第１及び第２の領域を含む。該第１の領域及び第２の領域は、基板中で放射により形成された電荷キャリアを集めるために取り付けられる。かかる基板は、更に、かかる第２の領域への電荷の拡散を十分に防止できるバリアを形成する第３の領域を含む。
基板及びかかる第１の領域の間では、バリアは存在しないか、あるいはほとんどゼロのバリアが存在するか、又は第２の領域と基板との間のバリアよりも十分に低いバリアが存在する。
上記第３の領域も、かかる電荷キャリアが第１の領域に拡散するために十分に低いバリアを形成することができる。
【００１１】
更には、本発明は、小さいが、効果的なバリアを、半導体基板中の放射検知体積と、読出し回路を備えた領域又は接合との間に備えた、放射検知器に関するものである。そしてかかる検知器は、半導体中の放射検知体積と、放射により形成された電荷キャリアを集めるために付加された領域及び接合と、の間に、バリアを有しないか又は低いバリアを有するものである。
【００１２】
本発明の第１の見地によれば、第２の領域に隣接し、特にその下部にある基板により発生した電荷キャリアのいくらかの部分は、かかる第１の領域により集められる。かかる基板は、第１導電型のドーパントを有し、かかる第１領域及び第２領域は、他の第２導電型のドーパントを有する。第３の領域は、第１の導電型を有し、その第３領域のドーピング量は、基板のドーピング量よりも高い。
【００１３】
本発明の第２の見地によれば、第１領域は基板との間に接合を形成し、第２の領域は第３の領域との間に接合を形成する。
【００１４】
更に、本発明の他の見地によれば、本発明の検知器を含む光を検知するＭＯＳを基礎とするピクセル構造が述べられている。この場合、第３の領域は、第２の領域に電子又はホールが拡散することを防止するのに十分な電気的バリアを形成する。かかる電気的バリアは、第３の領域及び基板の界面に形成することができる。
かかる基板から第１の領域に電子又はホールが拡散するために十分に低い電気的バリアが、第１の領域及び基板の界面に形成される。第２の領域は、第１の領域での荷電キャリアにより発生した信号を処理するための回路の部分である。かかる信号は、第１の領域で生成された電流となる。ピクセル構造は、更に、かかる第１領域及び基板に隣接する第４の領域を含むこともできる。そしてかかる第４の領域と基板の間には、基板の界面には十分に低いバリアが形成される。
【００１５】
本発明の他の見地によれば、電磁放射検知用ＣＭＯＳピクセル構造の製造方法及び動作方法について述べられている。
【００１６】
本発明は、更には、ＣＭＯＳピクセル構造及びセンサの発明、及びＣＣＤ又はＣＣＤ類似の構造の発明の設計集積化の原理に関するものも含む。本発明は、低雑音光検知に応用するために大きな利点を有している。
【００１７】
【発明の実施の形態】
本発明は、半導体基板中の放射検知体積と、読出し回路を備えた領域及び接合との間の、小さいが効果的なバリアを備えた検知器や半導体検知器に関するものである。
また、本発明は、半導体中の放射検知体積と放射により生み出された電荷キャリアを集めるために設けられた領域及び接続との間の、存在しないかあるいは大変低いバリアを備えた検知器に関するものである。電荷が生成される放射検知体積と、引き出し回路の関係を有さない電気部と、の間にバリアを形成する領域は、放射検知体積と同じ導電型のドーパントを備えることができる。
【００１８】
本発明の検知器は、放射により生成された電荷キャリアを集めるコレクション接合と他の電気的部分から構成される。かかるコレクション接合は、かかる他の電気的構成の下部に隣接する放射検知体積中に形成された電荷キャリアを集めるのを高める。かかる機能は、他の電気的構成部分の下部のかかる体積と同じ導電型を備えた領域との界面に形成された電気的バリア手段により形成される。かかるバリアは、他の電気的構成部分の下部で形成された電荷キャリアが他の電気的構成部分の接合又は構造中に拡散することを防止する。この電気的バリアは、コレクション接合の下部には存在しないか、あるいは十分に低いものである。その結果として、他の電気的構成部分の下で生成された電荷キャリアが集められることとなる。
【００１９】
かかる検知器は、ＣＭＯＳプロセスにより実現され、構成はｐ型基板からなり、電気的バリアを形成する領域はｐ＋型注入として実現される。他の構成部分は、さまざまな導電型、即ち、ｎ型接合を含んで形成される。コレクション接合は、基板に対して低い電気的バリアを備えたｎ型領域から形成される。より低いか、又は形成されないバリアの区域は、コレクション接合と一致し、一部又は完全に一致し、又はその一部からなる。低いか、あるいは存在しないバリアは、コレクション接合の区域へのｎ型注入の追加により実現することができる。又は、その電気的バリアを実現するｐ＋型注入を行なわないことにより実現することができる。
かかるｐ＋型注入は、ｐウエル注入と呼ばれるものであり、又はアンチパンチスルー注入と呼ばれるものであり、あるいはブランケット注入と呼ばれるものでありあるいはＶｔｈ調整注入と呼ばれるものである。これらはＣＭＯＳプロセスにおいてほぼ同様の効果を有しＣＭＯＳプロセスの標準的な工程として多くの場合役に立つ。
【００２０】
かかるｎ型注入は、ｎウエル注入と呼ばれるものであり、あるいはアンチパンチスルー注入と呼ばれるものであり、あるいはブランケット注入と呼ばれるものであり、あるいはＶｔｈ調整注入と呼ばれるものである。
【００２１】
本発明の代わりの具体例では、コレクション接合であってより深いｎ型注入又はｐ＋ｐ−バリアの形成を行なわないコレクション接合を備えたピクセル構造の部分を形成する検知器が、ＭＯＳＦＥＴの１の電極（ソース又はドレイン）として実現される。そして、他の電極は、一定の電圧に保たれる。正確な電圧は適切でない。即ち、他の電極は、フローティングノードでなければ良い。コレクション接合は、ＭＯＳＦＥＴのゲートによって、好ましくは完全に又は部分的に囲まれる。他の電極は、完全に又は部分的にゲート及び第１の電極を囲む。ＭＯＳＦＥＴのゲートはオフにバイヤスされ、双方の電極は電気的に絶縁される。ＭＯＳＦＥＴゲート及び接合を囲む他の電極は、接合エッジ効果による暗電流の部分を減少させる。
【００２２】
本発明の原理は、ＣＣＤ又はＣＣＤ類似の構造（フォトゲート、チャージインゼクションデバイス（ＣＩＤ）、チャージスイープデバイス（ＣＳＤ））に応用することができ、かかる構造においては、コレクティング接合が反転層又はＣＣＤ電極下部の埋め込みチャネルからなる。即ち、表面チャネルＣＣＤ又は埋め込みチャネルＣＣＤである。コレクション接合又はその一部は、そのような構造で置き換えることも可能である。
【００２３】
本発明で説明する方法では、本発明は、結局、ＥＰ−Ａ−０７３９０３９に述べられているようなピクセル構造を備えたＣＭＯＳ光検知センサのような手段により説明される。ＥＰ−Ａ−０７３９０３９は、ここに、添付文献として添付される。
結局、例として述べられたところによると、半導体基板は、ｐ型導電体と仮定されている。しかし、かかる記述から当業者であればｎ型導電体の半導体基板を想像することは容易である。他の均等の具体例は、当業者にとっては明らかであり、本発明の精神及び見地は、添付した請求の範囲の文言に限定されるものではない。
【００２４】
図１（Ａ）は、ｐ型ドーピングを備えた半導体基板６を備えたピクセル構造の一部を示す。ｐ層又は領域５は、かかる基板中に限定される。基板は代わりの具体例においては、均一なｐ−又はｐ＋＋ドーピングにより形成される。ｐ−層は、拡散又はイオン注入又は結晶成長又はＣＭＯＳ技術で知られた他の技術により限定される。更に加えたｐ＋層又は領域３は、かかるｐ−層基板中又は基板上に限定される。ｐ＋領域は、拡散により又はイオン注入又は結晶成長又はＣＭＯＳプロセスで知られた他の技術により限定される。
【００２５】
ｐ＋領域３中に、第１の領域１及び第２の領域２が限定される。かかる第１及び第２の領域は、ｎ型ドーピングからなる。これらの第１及び第２の領域は、イオン注入又は拡散又はＣＭＯＳプロセスにより知られた他の技術により限定される。これらの第１及び第２の領域は、ｐ型領域及び／又は基板とで接合を形成する。第１領域１は、基板中及び／又はｐ−領域（６、５）中で放射により生成される電荷キャリアを集めるためのコレクション接合を形成する。この例によると、コレクション接合は、フォトダイオードである。第２の領域２は、第１の領域１により集められた電荷キャリアにより発生する信号を導く引き出し電極の部分の接合を形成する。
【００２６】
更には、付加的に、ｎ型の第４領域４を形成し、第１領域１を完全に又は部分的に覆うことも可能である。かかる第４領域は、第１領域からｐ−領域及び／又は基板へと延びる。この第４領域は、好ましくは深いイオン注入工程により限定されることが好ましいが、ＣＭＯＳプロセスで知られた他の技術により限定されるものであっても構わない。
【００２７】
図１（Ｂ）は、図１（Ａ）に示した構造の他の具体例を示す。
図２及び３は、図１に示した構造の第１及び第２に沿った断面における電気的ポテンシャルを示すものである。
図１に示された構造においては、図２及び３に示されるように、ｐ−領域に部分的ポテンシャルの最少を有する。図２に示すようにｐ＋領域３により形成された界面（３／５）における電気的バリアにより、ｐ−領域の電子は第２領域２の中には容易には拡散しない。図３によれば、電子は、ｐ−領域５及びｎ＋領域１の間のバリアによっては妨げられない。ゾーンI中の電子はゾーンIIに拡散し、第１領域１で集められることは明らかである。図１に概略を模式的に示した構造中の電荷キャリアの拡散は、モンテ・カルロ・シミュレーションに基づいてシミュレートされた。かかるシミュレーション結果を図４に示す。
【００２８】
本発明によるピクセルのマトリックスで、放射により発生した電子がランダムワークすることがシミュレートされている。ピクセルは、図１（Ａ）に示す構造に基づき形成される。電子の平均拡散距離が記録される。第４領域４が存在しない（すなわち従来構造）構造における拡散距離は大きく電子は集められるか、あるいはホールと再結合する前に、多くのピクセルを拡散する。第４の領域４を有する構造においては、電子はずっと速く集められる。かかる結果を以下の表に示す。表は、７．５×７．５μｍのピッチで形成されたピクセルのピクセルマトリックスについてシミュレートされ、各ピクセル中には第１及び第４領域がさまざまなサイズで形成されたものである。電子は、最も悪い場合においては、４つのピクセルの間の端部において生成する。
【００２９】
【表１】
0004053651.tif 000002
【００３０】
結果的な拡散距離は、理想的な結果（３．７５μｍ）に近くなる。この種類のピクセルは、このように理想に近いモジュレーショントランスファーフアンクション（ＭＴＦ）を備える。それは、ほぼ１００％のフィルファクタを有し、このことは光に晒されるピクセルマトリックスのすべての表面が、光の収集に寄与することを意味する。
実際に光により生成される基板電荷キャリアのすべてがコレクション接合に流れる。従来技術のピクセル構造においては、生成された電荷キャリアの一部は引き出し回路の接続により収集されこのような電荷は消失していた。
【００３１】
領域３の導入は多くの効果を持つがそれらの２つは以下の通りである。
フォトダイオード１、４−５、６は、すべてのピクセルからの光電荷を集め１００％のフィルファクタに到達することができる。フォトダイオードは、すべてのピクセルからの光電荷を集め、フィルファクタは単に以下の３つの要素によってのみ制限されるにすぎない。
▲１▼  引き出し回路、それ自身の接続の内部の光トラップ。これは短い波長に対して確かに制限となり低い浸透深さを備える。
▲２▼  接合部金属による光の反射。
▲３▼  再結合。自由電子は不明瞭には拡散せず一定の典型的な再結合長さの後に再結合する。ＣＭＯＳ技術においては、この長さがピクセルピッチの数倍を越える。
【００３２】
第２はイメージの鮮明さ又はＭＴＦである。領域３が基板及びコレクション接合１の間に存在するような場合においては、領域３と基板との界面において電荷キャリアの拡散のためのバリアを形成する領域３があり、これがコレクション接合１により電荷キャリアが容易に集められることを妨げる。自由電子は隣のピクセルに拡散するための時間を有し、結局そこで集められる又は再結合し、イメージの不鮮明さを引き起こす。フォトダイオード中の領域４の限定によるこのようなバリアの省略は、光電荷を低減することとなる。
【００３３】
発明の好ましい具体例
標準的なＣＭＯＳプロセスにおいて、フォトダイオードの小さな２つのアレイ（Ａ、Ｂ）が、集積回路の部分として形成される。（Ａ）の場合、接合は従来技術のようにｐ型基板中の浅いｎ型領域からなる。接合寸法は、２×２μｍであり、ピクセルピッチは７．５μｍである。ピクセルアレイの中央の列は光に晒され、ピクセルの隣接した列は金属シールドにより光から遮断される。ピクセルの列の平行した出力は、集積回路の外部に設けられ、ピクセルの列の効果的な光電流が測定できる。
【００３４】
（Ｂ）の場合、基板はすべてのフォトダイオードにおいて、小さな２×２μｍのｎウエル注入がホトダイオードの内部に形成されている点を除いて、上記構造と同一である。ここで用いられたＣＭＯＳプロセスは、ｐウエルと呼ばれるものであり、これはｎウエル中に補足的に設けられるものである。ｎウエル注入に晒されない他の区域は、ｐ型ドーパントが注入され、かかる部分においてｐ型ノードが表面に近ずくようにされる。
【００３５】
最終的な構造は、図１（Ａ）に示した発明の概略図による検知器の具体例であることが好ましい。理想的な場合、ピクセルの露出された列はすべての光電流を検知し、覆われたピクセルの列はゼロ電流であることが好ましい。これは横方向の電荷の拡散及び光の反射が起こらないケースである。
【００３６】
測定結果は、図５に要約され、Ａは従来技術の場合であり、Ｂは本発明による領域及び接合を備える場合である。図５に示す結果において、Ａ１／Ｂ１は露出したピクセルにより集められた電流であり、Ａ２／Ｂ２は覆われた隣接されたピクセルにより集められた電流であり、Ａ３／Ｂ３はさらにそれに隣接するピクセルにより集められた電流であり、Ａ４／Ｂ４はかかるピクセルに連続して隣接した４つのピクセルの電流の層である。
図５（Ｂ）に示すようなｎウエルドットの効果による振舞いの変化は、本発明の原理を示すものである。露出された中央のピクセル列がより多い光電流を集める（Ｂ１）のみならず全電流の絶対量もずっと高くなりこのことは、構造Ｂが構造Ａにおいて電荷キャリアの再結合により失われる電流をも集めていることを示す。
【００３７】
能動ピクセルの多くの型の他の実現は、更に、多くの優れた違いを示す。好ましい具体例においては、我々は、ＥＰ−Ａ−０７３９０３９に示されているような３つのトランジスタのピクセル構造を用いる。ホトダイオードの内部のｎウエルの小さなドットの追加は集められる電流を急激に増加させ、６５０ｎｍの光に対して５から１０倍となる。ピクセルが１５％のフィルファクタで形成されるという事実を考慮すると（露出されたホトダイオードのみの区域）、かかる５から１０のファクターはフィルファクタが１００％に近いことを示している。
【００３８】
本発明の検知器の利点は更に以下の通りである。
フォトダイオード接合により覆われないピクセル区域上に入射する光により発生する光チャージは、フォトダイオード接続により集められる。これは、たとえこの区域が光生成チャージを集めることができる接続を含んだ引き出し回路により覆われている場合であってもである。本発明のピクセルは、金属接合のような不透明の材料により覆われたような部分を除いて、ほぼ１００％に近いフィルファクタを有する。関係しない回路の接続の内部で発生した電荷は、検知のために喪失される。これらの接続は浅く、約５００から６００ｎｍ以下の波長の放射はシリコン基板の深くで電子ホール対に変換され、かかる影響は検知性能の僅な低下のみしか招かない。
【００３９】
本発明の検知器のコレクション接合の容量は、全ピクセル表面を覆うような接続の容量に比べて大変小さく、それでこれらは同様の光を集める表面を、有効に有する。イメージングセンサの主なノイズソースの１つとして、ＫＴＣノイズと呼ばれるものがある。このノイズは、典型的にはフォトチャージの測定の確定性のノイズチャージとの量として表され、接合の容量の平方根に比例する。低いノイズチャージを備えたピクセルを得るために、容量の低いホトダイオードを設計しなければいけない。単位区域に対して与えられた容量において、最もノイズの低いダイオードは、最も狭い区域を有し、即ち、低い光収集区域である。本発明は、小さい接続区域及び小さい接続容量を有するが、大きなコレクション体積を備えたフォトダイオードを形成するものである。
【００４０】
本発明の好ましい具体例のデバイスは、一般的なＣＭＯＳ技術に適用された注入を備えることにより満たされる。これにより必要なプロファイルが実現できる。本発明の構造は、標準的なＣＭＯＳ技術においてでも得ることが可能である。ツインウエルと呼ばれるＣＭＯＳプロセスにおける特徴を備えたファンドリーである。他のファンドリーは、似た構造であるが、違ったように呼ばれる。即ち、アンチパンチスルー注入、ブランケット注入、Ｖｔｈ調整注入等である。原理自体は同じであり、本発明の好ましい具体例の実現の方法として同様に用いることができる。ツインウエルＣＭＯＳプロセスにおいては、ｎＭＯＳ及びｐＭＯＳ双方の構造がそれら自身のウエル中に形成される（それぞれｐウエル及びｎウエル中に形成される）。結果として、シリコン基板は、低ドープのｐ型となり、又は低くドープされたｐ型結晶成長層であって高くドープされたウエハの上に形成された層からなる。
【００４１】
ｐＭＯＳ構造は、ｎウエル中に形成され、基板と深く接続される。ｎＭＯＳ構造は、ｐウエル中に形成され、かかる場合は接続とはならない。（これはかかるｐタイプが基板の型と同じ型だからである）。しかしながら、その下の基板よりも高くドープされた部分にｎＭＯＳ構造が形成される。これは、標準的なＣＭＯＳプロセスで短いチャネルのトランジスタを形成するために導入される構造と類似している。本発明は、光コレクティングコレクション接合としてｎ接合を用いることにより実現され、ｎウエル注入を伴ったｎ接合の部分を被せることによりｐ＋／ｐ−バリアを貫いて実現される。
【００４２】
ｎウエル注入は深く、ｐウエルを通って低ドープ基板中に突き抜ける。結果として、能動あるいは受動ピクセルの部分である他のｎＭＯＳＦＥＴは浅い接合のみで形成され基板には到達しない。もし能動ピクセルの複雑さがｐＭＯＳＦＥＴを含むことを要求した場合、即ち、ｎウエル中で形成することを必要とした場合、このｎウエル、即ち光コレクティング接合と同じ型の接続であるｎウエルが、光コレクティング接合と光コレクティング接続に匹敵することになり、その効果の一部をキャンセルすることとなることを明記しておく。
【００４３】
この問題は、ＭＯＳＦＥＴの１つの型のみを用いた能動ピクセルにおいては発生しない。通常のプロセスにおいては、かかる状況は光コレクション接合のためではなく、ｐＭＯＳＦＥＴを越えたｎウエルに深いｐ型注入を有することにより緩和することが可能となる。
接合スパイクは浅い接合を通ったメタライゼーションスパイクの効果として知られている。これは高い暗電流ピクセルの原因の１つである。本発明のピクセルで可能なウエルの上に接触したクリティカルなダイオードを置くことにより、基板のリークを避けることができる。これはピクセルマトリックス中の白いピクセルの少ない数を越えて発生する。
【００４４】
発明の他の具体例
本発明によるＣＭＯＳセンサのピクセルの光コレクティング接続は、ＭＯＳ構造又は埋め込みチャネルＭＯＳＦＥＴの反転領域又は空洞領域から形成することもできる。
光コレクティング接続は、フォトトランジスタであっても良く、かかるフォトトランジスタは、垂直ｐｎｐ構造から形成することができ、かかる構造ではコレクタは基板であり、ベースが深いｎウエル注入層であり、エミッタがかかるウエル内部に浅い接続を形成するｐ型領域である。このような構造は、本発明の好ましい具体例のような電荷コレクティング特性を有するが、更に、内部電流増殖といった付価値をも含む。
【００４５】
集積メモリエレメントを備えたピクセル
本発明は、ピクセル中にメモリエレメントを有するピクセルを形成することもでき、かかるメモリエレメントは、光からよりよく遮断される。アナログメモリエレメントは通常キャパシタであり、かかるキャパシタは接合の一部であるか又は接合を有するトランジスタのような他の回路エレメントとの接続である。
接続部は光検知をし、かかる光検知特性はキャパシタに蓄積された電荷に影響を与える電流の流れを引き起こす。メモリエレメント又はキャパシタはさまざまな目的のために用いることができる。空間的及び時間的な染み出しイメージの記憶等である。
図６は遅い集積時間を備えたフレームの回路の例であり、非破壊的な方法で高速で読み出しすることができる。この図では光コレクション接合（１、４−５、６）は、スイッチによりリセットされる（例えば、ＭＯＳＦＥＴ２０）。
【００４６】
光コレクション接合により得られた信号は、キャパシタ２２上のスイッチ２１により定期的にサンプリングされる。この電圧は、Ａとして表した回路上で古典的な方法により増幅される。図６の回路は、適当な動作を得るためにキャパシタ２２上で安定信号を有する。キャパシタ２２及びそれに相互接続される部分は光から遮断されるべきであり、メタライゼーションを用いることにより真っ直ぐとなる。
しかしながら、キャパシタ２２及び／又はそれに対する相互接続部は、光生成により基板内に存在する電荷を集めることができる。特に、基板深くで生成される光電荷は、容易にキャパシタ２２又はその接続部分に拡散することができ、そこで電荷を放出する。
もしフォトダイオード（１、４−５、６）が本発明にしたがって形成されていれば、基板内で拡散する電荷はフォトダイオード（１、４−５、６）に集められ、キャパシタ２２上の電荷には影響を与えない。
【００４７】
可能な改良の断面図を図７に示す。
ここでは、キャパシタ及びスイッチは、金属製の光シールド１２４を備えたＭＯＳ構造として実現されている。かかるシールドは、キャパシタ領域上に堆積され、誘電体は金属シールド１２４とスイッチ１２１、１２０及びキャパシタ１２２の金属又はポリシリコンゲートとの間に配置される。増幅及び増殖回路は図示されていない。
【００４８】
低い暗電流を備えたピクセルを得るためのウエルピクセルの適用
フォトダイオードの暗電流がダイオードのエッジ又はシリコンとＳｉＯ2との界面における熱的発生メカニズムによることはよく知られている。ＣＣＤの暗電流は、インバージョンモード又はオールフェースピンニングと呼ばれる方法により十分に低減されている。このようなＣＣＤにおいて、Ｓｉ−ＳｉＯ2界面は反転させられ、埋め込みチャネル（有用な検知体積）はこの界面とはコンタクトを有しない。かかる方法は典型的には１００のファクターで暗電流を減少することができる。
【００４９】
本発明のウエルピクセルは、同じ目的のために適用される。もしピクセルが光コレクション接合に対して大きければ、他の領域はその材料のバルクを表面からさえぎる構造により覆われる。これには２つの方法がある。
（Ａ）スクリーンジャンクション３２の使用
（Ｂ）反転層１３２の使用これはポリシリコンゲート電極により引き起こされる。
【００５０】
（Ａ）の例を図８に示す。
（Ｂ）の２つの例は図９示される。ここにおいて、バリア領域中のスクリーニング反転層１３２を形成するポリシリコンゲート電極３７が示されている。
【００５１】
ＣＣＤ又はＣＣＤ類似の構造における改良
本発明は、能動又は受動ピクセル構造に対しても適用可能であり、図１０に示すようなＣＣＤ構造に対しても適用できる。本発明の光コレクション接合は、フォトダイオードからなるが、半導体基板４５に対する空乏層又は反転層４１からなる接合であってもよい（表面チャネルＣＣＤのように）。また、本発明の光コレクション接合は、半導体基板に埋め込まれた（部分的に）空乏層された埋め込みチャネルによっても形成することができる（埋め込みチャネルＣＣＤのように）。
【００５２】
かかる構造は、典型的にはＣＣＤ、ＣＩＤ（チャージインゼクションデバイス）、フォトゲート、又はそれらにおいて用いられる。これらはバーチャル接合と呼ばれ、光生成電荷キャリアを集める物理的なｎｐ接続と同じような機能を実際に有する。ＣＣＤセルはこのようにそれ自体光検知エレメントであり、ＣＣＤエレメント４９により電気静電誘導されたポテンシャルポケットに蓄えられる。もしポテンシャルバリアが光センシティブ体積（基板４７）とポテンシャルポケットとの間に存在した場合、電荷の収集が妨げられるであろう。
【００５３】
本発明は、このようにバーチャルジャンクションの電荷収集の増加にも用いることができる。図１０においては、ＣＣＤ類似の構造の表面チャネルの断面図が示されている。ここにおいて、ＣＣＤの反転層４１に到達する基板からの電子のためのバリアが供給される。
（Ａ）ｐウエル４３の開口により（省略）。
（Ｂ）そのポテンシャルバリアを貫き又は低くする本発明の原理に基づく明白なｎ型注入４４による。
【図面の簡単な説明】
【図１】  （Ａ）（Ｂ）は、本発明の第１及び第２の具体例の検知器の概略図である。
【図２】  図１（Ａ）のラインIに沿った断面における検知器の電気ポテンシャルを示す。
【図３】  図１（Ａ）のラインIIに沿った断面における電気ポテンシャルを示す。
【図４】  モンテ・カルロ・シミュレーションによる図１（Ａ）の構造における電荷キャリアの拡散シミュレーションを示す。
【図５】  （Ａ）（Ｂ）は、本発明（５（Ｂ））及び従来技術（５（Ａ））に基づいて製造された検知器の測定結果を示す。
【図６】  ピクセル上にメモリエレメントを備えた本発明のピクセル構造を示す。
【図７】  図６のピクセル構造の可能な改良を施した半導体基板の断面図を示す。
【図８】  第１の低い暗電流ピクセルの本発明の検知器を示します。
【図９】  第２の暗電流ピクセルに適用した本発明の検知器の構造を示す。
【図１０】  本発明の原理による表面チャネルＣＣＤ類似構造の断面図を示す。
【符号の説明】
１  第１の領域、２  第２の領域、３  ｐ＋領域、４  第４領域、５  ｐ−層、６  半導体基板。
【図１】
0004053651.tif 000003
【図２】
0004053651.tif 000004
【図３】
0004053651.tif 000005
【図４】
0004053651.tif 000006
【図５】
0004053651.tif 000007
【図６】
0004053651.tif 000008
【図７】
0004053651.tif 000009
【図８】
0004053651.tif 000010
【図９】
0004053651.tif 000011
【図１０】
0004053651.tif 000012