(57)【特許請求の範囲】
【請求項１】
正極性の電源電圧を入力するための電源電圧端子と、
グランド端子と、
パワーモジュール外に容量性素子が接続される第１の電圧端子及び第２の電圧端子と、
前記電源電圧端子及び前記第１の電圧端子間に接続された第１のスイッチと、
前記第１の電圧端子及び前記グランド端子間に接続された第２のスイッチと、
前記第２の電圧端子及び前記グランド端子間に接続された第３のスイッチと、
前記第１〜第３のスイッチを制御するための制御信号をそれぞれ増幅する第１〜第３の増幅回路と、
外部への電圧出力端子である第３の電圧端子及び第４の電圧端子と、
前記第１の電圧端子及び前記第３の電圧端子間に接続された第４のスイッチと、
前記第２の電圧端子及び前記第４の電圧端子間に接続された第５のスイッチと、
前記第４及び第５のスイッチを制御するための制御信号をそれぞれ増幅する第４及び第５の増幅回路と、
第１の金属基板とを有し、
前記第１〜第５の増幅回路により前記第１〜第５のスイッチを制御して、前記第３の電圧端子に前記電源電圧に対応する正極性の電圧を出力する状態と、前記第４の電圧端子に前記電源電圧に対応する負極性の電圧を出力する状態とを交互に行うパワーモジュールであって、
前記第１〜第３のスイッチ及び前記第１〜第３の増幅回路をグランド電位の前記第１の金属基板上に設け、前記第４及び第５のスイッチ並びに前記第４及び第５の増幅回路を前記第１の金属基板とは異なる基板上に設けたことを特徴とするパワーモジュール。
【請求項２】
正極性の電源電圧を入力するための電源電圧端子と、
グランド端子と、
パワーモジュール外に容量性素子が接続される第１の電圧端子及び第２の電圧端子と、
前記電源電圧端子及び前記第１の電圧端子間に接続された第１のスイッチと、
前記第１の電圧端子及び前記グランド端子間に接続された第２のスイッチと、
前記第２の電圧端子及び前記グランド端子間に接続された第３のスイッチと、
前記第１〜第３のスイッチを制御するための制御信号をそれぞれ増幅する第１〜第３の増幅回路と、
外部への電圧出力端子である第３の電圧端子及び第４の電圧端子と、
前記第１の電圧端子及び前記第３の電圧端子間に接続された第４のスイッチと、
前記第２の電圧端子及び前記第４の電圧端子間に接続された第５のスイッチと、
前記第４及び第５のスイッチを制御するための制御信号をそれぞれ増幅する第４及び第５の増幅回路と、
金属基板と、
絶縁基板とを有し、
前記第１〜第５の増幅回路により前記第１〜第５のスイッチを制御して、前記第３の電圧端子に前記電源電圧に対応する正極性の電圧を出力する状態と、前記第４の電圧端子に前記電源電圧に対応する負極性の電圧を出力する状態とを交互に行うパワーモジュールであって、
前記第１〜第５のスイッチ及び前記第１〜第３の増幅回路をグランド電位の前記金属基板上に設け、前記第４及び第５の増幅回路を前記絶縁基板上に設けたことを特徴とするパワーモジュール。
【請求項３】
正極性の電源電圧を入力するための電源電圧端子と、
グランド端子と、
パワーモジュール外に容量性素子が接続される第１の電圧端子及び第２の電圧端子と、
前記電源電圧端子及び前記第１の電圧端子間に接続された第１のスイッチと、
前記第１の電圧端子及び前記グランド端子間に接続された第２のスイッチと、
前記第２の電圧端子及び前記グランド端子間に接続された第３のスイッチと、
前記第１〜第３のスイッチを制御するための制御信号をそれぞれ増幅する第１〜第３の増幅回路と、
外部への電圧出力端子である第３の電圧端子及び第４の電圧端子と、
前記第１の電圧端子及び前記第３の電圧端子間に接続された第４のスイッチと、
前記第２の電圧端子及び前記第４の電圧端子間に接続された第５のスイッチと、
前記第４及び第５のスイッチを制御するための制御信号をそれぞれ増幅する第４及び第５の増幅回路と、
前記グランド端子に接続された第１の金属基板と、
前記第２の電圧端子に接続された第２の金属基板とを有し、
前記第１〜第５の増幅回路により前記第１〜第５のスイッチを制御して、前記容量性素子の両端を交互に前記グランド端子と接続し、第３の電圧端子に前記電源電圧に対応する正極性の電圧を出力する状態と、前記第４の電圧端子に前記電源電圧に対応する負極性の電圧を出力する状態とを交互に行うパワーモジュールであって、
前記第１〜第５のスイッチ及び前記第１〜第３の増幅回路を前記グランド端子に接続された第１の金属基板上に設け、前記第４及び第５の増幅回路を前記第２の電圧端子に接続された第２の金属基板上に設けたことを特徴とするパワーモジュール。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、パワーモジュールに関する。
【０００２】
【従来の技術】
プラズマディスプレイ装置の回路コストを低減するための公知例として、ＳＩＤ  ０１  ＤＩＧＥＳＴ  １２３６頁から１２３９頁の表題「A New Driving Technology for PDPs with Cost Effective Sustain Circuit」に記載された方法がある。
【０００３】
また、プラズマディスプレイ装置に用いるパワーモジュールとしては、特開２０００−８９７２４号公報に示された方法がある。
【０００４】
【非特許文献１】
岸、外４名，「A New Driving Technology for PDPs with Cost Effective Sustain Circuit」，ＳＩＤ  ０１  ＤＩＧＥＳＴ，１２３６頁から１２３９頁，２００１年
【特許文献１】
特開２０００−８９７２４号公報
【０００５】
【発明が解決しようとする課題】
上記ＳＩＤ  ０１  ＤＩＧＥＳＴ  １２３７頁のＦｉｇ．２に記載された回路を実現するためには、スイッチＳＷＡ，ＳＷＢ，ＳＷＣ，ＳＷＤ，ＳＷＥとしてパワーＭＯＳＦＥＴ，ＩＧＢＴ等のスイッチング素子を用い、このスイッチング素子をＩＣ等で構成されたプリドライブ回路で駆動すれば良い。しかしながら、このプリドライブ回路は内部回路の特性によって、入力信号と出力信号間にプロパゲーションディレイ（以下、入出力遅延時間と称する）が発生する。この入出力遅延時間は、周囲温度によって変化する可能性があり、その一例を図１６に示す。
【０００６】
上記ＳＩＤ  ０１  ＤＩＧＥＳＴ  １２３７頁のＦｉｇ．２に記載された回路を動作させた際、各スイッチング素子を駆動するプリドライブ回路の周囲温度が異なる場合、各スイッチング素子の動作タイミングが当初設定した値に対して変化し、動作タイミングのマージンが小さくなる可能性がある。
【０００７】
本発明の目的は、上記動作タイミングのマージンの減少を防止し、上記回路の信頼性をより高めることにある。
本発明の他の目的は、パワーモジュールの配線に存在する寄生容量を減らすことにより誤動作を防止することである。
本発明のさらに他の目的は、回路の小型化及び部品点数の削減を図ることである。
【０００８】
【課題を解決するための手段】
本発明の一観点によれば、正極性の電源電圧を入力するための電源電圧端子と、グランド端子と、パワーモジュール外に容量性素子が接続される第１の電圧端子及び第２の電圧端子と、前記電源電圧端子及び前記第１の電圧端子間に接続された第１のスイッチと、前記第１の電圧端子及び前記グランド端子間に接続された第２のスイッチと、前記第２の電圧端子及び前記グランド端子間に接続された第３のスイッチと、前記第１〜第３のスイッチを制御するための制御信号をそれぞれ増幅する第１〜第３の増幅回路と、外部への電圧出力端子である第３の電圧端子及び第４の電圧端子と、前記第１の電圧端子及び前記第３の電圧端子間に接続された第４のスイッチと、前記第２の電圧端子及び前記第４の電圧端子間に接続された第５のスイッチと、前記第４及び第５のスイッチを制御するための制御信号をそれぞれ増幅する第４及び第５の増幅回路と、第１の金属基板とを有し、前記第１〜第５の増幅回路により前記第１〜第５のスイッチを制御して、前記第３の電圧端子に前記電源電圧に対応する正極性の電圧を出力する状態と、前記第４の電圧端子に前記電源電圧に対応する負極性の電圧を出力する状態とを交互に行うパワーモジュールであって、前記第１〜第３のスイッチ及び前記第１〜第３の増幅回路をグランド電位の前記第１の金属基板上に設け、前記第４及び第５のスイッチ並びに前記第４及び第５の増幅回路を前記第１の金属基板とは異なる基板上に設けたことを特徴とするパワーモジュールが提供される。
【０００９】
本発明の他の観点によれば、正極性の電源電圧を入力するための電源電圧端子と、グランド端子と、パワーモジュール外に容量性素子が接続される第１の電圧端子及び第２の電圧端子と、前記電源電圧端子及び前記第１の電圧端子間に接続された第１のスイッチと、前記第１の電圧端子及び前記グランド端子間に接続された第２のスイッチと、前記第２の電圧端子及び前記グランド端子間に接続された第３のスイッチと、前記第１〜第３のスイッチを制御するための制御信号をそれぞれ増幅する第１〜第３の増幅回路と、外部への電圧出力端子である第３の電圧端子及び第４の電圧端子と、前記第１の電圧端子及び前記第３の電圧端子間に接続された第４のスイッチと、前記第２の電圧端子及び前記第４の電圧端子間に接続された第５のスイッチと、前記第４及び第５のスイッチを制御するための制御信号をそれぞれ増幅する第４及び第５の増幅回路と、金属基板と、絶縁基板とを有し、前記第１〜第５の増幅回路により前記第１〜第５のスイッチを制御して、前記第３の電圧端子に前記電源電圧に対応する正極性の電圧を出力する状態と、前記第４の電圧端子に前記電源電圧に対応する負極性の電圧を出力する状態とを交互に行うパワーモジュールであって、前記第１〜第５のスイッチ及び前記第１〜第３の増幅回路をグランド電位の前記金属基板上に設け、前記第４及び第５の増幅回路を前記絶縁基板上に設けたことを特徴とするパワーモジュールが提供される。
【００１０】
本発明のさらに他の観点によれば、正極性の電源電圧を入力するための電源電圧端子と、グランド端子と、パワーモジュール外に容量性素子が接続される第１の電圧端子及び第２の電圧端子と、前記電源電圧端子及び前記第１の電圧端子間に接続された第１のスイッチと、前記第１の電圧端子及び前記グランド端子間に接続された第２のスイッチと、前記第２の電圧端子及び前記グランド端子間に接続された第３のスイッチと、前記第１〜第３のスイッチを制御するための制御信号をそれぞれ増幅する第１〜第３の増幅回路と、外部への電圧出力端子である第３の電圧端子及び第４の電圧端子と、前記第１の電圧端子及び前記第３の電圧端子間に接続された第４のスイッチと、前記第２の電圧端子及び前記第４の電圧端子間に接続された第５のスイッチと、前記第４及び第５のスイッチを制御するための制御信号をそれぞれ増幅する第４及び第５の増幅回路と、前記グランド端子に接続された第１の金属基板と、前記第２の電圧端子に接続された第２の金属基板とを有し、前記第１〜第５の増幅回路により前記第１〜第５のスイッチを制御して、前記容量性素子の両端を交互に前記グランド端子と接続し、第３の電圧端子に前記電源電圧に対応する正極性の電圧を出力する状態と、前記第４の電圧端子に前記電源電圧に対応する負極性の電圧を出力する状態とを交互に行うパワーモジュールであって、前記第１〜第５のスイッチ及び前記第１〜第３の増幅回路を前記グランド端子に接続された第１の金属基板上に設け、前記第４及び第５の増幅回路を前記第２の電圧端子に接続された第２の金属基板上に設けたことを特徴とするパワーモジュールが提供される。
【００１１】
同一のパワーモジュール内において第１〜第３のスイッチ及び第１〜第３の増幅回路をモジュール化することにより、第１〜第３のスイッチの動作タイミングの周囲温度による変化を低減し、動作タイミングのマージンを適切に保つことができる。このパワーモジュールを表示装置に用いれば、表示装置の信頼性をより高めることができる。
【００１２】
【発明の実施の形態】
（第１の実施形態）
図１は、本発明の第１の実施形態によるパワーモジュール１００の原理図を示している。図１において、第１のスイッチＨＶ、第２のスイッチＦＶ、第３のスイッチＢＤ、第４のスイッチＣＵ、第５のスイッチＣＤは、ＳＩＤ  ０１  ＤＩＧＥＳＴ  １２３７頁のＦｉｇ．２に記載された回路におけるスイッチＳＷＡ，ＳＷＢ，ＳＷＣ，ＳＷＤ，ＳＷＥに相当する。
【００１３】
パワーモジュール１００は、正の電源電圧（例えば１００Ｖ）を入力するための電源電圧端子Ｖｓと、グランド端子ＧＮＤと、第１の電圧端子ＣＰＨと、第２の電圧端子ＣＰＬと、第３の電圧端子ＣＵＯと、第４の電圧端子ＣＤＯとを有し、さらに以下の内部構成を有する。第１〜第５の制御信号端子ＨＶＩ，ＦＶＩ，ＢＤＩ，ＣＵＩ，ＣＤＩは、それぞれ第１〜第５のスイッチＨＶ，ＦＶ，ＢＤ，ＣＵ，ＣＤを制御するための制御信号を入力する。第１、第４及び第５の信号レベル変換回路１０１ａ，１０１ｄ，１０１ｅは、第１、第４及び第５の制御信号端子ＨＶＩ，ＣＵＩ，ＣＤＩから入力される制御信号のレベルを変換する。この信号レベル変換回路１０１ａ，１０１ｄ，１０１ｅの詳細は、後に図２を参照しながら説明する。第１、第４及び第５のプリドライブ回路１０２ａ，１０２ｄ，１０２ｅは、それぞれ、信号レベル変換回路１０１ａ，１０１ｄ，１０１ｅから入力される制御信号を増幅するための増幅回路である。第２及び第３のプリドライブ回路１０２ｂ，１０２ｃは、制御信号端子ＦＶＩ，ＢＤＩを介して入力される制御信号を増幅するための増幅回路である。第１〜第５のスイッチＨＶ，ＦＶ，ＢＤ，ＣＵ，ＣＤは、それぞれ、第１〜第５の増幅回路１０２ａ〜１０２ｅが出力する制御信号に応じて開閉が制御される。
【００１４】
第１のスイッチＨＶは、電源電圧端子Ｖｓ及び第１の電圧端子ＣＰＨ間に接続される。第２のスイッチＦＶは、第１の電圧端子ＣＰＨ及びグランド端子ＧＮＤ間に接続される。第３のスイッチＢＤは、第２の電圧端子ＣＰＬ及びグランド端子ＧＮＤ間に接続される。第４のスイッチＣＵは、第１の電圧端子ＣＰＨ及び第３の電圧端子ＣＵＯ間に接続される。第５のスイッチＣＤは、第２の電圧端子ＣＰＬ及び第４の電圧端子ＣＤＯ間に接続される。
【００１５】
次に、パワーモジュール１００の外部回路を説明する。電源電圧端子Ｖｓには正の電源電圧が入力され、グランド端子ＧＮＤにはグランド電位が供給される。コンデンサＣｓは、電源電圧端子Ｖｓ及びグランド端子ＧＮＤ間に接続される。コンデンサＣＰＳは、第１の電圧端子ＣＰＨ及び第２の電圧端子ＣＰＬ間に接続される。
【００１６】
図２は、図１に示したパワーモジュールの第１の具体例を示す。スイッチＨＶは、ＮチャンネルパワーＭＯＳＦＥＴ（metal-oxide-semiconductor電界効果トランジスタ）２１１ａ、寄生ダイオード２１２ａ及びダイオード２１３ａを有する。ＦＥＴ２１１ａは、ゲートがプリドライブ回路１０２ａの出力に接続され、ドレインが電源端子Ｖｓに接続される。寄生ダイオード２１２ａは、アノードがＦＥＴ２１１ａのソースに接続され、カソードがＦＥＴ２１１ａのドレインに接続される。ダイオード２１３ａは、アノードがＦＥＴ２１１ａのソースに接続され、カソードが電圧端子ＣＰＨに接続される。
【００１７】
なお、ＦＥＴ２１１ａのソースに接続される端子ＣＰＨは、後に説明する図３のように、電源電圧（Ｖｓ）又はグランドに変化する。ＦＥＴ２１１ａは、ソースの基準電位が変化するので、それに応じてゲートのレベルも変える必要がある。信号レベル変換回路１０１ａは、そのゲートのレベルを変えるための回路である。
【００１８】
スイッチＦＶは、ＮチャンネルパワーＭＯＳＦＥＴ２１１ｂ及び寄生ダイオード２１２ｂを有する。ＦＥＴ２１１ｂは、ゲートがプリドライブ回路１０２ｂの出力に接続され、ソースがグランド端子ＧＮＤに接続され、ドレインが電圧端子ＣＰＨに接続される。寄生ダイオード２１２ｂは、アノードがＦＥＴ２１１ｂのソースに接続され、カソードがＦＥＴ２１１ｂのドレインに接続される。
【００１９】
スイッチＢＤ１及びＢＤ２は、図１のスイッチＢＤに相当する。スイッチＢＤは、ＰチャンネルパワーＭＯＳＦＥＴ２１２ｃａを含むスイッチＢＤ１とＮチャンネルパワーＭＯＳＦＥＴ２１２ｃｂを含むスイッチＢＤ２の両者を用いて双方向スイッチを形成している。
【００２０】
プリドライブ回路１０２ｃａ及び１０２ｃｂは、図１のプリドライブ回路１０２ｃに相当する。制御信号端子ＢＤ１Ｉ及びＢＤ２Ｉは、図１の制御信号端子ＢＤＩに相当する。プリドライブ回路１０２ｃａ及び１０２ｃｂは、それぞれ、制御信号端子ＢＤ１Ｉ及びＢＤ２Ｉを介して入力される制御信号を増幅する増幅回路である。
【００２１】
スイッチＢＤ１は、ＰチャンネルパワーＭＯＳＦＥＴ２１１ｃａ、寄生ダイオード２１２ｃａ及びダイオード２１３ｃａを有する。ＦＥＴ２１１ｃａは、ゲートがプリドライブ回路１０２ｃａの出力に接続され、ソースがグランド端子ＧＮＤに接続される。寄生ダイオード２１２ｃａは、アノードがＦＥＴ２１１ｃａのドレインに接続され、カソードがＦＥＴ２１１ｃａのソースに接続される。ダイオード２１３ｃａは、アノードがＦＥＴ２１１ｃａのドレインに接続され、カソードが電圧端子ＣＰＬに接続される。
【００２２】
スイッチＢＤ２は、ＮチャンネルパワーＭＯＳＦＥＴ２１１ｃｂ、寄生ダイオード２１２ｃｂ及びダイオード２１３ｃｂを有する。ＦＥＴ２１１ｃｂは、ゲートがプリドライブ回路１０２ｃｂの出力に接続され、ソースがグランド端子ＧＮＤに接続される。寄生ダイオード２１２ｃｂは、アノードがＦＥＴ２１１ｃｂのソースに接続され、カソードがＦＥＴ２１１ｃｂのドレインに接続される。ダイオード２１３ｃｂは、アノードが電圧端子ＣＰＬに接続され、カソードがＦＥＴ２１１ｃｂのドレインに接続される。
【００２３】
スイッチＣＵは、ＮチャンネルパワーＭＯＳＦＥＴ２１１ｄ及び寄生ダイオード２１２ｄを有する。ＦＥＴ２１１ｄは、ゲートがプリドライブ回路１０２ｄの出力に接続され、ソースが電圧端子ＣＵＯに接続され、ドレインが電圧端子ＣＰＨに接続される。寄生ダイオード２１２ｄは、アノードがＦＥＴ２１１ｄのソースに接続され、カソードがＦＥＴ２１１ｄのドレインに接続される。
【００２４】
なお、ＦＥＴ２１１ｄのソースに接続される端子ＣＵＯは、後に説明する図３のように、正の電源電圧（Ｖｓ）、グランド又は負の電源電圧（−Ｖｓ）に変化する。ＦＥＴ２１１ｄは、ソースの基準電位が変化するので、それに応じてゲートのレベルも変える必要がある。信号レベル変換回路１０１ｄは、そのゲートのレベルを変えるための回路である。
【００２５】
スイッチＣＤは、ＮチャンネルパワーＭＯＳＦＥＴ２１１ｅ及び寄生ダイオード２１２ｅを有する。ＦＥＴ２１１ｅは、ゲートがプリドライブ回路１０２ｅの出力に接続され、ソースが電圧端子ＣＰＬに接続され、ドレインが電圧端子ＣＤＯに接続される。寄生ダイオード２１２ｅは、アノードがＦＥＴ２１１ｅのソースに接続され、カソードがＦＥＴ２１１ｅのドレインに接続される。外部において、電圧端子ＣＵＯ及びＣＤＯが接続される。
【００２６】
なお、ＦＥＴ２１１ｅのソースに接続される端子ＣＰＬは、後に説明する図３のように、負の電源電圧（−Ｖｓ）又はグランドに変化する。ＦＥＴ２１１ｅは、ソースの基準電位が変化するので、それに応じてゲートのレベルも変える必要がある。信号レベル変換回路１０１ｅは、そのゲートのレベルを変えるための回路である。
【００２７】
図３は、図２に示したパワーモジュールの動作を示す動作波形図である。ここで、制御信号線Ｓａ，Ｓｂ，Ｓｃａ，Ｓｃｂ，Ｓｄ，Ｓｅは、それぞれ、図２のスイッチＨＶ，ＦＶ，ＢＤ１，ＢＤ２，ＣＵ，ＣＤの制御信号線（ゲート線）である。
【００２８】
この動作において、スイッチＢＤ２は常時オン状態である。スイッチＢＤ１はＰチャンネルパワーＭＯＳＦＥＴ２１１ｃａであるため、ローレベルで導通状態となる。他のスイッチは、ＮチャンネルのパワーＭＯＳＦＥＴであるため、ハイレベルで導通状態となる。
【００２９】
（１）時刻ｔ１において、スイッチＦＶ，ＣＵがオフとなり、スイッチＨＶ，ＢＤ１がオンとなる。この際、スイッチＢＤ２はオン、スイッチＣＤはオフ状態である。この結果、コンデンサＣＰＳは、電源電圧端子ＶｓからスイッチＨＶを介して充電される。よって、電圧端子ＣＰＨは電源電圧（Ｖｓ）となる。
【００３０】
（２）時刻ｔ２では、（１）の状態からスイッチＣＵがオンし、コンデンサＣＰＳ、及び、コンデンサＣｓに充電された電荷が出力電圧端子ＣＵＯを介して出力される。よって、出力電圧端子ＣＵＯ／ＣＤＯは電源電圧（Ｖｓ）にクランプされる。
【００３１】
（３）時刻ｔ３では、（２）の状態からスイッチＣＵがオフし、スイッチＣＤがオンする。この時、出力端子ＣＤＯからスイッチＣＤ，ＢＤ２を介してシンク電流が流れ、出力電圧端子ＣＵＯ／ＣＤＯはグランドにクランプされる。
【００３２】
（４）時刻ｔ４では、（３）の状態からスイッチＨＶ、スイッチＢＤ１がオフし、その次にスイッチＦＶがオンする。この結果、電圧端子ＣＰＨはグランドになり、コンデンサＣＰＳの他端の電圧端子ＣＰＬは負の電源電圧（−Ｖｓ）になる。この際、スイッチＣＤをオフにすることにより、出力電圧端子ＣＵＯ／ＣＤＯはグランドを維持する。
【００３３】
（５）時刻ｔ５では、（４）の状態からスイッチＣＤをオンする。この結果、出力電圧端子ＣＵＯ／ＣＤＯは負の電源電圧（−Ｖｓ）にクランプされる。
【００３４】
（６）時刻ｔ６では、（５）の状態からスイッチＣＤをオフし、スイッチＣＵをオンする。この結果、出力電圧端子ＣＵＯ／ＣＤＯはグランドにクランプされる。
【００３５】
（７）時刻ｔ７では、（６）の状態からスイッチＦＶ，ＣＵをオフし、スイッチＨＶ，ＢＤ１をオンし、上記（１）に戻る。
【００３６】
出力電圧端子ＣＵＯ及びＣＤＯの動作波形を正常に出力するためには、各スイッチの動作タイミングを正確に設定する必要がある。例えば、上記動作（１）では、スイッチＦＶがオフになった後に、スイッチＨＶがオンになる必要がある。この順序が逆の場合、スイッチＨＶとスイッチＦＶが同時にオンとなり、両者を介して貫通電流が流れ故障にいたる可能性がある。その他の動作（２）〜（７）においても、上記スイッチの動作タイミングを正確に設定することが重要となる。
【００３７】
一方、上記スイッチにゲートパルスを供給するためのプリドライブ回路には入出力遅延時間ｔＩＯがあり、この入出力遅延時間ｔＩＯは周囲温度Ｔａによって変化する。上記プリドライブ回路はＩＣ等によって構成され、入出力遅延時間ｔＩＯと周囲温度Ｔａとの関係は、図１６に示したような特性を示す場合がある。このような関係が生じる原因としては、上記プリドライブ回路を構成するＩＣ内の部品（抵抗、トランジスタ、ダイオード等）の温度特性による影響が考えられる。
【００３８】
このような特性のプリドライブ回路を用いて、ＳＩＤ  ０１  ＤＩＧＥＳＴ  １２３７頁のＦｉｇ．２に記載された回路を実現する場合、プリドライブ回路の周囲温度Ｔａに対し配慮する必要がある。例えば、プリント基板に各プリドライブ回路を配置する場合には、周囲温度Ｔａが異なることにより入出力遅延時間ｔＩＯが異なった場合にも、動作タイミングが正常になるように配慮して設計する必要がある。
【００３９】
図４は、図２のパワーモジュール１００の断面図である。本実施形態のパワーモジュールでは、上記プリドライブ回路を同じ金属基板に配置することができる。金属基板（例えばアルミニウム基板）４０１上には、絶縁層４０２及び銅箔の配線層４０３を介して半導体チップ４０４が形成される。半導体チップ４０４は、図２の回路構成を有し、樹脂４０５で覆われる。
【００４０】
この結果、各プリドライブ回路の周囲温度Ｔａの違いを小さくすることができる。よって、上記入出力遅延時間ｔＩＯの周囲温度Ｔａによるバラツキを低減することができる。
【００４１】
このため、図２に示した各スイッチの動作タイミングに関し、周囲温度による変化を低減し、動作タイミングのマージンを適切に保つことができる。従って、図２に示した回路の信頼性をより高めることができる。
【００４２】
これまでは、図１に示したようにパワーモジュールにスイッチＨＶ、スイッチＦＶ、スイッチＢＤ、スイッチＣＵ、スイッチＣＤと、各スイッチのプリドライブ回路を内蔵させた場合について述べた。上記回路において、各プリドライブ回路のみをパワーモジュールに内蔵させた場合でも信頼性を高めることができる。また、このパワーモジュールにおいて、負の電源電圧（−Ｖｓ）を形成するためのスイッチＨＶ、スイッチＦＶ、スイッチＢＤ、及び、そのプリドライブ回路のみを内蔵させた場合でも、信頼性を高めることができる。
【００４３】
すなわち、図２に示した回路のすべてを同一金属基板上に設けなくてもよい。動作タイミングは、スイッチＣＵ，ＣＤに比べ、スイッチＨＶ，ＦＶ，ＢＤにて高精度に要求される。したがって、半導体モジュール１００を、第１の領域２０１、第２の領域２０２及び第３の領域２０３に分けたとき、第１及び第２の領域２０１，２０２のみを同一金属基板上に設けてもよい。ここで、第１の領域２０１は、プリドライブ回路１０２ａ，１０２ｂ，１０２ｃａ，１０２ｃｂを含む。第２の領域２０２は、スイッチＨＶ，ＦＶ，ＢＤ１，ＢＤ２を含む。
【００４４】
また、入出力遅延時間ｔＩＯの周囲温度Ｔａによるバラツキは、特に、プリドライブ回路による影響が大きい。そこで、プリドライブ回路１０２ａ，１０２ｂ，１０２ｃａ，１０２ｃｂを含む第１の領域２０１のみを同一金属基板上に設けてもよい。
【００４５】
また、パワーモジュールを金属基板上に設ける代わりに、セラミック基板上に設けてもよい。プリント基板に比べ、金属基板及びセラミック基板は熱伝導性がよく、周囲温度Ｔａを均一にすることができる。特に、金属基板は、セラミック基板よりも熱伝導性がよいので、金属基板を用いることが好ましい。
【００４６】
図５は、本実施形態によるパワーモジュールの第２の具体例を示す。図２のパワーモジュールと異なる点を説明する。増幅回路用電源電圧端子Ｖｃｃは、プリドライブ回路１０２ａ，１０２ｂ，１０２ｃａ，１０２ｃｂ，１０２ｄ，１０２ｅを駆動するための増幅回路用電源電圧を入力する。コンデンサＣＨＶ，ＣＦＶ，ＣＢＤ１，ＣＢＤ２，ＣＣＵ，ＣＣＤは、それぞれ、プリドライブ回路１０２ａ，１０２ｂ，１０２ｃａ，１０２ｃｂ，１０２ｄ，１０２ｅの電源電圧端子及び基準電圧端子間に接続され、各プリドライブ回路に安定した電源電圧を供給することができる。
【００４７】
第１の増幅回路用スイッチＳＷ１は、電源電圧端子Ｖｃｃ及び第１の増幅回路１０２ａの電源電圧端子間に接続される。第２の増幅回路用スイッチＳＷ２は、第４の増幅回路１０２ｄの電源電圧端子及び第５の増幅回路１０２ｅの電源電圧端子間に接続される。第３の増幅回路用スイッチＳＷ３は、電源電圧端子Ｖｃｃ及び第５の増幅回路１０２ｅの電源電圧端子間に接続される。プリドライブ回路１０２ｂ，１０２ｃａ，１０２ｃｂの電源電圧端子は、電源電圧端子Ｖｃｃに、直接、接続される。プリドライブ回路１０２ａ，１０２ｂ，１０２ｃａ，１０２ｃｂ，１０２ｄ，１０２ｅの基準電圧端子は、それぞれ、端子ＣＰＨ，ＧＮＤ，ＧＮＤ，ＧＮＤ，ＣＵＯ，ＣＰＬに接続される。
【００４８】
コンデンサ５０３は、プリドライブ回路１０２ｃａの出力及びＦＥＴ２１１ｃａのゲート間に接続される。抵抗５０１は、ＦＥＴ２１１ｃａのゲート及びグランド端子ＧＮＤ間に接続される。ダイオード５０２は、アノードがＦＥＴ２１１ｃａのゲートに接続され、カソードがグランド端子ＧＮＤに接続される。
【００４９】
上記のスイッチＳＷ１，ＳＷ２，ＳＷ３は、ダイオード、トランジスタ等の半導体スイッチ等を用いて構成される。スイッチＳＷ１は、電圧端子ＣＰＨ（スイッチＨＶのソース電圧）がグランドの時にオンとなり、電源電圧（Ｖｓ）の時にオフとなる。スイッチＳＷ１がオンになると、コンデンサＣＨＶの両端間電圧は電源電圧（Ｖｃｃ）に充電される。
【００５０】
スイッチＳＷ３は、電圧端子ＣＰＬ（スイッチＣＤのソース電圧）がグランドの時にオンとなり、負の電源電圧（−Ｖｓ）の時にオフとなる。スイッチＳＷ３がオンになると、コンデンサＣＣＤの両端間電圧は電源電圧（Ｖｃｃ）に充電される。
【００５１】
スイッチＳＷ２は、端子ＣＵＯ／ＣＤＯ（スイッチＣＵのソース電圧）が負の電源電圧（−Ｖｓ）の時にオンとなり、正の電源電圧（Ｖｓ）及びグランドの時にオフとなる。スイッチＳＷ２がオンになると、スイッチＳＷ３はオフし、コンデンサＣＣＵの両端間電圧は電源電圧（Ｖｃｃ）に充電される。
【００５２】
図６は、本実施形態によるパワーモジュールの第３の具体例を示す。スイッチＢＤ１は、ＰチャンネルＭＯＳＦＥＴの代わりに、ＮチャンネルパワーＭＯＳＦＥＴ６１１ｃａを用いる。一般に、ＮチャンネルパワーＭＯＳＦＥＴは、ＰチャンネルパワーＭＯＳＦＥＴに比べ、同じチップ面積ではオン抵抗を小さくすることができる。よって、上記図２及び図５に示したＰチャンネルパワーＭＯＳＦＥＴ２１１ｃａを用いた場合に比べ、電流が流れた際の電圧降下を小さくすることができる。
【００５３】
スイッチＢＤ１は、ＦＥＴ６１１ｃａ、寄生ダイオード６１２ｃａ及びダイオード６１３ｃａを有する。ＦＥＴ６１１ｃａは、ゲートがプリドライブ回路１０２ｃａの出力に接続され、ドレインがグランド端子ＧＮＤに接続される。寄生ダイオード６１２ｃａは、アノードがＦＥＴ６１１ｃａのソースに接続され、カソードがＦＥＴ６１１ｃａのドレインに接続される。ダイオード６１３ｃａは、アノードがＦＥＴ６１１ｃａのソースに接続され、カソードが電圧端子ＣＰＬに接続される。
【００５４】
信号レベル変換回路６０２ｃａは、制御信号端子ＢＤ１Ｉ及びプリドライブ回路１０２ｃａ間に設けられる。ＦＥＴ６１１ｃａのソースに接続される端子ＣＰＬは、図３のように、負の電源電圧（−Ｖｓ）又はグランドに変化する。ＦＥＴ６１１ｃａは、ソースの基準電位が変化するので、それに応じてゲートのレベルも変える必要がある。信号レベル変換回路６０２ｃａは、そのゲートのレベルを変えるための回路である。
【００５５】
スイッチＳＷ４は、上記ＮチャンネルパワーＭＯＳＦＥＴ６１１ｃａを用いる上で追加され、電源電圧端子Ｖｃｃ及びプリドライブ回路１０２ｃａの電源電圧端子間に接続される。図５の抵抗５０１、ダイオード５０２及びコンデンサ５０３は不要である。スイッチＳＷ４は、電圧端子ＣＰＬ（スイッチＢＤ１のソース電圧）がグランドの時にオンし、負の電源電圧（−Ｖｓ）の時にオフとなる。スイッチＳＷ４がオンになると、コンデンサＣＢＤ１の両端間電圧は電源電圧（Ｖｃｃ）に充電される。
【００５６】
入出力遅延時間調整回路６０１ｄ及び６０１ｅは、それぞれ、制御信号端子ＣＵＩ及びＣＤＩとプリドライブ回路１０１ｄ及び１０１ｅとの間に接続され、スイッチＣＵ及びＣＤを駆動する制御信号の端子ＣＵＩ及びＣＤＩの立上り時刻と、スイッチＣＵ及びＣＤがオンする時刻との差に相当する入出力遅延時間を調整する。この入出力遅延時間調整回路６０１ｄ及び６０１ｅによって、プリドライブ回路１０２ｄ及び１０２ｅの遅延時間のバラツキとスイッチＣＵ及びＣＤの入力容量（ゲート−ソース間容量）及び出力容量（ドレイン−ソース間容量）のバラツキによって生じる遅延量のバラツキを調整することができる。よって、各々のスイッチの動作タイミングをより精度良く設定することができ、回路の信頼性をさらに高めることができる。
【００５７】
また、同様にスイッチＨＶ、スイッチＦＶ、スイッチＢＤ１、スイッチＢＤ２を駆動する制御信号の端子ＨＶＩ，ＦＶＩ，ＢＤ１Ｉ，ＢＤ２Ｉの直後に、入出力遅延時間調整回路６０１ａ，６０１ｂ，６０１ｃａ，６０１ｃｂを設けることにより、各々のスイッチング素子の動作タイミングをより高めることができる。
【００５８】
図７（Ａ）は、上記の入出力遅延時間調整回路の構成例を示す。入出力遅延時間調整回路６０１は、可変抵抗Ｒ１１及びコンデンサＣ１１を有する。可変抵抗Ｒ１１は、入力端子ＩＮ及び出力端子ＯＵＴ間に接続される。コンデンサＣ１１は、出力端子ＯＵＴ及びグランド端子ＧＮＤ間に接続される。可変抵抗Ｒ１１の抵抗値を変化させることにより、入出力遅延時間を調整することができる。
【００５９】
図７（Ｂ）は、上記の入出力遅延時間調整回路の他の構成例を示す。入出力遅延時間調整回路６０１は、抵抗Ｒ１２及び可変コンデンサＣ１２を有する。抵抗Ｒ１２は、入力端子ＩＮ及び出力端子ＯＵＴ間に接続される。可変コンデンサＣ１２は、出力端子ＯＵＴ及びグランド端子ＧＮＤ間に接続される。可変コンデンサＣ１２の容量値を変化させることにより、入出力遅延時間を調整することができる。
【００６０】
図７（Ｃ）は、上記の入出力遅延時間調整回路のさらに他の構成例を示す。入出力遅延時間調整回路６０１は、電子ボリュームＲ１３及びコンデンサＣ１３を有する。電子ボリュームＲ１３は、入力端子ＩＮ及び出力端子ＯＵＴ間に接続される。コンデンサＣ１３は、出力端子ＯＵＴ及びグランド端子ＧＮＤ間に接続される。電子ボリュームＲ１３の制御端子ＣＴＬに制御信号を入力することにより、電子ボリュームＲ１３の抵抗値を変化させ、入出力遅延時間を調整することができる。
【００６１】
図８は、本実施形態によるパワーモジュールを用いたプログレッシブ方式のプラズマディスプレイ装置を示す。このプラズマディスプレイ装置では、図２に示したパワーモジュール１００を、パワーモジュール１００ｘ，１００ｙとして２個用いる。駆動制御回路８０１は、パワーモジュール１００ｘ，１００ｙの制御信号端子ＨＶＩ，ＦＶＩ，ＢＤＩ，ＣＵＩ，ＣＤＩに制御信号を出力する。さらに、駆動制御回路８０１は、アドレスドライブ回路８０２、スキャン回路８０８及びリセット回路８０６に制御信号を出力する。
【００６２】
Ｘドライブ回路８０４は、パワーモジュール１００ｘを有する。パワーモジュール１００ｘの出力端子ＣＵＯ／ＣＤＯは、Ｘ電極Ｘ１，Ｘ２等に共通接続される。Ｙドライブ回路８０５は、パワーモジュール１００ｙ、リセット回路８０６、加算回路８０７及びスキャン回路８０８を有する。加算回路８０７は、パワーモジュール１００ｙの出力端子ＣＵＯ／ＣＤＯの信号及びリセット回路８０６の出力信号を加算し、スキャン回路８０８に出力する。スキャン回路８０８は、その加算信号を基に、制御信号に応じてＹ電極Ｙ１，Ｙ２等に信号を出力する。アドレスドライブ回路８０２は、制御信号に応じて、アドレス電極Ａ１，Ａ２等に信号を出力する。
【００６３】
プラズマディスプレイパネル（ＰＤＰ）８０３は、Ｘ電極Ｘ１，Ｘ２等とＹ電極Ｙ１，Ｙ２等とが交互に配置され、それらに対してアドレス電極Ａ１，Ａ２等が垂直方向に交差して２次元マトリクスを形成する。各表示セル（画素）ＣＬｉｊは、１つのＸ電極、１つのＹ電極及び１つのアドレス電極で構成される。
【００６４】
図９（Ａ）は、図８の表示セルＣＬｉｊの断面構成を示す図である。Ｘ電極Ｘｉ及びＹ電極Ｙｉは、前面ガラス基板９１１上に形成されている。その上には、放電空間９１７に対し絶縁するための誘電体層９１２が被着されるとともに、更にその上にＭｇＯ（酸化マグネシウム）保護膜９１３が被着されている。
【００６５】
一方、アドレス電極Ａｊは、前面ガラス基板９１１と対向して配置された背面ガラス基板９１４上に形成され、その上には誘電体層９１５が被着され、更にその上に蛍光体が被着されている。ＭｇＯ保護膜９１３と誘電体層９１５との間の放電空間９１７には、Ｎｅ＋Ｘｅペニングガス等が封入されている。
【００６６】
図９（Ｂ）は、交流駆動型プラズマディスプレイの容量Ｃｐを説明するための図である。容量Ｃａは、Ｘ電極ＸｉとＹ電極Ｙｉとの間の放電空間９１７の容量である。容量Ｃｂは、Ｘ電極ＸｉとＹ電極Ｙｉとの間の誘電体層９１２の容量である。容量Ｃｃは、Ｘ電極ＸｉとＹ電極Ｙｉとの間の前面ガラス基板９１１の容量である。これらの容量Ｃａ，Ｃｂ，Ｃｃの合計によって、電極Ｘｉ及びＹｉ間の容量が決まる。
【００６７】
図９（Ｃ）は、交流駆動型プラズマディスプレイの発光を説明するための図である。リブ９１６の内面には、赤、青、緑色の蛍光体９１８がストライプ状に各色毎に配列、塗付されており、Ｘ電極Ｘｉ及びＹ電極Ｙｉの間の放電によって蛍光体９１８を励起して光９２１が生成されるようになっている。
【００６８】
図１０は、図８のプログレッシブ方式のプラズマディスプレイパネル８０３の断面図である。ガラス基板１００１上には、Ｘ電極Ｘｎ−１及びＹ電極Ｙｎ−１の表示セル、Ｘ電極Ｘｎ及びＹ電極Ｙｎの表示セル、Ｘ電極Ｘｎ＋１及びＹ電極Ｙｎ＋１の表示セルが形成される。各表示セルの間には、遮光体１００３が設けられる。絶縁層１００２は、遮光体１００３及び電極Ｘｉ，Ｙｉを覆うように設けられる。
【００６９】
アドレス電極１００７の下には、絶縁層１００６及び蛍光体１００５が設けられる。放電空間１００４は、絶縁層１００２及び蛍光体１００５の間に設けられ、Ｎｅ＋Ｘｅペニングガス等が封入されている。表示セルでの放電光は、蛍光体１００５に反射してガラス基板１００１を透過して表示される。
【００７０】
プログレッシブ方式では、表示セルを構成する対となる電極Ｘｎ−１，Ｙｎ−１の間の間隔、電極Ｘｎ，Ｙｎの間の間隔、電極Ｘｎ＋１，Ｙｎ＋１の間の間隔が狭く、放電が可能である。そして、異なる表示セルにまたがる電極Ｙｎ−１，Ｘｎの間の間隔、電極Ｙｎ，Ｘｎ＋１の間の間隔が広く、放電を行わない。
【００７１】
図１１は、図８のプラズマディスプレイ装置の動作波形図である。
Ｘドライブ回路８０４におけるパワーモジュール１００ｘは、Ｘ電極Ｘ１等に、サステイン期間Ｔｓに発生するＸサステインパルス１１０４，１１０６等を出力する。Ｙドライブ回路８０５におけるパワーモジュール１００ｙは、Ｙ電極Ｙ１等に、サステイン期間Ｔｓに発生するＹサステインパルス１１０５，１１０７等を出力する。Ｙドライブ回路８０５におけるリセット回路８０６は、Ｙ電極Ｙ１等に、リセット期間Ｔｒに発生するリセットパルス１１０１を出力する。Ｙドライブ回路８０５におけるスキャン回路８０８は、Ｙ電極Ｙ１等に、アドレス期間Ｔａに発生するスキャンパルス１１０３を出力する。アドレスドライブ回路８０２は、アドレス電極Ａ１等に、アドレス期間Ｔａに発生するアドレスパルス１１０２を出力する。
【００７２】
リセット期間Ｔｒでは、Ｙ電極Ｙｉにリセットパルス１１０１を印加して電荷の全面書き込み及び全面消去を行い、前回の表示内容を消去して所定の壁電荷を形成する。
【００７３】
次に、アドレス期間Ｔａでは、アドレス電極Ａｊに正電位パルス１１０２を印加し、所望のＹ電極Ｙｉに順次スキャンで負電位パルス１１０３を印加する。これにより、アドレス電極ＡｊとＹ電極Ｙｉとの間でアドレス放電が行われ、表示セルのアドレス指定がなされる。
【００７４】
次に、サステイン期間（維持放電期間）Ｔｓでは、各Ｘ電極Ｘｉと各Ｙ電極Ｙｉとの間に逆相の電圧１１０４，１１０５及び１１０６，１１０７を印加することにより、アドレス期間Ｔａでアドレス指定した表示セルに対応するＸ電極ＸｉとＹ電極Ｙｉとの間で維持放電を行い、発光する。
【００７５】
なお、サステイン期間Ｔｓでは、図１２に示す波形にすることもできる。この場合、Ｘ電極及びＹ電極の電圧波形は、グランド又は２倍の電源電圧（２×Ｖｓ）に変化する。図１１及び図１２のいずれも、Ｘ電極及びＹ電極の間の電位差は２倍の電源電圧（２×Ｖｓ）になる。図１２の波形では、パワーモジュール内の素子が２倍の電源電圧（２×Ｖｓ）の耐圧が必要であるのに対し、図１１の波形では、パワーモジュール内の素子が電源電圧（Ｖｓ）の耐圧ですむ。
【００７６】
しかし、図１１の波形は、図１２の波形に比べ、立上り及び立下りの回数が１サステイン周期内に２回存在する。これは、周波数を２倍高くしたことに相当する。このため、上記波形の動作タイミングを十分に確保することが重要課題となる。すなわち、上記の入出力遅延時間を高精度で調整する必要がある。図１６に示すように、入出力遅延時間は周囲温度に依存するので、本実施形態のように電源回路をモジュール化することにより周囲温度を均一にすることができ、入出力遅延時間のばらつきを小さくすることができる。
【００７７】
また、図１１の波形は、図１２の波形に比べ、電圧が１／２になるので電力は１／４になり、波形の立上り及び立下り回数（周波数）が２倍になるので電力は２倍になる。全体として、電力は１／２になる。
【００７８】
本実施形態のプラズマディスプレイ装置を用いることにより、図１に示したパワーモジュールの特徴である低耐圧の素子の利用が可能となると同時に駆動電力の削減が可能となる。また、各素子の動作タイミングの周囲温度によるバラツキを低減でき、回路の信頼性を高めることができる。
【００７９】
（第２の実施形態）
図１３は、本発明の第２の実施形態によるパワーモジュール１３００を示す。パワーモジュール１３００は、図１に示したパワーモジュール１００を２チャンネル分内蔵している点が特徴である。すなわち、パワーモジュール１３００は、第１のスイッチング回路及び第２のスイッチング回路を有し、各スイッチング回路が図１のパワーモジュールの回路構成を有する。
【００８０】
また、パワーモジュール１３００では、入出力端子を上下対称に設けている。この結果、パワーモジュール１３００を適用した基板の入出力部の配線も上下対称に設けることができる。よって、チャンネル間の配線パターンが有するインピーダンスの違いによって生じる電圧降下（放電電流と配線インピーダンスによって生じる電圧変動）の違いを低減することができる。従って、プラズマディスプレイ装置において上記電圧降下の違いによって生じる画質劣化を低減することができる。このパワーモジュール１３００も、第１の実施形態と同様に、１枚の金属基板又はセラミック基板上に設けられる。
【００８１】
図１４は、図１３のパワーモジュール１３００を適用したＡＬＩＳ（Alternate Lighting of Surfaces）方式のプラズマディスプレイ装置を示す。このプラズマディスプレイ装置では、図１３に示したパワーモジュール１３００を、パワーモジュール１３００ｘ，１３００ｙとして２個用いる。駆動制御回路１４０１は、パワーモジュール１３００ｘ，１３００ｙの制御信号端子ＨＶＩ１，ＦＶＩ１，ＢＤＩ１，ＣＵＩ１，ＣＤＩ１等に制御信号を出力する。さらに、駆動制御回路１４０１は、アドレスドライブ回路１４０２、スキャン回路１４０９及びリセット回路１４０６に制御信号を出力する。
【００８２】
Ｘドライブ回路１４０４は、パワーモジュール１３００ｘを有する。パワーモジュール１３００ｘの第１チャンネル出力端子ＣＵＯ１／ＣＤＯ１は、奇数番目のＸ電極Ｘ１等に共通接続され、第２チャンネル出力端子ＣＵＯ２／ＣＤＯ２は、偶数番目のＸ電極Ｘ２等に共通接続される。Ｙドライブ回路１４０５は、パワーモジュール１３００ｙ、リセット回路１４０６、加算回路１４０７，１４０８及びスキャン回路１４０９を有する。加算回路１４０７は、パワーモジュール１３００ｙの第１チャンネル出力端子ＣＵＯ１／ＣＤＯ１の信号ＹＳ１及びリセット回路１４０６の出力信号を加算し、スキャン回路１４０９に出力する。加算回路１４０８は、パワーモジュール１３００ｙの第２チャンネル出力端子ＣＵＯ２／ＣＤＯ２の信号ＹＳ２及びリセット回路１４０６の出力信号を加算し、スキャン回路１４０９に出力する。スキャン回路１４０９は、それらの加算信号を基に、制御信号に応じてＹ電極Ｙ１，Ｙ２等に信号を出力する。アドレスドライブ回路１４０２は、制御信号に応じて、アドレス電極Ａ１，Ａ２等に信号を出力する。
【００８３】
ＰＤＰ１４０３は、Ｘ電極Ｘ１，Ｘ２等とＹ電極Ｙ１，Ｙ２等とが交互に配置され、それらに対してアドレス電極Ａ１，Ａ２等が垂直方向に交差して２次元マトリクスを形成する。各表示セルＣＬｉｊは、１つのＸ電極、１つのＹ電極及び１つのアドレス電極で構成される。
【００８４】
図１５は、図１４のＡＬＩＳ方式のプラズマディスプレイパネル１４０３の断面図である。この構成は、図１０のプログレッシブ方式のプラズマディスプレイパネルの構成と基本的に同じである。ただし、ＡＬＩＳ方式では、すべての電極Ｘｎ−１，Ｙｎ−１，Ｘｎ，Ｙｎ，Ｘｎ＋１，Ｙｎ＋１の間の間隔が同じであり、遮光体１００３が存在しない。電極Ｘｎ−１とＹｎ−１の間、電極ＸｎとＹｎの間及び電極Ｘｎ＋１とＹｎ＋１の間をそれぞれ第１のスリットとし、電極Ｙｎ−１とＸｎの間及び電極ＹｎとＸｎ＋１の間を第２のスリットとする。ＡＬＩＳ方式では、第１回目のフレーム期間で第１のスリットでの維持放電を行い、それに続く第２回目のフレーム期間で第２のスリットでの維持放電を行う。ＡＬＩＳ方式は、プログレッシブ方式に比べ、表示ライン（行）数が２倍になり、高精細化を実現できる。
【００８５】
プログレッシブ方式では、図１１のサステイン期間Ｔｓにおいて奇数番目のＸ電極と偶数番目のＸ電極の信号が同相であり、奇数番目のＹ電極と偶数番目のＹ電極の信号が同相である。
【００８６】
ＡＬＩＳ方式では、サステイン期間Ｔｓにおいて奇数番目のＸ電極と偶数番目のＸ電極の信号が逆相であり、奇数番目のＹ電極と偶数番目のＹ電極の信号が逆相である。図１４において、ＡＬＩＳ方式のプラズマディスプレイ装置では、奇数番目のＸ電極Ｘ１等と偶数番目のＸ電極Ｘ２等に各々異なる電圧を印可する構成としている。例えば、特願平８−１９４３２０号公報に示されたＡＬＩＳ方式を適用することができる。
【００８７】
図１４のパワーモジュール１３００ｘ，１３００ｙには、奇数番目の電極を駆動する第１のスイッチング回路と偶数番目の電極を駆動するための第２のスイッチング回路が内蔵されている。上記パワーモジュールの奇数番目電極のための第１のスイッチング回路では、駆動制御回路１４０１から供給される駆動制御信号に基づき、Ｘ電極及びＹ電極の奇数番目電極へ供給するサステインパルスを形成している。また、上記パワーモジュール１３００ｘ，１３００ｙの偶数番目電極のための第２のスイッチング回路では、駆動制御回路１４０１から供給される駆動制御信号に基づき、Ｘ電極及びＹ電極の偶数番目電極へ供給するサステインパルスを形成している。
【００８８】
図１４に示したプラズマディスプレイ装置では、図８に示したプラズマディスプレイ装置における効果に加え、奇数番目電極と偶数番目電極を各々独立に駆動する場合（２チャンネル以上の出力を要する場合）における信頼性を高めることができる。また、図１４に示したプラズマディスプレイ装置によれば、奇数番目電極及び偶数番目電極に印可するサステインパルスの周囲温度の変化に対し位相（遅延時間）変化を低減できる。よって、上記位相変化によって生じるプラズマディスプレイ装置の画質劣化を低減できる効果がある。
【００８９】
なお、上記のパワーＭＯＳＦＥＴの代わりに、ＩＧＢＴ（insulated gate bipolar transistor）を用いてもよい。
【００９０】
第１及び第２の実施形態では上記スイッチＳＷＡ，ＳＷＢ，ＳＷＣ，ＳＷＤ，ＳＷＥとして用いるパワーＭＯＳＦＥＴ，ＩＧＢＴ等のスイッチング素子と、このスイッチング素子を駆動するためのプリドライブ回路を１つのパワーモジュール内に搭載した。この結果、スイッチＳＷＡ，ＳＷＢ，ＳＷＣ、ＳＷＤ，ＳＷＥを駆動するプリドライブ回路の周囲温度の違いを減らし、入出力遅延時間の違いを低減することができる。
【００９１】
また、第１及び第２の実施形態では負の電源電圧を形成するためのスイッチＳＷＡ，ＳＷＢ，ＳＷＣとして用いるパワーＭＯＳＦＥＴ，ＩＧＢＴ等のスイッチング素子と、このスイッチング素子を駆動するためのプリドライブ回路を１つのパワーモジュール内に搭載した。この結果、スイッチＳＷＡ，ＳＷＢ，ＳＷＣを駆動するプリドライブ回路の周囲温度の違いを減らし、入出力遅延時間の違いを低減することができる。
【００９２】
この結果、上記ＳＩＤ  ０１  ＤＩＧＥＳＴ  １２３７頁のＦｉｇ．２に記載された回路の動作において、各スイッチング素子の動作タイミングに関し、周囲温度による変化を低減し、動作タイミングのマージンを適切に保つことができる。よって、上記回路の信頼性をより高めることができる。
【００９３】
さらに、パワーモジュールにおいて、入力電圧と出力電圧の遅延量を調整する入出力遅延量調整回路を設けることにより、各スイッチング素子の動作タイミングをより精度良く設定することができ、回路の信頼性をさらに高めることができる。
【００９４】
なお、上記の特開２０００−８９７２４号公報には、第１及び第２の実施形態の特徴である上記スイッチＳＷＡ，ＳＷＢ，ＳＷＣを駆動するプリドライブ回路に関しての記載はない。
【００９５】
以上のように、第１及び第２の実施形態を用いることにより、前述したＳＩＤ０１  ＤＩＧＥＳＴ  １２３７頁のＦｉｇ．２に記載された回路（出力スイッチング素子の電圧定格低減と消費電力低減が可能な回路）において、各スイッチング素子の動作タイミングの周囲温度による変化を低減し、動作タイミングのマージンを適切に保つことができる。よって、上記回路の信頼性をより高めることができる。
【００９６】
（第３の実施形態）
図１７は、本発明の第３の実施形態によるパワーモジュール１７００及び外部回路１０１ｄａ，１０１ｅ等を示す。パワーモジュール１７００は、図２のパワーモジュール１００と基本的に同じであるので、異なる点のみを説明する。信号レベル変換回路１０１ｄａ及び１０１ｄｂは、図２の信号レベル変換回路１０１ｄに相当する。信号レベル変換回路１０１ｄａは、制御信号端子ＣＵＩに入力されるグランド基準の信号を、端子ＣＰＬの電圧を基準とした信号レベルに変換し、端子ＣＵＩ１に出力する。信号レベル変換回路１０１ｄｂは、端子ＣＵＩ１に入力される信号を、端子ＣＵＯの電圧を基準とした信号レベルに変換し、増幅回路１０２ｄに出力する。信号レベル変換回路１０１ｄａ及び１０１ｅは、端子ＣＰＬの電圧を基準にした信号に変換する回路である。端子ＣＰＬの電圧は図３に示すように負の電圧−Ｖｓになるため、信号レベル変換回路１０１ｄａ及び１０１ｅをモノリシックＩＣ(integrated circuit)上に形成することが困難である。そこで、信号レベル変換回路１０１ｄａ及び１０１ｅは、フォトカプラを用いた外部回路とする。また、フォトカプラは熱に弱いため、信号レベル変換回路１０１ｄａ，１０１ｅは、金属基板１７０１上ではなく外部回路とすることにより、スイッチＨＶ等の発熱の影響を避けることができる。
【００９７】
その他の信号レベル変換回路１０１ａ及び１０１ｄｂは、それぞれＩＣ１７０２及び１７０４内に形成する。ＩＣ１７０２は、信号レベル変換回路１０１ａの他、増幅回路１０２ａ及び１０２ｂを有する。ＩＣ１７０４は、信号レベル変換回路１０１ｄｂの他、増幅回路１０２ｄ及び１０２ｅを有する。ＩＣ１７０３は、信号レベル変換回路１７０５、増幅回路１０２ｃａ及び１０２ｃｂを有する。３つのＩＣ１７０２〜１７０４は、同じ構成であり、同じＩＣを使用できる。なお、信号レベル変換回路１７０５は、制御信号端子ＢＤ１Ｉと増幅回路１０２ｃａの入力との間に設けられ、実質的な信号レベル変換は行わない。また、抵抗５０１、ダイオード５０２及びコンデンサ５０３の構成は、図５と同じである。
【００９８】
パワーモジュール１７００は、図２の外部端子ＣＵＩ及びＣＤＩの代わりに、外部端子ＣＵＩ１、ＣＰＬ、ＣＤＩ１及びＣＰＬを有する。信号レベル変換回路１０１ｄａは、入力端子が端子ＣＵＩに接続され、出力端子が端子ＣＵＩ１に接続され、電源端子が端子ＣＰＬに接続される。端子ＣＵＩ１は、ＩＣ１７０４の端子１７１１に接続される。信号レベル変換回路１０１ｄｂは、入力端子が端子１７１１に接続され、出力端子が増幅回路１０２ｄの入力端子に接続される。
【００９９】
信号レベル変換回路１０１ｅは、入力端子が端子ＣＤＩに接続され、出力端子が端子ＣＤＩ１に接続され、電源端子が端子ＣＰＬに接続される。端子ＣＤＩ１は、ＩＣ１７０４の端子１７１２を介して増幅回路１０２ｅの入力端子に接続される。なお、端子１７１１の信号とＦＥＴ２１１ｄのゲート信号とは論理反転し、端子１７１２の信号とＦＥＴ２１１ｅのゲート信号とは論理反転するように、ＩＣ１７０４は構成されている。
【０１００】
モジュール１７００は、上記の実施形態と同様に、アルミニウム等の金属基板１７０１上に形成される。金属基板１７０１を用いることにより、スイッチＨＶ等及び増幅回路１０２ａ等で発生する熱を効率よく放熱することができる。金属基板１７０１は、グランド端子ＧＮＤに接続されている。容量Ｃ１は、端子ＣＵＩ１及び端子１７１１間の配線と金属基板（グランド）１７０１との間に存在する寄生容量（浮遊容量）であり、この配線には端子ＣＰＬの電圧基準の信号が印加される。また、容量Ｃ２は、端子ＣＤＩ１及び端子１７１２間の配線と金属基板（グランド）１７０１との間に存在する寄生容量であり、この配線には端子ＣＰＬの電圧基準の信号が印加される。この寄生容量Ｃ１，Ｃ２及び信号レベル変換回路１０１ｄａ，１０１ｅの出力インピーダンス等によりそれぞれ構成される積分回路は、後に図１９を参照しながら説明するように、ノイズの原因になる。なお、制御信号端子ＨＶＩ、ＦＶＩ、ＢＤ１Ｉ及びＢＤ２Ｉの配線には、グランド基準の信号が印加されるため、寄生容量によるノイズは問題とならない。また、ＦＥＴ２１１ａ〜２１１ｅの後段では低インピーダンスであるのでノイズは問題とならない。それに対し、その前段では高インピーダンスであるために寄生容量Ｃ１又はＣ２を含む積分回路によるノイズが発生する。
【０１０１】
図１８（Ａ）は図１７のパワーモジュール１７００の上面図、図１８（Ｂ）は図１８（Ａ）のＩ−Ｉ線に沿った断面図である。金属基板１７０１の下面に、絶縁物１８０１を介してＩＣチップ１７０４及び１８０２並びに配線１８０５が設けられる。ＩＣチップ１８０２は、スイッチＨＶ、ＦＶ、ＢＤ１、ＢＤ２、ＣＵ及びＣＤを含み、ボンディングワイヤ１８０３が接続される。ＩＣチップ１７０４には、ボンディングワイヤ１８０４が接続される。配線１８０５は、例えば銅箔パターンで形成され、ボンディングワイヤ１８０３及び１８０４等が接続される。ＩＣピン（リード）１８０７は端子ＣＰＬ、ＩＣピン１８０８は端子ＣＵＯに相当する。パワーモジュール１７００は、樹脂１８０６でモールドされる。
【０１０２】
図１９は、図１７の回路の動作を示すタイミングチャートである。基本的な動作は、図３のタイミングチャートと同じである。図１９では、制御信号端子ＨＶＩ、ＦＶＩ、ＢＤ１Ｉ、ＢＤ２Ｉ、ＣＵＩ、ＣＤＩの信号を示す。なお、上記のように、制御信号端子ＣＵＩの信号が論理反転されて信号線Ｓｄ（図３）の信号になり、制御信号端子ＣＤＩの信号が論理反転されて信号線Ｓｅ（図３）の信号になる。制御信号端子ＨＶＩがハイレベルでスイッチＨＶがアクティブ、制御信号端子ＦＶＩがハイレベルでスイッチＦＶがアクティブ、制御信号端子ＢＤ１ＩがローレベルでスイッチＢＤ１がアクティブ、制御信号端子ＢＤ２ＩがハイレベルでスイッチＢＤ２がアクティブ、制御信号端子ＣＵＩがローレベルでスイッチＣＵがアクティブ、制御信号端子ＣＤＩがローレベルでスイッチＣＤがアクティブになる。
【０１０３】
端子ＣＵＩ１の信号は、端子ＣＵＩの信号を、端子ＣＰＬの信号基準に変換したものであり（すなわち、端子ＣＵＩ１の信号は、端子ＣＰＬの信号に端子ＣＵＩの信号を重畳した信号であり）、寄生容量Ｃ１及び信号レベル変換回路１０１ｄａの出力インピーダンス等により構成される積分回路の影響により立ち上がり及び立ち下がりに遅延が生じる。なお、端子ＣＰＬの信号は、スイッチＢＤ１及びＢＤ２により低インピーダンス駆動されるため、立ち上がり及び立ち下がりの遅延は極めて小さい。その結果、ＩＣ端子１７１１に実質的に入力される端子ＣＵＩ１及びＣＰＬ間の電圧には、ノイズ１９０１〜１９０３が生じる。ノイズ１９０１及び１９０３は、誤ってスイッチＣＵをオンさせてしまう場合がある。ノイズ１９０２は、規定範囲外の電圧であるためＩＣ１７０４の劣化又は破壊を生じさせる場合がある。
【０１０４】
同様に、端子ＣＤＩ１の信号は、端子ＣＤＩの信号を、端子ＣＰＬの信号基準に変換したものであり（すなわち、端子ＣＤＩ１の信号は、端子ＣＰＬの信号に端子ＣＤＩの信号を重畳した信号であり）、寄生容量Ｃ２及び信号レベル変換回路１０１ｅの出力インピーダンス等により構成される積分回路の影響により立ち上がり及び立ち下がりに遅延が生じる。その結果、ＩＣ端子１７１２に実質的に入力される端子ＣＤＩ１及びＣＰＬ間の電圧には、ノイズ１９１１〜１９１３が生じる。ノイズ１９１１及び１９１３は、誤ってスイッチＣＤをオンさせてしまう場合がある。ノイズ１９１２は、規定範囲外の電圧であるためＩＣ１７０４の劣化又は破壊を生じさせる場合がある。
【０１０５】
上記の寄生容量Ｃ１及びＣ２が小さい場合には本実施形態によるパワーモジュールは正常に動作する。次の実施形態では、上記のノイズをなくすためのパワーモジュールを説明する。
【０１０６】
（第４の実施形態）
図２０は、本発明の第４の実施形態によるパワーモジュール２００１を示す。パワーモジュール２００１は、図１７のパワーモジュール１７００と基本的に同じであるので、異なる点のみを説明する。本実施形態では、金属基板１７０１が開口部２０００を有し、開口部２０００には金属基板が存在しない。開口部２０００は、ＩＣ１７０４、端子ＣＵＩ１及び端子１７１１間の配線、端子ＣＤＩ１及び端子１７１２間の配線のすべて又は一部を含む部分に設けられる。すなわち、増幅回路１０２ｄ，１０２ｅ、端子ＣＵＩ１及び端子１７１１間の配線、端子ＣＤＩ１及び端子１７１２間の配線のすべて又は一部を除き、スイッチＨＶ，ＦＶ，ＢＤ（ＢＤ１及びＢＤ２），ＣＵ，ＣＤ及び増幅回路１０２ａ，１０２ｂ，１０２ｃ（１０２ｃａ及び１０２ｃｂ）が金属基板１７０１上に設けられる。これにより、上記の寄生容量Ｃ１及びＣ２を極めて小さくすることができるので、後に図２９を参照しながら説明するようにノイズを低減することができる。
【０１０７】
図２１（Ａ）は図２０のパワーモジュール２００１の上面図、図２１（Ｂ）は図２１（Ａ）のＩ−Ｉ線に沿った断面図である。図２１（Ａ）及び（Ｂ）は、基本的に図１８（Ａ）及び（Ｂ）と同じであるので、異なる点のみ説明する。金属基板１７０１は、開口部２０００を有する。開口部２０００は、ＩＣ１７０４及びＩＣピン１８０７の接続部を含む部分に設けられる。
【０１０８】
次に、開口部２０００の形成方法を説明する。まず、金属基板（例えばアルミニウム）上に絶縁物（例えばプラスチック）１８０１を塗布する。絶縁物１８０１上に、ＩＣチップ１７０４，１８０２等を設け、樹脂１８０６でモールドした後に、上記の金属基板を所定のパターンにエッチングし、開口部２０００を有する金属基板１７０１を形成する。
【０１０９】
図２９は、本実施形態の回路の動作を示すタイミングチャートである。基本的な動作は、第３の実施形態（図１９）のタイミングチャートと同じであるので、異なる点を説明する。端子ＣＵＩ１の信号は、寄生容量Ｃ１が小さいので、立ち上がり及び立ち下がりが急峻になる。その結果、ＩＣ端子１７１１に実質的に入力される端子ＣＵＩ１及びＣＰＬ間の電圧には、ノイズが生じない。同様に、端子ＣＤＩ１の信号は、寄生容量Ｃ２が小さいので、立ち上がり及び立ち下がりが急峻になる。その結果、ＩＣ端子１７１２に実質的に入力される端子ＣＤＩ１及びＣＰＬ間の電圧には、ノイズが生じない。ノイズを防止することにより、スイッチＣＵ及びＣＤの誤動作を防止し、ＩＣ１７０４の劣化及び破壊を防止することができる。
【０１１０】
（第５の実施形態）
図２２（Ａ）及び（Ｂ）は、本発明の第５の実施形態によるパワーモジュールを示す。図２２（Ａ）はパワーモジュール２００１（図２０）の上面図、図２２（Ｂ）は図２２（Ａ）のＩ−Ｉ線に沿った断面図である。図２２（Ａ）及び（Ｂ）は、基本的に図２１（Ａ）及び（Ｂ）と同じであるので、異なる点のみ説明する。図２１（Ａ）及び（Ｂ）では、開口部２０００の部分が空洞であり機械的に弱くなることがある。そこで、本実施形態では、その開口部２０００に、プラスチック基板（又はセラミック基板）２２００を設ける。これにより、上記の寄生容量Ｃ１及びＣ２を小さくし、かつ機械的強度を強くすることができる。
【０１１１】
（第６の実施形態）
図２３は、本発明の第６の実施形態によるパワーモジュール２３００及び外部回路１０１ｄａ，１０１ｅ、１０１ｆａ，１０１ｇ等を示す。パワーモジュール２３００は、図１７のパワーモジュール１７００に電力回収回路を付加したものである。パワーモジュール２３００は、開口部２０００を有する金属基板１７０１上に設けられ、さらに外部端子ＬＵＩ１，ＣＰＬ，ＬＤＩ１，ＣＰＬ及び外部端子２３１１，２３１２，２３１３，２３１４を有する。以下、電力回収回路について説明する。
【０１１２】
コンデンサＣｐ１及びＣｐ２の直列回路は、端子ＣＰＨ及びＣＰＬ間に接続される。コンデンサＣｐ１及びＣｐ２の相互接続点２３３１は、端子２３１１及び２３１４に接続される。ダイオード２３２１は、アノードが端子ＣＵＯに接続され、カソードが端子ＣＵＯ／ＣＤＯに接続される。ダイオード２３２２は、アノードが端子ＣＵＯ／ＣＤＯに接続され、カソードが端子ＣＤＯに接続される。端子ＣＵＯ／ＣＤＯは、図８のＸ電極又はＹ電極に接続される。ダイオード２３２３は、アノードが端子２３１２に接続され、カソードがコイルＬ１を介して端子ＣＵＯに接続される。ダイオード２３２４は、アノードがコイルＬ２を介して端子ＣＤＯに接続され、カソードが端子２３１３に接続される。
【０１１３】
信号レベル変換回路１０１ｆａは、入力端子が制御信号端子ＬＵＩに接続され、電源端子が端子ＣＰＬに接続され、出力端子が端子ＬＵＩ１に接続される。信号レベル変換回路１０１ｆａは、信号レベル変換回路１０１ｄａと同様に、端子ＬＵＩのグランド基準の信号を端子ＣＰＬの電圧基準の信号に変換し、端子ＬＵＩ１に出力する。端子ＬＵＩ１は、ＩＣ２３０４の端子２３０５に配線接続される。端子ＬＵＩ１及び端子２３０５間の配線は、金属基板１７０１の開口部２０００に設けられるので、寄生容量Ｃ３が小さくなる。ＩＣ２３０４は、ＩＣ１７０４と同様に、１個の信号レベル変換回路１０１ｆｂ及び２個の増幅回路１０２ｆ，１０２ｇを有する。信号レベル変換回路１０１ｆｂは、入力端子が端子２３０５に接続され、出力端子が増幅回路１０２ｆの入力端子に接続され、信号レベル変換回路１０１ｄｂと同様に、端子ＣＵＯの電圧基準の信号に変換する。スイッチＬＵは、ＮチャンネルパワーＭＯＳＦＥＴ２１１ｆを有する。ＦＥＴ２１１ｆは、ゲートが増幅回路１０２ｆの出力端子に接続され、ソースが端子２３１２に接続され、ドレインが端子２３１１に接続される。
【０１１４】
信号レベル変換回路１０１ｇは、入力端子が制御信号端子ＬＤＩに接続され、電源端子が端子ＣＰＬに接続され、出力端子が端子ＬＤＩ１に接続される。信号レベル変換回路１０１ｇは、信号レベル変換回路１０１ｅと同様に、端子ＬＤＩのグランド基準の信号を端子ＣＰＬの電圧基準の信号に変換し、端子ＬＤＩ１に出力する。端子ＬＤＩ１は、ＩＣ２３０４の端子２３０６に配線接続される。端子ＬＤＩ１及び端子２３０６間の配線は、金属基板１７０１の開口部２０００に設けられるので、寄生容量Ｃ４が小さくなる。増幅回路１０２ｇは、入力端子が端子２３０６に接続され、出力端子がコンデンサ２３０１を介してＮチャンネルパワーＭＯＳＦＥＴ２１１ｇのゲートに接続される。ＦＥＴ２１１ｇは、スイッチＬＤを構成し、ソースが端子２３１４に接続され、ドレインが端子２３１３に接続される。抵抗２３０２は、ＦＥＴ２１１ｇのゲート及びソース間に接続される。ダイオード２３０３は、アノードがＦＥＴ２１１ｇのソースに接続され、カソードがＦＥＴ２１１ｇのゲートに接続される。
【０１１５】
開口部２０００を設け、寄生容量Ｃ１〜Ｃ４を小さくすることにより、ノイズを低減することができる。寄生容量Ｃ１〜Ｃ４を小さくする構造であれば、上記の実施形態から類推される他の構造でもよい。なお、端子ＬＵＩ及びＬＤＩには、駆動制御回路８０１（図８）から制御信号が供給される。また、ＩＣ２３０４の端子２３０５の信号とＦＥＴ２１１ｆのゲート信号とは論理反転し、端子２３０６の信号とＦＥＴ２１１ｇのゲート信号とは論理反転するように、ＩＣ２３０４は構成されている。
【０１１６】
図２４は、図２３に示した回路の動作を示す波形図である。ここで、制御信号線Ｓａ，Ｓｂ，Ｓｃａ，Ｓｃｂ，Ｓｄ，Ｓｅ，Ｓｆ，Ｓｇは、それぞれ、図２３のスイッチＨＶ，ＦＶ，ＢＤ１，ＢＤ２，ＣＵ，ＣＤ，ＬＵ，ＬＤの制御信号線（ゲート線）である。
【０１１７】
この動作において、スイッチＢＤ２は常時オン状態である。スイッチＢＤ１はＰチャンネルパワーＭＯＳＦＥＴ２１１ｃａであるため、ローレベルで導通状態となる。他のスイッチは、ＮチャンネルパワーＭＯＳＦＥＴであるため、ハイレベルで導通状態となる。以下、正の電源電圧をＶｓ［Ｖ］、負の電源電圧を−Ｖｓ［Ｖ］として表す。
【０１１８】
（１）時刻ｔ１において、スイッチＬＵがオンになる。この際、スイッチＨＶ，ＢＤ１，ＣＵ，ＬＤ，ＣＤがオフであり、スイッチＦＶ，ＢＤ２がオンである。この結果、端子ＣＰＨはグランド（０Ｖ）であり、端子ＣＰＬは−Ｖｓである。接続点２３３１の電位は、端子ＣＰＨ及びＣＰＬの中間電位であり、−Ｖｓ／２になる。スイッチＬＵがオンになると、電流ＩＬＵが流れ、出力電圧端子ＣＵＯ／ＣＤＯは、ＬＣ共振により、−Ｖｓから−Ｖｓ／２付近まで上昇する。コンデンサＣｐ１，Ｃｐ２の放電を利用することにより、消費電力を減少させることができる。
【０１１９】
（２）時刻ｔ２では、スイッチＣＵがオンになる。その結果、出力電圧端子ＣＵＯ／ＣＤＯは、端子ＣＰＨに接続され、グランドに上昇する。その後、スイッチＬＵはオフになる。
【０１２０】
（３）時刻ｔ３では、スイッチＦＶ，ＣＵがオフとなり、その後、スイッチＨＶ，ＢＤ１がオンとなる。この結果、端子ＣＰＨはＶｓになり、端子ＣＰＬはグランドになる。コンデンサＣＰＳはＶｓに充電される。接続点２３３１の電位は、端子ＣＰＨ及びＣＰＬの中間電位であり、Ｖｓ／２になる。
【０１２１】
（４）時刻ｔ４では、スイッチＬＵがオンになり、電流ＩＬＵが流れる。出力電圧端子ＣＵＯ／ＣＤＯは、ＬＣ共振により、Ｖｓ／２付近まで上昇する。コンデンサＣｐ１，Ｃｐ２の放電を利用することにより、消費電力を減少させることができる。
【０１２２】
（５）時刻ｔ５では、スイッチＣＵがオンする。出力電圧端子ＣＵＯ／ＣＤＯは、端子ＣＰＨと同じく、Ｖｓになる。その後、スイッチＬＵがオフする。
【０１２３】
（６）時刻ｔ６では、スイッチＣＵがオフして、スイッチＬＤがオンし、電流ＩＬＤが流れる。Ｘ電極及びＹ電極間の容量性負荷の電荷は、ＬＣ共振により、端子ＣＵＯ／ＣＤＯを介して接続点２３３１（コンデンサＣｐ１，Ｃｐ２）に放電される。出力電圧端子ＣＵＯ／ＣＤＯは、Ｖｓ／２付近まで下降する。コンデンサＣｐ１，Ｃｐ２の充電を利用することにより、消費電力を減少させることができる。
【０１２４】
（７）時刻ｔ７では、スイッチＣＤがオンする。この時、出力端子ＣＤＯからスイッチＣＤ，ＢＤ２を介してシンク電流が流れ、出力電圧端子ＣＵＯ／ＣＤＯはグランドにクランプされる。その後、スイッチＬＤがオフする。
【０１２５】
（８）時刻ｔ８では、スイッチＨＶ，ＢＤ１がオフし、その次にスイッチＦＶがオンする。この結果、端子ＣＰＨはグランドになり、コンデンサＣＰＳの他端の電圧端子ＣＰＬは−Ｖｓになる。この際、スイッチＣＤをオフにすることにより、出力電圧端子ＣＵＯ／ＣＤＯはグランドを維持する。接続点２３３１は、端子ＣＰＨ及びＣＰＬの中間電位−Ｖｓ／２になる。
【０１２６】
（９）時刻ｔ９では、スイッチＬＤがオンし、電流ＩＬＤが流れる。Ｘ電極及びＹ電極間の容量性負荷の電荷は、ＬＣ共振により、端子ＣＵＯ／ＣＤＯを介して接続点２３３１（コンデンサＣｐ１，Ｃｐ２）に放電される。出力電圧端子ＣＵＯ／ＣＤＯは、−Ｖｓ／２付近まで下降する。コンデンサＣｐ１，Ｃｐ２の充電を利用することにより、消費電力を減少させることができる。
【０１２７】
（１０）時刻ｔ１０では、スイッチＣＤをオンする。この結果、出力電圧端子ＣＵＯ／ＣＤＯは−Ｖｓにクランプされる。その後、スイッチＬＤがオフする。以上が一周期の処理であり、以後、同じ処理を繰り返す。以上のように、上記の電力回収回路を付加することにより、消費電力を減少させることができる。
【０１２８】
（第７の実施形態）
図２５は、本発明の第７の実施形態によるパワーモジュール２５０１，２５０２及び外部回路１０１ｄａ，１０１ｅ、１０１ｆａ，１０１ｇ等を示す。第１のパワーモジュール２５０１及び第２のパワーモジュール２５０２は、図２３のパワーモジュール２３００を２つに分割したものである。第１のパワーモジュール２５０１は、ＩＣ１７０２，１７０３及びスイッチＨＶ，ＦＶ，ＢＤ１，ＢＤ２を有し、グランド端子ＧＮＤに接続された金属基板２５１１上に設けられる。第２のパワーモジュール２５０２は、ＩＣ１７０４，２３０４及びスイッチＣＵ，ＣＤ，ＬＵ，ＬＤを有し、端子ＣＰＬに接続された金属基板２５１２上に設けられる。金属基板２５１２は、開口部を有さない。金属基板２５１２上には、端子ＣＵＩ１及び端子１７１１間の配線、端子ＣＤＩ１及び端子１７１２間の配線、端子ＬＵＩ１及び端子２３０５間の配線、端子ＬＤＩ１及び端子２３０６間の配線も設けられる。これらの配線の寄生容量Ｃ１〜Ｃ４は、端子ＣＰＬに接続された金属基板２５１２上に形成されるので、ノイズを低減できる。具体的には、端子ＣＵＩ１，ＣＤＩ１，ＬＵＩ１，ＬＤＩ１の電圧の立ち上がり及び立ち下がりを急峻にすることができる。その結果、端子ＣＵＩ１及び端子ＣＰＬ間の電圧、端子ＣＤＩ１及び端子ＣＰＬ間の電圧、端子ＬＵＩ１及び端子ＣＰＬ間の電圧、端子ＬＤＩ１及び端子ＣＰＬ間の電圧のノイズを低減できる。
【０１２９】
（第８の実施形態）
図２６は、本発明の第８の実施形態によるパワーモジュール２６０１，２６０２及び外部回路１０１ｄａ，１０１ｅ、１０１ｆａ，１０１ｇ等を示す。第１のパワーモジュール２６０１及び第２のパワーモジュール２６０２は、図２３のパワーモジュール２３００を２つに分割したものである。第１のパワーモジュール２６０１は、ＩＣ１７０２，１７０３及びスイッチＨＶ，ＦＶ，ＢＤ１，ＢＤ２，ＣＵ，ＣＤ，ＬＵ，ＬＤを有し、グランド端子ＧＮＤに接続された金属基板２６１１上に設けられる。第２のパワーモジュール２６０２は、ＩＣ１７０４，２３０４を有し、基板２６１２上に設けられる。基板２６１２は、第７の実施形態（図２５）と同様に、端子ＣＰＬに接続された全面金属基板である。また、基板２６１２は、プラスチック基板又はセラミック基板等の絶縁基板であってもよい。これにより、寄生容量Ｃ１〜Ｃ４を小さくし、ノイズを低減できる。
【０１３０】
上記の第３〜第８の実施形態のように、スイッチＨＶ等をＩＣ１８０２（図１８（Ｂ））で構成し、信号レベル変換回路及び増幅回路をＩＣ１７０４等で構成し、１個のパワーモジュールとすることにより、各回路をディスクリート部品で構成する場合に比べて、小型化及び部品点数の削減が可能になる。
【０１３１】
（第９の実施形態）
図２７は、本発明の第９の実施形態によるプログレッシブ方式のプラズマディスプレイ装置を示す。このプラズマディスプレイ装置は、図２０に示したパワーモジュール２００１を、パワーモジュール２００１ｘ，２００１ｙとして２個用いる。パワーモジュール２００１ｘ及び２００１ｙは、それぞれ開口部２０００を有する金属基板上に設けられる。このプラズマディスプレイ装置において、その他の点は図８と同じである。他の実施形態で示したパワーモジュールも、同様にプログレッシブ方式のプラズマディスプレイ装置に用いることができる。
【０１３２】
（第１０の実施形態）
図２８は、本発明の第１０の実施形態によるＡＬＩＳ方式のプラズマディスプレイ装置を示す。このプラズマディスプレイ装置は、図２０に示したパワーモジュール２００１を、２個のパワーモジュール２００１ｘ及び２個のパワーモジュール２００１ｙとして用いる。パワーモジュール２００１ｘ及び２００１ｙは、それぞれ開口部２０００を有する金属基板上に設けられる。このプラズマディスプレイ装置において、その他の点は図１４と同じである。他の実施形態で示したパワーモジュールも、同様にＡＬＩＳ方式のプラズマディスプレイ装置に用いることができる。また、プラズマディスプレイ以外の他の表示装置に、上記の実施形態のパワーモジュールを用いることができる。
【０１３３】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
【０１３４】
本発明の実施形態は、例えば以下のように種々の適用が可能である。
（付記１）電源電圧を入力するための電源電圧端子と、
グランド端子と、
第１の電圧端子と、
第２の電圧端子と、
前記電源電圧端子及び前記第１の電圧端子間に接続された第１のスイッチと、
前記第１の電圧端子及び前記グランド端子間に接続された第２のスイッチと、
前記第２の電圧端子及び前記グランド端子間に接続された第３のスイッチと、
前記第１〜第３のスイッチを制御するための制御信号をそれぞれ増幅する第１〜第３の増幅回路と
を有するパワーモジュール。
（付記２）さらに、第３の電圧端子と、
第４の電圧端子と、
前記第１の電圧端子及び前記第３の電圧端子間に接続された第４のスイッチと、
前記第２の電圧端子及び前記第４の電圧端子間に接続された第５のスイッチと、
前記第４及び第５のスイッチを制御するための制御信号をそれぞれ増幅する第４及び第５の増幅回路と
を有する付記１記載のパワーモジュール。
（付記３）前記第１〜第３の増幅回路が１枚の金属基板又はセラミック基板上に配置された付記１記載のパワーモジュール。
（付記４）前記第１〜第３のスイッチ及び前記第１〜第３の増幅回路が１枚の金属基板又はセラミック基板上に配置された付記１記載のパワーモジュール。
（付記５）前記第１〜第５のスイッチ及び前記第１〜第５の増幅回路が１枚の金属基板又はセラミック基板上に配置された付記２記載のパワーモジュール。
（付記６）前記第１〜第５のスイッチ及び前記第１〜第５の増幅回路が１枚の金属基板上に配置された付記２記載のパワーモジュール。
（付記７）さらに、前記第１の電圧端子及び前記第２の電圧端子間に接続されたコンデンサを有する付記２記載のパワーモジュール。
（付記８）さらに、前記第１のスイッチ、第４のスイッチ及び第５のスイッチの制御信号のレベルを変換するための信号レベル変換回路を有する付記２記載のパワーモジュール。
（付記９）前記第１〜第５のスイッチはパワーＭＯＳＦＥＴ又はＩＧＢＴを用いて構成され、前記第１〜第５の増幅回路は該パワーＭＯＳＦＥＴ又はＩＧＢＴのゲートに制御信号を供給する付記２記載のパワーモジュール。
（付記１０）前記第１の電圧端子は正の電源電圧及びグランドの両レベルを有するパルス電圧となり、前記第２の電圧端子はグランド及び負の電源電圧の両レベルを有するパルス電圧となる付記２記載のパワーモジュール。
（付記１１）前記第３のスイッチは、前記第２の電圧端子が負電圧の時にグランドにクランプするためのＰチャンネルパワーＭＯＳＦＥＴ又はＩＧＢＴと、前記第２の電圧端子が正電圧の時にグランドにクランプするＮチャンネルパワーＭＯＳＦＥＴ又はＩＧＢＴとを用いて構成される付記１０記載のパワーモジュール。
（付記１２）さらに、前記第１〜第５の増幅回路を駆動するための増幅回路用電源電圧を入力する増幅回路用電源電圧端子と、
前記増幅回路用電源電圧端子及び前記第１の増幅回路の電源電圧端子間に接続された第１の増幅回路用スイッチと、
前記第４の増幅回路の電源電圧端子及び前記第５の増幅回路の電源電圧端子間に接続された第２の増幅回路用スイッチと、
前記増幅回路用電源電圧端子及び前記第５の増幅回路の電源電圧端子間に接続された第３の増幅回路用スイッチと
を有する付記２記載のパワーモジュール。
（付記１３）前記第３のスイッチは、前記第２の電圧端子が負電圧の時にグランドにクランプするための第１のＮチャンネルパワーＭＯＳＦＥＴ又はＩＧＢＴと、前記第２の電圧端子が正電圧の時にグランドにクランプするための第２のＮチャンネルパワーＭＯＳＦＥＴ又はＩＧＢＴとを用いて構成され、
前記第３の増幅回路は、前記第１及び第２のＮチャンネルＭＯＳＦＥＴ又はＩＧＢＴにそれぞれ制御信号を供給するための２個の増幅回路を含む付記１０記載のパワーモジュール。
（付記１４）さらに、前記第１〜第５の増幅回路を駆動するための増幅回路用電源電圧を入力する増幅回路用電源電圧端子と、
前記増幅回路用電源電圧端子及び前記第１の増幅回路の電源電圧端子間に接続された第１の増幅回路用スイッチと、
前記第４の増幅回路の電源電圧端子及び前記第５の増幅回路の電源電圧端子間に接続された第２の増幅回路用スイッチと、
前記増幅回路用電源電圧端子及び前記第５の増幅回路の電源電圧端子間に接続された第３の増幅回路用スイッチと、
前記増幅回路用電源電圧端子及び前記第１のＮチャンネルパワーＭＯＳＦＥＴ又はＩＧＢＴに制御信号を供給するための増幅回路の電源電圧端子間に接続された第４の増幅回路用スイッチと
を有する付記１３記載のパワーモジュール。
（付記１５）さらに、前記第４及び第５のスイッチの制御信号の遅延時間を調整するための入出力遅延時間調整回路を有する付記２記載のパワーモジュール。
（付記１６）さらに、前記第１〜第５のスイッチの制御信号の遅延時間を調整するための入出力遅延時間調整回路を有する付記２記載のパワーモジュール。
（付記１７）パワーモジュールと、
前記パワーモジュールに接続された表示パネルとを有する表示装置であって、
前記パワーモジュールは、
電源電圧を入力するための電源電圧端子と、
グランド端子と、
第１の電圧端子と、
第２の電圧端子と、
前記電源電圧端子及び前記第１の電圧端子間に接続された第１のスイッチと、
前記第１の電圧端子及び前記グランド端子間に接続された第２のスイッチと、
前記第２の電圧端子及び前記グランド端子間に接続された第３のスイッチと、
前記第１〜第３のスイッチを制御するための制御信号をそれぞれ増幅する第１〜第３の増幅回路と、
前記表示パネルに接続された第３の電圧端子と、
前記表示パネルに接続された第４の電圧端子と、
前記第１の電圧端子及び前記第３の電圧端子間に接続された第４のスイッチと、
前記第２の電圧端子及び前記第４の電圧端子間に接続された第５のスイッチと、
前記第４及び第５のスイッチを制御するための制御信号をそれぞれ増幅する第４及び第５の増幅回路とを有する表示装置。
（付記１８）前記表示パネルは、プラズマディスプレイパネルである付記１７記載の表示装置。
（付記１９）第１のスイッチング回路及び第２のスイッチング回路を有するパワーモジュールであって、
前記第１のスイッチング回路及び前記第２のスイッチング回路は、それぞれ、
電源電圧を入力するための電源電圧端子と、
グランド端子と、
第１の電圧端子と、
第２の電圧端子と、
前記電源電圧端子及び前記第１の電圧端子間に接続された第１のスイッチと、
前記第１の電圧端子及び前記グランド端子間に接続された第２のスイッチと、
前記第２の電圧端子及び前記グランド端子間に接続された第３のスイッチと、
前記第１〜第３のスイッチを制御するための制御信号をそれぞれ増幅する第１〜第３の増幅回路と
を有するパワーモジュール。
（付記２０）前記第１のスイッチング回路及び前記第２のスイッチング回路は、それぞれ、さらに、
第３の電圧端子と、
第４の電圧端子と、
前記第１の電圧端子及び前記第３の電圧端子間に接続された第４のスイッチと、
前記第２の電圧端子及び前記第４の電圧端子間に接続された第５のスイッチと、
前記第４及び第５のスイッチを制御するための制御信号をそれぞれ増幅する第４及び第５の増幅回路と
を有する付記１９記載のパワーモジュール。
（付記２１）前記第１のスイッチング回路及び前記第２のスイッチング回路が１枚の金属基板又はセラミック基板上に配置されている付記２０記載のパワーモジュール。
（付記２２）前記第１のスイッチング回路及び前記第２のスイッチング回路が１枚の金属基板上に配置されている付記２０記載のパワーモジュール。
（付記２３）付記２０記載のパワーモジュールと、
前記パワーモジュールに接続された表示パネルとを有する表示装置であって、前記パワーモジュールは、第１のスイッチング回路と第２のスイッチング回路とを有し、
前記第１のスイッチング回路及び前記第２のスイッチング回路は、それぞれ、
電源電圧を入力するための電源電圧端子と、
グランド端子と、
第１の電圧端子と、
第２の電圧端子と、
前記電源電圧端子及び前記第１の電圧端子間に接続された第１のスイッチと、
前記第１の電圧端子及び前記グランド端子間に接続された第２のスイッチと、
前記第２の電圧端子及び前記グランド端子間に接続された第３のスイッチと、
前記第１〜第３のスイッチを制御するための制御信号をそれぞれ増幅する第１〜第３の増幅回路と、
前記表示パネルに接続された第３の電圧端子と、
前記表示パネルに接続された第４の電圧端子と、
前記第１の電圧端子及び前記第３の電圧端子間に接続された第４のスイッチと、
前記第２の電圧端子及び前記第４の電圧端子間に接続された第５のスイッチと、
前記第４及び第５のスイッチを制御するための制御信号をそれぞれ増幅する第４及び第５の増幅回路とを有する表示装置。
（付記２４）前記表示パネルは、プラズマディスプレイパネルである付記２３記載の表示装置。
（付記２５）電源電圧を入力するための電源電圧端子と、
グランド端子と、
第１の電圧端子と、
第２の電圧端子と、
前記電源電圧端子及び前記第１の電圧端子間に接続された第１のスイッチと、
前記第１の電圧端子及び前記グランド端子間に接続された第２のスイッチと、
前記第２の電圧端子及び前記グランド端子間に接続された第３のスイッチと、
前記第１〜第３のスイッチを制御するための制御信号をそれぞれ増幅する第１〜第３の増幅回路と、
第３の電圧端子と、
第４の電圧端子と、
前記第１の電圧端子及び前記第３の電圧端子間に接統された第４のスイッチと、
前記第２の電圧端子及び前記第４の電圧端子間に接続された第５のスイッチと、
前記第４及び第５のスイッチを制御するための制御信号をそれぞれ増幅する第４及び第５の増幅回路と、
前記第４及び第５の増幅回路の入力に接続された第１及び第２の入力配線と、
金属基板とを有し、
前記第４及び第５の増幅回路並びに前記第１及び第２の入力配線のすべて又は一部を除き、前記第１〜第５のスイッチ及び前記第１〜第３の増幅回路が前記金属基板上に設けられるパワーモジュール。
（付記２６）前記第４及び第５の増幅回路並びに前記第１及び第２の入力配線のすべて又は一部は、プラスチック基板又はセラミック基板上に設けられる付記２５記載のパワーモジュール。
（付記２７）パワーモジュールと、
前記パワーモジュールに接続された表示パネルとを有する表示装置であって、
前記パワーモジュールは、
電源電圧を入力するための電源電圧端子と、
グランド端子と、
第１の電圧端子と、
第２の電圧端子と、
前記電源電圧端子及び前記第１の電圧端子間に接続された第１のスイッチと、
前記第１の電圧端子及び前記グランド端子間に接続された第２のスイッチと、
前記第２の電圧端子及び前記グランド端子間に接続された第３のスイッチと、
前記第１〜第３のスイッチを制御するための制御信号をそれぞれ増幅する第１〜第３の増幅回路と、
前記表示パネルに接続された第３の電圧端子と、
前記表示パネルに接続された第４の電圧端子と、
前記第１の電圧端子及び前記第３の電圧端子間に接統された第４のスイッチと、
前記第２の電圧端子及び前記第４の電圧端子間に接続された第５のスイッチと、
前記第４及び第５のスイッチを制御するための制御信号をそれぞれ増幅する第４及び第５の増幅回路と、
前記第４及び第５の増幅回路の入力に接続された第１及び第２の入力配線と、
金属基板とを有し、
前記第４及び第５の増幅回路並びに前記第１及び第２の入力配線のすべて又は一部を除き、前記第１〜第３のスイッチ及び前記第１〜第３の増幅回路が前記金属基板上に設けられる表示装置。
（付記２８）前記表示パネルは、プラズマディスプレイパネルである付記２７記載の表示装置。
（付記２９）第１のパワーモジュール部と第２のパワーモジュール部とを有するパワーモジュールであって、
前記第１のパワーモジュール部は、
電源電圧を入力するための電源電圧端子と、
グランド端子と、
第１の電圧端子と、
第２の電圧端子と、
前記電源電圧端子及び前記第１の電圧端子間に接続された第１のスイッチと、
前記第１の電圧端子及び前記グランド端子間に接続された第２のスイッチと、
前記第２の電圧端子及び前記グランド端子間に接続された第３のスイッチと、
前記第１〜第３のスイッチを制御するための制御信号をそれぞれ増幅する第１〜第３の増幅回路と、
第１の金属基板とを有し、
前記第２のパワーモジュール部は、
第３の電圧端子と、
第４の電圧端子と、
前記第１の電圧端子及び前記第３の電圧端子間に接続された第４のスイッチと、
前記第２の電圧端子及び前記第４の電圧端子間に接続された第５のスイッチと、
前記第４及び第５のスイッチを制御するための制御信号をそれぞれ増幅する第４及び第５の増幅回路と、
第２の金属基板とを有し、
前記第１〜第３のスイッチ及び前記第１〜第３の増幅回路は前記第１の金属基板上に設けられ、前記第４及び第５のスイッチ並びに前記第４及び第５の増幅回路は前記第２の金属基板上に設けられるパワーモジュール。
（付記３０）前記第１の金属基板は前記グランド端子に接続され、前記第２の金属基板は前記第２の電圧端子に接続される付記２９記載のパワーモジュール。
（付記３１）パワーモジュールと、
前記パワーモジュールに接続された表示パネルとを有する表示装置であって、
前記パワーモジュールは、
第１のパワーモジュール部と第２のパワーモジュール部とを有し、
前記第１のパワーモジュール部は、
電源電圧を入力するための電源電圧端子と、
グランド端子と、
第１の電圧端子と、
第２の電圧端子と、
前記電源電圧端子及び前記第１の電圧端子間に接続された第１のスイッチと、
前記第１の電圧端子及び前記グランド端子間に接続された第２のスイッチと、
前記第２の電圧端子及び前記グランド端子間に接続された第３のスイッチと、
前記第１〜第３のスイッチを制御するための制御信号をそれぞれ増幅する第１〜第３の増幅回路と、
第１の金属基板とを有し、
前記第２のパワーモジュール部は、
前記表示パネルに接続された第３の電圧端子と、
前記表示パネルに接続された第４の電圧端子と、
前記第１の電圧端子及び前記第３の電圧端子間に接続された第４のスイッチと、
前記第２の電圧端子及び前記第４の電圧端子間に接続された第５のスイッチと、
前記第４及び第５のスイッチを制御するための制御信号をそれぞれ増幅する第４及び第５の増幅回路と、
第２の金属基板とを有し、
前記第１〜第３のスイッチ及び前記第１〜第３の増幅回路は前記第１の金属基板上に設けられ、前記第４及び第５のスイッチ並びに前記第４及び第５の増幅回路は前記第２の金属基板上に設けられる表示装置。
（付記３２）前記表示パネルは、プラズマディスプレイパネルである付記３１記載の表示装置。
（付記３３）第１のパワーモジュール部と第２のパワーモジュール部とを有するパワーモジュールであって、
前記第１のパワーモジュール部は、
電源電圧を入力するための電源電圧端子と、
グランド端子と、
第１の電圧端子と、
第２の電圧端子と、
前記電源電圧端子及び前記第１の電圧端子間に接続された第１のスイッチと、
前記第１の電圧端子及び前記グランド端子間に接続された第２のスイッチと、
前記第２の電圧端子及び前記グランド端子間に接続された第３のスイッチと、
前記第１〜第３のスイッチを制御するための制御信号をそれぞれ増幅する第１〜第３の増幅回路と、
第３の電圧端子と、
第４の電圧端子と、
前記第１の電圧端子及び前記第３の電圧端子間に接続された第４のスイッチと、
前記第２の電圧端子及び前記第４の電圧端子間に接続された第５のスイッチと、
金属基板とを有し、
前記第２のパワーモジュール部は、
前記第４及び第５のスイッチを制御するための制御信号をそれぞれ増幅する第４及び第５の増幅回路と、
絶縁基板とを有し、
前記第１〜第５のスイッチ及び前記第１〜第３の増幅回路は前記金属基板上に設けられ、前記第４及び第５の増幅回路は前記絶縁基板上に設けられるパワーモジュール。
（付記３４）パワーモジュールと、
前記パワーモジュールに接続された表示パネルとを有する表示装置であって、
前記パワーモジュールは、第１のパワーモジュール部と第２のパワーモジュール部とを有し、
前記第１のパワーモジュール部は、
電源電圧を入力するための電源電圧端子と、
グランド端子と、
第１の電圧端子と、
第２の電圧端子と、
前記電源電圧端子及び前記第１の電圧端子間に接続された第１のスイッチと、
前記第１の電圧端子及び前記グランド端子間に接続された第２のスイッチと、
前記第２の電圧端子及び前記グランド端子間に接続された第３のスイッチと、
前記第１〜第３のスイッチを制御するための制御信号をそれぞれ増幅する第１〜第３の増幅回路と、
前記表示パネルに接続された第３の電圧端子と、
前記表示パネルに接続された第４の電圧端子と、
前記第１の電圧端子及び前記第３の電圧端子間に接続された第４のスイッチと、
前記第２の電圧端子及び前記第４の電圧端子間に接続された第５のスイッチと、
金属基板とを有し、
前記第２のパワーモジュール部は、
前記第４及び第５のスイッチを制御するための制御信号をそれぞれ増幅する第４及び第５の増幅回路と、
絶縁基板とを有し、
前記第１〜第５のスイッチ及び前記第１〜第３の増幅回路は前記金属基板上に設けられ、前記第４及び第５の増幅回路は前記絶縁基板上に設けられる表示装置。
（付記３５）前記表示パネルは、プラズマディスプレイパネルである付記３４記載の表示装置。
（付記３６）第１のパワーモジュール部と第２のパワーモジュール部とを有するパワーモジュールであって、
前記第１のパワーモジュール部は、
電源電圧を入力するための電源電圧端子と、
グランド端子と、
第１の電圧端子と、
第２の電圧端子と、
前記電源電圧端子及び前記第１の電圧端子間に接続された第１のスイッチと、
前記第１の電圧端子及び前記グランド端子間に接続された第２のスイッチと、
前記第２の電圧端子及び前記グランド端子間に接続された第３のスイッチと、
前記第１〜第３のスイッチを制御するための制御信号をそれぞれ増幅する第１〜第３の増幅回路と、
第３の電圧端子と、
第４の電圧端子と、
前記第１の電圧端子及び前記第３の電圧端子間に接続された第４のスイッチと、
前記第２の電圧端子及び前記第４の電圧端子間に接続された第５のスイッチと、
前記グランド端子に接続された第１の金属基板とを有し、
前記第２のパワーモジュール部は、
前記第４及び第５のスイッチを制御するための制御信号をそれぞれ増幅する第４及び第５の増幅回路と、
前記第２の電圧端子に接続された第２の金属基板とを有し、
前記第１〜第５のスイッチ及び前記第１〜第３の増幅回路は前記第１の金属基板上に設けられ、前記第４及び第５の増幅回路は前記第２の金属基板上に設けられるパワーモジュール。
（付記３７）パワーモジュールと、
前記パワーモジュールに接続された表示パネルとを有する表示装置であって、
前記パワーモジュールは、第１のパワーモジュール部と第２のパワーモジュール部とを有し、
前記第１のパワーモジュール部は、
電源電圧を入力するための電源電圧端子と、
グランド端子と、
第１の電圧端子と、
第２の電圧端子と、
前記電源電圧端子及び前記第１の電圧端子間に接続された第１のスイッチと、
前記第１の電圧端子及び前記グランド端子間に接続された第２のスイッチと、
前記第２の電圧端子及び前記グランド端子間に接続された第３のスイッチと、
前記第１〜第３のスイッチを制御するための制御信号をそれぞれ増幅する第１〜第３の増幅回路と、
前記表示パネルに接続された第３の電圧端子と、
前記表示パネルに接続された第４の電圧端子と、
前記第１の電圧端子及び前記第３の電圧端子間に接続された第４のスイッチと、
前記第２の電圧端子及び前記第４の電圧端子間に接続された第５のスイッチと、
前記グランド端子に接続された第１の金属基板とを有し、
前記第２のパワーモジュール部は、
前記第４及び第５のスイッチを制御するための制御信号をそれぞれ増幅する第４及び第５の増幅回路と、
前記第２の電圧端子に接続された第２の金属基板とを有し、
前記第１〜第５のスイッチ及び前記第１〜第３の増幅回路は前記第１の金属基板上に設けられ、前記第４及び第５の増幅回路は前記第２の金属基板上に設けられる表示装置。
（付記３８）前記表示パネルは、プラズマディスプレイパネルである付記３７記載の表示装置。
（付記３９）さらに、前記第３の電圧端子にコイルを介して接続された第６のスイッチと、
前記第４の電圧端子にコイルを介して接続された第７のスイッチと、
前記第６及び第７のスイッチを制御するための制御信号をそれぞれ増幅する第６及び第７の増幅回路と、
前記第６及び第７の増幅回路の入力に接続された第３及び第４の入力配線とを有し、
前記第４〜第７の増幅回路及び前記第１〜第４の入力配線のすべて又は一部を除き、前記第１〜第７のスイッチ及び前記第１〜第３の増幅回路が前記金属基板上に設けられる付記２５記載のパワーモジュール。
（付記４０）前記第４〜第７の増幅回路及び前記第１〜第４の入力配線のすべて又は一部は、プラスチック基板又はセラミック基板上に設けられる付記３９記載のパワーモジュール。
（付記４１）前記第２のパワーモジュール部は、
さらに、前記第３の電圧端子にコイルを介して接続された第６のスイッチと、
前記第４の電圧端子にコイルを介して接続された第７のスイッチと、
前記第６及び第７のスイッチを制御するための制御信号をそれぞれ増幅する第６及び第７の増幅回路とを有し、
前記第４〜第７のスイッチ及び前記第４〜第７の増幅回路は、前記第２の金属基板上に設けられる付記２９記載のパワーモジュール。
（付記４２）前記第１の金属基板は前記グランド端子に接続され、前記第２の金属基板は前記第２の電圧端子に接続される付記４１記載のパワーモジュール。
（付記４３）前記第１のパワーモジュール部は、
さらに、前記第３の電圧端子にコイルを介して接続された第６のスイッチと、
前記第４の電圧端子にコイルを介して接続された第７のスイッチとを有し、
前記第２のパワーモジュール部は、
さらに、前記第６及び第７のスイッチを制御するための制御信号をそれぞれ増幅する第６及び第７の増幅回路とを有し、
前記第１〜第７のスイッチ及び前記第１〜第３の増幅回路は前記金属基板上に設けられ、前記第４〜第７の増幅回路は前記絶縁基板上に設けられる付記３３記載のパワーモジュール。
（付記４４）前記第１のパワーモジュール部は、
さらに、前記第３の電圧端子にコイルを介して接続された第６のスイッチと、
前記第４の電圧端子にコイルを介して接続された第７のスイッチとを有し、
前記第２のパワーモジュール部は、
さらに、前記第６及び第７のスイッチを制御するための制御信号をそれぞれ増幅する第６及び第７の増幅回路とを有し、
前記第１〜第７のスイッチ及び前記第１〜第３の増幅回路は前記第１の金属基板上に設けられ、前記第４〜第７の増幅回路は前記第２の金属基板上に設けられる付記３６記載のパワーモジュール。
【０１３５】
【発明の効果】
以上説明したように、同一のパワーモジュール内において第１〜第３のスイッチ及び第１〜第３の増幅回路をモジュール化することにより、第１〜第３のスイッチの動作タイミングの周囲温度による変化を低減し、動作タイミングのマージンを適切に保つことができる。このパワーモジュールを表示装置に用いれば、表示装置の信頼性をより高めることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態によるパワーモジュールの原理図である。
【図２】第１の実施形態のパワーモジュールの第１の具体例を示す図である。
【図３】第１の実施形態のパワーモジュールの動作波形を示す図である。
【図４】パワーモジュールの断面図である。
【図５】第１の実施形態のパワーモジュールの第２の具体例を示す図である。
【図６】第１の実施形態のパワーモジュールの第３の具体例を示す図である。
【図７】図７（Ａ）〜（Ｃ）は入出力遅延時間調整回路の構成を示す図である。
【図８】第１の実施形態によるパワーモジュールを含むプラズマディスプレイ装置を示す図である。
【図９】図９（Ａ）〜（Ｃ）は表示セルを示す図である。
【図１０】プログレッシブ方式のプラズマディスプレイパネルを示す図である。
【図１１】プラズマディスプレイ装置における動作波形を示す図である。
【図１２】サステイン期間の波形を示す図である。
【図１３】本発明の第２の実施形態によるパワーモジュールの原理図である。
【図１４】第２の実施形態によるパワーモジュールを含むプラズマディスプレイ装置を示す図である。
【図１５】ＡＬＩＳ方式のプラズマディスプレイパネルを示す図である。
【図１６】プリドライブ回路の特性を示す図である。
【図１７】本発明の第３の実施形態によるパワーモジュール及び外部回路を示す図である。
【図１８】図１８（Ａ）は図１７のパワーモジュールの上面図、図１８（Ｂ）は図１８（Ａ）のＩ−Ｉ線に沿った断面図である。
【図１９】図１７の回路の動作を示すタイミングチャートである。
【図２０】本発明の第４の実施形態によるパワーモジュールを示す図である。
【図２１】図２１（Ａ）は図２０のパワーモジュールの上面図、図２１（Ｂ）は図２１（Ａ）のＩ−Ｉ線に沿った断面図である。
【図２２】図２２（Ａ）及び（Ｂ）は本発明の第５の実施形態によるパワーモジュールを示す図である。
【図２３】本発明の第６の実施形態によるパワーモジュール及び外部回路を示す図である。
【図２４】図２３に示した回路の動作を示す波形図である。
【図２５】本発明の第７の実施形態によるパワーモジュール及び外部回路を示す図である。
【図２６】本発明の第８の実施形態によるパワーモジュール及び外部回路を示す図である。
【図２７】本発明の第９の実施形態によるプログレッシブ方式のプラズマディスプレイ装置を示す図である。
【図２８】本発明の第１０の実施形態によるＡＬＩＳ方式のプラズマディスプレイ装置を示す図である。
【図２９】図２０の回路の動作を示すタイミングチャートである。
【符号の説明】
１００，１００ｘ，１００ｙ  パワーモジュール
１０１ａ，１０１ｄ，１０１ｅ  信号レベル変換回路
１０２ａ〜１０２ｅ  プリドライブ回路
４０１  金属基板
４０２  絶縁層
４０３  配線層
４０４  半導体チップ
４０５  樹脂
８０１  駆動制御回路
８０２  アドレスドライブ回路
８０３  プラズマディスプレイパネル
８０４  Ｘドライブ回路
８０５  Ｙドライブ回路
８０６  リセット回路
８０７  加算回路
８０８  スキャン回路
【図１】
0004031971.tif 000002
【図２】
0004031971.tif 000003
【図３】
0004031971.tif 000004
【図４】
0004031971.tif 000005
【図５】
0004031971.tif 000006
【図６】
0004031971.tif 000007
【図７】
0004031971.tif 000008
【図８】
0004031971.tif 000009
【図９】
0004031971.tif 000010
【図１０】
0004031971.tif 000011
【図１１】
0004031971.tif 000012
【図１２】
0004031971.tif 000013
【図１３】
0004031971.tif 000014
【図１４】
0004031971.tif 000015
【図１５】
0004031971.tif 000016
【図１６】
0004031971.tif 000017
【図１７】
0004031971.tif 000018
【図１８】
0004031971.tif 000019
【図１９】
0004031971.tif 000020
【図２０】
0004031971.tif 000021
【図２１】
0004031971.tif 000022
【図２２】
0004031971.tif 000023
【図２３】
0004031971.tif 000024
【図２４】
0004031971.tif 000025
【図２５】
0004031971.tif 000026
【図２６】
0004031971.tif 000027
【図２７】
0004031971.tif 000028
【図２８】
0004031971.tif 000029
【図２９】
0004031971.tif 000030