(57)【特許請求の範囲】
【請求項１】
被試験メモリを試験するメモリ試験装置であって、
前記被試験メモリのアドレスピンに供給される入力アドレス信号、および前記被試験メモリのデータピンに供給される入力データ信号を含む入力試験信号と、前記入力試験信号に基づいて正常なメモリデバイスの応答結果として前記被試験メモリから出力されるべき期待値データ信号を出力するパターン発生器と、
前記被試験メモリに前記入力試験信号を供給し、前記被試験メモリから出力される出力データ信号を受け取る信号入出力部と、
前記出力データ信号と前記期待値データ信号とを比較して、前記被試験メモリに不良箇所がある場合に、不良箇所があることを示す不良データを出力する比較器と、
前記被試験メモリの不良箇所に対応するアドレスに、前記比較器から出力される前記不良データが書き込まれる不良データ格納メモリと、
前記不良箇所が検出された試験時の前記入力データ信号を含む不良履歴情報が書き込まれる不良履歴格納メモリと
を備え、
前記パターン発生器が、
前記被試験メモリ内部のセル配置に基づいたアドレスを指定する内部アドレス信号を発生する内部アドレス発生部と、
前記被試験メモリ内部のセル配置と前記アドレスピンのピン配置との対応関係に基づいて、前記内部アドレス信号を、前記アドレスピンに入力される前記入力アドレス信号に変換するアドレス変換部と、
前記内部アドレス信号または前記入力アドレス信号のいずれか一方を前記不良データ格納メモリに出力する第１アドレス出力部と、
前記内部アドレス信号または前記入力アドレス信号のいずれか一方を前記不良履歴格納メモリに出力する第２アドレス出力部と
を有することを特徴とするメモリ試験装置。
【請求項２】
前記第２アドレス出力部は、前記内部アドレス信号または前記入力アドレス信号のいずれか一方を、前記入力データ信号に対応づけて前記不良履歴格納メモリに出力することを特徴とする請求項１に記載のメモリ試験装置。
【請求項３】
被試験メモリを試験するメモリ試験方法であって、
前記被試験メモリ内部のセル配置に基づいたアドレスを指定する内部アドレス信号を発生し、
前記被試験メモリ内部のセル配置とアドレスピンのピン配置との対応関係に基づいて、前記内部アドレス信号を入力アドレス信号に変換し、
前記入力アドレス信号、および前記被試験メモリのデータピンに供給される入力データ信号を含む入力試験信号を、前記被試験メモリに供給し、
前記入力試験信号に基づいて正常なメモリデバイスの応答結果として前記被試験メモリから出力されるべき期待値データ信号を生成し、
前記被試験メモリから出力される出力データ信号と前記期待値データ信号とを比較して、前記被試験メモリの不良箇所を検出し、
前記被試験メモリに不良箇所がある場合に、不良箇所があることを示す不良データと前記内部アドレス信号を、不良データ格納メモリに出力し、同時に、前記不良箇所が検出された試験時の前記入力データ信号を含む不良履歴情報と、前記入力アドレス信号を不良履歴格納メモリに出力する
ことを特徴とするメモリ試験方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、メモリデバイスを試験するメモリ試験装置に関し、特に、メモリデバイスの不良解析を行うことができるメモリ試験装置に関する。
【０００２】
【従来の技術】
近年、半導体製造プロセスの発達により、メモリデバイスの高集積化が著しく進んでいる。そのため、メモリ試験装置も、新たに開発された大容量メモリを試験することが多くなっている。大容量で高集積化された１個のメモリデバイス内に１つでも不良セル（不良箇所）が存在するときに、そのメモリデバイス全体を不良とすることは、生産性（歩留まり）が悪くなり、好ましくない。
【０００３】
そのため、メモリデバイスに予め冗長構成を持たせ、不良セルを予備のメモリセルと置き換えることによって、不良セルを救済する方法がある。この方法によると、一部のセルが不良であっても、全体としては良品であるメモリデバイスを製造することができ、結果として、歩留まりを向上することができる。また、不良が生じた不良箇所を特定し、不良の原因を究明する不良解析を行うことも、デバイスの歩留まりを向上するために好ましい。
【０００４】
図１は、被試験メモリを試験する従来のメモリ試験装置におけるパターン発生器１０と不良解析メモリ２０の信号接続図を示す。パターン発生器１０は、シーケンス制御部１２、アドレス発生部１４、データ発生部１６および制御信号発生部１８を有する。アドレス発生部１４は、内部アドレス発生部２６、アドレス変換部２８、選択部３０ａおよび３０ｂを含んでいる。また、不良解析メモリ２０は、不良データ格納メモリ２２と不良履歴格納メモリ２４を有する。不良データ格納メモリ２２は、試験されるメモリデバイスの容量と同一の容量を有している。
【０００５】
シーケンス制御部１２が、アドレス発生部１４、データ発生部１６および制御信号発生部１８のシーケンスを制御するシーケンス制御信号３２を生成し、アドレス発生部１４、データ発生部１６および制御信号発生部１８に供給する。アドレス発生部１４において、内部アドレス発生部２６が、シーケンス制御信号３２に基づいて、被試験メモリのセル配置に基づいた内部アドレスを生成する。ここで、メモリデバイスのメモリセルは、形状的な最適配置に配列されており、メモリデバイスのアドレスピンに入力されるアドレスと、セルの内部アドレスとは、必ずしも一致しない。これは、メモリデバイス内部で、アドレスピンと各セルとを結ぶ配線が、物理的な配置に関する要求により形成されるためである。そこで、アドレス変換部２８が、内部アドレスを、本来内部アドレスが指定する被試験メモリのセルを被試験メモリのアドレスピンから特定する入力アドレスに変換する。内部アドレスと入力アドレスとは、一対一に対応する。選択部３０ａは、入力アドレスを選択して、入力アドレス信号３４を被試験メモリに出力する。被試験メモリに入力された入力アドレス信号３４は、対応する内部アドレスにより指定されるメモリセルにアクセスする。
【０００６】
試験の結果、被試験メモリに不良箇所が存在した場合、後の不良解析のために、パターン発生器１０が、不良解析メモリ２０に、不良救済及び／又は不良解析に関する情報を供給する。選択部３０ｂは、不良データ格納メモリ２２のアドレスピンと、不良履歴格納メモリ２４のデータピンに、被試験メモリの不良箇所のアドレスに対応するアドレス信号３６を供給する。アドレス信号３６は、被試験メモリの内部セルに対応する内部アドレス信号か、被試験メモリの内部セルとアドレスピンの物理的な配置関係に基づいて内部アドレス信号を変換した入力アドレス信号のいずれかである。また、データ発生部１６が、不良箇所検出時のデータ信号３８を不良履歴格納メモリ２４のデータピンに供給し、同様に、制御信号発生部１８が、不良箇所検出時の制御信号４０を不良履歴格納メモリ２４のデータピンに供給する。不良データ格納メモリ２２のデータピンには、不良データが供給され、不良履歴格納メモリ２４のアドレスピンには、インクリメント信号が供給される。
【０００７】
その結果、不良データ格納メモリ２２において、被試験メモリの不良セルのアドレスに対応するアドレスに、不良データが書き込まれる。また、不良履歴格納メモリ２４には、不良が検出された順に、試験時のアドレス、データなどの不良履歴情報が書き込まれる。不良データ格納メモリ２２および不良履歴格納メモリ２４に格納された情報は、後の被試験メモリの不良救済および不良解析に用いられる。
【０００８】
【発明が解決しようとする課題】
従来のメモリ試験装置において、パターン発生器１０から不良解析メモリ２０までの信号伝送路が一系統しか存在しないため、パターン発生器１０は、不良データ格納メモリ２２と不良履歴格納メモリ２４に、内部アドレス信号または入力アドレス信号のいずれか一方しか供給することができない。
【０００９】
そのため、従来のメモリ試験装置においては、不良データ格納メモリ２２に内部アドレス信号を供給し、不良履歴格納メモリ２４に入力アドレス信号を供給したいという要求がある場合には、２段階のステップをとらなければならなかった。つまり、この要求を実現するためには、最初に、不良アドレスを示す内部アドレス信号を不良データ格納メモリ２２に供給し、それから、試験用プログラムを変更して、不良アドレスに対応する入力アドレス信号を不良履歴格納メモリ２４に供給する必要があった。
【００１０】
この場合、不良解析用の情報を不良解析メモリ２０に格納するために、２度の試験を行わなければならなかった。不良解析に時間がかかると、開発コストが増大し、結果として、デバイス単価が高くなるという問題がある。このように、従来のメモリ試験装置においては、パターン発生器１０から不良解析メモリ２０への情報伝達時間を可能な限り短くすることが重要な課題として存在する。
【００１１】
そこで本発明は、上記の課題を解決することのできるメモリ試験装置を提供することを目的とする。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【００１２】
【課題を解決するための手段】
上記課題を解決するために、本発明の第１の形態は、被試験メモリのアドレスピンに供給される入力アドレス信号、および前記被試験メモリのデータピンに供給される入力データ信号を含む入力試験信号と、前記入力試験信号に基づいて正常なメモリデバイスの応答結果として前記被試験メモリから出力されるべき期待値データ信号を出力するパターン発生器と、前記被試験メモリに前記入力試験信号を供給し、前記被試験メモリから出力される出力データ信号を受け取る信号入出力部と、前記出力データ信号と前記期待値データ信号とを比較して、前記被試験メモリに不良箇所がある場合に、不良箇所があることを示す不良データを出力する比較器と、前記被試験メモリの不良箇所に対応するアドレスに、前記比較器から出力される前記不良データが書き込まれる不良データ格納メモリと、前記不良箇所が検出された試験時の前記入力データ信号を含む不良履歴情報が書き込まれる不良履歴格納メモリとを備えた、被試験メモリを試験するメモリ試験装置を提供する。
【００１３】
第１の形態によるメモリ試験装置において、前記パターン発生器が、前記被試験メモリ内部のセル配置に基づいたアドレスを指定する内部アドレス信号を発生する内部アドレス発生部と、前記被試験メモリ内部のセル配置と前記アドレスピンのピン配置との対応関係に基づいて、前記内部アドレス信号を、前記アドレスピンに入力される前記入力アドレス信号に変換するアドレス変換部と、前記内部アドレス信号または前記入力アドレス信号のいずれか一方を前記不良データ格納メモリに出力する第１アドレス出力部と、前記内部アドレス信号または前記入力アドレス信号のいずれか一方を前記不良履歴格納メモリに出力する第２アドレス出力部とを有することを特徴とする。本発明の第１の形態によると、不良データ格納メモリおよび不良履歴格納メモリのそれぞれに対して、内部アドレス信号または入力アドレス信号を独立して出力することができるようになる。
【００１４】
第１の形態による一つの態様において、前記第２アドレス出力部は、前記内部アドレス信号または前記入力アドレス信号のいずれか一方を、前記入力データ信号に対応づけて前記不良履歴格納メモリに出力する。
【００１５】
また、本発明の第２の形態は、被試験メモリ内部のセル配置に基づいたアドレスを指定する内部アドレス信号を発生し、前記被試験メモリ内部のセル配置とアドレスピンのピン配置との対応関係に基づいて、前記内部アドレス信号を入力アドレス信号に変換し、前記入力アドレス信号、および前記被試験メモリのデータピンに供給される入力データ信号を含む入力試験信号を、前記被試験メモリに供給し、前記入力試験信号に基づいて正常なメモリデバイスの応答結果として前記被試験メモリから出力されるべき期待値データ信号を生成し、前記被試験メモリから出力される出力データ信号と前記期待値データ信号とを比較して、前記被試験メモリの不良箇所を検出し、前記被試験メモリに不良箇所がある場合に、不良箇所があることを示す不良データと前記内部アドレス信号を、不良データ格納メモリに出力し、同時に、前記不良箇所が検出された試験時の前記入力データ信号を含む不良履歴情報と、前記入力アドレス信号を不良履歴格納メモリに出力することを特徴とする、被試験メモリを試験するメモリ試験方法を提供する。
【００１６】
なお上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又発明となりうる。
【００１７】
【発明の実施の形態】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態はクレームにかかる発明を限定するものではなく、又実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００１８】
図２は、本発明による被試験メモリ９８を試験するメモリ試験装置１００の実施形態を示すブロック図である。メモリ試験装置１００は、タイミング発生器５０、パターン発生器６０、波形整形器７０、信号入出力部８０、比較器９０および不良解析メモリ２０を備える。
【００１９】
タイミング発生器５０が、基準クロック信号５２をパターン発生器６０に出力する。パターン発生器６０は、基準クロック信号５２に基づいて、被試験メモリ９８のアドレスピンに供給される入力アドレス信号３４、被試験メモリ９８のデータピンに供給される入力データ信号３８、および被試験メモリ９８の制御ピンに供給される制御信号４０を含む入力試験信号を生成する。制御信号４０は、書込み要求信号である。パターン発生器６０で生成された入力アドレス信号３４、入力データ信号３８および制御信号４０を含む入力試験信号は、波形整形器７０に供給される。
【００２０】
タイミング発生器５０が、波形整形器７０にタイミング制御信号５４を供給する。波形整形器７０は、被試験メモリ９８の入力特性に適合するように、タイミング制御信号５４に基づいて、入力試験信号の波形を整形する。波形整形器７０は、波形を整形された入力アドレス信号７２、入力データ信号７４および制御信号７６を信号入出力部８０に供給する。
【００２１】
信号入出力部８０は、被試験メモリ９８に入力試験信号を供給する。入力アドレス信号７２、入力データ信号７４および制御信号７６は、被試験メモリ９８のアドレスピン、データピンおよび制御ピンのそれぞれに入力される。入力データ信号７４のデータが、入力アドレス信号７２により特定される内部セルに書き込まれる。
【００２２】
入力データ信号７４が書き込まれた後、パターン発生器６０は、データの読出しを要求する制御信号４０と入力アドレス信号３４を生成する。生成された制御信号４０及び入力アドレス信号３４は、波形整形器７０で波形を整形される。波形を整形された制御信号７６及び入力アドレス信号７２が、信号入出力部８０から被試験メモリ９８の制御ピン及びアドレスピンにそれぞれ入力される。信号入出力部８０は、被試験メモリ９８から出力される（読み出される）出力データ信号８２を受け取り、比較器９０に出力する。
【００２３】
また、パターン発生器６０が、入力試験信号に基づいて正常なメモリデバイスの応答結果として被試験メモリ９８から出力されるべき期待値データ信号９２を生成し、比較器９０に出力する。この期待値データ信号９２は、被試験メモリ９８に書き込まれた入力データ信号３８と同一の信号パターンを有する。
【００２４】
比較器９０は、出力データ信号８２と期待値データ信号９２とを比較する。比較器９０において、出力データ信号８２と期待値データ信号９２とが一致していれば、被試験メモリ９８が良品であることを、これらの信号が一致しなければ被試験メモリ９２に不良箇所があることが判別される。比較器９０は、排他的論理和回路で構成され、出力データ信号８２と期待値データ信号９２の値が異なれば、不良箇所があることを示す不良データ９６（値”１”）を出力する。また、比較器９０は、被試験メモリ９２の良否判定結果９４をパターン発生器６０に供給する。
【００２５】
パターン発生器６０は、被試験メモリ９２に不良箇所が存在する判定結果９４を受け取ると、不良解析メモリ２０に対して、不良箇所検出時の第１アドレス信号６２、第２アドレス信号６４、データ信号３８および制御信号４０を出力する。第１アドレス信号６２として、被試験メモリ９８内部のセル配置に基づいたアドレスを指定する内部アドレス信号か、そのアドレスにアクセスするために現実に被試験メモリ９８のアドレスピンに入力された入力アドレス信号のいずれか一方が出力される。同様に、第２アドレス信号６４として、内部アドレス信号か入力アドレス信号のいずれか一方が出力される。第１アドレス信号６２と第２アドレス信号６４とは、互いに独立して出力される。そのため、第１アドレス信号６２が内部アドレス信号であり、第２アドレス信号が入力アドレス信号であってもよい。不良解析メモリ２０に入力される各信号は、後の不良救済または不良解析に用いられる。
【００２６】
図３は、パターン発生器６０から被試験メモリ９８に供給されるアドレス信号の変換過程を説明するための図である。一般に、メモリデバイスにおいては、メモリセルが、形状的な最適配置に配列されている。すなわち、メモリデバイス内部においては、アドレスピンと各セルとを結ぶ配線が、物理的な配置に関する要求に基づいて形成されている。そのため、メモリデバイスのアドレスピンに入力されるアドレス信号は、必ずしも、そのアドレス信号により指定される内部セルにアクセスしない。このような理由から、通常、被試験メモリ９８は、内部に、メモリ内部アドレス変換回路１１２を有しているということができる。メモリ内部アドレス変換回路１１２は、上述したとおり、アドレスピンと内部セルとを結ぶ配線である。
【００２７】
被試験メモリ９８の試験の一つとして、セル間の干渉を調べるセル干渉試験を行うことがある。セル干渉試験では、隣接するセルにデータの書込みを行う必要があるので、アドレスピンに入力されたアドレス信号が、セル内部アドレスで特定される当該セルにアクセスしなければならない。そのため、特にこのようなセル干渉試験においては、被試験メモリ９８のアドレスピンに対して、被試験メモリ９８のセルの内部アドレスに対応した入力アドレスを供給する必要がある。
【００２８】
パターン発生器６０に含まれる内部アドレス発生部２６が、被試験メモリ９８の内部セルを指定する内部アドレス信号を生成する。内部アドレス信号は、(#2, #2)、(#1, #1)、 (#2, #1)、 (#3, #1)、 (#3, #2)、 (#3, #3)、 (#2, #3)、 (#1, #3)、 (#1, #2)の順に生成される。内部アドレス信号は、アドレス変換部２８で、被試験メモリ９８のアドレスピンに対応する入力アドレス信号に変換される。アドレス変換部２８は、被試験メモリ９８のメモリ内部アドレス変換回路１１２の逆変換をとるように、変換様式を定める。
【００２９】
例えば、アドレス変換部２８のブロックに示されるような変換方式を用いる場合、例えば、(10, 10)は、(11, 00)に変換される。すなわち、(#2, #2)が、(#3, #0)に変換される。アドレス変換部２８において変換された入力アドレス信号３４は、被試験メモリ９８のアドレスピンに入力される。
【００３０】
アドレスピンに入力された入力アドレス信号３４は、メモリ内部アドレス変換回路１１２に入力されて、元の内部アドレス信号に変換される。この結果、内部アドレス発生部２６で生成された内部アドレスの順番に従って、被試験メモリ９８内部のメモリセルがアクセスされることが可能となる。
【００３１】
図４は、本発明によるメモリ試験装置１００におけるパターン発生器６０と不良解析メモリ２０の信号接続図を示す。パターン発生器６０は、シーケンス制御部１２、アドレス発生部１１０、データ発生部１６および制御信号発生部１８を有する。また、不良解析メモリ２０は、不良データ格納メモリ２２と不良履歴格納メモリ２４を有する。不良データ格納メモリ２２は、試験される被試験メモリ９８の容量と同一の容量を有している。
【００３２】
シーケンス制御部１２が、アドレス発生部１１０、データ発生部１６および制御信号発生部１８のシーケンスを制御するシーケンス制御信号３２を生成し、アドレス発生部１１０、データ発生部１６および制御信号発生部１８に供給する。
【００３３】
試験の結果、被試験メモリ９８に不良箇所が存在した場合、後の不良解析のために、パターン発生器６０が、不良解析メモリ２０に、不良救済及び／又は不良解析に関する情報を供給する。アドレス発生部１１０は、不良解析メモリ２０に対して、第１アドレス信号６２および第２アドレス信号６４を２系統で出力する。図２に関連して説明したように、第１アドレス信号６２は、内部アドレス信号または入力アドレス信号のいずれかであり、第２アドレス信号６４も、内部アドレス信号または入力アドレス信号のいずれかである。第１アドレス信号６２および第２アドレス信号６４は、互いに独立して不良解析メモリ２０に供給される。
【００３４】
アドレス発生部１１０は、第１アドレス信号６２を、不良データ格納メモリ２２のアドレスピンに供給し、第２アドレス信号６４を、不良履歴格納メモリ２４のデータピンに供給する。また、データ発生部１６が、不良箇所検出時のデータ信号３８を不良履歴格納メモリ２４のデータピンに供給し、同様に、制御信号発生部１８が、不良箇所検出時の制御信号４０を不良履歴格納メモリ２４のデータピンに供給する。不良データ格納メモリ２２のデータピンには、不良データが供給され、不良履歴格納メモリ２４のアドレスピンには、インクリメント信号が供給される。
【００３５】
その結果、不良データ格納メモリ２２には、第１アドレス信号６２により指定される、被試験メモリ９８の不良箇所に対応するアドレスに、不良データ９６が書き込まれる。また、不良履歴格納メモリ２４には、不良が検出された順に、不良箇所が検出された試験時の第２アドレス信号６４、入力データ信号３８、制御信号４０などの不良履歴情報が書き込まれる。不良データ格納メモリ２２および不良履歴格納メモリ２４に格納された情報は、後の被試験メモリの不良救済および不良解析に用いられる。
【００３６】
従来のアドレス発生部１４は、不良解析メモリ２０に対して１系統の信号伝送線しか有しなかったため、不良データ格納メモリ２２および不良履歴格納メモリ２４に同一のアドレス信号３６しか供給することができなかった。本発明によるアドレス発生部１１０は、不良解析メモリ２０に対して２系統の信号伝送線を有しているので、不良データ格納メモリ２２および不良履歴格納メモリ２４のそれぞれに、独立したアドレス信号６２および６４のそれぞれを供給することができる。そのため、不良データ格納メモリ２２に内部アドレス信号を供給し、不良履歴格納メモリ２４に入力アドレス信号を供給する要求がある場合であっても、２度の試験を行うことなく、１度の試験により、上記要求を実現することが可能となる。
【００３７】
図５は、アドレス発生部１１０の一実施例を示すブロック図である。アドレス発生部１１０は、内部アドレス発生部２６、アドレス変換部２８、被試験メモリ用アドレス出力部１２０、第１アドレス出力部１２２および第２アドレス出力部１２４を有する。
【００３８】
内部アドレス発生部２６は、被試験メモリ９８内部のセル配置に基づいたアドレスを指定する内部アドレス信号を発生する。また、アドレス変換部２８は、被試験メモリ９８内部のセル配置とアドレスピンのピン配置との対応関係に基づいて、内部アドレス信号を、被試験メモリ９８のアドレスピンに入力される入力アドレス信号に変換する。内部アドレス信号および入力アドレス信号は、被試験メモリ用アドレス出力部１２０、第１アドレス出力部１２２および第２アドレス出力部１２４のそれぞれに供給される。被試験メモリ用アドレス出力部１２０、第１アドレス出力部１２２および第２アドレス出力部１２４のそれぞれは、マルチプレクサであってよく、２入力のうちの一方を選択して出力することができる。
【００３９】
被試験メモリ用アドレス出力部１２０は、常に、被試験メモリ９８に入力される入力アドレス信号３４を出力する。そのため、別の実施例においては、被試験メモリ用アドレス出力部１２０は、設けられなくてもよく、アドレス変換部２８の出力が、直接、被試験メモリ９８に供給されてもよい。
【００４０】
第１アドレス出力部１２２は、内部アドレス信号または入力アドレス信号のいずれか一方である第１アドレス信号６２を不良データ格納メモリ２２に出力する。同様に、第２アドレス出力部１２４は、内部アドレス信号または入力アドレス信号のいずれか一方である第２アドレス信号６４を不良履歴格納メモリ２４に出力する。第１アドレス出力部１２２と第２アドレス出力部１２４とは、互いに独立して信号を選択することが可能であり、また、同時に第１アドレス信号６２および第２アドレス信号６４を出力することができる。図４を参照して、第２アドレス出力部１２４は、第２アドレス信号６４を、不良箇所検出時の入力データ信号３８および制御信号４０に対応づけて不良履歴格納メモリ２４に出力するのが好ましい。
【００４１】
図６は、アドレス発生部１１０の別の実施例を示すブロック図である。アドレス発生部１１０は、内部アドレス発生部２６、アドレス変換部２８、被試験メモリ用アドレス出力部１２０、第１アドレス出力部１２２および第２アドレス出力部１２４を有する。図５に示された符号と同一の符号を付された構成は、対応する構成と同一または同様の機能を有する。
【００４２】
この実施例においては、第２アドレス出力部１２４の入力が、被試験メモリ用アドレス出力部１２０および第１アドレス出力部１２２の出力に接続されている。被試験メモリ用アドレス出力部１２０が入力アドレス信号を出力し、第１アドレス出力部１２２が内部アドレス信号を出力するとき、第２アドレス出力部１２４には、入力アドレス信号および内部アドレス信号の双方が入力される。第２アドレス出力部１２４は、入力アドレス信号または内部アドレス信号のいずれか一方を選択して、第２アドレス信号６４を不良履歴格納メモリ２４に供給することができる。
【００４３】
このように、本発明によると、パターン発生器６０と不良解析メモリ２０の間に、２本のアドレス信号伝送線が設けられる。そのため、パターン発生器６０から不良解析メモリ２０のアドレス信号伝送にかかる時間を短縮することが可能となり、メモリ試験の効率を向上することが可能となる。
【００４４】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることができることが当業者に明らかである。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００４５】
【発明の効果】
本発明によると、不良解析および不良救済のためのアドレス信号を、短時間で効率よく不良救済解析メモリに供給することが可能となる、という効果を奏する。
【図面の簡単な説明】
【図１】従来のメモリ試験装置におけるパターン発生器１０と不良解析メモリ２０の信号接続図を示す。
【図２】本発明による被試験メモリ９８を試験するメモリ試験装置１００の実施形態を示すブロック図である。
【図３】パターン発生器６０から被試験メモリ９８に供給されるアドレス信号の変換過程を説明するための図である。
【図４】本発明によるメモリ試験装置１００におけるパターン発生器６０と不良解析メモリ２０の信号接続図を示す。
【図５】アドレス発生部１１０の一実施例を示すブロック図である。
【図６】アドレス発生部１１０の別の実施例を示すブロック図である。
【符号の説明】
１０・・・パターン発生器、１２・・・シーケンス制御部、１４・・・アドレス発生部、１６・・・データ発生部、１８・・・制御信号発生部、２０・・・不良解析メモリ、２２・・・不良データ格納メモリ、２４・・・不良履歴格納メモリ、２６・・・内部アドレス発生部、２８・・・アドレス変換部、３０ａ、３０ｂ・・・選択部、３２・・・シーケンス制御信号、３４・・・入力アドレス信号、３６・・・アドレス信号、３８・・・データ信号、４０・・・制御信号、５０・・・タイミング発生器、５２・・・基準クロック信号、５４・・・タイミング制御信号、６０・・・パターン発生器、６２・・・第１アドレス信号、６４・・・第２アドレス信号、７０・・・波形整形器、７２・・・入力アドレス信号、７４・・・入力データ信号、７６・・・制御信号、８０・・・信号入出力部、８２・・・出力データ信号、９０・・・比較器、９２・・・期待値データ信号、９４・・・良否判定結果、９６・・・不良データ、９８・・・被試験メモリ、１００・・・メモリ試験装置、１１０・・・アドレス発生部、１１２・・・メモリ内部アドレス変換回路、１２０・・・被試験メモリ用アドレス出力部、１２２・・・第１アドレス出力部、１２４・・・第２アドレス出力部
【図１】
0004181694.tif 000002
【図２】
0004181694.tif 000003
【図３】
0004181694.tif 000004
【図４】
0004181694.tif 000005
【図５】
0004181694.tif 000006
【図６】
0004181694.tif 000007