(57)【特許請求の範囲】
【請求項１】
画像処理用のメモリを搭載したカードにより画像処理用のメモリを増設する機能と、前記カードに対応した抵抗を有し前記カードを搭載することにより前記抵抗の両端を短絡させる構造を有する接続回路と、前記接続回路に接続されたＡ／Ｄコンバータに入力される電圧の変化に基づいて前記メモリのメモリ容量および前記カードを検知する装置を備えることを特徴とするファクシミリ装置。
【請求項２】
請求項１の装置において、そのメモリ容量に応じて各画像処理機能のメモリ容量の増加に応じて処理ビット数を増加するよう設定する設定手段を持つことを特徴とするファクシミリ装置。
【請求項３】
請求項２の装置において、そのメモリ容量に応じてＭＴＦ補正、誤差拡散処理等の画像処理機能での参照画素を自動設定する装置を持つことを特徴とするファクシミリ装置。
【請求項４】
請求項３の装置において、メモリ容量を検知した際に画像処理に使用するメモリのマッピングを自動的に行う装置を持つことを特徴とするファクシミリ装置。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、画像処理機能として専用の画像メモリを使用するファクシミリ装置に関する。殊に、本発明のファクシミリ装置は、画像処理機能に専用の画像メモリを使用する画像読み取り手段が設けられたものである。
【０００２】
【従来技術とその問題点】
従来技術においては、特開平５−２８２１９６号公報に記載されているように、「画像処理装置」の増設に際し、メモリモジュールの検知において、メモリモジュールに搭載されている抵抗を並列にグランドに接続してＡ／Ｄコンバータへの入力電圧を降下させることにより、その容量を検出していた。
【０００３】
しかしながら、この文献に記載された従来技術では、追加したメモリモジュールの容量は判断できるが、スロットが複数設けられている場合、何れのスロットにメモリモジュールが搭載されているかを検出することはできず、複数枚のメモリモジュールが搭載された際にメモリへのアクセスをするためには、モジュール自体に制御回路を設ける必要が生じる。
【０００４】
また、この従来技術においては、通常、画像処理用の各補正ビット数は可変でなく予め固定されている。更に、画像処理用の参照画素は可変でなく予め固定されていて、しかも画像処理に使用されるメモリは通常固定されていて、メモリが追加されるときでさえも、予め使用されていたメモリ領域のマッピングは変更されない、という不備な点が多々あった。
【０００５】
【発明が解決しようとする課題】
そこで、このような煩わしさを避けるために、本発明では、その制御回路を設ける必要がなく、更に簡易にメモリモジュールの容量検出を行うことを可能にすることを技術的な解決課題の１つとしている。
【０００６】
また、従来技術においては、通常、画像処理用の各補正ビット数は可変でなく予め固定されている点に対し、本発明においては、画像メモリを追加できるようにしてその追加容量に応じた各補正ビット数を自動設定できるように改良している。
【０００７】
更に、従来技術においては、通常、画像処理用の参照画素は可変でなく予め固定されているのであるが、本発明においては、画像メモリを追加できるようにして、その追加容量に応じた参照画素を自動設定できるように為すことをも課題の１つとして加えている。
【０００８】
またさらに、従来技術においては、通常、画像処理に使用されるメモリは固定されていて、メモリが追加される場合にも、予め使用されていたメモリ領域のマッピングは変更されない状況にあったが、これに対し、本発明においては、メモリ容量が変更された際にはそのメモリ容量に最適なマッピングを行うことによって、転送速度の効率を高めることを更なる技術課題としている。
【０００９】
【課題を解決するための手段】
請求項１に記載の発明は、ファクシミリ装置に、画像処理用のメモリを搭載したカードにより画像処理用のメモリを増設する機能と、前記カードに対応した抵抗を有し前記カードを搭載することにより前記抵抗の両端を短絡させる構造を有する接続回路と、前記接続回路に接続されたＡ／Ｄコンバータに入力される電圧の変化に基づいて前記メモリのメモリ容量および前記カードを検知する装置を備えることを特徴とする。この発明によれば、画像メモリ容量を自動的に検知できる自動検知手段により、容易にかつ自動的に画像メモリを増設することができる利点がある。
【００１０】
請求項２に記載の発明は、ファクシミリ装置に設けた画像処理装置として、そのメモリ容量に応じて各画像処理機能のメモリ容量の増加に応じて処理ビット数を増加するよう設定する設定手段を加えたことを特徴とする。この請求項２に記載の発明によれば、画像処理ビット自動設定手段により、画像メモリを増設した際に最適な画処理ビット数（容量）を設定することができ、これに基き高品質な画像処理を行うことが可能となる。
【００１１】
請求項３に記載の発明は、ファクシミリ装置に設けた画像処理装置として、そのメモリ容量に応じてＭＴＦ補正、誤差拡散処理等の画像処理機能での参照画素を自動設定する手段を更に設けたことを特徴とする。この発明によれば、画像処理に際し、参照画素自動設定手段により、画像メモリを増設した際に最適な参照画素（容量）を設定することができ、請求項２と同様に、高品質な画像処理を行うことができる。
【００１２】
請求項４に記載の発明は、ファクシミリ装置に設けた画像処理装置として、メモリ容量を検知した際に画像処理に使用するメモリのマッピングを自動的に行う手段を附加したことを特徴とする。
この自動マッピングによれば、画像メモリを増設した際に最適なメモリマッピングを行うことができ、データ転送を効率よく為し得る。
【００１３】
【実施の態様】
ファクシミリ装置に対し画像メモリの増設することについて、補説する。請求項１に記載の発明は、ファクシミリ装置に、画像用メモリを専用メモリボードで増設する機能を有する装置を備えたものであって、この装置に既設の後述する符番１６のＶＲＡＭのメモリ容量および搭載され得る増設分のＶＲＡＭカード等のスロットをＡ／Ｄ入力ポートで自動検知する画像処理装置を備えたものである。具体的には、使用されている画像メモリ容量を自動的に検知できる自動検知手段により、容易にかつ自動的に、増設すべき画像メモリ容量を判断し、必要な画像メモリを増設することができる。
【００１４】
【実施例】
図１の全体ブロック図に基づいて説明する。
符番１のＣＰＵはファクシミリ装置の全体を制御するメインの８ビットＣＰＵであり、演算処理は全てここで行われる。符号２のＳＲＡＭはファクシミリの制御を行う為に使用するワークＲＡＭ部分であり、ソフト制御にて使用される。符号３のメモリインターフェースは符番２のＳＲＡＭおよび符番４のＤＲＡＭ、符番９のＲＯＭにアクセスする為の制御を行っている回路であり、アドレス領域を検知してそのアドレスがＳＲＡＭ、ＤＲＡＭ、ＲＯＭのどこかを判別してリード信号、ライト信号、チップセレクト信号、アドレス信号、ＲＡＳ信号、ＣＡＳ信号を発生する。符号４のＤＲＡＭは主にファクシミリ装置に使用する留守番電話機能の音声録音およびメモリ送受信用のページメモリに使用される。符番５の割り込みコントローラはシステムの割り込みを制御する回路であり、タイマー割り込み、モデム割り込み、サーマルヘッドを使用する際のサーマル割り込み等の割り込みを制御している。符号６のリセットコントローラはリセットの処理を行っており、ウオッチドッグタイマー、ＲＡＭ暴走検知、ＲＯＭ暴走検知、ソフトリセット等のリセット処理を行っている。符号７のＤＭＡコントローラはＤＭＡ制御を行っている回路であり、プロッタデータをサーマルヘッド駆動回路に送るＤＭＡ、２値化データをラインバッファに送るＤＭＡ、シリアルデータをＳＲＡＭに保存するＤＭＡ等を制御している。８のパラレルインターフェースはファクシミリエンジンチップの入出力ポートの入出力処理を行っている回路であり、入出力ポートにより各センサー入力の監視、アナログスイッチの制御、モーター制御、各種装置の制御等を行っている。符番９のＲＯＭはシステム全体を制御するファームウェアが入っている。符番１０の画像処理回路はスキャナーで読み取ったアナログデータを画像処理回路内部のＡ／Ｄコンバータによりアナログからデジタルデータに変換し、変換されたデジタルデータをシェーディング補正、ピークレベル補正、γ補正、ＭＴＦ補正、誤差拡散処理、自動濃度調整、平滑化処理、像域分離処理、孤立点除去、ＯＲ処理等の画像処理を行った後に２値化されたデータを８ビット単位でラインバッファにＤＭＡ転送する処理を行っている。符番１１のＶＲＡＭインターフェースはシェーディング補正やＭＴＦ補正等に使用するＶＲＡＭへ制御信号を発生する回路であり、アドレス信号、リード信号、ライト信号、チップセレクト信号を発生する。符番１２の画処理機能設定回路は、後述する符番１３のメモリ検知回路の情報に基いて画処理機能の設定を行う回路であり、この回路において暗出力補正、シェーディング補正、ＭＴＦ補正、誤差拡散処理の各処理ビット数やＭＴＦ補正、誤差拡散処理の参照画素の設定が行われる。符番１３のメモリ検知回路は、符番１４のＶＲＡＭカード１及び／又は符番１５のＶＲＡＭカード２があるか否かを検出する回路であり、検知回路については更に実動作の点につき後述する。なお、符番１４及び１５はそれぞれＶＲＡＭカードであり、両者とも画像処理専用に使用されるメモリである。符番１６はＶＲＡＭであり、これは最初から搭載されているメモリであり、必要最低限の画像処理を行う為のメモリ容量となっている。
【００１５】
ここで、本発明の実動作について、（要すれば、図２のメモリ容量検出回路をも参照しながら、）図３のフローチャートによって説明する。
【００１６】
最初に行うことはメモリサイズのチェックである。ＶＲＡＭカードの容量を検知する必要があり、メモリ容量検知は図２のような回路にて検知を行う。ファクシミリ装置本体には増設メモリスロットの容量に応じた抵抗が記載されており、その回路は図２のようになっている。ＶＲＡＭカードが未搭載の場合には、Ａ／Ｄコンバータへの入力電圧は、Ｖ＝Ｒ４／（Ｒ１＋Ｒ２＋Ｒ３＋Ｒ４）×５となる。ＶＲＡＭカード１のみが搭載されている場合には、Ｖ＝Ｒ４／（Ｒ１＋Ｒ３＋Ｒ４）×５となる。Ａ／Ｄコンバータに入力された電圧はデジタルデータに変換され、そのデジタルデータは判定回路に送られて、その値がどの範囲に該当するかでＶＲＡＭ容量の検知を行い得る。更に、抵抗値の設定により、ＶＲＡＭカード１が搭載されているか、ＶＲＡＭカード２が搭載されているかを直ちに検出することができ、デジタル信号によりＶＲＡＭ容量の検知情報は判定回路から図１の符番１２に示した画処理機能設定回路に送られる。
【００１７】
次に画処理機能の設定を行う。ＶＲＡＭ容量に応じて、図１の符番１２の回路において画処理機能の設定を行う。ここで、設定する項目としては暗出力補正のビット数、シェーディング補正のビット数、ＭＴＦ補正のビット数および参照画素数、γ補正のビット数およびγテーブル、誤差拡散処理のビット数および参照画素数、孤立点除去処理の参照画素数、ＯＲ処理の参照画素数などである。
【００１８】
１例として、ＭＴＦ補正のビット数および参照画素数の設定について説明する。ＶＲＡＭカードが搭載されていないと判定されたときには、ＭＴＦ補正のビット数は４ビット、参照画素数は３画素×３画素のマトリクスとして補正演算される。ＶＲＡＭカードが１枚搭載されているときには、ＭＴＦ補正のビット数は８、参照画素数は５画素×５画素のマトリクスとして補正演算される。ＶＲＡＭカードが２枚搭載されているときには、ＭＴＦ補正のビット数は１２、参照画素数は５画素×５画素のマトリクスにて補正演算される。このようにＶＲＡＭ容量が増えれば増えるほど、高性能な画像処理条件に適合するように、ＭＴＦ補正のビット数および参照画素数が設定されることとなる。
【００１９】
画像処理機能が設定されると、次にメモリマッピング及び画処理ビット数の設定が行われる。ここで注意すべきは、メモリマッピングは、追加されたＶＲＡＭ領域に追加されたビットデータが保存される訳ではなく、ＶＲＡＭ領域が検知されるとその領域に適合するようにメモリマッピングが再構築される。例えば、ＭＴＦ補正において、ＶＲＡＭカード無しの場合には４ビットのデータが符番１６のＶＲＡＭ領域に保存される。ＶＲＡＭカード１が追加された場合には、処理ビット数が８となるが、これは初めの（設定当初の）４ビットが符番１６のＶＲＡＭ領域に、追加の４ビットが符番１４のＶＲＡＭカード１領域に保存されるわけではない。既述したように、ここではメモリマッピングが再構築され、８ビットのデータが符番１５または１６のＶＲＡＭ領域に保存される。
【００２０】
参照画素数の設定については、ＶＲＡＭカード無し状態でも５画素×５画素のマトリクスのレジスタ群が用意されており、ＶＲＡＭカードの有無によりそのレジスタ群からＶＲＡＭへのデータアクセスの可否を決定する仕組みになっている。
【００２１】
【発明の効果】
請求項１の発明によれば、画像メモリ容量を検知できるため、必要なメモリ容量となるように画像メモリを増設することができる。
【００２２】
請求項２に記載の発明によれば、画像メモリを増設した際に最適な画処理ビット数（容量）を設定することができ、これに基き高品質な画像処理を行うことが可能となる。
【００２３】
請求項３の発明によれば、画像処理に際し、参照画素自動設定手段により、画像メモリを増設した際に最適な参照画素（容量）を設定することができ、高品質な画像処理を行うことができる。
【００２４】
請求項４に記載の発明によれば、画像メモリ自動マッピング手段により、画像メモリを増設した際に最適なメモリマッピングを行うことができ、データ転送の効率を高めることが可能となる。
【図面の簡単な説明】
【図１】 本発明のファクシミリ装置全体のブロック図である。
【図２】 本発明のファクシミリ装置に設けられる画像メモリ容量検出のための回路図である。
【図３】  本発明の画像処理のフローチャートである。
【符号の説明】
１……ＣＰＵ
２……ＳＲＡＭ
３……メモリインターフェース
４……ＤＲＡＭ
５……割込みコントローラ
６……リッセットコントローラ
７……ＤＭＡコントローラ
８……パラレルインターフェース
９……ＲＯＭ
１０……画像処理回路
１１……ＶＲＡＭインターフェース
１２……画処理機能設定回路
１３……メモリ検知回路
１４……ＶＲＡＭカード１
１５……ＶＲＡＭカード２
１６……ＶＲＡＭ
【図１】
0004141586.tif 000002
【図２】
0004141586.tif 000003
【図３】
0004141586.tif 000004