(57)【特許請求の範囲】
【請求項１】
電流増幅手段を備えた、位相同期ループを含むチューニングシステムに特に用いられる、電流を生成するための、チャージポンプにおいて、
当該電流増幅手段が、トランスリニア回路を有することを特徴とするチャージポンプ。
【請求項２】
前記トランスリニア回路が、
− 入力端子と、
− 出力端子と、
− バイアス電圧が印加されるベース、供給電圧手段に接続されたコレクタ、および前記入力端子に接続されたエミッタを備えた第１のトランジスタと、
− 前記第１のトランジスタのベースに接続されたベース、および前記供給電圧手段に接続されたコレクタを備えた第２のトランジスタと、
− 前記第１のトランジスタのエミッタに接続されたベース、前記第２のトランジスタのエミッタに接続されたコレクタ、および電流源に接続されたエミッタを備えた第３のトランジスタと、
− 前記第２のトランジスタのエミッタに接続されたベース、前記出力端子に接続されたコレクタ、および前記電流源に接続されたエミッタを備えた第４のトランジスタと、
を有することを特徴とする請求項１に記載のチャージポンプ。
【請求項３】
前記各トランジスタが、npnトランジスタであることを特徴とする請求項2に記載のチャージポンプ。
【請求項４】
前記バイアス電圧が、前記供給電圧手段によって生成された供給電圧のほぼ半分の電圧であることを特徴とする請求項2又は3に記載のチャージポンプ。
【請求項５】
請求項1〜4のいずれかに記載のチャージポンプを含むクロック再生回路。
【請求項６】
周波数同期ループおよび位相同期ループを形成する発振手段を有する請求項5に記載のクロック再生回路。
【請求項７】
−  光ファイバーチャンネルに結合されているセンサからの入力信号を受信するための入力部と、
−  リファレンス信号として前記入力信号を受信する前記入力部に結合されている請求項5又は6に記載のクロック再生回路と、
−  前記クロック再生回路と前記入力部に接続されており当該入力信号と前記クロック再生回路からの出力信号とに応じてディジタル出力信号を生成するためのデータ再生回路と、
−  前記ディジタル出力信号を出力するための出力部と、
を備える光ファイバーチャンネル用レシーバー。
【発明の詳細な説明】
【０００１】
【発明が属する技術分野】
本発明は、チャージポンプ、特に、電流増幅手段を備えた、電流を生成するための、位相同期ループを含むチューニングシステムに用いられるチャージポンプに関する。
【０００２】
【従来の技術】
チャージポンプは、例えば、大きなチューニングレンジを有する(Sonet/SDHアプリケーション)位相同期ループ（以下、「PLL」と称する。）を含むチューニングシステムで使用される。この場合、好ましい適用例は、データ・クロック再生（DCR）機能である。しかしながら、このようなチャージポンプは、リニアフェイズ検知器との関係において、ほとんどのタイプのチューニングシステムにおいて使用することが出来るので、上記のような実施によって、このようなチャージポンプの適用の一般性が損なわれることはない。
【０００３】
PLLのもとでは、位相検知器(PD)は、差動チャージポンプの入力を差動的に駆動する。チャージポンプは、線形モードで駆動しなければならないので、これを、線形タイプ又はバンバン(bang-bang)タイプとすることが出来る。バンバン位相検知器を使用するときには、差動チャージポンプの入力パルスは、矩形波信号であり、かつ差動チャージポンプによって線形に増幅される。
【０００４】
EP 0718978A1には、低域通過フィルタネットワークと、低域通過フィルタの2個の所定のノードに実質上連続した態様で同じ電流を注入する同一の2個の電流ジェネレータと、各々が電流を引き出すことが可能な、当該ノードに接続されているスイッチング制御される同一の2対の電流ジェネレータとを備えた差動チャージポンプが開示されている。これらの2対の各々を形成するこれら2個のジェネレータは、一対の制御信号のうちの一方と、制御信号の当該対の他方の反転信号とによってそれぞれ制御される。4個のスイッチ制御されるジェネレータを、すべて同じタイプとしても良い。低域通過フィルタの2個のノードに同じ電流を連続的に注入するために使用される2個の電流ジェネレータは、共通のフィードバックループによって制御される。低域通過フィルタネットワークは、スイッチング制御された電流ジェネレータによって充電しかつ放電させることが出来る。
【０００５】
US 6,111,470には、回路帯域幅を広げることによって、PLL回路のスイッチング時間を減少させることが出来る、チャージポンプのノイズを除去するPLL回路が開示されている。チャージポンプは、PLL回路の中で電圧制御発振器(VCO)を駆動するために、共通に使用されている。回路帯域幅を広げることは、チャージポンプが発生元であるノイズを増大させる。このようなチャージポンプによるノイズを減少させるために、チョッパー安定装置回路が、十分に高い周波数までノイズを変調し、その結果、低域通過フィルタにより変調されたノイズがフィルタ除去される。
【０００６】
US5,485,125には、チャージポンプ回路内のコンデンサーをチャージしたり放電することにより生成された制御信号によって制御される電圧制御発振器（VCO）を含む位相同期された可変周波数発振器の構成が、開示されている。チャージポンプ回路は、VCO出力の位相を検知する位相検知器からのアップ又はダウンコマンド信号によって駆動される電流源を含んでいる。各コマンド信号が同時にアクティブな場合には、論理ゲート回路は、電流源の電流の上昇時間に適合化されている遅延素子を介して、位相検知器にリセットパルスを供給する。この遅延素子は、電流源を構成するトランジスタのうちの一方と一対のスイッチ群を形成するトランジスタを含んでいる。リセット信号は、このようなトランジスタの電流が、論理ゲート回路によりターンオンされ、その通常電流の選択された部分に到達したときに、生成される。
【０００７】
さらに、上述されたものと同様の態様のチャージポンプを含むPLL回路は、US5,534,823 A、US5,943,382 AおよびUS 5,113,152 Aに示されている。
【０００８】
本発明の目的は、線形特性が良好な増幅ゲインを有し、かつコレクタ−ベース電圧がゼロのときに、出力トランジスタが適切に動作するように、直流シフトも実行する電流増幅手段を含むチャージポンプを提供することである。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、本発明は、特に、電流増幅手段を備えた、電流を生成するための、位相同期ループを含むチューニングシステムに用いられるチャージポンプにおいて、当該電流増幅手段が、トランスリニア回路を含むことを特徴とする。
【００１０】
本発明によると、電流を生成するための電流増幅手段がトランスリニア回路を含むので、位相同期ループを含むチューニングシステムで使用可能なチャージポンプを提供することが出来る。
【００１１】
さらに有利な具体例は各従属項の中で規定されている。
【００１２】
本発明の好ましい実施例の中で、前記トランスリニア回路は、入力端子と、出力端子と、バイアス電圧が印加されるベース、供給電圧手段に接続されたコレクタ、および前記入力端子に接続されたエミッターを備えた第1のトランジスターと、前記第1のトランジスターのベースに接続されたベース、前記供給電圧手段に接続されたコレクタを備えた第2のトランジスタと、前記第1のトランジスターのエミッターに接続されたベース、前記第2のトランジスターのエミッターに接続されたコレクタ、前記出力端子に接続されたエミッタを備えた第3のトランジスタと、前記第2のトランジスタのエミッタに接続されたベース、電流生成手段に接続されたコレクタ、前記出力端子に接続されたエミッタを備えた第4のトランジスタとを有する。前記各トランジスタはnpnトランジスタとすることが出来、さらに、前記バイアス電圧は、前記供給電圧手段(VCC)によって生成された供給電圧のほぼ半分の電圧とすることが出来る。
【００１３】
電流増幅手段は、本発明によって線形特性が良好な増幅ゲインを得る。PLLのもとで、バンバン位相検知器を使用する場合には、入力パルスはチャージポンプによって線形に増幅される矩形波信号である。入力に本発明の構造を持つ電流アンプを使用する利点は、2つある。
【００１４】
第1に、PLL環境のもとでの位相検知器の電流レベルには、必ずしも、最良のカットオフ周波数ループを達成するために最適なものが選択されていない。それは、ある因子で電流を自由にスケーリングするより大きな柔軟性を可能にする。チャージポンプの出力とループフィルタ（存在する場合には）の出力は、入力から絶縁されていて、かつ異なる構成において望まれる共通モード制御を実現させることが好ましい。
【００１５】
第2に、この電流増幅手段は、コレクタ−ベース電圧がゼロのときに出力トランジスタが適切に動作するように直流シフトを行う。
【００１６】
本発明の上記目的と他の目的および特徴は、以下、添付の各図面を参照して説明する好的な具体例の記述から明らかになる。
【００１７】
【発明を実施するための形態】
以下、本発明の実施形態について図面を参照して説明する。
【００１８】
図１は、本発明の好適な実施形態のチャージポンプの原理回路図である。トランジスタＱ１３、Ｑ１１、Ｑ９およびＱ１は、第１の電流増幅レベルシフト回路を規定し、トランジスタＱ１４、Ｑ１２、Ｑ１０およびＱ２は、第２の電流増幅レベルシフト回路を規定している。第１のトランジスタＱ１３およびＱ１４のベースには、供給電圧ＶＣＣのおよそ半分である一定電圧ＶＢＩＡＳ２にバイアス電圧がかけられる。トランジスタＱ１３のエミッタを第１の電流ソースＩｏ（１＋ｘ）に接続する第１ノードは、第１入力ＩＮ＋端子を規定し、かつ、トランジスタＱ１４のエミッタ３を第２の電流ソースＩｏ（１−ｘ）に接続する第２ノードは、第２の入力端子ＩＮ−を規定する。
【００１９】
トランジスタＱ１３、Ｑ１１、Ｑ９、Ｑ１およびＱ１４、Ｑ１２、Ｑ１０、Ｑ２は、それぞれ、トランスリニアループに接続されている。すなわち、第２のトランジスタＱ１１よびＱ１２のベースは、第１のトランジスタＱ１３およびＱ１４のベースに接続し、コレクタは、供給電圧手段（ＶＣＣ）に接続している。第３のトランジスタＱ９およびＱ１０のベースは、第１のトランジスタＱ１３およびＱ１４のエミッタに接続し、コレクタは、第２のトランジスタＱ１１およびＱ１２のエミッタに接続し、エミッタは電流源ｋＩｏに接続している。また、第４のトランジスタＱ１およびＱ２のベースは、第２のトランジスタＱ１１およびＱ１２のエミッタに接続し、コレクタは、出力端子ＯＵＴ−およびＯＵＴ＋に接続し、エミッタは、電流源ｋＩｏに接続している。実際に、トランジスタＱ１３およびＱ１４には、前述したバイアス電圧ＶＢＩＡＳ２の同じベース電圧が加えられるので、トランジスタＱ１３、Ｑ１１、Ｑ９、Ｑ１のベース−エミッタ電圧とトランジスタＱ１４、Ｑ１２、Ｑ１０、Ｑ２のベース−エミッタ電圧には、それぞれ以下の関係式（１）（２）が成り立つ。
ＶＢＥ１３ ＋ ＶＢＥ９ ＝ ＶＢＥ１１ ＋ ＶＢＥ１ …（１）
ＶＢＥ１４ ＋ ＶＢＥ１０ ＝ ＶＢＥ１２ ＋ ＶＢＥ２ …（２）
さらに、トランジスタＱ１３、Ｑ１１、Ｑ９、Ｑ１のコレクタ電流とトランジスタＱ１４、Ｑ１２、Ｑ１０、Ｑ２のコレクタ電流には、それぞれ以下の関係式（３）（４）が成り立つ。
ＩＣ１３ ｘ ＩＣ９ ＝ ＩＣ１１ ｘ ＩＣ１ …（３）
ＩＣ１４ ｘ ＩＣ１０ ＝ ＩＣ１２ ｘ ＩＣ２ …（４）
【００２０】
トランジスタQ11とQ9を流れる電流は等しいので、トランジスタQ1を流れる電流は、エミッタのサイズでスケーリングできる入力電流の複製となる。また、トランジスタQ12とQ10とを流れる電流が等しいので、トランジスタQ2を流れる電流は、エミッタのサイズでスケーリングできる第2反転入力電流の複製となる。したがって、Io(1+x)とIo(1-x)との入力差分電流は、トランジスタQ1とQ2によりそれぞれ決定される因数kによりトランジスタQ1およびQ2のコレクタで複製されかつスケーリングされる。
【００２１】
PMOSトランジスタM5、M6は、ダイナミックエレメント一致回路4からアウトプットループフィルタ2を分離する回路の利得を増大させるカスコード・トランジスターとして機能する。アウトループフィルタ2は、ダイナミックエレメント一致回路4のスイッチングの結果により生成された偽信号をローカルフィルタでフィルタリングするために設けられている。
【００２２】
さらに、第1出力端子OUT+と反転第2出力端子OUT-との差分出力を、供給電圧VCCのほぼ半分の電圧である共通モード電圧として維持するための共通モード回路6が設けられている。共通モード回路6は、第1出力端子OUT+と反転第2出力端子OUT-との差分出力で、共通モード電圧を測定し、トランジスタQ1とQ2とのコレクタ電流kIoと等しいPMOSトランジスタM5、M6のDC電流が、PMOSトランジスタM5、M6を流れるまで、ネット(netto)電流を調節する。
【００２３】
出力ループフィルタ2には、第1出力端子OUT+と反転第2出力端子OUT-からの差分出力が入力される。むしろ、出力ループフィルタ2は、例えば、電圧制御発振器（VCO）のチューニング・ポートへ差分出力信号を出力する前にカットするローパスフィルタとして機能する。
【００２４】
トランジスタQ11とQ12のエミッタの共通モード電圧であるVBIAS2-VBE11とVBIAS2-VBE12とは、それぞれ、共通のモード回路6によって検知される。
【００２５】
第1および第2共通モードの電流源14および16は、共通モードのバイアス電流を生成し、かつ生成された共通モードのバイアス電流を出力端子OUT+/OUT-の差分出力に与えるために設けられている。バイアス電流は、定常状態では、出力共通モード電圧が供給電圧VCCのおよそ半分、つまりVCC/2となるように選択される。
【００２６】
出力端子OUT+/OUT-の共通モード電圧が、その所望電圧（VCC/2）と異なるとき、その差分が共通モード回路6によって増幅される。さらに、その差分は、第1および第2の共通モード電流源14および16によって生成されたバイアス電流から減算される。PMOSトランジスタM5およびM6を流れるネット電流は、その差を正確に共通モード電圧に規制することが出来る。
【００２７】
トランジスタQ11とQ12のエミッタの共通モード電圧が、供給電圧VCCの半分、つまりVCC/2となるように、電圧VBIAS2を選ぶことによって、出力トランジスタQ11とQ12は、コレクタ−ベース電圧がゼロレベルとなり、それによって、これらの有限の出力抵抗により、アーリー効果が最小になる。
【００２８】
ダイナミックエレメント一致回路4は、PMOSトランジスタM5とM6とを流れるネット電流の1/fノイズを減少させると同時に、そのオフセットも減少させる役割を果たす。ダイナミックエレメント一致回路4における信号の変換が、ループフィルタ2のカット周波数よりはるかに高い周波数で行われる場合には、ダイナミックエレメント一致回路4からの偽信号は、出力ループフィルタ2によってフィルタ除去される。
【００２９】
差分チャージポンプの差分出力の如何なるオフセット電圧も、PLLの動作を停止させるというエラーの役割をする場合には、その効果は、VCOの周波数をシフトさせることになる。バーストタイプの信号が、PLLの位相検知器に加えられる場合には、2個のバースト信号間の不活性期間は、VCOの周波数ドリフトに変換される。したがって、PLLは、周波数獲得プロセスを再開しなければならず、これには余分な時間が必要となる。このような状況では、ダイナミックエレメント一致回路4は、明らかに大きな効果をもたらす。1/fノイズが減少することは、PLLの出力での残存位相ノイズが減少することも意味する。
【００３０】
差分の実行は、共通モードのノイズと、基板と電源から来るノイズに対し頑強である。これにより、VCOの利得定数を減少させた状態で、出力での2個のスイングが可能になり、これも、PLLの残存位相ノイズを減少させることになる。
【００３１】
光ファイバー通信の到来は、集積密度を高くすることと、既存のパッケージの熱特性には限界があることに対処するために、低電力でなければならない、完全に集積化された光学レシーバーをもたらした。通常、PLLを搭載したレシーバー側、データ・クロック再生ユニット(DCR)では、クロック情報を再生したり、再度入力されるデータの時間を計ることが必要である。
【００３２】
図2は、VCO 22を有するクロック再生回路20の好ましい具体例を示す図である。VCO22は、制御信号発生器24を含む周波数同期ループの一部を形成する。VCO 22は、制御信号発生器24に結合されるチューニング・ポート22aを備える。制御信号発生器24は、水晶のようなリファレンス信号発生器26からリファレンス信号Srefを受信する。VCO 22は、入力信号Sinとフィードバック信号Sbとの間の位相差を示す位相差信号Sdを生成する位相検知器28を有する位相同期ループの一部を形成する。フィードバック信号Sbは、分周器30によってVCO22の出力信号を分周することによって得られる。さらに図2に示すクロック再生回路20は、チャージポンプ40を含む。チャージポンプ40は、入力部で位相検知器28からの出力信号を受信し、かつその出力が、VCO22のチューニング・ポート22bに接続されている低域フィルタ42に信号を出力する。
【００３３】
図3は、光ファイバーチャンネル52用のレシーバー50の好ましい具体例を示す図である。レシーバー50は、光ファイバーチャンネル52に接続されるセンサ54から入力信号Sinを入力する入力部56を有する。レシーバー50は、光ファイバーチャンネル52に接続されたセンサ54からの入力信号Sinを受信する入力部56を含む。図3に示すレシーバー50は、入力部56に結合されていて、入力信号Sinをリファレンス信号として処理する図2に示すクロック再生回路20を含む。データ再生回路58は、クロック再生回路20と入力部56とに結合されていて、かつ入力信号Sinに応じてディジタル出力信号Soutを生成する出力部60を有する。
【００３４】
図4は、位相同期ループと周波数同期ループを含むデータ・クロック再生ユニットのより好ましい具体例を示す図である。図4に示すデータ・クロック再生ユニットは、一方のVCOが、周波数同期ループの一部を形成していて、他方のVCOが、位相同期ループの一部を形成している、整合されたVCOを有する。さらに、図4に示すデータ・クロック再生ユニットは、2個のチャージポンプを有する。一方のチャージポンプCP1は、周波数同期ループに含まれていて、かつ他方のチャージポンプCP2は、位相同期ループに含まれている。さらにまた、図4に示すデータ・クロック再生ユニットは、複数の低域フィルタを有する。第1の低域フィルタLPF1は、周波数同期ループに含まれていて、かつ第2の低域フィルタLPF2は、位相同期ループに含まれている。
【００３５】
図2に示すクロック再生回路の低域フィルタ42、および図4に示すデータ・クロック再生ユニットの低域通過フィルタLPF1およびLPF2は、図1を用いて説明したようなチャージポンプの手段として既に示した低域通過フィルタであることは、留意すべきである。
【図面の簡単な説明】
【図１】  本発明の好適な具体例の差分チャージポンプの原理回路図である。
【図２】  チャージポンプを含むクロック再生回路の好ましい具体例を示す図である。
【図３】  図2のクロック再生回路を含む光ファイバチャンネル用のレシーバーの好ましい具体例を示す図である。
【図４】  データ・クロック再生ユニットの一層の好ましい具体例を示す図である。
【符号の説明】
2  アウトループフィルタ
4  ダイナミックエレメント一致回路
6  共通モード回路
14  第1の共通モードの電流源
16  第2の共通モードの電流源
Q1、Q2、Q9、Q10、Q11、Q12、Q13、Q14  トランジスタ
M5、M6   PMOSトランジスタ
20  クロック再生回路
22  VCO
22a, 22b  チューニング・ポート
24  制御信号発生器
26  リファレンス信号発生器
28  位相検知器
30  分周器
50  レシーバー
52  光ファイバーチャンネル
54  センサ
56  入力部
58  データ再生回路
60  出力部
CP2  チャージポンプ
LPF1  第1の低域フィルタ
LPF2  第2の低域フィルタ
【図１】
0004065423.tif 000002
【図２】
0004065423.tif 000003
【図３】
0004065423.tif 000004
【図４】
0004065423.tif 000005