(57)【特許請求の範囲】
【請求項１】
基準電位端子と、前記基準電位に対し、所定の電位の電圧を電源電圧として受ける電源端子と、少なくとも２つの入力端子と、この２つの入力端子に直列に接続される整流素子と、前記２つの入力端子に並列に接続される整流回路と、この整流回路の出力によって発光素子が駆動されるフォトカプラと、予め設定されたバイアス電圧を有し、前記フォトカプラの出力素子で、あるいは入力により前記２つの入力端子間が電気的に低抵抗にされると、前記バイアス電圧を変化するバイアス回路と、このバイアス回路のバイアス電圧を検出信号として受け、変化電圧を検出する比較回路と、を備えたことを特徴とする入力検出回路。
【請求項２】
前記比較回路の検出用入力部には、逆電圧印加を防止するための整流素子を接続したことを特徴とする請求項１記載の入力検出回路。
【請求項３】
それぞれの入力端子と直列に接続された整流素子間に、逆電圧印加防止用整流素子と直列に短絡防止用電流制限用素子を接続したことを特徴とする請求項２記載の入力検出回路。
【請求項４】
前記入力端子と並列に設けられた整流回路の出力部に直列に、定電圧ダイオードを設けたことを特徴とする請求項１記載の入力検出回路。
【請求項５】
前記フォトカプラの入力側の発光素子と並列に抵抗を接続し、前記比較回路の検出側入力に入力されるバイアス抵抗によるフォトカプラの発光素子への入力電圧を、フォトカプラの発光素子の動作電圧より低くなるようにしたことを特徴とする請求項１記載の入力検出回路。
【請求項６】
前記２つの入力端子に、前記直列に接続される整流素子か、並列に接続される整流回路を選択的に切り替えて接続する切替回路を備えたことを特徴とする請求項１記載の入力検出回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は種々な電気機器の入力部に採用できる、多種の入力方法にも対応できる万能の入力を検出する入力検出回路に関する。
【０００２】
【従来の技術】
従来のディジタル入力回路としては、電圧入力は電圧入力専用の回路、接点入力は設定入力専用の回路を用いるか、あるいは別々の入力端子を設けることにより、内部で論理和回路を用いるものが主である。
次に、アナログ比較回路を用いて、ハイ、パス、ローの回路を構成させ、２つの比較回路の基準電圧に幅をもたせ、電圧入力がなく、接点入力もない場合、検出入力電圧を２つの基準電圧の中間となるようにバイアスを設ける。接点短絡入力があると、このバイアスされた検出入力電圧が低い方の基準電圧より低くなるように定数を設定し、片方の比較回路が検出し、また電圧入力の場合は高い方の基準電圧より検出入力電圧が高くなるように定数を設定し、他方の比較回路が検出し、２つの比較回路の出力を論理和回路を用いて出力するものがある。
【０００３】
【発明が解決しようとする課題】
上記した従来のディジタル入力回路では、同一端子に電圧を入力した場合と、接点の短絡入力した場合、電圧があることと電圧がないと言う論理的矛盾であり、トランジスタやＴＴＬ、ＣＭＯＳ、ＩＣ等を用いると、論理が逆転して、後の信号処理ができないという問題が発生する。
【０００４】
そのため、電圧入力なのか接点なのかを別に指示入力し、信号の変換をしなければならないという問題がある。
また、従来のアナログ入力回路の場合、１回路のみの場合は問題とはならないが、同一電源に複数の入力検出回路を用い、特に入力電圧の＋側が共通コモンの場合は、検出回路のＧＮＤが共通のため、１回路の電圧入力の場合に、他の入力検出回路が全て動作してしまうという問題がある。
【０００５】
また、その上、高価な比較回路を多く使うため、大変高価なものとなる欠点がある。
この発明は上記問題点に着目してなされたものであって、多種の入力方法にも対応でき、簡易で安価な入力検出回路を提供することを目的としている。
【０００６】
【課題を解決するための手段】
この発明の入力検出回路は、基準電位端子と、前記基準電位に対し、所定の電位の電圧を電源電圧として受ける電源端子と、少なくとも２つの入力端子と、この２つの入力端子に直列に接続される整流素子と、前記２つの入力端子に並列に接続される整流回路と、この整流回路の出力によって発光素子が駆動されるフォトカプラと、予め設定されたバイアス電圧を有し、前記フォトカプラの出力素子で、あるいは入力により前記２つの入力端子間が電気的に低抵抗にされると、前記バイアス電圧を変化するバイアス回路と、このバイアス回路のバイアス電圧を検出信号として受け、変化電圧を検出する比較回路と、を備えている。
【０００７】
この入力検出回路において、２つの入力端子に接点入力、電圧入力が無い場合は、比較回路の検出側入力電圧の方が比較電圧よりも高く、比較回路から検出信号が出力されない。
接点入力があると、２つの入力端子間が短絡され、直列に接続される整流素子の順方向電圧が比較回路の検出側入力電圧となるので、極めて低い電圧となり、比較回路は入力検出信号を出力する。
【０００８】
また、２つの入力端子に所定の極性の電圧が印加されると、その電圧が整流回路の順方向素子を経て、フォトカプラの発光素子に与えられるため、発光素子が発光し、フォトカプラの出力トランジスタがＯＮし、比較回路の検出側入力電圧をほぼ０とするので、この電圧が比較電圧よりも小であり、比較回路はやはり入力検出信号を出力する。
【０００９】
【発明の実施の形態】
以下、実施の形態により、この発明をさらに詳細に説明する。図１は、従来の入力検出回路を示す回路接続図である。図１において、アナログ比較用アンプＡA の（−）入力端子に加えられる電圧をＶA 、比較用アンプＡA の（＋）入力端子と比較用アンプＡB の（−）入力端子に加えられる電圧をＶＢ、比較用アンプＡB の（＋）入力端子に加えられる電圧をＶC とすると、入力電圧ＶA 、ＶB 、ＶC は、
ＶA ＝｛ＲB ／（ＲA ＋ＲB ）｝×ＶCC
ＶC ＝｛ＲD ／（ＲD ＋ＲC ）｝×ＶCC
で表され、入力端子ＩＮA 、ＩＮB 間に何も入力がない場合のＶB をＶB Ｏとすると、
ＶB Ｏ＝｛ＲF ／（ＲF ＋ＲE ）｝×ＶCC
にセットされている。
【００１０】
これら３つの電圧の関係は、
ＶA ＞ＶB Ｏ＞ＶC 
であるため、比較回路ＡA 、ＡB の出力ＶＡA 、ＶＡB は次のようになる。
ＶＡA ＝Ｌ
ＶＡB ＝Ｌ
したがって、ダイオードＤA 、ＤB で構成される論理和回路より出力される出力は、ＶOUT ＝Ｌとなる。
【００１１】
次に、入力端子にＩＮA 、ＩＮB 間に接点入力が入力され、短絡された時のＶB をＶB Ｃとすると、
【００１２】
【数１】
0004141073.tif 000002
【００１３】
この時、抵抗ＲG は、抵抗ＲE や抵抗ＲF に比べ、極めて小さい過電圧入力保護用抵抗であるから、ＶＢＣは０Ｖに近い極めて低い電圧となる。そのため、
ＶB Ｃ＜ＶC ＜ＶA 
となるため、比較回路ＡA の出力ＶA ＝Ｌで、何ら変化しないが、
ＶA Ｂ＝Ｈとなり、ダイオードＤB を経て、
ＶOUT ＝Ｈとなり、入力検出信号が出力される。
【００１４】
次に、入力端子ＩＮA に＋、ＩＮB に−の電圧が入力されると、抵抗ＲG を経て、ツェナダイオードＺＤA で過電圧時はツェナー電圧まで降下され、ＶB として入力される。この時のＶB をＶB Ｅとすると、
ＶB Ｅ＞ＶA ＞ＶC となるため、
比較回路ＡB の出力ＶＡB ＝Ｌで、何ら変化しないが、
ＶＡA ＝Ｈとなり、ダイオードＤA を経て、
ＶOUT ＝Ｈとなり、入力検出信号が出力される。
【００１５】
しかし、同一電源内に複数の入力検出回路がある時、ＧＮＤ共通コモンの場合は何ら問題とならないが、＋側が共通コモン時、１つの入力があった場合でも他の検出回路も動作してしまうという問題がある。その例を図２、図３、図４に示す。
今、仮に入力１のスイッチＳＷ1 がＯＮすると、図１で説明した通りの原理により、出力１＝Ｈが出力される。しかし、スイッチＳＷ2 、ＳＷ3 がＯＦＦでも＋側が共通コモンの入力回路になっているため、入力端子Ｉ2P、Ｉ3Pも常時Ｉ1Pと同様の＋電圧が印加されている。しかも、入力検出回路は−ＧＮＤで共通となっており、入力端子Ｉ1N、Ｉ2N、Ｉ3Nは電気的に接続されている。そのため、スイッチＳＷ1 がＯＮされると、全ての入力検出回路が動作し、全ての出力がＨとなり、誤動作をすることとなる。したがって、ＧＮＤ共通コモンの入力以外では使用できない欠点がある。
【００１６】
図５は、この発明の一実施形態である入力検出回路を示す回路接続図である。図５において、ＤA 〜ＤC は整流素子、ＢA は全波整流回路、ＺA はツェナダイオード、ＤＩA は定電流ダイオード、ＣA は平滑コンデンサ、ＰＣA はフォトカプラ、ＲA 〜ＲE は抵抗、ＡA は比較回路としてのアンプ回路である。
図５において、入力端子ＩNAに直列にダイオードＤA が接続され、入力端子ＩNBに直列にダイオードＤC が接続され、また入力端子ＩNA、ＩNB間にはダイオードＢＡ1 、ＢＡ2 、ＢＡ3 、ＢＡ4 からなるブリッジ接続された整流回路ＢA が並列に接続されている。ダイオードＤA のアノードは、抵抗ＲC を介して比較用のアンプ回路（比較回路）ＡA の（−）入力端子に接続されている。ダイオードＤC のカソードがＧＮＤ端子に接続されている。
【００１７】
電源端子ＶCCは、アンプ回路ＡA の電源に接続されるとともに、抵抗ＲD を介してダイオードＤA のアノードに接続されている。また、電源端子ＶCCとアース端子ＧＮＤ間に抵抗ＲA 、ＲB の直列回路が接続され、その接続中点がアンプ回路ＡA の（＋）入力端子に接続されている。
整流回路ＢA の出力側には、フォトカプラＰＣA の発光素子（ＬＥＤ）Ｌが並列に接続され、フォトカプラＰＣA のＬＥＤに並列に抵抗ＲE が接続され、整流回路ＢＡの出力側にツェナダイオードＺA と定電流ダイオードＤＩA の直列回路が接続され、この接続中点に抵抗ＲE に並列の態様で、コンデンサＣA が接続されている。
【００１８】
フォトカプラＰＣA の出力側のフォトトランジスタＰＴは、アンプ回路ＡA の（−）入力端子とアース端子ＧＮＤ間に接続され、さらにこのフォトトランジスタＰＴに並列にダイオードＤB が接続されている。
図５において、入力端子ＩNA、ＩNBに接点入力及び電圧入力がない場合について述べる。
【００１９】
ＶA ＝｛ＲB ／（ＲB ＋ＲA ）｝×ＶCCが常に印加されている。
また、この時のＶB をＶB Ｏとすると、
ＶB Ｏ≒ＶF Ｄ＋ＶＺ＋ＶＸとなる。
ただし、ＶF ＤはダイオードＤA 、ＢA1、ＢA3、ＤC 、ＤＩA ５ヶの順方向電圧の和
ＶＺはツェナダイオードＺA のツェナー電圧
ＶＸはＶCCより抵抗ＲD 、ダイオードＤA 、ツェナーＺA 及び定電流
ダイオードＤＩA を介して流れる電流により、発生する抵抗ＲE 両端の電圧である。
【００２０】
この電圧ＶB Ｏが抵抗ＲC を介して、高インピーダンスの比較回路ＡA のネガティブ入力部に印加されている。この時、ＶB Ｏ＞ＶA に設定されているため、比較回路ＡA の出力ＶOUT ＝Ｌを保持している。もちろん、この時、フォトカプラＰＣA の発光素子Ｌに印加される抵抗ＲE 両端の電圧ＶＸは、発光素子Ｌの投光開始電圧に満たないため点灯せず、出力トランジスタＰＴはＯＦＦのままである。
【００２１】
次に、接点入力がある場合について述べる。
入力端子ＩNA、ＩNB間を短絡した場合のＶB をＶB Ｃとすると、
ＶB Ｃ＝ＶF ＤA ＋ＶF ＤC 
ただし、ＶF ＤA ：ＤA の順方向電圧
ＶF ＤC ：ＤC の順方向電圧
であり、極めて低い電圧となり、ＶB Ｃ＜ＶA となるため、比較回路ＡA の出力ＶOUT ＝Ｈとなり、入力検出を出力する。もちろん、この時、フォトカプラＰＣA の発光素子Ｌには電流が流れず、出力トランジスタＰＴはＯＦＦのままである。
【００２２】
また、次に入力端子ＩNAに＋、入力端子ＩNBに−の電圧が印加された場合について述べる。
入力された電圧は、ダイオードＢA1とダイオードＢA3の順方向電圧とＺA の電圧分が差し引かれ、その電圧を定電流ダイオードＤＩA で制限された電流がフォトカプラＰＣA の発光素子Ｌに流れ、投光し、出力トランジスタＰＴはＯＮするためＶB ≒０となる。したがって、ＶB ＜ＶA となるため、比較回路ＡA の出力ＶOUT ＝Ｈとなり、入力検出を出力する。
【００２３】
ここで、図５における他の回路部品の働きについて説明する。入力端子ＩNAに−、入力端子ＩNBに＋の電圧が誤って配線され、入力されると、整流回路ＢA →ツェナダイオードＺA →定電流ダイオードＤＩA →フォトカプラＰＣA の方向、入力側は整流されているため、何ら問題とはならないが、入力された逆電圧は、
＋電圧→入力端子ＩNB→ダイオードＤC →ＧＮＤに印加され、
−電圧→ダイオードＤA →抵抗ＲC →比較回路ＡA ネガティブ入力端子に入力される。
【００２４】
この場合、比較回路ＡA には逆電圧となるため、一瞬にして破損してしまう。このような事故を防ぐため、逆電圧防止用としてダイオードＤB が設けられている。また、この誤配線時ダイオードＤB で逆電圧を防止しただけでは、ダイオードＤA 、ＤC 、ＤB に流れる電流はショート電流となるため、これらのダイオードの破損だけでなく、入力源の破損事故をもよく起こす。そのため、これら焼損事故を防止するため、電流制限用素子ＲC が設けられている。
【００２５】
図５において、抵抗ＲC として抵抗を図示しているが、これは定電流ダイオードやその他の電流を制限するものであればよい。
図５におけるコンデンサＣA は入力側に完全な直流電圧でなく、脈流電圧が印加された時に出力信号を安定させるための平滑コンデンサである。
図５におけるＢA は全波整流素子を示す。これは入力端子ＩNA、ＩNBに交流電圧が印加されても充分な入力検出機能をさせるためであり、直流入力しかない場合は、ダイオードＤA 〜ＤC 同様、整流素子１ヶで何ら問題はない。
【００２６】
図５における定電流ダイオードＤＩA は、入力端子ＩNA、ＩNB間に一定の電圧が印加された時、フォトカプラＰＣA の発光素子Ｌに過大な電流が流れるのを防止するためのものである。したがって、定電流ダイオードＤＩA に変え、抵抗器でも多少の特性の低下を受け入れるなら何ら問題はない。この場合、特性の低下とは入力電圧がツェナダイオードのツェナー電圧を越えた場合、定電流ダイオードであるなら入力電圧に関係なく、一定量で安定してＬＥＤ電流を流すことができ、動作も安定するためである。
【００２７】
次に、図５におけるツェナダイオードＺA について述べる。入力端子ＩNA、ＩNB間に接点入力や電圧入力がない場合、ＶB Ｏ＞ＶA を常に保持しなければならない。そのためには、ＶB Ｏを安定して一定に保ち、しかもＶA との差を多く取る必要がある。このツェナダイオードＺA の代わりに、例えば抵抗等を用いると、ＶB Ｏを高くするための高抵抗と高抵抗によるフォトカプラＰＣA の発光素子Ｌに流す電流の減少による安定性の低下という大変矛盾したことが発生するためである。
【００２８】
次に、図５におけるＲE について述べる。入力端子ＩNA、ＩNBに入力がない場合のＶB Ｏについては先に述べたが、例えば抵抗ＲE がない場合、フォトカプラＰＣA の発光素子Ｌに流れる電流をＩＬＯとすると、
【００２９】
【数２】
0004141073.tif 000003
【００３０】
というごく僅かな電流が流れる。この電流はわずかであるが、電圧は発光素子Ｌの順方向電圧より、充分大きな値である。多少でも発光素子Ｌに電流が流れると、フォトトランジスタＰＴは抵抗ＲD やＲC にもよるが、ＶB Ｏは不安定となり、誤作動を起こしやすい。したがって、これを安定化させる必要がある。この時、抵抗ＲE がある場合の抵抗ＲE 両端に印加される電圧をＶＸとすると、ＶＸ＝ＲE ×ＩＬＯとなる。このＶＸが発光素子Ｌの順方向電圧より、充分小さな値となるように抵抗ＲE の値が決められ、安定した入力検出回路が構成される。
【００３１】
図６、図７、図８、図９及び図１０を用いて、それぞれ＋共通コモン及び−共通コモンの動作について説明する。図６、図７、図８において、スイッチＳＷ1 がＯＮし、入力端子Ｉ1Nに−が入力されると、入力端子Ｉ1Pに入力された＋電圧は、図５で述べた通り、フォトカプラＰＣ1 の発光素子Ｌ1 に電流が流れ、ホトカプラＰＣ1 の出力トランジスタはＯＮとなり、比較回路Ａ1 の出力１＝Ｈとなる。入力端子Ｉ2P、Ｉ3Pには常時＋電圧が接続されているが、ダイオードＤ２、Ｄ３、Ｄ４がＧＮＤ側をカソードとして接続されているため、他の入力端子Ｉ2N、Ｉ3Nは電流を流すことができず、図２、図３で述べたように、誤動作をすることはない。
【００３２】
図９、図１０において、スイッチＳＷ1 がＯＮし、入力端子Ｉ1Pに＋電圧が入力されると、図５で述べた通り、フォトカプラＰＣ1 の発光素子Ｌ1 に電流が流れ、ホトカプラＰＣ1 の出力トランジスタＰＴ1 はＯＮとなり、比較回路Ａ1 の出力１＝Ｈとなる入力端子Ｉ2N、Ｉ3Nには常時−電圧が接続されているが、入力端子Ｉ1Pに入力された＋の電圧は入力端子Ｉ2P、Ｉ3Pに印加されることはなく、図２、図３で述べたような誤動作をすることはない。
【００３３】
図５の実施形態入力検出回路において、入力端子ＩNA、ＩNBに、図１１の（ａ）、図１１の（ｂ）に示す回路を接続し、トランジスタＱに制御信号を入力し、この制御信号の入力の有無を図５の入力検出回路で検出する場合がある。この場合、制御信号の入力されない通常時にトランジスタＱがＯＦＦしており、抵抗Ｒ1 に電流が流れず、入力端子ＩNA、ＩNBに電圧が入力されないが、制御信号がトランジスタＱに加えられるとトランジスタＱがＯＮし、抵抗Ｒ1 に電流が流れ、両端間の電圧が入力端子ＩNA、ＩNBに加えられることになる。
【００３４】
図５の回路に、このような図１１の（ａ）、（ｂ）の回路を接続して使用する場合、抵抗Ｒ1 は非常に低抵抗値に設定されるため、制御信号が入力されない場合、あるいは入力用回路電源が切られた場合、入力端子ＩNA、ＩNBが低抵抗Ｒ1 で短絡状態となり、あたかも図５の回路において、接点入力有としたり、あるいは接点入力が入ったままの状態となる。
【００３５】
このような不都合を回避するために、図１２に示すさらに他の実施形態入力検出回路を使用すればよい。この実施形態入力検出回路は図５に示す回路の入力端子ＩNA、ＩNBと、整流回路ＢA 及びダイオードＤC 間に切替スイッチＳＷ11を設けたものである。切替スイッチＳＷ11は２回路を切替可能なものであり、２つのコモン端子はそれぞれ入力端子ＩNA、ＩNBに個別に接続されている。切替スイッチＳＷ11の一方の切替端子は電圧入力端子として使用され、両回路の電圧入力端子はそれぞれ整流回路ＢA のダイオードＢA1とＢA4の接続点、ダイオードＢA2、ＢA3の接続点に接続されている。他方の切替端子は接点入力端子として使用され、接点入力端子はそれぞれダイオードＤA のカソードと、ダイオードＤC のアノードに接続されている。
【００３６】
この実施形態入力検出回路では、図１１に示す回路のように電圧入力する場合は、切替スイッチＳＷ11を電圧入力側に投入しておけば、接点入力として誤入力されることはない。接点入力として使用する場合は、切替スイッチを接点入力側に投入すればよい。
【００３７】
【発明の効果】
電気回路における入力には色々な種類が考えられるが、主なものは、接点または電圧（電流も含めて）である。この発明は、同一入力端子に接点でも電圧でも入力されると、全く同じ動きをし、しかも複数の入力回路があり、かつ入力回路の構成が共通コモンである場合等、いかなるものにも対応できるとともに、簡易で安価で信頼性の高いものが提供できる。
【００３８】
また、請求項２に係る発明によれば、比較回路の検出用入力部に、逆電圧印加を防止するための整流素子を備えているので、入力端子に逆極性の電圧が加えられても、比較回路の破壊を防止できる。
また、請求項３に係る発明によれば、入力端子と直列に接続された整流素子間に、逆電圧印加防止用整流素子と直列に、短絡防止用電流制限素子を設けているので、ショート電流による入力源や整流素子の焼損を防止できる。
【００３９】
また、請求項４に係る発明によれば、入力端子と並列に設けられた整流回路の出力部に直列に、定電圧ダイオードを設けたので、入力端子に入力が加えられない時の比較回路で確実・安定に非検出動作を行わせることができる。
また、請求項５に係る発明によれば、フォトカプラの発光素子に並列に、抵抗を接続し、比較回路の検出側入力に入力されるバイアス抵抗によるフォトカプラの発光素子への入力電圧をフォトカプラの発光素子の動作電圧より低くなるようにしているので、比較回路の検出側入力の電圧を安定化し、誤動作を避けることができる。
【図面の簡単な説明】
【図１】従来の入力検出回路の一例を示す回路接続図である。
【図２】従来の入力検出回路の他の例を示す一部の回路接続図である。
【図３】図２とともに、従来の入力検出回路の他の例を示す一部の回路接続図である。
【図４】図２と図３の回路の相対的位置関係を説明する図である。
【図５】この発明の一実施形態である入力検出回路を示す回路接続図である。
【図６】この発明の他の実施形態入力検出回路の一部の回路接続図である。
【図７】図６とともに、この発明の他の実施形態入力検出回路を示す回路接続図である。
【図８】図６と図７の回路の相対的位置関係を説明する図である。
【図９】この発明のさらに他の実施形態入力検出回路の一部の回路接続図である。
【図１０】図９とともに、この発明の他の実施形態入力検出回路を示す回路接続図である。
【図１１】図５の入力検出回路の入力側に接続される回路例を示す回路接続図である。
【図１２】この発明のさらに他の実施形態入力検出回路を示す回路接続図である。
【符号の説明】
ＩNA、ＩNB    入力端子
ＤA 、ＤC         整流用ダイオード（整流素子）
ＢA               整流回路
ＺA               ツェナダイオード
ＤＩA             定電流ダイオード
ＰＣA             フォトカプラ
ＲC               電流制限抵抗
ＡA               比較回路
ＶA               比較電圧
ＶB               検出側入力電圧
【図１】
0004141073.tif 000004
【図２】
0004141073.tif 000005
【図３】
0004141073.tif 000006
【図４】
0004141073.tif 000007
【図５】
0004141073.tif 000008
【図６】
0004141073.tif 000009
【図７】
0004141073.tif 000010
【図８】
0004141073.tif 000011
【図９】
0004141073.tif 000012
【図１０】
0004141073.tif 000013
【図１１】
0004141073.tif 000014
【図１２】
0004141073.tif 000015