(57)【特許請求の範囲】
【請求項１】
信号を受信する方法であって、
入力電圧を第１の基準電圧と比較するステップと、
前記入力電圧を第２の基準電圧と比較するステップであって、前記第１の基準電圧と前記第２の基準電圧の一方がアクティブで、他方が非アクティブであることからなる、ステップと、
前記アクティブな基準電圧と、前記入力電圧との差に基づいて出力電圧を選択するステップと、
前記入力電圧が前記アクティブな基準電圧と交差すると、前記出力電圧を変化させるステップと、
前記入力電圧が前記非アクティブな基準電圧と交差すると、該非アクティブな基準電圧をアクティブな基準電圧とするステップと、
前記入力電圧が前記アクティブな基準電圧と交差すると、前記出力電圧の出力部への伝達を所定時間遅延させ、これによって、前記入力電圧と前記アクティブな基準電圧との交差後、前記所定時間にほぼ相当する時間期間の間、前記入力電圧と前記アクティブな基準電圧との交差には関係なく、前記出力部に伝達された前記出力電圧を保持するステップ
を含む、方法。
【請求項２】
装置であって、
第１のコンパレータ出力を有し、第１の基準電圧と入力信号を比較する第１のコンパレータと、
第２のコンパレータ出力を有し、第２の基準電圧と前記入力信号を比較する第２のコンパレータと、
少なくとも１つの選択手段入力と１つの選択手段出力と１つの選択手段制御を有する選択手段であって、前記少なくとも１つの選択手段入力は、前記第１のコンパレータ出力及び前記第２のコンパレータ出力に接続され、前記選択手段は、前記第１の基準電圧と前記第２の基準電圧のどれがアクティブにされているかに依存して、前記第１のコンパレータ出力と前記第２のコンパレータ出力の一方の電圧を、前記選択手段出力を介して、前記装置の出力に送ることからなる、選択手段と、
少なくとも１つの入力と少なくとも１つの出力を有するアクティブ化／非アクティブ化手段であって、前記少なくとも１つの入力は、前記第１のコンパレータ出力及び前記第２のコンパレータ出力に動作可能に接続され、前記少なくとも１つの出力は、前記選択手段制御に動作可能に接続され、前記アクティブ化／非アクティブ化手段は、前記第１の出力及び前記第２の出力の状態に依存して前記選択手段を制御することからなる、アクティブ化／非アクティブ化手段と、
前記第１の基準電圧と前記第２の基準電圧の一方がアクティブに、及び他方が非アクティブに変化すると、前記入力信号の電圧レベルに関係なく、ある時間期間の間、前記装置の出力が変化するのを阻止する保持手段
を備え、
前記保持手段が遅延回路を備えることからなる、装置。
【請求項３】
電子回路であって、
第１のコンパレータ第１入力と、第１のコンパレータ第２入力と、第１のコンパレータ出力を有する第１のコンパレータであって、前記第１のコンパレータ第１入力は、入力電圧に接続可能であり、前記第１のコンパレータ第２入力は、第１の基準電圧に接続されることからなる、第１のコンパレータと、
第２のコンパレータ第１入力と、第２のコンパレータ第２入力と、第２のコンパレータ出力を有する第２のコンパレータであって、前記第２のコンパレータ第１入力は、入力電圧に接続可能であり、前記第２のコンパレータ第２入力は、第２の基準電圧に接続され、前記第２の基準電圧は前記第１の基準電圧よりも小さいことからなる、第２のコンパレータと、
ＡＮＤゲートであって、前記ＡＮＤゲートの第１入力は、前記第１のコンパレータ出力に接続され、前記ＡＮＤゲートの第２入力は、前記第２のコンパレータ出力に接続される、ＡＮＤゲートと、
ＮＯＲゲートであって、前記ＮＯＲゲートの第１入力は、前記第１のコンパレータ出力に接続され、前記ＮＯＲゲートの第２入力は、前記第２のコンパレータ出力に接続される、ＮＯＲゲートと、
フリップ・フロップ第１入力とフリップ・フロップ第２入力とフリップ・フロップ出力を有するフリップ・フロップ回路であって、前記フリップ・フロップ第１入力は、前記ＡＮＤゲートの出力に接続され、前記フリップ・フロップ第２入力は、前記ＮＯＲゲートの出力に接続される、フリップ・フロップと、
マルチプレクサ第１入力とマルチプレクサ第２入力とマルチプレクサ制御とマルチプレクサ出力を有するマルチプレクサであって、前記マルチプレクサ第１入力は、前記第１のコンパレータ出力に接続され、前記マルチプレクサ第２入力は、前記第２のコンパレータ出力に接続され、前記マルチプレクサ制御は、前記フリップ・フロップ出力に接続され、前記マルチプレクサ出力は、前記電子回路の出力である、マルチプレクサと、
前記フリップ・フロップ出力に接続され、前記入力電圧のレベルに関係なく、ある時間期間の間、前記電子回路の出力電圧を保持する保持回路と、
遅延回路の入力が前記フリップ・フロップ出力に接続される、前記遅延回路と、
排他的ＮＯＲ（ＸＮＯＲ）ゲートであって、前記排他的ＮＯＲゲートの第１の入力は前記フリップ・フロップ出力に接続され、前記排他的ＮＯＲゲートの第２の入力は、前記遅延回路の出力に接続される、排他的ＮＯＲゲートと、
スイッチ入力とスイッチ出力とスイッチ制御を有するスイッチであって、前記スイッチ入力は、前記マルチプレクサ出力に接続され、前記スイッチ出力は、前記電子回路の出力であり、前記スイッチ制御は、前記排他的ＮＯＲゲートの出力に接続される、スイッチ
を備える、電子回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、一般に、電子回路に関するものであり、とりわけ、デジタル電子信号を受信するための方法及び回路に関するものである。
【０００２】
【従来の技術】
デジタル電子信号を用いて、デジタル情報の通信が行われる。この通信は、装置間、集積回路（またはチップ）間、または、集積回路自体の内部で行うことが可能である。この通信をより高速に行うことが必要とされている。
【０００３】
【発明が解決しようとする課題】
デジタル情報の通信をより高速に行うことを可能にする手段を提供する。
【０００４】
【課題を解決するための手段】
２つの基準電圧及び２つの差動受信器（差動レシーバ）を用いて、入力信号の低（Ｌ）から高（Ｈ）及び高（Ｈ）から低（Ｌ）への遷移を検出し、受信された信号の出力を設定する。基準電圧の一方は、電気的に高い電圧レベルに近いが、それより低く設定され、もう一方は、電気的に低い電圧レベルに近いが、それを超えるように設定される。入力信号に最も近い基準電圧が、アクティブな（すなわち、有効な）基準電圧（アクティブ基準電圧）として指定される。入力信号がアクティブな基準電圧と交差すると、受信信号の出力のデジタル値が変更される。次に、入力信号が非アクティブな（すなわち、有効でない）基準電圧（非アクティブ基準電圧）と交差すると、非アクティブな基準電圧がアクティブな基準電圧にされる。次に、入力信号とアクティブな基準電圧との交差が無視されるデッド・タイムの間待機する。デッド・タイムの経過後、入力信号がアクティブな基準電圧と交差すると、受信信号の出力が変更される。
【０００５】
【発明の実施の形態】
図１は、例示的な入力信号１０２、二重基準電圧１０６、１０８、及び、単一基準電圧の１例１０４の電圧対時間図である。二重基準電圧の高いほう１０８は、ＶＲＨと表示されている。二重基準電圧の低いほう１０６は、ＶＲＬと表示されている。単一基準電圧の例は、Ｖ１と表示されている。
【０００６】
二重基準電圧１０６、１０８がどのように使用されるかを例示するため、図１において、入力信号１０２が点線から実線に移行するところから説明する。この時点では、ＶＲＨがアクティブな基準電圧であり、ＶＲＬが非アクティブな基準電圧である。またこの時点は、入力信号１０２がアクティブな基準電圧と交差することがあっても、出力の変更が阻止されるデッド・タイムｔＤＴ中にある。
【０００７】
図１に示すように、ｔＤＴからある時間が経過してから、入力信号１０２が遷移している。これによって、入力信号はアクティブな基準電圧ＶＲＨと交差する。入力信号１０２がアクティブな基準電圧と交差すると、出力が切り換わる（すなわち、出力スイッチング状態が生じる）。ＶＲＨに近い入力信号１０２を論理「１」と定義した場合において、ＶＲＨがアクティブな基準電圧であるときに、入力信号１０２がそれと交差すると、出力が論理１から論理０に切り換わる。
【０００８】
入力信号１０２は、その遷移を続行し、最終的に非アクティブな基準電圧ＶＲＬと交差する。この時点で、ＶＲＬが、アクティブな基準電圧になり、ＶＲＨは非アクティブな基準電圧にされ、別のデッド・タイムｔＤＴが開始される。前と同様、デッド・タイムｔＤＴ中は、入力信号１０２が、アクティブな基準電圧ＶＲＬと交差することがあっても、出力の変更が阻止される。
【０００９】
２度目のデッド・タイムの経過後、入力信号１０２は、図示のように、低電圧レベル（ＶＲＬ未満）から高電圧レベル（ＶＲＨを超える）まで遷移する。これによって、入力信号はアクティブな基準電圧ＶＲＬと交差する。入力信号１０２がアクティブな基準電圧と交差すると、出力スイッチング状態になる。状態が論理０であったので、今回の場合は、出力は論理１に切り換えられる。入力信号１０２は、この遷移を完了すると、非アクティブな基準電圧ＶＲＨと交差する。この時点において、ＶＲＨが、アクティブな基準電圧になり、ＶＲＬは、非アクティブな基準電圧にされ、別のデッド・タイムｔＤＴが開始される。前と同様、デッド・タイムｔＤＴ中は、入力信号１０２が、アクティブな基準電圧ＶＲＨと交差することがあっても、出力の変更が阻止される。
【００１０】
実施態様の１つにおいて、デッド・タイムｔＤＴは、入力信号の最短周期の約１／２である。しかし、デッド・タイムは、入力信号の特性に応じて、入力信号の最短周期の１／４（または１／４以下）程度の期間から入力信号の最短周期と同じ程度の期間までを含む広い時間範囲から選択することができる。
【００１１】
二重スイッチング基準電圧の利点の１つを例示するため、入力信号１０２がアクティブな基準電圧と交差する時点から、入力信号１０２が一例として示した単一基準電圧と交差する時点までの時間に留意されたい。この時間は、図１に△ｔとして例示されている。二重スイッチング基準電圧の場合、入力信号１０２が、アクティブな基準電圧と交差すると、出力が切り換わり、入力電圧が単一基準電圧１０４と交差するときには、単一基準電圧における出力だけが切り換わるので、△ｔによって表された時間は、二重スイッチング基準電圧によって、入力信号１０２の変化をどれほど迅速に検出できるかを示している。
【００１２】
図２は、二重基準電圧を利用して、入力信号を受信するステップを例示したフローチャートである。ステップ２０２において、受信システムは、アクティブな基準電圧と非アクティブな基準電圧を有しており、ステップ２０４に進む前に、入力がアクティブな基準電圧と交差するまで待機する。ステップ２０４では、受信システムの出力が、入力電圧が非アクティブな基準電圧か、または、それに近いことを表す論理状態に変更される。例えば、第１の基準電圧が、アクティブな基準電圧であり、その第１の基準電圧より低い入力が、受信システムによって論理０が出力されるべきであることを示しており、第２の基準電圧が、非アクティブな基準電圧であり、その第２の基準電圧より高い入力が、受信システムによって論理１が出力されるべきであることを示している場合、入力電圧が第１の基準電圧と交差すると、受信システムは、その出力を論理０から論理１に変更する。ステップ２０４の後、プロセスはステップ２０６に進む。
【００１３】
ステップ２０６において、システムは、入力が非アクティブな基準電圧と交差するのを待ってから、ステップ２０８に進む。ステップ２０８において、システムは、アクティブな基準電圧と非アクティブな基準電圧を入れ替えるので、前のアクティブな基準電圧が、今回は、非アクティブな基準電圧になり、前の非アクティブな基準電圧が、今回は、アクティブな基準電圧になる。ステップ２０８の後、プロセスはステップ２１０に進む。ステップ２１０において、受信システムは、所定のデッド・タイムの間、その出力を目下の状態に保持する。このデッド・タイム中、アクティブまたは非アクティブな基準電圧との交差は無視されるので、出力の状態、すなわち、どちらの基準電圧がアクティブで、どちらの基準電圧が非アクティブであるかに関して影響を与えることはない。所定のデッド・タイムが満了すると、プロセスはステップ２０２に戻る。
【００１４】
図３は、二重基準電圧を利用する受信回路を例示した概略図である。図３において、入力信号ＩＮは、コンパレータ３０２及び３０４の非反転入力に接続されている。第１の基準電圧ＶＲＬは、コンパレータ３０４の反転入力に接続されている。第２の基準電圧ＶＲＨは、コンパレータ３０２の反転入力に接続されている。
【００１５】
コンパレータ３０２の出力は、ＮＯＲゲート３１４の第１の入力、ＡＮＤゲート３１２の第１の入力、及び、マルチプレクサ（ＭＵＸ）３０６の「１」入力に接続されている。コンパレータ３０４の出力は、ＮＯＲゲート３１４の第２の入力、ＡＮＤゲート３１２の第２の入力、及び、ＭＵＸ３０６の「０」入力に接続されている。制御入力が論理「１」のときには、ＭＵＸ３０６の「１」入力の状態が、ＭＵＸ３０６の出力に送り出される。制御入力が論理「０」の場合には、ＭＵＸ３０６の「０」入力の状態が、ＭＵＸ３０６の出力に送り出される。
【００１６】
ＡＮＤゲート３１２の出力は、ＲＳフリップ・フロップ３１６のＳＥＴ（Ｓ）入力に接続されている。ＮＯＲゲート３１４の出力は、ＲＳフリップ・フロップ３１６のＲＥＳＥＴ（Ｒ）入力に接続されている。従って、ＡＮＤゲート３１２の出力が、論理「１」に移行すると、ＲＳフリップ・フロップ３１６の出力Ｑは、論理「１」のままか、あるいは、論理「１」にセットされる。ＮＯＲゲート３１４の出力が、論理「１」に移行すると、ＲＳフリップ・フロップ３１６の出力は、論理「０」のままか、または、論理「０」にリセットされる。
【００１７】
ＲＳフリップ・フロップ３１６の出力Ｑは、ＭＵＸ３０６の制御入力、ＸＮＯＲゲート３２２の第１の入力、及び、遅延素子３２０の入力に接続されている。遅延素子３２０の出力は、所定の時間遅延だけ遅延させられた遅延素子３２０の入力における信号のコピーである。この遅延素子３２０は、インバータ列を含む、当該技術分野において周知の任意の数の回路及びデバイスから構成することが可能である。この所定の時間遅延の長さは、上述のデッド・タイムのかなりの部分を占める。遅延素子３２０の出力は、ＮＯＲゲート３２２の第２の入力に接続されている。ＸＮＯＲゲート３２２の出力は、パス・ゲート３１０の制御端子に接続されている。パス・ゲート３１０は、ＭＵＸ３０６の出力と受信回路の出力ＯＵＴの間に接続されているので、パス・ゲート３１０の制御端子が論理「１」の場合、ＭＵＸ３０６の出力は、受信回路の出力ＯＵＴに接続される。また、ＯＵＴには、２つの交差結合インバータ３０８の一方のノードも接続されている。これらの交差結合インバータは、パス・ゲート３１０がオンでない場合（すなわち、パス・ゲート３１０の制御端子が論理「０」の場合）、パス・ゲート３１０を通過した最新の値を保持する働きをする。
【００１８】
図３に示す受信回路の機能を説明するために、入力信号ＩＮが、第１及び第２の基準電圧ＶＲＬ及びＶＲＨの両方より低く、ＶＲＬがアクティブな基準電圧であり、ＶＲＬがＶＲＨより低く、かつ、デッド・タイムが満了したものと仮定する。これは、ＲＳフリップ・フロップ３１６の出力が論理「０」（ＶＲＬがアクティブな基準電圧であることを示す）であり、ＸＮＯＲ３２２の出力が論理「１」（デッド・タイムが満了したことを示す）であることを表している。ＲＳフリップ・フロップ３１６の出力が論理「０」であるため、ＭＵＸ３０６は、コンパレータ３０４の出力である、その「０」入力における値（論理「０」である）を出力している。ＸＮＯＲ３２２の出力が、パス・ゲート３１０を制御して、オンにしているので、ＭＵＸ３０６の出力は、受信器の出力ＯＵＴにも送られている。受信器は、入力信号ＩＮがアクティブな基準電圧ＶＲＬと交差するまでこの状態を維持する。
【００１９】
入力信号ＩＮがアクティブな基準電圧ＶＲＬと交差すると、コンパレータ３０４の出力は、論理「０」から論理「１」に変化する。この変化は、ＭＵＸ３０６、パス・ゲート３１０を通って、受信器の出力ＯＵＴに送られる。受信器は、入力信号ＩＮが非アクティブな基準電圧と交差するまでこの状態を維持する。
【００２０】
入力信号ＩＮが非アクティブな基準電圧ＶＲＨと交差すると、コンパレータ３０２の出力が、論理「０」から論理「１」に変化する。コンパレータ３０４の出力が既に論理「１」である場合、この変化は、ＡＮＤゲート３１２に対する両方の入力が、今や論理「１」であるため、ＡＮＤゲート３１２の出力が論理「０」から論理「１」に変化するということを意味している。これによって、ＲＳフリップ・フロップの出力Ｑが論理「１」にセットされる。ＲＳフリップ・フロップ３１６の出力が変化すると、ＭＵＸ３０６によって選択される入力が、それの「０」入力からそれの「１」入力に変化する。これは、今や、ＶＲＨがアクティブな基準電圧であり、ＶＲＬが非アクティブな基準電圧であるということを示している。
【００２１】
ＲＳフリップ・フロップ３１６の出力が変化すると、ＸＮＯＲゲート３２２の出力も、時間遅延素子３２０のほぼ遅延時間にわたって、論理「０」になる。ＸＮＯＲゲート３２２の出力が、論理「０」である間、パス・ゲート３１０は、オフになり、従って、ＭＵＸ３０６によって選択されるコンパレータ３０２の出力における変化は、受信器の出力に反映されない。時間遅延素子３２０の遅延時間におよそ相当する時間が経過すると、ＸＮＯＲゲート３２２の出力が変化して、論理「１」に戻り、入力電圧がアクティブな基準電圧と交差することによる、コンパレータ３０２の出力における変化が、受信器の出力ＯＵＴにおいて反映されることになる。入力電圧が降下して、ＶＲＨ、さらに、ＶＲＬと交差すると、同様のプロセスが生じ、受信器の出力が、論理「０」に変化し、従って、ＶＲＬがアクティブな基準電圧になる。
【００２２】
本発明の特定の実施態様のいくつかについて図示し説明したが、本発明は、図示し説明した部分の特定の形態または配列に限定されるものではない。本発明は、特許請求の範囲によってのみ限定される。
【００２３】
以下においては、本発明の種々の構成要件の組み合わせからなる例示的な実施態様を示す。
１．入力電圧が非アクティブな基準電圧と交差するのに応答して（２０６）、非アクティブな基準電圧をアクティブにし、アクティブな基準電圧を非アクティブにするステップ（２０８）と、
前記入力電圧が前記アクティブな基準電圧と交差するのに応答して、出力を変更するステップ（２０４）
を含む、方法。
２．ある時間期間の間、前記入力電圧と前記アクティブな基準電圧との交差に対して、出力を変更することによる応答をしないステップ（２１０）をさらに含む、上項１に記載の方法。
３．第１の基準電圧をアクティブにするステップ（２０８）と、
入力電圧が前記第１の基準電圧と交差するのに応答して、出力を変更するステップ（２０４）と、
前記入力電圧が第２の基準電圧と交差するのに応答して（２０６）、前記第２の基準電圧をアクティブにすると共に、前記第１の基準電圧を非アクティブにするステップ（２０８）
を含む、方法。
４．前記出力の変更後、ある時間期間にわたって前記出力を保持するステップ（２１０）をさらに含む、上項３に記載の方法。
５．前記入力電圧が前記第２の基準電圧と交差するのに応答して、前記出力を変更するステップ（２０４）と、
前記入力電圧が前記第１の基準電圧と交差するのに応答して（２０６）、前記第１の基準電圧をアクティブにすると共に、前記第２の基準電圧を非アクティブにするステップ（２０８）
をさらに含む、上項４に記載の方法。
６．信号の受信方法であって、
入力と、アクティブ状態にある第１の基準及び非アクティブ状態にある第２の基準を比較するステップ（２０２）と、
前記入力が、アクティブ状態にある前記第１の基準及び第２の基準の一方と交差すると、出力を変更するステップ（２０４）と、
前記入力が、非アクティブ状態にある前記第１の基準及び前記第２の基準の一方と交差すると、前記第２の基準をアクティブにすると共に、前記第１の基準を非アクティブにするステップ（２０８）
を含む、方法。
７．前記入力信号が、アクティブ状態にある前記第１の基準及び前記第２の基準の一方と交差するのに関係なく、ある時間期間にわたって前記出力を保持するステップ（２１０）をさらに含む、上項６に記載の方法。
【００２４】
本発明では、入力信号における低−高及び高−低の遷移を検出して受信信号の出力を設定するために、２つの基準電圧と２つの差動受信器を使用する。一方の基準電圧は、電気的高電圧レベルに近いがそれより低く設定され、他方の基準電圧は、電気的低電圧レベルに近いがそれより高く設定される。入力信号に最も近い基準電圧がアクティブな基準信号として指定される(208)。入力信号が、アクティブな基準電圧と交差すると(202)、受信信号の出力のデジタル値が変化する(204)。次に、入力信号が非アクティブな基準電圧と交差すると(206)、非アクティブな基準電圧がアクティブな基準電圧になる(208)。次に、入力信号とアクティブな基準電圧との交差が無効にされるデッドタイムの間待機する(210)。デッドタイムの経過後、入力信号がアクティブな基準電圧と交差すると(202)、受信信号の出力が変化する(204)。
【００２５】
【発明の効果】
本発明によれば、入力信号の論理レベルの変化を確実に捕捉して、迅速に出力することができるので、デジタル信号による情報の伝達を高速に行うことができる。
【図面の簡単な説明】
【図１】例示的な入力信号、二重基準電圧、及び、単一基準電圧の例の電圧対時間図である。
【図２】二重基準電圧を使用して入力信号を受信するステップを例示したフローチャートである。
【図３】二重基準電圧を利用する受信回路を例示した概略図である。
【符号の説明】
３０２、３０４  コンパレータ
３０６  マルチプレクサ（ＭＵＸ）
３０８  交差結合インバータ
３１０  パス・ゲート
３１６  ＲＳフリップ・フロップ
３２０  遅延素子
【図１】
0004130751.tif 000002
【図２】
0004130751.tif 000003
【図３】
0004130751.tif 000004