(57)【特許請求の範囲】
【請求項１】
一方の面上に接着されたベース板を有するとともに、他方の面上に電極層により形成された回路パターンを有する絶縁基板と、
前記回路パターン上に配置されたスイッチング半導体素子と、
前記回路パターン上において前記スイッチング半導体素子の側方に配置され、前記スイッチング半導体素子に対して逆並列に接続されたフリーホイールダイオードと、
接着剤層により前記フリーホイールダイオードの上側に機械的に結合される一方、前記スイッチング半導体素子から離れた位置に配置され、前記スイッチング半導体素子を制御する制御ＩＣとを備えていることを特徴とするパワーモジュール。
【請求項２】
前記スイッチング半導体素子と前記フリーホイールダイオードとがモノリシック集積回路として構成されていることを特徴とする請求項１に記載のパワーモジュール。
【請求項３】
前記スイッチング半導体素子が、絶縁ゲート型素子であることを特徴とする請求項１又は２に記載のパワーモジュール。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、スイッチング半導体素子とスイッチング半導体素子を制御する制御ＩＣとを含む半導体装置、特にパワーモジュールに関するものである。
【０００２】
【従来の技術】
従来、スイッチング半導体素子で構成されるパワー回路とパワー回路を制御する制御回路とを含むインテリジェントパワーモジュール（ＩＰＭ）は、パワー回路と、制御ＩＣとして集積回路（ＩＣ）で構成される制御回路とが、２段に分離した構造になっていた（図７）、または制御回路とパワー回路が１枚の基板上で一体となる構造になっていた（図６、図８）。
【０００３】
また、図６に示されているパワーモジュールは、ヒートシンク２上にある電極層６にＭＯＳＦＥＴ(metal oxide semiconductor field effect transistor)１００が結合されており、該ＭＯＳＦＥＴ１００上にある絶縁層１４を介して制御ＩＣ１２が接着剤層１６によって結合されている構造を有する。
【０００４】
図８に示されているパワーモジュールは、ヒートシンク２上にある絶縁基板４に、スイッチング半導体素子８と、ＦＷＤｉ１０と、プリント基板１１０と、ケース１０２がある構造を有する。プリント基板１１０には制御ＩＣ１２が実装されている。ＦＷＤｉ１０は、ボンディングワイヤ２０によってスイッチング半導体素子８とプリント基板１１０に接続されている。スイッチング半導体素子８とプリント基板１１０は、それぞれボンディングワイヤ２０によってケース１０２上にある図示していない端子に接続されている。
【０００５】
図７に示されているパワーモジュールは、ヒートシンク２に接着された絶縁基板４上にスイッチング半導体素子８とケース１０２があり、ケース１０２上にある中継端子１０６によって支えられた制御基板１０４がある構造を有する。ここで、スイッチング半導体素子８はボンディングワイヤ２０によって中継端子１０６に接続されている。制御基板１０４はスイッチング半導体素子８を制御する制御ＩＣなどを含む。中継端子１０６は、スイッチング半導体素子８と制御基板１０４上の制御ＩＣとの間で、スイッチング半導体素子の駆動入力信号、駆動出力信号、電流・電圧・温度の検出信号などを伝達するために使用される。
【０００６】
また、半導体素子で構成される制御回路およびパワー回路等が一体となる構造を有する半導体装置について、特開平６−１８１２８６号公報、特開昭６３−８７７５８号公報、特開平３−２２６２９１号公報、特開平１１−１６３２５６号公報、特開平８−１６７８３８号公報において開示されている。
【０００７】
特開平６−１８１２８６号公報には、ヒートシンク上に固定されたパワーＩＣチップの上に薄膜基板を介して制御ＩＣチップがバンプ接続されている構造を有する半導体装置について開示されている。
特開昭６３−８７７５８号公報には、ヒートシンク上に固定されたパワーＭＯＳＦＥＴ上に制御ＩＣが結合されている構造を有する半導体装置について開示されている。
特開平３−２２６２９１号公報には、ＩＧＢＴ(insulated gate bipolar transistor)と、ＦＷＤｉ（フリーホイールダイオード）と、制御ＩＣとを１チップにした構造を有する半導体装置が開示されている。
【０００８】
なお、特開平１１−１６３２５６号公報には、放熱板上の半導体チップ上にさらに別の半導体チップが重ねられている構造、いわゆるチップオンチップ構造を有する半導体装置が開示され、特開平８−１６７８３８号公報には、複数のパワーＭＯＳＦＥＴと制御回路を１チップにした構造を有する半導体装置について開示されている。
【０００９】
【発明が解決しようとする課題】
例えば図６に示されている半導体装置の構造において、パワー回路を構成するスイッチング半導体素子であるＭＯＳＦＥＴ１００（ＩＧＢＴまたはパワーＭＯＳＦＥＴ）上に、制御ＩＣ１２をバンプ、絶縁層１４、接着剤層１６及び圧接等により取り付けた場合、スイッチング半導体素子８の発熱により、制御ＩＣ１２が誤動作するという問題があった。さらに、スイッチング半導体素子８内に制御ＩＣ１２を集積した場合も、スイッチング半導体素子８の発熱により制御ＩＣ１２が誤動作するという問題があった。したがって、特開平６−１８１２８６号公報および特開昭６３−８７７５８号公報において開示された構造の半導体装置でも、制御ＩＣが熱により誤動作するという問題があった。
【００１０】
また、特開平３−２２６２９１号公報において開示された半導体装置においても、チップ上において、ＩＧＢＴと制御ＩＣの位置関係次第では、制御ＩＣがＩＧＢＴの発熱により誤動作するという問題があった。
【００１１】
さらにまた、図７に示されているように、パワーモジュールは、スイッチング半導体素子８であるＭＯＳＦＥＴまたはＩＧＢＴと、ＦＷＤｉ１０（フリーホイールダイオード）と、制御ＩＣ１２等とが個別に構成された場合、構造上の部品点数が多くなるとともに、構造が複雑となるため、モジュールの単価が高価になるという問題があった。さらにパワーモジュール全体が比較的大きくなるという問題があった。
【００１２】
さらに、図８に示されているパワーモジュールも、パワーモジュール全体が比較的大きくなるという問題があった。
【００１３】
本発明は、上記問題を解決するためになされたものであり、パワーモジュール全体のコンパクト化を図るとともに、スイッチング半導体素子のスイッチングノイズに対する強さを維持しつつ、スイッチング半導体素子の発熱による制御ＩＣの誤動作を防止する安価なパワーモジュールを提供する。
【００１４】
【課題を解決するための手段】
上記課題を解決するためになされた本発明の第１の態様に係るパワーモジュールは、一方の面上に接着されたベース板を有するとともに、他方の面上に電極層により形成された回路パターンを有する絶縁基板と、前記回路パターン上に配置されたスイッチング半導体素子と、前記回路パターン上において前記スイッチング半導体素子の側方に配置され、前記スイッチング半導体素子に対して逆並列に接続されたフリーホイールダイオードと、接着剤層により前記フリーホイールダイオードの上側に機械的に結合される一方、前記スイッチング半導体素子から離れた位置に配置され、前記スイッチング半導体素子を制御する制御ＩＣとを備えていることを特徴とするものである。  
【００１５】
本発明の第２の態様に係るパワーモジュールは、第１の態様に係るパワーモジュールにおいて、前記スイッチング半導体素子と前記フリーホイールダイオードとをモノリシック集積回路として構成することを特徴とするものである。
【００１８】
本発明の第３の態様に係るパワーモジュールは、第１又は第２の態様に係るパワーモジュールにおいて、前記スイッチング半導体素子が、絶縁ゲート型素子（例えばＩＧＢＴ、パワーＭＯＳＦＥＴ等）であることを特徴とするものである。
【００１９】
【発明の実施の形態】
実施の形態１．
以下、図面を用いて、本発明の実施の形態１に係るパワーモジュールについて説明する。
図１は、実施の形態１におけるパワーモジュールの構造を説明する説明図である。図１において、パワーモジュールは、ベース板であるヒートシンク２と、絶縁基板４と、回路パターンを形成する電極層６と、スイッチング半導体素子８と、ＦＷＤｉ１０（フリーホイールダイオード）と、絶縁層１４と、接着剤層１６と、スイッチング半導体素子８を制御する制御ＩＣ１２と、ボンディングワイヤ２０と、絶縁基板４に固定されている外部入出力端子３０とエミッタ端子３１とコレクタ端子３２とで構成されている。
【００２０】
絶縁基板４の一方の面上にヒートシンク２が接着されている。絶縁基板４には高熱伝導率の材料を使用し、パワーモジュール全体の温度の抑制を図ることが好ましい。絶縁基板４の他方の面上には電極層６があり、この電極層６は回路パターンを形成している。この回路パターンにおいて、スイッチング半導体素子８とＦＷＤｉ１０が別々に配置されている。制御ＩＣ１２は、ＦＷＤｉ１０に対して絶縁層１４により電気的に絶縁され、接着剤層１６によりＦＷＤｉ１０に機械的に結合されている。絶縁層１４は例えば窒化シリコンＳｉ3Ｎ4で構成され、接着剤層１６は、絶縁性接着剤で構成される。ここで、制御ＩＣ１２がスイッチング半導体素子８から離れた位置にあるために、スイッチング半導体素子８の発熱による制御ＩＣ１２の誤動作が少なくなる。
【００２１】
スイッチング半導体素子８は、ボンディングワイヤ２０を介してスイッチング動作時に生じる逆起電力によりＦＷＤｉ１０に電流を流す。制御ＩＣ１２は、ボンディングワイヤ２０を介してスイッチング半導体素子８にスイッチング半導体駆動出力信号を送信するとともに、スイッチング半導体素子８を流れる電流・温度の検出信号を受信する。さらに制御ＩＣ１２は、ボンディングワイヤ２０を介して外部入出力端子３０からスイッチング半導体素子駆動入力信号と駆動電圧を受け取り、フェイル信号を出力する。また、ボンディングワイヤ２０を介して、コレクタ端子３２から電極層６に電圧・電流が入力され、ＦＷＤｉ１０からエミッタ端子３１に電圧・電流が出力される。
【００２２】
なお、ここでは、スイッチング半導体素子８がＩＧＢＴである場合について考えたが、スイッチング半導体素子８がＭＯＳＦＥＴである場合、エミッタ端子３１の代わりに、ソース端子３１を、コレクタ端子３２の代わりに、ドレイン端子３２を使用する。
【００２３】
次に、本発明に係るパワーモジュールのスイッチング半導体素子、ＦＷＤｉ、制御ＩＣについて説明する。
図５は、スイッチング半導体素子８、ＦＷＤｉ１０、制御ＩＣ１２を含むパワーモジュールの一部の回路図の一例である。なお、本発明では、図５においてスイッチング半導体素子８としてＩＧＢＴ４０を使用しているが、直流を交流に変換するためにスイッチング動作を行うスイッチング半導体素子であればどのようなものでも使用することが可能である。例えば、パワーＭＯＳＦＥＴ等の絶縁ゲート型素子を使用してもよい。
【００２４】
図５において、破線６０、７０の内部の構成が省略されているが、２つの破線６０、７０内部の構成は、破線５０の内部の構成と同一である。破線５０は、ＩＧＢＴ４０と、ＩＧＢＴ４０に対して逆並列に接続されているＦＷＤｉ１０と、制御ＩＣ１２と、チップ温度検出手段４１とで構成される組を２組含む。破線５０、６０、７０は、インバータ回路を構成する。このインバータ回路は、交流電源を整流した直流やバッテリー等の直流電圧の−極（Ｎ）７２と＋極（Ｐ）７４と接続している。
【００２５】
制御ＩＣ１２は、制御ＩＣ１２を駆動するための電源として低電圧の電源Ｖｃｃを受電する。インバータ回路は、交流電源を整流した直流やバッテリー等の直流電圧を電源とし、制御ＩＣ１２からのスイッチング素子駆動出力信号により直流を所望の周波数、電圧の３相（Ｕ相、Ｖ相、Ｗ相）交流に変換してモーター（図示せず）等に供給する。
【００２６】
このとき、制御ＩＣ１２は、スイッチング半導体素子駆動入力信号端子ＩＮでスイッチング半導体素子駆動入力信号を受信し、この駆動入力信号に応じてＩＧＢＴ４０にスイッチング半導体素子駆動出力信号端子ＯＵＴからスイッチング半導体素子駆動出力信号を送信する。この駆動出力信号により、ＩＧＢＴ４０はスイッチング動作を行い、＋極（Ｐ）７４からの電流・電圧をＵ相（Ｖ相、Ｗ相）に、またはＵ相（Ｖ相、Ｗ相）からの電流・電圧を−極（Ｎ）７２に出力する。ＩＧＢＴ４０は、ＩＧＢＴ４０に流れる電流の例えば数千分の一の電流を制御ＩＣ１２の電流検出入力ＳＣに入力し、制御ＩＣ１２内部の電流検出回路（通常、抵抗）（図示せず）において、ＩＧＢＴ４０に流れる電流をモニタする。電流検出回路において、異常な電流を検出した場合、制御ＩＣ１２は、フェイル出力端子ＦＯからフェイル信号を出力する。
【００２７】
同様に、チップ温度検出用にチップ温度検出手段（ダイオード、抵抗等）４１をＩＧＢＴ４０内に設け、ＩＧＢＴ４０の発熱を監視し、異常な温度を検出した場合、制御ＩＣ１２は、フェイル出力端子ＦＯからフェイル信号を出力する。このチップ温度検出手段４１は、ＩＧＢＴ４０の発熱により、温度が変化すると共に抵抗値も変化する。そのため、例えば、チップ温度検出手段４１を流れる電流を一定にすることによって、ＲＥＧ端子とＯＴ端子の電位差を測定することによってＩＧＢＴ４０の温度が異常であるか否か検出することができる。なお、図５において、ＩＧＢＴ４０とチップ温度検出手段４１が別々の構成であるように記載されているが、実際にはＩＧＢＴ４０とチップ温度検出手段４１は１チップの半導体素子である。
【００２８】
なお、ＩＧＢＴ４０のエミッタは制御ＩＣ２０のアース端子ＧＮＤと接続しており、ゲート・エミッタ間電圧は、アース端子ＧＮＤとスイッチング半導体素子駆動出力信号端子ＯＵＴの電位差である。パワーＭＯＳＦＥＴはほぼ２ＭＨｚ以下の動作周波数で使用することができ、ＩＧＢＴはほぼ３０ｋＨｚ以下の動作周波数で使用することができる。
ノイズによる制御ＩＣ１２の誤動作を防止するために、配線が短くなるように各半導体装置をパワーモジュール内に配置することが好ましい。
【００２９】
以上のことから、実施の形態１に係るパワーモジュールによれば、動作時に発熱の少ないＦＷＤｉ１０上にスイッチング半導体素子８を配置することにより、スイッチング半導体素子８の発熱による制御ＩＣ１２の誤動作を防止することができる。したがって、パワーモジュールの信頼性が向上する。さらに、配線が短くなるように配慮してパワーモジュールを作成するならば、ノイズを減らすことも可能である。
【００３０】
実施の形態２．
以下、図２を用いて、本発明の実施の形態２に係るパワーモジュールについて説明する。
図２は、実施の形態２におけるパワーモジュールの構造を説明する説明図である。
【００３１】
図２において、パワーモジュールは、ベース板であるヒートシンク２と、絶縁基板４と、回路パターンを形成する電極層６と、スイッチング半導体素子８と、ＦＷＤｉ１０と、絶縁層１４と、接着剤層１６と、スイッチング半導体素子を制御する制御ＩＣ１２と、ボンディングワイヤ２０と、絶縁基板４に固定されている外部入出力端子３０とエミッタ端子３１とコレクタ端子３２とで構成されている。なお、ここでは、スイッチング半導体素子８がＩＧＢＴである場合について考えたが、スイッチング半導体素子８がＭＯＳである場合、エミッタ端子３１の代わりに、ソース端子３１を、コレクタ端子３２の代わりに、ドレイン端子３２を使用する。
【００３２】
実施の形態２は、スイッチング半導体素子８とＦＷＤｉ１０とがモノリシック集積回路として構成されている点のみで、実施の形態１と異なる。実施の形態２が、実施の形態１と同一である点については、重複を避けるために説明を省略する。制御ＩＣ１２がスイッチング半導体素子８から離れた位置にあるために、スイッチング半導体素子８の発熱による制御ＩＣ１２の誤動作が少なくなる。
【００３３】
以上のことから、実施の形態２に係るパワーモジュールによれば、スイッチング半導体素子８とＦＷＤｉ１０とをモノリシック集積回路として構成し、ＦＷＤｉ１０上に制御ＩＣ１２を配置したことにより、パワーモジュール全体のコンパクト化、構造の簡素化を図ることができる。したがって、パワーモジュールの単価を下げることができる。さらに、スイッチング半導体素子８の発する熱が制御ＩＣ１２へ熱伝導することを効果的に低減することにより、制御ＩＣ１２の誤動作を防止できる。したがって、パワーモジュールの信頼性が向上する。さらに配線が短くなるように配慮してパワーモジュールを作成するならば、ノイズを減らすことも可能である。
【００３４】
実施の形態３．
以下、図３を用いて、本発明の実施の形態３に係るパワーモジュールについて説明する。
図３は、実施の形態３におけるパワーモジュールの構造を説明する説明図である。図３において示されているように、パワーモジュールは、ベース板であるヒートシンク２と、絶縁基板４と、回路パターンを形成する電極層６と、スイッチング半導体素子８と、ＦＷＤｉ１０と、スイッチング半導体素子８を制御する制御ＩＣ１２と、ボンディングワイヤ２０と、絶縁基板４に固定されている外部入出力端子３０とエミッタ端子３１とコレクタ端子３２とで構成されている。
【００３５】
絶縁基板４の一方の面上にヒートシンク２が接着されている。絶縁基板４の他方の面上には電極層６があり、この電極層６は回路パターンを形成している。この回路パターンにおいて、スイッチング半導体素子８とＦＷＤｉ１０と制御ＩＣ１２は、モノリシック集積回路として構成されており、ＦＷＤｉ１０の少なくとも一部は、スイッチング半導体素子８と制御ＩＣ１２との間に挟まれている。ここで、制御ＩＣ１２はスイッチング半導体素子８とは接触していない。制御ＩＣ１２がスイッチング半導体素子８から離れた位置にあるために、スイッチング半導体素子８の発熱による制御ＩＣ１２の誤動作が少なくなる。なお、ノイズによる制御ＩＣ１２の誤動作を防止するために、配線が短くなるように各半導体装置をパワーモジュール内に配置することが好ましい。
【００３６】
スイッチング半導体素子８は、ボンディングワイヤ２０によってＦＷＤｉ１０に接続されているとともに、別のボンディングワイヤ２０によって制御ＩＣ１２に接続されている。制御ＩＣ１２は、ボンディングワイヤ２０によってスイッチング半導体素子８に接続されているとともに、また別のボンディングワイヤ２０によって外部入出力端子３０に接続されている。ＦＷＤｉ１０は、ボンディングワイヤ２０によってスイッチング半導体素子８に接続されているとともに、別のボンディングワイヤ２０によってエミッタ端子３１に接続されている。電極層６は、ボンディングワイヤ２０によってコレクタ端子３２に接続されている。
【００３７】
なお、ここでは、スイッチング半導体素子８がＩＧＢＴである場合について考えたが、スイッチング半導体素子８がＭＯＳである場合、エミッタ端子３１の代わりに、ソース端子３１を、コレクタ端子３２の代わりに、ドレイン端子３２を使用する。
【００３８】
次に、パワーモジュールの動作について説明する。
制御ＩＣ１２は、外部入出力端子３０から低電圧の電源を受電する。制御ＩＣ１２は、外部入出力端子３０からスイッチング半導体素子駆動入力信号を受信し、その入力信号に応じてスイッチング半導体素子８にスイッチング半導体素子駆動出力信号を送信する。この駆動出力信号により、スイッチング半導体素子８はスイッチング動作を行い、コレクタ端子３２から電極層６を介して入力された電流・電圧を、ＦＷＤｉ１０を介してエミッタ端子３１に出力する。このとき、スイッチング動作時に生じる逆起電力により、ＦＷＤｉ１０に電流が流れる。
【００３９】
スイッチング半導体素子８は、スイッチング半導体素子８に流れる電流の例えば数千分の一の電流を制御ＩＣ１２に入力し、制御ＩＣ１２内部の電流検出回路（通常、抵抗）（図示せず）において、スイッチング半導体素子８に流れる電流をモニタする。電流検出回路において、異常な電流を検出した場合、制御ＩＣ１２は、フェイル信号を外部入出力端子３０に出力する。同様に、チップ温度検出用にチップ温度検出手段（ダイオード、抵抗等）４１をＩＧＢＴ４０内に設け、ＩＧＢＴ４０の発熱を監視し、異常な温度を検出した場合、制御ＩＣ１２は、フェイル出力端子ＦＯからフェイル信号を出力する。パワーモジュールのもっと詳細な動作については、実施の形態１において記載されているので、重複を避けるために説明を省略する。
【００４０】
以上のことから、実施の形態３に係るパワーモジュールは、ＦＷＤｉ１０の少なくとも一部がスイッチング半導体素子８と、制御ＩＣ１２とを挟むように、スイッチング半導体素子８とＦＷＤｉ１０と制御ＩＣ１２とをモノリシック集積回路として構成することにより、パワーモジュール全体のコンパクト化、構造の簡素化を図ることができる。したがって、パワーモジュールの単価を下げることができる。さらに、スイッチング半導体素子８の発する熱が制御ＩＣ１２へ熱伝導することを効果的に低減することにより、制御ＩＣ１２の誤動作を防止できる。したがって、パワーモジュールの信頼性が向上する。さらに配線が短くなるように配慮してパワーモジュールを作成するならば、ノイズを減らすことも可能である。
【００４１】
実施の形態４．
以下、図４を用いて、本発明の実施の形態４に係るパワーモジュールについて説明する。
図４は、実施の形態４におけるパワーモジュールの構造を説明する説明図である。図４において、パワーモジュールは、ベース板であるヒートシンク２と、絶縁基板４と、回路パターンを形成する電極層６と、スイッチング半導体素子８と、ＦＷＤｉ１０と、スイッチング半導体素子８を制御する制御ＩＣ１２と、ボンディングワイヤ２０と、絶縁基板４に固定されている外部入出力端子３０とエミッタ端子３１とコレクタ端子３２とで構成されている。
【００４２】
実施の形態４は、実施の形態３は類似している点が多い。しかしながら、実施の形態３においては、スイッチング半導体素子８とＦＷＤｉ１０と制御ＩＣ１２とがモノリシック集積回路として構成されているのに対して、実施の形態４においては、スイッチング半導体素子８とＦＷＤｉ１０とが別個に構成されており、かつフリーホイールダイオードと制御ＩＣとがモノリシック集積回路として構成されている。つまり、実施の形態３と実施の形態４の違いは、スイッチング半導体素子８とＦＷＤｉ１０とが別個に構成されているか否かである。ここでは、重複を避けるために、実施の形態３と同一の点については、説明を省略する。制御ＩＣ１２がスイッチング半導体素子８から離れた位置にあるために、スイッチング半導体素子８の発熱による制御ＩＣ１２の誤動作が少なくなる。
【００４３】
以上のことから、実施の形態４に係るパワーモジュールは、スイッチング半導体素子８とＦＷＤｉ１０とが別個に構成しており、かつＦＷＤｉ１０と制御ＩＣ１２とがモノリシック集積回路として構成していることにより、パワーモジュール全体のコンパクト化、構造の簡素化を図ることができる。したがって、パワーモジュールの単価を下げることができる。さらに、スイッチング半導体素子８の発する熱が制御ＩＣ１２へ熱伝導することを効果的に低減することにより、制御ＩＣ１２の誤動作を防止できる。したがって、パワーモジュールの信頼性が向上する。さらに配線が短くなるように配慮してパワーモジュールを作成するならば、ノイズを減らすことも可能である。
【００４４】
なお、上記の実施の形態において、いずれも入出力端子、コレクタ端子、エミッタ端子がパワーモジュールの一端にあるシングルインライン(Single-in-Line)端子配置となっているが、これに限定されず、入出力端子がパワーモジュールの一端にあり、コレクタ端子、エミッタ端子が他端にあるデュアルインライン(Dual-in-line)配置であってもよい。
【００４５】
【発明の効果】
本発明の第１の態様に係るパワーモジュールによれば、動作時に発熱の少ないＦＷＤｉ上に制御ＩＣを配置することにより、スイッチング半導体素子の発熱による制御ＩＣの誤動作を防止することができる。したがって、パワーモジュールの信頼性が向上する。
【００４６】
本発明の第２の態様に係るパワーモジュールによれば、スイッチング半導体素子とフリーホイールダイオードとをモノリシック集積回路として構成することにより、パワーモジュールのコンパクト化と構造の簡素化による半導体のウエハ製造工程およびアセンブリ工程における生産性を高めることができる。したがって、パワーモジュールの単価を下げることもできる。
【００４９】
本発明の第３の態様に係るパワーモジュールによれば、スイッチング半導体素子として絶縁ゲート型素子（例えばＩＧＢＴ、パワーＭＯＳＦＥＴ等）を使用することにより、比較的大きな動作周波数においても使用できる。
【図面の簡単な説明】
【図１】  実施の形態１におけるパワーモジュールの構造を説明する説明図である。
【図２】  実施の形態２におけるパワーモジュールの構造を説明する説明図である。
【図３】  実施の形態３におけるパワーモジュールの構造を説明する説明図である。
【図４】  実施の形態４におけるパワーモジュールの構造を説明する説明図である。
【図５】  パワーモジュールの一部分の回路図である。
【図６】  従来技術におけるパワーモジュールの構造を説明する説明図である。
【図７】  従来技術におけるパワーモジュールの構造を説明する別の説明図である。
【図８】  従来技術におけるパワーモジュールの構造を説明するさらに別の説明図である。
【符号の説明】
２  ヒートシンク、  ４  絶縁基板、  ６  電極層、  ８  スイッチング半導体素子、  １０  フリーホイールダイオード、  １４  絶縁層、  １６  接着剤層、  ２０  ボンディングワイヤ、  ３０  外部入出力端子、  ３１  エミッタ端子、  ３２  コレクタ端子、  ４０  ＩＧＢＴ、  ４１  チップ温度検出手段。
【図１】
0004146607.tif 000002
【図２】
0004146607.tif 000003
【図３】
0004146607.tif 000004
【図４】
0004146607.tif 000005
【図５】
0004146607.tif 000006
【図６】
0004146607.tif 000007
【図７】
0004146607.tif 000008
【図８】
0004146607.tif 000009