(57)【特許請求の範囲】
【請求項１】
複数の地点においたユニット間をケーブルで接続し、任意の前記ユニット間で多チャンネルの信号を多重化した多重化信号として伝送するための多チャンネル信号伝送システムにおいて、
各地点に置いた各ユニットは、
前記ケーブルによって送られてくる同期信号及び多重化信号を受信するための受信ブロックと、前記ケーブルに前記同期信号及び前記多重化信号を送信するための送信ブロックと、多チャンネルの信号を入力するための入力ブロックと、多チャンネルの信号を出力するための出力ブロックと、前記受信ブロック、前記送信ブロック、前記入力ブロック及び前記出力ブロック間で信号の経路を切り替えるルーティングブロックと、前記受信ブロックによって受信した前記同期信号を基準にして、前記受信ブロック、前記送信ブロック、前記入力ブロック、前記出力ブロック及び前記ルーティングブロックの動作基準となるクロック信号を生成するためのクロック信号生成ブロックとから構成され、
前記ケーブルで接続した複数のユニットのうち少なくとも１つのユニットが、前記同期信号の基準となる同期信号を発生する基準同期信号発生手段を備え、かつ、各ユニットには、入力信号と出力信号の位相のずれを調整するタイミング調整回路が備えられていることを特徴とする多チャンネル信号伝送システム。
【請求項２】
複数の前記ユニットで構成された多チャンネル信号伝送システムであって、各ユニットは、あるユニットから送られてくる前記同期信号を他のユニットに中継することを特徴とする請求項１記載の多チャンネル信号伝送システム。
【請求項３】
前記同期信号及び前記多重化信号は、１本のケーブルで伝送することを特徴とする請求項１又は２記載の多チャンネル信号伝送システム。
【請求項４】
前記多重化信号は、多チャンネルの信号の部分と制御信号の部分とから構成され、前記制御信号は、各ユニットのルーティングブロックの制御に利用することを特徴とする請求項１乃至３のいずれかに記載の多チャンネル信号伝送システム。
【請求項５】
前記各地点においた各ユニットは、各々のユニットを制御する制御ユニットを含み、各制御ユニットは各ユニットの各ブロックの集中管理を行う制御ターミナルに接続されたことを特徴とする請求項１乃至４のいずれかに記載の多チャンネル信号伝送システム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、多チャンネル信号伝送システムに関するものである。
【０００２】
【従来の技術】
従来の多チャンネ信号伝送システムは、多数の地点に置いた各々のユニットを光ファイバ等の伝送ケーブルで相互に接続し、この伝送ケーブルを介して各々のユニット間で例えば音声信号等の信号伝送を行うようにしている。
【０００３】
【発明が解決しようとする課題】
しかし、従来の多チャンネ信号伝送システムの場合、多数の地点に置いた各々のユニット間において、あるユニットの任意のチャンネルの信号を任意の地点の他のユニットから出し入れするように動作させることが困難であった。例えば、Ａユニットの１チャンネルに入力された信号を、Ｂユニットから出力したり、Ｃ、Ｄ、Ｅ、…各ユニットの内のいずれか一つのユニット又は同時に複数のユニットから出力したりすることは困難であった。
【０００４】
これは、従来の多チャンネル信号伝送システムが、多数の地点に置いた各々のユニット間を伝送する信号のタイミングの調整が困難であったところによる。
【０００５】
本発明は、上記事情に鑑みてなされたものであり、多数の地点に置いた任意数のユニット間の多重化信号の多様な伝送処理を極めて効率よく実行することが可能な多チャンネル信号伝送システムを提供することを目的とする。
【０００６】
【課題を解決するための手段】
請求項１記載の発明は、複数の地点においたユニット間をケーブルで接続し、任意の前記ユニット間で多チャンネルの信号を多重化した多重化信号として伝送するための多チャンネル信号伝送システムにおいて、各地点に置いた各ユニットは、前記ケーブルによって送られてくる同期信号及び多重化信号を受信するための受信ブロックと、前記ケーブルに前記同期信号及び前記多重化信号を送信するための送信ブロックと、多チャンネルの信号を入力するための入力ブロックと、多チャンネルの信号を出力するための出力ブロックと、前記受信ブロック、前記送信ブロック、前記入力ブロック及び前記出力ブロック間で信号の経路を切り替えるルーティングブロックと、前記受信ブロックによって受信した前記同期信号を基準にして、前記受信ブロック、前記送信ブロック、前記入力ブロック、前記出力ブロック及び前記ルーティングブロックの動作基準となるクロック信号を生成するためのクロック信号生成ブロックとから構成され、前記ケーブルで接続した複数のユニットのうち少なくとも１つのユニットが、前記同期信号の基準となる同期信号を発生する基準同期信号発生手段を備え、かつ、各ユニットには、入力信号と出力信号の位相のずれを調整するタイミング調整回路が備えられていることを特徴とする。
【０００７】
請求項１記載の発明によれば、複数の地点においた任意のユニット間をケーブルで接続し、少なくとも１つのユニットに動作の基準となる同期信号を発生する基準同期信号発生手段を備え、各ユニットに各々同期信号に基づくに動作の基準となるクロック信号を生成するためのクロック信号生成ブロックを備えたものであるから、各ユニット間における同期信号及びよ多重化信号の送受信を同期を取りつつ行うことが可能となり、任意のユニットの任意のチャンネルの多重化信号を任意の地点の他のユニットから出し入れすることが可能となる。
【０００８】
請求項２記載の発明によれば、請求項１記載の多チャンネル信号伝送システムにおいて、複数の前記ユニットで構成された多チャンネル信号伝送システムの各ユニットは、あるユニットから送られてくる前記同期信号を他のユニットに中継することを特徴とするものである。
【０００９】
請求項２記載の発明によれば、各ユニットを、あるユニットから送られてくる前記同期信号を他のユニットに中継するように構成しているので、各ユニット間の同期信号の伝送を円滑に行うことができる。
【００１０】
請求項３記載の発明は、請求項１又は２記載の多チャンネル信号伝送システムにおいて、前記同期信号及び前記多重化信号は、１本のケーブルで伝送することを特徴とするものである。
【００１１】
請求項３記載の発明によれば、前記同期信号及び前記多重化信号を、１本のケーブルで伝送するように構成しているので、各ユニット間の信号伝送を行うケーブルの集約化、ケーブル構成の簡略化を図れる。
【００１２】
請求項４記載の発明は、請求項１乃至３のいずれかに記載の多チャンネル信号伝送システムにおいて、前記多重化信号は、多チャンネルの信号の部分と制御信号の部分とから構成され、前記制御信号は、各ユニットのルーティングブロックの制御に利用することを特徴とするものである。
【００１３】
請求項４記載の発明によれば、前記多重化信号を多チャンネルの信号の部分と制御信号の部分とし、制御信号を、各ユニットのルーティングブロックの制御に利用するものであるから、各ユニット間の多重化信号の伝送に対応して制御信号により各ユニットのルーティングブロックの制御を行うことができ、各ユニットにおける多重化信号の出し入れの切り換えをタイミングよく実行できる。
【００１４】
請求項５記載の発明は請求項１乃至４のいずれかに記載の多チャンネル信号伝送システムにおいて、前記各地点においた各ユニットは、各々のユニットを制御する制御ユニットを含み、各制御ユニットは各ユニットの各ブロックの集中管理を行う制御ターミナルに接続されたことを特徴とするものである。
【００１５】
請求項５記載の発明によれば、前記制御ターミナルにより各ユニットの各ブロックの集中管理を行う多チャンネル信号伝送システムを構築することができる。
【００１６】
【発明の実施の形態】
（実施の形態１）
図１乃至図１２を参照して本発明の実施の形態の多チャンネル信号伝送システムの実施の形態１を説明する。
【００１７】
図１は、本発明の多チャンネル信号伝送システムの実施の形態１を示すブロック図である。
【００１８】
図１は、第１の端の地点に置いたユニット１と、第２の端の地点に置いたユニット２と、ユニット１とユニット２との間に置いたユニット３とからなる３個のユニット１乃至３と、これらを接続する例えば光ファイバからなるケーブル４、５からなる多チャンネル信号伝送システムを示している。
【００１９】
一般的には、ユニット１とユニット２の間には、ユニット３と同等のユニットを任意数置くことができる。
【００２０】
ケーブル４は、ユニット１とユニット３の間を接続している。ケーブル５は、ユニット３とユニット２の間を接続している。ケーブル４とケーブル５は、それぞれ２本が１組になっている。即ち、ケーブル４は、ケーブル６とケーブル７を束ねたものであり、また、ケーブル５は、ケーブル８とケーブル９を束ねたものである。
【００２１】
ケーブル７は、ユニット１からユニット３ヘ向けて信号が流れる。ケーブル９は、ユニット３からユニット２に向けて信号が流れる。ケーブル８は、ユニット２からユニット３に向けて信号が流れる。ケーブル６は、ユニット３からユニット１に向けて信号が流れる。
【００２２】
各ケーブル６、７、８、９を流れる信号は、それぞれ後述する同期信号と多チャンネルの信号を多重化した多重化信号の２種類の信号が重畳されている。
【００２３】
以下、これら２種類の信号を重畳した信号を、「伝送信号」と定義して説明する。
【００２４】
ユニット１は、受信ブロック（Ｒ）１０と、送信ブロック（Ｔ）１１とを備えている。ユニット３は、受信ブロック（Ｒ）１２と、送信ブロック（Ｔ）１３とを備えている。ユニット２は、受信ブロック（Ｒ）１４と、送信ブロック（Ｔ）１５とを備えている。
【００２５】
受信ブロック１０、１２、１４は、各々ケーブル６、ケーブル７及びケーブル８、ケーブル９から送られてくる伝送信号を受信し、送信ブロック１１、１３、１５は、各々ケーブル７、ケーブル６及びケーブル９、ケーブル８に向けて伝送信号を送信する。
【００２６】
即ち、受信ブロック１０は、送信ブロック１３から送られてくる信号を受信し送信ブロック１１は、受信ブロック１２に向けて信号を送信する。
【００２７】
受信ブロック１４は、送信ブロック１３から送信されてくる信号を受信する。
【００２８】
また、送信ブロック１５は、受信ブロック１２に向けて信号を送信する。
【００２９】
従って、受信ブロック１２は、送信ブロック１１、１５から送られてきた両方の信号を受信し、送信ブロック１３は、受信ブロック１０、１４の両方に向けて信号を送信する。
【００３０】
また、前記ユニット１は入力ブロック（ＩＮ）１６、出力ブロック（ＯＵＴ）１７を備えている。入力ブロック１６は、外部からの信号を受け入れる入力ポート１８を備えている。この入力ポート１８は、例えば独立した３２チャンネル程度の信号の経路であって、この信号は、アナログ信号やデジタル信号である。
【００３１】
出力ブロック１７は、外部に向けて信号を出力する出力ポート１９を備えている。この出力ポート１９は、例えば独立した３２チャンネル程度の信号の経路であって、この信号は、アナログ信号やデジタル信号である。
【００３２】
尚、以下の説明では、入力ポート１８は、３２チャンネルのアナログ音声信号を入力するために使用され、出力ポート１９は、３２チャンネルのアナログ音声信号を出力するために使用されるものとして説明する。但し、入力ブロック１６及び出力ブロック１７は、実際には、標準規格に従ったデジタル信号の入出力を行うように構成してもよい。
【００３３】
前記ユニット３の入力ブロック２０、出力ブロック２１、入力ポート３１、出力ポート３２及びユニット２の入力ブロック２２、出力ブロック２３、入力ポート３３、出力ポート３４は、各々ユニット１の入力ブロック１６、主力ブロック１７、入力ポート１８、出力ポート１９と同様な構成としている。
【００３４】
前記ユニット１は、さらにルーティングブロック（ＲＯＵＴＥ）２４を備えている。このルーティングブロック２４は、受信ブロック１０によって受信した伝送信号、送信ブロック１１により送信すべき伝送信号、入力ブロック１６によって受け入れた信号、出力ブロック１７によって出力すべき信号を相互に切り替えるようになっている。例えば、入力ブロック１６に入力された信号は、送信ブロック１１へ送ることもできるし、出力ブロック１７ヘ送ることもできる。
【００３５】
一方、受信ブロック１０によって受信した伝送信号は、送信ブロック１１へ送ることもできるし、出力ブロック１７ヘ送ることもできる。
【００３６】
ユニット３のルーティングブロック（ＲＯＵＴＥ）２５、ユニット２のルーティングブロック（ＲＯＵＴＥ）２６も、ユニット１のルーティングブロック２４と同様に各ユニット３、２において、各々相互に信号の流れを制御する。
【００３７】
ユニット３のルーティングブロック２５は、受信ブロック１２によって受信する伝送信号が２系統あり、送信ブロック１３によって送信する伝送信号も２系統あることから、これらの相互切り替えも行う。
【００３８】
さらに、ユニット１は、クロック信号生成ブロック（ＣＬＯＣＫ）２７を具備している。このクロック信号生成ブロック２７は、ユニット１に含まれる受信ブロック１０、送信ブロック１１、入力ブロック１６、出力ブロック１７の動作のタイミングを決めるクロック信号を生成する。
【００３９】
ユニット３は、このユニット３に含まれる各ブロックの動作のタイミングを決めるクロック信号を生成するクロック信号生成ブロック（ＣＬＯＣＫ）２８を具備している。また、ユニット２は、このユニット２に含まれる各ブロックの動作のタイミングを決めるクロック信号を生成するクロック信号生成ブロック（ＣＬＯＣＫ）２９を具備している。
【００４０】
ユニット１は、図１に示したシステム全体の基準となる同期信号ＦＳＳを発生する基準同期信号発生手段３０を備えている。基準同期信号発生手段３０は、図１に示したユニット１乃至３を含むシステム全体で１つだけである。
【００４１】
ユニット１のクロック信号生成ブロック２７は、基準同期信号発生手段３０が発生する基準同期信号ＦＳＳと、ケーブル６を通してユニット３から送られてくる伝送信号に基づいて、ユニット１を構成する各ブロックの動作のタイミングを決定するクロックを生成する。
【００４２】
ユニット３のクロック信号生成ブロック２８は、ケーブル７を介してユニット１から送られてくる伝送信号と、ケーブル８を介してユニット２から送られてくる伝送信号に基づいてユニット３を構成する各ブロックの動作のタイミングを決定するクロック信号を生成する。ユニット２のクロック信号生成ブロック２９はユニット３から送られてくる同期信号に基づいてユニット２を構成する各ブロックの動作のタイミングを決定するクロック信号を生成する。
【００４３】
図２は、前記ユニット１の詳細ブロック図である。ユニット１は、５個のブロックに分かれている。即ち、ユニット１は、図１に示した受信ブロック１０と送信ブロック１１を含む送受信ブロック３５と、クロック信号生成ブロック２７と基準同期信号発生手段３０を含むクロック発生ブロック３６と、図１に示すルーティングブロック２４に対応するルーティングブロック３７と、入力ブロック１６及び出力ブロック１７を含む入出力ブロック３８と、制御ブロック３９を具備している。この制御ブロック３９は、ユニット１全体を制御する制御回路４０を含んでいる。
【００４４】
送受信ブロック３５は、左側送信回路（ＬＴ）４１、左側受信回路（ＬＲ）４２、右側受信回路（ＲＲ）４３、右側送信回路（ＲＴ）４４という４つの回路を含んでいる。左側受信回路４２、右側受信回路４３は、合わせて図１に示した受信ブロック１０を構成する。左側送信回路４１、右側送信回路４４は合わせて図１に示した送信ブロック１１を構成する。
【００４５】
右側受信回路４３には、ケーブル６が接続され、右側送信回路４４にはケーブル７が接続されている。左側送信回路４１及び左側受信回路４２には、何も接続されていない。従って、ユニット１においては、左側送信回路４１及び左側受信回路４２は、回路自体は存在しても、実質的に機能しない構成としている。
【００４６】
クロック発生ブロック３６のクロック信号生成ブロック２７は、２つの入力端子を具備している。１つの入力端子は、基準同期信号発生手段３０が発生する基準となる同期信号ＦＳＳを受け、他の１の入力端子は、右側受信回路４３が受信した信号に含まれる同期信号ＦＳＲを受ける。
【００４７】
ルーティングブロック３７は、３つのスイッチ４５、４６、４７と、２つのタイミング調整回路４８、４９とから構成される。
【００４８】
前記入出力ブロック３８は、入力信号処理回路５０と、入力マトリクス回路５１と、出力信号処理回路５２と、出力マトリクス回路５３とを含んでいる。入力信号処理回路５０及び入力マトリクス回路５１は、図１に示す入力ブロック１６を構成し、出力信号処理回路５２及び出力マトリクス回路５３は、図１に示す出力ブロック１７を構成する。
【００４９】
ルーティングブロック３７のスイッチ４５は、入力マトリクス回路５１の出力又は右側受信回路４３の出力を、選択的に左側送信回路４１に送るスイッチである。また、スイッチ４６は、左側受信回路４２の出力又は右側受信回路４３の出力を、選択的に出力マトリクス回路５３に送るスイッチである。スイッチ４７は、左側受信回路４２の出力又は入力マトリクス回路５１の出力を選択的に右側送信回路４４に送るスイッチである。
【００５０】
タイミング調整回路４８は、右側受信回路４３の出力と出力マトリクス回路５３との間にあって、右側受信回路４３の出力を必要な時間だけ遅らせる。タイミング調整回路４９は、入力マトリクス回路５１と右側送信回路４４との間にあって、入力マトリグス５１の出力を必要な時間だけ遅らせて前記右側送信回路４４に送る。
【００５１】
図３は、図２に示すユニット１の各部の信号の概念を示したものである。入力ポート１８には、３２チャンネルのステレオ・アナログ信号を入力する。即ち、図３に示すように、特定の１チャンネルは、ａ信号、ｂ信号の２つの音声信号で構成される。この２つの音声信号は、ステレオ信号に相当し、例えばａ信号が左側の音声信号、ｂ信号が右側の音声信号に相当する。入力処理回路５０は、この信号をＡ／Ｄ変換し、６４ビットのシリアル信号として入力マトリクス回路５１に送る。
【００５２】
図４は、入力信号処理回路５０の特定の１チャンネルを抜き出したブロック図である。
【００５３】
入力信号処理回路５０には、図４に示すような回路が、３２チャンネル分含まれる。入力信号処理回路５０の特定の１チャンネル分の回路は、ａ信号用のＡ／Ｄ変換回路５４、ｂ信号用のＡ／Ｄ変換回路５５及びフレーム変換回路５６から構成される。Ａ／Ｄ変換回路５４は、ａ信号を２４ビットのデジタル信号に変換する。Ａ／Ｄ変換回路５５は、ｂ信号を２４ビットのデジタル信号に変換する。
【００５４】
フレーム変換回路５６は、Ａ／Ｄ変換回路５４の出力と、Ａ／Ｄ変換回路５５の出力とを合わせて、フレーム信号を生成する。
【００５５】
図３の下欄に示すＳは、フレーム変換回路５６の出力を模式的に示したものである。ａ信号とｂ信号は、時刻ｔでサンプリングされる。サンプリングの周波数は、例えば４８ｋＨｚである。フレーム変換回路５６は、サンプリングされ、デジタル信号に変換された信号をさらにシリアル信号に変換する。同期信号ＦＳは４８ｋＨｚの信号であり、１周期の同期信号ＦＳには、６４ビットのビット列から構成される情報が含まれる。
【００５６】
前半の３２ビットは、ａ信号の領域であり、後半の３２ビットは、ｂ信号の領域である。ａ信号の２４ビットの信号は、前半の３２ビットの中で、１ビット目から２４ビット目までに配置される。ｂ信号の２４ビットの信号は、３３ビット目からら６３ビット目までに配置される。前半の２４ビット目から３２ビット目までと、後半の５６ビット目から６４ビット目までの領域は、システムで使用する制御信号を配置することができる。制御信号は、図１に示した各ユニット１乃至３間の通信に利用することができる。そして図４に示すＡ／Ｄ変換回路５４、Ａ／Ｄ変換回路５５及びフレーム変換回路ら６の動作タイミングは、クロック信号生成ブロック２７から出力され、クロック入力端子５９に供給されるクロック信号に従う。
【００５７】
図５は、図２に示す出力信号処理回路５２の特定の１チャンネルのブロック図である。出力信号処理回路５２には、図５に示す回路が３２チャンネル分まれている。図５に示すように、出力信号処理回路５２の特定の１チャンネル分の構成は、図４に示した入力信号処理回路５０の特定の１チャンネル分の構成と対照的な構成になっている。
【００５８】
即ち、出力信号処理回路５２は、フレーム逆変換回路６０と、ａ信号用のＤ／Ａ変換回路５１と、ｂ信号用のＤ／Ａ変換回路６２とを具備している。
【００５９】
フレーム逆変換回路６０は、入力端子６５に入力されたフレーム信号Ｓからａ信号及びｂ信号のデジタル信号を取り出す。Ｄ／Ａ変換回路６１は、ａ号のデジタル信号から、元のアナログ信号を復元し、出力端子６３から出力する。Ｄ／Ａ変換回路６２は、ｂ信号のデジタル信号から、元のアナログ信号を復元し、出力端子６４から出力する。
【００６０】
また、フレーム逆変換回路６０、Ｄ／Ａ変換回路６１及びＤ／Ａ変換回路６２は、クロック信号生成ブロック２７から出力され、入力端子６６に入力されるクロック信号に従って動作する。
【００６１】
前記入力マトリクス回路５１は、３２チャンネル入力、かつ、３２チャンネル出力のマトリクススイッチであり、入力信号処理回路５０の３２チャンネルの出力信号を受けて、任意の３２チャンネルの出力端子に割り付けることが可能である。
【００６２】
出力マトリクス回路５３は、３２チャンネル入力かつ３２チャンネル出力のマトリクススイッチであり、スイッチ４６からの３２チャンネルの信号を受けて、３２チャンネルの出力端子に任意に割り付け、かつ、出力信号処理回路５２に出力する。
【００６３】
入力マトリクス回路５１と出力マトリクス回路５３は、クロック信号生成ブロック２７から出力されるクロック信号に同期して切り替え動作を行う。
【００６４】
前記スイッチ４５、４６、４７は、信号の経路を切り替えるが、切り替えのタイミングは、クロック信号生成ブロック２７から生成されるクロック信号に同期するようになっている。また、タイミング調整回路４８は、右側受信回路４３から出力された信号を任意の時間だけ遅らせてスイッチ４６に送り、タイミング調整回路４９は、入力マトリクス５１の出力を任意の時間だけ遅らせてスイッチ４７に送る。タイミング調整回路４８、タイミング調整回路４９の各々の遅れの時間の設定は、クロック信号生成ブロック２７から出力する設定信号により行う。
【００６５】
図６は、図２に示した右側送信回路４４の詳細なブロック図である。右側送信回路４４は、マルチプレクサ６７と、８−１０変換回路６８と、電気／光（Ｅ／Ｏ）変換回路６９とから構成されている。マルチプレクサ６７は、図３に示した同期信号ＦＳに同期した３２チャンネルの信号を受けて、８ビットずつに区切るように動作する。マルチプレクサ６７から出力される信号は、８ビットのパラレル信号である。
【００６６】
８−１０変換回路６８は、８ビットのパラレル信号を受けて１０ビットのシリアル信号に変換する。電気／光変換回路６９は、８−１０変換回路６８から出力されるシリアル信号をケーブル７に送出可能な光信号に変換する。
【００６７】
図７は、図６に示した右側送信回路４４の動作を示す説明図である。図７の縦に並んだ１から３２の数値は、図６に示したマルチプレクサ６７に入力する信号線７０の各チャンネルの信号を示している。
【００６８】
図７において、横に並んだ１から６４までの数値は、同期信号ＦＳの１周期（１ＦＳ）に含まれる情報のビット列のビットの順番を示している。各チャンネルの信号は同期信号ＦＳに同期している。全体のビット空間は、１ＦＳ当たり、３２チャンネル×６４ビット＝２，０４８ビットである。マルチプレクサ６７は、１ＦＳの間に、２，０４８ビットの情報を８ビットずつに区切る。その順序は、以下に示す通りである。
【００６９】
（１）      １から        ８チャンネルの      １ビット目（計８ビット）
（２）      ９から      １６チャンネルの      １ビット目
（３）    １７から      ２４チャンネルの      １ビット目
（４）    ２５から      ３２チャンネルの      １ビット目
（５）      １から        ８チャンネルの      ２ビット目
（途中省略）
（２５４）１７  から    ２４チャンネルの    ６４ビット目
（２５５）２５  から    ３１チャンネルの    ６４ビット目
図６に示したマルチプレクサ６７、８−１０変換回路６８は、クロック入力端子７１に入力される、クロック信号生成ブロック２７によって生成されたクロック信号に同期して動作する。
【００７０】
図８は、右側側受信回路（ＲＲ）４３の構成を示すブロック図である。右側側受信回路４３は、光／電気変換回路７３と、１０−８変換回路７２と、マルチプレクサ７５とから構成されている。光／電気変換回路７３は、ケーブル６から受信した光信号を電気信号に変換する。１０−８変換回路７２は、図６に示した８−１０変換回路６８に封応するものである。１０−８変換回路７２は、光／電気変換回路７３から受信したシリアル信号（ビット・ストリーム）を８ビットずつのパラレル信号に変換する。マルチプレグサ７５は、図６に示したマルチプレクサ６７に対応するもので、１０−８変換回路７２から受信した８ビットのパラレル信号から、３２チャンネルの信号を再生する。
【００７１】
さらに、マルチプレクサ７５は、１０−８変換回路７２から出力された信号の中から、復調同期信号ＦＳＲを再生する。
【００７２】
復調同期信号ＦＳＲとは、ケーブル６を介して受信した信号に含まれる同期信号であって、周波数は、基準同期信号ＦＳＳと同じであり、位相が受信した信号に依存するものである。復調同期信号ＦＳＲは、マルチプレクサ７５の出力端子７６から出力される。マルチプレクサ７５の出力端子７４から出力される各チャンネルの信号は、復調同期信号ＦＳＲに同期している。
【００７３】
図２に示したクロック信号生成ブロック２７は、ユニット１で使用される各種のクロック信号を生成する。クロック信号生成回路２７の主な機能は、各ブロック１乃至３の動作のタイミングを決定するクロック信号の生成と、タイミング調整回路４８及びタイミング調整回路４９の調整時間の設定である。
【００７４】
図９は、基準同期信号発生手段３０が発生する基準同期信号ＦＳＳと、右側受信回路（ＲＲ）４３から出力される復調同期信号ＦＳＲの関係を示したものである。図９に示すように、基準同期信号ＦＳＳと、復調同期信号ＦＳＲは、周波数が同一で、位相が異なっている。
【００７５】
一方、図２に示したユニット１を構成する各ブロックは、１つの同期信号ＦＳを基準にして動作する必要がある。即ち、ユニット１の内部での３２チャンネルの信号は、全て位相が揃っている必要がある。全て位相が揃っていないと、図６に示し右側送信回路４４は、図７に示すような情報の分解及び送信が不可能となる。
【００７６】
図２に示すクロック信号生成ブロック２７は、まず、基準同期信号ＦＳＳと復調同期信号ＦＳＲの位相の比較を行う。
【００７７】
図９は、基準同期信号ＦＳＳの波形の順番をＳ１、Ｓ２、Ｓ３で示し、復調同期信号ＦＳＲの波形の順番をＲ１、Ｒ２、Ｒ３で示すことにより、これら両者の位相の関係を説明するものである。
【００７８】
基準同期信号ＦＳＳのを基準にすれば、復調同期信号ＦＳＲの位相ずれは時間Ｄである。そこで、クロック信号生成ブロック２７は、タイミング調整回路４８及びタイミング調整回路４９に時間Ｄを設定する。すると、タイミング調整回路４８を通過した信号は、全て時間Ｄだけ遅れてスイッチ４６に到達する。
【００７９】
また、タイミング調整回路４９を通過した信号は、全て時間Ｄだけ遅れてスイッチ４７に到達する。図９に示すＦＳＲＰは、タイミング調整回路４８を通過した信号の同期信号を示している。即ち、基準同期信号ＦＳＳの波形Ｓ２と同期信号ＦＳＲＰの波形Ｒ１は、位相が一致している。次に、クロック信号生成ブロック２７は、入力信号処理回路５０、入力マトリクス５１を同期信号ＦＳＲに同期するように動作させるクロックを供給する。
【００８０】
さらに、出力信号処理回路５２、出力マトリクス５３、スイッチ４６、スイッチ４７、右側送信回路（ＲＴ）４４を基準同期信号ＦＳＳに同期して動作するようにクロック信号を供給する。これにより、基準同期信号ＦＳＳと復調同期信号ＦＳＲとに任意の位相ずれがあっても、ユニット１を構成する構成要素は矛盾なしに動作する。
【００８１】
図１０は、ユニット３の構成を示すブロック図である。ユニット３の基本的な構成は、図２に示したユニット１の構成と大部分が同じである。ユニット３の送受信ブロック７７は、ユニット１の送受信ブロック３５に相当し、以下同様に、クロック発生ブロック７８はクロック発生ブロック３６に、ルーティングブロック２５はルーティングブロック３７に対応し、入出力ブロック７９は入出力ブロック３８に、制御ブロック８０は制御ブロック３９に対応する。
【００８２】
送受信ブロック７７の右側送信回路（ＲＴ）８１は、ケーブル９によってユニット２と接続され、右側受信回路（ＲＲ）８２は、ケーブル８によって、ユニット２と接続されている。また、左側受信回路（ＬＲ）８３は、ケーブル７によってユニット１と接続され、左側送信回路（ＬＴ）８４は、ケーブル６によってユニット１に接続されている。
【００８３】
クロック発生ブロック７８のブロック信号生成回路２８は、右側受信回路８２及び左側受信回路８３から出力される復調同期信号に基づいて、ユニット３の構成要素の動作タイミングの基準となるクロック信号を生成する。
【００８４】
また、ルーティングブロック２５の構成と、入出力ブロック７９の構成は、ユニット１の場合と同様である。
【００８５】
図１０に示すユニット３において、右側受信回路８２から出力される復調同期信号は、ＦＳＲ１であり、左側受信回路８３から出力される復調同期信号は、ＦＳＲ２である。復調同期信号ＦＳＲ１と復調同期信号ＦＳＲ２とは周波数が同一で、位相は独立している。
【００８６】
図１１は、復調同期信号ＦＳＲ１と復調同期信号ＦＳＲ２の位相の関係の例を示したものである。
【００８７】
これら各同期信号の順番を、Ｒ１１、Ｒ１２、Ｒ１３及びＲ２１、Ｒ２２、Ｒ２３で示す。ユニット３におけるクロック信号生成回路２８は、復調同期信号ＦＳＲ１と復調同期信号ＦＳＲ２の位相を比較する。Ｒ１１とＲ２１を比較するとその位相差はＤＴであり、位相差ＤＴの最大長さは、１ＦＳである。
【００８８】
クロック信号生成回路２８は、タイミング調整回路８８及び８９に時間差ＤＴを設定する。次に、クロック信号生成回路２８は、スイッチ８６、８７、出力マトリクス９１、出力信号処理回路９３、右側送信回路８１が復調同期信号ＦＳＲ２に同期して動作し、スイッチ８５、入力マトリクス９０、入力信号処理回路９２及び左側送信回路８４が復調同期信号ＦＳＲ１に同期して動作するように、クロック信号を発生する。
【００８９】
このようにすると、各チャンネルごとに、スイッチ８５、８６、８７がどの位置にあっても、またユニット３が動作中であっても自由に切り替えることが可能である。また、入力マトリクス９０、出力マトリクス９１もユニット３が動作中に自由に切り替え可能である。
【００９０】
図１２は、ユニット２の構成を示すブロック図である。ユニット２の構成要素は、図２に示したユニット１と殆ど同じように構成することができる。即ち、送受信ブロック９４はユニット１の送受信ブロック３５に対応し、クロック発生ブロック９５はクロック発生ブロック３６に、ルーティングブロック９６はルーティングブロック２４に、入出力ブロック９７は入出力ブロック３８に、制御ブロック９８は制御ブロック３９に対応する。
【００９１】
ユニット２において、ケーブルが接続されているのは、左側送信回路（ＬＴ）９９と、左側受信回路（ＬＲ）１００のみであり、右側受信回路（ＲＲ）１０１右側送信回路（ＲＴ）１０２には、ケーブルが接続されていない。
【００９２】
従って、クロック信号生成回路２９は、左側受信回路１００から出力される復調同期信号ＦＳＲ３のみでユニット２内で使用するクロック信号を生成する。これにより、ユニット２では、全ての構成要素を、復調同期信号ＦＳＲ３に同期するように動作させることができる。すなわち、スイッチ１０３、１０４、１０５、タイミング調整回路１０６、１０７、入力マトリクス１０８、入力信号処理回路１０９、出力マトリクス１１０、出力信号処理回路１１１、左側送信回路９９は復調同期信号ＦＳＲ３に同期するように動作する。
【００９３】
次に上述した構成からなる本実施の形態１の多チャンネル信号伝送シテムの動作を、主に同期信号に着目して説明する。
【００９４】
まず、システム全体の基準となる同期信号ＦＳＳを、ユニット１の基準同期信号発生手段３０によって生成する。
【００９５】
ユニット１の送信ブロック１１からは、ケーブル７を介して基準同期信号発生手段３０によって生成された同期信号が、ユニット３に向けて送信される。ユニット３は、ユニット１から受信した同期信号を、ケーブル９を介してユニット２に向けて送信する。ユニット２は、受信した同期信号を再度ケーブル８を介してユニット３に向けて送信する。そして、ユニット３は、ケーブル６を介してユニット２から受信した同期信号を、再度ユニット１に送信する。
【００９６】
上述した同期信号には、各ユニット１乃至３間を伝搬する間に位相ずれが生じる。即ち、ユニット１においては、基準同期信号発生手段３０によって発生した基準となる同期信号ＦＳＳと、受信ブロック１０によって受信した伝送信号に含まれる同期信号とを比較すると、それらは位相が一致していない。
【００９７】
また、ユニット３においては、受信ブロック１２がケーブル７を介して受信した伝送信号に含まれる同期信号と、ケーブル８を介して受信した伝送信号に含まれる同期信号とでは位相がずれている。
【００９８】
ユニット１のクロック信号生成ブロック２７及びルーティングブロック２４は基準同期信号発生手段３０で発生した同期信号とユニット３から受信した同期信号の位相ずれを調整する。ユニット３のクロック信号発生ブロック２８及びルーティングブロック２５は、ユニット１から受信した同期信号とユニット２から受信した同期信号の位相の調整を行う。
【００９９】
このようにして、本実施の形態１によれば、３つのユニット１乃至３の相互間の多チャンネルの信号伝送を、２本のケーブル４、５を使用して同時送信、同時受信することが可能となる。即ち、３つのユニット１乃至３のうちのどのユニットから入力されても、他のいずれかのユニットから出力できるように、ルーティング（経路制御）可能となる。
【０１００】
例えば、ユニット１の１チャンネルに入力された信号を、ユニット２から出力できる他、ユニット３からも同時に出力できる。
【０１０１】
また、本実施の形態１によれば、ユニット１乃至３間を伝送する伝送信号に含まれる同期信号の位相ずれを、クロック信号生成ブロック及びルーティングブロックの動作で吸収し、位相ずれのない信号伝送を実現することができる。
【０１０２】
（実施の形態２）
次に、本発明の実施の形態２について説明する。
【０１０３】
上述した実施の形態１で説明した多チャンネル信号伝送システムの構成においては、基準同期信号発生手段３０をユニット１に置いた例を説明したが、他のユニット２又は３に置いてもよい。
【０１０４】
図１３に示す実施の形態２は、多チャンネル信号伝送システム全体の基準となる基準同期信号発生手段１１２を、ユニット３に置いた場合の主要部のブロック図である。
【０１０５】
図１３に示すユニット３は、図１０に示すユニット３と大部分の構成は同じであるが、クロック発生ブロック７８の構成が異なる。送受信ブロック７７、ルーティングブロック２５、入出力ブロック７９の構成は、図１０に示すユニット３と同一の構成である。
【０１０６】
図１３に示すクロック発生ブロック７８は、基準同期信号発生回路１１２、第１のクロック発生回路１１３、タイミング調整回路１１４を含んでいる。第１のクロック発生回路１１３は、基準同期信号発生回路１１２から発生される基準同期信号ＦＳＳと、左側受信回路（ＬＲ）８３から出力される復調同期信号ＦＳＲ２を比較する。そして、その位相差に応じて、タイミング調整回路１１４の遅れ時間を設定する。
【０１０７】
クロック信号生成回路２８は、基準同期信号ＦＳＳと、右側受信回路（ＲＲ）８２から出力される復調同期信号ＦＳＲとを比較し、タイミング調整回路８８、８９の遅れ時間を設定する。左側受信回路８３から出力される信号は、タイミング調整回路１１４によって調整されて、スイッチ８６に送られる。
【０１０８】
従って、ユニット３内は、矛盾なく動作する。なお、ユニット３を図１３に示すように構成した場合には、ユニット１は、基準同期信号発生手段３０を備える必要がなく、その構成は、図１２に示したユニット２と同等の構成で良い。
【０１０９】
この実施の形態２の多チャンネル信号伝送システムによれば、この多チャンネル信号伝送システムを構成する任意のユニットをマスターとして、基準同期信号を外部から受け取れるようにすることができる点である。
【０１１０】
即ち、基準同期信号発生回路１１２により、図示しない外部のシステムから供給される外部同期信号に同期した信号を発生する構成とすると、このシステム全体がその外部のシステムの同期信号に同期して動作するようになる。
【０１１１】
（実施の形態３）
次に、図１０、図１４、図１５を参照して実施の形態３を説明する。
【０１１２】
図１０に示す制御ブロック８０は、制御回路１１５を含んでいる。この制御回路１１５に制御ターミナル接続１１６を接続している。
【０１１３】
図７にも示すように、１ＦＳの信号のビット空間は、３２チャンネル×６４ビット＝２，０４８ビットである。そのうち、３２チャンネル×４８ビット＝１，５３６ビットは、実際の音声信号の伝送に使用されるが、２，０４８−１，５３６＝５１２ビットは、制御信号の空間として使用可能である。この空間は、多チャンネル信号伝送システムを構成するユニット１乃至３の間で、情報を交換する場合に使用される。
【０１１４】
図１０に示す制御ブロック１１５に接続した制御ターミナル１１６は、制御回路１１５と通信可能に設定する。すると、画面上で、多チャンネル信号伝送システムを構成する多数のユニットの入力マトリクス回路、出力マトリクス回路、ルーティングブロックなどの制御を集中して行うことができる。
【０１１５】
制御信号の空間に埋め込まれた制御信号は、システムを構成する多数のユニットで受信され、各ユニットの制御回路によって解釈される。この結果、各ユニットに入力された信号は、自由にどのユニットのどのチャンネルからも出力することが可能となる。
【０１１６】
制御信号の伝送レートは、１ＦＳが４８ｋＨｚとすると、５１２ビット×４８ｋＨｚ＝２４．５７６ｋビット／秒となる。各ユニット間で制御信号を交換するには、各ユニットにＩＤ番号を付ける。
【０１１７】
図１４は、ある任意のユニットのルーティングブロックのルーティングの３つのスイッチと、６つの入出力端子の例を示したものである。
【０１１８】
図１４の構成と、図１０に示したユニット３の構成を対応させると、スイッチＡはスイッチ８５に、スイッチＢはスイッチ８７に、スイッチＣはスイッチ８６に対応し、タイミング調整回路Ｅはタイミング調整回路８８に、タイミング調整回路Ｆはタイミング調整回路８９に対応する。
【０１１９】
図１４において、スイッチＡ、Ｂ、Ｃは、２つの状態がある。その接続状態をそれぞれのスイッチＡ、Ｂ、Ｃに対して１と０で表現すると、スイッチＡは、１側で左側送信回路（ＬＴ）を右側受信回路（ＲＲ）とタイミング調整回路Ｅに接続し、０側で左側送信回路（ＬＴ）を入力ブロック（ＩＮ）とタイミング調整回路Ｆに接続する。
【０１２０】
スイッチＢは、出力ブロック（ＯＵＴ）に接続された端子を共通として、１側で出力ブロック（ＯＵＴ）をタイミング調整回路Ｅに、０側で出力ブロック（ＯＵＴ）を、左側送信回路（ＬＴ）とスイッチＣの０側に接続する。
【０１２１】
スイッチＣは、右側送信回路（ＲＴ）に接続された端子を共通として、１側で右側送信回路（ＲＴ）をタイミング調整回路Ｆに接続し、０側で右側送信回路（ＲＴ）を左側送信回路（ＬＴ）とスイッチＢの０側に接続する。
【０１２２】
図１５は、図１４に示したスイッチＡ、Ｂ、Ｃを切り替えた場合の信号の流れを表にしたものである。スイッチＡ、Ｂ、Ｃは、その組み合わせが図１５（ａ）乃至（ｈ）に示すように８通りある。
【０１２３】
システムを構成する各ユニットには、図１４に示したルーティングブロックが３２チャンネル分用意され、さらに各ユニットは、入力マトリクス回路と出力マトリクス回路を備えている。
【０１２４】
すると、入力信号と出力信号は、システムを構成するユニット間で、自由な出し入れが可能となる。
【０１２５】
尚、本発明において、上述した各実施の形態１乃至３においては、同期信号と多チャンネルの信号とを重畳して伝送信号とし、１本のケーブルで伝送するようにしたが、別々のケーブルを用いてもよい。
【０１２６】
また、図１に示す多チャンネル信号伝送システムでは、全部のユニットが３２チャンネルの入出力が可能なシステムとして構成したが、全部のユニットが３２チャンネルの構成である必要はなく、例えば図１に示すシステムを２チャンネルの構成とすることもできる。この場合は、ルーティングブロック９６、入出力ブロック９７とも２チャンネル分用意すればよい。
【０１２７】
この場合は、左側受信回路１００が図７に示す３２チャンネル分の信号のうちどの２チャンネルの信号をルーティングブロック９６に送るかを決めるようにすればよい。
【０１２８】
また、多チャンネルの信号を数本のケーブルで同時送信、同時受信するユニットは、自由に増設可能であり、多チャンネルの信号は、どのユニットから入力されても、どこのユニットからでも出力できるように、ルーティング（経路制御）可能である。また、各ユニットは、そのユニットの左側又は右側にいくつのユニットが接続されているかを関知しなくてよい。
【０１２９】
【発明の効果】
請求項１記載の発明によれば、各ユニット間における同期信号及び多重化信号の送受信を同期を取りつつ行うことが可能となり、任意のユニットの任意のチャンネルの多重化信号を任意の地点の他のユニットから出し入れすることができ信号伝送の多様性に優れた多チャンネル信号伝送システムを提供できる。
【０１３０】
請求項２記載の発明によれば、各ユニット間の同期信号の伝送を円滑に行うことができ各ユニット間の多重化信号の伝送時の同期処理を確実に実行できる多チャンネル信号伝送システムを提供できる。
【０１３１】
請求項３記載の発明によれば、各ユニット間の信号伝送を行うケーブルの集約化、ケーブル構成の簡略化を図ることができる多チャンネル信号伝送システムを提供できる。
【０１３２】
請求項４記載の発明によれば、各ユニットにおける多重化信号の出し入れの切り換えを、タイミングよく実行できる多チャンネル信号伝送システムを提供できる。
【０１３３】
請求項５記載の発明によれば、制御ターミナルを使用して各ユニットの各ブロックの管理を集中して行うことが可能な多チャンネル信号伝送システムを提供できる。
【図面の簡単な説明】
【図１】本発明の実施の形態１の多チャンネル信号伝送システムの全体を示すブロック図である。
【図２】本実施の形態１におけるユニット１の構成を示すブロック図である。
【図３】本実施の形態１におけるユニット１の各部の信号を示す波形図である。
【図４】本実施の形態１における入力信号処理回路の特定の１チャンネル分のブロック図である。
【図５】本実施の形態１における出力信号処理回路の特定の１チャンネル分のブロック図である。
【図６】本実施の形態１における右側送信回路のブロック図である。
【図７】本実施の形態１における右側送信回路の動作を示す説明図である。
【図８】本実施の形態１における右側側受信回路のブロック図である。
【図９】本実施の形態１における基準同期信号、復調同期信号の関係を示す説明図である。
【図１０】本実施の形態１におけるユニット３の構成を示すブロック図である。
【図１１】本実施の形態１における２つの復調同期信号間の位相の関係を示す説明図である。
【図１２】本実施の形態１におけるユニット２の構成を示すブロック図である。
【図１３】本発明の実施の形態２におけるユニット３の構成を示すブロック図である。
【図１４】本発明の実施の形態３におけるある任意のユニットのルーティングブロックのルーティングの３つのスイッチと、６つの入出力端子の例を示す回路図である。
【図１５】図１４に示す３つのスイッチを切り替えた場合の信号の流れを示す図である。
【符号の説明】
１  ユニット
２  ユニット
３  ユニット
４  ケーブル
５  ケーブル
１０  受信ブロック
１１  送信ブロック
１２  受信ブロック
１３  送信ブロック
１４  受信ブロック
１５  送信ブロック
１６  入力ブロック
１７  出力ブロック
１８  入力ポート
１９  出力ポート
２０  入力ブロック
２１  出力ブロック
２２  入力ブロック
２３  出力ブロック
２４  ルーティングブロック
２５  ルーティングブロック
２６  ルーティングブロック
２７  クロック信号生成ブロック
２８  クロック信号生成ブロック
２９  クロック信号生成ブロック
３０  基準同期信号発生手段
３１  入力ポート
３２  出力ポート
３３  入力ポート
３４  出力ポート
【図１】
0004142154.tif 000002
【図２】
0004142154.tif 000003
【図３】
0004142154.tif 000004
【図４】
0004142154.tif 000005
【図５】
0004142154.tif 000006
【図６】
0004142154.tif 000007
【図７】
0004142154.tif 000008
【図８】
0004142154.tif 000009
【図９】
0004142154.tif 000010
【図１０】
0004142154.tif 000011
【図１１】
0004142154.tif 000012
【図１２】
0004142154.tif 000013
【図１３】
0004142154.tif 000014
【図１４】
0004142154.tif 000015
【図１５】
0004142154.tif 000016