(57)【特許請求の範囲】
【請求項１】
第１のＰＮＰトランジスタのエミッタを入力側に、ベースを充電回路に、コレクタをバッテリーに接続してなるバッテリー保護回路において、
第１のＰＮＰトランジスタのコレクタとバッテリーとの間にＰチャネル形ＦＥＴを接続し、該ＦＥＴのゲート・ソース間に第２のＰＮＰトランジスタを接続し、該トランジスタのコレクタに抵抗を接続して接地し、ベースに定電圧ダイオードのカソードを接続して該定電圧ダイオードをアノード接地し、エミッタを前記第１のＰＮＰトランジスタのコレクタおよび前記Ｐチャネル形ＦＥＴのソースに接続し、該Ｐチャネル形ＦＥＴのドレインをバッテリーの正極に接続してなることを特徴とするバッテリー保護回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、バッテリー保護回路に関するものである。
【０００２】
【従来の技術】
従来の過電圧保護装置は図２の回路図のようなものであり、充電制御用素子であるＰＮＰトランジスタＱ１のバッテリー側の電圧を検出し、過電圧が印加された時、充電回路を制御し、ＰＮＰトランジスタＱ１をオフさせていたが、ＰＮＰトランジスタＱ１が破損して過電圧が印加されると、ＰＮＰトランジスタＱ１をオフすることができず、バッテリーに過電圧が印加されるという問題があった。
【０００３】
【発明が解決しようとする課題】
上記のような問題があったため、充電制御用素子であるＰＮＰトランジスタＱ１が破損して過電圧が印加された時でも、入力側とバッテリー間を確実に遮断でき、バッテリーを過電圧から保護することができる回路が要求されていた。
【０００４】
【課題を解決するための手段】
本発明は、上記課題を解決するものであり、ＰＮＰトランジスタＱ１とバッテリーの間にＰチャンネル形ＦＥＴＱ２を接続し、電圧検出用素子である定電圧ダイオードＤ１で、Ｐチャネル形ＦＥＴＱ２のソース側の電圧を検出し、充電制御用素子であるＰＮＰトランジスタＱ１が破損して過電圧になっても、Ｐチャネル形ＦＥＴＱ２をオフすることにより、入力側とバッテリー間を確実に遮断することができ、バッテリーを過電圧から保護することができるバッテリー保護回路である。すなわち、第１のＰＮＰトランジスタＱ１のエミッタを入力側に、ベースを充電回路に、コレクタをバッテリーに接続してなるバッテリー保護回路において、第１のＰＮＰトランジスタＱ１のコレクタとバッテリーとの間にＰチャネル形ＦＥＴＱ２を接続し、該ＦＥＴＱ２のゲート・ソース間に第２のＰＮＰトランジスタＱ３を接続し、該トランジスタＱ３のコレクタに抵抗Ｒ１を接続して接地し、ベースに定電圧ダイオードＤ１のカソードを接続して該定電圧ダイオードＤ１をアノード接地し、エミッタを前記第１のＰＮＰトランジスタＱ１のコレクタおよびＰチャネル形ＦＥＴＱ２のソースに接続し、該Ｐチャネル形ＦＥＴＱ２のドレインをバッテリーの正極に接続してなることを特徴とするバッテリー保護回路である。
【０００５】
【発明の実施の形態】
第１のＰＮＰトランジスタＱ１のコレクタとバッテリーとの間にＰチャネル形ＦＥＴ  Ｑ２を接続し、該ＦＥＴ  Ｑ２のゲート・ソース間に第２のＰＮＰトランジスタＱ３を接続し、該トランジスタＱ３のコレクタに抵抗Ｒ１、ベースに定電圧ダイオードを接続して接地する。
第２のＰＮＰトランジスタＱ３のベースを定電圧ダイオードＤ１のカソードに、エミッタを第１のＰＮＰトランジスタＱ１のコレクタおよびＰチャネル形ＦＥＴ  Ｑ２のソースに接続し、上記定電圧ダイオードをアノード接地し、上記Ｐチャネル形ＦＥＴ  Ｑ２のドレインをバッテリーの正極に接続する。
電圧を検出しているＰチャネル形ＦＥＴ  Ｑ２のソース側の電圧Ｖ１が、定電圧ダイオードＤ１の電圧より高くなると、ＰＮＰトランジスタＱ３がオンし、Ｐチャネル形ＦＥＴ  Ｑ２がオフになって、入力側とバッテリー間が確実に遮断されるので、バッテリーを過電圧から保護することができる。
【０００６】
【実施例】
本発明の実施例によるバッテリー保護回路の回路図を図１に、従来例の回路図を図２に示す。図１の実施例における過電圧印加時のＰチャネル形ＦＥＴ  Ｑ２のソース側の電圧とドレイン側の電圧の変化を表わすと、図３のようになる。
図３において、（ａ）はＰチャネル形ＦＥＴ  Ｑ２のソース側の電圧の経時変化を、（ｄ）は該ＦＥＴ  Ｑ２のドレイン側の電圧の経時変化を表し、（ｂ）は第２のＰＮＰトランジスタ  Ｑ３の動作状態のタイミングチャートを、（ｃ）はＰチャネル形ＦＥＴ  Ｑ２の動作状態のタイミングチャートを表している。以下、図３により、充電制御用素子であるＰＮＰトランジスタＱ１が破損して過電圧になった時のバッテリーの保護状態を説明する。
▲１▼図１のＰチャネル形ＦＥＴ  Ｑ２は、ゲートが抵抗Ｒ１を介して接地しており、ゲート・ソース間に電圧が印加されるため、過電圧が印加されない時間ｔまではオンしているが、第２のＰＮＰトランジスタＱ３はベースに定電圧ダイオードＤ１が接続されているため、時間ｔまではベース電流が流れず、オフ状態にある。
このＰチャネル形ＦＥＴ  Ｑ２のオン状態により、該ＦＥＴ  Ｑ２のドレイン側の電圧Ｖ２も、時間ｔまではソース側の電圧Ｖ１とともに上昇する（図３（ｄ））。
▲２▼第１のＰＮＰトランジスタ  Ｑ１が破損し、コレクタ−エミッタ間が短絡状態になると、Ｐチャネル形ＦＥＴ  Ｑ２のソース側の電圧Ｖ１は、入力電圧Ｖinと同様の動作状態となり、時間ｔ以降も直線的に上昇する（図３（ａ））。
▲３▼上記Ｐチャネル形ＦＥＴ  Ｑ２の電圧Ｖ１が定電圧ダイオードＤ１の値（ＶD1）を超えると、第２のＰＮＰトランジスタＱ３がオンになり（図３（ｂ））、Ｐチャネル形ＦＥＴ  Ｑ２のゲート・ソース間が短絡状態になるので、該ＦＥＴ  Ｑ２がオフ状態になる（図３（ｃ））。
このため、Ｐチャネル形ＦＥＴ  Ｑ２のドレイン側の電圧Ｖ２がドロップする（図３（ｄ））（時間ｔ以降）。
上記より明らかなように、本発明の実施例によるバッテリー保護回路は、充電制御用素子であるＰＮＰトランジスタＱ１が破損して過電圧になっても、Ｐチャネル形ＦＥＴ  Ｑ２がオフしバッテリーを保護することができる。
【０００７】
【発明の効果】
本発明により、充電制御用素子であるＰＮＰトランジスタＱ１が破損して過電圧が印加された時でも、Ｐチャネル形ＦＥＴ  Ｑ２をオフすることにより、入力側とバッテリー間を確実に遮断することができ、バッテリーを過電圧から保護することができる。
【図面の簡単な説明】
【図１】本発明の実施例によるバッテリー保護回路の回路図である。
【図２】従来例によるバッテリー保護回路の回路図である。
【図３】図３の（ａ）はＰチャネル形ＦＥＴ  Ｑ２のソース側の電圧の経時変化、（ｄ）は該ＦＥＴ  Ｑ２のドレイン側の電圧の経時変化を表し、（ｂ）は第２のＰＮＰトランジスタ  Ｑ３の動作状態のタイミングチャート、（ｃ）はＰチャネル形ＦＥＴ  Ｑ２の動作状態のタイミングチャートである。
【符号の説明】
Ｖin  入力電圧
Ｒ１  抵抗
Ｄ１  定電圧ダイオード
Ｑ１  ＰＮＰトランジスタ
Ｑ２  Ｐチャネル形ＦＥＴ
Ｑ３  ＰＮＰトランジスタ
Ｖ１  Ｐチャネル形ＦＥＴ  Ｑ２のソース側の電圧
Ｖ２  Ｐチャネル形ＦＥＴ  Ｑ２のドレイン側の電圧
ＶD1  定電圧ダイオードＤ１の電圧
【図１】
0004090670.tif 000002
【図２】
0004090670.tif 000003
【図３】
0004090670.tif 000004