(57)【特許請求の範囲】
【請求項１】
被写体に光を照射する光源と、
被写体からの光を受光可能な受光部と遮光された遮光部とをそれぞれ有する複数のチップを備え、前記受光部から出力される第１の信号と前記遮光部から出力される第２の信号とを前記チップごとにそれぞれ出力する撮像手段と、
前記撮像手段から前記チップごとに出力される前記第２の信号をまとめるように前記第１及び第２の信号を並び替える並び替え手段と、
前記光源を点灯している状態における前記並び替え手段により並び替えられた前記第１の信号の信号レベルを補正する信号補正手段と、
を有し、
前記信号補正手段は、前記光源を消灯している状態における前記第１の信号、前記光源を消灯している状態における前記第２の信号、及び、前記光源を点灯している状態における前記第２の信号に基づいて、前記光源を点灯している状態における前記第１の信号の信号レベルの補正を行うことを特徴とする画像読み取り装置。
【請求項２】
前記信号補正手段は、前記第１の信号のオフセットレベルを補正することを特徴とする請求項１に記載の画像読み取り装置。
【請求項３】
前記被写体としての原稿と前記撮像手段とを相対的に移動させる移動手段と、前記撮像手段により複数枚の原稿画像を読み取る場合に、前記信号補正手段が前記複数枚の原稿間において前記第２の信号に基いて前記第１の信号を補正するように制御する制御手段とを有することを特徴とする請求項１に記載の画像読み取り装置。
【請求項４】
前記撮像手段から出力されるアナログ信号をデジタル信号に変換する変換手段を有し、前記信号補正手段は、前記変換手段により変換されたデジタル信号を補正することを特徴とする請求項１に記載の画像読み取り装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、画像読み取り装置に関する。
【０００２】
【従来の技術】
近年の半導体プロセス、生産技術の進歩により、コストが安価であること、光源の光量が少なくて済むなどの特徴から、コンシューマ用のスキャナにおいてコンタクトイメージセンサ（ＣＩＳ：Contact Image Sensor）が使用されている。
【０００３】
近年のコンシューマ用のスキャナは主走査周期が１０〜２０ｍｓ程度であるのに対し、いわゆる複写機と呼ばれる画像読み取り装置は種走査周期３００μｓ程度と二桁ほど、速度が速くなっている。
【０００４】
ここで、二桁高速な画像読み取り装置においてＣＩＳを使用した場合の問題点として、センサチップの温度上昇による黒のオフセットレベル（入力される信号レベルを演算することで黒信号としての基準レベルへ補正するための信号レベルであって、これにより入力される信号間の信号レベル差を相殺（オフセット）することができる。）の変動が上げられる。具体的には、自動原稿供給装置（ＡＤＦ: Auto Document feeder）を使用した、５０枚程度までの連続原稿読取モードにおいて、有効画像信号のレベル差（例えば、均一の濃度基準板を読み込んだとときのラインセンサ内での各画素信号のレベル差）をオフセットするシェーディング補正は、ジョブ（たとえばオペレータの指示などに基づく画像読み取り動作）の最初に１回だけ行なう。これは、シェーディング補正を原稿ごとに行なうと、複写の生産性が落ちるためである。また、例えば、近年進む低消費電力の要望から、スキャンしないときはＣＩＳに電力を供給せず、スキャンする直前に電力を供給したのち、数十枚の原稿を連続してコピーする場合がある。
【０００５】
こういった場合、センサチップやアナログプロセッサの温度が、冷えた状態から最初の１分ほどは急激に上昇し、その後も徐々に上昇するため、黒のオフセットレベルが変化してしまう。更に、センサチップやアナログプロセッサの自己発熱に加えて、例えば原稿照明光源として、Ｘｅランプなどが使用される場合には、これも発熱源となり変動が強調されることになる。
【０００６】
【発明が解決しようとする課題】
上記のように従来の技術においては次のような課題が発生する。すなわち、例えば、ＡＤＦに載せられた５０枚の原稿の連続読取に１枚目の読取開始から５０枚目の読取終了まで３分かかった場合、１枚目の読取時と５０枚目の読取時では、大幅に黒のオフセットレベルが変化してしまう。
【０００７】
これは、センサチップを複数配置したいわゆるマルチチップセンサを使用した場合はより深刻である。つまり、センサチップ間の個体差により、この黒オフセットレベルの変動量が複数チップ間で不均一なのである。したがって、黒信号としての基準レベルが複数のチャネル間で異なり、各々に相当する画像領域ごとに輝度レベルの段差を生じ画像の品質上の著しい劣化をもたらす。
【０００８】
【課題を解決するための手段】
本発明は上記課題を解決するためになされたものであり、請求項１に記載の画像読み取り装置は、被写体に光を照射する光源と、被写体からの光を受光可能な受光部と遮光された遮光部とをそれぞれ有する複数のチップを備え、前記受光部から出力される第１の信号と前記遮光部から出力される第２の信号とを前記チップごとにそれぞれ出力する撮像手段と、前記撮像手段から前記チップごとに出力される前記第２の信号をまとめるように前記第１及び第２の信号を並び替える並び替え手段と、前記光源を点灯している状態における前記並び替え手段により並び替えられた前記第１の信号の信号レベルを補正する信号補正手段と、を有し、前記信号補正手段は、前記光源を消灯している状態における前記第１の信号、前記光源を消灯している状態における前記第２の信号、及び、前記光源を点灯している状態における前記第２の信号に基づいて、前記光源を点灯している状態における前記第１の信号の信号レベルの補正を行うことを特徴とする。
【００１４】
【発明の実施の形態】
＜第１の実施の形態＞
図１は、本発明の実施の形態に係る画像形成装置の断面構成を示す図である。同図において、イメージスキャナ部２００は、被写体としての原稿を読み取り、デジタル信号処理を行なう。また、プリンタ部３００は、イメージスキャナ部２００にて読み取られた原稿の画像に対応した画像を、用紙上にフルカラーでプリント出力する。
【００１５】
本実施例の形態で使用するＣＩＳモジュール２０２について図２を用いて説明する。
【００１６】
同図は長手方向が主走査方向であるＣＩＳモジュール２０２の主走査方向を輪切りにした断面図である。同図に示されるように、ＣＩＳモジュール２０２は次のように構成される。すなわち、カバーガラス２０２１、ＬＥＤ（Light Emitting Diode）からなる照明光源２０２２、セルフォックレンズ等からなる等倍結像レンズ２０２３、カラーラインセンサ２０２４が基板２０２５上に実装されており、それらがモールド２０２６に取り付けられることによって一体のＣＩＳモジュール２０２が構成される。また、図３は、図２の構成を斜めから見た図である。
【００１７】
図４は、ＣＩＳモジュール２０２のカラーラインセンサ２０２４の微視的部分を拡大した図である。同図において、２０２４−１は赤色光（Ｒ）を読み取るための受光素子列（フォトセンサ）であり、２０２４−２，２０２４−３は、それぞれ、緑色光（Ｇ），青色光（Ｂ）の波長成分を読み取るための受光素子列である。そのため、Ｒ色のフォトセンサ２０２４−１上には、可視光の内、Ｒ色の波長成分を透過するＲフィルタが配置される。同様に、Ｇ色のフォトセンサ２０２４−２上にはＧフィルタが、また、Ｂ色のフォトセンサ２０２４−３上にはＢフィルタが配置されている。
【００１８】
ここで、Ｒ、Ｇ、Ｂひとつひとつの矩形は、受光手段としての受光部のうち光を受光することで有効画素信号を出力する有効領域の読み取り画素を表している。これは６００ｄｐｉ（dpi：dots per inch）の等倍読取用のＣＩＳモジュールであるので、１画素の大きさは４２×４２μｍ２である。
【００１９】
また、上記の３本の異なる光学特性を持つ受光素子列は、Ｒ，Ｇ，Ｂの各センサが原稿の同一ラインを読み取るべく、互いに平行に配置されるように、同一のシリコンチップ上においてモノリシック構造をとる。これは、ＲＧＢ三原色のフィルタが形成してあるフォトダイオードからなる読み取り開口部画素２０２４−１、２０２４−２、２０２４−３からなり、Ｒ、Ｇ、Ｂそれぞれ３つの読み取りラインは副走査方向に１画素４２μｍ間隔で読み取り画素のラインが構成される。主走査方向の画素ピッチも４２μｍ間隔で構成される。この開口部のフォトダイオードフォトセンサによって、蓄積時間の間、入射光量に対応した電荷が発生する。
【００２０】
電荷転送部２０２４−４では、次のように電荷の授受がある。すなわち、１ラインの先頭のタイミングで、シフトパルスを与えることにより、開口部画素２０２４−１、２０２４−２、２０２４−３から電荷が電荷転送部２０２４−４に移動する。さらに、電荷転送部２０２４−４に移動した電荷は、転送クロックの受信のタイミングで、ＧＢＲＧＢＲ・・・の順番（すなわち、開口部画素２０２４−１、２０２４−２、２０２４−３に蓄積された信号を互いに交互の順番）に出力アンプ部２０２４−５に時分割で転送される。出力アンプ部２０２４−５にて、電荷を電圧に変換した後、電圧出力としてＧＢＲＧＢＲの順番に信号が出力される。また、図示しない画素において遮光されており、後述するオフセットのための基準信号を出力するいわゆるオプティカルブラック（ＯＢ：Optical Black）部がチップごとに形成されている。
【００２１】
図５に上述したカラーラインセンサ２０２４を有するＣＩＳモジュール２０２からの出力信号ＯＳ１〜ＯＳ１６を示す。
【００２２】
図６は、カラーラインセンサ２０２４を図４に対して巨視的に見た図である。基板２０２４−６上に、１６個のセンサチップとしてのＣＣＤチップが直線上に実装されて形成されている。それぞれのチップから、信号が出力されるため、それぞれのチップに対応して同時に、あるいは順番に１６ｃｈ（ｃｈ：Ｃｈａｎｎｅｌ）の信号が読み出される。チップごとにＯＢ部を有することは前述のとおりである。本実施の形態ではチップ単位でチャネルが設けられている。したがって、１６チャネルからそれぞれＯＢ信号と有効画素信号とをチャネル単位で別々に出力することができる。
【００２３】
１６ｃｈの信号は、アナログ信号処理部１０１にて、ゲインオフセット調整されたあと、Ａ／Ｄコンバータ１０２にてデジタル信号に変換される。
【００２４】
ここで、イメージスキャナ部２００において、図１に示すように、ＡＤＦの原稿圧板２０３にて原稿台ガラス（プラテン）２０５上に載置された原稿２０２４−１を、図２に示すＣＩＳモジュール２０２内の照明光源２０２２からの光で照射する。この原稿２０４−１からの反射光はレンズ２０２３によりカラーラインセンサ２０２４上に像を結ぶ。
【００２５】
また、流し読みガラス２０８の位置にＣＩＳ２０４を移動させることにより、ＡＤＦ２０３から連続的に原稿を供給して読み取ることができる。
【００２６】
カラーラインセンサ２０２４は、原稿からの光情報を色分解して、それによりフルカラー情報のレッド（Ｒ），グリーン（Ｇ），ブルー（Ｂ）成分を読み取った後、信号処理部１００に送る。カラーラインセンサ２０２４の各色成分に対応した信号を読み取るそれぞれのラインセンサの列は、各々が７５００画素から構成されている。これにより、原稿台ガラス２０５上に載置される原稿の中で最大サイズである、Ａ３サイズの原稿の短手方向２９７ｍｍを６００ｄｐｉの解像度で読み取る。
【００２７】
なお、ＣＩＳモジュール２０２は速度Ｖで、その電気的な走査方向（以下、主走査方向という）に対して垂直方向（以下、副走査方向という）に機械的に動くことにより、原稿２０４−１の全面を走査する。
【００２８】
濃度基準としての標準白色板２０６における反射光の読み取りにより、カラーラインセンサ上に形成されているＲ，Ｇ，Ｂセンサ２０２４−１〜２０２４−３での読み取リデータの補正データを発生する。この標準白色板２０６は、可視光でほぼ均一の反射特性を示し、可視では、白色の色を有している。本実施の形態では、この標準白色板２０６を用いて、Ｒ，Ｇ，Ｂセンサ２０２４−１〜２０２４−３からの出カデータの補正を行なう。
【００２９】
また、画像信号処理部２０９では、読み取られた信号を電気的に処理し、マゼンタ（Ｍ），シアン（Ｃ），イエロー（Ｙ），ブラック（Ｂｋ）の各成分に分解して、それをプリンタ部２００に送る。また、本実施の形態では、イメージスキャナ部２０１における１回の原稿走査（スキャン）につき、Ｍ，Ｃ，Ｙ，Ｂｋの内、１つの成分がプリンタ部３００に送られ複写プリントアウトが完成する。
【００３０】
プリンタ部３００では、イメージスキャナ部３０１からのＭ，Ｃ，Ｙ，Ｂｋの各画像信号がレーザドライバ３１２に送られる。レーザドライバ３１２は、画信号に応じて半導体レーザ３１３を変調駆動する。そして、レーザ光は、ポリゴンミラー３１４、f−θレンズ３１５、ミラー３１６を介して、感光ドラム３１７上を走査する。
【００３１】
現像器は、マゼンタ現像器３１９、シアン現像器３２０、イエロー現像器３２１、ブラック現像器３２２により構成され、これら４つの現像器が交互に感光ドラム３１７に接して、感光ドラム３１７上に形成されたＭ，Ｃ，Ｙ，Ｂｋの静電潜像を、対応するトナーで現像する。また、転写ドラム３２３は、用紙カセット３２４、または用紙カセット３２５より給紙された用紙を転写ドラム３２３に巻き付け、感光ドラム３１７上に現像されたトナー像を用紙に転写する。
【００３２】
このようにして、Ｍ，Ｃ，Ｙ，Ｂｋの４色についてのトナー像が順次、転写された後、用紙は、定着ユニット３２６を通過して排紙される。
【００３３】
次に、画像信号処理部１００について説明する。
【００３４】
図７は、本実施の形態に係るイメージスキャナ部２００の画像信号処理部１００における画像信号の流れを示すブロック図である。各ブロックは制御手段としてのＣＰＵ１０８により制御される（ＣＰＵ：central  processing  unit）。具体的には、同図に示すようにＣＩＳモジュール２０２より出力される画像信号は、アナログ信号処理部１０１に入力され、そこでゲイン調整，オフセット調整（クランプ回路などによるアナログ信号の信号レベル差の相殺）をされた後、Ａ／Ｄコンバータ１０２で、各色信号ごとに１０ｂｉｔのデジタル画像信号Ｒ１，Ｇ１，Ｂ１に変換される。このとき、ＣＩＳモジュールから出力された信号（前述の図４で述べたように開口部画素２０２４−１、２０２４−２、２０２４−３に蓄積された信号を互いに交互の順番で出力された信号）は、アナログ信号処理部１０１における並び替え部の機能により、Ｒ，Ｇ，Ｂそれぞれの出力に並び替えられた後、Ａ／Ｄ変換部１０２に入力される。この並び替えによって、後述する図１１の画像信号のようにＲ１，Ｇ１，Ｂ１が生成されることになる。
【００３５】
なお、図８に信号の並び替えの構成を説明する。すなわち、ＣＩＳモジュール２０２から出力されたＣｈｉｐ１〜ＣｈｉｐＮのそれぞれの信号ＯＳ１〜ＯＳ１６は、アナログ信号処理部１０１に入力され、Ａ／Ｄ変換部１０２によってデジタル信号に変換される。そして並び替え部１０５によって、後述する図１１の画像信号のようにＲ１，Ｇ１，Ｂ１が生成されることになる。Ｒ0，Ｇ0，Ｂ0とＲ１，Ｇ１，Ｂ１とはアナログ信号、デジタル信号である点において互いに異なる。
【００３６】
次にシェーディング補正部１０３に入力され、色ごとに標準白色板２０６を読み取った際の有効信号を用いたシェーディング補正が施される。クロック発生部１２１は、１画素単位のクロックを発生する。また、主走査アドレスカウンタ１２２では、クロック発生部１２１からのクロックを計数し、１ラインの画素アドレス出力を生成する。そして、デコーダ１２３は、主走査アドレスカウンタ１２２からの主走査アドレスをデコードして、シフトパルスやリセットパルス等のライン単位のセンサ駆動信号や、カラーイメージセンサからの１ライン読み取り信号中の有効信号領域を示すＶＥ信号、ライン同期信号ＨＳＹＮＣを生成する。なお、主走査アドレスカウンタ１２２はライン同期信号ＨＳＹＮＣに基づいてクリアされ、次ラインの主走査アドレスの計数を開始する。
【００３７】
図９は、有効画像信号のレベル差（例えば、均一の濃度基準板を読み込んだとときのライン内での各画素信号のレベル差）をオフセットするシェーディング補正部１０４を説明する図である。簡単のため、ＲＧＢのうちのひとつのみ示している。また、図１０は、シェーディング補正部１０４の動作フローを示す図である。当該動作フローは制御手段としてのＣＰＵ１０５により制御される。
【００３８】
本実施の形態におけるシェーディング補正を行なうためのデータ採取動作にあっては、まず、画像を読み取るＪＯＢの指示を受けた場合（ステップＳ１０）、最初に光源を消す（ステップＳ１１）。光源が消灯され、開口部のフォトセンサ２０２４−１〜３には、光が入力されないようにしている状態で、画素ごとに黒基準（黒オフセットレベル）としての信号Ｂｋ（ｉ）を読み取り（ステップＳ１２）、画素ごとにラインメモリＡ１０４３に格納保存する（ステップＳ１３）。ここで格納される信号Ｂｋ（ｉ）は、入力される信号レベルを演算することで黒信号としての基準レベルへ補正するための信号レベルである。
【００３９】
次に、濃度基準板としての白基準板の位置にて、光源を点灯させる（ステップＳ１４）。光源が点灯されている状態で、白基準の信号ＷＨ（ｉ）を画素ごとに読み取る（ステップＳ１５）。
【００４０】
この信号ＷＨ（ｉ）に対して白シェーディング補正データに変換する（式１）のような演算を行って（ステップＳ１６）、その結果をラインメモリＢ１０４４に格納保存する（ステップＳ１７）。なお、ラインメモリＡ１０４３とラインメモリＢ１０４４とは、本実施の形態のように別の記憶媒体として形成されても、あるいは同一の記憶媒体として形成してもかまわない。
【００４１】
１／（ＷＨ（ｉ）−Ｂｋ（ｉ））・・・（式１）
実際の画像読取の際には、ラインメモリＡ、ラインメモリＢに保存されているデータを利用して、（式２）のような演算がリアルタイムでＣＩＳモジュール２０２から入力される有効画素信号ごとに行われ、シェーディング補正後のデータとして出力される。
【００４２】
【外１】
0004065515.tif 000002
【００４３】
ここで信号ＩＮ（ｉ）は、ｉ番目の画素の入力信号、信号ＯＵＴ（ｉ）はｉ番目の画素の出力信号、信号Ｂｋ（ｉ）はラインメモリＡのｉ番目の画素の黒基準（黒オフセットレベル）である。そして、上述のとおり１／（ＷＨ（ｉ）―Ｂｋ（ｉ））は、ｉ番目の画素の白シェーディング補正データである。
【００４４】
なお、上述のように信号Ｂｋ（ｉ）が画素ごとにメモリＡ１０４３に格納保存される理由は以下のとおりである。すなわち、一般に、縮小光学系に比べてＣＩＳの場合には、▲１▼画素が大きいため黒のノイズが大きいこと、また、▲２▼複数のチップについてそれぞれオフセットの値が異なることなどから、画素ごとにオフセットレベルを補正する必要がある。したがって画素ごとの補正値を格納するだけのメモリが必要であるという特徴がある。一方、縮小光学系でのＣＣＤで前述の▲１▼▲２▼の理由がなければ、黒シェーディングにあっては、画素ごとの補正値を保存格納するのではなく、センサ単位（センサの１ラインの画素をＯＤＤとＥＶＥＮに分けて出力する場合には、ＯＤＤとＥＶＥＮごと）のオフセット補正のための補正値を格納保存し、当該補正値を使ってシェーディングを行なうことが一般である。
【００４５】
図１１はＣＩＳモジュール２０３から出力された信号を並び替えた後であるＲＧＢ信号のうち、１の信号のタイミングチャートを示す図である。
【００４６】
図５で説明したようにＣＩＳモジュールから出力された信号は、画像信号として、ライン同期信号ＨＳＹＮＣに対応して、まずはしばらくダミー信号が出力される。次に有効画素領域の信号が出力されることとなり、ｎ個のセンサチップの信号が、先頭チップから順番に、Ｃｈｉｐ１、Ｃｈｉｐ２、・・・、ＣｈｉｐＮのように出力される。本実施の形態では、Ｎは１６までである。またＣｈｉｐごとに４６８画素の画素を持ち、したがって、４６８×１６＝７４８８画素の有効画素の信号が出力される。そして、ＯＢ（光学的黒）画素信号が、Ｃｈｉｐ１（ＯＢ）、Ｃｈｉｐ２（ＯＢ）、・・・、ＣｈｉｐＮ（ＯＢ）の順番に各々、４画素づつ出力される。その後、再びダミー画素が出力される。
【００４７】
並び替えることによって、互いに異なる波長領域の光であるＲ，Ｇ，Ｂのそれぞれの信号系統（Ｒ１，Ｇ１，Ｂ１）に出力する。これによりＲ，Ｇ，Ｂ交互に出力されていた信号（図５参照）について、絵の画像として成り立つ順番にする。また、ＯＢ信号についても各チップからの出力をまとめるよう並べ替えることで適切なクランプ期間を確保できるとともに、並び替え前には錯綜しており困難であった、OB画素のデータが容易にサンプリングできるようになり、各チップ間の熱変動を伴った経時基準信号の変動を捕らえることができる。
【００４８】
図１２は、黒オフセット変動補正部１０３を説明する図である。また、図１３は、黒オフセット変動補正部１０３などを利用した本実施の形態における黒オフセットレベルの補正動作を説明するフローチャートである。この黒オフセット変動補正部１０３などの動作は制御部ＣＰＵ１０８により制御される。
【００４９】
以下の説明は、１６個あるチップのうちＣｈｉｐ１から出力される信号について主として説明する。それ以外のＣｈｉｐから出力される信号についても同様だからである。
【００５０】
まず、図１０を用いて上述に説明したように、ジョブ（ＪＯＢ：たとえばオペレータの指示などに基づく画像読み取り動作）の最初に、第１のＯＢ信号として各チップのＯＢ画素部（遮光部）からの出力信号を読み取る（ステップＳ３０）。次に、ＡＤＦを使った流し読みにおける読み取りの紙間にて、第２のＯＢ信号として各チップのＯＢ画素部の出力信号を読み取る（ステップＳ３１）。これは、シェーディング補正部１０４、黒オフセット変動補正部１０３をスルーにして、つまりシェーディング補正部１０４、黒オフセット変動補正部１０３において信号補正を行なわずに、黒オフセットモニタ１０６を使用して行なうよう制御される。なお、シェーディング補正部１０４の前の信号を黒オフセット量モニタ部１０６でモニタにする場合には、上記のスルー処理は行なわずに済むであろう。
【００５１】
ここで黒オフセットモニタ１０６は後述するように加算平均値を保持する機能を持つ。すなわち制御手段ＣＰＵ１０６からこのデータにアクセスして（式３）の演算を行なう（ステップＳ３２）。
【００５２】
Ｃｈｉｐ１（ＯＢ（０））−Ｃｈｉｐ１（ＯＢ（ｋ））＝Ｃｈｉｐ１（Ｄ）
・・・（式３）
（式３）中のＣｈｉｐ１（ＯＢ（０））はジョブ開始時のＣｈｉｐ１のＯＢ画素データ、Ｃｈｉｐ１（ＯＢ（ｋ））はジョブの途中の紙間（複数原稿がある場合のその原稿読み取りと原稿読み取りとの時間的間）にて採取したＣｈｉｐ１のＯＢ画素のデータである。変数ｋは紙間の回数に対応する。また、Ｃｈｉｐ１（Ｄ）はそれらの差分である。なお上述のように他のチップからの出力信号についても同様に、Ｃｈｉｐ２（Ｄ）、Ｃｈｉｐ３（Ｄ）、・・・、ＣｈｉｐＮ（ＤＮ）としてオフセットレベルの補正用のデータが求められる。制御手段１０８により補正用のデータとしての補正値が、加減算設定部１０３７に書き込まれる。
【００５３】
以上の設定を紙間にて行なうのである。このように紙間で行なうのは、被写体としての紙と紙との読み取りの間に僅かながらの時間があり、当該時間を利用するためである。したがって、本実施の形態では紙間において上記設定を行なう構成としたが、これに限るものではなく、所定の時間に応じて上記設定を行なう構成にしても構わない。ただし、この場合、画像読み取り速度に影響が出る場合があるかもしれない。
【００５４】
さて、次の原稿２０２４−２が、ＡＤＦ２０３から供給されると、原稿の読み取り中、加減算値設置部１０３７は、信号ＨＳＹＮＣと信号ＶＣＬＫに応じて、黒オフセットレベルの変動を補正する。これは、図１０に示した有効画素中の各チップに対応する補正値を図１１に示したタイミングチャートに従って、ＲＧＢ各々のレジスタ１０３４、１０３５、１０３６にロードして、加算器１０３１、１０３２、１０３３を使用することで黒レベルオフセット変動の補正を行なう（ステップＳ３３）。上述の差分（ＣｈｉｐＮ（Ｄ））から黒オフセット変動補正回路１０３において、有効画素信号の黒オフセットレベルの変動を逐次補正するのである。これによりＪＯＢの最初の状態における黒オフセットレベルに各チップ単位（ＯＢは各チップに配設されているため）で、シェーディング補正部１０４でシェ−ディング補正されるのである（ステップＳ３４）。
【００５５】
このようにして、原稿２０４−１（数十枚）からの反射画像を数分にわたって読み取る場合においても、黒レベルにおけるオフセットの変動を抑制し、ＪＯＢの最初の状態、すなわちセンサのライン単位での基準信号レベルのズレが解消された最初のシェーディング補正直後の基準信号レベルを維持することができる。
【００５６】
特にマルチチップセンサなどの複数のチップにより構成され、複数のチャネルごとに信号が出力されるセンサを使用した場合には有効である。こういった場合、チップごとにオフセットレベルの経時変動が異なって現れるため、有効信号の基準レベルがチャネルごとに異なることになってしまい、結果読み取り画像に基準レベルの相違がスジとして表れることになるからである。本実施の形態の発明によれば、こうした読み取り画像のスジを極めて効率よく軽減できる。加えて、画像出力（画像入力）の生産性は維持されるのである。
【００５７】
別言すれば、ＣＩＳで縮小光学系と比して顕著になる黒のレベルが、徐々に変動してしまう問題が解決され、第一に画像の黒レベルの絶対レベル変動を効果的に抑制でき、第二に複数チップ間の黒レベルの変動量が不均一である場合においても、画像に複数チップの各々に相当する画像領域ごとに、輝度段差が発生してしまい視覚品質上著しい劣化をもたらす問題を解決できる。
【００５８】
これはＣＩＳでセンサから複数チャネルから出力される信号の並び替えを行なう場合には特に有効である。
【００５９】
また、前述のＣＩＳモジュール２０２はＲＧＢの３ラインセンサで構成したが、複数のチップで構成される１ラインセンサでも本実施の形態で説明した技術に有効な技術である。
【００６０】
上記のようにアナログプロセッサ１０１においてアナログ信号のオフセット変動補正を行なうのは次の理由からである。すなわち、前述のようにアナログプロセッサ自体も発熱をおこし、したがって、アナログプロセッサでのオフセットレベルの経時変動が起こるからである。このことは本実施形態のように複数チャネルを有する場合には信号量が多いのでなお一層顕著であるといえるかもしれない。
【００６１】
なお、本実施の形態では、図７に示された画像処理部１００により構成したが、これに限られるものはなく例えば、図１４に示された画像処理部１００Ａにより構成しても構わない。以下に本構成における実施の形態を説明するが、図１４においては、図７と同様のブロックについては同じ番号を付し、その説明を省略する。
【００６２】
図１４に示された画像処理部１００Ａは、シェーディング補正部１０４への信号の入力に先立って各チャネルのＯＢ信号を黒オフセット量モニタ１０６で検出し、この検出したそれぞれのＯＢ信号に基づいてシェーディング補正を行なう構成である。言い換えれば格納手段としてのラインメモリＡとラインメモリＢとに格納されたＣＩＳモジュール２０２からの信号を遮光部であるＯＢ部から出力されるチャネルごとのＯＢ信号としてのＢｋ（ｉ）信号に基づいてそれぞれ補正した後、チャネルごとの有効信号としてのＩＮ（ｉ）信号をそれぞれ補正してＯＵＴ（ｉ）信号を出力するようＣＰＵ１０８が制御するのである。
【００６３】
次に、図１５を用いて図１４の画像処理部１００を用いた場合の動作フローについて説明する。なお、この動作フローは制御手段としてのＣＰＵ１０８によって制御されるものである。なお、上述の図１０に示された動作フローにしたがってラインメモリＡ、ラインメモリＢにそれぞれデータが保存される。その後図１５に示した動作フローによる。また、図中動作フローはチャネル１について記載したものであるが、ほかのチャネルからの出力も同様の動作フローとなる。
【００６４】
まず、第３のＯＢ信号として黒オフセットモニタ１０６によりチャネルごとのＯＢ信号がそれぞれ読み取られる（ステップＳ５１）。そのそれぞれの第３のＯＢ信号によりラインメモリＡ、ラインメモリＢにチャネルごとにそれぞれ保存されているデータＢｋ（ｉ）とデータ１／（ＷＨ（ｉ）−Ｂｋ（ｉ））を加減算補正する（ステップＳ５２）。その演算結果をチャネルごとにラインメモリＡ，Ｂに保存格納し（ステップＳ５３）、その後の画像読み取りにおいては、有効画像信号に対してラインメモリＡ，Ｂに保存格納されているデータを用いて上述のようなシェーディング補正を行なう（ステップＳ５４）。
【００６５】
上述のように図７に示された画像処理部１００以外に例えば図１４に示した画像処理部１００Ａで本実施の形態を構成しても構わない。なお、図１４に示した画像処理部１００Ａで構成した場合、シェーディング補正部１０４で記憶格納されているＣＩＳモジュール２０２が遮光された状態での出力信号を黒オフセット量モニタ１０６での検出結果において補正しなければならないので、図７に構成した画像処理部１００でのデータの記憶容量よりも大きくなければならない。
【００６６】
＜第２の実施の形態＞
図１６に基づいて、本発明の画像読み取り装置をシートフィード式の装置に適用した場合の一実施例について詳述する。
【００６７】
図１６は、本実施の形態における原稿画像を読み取る原稿画像読取装置の概略図である。
【００６８】
５０１は、密着型のイメージセンサ（以下“ＣＩＳ”とも呼ぶ）であり、固体撮像素子５０２、セルフォックレンズ５０３、ＬＥＤアレイ５０４及びコンタクトガラス５０５から構成されている。
【００６９】
搬送ローラ５０６は、ＣＩＳ１の前後に配置されており、原稿を配置させるために使用される。コンタクトシート５０７は、原稿をＣＩＳ５０１に接触させる為に使用される。５１０は、制御回路であり、ＣＩＳ５０１からの信号の処理を行ない、第１の実施の形態での制御部１０８と同様の制御機能を有する。
【００７０】
原稿検知レバー５０８は、原稿が差し込まれたことを検知するためのレバーであり、原稿が差し込まれたことを検知すると、原稿検知レバー５０８が傾くことにより、原稿検知センサ５０９の出力が変化することにより、その状態を制御回路５１０内のＣＰＵに伝達することにより、原稿が差し込まれたと判断して、原稿搬送ローラ５０６駆動用モータ（図示せず）を駆動させることにより、原稿搬送を開始させ読み取り動作を行なう。
【００７１】
上記のような構成においても、第１の実施の形態と同様の効果を得ることができる。
【００７２】
＜その他の実施の形態＞
上述の各実施例の画像読取装置は、上述の各実施形態の機能を実現するソフトウェアのプログラムコードを記録した記憶媒体を、システムあるいは装置に供給し、そのシステムあるいは装置のコンピュータ（またはＣＰＵやＭＰＵ）としての前述の制御手段１０８が記憶媒体に格納されたプログラムコードを読出し実行することによっても、達成されることはいうまでもない。
【００７３】
この場合、記憶媒体から読出されたプログラムコード自体が前述した実施例の機能を実現することになり、そのプログラムコードを記憶した記憶媒体は本発明を構成することになる。
【００７４】
プログラムコードを供給するための記憶媒体としては、例えば、フロッピディスク，ハードディスク，光ディスク，光磁気ディスク，ＣＤ−ＲＯＭ，ＣＤ−Ｒ，磁気テープ，不揮発性のメモリカード，ＲＯＭなどを用いることができる。
【００７５】
また、コンピュータが読出したプログラムコードを実行することにより、前述した実施例の機能が実現されるだけでなく、そのプログラムコードの指示に基づき、コンピュータ上で稼働しているＯＳ（オペレーティングシステム）などが実際の処理の一部または全部を行ない、その処理によって前述した実施例の機能が実現される場合も含まれることはいうまでもない。
【００７６】
さらに、記憶媒体から読出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれた後、そのプログラムコードの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるＣＰＵなどが実際の処理の一部または全部を行ない、その処理によって前述した実施例の機能が実現される場合も含まれることはいうまでもない。
【００７７】
【発明の効果】
以上説明したように、本発明によれば、複数のチップを有する場合に生じやすい熱変動を伴った経時基準信号の変動を効率的に抑制することで良好な画像読み取りを行なうことができる。
【図面の簡単な説明】
【図１】本実施の形態における実施例の複写機の構成を示す図である。
【図２】本実施の形態におけるＣＩＳの断面を示す図である。
【図３】本実施の形態におけるＣＩＳの構成を示す図である。
【図４】本実施の形態におけるＣＩＳの微視的構造を示す図である。
【図５】本実施の形態におけるＣＩＳモジュールからの信号読み出し動作を示す図である。
【図６】本実施の形態におけるＣＩＳの巨視的構造を示す図である。
【図７】本実施の形態における画像処理部１００を示す図である。
【図８】本実施の形態の並べ替えの構成を示す図である。
【図９】本実施の形態におけるシェーディング補正部１０４を示す図である。
【図１０】本実施の形態におけるシェーディング補正動作を示すフロー図である。
【図１１】本実施の形態におけるタイミングチャートを説明する図である。
【図１２】本実施の形態における黒オフセット変動補正部を説明する図である。
【図１３】本実施の形態におけるオフセットレベルの補正動作を示すフロー図である。
【図１４】本実施の形態における画像処理部１００Ａを示す図である。
【図１５】本実施の形態における画像処理部１００Ａで構成した場合の動作を示すフロー図である。
【図１６】本実施の形態におけるシートフィード式の装置を示す図である。
【符号の説明】
１００  信号処理部
１０１  アナログイメージプロセッサ部
１０２  Ａ／Ｄコンバータ
１０３  黒オフセット変動補正部
１０４  シェーディング補正部
１０６  黒オフセット量モニタ部
１０７  画像処理部
１０８  ＣＰＵ
１２１  クロック発生部
１２２  主走査アドレスカウンタ
１２３  デコーダ
２００  イメージスキャナ部
２０２  ＣＩＳモジュール
２０３  ＡＤＦ
２０４−１  被写体としての原稿
２０４−２  被写体としての原稿
２０５  原稿台ガラス（プラテン）
２０６  標準白色板
２０８  流し読みガラス
２０９  画像信号処理部
１０３１  加算器
１０３２  加算器
１０３３  加算器
２０２１  カバーガラス
２０２２  照明光源
２０２３  等倍結像レンズ
２０２４  カラーラインセンサ
２０２４−１  開口部
２０２４−２  開口部
２０２４−３  開口部
２０２４−４  電荷転送部
２０２４−５  出力アンプ
２０２４−６  基板
２０２５  基板
【図１】
0004065515.tif 000003
【図２】
0004065515.tif 000004
【図３】
0004065515.tif 000005
【図４】
0004065515.tif 000006
【図５】
0004065515.tif 000007
【図６】
0004065515.tif 000008
【図７】
0004065515.tif 000009
【図８】
0004065515.tif 000010
【図９】
0004065515.tif 000011
【図１０】
0004065515.tif 000012
【図１１】
0004065515.tif 000013
【図１２】
0004065515.tif 000014
【図１３】
0004065515.tif 000015
【図１４】
0004065515.tif 000016
【図１５】
0004065515.tif 000017
【図１６】
0004065515.tif 000018