(57)【特許請求の範囲】
【請求項１】
車両において電源と負荷の間に接続されて、車両において発生するロードダンプから負荷を保護する負荷保護装置であって、
前記負荷保護装置が、ドレインが前記負荷保護装置の入力に接続され、ソースが前記負荷保護装置の出力に接続され、ゲートがある値の電圧に接続されたデプレッション型ＭＯＳＦＥＴを含み、
前記入力電圧が通常レベルにある時には、前記デプレッション型ＭＯＳＦＥＴは抵抗としてふるまい、前記入力電圧が過大な値になると、前記デプレッション型ＭＯＳＦＥＴが飽和し、それによって前記負荷が過大な電流から保護されるように、前記デプレッション型ＭＯＳＦＥＴのサイズとピンチオフ電圧が選択されていることを特徴とし、
前記デプレッション型ＭＯＳＦＥＴと直列に接続されたダイオードを更に含み、前記ダイオードが前記負荷を逆流する電流を防ぐように接続されていることを特徴とし、
前記ロードダンプ発生時には、初めに前記ダイオードがブレークダウンし、さらに電圧が上昇しつづけると前記デプレッション型ＭＯＳＦＥＴが飽和して電流制限を始めるように、前記ダイオードのブレークダウン電圧が選択されていることを特徴とする負荷保護装置。
【請求項２】
前記デプレッション型ＭＯＳＦＥＴの前記ゲートが前記デプレッション型ＭＯＳＦＥＴのソースに接続されていることを特徴とする請求項１に記載の装置。
【請求項３】
前記デプレッション型ＭＯＳＦＥＴの前記ゲートがグランドに接続されていることを特徴とする請求項１に記載の装置。
【請求項４】
前記入力電圧が通常動作レベルにあるとき、前記デプレッション型ＭＯＳＦＥＴがその飽和電流の近くで動作するように、前記デプレッション型ＭＯＳＦＥＴと前記負荷が適合されていることを特徴とする請求項１に記載の装置。
【請求項５】
切り替え回路を更に含み、前記入力電圧が過大な値に達すると、前記切り替え回路によって前記デプレッション型ＭＯＳＦＥＴのゲートがグランドに接続されることを特徴とする請求項１に記載の装置。
【請求項６】
切り替え回路を更に含み、前記入力電圧が通常レベルにあるときには、前記デプレッション型ＭＯＳＦＥＴのゲートが前記デプレッション型ＭＯＳＦＥＴのソースと等しい電位に接続され、前記入力電圧が過大な値に達すると、前記切り替え回路によって前記デプレッション型ＭＯＳＦＥＴのゲートが基準電圧に接続されることを特徴とする請求項１に記載の装置。
【請求項７】
切り替え回路を更に含み、前記入力電圧が過大な値に達すると、前記切り替え回路によって前記デプレッション型ＭＯＳＦＥＴのゲートが前記ＭＯＳＦＥＴのソース電圧より低い電圧に接続されることを特徴とする請求項１に記載の装置。
【請求項８】
前記切り替え回路がツェナーダイオードと比較器とを含み、前記比較器の出力信号が前記デプレッション型ＭＯＳＦＥＴの前記ゲートの電圧を供給するのに用いられることを特徴とする請求項７に記載の装置。
【請求項９】
前記デプレッション型ＭＯＳＦＥＴの前記ゲートが、前記入力電圧が過大な値に達すると、グランドに接続されることを特徴とする請求項８に記載の装置。
【請求項１０】
前記デプレッション型ＭＯＳＦＥＴの前記ゲートが、前記入力電圧が過大な値に達すると、グランドより高い基準電圧に接続されることを特徴とする請求項８に記載の装置。
【請求項１１】
車両であって、
バッテリーと、
負荷と、
前記請求項１乃至１０の何れかに記載の、車両において電源と負荷の間に接続されて、車両において発生するロードダンプから負荷を保護する負荷保護装置とを含むことを特徴とする車両。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、負荷（特に半導体デバイスを含む負荷）を過大な電圧または極性が逆の電圧から保護するための回路に関する。本発明は、特に、車両に於いて発生する“ロードダンプ（ｌｏａｄ  ｄｕｍｐ）”と呼ばれる状態から負荷を保護するための回路に関する。
【０００２】
【従来の技術】
半導体デバイス、特に集積回路を含むデバイスは、“逆極性電圧”にさらされると破壊されることがある。このような逆極性の電圧は、例えば、正電圧が加えられるように設計された端子に負電圧が加えられた場合に発生する。このような状態は、車両などで、端子にバッテリーを不注意で逆に接続した場合に発生する。逆極性電圧が加えられると、半導体デバイス内のＰＮ接合が順バイアスされて大きな電流が流れ、過熱によってアルミニウム線が溶け、デバイスが永久的に損傷されることがある。
【０００３】
消費電力が小さいときは、図１Ａ及び図１Ｂに示されているように、この問題はショットキーダイオードを負荷に直列に接続することによって解消される。ダイオード１０はモジュール１１内のＰＮ接合を表している。バッテリーの極性が逆の場合（図１Ｂ）、ダイオード１０は順バイアスされるおそれがあるが、ショットキーダイオード１２が逆バイアスされ電流が阻止されることによって、モジュール１１は保護される。バッテリーが適切に接続されている場合（図１Ａ）、ショットキーダイオード１２は順バイアスされ、そこで消費される電力はわずかである。
【０００４】
消費電力がより大きい場合、米国特許出願第０８／０６７，３７３号明細書に記載されているように、逆極性につながれたバッテリーから保護するため、パワーＭＯＳＦＥＴと専用制御回路を用いることができる。この特許出願は、本出願に引証として加えられる。この方法は、技術的には魅力的な問題解決法であるが、回路内にパワーＭＯＳＦＥＴを組み込むことはコストの増加につながる。
【０００５】
過大なバッテリー電圧に対する処置を考えると、問題は一層複雑になる。過大な電圧は様々な状況で発生し得るが、車両に於いては、以下の２つの場合が特に重要である。まず、車両をジャンプスタートすると、電圧が通常のバッテリー電圧の約２倍（即ち２４Ｖ）にまで達することがある。バッテリーにつながっている多くのＩＣの動作範囲は、レギュレータＩＣも含めて、６Ｖ乃至１８Ｖであるため、２４Ｖに達する電圧は問題である。２４Ｖの電圧では、ＩＣ中の接合の中にはアバランシェブレークダウン（ａｖａｌａｎｃｈｅ  ｂｒｅａｋｄｏｗｎ）を起こすものもあり得る。アバランシェブレークダウンによって生成されるエネルギー及び電流に耐えることができない場合ＩＣは破壊される。
【０００６】
“ロードダンプ”と呼ばれる状態では、より困難な問題が発生する。これは図２Ａ乃至図２Ｃに示されている。ロードダンプは、通常、バッテリーを充電するべく最大電流で動作している発電機が、機械的な振動またはショックによってバッテリーの接続端子からはずれてしまった場合に発生する。その結果、回路が開状態（図２Ａに於いてスイッチ２０によって図示）となり、符号２１及び符号２２で示されているような回路内の様々なコイルを流れる電流が急激に減少する。当然、発電機自身もインダクタンス成分を含んでいる。よく知られた関係式
【０００７】
Ｖ＝Ｌ×ｄＩ／ｄｔ
【０００８】
によると、これによって、数百Ｖのオーダの非常に高い電圧が発生し得る。このような電圧では、ほとんどのＩＣが破壊されてしまう。
【０００９】
この問題を改善するため、図２Ａの回路では、トランソーブ（ｔｒａｎｓｏｒｂ）として知られているツェナーダイオード２３が負荷２４に並列に接続されている。ツェナーダイオード２３は、通常、電圧を３０Ｖ程度にクランプしたりするのに用いられる。しかしながら、実際には、ツェナーダイオード２３が“発火”するには数十ｎｓ（ナノ秒）を要し、その間にバッテリーラインの電圧は５０Ｖ乃至１００Ｖに上昇してしまう。また、ツェナーダイオードと負荷との間の距離が離れていると、ロードダンプによって生じた過大な電圧をダイオードがクランプする能力が低下してしまう。
【００１０】
その結果、ロードダンプは、車両のバッテリーラインに現れる５０Ｖ乃至１００Ｖの過渡的な電圧と考えられる。しかし、このような状態は数百ｍｓの間持続することがあり、半導体のダイ、パッケージ、その他の半導体部品は、約１００ｍｓ内に熱平衡状態に達するため、ロードダンプはバッテリーラインに発生する５０Ｖ乃至１００Ｖの準直流電圧として考えなければならない。
【００１１】
図２Ａに於いて、Ｖbatt′はバッテリー２５の両端の電圧を表し、Ｖbattは車両内のバッテリーラインの電圧を表す。図２Ｂには、時刻ｔ＝０に発電機が切り離されたものとして、Ｖbatt′とＶbattの挙動が示されている。図示されているように、Ｖbattは約６０Ｖまで急激に増加した後、ツェナーダイオード２３がブレークダウンすることによって頭打ちになる。図２Ｃには、開路状態が発生する前後の発電機を流れる電流（Ｉgen）とツェナーダイオード２３を流れる電流（Ｉdiode）の挙動が示されている。
【００１２】
図３Ａに示されているように、モジュール（または集積回路）内の最大電圧を制限するのに、直列抵抗３０と第２ツェナーダイオード３１がよく用いられる。図３Ｂに示されているように、負荷２４にかかる電圧ＶDDは、ツェナーダイオード３１のブレークダウン電圧ＢＶzに制限される。また、図３Ｃに示されているように、モジュール内を流れる電流ＩDDは、（６０−ＢＶz）／Ｒseriesに制限される。ここでＲseriesは抵抗３０の抵抗値を表す。
【００１３】
別の方法では、図４Ａに示されているように、抵抗の代わりにＰＮＰトランジスタが用いられる。バイポーラトランジスタ４０は、そのベースに電流源４１が接続された電流源として働く。電流源４１によって供給される電流が小さい値に維持されていれば、バイポーラトランジスタ４０のコレクタ電流も制限され、トランジスタ４０がロードダンプによって生じる電圧のほとんどを担うこととなる。図４Ｂに示されているように、ロードダンプ発生時、負荷にかかる電圧ＶDDは一定であるが、一方トランジスタ４０のコレクタ−エミッタ間電圧ＶCEはツェナーダイオード２３のブレークダウン電圧からＶDDを差し引いた値にまで上昇する。図４Ｃに示されているように、トランジスタ４０のベース電流ＩBとコレクタ電流Ｉcは一定値を保つ。
【００１４】
抵抗によって電流を制限する方法（図３Ａ）に関わる問題は、負荷が軽い場合にＶDDが大きくなる（即ち、抵抗３０の両端の電圧降下が小さくなる）ということである。それによって、ツェナーダイオード３１がブレークダウンし、抵抗３０を流れる電流の概ね全てがこのダイオード３１を流れる。この場合、電力損失はＶbatt2に比例することが示される。バッテリーが１８Ｖに完全に充電されている場合、このような損失はかなり大きい。このため、実際上、抵抗によって電流を制限する方法は、電流負荷が小さく抵抗３０を大きくできる場合に限定される。
【００１５】
ＢＶzがバッテリーの通常動作範囲よりも高く設定され、通常動作中のＩＣの電力消費を小さくするようになっている場合、ツェナーダイオード３１に直列に含まれる抵抗によって、ロードダンプ発生時に電圧が許容範囲を越えて上昇することがある。ＢＶzを高くすると、ブレークダウン時のツェナーダイオード３１の抵抗値もより高くなるからである。
【００１６】
この方法に関する別の問題点は、電流がバッテリー電圧に比例して上昇するということである。そのため、６０Ｖのバッテリー電圧では、電流は通常時の６倍も大きくなる。ツェナーダイオード３１の電圧が一定とすると、ＩＣ内の電力消費は同じ割合で増加し、抵抗３０における電力消費は３６倍になる。このため、抵抗３０をＩＣ内に組み込むことはできず、高価な電力用巻線抵抗を使用しなければならない。
【００１７】
自動車産業では、ＰＮＰ線形レギュレータを用いた方法（図４Ａ）が最もよく使用されている。しかしながら、この方法はいくつかの理由により余り好ましくない。即ち、入力電圧と出力電圧が大きく異なる場合、線形レギュレータはあまり効率がよくない。また、高電圧用ＰＮＰバイポーラトランジスタは、電流利得が小さいため、ベース電流が主要な電力消費源となってしまう。負荷に伝達される電力はバイポーラトランジスタの飽和時のコレクタ−エミッタ間電圧（この値は小電流の場合でも０．３Ｖより概ね大きい）によって制限される。レギュレータと負荷との間に長い結線を用いることは好ましくないため、各負荷は専用のレギュレータを持つ必要があるが、それによってコストも増加する。また、バイポーラトランジスタは温度上昇に伴いより多くの電流を流す性質があるため、熱に関する保護が困難である。
【００１８】
バイポーラトランジスタのベース駆動に関する要求は、大きな問題となり得る。βを１０とすると、２Ａの電流に対しては２００ｍＡのベース電流が必要である。ベース駆動に関する電力損失は、この電流を全てバッテリー電圧から供給することによって生じる（この損失は、バイポーラトランジスタのベース−エミッタ間接合と、グランドに接続された電流吸収回路（図４Ａに於いて電流源４１として図示）とに分けられる）。バイポーラトランジスタに於ける全電力損失は、ベース駆動に関する損失とＩc×ＶCEとを足しあわせたものであり、即ち、
【００１９】
0004031539.tif 000002
【００２０】
となる。
【００２１】
負荷電流を２Ａ、出力電圧を５Ｖとすると、１８Ｖのバッテリー電圧に対する電力損失は約３０Ｗとなり、ベース駆動に関する値だけでは３．６Ｗとなる。バッテリー電圧が６Ｖの場合、Ｉc×ＶCEによる損失は２Ｗにまで減少するが、ベース駆動損失は２００ｍＡ×６Ｖ＝１．２Ｗにしか減少しない。従って、ベース駆動に関する損失が５０％以上を占めることとなる。
【００２２】
負荷を流れる電流は小さく制限されるが、ロードダンプ状態に於いて消費される電力は、なお非常に大きい。更に、バイポーラトランジスタのベースに於ける望ましくない電力損失の問題の他に、このトランジスタは、ＢＶceo即ちバイポーラトランジスタが支える電圧が最大定格より大きくなるように、その定格電圧に関して設計しなければならない。例えば、１００Ｖの製品は、１７０ＶのＢＶcbo接合ブレークダウン電圧を必要とする。高温で動作させるときには、更に安全マージンが必要とされる。この電圧の問題は、βが小さい理由の一つとなっている。即ち、バイポーラトランジスタのベース駆動損失を低減するには、デバイスの高温に於ける安定性を犠牲にしなければならない。
【００２３】
【発明が解決しようとする課題】
従って、本発明の目的は、上述したような問題点を解決するため、過大な電圧から負荷を保護するための改善された保護回路を含む装置及び過大な電圧から負荷を保護するための改善された方法を提供することにある。
【００２４】
【課題を解決するための手段】
本発明によると、ロードダンプに対する回路の保護は、保護されるべき負荷にデプレッション型ＭＯＳＦＥＴを直列に接続することによってなされる。デプレッション型ＭＯＳＦＥＴは、ゲート−ソース間電圧Ｖgsが０の場合に導通状態にあり、Ｖgsがピンチオフ電圧になると非導通となるＭＯＳＦＥＴである。ピンチオフ電圧はＮチャネルデバイスでは負電圧である（即ち、ゲートがソースに対して負にバイアスされる）。また、ＰチャネルＭＯＳＦＥＴでは、ピンチオフ電圧は正電圧である（即ち、ゲート電圧をソース電圧より上昇させることによってピンチオフが達成される）。
【００２５】
第１グループの実施例では、デプレッション型ＭＯＳＦＥＴのゲートはそのＭＯＳＦＥＴのソースに接続されるか、或いはソース電圧とグランドとの間のある基準電圧に接続される。このグループに於ける最後の実施例では、ＭＯＳＦＥＴのゲートは、ＭＯＳＦＥＴのソースとグランドとの間に接続されたツェナーダイオードのカソードに接続される。
【００２６】
第２グループの実施例では、デプレッション型ＭＯＳＦＥＴのゲートは、ＭＯＳＦＥＴのソースが予め定められた値に達すると、第１のレベルから第２のレベルに切り替えられる。この予め定められた値は、ロードダンプ状態に於けるソース電圧に関連して設定される。このグループの実施例は、デプレッション型ＭＯＳＦＥＴを流れる電流がロードダンプの間概ね低減されるという利点を有する。
【００２７】
第３グループの実施例では、デプレッション型ＭＯＳＦＥＴのゲート電圧を制御するのに負帰還が用いられる。
【００２８】
【発明の実施の形態】
本発明に従う実施例は、保護されるべき負荷に直列に接続されたデプレッション型ＭＯＳＦＥＴを含む。
【００２９】
図５は、負荷５１に直列に接続されたＭＯＳＦＥＴ５０を含む基本回路を図示している。ＭＯＳＦＥＴ５０のドレインとグランドとの間のダイオードＤ１は、例えば７０Ｖといった比較的高いブレークダウン電圧を有する。ＭＯＳＦＥＴ５０のソースとグランドとの間に、負荷５１と並列に接続された第２のダイオードＤ２は、通常、例えば８Ｖ（５Ｖ回路に対して）または１８Ｖ（１５Ｖ回路に対して）といった比較的低いブレークダウン電圧を有する。ダイオードＤ１とＤ２は、回路に絶対に必要というわけではないが、様々な利点を有する。集積化に於いてはダイオードＤ１とＤ２を除外することはできないだろう。ダイオードＤ１は、集積化されたＤＭＯＳトランジスタのドレインと基板との間の接合に関連し、一方ダイオードＤ２はＣＭＯＳトランジスタ対内または静電気放電（ｅｌｅｃｔｒｏｓｔａｔｉｃ  ｄｉｓｃｈａｒｇｅ：ＥＳＤ）保護回路内に存在し得る。回路に組み込まれている場合、ダイオードＤ１はロードダンプの間の好ましくない導通が避けられるように、ロードダンプ電圧より大きなアバランシェブレークダウン電圧を有していなければならない。ロードダンプの間に導通状態になると、ダイオードＤ１は極めて破壊されやすい。
【００３０】
通常、デプレッション型ＭＯＳＦＥＴ５０のピンチオフ電圧Ｖpは−１Ｖ乃至−４Ｖの範囲にある。通常動作時、ダイオードＤ２はブレークダウンしておらず、ＭＯＳＦＥＴ５０のデバイスサイズとＶpが適切に選ばれていると仮定すると、ＭＯＳＦＥＴ５０は抵抗として振る舞う。ロードダンプが発生すると、ＭＯＳＦＥＴ５０のソース電圧が上昇し、ダイオードＤ２のブレークダウン電圧に達する。その後さらに入力電圧が上昇し続けると、ＭＯＳＦＥＴ５０が増加した電圧を支え、飽和し、電流制限を始める。いったんＭＯＳＦＥＴ５０が電流制限モードになると、ＭＯＳＦＥＴ５０で消費される電力の増加は、電圧上昇分だけとなる。従って、飽和したＭＯＳＦＥＴ５０に於いて消費される電力は入力電圧の線形関数となる。
【００３１】
図６に示されている実施例では、ＭＯＳＦＥＴ５０のゲートはグランドに接続されている。この実施例では、ＭＯＳＦＥＴ５０のＶpは、例えば−８Ｖであり、ＶDDが８Ｖに達することができるようになっている。図６に示されている回路は、デプレッション型ＭＯＳＦＥＴ５０のサイズに対して過大な負荷電流が要求されない限り、ピンチオフ電圧に近い値（即ち、−Ｖp）にＶDDを制限する性質を有する。
【００３２】
別の方法として、ＭＯＳＦＥＴ５０のゲートが、図７に示されているように、グランドとＭＯＳＦＥＴのソース電圧との間の基準電圧につながっていても良い。あるいは、図８に示されているように、ツェナーダイオードＤ３のカソードにつながっていても良い。図８の実施例では、電圧ＶDDはツェナーダイオードＤ３のプレイクダウン電圧とＭＯＳＦＥＴ５０のピンチオフ電圧の絶対値との和に等しい最大値に効果的に制限される。
【００３３】
デプレッション型ＭＯＳＦＥＴ５０に対する閾値の最適な決定は、デバイスサイズと必要とされる負荷電流の範囲とに依存する。デプレッション型ＭＯＳＦＥＴ５０が閾値電圧Ｖt＝−Ｖpを有すると仮定すると、飽和電流は以下の式で与えられる。
【００３４】
Ｉd（sat）＝ｋＶp2
【００３５】
ここでｋ＝μＣoxＷ／Ｌであり、μはＭＯＳＦＥＴのキャリアの移動度、Ｃoxはゲートの静電容量、Ｗはゲート幅、Ｌはチャネル長さである。同様に、ＭＯＳＦＥＴ５０のオン抵抗は、
【００３６】
Ｒds＝１／（ｋＶp）
【００３７】
となる。
【００３８】
電流があまり大きくない通常動作の場合、ＭＯＳＦＥＴ５０は線形領域にあり、抵抗値Ｒdsを有する直列抵抗のように振る舞う。ＭＯＳＦＥＴの両端の電圧降下は、
【００３９】
0004031539.tif 000003
【００４０】
となる。
【００４１】
ロードダンプの間はＭＯＳＦＥＴ５０を流れる電流は飽和し、ＭＯＳＦＥＴ５０は定電流源となる。負荷５１を流れる電流はロードダンプ電圧に比例して増加はしない。通常電流に対する飽和電流の増加は、以下の式によって表される。
【００４２】
0004031539.tif 000004
【００４３】
これは、デプレッション型のデバイスでは、ロードダンプ時の電流の増加率はデプレッション型のデバイスを通常動作時により高い電流密度で動作させることによってより小さくなることを意味している。従って、図５乃至図８に示されている回路では、通常動作時のＭＯＳＦＥＴ５０に於ける電力損失と、ロードダンプ時のＭＯＳＦＥＴ５０を流れる電流の増加との間にドレードオフの関係がある。
【００４４】
図９Ａは、抵抗による方法（図３Ａ）、バイポーラトランジスタによる方法（図４Ａ）、及びデプレッション型ＭＯＳＦＥＴによる方法（図５乃至図８）に対する電流の挙動を電圧の関数として表したものである。これらの３つの場合の全てに於いて、電流はバッテリー電圧がダイオードＤ２のブレークダウン電圧（即ち２０Ｖ）を越えるまでは増加しない。ＭＯＳＦＥＴ５０と抵抗３０とが同じ線形抵抗となるように選択されているとすると、ＭＯＳＦＥＴ５０が飽和し電流を制限するようになるまでは電流は直線的に増加する。抵抗３０を流れる電流は直線的に増加し続ける。ＰＮＰトランジスタ４０は、ベース電流の存在のためデバイスを流れる全電流がより大きいという点を除いては、ＭＯＳＦＥＴ３０と同じように振る舞う。
【００４５】
図９Ｂは、同じデバイスに対して、電力損失を電圧の関数として表したものである。これらの３つのデバイス全てに対して、電力損失は、ツェナーダイオードのブレークダウン電圧までは直線的に増加するが、バイポーラトランジスタ４０に於ける電力損失は幾分か大きい。その後、電力損失は幾何級数的に（二乗特性で）増加し始める。バイポーラトランジスタ３０とＭＯＳＦＥＴ５０では、電流が飽和すると電力はまた直線的に増加し始める。一方、抵抗３０を流れる電流は幾何級数的に増加し続ける。
【００４６】
図１０Ａ及び図１０Ｂには、ロードダンプが発生するとＭＯＳＦＥＴ５０のゲートが切り替えられるようになっている改善された実施例が示されている。図１０Ａの回路は、基準電圧ＶREFに接続された負入力端子と、ツェナーダイオードＤ４のアノードに接続された正入力端子とを有する比較器７０を含んでいる。比較器７０からの出力はインバータ７１に入力され、インバータ７１の出力はＭＯＳＦＥＴ５０のゲートに接続されている。
【００４７】
ＶDDがツェナーダイオードＤ４のブレークダウン電圧よりも低いときは、比較器７０の正入力はグランドに接続され、インバータ７１はＶDDに等しい電圧をＭＯＳＦＥＴ５０のゲートに対して出力する。この状態では、回路は、ＭＯＳＦＥＴ５０のゲートとソースが短絡されている図５に示した回路と等価である。
【００４８】
ロードダンプが発生すると、ＶDDが上昇してツェナーダイオードＤ４がブレークダウンし、抵抗７２と共に分圧回路を形成する。比較器７０の正入力の電圧が上昇してＶREFを越えると、比較器７０は、インバータ７０がＭＯＳＦＥＴ５０のゲートにグランド電位を供給するように電圧を出力する。
【００４９】
この場合、ＭＯＳＦＥＴ５０の飽和電流は、以下の式で表される値まで低減される。
【００５０】
Ｉd（sat）＝ｋ（Ｖp−ＢＶzener）2
【００５１】
ここで、ＢＶzenerはツェナーダイオードＤ４のブレークダウン電圧である。１８Ｖといった高いバッテリー電圧に於いてもツェナーダイオードＤ２をブレークダウンさせたくない場合は、ツェナーダイオードＤ４が１５Ｖのブレークダウン電圧を有するようにしてもよい。
【００５２】
別の方法として、図１０Ｂに示されている回路を用いて、ロードダンプの間、ＭＯＳＦＥＴ５０のゲートを中間的なバイアス電圧値に切り替えても良い。この回路では、インバータ７１はロードダンプが発生するとＭＯＳＦＥＴ５０のゲートに対し予め定められた基準電圧ＶREFを供給する。以下の式は、デプレッション型ＭＯＳＦＥＴ５０のＶgsをロードダンプ状態に於ける望ましい最大電流値Ｉmaxの関数として表したものである。
【００５３】
【数１】
0004031539.tif 000005
【００５４】
図１１Ａと図１１Ｂは、それぞれ、ＭＯＳＦＥＴ５０を流れる電流とＭＯＳＦＥＴ５０で消費される電力を、ゲートが固定されている場合（図５乃至図８）と、ゲートが切り替えられる場合（図１０Ａ及び図１０Ｂ）に対して示したものである。ゲートが切り替えられる場合に対する曲線に現れているバンプは、切り替えに時間がかかることによるものである。図１０Ａ及び図１０Ｂに示されている回路の変形として、電圧の検出をデプレッション型ＭＯＳＦＥＴ５０のドレイン側で行っても良いが、この場合、検出回路がロードダンプに耐えられなければならない。
【００５５】
図１２に示されている回路では、ＶDDの増加を抑えるように、差動増幅器９０によってＭＯＳＦＥＴ５０のゲートに負帰還電圧が加えられる。差動増幅器９０の正入力端子は、基準電圧ＶREFに接続され、差動増幅器９０の負入力端子はＶDDに接続されている。コンデンサＣ１は回路が振動しないようにフィルタリング機能を果たすものである。ロードダンプの間、差動増幅器９０はＭＯＳＦＥＴ５０のゲートに負電圧を供給し、それによってＭＯＳＦＥＴ５０を流れる電流を減少させ、ＶDDの増加を制限する。デプレッション型ＭＯＳＦＥＴ５０のゲート駆動電圧は、正の電源供給ラインの電圧を超えることはないため、このデバイスを駆動するのにチャージポンプ（ｃｈａｒｇｅ  ｐｕｍｐ）は不要である。更に、ＭＯＳＦＥＴ５０は通常オン状態にあり、従って、最初の電源投入時、ゲートを駆動する制御回路が動作状態になる前に始動電流を供給することができる。
【００５６】
本発明のロードダンプに対する保護回路は、極性が逆に接続されたバッテリーに対して回路素子を保護するためのデバイスと共に用いることもできる。図１３Ａ乃至図１３Ｃの実施例では、ダイオードＤ５が回路に追加されており、そのアノードはＶbattに接続され、そのカソードはＭＯＳＦＥＴ５０のドレインに接続されている。図１３Ａに示されている基本的なロードダンプ回路は、図５に示した回路に対応しており、図１３Ａに示されている回路は図１０Ｂに示した回路に対応しており、図１３Ｃに示されている回路は図１２に示した回路に対応している。ダイオードＤ５がない場合、バッテリーが逆極性につながれた状態によってダイオードＤ１に過大な電流が流れるであろう。
【００５７】
本発明による特定の好適実施例について説明してきたが、理解されるように、本発明の広範囲に渡る原理は、様々な構成、構造に於いて実施され得る。例えば、開示された実施例はＮチャネルＭＯＳＦＥＴを含み、負荷の正側に接続されているが、極性を変えることもできるし、ＰチャネルＭＯＳＦＥＴを用いることも可能である。本発明は、そのような変形変更を全て含むものである。本発明は、特許請求の範囲によって画定される。
【００５８】
尚、本出願は、“Ｅｌｅｃｔｒｏｓｔａｔｉｃ  Ｄｉｓｃｈａｒｇｅ  Ｐｒｏｔｅｃｔｉｏｎ  Ｄｅｖｉｃｅ  Ｆｏｒ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ”というタイトルの米国特許出願第０８／３２６，１７２号（代理人整理番号ＳＩＬ７０１６）と関連しており、この特許出願は本出願に引証として加えられる。
【図面の簡単な説明】
【図１】図１はＡ及びＢからなり、逆極性のバッテリーに対するショットキーダイオードを含む従来の保護回路である。
【図２】図２はＡ乃至Ｃからなり、図２Ａはロードダンプに於いて生じる現象を説明するための模式的な回路図であり、図２Ｂは、図２Ａに示した回路に於けるロードダンプの前及びロードダンプの間の負荷の両端の電圧を表すグラフであり、図２Ｃは、図２Ａ示した回路に於けるロードダンプの前後に於ける発電機を流れる電流と保護用ツェナーダイオードを流れる電流を表したグラフである。
【図３】図３はＡ乃至Ｃからなり、図３Ａは、直列抵抗とツェナーダイオード電圧クランプ素子とを含む従来のロードダンプ保護回路を表した図であり、図３Ｂは、図３Ａに示した回路に於けるロードダンプの前及びロードダンプの間の負荷の両端の電圧挙動を表したグラフであり、図３Ｃは、図３Ａの回路に於けるロードダンプの前後のツェナーダイオード電圧制御素子を流れる電流を表したグラフである。
【図４】図４はＡ乃至Ｃからなり、図４Ａは、バイポーラトランジスタを含む従来のロードダンプに対する保護回路の回路図であり、図４Ｂは、図４Ａに示した回路に於けるロードダンプの前及びロードダンプの間の負荷の両端の電圧を表した図であり、図４Ｃは、図４Ａに示した回路に於けるロードダンプの前及びロードダンプの間の負荷を流れる電流を表したグラフである。
【図５】図５は、本発明による保護回路を図示したものであり、この実施例ではデプレッション型ＭＯＳＦＥＴのソースはそのＭＯＳＦＥＴのゲートに接続されている。
【図６】図６は、本発明による保護回路を図示したものであり、この実施例ではデプレッション型ＭＯＳＦＥＴのゲートはグランドに接続されている。
【図７】図７は、本発明による保護回路を図示したものであり、この実施例ではデプレッション型ＭＯＳＦＥＴのゲートはソース電圧とグランドとの間の基準電圧に接続されている。
【図８】図８は、本発明による保護回路を図示したものであり、この実施例ではデプレッション型ＭＯＳＦＥＴのゲートはグランドとソースとの間に接続されたツェナーダイオードのカソードに接続されている。
【図９】図９はＡ及びＢからなり、図９Ａは、図３Ａ及び図４Ａに示した回路に於ける電流と比較して図５乃至図８に示した実施例のデプレッション型ＭＯＳＦＥＴを流れる電流の挙動を電圧の増加に対して表した図であり、図９Ｂは、図３Ａ及び図４Ａに示した回路に於いて消費される電力と比較して図５乃至図８に示した実施例のデプレッション型ＭＯＳＦＥＴに於ける電力消費を電圧の増加に対して表した図である。
【図１０】図１０はＡ及びＢからなり、それぞれ、本発明による別の保護回路を表したものであり、図１０Ａの実施例ではデプレッション型ＭＯＳＦＥＴのゲートはロードダンプ状態の間ソース電圧からグランド電位に切り替えられるようになっており、図１０Ｂの実施例ではデプレッション型ＭＯＳＦＥＴのゲートはロードダンプ状態の間ソース電圧から基準電圧に切り替えられるようになっている。
【図１１】図１１はＡ及びＢからなり、図１１Ａは、本発明の実施例に於いて、ゲートが切り替えられる場合と切り替えられない場合について、ＭＯＳＦＥＴを流れる電流値を電圧の関数として表し比較したグラフであり、図１１Ｂは、本発明の実施例に於いて、ゲートが切り替えられる場合と切り替えられない場合について、ＭＯＳＦＥＴに於いて消費される電力を電圧の関数として表し比較したグラフである。
【図１２】図１２は、更に別の保護回路を図示したものであり、この実施例ではデプレッション型ＭＯＳＦＥＴのゲート電圧が負帰還によって制御される。
【図１３】図１３はＡ乃至Ｃからなり、それぞれ入力電圧の極性の反転に対しても負荷を保護することのできる保護回路を図示している。
【符号の説明】
１０  ダイオード
１１  モジュール（ＩＣ）
１２  ショットキーダイオード
２０  ロードダンプの発生を表すスイッチ
２１、２２  コイル
２３  ツェナーダイオード
２４  負荷
２５  バッテリー
３０  抵抗
３１  ツェナーダイオード
４０  バイポーラトランジスタ
４１  電流源
５０  ＭＯＳＦＥＴ
５１  負荷
７０  比較器
７１  インバータ
７２  抵抗
９０  差動増幅器
ＢＶz  ブレークダウン電圧
Ｃ１  コンデンサ
Ｄ１  ダイオード
Ｄ２  ダイオード
Ｄ３  ツェナーダイオード
Ｄ４  ツェナーダイオード
Ｄ５  ダイオード
Ｖbatt′  バッテリー電圧
Ｖbatt  バッテリーラインの電圧
ＶDD  負荷にかかる電圧
ＩB  ベース電流
Ｉc  コレクタ電流
Ｉdiode  ツェナーダイオードを流れる電流
ＩDD  モジュール内を流れる電流
Ｉgen  発電機電流
Ｒseries  抵抗値
ＶCE  コレクタ−エミッタ間電圧
Ｖp  ピンチオフ電圧
ＶREF  基準電圧
【図１】
0004031539.tif 000006
【図２】
0004031539.tif 000007
【図３】
0004031539.tif 000008
【図４】
0004031539.tif 000009
【図５】
0004031539.tif 000010
【図６】
0004031539.tif 000011
【図７】
0004031539.tif 000012
【図８】
0004031539.tif 000013
【図９】
0004031539.tif 000014
【図１０】
0004031539.tif 000015
【図１１】
0004031539.tif 000016
【図１２】
0004031539.tif 000017
【図１３】
0004031539.tif 000018