(57)【特許請求の範囲】
【請求項１】
基板上に、Ｓｉ、ＧｅおよびＣの原料とともにキャリア用不純物の原料を供給することにより、前記基板上にキャリア用不純物が添加されたＳｉ１−ｘ−ｙＧｅｘＣｙ（０＜ｘ＜１、０．０１≦ｙ＜1）で表される組成を有するＳｉＧｅＣ半導体結晶をエピタキシャル成長させるステップ（ａ）と、
前記ステップ（ａ）の後に、前記ＳｉＧｅＣ半導体結晶中のキャリア用不純物を活性化させるための熱処理を施すステップ（ｂ）とを含むＳｉＧｅＣ半導体結晶の製造方法。
【請求項２】
請求項１記載のＳｉＧｅＣ半導体結晶の製造方法において、
前記熱処理の温度が７００℃以上で１０２０℃以下の範囲であることを特徴とするＳｉＧｅＣ半導体結晶の製造方法。
【請求項３】
請求項１又は２記載のＳｉＧｅＣ半導体結晶の製造方法において、
前記エピタキシャル成長は、Ｓｉ、Ｇｅ、Ｃ及びＢのうち少なくともいずれか1つの材料の水素化物を原料とする化学的気相成長法であることを特徴とするＳｉＧｅＣ半導体結晶の製造方法。
【請求項４】
基板上に、Ｓｉ、ＧｅおよびＣの原料とともにキャリア用不純物の原料を供給することにより、前記基板上に、キャリア用不純物が添加されたＳｉ１−ｘ−ｙＧｅｘＣｙ（０＜ｘ＜１、０．００４５＜ｙ＜１）で表される組成を有するＳｉＧｅＣ半導体結晶をエピタキシャル成長させるステップ（ｃ）と、
前記ステップ（ｃ）の後に、前記ＳｉＧｅＣ半導体結晶中のキャリア用不純物を活性化させるための温度範囲が９００℃以上１０００℃以下である熱処理を施すステップ（ｄ）とを含むＳｉＧｅＣ半導体結晶の製造方法。
【請求項５】
ＳｉおよびＧｅの原料とともにキャリア用不純物の原料を供給することによりキャリア用不純物が添加されたＳｉ１−ｚＧｅｚ（０＜ｚ＜１）層と、
該Ｓｉ１−ｚＧｅｚ層よりもキャリア用不純物の濃度が低いＳｉ１−ｗＣｗ（０．０１≦ｗ＜１）層とを２組以上交互にエピタキシャル成長させ積層した短周期超格子で構成され、
前記Ｓｉ１−ｚＧｅｚ層及び前記Ｓｉ１−ｗＣｗ層の厚みは離散した量子化準位が生じる厚みよりも薄く、
Ｓｉ１−ｘ−ｙＧｅｘＣｙ（０＜ｘ＜１、０．０１≦ｙ＜１）で表される組成を有するＳｉＧｅＣ半導体結晶として機能するＳｉＧｅＣ半導体結晶。
【請求項６】
請求項５記載のＳｉＧｅＣ結晶において、
前記Ｓｉ１−ｚＧｅｚ層及び前記Ｓｉ１−ｗＣｗ層は、それぞれ１．０ｎｍ以下の厚みを有することを特徴とするＳｉＧｅＣ半導体結晶。
【発明の詳細な説明】
【０００１】
［発明の属する技術分野］
本発明は、バイポーラトランジスタや電界効果トランジスタとして利用できるＳｉＧｅＣ半導体結晶及びその製造方法に関する。
【０００２】
［従来の技術］
本発明は、IV族元素混晶半導体であるＳｉＧｅＣ半導体結晶及びその製造方法に関するものである。
【０００３】
従来より、Ｓｉ層とＳｉを主成分として含む半導体層とを積層してヘテロ接合を形成することにより、従来のＳｉデバイスよりも高速で動作する半導体デバイスを作製する試みがなされている。Ｓｉ層とヘテロ接合を形成する材料としては、Ｓｉと同じIV族元素を用いた混晶半導体であるＳｉ1-x Ｇｅx やＳｉ1-x-y Ｇｅx Ｃy が有望である。特に、３種類の元素からなるＳｉ1-x-y Ｇｅx Ｃy 混晶半導体は、組成比を変えることによりバンドギャップと格子定数を独立に制御することが可能であることから、半導体デバイス設計の自由度が高いので、大変注目されている。例えば、Ｓｉ1-x-y Ｇｅx Ｃy の組成比を適宜調整すれば、Ｓｉ結晶との格子整合が可能である。また、Ｓｉ1-x-y Ｇｅx Ｃy の組成比を適宜調整すれば、Ｓｉ層とＳｉ1-x-y Ｇｅx Ｃy 層とのヘテロ界面に、伝導帯と価電子帯との双方にヘテロ障壁（バンドオフセット）を生じさせることができる。例えば、特開平１０−１１６９１９号公報には、Ｓｉ／ＳｉＧｅＣ層の界面に生じる伝導帯側のヘテロ障壁を利用して、２次元電子ガスをキャリアとする高速動作が可能な電界効果型トランジスタが開示されている。
【０００４】
ところで、現在、Ｓｉ1-x-y Ｇｅx Ｃy 混晶の作製には、各元素Ｓｉ，Ｇｅ及びＣのソースとなる各種のガスを分解して、Ｓｉ層あるいはＳｉＧｅ層の上にエピタキシャル成長をおこなう化学的気相成長法（ＣＶＤ法）や、各元素のソースとなる各種の固体を加熱蒸発させて結晶成長を行なう分子線エピタキシャル成長法（ＭＢＥ法）などが用いられている。そして、Ｓｉ1-x-y Ｇｅx Ｃy 層を半導体デバイスの一部として用いるためには、Ｓｉ1-x-y Ｇｅx Ｃy 層内にド−パントとなるキャリア用不純物を添加し、Ｓｉ1-x-y Ｇｅx Ｃy 層の導電型や比抵抗を制御する必要がある。Ｓｉ1-x Ｇｅx 層においては、ｐ型ドーパントとしてはボロン（Ｂ）が、ｎ型ド−パントとしてはリン（Ｐ）がよく用いられており、結晶成長中にド−パントを添加することにより成長層の導電型や比抵抗を制御できることが知られている。
【０００５】
［発明が解決しようとする課題］
図４は、本件の発明者らがＳｉ1-x-y Ｇｅx Ｃy 層へのドーピングに関して検討を行なうために行なった実験の結果得られた，Ｓｉ1-x-y Ｇｅx Ｃy 層の比抵抗のＣ含有率依存性を示す図である。データが採取された試料のＳｉ1-x-y Ｇｅx Ｃy 層は、元素Ｓｉの原料ガスとしてＳｉ2 Ｈ6 を、元素Ｇｅの原料ガスとしてＧｅＨ4 を、元素Ｃの原料ガスとしてＳｉＨ3 ＣＨ3 を、ｐ型不純物（ドーパント）であるボロン（Ｂ）の原料ガスとしてＢ2 Ｈ6 をそれぞれ用いて（つまりin-situ ドープ）、ＣＶＤ法により、エピタキシャル成長されたas-grownのものである。この実験においては、Ｓｉ2 Ｈ6 及びＧｅＨ4 の流量とＳｉ1-x-y Ｇｅx Ｃy 層の成長時における温度とは一定とし、ＳｉＨ3 ＣＨ3 の流量のみを変化させている。同図に示されているように、Ｃの含有率が０．４５％以下の試料では、Ｃ含有率が変化しても比抵抗はほとんど一定であり、かつ、比抵抗値が比較的小さい。それに対し、Ｃ含有率が１．６％のＳｉ1-x-y Ｇｅx Ｃy 層の比抵抗は著しく増大している。つまり、この方法でエピタキシャル成長されたＳｉ1-x-y Ｇｅx Ｃy 層は、半導体デバイスの活性領域（例えば、ＦＥＴにおけるチャネル層，バイポーラトランジスタにおけるベース層など）として用いることが好ましくない程度まで、高抵抗化していることが明らかになった。
【０００６】
図５は、図４に示すデータを採取した試料と基本的に同じ方法で作製された試料についての２次イオン質量分析の結果得られた，Ｓｉ1-x-y Ｇｅx Ｃy 層のＢ濃度のＣ含有率依存性を示す図である。これは、Ｓｉ1-x-y Ｇｅx Ｃy 層にボロンをin-situ ドープにより導入する場合、Ｓｉ1-x-y Ｇｅx Ｃy 層のＣ含有率によってはボロンのドープ効率が多少変化することから、図４に示す比抵抗がボロンの濃度による影響を受けていないかどうかを確認するために行なった実験である。ただし、図５のデータが採取された試料は、図４のデータが採取された試料とは同一のものではない。図５に示されるように、Ｓｉ1-x-y Ｇｅx Ｃy 層中のＢ濃度は、Ｓｉ1-x-y Ｇｅx Ｃy 層のＣ含有率に大きな依存性はない。そして、図５に示されるように、Ｓｉ1-x-y Ｇｅx Ｃy 層のＣ含有率が大きくなるほど、Ｓｉ1-x-y Ｇｅx Ｃy 層中のＢ濃度が増大する傾向にあることから、図４に示すＢ濃度が１．６％の試料における比抵抗の増大が、Ｂ濃度の不足に起因するものでないことが確認された。
【０００７】
そこで、本発明者達は、Ｓｉ1-x-y Ｇｅx Ｃy 層のＣ含有率が大きい領域において比抵抗が増大する原因が、in-situ ドープによるエピタキシャル成長の際にＢが十分活性化されていないことにあるのではないかと推定した。従来、ＣＶＤ法による半導体層（Ｓｉ層やＳｉ1-x Ｇｅx 層）のエピタキシャル成長の際にドーパントをin-situ ドープする場合には、半導体層のエピタキシャル成長と共にドーパントが活性化されていくために、イオン注入法による不純物ドープの場合とは異なり、ドーパントを活性化するための熱処理は不要と考えられている。図４に示すように、Ｓｉ1-x-y Ｇｅx Ｃy 層においても、Ｃ含有率が０．４５％以下の場合には、as-grownの状態で比抵抗が小さいので、このまま半導体デバイスの活性領域としてＳｉ1-x-y Ｇｅx Ｃy 層を用いることが可能である。ところが、Ｓｉ1-x-y Ｇｅx Ｃy 層中のＣ含有率が大きくなると、このような従来の考え方では解決できない現象が生じているのではないかと思われるのである。特に、Ｓｉ1-x-y Ｇｅx Ｃy 層中のＣ含有率が１％を越えると、種々の特性が大きく変化することが経験的にわかっているので、図４に示すデータだけでは確認できないが、Ｃ含有率が１％付近が比抵抗が大きくなる臨界値ではないかと考えられる。
【０００８】
本発明の目的は、特に、１％を越える程度に大きいＣ含有率を有するＳｉ1-x-y Ｇｅx Ｃy 層について、Ｂを活性化するための手段を講ずることにより、半導体デバイスの活性領域として利用することが可能なＳｉ1-x-y Ｇｅx Ｃy 半導体結晶及びその製造方法を提供することにある。
【０００９】
［課題を解決するための手段］
本発明のＳｉＧｅＣ半導体結晶の製造方法は、基板上に、Ｓｉ、ＧｅおよびＣの原料とともにキャリア用不純物の原料を供給することにより、前記基板上に、キャリア用不純物が添加されたＳｉ1-x-yＧｅxＣy（０＜ｘ＜１，０．０１≦ｙ＜１）で表される組成を有するＳｉＧｅＣ半導体結晶をエピタキシャル成長させるステップ（ａ）と、前記ＳｉＧｅＣ半導体結晶中のキャリア用不純物を活性化させるための熱処理を施すステップ（ｂ）とを含んでいる。
【００１０】
この方法により、経験的にＳｉＧｅＣ層の比抵抗を低下させうることが経験的に確認された。従来、in-situ ドープされた不純物はエピタキシャル成長と共に活性化されると考えられていたが、このことはＳｉＧｅＣ層には適用できず、in-situ ドープされた不純物であっても、熱処理によって十分活性化されることによるものと推定される。
【００１１】
上記熱処理の温度が７００℃以上で１０２０℃以下の範囲であることにより、特に不純物を効果的に活性化することができる。
【００１２】
上記エピタキシャル成長は、Ｓｉ，Ｇｅ，Ｃ及びＢのうち少なくともいずれか１つの材料の水素化物を原料とする化学的気相成長法である場合に、本発明の意義が大きい。
【００１３】
本発明のＳｉＧｅＣ半導体結晶は、ＳｉおよびＧｅの原料とともにキャリア用不純物の原料を供給することによりキャリア用不純物を含むＳｉ1-zＧｅz（０＜ｚ＜１）層と、該Ｓｉ1-zＧｅz層よりもキャリア用不純物の濃度が低いＳｉ1-wＣw（０．０１≦ｗ＜１）層とを２組以上交互に積層して構成され、Ｓｉ1x-yＧｅxＣy（０＜ｘ＜１，０．０１≦ｙ＜１）で表される組成を有するＳｉＧｅＣ半導体結晶として機能する。
【００１４】
これにより、Ｓｉ1-z Ｇｅz 層とＳｉ1-w Ｃw 層とが一体化して１つのＳｉＧｅＣ半導体結晶として機能するとともに、Ｓｉ1-z Ｇｅz 層内では、特別の処理を行なわなくてもas-grownの状態でキャリア用不純物が活性化されることを利用して、半導体デバイスの活性領域として利用するのに適した小さい比抵抗を有するＳｉＧｅＣ半導体結晶が得られる。
【００１５】
上記Ｓｉ1-z Ｇｅz 層とＳｉ1-w Ｃw 層との厚みは離散した量子化準位が生じる厚みよりも薄くなっていることにより、Ｓｉ1-z Ｇｅz 層とＳｉ1-w Ｃw 層とがより確実に一体化して１つのＳｉＧｅＣ半導体結晶として機能する。
【００１６】
具体的には、上記Ｓｉ1-z Ｇｅz 層及びＳｉ1-w Ｃw 層は、それぞれ１．０ｎｍ以下の厚みを有することが好ましい。
【００１７】
［発明の実施の形態］
以下、本発明によるＳｉＧｅＣ半導体結晶及びその製造方法の実施例について、図面を参照しながら説明する。
【００１８】
−第１の実施形態−
図１（ａ），（ｂ）は、本発明の第１の実施形態におけるＢド−プＳｉ1-x-y Ｇｅx Ｃy 半導体の製造工程を概略的に示す断面図である。図２は、本発明の製造方法におけるＲＴＡ温度の変化に対するＢド−プＳｉ1-x-y Ｇｅx Ｃy 半導体結晶の比抵抗の変化データを示す図である。
【００１９】
まず、図１（ａ）に示す工程で、主面が｛００１｝面であるＳｉ基板１０１上に、超高真空化学的気相成長法（Ultra High Vacuuｍ Chemical Vapor Deposition, ＵＨＶ−ＣＶＤ）法により、厚みが約３００ｎｍのＢド−プＳｉ1-x-y Ｇｅx Ｃy 層１０２をエピタキシャル成長させる。その際、Ｓｉ1-x-y Ｇｅx Ｃy 層を構成する元素のうち元素Ｓｉの原料ガスとしてＳｉ2 Ｈ6 を、元素Ｇｅの原料ガスとしてＧｅＨ4 を、元素Ｃの原料ガスとしてＳｉＨ3 ＣＨ3 を、ｐ型不純物（ドーパント）であるボロン（Ｂ）の原料ガスとしてＢ2 Ｈ6 をそれぞれ用いて（つまり、in-situ ドープ）いる。このとき、Ｓｉ2 Ｈ6 及びＧｅＨ4 の流量とＳｉ1-x-y Ｇｅx Ｃy 層の成長時における温度（約４９０℃）とは一定とし、ＳｉＨ3 ＣＨ3 の流量のみを変化させている。成長圧力は、約０．１３３Ｐａ（＝１ｘ１０-3Torr）、成長温度は４９０℃である。Ｂド−プＳｉ1-x-y Ｇｅx Ｃy 層１０２中の組成をｘ線回折法により評価した結果、Ｓｉの含有率は８２．５％であり、Ｇｅの含有率は１３．２％であり、Ｃの含有率は１．６％であった。また、Ｓｉ1-x-y Ｇｅx Ｃy 層１０２を２次イオン質量分析法により評価した結果、Ｂ濃度は２．６ｘ１０18atoms ・ｃｍ-3である。
【００２０】
次に、図１（ｂ）に示す工程で、Ｓｉ1-x-y Ｇｅx Ｃy 層１０２に、Rapid Thermal Annealing （ＲＴＡ）による熱処理を施して、Ｂド−プＳｉ1-x-y Ｇｅx Ｃy 結晶層１０３とした。このとき、１気圧の窒素（Ｎ2 ）雰囲気中で、熱処理の最高温度を例えば約９５０℃とし、最高温度への保持時間を約１５秒としている。
【００２１】
図２は、ＲＴＡ温度（最高温度）を変化させたときのＢドープＳｉ1-x-y Ｇｅx Ｃy 結晶層１０３の比抵抗の熱処理温度（ＲＴＡの最高温度）依存性を示す図である。ただし、図２に示すデータは、ＲＴＡにおける最高温度を７００℃から１０５０℃まで変化させ、熱処理時間は一定の１５秒としている。同図において、●印のデータはＢド−プＳｉ1-x-y Ｇｅx Ｃy 結晶層１０３の比抵抗を表している。また、■印のデータは、発明との比較のために形成されたＢドープＳｉ1-x Ｇｅx 層（Ｇｅの含有率が１３％）の比抵抗の熱処理温度依存性を示している。同図に示されるように、Ｂド−プＳｉ1-x-y Ｇｅx Ｃy 結晶層１０３の比抵抗(●印)は、熱処理温度７００℃から９００℃の範囲においては熱処理温度の上昇に応じて単調に減少している。そして、Ｂド−プＳｉ1-x-y Ｇｅx Ｃy 結晶層１０３の比抵抗は、熱処理温度９００℃から１０００℃の範囲ではほぼ一定の値を示し、熱処理温度が１００℃を越えると再び増大している。ただし、いずれの場合にもＢド−プＳｉ1-x-y Ｇｅx Ｃy 結晶層１０３は、エピタキシャル成長後に熱処理を行なうことにより、as-grown状態よりも比抵抗が低減していることがわかる。一方、ＢドープＳｉ1-x Ｇｅx 層の比抵抗（■印）は、ＲＴＡを行なっても行なわなくても小さく，かつ，ほぼ一定である。つまり、ＢドープＳｉ1-x Ｇｅx 層については、エピタキシャル成長後の活性化のための熱処理を行なう意義が全くないことがわかる。
【００２２】
以上のことから、in-situ ドープを伴うエピタキシャル成長によってＳｉ1-x-y Ｇｅx Ｃy 層を形成した後、Ｓｉ1-x-y Ｇｅx Ｃy 層に熱処理を施すことにより、Ｓｉ1-x-y Ｇｅx Ｃy 層の比抵抗を低減しうることがわかる。つまり、従来、in-situ ドープによりエピタキシャル成長された１％以上のドーパントを含むＳｉ1-x-y Ｇｅx Ｃy 層において比抵抗が高いという課題があったが、この課題がＳｉ1-x-y Ｇｅx Ｃy 層のエピタキシャル成長後に熱処理を行うことにより、比抵抗の増大を抑制することがわかった。
【００２３】
図２に示されるように、特に、温度が７００℃−１０２０℃の範囲で熱処理（ＲＴＡ）を行なうことにより、Ｓｉ1-x-y Ｇｅx Ｃy 層の比抵抗を確実に低減する効果が得られる。
【００２４】
さらに、温度が９００℃−１０００℃の範囲で熱処理を行なったときに、Ｓｉ1-x-y Ｇｅx Ｃy 層の比抵抗の確実に低減効果が著しいことがわかる。
【００２５】
本実施形態においては、キャリア生成用不純物としてボロン（Ｂ）を用いた場合について説明したが、本発明は斯かる実施形態に限定されるものではなく、キャリア生成用不純物がリン（Ｐ）である場合にも適用することが可能である。
【００２６】
本願の優先権主張の基礎となる出願（特願平２０００−０８６１５４号）の後に、文献（Epitaxial growth of Si1-x-yGexCy film on Si(100) in a SiH4-GeH4-CH3SiH3 reaction, (A. Ichikawa et. al. Thin Solid Film 369(2000) 167-170) ）において、in-situ ドープを伴うエピタキシャル成長法によって形成されたＰドープＳｉ1-x-y Ｇｅx Ｃy 層の比抵抗もas-grown状態で大きいことが報告されており、この比抵抗の増大をどのように抑制するかについての手段が記載されていないことから、比較的高い含有率でＣを含む不純物ドープＳｉ1-x-y Ｇｅx Ｃy 層の低抵抗化は未解決であることがわかる。それに対し、本発明によると、簡単な処理で不純物ドープＳｉ1-x-y Ｇｅx Ｃy 層の低抵抗化を図ることができる点で大きな意義を有する。
【００２７】
なお、Ｓｉ1-x-y Ｇｅx Ｃy 結晶を用いて電界効果トランジスタやバイポ−ラトランジスタなどのデバイスを作製する場合、上記熱処理工程は、例えばソ−ス・ドレイン領域の活性化工程やポリシリコン電極の活性化工程などの熱処理工程と兼用することによっても同様の効果が得られる。
【００２８】
また、本実施形態では、ＵＨＶ−ＣＶＤ法により、Ｓｉ1-x-y Ｇｅx Ｃy 層のエピタキシャル成長を行なったが、本発明は斯かる実施形態に限定されるものではなく、減圧気相成長法（ＬＰ−ＣＶＤ）法などの他の成長方法を用いて作製したＳｉ1-x-y Ｇｅx Ｃy 結晶層に対しても同様の効果が得られる。
【００２９】
また、本実施例ではＲＴＡによる熱処理を行なったが、ファ−ネスアニ−ル法などいかなる熱処理方法においても同様の効果が得られる。
【００３０】
−第２の実施形態−
次に、第２の実施形態によるＢド−プＳｉ1-x-y Ｇｅx Ｃy 結晶層の構造及び製造方法について説明する。
【００３１】
図３は、本発明の実施形態による半導体超格子構造を模式的に示す断面図である。ＵＨＶ−ＣＶＤ法により、Ｓｉ基板１１１上に、キャリア用不純物であるボロン（Ｂ）を含みＳｉ1-z Ｇｅz （０＜ｚ＜１）で表される組成を有するＢドープＳｉＧｅ層１３（厚さ１ｎｍ）と、ＢドープＳｉＧｅ層１１３よりもキャリア用不純物の濃度が低いＳｉ1-w Ｃw （０．０１≦ｗ＜１）で表される組成を有するノンド−プＳｉＣ層１１２（厚さ１ｎｍ）とを１５０周期積層した超格子構造１１４をエピタキシャル成長させた。その際、元素Ｓｉの原料ガスとしてＳｉ2 Ｈ6 を、元素Ｇｅの原料ガスとしてＧｅＨ4 を、元素Ｃの原料ガスとしてＳｉＨ3 ＣＨ3 を、ｐ型不純物（ドーパント）であるボロン（Ｂ）の原料ガスとしてＢ2 Ｈ6 をそれぞれ用いて（つまりin-situ ドープ）いる。このとき、成長圧力は、約０．１３３Ｐａ（＝１ｘ１０-3Torr）、成長温度は４９０℃である。Ｘ線回折法により、Ｂド−プＳｉＧｅ層１１３中の組成を評価した結果、Ｇｅの含有率は２６．４％であった。また、Ｘ線回折法により、ノンド−プＳｉＣ層１１３中の組成を評価した結果、Ｃの含有率は３．２％であった。また、ＢドープＳｉＧｅ層１１２を２次イオン質量分析法により評価した結果、Ｂ濃度は５．２ｘ１０18atoms ・ｃｍ-3であった。なお、ノンドープＳｉＣ層１１３には、意識的にＢをドープするわけではないが、不純物ドープ用ガスの残留や拡散によって、低濃度ながらＢが含まれている。
【００３２】
本実施形態により作製したＳｉ1-z Ｇｅz ／Ｓｉ1-w Ｃw を積層してなる超格子構造１１４は、ＳｉＣ層及びＳｉＧｅ層が量子効果が現れない程度に薄い超格子構造であるので、離散的な量子準位は形成されない。そして、ＳｉＣ層１１２及びＳｉＧｅ層１１３の性質が平均化され（いわば一体化され）て、超格子構造１１４全体が１つのＳｉ1-x-y Ｇｅx Ｃy 層（０＜ｘ＜１，０．０１≦ｙ＜１）として機能する。このＳｉ1-x-y Ｇｅx Ｃy 層（Ｓｉ1-z Ｇｅz ／Ｓｉ1-w Ｃw 短周期超格子）における平均的なＳｉ，Ｇｅ，Ｃ及びＢの濃度は、それぞれ約８５．２％、約１３．２％、約１．６％及び約２．６ｘ１０18ｃｍ-3であり、図１に示すＳｉ1-x-y Ｇｅx Ｃy 層１０２と同様の組成を有しているものと考えることができる。
【００３３】
したがって、本実施形態によると、第１の実施形態と同じ効果を発揮することができる。しかも、本実施形態のＳｉＧｅＣ半導体結晶の製造工程においては、第１の実施形態のごとく熱処理を施す必要はなく、as-grownの状態で低抵抗化を実現しうると言う利点がある。
【００３４】
また、超格子構造１１４においては、ＢはＳｉＧｅ層１１３のみにド−ピングされており、ＳｉＣ層１１２にはほとんど含まれていない。図２及び図４に示すように、ＳｉＧｅ層１１３内のＢはas-grown状態でド−パントとして活性化している。また、製造工程においてＳｉＧｅ層１１３に極めて微量のＣが混入することもあり得るが、図４に示すように、０．４５％程度までのＣの存在はＳｉＧｅ層における比抵抗の増大を招くことはない。
【００３５】
なお、本実施形態においては、ＳｉＣ層１１２及びＳｉＧｅ層１１３の厚さを１ｎｍとし、この２つの層を１５０周期積層した超格子構造を用いたが、本発明は斯かる実施形態に限定されるものではない。高濃度のキャリア用不純物を含むＳｉ1-z Ｇｅz 層と、ほとんどキャリア用不純物を含まないＳｉ1-w Ｃw 層とを積層することにより、キャリア用不純物を確実に活性化させる作用を得ることができ、１つのＳｉ1-x-y Ｇｅx Ｃy 層として機能する積層構造を得ることができる。ただし、Ｓｉ1-z Ｇｅz 層又はＳｉ1-w Ｃw 層に量子化準位が生じると、別の特性が出現するおそれがあるので、Ｓｉ1-z Ｇｅz 層及びＳｉ1-w Ｃw 層の厚みはいずれも量子化準位が現れなくなる程度に薄いことが好ましい。
【００３６】
特に、Ｓｉ1-z Ｇｅz 層及びＳｉ1-w Ｃw 層の厚みがそれぞれ１ｎｍ以下であると、各層において確実に量子化準位をなくすことができるので、各層の厚みが１ｎｍ以下であることが好ましい。ただし、Ｓｉ1-z Ｇｅz 層及びＳｉ1-w Ｃw 層の厚みが互いに等しくなくてもよい。
【００３７】
本実施形態では、ＵＨＶ−ＣＶＤ法により、Ｓｉ1-z Ｇｅz 層及びＳｉ1-w Ｃw 層を交互にエピタキシャル成長させることにより、Ｓｉ1-x-y Ｇｅx Ｃy 層を形成したが、本発明は斯かる実施形態に限定されるものではなく、減圧気相成長法（ＬＰ−ＣＶＤ）法などの他の成長方法を用いて作製したＳｉ1-z Ｇｅz 層及びＳｉ1-w Ｃw 層からなるＳｉ1-x-y Ｇｅx Ｃy 層に対しても同様の効果が得られる。
【図面の簡単な説明】
【図１】  （ａ），（ｂ）は、本発明の第１の実施形態におけるＢド−プＳｉ1-x-y Ｇｅx Ｃy 半導体結晶の製造工程を概略的に示す断面図である。
【図２】  本発明の製造方法におけるＲＴＡ温度の変化に対するＢド−プＳｉ1-x-y Ｇｅx Ｃy 半導体結晶の比抵抗の変化データを示す図である。
【図３】  本発明の第２の実施形態におけるＢド−プＳｉ1-x-y Ｇｅx Ｃy 半導体結晶の構成を概略的に示す断面図である。
【図４】  ＢドープＳｉ1-x-y Ｇｅx Ｃy 層の比抵抗のＣ含有率依存性を示す図である。
【図５】  ２次イオン質量分析の結果得られた，Ｓｉ1-x-y Ｇｅx Ｃy 層のＢ濃度のＣ含有率依存性を示す図である。
【図１】
0004077629.tif 000002
【図２】
0004077629.tif 000003
【図３】
0004077629.tif 000004
【図４】
0004077629.tif 000005
【図５】
0004077629.tif 000006