(57)【特許請求の範囲】
【請求項１】
抵抗と；前記抵抗と連結された二個のダイオードとを含んでおり、前記ダイオードは、第１電極と、第２電極と、前記第１及び第２電極間に形成された半導体層とから形成され、
前記第２電極は前記二個のダイオードに共通であると共に前記抵抗に連結されており、前記第２電極と前記半導体層とはオーミックコンタクトを形成しており、前記第１電極と前記半導体層とはショットキーコンタクトを形成していることを特徴とするＴＲＳ素子。
【請求項２】
前記第１電極は４．５ｅＶ以上の仕事関数を有する物質から成る物質で作られ、前記第２電極は４．５ｅＶ以下の仕事関数を有する物質から成る物質で作られたことを特徴とする請求項１に記載のＴＲＳ素子。
【請求項３】
前記第１電極は、ＩＴＯ、Ｎｉ、Ｓｅ、Ｐｔ、Ｏｓ、Ｉｒ、Ｐｄ、Ａｕ、Ｃｕ、Ｇｅ、Ｂｅ、Ｔｅ、及びＭｏでなされたグループから選択された物質で作られ、前記第２電極はＫ、Ｎａ、Ｃａ、Ｌｉ、Ｍｇ、Ｉｎ、Ｔａ、Ｐｂ、Ａｇ、Ａｌ、Ｚｎ、Ｓｎ、Ｆｅ、及びＣｒでなされたグループから選択された物質で作られたことを特徴とする請求項２に記載のＴＲＳ素子。
【請求項４】
前記半導体層は、共役系有機導電性ポリマーで作られたことを特徴とする請求項１に記載のＴＲＳ素子。
【請求項５】
前記共役系有機導電性ポリマーは、β−ポリマーとＰＰＶを含むことを特徴とする請求項４に記載のＴＲＳ素子。
【請求項６】
前記半導体層は、Ｓｉ、Ｐｏｌｙ−Ｓｉ、ａ−Ｓｉ：Ｈ、ＧａＡｓ、またはＳｉＣを含むことを特徴とする請求項１に記載のＴＲＳ素子。
【請求項７】
前記半導体層上に形成されたドーピング層をさらに含むことを特徴とする請求項１に記載のＴＲＳ素子。
【請求項８】
前記半導体層は、ｎ型導電性を有しており、前記ドーピング層はｎ＋ドーピング層である請求項７に記載のＴＲＳ素子。
【請求項９】
前記抵抗は、前記ドーピング層と同じ物質で作られたことを特徴とする請求項７に記載のＴＲＳ素子。
【請求項１０】
前記ドーピング層は、前記半導体層と前記第２電極間に形成されたことを特徴とする請求項８に記載のＴＲＳ素子。
【請求項１１】
前記半導体層と前記第２電極間に形成された正孔輸送層と、前記第１電極と前記第２半導体層間に形成された電子注入層をさらに含むことを特徴とする請求項４に記載のＴＲＳ素子。
【請求項１２】
前記二個のダイオードは、ショットキーダイオードであることを特徴とする請求項１に記載のＴＲＳ素子。
【請求項１３】
前記二個のダイオード中一つの整流比が１０4以上であることを特徴とする請求項１に記載のＴＲＳ素子。
【請求項１４】
抵抗と；前記抵抗に連結された二個のダイオードとを備え、前記二個のダイオード各々は少なくとも二個の層でなされた第１及び第２電極と、前記第１及び第２電極間に形成された半導体層とを含むＴＲＳ素子において、
前記第２電極は前記二個のダイオードに共通であると共に前記抵抗に連結されており、前記第２電極中前記半導体層に最も近い層と前記半導体層とはオーミックコンタクトを形成しており、前記第１電極中前記半導体層に最も近い層と前記半導体層とはショットキーコンタクトを形成していることを特徴とするＴＲＳ素子。
【請求項１５】
前記第１電極中前記半導体層に最も近い層は、ＩＴＯ、Ｎｉ、Ｓｅ、Ｐｔ、Ｏｓ、Ｉｒ、Ｐｄ、Ａｕ、Ｃｕ、Ｇｅ、Ｂｅ、Ｔｅ、Ｍｏ、及びそれらの組合せでなされたグループから選択された物質で作られて、前記第２電極中前記半導体層に最も近い層はＫ、Ｎａ、Ｃａ、Ｌｉ、Ｍｇ、Ｉｎ、Ｔａ、Ｐｂ、Ａｇ、Ａｌ、Ｚｎ、Ｓｎ、Ｆｅ、Ｃｒ、及びそれらの組合せでなされたグループから選択された物質で作られたことを特徴とする請求項１４に記載のＴＲＳ素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はＴＲＳ（ＴＲＩＯＤＩＣ  ＲＥＣＴＩＦＩＥＲ  ＳＷＩＴＣＨ）素子に係り、さらに詳細にはディスプレー装置用ＴＲＳ素子に関する。
【０００２】
【従来の技術】
ＴＲＳ素子は、二個の接合ダイオードと一つの抵抗で構成される。このようなＴＲＳは例えばＬＣＤ、有機ＥＬのような平板表示装置のスイッチング素子として用いられる。ＴＲＳ素子は３ターミナルを有するＴＦＴスイッチ素子より工程が簡単で製作費用がさらに低廉な長所を有する。また、その他二ターミナルを有するスイッチング素子に比べても独立的にシグナル電圧（ｓｉｇｎａｌ  ｖｏｌｔａｇｅ）を調節することができて、ダイオードとキャパシタの組合せでなるスイッチング素子に比べても低い漏れ電流特性を有する長所を有する。
【０００３】
しかし、ＴＲＳは研究開発の初期段階にあって、したがってＴＲＳを製作するために用いられる物質及び工程がまだよく知られていない。
【０００４】
このような理由で、スイッチング素子として優秀な特性を有することができるＴＲＳ素子を製作することに用いられる物質及び工程に対する緊急な必要性がある。
【０００５】
【発明が解決しようとする課題】
本発明は上で説明したような問題点を解決するために案出されたことであって、本発明の目的は、具体的にスイッチング素子として優秀な特性を有するＴＲＳ素子を提供することにある。
【０００６】
本発明の他の目的は、製作が容易なスイッチング素子を提供することにある。
【０００７】
本発明のさらに他の目的は、製作費用が低廉なディスプレー装置用スイッチング素子を提供することにある。
【０００８】
【課題を解決するための手段】
上述した目的を達成するために、本発明の望ましい実施例は二個のダイオードと一つの抵抗を有したＴＲＳを提供している。前記二個のダイオード各々は４．５ｅＶと６．０ｅＶ間の仕事関数を有する物質でなされた第１電極と、２．３ｅＶと４．５ｅＶ間の仕事関数を有する物質でなされた第２電極と、前記第１及び第２電極間に形成された半導体層を含んでいる。
【０００９】
ＴＲＳ素子において、前記第１電極は、ＩＴＯ、Ｎｉ、Ｓｅ、Ｐｔ、Ｏｓ、Ｉｒ、Ｐｄ、Ａｕ、Ｃｕ、Ｇｅ、Ｂｅ、Ｔｅ、及びＭｏでなされたグループから選択された物質で作られて、前記第２電極はＫ、Ｎａ、Ｃａ、Ｌｉ、Ｍｇ、Ｉｎ、Ｔａ、Ｐｂ、Ａｇ、Ａｌ、Ｚｎ、Ｓｎ、Ｆｅ、及びＣｒでなされたグループから選択された物質で作られている。
【００１０】
前記半導体層は、共役系有機導電性ポリマーで作られ、前記共役系有機導電性ポリマーはβ−ポリマーとＰＰＶ（ｐｏｌｙｐhｅｎｙｌｅｎｅ  ｖｉｎｙｌｅｎｅ）を含む。前記半導体層はＳｉ、Ｐｏｌｙ−Ｓｉ、ａ−Ｓｉ：Ｈ、ＧａＡｓ、またはＳｉＣを含む。
【００１１】
前記ＴＲＳ素子は、半導体層上に形成されたドーピング層をさらに含む。前記半導体層はｎ型導電性を有しており、前記ドーピング層はｎ＋ドーピング層であるかまたは前記半導体層はｐ型導電性を有しており、前記ドーピング層はｐ＋ドーピング層である。前記抵抗は前記ドーピング層と同じ物質で作られる。前記ドーピング層は前記半導体層と前記第２電極間に形成される。前記ドーピング層は前記半導体層と前記第１電極間に形成される。前記ＴＲＳ素子は前記半導体層と前記第２電極間に形成された正孔輸送層と、前記第１電極と前記第２半導体層間に形成された電子注入層をさらに含む。前記二個のダイオードは接合ダイオード又はショットキーダイオードのいずれかである。前記二個のダイオード中一つの整流比が１０4以上である。
【００１２】
前記第１及び第２電極は、少なくとも２個の層が積層された構造を有することができる。前記第１電極中前記半導体層に最も近い層はＩＴＯ、Ｎｉ、Ｓｅ、Ｐｔ、Ｏｓ、Ｉｒ、Ｐｄ、Ａｕ、Ｃｕ、Ｇｅ、Ｂｅ、Ｔｅ、Ｍｏ、及びそれらの組合せでなされたグループから選択された物質で作られて、前記第２電極中前記半導体層に最も近い層はＫ、Ｎａ、Ｃａ、Ｌｉ、Ｍｇ、Ｉｎ、Ｔａ、Ｐｂ、Ａｇ、Ａｌ、Ｚｎ、Ｓｎ、Ｆｅ、Ｃｒ、及びそれらの組合せでなされたグループから選択された物質で作られたＴＲＳ素子。
【００１３】
【発明の実施の形態】
以下、添付した図面を参照しながら本発明をさらに詳細に説明する。
【００１４】
図１Ａは、従来のポジティブ（ｐｏｓｏｉｔｉｖｅ）ＴＲＳ素子を示して、図１Ｂは従来のネガティブ（ｎｅｇａｔｉｖｅ）ＴＲＳ素子を示している。
【００１５】
ＴＲＳは、下部電極１０と上部電極２０を含んでいる。ドーピング層１４が下部電極１０上に形成されており、オーミックコンタクト層１２が下部電極１０とドーピング層１４間に形成されている。半導体層１６はドーピング層１４上に形成されている。ショットキーコンタクト（ｓｃhｏｔｔｋｙｃｏｎｔａｃｔ）層１８が半導体層１６と上部電極２０間に形成されている。
【００１６】
前記半導体層１６は、非晶質シリコン（ａ−Ｓｉ：Ｈ）で作られて、前記上部電極はＩＴＯで作られた。
【００１７】
ここで、もしもＴＲＳが図１Ａに図示されたようにポジティブ型の場合に、前記上部電極２０はカソードとして作動して、前記下部電極１０はアノードとして作動し、前記半導体層１６はｐタイプの導電型を有して、前記ドーピング層１４はｐ＋ドーピング層になる。反面、前記ＴＲＳが図１Ｂに図示されたようにネガティブ型の場合に、前記上部電極２０はアノードとして作動して、前記下部電極１０はカソードとして作動し、前記半導体層１６はｎタイプの導電型を有して、前記ドーピング層１４はｎ＋ドーピング層になる。
【００１８】
図２Ａないし図４を参照すると、ＴＲＳは二個のダイオードＤ１、Ｄ２と一つの抵抗Ｒを有している。前記抵抗Ｒはスキャンライン（Ｖｓｃａｎ）に連結されており、前記ダイオードＤ１はデータライン（Ｖｄａｔａ）に連結されている。前記ダイオードＤ２は負荷キャパシタＣ、例えばディスプレーピクセルに連結されている。ここで、前記ダイオードＤ１、Ｄ２の形態は本発明に制限されない。例えば、接合ダイオード（例えば、ｐ−ｎ接合ダイオード）またはショットキーダイオードがダイオードＤ１、Ｄ２として用いられることができる。本発明の望ましい実施例において、ショットキーダイオードが前記ダイオードＤ１、Ｄ２として用いられる。
【００１９】
図２Ａ及び２Ｂから分かるように、ポジティブＴＲＳとネガティブＴＲＳの配列方向は相互反対である。
【００２０】
図３Ａ及び図４において、参照番号１００は基板を示す。
【００２１】
図５Ａは、本発明の望ましい実施例によるＴＲＳを示す断面図である。前記ＴＲＳは前記基板１００上の二個のショットキーダイオードＤ１、Ｄ２と一つの抵抗Ｒを含んでいる。望ましくは、前記ショットキーダイオードＤ１、Ｄ２は同一な構成を有する。
【００２２】
図５Ａから分かるように、前記ショットキーダイオードＤ１、Ｄ２各々は基板１００上に順に形成された下部電極３０と、ドーピング層３２と、半導体層３４及び上部電極３６を含んでいる。前記ドーピング層３２は前記下部電極３０と前記半導体層３４間にオーミックコンタクト（ｏhｍｉｃ  ｃｏｎｔａｃｔ）を提供するためのことである。前記下部電極３０は前記二ダイオードＤ１、Ｄ２によって共有されており、前記上部電極３６は分離されている。すなわち、各々のダイオードは別途の上部電極３６を有している。前記半導体層３４と前記上部電極３６間にはショットキーコンタクトが形成される。
【００２３】
前記抵抗Ｒは、ドーピング層３２’を含んでいる。前記ドーピング層３２'上の半導体層３４'及び上部電極３６'はパターン工程を容易にするためである。
【００２４】
また、保護膜３８が下部電極３０の露出された表面上に形成されて前記ダイオードＤ１、Ｄ２と前記抵抗Ｒを覆っている。前記保護膜３８は前記上部電極３６の一部に対応する位置にコンタクトホール４０、４１を有している。
【００２５】
前記ダイオードＤ１の上部電極３６は、前記コンタクトホール４０を通してデータラインと連結されており、前記ダイオードＤ２の上部電極３６は前記コンタクトホール４１を通してディスプレーピクセルのような負荷キャパシタと連結されている。
【００２６】
もしも図５ＡのＴＲＳがポジティブ型である場合、前記ダイオードＤ１、Ｄ２の半導体層３４はｐタイプの導電型を有して、前記ドーピング層はｐ＋−ドーピング層になる。反面、図５ＡのＴＲＳがネガティブ型の場合、前記ダイオードＤ１、Ｄ２の半導体層３４はｎタイプの導電型を有して、前記ドーピング層はｎ＋−ドーピング層になる。
【００２７】
前記ＴＲＳがポジティブ型の場合、前記上部電極はカソード役割をして、前記下部電極はアノード役割をする。前記ＴＲＳがネガティブ型である場合、前記上部電極はアノード役割をして、前記下部電極はカソード役割をする。
【００２８】
前記半導体層３４は、有機物質または無機物質でなされる。Ｉ−Ｖ特性で整流比またはオン−オフ電流比が高い物質が良いショットキーコンタクトを有し、スイッチング作動が速い。前記整流比またはオン−オフ電流比は望ましくは１０4以上であることが望ましい。
【００２９】
有機半導体としてはβ−ポリマー及びＰＰＶのような共役（ｃｏｎｊｕｇａｔｅｄ）された有機導電性ポリマーがある。無機半導体としてはＳｉ、ｐｏｌｙ−Ｓ−、ａ−Ｓｉ：Ｈ、ＧａＡｓ、及びＳｉＣがある。もしも前記半導体層が有機半導体でなされる場合、ドーピング層の代わりに正孔輸送層がアノード電極と前記半導体層間に形成されることができて、電子注入層がカソード電極と半導体層間に形成されることができる。前記電子注入層はＬｉＦまたはＣａでなされる。このような構造を有したポジティブＴＲＳは図５Ｂに示されている。図５Ｂにおいて、参照番号３３は正孔輸送層を示して、参照番号３４は半導体層を示し、参照番号３５は電子注入層を示す。
【００３０】
ポジティブＴＲＳは、正孔を主キャリア（ｍａｊｏｒｃａｒｒｉｅｒ）として有しており、ネガティブＴＲＳは電子を主キャリアとして有している。したがって、カソードは相対的に低い仕事関数を有する物質でなされ、アノードは相対的に高い仕事関数を有する物質でなされる。
【００３１】
相対的に高い仕事関数を有する物質は、４．５ｅＶ以上であることが望ましく、さらに望ましくは４．５ｅＶ〜６．０ｅＶでなければならない。相対的に低い仕事関数を有する物質は４．５ｅＶ以下であるものが望ましく、さらに望ましくは２．３ｅＶ〜４．５ｅＶでなければならない。
【００３２】
例えば、ＴＲＳがネガティブ型だと仮定しよう。主キャリアが電子であるために、下部電極３０は相対的に低い仕事関数（すなわち４．５ｅＶ以下）の物質でなされ、したがって、下部電極３０と前記半導体層３４間のオーミックコンタクトが強化できる。また、前記上部電極３６は相対的に高い仕事関数（すなわち、４．５ｅＶ以上）を有する物質でなされ、したがって、前記半導体層３４と前記上部電極３６間のショットキーコンタクトが強化できる。
【００３３】
仕事関数が４．５ｅＶ以下の物質としてはＫ（２．３ｅＶ）、Ｎａ（２．７５ｅＶ）、Ｃａ（２．８７ｅＶ）、Ｌｉ（２．９ｅＶ）、Ｍｇ（３．６６ｅＶ）、Ｉｎ（４．１２ｅＶ）、Ｔａ（４．２５ｅＶ）、Ｐｂ（４．２５ｅＶ）、Ａｇ（４．２６ｅＶ）、Ａｌ（４．２８ｅＶ）、Ｚｎ（４．３８ｅＶ）、Ｓｎ（４．４２ｅＶ）、Ｆｅ（４．５０ｅＶ）、及びＣｒ（４．５０ｅＶ）等がある。
【００３４】
仕事関数が４．５ｅＶ以上の物質としてはＩＴＯ（４．９ｅＶ）、Ｎｉ（５．０〜５．４ｅＶ）、Ｓｅ（５．９ｅＶ）、Ｐｔ（５．２〜５．９ｅＶ）、Ｏｓ（５．９３ｅＶ）、Ｉｒ（５．０〜５．７ｅＶ）、Ｐｂ（５．２〜５．６ｅＶ）、Ａｕ（５．３〜５．５ｅＶ）、Ｃｕ（４．５〜５．１ｅＶ）、Ｇｅ（５．０ｅＶ）、Ｂｅ（５．０ｅＶ）、Ｔｅ（５．０ｅＶ）、及びＭｏ（４．５〜５．０ｅＶ）などがある。
【００３５】
本発明のＴＲＳの電極は、二個以上の層が積層されたマルチレイヤ（ｍｕｌｔｉ−ｌａｙｅｒ）構造を有することができる。この場合、アノード電極の層中、前記半導体層に最も近い層は相対的に高い仕事関数を有する物質でなされて、他の層はアノード電極に適合な導電性物質で作られる。また、カソード電極の層中、前記半導体層に最も近い層は相対的に低い仕事関数を有する物質でなされて、他の層はカソード電極に適合な導電性物質で作られる。
【００３６】
図５Ｃを参照すると、前記下部電極３０と上部電極３６は各々２層構造を有する。前記上部電極３６は第１層３６ａと第２層３６ｂでなされる。前記上部電極３６の前記第２層３６ｂはＩＴＯ、Ｎｉ、Ｓｅ、Ｐｔ、Ｏｓ、Ｉｒ、Ｐｄ、Ａｕ、Ｃｕ、Ｇｅ、Ｂｅ、Ｔｅ、Ｍｏ及びそれらの組合せから選択された物質を含むことができる。前記上部電極３６の前記第１層３６ａは優秀な導電性を有する物質を含むことができる。前記下部電極３０は第１層３０ａと第２層３０ｂでなされる。前記下部電極３０の前記第１層３０ａはＫ、Ｎａ、Ｃａ、Ｌｉ、Ｍｇ、Ｉｎ、Ｔａ、Ｐｂ、Ａｇ、Ａｌ、Ｚｎ、Ｓｎ、Ｆｅ、Ｃｒ及びそれらの組合せから選択された物質を含むことができる。前記下部電極３０の前記第２層３０ｂは優秀な導電性を有する物質を含むことができる。
【００３７】
例えば、前記第１層３６ａは、ＩＴＯ、Ｎｉ、Ｓｅ、Ｐｔ、Ｏｓ、Ｉｒ、Ｐｄ、Ａｕ、Ｃｕ、Ｇｅ、Ｂｅ、Ｔｅ、Ｍｏ、Ｋ、Ｎａ、Ｃａ、Ｌｉ、Ｍｇ、Ｉｎ、Ｔａ、Ｐｂ、Ａｇ、Ａｌ、Ｚｎ、Ｓｎ、Ｆｅ、Ｃｒ及びそれらの組合せから選択された物質を含むことができて、前記第２層３６ｂはＩＴＯ、Ｎｉ、Ｓｅ、Ｐｔ、Ｏｓ、Ｉｒ、Ｐｄ、Ａｕ、Ｃｕ、Ｇｅ、Ｂｅ、Ｔｅ、Ｍｏ及びそれらの組合せから選択された物質を含むことができる。
【００３８】
実施例１−有機半導体層を有したポジティブＴＲＳ
ダイオードＤ１、Ｄ２各々は、上部電極（すなわちカソード）と、電子注入層と、有機半導体層と、正孔輸送層、及び下部電極（すなわちアノード）でなされる。上部電極はＡｌで作られ、１０００Å〜２０００Åの厚さを有している。前記電子注入層はＬｉＦで作られ、１０Å〜１００Åの厚さを有している。前記有機半導体層はβ−ポリマーで作られ、１０００Å〜２０００Åの厚さを有している。下部電極はＩＴＯで作られ、１０００Å〜２０００Åの厚さを有している。抵抗ＲはＰＥＤＯＴ（poly(ethylene) dioxythiopene）で作られる。
【００３９】
ＩＴＯが塗布されたガラス基板が基板１００として用いられる。ＰＥＤＯＴとβ−ポリマーがスピンコーティング技法を利用して蒸着する。ＬｉＦ及びＡｌが蒸着機（ｅｖａｐｏｒａｔｏｒ）によって蒸着される。すべての構成素子が乾式エッチング技法によってパターンされる。前記ＴＲＳは２ｍｍ×２ｍｍの大きさを有している。上述した工程によって製作されたＴＲＳは図６のＩ−Ｖ特性を示す。
【００４０】
図７は他の電圧（Ｖｄａｔａ）がデータラインに印加される時測定された負荷キャパシタの電圧（Ｖｃａｐ）を示すグラフである。
【００４１】
１５Ｖの電圧（Ｖｓｃａｎ）がスキャンラインに印加されて、負荷キャパシタは１０ｎＦのキャパシタンスを有し、−６Ｖ〜１２Ｖの電圧（Ｖｄａｔａ）をデータラインに印加した。ＴＲＳがオンまたはオフされる時負荷キャパシタの電圧（Ｖｃａｐ）をダイナミックに測定した。測定時間は２５０μｓｅｃである。
【００４２】
図７から分かるように、ＴＲＳはキックバック（ｋｉｃｋｂａｃｋ）現像がおきる瞬間にオフされる。その後、他の電圧（Ｖｄａｔａ）が印加される時、多様なキャパシタ電圧（Ｖｃａｐ）が示されるので多様なグレースケールを具現できる。図７の曲線は他の電圧（Ｖｄａｔａ）で負荷キャパシタの充電時間の測定された値を示す。したがって、実施例１のＴＲＳは平板表示装置のスイッチング素子としての要求条件を満足させる。
【００４３】
実施例２−無機半導体層を有したネガティブＴＲＳ
ダイオードＤ１、Ｄ２各々は上部電極と、半導体層と、ドーピング層、及び下部電極でなされる。前記上部電極（すなわち、アノード）はＩＴＯで作られ、２０００Åの厚さを有する。前記半導体層はｎ型不純物がドープされたｓ−Ｓｉ：Ｈで作られ、７０００Åの厚さを有する。ドーピング層はｎ＋ａ−Ｓｉ：Ｈで作られ、７００Åの厚さを有する。下部電極（すなわちカソード）はＣｒで作られ、１５００Åに作られる。
【００４４】
前記上部電極と前記半導体層間にショットキーコンタクトが形成され、前記半導体層と前記下部電極間にはオーミックコンタクトが形成される。
【００４５】
Ｃｒをスパッタリング（ｓｐｕｔｔｅｒｉｎｇ）技法を利用して蒸着してその後パターンして下部電極を形成する。ｎ＋不純物がドープされたａ−Ｓｉ：Ｈとａ−Ｓｉ：ＨをＰＥＣＶＤ（ｐｌａｓｍａ−ｅｎhａｎｃｅｄ  ｃhｅｍｉｃａｌｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）を利用して蒸着する。ＩＴＯをスパッタリング技法を利用して蒸着する。ｎ＋不純物がドープされたａ−Ｓｉ：Ｈ層とａ−Ｓｉ：Ｈ層とＩＴＯ層を同時にパターンしてドーピング層と半導体層と上部電極を同時に形成する。引続き、ＳｉＮｘを５０００Å〜６０００Åの厚さで蒸着してパターンしてコンタクトホールを有した保護膜を形成する。最後にＩＴＯ層をスパッタリング技法を利用して蒸着してパターンする。
【００４６】
ｎ＋不純物がドープされたａ−Ｓｉ：Ｈ層を蒸着するためのＰＥＣＶＤ工程の蒸着条件は、入力電力は１００Ｗ〜６００Ｗ、電極間隔は６００ないし１３００ｍｉｌ、作業圧力は５００ないし１５００ｍｔｏｒｒ、及びＰＨ3／ＳｉＨ4は０．５ないし５％である。
【００４７】
ａ−Ｓｉ：Ｈ層に対するＰＥＣＶＤ蒸着条件は、入力電力は１００ないし２００Ｗ、電極間隔は６００ないし１０００ｍｉｌ、作業圧力は１０００ないし２０００ｍｔｏｒｒ、基板温度は２５０ないし４００℃、ＳｉＨ4／Ｈ2は０．１ないし０．３である。
【００４８】
ＳｉＮｘの蒸着条件は、ＲＦ電力が１ＫＷ〜３．５ＫＷ、フロー比（ｆｌｏｗｒａｔｅ）が１００ないし５００ｓｃｃｍ、Ｎ2及びＳｉＨ4、作業圧力が２ｔｏｒｒ〜５×１０-3ｔｏｒｒであって、基板温度は２００ないし４００℃である。
【００４９】
上述した方法によって製作されたＴＲＳを６０ＨｚＳＸＧＡ（１２８０×１０２４）の解像度を有したＬＣＤのスイッチング素子として用いた。
【００５０】
ＬＣＤ装置の仕様（ｓｐｅｃｉｆｉｃａｔｉｏｎ）は次のようである：ＬＣＤピクセルピッチ＝３５０μｍ、ＬＣピクセルキャパシタンス＝２．９ｐＦ、ＴＲＳダイオード領域＝２０×２０μｍ2、ＬＣキャパシタ電圧範囲＝０〜５Ｖ、ＬＣ最大チャージＱLC＝２．９ｐＦ×５Ｖ＝１５ｐＣ、オフ状態のＬＣチャージ△Ｑ＝ＱLCの５％＝０．０７５ｐＣ。
【００５１】
ＬＣＤ装置のスイッチング素子は、オン−タイム（Ｔｏｎ）＝１／（６０×１０２４）＝１６μｓ、フレーム時間（Ｔframe）＝１／６０＝１６．７ｍｓを有している。また、ＬＣＤ装置を駆動するための電圧範囲は２Ｖである。
【００５２】
したがって、実施例２のＴＲＳは、オン−電流（Ｉｏｎ）＞ＱLC／Ｔｏｎ＝０．０９μＡと、オフ−電流（Ｉｏｆｆ）＜ＱLC／Ｔｏｆｆ＝０．０７５ｐＣ／１６．７ｍｓ＝４．５ｐＡを満足させる。
【００５３】
６０ＨｚＳＸＧＡ（１２８０×１０２４）の解像度を有したＬＣＤのスイッチング素子として用いられる場合、前記ＴＲＳは図８のＩ−Ｖ特性を示す。図８から分かるように、２Ｖの駆動電流範囲内でオン−電流及びオフ−電流を十分に満足させる。
【００５４】
したがって、実施例２のＴＲＳは、平板表示素子のスイッチング素子としての要求条件を満足させる。
【００５５】
図９は、ＴＲＳがＬＣＤのスイッチング素子として用いられる場合にあらわれた画像を示す写真である。
【００５６】
【発明の効果】
上述したように、本発明の望ましい実施例による物質及び工程をを利用すると、優秀な特性を有したＴＲＳを得ることができる。
【図面の簡単な説明】
【図１Ａ】  従来のポジティブＴＲＳ素子の構造を示す図面である。
【図１Ｂ】  従来のネガティブＴＲＳ素子の構造を示す図面である。
【図２Ａ】  本発明のポジティブスイッチ用ＴＲＳ素子の等価回路を示す回路図である。
【図２Ｂ】  本発明のネガティブスイッチ用ＴＲＳ素子の等価回路を示す回路図である。
【図３】  本発明のＴＲＳ素子の構成を示す平面図である。
【図４】  本発明のＴＲＳ素子の構成を示す平面図である。
【図５Ａ】本発明によるＴＲＳ素子の構造を示す断面図である。
【図５Ｂ】  本発明によるＴＲＳ素子の構造を示す断面図である。
【図５Ｃ】  本発明によるＴＲＳ素子の構造を示す断面図である。
【図６】  本発明の一実施例によるＴＲＳ素子のＩ−Ｖ特性を示すグラフである。
【図７】  本発明の一実施例によるＴＲＳ素子のデータラインに他の電圧が印加された場合に測定された負荷キャパシタの電圧を示すグラフである。
【図８】  本発明の他の実施例によって製造されたＴＲＳのＩ−Ｖ特性を示すグラフである。
【図９】  本発明の他の実施例によるＴＲＳ素子がＬＣＤのスイッチング素子として用いられる場合の画像を示す写真である。
【符号の説明】
３０  下部電極
３２  ドーピング層
３３  正孔輸送層
３４  半導体層
３６  上部電極
３６ａ  第１層
３６ｂ  第２層
４１  コンタクトホール
１００  基板
Ｄ１、Ｄ２  ダイオード
Ｒ  抵抗
【図１Ａ】
0004130543.tif 000002
【図１Ｂ】
0004130543.tif 000003
【図２Ａ】
0004130543.tif 000004
【図２Ｂ】
0004130543.tif 000005
【図３】
0004130543.tif 000006
【図４】
0004130543.tif 000007
【図５Ａ】
0004130543.tif 000008
【図５Ｂ】
0004130543.tif 000009
【図５Ｃ】
0004130543.tif 000010
【図６】
0004130543.tif 000011
【図７】
0004130543.tif 000012
【図８】
0004130543.tif 000013
【図９】
0004130543.tif 000014