(57)【特許請求の範囲】
【請求項１】
出力電極と、接地電極と、上記出力電極と上記接地電極との間に設けられた入力電極とを有する半導体素子と、
上記接地電極に接続する接地電極配線と、
上記接地電極配線および上記入力電極を跨ぐように設けられ、上記出力電極に接続する出力電極配線とを備え、
上記入力電極と上記出力電極配線との重なり合う領域の全てにおいて、上記接地電極配線が上記入力電極を覆うように上記入力電極と上記出力電極配線との間に位置し、
上記半導体素子は、ベース層と、コレクタ層と、上記ベース層および上記コレクタ層よりも上層に配置されたエミッタ層とを有するエミッタトップ縦型構造バイポーラトランジスタであることを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
上記半導体素子が複数個並列に接続されていることを特徴とする半導体装置。
【請求項３】
請求項１または２に記載の半導体装置において、
上記半導体素子は化合物半導体基板上に形成されていることを特徴とする半導体装置。
【請求項４】
請求項１に記載の半導体装置において、
上記エミッタ層上に上記接地電極が形成されて、上記エミッタ層が接地されていることを特徴とする半導体装置。
【請求項５】
請求項４に記載の半導体装置において、
上記ベース層上に上記入力電極が形成されていると共に、上記コレクタ層上に上記出力電極が形成されていることを特徴とする半導体装置。
【請求項６】
請求項１、４、５のいずれか１つに記載の半導体装置において、
上記エミッタトップ縦型構造バイポーラトランジスタがヘテロジャンクションバイポーラトランジスタであることを特徴とする半導体装置。
【請求項７】
請求項１乃至６のいずれか１つに記載の半導体装置を備えたことを特徴とする高周波増幅器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置およびそれを備えた高周波増幅器に関する。
【０００２】
【従来の技術および発明が解決しようとする課題】
高周波電力増幅器用の半導体装置では、信号が入力される入力電極と、信号が出力される出力電極と、電気的に接地される接地電極とを備えているのが一般的である。そして、エミッタ接地で動作する半導体装置では、ベース電極を入力電極、コレクタ電極を出力電極、エミッタ電極を接地電極として用いる。
【０００３】
従来より、高周波電力増幅器用の半導体装置としては、図１０に示すようなものがある。この半導体装置は、多フィンガーヘテロジャンクションパイポーラトランジスタ（Heterojunction Bipolar Transister：以下「ＨＢＴ」と記す）の集積パターンを有している。そして、上記半導体装置には６個のＨＢＴ２００が形成され、そのＨＢＴ２００がコレクタ引出し配線１０９の下に隠れている。また、上記半導体装置においては、エミッタ引出し配線１０８がエミッタ配線１１０に、コレクタ引出し配線１０９がコレクタ配線１１２に、そしてベース電極１０６がベース配線１１１にそれぞれ接続されている。なお、図１０から分かるように、上記半導体装置では、エミッタ接地のＨＢＴ２００を複数個並列に接続する電極パターンが形成されている。
【０００４】
図１４は図１０のXIV―XIVの線矢視断面図の一部を示している。図１４に示すように、化合物半導体基板１０１上には、コレクタ層１０４、ベースメサ１０３およびエミッタメサ１０２がこの順に選択的に積層されている。上記コレクタ層１０４、ベースメサ１０３およびエミッタメサ１０２には、それぞれコレクタ電極１０７、ベース電極１０６、エミッタ電極１０５が接続されている。そのエミッタ電極１０５がエミッタ引出し配線１０８に接続されていると共に、コレクタ電極１０７がコレクタ引出し配線１０９に接続されている。そして、上記コレクタ引出し配線１０９は、エミッタ引出し配線１０８を跨ぐようにして形成されている。
【０００５】
上記エミッタ引出し配線１０８をＴ字型の断面形状にしている理由は、特開平６−３４９８４５号公報に開示されているように、エミッタ引出し配線の断面積を大きくして、電気抵抗を小さくすることでＨＢＴの遮断周波数ｆＴを改善するためである。
【０００６】
また、上記コレクタ引出し配線１０９がエアーブリッジ配線となっているのは、ベースメサ１０３およびベース電極１０６とコレクタ引出し配線１０９との間に発生するベース・コレクタ寄生容量（Ｃｂｃ）を低減することにより、高周波利得を向上するためである。
【０００７】
以下、図１１〜図１４を用いて、上記ＨＢＴ２００の製造方法について説明する。
【０００８】
まず、コレクタ層、ベース層およびエミッタ層が積層された化合物半導体基板１０１を用い、各ＨＢＴ２００において、図１１に示すように、上記エミッタ電極１０５、エミッタメサ１０２、ベース電極１０６、ベースメサ１０３、コレクタ電極１０７、絶縁膜１４１をこの順に形成する。上記コレクタ電極１０７は、コレクタ層１０４上に形成されている。
【０００９】
次に、図１２に示すように、コンタクトホールを有するレジストパターン１２１を形成し、メッキ用給電層２３１を堆積させる。この後、上記メッキ用給電層２３１上にメッキ配線用レジストパターン１２２を形成し、メッキ成長を行ってエミッタ引出し配線１０８を形成する。
【００１０】
そして、上記メッキ配線用レジストパターン１２２を除去した後、エミッタ引出し配線１０８をマスクとして、メッキ用給電層２３１の不要な部分を除去し、レジストパターン１２１を除去する。
【００１１】
その後、図１３に示すように、コンタクトホールを有するレジストパターン１２３を形成し、メッキ用給電層２３２を堆積させる。そして、図示しないコレクタ配線用レジストパターンを形成した後、メッキ成長を行うことにより、コレクタ引出し配線２０９を形成する。
【００１２】
さらに、上記コレクタ配線レジストパターンを除去し、コレクタ引出し配線２０９をマスクにして、メッキ用給電層２３２の不要な部分を除去した後、レジストパターン１２３を除去すると、図１４に示すようなコレクタ引出し配線１０９が完成する。
【００１３】
しかし、上記従来の半導体装置では、エミッタ引出し配線１０８の断面積を大きくしてエミッタの電気抵抗を低減するために、厚い配線を容易に作成できるメッキ配線を用いている。そのため、上記エミッタ引出し配線１０８とコレクタ引出し配線１０９の形成に二回の別工程のメッキ成長工程が必要となり、製造プロセスが複雑であるという問題があった。
【００１４】
また、上記エミッタ引出し配線１０８が厚いため、コレクタ引出し配線１０９がエミッタ引出し配線１０８を越えるべき段差が大きくなり、コレクタ引出し配線１０９のメッキを厚くしなければ断線してしまうなどの問題が起こるため、コレクタ引出し配線１０９を形成するメッキ工程自体が困難になるという問題があった。
【００１５】
さらには、上記ベースメサ１０３およびベース電極１０６とコレクタ引出し配線１０９が重なる領域が広く、ベース・コレクタ寄生容量が増大して高周波利得が低減するという問題もあった。
【００１６】
これらの問題を解決する半導体装置としては、特開平６−３４９８４５号公報に開示されたものがある。特開平６−３４９８４５号公報の半導体装置では、各半導体素子を跨ぐようにコレクタ引出し配線を配置せず、水平方向に離れた位置でコレクト電極とコレクタ引出し配線とを接続することによって、エミッタ引出し配線とコレクタ引出し配線の重なりを防ぎ、プロセスを容易にすると同時にベース・コレクタ寄生容量の増大も防ぐ構造が開示されている。
【００１７】
しかしながら、特開平６−３４９８４５号公報の半導体装置では、各半導体素子の電極を配線で接続するのに要する面積が大きくなり、半導体装置のチップ面積が増大するという問題がある。
【００１８】
そこで、本発明の目的は、製造工程を簡単にすることができると共に、高周波利得を向上させることができて、しかもチップ面積の増大を阻止できる半導体装置を提供することにある。また、その半導体装置を備えた高周波増幅器を提供する。
【００１９】
【課題を解決するための手段】
上記課題を解決するため、本発明の半導体装置は、
出力電極と、接地電極と、上記出力電極と上記接地電極との間に設けられた入力電極とを有する半導体素子と、
上記接地電極に接続する接地電極配線と、
上記接地電極配線および上記入力電極を跨ぐように設けられ、上記出力電極に接続する出力電極配線とを備え、
上記入力電極と上記出力電極配線との重なり合う領域の全てにおいて、上記接地電極配線が上記入力電極を覆うように上記入力電極と上記出力電極配線との間に位置し、
上記半導体素子は、ベース層と、コレクタ層と、上記ベース層および上記コレクタ層よりも上層に配置されたエミッタ層とを有するエミッタトップ縦型構造バイポーラトランジスタであることを特徴としている。
【００２０】
上記構成の半導体装置によれば、上記入力電極と出力電極配線との重なり合う領域の全てにおいて、接地電極配線が入力電極を覆うように入力電極と出力電極配線との間に位置しているから、接地電極配線の厚さを薄くしても、接地電極配線において大きな断面積が得られる。したがって、上記接地電極配線の断面積を大きくするための従来のような厚膜配線のメッキ工程を必要とせず、製造工程を簡単にすることができる。
【００２１】
また、上記接地電極配線が入力電極と出力電極配線との間に配置されると、入力電極と接地電極配線との間の容量（以下「Ｃｉｎ」と記す）、および、出力電極配線と接地電極配線との間の容量（以下「Ｃｏｕｔ」と記す）は増大するが、接地電極のシールド効果によって帰還成分となる、入力電極と出力電極配線との間の容量（以下「Ｃｆ」と記す）は減少する。
【００２２】
上記ＣｉｎおよびＣｏｕｔは、例えば入力整合回路および出力整合回路をそれぞれ接続することで打ち消すことができる容量なので、ＣｉｎおよびＣｏｕｔの増大によって半導体装置の高周波利得の低下を招かない。
【００２３】
例えば、エミッタ接地やベース接地のＨＢＴ、あるいはソース接地のＦＥＴ（電界効果トランジスタ）などを有して逆相の増幅動作をする半導体装置では、Ｃｆは負帰還容量となり、Ｃｆが低減されることによって、半導体装置の高周波利得が向上する。
【００２４】
したがって、上記接地電極配線が入力電極と出力電極配線との間に配置されて、Ｃｆが減少しているから、高周波利得を向上させることができる。そのＣｆによる帰還は高周波になるほど大きくなるので、Ｃｆの低滅による利得向上の効果も高周波での動作で顕著に現れるため、マイクロ波やミリ波帯での主要デバイスとなっている化合物半導体を用いたＨＢＴやＦＥＴ等、高周波および高速で動作する半導体装置では、高周波利得が向上する効果が特に大きい。
【００２５】
また、上記出力電極配線が接地電極配線および入力電極を跨ぐように設けられているので、チップ面積の増大を阻止できる。
【００２６】
一実施形態の半導体装置は、上記半導体素子が複数個並列に接続されている。
【００２７】
一実施形態の半導体装置は、上記半導体素子は化合物半導体基板上に形成されている。
【００２８】
【００２９】
一実施形態の半導体装置は、上記エミッタ層上に上記接地電極が形成されて、上記エミッタ層が接地されている。
【００３０】
一実施形態の半導体装置は、上記ベース層上に上記入力電極が形成されていると共に、上記コレクタ層上に上記出力電極が形成されている。
【００３１】
一実施形態の半導体装置は、上記エミッタトップ縦型構造バイポーラトランジスタがヘテロジャンクションバイポーラトランジスタである。
【００３２】
また、本発明の高周波増幅器は、上記半導体装置を備えたことを特徴としている。
【００３３】
上記構成の高周波増幅器は、上記半導体装置を備えているので、消費電力を低減することができる。
【００３４】
【発明の実施の形態】
以下、本発明の半導体装置を図示の実施の形態により詳細に説明する。
【００３５】
図１に、本発明の実施の一形態の半導体装置のＨＢＴの電極パターンの平面図を示し、図２に図１のII−II線矢視断面図の一部を示している。
【００３６】
上記半導体装置は、図１に示すように、半導体素子の一例であるＨＢＴ１００を有している。上記ＨＢＴ１００は、複数個並列に接続されており、エミッタ接地で動作する。そして、上記ＨＢＴ１００は、図２に示すように、信号を出力するための出力電極としてのコレクタ電極７と、電気的に接地される接地電極としてのエミッタ電極２と、コレクタ電極７とエミッタ電極２との間に設けられ、信号を入力するための入力電極としてのベース電極６とを有している。
【００３７】
また、上記ＨＢＴ１００はエミッタトップ縦型構造バイポーラトランジスタであって、化合物半導体基板１上に形成されている。この化合物半導体基板１上には、コレクタ層４、ベースメサ３およびエミッタメサ２がこの順に選択的に積層されている。上記コレクタ層４、ベースメサ３およびエミッタメサ２には、コレクタ電極７、ベース電極６およびエミッタ電極５がそれぞれ接続されている。
【００３８】
上記エミッタ電極５は接地電極配線としてのエミッタ引出し配線８に接続している。また、上記コレクタ電極７は出力電極配線としてのコレクタ引出し配線９に接続していて、コレクタ引出し配線９はエミッタ引出し配線８およびベース電極６を跨ぐように設けられている。そして、上記ベース電極６とコレクタ引出し配線９との重なり合う領域の全てにおいて、エミッタ引出し配線８が、ベース電極６およびベースメサ３を覆うように図２中の左右方向に幅広く形成されていると共に、ベース電極６とコレクタ引出し配線９との間に位置している。
【００３９】
また、図１に示すように、上記エミッタ引出し配線８は更にエミッタ配線１０に、コレクタ引出し配線９は更にコレクタ配線１２に、そしてベース電極６はベース配線１１にそれぞれ接続されている。上記エミッタ配線１０にはバイアホール１３が設けられており、接地電位が与えられる化合物半導体基板１の裏面（図示しない）とエミッタ配線１０とを接続している。
【００４０】
上記構成の半導体装置によれば、ベース電極６とコレクタ引出し配線９との重なり合う領域の全てにおいて、エミッタ引出し配線８は、ベース電極６およびベースメサ３を覆うように図２中の左右方向に幅広く形成されていると共に、ベース電極６とコレクタ引出し配線９との間に位置している。これにより、上記エミッタ引出し配線８の厚さを薄くしても、エミッタ引出し配線８において大きな断面積が得られる。したがって、上記エミッタ引出し配線８の断面積を大きくするための従来のような厚膜配線のメッキ工程を必要とせず、工程の困難度は増大しない。
【００４１】
そして、上記ベースメサ３およびベース電極６とコレクタ引出し配線９の間には、エミッタ引出し配線８が位置しているから、このエミッタ引出し配線８がエミッタ接地動作時にシールドの役割を果たし、ベースメサ３およびベース電極６とコレクタ引出し配線９の間に寄生する容量を低減でき、高周波利得を向上させることができる。
【００４２】
また、上記コレクタ引出し配線９はエミッタ引出し配線８およびベース電極６を跨ぐように設けられているから、チップ面積の増大を阻止できる。
【００４３】
上記実施の形態では、半導体素子としてのＨＢＴをエミッタ接地で用いたが、ＨＢＴをベース接地で用いてもよい。すなわち、接地電極としてのベース電極と、入力電極としてのエミッタ電極と、出力電極としてのコレクタ電極とを用い、ベース接地でＨＢＴを動作させてもよい。このように、上記ＨＢＴをベース接地で動作させても、本実施の形態と同様の効果がある。
【００４４】
また、本発明の半導体装置には例えばＦＥＴなどの電界効果トランジスタを用いてもよい。この場合、ソース接地の電界効果トランジスタを用いるときには、ゲート電極を入力電極、ドレイン電極を出力電極、ソース電極を接地電極として用いる。
【００４５】
そして、動作局波数が高いほどＣｂｃによる負帰還量が大きくなるため、本発明はマイクロ波帯やミリ波帯等の超高周波帯で使用される化合物半導体を用いた半導体装置に対して特に効果がある。
【００４６】
以下、図３〜図９を用いて、ＨＢＴ１００を形成するためのプロセスフローを工程順に説明する。
【００４７】
まず、図３に示すように、コレクタ層１００４、ベース層１００３およびエミッタ層１００２がこの順に積層された化合物半導体基板１を準備し、エミッタ層１００２上にエミッタ電極５を形成する。ここでは、化合物半導体基板１に高周波特性に優れたガリウム砥素基板を用い、コレクタ層１００４、ベース層１００３およびエミッタ層１００２の各半導体層はエピタキシャル法によって成長した。
【００４８】
次に、上記エミッタ層２を選択的に除去して、エミッタ層２をメサ型に整形して、図４に示すように、エミッタメサ２をベース層１００３上に形成する。ここでは、フォトプロセスを用いたエッチングによってエミッタメサ２を形成した。
【００４９】
次に、図５に示すように、上記ベース層１００３上にベース電極６を形成する。その後、上記コレクタ層１００４およびベース層１００３を選択的にエッチングして、図６に示すように、ベースメサ３を形成して、コレクタ層４上にコレクタ電極７を形成する。ここでは、上記コレクタ層４とコレクタ電極７とのオーミック接続を得るために、コレクタ電極７に金ゲルマニウムを用いている。また、上記エミッタメサ２とエミッタ電極５、および、ベースメサ３とベース電極６とのオーミック電極を得るために、エミッタ電極５およびベース電極６には白金を用いている。また、流れる電流量や抵抗値の関係から各電極のサイズを最適化し、コレクタ電極７の幅を例えば１０．０μｍ、ベース電極６の幅を例えば１０．０μｍ、エミッタ電極５の幅を例えば５．０μｍとし、コレクタ電極７、ベース電極６およびエミッタ電極５の長さは例えば全て８０μｍとした。
【００５０】
次に、図７に示すように、上記エミッタ電極５、ベース電極６およびコレクタ電極７を覆うように絶縁膜４１を堆積させる。ここでは、上記絶縁膜４１に感光性のポリイミドを用い、フオトプロセスによってパターンを形成したが、エッチングプロセスによって形成してもよい。
【００５１】
そして、図８に示すように、上記絶縁膜４１においてエミッタ電極５に達するコンタクトホールを開口して、エミッタ電極５および絶縁膜４１上にエミッタ引出し配線８を形成して、エミッタ電極５とエミッタ引出し配線８とを接続する。
【００５２】
その際、上記エミッタ引出し配線８における図８中の左右方向の幅は、少なくともベース電極６を覆うように幅広く形成するが、ベースメサ３を覆うほど幅広く形成するとシールド効果がより大きくなり、Ｃｂｃ低減の効果がより大きくなる。ここでは、上記エミッタ引出し配線８における図８中の左右方向の幅は、ベースメサ３を覆うほど幅広く形成している。
【００５３】
また、後に形成するコレクタ引出し配線９に短絡しない範囲でエミッタ引き出し配線８の幅を広くすれば、エミッタ引出し配線８の電気抵抗をより低減することができる。ここでは、上記ベースメサ３の幅が１０μｍなので、エミッタ引出し配線８における図８中の左右方向の幅はベースメサ３の幅より広い例えば１２μｍとした。
【００５４】
また、上記エミッタ引出し配線８とコレクタ引出し配線９の間隔は、コレクタ引出し配線９のメッキプロセスマージンを確保するために例えば５μｍ開くようにしている。本発明によると、エミッタ引出し配線８の幅が広いため、エミッタ引出し配線８においては厚さを薄くしても十分な断面積を確保できるので、エミッタ引出し配線８の電気抵抗が高くなることはない。上記エミッタ引出し配線８の厚さを厚くすると、コレクタ引出し配線９を形成するメッキ工程の難易度が増加する。また、上記エミッタ引出し配線８の厚さを薄くしすぎると、エミッタメサ２などの段差を越える際に断線する可能性が高まるので、エミッタ引出し配線８の厚さは１μｍ〜２μｍが好ましい。ここでは、上記エミッタ引出し配線８の厚さを例えば１μｍとし、エミッタ引出し配線８の材料に例えば金を用いて、蒸着とリフトオフプロセスによってエミッタ引出し配線８を形成した。
【００５５】
次に、図９に示すように、上記エミッタ引出し配線８および絶縁膜４１上にメッキ配線用レジストパターンを形成し、エミッタ引出し配線８上、コレクタ電極７上およびベース電極６上の各々に開口するコンタクトホールを形成して、メッキ配線用レジストパターン２３を形成する。その後、メッキ給電層３２を堆積させ、メッキ成長を行ってコレクタ引出し配線９を形成する。これと同時に、図９では図示していないが、エミッタ配線１０およびベース配線１１を形成する。ここでは、上記コレクタ引出し配線９、エミッタ配線１０およびベース配線１１の材料は、メッキプロセスで形成しやすい金を用い、厚さを例えば１０μｍとした。本発明によると、上記エミッタ引出し配線８の厚さを従来の技術より格段に薄くできるので、コレクタ引出し配線９のメッキ工程を容易にすることができる。
【００５６】
そして、不要なメッキ配線用レジストパターン，メッキ給電層３２を除去し、下層にあるレジストパターン２３も除去すると、図２に示すような状態になる。
【００５７】
このような工程によりＨＢＴ１００が形成されるので、メッキ工程はコレクタ引出し配線９の形成時だけであり、従来の場合と比較して工程が簡略化できる。
【００５８】
本発明では、上記エミッタメサ２の大きさおよびＨＢＴ素子の数は、消費電力０．５Ｗ、周波数２ＧＨｚで最適な電気特性を得られるように最適化し、エミッタメサ２の大きさを６．４μｍ×８０．０μｍとし、７０μｍのピッチで配置した。
【００５９】
また、上方から見たコレクタ引出し配線９の幅を狭くすると電気抵抗が増大して特性が悪化するので望ましくない。本実施の形態では、上記エミッタメサ２の長さが８０μｍなのでそれより若干狭い７０μｍにし、ベース配線１１やエミッタ配線１０とコレクタ引出し配線９が短絡しないようにした。
【００６０】
図１５は、本発明による半導体装置を搭載した高周波増幅器を備えた通信装置の実施の一形態を示す概略回路図である。
【００６１】
上記通信装置５０１は、図１５に示すように、電力増幅器手段５０２、電圧供給手段５０３、通信装置の主電源としてのバッテリ５０４、送信部ＲＦ（無線周波数）回路５００、周波数変換部５０７、受信用ＲＦ部５０８、ＩＦ（中間周波数）/ベースバンド部５０９、デュプレクサ５１０およびアンテナ５１１を備えている。また、上記送信部ＲＦ回路５００はフィルタ５０５とドライバ増幅器手段５０６とを有し、受信用ＲＦ部５０８は低雑音増幅器やフイルタを有している。また、上記周波数変換部５０７はＲＦ信号をＩＦ信号に変換する。
【００６２】
上記電力増幅器手段５０２は、所定のアンテナ出力を得るための利得に応じた段数Ｎの電力増幅器１００２１，１００２２，…，１００２Ｎで構成されている。この電力増幅器１００２１，１００２２，…，１００２Ｎおよびドライバ増幅器手段５０６の少なくとも１つに本発明の半導体装置を用いている。また、上記電圧供給手段５０３から電力増幅器５０２に、電力増幅器５０２を動作させるためのバイアス電圧Ｖ１，Ｖ２，…，ＶＭが供給される。なお、図示しないが、上記バッテリ５０４は、通信装置内の各回路部を駆動するために各回路部と接続されている。
【００６３】
このように、本発明の半導体装置を電力増幅器１００２１，１００２２，…，１００２Ｎおよびドライバ増幅器手段５０６の少なくとも１つに用いることにより、本発明の半導体装置が負帰還量の低減によって利得が向上しているから、所定の出力電力を得るために必要な入力電力を低減することができて、電力増幅器１００２１，１００２２，…，１００２Ｎおよびドライバ増幅器手段５０６の電力付加効率を向上させることができる。すなわち、上記電力増幅器１００２１，１００２２，…，１００２Ｎおよびドライバ増幅器手段５０６を低消費電力化することができる。したがって、本実施の形態では、ドライバ増幅器手段５０６や、電力増幅器手段５０２で構成される送信部の電力増幅器に本発明にかかる高利得の半導体装置を用いているから、所定のアンテナ出力までの送信信号の増幅を低消費電力で行うことができると共に、通信装置５０１の低消費電力化を実現することができる。
【００６４】
また、上記アンテナ５１１に近い増幅器ほど大きな信号電力を増幅するので、本発明の半導体装置をアンテナ５１１により近い増幅器に用いることが通信装置５０１の消費電力をより効果的に低減することができる。
【００６５】
また、本実施の形態のごとく、通信装置５０１がバッテリ駆動型である場合、バッテリ切れまでの通信時間をのばすことが可能となる。また、従来と同一の通信時間であれば、より小型のバッテリを使用することが可能となり、端末の小型化あるいは軽量化が可能となる。
【００６６】
さらに、本実施の形態における通信装置５０１は、Ｗ−ＣＤＭＡ（広帯域ＣＤＭＡ（Code Division Multiple Access）），ＩＳ−９５（ＣＤＭＡ方式の携帯電話システム），ＰＤＣ（Personal Digital Cellular），ＰＨＳ（Personal Handyphone System），ＩＭＴ−２０００（International Mobile Telecommunication 2000）等の送信用電力増幅器に高効率な特性が要求される通信システム用携帯端末に適用してもよい。この場合、送信用電力増幅器の低歪みと高効率の両立が可能であり、本発明のより望ましい実施の形態となる。
【００６７】
本発明は、特に半導体素子を並列に２個以上集積化する高周波電力増幅器用半導体装置に用いるのが最適である。
【００６８】
また、本発明は、半導体素子として化合物半導体基板上に形成したＨＢＴなど、高速な動作をする半導体素子を備えた半導体装置に用いた場合、より効果的である。
【００６９】
また、本発明は、エミッタ接地と同様に逆相の増幅動作をする、ベース接地のバイポーラトランジスタやソース接地のＦＥＴなどの半導体素子を用いた半導体装置にも効果がある。
【００７０】
【発明の効果】
以上より明らかなように、本発明の半導体装置は、入力電極と出力電極配線との重なり合う領域の全てにおいて、接地電極配線が入力電極を覆うように入力電極と出力電極配線との間に位置しているから、接地電極配線の厚さを薄くしても、接地電極配線において大きな断面積が得られて、接地電極配線の断面積を大きくするための従来のような厚膜配線のメッキ工程が不要となり、製造工程を簡単にすることができる。具体的には、上記接地電極配線の断面積が大きくなっても工程の困難さを増大させることがなく、しかも、一回のメッキ工程で製造が可能で、工程の大幅な簡略化を図ることができる。
【００７１】
また、上記入力電極と出力電極配線との重なり合う領域の全てにおいて、接地電極配線が入力電極を覆うように入力電極と出力電極配線との間に位置しているから、Ｃｆが減少して、高周波利得を向上させることができる。
【００７２】
また、上記出力電極配線が接地電極配線および入力電極を跨ぐように設けられているので、チップ面積の増大を阻止できる。
【００７３】
また、本発明の高周波増幅器は、上記半導体装置を備えているので、消費電力を低減することができる。
【図面の簡単な説明】
【図１】  図１は本発明の実施の一形態の半導体装置のＨＢＴの電極パターンの平面図である。
【図２】  図２は図２は図１のII−II線矢視断面図の一部である。
【図３】  図３は上記半導体装置の製造工程断面図である。
【図４】  図４は上記半導体装置の製造工程断面図である。
【図５】  図５は上記半導体装置の製造工程断面図である。
【図６】  図６は上記半導体装置の製造工程断面図である。
【図７】  図７は上記半導体装置の製造工程断面図である。
【図８】  図８は上記半導体装置の製造工程断面図である。
【図９】  図９は上記半導体装置の製造工程断面図である。
【図１０】  図１０は従来の半導体装置のＨＢＴの電極パターンの平面図である。
【図１１】  図１１は上記従来の半導体装置の製造工程断面図である。
【図１２】  図１２は上記従来の半導体装置の製造工程断面図である。
【図１３】  図１３は上記従来の半導体装置の製造工程断面図である。
【図１４】  図１４は図１０のXIV―XIVの線矢視断面図の一部である。
【図１５】  図１５は本発明の半導体装置を備えた通信装置の概略回路図である。
【符号の説明】
５  エミッタ電極
６  ベース電極
７  コレクタ電極
８  エミッタ引出し配線
９  コレクタ引出し配線
１００  ＨＢＴ
【図１】
0004077617.tif 000002
【図２】
0004077617.tif 000003
【図３】
0004077617.tif 000004
【図４】
0004077617.tif 000005
【図５】
0004077617.tif 000006
【図６】
0004077617.tif 000007
【図７】
0004077617.tif 000008
【図８】
0004077617.tif 000009
【図９】
0004077617.tif 000010
【図１０】
0004077617.tif 000011
【図１１】
0004077617.tif 000012
【図１２】
0004077617.tif 000013
【図１３】
0004077617.tif 000014
【図１４】
0004077617.tif 000015
【図１５】
0004077617.tif 000016