(57)【特許請求の範囲】
【請求項１】
複数の増幅手段を用いて高周波を増幅する高周波増幅器において、
一定の電圧でバイアスする増幅素子を用いた定電圧駆動の増幅手段と、
一定の電流でバイアスする増幅素子を用いた定電流駆動の増幅手段とを並列合成したことを特徴とする高周波増幅器。
【請求項２】
ｎ個（ｎは２以上の整数）の増幅手段を備え、当該増幅手段はｍ個（ｍは１以上ｎ−１以下の整数）の定電流駆動の増幅手段とｎ−ｍ個の定電圧駆動の増幅手段とを並列合成したことを特徴とする請求項１記載の高周波増幅器。
【請求項３】
定電圧駆動の増幅手段は、増幅素子としてバイポーラトランジスタを使用して当該バイポーラトランジスタのベースを一定の電圧でバイアスし、
定電流駆動の増幅手段は、増幅素子としてバイポーラトランジスタを使用して当該バイポーラトランジスタのベースを一定の電流でバイアスすることを特徴とする請求項２記載の高周波増幅器。
【請求項４】
定電圧駆動の増幅手段は、入力整合を行うと共に一定のバイアス電圧を増幅素子に供給する入力整合定電圧バイアス回路と、出力整合を行うと共に前記増幅素子に電源電力を供給する出力整合電源回路とを備え、
定電流駆動の増幅手段は、入力整合を行うと共に一定のバイアス電流を増幅素子に供給する入力整合定電流バイアス回路と、出力整合を行うと共に前記増幅素子に電源電力を供給する出力整合電源回路とを備えたことを特徴とする請求項２記載の高周波増幅器。
【請求項５】
定電圧駆動の増幅手段および定電流駆動の増幅手段に電源電力を供給すると共に前記定電圧駆動の増幅手段および前記定電流駆動の増幅手段の出力整合を行う出力整合電源回路を備え、
前記定電圧駆動の増幅手段は、入力の整合を行うと共に一定のバイアス電圧を増幅素子に供給する入力整合定電圧バイアス回路を備え、
前記定電流駆動の増幅手段は、入力の整合を行うと共に一定のバイアス電流を増幅素子に供給する入力整合定電流バイアス回路を備えたことを特徴とする請求項２記載の高周波増幅器。
【請求項６】
定電圧駆動の増幅手段および定電流駆動の増幅手段の入力整合を行う入力整合回路と、
前記定電圧駆動の増幅手段および前記定電流駆動の増幅手段に電源電力を供給すると共に前記定電圧駆動の増幅手段および前記定電流駆動の増幅手段の出力整合を行う出力整合電源回路とを備え、
前記定電圧駆動の増幅手段は、一定のバイアス電圧を増幅素子に供給する定電圧バイアス回路を備え、
前記定電流駆動の増幅手段は、一定のバイアス電流を増幅素子に供給する定電流バイアス回路を備えたことを特徴とする請求項２記載の高周波増幅器。
【請求項７】
増幅素子は、同一チップ上に一定の電圧でバイアスするバイポーラトランジスタのベースと一定の電流でバイアスするバイポーラトランジスタのベースとを分離して構成し、
前記一定の電圧でバイアスするバイポーラトランジスタのコレクタと前記一定の電流でバイアスするバイポーラトランジスタのコレクタとを一つのコレクタパッドに接続するコレクタ引き出しパターンと、
前記一定の電圧でバイアスするバイポーラトランジスタのエミッタと前記一定の電流でバイアスするバイポーラトランジスタのエミッタとを一つのエミッタパッドに接続するエミッタ引き出しパターンと、
前記一定の電圧でバイアスするバイポーラトランジスタのベースと一定のバイアス電圧が供給されるベースパッドとを接続するベース引き出しパターンと、
前記一定の電流でバイアスするバイポーラトランジスタのベースと一定のバイアス電流が供給されるベースパッドとを接続するベース引き出しパターンとを備え、
前記ベース引き出しパターンと前記エミッタ引き出しパターンとが重なる部分を少なく構成したことを特徴とする請求項１記載の高周波増幅器。
【請求項８】
定電圧駆動の増幅手段は、増幅素子としてＦＥＴを使用して当該ＦＥＴのゲートを一定の電圧でバイアスし、
定電流駆動の増幅手段は、増幅素子としてバイポーラトランジスタを使用して当該バイポーラトランジスタのベースを一定の電流でバイアスすることを特徴とする請求項２記載の高周波増幅器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、バイポーラトランジスタを使用した高周波増幅器に関するものである。
【０００２】
【従来の技術】
デジタル携帯電話等に使用される高周波増幅器は、隣接チャネルとの混信を防ぐために低い歪特性が要求される。そこで高周波増幅器は、増幅に使用するトランジスタの利得を圧縮し、また位相の回転を抑制して歪特性の改善を行っている。
【０００３】
従来の高周波増幅器は、増幅素子のトランジスタにダイオード、ＦＥＴ、バイポーラトランジスタ等を接続して増幅回路全体で位相の回転を抑制し、また利得を圧縮して低歪特性を補償していた。
図９は、従来の高周波増幅器を示す構成図である。この図は、従来の高周波増幅器の一例として、特開平１０−１３５７５０号公報に開示された２段構成高周波増幅器を示すものである。図において、１０１は前段のバイポーラトランジスタ、１０２は後段のバイポーラトランジスタ、１０３はＲＦ入力端子、１０４はバイポーラトランジスタ１０１の入力整合回路、１０５は定電流源、１０６は電源電圧端子、１０７は段間整合回路、１０８は定電圧源、１０９はバイポーラトランジスタ１０２の出力整合回路、１１０はＲＦ出力端子である。
【０００４】
次に動作について説明する。
バイポーラトランジスタ１０１のベース電流を一定に保持して前段の増幅回路を動作させ、また、バイポーラトランジスタ１０２のベース電圧を一定に保持して後段の増幅回路を動作させる。前段の増幅回路のバイポーラトランジスタ１０１で増幅した信号に生じる位相の回転が、後段の増幅回路のバイポーラトランジスタ１０２で生じる位相の回転によって相殺され、当該高周波増幅器から出力される増幅信号は位相の回転が抑制されたものとなり、歪特性が改善される。
【０００５】
このように、ベース電流を一定に保持したバイポーラトランジスタ１０１と、ベース電圧を一定に保持したバイポーラトランジスタ１０２とを組み合わせた２段構成とすると、歪補償用の素子を新たに挿入することなく歪特性の改善を行うことができ、部品点数を削減することができる。
【０００６】
【発明が解決しようとする課題】
従来の高周波増幅器は以上のように構成されているので、ベース電流を一定に保持したバイポーラトランジスタの増幅回路と、ベース電圧を一定に保持したバイポーラトランジスタの増幅回路とを少なくとも２段組み合わせることから、当該高周波増幅器のサイズが大型化してしまうという課題があった。また、歪特性を改善するには、後段トランジスタのエミッタサイズを大きくし、また、アイドル電流値（ＤＣ電圧を印加した際にコレクタ・ベース間に流れる電流値）を大きく設定する必要があり、こうすると、特に低出力のとき付加効率が悪くなり、また、高出力のときにも付加効率が低下するという課題があった。
【０００７】
この発明は上記のような課題を解決するためになされたもので、高出力で優れた歪特性を有しながら付加効率が高く、また、特に低出力電力において付加効率が改善された高周波増幅器を得ることを目的とする。
【０００８】
また、小型化を図りながら歪特性および付加効率が改善された高周波増幅器を得ることを目的とする。
【０００９】
【課題を解決するための手段】
この発明に係る高周波増幅器は、一定の電圧でバイアスする増幅素子を用いた定電圧駆動の増幅手段と、一定の電流でバイアスする増幅素子を用いた定電流駆動の増幅手段とを並列合成したものである。
【００１０】
この発明に係る高周波増幅器は、ｎ個（ｎは２以上の整数）の増幅手段を備え、当該増幅手段はｍ個（ｍは１以上ｎ−１以下の整数）の定電流駆動の増幅手段とｎ−ｍ個の定電圧駆動の増幅手段とを並列合成したものである。
【００１１】
この発明に係る高周波増幅器は、定電圧駆動の増幅手段が、増幅素子としてバイポーラトランジスタを使用して当該バイポーラトランジスタのベースを一定の電圧でバイアスし、定電流駆動の増幅手段が、増幅素子としてバイポーラトランジスタを使用して当該バイポーラトランジスタのベースを一定の電流でバイアスするものである。
【００１２】
この発明に係る高周波増幅器は、定電圧駆動の増幅手段が、入力整合を行うと共に一定のバイアス電圧を増幅素子に供給する入力整合定電圧バイアス回路と、出力整合を行うと共に増幅素子に電源電力を供給する出力整合電源回路とを備え、定電流駆動の増幅手段が、入力整合を行うと共に一定のバイアス電流を増幅素子に供給する入力整合定電流バイアス回路と、出力整合を行うと共に増幅素子に電源電力を供給する出力整合電源回路とを備えたものである。
【００１３】
この発明に係る高周波増幅器は、定電圧駆動の増幅手段および定電流駆動の増幅手段に電源電力を供給すると共に定電圧駆動の増幅手段および定電流駆動の増幅手段の出力整合を行う出力整合電源回路を備え、定電圧駆動の増幅手段が、入力の整合を行うと共に一定のバイアス電圧を増幅素子に供給する入力整合定電圧バイアス回路を備え、定電流駆動の増幅手段が、入力の整合を行うと共に一定のバイアス電流を増幅素子に供給する入力整合定電流バイアス回路を備えたものである。
【００１４】
この発明に係る高周波増幅器は、定電圧駆動の増幅手段および定電流駆動の増幅手段の入力整合を行う入力整合回路と、定電圧駆動の増幅手段および定電流駆動の増幅手段に電源電力を供給すると共に定電圧駆動の増幅手段および定電流駆動の増幅手段の出力整合を行う出力整合電源回路とを備え、定電圧駆動の増幅手段が、一定のバイアス電圧を増幅素子に供給する定電圧バイアス回路を備え、定電流駆動の増幅手段が、一定のバイアス電流を増幅素子に供給する定電流バイアス回路を備えたものである。
【００１５】
この発明に係る高周波増幅器は、増幅素子が、同一チップ上に一定の電圧でバイアスするバイポーラトランジスタのベースと一定の電流でバイアスするバイポーラトランジスタのベースとを分離して構成し、一定の電圧でバイアスするバイポーラトランジスタのコレクタと一定の電流でバイアスするバイポーラトランジスタのコレクタとを一つのコレクタパッドに接続するコレクタ引き出しパターンと、一定の電圧でバイアスするバイポーラトランジスタのエミッタと一定の電流でバイアスするバイポーラトランジスタのエミッタとを一つのエミッタパッドに接続するエミッタ引き出しパターンと、一定の電圧でバイアスするバイポーラトランジスタのベースと一定のバイアス電圧が供給されるベースパッドとを接続するベース引き出しパターンと、一定の電流でバイアスするバイポーラトランジスタのベースと一定のバイアス電流が供給されるベースパッドとを接続するベース引き出しパターンとを備え、ベース引き出しパターンとエミッタ引き出しパターンとが重なる部分を少なく構成したものである。
【００１６】
この発明に係る高周波増幅器は、定電圧駆動の増幅手段が、増幅素子としてＦＥＴを使用して当該ＦＥＴのゲートを一定の電圧でバイアスし、定電流駆動の増幅手段が、増幅素子としてバイポーラトランジスタを使用して当該バイポーラトランジスタのベースを一定の電流でバイアスするものである。
【００１７】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１は、この発明の実施の形態１による高周波増幅器を示す回路図である。図において、１は増幅素子のバイポーラトランジスタ７とバイアス回路等によって構成され、バイポーラトランジスタ７のベースに定電圧を供給して駆動するアンプ（定電圧駆動の増幅手段）である。２は増幅素子のバイポーラトランジスタ８とバイアス回路等によって構成され、バイポーラトランジスタ８のベースに定電流を供給して駆動するアンプ（定電流駆動の増幅手段）である。３はＲＦ入力端子、４はＲＦ出力端子、Ａはアンプ１とアンプ２とを並列合成したアンプである。
【００１８】
７はアンプ１を構成する増幅素子のバイポーラトランジスタ、８はアンプ２を構成する増幅素子のバイポーラトランジスタ、９はバイポーラトランジスタ７のベースに装荷された容量性素子、１０はバイポーラトランジスタ８のベースに装荷された容量性素子、１１はアンプ１およびアンプ２の出力電力をＲＦ出力端子４へ出力する容量性素子、１２は定電圧ベースバイアス回路（定電圧バイアス回路）、１３は定電流ベースバイアス回路（定電流バイアス回路）、１４はバイポーラトランジスタ７のコレクタおよびバイポーラトランジスタ８のコレクタに電源電力を供給する電源回路である。
また、少なくともバイポーラトランジスタ７とバイポーラトランジスタ８は、同一のチップ上に形成される。
なお、図１（ｂ）は、図１（ａ）に示す高周波増幅器の具体的な回路構成の一例を示したものである。
【００１９】
図２は、実施の形態１による高周波増幅器の入力電力に対する利得の特性を示す説明図である。図において、１５はアンプ１の入力電力（Ｐｉｎ）に対する利得（Ｇａｉｎ）の特性曲線、１６はアンプ２の入力電力に対する利得の特性曲線、１７はアンプ１とアンプ２とを並列合成したアンプＡの入力電力に対する利得の特性曲線である。
【００２０】
次に動作について説明する。
アンプ１はバイポーラトランジスタ７のベースに容量性素子９を装荷しており、アンプ２はバイポーラトランジスタ８のベースに容量性素子１０を装荷していることから、アンプ１とアンプ２とは互いに異なるバイアス条件に設定することが可能で、アンプ１は定電圧駆動によって増幅動作を行い、アンプ２は定電流駆動によって増幅動作を行う。
【００２１】
アンプ１の基本的な増幅動作を説明する。ＲＦ入力端子３から入力された信号は容量性素子９を介してバイポーラトランジスタ７のベースに入力される。このときバイポーラトランジスタ７のベースには、定電圧ベースバイアス回路１２によって一定のベースバイアス電圧が供給されている。また、バイポーラトランジスタ７のコレクタには電源回路１４によって電源電力が供給され、増幅された信号は容量性素子１１を介してＲＦ出力端子４に出力される。なお、バイポーラトランジスタ７のエミッタは接地されている。
【００２２】
アンプ２の基本的な増幅動作を説明する。ＲＦ入力端子３から入力された信号は容量性素子１０を介してバイポーラトランジスタ８のベースに入力される。このとき、バイポーラトランジスタ８のベースには、定電流ベースバイアス回路１３によって一定のベースバイアス電流が供給されている。また、バイポーラトランジスタ８のコレクタには電源回路１４によって電源電力が供給され、増幅された信号は容量性素子１１を介してＲＦ出力端子４に出力される。なお、バイポーラトランジスタ８のエミッタは接地されている。
【００２３】
アンプ１において、バイポーラトランジスタ７のベースに、一定のバイアス電圧を供給し、また、アイドル電流値（ＤＣ電圧のみを入力した際にコレクタ・ベース間に流れる電流値）を適切に設定すると、アンプ１の利得特性は図２に示す特性曲線１５のようになり、入力信号の大きさが小さい範囲、即ち入力電力が低い範囲では利得が一定で、それ以上入力電力が大きくなると一定の範囲内において、入力電力と共に利得が増加し、さらに入力電力が大きくなると利得が減少する。
【００２４】
アンプ２において、入力電力を増幅するバイポーラトランジスタ８のベースに、一定のバイアス電流を供給し、また、アイドル電流値を適切に設定すると、アンプ２の利得特性は図２に示す特性曲線１６のようになり、入力電力が低い範囲では利得が一定で、それ以上入力電力が大きくなると利得は減少する。
【００２５】
図１に示す定電圧ベースバイアス回路１２を用いたアンプ１と、定電流ベースバイアス回路１３を用いたアンプ２とを並列合成したアンプＡの利得は、図２に示す特性曲線１７のようになる。特性曲線１７は、特性曲線１５や特性曲線１６に比べて入力電力の高い範囲まで利得が一定で、出力信号に生じる歪が少ないことを示している。アンプＡのように、バイポーラトランジスタ７のベースに定電圧を供給して駆動するアンプ１とバイポーラトランジスタ８のベースに定電流を供給して駆動するアンプ２とを並列合成すると、出力歪が少なくなり広範囲の入力電力について一定の利得が得られ、歪特性の優れた高周波増幅器を成すことができる。
【００２６】
アンプ１とアンプ２を並列合成したアンプＡは、図２に示す特性曲線１７のような入力電力・利得特性を得るため、アンプ１の入力電力・利得特性と、アンプ２の入力電力・利得特性とを調整する。これは、アンプ１の飽和出力電力とアンプ２の飽和出力電力の整合性や、アンプ１の歪特性とアンプ２の歪特性の整合性を考慮したもので、具体的には各々のアンプの増幅素子のトランジスタサイズを調整し、トランジスタサイズ比の最適化および各アンプのアイドル電流値の最適化を行って、アンプ１とアンプ２の整合性を最適化する。
【００２７】
図３は、実施の形態１による高周波増幅器の出力電力（Ｐｏｕｔ）の歪特性を示す説明図である。図において、１８はアンプ１の出力電力（Ｐｏｕｔ）の歪特性曲線、１９はアンプ１とアンプ２を並列合成したアンプＡの出力電力の歪特性曲線である。
【００２８】
通信システムの規格には歪特性の要求値が規定されており、例えば、Ｗ−ＣＤＭＡの規格では、出力電力（Ｐｏｕｔ）＝２６．５ｄＢｍのとき、隣接チャネル漏洩電力（ＡＣＰＲ）≦−３８ｄＢｃとなるように定められている。定電圧駆動のアンプ１は、図３の歪特性曲線１８に示すように、低い出力電力から歪特性が良好で、出力電力が２６．５ｄＢｍにおいて隣接チャネル漏洩電力が−３８ｄＢｃとなる歪特性が得られる。また、低い出力電力範囲では隣接チャネル漏洩電力が−５０ｄＢｃ以下となり、−３８ｄＢｃ以下を要求する規格を満足するものである。このような歪特性を有するアンプ１と定電流駆動のアンプ２を並列合成したアンプＡの歪特性は、歪特性曲線１９に示すようになる。
【００２９】
歪特性曲線１９のような歪特性は、アンプ１のアイドル電流値とアンプ２のアイドル電流値の調整・設定によって得られる。具体的には、アンプ１が備えるバイポーラトランジスタ７のエミッタ面積ＡＥ１が、アンプ２が備えるバイポーラトランジスタ８のエミッタ面積ＡＥ２より大きくなるように（ＡＥ１＞ＡＥ２）各トランジスタサイズを設定し、また、バイポーラトランジスタ７のベースバイアス電圧Ｖｂｅ１がバイポーラトランジスタ８のベースバイアス電圧Ｖｂｅ２より大きくなるように（Ｖｂｅ１＞Ｖｂｅ２）当該回路を構成する。こうすると、低出力電力において隣接チャネル漏洩電力が約−４０ｄＢｃとなり、また、出力電力が２６．５ｄＢｍにおいて隣接チャネル漏洩電力が−３８ｄＢｃとなる良好な歪特性が得られる。
【００３０】
また、定電流駆動のアンプ２のアイドル電流値を低く設定し、これに合わせて定電圧駆動のアンプ１のアイドル電流値を調整した場合にも、アンプ１とアンプ２を並列合成したアンプＡの歪特性は前記説明のように良好なものとなる。アイドル電流値を低く設定して定電流駆動のアンプ２と定電圧駆動のアンプ１を並列合成すると、優れた歪特性を有しながら後述するように付加効率も良好な高周波増幅器が得られる。
【００３１】
次に、実施の形態１の高周波増幅器の付加効率について説明する。
図４は、実施の形態１による高周波増幅器の出力電力（Ｐｏｕｔ）の付加効率を示す説明図である。図において、２０はアンプ１の出力の付加効率を示す特性曲線、２１はアンプＡの出力の付加効率を示す特性曲線である。
【００３２】
アンプＡを構成する定電流駆動のアンプ２のアイドル電流値を低く設定し、これに合わせて定電圧駆動のアンプ１のアイドル電流値を調整して最適化すると、図４の特性曲線２１に示すような付加効率が得られる。図４の特性曲線２１と特性曲線２０を比較すると、どのような出力電力においても、アンプ１に比べてアンプＡの付加特性が良好で、特に出力電力の低い範囲と飽和出力電力においてアンプＡの付加効率がアンプ１に比べて良好であることがわかる。このように、定電流駆動のアンプ２のアイドル電流値を低く設定して、これに合わせて定電圧駆動のアンプ１のアイドル電流値を設定して並列合成すると、障害となるほど歪特性を劣化させることなく付加効率を良好にすることができる。
【００３３】
以上のように、この実施の形態１によれば、定電圧駆動のアンプ１と定電流駆動のアンプ２とを並列合成したので、入力電力が高い範囲まで利得を一定に保つことができ、優れた歪特性が得られるという効果がある。
【００３４】
また、定電流駆動のアンプ２のアイドル電流値を低く設定して、これに対応させて定電圧駆動のアンプ１のアイドル電流値を調整したので、良好な歪特性が得られ、特に低出力電力や飽和出力電力において優れた付加効率が得られるという効果がある。
【００３５】
実施の形態２．
図５は、この発明の実施の形態２による高周波増幅器を示す回路図である。図において、２２はベースに供給される定電圧によって駆動される増幅素子のバイポーラトランジスタ、２３はベースに供給される定電流によって駆動される増幅素子のバイポーラトランジスタ、２４はＲＦ入力端子、２５は入力整合回路と定電圧ベースバイアス回路とを一体化した入力整合定電圧バイアス回路、２６は出力整合回路と電源回路とを一体化した出力整合電源回路、２７は入力整合回路と定電流ベースバイアス回路とを一体化した入力整合定電流バイアス回路、２８は出力整合回路と電源回路とを一体化した出力整合電源回路、２９はＲＦ出力端子、３０はバイポーラトランジスタ２２のベースに装荷された容量性素子、３１はバイポーラトランジスタ２３のベースに装荷された容量性素子、２０１は増幅素子のバイポーラトランジスタ２２と容量性素子３０と入力整合定電圧バイアス回路２５と出力整合電源回路２６とを備えたアンプ（定電圧駆動の増幅手段）、２０２は増幅素子のバイポーラトランジスタ２３と容量性素子３１と入力整合定電流バイアス回路２７と出力整合電源回路２８とを備えたアンプ（定電流駆動の増幅手段）、Ｂはアンプ２０１とアンプ２０２とを並列合成したアンプである。
【００３６】
次に動作について説明する。
この実施の形態２による高周波増幅器は、定電圧駆動のアンプ２０１に入力整合定電圧バイアス回路２５と出力整合電源回路２６とを備え、また、定電流駆動のアンプ２０２に入力整合定電流バイアス回路２７と出力整合電源回路２８とを備えたもので、バイポーラトランジスタ２２は図１に示すバイポーラトランジスタ７に相当し、バイポーラトランジスタ２３は図１に示すバイポーラトランジスタ８に相当し、また、容量性素子３０は図１に示す容量性素子９に、容量性素子３１は図１に示す容量性素子１０に相当するもので、それぞれ同様な作用効果が得られるものである。
【００３７】
実施の形態２によるアンプ２０１とアンプ２０２は、それぞれ実施の形態１によるアンプ１とアンプ２に相当する動作を行うもので、増幅素子のバイポーラトランジスタのエミッタ面積やＶｂｅ電圧によって設定されるアイドル電流値等は、実施の形態１の説明と同様に取り扱うことができるものである。また、高周波増幅も同様に動作し、出力電力の歪特性や付加効率も同様なものである。このように、実施の形態２によるアンプ２０１とアンプ２０２とを並列合成したアンプＢは、実施の形態１のアンプ１とアンプ２とを並列合成したアンプＡと同様に動作し、作用効果も同様であるため、これらの説明を省略し、実施の形態２のアンプ２０１とアンプ２０２の特徴的な動作を説明する。
【００３８】
アンプ２０１は、ＲＦ入力端子２４から入力された信号を、入力整合定電圧バイアス回路２５を用いて整合し、容量性素子３０を介してバイポーラトランジスタ２２のベースに入力する。このときバイポーラトランジスタ２２のベースには、入力整合定電圧バイアス回路２５によって一定のベースバイアス電圧が供給されている。また、バイポーラトランジスタ２２のコレクタには出力整合電源回路２６によって電源電力が供給されている。バイポーラトランジスタ２２が増幅した信号は、出力整合電源回路２６によって出力整合が行われ、出力整合電源回路２８から出力された信号と共にＲＦ出力端子２９に出力される。なお、バイポーラトランジスタ２２のエミッタは接地されている。
【００３９】
アンプ２０２は、入力整合定電流バイアス回路２７を用いてＲＦ入力端子２４から入力された信号の入力整合を行い、容量性素子３１を介してバイポーラトランジスタ２３のベースに入力する。このときバイポーラトランジスタ２３のベースには、入力整合定電流バイアス回路２７によって一定のベースバイアス電流が供給されている。また、バイポーラトランジスタ２３のコレクタには出力整合電源回路２８によって電源電力が供給されている。バイポーラトランジスタ２３が増幅した信号は、出力整合電源回路２８によって出力整合が行われ、出力整合電源回路２６から出力された出力電力と共にＲＦ出力端子２９に出力される。なお、バイポーラトランジスタ２３のエミッタは接地されている。
【００４０】
以上のように、この実施の形態２によれば、アンプ２０１に入力整合回路と定電圧ベースバイアス回路を一体化した入力整合定電圧バイアス回路２５と出力整合回路と電源回路とを一体化した出力整合電源回路２６とを備え、アンプ２０２に入力整合回路と定電流ベースバイアス回路を一体化した入力整合定電流バイアス回路２７と出力整合回路と電源回路とを一体化した出力整合電源回路２８とを備えたので、高周波増幅器を構成する部品点数を削減することができ、また当該高周波増幅器の小型化を図ることができるという効果がある。
【００４１】
また、定電圧駆動のアンプ２０１と定電流駆動のアンプ２０２を並列合成したので、入力電力が高い範囲まで利得を一定に保つことができ、優れた歪特性が得られるという効果がある。
【００４２】
また、定電流駆動のアンプ２０２のアイドル電流値を低く設定して、これに対応させて定電圧駆動のアンプ２０１のアイドル電流値を調整したので、良好な歪特性が得られ、特に低出力電力や飽和出力電力において優れた付加効率が得られるという効果がある。
【００４３】
実施の形態３．
図６は、この発明の実施の形態３による高周波増幅器を示す回路図である。図において、３２はベースに供給された定電圧によって駆動される増幅素子のバイポーラトランジスタ、３３はベースに供給された定電流によって駆動される増幅素子のバイポーラトランジスタ、３４はＲＦ入力端子、３５は入力整合回路と定電圧ベースバイアス回路とを一体化した入力整合定電圧バイアス回路、３６は出力整合回路と電源回路とを一体化した出力整合電源回路、３７は入力整合回路と定電流ベースバイアス回路とを一体化した入力整合定電流バイアス回路、３８はＲＦ出力端子、３９はバイポーラトランジスタ３２のベースに装荷された容量性素子、４０はバイポーラトランジスタ３３のベースに装荷された容量性素子、３０１はバイポーラトランジスタ３２を使用して増幅を行うアンプ（定電圧駆動の増幅手段）、３０２はバイポーラトランジスタを使用して増幅を行うアンプ（定電流駆動の増幅手段）、Ｃはアンプ３０１とアンプ３０２とを並列合成したアンプである。
【００４４】
次に動作について説明する。
この実施の形態３による高周波増幅器は、定電圧駆動のアンプ３０１に入力整合定電圧バイアス回路３５を備え、また、定電流駆動のアンプ３０２に入力整合定電流バイアス回路３７を備え、アンプ３０１とアンプ３０２を並列合成したアンプＣに、アンプ３０１とアンプ３０２の出力を整合し、また電源電力を供給する出力整合電源回路３６を備えたものである。アンプ３０１のバイポーラトランジスタ３２は図１に示すバイポーラトランジスタ７に相当し、アンプ３０２のバイポーラトランジスタ３３は図１に示すバイポーラトランジスタ８に相当し、また、容量性素子３９は図１に示す容量性素子９に、容量性素子４０は図１に示す容量性素子１０に相当するもので、それぞれ同様な作用効果が得られるものである。
【００４５】
実施の形態３によるアンプ３０１とアンプ３０２は、それぞれ実施の形態１によるアンプ１とアンプ２に相当する動作を行うもので、増幅素子のバイポーラトランジスタのエミッタ面積やＶｂｅ電圧によって設定されるアイドル電流値等は、実施の形態１の説明と同様に取り扱うことができるものである。また、高周波増幅も同様に動作し、出力電力の歪特性や付加効率も同様なものである。このように、実施の形態３によるアンプ３０１とアンプ３０２とを並列合成したアンプＣは、実施の形態１のアンプ１とアンプ２とを並列合成したアンプＡと同様に動作し、作用効果も同様であるため、これらの説明を省略し、実施の形態３のアンプ３０１とアンプ３０２の特徴的な動作を説明する。
【００４６】
アンプ３０１は、ＲＦ入力端子３４から入力された信号を入力整合定電圧バイアス回路３５を用いて整合し、容量性素子３９を介してバイポーラトランジスタ３２のベースに入力する。このときバイポーラトランジスタ３２のベースには、入力整合定電圧バイアス回路３５によって一定のベースバイアス電圧が供給されている。また、バイポーラトランジスタ３２のコレクタには、出力整合電源回路３６によって電源電力が供給されている。バイポーラトランジスタ３２が増幅した信号は、出力整合電源回路３６によってバイポーラトランジスタ３３の出力信号と共に整合されてＲＦ出力端子３８へ出力される。なお、バイポーラトランジスタ３２のエミッタは接地されている。
【００４７】
アンプ３０２は、ＲＦ入力端子３４から入力された信号を入力整合定電流バイアス回路３７を用いて整合し、容量性素子４０を介してバイポーラトランジスタ３３のベースに入力する。このときバイポーラトランジスタ３３のベースには、入力整合定電流バイアス回路３５によって一定のベースバイアス電流が供給されている。また、バイポーラトランジスタ３３のコレクタには、出力整合電源回路３６によって電源電力が供給され、バイポーラトランジスタ３３が増幅した信号は、出力整合電源回路３６によってバイポーラトランジスタ３２の出力信号と共に整合されてＲＦ出力端子３８へ出力される。なお、バイポーラトランジスタ３３のエミッタは接地されている。
【００４８】
以上のように、この実施の形態３によれば、定電圧駆動のアンプ３０１に入力整合回路と定電圧ベースバイアス回路とを一体化した入力整合定電圧バイアス回路３５を備え、定電流駆動のアンプ３０２に入力整合回路と定電流ベースバイアス回路とを一体化した入力整合定電流バイアス回路３７を備え、また、アンプ３０１とアンプ３０２の出力電力を整合する出力整合回路とアンプ３０１とアンプ３０２に電源電力を供給する電源回路とを一体化した出力整合電源回路３６を備えたので、高周波増幅器の部品点数を削減することができ、また当該高周波増幅器の小型化を図ることができるという効果がある。
【００４９】
また、定電圧駆動のアンプ３０１と定電流駆動のアンプ３０２とを並列合成したので、入力電力が高い範囲まで利得を一定に保つことができ、優れた歪特性を得ることができるという効果がある。
【００５０】
また、定電流駆動のアンプ３０２のアイドル電流値を低く設定して、これに対応させて定電圧駆動のアンプ３０１のアイドル電流値を調整したので、良好な歪特性が得られ、特に低出力電力や飽和出力電力において優れた付加効率が得られるという効果がある。
【００５１】
実施の形態４．
図７は、この発明の実施の形態４による高周波増幅器を示す回路図である。図において、４１はベースに供給される定電圧によって駆動される増幅素子のバイポーラトランジスタ、４２はベースに供給される定電流によって駆動される増幅素子のバイポーラトランジスタ、４３はＲＦ入力端子、４４は定電圧ベースバイアス回路（定電圧バイアス回路）、４５は出力整合回路と電源回路を一体化した出力整合電源回路、４６は定電流ベースバイアス回路（定電流バイアス回路）、４７はＲＦ出力端子、４８は入力整合回路、４９はバイポーラトランジスタ４１のベースに装荷された容量性素子、５０はバイポーラトランジスタ４２のベースに装荷された容量性素子、４０１はバイポーラトランジスタ４１を使用して増幅を行うアンプ（定電圧駆動の増幅手段）、４０２はバイポーラトランジスタ４２を使用して増幅を行うアンプ（定電流駆動の増幅手段）、Ｄはアンプ４０１とアンプ４０２とを並列合成したアンプである。
【００５２】
次に動作について説明する。
この実施の形態４による高周波増幅器は、定電圧駆動のアンプ４０１に定電圧ベースバイアス回路４４を備え、また、定電流駆動のアンプ４０２に定電流ベースバイアス回路４６を備え、アンプ４０１とアンプ４０２を並列合成したアンプＤに、アンプ４０１とアンプ４０２に入力する信号の整合を行う入力整合回路４８と、アンプ４０１とアンプ４０２に電源電力を供給し、またアンプ４０１とアンプ４０２の出力信号の整合を行い、ＲＦ出力端子４７へ出力する出力整合電源回路４５を備えたものである。アンプ４０１のバイポーラトランジスタ４１は図１に示すバイポーラトランジスタ７に相当し、アンプ４０２のバイポーラトランジスタ４２は図１に示すバイポーラトランジスタ８に相当し、また、容量性素子４９は図１に示す容量性素子９に、容量性素子５０は図１に示す容量性素子１０に相当するもので、それぞれ同様な作用効果が得られるものである。
【００５３】
実施の形態４によるアンプ４０１とアンプ４０２は、それぞれ実施の形態１によるアンプ１とアンプ２に相当する動作を行うもので、増幅素子のバイポーラトランジスタのエミッタ面積やＶｂｅ電圧によって設定されるアイドル電流値等は、実施の形態１の説明と同様に取り扱うことができるものである。また、高周波増幅も同様に動作し、出力電力の歪特性や付加効率も同様なものである。このように、実施の形態４によるアンプ４０１とアンプ４０２とを並列合成したアンプＤは、実施の形態１のアンプ１とアンプ２とを並列合成したアンプＡと同様に動作し、作用効果も同様であるため、これらの説明を省略し、実施の形態４のアンプ４０１とアンプ４０２の特徴的な動作を説明する。
【００５４】
アンプＤを構成するアンプ４０１は、ＲＦ入力端子４３から入力され、入力整合回路４８によって整合された信号を、定電圧ベースバイアス回路４４を用いて一定の電圧にバイアスし、容量性素子４９を介してバイポーラトランジスタ４１のベースに入力する。このとき、バイポーラトランジスタ４１のコレクタには、出力整合電源回路４５によって電源電力が供給され、バイポーラトランジスタ４１が増幅した信号は、出力整合電源回路４５によってバイポーラトランジスタ４２の出力信号と共に整合されてＲＦ出力端子４７に出力される。なお、バイポーラトランジスタ４１のエミッタは接地されている。
【００５５】
アンプＤを構成するアンプ４０２は、ＲＦ入力端子４３から入力され、入力整合回路４８によって整合された信号を、定電流ベースバイアス回路４６を用いて一定の電流にバイアスし、容量性素子５０を介してバイポーラトランジスタ４２のベースに入力する。このとき、バイポーラトランジスタ４２のコレクタには、出力整合電源回路４５によって電源電力が供給され、バイポーラトランジスタ４２が増幅した信号は、出力整合電源回路４５によってバイポーラトランジスタ４１の出力信号と共に整合されてＲＦ出力端子４７に出力される。なお、バイポーラトランジスタ４２のエミッタは接地されている。
【００５６】
以上のように、この実施の形態４によれば、定電圧駆動のアンプ４０１と定電流駆動のアンプ４０２とを並列合成したアンプＤに、入力信号の整合を行ってアンプ４０１およびアンプ４０２に入力する入力整合回路４８と、アンプ４０１およびアンプ４０２に電源電力を供給し、アンプ４０１およびアンプ４０２の出力信号を整合する出力整合電源回路４５とを備えたので、高周波増幅器の部品点数を削減することができ、また当該高周波増幅器の小型化を図ることができるという効果がある。
【００５７】
また、定電圧駆動のアンプ４０１と定電流駆動のアンプ４０２とを並列合成したので、入力電力が高い範囲まで利得を一定に保つことができ、優れた歪特性を得ることができるという効果がある。
【００５８】
また、定電流駆動のアンプ４０２のアイドル電流値を低く設定し、これに対応させて定電圧駆動のアンプ４０１のアイドル電流値を調整したので、良好な歪特性が得られ、特に低出力電力や飽和出力電力において優れた付加効率が得られるという効果がある。
【００５９】
実施の形態５．
図８は、この発明の実施の形態５による高周波増幅器に用いられる並列合成したバイポーラトランジスタの構成を示す説明図である。図示したものは複数のバイポーラトランジスタを同一チップ上に形成したもので、このチップ上に備えられた複数のベースを定電圧駆動するものと定電流駆動するものとに分けて構成したものである。図において、５１は定電圧駆動するバイポーラトランジスタのベースパッド、５２は定電流駆動するバイポーラトランジスタのベースパッド、５３は各バイポーラトランジスタのコレクタを並列合成するコレクタパッド、５４ａは定電圧駆動するバイポーラトランジスタのベースとベースパッド５１とを接続するベース引き出しパターン、５４ｂは定電流駆動するバイポーラトランジスタのベースとベースパッド５２とを接続するベース引き出しパターン、５５はエミッタ引き出しパターン、５６はコレクタ引き出しパターン、５７は各バイポーラトランジスタのエミッタを並列合成するエミッタパッドである。
【００６０】
図８に示したものは、例えば、定電圧駆動するバイポーラトランジスタと定電流駆動するバイポーラトランジスタとのエミッタ面積比が２：１になるように構成したものである。これらのバイポーラトランジスタは、コレクタ引き出しパターン５６を用いて定電圧駆動するバイポーラトランジスタと定電流駆動するバイポーラトランジスタの各コレクタを一つのコレクタパッド５３に接続して合成し、また、エミッタ引き出しパターン５５を用いて定電圧駆動するバイポーラトランジスタと定電流駆動するバイポーラトランジスタの各エミッタを一つのエミッタパッド５７に接続して合成している。また、各バイポーラトランジスタのエミッタは、エミッタパッド５７上に形成されたバイアホール（図示を省略したスルーホール）を介してグランド（図示省略）に接地されている。
【００６１】
定電圧駆動するバイポーラトランジスタのベースは、当該ベースを構成する部分から引き出されたベース引き出しパターン５４ａによってベースパッド５１に接続される。また、定電流駆動するバイポーラトランジスタのベースは、当該ベースを構成する部分から引き出されたベース引き出しパターン５４ｂによってベースパッド５２に接続される。なお、ベース引き出しパターン５４ａ，５４ｂとエミッタ引き出しパターン５５とは、できるだけ重ならないように、好ましくは、できるだけ離れるように構成して、良好な高周波特性が得られるようにする。
【００６２】
このように構成して、ベースパッド５１に一定のバイアス電圧を供給し、また、ベースパッド５２に一定のバイアス電流を供給すると、定電圧駆動するバイポーラトランジスタのベースは一定の電圧でバイアスされ、また定電流駆動するバイポーラトランジスタのベースは一定の電流でバイアスされる。
【００６３】
なお、実施の形態２の高周波増幅器のように、定電圧駆動のアンプと定電流駆動のアンプに個別の電源回路を用いて電源電力を供給する構成の場合には、各バイポーラトランジスタのコレクタを個別に備えたコレクタパッドに接続して構成する。
また、この実施の形態５で説明したように定電圧で駆動するバイポーラトランジスタと定電流で駆動するバイポーラトランジスタとを並列合成して、実施の形態１〜４で説明した高周波増幅器に用いることも可能である。
【００６４】
以上のように、この実施の形態５によれば、複数のバイポーラトランジスタを同一チップ上に形成して、定電圧を供給するベースと定電流を供給するベースとに分けて構成し、複数のコレクタをコレクタ引き出しパターン５６を用いて一つのコレクタパッド５３に接続し、複数のエミッタをエミッタ引き出しパターン５５を用いて一つのエミッタパッド５７に接続し、ベース引き出しパターン５４ａを用いて定電圧駆動するバイポーラトランジスタのベースと定電圧が供給されるベースパッド５１とを接続し、ベース引き出しパターン５４ｂを用いて定電流駆動するバイポーラトランジスタと定電流が供給されるベースパッド５２とを接続するようにしたので、小型化を図りながら複数のバイポーラトランジスタを並列合成して同一チップ上に形成することができるという効果がある。
【００６５】
実施の形態６．
次に、この発明の実施の形態６による高周波増幅器を説明する。実施の形態６による高周波増幅器は、実施の形態１〜４で説明した高周波増幅器の定電圧駆動のアンプに用いる増幅素子に、バイポーラトランジスタに代えてＦＥＴを使用して構成したものである。ＦＥＴのゲートに一定のバイアス電圧を供給することで、バイポーラトランジスタを使用したものと同様に増幅動作を行い、また同様な作用効果が得られる。
【００６６】
なお、実施の形態１〜４ではバイポーラトランジスタを増幅素子に使用した高周波増幅器を説明したが、ＳｉＢＪＴ、ＳｉＧｅＢＪＴ、Ｉｎ Ｇａｐ等の化合物から成るＨＢＴを増幅素子として使用しても同様な作用効果が得られる。
【００６７】
また、前記各実施の形態では、定電圧ベースバイアスによって駆動されるバイポーラトランジスタと、定電流ベースバイアスによって駆動されるバイポーラトランジスタが、それぞれ一つずつ並列合成されたものを例示して説明したが、この発明の高周波増幅器はこれに限定されず、当該高周波増幅器をｎ個（ｎは２以上の整数）のアンプ（増幅手段）で構成し、ｍ個（ｍは１以上ｎ−１以下の整数）の定電流駆動のアンプと、ｎ−ｍ個の定電圧駆動のアンプとを並列合成して実施することができるもので、このように構成したものであれば同様な作用効果が得られる。
【００６８】
以上のように、この実施の形態６によれば、定電圧駆動のアンプの増幅素子にＦＥＴを用いて構成し、定電圧で駆動するアンプと定電流で駆動するアンプとを並列合成したので、優れた歪特性を有しながら付加効率も良好にできるという効果がある。
【００６９】
【発明の効果】
以上のように、この発明によれば、一定の電圧でバイアスする増幅素子を用いた定電圧駆動の増幅手段と、一定の電流でバイアスする増幅素子を用いた定電流駆動の増幅手段とを並列合成したので、優れた歪特性を有しながら良好な付加効率を得ることができるという効果がある。
【００７０】
この発明によれば、ｎ個（ｎは２以上の整数）の増幅手段を備え、当該増幅手段はｍ個（ｍは１以上ｎ−１以下の整数）の定電流駆動の増幅手段とｎ−ｍ個の定電圧駆動の増幅手段とを並列合成したので、優れた歪特性を有しながら良好な付加効率を得ることができるという効果がある。
【００７１】
この発明によれば、定電圧駆動の増幅手段が、増幅素子としてバイポーラトランジスタを使用して当該バイポーラトランジスタのベースを一定の電圧でバイアスし、定電流駆動の増幅手段が、増幅素子としてバイポーラトランジスタを使用して当該バイポーラトランジスタのベースを一定の電流でバイアスするようにしたので、優れた歪特性を有しながら良好な付加効率を得ることができるという効果がある。
【００７２】
この発明によれば、定電圧駆動の増幅手段が、入力整合を行うと共に一定のバイアス電圧を増幅素子に供給する入力整合定電圧バイアス回路と、出力整合を行うと共に増幅素子に電源電力を供給する出力整合電源回路とを備え、定電流駆動の増幅手段が、入力整合を行うと共に一定のバイアス電流を増幅素子に供給する入力整合定電流バイアス回路と、出力整合を行うと共に増幅素子に電源電力を供給する出力整合電源回路とを備えたので、当該高周波増幅器を構成する部品点数が削減でき、小型化が図れるという効果がある。
【００７３】
この発明によれば、定電圧駆動の増幅手段および定電流駆動の増幅手段に電源電力を供給すると共に定電圧駆動の増幅手段および定電流駆動の増幅手段の出力整合を行う出力整合電源回路を備え、定電圧駆動の増幅手段が、入力の整合を行うと共に一定のバイアス電圧を増幅素子に供給する入力整合定電圧バイアス回路を備え、定電流駆動の増幅手段が、入力の整合を行うと共に一定のバイアス電流を増幅素子に供給する入力整合定電流バイアス回路を備えたので、当該高周波増幅器を構成する部品点数が削減でき、小型化が図れるという効果がある。
【００７４】
この発明によれば、定電圧駆動の増幅手段および定電流駆動の増幅手段の入力整合を行う入力整合回路と、定電圧駆動の増幅手段および定電流駆動の増幅手段に電源電力を供給すると共に定電圧駆動の増幅手段および定電流駆動の増幅手段の出力整合を行う出力整合電源回路とを備え、定電圧駆動の増幅手段が、一定のバイアス電圧を増幅素子に供給する定電圧バイアス回路を備え、定電流駆動の増幅手段が、一定のバイアス電流を増幅素子に供給する定電流バイアス回路を備えたので、当該高周波増幅器を構成する部品点数が削減でき、小型化が図れるという効果がある。
【００７５】
この発明によれば、増幅素子が、同一チップ上に一定の電圧でバイアスするバイポーラトランジスタのベースと一定の電流でバイアスするバイポーラトランジスタのベースとを分離して構成し、一定の電圧でバイアスするバイポーラトランジスタのコレクタと一定の電流でバイアスするバイポーラトランジスタのコレクタとを一つのコレクタパッドに接続するコレクタ引き出しパターンと、一定の電圧でバイアスするバイポーラトランジスタのエミッタと一定の電流でバイアスするバイポーラトランジスタのエミッタとを一つのエミッタパッドに接続するエミッタ引き出しパターンと、一定の電圧でバイアスするバイポーラトランジスタのベースと一定のバイアス電圧が供給されるベースパッドとを接続するベース引き出しパターンと、一定の電流でバイアスするバイポーラトランジスタのベースと一定のバイアス電流が供給されるベースパッドとを接続するベース引き出しパターンとを備え、ベース引き出しパターンとエミッタ引き出しパターンとが重なる部分を少なく構成したので、良好な高周波特性を確保して小型化を図りながら複数のバイポーラトランジスタを並列合成して同一チップ上に形成することができるという効果がある。
【００７６】
この発明によれば、定電圧駆動の増幅手段が、増幅素子としてＦＥＴを使用して当該ＦＥＴのゲートを一定の電圧でバイアスし、定電流駆動の増幅手段が、増幅素子としてバイポーラトランジスタを使用して当該バイポーラトランジスタのベースを一定の電流でバイアスするようにしたので、優れた歪特性を有しながら良好な付加効率を得ることができるという効果がある。
【図面の簡単な説明】
【図１】  この発明の実施の形態１による高周波増幅器を示す回路図である
【図２】  実施の形態１による高周波増幅器の入力電力に対する利得の特性を示す説明図である。
【図３】  実施の形態１による高周波増幅器の出力電力の歪特性を示す説明図である。
【図４】  実施の形態１による高周波増幅器の出力電力の付加効率を示す説明図である。
【図５】  この発明の実施の形態２による高周波増幅器を示す回路図である。
【図６】  この発明の実施の形態３による高周波増幅器を示す回路図である。
【図７】  この発明の実施の形態４による高周波増幅器を示す回路図である。
【図８】  この発明の実施の形態５による高周波増幅器に用いられる並列合成したバイポーラトランジスタの構成を示す説明図である。
【図９】  従来の高周波増幅器を示す構成図である。
【符号の説明】
１  アンプ（定電圧駆動の増幅手段）、２  アンプ（定電流駆動の増幅手段）、３  ＲＦ入力端子、４  ＲＦ出力端子、５，６  特性曲線、７，８  バイポーラトランジスタ、９，１０，１１  容量性素子、１２  定電圧ベースバイアス回路（定電圧バイアス回路）、１３  定電流ベースバイアス回路（定電流バイアス回路）、１４  電源回路、１５，１６，１７  特性曲線、１８，１９  歪特性曲線、２０，２１  特性曲線、２２，２３  バイポーラトランジスタ、２４  ＲＦ入力端子、２５  入力整合定電圧バイアス回路、２６  出力整合電源回路、２７入力整合定電流バイアス回路、２８  出力整合電源回路、２９  ＲＦ出力端子、３０，３１  容量性素子、３２，３３  バイポーラトランジスタ、３４  ＲＦ入力端子、３５  入力整合定電圧バイアス回路、３６  出力整合電源回路、３７入力整合定電流バイアス回路、３８  ＲＦ出力端子、３９，４０  容量性素子、４１，４２  バイポーラトランジスタ、４３  ＲＦ入力端子、４４  定電圧ベースバイアス回路（定電圧バイアス回路）、４５  出力整合電源回路、４６  定電流ベースバイアス回路（定電流バイアス回路）、４７  ＲＦ出力端子、４８  入力整合回路、４９，５０  容量性素子、５１，５２  ベースパッド、５３  コレクタパッド、５４ａ，５４ｂ  ベース引き出しパターン、５５  エミッタ引き出しパターン、５６  コレクタ引き出しパターン、５７  エミッタパッド、２０１  アンプ（定電圧駆動の増幅手段）、２０２  アンプ（定電流駆動の増幅手段）、３０１  アンプ（定電圧駆動の増幅手段）、３０２  アンプ（定電流駆動の増幅手段）、４０１  アンプ（定電圧駆動の増幅手段）、４０２  アンプ（定電流駆動の増幅手段）、Ａ，Ｂ，Ｃ，Ｄ  アンプ。
【図１】
0004130317.tif 000002
【図２】
0004130317.tif 000003
【図３】
0004130317.tif 000004
【図４】
0004130317.tif 000005
【図５】
0004130317.tif 000006
【図６】
0004130317.tif 000007
【図７】
0004130317.tif 000008
【図８】
0004130317.tif 000009
【図９】
0004130317.tif 000010