(57)【特許請求の範囲】
【請求項１】
収集電極と、前記収集電極と接触し、応答ゾーンで放射の入射があると前記収集電極で検出可能な応答を生成するようにした放射センサと、誘電層により前記放射センサから離したゲート電極層とを有し、
前記放射センサは、ｐ型層とｎ型の活性層との間に真性層が配置された積層型の半導体であり、
前記ゲート電極層への印加電圧が前記活性層内に電子の蓄積層を生成し、これによって前記活性層の面積抵抗が減少するようになっており、前記ゲート電極層へ印加する電圧の調節が前記放射センサの応答ゾーンの面積範囲の変更をもたらすセンサ素子。
【請求項２】
複数の収集電極と、前記収集電極と電気的に接触し、それぞれの収集電極のそれぞれと関連した応答ゾーンで放射の入射があると前記収集電極のそれぞれで検出可能な応答を生成するようにした放射センサと、誘電層により前記放射センサから離したゲート電極層とを有し、
前記放射センサは、ｐ型層とｎ型の活性層との間に真性層が配置された積層型の半導体であり、
前記ゲート電極層への印加電圧が前記活性層内に電子の蓄積層を生成し、これによって前記活性層の面積抵抗が減少するようになっており、前記ゲート電極層へ印加する電圧の調節が前記放射センサと電気的に接触した前記収集電極のそれぞれと関連したそれぞれの応答ゾーンの面積範囲の変更をもたらすセンサ素子。
【請求項３】
応答ゾーンで放射の入射があると検出可能な応答を生成するようにした放射感応層と、前記放射感応層に隣接して配置された半導体層とを有し、
前記放射感応層は、ｐ型層とｎ型の活性層との間に真性層が配置された積層型の半導体であり、
前記半導体層への印加電圧バイアスが前記活性層内に電子の蓄積層を生成し、これによって前記活性層の面積抵抗が減少するようになっており、前記半導体層に印加する電圧バイアスの変化に対応して前記放射感応層の応答ゾーンの面積範囲の変化が生じるようにしたセンサ素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は入射光その他の放射を検出するセンサ素子に関し、特に、画像化アレイにグループ化でき、それぞれの素子が大きさを変えることのできる検出ゾーン内の放射に応答するセンサ素子に関する。
【０００２】
【従来の技術】
大部分の従来の画像センサは個別の画像センサ素子のアレイに投射された画像を感知して作動する。それぞれの画像センサ素子の電気的応答はその境界内に入る光の合計に比例する。個別の画像センサ素子のアレイが保持する電気的パターンは、センサ素子のそれぞれの電気的応答を順次に問い合わせて検索する。生じるセンサ出力は入射光強度のディジタル表現（例えば０−２５５の値域の数その他の都合の良い値域）に変換する。それらの数を用いて（それぞれの画像センサ素子のセンサ出力の相対的強度を単一画素として再生して）動画や印刷画像を直接的に構成したり、従来の画像処理アルゴリズムを用いて修正してエッジ強調、ハーフトーン非スクリーニング、画像圧縮、ノイズ削減その他の画像強調手法をもたらすことができる。例えば、ある通常に使用されている画像処理手法では、画像センサ素子のアレイ内の隣接ないし近隣センサ素子に対応するそれらの数を重み付き平均で合成する必要がある。この手法は重み係数の核（ｋｅｒｎｅｌ）を有する畳込みに相当する。それらの重み付け係数はしばしば核の中心からの距離のガウス関数となる。エッジ検出、ガウスピラミッド圧縮、エッジ強調などの多くの画像処理機能はガウス核を用いて実施されている。
【０００３】
【発明が解決しようとする課題】
しかし、残念ながらガウス画像処理核（Ｇａｕｓｓｉａｎ  ｉｍａｇｅ  ｐｒｏｃｅｓｓｉｎｇ  ｋｅｒｎｅｌ）はしばしば、多数の隣接画素に拡大する。その結果、核がＮ素子を処理し画像がＭ画素からなる場合、ガウス核を有する画像の１つだけの畳込みの評価でもＮｘＭの乗算と加算が必要となる（なお、ガウス核の対称性で必要計算数を幾分削減できる。）。インチ当たり３００ドットの通常の走査解像度を想定して、ページサイズ画像の画素の一般的な数はほぼＭ＝１０００万画素となる。隣接画素の単一の５ｘ５平均でも約２億５０００万回の乗算と加算を必要とすることになる。そのような計算タスクは高性能の大規模並列プロセッサでも畳込み当たり数秒以上の時間を必要とすることがある。リアルタイムアプリケーション、可変核サイズを必要とするアプリケーション、あるいはユーザフィードバックを必要とするアプリケーションでは速度に対する必要性は特に不可欠である。
【０００４】
センサアレイの測定電気的出力は生来的に画像強度とセンサ応答の空間的依存性間の畳込みであるので、高速畳込みに対する１つの可能な手法としてセンサの大きさを変えることがある。検出器の空間的応答（センサの大きさ）を調節して所望の核に合わせると、その核を有する必要畳込みはセンサアレイ読取り時間に匹敵する速度で暗黙的に計算される。実際上、センサの大きさを調節することで、追加のコンピュータ処理時間を要せずに画像を格納する速度と同じ速度で所望の畳込みを行うことができる。
【０００５】
しかし、通常のセンサ作製手法では、個々のセンサ素子の感光領域の大きさを外的に制御するリアルタイム変化をもたらすことはできない。従来のセンサアレイ（通常、ショットキー、ｐ−ｎないしｐ−ｉ−ｎセンサ素子で構成）では、個々のセンサ素子の感光領域は別個に一定サイズで隣接するセンサ素子と重複しないように設計されている。１つの画素に入る光はその対応する素子だけで電気的応答を生じる。一般に放射感知ゾーンないし領域はそれぞれのセンサ素子の活動領域を物理的にパターン化することではっきりする。したがって、センサの感光活性領域の形、大きさ、位置は作製後に変更することはできない。よって、パターン化センサの一定バイナリ応答は多くの画像処理畳込みタスクにとって不適切である。
【０００６】
本発明は、可変サイズ検出ゾーンでの入射放射を感知する放射センサ素子を提供するものである。
【０００７】
【課題を解決するための手段】
本発明のセンサ素子は、収集電極（ｃｏｌｌｅｃｔｉｏｎ  ｅｌｅｃｔｒｏｄｅ）と、前記収集電極と接触し、応答ゾーンで放射の入射があると前記収集電極で検出可能な応答を生成するようにした放射センサと、誘電層により前記放射センサから離したゲート電極層とを有し、前記放射センサは、ｐ型層とｎ型の活性層との間に真性層が配置された積層型の半導体であり、前記ゲート電極層への印加電圧が前記活性層内に電子の蓄積層を生成し、これによって前記活性層の面積抵抗が減少するようになっており、前記ゲート電極層へ印加する電圧の調節が前記放射センサの応答ゾーンの面積範囲の変更をもたらすことを特徴とする。
【０００８】
また、複数の収集電極と、前記収集電極と電気的に接触し、それぞれの収集電極のそれぞれと関連した応答ゾーンで放射の入射があると前記収集電極のそれぞれで検出可能な応答を生成するようにした放射センサと、誘電層により前記放射センサから離したゲート電極層とを有し、前記放射センサは、ｐ型層とｎ型の活性層との間に真性層が配置された積層型の半導体であり、前記ゲート電極層への印加電圧が前記活性層内に電子の蓄積層を生成し、これによって前記活性層の面積抵抗が減少するようになっており、前記ゲート電極層へ印加する電圧の調節が前記放射センサと電気的に接触した前記収集電極のそれぞれと関連したそれぞれの応答ゾーンの面積範囲の変更をもたらすことを特徴とする。
【０００９】
さらに、応答ゾーンで放射の入射があると検出可能な応答を生成するようにした放射感応層と、前記放射感応層に隣接して配置された半導体層とを有し、前記放射感応層は、ｐ型層とｎ型の活性層との間に真性層が配置された積層型の半導体であり、前記半導体層への印加電圧バイアスが前記活性層内に電子の蓄積層を生成し、これによって前記活性層の面積抵抗が減少するようになっており、前記半導体層に印加する電圧バイアスの変化に対応して前記放射感応層の応答ゾーンの面積範囲の変化が生じるようにすることを特徴とする。
【００１０】
【発明の実施の形態】
本発明の放射センサは、収集電極と収集電極と電気的に接触するように配置した放射センサを有する半導体素子を含む。放射センサは応答ゾーンで放射（例えば，Ｘ線、紫外線、可視光線、赤外線その他の検出可能な放射）の入射があると収集電極で検出可能な応答を生成するように構成する。ゲート電極層は誘電層で放射センサから分離し、ゲート電極にかける電圧を調節することで放射センサの応答ゾーンの面積範囲の変化をもたらす。
【００１１】
もっとも好ましい実施例では、放射センサはｉ層（一般に真性アモルファスシリコン）上に入射した放射で生成される電荷を収集する収集電極を有するｐ−ｉ−ｎないしｎ−ｉ−ｐ形センサである。データの検索を簡潔にするため、電荷のデータ線への利用者制御の通過を行うため、パストランジスタを接続して収集電極から電荷を受け取ることができる。好適に、パストランジスタは収集電極に接続したドレインと、データ線に接続しドレインから分離したソースと、ドレインからソースへの電荷の通過そして最終的に測定のためデータ線への通過を促進するために活性化できるパストランジスタゲート電極を有している。
【００１２】
特に高感度を有する本発明の別の実施例では、収集電極をパストランジスタゲート電極として作用するように構成する。パストランジスタゲート電極は放射センサと電気的に接触して層にする。放射センサにより光生成された受け取る電荷量により、パストランジスタゲート電極はパストランジスタゲート電極上に層をなすドレインとソース間を通過する電流の量を制御する。このソースとドレイン間の電流の電荷を光生成電荷の大きさの測定値としてデータ線に出す。
【００１３】
当業者には本発明の他の目的や利点は以下の図面と実施例の説明を考察することで明らかとなろう。
【００１４】
【実施例】
図１、２に示すように、本発明は可変サイズ検出ゾーンでの入射放射を感知する放射センサ素子２０を提供する。電荷結合素子（ＣＣＤ）などの従来の固定応答領域検出器とは対照的に、センサ素子２０の検出ゾーンは電子制御でその大きさを変えることができる。例えばセンサ素子２０の入射放射を検出する応答領域は、センサ素子２０の表面領域で測定して０から１００％の範囲で変えることができる。本発明の特定の実施例では、入射放射に対する応答は１００％以上とすることもでき、電荷を隣接素子間で配分して重複検出ゾーンを提供する。他の応用では、それらのセンサを用いて特定クラスの有用な画像核を有する畳込みを実施でき、利用者は効率的で高速なエッジ検出、エッジ強調その他の画像処理機能を並列に行うことができる。
【００１５】
センサ素子２０の構成は、まずゲート電極１１（Ｍｏ／Ｃｒその他の通常の導電体をゲート電極に使用できる）を堆積したガラス、シリコンその他の適切な基板１０を備える。ゲート電極１１はアルミニウムその他の導電材で構成した接点８に電気的に接続する。誘電層１２（一般に窒化シリコンないし２酸化シリコン）をゲート電極１１上に堆積し、次に多結晶シリコンないしアモルファスシリコン（場合によってはりんを添加）の活性層１３を堆積する。例示した実施例では、活性層１３は機能的に蓄積層を提供する。この大部分の活性層１３上に、アモルファスシリコンの真性層１６を堆積し、次にｐ形アモルファスシリコン（例えば、ボロン添加）のｐ形層９を堆積する。層９はｐ形層であるので、層９、真性層１６、活性層１３を組み合わせることで、紫外線、可視光線、赤外線その他のエネルギー放射を含めて入射する放射に対応して真性層１６内に正孔や電子の生成を可能にする放射感応領域を有するｐ−ｉ−ｎ検出器を形成する。センサ素子２０の物理的保護を強化しつつも真性層１６へ放射が伝わるようにするため、ボロン添加ｐ形層９をオプションで透明コンタクト１７（例えば、酸化スズインジウム）で覆い、保護用にオキシ窒化シリコンなどの適切な誘電層から作製した透明なパッシベーション層１８でカバーする。
【００１６】
透明コンタクト１７との電気的接触をもたらすため、パッシベーション層１８に溝を切る。上部電極１９（通常、アルミニウムその他の導電材から形成）をその溝に堆積して透明コンタクト１７及び下層のｐ形層９、真性層１６、活性層１３との電気的接触を確保する。更に活性層１３に隣接して溝を切って、収集電極１５（しばしばｎ＋アモルファスシリコン、アルミニウムその他の適切な導電材から作製）を堆積して活性層１３とオーム抵抗を形成する。
【００１７】
作動の際は、正の電圧を接点８によりゲート電極１１に印加し、活性層１３に電界を生じ、その面積抵抗を変える。同時に負の電圧バイアスを上部電極１９にかけて、連続的に配置したｐ形層９、真性層１６、活性層１３から実質的に逆バイアスｐ−ｉ−ｎセンサを形成する。入射放射でセンサ素子２０を照射すると、真性層１６内に電子と正孔が形成される。それらの電子や正孔はセンサ素子２０のゲート電極１１と透明コンタクト１７間の電界で分離し、正孔はｐ形層９に向けて移動し、電子は活性層１３に向けて浮遊する。電子電流は活性層１３を収集電極１５に向けて流れ、収集電極１５に向けて浮遊する電子の方向と数は真性層１６の面積抵抗Ｒ，収集電極１５の終端コンダクタンスＧ、センサ素子２０の単位面積Ｃ当たりの容量に依存する。
【００１８】
センサ素子２０の検出ゾーンを変える例として、走査連続点光源で照射し、ゲート電極１１にそれぞれ高低の電圧バイアスを印加した時のセンサ素子２０の動作を考察する。ゲート電極１１の正のバイアスが低く活性層１３の面積抵抗Ｒに比べて終端インピーダンスが小さければ、点光源の位置の関数としての収集電極１５へ流れる光生成電流の寄与は図３に示すように定性的に等電流線となる。活性層１３の面積抵抗Ｒをゲート電極１１への正のバイアスを増大することで削減し終端コンダクタンスＧを一定に保持すると、センサ素子２０の応答領域は図４に示すように拡大する。
【００１９】
センサ素子２０の応答機能は時間ならびに位置により変化する。入射放射で生じた生成電圧は幅（ｔ／ＲＣ）1/2のガウス分布関数に従って生成点から広がる。ここでｔは生成から経過した時間、Ｒはセンサ素子２０の真性層１６の横方向面積抵抗、Ｃはセンサ素子２０の単位面積当たりの容量である。短時間、センサ素子２０の応答機能は収集電極のまわりに（図３に類似して）密集しているが、後にはそれは増大して図４に示すように装置のより多くの活性領域を包含するようになる。
【００２０】
当業者には理解されるように、ｐ形層とｎ形層の順序を逆にして、上述のｐ−ｉ−ｎセンサの代わりにｎ−ｉ−ｐセンサを形成することももちろん可能である。バイアスを適切な変えることで、そのように逆転した素子は本発明の上述の実施例と同様に作動する。
【００２１】
画像化に有用な本発明の実施例を図５、６に例示する。図１、２に関して先述したものと類似した複数のセンサ素子からなるセンサアレイ２９は、基板３０上で線形アレイにグループ化した複数のセンサ素子を含んでいる。センサアレイ２９の作製と動作は図１、２に関して先述した。ゲート電極３１を基板３０上に形成し、ゲート電極３１上には誘電層３２を形成する。誘電層３２上には（ｎ形ないし真性アモルファスシリコンないし多結晶シリコンから構成した）活性層３３を堆積する。そして真性層３６を活性層３３上に堆積して入射する放射に応答する領域を形成する。真性層３６はそれぞれｐ形層４０（一般にボロン添加アモルファスシリコン）、透明コンタクト３７、およびオキシ窒化シリコンなどの適切な誘電材から作製したパッシベーション層３８で覆う。透明コンタクト３７、活性層３３へのそれぞれ電気的な接触をもたらすため、パッシベーション層３８に溝を切る。上部電極３９を上部の溝に堆積して透明コンタクト３７と真性層３６との電気的接触をもたらす。ｐ−ｉ−ｎ検出器を形成するのに必要な電気回路を完成するため、収集電極を３５を下部溝に堆積して活性層３３とオーム抵抗を形成する。
【００２２】
図７の実線４１は収集電極３５の等電流応答をゲート電極３１へ小さなバイアスをかけて点光源の位置の関数として定性的に示したもので、活性層３３の高い横方向面積抵抗Ｒをもたらす。反対に面積抵抗Ｒを、ゲート電極３１への正のバイアスを増大し、収集電極のコンダクタンスＧを付随的に削減することで削減すると、それぞれのセンサ素子の応答領域は拡大する。所望により面積抵抗Ｒをそのように削減して等電流線の隣接センサ素子間での重複を可能にして、その位置でのいずれの照射に対してもそれらのセンサ素子間の電荷共有を示すことができる。これを図７で別の収集電極を中心とした点線４２で定性的に示している。
【００２３】
更にゲート電極３１への電圧バイアスを変えることで本発明の放射検出感知ゾーンを変えることのできる能力により、特定の画像処理アルゴリズムのかなりの速度面の改善が可能になる。収集電極３５のアレイで収集した感知電流は画像強度の畳込みを放射検出ゾーンないし領域により与えられる電圧調節可能核で位置の関数として暗黙的に提供する。核の利用者定義変更（ゲート電極３１に対する電圧バイアスの適切な変更）により行っている画像畳込みを高速に変えることができ、画像圧縮、エッジ強調その他の所望の画像強調手法間で切り替えを行うことができる。更にそして鮮明に終端する検出ゾーンを有するより従来の固定ジオメトリ光検出器とは対照的に、放射感知領域はスムーズにゼロになり、まとまりなくパターン化した検出器の高空間周波数ローブをなくすことができる。更にセンサ素子の合成応答はほぼ１００％の充填係数となり、検出器の応答を最大にする。
【００２４】
センサアレイ２９の時間依存特性により画像操作の別の機会がもたらされる。入射光に対応して生成された電圧はその生成地点から幅（ｔ／ＲＣ）1/2のガウス分布関数に従って広がる。ここでｔは生成から経過した時間、Ｒは真性層３６の先に定義した横方向面積抵抗、Ｃはセンサアレイ２９の単位面積当たりの容量である。したがって、可変幅ガウス核を有する画像の畳込みを収集電極３５で判定した地点で得ることができる。画像をセンサアレイ上で点滅し、サンプリング電極上の電圧は測定時間となる。それぞれのサンプリング時間について、データは特定の大きさの核を有する画像の畳込みを表す。ゲート３１にかけるバイアスを変えることで画像で畳み込まれる核も変化する。
【００２５】
代わりに低インピーダンスで終端するサンプリング電極を流れる電流を測定し、画像の畳込みに関連づけることができる。この第２の方法は画像電荷の破壊読み出しをもたらすので、複数の畳込みを得ようとすれば画像電荷を再生する必要がある。いずれの場合も所望の畳込みが得られれば、収集電極３５を大地に短絡することで画像電荷を放電することができる。
【００２６】
センサアレイ２９の動作を更に理解するため、図５、６のセンサアレイ２９の等価回路を図８に示す。等価回路には、ダイオード２１、値Ｃのキャパシタ２２、最後のセンサ放電から積分した光束に比例した電荷源２７が含まれている。電荷はキャパシタ２２で増大する。センサは当該パストランジスタ２６のゲート２４を選択することで読み取る。それにより抵抗２５を通して電荷をダンプし、それはトランジスタのオン抵抗ないし収集電極の終端インピーダンスＧを表す。電荷は読取り電子装置（図示せず）に行く。様々な分離したセンサ素子を、理想的トランジスタ２８と抵抗２３で示す活性層３３内の電子蓄積により隣接センサ素子と結合する。キャパシタ２２はセンサの単位面積当たりの容量とほぼ等しい値Ｃを有している。電荷が特定のセンサ素子で増大すると、それは一部、トランジスタ２８と抵抗２３を通して隣接する素子に流れる。トランジスタ２８のゲートにかけるバイアスが小さくコンダクタンス２５が大きい場合は、抵抗２３は大きく、センサアレイ２９内で隣接センサ素子に電荷はほとんど流れない。しかしトランジスタ２８のゲートに大きなバイアスをかけたりコンダクタンス２５が小さい場合（高抵抗）は、センサ素子間でかなりの電荷共有を生じる。
【００２７】
図９、１０に本発明の可変サイズ放射センサ検出ゾーンを有する２次元センサアレイ９０を例示する。図１０の断面図からよく分かるように、アレイ９０は基板５０上に堆積した電界効果パストランジスタ６８を含んでいる。パストランジスタ６８はゲート５１、ドレイン５３、ソース５４および、ゲート５１が適切な電界を生成するときにドレイン５３とソース５４を電気接続するチャネル層６２からなる。ドレイン５３とソース５４はｎ＋アモルファスシリコン（例えば、りん添加）ないしクロミウムなどの導電材から形成し、チャネル層６２はアモルファスシリコンなどの真性半導体から構成する。パストランジスタ６８のゲート５１は適切な誘電層５２（例えば窒化シリコン）でドレイン５３とソース５４から分離する。
【００２８】
パストランジスタ６８は誘電体１１５、チタンやタングステンなどのゲート層５６、誘電オキシ窒化シリコン層５７でカバーする。層５７、５６、１１５を通したドレイン５３へのアクセスは、ｎ形層５８（例えば、ｎ＋アモルファスシリコンから作製）を堆積した溝で維持する。図から分かるように、このｎ形層５８は更に層５７上にも堆積されている。この層５８の上には順次に真性アモルファスシリコンからなる層５９とｐ形層６５を堆積する。このｐ形層６５上に酸化すずインジウムなどの透明導電層６０を堆積し、導電金属グリッドを透明導電層６０と電気接触するように配置する。金属グリッド６１は光シールドとして配設できる。
【００２９】
アレイ９０の入射放射に対する応答は図５、６の先述のセンサアレイ２９と類似している。金属グリッド６１は層６５、５９、５８が共にｐ−ｉ−ｎ検出器を形成するように逆バイアスする。センサアレイ９０を入射放射で照射することで、真性層５９内に電子と正孔が形成される。電子は層５８に向けて浮遊し、パストランジスタ６８を活性化して、図９に示すパストランジスタ６８のソース５４に接続したデータ線６４に沿って電荷を転送することで格納電荷をサンプルするまでそこにとどまる。
【００３０】
センサアレイ９０の収集電極５８の入射放射に対する電気的応答を図１１に定性的に示す。ゲート５６にかけた小さい正の電圧のバイアスに対し、層５８の横方向面積抵抗Ｒは大きい。この場合あるいはパストランジスタ６８を高コンダクタンスで終端する場合、空間的に走査した点源に対する等電流センサ応答は図１１で実線１１１で示される。センサゲート電極５６に大きな正の電圧バイアスをかけた場合、それぞれのドレイン５３をそれぞれ中心としたセンサ９０の光応答パターンは大幅に増大して、図１１で点線で示すように隣接センササイトと重複するようになる。
【００３１】
本発明の先述の実施例とは対照的に、図１２、１３に例示する実施例は、基板付近よりもセンサアレイの上部に配置したパストランジスタ８４を有する２次元可変センサアレイ９５である。図１３から分かるように、ｎ形アモルファスシリコン層７３は収集電極として作用し、データの読取りは電荷を半導体チャネル８６を通してドレイン８１からソース７６に転送することで行う。ソース７６とドレイン８１はｎ＋アモルファスシリコン／クロミウム層から形成し、チャネル８６は半導体材料から形成する。ｎ形層ゲート７３は誘電層７４によりドレイン８１、チャネル８６、ソース７６から分離する。
【００３２】
パストランジスタ８４のゲート７３の下にはそれぞれ真性半導体層７２、ｐ形半導体層８２、サーメットなどのオプションの透明電極材７１（ｐ形層８２の抵抗が低い場合は、材料７１は通常必要でない）、基板７０を配設する。センサアレイ９５を物理的に保護するため、追加的に誘電層７９でカバーする。更にパターン化光シールド７８を使用してパストランジスタ８４への入射放射を制限することができる。
【００３３】
作動の際は、透明誘電層７９を通過するようにした放射により、真性半導体層７２に電荷が生じる。パストランジスタゲート７３にかけた正のバイアスにより、層７２内で生成された電子は活性層ゲート７３に引きつけられる。チャネル層８６近くの活性層ゲート７３内の電子は、ソース７６とドレイン８１間を通過する電流に変化を生じ、生じる電流はゲート７３で生成された電子の数と関係する。電荷測定を完了すると、放射生成電荷をダイオードを順バイアスすることで除去して生成電荷をダンプし、新たな入射放射に対する露光に備える。当業者には理解されるように、図９、１０で説明した実施例のように収集電極を接地することで以前の電荷を除去することはできない。本発明のすべての先述の実施例の中で、センサ９５で示す実施例ではセンサ層内で拡散する電荷に対する摂動は最小で、利得を感知過程に取り入れることが可能になる。その結果、この実施例の潜在的な感度を先の実施例のものを越えるものとすることができる。
【００３４】
本発明をその特定の実施例について説明したが、当業者には多くの変形や変更を行うことができることが明らかである。従ってここに説明した様々な実施例は例示的なものであって以下の特許請求項で定義する本発明の範囲を制限するものではないとみなすべきである。
【００３５】
【発明の効果】
本発明の可変サイズ光センサ素子は、外部制御により空間的に変更可能な放射応答領域を有する放射センサ素子であるため、応答領域の大きさを変更することができるので、入射放射に対する応答は所定領域に限定されず、所望により変えることができる。また、放射センサ素子の応答領域を拡張して隣接素子の応答領域と重複することも可能である。更に特定クラスの有用な画像核を有する放射センサの畳込みを実施可能にすることができる。
【図面の簡単な説明】
【図１】  本発明の単一の放射センサ素子の平面図であり、センサ素子の感光領域を制御するため、電圧バイアスできるゲート電極上に配置した光を検出する真性アモルファスシリコン層を示す。
【図２】  図１のＦ．２−Ｆ．２線に沿った断面図である。
【図３】  図１、２の単一センサ素子の模式図で、等電流線で光に対する収集電極の空間的応答を定性的に示す。
【図４】  大きな正のバイアスをゲート電極にかけたときないし収集電極の終端コンダクタンスが小さいときの図１、２の単一のセンサ素子の模式図で、等電流線で光に対する収集電極の空間的応答を定性的に示している。
【図５】  本発明の複数の放射センサ素子を有するセンサアレイの一部の平面図である。
【図６】  図５のＦ．６−Ｆ．６線に沿った断面図である。
【図７】  図５、６のセンサアレイの模式図であり、直線に配列した６つの感知中心を示すために拡大したものである。
【図８】  本発明のセンサアレイの等価回路を示す電気的模式図である。
【図９】  本発明の２次元放射センサの別の実施例を示し、例示した実施例はセンサ層の下に配置したパストランジスタを有している。
【図１０】  図９のＦ．１０−Ｆ．１０線に沿った断面図である。
【図１１】  図９、１０のセンサアレイの模式図であり、２次元アレイ内の３０の感知中心を例示するために拡大したものである。
【図１２】  本発明の２次元センサアレイの別の実施例であり、例示した実施例はセンサ層上に配置したパストランジスタを有する。
【図１３】  図１２のＦ．１３−Ｆ．１３線に沿った断面図ある。
【符号の説明】
８  接点
９  ｐ形層
１０  基板
１１ゲート電極
１２  誘電層
１３  活性層
１５  収集電極
１６  真性層
１７  透明コンタクト
１８  パッシベーション層
１９  上部電極
２０  放射センサ素子
２１  ダイオード
２２  キャパシタ
２３  抵抗
２４  ゲート
２５  コンダクタンス
２６  パストランジスタ
２７  電荷源
２８  トランジスタ
２９  センサアレイ
３０  基板
３１  ゲート電極
３２  誘電層
３３  活性層
３５  収集電極
３６  真性層
３７  透明コンタクト
３８  パッシベーション層
３９  上部電極
４０  ｐ形層
５０  基板
５１  ゲート
５２  誘電層
５３  ドレイン
５４  ソース
５６  ゲート層
５７  誘電オキシ窒化シリコン層
５８  収集電極
５９  真性層
６０  透明導電層
６１  金属グリッド
６２  チャネル層
６４  データ線
６５  ｐ形層
６８  パストランジスタ
７０  基板
７１  透明電極材
７２  真性半導体層
７３  ｎ形アモルファスシリコン層（ゲート）
７４  誘電層
７６  ソース
７８  パターン化光シールド
７９  誘電層
８１  ドレイン
８２  ｐ形半導体層
８４  パストランジスタ
８６  半導体チャネル
９５  センサアレイ
９０  センサアレイ
１１５  誘電体
【図１】
0004065338.tif 000002
【図２】
0004065338.tif 000003
【図３】
0004065338.tif 000004
【図４】
0004065338.tif 000005
【図５】
0004065338.tif 000006
【図６】
0004065338.tif 000007
【図７】
0004065338.tif 000008
【図８】
0004065338.tif 000009
【図９】
0004065338.tif 000010
【図１０】
0004065338.tif 000011
【図１１】
0004065338.tif 000012
【図１２】
0004065338.tif 000013
【図１３】
0004065338.tif 000014