(57)【特許請求の範囲】
【請求項１】
２つの入力信号の差分に応じた第１の電流出力を出力する差動増幅回路と、
入力側電流経路に前記差動増幅回路の前記第１の電流出力を受けて、前記入力側電流経路に流れ込む電流に応じたミラー電流を出力側電流経路に生じる電流ミラー回路と、
を有し、
前記電流ミラー回路は、前記差動増幅回路出力端及び前記電流ミラー回路の前記入力側電流経路に接続され前記入力側電流経路の電位変動を抑制する電位固定手段を備え、
前記電流ミラー回路は、前記入力側電流経路に接続されて前記ミラー電流を発生するミラー電流発生トランジスタを前記出力側電流経路に唯一のトランジスタとして有し、前記出力側電流経路は、前記ミラー電流の変動を抵抗負荷にて電圧変動に変換して出力電圧として出力すること、
を特徴とする信号増幅装置。
【請求項２】
請求項１に記載の信号増幅装置において、
前記電流ミラー回路は、前記入力側電流経路に一定の電流を供給する定電流源を有し、この定電流源の供給電流に前記差動増幅回路からの電流信号を重畳して入力側電流とすること、
を特徴とする信号増幅装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、信号増幅装置に関し、特に低電圧での駆動を可能とする増幅装置に関する。
【０００２】
【従来の技術】
ＣＣＤ（Charge Coupled Device）イメージセンサで得られた電荷信号は浮遊拡散層のキャパシタンスによって電圧信号に変換される。この電圧信号はセンサチップ上のソースフォロワアンプで増幅された後、センサから出力される。この出力信号には浮遊拡散層のリセットレベルが周期的に現れるため、相関二重サンプリング（ＣＤＳ：Correlated Douoble Sampling）回路によって、画素信号に応じた部分のみが取り出される。このようにして得られた出力信号はさらに差動増幅回路を用いたアンプによって増幅される。従来のこのアンプは図３に示す回路構成を有していた。すなわち、電流ミラーを負荷に用いた差動増幅回路２を用い、一方の入力端であるＭＯＳトランジスタＭＮ02のゲートに基準電圧ＶSTDを入力し、もう一方の入力端であるＭＯＳトランジスタＭＮ01のゲートにＣＣＤ出力信号である電圧信号ＶSIGが入力される。差動増幅回路２は、これら２つの入力電圧の差に応じた出力信号を生成する。ここで差動増幅回路２は、負荷に電流ミラー回路を用いたことにより、トランスコンダクタンスタイプのアンプとなる。すなわち、入力信号が電圧信号であるのに対して、出力信号は電流信号で得られる。生成された電流信号は、差動増幅回路２の出力端４に接続された抵抗ＲLによって電圧信号ＶOUTに変換される。なお、ＶOUTの動作点は、定電流源であるトランジスタＭＮ04（ゲートバイアス電圧ＶB2）から抵抗ＲLに供給される一定電流に応じて定まる。
【０００３】
【発明が解決しようとする課題】
図３に示す従来のアンプでは、差動増幅回路２の出力端４、すなわち、トランジスタＭＮ02のドレインとトランジスタＭＰ02のトレインとの接続点の電位はＶOUTに等しく、ＶOUTに応じて変動する。しかし、差動増幅回路２は電源電圧ＶDDと接地電位ＧＮＤとの間に複数のトランジスタが直列に配置される。具体的には、電流ミラー回路のトランジスタＭＰ02、差動増幅回路のトランジスタＭＮ02及び定電流源のトランジスタＭＮ03（ゲートバイアス電圧ＶB1）の３つのＭＯＳトランジスタが直列に接続される。各トランジスタは、その動作のためにソース−ドレイン間に所定の電位差を要し、それら電位差をＶDD−ＧＮＤ間電圧から差し引いた残りが出力端４に許容される電圧変動幅ΔＶOUTとなる。ここで、従来はＶDDが例えば＋５Ｖといった比較的大きな値に設定され、それに応じてΔＶOUTも十分に確保されていた。
【０００４】
さて、近年においては、各種の携帯機器を小型化するために、バッテリもより小型のものが採用される。そして、容量の小さい小型バッテリでも十分な時間、動作可能なように、低消費電力化が図られている。デジタルスチルカメラやビデオカメラにおいても同様に、低消費電力、小型化が求められている。また、通信容量の拡大と共に、携帯電話、携帯端末が画像を取り扱うことが可能となっており、これらの機器に撮像機能を搭載したいという要望がある。これら携帯電話等は一層小型であり、それに伴い一層の消費電力の低減が必要となる。このように消費電力の低減要求への一つの対応として、ＣＣＤ出力信号処理回路の低電圧駆動化、すなわちＶDDの低減がある。ここで、トランジスタのソース−ドレイン間の電位差は基本的に縮小することが難しく、ＶDDの低減幅は基本的にΔＶOUTに転嫁される。逆に言えば、従来のアンプは出力電圧信号の振幅を確保しつつ低電圧駆動化を図ることが困難であり、低消費電力化も困難であるという問題点があった。
【０００５】
本発明は上記問題点を解消するためになされたもので、出力電圧信号の振幅を確保しつつ低電圧駆動化が図られ、消費電力が低減される信号増幅装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明に係る信号増幅装置は、入力信号に応じた第１の出力を出力する差動増幅回路と、入力側電流経路に前記差動増幅回路の第１の出力を受けて、前記入力側電流経路に流れ込む電流に応じたミラー電流を出力側電流経路に生じる電流ミラー回路とを有し、前記電流ミラー回路の出力側電流経路は、前記ミラー電流を抵抗負荷にて出力電圧に変換して出力するものである。
【０００７】
本発明によれば、差動増幅回路から出力される第１の出力は、この差動増幅回路の出力端では基本的には電圧信号に変換されないようにし、基本的に電流信号として出力され、当該出力端の電位変動を抑制するように構成される。そのために、差動増幅回路から出力された第１の出力は、電流ミラー回路の入力側電流経路に入力される。電流ミラー回路は、入力側電流経路に流れる入力側電流に応じたミラー電流を出力側電流経路に生じる。すなわち、入力側電流経路における差動増幅回路からの第１の出力の電流変動に応じてミラー電流も変動する。このようにして、電流ミラー回路の出力側電流経路に電流信号が伝達される。差動増幅回路の出力端の電位変動を抑制するために、入力側電流経路のうち電流信号が流れる部分には基本的に抵抗は配置されない。これとは反対に、出力側電流経路には負荷として抵抗が配置され、ミラー電流信号の変動が抵抗両端間の電圧変動に変換される。この電圧変動が本電圧信号増幅装置の出力電圧信号として取り出される。差動増幅回路の出力端の電圧変動が抑制される分、差動増幅回路及び入力側電流経路の駆動電圧を低減することができる。また、出力側電流経路に必要なトランジスタは、基本的に、入力側電流経路からの信号に応じてミラー電流信号を制御するトランジスタだけである。よって、電源電位と接地電位との間にトランジスタが複数個、直列接続され得る差動増幅回路や入力側電流経路に比べて、出力側電流経路にて生じる出力電圧信号の振幅に対する制限は緩やかである。つまり、出力電圧信号の振幅を確保しながら、出力側電流経路の駆動電圧を低減することができる。
【０００８】
他の本発明に係る信号増幅装置は、前記電流ミラー回路が入力側の電位を所定値に保つ電位固定手段を有するものである。
【０００９】
電流ミラー回路は、入力側電流経路と出力側電流経路とに、互いにゲート（又はベース）が接続される一対のトランジスタを有する。この入力側電流経路に配置されたトランジスタのソース−ドレイン間（又はエミッタ−コレクタ間）の電位差は入力側電流に応じて変動し得る。一般にはその電位差の変動は、単純な抵抗素子での電圧降下よりは小さい。例えば、このような原因によって差動増幅回路と入力側電流経路との接続点の電位が変動し得る。本発明によれば、その接続点の電位を所定値に保つ手段を備える。これにより、差動増幅回路の出力端の電圧変動が基本的になくなる分、差動増幅回路及び入力側電流経路の駆動電圧を低減することができる。
【００１０】
別の本発明に係る信号増幅装置は、前記電流ミラー回路が、前記入力側電流経路に一定の電流を供給する定電流源を有し、この定電流源の供給電流に前記差動増幅回路からの電流信号を重畳して入力側電流とするものである。
【００１１】
本発明によれば、電流ミラー回路を構成する入力側トランジスタに流れる入力側電流は、定電流源の供給電流と差動増幅回路からの電流信号とが合成された電流である。すなわち、入力側電流は、供給電流の近傍で電流信号の幅の変動を生じる。この定電流源の供給電流を変更することにより、出力側電流経路で生じる出力電圧信号の動作点を調整することが可能である。また、電流ミラー回路を構成する入力側トランジスタのソース−ドレイン間（又はエミッタ−コレクタ間）の電位差は上述のように差動増幅回路からの電流信号に応じて変動し得るが、その変動幅は、一般に入力側電流、つまり供給電流が大きいほど抑制され得る。よって、定電流源から入力側電流経路に電流を供給することによって、差動増幅回路と入力側電流経路との接続点の電位変動が抑制され、差動増幅回路及び入力側電流経路の駆動電圧を低減することができる。
【００１２】
本発明の好適な態様は、前記電流ミラー回路が、前記入力側電流経路に接続されて前記ミラー電流を発生するミラー電流発生トランジスタを前記出力側電流経路に唯一のトランジスタとして有する電圧信号増幅装置である。これにより、出力電圧信号の振幅を確保しながら、出力側電流経路を、差動増幅回路や入力側電流経路に必要な駆動電圧と同様の電圧で駆動することができる。
【００１３】
【発明の実施の形態】
次に、本発明の実施形態について図面を参照して説明する。
【００１４】
［実施形態１］
図１は、本発明に係る第１の実施形態であるＣＣＤ出力信号処理用アンプの回路図である。本アンプは差動増幅回路部１０と電流ミラー回路部１２とから構成される。
【００１５】
差動増幅回路部１０は、ゲートにＣＣＤ出力信号ＶSIGを受けるＭＯＳトランジスタＭＮ１、ゲートに基準電圧ＶSTDを受けるＭＯＳトランジスタＭＮ２、及びこれらのソースに共通に接続され、かつ所定のゲートバイアス電圧ＶB1が印加され定電流源として機能するＭＯＳトランジスタＭＮ３からなる差動増幅回路に、ＭＯＳトランジスタＭＰ１，ＭＰ２からなる電流ミラー回路が負荷として接続された構成を有している。差動増幅回路部１０には、電源電圧ＶDDと接地電位ＧＮＤとが電源として接続される。具体的には、ＶDD−ＧＮＤ間にＭＰ１，ＭＮ１及びＭＮ３の直列接続と、ＭＰ２，ＭＮ２及びＭＮ３の直列接続とが構成される。なお、本明細書の記載において、トランジスタの記号ＭＮはｎチャネルＭＯＳトランジスタ、また記号ＭＰはｐチャネルＭＯＳトランジスタを意味する。
【００１６】
ここでは、ＭＮ１及びＭＮ２、ＭＰ１及びＭＰ２はそれぞれ特性の等しいトランジスタを用いて構成される。差動増幅回路部１０への実質的な入力電圧信号は、ＭＮ１，ＭＮ２のゲート電圧の差ＶSIG−ＶSTDであり、これをΔＶINで表す。すなわち、
ΔＶIN＝ＶSIG−ＶSTD
である。ＭＮ１，ＭＮ２それぞれのソース−ドレイン間電流はΔＶINに応じて変動する。ＭＮ１のソース−ドレイン間電流の変動量Δｉは、
Δｉ＝ｇm・ΔＶIN／２                                  ………（１）
と表される。ここでｇmはＭＮ１，ＭＮ２のコンダクタンスである。このとき、ＭＮ３が定電流源であるので、ＭＮ２のソース−ドレイン間電流にはＭＮ１と極性が反対の電流変動（−Δｉ）が生じる。ＭＮ１の電流変化ΔｉはＭＰ１の電流変化に等しい。ＭＰ１に生じた電流変化Δｉは、電流ミラー回路を構成するＭＰ２の電流変化Δｉを引き起こす。ＭＰ２のソースとＭＮ２のドレインとの間に設けられる差動増幅回路部１０の出力端１４では、ＭＰ２から流れ込む電流が（＋Δｉ）だけ変化し、ＭＮ２に流れ込む電流が（−Δｉ）だけ変化するので、結局、出力端１４から電流ミラー回路部１２へ、（＋２Δｉ）の電流が流れ込む。この電流（＋２Δｉ）が、差動増幅回路部１０から電流ミラー回路部１２へ出力される電流信号であり、これをＡＣINと表す。すなわち、
ＡＣIN＝２Δｉ                                         ………（２）
である。
【００１７】
電流ミラー回路部１２の入力側電流経路は、ＶDDとＧＮＤとの間に接続されたＭＯＳトランジスタＭＰ３，ＭＰ４及びＭＮ４の直列接続から構成される。出力側電流経路は、ＶDDとＧＮＤとの間に接続された抵抗ＲL及びＭＯＳトランジスタＭＮ６の直列接続から構成され、抵抗ＲLとＭＮ６のドレインとの間に電流ミラー回路部１２の出力端１８が設けられる。また、電流ミラー回路部１２は、差動増幅回路部１０及び電流ミラー回路部１２の接続点１６の電位変動を抑制するための構成として、ＶDDとＧＮＤとの間に接続されたＭＯＳトランジスタＭＰ５及びＭＮ５の直列接続を有している。
【００１８】
ＭＮ４及びＭＮ６が入力側電流経路と出力側電流経路との間の電流の鏡映を実現する。
【００１９】
ＭＰ３はＶDDと接続点１６との間に配置され、所定の直流バイアス電圧ＶB3がゲートに印加され、入力側電流経路に一定電流ＤＣＩを供給する定電流源として機能する。
【００２０】
ＭＰ４のソースは接続点１６に、またゲートはＭＰ５のドレインにそれぞれ接続され、一方、ＭＰ５のゲートは接続点１６に接続され、これらＭＰ４及びＭＰ５によって、接続点１６の電位変動抑制のためのフィードバック回路が構成される。ＭＮ５は、所定のゲートバイアス電圧ＶB2を受け、ＭＰ５に所定のバイアス電流を供給する定電流源である。具体的には、接続点１６の電位は基本的には、ＭＮ５が供給する所定のバイアス電流に応じたＭＰ５のゲート−ドレイン間電圧だけＶDDから降下した値となる。ここで、接続点１６に入力される電流信号ＡＣINは、ＭＰ４及びＭＮ４を経由してＧＮＤへ流れる。このＡＣINの変動は、接続点１６の電位を変動させ得るが、その変動分が上述のＭＰ４及びＭＰ５で構成されるフィードバック回路によって吸収される。
【００２１】
さて、接続点１６に入力されたＡＣINは、ＭＰ３が供給するＤＣＩと合成されＭＮ４へ流れる。ＭＮ４とゲート同士を接続されたＭＮ６は、ＭＮ４に流れる入力側電流ＩI（≡ＤＣＩ＋ＡＣIN）に比例したミラー電流ＩM（≡αMＩI）を生じる。ここでＩIとＩMとの比αMは基本的にＭＮ４とＭＮ６とのサイズ比に応じて定まる。
【００２２】
このミラー電流ＩMが抵抗ＲLに流れることによって、ＩMに含まれる電流信号が電圧信号に変換される。すなわち、出力端１８には次式で表される電圧信号ΔＶOUTが生じ、これが本アンプの出力となる。
【００２３】
ΔＶOUT＝αM・ＡＣIN・ＲL                              ………（３）
ちなみに、本アンプのゲインＧ（≡ΔＶOUT／ΔＶIN）は（１）〜（３）式を用いることにより次式で与えられる。
【００２４】
Ｇ＝αM・ｇm・ＲL
以上を整理すると、差動増幅回路部１０は、入力されたＣＣＤ出力信号ＶINに対する出力を電圧信号ではなく電流信号に変換し、電流ミラー回路部１２へ入力する。電流ミラー回路部１２は入力された電流信号ＡＣINを出力側電流経路へ鏡映し、この出力側電流経路の抵抗ＲLにて、ＡＣINに応じた電流信号から電圧信号への変換が行われる。
【００２５】
差動増幅回路部１０の出力端側では、ＶDDとＧＮＤとの間にＭＰ２，ＭＮ２及びＭＮ３の３つのトランジスタが直列に接続される。これらのトランジスタはそれぞれの動作のためにある程度のソース−ドレイン間電圧ＶDSを必要とする。従来は、差動増幅回路部の出力端に接続された抵抗で、電流信号から電圧信号への変換を行っていたため、差動増幅回路部の出力端に電圧変動が生じていた。そのため、ＶDDは、３つのトランジスタのＶDS及び、出力端の電圧変動を確保できる大きさでなければならなかった。これに対し、本アンプでは差動増幅回路部１０の出力端では電流信号から電圧信号への変換は行われない。すなわち、出力端の電位変動が抑圧されるので、基本的にＶDDは３つのトランジスタのＶDSを確保できればよい。よって、差動増幅回路部１０に対する駆動電源電圧ＶDDを、従来のアンプに比べて低減することができる。
【００２６】
さらに、電流ミラー回路部１２の入力側電流経路は３つのトランジスタの直列接続から構成されるが、接続点１６は基本的に出力端１４と同電位であり、電位の変動を生じない。よって、入力側電流経路も基本的に差動増幅回路部１０と同様に従来より低いＶDDで動作させることができる。そして、３つのトランジスタを駆動できるＶDDであれば、２つのトランジスタＭＰ５及びＭＮ５を含む経路を基本的に駆動することができ、また１つのトランジスタしか含まない出力側電流経路にはトランジスタ２個分のＶDSに相当するΔＶOUTが許容される。すなわち、電流ミラー回路部１２全体を差動増幅回路部１０と共通の低いＶＤＤで駆動することができる。
【００２７】
このように本アンプ全体を従来の差動増幅回路部を動作するのに必要であった駆動電源電圧より低いＶDDで駆動することができ、アンプの消費電力が低減される。
【００２８】
［実施形態２］
図２は、本発明に係る第２の実施形態であるＣＣＤ出力信号処理用アンプの回路図である。同図において、上記第１の実施形態と同様の構成要素には同一の符号を付し、説明の簡略化を図る。
【００２９】
本アンプは、第１の実施形態のアンプに、出力電圧信号ＶOUTの動作点、すなわち直流オフセットレベル（ＤＣレベル）を調節する出力レベル補償回路部を付加したものである。出力レベル補償回路部はオペレーショナルアンプＯＰＡと電流ミラー回路部３２とから構成される。
【００３０】
電流ミラー回路部３２は、基本的に電流ミラー回路部１２と同一に構成される。よって、電流ミラー回路部３２の構成部品は電流ミラー回路部１２の同等部品の符号にカンマ（’）を付して表す。電流ミラー回路部３２が電流ミラー回路部１２と異なる点は、入出力される信号である。まず、電流ミラー回路部３２には差動増幅回路部１０に相当する回路は接続されない。電流ミラー回路部３２の抵抗ＲL’の一方端は、電流ミラー回路部１２において出力端に相当する箇所であり、ここではダミー出力端３４と称する。このダミー出力端３４は、ＯＰＡの一方の入力端へ接続される。ＯＰＡの他方の入力端には、目的とするＶOUTのＤＣレベルＶDCが印加される。ＯＰＡは反転増幅器を構成し、ダミー出力端３４の電位がＶDCに等しくなるように、ＭＰ３’のゲート電圧をフィードバック制御する。
【００３１】
ＯＰＡの出力端は電流ミラー回路部１２のＭＰ３のゲートにも接続される。ダミー出力端３４をＶDCとするようにＭＰ３’のゲート電圧が制御されると、電流ミラー回路部３２と同一構成の電流ミラー回路部１２の出力端１８の電位もＶDCとなる。
【００３２】
上記第１の実施形態の構成においても、ＭＰ３のゲート電圧ＶGを変えることによって、出力電圧信号のＤＣレベルＶDCを調整することはできるが、目的とするＶDCを得るための調整は必ずしも容易ではない。これに対し、本アンプでは、ＯＰＡに目的とするＶDCを与えれば、自動的に出力端１８のＤＣレベルがその目的とするＶDCに調整される。
【００３３】
【発明の効果】
本発明の信号増幅装置によれば、駆動電圧の低減が可能であり、消費電力を低下させることができる。
【図面の簡単な説明】
【図１】  本発明に係る第１の実施形態であるＣＣＤ出力信号処理用アンプの回路図である。
【図２】  本発明に係る第２の実施形態であるＣＣＤ出力信号処理用アンプの回路図である。
【図３】  従来のＣＣＤ出力信号処理用アンプの回路図である。
【符号の説明】
１０  差動増幅回路部、１２，３２  電流ミラー回路部、１６  接続点、１８
出力端。
【図１】
0004141111.tif 000002
【図２】
0004141111.tif 000003
【図３】
0004141111.tif 000004