(57)【特許請求の範囲】
【請求項１】
複数相の駆動コイルに駆動電流を供給する出力トランジスタと、前記複数相の各駆動コイルに発生する逆誘起波形と前記複数相の駆動コイルの出力電圧波形を合成した出力合成波形又はモータの中性点電圧波形とを比較する複数の位置検出コンパレータと、前記位置検出コンパレータのコンパレータ出力に基づいて制御信号を発生する制御ロジック回路と、該制御ロジック回路の制御信号に基づいて前記駆動コイルに駆動電流を供給する出力トランジスタを順次オン・オフさせる通電タイミング信号を発生させる通電ロジック回路と、前記制御ロジック回路から回転速度に応じて発生する速度信号にて発振周波数が変化する電圧制御発振器と、該電圧制御発振器の発振信号でカウントアップし前記速度信号でリセットされるカウンタ回路からなり、
通電ロジック回路にスタンバイ信号を加えブレーキ状態もしくはフリーランの減速状態にしモータの回転速度を低下させ、電圧制御発振器の発振信号が十分に低下したとき、前記カウンタをカウントアップし、
前記スタンバイ信号と、前記カウンタが所定のカウントアップしたときに発生するカウント信号とをアンド回路に加え、該アンド回路の出力信号で基準電圧源をオフにすることを特徴とするセンサレスモータの駆動回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、再起動を確実に行えるようにしたセンサレスモータの駆動回路に関する。
【０００２】
【従来の技術】
センサレスモータにおいて、駆動コイルに発生する逆誘起波形と前記駆動コイルの中性点波形とを回転の位置検出コンパレータに加え、コンパレータ出力信号を得て、該コンパレータ出力信号を制御ロジック回路に加え、前記駆動コイルに駆動電流を供給するトランジスタを順次オン・オフさせる制御ロジック信号を得ることが、本件出願人が出願した特許公開公報特開平１０−１４６０８９号に記載されている。
【０００３】
図２は上記公報に記載されている従来の回路で、１、２、３はＵ相、Ｖ相、Ｗ相の駆動コイル、４、５、６はコンパレータ、７、８、９、１０、１１、１２は出力トランジスタ、２０、２１、２２はＤＦＦ、２３はロジック回路で、前記出力トランジスタ７〜１２を制御する６種類の制御信号Ｕｓｏｕｒｃｅ、Ｕｓｉｎｋ、Ｖｓｏｕｒｃｅ、Ｖｓｉｎｋ、Ｗｓｏｕｒｃｅ、Ｗｓｉｎｋの他、Ｕ相、Ｖ相、Ｗ相の駆動コイル、４、５、６がオン又はオフ状態であることを表す通電ロジック信号Ｕｌｏｇｉｃ、Ｖｌｏｇｉｃ、Ｗｌｏｇｉｃ、前記ＤＦＦ２０、２１、２２のＱ端子から得られた矩形波を基に電気角６０度毎にハイレベル及びローレベルを繰返す６０度信号を出力する。
【０００４】
２４はトリガパルス発生回路で、前記６０度信号が印加され、６０度信号の立上がり及び立ち下がりでトリガパルスを発生する。２５は電圧制御発振回路で、コンデンサと抵抗等からなる低域フイルタ２６と、電圧制御発振器２７と、１／Ｎ分周器２８と、位相比較回路２９とで閉ループを形成する。
【０００５】
位相比較回路２９ではトリガパルス発生回路２４から電気角６０度間隔で発生するトリガパルスと、電圧制御発振器２７から出力された所定周波数の信号をＮ分周した信号と位相比較される。したがって電圧制御発振器２７のパルス数は６０度信号の立ち上がりから直後の立ち下がりまでの期間、すなわちモータの駆動波形の電気角６０度期間にＮ周期存在することになる。
【０００６】
図３において、３０は遅延回路で複数個のＤＦＦ３１−１、３１−２、３１−ｍからなる。
【０００７】
図５は動作波形であり、Ｖ相を中心として説明するとa期間は出力トランジスタ９がオンしている期間で、ｂ期間は出力トランジスタ１０がオンしている期間で、このa、ｂ期間以外は出力トランジスタ９、１０がオフしている期間でる。
【０００８】
従って、ロジック回路２３からはa期間の電気角１２０度だけローレベルとなる制御信号Ｖｓｏｕｒｃｅと、ｂ期間の電気角１２０度だけローレベルとなる制御信号Ｖｓｉｎｋが出力され、これら制御信号Ｖｓｏｕｒｃｅ及び制御信号Ｖｓｉｎｋはコンパレータによって出力トランジスタ９、１０が定められたタイミングでオンオフすることにから駆動コイル２に駆動電流を流しモータを回転する。
【０００９】
前記駆動コイル２に流れる駆動電流はa及びｂ期間の終了する時点ｃでは、駆動コイル２が通電状態から非通電状態に切替わるため、駆動コイル２にキックバックパルスが発生する。
【００１０】
このためコンパレータ５の出力ＣＯＭＰｖには、このキックバックパルスの影響を受けて周波数の高い瞬時にハイレベルとローレベルの間を変化するノイズが重畳される。
【００１１】
図３において示すように、遅延回路３０に６０度信号及び電圧制御発振器２７の出力が印加されると、複数個のＤＦＦ３１−１、３１−２、３１−ｍにて電圧制御発振器２７の出力周波数の所定周期分だけ６０度信号の位相を遅らせた遅延信号ｄｅｌａｙが得られる。
【００１２】
Ｖ相のマスキング回路３３においてまず６０度信号と遅延信号ｄｅｌａｙとがＥＸＮＯＲゲート３５に排他的論理和の反転出力Ｖｌｏｇｉｃが得られる。更にＥＸＮＯＲゲート３５の出力と通電ロジック信号Ｖｌｏｇｉｃとの論理積がＡＮＤゲート３６から出力される。
【００１３】
前記ＡＮＤゲート３６の出力は、６０度信号を遅延させて得られた信号と駆動トランジスタがオフ状態のときハイレベルとなる制御信号Ｖｌｏｇｉｃをアンドゲートし得えられた信号であり、駆動コイル２にキックバックパルスが生じた時点からさらに遅延した時点までハイレベルとなる。従ってこの期間はキックバック電圧の影響を受けることがない期間である。
【００１４】
更にＡＮＤゲート３６の出力と電圧制御発振器２７の出力との論理積がマスキング信号ＶｍａｓｋとしてＡＮＤゲート３７から出力される。前記ＡＮＤゲート３７からの出力は電圧制御発振器２７の出力周波数の整数倍周期だけ遅延した信号であって、遅延信号ｄｅｌａｙの立上がりから６０度信号の立ち下がりまでのハイレベル期間を有するが、この期間は電気角６０度の期間内において、遅延時間を差引いた期間である。
【００１５】
従ってマスキング信号ＶｍａｓｋはＡＮＤゲート３６のハイレベル出力期間において、整数倍の周期を有することになる。このマスキンク信号Ｖｍａｓｋの立ち下がりがＤＦＦ２１のＣ端子入力となる。そのためキックバックパルスが発生した後、所定の遅延時間を経過した時点よりコンパレータ５からコンパレータ出力ＣＯＭＰｖが経過する時点までマスキング信号Ｖｍａｓｋが発生するため、キックバックパルスの影響をうけないコンパレータ５の出力ＣＯＭＰｖを得ることができる。Ｕ相およびＶ相も同様にキックバックパルスの影響を除去できる。
【００１６】
ところでセンサレスモータにおいて消費電力を少しでも少なくすることが要求される。そのため動作を中断するとき基準電源をオフにし、コンパレータ、ロジック回路あるいは電圧制御発振回路等の各回路ブロックへ定電流を供給する定電流源を遮断するので、前記各回路ブロックは不動作され電流が流れず電力が消費されないパワーセーブ状態となる。
【００１７】
正常動作状態から基準電源をオフにしすぐにパワーセーブ状態にするとモータはフリーランし減速し停止する。しかしキックバックパルスを抑制するためにマスク信号を発生させるに用いた前記制御発振回路の制御電圧は前記低域フイルタのコンデンサ等に蓄積された電荷で保持される。
【００１８】
【発明が解決するための課題】
前述したようにマスク信号を発生させるための電圧制御発振回路を用いたセンサレスモータにおいて、モータが正常動作状態から直ぐにスタンバイ状態にすると、前記電圧制御発振器の制御電圧は前記低域フイルタのコンデンサ等に蓄積された電荷で保持されているので、次に再起動させたときモータの回転速度が低いにも拘わらず電圧制御発振器の発振周波数が高く、キックバックパルス信号をマスクするマスキング信号の幅が狭いので、十分にマスクできず再起動できない。
【００１９】
【課題を解決するための手段】
本発明はそこで動作を一時的に中断する際は、スタンバイ信号を加え通電ロジックをショートブレーキ状態にしモータを減速させると共に、カウンタを動作させ電圧制御発振器からの発振信号でカウント開始させるが、このときカウンタはロジック回路からの速度信号でリセットしカウントアップされないようにする。
【００２０】
しかし起動時にカウンタより通電ロジックを切換え起動パルスを発生するため、電圧制御発振器はモータが減速され速度信号が入らない時も前記カウンタを動作させるための最低周波数で発振させている。従ってモータが十分に減速されたときでも電圧制御発振器の発振周波数は最低周波数で発振し続け、一方速度信号は間隔が長くなるためリセットされるより先に前記カウンタをカウントアップし、カウンタより生じるカウント信号で基準電源をオフしパワーセーブするセンサレスモータの駆動回路である。
【００２１】
【発明の実施の形態】
本発明の一実施形態を図面に従って説明する。
【００２２】
図１において、４２、４３、４４は駆動回路４１を構成するモータのＵ相、Ｖ相、Ｗ相の駆動コイルであり、各駆動コイルはＹ結線され、一端を各相の駆動コイルに接続し、他端を共通接続端ＣＯＭに接続されている。
【００２３】
４５、４６、４７はモータのＵ相、Ｖ相、Ｗ相の各駆動コイル４２、４３、４４に対応する位置検出コンパレータであり、位置検出コンパレータ４５、４６、４７の一方の入力端子にはＵ相、Ｖ相、Ｗ相の駆動コイル４２、４３、４４に生じる逆誘起波形Ｖｕ、Ｖｖ、Ｖｗが印加され、他の入力端子には共通接続端ＣＯＭの中点電圧波形ＶＣＯＭが印加される。尚、位置検出コンパレータ４５、４６、４７の他方の入力端子に中点電圧波形ＶＣＯＭを加える代わりに駆動コイル４２、４３、４４の出力電圧を合成した出力合成電圧波形ＶＣＯを加えてもよい。
【００２４】
５０、５１はＵ相の駆動コイル４２に駆動電流を供給するためのＰＮＰ型およびＮＰＮ型の出力トランジスタであり、そのエミッタ・コレクタ路を電源ＶＣＣおよび接地間に直列接続され、コレクタ共通接続点は駆動コイル４２の一端に接続されている。同様に、５２、５３はＶ相の駆動コイル４３に駆動電流を供給するためのＰＮＰ型およびＮＰＮ型の出力トランジスタであり、そのエミッタ・コレクタ路を電源ＶＣＣおよび接地間に直列接続され、コレクタ共通接続点は駆動コイル４３の一端に接続されている。更に５４、５５はＷ相の駆動コイル４に駆動電流を供給するためのＰＮＰ型およびＮＰＮ型の出力トランジスタであり、そのエミッタ・コレクタ路を電源ＶＣＣおよび接地間に直列接続され、コレクタ共通接続点は駆動コイル４４の一端に接続されている。
【００２５】
５６は制御ロジック回路であり、位置検出コンパレータ４５、４６、４７のコンパレータ出力ＣＯＭＰｕ、ＣＯＭＰＶ、ＣＯＭＰｗに基づいてロジック信号を発生し、該ロジック信号に基づいて通電ロジック回路５７から前記出力トランジスタ５０〜５５を駆動するための６種類の制御信号Ｕｓｏｕｒｃｅ、Ｕｓｉｎｋ、Ｖｓｏｕｒｃｅ、Ｖｓｉｎｋ、Ｗｓｏｕｒｃｅ、Ｗｓｉｎｋを発生する。
【００２６】
前記制御信号Ｕｓｏｕｒｃｅはバッファ５８を介して出力トランジスタ５０のベースに印加され、制御信号Ｕｓｉｎｋはインバータ５９を介して出力トランジスタ５１のベースに印加される。同様に、制御信号Ｖｓｏｕｒｃｅはバッファ６０を介して出力トランジスタ５２のベースに印加され、制御信号Ｖｓｉｎｋはインバータ６１を介して出力トランジスタ５３のベースに印加される。
【００２７】
更に、制御信号Ｗｓｏｕｒｃｅはバッファ６２を介して出力トランジスタ５４のベースに印加され、制御信号Ｗｓｉｎｋはインバータ６３を介して出力トランジスタ５５のベースに印加される。
【００２８】
前記制御ロジック回路５６からはモータの回転数に応じ電気角６０度間隔において変化する速度信号３ＦＧを発生する。６５はＰＬＬ回路で、前記速度信号３ＦＧが加えられる位相比較回路６６と、ローパスフイルタを構成するコンデンサＣが接続され前記位相比較回路６６からの位相比較出力にて発振周波数を変化する電圧制御発振器６７と、該電圧制御発振器６７からの発振数周波数を分周し位相比較回路６６に加える分周器６８とからなる。６９はカウンタで、前記電圧制御発振器６７からの発振信号でカウントアップし前記速度信号３ＦＧでリセットされる。
【００２９】
７０はスタンバイ信号源、７２は基準電圧源で位置検出コンパレータ４５、４６、４７、制御ロジック回路５６、通電ロジック５７及び電圧制御発振回路６５等の各回路ブロックへ定電流を供給する定電流源７４が接続されている。アンド回路７３はスタンバイ信号源７０からバツファ７１を介して加わるスタンバイ信号ＳＴＢとカウンタ回路６９ａからのカウント信号ＫＴが共にハイレベルをなると、出力がハイレベルにされ基準電圧源７２をオフにし、定電流源７４への電圧供給を停止する。
【００３０】
尚、カウンタ回路６９ｂは起動時に通電ロジック回路５７を切換え起動パルスを発生するための回路である。このため電圧制御発振器６７は３ＦＧ信号が入らない時もカウンタ６９ｂを動作させるための最低周波数で発振させている。また、カウンタ６９ｂはカウンタ６９ａがカウントアップされた後にカウントアップし出力を発生させる。
【００３１】
即ち起動のため電源スイッチ（図示せず）をオンすると、電圧制御発振器６７は最低周波数で発振しカウンタ６９ａ、６９ｂをカウントアップする。このときモータが回転していないと、速度信号３ＦＧが発生しないためカウンタ６９ａ、６９ｂはリセットされずカウントし続け、遂にカウンタ６９ｂの最後までカウントアップし、該カウンタ６９ｂから出力信号を発生し通電ロジック回路５７に加わり、通電ロジック回路を切換え起動パルスを発生する。
【００３２】
次に動作を説明する。
【００３３】
図５に示すように基準電圧源７２を動作状態にすると前記通電ロジック回路５７からは、Ｕ相、Ｖ相、Ｗ相の出力トランジスタ５０〜５５を駆動モードに応じ予め定められた順序で駆動する為の６種類の制御信号Ｕsource、Ｕsink、Ｖsource、Ｖsink、Ｗsource、Ｗsinkの他、Ｕ相、Ｖ相、Ｗ相の各駆動コイル４２、４３、４４が通電、非通電状態であることを表す通電ロジック信号Ｕlogic、Ｖlogic、 Ｗlogic（図示せず）を出力する。前記通電ロジック信号Ｕlogic、 Ｖlogic、 Ｗlogicは各々Ｕ相、Ｖ相、Ｗ相の各相で通電が行われない６０度期間だけハイレベルとなる信号である。
【００３４】
図５においてＶ相を中心に説明すると、ａ期間の電気角１２０度だけローレベルとなる制御信号Ｖsourceとｂ期間の電気角１２０度だけローレベルとなる通電ロジック信号Ｖsinkが出力され、同様に前記から電気角１２０度位相がずれてローレベルとなる通電ロジック信号Ｗsourceと通電ロジック信号Ｗsink及びさらに電気角１２０度位相がずれた通電ロジック信号Ｕsourceと通電ロジック信号Ｕsinkが出力される。
【００３５】
従ってａ期間は、電源側の出力トランジスタ５２がオンすると共に、最初の電気角６０度は出力トランジスタ５５がオンし、続いて出力トランジスタ５１がオンし、ｂ期間は接地側の出力トランジスタ５３オンすると共に、最初の電気角６０度は出力トランジスタ５０がオンし、続いて出力トランジスタ５４がオンする。このａ、ｂ両期間以外の期間は両出力トランジスタ５２、５３が共にオフしている期間である。
【００３６】
図５で示すように駆動コイル４３には駆動信号が流れモータを回転させ、逆誘起波形Ｖvを発生し、駆動コイル４２、４４にも同様に逆誘起波形Ｖu、Ｖwを発生する。
【００３７】
例えば駆動コイル４３発生する逆誘起波形Ｖv、は位置検出コンパレータ４６の入力に加えられる。又前記位置検出コンパレータ４６の他の入力には中性点電圧波形ＶＣＯＭが加えられ、該位置検出コンパレータ４６で比較されコンパレータ出力ＣＯＭＰｖを発生し、制御ロジック回路５６に加えられ制御ロジック信号を発生し、該制御ロジック信号は通電ロジック回路５７に入り、該通電ロジック回路５７から前記通電ロジック信号Ｖsourceと通電ロジック信号Ｖsinkを発生する。
【００３８】
同様に前記駆動コイル４２に発生する逆誘起波形Ｖu、は位置検出コンパレータ４５の入力に加え、又駆動コイル４４に発生する逆誘起波形Ｖw、は位置検出コンパレータ４７の入力に加えられる。前記位置検出コンパレータ４５、４７の他の入力には中性点電圧波形ＶＣＯＭが加えられ、該位置検出コンパレータ４５、４７で比較されコンパレータ出力ＣＯＭＰｕ又はＣＯＭＰｗを発生し、制御ロジック回路５６に加えられ、通電ロジック回路５７から前記通電ロジック信号Ｕsourceと通電ロジック信号Ｕsink及び通電ロジック信号Ｗsourceと通電ロジック信号Ｗsinkを発生し、モータを回転させる。
【００３９】
モータが回転すると、制御ロジック回路５６から速度信号３ＦＧを発生し、ＰＬＬ回路６５の位相比較回路６６に加わり、該位相比較回路６６から誤差信号を発生し電圧制御発振器６７からの発振信号ＯＳＣは分周器６８で分周され位相比較回路６６の前記と異なる端子に帰還され、前記速度信号３ＦＧと位相比較され、フイルタを介して電圧制御発振器６７に加え、前記電圧制御発振器６７の発振周波数を制御する。
【００４０】
次にモータを一時的に停止するため一時停止スイッチ（図示せず）を操作させると、スタンバイ信号源７０からのスタンバイ信号ＳＴＢがハイレベルとなり通電ロジック回路５７に加えられると、該通電ロジック回路５７から通電ロジック信号Ｕsource、Ｖsource及びＷsourceを同時にローベルとしバッフア５８、６０、６２を介して出力トランジスタ５0、５2、５4に加え、これら出力トランジスタ５0、５2、５4を同時にオンしショートブレーキをかけ、モータを減速させる。
【００４１】
前記スタンバイ信号源７０からのスタンバイ信号ＳＴＢがハイレベルにされるとカウンタ回路６９ａもカウントを開始するが、モータの減速開始の初期は制御ロジック回路５６からの速度信号３ＦＧがカウンタ回路６９ａに加わり、カウンタ回路６９ａはリセットし続け、カウントアップされないため、カウント信号がローレベルのためアンド回路７３の一端子がローレベルのままであり、該アンド回路７３の出力はローレベルであり、前記スタンバイ信号ＳＴＢは基準電圧源７２に加わらず動作状態のままである。
【００４２】
モータの回転速度が低下すると、速度信号３ＦＧの周波数も低下するため、速度信号位相比較回路６６からの制御信号も低下し、電圧制御発振器６７の発振周波数も低下させる。
【００４３】
しかしモータの回転速度が十分減速されたときでも、電圧制御発振器６７は最低周波数で発振し続けるため、カウンタ回路６９ａは発振信号ＯＳＣでカウントし続けるが速度信号３ＦＧは低下し、それまで電気角６０度間隔に決まった数のパルスが入力された関係が成り立たなくなり、リセットされなくなるので、該カウンタ回路６９ａからカウント出力ＫＴをハイレベルにする。前記カウント信号ＫＴはハイレベルの前記スタンバイ信号ＳＴＢと共にアンド回路７３に加わるので、アンド回路７３の出力がハイレベルとなり、前記基準電圧源７２をオフにし定電流源７４への電圧を遮断し、各回路ブロックへの定電流の供給を停止しパワーセーブ状態にする。
【００４４】
尚、上記において出力トランジスタ５0、５2、５4を同時にオンしショートブレーキをかけモータを減速させることを説明したが、出力トランジスタ５0、５１、５2、５３、５4、５５を全てオフにして駆動電流を遮断しフリーランの状態にして減速してもよい。
【００４５】
次に再びモータを回転させるために、一時停止スイッチ（図示せず）を開放するとスタンバイ信号源７０からのスタンバイ信号ＳＴＢがローレベルとなるため、アンド回路７３の出力はローレベルとなり前記基準電圧源７２を動作状態にさせる。それにより定電流源７４への電圧供給を再開し各回路ブロックへ定電流を供給すると共にモータを回転し始め、前述と同様に前記通電ロジック回路５７からはＵ相、Ｖ相、Ｗ相の出力トランジスタ５０〜５５を駆動モードに応じ予め定められた順序で駆動し制御信号Ｕsource、Ｕsink、Ｖsource、Ｖsink、Ｗsource、Ｗsinkを出力する。従って出力トランジスタ５０〜５５を順次オン・オフさせて、駆動コイル４２、４３、４４に駆動電流を流しモータを回転させる。
【００４６】
モータが回転することによって駆動コイル４２、４３、４４に発生する逆誘起波形Ｕv、Ｖv、Ｗv、は位置検出コンパレータ４５、４６、４７の入力に加えられる。又前記位置検出コンパレータ４６の他の入力には中性点電圧波形ＶＣＯＭが加えられ、前記位置検出コンパレータ４５、４６、４７で比較されコンパレータ出力ＣＯＭＰｕ、ＣＯＭＰｖ、ＣＯＭＰｗを発生し、制御ロジック回路５６に加えられ、さらに通電ロジック回路５７に入り、該通電ロジック回路５７から制御信号Ｕsource、Ｕsink、Ｖsource、Ｖsink、Ｗsource、Ｗsinkを出力し、出力トランジスタ５０〜５５を順次オン・オフさせモータを回転し続ける。
【００４７】
前記電圧制御発振器６７からの発振信号ＯＳＣはモータの回転数が十分低下し、周波数が低下してからスタンバイ状態に移行ので、次にモータを起動したときにそのときの速度に応じたタイミングのマスク信号を得ることができるので、位置検出コンパレータ４５、４６、４７のコンパレータ出力ＣＯＭＰｕ、ＣＯＭＰｖ、ＣＯＭＰｗに含まれるキックバックパルスをマスクし、制御ロジック信号を発生するので、スタンバイ状態から容易に再起動できる。
【００４８】
【発明の効果】
本発明のセンサレスモータの駆動回路は駆動回路に駆動電流を供給する通電ロジック回路に、停止するためスタンバイ信号を加えブレーキ状態にしモータの回転速度が低下し、電圧制御発振器の発振信号が十分に低下したとき、該発振信号でカウンタをカウントアップすることにから基準電圧源をオフ状態にするので、再起動したときにもコンパレータ出力信号に含まれるキックバックパルス信号をマスクし確実に起動できる。
【００４９】
また前記スタンバイ信号とカウンタが所定するカウントアップしたときに発生するカウント信号をアンド回路でゲートして基準電圧源に加え、該基準電圧源をスタンバイ状態にするのでパワーセーブを確実に行うことができる。
【図面の簡単な説明】
【図１】本発明のセンサレスモータの駆動回路を説明する回路図である。
【図２】従来のセンサレスモータの駆動回路を説明する回路図である。
【図３】図２に示す従来のセンサレスモータの遅延回路を示すブロック図である。
【図４】図２に示す従来のセンサレスモータの遅延回路部分の回路図である。
【図５】本発明及び従来のセンサレスモータの駆動回路の各部分の波形図である。
【符号の説明】
４１    駆動回路
４２、４３、４４  駆動コイル
４５、４６、４７  位置検出コンパレータ
５０、５１、５２、５３、５４、５５  出力トランジスタ
５６    制御ロジック回路
５７    通電ロジック回路
６５    電圧制御発振回路
６６    位相比較回路
６７    電圧制御発振器
６９    カウンタ回路
７２    基準電圧源
【図１】
0004130051.tif 000002
【図２】
0004130051.tif 000003
【図３】
0004130051.tif 000004
【図４】
0004130051.tif 000005
【図５】
0004130051.tif 000006