(57)【特許請求の範囲】
【請求項１】
予め定めた基準電圧に基づいて所定の電圧を発生する駆動用電圧発生手段から供給された電圧を昇圧し、この昇圧された昇圧電圧を分圧手段により分圧して、複数の電圧を発生する電圧発生手段と、
出力段がＮチャネル電界効果トランジスタから構成され、前記電圧発生手段により発生された複数の電圧のうちの１つの電圧を増幅する第１の増幅素子と、出力段がＰチャネル電界効果トランジスタから構成され、前記電圧発生手段により発生された前記１つの電圧を微小抵抗によって降下させた分だけ低い電圧が入力され、その低い電圧を増幅する第２の増幅素子のいずれか一方の出力が遮断手段を介してこの電源装置の出力端に供給され、前記第１の増幅素子と前記第２の増幅素子のいずれか他方の出力が直接前記出力端に供給されるように、前記第１の増幅素子と前記第２の増幅素子とを、前記電圧発生手段と前記出力端との間に並列に設けてなる増幅手段と、
前記電圧発生手段の前記分圧手段によって分圧された複数電圧のうちの予め定めた１つの分圧電圧に対応する電圧に設定された比較用電圧と、前記電圧発生手段の前記分圧手段によって分圧された複数の電圧のうちの前記１つの分圧電圧とを比較し、前記１つの分圧電圧が前記比較用電圧以下のときに前記第１の増幅素子の出力端と第２の増幅素子の出力端との間に流れる電流を遮断する前記遮断手段と、
を備えた、ことを特徴とする電源装置。
【請求項２】
前記遮断手段は、
前記第１の増幅素子と出力端との間、又は、前記第２の増幅素子とこの電源装置の出力端との間に介挿されたスイッチと、
前記比較用電圧と前記１つの分圧電圧とを比較し、前記１つの分圧電圧が前記比較用電圧未満のときに前記スイッチをオフし、所定電圧以上のときにスイッチをオンするスイッチ制御手段と、
から構成されている、ことを特徴とする請求項１に記載の電源装置。
【請求項３】
前記スイッチ制御手段は、前記電圧発生手段の前記分圧手段によって分圧された複数の電圧のうちの前記１つの分圧電圧と、駆動用電圧発生手段に供給される基準電圧とを比較することにより、前記分圧手段への供給電圧が所定電圧未満であるか否かを判別する、
ことを特徴とする請求項２に記載の電源装置。
【請求項４】
前記スイッチ制御手段は、前記電圧発生手段の前記分圧手段によって分圧された複数の電圧のうちの前記１つの分圧電圧と、前記基準電圧を予め定めた割合で分圧した比較用電圧とを比較することにより、前記電圧発生手段への供給電圧が所定電圧未満であるか否かを判別する、
ことを特徴とする請求項２又は３に記載の電源装置。
【請求項５】
予め定めた基準電圧に基づいて所定の電圧を発生する電圧供給手段から供給された電圧を昇圧し、この昇圧した電圧を分圧して、この電源装置の出力電圧に対応する複数の電圧を発生する電圧発生手段と、
出力段がＮチャネル電界効果トランジスタから構成され、前記電圧発生手段により発生された複数の電圧のうちの１つの電圧を増幅する第１の増幅素子と、出力段がＰチャネル電界効果トランジスタから構成され、前記電圧発生手段により発生された前記１つの電圧を微小抵抗によって降下させた分だけ低い電圧が入力され、その低い電圧を増幅する第２の増幅素子のいずれか一方の出力がスイッチを介してこの電源装置の出力端に供給され、前記第１の増幅素子と前記第２の増幅素子のいずれか他方の出力が直接前記出力端に供給されるように、前記第１の増幅素子と前記第２の増幅素子とを、前記電圧発生手段と前記出力端との間に並列に設けてなる増幅手段と、
前記電圧発生手段の前記分圧手段によって分圧された複数の電圧のうちの予め定めた１つの分圧電圧に対応する電圧に設定された比較用電圧と、前記電圧発生手段の前記分圧手段によって分圧された複数の電圧のうちの前記１つの分圧電圧とを比較し、前記１つの分圧電圧が前記比較用電圧未満のときに、前記スイッチをオフし、前記比較用電圧以上のときに前記スイッチをオンするスイッチ制御手段と、
から構成される、ことを特徴とする電源装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、電源装置に関し、特に、表示素子の駆動に好適で安定して起動可能な電源装置に関する。
【０００２】
【従来の技術】
液晶表示装置の電源回路は、例えば４つの駆動電圧を生成する場合、図５に示すように、電源電圧を昇圧回路により昇圧し、昇圧した電圧を分割抵抗Ｒ１〜Ｒ４により分圧し、分圧電圧をボルテージフォロア回路を介して、駆動電圧Ｖ１〜Ｖ４として出力する。ボルテージフォロア回路を構成しているオペアンプには、図６（ａ）に示すように、出力段トランジスタ（ドライバトランジスタ）がＰ型ＭＯＳトランジスタＴＰから構成されたＰ型オペアンプと、図６（ｂ）に示すように、出力段トランジスタ（ドライバトランジスタ）がＮ型ＭＯＳトランジスタから構成されたＮ型オペアンプとがある。
【０００３】
Ｐ型オペアンプとＮ型オペアンプから構成されるボルテージフォロア回路の出力電圧は、負荷の変動によりそれぞれ電源電圧、グランド電圧に偏倚する。このため、図５に示すボルテージフォロア回路では、安定した正確な値の駆動電圧を得ることが困難である。
【０００４】
そこで、Ｐ型オペアンプとＮ型オペアンプとを一対にして、Ｐ型オペアンプとＮ型オペアンプの出力電圧を平均化することにより、正確で安定した出力電圧を得ようとする電源回路が提案されている。
【０００５】
この場合、図７に示すように、一対のＰ型オペアンプの入力端とＮ型オペアンプの入力端間に微小抵抗ｒを介挿する。この微小抵抗ｒにより、Ｐ型オペアンプの入力電位をＮ型オペアンプの入力電位より若干低くし、Ｐ型オペアンプのＰ型ドライバトランジスタＴＰとＮ型オペアンプのＮ型ドライバトランジスタＴＮとが同時にオンしないようにしている。
【０００６】
この構成によれば、通常時は、Ｐ型ドライバトランジスタＴＰとＮ型ドライバトランジスタＴＮとは、その一方のみがオンし、出力段に流れる電流は定電流（通常、数μＡ以下）ですむ。また、出力電圧が、微小抵抗ｒにより生成されるキャップ電圧を超えて上昇すると、Ｎ型ドライバトランジスタＴＮがオンし、出力電圧を引き下げ、逆に、出力電圧がキャップ電圧を超えて下降した時は、Ｐ型ドライバトランジスタＴＰがオンして、出力電圧を引き上げる。このようにして、出力電圧が定常値に維持される。微小抵抗ｒの両端間のギャップ電圧は、液晶の表示品位と、ドライバトランジスタＴＮとＴＰが同時にオンしないことを考慮して、数十ｍｖ程度に設定される。
【０００７】
【発明が解決しようとする課題】
しかし、電源投入時等の、昇圧回路の出力電圧が十分に高くなっていないときには、微小抵抗ｒの両端間の電位差（ギャップ電圧）が非常に小さくなり、Ｐ型のオペアンプＰ型ドライバトランジスタＴＰとＮ型オペアンプのＮ型ドライバトランジスタＴＮが同時にオンしてしまう。このような場合には、オンしたＰ型ドライバトランジスタＴＰとＮ型ドライバトランジスタＴＮを介して電源からグランドに大きな貫通電流が流れ、電源装置が正常に起動できず、表示装置を駆動することができない。
【０００８】
本発明は、上記実状に鑑みてなされたもので、正常に起動することが可能な電源装置を提供することを目的とする。
また、本発明は、表示装置に、安定した表示用の電力を供給することができる電源装置を提供することを他の目的とする。
また、本発明は、出力段にＰチャネル電界効果トランジスタを備える増幅器と出力段にＮチャネル電界効果トランジスタを備える増幅器とから構成される増幅素子を備え、安定して動作する電源装置を提供することを他の目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するため、この発明の第１の観点にかかる電源装置は、予め定めた基準電圧に基づいて所定の電圧を発生する駆動用電圧発生手段から供給された電圧を昇圧し、この昇圧され昇圧電圧を分圧手段により分圧して、複数の電圧を発生する電圧発生手段と、
出力段がＮチャネル電界効果トランジスタから構成され、前記電圧発生手段により発生された複数の電圧のうちの１つの電圧を増幅する第１の増幅素子と、出力段がＰチャネル電界効果トランジスタから構成され、前記電圧発生手段により発生された前記１つの電圧を微小抵抗によって降下させた分だけ低い電圧が入力され、その低い電圧を増幅する第２の増幅素子のいずれか一方の出力が遮断手段を介してこの電源装置の出力端に供給され、前記第１の増幅素子と前記第２の増幅素子のいずれか他方の出力が直接前記出力端に供給されるように、前記第１の増幅素子と前記第２の増幅素子とを、前記電圧発生手段と前記出力端との間に並列に設けてなる増幅手段と、
前記電圧発生手段の前記分圧手段によって分圧された複数電圧のうちの予め定めた１つの分圧電圧に対応する電圧に設定された比較用電圧と、前記電圧発生手段の前記分圧手段によって分圧された複数の電圧のうちの前記１つの分圧電圧とを比較し、前記１つの分圧電圧が前記比較用電圧以下のときに前記第１の増幅素子の出力端と第２の増幅素子の出力端との間に流れる電流を遮断する遮断手段と、
を備えた、ことを特徴とする。
【００１０】
この構成によれば、当該電源装置に電源が投入された直後等の、電圧発生手段への供給電圧が所定値以下の場合に、第１の増幅手段の出力端と第２の増幅手段の出力端との間に流れる電流を遮断する。このため、電圧発生手段への供給電圧が小さいために、第１の増幅素子のＮチャネル電界効果トランジスタと第２の増幅素子のＰチャネル電界効果トランジスタが実質的に同時にオンしても、オンした両トランジスタを介して大きな貫通電流が流れるのを防止することができる。従って、電源装置を正常に起動させることができ、表示素子を安定的に駆動することができる。
【００１１】
前記遮断手段は、例えば、
前記第１の増幅素子と出力端との間、又は、前記第２の増幅素子とこの電源装置の出力端との間に介挿されたスイッチと、
前記比較用電圧と前記１つの分圧電圧とを比較し、前記１つの分圧電圧が前記比較用電圧未満のときに前記スイッチをオフし、所定電圧以上のときにスイッチをオンするスイッチ制御手段と、
から構成される。
【００１２】
前記スイッチ制御手段は、前記電圧発生手段の前記分圧手段によって分圧された複数の電圧のうちの前記１つの分圧電圧と、駆動用電圧発生手段に供給される基準電圧とを比較することにより、前記分圧手段への供給電圧が所定電圧未満であるか否かを判別してもよい。
【００１３】
前記スイッチ制御手段は、前記電圧発生手段の前記分圧手段によって分圧された複数の電圧のうちの前記１つの分圧電圧と、前記基準電圧を予め定めた割合で分圧した比較用電圧とを比較することにより、前記電圧発生手段への供給電圧が所定電圧未満であるか否かを判別してもよい。
【００１４】
本発明の第２の観点にかかる電源装置は、
予め定めた基準電圧に基づいて所定の電圧を発生する電圧供給手段から供給された電圧を昇圧し、この昇圧した電圧を分圧して、この電源装置の出力電圧に対応する複数の電圧を発生する電圧発生手段と、
出力段がＮチャネル電界効果トランジスタから構成され、前記電圧発生手段により発生された複数の電圧のうちの１つの電圧を増幅する第１の増幅素子と、出力段がＰチャネル電界効果トランジスタから構成され、前記電圧発生手段により発生された前記１つの電圧を微小抵抗によって降下させた分だけ低い電圧が入力され、その低い電圧を増幅する第２の増幅素子のいずれか一方の出力がスイッチを介してこの電源装置の出力端に供給され、前記第１の増幅素子と前記第２の増幅素子のいずれか他方の出力が直接前記出力端に供給されるように、前記第１の増幅素子と前記第２の増幅素子とを、前記電圧発生手段と前記出力端との間に並列に設けてなる増幅手段と、
前記電圧発生手段の前記分圧手段によって分圧された複数の電圧のうちの予め定めた１つの分圧電圧に対応する電圧に設定された比較用電圧と、前記電圧発生手段の前記分圧手段によって分圧された複数の電圧のうちの前記１つの分圧電圧とを比較し、前記１つの分圧電圧が前記比較用電圧未満のときに、前記スイッチをオフし、前記比較用電圧以上のときに前記スイッチをオンするスイッチ制御手段と
から構成される、ことを特徴とする。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態に係る電源装置を液晶表示装置に適用した場合を例として図面を参照しつつ説明する。
この実施の形態に係る液晶表示装置は、図１に示すように、表示パネル１と、電源装置２と、行ドライバ３と、列ドライバ４と、制御装置５とから構成される。
表示パネル１は、対向して配置された第１の基板と第２の基板と、第１の基板に行方向に配置された複数の走査電極１１と、第２の基板に列方向に配置された複数の信号電極１３と、両基板間に封止された液晶とを備え、走査電極１１と信号電極１３の交点で定義される複数の画素により画像を表示する。
【００１６】
電源装置２は、図２に示すように、駆動電圧発生用比較回路２１と、昇圧回路２２と、分圧回路２３と、貫通電流防止回路２４とから構成され、液晶表示パネル１を駆動するための駆動電圧Ｖ４，Ｖ３，Ｖ２，Ｖ１（Ｖ４＞Ｖ３＞Ｖ２＞Ｖ１）と、接地電圧ＶGD（Ｖ１＞ＶGD）を生成し、行ドライバ３及び列ドライバ４に供給する。
【００１７】
駆動電圧発生用比較回路２１は、外部から供給される基準電圧Ｖrefと後述する分圧電圧Ｖｄ１とを比較し、比較結果に応じて、所定の電圧を昇圧回路２２に供給する。
【００１８】
昇圧回路２２は、駆動電圧発生用比較回路２１から供給される電圧を昇圧し、昇圧電圧Ｖprを分圧回路２３に供給する。
【００１９】
分圧回路２３は、昇圧回路２２から供給される昇圧電圧Ｖprを分圧する分圧抵抗Ｒ１〜Ｒ４と、分圧抵抗Ｒ１〜Ｒ４によって分圧された分圧電圧Ｖｄ１〜Ｖｄ３を約１倍に増幅し、駆動電圧Ｖ１〜Ｖ３として出力する第１〜第３のボルテージフォロア回路２３−１，２３−２，２３−３から構成される。第１〜第３のボルテージフォロア回路２３−１，２３−２，２３−３は、それぞれ、Ｎ型オペアンプ２３１と、Ｐ型オペアンプ２３２と、微小抵抗ｒとから構成される。
【００２０】
図２に示すように、分圧抵抗Ｒ１〜Ｒ４は、分圧抵抗Ｒ４，Ｒ３，Ｒ２，Ｒ１の順に、昇圧回路２２の出力端と接地電位の間に実質的に直列に接続されている。また、第１〜第３のボルテージフォロア回路２３−１，２３−２，２３−３の微小抵抗ｒは、それぞれ、分圧抵抗Ｒ１とＲ２、分圧抵抗Ｒ２とＲ３、分圧抵抗Ｒ３とＲ４を接続するように、各分圧抵抗Ｒ１〜Ｒ４の間に配置されている。即ち、分圧抵抗Ｒ１〜Ｒ４と微小抵抗ｒとが実質的に交互に直列に接続されている。
【００２１】
第１〜第３のボルテージフォロア回路２３−１，２３−２，２３−３のそれぞれにおいて、微小抵抗ｒの一端（昇圧回路２２側）にはＮ型オペアンプ２３１の入力端が接続され、微小抵抗ｒの他端（接地電位側）にはＰ型オペアンプ２３２の入力端が接続されている。
【００２２】
Ｎ型オペアンプ２３１は、図６（ｂ）に示すＮ型オペアンプと同様の回路から構成され、出力段にＮ型ＭＯＳトランジスタＴＮ（Ｎチャネル電界効果トランジスタ）を備える。Ｎ型オペアンプ２３１は、分割用抵抗Ｒ１〜Ｒ４によって分圧された分圧電圧Ｖｄ１〜Ｖｄ４のうち、対応する分圧電圧Ｖｄ１〜Ｖｄ３を約１倍に増幅して出力する。また、Ｎ型オペアンプ２３１に１対１に対応して配置されているＰ型オペアンプ２３２は、図６（ａ）に示すＰ型オペアンプと同様の回路から構成され、出力段にＰ型ＭＯＳトランジスタＴＰ（Ｐチャネル電界効果トランジスタ）を備える。Ｐ型オペアンプ２３２は、対応するＮ型オペアンプ２３１に入力される電圧より、微小抵抗ｒによって降下される分だけ小さな電圧を約１倍に増幅して出力する。
【００２３】
なお、微小抵抗ｒは、一対のＰ型オペアンプ２３２の入力端の電位をＮ型オペアンプ２３１の入力端の電位より若干低くすることにより、一対のＰ型オペアンプ２３２のＰ型ＭＯＳトランジスタＴＰとＮ型オペアンプ２３１のＮ型ＭＯＳトランジスタＴＮを同時にオンさせないために、Ｐ型、Ｎ型オペアンプ２３２、２３１の入力端の間に配置されている。
【００２４】
貫通電流防止回路２４は、比較回路２４１と、反転回路２４２と、スイッチＳＷ１〜ＳＷ３とから構成され、Ｎ型オペアンプ２３１の出力段のＮ型ＭＯＳトランジスタＴＮとＰ型オペアンプ２３２の出力段のＰ型ＭＯＳトランジスタＴＰとが同時にオンし、オンしたトランジスタを介して、電源からグランドに大量の貫通電流が流れるのを防止するための回路である。
【００２５】
比較回路２４１は、昇圧回路２２から出力される昇圧電圧Ｖprが所定値以上であるか否かを判別し、判別結果に応じた信号を反転回路２４２に供給する。具体的に説明すると、比較回路２４１は、昇圧電圧Ｖprを分圧した電圧の中の予め定められた電圧（分圧電圧Ｖｄ１）と、分圧電圧Ｖｄ１とほぼ同じ大きさになるように設定された電圧（比較用基準電圧Ｖcr）とを比較し、分圧電圧Ｖｄ１が比較用基準電圧Ｖcr以上の時にハイレベルの信号を、分圧電圧Ｖｄ１が比較用基準電圧Ｖcr未満の時にローレベルの信号を、それぞれ反転回路２４２に出力する。
【００２６】
反転回路２４２は、比較回路２４１から供給される信号のレベルを反転してスイッチＳＷ１〜ＳＷ３のゲートに供給する。つまり、反転回路２４２は、比較回路２４１から供給される信号がローレベルの場合に、ハイレベルの信号をスイッチＳＷ１〜ＳＷ３のゲートに供給して、スイッチＳＷ１〜ＳＷ３をオンし、比較回路２４１から供給される信号がハイレベルの場合に、ローレベルの信号をスイッチＳＷ１〜ＳＷ３のゲートに供給し、スイッチＳＷ１〜ＳＷ３をオフする。
【００２７】
スイッチＳＷ１〜ＳＷ３は、例えば、ｎチャネル電界効果トランジスタから構成され、電流路の一端（ドレイン）が対応するＰ型オペアンプ２３２の出力端に接続され、他端（ソース）が対応する出力端子Ｔ１〜Ｔ３に接続され、そのゲートが反転回路２４２の出力端に接続されている。スイッチＳＷ１〜ＳＷ３は、反転回路２４２から供給されるハイレベルの信号によりオンし、ローレベルの信号によりオフする。
【００２８】
以上のように構成された電源装置において、昇圧回路２２から出力される昇圧電圧Ｖprの大きさが所望の大きさになるまでの間に、一対のＰ型オペアンプ２３２の出力段のＰ型ＭＯＳトランジスタＴＰとＮ型オペアンプの出力段のＮ型ＭＯＳトランジスタＴＮは同時にオンしても、スイッチＳＷをオフすることによりＰ型オペアンプ２３２の出力段のＰ型ＭＯＳトランジスタＴＰとＮ型オペアンプ２３１の出力段のＮ型ＭＯＳトランジスタＴＮの間の電流路を切断する。これにより、オンしたＰ型のＭＯＳトランジスタＴＰとＮ型のＭＯＳトランジスタＴＮを介して大量の貫通電流が流れるのを防止することができる。従って、電源投入時等の、昇圧電圧Ｖprが大きくないときの電源装置の動作を安定化することができる。
【００２９】
図１の行ドライバ３は、表示パネル１の走査電極１１に接続され、電源装置２から供給される複数の駆動電圧（ＶGD、Ｖ１〜Ｖ４）から走査電圧を生成し、制御装置５からのタイミング制御信号に従って選択した走査電極１１に順次走査電圧を印加する。
【００３０】
列ドライバ４は、表示パネル１の信号電極１３に接続され、電源装置２から供給される複数の駆動電圧（ＶGD、Ｖ１〜Ｖ４）から信号電圧を生成し、制御装置５からのタイミング制御信号に従って信号電極１３に信号電圧を印加する。
【００３１】
制御装置５は、行ドライバ３及び列ドライバ４の動作全体を制御する。例えば、行ドライバ３と列ドライバ４に走査電圧と信号電圧を出力するためのタイミング信号を供給する。
【００３２】
次に、このように構成された液晶表示装置の動作を説明する。
まず、電源装置２に電源が投入されると、電源装置２に基準電圧Ｖrefが入力される。電源装置２に入力された基準電圧Ｖrefは、駆動電圧用発生比較回路２１を介して昇圧回路２２に入力され、昇圧電圧Ｖprとして分圧回路２３に供給されると共に駆動電圧Ｖ４として外部に出力される。
【００３３】
電源投入直後は、昇圧回路２２の出力である昇圧電圧Ｖprが徐々に上昇する、昇圧電圧Ｖpr（＝Ｖ４）が所望の電圧値より小さい時には、分圧電圧Ｖｄ１は比較用基準電圧Ｖcrより小さい。この場合、比較回路２４１は、ローレベルの信号を反転回路２４２に入力し、反転回路２４２からハイレベルの信号がスイッチＳＷ１〜ＳＷ３のゲートに供給される。このハイレベルの信号により、スイッチＳＷ１〜ＳＷ３はオフし、一対のＮ型とＰ型オペアンプ２３１，２３２において、Ｐ型オペアンプ２３２の出力端がＮ型オペアンプ２３１の出力端から遮断される。従って、ギャップ電圧（微小抵抗ｒの両端間電圧）が小さいためにＰ型ＭＯＳトランジスタＴＰとＮ型ＭＯＳトランジスタＴＮが共にオンしても、これらのＰ型ＭＯＳトランジスタＴＰとＮ型ＭＯＳトランジスタＴＮを介して、大きな貫通電流が流れる事態を防止することができる。
【００３４】
電源投入からの時間の経過とともに昇圧電圧Ｖpr（＝Ｖ４）が次第に上昇し、所望の値より大きくなると、分圧電圧Ｖｄ１が比較用基準電圧Ｖcrより大きくなり、比較回路２４１はハイレベルの信号を反転回路２４２に出力する。反転回路２４２はローレベルの信号をスイッチＳＷ１〜ＳＷ３のゲートに供給し、スイッチＳＷ１〜ＳＷ３はオンする。これにより、一対のＮ型とＰ型オペアンプ２３１，２３２のＮ型ＭＯＳトランジスタＴＮとＰ型ＭＯＳトランジスタＴＰは共に出力端に接続され、所定のバランスを保ちながらオン・オフする。ここで、出力端の電圧Ｖ１〜Ｖ３が、ギャップ電圧を超えて上昇すると、Ｎ型オペアンプ２３１の出力段のＮ型ＭＯＳトランジスタＴＮがオンし、電圧を引き下げる。一方、出力端の電圧Ｖ１〜Ｖ３が、ギャップ電圧を超えて下降すると、Ｐ型オペアンプ２３２の出力段のＰ型ＭＯＳトランジスタＴＰがオンし、電圧を引き上げる。このようにして、電圧Ｖ１〜Ｖ３はほぼ所望の値に維持される。
【００３５】
行ドライバ３は、制御装置５から供給されたタイミング信号に従って、接地電圧ＶGDと駆動電圧Ｖ１〜Ｖ４の中から適切な走査電圧を選択し、選択状態の走査電極１１にあらかじめ定められた波形の選択信号を、非選択状態の走査電極１１にあらかじめ定められた波形の非選択信号を、それぞれ印加する。
【００３６】
列ドライバ４は、供給された画像信号に従って、接地電圧ＶGDと駆動電圧Ｖ１〜Ｖ４の中から適切な信号電圧を選択し、制御装置５からのタイミング信号に従って選択した信号電圧を各信号電極１３に印加する。
【００３７】
このようにして、表示パネル１の選択状態の走査電極１１と信号電極１３との交点で定義される画素に画像信号に従った画像を表示する。
【００３８】
上述したように、この発明の実施の形態にかかる電源装置は、電源投入時等の、昇圧電圧Ｖpr（＝Ｖ４）が所望の値より低い時には、Ｎ型オペアンプ２３１の出力端とＰ型オペアンプ２３２の出力端とを電気的に遮断する。従って、実質的に並列接続されている一対のオペアンプ２３１，２３２の出力段のＮ型ＭＯＳトランジスタＴＮとＰ型ＭＯＳトランジスタＴＰが共にオンして、大きな貫通電流が流れるのを防止することができ、電源装置を正常に起動することができる。
【００３９】
なお、この発明は、上記実施の形態に限定されず、種々の変形及び応用が可能である。
例えば、この実施の形態では、一対のＮ型オペアンプとＰ型オペアンプを構成するボルテージフォロア回路を３つ用いて４つの駆動電圧（Ｖ１〜Ｖ４）を得た。しかし、必要な駆動電圧の数に応じて、ボルテージフォロア回路の数を任意に変更することができる。
【００４０】
また、上記説明では、電源装置は、比較基準電圧Ｖcrと分圧電圧Ｖｄ１とを比較することにより、昇圧電圧Ｖprが所定電圧に達したか否かを判別した。しかし、昇圧電圧Ｖprの大きさが所定電圧に達したか否かを判別するための構成としては、上記実施の形態に限定されず、任意の構成とすることができる。
【００４１】
例えば、基準電圧Ｖrefが、通常時（定常動作時）の分圧電圧Ｖｄ１とほぼ等しい場合には、基準電圧Ｖrefと分圧電圧Ｖｄ１の大きさを比較することにより、昇圧電圧Ｖprが所定電圧に達したか否かを判別してもよい。この場合、分圧電圧Ｖｄ１が基準電圧Ｖrefより小さいときにスイッチＳＷ１〜ＳＷ３をオフする。
【００４２】
また、ギャップ電圧（微小抵抗ｒの両端間の電圧）と基準となる電圧とを比較し、ギャップ電圧が基準となる電圧以下の時にスイッチＳＷ１〜ＳＷ３をオフしてもよい。
【００４３】
また、上記説明では、昇圧電圧Ｖpr（＝Ｖ４）が定常電圧に達したときにスイッチＳＷ１〜ＳＷ３をオンしたが、大きな貫通電流の発生を防止できるならば、スイッチＳＷ１〜ＳＷ３をオンするタイミングは、任意である。例えば、昇圧電圧Ｖprが定常電圧より小さい場合であっても、ギャップ電圧が貫通電流を防止できる程度に大きい場合には、スイッチＳＷ１〜ＳＷ３をオンしてもよい。
【００４４】
昇圧電圧Ｖprが定常電圧の９０％の大きさであってもギャップ電圧が貫通電流を防止できる程度に大きい場合の電源装置の構成例を図３に示す。
図３に示すように、電源装置は、基準電圧Ｖrefを９／１０倍に分圧する抵抗ｒ１，ｒ２（抵抗値の比率１：９）を備えている。
【００４５】
この場合、分圧電圧Ｖｄ１の大きさが基準電圧Ｖrefの９／１０倍の大きさになるまで、スイッチＳＷ１〜ＳＷ３をオフし、オンされたＰ型ＭＯＳトランジスタＴＰとＮ型ＭＯＳトランジスタＴＮを介して大量の貫通電流が流れるのを防止する。分圧電圧Ｖｄ１の大きさが基準電圧Ｖrefの９／１０倍の大きさになった時点で、スイッチＳＷ１〜ＳＷ３をオンする。このようにしても、電源投入時等の、駆動電圧が十分大きくなる前にオンされたＰ型ＭＯＳトランジスタＴＰとＮ型ＭＯＳトランジスタＴＮを介して大量の貫通電流が流れないため、電源装置のシステムを安定して動作させることができる。
【００４６】
図３に示す電源装置の場合、抵抗ｒ１、ｒ２に貫通電流が常時流れてしまい、電力を消費してしまう。低消費電力で動作し、図３に示す電源装置と同様の効果を得ることができる電源装置を図４に示す。
【００４７】
図４の電源装置は、第１のボルテージフォロア回路２３−１の微少抵抗ｒと第２のボルテージフォロア回路２３−２の微少抵抗ｒとの間に、比較用抵抗ｒ３が配置されている。比較回路２４１には、基準電圧Ｖrefと、図３の電源装置の比較回路２４１に入力される電圧Ｖｄ１より比較用抵抗ｒ３による降下電圧分だけ大きな帰還電圧Ｖbackが入力される。そして、帰還電圧ｖbackが基準電圧Ｖrefより低い（未満の）ときにはスイッチＳＷ１〜ＳＷ３をオフし、帰還電圧Ｖbackが基準電圧Ｖref以上の時にはスイッチＳＷ１〜ＳＷ３をオンする。
【００４８】
このような構成でも、電源投入時等の、昇圧電圧Ｖprが十分に大きくなる前に、Ｎ型オペアンプ２３１の出力端とＰ型オペアンプ２３２の出力端とを電気的に遮断して、大きな貫通電流が流れるのを防止することができ、電源装置を安定に起動することができる。
基準電圧Ｖrefと、分圧電圧Ｖｄ１より大きな帰還電圧Ｖbackとを比較してスイッチＳＷ１〜ＳＷ３をオン・オフするため、図３に示す電源装置と同様に、昇圧電圧Ｖprがある程度の大きさになった時点でＮ型オペアンプ２３１とＰ型オペアンプ２３２とを動作させるため、電源装置２を安定に動作させることが可能である。さらに、図３に示す電源装置２の比較回路２４１に入力する一方の電圧を得るために必要であった抵抗ｒ１とｒ２を使用せずに済むため、図３に示す電源装置２と比較して消費電力を減少することができる。
【００４９】
なお、所望の電圧が生成できるならば、分圧抵抗Ｒ１〜Ｒ４及び微小抵抗ｒの物理的な構成は任意である。例えば、各抵抗は、単一の素子で形成される必要はなく、複数の抵抗素子の直列回路又は並列回路、及びこれらの組み合わせから構成されてもよい。また、抵抗素子から構成される分圧回路２３を示したが、直列接続された複数のコンデンサから構成される分圧回路を使用することも可能である。
【００５０】
上記説明では、スイッチＳＷ１〜ＳＷ３はＮ型電界効果トランジスタから構成されていた。しかし、スイッチＳＷ１〜ＳＷ３の構成は、任意の構成とすることができ、例えば、Ｐチャネル電界効果トランジスタから構成されていてもよく、リレースイッチから構成されていてもよい。
【００５１】
Ｐ型電界効果トランジスタからスイッチＳＷ１〜ＳＷ３を構成する場合には、Ｐ型電界効果トランジスタの電流路の一端を対応するＰ型オペアンプ２３２の出力端に接続し、他端を対応する出力端子Ｔ１〜Ｔ３に接続する。そして、そのゲートを、反転回路２４２を介さずに、比較回路２４１の出力端に直接接続する。Ｐチャネル電界効果トランジスタから構成されるスイッチＳＷ１〜ＳＷ３は、比較回路２４１から供給されるローレベルの信号によりオンし、ハイレベルの信号によりオフする。
【００５２】
このような構成によっても、実質的に並列接続されている一対のオペアンプの出力段のＰ型ＭＯＳトランジスタＴＰとＮ型ＭＯＳトランジスタＴＮが共にオンして、大きな貫通電流が流れるのを防止することができ、電源装置を正常に起動することができる。
さらに、反転回路を必要としないため、反転回路を省略することができ、電源装置の構成を簡素化することができる。
【００５３】
また、上記説明では、スイッチＳＷ１〜ＳＷ３をＰ型オペアンプの出力端に設けた。しかし、スイッチＳＷ１〜ＳＷ３をＮ型オペアンプの出力端に設け、ギャップ電圧が所定の大きさに満たないときにスイッチＳＷ１〜ＳＷ３をオフし、Ｎ型オペアンプと電源回路の出力端との電流路を遮断してもよい。
【００５４】
なお、図６（ａ）、（ｂ）はそれぞれ、Ｐ型オペアンプ、Ｎ型オペアンプの構成の一例を示す図であり、一対のオペアンプの一方の出力段にＰ型ＭＯＳトランジスタを、他方の出力段にＮ型ＭＯＳトランジスタを、それぞれ備えている構成のオペアンプであれば、オペアンプの構成は任意の構成とすることができる。
【００５５】
この発明の電源装置は、液晶表示素子の電源装置に限定されず、ＰＤＰ（プラズマディスプレイ）、ＥＬ（エレクトロルミネッセンス）パネル、ＦＥＤ（フィールドエミッションディスプレイ）等の表示装置に、複数階調及び／又は複数色を表示するための複数の電圧を必要とする、表示素子用電源として広く適用可能である。さらに、表示装置以外の装置に電力を供給する電源装置にも当然適用可能である。
【００５６】
【発明の効果】
以上説明したように、本発明の電源装置によれば、当該電源装置に電源が投入された直後等の、電圧発生手段への供給電圧が所定値以下の場合に、第１の増幅手段の出力端と第２の増幅手段の出力端との間に流れる電流を遮断する。このため、電圧発生手段への供給電圧が小さいために、第１の増幅素子のＮチャネル電界効果トランジスタと第２の増幅素子のＰチャネル電界効果トランジスタが実質的に同時にオンしても、オンした両トランジスタを介して大きな貫通電流が流れるのを防止することができる。従って、電源装置を正常に起動させることができ、表示素子を安定的に駆動することができる。
【図面の簡単な説明】
【図１】この発明の実施の形態にかかる液晶表示装置の構成を説明するためのブロック図である。
【図２】図１の電源装置の構成を示すブロック図である。
【図３】図２の電源装置の変形例を示すブロック図である。
【図４】図３の電源装置の変形例を示すブロック図である。
【図５】従来の電源装置の構成を示す図である。
【図６】（ａ）はＰ型オペアンプの回路図であり、（ｂ）はＮ型オペアンプの回路図である。
【図７】従来の電源装置の構成を示す図である。
【符号の説明】
１・・・表示パネル、２・・・電源装置、３・・・行ドライバ、４・・・列ドライバ、５・・・制御装置、１１・・・走査電極、１３・・・信号電極、２１・・・駆動電圧発生用比較回路、２２・・・昇圧回路、２３・・・分圧回路、２４・・・貫通電流防止回路、２３１・・・Ｎ型オペアンプ、２３２・・・Ｐ型オペアンプ、２４１・・・比較回路、２４２・・・反転回路、ＴN・・・Ｎ型ドライバトランジスタ、ＴP・・・Ｐ型ドライバトランジスタ
【図１】
0004146025.tif 000002
【図２】
0004146025.tif 000003
【図３】
0004146025.tif 000004
【図４】
0004146025.tif 000005
【図５】
0004146025.tif 000006
【図６】
0004146025.tif 000007
【図７】
0004146025.tif 000008