(57)【特許請求の範囲】
【請求項１】
基板にメモリを実装した光ディスクシステムにおいて、前記基板実装メモリを検査する基板実装メモリ検査装置であって、前記基板実装メモリの通常制御と検査制御との一方を選択切り換えする半導体装置と、前記システムの全体を制御するとともに前記半導体装置の選択切り換えを制御するシステム制御手段とを備え、前記半導体装置を、前記検査制御のための検査プログラムを有し、前記システム制御手段により検査制御側に切り換えることによって前記検査プログラムを起動し、前記基板実装メモリの検査制御の後に、その良否判定信号を検査結果として、前記システム制御手段に出力するよう構成した基板実装メモリ検査装置。
【請求項２】
半導体装置に、基板実装メモリに対する通常制御のためのメモリ制御手段と、前記基板実装メモリに対する検査制御のためのメモリ検査手段と、前記通常制御と前記検査制御との一方を選択切り換えするための選択手段とを設け、前記システム制御手段を、前記半導体装置による選択切り換えのために前記選択手段を制御するよう構成し、前記半導体装置を、前記検査制御のための検査プログラムを前記メモリ検査手段に有し、前記システム制御手段により前記選択手段を通じて前記検査制御側に切り換えることによって、前記メモリ検査手段により、検査プログラムを起動して自動的に前記検査制御を実行し、前記基板実装メモリの良否判定を行うとともに、前記検査プログラムの終了と同時に検査完了信号および良否判定信号を検査結果として、前記システム制御手段に出力するよう構成した請求項１に記載の基板実装メモリ検査装置。
【請求項３】
メモリ検査手段を、複数の基板実装メモリに対して、各基板実装メモリ毎に独立させて各検査結果を出力するよう構成した請求項２に記載の基板実装メモリ検査装置。
【請求項４】
メモリ検査手段を、その検査結果をメモリ制御手段による通常制御にフィードバックするよう構成し、前記メモリ制御手段を、前記メモリ検査手段による検査結果における基板実装メモリの良否判定に応じて、前記基板実装メモリのアドレス制御を変更するよう構成した請求項２または請求項３に記載の基板実装メモリ検査装置。
【請求項５】
メモリ検査手段を、基板実装メモリの容量の違いを判定するよう構成した請求項２から請求項４のいずれかに記載の基板実装メモリ検査装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、基板にメモリを実装したシステムにおいて、その基板実装メモリを検査する基板実装メモリ検査装置に関するものである。
【０００２】
【従来の技術】
従来、基板にメモリを実装したシステムにおいては、基板実装メモリのチップ不良と実装不良の検査を行う際に、基板に全ての部品が実装された状態でシステムを通常に動作させ、その出力状態によって基板実装メモリに対して良否判定することにより、検査を行っていた。
【０００３】
このような従来の検査方法について、基板実装メモリを用いて信号処理する光ディスク装置を一例に挙げて説明する。
図１３は従来の基板実装メモリ検査方法により基板実装メモリを検査する光ディスク装置の構成を示すブロック図であり、その動作を以下に説明する。図１３に示す光ディスク装置において、モータ１で回転させたディスク２からピックアップ３で読み取られたデータは、アンプ４を経由して、１つの半導体装置として構成されている復号用ＬＳＩ５に入力される。復号用ＬＳＩ５は、基板実装メモリ６をデータ保持のために使用して、アンプ４からの入力信号を復号処理し、スピーカ７に出力する。
【０００４】
なお、スピーカ７は入力信号を音声として出力する。また、復号用ＬＳＩ５は、ドライバ８を介してモータ１とピックアップ３を駆動し、ディスク２の再生状態を制御する。システム制御用マイコン９は復号用ＬＳＩ５に指令を発し、システム全体の動作を制御する。
【０００５】
上記の光ディスク装置においては、通常にディスク２の再生動作をさせたときのスピーカ７からの音声による出力状態を確認することにより、基板実装メモリ６に対する検査としていた。
【０００６】
ディスク再生動作の確認としては、復号用ＬＳＩ５が基板実装メモリ６を使用しない場合の確認と、復号用ＬＳＩ５が基板実装メモリ６を使用する場合の確認とがあり、復号用ＬＳＩ５が基板実装メモリ６を使用しない場合のスピーカ７からの出力状態が正常で、かつ復号用ＬＳＩ５が基板実装メモリ６を使用する場合のスピーカ７からの出力状態が異常な場合に、基板実装メモリ６がチップ不良または実装不良であると判断されていた。
【０００７】
【発明が解決しようとする課題】
しかしながら上記のような従来の基板実装メモリ検査方法によりシステム内の基板実装メモリを検査する場合には、システムの通常動作で検査を行うようにしているが、例えば耐振メモリ機能付きのＣＤシステムにおいては、通常４４．１ＫＨｚでＬｃｈとＲｃｈの２チャネルのデータに対する処理を１回行い、１チャネルのデータを基板実装メモリの１アドレスに書き込むので、通常再生時の基板実装メモリに対する１回の読み出しアクセス時間として１１．３μｓが必要になり、この読み出しアクセス時間を基準にした検査となるために、基板実装メモリの全アドレスにアクセスし終わるのに時間がかかり、全体として検査時間が長くなってしまうという問題点を有していた。
【０００８】
本発明は、上記従来の問題点を解決するもので、基板実装メモリを通常動作に無関係に検査を行うことができ、その検査時間を短縮することができる基板実装メモリ検査装置を提供する。
【０００９】
【課題を解決するための手段】
上記の課題を解決するために本発明の基板実装メモリ検査装置は、基板にメモリを実装した光ディスクシステムにおいて、前記基板実装メモリを検査する基板実装メモリ検査装置であって、前記基板実装メモリの通常制御と検査制御との一方を選択切り換えする半導体装置と、前記システムの全体を制御するとともに前記半導体装置の選択切り換えを制御するシステム制御手段とを備え、前記半導体装置を、前記検査制御のための検査プログラムを有し、前記システム制御手段により検査制御側に切り換えることによって前記検査プログラムを起動し、前記基板実装メモリの検査制御の後に、その良否判定信号を検査結果として、前記システム制御手段に出力するよう構成したことを特徴とする。
【００１０】
以上により、システム制御手段が、半導体装置に対して検査制御実行への選択切り換え指令を行うだけで、半導体装置により、基板実装メモリに対する検査を、通常制御時のメモリアクセス時間に関係なく、検査制御のための専用の検査プログラムを用いて短時間で実行することにより、その検査による良否判定信号を検査結果として、半導体装置から短時間で得ることができる。
【００１１】
【発明の実施の形態】
本発明の請求項１に記載の基板実装メモリ検査装置は、基板にメモリを実装した光ディスクシステムにおいて、前記基板実装メモリを検査する基板実装メモリ検査装置であって、前記基板実装メモリの通常制御と検査制御との一方を選択切り換えする半導体装置と、前記システムの全体を制御するとともに前記半導体装置の選択切り換えを制御するシステム制御手段とを備え、前記半導体装置を、前記検査制御のための検査プログラムを有し、前記システム制御手段により検査制御側に切り換えることによって前記検査プログラムを起動し、前記基板実装メモリの検査制御の後に、その良否判定信号を検査結果として、前記システム制御手段に出力するよう構成する。
【００１２】
請求項２に記載の基板実装メモリ検査装置は、請求項１に記載の半導体装置に、基板実装メモリに対する通常制御のためのメモリ制御手段と、前記基板実装メモリに対する検査制御のためのメモリ検査手段と、前記通常制御と前記検査制御との一方を選択切り換えするための選択手段とを設け、前記システム制御手段を、前記半導体装置による選択切り換えのために前記選択手段を制御するよう構成し、前記半導体装置を、前記検査制御のための検査プログラムを前記メモリ検査手段に有し、前記システム制御手段により前記選択手段を通じて前記検査制御側に切り換えることによって、前記メモリ検査手段により、検査プログラムを起動して自動的に前記検査制御を実行し、前記基板実装メモリの良否判定を行うとともに、前記検査プログラムの終了と同時に検査完了信号および良否判定信号を検査結果として、前記システム制御手段に出力するよう構成する。
【００１３】
請求項３に記載の基板実装メモリ検査装置は、請求項２に記載のメモリ検査手段を、複数の基板実装メモリに対して、各基板実装メモリ毎に独立させて各検査結果を出力するよう構成する。
【００１４】
請求項４に記載の基板実装メモリ検査装置は、請求項２または請求項３に記載のメモリ検査手段を、その検査結果をメモリ制御手段による通常制御にフィードバックするよう構成し、前記メモリ制御手段を、前記メモリ検査手段による検査結果における基板実装メモリの良否判定に応じて、前記基板実装メモリのアドレス制御を変更するよう構成する。
【００１５】
請求項５に記載の基板実装メモリ検査装置は、請求項２から請求項４のいずれかに記載のメモリ検査手段を、基板実装メモリの容量の違いを判定するよう構成する。
【００１６】
これらの構成によると、システム制御手段が、半導体装置に対して検査制御実行への選択切り換え指令を行うだけで、半導体装置により、基板実装メモリに対する検査を、通常制御時のメモリアクセス時間に関係なく、検査制御のための専用の検査プログラムを用いて短時間で実行することにより、その検査による良否判定信号を検査結果として、半導体装置から短時間で得ることを可能とする。
【００１７】
以下、本発明の実施の形態を示す基板実装メモリ検査装置について、図面を参照しながら具体的に説明する。
（実施の形態１）
本発明の実施の形態１の基板実装メモリ検査装置を説明する。
【００１８】
図１は本実施の形態１の基板実装メモリ検査装置の構成を示すブロック図である。図１において、１０は例えばＣＤシステム等において１つの半導体装置を構成する復号用ＬＳＩ、１１は検査対象である基板実装メモリ、１２はシステム制御用マイコンである。復号用ＬＳＩ１０には、基板実装メモリ１１を通常に制御するための通常制御器１３と、基板実装メモリ１１に対する検査処理を制御するための検査器１４と、通常制御器１３および検査器１４の接続線を切り換える選択器１５が内蔵されている。
【００１９】
以上のように構成された基板実装メモリ検査装置について、その動作を以下に説明する。
通常制御器１３はシステムの通常動作時に基板実装メモリ１１を制御するのに使用され、検査器１４は検査時に基板実装メモリ１１を制御するのに使用される。選択器１５は、システムの通常動作を行うのか基板実装メモリ１１に対する検査処理を行うのかよって、システムの通常動作を行うための通常制御器１３および基板実装メモリ１１に対する検査処理を実行するための検査器１４と、基板実装メモリ１１との接続を切り換えるために使用される。また、選択器１５は、システム制御用マイコン１２によって、その接続切り換え動作が制御される。
【００２０】
図２は同実施の形態１における検査器１４の構成を示すブロック図であり、図１において選択器１５が検査器１４と基板実装メモリ１１とを接続しているものとして、その場合の動作を以下に説明する。
【００２１】
システム制御用マイコン１６からの指令をインターフェイス１７が受け取り、検査プログラム１８を起動する。起動された検査プログラム１８は、タイマ１９で時間管理を行いながらデコーダ２０により内部制御信号を生成する。デコーダ２０は、制御信号発生器２１、アドレス発生器２２、書込データ発生器２３、判定器２４に対して、内部制御信号を出力してそれぞれの動作を制御する。
【００２２】
制御信号発生器２１は基板実装メモリ２５に対する書き込み読み出しのための制御信号を発生する。アドレス発生器２２は基板実装メモリ２５に対するアドレス信号を発生する。書込データ発生器２３は基板実装メモリ２５に対する書込データ信号を発生する。
【００２３】
判定器２４は、基板実装メモリ２５からの読み出しデータが入力され、デコーダ２０から入力される書込データと照合して、基板実装メモリ２５の良否判定を行い、その判定結果をインターフェィス１７に出力する。インターフェイス１７は、検査プログラム１８の終了と同時に、検査の完了を示す検査完了信号と、基板実装メモリ２５の良否を示す良否判定信号とを検査結果として、システム制御用マイコン１６に出力する。
【００２４】
したがって、システム制御用マイコン１６は、検査開始の指令を検査器１４に対して発行した後、検査器１４からの検査完了信号と良否判定信号の状態を観測することで、検査の終了を認識して良否判定の結果を得る。
【００２５】
図３は図２のように構成された検査器１４における検査の流れを示したタイミングチャートであり、その内容を以下に説明する。
まず、検査プログラム１８は、システム制御用マイコン１６から発行された検査開始指令を受けて検査を開始し、検査中のある時点で、判定器２４によって異常の判定がなされて、良否判定信号を「異常」を表す「１」に変化させてインターフェイス１７に転送する。その後、検査プログラム１８は、その全処理内容を終了すると、検査完了信号を「完了」を表す「１」に変化させてインターフェイス１７に転送する。
【００２６】
システム制御用マイコン１６は、インターフェイス１７から出力される検査完了信号を確認することで検査の完了を認識し、良否判定信号を確認することで基板実装メモリ２５の異常を認識する。
【００２７】
最後に、システム制御用マイコン１６から検査プログラム１８に対して、インターフェイス１７を通じて検査終了の指令を発行することにより、検査器１４は基板実装メモリ２５に対する検査を終了する。
【００２８】
以上の説明は基板実装メモリ２５に異常が発生した場合のものであり、異常が発生しない場合は、良否判定信号は「１」に変化せず、検査完了信号だけが「１」に変化することになる。
【００２９】
図４および図５は本実施の形態１における検査器１４での検査プログラム１８の一例を示すフローチャートである。このフローチャートは、「０」から「３」までの４つのアドレスを持ち、基板実装メモリ２５が使用される場合を示しており、その内容を以下に説明する。
【００３０】
検査器１４は、システム制御用マイコン１６から発行された検査開始指令を受けて検査プログラム１８による検査処理を開始し、その検査プログラム１８に従って以下の検査処理を進めていく。
【００３１】
まず、「０」から「３」までのアドレスに対して順に「０」、「１」、「０」、「１」のデータを書き込んでいく（ステップＳ４０１）。その後、「０」から「３」までのアドレスに対して順にデータを読み出して、それぞれ書き込んだデータと一致するかを判定する（ステップＳ４０２）。
【００３２】
次に、「０」から「３」までのアドレスに対して順に「１」、「０」、「１」、「０」のデータを書き込んでいく（ステップＳ４０３）。その後、「０」から「３」までのアドレスに対して順にデータを読み出して、それぞれ書き込んだデータと一致するかを判定する（ステップＳ４０４）。
【００３３】
その次に、「０」から「３」までのアドレスに対して順に「０」、「１」、「０」、「１」のデータを書き込んでいく（ステップＳ４０５）。その後、「０」から「３」までのアドレスに対して順にデータを読み出して、それぞれ書き込んだデータと一致するかを判定する（ステップＳ４０６）。
【００３４】
最後に、検査完了信号を「１」にして（ステップＳ４０７）検査プログラム１８を終了する。上記の各読み出しデータの判定で一度でもデータの不一致が起きれば即座に良否判定信号を「１」にしておく。
【００３５】
以上の検査プログラム１８による検査処理により、基板実装メモリ２５の全てのアドレスに対してデータ「０／１」の書き込みおよび読み出しが有効であることが確認できる。
【００３６】
図６は本実施の形態１の基板実装メモリ検査装置を備えたＣＤシステムにおける検査器による検査時間の一例を示すタイミングチャートである。本図では、一例として、耐振メモリ機能付きのＣＤシステムにおける検査時間を示しており、その内容を以下に説明する。
【００３７】
上２段のチャートは従来の基板実装メモリ検査における基板実装メモリに対するアクセス信号の状態を示している。上側は書き込みアクセス信号で、下側は読み出しアクセス信号である。例えば耐振メモリ機能付きのＣＤシステムにおいては、通常、サンプリング周波数として４４．１ＫＨｚが用いられており、そのクロックを基準にして、ＬｃｈとＲｃｈの２チャネルのデータ処理を１回行い、１チャネルのデータを基板実装メモリ１アドレスに書き込むので、通常再生を行うためには、１１．３μｓに１回の読み出しアクセスを行うことになる。
【００３８】
処理されたデータを連続した正常な出力波形にするためには、この読み出し処理を周期的に連続して行わなければならない。書き込みアクセスは、読み出しアクセスの周期に合わせ、かつ、位相をずらして行うことになる。したがって、上２段のチャートは本チャートのようなタイミングとなる。
【００３９】
一方、下２段のチャートは本実施の形態の基板実装メモリ検査装置における基板実装メモリに対するアクセス信号の状態を示している。上側は書き込みアクセス信号で、下側は読み出しアクセス信号である。本実施の形態の基板実装メモリ検査装置においては、通常再生による基板実装メモリ検査を行うものではなく、上記の通常再生時における１１．３μｓの読み出しアクセス周期の制約が無視できるため、可能な限り短い時間のアクセスを行うことで、単位時間当たりに、より多くのアクセスを行ってより多くのアドレスを検査することが可能になる。
【００４０】
本チャートの例では従来の検査での４倍のアクセスを行うため、同品質の検査を行う場合、検査時間が４分の１になる。
より詳細な例として、上記耐振メモリ機能付きのＣＤシステムにおいて、基板実装メモリとして（２の２２乗）個のアドレスを持つダイナミックランダムアクセスメモリ（ＤＲＡＭ）を使用する場合、従来の基板実装メモリ検査では、全てのアドレスを検査するのに、（２の２２乗）×（１１．３μｓ）＝４７秒の時間がかかることになる。
【００４１】
一方、本実施の形態の基板実装メモリ検査装置による検査では、ダイナミックランダムアクセスメモリの仕様を考慮して、読み出しアクセスの周期を３６０ｎｓで行うとすると、全てのアドレスを検査するのに、（２の２２乗）×（３６０ｎｓ）＝１．５秒の時間がかかることになる。
【００４２】
以上のように、同じ内容の検査を行う場合、検査時間が約３１分の１になることになる。
（実施の形態２）
本発明の実施の形態２の基板実装メモリ検査装置を説明する。
【００４３】
図７は本実施の形態２の基板実装メモリ検査装置における検査器の構成を示すブロック図である。ここでは、図１に示す検査器１４に接続される基板実装メモリとして２個の基板実装メモリ３５、３６が接続される場合の例を示すものであり、その内容を以下に説明する。
【００４４】
検査器１４において、システム制御用マイコン２６からの指令をインターフェイス２７が受け取り、検査プログラム２８を起動する。起動された検査プログラム２８は、タイマ２９で時間管理を行いながらデコーダ３０により内部制御信号を生成する。デコーダ３０は、制御信号発生器３１、アドレス発生器３２、書込データ発生器３３、判定器３４に対して、それぞれに応じた内部制御信号を出力することにより、それぞれの動作を制御する。
【００４５】
制御信号発生器３１は、基板実装メモリ（Ａ）３５と基板実装メモリ（Ｂ）３６に対して、それらの書き込みおよび読み出し等の制御信号を発生する。アドレス発生器３２は、基板実装メモリ（Ａ）３５と基板実装メモリ（Ｂ）３６に対して、それらの書き込みおよび読み出し等の制御対象のアドレス信号を発生する。書込データ発生器３３は、基板実装メモリ（Ａ）３５と基板実装メモリ（Ｂ）３６に対する書込データ信号を発生する。判定器３４は、基板実装メモリ（Ａ）３５と基板実装メモリ（Ｂ）３６からの読み出しデータ信号が入力され、デコーダ３０から入力される書込データと照合して、基板実装メモリ（Ａ）３５と基板実装メモリ（Ｂ）３６のそれぞれにおける良否判定を行い、その判定結果をインターフェィス２７に出力する。
【００４６】
インターフェイス２７は、検査プログラム２８の終了と同時に、検査の完了を示す検査完了信号と基板実装メモリ（Ａ）３５の良否を示す良否判定信号と基板実装メモリ（Ｂ）３６の良否を示す良否判定信号とを、検査結果としてシステム制御用マイコン２６に出力する。
【００４７】
以上のようにして、システム制御用マイコン２６は基板実装メモリ（Ａ）３５と基板実装メモリ（Ｂ）３６に対して良否判定信号を別個に受け取ることができるため、どちらの基板実装メモリに異常が存在するのかを、確実に認識することが可能である。
【００４８】
なお、上記の例は基板実装メモリが２個接続された場合であるが、基板実装メモリがＮ（複数）個接続された場合も同様にして、各メモリの異常を個別に認識することが可能である。
【００４９】
図８は図７に示す本実施の形態２における検査器１４での検査の流れを示すタイミングチャートであり、その内容を以下に説明する。
検査器１４は、システム制御用マイコン２６から発行された検査開始指令を受けて検査プログラム２８による検査処理を開始し、判定器３４による異常判定がされずに基板実装メモリ（Ａ）３５の検査を終了して、判定器３４から良否判定信号を「異常」を表す「１」に変化させずにインターフェイス２７に転送する。
【００５０】
続いて、基板実装メモリ（Ｂ）３６の検査を開始し、基板実装メモリ（Ｂ）３６の検査中のある時点で、判定器３４によって異常の判定がなされて、良否判定信号を「異常」を表す「１」に変化させてインターフェイス２７に転送する。検査プログラム２８は、プログラムの全処理内容を終了すると、検査完了信号を「完了」を表す「１」に変化させてインターフェイス２７に転送する。
【００５１】
システム制御用マイコン２６は、インターフェイス２７から出力される検査完了信号を確認することで検査の完了を認識し、基板実装メモリ（Ａ）３５に対する良否判定信号と基板実装メモリ（Ｂ）３６に対する良否判定信号とを確認し、基板実装メモリ（Ａ）３５が正常であることと基板実装メモリ（Ｂ）３６が異常であることを認識する。
【００５２】
最後に、システム制御用マイコン２６から検査終了指令を発行すること、検査器１４は基板実装メモリに対する検査処理を終了する。
なお、以上の説明は、基板実装メモリ（Ａ）３５が正常で基板実装メモリ（Ｂ）３６に異常が発生した場合のものであり、基板実装メモリ（Ａ）３５と基板実装メモリ（Ｂ）３６の異常の組み合わせが上記例と異なる場合においても、良否判定信号の組み合わせを確認することで異常の組み合わせの認識が可能である。
【００５３】
したがって、複数の基板実装メモリが使用されるシステムにおいて、従来、基板上に実装された良品および不良品を含む全ての基板実装メモリを置き換えることで対応していた不良実装基板を、異常の確認された基板実装メモリだけを置き換えることにより対応できるようになり、正常で良品な基板実装メモリまでも廃棄することなく、それらの良品な基板実装メモリを有効活用することができる。
（実施の形態３）
本発明の実施の形態３の基板実装メモリ検査装置を説明する。
【００５４】
図９は本実施の形態３の基板実装メモリ検査装置の構成を示すブロック図である。図９において、３７は１つの半導体装置として構成された復号用ＬＳＩ、３８は基板実装メモリ、３９はシステム制御用マイコンである。復号用ＬＳＩ３７には、基板実装メモリ３８に対して通常に制御するための通常制御器４０および検査処理を制御するための検査器４１と、それぞれの基板実装メモリ３８との接続を切り換える選択器４２とが内蔵されている。また、検査器４１は、検査結果を通常制御器４０に対しても出力するように構成されている。
【００５５】
以上のように構成された基板実装メモリ検査装置について、その動作を以下に説明する。
通常制御器４０はシステムの通常動作時に基板実装メモリ３８を制御するのに使用され、検査器４１は検査時に基板実装メモリ３８を制御するのに使用される。選択器４２は、システムの通常動作を行うのか基板実装メモリの検査を行うのかによって、通常制御器４０および検査器４１の基板実装メモリ３８との接続を切り換えるために使用される。選択器４２は、システム制御用マイコン３９によって、その接続切り換えが制御される。
【００５６】
また、検査器４１は基板実装メモリ３８に対する検査結果を通常制御器４０に出力し、通常制御器４０は、入力された検査結果の内容により、基板実装メモリ３８に対する制御を変更する。
【００５７】
図１０は本実施の形態３における通常制御器内の基板実装メモリに対するアドレス発生を行う部分の構成を示すブロック図である。本図では、図９の基板実装メモリ３８を、基板実装メモリ４４のようにリングメモリとして使用する場合の構成を示しており、その内容を以下に説明する。
【００５８】
データロード機能付きカウンタ４３の出力は基板実装メモリ４４に対するアドレス信号として使用される。検査結果４５は検査器４１からフィードバックされたものであって異常の発生した不良アドレスを指し示しており、レジスタ４６に格納された後に一致検出器４７に入力される。
【００５９】
一致検出器４７は、データロード機能付きカウンタ４３の出力とレジスタ４６の出力を比較し、一致した場合はインクリメンタ４８を起動して、データロード機能付きカウンタ４３に不良アドレスの次のアドレスを設定する。
【００６０】
したがって、検査結果４５が不良アドレスの存在を示していない場合には、データロード機能付きカウンタ４３が連続してカウントする値が、基板実装メモリ４４に対するアドレス信号となり、検査結果４５が不良アドレスの存在を示している場合には、データロード機能付きカウンタ４３が不良アドレスをとばしてカウントする値が基板実装メモリ４４に対するアドレス信号となる。
【００６１】
図１１は本実施の形態３におけるアドレス発生器の動作を示すタイミングチャートである。本図では、アドレスが「０」から「７」までの７つのアドレスを持つ基板実装メモリ４４を使用する場合の図１０のアドレス発生部におけるアドレス発生の流れを示しており、その内容を以下に説明する。
【００６２】
ここでは、基板実装メモリ４４をリングメモリとして使用するので、アドレスが「０」から「７」まで順に変化していき、「７」の次は「０」に戻ってきて同様の変化を繰り返す。従って、アドレス「２」、「６」が不良アドレスだとすると、図１に示すように、基板実装メモリ検査による検査結果が通常制御に反映されない構成の場合には、上段チャートのように不良アドレスにアクセスする時点でデータ異常を起こす。
【００６３】
図１０に示すように、基板実装メモリ検査による検査結果が通常制御に反映される構成の場合には、下段のチャートのようになり、不良アドレスをとばしてリングメモリを構成できるためデータ異常を起こさない。
【００６４】
したがって、基板実装メモリ４４に不良アドレスが存在しても、正常に使用することが可能になるため、実装基板自体を不良にすることがなくなり、実装基板の歩留まりを向上させることが可能になる。
（実施の形態４）
本発明の実施の形態４の基板実装メモリ検査装置を説明する。
【００６５】
図１２は本実施の形態４の基板実装メモリ検査装置における検査プログラムのフローチャートである。本図では、基板実装メモリの容量の違いを判定するための処理を、本検査装置による検査処理とする場合を示しており、その内容を以下に説明する。
【００６６】
図１２においては、「０」から「３」までの４つのアドレスを持ち、データビット幅が１ビットである基板実装メモリと、「０」から「７」までの８つのアドレスを持ち、データビット幅が１ビットである基板実装メモリとの容量判定を想定している。
【００６７】
容量判定を開始すると、まず最初に、アドレス「３」にデータを「０」を書き込み、続いて、アドレス「７」にデータを「１」を書き込む（ステップＳ１２１）。その後、アドレス「３」のデータを読み出し（ステップＳ１２２）、読み出したデータが「１」であるなら、アドレス「３」とアドレス「７」の区別がないということになり、アドレスビットのＭＳＢを認識していないことになるので、被検査対象の基板実装メモリは「０」から「３」までの４つのアドレスを持っていると認識する（ステップＳ１２３、Ｓ１２５）。
【００６８】
一方、同様にして読み出したデータが「０」であるなら、アドレス「３」とアドレス「７」の区別があるということになり、アドレスビットのＭＳＢを認識していることになるので、被検査対象の基板実装メモリは「０」から「７」までの８つのアドレスを持っていると認識する（ステップＳ１２３、Ｓ１２４）。
【００６９】
以上の流れをもって、容量判定を終了する。
以上の容量判定の検査プログラムを実行することで、システム制御用マイコンが内蔵するマイクロプログラムが自分自身で基板実装メモリの容量を判定することができるため、外部からマイクロプログラムに基板実装メモリの容量を設定する必要が無くなる。
【００７０】
したがって、基板実装メモリの容量の違いをバリエーション持つシステムにおいて、容量の異なるメモリを基板に実装する以外の変更を加えることなく全てのシステムを構成することが可能になる。そのことにより、基板の共通化が進み製造コストを下げることが可能になる。
【００７１】
【発明の効果】
以上のように本発明によれば、システム制御手段が、半導体装置に対して検査制御実行への選択切り換え指令を行うだけで、半導体装置により、基板実装メモリに対する検査を、通常制御時のメモリアクセス時間に関係なく、検査制御のための専用の検査プログラムを用いて短時間で実行することにより、その検査による良否判定信号を検査結果として、半導体装置から短時間で得ることができる。
【００７２】
そのため、基板実装メモリに対して、通常動作に無関係に検査を実行することができ、最適化された検査を行えるため、基板実装メモリのチップ不良と実装不良の検査に要する検査時間を短縮することができ、検査コストを低減することができる。
【００７３】
また、複数個の基板実装メモリに対して独立した検査を行うことができる。
そのため、異常の発生した基板実装メモリだけの置き換えで、それによる不良実装基板を良品として使用することができ、正常な基板実装メモリを有効に活用することができる。
【００７４】
また、基板実装メモリの検査結果として不良アドレスの情報を通常のアドレス制御器にフィードバックして、基板実装メモリからその正常なアドレスだけを選択して使用することができる。
【００７５】
そのため、不良アドレスが存在する基板実装メモリを置き換えることなく実装基板を使用することができ、基板実装メモリのチップ不良による実装基板不良を軽減することができる。
【００７６】
また、基板実装メモリの容量判定を検査で行うことができる。
そのため、基板実装メモリの容量の違いをバリエーションに持つシステムにおいても、容量の異なる基板実装メモリの実装する以外の変更を加えることなく、全てのシステムを構成することが可能になり、基板の共通化を進めることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１の基板実装メモリ検査装置の構成を示すブロック図
【図２】同実施の形態１における検査器の構成を示すブロック図
【図３】同実施の形態１における検査器の動作を示すタイミングチャート
【図４】同実施の形態１における検査器による検査プログラムの一例を示すフローチャートの第１部分
【図５】同実施の形態１における検査器による検査プログラムの一例を示すフローチャートの第２部分（図４のフローチャートから続く部分）
【図６】同実施の形態１の基板実装メモリ検査装置を備えたＣＤシステムにおける検査器による検査時間の一例を示すタイミングチャート
【図７】本発明の実施の形態２の基板実装メモリ検査装置における検査器の構成を示すブロック図
【図８】同実施の形態２における検査器の動作を示すタイミングチャート
【図９】本発明の実施の形態３の基板実装メモリ検査装置の構成を示すブロック図
【図１０】同実施の形態３における通常制御器内の基板実装メモリアドレス発生器の構成を示すブロック図
【図１１】同実施の形態３におけるアドレス発生器の動作を示すタイミングチャート
【図１２】本発明の実施の形態４の基板実装メモリ検査装置の容量判定を行う検査プログラムのフローチャート
【図１３】従来の基板実装メモリ検査方法により検査する光ディスク装置の構成を示すブロック図
【符号の説明】
１    モータ
２    ディスク
３    ピックアップ
４    アンプ
５    復号用ＬＳＩ
６    基板実装メモリ
７    スピーカ
８    ドライバ
９    システム制御用マイコン
１０    復号用ＬＳＩ（半導体装置）
１１    基板実装メモリ
１２    システム制御用マイコン
１３    通常制御器
１４    検査器
１５    選択器
１６    システム制御用マイコン
１７    インターフェィス
１８    検査プログラム
１９    タイマ
２０    デコーダ
２１    制御信号発生器
２２    アドレス発生器
２３    書込データ発生器
２４    判定器
２５    基板実装メモリ
２６    システム制御用マイコン
２７    インターフェィス
２８    検査プログラム
２９    タイマ
３０    デコーダ
３１    制御信号発生器
３２    アドレス発生器
３３    書込データ発生器
３４    判定器
３５    基板実装メモリ（Ａ）
３６    基板実装メモリ（Ｂ）
３７    復号用ＬＳＩ（半導体装置）
３８    基板実装メモリ
３９    システム制御用マイコン
４０    通常制御器
４１    検査器
４２    選択器
４３    データロード機能付カウンタ
４４    基板実装メモリ
４５    検査結果
４６    レジスタ
４７    一致検出器
４８    インクリメンタ
【図１】
0004090204.tif 000002
【図２】
0004090204.tif 000003
【図３】
0004090204.tif 000004
【図４】
0004090204.tif 000005
【図５】
0004090204.tif 000006
【図６】
0004090204.tif 000007
【図７】
0004090204.tif 000008
【図８】
0004090204.tif 000009
【図９】
0004090204.tif 000010
【図１０】
0004090204.tif 000011
【図１１】
0004090204.tif 000012
【図１２】
0004090204.tif 000013
【図１３】
0004090204.tif 000014