(57)【特許請求の範囲】
【請求項１】
所定の判定基準電圧に従って論理判定する論理回路を内部に備えた電子機器の誤動作を防止する誤動作防止回路であって、
前記電子機器の正極電源端子と前記論理回路の正極入力端子との間に接続される第１のインダクタンス素子と、
前記電子機器の負極電源端子と前記論理回路の負極入力端子との間に接続される第２のインダクタンス素子と、
前記正極電源端子から前記負極入力端子へ電流が流れるのを阻止するように接続された第１の整流素子と、
前記正極入力端子から前記負極電源端子へ電流が流れるのを阻止するように接続された第２の整流素子とを備えたことを特徴とする誤動作防止回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、誤動作防止回路に関し、特に、論理回路を内部に有する電子機器、例えば携帯電話機等が、静電気によって誤動作するのを防止する誤動作防止回路に関する。
【０００２】
【従来の技術】
携帯電話機のように、内部に論理回路を有しディジタル方式で動作する電子機器は、そのケースがプラスチック等の絶縁物質で作られているため、ポケットや鞄に入れて持ち運ぶと、摩擦によって静電気を帯び、この静電気のために電子機器が誤動作することがあるため、従来より種々の対策が講じられてきた。
【０００３】
図４は、従来の誤動作防止回路を備えた電子機器の第１の例の回路図である。この電子機器は、電源２と内部回路３とを有し、内部回路３は複数の論理回路ＩＣ１、ＩＣ２、・・・・・・を有する。尚、図４には論理回路は２個のみ示されている。また、携帯電話機等では電源２として電池が使用される。
【０００４】
誤動作防止回路１１は、正極電源端子２ａと内部回路３の正極入力端子３ａとの間に接続される第１のインダクタンス素子Ｌ１と、負極電源端子２ｂと内部回路３の負極入力端子３ｂとの間に接続される第２のインダクタンス素子Ｌ２とで構成される。尚、インダクタンス素子にはコイルが使用される。
【０００５】
この誤動作防止回路１１の動作を、図４及び図６を参照しながら説明する。
正極電源端子２ａに正電荷が飛び込んで来た場合、正電荷は第１のインダクタンス素子Ｌ１を通って内部回路３の正極入力端子３ａに流入する。この時、図６（ａ）に示すように過渡現象により内部回路３の正極入力端子３ａの電圧は一時的に上昇するが、すぐに元の値に戻る。この時には、正極入力端子３ａと負極入力端子３ｂとの間の電位差を増大させ、この電位差が論理判定基準電圧より低くなることはないため誤動作は起こらない。
【０００６】
一方、正極電源端子２ａに負電荷が飛び込んだ場合、負電荷は第１のインダクタンス素子Ｌ１を通って正極入力端子３ａに流入する。この時には、図６（ｂ）に示すように、正極入力端子３ａの電圧が急激に降下するがすぐに元の値に戻る。この急激な電圧の低下によって、正極入力端子３ａの電圧が論理判定基準電圧以下に下がる場合があり、誤動作を起こすことがある。
【０００７】
また、負極電源端子２ｂに正電荷が飛び込んだ場合には、正電荷は第２のインダクタンス素子Ｌ２を通って負極入力端子３ｂに流入し、負極入力端子３ｂの電圧を上昇させる。これは負極入力端子３ｂを基準にして正極入力端子３ａを見た時、正極入力端子３ａの電圧が低くなっていることになり、図６（ｂ）に示したものと同じ現象が生じていることになる。従って、正極入力端子３ａと負極入力端子３ｂとの間の電位差が論理判定基準電圧より小さくなった時に誤動作を起こすことになる。
【０００８】
さらに、負極電源端子２ｂに負電荷が飛び込んだ場合には、負電荷は第２のインダクタンス素子Ｌ２を通って負極入力端子３ｂに流入し、負極入力端子３ｂの電圧を低下させる。これを負極入力端子３ｂを基準にして正極入力端子３ａを見た時、正極入力端子３ａの電圧が上昇したことになり、図６（ａ）に示したものと同じ現象を生じていることになる。従って、正極入力端子３ａと負極入力端子３ｂとの間の電位差が論理判定基準電圧より大きくなり、誤動作を起こすことはない。
【０００９】
図５は、従来の誤動作防止回路を備えた電子機器の第２の例の回路図である。この誤動作防止回路１２は、４個の整流素子Ｄ１〜Ｄ４を全波整流型ブリッジ回路に組んだもので構成され、電源端子２ａ、２ｂと、内部回路３の入力端子３ａ、３ｂとの間に接続される。整流素子Ｄ１〜Ｄ４には順方向電圧降下ＶＦの低いショットキ・ダイオード等が使用される。
【００１０】
この誤動作防止回路１２の動作について図５及び図７を参照して説明する。
正極電源端子２ａに正電荷が飛び込んだ場合、正電荷は整流素子Ｄ３を通って正極入力端子３ａの電圧を、図７（ａ）に示すように、一時的に上昇させるが、すぐに元の値に戻る。これは、正極入力端子３ａと負極入力端子３ｂとの間の電位差を増大させる方向であるからこの電位差が論理判定基準電圧より低くなることはなく、誤動作は起こらない。
【００１１】
一方、正極電源端子２ａに負電荷が飛び込んだ場合には、負電荷は整流素子Ｄ１を通って負極入力端子３ｂに流入し、図７（ｂ）に示すように、負極入力端子３ｂの電圧を下げる。これは、正極入力端子３ａと負極入力端子３ｂとの間の電位差を増大させる方向であるから、この電位差が論理判定基準電圧より低くなることはなく、誤動作は起こらない。
【００１２】
また、負極電源端子２ａに正電荷が飛び込んだ場合には、正電荷は整流素子Ｄ２を通って正極入力端子３ａに入力し、図７（ｃ）に示すように、正極入力端子３ａの電圧を上昇させる。この場合は、図７（ａ）において説明した場合と同じ理由で誤動作は起こらない。
【００１３】
さらに、負極電源端子２ａに負電荷が飛び込んだ場合には、負電荷は整流素子Ｄ４を通って負極入力端子３ｂに流入し、図７（ｄ）に示すように、負極入力端子３ｂの電圧を低下させる。この場合には、図７（ｂ）で説明したのと同じ理由で、誤動作は起こらない。
【００１４】
上記説明から明らかなように、４個の整流素子Ｄ１〜Ｄ４を全波整流ブリッジ回路に組んだ誤動作防止回路１２においては、正負電源端子２ａ、２ｂのいずれに正電荷または負電荷が飛び込んで来ても、常に正電荷は正極入力端子３ａに、負電荷は負極入力端子３ｂに流入するので、正極入力端子３ａと負極入力端子３ｂとの間の電位差が論理判定基準電圧より低くなることはなく、電子機器の誤動作を防止することができる。
【００１５】
【発明が解決しようとする課題】
しかし、上記従来の誤動作防止回路においては、次のような問題点が未解決のまま残されている。
すなわち、第１従来例の場合には、電源端子に静電気が飛び込むと、その電荷が正の電荷であろうと負の電荷であろうと全て電荷が飛び込んだ端子からインダクタンス素子Ｌ１、Ｌ２を通って回路側に流れる。以下に、電荷が正電荷の場合と負電荷の場合について各々説明する
【００１６】
（１）正の電荷が正極電源端子から入り込んだ場合を考える。正の電荷が入って来るので、正極電源端子２ａは一時的に電位が上がる。これに伴い、第１のインダクタンス素子Ｌ１を通過する電荷によって内部回路３の正極入力端子３ａの電位が上がる。
【００１７】
（２）次に負の電荷が正極電源端子２ａから入り込んだ場合を考える。負電荷が入って来るので正電源端子２ａは一時的に電位が下がる。これに伴い、第１のインダクタンス素子Ｌ１を通過する電荷によって内部回路３の正極入力端子３ａの電位が下がる。
【００１８】
これら２つの状態を比べると、同量の電荷（電圧）を印加した場合、後者の方が前者の方よりも誤動作に弱い。この理由は、電源電圧の低下とともに論理回路の保持している値が論理判定レベルより下がり、電子機器が誤動作を起こすからである。
【００１９】
集積回路において、電源端子のノイズに対する誤動作の余裕は、一般に電源電圧の正の変化より負の変化の方が誤動作が起き易い。また、接地側電源端子も同様に負の変化より正の変化の方が誤動作が起き易い。
【００２０】
このことをもう少し詳しく説明する。以下、理解し易くするため内部回路２の論理回路が２つつながった場合を考える。また、モデルを単純化するため、以下のように仮定する。
（１）一方の論理回路の電源電圧が変動し、他方の電源電圧は変動しない。
（２）接地側では、論理回路間に電位差が生じないものとする。
（３）論理素子はＣ−ＭＯＳで、出力電圧は高レベルＨはＶｃｃ、低レベルＬは０Ｖを出すものとする。
【００２１】
まず、出力側の論理回路ＩＣ１の正極入力端子３ａに正電荷が加わったときを考える。この時、論理回路ＩＣ１の正極入力端子３ａにはＶｃｃ＋ΔＶの電圧がかかるとする。その時の出力の電圧はＶｃｃ＋ΔＶとなる。この時には、受け側の論理回路ＩＣ２での論理判定レベルはＶｃｃ／２なので、
Ｖｃｃ＋ΔＶ＞Ｖｃｃ／２
となり、論理判定を間違えることはない。
【００２２】
次に、出力側の論理回路ＩＣ１の正極入力端子３ａに負電荷が加わった場合に、論理回路ＩＣ１の正極入力端子３ａにはＶｃｃ−ΔＶの電圧がかかるとする。そのときの出力電圧はＶｃｃ−ΔＶとなる。この時には、受け側の論理回路ＩＣ２での論理判定レベルはＶｃｃ／２なので、
Ｖｃｃ−ΔＶ＞Ｖｃｃ／２
を満たさなくなる電圧、つまり、
ΔＶ＞Ｖｃｃ／２
で論理判定を間違える。
【００２３】
次に、受け側の論理回路ＩＣ２の正極入力端子３ａに正電荷が加わったとき、論理回路ＩＣ２の正極入力端子３ｃには、Ｖｃｃ＋ΔＶの電圧がかかるとする。この時には、受け側の論理回路ＩＣ２での論理判定レベルは（Ｖｃｃ＋ΔＶ）／２なので、
Ｖｃｃ＞（Ｖｃｃ＋ΔＶ）／２
を満たさなくなる電圧、つまり、
ΔＶ＞Ｖｃｃ
で論理判定を間違える。
【００２４】
最後に、受け側の論理回路ＩＣ２の正極入力端子３ｃに負電荷が加わった場合に、論理回路ＩＣ２の正極入力端子３ｃには、Ｖｃｃ−ΔＶの電圧がかかるとする。この時には、受け側の論理回路ＩＣ２での論理判定レベルは（Ｖｃｃ−ΔＶ）／２なので、
Ｖｃｃ＞（Ｖｃｃ−ΔＶ）／２
を満たさなくなる電圧、つまり、
ΔＶ＞Ｖｃｃ
で論理判定を間違える。
これらにより、ΔＶ＜Ｖｃｃ／２が動作の限界であるといえる。
【００２５】
一方、第２従来例の場合には、電荷を整流して内部回路２に流すので、上記の例ではΔＶ＜Ｖｃｃが動作の限界となり、第１従来例よりも２倍の電圧に耐えられる。
しかし、誤動作防止回路１２での電圧降下が大きいので、携帯電話機等のように電池動作のものでは不利であるという問題がある。
【００２６】
そこで、本発明は、上記従来の問題点に鑑みてなされたものであって、正負いずれの正電荷が電源端子に入力されても誤動作が起きにくく、電圧降下の小さい誤動作防止回路を提供することを目的とする。
【００２７】
【課題を解決するための手段】
請求項１記載の発明は、所定の判定基準電圧に従って論理判定する論理回路を内部に備えた電子機器の誤動作を防止する誤動作防止回路であって、前記電子機器の正極電源端子と前記論理回路の正極入力端子との間に接続される第１のインダクタンス素子と、前記電子機器の負極電源端子と前記論理回路の負極入力端子との間に接続される第２のインダクタンス素子と、前記正極電源端子から前記負極入力端子へ電流が流れるのを阻止するように接続された第１の整流素子と、前記正極入力端子から前記負極電源端子へ電流が流れるのを阻止するように接続された第２の整流素子とを備えたことを特徴とする。
【００２８】
そして、請求項１記載の発明によれば、電源と論理回路との間に電流が順方向に流れるように第１、第２の整流素子を挿入したことにより正極、負極のいずれの電源端子に正電荷、負電荷のいずれの正電荷が飛び込んで来ても、正電荷は正極入力端子に、負電荷は負極入力端子に流れるようになり、また、第１、第２のインダクタンス素子を挿入したので電荷が急激に論理回路に流れ込むのを抑制することができ、正負いずれの正電荷が電源端子に入力されても誤動作が起きにくくなる。
【００２９】
また、請求項１記載の発明によれば、従来の全波整流ブリッジ回路の半分の整流素子しか使用していないので、整流素子による電圧降下を低減することができる。
【００３０】
さらに、請求項１記載の発明によれば、インダクタンス素子は、正電荷が飛び込んで来た場合だけ、インダクタンス素子として作用して正電荷の急激な流れを抑制するインピーダンス作用を行うが、正常動作時は直流電流が流れているのでインダクタンス作用はなく、抵抗成分のみの電圧降下となるが、インダクタンス素子の抵抗成分は極めて小さく、抵抗成分による電圧降下は無視し得る程度である。
【００３１】
【発明の実施の形態】
次に、本発明にかかる誤動作防止回路の実施の形態の具体例を図面を参照しながら説明する。
図１は本発明にかかる誤動作防止回路の一実施例を備えた電子機器の回路図である。
【００３２】
本実施例における誤動作防止回路４は、電子機器１の正極電源端子２ａと内部回路３の正極入力端子３ａとの間に接続される第１のインダクタンス素子Ｌ１と、電子機器の負極電源端子２ｂと、内部回路３の負極入力端子３ｂとの間に接続される第２のインダクタンス素子Ｌ２と、正極電源端子２ａから負極入力端子３ｂへ電流が流れるのを阻止するように接続された第１の整流素子Ｄ１と、負極入力端子３ｂから正極電源端子２ａへ電流が流れるのを阻止するように接続された第２の整流素子Ｄ２とにより構成される。
【００３３】
本実施例においては、第１および第２のインダクタンス素子Ｌ１、Ｌ２には、例えば容量１μＨのコイルを用い、第１及び第２の整流素子Ｄ１、Ｄ２にはショットキ・ダイオードを用いている。
【００３４】
次に、上記構成を有する本発明にかかる誤動作防止回路４の実施例の動作について説明する。
【００３５】
図３は、本発明にかかる誤動作防止回路４を備えた電子機器１と、この誤動作防止回路４の動作を試験するシミュレータ５の回路図である。
【００３６】
電子機器１の電源端子２ａ、２ｂに静電気を放電するためにシミュレータ５を用いる。このシミュレータ５は、高電圧発生装置６と、充電用スイッチＳＷ１と、コンデンサＣと、放電用スイッチＳＷ２と、放電用プローブ７とで構成される。
【００３７】
まず、スイッチＳＷ２を開放し、スイッチＳＷ１を閉じて、コンデンサＣに高電圧発生装置６から充電する。次にスイッチＳＷ１を開放し、スイッチＳＷ２を閉じてコンデンサＣに蓄まった電荷を放電用プローブ７から電源端子２ａに放電させる。この時の電圧は１ｋＶ乃至８ｋＶであって、コンデンサＣの容量は１０ｐＦを用いた。
【００３８】
スイッチＳＷ２を閉じて放電させた後長時間経過すると、放電された電荷は電子機器１へ略々平均的に分布することになるが、放電直後は過渡現象により、回路内で異常な電位の変化が現れる。
【００３９】
本発明では、内部回路３の電源電位に注目した時の異常な電位差を電源２の電圧が上がる方向へ整流するようにした。
ここで、電荷を放電する時の電荷の極性と放電する端子の組み合わせは以下の（１）乃至（４）の４通りある。この動作を図１及び図２を参照しながら説明する。
【００４０】
（１）正極電源端子２ａに正電荷を放電すると、正電荷はすべて第１のインダクタンス素子Ｌ１を通って正極入力端子３ａに流れ込む。尚、整流素子Ｄ１が存在するため、正電荷が負極入力端子３ｂに流れ込むことはない。従って、図２（ａ）に示すように、正極入力端子３ａの電圧は急激に上昇するが、すぐに元の値に戻る。この電圧の上昇は、論理判定基準電圧を大きく超える方向に作用するから、論理判定を間違えることはなく、電子機器１の誤動作は起こらない。
【００４１】
（２）正極電源端子２ａに負電荷を放電すると、負電荷の大部分は整流素子Ｄ１を通って負極入力端子３ｂに流れる。また、負電荷の残りの一部は第１のインダクタンス素子Ｌ１を通過するが、第１のインダクタンス素子Ｌ１のインピーダンスにより、通過する電荷量は極めて少ない。さらに、通過した電荷の一部は整流素子Ｄ２を通って負極電源端子２ｂに戻るので、正極入力端子３ａに流入する負電荷は極めて少なく、正極入力端子３ａの電圧降下は僅かである。また、負電荷の大部分は負極入力端子３ｂに流れ込むため、図２（ｂ）に示すように、負極入力端子３ｂの電圧を大きく低下させる。これによって、正極入力端子３ａと負極入力端子３ｂとの間の電位差が大きくなるので、この電位差が論理判定基準電圧を下回ることはなく、電子機器１の誤動作は起こらない。
【００４２】
（３）負極電源端子２ｂに正電荷を放電すると、正電荷の大部分は整流素子Ｄ２を通って正極入力端子３ａに流れ込み、図２（ｃ）に示すように、正極入力端子３ａの電圧を上昇させる。第２のインダクタンス素子Ｌ２のインピーダンスにより第２のインダクタンス素子Ｌ２を通って負極入力端子３ｂに流入する正電荷は極めて少なく、負極入力端子３ｂの電圧上昇は僅かである。従って、図２（ａ）の場合と同様に、正極入力端子３ａと負極入力端子３ｂとの間の電位差を大きくするため、電子機器１の誤動作は起こらない。
【００４３】
（４）負極電源端子２ｂに負電荷を放電すると、負電荷はすべて第２のインダクタンス素子Ｌ２を通って負極入力端子３ｂに流れ、負電荷が正極入力端子３ａに流れ込むことはない。従って、図２（ｄ）に示すように、負極入力端子３ｂの電圧は大きく低下し、正極入力端子３ａとの間の電位差が大きくなるため、誤動作は起こらない。
【００４４】
以上説明したように、本発明の誤動作防止回路では、正負の電源端子２ａ、２ｂのいずれに正電荷または負電荷が飛び込んで来ても、正電荷は正極入力端子３ａに流れるように、負電荷は負極入力端子３ｂに流れるように構成したので、論理判定を間違えることがなく、電子機器１の誤動作を防止することができる。
【００４５】
また、本発明では、正電荷を回路の耐圧が高い方向へ整流しているため、第１従来例のようにインダクタンス素子のみを用いる場合に比べ静電気に対する耐圧を上げることができる。
【００４６】
さらにまた、第２従来例のように、全波整流ブリッジ回路を用いた場合、ショットキ・ダイオードを通過させると０．３Ｖ程度の電圧降下が発生するが、本発明では、整流素子（ダイオード）Ｄ３、Ｄ４をインダクタンス素子Ｌ１、Ｌ２に置換しているので、通常動作時の電圧降下が低減されている。
【００４７】
【発明の効果】
請求項１記載の発明によれば、電子機器の電源端子と内部回路との間にインダクタンス素子と整流素子とで構成される誤動作防止回路を設け、正負の電源端子のいずれに正電荷または負電荷が飛び込んで来ても、正電荷は内部回路の正極入力端子に流し、負電荷は内部回路の負極入力端子に流れるようにしたので、静電荷の飛び込みがあっても、内部回路の正または負極入力端子の電圧が論理判定条件を超えて誤った論理判定を行うことがなく、静電気による電子機器の誤動作を防止することができる。
【００４８】
また、請求項１記載の発明によれば、インダクタンス素子のみを用いた従来品に比べて、静電気に対する耐圧を上げることができる。
さらに、請求項１記載の発明によれば、全波整流ブリッジ回路を用いた従来品に比べて、通常動作時の誤動作防止回路による電圧降下を小さくすることができる。
【図面の簡単な説明】
【図１】本発明にかかる誤動作防止回路の一実施例を備えた電子機器の回路図である。
【図２】本発明にかかる誤動作防止回路の一実施例の動作を説明するための電圧波形図である。
【図３】本発明にかかる誤動作防止回路を備えた電子機器と、この誤動作防止回路の動作を試験するためのシミュレータの回路図である。
【図４】誤動作防止回路を備えた電子機器の第１従来例の回路図である。
【図５】誤動作防止回路を備えた電子機器の第２従来例の回路図である。
【図６】誤動作防止回路の第１従来例の動作を説明するための電圧波形図である。
【図７】誤動作防止回路の第２従来例の動作を説明するための電圧波形図である。
【符号の説明】
１            電子機器
２            電源
２ａ          正極電源端子
２ｂ          負極電源端子
３      内部回路
３ａ          正極入力端子
３ｂ          負極入力端子
４            誤動作防止回路
５            シミュレータ
６            高電圧発生装置
７            プローブ
Ｄ１、Ｄ２    整流素子
Ｌ１、Ｌ２    インダクタンス素子
【図１】
0004143152.tif 000002
【図２】
0004143152.tif 000003
【図３】
0004143152.tif 000004
【図４】
0004143152.tif 000005
【図５】
0004143152.tif 000006
【図６】
0004143152.tif 000007
【図７】
0004143152.tif 000008