(57)【特許請求の範囲】
【請求項１】
基板上に非晶質半導体膜を形成する第１の工程と、
陰極が備えられた反応室内で、減圧下における不活性気体の放電によって、前記陰極が含有する元素の複数種をスパッタリングにより放出させ、前記非晶質半導体膜に添加する第２の工程と、
前記第２の工程の後に前記非晶質半導体膜を結晶化して結晶質半導体膜を形成する第３の工程とを有し、
前記陰極が含有する元素の複数種の内、一種は前記非晶質半導体膜の結晶化を助長する触媒元素であり、他の一種は前記非晶質半導体膜にｐ型を付与する不純物元素であることを特徴とする半導体装置の作製方法。
【請求項２】
基板上に絶縁膜と、前記絶縁膜上に非晶質半導体膜を形成する第１の工程と、
陰極が備えられた反応室内で、減圧下における不活性気体の放電によって、前記陰極が含有する元素の複数種をスパッタリングにより放出させ、前記非晶質半導体膜に添加する第２の工程と、
前記第２の工程の後に前記非晶質半導体膜を結晶化して結晶質半導体膜を得る第３の工程とを有し、
前記陰極が含有する元素の複数種の内、一種は前記非晶質半導体膜の結晶化を助長する触媒元素であり、他の一種は前記非晶質半導体膜にｐ型を付与する不純物元素であることを特徴とする半導体装置の作製方法。
【請求項３】
請求項１又は請求項２において、前記第１の工程乃至前記第３の工程は、前記基板を大気に曝すことなく、減圧下で連続して行うことを特徴とする半導体装置の作製方法。
【請求項４】
第１の反応室で基板上に非晶質半導体膜を形成する第１の工程と、
陰極が備えられた第２の反応室で、減圧下における不活性気体の放電により前記陰極をスパッタリングして、前記非晶質半導体膜の結晶化を助長する触媒元素と、ｐ型を付与する元素とを同時に前記非晶質半導体膜に添加する第２の工程と、
前記第２の工程の後に前記非晶質半導体膜を結晶化して結晶質半導体膜を形成する第３の工程とを有することを特徴とする半導体装置の作製方法。
【請求項５】
第１の反応室で、基板上に絶縁膜と、前記絶縁膜上に非晶質半導体膜を形成する第１の工程と、
陰極が備えられた第２の反応室で、減圧下における不活性気体の放電により前記陰極をスパッタリングして、前記非晶質半導体膜の結晶化を助長する触媒元素と、ｐ型を付与する元素とを同時に前記非晶質半導体膜に添加する第２の工程と、
前記第２の工程の後に前記非晶質半導体膜を結晶化して結晶質半導体膜を形成する第３の工程とを有することを特徴とする半導体装置の作製方法。
【請求項６】
第１の反応室で基板上に非晶質半導体膜を形成する第１の工程と、
陰極が備えられた第２の反応室で、減圧下における不活性気体と周期律第１３族元素を含むガスとの混合ガスによる放電により前記陰極をスパッタリングして、前記陰極が含有する前記非晶質半導体膜の結晶化を助長する触媒元素と、前記周期律第１３族元素とを同時に前記非晶質半導体膜に添加する第２の工程と、
前記第２の工程の後に前記非晶質半導体膜を結晶化して結晶質半導体膜を形成する第３の工程とを有することを特徴とする半導体装置の作製方法。
【請求項７】
第１の反応室で、基板上に絶縁膜と、前記絶縁膜上に非晶質半導体膜を形成する第１の工程と、
陰極が備えられた第２の反応室で、減圧下における不活性気体と周期律第１３族元素を含むガスとの混合ガスによる放電により前記陰極をスパッタリングして、前記陰極が含有する前記非晶質半導体膜の結晶化を助長する触媒元素と、前記周期律第１３族元素とを同時に前記非晶質半導体膜に添加する第２の工程と、
前記第２の工程の後に前記非晶質半導体膜を結晶化して結晶質半導体膜を形成する第３の工程とを有することを特徴とする半導体装置の作製方法。
【請求項８】
請求項４乃至請求項７のいずれか一において、前記第１の工程と第２の工程は、前記基板を大気に曝すことなく、減圧下で連続して行うことを特徴とする半導体装置の作製方法。
【請求項９】
第１の反応室で非晶質半導体膜を形成する第１の工程と、
第１の陰極が備えられた第２の反応室内で、減圧下における不活性気体の放電によって、前記第１の陰極が含有する元素の内、前記非晶質半導体膜の結晶化を助長する触媒元素をスパッタリングにより放出させ、前記非晶質半導体膜に添加する第２の工程と、
前記第２の工程の後に、第２の陰極が備えられた第３の反応室内で、減圧下における不活性気体の放電によって、前記第２の陰極が含有する元素の内、前記非晶質半導体膜にｐ型を付与する元素をスパッタリングにより放出させ、前記非晶質半導体膜に添加する第３の工程と、
前記第３の工程の後に前記非晶質半導体膜を結晶化して結晶質半導体膜を形成する第４の工程とを有することを特徴とする半導体装置の作製方法。
【請求項１０】
第１の反応室で非晶質半導体膜を形成する第１の工程と、
第１の陰極が備えられた第２の反応室で、減圧下における不活性気体の放電によって、前記第１の陰極が含有する元素の内、前記非晶質半導体膜にｐ型を付与する元素をスパッタリングにより放出させ、前記非晶質半導体膜に添加する第２の工程と、
前記第２の工程の後に、第２の陰極が備えられた第３の反応室内で、減圧下における不活性気体の放電によって、前記第２の陰極が含有する元素の内、前記非晶質半導体膜の結晶化を助長する触媒元素をスパッタリングにより放出させ、前記非晶質半導体膜に添加する第３の工程と、
前記第３の工程の後に前記非晶質半導体膜を結晶化して結晶質半導体膜を形成する第４の工程とを有することを特徴とする半導体装置の作製方法。
【請求項１１】
第１の反応室で基板上に絶縁膜と、前記絶縁膜上に非晶質半導体膜を形成する第１の工程と、
第１の陰極が備えられた第２の反応室内で、減圧下における不活性気体の放電によって、前記第１の陰極が含有する元素の内、前記非晶質半導体膜の結晶化を助長する触媒元素をスパッタリングにより放出させ、前記非晶質半導体膜に添加する第２の工程と、
第２の陰極が備えられた第３の反応室内で、減圧下における不活性気体の放電によって、前記第２の陰極が含有する元素の内、前記非晶質半導体膜にｐ型を付与する元素をスパッタリングにより放出させ、前記非晶質半導体膜に添加する第３の工程と、
前記第３の工程の後に前記非晶質半導体膜を結晶化して結晶質半導体膜を形成する第４の工程とを有することを特徴とする半導体装置の作製方法。
【請求項１２】
第１の反応室で基板上に絶縁膜と、前記絶縁膜上に非晶質半導体膜を形成する第１の工程と、
第１の陰極が備えられた第２の反応室内で、減圧下における不活性気体の放電によって、前記第１の陰極が含有する元素の内、前記非晶質半導体膜にｐ型を付与する元素をスパッタリングにより放出させ、前記非晶質半導体膜に添加する第２の工程と、
第２の陰極が備えられた第３の反応室内で、減圧下における不活性気体の放電によって、前記第２の陰極が含有する元素の内、前記非晶質半導体膜の結晶化を助長する触媒元素をスパッタリングにより放出させ、前記非晶質半導体膜に添加する第３の工程と、
前記第３の工程の後に前記非晶質半導体膜を結晶化して結晶質半導体膜を形成する第４の工程とを有することを特徴とする半導体装置の作製方法。
【請求項１３】
第１の反応室で非晶質半導体膜を形成する第１の工程と、
陰極が備えられた第２の反応室で、減圧下における不活性気体の放電により前記陰極をスパッタリングして、前記非晶質半導体膜の結晶化を助長する触媒元素と、ｐ型を付与する元素とを同時に前記非晶質半導体膜に添加する第２の工程と、
前記第２の工程の後に前記非晶質半導体膜を結晶化して結晶質半導体膜を形成する第３の工程と、
前記結晶質半導体膜をパターニングして島状に分割した半導体膜を形成する第４の工程と、
前記島状に分割した半導体膜上に絶縁膜を形成する第５の工程と、
前記第５の工程の後に熱処理を行って、前記島状に分割した半導体膜中にある前記触媒元素をゲッタリングする第６の工程とを有することを特徴とする半導体装置の作製方法。
【請求項１４】
第１の反応室で非晶質半導体膜を形成する第１の工程と、
第１の陰極が備えられた第２の反応室内で、減圧下における不活性気体の放電によって、前記第１の陰極が含有する元素の内、前記非晶質半導体膜の結晶化を助長する触媒元素をスパッタリングにより放出させ、前記非晶質半導体膜に添加する第２の工程と、
前記第２の工程の後に、第２の陰極が備えられた第２の反応室内で、減圧下における不活性気体の放電によって、前記第２の陰極が含有する元素の内、前記非晶質半導体膜にｐ型を付与する元素をスパッタリングにより放出させ、前記非晶質半導体膜に添加する第３の工程と、
前記第３の工程の後に前記非晶質半導体膜を結晶化して結晶質半導体膜を形成する第４の工程と、
前記結晶質半導体膜をパターニングして島状に分割した半導体膜を形成する第５の工程と、
前記島状に分割した半導体膜上に絶縁膜を形成する第６の工程と、
前記第６の工程の後に熱処理を行って、前記島状に分割した半導体膜中にある前記触媒元素をゲッタリングする第７の工程とを有することを特徴とする半導体装置の作製方法。
【請求項１５】
第１の反応室で非晶質半導体膜を形成する第１の工程と、
第１の陰極が備えられた第２の反応室で、減圧下における不活性気体の放電によって、前記第１の陰極が含有する元素の内、前記非晶質半導体膜にｐ型を付与する元素をスパッタリングにより放出させ、前記非晶質半導体膜に添加する第２の工程と、
前記第２の工程の後に、第２の陰極が備えられた第３の反応室内で、減圧下における不活性気体の放電によって、前記第２の陰極が含有する元素の内、前記非晶質半導体膜の結晶化を助長する触媒元素をスパッタリングにより放出させ、前記非晶質半導体膜に添加する第３の工程と、
前記第３の工程の後に前記非晶質半導体膜を結晶化して結晶質半導体膜を形成する第４の工程と、
前記結晶質半導体膜をパターニングして島状に分割した半導体膜を形成する第５の工程と、
前記島状に分割した半導体膜上に絶縁膜を形成する第６の工程と、
前記第６の工程の後に熱処理を行って、前記島状に分割した半導体膜中にある前記触媒元素をゲッタリングする第７の工程とを有することを特徴とする半導体装置の作製方法。
【請求項１６】
請求項９乃至請求項１５のいずれか一において、前記第１の工程乃至前記第３の工程は、減圧下で連続して行うことを特徴とする半導体装置の作製方法。
【請求項１７】
請求項４乃至請求項７、請求項９乃至請求項１５のいずれか一において、前記触媒元素はＦｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種又は複数種類の元素を用いることを特徴とする半導体装置の作製方法。
【請求項１８】
請求項４乃至請求項７、請求項９乃至請求項１５のいずれか一において、前記ｐ型を付与する不純物元素はＢ、Ａｌ、Ｇａから選ばれた一種又は複数種類であることを特徴とする半導体装置の作製方法。
【請求項１９】
請求項４乃至請求項７、請求項９乃至請求項１５のいずれか一において、前記非晶質半導体膜を結晶化する方法は、熱伝導若しくは輻射による加熱により行う方法、レーザー光の照射により行う方法、又はその両者を組み合わせて同時に若しくは順次行う方法から選ばれた一つであることを特徴とする半導体装置の作製方法。
【請求項２０】
請求項４乃至請求項７、請求項９乃至請求項１５のいずれか一において、前記不活性気体はＨｅ、Ａｒ、Ｋｒ、Ｎｅ、Ｎ２から選ばれた一種又は複数種であることを特徴とする半導体装置の作製方法。
【請求項２１】
請求項１、請求項２、請求項４乃至請求項７、請求項９乃至請求項１５のいずれか一において、前記不活性気体に水素を加えることを特徴とする半導体装置の作製方法。
【請求項２２】
非晶質半導体膜を形成する第１の反応室と、
前記非晶質半導体膜の結晶化を助長する触媒元素とｐ型を付与する不純物元素とを含有する陰極を備えた第２の反応室とを備え、
前記第１の反応室と、前記第２の反応室との間は、基板を大気に曝すことなく移動することが可能となるように連結されており、
前記第２の反応室には不活性気体を導入する手段が接続されていることを特徴とする半導体製造装置。
【請求項２３】
非晶質半導体膜を形成する第１の反応室と、
前記非晶質半導体膜の結晶化を助長する触媒元素を含有する第１の陰極を備えた第２の反応室と、
半導体にｐ型を付与する不純物元素を含有する第２の陰極を備えた第３の反応室と、を備え、
前記第１の反応室乃至前記第３の反応室の間は、基板を大気に曝すことなく移動することが可能となるように連結されており、
前記第２の反応室と前記第３の反応室には不活性気体を導入する手段が接続されていることを特徴とする半導体製造装置。
【請求項２４】
非晶質半導体膜を形成する第１の反応室と、
前記非晶質半導体膜の結晶化を助長する触媒元素とｐ型を付与する不純物元素とを含有する陰極を備えた第２の反応室と、
熱処理を行う第３の反応室とを備え、
前記第１の反応室乃至前記第３の反応室の間は、基板を大気に曝すことなく移動することが可能となるように連結されており、
前記第２の反応室には不活性気体を導入する手段が接続されていることを特徴とする半導体製造装置。
【請求項２５】
非晶質半導体膜を形成する第１の反応室と、
前記非晶質半導体膜の結晶化を助長する触媒元素を含有する第１の陰極を備えた第２の反応室と、
半導体にｐ型を付与する不純物元素を含有する第２の陰極を備えた第３の反応室と、
熱処理を行う第４の反応室と、を備え、
前記第１の反応室乃至前記第４の反応室の間は、基板を大気に曝すことなく移動することが可能となるように連結されており、
前記第２の反応室と前記第３の反応室には不活性気体を導入する手段が接続されていることを特徴とする半導体製造装置。
【請求項２６】
非晶質半導体膜を形成する第１の反応室と、
陰極と、該陰極と対向する側に基板を保持することが可能な陽極とを有する第２の反応室とを備え、
前記第１の反応室と、前記第２の反応室との間は、基板を大気に曝すことなく移動することが可能となるように連結されており、
前記第２の反応室には不活性気体を導入する手段が接続されており、
前記陰極には、非晶質半導体膜の結晶化を助長する触媒元素から成るターゲットと、半導体にｐ型を付与する不純物元素から成るターゲットとが配置されていることを特徴とする半導体製造装置。
【請求項２７】
非晶質半導体膜を形成する第１の反応室と、
陰極と、該陰極と対向する側に基板を保持することが可能な陽極とを有する第２の反応室とを備え、
前記第１の反応室と、前記第２の反応室との間は、基板を大気に曝すことなく移動することが可能となるように連結されており、
前記第２の反応室には不活性気体を導入する手段が接続されており、
前記陰極は、非晶質半導体膜の結晶化を助長する触媒元素から成る表面を有し、半導体にｐ型を付与する不純物元素から成るターゲットが配置されていることを特徴とする半導体製造装置。
【請求項２８】
非晶質半導体膜を形成する第１の反応室と、
陰極と、該陰極と対向する側に基板を保持することが可能な陽極とを有する第２の反応室とを備え、
前記第１の反応室と、前記第２の反応室との間は、基板を大気に曝すことなく移動することが可能となるように連結されており、
前記第２の反応室には不活性気体を導入する手段が接続されており、
前記陰極は、半導体にｐ型を付与する不純物元素から成る表面を有し、非晶質半導体膜の結晶化を助長する触媒元素から成るターゲットが配置されていることを特徴とする半導体製造装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、結晶構造を有する半導体膜を用いて構成される半導体装置の作製方法に関する。特に本発明は、非晶質構造を有する半導体膜を結晶化する段階を必要とする半導体装置の作製方法に関する。
【０００２】
【従来の技術】
半導体膜を用いた半導体素子の代表例として薄膜トランジスタ（Thin Film Transistor：ＴＦＴ、以下ＴＦＴと記す）が知られている。ＴＦＴはガラス基板上に形成することが可能であることから、現在では、液晶表示装置の画素に設けるスイッチング素子として積極的に応用が進められている。特に、結晶構造を有する半導体膜でチャネル形成領域などの活性層を形成することにより、ＴＦＴを用いてシフトレジスタやサンプリング回路を実用的な駆動周波数で動作させることが可能となっている。
【０００３】
結晶構造を有する半導体膜（以下、結晶質半導体膜という）を形成する代用的な方法は、ガラス基板上に非晶質半導体膜を形成し、その後レーザー光の照射により結晶化させる技術が知られている。その技術により、多数の結晶粒からなるランダム配向の結晶質半導体膜が得られている。
【０００４】
一方、特開平６−２３２０５９号公報及び特開平７−１３０６５２号公報で開示される技術は、シリコンの結晶化を助長する金属元素（代表的にはニッケル）を利用することにより、５００〜６００℃にて４時間程度の加熱処理によって結晶性の優れた結晶質シリコン膜を形成することを可能とするものである。この技術により作製される結晶質半導体膜は、結晶の配向率が比較的高いという特徴を有している。
【０００５】
ところで、ＴＦＴを用いて集積回路を形成する場合、所望のスイッチング動作を得るためにはしきい値電圧（Ｖth）を制御する必要がある。しきい値電圧（Ｖth）は、ＴＦＴのスイッチング特性を表す重要なパラメータであり、この値が期待値からずれることにより回路動作に支障が生じることになる。ところが、ＴＦＴのしきい値電圧は、ゲート絶縁膜の固定電荷や半導体膜中の不純物などにより容易に変化してしまう。
【０００６】
例えば、ｎチャネル型ＴＦＴの場合には、マイナス側にシフトしてノーマリーオン（ゲート電圧を印加しない状態でオンになっている状態）になってしまうことが問題となる。それを防ぐために、チャネル形成領域にｐ型を付与する不純物（アクセプタ）を添加してしきい値電圧をプラス側にシフトさせる手段が取られている。この処理はチャネルドープとも呼ばれ、ＴＦＴの製造工程において重要な工程となっている。通常は、ジボラン（Ｂ2Ｈ6）ガスを用いてイオン注入又はイオンドーピング（質量分離しないでイオンを注入する方法）で行っている。
【０００７】
【発明が解決しようとする課題】
しかし、しきい値電圧を制御するために必要な不純物濃度は１０16〜１０18/cm3程度の極微量で十分である。しかし、イオン注入又はイオンドーピングにより半導体膜にボロン（Ｂ）を添加する方法は、その極微量の濃度制御が困難であり、且つ、半導体膜に対しダメージを与えるといった問題点を有している。そして、濃度制御やダメージの低減を目的として、半導体膜上に１００nm程度の絶縁膜を形成しておく手段がしばしば採用されている。このようなドーピング処理を行うことによりＴＦＴの製造工程数は増えるので、その分コスト増加の要因となり、生産性も低下してしまうことが問題となる。
【０００８】
また、非晶質半導体膜の表面に空気中に浮遊する不純物が付着すると、上記の如く極微量の濃度で添加した元素が半導体中で有効に作用しなくなってしまう。
【０００９】
本発明はこのような問題点を解決するためのものであり、工程数をさほど増加させることなくＴＦＴのしきい値電圧の制御を再現性良くより確実に制御する技術を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記の問題点を解決するために本発明の構成は、陰極が備えられた反応室内で、減圧下における不活性気体の放電によって、陰極が含有する元素の複数種をスパッタリングにより放出させて非晶質半導体膜に添加し、しかる後当該非晶質半導体膜を結晶化することを特徴としている。
【００１１】
陰極から供給され非晶質半導体膜に添加される元素の一つは、非晶質半導体膜の結晶化を助長する、又は結晶化温度を低下せしめることが可能な元素である。そのような効果の得られる元素としてＦｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種又は複数種類がある。これらの元素を以降触媒元素と呼ぶ。また、他の一つは半導体にｐ型を付与する元素でありＢ（硼素）、Ａｌ、Ｇａ、Ｉｎなど周期律第１３族元素が上げられるが、好ましくはＢを用いる。
【００１２】
触媒元素を添加することにより非晶質半導体膜は６００℃以下の加熱処理によって容易に結晶化をさせることができる。また、所望の濃度でｐ型を付与する不純物元素を添加しておくことにより、ＴＦＴのしきい値電圧を制御することができる。本発明によれば、非晶質半導体膜の形成から触媒元素とｐ型を付与する不純物元素とを添加する工程を、減圧下にて連続的に行うことが可能であり、工程数をさほど増加させることなく半導体装置を作製することができる。
【００１３】
触媒元素とｐ型を付与する不純物元素とは、同じ反応室で同時に添加しても良く、或いは、異なる反応室において別々に添加しても同様な効果を得ることがでできる。
【００１４】
上記発明の構成において、非晶質半導体膜の下地に酸化シリコン、窒化シリコン、酸化窒化シリコンなどによる絶縁膜を形成しておいても良い。
【００１５】
一方、本発明に係る半導体製造装置の構成は、非晶質半導体膜を形成する第１の反応室と、非晶質半導体膜の結晶化を助長する触媒元素とｐ型を付与する不純物元素とを含有する陰極を備えた第２の反応室とを備え、第１の反応室と、第２の反応室との間は、基板を大気に曝すことなく移動することが可能となるように連結されており、第２の反応室には不活性気体を導入する手段が接続されていることを特徴としている。
【００１６】
また、他の構成は、非晶質半導体膜を形成する第１の反応室と、非晶質半導体膜の結晶化を助長する触媒元素を含有する第１の陰極を備えた第２の反応室と、半導体にｐ型を付与する不純物元素を含有する第２の陰極を備えた第３の反応室と、熱処理を行う第４の反応室とを備え、第１の反応室乃至前記第４の反応室との間は、基板を大気に曝すことなく移動することが可能となるように連結されており、第２の反応室と第３の反応室には不活性気体を導入する手段が接続されていることを特徴としている。
【００１７】
また、他の発明の構成は、非晶質半導体膜を形成する第１の反応室と、非晶質半導体膜の結晶化を助長する触媒元素を含有する第１の陰極を備えた第２の反応室と、半導体にｐ型を付与する不純物元素を含有する第２の陰極を備えた第３の反応室とを備え、第１の反応室乃至第３の反応室との間は、基板を大気に曝すことなく移動することが可能となるように連結されており、第２の反応室と第３の反応室には不活性気体を導入する手段が接続されていることを特徴としている。
【００１８】
また、他の発明の構成は、非晶質半導体膜を形成する第１の反応室と、非晶質半導体膜の結晶化を助長する触媒元素とｐ型を付与する不純物元素とを含有する陰極を備えた第２の反応室と、熱処理を行う第３の反応室とを備え、第１の反応室と、第２の反応室と、第３の反応室との間は、基板を大気に曝すことなく移動することが可能となるように連結されており、第２の反応室には不活性気体を導入する手段が接続されていることを特徴としている。
【００１９】
また、他の発明の構成は、第１の反応室で基板上に非晶質半導体膜を形成する第１の工程と、陰極が備えられた第２の反応室で、減圧下における不活性気体と周期律第１３族元素を含むガスとの混合ガスによる放電により前記陰極をスパッタリングして、陰極が含有する前記非晶質半導体膜の結晶化を助長する触媒元素と、周期律第１３族元素とを同時に前記非晶質半導体膜に添加する第２の工程と、第２の工程の後に非晶質半導体膜を結晶化して結晶質半導体膜を形成する第３の工程とを有することを特徴としている。
【００２０】
上記構成により、非晶質半導体膜の形成から触媒元素及びｐ型を付与する不純物元素の添加までを減圧下にて連続的に行うことが可能であり、環境からの汚染を防止できる。その結果、添加する元素の濃度とその効果を再現性良く精密に制御可能となり、連続処理を行うことより生産性を向上させることができる。
【００２１】
プラズマを用いて陰極より放出される元素を非晶質半導体膜に添加する方法は、陰極に含ませる当該元素の濃度を調節したり、プラズマを形成する放電電力や圧力及び処理時間を調節することで濃度制御が可能であり、極微量の元素も制御性良く添加することができる。その結果、ＴＦＴのしきい値電圧を再現性良く制御することができる。
【００２２】
【発明の実施の形態】
[実施の形態１]
本発明の一実施形態を以下に図面を用いて説明する。図１（ａ）において、ガラスや石英などの基板１００上に絶縁膜として酸化窒化シリコン膜（Ａ）１０１ａを１０〜１００nmの厚さに形成する。その上に酸化窒化シリコン膜（Ｂ）１０１ｂを１０〜１００nmの厚さに形成する。さらに、非晶質シリコン膜１０２を２０〜８０nmの厚さに形成する。下地酸化窒化シリコン膜（Ａ）は、窒化シリコン膜の長所であるガラス基板からのアルカリ金属イオンなどの高いブロッキング効果を示す。一方、下地酸化窒化シリコン膜（Ｂ）は、広いバンドギャップ、高い絶縁性や低いトラップ準位などの酸化シリコン膜の長所を示す。
【００２３】
次いで、図１（ｂ）に示すように、形成した非晶質シリコン膜に、結晶化を助長する触媒元素であるＮｉとｐ型を付与する不純物元素であるＢを添加する。ここで、結晶化を助長する触媒元素はＮｉの他にＦｅ、Ｃｏ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕなどを用いても良い。また、ｐ型を付与する不純物元素はＢの他にＡｌ、Ｇａなど周期律第１３族の元素を用いても良い。
【００２４】
図２は、本発明に適した半導体製造装置の構成を示す。図２で示すように反応室を複数設けることで、下地とする絶縁膜から、非晶質半導体膜の形成、Ｎｉ又はＢ添加までを大気に曝すことなく減圧下で連続処理することが可能になる。ここで図２で示す半導体製造装置は、ロードロック室２０１、搬送室２０２、反応室２０３〜２０６からなり、ロードロック室２０１にセットされた基板は、搬送室２０２に設置されている搬送ロボット２０７によって各反応室に搬送される。反応室にはそれぞれプラズマ発生手段、ガス導入手段及び排気手段が設けられている。また、ロードロック室２０１と搬送室２０２には、それぞれ排気手段が設けられている。
【００２５】
反応室２０３では、下地に設ける酸化窒化シリコン膜を形成する。反応室２０４では、非晶質シリコン膜を形成する。反応室２０５の陰極は、ＮｉとＢを含む材料からできている。このような陰極を有する反応室２０５内にＡｒガス又はＨｅガスなどの不活性気体を導入してプラズマを発生させることにより、反応室２０４にて形成された膜にＮｉとＢを添加することができる。ここで添加されるＮｉの濃度は、１×１０10〜１×１０13/cm3、Ｂの濃度は、１×１０16〜５×１０17/cm3であることが望ましい。Ｎｉ及びＢ添加の後に非晶質シリコン膜を５００〜６００℃に加熱して結晶化する。さらに必要であれば、レーザー光を照射して結晶性を向上させても良い。
【００２６】
本発明に適用される、ＮｉとＢを含む材料からなる陰極の構造を図１８に示す。図１８（ａ）は、ＮｉとＢの合金からなる陰極を示している。混合比は、スパッタリング効率を考慮して、それぞれ添加したい量によって決定すればよい。図１８（ｂ）は、Ｎｉ或いはＢの陰極にそれぞれＢ或いはＮｉのタブレットを配置したものである。図１８（ｃ）は、陰極そのもの又は陰極表面を網目状にし、ＮｉとＢのタブレットを配置できるようにしたものである。図１８（ｄ）は、図１８（ｃ）の陰極を変形したのもで、棒状のタブレットを配置できるようになっている。図１８（ｂ）〜（ｃ）に示した陰極は、タブレットの数量や配置を自由に変えることができる利点がある。また、タブレットの形状は、四角状のものに限らず、円形、球状など様々な形状のものを使用することが可能である。本発明では、図１８（ａ）〜（ｄ）までに示したような形状の陰極のうちいずれを用いることも可能である。
【００２７】
図３に、本発明のプ半導体製造装置の反応室を示す。反応室３０１には、陰極３０２、サセプタ３０３があり、陰極には高周波電源３０５が、サセプタにはヒーター３０４が接続されている。また、ガス系３０６と排気系３０７が接続されている。ガス系は、使用するガス種３１４、マスフローコントローラー（ＭＦＣ）３１２及びバルブ３１３からなる。また排気系は、ゲートバルブ３０８、オートプレッシャーコントローラー（ＡＰＣ）３０９、ターボ分子ポンプ３１０及びドライポンプ３１１からなる。成膜時の反応室内の圧力は、６〜１６０Pa、基板温度は３００〜４００℃の範囲が好ましい。用いる高周波電源周波数は１３．５６MHz〜１２０MHzの範囲とする。
【００２８】
[実施の形態２]
上記実施の形態の他に、ＮｉとＢの添加を別の反応室にて行う方法がある。非晶質シリコン膜の形成までは実施の形態１と同様にして行う。図２において、反応室２０５の陰極は、Ｎｉを含む材料で形成され、反応室２０６の陰極は、Ｂを含む材料で形成されている。まず反応室２０５にてＮｉ添加を行った後、反応室２０６にてＢ添加を行う。もちろん、先にＢ添加を行った後にＮｉ添加を行うことも可能である。以降の工程は、実施の形態１と同様である。
【００２９】
[実施の形態３]
図１７に示すような搬送室を介して反応室と熱処理炉を有する装置を用いると、非晶質シリコン膜形成、Ｎｉ及びＢ添加、非晶質シリコン膜の結晶化までを、減圧下で処理することが可能である。ここで、反応室２０６が熱処理炉である。実施の形態１又は２と同様に非晶質シリコン膜形成、Ｎｉ及びＢ添加を行った基板はロードロック室２０８に運ばれ、搬送ロボット２０９によって熱処理炉２０６に搬送される。非晶質シリコン膜の結晶化の方法は、実施の形態１又は２と同様に行えばよい。
【００３０】
【実施例】
[実施例１]
本発明の一実施例を図４〜図７及び図１０を用いて説明する。ここでは、本発明を用いて同一基板上に画素部と、画素部の周辺に設ける駆動回路のＴＦＴ（ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴ）を同時に作製する方法について詳細に説明する。
【００３１】
基板１００は、ガラス基板を用いる。まず、図４（Ａ）に示すように、基板１００上に絶縁膜として酸化窒化シリコン膜１０１ａを５０nmの厚さに形成する。次いで、酸化窒化シリコン膜１０１ｂを１００nmの厚さに形成する。本実施例では絶縁膜１０１として２層構造を用いるが、酸化窒化シリコン膜の単層又は２層以上積層させた構造を用いても良い。この上に非晶質シリコン膜１０２を５５nmの厚さで形成する。
【００３２】
次いで、形成した非晶質シリコン膜に、結晶化を助長する触媒元素であるＮｉとｐ型を付与する不純物元素であるＢを添加する。その方法として、ＮｉとＢを材料とする陰極を有する反応室に不活性気体としてＡｒを導入し、圧力６．６５〜１．３３×１０2Pa、高周波電力３０〜１００W（電源周波数１３．５６〜６０MHz）にてプラズマを発生させる。陰極は自己バイアスにより負に帯電するので、プラズマ中の正イオンが陰極近傍に形成されるシースにより加速されて陰極に入射する。イオン衝突のスパッタリングにより陰極を構成する元素であるＮｉとＢが放出され、それが非晶質シリコン膜に付着する。
【００３３】
プラズマを生成するために導入する不活性気体はＡｒのみでなく、Ｈｅ、Ｋｒ、Ｘｅを用いても良い。その他に、Ｎ2を用いても良い。また、水素を同時に添加することで非晶質シリコン膜の表面を水素で終端して不活性化することができ、その表面に付着したＮｉ又はＢの移動が促進し、当該元素の分布を分散化させることができる。
【００３４】
この処理時間は、実施者によりて適宜設定すれば良いが、陰極中のＮｉとＢの成分比や印加する高周波電力を考慮して決定する。
【００３５】
このようにして、Ｎｉが１×１０10〜１×１０13/cm2、Ｂが１×１０13〜５×１０14/cm2の濃度で添加された非晶質シリコン膜が得られる。非晶質シリコン膜の結晶化を助長する触媒元素としては、Ｎｉの他に、Ｆｅ、Ｃｏ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕなどがあげられる。また、半導体膜にｐ型を付与する元素としては、Ｂの他に、Ａｌ、Ｇａなど周期律第１３族元素が知られている。
【００３６】
以上までの工程は、絶縁膜形成、非晶質半導体膜膜形成、及びＮｉとＢの添加までを大気に曝すことなく減圧下で連続的に処理することが可能である。
【００３７】
非晶質シリコン膜にＮｉとＢを添加した後、５００℃にて１時間の脱水素化処理、５５０℃にて４時間の加熱処理を行い、結晶質シリコン膜１０３が得られる。更に結晶性を向上させるためにレーザー光を照射しても良い。こうして形成された結晶質シリコン膜にはｐ型の不純物元素としてＢが１×１０15〜１×１０17/cm3の濃度で含まれる。
【００３８】
そして、この結晶質半導体膜にフォトリソグラフィ法を用いたパターニング処理を行い、島状に分割された結晶質シリコン層１０４〜１０８を形成する（図４（Ｃ））。
【００３９】
また、レーザー光の照射により結晶性を向上させる場合には、パルス発振型又は連続発光型のエキシマレーザーやＹＡＧレーザー、ＹＬＦレーザー、ＹＶＯ4レーザーを用いることができる。これらのレーザーを用いる場合には、レーザー発振器から放出されたレーザー光を光学系で線状に集光し半導体膜に照射する方法を用いると良い。結晶化の条件は、実施者が適宜選択すればよい。
【００４０】
次いで、結晶質シリコン膜１０４〜１０８を覆うゲート絶縁膜１０９を形成する。ゲート絶縁膜１０９は、プラズマＣＶＤ法やスパッタ法で形成し、その厚さを４０〜１５０nmとしてシリコンを含む絶縁膜で形成する。勿論、このゲート絶縁膜は、シリコンを含む絶縁膜を単層或いは積層構造として用いることができる。
【００４１】
酸化シリコン膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Ortho Silicate）とＯ2を混合し、反応圧力４０Pa、基板温度３００〜４００℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm2で放電させて形成することができる。このようにして形成される酸化シリコン膜は、形成後４００〜５００℃の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。
【００４２】
次いで、ゲート絶縁膜１０９上に膜厚２０〜１００nmの第１の導電膜１１０と、膜厚１００〜４００nmの第２の導電膜１１１とを積層形成する（図５（Ａ））。これらの導電膜はＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕから選ばれた元素、又は前記元素を主成分とする合金材料もしくは化合物材料で形成してもよい。また、リン（Ｐ）などの不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いてもよい。また、第１の導電膜をＴａ膜で形成し、第２の導電膜をＷ膜とする組み合わせ、第１の導電膜を窒化タンタル膜で形成し、第２の導電膜をＡｌ膜とする組み合わせ、第１の導電膜を窒化タンタル膜で形成し、第２の導電膜をＣｕ膜とする組み合わせとしてもよい。
【００４３】
次に、図５（Ｂ）に示すように、フォトリソグラフィ法を用いてレジストからなるマスク１１２〜１１７を形成し、電極及び配線を形成するための第１のエッチング処理を行う。本実施例ではＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用い、エッチング用ガスにＣＦ4とＣｌ2とＯ2とを用い、それぞれのガス流量比を２５：２５：１０とし、１Ｐａの圧力でコイル型の電極に５００WのＲＦ（１３．５６MHz）電力を投入してプラズマを生成してエッチングを行う。基板側（試料ステージ）にも１５０WのＲＦ（１３．５６MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。この第１のエッチング条件によりＷ膜をエッチングして第１の導電層の端部をテーパー形状とする。
【００４４】
この後、レジストからなるマスク１１２〜１１７を除去せずに第２のエッチング条件に変え、エッチング用ガスにＣＦ4とＣｌ2とを用い、それぞれのガス流量比を３０：３０とし、１Paの圧力でコイル型の電極に５００WのＲＦ（１３．５６MHz）電力を投入してプラズマを生成して約３０秒程度のエッチングを行う。基板側（試料ステージ）にも２０WのＲＦ（１３．５６MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ4とＣｌ2を混合した第２のエッチング条件ではＷ膜及び窒化タンタル膜とも同程度にエッチングされる。なお、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させると良い。
【００４５】
上記第１のエッチング処理では、レジストからなるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第１の導電層及び第２の導電層の端部がテーパー形状となる。このテーパー部の角度は１５〜４５°となる。こうして、第１のエッチング処理により第１の導電層と第２の導電層から成る第１の形状の導電層１１９〜１２４（第１の導電層１１９ａ〜１２４ａと第２の導電層１１９ｂ〜１２４ｂ）を形成する。１１８はゲート絶縁膜であり、第１の形状の導電層１１９〜１２４で覆われない領域は２０〜５０nm程度エッチングされ薄くなった領域が形成される。
【００４６】
そして、レジストからなるマスクを除去せずに第１のドーピング処理を行い、半導体層にｎ型を付与する不純物元素を添加する（図５（Ｂ））。ドーピング処理はイオンドープ法、もしくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を１．５×１０15/cm2とし、加速電圧を６０〜１００keVとして行う。ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）又は砒素（Ａｓ）を用いる。この場合、導電層１１９〜１２３がｎ型を付与する不純物元素に対するマスクとなり、自己整合的に第１の不純物領域１２５〜１２９が形成される。第１の不純物領域１２５〜１２９には１×１０20〜１×１０21/cm3の濃度範囲でｎ型を付与する不純物元素を添加する。
【００４７】
次に、レジストからなるマスクを除去せずに図５（Ｃ）に示すように第２のエッチング処理を行う。エッチング用ガスにＣＦ4とＣｌ2とＯ2とを用い、それぞれのガス流量比を２０：２０：２０とし、１Paの圧力でコイル型の電極に５００WのＲＦ（１３．５６MHz）電力を投入してプラズマを生成してエッチングを行う。基板側（試料ステージ）には２０WのＲＦ（１３．５６MHz）電力を投入し、第１のエッチング処理に比べ低い自己バイアス電圧を印加する。この第３のエッチング条件によりＷ膜を異方性エッチングして第２の形状の導電層１３１〜１３６を形成する。
【００４８】
次いで、レジストからなるマスクを除去せずに図６（Ａ）に示すように第２のドーピング処理を行う。この場合、第１のドーピング処理よりもドーズ量を下げて高い加速電圧の条件としてｎ型を付与する不純物元素をドーピングする。例えば、加速電圧を７０〜１２０keV、本実施例では９０keVの加速電圧とし、１．５×１０14/cm2のドーズ量で行い、図５（Ｂ）で形成された第１の不純物領域より内側の半導体層に新たな不純物領域を形成する。ドーピングは、第２の形状の導電層１３１〜１３５を不純物元素に対するマスクとして用い、第１の導電層１３１ａ〜１３５ａの下部における半導体層にも不純物元素が添加されるようにドーピングする。
【００４９】
こうして、第１の導電層１３１ａ〜１３５ａと重なる第２の不純物領域１３７〜１４１を形成する。
【００５０】
次いで、レジストからなるマスクを除去した後、新たにレジストからなるマスク１４７、１４８を形成して、図６（Ｂ）に示すように、第３のエッチング処理を行う。エッチング用ガスにＳＦ6とＣｌ2とを用い、それぞれのガス流量比を５０：１０とし、１．３Paの圧力でコイル型の電極に５００WのＲＦ（１３．５６MHz）電力を投入してプラズマを生成して約３０秒のエッチングを行う。基板側（試料ステージ）には１０WのＲＦ（１３．５６MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。こうして、前記第３のエッチング条件によりｐチャネル型ＴＦＴ及び画素部のＴＦＴの窒化タンタル膜をエッチングして第３の形状の導電層１４９〜１５２を形成する。
【００５１】
そして、レジストからなるマスクを除去した後、図６（Ｃ）に示すように、ゲート絶縁膜のエッチングを行う。エッチング用ガスとしてＣＨＦ3を用い、ガス流量を３５SCCM、８００WのＲＦ電力を投入してプラズマを生成してエッチングを行う。ここでは、第２の形状の導電層１３１、１３３と第３の導電層１４９〜１５２がマスクの役割をし、ＴＦＴ毎にゲート絶縁膜は切断される（１５４〜１６０）。
【００５２】
次いで、マスク１６１〜１６３を形成して図７（Ａ）に示すように、第３のドーピング処理を行う。この第３のドーピング処理により、ｐチャネル型ＴＦＴの活性層となる半導体層に前記一導電型とは逆の導電型を付与する不純物元素が添加された第２の不純物領域１６４〜１６７を形成する。第３の形状の導電層１４９、１５３を不純物元素に対するマスクとして用い、ｐ型を付与する不純物元素を添加して自己整合的に第３の不純物領域を形成する。本実施例では、不純物領域１６４〜１６７はジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で形成する。この第３のドーピング処理の際には、ｎチャネル型ＴＦＴを形成する半導体層はレジストからなるマスク１６１〜１６３で覆われている。第１のドーピング処理及び第２のドーピング処理によって、不純物領域１６４〜１６７にはそれぞれ異なる濃度でリン（Ｐ）が添加されているが、そのいずれの領域においてもｐ型を付与する不純物元素の濃度の方が高くなるようにドーピング処理することにより、ｐチャネル型ＴＦＴのソース領域及びドレイン領域として機能するために何ら問題は生じない。
【００５３】
以上までの工程でそれぞれの半導体膜に不純物領域が形成される。本実施例において、全ての不純物領域が、導電層をマスクとして自己整合的に形成される。半導体膜と重なる第３の形状の導電層１３１、１３２、１４９及び１５０がゲート電極として機能する。また、１５２はソース配線、１５１は保持容量を形成するための第２の電極として機能する。
【００５４】
次いで、マスク１６１〜１６３を除去し、全面を覆う第１の層間絶縁膜１６８を形成する。この第１の層間絶縁膜１６８としては、プラズマＣＶＤ法又はスパッタ法を用い、厚さを１００〜２００nmとしてシリコンを含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により膜厚１５０nmの酸化窒化シリコン膜を形成する。勿論、第１の層間絶縁膜１６８は酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層又は積層構造として用いても良い。
【００５５】
次いで、図７（Ｂ）に示すように、それぞれの半導体層に添加された不純物元素を活性化処理する工程を行う。この活性化工程はファーネスアニール炉を用いる熱アニール法で行う。熱アニール法としては、酸素濃度が１ppm以下、好ましくは０．１ppm以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜５５０℃で行えばよい。なお、熱アニール法の他に、レーザーアニール法、又はラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。
【００５６】
なお、本実施例では、上記活性化処理と同時に、結晶化の際に触媒として使用したＮｉが高濃度のリン（Ｐ）を含む不純物領域１４２〜１４６、１６４、１６６にゲッタリングすることが可能であり、主にチャネル形成領域となる結晶質シリコン中のＮｉ濃度が低減される。このようにして作製したチャネル形成領域を有するＴＦＴはオフ電流値が下がり、結晶性が良いことから高い電界効果移動度が得られ、良好な特性を達成することができる。
【００５７】
次いで、第１の層間絶縁膜１６８上に有機絶縁物材料から成る第２の層間絶縁膜１６９を形成する。次いで、ソース配線１５２に達するコンタクトホールと各不純物領域１４２、１４４、１４５ａ、１６４、１６６に達するコンタクトホールを形成するためのパターニングを行う。
【００５８】
そして、駆動回路４０６において、第１の不純物領域又は第３の不純物領域とそれぞれ電気的に接続する配線１７０〜１７５を形成する。なお、これらの配線は、膜厚５０〜２５０nmのＴｉ膜と、膜厚３００〜５００nmの合金膜（ＡｌとＴｉとの合金膜）との積層膜をパターニングして形成する。
【００５９】
また、画素部４０７においては、画素電極１７８、ゲート導電膜１７７、接続電極１７６を形成する（図７（Ｃ））。この接続電極１７６によりソース配線１５２は、画素ＴＦＴ４０４と電気的な接続が形成される。また、ゲート導電膜１７７は、第１の電極（第３の形状の導電層１５０）と電気的な接続が形成される。また、画素電極１７８は、画素ＴＦＴのドレイン領域と電気的な接続が形成され、さらに保持容量を形成する一方の電極として機能する半導体層と電気的な接続が形成される。
【００６０】
以上の様にして、ｎチャネル型ＴＦＴ４０１、ｐチャネル型ＴＦＴ４０２、ｎチャネル型ＴＦＴ４０３を有する駆動回路４０６と、画素ＴＦＴ４０４、保持容量４０５とを有する画素部４０７を同一基板上に形成することができる。本明細書中ではこのような基板を便宜上アクティブマトリクス基板と呼ぶ。
【００６１】
駆動回路４０６のｎチャネル型ＴＦＴ４０１はチャネル形成領域１７８、ゲート電極を形成する第３の形状の導電層１３１と重なる第２の不純物領域１３７とソース領域又はドレイン領域として機能する第１の不純物領域１４２を有している。ｐチャネル型ＴＦＴ４０２にはチャネル形成領域１７９、ゲート電極の外側に形成される第３の不純物領域１６５、ソース領域又はドレイン領域として機能する第３の不純物領域１６４を有している。ｎチャネル型ＴＦＴ４０３にはチャネル形成領域１８０、ゲート電極を形成する第３の形状の導電層１３３と重なる第２の不純物領域１３９とソース領域又はドレイン領域として機能する第１の不純物領域１４４を有している。
【００６２】
画素部４０７の画素ＴＦＴ４０４にはチャネル形成領域１８１、ゲート電極の外側に形成される第２の不純物領域１４０とソース領域又はドレイン領域として機能する第１の不純物領域１４５ａを有している。また、保持容量４０５の一方の電極として機能する半導体層１６６、１６７には第３の不純物領域と同じ濃度で、それぞれｐ型を付与する不純物元素が添加されている。保持容量４０５は、絶縁膜（ゲート絶縁膜と同一膜）を誘電体として、第２の電極１５１と、半導体層１６６、１６７とで形成している。
【００６３】
本実施例で作製するアクティブマトリクス基板の画素部の上面図を図１０に示す。なお、図４〜図７に対応する部分には同じ符号を用いている。図１０中の鎖線Ａ−Ａ'は図７中の鎖線Ａ―Ａ'で切断した断面図に対応している。また、図１０中の鎖線Ｂ−Ｂ'は図７中の鎖線Ｂ―Ｂ'で切断した断面図に対応している。このような画素構造とすることにより大きな面積を有する画素電極を配置でき、開口率を向上させることができる。
【００６４】
本実施例で示す工程に従えば、アクティブマトリクス基板の作製に必要なフォトマスクの数を６枚（半導体層パターンマスク、第１配線パターンマスク（第１の電極１５０、第２の電極１５１、ソース配線１５２を含む）、ｐチャネル型ＴＦＴ及び画素部ＴＦＴの導電層形成のパターンマスク、ｐチャネル型ＴＦＴのソース領域及びドレイン領域形成のパターンマスク、コンタクトホール形成のパターンマスク、第２配線パターンマスク（画素電極１７８、接続電極１７６、ゲート導電膜１７７を含む））とすることができる。また、Ｎｉ添加とＢ添加を同時に行い、且つ、非晶質半導体膜形成と連続して行うので、その結果、工程を短縮し、製造コストの低減及び歩留まりの向上に寄与することができる。
【００６５】
以上の工程において、非晶質シリコン膜の結晶化を助長する触媒元素を非晶質シリコン膜の成膜後連続して添加することにより表面の汚染を防止でき、均一性の高い結晶質シリコン膜を形成することができる。さらに、Ｂドーピングを非晶質シリコン膜の成膜後連続して行うことにより、チャネル形成領域の結晶構造の破壊を防ぐので再現性良くしきい値電圧を制御することができる。また、触媒元素とＢとを同時に添加することにより生産性を向上させることができる。
【００６６】
図８には透過型の液晶表示装置に適したアクティブマトリクス基板の断面図を示す。第２の層間膜形成までは、上記の反射型のものと同じである。第２の層間膜上に透明導電膜を形成する。そして、透明導電膜層１８５を形成するためにパターニングを行う。透明導電膜としては酸化インジウムと酸化スズとの化合物や酸化インジウムと酸化亜鉛との化合物を用いることができる。
【００６７】
そして、駆動回路４０６において第１の不純物領域又は第３の不純物領域とそれぞれで電気的に接続する配線１７０〜１７５を形成する。なお、これらの配線は、膜厚５０〜２５０nmのＴｉ膜と、膜厚３００〜５００nmの合金（ＡｌとＴｉとの合金膜）との積層膜をパターニングして形成する。また、画素部４０７においては、画素電極１８５、ゲート導電膜１７７、接続電極１８６、１８７を形成する。接続電極１８６、１８７は、画素電極１８５に重なるように形成する。このように、マスク枚数を１枚増やして透過型の液晶表示装置に適したアクティブマトリクス基板を作製することができる。
【００６８】
[実施例２]
実施例１において、ＮｉとＢの異なる添加方法を行う場合について説明する。説明に用いる図面は実施例１と同じものを使用する。
【００６９】
実施例１と同様にして、絶縁膜１０１から非晶質シリコン膜１０２までを形成する。次いで、Ｎｉを材料とする陰極を有する反応室においてプラズマを生成し、非晶質シリコン膜１０２をそのプラズマに曝すことでＮｉを添加した後、Ｂを材料とする陰極を有する反応室においてプラズマを生成し、Ｎｉを添加した非晶質半導体膜をそのプラズマに曝すことでＢを添加する。その後、５００℃にて１時間の脱水素化、続けて５５０℃にて４時間の結晶化を行い、結晶質シリコン膜１０３を形成する。更に結晶化を改善するためにレーザー光の照射を行っても良い。
【００７０】
ＮｉとＢの合金を入手するのが困難である場合や、ＮｉとＢを同一反応室で添加すると、適当な濃度を得ることが困難であるような場合に置いては、本実施例のように、ＮｉとＢを別々の反応室にて添加する方法が有効である。以後の工程は、実施例１を参考にすればよい。
【００７１】
[実施例３]
本実施例では、実施例１又は実施例２で作製したアクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製する工程を以下に説明する。また、後に説明する実施例５で作製するアクティブマトリクス基板を用いる事も可能である。説明には図９を用いる。
【００７２】
まず、実施例１又は実施例２に従い、図７（Ｃ）の状態のアクティブマトリクス基板を作製した後、図７（Ｃ）のアクティブマトリクス基板上に配向膜５６７を形成しラビング処理を行う。なお、本実施例では配向膜５６７を形成する前に、アクリル樹脂膜などの有機樹脂膜をパターニングすることによって基板間隔を保持するための柱状のスペーサ５７２を所望の位置に形成する。
【００７３】
次いで、対向基板５６９上に着色層５７０、５７１、平坦化膜５７３を形成する。赤色の着色層５７０と青色の着色層５７１とを一部重ねて、第２遮光部を形成する。
【００７４】
次いで、対向電極５７６を画素部に形成し、対向基板の全面に配向膜５７４を形成し、ラビング処理を施す。
【００７５】
そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール剤５６８で貼り合わせる。シール剤５６８にはフィラーが混入されていて、このフィラーと柱状スペーサ５７２によって均一な間隔を持って２枚の基板が貼り合わせられる。その後、両基板の間に液晶材料を注入し、封止剤（図示せず）によって完全に封止する。液晶材料には公知の液晶材料を用いれば良い。このようにして図９に示すアクティブマトリクス型液晶表示装置が完成する。
【００７６】
本実施例では、実施例１に示す基板を用いている。従って、実施例１の画素部の上面図を示す図１０では、少なくともゲート配線１７７と画素電極１７８の間隙と、ゲート配線１７７と接続電極１７６の間隙と、接続電極１７６と画素電極１７８の間隙を遮光する必要がある。本実施例では、それらの遮光すべき位置に第１遮光部と第２遮光部が重なるように対向基板を貼り合わせる。
【００７７】
以上のようにして作製される液晶表示装置は各種電子機器の表示部として用いることができる。
【００７８】
[実施例４]
本実施例では、基板上に結晶質半導体膜を作製する方法について図１９を用いて説明する。
【００７９】
基板３００上に、絶縁膜３０１を形成した後、非晶質半導体膜３０２を形成する。この非晶質半導体膜３０２に結晶化を助長する触媒元素Ｎｉとｐ型を付与する元素Ｂを添加し（図１９（Ａ））、結晶化により結晶質半導体膜３０３を得る（図１９（Ｂ））。以上の工程は、実施例１又は実施例２を適用する。
【００８０】
得られた非晶質半導体膜３０３上に酸化シリコン膜などでマスク層３０４を形成し、第１のパターニングを行う（図１９（Ｃ））。パターニングしたレジスト３０５をマスクとし、マスク層３０４をエッチングする。次いで、レジスト３０５とマスク層３０６をマスクとして、第１のドーピング処理を行う。第１のドーピング処理では、リン（Ｐ）を結晶質半導体層３０３に添加し、不純物領域３０７を形成する（図１９（Ｄ））。
【００８１】
次いで、熱処理を行う。この工程で、半導体層に添加したＮｉが、不純物領域３０７に拡散していく。熱処理後、不純物領域３０７をエッチングして除去することで、ＴＦＴのチャネル部から不純物であるＮｉを取り除くことができる（図１９（Ｅ））。
【００８２】
レジスト３０５とマスク層３０６を剥離し、結晶質半導体膜３０８を得る（図１９（Ｆ））。以降の工程は、公知のＴＦＴ作製方法を参考にすればよい。
【００８３】
以上の工程において、非晶質シリコン膜の結晶化を助長する触媒元素を非晶質シリコン膜の成膜後連続して添加することにより表面の汚染を防止でき、均一性の高い結晶質シリコン膜を形成することができる。さらに、Ｂドーピングを非晶質シリコン膜の成膜後連続して行うことにより、チャネル形成領域の結晶構造の破壊を防ぐので再現性良くしきい値電圧を制御することができる。また、触媒元素とＢとを同時に添加することにより生産性を向上させることができる。ＴＦＴのチャネル部から不純物であるＮｉを取り除くことにより、オフ電流値を低くすることができ、またばらつきを小さくすることができる。
【００８４】
[実施例５]
本実施例では逆スタガ型のＴＦＴを用いて同一基板上に画素部と、画素部の周辺に駆動回路を形成するＴＦＴ（ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴ）を同時に作製する方法について図１１〜１３を用いて説明する。
【００８５】
まず、図１１（Ａ）に示すように、バリウムホウケイ酸ガラス、又はアルミノホウケイ酸ガラスなどのガラスからなる基板１１０１上に、好適にはＭｏ、Ｗ、Ｔａから選ばれた一種又は複数種を成分とする導電膜からゲート電極１１０２〜１１０４、ソース配線１１０６、１１０７、画素部の保持容量を形成するための容量配線１１０５を形成する。例えば、低抵抗化と耐熱性の観点からはＭｏとＷの合金は適している。また、アルミニウムを用い、表面を酸化処理してゲート電極を形成しても良い。
【００８６】
第１のフォトマスクにより作製されるゲート電極は、その厚さを２００〜４００nm、好ましくは２５０nmの厚さで形成し、その上層に形成する被膜の被覆性（ステップカバレージ）を向上させるために、端部をテーパー形状となるように形成する。テーパー部の角度は５〜３０度、好ましくは１５〜２５度で形成する。テーパー部はドライエッチング法で形成され、エッチングガスと基板側に印加するバイアス電圧によりその角度を制御する。
【００８７】
次いで、図１１（Ｂ）で示すように、ゲート電極１１０２〜１１０４、ソース配線１１０６、１１０７、画素部の保持容量を形成するための容量配線１１０５を覆う第１の絶縁層１１０８を絶縁層形成する。本実施例では第１の絶縁層１１０８として２層構造を用いるが、酸化シリコン膜、窒化シリコン膜或いは酸化窒化シリコン膜の単層膜又は２層以上積層させた構造を用いても良い。第１の絶縁層１１０８の一層目としては、ＳｉＨ4、ＮＨ3、Ｎ2Ｏ及びＨ2を反応ガスとして成膜される酸化窒化シリコン膜１１０８ａを５０〜１００nm形成する。次いで、第１の絶縁層１１０８の２層目としては、ＳｉＨ4及びＮ2Ｏを反応ガスとして成膜される酸化窒化シリコン膜１１０８ｂを１００〜１５０nmの厚さに積層形成する。次いで、第１の絶縁層上に非晶質半導体膜１１０９を３０〜６０nmの厚さで形成する。非晶質半導体膜の材料に限定はないが、好ましくはシリコンを用いるのが良い。本実施例では、ＳｉＨ4ガスを用いて、非晶質シリコン膜１１０９を形成する。
【００８８】
第１の絶縁層１１０８は、その上層に半導体層を形成して、ゲート絶縁膜として用いるものであるが、基板１１０１からアルカリ金属などの不純物が半導体層に拡散するのを防ぐブロッキング層としての機能も有している。
【００８９】
形成した非晶質シリコン膜に結晶化を助長する触媒元素とｐ型を付与する不純物元素を添加する。添加する方法は、実施例１又は実施例２の方法を適用する。
【００９０】
次いで、形成した非晶質シリコン膜を加熱処理により結晶化する。この結晶化の方法は、実施例１又は実施例２を参考にすれば良い。
【００９１】
得られた結晶質シリコン膜は、第２のフォトマスクを用いて所定のパターンに形成する。図１１（Ｃ）は島状に形成された半導体層１１１０〜１２１３を示す。半導体層１１１０〜１１１２は、ゲート電極１１０２、１１０４と一部が重なるように形成する。
【００９２】
その後、結晶質シリコン膜１１１０〜１１１３上に酸化シリコン又は窒化シリコンから成る絶縁膜を１００〜２００nmの厚さに形成する。図１１（Ｄ）は、ゲート電極をマスクとする裏面からの露光プロセスにより、自己整合的にチャネル保護膜とする第３の絶縁層１１１４〜１１１８を結晶質シリコン膜１１１０〜１１１２上に形成する。
【００９３】
そして、ｎチャネル型ＴＦＴのＬＤＤ領域を形成するための第１のドーピング工程を行う。ドーピングの方法はイオンドープ法若しくはイオン注入法で行えば良い。ｎ型の不純物（ドナー）としてリン（Ｐ）を添加し、第３の絶縁層１１１５〜１１１８をマスクとして形成される第１の不純物領域１１１９〜１１２２を形成する。この領域のドナー濃度は１×１０16〜２×１０17/cm3の濃度とする。
【００９４】
第２のドーピング工程は、ｎチャネル型ＴＦＴのソース領域及びドレイン領域を形成する工程であり、図１２（Ａ）で示すように第３のフォトマスクを用いて、レジストによるマスク１１２３〜１１２５を形成する。マスク１１２４、１１２５は、ｎチャネル型ＴＦＴのＬＤＤ領域を覆って形成され、第２の不純物領域１１２６〜１１２８には、１×１０20〜１×１０21/cm3の濃度範囲でドナー不純物を添加する。
【００９５】
この第２のドーピング工程に前後して、マスク１１２３〜１１２５が形成された状態でフッ酸によるエッチング処理を行い、第３の絶縁層１１１４、１１１８を除去しておくと好ましい。
【００９６】
ｐチャネル型ＴＦＴのソース領域及びドレイン領域は、図１２（Ｂ）に示すように第３のドーピング処理により行い、イオンドープ法やイオン注入法でｐ型の不純物（アクセプタ）を添加して第３の不純物領域１１３０、１１３１を形成する。この領域のｐ型の不純物濃度は２×１０20〜２×１０21/cm3となるようにする。この工程において、半導体層１１１３にもｐ型の不純物を添加しておく。
【００９７】
次に、図１２（Ｃ）に示すように、半導体層上に第２の絶縁層を形成する。好適には、第２の絶縁層を複数の絶縁膜で形成する。半導体層上に形成する第２の絶縁層の第１層目１１３２は水素を含有する窒化シリコン膜又は窒化酸化シリコン膜から成る無機絶縁物で５０〜２００nmの厚さに形成する。その後、それぞれの半導体層に添加された不純物を活性化する工程を行う。この工程はレーザーアニール法、又はラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。
【００９８】
この活性化処理により、不純物元素の活性化と同時に第２の絶縁層の第１層目１１３２の窒化シリコン膜又は窒化酸化シリコン膜の水素が放出され、半導体層の水素化を行うことができる。
【００９９】
図１３（Ａ）で示す第２の絶縁層の第２層目１１３３はポリイミド、アクリルなどの有機絶縁物材料で形成し表面を平坦化する。勿論、プラズマＣＶＤ法でＴＥＯＳを用いて形成される酸化シリコン膜を適用しても良いが、平坦性を高める観点からは前記有機物材料を用いることが望ましい。
【０１００】
次いで、第５のフォトマスクを用いてコンタクトホールを形成する。そして、第６のフォトマスクを用いてＡｌ、Ｔｉ、Ｔａなどを用いて、駆動回路１３０５において接続電極１１３４及びソース又はドレイン配線１１３５〜１１３７を形成する。また、画素部１３０６において、画素電極１１４０、ゲート配線１１３９、接続電極１１３８を形成する。
【０１０１】
こうして、同一の基板上にｐチャネル型ＴＦＴ１３０１とｎチャネル型ＴＦＴ１３０２を有する駆動回路１３０５と、画素ＴＦＴ１３０３と保持容量１３０４を有する画素部１３０６が形成される。駆動回路１３０５のｐチャネル型ＴＦＴ１３０１には、チャネル形成領域１３０７、第３の不純物領域から成るソース又はドレイン領域１３０８が形成されている。ｎチャネル型ＴＦＴ１３０２には、チャネル形成領域１３０９、第１の不純物領域から成るＬＤＤ領域１３１０、第２の不純物領域から成るソース又はドレイン領域１３１１が形成されている。画素部１３０６の画素ＴＦＴ１３０３は、マルチゲート構造であり、チャネル形成領域１３１２、ＬＤＤ領域１３１３、ソース又はドレイン領域１３１４、１３１６が形成される。ＬＤＤ領域の間に位置する第２の不純物領域１３１５は、オフ電流を低減するために有用である。保持容量１３０４は、容量配線１１０５と半導体層１１１３とその間に形成される第１の絶縁層とから形成されている。
【０１０２】
画素部１３０６においては、接続電極１１３８によりソース配線１１０７は、画素ＴＦＴ１３０３のソース又はドレイン領域１３１４と電気的な接続が形成される。また、ゲート配線１１３９は、第１の電極と電気的な接続が形成される。また、画素電極１１４０は、画素ＴＦＴ１３０３のソース又はドレイン領域１３１６及び保持容量１３０４の半導体層１１１３と接続している。
【０１０３】
図１３（Ｂ）はゲート電極１１０４とゲート配線１１３９のコンタクト部を説明する図である。ゲート電極１１０４は隣接する画素の保持容量の一方の電極を兼ね、画素電極１１４５と接続する半導体層１１４４と重なる部分で容量を形成している。また、図１３（Ｃ）はソース配線１１０７と画素電極１１４０及び隣接する画素電極１１４６との配置関係を示し、画素電極の端部をソース配線１１０７上に設け、重なり部を形成することにより迷光を遮り遮光性を高めている。
【０１０４】
ＴＦＴを逆スタガ型で形成することの利点の一つは、ｎチャネル型ＴＦＴにおいてゲート電極とオーバーラップするＬＤＤ領域を裏面露光のプロセスにより自己整合的に形成できることにあり、ゲート絶縁膜と半導体層を連続形成できる特徴と相まってＴＦＴの特性ばらつきを小さくすることができる。さらに本発明を用いることで、半導体層の結晶構造の破壊を防ぐことができるので、安定したＴＦＴ特性を得ることが可能になる。
【０１０５】
さらに、非晶質シリコン膜の結晶化を助長する触媒元素を非晶質シリコン膜の成膜後連続して添加することにより表面の汚染を防止でき、均一性の高い結晶質シリコン膜を形成することができる。さらに、Ｂドーピングを非晶質シリコン膜の成膜後連続して行うことにより、チャネル形成領域の結晶構造の破壊を防ぐので再現性良くしきい値電圧を制御することができる。また、触媒元素とＢとを同時に添加することにより生産性を向上させることができる。
【０１０６】
[実施例６]
本実施例では、基板上に結晶質半導体膜を作製する方法について図２０を用いて説明する。
【０１０７】
基板６００は、石英基板を用いる。その他、耐熱性のあるもので有れば使用可能である。基板６００上に非晶質半導体膜６０１を３０〜６０nmの厚さで形成する。本実施例では、絶縁膜を形成していないが、もちろん絶縁膜を形成する事も可能である。形成した非晶質半導体膜６０１に結晶化を助長する触媒元素Ｎｉとｐ型を付与する元素Ｂを添加する。添加方法は、実施例１又は実施例２を適用する。
【０１０８】
次いで、熱結晶化を行う（図２０（Ｂ））。５７０〜６００℃で１２〜１４時間程行うと良い。この熱処理により、結晶質半導体膜６０２が得られる。この結晶質半導体膜をパターニングして、結晶質半導体膜６０３を得る（図２０（Ｃ））。以降の工程は、公知のＴＦＴ作製方法を参考にすればよい。
【０１０９】
[実施例７]
本実施例は、非晶質シリコン膜に結晶化を助長する触媒元素であるＮｉとｐ型を付与する不純物元素（周期律第１３族元素）を添加する方法の他の一例を示す。
【０１１０】
まず、実施例１と同様にして非晶質シリコン膜を形成する。その後、触媒元素を添加するために、他の反応室に基板を移動させる。この反応室の陰極はＮｉを含有するものであり、例えば、Ｎｉ単体から成る平板型の電極やメッシュ状の電極を用いることができる。
【０１１１】
この反応室に、プラズマを生成するために導入する不活性気体はＡｒで良く、その他にＨｅ、Ｋｒ、Ｘｅなどを用いることができる。また、不活性ガスとしてＮ2を添加することもできる。さらに、この不活性気体に周期律第１３族元素を含むガスを１〜１０００ppm添加する。周期律第１３族元素を含むガスとしてはＢ2Ｈ6、ＢＦ3などを適用することができる。
【０１１２】
好適な一例は、ＡｒとＢ2Ｈ6の混合ガスであり、この混合ガスでプラズマを生成することにより、Ａｒイオンの陰極に対するスパッタリング作用と、Ｂ2Ｈ6の解離によりＮｉとＢとを非晶質シリコン膜に添加することができる。Ｂ2Ｈ6はＡｒで希釈したものを用いても良いし、水素で希釈したものを用いることもできる。
【０１１３】
ＮｉとＢの合金を入手するのが困難である場合や、ＮｉとＢを同一反応室で添加すると、適当な濃度を得ることが困難であるような場合においては、本実施例で示す方法が有効である。このような本実施例で示す方法は、実施例１で示すＮｉとＢの添加方法に置換して行うことができる。
【０１１４】
[実施例８]
本発明を実施して作製されたＴＦＴは様々な電気光学装置（代表的にはアクティブマトリクス型液晶ディスプレイなど）に用いることができる。即ち、それら電気光学装置や半導体回路を部品として組み込んだ電子機器全てに本発明を適用することが。
【０１１５】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター（リア型又はフロント型）、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、カーステレオ、パーソナルコンピュータ、携帯情報端末機器（モバイルコンピュータ、携帯電話又は電子書籍など）などが挙げられる。それらの一例を図１４、図１５及び図１６に示す。
【０１１６】
図１４（Ａ）はパーソナルコンピュータであり、本体１４０１、画像入力部１４０２、表示部１４０３、キーボード１４０４などを含む。本発明を画像入力部１４０２、表示部１４０３やその他の信号制御回路に適用することができる。
【０１１７】
図１４（Ｂ）はビデオカメラであり、本体１４０５、表示部１４０６、音声入力部１４０７、操作スイッチ１４０８、バッテリー１４０９、受像部１４１０などを含む。本発明を表示部１４０６やその他の信号制御回路に適用することができる。
【０１１８】
図１４（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体１４１１、カメラ部１４１２、受像部１４１３、操作スイッチ１４１４、表示部１４１５などを含む。本発明は表示部１４１５やその他の信号制御回路に適用できる。
【０１１９】
図１４（Ｄ）はゴーグル型ディスプレイであり、本体１４１６、表示部１４１７、アーム部１４１８などを含む。本発明は表示部１４１７やその他の信号制御回路に適用することができる。
【０１２０】
図１４（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体１４１９、表示部１４２０、スピーカ部１４２１、記録媒体１４２２、操作スイッチ１４２３などを含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Digital Versatile Disc）、ＣＤなどを用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明は表示部１４２０やその他の信号制御回路に適用することができる。
【０１２１】
図１４（Ｆ）はデジタルカメラであり、本体１４２４、表示部１４２５、接眼部１４２６、操作スイッチ１４２７、受像部（図示しない）などを含む。本発明を表示部１４２５やその他の信号制御回路に適用することができる。
【０１２２】
図１５（Ａ）はフロント型プロジェクターであり、投射装置１５０１、スクリーン１５０２などを含む。本発明は投射装置１５０１の一部を構成する液晶表示装置１５１４やその他の信号制御回路に適用することができる。
【０１２３】
図１５（Ｂ）はリア型プロジェクターであり、本体１５０３、投射装置１５０４、ミラー１５０５、スクリーン１５０６などを含む。本発明は投射装置１５０４の一部を構成する液晶表示装置１５１４やその他の信号制御回路に適用することができる。
【０１２４】
なお、図１５（Ｃ）は、図１５（Ａ）及び図１５（Ｂ）中における投射装置１５０１、１５０４の構造の一例を示した図である。投射装置１５０１、１５０４は、光源光学系１５０７、ミラー１５０８、１５１０〜１５１２、ダイクロイックミラー１５０９、プリズム１５１３、液晶表示装置１５１４、位相差板１５１５、投射光学系１５１６で構成される。投射光学系１５１６は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図１５（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルムなどの光学系を設けてもよい。
【０１２５】
また、図１５（Ｄ）は、図１５（Ｃ）中における光源光学系１５０７の構造の一例を示した図である。本実施例では、光源光学系１８０７は、リフレクター１５１８、光源１５１９、レンズアレイ１５２０、１５２１、偏光変換素子１５２２、集光レンズ１５２３で構成される。なお、図１５（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルムなどの光学系を設けてもよい。
【０１２６】
ただし、図１５に示したプロジェクターにおいては、透過型の液晶表示装置を用いた場合を示しており、反射型の電気光学装置の適用例は図示していない。
【０１２７】
図１６（Ａ）は携帯電話であり、表示用パネル１６０１、操作用パネル１６０２、接続部１６０３、センサー内蔵ディスプレイ１６０４、音声出力部１６０５、操作キー１６０６、電源スイッチ１６０７、音声入力部１６０８、アンテナ１６０９などを含む。本発明をセンサー内蔵ディスプレイ１６０４、音声出力部１６０５、音声入力部１６０８やその他の信号制御回路に適用することができる。
【０１２８】
図１６（Ｂ）は携帯書籍（電子書籍）であり、本体１６１１、表示部１６１２、記憶媒体１６１３、操作スイッチ１６１４、アンテナ１６１５などを含む。本発明は表示部１６１２、記憶媒体１６１３やその他の信号回路に適用することができる。
【０１２９】
図１６（Ｃ）はディスプレイであり、本体１９１６、支持台１９１７、表示部１９１８などを含む。本発明は表示部１９１８に適用することができる。本発明の液晶表示装置は特に大画面化した場合において有利であり、対角１０インチ以上（特に３０インチ以上）のディスプレイには有利である。
【０１３０】
以上の様に、本発明の適用範囲は極めて広く、様々な電子機器に適用することが可能である。
【０１３１】
【発明の効果】
本発明により、ＴＦＴ作製時の工程数が削減され、且つチャネルドープ用の装置がいらないため、コスト削減を実現できる。また、結晶化前にドーピング処理をすることで、結晶化によって形成される結晶構造がドーピング時に破壊されることを防ぐことができるので、結晶質半導体層の結晶構造が良くなり、画像の高速処理や高速通信などが可能となる。
【０１３２】
非晶質シリコン膜の結晶化を助長する触媒元素を非晶質シリコン膜の成膜後連続して添加することにより表面の汚染を防止でき、均一性の高い結晶質シリコン膜を形成することができる。さらに、Ｂドーピングを非晶質シリコン膜の成膜後連続して行うことにより、チャネル形成領域の結晶構造の破壊を防ぐので再現性良くしきい値電圧を制御することができる。また、触媒元素とＢとを同時に添加することにより生産性を向上させることができる。
【図面の簡単な説明】
【図１】  本実施の形態１のＴＦＴ断面図。
【図２】  本実施の形態１の装置図。
【図３】  本実施の形態１の装置断面図。
【図４】  本実施例１のＴＦＴ断面図。
【図５】  本実施例１のＴＦＴ断面図。
【図６】  本実施例１のＴＦＴ断面図。
【図７】  本実施例１のＴＦＴ断面図。
【図８】  本実施例１のＴＦＴ断面図。
【図９】  本実施例３のアクティブマトリクス型液晶表示装置断面図。
【図１０】  本実施例１で作製するアクティブマトリクス基板の画素部の上面図。
【図１１】  本実施例５のＴＦＴ断面図。
【図１２】  本実施例５のＴＦＴ断面図。
【図１３】  本実施例５のＴＦＴ断面図。
【図１４】  本実施例７のいろいろな半導体装置を示す図。
【図１５】  本実施例７のいろいろな半導体装置を示す図。
【図１６】  本実施例７のいろいろな半導体装置を示す図。
【図１７】  本実施の形態３の装置図。
【図１８】  ＮｉとＢの添加に用いる陰極の図。
【図１９】  本実施例４のＴＦＴ断面図。
【図２０】  本実施例６のＴＦＴ断面図。
【図１】
0004053256.tif 000002
【図２】
0004053256.tif 000003
【図３】
0004053256.tif 000004
【図４】
0004053256.tif 000005
【図５】
0004053256.tif 000006
【図６】
0004053256.tif 000007
【図７】
0004053256.tif 000008
【図８】
0004053256.tif 000009
【図９】
0004053256.tif 000010
【図１０】
0004053256.tif 000011
【図１１】
0004053256.tif 000012
【図１２】
0004053256.tif 000013
【図１３】
0004053256.tif 000014
【図１４】
0004053256.tif 000015
【図１５】
0004053256.tif 000016
【図１６】
0004053256.tif 000017
【図１７】
0004053256.tif 000018
【図１８】
0004053256.tif 000019
【図１９】
0004053256.tif 000020
【図２０】
0004053256.tif 000021