(57)【特許請求の範囲】
【請求項１】
絶縁表面に形成された複数の薄膜トランジスタを用いた回路を有する半導体装置の作製方法であって、
基板の絶縁表面上にアモルファスシリコン膜を形成する第１の工程と、
不活性ガスによって、前記アモルファスシリコン膜表面をスパッタエッチング処理する第２の工程と、
前記アモルファスシリコン膜の表面に接してゲルマニウム膜を形成する第３の工程と、
前記アモルファスシリコン膜の加熱温度が６００℃を上限とする加熱処理により前記アモルファスシリコン膜を結晶化させてポリシリコン膜に変成させる第４の工程と、を有し、前記第２の工程以後、前記第３の工程において前記ゲルマニウム膜が形成されるまで、前記アモルファスシリコン膜表面を大気雰囲気に曝さないことを特徴とする半導体装置の作製方法。
【請求項２】
絶縁表面に形成された複数の薄膜トランジスタを用いた回路を有する半導体装置の作製方法であって、
基板の絶縁表面上にアモルファスシリコン膜を形成する第１の工程と、
不活性ガスによって、前記アモルファスシリコン膜表面をスパッタエッチング処理する第２の工程と、
前記アモルファスシリコン膜の表面に接してゲルマニウム膜を形成する第３の工程と、
前記アモルファスシリコン膜の加熱温度が６００℃を上限とする加熱処理により前記アモルファスシリコン膜を結晶化させてポリシリコン膜に変成させる第４の工程と、を有し、前記第２の工程から前記第４の工程まで前記基板を大気雰囲気に曝さないことを特徴とする半導体装置の作製方法。
【請求項３】
請求項１又は請求項２に記載の第３の工程において、前記ゲルマニウム膜をスパッタ法にて形成することを特徴とする半導体装置の作製方法。
【請求項４】
絶縁表面に形成された複数の薄膜トランジスタを用いた回路を有する半導体装置の作製方法であって、
基板の絶縁表面上にアモルファスシリコン膜を形成する第１の工程と、
前記アモルファスシリコン膜に接して、開口部を有するマスク絶縁膜を形成する第２の工程と、
不活性ガスによって、前記開口部において露出している前記アモルファスシリコン膜表面をスパッタエッチング処理する第３の工程と、
前記開口部において、前記アモルファスシリコン膜表面に接してゲルマニウム膜を形成する第４の工程と、
前記アモルファスシリコン膜の加熱温度が６００℃を上限とする加熱処理により前記アモルファスシリコン膜を結晶化させてポリシリコン膜に変成させる第５の工程と、を有し、前記第２の工程以後、前記第４の工程において前記ゲルマニウム膜が形成されるまで、前記アモルファスシリコン膜表面を大気雰囲気に曝さないことを特徴とする半導体装置の作製方法。
【請求項５】
絶縁表面に形成された複数の薄膜トランジスタを用いた回路を有する半導体装置の作製方法であって、
基板の絶縁表面上にアモルファスシリコン膜を形成する第１の工程と、
前記アモルファスシリコン膜に接して、開口部を有するマスク絶縁膜を形成する第２の工程と、
不活性ガスによって、前記開口部において露出している前記アモルファスシリコン膜表面をスパッタエッチング処理する第３の工程と、
前記開口部において、前記アモルファスシリコン膜表面に接してゲルマニウム膜を形成する第４の工程と、
前記アモルファスシリコン膜の加熱温度が６００℃を上限とする加熱処理により前記アモルファスシリコン膜を結晶化させてポリシリコン膜に変成させる第５の工程と、を有し、前記第２の工程から第５の工程まで、前記基板を大気雰囲気に曝さないことを特徴とする半導体装置の作製方法。
【請求項６】
請求項４又は請求項５において、前記マスク絶縁膜には、前記薄膜トランジスタのソース領域及びドレイン領域となる領域上に前記開口部が形成されていることを特徴とする半導体装置の作製方法。
【請求項７】
請求項４又は請求項５において、前記マスク絶縁膜には、前記薄膜トランジスタのソース領域又はドレイン領域となる領域上に前記開口部が形成されていることを特徴とする半導体装置の作製方法。
【請求項８】
請求項４乃至請求項７のいずれか１項において、前記第２の工程の前に、前記アモルファスシリコン膜を前記薄膜トランジスタの活性層の形状にパターニングする工程を有することを特徴とする半導体装置の作製方法。
【請求項９】
請求項４乃至請求項７のいずれか１項において、前記第５の工程の後に、前記ポリシリコン膜をパターニングして前記薄膜トランジスタの活性層を形成する工程を有することを特徴とする半導体装置の作製方法。
【請求項１０】
請求項４乃至請求項９のいずれか１項に記載の第４の工程において、前記ゲルマニウム膜をスパッタ法にて形成することを特徴とする半導体装置の作製方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本明細書で開示する発明は、半導体薄膜を用いた薄膜トランジスタ（ＴＦＴ）で構成された回路を有する半導体装置の作製方法に関するものであり、特に絶縁表面上に形成された結晶性半導体薄膜の作製方法に関する。
【０００２】
なお、本明細書中では半導体特性を利用して機能し得る装置全てを半導体装置と呼ぶ。従って、上記特許請求の範囲に記載された半導体装置は、ＴＦＴ等の単体素子だけでなく、ＴＦＴで構成した半導体回路や電気光学装置およびそれらを部品として搭載した電子機器をも包含する。
【０００３】
【従来の技術】
近年、ガラスや石英などの絶縁性基板上に形成された半導体薄膜（厚さ数十〜数百ｎｍ程度）を用いて薄膜トランジスタ（ＴＦＴとも表記される）を作製する技術が注目されている。ＴＦＴは特に、液晶表示装置等のアクティブマトリクス回路を備えた画像表示装置のスイッチング素子としての開発が急がれている。例えば、液晶表示装置においてはマトリクス状に配列された画素領域を個々に制御する画素マトリクス回路、画素マトリクス回路を制御する駆動回路、さらに外部からのデータ信号を処理するロジック回路（演算回路、メモリ回路、クロックジェネレータなど）等のあらゆる半導体回路にＴＦＴを応用する試みがなされている。
【０００４】
最近では、非晶質珪素膜（アモルファスシリコン膜）よりも動作速度の速いＴＦＴが作製できるという利点を生かして結晶性珪素膜（ポリシリコン膜）を利用したＴＦＴの量産が開始されている。
【０００５】
本出願人は以前からポリシリコン膜の研究を進め、より単結晶に近い膜質を有するポリシリコン膜の開発を急いできた。その様なポリシリコン膜の形成方法として本出願人は特開平9-312260号公報に記載された技術を開示している。この公報ではアモルファスシリコン膜の結晶化に際して結晶化を助長する触媒元素としてニッケル等の金属元素を利用し、結晶化後に７００℃を超える温度での加熱処理を施して、ポリシリコン膜の結晶性を改善する方法が開示されている。
【０００６】
しかしながら結晶化の触媒としてニッケルを用いたポリシリコン膜を酸化性雰囲気に触れさせて直接熱処理すると、局所的に酸化シリコン（ＳｉＯx）が異常成長する場合がある。この酸化シリコンの異常成長はちょうど“みみず腫れ”のようにポリシリコン膜の表面に現れる。このような酸化シリコンが存在すると、ＴＦＴ作製工程中に酸化シリコンだけが除去されてシリコンが切断されるといった問題が発生する。
【０００７】
図１０に示すのは酸化シリコンの異常成長が生じているポリシリコン膜の断面ＳＥＭ写真である。矢印で示す位置に酸化シリコンが異常発生し、活性層であるシリコン膜を殆ど分断していることが確認できる
【０００８】
そのため、上記公報に記載された技術で形成されたポリシリコン膜は、ポリシリコン膜の表面が直接酸化性雰囲気に触れた状態で、加熱処理を加えることは避けなければならなかった。例えば、ポリシリコン膜の表面に熱酸化膜を形成する場合には、表面を絶縁膜で被覆しておくなどの工夫が必要であり、それがプロセスを煩雑にする原因ともなっていた。
【０００９】
【発明が解決しようとする課題】
本出願人によれば、結晶化の触媒としてニッケルを用いた場合に発生する酸化シリコンの異常成長は、ポリシリコン膜中に存在するニッケルシリサイドが集中的に酸化されることに起因すると考えている。本発明は、ニッケルを用いずにシリコンとの整合性の高いゲルマニウムに着目し、ゲルマニウムを触媒として用いることで、上述したような局所的なシリコンの異常酸化が起こらないようにしたものである。
【００１０】
ゲルマニウムを触媒元素としてアモルファスシリコン膜を結晶化させる技術に関しては、Subramanian他が「1997  Symposium on VLSI Technology Digest of Technical Papers 97-98頁」に掲載の論文において、ゲルマニウムを用いて結晶化したポリシリコン膜を用いてＴＦＴを作製したことを報告している。この論文には、ゲルマニウムを用いた結晶化の過程は、低温の加熱によってアモルファスシリコン膜とゲルマニウム膜との界面でゲルマニウムが核となり、固相成長によってシリコンの結晶化が進行することが記載されている。
【００１１】
しかしながら、ゲルマニウムは比較的酸化され易い。シリコンとの界面で酸化ゲルマニウムが形成されてしまうと酸化ゲルマニウムが不活性なために、シリコンとゲルマニウムとが反応がしづらくなり結晶化が進行を妨げることとなる。また、ニッケルを用いたシリコンの結晶成長距離は数１０μｍにおよぶが、ゲルマニウムを用いた場合は結晶成長距離が高々１μｍ程度しかない。そのため、シリコンの結晶成長を阻害する要素はできるだけ排除することが望まれる。よって、ゲルマニウム膜にシリコンとの界面で酸化ゲルマニウムが形成されることは避ける必要がある。
【００１２】
本発明の目的は、上記の問題点を解消して、ゲルマニウムを用いたアモルファスシリコン膜の結晶化工程のスループット・生産性を向上するための技術を提供することにある。
【００１３】
【課題を解決するための手段】
上述した問題点を解消するために、本発明は、絶縁表面に形成された複数の薄膜トランジスタを用いた回路を有する半導体装置の作製方法であって、１）基板の絶縁表面上にアモルファスシリコン膜を形成する第１の工程と、２）不活性ガスによって、前記アモルファスシリコン膜表面をスパッタエッチング処理する第２の工程と、３）前記アモルファスシリコン膜の表面に接してゲルマニウム膜を形成する第３の工程と、４）加熱処理により前記アモルファスシリコン膜を結晶化させてポリシリコン膜に変成させる第４の工程と、を有し、第２の工程から第４の工程まで、前記基板を大気雰囲気に曝さないことを特徴とする。
【００１４】
本発明では、アモルファスシリコン膜とゲルマニウム膜との界面に、不活性な酸化ゲルマニウムが形成されることを防ぐために、ゲルマニウム膜が成膜されるアモルファスシリコン表面をスパッタエッチングして、その表面に吸着した酸素、不純物や自然酸化膜を除去する工程を有することと、ゲルマニウム膜が形成されるまで、アモルファスシリコン膜表面を、大気雰囲気に曝さないようにすることが重要になる。このようにすることによって、ゲルマニウム膜がアモルファスシリコン膜との界面において酸化されることを防いで、アモルファスシリコン膜を結晶化が効率よく進行するようにする。
【００１５】
【発明の実施の形態】
図を用いて本発明の実施の形態を説明する。
【００１６】
〔実施形態１〕本発明の実施形態を図１を用いて説明する。図１には、アモルファスシリコン膜を結晶化してポリシリコン膜に変成するまでの工程が図示されている。まず、絶縁表面を有する基板１０１を用意する。基板として、ガラス基板や石英基板、結晶化ガラス基板を用いることができる。またガラス基板や結晶化ガラス基板を用いた場合には、不純物拡散を防止するために、酸化シリコン膜や窒化シリコン膜等の下地絶縁膜を形成し、この絶縁膜表面にポリシリコン膜を形成すればよい。また、表面を熱酸化したシリコン基板を用いることもできる。
【００１７】
基板表面に、酸化シリコン膜や窒化シリコン膜等の下地絶縁膜を形成することで、表面の平坦化・平滑化できるという効果が期待でき、その絶縁膜表面に形成されるアモルファスシリコン膜にストレスを与えないため、アモルファスシリコン膜の結晶成長距離を長くなるという効果が期待できる。基板表面を平坦化・平滑化する効果が高い絶縁まくは、熱酸化シリコン膜である。本発明では、石英基板や結晶化ガラス基板、シリコン基板等、高耐熱性基板を用いた場合、表面（アモルファスシリコン膜が形成される面）、さらに基板全てを覆うようにアモルファスシリコン膜を形成し熱酸化させればよい。
【００１８】
基板１０１の絶縁表面上にアモルファスシリコン膜１０２を成膜する。成膜方法はプラズマＣＶＤ（ＰＣＶＤ）法、減圧ＣＶＤ（ＬＰＣＶＤ）法、熱ＣＶＤ法を用いることができる。また成膜ガスとしてはシラン（ＳｉＨ4 ）又はジシラン（Ｓｉ2Ｈ6 ）を用いる。また、アモルファスシリコン膜１０１の膜厚はＴＦＴの活性層として適当な値であり、３０〜２５０ｎｍ（代表的には１００〜１５０ｎｍ）とすればよい。（図１（Ａ））
【００１９】
なお、アモルファスシリコン膜成膜中に混入する炭素、酸素及び窒素は後の結晶化を阻害する要因となり、徹底的に低減することが好ましい。具体的には、アモルファスシリコン膜１０２の炭素及び窒素の濃度はいずれも５×１０18atoms/cm3 未満（代表的には５×１０17atoms/cm3 以下）とし、酸素の濃度は１．５×１０19atoms/cm3 未満（代表的には１×１０18atoms/cm3以下）とするのが望ましい。
【００２０】
本出願人の経験では、炭素、酸素及び窒素が上述の濃度範囲を超えると、ＴＦＴの特性が急激に悪化するという知見を得ている。おそらくシリコンの結晶化が阻害され、十分な結晶性を有するポリシリコン膜が得られないためと考えられる。従って、上述の濃度範囲に収めることが重要となる。また、上述の不純物はＴＦＴ作製過程で意図的に添加されない限りは、上述の濃度範囲を超えることはない。
【００２１】
次に、アモルファスシリコン膜１０２表面上にゲルマニウム膜１０３を形成する。ゲルマニウム膜１０３の膜厚は１〜５０ｎｍ、好ましくは１〜１０ｎｍとすればよい。（図１（Ｂ））
【００２２】
ゲルマニウム膜１０３を成膜する前に、アモルファスシリコン膜１０２表面を不活性ガスによってスパッタエッチングして、その表面に形成された自然酸化膜や、不純物を除去する。不活性ガスとしては、代表的にはアルゴン（Ａｒ）を用いる。エッチング時の圧力は１０-3〜１０-1Ｐａとし、温度は室温〜４５０℃とする。また、基板１０１をカソードとするためのＲＦ電源の出力は３０〜３００Ｗとする。
【００２３】
スパッタエッチング後、アモルファスシリコン膜１０２表面を大気雰囲気に曝らさないようにして、ゲルマニウム膜１０３を成膜する。したがって、ゲルマニウム膜１０３を形成するまでは基板１０１が存在する雰囲気に酸素等の酸化性物質ができるだけ含まれないようにするために、減圧状態でかつ窒素やアルゴンなどの不活性雰囲気とする。またゲルマニウム膜１０３の成膜法方法は、スパッタエッチングするための処理室から、ゲルマニウム膜を成膜する処理室へ基板と搬送する際に、アモルファスシリコン膜１０２表面を大気に曝さないようにすることができれるような成膜方法であれば良い。代表的には、後述するようにスパッタ法を用いることができが、条件さえ満足できればＣＶＤ法など他の方法を用いることができる。
【００２４】
ゲルマニウム膜１０３を成膜後、加熱処理により前記アモルファスシリコン膜１０２を結晶化させてポリシリコン膜１０４に変成させる。加熱処理することによって、ゲルマニウムを核にして、アモルファスシリコン膜１０２のゲルマニウム膜１０３との界面に、シリコンの結晶核が発生する。この結晶核を起点にして結晶粒が成長しポリシリコン膜１０４に変成される。（図１（Ｃ））
【００２５】
結晶化工程でのアモルファスシリコン膜１０２の加熱温度は４５０〜６００℃（好ましくは５００〜５５０℃）とする。６００℃を上限としたのは、ゲルマニウムを核にした結晶成長だけを行わせるようにするためである。６００℃を超えると、ゲルマニウム膜１０３との界面以外に、アモルファスシリコン膜１０２内での自然核が多く発生してしまう。このためゲルマニウムを核とした結晶成長と自然核からの結晶成長が同時に進行して、結晶性が乱れるからである。なお、結晶化工程はファーネスアニール、ランプアニール、レーザーアニールのいずれの手段を用いても良く、アモルファスシリコン膜１０２を加熱できればよい。
【００２６】
加熱時間は、ファーネスアニールを用いた場合には８〜２０時間、キセノンランプを照射するＲＴＡ法を用いた場合には、キセノンランプの照射時間を数秒〜数分程度にすればよい。
【００２７】
結晶化工程が終了後、ゲルマニウム膜１０３を除去し、ポリシリコン膜１０４をパターニングしてＴＦＴの活性層を形成する。以降は、公知のトップゲート型ＴＦＴの製造方法、例えば実施例１や実施例２に示す作製方法に従って、ＴＦＴを完成すればよい。
【００２８】
ＴＦＴの作製工程において、ゲート絶縁膜を熱酸化膜で形成工程、熱酸化膜を形成・除去することで活性層を薄くする工程等、酸化性雰囲気に活性層が接した状態で熱処理しても、本発明ではポリシリコン膜にニッケル元素が存在しないため、ポリシリコン膜を酸化性雰囲気に直接に接しても、局所的な酸化シリコンの異常成長を防ぐことができる。
【００２９】
また本発明では、スパッタエッチング処理以降、ゲルマニウム膜１０３を成膜するまで、アモルファスシリコン膜１０２表面を大気雰囲気に曝さないようすることで、ゲルマニウム膜１０３がアモルファスシリコン膜１０３との界面で酸化されることを防ぐことができるので、ゲルマニウムを核とした結晶化工程の生産性を向上させることができる。
【００３０】
ここでは、スパッタエッチング処理以降ゲルマニウム膜１０３を成膜する間、アモルファスシリコン膜１０２表面を大気雰囲気に曝さないようしたが、更にゲルマニウム膜１０３を成膜した以降も結晶化工程まで、基板１０１を大気雰囲気に曝さないようにして、ゲルマニウム膜１０３が酸素などの酸化性物質に接触することを避けるのが好ましく、結晶化工程の雰囲気は窒素等の不活性雰囲気や水素雰囲気とする。
【００３１】
このように、スパッタエッチング処理工程から結晶化工程まで、基板を大気雰囲気に曝さないようにするには、スパッタエッチング処理工程、ゲルマニウム膜の成膜工程、結晶化工程までを同一の装置内で実施するのが容易である。例えば図４に示すような、複数の処理室１４〜１７を備えたマルチタスク型のスパッタ装置を用いればよい。エッチング室１６でスパッタエッチング処理し、スパッタ室１４でゲルマニウム膜を成膜し、加熱手段を備えた加熱室１７で結晶化工程を行えばよい。
【００３２】
スパッタ装置の気密を破らないようにすることで、基板１０１を大気雰囲気に曝さないようにすることが容易にできる。また、スパッタエッチング処理工程、ゲルマニウム膜成膜工程、結晶化工程を連続して行うことができるため、スループットの向上が図れる。また、これらの工程を行うには、それぞれの処理室内の真空度が１０-4〜１０-6Ｐａまで減圧して、酸素などの酸素供給源をできるだけ減少させた状態にしてから、基板を搬入することが好ましい。
【００３３】
マルチタスク型のスパッタ装置に限定されるものではなく、基板１０１を大気雰囲気に曝さないようできればよく、チャンバーを直線的に配置したインライン型の装置でもよい。
【００３４】
〔実施形態２〕  本実施形態を図５を用いて説明する。本実施形態は実施形態１の変形例であり、実施形態１では、図１（Ｂ）に示すようにアモルファスシリコン膜１０２の表面全体に接してゲルマニウム膜１０３を形成したが、アモルファスシリコン膜表面に部分的に接してゲルマニウム膜を形成することによって、アモルファスシリコンをラテラル成長させることができる。
【００３５】
先ず絶縁表面を有する基板２０１上に、アモルファスシリコン膜をＴＦＴの活性層の形状にパターニングして、島状領域２０２、２０３を形成する。（図５（Ａ））
【００３６】
次に、開口部２０２ａ〜２０２ｄを有するマスク絶縁膜２０４を形成する。マスク絶縁膜としては、酸化シリコン膜を利用することができる。マスク絶縁膜２０４には、島状領域２０２、２０３のソース領域となる領域２０２ａ、２０３ａ及びドレイン領域となる領域２０２ｂ、２０３ｂ上に開口部２０２ａ〜２０２ｄが形成されている。（図５（Ｂ））
【００３７】
次に、開口部２０２ａ〜２０２ｄにおいて、露出されている領域２０２ａ、２０３ａ及びドレインとなる領域２０２ｂ、２０３ｂ表面をＡｒガスを用いてスパッタエッチングする。そして基板２０１を大気雰囲気に曝さないようにして、その後ゲルマニウム膜２０４を形成する。（図５（Ｃ））
【００３８】
そして不活性雰囲気又は水素雰囲気内で４５０〜６００℃の温度で加熱して、アモルファスシリコン膜でなる島状領域２０２、２０３を結晶化して、ポリシリコン膜でなる活性層２１１と２１２を得る。ゲルマニウム膜２０５が領域２０２ａ、２０２ｂ、２０３ａ、２０３ｂで選択的にアモルファスシリコン膜と接しているため、矢印で示すような横方向（膜表面と平行な方向）に結晶成長が進行する。このような結晶成長はラテラル成長（横成長）と呼ばれている。（図５（Ｄ））
【００３９】
本実施形態の場合には、ソース領域となる領域２０２ａ、２０３ａ及びドレイン領域となる領域２０２ｂ、２０３ｂを起点にして、結晶成長が進行するため、チャネル形成領域が形成される領域２０２ｃ、２０３ｃで成長の先端がぶつかり粒界が形成され、結晶成長が止まる。ゲルマニウムを結晶化の核に用いた場合には、６００℃、８時間の加熱処理で、ラテラル成長の距離は最大で１μｍ程度であった。
【００４０】
そのためチャネル形成領域を少なくとも結晶化させるという要求（即ち、ＴＦＴの電気的特性からの要求）と、スループットや生産性との兼ね合いから、チャネル長方向の領域２０２ａと２０２ｂ間の距離L1、及びチャネル長方向の領域２０３ａと２０３ｂ間の距離L2（即ちチャネルが形成される領域２０２ｃ、２０３ｃのチャネル長方向の長さL1、L2）は、ラテラル成長距離を考慮すれば、２μｍ以下、好ましくは１μｍ以下（もちろんゼロは含まれない）とすることが好ましい。
【００４１】
〔実施形態３〕  本実施形態を図７を用いて説明する。本実施形態は実施形態２のマスク絶縁膜の変形例である。図７において、図５と同じ符号は同じ構成要素を示す。実施形態２では、１つの島状領域２０２を結晶化させるために、ソース領域となる領域２０２ａとドレイン領域となる領域２０２ｂ双方にゲルマニウム膜２０３が接するようにしたが、本実施形態では、いずれか一方の領域２０２ａ又は２０２ｂでゲルマニウム膜が島状領域と接するようにしたものである。
【００４２】
そこで、本実施形態のマスク絶縁膜３０４は島状領域２０２と２０３のソース領域となる領域２０２ａ、２０３ａ上に開口部３０４ａ、３０４ｂを有する。（図７（Ａ））
【００４３】
次に、マスク絶縁膜３０４上にゲルマニウム膜３０５を成膜する。ゲルマニウム膜３０５は島状領域２０２と２０３のソース領域となる領域２０２ａ、２０３ａのみで接する。（図７（Ｂ））
【００４４】
この状態で加熱処理を行ってラテラル成長させて、ポリシリコン膜でなるＴＦＴの活性層３１１、３１２を得る。以下、実施例１や２で示す公知の作製方法でＴＦＴを作製すればよい。（図７（Ｃ））
【００４５】
ここでは、矢印で示すように島状領域２０２と２０３でのラテラル成長は一方向で進行するため、実施形態２のようにチャネル形成領域が形成される領域２０２ｃ、２０３ｃで成長の先端がぶつかり粒界が形成されることがない。よって、キャリア移動度が優れたＴＦＴを得ることができる。
【００４６】
なお、上述したように、生産性の点からラテラル成長距離に限度があり、本実施形態では、結晶成長の起点となる領域が１活性層につき１箇所であるため、上記のチャネルが形成される領域２０２ｃ、２０３ｃのチャネル長方向の長さL1、L2は１μｍ以下、好ましくは０．５μｍ以下（もちろんゼロは含まれない）とすることが好ましい。
【００４７】
なお、実施形態２、３では、アモルファスシリコン膜をＴＦＴの活性層の形状にパターニングしたが、アモルファスシリコン膜をポリシリコン膜に変成した後、シリコン膜をパターニングしても良い。
【００４８】
【実施例】
以下、図１〜図９を用いて、本発明の実施例を詳細に説明する。なお、本発明の半導体装置は、実施例で示すアクティブマトリクス基板やＣＭＯＳ回路の構成に限定されるものではない。
【００４９】
〔実施例１〕  本実施例を図１〜図４を用いて説明する。本実施例では、本発明の半導体回路として、液晶表示装置のアクティブマトリクス基板を作製する方法を示し、同一基板上に、アクティブマトリクス回路のスイッチング素子となるＮチャネル型ＴＦＴと、アクティブマトリクス回路を駆動するドライバ回路のＣＭＯＳＴＦＴを作製する方法を示す。
【００５０】
石英基板１０１上に減圧ＣＶＤ法によってアモルファスシリコン膜１０２を５０ｎｍの厚さに成膜する。（図１（Ａ））
【００５１】
次に、アモルファスシリコン膜１０２表面をアルゴンによってスパッタエッチングする。その後、アモルファスシリコン膜１０２表面全体に接してゲルマニウム膜１０３スパッタ法にてゲルマニウム膜１０４を形成する。ゲルマニウム膜の成膜条件は、ターゲットをゲルマニウム、スパッタガスにアルゴンを用い、成膜温度を室温、到達圧力４×１０-4Ｐａ以下、成膜時のＤＣ電流は０．４Ａとする。（図１（Ｂ））
【００５２】
次に、アモルファスシリコン膜１０２を結晶化させて、ポリシリコン膜１０４に変成させる。（図１（Ｃ））
【００５３】
本実施例では、スパッタエッチング工程から結晶化工程までをマルチタスク型のスパッタ装置によって、連続処理する。図４にスパッタ装置の概略の構成図を示す。図４（Ａ）は上面図であり、図４（Ｂ）は破線Ｘ−Ｘ’での断面構成図を示す。
【００５４】
１１は共通室、１２、１３はロードロック室、１４、１５はスパッタ室、１６はエッチング室であり、１７は加熱室である。各室１２〜１７はゲート弁を介して共通室１１に連結されており、室１１〜１７ごとに気密性を保持できるようになっている。また各室１１〜１７ごとに減圧状態にするための排気系（図示せず）と、雰囲気制御用のガスやスパッタガスを供給するためのガス供給系（図示せず）とが設けられている。スパッタ室１４、１５、エッチング室１６及び加熱室１７の排気系には到達真空度１０-6Ｐａを実現するためにクライオポンプを備えている。
【００５５】
共通室１１には処理基板１０を室１２〜１７へ移動刷るためのロボットアーム３１が設けられている。ロボットアーム３１の基板保持部分は矢印で示すように３次元的に移動自在とされている。また、ロボットアーム３１は処理基板１０の主表面（素子形成面）が下向きに搬送されるフェイスダウン方式となっており、主表面にゴミが付着するのを抑えている。
【００５６】
ロードロック室１２、１３は処理基板１０を装置外部に搬入・搬出するための室である。処理基板１０は基板搬送カセット３２、３３に収納されて、装置に搬入・搬出される。
【００５７】
スパッタ室１４、１５はほぼ同じ構造を有しており、図４（Ｂ）を用いてスパッタ室１４の構成を説明する。スパッタ室１４には、ターゲット支持台４１、ターゲット４２、シャッター４３、フェイスダウン方式の基板ホルダー４４が設けられているされている。基板ホルダー４４は処理基板１０の端部数ミリを支持するように設計されており、基板１０の汚染をできるだけ小さくしている。ターゲット４２には図示しないＤＣ電源からＤＣ電力が供給されようになっている。スパッタ室１４、１５で成膜する材料によってガス供給系等の仕様が決められる。
【００５８】
また、本実施例においては、エッチング室１６はスパッタ室１４、１５とほぼ同様な構成であるが、ＤＣ電源の代わりにＲＦ電源が接続されており、基板１０にＲＦ電圧を供給して負のセルフバイアス電圧が印加されるようになっている。
【００５９】
加熱室１７は結晶化工程用の室であり、スループットの点から加熱手段としてＲＴＡ処理を可能な構成とした。フェイスダウン方式の基板ホルダー５１と、基板１０両面を加熱するために、キセノンランプ５２、５３とが設けられている。キセノンランプ５３が基板主表面を加熱するメインランプとなる。
【００６０】
本実施例では、加熱室１７の仕様をスループットを考慮して、ＲＴＡ処理用の室としたが、電気炉を備えたファーネスアニール処理によって加熱できる室としても良い。
【００６１】
本実施例の、図４に示すスパッタ装置の使用方法を以下に説明する。アモルファスシリコン膜１０２を成膜した基板１０１をロードロック室１２からスパッタ装置内に搬送する。ロードロック室１２を減圧状態にした後に窒素雰囲気とする。共通室１１、スパッタ室１４、１５、エッチング室１６も減圧状態にされ、到達圧力１０-6Ｐａとされている。
【００６２】
ゲート弁２２を開放し、ロボットアーム３１によって基板１０をエッチング室１６に移動する。なお、雰囲気の混合を避けるため、２つのゲート弁２２、２７は同時に開放しないように制御される。以下も同様である。エッチング室１６の基板ホルダーに基板を固定し、基板にＲＦ電圧を印加しながらアルゴンガスによってスパッタエッチング処理を行う。エッチングによってアモルファスシリコン膜１０２表面の不純物や自然酸化膜が除去される。
【００６３】
次に、基板をスパッタ室１４に移動してゲルマニウム膜１０３を成膜する。そして加熱室１７に基板を移動する。加熱室１７は窒素雰囲気とし、キセノンランプ５２、５３によって基板を加熱して、アモルファスシリコン膜１０２を結晶化させる。結晶化工程が終了したら、基板をロードロック室１３のカセット３３内に移動し、スパッタ装置から搬出する。そしてポリシリコン膜１０４上に残存するゲルマニウム膜１０３を硫酸過水溶液（Ｈ2ＳＯ4 ：Ｈ2Ｏ2 ＝１：１）で除
去する。
【００６４】
また、結晶化工程の前に、ゲルマニウム膜の酸化をできるだけ抑制するために、スパッタ室１４でゲルマニウム膜を成膜した後、スパッタ室１５でゲルマニウム表面に酸化シリコン膜を成膜して、ゲルマニウム表面を覆ってしまうことも有効である。この場合には、図４のスパッタ装置外部で結晶化工程を行った場合でも、結晶化の低下を抑制することができる。
【００６５】
以下図２、図３を用いて、得られたポリシリコン膜１０４を用いてアクティブマトリクス基板を作製する工程を説明する。なお、本実施例では基板上にＣＭＯＳ回路で構成したドライバ回路とＮチャネル型ＴＦＴ（Ｎチャネル型ＴＦＴ）で作製した画素マトリクス回路とを一体形成したアクティブマトリクス型液晶表示装置（ＡＭＬＣＤ）を例にとる。
【００６６】
ガラス基板１０１上にポリシリコン膜１０４を形成したら、パターニングしてＴＦＴの活性層１１１〜１１３を形成する。活性層１１１と１１２はＣＭＯＳ回路を構成するＴＦＴに用いられ、活性層１１３は画素マトリクス回路に用いられる。（図２（Ａ））
【００６７】
次に、プラズマＣＶＤ法（又は減圧熱ＣＶＤ法）により酸化シリコン膜１１４を１２０ｎｍの膜厚に形成する。なお、他にも酸化窒化シリコン膜（ＳｉＯx Ｎy で示される）又は窒化シリコン膜を用いることができる。さらに、これらを自由に組み合わせて積層構造としても良い。
【００６８】
次に、酸化シリコン膜１１４の上にＮ型導電性を呈するポリシリコン膜からなるゲート電極１１５〜１１７を形成する。ゲート電極１１５〜１１７の膜厚は２００〜３００ｎｍの範囲で選択すれば良い。（図２（Ｂ））
【００６９】
ゲート電極１１５〜１１７を形成したら、ゲート電極１１５〜１１７をマスクとしてドライエッチング工程により、ゲート電極（及びゲート配線）の直下のみに酸化シリコン膜が残存する状態となる。勿論、ゲート電極１１５〜１１７の下に残った部分が実際にゲート絶縁膜として機能する部分である。
【００７０】
次に、Ｐチャネル型ＴＦＴとなる領域をレジストマスク１１９で隠し、Ｎ型を付与する不純物（本実施例ではリン）をプラズマドーピング法により添加する。この時形成される低濃度不純物領域１２０、１２１の一部は後にＬＤＤ（Lightly Doped Drain ）領域となるので、１×１０17〜５×１０18atoms/cm3 の濃度でリンを添加する。（図２（Ｃ））
【００７１】
次に、レジストマスク１１９を除去した後、Ｎチャネル型ＴＦＴとなる領域をレジストマスク１２２で覆い、Ｐ型を付与する不純物（本実施例ではボロン）をプラズマドーピング法により添加する。この時も、リンの場合と同様に低濃度不純物領域１２３を形成する。（図２（Ｄ））
【００７２】
こうして図２（Ｄ）の状態が得られたら、レジストマスク１２２を除去した後、エッチバック法を用いてサイドウォール１２４〜１２６を形成する。本実施例ではサイドウォール１２４〜１２６を窒化シリコン膜で構成する。
【００７３】
こうしてサイドウォール１２４〜１２６を形成したら、再びＰチャネル型ＴＦＴとなる領域をレジストマスク１２７で隠し、リンを添加する。この時はリンよりもドーズ量を高くする。
【００７４】
リンの添加工程によりＣＭＯＳ回路を構成するＮチャネル型ＴＦＴのソース領域１２８、ドレイン領域１２９、低濃度不純物領域（ＬＤＤ領域）１３０、チャネル形成領域１３１が画定する。また、画素マトリクス回路を構成するＮチャネル型ＴＦＴのソース領域１３２、ドレイン領域１３３、低濃度不純物領域（ＬＤＤ領域）１３４、チャネル形成領域１３５が画定する。（図３（Ａ））
【００７５】
次に、レジストマスク１３４を除去した後、レジストマスク１３６でＮチャネル型ＴＦＴとなる領域を隠し、ボロンをリンよりも高いドーズ量で添加する。このボロンの添加工程によりＣＭＯＳ回路を構成するＰチャネル型ＴＦＴのソース領域１３７、ドレイン領域１３８、低濃度不純物領域（ＬＤＤ領域）１３９、チャネル形成領域１４０が画定する。（図３（Ｂ））
【００７６】
以上の様にして、活性層１１１〜１１３への不純物の添加工程が終了したら、ファーネスアニール、レーザーアニールまたはランプアニールによって熱処理を行い、添加した不純物の活性化を行う。また、この時、不純物の添加時に活性層が受けた損傷も回復される。
【００７７】
なお、チャネル形成領域１３１、１３５、１４０は全く不純物元素が添加されず、真性または実質的に真性な領域である。ここで実質的に真性であるとは、Ｎ型又はＰ型を付与する不純物濃度がチャネル形成領域のスピン密度以下であること、或いは同不純物濃度が１×１０14〜１×１０17atoms/cm3の範囲であることを指す。
【００７８】
次に、２５ｎｍ厚の窒化シリコン膜と９００ｎｍ厚の酸化シリコン膜との積層膜からなる第１の層間絶縁膜１４１を形成する。そして、Ｔｉ／Ａｌ／Ｔｉ（膜厚は順に１００／５００／１００ｎｍ）からなる積層膜で構成されるソース電極１４２〜１４４、ドレイン電極１４５、１４６を形成する。
【００７９】
次に、５０ｎｍ厚の窒化シリコン膜２３７、２０ｎｍ厚の酸化シリコン膜（図示せず）、１μｍ厚の有機樹脂膜１４８の積層構造からなる第２の層間絶縁膜を形成する。なお、有機樹脂膜１４８としては、ポリイミド、アクリル、ポリアミド等を用いることができる。また、この場合の２０ｎｍ厚の酸化シリコン膜は有機樹脂膜１４８をドライエッチングする際のエッチングストッパーとして機能する。
【００８０】
第２の層間絶縁膜を形成したら、後に補助容量を形成する領域において有機樹脂膜１４８をエッチングして開口部を設ける。この時、開口部の底部には窒化シリコン膜１４７のみ残すか、窒化シリコン膜１４７と酸化シリコン膜（図示せず）を残すかのいずれかの構造にする。
【００８１】
そして、３００ｎｍ厚のチタン膜を成膜し、パターニングによりブラックマスク１４９を形成する。このブラックマスク１４９は画素マトリクス回路上において、ＴＦＴや配線部など遮光を要する部分に形成される。
【００８２】
この時、前述の開口部では画素マトリクス回路のドレイン電極１４６とブラックマスク１４９とが窒化シリコン膜２３７（又は窒化シリコン膜と酸化シリコン膜との積層膜）を挟んで近接した状態となる。
【００８３】
本実施例ではブラックマスク１４９を固定電位に保持して、ドレイン電極１４６を下部電極、ブラックマスク２３９を上部電極とする補助容量１５０を構成する。この場合、誘電体が非常に薄く比誘電率が高いため、大きな容量を確保することが可能である。
【００８４】
こうしてブラックマスク１４９及び補助容量１５０を形成したら、再び１μｍ厚の有機樹脂膜を形成して第３の層間絶縁膜１５１とする。そして、コンタクトホールを形成して透明導電膜（代表的にはＩＴＯ）で構成される画素電極１５２を１２０ｎｍの厚さに形成する。
【００８５】
最後に、水素雰囲気中で３５０℃２時間程度の加熱処理を行い、素子全体の水素化を行う。こうして図３（Ｃ）に示す様なアクティブマトリクス基板が完成する。後は、公知のセル組み工程によって対向基板との間に液晶層を挟持すればアクティブマトリクス型液晶表示装置が完成する。
【００８６】
〔実施例２〕  本実施例を図５、図６を用いて説明する。本実施例は実施例１の変形例であり、アモルファスシリコン膜表面に部分的に接するように、ゲルマニウム膜を形成することによって、アモルファスシリコン膜をラテラル成長させる。
【００８７】
先ず絶縁表面を有する基板２０１上に、アモルファスシリコン膜をＴＦＴの活性層の形状にパターニングして、島状領域２０２、２０３を形成する。（図５（Ａ））
【００８８】
次に、開口部２０２ａ〜２０２ｄを有するマスク絶縁膜２０４を形成する。酸化シリコン膜でなるマスク絶縁膜を形成した。マスク絶縁膜２０４には、島状領域２０２、２０３のソース領域となる領域２０２ａ、２０３ａ及びドレイン領域となる領域２０２ｂ、２０３ｂ上に、それぞれ開口部２０２ａ〜２０２ｄが形成されている。（図５（Ｂ））
【００８９】
次に、実施例１と同様に図４に示すスパッタ装置において、スパッタエッチング工程から結晶化工程までを行う。先ず、エッチング室１６において、アルゴンンガスによって、開口部開口部２０２ａ〜２０２ｄにおいて、露出されている領域２０２ａ、２０３ａ及びドレインとなる領域２０２ｂ、２０３ｂ表面をスパッタエッチングする。そして基板２０１をスパッタ室１４に移動して、実施例１と同様な条件下でスパッタ法にてゲルマニウム膜２０４を形成する。（図５（Ｃ））
【００９０】
そして加熱室１７においてＲＴＡ処理して、アモルファスシリコン膜でなる島状領域２０２、２０３を結晶化して、ポリシリコン膜でなる活性層２１１と２１２を得る。ゲルマニウム膜２０５が領域２０２ａ、２０２ｂ、２０３ａ、２０３ｂで選択的にアモルファスシリコン膜と接しているため、矢活性層２１１、２１２のチャネルが形成される領域２０２ｃ、２０３ｃはラテラル成長された領域で構成される。ラテラル成長領域は結晶粒の配向の均一性が非常に高く、そのためＴＦＴのキャリア移動度などの電気的特性を向上させることができる。（（図５（Ｄ））
【００９１】
そして、活性層２１１、２１２上に残存するゲルマニウム膜２０３を硫酸過水溶液（Ｈ2ＳＯ4 ：Ｈ2Ｏ2 ＝１：１）で除去した後、次にゲート絶縁膜を構成する絶縁被膜２１３を成膜した。プラズマＣＶＤ装置によって、原料ガスにＳｉＨ4 とＮ2Ｏを用いて厚さ１２０ｎｍの窒化酸化シリコン膜を形成した。成膜条件は、圧力０．３torr、基板温度４００℃、ＲＦ出力１００Ｗ、原料ガス流量はＳｉＨ4は４sccm、Ｎ2Ｏは４００sccmとする。（図５（Ｅ））
【００９２】
絶縁被膜２１３上にゲート電極を構成するアルミニウム膜（Ｓｃを０．１８重量％添加した）をスパッタ装置によって４００ｎｍの厚さに成膜した。そして、このアルミニウム膜表面を陽極酸化して図示しない陽極酸化膜を形成した。この陽極酸化工程は３重量％の酒石酸を含むエチレングリコール溶液中で、アルミニウム膜を陽極に、白金を陰極として、この電極間に１０Ｖの電圧を印加した。この工程で形成される陽極酸化膜は１ｎｍ程度であって、後に形成されるフォトレジストの密着性を向上させるためのものである。陽極酸化工程後パターニングのための図示しないフォトレジストマスクを形成し、アルミニウム膜をウエットエッチングによってパターニングして、アルミニウムでなるパターン２１４、２１５を得る。（図６（Ａ））
【００９３】
次に陽極酸化工程を再び行い、パターン２１４、２１５の側面に陽極酸化膜２１６、２１７を形成する。この陽極酸化工程は電界溶液として、３重量％のシュウ酸溶液を用い、上記の陽極と陰極間の電圧を８Ｖとした。この陽極酸化工程では、図示しないフォトレジストマスクが存在しているため、露出しているパターン２１４、２１５の側面が選択的に酸化されて、多孔質状の陽極酸化膜２１６、２１７が形成される。
【００９４】
フォトレジストマスクを除去した後、再び上記の３重量％酒石酸を含有するエチレングリコール溶液を電解溶液に用いた陽極酸化工程を行い、緻密な膜質を有するバリア型の陽極酸化膜２１８、２１９を形成する。以上の３回の陽極酸化工程で陽極酸化されなかったパターン２１４、２１５がゲート電極２２０、２２１を構成する。この陽極工程では、多孔質状の陽極酸化膜中に電解溶液が浸入するためにパターン２１４、２１５の表面が酸化され、ゲート電極２２０、２２１が陽極酸化膜２１８、２１９に被覆された構成を得た。（図６（Ｂ））
【００９５】
次に陽極酸化膜２１６、２１７とゲート電極２２０、２２１をマスクにして、窒化酸化シリコン膜でなる絶縁被膜２１３をパターニングした。パターニングされた絶縁被膜がゲート絶縁膜２２２、２２３として機能する。（図６（Ｃ））
【００９６】
次に燐酸、酢酸、硝酸を混合した酸を用いて、多孔質状の陽極酸化膜２１６、２１７をウエットエッチングして除去した。そして、ソース／ドレイン領域を形成するために、活性層２１１、２１２に不純物を導入する。先ず、イオンドーピング装置によって、Ｎ型の導電型を付与する燐（Ｐ）を２回のドーピング工程によって導入した。２回のドーピング工程においてドーピングガスには水素（Ｈ2）で５％に希釈したＰＨ3を使用した。１回目のドーピング条件は加速電圧９０kV、ＲＦ出力５Ｗ、設定ドーズ量は１．２×１０13ｃｍ3 とした。２回目のドーピング条件は加速電圧１０kV、ＲＦ出力２０Ｗ、設定ドーズ量は５×１０14ｃｍ3 とした。
【００９７】
次に、Ｎチャネル型ＴＦＴとなる活性層２１１をフォトレジストで被覆し、残りの活性層２１２にＰ型の導電型を付与するボロン（Ｂ）を２回のイオンドーピング工程によって導入した。２回のドーピング工程においてドーピングガスには水素（Ｈ2）で５％に希釈したＢ2Ｈ6を使用した。１回目のドーピング条件は加速電圧７０kV、ＲＦ出力５Ｗ、設定ドーズ量は２×１０14ｃｍ3 とした。２回目のドーピング条件は加速電圧１０kV、ＲＦ出力２０Ｗ、設定ドーズ量は１．３×１０14ｃｍ3 とした。
【００９８】
以上の工程によって、Ｎチャネル型ＴＦＴの活性層２１１において、その上にゲート電極２２０と陽極酸化膜２１８が存在する領域２２８は２回のドーピング工程でもリンイオンが添加されず、チャネル形成領域となる。またゲート絶縁膜２２２が存在していない２つの領域２２４と２２５は、２度のドーピングともリンイオンが添加され、ソース領域、ドレイン領域となる。残りの２つの領域２２６と２２７は２度目のドーピング工程において加速電圧が低いため、ゲート絶縁膜２２２がマスクとして機能するため、ソース／ドレイン領域２２４、２２５よりもリン濃度が低く、低濃度不純物領域となる。
【００９９】
ボロンイオンのドーピング工程によって、Ｐチャネル型ＴＦＴを構成する活性層２１２は先にリンが添加されてＮ型であったソース／ドレイン領域２３０、２３１及び低濃度不純物領域２３２、２３３の導電型はＰ型に反転される。リンイオンと同様に、ゲート絶縁膜２２３、ゲート電極２２１、陽極酸化膜２１９がマスクとして機能するため、低濃度不純物領域２３２、２３３のボロンの濃度はソース／ドレイン領域２３０、２３１よりも低くなっている。また領域２３４はリン及びボロンが添加されずチャネル形成領域として画定する。（図６（Ｄ））
【０１００】
次に、活性層２１１、２１２に導入された不純物（リン、ボロン）を活性化した後、層間絶縁膜２３５を形成した。層間絶縁膜２３５として、窒化シリコン膜と酸化シリコン膜との２層の絶縁膜を成膜する。先ずプラズマＣＶＤ装置において、基板温度３２５℃、圧力０．７torr、ＲＦ出力３００Ｗとし、原料ガスＳｉＨ4（流量５sccm）、ＮＨ3（流量３８sccm）、Ｎ2（流量８７sccm）用い、窒化シリコン膜を２５ｎｍの厚さに成膜する。次に、基板温度３００℃、圧力１．０５torr、ＲＦ出力２００Ｗとし、原料ガスＴＥＯＳ（流量３５sccm）、Ｏ2（流量５００sccm）用い、酸化シリコン膜を９００ｎｍの厚さに成膜する。
【０１０１】
次に、層間絶縁膜２３５にコンタクトホールを開口した。そしてソース／ドレイン電極を構成する導電膜として、厚さ５０ｎｍのチタン（Ｔｉ）膜、厚さ４００ｎｍアルミニウム（Ａｌ）膜でなる積層膜をスパッタ装置で連続成膜した。なおアルミニウム膜にはシリコン（Ｓｉ）を２重量％添加した。そして、チタン膜／アルミニウム膜でなる積層膜をパターニングして、ソース電極２３６、ドレイン電極２３７、２３９をそれぞれ形成した。また、ここではＮチャネル型ＴＦＴとＰチャネル型ＴＦＴによって、ＣＭＯＳＴＦＴを形成した。
【０１０２】
〔実施例３〕  本実施例を図８を用いて説明する。実施例１、２ではアモルファスシリコン膜を形成した後に、ゲルマニウム膜を成膜したが、本実施例ではゲルマニウム膜を先に形成する例を示す。ここでは、ゲルマニウム膜が酸化されないように、ゲルマニウム膜とアモルファスシリコン膜とを複数のＣＶＤ処理室を備えたマルチタスク型のプラズマＣＶＤ装置（図４のスパッタ室をプラズマ発生手段を備えたＣＶＤ室に置き換えたものが相当する）内で成膜する。
【０１０３】
先ず、石英基板４０１をＣＶＤ装置の１つのＣＶＤ室に移動してゲルマニウム膜４０２を成膜する。原料ガスにはゲルマン（ＧｅＨ4）を用いればよい。ゲルマンは４５０℃の低温で容易に分解される。（図８（Ａ））
【０１０４】
次に、他のＣＶＤ室に基板４０１を移動し、ゲルマニウム膜４０２表面全体にアモルファスシリコン膜４０３を成膜する。原料ガスにはシランもしくはジシランを用いればよい。（図８（Ｂ））
【０１０５】
そして、装置内の加熱室に移動して、ＲＴＡまたはファーネスアニールによってゲルマニウムが核になって、アモルファスシリコン膜４０３が結晶化して、ポリシリコン膜４０４に変成する。（図８（Ｃ））
【０１０６】
そして、ＣＶＤ装置から基板を取り出し、ポリシリコン膜４０４をパターニングしてＴＦＴの活性層４０５を形成する。またＴＦＴの信頼性のため活性層４０５の下地のゲルマニウム膜４０３も活性層４０５と同じ形状の島状ゲルマニウム領域にパターニングして、ＴＦＴごとに分断する。以下、実施例１や実施例２に示すような公知のトップゲート型ＴＦＴの作製方法に従って、ＴＦＴを完成させればよい。
【０１０７】
本実施例では、ゲルマニウム膜４０２とアモルファスシリコン膜４０３とを同じ装置内で気密を破らずに成膜したため、アモルファスシリコン膜４０３との界面でゲルマニウム膜４０２が酸化されるのが抑制されるため、結晶化が効率よく行える。
【０１０８】
〔実施例４〕  本実施例では、実施例１〜３で示された電気光学装置や半導体回路を搭載した電子機器（応用製品）の一例を図９に示す。なお、電子機器とは半導体回路および／または電気光学装置を搭載した製品と定義する。
【０１０９】
本願発明を適用し得る電子機器としてはビデオカメラ、電子スチルカメラ、プロジェクター、ヘッドマウントディスプレイ、カーナビゲーション、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話、ＰＨＳ等）などが挙げられる。
【０１１０】
図９（Ａ）は携帯電話であり、本体２００１、音声出力部２００２、音声入力部２００３、表示装置２００４、操作スイッチ２００５、アンテナ２００６で構成される。本願発明は音声出力部２００２、音声出力部２００３、表示装置２００４等に適用することができる。
【０１１１】
図９（Ｂ）はビデオカメラであり、本体２１０１、表示装置２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６で構成される。本願発明は表示装置２１０２、音声入力部２１０３、受像部２１０６等に適用することができる。
【０１１２】
図９（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示装置２２０５で構成される。本願発明はカメラ部２２０２、受像部２２０３、表示装置２２０５等に適用できる。
【０１１３】
図９（Ｄ）はヘッドマウントディスプレイであり、本体２３０１、表示装置２３０２、バンド部２３０３で構成される。本発明は表示装置２３０２に適用することができる。
【０１１４】
図９（Ｅ）はリア型プロジェクターであり、本体２４０１、光源２４０２、表示装置２４０３、偏光ビームスプリッタ２４０４、リフレクター２４０５、２４０６、スクリーン２４０７で構成される。本発明は表示装置２４０３に適用することができる。
【０１１５】
図９（Ｆ）はフロント型プロジェクターであり、本体２５０１、光源２５０２、表示装置２５０３、光学系２５０４、スクリーン２５０５で構成される。本発明は表示装置２５０３に適用することができる。
【０１１６】
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、電気光学装置や半導体回路を必要とする製品であれば全てに適用することが可能である。
【０１１７】
【発明の効果】
本発明ではゲルマニウムを結晶化の核に利用することで、酸化シリコンの異常成長の問題を生じない結晶化プロセスで高い結晶性を有するポリシリコン膜を得ることができ、またゲルマニウムの酸化が抑制されるため、結晶化工程を効率よく行うことができる。
【図面の簡単な説明】
【図１】  本発明のポリシリコン膜の結晶化工程を説明するためのの断面図。
【図２】  本発明のアクティブマトリクス基板の作製工程を説明するための図。
【図３】  本発明のアクティブマトリクス基板の作製工程を説明するための図。
【図４】  本発明の結晶化工程に用いるスパッタ装置の概略の構成図。
【図５】  本発明のポリシリコン膜の結晶化工程を説明するためのの断面図。
【図６】  本発明のＴＦＴの作製工程を説明するためのの断面図。
【図７】  本発明のポリシリコン膜の結晶化工程を説明するためのの断面図。
【図８】  本発明のポリシリコン膜の結晶化工程を説明するためのの断面図。
【図９】  本発明の半導体装置を応用した電子機器を示す図。
【図１０】  酸化シリコンの異常成長を示すＳＥＭ写真。
【符号の説明】
１０１  基板
１０１  アモルファスシリコン膜
１０３  ゲルマニウム膜
１０４  ポリシリコン膜
【図１】
0004115582.tif 000002
【図２】
0004115582.tif 000003
【図３】
0004115582.tif 000004
【図４】
0004115582.tif 000005
【図５】
0004115582.tif 000006
【図６】
0004115582.tif 000007
【図７】
0004115582.tif 000008
【図８】
0004115582.tif 000009
【図９】
0004115582.tif 000010
【図１０】
0004115582.tif 000011