(57)【特許請求の範囲】
【請求項１】
バッテリによりバックアップされるマイクロコンピュータ及び記憶回路を有する装置のリセット回路において、
バッテリリードの０V端子とリセット線を共用線とし、
グランド線と前記共用線との間にバックアップ時はバックアップ電圧へ影響を及ぼさず、リセット時は高レベルと見做せる電圧にするための低抵抗と、
マイクロコンピュータ及び記憶回路のリセット端子と前記共用線との間にインバータと、
をそれぞれ備えることを特徴とする省配線リセット回路。
【請求項２】
前記インバータに代えて、マイクロコンピュータ及び記憶回路のリセット端子と前記共用線との間にシュミットトリガインバータと抵抗・コンデンサが構成するＲＣフィルタとを直列接続した回路を備えることを特徴とする請求項１記載の省配線リセット回路。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、バッテリによりバックアップされるマイクロコンピュータ及び記憶回路を有する装置の省配線リセット回路に関する。
【０００２】
【従来の技術】
従来におけるリセット回路の回路構成を表すブロック図を図３に示す。
図３において、１はマイクロコンピュータ及び記憶回路を有する装置、２は直流一定電圧電源［Ｖcc］、３はグランド［ＧＮＤ・接地］、４はバッテリ（＋）端子、６は逆流防止ダイオード、９はバッテリ０Ｖ端子、10はリセット端子である［以下、これを『従来例１』という］。
次に、この従来例１の動作について説明する。
マイクロコンピュータ及び記憶回路を有する装置１をリセットする時、専用に設けられたリセット端子10を回路のリセット方式に従って直流一定電圧電源［Ｖcc］２又はグランド３に短絡してリセットを行っていた。
また、従来例２として特開平5-231878号がある。これは動作電源が印加状態にバックアップ用電源入力端子にバックアップ用電源と異なる予め定められた電圧が加えられることを検知し、バックアップされた絶対位置を初期状態にする手段を備えた産業用ロボットの絶対位置エンコーダである。
さらに、特開平5-133767号［以下、これを『従来例３』という］が見られる。それは、入力軸の回転数を記憶するカウンタを有する絶対値エンコーダにおいて、前記カウンタのバックアップ用の外部バッテリー電源ラインを介してリセット用電圧を入力し、前記カウンタのリセットを行うようにした絶対値エンコーダにおけるカウンタリセット方法である。
【０００３】
【発明が解決しようとする課題】
しかしながら、従来例１においては直流一定電圧電源［Ｖcc］２，グランド３，バッテリ（＋）端子４，バッテリ０Ｖ端子９，リセット端子10は、装置の外部から供給あるいは接続するものであり、その線数が多いと誤配線を招き、又断線の可能性も高くなるという問題点があった。
また、従来例２はバックアップ用電源入力端子にバックアップ用電源と異なる予め定められた電圧が加えられる手段であり、つまりリセット電圧の供給源としてバッテリの（＋）端子等を使い、配線を追加せずにエンコーダより離れたロボットコントローラから初期状態にするリセット機能を有するものであり、バッテリの（＋）端子等を使うことは任意の電圧値では使用できないというリセット電圧値の制約と、バッテリ等の恒常的な正常状態が求められる厳しさが残る。
さらに、従来例３においても従来例２と同様な手法であり、その不具合性もまた同じである。
ここにおいて、本発明はこれらの各従来例の隘路を全て払拭した省配線リセット回路を提供することを目的とする。
【０００４】
【課題を解決するための手段】
上記問題点を解決するために、本発明は、バッテリによりバックアップされるマイクロコンピュータ及び記憶回路を有する装置のリセット回路において、バッテリリードの０V端子とリセット線を共用線とし、グランド線と前記共用線との間にバックアップ時はバックアップ電圧へ影響を及ぼさず、リセット時は高レベルと見做せる電圧にするための低抵抗と、マイクロコンピュータ及び記憶回路のリセット端子と前記共用線との間にインバータと、をそれぞれ備える省配線リセット回路であり、また、
前記インバータに代えて、マイクロコンピュータ及び記憶回路のリセット端子と前記共用線との間にシュミットトリガインバータと抵抗・コンデンサが構成するＲＣフィルタとを直列接続した回路を備える前項記載の省配線リセット回路である。
【０００５】
【作用】
本発明はこのような手段により、少ないリード線数でリセット回路を構成することができ、しかもバックアップ電圧には影響を及ぼすことなく、さらにリセットの応動が確実になされ得ることから、リセット回路の動作の信頼性が著しく向上する。
【０００６】
【実施例】
以下、本発明の実施例を図面に基づいて説明する。
図１は、本発明の一実施例の回路構成を表すブロック図である。すなわち、図１は低レベル［Low Level ］において、マイクロコンピュータ及び記憶回路をリセットする場合の実施例である。
全ての図面において、同一符号は同一若しくは相当部材を示す。
５はバッテリの０Ｖ端子かつリセット端子、７はバッテリの内部抵抗と見做せる低抵抗、８はインバータである。
ところで、バッテリの内部抵抗と見做せる低抵抗７について説明を加えると、次の通りである。
実際マイクロコンピュータ等をバックアップするのに必要な電流は数μＡ〜数十μＡである。
そのため、バックアップ時に低抵抗７の両端にかかる電圧Ｖは、例えば
低抵抗７の抵抗値＝５０Ω
で、
低抵抗７を流れる電流値＝１００μＡ
としても、
低抵抗７の両端にかかるは  電圧Ｖ＝５ｍＶ  でしかない。
よって、バックアップ電圧［例えば２４Ｖ］に影響は及ぼさない。
次に、リセット方式について説明する。
いま、直流一定電圧電源［Ｖcc］２，グランド３，バッテリ（＋）端子４，バッテリの０Ｖ端子かつリセット端子５を接続し、通常動作をしている時、インバータ８の入力は低レベルとなり、マイクロコンピュータ及び記憶回路を有する装置１のリセット端子11には高レベル［High Level］が入力されているので、リセットはかからない。
リセットが必要な時には、リセット端子５をインバータ８の入力が高レベルと見做せる電圧にする。
例えば、直流一定電圧電源［Ｖcc］２と短絡すると、インバータ８によりマイクロコンピュータ及び記憶回路を有する装置１のリセット端子11に低レベルが入り、リセットすることができる。
その後はまた、リセット端子５をバッテリの０Ｖ端子に接続すればよい。
図２は、本発明の他の実施例の回路構成を示すブロック図である。
先の一実施例［図１］では、インバータ８を用いたが、図２に表す他の実施例のように、シュミットトリガインバータ12を適用し、かつ抵抗13、コンデンサ14を用いたＲＣフィルタをシュミットトリガインバータ12の前段に追加して、リセット回路が外部から拾うノイズを除去することによって、ノイズに強くなり、マイクロコンピュータ及び記憶回路を有する装置へのノイズによる誤リセットを防止することができる。
【０００７】
【発明の効果】
以上述べたように本発明によれば、リセット端子とバッテリリードの内の１本を共用することにより、マイクロコンピュータ及び記憶回路を有する装置へのバックアップ時にリセット信号電圧はバックアップ電圧に影響を及ぼさず、リセット信号線数を減らすことができ、誤配線や断線も減らすことが可能という特段の効果を奏すると共に、ノイズ等にも強いリセット応動の確実性が得られる。
【図面の簡単な説明】
【図１】本発明の一実施例における回路構成を示すブロック図
【図２】本発明の他の実施例の回路構成を表すブロック図
【図３】従来例１の回路構成を表すブロック図
【符号の説明】
１  マイクロコンピュータ及び記憶回路を有する装置
２  直流一定電圧電源［Ｖcc］
３  グランド［ＧＮＤ・接地］
４  バッテリ（＋）端子
５  リセット端子
６  逆流防止端子
７  バッテリの内部抵抗と見做せる低抵抗
８  インバータ
９  バッテリ０Ｖ端子
10  専用に設けられたリセット端子［従来例１］
11  マイクロコンピュータ及び記憶回路１のリセット端子
12  シュミット・トリガ・インバータ
13  抵抗
14  コンデンサ
【図１】
0004031060.tif 000002
【図２】
0004031060.tif 000003
【図３】
0004031060.tif 000004