(57)【特許請求の範囲】
【請求項１】
デジタル処理回路のタイミング制御を行うための出力クロック信号を発生させ、第１クロック信号を受信するデバイスであって、前記出力クロック信号を構成する第２クロック信号を発生させる発振器を備え、前記発振器は前記第１クロック信号の立ち上り及び立ち下がりエッジの制御の下では強制モードで機能し、前記発振器は前記第１クロック信号における立ち上り又は立ち下がりエッジの不在時には自由モードで機能し、前記発振器の固有周波数は前記第１クロック信号の周波数より低いことを特徴とするクロック信号発生デバイス。
【請求項２】
前記発振器の固有周波数を数パーセント程度だけ前記第１クロック信号の周波数より低い周波数にスレーブさせるためのスレーブ手段を備えていることを特徴とする請求項１に記載のクロック信号発生デバイス。
【請求項３】
請求項１に記載の出力クロック信号発生デバイスを備えていることを特徴とするスマートカードリーダ。
【請求項４】
スマートカードリーダを備え、前記スマートカードリーダは請求項１に記載の出力クロック信号発生デバイスを備えていることを特徴とする携帯電話。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、デジタル処理回路のタイミング制御を行うための出力クロック信号発生デバイス、特に第１クロック信号を受信するデバイスに関するものである。
【０００２】
本発明は、多数の分野に応用され、特にスマートカードリーダに応用される。
【０００３】
【従来の技術】
スマートカードは、個人の身元に関する情報（例えば姓名、住所等）又は個人の行政上のデータに関する情報（例えば社会保障番号、銀行信用照会書等）のような情報を保存するためのメモリ素子を含む。スマートカードはまた、スマートカードリーダにより電送されたデータと結合し、前記メモリ素子に記憶されたデータに対する動作を実行する処理回路を含む。これは特に、スマートカードが別個のデータ処理ユニットとなる銀行取引形態における特定の動作において当てはまる。スマートカードリーダとスマートカードとの間で並行してデータの処理が行われるように、スマートカードリーダはスマートカードにクロック信号を供給する。このクロック信号の目的は、スマートカードに配置されたデジタル処理回路のタイミング制御を行うためのものである。
【０００４】
周知の方法として、図１は、出力クロック信号１０２を発生させるデバイス１０１を示している。この発生デバイス１０１は、スマートカードリーダ１０３に配置される。前記出力クロック信号１０２は、スマートカード１０４がスマートカードリーダとのダイアログ１０５を許容している読み取り又は書き込み状態にあるときに、スマートカード１０４に割り当てられる。
【０００５】
本発生デバイス１０１は、マイクロプロセッサ１０７の内部クロックにより伝達され、スマートカードリーダ上の各種処理動作を担当する入力クロック信号１０６を受信する。出力クロック信号１０２の周波数をスマートカード１０４の処理特性に適応させるために、周波数分割器１０８はその入力端で入力クロック信号１０６を受信し、周波数分割された、第１クロック信号と呼ばれるクロック信号１０９を伝達する。このようにして、入力クロック信号１０６の周波数は制御信号１１０の値に基づき、１、２、４又は８のファクターにより分割される。信号１０９は、前記出力クロック信号１０２を伝達するステージ１１１により増幅される。
【０００６】
【発明が解決しようとする課題】
図１に図示されたデバイスは、特に発生デバイス１０１により受信された前記第１クロック信号が停止したときに、多くの機能的制限を有する。
【０００７】
実際に、そのような発生デバイスは、マイクロプロセッサ１０７により伝達される入力クロック信号１０６が停止したときは、出力クロック信号１０２の伝達を可能としない。マイクロプロセッサにより伝達される入力クロック信号１０６の停止は、特に前記マイクロプロセッサへの供給電圧の低下に続いて発生させることが可能である。これが発生したとき、入力クロック信号１０６は高バイナリレベル又は低バイナリレベルに維持される。その結果として、第１クロック信号１０９と出力クロック信号１０２とはそれぞれ高バイナリレベル又は低バイナリレベルに維持され、出力クロック信号１０２によりタイミングが制御されるスマートカードの処理回路に損傷を与える危険が生じる。加えて、スマートカードで実行される処理動作が突然停止し、スマートカードのメモリ素子にエラーのあるデータが保存されることもある。
【０００８】
本発明の目的は、スマートカードリーダのマイクロプロセッサにより伝達されたクロック信号が停止した場合においても、出力クロック信号を継続して発生させるデバイスを提案することによって、このような制限を改善することにある。
【０００９】
【課題を解決するための手段】
この目的のため、本発明は、出力クロック信号発生デバイスが、前記出力クロック信号を構成する第２クロック信号を発生させる発振器を備え、前記発振器は前記第１クロック信号の立ち上り及び立ち下がりエッジの制御の下では強制モードで機能し、前記第１クロック信号において立ち上り又は立ち下がりエッジの不在時には自由モードで機能し、前記発振器の固有周波数は前記第１クロック信号の周波数より低いことを特徴としている。
【００１０】
発振器は２つの独立したモード、即ち、前記第１クロック信号が実際に存在するときの強制モードと、前記第１クロック信号が停止したときの自由モードにより機能する特性を持っている。前記第１クロック信号は特に、可能であれば１、２、４又は８のファクターにより周波数分割された後、マイクロプロセッサにより伝達されたクロック信号に対応する。第１クロック信号が停止すると直ちに行われる強制モードから自由モードへの自動的な即座の転換は、断続なしの出力クロック信号の発生を可能にする。従って、出力クロック信号を受信するスマートカードの回路は継続してタイミング制御され、ゆえにスマートカードで実行されている現在の処理動作を継続することが可能である。
【００１１】
本発明の別の実施形態は、出力クロック信号発生デバイスが、
第２クロック信号を発生し、第１クロック信号の立ち上り及び立ち下がりエッジの制御の下では強制モードで機能し、前記第１クロック信号において立ち上り又は立ち下がりエッジの不在時には自由モードで機能し、前記第１クロック信号の周波数より低い固有周波数を有する発振器と、
２つの論理レベル、即ち、前記第１クロック信号において立ち上り又は立ち下がりエッジの存在を表す第１論理レベルと、前記第１クロック信号において立ち上り又は立ち下がりエッジの不在を表す第２論理レベルとを有する制御信号を発生させるために、前記第１クロック信号において立ち上り又は立ち下がりエッジの有無を検出する検出手段と、
入力としての前記第１クロック信号と前記第２クロック信号とを受信し、出力端で前記出力クロック信号を発生し、前記制御信号が第１論理レベルにあるときは前記第１クロック信号を出力端にスイッチングし、前記制御信号が第２論理レベルにあるときは前記第２クロック信号を出力端にスイッチングするように前記制御信号により制御されるマルチプレクサと、
を備えていることを特徴としている。
【００１２】
第１実施形態と同様に、発振器は２つの別個のモード、即ち、前記第１クロック信号が実際に存在するときの強制モードと、前記第１クロック信号が停止したときの自由モードにより機能する特性を持っている。前記第１クロック信号は特に、１、２、４又は８のファクターにより周波数分割された後、マイクロプロセッサにより伝達されたクロック信号に対応する。前記第１クロック信号が停止すると直ちに行われる強制モードから自由モードへの自動的な即座の転換は、断続なしの出力クロック信号の発生を可能にする。従って、出力クロック信号を受信するスマートカードの回路は継続的にタイミングが制御され、ゆえにスマートカードにおいて実行されている現在の処理を継続することができる。
【００１３】
加えて、マルチプレクサの使用は、マイクロプロセッサにより伝達された前記第１クロック信号が実際に存在するときは、前記第１クロック信号に比べて非常に小さな時間変位を持つ出力クロック信号を発生させる利点を持つ。従って、出力クロック信号によりタイミングが制御された処理回路と、前記第１クロック信号によりタイミングが制御された処理回路とは、同期してタイミング制御され、これによって多様な処理回路間における処理及びデータ交換の信頼性がより高くなる。
【００１４】
制御信号がマルチプレクサのスイッチングをトリガするという事実に加えて、有利には、この制御信号はマイクロプロセッサにより伝達された入力クロック信号が停止したことをスマートカードリーダ及びスマートカードに通知するのに役立つ。従って、この制御信号の作用の下でスマートカードリーダ又はスマートカードにおいて実行されている処理を迅速かつ的確に終えるためのプロシージャがトリガされることが可能である。
【００１５】
マイクロプロセッサにより伝達された入力クロック信号が実際に存在するときは、本発明に係るデバイスにより発生した出力クロック信号の周波数は、前記第１クロック信号の周波数と同一である。一方、前記第１クロック信号が停止したときは、出力クロック信号の周波数は前記発振器の固有周波数となる。
【００１６】
本発明に係る発生デバイスの機能の遂行は、発振器の固有周波数が前記第１クロック信号の周波数より低い場合に保証される。これは、たとえ固有周波数が時間によって変化を経るとしても、前記第１クロック信号の周波数より低い固有周波数を持つ、高い品質の発振器が選択できるため、安価な解決策をもたらす。
【００１７】
強制モードと自由モードとの間での出力クロック信号の周波数差は、クロック信号の周波数精密度に影響を受けないスマートカードに配置された処理回路にはいかなる影響も与えない。しかし、このような処理回路が時間経過に対し安定した周波数を持つクロック信号を必要とするなら、本発明は付加的な特徴を持つ。
【００１８】
これは、本発明に係る発生デバイスが、前記発振器固有周波数を数パーセント程度だけ前記第１クロック信号の周波数より低い周波数にスレーブさせるためのスレーブ手段を備えることを特徴としているためである。
【００１９】
従って、出力クロック信号は、デバイスが強制モードで機能する期間の間、デバイスが自由モードで機能する期間の間と同じ周波数を維持する。
【００２０】
本発明はまた、上述の出力クロック信号発生デバイスを備えているスマートカードリーダに関するものである。
【００２１】
本発明はまた、スマートカードリーダを備え、前記スマートカードリーダが、前述した出力クロック信号発生デバイスを備えている携帯電話に関するものである。
【００２２】
本発明は、図面に図示された実施形態の例を挙げて参照し、より詳細に説明されているが、本発明はこれに限定されるものではない。
【００２３】
【発明の実施の形態】
図２は、本発明に係るクロック信号発生デバイスの機能図である。この発生デバイス２０１はスマートカードリーダ２０３に配置される。前記出力クロック信号２０２は、スマートカード２０４がスマートカードリーダとのダイアログ２０５を許容している読み取り又は書き込み状態にあるとき、スマートカード２０４に割り当てられる。
【００２４】
発生デバイス２０１は、スマートカードリーダ上の各種処理動作を担当するマイクロプロセッサ２０７の内部クロックにより伝達された入力クロック信号２０６を受信する。出力クロック信号２０２の周波数をスマートカード２０４の処理特性に適応させるために、周波数分割器２０８は入力端で入力クロック信号２０６を受信し、周波数分割された第１クロック信号２０９を伝達する。このようにして、入力クロック信号２０６の周波数は制御信号２１０の値に基づいて１、２、４又は８のファクターにより分割される。
【００２５】
本発明は、機能性ユニット２１２が周波数分割器２０８の出力端で縦属接続されているという点で従来の技術とは区別される。従って、機能性ユニット２１２は、入力としての第１クロック信号２０９を受信し、出力において第２クロック信号と呼ばれる新しいクロック信号２１３を伝達する。可能な場合、クロック信号２１３はクロック信号２０２を受信する回路によって要求されるインピーダンス及びレベル特性に基づき、前記出力クロック信号２０２を伝達する増幅ステージ２１１につながる。
【００２６】
機能性ユニット２１２の機能は、前記第２クロック信号２１３の連続的な発生を保障し、その結果として、前記第１クロック信号２０９が停止した場合も出力クロック信号２０２の連続的な発生を保障することにある。このような目的のために、２つの実施形態が図３及び図４と関連して説明される。
【００２７】
図３は、図２に図示された機能性ユニット２１２の第１実施形態に係るクロック信号２１３を発生させるデバイスの機能図である。機能性ユニット２１２は、増幅ステージ２１１による増幅前に前記第２クロック信号２１３を発生させる発振器３０１を含む。
【００２８】
発振器３０１は、前記第１クロック信号２０９の状態によって２つの異なるモード、即ち、強制モード又は自由モードで機能することができることを特徴としている。
【００２９】
前記第１クロック信号２０９が実際に存在するとき、即ち、信号２０９が時間により立ち上り及び立ち下がりエッジの規則的な連続からなるとき、発振器３０１は強制モードで機能する。このような目的のため、信号２０９のそれぞれの立ち上りエッジで出力パルス３０３を発振器３０１に伝達する立ち上りエッジ検出器３０２が提供される。同様に、信号２０９のそれぞれの立ち下がりエッジで出力パルス３０５を発振器３０１で伝達する立ち下がりエッジ検出器３０１が提供される。パルス３０３、３０５は、以下のように、発振器３０１が強制モードでセットされることを可能とする。
【００３０】
パルス３０３は、前記第２クロック信号２１３に立ち上りエッジを発生させるように発振器３０１に作用し、
パルス３０５は、前記第２クロック信号２１３に立ち下がりエッジを発生させるように発振器３０１に作用する。
【００３１】
パルス３０３、３０５は、発振器３０１のサイクルスタートを再初期化させる。これは、発振器３０１が信号２０９の立ち上り及び立ち下がりエッジの制御の下にあるということになる。その理由は次の通りである。
【００３２】
前記第１クロック信号２０９の立ち上りエッジが前記第２クロック信号２１３における立ち上りエッジをトリガし、
前記第１クロック信号２０９の立ち下がりエッジが前記第２クロック信号２１３における立ち下がりエッジをトリガする。
【００３３】
結果的に、前記第１クロック信号２０９が実際に存在するとき、発振器３０１により発生したクロック信号２１３はクロック信号２０９と同じ周波数を持つ。
【００３４】
発振器３０１の固有周波数は、前記第１クロック信号２０９が実際に存在するとき、クロック信号２０９の立ち上り及び立ち下がりエッジだけがパルス３０３、３０５の発生を通じて前記第２クロック信号２１３の論理レベルを変化させることができるように前記第１クロック信号２０９の周波数より低くなっている。言い換えれば、発振器３０１の固有周波数は、信号２１３の論理レベルの変化を招く信号２０９のエッジの作用に追従して、信号２１３のレベルが、続いて来る信号２０９のエッジの作用前に自由に変化する時間を持たないように信号２０９の周波数より低くなっている。
【００３５】
前記第１クロック信号２０９がもはや存在しないとき、即ち、信号２０９が時間経過によって同じ値を持つ論理レベル（高又は低）からなるとき、発振器３０１は自由モードで機能する。従って、発振器３０１により発生したクロック信号２１３の周波数は、発振器３０１の固有周波数となる。
【００３６】
強制モードから自由モードへの転換は自動的に起こる。信号２０９が停止する前に信号２０９により伝達された最終エッジについて考察してみる。このエッジは、信号２１３の論理レベルの変化を招く。クロック信号２０９においてこれ以上の立ち上り又は立ち下がりエッジが存在しないため、発振器３０１は、もはや再初期化されず、その結果クロック信号２１３の論理レベルは発振器の固有周波数に対応する周波数に変化する。従って、発振器は自由モードで機能する。
【００３７】
図４は、図２に図示された機能性ユニット２１２の第２実施形態に係るクロック信号２１３を発生させるデバイスの機能図である。
【００３８】
この機能性ユニット２１２は、図３と同じ方法で配置された素子３０１、３０２、３０３からなり、これにより発振器３０１によるクロック信号４０１の発生が行われている。機能性ユニット２１２はまた、２つの論理レベルを持つ制御信号４０３を発生させるため、前記第１クロック信号２０９において立ち上り又は立ち下がりエッジの有無を検出するための検出器４０２を有している。そのため、検出器４０２はその入力端で受信するクロック信号２０９、４０１の同時分析を遂行する。
【００３９】
前述のように、前記第１クロック信号２０９の立ち上りエッジは前記第２クロック信号４０１における立ち上りエッジをトリガし、前記第１クロック信号２０９の立ち下がりエッジは前記第２クロック信号４０１における立ち下がりエッジをトリガする。検出器３０２、３０３を構成する回路における避けることのできない処理遅延のため、発振器３０１が強制動作状態にあるとき、前記第２クロック信号４０１は前記第１クロック信号２０９に比べて遅い。従って、クロック信号２０９の効率的な存在は、次の２つの状況によって反映される。最初の状況では、信号４０１のそれぞれの立ち上りエッジにおいて信号２０９が論理高レベルにある。２番目の状況では、信号４０１のそれぞれの立ち下がりエッジで信号２０９が論理低レベルにある。検出器４０２は、これらの２つの状況の検出を担当する。
【００４０】
これら２つの状況のうちのひとつが検出器４０２によって実際に検出される限り、信号４０１のそれぞれのエッジでは検出器４０２によって発生した前記制御信号４０３の論理レベルが第１論理レベルとなる。従って、制御信号４０３の第１論理レベルは、前記第１クロック信号２０９において立ち上り又は立ち下がりエッジの存在を示し、制御信号４０３のレベルは発振器が強制モードにあるとき、前記第１論理レベルとなる。これら２つの状況のうちのひとつがもはや検出器４０２により検出されないときは、信号４０１のそれぞれのエッジでは検出器４０２によって発生した前記制御信号４０３の論理レベルが第２論理レベルとなる。従って、制御信号４０３の第２論理レベルは、前記第１クロック信号において立ち上り又は立ち下がりエッジの不在を示し、制御信号４０３のレベルは発振器が自由モードにあるとき、前記第２論理レベルとなる。
【００４１】
機能性ユニット２１２はまた、入力としてクロック信号２０９とクロック信号４０１とを受信するマルチプレクサ４０４を有する。マルチプレクサ４０４はその出力端で前記クロック信号２１３を発生させる。マルチプレクサ４０４は、前記制御信号が第１論理レベルにある場合はクロック信号２０９を出力端にスイッチングし、又は、前記制御信号が第２論理レベルにある場合は前記クロック信号４０１を出力端にスイッチングするために、前記制御信号４０３により制御される。マルチプレクサ４０４は、入力端と出力端との間のデジタル信号の伝達時間が非常に短いか、さらにはほとんどゼロになるように選択される。発振器３０１が強制モードで機能するとき、マルチプレクサにより伝達されたクロック信号２１３はクロック信号２０９と同相である。発振器３０１が自由モードで機能するとき、マルチプレクサにより伝達されたクロック信号２１３は発振器３０１により発生したクロック信号４０１に対応する。
【００４２】
制御信号４０３がマルチプレクサのスイッチングをトリガするという事実に加え、有利には、この制御信号４０３は、例えばマイクロプロセッサにより伝達されたクロック信号２０９が停止したことをスマートカードリーダ及びスマートカードに通知するのに役立つ。従って、この制御信号の作用の下でスマートカードリーダ又はスマートカードにおいて現在実行されている処理を迅速かつ的確に終えるためのプロシージャがトリガされることが可能である。
【００４３】
図５は、本発明に係るクロック信号発生デバイスの実現についての図解を示している。この図解は、図２及び図３に図示された機能性ユニット２１２の一実施形態を示している。
【００４４】
立ち上りエッジ検出器は、フリップフロップ５０１、キャパシタ５０２、抵抗器５０３及びトリガ５０４からなる。フリップフロップ５０１は、その入力端ＣＰでクロック信号２０９を受信する。クロック信号２０９のそれぞれの立ち上りエッジにおいて、その出力端Ｑでフリップフロップ５０１により伝達された信号３０３は論理高レベルに移る。次に、キャパシタ５０２は抵抗器５０３を通じて充電され、その電圧をトリガ５０４の入力端に印加する。キャパシタ５０２の端子における電圧は、トリガのトリガリング閾値に達するまで増加する。前記閾値に達したとき、トリガ５０４の出力信号はフリップフロップ５０１のゼロ点調整入力端ＣＬに接続されているため、前記出力信号はフリップフロップ５０１を初期化する論理高レベルに移る。その結果、信号３０３は、再び論理低レベルに移る。このような方法により、クロック信号２０９のそれぞれの立ち上りエッジ上で信号３０３によりパルスが発生する。
【００４５】
立ち下がりエッジ検出器はフリップフロップ５０４、キャパシタ５０６、抵抗器５０７、トリガ５０８及びインバータ５０９からなる。素子５０５から５０８は、フリップフロップがその入力端ＣＰでインバータ５０９により反転された信号２０９を受信するという点を除いて、素子５０１から５０４と同じ役割を遂行する。このような方法により、クロック信号２０９のそれぞれの立ち下がりエッジ上において信号３０５によりパルスが発生する。
【００４６】
発振器３０１は、信号３０３、３０５により制御されるスイッチ５１０、５１１と、キャパシタ５１２と、電流源５１３、５１４と、反転トリガ５１５と、前記反転トリガ５１５の出力信号により制御されるスイッチ５１６と、インバータ５１７とから構成される。
【００４７】
発振器３０１が自由モードで機能するとき、スイッチ５１０、５１１が開いた状態を維持するように、パルス３０３、３０５は発生しない。キャパシタ５１２は最初に放電されているため、反転トリガ５１５の出力信号は、スイッチ５１６を閉じる高レベルにある。次にキャパシタ５１２は、電流源５１３を通じて値Ｉの電流で充電される。これは電流源５１３により伝達された値２Ｉの電流が、電流源５１４を通過する値Ｉの電流と、キャパシタ５１２を通過する値Ｉの電流に分割されるためである。キャパシタ５１２の端子における電圧が、反転トリガ５１５の立ち上りエッジトリガリング閾値に達したとき、反転トリガ５１５の出力は論理低レベルに移る。次に、スイッチ５１６は開いた位置に戻り、これにより、値Ｉの電流を持つ電流源によりキャパシタ５１２が充電される。キャパシタ５１２の端子における電圧が、反転トリガ５１５の立ち下がりエッジトリガリング閾値に達したとき、反転トリガ５１５の出力は再び論理高レベルに移り、これにより、スイッチ５１６が閉じられる。再び、キャパシタ５１２は新しい発信サイクルを開始するために電流源５１３を通じて値Ｉの電流で充電される。
【００４８】
インバータ５１７は、反転トリガ５１５により発生した信号を反転させて、低インピーダンス出力でクロック信号５１８を伝達する。クロック信号５１８は、図３に図示されたデバイスにより発生したクロック信号２１３に対応する。
【００４９】
クロック信号５１８の固有周波数は、電流源５１３、５１４により発生した電流の値、キャパシタ５１２の値、及び、反転トリガ５１５のトリガリング閾値により決められる。
【００５０】
発振器３０１は、スイッチ５１０、５１１からの指示に対してパルス３０３、３０５を受信するとき、強制モードで機能する。パルス３０３は短期の持続期間でスイッチ５１０が閉じられるようにすることによって、キャパシタ５１２を充電する。類似の方法で、パルス５０３は短期の持続期間でスイッチ５１１が閉じられるようにすることによって、キャパシタ５１２を放電する。そうして、強制モードでキャパシタ５１２の充電サイクルは、それぞれのパルス３０３又は３０５、即ち、クロック信号２０９のそれぞれのエッジで再初期化される。それぞれの再初期化間で、キャパシタ５１２は、反転トリガ５１５により伝達された信号のレベルに基づいて、電流源５１３又は電流源５１４により発生した電流によって充電される。
【００５１】
検出器４０２は、インバータ５１９、５２０、Ｄフリップフロップ５２１、５２２、ＲＳフリップフロップ５２５、及び、論理ＮＡＮＤゲート５２３を含む。検出器４０２は、論理ゲート５２３の出力として制御信号４０３を伝達するため、入力としての入力クロック信号２０９を、及び、インバータ５１７により発生したクロック信号５１８を受信する。
【００５２】
マルチプレクサ４０４は、その２つの入力においてクロック信号２０９とクロック信号５１８とを受信する。立ち上り又は立ち下がりエッジがクロック信号２０９に実際に存在する限り、論理ゲート５２３によって伝達された信号は低レベルである。クロック信号が停止するや否や論理ゲート５２３によって伝達された信号は高ステージに移り、これはまた制御信号４０３が高ステージに移る原因となる。２つの入力中、１つをマルチプレクサ４０４の出力端にスイッチングすることは、制御信号４０３により提供される。制御信号４０３が論理低レベルを有するときは、出力信号５２４はクロック信号５１８に対応し、一方、制御信号が論理高レベルを有するときは、出力信号５２４はクロック信号２０９に対応する。出力信号５２４は、図４において信号２１３に対応する。
【００５３】
信号４０３は、有利には、特別なプロシージャ、例えば現在の処理動作を終わらせるプロシージャ、又は、待機状態を取るプロシージャを初期化するため、スマートカードリーダに信号２０９が停止したことを通知するために送信されることが可能である。このプロシージャによると、かつての信号２０９がもう一度存在するようになり、マルチプレクサがその出力端で信号２０９を伝達するようにフリップフロップ５２５を初期化するために、スマートカードリーダによってリセット信号５２６が発せられる。
【００５４】
改善された実施形態においては、発振器３０１の固有周波数をクロック信号２０９の周波数にスレーブさせるためのスレーブ手段が提供される。このような目的のため、位相同期ループ形態の従来の技術による周知の手段が使用され得る。従って、発振器３０１の固有周波数は、数パーセント程度だけ信号２０９の周波数より低くスレーブしている。
【００５５】
図６は、図５に図示されたデバイスによる時間経過によって発生した信号２０９−５１８−５２４−４０３−６０１の振幅Ａの変化を示している。
【００５６】
期間ｔ０及びｔ２の間において、クロック信号２０９は有効に存在する。そうすると、発振器３０１は強制動作状態で機能し、クロック信号５１８を伝達する。信号５１８は信号２０９と同じ周波数を持ち、信号２０９に関して（ｔ１−ｔ０）分だけ遅れる。期間ｔ２から、例えば信号２０９を発生させるマイクロプロセッサへの供給電圧の低下に続いて信号２０９が停止する。期間ｔ３において、信号２０９により発生した最終エッジにより信号５１８でのレベル変化がもたらされる。発振器３０１は、信号２０９のエッジ上ではもはや再初期化されず、キャパシタ５１２は、時刻ｔ４において低状態への信号５１８のレベル変化をもたらすときまで、即ち、発振器３０１の半周期に対応する期間（ｔ４−ｔ３）の間、充電される。期間ｔ３から、発振器は自由モードで機能する。
【００５７】
前述したように、検出器４０２及びマルチプレクサ４０４を使用することによって、発振器が強制モードで機能しているときは、信号２０９と信号５１８との間の時間変位を減少させることができる。発振器３０１が強制モードで機能しているときは、制御信号４０３は低レベルにあって、その結果、マルチプレクサは信号２０９に関してほとんどゼロの時間変位を有する信号５２４を伝達する。期間ｔ４での信号５１８の立ち下がりエッジにおいて、信号２０９が実際に存在する場合と同じように、信号２０９は低レベルでなく、これにより制御信号４０３は高レベルに移る。その後、マルチプレクサは、自由モードで機能している発振器３０１によって発せられた信号を伝達する。
【００５８】
発振器３０１の固有周波数が信号２０９の周波数にスレーブするとき、信号６０１は信号５２４に対応する。
【００５９】
本発明に係るデバイスは、スマートカードに伝送されるクロック信号を発生させるためのスマートカードリーダでの使用という形態において記述された。しかし、本発明に係るデバイスはまた、時間経過に伴う干渉無しに、クロック信号を発生させるためのいかなるデバイスにも使用され実現され得る。
【００６０】
特に、本デバイスは、スマートカードリーダを備えている移動電話又は個人用の補助装備のような携帯用デバイスにおいて実現され得る。
【図面の簡単な説明】
【図１】従来の技術より知られているクロック信号発生デバイスの機能図である。
【図２】本発明に係るクロック信号発生デバイスの機能図である。
【図３】本発明の第１の実施形態に係るクロック信号発生デバイスの機能図である。
【図４】本発明の第２の実施形態に係るクロック信号発生デバイスの機能図である。
【図５】本発明に係るクロック信号発生デバイスを実現するダイアグラムである。
【図６】本発明に係るクロック信号発生デバイスにより時間経過によって発生した多様な信号における変化を示す図である。
【符号の説明】
１０１  発生デバイス
１０２  出力クロック信号
１０３  スマートカードリーダ
１０４  スマートカード
１０５  ダイアログ
１０６  入力クロック信号
１０７  マイクロプロセッサ
１０８  周波数分割器
１０９  クロック信号
１１０  周波数は制御信号
１１１  ステージ
２０１  発生デバイス
２０２  出力クロック信号
２０３  スマートカードリーダ
２０４  スマートカード
２０５  ダイアログ
２０６  入力クロック信号
２０７  マイクロプロセッサ
２０８  周波数分割器
２０９  第１クロック信号
２１０  制御信号
２１１  増幅ステージ
２１２  機能性ユニット
２１３  新しいクロック信号
３０１  発振器
３０２  立ち上りエッジ検出器
３０３，３０５  出力パルス
３０４  立ち下がりエッジ検出器
４０１  クロック信号
４０２  検出器
４０３  制御信号
４０４  マルチプレクサ
５０１  フリップフロップ
５０２  キャパシタ
５０３  抵抗器
５０４  トリガ
５０５  フリップフロップ
５０６  キャパシタ
５０７  抵抗器
５０８  トリガ
５０９  インバータ
５１０，５１１  スイッチ
５１２  キャパシタ
５１３，５１４  電流源
５１５  反転トリガ
５１６  スイッチ
５１７  インバータ
５１８，５２４  信号
５１９，５２０  インバータ
５２１，５２２  Ｄフリップフロップ
５２３  論理ＮＡＮＤゲート
５２４  出力信号
５２５  ＲＳフリップフロップ
５２６  リセット信号
６０１  信号
Ａ  振幅
Ｉ  値
ｔ０，ｔ１，ｔ２，ｔ４  時刻
【図１】
0004130348.tif 000002
【図２】
0004130348.tif 000003
【図３】
0004130348.tif 000004
【図４】
0004130348.tif 000005
【図５】
0004130348.tif 000006
【図６】
0004130348.tif 000007