(57)【特許請求の範囲】
【請求項１】
表示電極の配列とアドレス電極の配列とで構成される電極マトリクスを有した３電極面放電ＡＣ型のプラズマディスプレイパネルと、前記プラズマディスプレイパネルを駆動する駆動回路とを備えたプラズマ表示装置であって、
前記プラズマディスプレイパネルのセルは、対となる２本の表示電極とそれらに対向するアドレス電極との間に、放電ガス空間と放電によって発光する蛍光体とが存在する構造をもち、
前記駆動回路は、点灯すべきセルに壁電荷を形成するアドレッシングの後、前記セルで表示放電とそれに引き続く壁電荷の再形成とを生じさせるために、前記２本の表示電極の一方にサステインパルスを印加するときに、他方の表示電極にその電位を表示放電の開始時点と終了時点とで異ならせる極性が前記サステインパルスと反対でかつ時間幅が前記サステインパルスよりも短い第１のオフセットパルスを印加し、それと同時に前記アドレス電極に対して前記サステインパルスよりも時間幅が短い第２のオフセットパルスを印加する
ことを特徴とするプラズマ表示装置。
【請求項２】
請求項１に記載のプラズマ表示装置であって、
前記第２のオフセットパルスが印加されたときの前記アドレス電極の電位と前記サステインパルスが印加されたときの前記表示電極の電位との差が、予め測定された微小放電開始電圧から当該微小放電開始電圧よりも５０ボルト高い電圧までの範囲内の電圧に設定されているプラズマ表示装置。
【請求項３】
請求項１に記載のプラズマ表示装置であって、
各セルの第１および第２の電極間のそれぞれにおいて、前記第１および第２のオフセット電圧が印加される期間内の表示放電の開始時点におけるセル電圧は、前記第１の電極間のセル電圧を第１軸とし、前記第２の電極間のセル電圧を第２軸とした座標平面における、３つの電極間相互の微小放電開始電圧の関係を表す略六角形の閉曲線の外側の領域内の電圧であり、
前記第１の電極間は、２本の表示電極の一方の表示電極と前記アドレス電極との電極間であり、
前記第２の電極間は、前記２本の表示電極の残りの表示電極と前記アドレス電極との電極間であり、
前記閉曲線は、前記第１および第２の電極間のそれぞれで微小放電が開始する電圧を第３の電極間の電圧を切り換えて測定し、その結果をプロットすることによって求められる曲線であるプラズマ表示装置。
【請求項４】
請求項３記載のプラズマ表示装置であって、
各セルの第１および第２の電極間のそれぞれにおいて、前記第１および第２のオフセット電圧が印加される期間内の表示放電の開始時点におけるセル電圧は、前記座標平面における前記略六角形の閉曲線の外側でありかつ前記第１および第２の電極間相互の微小放電開始電圧の関係を表す略四角形の閉曲線の内側である領域内の電圧であって、当該略四角形の閉曲線は前記略六角形の閉曲線における前記第１および第２の電極間の微小放電開始電圧を示す４つの辺を直線で外挿して延長する作図によって求められる、プラズマ表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、プラズマディスプレイパネル（Plasma Display Panel：ＰＤＰ）によって画像表示をするプラズマ表示装置、およびプラズマディスプレイパネルを駆動する駆動回路の動作設定方法に関する。
【０００２】
プラズマ表示装置は大画面テレビジョン受像機として普及しつつある。いっそうの普及を図るにはプラズマ表示装置の性能をさらに高める必要がある。特に、消費電力に対する輝度の比率で定義される発光効率は、現在のところ液晶表示装置よりも低いので、これを改善することは急務である。
【０００３】
【従来の技術】
カラー表示デバイスとして面放電タイプのＡＣ型ＰＤＰが知られている。ここでいう面放電タイプは、セルの発光量を決める表示放電において陽極および陰極となる第１および第２の表示電極を、基板対の一方の基板上に平行に配列し、表示電極対と交差するようにアドレス電極を他方の基板上に配列した３電極構造をもつタイプである。表示電極対は誘電体で被覆され、アドレス電極は放電ガス空間を介して表示電極対と対向する。面放電タイプでは、カラー表示のための蛍光体層をアドレス電極が配列された基板上に形成することによって表示電極対からパネル厚さ方向に遠ざけて配置することができる。表示電極対から遠ざけることによって、放電時の衝撃による蛍光体層の劣化を低減することができる。
【０００４】
広く知られるようにＡＣ型ＰＤＰによる表示では、表示データに応じてセルの壁電圧を制御するライン順次のアドレッシングが行われ、その後にセルに点灯維持電圧パルス列を印加するサステインが行われる。アドレッシングで各セルについて点灯または非点灯が決まり、サステインでセルの発光量が決まる。上述の３電極構造の場合には、アドレッシングにおいて、マトリクス表示の各行に対応する表示電極対の一方の表示電極が、行選択のためのスキャン電極となる。スキャン電極とアドレス電極との間でのアドレス放電と、それをトリガーとした表示電極間のアドレス放電とを生じさせることによってサステインに適した壁電荷が形成される。サステインにおいては、表示電極対に交流波形の駆動電圧がすべてのセルに一括に印加され、その時点で所定量の壁電荷が存在するセル（点灯すべきセル）のみで基板面に沿った面放電形態の表示放電が生じる。
【０００５】
ＰＤＰの駆動電圧波形の設計に関して、アドレッシングに先立って画面の壁電荷を均等化するリセット処理の駆動電圧を、微小放電開始電圧閉曲線（以下、Ｖｔ閉曲線という）を利用して決める手法が特開２００１−２４２８２５号公報によって提案されている。この手法では、複数の電極をもつＰＤＰのセルの電位状態をセル電圧平面と呼称する座標空間内の点として捉える。駆動対象のＰＤＰにおける各電極間の微小放電開始電圧を測定し、セル電圧平面にプロットすることにより、動作電圧特性がＶｔ閉曲線として図式表現される。この図式化により、実際の駆動波形における最適な電圧条件を見つけ出すことが容易になる。セル電圧平面の座標軸となるセル電圧は、駆動回路によって電極間に印加する電圧と、セル内で壁電荷がつくる電極間電位差（壁電圧）との和として定義される。３電極構造の場合には、３つの電極間のうちの２つを選び、それぞれのセル電圧を座標軸としてセル電圧平面を定義する。
【０００６】
図１４は３電極構造に適用される表示放電のための従来の一般的な駆動波形を示す。従来の駆動方法は、表示期間において第１の表示電極と第２の表示電極とに交互に振幅Ｖｓの単純矩形波形のサステインパルスを印加する。すなわち、第１および第２の表示電極を交互に一時的に電位−Ｖｓにバイアスする。アドレス電極についてはバイアスを行わない。このような電位制御により、第１の表示電極と第２の表示電極との間（これをＸＹ電極間という）に、交番極性のパルス列を有した駆動電圧信号が加わる。第１の表示電極とアドレス電極との間（これをＸＡ電極間という）、 およびアドレス電極と第２の表示電極との間（これをＡＹ電極間という）には、表示電極のバイアスに対応した電圧が加わる。全てのセルに対する第１番目のサステインパルスの印加に呼応して、以前のアドレッシングで所定量の壁電荷が形成されたセルにおいて表示放電が生じる。放電が生じると、いったん誘電体上の壁電荷が消失し、直ちに壁電荷の再形成が始まる。再形成される壁電荷の極性は以前と反対である。壁電荷の再形成にともなってＸＹ電極間のセル電圧が降下して表示放電は終息する。放電の終息とは、表示電極を流れる放電電流が実質的に０（ゼロ）になることを意味する。第２番目のサステインパルスが印加されると、駆動電圧の極性とその時点の壁電圧の極性とが同一であって、壁電圧が駆動電圧に重畳してセル電圧が増大するので、再び表示放電が生じる。以降は同様にサステインパルスの印加ごとに表示放電が生じる。
【０００７】
なお、必ずしもパルスベース電位はグランド電位（ＧＮＤ）である必要はない。サステインパルスの極性は図示の負極性に限らず、正極性であってもよい。また、表示電極対の一方の表示電極に振幅Ｖｓ’のパルスを印加し、それと同時に他方の表示電極に振幅−（Ｖｓ−Ｖｓ’）のパルスを印加することで、ＸＹ電極間に図示と同様の駆動電圧信号を加えることも可能である。
【０００８】
図１５は従来の駆動方法に係る表示過程を表すセル電圧平面図である。セル電圧平面によればセルの状態遷移を理解することができる。図１５では、ＸＡ電極間のセル電圧Ｖｃ(XA)を横軸にとり、ＡＹ電極間のセル電圧Ｖｃ(AY)を縦軸にとってある。図中の丸（〇）で表された状態［１］，［１’］，［２］，［３］，［３’］，および［４］は、順に図１４の時点ｔ［１］，ｔ［１’］，ｔ［２］，ｔ［３］，ｔ［３’］，およびｔ［４］に対応する。
【０００９】
第２の表示電極を負電位にバイアスすることによって、第１の表示電極を陽極とする表示放電が生じる。この表示放電が終息した後、パルスの後縁までの期間では、ＸＹ電極間への駆動電圧（Ｖｓ）の印加が続いているので、空間電荷が誘電体に静電吸引されて壁電荷として帯電する。帯電はＸＹ電極間のセル電圧Ｖｃ(XY)が０（零）になるまで続く。帯電終了時のＸＹ電極間の壁電圧Ｖｗ(XY)は−Ｖｓである。このような状態から次の（１）〜（４）のように状態が遷移する。（１）  状態［１］においては、空間電荷の静電吸引による壁電荷の帯電が終了しており、駆動電圧が壁電圧Ｖｗ(XY)に打ち消され、ＸＹ電極間のセル電圧Ｖｃ(XY)は０である。そして、ＸＡ電極間のセル電圧Ｖｃ(XA)およびＡＹ電極間のセル電圧Ｖｃ(AY)も０である。第２の表示電極のバイアス終了にともなって、セル電圧Ｖｃ(AY)は０から壁電圧Ｖｗ(AY)の値へと変わる。状態［１’］においてセル電圧Ｖｃ(AY)は−Ｖｓである。
（２）  次に、第１の表示電極を負電位にバイアスすることによってＸＡ電極間のセル電圧Ｖｃ(XA)が変化する。状態［２］においてＶｃ(XA)＝−Ｖｓ、Ｖｃ(AY)＝−Ｖｓである。状態［１’］から状態［２］への遷移に呼応して、第２の表示電極を陽極とする表示放電が生じる。
（３）  表示放電および空間電荷の静電吸引によって、壁電圧Ｖｗ(XA)はＶｓになる。状態［３］においてＶｃ(XA)＝０、Ｖｃ(AY)＝０である。第１の表示電極のバイアス終了にともなって、セル電圧Ｖｃ(XA)は壁電圧Ｖｗ(XA)の値になり、セル電圧Ｖｃ(AY)は壁電圧Ｖｗ(AY)の値になる。状態［３’］においてＶｃ(XA)＝Ｖｓ、Ｖｃ(AY)＝０である。
（４）  再び第２の表示電極がバイアスされることによって、ＡＹ電極間のセル電圧Ｖｃ(AY) が変化する。状態［４］においてＶｃ(XA)＝Ｖｓ、Ｖｃ(AY)＝Ｖｓである。状態［３’］から状態［４］への遷移に呼応して、再び第１の表示電極を陽極とする表示放電が生じる。その後、状態［４］から状態［１］へ戻り、 以上の状態遷移が繰り返される。
【００１０】
【発明が解決しようとする課題】
上述したように単純矩形波形のサステインパルスを印加する従来の駆動方法では、状態［２］および状態［４］のように表示放電が生じる瞬間におけるＸＡ電極間のセル電圧とＡＹ電極間のセル電圧とについて、Ｖｃ(XA)＝Ｖｃ(AY)の関係がある。この関係は、駆動条件を最適化するためにパルス振幅（Ｖｓ）を許容範囲内のどのような値に設定しても固定的に成立する。つまり、セル電圧平面において、必ず状態［２］および状態［４］は、原点（両軸の交点）を通る傾き１の直線上に位置する。このような従来の駆動方法における輝度および発光効率の駆動電圧依存性は図１６で示される。ここでの駆動電圧はＸＹ電極間に印加する表示放電のためのサステイン電圧（Ｖｓ）であり、発光効率は単位消費電力［Ｗ］当たりの発光量［ｌｍ］である。図１６が示すとおり、従来では輝度を高めようとすると発光効率が低下してしまうという問題があった。
【００１１】
本発明は、表示放電における輝度および発光効率を改善し、かつ表示寿命の短縮を防ぐことを目的としている。
【００１２】
【課題を解決するための手段】
本発明においては、点灯すべきセルに壁電荷を形成するアドレッシングの後、点灯すべきセルで表示放電とそれに引き続く壁電荷の再形成とを生じさせるために、少なくとも１本の表示電極の電位を表示放電の開始時点と終了時点とで異なるように変化させ、表示放電の開始時点における表示電極とアドレス電極との間のセル電圧を、予め測定された微小放電開始電圧よりも低い電圧とする。表示電極の電位を変化させることは、表示電極間に単純矩形でない波形の電圧信号を印加することに相当する。表示電極間に印加する駆動電圧を変化させることによって、表示放電に係るセル状態の設定の選択肢が多様になり、輝度および発光効率の改善が可能になる。表示電極とアドレス電極との間のセル電圧を微小放電開始電圧よりも低い電圧とすることにより、蛍光体の劣化を招く表示電極とアドレス電極との間の放電が起こらず、十分な表示寿命が得られる。
【００１３】
また、本発明においては、表示放電を生じさせるサステインの駆動動作設定に、セル電圧平面を定義してＶｔ閉曲線を測定する手法を利用する。これにより、動作条件を最適化する設計作業の労力を少なくすることができる。
【００１４】
【発明の実施の形態】
図１は本発明に係るプラズマ表示装置の構成図である。プラズマ表示装置１００は、３２インチサイズのカラー表示画面を有した３電極構造のＰＤＰ１と、セルの発光を制御するドライブユニット７０とから構成されており、壁掛け式テレビジョン受像機、コンピュータシステムのモニター、およびその他として利用される。
【００１５】
ＰＤＰ１は一対の基板構体からなる。基板構体とは、ガラス基板上に電極その他の構成要素を設けた構造体である。ＰＤＰ１では、表示放電を生じさせるための電極対を構成する表示電極Ｘ，Ｙが同一方向に配列され、これら表示電極Ｘ，Ｙと交差するようにアドレス電極Ａが配列される。表示電極Ｘ，Ｙは画面の行方向（水平方向）に延び、誘電体および保護膜で覆われる。表示電極Ｙはスキャン電極として用いられる。アドレス電極Ａは列方向（垂直方向）に延びており、アドレス電極Ａはデータ電極として用いられる。行とは列方向の配置順序が等しい列数分のセルの集合であり、列とは行方向の配置順序が等しい行数分のセルの集合である。
【００１６】
ドライブユニット７０は、コントローラ７１、電源回路７３、Ｘドライバ７６、Ｙドライバ７７、およびＡドライバ７８を有している。ドライブユニット７０にはＴＶチューナ、コンピュータなどの外部装置からＲ，Ｇ，Ｂの３色の輝度レベルを示すフレームデータＤｆが各種の同期信号とともに入力される。フレームデータＤｆはコントローラ７１の中のフレームメモリに一時的に記憶される。コントローラ７１は、フレームデータＤｆを階調表示のためのサブフレームデータＤｓｆに変換してＡドライバ７８へ送る。サブフレームデータＤｓｆは１セル当たり１ビットの表示データの集合であって、その各ビットの値は該当する１つのサブフレームにおけるセルの発光の要否、厳密にはアドレス放電の要否を示す。なお、インタレース表示の場合には、フレームを構成する複数のフィールドのそれぞれが複数のサブフィールドで構成され、サブフィールド単位の発光制御が行われる。ただし、発光制御の内容はプログレッシブ表示の場合と同様である。
【００１７】
Ｘドライバ７６、Ｙドライバ７７、およびＡドライバ７８は、電極に対するパルス印加のためのスイッチングデバイスを有しており、コントローラ７１からの指示に従って、パルス振幅に対応したバイアス電源ラインと電極との導通路を開閉する。
【００１８】
図２は表示画面のセル配列を示す平面図である。
表示画面において放電空間は規則的に蛇行する隔壁２９によって列ごとに区画され、広大部（行方向の幅の大きい部分）３１Ａと狭窄部（幅の小さい部分）３１Ｂとが交互に並ぶ列空間３１が形成されている。すなわち、各隔壁２９は平面視において一定の周期および幅で波打っており、隣り合う隔壁２９との距離が列方向における等間隔の位置ごとに一定値より小さくなるように配置されている。一定値とは放電の抑止が可能な寸法であり、ガス圧などの放電条件によって定まる。隣り合う隔壁で挟まれた列空間３１が全ての行に跨がって連続する構造は、列単位のプライミングによる駆動の容易化、蛍光体層の膜厚の均一化、および製造における排気処理の容易化を図る上で有利である。狭窄部３１Ｂでは面放電が生じにくいので、実質的には広大部３１Ａが発光に寄与する。すなわち、各セルＣは表示画面における１つの広大部３１Ａの範囲内の構造体である。各行において１列置きにセルが存在する。そして、隣り合う２つの行に注目すると、セルの存在する列が１列ごとに交互に入れ替わる。つまり、セルは行方向および列方向の双方において千鳥状に並ぶ。図では代表として６個のセルＣを鎖線の円で示してある（図を見やすくするために円は実際より若干大きい範囲を囲んでいる）。ＰＤＰ１では、ＲＧＢの計３つのセルによって１つの画素が構成され、カラー表示の３色の配列形式は三角（デルタ）配列形式である。三角配列は、行方向においてセルの幅が画素ピッチの１／３よりも大きく、インライン配列に比べて高精細化に有利である。また、画面のうちの非発光領域の占める割合が小さいので、高輝度の表示を行うことができる。なお、必ずしも水平方向を行方向とする必要はなく、垂直方向を行方向とし水平方向を列方向としてもよい。
【００１９】
図３はＰＤＰのセル構造を示す斜視図である。
ＰＤＰ１では、前面基板構体１０のガラス基板１１の内面に表示電極Ｘ，Ｙ、誘電体層１７および保護膜１８が設けられ、背面基板構体２０のガラス基板２１の内面にアドレス電極Ａ、絶縁層２４、隔壁２９、および蛍光体層２８Ｒ，２８Ｇ，２８Ｂが設けられている。表示電極Ｘ，Ｙは、列方向に一定の間隔（面放電ギャップ）を隔てて交互に配列される。面放電ギャップのギャップ方向、すなわち表示電極Ｘ，Ｙの対峙方向は列方向である。
【００２０】
図４は表示電極の形状を示す平面図である。
表示電極Ｘ，Ｙのそれぞれは、列方向に蛇行しながら行方向に延びる透明導電膜４１と、広大部３１Ａを避けるように隔壁２９に沿って蛇行しながら行方向に延びる帯状の金属膜４２とで構成される。透明導電膜４１は、波打つように湾曲した帯状であって、列毎に金属膜４２から広大部３１Ａに向かって張り出す弧状のギャップ形成部をもつ。各広大部３１Ａにおいて、表示電極Ｘのギャップ形成部と表示電極Ｙのギャップ形成部とが対峙し、鼓状の面放電ギャップを形成する。対峙するギャップ形成部の対において、対向する辺どうしは平行でない。なお、帯状の透明導電膜４１の幅は規則的に変化してもよい。この電極形状によれば、直線帯状とする場合と比べて、面放電ギャップ長（最短電極間距離）を増大させずに電極間距離の静電容量を低下させることができる。また、広大部３１Ａの行方向中央での透明導電膜４１と金属膜４２との距離が大きいので、透明導電膜４１と金属膜４２との隙間に生じる電界の強度が小さい。このことは行間の放電干渉の防止に寄与する。さらに、副次的な効果として、金属膜４２による遮光が軽減されて発光効率が高まる。
【００２１】
図５はフレーム分割の概念図である。ＰＤＰ１による表示では、２値の点灯制御によってカラー再現を行うために、入力画像である時系列のフレームＦを所定数ｑのサブフレームＳＦに分割する。つまり、各フレームＦをｑ個のサブフレームＳＦの集合に置き換える。これらサブフレームＳＦに順に例えば２0 ，２1 ，２2 ，…２q-1 の重みを付与して各サブフレームＳＦの表示放電の回数を設定する。図ではサブフレーム配列が重みの順であるが、他の順序であってもよい。冗長な重み付けを採用して偽輪郭を低減してもよい。このようなフレーム構成に合わせてフレーム転送周期であるフレーム期間Ｔｆをｑ個のサブフレーム期間に分割し、各サブフレームＳＦに１つのサブフレーム期間を割り当てる。さらに、サブフレーム期間を、初期化のためのリセット期間ＴＲ、アドレッシングのためのアドレス期間ＴＡ、およびサステインのための表示期間ＴＳに分ける。リセット期間ＴＲおよびアドレス期間ＴＡの長さが重みに係わらず一定であるのに対し、表示期間ＴＳの長さは重みが大きいほど長い。したがって、サブフレーム期間の長さも、それに該当するサブフレームＳＦの重みが大きいほど長い。駆動シーケンスはサブフレーム毎に繰り返され、ｑ個のサブフレームＳＦにおいてリセット期間ＴＲ・アドレス期間ＴＡ・表示期間ＴＳの順序は共通である。以下、本発明の特徴に関わる表示期間ＴＳの駆動波形について説明する。
【００２２】
図６は表示期間の駆動電圧信号の波形図、図７は駆動電圧の変化と放電との関係を示す図である。図６および図７では、２回の表示放電に係る駆動電圧信号が示されている。３回以上の表示放電を生じさせるサブフレームでは、各電極に図示の駆動電圧信号が繰り返し与えられる。なお、電極間に加わる駆動電圧信号は、該当する電極のそれぞれに対する駆動電圧信号を合成した信号である。
【００２３】
図６のとおり、表示電極Ｘおよび表示電極ＹにはサステインパルスＰｓとオフセットパルスＰos１とを有した駆動電圧信号が与えられ、アドレス電極ＡにはオフセットパルスＰos２を有した駆動電圧信号が与えられる。サステインパルスＰｓは表示電極Ｘと表示電極Ｙとに交互に印加され、印加ごとに表示放電が生じる。これは、サステインパルスＰｓの振幅Ｖｓが、仮にオフセットパルスＰos１の振幅Ｖos(XY)が０であってもサステインパルスＰｓの印加によってＸＹ電極間のセル電圧が放電開始電圧を超えるように選定されるからである。オフセットパルスＰos１は、表示電極Ｘおよび表示電極Ｙの一方へのサステインパルスＰｓの印加と同時に他方の表示電極に印加される。オフセットパルスＰos１のパルス幅Ｔos(XY)は、図７のとおり表示放電の開始時点ｔｓ１，ｔｓ２と終了時点ｔｅ１，ｔｅ２とでＸＹ電極間の駆動電圧が異なるように、すなわち表示放電の途中でオフセットパルスＰos１の印加が終了して駆動電圧がＶｓ＋Ｖos(XY)からＶｓへ変化するように、サステインパルスＰｓのパルス幅（数μｓ程度）よりも十分に短い値に選定される。具体的にはパルス幅Ｔos(XY)は１００ｎｓ〜２００ｎｓの範囲内の値である。オフセットパルスＰos２は、表示電極Ｘおよび表示電極ＹのそれぞれへのサステインパルスＰｓの印加と同時にアドレス電極Ａに印加される。オフセットパルスＰos２の印加終了により、表示放電の途中でＡＹ電極間またはＸＡ電極間の駆動電圧がＶｓ＋Ｖos(AY)からＶｓへ変化する。オフセットパルスＰos２のパルス幅Ｔos(AY)もサステインパルスＰｓのパルス幅よりも十分に短い（具体値はオフセットパルスＰos１と同様）。
【００２４】
このようにサステインパルスＰｓにオフセットパルスＰos１，Ｐos２を重畳する駆動形態をオフセット駆動と呼称し、図１４のようにオフセットパルスを重畳しない従来の駆動形態を標準駆動と呼称する。オフセット駆動においても、標準駆動と同様に、壁電荷の再形成は主として表示放電が終息した後の印加電圧に依存する。したがって、オフセットパルスＰos１，Ｐos２の重畳により放電強度を大きくしても、壁電荷の再形成状態を表示放電の反復が可能な適正状態にすることができる。
【００２５】
図８は本発明に係る表示過程を表すセル電圧平面図である。ここでの説明は、セルにおいて表示電極Ｘ，Ｙが対称に配置され、表示電極Ｘ，Ｙの機能が表示放電において同等であることから、代表として表示電極Ｘが陽極で表示電極Ｙが陰極として機能する表示放電について行う。
【００２６】
オフセットパルスＰos１がサステインパルスＰｓに重畳することによって、図８の横軸方向に放電開始時点のセル電圧が移動する。また、オフセットパルスＰos２がサステインパルスＰｓに重畳することによって、図８の縦軸方向に放電開始時点のセル電圧が移動する。つまり、オフセットパルスＰos１およびオフセットパルスＰos２の印加によって、セル電圧平面内で点Ｐから点Ｐ’への２次元の移動が実現される。このことは、表示放電が生じる瞬間におけるＸＡ電極間のセル電圧とＡＹ電極間のセル電圧との関係を任意に設定できることを意味する。セル電圧平面において放電開始時点のセルの状態を示す位置（図中に白丸で示される）が、原点を通る傾き１の直線Ｌの上に限定されないのである。ここで、点Ｐの移動をベクトルと捉え、オフセットベクトルと呼称する。オフセットベクトルの成分、すなわちオフセットパルスＰos１の振幅（オフセット電圧）Ｖos(XY)およびオフセットパルスＰos２の振幅（オフセット電圧）Ｖos(AY)を適切に選定すれば輝度および発光効率が向上する。
【００２７】
図９は輝度のオフセット電圧依存性を示し、図１０は発光効率のオフセット電圧依存性を示す。これらの図は、図６の波形においてサステインパルスＰｓの振幅Ｖｓをその許容範囲の中間値である１８０ボルトに選定し、オフセット電圧Ｖos(XY)およびオフセット電圧Ｖos(AY)をパラメータとしてＰＤＰ１を駆動した測定実験の結果である。
【００２８】
Ｖos(AY)＝０ボルトの曲線は、図７において横軸方向のみにセル電圧を移動させた場合の特性を示す。これと比べて、オフセット電圧Ｖos(XY)およびオフセット電圧Ｖos(AY)の重畳によってセル電圧を横軸方向および縦軸方向に移動させた場合には、Ｖos(AY)＝５０ボルト、Ｖos(AY)＝１００ボルト、Ｖos(AY)＝１５０ボルト、およびＶos(AY)＝１８０ボルトのいずれの条件であっても、輝度および発光効率の両方が高い。また、Ｖos(AY)＝０ボルトの場合におけるＶos(XY)に対する発光効率の依存特性が鋭いピークをもつのに対して、オフセット電圧Ｖos(AY)が高いほどなだらかな依存特性となる。特性曲線がなだらかであれば、駆動電圧の設定におけるマージン（許容範囲）が広い。つまり、オフセット電圧Ｖos(XY)を変更しても、それに伴う特性の変化が微小であるので、所定水準の表示品質を確保するのが容易である。特性曲線が急峻であれば、オフセット電圧Ｖos(XY)を少し変更するだけで表示品質が大きく変わってしまう。したがって、オフセット電圧Ｖos(AY)の重畳は表示特性だけでなく駆動制御の観点でも有利である。さらに、Ｖos(AY)＝０ボルトの場合には、発光効率を最大とするためにオフセット電圧Ｖos(XY)を１６０ボルトにする必要があるのに対して、オフセット電圧Ｖos(AY)を重畳させる場合にはＶos(AY)＝１００ボルト、Ｖos(XY)＝１３０ボルトでよい。オフセット電圧Ｖos(AY)の重畳は、駆動回路の耐圧の低減および電源の低電圧化にも貢献する。
【００２９】
図９および図１０の特性をみると、上述のとおりオフセット電圧Ｖos(AY)が５０ボルト〜１８０ボルトの範囲の値であれば、輝度および発光効率が改善される。ただし、オフセット電圧Ｖos(AY)が０の場合に対して顕著な差が現れる好ましいオフセット電圧Ｖos(AY)の範囲は、１００ボルト〜１８０ボルトである。さらに、輝度について１．５倍以上の改善が可能ということからすると、より好ましいオフセット電圧Ｖos(AY)の範囲は１５０ボルト〜１８０ボルトである。一方、 ＸＹ電極間のオフセット電圧Ｖos(XY)については、輝度および発光効率の両方が改善される８０ボルト〜１８０ボルトが好ましい範囲である。さらに改善の大きさからみて、より好ましいオフセット電圧Ｖos(XY)の範囲は１２０ボルト〜１８０ボルトである。
【００３０】
以上のように表示期間ＴＳの動作をオフセット駆動とすることにより、輝度および発光効率を高めることができる。しかし、オフセット駆動では、標準駆動よりも強い表示放電を起こすので、セルに対する放電衝撃が大きい。このため、ＰＤＰ１の表示寿命が短くなるおそれがある。特に、サステインにおいて、表示電極間の面放電とともに表示電極Ｘ，Ｙとそれに対向するアドレス電極Ａとの間でのいわゆる対向放電が起きると、蛍光体の劣化が急速に進んでしまう。したがって、ドライブユニット７０の駆動動作を設計する際には、実用に十分な表示寿命を確保することを考慮しなければならない。このような要求のもとでの設計には、駆動対象のＰＤＰ１についてＶｔ閉曲線を利用する解析手法が有用である。つまり、Ｖｔ閉曲線を求め、セル電圧平面上でオフセットベクトルを決定するのが効率的である。
【００３１】
図１１はＶｔ閉曲線を利用する動作設定の手順の説明図である。
３電極構造のＰＤＰ１には、表示電極Ｘと表示電極Ｙとの電極間（ＸＹ電極間）、表示電極Ｘとアドレス電極Ａとの電極間（ＸＡ電極間）、およびアドレス電極Ａと表示電極Ｙとの電極間（ＡＹ電極間）がある。これら３つの電極間のうち、２つの電極間について解析をすれば、３つの電極間の相互関係が明らかになる。ここでは、アドレス電極Ａが関与する対向放電の防止を考えるので、ＸＡ電極間とＡＹ電極間に注目する。ただし、他の組み合わせを選択しても解析は可能である。
【００３２】
図１１（Ａ）のように、ＸＡ電極間のセル電圧Ｖｃ(XA)を横軸とし、ＡＹ電極間のセル電圧Ｖｃ(AY)を縦軸とした座標空間をセル電圧平面と定義する。そして、３つの電極間のそれぞれについて、微小放電が起こるセル電圧である微小放電開始電圧を他の２つの電極間のセル電圧を切り換えて測定する。詳しくは次のとおりである。まず十分に高い電圧の印加で大放電を起こし、セル内の壁電荷を自己消去させる。こうして壁電圧を０にした後、光センサで発光をモニターしながら一つの電極の電位を徐々に上昇させていく。他の電極電位は固定とする。十分にゆっくり電圧を上げていくと一定の電圧を超えた時点から以後において、微弱な発光を伴う微小放電が持続するようになる。ある程度大きい放電ならば、壁電荷の再形成によりセル電圧が大きく降下して放電が停止する。しかし、微小放電の場合はセル電圧の降下が微小であり、印加電圧の上昇によって直ちにセル電圧が戻るので、結果的に発光が連続するような短い周期で微小放電が繰り返し起こる。この発光が始まった時点の印加電圧を読み取り、微小放電開始時のセル電圧の組（Ｖｃ(XA) , Ｖｃ(AY)）を得る。同様の作業を他の電極電位を少しずつ段階的に変えて繰り返す。そして、残りの電極についても同様の測定を行う。測定結果をセル電圧平面上にプロットすると、略六角形のＶｔ閉曲線８１が現れる。セル内の電位状態をＶｔ閉曲線８１の内側から外側へ動かすと放電が起こるというように、Ｖｔ閉曲線８１を得ることで、最適の印加電圧を、セル電圧成分間の相互作用も含めて容易に検討することができるようになる。
【００３３】
図１１（Ｂ）のように、Ｖｔ閉曲線８１を構成する６つの辺のうち、ＡＹ電極間およびＸＡ電極間の放電開始電圧を示す４つの辺を直線で外挿して延長することにより、略四角形の閉曲線が描かれる。これが対向放電のみについて放電開始条件を示す仮想のＶｔ閉曲線８２である。ＸＹ電極間の面放電のみを起こし対向放電を回避するには、この略四角形のＶｔ閉曲線８２の内部(閾値を超えない範囲）でかつ略六角形のＶｔ閉曲線８１の外側である領域、すなわち、図１１（Ｃ）で斜線が付された２つの三角形の領域（対向放電回避領域）９１，９６に放電直前のセル電圧を設定すればよい。より好ましくは、これら領域９１，９６の内部で最も発光効率の高い点を選んでオフセットパルスの振幅を決定するのがよい。そうすることにより対向放電は起こらなくなり、蛍光体劣化の小さい高効率駆動を実現することができる。
【００３４】
以上の動作設定は、蛍光体劣化の回避を必須とした設定である。しかし、必ずしもサステインにおける対向放電を完全に防止する必要はなく、ある程度の蛍光体劣化を許容してその代わりに発光効率を向上させるという動作設定もある。この発光効率を優先条件とする設定の場合にも、以下に述べるようにＶｔ閉曲線を利用して駆動波形を決めるとよい。
【００３５】
図１２はオフセットベクトルの具体例を示す図、図１３は寿命試験の結果を示す図である。図１２において小さな菱形のプロットの集合が実測のＶｔ閉曲線を表す。ここでも表示電極Ｘが陽極で表示電極Ｙが陰極として機能する表示放電を例に挙げて説明する。標準駆動における表示放電開始時のセル状態は、原点を通る傾き１の直線上の点Ｐである。また、上述のとおり対向放電を起こさないオフセット駆動では、三角形の対向放電回避領域９１の内側でかつ上記直線上でない位置に表示放電開始時のセル状態が設定される。これに対して、発光効率を優先させる設定では、表示放電開始時のセル状態が対向放電回避領域９１の内側に限定されない。実際に、発光効率に関する図１０のデータをもとに、最も高い発光効率を実現しようとすると、表示放電開始時のセル状態が対向放電回避領域９１から逸脱してしまう。仮に、相対効率２．０以上という条件を課すると、セル電圧平面上では図１２に示される領域９２が許されることになる。しかし、蛍光体の劣化を抑えるとなると許容範囲は限定される。図１３では、領域９２のうちの対向放電回避領域９１から大きく離れた点Ｑに表示放電開始時のセル状態を設定するオフセット駆動(黒丸）、対向放電回避領域９１との電圧差が５０ボルト以内である領域９３の点Ｒに表示放電開始時のセル状態を設定するオフセット駆動（白丸）、および標準駆動（黒三角）について、画面全体を連続点灯させたときの輝度の経時変化が示されている。なお、駆動方法によって１回の表示放電による発光の輝度が異なるので、横軸には（初期輝度×時間）という値をとった。縦軸については初期輝度で規格化した相対輝度をとっている。
【００３６】
点Ｑは対向放電回避領域９１に対して縦軸方向に１２０ボルト以上逸脱しているので、点Ｑを表示放電開始時のセル状態とするオフセット駆動における輝度の低下が大きい。点Ｒを表示放電開始時のセル状態とするオフセット駆動では、輝度の低下が小さく、標準の駆動と同程度の寿命が得られる。この試験結果から、対向放電回避領域９１からセル状態を逸脱させる場合であっても、この領域からの電圧差ΔＶが少なくとも５０ボルト以下の範囲内に表示放電開始時のセル状態を設定するオフセット駆動ならば、蛍光体劣化は許容範囲にあると考えられる。蛍光体劣化を許容範囲内に抑えかつ相対輝度を２．０以上とする場合は、領域９３および領域９２の双方に属する領域９２１にある点Ｓに表示放電開始時のセル状態を設定すればよい。
【００３７】
上述のようにＶｔ閉曲線を利用する手法は、オフセット駆動の波形設計に有用であるが、オフセット駆動に利用が限定されるものではなく、放電発生時のセル電圧の設定に汎用的に利用可能である。駆動対象も３電極構造に限らない。セルの構造が変わればＶｔ閉曲線の形状も変化し、輝度劣化の条件も変わる。セル構造に係わらずＶｔ閉曲線を測定することによって、蛍光体や誘電体層などの劣化する要素に対して大きな放電衝撃を与えない駆動動作を決定することができる。
【００３８】
上述の実施形態によれば、表示電極Ｘ，Ｙだけでなくアドレス電極Ａにもオフセットパルスを加えるので、表示放電開始時のセル状態をセル電圧平面上で任意の方向に移動させることができ、１方向にしか移動させない場合より発光効率の高い表示を実現することができる。
【００３９】
上述の実施形態において、表示放電が終息に向かうオフセットパルス立下りのタイミングにおいて、駆動電源と表示電極Ｘ，Ｙとの間の電流供給経路をハイインピーダンス状態にする通電制御の適用が好ましい。この制御を行えば、表示放電において駆動電源から放電空間への電流供給が抑制される。代わりに、誘電体層１７などのセル内の構造体で形成されるキャパシタンスから放電電流が流れる。電流経路が短くなるので、経路で生じる電力損失が軽減されて発光効率が向上する。
【００４０】
【発明の効果】
請求項１ないし請求項４の発明によれば、実用に十分な表示寿命を確保し、かつ表示放電における輝度および発光効率を改善することができる。
【図面の簡単な説明】
【図１】本発明に係るプラズマ表示装置の構成図である。
【図２】表示画面のセル配列を示す平面図である。
【図３】ＰＤＰのセル構造を示す斜視図である。
【図４】表示電極の形状を示す平面図である。
【図５】フレーム分割の概念図である。
【図６】表示期間の駆動電圧信号の波形図である。
【図７】駆動電圧の変化と放電との関係を示す図である。
【図８】本発明に係る表示過程を表すセル電圧平面図である。
【図９】輝度のオフセット電圧依存性を示す図である。
【図１０】発光効率のオフセット電圧依存性を示す図である。
【図１１】Ｖｔ閉曲線を利用する動作設定の手順の説明図である。
【図１２】オフセットベクトルの具体例を示す図である。
【図１３】寿命試験の結果を示図である。
【図１４】３電極構造に適用される表示放電のための従来の一般的な駆動波形を示す図である。
【図１５】従来の駆動方法に係る表示過程を表すセル電圧平面図である。
【図１６】従来における輝度および発光効率の駆動電圧依存性を示す図である。
【符号の説明】
Ｘ，Ｙ  表示電極
Ａ  アドレス電極
１  ＰＤＰ（プラズマディスプレイパネル）
７０  ドライブユニット（駆動回路）
１００  プラズマ表示装置
３１  列空間（放電ガス空間）
２８Ｒ，２８Ｇ，２８Ｂ  蛍光体層
８１  Ｖｔ閉曲線（微小放電開始電圧）より低い電圧に設定されている
８２  Ｖｔ閉曲線（略四角形の閉曲線）
９１，９６  対向放電回避領域
【図１】
0004151756.tif 000002
【図２】
0004151756.tif 000003
【図３】
0004151756.tif 000004
【図４】
0004151756.tif 000005
【図５】
0004151756.tif 000006
【図６】
0004151756.tif 000007
【図７】
0004151756.tif 000008
【図８】
0004151756.tif 000009
【図９】
0004151756.tif 000010
【図１０】
0004151756.tif 000011
【図１１】
0004151756.tif 000012
【図１２】
0004151756.tif 000013
【図１３】
0004151756.tif 000014
【図１４】
0004151756.tif 000015
【図１５】
0004151756.tif 000016
【図１６】
0004151756.tif 000017