(57)【特許請求の範囲】
【請求項１】
磁気の強さを直交する２成分に分解して検出し、２つの成分の検出結果をそれぞれＸ軸側出力信号およびＹ軸側出力信号として出力する磁気センサと、
上記磁気センサを駆動する磁気センサ駆動手段と、
上記磁気センサのＸ軸側出力信号を増幅するＸ側増幅手段と、
上記磁気センサのＹ軸側出力信号を増幅するＹ側増幅手段と、
上記Ｘ側増幅手段の出力信号を所定の閾値と比較するＸ側比較手段と、
上記Ｙ側増幅手段の出力信号を所定の閾値と比較するＹ側比較手段と、
演算手段と、を備え、
上記演算手段は、
上記Ｘ側比較手段による比較結果に基づいてＸ側増幅手段の増幅率を増減し、
上記Ｙ側比較手段による比較結果に基づいてＹ側増幅手段の増幅率を増減し、
上記Ｘ側増幅手段と上記Ｙ側増幅手段との出力信号から、方位の算出を行う
ことを特徴とする電子方位計。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電子方位計の構成に関し、とくに磁気センサを利用して地磁気を検出する電子方位計の構成に関する。
【０００２】
【従来の技術】
電子方位計を構成する従来技術のブロック図を図５に示す。
図５に示すように、地磁気を検出する磁気センサ１０は磁気コアに巻かれて励振周波数ｆで励振する励磁コイルで構成する励磁回路１１と、キャパシタや抵抗器で構成するＸ側フィルタ１２と、キャパシタや抵抗器で構成するＹ側フィルタ１３に接続し、Ｘ側フィルタ１２の出力を直流増幅するＸ側増幅回路２０に接続し、Ｘ側増幅回路２０の出力電圧をデジタル信号に変換するＸ側Ａ／Ｄ変換回路６０に接続する。
【０００３】
Ｙ側フィルタ１３に接続し、Ｙ側フィルタ１３の出力を直流増幅するＹ側増幅回路３０に接続し、Ｙ側増幅回路３０の出力電圧をデジタル信号に変換するＹ側Ａ／Ｄ変換回路６１に接続する。
【０００４】
Ｘ側Ａ／Ｄ変換回路６０と、Ｙ側Ａ／Ｄ変換回路６１との出力信号に基づいて地磁気の水平成分とのなす角度を算出するＣＰＵ（Central Processing Unit ；以下ＣＰＵと略す）７０に接続し、そのＣＰＵ７０の信号は方位を表示する表示部８０に接続する。
【０００５】
このＣＰＵ７０には前述の角度の演算を行なう演算手段７１と、から演算手段７１の出力信号をエリア判別手段７２に入力し、エリア判別手段７２のエリアから外れていると警告を行なう警告手段７３がソフトウエア上で実現する。
【０００６】
つぎに着磁補正は、本体を３６０度回転して着磁量を求めるか、あるいは相対する１８０度の出力から着磁量を求める方法があり、増幅回路の出力が上限あるいは下限を超えると増幅回路出力は電源電圧あるいは負の電源電圧となる。
【０００７】
【発明が解決しようとする課題】
図５を用いて説明した従来の技術における電子方位計においては、着磁による影響を受けて正常な方位を表示できないと警告を行なう。
しかしながら、異常な着磁により増幅回路の出力が上限あるいは下限を超えると着磁補正もかけられないことになり対応は充分ではない。
【０００８】
〔発明の目的〕
本発明の目的は、上記課題を解決して、異常な着磁により増幅回路の出力が上限あるいは下限を超えて着磁補正をかけられないことに対応可能な電子方位計の構成を提供することである。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、本発明の電子方位計は、下記記載の構成を採用する。
【００１０】
本発明の電子方位計は、磁気センサと、Ｘ側フィルタと、Ｙ側フィルタと、Ｘ側積分回路と、Ｙ側積分回路と、Ｘ側増幅回路と、Ｙ側増幅回路と、Ｘ側Ａ／Ｄ変換回路と、Ｙ側変換回路と、ＣＰＵと表示部とを備える電子方位計であって、Ｘ側比較回路と、Ｙ側比較回路と、増幅回路に抵抗器とトランジスタを設ける構成を特徴とする。
【００１１】
（作用）
本発明の電子方位計は比較回路とオペアンプに接続する分圧抵抗器と、ＣＰＵからの信号で動作するトランジスタを設けることで構成している。
このように本発明の電子方位計は、従来なかった比較回路と分圧抵抗器とトランジスタを設けている。
【００１２】
比較回路で増幅回路の出力が上限あるいは下限を超えるとＣＰＵを経由して増幅回路の増幅率を変えることができる。このため本発明では異常な着磁によっても着磁補正を行なうことができる。
【００１３】
【発明の実施の形態】
以下図面を用いて本発明を実施するための最良の形態における電子方位計の構成を説明する。図１は本発明の実施形態における電子方位計の構成を示すブロック図であり、図２は比較回路の詳細回路図であり、図３は増幅回路の詳細回路図であり、図４は電子方位計の各部出力波形の説明図を示す。
以下、図１と図２と図３で電子方位計の構成を、図４で電子方位計の動作を説明する。
【００１４】
図１の磁気センサ１０は励磁回路１１と、Ｘ側フィルタ１２と、Ｙ側フィルタ１３とに接続し、Ｘ側フィルタ１２の出力はＸ側積分回路１４に接続し、Ｘ側積分回路１４の出力はＸ側増幅回路２０に接続し、Ｘ側増幅回路２０の出力はＸ側比較回路４０とＸ側Ａ／Ｄ変換回路６０に接続する。
Ｙ側フィルタ１３の出力はＹ側積分回路１５に接続し、Ｙ側積分回路１５の出力はＹ側増幅回路３０に接続し、Ｙ側増幅回路３０の出力はＹ側比較回路５０とＹ側Ａ／Ｄ変換回路６１に接続する。
Ｘ側Ａ／Ｄ変換回路６０とＹ側変換回路６１の出力とはＣＰＵ７０に接続し、ＣＰＵ７０の出力は表示部８０とＸ側増幅回路２０とＹ側増幅回路３０とに接続する。
【００１５】
図２のＸ側比較回路４０においては、Ｘ側増幅回路２０の出力をＸ側Ａ／Ｄ変換回路６０と、Ｘ側下限設定コンパレータ４１の非反転入力端子と、Ｘ側上限設定コンパレータ４４の非反転入力端子に接続し、電源電圧を分圧抵抗器４２と分圧抵抗器４３で分圧する電圧をＸ側下限設定コンパレータ４１の反転入力端子に接続し、電源電圧を分圧抵抗器４５と分圧抵抗器４６で分圧する電圧をＸ側上限設定コンパレータ４４の反転入力端子に接続し、Ｘ側下限設定コンパレータ４１の出力をＸ側インバータゲート４７の入力端子に接続し、Ｘ側インバータゲート４７の出力と、Ｘ側上限設定コンパレータ４４の出力をＸ側ＯＲゲート４８の入力端子に接続する。
【００１６】
Ｙ側比較回路５０は、Ｙ側増幅回路３０の出力をＹ側Ａ／Ｄ変換回路６１と、Ｙ側下限設定コンパレータ５１の非反転入力端子と、Ｙ側上限設定コンパレータ５４の非反転入力端子に接続し、電源電圧を分圧抵抗器５２と分圧抵抗器５３で分圧する電圧をＹ側下限設定コンパレータ５１の反転入力端子に接続し、電源電圧を分圧抵抗器５５と分圧抵抗器５６で分圧する電圧をＹ側上限設定コンパレータ５４の反転入力端子に接続し、Ｙ側下限設定コンパレータ５１の出力をＹ側インバータゲート５７の入力端子に接続し、Ｙ側インバータゲート５７の出力と、Ｙ側上限設定コンパレータ５４の出力をＹ側ＯＲゲート５８の入力端子に接続して、Ｘ側ＯＲゲート４８の出力と、Ｙ側ＯＲゲート５８の出力をＯＲゲート５９の入力端子に接続し、ＯＲゲート５９の出力端子をＣＰＵ７０に接続する。
【００１７】
図３のＸ側増幅回路２０は、Ｘ側積分回路１４の出力をＸ側オペアンプ２１の非反転入力端子に接続し、Ｘ側オペアンプ２１の反転入力端子は抵抗器２２と、抵抗器２３と、抵抗器２４に接続し、抵抗器２４を経由した出力はトランジスタ２５のコレクタに接続し、トランジスタ２５のエミッタと抵抗器２３を経由した出力は負電源に接続し、抵抗器２２を経由する出力はＸ側オペアンプ２１の出力端子と、Ｘ側比較回路４０と、Ｘ側Ａ／Ｄ変換回路６０に接続し、Ｘ側比較回路４０の出力はＣＰＵ７０に接続し、Ｘ側Ａ／Ｄ変換回路６０の出力はＣＰＵ７０に接続し、ＣＰＵ７０の出力信号はトランジスタ２５のゲートに接続する。
【００１８】
Ｙ側増幅回路３０はＹ側積分回路１５の出力をＹ側オペアンプ３１の非反転入力端子に接続し、Ｙ側オペアンプ３１の反転入力端子は抵抗器３２と抵抗器３３と抵抗器３４とに接続し、抵抗器３４を経由した出力はトランジスタ３５のコレクタに接続し、トランジスタ３５のエミッタと抵抗器３３を経由した出力は負電源に接続し、抵抗器３２を経由する出力はＹ側オペアンプ３１の出力端子と、Ｙ側比較回路５０と、Ｙ側Ａ／Ｄ変換回路６１に接続し、Ｙ側比較回路４０の出力はＣＰＵ７０に接続し、そのＹ側Ａ／Ｄ変換回路６１の出力はＣＰＵ７０に接続し、ＣＰＵ７０の出力信号はトランジスタ３５のゲートに接続する。
【００１９】
つぎに、以上の構成による本発明の実施の形態の動作を図４の出力波形の説明図とともに説明する。磁気コアに巻かれて励振周波数ｆで励振する励磁コイルで構成する励磁回路１１の励振で地磁気を検出する磁気センサ１０は磁気の強さを直交する２成分に分解する。磁気センサ１０のＸ軸側出力ＶｘおよびＹ軸側出力Ｖｙはそれぞれ以下の式となる。
Ｖｘ＝Ｋ・Ｈ・Ｃｏｓθ＋ｍ
Ｖｙ＝Ｋ・Ｈ・Ｓｉｎθ＋ｎ
ここで、Ｋは定数、Ｈは地磁気の水平分力、θは地磁気の水平分力とＸ軸側とのなす角度、ｍとｎは着磁量である。
【００２０】
磁気センサ１０のＸ軸側出力とＹ軸側出力とは、キャパシタや抵抗器で構成するＸ側フィルタ１２と、キャパシタや抵抗器で構成するＹ側フィルタ１３に入力する。Ｘ側フィルタ１２を経由する出力はＸ側積分回路１４に入力し、Ｘ側積分回路１４で積分する出力はＸ側増幅回路２０に入力し、Ｘ側増幅回路２０で非反転増幅する出力はＸ側Ａ／Ｄ変換回路６０とＸ側比較回路４０に入力する。
【００２１】
Ｘ側比較回路４０では、Ｘ側増幅回路２０の出力をＸ側下限設定コンパレータ４１の非反転入力端子と、Ｘ側上限設定コンパレータ４４の非反転入力端子に入力し、Ｘ側増幅回路２０の出力が下限設定を超えると、Ｘ側下限設定コンパレータ４１の出力はＨｉレベルからＬｏレベルになり、Ｘ側インバータゲート４７の出力はＬｏレベルからＨｉレベルになり、Ｘ側ＯＲゲート４８の出力はＬｏレベルからＨｉレベルになり、Ｙ側比較回路５０に設けてあるＯＲゲート５９の出力はＬｏレベルからＨｉレベルになり、ＣＰＵ７０に出力する。
【００２２】
Ｘ側増幅回路２０の出力が上限設定を超えると、Ｘ側上限設定コンパレータ４４の出力はＬｏレベルからＨｉレベルになり、Ｘ側ＯＲゲート４８の出力はＬｏレベルからＨｉレベルになり、Ｙ側比較回路５０に設けてあるＯＲゲート５９の出力はＬｏレベルからＨｉレベルになり、ＣＰＵ７０に出力する。
【００２３】
ＣＰＵ７０はＯＲゲート５９の出力がＬｏレベルからＨｉレベルになると、Ｘ側増幅回路２０にＬｏレベルを出力し、トランジスタ２５のゲートはＬｏレベルになり抵抗器２４オープン状態になり、Ｘ側オペアンプ２１の反転入力は抵抗器２２と、抵抗器２３になり、抵抗器２４と抵抗器２３の合成抵抗値より抵抗値が下がり、Ｘ側オペアンプ２１は増幅率が減少し、Ｘ側増幅回路２０の出力が下がり、下限設定あるいは上限設定の範囲内になる。
【００２４】
Ｘ側増幅回路２０の出力は、Ｘ側Ａ／Ｄ変換回路６０でアナログ値からデジタル値に変換した出力をＣＰＵ７０に入力し、ＣＰＵ７０ではＸ側Ａ／Ｄ変換回路６０の出力とＹ側Ａ／Ｄ変換回路６１の出力を演算手段７１で方位角度に演算して、ＣＰＵ７０の演算出力を表示部８０に入力し、表示部８０で方位角度を表示する。
【００２５】
Ｙ側比較回路５０では、Ｙ側増幅回路３０の出力をＹ側下限設定コンパレータ５１の非反転入力端子と、Ｙ側上限設定コンパレータ５４の非反転入力端子に入力し、Ｙ側増幅回路３０の出力が下限設定を超えると、Ｙ側下限設定コンパレータ５１の出力はＨｉレベルからＬｏレベルになり、Ｙ側インバータゲート５７の出力はＬｏレベルからＨｉレベルになり、Ｙ側ＯＲゲート５８の出力はＬｏレベルからＨｉレベルになり、ＯＲゲート５９の出力はＬｏレベルからＨｉレベルになり、ＣＰＵ７０に出力する。
【００２６】
Ｙ側増幅回路３０の出力が上限設定を超えると、Ｙ側上限設定コンパレータ５４の出力はＬｏレベルからＨｉレベルになり、Ｙ側ＯＲゲート５８の出力はＬｏレベルからＨｉレベルになり、ＯＲゲート５９の出力はＬｏレベルからＨｉレベルになり、ＣＰＵ７０に出力する。
【００２７】
ＣＰＵ７０は、ＯＲゲート５９の出力がＬｏレベルからＨｉレベルになるとＹ側増幅回路３０にＬｏレベルを出力し、トランジスタ３５のゲートはＬｏレベルになり抵抗器３４オープン状態になり、Ｙ側オペアンプ３１の反転入力は抵抗器３２と、抵抗器３３になり、抵抗器３４と抵抗器３３の合成抵抗値より抵抗値が下がり、Ｙ側オペアンプ３１は増幅率が減少し、Ｙ側増幅回路３０の出力が下がり、下限設定あるいは上限設定の範囲内になる。
【００２８】
Ｙ側増幅回路３０の出力は、Ｙ側Ａ／Ｄ変換回路６１でアナログ値からデジタル値に変換した出力をＣＰＵ７０に入力し、ＣＰＵ７０ではＹ側Ａ／Ｄ変換回路６１の出力とＸ側Ａ／Ｄ変換回路６０の出力を演算手段７１で方位角度に演算して、ＣＰＵ７０の演算出力を表示部８０に入力し、表示部８０で方位角度を表示する。
【００２９】
以上の説明において、トランジスタを適用する実施形態で説明したが、接点リレーでも適用できる。
【００３０】
【発明の効果】
以上の説明で明らかなように、本発明の電子方位計は、Ｘ側比較回路と、Ｙ側比較回路と、増幅回路に抵抗器とトランジスタを設けることで構成している。
このように本発明の電子方位計は、Ｘ側比較回路と、Ｙ側比較回路と、増幅回路に抵抗器とトランジスタを設けている。
【００３１】
異常な着磁により増幅回路の出力が上限あるいは下限を超えると増幅回路の増幅率を増減し、増幅回路の出力を上限あるいは下限以内にして着磁補正をかけられないことに対応可能な電子方位計を構成することができる。
【図面の簡単な説明】
【図１】本発明の実施形態における電子方位計の回路ブロック構成を示す図面である。
【図２】本発明の実施形態における電子方位計の比較回路構成を示す図面である。
【図３】本発明の実施形態における電子方位計の増幅回路構成を示す図面である。
【図４】本発明の実施形態における電子方位計の各部出力波形説明を説明するための図面である
【図５】従来技術における電子方位計の回路ブロック構成を示す図面である。
【符号の説明】
１０：磁気センサ        １１：励磁回路        １２：Ｘ側フィルタ
１３：Ｙ側フィルタ        １４：Ｘ側積分回路        １５：Ｙ側積分回路
２０：Ｘ側増幅回路        ２１：Ｘ側オペアンプ
２２：抵抗器        ２３：抵抗器        ２４：抵抗器
２５：トランジスタ        ３０：Ｙ側増幅回路
３１：Ｙ側オペアンプ        ３２：抵抗器        ３３：抵抗器
３４：抵抗器        ３５：トランジスタ        ４０：Ｘ側比較回路
４１：Ｘ側下限設定コンパレータ        ４２：分圧抵抗器
４３：分圧抵抗器        ４４：Ｘ側上限設定コンパレータ
４５：分圧抵抗器        ４６：分圧抵抗器
４７：Ｘ側インバータゲート        ４８：Ｘ側ＯＲゲート
５０：Ｙ側比較回路        ５１：Ｙ側下限設定コンパレータ
５２：分圧抵抗器        ５３：分圧抵抗器
５４：Ｙ側上限設定コンパレータ        ５５：分圧抵抗器
５６：分圧抵抗器        ５７：Ｙ側インバータゲート
５８：Ｙ側ＯＲゲート        ５９：ＯＲゲート
６０：Ｘ側Ａ／Ｄ変換回路        ６１：Ｙ側Ａ／Ｄ変換回路
７０：ＣＰＵ        ７１：演算手段        ７２：エリア判別手段
７３：警報手段        ８０：表示部
【図１】
0004077565.tif 000002
【図２】
0004077565.tif 000003
【図３】
0004077565.tif 000004
【図４】
0004077565.tif 000005
【図５】
0004077565.tif 000006