(57)【特許請求の範囲】
【請求項１】
成膜したアモルファスシリコン薄膜を微結晶化して微結晶シリコン薄膜を形成し、該微結晶シリコン薄膜のうちソース領域形成領域およびドレイン領域形成領域に、後工程の熱処理により再結晶化が進行しない程度の量の不純物を注入し、熱処理により前記微結晶シリコン薄膜のうちチャネル領域形成領域を再結晶化させてポリシリコン薄膜とし、前記微結晶シリコン薄膜のうちソース領域形成領域およびドレイン領域形成領域を微結晶シリコン薄膜のままとすることを特徴とする薄膜トランジスタの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は薄膜トランジスタの製造方法に関する。
【０００２】
【従来の技術】
例えば、アクティブマトリクス型の液晶表示装置では、各画素のスイッチング素子として薄膜トランジスタが用いられている。図４は従来のこのような薄膜トランジスタの一例の断面図を示したものである。この薄膜トランジスタはガラス基板１を備えている。ガラス基板１の上面には下地絶縁膜２が設けられている。下地絶縁膜２の上面の所定の個所には半導体薄膜３が設けられている。半導体薄膜３の中央部は真性ポリシリコン薄膜からなるチャネル領域３ａとなっており、両側はｎ型ポリシリコン薄膜からなるソース領域３ｂおよびドレイン領域３ｃとなっている。
【０００３】
半導体薄膜３を含む下地絶縁膜２の上面にはゲート絶縁膜４が設けられている。チャネル領域３ａ上におけるゲート絶縁膜４の上面にはゲート電極５が設けられている。ゲート電極５を含むゲート絶縁膜４の上面には層間絶縁膜６が設けられている。ソース領域３ｂ上における層間絶縁膜６の上面にはソース電極７が層間絶縁膜６およびゲート絶縁膜４に形成されたコンタクトホール８を介してソース領域３ｂに接続されて設けられている。ドレイン領域３ｃ上における層間絶縁膜６の上面にはドレイン電極９が層間絶縁膜６およびゲート絶縁膜４に形成されたコンタクトホール１０を介してドレイン領域３ｃに接続されて設けられている。
【０００４】
次に、この薄膜トランジスタの製造方法の一部について、図５を参照して説明する。まず、図５（Ａ）に示すように、ガラス基板１の上面に下地絶縁膜２および真性アモルファスシリコン薄膜１１を連続して成膜する。次に、エキシマレーザの照射により、真性アモルファスシリコン薄膜１１を多結晶化して真性ポリシリコン薄膜１２を形成する。
【０００５】
次に、図５（Ｂ）に示すように、真性ポリシリコン薄膜１２の上面の所定の箇所にフォトレジストパターン１３を形成する。次に、フォトレジストパターン１３をマスクとしてｎ型不純物を真性ポリシリコン薄膜１２のソース領域形成領域１２ｂおよびドレイン領域形成領域１２ｃに注入する。次に、フォトレジストパターン１３を剥離する。
【０００６】
次に、図５（Ｃ）に示すように、エキシマレーザの照射により、注入したｎ型不純物を活性化する。次に、デバイスエリア加工により、真性ポリシリコン薄膜１２の不要な部分を除去すると、図４に示すように、真性ポリシリコン薄膜からなるチャネル領域３ａの両側にｎ型ポリシリコン薄膜からなるソース領域３ｂおよびドレイン領域３ｃを有する半導体薄膜３が形成される。
【０００７】
ところで、このような構造の薄膜トランジスタにおいて、ゲート電極５およびソース電極７を接地した状態でドレイン電極９にドレイン電圧Ｖｄを印加した場合のＶｄ−Ｉｄ（ドレイン電流）特性は、図６に示すようになる。この図から明らかなように、ドレイン電圧Ｖｄを上げていくと、ソース領域３ｂとドレイン領域３ｃとの間に過大なリーク電流が流れてしまう。
【０００８】
この現象を説明すると、チャネル領域３ａではソース領域３ｂ近傍よりもドレイン領域３ｃ近傍の電界が高いので、チャネル領域３ａのドレイン領域３ｃ近傍で電子正孔対が発生する。この発生した電子正孔対のうち電子はドレイン領域３ｃに流れ込むが、正孔はチャネル領域３ａとソース領域３ｂとの境界に存在するポテンシャルバリアを乗り越えることができず、チャネル領域３ａの底部に滞留する。この結果、しきい値電圧が低下し、ドレイン電流Ｉｄが増加する。また、チャネル領域３ａの底部に滞留する正孔が増加すると、チャネル領域３ａとドレイン領域３ｃとの間の接合が降伏し、ドレイン電流Ｉｄがより一層増加する。
【０００９】
【発明が解決しようとする課題】
このように、従来の薄膜トランジスタでは、ドレイン電圧Ｖｄを上げていくと、ソース領域３ｂとドレイン領域３ｃとの間に過大なリーク電流が流れてしまうという問題があった。
この発明の課題は、ドレイン電圧を上げても過大なリーク電流が流れないような薄膜トランジスタの製造方法を提供することである。
【００１０】
【課題を解決するための手段】
請求項１に記載の発明に係る薄膜トランジスタの製造方法は、成膜したアモルファスシリコン薄膜を微結晶化して微結晶シリコン薄膜を形成し、該微結晶シリコン薄膜のうちソース領域形成領域およびドレイン領域形成領域に、後工程の熱処理により再結晶化が進行しない程度の量の不純物を注入し、熱処理により前記微結晶シリコン薄膜のうちチャネル領域形成領域を再結晶化させてポリシリコン薄膜とし、前記微結晶シリコン薄膜のうちソース領域形成領域およびドレイン領域形成領域を微結晶シリコン薄膜のままとするようにしたものである。
【００１１】
この発明によれば、ポリシリコン薄膜からなるチャネル領域の両側のソース領域およびドレイン領域を微結晶シリコン薄膜によって形成しているので、すなわち、ソース領域およびドレイン領域を移動度ギャップがチャネル領域を形成するポリシリコンよりも小さい微結晶シリコンによって形成しているので、チャネル領域のドレイン領域近傍で発生した電子正孔対のうち正孔がソース領域に流れ込んでチャネル領域の底部に滞留しないようにすることができ、この結果、ドレイン電圧を上げても過大なリーク電流が流れないようにすることができる。
【００１２】
【発明の実施の形態】
図１はこの発明の一実施形態における薄膜トランジスタの断面図を示したものである。この薄膜トランジスタは、基本的には、図４に示す従来の場合と同じ構造である。そこで、図１において、図４と同一名称部分には同一の符号を付し、その説明を適宜省略する。この薄膜トランジスタにおいて、図４に示す従来の場合と異なる点は、ソース領域３ｂおよびドレイン領域３ｃを微結晶シリコン薄膜によって形成した点である。
【００１３】
次に、この薄膜トランジスタの製造方法の一例の一部について、図２を参照して説明する。まず、図２（Ａ）に示すように、ガラス基板１の上面に下地絶縁膜２および真性アモルファスシリコン薄膜２１を連続して成膜する。次に、エキシマレーザを低エネルギ密度で照射することにより、真性アモルファスシリコン薄膜２１を微結晶化して真性微結晶シリコン薄膜２２を形成する。
【００１４】
次に、図２（Ｂ）に示すように、真性微結晶シリコン薄膜２２の上面に所定の箇所にフォトレジストパターン２３を形成する。次に、フォトレジストパターン２３をマスクとしてｎ型不純物を真性微結晶シリコン薄膜２２のソース領域形成領域２２ｂおよびドレイン領域形成領域２２ｃに高濃度に注入する。すなわち、一例として、ｎ型の薄膜トランジスタの場合は１％−ＰＨ3／Ｈ2を種ガスとして１×１０の１６乗／ｃｍ2程度に注入する。このｎ型不純物の注入量は、図４に示す従来の場合（２×１０の１５乗／ｃｍ2）の５倍程度である。次に、フォトレジストパターン２３を剥離する。
【００１５】
次に、図２（Ｃ）に示すように、窒素雰囲気中において温度３５０℃程度で２時間程度の熱処理を行う。すると、ソース領域形成領域２２ｂおよびドレイン領域形成領域２２ｃにおいては、注入されたｎ型不純物が活性化され、抵抗値が低下するが、ｎ型不純物が高濃度に注入されていることにより、再結晶化（結晶サイズの増大化）が進行せず、すなわち、結晶品質がｎ型不純物の高濃度の注入によりダメージを受けたまま回復せず、微結晶シリコン薄膜のままとなる。
【００１６】
一方、ソース領域形成領域２２ｂおよびドレイン領域形成領域２２ｃ以外の領域においては、再結晶化が進行し、真性ポリシリコン薄膜２４となる。したがって、チャネル領域形成領域２４ａは真性ポリシリコン薄膜となる。次に、デバイスエリア加工により、真性ポリシリコン薄膜２４の不要な部分を除去すると、図１に示すように、真性ポリシリコン薄膜からなるチャネル領域３ａの両側にｎ型微結晶シリコン薄膜からなるソース領域３ｂおよびドレイン領域３ｃを有する半導体薄膜３が形成される。
【００１７】
このように、この実施形態における薄膜トランジスタでは、ポリシリコン薄膜からなるチャネル領域３ａの両側のソース領域３ｂおよびドレイン領域３ｃをｎ型微結晶シリコン薄膜によって形成しているので、すなわち、ソース領域３ｂおよびドレイン領域３ｃを移動度ギャップがチャネル領域３ａを形成するポリシリコンよりも小さいｎ型微結晶シリコンによって形成しているので、チャネル領域３ａのドレイン領域３ｃ近傍で発生した電子正孔対のうち正孔がソース領域３ｂに流れ込んでチャネル領域３ａの底部に滞留しないようにすることができる。この結果、図３に示すように、ドレイン電圧Ｖｄを上げても過大なリーク電流が流れないようにすることができる。
【００１８】
なお、この発明は、ｐ型の薄膜トランジスタやボトムゲート型の薄膜トランジスタ等にも適用することができる。
【００１９】
【発明の効果】
以上説明したように、この発明によれば、ソース領域およびドレイン領域を移動度ギャップがチャネル領域を形成するポリシリコンよりも小さい微結晶シリコンによって形成しているので、チャネル領域のドレイン領域近傍で発生した電子正孔対のうち正孔がソース領域に流れ込んでチャネル領域の底部に滞留しないようにすることができ、この結果、ドレイン電圧を上げても過大なリーク電流が流れないような薄膜トランジスタの製造方法を提供することができる。
【図面の簡単な説明】
【図１】この発明の一実施形態における薄膜トランジスタの断面図。
【図２】（Ａ）〜（Ｃ）は図１に示す薄膜トランジスタの一部の製造工程の断面図。
【図３】図１に示す薄膜トランジスタのＶｄ−Ｉｄ特性図。
【図４】従来の薄膜トランジスタの一例の断面図。
【図５】（Ａ）〜（Ｃ）は図４に示す薄膜トランジスタの一部の製造工程の断面図。
【図６】図４に示す薄膜トランジスタのＶｄ−Ｉｄ特性図。
【符号の説明】
３  半導体薄膜
３ａ  チャネル領域
３ｂ  ソース領域
３ｃ  ドレイン領域
４  ゲート絶縁膜
５  ゲート電極
７  ソース電極
９  ドレイン電極
２１  真性アモルファスシリコン薄膜
２２  真性微結晶シリコン薄膜
２３  フォトレジストパターン
２４  真性ポリシリコン薄膜
【図１】
0004055317.tif 000002
【図２】
0004055317.tif 000003
【図３】
0004055317.tif 000004
【図４】
0004055317.tif 000005
【図５】
0004055317.tif 000006
【図６】
0004055317.tif 000007