(57)【特許請求の範囲】
【請求項１】
初期化期間にランプアップ波形のリセットパルス（ＲＰ）と、ランプダウン波形のリセットパルス（−ＲＰ）を順次に供給する第１段階と、
アドレス期間に選択する放電セル内でアドレス放電を起こさせる第２段階と、
前記アドレス期間に供給されたスキャンパルスに対して反対極性のスキャン電圧（Ｖｗ）をスキャン電極（Ｙ）に供給し、前記ランプダウン波形を有するリセットパルス（−ＲＰ）の供給期間にサステイン電極（Ｚ）に供給された直流電圧と同じサイズの直流電圧をサステイン電極（Ｚ）に供給する第３段階と、
前記アドレス放電によって選択された放電セル内でサステイン放電を起こさせる第４段階と
を有し、
前記第３段階は、前記アドレス期間に供給された直流電圧に比べて所定の大きさだけ高い直流電圧をサステイン電極（Ｚ）に供給することを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項２】
前記第３段階で、
前記スキャン電極（Ｙ）に供給されるスキャン電圧は、正極であることを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項３】
前記第３段階で、
前記スキャン電極（Ｙ）に供給されるスキャン電圧（Ｖｗ）及び前記サステイン電極（Ｚ）に供給される直流電圧は、前記アドレス放電によって選択された放電セル内で高温によって浮遊した電荷をスキャン電極（Ｙ）及びサステイン電極（Ｚ）の表面に導くことを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項４】
前記第３段階は、
前記アドレス期間のスキャン電圧が−８０Ｖに設定されることによって、アドレス期間以降に３０Ｖの正極のスキャン電圧をスキャン電極（Ｙ）に供給することを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項５】
前記第３段階は、
前記ランプダウン波形を有するリセットパルス（−ＲＰ）の供給期間に前記サステイン電極（Ｚ）に供給された直流電圧のサイズが１８０Ｖに設定されることによって、前記アドレス期間以降にその設定された電圧サイズの直流電圧をサステイン電極（Ｚ）に供給することを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、プラズマディスプレイパネルに関するもので、特に、高温によるプラズマディスプレイパネルの誤放電を防止するためのプラズマディスプレイパネルの駆動方法に関する。
【０００２】
【従来の技術】
一般に、プラズマディスプレイパネル（ＰＤＰ）は不活性混合ガス（Ｈｅ＋Ｘｅ又はＮｅ＋Ｘｅ又はＨｅ＋Ｘｅ＋Ｎｅ）の放電時に発生する紫外線によって蛍光体を発光させて文字又はグラフィックが含まれている画像を表示する装置である。
【０００３】
かかるＰＤＰは薄膜化と大型化が容易であるという長所を有しており、最近、技術開発に伴って画質が格段に向上している。
【０００４】
ＰＤＰは３電極が備え、ＡＣ電圧によって駆動される形態が最も代表的である。これを交流面放電型ＰＤＰと称する。
３電極交流面放電型ＰＤＰは基板内面に誘電体と保護膜とを有し、放電時に誘電体の表面に壁電荷を蓄積するようにし、放電によって発生されるスパッタリングから電極などを保護膜で保護しているため低電圧で駆動することができ、かつ長寿命であるという長所を有している。
【０００５】
従来の３電極交流面放電型のＰＤＰの放電セルは上部基板にスキャン電極（Ｙ）とサステイン電極（Ｚ）とを備え、下部基板にアドレス電極（Ｘ）を備えている。アドレス電極（Ｘ）はスキャン電極（Ｙ）及びサステイン電極（Ｚ）と交差する方向に形成される。
スキャン電極（Ｙ）とサステイン（Ｚ）とが並んで形成されている上部基板にはそれらを覆うように上部誘電層と保護膜が積層される。上部誘電層にはプラズマ放電時発生された壁電荷が蓄積される。
【０００６】
保護膜はプラズマ放電時に発生したスパッタリングによる上部誘電層の損傷を防止し、また、２次電子の放出効率を高める役を果たしている。保護膜としては通常酸化マグネシウム（ＭｇＯ）が用いられる。
アドレス電極（Ｘ）が形成されている下部基板上には下部誘電層と隔壁が形成される。下部誘電層と隔壁の表面には蛍光体が塗布される。
隔壁はアドレス電極（Ｘ）と並んで形成され、下部基板上で隣接したセル間の光学的な又は電気的な混信を防止する。即ち、隔壁は放電によって生成された紫外線及び可視光が隣接した放電セルに漏れるのを防止する。
【０００７】
蛍光体はプラズマ放電時に発生した紫外線によって励起されて赤色、緑色又は青色の何れか１つの可視光線を発生する。両基板と隔壁との間に形成されている放電空間にはガス放電のための不活性混合ガス（Ｈｅ＋Ｘｅ又はＮｅ＋Ｘｅ又はＨｅ＋Ｘｅ＋Ｎｅ）が注入されている。
【０００８】
以上説明のＰＤＰの放電セル１は図１に示すように縦横に多数マトリックス状に配置されている。
図１には電極の配置も示されている。図示のように、１つの放電セル１にスキャン電極（Ｙ１〜Ｙｍ）とサステイン電極（Ｚ）が平行に形成され、それらの電極と直交する方向にアドレス電極（Ｘ１〜Ｘｍ）が形成されている。すなわち、平行した両電極（Ｙ１〜Ｙｍ）、（Ｚ）とアドレス電極（Ｘ１〜Ｘｍ）の交差部に放電セル１が配置される。
【０００９】
このような３電極交流面放電型ＰＤＰで階調を表現するために、通常１つのフレームを多数のサブフィールドに分けて駆動するようになっている。そのサブフィールド期間それぞれの間、ビデオデータの加重値に比例した回数の発光を行うことによって階調を表すようになっている。
【００１０】
上記した多数のサブフィールドに分けて駆動する従来のＰＤＰ駆動方法によるフレーム構成の一例を図２に示した。即ち、図２は従来の２５６階調を表現できる１フレームの表示時間を示す図である。
図２に示すように、従来の３電極交流面放電型ＰＤＰは、画像の階調を表すために１つのフレームを発光回数が異なる多数のサブフィールドに時分割して駆動する。
例えば、画像を２５６階調で表示する場合階調を表現するためのビデオデータは８ビットあればよい。その８ビットのビデオデータを用いて２５６階調に画像が表される場合の各放電セルにおける１フレームの表示時間（例えば、１／６０秒＝約１６．７ｍｓｅｃ）は図２のように８つのサブフィールド（ＳＦ１〜ＳＦ８）に時分割される。
【００１１】
各サブフィールド（ＳＦ１〜ＳＦ８）は更に画面全体を初期化するためのリセット期間、セルを選択するためのアドレス期間、選択されたセルの放電を維持させるためのサステイン期間に分割される。特にリセットと期間とアドレス期間は各サブフィールド全て同一の時間加重値が与えられる。一方、各サブフィールドのサステイン期間は２ｎ（ｎ＝０，１，２，３．．．７）の比率で時間加重値が異なる。即ち、第１サブフィールド（ＳＦ１）から１：２：４：８：１６：３２：６４：１２８の比率の時間加重値が第８サブフィールド（ＳＦ８）まで与えられている。
【００１２】
図３は図２のフレームにしたがってＰＤＰを駆動するときの駆動波形の一例を示す波形図である。
図３を参照すると、従来ＰＤＰの各サブフィールドは画面全体を初期化させるためのリセット期間、セルを選択するためのアドレス期間、選択されたセルの放電を維持して画像を表示するサステイン期間に分けられる。
リセット期間はセットアップ期間とセットダウン期間に分けられる。セットアップ期間にはスキャン電極にランプアップ波形のリセットパルスが供給され、セットダウン期間にはランプダウン波形のリセットパルスが供給される。
【００１３】
リセット期間のセットアップ期間に順次電圧が上昇するランプアップ波形のリセットパルス（ＲＰ）がスキャン電極（Ｙ）に供給される。ランプアップ波形のリセットパルス（ＲＰ）によって画面全体の放電セルでセットアップ放電が起こる。また、そのセット放電によってアドレス電極（Ｘ）とサステイン電極（Ｚ）上の誘電体層には正極性（＋）の壁電荷が蓄積され、スキャン電極（Ｙ）上には負極性（―）の壁電荷が蓄積される。
【００１４】
次いでセットダウン期間には電圧が順次低下するランプダウン波形のリセットパルス（−ＲＰ）がスキャン電極（Ｙ）に供給される。ランプダウン波形のリセットパルス（−ＲＰ）はランプアップ波形のリセットパルス（ＲＰ）が供給された後にそのランプアップ波形のリセットパルス（ＲＰ）のピーク電圧より低い正極性の電圧から下降する波形である。
【００１５】
ランプダウン波形のリセットパルス（−ＲＰ）は放電セル内に僅かな消去放電（セットダウン放電）を起こさせることによって各電極（Ｘ）、（Ｙ）、（Ｚ）上に過剰に形成された壁電荷の一部を消去させる。その際、アドレス放電が安定して起こる程度の壁電荷を放電セルの内に均一に残す。
【００１６】
この時、ランプダウン波形のリセットパルス（−ＲＰ）は負極性のスキャン基準電圧（−Ｖｗ）まで下降せず、負極性のスキャン基準電圧よりΔＶだけ高いレベルであるリセットダウン電圧（Ｖｒｄ）まで下降する。
スキャン電極（Ｙ）にランプダウン波形のリセットパルス（−ＲＰ）が供給されている間にサステイン電極間（Ｚ）には正極性の第１直流電圧（Ｚｄｃ１）が供給される。即ち、ランプダウン波形のリセットパルス（−ＲＰ）が供給される時点で同時に正極性の第１直流電圧（Ｚｄｃ１）がサステイン電極（Ｚ）に供給され始める。
この第１直流電圧はランプダウン波形のリセットパルス（−ＲＰ）が負極性のリセットダウン電圧（Ｖｒｄ）に至るまで維持される。
アドレス期間には第１直流電圧（Ｚｄｃ１）に続き正極性の第２直流電圧（Ｚｄｃ２）がサステイン電極に供給される。この第２直流電圧は以前に供給されていた第１直流電圧より低いレベルの電圧である。アドレス期間に印加されるこの第２直流電圧はリセット期間に印加されたリセットダウン電圧によって余り高くしなくても良いからである。
【００１７】
サステイン電極（Ｚ）に第２直流電圧（Ｚｄｃ２）が供給されている間に負極性（−）のスキャンパルス（ＳＰ）がスキャン電極（Ｙ）に順次供給され、そのスキャンパルス（ＳＰ）と同期させて正極性（＋）のデータパルス（ＤＰ）をアドレス電極（Ｘ）に供給する。この時負極性のスキャンパルス（ＳＰ）はセットダウン期間ＳＤに供給されるリセッドダウンより低いスキャン基準電圧（−Ｖｗ）のレベルで供給される。
【００１８】
前記のスキャンパルス（ＳＰ）とデータパルス（ＤＰ）の電圧差がリセット期間に生成されていた壁電荷による電圧に加えられ、データパルス（ＤＰ）が供給された放電セル内でアドレス放電が起こる。
そのアドレス放電によって選択された放電セルにサステイン電圧が印加されれば放電が起こる程度の壁電荷が形成される。
【００１９】
アドレス放電により選択された放電セルに対して表示のためのサステイン放電を起こさせるようにサステイン期間にサステインパルス（ＳＵＳＰｙ、ＳＵＳＰｚ）がスキャン電極（Ｙ）とサステイン電極（Ｚ）に交互に供給される。
アドレス放電によって選択された放電セルは、放電セル内の壁電圧（壁電荷による電圧）によって、サステインパルスの電圧が加えられるたびにスキャン電極（Ｙ）とサステイン電極（Ｚ）の間にサステイン放電即ち、表示放電が起きる。
【００２０】
サステインパルスはサステイン放電が安定化するようにそのパルス幅が２〜３μｓ程度である。サステイン放電はサステインパルスが印加された時点の後、略０．５〜１μｓ内で放電するが、サステインパルスは次の放電を起こさせることができる程度の壁電荷を新たに形成しなければならないために、サステイン放電が起こった降に、略２〜３μｓ程度そのサステイン電圧を維持しなければならないからである。
【００２１】
サステイン放電が完了した後にはパルス幅が狭く、低電圧のランプ波形（図示せず）の消去パルスがサステイン電極に供給され、画面全体のセル内に残留する壁電荷を消去させる。
その消去パルスがサステイン電極に供給されると、サステイン電極とスキャン電極との間の電位差が漸進的に大きくなりサステイン電極とスキャン電極との間に弱放電が連続的に起こる。この時発生した弱放電によってサステイン放電が起きていたセル内に存在する壁電荷が消去される。
【００２２】
従来技術によるＰＤＰは上記のように動作して画像を表示するが、高温状態にあると、低い第２直流電圧（Ｚｄｃ２）とデータパルスの電圧によって図４に示すように、過剰な壁電荷がスキャン電極とサステイン電極の間に形成される。
それによってアドレス期間にスキャン電極とサステイン電極との間に誤放電が発生し正しい階調表示が不可能になるという問題があった。
【００２３】
【発明が解決しようとする課題】
本発明は、上記従来技術の問題点を解決するためのもので、特に高温状態でより安定した放電を起こさせることができるＰＤＰの駆動方法を提供することが目的である。
【００２４】
【課題を解決するための手段】
上記目的を達成するための本発明によるＰＤＰ駆動方法は、初期化期間にランプアップ波形のリセットパルス（ＲＰ）と、ランプダウン波形のリセットパルス（−ＲＰ）を順次に供給する第１段階と、アドレス期間に選択する放電セル内でアドレス放電を起こさせる第２段階と、アドレス放電によって選択された放電セル内に壁電荷を補強するための所定の電圧を電極に印加する第３段階と、アドレス放電によって選択された放電セル内でサステイン放電を起こさせる第４段階とを備えることを特徴とする。
【００２５】
望ましくは、前記第３段階は、アドレス期間に供給されたスキャンパルスに対して反対極性である正極性のスキャン電圧（Ｖｗ）をスキャン電極（Ｙ）に供給する。
【００２６】
望ましくは、前記第３段階は、アドレス期間に供給された直流電圧に比べて所定の電圧だけ高い直流電圧をサステイン電極（Ｚ）に供給する。
【００２７】
第３段階でサステイン電極（Ｚ）に供給される直流電圧は、ランプダウン波形のリセットパルス（ＲＰ）が供給されている間にサステイン電極（Ｚ）に供給された直流電圧と同じ電圧であることが望ましい。
【００２８】
前記第３段階は、アドレス期間に供給されたスキャンパルスに対して反対極性の正極性のスキャン電圧（Ｖｗ）をスキャン電極（Ｙ）に供給し、ランプダウン波形を有するリセットパルス（−ＲＰ）の供給期間にサステイン電極（Ｚ）に供給された直流電圧と同じ電圧を正極性のスキャン電圧と同期させてサステイン電極（Ｚ）に供給することが望ましい。
【００２９】
前記第３段階は、前記アドレス期間のスキャン電圧が−８０Ｖ程度に設定されることによって前記アドレス期間以降に３０Ｖ程度の正極性のスキャン電圧をスキャン電極（Ｙ）に供給することが望ましい。
【００３０】
前記第３段階は、ランプダウン波形を有するリセットパルス（−ＲＰ）の供給期間にサステイン電極（Ｚ）に供給された直流電圧の大きさを１８０Ｖ程度に設定し、アドレス期間に供給された直流電圧の大きさを１５０Ｖ程度に設定したとき、アドレス期間以降にその設定された両直流電圧１５０Ｖ〜１８０Ｖの間の値の電圧をサステイン電極（Ｚ）に供給することが望ましい。
【００３１】
前記第３段階は、ランプダウン波形を有するリセットパルス（−ＲＰ）の供給期間にサステイン電極（Ｚ）に供給された直流電圧を１８０Ｖに設定し、アドレス期間以降にその設定された電圧の大きさの直流電圧をサステイン電極（Ｚ）に供給することが望ましい。
【００３２】
【発明の実施の形態】
以下、添付の図面を参照して本発明を更に詳細に説明する。
【００３３】
図５は本発明のＰＤＰ駆動による駆動波形を示す波形図である。
図５を参照すると、本発明によるＰＤＰの各サブフィールドは画面全体を初期化させるためのリセット期間、セルを選択するためのアドレス期間、サステイン期間以前にセル内に壁電荷を補強するためのアドレス補強期間、選択されたセルの放電を維持させるためのサステイン期間に分けて駆動する。すなわち、本発明はアドレス補強期間を設けたことを特徴とする。
【００３４】
リセット期間は従来同様セットアップ期間とセットダウン期間とに分かれる。セットアップ期間にスキャン電極にランプアップ波形のリセットパルスが供給され、セットダウンン期間にランプダウン波形のリセットパルスが供給される。
【００３５】
上記のように、リセット期間にはセットアップ期間にランプアップ波形のリセットパルス（ＲＰ）がスキャン電極（Ｙ）に供給される。ランプアップ波形のリセットパルス（ＲＰ）により画面全体の放電セルでセットアップ放電が起こる。また、そのセットアップ放電によりアドレス電極（Ｘ）とサステイン電極（Ｚ）上には正極性の壁電荷が蓄積され、スキャン電極（Ｙ）上には負極性の壁電荷が蓄積される。
次にセットダウン期間にはランプダウン波形のリセットパルス（−ＲＰ）がスキャン電極（Ｙ）に供給される。ランプダウン波形のリセットパルス（−ＲＰ）はランプアップ波形のリセットパルス（ＲＰ）が供給された後にランプアップ波形のリセットパルス（ＲＰ）のピーク電圧より低い正極性の電圧から下降する波形である。
【００３６】
ランプダウン波形のリセットパルス（−ＲＰ）は放電セル内に僅かな消去放電（＝セットダウン放電）を起こさせることによって、各電極（Ｘ）、（Ｙ）、（Ｚ）に過剰に形成された壁電荷の一部を消去させる。また、そのセットダウン電圧によって安定してアドレス放電を起こさせる程度の壁電荷を放電セル内に均一に残すようにする。
【００３７】
この時、ランプダウン波形のリセットパルスは負極性のスキャン基準電圧（−Ｖｗ）まで下降せず、その基準電圧よりΔＶだけ高いレベルのリセットダウン電圧（Ｖｒｄ）まで下降する。
スキャン電極（Ｙ）にランプダウン波形のリセットパルス（−ＲＰ）が供給されている間にサステイン電圧（Ｚ）には正極性（＋）の第１直流電圧（Ｚｄｃ１）が供給される。即ち、そのランプダウン波形のリセットパルス（−ＲＰ）が供給される時点で正極性（＋）の第１直流電圧（Ｚｄｃ１）がサステイン電極（Ｚ）に供給され始める。第１直流電圧（Ｚｄｃ１）はランプダウン波形のリセットパルス（−ＲＰ）が負極性のリセットダウン電圧（Ｖｒｄ）に達するまで維持される。
【００３８】
正極性のスキャン基準電圧（Ｖｗ）は３０Ｖ程度であり、負極性のスキャン基準電圧（−Ｖｗ）は−８０Ｖ程度である。
セットダウン期間における、ランプダウン波形のリセットパルスの下降が終了する電圧であるリセットダウン電圧（Ｖｒｄ）は負極性のスキャン基準電圧より１５〜２０Ｖ（ΔＶ）程度高い−６５〜―６０Ｖ程度に設定される。
【００３９】
また、サステイン電極（Ｚ）に印加される第１直流電圧（Ｚｄｃ１）はサステイン電圧（Ｖｓ）と同一に約１８０Ｖ程度に設定される。
アドレス期間には第１直流電圧（Ｚｄｃ１）に次いで正極性の第２直流電圧（Ｚｄｃ２）がサステイン電極（Ｚ）に供給される。この第２直流電圧（Ｚｄｃ２）は前に供給された第１直流電圧（Ｚｄｃ１）より低い電圧で供給される。これはアドレス期間に印加される第２直流電圧（Ｚｄｃ２）はリセット期間に印加されたリセットダウン電圧によって余り高くしなくても良いからである。通常サステイン電極（Ｚ）に印加される第２直流電圧（Ｚｄｃ２）は約１５０Ｖ程度に設定される。
【００４０】
サステイン電極（Ｚ）に第２直流電圧（Ｚｄｃ２）が供給されている間に負極性のスキャンパルスがスキャン電極に順次供給され、その負極性のスキャンパルスと同期して正極性のデータパルスがアドレス電極に供給される。この負極性のスキャンパルス（ＳＰ）はセットダウン期間に供給されるリセットダウン電圧より低いスキャン基準電圧（−Ｖｗ）のレベルで供給される。
【００４１】
スキャンパルス（ＳＰ）とデータパルス（ＤＰ）との電圧差がリセット期間に生成された壁電荷による電圧に加えられて、データパルス（ＤＰ）が供給された放電セル内でアドレス放電が起こる。
そのアドレスによって選択された放電セル内にサステイン電圧が印加される時放電がおこりえる程度の壁電荷が形成される。
【００４２】
次のアドレス補強期間には、本実施形態においては、所定時間の間、スキャンパルスと逆極性である正極性のスキャン電圧がスキャン電極に供給され、かつ、セットダウン期間の第１直流電圧（Ｚｄｃ１）と同一（１８０Ｖ）の電圧の第３直流電圧（Ｚｄｃ３）がサステイン電極（Ｚ）に供給される。これはサステイン期間前に十分に安定した壁電荷を供給するためである。スキャンパルスの電圧が−８０Ｖの場合その正極性のスキャン電圧は約３０Ｖである。代わりに、第２直流電圧より所定の大きさだけ高い１５０Ｖ〜１８０Ｖの間の値の第３直流電圧（Ｚｄｃ３）を供給するようにしてもよい。
【００４３】
このように、スキャン電極（Ｙ）とサステイン（Ｚ）に所定の電圧を印加することによって、高温によって浮遊した電荷が両電極（Ｙ）、（Ｚ）の表面に壁電荷として導かれる。そしてアドレス放電の後に所定時間のその壁電荷形成状態が続けられる。これによって十分に、かつ安定した壁電荷が形成される。
【００４４】
前記のようにＰＤＰが高温状態で駆動すると、低い第２直流電圧（Ｚｄｃ２）及びデータパルスの電圧によって図４に示すような浮遊電荷が放電セル内に形成され、その浮遊電荷が電極の表面の壁電荷と結合して誤放電を起こす。アドレス補強期間に所定の電圧を印加することでその浮遊電荷を安定した壁電荷の一部とすることができる。
【００４５】
アドレス放電により選択された放電セルに対してサステイン放電が起こるように、サステイン期間にはサステインパルスがスキャン電極（Ｙ）とサステイン電極（Ｚ）に交互に供給される。
アドレス放電により選択された放電セルは、放電セル内の壁電圧（壁電圧による電圧）にサステインパルスによる電圧が加えられ、サステインパルスが印加される度にスキャン電極（Ｙ）とサステイン電極（Ｚ）との間にサステイン放電即ち、表示放電が起こる。
【００４６】
サステイン放電が完了された後にはパルス幅が狭く、電圧レベルが小さいランプ波形の消去パルスがサステイン電極に供給されて画面全体のセル内に残留する壁電荷を消去させる。
その消去パルスがサステイン電極（Ｚ）に供給されると、サステイン電極（Ｚ）とスキャン電極（Ｙ）との間の電位差が漸進的に大きくなりサステイン電極（Ｚ）とスキャン電極（Ｙ）との間に弱放電が連続的に起こる。この時に発生する弱放電によってサステイン放電が起こったセルに存在する壁電荷が消去される。
【００４７】
他の例としては、アドレス補強期間に、所定時間の間正極のスキャン電圧（Ｖｗ）をスキャン電極（Ｙ）にのみ供給するようにすることもできる。また、アドレス補強期間にセットダウン期間の第１直流電圧（Ｚｄｃ１）と同一の電圧か、又は第２直流電圧（Ｚｄｃ２）より所定の大きさだけ高いレベル（１５０〜１８０Ｖ）を有する第３直流電圧（Ｚｄｃ３）をサスティン電極（Ｚ）にのみ供給するようにしてもよい。
【００４８】
次の図６ａないし図６ｄは図５に示す駆動波形でアドレス期間及びアドレス補強期間の間の壁電荷の生成形態を順次に示す図である。
図６ａないし図６ｄを参照すると、本実施形態によるＰＤＰ駆動において、リセット期間以降アドレシングされる前又はアドレシングされないセルの壁電荷は図６ａに示すように形成される。
【００４９】
図６ａの状態において、スキャン電極（Ｙ）に印加されたスキャンパルス（ＳＰ）とアドレス電極（Ｘ）に印加されたデータパルス（ＤＰ）の電圧差がリセット期間に生成された壁電荷による電圧に加えられて、データパルス（ＤＰ）が供給された放電セル内でアドレス放電が発生する（図６ｂ）。
そのアドレス放電直後には図６ｃに示すように、スキャン電極（Ｙ）とサステイン電極（Ｚ）の表面に形成された壁電荷以外に浮遊電荷が放電セルの内に形成されることがある。その形成された浮遊電荷が電極の表面の壁電荷と結合して放電時に不要な放電を起こす。
【００５０】
本実施形態ではアドレス期間以降アドレス補強期間に所定時間の間、正極性のスキャン電圧（Ｖｗ）がスキャン電極（Ｙ）に供給され、セットダウン期間の第１直流電圧と同一の電圧大きさの第３直流電圧（Ｚｄｃ３）がサステイン電極（Ｚ）に供給される。
その供給された正極性のスキャン電圧と第３直流電圧（Ｚｄｃ３）によって図６ｄに示すように、浮遊電荷が電極に誘導されてスキャン電極とサステイン電極（Ｚ）に十分な壁電荷が形成される。
【００５１】
これによって放電セル内に浮遊した壁電荷を除去させ、同時に各電極の表面上に更に壁電荷を形成させる。したがって、サステイン期間に安定したサステイン放電が円滑に行われる。
【００５２】
【発明の効果】
前記のように、本発明によるＰＤＰの駆動方法はアドレス期間とサステイン期間の間にアドレス補強期間を設け、そのアドレス補強期間の間に正極性のスキャン電圧（Ｖｗ）と第３直流電圧（Ｚｄｃ３）を印加する。
【００５３】
これによって放電セル内の浮遊電荷が壁電荷に誘導されてスキャン電極（Ｙ）とサステイン電極（Ｚ）の表面に十分な壁電荷が形成される。
結論的に高温における浮遊電荷による誤放電を防止することができる。
【００５４】
以上本発明の好適な一実施形態に対して説明したが、前記実施形態のものに限定されるわけではなく、本発明の技術思想に基づいて種々の変形も可能である。
【図面の簡単な説明】
【図１】通常の３電極交流面放電型のＰＤＰの電極配置構造を示す図である。
【図２】従来のＰＤＰにおいて２５６階調に表される１つのフレームの表示時間を示す図である。
【図３】図２のフレームでＰＤＰ駆動による駆動波形の一例を示す波形図である。
【図４】従来のＰＤＰが高温状態で駆動される時、アドレス期間における壁電荷生成形態を示す図である。
【図５】本発明のＰＤＰ駆動による駆動波形を示す波形図である。
【図６ａ】図５に示す駆動波形においてアドレス期間及びアドレス補強期間の間の壁電荷生成形態を順次に示す図である。
【図６ｂ】図５に示す駆動波形においてアドレス期間及びアドレス補強期間の間の壁電荷生成形態を順次に示す図である。
【図６ｃ】図５に示す駆動波形においてアドレス期間及びアドレス補強期間の間の壁電荷生成形態を順次に示す図である。
【図６ｄ】図５に示す駆動波形においてアドレス期間及びアドレス補強期間の間の壁電荷生成形態を順次に示す図である。
【図１】
0004146247.tif 000002
【図２】
0004146247.tif 000003
【図３】
0004146247.tif 000004
【図４】
0004146247.tif 000005
【図５】
0004146247.tif 000006
【図６ａ】
0004146247.tif 000007
【図６ｂ】
0004146247.tif 000008
【図６ｃ】
0004146247.tif 000009
【図６ｄ】
0004146247.tif 000010