(57)【特許請求の範囲】
【請求項１】
結晶化を促進する触媒元素が少なくとも一部に添加された非晶質ケイ素膜を用意する工程と、
前記非晶質ケイ素膜に対して第１の加熱処理を行うことにより、前記非晶質ケイ素膜の少なくとも一部を結晶化し、結晶質領域を含む半導体膜を得る工程と、
前記半導体膜をパターニングすることにより、それぞれが結晶質領域を備えた複数の島状半導体層を形成する工程と、
前記島状半導体層のうちチャネル領域、ソース領域およびドレイン領域となる領域以外の領域の一部に選択的に希ガス元素を添加し、ゲッタリング領域を形成する工程と、
第２の加熱処理を行うことにより、前記島状半導体層中の前記触媒元素の少なくとも一部を前記ゲッタリング領域に移動させる工程と、
を包含し、
前記触媒元素はニッケルであり、
前記ゲッタリング領域を、前記島状半導体層のうち薄膜トランジスタのソース領域またはドレイン領域となる領域と隣接し、チャネル領域となる領域とは隣接しないような位置に形成する半導体装置の製造方法。
【請求項２】
前記第２の加熱処理を行う前に、前記島状半導体層のうち前記ソース領域、前記ドレイン領域および前記ゲッタリング領域となる領域にｎ型不純物および／またはｐ型不純物をドープする工程を更に包含する請求項１に記載の製造方法。
【請求項３】
前記島状半導体層上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記島状半導体層のうち前記ゲート電極に覆われていない領域に対してｎ型不純物および／またはｐ型不純物をドープする工程と、
を包含する請求項１に記載の製造方法。
【請求項４】
前記非晶質ケイ素膜を用意する工程は、
開口部を有するマスクを前記非晶質ケイ素膜上に形成する工程と、
前記開口部を通して前記触媒元素を前記非晶質ケイ素膜の選択された領域に添加する工程と
を含む請求項１から３のいずれかに記載の製造方法。
【請求項５】
前記ゲッタリング領域は、電子または正孔が移動する領域以外の領域に形成される請求項１から４のいずれかに記載の製造方法。
【請求項６】
前記ゲッタリング領域は、前記島状半導体層と配線とを電気的に接続するためのコンタクト領域の中心よりも前記島状半導体層の外縁に近い位置に形成される請求項１から５のいずれかに記載の製造方法。
【請求項７】
前記ゲッタリング領域は、前記コンタクト領域と部分的にオーバラップしている請求項６に記載の製造方法。
【請求項８】
前記ゲッタリング領域における前記希ガス元素の濃度を１×１０19〜３×１０21ａｔｏｍｓ／ｃｍ3の範囲内に調節する請求項１から７のいずれかに記載の製造方法。
【請求項９】
前記希ガス元素は、Ａｒ、Ｋｒ、およびＸｅからなる群から選択された少なくとも１種の元素である請求項１から８のいずれかに記載の製造方法。
【請求項１０】
前記第１の加熱処理の後、前記半導体膜にレーザ光を照射する工程を更に包含する請求項１から９のいずれかに記載の製造方法。
【請求項１１】
前記第２の加熱処理により、前記島状半導体層にドープされた前記不純物の活性化を行う請求項２または３に記載の製造方法。
【請求項１２】
前記複数の島状半導体層はｎチャネル型薄膜トランジスタ用島状半導体層とｐチャネル型薄膜トランジスタ用島状半導体層とを含み、
前記ｎチャネル型薄膜トランジスタ用島状半導体層における前記島状半導体層の幅Ｗに対する前記ゲッタリング領域の面積Ｓの比Ｓ／Ｗが、前記ｐチャネル型薄膜トランジスタ用島状半導体層における前記島状半導体層の幅Ｗに対する前記ゲッタリング領域の面積Ｓの比Ｓ／Ｗと概略等しい請求項１から１１のいずれかに記載の製造方法。
【請求項１３】
前記複数の島状半導体層はｎチャネル型薄膜トランジスタ用島状半導体層とｐチャネル型薄膜トランジスタ用島状半導体層とを含み、
前記ｎチャネル型薄膜トランジスタ用島状半導体層における前記ソース領域またはドレイン領域となる領域と前記チャネル領域となる領域との接合部から前記ゲッタリング領域までの距離Ｌが、前記ｐチャネル型薄膜トランジスタ用島状半導体層における前記ソース領域またはドレイン領域となる領域と前記チャネル領域となる領域との接合部から前記ゲッタリング領域までの距離Ｌと概略等しい請求項１から１２のいずれかに記載の製造方法。
【請求項１４】
前記ゲート電極は、Ｗ、Ｔａ、Ｔｉ、およびＭｏからなる群から選択された少なくとも１種の材料から形成されている請求項３に記載の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、薄膜トランジスタ（Thin Film Transistor: ＴＦＴ）を備えた半導体装置およびその製造方法に関する。更に詳しく言えば、非晶質半導体膜を結晶化することによって作製した結晶性領域をチャネル形成領域等として有する薄膜トランジスタを備えた半導体装置およびその製造方法に関する。本発明は、特に、アクティブマトリクス型の液晶表示装置や有機ＥＬ表示装置、密着型イメージセンサー、三次元ＩＣなどに好適に利用される。
【０００２】
【従来の技術】
近年、大型で高解像度の液晶表示装置や有機ＥＬ表示装置、高速で高解像度の密着型イメージセンサー、三次元ＩＣなどへの実現に向けて、ガラス等の絶縁基板上や、絶縁膜上に高性能な半導体素子を形成する試みがなされている。特に、同一基板上に画素部と駆動回路が設けられた液晶表示装置はパーソナルコンピュータ（ＰＣ）向けのモニターとしてだけでなく、一般家庭の中に進出し始めている。例えば、ＣＲＴ（Cathode-ray Tube）の代わりにテレビジョンとして液晶ディスプレイが、また、娯楽として映画を観たりゲームをしたりするためのフロントプロジェクタが、一般家庭に導入されるようになり、液晶表示装置の市場規模はかなりの勢いで大きくなってきている。更に、ガラス基板上にメモリ回路やクロック発生回路等のロジック回路を内蔵したシステムオンパネルの開発もさかんに進められている。
【０００３】
高解像度な画像表示を行うために画素に書き込む情報量が増え、更にその情報は短時間で書き込まれなければ、高精細な表示のための膨大な情報量を有する画像を動画表示したりすることは不可能である。そこで、駆動回路に用いられるＴＦＴには、高速動作が求められている。高速動作を可能にするためには、高い電界効果移動度を得られる良質な結晶性を有する結晶質半導体膜を用いてＴＦＴを実現することが求められている。
【０００４】
ガラス基板上に良好な結晶質半導体膜を得る方法として、本発明者らは、非晶質半導体膜に結晶化を促進する作用を有する金属元素を添加した後、加熱処理を施すことにより、従来より低温・短時間の加熱処理で、結晶の配向性が揃った良好な半導体膜が得られる技術を開発している。
【０００５】
しかし、触媒元素を用いて得られた結晶質ケイ素膜をそのまま半導体層として用いて作製されたＴＦＴには、オフ電流が突発的に増加してしまうという問題がある。触媒元素が半導体膜中で不規則に偏析すること、特に結晶粒界においてこの偏析が顕著に確認され、この触媒元素の偏析が、電流の逃げ道（リークパス）となり、これが原因でオフ電流の突発的な増加を引き起こしているのではないかと考えられる。そこで、結晶質ケイ素膜の作製工程の後、触媒元素を半導体膜中から移動させて、半導体膜中の触媒元素濃度を低減させる必要がある。以後、この触媒元素を取り除く工程をゲッタリング工程と称する。
【０００６】
このゲッタリング工程に関しては、様々な方法が提案されている。特開平１０−２７０３６３号公報では、触媒元素によって結晶化されたケイ素に対して、その一部にリンなど５族Ｂ（リン等）の元素を選択的に導入し、加熱処理を行うことで、５族Ｂの元素が導入された領域に触媒元素を移動（ゲッタリング）させる技術が開示されている。この技術によれば、５族Ｂ元素が導入された領域以外の領域（すなわち触媒元素がゲッタリングによって低濃度化した領域）を使用して半導体装置の活性領域が形成されている。
【０００７】
また、特開平１１−４０４９９号公報は、５族Ｂ元素が選択的に導入された領域に対してレーザ光などの強光照射を行い、その後に加熱処理を行うことで、より触媒元素をゲッタリングする効果を高める技術が開示している。
【０００８】
更に、特開平１１−５４７６０号公報は、５族Ｂ元素に加えて３族Ｂ元素（ボロン等）も導入することにより、触媒元素に対するゲッタリング効果を高める技術を開示している。
【０００９】
【発明が解決しようとする課題】
従来のゲッタリング工程における第１の問題点は、ゲッタリングのための工程付加によってプロセスが複雑化し、製造コストが上昇することにある。この問題の解決策として、ＴＦＴ活性領域中から触媒元素を全て取り除くのではなく、ＴＦＴ活性領域のソース領域またはドレイン領域となる領域に触媒元素を移動させ、チャネル領域から触媒元素を取り除く方法が考えられた。
【００１０】
この方法では、触媒元素を集める領域（本明細書において「ゲッタリング領域」と称する。）として、ソース領域またはドレイン領域となる領域を用いる。このため、触媒元素を移動させる作用を有する周期表第５族Ｂに属する元素（代表的には、リン、ヒ素等：ｎ型を付与する不純物元素でもある）をソース・ドレイン領域に高濃度に添加し、加熱処理を施している。この加熱処理によって、触媒元素はソース・ドレイン領域に移動し、チャネル形成領域に含まれる触媒元素濃度が低減する。このとき、特開平１１−５４７６０号公報に教示されているように、周期表３族Ｂに属する不純物元素（代表的には、ボロン、アルミニウム等：ｐ型を付与する不純物元素でもある）をソース・ドレイン領域に高濃度に添加することで、より高いゲッタリング効果が期待できる。
【００１１】
しかし、ソース領域またはドレイン領域をゲッタリング領域として使用する場合、ｎチャネル型ＴＦＴにおいては、ｎ型を付与する５族Ｂに属する元素（リン等）が単独でゲッタリング元素として作用するが、ｐチャネル型ＴＦＴにおいては、ｐ型を付与する３族Ｂに属する元素（ボロン等）のみではゲッタリング元素として作用しない。このため、ｐチャネル型ＴＦＴのソース領域またはドレイン領域にもゲッタリング元素としてｎ型を付与する５族Ｂに属する元素（リン等）を添加する必要がある。すなわち、ｐチャネル型ＴＦＴにおいては、触媒元素に対するゲッタリング処理のために高濃度にｎ型を付与する不純物元素が添加された領域をｐ型に反転させる（カウンタードープという）必要があった。そして、ｐチャネル型ＴＦＴの半導体層において、ｎ型をｐ型に反転させるためには、ｎ型不純物元素の１．５〜３倍のｐ型不純物元素を添加しなければならない。したがって、ゲッタリング効果を上げるためにｎ型を付与する５族Ｂに属する元素（リン等）の添加量を上げると、ｐ型を付与する３族Ｂに属する元素（ボロン等）の添加量も非常識なレベルに上げる必要があり、ドーピング装置の処理能力を大きく圧迫し、到底量産可能なプロセスではなかった。
【００１２】
更には、ゲッタリング効果としては、ｎ型を付与する５族Ｂに属する元素（リン等）に加えてｐ型を付与する３族Ｂに属する元素（ボロン等）も添加した方が高まるため、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとではゲッタリング能力が均一でないという問題もあった。ゲッタリング能力に差があると、半導体膜中に含まれている触媒元素がゲッタリング領域に移動する効率がｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとで異なるため、素子特性にバラツキが生じてしまう原因の１つとなってしまっていた。
【００１３】
また、ｎ型を付与する５族Ｂに属する元素（リン等）のみによってゲッタリングを行うｎチャネル型ＴＦＴではゲッタリング効果が十分ではなく、ＴＦＴチャネル領域における触媒元素の残留量はまだ十分には低減できていない。本発明者らが、実際に特開平１０−２７０３６３号公報や特開平１１−４０４９９号公報に記載されている方法を用いて実験を行い、ＴＦＴ素子を試作したところ、それぞれ若干の効果の違いは見られるが、数％程度の確率でＴＦＴオフ時のリーク電流が非常に大きい不良ＴＦＴが出現した。そして、その不良ＴＦＴにおける原因を解析すると、チャネル領域とドレイン領域との接合部に、触媒元素によるシリサイドが存在していることが確認された。よって、前記公報の技術では、十分に触媒元素をゲッタリングできておらず、高性能なＴＦＴ素子は一部確率的に作製できても、不良率が高く、また信頼性も悪く、量産できるような技術ではなかった。
【００１４】
これに対して、特開平１１−５４７６０号公報に記載されている技術のように、ｎチャネル型ＴＦＴにも、５族Ｂに属する不純物元素および族Ｂに属する不純物元素の両方を添加することで、よりゲッタリング効果を高めることはできる。しかし、この場合、ｎチャネル型ＴＦＴにおいては、ｎ型不純物元素をｐ型不純物元素より高い濃度で添加しなければならない。一方、ｐチャネル型ＴＦＴにおいては、逆にｐ型不純物元素をｎ型不純物元素より高い濃度で添加しなければならない。したがって、製造工程が非常に複雑化する。加えて、導電型の異なる半導体層におけるゲッタリング領域で添加される不純物の濃度が異なるため、ゲッタリング効率がｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとで異なるという問題は解決することができない。
【００１５】
更に、ＴＦＴオフ動作時にリーク電流が増大するという現象は、チャネル領域とドレイン領域との接合部に存在する触媒元素の偏析によって主に生じることが判明している。したがって、ソース領域およびドレイン領域をゲッタリング領域として利用すると、チャネル領域とソース・ドレイン領域の接合部は、ゲッタリング領域と非ゲッタリング領域との境界でもあるため、触媒元素によるＴＦＴオフ動作時のリーク電流増大を抑えることは難しい。
【００１６】
本発明は上記の問題を鑑みてなされたものであり、本発明の主たる目的は、良質な結晶性半導体領域を用いて薄膜トランジスタを作製し、良好な特性を有する半導体装置を提供することにある。
【００１７】
【課題を解決するための手段】
本発明の半導体装置は、チャネル形成領域、ソース領域、およびドレイン領域を含む結晶質領域を備えた半導体層と、前記チャネル形成領域の導電性を制御するゲート電極と、前記ゲート電極と前記半導体層との間に設けられたゲート絶縁膜とを有する薄膜トランジスタを備えた半導体装置であって、前記半導体層は、希ガス元素がドープされたゲッタリング領域を含んでいる。
【００１８】
好ましい実施形態において、前記ゲッタリング領域における希ガス元素の濃度は、前記チャネル形成領域、前記ソース領域、および前記ドレイン領域における希ガス元素の濃度よりも高い。
【００１９】
好ましい実施形態において、前記ゲッタリング領域は、前記半導体層内において、前記結晶性領域の外側に形成されている。
【００２０】
好ましい実施形態において、前記ゲッタリング領域は、前記チャネル形成領域と隣接していない。
【００２１】
好ましい実施形態において、前記ゲッタリング領域は、各薄膜トランジスタを電気的に接続する配線が前記半導体層と接触する部分より外側に位置している。
【００２２】
好ましい実施形態において、前記ゲッタリング領域は、前記半導体層の外縁部に形成されており、各薄膜トランジスタを電気的に接続する配線が前記半導体層と接触する部分は、前記ゲッタリング領域の一部を含んだ領域および前記結晶性領域を含む領域である。
【００２３】
好ましい実施形態において、前記ゲッタリング領域は、前記半導体層の外縁部に形成されており、各薄膜トランジスタを電気的に接続する配線が前記半導体層と接触する部分は、前記結晶性領域内である。
【００２４】
好ましい実施形態において、前記半導体層の１つに対して複数の薄膜トランジスタが割り当てられており、前記複数の薄膜トランジスタによって前記ソース領域またはドレイン領域が共有され、前記ゲッタリング領域は、前記複数の薄膜トランジスタによって共有された前記ソース領域またはドレイン領域に隣接する位置に形成されている。
【００２５】
好ましい実施形態において、前記ゲッタリング領域は、前記半導体層の外縁部および前記ソース領域または前記ドレイン領域に挟まれた領域に形成されており、各薄膜トランジスタを電気的に接続する配線が前記半導体層と接触する部分は、は、前記ゲッタリング領域の一部を含んだ領域および前記結晶性領域を含む領域である。
【００２６】
好ましい実施形態において、前記ゲッタリング領域は、前記半導体層の外縁部および前記ソース領域または前記ドレイン領域に挟まれた領域に形成されており、各薄膜トランジスタを電気的に接続する配線が前記半導体層と接触する部分は、前記結晶性領域内である。
【００２７】
好ましい実施形態において、チャネル形成領域、ソース領域、およびドレイン領域を含む結晶質領域を備えた半導体層と、前記チャネル形成領域の導電性を制御するゲート電極と、前記ゲート電極と前記半導体層との間に設けられたゲート絶縁膜とを有するｎチャネル型薄膜トランジスタ、および、チャネル形成領域、ソース領域、およびドレイン領域を含む結晶質領域を備えた半導体層と、前記チャネル形成領域の導電性を制御するゲート電極と、前記ゲート電極と前記半導体層との間に設けられたゲート絶縁膜とを有するｐチャネル型薄膜トランジスタを備えた半導体装置であって、前記各半導体層は、希ガス元素がドープされたゲッタリング領域を含んでいる。
【００２８】
好ましい実施形態において、前記ゲッタリング領域における希ガス元素の濃度は、前記チャネル形成領域、前記ソース領域、および前記ドレイン領域における希ガス元素の濃度よりも高い。
【００２９】
好ましい実施形態において、前記ゲッタリング領域は、前記各半導体層内において、前記結晶性領域の外側に形成されている。
【００３０】
好ましい実施形態において、前記ｎチャネル型ＴＦＴにおける前記活性領域の幅Ｗに対する前記ゲッタリング領域の面積Ｓの比Ｓ／Ｗが、前記ｐチャネル型ＴＦＴにおける前記活性領域の幅Ｗに対する前記ゲッタリング領域の面積Ｓの比Ｓ／Ｗと概略等しい。
【００３１】
好ましい実施形態において、前記ｎチャネル型ＴＦＴにおける前記ソース領域またはドレイン領域とチャネル部との接合部から前記ゲッタリング領域までの距離Ｌが、前記ｐチャネル型ＴＦＴにおける前記ソース領域またはドレイン領域とチャネル部との接合部から前記ゲッタリング領域までの距離Ｌと概略等しい。
【００３２】
好ましい実施形態において、前記半導体層は、結晶質ケイ素から形成されている。
【００３３】
好ましい実施形態において、前記ゲッタリング領域には、Ａｒ、Ｋｒ、およびＸｅからなる群から選択された少なくとも１種類の希ガス元素がドープされている。
【００３４】
好ましい実施形態において、前記ゲッタリング領域には、１×１０19〜３×１０21ａｔｏｍｓ／ｃｍ3の濃度の希ガス元素がドープされている。
【００３５】
好ましい実施形態において、前記チャネル形成領域の希ガス元素濃度は、１×１０19ａｔｏｍｓ／ｃｍ3以下である。
【００３６】
好ましい実施形態において、前記ゲッタリング領域には、非晶質ケイ素膜の結晶化を促進する触媒元素として、Ｎｉ、Ｃｏ、Ｓｎ、Ｐｂ、Ｐｄ、Ｆｅ、およびＣｕからなる群から選択された少なくとも１種の元素が存在している。
【００３７】
好ましい実施形態において、前記ゲッタリング領域には、非晶質ケイ素膜の結晶化を促進する触媒元素が１×１０19ａｔｏｍｓ／ｃｍ3以上の濃度で存在している。
【００３８】
好ましい実施形態において、前記ゲート電極は、Ｗ、Ｔａ、Ｔｉ、およびＭｏからなる群から選択された少なくとも１種の材料から形成されている。
【００３９】
本発明による半導体装置の製造方法は、結晶化を促進する触媒元素が少なくとも一部に添加された非晶質半導体膜を用意する工程と、前記非晶質半導体膜に対して第１の加熱処理を行うことにより、前記非晶質半導体膜の少なくとも一部を結晶化し、結晶質領域を含む半導体膜を得る工程と、前記半導体膜をパターニングすることにより、それぞれが結晶質領域を備えた複数の島状半導体層を形成する工程と、前記島状半導体層の一部に選択的に希ガス元素を添加し、ゲッタリング領域を形成する工程と、第２の加熱処理を行うことにより、前記島状半導体層中の前期触媒元素の少なくとも一部を前記ゲッタリング領域に移動させる工程とを包含する。
【００４０】
好ましい実施形態において、前記第２の加熱処理を行う前に、前記島状半導体層の選択された部分にｎ型不純物および／またはｐ型不純物をドープする工程を更に包含する。
【００４１】
好ましい実施形態において、前記島状半導体層上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、前記島状半導体層のうち前記ゲート電極に覆われていない領域に対してｎ型不純物および／またはｐ型不純物をドープする工程とを包含する。
【００４２】
好ましい実施形態において、前記非晶質半導体膜を用意する工程は、開口部を有するマスクを前記非晶質半導体膜上に形成する工程と、前記開口部を通して前記触媒元素を前記非晶質半導体膜の選択された領域に添加する工程とを含んである。
【００４３】
好ましい実施形態において、前記ゲッタリング領域は、薄膜トランジスタのソース領域またはドレイン領域と隣接し、チャネル領域とは隣接しないように位置に形成する。
【００４４】
好ましい実施形態において、前記ゲッタリング領域は、電子または正孔が移動する領域以外の領域に形成する。
【００４５】
好ましい実施形態において、前記ゲッタリング領域は、前記島状半導体層と配線とを電気的に接続するためのコンタクト領域の中心よりも前記島状半導体層の外縁に近い位置に形成される。
【００４６】
好ましい実施形態において、前記ゲッタリング領域は、前記コンタクト領域と部分的にオーバラップしている。
【００４７】
好ましい実施形態において、前記ゲッタリング領域における前記希ガス元素の濃度を１×１０19〜３×１０21ａｔｏｍｓ／ｃｍ3の範囲内に調節する。
【００４８】
好ましい実施形態において、前記希ガス元素は、Ａｒ、Ｋｒ、およびＸｅからなる群から選択された少なくとも１種の元素である。
【００４９】
好ましい実施形態において、前記第１の加熱処理の後、前記半導体膜にレーザ光を照射する工程を更に包含する。
【００５０】
好ましい実施形態において、前記第２の加熱処理により、前記島状半導体層にドープされた前記不純物の活性化を行う。
【００５１】
好ましい実施形態において、前記触媒元素は、Ｎｉ、Ｃｏ、Ｓｎ、Ｐｂ、Ｐｄ、Ｆｅ、およびＣｕからなる群から選択された少なくとも１種の元素である。
【００５２】
本発明の電子機器は、上記いずれかの半導体装置を備えていることを特徴とする。
【００５３】
好ましい実施形態においては、前記半導体装置を用いて表示動作が実行される表示部を備えている。
【００５４】
【発明の実施の形態】
本発明者らは、前記５族Ｂ元素に変わる新たなゲッタリング元素として、希ガス元素を見出した。希ガス元素は、触媒元素に対してゲッタリング効率が５族Ｂ元素よりも高く、半導体膜中でも不活性である。しかしながら、ｎ型やｐ型の低抵抗な半導体膜中に添加すると、その抵抗値を大きく悪化させることがわかった。すなわち、ＴＦＴ活性領域のソース領域およびドレイン領域をゲッタリング領域としてチャネル領域の触媒元素をゲッタリングする場合、ソース領域およびドレイン領域に希ガス元素を添加すると、抵抗増大の問題が発生する。また、このようなソース領域およびドレイン領域をそのままゲッタリング領域として利用すると、チャネル領域とソース・ドレイン領域の接合部はゲッタリング領域と非ゲッタリング領域との境界でもあり、チャネル領域とドレイン領域との接合部に存在する触媒元素の偏析を取り除くことができない。
【００５５】
本発明では、ＴＦＴの活性領域として機能する半導体層中に、ソース領域およびドレイン領域とは別に、ゲッタリング領域を有しており、そのゲッタリング領域は、ＴＦＴのキャリア（電子または正孔）の移動を妨げないように、キャリアが移動する領域以外の領域に形成されている。
【００５６】
ゲッタリング領域が希ガス元素を含有することにより、高いゲッタリング効率を実現できる。ゲッタリング効率を確保するためには、ゲッタリング領域における希ガス元素の濃度が、チャネル領域およびソース・ドレイン領域における希ガス元素の濃度よりも高くなるようにする必要がある。
【００５７】
ソース・ドレイン領域とゲッタリング領域とを別の位置に設けたことにより、ソース・ドレイン領域にドープすべきｎ型不純物やｐ型不純物の添加量を最適に設定することができる。その結果、プロセスマージンが拡がると共に、ドーピング装置のスループットを大きく向上することができる。また、ソース・ドレイン領域の抵抗を低くし、ＴＦＴのオン特性を向上することができる。
【００５８】
ソース・ドレイン領域の外側にゲッタリング領域を設けることにより、ソース・ドレイン領域における触媒元素濃度も充分に低下するため、チャネル領域とソース・ドレイン領域との接合部に残存する触媒元素がリークパスを作る可能性もほとんどなくなる。その結果、希ガス元素による高いゲッタリング効率と合わせて、ＴＦＴ特性上問題となっているオフ動作時のリーク電流の増大を略完全に抑えることができ、更には高い信頼性も同時に確保することができる。
【００５９】
このように本発明によれば、触媒元素の偏析によるリーク電流の発生を抑制することができ、特に画素部のスイッチング素子として用いる場合に良好な特性を有するＴＦＴを実現することができる。
【００６０】
触媒元素を用いて結晶化を行った半導体膜は良好な結晶性を示すため、本発明による半導体装置のＴＦＴは、高い電界効果移動度を必要とする駆動回路の素子として用いる場合にも良好な特性を発揮することができる。
【００６１】
従来技術によって作製したＴＦＴでは、３％程度の確率で見られたＴＦＴオフ時のリーク電流の異常な増大現象が、本発明による半導体装置によれば全く見られなかった。
【００６２】
本発明の半導体装置を用い作製した液晶表示装置では、従来法で頻発していた線状の表示むら（ドライバー部のサンプリングＴＦＴ起因）や、オフ時のリーク電流による画素欠陥も全く無く、表示品位を大きく向上する。しかも、良品率を高め、簡便な製造工程で実現できる。
【００６３】
ゲッタリング領域をチャネル形成領域とは隣接しないように形成することにより、前述のように、チャネル領域とソース・ドレイン領域との接合部からのゲッタリングも充分に達成することができる。そのため、接合部における触媒元素の偏析残留に起因して生じやすいＴＦＴオフ動作時のリーク電流の増大を略完全に抑えることができる。
【００６４】
各ＴＦＴを電気的に接続する配線が接続される領域（コンタクト領域）よりも半導体層の外縁部に近い位置にゲッタリング領域を形成すると、ＴＦＴのキャリア（電子または正孔）のパスを妨げない効率的な配置が実現でき、極力大きな面積のゲッタリング領域が実現可能である。
【００６５】
半導体層の外縁部にゲッタリング領域を形成し、上記コンタクト領域とゲッタリング領域とを部分的にオーバラップさせたとしても、ゲッタリング領域に邪魔されないキャリアパスを確保することができるため、ゲッタリング領域の比較的高い抵抗がＴＦＴのオン電流を大きく低下させることない。
【００６６】
ゲッタリング領域を避けてコンタクト領域を配置すれば、最も安定してＴＦＴのキャリアパスを確保することができ、高いオン電流を得ることができる。
【００６７】
複数のＴＦＴを同一基板上に配置し、クロックドインバーターやラッチ回路などの各種回路を形成する場合、レイアウト面積の効率的利用のためには、１つの半導体層（活性領域）を用いて複数のＴＦＴを形成することが好ましい。その場合、隣接するＴＦＴによって共有される部分にゲッタリング領域を設けることができる。この場合においても、ゲッタリング領域は、ＴＦＴのキャリアが移動する領域以外に形成されることが好ましい。例えば、半導体層の外縁部、およびソース・レイン領域に挟まれた領域にゲッタリング領域を配置することができる。
【００６８】
このような場合、コンタクト領域は、ゲッタリング領域以外の領域に配置されることが好ましいが、ＴＦＴのキャリアパスを確保できれば、コンタクト領域とゲッタリング領域とが部分的にオーバラップしてもよい。
【００６９】
同一基板上ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴを形成する場合にも本発明を適用できる。ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとが同濃度の希ガス元素をゲッタリング元素として含有すれば、ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴは略同等のゲッタリング能力をもつことになり、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴにおいてゲッタリング効率を揃えることができる。
【００７０】
その結果、ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴの各々において残留する触媒元素の濃度が略同等となり、触媒元素の残留濃度に起因する素子特性のバラツキを低減することができる。更に、チャネル形成領域や、チャネル形成領域とソース・ドレイン領域との接合部において触媒元素の濃度を充分に低減することができる。
【００７１】
対をなすｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴにおいては、活性領域の幅Ｗに対するゲッタリング領域の面積Ｓの比Ｓ／Ｗを、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとで概等しく設定することが好ましい。また、ソース・ドレイン領域とチャネル部との間に形成される接合部からゲッタリング領域までの距離Ｌを、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとで概同一することが好ましい。
【００７２】
ＴＦＴのチャネル領域に存在する触媒元素に対するゲッタリング効果は、ゲッタリング領域のゲッタリング効率が最も支配的である。しかし、その他の要因として、ＴＦＴチャネル領域の幅に対するゲッタリング領域の面積の比率や、ＴＦＴチャネル領域からゲッタリング領域までの距離Ｌもゲッタリング効果に重要な影響を与えるパラメータである。
【００７３】
ゲッタリング領域の面積Ｓが大きくなるほど、ゲッタリング能力は増し、Ｓ／Ｗによってチャネル領域のゲッタリング効率が決定される。触媒元素をゲッタリング移動させるのに必要なゲッタリング距離（＝「距離Ｌ」）は、チャネル領域に対するゲッタリング効率に大きく影響する。
【００７４】
本発明では、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとでＳ／ＷおよびＬを概略同一となるように設計し、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴにおいてゲッタリング効率をより完全に揃えることにより、ｎチャネル型ＴＦＴｐチャネル型ＴＦＴ共に残留する触媒元素濃度が略同等となるため、触媒元素の残留濃度に起因する素子特性のバラツキを低減することができる。
【００７５】
本発明では、ＴＦＴの活性領域（半導体層）は、好ましくは、結晶性を有する結晶質ケイ素膜から形成される。結晶質ケイ素膜を活性領域とすることで、安定したＴＦＴ特性が得られ、ＴＦＴにおけるオン特性とオフ特性とのバランスに優れる。製造工程も容易で、非常に扱いやすい材料でもある。結晶質ケイ素膜以外に本発明に適用可能な材質は、微結晶ケイ素膜や結晶質ゲルマニウム膜などがある。
【００７６】
次に、本発明の製造方法に関して述べる。
【００７７】
本発明では、結晶化を促進する触媒元素が少なくとも一部に添加された非晶質半導体膜を用意する工程と、非晶質半導体膜に対して第１の加熱処理を行うことにより、非晶質半導体膜の少なくとも一部を結晶化し、結晶質領域を含む半導体膜を得る工程と、半導体膜をパターニングすることにより、それぞれが結晶質領域を備えた複数の島状半導体層を形成する工程と、島状半導体層の一部に選択的に希ガス元素を添加し、ゲッタリング領域を形成する工程と、第２の加熱処理を行うことにより、島状半導体層中の前期触媒元素の少なくとも一部を前記ゲッタリング領域に移動させる工程とを行う。
【００７８】
第２の加熱処理を行う前に、島状半導体層の選択された部分に対して、ソース・ドレイン領域形成などのために、ｎ型を付与する不純物元素（ｎ型不純物元素）および／またはｐ型を付与する不純物元素（ｐ型不純物元素）をドープする工程を行ってもよい。
【００７９】
触媒元素を非晶質半導体膜に導入する際、まず開口部を有するマスクを非晶質半導体膜上に形成し、このマスク開口部を通して、非晶質半導体膜の選択された領域に触媒元素を添加してもよい。その後の第１の加熱処理により、触媒元素が選択的に添加された領域から、その周辺部へと横方向に結晶成長させ、結晶質半導体膜を形成することができる。これにより、結晶成長方向が略一方向にそろった良好な結晶質半導体膜を得ることができ、ＴＦＴの電流駆動能力をより高めることが可能である。
【００８０】
ゲッタリング領域は、ソース領域またはドレイン領域と隣接しており、ＴＦＴの活性領域におけるチャネル領域とは隣接しないように形成することが好ましい。また、ゲッタリング領域は、電子または正孔が移動する領域以外に形成することが好ましい。
【００８１】
ゲッタリング領域に、Ａｒ、Ｋｒ、Ｘｅから選ばれた１種または複数種類の希ガス元素が含まれていると、そこで大きな格子間歪みが生じ、そこをゲッタリングサイトとして触媒元素のゲッタリング作用が強力に働く。特開平１０−２７０３６３号公報や特開平１１−４０４９９号公報で利用されている５族Ｂ元素（リン等）は、半導体膜中での触媒元素の固溶度を上げることで、ゲッタリング領域として作用させるが、本発明における希ガス元素は、これとは全く異なる作用で、より強力なゲッタリング作用をもつ。Ａｒ、Ｋｒ、Ｘｅから選ばれた１種または複数種類の希ガス元素であれば、本発明に十分なゲッタリング効果が得られるが、特にこれらの希ガス元素の中で最も効果が高いのはＡｒであり、Ａｒを用いた時に最も大きな効果を得ることができる。
【００８２】
活性領域のゲッタリング領域に添加される希ガス元素の濃度は、１×１０19〜３×１０21ａｔｏｍｓ／ｃｍ3とすることが好ましい。希ガス元素のゲッタリング領域中での濃度をこのような範囲内とすることにより、本発明のゲッタリング効果が好適に得られる。一方、希ガス元素のゲッタリング領域中での濃度が１×１０19ａｔｏｍｓ／ｃｍ3より少なければ、触媒元素に対するゲッタリング作用が見られなくなる。また、この濃度が３×１０21ａｔｏｍｓ／ｃｍ3より大きい場合は、ゲッタリング効果は飽和状態となると共に、ゲッタリング領域の膜質がポーラスになり、その領域での半導体層の剥がれなどの問題が生じる。
【００８３】
ゲッタリング領域に添加された希ガス元素は、半導体装置の作製後までその領域に滞まり、他の領域に移動することはない。
【００８４】
チャネル形成領域の希ガス元素濃度は、１×１０19ａｔｏｍｓ／ｃｍ3以下であることが好ましい。チャネル領域に、強制的に希ガス元素を添加する必要はないが、もとの半導体膜成膜の際に微量の希ガス元素が含まれる可能性もある。本発明による効果を得るためには、ゲッタリング領域に比べ非ゲッタリング領域の希ガス元素濃度が低い状態であることが好ましい。チャネル領域の濃度は、１×１０19ａｔｏｍｓ／ｃｍ3以下であることが好ましい。
【００８５】
触媒元素として、Ｎｉ、Ｃｏ、Ｓｎ、Ｐｂ、Ｐｄ、Ｆｅ、Ｃｕから選ばれた１種または複数種の元素を用いることができる。これらの元素であれば、微量で結晶化助長の効果がある。特にＮｉを用いた場合に最も顕著な効果を得ることができる。この理由については、次のようなモデルが考えられる。触媒元素は単独では作用せず、ケイ素膜と結合しシリサイド化することで結晶成長に作用する。そのときの結晶構造が、非晶質ケイ素膜結晶化時に１種の鋳型のように作用し、非晶質ケイ素膜の結晶化を促すといったモデルである。Ｎｉは２つのＳｉとＮｉＳｉ2のシリサイドを形成する。ＮｉＳｉ2は螢石型の結晶構造を示し、その結晶構造は、単結晶ケイ素のダイヤモンド構造と非常に類似したものである。しかも、ＮｉＳｉ2はその格子定数が５．４０６Åであり、結晶シリコンのダイヤモンド構造での格子定数５．４３０Åに非常に近い値をもつ。よって、ＮｉＳｉ2は、非晶質ケイ素膜を結晶化させるための鋳型としては最高のものであり、本発明における触媒元素としては、特にＮｉを用いるのが最も望ましい。
【００８６】
このような触媒元素を用いて本発明の半導体装置を作製した場合、最終的な半導体装置内のゲッタリング領域には、非晶質ケイ素膜の結晶化を促進する触媒元素として添加した上記の触媒元素が存在することになる。触媒元素の濃度は、ゲッタリング領域において、１×１０19ａｔｏｍｓ／ｃｍ3以上であるが、チャネル領域中の触媒元素濃度は、１×１０15〜１×１０17ａｔｏｍｓ／ｃｍ3程度の範囲内にまで低減される。このように、ゲッタリング領域の触媒元素濃度は、チャネル領域における触媒元素濃度に比べて２〜４桁も上昇している。
【００８７】
上記の触媒元素を用いた結晶化を行った後、そのようにして得られた結晶質半導体膜に対して、更にレーザ光を照射することが好ましい。レーザ光の照射により、結晶質部分と非晶質と部分の融点の相違から結晶粒界部や微小な残留非晶質領域（未結晶化領域）が集中的に処理される。
【００８８】
触媒元素を導入し、結晶化した結晶質ケイ素膜は、柱状結晶で形成されており、その内部は単結晶状態であるため、レーザ光の照射により結晶粒界部が処理されると、基板全面にわたって単結晶状態に近い良質の結晶質ケイ素膜が得られ、結晶性が大きく改善される。この結果、ＴＦＴのオン特性は大きく向上し、電流駆動能力が向上した半導体装置を実現できる。
【００８９】
ゲッタリングのために行う加熱熱処理を利用して、活性領域に添加されたｎ型不純物元素またはｐ型不純物元素の活性化も同時に行うことが好ましい。この加熱処理により、ゲッタリングと活性化とを同時に行えば、工程数が短縮される結果、製造プロセスが簡略化でき、製造コストが削減できる。
【００９０】
ゲッタリングのための加熱処理をゲート電極形成後に行う場合、ＴＦＴのゲート電極は、Ｗ、Ｔａ、Ｔｉ、Ｍｏから選ばれた材料、またはこれらの材料の組み合わせから形成することが好ましい。ゲッタリングのため加熱処理には、５００℃以上の温度が必要であるため、耐熱性の観点から高融点金属であることが望ましい。
【００９１】
なお、触媒元素がゲッタリング領域に移動する効率は、例えば、次のような方法で観察することができる。
【００９２】
ゲッタリング領域に添加された元素の影響により、触媒元素（ニッケル）がゲッタリング領域に移動するとき、触媒元素は、チャネル形成領域からゲッタリング領域に移動する過程でＳｉと結合してＮｉＳｉx（ニッケルシリサイド）になると考えられている。このニッケルシリサイドは、酸化シリコン膜をフッ化水素アンモニウム（ＮＨ4ＨＦ2）を７．１３％とフッ化アンモニウム（ＮＨ4Ｆ）を１５．４％含む混合溶液（ステラケミファ社製、商品名ＬＡＬ５００）によって除去し、体積比がＨＦ（濃度５０％）：Ｈ2Ｏ2（濃度３３％）：Ｈ2Ｏ＝４５：７２：４５００で混合された薬液（ＦＰＭ液）に４０分間基板を浸しておくことにより、ＮｉＳｉxを選択的に除去することができる。
【００９３】
ＮｉＳｉxが除去された後が孔となり、ＮｉＳｉxが除去された後の孔を光学顕微鏡の透過モードで黒点として観察する。そして、観察された黒点の数が多ければ、触媒元素（ニッケル）をゲッタリング領域にたくさん移動させることができた、すなわち、ゲッタリング効率がよいという評価をすることができる。
【００９４】
（実施形態）
図１を参照しながら、本発明の実施形態を説明する。
【００９５】
本実施形態では、ｎチャネル型ＴＦＴをガラス基板上に作製する。図１（Ａ）から（Ｇ）は、ｎチャネル型ＴＦＴの作製工程を示す断面図であり、（Ａ）から（Ｇ）の順序にしたがって工程が進行する。図１では、単一のＴＦＴを示しているが、実際には同一基板上に多数のＴＦＴが同時に形成される。
【００９６】
まず、図１（Ａ）を参照する。
【００９７】
ガラス基板１１上に、膜厚５０〜３００ｎｍの酸化ケイ素または窒化ケイ素膜からなる下地絶縁膜１２を形成する。この下地絶縁膜は、ガラス基板からの不純物の拡散を防ぐために設けられる。この後、下地絶縁膜１２上に膜厚２０〜８０ｎｍの真性（Ｉ型）の非晶質ケイ素膜（ａ−Ｓｉ膜）１３を堆積する。
【００９８】
次に、結晶化のため、ａ−Ｓｉ膜１３に触媒元素を添加した後、加熱処理を行う。具体的には、まず、ａ−Ｓｉ膜１３に対して重量換算で例えば１０ｐｐｍの触媒元素（本実施例ではニッケル）を含む水溶液（酢酸ニッケル水溶液）をスピンコート法で塗布して、触媒元素含有層１４を形成する。ここで使用可能な触媒元素は、鉄（Ｆｅ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、スズ（Ｓｎ）、鉛（Ｐｂ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、銅（Ｃｕ）、および金（Ａｕ）からなる群から選択された一種または複数種の元素である。添加する触媒元素の量は極微量であり、ａ−Ｓｉ膜１３の表面における触媒元素濃度は、全反射蛍光Ｘ線分析（ＴＲＸＲＦ）法によって管理される。本実施形態では、ａ−Ｓｉ膜１３の表面における触媒元素濃度が７×１０12ａｔｏｍｓ／ｃｍ2程度に調節される。
【００９９】
なお、本実施形態ではスピンコート法でニッケルを添加する方法を用いたが、触媒元素から形成された薄膜（本実施例の場合はニッケル膜）を蒸着法やスパッタ法などによってａ−Ｓｉ膜１３上に堆積してもよい。
【０１００】
次に、上記の処理を施した基板に対して不活性雰囲気（例えば窒素雰囲気）中で加熱する。この加熱処理は、５５０〜６００℃で３０分〜４時間程度（例えば５８０℃にて１時間）行うことが好ましい。この加熱処理において、ａ−Ｓｉ膜１３の表面に添加されたニッケル１４がａ−Ｓｉ膜１３中に拡散すると共に、シリサイド化が起こり、生成されたシリサイドを核としてａ−Ｓｉ膜１３の結晶化が進行する。その結果、ａ−Ｓｉ膜１３は結晶化され、結晶質ケイ素膜１３ａとなる。なお、ここでは炉を用いた加熱処理により結晶化を行ったが、ランプ等を熱源として用いるＲＴＡ（Rapid Thermal Annealing）装置で結晶化を行ってもよい。
【０１０１】
次に、図１（Ｂ）に示すように、結晶質ケイ素膜１３ａにレーザ光１５を照射することにより、結晶質ケイ素膜１３ａの結晶性を向上させた結晶質ケイ素膜１４ｂを形成する。レーザ光としては、ＸｅＣｌエキシマレーザ（波長３０８ｎｍ、パルス幅４０ｎｓｅｃ）やＫｒＦエキシマレーザ（波長２４８ｎｍ）を用いることができる。レーザ光のビームサイズは、基板１１の表面において長尺形状となるように成型されており、長尺方向に対して垂直方向に順次走査を行うことで、基板全面の再結晶化を行うことが好ましい。このとき、ビームの一部が重なるようにして走査することにより、結晶質ケイ素膜１３ａの任意の一点において、複数回のレーザ照射が行われ、均一性の向上が図れる。このようにして、固相結晶化により得られた結晶性ケイ素膜１３ａは、レーザ照射による溶融固化過程により結晶欠陥が低減され、より高品質な結晶性ケイ素膜１３ｂとなる。
【０１０２】
その後、結晶質ケイ素膜１３ｂの不要な部分を除去して素子間分離を行う。この工程により、図１（Ｃ）に示すように、後にＴＦＴの活性領域（ソース・ドレイン領域、チャネル領域）となる島状の結晶質ケイ素膜１６が形成される。本明細書における個々の「活性領域」とは、ソース・ドレイン領域、チャネル形成領域、およびゲッタリング領域を含む個々の島状半導体層を指すものとする。本発明では、１つの活性領域を用いて１つ以上の薄膜トランジスタが形成される。
【０１０３】
次に、これらの島状の結晶質ケイ素膜１６を覆うゲート絶縁膜１７を形成する。ゲート絶縁膜１７としては、厚さ２０〜１５０ｎｍの酸化ケイ素膜が好ましく、本実施形態では１００ｎｍの酸化ケイ素膜を用いる。
【０１０４】
ゲート絶縁膜１７上に導電膜をスパッタ法またはＣＶＤ法などを用いて堆積した後、この導電膜をパターニングすることにより、ゲート電極１８を形成する。導電膜としては、高融点金属のＷ、Ｔａ、Ｔｉ、Ｍｏ、または、これらの合金材料のいずれかを用いればよい。導電膜の厚さは、３００〜６００ｎｍが望ましい。本実施形態では、膜厚４５０ｎｍの窒素が微量に添加されたＴａからゲート電極１８を形成する。
【０１０５】
次いで、図１（Ｄ）に示すように、ゲート電極１８を覆うように、ゲート絶縁膜１７上にレジストからなるマスク１９を形成する。このマスク１９は島状半導体の全てを覆わず、ＴＦＴの活性領域１６の一部（外縁部）が露出する。この状態で、基板１１の上方から希ガス元素（本実施形態ではＡｒ）２０を基板１１の全面に対してイオンドーピングする。この工程により、ＴＦＴ活性領域１６の露出領域２１に希ガス元素２０が注入され、ゲッタリング領域２１が形成される。マスク１９によって覆われている領域には、希ガス元素はドーピングされない。希ガス元素としては、Ａｒ、Ｋｒ、Ｘｅから選ばれた１種または複数種類の希ガス元素を用いることができる。ドーピング条件は、ゲッタリング領域２１中の希ガス元素濃度が１×１０19〜３×１０21ａｔｏｍｓ／ｃｍ3となるように調節される。
【０１０６】
マスク１９を除去した後、図１（Ｅ）に示すようにゲート電極１８をマスクとして、イオンドーピング法でｎ型不純物（リン）２２を活性領域１６に高濃度に注入する。この工程により、ＴＦＴ活性領域１６において、ゲート電極１８に覆われていない領域２４には高濃度のリン２２が注入される。このリン２２が注入された領域のうち、ゲッタリング領域２１以外の部分が、最終的にＴＦＴのソース・ドレイン領域となる。また、ゲート電極１８でマスクされ、リン２２が注入されなかった領域２３は、最終的にはＴＦＴのチャネル領域となる。  次に、不活性雰囲気（例えば窒素雰囲気）にて熱処理を行うことにより、図１（Ｆ）に示すように、ゲッタリングを行う。具体的には、ソース・ドレイン領域２４の外側に形成されたゲッタリング領域２１において、高濃度にドーピングされているアルゴン２０が、チャネル領域２３およびソース・ドレイン領域２４に存在しているニッケルを、チャネル領域からソース・ドレイン領域、そしてゲッタリング領域２１へと、矢印２５のような方向へ移動させる。よって、ＴＦＴ活性領域のチャネル形成領域やチャネル形成領域とソース領域またはドレイン領域との接合部において残留している触媒元素をゲッタリングでき、触媒元素の偏析によるリーク電流の発生を抑制することができる。
【０１０７】
このように、本発明の実施形態では、活性領域１６内にゲッタリング領域２１が存在し、しかも、そのゲッタリング領域２１がソース領域およびドレイン領域以外の部分に設けられる。ゲッタリング領域２１は、チャネル領域とソース・ドレイン領域との間に位置するｐｎ接合部からは離れているため、結晶化を促進する不純物がｐｎ接合部に残存してリーク原因となる問題を解決することができる。
【０１０８】
また、ゲッタリング領域が、ソース・ドレイン間の電流パス上に存在しないため、希ガス元素の導入によってゲッタリング領域の電気抵抗が増加しても、ソース領域またはドレイン領域の電気抵抗が上昇するという問題は生じない。
【０１０９】
なお、上記の加熱処理工程により、ゲッタリング領域には触媒元素が移動してくるため、ゲッタリング領域における触媒元素は１×１０19／ｃｍ3以上の濃度となる。
【０１１０】
この加熱処理としては、４５０〜６００℃の範囲で３０分から８時間行うことが望ましい。ＲＴＡによっても同様の処理が可能である。なお、この加熱処理工程で、ソース・ドレイン領域２４にドーピングされたｎ型不純物（リン）２２の活性化も同時に行われ、ソース・ドレイン領域２４シート抵抗値は、２ｋΩ／□以下まで低抵抗化される。
【０１１１】
続いて、図１（Ｇ）に示すように、酸化ケイ素膜または窒化ケイ素膜を層間絶縁膜２６として形成した後、コンタクトホールを形成する。次に、金属材料の堆積およびパターニングにより、ＴＦＴの電極・配線２７を層間絶縁膜２６上に形成する。
【０１１２】
最後に１気圧の水素雰囲気で３５０℃、１時間のアニールを行い、図１（Ｇ）に示すＴＦＴ２８を完成させる。更に必要に応じて、ＴＦＴ２８を保護する目的で、ＴＦＴ２８上に窒化ケイ素膜などからなる保護膜を設けてもよい。このようにして、薄膜トランジスタを備えた半導体装置を得ることがてきる。
【０１１３】
本実施形態の半導体装置は、ゲート電極が半導体層の上に形成されるトップゲート型であるが、本発明はこれに限定されず、ゲート電極が半導体層の下方に位置するボトムゲート型、あるいは、その他の型のトランジスタに適用することも可能である。
【０１１４】
また、本実施形態では、半導体としてケイ素を用いているが、本発明はこれに限定されない。他のタイプの半導体材料を用いても良い。また、半導体層の下地はガラス基板に限定されず、プラスチック基板、あるいは平板ではない絶縁物、または、層間絶縁膜が堆積された半導体基板などであってもよい。
【０１１５】
なお、本明細書における「半導体装置」とは、個々のＴＦＴだけを指すものではなく、半導体の性質を利用する構造を備えた装置、例えばアクティブマトリクス基板や３次元ＬＳＩなどを広く含むものとする。
【０１１６】
（実施例１）
本発明の第１の実施例を説明する。
【０１１７】
本実施例では、アクティブマトリクス型の液晶表示装置の周辺駆動回路や、一般の薄膜集積回路を形成するｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴを相補型に構成したＣＭＯＳ構造の回路をガラス基板上に作製する工程について、説明を行う。
【０１１８】
図２および図３は、本実施例で説明するＴＦＴの作製工程を示す断面図であり、図２（Ａ）から（Ｅ）、図３（Ａ）から（Ｄ）の順にしたがって工程が順次進行する。
【０１１９】
まず、図２（Ａ）を参照する。基板１０１としては、低アルカリガラス基板や石英基板を用いることができるが、本実施例では低アルカリガラス基板を用いた。この場合、ガラス歪み点よりも１０〜２０℃程度低い温度であらかじめ熱処理しておいても良い。基板１０１のＴＦＴを形成する表面には、基板１０１からの不純物拡散を防ぐために、酸化ケイ素膜、窒化ケイ素膜または酸化窒化ケイ素膜などの下地膜を形成する。本実施例では、例えば、プラズマＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2Ｏの材料ガスから作製される酸化窒化ケイ素膜を、下層の第１下地膜１０２として成膜し、その上に同様にプラズマＣＶＤ法によりＳｉＨ4、Ｎ2Ｏを材料ガスとして第２の下地膜１０３を積層形成した。このときの第１下地膜１０２の酸化窒化ケイ素膜の膜厚は２５〜２００ｎｍ（例えば１００ｎｍ）とし、第２下地膜１０３の酸化窒化ケイ素膜の膜厚としては２５〜３００ｎｍ（例えば１００ｎｍ）とした。本実施例では２層の下地膜を使用したが、例えば酸化ケイ素膜の単層を用いてもよい。
【０１２０】
次に、２０〜１５０ｎｍ（好ましくは３０〜８０ｎｍ）の厚さで非晶質構造を有するケイ素膜（ａ−Ｓｉ膜）１０４を、プラズマＣＶＤ法やスパッタ法などの公知の方法で形成する。本実施例では、プラズマＣＶＤ法で非晶質ケイ素膜を５０ｎｍの厚さに形成した。また、下地膜１０２、１０３と非晶質ケイ素膜１０４とは同じ成膜法で形成することが可能であるので、両者を連続形成しても良い。下地膜を形成した後、一旦大気雰囲気に晒さないことでその表面の汚染を防ぐことが可能となり、作製するＴＦＴの特性バラツキやしきい値電圧の変動を低減させることができる。
【０１２１】
次に、ａ−Ｓｉ膜１０４の表面上に触媒元素（本実施例ではニッケル）１０５の微量添加を行う。ニッケル１０５の微量添加は、ニッケルの溶液をａ−Ｓｉ膜１０４上に保持し、スピナーにより溶液を基板１０１上に均一に延ばし乾燥させることによって行った。本実施例では、溶質としては酢酸ニッケルを用い、溶媒としては水を用い、溶液中のニッケル濃度は１０ｐｐｍとなるようにした。
【０１２２】
図２（Ａ）の状態におけるａ−Ｓｉ膜１０４表面上のニッケル濃度を全反射蛍光Ｘ線分析（ＴＲＸＲＦ）法により測定すると、７×１０12ａｔｏｍｓ／ｃｍ2程度であった。触媒元素をａ−Ｓｉ膜１０４に添加する方法としては、触媒元素を含有する溶液を塗布する方法以外に、プラズマドーピング法、蒸着法、またはスパッタ法等の気相法などを利用することもできる。溶液を用いる方法は、触媒元素の添加量の制御が容易であり、ごく微量な添加を行うのも容易である。
【０１２３】
次に、不活性雰囲気（例えば窒素雰囲気）中に加熱処理を行う。このときの加熱処理としては、５２０〜６００℃で１〜８時間のアニール処理を行う。本実施例では、５８０℃にて１時間の加熱処理を行った。この加熱処理において、ａ−Ｓｉ膜１０４の表面に添加されたニッケル１０５がａ−Ｓｉ膜１０４中に拡散すると共に、シリサイド化が起こり、シリサイドを核としてａ−Ｓｉ膜１０４の結晶化が進行する。その結果、図２（Ｂ）に示すように、ａ−Ｓｉ膜１０４は結晶化され、結晶質ケイ素膜１０６となる。
【０１２４】
次に、図２（Ｃ）に示すように、レーザ光１０７を照射することにより、結晶質ケイ素膜１０６を溶融再結晶化し、その結晶性を向上させる。このときのレーザ光としては、ＸｅＣｌエキシマレーザ（波長３０８ｎｍ、パルス幅４０ｎｓｅｃ）を用いた。レーザ光の照射条件は、エネルギー密度２５０〜５００ｍＪ／ｃｍ2（例えば４００ｍＪ／ｃｍ2）で照射した。ビームサイズは、基板１０１表面で１５０ｍｍ×１ｍｍの長尺形状となるように成型されており、長尺方向に対して垂直方向に０．０５ｍｍのステップ幅で順次走査を行った。すなわち、結晶質ケイ素膜１０６の任意の一点において、合計２０回のレーザ照射が行われることになる。このようにして、固相結晶化により得られた結晶質ケイ素膜１０６は、レーザ照射による溶融固化過程により結晶欠陥が低減され、より高品質な結晶性ケイ素膜１０８となる。この時使用できるレーザとしては、パルス発振型または連続発光型のＫｒＦエキシマレーザ、ＸｅＣｌエキシマレーザ、ＹＡＧレーザまたはＹＶＯ4レーザを用いることができる。結晶化の条件は、実施者が適宜選択すればよい。
【０１２５】
その後、結晶質ケイ素膜１０８の不要な部分を除去して素子間分離を行う。この工程により、図２（Ｄ）に示すように、ｎチャネル型ＴＦＴが形成される活性領域となる島状結晶質ケイ素膜１０９ｎ、および、ｐチャネル型ＴＦＴが形成される活性領域となる島状結晶質ケイ素膜１０９ｐが形成される。
【０１２６】
ここで、トランジスタのしきい値電圧を制御する目的で、ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴの活性領域の全面に対して、１×１０16〜５×１０17／ｃｍ3程度の濃度となるようにｐ型不純物元素としてボロンを添加してもよい。ボロンの添加はイオンドープ法によって行ってもよいし、非晶質シリコン膜を堆積するときに同時に添加しておくこともできる。
【０１２７】
次に、上記の活性領域となる結晶質ケイ素膜１０９ｎおよび１０９ｐを覆うように厚さ２０〜１５０ｎｍ（本実施例では厚さ１００ｎｍ）の酸化ケイ素膜をゲート絶縁膜１１０として形成する。酸化ケイ素膜の形成には、ＴＥＯＳ（Ｔｅｔｒａ Ｅｔｈｏｘｙ Ｏｒｔｈｏ Ｓｉｌｉｃａｔｅ）を原料として用い、酸素とともにＲＦプラズマＣＶＤ法で分解・堆積した。堆積時の基板温度は１５０〜６００℃（好ましくは３００〜４５０℃）であった、成膜後、ゲート絶縁膜１１０のバルク特性、および結晶性ケイ素膜とゲート絶縁膜との間の界面特性を向上するために、不活性ガス雰囲気下で５００〜６００℃で１〜４時間のアニールを行ってもよい。ゲート絶縁膜１１０には、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。
【０１２８】
次に、図２（Ｄ）に示すように、スパッタリング法によって高融点メタルを堆積した後、これをパターニング形成して、ゲート電極１１１ｎと１１１ｐを形成する。高融点メタルとしては、タンタル（Ｔａ）またはタングステン（Ｗ）、モリブデン（Ｍｏ）チタン（Ｔｉ）から選ばれた元素、または前記元素を主成分とする合金か、前記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金膜、Ｍｏ−Ｔａ合金膜）で形成すれば良く、導電層（Ａ）１０７は窒化タンタル（ＴａＮ）、窒化タングステン（ＷＮ）、窒化チタン（ＴｉＮ）膜、窒化モリブデン（ＭｏＮ）を用いる。また、その他の代替材料として、タングステンシリサイド、チタンシリサイド、モリブデンシリサイドを適用しても良い。本実施例では、タングステン（Ｗ）を用い、厚さが３００〜６００ｎｍ、例えば４５０ｎｍとした。このとき、低抵抗化を図るために含有する不純物濃度を低減させると良く、酸素濃度を３０ｐｐｍ以下とすることで２０μΩｃｍ以下の比抵抗値を実現することができた。
【０１２９】
次に、イオンドーピング法によって、ゲート電極１１１ｎと１１１ｐをマスクとして活性領域に低濃度の不純物（リン）１１２を注入する。ドーピングガスとして、フォスフィン（ＰＨ3）を用い、加速電圧を６０〜９０ｋＶ、例えば８０ｋＶ、ドーズ量を１×１０12〜１×１０14ｃｍ-2、例えば２×１０13ｃｍ-2とする。この工程により島状のケイ素膜１０９ｎと１０９ｐにおいて、ゲート電極１１１ｎと１１１ｐに覆われていない領域は低濃度のリン１１２が注入された領域１１４ｎと１１４ｐとなり、ゲート電極１１１ｎ、１１１ｐにマスクされ不純物１１２が注入されない領域は、後にｎチャネル型ＴＦＴとｐチャネル型ＴＦＴのチャネル領域１１３ｎと１１３ｐとなる。この状態が図２（Ｄ）に相当する。
【０１３０】
次いで、図２（Ｅ）に示すように、後のｎチャネル型ＴＦＴのゲート電極１１１ｎを一回り大きく覆うようにフォトレジストによるドーピングマスク１１５を設け、後のｐチャネル型ＴＦＴの活性領域１０９ｐを覆うようにフォトレジストによるドーピングマスク１１６を設ける。その後、イオンドーピング法によって、レジストマスク１１５と１１６をマスクとして活性領域に不純物（リン）１１７を注入する。ドーピングガスとして、フォスフィン（ＰＨ3）を用い、加速電圧を６０〜９０ｋＶ、例えば８０ｋＶ、ドーズ量を１×１０15〜１×１０16ｃｍ-2、例えば５×１０15ｃｍ-2とする。この工程により、高濃度に不純物（リン）１１７が注入された領域１１９は、後にｎチャネル型ＴＦＴのソース・ドレイン領域となる。そして、活性領域１０９ｎにおいて、レジストマスク１１５に覆われ、高濃度のリン１１７がドーピングされなかった領域は、低濃度にリンが注入された領域１１４ｎとして残り、ＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）領域１１８を形成する。このように、ＬＤＤ領域１１８を形成することで、チャネル領域とソース・ドレイン領域との接合部における電界集中を緩和でき、ＴＦＴオフ動作時のリーク電流を低減できると共に、ホットキャリアによる劣化を抑えることができＴＦＴの信頼性を向上できる。後のｐチャネル型ＴＦＴの活性領域１０９ｐにおいては、マスク１１６で全面が覆われているため、高濃度のリン１１７はドーピングされない。
【０１３１】
次に、レジストマスク１１５、１１６を除去した後、図３（Ａ）に示すように、ｎチャネル型ＴＦＴの活性領域１０９ｎを覆うようにレジストマスク１２０を設ける。この状態で、レジストマスク１２０、および、ｐチャネル型ＴＦＴのゲート電極１１１ｐをドーピングマスクとして、イオンドーピング法により、ｐチャネル型ＴＦＴの活性領域１０９ｐにｐ型不純物（ホウ素）１２１を注入する。このとき、ドーピングガスとしてジボラン（Ｂ2Ｈ6）を用い、加速電圧を４０ｋＶ〜８０ｋＶ、例えば６５ｋＶとし、ドーズ量は１×１０15〜１×１０16ｃｍ-2、例えば５×１０15ｃｍ-2とする。この工程により、ホウ素１２１が高濃度に注入された領域１２２は、ｐチャネル型ＴＦＴのソース・ドレイン領域となり、ゲート電極１１１ｐにマスクされ不純物が注入されない領域は、ｐチャネル型ＴＦＴのチャネル領域１１３ｐとなる。この工程において、ｎチャネル型ＴＦＴの活性領域１０９ｎは、マスク１２０で全面覆われているため、ホウ素１２１はドーピングされない。
【０１３２】
ｎ型不純物およびｐ型不純物のドーピングに際しては、このようにドーピングが不要な領域をフォトレジストで覆うことにより、それぞれの元素を選択的にドーピングを行する。その結果、ｎ型の高濃度不純物領域１１９とｐ型の不純物領域１２２とが形成され、図３に示すようにｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとを形成することができる。なお、本実施形態において、ｎ型不純物元素のドーピングの後にｐ型不純物元素のドーピングを行ったがが、ドーピングの順序は、これに限定されない。
【０１３３】
次いで、レジストマスク１２０を除去した後、図３（Ｂ）に示すように、ｎチャネル型ＴＦＴのゲート電極１１１ｎおよびｐチャネル型ＴＦＴのゲート電極１１１ｐを覆うように、レジストマスク１２２を形成する。このレジストマスク１２２は、ｎチャネル型ＴＦＴの活性領域１０９ｎおよびｐチャネル型ＴＦＴの活性領域１０９ｐの一部（外縁部）を覆わず、露出させる。
【０１３４】
この状態で、図３（Ｂ）に示すように、基板の上方から、希ガス元素（本実施例ではＡｒ）１２３を基板全面に対してイオンドーピングする。この工程により、ＴＦＴ活性領域の露出領域に対して希ガス元素１２３が注入され、ｎチャネル型ＴＦＴの活性領域１０９ｎおよびｐチャネル型ＴＦＴの活性領域１０９ｐの外縁部に、ゲッタリング領域１２４が形成される。
【０１３５】
ドープする希ガス元素としては、Ａｒ、Ｋｒ、およびＸｅからなる群から選択された任意の１種または複数種類の希ガス元素を用いることができる。活性領域のうちレジストマスク１９によって覆われている領域には、希ガス元素はドーピングされない。
【０１３６】
本実施形態では、ドーピングガスとして１００％のＡｒを用い、加速電圧を６０〜９０ｋＶ、例えば８０ｋＶとし、ドーズ量としては１×１０15〜１×１０16ｃｍ-2、例えば３×１０15ｃｍ-2の条件を採用した。この条件によると、ゲッタリング領域１２４中の希ガス元素の濃度は、１×１０19〜３×１０21ａｔｏｍｓ／ｃｍ3となる。
【０１３７】
本実施形態では、ＴＦＴのチャネル幅Ｗに対するゲッタリング領域１２４の面積Ｓの比率（Ｗ／Ｓ）が約１となるようレイアウトを設計している。通常、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとでは、電流駆動能力が異なる。本実施例の場合、ｎチャネル型ＴＦＴの電流駆動力はｐチャネル型ＴＦＴのそれに比べて２倍以上大きい。したがって、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとで同程度の電流を流すには、ｐチャネル型ＴＦＴのチャネル幅を大きく設定する必要がある。例えば、ｎチャネル型ＴＦＴの活性領域１０９ｎにおけるチャネル領域幅Ｗが２０μｍであるとすると、ｐチャネル型ＴＦＴの活性領域１０９ｐにおけるチャネル幅Ｗは４０μｍに設定される。この場合、それぞれの活性領域におけるゲッタリング領域１２４の面積は、ｎチャネル型ＴＦＴに対してｐチャネル型ＴＦＴが概略２倍となるように設定される。このようにすることで、ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴの活性領域において、ゲッタリングの効率を等しくすることができる。
【０１３８】
次に、レジストマスク１２２を除去した後、不活性雰囲気（例えば窒素雰囲気）中において熱処理を行う。本実施例では、窒素雰囲気中にて５００℃から６００℃で３０分から８時間、より好ましくは５３０〜５８０℃の温度で３０分〜２時間の熱処理工程を行う。この熱処理工程により、図３（Ｃ）に示すように、ゲッタリングが進行する。すなわち、ｎチャネル型ＴＦＴの活性領域１０９ｎにおいては、ソース・ドレイン領域の外側に形成されたゲッタリング領域１２４に高濃度にドーピングされているアルゴン１２３が、チャネル領域１１３ｎ、ＬＤＤ領域１１８およびソース・ドレイン領域１１９に存在しているニッケルを、チャネル領域からＬＤＤ領域、さらにソース・ドレイン領域、最終的にはゲッタリング領域１２４へと、矢印１２５で示される方向に移動させる。また、ｐチャネル型ＴＦＴの活性領域１０９ｐにおいては、ソース・ドレイン領域の外側に形成されたゲッタリング領域１２４に高濃度にドーピングされているアルゴン１２３が、チャネル領域１１３ｐ、ソース・ドレイン領域１２２に存在しているニッケルを、チャネル領域からソース・ドレイン領域、そしてゲッタリング領域１２４へと、同様に矢印１２５で示される方向に移動させる。
【０１３９】
上記の熱処理工程により、ゲッタリング領域１２４にはニッケルが移動してくるため、ゲッタリング領域１２４におけるニッケル濃度は、１×１０19／ｃｍ3以上と上昇する。
【０１４０】
このようにして本実施例では、ＴＦＴ活性領域のチャネル形成領域や、チャネル形成領域とソース・ドレイン領域との接合部、またＬＤＤ領域との接合部において残留している触媒元素をゲッタリングできるため、触媒元素の偏析によるリーク電流の発生を抑制することができる。
【０１４１】
上記の熱処理工程によれば、ｎチャネル型ＴＦＴのソース・ドレイン領域１１９およびＬＤＤ領域１１８にドーピングされたｎ型不純物（リン）１１７と、ｐチャネル型ＴＦＴのソース・ドレイン領域１２２にドーピングされたｐ型不純物（リン）１２１の活性化も同時に行われる。その結果、ｎチャネル型ＴＦＴのソース・ドレイン領域１１９のシート抵抗値は４００〜７００Ω／□程度となり、ＬＤＤ領域１１８のシート抵抗値は３０〜６０ｋΩ／□となる。また、ｐチャネル型ＴＦＴのソース・ドレイン領域１２２のシート抵抗値は１〜１．５ｋΩ／□程度になる。
【０１４２】
本実施例では、ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴの活性領域において、ソース領域またはドレイン領域とは別の領域にゲッタリング領域を形成するため、希ガス元素の導入によってＴＦＴ活性領域の一部で電気抵抗が徐称してもトランジスタ特性に影響することはない。
【０１４３】
上記の熱処理工程は、ＲＴＡ（Rapid Thermal Annealing）を用いて行っても良い。
【０１４４】
次いで、図３（Ｄ）に示すように、ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴを覆う無機層間絶縁膜を形成する。層間絶縁膜としては、窒化ケイ素膜、酸化ケイ素膜、または窒化酸化ケイ素膜を４００〜１５００ｎｍ（代表的には６００〜１０００ｎｍ）の厚さで形成することが好ましい。本実施例では、膜厚２００ｎｍの窒化ケイ素膜１２６と膜厚７００ｎｍの酸化ケイ素膜１２７とを積層形成し、２層構造とした。これらの膜の形成は、プラズマＣＶＤ法を用いて堆積した。窒化ケイ素膜の堆積は、ＳｉＨ4とＮＨ3を原料ガスとして行い、酸化ケイ素膜の堆積は、ＴＥＯＳとＯ2を原料として行った。これらの２層は連続的に形成した。
【０１４５】
無機層間絶縁膜としては、上記の例に限定されるものではなく、他のシリコンを含む絶縁膜、その他の膜を単層または積層して堆積してもよい。
【０１４６】
次に、３００〜５００℃で１〜１２時間の熱処理を行い、半導体層を水素化する。この工程は、活性領域／ゲート絶縁膜の界面へ水素原子を供給し、ＴＦＴ特性を劣化させる不対結合手（ダングリングボンド）を終端化し、不活性化するために行う。本実施例では、水素を約３％含む窒素雰囲気下で４１０℃、１時間の熱処理を行った。層間絶縁膜（特に窒化ケイ素膜１２６）に含まれる水素の量が十分である場合には、窒素雰囲気で熱処理を行っても効果が得られる。水素化の他の手段としては、プラズマ水素化（プラズマにより励起された水素を用いる）を行ってもよい。
【０１４７】
上記の層間絶縁膜にコンタクトホールを形成した後、金属材料（例えば窒化チタンとアルミニウムの二層膜）によってＴＦＴの電極・配線１２８を形成する。窒化チタン膜は、アルミニウムが半導体層に拡散するのを防止する目的のバリア膜として設けられる。そして最後に、３５０℃、１時間のアニールを行い、図３（Ｄ）に示すｎチャネル型ＴＦＴ２０１とｐチャネル型ＴＦＴ２０２とを完成させる。更に必要に応じて、ゲート電極１１１ｎおよび１１１ｐの上にもコンタクトホールを設けて、配線１２８によって必要な電極間を接続する。また、ＴＦＴを保護する目的で、それぞれのＴＦＴ上に窒化ケイ素膜などからなる保護膜を設けてもよい。
【０１４８】
以上の実施例にしたがって作製したそれぞれのＴＦＴの電界効果移動度は、ｎチャネル型ＴＦＴで２５０〜３００ｃｍ2／Ｖｓ、ｐチャネル型ＴＦＴで１２０〜１５０ｃｍ2／Ｖｓと高く、閾値電圧はＮ型ＴＦＴで１Ｖ程度、Ｐ型ＴＦＴで−１．５Ｖ程度と非常に良好な特性を示す。しかも、従来例で頻繁に見られたＴＦＴオフ動作時のリーク電流の異常な増大が全く無く、繰り返し測定やバイアスや温度ストレスによる耐久性試験を行っても、ほとんど特性劣化は見られなかった。また、本実施例で作製したｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとを相補的に構成したＣＭＯＳ構造回路で、インバーターチェーンやリングオシレーター等の回路を形成した場合、従来のものと比べて非常に信頼性が高く、安定した回路特性を示した。
【０１４９】
（実施例２）
本実施例では、実施例１で作製したｎチャネル型ＴＦＴ２０１とｐチャネル型ＴＦＴ２０２とを利用して、液晶表示用のドライバー内蔵型アクティブマトリクス基板を作製する工程を以下に説明する。
【０１５０】
図４を参照する。
【０１５１】
まず、実施例１について説明した方法を用いて、駆動回路２０５を構成するｎチャネル型ＴＦＴ２０１およぴｐチャネル型ＴＦＴ２０２を作製する。このとき、同一基板上の画素部２０６に画素ＴＦＴ２０３および保持容量２０４を同時に形成する。なお、本明細書では、図４に示す構成を有する基板を「アクティブマトリクス基板」と呼ぶこととする。
【０１５２】
駆動回路２０５のｎチャネル型ＴＦＴ２０１は、活性領域１０９ｎにチャネル形成領域１１３ｎ、ソース領域・ドレイン領域１１９、ＬＤＤ領域１１８、およびゲッタリング領域１２４を有している。ｎチャネル型ＴＦＴ２０１は、更に、活性領域１０９ｎ上に形成されたゲート絶縁膜１１０と、ゲート絶縁膜１１０上に形成されたゲート電極１１１ｎとを有しており、ソース・ドレイン領域１１９に接続された配線１２８を介して、他のＴＦＴに接続されている。
【０１５３】
駆動回路のｐチャネル型ＴＦＴ２０２は、活性領域１０９ｐにチャネル形成領域１１３ｐ、ソース領域・ドレイン領域１２２、およびゲッタリング領域１２４を有している。ｐチャネル型ＴＦＴ２０２は、更に、活性領域１０９ｐ上に形成されたゲート絶縁膜１１０と、ゲート絶縁膜１１０上に形成されたゲート電極１１１ｐとを有しており、ソース・ドレイン領域１２２に接続された配線１２８を介して、他のＴＦＴに接続されている。
【０１５４】
図４では、駆動回路２０５を構成するＴＦＴとして、２つのＴＦＴのみを記載しているが、実際には、駆動回路２０５を構成する他のＴＦＴが同一基板上に多数形成されている。
【０１５５】
画素部２０６の画素ＴＦＴ２０３は、駆動回路２０５のｎチャネル型ＴＦＴ２０１を作製する工程と全く同一の工程で作製されている。画素ＴＦＴ２０３は、活性領域１０９ｇにチャネル形成領域１１３ｇ、ソース領域・ドレイン領域１１９、ＬＤＤ領域１１８、およびゲッタリング領域１２４を有している。ゲート絶縁膜１１０上には、２本のゲート電極１１１ｇを直列に配置したダブルゲート構造が形成される。このダブルゲート構造は、オフ動作時のリーク電流を抑える機能を有している。このリーク電流を更に抑制するためには、ＬＤＤ領域の長さも最適化され、駆動回路部のｎチャネル型ＴＦＴ２０１のＬＤＤ領域より長くなるように形成されていることが望ましい。ＬＤＤ領域１１８の位置は、レジストマスクによって規定されるため、レジストマスクのレイアウトを調節することにより、任意のＴＦＴに対して、ＬＤＤ領域の長さを任意の値に設計できる。
【０１５６】
本実施例の画素ＴＦＴ２０４は、上述のように、ダブルゲート構造を有しているが、画素ＴＦＴ２０４はシングルゲート構造を有するものであっても良いし、複数のゲート電極を設けたマルチゲート構造を有するものであっても良い。
【０１５７】
保持容量部２０４は、ゲート絶縁膜１１０と同じ材料から生成された絶縁膜を容量として、下部電極はｎ型不純物元素が一部に添加された領域１１９を有する半導体層１０９ｃから形成され、上部電極はゲート電極１１１と同材料の電極１１１ｃで形成されている。これらの電極の形成は、全てｎチャネル型ＴＦＴの作製工程と同時に行われる。
【０１５８】
窒化ケイ素膜１２６と酸化ケイ素膜１２７の２層構造の層間絶縁膜上には、透明導電膜を８０〜１２０ｎｍの厚さで形成し、パターニングすることによって画素電極１２９を形成される。透明導電膜には、一般的に使用されるＩＴＯの他、酸化インジウム酸化亜鉛合金（Ｉｎ2Ｏ3−ＺｎＯ）、酸化亜鉛（ＺｎＯ）も適した材料であり、更に可視光の透過率や導電率を高めるためにガリウム（Ｇａ）を添加した酸化亜鉛（ＺｎＯ：Ｇａ）等を適用することもできる。
【０１５９】
画素部２０６においては、ソース・ドレイン領域１１９と電気的に接続する電極・配線１３０、１３１が形成される。電極１３１は、画素電極１２９と接続され、電極１３０は、ソースバスラインと接続される。電極１３０には、ソースバスラインを介してビデオ信号が供給され、ゲートバスライン１１１ｇのゲート信号に基づいて画素電極１２９に必要な電荷が書き込まれる。
【０１６０】
保持容量部２０４においては、画素電極１２９は、配線１３２により、保持容量を形成する一方の電極として機能する半導体層１０９ｃのｎ型不純物添加領域１１９と電気的に接続される。なお、これらの電極は、駆動回路部のｎチャネル型ＴＦＴ２０１、ｐチャネル型ＴＦＴ２０２の配線１２８の形成工程で、同材料により同時に形成される。
【０１６１】
なお、本実施例では画素電極１２９として、透明導電膜を用いた例を示したが、反射性を有する導電性材料を用いて画素電極を形成すれば、反射型の表示装置を作製することができる。その場合、電極を作製する工程で画素電極を同時に形成でき、その画素電極の材料としては、ＡｌまたはＡｇを主成分とする膜、またはそれらの積層膜等の反射性が優れた材料を用いることが望ましい。
【０１６２】
以上の工程により作製されたアクティブマトリクス基板の上面図を図５に示す。図５のＡ−Ａ’線は、図４のＡ−Ａ’線に対応し、画素ＴＦＴの活性領域１０９ｇ、ゲート電極１１１ｇ、および配線１３０を横切っている。同様に、図５のＢ−Ｂ’線は、図４のＢ−Ｂ’線に対応し、半導体層１０９ｃ、画素電極１２９、および配線１３１を横切っている。
【０１６３】
このように本実施例では、画素ＴＦＴおよび駆動回路が要求する仕様に応じて各回路を構成するＴＦＴの構造を最適化し、半導体装置の動作性能と信頼性を向上させることが可能である。更にゲート電極を耐熱性を有する導電性材料で形成することにより、触媒元素のゲッタリング効率を高め工程簡略ができると共に、ＬＤＤ領域やソース領域およびドレイン領域の活性化を容易に行える。また、配線を低抵抗材料で形成することにより、配線抵抗を十分低減できる。したがって、画素部（画面サイズ）が１０インチクラス以上の表示装置に適用することもできる。
【０１６４】
（実施例３）
本実施例では、実施例２のアクティブマトリクス基板から、アクティブマトリクス型液晶表示装置（液晶表示パネルともいう）を作製する。
【０１６５】
図６を参照する。
【０１６６】
まず、図４に示すアクティブマトリクス基板を用意する。このアクティブマトリクス基板上でアクリル樹脂膜等の有機樹脂膜をパターニングすることにより、後に設ける対向基板とアクティブマトリクス基板との間隔を保持するための柱状スペーサ１８１を所定の位置に形成する。なお、この柱状スペーサに代えて、球状のスペーサを基板全面に散布してもよい。この後、配向膜１８０を形成し、配向膜１８０のラビング処理を行う。
【０１６７】
次に、対向基板１８２を用意する。対向基板１８２には、着色層１８３、１８４、および平坦化膜１８５を形成する。赤色の着色層１８３と青色の着色層１８４とを一部重ねて、第２遮光部を形成する。なお、図６では図示しないが、赤色の着色層と緑色の着色層とを一部重ねて第１遮光部を形成する。対向電極１８６を画素部に形成した後、対向基板の全面に配向膜１８７を形成し、ラビング処理を施す。
【０１６８】
次に、画素部２０６および駆動回路２０５が形成されたアクティブマトリクス基板と、対向基板とをシール材１８８で貼り合わせる。シール材１８８にはフィラーが混入されていて、このフィラーと柱状スペーサによって均一な間隔を持って２枚の基板が貼り合わせられる。その後、両基板の間に液晶材料１８９を注入し、封止剤（図示せず）によって完全に封止する。液晶材料１８９には公知の液晶材料を用いれば良い。
【０１６９】
このようにして図６に示すアクティブマトリクス型液晶表示装置が完成する。必要があれば、アクティブマトリクス基板または対向基板を所定の形状に分断する。更に、公知の技術を用いて偏光板等を適宜設けた後、ＦＰＣ（フレキシブルプリント配線板：Flexible Printed Circuit）を貼りつける。
【０１７０】
次に、図７を参照しながら、上記の方法で作製した液晶表示パネルの構成を説明する。図７において、図６と対応する部分には同じ符号を用いる。
【０１７１】
図７（Ａ）は、アクティブマトリクス基板と、カラーフィルタなどが設けられた対向基板１８２とがシール材１８８を介して貼り合わされた状態の液晶表示パネルの上面を示している。図７（Ａ）には、画素部２０６、駆動回路２０５ａ、２０５ｂ、ＦＰＣを貼り付ける外部入力端子２１０、外部入力端子と各回路の入力部までを接続する接続配線２１１などが図示されている。
【０１７２】
図７（Ｂ）は、図７（Ａ）に示す外部入力端子２１０のｅ−ｅ'線断面を示している。外部入力端子２１０には、ベースフィルム２１３と配線２１４とから形成されたＦＰＣが異方性導電性樹脂２１５によって貼り合わさせられ、さらに補強板で機械的強度が高められている。配線２１７は、画素電極１４０を形成するために堆積した導電膜をパターニングすることによって形成されたものである。導電性粒子２１６の外径は、配線２１７のピッチよりも小さいので、接着剤２１５中に分散する量を適当なものとすると隣接する配線と短絡することなく対応するＦＰＣ側の配線と電気的な接続を形成することができる。
【０１７３】
本実施例の液晶表示パネルは、各種電子機器の表示部として用いることができる。本実施例の液晶表示装置を実際に点灯評価したところ、従来の液晶表示装置に比べて表示むらが明らかに少なく、ＴＦＴリークによる画素欠陥も極めて少なく、コントラスト比の高い高表示品位の液晶パネルが得られた。
【０１７４】
（実施例４）
図８を参照しながら本実施例の半導体装置を説明する。図８は、ソース側駆動回路９０、画素部９１、およびゲート側駆動回路９２を備えた半導体装置のアナログ駆動用回路構成を示している。本明細書中において、「駆動回路」とは、ソース側処理回路およびゲート側駆動回路を含めた回路を広く総称するものとする。
【０１７５】
本実施例のソース側駆動回路９０は、シフトレジスタ９０ａ、バッファ９０ｂ、およびサンプリング回路（トランスファゲート）９０ｃを有している。また、ゲート側駆動回路９２は、シフトレジスタ９２ａ、レベルシフタ９２ｂ、およびバッファ９２ｃを備えている。必要に応じて、サンプリング回路とシフトレジスタとの間にレベルシフタ回路を設けてもよい。
【０１７６】
画素部９１は、行および列からなるマトリクス状に配列された複数の画素から構成されており、各画素が前述した構成のＴＦＴ素子を含んでいる。なお、図示してはいないが、画素部９１を挟んでゲート側駆動回路９２の反対側に更にゲート側駆動回路を設けても良い。
【０１７７】
アナログ駆動に代えてデジタル駆動を行う場合は、図９に示すように、サンプリング回路の代わりにラッチ（Ａ）９３ｂ、ラッチ（Ｂ）９３ｃを設ければよい。ソース側駆動回路９３は、シフトレジスタ９３ａ、ラッチ（Ａ）９３ｂ、ラッチ（Ｂ）９３ｃ、Ｄ／Ａコンバータ９３ｄ、バッファ９３ｅを設けている。また、ゲート側駆動回路９５は、シフトレジスタ９５ａ、レベルシフタ９５ｂ、バッファ９５ｃを設けている。また、必要であればラッチ（Ｂ）９３ｃとＤ／Ａコンバータ９３ｄとの間にレベルシフタ回路を設けてもよい。
【０１７８】
上記の各構成は、実施例１および実施例２について説明した製造方法に従って作製され得る。図８および図９では、画素部および駆動回路の配置構成のみを示しているが、表示パネルの基板上にメモリやマイクロプロセッサを形成してもよい。メモリやマイクロプロセッサを構成するＴＦＴも、駆動回路や画素部のＴＦＴを作製する工程を利用して作製することができる。
【０１７９】
（実施例５）
図１０を参照しながら、本実施例を説明する。
【０１８０】
本実施例では、実施例１の結晶化方法とは異なる方法で結晶化を行う。図１０は、本実施例での作製工程を示す断面図であり、（Ａ）から（Ｄ）にしたがって作製工程が順次進行する。
【０１８１】
まず、ガラス基板５０上に厚さ３００ｎｍの窒化酸化ケイ素膜から形成された下地絶縁膜５１と、厚さ５０ｎｍの非晶質ケイ素膜５２とをこの順番に堆積する。この堆積工程は、下地絶縁膜と非晶質半導体膜を大気に暴露しないで、同一の薄膜堆積装置内で連続的に形成することが好ましい。
【０１８２】
次に、酸化ケイ素膜から形成されたマスク絶縁膜５３を２００ｎｍの厚さに形成する。マスク絶縁膜は、図１０（Ａ）に示すように、半導体膜に触媒元素を添加するための開口部を有している。
【０１８３】
図１０（Ｂ）に示すように、重量換算で１０ｐｐｍの触媒元素（本実施例ではニッケル）を含む水溶液（酢酸ニッケル水溶液）をスピンコート法で塗布して、触媒元素層５４を形成する。この時、触媒元素層５４は、マスク絶縁膜５３の開口部において、選択的に非晶質ケイ素膜５２に接触して、触媒元素添加領域５５が形成される。ここで使用可能な触媒元素は、鉄（Ｆｅ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）から選ばれた一種または複数の元素である。
【０１８４】
本実施例では、スピンコート法でニッケルを添加しているが、蒸着法やスパッタ法などによって触媒元素から形成された薄膜（例えばニッケル膜）を非晶質ケイ素膜５２上に形成してもよい。
【０１８５】
次に、５００〜６５０℃（好ましくは５５０〜６００℃）で６〜１６時間（好ましくは８〜１４時間）の加熱処理を行う。本実施例では、５７０℃で１４時間の加熱処理を行う。その結果、図１０（Ｃ）に示すように、触媒元素添加領域５５に結晶核が発生し、この結晶核を起点として概略基板と平行な方向（矢印で示した方向）に結晶化が進行し、結晶成長方向が巨視的に揃った結晶質ケイ素膜５７が形成される。このとき、マスク５３上に存在するニッケル５４は、マスク膜５３に阻まれ、下層のａ−Ｓｉ膜へは到達せず、領域５５において導入されたニッケルのみによりａ−Ｓｉ膜５２の結晶化が行われる。得られた結晶質シリコン膜に対しては、図１０（Ｄ）で示すようにレーザ光を照射して結晶性の改善を行ってもよい。
【０１８６】
本実施例の結晶化方法は、前述した全ての結晶化工程に適応することができる。この結晶化方法によれば、電流駆動能力を更に工事要させた高性能ＴＦＴを形成することができる。
【０１８７】
（実施例６）
図１１および図１２を参照しながら、半導体層内におけるゲッタリング領域の配置例を説明する。本実施例の配置例は、前述した各実施例におけるｎチャネル型ＴＦＴおよび／またはｐチャネル型ＴＦＴに適用することができる。なお、ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴの両方を同一基板上に作製する場合は、ｎチャネル型ＴＦＴの活性領域におけるゲッタリング領域の面積を、ｐチャネル型ＴＦＴの活性領域におけるゲッタリング領域の面積と概略等しくし、ゲッタリング領域からチャネル領域までの距離を概略等しくすることが好ましい。そのようにすることで、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとの間で、触媒元素のゲッタリング効率を揃えることができるからである。
【０１８８】
ここで、ｎチャネル型ＴＦＴの活性領域におけるゲッタリング領域とｐチャネル型ＴＦＴの活性領域におけるゲッタリング領域との面積を概略等しくするということの意味は、それぞれのＴＦＴにおいて、活性領域（チャネル領域）の幅をＷ、ゲッタリング領域の面積Ｓとしたとき、活性領域（チャネル領域）の幅Ｗおよびゲッタリング領域の面積Ｓの比Ｓ／Ｗがｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴにおいて概略等しくすることである。
【０１８９】
以下、本実施例の活性領域に形成されるゲッタリング領域の形状の例を説明する。
【０１９０】
図１１（Ａ）は、希ガス元素が高濃度に含まれたゲッタリング領域１２０３ａ、１２０４ａが、ゲート電極１２０５ａ下部の活性領域に形成されるチャネル形成領域から離れた位置（活性領域の外縁部）に、ゲート電極１２０５ａと平行方向を長辺とする長方形状で、当該長方形のコーナー部が活性領域のコーナー部に掛かる様に配置された例を示している。
【０１９１】
図１１（Ｂ）は、ゲッタリング領域１２０３ｂ、１２０４ｂがゲート電極１２０５ｂ下部の活性領域に形成されるチャネル形成領域から離れた位置（半活性領域の外縁部）に、ゲート電極１２０５ｂと垂直方向を長辺とする長方形状で、当該長方形のコーナー部が活性領域のコーナー部に掛かる様に配置された例を示している。
【０１９２】
図１１（Ｃ）は、ゲッタリング領域１２０３ｃ、１２０４ｃがゲート電極１２０５ｃ下部の活性領域に形成されるチャネル形成領域から離れた位置に（活性領域の外縁部）、ゲート電極１２０５ｃと平行方向を長辺とする長方形と垂直方向を長辺とする長方形を組み合わせてできた複雑な形状で、当該形状のコーナー部が活性領域のコーナー部に掛かる様に配置された例を示している。このような配置の場合は、図１１（Ａ）または図１１（Ｂ）に示す配置例と比較して、ゲッタリング領域の面積を大きくすることができ、触媒元素に対するゲッタリング効率をより高められる。
【０１９３】
上記の何れの配置例に於いても、ゲッタリング領域は、ソース領域またはドレイン領域に形成されるコンタクト部（各ＴＦＴを電気的に接続する配線が活性領域と接続される部分を本明細書において、コンタクト部という）の間を流れる電流を妨げない位置に配置されている。即ち、図１１（Ａ）のゲッタリング領域１２０３ａ、１２０４ａは、ソース領域１２０１ａに形成されているコンタクト部１２０６ａとドレイン領域１２０２ａに形成されているコンタクト部１２０７ａの間を流れる電流を妨げない位置に配置されている。
【０１９４】
図１１（Ｂ）のゲッタリング領域１２０３ｂ、１２０４ｂは、ソース領域１２０１ｂに接続しているコンタクト部１２０６ｂとドレイン領域１２０２ｂに形成されているコンタクト部１２０７ｂの間を流れる電流を妨げない位置に配置されている。
【０１９５】
図１１（Ｃ）のゲッタリング領域１２０３ｃ、１２０４ｃは、ソース領域１２０１ｃに形成されているコンタクト部１２０６ｃとドレイン領域１２０２ｃに形成されているコンタクト部１２０７ｃの間を流れる電流を妨げない位置に配置されている。
【０１９６】
図１１（Ｄ）は、図１１（Ｃ）の配置例に比べ、ゲッタリング領域１２０３ｄ、１２０４ｄのゲッタリング効率を拡大するため、ゲッタリング領域１２０３ｄ、１２０４ｄの面積を更に拡大し、ゲッタリング領域１２０３ｄがコンタクト部１２０６ｄの一部とオーバラップした配置例を示している。ゲッタリング領域１２０３ｄ、１２０４ｄがコンタクト部１２０６ｄ、１２０７ｄの一部とオーバラップしても大きな問題は無いが、オーバラップ部分の面積が大きくなると、コンタクト抵抗の増加が無視できなくなるため好ましくない。このため、オーバラップ部分の面積は、最大でもコンタクト部１２０６ｄ、１２０７ｄの面積の半分以下になるようにすることが好ましい。なお、コンタクト部１２０６ｄ、１２０７ｄとゲッタリング領域１２０３ｄ、１２０４ｄとの間の設計距離は、各々の領域形成に対応するフォトリソグラフィ工程で使用する露光装置のアライメント精度を考慮して設定する必要がある。
【０１９７】
ゲッタリング領域１２０４Ｃの位置は、ＴＦＴのオン動作時にソース領域とドレイン領域との間の電流を阻害しないかぎり、図１１（Ａ）から（Ｄ）に示す位置に限定されず、任意に設定され得る。
【０１９８】
次に図１２（Ａ）および（Ｂ）を参照する。
【０１９９】
図１２（Ａ）は、活性領域を複数のゲート電極１２０５ｅが横切り、その下部に複数のチャネル形成領域が形成される。また、複数のゲート電極の間には、ソース領域１２０１ｅ（またはドレイン領域１２０２ｅ）、ゲッタリング領域１２０８ｅ、コンタクト部１２０９ｅが形成されている。なお、活性領域の外縁部には図１１（Ａ）〜（Ｄ）と同様にゲッタリング領域１２０３ｅ、１２０４ｅが形成され、その内側にソース領域１２０１ｅまたはドレイン領域１２０２ｅおよびコンタクト部１２０６ｅ、１２０７ｅが形成されている。図１２（Ａ）に示す配置例でも、ゲッタリング領域１２０３ｅがコンタクト部１２０６ｅの一部とオーバラップしても良い。ただし、オーバラップ部分の面積が最大でもコンタクト部１２０６ｅ、１２０７ｅの半分以下になる様に留意する必要がある。
【０２００】
図１２（Ｂ）も、活性領域を複数のゲート電極１２０５ｆが横切り、その下部に複数のチャネル形成領域が形成された配置例を示している。図１２（Ｂ）のは一例では、３つのＴＦＴが活性領域を共有して、ソース・ドレイン領域が直列に連結されている。この配置例は、各連結部にはコンタクト部が形成されておらず、連結部から電気信号を取り出す必要が無い場合に用いられる。このような構成のＴＦＴは、クロックトインバータやラッチ回路等の回路で実際に使用される。複数のゲート電極の間には、ソース領域１２０１ｆ（またはドレイン領域１２０２ｆ）、ゲッタリング領域１２０８ｆ、が形成されている。
【０２０１】
なお、活性領域の外縁部には、図１１（Ａ）〜（Ｄ）と同様にゲッタリング領域１２０３ｆ、１２０４ｆが形成され、その内側にソース領域１２０１ｆまたはドレイン領域１２０２ｆおよびコンタクト部１２０６ｆ、１２０７ｆが形成されている。連結部の領域においては、ゲッタリング領域１２０８ｆが、コンタクト部１２０６ｆからコンタクト部１２０７ｆへと流れる電流を少なくとも妨げない位置に配置されている。
【０２０２】
ＴＦＴの活性領域の形状およびサイズは、そのＴＦＴに要求される電流量によって適宜設計される。図１１（Ａ）から（Ｄ）、および図１２（Ａ）は、ソース・ドレイン領域よりもチャネル領域の幅が狭められ、くさび形状を有する活性領域を示しており、図１２（Ｂ）は、ソース・ドレイン領域とチャネル領域の幅が同一となる形状を有する活性領域を示している。活性領域の形状は任意である。
【０２０３】
ゲッタリングのための加熱処理により、ゲッタリング領域には触媒元素が移動してくるため、触媒元素が、１×１０19／ｃｍ3以上の濃度となる。
【０２０４】
（実施例７）
前述したように、本発明による半導体装置は、アクティブマトリクス型の表示装置に好適に用いられる。即ち、本発明は、アクティブマトリクス駆動で動作する表示装置を表示部に備えた電子機器の全てに対して適用することが可能である。本発明を適用できる電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクタ（リア型またはフロント型）、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。
【０２０５】
以下、図１３、図１４及び図１５を参照しながら、本発明の半導体装置を備えた電子機器の一例を説明する。
【０２０６】
まず、図１３を参照する。図１３（Ａ）に示すパーソナルコンピュータは、本体２００１、画像入力部２００２、表示部２００３、キーボード２００４を備えている。
【０２０７】
図１３（Ｂ）に示す電子機器は、ビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６を備えている。
【０２０８】
図１３（Ｃ）に示す電子機器は、モバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、および表示部２２０５を備えている。
【０２０９】
図１３（Ｄ）に示す電子機器は、ゴーグル型ディスプレイであり、本体２３０１、表示部２３０２、アーム部２３０３を備えている。
【０２１０】
図１３（Ｅ）に示す電子機器は、プレーヤであり、データまたはプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤであり、本体２４０１、表示部２４０２、スピーカ部２４０３、記録媒体２４０４、操作スイッチ２４０５を備えている。なお、このプレーヤは、記録媒体としてＤＶＤやＣＤなどを再生し、屋内外での音楽鑑賞、映画鑑賞、ゲーム、およびインターネットを可能にする。
【０２１１】
図１３（Ｆ）に示す電子機器は、デジタルカメラであり、本体２５０１、表示部２５０２、接眼部２５０３、操作スイッチ２５０４、受像部（図示しない）を備えている。
【０２１２】
本発明による半導体装置を上記電子機器の駆動部に適用することにより、触媒元素を用いた良好な結晶性を有する結晶質ケイ素膜を形成することができ、更に十分に触媒元素をゲッタリングできるため、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとの特性を向上させ、信頼性の高い、安定した回路特性の、良好なＣＭＯＳ駆動回路を実現することができる。また、オフ動作時のリーク電流が問題となる画素におけるスイッチングＴＦＴや、アナログスイッチ部のサンプリング回路のＴＦＴ等でも、触媒元素の偏析によると考えられるリーク電流の発生を十分に抑制することができる。その結果、表示ムラのない良好な表示が可能な上記したような電子機器を実現することができる。
【０２１３】
図１４（Ａ）に示す電子機器は、フロント型プロジェクタであり、投射装置２６０１、スクリーン２６０２を備えている。
【０２１４】
図１４（Ｂ）に示す電子機器は、リア型プロジェクタであり、本体２７０１、投射装置２７０２、ミラー２７０３、スクリーン２７０４を備えている。
【０２１５】
図１４（Ｃ）は、図１４（Ａ）および図１４（Ｂ）に示す投射装置２６０１、２７０２の内部構造の一例を示している。投射装置２６０１、２７０２は、光源光学系２８０１、ミラー２８０２、２８０４〜２８０６、ダイクロイックミラー２８０３、プリズム２８０７、液晶表示装置２８０８、位相差板２８０９、投射光学系２８１０で構成される。投射光学系２８１０は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図１４（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０２１６】
図１４（Ｄ）は、図１４（Ｃ）に示す光源光学系２８０１の内部構造の一例を示している。本実施例では、光源光学系２８０１は、リフレクター２８１１、光源２８１２、レンズアレイ２８１３、２８１４、偏光変換素子２８１５、集光レンズ２８１６で構成される。なお、図１４（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０２１７】
図１４に示したプロジェクタは、透過型の液晶表示装置を用いて構成されているが、反射型の液晶表示装置やその他の表示装置を用いても良い。
【０２１８】
本発明を上記の電子機器に適応することにより、触媒元素を用いた良好な結晶性を有する結晶質ケイ素膜を形成することができ、触媒元素を充分にゲッタリングできるため、画素におけるスイッチングＴＦＴや、アナログスイッチ部のサンプリング回路のＴＦＴ等では、触媒元素の偏析によると考えられるリーク電流の発生を抑制することができ、表示ムラのない良好な表示が可能なプロジェクタを実現することができる。また、表示ムラがないため、光源の制御もしやすくなり、低消費電力化も実現できるようになる。
【０２１９】
図１５（Ａ）に示す電子機器は、携帯電話であり、本発明による半導体装置を用いて作製された表示用パネル３００１と、種々の操作キーを有する操作用パネル３００２とを供えている。表示用パネル３００１と操作用パネル３００２とは、接続部３００３によって接続されている。接続部３００３における、表示用パネル３００１の表示部３００４が設けられている面と操作用パネル３００２の操作キー３００６が設けられている面との角度θは、接続部３００３によって０°から１８０°程度の範囲内で任意に変えることができる。
【０２２０】
この携帯電話は、音声出力部３００５、操作キー３００６、電源スイッチ３００７、および音声入力部３００８を有している。
【０２２１】
図１５（Ｂ）に示す電子機器は、携帯書籍（電子書籍）であり、本体３１０１、表示部３１０２および３１０３、記憶媒体３１０４、操作スイッチ３１０５、ならびにアンテナ３１０６を備えている。
【０２２２】
図１５（Ｃ）に示す電子機器は、ディスプレイ（表示装置）であり、本体３２０１、支持台３２０２、表示部３２０３を備えている。
【０２２３】
本発明を上記の電子機器に適用することにより、触媒元素を用いた良好な結晶性を有する結晶質ケイ素膜を形成することができ、更に十分に触媒元素をゲッタリングできるため、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとの特性を向上させ、信頼性の高い、安定した回路特性の良好なＣＭＯＳ駆動回路を実現することができる。また、オフ動作時のリーク電流が問題となる画素におけるスイッチングＴＦＴや、アナログスイッチ部のサンプリング回路のＴＦＴ等でも、触媒元素の偏析によると考えられるリーク電流の発生を十分に抑制することができる。その結果、表示ムラのない良好な表示が可能になる。また表示ムラがない良好な表示であるため、光源を必要以上に使用する必要がなく無駄な消費電力を低減することができ、低消費電力化も可能な電子機器（携帯電話、携帯書籍、ディスプレイ）を実現することができる。
【０２２４】
以上のように、本発明の適用範囲は極めて広く、あらゆる電子機器に適用することが可能である。
【０２２５】
【発明の効果】
本発明によれば、触媒元素を用いて作製された良好な結晶性を有する結晶質半導体膜の素子領域における触媒元素、特にチャネル形成領域やチャネル形成領域とソース・ドレイン領域との接合部に残留する触媒元素の濃度を十分に低減することが可能になる。
【０２２６】
また、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとで触媒元素のゲッタリング効率を揃えることができるため、ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴの各々について充分なゲッタリングを実行することができ、良好な結晶質半導体膜を得ることができる。このような半導体膜を用いたＴＦＴを用いれば、リーク電流の発生を抑制することができ、且つ、信頼性も向上することができ、更に、特性ばらつきも少ない安定した特性の高性能半導体素子が実現できる。
【０２２７】
本発明によれば、ゲッタリングのための付加工程の数を低減することができ、製造工程の簡略化が図れる。その結果、良品率を大きく向上できると共に、半導体装置の製造コストを低減することができる。
【０２２８】
本発明によれば、性能に優れたＴＦＴを高い密度で集積した半導体装置を簡便な製造プロセスで提供することができる。
【０２２９】
特に、本発明を液晶表示装置に適用した場合、アクティブマトリクス基板に要求される画素スイッチングＴＦＴのスイッチング特性の向上、周辺駆動回路部を構成するＴＦＴに要求される高性能化・高集積化を同時に満足し、同一基板上にアクティブマトリクス部と周辺駆動回路部を構成するドライバモノリシック型アクティブマトリクス基板において、モジュールのコンパクト化、高性能化、低コスト化が図れる。
【図面の簡単な説明】
【図１】（Ａ）から（Ｇ）は、本発明の実施形態を示す工程断面図である。
【図２】（Ａ）から（Ｅ）は、本発明の実施例を示す工程断面図である。
【図３】（Ａ）から（Ｄ）は、本発明の実施例を示す工程断面図である。
【図４】本発明の実施例を示す断面図である。
【図５】本発明の実施例を示す平面図である。
【図６】本発明の実施例を示す断面図である。
【図７】（Ａ）は、本発明の実施例を示す上面図であり、（Ｂ）は、その断面図である。
【図８】本発明の実施例を示す平面図である。
【図９】本発明の実施例を示す平面図である。
【図１０】（Ａ）から（Ｄ）は、本発明の実施例を示す工程断面図である。
【図１１】（Ａ）から（Ｄ）は、本発明の実施例を示す平面図である。
【図１２】（Ａ）および（Ｂ）は、本発明の実施例を示す平面図である。
【図１３】（Ａ）から（Ｆ）は、本発明が適用される電子機器の一例を示す図である。
【図１４】（Ａ）から（Ｄ）は、本発明が適用される電子機器の一例を示す図である。
【図１５】（Ａ）から（Ｃ）は、本発明が適用される電子機器の一例を示す図である。
【符号の説明】
１１      ガラス基板
１２      窒化ケイ素膜からなる下地絶縁膜
１３      真性（Ｉ型）の非晶質ケイ素膜（ａ−Ｓｉ膜）
１３ａ    結晶質ケイ素膜
１３ｂ    結晶質ケイ素膜
１４      ニッケル
１５      レーザ光
１６      島状の結晶質ケイ素膜
１７      ゲート絶縁膜
１８      ゲート電極
１９      マスク
２０      希ガス元素
２１      ゲッタリング領域
【図１】
0004115153.tif 000002
【図２】
0004115153.tif 000003
【図３】
0004115153.tif 000004
【図４】
0004115153.tif 000005
【図５】
0004115153.tif 000006
【図６】
0004115153.tif 000007
【図７】
0004115153.tif 000008
【図８】
0004115153.tif 000009
【図９】
0004115153.tif 000010
【図１０】
0004115153.tif 000011
【図１１】
0004115153.tif 000012
【図１２】
0004115153.tif 000013
【図１３】
0004115153.tif 000014
【図１４】
0004115153.tif 000015
【図１５】
0004115153.tif 000016