(57)【特許請求の範囲】
【請求項１】
表示ラインに対応する複数の行電極と前記行電極に交差して配列された複数の列電極との交差部に放電セルが形成されたプラズマディスプレイパネルを、映像信号の各フィールドを構成する複数のサブフィールド毎に駆動するプラズマディスプレイパネルの駆動方法であって、
先頭サブフィールドを含み連続する少なくとも１つのサブフィールドからなるサブフィールド群の各サブフィールドは、前記映像信号に応じて前記放電セルを選択的に書込放電せしめて点灯放電セルモードに設定する選択書込アドレス行程を含み、
前記先頭サブフィールドを除く前記サブフィールド群内の各サブフィールド、及び前記サブフィールド群に後続するサブフィールドは、重み付けに応じた回数だけ繰り返し前記行電極に維持パルスを印加することにより、前記点灯放電セルモードにある放電セルのみを維持放電せしめる発光維持行程を含む一方、前記先頭サブフィールドは前記発光維持行程を含まず、
前記サブフィールド群に後続するサブフィールドのうちいずれか１のサブフィールドは、直前のサブフィールドにおいて維持放電がなされた放電セルのみを前記映像信号に応じて選択的に消去放電せしめて消灯放電セルモードに設定する選択消去アドレス行程を含み、
前記放電セルのうち、最低輝度レベルの次の輝度レベルの表示を担う放電セルでは、前記フィールドのうちの前記先頭サブフィールドのみで前記点灯放電セルモードに設定され、前記次の輝度レベルよりも大なる輝度レベルの表示を担う放電セルでは、前記フィールドのうちの前記先頭サブフィールド以降のサブフィールドを輝度レベルに応じて連続して前記点灯放電セルモードに設定することを特徴とする駆動方法。
【請求項２】
前記先頭サブフィールドは、前記選択書込アドレス行程と、前記点灯放電セルモードにある放電セルを消去放電せしめて消灯放電セルモードに移行せしめる消去行程と、のみからなることを特徴とする請求項１記載の駆動方法。
【請求項３】
前記先頭サブフィールドは、全放電セルを実質的に同時に書込放電せしめた後消去放電せしめるリセット行程と、前記選択書込アドレス行程と、前記点灯放電セルモードにある放電セルを消去放電せしめて消灯放電セルモードに移行せしめる消去行程と、のみからなることを特徴とする請求項１記載の駆動方法。
【請求項４】
前記リセット行程は、１つのフィールドの前記先頭サブフィールドのみに設けられていることを特徴とする請求項３記載の駆動方法。
【請求項５】
前記先頭サブフィールドを含み連続するサブフィールドからなるサブフィールド群は各々が選択書込アドレス行程を含む複数のサブフィールドからなることを特徴とする請求項１記載の駆動方法。
【発明の詳細な説明】
【０００１】
【発明が属する技術分野】
本発明は、マトリクス表示方式のプラズマディスプレイパネルの駆動方法に関する。
【０００２】
【従来の技術】
最近、２次元画像表示パネルとして、複数の放電セルがマトリクス状に配列されたプラズマディスプレイパネル（以下、ＰＤＰという）が注目されている。ＰＤＰは、ディジタル映像信号によって直接駆動され、その表現し得る輝度の階調数は、当該ディジタル映像信号に基づく各画素毎の画素データのビット数によって決まる。かかるＰＤＰの階調表示方法としては、１フィールドの表示期間を複数のサブフィールドに分割して各セルを駆動するサブフィールド法が知られている。かかるプラズマディスプレイパネルの駆動方法としては、例えば、特開２００１−３１２２４４号公報に開示されているものがある。
【０００３】
サブフィールド法においては、１フィールドの表示期間を複数のサブフィールドに分割する。各サブフィールドは、画素データに応じて各画素を点灯モード、又は消灯モードに設定して行くアドレス期間と、上記点灯モードにある画素のみをそのサブフィールドの重み付けに対応した期間だけ実際に点灯（発光）させる発光維持期間を含んでいる。すなわち、サブフィールド毎に、そのサブフィールド内において放電セルを発光させるか否かの設定が為され（アドレス期間）、点灯モードに設定された放電セルだけをそのサブフィールドに割り当てられている期間（発光維持期間）だけ発光させるのである。従って、１フィールド内では、発光状態となるサブフィールドと、消灯（非発光）状態となるサブフィールドが混在する場合が生じ、各サブフィールドで実施された発光期間の総和に応じた中間輝度が視覚されるのである。
【０００４】
図１は、ＰＤＰの発光駆動フォーマットの一例を模式的に示している。すなわち、映像信号における１フィールドは、１２個のサブフィールドＳＦ１〜ＳＦ１２に分割され、各サブフィールド毎にＰＤＰに対する駆動が実施される。この際、各サブフィールドは、入力映像信号に基づいてＰＤＰの各放電セルを"点灯放電セルモード"（すなわち、動作可能モード）及び"消灯放電セルモード"（すなわち、不動作モード）のいずれか一方に設定するアドレス行程Ｗcと、"点灯放電セルモード"にある放電セルのみを各サブフィールドの重み付けに対応した期間（回数）だけ発光させる発光維持行程Ｉcとからなる。ただし、先頭のサブフィールドＳＦ１においてのみで、ＰＤＰの全放電セルを"点灯放電セルモード"に初期化せしめる一斉リセット行程Ｒcを実行し、最後尾のサブフィールドＳＦ１２のみで消去行程Ｅを実行する。
【０００５】
図２は、画素データに後述する変換処理を行うことによって得られる画素駆動データＧＤ、これに対応する階調及び放電セルの発光駆動パターンを示している。映像信号をサンプリングすることによって、例えば８ビットの画素データＰＤが得られる。得られた画素データは、多階調化処理がなされ、現階調数を維持しつつもそのビット数を４ビットに削減した多階調化処理画素データＰＤSが生成される。多階調化処理画素データＰＤSは、図２に示されるが如き変換テーブルに従って第１〜第１２ビットからなる画素駆動データＧＤに変換される。これら第１〜第１２ビットの各々は、上記したサブフィールドＳＦ１〜ＳＦ１２の各々に対応するものである。
【０００６】
図３は、図２に示される発光駆動フォーマットに従って、ＰＤＰの行電極及び列電極に印加される各種駆動パルスの印加タイミングを示す図である。なお、選択消去法（１リセット１選択消去アドレス法）によって駆動がなされる場合を示している。
先ず、サブフィールドＳＦ１の一斉リセット行程Ｒcでは、負極性のリセットパルスＲＰxが行電極Ｘ1〜Ｘnに印加される。かかるリセットパルスＲＰxの印加と同時に、正極性のリセットパルスＲＰYが行電極Ｙ1〜Ｙ2に印加される。これらリセットパルスＲＰx及びＲＰYの印加に応じて、ＰＤＰの全放電セルがリセット放電し、各放電セル内には一様に所定量の壁電荷が形成される。これにより、全ての放電セルは"点灯放電セルモード"に初期化される。
【０００７】
次に、各サブフィールドのアドレス行程Ｗcでは、画素駆動データビットＤＢ（ＤＢ１〜ＤＢ１２）の論理レベルに対応した電圧を有する画素データパルスＤＰを発生する。なお、画素駆動データビットＤＢ１〜ＤＢ１２は、画素駆動データＧＤの第１〜１２ビット目に対応する。例えば、サブフィールドＳＦ１のアドレス行程Ｗｃでは、先ず、上記画素駆動データビットＤＢ１の内から第１行目に対応した分を抽出し、これらの論理レベルに対応したｍ個の画素データパルスからなる画素データパルス群ＤＰ１1を列電極Ｄ1〜Ｄmに印加する。画素駆動データビットＤＢ１の第２行目以降についても同様な動作を実行することによって、サブフィールドＳＦ１のアドレス行程Ｗcでは、１行分毎の画素データパルス群ＤＰ１i（ＤＰ１1〜ＤＰ１n）を順次列電極Ｄ1〜Ｄmに印加して行く。
【０００８】
更に、アドレス行程Ｗcでは、上述した如き画素データパルスＤＰの各印加タイミングと同一タイミングにて、負極性の走査パルスＳＰを行電極Ｙ1〜Ｙnへ順次印加する。この際、走査パルスＳＰが印加された行電極と、高電圧の画素データパルスが印加された列電極との交差部の放電セルにのみ放電（選択消去放電）が生じ、その放電セル内に残存していた壁電荷が選択的に消去される。
【０００９】
かかる選択消去放電により、一斉リセット行程Ｒcにおいて"点灯放電セルモード"に初期化された放電セルは、"消灯放電セルモード"に移行する。一方、上記選択消去放電の生起されなかった放電セルは、上記一斉リセット行程Ｒcにて初期化された状態、つまり"点灯放電セルモード"を維持する。
次に、各サブフィールドの発光維持行程Ｉcにおいては、図３に示すように、行電極Ｘi（Ｘ1〜Ｘn）及びＹi（Ｙ1〜Ｙn）に対して正極性の維持パルスＩＰ（ＩＰX及びＩＰY）が交互に印加される。ここで、発光維持行程Ｉcにおいて、維持パルスＩＰは、各サブフィールドＳＦ１〜ＳＦ１２毎の維持パルスＩＰの回数が所定の比率となるように印加される。例えば、図３に示す場合では、各サブフィールドの維持パルスＩＰの回数比は、ＳＦ１：ＳＦ２：ＳＦ３：・・・＝２：４：６：・・・であるように印加される。
【００１０】
この際、壁電荷が残留したままとなっている放電セル、すなわち上記アドレス行程Ｗcにおいて"点灯放電セルモード"に設定された放電セルのみが、上記維持パルスＩＰX及びＩＰYが印加される度に維持放電する。よって、"点灯放電セルモード"に設定された放電セルは、上述した如くサブフィールド毎に割り当てられた放電回数分だけ、その維持放電に伴う発光状態を維持する。
【００１１】
そして、最後尾のサブフィールドＳＦ１２のみで消去行程Ｅが実行される。かかる消去行程Ｅでは、正極性の消去パルスＡＰ（図示しない）を発生してこれを列電極Ｄ1〜Ｄmに印加する。更に、かかる消去パルスＡＰの印加タイミングと同時に負極性の消去パルスＥＰを発生してこれを行電極Ｙ1〜Ｙn各々に印加する。これら消去パルスＡＰ及びＥＰの同時印加により、ＰＤＰにおける全放電セル内において消去放電が生起され、全ての放電セル内に残存している壁電荷が消滅する。かかる消去放電により、ＰＤＰにおける全ての放電セルが"消灯放電セルモード"になるのである。
【００１２】
以上述べた駆動法では、いずれか１のサブフィールドにおいてのみ、直前のサブフィールドで発光状態にある放電セルのみを選択消去アドレス行程において選択的に消去放電せしめている。これにより、先頭のサブフィールドから順に点灯させ、Ｎ個（例えば、１２個）のサブフィールドでＮ＋１階調表示（例えば、１３階調表示）を行うようにしている。そして、各サブフィールドにおける維持放電の発光回数の合計によって入力画像信号に応じた階調表示を行うようにしている。
【００１３】
一方、人間の視覚特性は対数特性であるため、低輝度領域における階調変化に敏感である。上述の駆動法においては、最も低い階調表示のために使用されるサブフィールド（ＳＦ１）における維持発光回数（維持パルス数）は、次のサブフィールドにおける選択消去アドレス時に走査パルスＳＰが印加される行電極Ｙ上にマイナスの壁電荷が形成されている必要があるため、最少でも２回としなければならない。従って、これ以上に細かな階調表示（例えば、維持発光を１回とすること）は困難であった。
【００１４】
【発明が解決しようとする課題】
本発明は、上記の問題を解決するためになされたものであり、その目的とするところは、低輝度領域における階調表示能力を向上させることが可能なプラズマディスプレイパネルの駆動方法を提供することである。
【００１５】
【課題を解決するための手段】
本発明によるプラズマディスプレイパネルの駆動方法は、表示ラインに対応する複数の行電極と行電極に交差して配列された複数の列電極との交差部に放電セルが形成されたプラズマディスプレイパネルを、映像信号の各フィールドを構成する複数のサブフィールド毎に駆動するプラズマディスプレイパネルの駆動方法であって、
先頭サブフィールドを含み連続する少なくとも１つのサブフィールドからなるサブフィールド群の各サブフィールドは、映像信号に応じて放電セルを選択的に書込放電せしめて点灯放電セルモードに設定する選択書込アドレス行程を含み、当該サブフィールド群に後続するサブフィールドは、点灯放電セルモードにある放電セルのみを当該複数のサブフィールドの重み付けに応じた回数だけ繰り返し維持放電せしめる発光維持行程を含み、
当該サブフィールド群に後続するサブフィールドのうちいずれか１のサブフィールドは、直前のサブフィールドにおいて維持放電がなされた放電セルのみを映像信号に応じて選択的に消去放電せしめて消灯放電セルモードに設定する選択消去アドレス行程を含むことを特徴としている。
【００１６】
【発明の実施の形態】
以下、本発明の実施例を図を参照しつつ説明する。
［第１の実施例］
図４は、本発明によるディスプレイ装置の概略構成を示す図である。
尚、図４に示すディスプレイ装置は、表示デバイスとしてプラズマディスプレイパネルを搭載したプラズマディスプレイ装置である。このディスプレイ装置は、プラズマディスプレイパネル（ＰＤＰ）１０と、ＰＤＰ１０の駆動部から構成される。当該駆動部は、同期検出回路１１、駆動制御回路１２、Ａ／Ｄ変換器１４、データ変換回路３０、メモリ１５、アドレスドライバ１６、第１サスティンドライバ１７及び第２サスティンドライバ１８とから構成される。
【００１７】
ＰＤＰ１０は、アドレス電極としての列電極Ｄ1〜Ｄmと、これら列電極と直交して配列されている行電極Ｘ1〜Ｘn及び行電極Ｙ1〜Ｙnを備えている。ＰＤＰ１０では、これら行電極Ｘ及び行電極Ｙの一対にて１行分に対応した行電極を形成している。列電極Ｄ1〜Ｄmは、赤色発光駆動を担う列電極Ｄ1、Ｄ4、Ｄ7、・・・・、Ｄm-2と、緑色発光駆動を担う列電極Ｄ2、Ｄ5、Ｄ8、・・・・、Ｄm-1と、青色発光駆動を担う列電極Ｄ3、Ｄ6、Ｄ9、・・・・、Ｄmと、に区分される。赤色発光駆動を担う列電極Ｄ1、Ｄ4、Ｄ7、・・・・、Ｄm-2各々と、行電極Ｘ及びＹとの各交差部には、赤色で放電発光する赤色放電セルが形成されている。又、緑色発光駆動を担う列電極Ｄ2、Ｄ5、Ｄ8、・・・・、Ｄm-1と、行電極Ｘ及びＹとの各交差部には、緑色で放電発光する緑色放電セルが形成されている。更に、青色発光駆動を担う列電極Ｄ3、Ｄ6、Ｄ9、・・・・、Ｄmと、行電極Ｘ及びＹとの各交差部には、青色で放電発光する青色放電セルが形成されている。この際、表示ライン方向において互いに隣接している３つの放電セル、つまり、赤色放電セル、緑色放電セル、及び青色放電セルにて１画素を形成している。
【００１８】
同期検出回路１１は、アナログの映像信号中から垂直同期信号を検出したときに垂直同期信号Ｖを発生する。更に、同期検出回路１１は、かかる映像信号中から水平同期信号を検出した場合には水平同期信号Ｈを発生する。同期検出回路１１は、これら垂直同期信号Ｖ及び水平同期信号Ｈの各々を、駆動制御回路１２及び多階調化処理回路３１に供給する。Ａ／Ｄ変換器１４は、駆動制御回路１２から供給されたクロック信号に応じて上記映像信号をサンプリングし、これを各画素毎の、例えば８ビットの画素データＰＤに変換してデータ変換回路３０に供給する。
【００１９】
図５は、かかるデータ変換回路３０の内部構成を示す図である。データ変換回路３０は、多階調化処理回路３１及び駆動データ生成回路３２で構成される。
多階調化処理回路３１は、８ビットの画素データＰＤに対して誤差拡散処理及びディザ処理を施す。例えば、当該誤差拡散処理では、先ず、画素データＰＤの上位６ビット分を表示データ、残りの下位２ビット分を誤差データとする。そして、周辺画素各々に対応した当該画素データＰＤの各誤差データを重み付け加算したものを、上記表示データに反映させる。かかる動作により、原画素における下位２ビット分の輝度が上記周辺画素によって擬似的に表現され、それ故に８ビットよりも少ない６ビット分の表示データにて、上記８ビット分の画素データと同等の輝度階調表現が可能になる。そして、この誤差拡散処理によって得られた６ビットの誤差拡散処理画素データに対してディザ処理を施す。
【００２０】
ディザ処理では、互いに隣接する複数の画素を１画素単位とし、この１画素単位内の各画素に対応した上記誤差拡散処理画素データに夫々、互いに異なる係数値からなるディザ係数を夫々割り当てて加算してディザ加算画素データを得る。かかるディザ係数の加算によれば、上記１画素単位で眺めた場合には、上記ディザ加算画素データの上位４ビット分だけでも８ビットに相当する輝度を表現することが可能となる。そこで、多階調化処理回路３１は、当該ディザ加算画素データの上位４ビット分を多階調化画素データＰＤSとして駆動データ生成回路３２に供給する。
【００２１】
駆動データ生成回路３２は、当該４ビットの多階調化処理画素データＰＤSを図６に示されるが如き変換テーブルに従って第１〜第１２ビットからなる画素駆動データＧＤに変換する。これら第１〜第１２ビットの各々は、サブフィールドＳＦ１〜ＳＦ１２各々に対応するものである。後述するように、本実施例においては、サブフィールドＳＦ１〜ＳＦ３におけるアドレス行程は選択書込アドレスを用い、ＳＦ４〜ＳＦ１２におけるアドレス行程は選択消去アドレスＷＩを用いている。従って、第１〜第１３階調（階調１〜１３）に関して、ＳＦ１〜ＳＦ３に対応する画素駆動データＧＤの第１〜第３ビットを図６に示すように変換するとともに、ＳＦ４〜ＳＦ１２に対応する第４〜第１２ビットを反転させている。この変換過程を順を追って説明すると、例えば、画素データＰＤSが"００１０"（階調３）の場合、まず、"００１０"を"００１０００００００００"に拡張する。次に、第１〜第３ビットについて、図６の変換テーブルに示すように変換して"１１００００００００００"が得られ、さらに第４〜第１２ビットを反転させて"１１００１１１１１１１１１"と変換する。また、画素データＰＤSが"０１００"（階調５）の場合、"０１００"を"００００１０００００００"に拡張した後、上記と同様にしてこれを"１１１１０１１１１１１"に変換する。
【００２２】
このように、多階調化処理回路３１及び駆動データ生成回路３２によれば、８ビットで２５６階調を表現し得る画素データＰＤは、図６に示されるが如き全部で１３パターンからなる１２ビットの画素駆動データＧＤに変換される。
メモリ１５は、駆動制御回路１２から供給されてくる書込信号に従って上記画素駆動データＧＤを順次書き込んで記憶する。かかる書込動作により、１画面（ｎ行、ｍ列）分の画素駆動データＧＤ11〜ＧＤnmの書き込みが終了すると、メモリ１５は、駆動制御回路１２から供給されてくる読出信号に応じて、画素駆動データＧＤ11〜ＧＤnm各々を同一ビット桁同士にて１行分毎に順次読み出してアドレスドライバ１６に供給する。すなわち、メモリ１５は、各々が１２ビットからなる１画面分の画素駆動データＧＤ11〜ＧＤnmを、
ＤＢ１11-nm：画素駆動データＧＤ11-nmの第１ビット目
ＤＢ２11-nm：画素駆動データＧＤ11-nmの第２ビット目
ＤＢ３11-nm：画素駆動データＧＤ11-nmの第３ビット目
ＤＢ４11-nm：画素駆動データＧＤ11-nmの第４ビット目
ＤＢ５11-nm：画素駆動データＧＤ11-nmの第５ビット目
ＤＢ６11-nm：画素駆動データＧＤ11-nmの第６ビット目
ＤＢ７11-nm：画素駆動データＧＤ11-nmの第７ビット目
ＤＢ８11-nm：画素駆動データＧＤ11-nmの第８ビット目
ＤＢ９11-nm：画素駆動データＧＤ11-nmの第９ビット目
ＤＢ１０11-nm：画素駆動データＧＤ11-nmの第１０ビット目
ＤＢ１１11-nm：画素駆動データＧＤ11-nmの第１１ビット目
ＤＢ１２11-nm：画素駆動データＧＤ11-nmの第１２ビット目
の如く１２分割した画素駆動データビットＤＢ１11-nm〜ＤＢ１２11-nmとして認識する。そして、これらＤＢ１11-nm、ＤＢ２11-nm、・・・・、ＤＢ１２11-nm各々を、駆動制御回路１２から供給された読出信号に従って１行分毎に順次読み出してアドレスドライバ１６に供給するのである。
【００２３】
駆動制御回路１２は、上記水平同期信号Ｈ及び垂直同期信号Ｖに同期して、上記Ａ／Ｄ変換器１４に対するクロック信号、及びメモリ１５に対する書込・読出信号を発生する。
更に、駆動制御回路１２は、図７に示されるが如き発光駆動フォーマットに従って、ＰＤＰ１０を駆動させるべき各種タイミング信号をアドレスドライバ１６、第１サスティンドライバ１７及び第２サスティンドライバ１８各々に供給する。
【００２４】
図７に示される発光駆動フォーマットは、映像信号における１フィールドを１２個のサブフィールドＳＦ１〜ＳＦ１２に分割し、各サブフィールド毎にＰＤＰ１０に対する駆動パターンを示している。駆動制御回路１２は、図６に示される第１〜第１２ビットからなる画素駆動データＧＤに基づいてサブフィールドＳＦ１〜ＳＦ１２の各々の発光パターンを確定する。この際、各サブフィールドは、入力映像信号に基づいてＰＤＰ１０の各放電セルを"点灯放電セルモード"（すなわち、動作可能モード）にする選択書込アドレス行程（ＷＯ）又は"消灯放電セルモード"（すなわち、不動作モード）にする選択消去アドレス行程（ＷＩ）、"点灯放電セルモード"にある放電セルのみを各サブフィールドの重み付けに対応した期間(回数)だけ発光させる発光維持行程（Ｉc）、リセット行程（Ｒc）、及び消去行程（Ｅ）の組合せにより構成される。より具体的には、図６の変換テーブル及び図７の発光駆動フォーマットに示すように、ＳＦ１〜ＳＦ３におけるアドレス行程を選択書込アドレスＷＯとし、ＳＦ４〜ＳＦ１２におけるアドレス行程を選択消去アドレスＷＩとしている。また、ＳＦ１は、リセット行程Ｒc、選択書込アドレス行程ＷＯ及び消去行程Ｅで構成し、維持発光行程Ｉcを設けていない。ＳＦ２は、選択書込アドレス行程ＷＯ、維持発光行程Ｉc及び消去行程Ｅで構成している。ＳＦ３は、選択書込アドレス行程ＷＯ、維持発光行程Ｉcのみで構成し、消去行程Ｅを設けていない。ＳＦ４〜ＳＦ１２は、選択消去アドレス行程ＷＩ及び維持発光行程Ｉcで構成され、最後尾のサブフィールドＳＦ１２において消去行程Ｅが実行される。
【００２５】
図８は、図７に示される発光駆動フォーマットに従って、アドレスドライバ１６、第１サスティンドライバ１７及び第２サスティンドライバ１８各々が、ＰＤＰ１０の行電極及び列電極に印加する各種駆動パルスの印加タイミングを示すタイムチャートである。また、第２〜第５階調について、パルス印加に対応する放電状態が下段に示されている。
【００２６】
先ず、サブフィールドＳＦ１の一斉リセット行程Ｒcでは、第２サスティンドライバ１８が、図８に示されるが如き正極性のリセットパルスＲＰYを行電極Ｙ1〜Ｙnに印加する。ＲＰYの印加に応じて、ＰＤＰ１０の全放電セルがリセット放電する。リセットパルスＲＰYは矩形波パルスではなく、維持放電パルスに比べて緩やかな立ち上がり、立ち下がり波形を有する。かかる波形のリセットパルスＲＰYの印加によって、リセット行程Ｒcにおける全面書き込み放電（ＰR1）、全面消去放電（ＰR2）は微弱である。従って、これらの放電ＰR1，ＰR2によっては低輝度領域においても階調表示に悪影響を生じることはない。このリセット行程Ｒcにより、各放電セル内には一様に所定量の壁電荷が形成され、これによって、全ての放電セルは"消灯放電セルモード"に初期化される。
【００２７】
次に、サブフィールドＳＦ１の選択書込アドレス行程ＷＯでは、第１サスティンドライバ１７により正極性の所定電圧が行電極Ｘ1〜Ｘnに印加される。次に、アドレスドライバ１６が、メモリ１５から供給された画素駆動データビットＤＢの論理レベルに対応した電圧を有する画素データパルスを発生する。例えば、アドレスドライバ１６は、画素駆動データビットＤＢの論理レベルが"１"である場合には高電圧の画素データパルスを生成し、"０"である場合には低電圧(０ボルト)の画素データパルスを生成する。この際、アドレスドライバ１６は、１行分の画素データパルスからなる画素データパルス群ＤＰを列電極Ｄ1〜Ｄmに印加して行く。サブフィールドＳＦ１のアドレス行程ＷＯでは、先ず、上記画素駆動データビットＤＢ１11-nmの内から第１行目に対応した分、つまりＤＢ１11-1mを抽出し、これらＤＢ１11-1m各々の論理レベルに対応したｍ個分の画素データパルスからなる画素データパルス群ＤＰ１1を列電極Ｄ1〜Ｄmに印加する。次に、かかる画素駆動データビットＤＢ１11-nmの内の第２行目に対応した分であるＤＢ１21-2mを抽出し、これらＤＢ１21-2m各々の論理レベルに対応したｍ個分の画素データパルスからなる画素データパルス群ＤＰ１2を列電極Ｄ1〜Ｄmに印加する。以下、同様にして、サブフィールドＳＦ１のアドレス行程Ｗcでは、１行分毎の画素データパルス群ＤＰ１3〜ＤＰ１nを順次列電極Ｄ1〜Ｄmに印加して行く。
【００２８】
更に、アドレス行程ＷＯでは、第２サスティンドライバ１８が、上述した如き画素データパルス群ＤＰの各印加タイミングと同一タイミングにて、図８に示されるが如き負極性の走査パルスＳＰを発生し、これを行電極Ｙ1〜Ｙnへと順次印加して行く。この際、走査パルスＳＰが印加された行電極と、高電圧の画素データパルスが印加された列電極との交差部の放電セルにのみ放電（選択書込放電）による発光ＰWが生じ、"点灯放電セルモード"に移行する。尚、図においては、第１行電極Ｙ1の選択書込放電ＰWの発光タイミングを示している。
【００２９】
アドレス行程ＷＯが終了した後、全面消去行程Ｅが実行される。消去行程Ｅでは、第１サスティンドライバ１７により正極性の所定電圧ＥXが行電極Ｘ1〜Ｘnに印加されるとともに、第２サスティンドライバ１８により正極性の消去パルスＥＰYが行電極Ｙ1〜Ｙn各々に印加される。これら消去パルスの印加により、ＰＤＰ１０における全放電セルの消去放電ＰEが生起され、全ての放電セル内に残存している壁電荷が消滅する。かかる消去放電により、ＰＤＰ１０における全ての放電セルが"消灯放電セルモード"になるのである。
【００３０】
上記したように、サブフィールドＳＦ１においては、１回の書込放電発光ＰWが階調表示の発光として用いられる。
サブフィールドＳＦ２においては、まず、ＳＦ１の場合と同様にして選択書込アドレス行程ＷＯが実行され、画素駆動データビットＤＢが画素の点灯を指定する発光論理レベル（"１"）である場合に選択書込放電による発光ＰWが生じる。
【００３１】
次に、発光維持行程Ｉcが実行される。すなわち、第２サスティンドライバ１８により行電極Ｙ1〜Ｙnにほぼ同時に正極性の発光維持パルス（サスティンパルス）ＩＰYが１回印加される。この際、壁電荷が残留したままとなっている放電セル、すなわち上記アドレス行程ＷＯにおいて"点灯放電セルモード"に設定された放電セルのみが、当該維持パルスＩＰYの印加によって維持放電し、発光（ＰW）が生じる。
【００３２】
発光維持行程Ｉcの後、第１サスティンドライバ１７によって行電極Ｘ1〜Ｘnに正極性の消去パルスＥＰXが印加され、全面消去行程Ｅが実行される。これにより全ての放電セルは"消灯放電セルモード"になる。
上記したように、サブフィールドＳＦ２においては、１回の書込放電発光ＰW及び１回の維持放電発光ＰS、合計２回の放電発光が階調表示の発光として用いられる。
【００３３】
サブフィールドＳＦ３においては、ＳＦ１及びＳＦ２の場合と同様にして選択書込アドレス行程ＷＯが実行され、選択書込放電による発光ＰWが生じる。次に、発光維持行程Ｉcが実行される。すなわち、第１サスティンドライバ１７及び第２サスティンドライバ１８により図８に示すように、行電極Ｘ1〜Ｘn及びＹ1〜Ｙnに正極性の維持パルスＩＰX及びＩＰYが交互に印加される。維持パルスＩＰXは１回、ＩＰYは２回印加され、合計３回の維持放電発光ＰSが生じる。
【００３４】
上記したように、サブフィールドＳＦ３においては、１回の書込放電発光ＰW及び３回の維持放電発光ＰS、合計４回の放電発光が階調表示の発光として用いられる。
サブフィールドＳＦ４〜ＳＦ１２においては、上述したように、選択消去アドレス行程ＷＩ及び維持発光行程Ｉcが実行される。より詳細には、行電極Ｘ1〜Ｘnには電圧を印加せず、画素データパルスＤＰの各印加タイミングと同一のタイミングにて、負極性の走査パルスＳＰを行電極Ｙ1〜Ｙnへ順次印加する。この際、走査パルスＳＰが印加された行電極と、高電圧の画素データパルスが印加された列電極との交差部の放電セルにのみ微弱な放電（すなわち、選択消去放電ＰI）が生じ、その放電セル内に残存していた壁電荷が選択的に消去される。かかる選択消去放電により、"点灯放電セルモード"にあった放電セルは、"消灯放電セルモード"に移行する。一方、選択消去放電の生起されなかった放電セルは、"点灯放電セルモード"を維持する。
【００３５】
次に、各サブフィールドの発光維持行程Ｉcにおいては、図８に示すように、行電極Ｘ1〜Ｘn及びＹ1〜Ｙnに対して正極性の維持パルスＩＰX及びＩＰYが交互に印加される。ここで、発光維持行程Ｉcにおいて、各サブフィールドＳＦ４〜ＳＦ１２毎に所定回数の維持パルスＩＰが印加される。例えば、図６に示す場合では、サブフィールドＳＦ４〜ＳＦ１２の各々の維持パルスＩＰの回数は、（ＳＦ４，ＳＦ５，ＳＦ６，ＳＦ７，ＳＦ８，ＳＦ９，ＳＦ１０，ＳＦ１１，ＳＦ１２）＝（６，１２，１４，２０，２５，３３，４０，４８，５０）である。なお、サブフィールドＳＦ２，ＳＦ３，ＳＦ４〜ＳＦ１２の各々の維持パルスＩＰの回数はこれに限らず、種々の条件に応じて適宜定めることができる。
【００３６】
この際、壁電荷が残留したままとなっている放電セル、すなわち"点灯放電セルモード"に維持された放電セルのみが、上記維持パルスＩＰX及びＩＰYが印加される度に維持放電する。よって、"点灯放電セルモード"に設定された放電セルは、上述した如くサブフィールド毎に割り当てられた放電回数分だけ、その維持放電に伴う発光状態を維持する。
【００３７】
そして、最後尾のサブフィールドＳＦ１２（図示しない）のみで消去行程Ｅが実行される。かかる消去行程Ｅでは、正極性の消去パルスＡＰを発生してこれを列電極Ｄ1〜Ｄmに印加する。更に、かかる消去パルスＡＰの印加タイミングと同時に負極性の消去パルスＥＰを発生してこれを行電極Ｙ1〜Ｙn各々に印加する。これら消去パルスＡＰ及びＥＰの同時印加により、ＰＤＰにおける全放電セル内において消去放電が生起され、全ての放電セル内に残存している壁電荷が消滅する。かかる消去放電により、ＰＤＰにおける全ての放電セルが"消灯放電セルモード"になるのである。
【００３８】
よって、上記した駆動方法によれば、選択消去アドレス行程ＷＩのなされるサブフィールドＳＦ４〜ＳＦ１２において"点灯放電セルモード"に維持された放電セルのみが、その後の発光維持行程Ｉcにおいて上述した如き回数だけ発光を繰り返す。ここで、各放電セルが"消灯放電セルモード"に設定されるのは、画素駆動データＧＤによって決まる。画素駆動データＧＤの各ビットが消灯を表す論理レベル"０"である場合には、そのビット桁に対応したサブフィールドのアドレス行程ＷＩにおいて選択消去放電が生起され、放電セルは"消灯放電セルモード"に設定される。一方、そのビットの論理レベルが"１"である場合には、上記選択消去放電は生起されないので、現状を維持する。サブフィールドＳＦ４〜ＳＦ１２の内で放電セルを"消灯放電セルモード"から"点灯放電セルモード"に移行させることが出来る機会は無いから、サブフィールドＳＦ４〜ＳＦ１２のいずれか１のアドレス行程ＷＩにおいて一旦"消灯放電セルモード"に移行した放電セルが再び"点灯放電セルモード"に移行することはない。よって、サブフィールドＳＦ４以降においては、図６中の黒丸に示されるサブフィールドにおいて選択消去放電が生起されるまでの間だけ"点灯放電セルモード"を維持する。そして、その間に存在する白丸にて示されるサブフィールド各々の発光維持行程Ｉcにおいて上述した如き回数だけ発光を行うのである。従って、ＳＦ１〜ＳＦ３における選択書込放電及びＳＦ２〜ＳＦ１２における維持放電の総数によって中間調の輝度が表現される。
【００３９】
つまり、図６に示す如き１３種類のデータパターンを有する画素駆動データＧＤによれば、
［0：1：3：7：13：25：39：59：84：117：157：205：255]
なる１３階調の中間輝度を表現できるのである。
従って、本発明によれば、低消費電力及び高いコントラスト性能を有し、また偽輪郭の発生を防止できるという１リセット１アドレス法の利点をそのまま保持し、低輝度領域における階調を微細に調整でき、階調表示能力を向上させることが可能となる。
【００４０】
［第２の実施例］
本発明の第２の実施例について、図９乃至図１１を用いて以下に説明する。図９は、ＰＤＰ１０の駆動データの変換テーブル及び発光駆動パターンを示し、図１０は、発光駆動フォーマットである。また、図１１は、ＰＤＰ１０の行電極及び列電極に印加される各種駆動パルスの印加タイミングを示すタイムチャートである。
【００４１】
本実施例が第１の実施例と異なるのは、図９及び図１０に示すように、ＳＦ１及びＳＦ２におけるアドレス行程を選択書込アドレスＷＯとし、ＳＦ３〜ＳＦ１２におけるアドレス行程を選択消去アドレスＷＩとしている点にある。より具体的には、図１０及び図１１に示すように、ＳＦ１は、リセット行程Ｒc、選択書込アドレス行程ＷＯ及び消去行程Ｅで構成し、維持発光行程Ｉcを設けていない。ＳＦ２は、選択書込アドレス行程ＷＯ、維持発光行程Ｉcのみで構成し、消去行程Ｅを設けていない。ＳＦ３〜ＳＦ１２は、選択消去アドレス行程ＷＩ及び維持発光行程Ｉcで構成され、最後尾のサブフィールドＳＦ１２のみにおいて消去行程Ｅが実行される。
【００４２】
図１１は、図９に示される発光駆動フォーマットに従って、アドレスドライバ１６、第１サスティンドライバ１７及び第２サスティンドライバ１８各々が、ＰＤＰ１０の行電極及び列電極に印加する各種駆動パルスの印加タイミングを示す、図８同様のタイムチャートである。また、第１〜第４階調について、パルス印加に対応する放電状態が下段に示されている。
【００４３】
尚、上述した実施例では、ＳＦ１〜ＳＦ３、又はＳＦ１及びＳＦ２のアドレス行程を選択書込アドレスとしたが、ＳＦ１のみのアドレス行程を選択書込アドレスとしてもよい。この場合、ＳＦ１は、リセット行程Ｒc（全面書込み＋全面消去）、選択書込アドレス行程、維持発光行程Ｉc（維持パルス数２個）のみで構成される。
【００４４】
また、上述した実施例では、１フィールドにおける先頭サブフィールドＳＦ１のアドレス行程に先立ってリセット行程Ｒcを設けるようにしているが、各フィールド毎にではなく、複数フィールド毎に１回設けるようにしてもよい。あるいは、リセット行程を設けなくてもよい。この場合、階調表示に直接関係しない放電発光回数が少なくなるためコントラストがより一層向上する。
【００４５】
また、上記したように、リセットパルスの立ち上がり、立ち下がり波形、又は消去パルスの立ち上がり、立ち下がり波形を維持放電パルスよりも緩やかにしているので、リセット行程における全面書き込み放電、全面消去放電、又はアドレス行程後の消去放電は微弱な放電となっている。従って、これらの放電発光によっては低輝度領域における階調表示に悪影響を生じることはない。
【００４６】
【発明の効果】
以上詳細に説明したように、本発明によれば、低輝度領域における階調を微細に調整でき、階調表示能力を向上させることが可能となる。また、低消費電力及び高いコントラスト性能を有し、また偽輪郭の発生を防止できるという利点も有する。
【図面の簡単な説明】
【図１】１リセット１アドレス法によるＰＤＰの発光駆動フォーマットの一例を模式的に示す図である。
【図２】画素データの変換処理によって得られる画素駆動データＧＤ、これに対応する階調及び放電セルの発光駆動パターンを示す図である。
【図３】図２に示される発光駆動フォーマットに従って、ＰＤＰの行電極及び列電極に印加される各種駆動パルスの印加タイミングを示す図である。
【図４】本発明によるディスプレイ装置の概略構成を示す図である。
【図５】図４に示すデータ変換回路の内部構成を示す図である。
【図６】本発明の第１の実施例による多階調化画素データＰＤS、画素駆動データＧＤ、これに対応する階調及び放電セルの発光駆動パターンを示す図である。
【図７】本発明の第１の実施例による発光駆動フォーマットを示す図である。
【図８】本発明の第１の実施例において、アドレスドライバ、第１サスティンドライバ及び第２サスティンドライバが、ＰＤＰの行電極及び列電極に印加する各種駆動パルスの印加タイミングを示すタイムチャートである。
【図９】本発明の第２の実施例による多階調化画素データＰＤS、画素駆動データＧＤ、これに対応する階調及び放電セルの発光駆動パターンを示す図である。
【図１０】本発明の第２の実施例による発光駆動フォーマットを示す図である。
【図１１】本発明の第２の実施例において、ＰＤＰの行電極及び列電極に印加される各種駆動パルスの印加タイミングを示すタイムチャートである。
【主要部分の符号の説明】
１０  ＰＤＰ
１１  同期検出回路
１２  駆動制御回路
１４  Ａ／Ｄ変換器
１５  メモリ
１６  アドレスドライバ
１７  第１サスティンドライバ
１８  第２サスティンドライバ
３０  データ変換回路
３１  多階調化処理回路
３２  駆動データ生成回路
【図１】
0004146126.tif 000002
【図２】
0004146126.tif 000003
【図３】
0004146126.tif 000004
【図４】
0004146126.tif 000005
【図５】
0004146126.tif 000006
【図６】
0004146126.tif 000007
【図７】
0004146126.tif 000008
【図８】
0004146126.tif 000009
【図９】
0004146126.tif 000010
【図１０】
0004146126.tif 000011
【図１１】
0004146126.tif 000012