(57)【特許請求の範囲】
【請求項１】
絶縁基板上にゲート線と、このゲート線と交差するよう配線される信号線と、前記ゲート線及び前記信号線の交点に配列され少なくとも、チャネル領域を挟みソース領域及びドレイン領域を有する半導体層、前記ゲート線と一体のゲート電極、前記ソース領域に接続されるソース電極並びに前記ドレイン領域に接続されるドレイン電極を有するスイッチング素子と、前記ゲート線と補助容量を形成する補助容量電極と、前記スイッチング素子及び前記補助容量電極を被覆する有機樹脂絶縁膜と、この有機樹脂絶縁膜上の前記ゲート線及び前記信号線に囲まれる領域にマトリクス状に配置され前記有機樹脂絶縁膜に形成されたスルーホールを介して前記ソース電極に接続される複数の画素電極を有するアレイ基板と、
前記アレイ基板に間隙を隔てて対向配置される対向基板と、
前記アレイ基板及び前記対向基板間に封入される液晶組成物とを具備する液晶表示装置において、
前記補助容量電極が前記ソース電極と共通のスルーホールを介して前記有機樹脂絶縁膜より露出され、かつ前記ソース電極に接続された画素電極と前記ゲート線を挟んで隣接する他の画素電極に対し前記スルーホールを介して接続されている事を特徴とするアクティブマトリクス型液晶表示素子。
【請求項２】
ソース電極はゲート線と重畳する位置まで延在される事を特徴とする請求項１に記載のアクティブマトリクス型液晶表示素子。
【請求項３】
スルーホールはゲート線の内側の領域上に形成される事を特徴とする請求項２に記載のアクティブマトリクス型液晶表示素子。
【請求項４】
有機樹脂絶縁膜とソース電極及び補助容量電極の層間には無機絶縁膜が形成され、前記ソース電極及び前記補助容量電極はそれぞれに対応して形成されたスルーホールを介して前記無機絶縁膜より露出される事を特徴とする請求項１に記載のアクティブマトリクス型液晶表示素子。
【請求項５】
有機樹脂絶縁膜は着色層であることを特徴とする請求項１乃至請求項４のいずれかに記載のアクティブマトリクス型液晶表示素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電極基板間に液晶組成物を保持して成る液晶表示素子において、マトリクス状に配列されたスイッチング素子にて画素電極を駆動するアクティブマトリクス型液晶表示素子に関する。
【０００２】
【従来の技術】
近年、薄型軽量且つ高密度大容量でありながら高機能更には高精細を得る液晶表示素子の開発が図られ、特に高開口率化のために、透明な画素電極を、薄膜トランジスタ（以下ＴＦＴと称する。）や金属・絶縁膜・金属（ＭＩＭ）素子等のスイッチング素子を覆うように配置して成る、画素上置き構造の液晶表示素子が注目されている。更にカラーフィルタとのずれを考慮する必要が無く製造歩留まりの向上を得られるため、画素電極下に有機樹脂絶縁膜を形成して成るカラーフィルター一体型のアレイ基板を用いて成るアクティブマトリクス型液晶表示素子の開発が成されていた。
【０００３】
このようなカラーフィルター一体型のアレイ基板を用いて成るアクティブマトリクス型液晶表示素子は、従来図７及び図８に示す様に形成されていた。即ち液晶表示素子１のアレイ基板２は、カラーフィルタである有機樹脂絶縁膜１１と一体的に形成され、アレイ基板２上の信号線３とゲート線４の交差部には、画素電極６のスイッチング素子であるＴＦＴ７が形成されている。ＴＦＴ７のソース電極８及び前段の画素電極６ａは、透明絶縁膜１０と有機樹脂絶縁膜１１を貫通する第１のスルーホール１２を介して電気的に接続され、ゲート線４と補助容量を形成する補助容量電極１３及び次段の画素電極６ｂは、透明絶縁膜１０と有機樹脂絶縁膜１１を貫通する第２のスルーホール１４を介して電気的に接続されている。
【０００４】
又ー般的に、カラー表示を得るための十分な色純度のカラーフィルターを得るためには、カラーフィルタを構成する有機樹脂絶縁膜の膜厚を約３μｍと厚くする必要がある。
【０００５】
【発明が解決しようとする課題】
従来画素電極上置きタイプのカラーフィルター一体型のアレイ基板にあっては、有機樹脂絶縁膜を貫通する２個のスルーホールを介して前段の画素電極及びソース電極或いは次段の画素電極及び補助容量電極を夫々電気的に接続していた。一方カラーフィルタを構成する有機樹脂絶縁膜の膜厚は、良好なカラー表示を行うための十分な色純度のカラーフィルターを得るためには、約３μｍと厚くする必要がある。
【０００６】
このため厚膜の有機樹脂絶縁膜を貫通して成るスルーホールは、その加工が難しく、貫通穴を完全に形成できずに形成不良を発生し、点欠陥などの表示不良を発生し易く、液晶表示素子の表示品位の低下を来たすという問題を生じていた。しかも、従来のアレイ基板にあっては加工の難しい厚膜の有機樹脂絶縁膜におけるスルーホールを１画素電極当たり２個必要とすることから、スルーホールの形成不良によるアレイ基板の歩留まりを一層低下していた。
【０００７】
又有機樹脂絶縁膜が厚膜であることからスルーホール径の最小加工寸法は１０μｍ以上と大きく、このようなアレイ基板を用いた液晶表示素子は開口率が低下し、明るさ及びコントラストの低下により表示品位が著しく低下するという問題も生じていた。
【０００８】
このため本発明は上記課題を解決するもので、有機樹脂絶縁膜を貫通するスルーホールを介して前段の画素電極とソース電極或いは次段の画素電極と補助容量電極とを電気的に接続する際に、スルーホールの形成不良を防止し、点欠陥などの表示不良による表示品位の低下を防止しすると共に、スルーホールにより、液晶表示領域の開口率が低下するのを防止し、表示画像の明るさ及びコントラストの向上を図り高品位の表示を行う事が出来るアクティブマトリクス型液晶表示素子を提供する事を目的とする。
【０００９】
【課題を解決するための手段】
本発明は上記課題を解決する為、絶縁基板上にゲート線と、このゲート線と交差するよう配線される信号線と、前記ゲート線及び前記信号線の交点に配列され少なくとも、チャネル領域を挟みソース領域及びドレイン領域を有する半導体層、前記ゲート線と一体のゲート電極、前記ソース領域に接続されるソース電極並びに前記ドレイン領域に接続されるドレイン電極を有するスイッチング素子と、前記ゲート線と補助容量を形成する補助容量電極と、前記スイッチング素子及び前記補助容量電極を被覆する有機樹脂絶縁膜と、この有機樹脂絶縁膜上の前記ゲート線及び前記信号線に囲まれる領域にマトリクス状に配置され前記有機樹脂絶縁膜に形成されたスルーホールを介して前記ソース電極に接続される複数の画素電極を有するアレイ基板と、前記アレイ基板に間隙を隔てて対向配置される対向基板と、前記アレイ基板及び前記対向基板間に封入される液晶組成物とを具備する液晶表示装置において、前記補助容量電極が前記ソース電極と共通のスルーホールを介して前記有機樹脂絶縁膜より露出され、かつ前記ソース電極に接続された画素電極と前記ゲート線を挟んで隣接する他の画素電極に対し前記スルーホールを介して接続されているものである。
【００１０】
上記構成により本発明は、有機樹脂絶縁膜を貫通してソース電極から補助容量電極に達する単一のスルーホールを形成して、この単一スルーホールを介して前段の画素電極とソース電極或いは次段の画素電極と補助容量電極との電気的な接続を行い、厚膜の有機樹脂絶縁膜に形成する１画素電極当たりのスルーホールの数を１個にして加工数を低減し、しかも単一のスルーホールの加工寸法の拡大により加工性を良くする事により、製造歩留まりの向上を図り、スルーホール形成不良による点欠陥を防止して液晶表示素子の表示品位の向上を図るものである。又スルーホールをゲート線上に配置する事により、液晶表示素子の開口率を拡大し、表示画像の明るさ及びコントラストを向上して表示品位の向上を図るものである。
【００１１】
【発明の実施の形態】
以下、本発明の実施の形態を図１乃至図４を参照して説明する。１７はアクティブマトリクス型の液晶表示素子であり、画素電極４４のスイッチング素子として画素ＴＦＴ１８を用いるアレイ基板２０と、対向基板２１との間に、配向膜２２、２３を介して液晶組成物であるネマティック液晶２４を封入して成っている。又、２６、２７は、アレイ基板２０及び対向基板２１の外側に夫々貼着される偏光板である。
【００１２】
アレイ基板２０は、透明なガラス等からなる透明絶縁基板２８上に多結晶シリコンからなるチャネル領域３０ａ、多結晶シリコンを低抵抗化して成るソース領域３０ｂ及びドレイン領域３０ｃを有する半導体層３０がパターン形成され、その上に膜厚１００ｎｍの酸化シリコン（ＳｉＯｘ）等からなるゲート絶縁膜３１を介し、厚さ４００ｎｍのタンタル（Ｔａ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、銅（Ｃｕ）等金属あるいはこれ等金属の単体又はその積層膜或いは合金膜からなりゲート電極３２を一体的に形成して成るゲート線３３がパターン形成されている。
【００１３】
これ等の上に成膜される膜厚５００ｎｍの酸化シリコン（ＳｉＯｘ）等の絶縁膜からなる層間絶縁膜３４上には、厚さ５００ｎｍのタンタル（Ｔａ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、銅（Ｃｕ）等金属あるいはこれ等金属の単体又はその積層膜或いは合金膜からなるドレイン電極３６ａと一体の信号線３６、ソース電極３７、補助容量電極３８がパターン形成されている。ドレイン電極３６ａ及びソース電極３７は、コンタクトホール４０、４１を介しドレイン領域３０ｃ及びソース領域３０ｂに電気的に接続され、画素電極４４を駆動する画素ＴＦＴ１８を形成している。尚ソース電極３７は、このタクトホール４１からゲート線３３上方に達する様パターン形成されている。
【００１４】
これ等の上には、窒化シリコン（ＳｉＮｘ）等の絶縁膜からなる無機絶縁膜である透明保護絶縁膜４２及び有機樹脂絶縁膜である膜厚３μｍの緑（Ｇ）、青（Ｂ）、赤（Ｒ）の着色絶縁層４３が形成され、更に厚さ１００ｎｍのインジウム錫酸化物（以下ＩＴＯと略称する。）からなる画素電極４４がパターン形成されている。そして前段の画素電極４４ａは、着色絶縁層４３及び透明保護絶縁膜４２を貫通してソース電極３７及び補助容量電極３８に達するスルーホール４７を介しソース電極３７に接続し、次段の画素電極４４ｂも、スルーホール４７を介し補助容量電極３８に接続している。
【００１５】
一方対向基板２１は、透明なガラス等からなる透明絶縁基板４８上にＩＴＯからなる対向電極５０を有している。
【００１６】
次に図４を参照してアレイ基板２０の製造方法について述べる。先ず透明絶縁基板２８上にＣＶＤ法などによりアモルファスシリコン膜を５０ｎｍ被着して４５０℃で１時間炉アニールを行った後、ＸｅＣ１エキシマレーザを照射し、アモルファスシリコン膜を多結晶化して多結晶シリコン膜を形成する。その後に、多結晶シリコン膜をフォトエッチング法によりパターンニングして、表示領域内の画素ＴＦＴ１８の半導体層３０をパターン形成する。
【００１７】
次に、図４（ａ）に示すようにＣＶＤ法により透明絶縁基板２８の全面にゲート絶縁膜３１となる酸化シリコン（ＳｉＯｘ）膜を１００ｎｍ成膜する。続いて図４（ｂ）に示すようにゲート絶縁膜３１上にタンタル（Ｔａ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、銅（Ｃｕ）等金属あるいはこれ等金属の単体又はその積層膜或いは合金膜を成膜し、フォトエッチング法によりゲート電極３２及びゲート線３３をパターン形成する。次いでゲート電極３２をマスクとして半導体層３０のチャネル領域３０ａ両側にイオン注入やイオンドーピング法により不純物を注入して、ソース領域３０ｂ及びドレイン領域３０ｃを形成する。不純物の注入は、例えば加速電圧８０ｋｅＶで５×１０15atoms ／cm2 のドーズ量で、ＰＨ3 ／Ｈ2 （ホスフィン／水素）によりＰ（リン）を高濃度注入する。その後、透明絶縁基板２８をアニールすることにより不純物を活性化する。
【００１８】
更に図４（ｃ）に示すように、例えばＰＥＣＶＤ法を用いて透明絶縁基板２８の全面に層間絶縁膜３４を成膜し、フォトエッチング法により、層間絶縁膜３４に画素ＴＦＴ１８のドレイン領域３０ｃとソース領域３０ｂに至るコンタクトホール４０、４１を形成する。次に、タンタル（Ｔａ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、銅（Ｃｕ）等金属あるいはこれ等金属の単体又はその積層膜或いは合金膜を５００ｎｍ成膜し、図４（ｄ）に示すようにフォトエッチング法により所定の形状にパターニングし、ドレイン電極３６ａと一体の信号線３６、ソース電極３７、補助容量電極３８を形成する。これにより、コンタクトホール４０、４１を介し信号線３６と一体のドレイン電極３６ａはドレイン領域３０ｃに電気的に接続され、ソース電極３７はソース領域３０ｂに電気的に接続される。
【００１９】
次にＰＥＣＶＤ法により図４（ｅ）に示すように、透明絶縁基板２８の全面に窒化シリコン（ＳｉＮｘ）からなる透明保護絶縁膜４２を成膜し、図４（ｆ）に示すようにフォトエッチング法により透明保護絶縁膜４２に、ゲート線３３上にてソース電極３７から補助容量電極３８に達するスルーホール４７の第１の部分４７ａを形成する。更にＰＥＣＶＤ法により図４（ｇ）に示すように着色絶縁層４３を成膜し、図４（ｈ）に示すようにフォトエッチング法により着色絶縁層４３にソース電極３７及び補助容量電極３８に達するスルーホール４７の第２の部分４７ｂを形成してスルーホール４７を貫通する。これ等の上にＩＴＯをスパッタ法により１００ｎｍ成膜し、フォトエッチング法により所定の形状にパターンニングして、図４（ｉ）に示すように画素電極４４を形成する。これにより、スルーホール４７を介し前段の画素電極４４ａはソース電極３７に電気的に接続し、次段の画素電極４４ｂは補助容量電極３８に電気的に接続する。
【００２０】
次に対向基板２１にあっては、透明絶縁基板４８上にスパッタ法によりＩＴＯから成る対向電極５０を全面に形成する。そしてアレイ基板２０及び対向基板２１の対向面に、夫々低温キュア型のポリイミドからなる配向膜２２、２３を印刷塗布し、両基板２２、２３の対向時に配向軸が９０゜となるようにラビング処理をした後、両基板２０、２１を対向して組み立て、セル化してその間隙にネマティック液晶２４を注入し封止する。そして、両基板２０、２１の透明絶縁基板２８、４８側に偏光板２６、２７を貼り付けることにより液晶表示素子１７を形成する。
【００２１】
この様に構成すれば、前段の画素電極４４ａとソース電極３７との接続及び、次段の画素電極４４ｂと補助容量電極３８との接続のための１画素当たりのスルーホール４７が単一である事から、着色絶縁層４３が厚膜であり、スルーホール４７の加工が難しくても、その加工数を従来に比し半減する事により製造歩留まりを向上出来る。しかもスルーホール４７は、ソース電極３７及び補助容量電極３８に共通であり、従来の様にソース電極及び補助容量電極夫々に個別に形成するものに比し加工寸法が拡大される事により加工性を向上出来る事からも、形成不良による点欠陥などの表示不良を生じる事もなく、歩留まりの向上を図れる。
【００２２】
更にソース電極３７を画素電極４４内のソース領域３０ｂからゲート線３３上方に延在するよう配線して、加工面積の大きいスルーホール４７を、画素電極４４内では無くゲート線３３上方に配置する事により、ゲート線３３がスルーホール４７の遮光を兼ねることとなり、画素電極４４内にスルーホール４７のための遮光領域を設ける必要が無い事から、液晶表示素子１７の開口率を向上出来、より明るくコントラストの良い表示画像を得られ、表示品位を向上出来る。
【００２３】
尚本発明は上記実施の形態に限られるものではなく、その趣旨を変えない範囲での変更は可能であって、例えば、着色絶縁層及び透明保護絶縁膜を貫通して成る単一のスルーホールの配置位置はゲート線上方に限られる事無く、画素電極内に配置されていても良い。又、スルーホールの形状も厚膜で加工し難い着色絶縁層の部分が単一であれば良く、図５及び図６に示す変形例の様に、信号線３６、ソース電極３７、補助容量電極３８上の透明保護絶縁膜４２にあっては、ゲート線３３上方にてソース電極３７に達する第１のスルーホール５１及び補助容量電極３８に達する第２のスルーホール５２を夫々に形成する一方、着色絶縁層４３にあっては、第１のスルーホール５１及び第２のスルーホール５２上方にてソース電極３７及び補助容量電極３８に達する単一の第３のスルーホール５３を形成する事により、第１のスルーホール５１及び第３のスルーホール５３を介して前段の画素電極４４ａをソース電極３７に接続し、第２のスルーホール５２及び第３のスルーホール５３を介して次段の画素電極４４ｂを補助容量電極３８に接続しても良い。この様に形成すれば、厚膜の着色絶縁層４３に形成される第３のスルーホール５３は１画素当たり１個であることから、従来の装置に比し製造歩留まり向上を図れる。
【００２４】
又アレイ基板の構造も任意であり、画素ＴＦＴの半導体層をアモルファスシリコンで形成しても良いし、着色絶縁層が透明絶縁層を兼用し、ソース電極及び補助容量電極を絶縁するため、透明絶縁層を介する事無くソース電極及び補助容量電極上に着色絶縁層を直接成膜する等しても良い。
【００２５】
【発明の効果】
以上説明したように本発明によれば、有機樹脂絶縁膜のスルーホールを１画素当たり１個とし、この単一のスルーホールを介して前段の画素電極とソース電極との接続及び、次段の画素電極と補助容量電極との接続を行う事により、厚膜で加工の難しい有機樹脂絶縁膜におけるスルーホールの加工数を従来に比し半減出来、アレイ基板の製造歩留まりを従来に比し向上出来る。更にスルーホールを個別に形成していた場合に比し、スルーホールの加工寸法を拡大出来るので、加工性が良くなり形成不良による点欠陥などの表示不良を低減出来る事からも製造歩留まりの向上を図れる。
【００２６】
又ソース電極をゲート線上方迄延在して、ゲート線上方にてソース電極に対するスルーホールを形成する事により、画素電極内の遮光領域を縮小出来る。これにより液晶表示素子の開口率を向上出来、より明るくコントラストの良い表示画像を得られ、表示品位向上を図れる。
【図面の簡単な説明】
【図１】本発明の実施の形態のアレイ基板を示す一部概略平面図である。
【図２】本発明の実施の形態のアレイ基板に形成されるスルーホール部分を示す概略平面図である。
【図３】本発明の実施の形態の液晶表示素子を示す図２のＡ−Ａ‘線における概略断面図である。
【図４】本発明の実施の形態のアレイ基板の製造工程を示し、（ａ）はそのゲート絶縁膜成膜時、（ｂ）はそのゲート線形成時、（ｃ）はその層間絶縁膜成膜時、（ｄ）はそのソース電極、補助容量電極形成時、（ｅ）はその透明保護絶縁膜成膜時、（ｆ）はそのスルーホールの第１の部分形成時、（ｇ）はその着色絶縁膜成膜時、（ｈ）はそのスルーホールの第２の部分形成時、（ｉ）はその画素電極形成時を示す概略説明図である。
【図５】本発明の他の変形例のアレイ基板に形成されるスルーホール部分を示す概略平面図である。
【図６】本発明の他の変形例の液晶表示素子を示す図５Ｂ−Ｂ‘線における概略断面図である。
【図７】従来のアレイ基板を示す一部概略平面図で有る。
【図８】従来の液晶表示素子を示す図７のＣ−Ｃ‘線における概略断面図である。
【符号の説明】
１７…液晶表示素子
１８…画素ＴＦＴ
２０…アレイ基板
２１…対向基板
２２、２３…配向膜
２４…ネマティック液晶
２６、２７…偏光板
２８…透明絶縁基板
３０…半導体層
３１…ゲート絶縁膜
３２…ゲート電極
３３…ゲート線
３４…層間絶縁膜
３６…信号線
３７…ソース電極
３８…補助容量電極
４０、４１…コンタクトホール
４２…透明保護絶縁膜
４３…着色絶縁膜
４４…画素電極
４７…スルーホール
４８…透明絶縁基板
５０…対向基板
【図１】
0004031105.tif 000002
【図２】
0004031105.tif 000003
【図３】
0004031105.tif 000004
【図４】
0004031105.tif 000005
【図５】
0004031105.tif 000006
【図６】
0004031105.tif 000007
【図７】
0004031105.tif 000008
【図８】
0004031105.tif 000009