(57)【特許請求の範囲】
【請求項１】
第１と第２の半導体基板を絶縁膜を介して貼合わせた貼合基板における第１の半導体基板によりなり、第２の半導体基板の上において所定間隔を隔てた位置に配置され、可動電極部を有する梁構造体と、
同じく第１の半導体基板よりなり、前記第２の半導体基板の上面において前記梁構造体の可動電極部に対向して配置された固定電極と、
前記梁構造体の下面から延びる可動電極用配線と、
前記固定電極の下面から延びる固定電極用配線と、
を備えた半導体力学量センサにおいて、
前記梁構造体及び固定電極における少なくとも下面に、前記配線に対し電気的に接続された導電性薄膜である電極抵抗低減層を延設したことを特徴とする半導体力学量センサ。
【請求項２】
第１と第２の半導体基板を絶縁膜を介して貼合わせた貼合基板における第１の半導体基板によりなり、第２の半導体基板の上において所定間隔を隔てた位置に配置され、可動電極部を有する梁構造体と、
同じく第１の半導体基板よりなり、前記第２の半導体基板の上面において前記梁構造体の可動電極部に対向して配置された固定電極と、
前記梁構造体の下面から延びる可動電極用配線と、
前記固定電極の下面から延びる固定電極用配線と、
を備えた半導体力学量センサの製造方法であって、
第１の半導体基板の一方の面における所定領域に溝を形成するとともに、溝の内壁面を含めた第１の半導体基板の一方の面に導電性薄膜と犠牲層と配線層とを順に形成する工程と、
第１の半導体基板における前記溝を形成した面と第２の半導体基板を貼合わせる工程と、
第１の半導体基板における前記溝を形成しなかった面から、少なくとも前記溝の底面が露出するまで当該基板の研磨を行う工程と、
当該研磨面に導電性薄膜を形成する工程と、
所定領域の犠牲層を除去して梁構造体と固定電極とを形成する工程と
を備えた半導体力学量センサの製造方法。
【請求項３】
第１と第２の半導体基板を絶縁膜を介して貼合わせた貼合基板における第１の半導体基板によりなり、第２の半導体基板の上において所定間隔を隔てた位置に
配置され、可動電極部を有する梁構造体と、
同じく第１の半導体基板よりなり、前記第２の半導体基板の上面において前記梁構造体の可動電極部に対向して配置された固定電極と、
前記梁構造体の下面から延びる可動電極用配線と、
前記固定電極の下面から延びる固定電極用配線と、
を備えた半導体力学量センサの製造方法であって、
第１の半導体基板の一方の面における所定領域に溝を形成するとともに、溝の内壁面を含めた第１の半導体基板の一方の面に、梁構造体及び固定電極の表面に不純物拡散領域を形成するための、不純物を含んだ膜と、犠牲層と配線層とを順に形成する工程と、
第１の半導体基板における前記溝を形成した面と第２の半導体基板を貼合わせる工程と、
第１の半導体基板における前記溝を形成しなかった面から、少なくとも前記溝の底面が露出するまで当該基板の研磨を行う工程と、
所定領域の犠牲層を除去して梁構造体と固定電極とを形成する工程と
を備えており、基板の貼合わせの際の熱処理により、不純物を含んだ膜から第１の半導体基板側に不純物を滲み出させるようにした半導体力学量センサの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、加速度、ヨーレート、振動等の力学量を検出するための半導体力学量センサに係り、詳しくは、貼合基板を用いた半導体力学量センサとその製造方法に関するものである。
【０００２】
【従来の技術】
本出願人は、梁構造の可動部を有する半導体力学量センサとして、貼合基板を用いたサーボ制御式の差動容量型加速度センサを先に提案した（特開平９−２１１０２２号公報）。
【０００３】
このセンサは、シリコン基板上に絶縁膜を介してシリコン基板が配置され、この絶縁膜上のシリコン基板にて梁構造体（可動部）と固定電極が構成されている。また、梁構造体の下面からは可動電極用配線が延設されるとともに、固定電極の下面から固定電極用配線が延設されている。そして、梁構造体の可動電極と固定電極の容量変化を検出することにより力学量を検出することができるようになっている。
【０００４】
【発明が解決しようとする課題】
本発明者らがその加速度センサについてさらに検討を進めたところ、可動電極及び固定電極の抵抗が搬送波の遅れを生じ感度に影響することから、要求される感度を得るためには低抵抗とする必要があることが判明した。
【０００５】
本発明は、電極抵抗を低くして信頼性の高い半導体力学量センサとその製造方法を提供することを目的としている。
【０００６】
【課題を解決するための手段】
請求項１に記載の発明においては、梁構造体及び固定電極における少なくとも下面に、配線に対し電気的に接続された導電性薄膜である電極抵抗低減層を延設したことを特徴としている。
【０００７】
梁構造体及び固定電極における少なくとも下面に導電性薄膜である電極抵抗低減層を設けることにより、低抵抗とすることができ、感度悪化を防ぐことができる。
【００１０】
請求項２に記載の発明によれば、第１の半導体基板の一方の面における所定領域に溝が形成されるとともに、溝の内壁面を含めた第１の半導体基板の一方の面に導電性薄膜と犠牲層と配線層とが順に形成される。そして、第１の半導体基板における前記溝を形成した面と第２の半導体基板が貼合わされ、第１の半導体基板における前記溝を形成しなかった面から、少なくとも前記溝の底面が露出するまで当該基板の研磨が行われる。さらに、当該研磨面に導電性薄膜が形成され、所定領域の犠牲層が除去されて梁構造体と固定電極とが形成される。
【００１１】
その結果、請求項１に記載の半導体力学量センサが製造される。
また、導電性薄膜で可動電極部と固定電極を覆うことで対向している電極も導電性薄膜を配置でき、感度をより向上させることができる。
【００１３】
請求項３に記載の発明によれば、第１の半導体基板の一方の面における所定領域に溝が形成されるとともに、溝の内壁面を含めた第１の半導体基板の一方の面に、梁構造体及び固定電極の表面に不純物拡散領域を形成するための、不純物を含んだ膜と、犠牲層と配線層とが順に形成される。そして、第１の半導体基板における前記溝を形成した面と第２の半導体基板が貼合わされ、第１の半導体基板における前記溝を形成しなかった面から、少なくとも前記溝の底面が露出するまで当該基板の研磨が行われる。さらに、所定領域の犠牲層を除去して梁構造体と固定電極とが形成される。
【００１４】
ここで、基板の貼合わせの際の熱処理により、不純物を含んだ膜から第１の半導体基板側に不純物を滲み出させるようにする。これによって、専用の不純物拡散工程を省略でき工程の簡略化を図ることができる。
【００１６】
【発明の実施の形態】
（第１の実施の形態）
以下、この発明を具体化した実施の形態を図面に従って説明する。
【００１７】
本実施の形態においては、半導体加速度センサに適用している。より詳しくは、サーボ制御式の差動容量型半導体力学量センサに適用している。
図１は本実施の形態に係る半導体加速度センサの平面図であり、図２は図１中のエレメント部分（梁構造体２Ａ）の拡大図である。図３は図２におけるＡ−Ａ断面、図４はＢ−Ｂ断面、図５はＣ−Ｃ断面、図６はＤ−Ｄ断面、図７はＥ−Ｅ断面を示す図である。
【００１８】
全体構成として、図３に示すように、第１と第２の単結晶シリコン基板１００，２００が絶縁膜３００を介して貼合わされ、貼合基板を構成している。この貼合基板における第１の単結晶シリコン基板１００により梁構造体４００が形成され、梁構造体４００は可動電極部４０１（図６参照）を有し、第２の単結晶シリコン基板２００の上において所定間隔を隔てた位置に配置されている。また、貼合基板における第１の単結晶シリコン基板１００により固定電極５００（図４，５参照）が形成され、図６に示すように、固定電極５００は第２の単結晶シリコン基板２００の上面において梁構造体４００の可動電極部４０１に対向して配置されている。さらに、図７に示すように、梁構造体４００の下面から可動電極用配線６００が延びるとともに、図４，５に示すように、固定電極５００の下面から固定電極用配線７００が延びている。
【００１９】
以下、詳細に説明していく。
図２，図３において、基板１の上面には、単結晶シリコン基板よりなる梁構造体２Ａが配置されるとともに、その回りには、同じ単結晶シリコン基板よりなる固定電極を含む固定部２Ｂが配置されている。梁構造体２Ａは基板１側から突出する４つのアンカー部３ａ，３ｂ，３ｃ，３ｄにより架設されており、基板１の上面において所定間隔を隔てた位置に配置されている。アンカー部３ａ〜３ｄはポリシリコン薄膜よりなる。アンカー部３ａとアンカー部３ｄとの間には梁部４が架設されており、アンカー部３ｃとアンカー部３ｄとの間には梁部５が架設されている。
【００２０】
また、梁部４と梁部５との間には長方形をなす質量部（マス部）６が架設されている。質量部６には上下に貫通する透孔６ａが設けられている。この透孔６ａを設けることにより、犠牲層エッチングの際にエッチング液の進入を行い易くすることができる。
【００２１】
さらに、質量部６における一方の側面（図２においては左側面）からは４つの可動電極７ａ，７ｂ，７ｃ，７ｄが突出している。この可動電極７ａ〜７ｄは棒状をなし、等間隔をおいて平行に延びている。また、質量部６における他方の側面（図２においては右側面）からは４つの可動電極８ａ，８ｂ，８ｃ，８ｄが突出している。この可動電極８ａ〜８ｄは棒状をなし、等間隔に平行に延びている。ここで、梁部４，５、質量部６、可動電極７ａ〜７ｄ、８ａ〜８ｄは犠牲層酸化膜の一部もしくは全部をエッチング除去することにより、可動となっている。
【００２２】
また、基板１の上面には４つの第１の固定電極９ａ，９ｂ，９ｃ，９ｄおよび第２の固定電極１１ａ，１１ｂ，１１ｃ，１１ｄが固定されている。第１の固定電極９ａ〜９ｄは基板１側から突出するアンカー部１０ａ，１０ｂ，１０ｃ，１０ｄにより支持されており、梁構造体２Ａの各可動電極（棒状部）７ａ〜７ｄの一方の側面に対向して配置されている。また、第２の固定電極１１ａ〜１１ｄは基板１側から突出するアンカー部１２ａ，１２ｂ，１２ｃ，１２ｄにより支持されており、梁構造体２Ａの各可動電極（棒状部）７ａ〜７ｄの他方の側面に対向して配置されている。
【００２３】
同様に、基板１の上面には第１の固定電極１３ａ，１３ｂ，１３ｃ，１３ｄおよび第２の固定電極１５ａ，１５ｂ，１５ｃ，１５ｄが固定されている。第１の固定電極１３ａ〜１３ｄはアンカー部１４ａ，１４ｂ，１４ｃ，１４ｄにより支持され、かつ梁構造体２Ａの各可動電極（棒状部）８ａ〜８ｄの一方の側面に対向して配置されている。また、第２の固定電極１５ａ〜１５ｄは基板１側から突出するアンカー部１６ａ，１６ｂ，１６ｃ，１６ｄにより支持されており、梁構造体２Ａの各可動電極（棒状部）８ａ〜８ｄの他方の側面に対向して配置されている。
【００２４】
また、図１，４，５に示すように、基板１の上面には基板１から突出するアンカー部１７ａ，１７ｂ，１７ｃにより支持された電極取出部１８ａ，１８ｂ，１８ｃが形成され、さらにその上にはアルミ電極からなる電極パッド（ボンディングパッド）１９ａ，１９ｂ，１９ｃが形成されている。電極取出部１８ａ〜１８ｃはシリコン基板１００（図３参照）の一部をなすものである。また、アンカー部１７ａ〜１７ｃはポリシリコン薄膜よりなる。電極部２０ａ，２０ｂ，２０ｃはアンカー部１７ａ，１７ｂ，１７ｃ、電極取出部１８ａ，１８ｂ，１８ｃ、電極パッド１９ａ，１９ｂ，１９ｃから構成されている。また、図１に示す電極部２０ｄは固定電極および電極取出部以外の固定部２Ｂ（図３参照）からなり、その上に電極パッド１９ｄが形成されている。
【００２５】
一方、基板１は、図３に示すように、単結晶シリコン基板２１の上に貼合用薄膜（ポリシリコン薄膜）２２と絶縁膜（シリコン酸化膜）２３と絶縁膜２４と導電性薄膜（例えばリン等の不純物をドーピングしたポリシリコン薄膜）２５と絶縁膜２６とを積層した構成となっており、導電性薄膜２５が絶縁体薄膜２４，２６で覆われた構造となっている。ここで、絶縁膜２４，２６は前述した犠牲層をエッチングする際のエッチング液で浸食されにくい薄膜（例えばシリコン窒化膜）で構成されている。つまり、本例ではエッチング液としてＨＦ（フッ素水素酸）が用いられ、シリコン窒化膜はシリコン酸化膜に比べ浸食量が小さくセンサ製造に適している。
【００２６】
導電性薄膜２５は図７に示すようにアンカー部３ａ，１０ａ，１０ｂ，１２ａを構成している。また、アンカー部３ｂ〜３ｄ，１０ｃ，１０ｄ，１２ｂ〜１２ｄ，１４ａ〜１４ｄ，１６ａ〜１６ｄ，１７ａ〜１７ｃについても導電性薄膜２５により構成されている。
【００２７】
また、導電性薄膜２５は、図４に示すように、第１の固定電極９ａ〜９ｄと電極取出部１８ａの間、第１の固定電極１３ａ〜１３ｄと電極取出部１８ａの間、図５に示すように、第２の固定電極１１ａ〜１１ｄと電極取出部１８ｃの間、および第２の固定電極１５ａ〜１５ｄと電極取出部１８ｃの間をそれぞれ電気的に接続する配線として機能する。また、導電性薄膜２５は、下部電極（静電気力相殺用固定電極）２７を形成している。この下部電極２７は、図２に示すごとく、基板１の上面部における梁構造体２Ａと対向する領域に形成されている。
【００２８】
また、図１，２に示すように、固定電極９ａ〜９ｄは配線パターン２８、アンカー部１７ａを通じて電極取出部１８ａと接続されており、その上面にアルミ薄膜よりなる電極パッド（ボンディングパッド）１９ａが設けられている構成となっている。また、固定電極１１ａ〜１１ｄは配線パターン２９、アンカー部１７ｃを通じて電極取出部１８ｃと接続され、その上面に電極パッド１９ｃが設けられている構成となっている。固定電極１３ａ〜１３ｄは同様に配線パターン３０を通じて電極取出部１８ａおよび電極パッド１９ａと、固定電極１５ａ〜１５ｄは配線パターン３１を通じて電極取出部１８ｃおよび電極パッド１９ｃと接続されている構成となっている。梁構造体２Ａは配線パターン３２、アンカー部１７ｂを通じて電極取出部１８ｂおよび電極パッド１９ｂと接続されている。ここで、図１の電極パッド１９ｄは表面電位を取るためのもので、より詳しくは、基板１００のうち梁構造体２Ａ、固定電極９ａ〜９ｄ，１１ａ〜１１ｄ，１３ａ〜１３ｄ，１５ａ〜１５ｄ、電極取出部１８ａ〜１８ｃを除く部分の電位を取るものである。
【００２９】
上記した構成において、梁構造体２Ａの可動電極７ａ〜７ｄと第１の固定電極９ａ〜９ｄとの間に第１のコンデンサが形成され、梁構造体２Ａの可動電極７ａ〜７ｄと第２の固定電極１１ａ〜１１ｄとの間に第２のコンデンサが形成される。同様に、梁構造体２Ａの可動電極８ａ〜８ｄと第１の固定電極１３ａ〜１３ｄとの間に第１のコンデンサが、また、梁構造体２Ａの可動電極８ａ〜８ｄと第２の固定電極１５ａ〜１５ｄとの間に第２のコンデンサが形成される。
【００３０】
そして、第１，第２のコンデンサの容量に基づいて梁構造体２Ａに作用する加速度を検出することができるようになっている。より詳しくは、可動電極と固定電極とにより２つの差動型静電容量を形成し、２つの容量が等しくなるようにサーボ動作を行う。
【００３１】
ここで、本実施の形態においては、図７に示すように、可動電極７ａ〜７ｄ，８ａ〜８ｄを含む梁構造体２Ａ及び固定電極９ａ〜９ｄ，１１ａ〜１１ｄ，１３ａ〜１３ｄ，１５ａ〜１５ｄが電極抵抗低減層としての導電性薄膜３３で覆われている。つまり、梁構造体及び固定電極における少なくとも下面に、配線２５に対し電気的に接続された導電性薄膜３３を延設している。具体的には、導電性薄膜３３として、リンドープしたポリシリコン薄膜を用いている。
【００３２】
これにより、加速度を検出する際に固定電極９ａ〜９ｄ，１１ａ〜１１ｄ，１３ａ〜１３ｄ，１５ａ〜１５ｄに印加する搬送波の遅れを低減することができ、センサの感度低下を防ぐことができ、高感度化が図られる。より詳しくは、第１の固定電極９ａ〜９ｄ，１３ａ〜１３ｄと第２の固定電極１１ａ〜１１ｄ，１５ａ〜１５ｄには、搬送波として、逆相の正弦波が印加され、第１の固定電極と第２の固定電極に挟まれた可動電極７ａ〜７ｄ，８ａ〜８ｄは±０の静電気力にて静止している。この状態で加速度が加わり可動電極が変位すると、搬送波に対し変位成分が重畳した波形が取り出され、加速度が検出される。このとき、電極部の抵抗を減らすことにより、搬送波の遅れを低減することができ、感度向上を図ることができる。
【００３３】
さらに、ポリシリコン薄膜３３でシリコン表面を覆うことにより、シリコン表面と比べてポリシリコン表面の凹凸により犠牲層エッチング後の梁構造体や可動電極の付着も防止する効果も得られる。
【００３４】
次に、半導体力学量センサの製造方法を、図８〜図２３を用いて説明する。
まず、図８に示すように、第１の半導体基板として単結晶シリコン基板４０を用意する。そして、トレンチエッチングによりシリコン基板４０に溝４１を形成する。この溝４１は梁構造体２Ａと固定部２Ｂを画定するためのものである。
【００３５】
さらに、図９に示すように、単結晶シリコン基板４０の表面に、リンドープしたポリシリコン薄膜（導電性薄膜）４２を成膜する。引き続き、図１０に示すように、薄膜４２の上に犠牲層用薄膜としてのシリコン酸化膜４３をＣＶＤ法などにより成膜し、さらにシリコン酸化膜４３の表面を平坦化する。そして、図１１に示すように、シリコン酸化膜４３に対しフォトリソグラフィを経て一部エッチングして凹部４４を形成する。
【００３６】
その後、図１２に示すように、表面の凹凸を増大させるためと犠牲層エッチング時のエッチングストッパとするためにシリコン窒化膜４５を成膜する。そして、図１３に示すように、不純物ドープトポリシリコン薄膜４２とシリコン酸化膜４３とシリコン窒化膜４５の積層体に対しフォトリソグラフィを経てドライエッチングなどにより、アンカー部形成領域に開口部４６ａ，４６ｂ，４６ｃ，４６ｄを形成する。この開口部４６ａ〜４６ｄは、梁構造体と下部電極を接続するため、および固定電極および電極取出部と配線パターンとを接続するためのものである。
【００３７】
引き続き、図１４に示すように、開口部４６ａ〜４６ｄを含むシリコン窒化膜４５の上にポリシリコン薄膜４７を成膜し、その後、リン拡散などにより不純物を導入し、さらに、フォトリソグラフィを経てアンカー部、配線、下部電極のパターン４７ａ，４７ｂ，４７ｃ，４７ｄを形成する。このように、開口部４６ａ〜４６ｄを含むシリコン窒化膜４５上の所定領域に配線層として不純物ドープトポリシリコン薄膜４７を形成する。
【００３８】
そして、図１５に示すように、ポリシリコン薄膜４７およびシリコン窒化膜４５の上に、シリコン窒化膜４８およびシリコン酸化膜４９を成膜する。
そして、図１６に示すように、シリコン酸化膜４９上に貼合用薄膜としてのポリシリコン薄膜５０を成膜し、図１７に示すように、貼合のためにポリシリコン薄膜５０の表面を機械的研磨などにより平坦化する。
【００３９】
引き続き、図１８に示すように、単結晶シリコン基板４０とは別の単結晶シリコン基板（支持基板）５１を用意し、ポリシリコン薄膜５０の表面と第２の半導体基板としてのシリコン基板５１とを貼り合わせる。
【００４０】
そして、図１９に示すように、シリコン基板４０，５１を表裏逆にして図２０に示すように、シリコン基板４０側を機械的研磨などを行い薄膜化する。この際、溝４１内のシリコン酸化膜４３の層が出現（露呈）するまで研磨を行う。このようにシリコン酸化膜４３の層が出現するまで研磨を行うと、研磨における硬度が変化するため、研磨の終点を容易に検出することができる。
【００４１】
この後、図２１に示すように、シリコン基板４０の上に、導電性薄膜としてリンドープしたポリシリコン薄膜５２を成膜しフォトリソグラフィを経て溝４１上のポリシリコン薄膜５２をエッチングした後、図２２に示すように、アルミ電極５３を成膜・フォトリソグラフィを経て形成する。
【００４２】
最後に、図２３に示すように、ＨＦ系のエッチング液によりシリコン酸化膜４３をエッチング除去し、可動電極を有する梁構造を可動とする。つまり、エッチング液を用いた犠牲層エッチングにより所定領域のシリコン酸化膜４３を除去してシリコン基板４０を可動構造体とする。この際、エッチング後の乾燥の過程で可動部が基板に付着するのを防止するため、パラジクロロベンゼン等の昇華剤を用いる。
【００４３】
このようにして、貼合基板を用い、梁構造体２Ａと固定部２Ｂを導電性薄膜４２，５２で覆うように形成した半導体加速度センサを形成することができる。
なお、上記した実施形態においては、犠牲層用薄膜としてシリコン酸化膜４３を用い、導電性薄膜としてポリシリコン薄膜４７を用いているから、犠牲層エッチング工程において、ＨＦ系エッチング液を用いた場合、シリコン酸化膜４３はＨＦにて溶けるが、ポリシリコン薄膜４２，４７，５２は溶けないので、ＨＦ系エッチング液の濃度や温度を正確に管理したり、エッチングの終了を正確に時間管理にて行う必要がなく、製造が容易になる。
【００４４】
このように本実施形態は、下記の特徴を有する。
（イ）図７に示すように、梁構造体４００及び固定電極５００における少なくとも下面に、配線６００，７００に対し電気的に接続された導電性薄膜（電極抵抗低減層）３３を延設したので、梁構造体２Ａおよび固定電極９ａ〜９ｄ，１１ａ〜１１ｄ，１３ａ〜１３ｄ，１５ａ〜１５ｄの抵抗が抑えられる。その結果、容量検出のための搬送波の遅れを抑えてセンサ感度の低下を防ぐことができる。
（ロ）製造方法として、図８に示すように、単結晶シリコン基板４０の一方の面における所定領域に溝４１を形成するとともに、図９，１４に示すように、溝４１の内壁面を含めた単結晶シリコン基板４０の一方の面に導電性薄膜４２と犠牲層４３と配線層４７ａ〜４７ｄとを順に形成し、図１８に示すように、単結晶シリコン基板４０における溝４１を形成した面と単結晶シリコン基板５１を貼合わせ、図２０に示すように、単結晶シリコン基板４０における溝４１を形成しなかった面から、少なくとも溝４１の底面が露出するまで当該基板４０の研磨を行い、図２１に示すように、当該研磨面に導電性薄膜５２を形成し、図２３に示すように、所定領域の犠牲層４３を除去して梁構造体と固定電極とを形成した。その結果、（イ）の半導体加速度センサが製造される。また、導電性薄膜４２，５２で可動電極と固定電極を覆うことで対向している電極も導電性薄膜を配置でき、感度をより向上させることができる。
（第２の実施の形態）
次に、第２の実施の形態を、第１の実施の形態との相違点を中心に説明する。
【００４５】
本例においては、図２４に示すように、可動電極７ａ〜７ｄ，８ａ〜８ｄを含む梁構造体２Ａ及び固定電極９ａ〜９ｄ，１１ａ〜１１ｄ，１３ａ〜１３ｄ，１５ａ〜１５ｄの上面及び下面に、電極抵抗低減層としての不純物拡散領域５８，５９が延設され、配線２５に対し電気的に接続されている。この不純物拡散領域５８，５９は、イオン注入により不純物を注入することにより形成したものである。これにより加速度を検出する際に固定電極に印加する搬送波の遅れを低減することができ、センサの感度低下を防ぐことができる。つまり、梁構造体及び固定電極における少なくとも下面に、配線２５に対し電気的に接続された電極抵抗低減層５８，５９を延設することにより高感度化を図っている。
【００４６】
次に、加速度センサの製造方法を、図２５〜図４０を用いて説明する。
まず、図２５に示すように、第１の半導体基板として単結晶シリコン基板６０を用意する。そして、トレンチエッチングによりシリコン基板６０に溝６１を形成する。この溝６１は後で記述する研磨時のストッパおよびマスクの合わせマークとして利用するためのものである。
【００４７】
さらに、図２６に示すように、シリコン基板６０の表面にイオン注入により不純物拡をドープし、不純物拡散領域（低抵抗領域）６２を形成する。そして、図２７に示すように、溝６１を含む基板６０の表面に、犠牲層用薄膜としてのシリコン酸化膜６３をＣＶＤ法などにより成膜し、さらにシリコン酸化膜６３の表面を平坦化する。
【００４８】
その後、図２８に示すように、シリコン酸化膜６３に対しフォトリソグラフィを経て一部エッチングして凹部６４を形成する。さらに、図２９に示すように、表面の凹凸を増大させるためと犠牲層エッチング時のエッチングストッパとするためにシリコン窒化膜６５を成膜する。
【００４９】
そして、図３０に示すように、シリコン酸化膜６３とシリコン窒化膜６５の積層体に対しフォトリソグラフィを経てドライエッチングなどによりアンカー部形成領域に開口部６６ａ，６６ｂ，６６ｃ，６６ｄを形成する。この開口部６６ａ〜６６ｄは、梁構造体と下部電極とを接続するため、および固定電極・電極取出部と配線パターンとを接続するためのものである。
【００５０】
引き続き、図３１に示すように、開口部６６ａ〜６６ｄを含むシリコン窒化膜６５の上に、配線層となるポリシリコン薄膜６７を成膜し、その後、リン拡散などにより不純物を導入し、さらに、フォトリソグラフィを経てアンカー部、配線、下部電極のパターン６７ａ，６７ｂ，６７ｃ，６７ｄを形成する。
【００５１】
そして、図３２に示すように、ポリシリコン薄膜６７およびシリコン窒化膜６５の上にシリコン窒化膜６８とシリコン酸化膜６９を成膜する。
その後、図３３に示すように、シリコン酸化膜６９上に貼合用薄膜としてのポリシリコン薄膜７０を成膜し、図３４に示すように、貼合のためにポリシリコン薄膜７０の表面を機械的研磨などにより平坦化する。
【００５２】
次に、図３５に示すように、シリコン基板６０とは別の単結晶シリコン基板（支持基板）７１を用意し、ポリシリコン薄膜７０の表面と第２の半導体基板としてのシリコン基板７１とを貼り合わせる。
【００５３】
そして、図３６に示すように、シリコン基板６０，７１を表裏逆にして、図３７に示すように、シリコン基板６０側を機械的研磨などを行い薄膜化する。この際、溝６１内のシリコン酸化膜６３の層が出現（露呈）するまで研磨を行う。このようにシリコン酸化膜６３の層が出現するまで研磨を行うと、研磨における硬度が変化するため、研磨の終点を容易に検出することができる。
【００５４】
この後、図３８に示すように、層間絶縁膜としてのシリコン酸化膜７２を成膜した後、シリコン基板６０の研磨面に対しイオン注入により不純物をドープして不純物拡散領域（低抵抗層）７３を形成する。このようにして低抵抗層７３を構造体のシリコン基板６０の表面に形成する。そして、コンタクト孔７４を形成し、図３９に示すように、アルミ電極７５を成膜・フォトリソグラフィを経て形成する。その後に梁構造体と固定部を画定するための溝７６を形成する。
【００５５】
最後に、図４０に示すように、ＨＦ系のエッチング液によりシリコン酸化膜６３，７２をエッチング除去し、可動電極を有する梁構造を可動とする。つまり、エッチング液を用いた犠牲層エッチングにより所定領域のシリコン酸化膜６３を除去してシリコン基板６０を可動構造体とする。この際、エッチング後の乾燥の過程で可動部が基板に付着するのを防止するため、パラジクロロベンゼン等の昇華剤を用いる。
【００５６】
このようにして、貼合基板を用い、可動構造体および固定部の上下面に低抵抗層６２，７３を形成した半導体加速度センサを形成することができる。
なお、上記した実施形態においては、梁可動体２Ａと固定部２Ｂを画定するトレンチエッチングを図３９での工程の最後に行ったが、この工程を図８に示したように始めに行っても同様な効果が得られる。
【００５７】
このように本実施の形態は、下記の特徴を有する。
（イ）図２６に示すように、イオン注入にて単結晶シリコン基板６０の表層部に不純物拡散領域６２を形成するとともに、図３３に示すように、その上に犠牲層６３と配線層６７ａ〜６７ｃとを順に形成し、図３５に示すように、基板６０の不純物拡散領域６２を形成した面と単結晶シリコン基板７１を貼合わせ、図３８に示すように、基板６０における不純物拡散領域６２を形成した面とは反対の面に対しイオン注入を行い基板６０の表層部に不純物拡散領域７３を形成し、図４０に示すように、所定領域の犠牲層６３を除去して梁構造体と固定電極とを形成する。その結果、図２４に示す半導体加速度センサが製造される。
（第３の実施の形態）
次に、第３の実施の形態を、第１の実施の形態との相違点を中心に説明する。
【００５８】
本例では、犠牲層としてのシリコン酸化膜（例えば、図１０の膜２３）を不純物が添加された酸化膜（例えばＰＳＧ）で形成している。こうすることで、後工程において犠牲層シリコン酸化膜内の不純物が熱処理により梁構造体２Ａおよび固定部２Ｂに拡散されるため、不純物拡散領域（低抵抗層）を形成する工程を増やさずに同様の効果が得られ、工程の簡素化を行うことができる。
【００５９】
以下に、詳しく製造方法を説明する。
まず、図４１に示すように、第１の半導体基板として単結晶シリコン基板４０を用意する。そして、トレンチエッチングによりシリコン基板４０に溝４１を形成する。この溝４１は梁構造体２Ａと固定部２Ｂを画定するためのものである。
【００６０】
さらに、図４２に示すように、溝４１を含むシリコン基板４０の表面に不純物が添加されたシリコン酸化膜（以下、ＰＳＧ膜で説明する）８２を成膜し、ＰＳＧ膜８２の表面を平坦化する。この膜８２は犠牲層となるとともに、梁構造体および固定電極に不純物拡散領域を形成するための不純物を含んだ膜となる。そして、図４３に示すように、ＰＳＧ膜８２に対しフォトリソグラフィを経て一部エッチングして凹部４４を形成する。
【００６１】
その後、図４４に示すように、表面の凹凸を増大させるためと犠牲層エッチング時のエッチングストッパとするためにシリコン窒化膜４５を成膜する。
そして、図４５に示すように、ＰＳＧ膜８２とシリコン窒化膜４５の積層体に対しフォトリソグラフィを経てドライエッチングなどにより、アンカー部形成領域に開口部４６ａ，４６ｂ，４６ｃ，４６ｄを形成する。この開口部４６ａ〜４６ｄは、梁構造体と下部電極を接続するため、および固定電極および電極取出部と配線パターンとを接続するためのものである。
【００６２】
引き続き、図４６に示すように、開口部４６ａ〜４６ｄを含むシリコン窒化膜４５の上にポリシリコン薄膜４７を成膜し、その後、リン拡散などにより不純物を導入し、さらに、フォトリソグラフィを経てアンカー部、配線、下部電極のパターン４７ａ，４７ｂ，４７ｃ，４７ｄを形成する。このように、開口部４６ａ〜４６ｄを含むシリコン窒化膜４５上の所定領域に導電性薄膜として不純物ドープトポリシリコン薄膜４７を形成する。
【００６３】
そして、図４７に示すように、ポリシリコン薄膜４７およびシリコン窒化膜４５の上に、シリコン窒化膜４８およびシリコン酸化膜４９を成膜する。
そして、図４８に示すように、シリコン酸化膜４９上に貼合用薄膜としてのポリシリコン薄膜５０を成膜し、図４９に示すように、貼合のためにポリシリコン薄膜５０の表面を機械的研磨などにより平坦化する。
【００６４】
次に、図５０に示すように、シリコン基板４０とは別の単結晶シリコン基板（支持基板）５１を用意し、ポリシリコン薄膜５０の表面と第２の半導体基板としてのシリコン基板５１とを貼り合わせる。この基板の貼合わせは１１００℃程度の高温にて行われ、この熱処理により、不純物を含んだ膜８２から単結晶シリコン基板４０側に不純物が滲み出て（拡散して）、不純物拡散領域８３が形成される。
【００６５】
そして、図５１に示すように、シリコン基板４０，５１を表裏逆にして図５２に示すように、シリコン基板４０側を機械的研磨などを行い薄膜化する。この際、溝４１内のＰＳＧ膜８２の層が出現（露呈）するまで研磨を行う。
【００６６】
この後、図５３に示すように、シリコン酸化膜（あるいはポリシリコン薄膜）５２を成膜しフォトリソグラフィを経て溝４１上のポリシリコン薄膜５２をエッチングした後、図５４に示すように、アルミ電極５３を成膜・フォトリソグラフィを経て形成する。
【００６７】
最後に、図５５に示すように、ＨＦ系のエッチング液によりＰＳＧ膜８２をエッチング除去し、可動電極を有する梁構造を可動とする。つまり、エッチング液を用いた犠牲層エッチングにより所定領域のＰＳＧ膜８２を除去してシリコン基板４０を可動構造体とする。
【００６８】
このようにして、貼合基板を用い、梁構造体２Ａと固定部２Ｂの表層部に不純物拡散領域８３を有する半導体加速度センサを形成することができる。
このように本実施の形態は、下記の特徴を有する。
（イ）図４１に示すように、単結晶シリコン基板４０の一方の面における所定領域に溝４１を形成するとともに、図４７に示すように、溝４１の内壁面を含めた基板４０の一方の面に、梁構造体及び固定電極の表面に不純物拡散領域を形成するための、不純物を含んだ膜および犠牲層としてのＰＳＧ膜８２と、配線層４７ａ〜４７ｄとを順に形成し、図５０に示すように、基板４０における溝４１を形成した面と単結晶シリコン基板５１を貼合わせ、図５２に示すように、基板４０における溝４１を形成しなかった面から、少なくとも溝４１の底面が露出するまで当該基板４０の研磨を行い、図５５に示すように、所定領域のＰＳＧ膜８３を除去して梁構造体と固定電極とを形成する。これにより、図２４に示す不純物拡散領域にて電極抵抗低減層を構成したセンサが得られる。
（ロ）図５０に示す基板の貼合わせの際の熱処理により、不純物を含んだ膜（ＰＳＧ膜）８２から第１のシリコン基板４０側に不純物を滲み出させるようにしたので、専用の不純物拡散工程を省略でき工程の簡略化を図ることができる。
（ハ）犠牲層および不純物を含んだ膜として不純物を含んだシリコン酸化膜（ＰＳＧ膜）８２を用いたので、専用の不純物を含んだ膜の形成工程を省略でき工程の簡略化を図ることができる。
【００６９】
上述した例では不純物を含んだ膜と犠牲層として共通の膜を用いたが、別の膜を用いてもよい。つまり、図４２において膜８２として第１の膜（不純物を含んだ膜）と第２の膜（犠牲層）の２層構造としてもよい。
【００７０】
これまで説明してきたものの他にも、第１の単結晶シリコン基板として、抵抗を予め所定の抵抗（シート抵抗が２ｋΩ／□以下）としておくことで、第２の実施形態で説明したイオン注入法による低抵抗層形成工程を省略することができ、工程を簡素化することができる。つまり、梁構造体と固定電極を形成するシリコン基板の抵抗を予め所望の抵抗値にしておくことで工程中で抵抗を調整する必要が無く抵抗調整の工程を省くことができ工程の簡素化をすることができる。
【００７１】
また、本発明は上記した半導体加速度センサに限らず半導体ヨーレートセンサなどの力学量センサにも適用することができる。
【図面の簡単な説明】
【図１】  第１の実施の形態に係る半導体加速度センサの平面図。
【図２】  エレメント部分の拡大図。
【図３】  図２におけるＡ−Ａ断面図。
【図４】  図２におけるＢ−Ｂ断面図。
【図５】  図２におけるＣ−Ｃ断面図。
【図６】  図２におけるＤ−Ｄ断面図。
【図７】  図２におけるＥ−Ｅ断面図。
【図８】  製造工程を説明するための断面図。
【図９】  製造工程を説明するための断面図。
【図１０】  製造工程を説明するための断面図。
【図１１】  製造工程を説明するための断面図。
【図１２】  製造工程を説明するための断面図。
【図１３】  製造工程を説明するための断面図。
【図１４】  製造工程を説明するための断面図。
【図１５】  製造工程を説明するための断面図。
【図１６】  製造工程を説明するための断面図。
【図１７】  製造工程を説明するための断面図。
【図１８】  製造工程を説明するための断面図。
【図１９】  製造工程を説明するための断面図。
【図２０】  製造工程を説明するための断面図。
【図２１】  製造工程を説明するための断面図。
【図２２】  製造工程を説明するための断面図。
【図２３】  製造工程を説明するための断面図。
【図２４】  第２の実施の形態に係る半導体加速度センサの断面図。
【図２５】  製造工程を説明するための断面図。
【図２６】  製造工程を説明するための断面図。
【図２７】  製造工程を説明するための断面図。
【図２８】  製造工程を説明するための断面図。
【図２９】  製造工程を説明するための断面図。
【図３０】  製造工程を説明するための断面図。
【図３１】  製造工程を説明するための断面図。
【図３２】  製造工程を説明するための断面図。
【図３３】  製造工程を説明するための断面図。
【図３４】  製造工程を説明するための断面図。
【図３５】  製造工程を説明するための断面図。
【図３６】  製造工程を説明するための断面図。
【図３７】  製造工程を説明するための断面図。
【図３８】  製造工程を説明するための断面図。
【図３９】  製造工程を説明するための断面図。
【図４０】  製造工程を説明するための断面図。
【図４１】  第３の実施の形態の半導体加速度センサの製造工程を説明するための断面図。
【図４２】  製造工程を説明するための断面図。
【図４３】  製造工程を説明するための断面図。
【図４４】  製造工程を説明するための断面図。
【図４５】  製造工程を説明するための断面図。
【図４６】  製造工程を説明するための断面図。
【図４７】  製造工程を説明するための断面図。
【図４８】  製造工程を説明するための断面図。
【図４９】  製造工程を説明するための断面図。
【図５０】  製造工程を説明するための断面図。
【図５１】  製造工程を説明するための断面図。
【図５２】  製造工程を説明するための断面図。
【図５３】  製造工程を説明するための断面図。
【図５４】  製造工程を説明するための断面図。
【図５５】  製造工程を説明するための断面図。
【符号の説明】
３３…導電性薄膜、４０…単結晶シリコン基板、４１…溝、４２…ポリシリコン薄膜、４３…シリコン酸化膜、４７ａ〜４７ｄ…ポリシリコン薄膜、５１…単結晶シリコン基板、５２…ポリシリコン薄膜、５８…不純物拡散領域、５９…不純物拡散領域、６０…単結晶シリコン基板、６２…不純物拡散領域、６３…シリコン酸化膜、６７ａ〜６７ｄ…ポリシリコン薄膜、７１…単結晶シリコン基板、７３…不純物拡散領域、８２…ＰＳＧ膜、１００…第１の単結晶シリコン基板、２００…第２の単結晶シリコン基板、３００…絶縁膜、４００…梁構造体、４０１…可動電極部、５００…固定電極、６００…可動電極用配線、７００…固定電極用配線。
【図１】
0004151119.tif 000002
【図２】
0004151119.tif 000003
【図３】
0004151119.tif 000004
【図４】
0004151119.tif 000005
【図５】
0004151119.tif 000006
【図６】
0004151119.tif 000007
【図７】
0004151119.tif 000008
【図８】
0004151119.tif 000009
【図９】
0004151119.tif 000010
【図１０】
0004151119.tif 000011
【図１１】
0004151119.tif 000012
【図１２】
0004151119.tif 000013
【図１３】
0004151119.tif 000014
【図１４】
0004151119.tif 000015
【図１５】
0004151119.tif 000016
【図１６】
0004151119.tif 000017
【図１７】
0004151119.tif 000018
【図１８】
0004151119.tif 000019
【図１９】
0004151119.tif 000020
【図２０】
0004151119.tif 000021
【図２１】
0004151119.tif 000022
【図２２】
0004151119.tif 000023
【図２３】
0004151119.tif 000024
【図２４】
0004151119.tif 000025
【図２５】
0004151119.tif 000026
【図２６】
0004151119.tif 000027
【図２７】
0004151119.tif 000028
【図２８】
0004151119.tif 000029
【図２９】
0004151119.tif 000030
【図３０】
0004151119.tif 000031
【図３１】
0004151119.tif 000032
【図３２】
0004151119.tif 000033
【図３３】
0004151119.tif 000034
【図３４】
0004151119.tif 000035
【図３５】
0004151119.tif 000036
【図３６】
0004151119.tif 000037
【図３７】
0004151119.tif 000038
【図３８】
0004151119.tif 000039
【図３９】
0004151119.tif 000040
【図４０】
0004151119.tif 000041
【図４１】
0004151119.tif 000042
【図４２】
0004151119.tif 000043
【図４３】
0004151119.tif 000044
【図４４】
0004151119.tif 000045
【図４５】
0004151119.tif 000046
【図４６】
0004151119.tif 000047
【図４７】
0004151119.tif 000048
【図４８】
0004151119.tif 000049
【図４９】
0004151119.tif 000050
【図５０】
0004151119.tif 000051
【図５１】
0004151119.tif 000052
【図５２】
0004151119.tif 000053
【図５３】
0004151119.tif 000054
【図５４】
0004151119.tif 000055
【図５５】
0004151119.tif 000056