(57)【特許請求の範囲】
【請求項１】
内部に導電性物質が充填されたビアホールを有するセラミック製基板の表面に前記ビアホールに充填された導電性物質の露出部分の全表面を被覆する導電層が形成されてなる素子載置用基板であって、前記セラミック製基板の素子を載置する面のセラミック部分の表面粗さがＲａ≦０．０５μｍであり、且つ該素子を載置する面に存在するビアホールに充填された前記導電性物質が該面の表面から０．３〜１．８μｍの高さで突出していることを特徴とする基板。
【請求項２】
前記セラミック製基板の素子を載置する面の全面を被覆する導電層上に素子接合用のハンダ膜パターンが形成されてなることを特徴とする請求項１記載の基板。
【請求項３】
内部に導電性物質が充填されたビアホールを有するセラミック製基板であって、該セラミック製基板の少なくとも一方の面のセラミック部分の表面粗さがＲａ≦０．０５μｍであり、該セラミック部分の表面粗さがＲａ≦０．０５μｍである少なくとも一方の面に存在するビアホールに充填された前記導電性物質が該面の表面から０．３〜１．８μｍの高さで突出しており、且つ該セラミック製基板の上下の何れの面にも導電層が形成されていないことを特徴とする基板。
【請求項４】
請求項３に記載の基板のビアホールに充填された導電性物質が該基板のセラミック部分の表面から０．３〜１．８μｍの高さで突出している少なくとも一方の面にその全面を覆う導電層を形成した後に該導電層の一部をリソグラフィー法を用いて除去し、前記突出した導電性物質の露出部分の全表面を被覆する導電層を形成して請求項１に記載の基板を製造する方法であって、リソグラフィー法における露光工程のフォトマスクの位置合わせを該導電層の下地に存在するビアホールに由来する導電層の凸部の陰影に基づいて行なうことを特徴とする製造方法。
【請求項５】
請求項３に記載の基板のビアホールに充填された導電性物質が該基板のセラミック部分の表面から０．３〜１．８μｍの高さで突出している少なくとも一方の面にその全面を覆う導電層を形成した後に該導電層の下地に存在するビアホールの位置を該ビアホールに由来する導電層の凸部の陰影に基づいて確認し、前記導電層上に素子接合用のハンダ膜パターンを形成することを特徴とする請求項２に記載の基板の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、サブマウントとして好適に使用できるビアホールを有するセラミック製基板、及びその製造方法に関する。
【０００２】
【従来の技術】
サブマウントとは、半導体レーザー素子とヒートシンク（銅等の金属製ブロック）の間に位置する絶縁基板であり、半導体レーザー素子から発生される熱をヒートシンク側へ効率よく伝達出来る性能を持つものである。一般の半導体レーザー素子用のサブマウントは、セラミック製基板の上下面に回路パターンが設けられており、上下面間を貫通する導電性のビアホールによってこれら上下面の回路パターンが電気的に接続されているものである。そして、片面に半導体レーザー等の素子を、他の片面にヒートシンクをはんだ等によりボンディングして使用されている。
【０００３】
このようなサブマウントを製造する場合、一般的にはセラミック粉体を含む板状成形体（グリーンシート）にスルーホールを穿設し、そこに導電性物質を含むペーストを充填した後、セラミック粉体及び導電性物質を焼結させ、次いで表面を研磨した後、セラミック製基板全面をメタライズして導電層を形成した上でリソグラフィー法により回路パターンを形成する方法が採用されている。具体的には、基板の全面を覆う導電層上にフォトレジストを塗布し、回路パターンのマスクを用いた露光工程、現像・リンス工程、必要に応じてポストベーク工程を経た後にエッチング工程で不要導電層を除去し、さらにレジストを剥離することによって回路パターンが形成されている。なお、実装の態様によっては、特に素子を載置する側の面において、回路パターンはその面全面を覆う導電層から成っていてもよい場合もあるが、この場合においても実際に素子が載置される部位と下地に存在するビアホールとの位置関係を制御する必要がある場合があり、例えばリフロー法により素子をハンダ付けする場合、回路パターンの所定の位置に素子接合のためのハンダ膜パターンを形成する必要がある。
【０００４】
前者のリソグラフィー法により回路パターンを形成する場合、導電性物質が充填されたビアホール（上記したように、導電性物質としては金属が使用されることが多いので、以下このようなビアホールを単に金属ビアホールともいう。）は、セラミック製基板の両面に形成された回路パターンの電気的接続を目的として設けられるため、セラミック製基板の表面に露出した金属ビアホールの表面（より詳しくは該ビアホールに充填された導電性物質の露出分の表面）の全面とその周辺を回路パターンで覆うように回路パターンを形成することが行われる。この時、回路パターン形成過程の露光工程において回路パターンのマスク（フォトマスク）の位置合わせが正確に行なわれず、位置ずれが生じた場合には、金属ビアホールとセラミック製基板表面の回路パターンとの接触面積を小さくし、電気抵抗の上昇や接続不良等の不良品発生の原因となる。このため、マスクの位置合わせを正確に行う必要がある。また、後者の回路パターンが面全面を覆う導電層から成る場合においてもハンダ膜形成用のマスクの位置合わせが重要である。
【０００５】
このような位置合わせの方法としては機械的な基準ピンによる機械的整合法とパターン認識法があるが、基板端部から金属ビアホールまでの位置精度が低い場合、基板端部が変形している場合または異形状の場合等には前者の方法は適用困難であるため、一般にパターン認識法が採用される。該パターン認識法は、基板に位置合わせ用のマーカーを付しておきフォトマスクやハンダ膜パターン形成用マスクと該マーカーを読取り、ズレを微調整して整合させるものであり、自動化も可能な方法である。
【０００６】
【発明が解決しようとする課題】
しかしながら近年、前記のようなサブマウントは、電子機器の高性能化、小型化に伴い、小型化、高密度実装化が要求され、金属ビアホールと回路パターンとの位置関係、精度が厳しくなっているため、その製造に際しては位置合わせ用のマーカーを利用するだけで充分でない場合が多くなってきている。そのため、導電層表面に現われる下地の金属ビアホールの痕跡を頼りに目視により位置合わせの微調整を行なうが、金属ビアホールの直径は０．０３〜０．５０ｍｍと非常に小さいため、判別が困難であり、その位置確認には熟練を要していた。そして、操作に習熟していない者が位置合わせを行なった場合には、回路パターンと金属ビアホールとの位置ずれが度々発生していた。
【０００７】
そこで、本発明は、半導体素子搭載用のサブマウントとして好適に使用できる「金属ビアホールを有する両面回路基板」であって、金属ビアホールと回路パターンとの電気的な接続が良好で、素子の接合位置決めが容易な基板、及びこのような基板を効率よく製造する方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明者らは、上記技術課題を解決すべく鋭意研究を行った。即ち、一般に基板上に導電層を形成する場合には、基板と導電層との密着性の観点から、基板表面は平滑であるのが好ましいと考えられているのに対し、金属ビアホール部を作為的に突出させ導電層を形成すれば導電層を形成した後でも金属ビアホールの位置を容易に確認できるのではないかと考え、導電層の密着性を低下させずに、さらには半導体素子を直接金属ビアホール上にマウントする際の信頼性をも確保しながら上記のような判別が可能な突出部を形成する条件について鋭意検討を行なった。その結果、セラミック製基板の表面粗さを特定値以下とし、さらに金属ビアホールを該基板表面から特定の高さで突出させた場合には、所期の効果が得られることを見出し、本発明を完成するに至った。
【０００９】
即ち、第一の本発明は、内部に導電性物質が充填されたビアホールを有するセラミック製基板の表面に前記ビアホールに充填された導電性物質の露出部分の全表面を被覆する導電層が形成されてなる素子載置用基板であって、前記セラミック製基板の素子を載置する面のセラミック部位の表面粗さがＲａ≦０．０５μｍであり、且つ該素子を載置する面に存在するビアホールに充填された前記導電性物質が該面の表面から０．３〜１．８μｍの高さで突出していることを特徴とする基板である。
【００１０】
上記本発明の基板（以下、本発明の製品基板ともいう。）は、サブマウントとして好適に使用できる。該本発明の製品基板は、素子をマウントする時のダイ付けの信頼性が高いばかりでなく、リソグラフィー法を用いて信頼性の高いものを容易且つ効率的に得られ易いという特徴を有する。また、該本発明の製品基板の中でも、セラミック製基板の素子を載置する側の面の全面を被覆する導電層を有するものは、下地に存在する金属ビアホールの位置の確認が容易であり、金属ビアホールとの相対的な位置関係を任意に制御して該導電層上に素子接合用のハンダ膜パターンを形成することができる。そしてこのようなハンダ膜パターンが形成された基板は、素子の接合位置決めが容易で、所定の位置に精度良く素子を接合できるという特徴を有する。
【００１１】
また、第二の本発明は、内部に導電性物質が充填されたビアホールを有するセラミック製基板であって、該セラミック製基板の少なくとも一方の面のセラミック部位の表面粗さがＲａ≦０．０５μｍであり、該セラミック部位の表面粗さがＲａ≦０．０５μｍである少なくとも一方の面に存在するビアホールに充填された前記導電性物質が該面の表面から０．３〜１．８μｍの高さで突出しており、且つ該セラミック製基板の上下の何れの面にも導電層が形成されていないことを特徴とする基板である。
【００１２】
該本発明の基板（以下、本発明の原料基板ともいう。）は、上記サブマウントとして好適に使用できる本発明の製品基板を製造する際の原料基板として好適に使用できる。当該原料基板は、表面に導電層を形成しても、金属ビアホールの位置を目視で容易に確認できるという特徴を有する。
【００１３】
また、第三の本発明は、上記本発明の原料基板のビアホールに充填された導電性物質が該基板のセラミック部分の表面から０．３〜１．８μｍの高さで突出している少なくとも一方の面にその全面を覆う導電層を形成した後に該導電層の一部をリソグラフィー法を用いて除去し、前記突出した導電性物質の露出部分の全表面を被覆する導電層を形成して前記本発明の製品基板を製造する方法であって、リソグラフィー法における露光工程のフォトマスクの位置合わせを該導電層の下地に存在するビアホールに由来する導電層の凸部の陰影に基づいて行なうことを特徴とする製造方法であり、第四の本発明は、上記本発明の原料基板のビアホールに充填された導電性物質が該基板のセラミック部分の表面から０．３〜１．８μｍの高さで突出している少なくとも一方の面にその全面を覆う導電層を形成した後に該導電層の下地に存在するビアホールの位置を該ビアホールに由来する導電層の凸部の陰影に基づいて確認し、前記導電層上に素子接合用のハンダ膜パターンを形成することを特徴とする前記本発明の製品基板の製造方法である。これら本発明の製造方法によれば、本発明の製品基板を効率よく製造することが可能である。
【００１４】
【発明の実施の形態】
前記したように、本発明の基板（本発明の原料基板及び本発明の製品基板）は、金属ビアホールを有するセラミック製基板の素子載置面となる面におけるセラミック部位の表面粗さがＲａ≦０．０５μｍ以下であり、さらにビアホールに充填された導電性物質が該面の表面から０．３〜１．８μｍの高さで突出しているという共通の特徴を有する。この様な特徴を有することにより、上記セラミック製基板の表面全体を導電層で被覆しても金属ビアホールの位置が目視で容易に確認でき、しかも導電層の密着強度を充分高く保ち、更に半導体素子をマウントする際の信頼性をも確保することができる。前記突出高さが０．３μｍ未満の場合には、基板の表面全体を導電層で被覆した時に金属ビアホールの位置を目視で確認するのが困難となる。また、該突出高さが１．８μｍを越える場合には、基板の表面全体を導電層で被覆した時に金属ビアホール上の導電層とその周辺の導電層との間に大きな段差ができ、特にこの段差近傍における密着性が悪くなり、回路パターンを形成した時に電気的に導通不良が生じる恐れがある。また、上記セラミック部位の表面粗さがＲａ＞０．０５μｍとなる時には半導体レーザー等の素子をマウントする際の信頼性が低下する。
【００１５】
このような特徴を有する本発明の基板は、セラミック製基板の表面から突出したビアホールに充填された導電性物質の露出部分の全表面を被覆する導電層が形成されたもの（本明の製品基板）が、それ自体サブマウントとして好適に使用でき、表面に導電層を有しないもの（本発明の原料基板）は、上記本発明の製品基板を製造する際の原料基板として好適に使用できる。
【００１６】
図１に素子を載置した本発明の製品基板の代表的な構造を示す。該原料基板においては、表面粗さがＲａ≦０．０５μｍである素子載置面１０１を有し、内部に導電性物質が充填されたビアホール（金属ビアホール）２００を有するセラミック製基板１００の突出部の全面、及びその近傍のセラミック製基板の表面が導電層３００で覆われ、該導電層上に素子載置用のハンダ膜パターン４００が載置されている。なお、図１の斜視図においては金属ビアホール２００の端面が露出しているように記されているが、これは金属ビアホールの位置を示すものであり、断面図に示されるようにその上面は導電層３００で被覆されている。また、図示しないが素子載置面と反対側の面１０２上には導電層が形成されていてもよい。更に、前記表面１０１及び１０２からのビアホール２００の突出高さｈは０．３〜１．８μｍとなっている。なお、図１に示される製品基板から導電層３００及び素子載置用ハンダ膜パターン４００を除いたものが本発明の原料基板となる。
【００１７】
本発明の原料基板及び製品基板で使用するセラミック製基板の材質は、公知のものを特に制限なく使用できる。具体的には、窒化アルミニウム、酸化ベリリウム、炭化珪素、アルミナ、ムライト、窒化ホウ素、ホウケイ酸ガラス等が使用される。その中で、窒化アルミニウムは、高い熱伝導率を有しするため、例えばサブマウントとして使用した場合に半導体レーザー素子から発生する熱を効率よくヒートシンクへ逃がすと共に、誘電率も低く、また熱膨張係数がＳｉ等の半導体レーザー素子の材質と同等であることから特に好適に使用できる。なお、半導体レーザー素子搭載用のサブマウントとして使用する場合には、セラミック製基板の熱伝導率は高い方が好適であり、１７０Ｗ／ｍＫ以上、特に２００Ｗ／ｍＫ以上ものが好適に使用される。
【００１８】
本発明の原料基板及び製品基板で使用するセラミック製基板には、内部に導電性物質が充填されたビアホールが形成されている。導電性物質としては公知のものが特に制限無く使用される。一般には、タングステン、モリブデン、銅、銀、金、ニッケル、パラジウム等が好適に使用できる。特に本発明の基板を前記したコファイア法で製造する場合の導電性物質は、耐熱性の点からタングステンやモリブデンが好適に使用できる。なお、ビアホールの寸法、形状、個数は任意にとることが出来、さらに、基板の外形寸法は制限されない。また、ビアホールはセラミック製基板を貫通している必要はなく、セラミック製基板の内部に導電層が形成されている場合には、該導電層に達する深さの孔であってもよい。更に導電性物質はビアホールを完全に埋めるように充填されている必要は必ずしもなく、内部表面を覆う様な形で充填されていてもよい。しかしながら、製造が容易であることからセラミック製基板の上下面を貫通する孔（スルーホール）を完全に埋めるように導電性物質が充填されたビアホールを有するのが好適である。この場合において、上記のようなビアホールは、通常、スルーホール内部への導電性物質を含むペーストを充填することにより形成されるが、その際のペーストの充填性を考慮するとスルーホールの直径は、０．０３〜０．５ｍｍ、好適には、０．０５〜０．４ｍｍであるのが好ましい。また、その長さと直径の比（長さ／直径）は４０以下であるのが好ましい。また、導電性物質が充填されてなるビアホールの電気抵抗は特に制限されないが、半導体レーザー素子の性能を充分に発現するためには０．５Ω以下、さらに好適には０．１Ω以下であることが好ましい。
【００１９】
本発明の製品基板において、素子を載置する面においてビアホールに充填された導電性物質の露出部分の全表面を覆う様に形成される導電層は導電性を有する膜状体であれば特に限定されないが、通常は金属薄膜や、金属粉末と無機結合材、有機結合材よりなる厚膜等が使用される。この中でも金属薄膜は、電気伝導性が高いため最も好適に用いられる。該金属薄膜の構成金属としては公知のものが制限なく使用できるが、チタニウム、クロム、モリブデン、タングステン、タングステンチタニウム、アルミニウム、ニッケルクロム、タンタル、窒化タンタルはセラミック製基板との密着性が良好なため、好適に用いられる。これら金属は単独で用いても良いし、または、２種類以上組み合わせて用いても良い。また、導電層は単層でも良いし、２層以上を組み合わせて積層し、用いても良い。２層以上積層して用いる場合は、前記した金属がセラミック製基板との密着性が良好なため、セラミック製基板に直接に接する第１層に好適に使用できる。第１層の上に積層する第２層の金属にも公知の金属を使用できるが、２層積層膜の回路パターンを用い、第２層が最上層となる場合には、白金、ニッケル、パラジウム、銅、銀、金の少なくとも１種が電気導電性が良好なため、好適に用いられる。また、第２層の上にさらに膜を積層し、３層以上の回路パターンとして用いる場合には、第１層と第３層との間に元素の拡散を防止して、回路パターンとセラミック製基板との間の安定した密着強度を確保するために、拡散防止能の高い白金、ニッケル、パラジウム、タングステン、タングステンチタニウム、モリブデンがより好適に用いられる。第３層としては公知の金属を使用することができ、例えば、白金、ニッケル、パラジウム、銅、銀、金の少なくとも１種類が電気伝導性が良好なため、好適に用いられる。また、これらの中でも特に白金、パラジウム、銀、金は耐食性にも優れるので、より好適に用いられる。また、これら前記最上層の金属層上に、半導体素子等のはハンダ付けを容易にするために、例えば、金−錫系ハンダ、鉛−錫系ハンダ、金−シリコン系ハンダ、金−ゲルマニウム系ハンダといった、少なくとも１種類のハンダ膜を積層、パターニングしてもよい。
【００２０】
本発明の原料基板の製法は、セラミック製基板の表面粗さ及び金属ビアホールの突出高さが前記した範囲内になるように制御する他は特に限定されず、従来の公知の方法が採用できる。例えば本発明の原料基板は、スルーホールを穿設したグリーンシートのスルーホール内に導電性物質を含むペーストを直接充填し、セラミック粉の焼成と導電性物質の焼成とを同時に行う、所謂コファイア法により得ることができる。または、焼結体にレーザー等を用いてスルーホールを形成後、導電性物質を含むペーストを充填して再焼成する、所謂ポストファイア法によっても得ることができる。いずれの方法で得られた原料基板は、基板の表面を研磨することにより好適に製造することができる。なお、研磨の方法としては公知の技術が制限無く使用でき、通常、ラッピング、ポリッシング、バレル研磨、サンドブラスト、研削盤による研磨等の方法が用いられる。
【００２１】
このとき、セラミック製基板の表面粗さをＲａ≦０．０５μｍにし、更に金属ビアホールの突出高さを０．３〜１．８μｍにする方法は特に限定されず、例えば、(i)スルーホールを穿設したグリーンシートを焼成した後にスルーホール内に少し余剰に導電性物質を含むペーストを充填して再焼成し、その後、該基板表面を表面粗さ及び金属ビアホールの突出高さが上記範囲内となるように研磨条件を制御する方法、(ii)焼成した基板の表面にレーザー等を用いて孔加工し、その後、該基板の表面を表面粗さがＲａ≦０．０５μｍとなるまで研磨した後にスルーホール内に少し余剰に導電性物質を含むペーストを充填して再焼成し、その後、金属ビアホールをその突出高さが上記範囲内となるように研磨する方法、(iii)スルーホールを穿設したグリーンシートのスルーホール内部に直接導電性物質を含むペーストを充填後、同時焼成し、その後、該基板表面を表面粗さ及び金属ビアホールの突出高さが上記範囲内となるように研磨条件を制御する方法等が採用できる。これら３つの方法の中でも、工程が少なく経済的にも有利であることから(iii)の方法を採用するのが好適である。
【００２２】
一般に、上記のようにして焼成されたビアホールを含むセラミック製基板は、ビアホールに充填される導電性物質が、セラミック等の材料で構成されるセラミック製基版よりも硬いため、砥粒（研磨剤）を用いて表面全面を研磨した場合に、柔らかいセラミック製基板の部分がより研磨され、硬い金属ビアホールの部分が突出してくる。このため、半導体レーザー素子をマウントする際の信頼性が一般に高いとされるＲａ≦０．０５μｍの表面粗さを得ようして、小さな砥粒を用いた研磨を続けると金属ビアホールの突出高さが大きくなりすぎてしまう。本発明者らは、上記の傾向が大きな砥粒を用いた場合には小さくなり、小さな砥粒を用いた場合には大きくなるという知見に基づき、セラミック製基板の表面粗さを小さくしてかつ金属ビアホールの突出量を適切範囲内に入れるためには、最初に大きな砥粒を用いた研磨を行ない金属ビアホールの突出量を抑えながらセラミック製基板の表面粗さをある程度まで小さくし、その後小さな砥粒を用いて研磨を行ない金属ビアホールを突出量を保持しながらセラミック製基板の表面粗さをより小さくしていくことにより、前記したような条件を満足する原料基板を得ることに成功したものである。このような研磨は２段階に限らず数段階以上、数種類の粒径の砥粒を使い分けて行なうことも可能である。なお、各段階の研磨条件は、用いるセラミック製基板及び導電性物質の材質、ビアホールの径等によって異なるため一概に規定することはできないが、系毎に砥粒の大きさ及び研磨時間を変えて研磨を行ない、これら条件と金属ビアホールの突出量とセラミック製基板の表面粗さとの関係を調べておけば、容易に決定することができる。
【００２３】
この様にして製造された本発明の原料基板は、表面に薄膜導電層を形成しても、薄膜導電層表面からビアホールの位置を目視で容易に確認できるので、次のような方法で本発明の製品基板を製造する際の中間材料として好適に使用することができる。即ち、（１）前記本発明の原料基板の素子を載置する面、すなわち金属ビアホールが高さ０．３〜１．８μｍで突出している側の面の全面を導電層で被覆した後、リソグラフィー法を用いて該導電層の少なくとも一部を除去して、前記突出した金属ビアホールの露出部分の表面全面を少なくとも被覆する導電層を形成するに際し、リソグラフィー法における露光工程のフォトマスクの位置合わせを該導電層の下地に存在するビアホールに由来する導電層の凸部の陰影に基づいて行なうこと、又は（２）前記本発明の原料基板の前記本発明の原料基板の素子を載置する面、すなわち金属ビアホールが高さ０．３〜１．８μｍで突出している側の面の全面を導電層で被覆し後、該導電層の下地に存在するビアホールの位置を該ビアホールに由来する導電層の凸部の陰影に基づいて確認し、前記導電層上に素子接合用のハンダ膜パターンを形成することにより本発明の製品基板を好適に製造することができる。
【００２４】
上記（１）の方法で採用するリソグラフィー法とは、代表的なパターン形成法の一つであり、基板上に耐エッチング性に優れた有機レジストを塗布したり、ドライフィルムを貼付した後、光転写技術などを用いて任意の回路パターンに焼き付けし、このレジストパターンをマスクに、下地の導電層をエッチングして回路パターンを形成する方法であり、基本的に、▲１▼洗浄された基板上にレジストを塗布（貼付）する工程、▲２▼レジストにフォトマスクを用いてパターン焼き付けを行なう露光工程、▲３▼現像・リンス工程、▲４▼エッチング工程、及び▲５▼レジスト除去工程からなる。
【００２５】
上記製造方法におけるリソグラフィー法では、露光工程のフォトマスクの位置合わせを該原料基板から突出する前記金属ビアホールに由来する導電層の凸部の陰影に基づいて行なうことにより、フォトマスクの位置ずれに起因する不良品の発生率を低減することができる。
【００２６】
上記製造方法で原料基板の金属ビアホールが高さ０．３〜１．８μｍで突出している側の面の全面を被覆する様に形成される導電層は、金属ビアホールの露出面の全面を覆う様に残して、その一部をエッチングにより除去することにより所望の形状の回路パターンを有する本発明の製品基板を得ることができる。したがって、該残存導電層から成る回路パターンは、基本的に本発明の製品基板のところで説明した導電層と同じ構造を有することになるが、エッチングを行なった後に残った導電層上に後から選択的にメタライズ層を形成することもできる。このため、最終的に回路パターンとなる導電層が積層構造を有する場合には、少なくともその最下層を形成し、エッチングすればよい。該導電層の形成方法としては、物理蒸着法、化学蒸着法、溶射法、無電解メッキ法、溶融メッキ法、陽極酸化法、塗膜法等の公知の製膜方法が制限なく採用できる。
【００２７】
また、本発明で採用するリソグラフィー法は、フォトレジストの位置合わせが本発明の原料基板の突出する金属ビアホールに由来する導電層の凸部の陰影に基づいて行なう点を除けば従来一般的に行われているでリソグラフィーと特に変わる点はない。即ち、レジスト、フォトマスク、レジスト剥離剤等の各種材料及び薬液としては、一般的なリソグラフィー法で使用されているものが制限なく使用でき、その使用条件も特に限定されない。
【００２８】
また、上記（２）の方法におけるハンダ膜パターンを形成は、基板の導電層上に、ハンダ膜パターンに相当する部位が欠除された金属板等からなるマスクを、突出した金属ビアホールに由来する導電層の凸部の陰影に基づいて位置決めして載置し、蒸着法やスパッタリング法等によりハンダ膜を形成した後に上記マスクを除去することにより行なうことができる。このような方法を採用することにより、導電層の直下に金属ビアホールが存在しない部分のみに選択的にハンダ膜層を形成することもできる。なお、図１に示したように、前記（１）の方法で所望の形状の回路パターンを形成した場合においても、同様にして導電層の直下に金属ビアホールが存在しない部分のみに選択的にハンダ膜層を形成することも勿論可能である。
【００２９】
【実施例】
以下に、本発明を更に具体的に説明するために実施例を示すが、本発明はこれらの実施例に限定されるものではない。
【００３０】
実施例１
窒化アルミニウム粉末１００重量部に酸化イットリウム粉末５重量部、有機バインダー及び分散剤としてメタクリル酸ブチル１５重量部、可塑剤としてジオクチルフタレート５重量部を添加し、トルエンを溶剤としてボールミルで混合した。このスラリーを脱泡後、ドクターブレード法により厚さ０．６ｍｍのシート状に成形した。このグリーンシートから長さ６０ｍｍ、幅６０ｍｍのシートを切り出し、パンチング用金型にて直径φ２５０μｍのスルーホールが縦横１．３ｍｍピッチで４２×４２個並んだものを用意した。次に、タングステンペーストをスルーホール内に圧入法で充填した。充填条件は、４５ｐｓｉ、１２０秒であった。このようにして作製したタングステンビアホールを有する窒化アルミニウムグリーンシート体を乾燥窒素ガスを３０ｌ／分流通させながら９００℃、２時間加熱脱脂を行った。昇温速度は、２℃／分であった。同時に脱脂したテストサンプルの脱脂体の残留炭率を測定したところ、１９５０ｐｐｍであった。その後、脱脂体を窒化アルミニウム製の容器に入れ、窒素雰囲気中１６１５℃で４時間加熱し、さらに１８７０℃で９時間焼成することにより、直径φ２００μｍのタングステンビアホールを有する長さ４８ｍｍ、幅４８ｍｍ、厚さ０．４８ｍｍの窒化アルミニウム基板を得た。基板の反りは３５μmであった。同時に脱脂・焼成した基板厚み０．４８ｍｍのテストサンプルの熱伝導率をレーザーフラッシュ法により測定したところ２１０Ｗ／ｍＫであった。
【００３１】
このタングステンビアホールを有する窒化アルミニウム基板の表面を３６０μｍの砥粒で３０分研磨した後、１２０μｍの砥粒を用いて１時間２０分研磨し、窒化アルミニウム基板平面の表面粗さがＲａ＝０．０２７μｍで、基板表面から突出するタングステンビアホールの高さが０．８μｍの本発明の原料基板を得た。
【００３２】
次に、この基板の両面の全面に第１層／第２層／第３層＝チタン：０．１μｍ／白金：０．２μｍ／金：０．５μｍの積層体からなる薄膜導層層をスパッタ法により形成後、表面に金−錫（金＝８０ｗｔ％）系ハンダ膜パターン（厚み５μｍ）を、該パターンの下にビアホールが存在しない様にメタルマスクを用いた蒸着法によりパターン形成した。メタルマスクの位置合わせは、タングステンビアホールの位置が導電層の凸部の陰影として確認できたので容易に行うことができた。次に、導電層及びハンダ膜層の形成された前記基板を□１．３ｍｍに切断し、チップ形状にした。切断されたもの全てにについてハンダ膜パターンとビアホールとの位置関係を調べたところ、ハンダ膜パターンの下にビアホールが存在するものはなかった。
【００３３】
また、導電層上のタングステンビアホール直上に位置する部位にニッケルメッキしたネールヘッドピンを垂直にハンダ付けした。ネールヘッドピンは、ネールヘッド径１．１ｍｍ、ピン径０．５ｍｍ、４２−アロイ製であり、ハンダは、鉛−錫（鉛＝４０ｗｔ％）の組成のものである。これを、（株）東洋精機製作所製ストログラフＭ２にセットし、ネールヘッドピンを垂直方向に引っ張った際の破壊強度すなわち、導電層の密着強度を測定したところ、１３．０ｋｇ／ｍｍ２であり、剥離モードは、ハンダ内破壊であった。
【００３４】
更に、該チップの片面を銅板に密着強度評価に使用したのと同一組成のハンダを用いハンダ付けし、もう片面に４端子をあて、ビアホールの電気抵抗を測定したところ、０．０１３Ω（１０チップの測定平均値）であった。
【００３５】
比較例１
実施例１において作製したタングステンビアホールを有する窒化アルミニウム基板の表面を３６０μｍの砥粒のみを用いて１時間５０分研磨を行ない、該基板表面の表面粗さがＲａ＝０．０４３μmで、タングステンビアホールが窒化アルミニウム基板の表面から突出高さ０．１μｍで突出した原料基板を得た。次に、実施例１と同様にして該原料基板表面に導電層およびハンダ膜パターンの形成を行なった。ただし、メタルマスクの位置合わせは、ビアホールの位置が導電層およびハンダ膜層の上から目視で確認できなかったので、基板の一角を基準にして行った。次に、導電層及びハンダ膜層を形成した基板を実施例１と同様にして切断し、切断されたもの全てにについてハンダ膜パターンとタングステンビアホールとの位置関係を調べたところ、ハンダ膜パターンの下にタングステンビアホールが存在する不良チップが４１９個存在した。また、導電層の密着強度を測定したところ、１０．５ｋｇ／ｍｍ２であり、剥離モードは、ハンダ内破壊であった。更に、ビアホールの電気抵抗を測定したところ、０．０２５Ω（１０チップの測定平均値）であった。
【００３６】
比較例２
実施例１において作製したタングステンビアホールを有する窒化アルミニウム基板の表面を１２０μｍの砥粒のみを用いて３時間４０分研磨を行ない、該基板表面の表面粗さがＲａ＝０．０４１μmで、タングステンビアホールが基板表面から突出高さが６．５μｍで突出する原料基板を得た。次に、実施例１と同様にして基板表面に導電層及びハンダ膜パターンを形成した。メタルマスクの位置合わせは、ビアホールの位置がメタライズ層の凸部の陰影として確認できたので容易に行うことができ、ハンダ膜パターンとビアホールとの位置関係を調べたところ、ハンダ膜パターンの下にビアホールが存在するものはなかった。また、導電層の密着強度を測定したところ、２．１ｋｇ／ｍｍ２と低く、剥離モードは、基板／薄膜導電層界面の破壊であった。しかしながら、ビアホールの電気抵抗を測定したところ、０．５５Ω（１０チップの測定平均値）と高く、部分的な導通不良が発生していた。
【００３７】
【発明の効果】
本発明によれば、導電性物質が充填されたビアホールの突出高さをセラミック製基板平面よりある一定の高さに制限することにより、メタライズ後も目視によりビアホールの位置が確認でき、回路パターン形成用のマスクの位置合わせを容易にすることができる。
【図面の簡単な説明】
【図１】  本発明の製品基板の代表的な態様の斜視図及び垂直断面図である。
【符号の説明】
１００：セラミック製基板
１０１：素子載置面
１０２：素子載置面の反対側の面
２００：金属ビアホール
３００：導電層
４００：ハンダ膜パターン
ｈ：ビアホールの突出高さ
【図１】
0004030285.tif 000002