(57)【特許請求の範囲】
【請求項１】
各セグメントの先頭にセグメント同期信号を、各フィールドの先頭にフィールド同期信号を、有するフォーマットで構成された映像および音声データが、多値ＶＳＢ（８値または１６値ＶＳＢ）変調を施されて送信される地上波ディジタル放送の信号を受信するＶＳＢ受信機であって、
受信した前記多値ＶＳＢ変調が施された信号から、前記セグメント同期信号を検出するセグメント同期検出手段と、
前記セグメント同期検出手段が検出した前記セグメント同期信号に基づいて、前記セグメント同期信号のレベルが一定となるように、利得検出器と増幅器とループフィルタとを介してループ利得をフィードバック制御する自動利得制御手段とを備え、
前記自動利得制御手段は、前記セグメント同期信号の検出の有無を知らせるセグメント同期検出信号に従って、前記セグメント同期信号が検出されるまでは前記ループフィルタを広帯域に、検出された後は前記ループフィルタを狭帯域に制御することを特徴とする、ＶＳＢ受信機。
【請求項２】
前記ループフィルタは、抵抗およびコンデンサで構成される広帯域のループフィルタおよび狭帯域のループフィルタであり、
前記自動利得制御手段は、前記セグメント同期検出信号に従って、前記抵抗および前記コンデンサによって定められる時定数の値をスイッチング処理によって切り換えることで、前記ループフィルタの帯域幅を制御することを特徴とする、請求項１に記載のＶＳＢ受信機。
【請求項３】
前記ループフィルタは、別途与えられるフィルタ係数に従って帯域幅を可変できるディジタルフィルタであり、
前記自動利得制御手段は、前記セグメント同期検出信号に従って、前記ディジタルフィルタに与えるフィルタ係数を切り換えることで、前記ループフィルタの帯域幅を制御することを特徴とする、請求項１に記載のＶＳＢ受信機。
【請求項４】
各セグメントの先頭にセグメント同期信号を、各フィールドの先頭にフィールド同期信号を、有するフォーマットで構成された映像および音声データが、多値ＶＳＢ（８値または１６値ＶＳＢ）変調を施されて送信される地上波ディジタル放送の信号を受信するＶＳＢ受信機であって、
受信した前記多値ＶＳＢ変調が施された信号から、前記セグメント同期信号を検出するセグメント同期検出手段と、
前記セグメント同期検出手段が検出した前記セグメント同期信号に基づいて、前記セグメント同期信号のレベルが一定となるように、利得検出器と増幅器とループフィルタとを介してループ利得をフィードバック制御する自動利得制御手段とを備え、
前記自動利得制御手段は、前記セグメント同期信号の検出の有無を知らせるセグメント同期検出信号に従って、前記セグメント同期信号が検出されるまでは前記増幅器の利得を大きく、検出された後は前記増幅器の利得を小さく制御することを特徴とする、ＶＳＢ受信機。
【請求項５】
前記増幅器は、大きい利得のオペアンプと小さい利得のオペアンプの２つで構成されており、
前記自動利得制御手段は、前記セグメント同期検出信号に従って、前記オペアンプをいずれか一方に切り換えることで、前記増幅器の利得を制御することを特徴とする、請求項４に記載のＶＳＢ受信機。
【請求項６】
前記増幅器は、別途与えられる係数に従って増幅値を可変できる乗算器であり、
前記自動利得制御手段は、前記セグメント同期検出信号に従って、前記乗算器に与える係数を切り換えることで、前記増幅器の利得を制御することを特徴とする、請求項４に記載のＶＳＢ受信機。
【請求項７】
各セグメントの先頭にセグメント同期信号を、各フィールドの先頭にフィールド同期信号を、有するフォーマットで構成された映像および音声データが、多値ＶＳＢ（８値または１６値ＶＳＢ）変調を施されて送信される地上波ディジタル放送の信号を受信するＶＳＢ受信機であって、
受信した前記多値ＶＳＢ変調が施された信号から、前記セグメント同期信号を検出するセグメント同期検出手段と、
前記セグメント同期検出手段が検出した前記セグメント同期信号に基づいて、前記セグメント同期信号のレベルが一定となるように、利得検出器と増幅器とループフィルタとを介してループ利得をフィードバック制御する自動利得制御手段と、
前記セグメント同期検出手段が検出した前記セグメント同期信号に基づいて、再生するクロック周波数が受信信号のクロック周波数と一致するように、クロック周波数検出器と増幅器とループフィルタと可変クロック発振器とを介してループ利得をフィードバック制御するクロック再生手段とを備え、
前記自動利得制御手段および前記クロック再生手段は、前記セグメント同期信号の検出の有無を知らせるセグメント同期検出信号に従って、前記セグメント同期信号が検出されるまでは前記ループフィルタを広帯域に、検出された後は前記ループフィルタを狭帯域にそれぞれ制御することを特徴とする、ＶＳＢ受信機。
【請求項８】
前記自動利得制御手段および前記クロック再生手段の前記ループフィルタは、共に抵抗およびコンデンサで構成される広帯域のループフィルタおよび狭帯域のループフィルタであり、
前記自動利得制御手段および前記クロック再生手段は、前記セグメント同期検出信号に従って、前記抵抗および前記コンデンサによって定められる時定数の値をスイッチング処理によって切り換えることで、それぞれ前記ループフィルタの帯域幅を制御することを特徴とする、請求項７に記載のＶＳＢ受信機。
【請求項９】
前記自動利得制御手段および前記クロック再生手段の前記ループフィルタは、共に別途与えられるフィルタ係数に従って帯域幅を可変できるディジタルフィルタであり、
前記自動利得制御手段および前記クロック再生手段は、前記セグメント同期検出信号に従って、前記ディジタルフィルタに与えるフィルタ係数を切り換えることで、それぞれ前記ループフィルタの帯域幅を制御することを特徴とする、請求項７に記載のＶＳＢ受信機。
【請求項１０】
前記自動利得制御手段の前記ループフィルタは、抵抗およびコンデンサで構成される広帯域のループフィルタおよび狭帯域のループフィルタであり、前記クロック再生手段の前記ループフィルタは、別途与えられるフィルタ係数に従って帯域幅を可変できるディジタルフィルタであり、
前記自動利得制御手段は、前記セグメント同期検出信号に従って、前記抵抗および前記コンデンサによって定められる時定数の値をスイッチング処理によって切り換えることで、前記クロック再生手段は、前記セグメント同期検出信号に従って、前記ディジタルフィルタに与えるフィルタ係数を切り換えることで、それぞれ前記ループフィルタの帯域幅を制御することを特徴とする、請求項７に記載のＶＳＢ受信機。
【請求項１１】
前記自動利得制御手段の前記ループフィルタは、別途与えられるフィルタ係数に従って帯域幅を可変できるディジタルフィルタであり、前記クロック再生手段の前記ループフィルタは、抵抗およびコンデンサで構成される広帯域のループフィルタおよび狭帯域のループフィルタであり、
前記自動利得制御手段は、前記セグメント同期検出信号に従って、前記ディジタルフィルタに与えるフィルタ係数を切り換えることで、前記クロック再生手段は、前記セグメント同期検出信号に従って、前記抵抗および前記コンデンサによって定められる時定数の値をスイッチング処理によって切り換えることで、それぞれ前記ループフィルタの帯域幅を制御することを特徴とする、請求項７に記載のＶＳＢ受信機。
【請求項１２】
各セグメントの先頭にセグメント同期信号を、各フィールドの先頭にフィールド同期信号を、有するフォーマットで構成された映像および音声データが、多値ＶＳＢ（８値または１６値ＶＳＢ）変調を施されて送信される地上波ディジタル放送の信号を受信するＶＳＢ受信機であって、
受信した前記多値ＶＳＢ変調が施された信号から、前記セグメント同期信号を検出するセグメント同期検出手段と、
前記セグメント同期検出手段が検出した前記セグメント同期信号に基づいて、前記セグメント同期信号のレベルが一定となるように、利得検出器と増幅器とループフィルタとを介してループ利得をフィードバック制御する自動利得制御手段と、
前記セグメント同期検出手段が検出した前記セグメント同期信号に基づいて、再生するクロック周波数が受信信号のクロック周波数と一致するように、クロック周波数検出器と増幅器とループフィルタと可変クロック発振器とを介してループ利得をフィードバック制御するクロック再生手段とを備え、
前記自動利得制御手段および前記クロック再生手段は、前記セグメント同期信号の検出の有無を知らせるセグメント同期検出信号に従って、前記セグメント同期信号が検出されるまでは前記増幅器の利得を大きく、検出された後は前記増幅器の利得を小さくそれぞれ制御することを特徴とする、ＶＳＢ受信機。
【請求項１３】
前記自動利得制御手段および前記クロック再生手段の前記増幅器は、共に大きい利得のオペアンプと小さい利得のオペアンプの２つで構成されており、
前記自動利得制御手段および前記クロック再生手段は、前記セグメント同期検出信号に従って、前記オペアンプをいずれか一方に切り換えることで、それぞれ前記増幅器の利得を制御することを特徴とする、請求項１２に記載のＶＳＢ受信機。
【請求項１４】
前記自動利得制御手段および前記クロック再生手段の前記増幅器は、共に別途与えられる係数に従って増幅値を可変できる乗算器であり、
前記自動利得制御手段および前記クロック再生手段は、前記セグメント同期検出信号に従って、前記乗算器に与える係数を切り換えることで、それぞれ前記増幅器の利得を制御することを特徴とする、請求項１２に記載のＶＳＢ受信機。
【請求項１５】
前記自動利得制御手段の前記増幅器は、大きい利得のオペアンプと小さい利得のオペアンプの２つで構成されており、前記クロック再生手段の前記増幅器は、別途与えられる係数に従って増幅値を可変できる乗算器であり、
前記自動利得制御手段は、前記セグメント同期検出信号に従って、前記オペアンプをいずれか一方に切り換えることで、前記クロック再生手段は、前記セグメント同期検出信号に従って、前記乗算器に与える係数を切り換えることで、それぞれ前記増幅器の利得を制御することを特徴とする、請求項１２に記載のＶＳＢ受信機。
【請求項１６】
前記自動利得制御手段の前記増幅器は、別途与えられる係数に従って増幅値を可変できる乗算器であり、前記クロック再生手段の前記増幅器は、大きい利得のオペアンプと小さい利得のオペアンプの２つで構成されており、
前記自動利得制御手段は、前記セグメント同期検出信号に従って、前記乗算器に与える係数を切り換えることで、前記クロック再生手段は、前記セグメント同期検出信号に従って、前記オペアンプをいずれか一方に切り換えることで、それぞれ前記増幅器の利得を制御することを特徴とする、請求項１２に記載のＶＳＢ受信機。
【請求項１７】
各セグメントの先頭にセグメント同期信号を、各フィールドの先頭にフィールド同期信号を、有するフォーマットで構成された映像および音声データが、多値ＶＳＢ（８値または１６値ＶＳＢ）変調を施されて送信される地上波ディジタル放送の信号を受信するＶＳＢ受信機であって、
受信した前記多値ＶＳＢ変調が施された信号から、前記セグメント同期信号を検出するセグメント同期検出手段と、
前記セグメント同期検出手段が検出した前記セグメント同期信号に基づいて、前記セグメント同期信号のレベルが一定となるように、利得検出器と増幅器とループフィルタとを介してループ利得をフィードバック制御する自動利得制御手段と、
前記セグメント同期検出手段が検出した前記セグメント同期信号に基づいて、再生するクロック周波数が受信信号のクロック周波数と一致するように、クロック周波数検出器と増幅器とループフィルタと可変クロック発振器とを介してループ利得をフィードバック制御するクロック再生手段とを備え、
前記自動利得制御手段は、前記セグメント同期信号の検出の有無を知らせるセグメント同期検出信号に従って、前記セグメント同期信号が検出されるまでは前記ループフィルタを広帯域に、検出された後は前記ループフィルタを狭帯域に制御し、前記クロック再生手段は、当該セグメント同期検出信号に従って、前記セグメント同期信号が検出されるまでは前記増幅器の利得を大きく、検出された後は前記増幅器の利得を小さく制御することを特徴とする、ＶＳＢ受信機。
【請求項１８】
前記自動利得制御手段の前記ループフィルタは、抵抗およびコンデンサで構成される広帯域のループフィルタおよび狭帯域のループフィルタであり、前記クロック再生手段の前記増幅器は、大きい利得のオペアンプと小さい利得のオペアンプの２つで構成されており、
前記自動利得制御手段は、前記セグメント同期検出信号に従って、前記抵抗および前記コンデンサによって定められる時定数の値をスイッチング処理によって切り換えることで、前記ループフィルタの帯域幅を制御し、前記クロック再生手段は、前記セグメント同期検出信号に従って、前記オペアンプをいずれか一方に切り換えることで、前記増幅器の利得を制御することを特徴とする、請求項１７に記載のＶＳＢ受信機。
【請求項１９】
前記自動利得制御手段の前記ループフィルタは、抵抗およびコンデンサで構成される広帯域のループフィルタおよび狭帯域のループフィルタであり、前記クロック再生手段の前記増幅器は、別途与えられる係数に従って増幅値を可変できる乗算器であり、
前記自動利得制御手段は、前記セグメント同期検出信号に従って、前記抵抗および前記コンデンサによって定められる時定数の値をスイッチング処理によって切り換えることで、前記ループフィルタの帯域幅を制御し、前記クロック再生手段は、前記セグメント同期検出信号に従って、前記乗算器に与える係数を切り換えることで、前記増幅器の利得を制御することを特徴とする、請求項１７に記載のＶＳＢ受信機。
【請求項２０】
前記自動利得制御手段の前記ループフィルタは、別途与えられるフィルタ係数に従って帯域幅を可変できるディジタルフィルタであり、前記クロック再生手段の前記増幅器は、大きい利得のオペアンプと小さい利得のオペアンプの２つで構成されており、
前記自動利得制御手段は、前記セグメント同期検出信号に従って、前記ディジタルフィルタに与えるフィルタ係数を切り換えることで、前記ループフィルタの帯域幅を制御し、前記クロック再生手段は、前記セグメント同期検出信号に従って、前記オペアンプをいずれか一方に切り換えることで、前記増幅器の利得を制御することを特徴とする、請求項１７に記載のＶＳＢ受信機。
【請求項２１】
前記自動利得制御手段の前記ループフィルタは、別途与えられるフィルタ係数に従って帯域幅を可変できるディジタルフィルタであり、前記クロック再生手段の前記増幅器は、別途与えられる係数に従って増幅値を可変できる乗算器であり、
前記自動利得制御手段は、前記セグメント同期検出信号に従って、前記ディジタルフィルタに与えるフィルタ係数を切り換えることで、前記ループフィルタの帯域幅を制御し、前記クロック再生手段は、前記セグメント同期検出信号に従って、前記乗算器に与える係数を切り換えることで、前記増幅器の利得を制御することを特徴とする、請求項１７に記載のＶＳＢ受信機。
【請求項２２】
各セグメントの先頭にセグメント同期信号を、各フィールドの先頭にフィールド同期信号を、有するフォーマットで構成された映像および音声データが、多値ＶＳＢ（８値または１６値ＶＳＢ）変調を施されて送信される地上波ディジタル放送の信号を受信するＶＳＢ受信機であって、
受信した前記多値ＶＳＢ変調が施された信号から、前記セグメント同期信号を検出するセグメント同期検出手段と、
前記セグメント同期検出手段が検出した前記セグメント同期信号に基づいて、前記セグメント同期信号のレベルが一定となるように、利得検出器と増幅器とループフィルタとを介してループ利得をフィードバック制御する自動利得制御手段と、
前記セグメント同期検出手段が検出した前記セグメント同期信号に基づいて、再生するクロック周波数が受信信号のクロック周波数と一致するように、クロック周波数検出器と増幅器とループフィルタと可変クロック発振器とを介してループ利得をフィードバック制御するクロック再生手段とを備え、
前記自動利得制御手段は、前記セグメント同期信号の検出の有無を知らせるセグメント同期検出信号に従って、前記セグメント同期信号が検出されるまでは前記増幅器の利得を大きく、検出された後は前記増幅器の利得を小さく制御し、前記クロック再生手段は、当該セグメント同期検出信号に従って、前記セグメント同期信号が検出されるまでは前記ループフィルタを広帯域に、検出された後は前記ループフィルタを狭帯域に制御することを特徴とする、ＶＳＢ受信機。
【請求項２３】
前記自動利得制御手段の前記増幅器は、大きい利得のオペアンプと小さい利得のオペアンプの２つで構成されており、前記クロック再生手段の前記ループフィルタは、抵抗およびコンデンサで構成される広帯域のループフィルタおよび狭帯域のループフィルタであり、
前記自動利得制御手段は、前記セグメント同期検出信号に従って、前記オペアンプをいずれか一方に切り換えることで、前記増幅器の利得を制御し、前記クロック再生手段は、前記セグメント同期検出信号に従って、前記抵抗および前記コンデンサによって定められる時定数の値をスイッチング処理によって切り換えることで、前記ループフィルタの帯域幅を制御することを特徴とする、請求項２２に記載のＶＳＢ受信機。
【請求項２４】
前記自動利得制御手段の前記増幅器は、大きい利得のオペアンプと小さい利得のオペアンプの２つで構成されており、前記クロック再生手段の前記ループフィルタは、別途与えられるフィルタ係数に従って帯域幅を可変できるディジタルフィルタであり、
前記自動利得制御手段は、前記セグメント同期検出信号に従って、前記オペアンプをいずれか一方に切り換えることで、前記増幅器の利得を制御し、前記クロック再生手段は、前記セグメント同期検出信号に従って、前記ディジタルフィルタに与えるフィルタ係数を切り換えることで、前記ループフィルタの帯域幅を制御することを特徴とする、請求項２２に記載のＶＳＢ受信機。
【請求項２５】
前記自動利得制御手段の前記増幅器は、別途与えられる係数に従って増幅値を可変できる乗算器であり、前記クロック再生手段の前記ループフィルタは、抵抗およびコンデンサで構成される広帯域のループフィルタおよび狭帯域のループフィルタであり、
前記自動利得制御手段は、前記セグメント同期検出信号に従って、前記乗算器に与える係数を切り換えることで、前記増幅器の利得を制御し、前記クロック再生手段は、前記セグメント同期検出信号に従って、前記抵抗および前記コンデンサによって定められる時定数の値をスイッチング処理によって切り換えることで、前記ループフィルタの帯域幅を制御することを特徴とする、請求項２２に記載のＶＳＢ受信機。
【請求項２６】
前記自動利得制御手段の前記増幅器は、別途与えられる係数に従って増幅値を可変できる乗算器であり、前記クロック再生手段の前記ループフィルタは、別途与えられるフィルタ係数に従って帯域幅を可変できるディジタルフィルタであり、
前記自動利得制御手段は、前記セグメント同期検出信号に従って、前記乗算器に与える係数を切り換えることで、前記増幅器の利得を制御し、前記クロック再生手段は、前記セグメント同期検出信号に従って、前記ディジタルフィルタに与えるフィルタ係数を切り換えることで、前記ループフィルタの帯域幅を制御することを特徴とする、請求項２２に記載のＶＳＢ受信機。
【請求項２７】
各セグメントの先頭にセグメント同期信号を、各フィールドの先頭にフィールド同期信号を、有するフォーマットで構成された映像および音声データが、多値ＶＳＢ（８値または１６値ＶＳＢ）変調を施されて送信される地上波ディジタル放送の信号を受信するＶＳＢ受信機であって、
受信した前記多値ＶＳＢ変調が施された信号から、前記フィールド同期信号を検出するフィールド同期検出手段と、
前記フィールド同期検出手段が検出した前記フィールド同期信号に基づいて、前記フィールド同期信号のレベルが一定となるように、利得検出器と増幅器とループフィルタとを介してループ利得をフィードバック制御する自動利得制御手段とを備え、
前記自動利得制御手段は、前記フィールド同期信号の検出の有無を知らせるフィールド同期検出信号に従って、前記フィールド同期信号が検出されるまでは前記ループフィルタを広帯域に、検出された後は前記ループフィルタを狭帯域に制御することを特徴とする、ＶＳＢ受信機。
【請求項２８】
前記ループフィルタは、抵抗およびコンデンサで構成される広帯域のループフィルタおよび狭帯域のループフィルタであり、
前記自動利得制御手段は、前記フィールド同期検出信号に従って、前記抵抗および前記コンデンサによって定められる時定数の値をスイッチング処理によって切り換えることで、前記ループフィルタの帯域幅を制御することを特徴とする、請求項２７に記載のＶＳＢ受信機。
【請求項２９】
前記ループフィルタは、別途与えられるフィルタ係数に従って帯域幅を可変できるディジタルフィルタであり、
前記自動利得制御手段は、前記フィールド同期検出信号に従って、前記ディジタルフィルタに与えるフィルタ係数を切り換えることで、前記ループフィルタの帯域幅を制御することを特徴とする、請求項２７に記載のＶＳＢ受信機。
【請求項３０】
各セグメントの先頭にセグメント同期信号を、各フィールドの先頭にフィールド同期信号を、有するフォーマットで構成された映像および音声データが、多値ＶＳＢ（８値または１６値ＶＳＢ）変調を施されて送信される地上波ディジタル放送の信号を受信するＶＳＢ受信機であって、
受信した前記多値ＶＳＢ変調が施された信号から、前記フィールド同期信号を検出するフィールド同期検出手段と、
前記フィールド同期検出手段が検出した前記フィールド同期信号に基づいて、前記フィールド同期信号のレベルが一定となるように、利得検出器と増幅器とループフィルタとを介してループ利得をフィードバック制御する自動利得制御手段とを備え、
前記自動利得制御手段は、前記フィールド同期信号の検出の有無を知らせるフィールド同期検出信号に従って、前記フィールド同期信号が検出されるまでは前記増幅器の利得を大きく、検出された後は前記増幅器の利得を小さく制御することを特徴とする、ＶＳＢ受信機。
【請求項３１】
前記増幅器は、大きい利得のオペアンプと小さい利得のオペアンプの２つで構成されており、
前記自動利得制御手段は、前記フィールド同期検出信号に従って、前記オペアンプをいずれか一方に切り換えることで、前記増幅器の利得を制御することを特徴とする、請求項３０に記載のＶＳＢ受信機。
【請求項３２】
前記増幅器は、別途与えられる係数に従って増幅値を可変できる乗算器であり、
前記自動利得制御手段は、前記フィールド同期検出信号に従って、前記乗算器に与える係数を切り換えることで、前記増幅器の利得を制御することを特徴とする、請求項３０に記載のＶＳＢ受信機。
【請求項３３】
各セグメントの先頭にセグメント同期信号を、各フィールドの先頭にフィールド同期信号を、有するフォーマットで構成された映像および音声データが、多値ＶＳＢ（８値または１６値ＶＳＢ）変調を施されて送信される地上波ディジタル放送の信号を受信するＶＳＢ受信機であって、
受信した前記多値ＶＳＢ変調が施された信号から、前記フィールド同期信号を検出するフィールド同期検出手段と、
前記フィールド同期検出手段が検出した前記フィールド同期信号に基づいて、前記フィールド同期信号のレベルが一定となるように、利得検出器と増幅器とループフィルタとを介してループ利得をフィードバック制御する自動利得制御手段と、
前記フィールド同期検出手段が検出した前記フィールド同期信号に基づいて、再生するクロック周波数が受信信号のクロック周波数と一致するように、クロック周波数検出器と増幅器とループフィルタと可変クロック発振器とを介してループ利得をフィードバック制御するクロック再生手段とを備え、
前記自動利得制御手段および前記クロック再生手段は、前記フィールド同期信号の検出の有無を知らせるフィールド同期検出信号に従って、前記フィールド同期信号が検出されるまでは前記ループフィルタを広帯域に、検出された後は前記ループフィルタを狭帯域にそれぞれ制御することを特徴とする、ＶＳＢ受信機。
【請求項３４】
前記自動利得制御手段および前記クロック再生手段の前記ループフィルタは、共に抵抗およびコンデンサで構成される広帯域のループフィルタおよび狭帯域のループフィルタであり、
前記自動利得制御手段および前記クロック再生手段は、前記フィールド同期検出信号に従って、前記抵抗および前記コンデンサによって定められる時定数の値をスイッチング処理によって切り換えることで、それぞれ前記ループフィルタの帯域幅を制御することを特徴とする、請求項３３に記載のＶＳＢ受信機。
【請求項３５】
前記自動利得制御手段および前記クロック再生手段の前記ループフィルタは、共に別途与えられるフィルタ係数に従って帯域幅を可変できるディジタルフィルタであり、
前記自動利得制御手段および前記クロック再生手段は、前記フィールド同期検出信号に従って、前記ディジタルフィルタに与えるフィルタ係数を切り換えることで、それぞれ前記ループフィルタの帯域幅を制御することを特徴とする、請求項３３に記載のＶＳＢ受信機。
【請求項３６】
前記自動利得制御手段の前記ループフィルタは、抵抗およびコンデンサで構成される広帯域のループフィルタおよび狭帯域のループフィルタであり、前記クロック再生手段の前記ループフィルタは、別途与えられるフィルタ係数に従って帯域幅を可変できるディジタルフィルタであり、
前記自動利得制御手段は、前記フィールド同期検出信号に従って、前記抵抗および前記コンデンサによって定められる時定数の値をスイッチング処理によって切り換えることで、前記クロック再生手段は、前記フィールド同期検出信号に従って、前記ディジタルフィルタに与えるフィルタ係数を切り換えることで、それぞれ前記ループフィルタの帯域幅を制御することを特徴とする、請求項３３に記載のＶＳＢ受信機。
【請求項３７】
前記自動利得制御手段の前記ループフィルタは、別途与えられるフィルタ係数に従って帯域幅を可変できるディジタルフィルタであり、前記クロック再生手段の前記ループフィルタは、抵抗およびコンデンサで構成される広帯域のループフィルタおよび狭帯域のループフィルタであり、
前記自動利得制御手段は、前記フィールド同期検出信号に従って、前記ディジタルフィルタに与えるフィルタ係数を切り換えることで、前記クロック再生手段は、前記フィールド同期検出信号に従って、前記抵抗および前記コンデンサによって定められる時定数の値をスイッチング処理によって切り換えることで、それぞれ前記ループフィルタの帯域幅を制御することを特徴とする、請求項３３に記載のＶＳＢ受信機。
【請求項３８】
各セグメントの先頭にセグメント同期信号を、各フィールドの先頭にフィールド同期信号を、有するフォーマットで構成された映像および音声データが、多値ＶＳＢ（８値または１６値ＶＳＢ）変調を施されて送信される地上波ディジタル放送の信号を受信するＶＳＢ受信機であって、
受信した前記多値ＶＳＢ変調が施された信号から、前記フィールド同期信号を検出するフィールド同期検出手段と、
前記フィールド同期検出手段が検出した前記フィールド同期信号に基づいて、前記フィールド同期信号のレベルが一定となるように、利得検出器と増幅器とループフィルタとを介してループ利得をフィードバック制御する自動利得制御手段と、
前記フィールド同期検出手段が検出した前記フィールド同期信号に基づいて、再生するクロック周波数が受信信号のクロック周波数と一致するように、クロック周波数検出器と増幅器とループフィルタと可変クロック発振器とを介してループ利得をフィードバック制御するクロック再生手段とを備え、
前記自動利得制御手段および前記クロック再生手段は、前記フィールド同期信号の検出の有無を知らせるフィールド同期検出信号に従って、前記フィールド同期信号が検出されるまでは前記増幅器の利得を大きく、検出された後は前記増幅器の利得を小さくそれぞれ制御することを特徴とする、ＶＳＢ受信機。
【請求項３９】
前記自動利得制御手段および前記クロック再生手段の前記増幅器は、共に大きい利得のオペアンプと小さい利得のオペアンプの２つで構成されており、
前記自動利得制御手段および前記クロック再生手段は、前記フィールド同期検出信号に従って、前記オペアンプをいずれか一方に切り換えることで、それぞれ前記増幅器の利得を制御することを特徴とする、請求項３８に記載のＶＳＢ受信機。
【請求項４０】
前記自動利得制御手段および前記クロック再生手段の前記増幅器は、共に別途与えられる係数に従って増幅値を可変できる乗算器であり、
前記自動利得制御手段および前記クロック再生手段は、前記フィールド同期検出信号に従って、前記乗算器に与える係数を切り換えることで、それぞれ前記増幅器の利得を制御することを特徴とする、請求項３８に記載のＶＳＢ受信機。
【請求項４１】
前記自動利得制御手段の前記増幅器は、大きい利得のオペアンプと小さい利得のオペアンプの２つで構成されており、前記クロック再生手段の前記増幅器は、別途与えられる係数に従って増幅値を可変できる乗算器であり、
前記自動利得制御手段は、前記フィールド同期検出信号に従って、前記オペアンプをいずれか一方に切り換えることで、前記クロック再生手段は、前記フィールド同期検出信号に従って、前記乗算器に与える係数を切り換えることで、それぞれ前記増幅器の利得を制御することを特徴とする、請求項３８に記載のＶＳＢ受信機。
【請求項４２】
前記自動利得制御手段の前記増幅器は、別途与えられる係数に従って増幅値を可変できる乗算器であり、前記クロック再生手段の前記増幅器は、大きい利得のオペアンプと小さい利得のオペアンプの２つで構成されており、
前記自動利得制御手段は、前記フィールド同期検出信号に従って、前記乗算器に与える係数を切り換えることで、前記クロック再生手段は、前記フィールド同期検出信号に従って、前記オペアンプをいずれか一方に切り換えることで、それぞれ前記増幅器の利得を制御することを特徴とする、請求項３８に記載のＶＳＢ受信機。
【請求項４３】
各セグメントの先頭にセグメント同期信号を、各フィールドの先頭にフィールド同期信号を、有するフォーマットで構成された映像および音声データが、多値ＶＳＢ（８値または１６値ＶＳＢ）変調を施されて送信される地上波ディジタル放送の信号を受信するＶＳＢ受信機であって、
受信した前記多値ＶＳＢ変調が施された信号から、前記フィールド同期信号を検出するフィールド同期検出手段と、
前記フィールド同期検出手段が検出した前記フィールド同期信号に基づいて、前記フィールド同期信号のレベルが一定となるように、利得検出器と増幅器とループフィルタとを介してループ利得をフィードバック制御する自動利得制御手段と、
前記フィールド同期検出手段が検出した前記フィールド同期信号に基づいて、再生するクロック周波数が受信信号のクロック周波数と一致するように、クロック周波数検出器と増幅器とループフィルタと可変クロック発振器とを介してループ利得をフィードバック制御するクロック再生手段とを備え、
前記自動利得制御手段は、前記フィールド同期信号の検出の有無を知らせるフィールド同期検出信号に従って、前記フィールド同期信号が検出されるまでは前記ループフィルタを広帯域に、検出された後は前記ループフィルタを狭帯域に制御し、前記クロック再生手段は、当該フィールド同期検出信号に従って、前記フィールド同期信号が検出されるまでは前記増幅器の利得を大きく、検出された後は前記増幅器の利得を小さく制御することを特徴とする、ＶＳＢ受信機。
【請求項４４】
前記自動利得制御手段の前記ループフィルタは、抵抗およびコンデンサで構成される広帯域のループフィルタおよび狭帯域のループフィルタであり、前記クロック再生手段の前記増幅器は、大きい利得のオペアンプと小さい利得のオペアンプの２つで構成されており、
前記自動利得制御手段は、前記フィールド同期検出信号に従って、前記抵抗および前記コンデンサによって定められる時定数の値をスイッチング処理によって切り換えることで、前記ループフィルタの帯域幅を制御し、前記クロック再生手段は、前記フィールド同期検出信号に従って、前記オペアンプをいずれか一方に切り換えることで、前記増幅器の利得を制御することを特徴とする、請求項４３に記載のＶＳＢ受信機。
【請求項４５】
前記自動利得制御手段の前記ループフィルタは、抵抗およびコンデンサで構成される広帯域のループフィルタおよび狭帯域のループフィルタであり、前記クロック再生手段の前記増幅器は、別途与えられる係数に従って増幅値を可変できる乗算器であり、
前記自動利得制御手段は、前記フィールド同期検出信号に従って、前記抵抗および前記コンデンサによって定められる時定数の値をスイッチング処理によって切り換えることで、前記ループフィルタの帯域幅を制御し、前記クロック再生手段は、前記フィールド同期検出信号に従って、前記乗算器に与える係数を切り換えることで、前記増幅器の利得を制御することを特徴とする、請求項４３に記載のＶＳＢ受信機。
【請求項４６】
前記自動利得制御手段の前記ループフィルタは、別途与えられるフィルタ係数に従って帯域幅を可変できるディジタルフィルタであり、前記クロック再生手段の前記増幅器は、大きい利得のオペアンプと小さい利得のオペアンプの２つで構成されており、
前記自動利得制御手段は、前記フィールド同期検出信号に従って、前記ディジタルフィルタに与えるフィルタ係数を切り換えることで、前記ループフィルタの帯域幅を制御し、前記クロック再生手段は、前記フィールド同期検出信号に従って、前記オペアンプをいずれか一方に切り換えることで、前記増幅器の利得を制御することを特徴とする、請求項４３に記載のＶＳＢ受信機。
【請求項４７】
前記自動利得制御手段の前記ループフィルタは、別途与えられるフィルタ係数に従って帯域幅を可変できるディジタルフィルタであり、前記クロック再生手段の前記増幅器は、別途与えられる係数に従って増幅値を可変できる乗算器であり、
前記自動利得制御手段は、前記フィールド同期検出信号に従って、前記ディジタルフィルタに与えるフィルタ係数を切り換えることで、前記ループフィルタの帯域幅を制御し、前記クロック再生手段は、前記フィールド同期検出信号に従って、前記乗算器に与える係数を切り換えることで、前記増幅器の利得を制御することを特徴とする、請求項４３に記載のＶＳＢ受信機。
【請求項４８】
各セグメントの先頭にセグメント同期信号を、各フィールドの先頭にフィールド同期信号を、有するフォーマットで構成された映像および音声データが、多値ＶＳＢ（８値または１６値ＶＳＢ）変調を施されて送信される地上波ディジタル放送の信号を受信するＶＳＢ受信機であって、
受信した前記多値ＶＳＢ変調が施された信号から、前記フィールド同期信号を検出するフィールド同期検出手段と、
前記フィールド同期検出手段が検出した前記フィールド同期信号に基づいて、前記フィールド同期信号のレベルが一定となるように、利得検出器と増幅器とループフィルタとを介してループ利得をフィードバック制御する自動利得制御手段と、
前記フィールド同期検出手段が検出した前記フィールド同期信号に基づいて、再生するクロック周波数が受信信号のクロック周波数と一致するように、クロック周波数検出器と増幅器とループフィルタと可変クロック発振器とを介してループ利得をフィードバック制御するクロック再生手段とを備え、
前記自動利得制御手段は、前記フィールド同期信号の検出の有無を知らせるフィールド同期検出信号に従って、前記フィールド同期信号が検出されるまでは前記増幅器の利得を大きく、検出された後は前記増幅器の利得を小さく制御し、前記クロック再生手段は、当該フィールド同期検出信号に従って、前記フィールド同期信号が検出されるまでは前記ループフィルタを広帯域に、検出された後は前記ループフィルタを狭帯域に制御することを特徴とする、ＶＳＢ受信機。
【請求項４９】
前記自動利得制御手段の前記増幅器は、大きい利得のオペアンプと小さい利得のオペアンプの２つで構成されており、前記クロック再生手段の前記ループフィルタは、抵抗およびコンデンサで構成される広帯域のループフィルタおよび狭帯域のループフィルタであり、
前記自動利得制御手段は、前記フィールド同期検出信号に従って、前記オペアンプをいずれか一方に切り換えることで、前記増幅器の利得を制御し、前記クロック再生手段は、前記フィールド同期検出信号に従って、前記抵抗および前記コンデンサによって定められる時定数の値をスイッチング処理によって切り換えることで、前記ループフィルタの帯域幅を制御することを特徴とする、請求項４８に記載のＶＳＢ受信機。
【請求項５０】
前記自動利得制御手段の前記増幅器は、大きい利得のオペアンプと小さい利得のオペアンプの２つで構成されており、前記クロック再生手段の前記ループフィルタは、別途与えられるフィルタ係数に従って帯域幅を可変できるディジタルフィルタであり、
前記自動利得制御手段は、前記フィールド同期検出信号に従って、前記オペアンプをいずれか一方に切り換えることで、前記増幅器の利得を制御し、前記クロック再生手段は、前記フィールド同期検出信号に従って、前記ディジタルフィルタに与えるフィルタ係数を切り換えることで、前記ループフィルタの帯域幅を制御することを特徴とする、請求項４８に記載のＶＳＢ受信機。
【請求項５１】
前記自動利得制御手段の前記増幅器は、別途与えられる係数に従って増幅値を可変できる乗算器であり、前記クロック再生手段の前記ループフィルタは、抵抗およびコンデンサで構成される広帯域のループフィルタおよび狭帯域のループフィルタであり、
前記自動利得制御手段は、前記フィールド同期検出信号に従って、前記乗算器に与える係数を切り換えることで、前記増幅器の利得を制御し、前記クロック再生手段は、前記フィールド同期検出信号に従って、前記抵抗および前記コンデンサによって定められる時定数の値をスイッチング処理によって切り換えることで、前記ループフィルタの帯域幅を制御することを特徴とする、請求項４８に記載のＶＳＢ受信機。
【請求項５２】
前記自動利得制御手段の前記増幅器は、別途与えられる係数に従って増幅値を可変できる乗算器であり、前記クロック再生手段の前記ループフィルタは、別途与えられるフィルタ係数に従って帯域幅を可変できるディジタルフィルタであり、
前記自動利得制御手段は、前記フィールド同期検出信号に従って、前記乗算器に与える係数を切り換えることで、前記増幅器の利得を制御し、前記クロック再生手段は、前記フィールド同期検出信号に従って、前記ディジタルフィルタに与えるフィルタ係数を切り換えることで、前記ループフィルタの帯域幅を制御することを特徴とする、請求項４８に記載のＶＳＢ受信機。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＶＳＢ受信機に関し、より特定的には、残留側波帯（Vestigial Side-Band:ＶＳＢ）変調を施されて送信される地上波ディジタル放送の信号を受信するＶＳＢ受信機に関する。
【０００２】
【従来の技術】
周知のように近年、映像放送分野においては、より高品質な映像を視聴者に提供すべく、放送形態がアナログからディジタルへ移り変わろうとしている。この放送のディジタル化は、すでに一部実用化されている衛星波による放送のみならず、地上波による放送に対しても行われつつあり、米国や欧州等においては現在実用化の段階へと進んでいる。
【０００３】
地上波ディジタル放送で用いるディジタル変調方式としては、現在様々な方式が考案されており、その１つの方式として、米国では信号を多値ＶＳＢ（８値ＶＳＢまたは１６値ＶＳＢ）変調して送信するＡＴＳＣ（Advanced Television System Committee）規格が採用されている。
【０００４】
この地上波ディジタル放送を受信する受信機は、信号に施されているディジタル変調に対応したディジタル復調を行うようにすれば、基本的に衛星ディジタル放送等で用いられている受信機と同様に構成することで実現可能である。上記多値ＶＳＢ変調された信号を受信する受信機（以下、ＶＳＢ受信機と記す）に関しては、ＡＴＳＣが発行する文献「ＧＵＩＤＥ  ＴＯ  ＴＨＥ  ＵＳＥ  ＯＦ  ＴＨＥ  ＡＴＳＣ  ＤＩＧＩＴＡＬ  ＴＥＬＥＶＩＳＩＯＮ  ＳＴＡＮＤＡＲＤ（Ｄｏｃ．Ａ／５４）」に、一般的な構成が示されている。
【０００５】
図２０に、ＡＴＳＣが発行する上記文献に示されているＶＳＢ受信機の構成の一例を示す。図２０において、文献に示されているＶＳＢ受信機は、チューナ２０１と、ディジタル復調部２０２と、波形等化器２０３と、誤り訂正回路２０４と、トランスポートデコーダ２０５と、ビデオデコーダ２０６と、オーディオデコーダ２０７とで構成されている。
チューナ２０１は、ＶＳＢ変調された信号を受信する。ディジタル復調部２０２は、チューナ２０１が受信した信号をディジタル復調して、ディジタル映像信号に変換する。波形等化器２０３は、伝送路等において生じた信号波形の歪み等を補正する。誤り訂正回路２０４は、歪み等が補正された信号波形に対して、誤り訂正を行う。トランスポートデコーダ２０５は、多重送信されてくる映像信号と音声信号とを分離する。ビデオデコーダ２０６は、分離された映像信号を復号する。オーディオデコーダ２０７は、分離された音声信号を復号する。
【０００６】
ここで、図２０に示したＶＳＢ受信機には明記されていないが、一般にディジタル復調部２０２には、信号を処理する上で必要不可欠な自動利得制御（以下、ＡＧＣと記す）回路およびクロック再生回路が、当然構成として含まれるものだと考えられる。
ＡＧＣ回路は、周知のごとく、伝送路における信号の減衰等の影響をなくすため、予め定めた基準信号の振幅が常に一定レベルになるように、負帰還ループによって利得を制御する回路である。また、クロック再生回路も、周知のごとく、ディジタル信号の各データ（シンボル）の判定タイミングを与えるクロックを再生するため、受信信号のクロック周波数と受信機のクロック周波数とが一致（同期）するように、負帰還ループによって利得を制御する回路である。
【０００７】
このＡＧＣ回路およびクロック再生回路は、負帰還ループによって制御対象の信号を一定の値に収束させるように動作するため、各回路のループ利得が収束処理完了までにかかる時間、すなわち、映像信号を受信してから映像を画面上に出力するまでにかかる時間に影響してくる。そのため、一般的には、ＡＧＣ回路およびクロック再生回路におけるループ利得は、収束処理が高速かつ正確に行われる予め定めた最適な値に固定されている。
【０００８】
【発明が解決しようとする課題】
ところで、地上波ディジタル放送においては、衛星ディジタル放送と異なり、伝送路においてゴースト妨害が発生することを考慮する必要がある。このゴースト妨害に対して、上述したＶＳＢ受信機では、波形等化器２０３の処理においてゴーストの影響を除去することが可能であると考えている。
しかしながら、ＶＳＢ受信機の構成に上記ＡＧＣ回路およびクロック再生回路を含むことを考慮した場合、各回路におけるループ利得の設定の仕方によって、以下のような問題が発生する。
【０００９】
まず、ＡＧＣ回路におけるループ利得を大きく設定した場合を考える。
この場合、帰還信号に対するＡＧＣ処理の追従速度が速くなるので、ＡＧＣ回路の収束が高速に行われる。しかし、この場合、ＡＧＣ検出結果（ＡＧＣ電圧）の値が変化しやすくなるため、受信信号にゴースト妨害が存在すると、ゴースト成分によってＡＧＣ検出結果が変化してしまうことになる。このため、後段の波形等化器２０３において、信号処理に誤差が生じてしまい、ゴースト除去能力が劣化するという問題がある。
【００１０】
ここで、上記文献に示されている波形等化器２０３の構成を一例に挙げて、上記場合において信号処理に誤差が生じる原因を説明する。図２１は、上記文献に示されている波形等化器２０３の構成を示すブロック図である。図２２は、波形等化器２０３における判断誤り理由を説明する図である。
波形等化器２０３は、フィードバックフィルタの出力とスライサを通した出力とに基づいて誤差信号を計算し、誤差信号に基づいて各フィルタの係数を算出する。このフィルタ係数は、ゴーストを除去するように徐々に変化し、ゴースト除去後は値の変化が小さくなる。すなわち、波形等化器２０３は、各データに対して、当該データが含まれる領域の基準値との誤差に基づいて、フィルタ係数を算出する。従って、波形等化器２０３は、＋５領域にあるデータ（図２２の●印）については、＋５の値との誤差を計算して、その誤差に基づいてフィルタ係数を算出する。しかし、ゴースト妨害によって本来＋５領域にあるデータが＋７領域へ変動した場合（図２２の▲印）、波形等化器２０３は、このデータに対して、＋７の値との誤差を計算して、その誤差に基づいて正しくないフィルタ係数を算出してしまうのである。
【００１１】
また、同様に、クロック再生回路におけるループ利得を大きく設定した場合を考える。
この場合、帰還信号に対するクロック再生処理の追従速度が速くなるので、クロック同期の収束が高速に行われる。しかし、この場合、受信信号にゴースト妨害が存在すると、ゴースト成分に敏感に応答してしまう（クロック周波数が変動しやすくなる）ことになってしまい、ＶＳＢ受信機の再生クロックにジッタが生じ、受信信号に誤りが発生するという問題がある。
【００１２】
次に、ＡＧＣ回路およびクロック再生回路におけるループ利得をそれぞれ小さく設定した場合を考える。
この場合、ＡＧＣ回路においては、帰還信号に対するＡＧＣ処理の追従速度が遅くなるのでゴースト除去能力は高くなり、またクロック再生回路においては、帰還信号に対するクロック再生処理の追従速度が遅くなるので、ジッタを発生することなく正確なクロックを再生することができる。しかし、この場合、上述したように各回路のループ利得が収束完了までにかかる時間、すなわち、映像信号を受信してから映像を画面上に出力するまでにかかる時間が長くなるという問題が生じてくる。
【００１３】
それ故、本発明の目的は、ＡＧＣ回路における収束完了までにかかる時間の高速化と、ゴースト妨害除去の高性能化とを両立させ、さらには、クロック再生回路における収束完了までにかかる時間の高速化と、正確なクロック再生とを両立させた、ＶＳＢ受信機を提供することである。
【００１４】
【課題を解決するための手段および発明の効果】
第１の発明は、各セグメントの先頭にセグメント同期信号を、各フィールドの先頭にフィールド同期信号を、有するフォーマットで構成された映像および音声データが、多値ＶＳＢ（８値または１６値ＶＳＢ）変調を施されて送信される地上波ディジタル放送の信号を受信するＶＳＢ受信機であって、
受信した多値ＶＳＢ変調が施された信号から、セグメント同期信号を検出するセグメント同期検出手段と、
セグメント同期検出手段が検出したセグメント同期信号に基づいて、セグメント同期信号のレベルが一定となるように、利得検出器と増幅器とループフィルタとを介してループ利得をフィードバック制御する自動利得制御手段とを備え、
自動利得制御手段は、セグメント同期信号の検出の有無を知らせるセグメント同期検出信号に従って、セグメント同期信号が検出されるまではループフィルタを広帯域に、検出された後はループフィルタを狭帯域に制御することを特徴とする。
【００１５】
第２の発明は、第１の発明に従属する発明であって、
ループフィルタは、抵抗およびコンデンサで構成される広帯域のループフィルタおよび狭帯域のループフィルタであり、
自動利得制御手段は、セグメント同期検出信号に従って、抵抗およびコンデンサによって定められる時定数の値をスイッチング処理によって切り換えることで、ループフィルタの帯域幅を制御することを特徴とする。
【００１６】
第３の発明は、第１の発明に従属する発明であって、
ループフィルタは、別途与えられるフィルタ係数に従って帯域幅を可変できるディジタルフィルタであり、
自動利得制御手段は、セグメント同期検出信号に従って、ディジタルフィルタに与えるフィルタ係数を切り換えることで、ループフィルタの帯域幅を制御することを特徴とする。
【００１７】
上記のように、第１〜第３の発明によれば、自動利得制御手段のループフィルタを、セグメント同期信号を検出するまでは検出時間が短くなるように広帯域に、セグメント同期信号を検出した後はゴースト除去性能を向上させるために狭帯域に切り換え、ループ利得を制御する。これにより、受信信号にゴースト妨害のある場合でも、セグメント同期信号の検出時間を短くすると共に、ゴースト妨害に対するゴースト除去性能をも向上させることが可能となる。
【００１８】
第４の発明は、各セグメントの先頭にセグメント同期信号を、各フィールドの先頭にフィールド同期信号を、有するフォーマットで構成された映像および音声データが、多値ＶＳＢ（８値または１６値ＶＳＢ）変調を施されて送信される地上波ディジタル放送の信号を受信するＶＳＢ受信機であって、
受信した多値ＶＳＢ変調が施された信号から、セグメント同期信号を検出するセグメント同期検出手段と、
セグメント同期検出手段が検出したセグメント同期信号に基づいて、セグメント同期信号のレベルが一定となるように、利得検出器と増幅器とループフィルタとを介してループ利得をフィードバック制御する自動利得制御手段とを備え、
自動利得制御手段は、セグメント同期信号の検出の有無を知らせるセグメント同期検出信号に従って、セグメント同期信号が検出されるまでは増幅器の利得を大きく、検出された後は増幅器の利得を小さく制御することを特徴とする。
【００１９】
第５の発明は、第４の発明に従属する発明であって、
増幅器は、大きい利得のオペアンプと小さい利得のオペアンプの２つで構成されており、
自動利得制御手段は、セグメント同期検出信号に従って、オペアンプをいずれか一方に切り換えることで、増幅器の利得を制御することを特徴とする。
【００２０】
第６の発明は、第４の発明に従属する発明であって、
増幅器は、別途与えられる係数に従って増幅値を可変できる乗算器であり、
自動利得制御手段は、セグメント同期検出信号に従って、乗算器に与える係数を切り換えることで、増幅器の利得を制御することを特徴とする。
【００２１】
上記のように、第４〜第６の発明によれば、自動利得制御手段の増幅利得を、セグメント同期信号を検出するまでは検出時間が短くなるように大きい値に、セグメント同期信号を検出した後はゴースト除去性能を向上させるために小さい値に切り換え、ループ利得を制御する。これにより、受信信号にゴースト妨害のある場合でも、セグメント同期信号の検出時間を短くすると共に、ゴースト妨害に対するゴースト除去性能をも向上させることが可能となる。
【００２２】
第７の発明は、各セグメントの先頭にセグメント同期信号を、各フィールドの先頭にフィールド同期信号を、有するフォーマットで構成された映像および音声データが、多値ＶＳＢ（８値または１６値ＶＳＢ）変調を施されて送信される地上波ディジタル放送の信号を受信するＶＳＢ受信機であって、
受信した多値ＶＳＢ変調が施された信号から、セグメント同期信号を検出するセグメント同期検出手段と、
セグメント同期検出手段が検出したセグメント同期信号に基づいて、セグメント同期信号のレベルが一定となるように、利得検出器と増幅器とループフィルタとを介してループ利得をフィードバック制御する自動利得制御手段と、
セグメント同期検出手段が検出したセグメント同期信号に基づいて、再生するクロック周波数が受信信号のクロック周波数と一致するように、クロック周波数検出器と増幅器とループフィルタと可変クロック発振器とを介してループ利得をフィードバック制御するクロック再生手段とを備え、
自動利得制御手段およびクロック再生手段は、セグメント同期信号の検出の有無を知らせるセグメント同期検出信号に従って、セグメント同期信号が検出されるまではループフィルタを広帯域に、検出された後はループフィルタを狭帯域にそれぞれ制御することを特徴とする。
【００２３】
第８の発明は、第７の発明に従属する発明であって、
自動利得制御手段およびクロック再生手段のループフィルタは、共に抵抗およびコンデンサで構成される広帯域のループフィルタおよび狭帯域のループフィルタであり、
自動利得制御手段およびクロック再生手段は、セグメント同期検出信号に従って、抵抗およびコンデンサによって定められる時定数の値をスイッチング処理によって切り換えることで、それぞれループフィルタの帯域幅を制御することを特徴とする。
【００２４】
第９の発明は、第７の発明に従属する発明であって、
自動利得制御手段およびクロック再生手段のループフィルタは、共に別途与えられるフィルタ係数に従って帯域幅を可変できるディジタルフィルタであり、
自動利得制御手段およびクロック再生手段は、セグメント同期検出信号に従って、ディジタルフィルタに与えるフィルタ係数を切り換えることで、それぞれループフィルタの帯域幅を制御することを特徴とする。
【００２５】
第１０の発明は、第７の発明に従属する発明であって、
自動利得制御手段のループフィルタは、抵抗およびコンデンサで構成される広帯域のループフィルタおよび狭帯域のループフィルタであり、クロック再生手段のループフィルタは、別途与えられるフィルタ係数に従って帯域幅を可変できるディジタルフィルタであり、
自動利得制御手段は、セグメント同期検出信号に従って、抵抗およびコンデンサによって定められる時定数の値をスイッチング処理によって切り換えることで、クロック再生手段は、セグメント同期検出信号に従って、ディジタルフィルタに与えるフィルタ係数を切り換えることで、それぞれループフィルタの帯域幅を制御することを特徴とする。
【００２６】
第１１の発明は、第７の発明に従属する発明であって、
自動利得制御手段のループフィルタは、別途与えられるフィルタ係数に従って帯域幅を可変できるディジタルフィルタであり、クロック再生手段のループフィルタは、抵抗およびコンデンサで構成される広帯域のループフィルタおよび狭帯域のループフィルタであり、
自動利得制御手段は、セグメント同期検出信号に従って、ディジタルフィルタに与えるフィルタ係数を切り換えることで、クロック再生手段は、セグメント同期検出信号に従って、抵抗およびコンデンサによって定められる時定数の値をスイッチング処理によって切り換えることで、それぞれループフィルタの帯域幅を制御することを特徴とする。
【００２７】
上記のように、第７〜第１１の発明によれば、自動利得制御手段およびクロック再生手段のループフィルタを、セグメント同期信号を検出するまでは検出時間が短くなるように広帯域に、セグメント同期信号を検出した後はゴースト除去性能を向上させるために狭帯域にそれぞれ切り換え、ループ利得を制御する。これにより、受信信号にゴースト妨害のある場合でも、セグメント同期信号の検出時間を短くすると共に、ゴースト妨害に対するゴースト除去性能をも向上させることが可能となり、さらに、ＶＳＢ受信機の再生クロックにジッタが生じなくなるので、受信信号に誤りが発生しなくなる。
【００２８】
第１２の発明は、各セグメントの先頭にセグメント同期信号を、各フィールドの先頭にフィールド同期信号を、有するフォーマットで構成された映像および音声データが、多値ＶＳＢ（８値または１６値ＶＳＢ）変調を施されて送信される地上波ディジタル放送の信号を受信するＶＳＢ受信機であって、
受信した多値ＶＳＢ変調が施された信号から、セグメント同期信号を検出するセグメント同期検出手段と、
セグメント同期検出手段が検出したセグメント同期信号に基づいて、セグメント同期信号のレベルが一定となるように、利得検出器と増幅器とループフィルタとを介してループ利得をフィードバック制御する自動利得制御手段と、
セグメント同期検出手段が検出したセグメント同期信号に基づいて、再生するクロック周波数が受信信号のクロック周波数と一致するように、クロック周波数検出器と増幅器とループフィルタと可変クロック発振器とを介してループ利得をフィードバック制御するクロック再生手段とを備え、
自動利得制御手段およびクロック再生手段は、セグメント同期信号の検出の有無を知らせるセグメント同期検出信号に従って、セグメント同期信号が検出されるまでは増幅器の利得を大きく、検出された後は増幅器の利得を小さくそれぞれ制御することを特徴とする。
【００２９】
第１３の発明は、第１２の発明に従属する発明であって、
自動利得制御手段およびクロック再生手段の増幅器は、共に大きい利得のオペアンプと小さい利得のオペアンプの２つで構成されており、
自動利得制御手段およびクロック再生手段は、セグメント同期検出信号に従って、オペアンプをいずれか一方に切り換えることで、それぞれ増幅器の利得を制御することを特徴とする。
【００３０】
第１４の発明は、第１２の発明に従属する発明であって、
自動利得制御手段およびクロック再生手段の増幅器は、共に別途与えられる係数に従って増幅値を可変できる乗算器であり、
自動利得制御手段およびクロック再生手段は、セグメント同期検出信号に従って、乗算器に与える係数を切り換えることで、それぞれ増幅器の利得を制御することを特徴とする。
【００３１】
第１５の発明は、第１２の発明に従属する発明であって、
自動利得制御手段の増幅器は、大きい利得のオペアンプと小さい利得のオペアンプの２つで構成されており、クロック再生手段の増幅器は、別途与えられる係数に従って増幅値を可変できる乗算器であり、
自動利得制御手段は、セグメント同期検出信号に従って、オペアンプをいずれか一方に切り換えることで、クロック再生手段は、セグメント同期検出信号に従って、乗算器に与える係数を切り換えることで、それぞれ増幅器の利得を制御することを特徴とする。
【００３２】
第１６の発明は、第１２の発明に従属する発明であって、
自動利得制御手段の増幅器は、別途与えられる係数に従って増幅値を可変できる乗算器であり、クロック再生手段の増幅器は、大きい利得のオペアンプと小さい利得のオペアンプの２つで構成されており、
自動利得制御手段は、セグメント同期検出信号に従って、乗算器に与える係数を切り換えることで、クロック再生手段は、セグメント同期検出信号に従って、オペアンプをいずれか一方に切り換えることで、それぞれ増幅器の利得を制御することを特徴とする。
【００３３】
上記のように、第１２〜第１６の発明によれば、自動利得制御手段およびクロック再生手段の増幅利得を、セグメント同期信号を検出するまでは検出時間が短くなるように大きい値に、セグメント同期信号を検出した後はゴースト除去性能を向上させるために小さい値にそれぞれ切り換え、ループ利得を制御する。これにより、受信信号にゴースト妨害のある場合でも、セグメント同期信号の検出時間を短くすると共に、ゴースト妨害に対するゴースト除去性能をも向上させることが可能となり、さらに、ＶＳＢ受信機の再生クロックにジッタが生じなくなるので、受信信号に誤りが発生しなくなる。
【００３４】
第１７の発明は、各セグメントの先頭にセグメント同期信号を、各フィールドの先頭にフィールド同期信号を、有するフォーマットで構成された映像および音声データが、多値ＶＳＢ（８値または１６値ＶＳＢ）変調を施されて送信される地上波ディジタル放送の信号を受信するＶＳＢ受信機であって、
受信した多値ＶＳＢ変調が施された信号から、セグメント同期信号を検出するセグメント同期検出手段と、
セグメント同期検出手段が検出したセグメント同期信号に基づいて、セグメント同期信号のレベルが一定となるように、利得検出器と増幅器とループフィルタとを介してループ利得をフィードバック制御する自動利得制御手段と、
セグメント同期検出手段が検出したセグメント同期信号に基づいて、再生するクロック周波数が受信信号のクロック周波数と一致するように、クロック周波数検出器と増幅器とループフィルタと可変クロック発振器とを介してループ利得をフィードバック制御するクロック再生手段とを備え、
自動利得制御手段は、セグメント同期信号の検出の有無を知らせるセグメント同期検出信号に従って、セグメント同期信号が検出されるまではループフィルタを広帯域に、検出された後はループフィルタを狭帯域に制御し、クロック再生手段は、当該セグメント同期検出信号に従って、セグメント同期信号が検出されるまでは増幅器の利得を大きく、検出された後は増幅器の利得を小さく制御することを特徴とする。
【００３５】
第１８の発明は、第１７の発明に従属する発明であって、
自動利得制御手段のループフィルタは、抵抗およびコンデンサで構成される広帯域のループフィルタおよび狭帯域のループフィルタであり、クロック再生手段の増幅器は、大きい利得のオペアンプと小さい利得のオペアンプの２つで構成されており、
自動利得制御手段は、セグメント同期検出信号に従って、抵抗およびコンデンサによって定められる時定数の値をスイッチング処理によって切り換えることで、ループフィルタの帯域幅を制御し、クロック再生手段は、セグメント同期検出信号に従って、オペアンプをいずれか一方に切り換えることで、増幅器の利得を制御することを特徴とする。
【００３６】
第１９の発明は、第１７の発明に従属する発明であって、
自動利得制御手段のループフィルタは、抵抗およびコンデンサで構成される広帯域のループフィルタおよび狭帯域のループフィルタであり、クロック再生手段の増幅器は、別途与えられる係数に従って増幅値を可変できる乗算器であり、
自動利得制御手段は、セグメント同期検出信号に従って、抵抗およびコンデンサによって定められる時定数の値をスイッチング処理によって切り換えることで、ループフィルタの帯域幅を制御し、クロック再生手段は、セグメント同期検出信号に従って、乗算器に与える係数を切り換えることで、増幅器の利得を制御することを特徴とする。
【００３７】
第２０の発明は、第１７の発明に従属する発明であって、
自動利得制御手段のループフィルタは、別途与えられるフィルタ係数に従って帯域幅を可変できるディジタルフィルタであり、クロック再生手段の増幅器は、大きい利得のオペアンプと小さい利得のオペアンプの２つで構成されており、
自動利得制御手段は、セグメント同期検出信号に従って、ディジタルフィルタに与えるフィルタ係数を切り換えることで、ループフィルタの帯域幅を制御し、クロック再生手段は、セグメント同期検出信号に従って、オペアンプをいずれか一方に切り換えることで、増幅器の利得を制御することを特徴とする。
【００３８】
第２１の発明は、第１７の発明に従属する発明であって、
自動利得制御手段のループフィルタは、別途与えられるフィルタ係数に従って帯域幅を可変できるディジタルフィルタであり、クロック再生手段の増幅器は、別途与えられる係数に従って増幅値を可変できる乗算器であり、
自動利得制御手段は、セグメント同期検出信号に従って、ディジタルフィルタに与えるフィルタ係数を切り換えることで、ループフィルタの帯域幅を制御し、クロック再生手段は、セグメント同期検出信号に従って、乗算器に与える係数を切り換えることで、増幅器の利得を制御することを特徴とする。
【００３９】
上記のように、第１７〜第２１の発明によれば、自動利得制御手段のループフィルタおよびクロック再生手段の増幅利得を、セグメント同期信号を検出するまでは検出時間が短くなるように広帯域および大きい値に、セグメント同期信号を検出した後はゴースト除去性能を向上させるために狭帯域および小さい値にそれぞれ切り換え、ループ利得を制御する。これにより、受信信号にゴースト妨害のある場合でも、セグメント同期信号の検出時間を短くすると共に、ゴースト妨害に対するゴースト除去性能をも向上させることが可能となり、さらに、ＶＳＢ受信機の再生クロックにジッタが生じなくなるので、受信信号に誤りが発生しなくなる。
【００４０】
第２２の発明は、各セグメントの先頭にセグメント同期信号を、各フィールドの先頭にフィールド同期信号を、有するフォーマットで構成された映像および音声データが、多値ＶＳＢ（８値または１６値ＶＳＢ）変調を施されて送信される地上波ディジタル放送の信号を受信するＶＳＢ受信機であって、
受信した多値ＶＳＢ変調が施された信号から、セグメント同期信号を検出するセグメント同期検出手段と、
セグメント同期検出手段が検出したセグメント同期信号に基づいて、セグメント同期信号のレベルが一定となるように、利得検出器と増幅器とループフィルタとを介してループ利得をフィードバック制御する自動利得制御手段と、
セグメント同期検出手段が検出したセグメント同期信号に基づいて、再生するクロック周波数が受信信号のクロック周波数と一致するように、クロック周波数検出器と増幅器とループフィルタと可変クロック発振器とを介してループ利得をフィードバック制御するクロック再生手段とを備え、
自動利得制御手段は、セグメント同期信号の検出の有無を知らせるセグメント同期検出信号に従って、セグメント同期信号が検出されるまでは増幅器の利得を大きく、検出された後は増幅器の利得を小さく制御し、クロック再生手段は、当該セグメント同期検出信号に従って、セグメント同期信号が検出されるまではループフィルタを広帯域に、検出された後はループフィルタを狭帯域に制御することを特徴とする。
【００４１】
第２３の発明は、第２２の発明に従属する発明であって、
自動利得制御手段の増幅器は、大きい利得のオペアンプと小さい利得のオペアンプの２つで構成されており、クロック再生手段のループフィルタは、抵抗およびコンデンサで構成される広帯域のループフィルタおよび狭帯域のループフィルタであり、
自動利得制御手段は、セグメント同期検出信号に従って、オペアンプをいずれか一方に切り換えることで、増幅器の利得を制御し、クロック再生手段は、セグメント同期検出信号に従って、抵抗およびコンデンサによって定められる時定数の値をスイッチング処理によって切り換えることで、ループフィルタの帯域幅を制御することを特徴とする。
【００４２】
第２４の発明は、第２２の発明に従属する発明であって、
自動利得制御手段の増幅器は、大きい利得のオペアンプと小さい利得のオペアンプの２つで構成されており、クロック再生手段のループフィルタは、別途与えられるフィルタ係数に従って帯域幅を可変できるディジタルフィルタであり、
自動利得制御手段は、セグメント同期検出信号に従って、オペアンプをいずれか一方に切り換えることで、増幅器の利得を制御し、クロック再生手段は、セグメント同期検出信号に従って、ディジタルフィルタに与えるフィルタ係数を切り換えることで、ループフィルタの帯域幅を制御することを特徴とする。
【００４３】
第２５の発明は、第２２の発明に従属する発明であって、
自動利得制御手段の増幅器は、別途与えられる係数に従って増幅値を可変できる乗算器であり、クロック再生手段のループフィルタは、抵抗およびコンデンサで構成される広帯域のループフィルタおよび狭帯域のループフィルタであり、
自動利得制御手段は、セグメント同期検出信号に従って、乗算器に与える係数を切り換えることで、増幅器の利得を制御し、クロック再生手段は、セグメント同期検出信号に従って、抵抗およびコンデンサによって定められる時定数の値をスイッチング処理によって切り換えることで、ループフィルタの帯域幅を制御することを特徴とする。
【００４４】
第２６の発明は、第２２の発明に従属する発明であって、
自動利得制御手段の増幅器は、別途与えられる係数に従って増幅値を可変できる乗算器であり、クロック再生手段のループフィルタは、別途与えられるフィルタ係数に従って帯域幅を可変できるディジタルフィルタであり、
自動利得制御手段は、セグメント同期検出信号に従って、乗算器に与える係数を切り換えることで、増幅器の利得を制御し、クロック再生手段は、セグメント同期検出信号に従って、ディジタルフィルタに与えるフィルタ係数を切り換えることで、ループフィルタの帯域幅を制御することを特徴とする。
【００４５】
上記のように、第２２〜第２６の発明によれば、自動利得制御手段の増幅利得およびクロック再生手段のループフィルタを、セグメント同期信号を検出するまでは検出時間が短くなるように大きい値および広帯域に、セグメント同期信号を検出した後はゴースト除去性能を向上させるために小さい値および狭帯域にそれぞれ切り換え、ループ利得を制御する。これにより、受信信号にゴースト妨害のある場合でも、セグメント同期信号の検出時間を短くすると共に、ゴースト妨害に対するゴースト除去性能をも向上させることが可能となり、さらに、ＶＳＢ受信機の再生クロックにジッタが生じなくなるので、受信信号に誤りが発生しなくなる。
【００４６】
第２７の発明は、各セグメントの先頭にセグメント同期信号を、各フィールドの先頭にフィールド同期信号を、有するフォーマットで構成された映像および音声データが、多値ＶＳＢ（８値または１６値ＶＳＢ）変調を施されて送信される地上波ディジタル放送の信号を受信するＶＳＢ受信機であって、
受信した多値ＶＳＢ変調が施された信号から、フィールド同期信号を検出するフィールド同期検出手段と、
フィールド同期検出手段が検出したフィールド同期信号に基づいて、フィールド同期信号のレベルが一定となるように、利得検出器と増幅器とループフィルタとを介してループ利得をフィードバック制御する自動利得制御手段とを備え、
自動利得制御手段は、フィールド同期信号の検出の有無を知らせるフィールド同期検出信号に従って、フィールド同期信号が検出されるまではループフィルタを広帯域に、検出された後はループフィルタを狭帯域に制御することを特徴とする。
【００４７】
第２８の発明は、第２７の発明に従属する発明であって、
ループフィルタは、抵抗およびコンデンサで構成される広帯域のループフィルタおよび狭帯域のループフィルタであり、
自動利得制御手段は、フィールド同期検出信号に従って、抵抗およびコンデンサによって定められる時定数の値をスイッチング処理によって切り換えることで、ループフィルタの帯域幅を制御することを特徴とする。
【００４８】
第２９の発明は、第２７の発明に従属する発明であって、
ループフィルタは、別途与えられるフィルタ係数に従って帯域幅を可変できるディジタルフィルタであり、
自動利得制御手段は、フィールド同期検出信号に従って、ディジタルフィルタに与えるフィルタ係数を切り換えることで、ループフィルタの帯域幅を制御することを特徴とする。
【００４９】
上記のように、第２７〜第２９の発明によれば、自動利得制御手段のループフィルタを、フィールド同期信号を検出するまでは検出時間が短くなるように広帯域に、フィールド同期信号を検出した後はゴースト除去性能を向上させるために狭帯域に切り換え、ループ利得を制御する。これにより、受信信号にゴースト妨害のある場合でも、フィールド同期信号の検出時間を短くすると共に、ゴースト妨害に対するゴースト除去性能をも向上させることが可能となる。
【００５０】
第３０の発明は、各セグメントの先頭にセグメント同期信号を、各フィールドの先頭にフィールド同期信号を、有するフォーマットで構成された映像および音声データが、多値ＶＳＢ（８値または１６値ＶＳＢ）変調を施されて送信される地上波ディジタル放送の信号を受信するＶＳＢ受信機であって、
受信した多値ＶＳＢ変調が施された信号から、フィールド同期信号を検出するフィールド同期検出手段と、
フィールド同期検出手段が検出したフィールド同期信号に基づいて、フィールド同期信号のレベルが一定となるように、利得検出器と増幅器とループフィルタとを介してループ利得をフィードバック制御する自動利得制御手段とを備え、
自動利得制御手段は、フィールド同期信号の検出の有無を知らせるフィールド同期検出信号に従って、フィールド同期信号が検出されるまでは増幅器の利得を大きく、検出された後は増幅器の利得を小さく制御することを特徴とする。
【００５１】
第３１の発明は、第３０の発明に従属する発明であって、
増幅器は、大きい利得のオペアンプと小さい利得のオペアンプの２つで構成されており、
自動利得制御手段は、フィールド同期検出信号に従って、オペアンプをいずれか一方に切り換えることで、増幅器の利得を制御することを特徴とする。
【００５２】
第３２の発明は、第３０の発明に従属する発明であって、
増幅器は、別途与えられる係数に従って増幅値を可変できる乗算器であり、
自動利得制御手段は、フィールド同期検出信号に従って、乗算器に与える係数を切り換えることで、増幅器の利得を制御することを特徴とする。
【００５３】
上記のように、第３０〜第３２の発明によれば、自動利得制御手段の増幅利得を、フィールド同期信号を検出するまでは検出時間が短くなるように大きい値に、フィールド同期信号を検出した後はゴースト除去性能を向上させるために小さい値に切り換え、ループ利得を制御する。これにより、受信信号にゴースト妨害のある場合でも、フィールド同期信号の検出時間を短くすると共に、ゴースト妨害に対するゴースト除去性能をも向上させることが可能となる。
【００５４】
第３３の発明は、各セグメントの先頭にセグメント同期信号を、各フィールドの先頭にフィールド同期信号を、有するフォーマットで構成された映像および音声データが、多値ＶＳＢ（８値または１６値ＶＳＢ）変調を施されて送信される地上波ディジタル放送の信号を受信するＶＳＢ受信機であって、
受信した多値ＶＳＢ変調が施された信号から、フィールド同期信号を検出するフィールド同期検出手段と、
フィールド同期検出手段が検出したフィールド同期信号に基づいて、フィールド同期信号のレベルが一定となるように、利得検出器と増幅器とループフィルタとを介してループ利得をフィードバック制御する自動利得制御手段と、
フィールド同期検出手段が検出したフィールド同期信号に基づいて、再生するクロック周波数が受信信号のクロック周波数と一致するように、クロック周波数検出器と増幅器とループフィルタと可変クロック発振器とを介してループ利得をフィードバック制御するクロック再生手段とを備え、
自動利得制御手段およびクロック再生手段は、フィールド同期信号の検出の有無を知らせるフィールド同期検出信号に従って、フィールド同期信号が検出されるまではループフィルタを広帯域に、検出された後はループフィルタを狭帯域にそれぞれ制御することを特徴とする。
【００５５】
第３４の発明は、第３３の発明に従属する発明であって、
自動利得制御手段およびクロック再生手段のループフィルタは、共に抵抗およびコンデンサで構成される広帯域のループフィルタおよび狭帯域のループフィルタであり、
自動利得制御手段およびクロック再生手段は、フィールド同期検出信号に従って、抵抗およびコンデンサによって定められる時定数の値をスイッチング処理によって切り換えることで、それぞれループフィルタの帯域幅を制御することを特徴とする。
【００５６】
第３５の発明は、第３３の発明に従属する発明であって、
自動利得制御手段およびクロック再生手段のループフィルタは、共に別途与えられるフィルタ係数に従って帯域幅を可変できるディジタルフィルタであり、
自動利得制御手段およびクロック再生手段は、フィールド同期検出信号に従って、ディジタルフィルタに与えるフィルタ係数を切り換えることで、それぞれループフィルタの帯域幅を制御することを特徴とする。
【００５７】
第３６の発明は、第３３の発明に従属する発明であって、
自動利得制御手段のループフィルタは、抵抗およびコンデンサで構成される広帯域のループフィルタおよび狭帯域のループフィルタであり、クロック再生手段のループフィルタは、別途与えられるフィルタ係数に従って帯域幅を可変できるディジタルフィルタであり、
自動利得制御手段は、フィールド同期検出信号に従って、抵抗およびコンデンサによって定められる時定数の値をスイッチング処理によって切り換えることで、クロック再生手段は、フィールド同期検出信号に従って、ディジタルフィルタに与えるフィルタ係数を切り換えることで、それぞれループフィルタの帯域幅を制御することを特徴とする。
【００５８】
第３７の発明は、第３３の発明に従属する発明であって、
自動利得制御手段のループフィルタは、別途与えられるフィルタ係数に従って帯域幅を可変できるディジタルフィルタであり、クロック再生手段のループフィルタは、抵抗およびコンデンサで構成される広帯域のループフィルタおよび狭帯域のループフィルタであり、
自動利得制御手段は、フィールド同期検出信号に従って、ディジタルフィルタに与えるフィルタ係数を切り換えることで、クロック再生手段は、フィールド同期検出信号に従って、抵抗およびコンデンサによって定められる時定数の値をスイッチング処理によって切り換えることで、それぞれループフィルタの帯域幅を制御することを特徴とする。
【００５９】
上記のように、第３３〜第３７の発明によれば、自動利得制御手段およびクロック再生手段のループフィルタを、フィールド同期信号を検出するまでは検出時間が短くなるように広帯域に、フィールド同期信号を検出した後はゴースト除去性能を向上させるために狭帯域に切り換え、ループ利得をそれぞれ制御する。これにより、受信信号にゴースト妨害のある場合でも、フィールド同期信号の検出時間を短くすると共に、ゴースト妨害に対するゴースト除去性能をも向上させることが可能となり、さらに、ＶＳＢ受信機の再生クロックにジッタが生じなくなるので、受信信号に誤りが発生しなくなる。
【００６０】
第３８の発明は、各セグメントの先頭にセグメント同期信号を、各フィールドの先頭にフィールド同期信号を、有するフォーマットで構成された映像および音声データが、多値ＶＳＢ（８値または１６値ＶＳＢ）変調を施されて送信される地上波ディジタル放送の信号を受信するＶＳＢ受信機であって、
受信した多値ＶＳＢ変調が施された信号から、フィールド同期信号を検出するフィールド同期検出手段と、
フィールド同期検出手段が検出したフィールド同期信号に基づいて、フィールド同期信号のレベルが一定となるように、利得検出器と増幅器とループフィルタとを介してループ利得をフィードバック制御する自動利得制御手段と、
フィールド同期検出手段が検出したフィールド同期信号に基づいて、再生するクロック周波数が受信信号のクロック周波数と一致するように、クロック周波数検出器と増幅器とループフィルタと可変クロック発振器とを介してループ利得をフィードバック制御するクロック再生手段とを備え、
自動利得制御手段およびクロック再生手段は、フィールド同期信号の検出の有無を知らせるフィールド同期検出信号に従って、フィールド同期信号が検出されるまでは増幅器の利得を大きく、検出された後は増幅器の利得を小さくそれぞれ制御することを特徴とする。
【００６１】
第３９の発明は、第３８の発明に従属する発明であって、
自動利得制御手段およびクロック再生手段の増幅器は、共に大きい利得のオペアンプと小さい利得のオペアンプの２つで構成されており、
自動利得制御手段およびクロック再生手段は、フィールド同期検出信号に従って、オペアンプをいずれか一方に切り換えることで、それぞれ増幅器の利得を制御することを特徴とする。
【００６２】
第４０の発明は、第３８の発明に従属する発明であって、
自動利得制御手段およびクロック再生手段の増幅器は、共に別途与えられる係数に従って増幅値を可変できる乗算器であり、
自動利得制御手段およびクロック再生手段は、フィールド同期検出信号に従って、乗算器に与える係数を切り換えることで、それぞれ増幅器の利得を制御することを特徴とする。
【００６３】
第４１の発明は、第３８の発明に従属する発明であって、
自動利得制御手段の増幅器は、大きい利得のオペアンプと小さい利得のオペアンプの２つで構成されており、クロック再生手段の増幅器は、別途与えられる係数に従って増幅値を可変できる乗算器であり、
自動利得制御手段は、フィールド同期検出信号に従って、オペアンプをいずれか一方に切り換えることで、クロック再生手段は、フィールド同期検出信号に従って、乗算器に与える係数を切り換えることで、それぞれ増幅器の利得を制御することを特徴とする。
【００６４】
第４２の発明は、第３８の発明に従属する発明であって、
自動利得制御手段の増幅器は、別途与えられる係数に従って増幅値を可変できる乗算器であり、クロック再生手段の増幅器は、大きい利得のオペアンプと小さい利得のオペアンプの２つで構成されており、
自動利得制御手段は、フィールド同期検出信号に従って、乗算器に与える係数を切り換えることで、クロック再生手段は、フィールド同期検出信号に従って、オペアンプをいずれか一方に切り換えることで、それぞれ増幅器の利得を制御することを特徴とする。
【００６５】
上記のように、第３８〜第４２の発明によれば、自動利得制御手段およびクロック再生手段の増幅利得を、フィールド同期信号を検出するまでは検出時間が短くなるように大きい値に、フィールド同期信号を検出した後はゴースト除去性能を向上させるために小さい値に切り換え、ループ利得をそれぞれ制御する。これにより、受信信号にゴースト妨害のある場合でも、フィールド同期信号の検出時間を短くすると共に、ゴースト妨害に対するゴースト除去性能をも向上させることが可能となり、さらに、ＶＳＢ受信機の再生クロックにジッタが生じなくなるので、受信信号に誤りが発生しなくなる。
【００６６】
第４３の発明は、各セグメントの先頭にセグメント同期信号を、各フィールドの先頭にフィールド同期信号を、有するフォーマットで構成された映像および音声データが、多値ＶＳＢ（８値または１６値ＶＳＢ）変調を施されて送信される地上波ディジタル放送の信号を受信するＶＳＢ受信機であって、
受信した多値ＶＳＢ変調が施された信号から、フィールド同期信号を検出するフィールド同期検出手段と、
フィールド同期検出手段が検出したフィールド同期信号に基づいて、フィールド同期信号のレベルが一定となるように、利得検出器と増幅器とループフィルタとを介してループ利得をフィードバック制御する自動利得制御手段と、
フィールド同期検出手段が検出したフィールド同期信号に基づいて、再生するクロック周波数が受信信号のクロック周波数と一致するように、クロック周波数検出器と増幅器とループフィルタと可変クロック発振器とを介してループ利得をフィードバック制御するクロック再生手段とを備え、
自動利得制御手段は、フィールド同期信号の検出の有無を知らせるフィールド同期検出信号に従って、フィールド同期信号が検出されるまではループフィルタを広帯域に、検出された後はループフィルタを狭帯域に制御し、クロック再生手段は、当該フィールド同期検出信号に従って、フィールド同期信号が検出されるまでは増幅器の利得を大きく、検出された後は増幅器の利得を小さく制御することを特徴とする。
【００６７】
第４４の発明は、第４３の発明に従属する発明であって、
自動利得制御手段のループフィルタは、抵抗およびコンデンサで構成される広帯域のループフィルタおよび狭帯域のループフィルタであり、クロック再生手段の増幅器は、大きい利得のオペアンプと小さい利得のオペアンプの２つで構成されており、
自動利得制御手段は、フィールド同期検出信号に従って、抵抗およびコンデンサによって定められる時定数の値をスイッチング処理によって切り換えることで、ループフィルタの帯域幅を制御し、クロック再生手段は、フィールド同期検出信号に従って、オペアンプをいずれか一方に切り換えることで、増幅器の利得を制御することを特徴とする。
【００６８】
第４５の発明は、第４３の発明に従属する発明であって、
自動利得制御手段のループフィルタは、抵抗およびコンデンサで構成される広帯域のループフィルタおよび狭帯域のループフィルタであり、クロック再生手段の増幅器は、別途与えられる係数に従って増幅値を可変できる乗算器であり、
自動利得制御手段は、フィールド同期検出信号に従って、抵抗およびコンデンサによって定められる時定数の値をスイッチング処理によって切り換えることで、ループフィルタの帯域幅を制御し、クロック再生手段は、フィールド同期検出信号に従って、乗算器に与える係数を切り換えることで、増幅器の利得を制御することを特徴とする。
【００６９】
第４６の発明は、第４３の発明に従属する発明であって、
自動利得制御手段のループフィルタは、別途与えられるフィルタ係数に従って帯域幅を可変できるディジタルフィルタであり、クロック再生手段の増幅器は、大きい利得のオペアンプと小さい利得のオペアンプの２つで構成されており、
自動利得制御手段は、フィールド同期検出信号に従って、ディジタルフィルタに与えるフィルタ係数を切り換えることで、ループフィルタの帯域幅を制御し、クロック再生手段は、フィールド同期検出信号に従って、オペアンプをいずれか一方に切り換えることで、増幅器の利得を制御することを特徴とする。
【００７０】
第４７の発明は、第４３の発明に従属する発明であって、
自動利得制御手段のループフィルタは、別途与えられるフィルタ係数に従って帯域幅を可変できるディジタルフィルタであり、クロック再生手段の増幅器は、別途与えられる係数に従って増幅値を可変できる乗算器であり、
自動利得制御手段は、フィールド同期検出信号に従って、ディジタルフィルタに与えるフィルタ係数を切り換えることで、ループフィルタの帯域幅を制御し、クロック再生手段は、フィールド同期検出信号に従って、乗算器に与える係数を切り換えることで、増幅器の利得を制御することを特徴とする。
【００７１】
上記のように、第４３〜第４７の発明によれば、自動利得制御手段のループフィルタおよびクロック再生手段の増幅利得を、フィールド同期信号を検出するまでは検出時間が短くなるように広帯域および大きい値に、フィールド同期信号を検出した後はゴースト除去性能を向上させるために狭帯域および小さい値にそれぞれ切り換え、ループ利得を制御する。これにより、受信信号にゴースト妨害のある場合でも、フィールド同期信号の検出時間を短くすると共に、ゴースト妨害に対するゴースト除去性能をも向上させることが可能となり、さらに、ＶＳＢ受信機の再生クロックにジッタが生じなくなるので、受信信号に誤りが発生しなくなる。
【００７２】
第４８の発明は、各セグメントの先頭にセグメント同期信号を、各フィールドの先頭にフィールド同期信号を、有するフォーマットで構成された映像および音声データが、多値ＶＳＢ（８値または１６値ＶＳＢ）変調を施されて送信される地上波ディジタル放送の信号を受信するＶＳＢ受信機であって、
受信した多値ＶＳＢ変調が施された信号から、フィールド同期信号を検出するフィールド同期検出手段と、
フィールド同期検出手段が検出したフィールド同期信号に基づいて、フィールド同期信号のレベルが一定となるように、利得検出器と増幅器とループフィルタとを介してループ利得をフィードバック制御する自動利得制御手段と、
フィールド同期検出手段が検出したフィールド同期信号に基づいて、再生するクロック周波数が受信信号のクロック周波数と一致するように、クロック周波数検出器と増幅器とループフィルタと可変クロック発振器とを介してループ利得をフィードバック制御するクロック再生手段とを備え、
自動利得制御手段は、フィールド同期信号の検出の有無を知らせるフィールド同期検出信号に従って、フィールド同期信号が検出されるまでは増幅器の利得を大きく、検出された後は増幅器の利得を小さく制御し、クロック再生手段は、当該フィールド同期検出信号に従って、フィールド同期信号が検出されるまではループフィルタを広帯域に、検出された後はループフィルタを狭帯域に制御することを特徴とする。
【００７３】
第４９の発明は、第４８の発明に従属する発明であって、
自動利得制御手段の増幅器は、大きい利得のオペアンプと小さい利得のオペアンプの２つで構成されており、クロック再生手段のループフィルタは、抵抗およびコンデンサで構成される広帯域のループフィルタおよび狭帯域のループフィルタであり、
自動利得制御手段は、フィールド同期検出信号に従って、オペアンプをいずれか一方に切り換えることで、増幅器の利得を制御し、クロック再生手段は、フィールド同期検出信号に従って、抵抗およびコンデンサによって定められる時定数の値をスイッチング処理によって切り換えることで、ループフィルタの帯域幅を制御することを特徴とする。
【００７４】
第５０の発明は、第４８の発明に従属する発明であって、
自動利得制御手段の増幅器は、大きい利得のオペアンプと小さい利得のオペアンプの２つで構成されており、クロック再生手段のループフィルタは、別途与えられるフィルタ係数に従って帯域幅を可変できるディジタルフィルタであり、
自動利得制御手段は、フィールド同期検出信号に従って、オペアンプをいずれか一方に切り換えることで、増幅器の利得を制御し、クロック再生手段は、フィールド同期検出信号に従って、ディジタルフィルタに与えるフィルタ係数を切り換えることで、ループフィルタの帯域幅を制御することを特徴とする。
【００７５】
第５１の発明は、第４８の発明に従属する発明であって、
自動利得制御手段の増幅器は、別途与えられる係数に従って増幅値を可変できる乗算器であり、クロック再生手段のループフィルタは、抵抗およびコンデンサで構成される広帯域のループフィルタおよび狭帯域のループフィルタであり、
自動利得制御手段は、フィールド同期検出信号に従って、乗算器に与える係数を切り換えることで、増幅器の利得を制御し、クロック再生手段は、フィールド同期検出信号に従って、抵抗およびコンデンサによって定められる時定数の値をスイッチング処理によって切り換えることで、ループフィルタの帯域幅を制御することを特徴とする。
【００７６】
第５２の発明は、第４８の発明に従属する発明であって、
自動利得制御手段の増幅器は、別途与えられる係数に従って増幅値を可変できる乗算器であり、クロック再生手段のループフィルタは、別途与えられるフィルタ係数に従って帯域幅を可変できるディジタルフィルタであり、
自動利得制御手段は、フィールド同期検出信号に従って、乗算器に与える係数を切り換えることで、増幅器の利得を制御し、クロック再生手段は、フィールド同期検出信号に従って、ディジタルフィルタに与えるフィルタ係数を切り換えることで、ループフィルタの帯域幅を制御することを特徴とする。
【００７７】
上記のように、第４８〜第５２の発明によれば、自動利得制御手段の増幅利得およびクロック再生手段のループフィルタを、フィールド同期信号を検出するまでは検出時間が短くなるように大きい値および広帯域に、フィールド同期信号を検出した後はゴースト除去性能を向上させるために小さい値および狭帯域にそれぞれ切り換え、ループ利得を制御する。これにより、受信信号にゴースト妨害のある場合でも、フィールド同期信号の検出時間を短くすると共に、ゴースト妨害に対するゴースト除去性能をも向上させることが可能となり、さらに、ＶＳＢ受信機の再生クロックにジッタが生じなくなるので、受信信号に誤りが発生しなくなる。
【００７８】
【発明の実施の形態】
以下、ＡＴＳＣ規格で定められた８値ＶＳＢ変調が施された地上波ディジタル放送信号を受信するＶＳＢ受信機を一例に挙げて、本発明の各実施の形態を順に説明する。
【００７９】
まず、本発明の各実施形態の構成を用いるＶＳＢ受信機の概要を説明する。
図１は、本発明の一実施形態に係るＶＳＢ受信機の構成を示すブロック図である。図１において、本発明の一実施形態に係るＶＳＢ受信機は、チューナ１と、ディジタル復調部２と、波形等化器１０と、誤り訂正回路１１と、トランスポートデコーダ１３と、ビデオデコーダ１６と、オーディオデコーダ１７とで構成される。また、ディジタル復調部２は、ＶＳＢ検波器３と、ＡＤ変換器４と、同期検出回路５と、クロック再生回路６と、ＡＧＣ回路７とを備える。
【００８０】
８値ＶＳＢ変調された信号は、チューナ１に入力される。チューナ１は、８値ＶＳＢ変調信号をＩＦ信号に変換する。ＶＳＢ検波器３は、ＩＦ信号に対して検波を行ってＶＳＢ復調する。ＡＤ変換器４は、ＶＳＢ復調されたアナログ信号を８値のディジタルデータに変換して出力する。
このＡＤ変換器４が出力するディジタルデータは、ＡＴＳＣ規格に準じた図２に示すフォーマットで構成されるデータであり、各セグメントの先頭にセグメント同期信号２０が、各フィールドの先頭にフィールド同期信号２１，２２が存在し、１セグメントが８３２シンボルのデータで、１フィールドが３１３セグメントのデータで構成される。また、図３に、セグメント同期信号２０およびフィールド同期信号２１，２２のデータ構成を示す。図３において、セグメント同期信号２０は、−７〜＋７で表現される８値データのうち、４シンボルデータがそれぞれ「＋５，−５，−５，＋５」となる特定パターンで構成される。また、フィールド同期信号２１，２２は、−５〜＋５のレベル範囲で予め定められた特定パターンの８２８シンボルデータで構成される。
【００８１】
同期検出回路５は、ＡＤ変換器４が出力するディジタルデータからセグメント同期信号２０またはフィールド同期信号２１，２２を検出する。なお、同期検出回路５で行う同期信号の検出方法は、後述する実施形態において説明する。ＡＧＣ回路７は、同期検出回路５が検出した同期信号に基づいて、セグメント同期信号２０またはフィールド同期信号２１，２２のデータレベルが「−５〜＋５」になるように、ＶＳＢ検波器３に対してＡＧＣ電圧８をフィードバック制御する。クロック再生回路６は、同期検出回路５が検出した同期信号に基づいて、ＶＳＢ受信機におけるクロック周波数が送信されてきたディジタルデータのクロック周波数と一致するように、ＡＤ変換器４に対してクロック信号９をフィードバック制御する。
【００８２】
一方、ＡＤ変換器４で変換されたディジタルデータは、波形等化器１０に出力される。波形等化器１０は、伝送路等において生じた信号波形の歪み等を補正する（ゴースト妨害を除去する）。誤り訂正回路１１は、歪み等が補正された信号波形に対して誤り訂正を行い、トランスポートストリーム１２として出力する。トランスポートデコーダ１３は、トランスポートストリーム１２を任意のチャンネルの映像データ１４と音声データ１５とに分離する。ビデオデコーダ１６は、分離された映像データ１４を復号し、映像信号１８として出力する。オーディオデコーダ１７は、分離された音声データ１５を復号し、音声信号１９として出力する。
【００８３】
次に、上記構成による本発明の一実施形態に係るＶＳＢ受信機において、ディジタル復調部２が取り得る構成に基づいて、本発明のＶＳＢ受信機のさらに詳細な説明を順に行う。
【００８４】
（第１の実施形態）
図４は、本発明の第１の実施形態に係るＶＳＢ受信機におけるディジタル復調部２の構成を示すブロック図である。図４において、第１の実施形態のディジタル復調部２は、ＶＳＢ検波器３と、ＡＤ変換器４と、セグメント同期検出回路２８と、利得検出器２５と、増幅器２６と、広帯域ループフィルタ３２と、狭帯域ループフィルタ３３と、切り換え回路３４と、クロック再生回路６とを備える。
【００８５】
図４に示すように、第１の実施形態のディジタル復調部２は、図１における同期検出回路５をセグメント同期検出回路２８で構成し、ＡＧＣ回路７を利得検出器２５、増幅器２６、広帯域ループフィルタ３２、狭帯域ループフィルタ３３および切り換え回路３４で構成したものである。なお、図４において図１と同一の構成である部分については、同一の参照番号を付してその説明を省略する。
以下、第１の実施形態のディジタル復調部２の各構成を順に説明する。
【００８６】
ＡＤ変換器４が出力するディジタルデータ（図２）は、波形等化器１０およびセグメント同期検出回路２８に入力される。セグメント同期検出回路２８は、入力するディジタルデータに対してセグメント同期検出を行い、検出したセグメント同期信号２０を利得検出器２５へ、検出されたか否かの判定であるセグメント同期検出信号３０を切り換え回路３４へ出力する。
ここで、セグメント同期検出回路２８が行うセグメント同期検出方法を、図５をさらに参照して説明する。図５は、セグメント同期検出回路２８が行うセグメント同期検出の手順を示すフローチャートである。
【００８７】
まず、セグメント同期検出回路２８は、セグメント同期検出動作を開始するとセグメント同期検出信号３０をローレベル“Ｌ”に初期化する（ステップＳ１０１）。次に、セグメント同期検出回路２８は、符号が「＋，−，−，＋」のシンボルデータのパターンを検出したか否かを判断する（ステップＳ１０２）。ステップＳ１０２の判断でパターンを検出した場合、セグメント同期検出回路２８は、セグメント同期検出信号３０をハイレベル“Ｈ”にし、セグメント同期パターン検出回数Ｎを“１”に設定する（ステップＳ１０３）。そして、セグメント同期検出回路２８は、ステップＳ１０２で初めて符号が「＋，−，−，＋」のシンボルデータのパターンを検出してから８３２シンボル後のデータの符号パターンが、同様に「＋，−，−，＋」であるか否かを判断する（ステップＳ１０４）。ステップＳ１０４の判断でパターンを検出した場合、セグメント同期検出回路２８は、セグメント同期パターン検出回数Ｎの値を１つ増やす（ステップＳ１０６）。このステップＳ１０４およびＳ１０６の手順を、Ｎ＝Ｍ（Ｍは、セグメント同期信号検出確定となるセグメント同期パターン検出回数であり、予め任意に定めてある）となるまで繰り返し、セグメント同期検出が確定する（ステップＳ１０７）。なお、ステップＳ１０４の判断でパターンを検出できなかった場合、セグメント同期検出回路２８は、セグメント同期パターン検出回数Ｎをリセットして（ステップＳ１０５）、再度初めから「＋，−，−，＋」のシンボルデータの符号パターンの検出を始める。
【００８８】
そして、セグメント同期パターン検出回数Ｎが値Ｍに達してセグメント同期信号検出が確定した後も、セグメント同期検出回路２８は、引き続き８３２シンボル後のデータの符号パターンが「＋，−，−，＋」であるか否かを判断する（ステップＳ１０９）。ステップＳ１０９の判断でパターンを検出しなかった場合、セグメント同期検出回路２８は、ステップＳ１０８で初期化したセグメント同期パターン未検出回数Ｌの値を１つ増やす（ステップＳ１１０）。このステップＳ１０９〜Ｓ１１０の手順を繰り返し、Ｌ＝Ｉ（Ｉは、セグメント同期信号未検出確定となるセグメント同期パターン未検出回数であり、予め任意に定めてある）となった場合には、セグメント同期検出回路２８は、セグメント同期検出が未確定に移行したと判断し、ステップＳ１０１に戻って再度セグメント同期検出確定への処理を行う（ステップＳ１１１）。
【００８９】
利得検出器２５は、ＡＤ変換器４が出力するディジタルデータのセグメント同期信号２０のレベルが基準レベルである−５〜＋５の値（ＡＴＳＣ規格で定められている）になるように、ＶＳＢ検波器３の利得を制御する判定信号を、増幅器２６へ出力する。具体的には、利得検出器２５は、セグメント同期検出回路２８で検出されたセグメント同期信号２０のレベルが−５〜＋５のレベルより小さい（例えば、−３〜＋３）場合は、ＶＳＢ検波器３の利得を上げる判定信号を、逆に大きい（例えば、−７〜＋７）場合は、ＶＳＢ検波器３の利得を下げる判定信号を出力する。
増幅器２６は、利得検出器２５が出力する判定信号を入力し、予め定めた増幅を行った後、広帯域ループフィルタ３２および狭帯域ループフィルタ３３へ出力する。
【００９０】
広帯域ループフィルタ３２は、ＡＧＣ回路７におけるループ利得が大きく（ＡＧＣの追従性が良く）なるように、すなわち、セグメント同期信号２０の検出時間の短縮をゴースト妨害除去性能よりも優先させた、フィルタ係数が設定されている。一方、狭帯域ループフィルタ３３は、ＡＧＣ回路７におけるループ利得が小さく（ＡＧＣの追従性が悪く）なるように、すなわち、ゴースト妨害除去性能をセグメント同期信号２０の検出時間の短縮よりも優先させた、フィルタ係数が設定されている。
そして、増幅器２６が出力する増幅後の判定信号は、広帯域ループフィルタ３２および狭帯域ループフィルタ３３をそれぞれ通過した後、切り換え回路３４へ入力される。
【００９１】
切り換え回路３４は、広帯域ループフィルタ３２および狭帯域ループフィルタ３３をそれぞれ通過した信号と、セグメント同期検出回路２８からセグメント同期検出信号３０を入力する。そして、切り換え回路３４は、セグメント同期検出信号３０に従って、セグメント同期検出信号３０が“Ｌ”である（セグメント同期信号２０が検出されていない）場合には、広帯域ループフィルタ３２を通過した信号を、セグメント同期検出信号３０が“Ｈ”である（セグメント同期信号２０が検出された）場合には、狭帯域ループフィルタ３３を通過した信号を選択的に切り換え、ＡＧＣ電圧８としてＶＳＢ検波器３へフィードバックする。
【００９２】
ここで、具体的な実験による結果を示す。なお、この実験では、ＡＧＣ回路７のループ利得の比率を、大きい場合：小さい場合＝５：１に設定している。
ゴースト妨害のない信号に対して、ＡＧＣ回路７のループ利得を大きくした場合のセグメント同期信号２０の検出時間は０．３５秒（２０回測定した平均値、以下同じ）、ＡＧＣ回路７のループ利得を小さくした場合のセグメント同期信号２０の検出時間は０．３１秒でほとんど差はない。一方、１μｓｅｃ，Ｄ／Ｕ＝６ｄＢのゴースト妨害のある信号に対しては、ＡＧＣ回路７のループ利得を大きくした場合のセグメント同期信号２０の検出時間は４．５秒、ＡＧＣ回路のループ利得を小さくした場合のセグメント同期信号２０の検出時間は６．５秒と、ループ利得を大きくしたときの方がセグメント同期信号２０の検出時間が短くなる。
また、ゴースト妨害除去の性能は、ＡＧＣ回路７のループ利得を大きいままで固定した場合には、ゴースト妨害１μｓｅｃのゴースト除去性能はＤ／Ｕ＝１３ｄＢであるが、セグメント同期信号２０の検出前後においてＡＧＣ回路７のループ利得を大きい値から小さい値へと切り換えた場合には、ゴースト妨害１μｓｅｃの除去性能はＤ／Ｕ＝８ｄＢとなる。なお、Ｄは希望波（Ｄｅｓｉｒｅ）を、Ｕは妨害波（Ｕｎｄｅｓｉｒｅ）を表し、Ｄ／Ｕが小さいほどゴースト妨害のレベルが大きくなる。
【００９３】
以上のように、本発明の第１の実施形態に係るＶＳＢ受信機によれば、セグメント同期信号２０を検出するまでは検出時間が短くなるようにループフィルタを広帯域に、セグメント同期信号２０を検出した後はゴースト除去性能を向上させるためにループフィルタを狭帯域に切り換え、ＡＧＣ回路７のループ利得を制御する。
これにより、受信信号にゴースト妨害のある場合でも、セグメント同期信号２０の検出時間を短くすると共に、ゴースト妨害に対するゴースト除去性能をも向上させることが可能となる。
【００９４】
（第２の実施形態）
図６は、本発明の第２の実施形態に係るＶＳＢ受信機におけるディジタル復調部２の構成を示すブロック図である。図６において、第２の実施形態のディジタル復調部２は、ＶＳＢ検波器３と、ＡＤ変換器４と、セグメント同期検出回路２８と、利得検出器２５と、増幅器２６と、ＤＡ変換器２９と、抵抗３５〜３７と、コンデンサ３８，３９と、スイッチダイオード４０と、クロック再生回路６とを備える。
【００９５】
図６に示すように、第２の実施形態のディジタル復調部２は、図１における同期検出回路５をセグメント同期検出回路２８で構成し、ＡＧＣ回路７を利得検出器２５、増幅器２６、ＤＡ変換器２９および抵抗３５〜３７、コンデンサ３８，３９，スイッチダイオード４０からなるディスクリート回路で構成したものである。なお、図６において図１および図４と同一の構成である部分については、同一の参照番号を付してその説明を省略する。
以下、第２の実施形態のディジタル復調部２の各構成を順に説明する。
【００９６】
ＤＡ変換器２９は、増幅器２６が出力する増幅後のディジタルの判定信号を入力し、アナログの判定信号に変換して出力する。このＤＡ変換器２９の出力信号は、ディスクリート回路の抵抗３５の一方端子に入力される。抵抗３５の他方端子は、抵抗３６の一方端子と接続されると共に、ＶＳＢ検波器３にフィードバック出力される。抵抗３６の他方端子は、コンデンサ３８およびコンデンサ３９の一方端子とそれぞれ接続される。コンデンサ３８の他方端子は、スイッチダイオード４０のアノード端子と抵抗３７の一方端子とに接続される。コンデンサ３９の他方端子およびスイッチダイオード４０のカソード端子は、それぞれ接地される。抵抗３７の他方端子には、セグメント同期検出回路２８が出力するセグメント同期検出信号３０が入力される。
【００９７】
まず、セグメント同期信号２０が検出されるまでは、セグメント同期検出信号３０が“Ｌ”であるので、スイッチダイオード４０がオフとなる。従って、この場合、ディスクリート回路は、抵抗３５，３６およびコンデンサ３９で構成される広帯域ループフィルタとして機能する。
次に、セグメント同期信号２０が検出された後は、セグメント同期検出信号３０が“Ｈ”となるので、スイッチダイオード４０がオンとなる。従って、この場合、ディスクリート回路は、抵抗３５，３６およびコンデンサ３８，３９で構成される狭帯域ループフィルタとして機能する。
【００９８】
よって、抵抗３５の他方端子からＶＳＢ検波器３へフィードバックされるＡＧＣ電圧８は、セグメント同期信号２０が検出されていない場合には、広帯域ループフィルタを通過したＡＧＣ電圧８が、セグメント同期信号２０が検出された場合には、狭帯域ループフィルタを通過したＡＧＣ電圧８が、セグメント同期検出信号３０に従って選択的に切り換えられて出力される。
【００９９】
以上のように、本発明の第２の実施形態に係るＶＳＢ受信機によれば、セグメント同期信号２０を検出するまでは検出時間が短くなるようにループフィルタを広帯域に、セグメント同期信号２０を検出した後はゴースト除去性能を向上させるためにループフィルタを狭帯域に切り換え、ＡＧＣ回路７のループ利得を制御する。
これにより、受信信号にゴースト妨害のある場合でも、セグメント同期信号２０の検出時間を短くすると共に、ゴースト妨害に対するゴースト除去性能をも向上させることが可能となる。
【０１００】
（第３の実施形態）
図７は、本発明の第３の実施形態に係るＶＳＢ受信機におけるディジタル復調部２の構成を示すブロック図である。図７において、第３の実施形態のディジタル復調部２は、ＶＳＢ検波器３と、ＡＤ変換器４と、セグメント同期検出回路２８と、利得検出器２５と、増幅器２６と、ディジタルフィルタ４２と、切り換え回路３４と、広帯域の係数４３と、狭帯域の係数４４と、ＤＡ変換器２９と、クロック再生回路６とを備える。
【０１０１】
図７に示すように、第３の実施形態のディジタル復調部２は、図１における同期検出回路５をセグメント同期検出回路２８で構成し、ＡＧＣ回路７を利得検出器２５、増幅器２６、ディジタルフィルタ４２、切り換え回路３４、広帯域の係数４３、狭帯域の係数４４およびＤＡ変換器２９で構成したものである。なお、図７において図１および図４と同一の構成である部分については、同一の参照番号を付してその説明を省略する。
以下、第３の実施形態のディジタル復調部２の各構成を順に説明する。
【０１０２】
増幅器２６が出力する増幅後のディジタルの判定信号は、ディジタルフィルタ４２においてフィルタリングされ、ＤＡ変換器２９でアナログのＡＧＣ電圧８に変換された後、ＶＳＢ検波器３にフィードバックされる。
広帯域の係数４３には、ディジタルフィルタ４２を広帯域で機能させるために必要なフィルタ係数が格納されている。また、狭帯域の係数４４には、ディジタルフィルタ４２を狭帯域で機能させるために必要なフィルタ係数が格納されている。
そして、切り換え回路３４は、セグメント同期検出信号３０に従って、セグメント同期検出信号３０が“Ｌ”である（セグメント同期信号２０が検出されていない）場合には、広帯域の係数４３をディジタルフィルタ４２に書き込み、セグメント同期検出信号３０が“Ｈ”である（セグメント同期信号２０が検出された）場合には、狭帯域の係数４４をディジタルフィルタ４２に書き込む。
【０１０３】
よって、ディジタルフィルタ４２は、セグメント同期信号２０が検出されていない場合には、広帯域ループフィルタとして機能し、セグメント同期信号２０が検出された場合には、狭帯域ループフィルタとして機能するため、ＶＳＢ検波器３へフィードバックされるＡＧＣ電圧８は、セグメント同期検出信号３０に従って帯域が選択的に切り換えられて出力される。
【０１０４】
以上のように、本発明の第３の実施形態に係るＶＳＢ受信機によれば、セグメント同期信号２０を検出するまでは検出時間が短くなるようにループフィルタを広帯域に、セグメント同期信号２０を検出した後はゴースト除去性能を向上させるためにループフィルタを狭帯域に切り換え、ＡＧＣ回路７のループ利得を制御する。
これにより、受信信号にゴースト妨害のある場合でも、セグメント同期信号２０の検出時間を短くすると共に、ゴースト妨害に対するゴースト除去性能をも向上させることが可能となる。
【０１０５】
（第４の実施形態）
図８は、本発明の第４の実施形態に係るＶＳＢ受信機におけるディジタル復調部２の構成を示すブロック図である。図８において、第４の実施形態のディジタル復調部２は、ＶＳＢ検波器３と、ＡＤ変換器４と、セグメント同期検出回路２８と、利得検出器２５と、増幅器（利得大）５２と、増幅器（利得小）５３と、切り換え回路３４と、ループフィルタ５４と、クロック再生回路６とを備える。
【０１０６】
図８に示すように、第４の実施形態のディジタル復調部２は、図１における同期検出回路５をセグメント同期検出回路２８で構成し、ＡＧＣ回路７を利得検出器２５、増幅器（利得大）５２、増幅器（利得小）５３、切り換え回路３４およびループフィルタ５４で構成したものである。なお、図８において図１および図４と同一の構成である部分については、同一の参照番号を付してその説明を省略する。
以下、第４の実施形態のディジタル復調部２の各構成を順に説明する。
【０１０７】
利得検出器２５が出力する判定信号は、増幅器（利得大）５２および増幅器（利得小）５３にそれぞれ入力される。
増幅器（利得大）５２は、ＡＧＣ回路７におけるループ利得が大きく（ＡＧＣの追従性が良く）なるように、すなわち、セグメント同期信号２０の検出時間の短縮をゴースト妨害除去性能よりも優先させた、増幅利得値が設定されている。一方、増幅器（利得小）５３は、ＡＧＣ回路７におけるループ利得が小さく（ＡＧＣの追従性が悪く）なるように、すなわち、ゴースト妨害除去性能をセグメント同期信号２０の検出時間の短縮よりも優先させた、増幅利得値が設定されている。
このように、利得検出器２５が出力する判定信号は、増幅器（利得大）５２および増幅器（利得小）５３でそれぞれ増幅された後、切り換え回路３４へ入力される。
【０１０８】
切り換え回路３４は、増幅器（利得大）５２および増幅器（利得小）５３でそれぞれ増幅された信号と、セグメント同期検出回路２８からセグメント同期検出信号３０を入力する。そして、切り換え回路３４は、セグメント同期検出信号３０に従って、セグメント同期検出信号３０が“Ｌ”である（セグメント同期信号２０が検出されていない）場合には、増幅器（利得大）５２で増幅された信号を、セグメント同期検出信号３０が“Ｈ”である（セグメント同期信号２０が検出された）場合には、増幅器（利得小）５３で増幅された信号を選択的に切り換えて出力する。そして、切り換え回路３４から選択的に出力された信号は、ループフィルタ５４を介した後、ＡＧＣ電圧８としてＶＳＢ検波器３へフィードバックされる。
【０１０９】
以上のように、本発明の第４の実施形態に係るＶＳＢ受信機によれば、セグメント同期信号２０を検出するまでは検出時間が短くなるように増幅利得を大きい値に、セグメント同期信号２０を検出した後はゴースト除去性能を向上させるために増幅利得を小さい値に切り換え、ＡＧＣ回路７のループ利得を制御する。
これにより、受信信号にゴースト妨害のある場合でも、セグメント同期信号２０の検出時間を短くすると共に、ゴースト妨害に対するゴースト除去性能をも向上させることが可能となる。
【０１１０】
（第５の実施形態）
図９は、本発明の第５の実施形態に係るＶＳＢ受信機におけるディジタル復調部２の構成を示すブロック図である。図９において、第５の実施形態のディジタル復調部２は、ＶＳＢ検波器３と、ＡＤ変換器４と、セグメント同期検出回路２８と、利得検出器２５と、ＤＡ変換器２９と、オペアンプ（利得大）５５と、オペアンプ（利得小）５６と、切り換え回路３４と、ループフィルタ５４と、クロック再生回路６とを備える。
【０１１１】
図９に示すように、第５の実施形態のディジタル復調部２は、図１における同期検出回路５をセグメント同期検出回路２８で構成し、ＡＧＣ回路７を利得検出器２５、ＤＡ変換器２９、オペアンプ（利得大）５５、オペアンプ（利得小）５６、切り換え回路３４およびループフィルタ５４で構成したものである。なお、図９において図１および図４と同一の構成である部分については、同一の参照番号を付してその説明を省略する。
以下、第５の実施形態のディジタル復調部２の各構成を順に説明する。
【０１１２】
ＤＡ変換器２９は、利得検出器２５が出力するディジタルの判定信号を入力し、アナログの判定信号に変換して出力する。このアナログの判定信号は、オペアンプ（利得大）５５およびオペアンプ（利得小）５６にそれぞれ入力される。
オペアンプ（利得大）５５は、ＡＧＣ回路７におけるループ利得が大きく（ＡＧＣの追従性が良く）なるように、すなわち、セグメント同期信号２０の検出時間の短縮をゴースト妨害除去性能よりも優先させた、増幅利得値が設定されている。一方、オペアンプ（利得小）５６は、ＡＧＣ回路７におけるループ利得が小さく（ＡＧＣの追従性が悪く）なるように、すなわち、ゴースト妨害除去性能をセグメント同期信号２０の検出時間の短縮よりも優先させた、増幅利得値が設定されている。
このように、ＤＡ変換器２９が出力するアナログの判定信号は、オペアンプ（利得大）５５およびオペアンプ（利得小）５６でそれぞれ増幅された後、切り換え回路３４へ入力される。
【０１１３】
切り換え回路３４は、オペアンプ（利得大）５５およびオペアンプ（利得小）５６でそれぞれ増幅された信号と、セグメント同期検出回路２８からセグメント同期検出信号３０を入力する。そして、切り換え回路３４は、セグメント同期検出信号３０に従って、セグメント同期検出信号３０が“Ｌ”である（セグメント同期信号２０が検出されていない）場合には、オペアンプ（利得大）５５で増幅された信号を、セグメント同期検出信号３０が“Ｈ”である（セグメント同期信号２０が検出された）場合には、オペアンプ（利得小）５６で増幅された信号を選択的に切り換えて出力する。そして、切り換え回路３４から選択的に出力された信号は、ループフィルタ５４を介した後、ＡＧＣ電圧８としてＶＳＢ検波器３へフィードバックされる。
【０１１４】
以上のように、本発明の第５の実施形態に係るＶＳＢ受信機によれば、セグメント同期信号２０を検出するまでは検出時間が短くなるように増幅利得を大きい値に、セグメント同期信号２０を検出した後はゴースト除去性能を向上させるために増幅利得を小さい値に切り換え、ＡＧＣ回路７のループ利得を制御する。
これにより、受信信号にゴースト妨害のある場合でも、セグメント同期信号２０の検出時間を短くすると共に、ゴースト妨害に対するゴースト除去性能をも向上させることが可能となる。
【０１１５】
（第６の実施形態）
図１０は、本発明の第６の実施形態に係るＶＳＢ受信機におけるディジタル復調部２の構成を示すブロック図である。図１０において、第６の実施形態のディジタル復調部２は、ＶＳＢ検波器３と、ＡＤ変換器４と、セグメント同期検出回路２８と、利得検出器２５と、乗算器５７と、係数大５８と、係数小５９と、切り換え回路３４と、ＤＡ変換器２９と、ループフィルタ５４と、クロック再生回路６とを備える。
【０１１６】
図１０に示すように、第６の実施形態のディジタル復調部２は、図１における同期検出回路５をセグメント同期検出回路２８で構成し、ＡＧＣ回路７を利得検出器２５、乗算器５７と、係数大５８と、係数小５９と、切り換え回路３４と、ＤＡ変換器２９およびループフィルタ５４で構成したものである。なお、図１０において図１および図４と同一の構成である部分については、同一の参照番号を付してその説明を省略する。
以下、第６の実施形態のディジタル復調部２の各構成を順に説明する。
【０１１７】
利得検出器２５が出力するディジタルの判定信号は、乗算器５７において増幅され、ＤＡ変換器２９でアナログのＡＧＣ電圧８に変換された後、ＶＳＢ検波器３にフィードバックされる。
係数大５８には、乗算器５７の増幅利得を大きくするために必要な係数が格納されている。また、係数小５９には、乗算器５７の増幅利得を小さくするために必要な係数が格納されている。
そして、切り換え回路３４は、セグメント同期検出信号３０に従って、セグメント同期検出信号３０が“Ｌ”である（セグメント同期信号２０が検出されていない）場合には、係数大５８を乗算器５７に入力し、セグメント同期検出信号３０が“Ｈ”である（セグメント同期信号２０が検出された）場合には、係数小５９を乗算器５７に入力する。
【０１１８】
よって、乗算器５７は、セグメント同期信号２０が検出されていない場合には利得大の増幅器として機能し、セグメント同期信号２０が検出された場合には利得小の増幅器として機能するため、ＶＳＢ検波器３へフィードバックされるＡＧＣ電圧８は、セグメント同期検出信号３０に従って利得値が選択的に切り換えられて出力される。
【０１１９】
以上のように、本発明の第６の実施形態に係るＶＳＢ受信機によれば、セグメント同期信号２０を検出するまでは検出時間が短くなるように増幅利得を大きい値に、セグメント同期信号２０を検出した後はゴースト除去性能を向上させるために増幅利得を小さい値に切り換え、ＡＧＣ回路７のループ利得を制御する。
これにより、受信信号にゴースト妨害のある場合でも、セグメント同期信号２０の検出時間を短くすると共に、ゴースト妨害に対するゴースト除去性能をも向上させることが可能となる。
【０１２０】
（第７の実施形態）
上記第１〜第６の実施形態においては、ＡＧＣ回路７のループ利得を切り換えることで、セグメント同期信号２０の検出時間を短くすると共に、ゴースト妨害に対するゴースト除去性能をも向上させるＶＳＢ受信機を説明した。
次に、以下の実施形態においては、クロック再生回路６のループ利得をも切り換えることで、さらにセグメント同期信号２０の検出時間を短くすると共に、ゴースト妨害時においても正確なクロック再生を行うことができるＶＳＢ受信機を説明する。
【０１２１】
図１１は、本発明の第７の実施形態に係るＶＳＢ受信機におけるディジタル復調部２の構成を示すブロック図である。図１１において、第７の実施形態のディジタル復調部２は、ＶＳＢ検波器３と、ＡＤ変換器４と、セグメント同期検出回路２８と、クロック周波数検出器６０と、増幅器６１と、広帯域ループフィルタ６２と、狭帯域ループフィルタ６３と、切り換え回路６４と、可変クロック発振器６５と、ＡＧＣ回路７とを備える。
【０１２２】
図１１に示すように、第７の実施形態のディジタル復調部２は、図１における同期検出回路５をセグメント同期検出回路２８で構成し、クロック再生回路６をクロック周波数検出器６０、増幅器６１、広帯域ループフィルタ６２、狭帯域ループフィルタ６３、切り換え回路６４および可変クロック発振器６５で構成したものである。なお、図１１において図１および図４と同一の構成である部分については、同一の参照番号を付してその説明を省略する。また、図１１におけるＡＧＣ回路７には、上記第１〜第６の実施形態のいずれかの構成が用いられる。
以下、第７の実施形態のディジタル復調部２の各構成を順に説明する。
【０１２３】
ＡＤ変換器４が出力するディジタルデータ（図２）は、波形等化器１０およびセグメント同期検出回路２８に入力される。セグメント同期検出回路２８は、入力するディジタルデータに対してセグメント同期検出を行い、検出したセグメント同期信号２０をクロック周波数検出器６０へ、検出されたか否かの判定であるセグメント同期検出信号３０を切り換え回路６４へ出力する。
なお、セグメント同期検出回路２８が行うセグメント同期検出方法は、上記第１の実施形態で述べたので、ここでの詳細な説明は省略する。
【０１２４】
クロック周波数検出器６０は、ＶＳＢ受信機のクロック信号９の周波数が送信されてきたデータのクロック周波数より高いか低いかを判定し、その判定信号を増幅器６１へ出力する。
ここで、クロック周波数検出器６０が行うクロック周波数の判定方法を、図１２をさらに参照して説明する。図１２は、クロック周波数検出器６０が行うクロック周波数の判定方法の概念を説明する図である。
【０１２５】
前提として、ＡＤ変換器４に入力される信号は帯域制限されているため、実際のセグメント同期信号２０は、図３に示したような４シンボルが「＋５，−５，−５，＋５」の矩形波ではなく、図１２に示すような波形となる。
まず、ＶＳＢ受信機のクロック信号９が送信データのクロック周波数より高い場合（図１２（ａ））、ＡＤ変換器４においてＶＳＢ受信機のクロック信号９の立ち上がりタイミングでセグメント同期信号２０の「−５，−５」のシンボルデータを変換すると、それぞれｄ１，ｄ２（ｄ１＞ｄ２）のディジタルデータに変換される。逆に、ＶＳＢ受信機のクロック信号９が送信データのクロック周波数より低い場合（図１２（ｂ））、ＡＤ変換器４においてＶＳＢ受信機のクロック信号９の立ち上がりタイミングでセグメント同期信号２０の「−５，−５」のシンボルデータを変換すると、それぞれｄ１，ｄ２（ｄ１＜ｄ２）のディジタルデータに変換される。
【０１２６】
そこで、クロック周波数検出器６０は、この２つのデータ差（ｄ１＞ｄ２またはｄ１＜ｄ２）を判断し、ＡＤ変換器４の出力において２つのデータ差がなくなる（ｄ１＝ｄ２）クロック信号９が可変クロック発振器６５から出力されるように判定信号を出力する。
この処理によって、ＶＳＢ受信機のクロック信号９と送信データのクロック周波数が一致した場合（図１２（ｃ））には、ＡＤ変換器４においてＶＳＢ受信機のクロック信号９の立ち上がりタイミングでセグメント同期信号２０の「−５，−５」のシンボルデータを変換すると、それぞれ同じ値のｄ１，ｄ２（ｄ１＝ｄ２）のディジタルデータに変換されるように制御される。
増幅器６１は、クロック周波数検出器６０が出力する判定信号を入力し、予め定めた増幅を行った後、広帯域ループフィルタ６２および狭帯域ループフィルタ６３へ出力する。
【０１２７】
広帯域ループフィルタ６２は、クロック再生回路６におけるループ利得が大きく（クロック再生の追従性が良く）なるように、すなわち、セグメント同期信号２０の検出時間の短縮を正確なクロック再生（換言すれば、ゴースト妨害除去性能）よりも優先させた、フィルタ係数が設定されている。一方、狭帯域ループフィルタ６３は、クロック再生回路６におけるループ利得が小さく（クロック再生の追従性が悪く）なるように、すなわち、正確なクロック再生をセグメント同期信号２０の検出時間の短縮よりも優先させた、フィルタ係数が設定されている。そして、増幅器６１が出力する増幅後の判定信号は、広帯域ループフィルタ６２および狭帯域ループフィルタ６３をそれぞれ通過した後、切り換え回路６４へ入力される。
【０１２８】
切り換え回路６４は、広帯域ループフィルタ６２および狭帯域ループフィルタ６３をそれぞれ通過した信号と、セグメント同期検出回路２８からセグメント同期検出信号３０を入力する。そして、切り換え回路６４は、セグメント同期検出信号３０に従って、セグメント同期検出信号３０が“Ｌ”である（セグメント同期信号２０が検出されていない）場合には、広帯域ループフィルタ６２を通過した信号を、セグメント同期検出信号３０が“Ｈ”である（セグメント同期信号２０が検出された）場合には、狭帯域ループフィルタ６３を通過した信号（ＤＣ電圧）を選択的に切り換え、可変クロック発振器６５へ出力する。
可変クロック発振器６５は、切り換え回路６４が出力する信号（ＤＣ電圧）に基づいて発振するクロック信号９の周波数を可変し、ＡＤ変換器４に対してフィードバック出力する。
【０１２９】
以上のように、本発明の第７の実施形態に係るＶＳＢ受信機によれば、ＡＧＣ回路７のループ利得の制御に加え、セグメント同期信号２０を検出するまでは検出時間が短くなるようにループフィルタを広帯域に、セグメント同期信号２０を検出した後は正確なクロック再生を行う（すなわち、ゴースト除去性能を向上させる）ためにループフィルタを狭帯域に切り換え、クロック再生回路６のループ利得を制御する。
これにより、受信信号にゴースト妨害のある場合でも、セグメント同期信号２０の検出時間を短くすると共に、ゴースト妨害に対するゴースト除去性能をも向上させることが可能となり、さらに、ＶＳＢ受信機の再生クロックにジッタが生じなくなるので、受信信号に誤りが発生しなくなる。
【０１３０】
（第８の実施形態）
図１３は、本発明の第８の実施形態に係るＶＳＢ受信機におけるディジタル復調部２の構成を示すブロック図である。図１３において、第８の実施形態のディジタル復調部２は、ＶＳＢ検波器３と、ＡＤ変換器４と、セグメント同期検出回路２８と、クロック周波数検出器６０と、増幅器６１と、ＤＡ変換器６９と、抵抗７５〜７７と、コンデンサ７８，７９と、スイッチダイオード８０と、可変クロック発振器６５と、ＡＧＣ回路７とを備える。
【０１３１】
図１３に示すように、第８の実施形態のディジタル復調部２は、図１における同期検出回路５をセグメント同期検出回路２８で構成し、クロック再生回路６をクロック周波数検出器６０、増幅器６１、ＤＡ変換器６９、抵抗７５〜７７、コンデンサ７８，７９，スイッチダイオード８０からなるディスクリート回路および可変クロック発振器６５で構成したものである。なお、図１３において図１、図４および図１１と同一の構成である部分については、同一の参照番号を付してその説明を省略する。また、図１３におけるＡＧＣ回路７には、上記第１〜第６の実施形態のいずれかの構成が用いられる。
以下、第８の実施形態のディジタル復調部２の各構成を順に説明する。
【０１３２】
ＤＡ変換器６９は、増幅器６１が出力する増幅後のディジタルの判定信号を入力し、アナログの判定信号に変換して出力する。このＤＡ変換器６９の出力信号は、ディスクリート回路の抵抗７５の一方端子に入力される。抵抗７５の他方端子は、抵抗７６の一方端子と接続されると共に、可変クロック発振器６５に出力される。抵抗７６の他方端子は、コンデンサ７８およびコンデンサ７９の一方端子とそれぞれ接続される。コンデンサ７８の他方端子は、スイッチダイオード８０のアノード端子と抵抗７７の一方端子とに接続される。コンデンサ７９の他方端子およびスイッチダイオード８０のカソード端子は、それぞれ接地される。抵抗７７の他方端子には、セグメント同期検出回路２８が出力するセグメント同期検出信号３０が入力される。
【０１３３】
まず、セグメント同期信号２０が検出されるまでは、セグメント同期検出信号３０が“Ｌ”であるので、スイッチダイオード８０がオフとなる。従って、この場合、ディスクリート回路は、抵抗７５，７６およびコンデンサ７９で構成される広帯域ループフィルタとして機能する。
次に、セグメント同期信号２０が検出された後は、セグメント同期検出信号３０が“Ｈ”となるので、スイッチダイオード８０がオンとなる。従って、この場合、ディスクリート回路は、抵抗７５，７６およびコンデンサ７８，７９で構成される狭帯域ループフィルタとして機能する。
【０１３４】
よって、抵抗７５の他方端子から可変クロック発振器６５を介してＡＤ変換器４へフィードバックされるクロック信号９は、セグメント同期信号２０が検出されていない場合には、広帯域ループフィルタを通過した判定信号が、セグメント同期信号２０が検出された場合には、狭帯域ループフィルタを通過した判定信号が、セグメント同期検出信号３０に従って選択的に切り換えられて出力される。
【０１３５】
ここで、具体的な実験による結果を示す。なお、各素子の値は、抵抗３５が１８ｋΩ、抵抗３６が１ｋΩ、コンデンサ３８が１μＦ、コンデンサ３９が３．３μＦである。
セグメント同期信号２０の検出前後でループフィルタの切り換えを行わずに、抵抗７５，７６およびコンデンサ７９のみで広帯域ループフィルタを構成した場合のセグメント同期信号２０の検出時間は１．０５秒（２０回測定した平均値、以下同じ）、セグメント同期信号２０の検出前後でループフィルタの帯域切り換えを行った場合のセグメント同期信号２０の検出時間は０．３６秒となった。
また、ゴースト妨害除去の性能は、クロック再生回路６のループを広帯域で固定した場合（すなわち、ＡＧＣ回路７のループ利得を切り換えるだけの場合）には、ゴースト妨害１μｓｅｃのゴースト除去の性能はＤ／Ｕ＝８ｄＢであるが、セグメント同期信号２０の検出前後においてクロック再生回路６のループフィルタの帯域を広帯域から狭帯域へと切り換えた場合には、ゴースト妨害１μｓｅｃのゴースト除去性能は、Ｄ／Ｕ＝６ｄＢへとさらに改善される。
【０１３６】
以上のように、本発明の第８の実施形態に係るＶＳＢ受信機によれば、ＡＧＣ回路７のループ利得の制御に加え、セグメント同期信号２０を検出するまでは検出時間が短くなるようにループフィルタを広帯域に、セグメント同期信号２０を検出した後は正確なクロック再生を行う（すなわち、ゴースト除去性能を向上させる）ためにループフィルタを狭帯域に切り換え、クロック再生回路６のループ利得を制御する。
これにより、受信信号にゴースト妨害のある場合でも、セグメント同期信号２０の検出時間を短くすると共に、ゴースト妨害に対するゴースト除去性能をも向上させることが可能となり、さらに、ＶＳＢ受信機の再生クロックにジッタが生じなくなるので、受信信号に誤りが発生しなくなる。
【０１３７】
（第９の実施形態）
図１４は、本発明の第９の実施形態に係るＶＳＢ受信機におけるディジタル復調部２の構成を示すブロック図である。図１４において、第９の実施形態のディジタル復調部２は、ＶＳＢ検波器３と、ＡＤ変換器４と、セグメント同期検出回路２８と、クロック周波数検出器６０と、増幅器６１と、ディジタルフィルタ８２と、切り換え回路６４と、広帯域の係数８３と、狭帯域の係数８４と、ＤＡ変換器６９と、可変クロック発振器６５と、ＡＧＣ回路７とを備える。
【０１３８】
図１４に示すように、第９の実施形態のディジタル復調部２は、図１における同期検出回路５をセグメント同期検出回路２８で構成し、クロック再生回路６をクロック周波数検出器６０、増幅器６１、ディジタルフィルタ８２、切り換え回路６４、広帯域の係数８３、狭帯域の係数８４、ＤＡ変換器６９および可変クロック発振器６５で構成したものである。なお、図１４において図１，図４および図１１と同一の構成である部分については、同一の参照番号を付してその説明を省略する。また、図１４におけるＡＧＣ回路７には、上記第１〜第６の実施形態のいずれかの構成が用いられる。
以下、第９の実施形態のディジタル復調部２の各構成を順に説明する。
【０１３９】
増幅器６１が出力する増幅後のディジタルの判定信号は、ディジタルフィルタ８２においてフィルタリングされ、ＤＡ変換器６９でアナログ信号（ＤＣ電圧）に変換された後、可変クロック発振器６５を介してクロック信号９としてＡＤ変換器４にフィードバックされる。
広帯域の係数８３には、ディジタルフィルタ８２を広帯域で機能させるために必要なフィルタ係数が格納されている。また、狭帯域の係数８４には、ディジタルフィルタ８２を狭帯域で機能させるために必要なフィルタ係数が格納されている。
そして、切り換え回路６４は、セグメント同期検出信号３０に従って、セグメント同期検出信号３０が“Ｌ”である（セグメント同期信号２０が検出されていない）場合には、広帯域の係数８３をディジタルフィルタ８２に書き込み、セグメント同期検出信号３０が“Ｈ”である（セグメント同期信号２０が検出された）場合には、狭帯域の係数８４をディジタルフィルタ８２に書き込む。
【０１４０】
よって、ディジタルフィルタ８２は、セグメント同期信号２０が検出されていない場合には、広帯域ループフィルタとして機能し、セグメント同期信号２０が検出された場合には、狭帯域ループフィルタとして機能するため、ＡＤ変換器４へフィードバックされるクロック信号９は、セグメント同期検出信号３０に従って帯域が選択的に切り換えられて出力される。
【０１４１】
以上のように、本発明の第９の実施形態に係るＶＳＢ受信機によれば、ＡＧＣ回路７のループ利得の制御に加え、セグメント同期信号２０を検出するまでは検出時間が短くなるようにループフィルタを広帯域に、セグメント同期信号２０を検出した後は正確なクロック再生を行う（すなわち、ゴースト除去性能を向上させる）ためにループフィルタを狭帯域に切り換え、クロック再生回路６のループ利得を制御する。
これにより、受信信号にゴースト妨害のある場合でも、セグメント同期信号２０の検出時間を短くすると共に、ゴースト妨害に対するゴースト除去性能をも向上させることが可能となり、さらに、ＶＳＢ受信機の再生クロックにジッタが生じなくなるので、受信信号に誤りが発生しなくなる。
【０１４２】
（第１０の実施形態）
図１５は、本発明の第１０の実施形態に係るＶＳＢ受信機におけるディジタル復調部２の構成を示すブロック図である。図１５において、第１０の実施形態のディジタル復調部２は、ＶＳＢ検波器３と、ＡＤ変換器４と、セグメント同期検出回路２８と、クロック周波数検出器６０と、増幅器（利得大）９２と、増幅器（利得小）９３と、切り換え回路６４と、ループフィルタ９４と、可変クロック発振器６５と、ＡＧＣ回路７とを備える。
【０１４３】
図１５に示すように、第１０の実施形態のディジタル復調部２は、図１における同期検出回路５をセグメント同期検出回路２８で構成し、クロック再生回路６をクロック周波数検出器６０、増幅器（利得大）９２、増幅器（利得小）９３、切り換え回路６４、ループフィルタ９４および可変クロック発振器６５で構成したものである。なお、図１５において図１、図４および図１１と同一の構成である部分については、同一の参照番号を付してその説明を省略する。また、図１５におけるＡＧＣ回路７には、上記第１〜第６の実施形態のいずれかの構成が用いられる。
以下、第１０の実施形態のディジタル復調部２の各構成を順に説明する。
【０１４４】
クロック周波数検出器６０が出力する判定信号は、増幅器（利得大）９２および増幅器（利得小）９３にそれぞれ入力される。
増幅器（利得大）９２は、クロック再生回路６におけるループ利得が大きく（クロック再生の追従性が良く）なるように、すなわち、セグメント同期信号２０の検出時間の短縮を正確なクロック再生（換言すれば、ゴースト妨害除去性能）よりも優先させた、増幅利得値が設定されている。一方、増幅器（利得小）９３は、クロック再生回路６におけるループ利得が小さく（クロック再生の追従性が悪く）なるように、すなわち、正確なクロック再生をセグメント同期信号２０の検出時間の短縮よりも優先させた、増幅利得値が設定されている。
このように、クロック周波数検出器６０が出力する判定信号は、増幅器（利得大）９２および増幅器（利得小）９３でそれぞれ増幅された後、切り換え回路６４へ入力される。
【０１４５】
切り換え回路６４は、増幅器（利得大）９２および増幅器（利得小）９３でそれぞれ増幅された信号と、セグメント同期検出回路２８からセグメント同期検出信号３０を入力する。そして、切り換え回路６４は、セグメント同期検出信号３０に従って、セグメント同期検出信号３０が“Ｌ”である（セグメント同期信号２０が検出されていない）場合には、増幅器（利得大）９２で増幅された信号を、セグメント同期検出信号３０が“Ｈ”である（セグメント同期信号２０が検出された）場合には、増幅器（利得小）９３で増幅された信号を選択的に切り換えて出力する。そして、切り換え回路６４から選択的に出力された信号（ＤＣ電圧）は、ループフィルタ９４および可変クロック発振器６５を介した後、クロック信号９としてＡＤ変換器４へフィードバックされる。
【０１４６】
以上のように、本発明の第１０の実施形態に係るＶＳＢ受信機によれば、ＡＧＣ回路７のループ利得の制御に加え、セグメント同期信号２０を検出するまでは検出時間が短くなるように増幅利得を大きい値に、セグメント同期信号２０を検出した後は正確なクロック再生を行う（すなわち、ゴースト除去性能を向上させる）ために増幅利得を小さい値に切り換え、クロック再生回路６のループ利得を制御する。
これにより、受信信号にゴースト妨害のある場合でも、セグメント同期信号２０の検出時間を短くすると共に、ゴースト妨害に対するゴースト除去性能をも向上させることが可能となり、さらに、ＶＳＢ受信機の再生クロックにジッタが生じなくなるので、受信信号に誤りが発生しなくなる。
【０１４７】
（第１１の実施形態）
図１６は、本発明の第１１の実施形態に係るＶＳＢ受信機におけるディジタル復調部２の構成を示すブロック図である。図１６において、第１１の実施形態のディジタル復調部２は、ＶＳＢ検波器３と、ＡＤ変換器４と、セグメント同期検出回路２８と、クロック周波数検出器６０と、ＤＡ変換器６９と、オペアンプ（利得大）９５と、オペアンプ（利得小）９６と、切り換え回路６４と、ループフィルタ９４と、可変クロック発振器６５と、ＡＧＣ回路７とを備える。
【０１４８】
図１６に示すように、第１１の実施形態のディジタル復調部２は、図１における同期検出回路５をセグメント同期検出回路２８で構成し、クロック再生回路６をクロック周波数検出器６０、ＤＡ変換器６９、オペアンプ（利得大）９５、オペアンプ（利得小）９６、切り換え回路６４、ループフィルタ９４および可変クロック発振器６５で構成したものである。なお、図１６において図１、図４および図１１と同一の構成である部分については、同一の参照番号を付してその説明を省略する。また、図１６におけるＡＧＣ回路７には、上記第１〜第６の実施形態のいずれかの構成が用いられる。
以下、第１１の実施形態のディジタル復調部２の各構成を順に説明する。
【０１４９】
ＤＡ変換器６９は、クロック周波数検出器６０が出力するディジタルの判定信号を入力し、アナログの判定信号に変換して出力する。このアナログの判定信号は、オペアンプ（利得大）９５およびオペアンプ（利得小）９６にそれぞれ入力される。
オペアンプ（利得大）９５は、クロック再生回路６におけるループ利得が大きく（クロック再生の追従性が良く）なるように、すなわち、セグメント同期信号２０の検出時間の短縮を正確なクロック再生（換言すれば、ゴースト妨害除去性能）よりも優先させた、増幅利得値が設定されている。一方、オペアンプ（利得小）９６は、クロック再生回路６におけるループ利得が小さく（クロック再生の追従性が悪く）なるように、すなわち、正確なクロック再生をセグメント同期信号２０の検出時間の短縮よりも優先させた、増幅利得値が設定されている。
このように、ＤＡ変換器６９が出力するアナログの判定信号は、オペアンプ（利得大）９５およびオペアンプ（利得小）９６でそれぞれ増幅された後、切り換え回路６４へ入力される。
【０１５０】
切り換え回路６４は、オペアンプ（利得大）９５およびオペアンプ（利得小）９６でそれぞれ増幅された信号と、セグメント同期検出回路２８からセグメント同期検出信号３０を入力する。そして、切り換え回路６４は、セグメント同期検出信号３０に従って、セグメント同期検出信号３０が“Ｌ”である（セグメント同期信号２０が検出されていない）場合には、オペアンプ（利得大）９５で増幅された信号を、セグメント同期検出信号３０が“Ｈ”である（セグメント同期信号２０が検出された）場合には、オペアンプ（利得小）９６で増幅された信号を選択的に切り換えて出力する。そして、切り換え回路６４から選択的に出力された信号は、ループフィルタ９４および可変クロック発振器６５を介した後、クロック信号９としてＡＤ変換器４へフィードバックされる。
【０１５１】
以上のように、本発明の第１１の実施形態に係るＶＳＢ受信機によれば、ＡＧＣ回路７のループ利得の制御に加え、セグメント同期信号２０を検出するまでは検出時間が短くなるように増幅利得を大きい値に、セグメント同期信号２０を検出した後は正確なクロック再生を行う（すなわち、ゴースト除去性能を向上させる）ために増幅利得を小さい値に切り換え、クロック再生回路６のループ利得を制御する。
これにより、受信信号にゴースト妨害のある場合でも、セグメント同期信号２０の検出時間を短くすると共に、ゴースト妨害に対するゴースト除去性能をも向上させることが可能となり、さらに、ＶＳＢ受信機の再生クロックにジッタが生じなくなるので、受信信号に誤りが発生しなくなる。
【０１５２】
（第１２の実施形態）
図１７は、本発明の第１２の実施形態に係るＶＳＢ受信機におけるディジタル復調部２の構成を示すブロック図である。図１７において、第１２の実施形態のディジタル復調部２は、ＶＳＢ検波器３と、ＡＤ変換器４と、セグメント同期検出回路２８と、クロック周波数検出器６０と、乗算器９７と、係数大９８と、係数小９９と、切り換え回路６４と、ＤＡ変換器６９と、ループフィルタ９４と、可変クロック発振器６５と、ＡＧＣ回路７とを備える。
【０１５３】
図１７に示すように、第１２の実施形態のディジタル復調部２は、図１における同期検出回路５をセグメント同期検出回路２８で構成し、クロック再生回路６をクロック周波数検出器６０、乗算器９７、係数大９８、係数小９９、切り換え回路６４、ＤＡ変換器６９、ループフィルタ９４および可変クロック発振器６５で構成したものである。なお、図１７において図１、図４および図１１と同一の構成である部分については、同一の参照番号を付してその説明を省略する。また、図１７におけるＡＧＣ回路７には、上記第１〜第６の実施形態のいずれかの構成が用いられる。
以下、第１２の実施形態のディジタル復調部２の各構成を順に説明する。
【０１５４】
クロック周波数検出器６０が出力するディジタルの判定信号は、乗算器９７において増幅され、ＤＡ変換器６９でアナログのＤＣ電圧に変換された後、ループフィルタ９４および可変クロック発振器６５を介してＡＤ変換器４にフィードバックされる。
係数大９８には、乗算器９７の増幅利得を大きくするために必要な係数が格納されている。また、係数小９９には、乗算器９７の増幅利得を小さくするために必要な係数が格納されている。
そして、切り換え回路６４は、セグメント同期検出信号３０に従って、セグメント同期検出信号３０が“Ｌ”である（セグメント同期信号２０が検出されていない）場合には、係数大９８を乗算器９７に入力し、セグメント同期検出信号３０が“Ｈ”である（セグメント同期信号２０が検出された）場合には、係数小９９を乗算器９７に入力する。
【０１５５】
よって、乗算器９７は、セグメント同期信号２０が検出されていない場合には利得大の増幅器として機能し、セグメント同期信号２０が検出された場合には利得小の増幅器として機能するため、ＡＤ変換器４へフィードバックされるクロック信号９は、セグメント同期検出信号３０に従って増幅値が選択的に切り換えられて出力される。
【０１５６】
以上のように、本発明の第１２の実施形態に係るＶＳＢ受信機によれば、ＡＧＣ回路７のループ利得の制御に加え、セグメント同期信号２０を検出するまでは検出時間が短くなるように増幅利得を大きい値に、セグメント同期信号２０を検出した後は正確なクロック再生を行う（すなわち、ゴースト除去性能を向上させる）ために増幅利得を小さい値に切り換え、クロック再生回路６のループ利得を制御する。
これにより、受信信号にゴースト妨害のある場合でも、セグメント同期信号２０の検出時間を短くすると共に、ゴースト妨害に対するゴースト除去性能をも向上させることが可能となり、さらに、ＶＳＢ受信機の再生クロックにジッタが生じなくなるので、受信信号に誤りが発生しなくなる。
【０１５７】
（第１３の実施形態）
上記第１〜第１２の実施形態においては、セグメント同期検出を行って得たセグメント同期信号２０およびセグメント同期検出信号３０を用いて、ＡＧＣ回路７およびクロック再生回路６のループ利得を切り換えることを行った。
次に、第１３の実施形態においては、フィールド同期検出を行って得たフィールド同期信号２１，２２およびフィールド同期検出信号１０１を用いて、ＡＧＣ回路７およびクロック再生回路６のループ利得を切り換えるＶＳＢ受信機を説明する。
【０１５８】
図１８は、本発明の第１３の実施形態に係るＶＳＢ受信機におけるディジタル復調部２の構成を示すブロック図である。図１８において、第１３の実施形態のディジタル復調部２は、ＶＳＢ検波器３と、ＡＤ変換器４と、セグメント同期検出回路２８と、フィールド同期検出回路１００と、クロック再生回路６と、ＡＧＣ回路７とを備える。
【０１５９】
図１８に示すように、第１３の実施形態のディジタル復調部２は、図１における同期検出回路５をセグメント同期検出回路２８およびフィールド同期検出回路１００で構成したものである。なお、図１８において図１と同一の構成である部分については、同一の参照番号を付してその説明を省略する。また、図１８におけるＡＧＣ回路７には、上記第１〜第６の実施形態のいずれかの構成が用いられ、クロック再生回路６には、上記第７〜第１２の実施形態のいずれかの構成が用いられる。
以下、第１３の実施形態のディジタル復調部２の各構成を順に説明する。
【０１６０】
ＡＤ変換器４が出力するディジタルデータ（図２）は、波形等化器１０およびセグメント同期検出回路２８に入力される。セグメント同期検出回路２８は、入力するディジタルデータに対してセグメント同期検出を行い、検出したセグメント同期信号２０をフィールド同期検出回路１００へ出力する。
なお、セグメント同期検出回路２８が行うセグメント同期検出方法は、上記第１の実施形態で述べたので、ここでの詳細な説明は省略する。
【０１６１】
フィールド同期検出回路１００は、入力するセグメント同期信号２０に基づいてフィールド同期検出を行い、検出したフィールド同期信号２１，２２およびフィールド同期検出信号１０１をクロック再生回路６およびＡＧＣ回路７へそれぞれ出力する。
ここで、フィールド同期検出回路１００が行うフィールド同期検出方法を、図１９をさらに参照して説明する。図１９は、フィールド同期検出回路１００が行うフィールド同期検出の手順を示すフローチャートである。
【０１６２】
図３に示すように、フィールド同期信号２１，２２としてどのようなデータが送られてくるのかが予めわかっているため、セグメント同期検出回路２８において送信データのセグメント同期信号２０を検出することにより、各セグメントの先頭部分がわかる。そこで、フィールド同期検出回路１００は、検出されたセグメント同期信号２０の位置に基づいて、フィールド同期信号２１，２２の検出を以下のようにして行う。
まず、フィールド同期検出回路１００は、フィールド同期検出動作を開始するとフィールド同期検出信号１０１をローレベル“Ｌ”に初期化する（ステップＳ２０１）。次に、フィールド同期検出回路１００は、１フィールド（３１３セグメント）の間、各セグメントの８３２シンボルのデータとフィールド同期信号２１，２２の特定パターンとの誤差の和（誤差量）を、各セグメント毎に算出する（ステップＳ２０２）。そして、フィールド同期検出回路１００は、１フィールド内で最も誤差量の小さいＡ番目のセグメントを、フィールド同期の候補とする（ステップＳ２０３）。次に、フィールド同期検出回路１００は、各フィールド毎に最も誤差量の小さいセグメントを算出し、この算出したセグメントが連続してＡ番目のセグメントとなる回数を判断する（ステップＳ２０４）。ステップＳ２０４の判断において、各フィールド毎に算出したセグメントがＢ回（Ｂは、フィールド同期信号検出確定となるフィールド同期パターン検出回数であり、予め任意に定めてある）連続してＡ番目のセグメントとなった場合、フィールド同期検出回路１００は、Ａ番目のセグメントをフィールド同期信号２１，２２と確定し、ステップＳ２０６に進む。一方、ステップＳ２０４の判断において、各フィールド毎に算出したセグメントがＢ回連続してＡ番目のセグメントとならない場合、フィールド同期検出回路１００は、ステップＳ２０１に戻って再度フィールド同期検出確定の処理を行う。
【０１６３】
さらに、フィールド同期検出回路１００は、フィールド同期信号検出が確定した後も、後続する各フィールドにおいて、確定したフィールド同期信号２１，２２のセグメントから３１３セグメント離れたセグメントの誤差量が最小であるか否かを判断する（ステップＳ２０６）。そして、ステップＳ２０６の判断において、３１３セグメント離れたセグメントの誤差量が最小でなかった場合、フィールド同期検出回路１００は、ステップＳ２０５で初期化したフィールド同期パターン未検出回数Ｃの値を１つ増やす（ステップＳ２０７）。このステップＳ２０６〜Ｓ２０７の手順を繰り返し、Ｃ＝Ｄ（Ｄは、フィールド同期信号未検出確定となるフィールド同期パターン未検出回数であり、予め任意に定めてある）となった場合には、フィールド同期検出回路１００は、フィールド同期検出が未確定に移行したと判断し、ステップＳ２０１に戻って再度フィールド同期検出確定への処理を行う（ステップＳ２０８）。
【０１６４】
上記処理によりフィールド同期検出回路１００において検出されたフィールド同期信号２１，２２は、セグメント同期信号２０の代わりとして、フィールド同期検出信号１０１は、セグメント同期検出信号３０の代わりとして、上記第１〜第１２の実施形態で述べたＡＧＣ回路７およびクロック再生回路６へそれぞれ出力される。
そして、ＡＧＣ回路７およびクロック再生回路６は、上述したようにフィールド同期信号２１，２２に基づいて大小のループ利得を各々構成し、フィールド同期検出信号１０１に従って、大小のループ利得を適切に切り換える。
【０１６５】
以上のように、本発明の第１３の実施形態に係るＶＳＢ受信機によれば、フィールド同期信号２１，２２を検出するまでは検出時間が短くなるように帯域または増幅値を大きい値に、フィールド同期信号２１，２２を検出した後はゴースト除去性能を向上させるために帯域または増幅値を小さい値に切り換え、ＡＧＣ回路７およびクロック再生回路６のループ利得を制御する。
これにより、受信信号にゴースト妨害のある場合でも、セグメント同期信号２０およびフィールド同期信号２１，２２の検出時間を短くすると共に、ゴースト妨害に対するゴースト除去性能をも向上させることが可能となり、さらに、ＶＳＢ受信機の再生クロックにジッタが生じなくなるので、受信信号に誤りが発生しなくなる。
【０１６６】
なお、上記第１３の実施形態では、フィールド同期信号２１，２２およびフィールド同期検出信号１０１を用いてＡＧＣ回路７およびクロック再生回路６の双方のループ利得を制御するように記載したが、ＡＧＣ回路７のみのループ利得を制御するようにしても構わない。
【図面の簡単な説明】
【図１】本発明の一実施形態に係るＶＳＢ受信機の構成を示すブロック図である。
【図２】８値ＶＳＢ変調信号の伝送フォーマットの一例を示す図である。
【図３】図２のセグメント同期信号２０およびフィールド同期信号２１，２２のデータ構成を示す図である。
【図４】本発明の第１の実施形態に係るＶＳＢ受信機におけるディジタル復調部２の構成を示すブロック図である。
【図５】図４のセグメント同期検出回路２８が行うセグメント同期検出の手順を示すフローチャートである。
【図６】本発明の第２の実施形態に係るＶＳＢ受信機におけるディジタル復調部２の構成を示すブロック図である。
【図７】本発明の第３の実施形態に係るＶＳＢ受信機におけるディジタル復調部２の構成を示すブロック図である。
【図８】本発明の第４の実施形態に係るＶＳＢ受信機におけるディジタル復調部２の構成を示すブロック図である。
【図９】本発明の第５の実施形態に係るＶＳＢ受信機におけるディジタル復調部２の構成を示すブロック図である。
【図１０】本発明の第６の実施形態に係るＶＳＢ受信機におけるディジタル復調部２の構成を示すブロック図である。
【図１１】本発明の第７の実施形態に係るＶＳＢ受信機におけるディジタル復調部２の構成を示すブロック図である。
【図１２】図１１のクロック周波数検出器６０が行うクロック周波数の判定方法の概念を説明する図である。
【図１３】本発明の第８の実施形態に係るＶＳＢ受信機におけるディジタル復調部２の構成を示すブロック図である。
【図１４】本発明の第９の実施形態に係るＶＳＢ受信機におけるディジタル復調部２の構成を示すブロック図である。
【図１５】本発明の第１０の実施形態に係るＶＳＢ受信機におけるディジタル復調部２の構成を示すブロック図である。
【図１６】本発明の第１１の実施形態に係るＶＳＢ受信機におけるディジタル復調部２の構成を示すブロック図である。
【図１７】本発明の第１２の実施形態に係るＶＳＢ受信機におけるディジタル復調部２の構成を示すブロック図である。
【図１８】本発明の第１３の実施形態に係るＶＳＢ受信機におけるディジタル復調部２の構成を示すブロック図である。
【図１９】図１８のフィールド同期検出回路１００が行うフィールド同期検出の手順を示すフローチャートである。
【図２０】従来のＶＳＢ受信機の構成の一例を示すブロック図である。
【図２１】図２０の波形等化器２０３の詳細な構成の一例を示すブロック図である。
【図２２】従来のＶＳＢ受信機において生じる問題を説明する図である。
【符号の説明】
１，２０１…チューナ
２，２０２…ディジタル復調部
３…ＶＳＢ検波器
４…ＡＤ変換器
５…同期検出回路
６…クロック再生回路
７…ＡＧＣ回路
８…ＡＧＣ電圧
９…クロック信号
１０，２０３…波形等化器
１１，２０４…誤り訂正回路
１２…トランスポートストリーム
１３，２０５…トランスポートデコーダ
１４…映像データ
１５…音声データ
１６，２０６…ビデオデコーダ
１７，２０７…オーディオデコーダ
１８…映像信号
１９…音声信号
２０…セグメント同期信号
２１，２２…フィールド同期信号
２５…利得検出器
２６，５２，５３，６１，９２，９３…増幅器
２８…セグメント同期検出回路
２９，６９…ＤＡ変換器
３０…セグメント同期検出信号
３２，３３，５４，６２，６３，９４…ループフィルタ
３４，６４…切り換え回路
３５〜３７，７５〜７７…抵抗
３８，３９，７８，７９…コンデンサ
４０，８０…スイッチダイオード
４２，８２…ディジタルフィルタ
４３，４４，５８，５９，８３，８４，９８，９９…係数
５５，５６，９５，９６…オペアンプ
５７，９７…乗算器
６０…クロック周波数検出器
６５…可変クロック発振器
１００…フィールド同期検出回路
１０１…フィールド同期検出信号
【図１】
0004142216.tif 000002
【図２】
0004142216.tif 000003
【図３】
0004142216.tif 000004
【図４】
0004142216.tif 000005
【図５】
0004142216.tif 000006
【図６】
0004142216.tif 000007
【図７】
0004142216.tif 000008
【図８】
0004142216.tif 000009
【図９】
0004142216.tif 000010
【図１０】
0004142216.tif 000011
【図１１】
0004142216.tif 000012
【図１２】
0004142216.tif 000013
【図１３】
0004142216.tif 000014
【図１４】
0004142216.tif 000015
【図１５】
0004142216.tif 000016
【図１６】
0004142216.tif 000017
【図１７】
0004142216.tif 000018
【図１８】
0004142216.tif 000019
【図１９】
0004142216.tif 000020
【図２０】
0004142216.tif 000021
【図２１】
0004142216.tif 000022
【図２２】
0004142216.tif 000023