(57)【特許請求の範囲】
【請求項１】
指定された機能に対する複数の実現手段に対応して、ソフトウェアからの指示により、内部の機能構成を再構成可能なハードウェアによる信号処理部と、
前記信号処理部のインタフェースに対応する単一のパブリックパラメータを前記信号処理部に設定する単一のドライバソフトウェアを含む制御部とを備え、
前記信号処理部が、
前記複数の実現手段に対応する機能処理部と、
前記単一のドライバソフトウェアによって設定された前記パブリックパラメータを、前記機能処理部が必要とするプライベートパラメータに変換するためのパラメータ処理部とを含み、
前記機能処理部が、設定された前記プライベートパラメータを用いて、前記指定された機能を実行する
ことを特徴とするソフトウェア無線機。
【請求項２】
前記指定された機能が、少なくともキャリア信号の生成、信号のフィルタリング、信号の変復調、及び信号のサンプリングレート変換のいずれかを含み、前記パラメータの変換が、少なくともパラメータデータに対するビット分割、ビット挿入、ビットマージ、数値の加減算、及び数値の乗除算のいずれかを含む
ことを特徴とする請求項１に記載のソフトウェア無線機。
【請求項３】
前記信号処理部が、位相の変化幅を示す周波数設定データによって指定された周波数のキャリア信号を生成する複数の周波数シンセサイザを備えた周波数変換器を構成する場合に、
前記パラメータ処理部が、前記制御部から前記パラメータとして設定された所定の形式による周波数設定データをビット分割して、複数の周波数シンセサイザのそれぞれの周波数設定データとして設定する
ことを特徴とする請求項２に記載のソフトウェア無線機。
【請求項４】
前記信号処理部が、位相の変化幅を示す周波数設定データによって指定された周波数のキャリア信号を生成する第１及び第２の周波数シンセサイザを含むダブルコンバージョン方式の周波数変換器を構成する場合に、
前記パラメータ処理部が、前記制御部から前記パラメータとして設定された所定の形式による周波数設定データを２つの周波数設定データにビット分割し、分割された周波数設定データのＭＳＢ側を、送受信信号と第１の中間周波数信号との間の周波数変換を行うための第１のローカル信号を発生する前記第１の周波数シンセサイザに設定し、分割された周波数設定データのＬＳＢ側を、前記第１の中間周波数信号と、前記第１の中間周波数信号より周波数の低い第２の中間周波数信号またはベースバンド信号との間の周波数変換を行うための第２のローカル信号を発生する前記第２の周波数シンセサイザに設定する
ことを特徴とする請求項２に記載のソフトウェア無線機。
【請求項５】
前記信号処理部が、自己のインパルス応答を係数として、入力された信号のフィルタリングを行うディジタルフィルタを構成する場合に、
前記パラメータ処理部が、前記制御部から前記パラメータとして設定された実係数のローパスフィルタまたは複素係数のバンドパスフィルタの係数に、前記制御部から前記パラメータとして設定された周波数設定データに対応するキャリア信号を乗算して、目的の周波数に対応したフィルタ係数を生成する
ことを特徴とする請求項２に記載のソフトウェア無線機。
【請求項６】
前記信号処理部が、自己のインパルス応答を係数として、入力された信号のフィルタリングを行うディジタルフィルタを構成する場合に、
前記パラメータ処理部が、前記信号処理部の再構成データに予め含まれた実係数のローパスフィルタまたは複素係数のバンドパスフィルタの係数に、前記制御部から前記パラメータとして設定された周波数設定データに対応するキャリア信号を乗算して、目的の周波数に対応したフィルタ係数を生成する
ことを特徴とする請求項２に記載のソフトウェア無線機。
【請求項７】
前記信号処理部が、離散時間数列で表された信号のサンプリングレートを変換する複数のサンプリングレート変換器を構成する場合に、
前記パラメータ処理部が、前記制御部から前記パラメータとして設定された所定の形式によるサンプリングレート変換データを分割して、複数のサンプリングレート変換器のそれぞれにサンプリングレート変換データとして設定する
ことを特徴とする請求項２に記載のソフトウェア無線機。
【請求項８】
前記信号処理部が、離散時間数列で表された信号のサンプリングレートを２段階に分けて変換するための第１、第２のサンプリングレート変換器を構成する場合に、
前記パラメータ処理部が、前記制御部から前記パラメータとして設定された所定の形式によるサンプリングレート変換データを、前記第１のサンプリングレート変換器に設定した第１サンプリングレート変換データで除算し、前記第２のサンプリングレート変換器に第２サンプリングレート変換データとして設定する
ことを特徴とする請求項２に記載のソフトウェア無線機。
【請求項９】
指定された機能に対する複数の実現手段に対応して、ソフトウェアからの指示により、内部の機能構成を再構成可能なハードウェアによる信号処理部を備えたソフトウェア無線機の信号処理方法であって、
単一のドライバソフトウェアが、前記信号処理部のインタフェースに対応する単一のパブリックパラメータを前記信号処理部に設定する段階と、
パラメータ処理部が、前記単一のドライバソフトウェアによって設定された前記パブリックパラメータを、前記複数の実現手段に対応する機能処理部が必要とするプライベートパラメータに変換する段階と、
前記機能処理部が、設定された前記プライベートパラメータを用いて、前記指定された機能を実行する段階と
を含むことを特徴とするソフトウェア無線機の信号処理方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、指定された機能に対する複数の実現手段に対応して、ソフトウェアからの指示により、内部の機能構成を再構成可能な（リ・コンフィギャラブル）ソフトウェア無線機及びソフトウェア無線機の信号処理方法に関する。
【０００２】
【従来の技術】
近年、アプリケーションソフトウェア、ＯＳ、ドライバソフトウェア等のソフトウェアによる処理と、ソフトウェアによる処理には適さない高速性や低消費電力性が要求される信号処理機能を実現する構成とが混在するシステムにおいて、製品としての多目的化や、仕様変更などによる製品寿命の延長を目的として、システム内に予め複数用意されたＣＰＵ（Central Processing Unit）で実行するソフトウェアの差し替え、あるいはＦＰＧＡ（Field-Programmable Gate Array ）等のリ・コンフィギャラブルデバイスのハードウェア再構成や、ＤＳＰ（Digital Signal Processor）等のリ・コンフィギャラブルデバイスのソフトウェア再構成を行うことにより、システムに柔軟性を与えることが行われている。
【０００３】
このようなシステムあるいは思想を用いた無線機を、ソフトウェア無線機と称し、目的とする通信方式によって、ＣＰＵのソフトウェアの差し替え、あるいはＦＰＧＡやＤＳＰ等のリ・コンフィギャラブルデバイスの再構成を行うことにより、１つのハードウェアを備えた装置で、複数の通信方式や信号処理機能に対応する無線機を実現することを可能としている。
【０００４】
また、このような再構成可能なソフトウェア無線機では、信号処理機能側の再構成によるソフトウェア側への影響を最小限にするために、ソフトウェア側において、ドライバソフトウェアを用いて信号処理機能側の変更を吸収し、アプリケーションソフトウェアやＯＳと信号処理機能側との情報のやり取りを可能にする。図１０は、一例として従来例におけるＦＰＧＡによるハードウェア信号処理部構成と、ＣＰＵによるソフトウェア構成の対応例を示した図であって、例えば、通信方式に対応したアプリケーションソフトウェア１、２、・・・Ｎに対して、複数のハードウェアの実現方法を示す、それぞれ信号処理構成Ａ、Ｂ、Ｃと、信号処理構成Ｄ、Ｅ、Ｆと、信号処理構成Ｏ、Ｐ、Ｑというハードウェアによる信号処理部の構成が用意される。また、これに対して、ＯＳやアプリケーションソフトウェアとハードウェアとの間の情報のやり取りを可能にするために、それぞれの信号処理構成に対応して、ドライバソフトウェアＡ、Ｂ、Ｃと、ドライバソフトウェアＤ、Ｅ、Ｆと、ドライバソフトウェアＯ、Ｐ、Ｑとが用意されている。
【０００５】
【発明が解決しようとする課題】
しかし、ソフトウェア無線機においては、通信方式毎にアプリケーションソフトウェアを変更する必要も生じるため、アプリケーションソフトウェアとドライバソフトウェアを含めたソフトウェアの組み合わせの数が、図１０に示した例のように非常に多くなり、ソフトウェアの開発工数の増加や、ソフトウェア自身にバグが含まれる可能性の増大を招くという問題があった。
【０００６】
本発明は、上記問題点に鑑みてなされたもので、信号処理機能側の再構成によるソフトウェア側への影響を最小限に抑えると共に、アプリケーションソフトウェアとドライバソフトウェアを含めたソフトウェアの組み合わせの数も最小限で実現するソフトウェア無線機及びソフトウェア無線機の信号処理方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記課題を解決するために、請求項１の発明に係わるソフトウェア無線機は、指定された機能に対する複数の実現手段に対応して、ソフトウェアからの指示により、内部の機能構成を再構成可能な信号処理部（例えば実施の形態の信号処理部４）と、前記複数の実現手段のいずれかに対応したパラメータを前記信号処理部に設定する制御部（例えば実施の形態の制御部６）とを備えたソフトウェア無線機において、前記信号処理部は、前記制御部から設定されるパラメータが、前記信号処理部の機能構成に対応していない場合に、前記パラメータを前記信号処理部の機能構成に対応したパラメータに変換してから利用することを特徴とする。
以上の構成を備えたソフトウェア無線機は、制御部側では設定するパラメータの形式には関知することなく、制御部側の都合に合わせたパラメータを信号処理部に設定することができるようになる。
【０００８】
請求項２の発明に係わるソフトウェア無線機は、請求項１に記載のソフトウェア無線機において、前記指定された機能が、少なくともキャリア信号の生成、信号のフィルタリング、信号の変復調、及び信号のサンプリングレート変換のいずれかを含み、前記パラメータの変換が、少なくともパラメータデータに対するビット分割、ビット挿入、ビットマージ、数値の加減算、及び数値の乗除算のいずれかを含むことを特徴とする。
以上の構成を備えたソフトウェア無線機は、信号処理部における機能とパラメータの変換内容を限定することで、信号処理部に負荷をかけずにパラメータの変換を実行できるソフトウェア無線機を実現することができる。
【０００９】
請求項３の発明に係わるソフトウェア無線機は、請求項２に記載のソフトウェア無線機において、前記信号処理部が、位相の変化幅を示す周波数設定データによって指定された周波数のキャリア信号を生成する複数の周波数シンセサイザ（例えば実施の形態の直交キャリア発振器２１及び直交キャリア発振器６１）を備えた周波数変換器を構成する場合に、前記制御部から前記パラメータとして設定された所定の形式による周波数設定データをビット分割して、複数の周波数シンセサイザのそれぞれの周波数設定データとして設定することを特徴とする。
以上の構成を備えたソフトウェア無線機は、周波数変換された信号の最終的な周波数が合っていれば、周波数シンセサイザをどのようにも分割して構成することができる周波数変換器を実現することができる。
【００１０】
請求項４の発明に係わるソフトウェア無線機は、請求項２に記載のソフトウェア無線機において、前記信号処理部が、位相の変化幅を示す周波数設定データによって指定された周波数のキャリア信号を生成する第１及び第２の周波数シンセサイザ（例えば実施の形態の直交キャリア発振器２１及び直交キャリア発振器６１）を含むダブルコンバージョン方式の周波数変換器を構成する場合に、前記制御部から前記パラメータとして設定された所定の形式による周波数設定データを２つの周波数設定データにビット分割し、分割された周波数設定データのＭＳＢ側を、送受信信号と第１の中間周波数信号との間の周波数変換を行うための第１のローカル信号を発生する前記第１の周波数シンセサイザ（例えば実施の形態の直交キャリア発振器２１）に設定し、分割された周波数設定データのＬＳＢ側を、前記第１の中間周波数信号と、前記第１の中間周波数信号より周波数の低い第２の中間周波数信号またはベースバンド信号との間の周波数変換を行うための第２のローカル信号を発生する前記第２の周波数シンセサイザ（例えば実施の形態の直交キャリア発振器６１）に設定することを特徴とする。
以上の構成を備えたソフトウェア無線機は、スプリアスが少なく周波数ステップが粗い第１の周波数シンセサイザと、スプリアスが多く周波数ステップが細かい第２の周波数シンセサイザの周波数を自由に設定して周波数変換器を動作させることができる。
【００１１】
請求項５の発明に係わるソフトウェア無線機は、請求項２に記載のソフトウェア無線機において、前記信号処理部が、自己のインパルス応答を係数として、入力された信号のフィルタリングを行うディジタルフィルタ（例えば実施の形態のディジタルフィルタ９１、９２、９３、９４及びディジタルフィルタ１１１、１１２）を構成する場合に、前記制御部から前記パラメータとして設定された実係数のローパスフィルタまたは複素係数のバンドパスフィルタの係数に、前記制御部から前記パラメータとして設定された周波数設定データに対応するキャリア信号を乗算して、目的の周波数に対応したフィルタ係数を生成することを特徴とする。
以上の構成を備えたソフトウェア無線機は、ディジタルフィルタの周波数特性を、制御部がパラメータとして設定する係数によって自由に設定することができると共に、制御部がパラメータとして設定する周波数設定データによって、フィルタの中心周波数も自由に設定することができる。
【００１２】
請求項６の発明に係わるソフトウェア無線機は、請求項２に記載のソフトウェア無線機において、前記信号処理部が、自己のインパルス応答を係数として、入力された信号のフィルタリングを行うディジタルフィルタ（例えば実施の形態のディジタルフィルタ９１、９２、９３、９４及びディジタルフィルタ１１１、１１２）を構成する場合に、前記信号処理部の再構成データに予め含まれた実係数のローパスフィルタまたは複素係数のバンドパスフィルタの係数に、前記制御部から前記パラメータとして設定された周波数設定データに対応するキャリア信号を乗算して、目的の周波数に対応したフィルタ係数を生成することを特徴とする。  以上の構成を備えたソフトウェア無線機は、ディジタルフィルタの中心周波数を、制御部がパラメータとして設定する周波数設定データによって自由に設定することができる。
【００１３】
請求項７の発明に係わるソフトウェア無線機は、請求項２に記載のソフトウェア無線機において、前記信号処理部が、離散時間数列で表された信号のサンプリングレートを変換する複数のサンプリングレート変換器（例えば実施の形態のダウンサンプラ１０１、１０２及びダウンサンプラ１１３、１１４）を構成する場合に、前記制御部から前記パラメータとして設定された所定の形式によるサンプリングレート変換データを分割して、複数のサンプリングレート変換器のそれぞれにサンプリングレート変換データとして設定することを特徴とする。
以上の構成を備えたソフトウェア無線機は、サンプリングレート変換された信号の最終的なサンプリングレートが合っていれば、サンプリングレート変換器をどのようにも分割して構成することができる。
【００１４】
請求項８の発明に係わるソフトウェア無線機は、請求項２に記載のソフトウェア無線機において、前記信号処理部が、離散時間数列で表された信号のサンプリングレートを２段階に分けて変換するための第１、第２のサンプリングレート変換器（例えば実施の形態のダウンサンプラ１０１、１０２及びダウンサンプラ１１３、１１４）を構成する場合に、前記制御部から前記パラメータとして設定された所定の形式によるサンプリングレート変換データを、前記第１のサンプリングレート変換器（例えば実施の形態のダウンサンプラ１０１、１０２）に設定した第１サンプリングレート変換データで除算し、前記第２のサンプリングレート変換器（例えば実施の形態のダウンサンプラ１１３、１１４）に第２サンプリングレート変換データとして設定することを特徴とする。
以上の構成を備えたソフトウェア無線機は、第１のサンプリングレート変換器の出力を、第２のサンプリングレート変換器によってサンプリングレート変換することで、制御部からパラメータとして設定されたサンプリングレート変換データで指定されたサンプリングレート変換後の信号を得ることができる。
【００１５】
請求項９の発明に係わるソフトウェア無線機の信号処理方法は、指定された機能に対する複数の実現手段に対応して、ソフトウェアからの指示により内部の機能構成を再構成可能なソフトウェア無線機の信号処理方法であって、予め記憶された信号処理用のパラメータが、前記内部の機能構成に対応していない場合に、前記パラメータを前記内部の機能構成に対応したパラメータに変換してから利用することを特徴とする。
【００１６】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。
図１は、本発明の一実施の形態によるソフトウェア無線機の構成を示すブロック図である。
図１において、アンテナ１から受信される受信信号は、受信信号の周波数を中間周波数信号に変換したり、受信信号のレベルの増幅や希望の周波数帯域幅にフィルタリングを行うＲＦ／ＩＦアナログ部２を介して、ＡＤＣ３へ入力される。ＡＤＣ３は、中間周波数信号に変換された受信信号をサンプリングしてディジタル信号化（離散時間数列で表された信号化）するＡ／Ｄ変換器であって、ＡＤＣ３の出力は、内部の機能構成を再構成可能なＦＰＧＡやＤＳＰ等のデバイスで実現された信号処理部４へ入力される。信号処理部４では、内部の機能構成が再構成可能なＦＰＧＡやＤＳＰによって、例えば直交検波や周波数変換、フィルタリング、及び信号復調等の指定された機能処理が行われる。
【００１７】
一方、アンテナ１から送信される送信信号は、信号処理部４の再構成可能なＦＰＧＡやＤＳＰによって、例えば信号変調や周波数変換、フィルタリング、及び直交復調等の指定された機能処理が行われ、信号処理部４の出力信号は、サンプリング信号（離散時間数列で表された信号）をアナログ信号化するＤ／Ａ変換器であるＤＡＣ５においてアナログ信号化され、ＲＦ／ＩＦアナログ部２へ入力される。ＲＦ／ＩＦアナログ部２では、入力された送信信号を、アンテナ１から出力する際の送信周波数へ周波数変換したり、送信信号のレベルを増幅すると共に送信周波数帯域幅にフィルタリングして、アンテナ１から送出する。また、ＲＦ／ＩＦアナログ部２や信号処理部４には、信号の周波数変換やフィルタリング等、ＲＦ／ＩＦアナログ部２や信号処理部４で実行される機能に対して指定される動作パラメータや制御信号が、制御部６から供給されている。
【００１８】
制御部６は、ＣＰＵやＣＰＵで実行するソフトウェアを記憶したＲＯＭ（Read Only Memory）等を含んでおり、制御部６では、予めプログラミングされて記憶されたアプリケーションソフトウェアを差し替えてＣＰＵで実行することにより、複数の通信方式に対応する。
また、本実施の形態のソフトウェア無線機では、制御部６と信号処理部４とによる機能実現にオブジェクト指向の考え方を適用し、ソフトウェアと信号処理機能を構成する。すなわち、ソフトウェア無線機に要求される機能をオブジェクトとして考えた時に、この機能を実現するために信号処理部４に構成される複数の実現手段をメソッドとして定義し、このメソッドについて外から見えるパブリックなメソッドと、内部で実際に処理を行う外からは見えないプライベートなメソッドを用意する。そして、制御部６からパブリックなメソッドに対して設定されるパラメータを、信号処理部４においてプライベートなメソッドに対するパラメータに変換し、実際にプライベートなメソッドを用いて指定された機能処理を実行する。
【００１９】
図２は、一例として本実施の形態のソフトウェア無線機における信号処理部４のＦＰＧＡによるハードウェア信号処理部構成と、制御部６のＣＰＵによるソフトウェア構成の対応例を示した図であって、例えば、通信方式に対応したアプリケーションソフトウェア１、２、・・・Ｎに対して複数のハードウェアの実現方法を示す、それぞれ信号処理構成Ａ、Ｂ、Ｃと、信号処理構成Ｄ、Ｅ、Ｆと、信号処理構成Ｏ、Ｐ、Ｑというハードウェアによる信号処理部の構成をプライベートなメソッドとすると、制御部６では、個々のアプリケーションソフトウェアに対応した信号処理部４におけるハードウェアの構成（例えば信号処理構成Ａ、Ｂ、Ｃ全て）を１つのパブリックなメソッドとしてとらえ、これに対してパラメータを設定するためのドライバソフトウェアＸと、ドライバソフトウェアＹと、ドライバソフトウェアＺとを用意する。
【００２０】
次に、本実施の形態のソフトウェア無線機における指定された機能を実現するための動作について、図面を参照しつつ、具体的な信号処理部４における構成と制御部６によるパラメータの指定方法を用いて説明する。
図３は、本実施の形態によるソフトウェア無線機の信号処理部４における一構成例を示すブロック図であって、信号処理部４では、受信信号の直交検波とサンプリングレート変換、フィルタリング、及び信号の復調（検波）が行われる。
図３において、この構成例では、離散時間数列で表された入力信号を、該信号に直交キャリア発振器２１の発生するローカル信号の実数軸信号”ｃｏｓ”と、実数軸信号より９０度位相の進んだ虚数軸信号”−ｓｉｎ”とをそれぞれ乗算する乗算器２２と乗算器２３とを備えたディジタル直交検波器１１において、複素信号に変換すると共に、ディジタル直交検波器１１の複素信号出力を、信号のサンプリングレートを１／Ｎに変換（ダウンサンプル）する１／Ｎデシメータ１２へ入力し、サンプリングレートの変換を行う。また、１／Ｎデシメータ１２の出力は、フィルタ１３によって希望の信号にフィルタリングされた後、検波器１４において信号の復調が行われる。
【００２１】
ここで、ディジタル直交検波器１１の直交キャリア発振器２１には、制御部６から設定された位相の変化幅を示す周波数設定データＦが入力されており、また、１／Ｎデシメータ１２には、同様に制御部６から設定されたサンプリングレート変換データＮが入力されている。なお、周波数設定データＦもサンプリングレート変換データＮも２のべき乗で表される数字とする。
【００２２】
また、図４は、信号処理部４の一構成例に用いられるＣＩＣフィルタによる１／Ｎデシメータ１２の構成を示すブロック図である。１／Ｎデシメータ１２は、ディジタル直交検波器１１の複素信号出力の実数軸信号のサンプリングレートを１／Ｎに変換するＣＩＣフィルタ１２ａと、ディジタル直交検波器１１の複素信号出力の虚数軸信号のサンプリングレートを１／Ｎに変換するＣＩＣフィルタ１２ｂとから構成されており、ＣＩＣフィルタ１２ａ、１２ｂは、それぞれＭセクションのローパスフィルタを形成する加算器３１と遅延器３２、及びＭセクションのくし形フィルタを形成する減算器３３と遅延器３４、更にローパスフィルタとくし形フィルタの間に設けられた１／Ｎ倍のダウンサンプラ３５とから構成されている。ここで、制御部６から設定されたサンプリングレート変換データＮは、ＣＩＣフィルタ１２ａ、１２ｂのそれぞれのダウンサンプラ３５へ設定される。
【００２３】
また、図５は、信号処理部の一構成例に用いられるフィルタ１３の構成を示すブロック図である。フィルタ１３は、入力端子（Ｏ．Ｉ）に入力された１／Ｎデシメータ１２の複素信号出力の実数軸信号と、同様に入力端子（Ｏ．Ｑ）に入力された１／Ｎデシメータ１２の複素信号出力の虚数軸信号とに、制御部６からパラメータとして設定されたフィルタ係数によって実現される特性により、それぞれ高帯域信号をカットするフィルタリングを行い、出力端子（Ｐ．Ｉ）と（Ｐ．Ｑ）へ出力するローパスフィルタ４１、４２を備えている。なお、制御部６からパラメータとして設定されるフィルタ係数は、予め信号処理部４におけるフィルタ１３の構成データとして記憶されていても良い。
【００２４】
次に、図３から図５に示した本実施の形態によるソフトウェア無線機の信号処理部４における一構成例で実現する機能を、別の実現手段により再構成した構成例について説明する。
図６は、本実施の形態によるソフトウェア無線機の信号処理部４における再構成後の別の構成例を示すブロック図であって、信号処理部４では、図３から図５に示した構成例と同様に、受信信号の直交検波とサンプリングレート変換、フィルタリング、及び信号の復調（検波）が行われる。但し、この構成例では、信号処理部４の再構成後のソフトウェア無線機の一例として、２個の周波数シンセサイザを利用して、受信信号の周波数を２段階に分けて低い周波数へ変換すると共に、信号の周波数が低くなるのに合わせて２段階に信号のサンプリングレートを変換するダブルコンバージョン方式の受信機について説明する。
【００２５】
図６において、この構成例では、離散時間数列で表された入力信号を、該信号に直交キャリア発振器２１の発生する第１の周波数のローカル信号の実数軸信号”ｃｏｓ”と、実数軸信号より９０度位相の進んだ虚数軸信号”−ｓｉｎ”とをそれぞれ乗算する乗算器２２と乗算器２３とを備えたディジタル直交検波器１１において、Ｌｏｗ  ＩＦ複素信号に変換すると共に、ディジタル直交検波器１１の複素信号出力を、第１段階として信号のサンプリングレートを１／Ｎ１に変換（ダウンサンプル）するデシメータＡ５１へ入力し、サンプリングレートの変換を行う。
【００２６】
また、デシメータＡ５１のＬｏｗ  ＩＦ複素信号出力は、デシメータＡ５１の複素信号出力の実数軸信号（Ｓ．Ｉ）と虚数軸信号（Ｓ．Ｑ）とに、直交キャリア発振器６１の発生する第２の周波数のローカル信号の実数軸信号”ｃｏｓ”と、実数軸信号より９０度位相の進んだ虚数軸信号”−ｓｉｎ”とをそれぞれ乗算する乗算器６２及び乗算器６３と、更に乗算器６２の出力から乗算器６３の出力を減算して実数軸信号出力とする減算器６４を備えると共に、デシメータＡ５１の複素信号出力の実数軸信号（Ｓ．Ｉ）と虚数軸信号（Ｓ．Ｑ）とに、直交キャリア発振器６１の発生する第２の周波数のローカル信号の虚数軸信号”−ｓｉｎ”と、実数軸信号”ｃｏｓ”とをそれぞれ乗算する乗算器６５及び乗算器６６と、更に乗算器６５の出力に乗算器６６の出力を加算して虚数軸信号出力とする加算器６７を備えた複素ミキサ５２により、ベースバンド信号に変換される。
【００２７】
そして、次に、ベースバンド信号に変換された受信信号を、周波数が低くなったところで第２段階として再度信号のサンプリングレートを１／Ｎ２に変換（ダウンサンプル）するデシメータＢ５３へ入力し、サンプリングレートの変換を行い、更に検波器１４において信号の復調を行う。
ここで、ディジタル直交検波器１１の直交キャリア発振器２１には、制御部６から設定された位相の変化幅を示す周波数設定データＦから分割された周波数設定データＦ１が入力されており、同様に、複素ミキサ５２の直交キャリア発振器６１には、制御部６から設定された位相の変化幅を示す周波数設定データＦから分割された周波数設定データＦ２が入力されている。
また、デシメータＡ５１には制御部６から設定されたサンプリングレート変換データＮを分割したサンプリングレート変換データＮ１が入力されており、同様に、デシメータＢ５３には制御部６から設定されたサンプリングレート変換データＮを分割したサンプリングレート変換データＮ２が入力されている。
【００２８】
また、図７は、信号処理部４の別の構成例に用いられる周波数シンセサイザによる直交キャリア発振器２１及び直交キャリア発振器６１の構成を示すブロック図である。
図７において、制御部６から、位相の変化幅ΔΦで表された周波数設定データＦが”ｊ０”ｂｉｔで入力されると、周波数設定データΔΦはＭＳＢ側から”ｊ１”ｂｉｔの周波数設定データＦ１と、ＬＳＢ側の”ｊ２”ｂｉｔの周波数設定データＦ２に分割される。分割されたＭＳＢ側の”ｊ１”ｂｉｔは、位相演算部を形成する加算器７１と位相レジスタ７２により、累積加算されて位相データＡｆとなる。
【００２９】
”ｊ１”ｂｉｔの位相データＡｆは、ｊ１＝ｋ１の”ｋ１”ｂｉｔのアドレス信号線を持ち、位相データを振幅データに変換するテーブルが記録された”ｃｏｒｓｅ  ｃｏｓ用”ＲＯＭ−Ａ７３と、同様に”ｋ１”ｂｉｔのアドレス信号線を持ち、位相データを振幅データに変換するテーブルが記録された”ｃｏｒｓｅｓｉｎ用”ＲＯＭ−Ｂ７４に、アドレス信号として入力され、ＲＯＭ−Ａ７３とＲＯＭ−Ｂ７４の出力には、”ｍ”ｂｉｔ幅の振幅データｃｏｓ（Ｆ１）とｓｉｎ（Ｆ１）とが順次出力される。ここで、ＲＯＭ−Ａ７３とＲＯＭ−Ｂ７４は、それぞれ周波数設定データＦのＭＳＢ側”ｊ１”ｂｉｔに対応した周波数の余弦波と正弦波を量子化して記録したＲＯＭであり、加算器７１と位相レジスタ７２、更にＲＯＭ−Ａ７３とＲＯＭ−Ｂ７４により、ディジタル直交検波器１１の直交キャリア発振器２１を形成する。
【００３０】
一方、”ｊ０”ｂｉｔの位相データのｊ１から見てＬＳＢ側に位置する残りの”ｊ２”ｂｉｔは、サンプリングレート変換データＮ１に対応した”ｊ０”ｂｉｔの係数Ｎ１が乗算器８１により乗算された”ｊ０”ｂｉｔの周波数設定データＦ２’に変換された後、位相演算部を形成する加算器７６と位相レジスタ７７により、累積加算されて位相データＢｆ’となる。
【００３１】
”ｊ０”ｂｉｔの位相データＢｆ’は、ｊ０＞ｋ２の”ｋ２”ｂｉｔのアドレス信号線を持ち、位相データを振幅データに変換するテーブルが記録された”ｆｉｎｅ  ｃｏｓ用”ＲＯＭ−Ｃ７８と、同様に”ｋ２”ｂｉｔのアドレス信号線を持ち、位相データを振幅データに変換するテーブルが記録された”ｆｉｎｅ  ｓｉｎ用”ＲＯＭ−Ｄ７９に、アドレス信号として入力され、ＲＯＭ−Ｃ７８とＲＯＭ−Ｄ７９の出力には、”ｍ”ｂｉｔ幅の振幅データｃｏｓ（Ｆ２）とｓｉｎ（Ｆ２）とが順次出力される。ここで、ＲＯＭ−Ｃ７８とＲＯＭ−Ｄ７９は、それぞれ周波数設定データＦの残りの”ｊ２”ｂｉｔに対応した周波数の余弦波と正弦波を量子化して記録したＲＯＭであり、加算器７６と位相レジスタ７７、更にＲＯＭ−Ｃ７８とＲＯＭ−Ｄ７９により、複素ミキサ５２の直交キャリア発振器６１を形成する。
【００３２】
なお、例えば同一のビット長の２つの周波数シンセサイザを、サンプリング周波数１とサンプリング周波数Ｎ１で動作させた場合、出力される周波数も１対Ｎ１になるため、直交キャリア発振器６１のサンプリング周波数を、直交キャリア発振器２１のサンプリング周波数の１／Ｎ１に落として演算量を削減するために、周波数設定データＦ２はＮ１倍されて周波数設定データＦ２’に補正した後、これを累積加算して位相データＢｆ’とする。
また、以上の構成により、本構成例の信号処理部４では、制御部６から設定された周波数設定データＦにより生成される周波数ｆのローカル信号を、周波数設定データＦ１により生成される周波数ｆ１のローカル信号と、周波数設定データＦ２により生成される周波数ｆ２のローカル信号とに分割して生成し、それぞれディジタル直交検波器１１の乗算器２２、２３及び複素ミキサ５２の乗算器６２、６３、６５、６６へ供給することで、２段階の周波数変換を可能にする。
【００３３】
また、図８は、信号処理部の別の構成例に用いられるデシメータＡ５１の構成を示すブロック図である。デシメータＡ５１は、入力端子（Ｒ．Ｉ）に入力されたディジタル直交検波器１１の複素信号出力の実数軸信号と、同様に入力端子（Ｒ．Ｑ）に入力されたディジタル直交検波器１１の複素信号出力の虚数軸信号とに、低帯域信号と高帯域信号とをカットするフィルタリングを行う複素バンドパスフィルタを備えている。ここで、複素バンドパスフィルタは、ディジタル直交検波器１１の複素信号出力の実数軸信号に対して、複素フィルタの実数軸係数を畳み込むディジタルフィルタ９１と、同様に実数軸信号に対して、複素フィルタの虚数軸係数を畳み込むディジタルフィルタ９２、及びディジタル直交検波器１１の複素信号出力の虚数軸信号に対して、複素フィルタの実数軸係数を畳み込むディジタルフィルタ９３と、同様に虚数軸信号に対して、複素フィルタの虚数軸係数を畳み込むディジタルフィルタ９４を含み、更に、ディジタルフィルタ９１の出力からディジタルフィルタ９３の出力を減算する減算器９５とディジタルフィルタ９２の出力にディジタルフィルタ９４の出力を加算する加算器９６とから構成されている。
【００３４】
また、ディジタルフィルタ９１、９３にそれぞれ設定される複素バンドパスフィルタの実数軸係数、及びディジタルフィルタ９２、９４にそれぞれ設定される複素バンドパスフィルタの虚数軸係数は、直交キャリア発振器９８によって生成された直交キャリアの実数軸信号ｃｏｓと虚数軸信号−ｓｉｎとを、制御部６からパラメータとして設定された基準ローパスフィルタのフィルタ係数１に、それぞれ乗算器９９と乗算器１００とによって乗算して生成された複素係数とする。なお、直交キャリア発振器９８によって生成される直交キャリアの周波数は、ディジタル直交検波器１１の入力信号の周波数ＦDIF1から、周波数設定データＦ１を設定された直交キャリア発振器２１で生成されるローカル信号周波数を、減算器９７によって減算した周波数を基に決定される。また、制御部６からパラメータとして設定されるフィルタ係数１は、基準ローパスフィルタではなく、基準バンドパスフィルタ（複素フィルタ）であっても良い。この場合、パラメータとして設定されたフィルタ係数１と直交キャリア発振器９８の出力との合成は、複素数同士の乗算となる。更に、制御部６からパラメータとして設定されるフィルタ係数１は、予め信号処理部４におけるデシメータＡ５１の構成データとして記憶されていても良い。
【００３５】
一方、デシメータＡ５１は、更に、ディジタルフィルタ９１、９２、９３、９４及び減算器９５と加算器９６により構成される複素バンドパスフィルタによって、不要なエイリアシングが除去された複素数信号のサンプリングレートを、制御部６からパラメータとして設定されたサンプリングレートＮを分割したサンプリングレート変換データＮ１によって１／Ｎ１に変換（ダウンサンプル）して、出力端子（Ｓ．Ｉ）と（Ｓ．Ｑ）に出力する実数軸信号用のダウンサンプラ１０１と虚数軸信号用のダウンサンプラ１０２とを備えている。
【００３６】
また、図９は、信号処理部４の別の構成例に用いられるデシメータＢ５３の構成を示すブロック図である。デシメータＢ５３は、入力端子（Ｔ．Ｉ）に入力された複素ミキサ５２の複素信号出力の実数軸信号と、同様に入力端子（Ｔ．Ｑ）に入力された複素ミキサ５２の複素信号出力の虚数軸信号とに、制御部６からパラメータとして設定されたフィルタ係数２によって実現される特性により、それぞれ高帯域信号をカットするフィルタリングを行うローパスフィルタ１１１、１１２を備えている。更に、ローパスフィルタ１１１、１１２によって高帯域の信号がカットされ、不要なエイリアシングが除去された複素数信号のサンプリングレートを、制御部６からパラメータとして設定されたサンプリングレート変換データＮを分割したサンプリングレート変換データＮ２によって１／Ｎ２に変換（ダウンサンプル）して、出力端子（Ｕ．Ｉ）と（Ｕ．Ｑ）に出力する実数軸信号用のダウンサンプラ１１３と虚数軸信号用のダウンサンプラ１１４とを備えている。
なお、サンプリングレート変換データＮ２は、制御部６からパラメータとして設定されたサンプリングレート変換データＮをデシメータＡ５１のダウンサンプラ１０１、１０２に設定したサンプリングレート変換データＮ１で除算した値とする。また、制御部６からパラメータとして設定されるフィルタ係数２は、予め信号処理部４において、デシメータＢ５３のプライベートなデータとして記憶されていても良い。
【００３７】
なお、上述の実施の形態では、信号処理部４における指定された機能を実現する構成例として、受信機を例として説明したが、送信機を構成する場合も、信号処理部４では、制御部６から設定されるパラメータを、信号処理部４に構成された送信機の機能を実現するための信号処理機能構成に合わせたパラメータに変換して利用するものとする。
また、上述の実施の形態では、信号処理部４は、ＦＰＧＡやＤＳＰ等のリ・コンフィギャラブルデバイスで構成されると説明したが、ＦＰＧＡ等のハードウェア再構成を行うリ・コンフィギャラブルデバイス、あるいはＤＳＰ等のソフトウェア再構成を行うリ・コンフィギャラブルデバイスのどちらか一方のリ・コンフィギャラブルデバイスのみで構成されても良い。
【００３８】
以上説明したように、本実施の形態のソフトウェア無線機は、指定された機能に対する複数の実現手段に対応して、ソフトウェアからの指示により、内部の機能構成を再構成可能な信号処理部４と、複数の実現手段のいずれかに対応したパラメータを信号処理部４に設定する制御部６とを備えたソフトウェア無線機であって、制御部６のソフトウェアによる処理には適さない高速性や低消費電力性が要求される信号処理機能を実現する構成を信号処理部４に構成する際に、オブジェクト指向の考え方を適用してソフトウェアと信号処理機能を構成する。
【００３９】
従って、ソフトウェア無線機に要求される機能をオブジェクトとして考えた時に、この機能を実現するために信号処理部４に構成される複数の実現手段をメソッドとして定義し、このメソッドについて外から見えるパブリックなメソッドと、内部で実際に処理を行う外からは見えないプライベートなメソッドを用意することにより、制御部６からパブリックなメソッドに対して設定されるパラメータを、信号処理部４においてプライベートなメソッドに対するパラメータに変換し、信号処理部４側の信号処理機能の再構成による制御部６のソフトウェアに対する影響を少なくすることができるという効果が得られる。
そのため、制御部６において用意するドライバソフトウェアの種類が減少するので、ソフトウェア開発工数が削減され、製品開発期間の短縮化や製品コストの低減が可能となる。
【００４０】
また、キャリア信号の生成及び周波数変換や信号のフィルタリング、更には信号のサンプリングレート変換等の簡単な機能に信号処理を限定し、これに対してパラメータデータに対するビット分割、ビット挿入、ビットマージ、数値の加減算、及び数値の乗除算のいずれかによりパラメータを変換することで、信号処理部４に負荷をかけずにパラメータの変換を自由に実行できるソフトウェア無線機を実現することができる。
従って、ドライバソフトウェアの種類を増やさずに、例えばスプリアスの少ない周波数シンセサイザや、各種の特性及び中心周波数を持つフィルタ、更には自由なサンプリングレート変換を実現することができるという効果が得られる。
【００４１】
【発明の効果】
以上の如く、請求項１に記載のソフトウェア無線機、及び請求項９に記載のソフトウェア無線機の制御方法によれば、制御部側では、設定するパラメータに関わる信号処理部での内部処理を関知することなく、制御部と信号処理部の通信に適したパラメータ形式を信号処理部に設定することができるようになる。
従って、信号処理機能側の再構成による制御部のソフトウェアに対する影響を少なくすると共に、ドライバソフトウェアを制御部側の都合に合わせたものとすることができるので、アプリケーションソフトウェアとドライバソフトウェアを含めたソフトウェアの組み合わせの数も最小限で実現することができるという効果が得られる。また、ドライバソフトウェアの種類が減少するので、個々のドライバソフトウェアに対する十分な検証を行うことができ、ソフトウェア無線機全体の動作安定性を向上することができる。更に、ソフトウェア開発工数が削減されるので、製品開発期間の短縮化や製品コストの低減が可能となる。
【００４２】
請求項２に記載のソフトウェア無線機によれば、信号処理部における機能とパラメータの変換内容を限定することで、信号処理部に負荷をかけずにパラメータの変換を実行できるソフトウェア無線機を実現することができる。
従って、信号処理機能側の再構成による制御部のソフトウェアに対する影響を更に少なくし、ソフトウェアに対する影響を最小限に抑えることができるという効果が得られる。
【００４３】
請求項３に記載のソフトウェア無線機によれば、周波数変換された信号の最終的な周波数が合っていれば、周波数シンセサイザをどのようにも分割して構成することができる周波数変換器を実現することができる。
従って、周波数変換器を含むソフトウェア無線機に対して、より多くの柔軟性を与えることができ、１つのハードウェアを備えた装置で、ドライバソフトウェアを増やさずに、容易に複数の通信周波数に対応する無線機を実現することができるという効果が得られる。
【００４４】
請求項４に記載のソフトウェア無線機によれば、スプリアスが少なく周波数ステップが粗い第１の周波数シンセサイザと、スプリアスが多く周波数ステップが細かい第２の周波数シンセサイザの周波数を自由に設定して周波数変換器を動作させることができる。
従って、ドライバソフトウェアを増やさずに、ディジタル周波数シンセサイザ特有の一様に発生するスプリアスがキャリア近傍に制限される周波数変換器を実現することができるという効果が得られる。
【００４５】
請求項５に記載のソフトウェア無線機によれば、ディジタルフィルタの周波数特性を、制御部がパラメータとして設定する係数によって自由に設定することができると共に、制御部がパラメータとして設定する周波数設定データによって、フィルタの中心周波数も自由に設定することができる。
従って、自由な周波数特性で、かつどのような中心周波数のフィルタも、ドライバソフトウェアを増やさずに、簡単に構成することができるという効果が得られる。
【００４６】
請求項６に記載のソフトウェア無線機によれば、ディジタルフィルタの中心周波数を、制御部がパラメータとして設定する周波数設定データによって自由に設定することができる。
従って、信号処理部の再構成データに含まれる係数によって予め設定された周波数特性のフィルタを、どのような中心周波数においても、ドライバソフトウェアを増やさずに、簡単に構成することができるという効果が得られる。
【００４７】
請求項７、及び請求項８に記載のソフトウェア無線機によれば、サンプリングレート変換された信号の最終的なサンプリングレートが合っていれば、サンプリングレート変換器をどのようにも分割して構成することができる。
従って、サンプリングレート変換器を含むソフトウェア無線機に対して、より多くの柔軟性を与えることができ、１つのハードウェアを備えた装置で、ドライバソフトウェアを増やさずに、容易に複数の通信周波数に対応して自由にサンプリングレートを選択できる無線機を実現することができるという効果が得られる。
【図面の簡単な説明】
【図１】  本発明の一実施の形態によるソフトウェア無線機の基本構成を示すブロック図である。
【図２】  同実施の形態によるソフトウェア無線機のドライバソフトウェアと信号処理部構成との対応例を示す図である。
【図３】  同実施の形態によるソフトウェア無線機の信号処理部における一構成例を示すブロック図である。
【図４】  信号処理部の一構成例に用いられるＣＩＣフィルタによる１／Ｎデシメータの構成を示すブロック図である。
【図５】  信号処理部の一構成例に用いられるフィルタの構成を示すブロック図である。
【図６】  同実施の形態によるソフトウェア無線機の信号処理部における再構成後の別の構成例を示すブロック図である。
【図７】  信号処理部の別の構成例に用いられる周波数シンセサイザによる直交キャリア発振器の構成を示すブロック図である。
【図８】  信号処理部の別の構成例に用いられるデシメータＡの構成を示すブロック図である。
【図９】  信号処理部の別の構成例に用いられるデシメータＢの構成を示すブロック図である。
【図１０】  従来例のソフトウェア無線機のドライバソフトウェアと信号処理部構成との対応例を示す図である。
【符号の説明】
１    アンテナ
２    ＲＦ／ＩＦアナログ部
３    ＡＤＣ（Ａ／Ｄ変換器）
４    信号処理部
５    ＤＡＣ（Ｄ／Ａ変換器）
６    制御部
１１    ディジタル直交検波器
１２    １／Ｎデシメータ
１２ａ、１２ｂ    ＣＩＣフィルタ
１３    フィルタ
１４    検波器
２１、６１、９８    直交キャリア発振器
２２、２３、６２、６３、６５、６６、８１、９９、１００    乗算器
３１、６７、７１、７６、９６    加算器
３２、３４    遅延器
３３、６４、９５、９７    減算器
３５、１０１、１０２、１１３、１１４    ダウンサンプラ
４１、４２、１１１、１１２    ローパスフィルタ
５１    デシメータＡ
５２    複素ミキサ
５３    デシメータＢ
７２、７７    位相レジスタ
７３    ＲＯＭ−Ａ
７４    ＲＯＭ−Ｂ
７８    ＲＯＭ−Ｃ
７９    ＲＯＭ−Ｄ
９１、９２、９３、９４    ディジタルフィルタ
【図１】
0004146145.tif 000002
【図２】
0004146145.tif 000003
【図３】
0004146145.tif 000004
【図４】
0004146145.tif 000005
【図５】
0004146145.tif 000006
【図６】
0004146145.tif 000007
【図７】
0004146145.tif 000008
【図８】
0004146145.tif 000009
【図９】
0004146145.tif 000010
【図１０】
0004146145.tif 000011