(57)【特許請求の範囲】
【請求項１】
光信号を信号電荷に変換する光電変換素子と、
前記光電変換素子で変換された信号電荷に基づく増幅信号を生成するエンハンスメント型の増幅用電界効果トランジスタと、
前記増幅用電界効果トランジスタの入力部の電位をリセットするエンハンスメント型のリセット用電界効果トランジスタと、
前記光電変換素子の電荷を前記増幅用電界効果トランジスタの入力部に転送する転送用電界効果トランジスタと、を備えた光電変換装置において、
前記リセット用電界効果トランジスタのしきい値が、前記増幅用電界効果トランジスタ及び前記転送用電界効果トランジスタのしきい値よりも低いことを特徴とする光電変換装置。
【請求項２】
さらに、前記増幅用電界効果トランジスタで生成された増幅信号を読み出す読出用電界効果トランジスタが備えられており、当該読出用電界効果トランジスタと前記増幅用電界効果トランジスタとのしきい値を等しくしていることを特徴とする請求項１記載の光電変換装置。
【請求項３】
前記転送用電界効果トランジスタ及び前記読出用電界効果トランジスタは、エンハンスメント型電界効果トランジスタであることを特徴とする請求項１又は２記載の光電変換装置。
【請求項４】
前記各電界効果トランジスタには、等しい電源電圧が供給されることを特徴とする請求項１から３のいずれか１項記載の光電変換装置。
【請求項５】
前記リセット用電界効果トランジスタをオンする信号のレベルを前記増幅用電界効果トランジスタをオンする信号のレベルよりも相対的に大きくする設定手段を有することを特徴とする請求項１から４のいずれか１項記載の光電変換装置。
【請求項６】
前記リセット用電界効果トランジスタをオンする信号のレベルをＶｇ、前記電源電圧をＶＤＤ、前記リセット用電界効果トランジスタのしきい値をＶｔｈ２としたときに、
Ｖｇ＞ＶＤＤ＋Ｖｔｈ２
を満たすようにしていることを特徴とする請求項１から５のいずれか１項記載の光電変換装置。
【請求項７】
さらに、
ＶＤＤ≦Ｖｇ
を満たすことを特徴とする請求項６記載の光電変換装置。
【請求項８】
請求項１から７のいずれか１項記載の光電変換装置を備えることを特徴とする画像形成システム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、光電変換装置及び画像形成システムに関し、特に、スキャナ、ビデオカメラ、デジタルスチルカメラ、Ｘ線，α線を含む放射線検出装置等に関する光電変換装置及び画像形成システムに関する。
【０００２】
【従来の技術】
近年、ＣＭＯＳプロセスを利用したＣＭＯＳセンサと称される光電変換装置が注目されている。ＣＭＯＳセンサは、周辺回路混載の容易性、低電圧駆動等の理由から、特に携帯情報機器分野の利用が期待されている。
【０００３】
図５は、従来の光電変換装置の等価回路図である。図５に示すように単位画素は、光電変換素子であるフォトダイオード１と、フォトダイオード１で発生した信号に基づく増幅信号を生成する増幅ＭＯＳＦＥＴ（Metal Oxide Silicon Field Effect Transistor）２と、増幅ＭＯＳＦＥＴ２の入力を所定電圧にリセットするリセットスイッチ４と、増幅ＭＯＳＦＥＴ２のソース電極と垂直出力線７との導通を制御する選択スイッチ５と、フォトダイオード１と増幅ＭＯＳＦＥＴ２のゲート電極との導通を制御する転送スイッチ３とが設けられている。
【０００４】
また、図５には、各画素の増幅ＭＯＳＦＥＴ２，転送スイッチ３，リセットスイッチ４のオン／オフを制御する垂直走査回路６と、各画素からの信号を読み出すための定電流源９と、各画素から読み出された信号を伝送する垂直出力線７と、各画素から読み出された信号を蓄積する信号蓄積部１０と、信号蓄積部１０に蓄積された信号の読み出しを制御する水平走査回路１１と、各画素のノイズ信号を信号蓄積部１０へ蓄積するための転送ゲート８ａと、ノイズ信号が重畳された信号を信号蓄積部１０へ蓄積するための転送ゲート８ｂとを示している。
【０００５】
リセットスイッチ４，選択スイッチ５及び転送スイッチ３の各ゲート電極には、垂直走査回路６より制御信号φＲＥＳ（ｎ）、φＳＥＬ（ｎ）、φＴＸ（ｎ）が印加されている。ここで、ｎは任意の行数を示す正の整数である。
【０００６】
図７は、図５の垂直走査回路６の単位構成を示した図である。シフトレジスタのｎ行目の単位ブロックによって発生される選択信号と、外部入力パルスφＲＥＳ’、φＳＥＬ’、φＴＸ’との論理積によって、制御信号φＲＥＳ（ｎ）、φＳＥＬ（ｎ）、φＴＸ（ｎ）が生成されている。
【０００７】
図６は、図５に示す光電変換装置の動作を示すタイミングチャートである。垂直走査回路６によってある行（以下ｎ行であるとする）が選択されたとき、まずリセット信号φＲＥＳ(ｎ)がローとなり、リセットスイッチ４がオフする。
【０００８】
次に選択信号φＳＥＬ(ｎ)がハイとなり、選択スイッチ５がオンとなることで増幅ＭＯＳＦＥＴ２のソースは垂直出力線と導通し、選択された画素と定電流源９によって、ソースフォロワ回路が形成される。
【０００９】
つづいてφＴＮがハイとなり、転送ゲート８ｂを介して画素のリセット状態に対応するＮ出力が信号蓄積部１０に読み出される。この後、転送パルスφＴＸ(ｎ)によって転送スイッチ３が一定期間オンとなり、光電変換素子１で発生した光信号が増幅ＭＯＳＦＥＴ２のゲートに転送される。
【００１０】
ひきつづきφＴＳがハイとなり、転送ゲート８ａを介して光信号に対応したＳ出力が信号蓄積部１０に読み出される。これら相関のあるＮ信号とＳ信号の差分を実行することにより、ノイズの少ない良好な光応答出力が得られる。
【００１１】
【発明が解決しようとする課題】
しかし、従来の技術は、以下のような問題がある。
【００１２】
第１に、ダイナミックレンジが十分大きくとれないことである。すなわちソースフォロワ回路の入力は、画素に供給される電源電圧よりリセットスイッチのしきい値だけ低い電圧にリセットされるため、ソースフォロワ回路の入力範囲はそのレベル以下の電圧範囲となる。
【００１３】
特に、リセットスイッチの基板電位が接地電位となっている場合、基板バイアス効果によりリセットスイッチのしきい値は増加する。このため、従来技術では、ダイナミックレンジがソースフォロワの入力範囲で制限されている。
【００１４】
第２に、画素内のフォトダイオード１と増幅ＭＯＳＦＥＴ２のゲートとの導通を制御する転送スイッチ３がある光電変換装置の場合、残像の問題が懸念される。フォトダイオード１内で発生した光電荷の転送効率は、増幅ＭＯＳＦＥＴ２のゲートのリセット電位に依存する。ゲートのリセット電位が低くなると、転送効率は悪化するため、光電荷がフォトダイオード１内に残留し、残像が発生する。また、この残留電荷量にゆらぎが発生するため、ランダムノイズが増大し画像のＳ／Ｎ比が悪化することも大きな問題である。
【００１５】
【課題を解決するための手段】
上記課題を解決するために、本発明は、光信号を信号電荷に変換する光電変換素子と、前記光電変換素子で変換された信号電荷に基づく増幅信号を生成するエンハンスメント型の増幅用電界効果トランジスタと、前記増幅用電界効果トランジスタの入力部の電位をリセットするエンハンスメント型のリセット用電界効果トランジスタと、前記光電変換素子の電荷を前記増幅用電界効果トランジスタの入力部に転送する転送用電界効果トランジスタと、を備えた光電変換装置において、前記リセット用電界効果トランジスタのしきい値が、前記増幅用電界効果トランジスタ及び前記転送用電界効果トランジスタのしきい値よりも低いことを特徴とする。
【００１６】
【発明の実施の形態】
本発明の実施形態について図面を用いて説明する。
【００１７】
（実施形態１）
図１は、本発明の実施形態１の光電変換装置の画素部の等価回路図である。本実施形態の光電変換装置の画素は、光電変換素子であるフォトダイオード１と、フォトダイオード１で発生した信号に基づく増幅信号を生成する増幅ＭＯＳＦＥＴ２と、フォトダイオード１から増幅ＭＯＳＦＥＴ２の入力ゲートに信号電荷を転送する転送スイッチ３とを備えている。
【００１８】
また、増幅ＭＯＳＦＥＴ２の入力をリセットするリセットスイッチ４と、増幅ＭＯＳＦＥＴ２のソース電極と垂直出力線７の導通を制御することによって所定の画素出力を選択する選択スイッチ５とが設けられている。転送スイッチ３、リセットスイッチ４、選択スイッチ５の各ゲートには、ハイレベルがＶＤＤ、ローレベルがＧＮＤの制御パルスφＴＸ、φＲＥＳ、φＳＥＬが印加されてスイッチが駆動されている。
【００１９】
増幅ＭＯＳＦＥＴ２のドレインにはＶＤＤが供給されており、選択スイッチ５がオンとなると、定電流源９を負荷とするソースフォロワ回路が形成され、増幅ＭＯＳＦＥＴ２のゲート電位に対応した出力電圧が、垂直出力線７上にあらわれる。この単位画素に含まれるＭＯＳＦＥＴは全てエンハンスメント型ＭＯＳＦＥＴであるが、リセットスイッチ４のしきい値だけが、他のＭＯＳＦＥＴのしきい値より低く設定されている。
【００２０】
図２（ａ）は、図１のリセットスイッチ４をオンしたときの画素のポテンシャル図である。図２（ｂ）は、リセットスイッチ４をオフしたときの図１の画素のポテンシャル図である。図２（ａ），図２（ｂ）には、フォトダイオード１からリセットスイッチ４を中継して、電源ＶＤＤまでの経路に沿ったポテンシャルを示している。なお、図２（ａ），図２（ｂ）には、比較のため、従来の技術のポテンシャルを破線で図示している。
【００２１】
図２（ａ），図２（ｂ）において、領域（ＰＤ）はフォトダイオード１のポテンシャル、領域（ＴＸ）は転送スイッチのチャネル領域のポテンシャル、領域（ＦＤ）は増幅ＭＯＳＦＥＴ２のゲート電極のポテンシャル、領域（ＲＥＳ）はリセットスイッチ４のチャネル領域のポテンシャル、領域（ＶＤＤ）はリセットスイッチ４のドレイン電極のポテンシャルである。
【００２２】
本実施形態では、例えばＶＤＤが５ＶとなるＣＭＯＳプロセスにおいて、ＮＭＯＳＦＥＴの基板バイアス効果がないときのしきい値を０．８Ｖ、想定される基板バイアス効果の影響時のしきい値が１．４Ｖである場合にリセットスイッチ４のしきい値を基板バイアス効果がないときに０．３Ｖ、あるときに０．９Ｖになるように設定している。
【００２３】
リセットスイッチ４をオンしたときには、図２（ａ）に示すように、リセット電位が０．５Ｖ高くなり、ソースフォロワの入力範囲を拡大することが可能となる。
【００２４】
また、リセットスイッチ４をオフしたときには、図２（ｂ）に示すように、リセット電位が０．５Ｖ高くなり、転送スイッチのソース−ドレイン間電圧が増大して、ポテンシャル勾配が大きくなる。このことから、光電荷の転送効率が向上し、残像を大幅に減少させている。
【００２５】
このことは、特に光電荷転送後にフォトダイオード１を空乏化することによって、残留電荷のゆらぎによるランダムノイズを改善した光電変換装置においては、非常に重要である。すなわち、転送スイッチ３のソース−ドレイン間の電界が強くなることによって、転送効率が向上し、より深い空乏化が実現されるためである。
【００２６】
また、本実施形態では、リセットスイッチ４をエンハンスメント型ＭＯＳＦＥＴとしているので、フォトダイオード１から飽和信号に近い電荷が転送された場合でも、リセットスイッチ４のポテンシャルが障壁となり、リセット電源側に電荷がリークすることはない。したがって、飽和信号側でもダイナミックレンジが広くなり、良好なリニアリティを備える光電変換装置を提供できる。
【００２７】
（実施形態２）
本発明の実施形態２の光電変換装置は、実施形態１と同様に、５ＶのＣＭＯＳプロセスを用いて製造しており、通常ＭＯＳＦＥＴ及びリセットスイッチのしきい値も、実施形態１と同様に設定している。
【００２８】
ただし本実施形態では、リセットスイッチに印加する制御信号φＲＥＳのハイレベルを昇圧し、６Ｖとしている。
【００２９】
図３は、図１の各トランジスタ３〜５に制御信号を供給する垂直走査回路の内部を示した概念図である。φＲＥＳを個々の画素に出力する出力段においてハイレベルを昇圧してＶＲＥＳＨとしている。すなわちシフトレジスタ本体からのＶＤＤ〜ＧＮＤの振幅をもつパルスφＲＥＳ’を原信号として、レベル変換回路２３において、パルス振幅をＶＲＥＳＨ〜ＧＮＤに変換し、ハイレベルをＶＲＥＳＨ＝６Ｖに昇圧して、各画素のリセットスイッチ４に供給している。
【００３０】
リセットスイッチ４のしきい値Ｖｔｈ２が前述したとおり、０．９Ｖであるため、画素のリセット電位は、リセットスイッチのしきい値Ｖｔｈ２によらず、ＶＤＤ＝５Ｖにリセットされる。
【００３１】
したがって、実施形態１の光電変換装置と比較してさらにダイナミックレンジが拡大する。また、リセットスイッチのしきい値Ｖｔｈ２に起因する固定パターンノイズ成分が減ることによって、後段の差分回路で同相除去能率が有限である場合でも、最終的な固定パターンノイズを減少することができる。
【００３２】
ここで、リセットスイッチ４のしきい値Ｖｔｈ２を低く設定することによって、制御信号φＲＥＳのハイレベルＶＲＥＳＨを比較的低い電位で、この効果が得られるため、リセットスイッチのゲート酸化膜の劣化を避けることができる。
【００３３】
（実施形態３）
図４は、本発明の実施形態３の光電変換装置の単位画素の構造平面図である。本実施形態の光電変換装置は、チップサイズ面積縮小化のための工夫を施している。半導体基板上に、フォトダイオード１及び複数のＮＭＯＳがＰ型のウェル領域内（図示していないが、図４全面に形成されている）に形成された活性領域１４内に設けられている。
【００３４】
フォトダイオード１は、Ｐ型ウェルと活性領域１４内に注入されたＮ型拡散層によるＰＮ接合によって構成されている。また、増幅ＭＯＳＦＥＴ２、リセットスイッチ４、選択スイッチ５は、Ｎ型拡散層によるソース−ドレイン領域１６と、チャネル領域上にポリシリコン層で形成されたゲート電極とによって構成されている。
【００３５】
転送スイッチ３は、ソース電極がフォトダイオード１のＮ型拡散層と共通であり、ドレインがその他のＮＭＯＳと同様なＮ型拡散層によるソース−ドレイン領域１６で構成されている。
【００３６】
ここで、符号２〜５はそれぞれのＮＭＯＳのゲート電極を指すように示している。垂直出力線７、配線１３，１７は、ポリシリコン層より上層にある金属配線層で形成されている。
【００３７】
また、半導体基板と金属配線層、及びポリシリコン層と金属配線層を接続するために、コンタクトホール及びスルーホール１５が形成されている。
【００３８】
なお、説明の都合上、一部の配線を省略している。各ＮＭＯＳのチャネル領域には、しきい値調整用のＰ型拡散層（チャネルドープ、以下「ＣＤ」と称する。）が注入されているが、このＣＤは２回の工程、ＣＤ１とＣＤ２に分かれており、ＣＤ１は全てのＮＭＯＳのチャネル領域に注入されるが、ＣＤ２は、増幅ＭＯＳＦＥＴ２と選択スイッチ５のチャネル領域にのみ注入される。
【００３９】
破線１２で示した領域は、ＣＤ２のイオン注入時においてレジストで射影される領域を示していて、リセットスイッチ４と転送スイッチ３を覆って、ＣＤ２が注入されないようにしてある。最終的に、リセットスイッチ４と転送スイッチ３との各しきい値は、増幅ＭＯＳＦＥＴ２と選択スイッチ５との各しきい値より低くなっている。リセットスイッチ４のしきい値を低く設定したことで、光電変換装置のダイナミックレンジ拡大と転送効率の向上が可能である。
【００４０】
また、増幅ＭＯＳＦＥＴ２とリセットスイッチ４のドレインとは、共通のＮ型拡散層としており、電源電圧ＳＶＤＤが配線１３によって供給されている。この拡散層がＰ型ウェル内で他と電気的に分離しているため、周辺回路の電源ＤＶＤＤと別系統として、電源電圧を供給できる。
【００４１】
ここで、画素の電源電圧ＳＶＤＤを、各スイッチの制御信号を発生している周辺回路の電源電圧ＤＶＤＤより下げることは容易に実現でき、画素のリセット電位をリセットスイッチのしきい値Ｖｔｈ２によらないＳＶＤＤにすることができる。
【００４２】
本発明の実施形態１，２と同様に、５Ｖ系ＣＭＯＳプロセス、及びしきい値設定を採用すると、周辺回路の電源電圧ＤＶＤＤに対し、画素の電源電圧ＳＶＤＤを４．１Ｖ以下にすることにより、容易にこの状態にすることができ、固定パターンノイズの少ない光電変換装置を実現できる。
【００４３】
ここで、しきい値Ｖｔｈ２を低く設定していることで、従来ＳＶＤＤを３．６Ｖ以下にする必要があったのに比較してＳＶＤＤを下げなくてすみ、ダイナミックレンジが圧迫されない。また、実施形態２のようにリセットスイッチ４のゲートに印加する制御信号のハイレベルを昇圧する必要がなくなるため、レベル変換回路が削減でき、チップ面積縮小の効果がある。
【００４４】
さらに、リセットスイッチ４のゲートに、標準電源電圧以上の電圧がかからないため、ゲート酸化膜の劣化が避けられる。また、本実施形態のように、増幅ＭＯＳＦＥＴ２とリセットスイッチ４のドレインを同一の拡散層とすることにより、画素面積の縮小がみこまれる。
【００４５】
（実施形態４）
図８（ａ）、図８（ｂ）は、実施形態１〜３のいずれかにおいて説明した光電変換装置を搭載したＸ線撮像装置の模式的構成図及び模式的断面図である。まず、Ｘ線撮像装置の構成について説明する。光電変換素子とトランジスタは、ａ−Ｓｉセンサ基板６０１１内に複数個形成されている。そして、シフトレジスタＳＲ１と検出用集積回路ＩＣが実装されたフレキシブル回路基板６０１０が接続されている。
【００４６】
フレキシブル回路基板６０１０の逆側は、回路基板ＰＣＢ１、ＰＣＢ２に接続されている。前記ａ−Ｓｉセンサ基板６０１１の複数枚が、基台６０１２の上に接着されている。また、大型の光電変換装置を構成する基台６０１２の下には、処理回路６０１８内のメモリ６０１４をＸ線から保護するため鉛板６０１３が実装されている。
【００４７】
ａ−Ｓｉセンサ基板６０１１上には、Ｘ線を可視光に変換するための蛍光体６０３０、たとえば、ＣｓＩが塗布または貼り付けられている。図１で説明した光電変換装置を用いてＸ線を検出する。本実施形態では図８（ｂ）に示されるように全体をカーボンファイバー製のケース６０２０に収納している。
【００４８】
図９は、本実施形態の光電変換装置のＸ線診断システムへの応用例を示したものである。
【００４９】
Ｘ線チューブ６０５０で発生したＸ線６０６０は患者あるいは被験者６０６１の胸部６０６２を透過し、蛍光体を上部に実装した光電変換装置６０４０に入射する。この入射したＸ線には患者６０６１の体内部の情報が含まれている。Ｘ線の入射に対応して蛍光体は発光し、これを光電変換して電気的情報を得る。この情報は、ディジタルに変換されイメージプロセッサ６０７０により画像処理され制御室のディスプレイ６０８０で観察できる。
【００５０】
また、この情報は電話回線６０９０等の伝送手段により遠隔地へ転送でき、別の場所のドクタールームなどディスプレイ６０８１に表示もしくは光ディスク等の保存手段に保存することができ、遠隔地の医師が診断することも可能である。またフィルムプロセッサ６１００によりフィルム６１１０に記録することもできる。
【００５１】
なお、本実施形態では、光電変換装置を、Ｘ線診断システムへ適用する場合について説明したが、Ｘ線以外のα線、β線、γ線等の放射線を用いた非破壊検査装置などの放射線撮像システムにも適用することができる。また、放射線撮像システム以外にも、スキャナ、ビデオカメラ、デジタルスチルカメラなどの画像形成システムにも適用することができる。
【００５２】
【発明の効果】
以上説明したように、本発明によれば、ダイナミックレンジの広い光電変換装置が可能である。また、本発明によれば、固定パターンノイズの低減した光電変換装置が実現される。また、本発明によれば、残像の少ない良好な画像信号を得ることのできる光電変換装置が実現される。
【図面の簡単な説明】
【図１】本発明の実施形態１の光電変換装置の画素部の等価回路図である。
【図２】図１の画素のポテンシャル図である。
【図３】図１の各トランジスタ３〜５に制御信号を供給する垂直走査回路の内部を示した概念図である。
【図４】本発明の実施形態３の光電変換装置の単位画素の構造平面図である。
【図５】従来の光電変換装置の等価回路図である。
【図６】図５に示す光電変換装置の動作を示すタイミングチャートである。
【図７】図５の垂直走査回路６の単位構成を示した図である。
【図８】本発明の実施形態４のＸ線撮像装置の模式的構成図及び模式的断面図である。
【図９】図８のＸ線撮像装置を備えるＸ線撮像システムの模式的な構成図である。
【符号の説明】
１  フォトダイオード
２  増幅ＭＯＳＦＥＴ
３  転送スイッチ
４  リセットスイッチ
５  選択スイッチ
６  垂直走査回路
７  垂直出力線
８  転送ゲート
９  定電流源
１０  信号蓄積部
１１  水平走査回路
１２  ＣＤ２イオン注入時のレジストで遮蔽される領域を示す破線
１３  配線
１４  活性領域
１５  コンタクト又はスルーホール
１６  ソース・ドレイン領域
１７  配線
２１  垂直シフトレジスタの単位ブロック
２３  レベル変換回路
【図１】
0004115128.tif 000002
【図２】
0004115128.tif 000003
【図３】
0004115128.tif 000004
【図４】
0004115128.tif 000005
【図５】
0004115128.tif 000006
【図６】
0004115128.tif 000007
【図７】
0004115128.tif 000008
【図８】
0004115128.tif 000009
【図９】
0004115128.tif 000010