(57)【特許請求の範囲】
【請求項１】
透明基板と、前記透明基板上のパターン化したポリシリコン層の一部がドープされて形成された低温ポリシリコン薄膜トランジスタのソース／ドレーン域と、信号線の下に位置する前記ポリシリコン層の他部がドープされて形成されたドープポリシリコン層と、前記ソース／ドレーン域および前記ドープポリシリコン層を覆って前記透明基板上に形成された第１誘電層と、前記第１誘電層上に形成された、前記薄膜トランジスタのゲート、該ゲートに電気的に繋がっている走査線および光をシールドするシールドメタル層と、前記ゲート、前記走査線および前記シールドメタル層を覆って前記透明基板上に形成した第２誘電層と、前記第２誘電層上に形成され、前記ソース域と電気的に繋がっている前記信号線と、前記信号線が形成された前記透明基板上に形成された第３誘電層と、前記第３誘電層上に形成され、前記シールドメタル層およびドレーン域と電気的に繋がっているピクセル電極と、蓄積容量素子と、からなる薄膜トランジスタ液晶ディスプレーのピクセル構造において、
前記ピクセルは、前記薄膜トランジスタおよび前記ピクセル電極を含み、前記シールドメタル層は、前記ピクセルの端において前記信号線と重なっておらず、前記信号線の両側で、前記ドープポリシリコン層上方に配置されており、前記ドープポリシリコン層はコモン電圧に繋がっており、前記蓄積容量素子は、前記第１誘電層を間に挟む前記ドープポリシリコン層と前記シールドメタル層の重なり部分で構成されていることを特徴とするピクセル構造。
【請求項２】
前記ソース／ドレーン域がＮ型ドーパントをドープしているポリシリコン層を含んでいることを特徴とする請求項１に記載のピクセル構造。
【請求項３】
前記ソース／ドレーン域がＰ型ドーパントをドープしているポリシリコン層を含んでいることを特徴とする請求項１に記載のピクセル構造。
【請求項４】
前記ドープポリシリコン層がＮ型ドープポリシリコン層を含んでいることを特徴とする請求項１に記載のピクセル構造。
【請求項５】
前記ドープポリシリコン層がＰ型ドープポリシリコン層を含んでいることを特徴とする請求項１に記載のピクセル構造。
【請求項６】
前記シールドメタル層がモリブデン・タングステン合金、クローム、モリブデンからなるグループより選んだ材料でつくられていることを特徴とする請求項１に記載のピクセル構造。
【請求項７】
前記ドープポリシリコン層が前記信号線の下に位置合わせした開口部を有することを特徴とする請求項１に記載のピクセル構造。
【請求項８】
請求項１に記載のピクセル構造を複数有する薄膜トランジスタアレイ基板。
【請求項９】
請求項８に記載の薄膜トランジスタアレイ基板、カラーフィルター基板、および薄膜トランジスタアレイ基板とカラーフィルター基板の間に配置した液晶層からなる薄膜トランジスタ液晶ディスプレー。
【請求項１０】
前記液晶層の静電容量CLCと前記蓄積容量素子の蓄積容量Cstとの割合（CLC：Cst）が、1:1〜1:4の範囲にされることを特徴とする請求項９に記載の薄膜トランジスタ液晶ディスプレー。
【発明の詳細な説明】
【０００１】
【発明が属する技術分野】
本発明は一般に薄膜トランジスタ（TFT）液晶ディスプレー（LCD）に係り、更に詳しくは高開口率を備えた低温シリコン薄膜トランジスタ液晶ディスプレー（LTPS TFT-LCD）のピクセル構造に関する。
【０００２】
【従来の技術とその課題】
LTPS TFT-LCDは、電子移動性が200cm2/V-secを超え、より小さな領域が高開口率の要求に合っていることが、従来のアモルファス（a-Si）TFT-LCDと異なっている点である。従って、輝度の減少やディスプレー全体での電力消費の問題がLTPS TFT-LCDで解決される。加えて、電子の移動性が大きくなることにより、ドライバー回路の一部と薄膜トランジスタを同じガラス基板上に集積でき、LCDパネルの信頼性が著しく改善される。よって、LTPS TFT-LCDの生産コストは従来のa-Si TFT-LCDと比べて遙かに小さい。加えて、LTPS TFT-LCDでは更に、薄さ、軽量、高分解度の有利さがあり、省電力でモバイルの製品に適している。
【０００３】
図1（先行技術）に関して、従来のTFT-LCDのピクセル構造では蓄積容量をピクセル電極と走査線で構成している。TFT-LCDのピクセル構造は、ピクセル100、ピクセル100駆動用の走査線106、ピクセル100駆動用の信号線108を含んでいる。ピクセル100には薄膜トランジスタ102とピクセル電極104がある。薄膜トランジスタ102にはゲート102aとソース／ドレーン域102bがある。薄膜トランジスタ102では、ゲート102aと走査線106が電気的に接続している。ソース／ドレーン域102bはプラグ112aを経由して信号線に一方で繋がり、プラグ112bと114を経由してピクセル電極104と他方で繋がっている。
【０００４】
加えて、ピクセル電極104は、隣接する信号線108と隣接する走査線106、106aの間の領域に配置され、ピクセル電極104の一部が隣接の走査線106aと重なって、蓄積容量を形成している。蓄積容量110のキャパシタンスは、ピクセル電極104と走査線106aとの重なり、およびピクセル電極104と走査線106aの間に形成される誘電層（図示していない）の厚みにより決まる。
【０００５】
図2（先行技術）では、従来のTFT-LCDピクセル構造でのコモン線とピクセル電極で構成する蓄積容量の概略図を示している。ピクセル構造には、ピクセル200、ピクセル200を駆動する走査線206、ピクセル200を駆動する信号線を含んでいる。ピクセル200は薄膜トランジスタ202とピクセル電極204で構成しており、薄膜トランジスタ202にはゲート202aとソース／ドレーン域202bを含んでいる。薄膜トランジスタ202ではゲート202aは走査線206と電気的に繋がっており、ソース／ドレーン域202bの一方はプラグ212aを経由して信号線208と電気的に繋がっており、他方はプラグ212bと214を経由してピクセル電極204と繋がっている。
【０００６】
加えて、コモン線216は隣接する走査線206間の領域に形成され、ピクセル電極204は隣接する信号線208と隣接する走査線206の間の領域に形成されている。ピクセル電極204とコモン線216間のオーバーラップが蓄積容量210を構成している。蓄積容量210のキャパシタンスは、ピクセル電極204とコモン線216の重なり領域と、ピクセル電極204とコモン線216間で形成した誘電層（図示していない）の厚みにより決まる。
【０００７】
ピクセル電極と走査線が構成する蓄積容量構成では、走査線の非常に広い線幅が充分なキャパシタンスを得るために用意される。これが開口率を減らす原因になる。同じ問題がピクセル電極とコモン線で形成する蓄積容量にも存在する。
【０００８】
加えて、隣接するピクセル間の周縁領域が液晶分子の再配列を起こし、結果的にピクセル周縁での洩れを招く。従って、洩れ領域を封鎖するために、反対の基板、即ちカラーフィルター上にブラックマトリックス（BM）を形成せねばならない。カラーフィルター基板上に形成したブラックマトリックスも開口率を減少する。
【０００９】
本発明は高開口率の低温ポリシリコン薄膜トランジスタ液晶ディスプレーのピクセル構造を提供する。
【００１０】
【課題を解決するための手段】
本発明で提供される低温ポリシリコン薄膜トランジスタ液晶ディスプレーは、ピクセル、走査線、信号線、蓄積容量を有している。ピクセルは低温ポリシリコン薄膜トランジスタとピクセル電極からできている。走査線と信号線は低温ポリシリコン薄膜トランジスタを駆動するために用いられる。蓄積容量は信号線の下に形成されており、ドープされたポリシリコン層、誘電層、ドープポリシリコン層上に形成されピクセル電極と電気的に繋がっているシールドメタル層の各層の積層でできている。シールドメタル層は信号線の両側縁に重なることなく隣接している。
【００１１】
蓄積容量の上記ドープポリシリコン層と低温ポリシリコン薄膜トランジスタのポリシリコン層は同じ方法で規定される。シールドメタル層は光をシールドする機能を有するだけでなく、ドープポリシリコン層と一緒になって蓄積容量を形成する機能がある。
【００１２】
本発明において、低温ポリシリコン層はゲートとソース／ドレーン域を有している。ゲートは電気的に走査線と繋がっている。ソース域は電気的に信号線と繋がっており、ドレーン域はピクセル電極と繋がっている。加えて、ソース／ドレーン域はN型またはP型ドーパントを含んでいる。
【００１３】
本発明において、シールドメタル層はモリブデン・タングステン合金、クローム、モリブデン、あるいはシールドと誘電の両効果がある他の材料を含んでいる。シールドメタル層は信号線と重なり合わず、それ故に、シールドメタル層と信号線間に寄生容量を引き起こさない。
【００１４】
本発明において、蓄積容量は信号線の下に配置されている。ドープポリシリコン層は信号線の下に配置した開口部がある。開口部の形成によりドープポリシリコン層と信号線の重なり領域を減らすことができ、結果的にドープポリシリコン層と信号線間の寄生容量が減少する。
【００１５】
蓄積容量のドープポリシリコン層はN型またはP型ドーパントを含んでいる。
【００１６】
【発明の実施の形態】
図3〜図8は、本発明の実施例に係る低温ポリシリコン薄膜トランジスタのアレイ基板の製造工程を示している。図3のように、パターン化したポリシリコン層を透明な基板301の上に形成する。ポリシリコン層にイオンをドープし、ソース／ドレーン域302bとドープポリシリコン層318を形成する。ドープイオンはN型またはP型ドーパントを含んでいる。ソース／ドレーン域302bとドープポリシリコン層318を形成した後、誘電層322（第１誘電層）を透明基板301上に形成し、ソース／ドレーン域302bとドープポリシリコン層318を覆う。上記の誘電層322は窒化シリコンや酸化シリコンのような誘電材料で形成する。
【００１７】
図4のように、ゲート302a、走査線306、シールドメタル層320を形成する。ゲート302aを走査線306に合体し、シールドメタル層320をドープポリシリコン層318の一部の上に形成する。シールドメタル層320、誘電層322、ドープポリシリコン層318の重なる部分が蓄積容量素子310を構成する。シールドメタル層320を形成する材料は、モリブデン・タングステン合金、クローム、モリブデンまたはシールドと誘電の両特性を有する他の材料を含んでいる。
【００１８】
図5のように、誘電層324（第２誘電層）を透明基板301の上方に形成し、ゲート302a、走査線306、シールドメタル層320を覆う。誘電層324を形成する材料は窒化シリコンや酸化シリコンのような誘電材料を含んでいる。そして、プラグ312aと312bをソース／ドレーン域の接点（S/D接点）としてソース／ドレーン域302b上に形成する。
【００１９】
図6のように、信号線308と線309を誘電層324上に形成する。信号線308はプラグ312aを経由してソース／ドレーン域302bのソース域と繋がり、線309がプラグ312bを通じてソース／ドレーン域302bのドレーン域と繋がっている。
【００２０】
図7のように、誘電層326（第３誘電層）を透明基板301全体上に形成する。例えば、誘電層326は平面状の上面を持ち、誘電層326を形成するための材料は、窒化シリコンや酸化シリコンのような誘電材料を含んでいる。そして、誘電層324と326を通してシールドメタル層320上にプラグを形成する。
【００２１】
図8のように、誘電層326上にピクセル電極304を形成する。ピクセル電極304は、プラグ314、線309、プラグ312bを経由してソース／ドレーン域302bのドレーン域と電気的に繋がっている。ピクセル電極は更に、プラグ316aと316bを経由してシールドメタル層320と電気的に繋がっている。ピクセル電極304を形成するための材料は、酸化インジューム錫（ITO）のような透明な誘電材料を含んでいる。
【００２２】
本発明による低温ポリシリコン薄膜トランジスタ液晶ディスプレーピクセル構造は、ピクセル300、ピクセル300を駆動する走査線306、ピクセルを駆動する信号線308を含んでいることが、図8で明確に示されている。
【００２３】
まずピクセル300、走査線306、信号線308の配置について説明する。ピクセル300は薄膜トランジスタ302とピクセル電極304を含む。薄膜トランジスタ302はゲート302aとソース／ドレーン域302bを含む。薄膜トランジスタ302において、ゲート302aは走査線306と電気的に繋がっており、ソース／ドレーン域302bのソース域はプラグ312aを経由して信号線308と電気的に繋がり、ソース／ドレーン域302bのドレーン域はプラグ312b、線309、プラグ314を経由してピクセル電極304と電気的に繋がっている。
【００２４】
更に蓄積容量素子310について以下に説明する。ドープポリシリコン層318が信号線308の下で透明基板301上に形成されており、他方、シールドメタル層320はドープポリシリコン層318の上方に形成されている。ドープポリシリコン層318とシールドメタル層320の重なり部分が蓄積容量素子310を構成する。シールドメタル層320を形成する材料は、モリブデン・タングステン合金、クローム、モリブデン、またはシールドと誘電の両機能を有する他の材料を含んでいる。加えて、シールドメタル層320はプラグ316aと316bを経由してピクセル電極304と電気的に繋がっており、ドープポリシリコン層318はコモン電圧Ｖcomと繋がっている。
【００２５】
加えて、シールドメタル層320は信号線308の両側でドープポリシリコン層318上方に配置されている。シールドメタル層320がピクセルの端に配置しているので、シールドメタル層320はピクセルの縁における周縁領域が引き起こす洩れを抑え、ドープポリシリコン層318と一緒になって蓄積容量素子310も形成している。さらに、蓄積容量素子310の領域がシールドメタル層320のカバー域と同じであるので、余分の領域を必要とせず、開口率が大幅に増加する。
【００２６】
図9には低温ポリシリコン薄膜トランジスタ液晶ディスプレー（LTPS TFT-LCD）の断面を図示している。LTPS TFT-LCDは、カラーフィルターアレイ基板400、液晶層500、TFTアレイ基板600を含む。シールドメタル層320が信号線308と重なっておらず、シールドメタル層320と信号線間の寄生容量が非常に抑えられることが、図9から明らかに分かる。
【００２７】
図10と図11を参照すると、図10は開口部のあるドープポリシリコン層を示し、図11は図10に関するLTPS TFT-LCDの断面を示している。ドープポリシリコン層318と信号線308間の寄生容量を更に抑えるために、ドープポリシリコン層318のパターンを決めるフォトマスクを修正し、開口部319を信号線308の下に位置合わせした状態でドープポリシリコン層318に形成している。このように開口部319を形成することにより、ドープポリシリコン層318と信号線308が重なる可能性を更に減少し、その結果、両者間の寄生容量が更に減少する。
【００２８】
【発明の効果】
上記により、本発明が提供する薄膜トランジスタ液晶ディスプレーのピクセル構成は、少なくとも次のような利点がある。
【００２９】
１．薄膜トランジスタ液晶ディスプレーのピクセル構造において、蓄積容量領域がシールドメタル層の覆う範囲と等しいので、開口率を大きく上げることができる。
【００３０】
２．薄膜トランジスタ液晶ディスプレーのピクセル構造において、シールドメタル層とドープポリシリコン層が構成する蓄積容量は、CLC：Cstが1:1〜1:4の範囲に容易に至るキャパシタンスCstをもつ。
【００３１】
３．薄膜トランジスタ液晶ディスプレーのピクセル構造において、カラーフィルター基板上に光を遮蔽するためのブラックマトリックスを必要としない。
【００３２】
４．本発明が提供する薄膜トランジスタ液晶ディスプレーのピクセル構造を製造するにあたって、顕著な製造コストの上昇なしで僅かな修正をフォトマスク上にするだけである。
【００３３】
ここで公開された本発明の仕様と実際を考慮することにより、本発明の別の実施例が当業者に生まれる。意図していることは、仕様や例は例示としてのみ考えられるべきものであり、本発明の適用範囲と精神を特許請求範囲で示している。
【００３４】
本発明のこれらの特徴は他の特徴と共に、図を参考にすることにより更に明らかになる。
【図面の簡単な説明】
【図１】従来の薄膜トランジスタ液晶ディスプレーのピクセル構造において、ピクセル電極と走査線からなる蓄積容量を示す平面図。
【図２】従来の薄膜トランジスタ液晶ディスプレーのピクセル構造において、ピクセル電極とコモン線からなる蓄積容量を示す平面図。
【図３】低温ポリシリコン薄膜トランジスタのアレイ基板の製造工程図である。
【図４】低温ポリシリコン薄膜トランジスタのアレイ基板の製造工程図である。
【図５】低温ポリシリコン薄膜トランジスタのアレイ基板の製造工程図である。
【図６】低温ポリシリコン薄膜トランジスタのアレイ基板の製造工程図である。
【図７】低温ポリシリコン薄膜トランジスタのアレイ基板の製造工程図である。
【図８】低温ポリシリコン薄膜トランジスタのアレイ基板の製造工程図である。
【図９】低温ポリシリコン薄膜トランジスタ液晶ディスプレーの断面図である。
【図１０】開口部のあるドープポリシリコン層の概略図である。
【図１１】図10に関する低温ポリシリコン薄膜トランジスタ液晶ディスプレーを示す断面である。
【符合の説明】
100     ピクセル
102     薄膜トランジスタ
102a    ゲート
102b    ソース／ドレーン域
104     ピクセル電極
106     走査線
106a    走査線
108     信号線
110     蓄積容量
112a    プラグ
112b    プラグ
200     ピクセル
202     薄膜トランジスタ
202a    ゲート
202b    ソース／ドレーン域
204     ピクセル電極
206     走査線
208     信号線
210     蓄積容量
212a    プラグ
212b    プラグ
216     コモン線
300     ピクセル
301     透明基板
302     薄膜トランジスタ
302a    ゲート
302b    ソース／ドレーン域
304     ピクセル電極
306     走査線
308     信号線
309     線
310     蓄積容量素子
312a    プラグ
312b    プラグ
314     プラグ
316a    プラグ
318     ドープポリシリコン層
319     開口部
320     シールドメタル層
322     誘電層
324     誘電層
326     誘電層
400     カラーフィルターアレイ基板
500     液晶層
・  アレイ基板
【図１】
0004141892.tif 000002
【図２】
0004141892.tif 000003
【図３】
0004141892.tif 000004
【図４】
0004141892.tif 000005
【図５】
0004141892.tif 000006
【図６】
0004141892.tif 000007
【図７】
0004141892.tif 000008
【図８】
0004141892.tif 000009
【図９】
0004141892.tif 000010
【図１０】
0004141892.tif 000011
【図１１】
0004141892.tif 000012