(57)【特許請求の範囲】
【請求項１】
原稿の画像を主走査方向に沿ったライン単位で読み取る読取手段と、
シェーディング板を読み取ったデータに基づいてシェーディング目標値を得るためのシェーディング補正値を作成する作成手段と、
前記作成手段により作成された前記シェーディング補正値を用いて、前記読取手段により読み取られた原稿の画像データに対してシェーディング補正を行うシェーディング補正手段と、
前記シェーディング補正手段によりシェーディング補正が行われた画像を複数ライン分記憶する記憶手段と、を有し、
前記作成手段は、前記シェーディング板の第１の位置における読み取りデータに基づいて、シェーディング補正値を作成し、
前記シェーディング補正手段は、前記第１の位置とは異なる前記シェーディング板の第２の位置を含む複数ライン分の読み取りデータに対して、前記作成されたシェーディング補正値を用いてシェーディング補正を行い、シェーディング補正された複数ライン分のデータを前記記憶手段に記憶させ、
前記記憶手段に記憶された複数ライン分のデータに、前記シェーディング目標値よりも明るい値を示すデータによる副走査方向のスジが含まれる場合、前記作成手段は、前記第２の位置における読み取りデータに基づいてシェーディング補正値を作成し、前記シェーディング補正手段は、前記作成されたシェーディング補正値に基づいて、前記読取手段により読み取られた原稿の画像に対してシェーディング補正を行うことを特徴とする画像読取装置。
【請求項２】
前記読取手段は、前記主走査方向に並んだ複数の光電変換素子を有することを特徴とする請求項１記載の画像読取装置。
【請求項３】
前記第２の位置は、前記主走査方向と直角をなす前記副走査方向において前記第１の位置とずれていることを特徴とする請求項２記載の画像読取装置。
【請求項４】
前記シェーディング板の第１の位置における読み取りデータに基づいて、シェーディング補正値を作成し、前記シェーディング板の第２の位置における読み取りデータに対して、前記作成されたシェーディング補正値を用いてシェーディング補正を行い、前記シェーディング補正されたデータが予め決められた値である場合に、前記作成手段は、前記第２の位置における読み取りデータに基づいてシェーディング補正値を作成し、前記シェーディング補正手段は、前記作成されたシェーディング補正値に基づいて、前記読取手段により読み取られた原稿の画像に対してシェーディング補正を行うことを特徴とする請求項１記載の画像読取装置。
【請求項５】
原稿の画像を主走査方向に沿ったライン単位で読み取る読取手段と、シェーディング板を読み取ったデータに基づいてシェーディング目標値を得るためのシェーディング補正値を作成する作成手段と、前記作成手段により作成された前記シェーディング補正値を用いて、前記読取手段により読み取られた原稿の画像データに対してシェーディング補正を行うシェーディング補正手段と、前記シェーディング補正手段によりシェーディング補正が行われた画像を複数ライン分記憶する記憶手段と、を有する画像読取装置の制御方法において、
前記シェーディング板の第１の位置における読み取りデータに基づいて、シェーディング補正値を作成するステップと、
前記第１の位置とは異なる前記シェーディング板の第２の位置を含む複数ライン分の読み取りデータに対して、前記作成されたシェーディング補正値を用いてシェーディング補正を行い、シェーディング補正された複数ライン分のデータを前記記憶手段に記憶させるステップと、
前記記憶手段に記憶された複数ライン分のデータに、前記シェーディング目標値よりも明るい値を示すデータによる副走査方向のスジが含まれる場合、前記第２の位置における読み取りデータに基づいてシェーディング補正値を作成し、前記作成されたシェーディング補正値に基づいて、前記読取手段により読み取られた原稿の画像に対してシェーディング補正を行うステップと、を有することを特徴とする画像読取装置の制御方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、画像読取装置、及び画像読取装置の制御方法に関し、特に、シェーディング板の読み取りデータに基づき補正値を求め、該補正値を使用して読み取りムラを補正するシェーディング補正機能を有した画像読取装置、及び画像読取装置の制御方法に関する。
【０００２】
【従来の技術】
図２は、従来の画像読取装置の概略構成を示す図である。
【０００３】
図２のように原稿照明ランプ２０１によって照明された原稿台ガラス２０３上に置かれた原稿２０４の画像は、第１ミラー２０５、第２ミラー２０６、第３ミラー２０７、レンズ２０８を介して光電変換素子ＣＣＤ２０９上に結像し、原稿２０４のラインイメージを読み取る。ＣＣＤ２０９は、主走査方向に並んだ複数の素子から構成される。原稿照明ランプ２０１と第１ミラー２０５は矢印方向に移動し、順次ラインイメージを読み取る。その際、第２ミラー２０６及び第３ミラー２０７も矢印方向に移動し、原稿面からＣＣＤ２０９までの距離（光路長）が一定となるように不図示の駆動系によって駆動される。
【０００４】
このような構成を持つ画像読取装置の読み取りシーケンスについて、以下に説明する。
【０００５】
オペレータによって、原稿台ガラス２０３上に原稿２０４が置かれ、スタートボタン等により、読み取りコマンドが入力されると、画像読取装置は、まずシェーディング補正処理を行なう。
【０００６】
シェーディング補正処理は、読み取り系、特に光学系の読み取りムラを補正する画像処理であり、照明系の照明ムラ、光学レンズの周辺光量落ち、ＣＣＤの画素毎の感度ムラを補正し、読み取り系の出力画像データにおける全画素データのダイナミックレンジが等しくなるようにするものである。
【０００７】
シェーディング補正処理の手順について、以下に説明する。
【０００８】
シェーディング補正は、図２に示す部材配置によって実施される。図２に示す部材配置において、不図示のＣＰＵからシェーディング補正実施のコマンドが入力されると、画像読取装置は、ランプ２０１を点灯させ、原稿台ガラス２０３に貼り付けられたシェーディング板２１１を照明する。照明されたシェーディング板２１１のイメージは、ラインイメージとして、第１ミラー２０５、第２ミラー２０６、第３ミラー２０７、レンズ２０８を介してＣＣＤ２０９によって読み取られる。
【０００９】
シェーディング板２１１には、あらかじめ決められた均一な白色濃度を有する塗料が塗布してあり、シェーディング板２１１の白色度が原稿２０４の基準白色を決定する。ＣＣＤ２０９から出力された信号の処理について、図３を参照して説明する。
【００１０】
図３は、ＣＣＤ２０９から出力された信号の信号処理回路を示すブロック図である。
【００１１】
ＣＣＤ２０９から出力されるアナログ画像信号は、ＣＣＤ２０９の先頭画素から順次１画素ずつデータが送出される。送出された画像データはアナログアンプ（ＡＭＰ）３０１に入力され、所定の増幅率によって信号増幅される。信号増幅された画像データはＡ／Ｄコンバータ３０２に入力され、０〜２５５の振幅範囲を有する８ビットのデジタル画像データに変換される。Ａ／Ｄコンバータ３０２の出力はシェーディング補正回路３０３に入力し、画像データの不均一性を補正された画像データに変換され、Ｉ／Ｆ回路３０４を介して、所定の画像フォーマットに変換されて画像読取装置の外部に出力される。
【００１２】
シェーディング板２１１のラインイメージは上記の信号処理回路によって順次信号処理されるが、シェーディング補正回路３０３へ入力される前の信号は、図４のようになっている。
【００１３】
図４は、シェーディング補正前のシェーディング板読み取りプロファイルを示す図である。図４中、横軸はＣＣＤ２０９の画素アドレスを示し、縦軸は０〜２５５までの信号レベルを示す。画素アドレスは、画像読取装置の解像度が６００dpiである場合に、Ａ３短辺方向の２９７ｍｍを読み取り可能な７５００画素としており、信号レベルは黒をデータ０とし、白をデータ２５５としている。
【００１４】
図４に示すように、シェーディング補正処理前のシェーディング板２１１の読み取りイメージはシェーディング板２１１が均一な白色度を有しているにも関わらず、データが均一になっていない。すなわち、例えばランプ２０１の照明ムラとレンズ２０８の周辺光量落ちとにより、１画素目近傍と７５００画素目近傍のデータが低くなっており、またＣＣＤ２０８の画素毎の感度ムラによって、図中Ａの画素やＢの画素のようにデータむらが生じている。画素Ａは感度が悪く、画素Ｂは感度が良いことを示している。
【００１５】
シェーディング補正処理は、上記の読み取りムラを補正する画像処理であり、シェーディング補正回路の構成を、図５を参照して説明する。
【００１６】
図５は、シェーディング補正回路の概略構成を示すブロック図である。
【００１７】
図５において５０１はスイッチ、５０２はラインメモリ、５０３は乗算器である。シェーディング補正を行う場合、まずスイッチ５０１が、不図示のＣＰＵによってＹ側に接続され、画像データがラインメモリ５０２に入力される。
【００１８】
ラインメモリ５０２は７５００アドレス×１６ビットの容量を有しており、ＣＣＤ２０９からの全画素データの取り込みができる。また、１６ビットのデータ幅を有しているので、１画素につき最高２５６回分の加算データを格納できる。スイツチ５０１がＹ側に倒されたとき、不図示のＣＰＵは図４に示したＣＣＤ２０９からのデータプロファイルをサンプリングする。不図示のＣＰＵが２５６回分の加算データをラインメモリにサンプリングできるように制御すれば、画像データの分散（Ｓ／Ｎ比）の影響を小さくすることができる。サンプリングが終了すると、不図示のＣＰＵは画素毎にシェーディング目標値に対するデータ補正値を算出する。例えば、シェーディング目標値を２４５とし、図４中の画素Ａの平均読み取り値が１６０であったとすると、画素Ａのデータ補正値は２４５／１６０＝１．５３となり、図４中の画素Ｂの平均読み取り値が２１０であったとすると、画素Ｂのデータ補正値は２４５／２１０＝１．１７となる。
【００１９】
全画素の補正値の算出が終了すると、不図示のＣＰＵは、画素毎の補正値をラインメモリ５０２に上書きする。その後、スイッチ５０１をＸ側に倒し、画像データが乗算器５０３に入力するよう制御する。乗算器５０３のもう一方の入力にはラインメモリ５０２の出力が接続され、ＣＣＤ２０９からの画素データが入力する毎に、該当する画素の補正データが乗算器５０３に入力する。従って、乗算器５０３からは、ＣＣＤ２０９の読み取りムラが補正された画像データが出力される。
【００２０】
図６にシェーディング板２１１を読み取った場合のシェーディング補正回路３０３の出力を示す。縦軸横軸の関係は図４と同じであり、シェーディング目標値は２４５としている。図から分かるように、読み取りデータが全画素とも２４５になっている。
【００２１】
画像読取装置が均一なハーフトーン原稿を読み取り、シェーディング補正処理を施した後、その読み取りデータに基づき複写装置によって複写を行ったとき得られる複写画像を、図７（ａ）に示す。
【００２２】
なお、このようなラインメモリを用いたシェーディング補正方法は、極めて一般的な手法であり、例えば、特開平１１−１８７２６３号公報においても「従来の技術」の項目でその手法が説明されている。
【００２３】
ところが、シェーディング板２１１には白色塗料が塗布されるため、塗料内にゴミが混入し、そのゴミがシェーディングポジションにあった場合、後述するように適正なシェーディング補正ができなくなる。また、シェーディング板２１１を原稿台ガラス２０３に貼り付ける際、シェーディング板２１１と原稿台ガラス２０３の間にゴミが混入することも考えられ、この場合にも適正なシェーディング補正ができなくなる。
【００２４】
図８は、シェーディングポジションにゴミが存在した場合のシェーディング前のデータプロファイルを示す図である。図８では画素Ｃの位置にゴミが存在していることを示している。
【００２５】
画素Ｃの位置にゴミが存在したまま、先に述べた手法でシェーディング補正値を作成すると、画素Ｃの読み取り値が１２０であるとした場合、画素Ｃの補正値は２４５／１２０＝２．０４になり、本来の補正値である２４５／２２０＝１．１１に比べて大きく異なってしまう。従って、均一なハーフトーン原稿を読み取り、こうした補正値を用いてシェーディング補正を行い、得られたデータに基づき複写装置によって複写を行うと、複写結果に、図７（ｂ）に示すような白スジ７１が発生してしまう。
【００２６】
この不具合を防止するために、シェーディング板２１１上のゴミを検出し、ゴミがない位置でシェーディング補正を実施するようにする手法が知られている。例えば、図５に示したラインメモリ５０２を流用して、データプロファイルをサンプリングした際、画素方向にエッジ強調処理等を施し、隣接する画素と注目画素とのデータ差が、あらかじめ決められたスライスレベルよりも大きければ、注目画素にゴミがあると判断し、シェーディングポジションをずらすようにする。スライスレベルは、図８に示す画素Ａや画素Ｂにはヒットせず、画素Ｃのような隣接画素と著しいレベル差があるものについてヒットするようにレベルを設定する。
【００２７】
【発明が解決しようとする課題】
しかしながら、上記のような、画像読取装置のラインメモリを流用して行うシェーディング板の従来のゴミ検知方法は、一律のスライスレベルによってゴミ判定を行うため、様々なタイプのデータプロファイルに対応して精度良くゴミ判定を行うすることは困難であり、そのため、ゴミがないのにゴミを検知したり、ゴミがあってもゴミを検知できない等の誤検知の可能性が大きいという問題があった。
【００２８】
なお、シェーディング補正値が決定されると、ラインメモリにはシェーディング補正値データが上書きされてしまい、データプロファイルは無くなってしまう。そのため、誤検知に気づいたとしても、シェーディング補正値の再決定を行うことは難しかった。
【００２９】
本発明はこのような問題点に鑑みてなされたものであって、精度良いゴミ検出を可能とする画像読取装置、及び画像読取装置の制御方法を提供することを目的とする。
【００３０】
【課題を解決するための手段】
上記目的を達成するために、請求項１記載の発明によれば、原稿の画像を主走査方向に沿ったライン単位で読み取る読取手段と、シェーディング板を読み取ったデータに基づいてシェーディング目標値を得るためのシェーディング補正値を作成する作成手段と、前記作成手段により作成された前記シェーディング補正値を用いて、前記読取手段により読み取られた原稿の画像データに対してシェーディング補正を行うシェーディング補正手段と、前記シェーディング補正手段によりシェーディング補正が行われた画像を複数ライン分記憶する記憶手段と、を有し、前記作成手段は、前記シェーディング板の第１の位置における読み取りデータに基づいて、シェーディング補正値を作成し、前記シェーディング補正手段は、前記第１の位置とは異なる前記シェーディング板の第２の位置を含む複数ライン分の読み取りデータに対して、前記作成されたシェーディング補正値を用いてシェーディング補正を行い、シェーディング補正された複数ライン分のデータを前記記憶手段に記憶させ、前記記憶手段に記憶された複数ライン分のデータに、前記シェーディング目標値よりも明るい値を示すデータによる副走査方向のスジが含まれる場合、前記作成手段は、前記第２の位置における読み取りデータに基づいてシェーディング補正値を作成し、前記シェーディング補正手段は、前記作成されたシェーディング補正値に基づいて、前記読取手段により読み取られた原稿の画像に対してシェーディング補正を行うことを特徴とする。
【００３１】
また、請求項５記載の画像読取装置の制御方法は、原稿の画像を主走査方向に沿ったライン単位で読み取る読取手段と、シェーディング板を読み取ったデータに基づいてシェーディング目標値を得るためのシェーディング補正値を作成する作成手段と、前記作成手段により作成された前記シェーディング補正値を用いて、前記読取手段により読み取られた原稿の画像データに対してシェーディング補正を行うシェーディング補正手段と、前記シェーディング補正手段によりシェーディング補正が行われた画像を複数ライン分記憶する記憶手段と、を有する画像読取装置の制御方法において、前記シェーディング板の第１の位置における読み取りデータに基づいて、シェーディング補正値を作成するステップと、前記第１の位置とは異なる前記シェーディング板の第２の位置を含む複数ライン分の読み取りデータに対して、前記作成されたシェーディング補正値を用いてシェーディング補正を行い、シェーディング補正された複数ライン分のデータを前記記憶手段に記憶させるステップと、前記記憶手段に記憶された複数ライン分のデータに、前記シェーディング目標値よりも明るい値を示すデータによる副走査方向のスジが含まれる場合、前記第２の位置における読み取りデータに基づいてシェーディング補正値を作成し、前記作成されたシェーディング補正値に基づいて、前記読取手段により読み取られた原稿の画像に対してシェーディング補正を行うステップと、を有することを特徴とする。
【００３３】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を参照して説明する。
【００３４】
（第１の実施の形態）
図１は、本発明に係る画像読取装置の第１の実施の形態におけるシェーディング補正回路の構成を示すブロック図である。なお、本発明に係る画像読取装置の構成は、図２、図３及び図５に示す従来の画像読取装置の構成と基本的に同じであるので、同一部分には同一の参照符号を付してその説明を省略する。
【００３５】
第１の実施の形態におけるシェーディング補正回路では、新たにラインメモリ１０１が乗算器５０３の出力端に接続される。ラインメモリ１０１は、例えば１画素８ビットで７５００画素の１ライン分の記憶容量を備えるようにする。
【００３６】
次に動作を説明する。
【００３７】
本発明に係る画像読取装置においては、オペレータによって読み取りコマンドが入力されると、まず、スイッチ５０１をＹ側に倒し、前述した従来のシェーディング補正値の作成を実行する。すなわち、シェーディング板２１１の第１のシェーディングポジションにおいて、シェーディング板２１１を読み取り、その結果、例えば図８に示したゴミを含むプロファイルがラインメモリ５０２に格納される。そして、このプロファイルを基にしてシェーディング補正値を作成し、ラインメモリ５０２に上書き保存する。
【００３８】
次に、画像読取装置は不図示の駆動回路により、シェーディング板２１１のシェーディングポジションを、第１のシェーディングポジションから第２のシェーディングポジションに移す。第２のシェーディングポジションは、例えば６００dpiの解像度を有する画像読取装置であれば、第１のシェーディングポジションから２画素分程度（約８４ｕｍ）ずらす。
【００３９】
そして、スイッチ５０１をＸ側に倒し、前記第２のシェーディングポジションにおいてシェーディング板２１１を読み取り、この読み取りプロファイルに対して、ラインメモリ５０２に格納されたシェーディング補正値を用いて、乗算器５０３が画素毎に乗算を行い、これによってシェーディング補正を行う。この結果得られる読み取りプロファイルをラインメモリ１０１に格納する。このとき得られる読み取りプロファイルは、第１のシェーディングポジションで得られたシェーディング板２１１の読み取りプロファイルが図８の状態であり、これを基に作成されたシェーディング補正値によりシェーディング補正を行った場合、図９のようになる。
【００４０】
すなわち、前記第１のシェーディングポジションにおいてシェーディング板２１１を読み取り、この読み取りプロファイルに対して、ラインメモリ５０２に格納されたシェーディング補正値を用いてシェーディング補正を行った場合に得られる読み取りプロファイルは、図６のようになり、Ｃ点のゴミが存在した画素も補正されて、他の画素と同様にシェーディング目標値２４５に補正されてしまう。
【００４１】
しかし、第１のシェーディングポジションにおけるＣ点にゴミが存在したために、過剰な値のシェーディング補正値が算出されており、このシェーディング補正値を用いて、ゴミが存在しない第２のシェーディングポジションにおける読み取りプロファイルを補正した場合、図９に示すように、Ｃ点の読み取りデータは、シェーディング目標値である２４５を上回り、リミット値である２５５に貼り付いてしまう。
【００４２】
そこで、ラインメモリ１０１に格納された、図９に示すような補正後読み取りプロファイルを基にして、シェーディング位置にゴミが存在する／しないを判別する。すなわち、リミット値２５５に貼り付いた画素の有無を判断し、貼り付いた画素があった場合は、第１のシェーディングポジションにゴミが存在すると判別する。なお、リミット値２５５に貼り付いた画素の有無を判断するのではなく、周囲の画素データに比べ値が異なる画素データがあるか否かに基づき、値が異なる画素データがあれば、第１のシェーディングポジションにゴミが存在すると判別するようにしてもよい。
【００４３】
なおまた、第２のシェーディングポジションにおいて、ゴミの存在を判別できなかった場合には、シェーディングポジションを更に第３、第４のシェーディングポジションへとずらして、同様のシーケンスを実行する。そして、いずれかのシェーディングポジションにおいて、ゴミの存在を判別できた場合、その判別できたシェーディングポジションの位置情報を不揮発性のバックアップ素子（例えばＥＥＰＲＯＭ）等に格納する。
【００４４】
これ以降は、シェーディング補正値を作成する度に、バックアップ素子からシェーディングポジションの位置情報を読み出し、この位置情報で示されるシェーディングポジションにおいてシェーディング補正値を作成し、ラインメモリ５０２に格納して、このシェーディング補正値を用いてシェーディング補正処理を実施するようにする。
【００４５】
なお、以上説明した処理は、不図示のＣＰＵによって実行されるようにする。
【００４６】
なおまた、シェーディング板２１１の読み取りプロファイルに対して、ラインメモリ５０２に格納されたシェーディング補正値を用いてシェーディング補正を行った場合に得られる読み取りプロファイルをラインメモリ１０１に格納した上で、ラインメモリ１０１からプロファイルを読み出し、これをホストコンピュータや画像読取装置の操作部等のディスプレイ部に表示するようにしてもよい。
【００４７】
上記実施の形態では、ラインメモリ１０１が１ライン分の記憶容量を備える場合について説明したが、ラインメモリの記憶できるライン数を増やして、判定精度を増すようにしてもよい。
【００４８】
例えば、ラインメモリ１０１に相当するラインメモリが４ライン分の記憶容量を備えた場合、該ラインメモリが、それぞれ読み取り位置（シェーディングポジション）が異なる４ライン分の読み取りプロファイルを、ゴミを含むシェーディングポジションで作成されたシェーディング補正値を用いてシェーディング補正を行って、その結果得られる読み取りプロファイルを格納可能である。ラインメモリには、例えば図１０のようなデータマップが格納される。
【００４９】
図１０は、４ライン分の記憶容量を備えるラインメモリを用いて、シェーディング板上の４つの異なるシェーディングポジションで得られた読み取りプロファイルをシェーディング補正した後のデータをマッピングした図である。
【００５０】
このデータマップでは、画素Ｃのデータはライン横断方向に全て２５５になっており、周囲の画素はほぼ２４５になっている。このデータマップから分かるように、画素Ｃのデータが明らかに異質のデータであることが明白である。このように複数ライン分のシェーディング補正後データが記憶可能であれば、ゴミのある画素が主走査方向と直角をなす副走査方向のライン状の白スジになってあらわれるので、白スジを検出する演算処理を行えば、１ライン分のラインメモリを用いてゴミ検知するよりも精度良い検知が可能である。
【００５１】
このような手法により、ゴミの無いシェーディングポジションを決定する場合は、もちろんメカ的な位置決定精度が高精度であることが望ましい。例えば、光学系を駆動する駆動手段が一般的なステッピングモータである場合は、ステップ角がなるべく小さな値のものを用いるほうが良い。あるいは、駆動系のギア比を調整し、１ステップあたりの光学系の移動距離を小さくとるようにするとよい。このように、メカ的に光学系の位置精度を向上させることによって、ゴミのないシェーディングポジションにおけるシェーディング補正値が得られ、正確なシェーディング補正を実現できる。
【００５２】
（第２の実施の形態）
第１の実施の形態では、シェーディング補正回路３０３内部にラインメモリ１０１を増設し、シェーディング板上のゴミ検出を実現したが、第２の実施の形態では、ラインメモリ１０１を増設することなく、ゴミ検出を実現するようにする。すなわち、画像読取装置がプリンタに直結するような構成の複写機では、プリンタ側にラインメモリが存在するので、それを流用することで、ラインメモリ１０１を増設せずに済む。
【００５３】
図１１は、プリンタ側の画像処理回路の構成を示すブロック図である。なお、第２の実施の形態における画像読取装置側の構成は、シェーディング補正回路３０３を除いて第１の実施の形態と同一であるので、第２の実施の形態の説明では、第１の実施の形態における画像読取装置の構成を流用する。第２の実施の形態におけるシェーディング補正回路は、第１の実施の形態におけるシェーディング補正回路３０３において、ラインメモリ１０１が存在しない構成となっている。
【００５４】
図１１において、１００１はＩ／Ｆ回路、１００２はｌｏｇ変換回路、１００３はエッジ強調回路、１００４はγ変換回路、１００５は２値化処理回路である。図３に示す画像読取装置側のＩ／Ｆ回路３０４からの画像信号はＩ／Ｆ回路１００１に入力する。ｌｏｇ変換回路１００２は、ＲＡＭ等のメモリで構成されたルックアップテーブルを含み、入力した輝度データを濃度データに変換する。ｌｏｇ変換回路１００２の出力はエッジ強調回路１００３に入力し、画像のエッジ部のコントラストを強調し、メリハリのある画像に変換する。エッジ強調回路１００３は例えば５×５画素のマトリックス演算回路で構成され、４ライン分のラインメモリを有している。エッジ強調回路１００３の出力はγ変換回路１００４に入力し、プリンタ部の濃度特性に合わせた画像データ出力となるようにデータ補正を行う。γ変換回路１００４もｌｏｇ変換回路１００２と同様、ＲＡＭ等のメモリで構成されたルックアップテーブルを含む。γ変換回路１００４の出力は２値化処理回路１００５に入力し、８ビットの多値データが２値データに変換される。近年は、誤差拡散処理法が採られることが多く、２値化する際に切り捨てられたり切り上げられたりする多値データの差分を保存しておき、隣接する画素データに差分を振り分け、濃度を保存している。データ差分の保存のために、２値化処理回路１００５も数ライン分のラインメモリを有している。
【００５５】
このように、プリンタ側の画像処理回路には数ライン分のラインメモリを有する回路が多数あり、第１の実施の形態のようなラインメモリ１０１を使用した画像読取装置におけるゴミ検知を実施する際に、一時的にいずれかのラインメモリを流用することが可能である。
【００５６】
例えば、図１１に示す２値化処理回路１００５のラインメモリを流用する場合を以下に説明する。
【００５７】
まず、ｌｏｇ変換回路１００２とγ変換回路１００４とにおける処理をスルー設定し、入力信号と同じ信号が出力するようにそれぞれ設定する。また、エッジ強調回路１００３ではエッジ強調がかからないように、マトリックスに入力するパラメータをレジスタに書き込む。このような処理を行えば、２値化処理回路１００５には、画像読取装置から出力されたデータが変形されることなくそのまま入力する。そこで、２値化処理回路１００５に備えられているラインメモリを、第１の実施の形態のラインメモリ１０１を使用するのと同じ方法により使い、画像読取装置におけるゴミ検知を実施する。
【００５８】
これにより、第１の実施の形態に比べ、ラインメモリ１０１を省くことができ、コストダウンがはかれる。
【００５９】
そして、ゴミ検知が終了した時点で、図１１に示した各回路の設定を正規の設定に戻して、通常の画像処理機能を有したプリンタ動作を行わせる。
【００６０】
なお、ゴミ検知は、生産工場での調整時やユーザ宅設置時に実施される調整項目に位置づけられるので、画像読取装置そのもののファーストコピータイム等のスペックに影響するものではない。
【００６１】
また、前述した各実施の形態の機能を実現するソフトウェアのプログラムコードを記憶した記憶媒体を、システムあるいは装置に供給し、そのシステムあるいは装置のコンピュータ（またはＣＰＵやＭＰＵ）が記憶媒体に格納されたプログラムコードを読み出して実行することによっても、本発明が達成されることは言うまでもない。
【００６２】
この場合、記憶媒体から読み出されたプログラムコード自体が、前述の各実施の形態の機能を実現することになり、そのプログラムコードを記憶した記憶媒体が本発明を構成することになる。
【００６３】
プログラムコードを供給するための記憶媒体として、例えば、フロッピィディスク、ハードディスク、光ディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、磁気テープ、不揮発性のメモリカード、ＲＯＭなどを用いることができる。
【００６４】
また、コンピュータが読み出したプログラムコードを実行することにより、前述した各実施の形態の機能が実現されるだけでなく、そのプログラムコードの指示に基づき、コンピュータ上で稼働しているＯＳなどが実際の処理の一部または全部を行い、その処理によって前述した各実施の形態の機能が実現される場合も、本発明に含まれることは言うまでもない。
【００６５】
さらに、記憶媒体から読み出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれた後、そのプログラムコードの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるＣＰＵなどが実際の処理の一部または全部を行い、その処理によって前述した各実施の形態の機能が実現される場合も、本発明に含まれることは言うまでもない。
【００６６】
【発明の効果】
以上詳述したように本発明によれば、シェーディング板の第１の位置における読み取りデータに基づいて、シェーディング補正値を作成し、第１の位置とは異なるシェーディング板の第２の位置における読み取りデータに対して、作成されたシェーディング補正値を用いてシェーディング補正を行い、シェーディング補正されたデータに、シェーディング目標値よりも明るい値を示すデータが含まれる場合、第２の位置における読み取りデータに基づいてシェーディング補正値を作成し、作成されたシェーティング補正値に基づいて、読取手段により読み取られた原稿の画像に対してシェーディング補正を行うので、シェーディング板にゴミが付着した場合でも、ゴミを避けたシェーディング位置を検出することができ、これによって、良好なシェーディング補正を実現でき、高品位な読み取り画像の提供が可能となる。
【図面の簡単な説明】
【図１】本発明に係る画像読取装置の第１の実施の形態におけるシェーディング補正回路の構成を示すブロック図である。
【図２】従来の画像読取装置の概略構成を示す図である。
【図３】ＣＣＤから出力された信号の信号処理回路を示すブロック図である。
【図４】シェーディング補正前のシェーディング板読み取りプロファイルを示す図である。
【図５】シェーディング補正回路の概略構成を示すブロック図である。
【図６】シェーディング板を読み取った場合のシェーディング補正回路の出力を示す図である。
【図７】画像読取装置が均一なハーフトーン原稿を読み取り、シェーディング補正処理を施した後、その読み取りデータに基づき複写装置によって複写を行ったとき得られる複写画像を示す図である。
【図８】シェーディングポジションにゴミが存在した場合のシェーディング前のデータプロファイルを示す図である。
【図９】ゴミがあるシェーディングポジションで得られるシェーディング補正値を用いて、ゴミがないシェーディングポジションで得られる読み取りプロファイルに対して、シェーディング補正を行った場合に得られる読み取りプロファイルを示す図である。
【図１０】４ライン分の記憶容量を備えるラインメモリを用いて、シェーディング板上の４つの異なるシェーディングポジションで得られた読み取りプロファイルをシェーディング補正した後のデータをマッピングした図である。
【図１１】第２の実施の形態におけるプリンタ側の画像処理回路の構成を示すブロック図である。
【符号の説明】
７１  白スジ
１０１  ラインメモリ
２０１  原稿照明ランプ
２０３  原稿ガラス台
２０４  原稿
２０５  第１ミラー
２０６  第２ミラー
２０７  第３ミラー
２０８  レンズ
２０９  ＣＣＤ
２１１  シェーディング板（明度基準板）
３０１  アナログアンプ
３０２  Ａ／Ｄコンバータ
３０３  シェーディング補正回路
３０４  Ｉ／Ｆ回路
５０１  スイツチ
５０２  ラインメモリ
５０３  乗算器（シェーディング補正手段）
１００１  Ｉ／Ｆ回路
１００２  ｌｏｇ変換回路
１００３  エッジ強調回路
１００４  γ変換回路
１００５  ２値化処理回路
【図１】
0004194210.tif 000002
【図２】
0004194210.tif 000003
【図３】
0004194210.tif 000004
【図４】
0004194210.tif 000005
【図５】
0004194210.tif 000006
【図６】
0004194210.tif 000007
【図７】
0004194210.tif 000008
【図８】
0004194210.tif 000009
【図９】
0004194210.tif 000010
【図１０】
0004194210.tif 000011
【図１１】
0004194210.tif 000012