(57)【特許請求の範囲】
【請求項１】
一導電型の半導体基板と、
少なくとも前記基板表面に積層され、その一部の領域がドレイン領域となる逆導電型のエピタキシャル層と、
前記基板と前記エピタキシャル層との間に形成される逆導電型の埋め込み層と、
前記エピタキシャル層に設けられたチャネル形成領域となる一導電型の拡散領域と、
前記エピタキシャル層に設けられたドレイン取り出し領域となる第１の逆導電型の拡散領域と、
前記一導電型の拡散領域と二重拡散構造を構成しソース領域となる第２の逆導電型の拡散領域と、
前記第１の逆導電型の拡散領域表面に設けられた前記第１の逆導電型の拡散領域より高濃度である第３の逆導電型の拡散領域と、
前記エピタキシャル層表面に多結晶シリコンからなるゲート電極と、
前記第３の逆導電型の拡散領域に対応する前記エピタキシャル層表面に設けられたドレイン電極と、
前記第２の逆導電型の拡散領域に対応する前記エピタキシャル層表面に設けられたソース電極とを具備し、
前記エピタキシャル層表面の所望の領域にはＬＯＣＯＳ酸化膜が形成されており、前記ＬＯＣＯＳ酸化膜は少なくとも勾配の異なる２つのバーズビーク形状部を有し、
前記ＬＯＣＯＳ酸化膜の前記ドレイン電極側に位置する前記バーズビーク形状部は、前記ＬＯＣＯＳ酸化膜の前記ソース電極側に位置する前記バーズビーク形状部より緩やかな勾配を有し、かつ大きく形成され、
前記第１の逆導電型の拡散領域は前記ＬＯＣＯＳ酸化膜の前記ドレイン電極側に位置するバーズビーク形状部下部領域で、前記バーズビーク形状部の酸化膜の薄い所では濃度が高く、前記酸化膜の厚い所では濃度が低くなる濃度勾配を有し、かつ、前記バーズビーク形状部の前記酸化膜の薄い所では拡散深さが深く、前記酸化膜の厚い所では拡散深さが浅く形成され、前記酸化膜が厚くなるにつれて拡散深さが浅くなっていくように形成されていることを特徴とするＭＯＳ半導体装置。
【請求項２】
前記第１の逆導電型の拡散領域の濃度勾配は電流通過方向に設けられることを特徴とする請求項１記載のＭＯＳ半導体装置。
【請求項３】
一導電型の半導体基板を準備し、前記基板表面に逆導電型の不純物を導入した後、前記基板上にエピタキシャル層を堆積し、前記基板と前記エピタキシャル層との境界面に埋め込み層を形成する工程と、
前記エピタキシャル層の所望の領域に勾配の異なるバーズビーク形状部を少なくとも２つ有するＬＯＣＯＳ酸化膜を形成し、
前記ＬＯＣＯＳ酸化膜のドレイン電極側に位置する前記バーズビーク形状部上から逆導電型の不純物をイオン注入しドレイン取り出し領域となる第１の逆導電型の拡散領域を形成する工程と、
前記エピタキシャル層表面にゲート酸化膜を形成した後、前記ゲート酸化膜上に多結晶シリコンからなるゲート電極を成する工程と、
前記エピタキシャル層にチャネル形成領域となる一導電型の拡散領域を形成した後、ソース領域となる第２の逆導電型の拡散領域を形成し、
ドレイン電極及びソース電極を形成する工程とを具備し、前記ＬＯＣＯＳ酸化膜の前記ドレイン電極側に位置する前記バーズビーク形状部は、前記ＬＯＣＯＳ酸化膜の前記ソース電極側に位置する前記バーズビーク形状部より緩やかな勾配を有し、かつ大きく形成されていることを特徴とするＭＯＳ半導体装置の製造方法。
【請求項４】
前記逆導電型の第１の拡散領域を形成するイオン注入工程は、前記ＬＯＣＯＳ酸化膜のバーズビーク形状部を利用し、不純物イオンが少なくとも前記バーズビーク形状部を通過する高加速イオン注入工程であることを特徴とする請求項３記載のＭＯＳ半導体装置の製造方法。
【請求項５】
前記ＬＯＣＯＳ酸化膜のバーズビーク形状部を形成する工程は、少なくとも２回のシリコン酸化膜形成工程により成り、少なくとも２種類の厚みを有する前記シリコン酸化膜を前記バーズビーク形成領域に形成し、前記シリコン酸化膜上にシリコン窒化膜を形成した後に、熱処理を与える事で成ることを特徴とする請求項３または請求項４記載のＭＯＳ半導体装置の製造方法。
【請求項６】
前記ゲート電極の少なくとも一部は前記ＬＯＣＯＳ酸化膜上に位置するように形成することを特徴とする請求項３記載のＭＯＳ半導体装置の製造方法。
【請求項７】
前記一導電型の拡散領域および前記第２の逆導電型の拡散領域を形成する工程は、前記ゲート電極をマスクとして二重拡散により形成することを特徴とする請求項３記載のＭＯＳ半導体装置の製造方法。
【請求項８】
前記第１の逆導電型の拡散領域の表面に前記第１の逆導電型の拡散領域より高濃度である第３の逆導電型の拡散領域を更に有し、前記第３の逆導電型の拡散領域は前記第２の逆導電型の拡散領域と同一工程で形成することを特徴とする請求項７記載のＭＯＳ半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明では、ＭＯＳトランジスタにおいて、勾配の異なるバーズビークを有するＬＯＣＯＳ酸化膜を形成し、バーズビークを介してドレイン取り出し領域の横方向への濃度勾配を形成することで、ドレイン電極側での電界緩和を実現することを目的とする。
【０００２】
【従来の技術】
近年、ＭＤやＣＤ等の携帯機器では、ＩＣの微細化による高集積化、能力向上、低消費電力等が要求されている。そして、下記に従来例として示すパワーＭＯＳトランジスタは、一般に携帯機器、例えば、ＭＤやＣＤ等のバッテリー駆動モータドライバーＩＣとして使用されている。そして、上記した開発テーマを目標に、日々研究・開発されている。
【０００３】
図１０は、従来におけるＮチャネル型ＭＯＳトランジスタ１の断面図を示したものである。
【０００４】
図示の如く、Ｐ−型の単結晶シリコン基板２上には、例えば、比抵抗０．１〜３．５Ω・ｃｍ、厚さ１．０〜６．０μｍのＮ−型のエピタキシャル層３が形成されている。そして、基板２およびエピタキシャル層３には、両者を貫通するＰ＋型分離領域４によってＮチャネル型ＭＯＳトランジスタ１を形成する島領域５が形成されている。そして、基板２とエピタキシャル層３との間にはＮ＋型の埋め込み層６が形成されている。
【０００５】
そして、島領域５のエピタキシャル層３には、チャネル形成領域としてのＰ−型の拡散領域７およびドレイン領域の取り出し領域となるＮ＋型の拡散領域８が形成されている。このＰ−型の拡散領域７には、ソース領域となるＮ＋＋型の拡散領域１０が形成されている。一方、Ｎ＋型の拡散領域８には、Ｎ＋＋型の拡散領域９が形成されている。
【０００６】
そして、エピタキシャル層３表面にはゲート電極１１、絶縁層１２等が形成される。絶縁層１２に形成されたコンタクトホールを介して、ドレイン電極１３およびソース電極１４が形成され、図１０に示したＮチャネル型ＭＯＳトランジスタ１が完成する。
【０００７】
【発明が解決しようとする課題】
図示の如く、従来のＭＯＳトランジスタ１では、ソース電極１４とドレイン電極１３との間にはＬＯＣＯＳ酸化膜１５が形成されていた。ソース電極１４側では、このＬＯＣＯＳ酸化膜１５上にはゲート電極１１の一部が重なるように形成されており、ゲート酸化膜への電界緩和を行っている。一方、ドレイン電極１３側では、ほぼＬＯＣＯＳ酸化膜１５のバーズビーク形状部１５１の下部領域までドレイン取り出し領域となるＮ＋型の拡散領域８が形成されていた。そして、従来でのＭＯＳトランジスタ１では、ドレイン電極１３にソース電極１４よりも高い電圧を印加した状態で、ゲート電極１１にある一定の電圧を印加する。そして、ゲート電極１１下部に位置するＰ−型の拡散領域７の表面層にＮ型のチャネル層を形成し駆動させていた。そして、ドレイン電極１３には高電圧が印加されることで、この領域には電界が集中していた。
【０００８】
しかしながら、ドレイン電極１３側のＮ＋型の拡散領域８において、ＬＯＣＯＳ酸化膜１５のバーズビーク形状部１５１の下部領域では、表面側と深部とでは不純物の濃度勾配が急な勾配となってしまう。そのため、Ｐ−型の拡散領域７とエピタキシャル層３との境界から広がる空乏層がＮ＋＋型の拡散領域１１近傍まで広がる。その結果、バーズビーク形状部１５１の下部領域では、この空乏層とＮ＋＋型の拡散領域１１との境界部に上述の電界が集中してしまうという問題があった。
【０００９】
また、従来でのＭＯＳトランジスタ１では、ＬＯＣＯＳ酸化膜１５の下部領域のエピタキシャル層３がドレイン領域となるが、この部分における寄生抵抗Ｒ１が高く、ＭＯＳトランジスタ１のＯＮ時における寄生抵抗が増大するという問題があった。
【００１０】
【課題を解決するための手段】
本発明は、上記した従来の課題に鑑みてなされたもので、本発明であるＭＯＳ半導体装置では、一導電型の半導体基板と、少なくとも前記基板表面に積層され、その一部の領域がドレイン領域となる逆導電型のエピタキシャル層と、前記基板と前記エピタキシャル層との間に形成される逆導電型の埋め込み層と、前記エピタキシャル層にドレイン取り出し領域となる第１の逆導電型の拡散領域と、前記エピタキシャル層にチャネル形成領域となる一導電型の拡散領域と、前記一導電型の拡散領域と二重拡散構造を構成しソース領域となる第２の逆導電型の拡散領域と、前記エピタキシャル層表面に多結晶シリコンからなるゲート電極とを具備し、前記エピタキシャル層表面の所望の領域にはＬＯＣＯＳ酸化膜が形成されており、前記ＬＯＣＯＳ酸化膜は少なくとも勾配の異なる２つのバーズビーク形状部を有し、前記第１の逆導電型の拡散領域は前記ＬＯＣＯＳ酸化膜のバーズビーク形状部下部領域で濃度勾配を有し、かつ、拡散深さに勾配を有して形成されていることを特徴とする。
【００１１】
また、上記した課題を解決するために、本発明のＭＯＳ半導体装置の製造方法では、一導電型の半導体基板を準備し、前記基板表面に逆導電型の不純物を導入した後、前記基板上にエピタキシャル層を堆積し、前記基板と前記エピタキシャル層との境界面を挟むように埋め込み層を形成する工程と、前記エピタキシャル層の所望の領域に勾配の異なるバーズビーク形状部を少なくとも２つ有するＬＯＣＯＳ酸化膜を形成し、前記ＬＯＣＯＳ酸化膜のバーズビーク形状部上から逆導電型の不純物をイオン注入しドレイン取り出し領域となる第１の逆導電型の拡散領域を形成する工程と、前記エピタキシャル層表面にゲート酸化膜を形成した後、前記ゲート酸化膜上に多結晶シリコンからなるゲート電極を成する工程と、前記エピタキシャル層にチャネル形成領域となる一導電型の拡散領域を形成した後、ソース領域となる第２の逆導電型の拡散領域を形成する工程とを具備することを特徴とする。
【００１２】
【発明の実施の形態】
以下に、本発明の実施の形態について図面を参照しながら詳細に説明する。
【００１３】
図１は、本実施の形態におけるＮチャネル型ＭＯＳトランジスタ２１の断面図の実施例である。
【００１４】
図示の如く、Ｐ−型の単結晶シリコン基板２２上には、例えば、比抵抗０．１〜３．５Ω・ｃｍ、厚さ１．０〜６．０μｍのＮ−型のエピタキシャル層２３が形成されている。そして、基板２２およびエピタキシャル層２３には、両者を貫通するＰ＋型の分離領域２４によって島領域２５が形成されている。本実施の形態では、島領域２５のみを図示しているが、その他複数の島領域が形成され、例えば、同様にＮチャネル型のＭＯＳトランジスタ、Ｐチャネル型のＭＯＳトランジスタ、ＮＰＮ型のトランジスタ等が形成されている。
【００１５】
この分離領域２４は、基板２２表面から上下方向に拡散した第１の分離領域２６およびエピタキシャル層２３の表面から拡散した第２の分離領域２７から成る。そして、両者が連結することでエピタキシャル層２３を島状に分離する。また、Ｐ＋型分離領域２４上には、ＬＯＣＯＳ酸化膜２８が形成されていることで、より素子間分離が成される。以下、本発明であるＮチャネル型ＭＯＳトランジスタ２１の構造について説明する。
【００１６】
図示の如く、基板２２上にはＮ−型のエピタキシャル層２３が形成されている。この基板２２とエピタキシャル層２３との間には、その境界面を挟むようにＮ＋型の埋め込み層２９が形成されている。そして、エピタキシャル層２３には、チャネル形成領域となるＰ−型の拡散領域３０およびドレイン取り出し領域となるＮ＋型の拡散領域３１が形成されている。Ｐ−型の拡散領域３０には、ソース領域となるＮ＋＋型の拡散領域３３が二重拡散構造で形成されている。一方、ドレイン取り出し領域となるＮ＋型の拡散領域３１には、Ｎ＋＋型の拡散領域３２が形成されている。
【００１７】
そして、エピタキシャル層２３上には、ソース電極３８とドレイン電極３７との間にＬＯＣＯＳ酸化膜２８が形成され、一方、その他の領域にはシリコン酸化膜３４が形成されている。このシリコン酸化膜３４はゲート電極３５下部領域ではゲート酸化膜としての役割を担う。そして、ゲート酸化膜およびＬＯＣＯＳ酸化膜２８の一部には、例えば、多結晶シリコン（ポリシリコン）より成るゲート電極３５が形成されている。
【００１８】
そして、ゲート電極３５を覆うようにシリコン酸化膜が形成され、エピタキシャル層２３表面には絶縁層３６が形成されている。この絶縁層３６には外部電極用のコンタクトホールが形成され、このコンタクトホールを介してドレイン電極３７およびソース電極３８が、例えば、アルミニウム（Ａｌ）により形成されている。この構造により、図示の如きＭＯＳトランジスタ２１が完成する。
【００１９】
そして、本発明のＭＯＳトランジスタ２１における特徴としては、ドレイン電極３７とソース電極３８との間のエピタキシャル層２３に少なくとも２つの異なる勾配からなるバーズビーク形状部２８１、２８２を有するＬＯＣＯＳ酸化膜２８を形成する。そして、ドレイン取り出し領域となるＮ＋型の拡散領域３１は、このバーズビーク形状部２８１を利用して形成されていることである。
【００２０】
具体的には、図示の如く、ＬＯＣＯＳ酸化膜２８のドレイン電極３７側に位置するバーズビーク形状部２８１は、緩やかな勾配を有し、かつ、大きく形成されている。一方、ＬＯＣＯＳ酸化膜２８のソース電極３８側に位置するバーズビーク形状部２８１は、急な勾配を有し、かつ、小さく形成されている。つまり、図１に示す断面図では、ＬＯＣＯＳ酸化膜２８はドレイン電極３７側とソース電極３８側では異なる勾配よりなるバーズビーク形状部２８１、２８２を有している。そして、詳細は製造方法で後述するが、ドレイン取り出し領域となるＮ＋型の拡散領域３１は、Ｎ型の不純物イオンがバーズビーク形状部２８１を通過して形成されている。そのことで、バーズビーク形状部２８１の下部領域でのＮ＋型の拡散領域３１の不純物濃度分布は、バーズビーク形状部２８１の勾配と同様に緩やかな濃度勾配を有して形成されている。更に、Ｎ＋型の拡散領域３１は、ＬＯＣＯＳ酸化膜２８の底部に位置するエピタキシャル層２３表面にも、低濃度であるが形成されている。
【００２１】
つまり、本発明のＭＯＳトランジスタ２１において、ドレイン取り出し領域となるＮ＋型の拡散領域３１は、特に、その表面領域において電流通過方向に不純物の濃度勾配を有して形成されている。ＬＯＣＯＳ酸化膜２８間のドレイン電極３７とコンタクトする領域では、Ｎ＋＋型の拡散領域３２が形成されることで、高濃度なＮ型の領域を形成している。一方、ＬＯＣＯＳ酸化膜２８底部のエピタキシャル層２３表面では、逆に、不純物がほとんどイオン注入されず低濃度なＮ型の領域を形成している。そして、本発明の特徴であるように、バーズビーク形状部２８１底部のエピタキシャル層２３表面では、バーズビーク形状部２８１の酸化膜の厚みの差を利用して不純物のイオン注入量に変化を設けている。そのことで、バーズビーク形状部２８１の下部領域での不純物濃度は、バーズビーク形状部２８１の勾配と同様にほぼ均一な濃度勾配により形成されることとなる。
【００２２】
また、図示の如く、Ｎ＋型の拡散領域３１は、ＬＯＣＯＳ酸化膜２８の形成部と形成されていない部分では、不純物のイオン注入深さも異なる。そのことで、Ｎ＋型の拡散領域３１は、均一な拡散深さで形成されず、ＬＯＣＯＳ酸化膜２８のバーズビーク形状部２８１で勾配を有するように形成されている。
【００２３】
上述の如く、本発明のＭＯＳトランジスタ２１は、高電圧が印加されるドレイン電極３７側のドレイン取り出し領域となるＮ＋型の拡散領域３１の構造に特徴がある。つまり、Ｎ＋型の拡散領域３１は、ＬＯＣＯＳ酸化膜２８のバーズビーク形状部２８１の下部領域で緩やかな濃度勾配を有して、ＬＯＣＯＳ酸化膜２８の底部まで形成されている。そのことで、以下に説明する効果を得ることができる。
【００２４】
先ず、第１の効果としては、本発明のＭＯＳトランジスタ２１では、ドレイン電極３７に高電圧が印加されることでこの領域に電界が集中するが、この電界をＬＯＣＯＳ酸化膜２８のバーズビーク形状部２８１の下部領域で均等に緩和することができる。これは、上述の如く、Ｎ＋型の拡散領域３１はＬＯＣＯＳ酸化膜２８のバーズビーク形状部２８１下部領域で緩やかな濃度勾配を有する。そのことで、従来のＭＯＳトランジスタ１（図１０参照）の構造のように、Ｎ＋＋型の拡散領域３２の近傍領域に低濃度領域が形成されることはない。つまり、本発明のＭＯＳトランジスタ２１では、ＬＯＣＯＳ酸化膜２８のバーズビーク形状部２８１下部領域では、Ｎ＋＋型の拡散領域３２の近傍まで空乏層が広がることを抑制することができる。その結果、ＬＯＣＯＳ酸化膜２８のバーズビーク形状部２８１下部領域での濃度勾配を有する領域により、ドレイン電極に高電圧が印加されることによる電界を均等に分散することができる。そして、従来のＭＯＳトランジスタ構造でのドレイン電極とコンタクトするＮ＋＋型の拡散領域近傍での電界集中を緩和することができる。
【００２５】
尚、本発明のＭＯＳトランジスタ２１では、ＬＯＣＯＳ酸化膜２８のバーズビーク形状部２８１下部領域では多少空乏層形成領域が減少するが、耐圧特性には特に影響はない。むしろ、上述の如く、ＭＯＳトランジスタ２１の耐圧特性を維持し、かつ、電界緩和を図れることに特徴を有する。
【００２６】
次に、第２の効果としては、本発明のＭＯＳトランジスタ２１では、Ｐ−型の拡散領域３０とＮ＋型の拡散領域３１との間のエピタキシャル層２３をドレイン領域として利用している。そして、この領域に低濃度であるがＮ＋型の拡散領域３１を形成していることで、ドレイン領域における寄生抵抗を低減することができる。これは、上述の如く、Ｎ＋型の拡散領域３１は、ＬＯＣＯＳ酸化膜２８底部のエピタキシャル層２３表面では、不純物がほとんどイオン注入されず低濃度なＮ型領域を形成している。そのことで、ドレイン領域となるエピタキシャル層２３の不純物濃度を高くすることができ、この領域での寄生抵抗を低減することができる。その結果、ＭＯＳトランジスタ２１自体の寄生抵抗も低減することができ、ＭＯＳトランジスタ２１のスイッチング時におけるＯＮ抵抗を低減することができる。
【００２７】
その他のＭＯＳトランジスタ２１の特徴としては、ＬＯＣＯＳ酸化膜２８の一部と重なるようにゲート電極３５を形成していることにある。そのことで、高電圧が印加されることで電界緩和が必要とされるドレイン電極３７側では、ＬＯＣＯＳ酸化膜２８によりシリコン酸化膜が厚く形成されている。その結果、この領域では電界緩和を図ることができる。一方、ソース電極３８側では、ゲート電極３５に印可された電圧が伝わるように薄いシリコン酸化膜３４が形成されている。その結果、ゲート電極３５下部に位置するＰ−型の拡散領域３０にＮ型のチャネル領域を形成しやすい構造となっている。
【００２８】
尚、本発明は本実施の形態のみに限定する必要はなく、その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【００２９】
次に、図２〜図９を参照にして、図１に示した本発明の実施の形態であるＮチャネル型ＭＯＳトランジスタ２１の製造方法について、以下に説明する。尚、以下の説明では、図１に示したＭＯＳトランジスタの構造で説明した各構成要素と同じ構成要素には同じ符番を付すこととする。
【００３０】
先ず、図２に示す如く、Ｐ−型の単結晶シリコン基板２２を準備し、この基板２２の表面を熱酸化して全面にシリコン酸化膜を、例えば、０．０３〜０．０５μｍ程度形成する。その後、公知のフォトリソグラフィ技術によりＮ＋型の埋め込み層２９を形成する部分に開口部が設けられたフォトレジストを選択マスクとして形成する。そして、Ｎ型不純物、例えば、リン（Ｐ）を加速電圧２０〜６５ｋｅＶ、導入量１．０×１０13〜１．０×１０15／ｃｍ2でイオン注入し、拡散する。その後、フォトレジストを除去する。
【００３１】
次に、図３に示す如く、図２において形成したシリコン酸化膜を利用し、公知のフォトリソグラフィ技術により分離領域２４の第１の分離領域２６を形成する部分に開口部が設けられたフォトレジストを選択マスクとして形成する。そして、Ｐ型不純物、例えば、ホウ素（Ｂ）を加速電圧６０〜１００ｋｅＶ、導入量１．０×１０13〜１．０×１０15／ｃｍ2でイオン注入し、拡散する。その後、フォトレジストを除去する。
【００３２】
次に、図４に示す如く、図２において形成したシリコン酸化膜を全て除去し、基板２２をエピタキシャル成長装置のサセプタ上に配置する。そして、ランプ加熱によって基板２２に、例えば、１０００℃程度の高温を与えると共に反応管内にＳｉＨ2Ｃｌ2ガスとＨ2ガスを導入する。そのことにより、基板２２上に、例えば、比抵抗０．１〜３．５Ω・ｃｍ、厚さ１．０〜６．０程度のエピタキシャル層２３を成長させる。その後、エピタキシャル層２３の表面を熱酸化してシリコン酸化膜を、例えば、０．０３〜０．０５μｍ程度形成する。その後、公知のフォトリソグラフィ技術により分離領域２４の第２の分離領域２７を形成する部分に開口部が設けられたフォトレジストを選択マスクとして形成する。そして、Ｐ型不純物、例えば、ホウ素（Ｂ）を加速電圧６０〜１００ｋｅＶ、導入量１．０×１０13〜１．０×１０15／ｃｍ2でイオン注入し、拡散する。その後、フォトレジストを除去する。
【００３３】
次に、図５（Ａ）、（Ｂ）に示す如く、エピタキシャル層２３の所望の領域にＬＯＣＯＳ酸化膜２８を形成する。先ず、図５（Ａ）に示す如く、エピタキシャル層２３表面にＬＯＣＯＳ酸化膜２８の傾斜の緩いバーズビーク部２８１を形成する部分にのみ第１のシリコン酸化膜３９を形成する。その後、第１のシリコン酸化膜３９上を含め、エピタキシャル層２３表面上に第２のシリコン酸化膜４０を形成する。この工程により、エピタキシャル層２３表面には厚いシリコン酸化膜の部分と薄いシリコン酸化膜の部分との２種類の厚さのシリコン酸化膜が形成されることとなる。その後、図示の如く、第２のシリコン酸化膜４０上にシリコン窒化膜４１を、例えば、０．０５〜０．２μｍ程度形成した後、ＬＯＣＯＳ酸化膜２８を形成する部分に開口部が設けられるようにシリコン窒化膜４１を選択的に除去する。
【００３４】
そして、図５（Ｂ）に示す如く、このシリコン窒化膜４１をマスクとして用い、第１および第２のシリコン酸化膜３９、４０上から、例えば、８００〜１２００℃程度でスチーム酸化で酸化膜付けを行う。そして、同時に、基板２２全体に熱処理を与えＬＯＣＯＳ酸化膜２８を形成する。このとき、第１および第２のシリコン酸化膜３９、４０が重なり厚く形成された部分には、特に、酸化膜の食い込みが生じる。その結果、シリコン酸化膜が厚く形成された部分のＬＯＣＯＳ酸化膜２８には、傾斜の緩い、大きいバーズビーク２８１が形成される。つまり、図示した断面での本実施の形態のＬＯＣＯＳ酸化膜２８では、左右が非対称であるＬＯＣＯＳ酸化膜２８となる。また、特に、Ｐ＋型分離領域２４上にはＬＯＣＯＳ酸化膜２８を形成することで、より素子間分離が成される。
【００３５】
ここで、ＬＯＣＯＳ酸化膜２８は、平坦部では、例えば、厚さ０．５〜１．０μｍ程度に形成される。尚、この工程で、Ｐ＋型の第２の分離領域２７が同時に拡散され、第１および第２の分離領域が連結し、Ｐ＋型の分離領域２４が形成される。
【００３６】
次に、図６に示す如く、エピタキシャル層２３表面にシリコン酸化膜３４を、例えば、０．０１〜０．２０μｍ程度形成する。そして、このシリコン酸化膜３４をゲート電極３５下部ではゲート酸化膜として用いる。そして、公知のフォトリソグラフィ技術によりＮ＋型の拡散領域３１を形成する部分に開口部が設けられたフォトレジストを選択マスクとして形成する。そして、Ｎ型不純物、例えば、リン（Ｐ）を高加速電圧１００〜２００ｋｅＶ、導入量１．０×１０13〜１．０×１０15／ｃｍ2でイオン注入し、拡散する。その後、フォトレジストを除去する。この工程により、Ｎ＋型の不純物はＬＯＣＯＳ酸化膜２８のバーズビーク部２８１にも注入され、この時、バーズビーク部２８１の酸化膜の厚みにより、不純物の注入量に変化が生じる。つまり、本実施の形態では、バーズビーク部２８１を不純物イオンが通過するように、高加速電圧でイオン注入を行うことに特徴がある。そして、バーズビーク部２８１の酸化膜の薄い所では多量に不純物が注入され、一方、酸化膜の厚い所では不純物の注入量が少なくなる。このことで、ＬＯＣＯＳ酸化膜２８のバーズビーク部２８１の下部領域におけるＮ＋型の不純物濃度は、従来の構造と比較して、不純物の濃度勾配が緩やかとなるように形成される。この結果、本発明のＭＯＳトランジスタ２１構造の説明で上述した効果を得ることができる構造が実現される。
【００３７】
次に、図７に示す如く、図６において形成したシリコン酸化膜３４上にポリシリコン膜を、例えば、０．２〜０．３μｍ程度堆積させる。その後、このポリシリコン膜に、Ｎ型不純物、例えば、リン（Ｐ）を加速電圧２０〜６５ｋｅＶ、導入量１．０×１０13〜１．０×１０15／ｃｍ2でイオン注入する。そして、ゲート電極３５形成領域以外のポリシリコン膜を公知のフォトリソグラフィ技術により除去する。
【００３８】
その後、図示の如く、図６において形成したシリコン酸化膜３４を利用し、公知のフォトリソグラフィ技術によりＰ−型の拡散領域３０を形成する部分に開口部が設けられたフォトレジストを選択マスクとして形成する。そして、Ｐ型不純物、例えば、ホウ素（Ｂ）を加速電圧６０〜１００ｋｅＶ、導入量１．０×１０13〜１．０×１０15／ｃｍ2でイオン注入し、拡散する。その後、フォトレジストを除去する。このとき、ゲート電極３５をマスクとして利用することで、より正確にイオン注入を行うことができる。また、この工程において、Ｎ＋型の拡散領域３１が同時に拡散される。
【００３９】
次に、図８に示す如く、図６において形成したシリコン酸化膜３４を利用し、公知のフォトリソグラフィ技術によりＮ＋＋型の拡散領域３２、３３を形成する部分に開口部が設けられたフォトレジストを選択マスクとして形成する。そして、Ｎ型不純物、例えば、リン（Ｐ）を加速電圧２０〜６５ｋｅＶ、導入量１．０×１０13〜１．０×１０15／ｃｍ2でイオン注入し、拡散する。その後、フォトレジストを除去する。この工程により、Ｐ−型の拡散領域３０が同時に拡散される。
【００４０】
次に、図９に示す如く、エピタキシャル層２３上等に、例えば、全面に絶縁層３６としてＢＰＳＧ（Ｂｏｒｏｎ  Ｐｈｏｓｐｈｏ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）膜、ＳＯＧ（Ｓｐｉｎ  Ｏｎ  Ｇｌａｓｓ）膜等を堆積する。その後、公知のフォトリソグラフィ技術により外部電極形成用のコンタクトホールを形成する。
【００４１】
最後に、絶縁層３６に形成したコンタクトホールを介して、例えば、Ａｌから成るドレイン電極３７およびソース電極３８を形成し、図１に示したＮチャネル型ＭＯＳトランジスタ２１が完成する。
【００４２】
尚、上述した本実施の形態では、Ｎチャネル型ＭＯＳトランジスタのみが形成される場合について述べたが、その他の島領域に同様にＮチャネル型ＭＯＳトランジスタ、ＮＰＮトランジスタ等を同時に形成することができる。その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【００４３】
【発明の効果】
本発明によれば、第１に、ＭＯＳ半導体装置では、ドレイン取り出し領域となるＮ＋型の拡散領域は、ＬＯＣＯＳ酸化膜のバーズビーク形状部の下部領域で緩やかな濃度勾配を有する。そのことで、ドレイン電極と直接コンタクトし、かつ、この拡散領域に形成されるＮ＋＋型の拡散領域の近傍まで空乏層が広がることを抑制することができる。その結果、高電圧が印加されるＭＯＳ半導体装置のドレイン電極の近傍領域では、この領域での濃度勾配により空乏層の広がりを抑制することできる。そして、本発明のＭＯＳ半導体装置では耐圧特性を維持しつつ、上記電界をバーズビーク部下部領域での緩やかな濃度勾配により均等に分散することができる。
【００４４】
第２に、本発明のＭＯＳ半導体装置では、ドレイン領域として利用する低濃度のエピタキシャル層に、低濃度であるがＮ＋型の拡散領域を形成することに特徴がある。そのことで、ドレイン領域となるエピタキシャル層の不純物濃度を高くすることができ、この領域での寄生抵抗を低減することができる。その結果、ＭＯＳトランジスタ自体の寄生抵抗も低減することができ、ＭＯＳ半導体装置のスイッチング時におけるＯＮ抵抗を低減することができる。
【００４５】
第３に、本発明のＭＯＳ半導体装置の製造方法では、少なくとも２回のシリコン酸化膜の堆積工程を用いることで、少なくとも勾配の異なる２つのバーズビーク部を有するＬＯＣＯＳ酸化膜を形成することに特徴を有する。そのことで、この下部領域に形成されるＮ＋型の拡散領域に緩やかな濃度勾配を有して形成することができる。
【００４６】
第４に、本発明のＭＯＳ半導体装置の製造方法では、ドレイン電極側では、ＬＯＣＯＳ酸化膜のバーズビーク部を通過して不純物イオンを注入することに特徴を有する。そのことで、特に、バーズビーク部の下部領域では、酸化膜の厚みの差を利用して、不純物濃度に緩やかな濃度勾配を有するＮ＋型の拡散領域を形成することができる。その結果、ＭＯＳ半導体装置では、耐圧特性の維持した状態での電界緩和、ＯＮ抵抗の低減等の種々の効果を得ることができる。
【図面の簡単な説明】
【図１】本発明のＭＯＳ半導体装置を説明する断面図である。
【図２】本発明のＭＯＳ半導体装置の製造方法を説明する断図面である。
【図３】本発明のＭＯＳ半導体装置の製造方法を説明する断図面である。
【図４】本発明のＭＯＳ半導体装置の製造方法を説明する断図面である。
【図５】本発明のＭＯＳ半導体装置の製造方法を説明する断図面である。
【図６】本発明のＭＯＳ半導体装置の製造方法を説明する断図面である。
【図７】本発明のＭＯＳ半導体装置の製造方法を説明する断図面である。
【図８】本発明のＭＯＳ半導体装置の製造方法を説明する断図面である。
【図９】本発明のＭＯＳ半導体装置の製造方法を説明する断図面である。
【図１０】従来のＭＯＳ半導体装置を説明する断図面である。
【図１】
0004166031.tif 000002
【図２】
0004166031.tif 000003
【図３】
0004166031.tif 000004
【図４】
0004166031.tif 000005
【図５】
0004166031.tif 000006
【図６】
0004166031.tif 000007
【図７】
0004166031.tif 000008
【図８】
0004166031.tif 000009
【図９】
0004166031.tif 000010
【図１０】
0004166031.tif 000011