(57)【特許請求の範囲】
【請求項１】
電源と接続され、所定の上限電圧と下限電圧との間を動作範囲とする負荷に電力供給を行う電源装置であって、
容量性素子と；前記電源と前記容量性素子との間に設けられ、前記容量性素子を充電可能な第１給電手段と；前記容量性素子の充電電圧を検出する電圧検出手段と；前記容量性素子と負荷との間に設けられた第１スイッチ手段と；前記電源と接続される第２給電手段と；この第２給電手段と前記負荷との間に設けられた第２スイッチ手段と；前記容量性素子の充電電圧に基づいて前記第１給電手段、前記第２給電手段、前記第１スイッチ手段及び前記第２スイッチ手段を制御する制御手段と；を備えており、
前記制御手段は、
前記第１スイッチ手段及び前記第２スイッチ手段に接続し、前記容量性素子の充電電圧が前記下限電圧になったか否かを判別する下限電圧検出手段と、同充電電圧が前記上限電圧になったか否かを判別する上限電圧検出手段とを有し、
前記容量性素子の充電電圧が前記下限電圧未満であれば、前記第１スイッチ手段をオフ、前記第２スイッチ手段をオンし、前記第1給電手段を動作させて前記容量性素子への充電を行なわせるとともに、前記第２給電手段を動作させて前記負荷への給電を行なうこと、
前記容量性素子の充電電圧が前記下限電圧以上であれば、前記第１スイッチ手段をオン、前記第2スイッチ手段をオフし、前記第２給電手段の動作を停止させて前記負荷との接続を該第２給電手段から前記容量性素子に切り替えること、及び、
前記容量性素子の充電電圧が前記上限電圧を超えたら、前記第1給電手段の動作を停止させ、以降、前記容量性素子の充電電圧が前記下限電圧未満になるまで、該第１給電手段の停止状態を維持すること、
を特徴とする電源装置。
【請求項２】
請求項１記載の電源装置において、前記第１給電手段はＤＣ／ＤＣコンバータで構成され、前記制御手段からの動作指令信号に基づいて給電動作を行なって電源からの電力を前記負荷へ供給することを特徴とする電源装置。
【請求項３】
請求項１記載の電源装置において、前記第２給電手段はＤＣ／ＤＣコンバータで構成され、前記制御手段による動作指令信号に基づいて給電動作することを特徴とする電源装置。
【請求項４】
電源と接続され、所定の上限電圧と下限電圧との間を動作範囲とする負荷に電力供給を行う電源装置であって、
容量性素子と；前記電源と前記容量性素子との間に設けられ、前記容量性素子を充電可能な第１給電手段と；前記容量性素子の充電電圧を検出する電圧検出手段と；前記容量性素子と負荷との間に設けられた第１スイッチ手段と；前記容量性素子の充電電圧に基づいて前記第１給電手段及び前記第１スイッチ手段を制御する制御手段と；を備えており、
前記制御手段は、
前記容量性素子の充電電圧が前記下限電圧になったか否かを検出する下限電圧検出手段と、
前記容量性素子の充電電圧が前記上限電圧になったか否かを検出する上限電圧検出手段と、
前記下限電圧検出手段の出力信号と上限電圧検出手段の出力信号とがそれぞれ入力される論理積回路および論理和回路と、
これら論理回路と論理和回路からのそれぞれの出力信号によって動作するラッチ回路とを有し、
前記ラッチ回路は、前記論理和回路の出力に基づいて前記第１給電手段を動作させる指令信号が出力され、前記論理積回路の出力に基づいて前記第１給電手段の動作を停止させる指令信号が出力される構成であることを特徴とする電源装置。
【請求項５】
請求項４記載の電源装置において、前記下限電圧検出手段は前記容量性素子の充電電圧が下限値以上になるとＨレベル信号を出力し、上限電圧検出手段は前記容量性素子の充電電圧が上限値になるとＨレベル信号を出力し、前記前記論理積回路はＮＡＮＤ、前記論理和回路はＮＯＲでそれぞれ構成され、前記ラッチ回路は、Ｄフリップフロップ回路で構成され、前記電源の電圧がＤ端子に入力され、前記ＮＡＮＤの出力はクリア端子に入力され、前記ＮＯＲの出力はクロック端子に入力され、Ｑ出力端子が前記第１給電手段の動作制御端子に接続されていることを特徴とする電源装置。
【発明の詳細な説明】
【０００１】
【技術分野】
本発明は、上限電圧と下限電圧との間を動作範囲とする負荷に電力供給を行う電源装置に関するものである。
【０００２】
【従来技術及びその問題点】
電子機器に内蔵される電源装置においては、電池等の直流電源と負荷との間にＤＣ／ＤＣコンバーターを介在させ、このＤＣ／ＤＣコンバータによって制御される電流によって負荷を動作させる構成が知られている。ＤＣ／ＤＣコンバータは、直流電源である電池から出力される電流の平均値を常に一定に制御するために、スイッチング手段を常時スイッチング制御している。
【０００３】
ところが、負荷には、極稀にしか動作しない負荷（動作不定期）や、メモリのリフレッシュ動作など、極めて小さい消費電流で動作する場合もある。例えば平均の消費電流が１ｍＡであるときに、駆動消費電流が５００μＡであるＤＣ／ＤＣコンバータを用いて電力供給した場合、合計１．５ｍＡの電流が常時消費されることとなる。つまり、合計電流の１／３は負荷とは無関係に無駄に消費（捨て電流）され続けることとなる。
【０００４】
【発明の目的】
本発明は、ＤＣ／ＤＣコンバータによるスイッチング動作時間が短く、消費電力が小さい電源装置を得ることを目的とする。
【０００５】
【発明の概要】
本発明は、電源と接続され、所定の上限電圧と下限電圧との間を動作範囲とする負荷に電力供給を行う電源装置であって、容量性素子と；電源と容量性素子との間に設けられ、容量性素子を充電可能な第１給電手段と；容量性素子の充電電圧を検出する電圧検出手段と；容量性素子と負荷との間に設けられた第１スイッチ手段と；電源と接続される第２給電手段と；この第２給電手段と負荷との間に設けられた第２スイッチ手段と；容量性素子の充電電圧に基づいて第１給電手段、第２給電手段、第１スイッチ手段及び第２スイッチ手段を制御する制御手段と；を備えており、制御手段は、第１スイッチ手段及び第２スイッチ手段に接続し、容量性素子の充電電圧が下限電圧になったか否かを判別する下限電圧検出手段と、同充電電圧が上限電圧になったか否かを判別する上限電圧検出手段とを有し、容量性素子の充電電圧が下限電圧未満であれば、第１スイッチ手段をオフ、第２スイッチ手段をオンし、第1給電手段を動作させて容量性素子への充電を行なわせるとともに、第２給電手段を動作させて負荷への給電を行なうこと、容量性素子の充電電圧が下限電圧以上であれば、第１スイッチ手段をオン、第2スイッチ手段をオフし、第２給電手段の動作を停止させて負荷との接続を該第２給電手段から容量性素子に切り替えること、及び、容量性素子の充電電圧が上限電圧を超えたら、第1給電手段の動作を停止させ、以降、容量性素子の充電電圧が下限電圧未満になるまで、該第１給電手段の停止状態を維持することを特徴としている。
【０００７】
第１給電手段及び第２給電手段は、制御手段からの動作指令信号に基づいて給電動作するＤＣ／ＤＣコンバータで構成することができる。
【０００９】
本発明は、別の態様によれば、電源と接続され、所定の上限電圧と下限電圧との間を動作範囲とする負荷に電力供給を行う電源装置であって、容量性素子と；電源と容量性素子との間に設けられ、容量性素子を充電可能な第１給電手段と；容量性素子の充電電圧を検出する電圧検出手段と；容量性素子と負荷との間に設けられた第１スイッチ手段と；容量性素子の充電電圧に基づいて第１給電手段及び第１スイッチ手段を制御する制御手段と；を備えており、制御手段は、容量性素子の充電電圧が下限電圧になったか否かを検出する下限電圧検出手段と、容量性素子の充電電圧が上限電圧になったか否かを検出する上限電圧検出手段と、下限電圧検出手段の出力信号と上限電圧検出手段の出力信号とがそれぞれ入力される論理積回路および論理和回路と、これら論理回路と論理和回路からのそれぞれの出力信号によって動作するラッチ回路とを有し、ラッチ回路は、論理和回路の出力に基づいて第１給電手段を動作させる指令信号が出力され、論理積回路の出力に基づいて第１給電手段の動作を停止させる指令信号が出力される構成であることを特徴としている。
【００１０】
下限電圧検出手段は、容量性素子の充電電圧が下限値以上になるとＨレベル信号を出力し、上限電圧検出手段は容量性素子の充電電圧が上限値以上になるとＨレベル信号を出力する構成とし、論理積回路はＮＡＮＤ、論理和回路はＮＯＲで構成することが好ましい。この場合、ラッチ回路はＤ型フリップフロップで構成でき、電源の電圧がＤ端子に入力され、ＮＡＮＤの出力はクリア端子に入力され、ＮＯＲの出力はクロック端子に入力され、Ｑ出力端子が第１給電手段の動作制御端子に接続される。
【００１１】
【発明の実施の形態】
以下、本発明の実施の形態を図示例と共に説明する。
【００１２】
図１（ａ）は本発明の実施形態に係る電源装置１００を示すブロック図、図１（ｂ）は真理値表を示す図である。
【００１３】
図１に示す実施形態に係る電源装置１００は、直流電源としての電池５と負荷１との間に設けられ、ＤＣ／ＤＣコンバータ（第２給電手段）２ａの動作により電源５から負荷１にＯＮしたスイッチ（第２スイッチ手段）SW1を介して電力供給を行う第２の給電経路と、スイッチ（第１スイッチ手段）SW2、スイッチSW3をＯＮしてＤＣ／ＤＣコンバータ（第１給電手段）３ｂの動作で容量性素子３ａを充電し充電電圧で負荷１に電力供給を行う第１の給電経路とを備えている。ＤＣ／ＤＣコンバータ２ａ、３ｂは制御部４の制御の下に動作する。ＤＣ／ＤＣコンバータ２ａはスイッチング動作することにより、電源５からの電流を負荷１に供給し、またＤＣ／ＤＣコンバータ３ｂはスイッチング動作することにより、電源５からの電流を充電電流として容量性素子３ａを充電する。ここに、ＤＣ／ＤＣコンバータ２ａ、３ｂのスイッチング動作とは連続してＯＮ／ＯＦＦ動作を行うことを意味する。またスイッチSW1、SW2、SW3は制御部４の制御の下にＯＮ／ＯＦＦ制御され、前記第１の給電経路と第２の給電経路とを切り替えて負荷１への電力供給が行われる。また容量性素子３ａには電気二重層コンデンサを用いている。電気二重層コンデンサ３ａは、充電電圧が予め設定された下限値電圧未満になるとＤＣ／ＤＣコンバータ３ｂの動作で充電され、充電電圧が予め設定された上限値電圧以上になるとＤＣ／ＤＣコンバータ３ｂでの充電が停止される。
【００１４】
制御部（制御手段）４は、第１給電手段としてのＤＣ／ＤＣコンバータ３ｂを制御して容量性素子３ａの充電を行なわせ、その充電電圧が前記下限値以上であれば第１スイッチ手段としてのスイッチSW2をオンして容量性素子３ａを負荷１に接続し、前記充電電圧が前記上限値以上になった場合に第１給電手段としてのＤＣ／ＤＣコンバータ３ｂの動作を停止させ、以降、前記充電電圧が前記下限値電圧未満になるまで前記ＤＣ／ＤＣコンバータ３ｂの停止状態を維持する制御を第１の給電経路で行う。さらに制御部４は、前記充電電圧が前記下限電圧未満の場合、第２給電手段としてのＤＣ／ＤＣコンバータ２ａを動作させるとともに第２スイッチ手段としてのスイッチSW1をオンさせて、電源５からの電流をスイッチSW1を介して負荷１に給電する制御を第２の給電経路で行うとともに、前記充電電圧が前記下限値に達したときは、前記ＤＣ／ＤＣコンバータ２ａの動作を停止させるとともに前記スイッチSW1をオフする制御を第２の給電経路で行い、かつスイッチSW2をＯＮして前記負荷１との接続をＤＣ／ＤＣコンバータ２ａから前記容量性素子３ａに切替える制御を第１の給電経路で行う。
【００１５】
次に、制御部４の構成について説明する。図１に示す実施形態の制御手段としての制御部４は、容量性素子３ａの充電電圧が下限値になったか否かを検出する電圧検出器４ｅと、前記充電電圧が上限値になったか否かを検出する電圧検出器４ｄと、電圧検出器４ｅの出力信号と電圧検出器４ｄの出力信号とがそれぞれ入力される論理積回路４ａおよび論理和回路４ｂと、これら論理積回路４ａと論理和回路４ｂからのそれぞれの出力信号によって動作するラッチ回路４ｃとを有している。電圧検出器４ｄ，４ｅの検出信号は、それぞれ論理積回路４a、論理和回路４ｂに入力される。また電圧検出器４ｅの検出信号は、インバータ４ｈで反転されてスイッチSW1とＤＣ／ＤＣコンバータ２ａにイネーブル信号（Enable１指令信号）として入力されるとともに、反転されずにスイッチSW2に入力される。
【００１６】
一方の電圧検出器４ｄは、負荷１の動作範囲のうちの上限電圧を検査対象電圧とし、容量性素子３ａの充電電圧が負荷１の上限電圧に達する（上昇）と、論理Highレベルの検出信号を出力する。すなわち電圧検出器４ｄは容量性素子３ａの充電電圧が上限値以上であれば論理Highレベルの検出信号を、上限値未満であれば論理Lowレベルの検出信号をそれぞれ出力する。他方の電圧検出器４ｅは、負荷１の動作範うちの下限値を検査対象電圧とし、容量性素子３ａの充電電圧が負荷１の下限値に達する（降下）と、論理Lowレベルの検出信号を出力する。すなわち電圧検出器４ｅは容量性素子３ａの充電電圧が下限値以上なら論理Highレベルの検出信号を、下限値未満であれば、論理Lowレベルの検出信号をそれぞれ出力する。
【００１７】
前記論理積回路４ａは、前記電圧検出器４ｄ、４ｅからの出力信号の論理積（ＡＮＤ）を求め、インバータ４ｆによる反転信号を前記ラッチ回路４ｃのCLR端子に入力する。図１（ｂ）に示す真理値表から明らかなように、論理積回路４ａに入力する電圧検出器４ｅ、４ｄの検出信号がともに論理Lowレベルである場合に、その論理積反転出力は論理Highレベルとなり、論理積回路４ａに入力する電圧検出器４ｅの検出信号が論理Highレベルで、電圧検出器４ｄの検出信号が論理Lowレベルである場合に、その論理積反転出力は論理Highレベルとなり、論理積回路４ａに入力する電圧検出器４ｅの検出信号が論理Highレベルで、電圧検出器４ｄの検出信号が論理Highレベルである場合に、その論理積反転出力は論理Lowレベル（CLEAR信号）となり、論理積回路４ａに入力する電圧検出器４ｄの検出信号が論理Highレベルから論理Lowレベルに切替えられ、電圧検出器４ｅの検出信号が論理Highレベルを維持している場合にその論理積反転出力は論理Highレベルとなる。
【００１８】
また前記論理和回路４ｂは、前記電圧検出器４ｄ、４ｅからの出力信号の論理和（ＯＲ）を求め、インバータ４ｇによる反転信号を前記ラッチ回路４ｃのCP端子に入力する。図1（ｂ）に示す真理値表から明らかなように、論理和回路４ｂに入力する電圧検出器４ｅ、４ｄの検出信号がともに論理Lowレベルである場合に、その論理和反転出力は論理Highレベル（SET信号）となり、論理和回路４ｂに入力する電圧検出器４ｅの検出信号が論理Highレベルで、電圧検出器４ｄの検出信号が論理Lowレベルである場合に、その論理和反転出力は論理Lowレベルとなり、論理和回路４ｂに入力する電圧検出器４ｅの検出信号が論理Highレベルで、電圧検出器４ｄの検出信号が論理Highレベルである場合に、その論理積反転出力は論理Lowレベルとなり、論理和回路４ｂに入力する電圧検出器４ｄの検出信号が論理Highレベルから論理Lowレベルに切替えられ、電圧検出器４ｅの検出信号が論理Highレベルを維持している場合にその論理積反転出力は論理Lowレベルとなる。
【００１９】
前記ラッチ回路４ｃはＤ型フリップフロップで構成され、Ｄ端子に直流電源５からの電圧が印加されている（論理Highレベル）ことを条件として、前記論理和回路４ｂからの論理HighレベルのSET信号に基づいて前記ＤＣ／ＤＣコンバータ３ｂを動作させる論理Highレベルのイネーブル信号（Enable2  指令信号）を出力し、前記論理積回路４ａからの論理LowレベルのCLEAR信号に基づいて前記ＤＣ／ＤＣコンバータ３ｂの動作を停止させる論理Lowレベルのイネーブル信号（Enable２  指令信号）を強制的に出力する。すなわち、前記ラッチ回路４ｃは、前記セット信号（SET）の入力で前記ＤＣ／ＤＣコンバータ３ｂに論理HighレベルのＤＣ／ＤＣ充電信号を出力し、前記クリア信号（CLEAR）の入力で前記ＤＣ／ＤＣコンバータ３ｂに論理LowレベルのＤＣ／ＤＣ充電停止信号を出力する。
【００２０】
図１（ｂ）の真理値表から明らかなようにラッチ回路４ｃのＤ端子には、直流電源５から電源電圧Vccが供給され、常に論理Highレベルの信号が入力される。そして、インバータ４ｆからの信号が論理Highレベル、すなわちクリア（CLR）端子が論理Highレベルであることを条件として、クロック（CP）端子にインバータ４ｇから入力されるセット信号（SET）の立ち上がりに同期して、Ｑ出力端子からはＤ端子の論理HighレベルのＤＣ／ＤＣ充電信号（Enable2）がＤＣ／ＤＣコンバータ３ｂに出力される。
【００２１】
インバータ４ｇの出力信号はラッチ回路５ｃのクロック入力端子（ＣＰ）に入力されており、信号の立ち上がりにのみ同期するので、ＨighレベルからLowレベルに変化しても、HighレベルのＤＣ／ＤＣ充電信号は変化せず、ＤＣ／ＤＣコンバータ３ｂは動作（Active）の状態を維持する。
【００２２】
ラッチ回路４ｃにおいては、クリア（CLR）端子がLowレベルにされると無条件でＱ端子出力を論理Lowレベルにする。すなわち、インバータ４ｆからLowレベルのクリア信号（CLEAR）がクリア（CLR）端子に入力されると、前記ラッチ回路４ｃのＱ端子からのイネーブル信号（Enable2）はＤＣ／ＤＣコンバータ３ｂに論理LowレベルのＤＣ／ＤＣ充電停止信号（ＳＤ；シャットダウン）が出力され、ＤＣ／ＤＣコンバータ３ｂは動作を停止する。このＤＣ／ＤＣ充電停止信号（ＳＤ）は、クリア端子への入力がLowレベルである限りLowレベルに維持される。なお、図１（ｂ）において、ＤＣ／ＤＣ充電信号（Enable2）が入力されるＤＣ／ＤＣコンバータ３ｂは、容量性素子３ａが空である状態を初期状態とすると、動作開始からは▲１▼▲２▼▲３▼▲４▼の順に動作する。
【００２３】
またＤＣ／ＤＣコンバータ３ｂは直流電源５にスイッチSW3を介して接続される。また制御部４の論理積回路４ａと論理和回路４ｂとラッチ回路４ｃは直流電源５から駆動用電源電圧が供給される。
【００２４】
次に図1に示す実施形態の電源装置１００の動作を図２及び図３に基づいて説明する。図３に、電圧検出器４ｄ、４ｅによる電圧検出と各回路動作に関するタイミングを示している。
【００２５】
図２は電源装置１００の動作を説明するためのフローチャートである。なお、このフローチャートの開始時S1においては、容量性素子３ａは充電されていない初期状態であり、かつ直流電源５は電子機器から取り外された状態である。
【００２６】
使用者により直流電源（電池）５が電子機器に装填されて電源回路１００に接続される（ステップＳ２）と、スイッチSW3がオンして電源回路１００の動作が開始される（ステップＳ３）。電圧検出器４ｅは容量性素子３ａの充電電圧（電圧値）が下限値に達しているか否かを検出する（ステップＳ４、図３）。
電圧検出器４ｅの出力信号が論理Lowレベルである場合、すなわち容量性素子３ａの充電電圧が下限値よりも低い場合には、比較する電圧値が電圧検出器４ｅよりも高い電圧検出器４ｄの出力信号もまた論理Lowレベルとなる（図２のステップＳ５）。また電圧検出器４ｅの出力信号がインバータ４ｈで反転され（論理Highレベル）、その論理Highレベルの出力信号が駆動信号（Enable１）として、ＤＣ／ＤＣコンバータ２ａとスイッチSW1にそれぞれ入力される。この駆動信号を受けてＤＣ／ＤＣコンバータ２ａが起動し、スイッチング動作を開始するとともにスイッチSW1はＯＮする。一方、スイッチSW2には、論理Highレベル信号が入力されないので、ＯＦＦ（図３の論理Lowレベル）の状態を維持する（ステップＳ６）。
【００２７】
さらに論理積回路４ａ及び論理和回路４ｂは電圧検出器４ｄ、４ｅからの出力信号に基づいて論理演算を行う。論理積回路４ａは２つの電圧検出器４ｄ、４ｅの出力信号がともに論理Lowレベルであるため、その出力信号が論理Lowレベルとなり、インバータ４ｆの出力が論理Highレベルとなり、この論理Highレベルの出力信号がラッチ回路４ｃのクリア（CLR）端子に入力される。また論理和回路４ｂは２つの電圧検出器４ｄ、４ｅの出力信号が論理Lowレベル（図３）であるため、その出力信号が論理Lowレベルとなり、インバータ４ｇの出力がHighレベルとなり、セット（ＳＥＴ）信号をラッチ回路４ｃのセット（CP）端子に出力する（ステップＳ７）。ラッチ回路４ｃは論理積回路４ａと論理和回路４ｂとからの信号を受けると、HighレベルのＤＣ／ＤＣ充電信号（Enable2）をＤＣ／ＤＣコンバータ３ｂに出力する（ステップＳ８）。
【００２８】
以上のステップまでの処理では、ＤＣ／ＤＣコンバータ２ａ、３ｂともに駆動信号（Enable1）、ＤＣ／ＤＣ充電信号（Enable2）が入力し、ＤＣ／ＤＣコンバータ２ａを動作させて負荷１に電力供給を行うと同時に、ＤＣ／ＤＣコンバータ３ｂも動作させて容量性素子３ａへの充電を開始する（ステップＳ９）。
【００２９】
すなわち、電源の投入時において、容量性素子３ａに負荷１を駆動させるのに十分な電荷が蓄電されていない場合はＤＣ／ＤＣコンバータ２ａを介して負荷１への給電がされる。
【００３０】
容量性素子３ａの充電電圧が下限値電圧未満である間は、ステップＳ４からステップＳ９までの動作が繰り返され、ＤＣ／ＤＣコンバータ３ｂによる容量性素子３ａの充電が継続されるが、やがて容量性素子３ａの充電電圧が下限電圧まで上昇すると、ステップＳ１０へ移行する。
【００３１】
充電が継続されて容量性素子３ａの充電電圧が上昇し、電圧検出器４ｅが容量性素子３ａの充電電圧が下限電圧まで上昇されたことを検出すると、電圧検出器４ｅのHighレベルの出力信号がインバータ４ｈで反転され、その反転出力がＤＣＤＣコンバータ２ａに入力し、その反転出力でＤＣ／ＤＣコンバータ２ａが駆動を停止する。同時に一方のスイッチSW1が前記反転出力でＯＦＦとなり、他方のスイッチSW2が電圧検出器４ｅからの出力信号でＯＮ（図３のHigh）となる（ステップＳ１０）。すなわち、ＤＣ／ＤＣコンバータ２ａは停止させられ、負荷１から切り離される。
【００３２】
この時、論理和回路４ｂの出力信号はHighレベルになり、その反転信号はLowレベルに変化する。一方、電圧検出器４ｄは上限電圧を検出するものであり、容量性素子３ａの充電電圧が下限値に達した直後の上記状態では容量性素子３ａの充電電圧が上限値まで上昇していないため、電圧検出器４ｄの出力は依然としてＬowレベルであり、論理積回路４ａの反転出力信号はHighレベルのままとなる（ステップＳ１１、Ｓ１２）。したがって、ラッチ回路４ｃはＤＣ／ＤＣコンバータ３ｂにＤＣ／ＤＣ充電信号（Enable2；Highレベル）を出力した状態が維持され、容量性素子３ａの充電動作は継続して行なわれる（ステップＳ１４、ステップＳ１３）。
【００３３】
以上説明したステップＳ１１からＳ１４の動作は、容量性素子３ａの充電電圧が下限電圧以上でかつ上限電圧未満の状態下における動作であって、ＤＣ／ＤＣコンバータ２ａの駆動を停止させる一方、容量性素子３ａに充電された充電電荷のみで負荷１に電力供給が行わせるとともに、ＤＣ／ＤＣコンバータ３ｂの動作を継続させて容量性素子３ａの充電が継続して行われる。
【００３４】
やがて、ＤＣ／ＤＣコンバータ３ｂによる充電動作によって容量性素子３ａの充電電圧が上限電圧値まで上昇すると、電圧検出器４ｄの出力信号がHighレベルになる。
【００３５】
この電圧検出器４ｄのHighレベル出力信号を受けて論理積回路４ａの反転出力信号がLowレベルに反転し、このLowレベル信号がクリア信号（ＣＬＥＡＲ）としてラッチ回路４ｃのクリア（CLR）端子に出力し、ラッチ回路４ｃはＤＣ／ＤＣ充電信号（Enable2）をLowレベルにする。すなわち、ラッチ回路４ｃはＤＣ／ＤＣコンバータ３ｂにＤＣ／ＤＣ充電停止信号を出力する（ステップＳ１６）。このＤＣ／ＤＣ充電停止信号を受けてＤＣ／ＤＣコンバータ３ｂが動作を停止する（ステップＳ１７）。
【００３６】
そして、容量性素子３ａの充電電圧が上限電圧値以上である状況下の場合には、ＤＣ／ＤＣコンバータ２ａだけでなく、ＤＣ／ＤＣコンバータ３ｂも停止して、負荷１への電力供給は容量性素子３ａに充電された充電電荷のみで行われる（ステップＳ１８、Ｓ１９）。
やがて、容量性素子３ａ内の電荷が負荷１により消費されて充電電圧が降下し、容量性素子３ａの充電電圧が上限電圧値を下回る（ただし、充電電圧は下限電圧値よりも大きいものとする）と、電圧検出器４ｄの出力は再び論理Lowレベルとなり、これに伴って、論理積回路４ａの反転出力はHighレベルになるが、論理和回路４ｂの反転出力は依然としてLowレベルに維持されているので、ラッチ回路４ｃの出力も依然としてLowレベルのＤＣ／ＤＣ充電停止信号が維持され（ステップＳ２０）、容量性素子３ａの充電電圧が下限電圧値未満になるまで、容量性素子３ａの電荷のみによる負荷への給電が継続される（ステップＳ２０〜Ｓ２４）。
【００３７】
容量性素子３ａの充電電荷が消費されて電圧が降下し、やがて電圧検出器４ｅが、容量性素子３ａの充電電圧が下限電圧値未満になったことを検出すると、電圧検出器４ｅの出力信号、電圧検出器４ｄの出力信号ともLowレベルとなり（ステップＳ５）、ステップＳ６、Ｓ７、Ｓ８、Ｓ９のように、ラッチ回路４ｃはＤＣ／ＤＣコンバータ３ｂにＤＣ／ＤＣ充電信号を出力する。再びＤＣ／ＤＣコンバータ３ｂがＤＣ／ＤＣ充電信号（Enable2）を受け取ると、再び容量性素子３ａを充電する。この場合、ＤＣ／ＤＣコンバータ２ａに駆動信号（Enable1；Highレベル）が入力し、ＤＣ／ＤＣコンバータ３ｂにＤＣ／ＤＣ充電信号（Enable2；Highレベル）が入力し、かつスイッチSW1がＯＮし、スイッチSW2はＯＦＦした状態となる。そのため、ＤＣ／ＤＣコンバータ２ａがスイッチング動作を再開し、直流電源５から負荷１に電力供給を行う。同時にＤＣ／ＤＣコンバータ３ｂは直流電源５に接続されスイッチング動作を再開して容量性素子３ａを充電する。
【００３８】
以上のように、電源５が最初に投入されて容量性素子３ａが充電されていない初期状態では、ＤＣ／ＤＣコンバータ２ａの動作により負荷１に電力が供給される一方、ＤＣ／ＤＣコンバータ３ｂの動作により容量性素子３ａが充電される。そして、容量性素子３ａが負荷１の動作可能な下限電圧値まで充電されると、ＤＣ／ＤＣコンバータ２ａは動作を停止させ、ＤＣ／ＤＣコンバータ３ｂのみが容量性素子３ａの充電のために動作する。そして、容量性素子３ａの充電電圧が負荷１の動作可能な上限電圧値まで達すると、ＤＣ／ＤＣコンバータ３ｂの動作も停止させ、容量性素子３ａの電圧が下限電圧値未満になるまでは、容量性素子３ａの充電電荷のみで負荷１への電力供給が行われる。すなわち、容量性素子３ａの充電電圧が一旦上限電圧値に達してから下限電圧値を下回るまでの期間は、ＤＣ／ＤＣコンバータ２ａおよび３ｂは全く動作しない。
【００３９】
したがって、この実施形態では、従来のように常時ＤＣ／ＤＣコンバータにスイッチング動作させる構成に対して、電力の無駄を防止することができる。
【００４０】
さらに負荷１の動作電圧範囲における上限値と下限値とを利用して、その電力供給を容量性素子３ａの充電電荷で行い、この充電電荷による電力供給期間中にＤＣ／ＤＣコンバータ２ａ、３ｂの駆動を一旦停止することにより、無駄な電流消費を抑制する電源装置を得ることができる。
【００４１】
図４は、図１に実施形態の電源回路１００の具体例を示す回路図である。図４に示す電源装置１００は、直流電源５と負荷１との間に設けられ、ＤＣ／ＤＣコンバータ（第２給電手段）２ａの動作により電源５から負荷１にＯＮしたスイッチ（第２スイッチ手段）SW1を介して電力供給を行う第２の給電経路と、スイッチ（第１スイッチ手段）SW2、スイッチSW3をＯＮしてＤＣ／ＤＣコンバータ（第１給電手段）３ｂの動作で容量性素子３ａを充電し充電電圧で負荷１に電力供給を行う第１の給電経路とを備えている。
【００４２】
図４に示すＤＣ／ＤＣコンバータ２ａは、Vcc端子が電源５のプラス端子に接続され、かつVcc端子がコンデンサ１６を介してグランド電位に接続されている。またＤＣ／ＤＣコンバータ２ａの出力SW端子には、ダイオード１７、コイル１８及びコンデンサ１９からなる平滑回路を介してスイッチSW1が接続される。図4に示すスイッチSW1はトランジスタ２０とＭＯＳＦＥＴ２１との組合せから構成される。トランジスタ２０は、ベースがＤＣ／ＤＣコンバータ２ａのEBL端子とインバータ４ｈに抵抗２０を介して接続され、エミッタがグランド電位に接続され、ベースとエミッタとの間に抵抗２０ａが接続される。またトランジスタ２０のコレクタが抵抗２０ｂを介して前記平滑回路の出力側に接続される。またＭＯＳＦＥＴ２１のゲートがトランジスタ２０のコレクタに接続され、ＭＯＳＦＥＴ２１のソースが抵抗２０ｂを介してトランジスタ２０のコレクタに接続され、ドレインが負荷１に接続される。
【００４３】
また図４に示す電源５とＤＣ／ＤＣコンバータ３ｂとを接続するスイッチSW3は、トランジスタ２２とＭＯＳＦＥＴ２３とから構成される。トランジスタ２２は、ベースが直流電源５に抵抗２２ａを介して接続され、エミッタがグランド電位に接続され、ベースとエミッタとの間に抵抗２２ｂが接続される。またトランジスタ２０は、コレクタがＭＯＳＦＥＴ２３のゲートに接続され、ＭＯＳＦＥＴ２３はドレインが直流電源５に接続され、ソースがＤＣ／ＤＣコンバータ３ａの電源端子Ｖｃｃに接続され、ＭＯＳＦＥＴ２３のソースとゲートとの間に抵抗２３ａが接続される。またＭＯＳＦＥＴ２３は、ドレインとグランド電位との間にコンデンサ２４が接続される。
【００４４】
またＤＣ／ＤＣコンバータ３ｂの出力SW端子には、ダイオード２５、コイル２６及び容量性素子３ａからなる平滑回路が接続され、その平滑回路の容量性素子３ａがＤＣ／ＤＣコンバータ３ｂのスイッチング動作により充電される。またスイッチSW2は、トランジスタ２７とＭＯＳＦＥＴ２８とから構成され、トランジスタ２７は、エミッタがグランド電位に接続され、ベースとエミッタとの間に抵抗２７ａが接続され、トランジスタ２７のコレクタが抵抗２７ｂを介して前記平滑回路の出力側に接続される。またＭＯＳＦＥＴ２８のゲートがトランジスタ２７のコレクタに接続され、ＭＯＳＦＥＴ２８のソースが抵抗２７ｂを介してトランジスタ２０のコレクタに接続され、負荷１はＭＯＳＦＥＴ２８のドレインに接続される。
【００４５】
次に図４に示す制御部４の構成について説明する。図４に示す制御手段としての制御部４は、容量性素子３ａの充電電圧が下限値になったか否かを検出する電圧検出器１４（４ｅ）と、前記充電電圧が上限値になったか否かを検出する電圧検出器１４（４ｄ）と、電圧検出器１４の出力信号と電圧検出器１５の出力信号とがそれぞれ入力されるＮＡＮＤ（論理積回路４ａ、インバータ４ｆ）１２及びＮＯＲ（論理和回路４ｂ、インバータ４ｇ）１３と、これらＮＡＮＤ１４とＮＯＲ１３からのそれぞれの出力信号によって動作するＤ型フリップフロップ（以下Ｄ―ＦＦと表記する。ラッチ回路４ｃ）１１とを有している。電圧検出器１４、１５の検出信号は、それぞれＮＡＮＤ１２、ＮＯＲ１３にそれぞれ入力される。また電圧検出器１４の検出信号は、インバータ４ｈで反転されてスイッチSW1のトランジスタ２０のベースとＤＣ／ＤＣコンバータ２ａのEBL端子にイネーブル信号（Enable１  指令信号）として入力されるとともに、反転されずにスイッチSW2のトランジスタ２７のベースにそれぞれ入力される。
【００４６】
一方の電圧検出器１５は、負荷１の動作範囲のうちの上限電圧を検査対象電圧とし、容量性素子３ａの充電電圧が負荷１の上限電圧に達する（上昇）と、論理Highレベルの検出信号を出力する。すなわち電圧検出器１５は容量性素子３ａの充電電圧が上限値以上であれば論理Highレベルの検出信号を、上限値未満であれば論理Lowレベルの検出信号をそれぞれ出力する。他方の電圧検出器１４は、負荷１の動作範囲のうちの下限値を検査対象電圧とし、容量性素子３ａの充電電圧が負荷１の下限値に達する（降下）と、論理Lowレベルの検出信号を出力する。すなわち電圧検出器１４は容量性素子３ａの充電電圧が下限値以上ならば論理Highレベルの検出信号を、下限値未満であれば論理Lowレベルの検出信号をそれぞれ出力する。
【００４７】
前記ＮＡＮＤ１２は、前記電圧検出器１４、１５からの出力信号の論理積（ＡＮＤ）を求めて反転信号（論理積反転出力）を前記Ｄ―ＦＦ１１のCLR端子に入力する。図１（ｂ）に示す真理値表から明らかなように、ＮＡＮＤ１２に入力する電圧検出器１４、１５の検出信号がともに論理Lowレベルである場合に、その論理積反転出力は論理Highレベルとなり、ＮＡＮＤ１２に入力する電圧検出器１４の検出信号が論理Highレベルで、電圧検出器１５の検出信号が論理Lowレベルである場合に、その論理積反転出力は論理Highレベルとなり、ＮＡＮＤ１２に入力する電圧検出器１４の検出信号が論理Highレベルで、電圧検出器１５の検出信号が論理Highレベルである場合に、その論理積反転出力は論理Ｌｏｗレベル（CLEAR信号）となり、ＮＡＮＤ１２に入力する電圧検出器１５の検出信号が論理Highレベルから論理Lowレベルに切替えられ、電圧検出器１４の検出信号が論理Highレベルを維持している場合にその論理積反転出力は論理Highレベルとなる。
【００４８】
またＮＯＲ１３は、前記電圧検出器１４、１５からの出力信号の論理和（ＯＲ）を求めて反転信号（論理和反転出力）を前記Ｄ−ＦＦ１１CP端子に入力する。図１（ｂ）に示す真理値表から明らかなように、ＮＯＲ１３に入力する電圧検出器１４、１５の検出信号がともに論理Lowレベルである場合に、その論理和反転出力は論理Highレベル（SET信号）となり、ＮＯＲ１３に入力する電圧検出器１４の検出信号が論理Highレベルで、電圧検出器１５の検出信号が論理Lowレベルである場合に、その論理和反転出力は論理Lowレベルとなり、ＮＯＲ１３に入力する電圧検出器１４の検出信号が論理Highレベルで、電圧検出器１５の検出信号が論理Highレベルである場合に、その論理和反転出力は論理Lowレベルとなり、ＮＯＲ１３に入力する電圧検出器１５の検出信号が論理Highレベルから論理Lowレベルに切替えられ、電圧検出器１４の検出信号が論理Highレベルを維持している場合にその論理積反転出力は論理Lowレベルとなる。
【００４９】
前記Ｄ−ＦＦ１１はＤ型フリップフロップであり、Ｄ端子に直流電源５からの電圧が印加されている（論理Highレベル）ことを条件として、前記ＮＯＲ１３からの論理HighレベルのSET信号に基づいて前記ＤＣ／ＤＣコンバータ３ｂを動作させる論理Highレベルのイネーブル信号（Enable2  指令信号）を出力し、前記ＮＡＮＤ１２ａからの論理LowレベルのCLEAR信号に基づいて前記ＤＣ／ＤＣコンバータ３ｂの動作を停止させる論理Lowレベルのイネーブル信号（Enable２  指令信号）を強制的に出力する。すなわち、前記Ｄ−ＦＦ１１は、前記セット信号（SET）の入力で前記ＤＣ／ＤＣコンバータ３ｂに論理HighレベルのＤＣ／ＤＣ充電信号を出力し、前記クリア信号（CLEAR）の入力で前記ＤＣ／ＤＣコンバータ３ｂに論理LowレベルのＤＣ／ＤＣ充電停止信号を出力する。
【００５０】
図１（ｂ）の真理値表から明らかなようにＤ−ＦＦ１１のＤ端子には、直流電源５から電源電圧Vccが供給され、常に論理Highレベルの信号が入力される。そして、ＮＡＮＤ１２からの信号が論理Highレベル、すなわちクリア（CLR）端子が論理Highレベルであることを条件として、クロック（CP）端子にＮＯＲ１３から入力されるセット信号（SET）の立ち上がりに同期して、Ｑ出力端子からはＤ端子の論理HighレベルのＤＣ／ＤＣ充電信号（Enable2）がＤＣ／ＤＣコンバータ３ｂに出力される。
【００５１】
ＮＯＲ１３の出力信号はＤ−ＦＦ１１のクロック（CP）入力端子に入力されており、信号の立ち上がりにのみ同期するので、ＨighレベルからLowレベルに変化しても、HighレベルのＤＣ／ＤＣ充電信号は変化せず、ＤＣ／ＤＣコンバータ３ｂは動作（Active）の状態を維持する。
【００５２】
Ｄ−ＦＦ１１においては、クリア（CLR）端子がLowレベルにされると、無条件でＱ端子出力を論理Lowレベルにする。すなわち、ＮＡＮＤ１２からLowレベルのクリア信号（CLEAR）がクリア（CLR）端子に入力されると、前記Ｄ−ＦＦ１１のＱ端子からのイネーブル信号（Enable2）はＤＣ／ＤＣコンバータ３ｂに論理LowレベルのＤＣ／ＤＣ充電停止信号（ＳＤ；シャットダウン）が出力され、ＤＣ／ＤＣコンバータ３ｂは動作を停止する。このＤＣ／ＤＣ充電停止信号（ＳＤ）は、ＤＤ−ＦＦ１１のクリア（CLR）端子への入力がLowレベルである限りLowレベルに維持される。なお、図１（ｂ）において、ＤＣ／ＤＣ充電信号（Enable2）が入力されるＤＣ／ＤＣコンバータ３ｂは、容量性素子３ａが空である状態を初期状態とすると、動作開始からは▲１▼▲２▼▲３▼▲４▼の順に動作する。
【００５３】
またＤＣ／ＤＣコンバータ３ｂは、ＯＮしたトランジスタ２２とＭＯＳＦＥＴ２３を介して直流電源５に接続される。また制御部４のＮＡＮＤ１２とＮＯＲ１３とＤ−ＦＦ１１は直流電源５から駆動用電源電圧が供給される。
【００５４】
図４に示す電源回路１００の動作を図２に示すフローチャートを利用して説明する。このフローチャートの開始時S1においては、容量性素子３ａは充電されていない初期状態であり、かつ直流電源５は電子機器から取り外された状態である。
【００５５】
使用者により直流電源（電池）５が電子機器に装填されて電源回路１００に接続される（ステップＳ２）と、スイッチSW3のトランジスタ２２のベースに電源５からベース電流が流れてトランジスタ２２がＯＮし、これによりＭＯＳＦＥＴ２３のゲートにゲート電流が流れてＭＯＳＦＥＴ２３がＯＮし、ＤＣ／ＤＣコンバータ３ｂのVcc端子に電源５の電源電圧が印加され、電源回路１００の動作が開始される（ステップＳ３）。電圧検出器１４は容量性素子３ａの充電電圧（電圧値）が下限値に達しているか否かを検出する（ステップＳ４、図３）。
【００５６】
電圧検出器１４の出力信号が論理Lowレベルである場合、すなわち容量性素子３ａの充電電圧が下限値よりも低い場合には、比較する電圧値が電圧検出器１４よりも高い電圧検出器１５の出力信号もまた論理Lowレベルとなる（図２のステップＳ５）。また電圧検出器１４の出力信号がインバータ４ｈで反転され（論理Highレベル）、その論理Highレベルの出力信号が駆動信号（Enable１）として、ＤＣ／ＤＣコンバータ２ａのEBL端子とスイッチSW1のトランジスタ２０のベースにそれぞれ入力される。この駆動信号を受けてＤＣ／ＤＣコンバータ２ａが起動し、スイッチング動作を開始するとともに、トランジスタ２０とＭＯＳＦＥＴ２１とがＯＮする。一方、スイッチSW2のトランジスタ２７のベースには、論理Highレベル信号すなわちベース電流が入力されないので、トランジスタ２０とＭＯＳＦＥＴ２１とがＯＦＦ（図３の論理Lowレベル）の状態を維持する（ステップＳ６）。
【００５７】
さらにＮＡＮＤ１２及びＮＯＲ１３は電圧検出器１４、１５からの出力信号に基づいて論理演算を行う。ＮＡＮＤ１２は２つの電圧検出器１４、１５の出力信号がともに論理Lowレベルであるため、その論理積出力信号が論理Highレベルとなり、この論理Highレベルの出力信号がＤ−ＦＦ１１のクリア（CLR）端子に入力される。またＮＯＲ１３は２つの電圧検出器１４、１５の出力信号が論理Lowレベル（図３）であるため、その論理和出力信号が論理Highレベルとなり、セット（ＳＥＴ）信号をＤ−ＦＦ１１のセット（CP）端子に出力する（ステップＳ７）。Ｄ−ＦＦ１１はＮＡＮＤ１２とＮＯＲ１３とからの信号を受けると、HighレベルのＤＣ／ＤＣ充電信号（Enable2）をＱ端子からＤＣ／ＤＣコンバータ３ｂに出力する（ステップＳ８）。
【００５８】
以上のステップまでの処理では、ＤＣ／ＤＣコンバータ２ａ、３ｂともに駆動信号（Enable1）、ＤＣ／ＤＣ充電信号（Enable  2）が入力し、ＤＣ／ＤＣコンバータ２ａを動作させて負荷１に電力供給を行うと同時に、ＤＣ／ＤＣコンバータ３ｂも動作させて容量性素子３ａへの充電を開始する（ステップＳ９）。
【００５９】
すなわち、電源の投入時において、容量性素子３ａに負荷１を駆動させるのに十分な電荷が蓄電されていない場合はＤＣ／ＤＣコンバータ２ａを介して負荷１への給電がされる。
【００６０】
容量性素子３ａの充電電圧が下限値電圧未満である間は、ステップＳ４からステップＳ９までの動作が繰り返され、ＤＣ／ＤＣコンバータ３ｂによる容量性素子３ａの充電が継続されるが、やがて容量性素子３ａの充電電圧が下限電圧まで上昇すると、ステップＳ１０へ移行する。
【００６１】
充電が継続されて容量性素子３ａの充電電圧が上昇し、電圧検出器１４が容量性素子３ａの充電電圧が下限電圧まで上昇されたことを検出すると、電圧検出器１４のHighレベルの出力信号がインバータ４ｈで反転され、その反転出力がＤＣＤＣコンバータ２ａに入力し、その反転出力でＤＣ／ＤＣコンバータ２ａが駆動を停止する。同時に一方のスイッチSW1をなすトランジスタ２０及びＭＯＳＦＥＴ２１が前記反転出力でＯＦＦとなり、他方のスイッチSW2をなすトランジスタ２７及びＭＯＳＦＥＴ２８が電圧検出器１４からの出力信号でＯＮ（図３のHigh）となる（ステップＳ１０）。すなわち、ＤＣ／ＤＣコンバータ２ａは停止させられ、負荷１から切り離される。
【００６２】
この時、ＮＯＲ１３の論理和反転出力信号はLowレベルに変化する。一方、電圧検出器１５は上限電圧を検出するものであり、容量性素子３ａの充電電圧が下限値に達した直後の上記状態では容量性素子３ａの充電電圧が上限値まで上昇していないため、電圧検出器１５の出力は依然としてＬowレベルであり、ＮＡＮＤ１２の論理積Highレベルのままとなる（ステップＳ１１、Ｓ１２）。したがって、ラッチ回路４ｃはＤＣ／ＤＣコンバータ３ｂにＤＣ／ＤＣ充電信号（Enable2；Highレベル）を出力した状態が維持され、容量性素子３ａの充電動作は継続して行なわれる（ステップＳ１４、ステップＳ１３）。
【００６３】
以上説明したステップＳ１１からＳ１４の動作は、容量性素子３ａの充電電圧が下限電圧以上でかつ上限電圧未満の状態下における動作であって、ＤＣ／ＤＣコンバータ２ａの駆動を停止させる一方、容量性素子３ａに充電された充電電荷のみで負荷１に電力供給が行わせるとともに、ＤＣ／ＤＣコンバータ３ｂの動作を継続させて容量性素子３ａの充電が継続して行われる。
【００６４】
やがて、ＤＣ／ＤＣコンバータ３ｂによる充電動作によって容量性素子３ａの充電電圧が上限電圧値まで上昇すると、電圧検出器１５の出力信号がHighレベルになる。
【００６５】
この電圧検出器１５のHighレベル出力信号を受けてＮＡＮＤ１２の論理積反転出力信号がLowレベルに反転し、このLowレベル信号がクリア信号（ＣＬＥＡＲ）としてＤ−ＦＦ１１のクリア（CLR）端子に出力し、Ｄ−ＦＦ１１はＤＣ／ＤＣ充電信号（Enable2）をLowレベルにする。すなわち、Ｄ−ＦＦ１１はＤＣ／ＤＣコンバータ３ｂにＤＣ／ＤＣ充電停止信号を出力する（ステップＳ１６）。このＤＣ／ＤＣ充電停止信号を受けてＤＣ／ＤＣコンバータ３ｂが動作を停止する（ステップＳ１７）。
【００６６】
そして、容量性素子３ａの充電電圧が上限電圧値以上である状況下の場合には、ＤＣ／ＤＣコンバータ２ａだけでなく、ＤＣ／ＤＣコンバータ３ｂも停止して、負荷１への電力供給は容量性素子３ａに充電された充電電荷のみで行われる（ステップＳ１８、Ｓ１９）。
【００６７】
やがて、容量性素子３ａ内の電荷が負荷１により消費されて充電電圧が降下し、容量性素子３ａの充電電圧が上限電圧値を下回る（ただし、充電電圧は下限電圧値よりも大きいものとする）と、電圧検出器１５の出力は再び論理Lowレベルとなり、これに伴って、ＮＡＮＤ１２の論理積反転出力はHighレベルになるが、ＮＯＲ１３の論理和反転出力は依然としてLowレベルに維持されているので、Ｄ−ＦＦ１１の出力も依然としてLowレベルのＤＣ／ＤＣ充電停止信号が維持され（ステップＳ２０）、容量性素子３ａの充電電圧が下限電圧値未満になるまで、容量性素子３ａの電荷のみによる負荷への給電が継続される（ステップＳ２０〜Ｓ２４）。
【００６８】
容量性素子３ａの充電電荷が消費されて電圧が降下し、やがて電圧検出器１４が、容量性素子３ａの充電電圧が下限電圧値未満になったことを検出すると、電圧検出器１４の出力信号、電圧検出器１５の出力信号ともLowレベルとなり（ステップＳ５）、ステップＳ６、Ｓ７、Ｓ８、Ｓ９のように、Ｄ−ＦＦ１１はＤＣ／ＤＣコンバータ３ｂにＤＣ／ＤＣ充電信号を出力する。再びＤＣ／ＤＣコンバータ３ｂがＤＣ／ＤＣ充電信号（Enable2）を受け取ると、再び容量性素子３ａを充電する。この場合、ＤＣ／ＤＣコンバータ２ａに駆動信号（Enable1；Highレベル）が入力し、ＤＣ／ＤＣコンバータ３ｂにＤＣ／ＤＣ充電信号（Enable2；Highレベル）が入力し、かつスイッチSW1のトランジスタ２０及びＭＯＳＦＥＴ２１がＯＮし、スイッチSW2のトランジスタ２７及びＭＯＳＦＥＴ２８はＯＦＦした状態となる。そのため、ＤＣ／ＤＣコンバータ２ａがスイッチング動作を再開し、直流電源５から負荷１に電力供給を行う。同時にＤＣ／ＤＣコンバータ３ｂは直流電源５に接続されスイッチング動作を再開して容量性素子３ａを充電する。
【００６９】
以上のように、電源５が最初に投入されて容量性素子３ａが充電されていない初期状態では、ＤＣ／ＤＣコンバータ２ａの動作により負荷１に電力が供給される一方、ＤＣ／ＤＣコンバータ３ｂの動作により容量性素子３ａが充電される。そして、容量性素子３ａが負荷１の動作可能な下限電圧値まで充電されると、ＤＣ／ＤＣコンバータ２ａは動作を停止させ、ＤＣ／ＤＣコンバータ３ｂのみが容量性素子３ａの充電のために動作する。そして、容量性素子３ａの充電電圧が負荷１の動作可能な上限電圧値まで達すると、ＤＣ／ＤＣコンバータ３ｂの動作も停止させ、容量性素子３ａの電圧が下限電圧値未満になるまでは、容量性素子３ａの充電電荷のみで負荷１への電力供給が行われる。すなわち、容量性素子３ａの充電電圧が一旦上限電圧値に達してから下限電圧値を下回るまでの期間は、ＤＣ／ＤＣコンバータ２ｂおよび３ｂは全く動作しない。
【００７０】
したがって、図４に示す電源回路は図１に示す実施形態と同様に、従来のように常時ＤＣ／ＤＣコンバータにスイッチング動作させる構成に対して、電力の無駄を防止することができる。
【００７１】
さらに図４に示す電源回路は図１に示す実施形態と同様に、負荷１の動作電圧範囲における上限値と下限値とを利用して、その電力供給を容量性素子３ａの充電電荷で行い、この充電電荷による電力供給期間中にＤＣ／ＤＣコンバータ２ａ、３ｂの駆動を一旦停止することにより、無駄な電流消費を抑制する電源装置を得ることができる。
【００７２】
図５は、図１に示す実施形態の電源回路１００の具体例を示す回路図である。この実施形態の電源回路１００は直流電源５と負荷１との間に設けられ、ＤＣ／ＤＣコンバータ３４のスイッチング動作により直流電源５からの直流を負荷１に供給する第２の給電経路と、ＤＣ／ＤＣコンバータ３４のスイッチング動作で容量性素子３５に充電した充電電荷で負荷１に電力供給を行う第１の給電経路とを備えている。ＤＣ／ＤＣコンバータ３４のELB端子にがトランジスタ３１のコレクタが接続され、そのEBL端子が抵抗３３を介して直流電源５に接続される。またＤＣ／ＤＣコンバータ３４のVcc端子とグランド電位との間にコンデンサ２４が接続される。さらにＤＣ／ＤＣコンデンサ３４の出力SW端子に、ダイオード１７、コイル１８及び容量性素子３５からなる平滑回路を介して負荷１が接続される。
【００７３】
この実施形態の電源装置１００に用いた電圧検出器３０は、容量性素子３ａの充電電圧が上限電圧から下限電圧にかけて降下する過程で前記充電電圧の下限電圧値を検出し、前記容量性素子３ａの充電電圧が下限電圧から上限電圧にかけて上昇する過程で前記充電電圧の上限電圧値を検出するものであり、前記電圧検出器３０は、図６において、電圧検出器３０が下限電圧値（検出電圧）に対してもっているヒステリシス幅による最大値を上限電圧値として設定している。
【００７４】
図５に示す電源装置１００の制御部４は、電圧検出器３０とトランジスタ３１と抵抗３３とから構成され、先ず制御部４は、電圧検出器３０の検出信号に基いて、直流電源５の電源電圧レベル（Highレベル）の信号でＤＣ／ＤＣコンバータ３４を起動させてＤＣ／ＤＣコンバータ３４のスイッチング動作により直流電源５から負荷１に下限電圧値で電力供給を行う。この下限電圧による電力供給が図１及び図４でのＤＣ／ＤＣコンバータ２ａによる下限電圧値での電力供給に相当する。この場合、容量性素子３５には、ＤＣ／ＤＣコンバータ３４によるスイッチイング動作による電圧値で充電が行われる。
【００７５】
次に制御部４は、容量性素子３５の充電電荷が蓄積されて充電電圧が上昇し、その充電電圧が上限電圧まで達したことを電圧検出器３０が検出すると、ＤＣ／ＤＣコンバータ３４のEBL端子をグランド電位としてＤＣ／ＤＣコンバータ３４を停止し、容量性素子３５の充電電圧で負荷１に電力供給を行なう機能を備えている。この上限電圧値による電力供給が図１及び図４での充電電力供給部３による上限電圧での電力供給に相当する。
【００７６】
さらに制御部４は、前記上限電圧値での電力供給が進み、容量性素子３５の電力が消費されて容量性素子３５の充電電圧が下限電圧値まで降下したことを電圧検出器３０が検出すると、ＤＣ／ＤＣコンバータ３４のEBL端子に直流電源５から電源電圧レベル（High）の信号を入力し、直流電源５の電源電圧レベルの信号でＤＣ／ＤＣコンバータ３４を再起動し、ＤＣ／ＤＣコンバータ３４のスイッチング動作で直流電源５から負荷１に下限電圧値で電力供給を行う機能を備えている。この下限電圧による電力供給が図１及び図４での下限電力供給部２による下限電圧での電力供給に相当する。この場合、容量性素子３５には、ＤＣ／ＤＣコンバータ３４から出力される電圧で充電が行われる。
【００７７】
図５に示す電源装置１００に用いた電圧検出器３０は、容量性素子３５とグランド電位との間に導電型の異なるＭＯＳＦＥＴ３０ａと３０ｂとが設けられ、一方のＭＯＳＦＥＴ３０ｂのドレインがグランド電位に接続され、他方のＭＯＳＦＥＴ３０ａのソースが容量性素子３５のプラス側に接続され、２つのＭＯＳＦＥＴ３０ａのドレインとＭＯＳＦＥＴ３０ｂのソースとが接続され、その接続点が抵抗３２ａを介してトランジスタ３１のベースに接続される。またトランジスタ３１のベースとエミッタとの間に抵抗３２ｂが接続される。さらに２つのＭＯＳＦＥＴ３０ａ、３０ｂのゲートが接続され、その接続点が電圧検出器３０ｃの出力端子に接続され、電圧検出器３０ｃの反転入力端子に分圧抵抗３０ｆと３０ｇの接続点が接続され、その非反転入力端子に電流源３０ｄと基準電圧３０ｅとの接続点が接続される。また分圧抵抗３０ｆと３０ｇとの組合せにより検出対象の下限電圧値を設定している。図６に示すように検出対象の下限電圧値と検出対象の上限電圧値との間にヒステリシス幅Ｔを示す。図６において、電圧検出器３０ｃが下限電圧値（検出電圧）に対してもっているヒステリシス幅Ｔによる最大値を上限電圧値としている。
【００７８】
図５において、電源が投入された状態で容量性素子３５の充電電圧が、電気検出器３０が検出する下限電圧値より低いという条件の下では、抵抗３３を介してＤＣ／ＤＣコンバータ３４のEBL端子が直流電源５に接続されるため、直流電源５の電源電圧レベルの信号がＤＣ／ＤＣコンバータ３４のEBL端子に入力し、直流電源５の電源電圧レベル（High）の信号でＤＣ／ＤＣコンバータ３４が起動し、ＤＣ／ＤＣコンバータ３４がスイッチングして直流電源５から負荷１に下限電圧値で電力供給が行われる。この下限電圧値による電力供給が図１及び図４でのＤＣ／ＤＣコンバータ２ａによる下限電圧値での電力供給に相当する。この場合、容量性素子３５には、ＤＣ／ＤＣコンバータ３４から出力される電圧で充電が行われる。
【００７９】
容量性素子３５の充電電荷が蓄積されて充電電圧が上昇し、その充電電圧が上限電圧値まで達したことを電圧検出器３０が検出すると、トランジスタ３１のベースにHighレベルの信号が入力するため、トランジスタ３１がＯＮし、ＤＣ／ＤＣコンバータ３４のEBL端子がグランド電位となる。このことにより、ＤＣ／ＤＣコンバータ３４が停止し、容量性素子３５の充電電圧で負荷１に電力供給が行われる。この上限電圧値による電力供給が図１及び図４での容量性素子３ａによる上限電圧値での電力供給に相当する。
【００８０】
上限電圧値での電力供給が進み、容量性素子３５の電力が消費されて容量性素子３５の充電電圧が下限電圧まで降下したことを電圧検出器３０が検出すると、トランジスタ３１のベースにLowレベルの信号が入力し、トランジスタ３１がＯＦＦするため、ＤＣ／ＤＣコンバータ３４のEBL端子には直流電源５から電源電圧レベル（High）の信号が入力し、直流電源５の電源電圧レベルの信号でＤＣ／ＤＣコンバータ３４が再起動し、ＤＣ／ＤＣコンバータ３４がスイッチングして直流電源５から負荷１に下限電圧値で電力供給が行われる。この下限電圧値による電力供給が図１及び図４でのＤＣ／ＤＣコンバータ２ａによる下限電圧値での電力供給に相当する。この場合、容量性素子３５には、ＤＣ／ＤＣコンバータ３４から出力される電圧で充電が行われる。
【００８１】
以上の動作が繰り返し行われ、ＤＣ／ＤＣコンバータ３４のスイッチングによる下限電圧値での電力供給と容量性素子３５による充電電圧での電力供給が交互に行われることとなり、ＤＣ／ＤＣコンバータ３４が常時スイッチング動作を行うことがなく、従来のようにスイッチング動作による電力の無駄を防止することができる。
【００８２】
さらに負荷の動作電圧範囲における上限値と下限値とを利用して、その電力供給を充電電荷で行い、この充電電荷による電力供給期間中にＤＣ／ＤＣコンバータの駆動を一旦停止することにより、無駄な電流消費を抑制する電源装置を得ることができる。
【００８３】
【発明の効果】
以上説明したように本発明によれば、負荷の動作電圧範囲における上限値と下限値とを利用して、その電力供給を充電電荷で行い、この充電電荷による電力供給期間中にＤＣ／ＤＣコンバータの駆動を一旦停止することにより、無駄な電流消費を抑制する電源装置を得ることができる。
【図面の簡単な説明】
【図１】図１（ａ）は本発明の実施形態１に係る電源装置を示すブロック図、図１（ｂ）は真理値表を示す図である。
【図２】図１に示す実施形態の電源装置の動作を説明するフローチャートである。
【図３】電圧検出と各回路動作に関するタイミングチャートである。
【図４】図１に示す実施形態の電源装置の具体例を示す回路図である。
【図５】図１に示す電源装置の別の具体例を示す回路図である。
【図６】図４に示す電圧検出器のヒステリシス特性を示す図である。
【符号の説明】
１  負荷
２ａ  ＤＣ／ＤＣコンバータ
３ａ  容量性素子
３ｂ  ＤＣ／ＤＣコンバータ
４  制御部
４ａ  論理積回路
４ｂ  論理和回路
４ｃ  ラッチ回路
５  直流電源
４ｄ  ４ｅ  電圧検出器
８  ９  １０  インッバータ
１１  Ｄ型フリップフロップ
１２  ＮＡＮＤ
１３  ＮＯＲ
１４  １５  電圧検出器
２０  ２２  ２７  ３１  トランジスタ
２１  ２８  ＭＯＳＦＥＴ
３０  電圧検出器
３０ａ  ３０ｂ  ＭＯＳＦＥＴ
３０ｃ  電圧検出器
３４  ＤＣ／ＤＣコンバータ
３５  容量性素子
【図１】
0004146622.tif 000002
【図２】
0004146622.tif 000003
【図３】
0004146622.tif 000004
【図４】
0004146622.tif 000005
【図５】
0004146622.tif 000006
【図６】
0004146622.tif 000007