(57)【特許請求の範囲】
【請求項１】
ＩＩＩ族窒化物エピタキシャル層が選択的に成長する領域とＩＩＩ族窒化物エピタキシャル層が選択的に成長しない領域とが混在して形成されているエピタキシャル成長用基板上にＩＩＩ族窒化物エピタキシャル層を形成する工程と、
前記ＩＩＩ族窒化物エピタキシャル層と前記エピタキシャル成長用基板とを、エピタキシャル成長用基板のＩＩＩ族窒化物エピタキシャル層が選択的に成長する領域上で、エピタキシャル成長用基板と前記ＩＩＩ族窒化物エピタキシャル層との間にあるＩｎＮ層において、該InN層が分解する温度でアニールすることにより分離する工程と、
前記ＩＩＩ族窒化物エピタキシャル層を前記エピタキシャル成長用基板から取り外す工程とを有することを特徴とするＩＩＩ族窒化物半導体基板の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、光通信用半導体レーザや光ディスク用光源などに利用されるＩＩＩ族窒化物半導体基板の製造方法に関する。
【０００２】
【従来の技術】
従来、青色のＬＥＤは、赤色や緑色のＬＥＤに比べて輝度が小さく実用化に難点があったが、近年、一般式ＩｎＡｌＧａＮで表されるＧａＮ系化合物半導体において、低温ＡｌＮバッファー層、あるいは低温ＧａＮバッファー層を用いることによる結晶成長技術の向上と、Ｍｇをドープした低抵抗のｐ型半導体層が得られたことにより、高輝度青色ＬＥＤが実用化され、さらには、実用化には至らないが室温で連続発振する半導体レーザが実現された。
【０００３】
一般に、高品質の半導体層を基板上にエピタキシャル成長させる場合には、基板と半導体層の格子定数や熱膨張係数が同程度である必要がある。しかしながら、ＧａＮ系半導体については、これらを同時に満足する基板が現在世の中には存在しない。
【０００４】
現在、ＧａＮバルク単結晶を作製する試みがなされているが、いまだに数ミリ程度のものしか得られていないのが実状であり、実用化には程遠い状態である。
【０００５】
従って、ＧａＮ系では、一般に、サファイア，ＭｇＡｌ2Ｏ4スピネル，ＳｉＣのようなＧａＮ系半導体と格子定数や熱膨張係数の大きく異なる異種基板を用い、結晶成長を行い、レーザ素子を作製している。
【０００６】
しかるに、異種基板を用いる場合には、結晶欠陥，光共振器端面形成，電極形成，放熱性という問題が有り、実用的なレーザ素子を作製することは未だ実現されていない。
【０００７】
以下、これらの問題を簡単に説明する。結晶欠陥に関しては、サファイア，ＭｇＡｌ2Ｏ4スピネル，ＳｉＣのようなＧａＮ系半導体とは格子定数や熱膨張係数の大きく異なる異種基板を用いて結晶成長を行なうと、格子不整合により導入される転位密度が１０8〜１０10ｃｍ-2と非常に大きく、また、異種基板とＧａＮ系半導体との熱膨張係数との違いにより、歪みやクラックが発生するなど、実用的な半導体レーザを作製するのに必要な品質を有する結晶成長は困難であった。
【０００８】
また、光共振器端面形成に関しては、異種基板とＧａＮ系化合物半導体のへき開面は必ずしも一致しているわけではないので、従来のＡｌＧａＡｓ系等のレーザのように、へき開法で平行かつ平滑な光共振器端面を形成することが困難であった。
【０００９】
従って、ＧａＮ系では、ドライエッチングや、サファイア等の基板を薄く研磨し、基板をへき開することで、ＧａＮ系結晶を割るなどの方法で、光共振器端面を作製している。
【００１０】
ここで、ドライエッチングを使用する方法では、作製プロセスにおいて、ドライエッチング用マスクの形成，ドライエッチング，マスク除去等の工程が必要とされ、複雑化していた。さらには、ＧａＮ系化合物半導体のドライエッチング技術は未だ確立されていないため、形成された共振器ミラーには、縦筋状の凹凸が生じ、また、テーパー状に形成されるなど、その平滑性，平行性，垂直性は未だ十分ではなかった。また、ドライエッチングで共振器ミラーを形成した場合には、共振器ミラー端面の前方に基板がテラスとして残るため、このテラスによって光が反射され、ビーム形状が単峰にならなかった。
【００１１】
また、サファイア等の基板を薄く研磨し、基板をへき開することで、ＧａＮ系結晶を割るなどの方法で、光共振器端面を形成する方法では、ＧａＮ系結晶と基板とのへき開面のずれから、光共振器端面は凹凸が大きく平滑にはならないので、レーザーのしきい値電流の増加を招いていた。
【００１２】
また、電極形成に関しては、一般的に使用されているサファイア基板が絶縁性であるため、基板裏面から電極をとることができなかった。そのため、電極は素子表面に形成されることになり、従来のＡｌＧａＡｓ系等のレーザーのように基板裏面に電極を形成しダイボンディングするような実装ができず、さらには、電極のスペースの分だけチップ面積が大きくなるといった問題もあった。また、ｎ側の電極形成のために、ｎ型層を露出するためのドライエッチングが必要とされるので、レーザ素子の作製工程が複雑化していた。
【００１３】
また、放熱性に関しては、一般的に使用されているサファイア基板の熱伝導性の悪さから、高温動作あるいは大出力動作では、寿命は極端に短かった。
【００１４】
以上の問題点を解決するため、低欠陥密度の高品質ＧａＮ厚膜によってＧａＮ基板を作製する技術が開発されている。
【００１５】
例えば、特開平１０−３２６９１２号公報，特開平１０−３２６７５１号公報，特開平１０−３１２９７１号公報，特開平１１−４０４８号公報には、異種基板上にマスクを用いてＧａＮを選択成長し、さらに結晶成長を続けることで、マスクを埋め込み、基板全面に平坦なＧａＮ厚膜を形成する技術が開示されている。
【００１６】
図５は特開平１０−３１２９７１号公報に示されているＧａＮ厚膜基板の作製方法を説明するための図である。
【００１７】
図５を参照すると、先ず、サファイア等の異種基板１１に、ＧａＮ等のIII−Ｖ族化合物半導体膜１２を積層し、その上に、ＳｉＯ2等からなる数μｍ幅のマスク１４を作製し、ＧａＮ等のIII−Ｖ族化合物半導体を選択成長させる成長領域１３を形成する（図５（ａ））。
【００１８】
次いで、成長領域１３にＧａＮ等のIII−Ｖ族化合物半導体を選択成長させファセット構造１５を作製する（図５（ｂ））。
【００１９】
III−Ｖ族化合物半導体の成長をさらに続けると、ファセット１５は横方向に成長し、マスク１４上を覆う（図５（ｃ））。
【００２０】
さらに成長を続けると、隣接するIII−Ｖ族化合物半導体１５は合体し、溝が埋まる（図５（ｄ））。
【００２１】
さらに成長を続けると、III−Ｖ族化合物半導体１５の表面は平坦化し、基板全面に平坦なIII−Ｖ族化合物半導体厚膜が形成される（図５（ｅ））。
【００２２】
上述の各公報に示されている技術によれば、異種基板上に選択成長した部分の結晶層には、基板界面で発生した貫通転位の密度が高いが、マスク上を横方向にラテラル成長した部分では貫通転位の密度は激減し高品質の結晶となっている。さらに、この上に選択成長とラテラル成長を繰り返すことで、ウエハー全面で、転位の少ない高品質のＧａＮ厚膜が形成することが出来る。また、この技術によれば、１００μｍ以上の厚いＧａＮを成長しても、熱膨張係数差に起因するクラックが入らないので、異種基板を除去しても基板として利用できる厚さのＧａＮ厚膜を成長することが出来る。
【００２３】
そして、上述の各公報の技術では、光共振器端面，電極形成，放熱性の問題の解決のため、最終的に、異種基板とマスクを除去し、ＧａＮ基板を形成している。異種基板とマスク材料の除去は、研磨あるいは熱衝撃を利用する方法によっている。
【００２４】
特開平１０−３１２９７１号公報，特開平１１−４０４８号公報には、異種基板とマスク材料を除去したＧａＮ基板上に、レーザ構造を積層して作製したＧａＮ系半導体レーザが開示されている。
【００２５】
図６は特開平１１−４０４８号公報に示されている半導体レーザを示す図である。図６において、窒化物半導体基板（ＧａＮ基板）４０は、図５に示した工程と同様に、サファイア基板上に、選択成長マスクを介して、ＳｉをドープしたＧａＮを厚く成長した後、サファイア基板，選択成長マスクを研磨して除去し、ＳｉドープＧａＮ基板のみとし、作製している。
【００２６】
そして、図６の半導体レーザでは、このＧａＮ基板４０の上に、レーザ構造となる窒化物半導体層を成長させている。レーザの積層構造は、ｎ型ＧａＮからなる第２のバッファー層４１、ｎ型Ｉｎ0.1Ｇａ0.9Ｎからなるクラック防止層４２、ｎ型Ａｌ0.2Ｇａ0.8Ｎ／ＧａＮ超格子からなるｎ側クラッド層４３、ｎ型ＧａＮからなるｎ側光ガイド層４４、Ｉｎ0.05Ｇａ0.95Ｎ／Ｉｎ0.2Ｇａ0.8Ｎ多重量子井戸構造の活性層４５、ｐ型Ａｌ0.3Ｇａ0.7Ｎからなるｐ側キャップ層４６、ｐ型ＧａＮからなるｐ側光ガイド層４７、ｐ型Ａｌ0.2Ｇａ0.8Ｎ／ＧａＮ超格子からなるｐ側クラッド層４８、ｐ型ＧａＮからなるｐ側コンタクト層４９を順次積層して形成されている。
【００２７】
そして、ｐ側コンタクト層４９，ｐ側クラッド層４８の一部をドライエッチングして、幅４μｍのリッジストライプを形成する。リッジストライプを形成する位置は、選択成長マスクがあった直上の結晶部分である。この位置合わせは、サファイア基板と選択成長マスクが除去されているため、窒化物半導体素子成長前に起点となる目印をＧａＮ基板側に入れて行っている。リッジストライプ上にはＮｉ／Ａｕからなるｐ側電極５１が形成され、ｎ型ＧａＮ基板の裏面には、Ｔｉ／Ａｌからなるｎ側電極５３が形成されている。そして、レーザー共振器端面は、ｎ型ＧａＮ基板のＭ面をへき開することで形成されている。
【００２８】
その他のＧａＮ厚膜基板の作製技術としては、例えば特開平７−２０２２６５号公報、特開平７−１６５４９８号公報に示されている技術が知られており、この技術は、サファイア基板の上にＺｎＯよりなるバッファ層を形成し、その上にＧａＮ系半導体を成長させた後、バッファ層を溶解除去し、基板とＧａＮ系半導体を分離して作製するものである。
【００２９】
また、特開平１０−２２９２１８号公報には、第１の基板上にＧａＮ系半導体が形成された第１のウエハーと第２の基板上にＧａＮ系半導体が形成された第２のウエハーとを用意し、前記第１と第２のウエハーとをそれぞれのＧａＮ系半導体同士が密着するようにして接着した後、第１の基板と第２の基板とを研磨除去する方法が示されている。
【００３０】
【発明が解決しようとする課題】
上述したように、低温バッファー層の技術や、選択成長とラテラル成長の組み合わせによる低欠陥基板の作製技術により、サファイア等の異種基板上への高品質ＧａＮ系化合物半導体の結晶成長が可能となり、ＧａＮ系半導体レーザの室温近傍での低出力動作時の長寿命化が図られている。さらには、ＧａＮ基板が作製され、この基板を用いることによりＧａＮ系半導体レーザの特性の改善が見込まれつつある。
【００３１】
しかしながら、工業的に実用できる大面積，高品質のＧａＮ基板は、未だ実現されていないのが実状である。その結果、高出力動作する実用的なレーザーも未だ実現されていない。
【００３２】
また、特開平１０−３２６９１２号公報、特開平１０−３２６７５１号公報、特開平１０−３１２９７１号公報、特開平１１−４０４８号公報に示されているＧａＮ基板の作製方法では、厚いＧａＮを成長してもクラックは発生しないが、ＧａＮと異種基板との熱膨張係数差により、ウエハーに反りが生じる。このため、直径２インチ程度の異種基板を全面均一に研磨することは困難であり、たとえ、直径２インチ程度の基板上に高品質のＧａＮ厚膜を成長しても、異種基板研磨のためには、１０ｍｍ程度に分割する必要が有り、大型のＧａＮ基板は作製できなかった。すなわち、従来のような基板の研磨除去の方法では、大面積のＧａＮ基板を作製することは困難である。また、この反りのために、異種基板研磨の過程でＧａＮ層に欠陥が導入されるなどして、結晶性が悪くなり、その上に作製した半導体レーザのしきい電流密度が増加するなど、半導体レーザの特性は必ずしも良いものではない。
【００３３】
また、第１と第２のウエハーとをそれぞれのＧａＮ系半導体同士が密着するようにして接着した後、第１の基板と第２の基板とを除去する特開平１０−２２９２１８号公報に示されている方法では、基板とＧａＮ系半導体との熱膨張係数の違いによって、ＧａＮを厚く成長するとウエハーが反るため、大面積のウエハーでは、ウエハー全面でＧａＮ系半導体同士が完全に密着しないこともある。また、密着の過程でクラックが入る場合もある。さらに、第１の基板と第２の基板を研磨除去するため、１枚のＧａＮ基板を作製するのに２枚の高価な基板を使うことになり高コストになるなどの問題もある。
【００３４】
また、基板の研磨除去を要しないＧａＮ基板を作製する特開平７−２０２２６５号公報、特開平７−１６５４９８号公報に示されている技術では、薄膜のＺｎＯよりなるバッファ層を溶解除去するのに非常に長時間を要し、実用化は難しい。
【００３５】
一方、熱衝撃を利用して異種基板を分離する方法においても、熱衝撃による欠陥の導入の問題は研磨の場合と同様であり、高品質のＧａＮ基板を作製することは困難である。
【００３６】
本発明は、これら従来のＧａＮ系半導体基板の作製方法の問題点を解決し、結晶欠陥の少ない高品質かつ大面積のＩＩＩ族窒化物半導体基板の製造方法を提供することを目的としている。
【００３７】
【課題を解決するための手段】
上記目的を達成するために、請求項１記載の発明は、ＩＩＩ族窒化物エピタキシャル層が選択的に成長する領域とＩＩＩ族窒化物エピタキシャル層が選択的に成長しない領域とが混在して形成されているエピタキシャル成長用基板上にＩＩＩ族窒化物エピタキシャル層を形成する工程と、
前記ＩＩＩ族窒化物エピタキシャル層と前記エピタキシャル成長用基板とを、エピタキシャル成長用基板のＩＩＩ族窒化物エピタキシャル層が選択的に成長する領域上で、エピタキシャル成長用基板と前記ＩＩＩ族窒化物エピタキシャル層との間にあるＩｎＮ層において、該InN層が分解する温度でアニールすることにより分離する工程と、
前記ＩＩＩ族窒化物エピタキシャル層を前記エピタキシャル成長用基板から取り外す工程とを有することを特徴としている。
【００４５】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。
【００４６】
本発明の実施形態では、III族窒化物（例えばＧａＮ）のエピタキシャル層が選択的に成長する領域とIII族窒化物のエピタキシャル層が選択的に成長しない領域とが混在して形成されているエピタキシャル成長用基板上に、III族窒化物のエピタキシャル層を形成して半導体基板を作製するようになつており、この際、エピタキシャル成長用基板のIII族窒化物エピタキシャル層が選択的に成長する領域に成長したIII族窒化物エピタキシャル層とエピタキシャル成長用基板とが分離されるように半導体基板を作製することを特徴としている。
【００４７】
本発明の実施形態では、III族窒化物エピタキシャル層は、III族窒化物のエピタキシャル層が選択的に成長する領域とIII族窒化物エピタキシャル層が選択的に成長しない領域とが混在して形成されたエピタキシャル成長用基板上に成膜される。ここで、III族窒化物が選択的に成長する領域とは、エピタキシャル成長用基板の原子配列によるポテンシャルに基づき膜の原子配列が決定し、III族窒化物エピタキシャル層がエピタキシャル成長用基板に対して垂直に成長する領域である。一方、III族窒化物エピタキシャル層の選択成長しない領域とは、III族窒化物エピタキシャル層が全く結晶成長しないか、基板の原子配列によるポテンシャルに無関係に３次元成長する領域である。
【００４８】
このように、III族窒化物のエピタキシャル層が選択的に成長する領域とIII族窒化物エピタキシャル層が選択的に成長しない領域とが混在して形成されたエピタキシャル成長用基板上に、III族窒化物エピタキシャル層のエピタキシャル成長を開始させると、III族窒化物結晶は、エピタキシャル成長用基板上の選択成長する領域に、エピタキシャル成長用基板に対し垂直方向に成長し、しだいに選択的に成長しない領域上へ横方向にも成長し始め、やがてエピタキシャル成長用基板表面を被覆する。垂直方向に成長したIII族窒化物エピタキシャル層の部位は、エピタキシャル成長用基板全体に直接成長した結晶と同様の欠陥密度であるが、横方向に成長しているIII族窒化物エピタキシャル層の部位では欠陥は結晶表面には貫通せず、垂直方向に成長しているIII族窒化物エピタキシャル層の部位よりも結晶表面の欠陥密度が低減している。しかし、エピタキシャル成長用基板とIII族窒化物エピタキシャル層とが異種材料である場合には、熱膨張率の差などの影響によりエピタキシャル成長用基板とIII族窒化物エピタキシャル層との間には応力が発生する。
【００４９】
本発明の実施形態では、エピタキシャル成長用基板とIII族窒化物エピタキシャル層とを分離することにより、この応力を緩和するようにしている。なお、ここでいう分離とは、物理的に２つの構成要素に分けること（すなわち基板からIII族窒化物のエピタキシャル層を取り外すこと）のみを表すのではなく、異種界面による応力緩和等の力学的な意味での分離を含んでおり、形態として、エピタキシャル成長用基板とIII族窒化物エピタキシャル層とが一体であるか否かによるものではない。また、分離のための機構は、成長中，成長後，アニール中等の何れのタイミングで発現しても良い。
【００５０】
本発明の実施形態によれば、エピタキシャル成長用基板とIII族窒化物エピタキシャル層とが分離されることにより、熱膨張率の差などの影響によりエピタキシャル成長用基板とIII族窒化物エピタキシャル層との間の応力が解放され、エピタキシャル成長用基板の反り等の応力に起因する不具合を解消することができる。
【００５１】
図１は本発明の実施形態の半導体基板の具体的な作製工程例を示す図である。図１を参照すると、先ず、Ａｌ2Ｏ3基板１０１を用意する（図１（ａ））。なお、基板１０１の方位はｃ−面を用いているが、他の面方位でも良い。
【００５２】
次いで、基板１０１上にＭＯＣＶＤ法によりＧａＮの低温バーファー層（図示せず）を積層後、Ｓｉドープのｎ−ＧａＮ膜１０２（膜厚が１μｍ）を成膜する（図１（ｂ））。次いで、ｎ−ＧａＮ膜１０２上にＳｉＯ2マスク層１０３（層厚が１．５μｍ）を成膜する（図１（ｃ））。
【００５３】
しかる後、フォトレジスト１０４を塗布し、フォトリソグラフィーにより所望のパターンにパターニングを施す（図１（ｄ））。次いで、バッファードフッ酸によりＳｉＯ2マスク層１０３をエッチングする（図１（ｅ））。
【００５４】
しかる後、ＭＯＣＶＤ法によりＳｉＯ2マスク開口部１１０にＳｉドープｎ−ＧａＮエピタキシャル層１０５（層厚が１μｍ）を選択成長し、引き続き、ＩｎＮ層１０６（層厚が２００ｎｍ）を形成する（図１（ｆ））。このようにしてエピタキシャル成長用基板を作製する。
【００５５】
しかる後、ＭＯＣＶＤ法によりＳｉドープｎ−ＧａＮエピタキシャル層１０７を選択成長しマスク開口面を被覆し、横方向への成長を行なう（図１（ｇ））。
【００５６】
さらに、選択成長を続けることにより、基板全体のＧａＮエピタキシャル層１０７が合体し、合体したＧａＮエピタキシャル層１０７によって単一のＧａＮ基板１０８が形成される（図１（ｈ））。
【００５７】
しかる後、窒素雰囲気でＩｎＮ層１０６が分解する温度でアニールする。アニール温度からの冷却時に生じる熱応力により、ＧａＮ層１０８／ＳｉＯ2マスク層１０３の異種界面において選択的に応力緩和が起こり、反りのない異種基板上に成長したＧａＮ基板１０８が得られる（図１（ｉ））。
【００５８】
このように、図１の作製工程例では、エピタキシャル成長用基板のIII族窒化物エピタキシャル層が選択的に成長する領域に成長したIII族窒化物エピタキシャル層とエピタキシャル成長用基板とが分離されており、エピタキシャル成長用基板とIII族窒化物エピタキシャル層との間に分離のための構造を設けることで、異種材料基板上にIII族窒化物エピタキシャル層を形成するに当たり従来問題となっていた異種材料基板との間の熱膨張係数の差による応力を緩和することができ、応力による歪み等を低減することができて、高品質かつ大面積のIII族窒化物半導体基板を提供できる。すなわち、残存歪みの低減により、反りやクラックのない大面積結晶化のIII族窒化物半導体基板が得られるとともに、転位の進展，増殖等の挙動が緩和された高品質のIII族窒化物半導体基板が得られる。
【００５９】
なお、層構成や各層の組成等の構成およびプロセスの詳細は、上述の例に限定されるものではなく、後述のように超格子構造による分離などの他の構成，プロセスを取ることも可能である。
【００６０】
また、上述の例では、ＧａＮ系薄膜をＭＯＣＶＤ法により成膜したが、ＭＢＥ法を用いれば、ＧａＮ系の薄膜に限らず、すべての層，膜の構成を形成可能であり、またＨＶＰＥ法，昇華法を用いれば、ＩｎＮ層１０６以降の層，膜の構成を形成可能である。また、マスク層１０３の材料も、ＳｉＯ2膜に限らず、ＳｉＮX膜などを用いることができる。
【００６１】
また、上述した作製工程例は、ＧａＮ系半導体基板に限らず、熱膨張係数の違いの大きな系での基板の作製全般に適用可能である。
【００６２】
さらに、図１（ｈ），（ｉ）のアニール工程において、アニール条件によってはアニール工程後にＧａＮ基板１０８を分離することのできないこともあるが、この場合でも、マスク層１０３に対してエッチングすることによりＧａＮ基板１０８を分離することが可能であり、本発明はこの場合にも適用可能である。
【００６３】
また、上述した本発明の実施形態の作製方法において、エピタキシャル成長用基板とエピタキシャル成長用基板上に成長するIII族窒化物エピタキシャル層との分離には、超格子構造を用いることができる。超格子構造は、薄膜の異種材料を重ね合わせることにより構成されており、その異種界面は同一結晶内よりもより小さな剪断応力に対し応力緩和挙動を示す。従って、エピタキシャル成長用基板とIII族窒化物エピタキシャル層の格子不整合と熱膨張係数の差による応力は、マスク材とエピタキシャル層との異種界面と超格子構造の異種界面とで選択的に緩和が進展する。
【００６４】
図２は、エピタキシャル成長用基板とエピタキシャル成長用基板上に成長するIII族窒化物エピタキシャル層との分離に、超格子構造を用いる場合の半導体基板の作製工程例を示す図である。図２を参照すると、先ず、Ａｌ2Ｏ3基板２０１を用意する（図２（ａ））。なお、基板２０１の方位はｃ−面を用いているが、他の面方位でも良い。
【００６５】
次いで、基板２０１上にＭＯＣＶＤ法によりＧａＮの低温バーファー層（図示せず）を積層後、Ｓｉドープのｎ−ＧａＮ膜２０２（膜厚が１μｍ）を成膜する（図２（ｂ））。次いで、ｎ−ＧａＮ膜２０２上にＳｉＯ2マスク層２０３（層厚が１．５μｍ）を成膜する（図２（ｃ））。
【００６６】
しかる後、フォトレジスト２０４を塗布し、フォトリソグラフィーにより所望のパターンにパターニングを施す（図２（ｄ））。次いで、バッファードフッ酸によりＳｉＯ2マスク層２０３をエッチングする（図２（ｅ））。
【００６７】
しかる後、ＭＯＣＶＤ法によりＳｉＯ2マスク開口部２１０にＳｉドープｎ−ＧａＮエピタキシャル層２０５（層厚が１μｍ）を選択成長し、これによりエピタキシャル成長用基板が作製される。
【００６８】
しかる後、ＩｎＧａＮ（厚さ２０ｎｍ）／ＧａＮ（厚さ２０ｎｍ）の超格子構造２０６を形成する（図２（ｆ））。
【００６９】
しかる後、ＭＯＣＶＤ法によりＳｉドープｎ−ＧａＮエピタキシャル層２０７を選択成長しマスク開口面を被覆し、横方向への成長を行なう（図２（ｇ））。
【００７０】
さらに、選択成長を続けることにより、基板全体のＧａＮエピタキシャル層２０７が合体し、合体したＧａＮエピタキシャル層２０７によって単一のＧａＮ基板２０８が形成される（図２（ｈ））。
【００７１】
この場合、成長温度からの冷却時に生じる熱応力により、ＧａＮ層２０８／ＳｉＯ2マスク層２０３との界面、および、ＩｎＧａＮ／ＧａＮ超格子構造２０６の異種界面において、選択的に応力緩和が起こり、反りのない異種基板上のＧａＮ基板２０８が得られる。
【００７２】
このように、図２の作製工程例では、エピタキシャル成長用基板とエピタキシャル成長用基板上に成長するIII族窒化物エピタキシャル層（２０７，２０８）とが格子不整合であり、かつ、エピタキシャル成長用基板とIII族窒化物エピタキシャル層（２０７，２０８）とが超格子構造２０６により分離されていることにより、高品質かつ大面積のIII族窒化物半導体基板を提供できる。すなわち、格子歪み系の材料での基板作製にあたり、格子歪みに起因する高密度の転位は選択成長により低減し、また、エピタキシャル成長用基板との熱膨張係数の差による応力をエピタキシャル成長用基板とIII族窒化物エピタキシャル層との間に設けた超格子構造の異種材料間での選択的な格子緩和により低減することができる。超格子構造による格子緩和は、成長中，成長後を問わず、超格子構造の層面に対して平行な剪断応力に対してこれを緩和するように働く。この方向は格子歪みにより生じる応力の働く方向であり、また、熱膨張率の差による応力の働く方向でもある。従って、より小さな剪断応力に対して格子緩和挙動を示すように超格子構造を設計することにより、より残存歪みの小さな高品質かつ大面積の半導体結晶，すなわちIII族窒化物半導体基板を得ることができる。
【００７３】
なお、層構成や各層の組成等の構成およびプロセスの詳細は上述の例に限定されるものではなく、他の構成，プロセスを取ることも可能である。
【００７４】
また、上述の例では、ＧａＮ系薄膜をＭＯＣＶＤ法により成膜したが、ＭＢＥ法を用いれば、ＧａＮ系薄膜に限らず、すべての層，膜の構成を形成可能であり、ＨＶＰＥ法，昇華法を用いれば、超格子構造２０６以降の層，膜の構成を形成可能である。また、マスク層２０３の材料も、ＳｉＯ2膜に限らず、ＳｉＮX膜などを用いることができる。
【００７５】
また、上述した作製工程例は、ＧａＮ系半導体基板に限らず、格子不整合系の基板の作製全般に適用可能である。
【００７６】
また、超格子構造による分離を行なう上述の半導体基板の作製方法において、超格子構造を作製するまでの成膜方法と、超格子構造作製後の成膜方法とを異ならせることもできる。すなわち、上述の作製工程において、超格子構造までの作製工程では比較的成長条件が遅く、各層の厚み等の制御が容易なＭＯＣＶＤ法やＭＢＥ法が適していると考えられる。しかし、超格子構造の作製後は、成膜速度が速く安価な成膜方法を採用することにより、より安価に半導体基板を作製することが可能となる。
【００７７】
図３は超格子構造を作製するまでの成膜方法と超格子構造作製後の成膜方法とを異ならせる場合の半導体基板の作製工程例を示す図である。
【００７８】
図３を参照すると、先ず、Ａｌ2Ｏ3基板３０１を用意する（図３（ａ））。なお、基板３０１の方位はｃ−面を用いているが、他の面方位でも良い。次いで、基板３０１上にＭＯＣＶＤ法によりＧａＮの低温バーファー層（図示せず）を積層後、Ｓｉドープのｎ−ＧａＮ膜３０２（膜厚が１μｍ）を成膜する（図３（ｂ））。次いで、ｎ−ＧａＮ膜３０２上にＳｉＮxマスク層３０３（膜厚が１．５μｍ）を成膜する（図３（ｃ））。
【００７９】
しかる後、フォトレジスト３０４を塗布し、フォトリソグラフィーにより所望のパターンにパターニングを施す（図３（ｄ））。次いで、ＲＩＥを用いＣＦ4によりＳｉＮxマスク層３０３をエッチングする（図３（ｅ））。
【００８０】
しかる後、ＭＯＣＶＤ法によりＳｉＯ2マスク開口部３１０にＳｉドープｎ−ＧａＮエピタキシャル層３０５（１μｍ）を選択成長し、これによりエピタキシャル成長用基板が作製される。
【００８１】
しかる後、ＩｎＧａＮ（厚さ２０ｎｍ）／ＧａＮ（厚さ２０ｎｍ）の超格子構造３０６を形成する（図３（ｆ））。
【００８２】
しかる後、ＭＯＣＶＤ法によりＳｉドープｎ−ＧａＮエピタキシャル層３０７を選択成長しマスク開口面を被覆し、横方向への成長を行う（図３（ｇ））。
【００８３】
しかる後、ＨＶＰＥ法により１００μｍ／ｈ程度の速度でＳｉドープｎ−ＧａＮエピタキシャル層３０７の高速成長を行い、単一のＧａＮ基板３０８が形成される（図３（ｈ））。
【００８４】
このように、図３の作製工程例では、超格子構造を作製するまでの成膜方法と、超格子構造作製後の成膜方法とを相違させることで（超格子構造を作製するまでの工程を成長速度が遅く、膜厚の制御が容易な方法により成膜し、超格子構造を作製以降の成膜をより成膜速度の速い安価な成膜方法により成膜することで）、高品質かつ大面積の半導体結晶，すなわちIII族窒化物半導体基板をより低コストで得ることができる。
【００８５】
なお、層構成や各層の組成等の構成およびプロセスの詳細は、上述の例に限定されるものではなく、他の構成，プロセスを取ることも可能である。例えば、フラックス法においては成長条件の制御による結晶の形態制御が可能であり、板状の結晶を得ることができることから、上述の例のようにマスク開口部３１０の単位面積当たりの密度を下げることにより、より応力緩和の容易な異種基板上のＧａＮ系基板３０８が得られる。
【００８６】
また、超格子構造３０６を作製後の成膜方法については、結晶成長速度の速い他の成長方法を用いることも可能である。
【００８７】
また、上述の例では、ＧａＮ系薄膜をＭＯＣＶＤ法により成膜したが、ＭＢＥ法により形成することも可能である。
【００８８】
本発明の半導体基板は、上述したように、エピタキシャル成長用基板とエピタキシャル成長用基板上に成長するIII族窒化物エピタキシャル層とが分離されている。ここで、分離とは、異種界面による応力の緩和等の力学的な意味での分離を表している。すなわち、エピタキシャル成長用基板とIII族窒化物エピタキシャル層との間の応力は緩和されており、反りや応力に起因する転位の導入は解消されている。しかし、III族窒化物エピタキシャル層は、基板から取り外されていないため、III族窒化物エピタキシャル層とエピタキシャル成長用基板とは一体のものとして取り扱いが可能であり、この場合には、エピタキシャル成長用基板による全体の強度確保が可能となる。
【００８９】
すなわち、III族窒化物エピタキシャル層とエピタキシャル成長用基板とが一体である場合には、結晶成長工程やデバイス作製工程において、半導体基板の取り扱いが容易となり、かつ、反りの無い大面積の低コストの半導体基板を提供することができる。すなわち、III族窒化物エピタキシャル層を成長後、格子緩和し歪みが低減された状態のIII族窒化物エピタキシャル層とエピタキシャル成長用基板とを一体のままとすることで、反りのない大面積の基板を得るとともに、デバイス形成プロセス中、エピタキシャル成長用基板をIII族窒化物エピタキシャル層の支持基板とすることができ、取り扱いが容易となる。また、支持基板があることで、III族窒化物エピタキシャル層の厚みを薄くすることも可能となり、より低コストな半導体基板を得ることができる。
【００９０】
また、これとは反対に、III族窒化物エピタキシャル層をエピタキシャル成長用基板から取り外して、半導体基板とすることもできる。この場合には、半導体基板は、エピタキシャル成長用基板上に厚膜のIII族窒化物エピタキシャル層を選択成長させ、かつ、エピタキシャル成長用基板とIII族窒化物エピタキシャル層とを分離した構成となる。なお、この場合、分離とは、前述した異種界面での応力緩和のための分離の意味に加え、エピタキシャル成長用基板から取り外した後、厚膜のIII族窒化物エピタキシャル層自体の剛性により、III族窒化物エピタキシャル層単体を半導体基板として用いることを意味している。
【００９１】
このように、III族窒化物エピタキシャル層をエピタキシャル成長用基板から取り外して半導体基板とすることにより、エピタキシャル成長用基板とIII族窒化物エピタキシャル層とが物理的に分離され、応力が緩和されて、大面積のIII族窒化物半導体基板が得られる。また、エピタキシャル成長用基板とIII族窒化物エピタキシャル層全体で格子緩和が進展することから、エピタキシャル成長用基板からIII族窒化物エピタキシャル層を容易に取り外すことが可能となる。これにより、高品質かつ大面積のＧａＮ系半導体基板を提供することができる。
【００９２】
なお、上述した各例の半導体基板において、III族窒化物エピタキシャル層は少なくともＧａを含むIII族窒化物で構成でき、また、超格子構造はＧａ，Ｉｎ，Ａｌの窒化物若しくはその混晶により構成できる。
【００９３】
図４はIII族窒化物エピタキシャル層が少なくともＧａを含むIII族窒化物で構成され、また、超格子構造がＧａ，Ｉｎ，Ａｌの窒化物若しくはその混晶により構成され場合の半導体基板の作製工程例を示す図である。
【００９４】
図４を参照すると、先ず、Ａｌ2Ｏ3基板４０１を用意する（図４（ａ））。なお、基板４０１の方位はｃ−面を用いているが、他の面方位でも良い。
【００９５】
次いで、基板４０１上にＭＯＣＶＤ法によりＧａＮの低温バーファー層（図示せず）を積層後、Ｓｉドープのｎ−ＧａＮ膜４０２（膜厚が１μｍ）を成膜する（図４（ｂ））。次いで、ｎ−ＧａＮ膜４０２上にＳｉＯ2マスク層４０３（層厚が１．５μｍ）を成膜する（図４（ｃ））。
【００９６】
しかる後、フォトレジスト４０４を塗布し、フォトリソグラフィーにより所望のパターンにパターニングを施す（図４（ｄ））。次いで、バッファードフッ酸によりＳｉＯ2マスク層４０３をエッチングする（図４（ｅ））。
【００９７】
しかる後、ＭＯＣＶＤ法によりＳｉＯ2マスク開口部４１０にＳｉドープｎ−ＧａＮエピタキシャル層４０５（層厚が１μｍ）を選択成長し、これによりエピタキシャル成長用基板が作製される。
【００９８】
しかる後、ＡｌＧａＮ（厚さ１０ｎｍ）／ＧａＮ（厚さ２０ｎｍ）の超格子構造４０６を形成する（図４（ｆ））。
【００９９】
しかる後、ＭＯＣＶＤ法によりＳｉドープｎ−ＧａＮエピタキシャル層４０７を選択成長しマスク開口面を被覆し、横方向への成長を行なう（図４（ｇ））。
【０１００】
さらに、選択成長を続けることにより、基板全体のＧａＮエピタキシャル層４０７が合体し、合体したＧａＮエピタキシャル層４０７によって単一のＧａＮ基板４０８が形成される（図４（ｈ））。
【０１０１】
この場合、成長温度からの冷却時に生じる熱応力により、ＧａＮ層４０８／ＳｉＯ2マスク層４０３との界面、および、ＡｌＧａＮ／ＧａＮ超格子構造４０６の異種界面において、選択的に応力緩和が起こり、反りのない異種基板上のＧａＮ基板４０８が得られる。
【０１０２】
このように、III族窒化物エピタキシャル層は少なくともＧａを含む窒化物よりなり、超格子構造はＧａ，Ｉｎ，Ａｌの窒化物若しくはその混晶により構成されていれば良く、この場合、ＧａＮ系材料の高品質かつ大面積の基板が得られる。すなわち、超格子構造の組成を含む層構成を変えることで、Ａｌを含む基板についても、高品質かつ大面積の基板が得られる。
【０１０３】
なお、層構成や各層の組成等の構成およびプロセスの詳細は、上述の例に限定されるものではなく、他の構成，プロセスを取ることも可能である。
【０１０４】
また、上述の例では、ＧａＮ系薄膜をＭＯＣＶＤ法により成膜したが、ＭＢＥ法を用いればＧａＮ系薄膜に限らず、すべての層，膜の構成を形成可能であり、また、ＨＶＰＥ法，昇華法を用いれば、超格子構造以降の層，膜の構成を形成可能である。また、マスク層の材料もＳｉＯ2膜に限らず、ＳｉＮX膜などを用いることができる。
【０１０５】
本発明は、ＧａＮ系基板全般に適用可能である。ＡｌＧａＮ／ＧａＮ超格子の構成については、よりＡｌ組成を大きくして歪みを大きくすることで、より小さな剪断応力によって格子緩和を進展させることができる。
【０１０６】
また、上述の各作製工程例により作製された本発明の半導体基板上に発光素子を形成することができる。なお、この場合、本発明は、発光素子の構造および製造方法に限定されるものではない。
【０１０７】
この半導体基板上に作製された発光素子では、結晶欠陥密度が低くかつ反りのない大面積の半導体基板により、発光素子の長寿命化が可能となるとともにコストダウンが可能となる。また、III族窒化物エピタキシャル層をエピタキシャル成長用基板から取り外したものを半導体基板として用いる場合、この半導体基板は、導電性を有してので、裏面に電極を形成することが可能となり、フェースダウン実装が可能となることから、放熱性に優れ、長寿命の半導体レーザーを低コストで提供することができる。
【０１０８】
【発明の効果】
以上に説明したように、請求項１記載の発明によれば、ＩＩＩ族窒化物エピタキシャル層が選択的に成長する領域とＩＩＩ族窒化物エピタキシャル層が選択的に成長しない領域とが混在して形成されているエピタキシャル成長用基板上にＩＩＩ族窒化物エピタキシャル層を形成する工程と、
前記ＩＩＩ族窒化物エピタキシャル層と前記エピタキシャル成長用基板とを、エピタキシャル成長用基板のＩＩＩ族窒化物エピタキシャル層が選択的に成長する領域上で、エピタキシャル成長用基板と前記ＩＩＩ族窒化物エピタキシャル層との間にあるＩｎＮ層において、該InN層が分解する温度でアニールすることにより分離する工程と、
前記ＩＩＩ族窒化物エピタキシャル層を前記エピタキシャル成長用基板から取り外す工程とを有するので、異種材料基板上にＩＩＩ族窒化物エピタキシャル層を形成するに当たり従来問題となっていた異種材料基板との間の熱膨張係数の差による応力が解放され、高品質かつ大面積のＩＩＩ族窒化物半導体基板を提供できる。すなわち、応力が解放されることにより、反りやクラックのない大面積結晶化のＩＩＩ族窒化物半導体基板が得られるとともに、転位の進展，増殖等の挙動が緩和された高品質のＩＩＩ族窒化物半導体基板が得られる。
【０１１０】
また、請求項３記載の発明によれば、超格子構造を作製するまでの成膜方法と超格子構造作製後の成膜方法とが異なることで（超格子構造を作製するまでの工程を成長速度が遅く、膜厚の制御が容易な方法により成膜し、超格子構造を作製以降の成膜をより成膜速度の速い安価な成膜方法により成膜することで）、高品質かつ大面積の半導体結晶，すなわちIII族窒化物半導体基板をより低コストで得ることができる。
【図面の簡単な説明】
【図１】本発明に係る半導体基板の作製工程例を示す図である。
【図２】エピタキシャル成長用基板とエピタキシャル成長用基板上に成長するIII族窒化物エピタキシャル層との分離に、超格子構造を用いる場合の半導体基板の作製工程例を示す図である。
【図３】超格子構造を作製するまでの成膜方法と超格子構造作製後の成膜方法とを異ならせる場合の半導体基板の作製工程例を示す図である。
【図４】エピタキシャル成長用基板とエピタキシャル成長用基板上に成長するIII族窒化物エピタキシャル層との分離に、超格子構造を用いる場合の半導体基板の作製工程例を示す図である。
【図５】従来の半導体基板の作製方法を説明するための図である。
【図６】従来の半導体レーザーを示す図である。
【符号の説明】
１０１        Ａｌ2Ｏ3基板
１０２        Ｓｉドープのｎ−ＧａＮ膜
１０３        ＳｉＯ2マスク層
１０４        フォトレジスト
１０５        Ｓｉドープｎ−ＧａＮエピタキシャル層
１０６        ＩｎＮ層
１０７        Ｓｉドープｎ−ＧａＮエピタキシャル層
１０８        ＧａＮ基板
２０１        Ａｌ2Ｏ3基板
２０２        Ｓｉドープのｎ−ＧａＮ膜
２０３        ＳｉＯ2マスク層
２０４        フォトレジスト
２０５        Ｓｉドープｎ−ＧａＮエピタキシャル層
２０６        超格子構造
２０７        Ｓｉドープｎ−ＧａＮエピタキシャル層
２０８        ＧａＮ基板
３０１        Ａｌ2Ｏ3基板
３０２        Ｓｉドープのｎ−ＧａＮ膜
３０３        ＳｉＯxマスク層
３０４        フォトレジスト
３０５        Ｓｉドープｎ−ＧａＮエピタキシャル層
３０６        超格子構造
３０７        Ｓｉドープｎ−ＧａＮエピタキシャル層
３０８        ＧａＮ基板
４０１        Ａｌ2Ｏ3基板
４０２        Ｓｉドープのｎ−ＧａＮ膜
４０３        ＳｉＯ2マスク層
４０４        フォトレジスト
４０５        Ｓｉドープｎ−ＧａＮエピタキシャル層
４０６        超格子構造
４０７        Ｓｉドープｎ−ＧａＮエピタキシャル層
４０８        ＧａＮ基板
【図１】
0004141076.tif 000002
【図２】
0004141076.tif 000003
【図３】
0004141076.tif 000004
【図４】
0004141076.tif 000005
【図５】
0004141076.tif 000006
【図６】
0004141076.tif 000007