(57)【特許請求の範囲】
【請求項１】
絶縁基板上にマトリクス配置された複数の液晶画素と、前記複数の液晶画素が列毎に共通接続された複数の信号線とを有する表示画素部と、
正極性映像信号を伝送する正極性ビデオバス群と、前記正極性ビデオバス群に平行に配置され、負極性映像信号を伝送する負極性ビデオバス群と、各々が接続配線を介して互いに異なる前記正極性ビデオバス群の一つに接続される複数の正極性スイッチ及び各々が接続配線を介して互いに異なる前記負極性ビデオバス群の一つに接続される複数の負極性スイッチが前記ビデオバス群と前記表示画素部との間に列設され、互いに隣接する前記正極性スイッチと負極性スイッチからなるスイッチペアが共通の前記信号線に接続されてなるサンプリング回路ブロック群とを有する信号線駆動回路とを具備し、
前記サンプリング回路ブロック内の前記正極性スイッチの接続配線と前記正極性ビデオバス群との接続点の配列と前記負極性スイッチの接続配線と前記負極性ビデオバス群との接続点の配列が前記正極性ビデオバス群と負極性ビデオバス群との境界線に対し略対称形状をなすことを特徴とする液晶表示装置。
【請求項２】
前記正極性スイッチの接続配線と前記正極性ビデオバス群との接続点の配列及び前記負極性スイッチの接続配線と前記負極性ビデオバス群との接続点の配列が、前記サンプリング回路ブロック内で、前記複数の信号線のうちの中央部の信号線に対して略対称形状であることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記信号線駆動回路は前記絶縁基板上に形成されていることを特徴とする請求項１に記載の液晶表示装置。
【請求項４】
前記絶縁基板はガラス基板であることを特徴とする請求項３に記載の液晶表示装置。
【請求項５】
前記液晶画素は、前記絶縁基板上に前記信号線に交差して配置された走査線によってスイッチング制御される薄膜トランジスタを介して前記信号線に接続されることを特徴とする請求項１に記載の液晶表示装置。
【請求項６】
前記正極性及び負極性スイッチと前記選択スイッチは前記薄膜トランジスタにより構成されることを特徴とする請求項５に記載の液晶表示装置。
【請求項７】
前記薄膜トランジスタは多結晶シリコン薄膜トランジスタであることを特徴とする請求項６に記載の液晶表示装置。
【請求項８】
前記正極性スイッチはｐチャネル型薄膜トランジスタにより構成され、前記負極性スイッチはｎチャネル薄膜トランジスタにより構成されることを特徴とする請求項７に記載の液晶表示装置。
【請求項９】
絶縁基板上にマトリクス配置された複数の液晶画素と、前記複数の液晶画素が列毎に共通接続された複数の信号線とを有する表示画素部と、
互いに列設され正極性映像信号を伝送する複数本の正極性ビデオバス及び負極性映像信号を伝送する複数本の負極性ビデオバスと、各々が接続配線を介して互いに異なる前記正極性ビデオバスに接続される正極性スイッチ及び各々が接続配線を介して互いに異なる前記負極性ビデオバスに接続される負極性スイッチが前記ビデオバス群と前記表示画素部との間に列設され、互いに隣接する前記正極性スイッチと負極性スイッチからなるスイッチペアが共通の前記信号線に接続されてなるサンプリング回路ブロック群とを有する信号線駆動回路を具備し、
前記サンプリング回路ブロック内の任意の前記スイッチペアを構成する正極性スイッチ及び負極性スイッチ夫々の接続配線抵抗の和が略一定値であることを特徴とする液晶表示装置。
【請求項１０】
絶縁基板上にマトリクス配置された複数の液晶画素と、前記複数の液晶画素が列毎に共通接続された複数の信号線とを有する表示画素部と、
互いに列設され正極性映像信号を伝送する複数本の正極性ビデオバス及び負極性映像信号を伝送する複数本の負極性ビデオバスと、各々が接続配線を介して互いに異なる前記正極性ビデオバスに接続される正極性スイッチ及び各々が接続配線を介して互いに異なる前記負極性ビデオバスに接続される負極性スイッチが前記ビデオバス群と前記表示画素部との間に列設され、互いに隣接する前記正極性スイッチと負極性スイッチからなるスイッチペアが共通の前記信号線に接続されてなるサンプリング回路ブロック群とを有する信号線駆動回路を具備し、
前記サンプリング回路ブロック内の任意の前記スイッチペアを構成する正極性スイッチ及び負極性スイッチ夫々の接続配線長の和が略一定値であることを特徴とする液晶表示装
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置に係り、特に表示画素部と駆動回路部を同一基板上に一体的に形成した駆動回路内蔵型液晶表示装置に関するものである。
【０００２】
【従来の技術】
ガラス基板上に駆動回路を一体的に集積化した駆動回路内蔵型液晶表示装置は、構成部材の削減、液晶表示パネルへの駆動回路実装工程の簡略化等が可能で低価格化に寄与することから、その研究開発・実用化が進められている。
【０００３】
このような駆動回路内蔵型液晶表示装置の一般構成は、ＴＦＴ−ＬＣＤの場合、スイッチング素子としての薄膜トランジスタを画素に対応してマトリクス状に配置したアレイ基板とカラーフィルタが形成された対向基板との間に液晶を封入し、更に両基板にそれぞれ偏光板を配置し、背面に照明用のバックライトを備えたものとなっている。マトリクスアレイ基板は、ガラス基板上にマトリクス状に形成された走査線、信号線及びその交点にスイッチ素子としての薄膜トランジスタを介して形成された液晶画素から構成される表示画素部と、この薄膜トランジスタと同一の製造工程で作製され表示画素部の外周に配置された周辺駆動回路とからなる。この周辺駆動回路は、画素に接続された薄膜トランジスタのスイッチング動作を制御する走査線駆動回路及び信号線を介して薄膜トランジスタに映像信号を供給する信号線駆動回路により構成される。
【０００４】
このうち信号線駆動回路は、与えられたタイミング信号により映像信号線を選択的に信号電極に接続して映像信号を供給するためのアナログ・スイッチ群を備えており、走査線駆動回路に比べて高周波数での動作が要求される。そして、さらに、画素数を増大させたハイビジョン等の高精細、大容量表示等の要求が高まるにつれて、信号線駆動回路内部で映像信号を伝送するビデオバスラインの伝送帯域不足や、このビデオバスライン上の映像信号線をサンプリングして画素スイッチング素子に供給するアナログスイッチ群の書込み能力不足等の問題が生じている。
【０００５】
そこで信号線駆動回路を複数のブロックに分割して、ブロック内のアナログスイッチのサンプリング動作を同時に行うことにより、動作周波数の低減が図られている。即ち、ビデオバスラインを複数本に分割して並列に映像信号を入力し、このビデオバスラインのそれぞれに接続配線を介して接続されたアナログスイッチを一括してサンプリング動作させることにより、ビデオバスの分割本数分だけ動作周波数を低減させることができ、アナログスイッチ群の書き込み能力不足を補うことができる。
【０００６】
【発明が解決しようとする課題】
しかしながら、従来の駆動回路内蔵型液晶表示装置においては、前述したように映像信号を複数の映像信号線に分割して供給する場合、図１１に示すように、表示画面１上に縦方向（列方向）に沿った筋状の表示むら（筋むら）２が生じ、表示品位を低下させてしまうという問題があった。
【０００７】
発明者らがその原因について検討したところ、その表示むらの生じる位置とアナログスイッチ−ビデオバス間の接続位置には強い相関があることが判明した。
【０００８】
すなわち、アナログスイッチのサンプリング動作直後には、アナログスイッチに蓄積された電荷がこのアナログスイッチに接続されたビデオバスと信号線に向けて流入する。この電荷の流入によって信号線上の電位がシフトし、これに伴い液晶画素に書き込まれる信号もビデオバス上の映像信号から若干シフトする。
【０００９】
表示画素部から遠い位置に配置されたビデオバスと接続されるアナログスイッチにおいては、アナログスイッチ−ビデオバス間の接続配線長が長くなるため、これに付随して接続配線抵抗も大きくなる。その結果、サンプリング動作中にアナログスイッチに蓄積された電荷はビデオバス側に流れにくくなり、信号線側に流入する割合が大きくなる。
【００１０】
これに対し、表示画素部に近い位置に配置されたビデオバスと接続されるアナログスイッチにおいては、接続配線長は短く、したがって配線抵抗も小さいため、アナログスイッチに蓄積された電荷が信号線側に流入する割合は小さくなる。
【００１１】
したがって、ビデオバスとの接続配線長の短いアナログスイッチに接続された信号線では、映像信号のシフト量が小さいが、接続配線長の長いアナログスイッチに接続された信号線では映像信号のシフト量が大きくなるという現象が見られる。その結果、液晶画素に印加される実効電圧値が信号線位置ごとに異なってしまい、その透過率に差が生じることとなる。
【００１２】
アナログスイッチとビデオバスとの接続点配列はサンプリング回路ブロック毎の繰り返し形状であるため、液晶画素の透過率差が画面上で行方向に沿って周期的に生じた結果、列方向に現れる表示むらとして視認されることがわかった。
【００１３】
図１０は、従来の手法で構成された信号線駆動回路部内の配線パターンを示すものである。
【００１４】
同図においては、ビデオバス１０１〜１０６にはこの順に映像信号ＳＶ１〜ＳＶ６が与えられている。そしてこれらビデオバス１０１〜１０６とアナログスイッチＳＷとは接続配線２１１〜２１６によりコンタクトホールを介してこの順に接続されている。したがって、隣接信号電極には隣接ビデオバスからの信号が与えられることになる。そして、接続配線長は隣接信号線に対し、ビデオバス間の距離Ｓのみ異なるだけであるので、配線抵抗および配線の交差に伴う容量の差は少ないため、この部分での画像ノイズは生じない。
【００１５】
しかしながら、この比較例の場合には、シフトレジスタが切り替わる位置で大きな接続配線長の相違が存在する。すなわち、シフトレジスタの第１段目（ＳＲ１１）に対する最後の配線と、次の第２段目（ＳＲ２１）に対する最初の配線の長さは５ピッチ分も離れており、他の隣接する配線間の配線長差に比べて５倍にもなっているため、配線抵抗の差が大きく、前述したような映像信号のシフト量の差が生ずる。
【００１６】
したがって、この従来例においてはシフトレジスタの段が切り替わる位置で配線負荷の変化が大きく、表示むら等の画像ノイズを生じることを避けることができない。
【００１７】
本発明はこのような問題を解決するためになされたもので、配線長の変化に伴う表示むらを軽減し、表示品位を向上させた駆動回路内蔵型液晶表示装置を提供することを目的とする。
【００１８】
【課題を解決するための手段】
本発明にかかる液晶表示装置によれば、絶縁基板上にマトリクス配置された複数の液晶画素と、前記複数の液晶画素が列毎に共通接続された複数の信号線とを有する表示画素部と、正極性映像信号を伝送する正極性ビデオバス群と、前記正極性ビデオバス群に平行に配置され、負極性映像信号を伝送する負極性ビデオバス群と、各々が接続配線を介して互いに異なる前記正極性ビデオバス群の一つに接続される複数の正極性スイッチ及び各々が接続配線を介して互いに異なる前記負極性ビデオバス群の一つに接続される複数の負極性スイッチが前記ビデオバス群と前記表示画素部との間に列設され、互いに隣接する前記正極性スイッチと負極性スイッチからなるスイッチペアが共通の前記信号線に接続されてなるサンプリング回路ブロック群とを有する信号線駆動回路とを具備し、前記サンプリング回路ブロック内の前記正極性スイッチの接続配線と前記正極性ビデオバス群との接続点の配列と前記負極性スイッチの接続配線と前記負極性ビデオバス群との接続点の配列が前記正極性ビデオバス群と負極性ビデオバス群との境界線に対し略対称形状をなすことを特徴とする。
【００１９】
このような構成により、所定の基準電位に対して正極性の映像信号が入力されるビデオバス群と負極性の映像信号が入力されるビデオバス群それぞれのアナログスイッチとの接続点を、その配列がビデオバスの延在方向に関して略対称形状となるように配置するようにして信号線駆動回路内部におけるサンプリングスイッチとビデオバスラインとの接続点の配列を改良することにより、表示むらを低減させることができる。
【００２０】
すなわち、本発明の液晶表示装置においては、接続点の配列を正極性スイッチと負極性スイッチとで対称となるように配置しているので、特定のスイッチペアに着目すると、一方の極性のスイッチの接続配線が長いときは他方の極性のスイッチの接続配線は短くなる。換言すれば、各々のスイッチペアに属する接続配線長の合計ひいては抵抗値は略等しくなる。その結果、信号線電位のシフト量の実効値を信号線間でほぼ均一化できるので、表示むらを軽減することができる。
【００２１】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。なお、以下の各実施の形態においては、同じ構成要素には同じ番号を付しており、映像信号は６つに分割されて供給されるものとする。
【００２２】
図１は本発明に関連する液晶表示装置の第１の例の概略を示す構成図であり、この液晶表示装置は、信号線駆動回路２０１及び走査線駆動回路３０１がそれぞれ一体的に集積化されたマトリクスアレイ基板と、これと一定の距離だけ離隔するように対向配置された対向基板（対向電極８０１で代表させて表してある）との間に液晶層７０１が保持された基本構成を有している。
【００２３】
さらに詳細に述べると、マトリクスアレイ基板には、ガラス等の透明基板上に６本ずつの群をなす複数本の信号線３１１〜３１６、３２１〜３２６・・・が縦方向に平行に配置されており、これらは同一基板上に集積化された信号線駆動回路２０１で駆動されるようになっている。信号線駆動回路２０１はスタート信号ＸＳＴと二つのクロック信号ＸＣＫ１，ＸＣＫ２が入力されたクロックド・インバータ型のシフトレジスタＳＲと、映像信号が供給されるビデオバス１０１〜１０６と、シフトレジスタＳＲの出力により制御され、ビデオバス１０１〜１０６上の映像信号を信号線に伝達するアナログスイッチ群ＳＷ１１〜ＳＷ１６，ＳＷ２１〜ＳＷ２６，．．．を有している。
【００２４】
より詳細に述べると、シフトレジスタの初段の出力ＳＲ１１は、６本の信号電極３１１〜３１６に対応した６本のポリシリコンでなるゲート線１１１〜１１６に分配され、このゲート線１１１〜１１６はそれぞれアナログスイッチをなすＭＯＳトランジスタＳＷ１１〜ＳＷ１６のゲート電極をなしている。
【００２５】
映像信号ＳＶ１〜ＳＶ６はこの液晶表示装置の表示の全体を制御する表示制御回路中に含まれる映像信号分割回路１００によって映像信号ＳＶが分割されたものであり、後述するように順番を変更して出力され、ビデオバス１０１〜１０６に供給されている。ＭＯＳトランジスタＳＷ１１〜ＳＷ１６の一方側端子は接続配線２１１〜２１６によってビデオバス１０１〜１０６のいずれかに接続され、ＭＯＳトランジスタＳＷ１１〜ＳＷ１６の他方側端子は信号線３１１〜３１６に接続されている。
【００２６】
図１に示した第１の例では第１番目のビデオバス１０１に接続された配線２１１はゲート線１１１で制御されるトランジスタＳＷ１１に接続され、第２番目のビデオバス１０２に接続された配線２１６はゲート線１１６で制御されるトランジスタＳＷ１６に接続され、第３番目のビデオバス１０３に接続された配線２１２はゲート線１１２で制御されるトランジスタＳＷ１２に接続され、第４番目のビデオバス１０４に接続された配線２１５はゲート線１１５で制御されるトランジスタＳＷ１５に接続され、第５番目のビデオバス１０５に接続された配線２１３はゲート線１１３で制御されるトランジスタＳＷ１３に接続され、第６番目のビデオバス１０６に接続された配線２１４はゲート線１１４で制御されるトランジスタＳＷ１４に接続されている。
【００２７】
一方、図４に示すように映像信号分割回路１００からビデオバス１０１〜１０６に供給される映像信号は、順にＳＶ１、ＳＶ６、ＳＶ２、ＳＶ５、ＳＶ３、ＳＶ４となっているので、シフトレジスタの出力がハイとなったときには信号線３１１〜３１６には映像信号ＳＶ１〜ＳＶ６が順次供給されることになる。
【００２８】
以上説明した構成と動作はシフトレジスタＳＲの第２段出力ＳＲ２１が与えられる部分およびその先の段の出力が与えられる部分でも全く同じである。
【００２９】
なお、シフトレジスタの出力と映像信号ＳＶ１〜ＳＶ６とのタイミング関係は図４のタイミングチャートに示す通りであり、シフトレジスタの出力がハイレベルとなる都度、各ビデオバスには映像信号が供給されることがわかる。
【００３０】
再び、マトリクスアレイ基板の説明に戻ると、マトリクスアレイ基板にはさらに信号線と直交する横方向に画面の縦方向画素数分設けられた走査線４０１，４０２・・・が平行に配置されており、これらは同一基板上に集積化された走査線駆動回路３０１にそれぞれ接続されている。
【００３１】
信号線３１１と走査線３１２との交点位置には液晶に電圧を印加するためのスイッチ素子としての薄膜トランジスタ３１３が接続されている。すなわち、走査線３１２は薄膜トランジスタ３１３の多結晶シリコンでなるゲートに接続され、信号電極３１１は薄膜トランジスタ３１３のドレインに接続され、ソースがＩＴＯ（Indium Tin Oxide）よりなる透明な画素電極３１４に接続されている。
【００３２】
走査線駆動回路３０１は公知のクロックド・インバータ型のシフトレジスタによって構成されており、スタート信号ＹＳＴとクロック信号ＹＣＫ１，ＹＣＫ２の入力によって駆動され、各段に対応する各走査電極４０１、４０２、・・・に順次走査信号を印加する。
【００３３】
図２は図１に示した第１の例における信号線駆動回路内の配線パターンの一部を示す平面図である。
【００３４】
幅Ｗの６本のビデオバス１０１〜１０６は、間隔Ｓで平行に配列されている。トランジスタＳＷ１１の一端に接続された接続配線２１１はビデオバス１０１に、トランジスタＳＷ１２の一端に接続された接続配線２１２はビデオバス１０３に、トランジスタＳＷ１３の一端に接続された接続配線２１３はビデオバス１０５に、トランジスタＳＷ１４の一端に接続された接続配線２１４はビデオバス１０６に、トランジスタＳＷ１５の一端に接続された接続配線２１５はビデオバス１０４に、トランジスタＳＷ１６の一端に接続された接続配線２１６はビデオバス１０２にそれぞれコンタクトホールを介して接続されている。ビデオバス１０１〜１０６には映像信号がＳＶ１、ＳＶ６、ＳＶ２、ＳＶ５、ＳＶ３、ＳＶ４の順に与えられるので、信号線３１１〜３１６に供給される映像信号の順は本来のＳＶ１〜ＳＶ６となっている。また、接続配線２１１〜２１６の長さの変化を見ると、隣接接続配線で２ピッチ分、すなわち（Ｗ＋２Ｓ）を超えることはない。したがって、各接続配線間で配線の交差に伴う容量の差は少ないため配線負荷の差は緩和される。
【００３５】
図３は本発明に関連する液晶表示装置の第２の例にかかる信号線駆動回路内の配線パターンの一部を示す平面図である。
【００３６】
図２の場合と相違する点は、接続配線２１１、２１２、２１３、２１４、２１５、２１６がそれぞれビデオバスが１０１、１０２、１０４、１０６、１０５、１０３の順にコンタクトホールで接続されており、ビデオバス１０１、１０２、１０３、１０４、１０５、１０６にはそれぞれ映像信号がＳＶ１、ＳＶ２、ＳＶ６、ＳＶ３、ＳＶ５、ＳＶ４の順に供給されるようになっている点である。
【００３７】
したがって、シフトレジスタの出力が切り替わる都度、信号線３１１〜３１６、３２１〜３２６、・・・には映像信号ＳＶ１〜ＳＶ６が供給されることになる。
【００３８】
この例においても、隣接する接続配線の配線長差はＷ＋２Ｓ以下に設定されているので、配線容量の変化は緩和される。
【００３９】
以下、本発明の実施例のいくつかを詳細に説明する。
【００４０】
図５は本発明にかかる第１の実施の形態にかかる液晶表示装置の回路配置図である。図示しないガラス基板上には、走査線Ｙ１，Ｙ２，…及び信号線Ｘ１１，Ｘ１２，…，Ｘ２１，Ｘ２２，…が互いに直交するように配置され、その各交点部分にはＭｏＷゲートを有する多結晶シリコン薄膜トランジスタ５０１を介して液晶画素７０１が接続されている。
【００４１】
走査線Ｙ１，Ｙ２，…には、走査線駆動回路３０１が接続され、この走査線駆動回路３０１から線順次に選択パルスが印加されることによって各行の薄膜トランジスタ５０１が信号線Ｘ１１，Ｘ１２，…，Ｘ２１，Ｘ２２，…上の映像信号をサンプリングして液晶画素に出力する。その結果選択された液晶画素の透過率が変化して表示がなされる。
【００４２】
走査線駆動回路３０１は、前述したようにシフトレジスタにより構成され、周知のフリップフロップ回路構成を適用できる。このフリップフロップ回路は画素を駆動する薄膜トランジスタ５０１と同一工程で作製された多結晶シリコン薄膜トランジスタ回路により形成される。
【００４３】
信号線Ｘ１１，Ｘ１２，…，Ｘ２１，Ｘ２２，…には、信号線駆動回路２００が接続される。この信号線駆動回路２００の基本構成は、各信号線に接続された正極性スイッチＳＷｎと負極性スイッチＳＷｐのペアからなるアナログスイッチペアと、各正極性スイッチに接続された正極性ビデオバスＳＶｎ及び各負極性スイッチに接続された負極性ビデオバスＳＶｐ、ならびに各アナログスイッチのサンプリング動作を制御するシフトレジスタＳＲ１１，ＳＲ１２…より構成される。なお、添字のｐはｐチャネルを、ｎはｎチャネルをそれぞれ示す。
【００４４】
このシフトレジスタは走査線駆動回路３０１のシフトレジスタと同じく画素を駆動する薄膜トランジスタと同一工程で作製された多結晶シリコン薄膜トランジスタ回路により構成される。また、各アナログスイッチ及びビデオバス群も、同じく多結晶シリコン薄膜トランジスタ回路により構成される。即ち正極性スイッチ群ＳＷｐはｐチャネル型多結晶シリコン薄膜トランジスタにより構成され、一方負極性スイッチ群ＳＷｎはｎチャネル型多結晶シリコン薄膜トランジスタにより構成される。
【００４５】
列設されたアナログスイッチ群のうち、ＳＷｎ１１〜ＳＷｎ１１２及びＳＷｐ１１〜ＳＷｐ１１２はひとつのサンプリング回路ブロックを構成し、共通のシフトレジスタ（ＳＲ１１）出力により一括に制御される。また隣接するスイッチペアにおいては、極性切換回路２０１により一方のスイッチペアで正極性のアナログスイッチがサンプリング動作するときは、他方のスイッチペアでは負極性のアナログスイッチが動作を行う。
【００４６】
本実施の形態にかかる液晶表示装置においては、正極性スイッチＳＷｐと正極性ビデオバスＳＶｐとの接続点と負極性スイッチＳＷｎと負極性ビデオバスＳＶｐとの接続点が、互いに正極性ビデオバス群及び負極性ビデオバス群の境界線、すなわち、ビデオバスＳＶｐ１とＳＶｎ１との間を境にしてほぼ線対称形状をなすように配列されている。即ち一方の極性のアナログスイッチが一方の極性のビデオバス群のうち表示領域から遠いバスに接続されている場合、このスイッチとペアをなす他方の極性のアナログスイッチは、他方の極性のビデオバス群のうち表示領域に近いバスに接続される。
【００４７】
換言すれば、一方のスイッチの接続配線長がブロック内でその極性のアナログスイッチ群の接続配線長の平均値より長くなる場合、他方の極性のスイッチの接続配線長はブロック内での他方の極性のアナログスイッチ群の接続配線長の平均値より同じ割合で短くなって、スイッチペアの中の接続配線長の和は全てのスイッチペアで概略等しくなる。接続配線の抵抗値は配線長に依存するため、スイッチペアの接続配線抵抗の和も全てのスイッチペアで概略等しくなる。
【００４８】
図６は、図５に示した信号線駆動回路における実際のパターン形状を示すパターン図である。尚簡略化のため、信号線Ｘ１１，Ｘ１２，Ｘ１５，Ｘ１６，Ｘ１９，Ｘ２０を駆動するアナログスイッチの配置を示している。
【００４９】
ビデオバスＳＶｐ及びＳＶｎはアルミニウム（Ａｌ）層により形成され、各アナログスイッチを構成する多結晶シリコン薄膜トランジスタＳＷｐ及びＳＷｎのソース電極１０００及びドレイン電極１０２０と同一工程で作製される。また各アナログスイッチのゲート１０１０はＭｏＷ層により形成され、シフトレジスタ出力に接続される。各アナログスイッチのドレイン電極１０２０は、ゲート１０１０と同層の接続配線１０３０により、コンタクトホールを介してビデオバスに接続される。
【００５０】
接続配線１０３０はアナログスイッチのゲートと同層のＭｏＷ層で形成されるため、Ａｌ層等に比べて抵抗値が高い。従って正極性駆動時、正極性スイッチのうちで接続配線長の長いスイッチＳＷｐ１０では、サンプリング動作後スイッチに蓄積された電荷は信号線Ｘ２０の方に多く流れ込み、一方接続配線長の短いスイッチＳＷｐ１では、蓄積された電荷はビデオバスの方に多く流れ込む。一方、ＳＷｐ１とペアを構成するスイッチＳＷｎ１はその接続配線長が長く、ＳＷｐ１０とペアを構成するスイッチＳＷｎ１０はその接続配線長が短い。従って、負極性駆動時は正極性駆動時とは逆に、信号線Ｘ１１にはアナログスイッチに蓄積された電荷が多く流れ込む。その結果、正極性フレームと負極性フレームの合計で見ると各信号線に流れ込む電荷の絶対量は平均化される。
【００５１】
なお、図５及び図６の構成においては、例えば信号線Ｘ１１に着目すると、正極性の電圧が書き込まれるフレームでは、正極性スイッチＳＷｐ１１がビデオバスＳＶｐ１上の映像信号をサンプリングし、信号線Ｘ１１に出力する。次のフレームで負極性の電圧が書き込まれるときは、負極性スイッチＳＷｎ１１がビデオバスＳＶｎ１上の映像信号をサンプリングし、信号線Ｘ１１に出力する。
【００５２】
一方信号線Ｘ１１２に着目すると、正極性の電圧が書き込まれるフレームでは、正極性スイッチＳＷｐ１１２がビデオバスＳＶｐ６上の映像信号をサンプリングし、信号線Ｘ１１に出力する。次のフレームで負極性の電圧が書き込まれるときは、負極性スイッチＳＷｎ１１２がビデオバスＳＶｎ６上の映像信号をサンプリングし、信号線Ｘ１１に出力する。
【００５３】
図６中に示された接続配線の配線長は信号線Ｘ１１についてＬ１、Ｘ１２についてＬ２、Ｘ１５についてＬ５、Ｘ１６についてＬ６、Ｘ１９についてＬ９、Ｘ２０についてＬ１０であり、各ペアにおいて、
Ｌ１＋Ｌ２＝Ｌ５＋Ｌ６＝Ｌ９＋Ｌ１０＝一定
となっている。
【００５４】
したがって、表示画素部の信号線は夫々、互いに隣接する正極性アナログスイッチと負極性アナログスイッチのペアによって所定周期で交流駆動されるが、正極性アナログスイッチにより信号線を駆動する期間に信号線電位がシフトする電圧量と負極性アナログスイッチにより信号線を駆動する期間に信号線電位がシフトする電圧量の実効値が、信号線間でほぼ均一化されることにより、表示むらは視認されなくなる。
【００５５】
図７は、本実施の形態の駆動回路配置の効果を理論的に検証するために信号線電位シフトの液晶印加電圧に対する影響をシミュレーションにより求めた結果を示す。尚、同図における液晶印加電圧とは、液晶の透過率が最大となる基準電位に対し、透過率が最低となる電位との中間電位の映像信号を入力した際の液晶画素に印加される絶対電圧値を示す。
【００５６】
図７（ａ）は正極性書込時の電圧シフトの様子を示しており、アナログスイッチ−ビデオバス間の接続配線が最も長いＳＷｐ１１に接続される信号線Ｘ１１に属する画素では、液晶印加電圧が約２．１８４１Ｖとなり、一方接続配線が最も短いＳＷｐ１１２に接続される信号線Ｘ１１２に属する画素では、液晶印加電圧が約２．１８１３Ｖとなる。従って信号線Ｘ１１に属する画素と信号線Ｘ１１２に属する画素との電圧シフト量の差は約２．９１ｍＶとなる。
【００５７】
図７（ｂ）は負極性書込み時の電圧シフトの様子を示しており、アナログスイッチ−ビデオバス間の接続配線がもっとも短いＳＷｎ１１に接続される信号線Ｘ１１に属する画素では、液晶印加電圧が約２．１８８Ｖとなり、一方接続配線が最も長いＳＷｎ１１２に接続される信号線Ｘ１１２に属する画素では、液晶印加電圧が約２．１９３Ｖとなる。従って信号線Ｘ１１に属する画素と信号線Ｘ１１２に属する画素との電圧シフト量の差は約２．２５ｍＶとなる。
【００５８】
これに対し、図７（ｃ）は、正極性書込みフレームと負極性書込みフレームトータルでの電圧シフト量を示す。トータルの電圧シフト量は正極性書込み時と負極性書込み時の平均値となり、各信号線間のシフト量の差は２，１８６Ｖ近傍で最大０．３４ｍＶとなる。
【００５９】
このように、一方の極性フレームでは信号線間のシフト量差が２〜３ｍＶ生じるが、正負極性フレームトータルでみると信号線間のシフト量差は平均化され、最大で０．３４ｍＶと大幅に圧縮することができる。
【００６０】
このように、本実施例の駆動回路配置の効果は理論的に検証することができる。さらに本発明の実施の形態のような回路配置により、実際に液晶表示装置を作製し、表示させて観察したところ、表示むらは視認されず、良好な表示品位が実現できた。
【００６１】
比較のために、正極性スイッチと負極性スイッチで、ビデオバスとの接続点配列を同じくした（正極性スイッチを表示画素部に最も近い正極性ビデオバスに接続する場合、この正極性スイッチと対をなす負極性スイッチを同じく表示画素部に最も近い負極性ビデオバスに接続する）液晶表示装置を実際に表示させて観察したところ、筋状のむらが視認された。これは、正負極性フレームトータルでも信号線間のシフト量差は平均化されず、最大２〜３ｍＶのシフト量差が生じるため、その電圧差が透過率差として表示画面に表されたためと考えられる。
【００６２】
このように本実施例の液晶表示装置においては、表示むらが視認されず良好な表示品位が実現できた。
【００６３】
図８は本発明の第２の実施の形態にかかる液晶表示装置の回路配置を示す。前述した第１の実施の形態とは、アナログスイッチとビデオバスとの接続点を、ひとつのサンプリング回路ブロックの中でその中心に対しほぼ対称となるように配置した点で相違する。
【００６４】
このような配置をとると、隣接サンプリング回路ブロックの境界に位置するアナログスイッチ間で接続配線長（接続配線抵抗）が略等しくなるため、隣接ブロック間の境界でも透過率差が生じにくくなり、境界部が視認されることはなく、さらに表示品位を向上させることができる。
【００６５】
図９は本発明の第３の実施の形態にかかる液晶表示装置の回路配置図である。この実施の形態では接続点配列の周期を短くしている。同図に示す構成では、接続点の配列が１ブロックの半分の周期となるように配置されており、かつ隣接する２ブロックで配列形状が等しくなるように配置されている。
【００６６】
尚本発明における回路配置は本発明の主旨を逸脱しない範囲で変形が可能である。
【００６７】
例えば、正極性バスと接続配線との接続点と負極性バスと接続配線との接続点の配列形状は完全線対称形状である必要は必ずしもなく、バスの延在方向に沿って平行移動したような形状でもよい。また接続配線抵抗の和は各スイッチペアで完全に一致する必要はなく、一方の極性のスイッチの接続配線長または抵抗値の平均的な値（ブロック内の同極性スイッチの配線長または抵抗値の平均値）からのずれをこのスイッチとペアを構成する他方の極性のスイッチの接続配線長または抵抗値の平均的な値からのずれで相殺する方向に接続点を配列すれば良い。
【００６８】
【発明の効果】
以上のように、本発明の液晶表示装置においては、所定の基準電位に対して正極性の映像信号が入力されるビデオバス群と負極性の映像信号が入力されるビデオバス群それぞれのアナログスイッチとの接続点を、その配列がビデオバスの延在方向に関して略対称形状となるように配置するようにして信号線駆動回路内部におけるサンプリングスイッチとビデオバスラインとの接続点の配列を改良することにより、表示むらの発生を抑制し、良好な表示品位を得ることができる。
【００６９】
また、サンプリング回路ブロック内の任意の前記スイッチペアを構成する正極性スイッチ及び負極性スイッチ夫々の接続配線抵抗の和を略一定値とし、あるいは接続配線長の和を一定としても同様に表示むらの発生を抑制し、良好な表示品位を得ることができる。
【図面の簡単な説明】
【図１】本発明の前提となる第１の例の液晶表示装置の概略構成図である。
【図２】図１に示した第１の例における信号線駆動回路内の配線パターンの一部を示す平面図である。
【図３】本発明の前提となる第２の例の液晶表示装置の信号線駆動回路内の配線パターンの一部を示す平面図である。
【図４】液晶表示装置への映像信号の供給を示すタイミングチャートである。
【図５】本発明にかかる第１の実施の形態にかかる液晶表示装置の回路配置図である
【図６】図５に示した信号線駆動回路における実際のパターン形状を示すパターン図である。
【図７】本実施の形態の駆動回路配置の効果を理論的に検証するために信号線電位シフトの液晶印加電圧に対する影響をシミュレーションにより求めた結果を示すグラフである。
【図８】本発明の第２の実施の形態にかかる液晶表示装置の回路配置図である。
【図９】本発明の第３の実施の形態にかかる液晶表示装置における配線パターンを示す説明図である。
【図１０】    従来の手法で構成された信号線駆動回路部内の配線パターンを示す説明図である。
【図１１】従来の手法で構成された信号線駆動回路部内の配線パターンを示す説明図である。
【符号の説明】
１０１〜１０６  ビデオバス
１１１〜１１６、１２１〜１２６  ゲート配線
２００  信号線駆動回路
２１１〜２１６、２２１〜２２６  接続配線
３０１  走査線駆動回路
３１１〜３１６、３２１〜３２６  信号線
４０１、４０２  走査線
５０１  ＴＦＴ
６０１  画素電極
７０１  液晶
８０１  対向電極
【図１】
0004181257.tif 000002
【図２】
0004181257.tif 000003
【図３】
0004181257.tif 000004
【図４】
0004181257.tif 000005
【図５】
0004181257.tif 000006
【図６】
0004181257.tif 000007
【図７】
0004181257.tif 000008
【図８】
0004181257.tif 000009
【図９】
0004181257.tif 000010
【図１０】
0004181257.tif 000011
【図１１】
0004181257.tif 000012