(57)【特許請求の範囲】
【請求項１】
表示ラインに対応する複数の行電極と前記行電極に交叉して配列された複数の列電極との各交差部に画素を担う放電セルを形成しているプラズマディスプレイパネルを、映像信号における各フィールドを構成する複数のサブフィールド毎に駆動するプラズマディスプレイパネルの駆動方法であって、
前記サブフィールド各々において、前記映像信号に基づく各画素毎の画素データに応じて前記放電セル各々を発光イネーブル状態及び発光ディスエーブル状態のいずれか一方に設定するアドレス行程と、前記発光イネーブル状態にある前記放電セルのみを繰り返し発光させる発光維持行程と、を含み、
前記アドレス行程は、前記行電極各々に走査パルスを順次印加しつつ前記走査パルス各々の印加タイミングに同期させて前記画素データに応じた電圧を有する選択消去データパルスを前記列電極に印加することにより、前記放電セル各々を選択的に選択消去放電せしめて前記発光イネーブル状態にある放電セルを前記発光ディスエーブル状態に遷移させる選択消去行程と、
前記走査パルス各々の印加直前に前記行電極各々にプライミングパルスを順次印加しつつ前記プライミングパルス各々の印加タイミングに同期させて前記画素データに応じた電圧を有する選択書込データパルスを前記列電極に印加することにより、前記放電セル各々を選択的に選択書込放電せしめて前記発光ディスエーブル状態にある前記放電セルを前記発光イネーブル状態に推移せしめる選択書込行程と、を含むことを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項２】
前記フィールド内の先頭の前記サブフィールドのみで前記アドレス行程の直前において全ての前記放電セルをリセット放電せしめて前記放電セル各々内に壁電荷を形成させることにより全ての前記放電セルを前記発光イネーブル状態に設定するリセット行程を更に含み、
前記フィールド内の最後尾の前記サブフィールドのみで前記発光維持行程の直後において全ての前記放電セルを消去放電せしめて前記放電セル各々内に存在する壁電荷を消滅させることにより全ての前記放電セルを前記発光ディスエーブル状態に設定する消去行程を更に含むことを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
【請求項３】
前記選択消去データパルス及び前記選択書込データパルス各々のピーク電位の極性が互いに異なることを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
【請求項４】
前記選択消去行程の直前に、前記放電セル各々の放電空間内にプライミング粒子を形成させるプライミング放電を生起させる行程を更に含むことを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
【請求項５】
表示ラインに対応する複数の行電極と前記行電極に交叉して配列された複数の列電極との各交差部に画素を担う放電セルを形成しているプラズマディスプレイパネルを、映像信号における各フィールドを構成する複数のサブフィールド毎に駆動するプラズマディスプレイパネルの駆動装置であって、
前記映像信号に基づく各画素毎の画素データに応じて前記放電セル各々を発光イネーブル状態及び発光ディスエーブル状態のいずれか一方に設定するアドレス手段と、前記発光イネーブル状態にある前記放電セルのみを繰り返し発光させる発光維持手段と、を有し、
前記アドレス手段は、前記行電極各々に走査パルスを順次印加しつつ前記走査パルス各々の印加タイミングに同期させて前記画素データに応じた電圧を有する選択消去データパルスを前記列電極に印加することにより、前記放電セル各々を選択的に選択消去放電せしめて前記発光イネーブル状態にある放電セルを前記発光ディスエーブル状態に遷移させる選択消去手段と、
前記走査パルス各々の印加直前に前記行電極各々にプライミングパルスを順次印加しつつ前記プライミングパルス各々の印加タイミングに同期させて前記画素データに応じた電圧を有する選択書込データパルスを前記列電極に印加することにより、前記放電セル各々を選択的に選択書込放電せしめて前記発光ディスエーブル状態にある前記放電セルを前記発光イネーブル状態に推移せしめる選択書込手段と、を含むことを特徴とするプラズマディスプレイパネルの駆動装置。
【請求項６】
前記フィールド内の先頭の前記サブフィールドのみで前記アドレス行程の直前において全ての前記放電セルをリセット放電せしめて前記放電セル各々内に壁電荷を形成させることにより全ての前記放電セルを前記発光イネーブル状態に設定するリセット手段を更に含み、
前記フィールド内の最後尾の前記サブフィールドのみで前記発光維持行程の直後において全ての前記放電セルを消去放電せしめて前記放電セル各々内に存在する壁電荷を消滅させることにより全ての前記放電セルを前記発光ディスエーブル状態に設定する消去手段を更に含むことを特徴とする請求項５記載のプラズマディスプレイパネルの駆動装置。
【請求項７】
前記選択消去データパルス及び前記選択書込データパルス各々のピーク電位の極性が互いに異なることを特徴とする請求項５記載のプラズマディスプレイパネルの駆動装置。
【請求項８】
前記選択消去放電の直前に、前記放電セル各々の放電空間内にプライミング粒子を形成させるプライミング放電を生起させる手段を更に含むことを特徴とする請求項５記載のプラズマディスプレイパネルの駆動装置。
【発明の詳細な説明】
【０００１】
【発明が属する技術分野】
本発明は、プラズマディスプレイパネルの駆動方法及び駆動装置に関する。
【０００２】
【従来の技術】
近年、表示装置の大画面化にともない薄型のものが要求され、各種の薄型表示デバイスが実用化されている。交流放電型のプラズマディスプレイパネルは、この薄型表示デバイスの１つとして着目されている。
図１は、かかるプラズマディスプレイパネルと、これを駆動する駆動装置とからなるプラズマディスプレイ装置の概略構成を示す図である。
【０００３】
図１において、プラズマディスプレイパネルとしてのＰＤＰ１０は、ｍ個の列電極Ｄ1〜Ｄmと、これら列電極各々と交叉して配列されている夫々ｎ個の行電極Ｘ1〜Ｘn及び行電極Ｙ1〜Ｙnを備えている。これら行電極Ｘ1〜Ｘn及び行電極Ｙ1〜Ｙnは、一対の行電極Ｘi(1≦i≦n)及びＹi(1≦i≦n)にてＰＤＰにおける表示ラインを担っている。これら列電極Ｄと、行電極Ｘ及びＹは、放電ガスの封入された放電空間を挟んで互いに対向して配置されており、この放電空間を含む各行電極対と列電極との交差部に画素を担う放電セルが形成される構造となっている。
【０００４】
ここで、各放電セルは放電現象を利用して発光する素子である為、点灯状態及び消灯状態の２つの状態のみを取りうる。すなわち、最低輝度(消灯状態)と、最高輝度(点灯状態)の２階調分の輝度のみを表現するのである。
駆動装置１００は、このような放電セルを備えたＰＤＰ１０に対して、入力された映像信号に対応した中間調の輝度表示を実現させるべく、サブフィールド法を用いた階調駆動を行う。サブフィールド法では、入力映像信号における各フィールドを例えば図２に示す如き５つのサブフィールドＳＦ１〜ＳＦ５に区分けする。そして、各サブフィールドに、そのサブフィールドの重み付けに対応した発光実施期間を割り当て、各サブフィールド毎に発光駆動を行うのである。
【０００５】
図３は、上述した如き駆動を実施すべく、駆動装置１００が各サブフィールド内において上記ＰＤＰ１０の行電極対及び列電極に印加する各種駆動パルスと、その印加タイミングを示す図である。
先ず、一斉リセット行程ＲCでは、駆動装置１００は、正極性のリセットパルスＲＰXを行電極Ｘ1〜Ｘn、負極性のリセットパルスＲＰYを行電極Ｙ1〜Ｙnに印加する。これらリセットパルスＲＰx及びＲＰYの印加に応じて、ＰＤＰ１０の全放電セルがリセット放電され、各放電セル内には一様に所定量の壁電荷が形成される。これにより、全放電セルは発光イネーブル状態に初期化される。
【０００６】
次に、アドレス行程ＷCでは、駆動装置１００は、先ず、入力された映像信号を各画素に対応した５ビットの画素データに変換する。そして、かかる画素データの第１ビットをサブフィールドＳＦ１、第２ビットをＳＦ２、第３ビットをＳＦ３、第４ビットをＳＦ４、第５ビットをＳＦ５に対応させ、その論理レベルに応じたパルス電圧を有する画素データパルスを生成する。例えば、サブフィールドＳＦ１では、駆動装置１００は、上記画素データの第１ビットの論理レベルに応じたパルス電圧を有する画素データパルスを生成する。この際、駆動装置１００は、第１ビットの論理レベルが"１"である場合には高電圧、論理レベル"０"である場合には低電圧(０ボルト)のパルス電圧を有する画素データパルスを生成する。そして、駆動装置１００は、この画素データパルスを１表示ライン分ずつ、順次、列電極Ｄ1〜Ｄmに印加する。すなわち、先ず、駆動装置１００は、第１表示ラインに対応したｍ個の画素データパルスからなる画素データパルス群ＤＰ1を列電極Ｄ1〜Ｄmに印加し、次に、第２表示ラインに対応したｍ個の画素データパルスからなる画素データパルス群ＤＰ2を列電極Ｄ1〜Ｄmに印加する。更に、駆動装置１００は、各画素データパルス群ＤＰの印加タイミングに同期して負極性の走査パルスＳＰを発生し、これを図３に示すように行電極Ｙ1〜Ｙnへと順次印加して行く。この際、走査パルスＳＰが印加された表示ラインと、高電圧の画素データパルスが印加された列電極との交差部の放電セルのみに放電(選択消去放電)が生じ、その放電セル内に形成されていた壁電荷が消滅する。これにより、上記一斉リセット行程ＲCにおいて発光イネーブル状態に初期化された放電セルは、後述する発光維持行程ＩCにおいて発光することができない状態(以下、発光ディスエーブル状態と称する)に推移する。一方、走査パルスＳＰが印加されながらも低電圧の画素データパルスが印加された放電セルには上記選択消去放電は生起されず、上記一斉リセット行程ＲCにて初期化された状態、つまり発光イネーブル状態が保持される。
【０００７】
すなわち、アドレス行程ＷCの実行により、ＰＤＰ１０における各放電セルは、入力映像信号に対応した画素データに応じて、発光維持行程ＩCにおいて発光する発光イネーブル状態、又は発光維持行程ＩCにおいて発光することのなり発光ディスエーブル状態のいずれか一方の状態に設定されるのである。
尚、アドレス行程ＷCでは、駆動装置１００は、走査パルスＳＰを行電極Ｙに印加する直前に図３に示す如き正極性のプライミングパルスＰＰを行電極Ｙ1〜Ｙnへと順次印加する。かかるプライミングパルスＰＰの印加により、各放電セル内にはプライミング放電が生起され、その放電空間内にプライミング粒子が形成される。従って、選択消去放電を生起させる直前において各放電セルの放電空間内には十分なプライミング粒子が残留しているので、確実に上記選択消去放電を生起させることが可能となる。
【０００８】
次に、発光維持行程ＩCにおいて駆動装置１００は、正極性の維持パルスＩＰX及びＩＰYを、上記の如く各サブフィールドに割り当てられている期間に亘って繰り返し行電極Ｘ1〜Ｘn及び行電極Ｙ1〜Ｙnに印加する。この際、その放電空間内に壁電荷が残留している放電セル、つまり発光イネーブル状態にある放電セルのみが、これら維持パルスＩＰX及びＩＰYが印加される度に放電(維持放電)する。すなわち、上記アドレス行程ＷCにおいて選択消去放電の生起されなかった放電セルのみが、上述した如く各サブフィールドに割り当てられている発光期間に亘り上記維持放電に伴う発光を繰り返して、その発光状態を維持するのである。
【０００９】
そして、消去行程Ｅにおいて駆動装置１００は、図３に示す如き消去パルスＥＰを行電極Ｙ1〜Ｙnに同時印加する。かかる消去パルスＥＰの印加により、ＰＤＰ１０の全ての放電セルで消去放電が生起され、その放電セル内に残存していた壁電荷が消滅する。
上記一斉リセット行程ＲC、アドレス行程ＷC、発光維持行程ＩC、及び消去行程Ｅなる一連の動作を、図２に示されるサブフィールドＳＦ１〜ＳＦ５各々において実行する。かかる駆動によれば、１フィールドの表示期間内において、入力映像信号の輝度レベルに対応した期間に亘って維持放電に伴う発光が為され、視覚的にはその発光期間に応じた輝度が感じられる。この際、図２に示されるが如き５つのサブフィールドＳＦ１〜ＳＦ５によれば、発光を実施するサブフィールドの組み合わせパターンが２5＝３２通りとなり、各パターン毎に１フィールド内での総発光期間が異なる。よって、これら５つのサブフィールドＳＦ１〜ＳＦ５に基づく駆動によれば、３２段階で中間輝度を表現することが可能となる。
【００１０】
ところが、上記駆動においては、上記リセット放電及び消去放電の如き表示画像には関与しない発光を伴う放電が各サブフィールド毎に生起されるので、表示画像のコントラストが低下するという問題が発生した。
【００１１】
【発明が解決しようとする課題】
本発明は、表示画像のコントラストを向上させることが出来るプラズマディスプレイパネルの駆動方法及び駆動装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
請求項１記載によるプラズマディスプレイパネルの駆動方法は、表示ラインに対応する複数の行電極と前記行電極に交叉して配列された複数の列電極との各交差部に画素を担う放電セルを形成しているプラズマディスプレイパネルを、映像信号における各フィールドを構成する複数のサブフィールド毎に駆動するプラズマディスプレイパネルの駆動方法であって、前記サブフィールド各々において、前記映像信号に基づく各画素毎の画素データに応じて前記放電セル各々を発光イネーブル状態及び発光ディスエーブル状態のいずれか一方に設定するアドレス行程と、前記発光イネーブル状態にある前記放電セルのみを繰り返し発光させる発光維持行程と、を含み、前記アドレス行程は、前記行電極各々に走査パルスを順次印加しつつ前記走査パルス各々の印加タイミングに同期させて前記画素データに応じた電圧を有する選択消去データパルスを前記列電極に印加することにより、前記放電セル各々を選択的に選択消去放電せしめて前記発光イネーブル状態にある放電セルを前記発光ディスエーブル状態に遷移させる選択消去行程と、前記走査パルス各々の印加直前に前記行電極各々にプライミングパルスを順次印加しつつ前記プライミングパルス各々の印加タイミングに同期させて前記画素データに応じた電圧を有する選択書込データパルスを前記列電極に印加することにより、前記放電セル各々を選択的に選択書込放電せしめて前記発光ディスエーブル状態にある前記放電セルを前記発光イネーブル状態に推移せしめる選択書込行程と、を含む。
【００１３】
又、請求項５記載によるプラズマディスプレイパネルの駆動装置は、表示ラインに対応する複数の行電極と前記行電極に交叉して配列された複数の列電極との各交差部に画素を担う放電セルを形成しているプラズマディスプレイパネルを、映像信号における各フィールドを構成する複数のサブフィールド毎に駆動するプラズマディスプレイパネルの駆動装置であって、前記映像信号に基づく各画素毎の画素データに応じて前記放電セル各々を発光イネーブル状態及び発光ディスエーブル状態のいずれか一方に設定するアドレス手段と、前記発光イネーブル状態にある前記放電セルのみを繰り返し発光させる発光維持手段と、を有し、前記アドレス手段は、前記行電極各々に走査パルスを順次印加しつつ前記走査パルス各々の印加タイミングに同期させて前記画素データに応じた電圧を有する選択消去データパルスを前記列電極に印加することにより、前記放電セル各々を選択的に選択消去放電せしめて前記発光イネーブル状態にある放電セルを前記発光ディスエーブル状態に遷移させる選択消去手段と、前記走査パルス各々の印加直前に前記行電極各々にプライミングパルスを順次印加しつつ前記プライミングパルス各々の印加タイミングに同期させて前記画素データに応じた電圧を有する選択書込データパルスを前記列電極に印加することにより、前記放電セル各々を選択的に選択書込放電せしめて前記発光ディスエーブル状態にある前記放電セルを前記発光イネーブル状態に推移せしめる選択書込手段と、を含む。
【００１４】
【発明の実施の形態】
以下、本発明の実施例を図を参照しつつ説明する。
図４は、本発明による駆動方法に基づいてプラズマディスプレイパネルを駆動する駆動部を備えたプラズマディスプレイ装置の概略構成を示す図である。
かかるプラズマディスプレイ装置は、プラズマディスプレイパネルとしてのＰＤＰ１０と、図５に示す如き発光駆動フォーマットに従ってＰＤＰ１０を階調駆動する駆動部と、から構成される。尚、図５においては、サブフィールド法に基づき入力映像信号における各フィールドを５つのサブフィールドＳＦ１〜ＳＦ５に分割してＰＤＰ１０を階調駆動する際に用いられる発光駆動フォーマットの一例を示すものである。
【００１５】
ＰＤＰ１０は、ｍ個の列電極Ｄ1〜Ｄmと、これら列電極Ｄ各々と交叉して配列された夫々ｎ個の行電極Ｘ1〜Ｘn及び行電極Ｙ1〜Ｙnを備えている。これら行電極Ｘ1〜Ｘn及び行電極Ｙ1〜Ｙnは、夫々一対の行電極Ｘi(1≦i≦n)及び行電極Ｙi(1≦i≦n)によってＰＤＰ１０における第１表示ライン〜第ｎ表示ラインを形成している。列電極Ｄと、行電極Ｘ及びＹとの間には、放電ガスが封入されている放電空間が形成されており、この放電空間を含む各行電極対と列電極との交差部に、画素を担う放電セルが形成される構造となっている。
【００１６】
一方、駆動部は、Ａ／Ｄ変換器１、駆動データ生成回路２、メモリ３、駆動制御回路４、アドレスドライバ６、第１サスティンドライバ７及び第２サスティンドライバ８から構成される。
Ａ／Ｄ変換器１は、入力映像信号によって表される輝度レベルを画素毎の画素データＰＤ(５ビット)に変換して駆動データ生成回路２に供給する。
【００１７】
駆動データ生成回路２は、かかる画素データＰＤを図６に示す如き変換テーブルに従って９ビットの画素駆動データＧＤに変換して、これをメモリ３に供給する。
メモリ３は、駆動制御回路４から供給された書込信号に従って上記Ａ／Ｄ変換器１から供給された画素駆動データＧＤを順次書き込む。そして、１画面分、つまり第１行・第１列の画素に対応した画素駆動データＧＤ11から第ｎ行・第ｍ列の画素に対応した画素駆動データＧＤnmまでの(ｎ×ｍ)個分の画素駆動データＧＤ11〜ＧＤnmの書き込みが終了する度に、メモリ３は以下の如き読み出し動作を行う。
【００１８】
先ず、図５に示すサブフィールドＳＦ１では、メモリ３は、画素駆動データＧＤ11〜ＧＤnm各々の第１ビットのみを画素駆動データビットＤＢ１11〜ＤＢ１nmとして読み出し、これらを１表示ライン分ずつアドレスドライバ６に供給する。又、サブフィールドＳＦ２では、メモリ３は、画素駆動データＧＤ11〜ＧＤnm各々の第２ビットのみを画素駆動データビットＤＢ２Ａ11〜ＤＢ２Ａnmとして読み出し、これらを１表示ライン分ずつアドレスドライバ６に供給する。更に、かかるサブフィールドＳＦ２では、メモリ３は、画素駆動データＧＤ11〜ＧＤnm各々の第３ビットのみを画素駆動データビットＤＢ２Ｂ11〜ＤＢ２Ｂnmとして読み出し、これらを１表示ライン分ずつアドレスドライバ６に供給する。又、サブフィールドＳＦ３では、メモリ３は、画素駆動データＧＤ11〜ＧＤnm各々の第４ビットのみを画素駆動データビットＤＢ３Ａ11〜ＤＢ３Ａnmとして読み出し、これらを１表示ライン分ずつアドレスドライバ６に供給する。更に、かかるサブフィールドＳＦ３では、メモリ３は、画素駆動データＧＤ11〜ＧＤnm各々の第５ビットのみを画素駆動データビットＤＢ３Ｂ11〜ＤＢ３Ｂnmとして読み出し、これらを１表示ライン分ずつアドレスドライバ６に供給する。又、サブフィールドＳＦ４では、メモリ３は、画素駆動データＧＤ11〜ＧＤnm各々の第６ビットのみを画素駆動データビットＤＢ４Ａ11〜ＤＢ４Ａnmとして読み出し、これらを１表示ライン分ずつアドレスドライバ６に供給する。更に、かかるサブフィールドＳＦ４では、メモリ３は、画素駆動データＧＤ11〜ＧＤnm各々の第７ビットのみを画素駆動データビットＤＢ４Ｂ11〜ＤＢ４Ｂnmとして読み出し、これらを１表示ライン分ずつアドレスドライバ６に供給する。又、サブフィールドＳＦ５では、メモリ３は、画素駆動データＧＤ11〜ＧＤnm各々の第８ビットのみを画素駆動データビットＤＢ５Ａ11〜ＤＢ５Ａnmとして読み出し、これらを１表示ライン分ずつアドレスドライバ６に供給する。更に、かかるサブフィールドＳＦ５では、メモリ３は、画素駆動データＧＤ11〜ＧＤnm各々の第９ビットのみを画素駆動データビットＤＢ５Ｂ11〜ＤＢ５Ｂnmとして読み出し、これらを１表示ライン分ずつアドレスドライバ６に供給する。
【００１９】
駆動制御回路４は、図５に示される発光駆動フォーマットに従って上記ＰＤＰ１０を階調駆動させるべき各種タイミング信号を、アドレスドライバ６、第１サスティンドライバ７及び第２サスティンドライバ８各々に供給する。尚、図５に示す発光駆動フォーマットでは、５つのサブフィールドＳＦ１〜ＳＦ５各々内においてアドレス行程ＷC及び発光維持行程ＩCを実行する。更に、先頭のサブフィールドＳＦ１においてのみで上記アドレス行程ＷCに先だって一斉リセット行程ＲCを実行し、最後尾のサブフィールドＳＦ５においてのみで消去行程Ｅを夫々実行する。
【００２０】
図７は、駆動制御回路４から供給された各種タイミング信号に応じて、アドレスドライバ６、第１サスティンドライバ７及び第２サスティンドライバ８各々がＰＤＰ１０に印加する各種駆動パルスと、その印加タイミングを示す図である。先ず、サブフィールドＳＦ１の一斉リセット行程ＲCでは、第１サスティンドライバ７が図７に示す如き正極性のリセットパルスＲＰxを発生して行電極Ｘ1〜Ｘnに印加する。かかるリセットパルスＲＰxと同時に、第２サスティンドライバ８は、負極性のリセットパルスＲＰYを発生して行電極Ｙ1〜Ｙnに印加する。これらリセットパルスＲＰx及びＲＰYの同時印加に応じて、ＰＤＰ１０の全放電セル内にはリセット放電が生起され、各放電セル内に壁電荷が形成される。これにより、全ての放電セルは後述する発光維持行程ＩCにおいて発光(維持放電に伴う発光)が可能な状態(以下、発光イネーブル状態と称する)に初期化される。
【００２１】
又、サブフィールドＳＦ１のアドレス行程ＷCは、プライミング行程ＰＰ及び選択消去行程ＳＤからなる。プライミング行程ＰＰでは、第２サスティンドライバ８が、正極性のプライミングパルスＰＰを図７に示す如く行電極Ｙ1〜Ｙnに順次印加して行く。プライミングパルスＰＰの印加により各放電セル内においてプライミング放電が生起され、その放電空間内にプライミング粒子が形成される。一方、選択消去行程ＳＤでは、第２サスティンドライバ８は、上記プライミングパルスＰＰの印加直後に負極性の走査パルスＳＰを行電極Ｙ1〜Ｙnに順次印加して行く。この間、アドレスドライバ６は、メモリ３から読み出された画素駆動データビットＤＢ１(図６に示す画素駆動データＧＤの第１ビット)の論理レベルに応じたパルス電圧を有する選択消去データパルスＤＰを生成し、これを１表示ライン分(ｍ個)ずつ各走査パルスＳＰの印加タイミングに同期して列電極Ｄ1〜Ｄmに印加する。つまり、サブフィールドＳＦ１ではメモリ３から画素駆動データビットＤＢ１11〜ＤＢ１nmが読み出されてアドレスドライバ６に供給される。よって、アドレスドライバ６は、上記画素駆動データビットＤＢ１11〜ＤＢ１nm各々に対応した選択消去データパルスＤＰを１表示ライン分ずつグループ化した選択消去データパルス群ＤＰ1、ＤＰ2、ＤＰ3、・・・、ＤＰnを、図７に示す如く順次、列電極Ｄ1〜Ｄmに印加して行くのである。尚、アドレスドライバ６は、画素駆動データビットＤＢ１が論理レベル１である場合には正極性の高電圧の選択消去データパルスＤＰを生成する一方、論理レベル０である場合には低電圧の選択消去データパルスＤＰを生成する。ここで、上記走査パルスＳＰが印加された表示ラインと、正極性の高電圧の選択消去データパルスＤＰが印加された列電極との交差部の放電セルにのみ選択消去放電が生じる。かかる選択消去放電により、放電セル内に形成されていた壁電荷は消滅し、この放電セルは発光ディスエーブル状態に推移する。一方、上記走査パルスＳＰが印加されたものの低電圧の選択消去データパルスＤＰが印加された放電セルには上述のような選択消去放電は生起されず、上記一斉リセット行程ＲCにて初期化された状態、つまり発光イネーブル状態が保持される。
【００２２】
一方、サブフィールドＳＦ２〜ＳＦ５各々のアドレス行程ＷCは、選択書込行程ＳＷ及び選択消去行程ＳＤからなる。サブフィールドＳＦ２〜ＳＦ５各々の選択書込行程ＳＷでは、第２サスティンドライバ８が、正極性の高電圧のプライミングパルスＰＰを図７に示す如く行電極Ｙ1〜Ｙnに順次印加して行く。この間、アドレスドライバ６は、メモリ３から供給された画素駆動データビットＤＢの論理レベルに応じたパルス電圧を有する選択書込データパルスＷＰを生成し、これを１表示ライン分(ｍ個)ずつ各プライミングパルスＰＰの印加タイミングに同期して列電極Ｄ1〜Ｄmに印加する。
【００２３】
例えば、サブフィールドＳＦ２では、メモリ３から画素駆動データビットＤＢ２Ａ11〜ＤＢ２Ａnm(図６に示す画素駆動データＧＤの第２ビット)が読み出されてアドレスドライバ６に供給される。よって、サブフィールドＳＦ２の選択書込行程ＳＷでは、アドレスドライバ６は、上記画素駆動データビットＤＢ２Ａ11〜ＤＢ２Ａnm各々に対応した選択書込データパルスＷＰを１表示ライン分ずつグループ化した選択書込データパルス群ＷＰ1、ＷＰ2、ＷＰ3、・・・、ＷＰnを、図７に示す如く順次、列電極Ｄ1〜Ｄmに印加して行く。尚、アドレスドライバ６は、画素駆動データビットＤＢ２Ａが論理レベル１である場合には負極性の高電圧の選択書込データパルスＷＰを生成する一方、論理レベル０である場合には低電圧の選択書込データパルスＷＰを生成する。ここで、上記プライミングパルスＰＰが印加された表示ラインと、負極性の高電圧の選択書込データパルスＷＰが印加された列電極との交差部の放電セルにのみ選択書込放電が生起される。この際、選択書込放電の生起された放電セル内には壁電荷が形成され、この放電セルは発光イネーブル状態に推移する。一方、上記プライミングパルスＰＰが印加されたものの低電圧の選択書込データパルスＷＰが印加された放電セルにはプライミング放電が生起される。この際、かかるプライミング放電により各放電セル内にはプライミング粒子が形成されるものの前述した如き壁電荷が新たに形成されることはない。すなわち、上記プライミング放電の直前に発光イネーブル状態であった放電セルは発光イネーブル状態、発光ディスエーブル状態であった放電セルは発光ディスエーブル状態に維持される。
【００２４】
又、サブフィールドＳＦ２〜ＳＦ５各々の選択消去行程ＳＤでは、第２サスティンドライバ８は、上記プライミングパルスＰＰの印加直後に負極性の走査パルスＳＰを行電極Ｙ1〜Ｙnに順次印加して行く。この間、アドレスドライバ６は、メモリ３から供給された画素駆動データビットＤＢの論理レベルに応じたパルス電圧を有する選択消去データパルスＤＰを生成し、これを１表示ライン分(ｍ個)ずつ各走査パルスＳＰの印加タイミングに同期して列電極Ｄ1〜Ｄmに印加する。
【００２５】
例えば、サブフィールドＳＦ２では、上記画素駆動データビットＤＢ２Ａ11〜ＤＢ２Ａnmと共にＤＢ２Ｂ11〜ＤＢ２Ｂnm(画素駆動データＧＤの第３ビット)がメモリ３から読み出されてアドレスドライバ６に供給される。よって、サブフィールドＳＦ２の選択消去行程ＳＤでは、アドレスドライバ６は、上記画素駆動データビットＤＢ２Ｂ11〜ＤＢ２Ｂnm各々に対応した選択消去データパルスＤＰを１表示ライン分ずつグループ化した選択消去データパルス群ＤＰ1、ＤＰ2、ＤＰ3、・・・、ＤＰnを、図７に示す如く順次、列電極Ｄ1〜Ｄmに印加して行く。尚、アドレスドライバ６は、画素駆動データビットＤＢ２Ｂが論理レベル１である場合には正極性の高電圧の選択消去データパルスＤＰを生成する一方、論理レベル０である場合には低電圧の選択消去データパルスＤＰを生成する。ここで、上記走査パルスＳＰが印加された表示ラインと、正極性の高電圧の選択消去データパルスＤＰが印加された列電極との交差部の放電セルにのみ選択消去放電が生起される。かかる選択消去放電により放電セル内に形成されていた壁電荷が消滅し、この放電セルは発光ディスエーブル状態に推移する。一方、上記走査パルスＳＰが印加されたものの低電圧の選択消去データパルスＤＰが印加された放電セルには上記選択消去放電が生起されない。よって、発光イネーブル状態であった放電セルは発光イネーブル状態、発光ディスエーブル状態であった放電セルは発光ディスエーブル状態を維持する。
【００２６】
このように、アドレス行程ＷCによれば、画素データＰＤに応じて各サブフィールド毎に放電セルの各々が発光イネーブル状態あるいは発光ディスエーブル状態のいずれか一方の状態に設定される。
次に、各サブフィールド内の発光維持行程ＩCでは、第１サスティンドライバ７及び第２サスティンドライバ８各々が、図７に示されるが如く行電極Ｘ1〜Ｘn及びＹ1〜Ｙnに対して交互に正極性の維持パルスＩＰX及びＩＰYを印加する。この際、サブフィールドＳＦ１〜ＳＦ５各々の発光維持行程ＩC内において維持パルスＩＰを繰り返し印加しつづける期間は、サブフィールドＳＦ１の発光維持行程ＩCでの期間を"１"とした場合、
ＳＦ１：１
ＳＦ２：２
ＳＦ３：４
ＳＦ４：８
ＳＦ５：１６
である。
【００２７】
この際、壁電荷が残留したままとなっている放電セル、すなわち発光維持行程ＩCの直前に実施されたアドレス行程ＷCにおいて発光イネーブル状態に設定された放電セルのみが上記維持パルスＩＰX及びＩＰYが印加される度に維持放電し、上記期間に亘りその維持放電に伴う発光状態を維持する。
そして、最後尾のサブフィールドＳＦ５の消去行程Ｅにおいて、第２サスティンドライバ８が図７に示す如き正極性の消去パルスＥＰを行電極Ｙ1〜Ｙnに印加する。かかる消去パルスＥＰの印加により全放電セルにおいて消去放電が生起され、各放電セル内に残留している壁電荷が全て消滅する。
【００２８】
従って、図５〜図７に示される駆動によると、画素データＰＤに応じて各サブフィールド内のアドレス行程ＷCにおいて発光イネーブル状態に設定された放電セルのみが、そのサブフィールドに割り当てられている発光期間に亘り発光する。この際、サブフィールドＳＦ１〜ＳＦ５を通して実施された発光の合計期間に対応した中間輝度が視覚される。
【００２９】
以下に、画素データＰＤが輝度レベル"５"を表す"００１０１"である場合を例にとって、１フィールド内での発光動作を図６を参照しつつ説明する。
先ず、サブフィールドＳＦ１のアドレス行程ＷCでは、選択書込放電及び選択消去放電のいずれもが生起されないので、放電セルは、直前の状態、つまり一斉リセット行程ＲCにて初期化された発光イネーブル状態を維持する。よって、サブフィールドＳＦ１の発光維持行程ＩCにおいて図６の白丸印にて示されるように放電セルは発光する。この際、サブフィールドＳＦ１に割り当てられている発光期間は"１"であるので、放電セルはサブフィールドＳＦ１において期間"１"に亘り発光する。又、サブフィールドＳＦ２のアドレス行程ＷCでは、図６の黒丸印にて示されるように選択消去放電が生起されるので、放電セルは発光ディスエーブル状態に設定される。よって、サブフィールドＳＦ２の発光維持行程ＩCでは、放電セルは図６の黒丸印にて示されるように消灯する。又、サブフィールドＳＦ３のアドレス行程ＷCでは、図６の二重丸印にて示されるように選択書込放電が生起されるので、放電セルは発光イネーブル状態に設定される。よって、サブフィールドＳＦ３の発光維持行程ＩCにおいて、図６の二重丸印にて示されるように放電セルは発光する。この際、サブフィールドＳＦ３に割り当てられている発光期間は"４"であるので、放電セルはサブフィールドＳＦ３において期間"４"に亘り発光する。又、サブフィールドＳＦ４のアドレス行程ＷCでは、図６の黒丸印にて示されるように選択消去放電が生起されるので、放電セルは発光ディスエーブル状態に設定される。よって、サブフィールドＳＦ４の発光維持行程ＩCでは、図６の黒丸印にて示されるように放電セルは消灯する。そして、サブフィールドＳＦ５のアドレス行程ＷCでは、選択書込放電及び選択消去放電のいずれもが生起されないので、放電セルは、直前の状態、つまりサブフィールドＳＦ４での発光ディスエーブル状態を維持する。よって、サブフィールドＳＦ５の発光維持行程ＩCにおいてもＳＦ４に引き続き放電セルは消灯する。このように、輝度レベル"５"を表す"００１０１"なる画素データＰＤに応じて、放電セルは、サブフィールドＳＦ１〜ＳＦ５の内のＳＦ１(発光期間"１")及びＳＦ３(発光期間"４")のみで発光する。従って、サブフィールドＳＦ１〜ＳＦ５を通して実施された発光の合計期間が"５"となり、その合計期間に対応した輝度"５"が視覚されるのである。
【００３０】
ここで、上述した如き５ビットの画素データＰＤによれば、図６に示す如く、１フィールド内において発光を実施するサブフィールド(白丸及び二重丸印にて示す)の組み合わせ方、つまり発光パターンは３２通りとなる。更に、各サブフィールドに割り当てられている発光期間は互いに異なるので、発光パターン毎に１フィールド内での総発光期間も異なる。従って、図５〜図７に示される駆動を実施することにより、輝度"０"〜輝度"３１"を表現し得る３２階調の中間輝度表示が為されるのである。
【００３１】
この際、本発明においては、先頭のサブフィールドＳＦ１において全放電セル内に一斉に壁電荷を形成させて発光イネーブル状態に初期化するリセット放電を生起させる。そして、各サブフィールド毎に、消灯させるべき放電セルに対しては、選択消去放電を生起させてその壁電荷を消滅させることにより発光ディスエーブル状態に推移させる。これにより、上記リセット放電が生起されてから最初の選択消去放電が生起されるまでの間に存在する各サブフィールドにおいて、そのサブフィールドに割り当てられている期間に亘り放電セルを発光させる。ここで、各フィールド内において、一旦、上記選択消去放電が生起されたが故に壁電荷を消失してしまった放電セルを、それ以降のサブフィールドにおいて再び発光イネーブル状態に戻す場合には、この放電セルに対して選択書込放電を生起させる。かかる選択書込放電により放電セル内には再び壁電荷が形成され、この放電セルは発光イネーブル状態に推移する。これにより、各フィールド内において、この選択書込放電が生起されてから選択消去放電が生起されるまでの間に存在する各サブフィールドにおいて、そのサブフィールドに割り当てられている期間に亘り放電セルを発光させる。
【００３２】
従って、上記駆動によれば、全放電セル内に壁電荷を形成させる為のリセット放電を各フィールドの先頭のサブフィールドのみで生起させれば良く、又、全放電セル内に形成されている壁電荷を消滅させる為の消去放電を最後尾のサブフィールドのみで生起させれば良い。よって、本発明によれば、図２に示す如き各サブフィールド毎に画像に関与しない発光を伴う上記リセット放電及び消去放電を生起させるようにした従来の駆動に比して、画像のコントラストを高めることが可能となる。
【００３３】
更に、本発明においては、選択消去放電を生起させる直前に、プライミング粒子を形成させるべく印加するプライミングパルスのパルス電圧を利用して上記選択書込放電を生起させるようにしている。よって、選択書込放電に費やす為の期間を新たに設けることなく、選択消去放電を生起させる直前に、各放電セルの放電空間内に十分なプライミング粒子を形成させることが可能となる。
【００３４】
【発明の効果】
以上詳述した如く、本発明によるプラズマディスプレイパネルの駆動方法によれば、入力映像信号に基づく確実な選択放電動作を保証しつつも、コントラストの高い画像表示を行うことが可能となる。
【図面の簡単な説明】
【図１】プラズマディスプレイ装置の概略構成を示す図である。
【図２】サブフィールド法に基づく発光駆動フォーマットの一例を示す図である。
【図３】図１に示す駆動装置１００が１サブフィールド内においてＰＤＰ１０の列電極及び行電極に印加する各種駆動パルスと、その印加タイミングを示す図である。
【図４】本発明による駆動方法に従ってプラズマディスプレイパネルを駆動するプラズマディスプレイ装置の概略構成を示す図である。
【図５】図４に示すプラズマディスプレイ装置の駆動制御回路４で用いられる発光駆動フォーマットの一例を示す図である。
【図６】駆動データ生成回路２における変換テーブル及び発光駆動パターンを示す図である。
【図７】図５に示される発光駆動フォーマットに従ってＰＤＰ１０の列電極及び行電極に印加される各種駆動パルスと、その印加タイミングを示す図である。
【主要部分の符号の説明】
２  駆動データ生成回路
４  駆動制御回路
６  アドレスドライバ
７  第１サスティンドライバ
８  第２サスティンドライバ
【図１】
0004146129.tif 000002
【図２】
0004146129.tif 000003
【図３】
0004146129.tif 000004
【図４】
0004146129.tif 000005
【図５】
0004146129.tif 000006
【図６】
0004146129.tif 000007
【図７】
0004146129.tif 000008