(57)【特許請求の範囲】
【請求項１】
符号化された直列データ信号を並列データ信号に復号するデータ復号方法であって、前記直列データ信号は、データ列の周期よりも長い周期を有する同期符号を含んでおり、
前記直列データ信号においてレベルが変化する変化点を検出する段階と、
検出された前記変化点のうち、隣接するビットの変化点を取り除くためのマスク用信号を生成する段階と、
前記マスク用信号に基づいて、検出された前記変化点から隣接するビットの変化点を取り除いた復号用信号を生成する段階と、
前記復号用信号および前記同期符号に基づいて、前記直列データ信号を前記並列データ信号に変換するための同期信号を生成する段階と、
前記同期信号に基づいて初期値が入力され前記復号用信号に基づいてカウントされるカウンタのカウント値に基づいて定められる、前記直列データ信号のワード中の最後のビットが入力される時期に、前記直列データ信号を前記並列データに復号する段階とを有することを特徴とするデータ復号方法。
【請求項２】
前記復号用信号は、前記直列データ信号における１ビット中の変化点を示すパルス列を有することを特徴とする請求項１に記載のデータ復号方法。
【請求項３】
データ列の周期よりも長い周期の同期符号を有する、符号化された直列データ信号を並列データ信号に復号する復号装置であって、
前記直列データ信号においてレベルが変化する変化点を検出する変化点検出部と、
検出された前記変化点のうち、隣接するビットの変化点を取り除くためのマスク用信号を生成し、前記マスク用信号に基づいて、検出された前記変化点から隣接するビットの変化点を取り除いた復号用信号を生成する復号用信号生成部と、
前記復号用信号および前記同期符号に基づいて、前記直列データ信号を前記並列データ信号に変換するための同期信号を生成する同期信号生成部と、
前記直列データ信号を前記並列データ信号に変換するシフトレジスタと、
前記同期信号に基づいて初期値が入力され前記復号用信号に基づいてカウントされるカウンタのカウント値に基づいて定められる、前記直列データ信号のワード中の最後のビットが入力される時期に、前記シフトレジスタから前記並列データ信号を受け取るレジスタとを備えることを特徴とするデータ復号装置。
【請求項４】
前記復号用信号は、前記直列データ信号における１ビット中の変化点を示すパルス列を有することを特徴とする請求項３に記載のデータ復号装置。
【請求項５】
前記復号用信号生成部が、遅延素子およびフリップフロップを有することを特徴とする請求項３に記載のデータ復号装置。
【請求項６】
前記同期信号生成部が、遅延素子およびフリップフロップを有することを特徴とする請求項３に記載のデータ復号装置。
【請求項７】
請求項３に記載のデータ復号装置を備えた、データ伝送において前記直列データ信号を受信するデータ受信装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、直列（シリアル）データを並列（パラレル）データに復号するデータ復号方法及び復号装置に関し、特に、高速にデータを復号することができるデータ復号方法及び復号装置に関する。
【０００２】
【従来の技術】
通信（データ）回線を介してデータ伝送を行う場合、データ送信部では、並列ビットの信号が、１ビットずつに分解され、直列データ信号に変換される。この直列データ信号は、符号化され、通信回線を介して、データ受信部に送られる。この符号化の方式としては、例えば、ゼロ復帰（ＲＺ）符号などがある。データ受信部では、通信回線から直列に到着する直列データ信号のビット列を復号して、並列に並び替える。
【０００３】
従来、ＲＺ符号化された直列データ信号を復号するために、単安定マルチバイブレータおよびフェーズ・ロックド・ループ（ＰＬＬ）回路などのアナログ回路が用いられてきた。従来のデータ復号回路においては、単安定マルチバイブレータなどのタイマが、直列信号のパルス列からパルス間隔を識別して、同期符号を抽出し、ＰＬＬ回路が、この同期符号に基づいて同期信号を生成する。このようなアナログ回路により生成された同期信号に基づいて、ＲＺ符号化された直列データ信号から並列データ信号が復号されていた。
【０００４】
【発明が解決しようとする課題】
従来のデータ復号回路で用いられる単安定マルチバイブレータなどのタイマ回路は、高速動作に不向きであり、数十メガヘルツを超えるような信号を処理することができなかった。例えば、入手が容易なリトリガブル・モノステーブル・マルチバイブレータＩＣは、１００〜２００ナノ秒程度の処理時間が限界であり、１０メガを超える信号の処理は不可能である。例えば、光通信などによりデータを高速に伝送する要求が非常に高まっている近年において、このようなアナログ回路を用いた従来のデータ復号回路における伝送の高速化の制限は、好ましいものではない。
【０００５】
また、従来のデータ復号回路においては、入力信号に生じるジッタに対して、ＰＬＬ回路で生成される復号用の同期信号が追従しないので、入力信号のジッタが増大すると、データを正常に復号することができないという欠点がある。この欠点は、データ復号回路にＰＬＬ回路を用いる以上、回避することが困難な問題である。更に、ＰＬＬ回路を用いることによって、回路構成が複雑となり、回路設計が困難となる。
【０００６】
そこで本発明は、上記の課題を解決することのできるデータ復号方法及び復号装置を提供することを目的とする。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【０００７】
【課題を解決するための手段】
本発明の第１の形態によれば、符号化された直列データ信号を並列データ信号に復号するデータ復号方法であって、前記直列データ信号は、データ列の周期よりも長い周期を有する同期符号を含んでおり、前記直列データ信号においてレベルが変化する変化点を検出する段階と、検出された前記変化点のうち、隣接するビットの変化点を取り除くためのマスク用信号を生成する段階と、前記マスク用信号に基づいて、検出された前記変化点から隣接するビットの変化点を取り除いた復号用信号を生成する段階と、前記復号用信号および前記同期符号に基づいて、前記直列データ信号を前記並列データ信号に変換するための同期信号を生成する段階と、前記同期信号に基づいて初期値が入力され前記復号用信号に基づいてカウントされるカウンタのカウント値に基づいて定められる、前記直列データ信号のワード中の最後のビットが入力される時期に、前記直列データ信号を前記並列データに復号する段階とを有することを特徴とするデータ復号方法を提供する。
【０００８】
前記復号用信号は、前記直列データ信号における１ビット中の変化点を示すパルス列を有してもよい。
【０００９】
本発明の第２の形態によれば、データ列の周期よりも長い周期の同期符号を有する、符号化された直列データ信号を並列データ信号に復号する復号装置であって、前記直列データ信号においてレベルが変化する変化点を検出する変化点検出部と、検出された前記変化点のうち、隣接するビットの変化点を取り除くためのマスク用信号を生成し、前記マスク用信号に基づいて、検出された前記変化点から隣接するビットの変化点を取り除いた復号用信号を生成する復号用信号生成部と、前記復号用信号および前記同期符号に基づいて、前記直列データ信号を前記並列データ信号に変換するための同期信号を生成する同期信号生成部と、前記直列データ信号を前記並列データ信号に変換するシフトレジスタと、前記同期信号に基づいて初期値が入力され前記復号用信号に基づいてカウントされるカウンタのカウント値に基づいて定められる、前記直列データ信号のワード中の最後のビットが入力される時期に、前記シフトレジスタから前記並列データ信号を受け取るレジスタとを備えることを特徴とするデータ復号装置を提供する。
【００１０】
前記復号用信号は、前記直列データ信号における１ビット中の変化点を示すパルス列を有してもよい。
【００１１】
前記復号用信号生成部が、遅延素子およびフリップフロップを有してもよい。
【００１２】
前記同期信号生成部が、遅延素子およびフリップフロップを有してもよい。
【００１３】
本発明の第３の形態によれば、上記のデータ復号装置を備えた、データ伝送において前記直列データ信号を受信するデータ受信装置を提供する。
【００１４】
なお上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又発明となりうる。
【００１５】
【発明の実施の形態】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態はクレームにかかる発明を限定するものではなく、又実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００１６】
図１は、本実施形態における、ディジタルデータを通信するデータ通信装置の一例を示すブロック図である。この実施形態においては、ディジタルデータの通信は、光通信によって行われる。データ通信装置は、データ送信部１０、データ回線１２及びデータ受信部１４を備える。データ受信部１４は、光電変換素子１６、データ復号部１８及びデータ処理部２０を有する。
【００１７】
データ送信部１０において、伝送すべきディジタルデータが、データ受信部１４で精度よく受信されるように、データ回線１２と整合する最適な伝送符号に変換される。この符号化の方式としては、例えば、ゼロ復帰（ＲＺ）符号などがある。また、このデータは、データ送信部１０にある並／直列変換部（図示せず）において、並列データから直列データに変換される。データ送信部１０で符号化された直列データは、レーザダイオード（図示せず）に送られて、光信号に変換される。光信号に変換された直列データ信号は、データ回線１２を通ってデータ受信部１４に伝送される。本実施例では、データ回線１２として、光ファイバが用いられる。
【００１８】
データ回線１２を通って伝送される、符号化された直列データ信号は、データ受信部１４にある光電変換素子１６に入力される。光電変換素子１６は、受信した光信号を、元の直列データ信号に変換する。変換された直列データ信号は、データ復号部１８に入力され、並列データ信号に復号される。復号された並列データは、ＣＰＵなどを含むデータ処理部２０に供給されて、必要な処理をされる。
【００１９】
図２は、データ受信部１４における、データ復号部１８の一つの実施の形態を示すブロック図である。この実施形態におけるデータ復号部１８は、変化点検出部３０、復号用信号生成部３２、同期信号生成部３８、同期クロック生成部４０、シフトレジスタ４８、保持用レジスタ５０および同期用レジスタ５２を備える。復号用信号生成部３２は、マスク用信号生成部３４およびＡＮＤ回路３６を有し、同期クロック生成部４０は、カウンタ部４２、比較部４４および同期クロック用フリップフロップ４６を有する。
【００２０】
以下において、データ送信部１０から伝送される信号がＲＺ符号化されている場合における各構成の動作について説明する。ＲＺ符号は、１ビットの区間の中間点を基準として、１ビットのデータの中でＨＩＧＨ信号とＬＯＷ信号を切り替えることを特徴とする。ここで、送信信号をどのように符号化するかは、データ回線１２および伝送すべき信号の種類に依存し、ＲＺ符号化以外の符号化方式も本実施形態の範囲に含まれる。
【００２１】
直列データ信号Ａが、変化点検出部３０に入力される。直列データ信号Ａは、同期符号を有している。変化点検出部３０は、直列データ信号Ａのレベルが変化する点、すなわち、ＨＩＧＨ信号とＬＯＷ信号とが切り替わる変化点を検出する。検出される変化点は、ＲＺ符号における信号反転部分（１ビット中の反転部分）と、隣接するビット値が異なるときには、そのビットの隣接部分である。変化点信号Ｂは、復号用信号生成部３２内のＡＮＤ回路３６の一方の入力端子に入力され、それから、マスク用信号生成部３４に入力される。マスク用信号生成部３４は、図３に関連して詳細に説明するが、フリップフロップと遅延素子から構成され、単安定マルチバイブレータなどのアナログタイマ回路を含まない。マスク用信号生成部３４は、所定のパルスが入力されると、所定の期間有効な信号を出力することができる。マスク用信号生成部３４は、変化点信号ＢからＲＺ符号中の信号反転部分を抽出するためのマスク用信号Ｅを生成する。それから、マスク用信号Ｅは、ＡＮＤ回路３６の入力端子に戻される。ＡＮＤ回路３６は、マスク用信号Ｅと変化点信号ＢのＡＮＤをとり、復号用信号Ｆを出力する。復号用信号Ｆは、変化点信号Ｂから、隣接するビットの変化点を取り除き、ＲＺ符号における信号反転部分による変化点のみを抽出した信号である。
【００２２】
復号用信号Ｆは、同期信号生成部３８に入力される。同期信号生成部３８は、復号用信号Ｆから同期符号のパルスを抽出する。同期信号生成部３８も、復号用信号生成部３２と同様に、ＰＬＬ回路などのアナログ回路を含まずに、フリップフロップ、遅延素子及びＡＮＤ回路などから構成される。このことによって、同期信号生成部３８は、従来よりも単純な構成とすることができる。
【００２３】
同期信号生成部３８で生成された同期信号Ｋは、同期クロック生成部４０内のカウンタ部４２に入力される。また、カウンタ部４２には、クロックとして復号用信号Ｆが入力される。同期信号Ｋおよびクロックとしての復号用信号Ｆに基づいて、カウンタ部４２に、初期値がローディングされる。本実施例においては、カウンタ部４２は、ダウン（減算）カウンタであって、初期値として、Ｎ＋２が入力される。別の実施例において、カウンタ部４２がアップ（加算）カウンタにより構成され、別の値が初期値として入力されてもよい。
【００２４】
カウンタ部４２は、復号用信号Ｆ（クロック）に合わせて、デクリメントしたカウント値Ｌを比較部４４に出力する。本実施例では、比較部４４は、復号タイミングおよび同期クロックを生成するために、２種類の比較を行う。復号タイミングの生成については後述することとし、最初に、並列データをデータ復号部１８から出力する同期クロックＯの生成について説明する。
【００２５】
比較部４４は、所定の値Ｐとカウント値Ｌを比較する。比較部４４は、カウント値Ｌの値がＰ以上のときに、ＨＩＧＨ信号を、同期クロック用フリップフロップ４６に出力する。同期クロック用フリップフロップ４６は、比較部４４からの出力を受け取り、復号用信号Ｆ（クロック）に基づいて、並列データに対する同期クロックＯを生成する。所定の値Ｐは、データ列のビット数（Ｎ＋１）に関して、同期クロックＯのデューティサイクル比が50パーセントとなるように定められる。同期クロックＯは、同期用レジスタ５２のクロック入力に入力される。
【００２６】
直列データ信号Ａは、シフトレジスタ４８に入力される。シフトレジスタ４８は、復号用信号Ｆをクロックとして受け取り、並列データ列を保持用レジスタ５０に出力する。比較部４４は、カウント値Ｌと、所定の値Ｑを比較し、一致していた場合に、復号タイミング信号を保持用レジスタ５０に出力する。所定の値Ｑは、直列データ信号Ａにおける１ワード中の最後のビットがシフトレジスタ４８に入力される時間に基づいて定められる。保持用レジスタ５０は、比較部４４より送られる復号タイミング信号と復号用信号Ｆ（クロック）に基づき、シフトレジスタ４８が出力する復元された並列データ列Ｍを保持する。
【００２７】
上述したように、同期クロック用フリップフロップ４６は同期クロックＯを出力し、出力された同期クロックＯは、同期用レジスタ５２に送られる。保持用レジスタ５０に保持された復元並列データ列Ｍは、同期クロックＯに基づいて、タイミングを修正される。
【００２８】
本実施形態における同期クロック生成部４０は、並列データに復号するタイミングを抽出し、また、復号された並列データをデータ復号部１８から出力する同期クロックを生成することができる。
【００２９】
【実施例】
図３は、図２において示された本発明のデータ復号部１８の具体的回路構成の一例を示す。図２と同様に、データ復号部１８は、変化点検出部３０、復号用信号生成部３２、同期信号生成部３８、同期クロック生成部４０、シフトレジスタ４８、保持用レジスタ５０および同期用レジスタ５２を備える。
【００３０】
変化点検出部３０は、遅延素子６２とＥｘ−ＯＲゲート６４を有する。復号用信号生成部３２は、遅延素子６６、６８と、ＯＲ回路７０、及びフリップフロップ７２を有する。同期信号生成部３８は、遅延素子７４、フリップフロップ７６、７８、８０、及びＡＮＤ回路８２を有する。同期クロック生成部４０は、カウンタ部４２、比較部４４、及び同期クロック用フリップフロップ４６を有し、比較部４４には、比較器４４ａ及び４４ｂが含まれる。
【００３１】
次に、各構成の接続関係について説明する。ドライバ６０の出力信号は、シフトレジスタ４８及び変化点検出部３０に送られる。変化点検出部３０において、ドライバ６０の出力は、Ｅｘ−ＯＲゲート６４の一方の入力と、遅延素子６２の入力に並列に接続している。遅延素子６２の出力は、Ｅｘ−ＯＲゲート６４の他方の入力に接続しており、Ｅｘ−ＯＲゲート６４には、遅延素子６２を通った信号と、遅延素子６２を通らない信号の両方が入力される。
【００３２】
Ｅｘ−ＯＲゲート６４の出力は、ＡＮＤ回路３６の一方の入力に接続する。ＡＮＤ回路３６の他方の入力には、フリップフロップ７２の反転出力が接続される。ＡＮＤ回路３６の出力信号は、マスク用信号生成部３４に供給される。マスク用信号生成部３４において、ＡＮＤ回路３６の出力は、遅延素子６６及び６８に並列に接続される。遅延素子６６の出力は、フリップフロップ７２のＳ入力に接続し、遅延素子６８の出力は、ＯＲ回路７０を介して、フリップフロップ７２のＲ入力に接続する。上述したように、フリップフロップ７２の反転出力は、ＡＮＤ回路３６の入力に接続する。
【００３３】
遅延素子６８の出力信号は、同期信号生成部３８に送られる。遅延素子６８の出力は、フリップフロップ７６のＳ入力と、遅延素子７４の入力に並列に接続する。遅延素子７４の出力は、フリップフロップ７６のＲ入力に接続する。フリップフロップ７６の反転出力は、フリップフロップ７８の入力に接続する。フリップフロップ７８の出力は、フリップフロップ８０の入力と、ＡＮＤ回路８２の一方の入力に接続する。フリップフロップ８０の出力は、ＡＮＤ回路８２の他方の入力に接続する。
【００３４】
ＡＮＤ回路８２の出力は、カウンタ部４２のＬＤ信号入力に接続する。カウンタ部４２の出力は、比較部４４における比較器４４ａ及び４４ｂに接続する。比較器４４ａの出力は、保持用レジスタ５０のＬＤ信号入力に接続し、保持用レジスタ５０の出力は、同期用レジスタ５２の入力に接続する。比較器４４ｂの出力は、同期クロック用フリップフロップ４６の入力に接続し、同期クロック用フリップフロップ４６の出力は、差動ドライバ８４の入力と、同期用レジスタ５２のクロックに接続する。
【００３５】
図４は、図３に示された各素子が出力する信号のタイミングチャートである。以下に、図３および図４に関連して、図３に示された各構成の動作について説明する。
【００３６】
ドライバ６０が、直列データ信号Ａを増幅して出力する。直列データ信号Ａは、（Ｎ＋１）ビットの並列データをデータ周期２ＴのＲＺ符号で表現した直列データ列と、直列データ列の先頭に同期符号を付加した信号である。ＲＺ符号化された直列データ信号は、１ビットの区間の中間でＨＩＧＨ又はＬＯＷを反転することを特徴とする信号である。本実施形態においては、同期符号として、直列データの先頭の値とその逆の値が、２Ｔずつ付加されている。そのため、同期符号には、３Ｔのパルス幅が存在している。直列データ信号Ａは、変化点検出部３０およびシフトレジスタ４８に入力される。
【００３７】
変化点検出部３０において、直列データ信号Ａが２つの経路に分岐する。一方の経路において、直列データ信号Ａは、直接Ｅｘ−ＯＲゲートに入力される。他方の経路において、直列データ信号Ａは、遅延素子６２を通り、信号を僅かに遅らせてＥｘ−ＯＲゲートに入力される。従って、Ｅｘ−ＯＲゲートには、直列データ信号Ａと、遅延素子を通って遅延した直列データ信号Ａとが入力される。Ｅｘ−ＯＲゲートは、両者の排他的論理和をとることによって、直列データ信号Ａにおける変化点を検出し、パルス列である変化点信号Ｂを出力することができる。検出される変化点には、１ビットの区間の中間における信号反転部分と、隣接するビット値が異なるときには、そのビットの隣接部分とがある。遅延素子６２の遅延量は、変化点信号Ｂのパルス幅に相当する。
【００３８】
変化点信号Ｂは、ＡＮＤ回路３６の一方の入力に入力される。マスク用信号生成部３４は、入力されるパルス列に基づいて、所定の期間有効な信号を出力することができる。マスク用信号生成部３４は、遅延素子およびフリップフロップなどから構成されるが、単安定マルチバイブレータなどのアナログ回路を含まない。直列データ信号Ａにおいて、ビットの隣接部分の変化点は、ＲＺ符号中の信号反転部分の変化点からＴだけ遅れて存在する。この実施例において、マスク用信号生成部３４は、変化点信号Ｂにおけるビットの隣接部分の変化点を示すパルスをマスクすることを目的とする。従って、遅延素子６６及び６８の遅延量は、この時間Ｔに基づいて定められる必要がある。この実施例においては、遅延素子６６の遅延量が0.5Ｔであり、遅延素子６８の遅延量が1.5Ｔである。遅延素子６６及び６８の遅延量は、これらの値に制限されず、遅延素子６６の遅延量がＴよりも小さく、遅延素子６８の遅延量がＴよりも大きく２Ｔよりも小さい範囲であればよい。
【００３９】
遅延素子６６を通った信号Ｃは、変化点信号Ｂよりも0.5Ｔほど遅れたパルス信号であり、フリップフロップ７２のＳ入力に入力される。一方、遅延素子６８を通った信号Ｄは、変化点信号Ｂよりも1.5Ｔほど遅れたパルス信号であり、ＯＲ回路７０を通って、フリップフロップのＲ入力に入力される。変化点信号Ｂにおける一つのＲＺ符号中の信号反転部分の変化点に対応するパルスに注目すると、変化点信号Ｂの信号反転部分に対応するパルスよりも0.5Ｔほど遅れたパルス信号がフリップフロップ７２のＳ入力に入力され、フリップフロップ７２の出力をＬＯＷとする。このとき、フリップフロップ７２の出力はＡＮＤ回路３６の一方の入力に接続されているので、ＡＮＤ回路３６の出力がＬＯＷとなる。従って、変化点信号Ｂにおいて信号反転部分の変化点からＴ時間遅れた隣接ビットの変化点はマスクされる。それから、変化点信号Ｂの信号反転部分の変化点に対応するパルスよりも1.5Ｔほど遅れたパルス信号がフリップフロップ７２のＲ入力に入力され、フリップフロップ７２の出力をＨＩＧＨとする。フリップフロップ７２の出力は、マスク用信号Ｅとして図４中に示される。マスク用信号生成部３４の外部に、リセット信号供給源（図示せず）が設けられてもよく、必要に応じて、リセット信号が、ＯＲ回路７０を介してフリップフロップ７２のＲ入力に入力されてもよい。
【００４０】
ＡＮＤ回路３６は、変化点信号Ｂとマスク用信号ＥのＡＮＤをとって、復号用信号Ｆを生成する。復号用信号Ｆは、変化点信号Ｂから、隣接ビットの変化点のパルスを取り除かれ、１ビットの区間の中間における信号反転部分のパルスのみを抽出されたパルス列である。復号用信号Ｆのパルス間隔は、図４からも分かるように、２Ｔと３Ｔのいずれかである。直列データ信号Ａにおける同期符号は、復号用信号Ｆにおいて、３Ｔのパルス間隔を有するパルスとして抽出されている。復号用信号Ｆは、同期信号生成部３８、同期クロック生成部４０、シフトレジスタ４８、及び保持用レジスタ５０に対して、クロックとして用いられる。本実施例の変化点検出部３０及び復号用信号生成部３２を用いることにより、パルス信号から所定のパルス（この例においては、ＲＺ符号における信号反転部分のパルス）を抽出することが可能となる。
【００４１】
遅延素子６８を通った信号は、同期信号生成部３８に入力される。同期信号生成部３８は、遅延素子７４、フリップフロップ７６、７８、８０及びＡＮＤ回路８２を有し、ＰＬＬ回路などのアナログ回路を含まない。同期信号生成部３８に入力された信号は、２つの経路に分岐する。一方の経路において、信号Ｇが、フリップフロップ７６のＳ入力に直接入力される。信号Ｇは、信号Ｄと同じ遅延信号であって、復号用信号Ｆよりも1.5Ｔほど遅れたパルス信号である。他方の経路において、遅延素子７４を通った信号Ｈが、フリップフロップ７６のＲ入力に入力される。遅延素子７４の遅延量は、直列データ信号Ａにおける同期符号を抽出するように定められる。信号Ｇの遅延量がデータ周期よりも小さく、信号Ｈの遅延量がデータ周期よりも大きく設定する。本実施例においては、データ周期が２Ｔであり、信号Ｇの遅延量が1.5Ｔであって、信号Ｇの遅延量がデータ周期よりも小さく定められている。信号Ｈの遅延量は、データ周期の２Ｔよりも大きく、同期符号のパルス間隔に相当する３Ｔよりも小さい範囲に設定する。更に、信号Ｈの遅延量は、2.5Ｔに設定する。遅延素子６８の遅延量が1.5Ｔであるので、遅延素子７４の遅延量は、Ｔに設定される。
【００４２】
フリップフロップ７６は、信号Ｇおよび信号Ｈの入力に基づいて、フリップフロップ７８に反転信号Ｉを出力する。フリップフロップ７８は、復号用信号Ｆをクロックとして、信号Ｊを出力する。信号Ｊは、同期符号を抽出したパルス幅５Ｔの信号である。信号Ｊは、二つの経路に分岐して送られる。一方の経路において、信号Ｊは、ＡＮＤ回路８２に直接送られ、他方の経路においては、信号Ｊが、復号用信号Ｆをクロックとして動作するフリップフロップ８０に入力される。ＡＮＤ回路８２は、信号Ｊと、フリップフロップ８０の出力信号を受け取り、同期信号Ｋを出力する。同期信号Ｋは、パルス間隔２Ｔの信号である。
【００４３】
同期信号Ｋは、カウンタ部４２のＬＤ信号入力に、ロード信号として入力される。カウンタ部４２はダウン（減算）カウンタであり、同期信号Ｋが入力されると、クロックとしての復号用信号Ｆに基づいて値（Ｎ＋２）がローディングされる。カウンタ部４２はアップ（加算）カウンタでもよく、ローディング値として別の値がローディングされてもよい。カウンタ部４２は、復号用信号Ｆのパルスに基づいてローディング値をデクリメントしたカウント値Ｌを出力する。
【００４４】
カウント値Ｌは、比較部４４内の比較器４４ａおよび４４ｂに入力される。比較器４４ａは、カウント値Ｌと、所定の値Ｑを比較し、一致していた場合に、復号タイミング信号を保持用レジスタ５０に出力する。この所定の値Ｑは、直列データ信号Ａにおける１ワード中の最後のビットがシフトレジスタ４８に入力される時間に基づいて定められる。カウンタ部４２に値（Ｎ＋２）をローディングした場合、図４を参照すると、カウント値Ｌの値が２のとき、１ワード中の最後のビットがシフトレジスタ４８に入力されている。従って、この場合の比較器４４ａにおける所定の値Ｑは、２となる。保持用レジスタ５０は、比較器４４ａより送られる復号タイミング信号および復号用信号Ｆに基づき、シフトレジスタ４８が出力する、復元された並列データ列Ｍを読み込み、保持する。
【００４５】
比較器４４ｂは、所定の値Ｐとカウント値Ｌを比較する。比較器４４ｂは、カウント値Ｌの値がＰ以上のときに、ＨＩＧＨ信号を、同期クロック用フリップフロップ４６に出力する。同期クロック用フリップフロップ４６は、比較器４４ｂからの出力を受け取り、復号用信号Ｆに基づいて、並列ビットに対する同期クロックＯを生成する。所定の値Ｐは、データ列のビット数（Ｎ＋１）に関して、同期クロックＯのデューティサイクル比が50パーセントとなるように定められる。
【００４６】
直列データ信号Ａは、シフトレジスタ４８に入力される。シフトレジスタ４８は、復号用信号Ｆをクロックとして受け取り、並列データ列を出力する。一方、前述したように、比較器４４ａは、カウント値Ｌと所定の値Ｑ（２）を比較し、一致していた場合に、復号タイミング信号を保持用レジスタ５０に出力する。保持用レジスタ５０は、比較器４４ａより送られる復号タイミング信号に基づき、シフトレジスタ４８が出力する、復元された並列データ列Ｍを読み込み、保持する。
【００４７】
上述したように、同期クロック用フリップフロップ４６は同期クロックＯを出力し、出力された同期クロックＯは、同期用レジスタ５２に送られる。保持用レジスタ５０に保持された復元並列データ列Ｍは、同期クロックＯに基づいて、タイミングを修正され、出力される。同期用レジスタ５２は、保持用レジスタ５０と同様に、少なくとも１ワード中のビット数（Ｎ＋１）分、存在する。
【００４８】
同期クロックＯが保持用レジスタ５０のタイミングに同期し、かつ同期クロックＯのデューティサイクル比が50パーセントとなるように、比較器４４ｂを予め構成すれば、同期クロックＯを同期用レジスタ５２に入力させる必要はない。
【００４９】
以上、直列データ信号ＡがＲＺ符号化されている場合について説明したが、直列データ信号ＡがＲＺ符号化以外の別の符号化をされている場合でも、本発明のデータ復号部１８を利用することが可能である。
また、例えば、図１において、本発明によるデータ復号部１８が光通信に用いられている例が示されているが、本発明を実施できる範囲は、光通信などの高速通信に限定されるものではなく、通常の電話回線などの伝送路を利用した伝送においても利用可能である。
【００５０】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることができることが当業者に明らかである。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００５１】
【発明の効果】
本発明によると、直列データを並列データに高速に復号することが可能となる。また、本発明によると、安定度の高いデータ復号装置を提供することができる、という効果を奏する。
【図面の簡単な説明】
【図１】本実施形態におけるデータ通信装置の一例を示すブロック図である。
【図２】データ受信部における、データ復号部１８の一つの実施の形態を表すブロック図である。
【図３】図２において示されたデータ復号部１８の具体的回路構成の一例を示す。
【図４】図３に示された各素子が出力する信号のタイミングチャートを示す。
【符号の説明】
１０・・・データ送信部、１２・・・データ回線、１４・・・データ受信部、１６・・・光電変換素子、１８・・・データ復号部、２０・・・データ処理部、３０・・・変化点検出部、３２・・・復号用信号生成部、３４・・・マスク用信号生成部、３６・・・ＡＮＤ回路、３８・・・同期信号生成部、４０・・・同期クロック生成部、４２・・・カウンタ部、４４・・・比較部、４６・・・同期クロック用フリップフロップ、４８・・・シフトレジスタ、５０・・・保持用レジスタ、５２・・・同期用レジスタ、６０・・・ドライバ、６２、６６、６８、７４・・・遅延素子、７０・・・ＯＲ回路、７２、７６、７８、８０・・・フリップフロップ、８２・・・ＡＮＤ回路、８４・・・差動ドライバ
【図１】
0004053680.tif 000002
【図２】
0004053680.tif 000003
【図３】
0004053680.tif 000004
【図４】
0004053680.tif 000005