(57)【特許請求の範囲】
【請求項１】
表面に第１の電極と裏面に前記第１の電極と電気的に接続された第１の外部端子とを有する第１のキャリア基板と、前記第１のキャリア基板の表面に配置され、主面を下向きに前記第１の電極とフリップチップ接続した第１の半導体素子と、前記第１の半導体素子の裏面を露出するよう前記第１のキャリア基板と前記第１の半導体素子との間隙を封止する第１の封止樹脂とからなる第１の半導体装置と、
表面に第２の電極と裏面に前記第２の電極と電気的に接続された第２の外部端子とを有する第２のキャリア基板と、前記第２のキャリア基板の表面に配置され前記第２の電極と電気的に接続した第２の半導体素子と、前記第２のキャリア基板と前記第２の半導体素子とを封止する第２の封止樹脂とからなる第２の半導体装置とを備え、
前記第１の半導体装置上に前記第２の半導体装置が積層され、
前記第２の半導体装置の上面から露出する放熱部材を備え、
前記第１の半導体装置と前記第２の半導体装置とが電気的に接続されていることを特徴とする積層型半導体装置。
【請求項２】
表面に第１の電極と裏面に前記第１の電極と電気的に接続された第１の外部端子とを有する第１のキャリア基板と、前記第１のキャリア基板の表面に配置され、主面を下向きに前記第１の電極とフリップチップ接続した第１の半導体素子と、前記第１の半導体素子の裏面を露出するよう前記第１のキャリア基板と前記第１の半導体素子との間隙を封止する第１の封止樹脂とからなる第１の半導体装置と、
表面に第２の電極と裏面に前記第２の電極と電気的に接続された第２の外部端子とを有する第２のキャリア基板と、前記第２のキャリア基板の表面に配置され前記第２の電極と電気的に接続した第２の半導体素子と、前記第２のキャリア基板と前記第２の半導体素子とを封止する第２の封止樹脂とからなる第２の半導体装置とを備え、
前記第１の半導体装置の前記第１の半導体素子の裏面上に放熱部材を介して前記第２の半導体装置が積層され、
前記第１の半導体装置と前記第２の半導体装置とが電気的に接続されていることを特徴とする積層型半導体装置。
【請求項３】
前記第２の半導体装置は、前記第２の半導体素子が主面を下向きに前記第２のキャリア基板にフリップチップ接続し、前記第２の半導体素子の裏面を露出するように前記第２の封止樹脂が前記第２の半導体素子と前記第２のキャリア基板との間隙を樹脂封止していることを特徴とする請求項１または２に記載の積層型半導体装置。
【請求項４】
前記第２の半導体装置は、前記第２の半導体素子と前記第２のキャリア基板とが金属細線により電気的に接続されていることを特徴とする請求項１または２に記載の積層型半導体装置。
【請求項５】
前記第１の半導体装置および前記第２の半導体装置は、前記第１の半導体素子の裏面と前記第２の半導体素子の裏面とが向かい合うように積層されていることを特徴とする請求項３に記載の積層型半導体装置。
【請求項６】
前記第１の半導体装置と前記第２の半導体装置とを第３の封止樹脂で封止したことを特徴とする請求項１または２に記載の積層型半導体装置。
【請求項７】
前記第１の半導体装置と前記第２の半導体装置とを封止する第３の封止樹脂を備え、
前記放熱部材は前記第３の封止樹脂から露出していることを特徴とする請求項１に記載の積層型半導体装置。
【請求項８】
前記第２のキャリア基板の前記第２の外部端子と前記第１のキャリア基板の前記第１の電極とを接続する金属細線を備え、
前記第１の半導体装置、前記第２の半導体装置および前記第２の外部端子と前記第１の電極とを接続する前記金属細線は、第３の封止樹脂によって封止されていることを特徴とする請求項３または４に記載の積層型半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、フリップチップ実装工法で実装した半導体装置どうしまたは、フリップチップ実装工法の半導体装置と、もう一つ別の半導体装置（外周部に電気的接続が取れる電極端子部を有している半導体装置）とが放熱性接着剤を介して、接着させた積層型の半導体装置に関するもので、特に、積層化した半導体装置の放熱性の向上化を図り、半導体装置の大容量化・高機能化・高信頼性化を実現することができることを目的とした積層型半導体装置に関するものである。また、従来のフリップチップ実装構造の半導体装置を個々に実装することよりも、更に、高密度実装化を実現することができることを特徴とした積層型半導体装置とその製造方法に関するものである。
【０００２】
【従来の技術】
一般的に積層型半導体装置は、複数の半導体装置を積層化するため、技術的に放熱特性が重要課題となっている。従来の積層型半導体装置は、リードフレーム上下に、２種類の半導体素子を搭載し、ワイヤーボンディングにより電気的に接続し、半導体素子全体をモールド封止しているなどの構造であり、筐体を通じて、電子機器のシステム本体への熱放散させる機構が十分でない構造であった。
【０００３】
以下、図面を参照して従来の積層型半導体装置の構造例について説明する。図５および図６は、従来の積層型半導体装置を示す断面図である。
【０００４】
まず図５に示すような積層型半導体装置は、第１の半導体素子１の電極（図示せず）に金などのバンプ２を形成し、このバンプ２に銅材よりなるリード３をインナーボンディングし、続いて、そのリード３をリードフレーム４にアウターボンディングを施して接続する。さらに、リードフレーム４を裏返しにして、第２の半導体素子５に、再び前記の処理を施すことにより、第２の半導体素子５のバンプ２とリードフレーム４との間を銅材のリ−ド３で接続する。その後、封止樹脂６により樹脂モールドを施こし、リードフレーム４を必要な形状に成形加工し、樹脂封止型の積層型半導体装置を構成している。
【０００５】
次に、従来の積層型半導体装置として別の例を図６に示している。図６は従来の積層型半導体装置を示す断面図である。
【０００６】
図６に示すように、従来のフリップチップ実装型の積層型半導体装置は、その主面の電極パッド７にバンプ２が形成された第１の半導体素子１が、その主面を下にして（フリップチップ）、支持体であるセラミックを絶縁基体とした多層回路基板よりなる半導体キャリア基板８上の複数の電極９とが半田あるいは導電性接着剤等により接合されている。そして、接合された第１の半導体素子１と半導体キャリア基板８との隙間には、エポキシ系の封止樹脂６が充填封止されている。なお、半導体キャリア基板８は、その裏面に外部端子１０を有し、電極９と外部端子１０とは半導体キャリア基板８内に形成されたビア(図示せず）により、内部接続されている。そしてもう一つ別の第２の半導体素子５が、半田または導電性接着剤１１等を介して、第１の半導体素子１の裏面と接合されており、この第２の半導体素子５の表面の電極パッド７から、半導体キャリア基板８の表面外周部にあるボンディングパッド１２に金属細線１３でボンディングされている。そして第１の半導体素子１、第２の半導体素子５および金属細線１３を含む半導体キャリア基板８の上面側を封止樹脂６で樹脂モールドして積層型半導体装置を構成している。
【０００７】
【発明が解決しようとする課題】
しかしながら前記従来の積層型半導体装置の構造では、発熱体である半導体素子からの発熱を、電子機器システム内の筐体を通じて効率良く、且つ十分に放散させるための高放熱システム機能が組み込まれておらず、消費電力が高い仕様の半導体素子を積層化した半導体装置に組み込んだ場合、急激な半導体素子の温度上昇により半導体素子が破壊し、その積層型半導体装置が動作しなくなるといった不具合が発生する。そのため、高放熱仕様の積層型半導体装置の実現を図ることが重要であり、且つ大容量化し、高機能化した積層型半導体装置の実現が必要不可欠であった。
【０００８】
本発明は、前記従来の課題を解決するもので、複数の半導体素子より発生する熱の放熱特性を向上させ、積層型半導体装置の信頼性の向上化を図ることはもちろん、従来の２つの半導体素子を個々に実装する場合に比べ信号遅延が小さく、且つ実装面積を縮小化することもできる半導体装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
前記課題を解決するために本発明の積層型半導体装置は、以下のような構成を有している。すなわち、概念的には、少なくとも第１の半導体装置と第２の半導体装置とよりなり、互いの半導体装置どうしを放熱性接着剤を介して積層化して接合した積層型半導体装置であって、前記第１の半導体装置上に第２の半導体装置が積層され、前記第１の半導体装置と第２の半導体装置とが電気的に接続され、前記第２の半導体装置上に放熱用の金属製プレート板が設けられ、前記金属製プレート板が露出するように、前記第１の半導体装置と前記第２の半導体装置との外囲を封止樹脂で封止した積層型半導体装置である。
【００１０】
また、本発明の積層型半導体装置は、底面に外部端子を有し、上面に前記外部端子と基板内接続した電極を有した絶縁性回路基板よりなる第１の半導体キャリア基板と、前記電極に対応してその主面の電極パッドがバンプを介して接合された第１の半導体素子とよりなる第１の半導体装置と、底面に外部端子を有し、上面に前記外部端子と基板内接続した電極を有した絶縁性回路基板よりなる第２の半導体キャリア基板と、前記電極に対応してその主面の電極パッドがバンプを介して接合された第２の半導体素子とよりなる第２の半導体装置とが放熱性接着剤を介して積層化して接合した積層型半導体装置であって、前記第１の半導体素子の裏面と第２の半導体素子の裏面とが接合され、前記第２の半導体キャリア基板の底面の外部端子と前記第１の半導体キャリア基板の上面の電極とが金属細線で電気的に接続され、前記第２の半導体キャリア基板の底面上に放熱用の金属製プレート板が設けられ、前記金属製プレート板が露出するように、前記第１の半導体キャリア基板の上面領域の前記第２の半導体装置を含む領域を封止樹脂で封止した積層型半導体装置である。
【００１１】
また、底面に外部端子を有し、上面に前記外部端子と基板内接続した電極を有した絶縁性回路基板よりなる第１の半導体キャリア基板と、前記電極に対応してその主面の電極パッドがバンプを介して接合された第１の半導体素子とよりなる第１の半導体装置と、底面に外部端子を有し、上面に前記外部端子と基板内接続した電極を有した絶縁性回路基板よりなる第２の半導体キャリア基板と、前記電極に対応してその主面の電極パッドがバンプを介して接合された第２の半導体素子とよりなる第２の半導体装置とが放熱性接着剤を介して積層化して接合した積層型半導体装置であって、前記第１の半導体素子の裏面と第２の半導体キャリア基板の底面とが金属製プレート板を介して前記放熱性接着剤により接合され、前記第２の半導体キャリア基板の上面の電極と前記第１の半導体キャリア基板の上面の電極とが金属細線で電気的に接続され、前記第１の半導体キャリア基板の上面領域の前記第２の半導体装置を含む領域を封止樹脂で封止した積層型半導体装置である。
【００１２】
さらに具体的には、第１の半導体素子と第１の半導体キャリア基板との間隙、および第２の半導体素子と第２の半導体キャリア基板との間隙には、それぞれ樹脂が充填封止されている積層型半導体装置である。
【００１３】
本発明の積層型半導体装置の製造方法においては、第１の半導体素子の主面の電極パッドにバンプを形成し、そのバンプの先端部に導電性接着剤を形成し、第２の半導体素子の電極パッドにバンプを形成し、その先端部に導電性接着剤を形成する工程と、前記第１の半導体チップをその主面側を下にして第１の半導体キャリア基板の上面の電極に対応させ、バンプ上の導電性接着剤を介して接合し、第２の半導体チップをその主面側を下にして第２の半導体キャリア基板の上面の電極に対応させ、バンプ上の導電性接着剤を介して接合する工程と、前記第１の半導体素子と第１の半導体キャリア基板との間隙に封止樹脂を注入して充填封止し、前記第２の半導体素子と第２の半導体キャリア基板との間隙に封止樹脂を注入して充填封止する工程と、前記第２の半導体素子側の第２の半導体キャリアの裏面の略中央部に対して、放熱性接着剤を用いて、放熱用の金属製プレート板を接合する工程と、前記第１の半導体キャリアに接合された第１の半導体素子の裏面と、第２の半導体キャリア基板が接合された第２の半導体素子の裏面とを放熱性接着剤により接合して積層構造を構成する工程と、前記第２の半導体素子が接合された第２の半導体キャリアの電極端子と前記第１の半導体キャリアの上面のボンディングパッド部とを金属細線により電気的に接続する工程と、前記金属製プレート板が被らないように、前記第１の半導体キャリア基板の上面領域をポッティング封止樹脂で封止し、前記第１の半導体素子、第２の半導体素子および金属細線による接続領域を封止する工程とよりなる積層型半導体装置の製造方法である。
【００１４】
前記構成の通り、放熱用の金属製プレート板、放熱性接着剤を用いているので、発熱体である２種の半導体素子からの熱エネルギ−を、電子機器内の筐体を通じて効率良く熱放散することにより、積層化した半導体装置の高放熱化が図れるものである。これにより、急激な半導体装置の温度上昇による半導体装置の破壊を防止し、半導体装置の大容量化・高速化及び更なる高密度実装化等が実現できるものである。
【００１５】
【発明の実施の形態】
本発明の積層型半導体装置は、放熱性接着剤により２つの半導体装置を接合し、上側の半導体装置に放熱用の部材、例えば金属製プレート板を設けたものであり、少なくとも第１の半導体装置と第２の半導体装置とよりなり、互いの半導体装置どうしを放熱性接着剤を介して積層化して接合した積層型半導体装置であって、第１の半導体装置上に第２の半導体装置が積層され、その第１の半導体装置と第２の半導体装置とが電気的に接続され、また第２の半導体装置上に放熱用の金属製プレート板が設けられ、その金属製プレート板が露出するように、第１の半導体装置と第２の半導体装置との外囲を封止樹脂で封止した構成を有するものである。
【００１６】
以下、本発明の積層型半導体装置およびその製造方法の一実施形態について図面を参照しながら説明する。
【００１７】
まず第１の実施形態にかかる積層型半導体装置について説明する。図１は本実施形態の積層型半導体装置を示す断面図である。なお図１において、図１（ａ）は断面図であって、図１（ｂ）は図１（ａ）の破線円の部分を拡大した図である。
【００１８】
図１に示すように本実施形態の積層型半導体装置は、その主面の電極パッド７にバンプ２の形成された第１の半導体素子１がその主面側を下にして、支持体であるセラミックを絶縁基体とした多層回路基板より成る半導体キャリア基板８ａに接合されている。ここで第１の半導体素子１上に形成されたバンプ２と半導体キャリア基板８ａ上の複数の電極９ａとが半田あるいは導電性接着剤１４等により接合されている。そして接合された第１の半導体素子１と半導体キャリア基板８ａとの隙間には、エポキシ系の封止樹脂６が充填封止されている。なお、半導体キャリア基板８ａはその裏面に外部端子１０を有し、電極９ａと外部端子１０とは、半導体キャリア基板８ａ内に形成されたビア（図示せず）により内部接続されているものである。そして第１の半導体素子１の裏面側に放熱性接着剤１５を介して第２の半導体素子５がその裏面側で接合されており、この第２の半導体素子５もまた第１の半導体素子の実装構造と同様に、その主面の電極パッド７にバンプ２の形成された第２の半導体素子５がその主面側を下にして、支持体であるセラミックを絶縁基体とした多層回路基板より成る半導体キャリア基板８ｂに接合されている。そして同様に、第２の半導体素子５上に形成されたバンプ２と半導体キャリア基板８ｂ上の複数の電極９ｂとが半田あるいは導電性接着剤等１４により接合されている。そして接合された第２の半導体素子５と半導体キャリア基板８ｂとの隙間には、エポキシ系の封止樹脂６が充填封止されている。なお、半導体キャリア基板８ｂはその裏面に外部端子１０を有し、電極９ｂと外部端子１０とは、半導体キャリア基板８ｂ内に形成されたビア（図示せず）により内部接続されているものである。
【００１９】
また、積層化した２種の半導体素子のうち、第２の半導体素子５からの電気的信号を電気的にユーザ基板へ導くため、第２の半導体素子５の半導体キャリア基板８ｂ裏面の外周部にある電極端子１６から、積層化した下側にある第１の半導体素子１の半導体キャリア基板８ａの表層面外周部に設けたボンディングパッド部１７へ金線等の金属細線１３でボンディングしているものである。そして第２の半導体素子５側の半導体キャリア基板８ｂの裏面の略中央部には、放熱用の金属メッキ層または金属製プレート板１８が設けられているものである。
【００２０】
そして金属製プレート板1８が被さらないように、半導体キャリア基板８ａの上面領域をポッティング封止樹脂１９で封止しているものである。
【００２１】
なお、半導体キャリア８ｂの略中央部に設けた放熱用の金属製プレート板１８の上面には、マークインク２０で積層化した半導体装置の製品品番や密番等をマーキング捺印しているものである。また、半導体キャリア基板８ａはポッティング封止樹脂１９がはみ出さないように、基板の周囲には上方に突出した枠部が形成されているものである。
【００２２】
以上のように、フリップチップ実装構造の２つの半導体装置をその互いの半導体素子１，５の裏面どうしを合わせて、放熱性接着剤１５を介して積層化し、接合されているものである。この構造により、実装面積を低減し、かつ放熱特性を向上させた積層型半導体装置が得られるものである。
【００２３】
次に本実施形態の積層型半導体装置の製造方法について、同図をもとに説明する。
【００２４】
まず、個々に、第１の半導体素子１の主面の電極パッド７にバンプ２を形成し、そのバンプ２の先端部に導電性接着剤１４を転写法により形成する。同様に第２の半導体素子５の電極パッド７にもバンプ２を形成し、その先端部に導電性接着剤１４を転写法により形成する。
【００２５】
次に、個々に第１の半導体チップ１をその主面側を下にして半導体キャリア基板８ａの電極９ａに対応させ、バンプ２上の導電性接着剤１４を介して接合する。同様に第２の半導体チップ５をその主面側を下にして半導体キャリア基板８ｂの電極９ｂに対応させ、バンプ２上の導電性接着剤１４を介して接合する。なお、半導体素子と半導体キャリアとの接合においては、導電性接着剤１４の硬化のために所定条件で加熱処理を行う。
【００２６】
次に、個々に第１の半導体素子１と半導体キャリア基板８ａとの間隙に封止樹脂６を注入して充填封止する。同様に第２の半導体素子５と半導体キャリア基板８ｂとの間隙に封止樹脂６を注入して充填封止する。通常、封止樹脂６に用いる樹脂は熱硬化型であるため、樹脂注入して加熱し、樹脂を熱硬化させて封止する。
【００２７】
次に、第２の半導体素子５側の半導体キャリア８ｂの裏面の略中央部に対して、放熱性接着剤を用いて、放熱用の金属製プレート板１８を接合する。または金属製プレート板１８の代わりに、金属メッキ層を形成してもよい。なお、ここで、放熱用の金属製プレート板１８を半導体キャリア基板８ｂ裏面の中央部付近に接合するのは、放熱特性を向上させるために熱伝導を均一にするためである。
【００２８】
次に、半導体キャリア８ａに接合された第１の半導体素子１の裏面と、半導体キャリア基板８ｂが接合された第２の半導体素子５の裏面とを放熱性接着剤１５により接合して積層構造を構成する。なお、この工程の後に前記工程で形成した放熱用の金属製プレート板１８を半導体キャリア８ｂの裏面に接合してもよい。
【００２９】
そして、第２の半導体素子５が接合された半導体キャリア８ｂの電極端子１６と半導体キャリア８ａのボンディングパッド部１７とを金属細線１３により電気的に接続する。
【００３０】
最後に金属製プレート板1８が被さらないように、半導体キャリア基板８ａの上面領域をポッティング封止樹脂１９で封止し、第１の半導体素子１、第２の半導体素子５および金属細線１３による接続領域を封止し、積層型半導体装置を得る。
【００３１】
また通常の製品製造工程では、積層型半導体装置の半導体キャリア８ｂの略中央部に設けた放熱用の金属製プレート板１８の上面に、マークインク２０で積層化した半導体装置の製品品番や密番等をマーキング捺印する。
【００３２】
次に本実施形態の積層型半導体装置を応用した実施形態について説明する。図２は本実施形態の積層型半導体装置を示す断面図である。
【００３３】
図２に示す積層型半導体装置は、図１に示した積層型半導体装置を基板に対して２つ並列に配置し、ＭＣＭ（Ｍｕｌｔｉ  Ｃｈｉｐ  Ｍｏｄｕｌｅ）化した構成である。図２に示した構造は、図１に示した積層型半導体装置として、第１の積層型半導体装置２１と第２の積層型半導体装置２２とを１つの基板２３上に形成し、それら２つの積層型半導体装置を一体でポッティング封止樹脂１９で封止したものである。そして各積層型半導体装置から発生する熱を電子機器内の筐体２４を通じて放熱することが可能となり、更なる高密度実装化が図れるものである。これにより、例えば４種の半導体素子を積層化し、１つの基板に実装でき、高密度実装化を実現できる。なお、他の構成は図１に示した構成と同じである。
【００３４】
次に本実施形態の積層型半導体装置を応用した別の実施形態について説明する。図３は本実施形態の積層型半導体装置を示す断面図である。
【００３５】
図３に示す積層型半導体装置は、図１に示した積層型半導体装置における上側の半導体装置として、図１のようにフリップチップ実装した半導体装置ではなく、パッケージ底面に外部電極２５が配列したモールド封止型の半導体装置２６を第１の半導体素子１の裏面に対して、放熱性接着剤１５により接合した構成である。なお、他の構成は図１に示した構成と同じである。図３の構成のように、フリップチップ実装した半導体装置どうしでなくとも積層型を構成し、半導体装置２６の裏面中央部に放熱用の金属製プレート板１８を設けることにより、電子機器の筐体へ放熱させることができるものであり、高密度実装を実現するとともに、放熱性を向上させることができる。
【００３６】
次に本実施形態の積層型半導体装置を応用した別の実施形態について説明する。図４は本実施形態の積層型半導体装置を示す断面図である。
【００３７】
図４に示す積層型半導体装置は、図１に示した積層型半導体装置における上側の半導体装置として、図１のように半導体素子の裏面どうしを放熱性接着剤により接合した半導体装置ではなく、上側の半導体装置において、半導体キャリア基板８ｂの裏面と第１の半導体素子１の裏面とを放熱性接着剤１５により接合したものであり、図１に示した構造において、上側の半導体装置が１８０度反転して接合した構造である。そして第１の半導体素子１の裏面の略中央部には、薄型の金属製プレート板２７を接合し、半導体キャリア基板８ｂの底面のその金属製プレート板２７と対応する部分には凹部２８が形成されて、金属製プレート板２７が入る構成であり、第１の半導体素子１の裏面、金属製プレート板２７と半導体キャリア基板８ｂの凹部２８とは放熱性接着剤１５により接合されている。なお、他の構成は図１に示した構成と同じである。この構成においても、高密度実装を実現するとともに、放熱性を向上させることができる。
【００３８】
なお、各実施形態において、同一の半導体キャリア８ａ上に種々の半導体装置を複数個積層させることもできるものである。
【００３９】
以上、本実施形態のような構成により、発熱体である２種の半導体素子からの熱エネルギ−を、電子機器内の筐体を通じて効率良く熱放散することにより、積層化した半導体装置の高放熱化が図れるものである。これにより、急激な半導体装置の温度上昇による半導体装置の破壊を防止し、半導体装置の大容量化・高速化及び更なる高密度実装化等が実現できるものである。
【００４０】
【発明の効果】
以上説明したように、本発明の積層型半導体装置は、フリップチップ実装工法で実装した半導体装置どうし、あるいはフリップチップ実装構造でなくても半導体装置裏面の外周部に電気的接続が取れる端子を設けている半導体装置（但し積層化する際、必ず上側に搭載される）と、フリップチップ実装構造の半導体装置（下側に搭載）とを積層化し、互いの半導体素子の裏面どうしを合わせて放熱性接着剤等を介して積層・接着するものである。
【００４１】
また、積層化した半導体装置における上側の半導体装置の半導体キャリア基板あるいは半導体装置の裏面中央部に設けた金属メッキ層または薄型の金属製プレート板が完全に露出されていることにより、発熱した半導体素子からの熱を電子機器システム内の筐体を通じて効率良く熱放散させることができるものである。
【００４２】
これにより、高密度実装化を実現する上で困難であった積層型半導体装置の大容量化・高機能化・高信頼性化等を実現することができるものである。また、個々の半導体装置をユーザ基板に実装するよりも、更に実装面積の縮小化が図れるだけでなく、電気信号の高速化も図ることができるものである。
【図面の簡単な説明】
【図１】本発明の一実施形態における積層型半導体装置を示す断面図
【図２】本発明の一実施形態における積層型半導体装置を示す断面図
【図３】本発明の一実施形態における積層型半導体装置を示す断面図
【図４】本発明の一実施形態における積層型半導体装置を示す断面図
【図５】従来の積層型半導体装置を示す断面図
【図６】従来の積層型半導体装置を示す断面図
【符号の説明】
１  第１の半導体素子
２  バンプ
３  リード
４  リードフレーム
５  第２の半導体素子
６  封止樹脂
７  電極パッド
８  半導体キャリア基板
９  電極
１０  外部端子
１１  導電性接着剤
１２  ボンディングパッド
１３  金属細線
１４  導電性接着剤
１５  放熱性接着剤
１６  電極端子
１７  ボンディングパッド部
１８  金属製プレート板
１９  封止樹脂
２０  マークインク
２１  第１の半導体装置
２２  第２の半導体装置
２３  半導体キャリア基板
２４  筺体
２５  外部電極
２６  半導体装置
２７  金属製プレート板
２８  凹部
【図１】
0004075204.tif 000002
【図２】
0004075204.tif 000003
【図３】
0004075204.tif 000004
【図４】
0004075204.tif 000005
【図５】
0004075204.tif 000006
【図６】
0004075204.tif 000007