(57)【特許請求の範囲】
【請求項１】
ハードウェアが生成したパルスを使用してＣＰＵのためのインタラプトを生成する電子ユニットと，受信したインタラプトを使用して，当該インタラプトを受信した際のシステム時間と前回インタラプトを受信した際のシステム時間との差から検出時間を計算するＣＰＵとを有し，
前記電子ユニットは，受信パルスを使用して相互に連続する２つのインタラプト間の時間であるセグメント時間を計算し，前記セグメント時間を該当するインタラプトと共に前記ＣＰＵに伝達し，前記ＣＰＵは得られたセグメント時間を計算された検出時間と比較し，比較の結果に基づいてエラーを認識する，
ことを特徴とするインタラプトの監視を有する制御装置。
【請求項２】
前記セグメント時間に対する検出時間の比が予め設定される所定の偏差を上回った場合に，エラー報告が出力される，
ことを特徴とする請求項１に記載のインタラプトの監視を有する制御装置。
【請求項３】
前記エラー報告により，前記制御装置によるインタラプトの監視がリセットされる，ことを特徴とする請求項２に記載の制御装置。
【請求項４】
ＣＰＵと電子ユニットとを有する制御装置におけるインタラプトの監視方法であって，
前記電子ユニットは，ハードウェアが生成したパルスを使用して前記ＣＰＵのためのインタラプトを生成し，かつ相互に連続する２つのインタラプト間の時間であるセグメント時間を計算し，前記セグメント時間を該当するインタラプトと共にＣＰＵに伝達し，
前記ＣＰＵは，受信したインタラプトを使用して，当該インタラプトを受信した際のシステム時間と前回インタラプトを受信した際のシステム時間との差から検出時間を計算し，前記セグメント時間と検出時間とを比較し，比較の結果に基づいてエラーを認識する，
ことを特徴とするインタラプトの監視方法。
【請求項５】
前記セグメント時間に対する検出時間の比が，予め設定される所定の偏差を上回った場合に，エラー報告が出力される，
ことを特徴とする請求項４に記載のインタラプトの監視方法。
【請求項６】
前記エラー報告は，前記制御装置によるインタラプトの監視をリセットする，ことを特徴とする請求項５に記載のインタラプトの監視方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は，インタラプトの一貫性監視を有する制御装置及びインタラプトの一貫性監視方法に関する。
【０００２】
【従来の技術】
制御装置の機能シーケンスがコンピュータプログラムのみによって決定されることは，実行される演算の順序及び優先順位がプログラムのみによって決定されることを意味する。周辺機器からの全ての入力は，照会によってしか検出されない。したがって，駆動安全性のために，全センサ及び操作部材を常時次々と照会しなければならない。
【０００３】
従って，複雑なユニットにおいては，より高位の緊急性を有するタスクが発生する間に，実際に重要ではない入力を検査するために多大な時間が消費される。このため，ソフトウェア制御される制御装置は，時間的に重要なシステムを開ループ制御または閉ループ制御するには好適ではない。
【０００４】
かかる制御装置が外部状況に迅速かつ正しい優先順位で応答するためには，ソフトウェア制御される制御装置の照会技術を，ハードウェア制御される中断（インタラプト）により置換されなければならない。インタラプト技術の使用により，外部状況に迅速かつ正しい緊急性で反応することができる。
【０００５】
インタラプト技術は，例えばエンジンの回転数を求める場合にも使用される。このとき，電子ユニット（例えばゲートアレイ）がクランク軸あるいはカム軸に設置されたインクリメンタルな角度時間システム（ｉｎｋｒｅｍｅｎｔｅｌｌｅＷｉｎｋｅｌｚｅｉｔｓｙｓｔｅｍ／ＩＷＺ）またはセグメントホィールから供給されるパルスを評価し，ＣＰＵのための回転数インタラプトを生成する。
【０００６】
【発明が解決しようとする課題】
しかしながら，従来のインタラプト技術では，ゲートアレイにより生成された回転数インタラプトの確実な検査が実行されないという問題がある。即ち，ゲートアレイからは，補助回転数のベースとして使用可能な断続時間しか提供されない。
【０００７】
相互に連続する２つのインタラプト間の時間であるセグメント時間は，ＣＰＵによってゲートアレイが生成したセグメント−インタラプト間の時間として測定される。
【０００８】
したがって，本発明の目的は，生成したインタラプトの一貫性を検査することが可能な新規かつ改良されたインタラプトの一貫性監視を有する制御装置等を提供することにある。
【０００９】
【課題を解決するための手段】
上記課題を解決するため，本発明の第１の観点においては，ハードウェアが生成したパルスを使用してＣＰＵのためのインタラプトを生成する電子ユニットと，受信したインタラプトを使用して，当該インタラプトを受信した際のシステム時間と前回インタラプトを受信した際のシステム時間との差から検出時間を計算するＣＰＵとを有し，前記電子ユニットは，受信パルスを使用して相互に連続する２つのインタラプト間の時間であるセグメント時間を計算し，前記セグメント時間を該当するインタラプトと共に前記ＣＰＵに伝達し，前記ＣＰＵは得られたセグメント時間を計算された検出時間と比較し，比較の結果に基づいてエラーを認識する，ことを特徴とするインタラプトの監視を有する制御装置が提供される。
【００１０】
上記記載の発明では，ＣＰＵと電子ユニットとを有する制御装置において生成したインタラプトの一貫性を検査することができる。
【００１１】
また，セグメント時間と検出時間との比が予め設定される所定の偏差を上回った場合に，エラー報告が出力される，如く構成することができる。
【００１２】
また，前記エラー報告により，前記制御装置によるインタラプトの監視がリセットされる，如く構成することができる。
【００１４】
上記課題を解決するため，本発明の第２の観点においては，ＣＰＵと電子ユニットとを有する制御装置におけるインタラプトの監視方法であって，前記電子ユニットは，ハードウェアが生成したパルスを使用して前記ＣＰＵのためのインタラプトを生成し，かつ相互に連続する２つのインタラプト間の時間であるセグメント時間を計算し，前記セグメント時間を該当するインタラプトと共にＣＰＵに伝達し，前記ＣＰＵは，受信したインタラプトを使用して，当該インタラプトを受信した際のシステム時間と前回インタラプトを受信した際のシステム時間との差から検出時間を計算し，前記セグメント時間と検出時間とを比較し，比較の結果に基づいてエラーを認識する，ことを特徴とするインタラプトの監視方法が提供される。
【００１５】
上記記載の発明では，ＣＰＵと電子ユニットとを有する制御装置において生成したインタラプトの一貫性を検査することができる。
【００１６】
また、前記セグメント時間に対する検出時間の比が，予め設定される所定の偏差を上回った場合に，エラー報告が出力される，如く構成することができる。
【００１７】
また，前記エラー報告は，前記制御装置によるインタラプトの監視をリセットする，如く構成することができる。
【００１９】
【発明の実施の形態】
以下，本発明の好適な実施の形態について，添付図面を参照しながら詳細に説明する。尚，以下の説明及び添付図面において，同一の機能及び構成を有する構成要素については，同一符号を付することにより，重複説明を省略する。
【００２０】
（第１の実施の形態）
まず，図１を参照しながら，第１の実施の形態にかかるインタラプトの一貫性監視を有する制御装置について説明する。なお，図１は，本実施形態にかかるインタラプトの一貫性監視を有する制御装置を示すブロック図である。
【００２１】
まず，図１に示すように，インタラプトを評価する制御装置１は，ＣＰＵ５と電子ユニット（例えばコプロセッサ）６としてのＴＰＵ（Ｔｉｍｅ  Ｐｒｏｃｅｓｓｏｒ  Ｕｎｉｔ）を有しており，第２のデータバス７を介して互いに接続されている。ここで，電子ユニット（コプロセッサ）６は，周辺ハードウェアが生成したパルスを評価する装置であり，かかるパルスに基づいてＣＰＵのためのインタラプトが生成される。ＣＰＵ５は，受信したインタラプトを使用して検出時間を計算する。
【００２２】
一方，エンジン２のクランク軸には，インクリメンタルな角度時間システム（ｉｎｋｒｅｍｅｎｔｅｌｌｅ  Ｗｉｎｋｅｌｚｅｉｔｓｙｓｔｅｍ／ＩＷＺ）３が設置されており，エンジン２の回転数が記録される。かかるＩＷＺ３は，第１のデータバス４を介してコプロセッサ６に接続されており，ＩＷＺ３が検出したパルスは，第１のデータバス４を介してコプロセッサ６に伝達される。さらに，コプロセッサ６は，インタラプトを生成し，セグメント時間を計算して，上記情報を第２のデータバス７を介してＣＰＵ５に伝達する。
【００２３】
受信されたインタラプトの一貫性監視は，電子ユニット５が受信したパルスを使用してセグメント時間を計算し，該当するインタラプトと共にＣＰＵ５へ伝達することにより実行される。ＣＰＵ５は，得られたセグメント時間を計算された検出時間と比較する。
【００２４】
監視は，ＣＰＵ５の回転数同期の計算ラスタによって実行され，かかる計算ラスタは電子ユニット６によって生成されたインタラプトにより作動される。この計算ラスタの最初に，セグメント時間がＣＰＵ固有タイマーから読み取られる。最後のインタラプトの際に記憶されたシステム時間との差形成を介して，かかるインタラプトと最後のインタラプトとの間の検出時間が算出される。読み取られたシステム時間は，次のサイクルのために記憶される。電子ユニット６から供給されるセグメント時間は，計算された検出時間と対比Ｖされる。
【００２５】
エラーのない理想の場合においては，２つの時間は一致しなければならないが（Ｖ＝１），偏差が大きい場合には，一貫性エラーを認識することができる。例えば，以下の次のエラーを認識することができる。
【００２６】
−インタラプトがない（セグメント時間が正しく供給された場合）：
原因は，例えば電子ユニットがインタラプトを生成しない，インタラプトがＣＰＵに伝達されない，あるいはＣＰＵ−駆動システムがインタラプトを阻止している，ことが挙げられる；
−電子ユニットのタイムベース（及びセグメント時間）が誤っている；
−セグメント時間計算またはインタラプト生成の際にエラーをもたらす，電子ユニットにおけるプログラミングエラー；
−パラメータ−ＲＡＭ内のＲＡＭ−スクラッチ
【００２７】
制御装置において，セグメント時間からの検出時間の予め設定可能な所定の偏差を上回った場合に，エラー報告が出力されるのが効果的である。インタラプト反応時間に基づいて，エラーのない理想の場合においても，検出時間はセグメント時間と異なる。従って，比Ｖは，予め設定可能な適用される許容誤差帯域（例えば０．８から１．２）と比較される。
【００２８】
比Ｖが許容誤差帯域外にある場合には，エラーが存在すると判断され，エラー報告が出力される。エラー報告は，制御装置をリセットしたり，あるいはカウンタのカウンタ値を増大させることができる。
【００２９】
次に，図２に基づいて，本実施形態にかかる制御方法について説明する。なお，図２は，本実施形態にかかる制御装置におけるインタラプトの一貫性監視方法の工程を示すフローチャートである。
【００３０】
まず，図２に示すように，ステップＳ１００でエンジン２の回転数の監視が開始される（ステップＳ１００）。次いで，ステップＳ１０２で，ＩＷＺ３がパルスを生成し，コプロセッサ６に伝達する（ステップＳ１０２）。ステップＳ１０４で，コプロセッサは，パルスからインタラプトを生成し，ＣＰＵ５に伝達する（ステップＳ１０４）。
【００３１】
ステップ１０６で，ＣＰＵ５内で回転数同期の計算ラスタが作動される（ステップＳ１０６）。また，システム時間は，ＣＰＵ固有のタイマーから読み取られる。この時点のシステム時間が，記憶される。その後，ステップＳ１１４に移行する。
【００３２】
また，ステップ１０８では，ＩＷＺ３が新たにパルスを生成し，コプロセッサ６に伝達される（ステップＳ１０８）。次いで，ステップ１１０で，コプロセッサ６は，インタラプトを生成し，セグメント時間を求める（ステップＳ１１０）。インタラプト及び対応するセグメント時間は，ＣＰＵ５に伝達される。ステップ１１２では，ＣＰＵ５は，これらのデータを受信して，新たに実際のシステム時間を読み込む（ステップＳ１１２）。その後，ステップＳ１１４に移行する。
【００３３】
ステップ１１４では，最後のインタラプトの際に記憶されているシステム時間との差の形成を介して，検出時間が算出される（ステップＳ１１４）。読み取られたシステム時間は，次のサイクルのために記憶される。検出時間とセグメント時間との比較により，インタラプトが一貫して検出されたか否かが認識される。
【００３４】
セグメント時間に対する検出時間の比が，予め設定される許容帯域内にない場合には，ステップ１１６においてエラー報告が出力され（ステップＳ１１６），制御装置がリセットされる。一方，セグメント時間に対する検出時間の比が，予め設定される許容帯域内にある場合には，エンジン２の回転数の監視が続行される。
【００３５】
【発明の効果】
ＣＰＵと電子ユニットとを有する制御装置において生成したインタラプトの一貫性を検査することができる。
【図面の簡単な説明】
【図１】本実施形態にかかる制御装置の構成を概略的に示すブロック図である。
【図２】本実施形態にかかる制御方法の工程を示すフローチャートである。
【符号の説明】
１  制御装置
２  エンジン
３  ＩＷＺ
４  第１のデータバス
５  ＣＰＵ
６  電子ユニット
７  第２のデータバス
【図１】
0004065131.tif 000002
【図２】
0004065131.tif 000003