(57)【特許請求の範囲】
【請求項１】
カレントミラー回路で構成される電流出力回路からの出力電流により有機ＥＬ表示パネルの端子ピンを電流駆動する有機ＥＬ駆動回路において、
前記電流出力回路は前記端子ピンに対応して多数設けられ、
同じチャネル型の第１のＭＯＳトランジスタのドレインと第２のＭＯＳトランジスタのソースとがすでに接続された状態の２個のトランジスタからなる回路を単位回路として多数作成しておき、各前記電流出力回路がそれぞれ前記単位回路をｎ個（ただし、ｎは３以上の整数）有し、
このｎ個のうちの２以上の単位回路を第１および第２のＭＯＳトランジスタのいずれか一方のゲート同士を共通のゲートとして接続して一方の前記単位回路を前記カレントミラー回路の入力側回路とし、他方の前記単位回路を前記カレントミラー回路の出力側回路とし、共通に接続された前記ゲートと前記入力側回路の電流駆動側の端子とを残りの少なくとも１個の前記単位回路の第１および第２のいずれか一方のＭＯＳトランジスタで接続して前記ｎ個の単位回路が配線されることにより各前記電流出力回路がＩＣ化されているものであって、
各前記電流出力回路における残りの少なくとも１個の前記単位回路の前記いずれか一方のＭＯＳトランジスタをＯＮさせることにより前記入力側回路における前記共通のゲートをもつＭＯＳトランジスタがダイオード接続されて前記カレントミラー回路が構成され、かつ、共通のゲートとして接続されていない前記出力側回路のＭＯＳトランジスタをＯＮさせて前記端子ピンに対する駆動電流を発生することにより各前記電流出力回路における無駄なリーク電流を防止するものであって、各前記出力側回路の第１および第２のＭＯＳトランジスタが前記単位回路として配線されていることを特徴とする有機ＥＬ駆動回路。
【請求項２】
共通のゲートとして接続されていない前記入力側回路のＭＯＳトランジスタのゲートは、所定のバイアス電圧に接続されてこのトランジスタが所定のインピーダンスに設定され、残りの少なくとも１個の前記単位回路の第１および第２のＭＯＳトランジスタのゲートは、所定の制御ラインに接続され、この制御ラインに受ける制御信号に応じてＯＮ／ＯＦＦされる請求項１記載の有機ＥＬ駆動回路。
【請求項３】
前記単位回路の前記第１および第２のＭＯＳトランジスタは、Ｐチャネルトランジスタであり、前記出力側回路は、パラレルに接続されたｍ個（ただしｍは２以上の整数）の単位回路からなる請求項２記載の有機ＥＬ駆動回路。
【請求項４】
さらに、前記出力側回路に並列に前記単位回路からなるピーク電流生成回路が設けられ、このピーク電流生成回路の前記単位回路の第１のＰチャネルＭＯＳトランジスタのゲートに第２の制御信号を受けてＯＮ／ＯＦＦされてピーク電流が生成される請求項３記載の有機ＥＬ駆動回路。
【請求項５】
共通のゲートとして接続しているラインと電源ラインとの間にコンデンサが設けられ、残りの少なくとも１個の前記単位回路の前記いずれか一方のＭＯＳトランジスタをＯＮさせて前記コンデンサを所定の電圧で充電した後に、共通のゲートとして接続されていない前記出力側回路のＭＯＳトランジスタをＯＮさせて前記端子ピンに対する駆動電流を発生する請求項１記載の有機ＥＬ駆動回路。
【請求項６】
カレントミラー回路で構成される電流出力回路からの出力電流により有機ＥＬ表示パネルの端子ピンを電流駆動する有機ＥＬ駆動回路を有する有機ＥＬ表示装置において、
前記電流出力回路は前記端子ピンに対応して多数設けられ、
同じチャネル型の第１のＭＯＳトランジスタのドレインと第２のＭＯＳトランジスタのソースとがすでに接続された状態の２個のトランジスタからなる回路を単位回路として多数作成しておき、各前記電流出力回路がそれぞれ前記単位回路をｎ個（ただし、ｎは３以上の整数）有し、
このｎ個のうちの２以上の単位回路を第１および第２のＭＯＳトランジスタのいずれか一方のゲート同士を共通のゲートとして接続して一方の前記単位回路を前記カレントミラー回路の入力側回路とし、他方の前記単位回路を前記カレントミラー回路の出力側回路とし、共通に接続された前記ゲートと前記入力側回路の電流駆動側の端子とを残りの少なくとも１個の前記単位回路の第１および第２のいずれか一方のＭＯＳトランジスタで接続して前記ｎ個の単位回路が配線されることにより各前記電流出力回路がＩＣ化されているものであって、
各前記電流出力回路における残りの少なくとも１個の前記単位回路の前記いずれか一方のＭＯＳトランジスタをＯＮさせることにより前記入力側回路における前記共通のゲートをもつＭＯＳトランジスタがダイオード接続されて前記カレントミラー回路が構成され、かつ、共通のゲートとして接続されていない前記出力側回路のＭＯＳトランジスタをＯＮさせて前記端子ピンに対する駆動電流を発生することにより各前記電流出力回路における無駄なリーク電流を防止するものであって、各前記出力側回路の第１および第２のＭＯＳトランジスタが前記単位回路として配線されていることを特徴とする有機ＥＬ表示装置。
【請求項７】
共通のゲートとして接続されていない前記入力側回路のＭＯＳトランジスタのゲートは、所定のバイアス電圧に接続されてこのトランジスタが所定のインピーダンスに設定され、残りの少なくとも１個の前記単位回路の第１および第２のＭＯＳトランジスタのゲートは、所定の制御ラインに接続され、この制御ラインに受ける制御信号に応じてＯＮ／ＯＦＦされる請求項６記載の有機ＥＬ表示装置。
【請求項８】
共通のゲートとして接続しているラインと電源ラインとの間にコンデンサが設けられ、残りの少なくとも１個の前記単位回路の前記いずれか一方のＭＯＳトランジスタをＯＮさせて前記コンデンサを所定の電圧で充電した後に、共通のゲートとして接続されていない前記出力側回路のＭＯＳトランジスタをＯＮさせて前記端子ピンに対する駆動電流を発生する請求項６記載の有機ＥＬ表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、有機ＥＬ駆動回路および有機ＥＬ表示装置に関し、詳しくは、有機ＥＬパネルのピン駆動電流を発生するカラムライン（有機ＥＬ素子の陽極側ドライブライン、以下同じ）の電流駆動回路において、ＩＣ化した場合に電流駆動回路の配線とレイアウトの自由度が増し、その占有面積を低減でき、かつ、低消費電力化が図れるような有機ＥＬ駆動回路および有機ＥＬ表示装置の改良に関する。
【０００２】
【従来の技術】
有機ＥＬ表示装置は、自発光による高輝度表示が可能であることから、小画面での表示に適し、携帯電話機，ＰＨＳ、ＤＶＤプレーヤ、ＰＤＡ（携帯端末装置）等に搭載される次世代表示装置として現在注目されている。この有機ＥＬ表示装置には、液晶表示装置のように電圧駆動を行うと、輝度ばらつきが大きくなり、かつ、Ｒ（赤），Ｇ（緑），Ｂ（青）に感度差があることから制御が難しくなる問題点がある。
そこで、最近では、電流駆動のドライバを用いた有機ＥＬ表示装置が提案されている。例えば、特開平１０−１１２３９１号などでは、電流駆動により輝度ばらつきの問題を解決する技術が記載されている。
【０００３】
携帯電話機，ＰＨＳ用の有機ＥＬ表示装置の有機ＥＬ表示パネルでは、カラムラインの数が３９６個（１３２×３）の端子ピン（以下ピン）、ローラインが１６２個のピンを持つものが提案され、カラムライン、ローラインのピンはこれ以上に増加する傾向にある。
このような有機ＥＬ表示パネルの電流駆動回路の出力段は、アクティブマトリックス型でも単純マトリックス型のものでもピン対応に電流源の駆動回路、例えば、カレントミラー回路による出力回路が設けられている。そのドライブ段は、例えば、特願２００１−８６９６７号（特開２００２−８２６６２号）に示されるようにピン対応に多数の出力側トランジスタを有するパラレル駆動のカレントミラー回路とする。そして、手前の入力段となる基準電流発生回路から基準電流を受けてピン対応に多数のミラー電流を発生して、あるいはこのミラー電流として発生した基準電流をさらにｋ倍電流増幅回路でｋ倍（ｋは２以上の整数）の電流に増幅して前記出力回路を駆動する。さらに、このｋ倍電流増幅回路に換えてピン対応にＤ／Ａ変換回路を設けて、このＤ／Ａ変換回路がカラム側（陽極側）のピン対応に表示データを受けてこの表示データをピン対応にＡ／Ｄ変換して１ライン分の駆動電流を同時に生成する回路も提案されている。
ところで、容量性負荷となとる特性を持つ有機ＥＬ素子は、初期充電して駆動するための駆動電流としてピークを持つ電流を生成する。そのピーク電流生成は、前記のドライブ段の手前において基準電流として生成するものと、この発明の先行技術としてＤ／Ａ変換回路あるいはこれの後で行うものとがある。
【０００４】
Ｄ／Ａ変換回路にピーク電流生成回路を設けた、この発明の先行技術の特願２００２−３３９３７（特開２００３−２８０８６号）「有機ＥＬ駆動回路および有機ＥＬ表示装置」に記載された例を図３に示す。
図３において、２０は、有機ＥＬ駆動回路のカラムドライバであり、１０は、その駆動電流生成回路であって、そのときどきの表示データに対応する駆動電流を生成する。１１は、駆動電流生成回路に設けられたＤ／Ａ変換回路、１２は電流値Ｉpの定電流源、１３はカレントミラー電流出力回路、１４はピーク電流生成回路、１５はコントロール回路、そして１６はレジスタである。
Ｄ／Ａ変換回路１１は、Ｎチャネルの入力側トランジスタＴNaとこの入力側トランジスタＴNaに並列に接続されたカレントミラーのＮチャネルの入力側トランジスタＴNpを有している。そして、Ｎチャネルの出力側トランジスタＴNb〜ＴNn-1がこれら入力側トランジスタＴNaとトランジスタＴNpに対してカレントミラー接続されている。
【０００５】
トランジスタＴNaとトランジスタＴNpは、チャネル幅（ゲート幅）の比が１：９に設定されていて、トランジスタＴNaのソースは、抵抗Ｒaを介してグランドＧＮＤに接続され、トランジスタＴNpのソースは、抵抗Ｒpa，スイッチ回路ＳＷpaを介してグランドＧＮＤに接続されている。
なお、前記のチャネル幅（ゲート幅）の比１：９は、同一形状のＭＯＳ１個に対してペア性のよいＭＯＳ９個をパラレルに接続して構成してもよい。
２個の入力側トランジスタＴNaと入力側トランジスタＴNpは、入力端子１１ａに接続されて、この入力端子１１ａを介して定電流源１２から電流値Ｉpの電流を受ける。
【０００６】
入力側トランジスタＴNaに電流値Ｉpの電流が動作電流として流れたときには、Ｄ／Ａ変換回路１１の出力端子１１ｂにピーク電流Ｉa＝Ｉpaを発生する。また、入力側のトランジスタＴNaとＴNpとにこの電流Ｉpが動作電流として分流して流れたときには、Ｄ／Ａ変換回路１１の出力端子１１ｂに表示データに応じた駆動電流Ｉa（＝Ｉpa／１０）を発生する。
抵抗Ｒb〜Ｒn-1は、出力側トランジスタＴNb〜ＴNn-1のソースとトランジスタＴrb〜Ｔrn-1のドレインとの間に挿入された抵抗である。これによりＤ／Ａ変換回路１１の電流ペアリング精度を向上させることができる。
なお、トランジスタＴrb〜Ｔrn-1のゲートは、ｎビットの表示データが入力される入力端子Ｄo〜Ｄn-1に接続され、レジスタ１６からの表示データを受ける。トランジスタＴrb〜Ｔrn-1のソースはグランドＧＮＤに接続されている。
【０００７】
カレントミラー電流出力回路１３は、駆動レベルシフト回路１３ａと出力段カレントミラー回路１３ｂとからなる。
駆動レベルシフト回路１３ａは、Ｄ／Ａ変換回路１１の出力を出力段カレントミラー回路１３ｂに伝達するための回路であって、ＮチャネルトのＭＯＳＦＥＴトランジスタＴNvからなる。そのゲートはバイアスラインＶbに接続され、ソース側がＤ／Ａ変換回路１１の出力端子１１bに接続されている。そしてドレイン側が出力段カレントミラー回路１３ｂの入力端子１３cに接続されている。
これによりＤ／Ａ変換回路１１の出力電流をＩaとすると、これに対して入力端子１３cにＩaの駆動電流を発生することができる。
出力段カレントミラー回路１３ｂは、ゲート駆動電圧補正用のＰチャネルＭＯＳＦＥＴトランジスタＴPu，ＴPwのカレントミラー回路と、このカレントミラー回路を介して駆動されることで出力段カレントミラー回路を構成するＰチャネルＭＯＳＦＥＴトランジスタＴPx，ＴPyとを有している。出力段カレントミラー回路１３ｂのトランジスタＴPxとトランジスタＴPyのゲート幅比は１：Ｎであり、これらトランジスタのソースは、電源ライン＋ＶDDではなく、これより高い電圧、例えば、＋１５Ｖ程度の電源ライン＋Ｖccに接続され、出力側トランジスタＴPyは、カラム側のピン９に接続され、駆動時にはＮ×Ｉaの駆動電流を流してピン９を駆動する。このピン９とグランドＧＮＤとの間には、有機ＥＬ素子８が接続されている。なお、図中のＶcもバイアスラインである。
【０００８】
ここで、入力側トランジスタＴNpと抵抗Ｒpa、スイッチ回路ＳＷpaとは、ピーク電流生成回路１４を構成していて、スイッチ回路ＳＷpaは、駆動初期の一定期間ｔpだけコントロール回路１５からコントロール信号CONTを受けることなく、ＯＦＦにされ、一定期間ｔp後にCONTを受けてＯＮになる。
そのピーク電流発生動作を簡単に説明すると、まず、ＭＰＵ１９から送出されたＤ0〜Ｄn-1の各入力端子に対するそのときの表示データがコントロール回路１５からのラッチパルスＬpに応じてレジスタ１６にセットされると、レジスタ１６を介してＤ0〜Ｄn-1の各入力端子にその表示データが設定される。コントロール回路１５がレジスタ１６にラッチパルスＬpを送出後に、ロー側の走査が行われてカラム側のそのときの表示データに対応する駆動電流がピン９から有機ＥＬ素子８に流れる。
【０００９】
この駆動開始時点では、スイッチ回路ＳＷpaがコントロール回路１５からコントロール信号CONTを受けていないので、入力側トランジスタＴNaに電流Ｉpが流れて、Ｄ0〜Ｄn-1の各入力端子に設定された表示データに対応する倍数、例えばＭ倍の電流値Ｍ×Ｉp（＝Ｉpa）が生成されてＤ／Ａ変換回路１１の出力端子１１ｂにピーク電流Ｉa＝Ｍ×Ｉpを発生する。そして、ピーク電流発生期間ｔpだけずれてコントロール信号CONTが発生してスイッチ回路ＳＷpaがＯＮになると、入力側トランジスタＴNaに流れる電流が入力側トランジスタＴNpに分流されて、これらトランジスタのゲート幅比１：９に従って入力側トランジスタＴNaにＩp／１０が流れ、入力側トランジスタＴNpに９×Ｉp／１０の電流が流れる。
その結果、通常駆動電流として駆動電流Ｉa＝Ｉpa／１０が出力される。それらが出力段カレントミラー回路１３ｂでＮ倍に電流増幅されて、有機ＥＬパネルのピン９に出力される。
なお、ピークの期間ｔpは、容量性負荷となる特性を持つ有機ＥＬ素子８がピーク電流で初期充電されればよいので、必ずしもピークの開始時点が駆動開始と一致していなくてもよい。
ところで、有機ＥＬ表示装置では、ロー側の走査に応じてカラム側の電流駆動回路から電流が出力される。したがって、図１の有機ＥＬ素子８は、ピン９とグランドＧＮＤとの間に接続されているが、実際には、有機ＥＬ素子８は、ローライン走査回路を介してグランドＧＮＤに接続される。
【００１０】
【発明が解決しようとする課題】
近年、駆動ピン数は高解像度化の要請により増加する傾向にある。これに伴って、電流駆動回路の出力段の数も駆動ピン数に対応して増加する傾向にある。そのため、消費電力も増加してくるので、電流駆動回路の電力低減の要請は強い。そこで、図３に示すように、電流駆動回路をＭＯＳトランジスタで形成する回路が提案されている。これのＭＯＳトランジスタの出力段（カレントミラー電流出力回路１３）では、ＭＯＳトランジスタの駆動回路とＭＯＳのカレントミラーの出力回路とを縦方向の従属接続して高い電圧の電源ラインに接続されている。
バイポーラトランジスタの電流駆動回路はもちろんのこと、前記のようなＭＯＳトランジスタの電流駆動回路を用いた場合に、バイアス電流、ベース電流補正のための電流など、回路を動作させるための各種の電流が必要となり、また、リーク電流も発生する。これらの電流は、ピン数が増えるとともに増加して、回路全体の消費電力に与える影響もそれだけ大きくなり、消費電力低減の障害になってくる。
【００１１】
また、図３の回路では、Ｄ／Ａ変換回路１１と、このＤ／Ａ変換回路１１に設けられたピーク電流生成回路、さらに、ＭＯＳトランジスタの出力段の回路とそれぞれ回路構成が相違している。このような回路にあっては、それぞれの回路をそれぞれにレイアウトして電流駆動回路全体を設計し、配線しなければならず、レイアウト効率が悪く、配線の自由度が少ない。そのため、回路規模を低減することが比較的難しくなる。
この発明の目的は、このような従来技術の問題点を解決するものであって、ＩＣ化した場合に電流駆動回路の配線とレイアウトの自由度が増し、その占有面積を低減でき、かつ、低消費電力化が図れるような有機ＥＬ駆動回路および有機ＥＬ表示装置を提供することにある。
【００１２】
【課題を解決するための手段】
このような目的を達成するためのこの発明の有機ＥＬ駆動回路および有機ＥＬ表示装置の特徴は、カレントミラーで構成される電流出力回路からの出力電流により有機ＥＬ表示パネルのピンを電流駆動する有機ＥＬ駆動回路において、
電流出力回路は前記端子ピンに対応して多数設けられ、
同じチャネル型の第１のＭＯＳトランジスタのドレインと第２のＭＯＳトランジスタのソースとがすでに接続された状態の２個のトランジスタからなる回路を単位回路として多数作成しておき、各前記電流出力回路がそれぞれ前記単位回路をｎ個（ただし、ｎは３以上の整数）有し、
このｎ個のうちの２以上の単位回路を第１および第２のＭＯＳトランジスタのいずれか一方のゲート同士を共通のゲートとして接続して一方の単位回路をカレントミラー回路の入力側回路とし、他方の単位回路をカレントミラー回路の出力側回路とし、共通に接続されたゲートと入力側回路の電流駆動側の端子とを残りの少なくとも１個の単位回路の第１および第２のいずれか一方のＭＯＳトランジスタで接続してｎ個の単位回路が配線されることにより各電流出力回路がＩＣ化されているものであって、
各電流出力回路における残りの少なくとも１個の前記単位回路のいずれか一方のＭＯＳトランジスタをＯＮさせることにより入力側回路における共通のゲートをもつＭＯＳトランジスタがダイオード接続されてカレントミラー回路が構成され、かつ、共通のゲートとして接続されていない前記出力側回路のＭＯＳトランジスタをＯＮさせて前記端子ピンに対する駆動電流を発生することにより各電流出力回路における無駄なリーク電流を防止するものであって、各記出力側回路の第１および第２のＭＯＳトランジスタが前記単位回路として配線されているものである。
【００１３】
【発明の実施の形態】
このように、この発明にあっては、Ｐチャネルの第１のＭＯＳトランジスタのドレインとＰチャネルの第２のＭＯＳトランジスタのソースとを接続した回路あるいはＮチャネルの第１のＭＯＳトランジスタのドレインとＮチャネルの第２のＭＯＳトランジスタのソースとを接続した回路を単位回路として、この単位回路を多数作成しておき、単位回路を選択的に配線すれば、出力段のカレントミラー回路が構成できる。この単位回路は、２つのＭＯＳトランジスタが直列接続されているので、残りの単位回路の出力段のカレントミラー回路を構成するＭＯＳトランジスタをＯＮさせ、かつ、出力段のカレントミラー回路の出力側回路となる単位回路の共通のゲートとして接続されていない側のトランジスタをＯＮさせれば、ピンに対して駆動電流を発生することができる。
【００１４】
このような回路構成にすれば、共通のゲートとして接続されていない側のトランジスタは、駆動電流を出力するとき以外はＯＦＦとなっているので、この出力側回路となる単位回路からこれに接続されている他の回路へ不要な電流が流れないで済む。特に、単位回路をＰチャネルのＭＯＳトランジスタで構成して、これの上流側のトランジスタをＯＮにして駆動電流を発生するようにすれば、このトランジスタがＯＦＦしているときには下流側に不要な電流が流れないで済む。しかも、この出力段のカレントミラー回路の駆動は、残りの少なくとも１つの単位回路のＭＯＳトランジスタをＯＮにしてから駆動することになるので、ほとんどリーク電流も流れない。
したがって、前記のような単位回路からなる出力段のカレントミラー回路は、ピンを電流駆動しているとき以外は、駆動のためのバイアス電流、ベース電流補正のための電流、リーク電流等もほとんど流れないで済む上に、単位回路で構成できる。
その結果、ＩＣ化した場合に電流駆動回路の配線とレイアウトの自由度が増し、その占有面積を低減でき、かつ、低消費電力化が図れる有機ＥＬ駆動回路および有機ＥＬ表示装置が容易に実現できる。
【００１５】
【実施例】
図１は、この発明の有機ＥＬ駆動回路を適用した一実施例の電流駆動回路の出力段回路を中心とするブロック図、図２は、有機ＥＬ素子の駆動波形の説明図である。なお、図３に対応する構成要素は、同一の符号を用いて示してあるので、その説明を割愛する。
図１において、１は、有機ＥＬ駆動回路のカラムドライバであって、２はカレントミラー電流出力回路、３はピーク電流生成回路、４は、図３のＤ／Ａ変換回路１１に対応するＤ／Ａ変換回路であって、Ｄ／Ａ変換回路１１に設けられたピーク電流生成回路１４が削除された回路である。
したがって、Ｄ／Ａ変換回路４は、図３のＤ／Ａ変換回路１１の入力側トランジスタＴNaが１個だけ設けられ、トランジスタＴNpは削除されている。トランジスタＴNaは、ピーク電流に対応する電流Ｉpの十分の１のＩp／１０の電流を定電流源１２ａから入力端子４ａに受ける。図示していないが、その出力側トランジスタとして図３に示すように、出力側トランジスタＴNb〜ＴNn-1を有していて、これら出力側トランジスタの合計電流値が出力端子１１ｂに対応する出力端子４ｂに出力される。
【００１６】
カレントミラー電流出力回路２は、図３のカレントミラー電流出力回路１３に対応する回路であり、駆動回路２ａと出力段カレントミラー回路２ｂとからなる。ここで、駆動回路２ａと出力段カレントミラー回路２ｂとピーク電流生成回路３とは同じＰチャネルのＭＯＳトランジスタＴr1とＰチャネルのＭＯＳトランジスタＴr2を縦方向に従属接続した単位回路からなる。すなわち、この単位回路は、グランドＧＮＤと電源ライン＋Ｖccとの間でトランジスタＴr1のドレイン（Ｄ）とトランジスタＴr2のソース（Ｓ）とを従属接続して構成されている。
図では、この単位回路５ａ〜５ｃで出力段カレントミラー回路２を構成することにより、低消費電力と、配線とレイアウトの自由度とが確保され、回路規模の低減を図ることができる。なお、単位回路のトランジスタＴr1とトランジスタＴr2のバックゲートは、共通に電源ライン＋Ｖccに接続されている。
【００１７】
まず、駆動回路２ａから説明すると、これは、ＰチャネルのＭＯＳトランジスタＴP１とＴP2とから単位回路５ａで構成される。トランジスタＴP１のドレインとトランジスタＴP2のソースとが接続され、トランジスタＴP１のドレインは、Ｄ／Ａ変換回路４の出力端子４ｂにスイッチ回路６を介して接続されている。また、トランジスタＴP１とＴP2のゲートは、それぞれ制御ライン７ａを介して制御端子Ｇoに接続され、制御端子Ｇoにコントロール回路１５から制御信号Ｓoを受ける。
出力段カレントミラー回路２ｂの入力側単位回路５ｂもトランジスタＴr1とトランジスタＴr2とからなる単位回路で構成され、トランジスタＴr1のソースが電源ライン＋Ｖccに接続され、トランジスタＴr2のドレインが駆動回路２ａの単位回路５ａのトランジスタＴP1のドレインに接続され、駆動回路２ａにより駆動される。
なお、入力側単位回路５ｂのトランジスタＴr1のゲートは、グランドＧＮＤに接続されている。これにより単位回路５ｂのトランジスタＴr1は、所定のインピーダンスでＯＮ状態に設定されている。また、ここでは、トランジスタＴr1のゲートがグランドＧＮＤに接続されているが、このゲートは、グランドＧＮＤに限定されるものではなく、所定のインピーダンスを持ってＯＮ状態にするバイアスラインに接続されていてもよい。
この所定のインピーダンスに設定されている単位回路５ｂのトランジスタＴr1により、出力段カレントミラー回路２ｂの出力側単位回路５ｃと同じ単位回路を使用して入力側単位回路５ｂを構成でき、出力側単位回路５ｃと動作レベルを合わせることができる。
【００１８】
出力段カレントミラー回路２ｂの出力側単位回路５ｃは、トランジスタＴr1とトランジスタＴr2とからなる単位回路がｐ個並列に接続された回路として構成され、ｐ個のトランジスタＴr1のソースが電源＋Ｖccに接続され、ｐ個のトランジスタＴr2のドレインがピン９に接続されている。これのｐ個のトランジスタＴr1のゲートは、共通に接続されて制御端子Ｇ1に接続され、コントロール回路１５から制御信号Ｓ2を受ける。なお、この場合、ｐ個のパラレルに接続したトランジスタＴr1とｐ個のパラレルに接続したトランジスタＴr2とのドレインとソースとを接続してｐ個パラレル接続の単位回路が形成されてもよい。
【００１９】
出力段カレントミラー回路２ｂの入力側単位回路５ｂのトランジスタＴr2のゲートと、出力側単位回路５ｃのトランジスタＴr2のゲートとは、共通にゲート接続ライン７ｂにより接続され、この共通のゲート接続ライン７ｂと電源ライン＋Ｖccとの間にはコンデンサＣが設けられいる。さらに、ゲート接続ライン７ｂには、駆動回路２ａの単位回路５ａのトランジスタＴP1のソースが接続されて、コンデンサＣの電圧により共通に接続されたゲートが電圧駆動される。
ここで、駆動回路２ａの単位回路５ａのトランジスタＴr1のソースは、この共通のゲート接続ライン７ｂに接続され、そのドレインは、入力側単位回路５ｂのトランジスタＴr2のドレインに接続されている。そこで、駆動回路２ａのトランジスタＴr1がＯＮすることで、入力側単位回路５ｂと出力側単位回路５ｃとがカレントミラー回路となり、カレントミラー動作をする。
【００２０】
ピーク電流生成回路３は、トランジスタＴr1とトランジスタＴr2とからなる単位回路５ｄがｎ個（ただしｎ＞ｐ）並列に接続された回路として構成され、ｎ個のトランジスタＴr1のソースが電源＋Ｖccに接続され、ｎ個のトランジスタＴr2のドレインがピン９に接続されている。これのｎ個のトランジスタＴr1のゲートは、共通に接続されて制御端子Ｇ2に接続され、コントロール回路１５から制御信号Ｓ2を受ける。なお、前記と同様に、この場合、ｎ個のパラレルに接続したトランジスタＴr1とｎ個のパラレルに接続したトランジスタＴr2とのドレインとソースとを接続してｎ個パラレル接続の単位回路を形成してもよい。
端子Ｇ4は、Ｌｏｗレベル（以下“Ｌ”）のリセット信号ＲＳをコントロール回路１５から受ける端子であり、“Ｌ”のリセット信号ＲＳによりスイッチ回路６をＯＦＦするとともに、制御ライン７ａに“Ｌ”を加えて、駆動回路２ａの単位回路のトランジスタＴr1，Ｔr2をＯＮにしてコンデンサＣの電荷を駆動回路２ａのＯＮとなったトランジスタＴr1と、ＯＮとなっている入力側単位回路５ｂのトランジスタＴr1，Ｔr2を経て放電させ、コンデンサＣの電圧をリセットする。なお、端子Ｇ4は、スイッチ回路６に制御ライン７ｃを介して接続され、制御ライン７ｃは、さらに制御ライン７ａにバッファアンプ６ａを介して接続されている。そこで、端子Ｇ4に加えられたリセット信号ＲＳによりスイッチ回路６をＯＮさせるとともに制御ライン７ａを“Ｌ”に設定して駆動回路２ａの各トランジスタＴr1，Ｔr2をＯＮにすることができる。
【００２１】
次に、図２に従ってカレントミラー電流出力回路２の動作について説明する。なお、制御信号Ｓo〜Ｓ2とリセット信号ＲＳは、“Ｌ”を有意とし、ここでは、コンデンサＣにカレントミラー動作の駆動電圧が一旦記憶されて、実際の電流出力動作は、制御信号Ｓ1，Ｓ2の発生タイミングに応じて行われるものとする。
まず、Ｄ／Ａ変換回路４に表示データが設定されて、図２（ａ）に示すようにラッチパルスＬpに応じて図３のレジスタ１６にセットされた後に、図２（ｂ）に示すように一定期間“Ｌ”の制御信号Ｓoが発生して制御ラインＧoが“Ｌ”になる。制御信号Ｓoが“Ｌ”の期間に駆動回路２ａのトランジスタＴr１とＴr2がともにＯＮになり、表示データに対応する駆動電流でゲート接続ライン７ｂが駆動されて、コンデンサＣが充電され、これが所定の電圧に設定される。このとき、コンデンサＣの電圧を受けて入力側単位回路５ｂと出力側単位回路５ｃのトランジスタＴr2はＯＮになるが、それぞれ制御信号Ｓ1，Ｓ2がＨｉｇｈレベル（以下“Ｈ”）となっていて、これらの信号が制御端子Ｇ1，Ｇ2にそれぞれ加えられているので、出力側単位回路５ｃとピーク電流生成回路３のトランジスタＴr１のゲートが“Ｈ”になり、これらトランジスタＴr１は、ＯＦＦのままになる。その結果、ピン９には電流が供給されない。
【００２２】
次に、図２（ｃ）に示すように制御ラインＧoが“Ｈ”になったタイミングに合わせ、制御信号Ｓ1が“Ｌ”になると、出力側単位回路５ｃのトランジスタＴr１がＯＮになり、コンデンサＣに充電された電圧に従ってＯＮになっている出力側単位回路５ｃのトランジスタＴr2を通してピン９に電流が供給される。これに続いて、図２（ｄ）に示すように制御信号Ｓ2が“Ｌ”になると、ピーク電流生成回路３のトランジスタＴr１もＯＮになり、コンデンサＣに充電された電圧に従ってＯＮになっているピーク電流生成回路３のトランジスタＴr2を通してピン９に電流がさらに供給される。
【００２３】
その結果として、制御信号Ｓ1，Ｓ2の“Ｌ”になっている期間に応じて図２（ｅ）に示すような、ピークを持つ駆動波形がピン９に発生して、有機ＥＬ素子８が電流駆動される。この場合、出力段カレントミラー回路２ｂの出力側単位回路５ｃは、トランジスタＴr1がＯＦＦしている限り、出力段駆動回路として無駄な電流が流れないで済む。また、駆動回路２ａのトランジスタＴr1，Ｔr2も、制御信号Ｓoを受けてＯＮするタイミングでコンデンサＣを充電するための駆動電流を流すだけであるので、これらトランジスタがＯＦＦしている時には、リーク電流等の無駄な駆動電流がほとんど流れないで済む。
ここで、制御信号Ｓ1に対する制御信号Ｓ2のタイミングは、容量性負荷となる特性を持つ有機ＥＬ素子を初期充電して駆動するためのピーク電流を生成するものであれば、前記のようなタイミングに限定されるものではない。
なお、図２（ｆ）に示すようにリセット信号ＲＳは、次のカラムラインの駆動の手前のタイミングで発生してコンデンサＣの電圧をリセットする。
【００２４】
以上説明してきたが、実施例では、制御信号Ｓo〜Ｓ2とリセット信号ＲＳとは、“Ｌ”を有意として説明しているが、インバータを介せば“Ｈ”有意の制御になる。
また、実施例では、ピーク電流生成回路３もトランジスタＴr1とトランジスタＴr2とからなる単位回路で構成しているが、これは、必ずしも、単位回路で構成する必要はない。また、このピーク電流生成回路３は、出力段カレントミラー回路に並列に設けなくてもよく、図３と同様に、Ｄ／Ａ変換回路４を図３のピーク電流生成回路１４を有するＤ／Ａ変換回路１１に置き換えてもよい。
【００２５】
さらに、実施例では、コンデンサＣを設けてカレントミラー出力回路の駆動電圧を一旦記憶して制御信号に応じてピン駆動電流を出力するようにしているが、このコンデンサＣを削除して、ピン駆動電流を直接出力するようにしてもよい。この場合にも、出力側単位回路５ｃには、トランジスタＴr1とトランジスタＴr2とが設けられているので、上流側のトランジスタＴr1がＯＮするタイミングで駆動電流を出力することができる。この場合も出力段カレントミラー回路２ｂの出力側単位回路５ｃは、トランジスタＴr1がＯＦＦしている限り、出力段駆動回路として無駄な電流が流れないで済む。なお、このときには、駆動回路２ａのトランジスタＴr1，Ｔr2も同時にＯＮさせることになるが、このＯＮのタイミングで駆動電流を出力し、後はＯＦＦしているので、この場合もリーク電流等の無駄な駆動電流もほとんど流れないで済む。
なお、実施例では、ＰチャネルＭＯＳＦＥＴトランジスタを主体として構成しているが、実施例のＰチャンネル型トランジスタは、Ｎチャンネル型トランジスタに置き換えることができる。この場合には、電源電圧は負となり、上流に設けたトランジスタは下流に設けることになる。
【００２６】
【発明の効果】
以上説明してきたように、この発明にあっては、Ｐチャネルの第１のＭＯＳトランジスタのドレインとＰチャネルの第２のＭＯＳトランジスタのソースとを接続した回路あるいはＮチャネルの第１のＭＯＳトランジスタのドレインとＮチャネルの第２のＭＯＳトランジスタのソースとを接続した回路を単位回路として、この単位回路を多数作成しておき、単位回路を選択的に配線すれば、出力段のカレントミラー回路が構成できる。この単位回路は、２つのＭＯＳトランジスタが直列接続されているので、残りの単位回路の出力段のカレントミラー回路を構成するＭＯＳトランジスタをＯＮさせ、かつ、出力段のカレントミラー回路の出力側回路となる単位回路の共通のゲートとして接続されていない側のトランジスタをＯＮさせれば、ピンに対して駆動電流を発生することができる。
したがって、前記のような単位回路からなる出力段のカレントミラー回路は、ピンを電流駆動しているとき以外は、駆動のためのバイアス電流、ベース電流補正のための電流、リーク電流等もほとんど流れないで済む上に、単位回路で構成できる。
その結果、ＩＣ化した場合に電流駆動回路の配線とレイアウトの自由度が増し、その占有面積を低減でき、かつ、低消費電力化が図れるような有機ＥＬ駆動回路および有機ＥＬ表示装置が容易に実現できる。
【図面の簡単な説明】
【図１】図１は、この発明の有機ＥＬ駆動回路を適用した一実施例の電流駆動回路の出力段回路を中心とするブロック図である。
【図２】図２は、有機ＥＬ素子の駆動波形の説明図である。
【図３】図３は、先行出願の有機ＥＬ駆動回路の一例の説明図である。
【符号の説明】
１，１０…カラムドライバ、
２，１３…カレントミラー電流出力回路、
３，１４…ピーク電流生成回路、４、１１…Ｄ／Ａ変換回路、
８…有機ＥＬ素子、９…端子ピン、
１１a…入力端子、１１b…出力端子、
９…ピン、１２，１２ａ…定電流源、
１３ａ…駆動レベルシフト回路、
１３ｂ…出力段カレントミラー回路、
１４…ピーク電流生成回路、
１５…コントロール回路、１６…レジスタ、
１９…ＭＰＵ、
Ｔr1〜Ｔr2，ＴPa〜TPn-1，ＴNa〜TNn-1…トランジスタ。
【図１】
0004151882.tif 000002
【図２】
0004151882.tif 000003
【図３】
0004151882.tif 000004