(57)【特許請求の範囲】
【請求項１】
データを入力し、前記データのデータ入力順序を変更してから誤り訂正符号を生成・付加して前記データおよび前記誤り訂正符号を前記データ入力順序で送信するインターリーブ送信装置において、
順次読み出し・順次書き込みを高速に行うデバイスと、
前記デバイスへの読み出しアドレス・書き込みアドレスを生成するアドレス制御部と、
ランダムアクセスを高速に行うメモリと、
前記メモリへの読み出しアドレス・書き込みアドレスを生成するメモリアドレス制御部と、
前記入力したデータを前記デバイスに順次書き込み、前記デバイスから所定の順序で前記メモリ上に前記データを転送し、前記メモリ上で前記データのデータ入力順序を変更したデータに対して誤り訂正符号化処理を行い、該得られた誤り訂正符号を前記デバイスの所定の位置に書き込み、前記デバイスから前記データおよび前記誤り訂正符号を順次読み出す制御部と、
前記制御部により読み出されたデータを読み出し順に送信する送信部と、を備えたことを特徴とするインターリーブ送信装置。
【請求項２】
請求項１記載のインターリーブ送信装置において、
前記制御部が、前記得られた誤り訂正符号を前記デバイスの前記入力データが書き込まれた直後の領域に書き込むことを特徴とするインターリーブ送信装置。
【請求項３】
請求項１または２記載のインターリーブ送信装置において、
前記制御部が、前記誤り訂正符号化処理を行うデータ長を、誤り訂正復号処理能力に応じたデータ長に区切って行うことを特徴とするインターリーブ送信装置。
【請求項４】
データおよび該データの誤り訂正符号を受信し、前記データおよび前記データの誤り訂正符号のデータ受信順序を変更してから誤り訂正符号の復号を行い、前記データをデータ受信順序で出力するインターリーブ受信装置において、
前記データおよび前記データの誤り訂正符号を順次受信する受信部と、
順次読み出し・順次書き込みを高速に行うデバイスと、
前記デバイスへの読み出しアドレス・書き込みアドレスを生成するアドレス制御部と、
ランダムアクセスを高速に行うメモリと、
前記メモリへの読み出しアドレス・書き込みアドレスを生成するメモリアドレス制御部と、
前記受信部が受信したデータおよび前記データの誤り訂正符号を前記デバイスに順次書き込み、前記デバイスから所定の順序で前記メモリ上に前記データおよび前記データの誤り訂正符号を転送し、前記メモリ上で前記データおよび前記データの誤り訂正符号のデータ受信順序を変更したデータに対して誤り訂正符号復号処理を行い、該得られたデータを前記デバイスの所定の位置に書き込み、前記デバイスから前記データを順次読み出し出力する制御部と、を備えたことを特徴とするインターリーブ受信装置。
【請求項５】
請求項４記載のインターリーブ受信装置において、
前記制御部が、前記得られたデータを前記デバイスからの読み出し順に書き戻すことを特徴とするインターリーブ受信装置。
【請求項６】
請求項４または５記載のインターリーブ受信装置において、
前記受信部が、前記誤り訂正符号復号処理能力に応じたデータ長に対するデータの誤り訂正符号を受信することを特徴とするインターリーブ受信装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ディジタル伝送技術に係り、特に、伝送路上において発生したビット誤りを効果的に訂正することができるインターリーブ送信装置および受信装置に関する。
【０００２】
【従来の技術】
従来、データの順次書き込み・読み出しが高速に行える反面、ランダムなデータの書き込み・読み出しには時間がかかるために不向きとされるデバイスにハードディスクドライブ（ＨＤＤ）等がある。ＨＤＤを使ってインターリーブ・デインターリーブを行う構成について、以下に述べる。
【０００３】
図５は、ＨＤＤをインターリーバー・デインターリーバーに利用した送受信装置の例を示すものである。
【０００４】
図５に示すように、送受信装置は、送信装置４００および受信装置５００からなり、送信装置４００から信号を送信し、伝送路６００を介して、受信装置５００で受信するものである。
【０００５】
送信装置４００は、外符号符号化部４１０、ＨＤＤ４３０、アドレス制御部４４０、内符号符号化部４８０、デジタル変調部４９０を備え、ＨＤＤ４３０、アドレス制御部４４０により、インターリーバー４２０を構成している。
【０００６】
受信装置５００は、外符号復号部５１０、ＨＤＤ５３０、アドレス制御部５４０、内符号復号部５８０、デジタル復調部５９０を備え、ＨＤＤ５３０、アドレス制御部５４０により、デインターリーバー５２０を構成している。
【０００７】
なお、ここに示した送受信装置は、一般的に良く使われる構成を示しており、唯一、インターリーバー４２０、デインターリーバー５２０に通常ＲＡＭ（ランダムアクセスメモリ）を使うところを、ここではＨＤＤを利用したものに置き換えてある。
【０００８】
送信装置４００においては、まず入力した送信デジタルデータに対し、外符号符号化部４１０で第１の誤り訂正符号を付加する処理、すなわち外符号符号化が行なわれる。その後、インターリーバー４２０において、ＨＤＤ４３０を用いてインターリーブすなわちデータの並びかたをランダム化する処理が行なわれる。
【０００９】
ここで、インターリーブの一例を図６、図７を用いて説明する。
【００１０】
ＨＤＤ４３０内の書き込みや読み出しのアドレスは、アドレス制御部４４０によって生成される。データ書き込みのアドレスの指定の仕方（書き込みの順序）を示したものが図６であり、読み出しのアドレスの指定の仕方（読み出しの順序）を示したものが図７である。なお図６、図７では、扱うデータを１８８バイトのＴＳパケットにリードソロモン符号（ＲＳ［２０４、１８８］符号）のパリティバイトを１６バイト付加した２０４バイトの符号語とし、この符号語に対し、深さＬのインターリーブをかける場合の例を示している。
【００１１】
図６に示すようにインターリーバー４２０では、まずＨＤＤ４３０のアドレスと同じ順序（行方向）に書き込みが行なわれる。また、このように書き込まれたデータは、次に図７に示すようにＨＤＤ４３０上のアドレスの順序とは異なる順序（列方向）で読み出される。こうして、データの順序の攪拌が行なわれる。
【００１２】
このデータに対し、内符号符号化部４８０において第２の誤り訂正符号を付加する処理、すなわち内符号符号化が行なわれ、さらにデジタル変調部４９０においてデジタル変調方式（ＱＰＳＫ、８ＰＳＫ、１６ＡＰＳＫなど）で変調され、アンテナ等を介して伝送路６００に送り出される。
【００１３】
伝送路６００上で、変調波が雑音やマルチパス妨害、降雨減衰などの影響を受けた場合、受信側において、デジタル変調されたデータを復調する際に、ビット誤りが発生する確率が高くなる。
【００１４】
受信装置５００では、伝送路６００から受信したデータをデジタル変調部５９０で復調し、デジタル復調されたデータは、内符号復号部５８０によって第２の誤り訂正符号を使ってビット誤りを訂正する処理、すなわち内符号復号が行なわれる。その後、デインターリーバー５２０によりデインターリーブすなわちランダム化されたデータの並びかたを元に戻す処理が行なわれる。
【００１５】
ここで、図６、図７のインターリーブに対応したデインターリーブの例を図８、図９を用いて説明する。
【００１６】
ＨＤＤ５３０内の書き込みや読み出しのアドレスは、アドレス制御部５４０によって生成される。データ書き込みのアドレスの指定の仕方（書き込みの順序）を示したものが図８であり、読み出しのアドレスの指定の仕方（読み出しの順序）を示したものが図９である。
【００１７】
図８に示すようにデインターリーバー５２０では、まず送信側のインターリーバー４２０で読み出しの際に行なった図７と同様の順序（列方向）に書き込みが行なわれる。また、このように書き込まれたデータは、次に図９に示すようにＨＤＤ５３０上のアドレスの順序と同じ順序（列方向）で読み出される。こうして、攪拌されたデータの順序を元に戻す逆攪拌処理が完了する。
【００１８】
この逆攪拌処理が完了したデジタルデータに対し、外符号復号部５１０で第１の誤り訂正符号をつかってビット誤りを訂正する処理、すなわち外符号復号が行なわれ、受信データが出力される。
【００１９】
仮にデインターリーバー５２０に入力されたデータに連続的なエラーが発生していても逆攪拌後のデータ上の誤りは、Ｌ個の符号語間に均等に分散されるため、第一の誤り訂正符号の訂正能力を十分に引き出すことが可能となる。
【００２０】
上記のように、ＨＤＤなどを使ってインターリーバー・デインターリーバーを構成する送信装置・受信装置を構成することは可能である。しかしながら、たとえばＨＤＤの場合、図７に示すようなデータの読み出し、図８に示すようなデータの書き込みは、ＨＤＤ上のアドレスとしてみると飛び飛びのアクセスとなる。このような場合、ネックとなるのがハードディスク円盤上を書き込み・読み出し用ヘッドが移動するために必要となるシークタイムである。
【００２１】
このシークタイムＴs は普通のＨＤＤで平均約１０ミリ秒、円盤の最内周〜最外周間のヘッド移動の場合、フルストロークシークタイムＴfss として別途定義され約２０ミリ秒程度である。特に例えば２４時間といった超長時間にわたるインターリーブを行なう場合、ＨＤＤ全領域にわたるインターリーブを行なうことも想定される。このような場合、記録・再生ヘッドがＨＤＤの最外周付近から再内周付近まで移動するようなアクセスが頻発するので、このフルストロークシークタイムが特に問題となる。
【００２２】
たとえば、Ｔfss ＝２０ミリ秒のＨＤＤを利用して、バイト単位でインターリーブ・デインターリーブを行なうことを考えると、このときインターリーブできるデータの速度は、
【数１】
0004181315.tif 000002
となり、非常に低速なデータしか扱えないことになる。したがって、この値を超えるたとえば１０メガバイト／秒といった高速なデータ通信にＨＤＤを利用したインターリーバー・デインタリーバーを利用することは困難である。
【００２３】
この問題を解決する方法として、特願２００１−１２９５９：「インターリーブ装置、及びデインターリーブ装置」橋本、水木、が出願されている。そこで次に上記発明を適用した場合についての例を挙げる。
【００２４】
図１０に、上記発明を適用したインターリーバーおよびデインターリーバーを利用した送受信装置を示す。
【００２５】
図１０に示すように、送受信装置は、送信装置７００および受信装置８００からなり、送信装置７００から信号を送信し、伝送路９００を介して、受信装置８００で受信するものである。
【００２６】
送信装置７００は、外符号符号化部７１０、ＨＤＤ７３０、アドレス制御部７４０、高速メモリ部７５０、高速メモリアドレス制御部７６０、内符号符号化部７８０、デジタル変調部７９０を有し、ＨＤＤ７３０、アドレス制御部７４０、高速メモリ部７５０、高速メモリアドレス制御部７６０により、インターリーバー７２０を構成している。
【００２７】
受信装置８００は、外符号復号部８１０、ＨＤＤ８３０、アドレス制御部８４０、高速メモリ部８５０、高速メモリアドレス制御部８６０、内符号復号部８８０、デジタル復調部８９０を有し、ＨＤＤ８３０、アドレス制御部８４０、高速メモリ部８５０、高速メモリアドレス制御部８６０により、デインターリーバー８２０を構成している。
【００２８】
図５に示す従来方式との違いは、図１０で太線で示してある部分であり、インターリーバー７２０のＨＤＤ７３０へのデータの書き込み、デインターリーバ８２０のＨＤＤ８３０からのデータの読み出しの際、それぞれ高速メモリ部７５０、８５０を介していることと、高速メモリのアドレス制御を行なう高速メモリアドレス制御部７６０、８６０が追加されたこと、およびアドレス制御部７４０、８４０の機能が従来の方法と異なっていることである。これらの機能について以下に説明する。
【００２９】
このインターリーブの原理を図１１示す。
【００３０】
基本的な考え方は、ＨＤＤがランダムアクセスに要する時間分のデータをメモリに一旦蓄え、インターリーブがかかるような順序でＨＤＤ上に転送するというものである。ここでは、パリティを含むパケットの長さをＮバイトとし、このパケットをＭ個分集めてインターリーブする場合を考える。
【００３１】
まず、Ｎ行Ｌ列のメモリ上にＮバイト長のパケットがＬ個分左から順に書き込まれる。読み出しは各パケットの第１バイトがまとめて読み出され、ＨＤＤ上の第１バイト用の領域の先頭に書き込まれる。第２〜第Ｎバイト目についても同様の処理を行なう。この処理をＫ（＝Ｍ／Ｌ）回繰り返せばＨＤＤ上にインターリーブがかかった順序でデータが蓄積される。このデータを順次読み出すと結果的にＭ行Ｎ列のインターリーブが完了する。デインターリーブについてはインターリーブと逆の処理をすれば良い。なお、Ｌの大きさはデータレートをＲ[Byte/sec]、ＨＤＤのランダムアクセス速度をＴ[sec] とすれば、Ｌ＞２・Ｒ・Ｔとする必要がある。
【００３２】
このような方法により、ＨＤＤを使った高速インターリーバー・デインターリーバーを構成している。
【００３３】
【発明が解決しようとする課題】
次に、上記システムを実際に放送で運用する場合について考える。送信側では、通常送出中の信号を受信・復号して放送事故の有無の監視を行なうことが多い。しかしながら、長時間のインターリーブを行なっている場合にこのような監視を行なおうとすると、デインターリーブをしてからでないと、信号の復号ができないため、デインターリーブに要する時間たってからでないと送出している信号を見ることができず、放送事故の即時検出が困難となる。これが第１の問題点である。
【００３４】
次に、信号が降雨減衰によって連続的なビットエラーを伴って受信された場合を考える。信号の伝送は、パケットを横断する方向に行なわれるから、降雨減衰で生じるビット誤りは、図１２に示すハッチング部分のような形状となる。図１２は、受信された信号の例を示す。
【００３５】
この状態で、パリティ＃ｉ（ｉ＝１，２，…，Ｎ）を使ってパケット＃ｉの誤り訂正を行なうが、このときすべてのパケットについて誤り訂正能力を超えていたとすると、通常、誤訂正を防ぐために誤り訂正処理を行なわずにデータの出力を行なう。このとき、ハッチングをかけていない部分については正しいデータが出力されることになるが、すべてのパケットにビット誤りがあるために、これを例えばＭＰＥＧ−２復号器に入力したとしても、正しい復号処理は行なえず、この場合インターリーブ１フレーム分の誤りが生じたのと同じ影響が生ずることになる。これはバイト誤りに対してパケット誤り率の劣化が大きいためであり、これが第２の問題点である。したがって、パケット誤り率をバイト誤り率と同等に抑える方式が望まれる。
【００３６】
上記のように、従来法によってもＨＤＤの様な順次読み出し・順次書き込みが高速に行なえる反面ランダムアクセスを苦手とするデバイスを使った高速インターリーブを実現することは可能であるが、
【００３７】
・バイト（ビット）誤り率に対しパケット誤り率が劣化すること
【００３８】
・送出信号がリアルタイムモニタできないこと
などの問題点がある。
【００３９】
そこで本発明は、高速なデータ通信においても利用可能で、送出信号のリアルタイムモニタが可能で、かつパケット誤り率をバイト誤り率と同等に抑えることができるＨＤＤを用いたインターリーバー・デインターリーバーを提供することを課題とする。
【００４０】
【課題を解決するための手段】
請求項１記載の発明は、上記課題を解決するため、データを入力し、前記データのデータ入力順序を変更してから誤り訂正符号を生成・付加して前記データおよび前記誤り訂正符号を前記データ入力順序で送信するインターリーブ送信装置において、順次読み出し・順次書き込みを高速に行うデバイスと、前記デバイスへの読み出しアドレス・書き込みアドレスを生成するアドレス制御部と、ランダムアクセスを高速に行うメモリと、前記メモリへの読み出しアドレス・書き込みアドレスを生成するメモリアドレス制御部と、前記入力したデータを前記デバイスに順次書き込み、前記デバイスから所定の順序で前記メモリ上に前記データを転送し、前記メモリ上で前記データのデータ入力順序を変更したデータに対して誤り訂正符号化処理を行い、該得られた誤り訂正符号を前記デバイスの所定の位置に書き込み、前記デバイスから前記データおよび前記誤り訂正符号を順次読み出す制御部と、前記制御部により読み出されたデータを読み出し順に送信する送信部と、を備えたことを特徴とするものである。
【００４１】
請求項２記載の発明は、上記課題を解決するため、請求項１記載のインターリーブ送信装置において、前記制御部が、前記得られた誤り訂正符号を前記デバイスの前記入力データが書き込まれた直後の領域に書き込むことを特徴とするものである。
【００４２】
請求項３記載の発明は、上記課題を解決するため、請求項１または２記載のインターリーブ送信装置において、前記制御部が、前記誤り訂正符号化処理を行うデータ長を、誤り訂正復号処理能力に応じたデータ長に区切って行うことを特徴とするものである。
【００４３】
請求項４記載の発明は、上記課題を解決するため、データおよび該データの誤り訂正符号を受信し、前記データおよび前記データの誤り訂正符号のデータ受信順序を変更してから誤り訂正符号の復号を行い、前記データをデータ受信順序で出力するインターリーブ受信装置において、前記データおよび前記データの誤り訂正符号を順次受信する受信部と、順次読み出し・順次書き込みを高速に行うデバイスと、前記デバイスへの読み出しアドレス・書き込みアドレスを生成するアドレス制御部と、ランダムアクセスを高速に行うメモリと、前記メモリへの読み出しアドレス・書き込みアドレスを生成するメモリアドレス制御部と、前記受信部が受信したデータおよび前記データの誤り訂正符号を前記デバイスに順次書き込み、前記デバイスから所定の順序で前記メモリ上に前記データおよび前記データの誤り訂正符号を転送し、前記メモリ上で前記データおよび前記データの誤り訂正符号のデータ受信順序を変更したデータに対して誤り訂正符号復号処理を行い、該得られたデータを前記デバイスの所定の位置に書き込み、前記デバイスから前記データを順次読み出し出力する制御部と、を備えたことを特徴とするものである。
【００４４】
請求項５記載の発明は、上記課題を解決するため、請求項４記載のインターリーブ受信装置において、前記制御部が、前記得られたデータを前記デバイスからの読み出し順に書き戻すことを特徴とするものである。
【００４５】
請求項６記載の発明は、上記課題を解決するため、請求項４または５記載のインターリーブ受信装置において、前記受信部が、前記誤り訂正符号復号処理能力に応じたデータ長に対するデータの誤り訂正符号を受信することを特徴とするものである。
【００４６】
【発明の実施の形態】
以下、本発明の好ましい実施の形態について添付図面を参照しつつ説明する。
【００４７】
本発明に係るインターリーバー、デインターリーバーを適用した送受信装置を図１に示す。
【００４８】
図１に示すように、送受信装置は、送信装置１００、受信装置２００を備えており、送信装置１００から送信された信号が、伝送路３００を介して、受信装置２００で受信される。
【００４９】
送信装置１００は、ＨＤＤ１３０、アドレス制御部１４０、高速メモリ部１５０、高速メモリアドレス制御部１６０、外符号符号化部１７０、内符号符号化部１８０およびデジタル変調部１９０を備えている。
【００５０】
受信装置２００は、ＨＤＤ２３０、アドレス制御部２４０、高速メモリ部２５０、高速メモリアドレス制御部２６０、外符号復号部２７０、内符号復号部２８０およびデジタル復調部２９０を備えている。
【００５１】
また、この送受信装置は、送信装置１００と受信装置２００とからなるが、送信装置１００、受信装置２００は、それぞれ複数の装置を組み合わせたものであっても構わない。
【００５２】
また、ここで扱うデータについては、１８８バイトのＴＳパケットとし、パケット単位のパリティの付加は行なわないものとする。
【００５３】
まず、送信側のインターリーバーについて動作原理を説明する。概要を図２に示す。
【００５４】
ここでは、インターリーブフレームの構成はＭパケットとし、フレーム内の全てのパケットの第ｋバイト（ｋ＝１，２，…，Ｎ）をデータ系列とし、これに対するパリティｐバイトを第ｋ列目のパリティとして同列の下端に付加した構成としている。また、その読み出し順序は書き込み順序と同じである。
【００５５】
このような構成にすることで、誤り訂正を行う際にはインターリーブ効果が得られ、かつ読み出しと書き込みが同じ順序であることから、放送局からの送出時に同時モニタも可能となる。また、伝送路でビット誤りを生じ（図中右の×印）、外符号の誤り訂正能力を超えた場合、訂正をせずにデータを出力するが、誤りは特定のパケットに集中しており、その他のパケットについては受信可能となるため、パケット誤り率も改善する。
【００５６】
以上の説明では、原理を説明するために短いインターリーブをかける場合について述ベた。しかしながら、長時間のインターリーブをかける場合には図中のＭ、およびｐは非常に大きい値となり、これをそのまま符号化できる現実的な符号は現状では存在しない。したがって、実現可能な符号を使う方法を考える必要がある。また、ＨＤＤを使う以上ランダムアクセスタイムを考慮した設計を行なう必要がある。
【００５７】
図３に、ハードウェア実現のための送信側インターリーブの動作原理図を示す。
【００５８】
図の中央はＨＤＤのアドレスマップであり、左はその部分拡大図である。インターリーバーに入力されるデータは、Ｎバイト長のパケットであり、Ｂｋ個のパケットを集めて１つのデータブロックを構成している。ここで利用する誤り訂正符号は実現可能な規模の符号とし、そのデータ長をＤｓバイト、符号長をＣｗバイトとすれば、Ｄｓブロック分のデータブロック領域とＣｗ−Ｄｓブロック分のパリティブロック領域をＨＤＤ上に確保する。ブロックあたりのパケット数Ｂｋは、インターリーブ時間Ｉ[sec] とデータレートＲ[Byte/sec]によって決まり、
【００５９】
Ｂｋ＝Ｒ・Ｉ／Ｎ／Ｃｗ[Packets/Block]
により求めることができる。
【００６０】
インターリーバーに入力されたデータは、まずＨＤＤ上のデータブロックの領域に順次書き込まれる。次に、書き込まれたデータを使って誤り訂正符号のパリティを求めてＨＤＤ上のパリティブロックの領域に書き込むことになるが、ここで誤り訂正符号化の方法を工夫し、またＨＤＤのランダムアクセス速度Ｔ[sec] の問題に対処する必要がある。
【００６１】
まず、符号化の方法についてであるが、各データブロックからパケット番号が同一でかつパケット内で同じ位置にある１バイト分のデータを計Ｄｓバイト分読み出して符号化を行ない、得られたＣｗ−Ｄｓバイト分のパリティをパリティブロック（♯１〜Ｃｗ−Ｄｓ）の同一位置に１バイトずつ書き込むものとする。ただし、１バイトずつ読み出し・書き込み動作を行なった場合、一般にＨＤＤのアクセスタイムが大きいためデータの処理が間に合わない。
【００６２】
そこで、ＨＤＤ上の各ブロックからＲＡＭへある程度のパケットをまとめて転送し、このＲＡＭ上で符号化処理を行なうことを考える。この処理を行なう場合、Ｄｓ回のランダムアクセスが行なわれることになるため、ＨＤＤのランダムアクセスタイムＴ、データレートＲとすると、Ｄｓ・Ｔ・Ｒ[Byte]以上のメモリ領域が必要となる。さらに生成したパリティも一旦ＲＡＭ上に書き込むことを考慮すると結局、
【００６３】
Ｃ＞Ｒ・Ｔ・Ｃｗ[Byte]
なる容量ＣのＲＡＭが必要となる。このＲＡＭ上に各ブロックからＣ／Ｃｗ／Ｎ個のパケットを連続的に読み出し、ＲＡＭ上で符号化処理を行ない、得られたパリティをＨＤＤのパリティプロック領域に転送する処理をＲ・Ｉ／Ｃ回繰り返せば符号化が完了する。その後、ＨＤＤ上からデータおよびパリティを順次読み出して伝送すれば、出力データの順序は入力データと変化せず、かつインターリーブ効果のある符号化ができる。
【００６４】
次に、受信機側について考える。
【００６５】
図４に、ハードウェア実現のための受信側インターリーブの動作原理図を示す。
【００６６】
図の中央はＨＤＤのアドレスマップであり、左はその部分拡大図である。インターリーバーに入力されるデータは、Ｎバイト長のパケットであり、Ｂｋ個のパケットを集めて１つのデータブロックを構成している。ここで利用する誤り訂正符号は、送信側と同一のもので実現可能な規模の符号とし、そのデータ長をＤｓバイト、符号長をＣｗバイトとすれば、Ｄｓブロック分のデータブロック領域とＣｗ−Ｄｓブロック分のパリティブロック領域をＨＤＤ上に確保する。ブロックあたりのパケット数Ｂｋは、インターリーブ時間Ｉ[sec] とデータレートＲ[Byte/sec]によって決まり、
【００６７】
Ｂｋ＝Ｒ・Ｉ／Ｎ／Ｃｗ[Packets/Block]
により求めることができる。
【００６８】
インターリーバーに入力されたデータは、まずＨＤＤ上のデータブロックの領域に順次書き込まれる。次に、書き込まれたデータを使って誤り訂正符号のパリティを求めてＨＤＤ上のパリティブロックの領域に書き込むことになるが、ここで誤り訂正符号化の方法を工夫し、またＨＤＤのランダムアクセス速度Ｔ[sec] の問題に対処する必要がある。
【００６９】
まず、復号の方法についてであるが、各データブロックおよびパリティブロックから同じ位置にある１バイト分のデータを計Ｃｗバイト分読み出して復号を行ない、得られたＤｓバイト分のデータをデータブロック（＃１〜Ｄｓ）の同一位置に１バイトずつ書き込むものとする。ただし、１バイトずつ読み出し・書き込み動作を行なった場合、一般にＨＤＤのアクセスタイムが大きいためデータの処理が間に合わない。
【００７０】
そこで、ＨＤＤ上の各ブロックからＲＡＭへある程度のパケットをまとめて転送し、このＲＡＭ上で復号処理を行なうことを考える。この処理を行なう場合、Ｄｗ回のランダムアクセスが行なわれることになるため、ＨＤＤのランダムアクセスタイムＴ、データレートＲとすると、Ｄｗ・Ｔ・Ｒ[Byte]以上のメモリ領域が必要となる。したがって、
【００７１】
Ｃ＞Ｒ・Ｔ・Ｃｗ[Byte]
なる容量ＣのＲＡＭが必要となる。このＲＡＭ上に各ブロックからＣ／Ｃｗ／Ｎ個のパケットを連続的に読み出し、ＲＡＭ上で復号処理を行ない、得られたデータをＨＤＤのデータブロック領域に転送する処理をＲ・Ｉ／Ｃ回繰り返せば復号が完了する。その後、ＨＤＤ上からデータを順次読み出して伝送すれば出力データの順序は入力データと変化せず、かつデインターリーブ効果のある復号ができる。
【００７２】
【発明の効果】
本発明によれば、入力データをデバイスに順次書き込み、該デバイスからメモリに前記データを順次転送し、前記メモリ上で前記データ入力順序とは別の順番のデータ列に対して誤り訂正符号化処理を行い、ここで得られた誤り訂正符号を前記デバイスに書き込み、前記入力データおよび前記誤り訂正符号を順次読み出し順番で送信する、また、受信した入力データおよび誤り訂正符号をメモリ上で前記データ受信順序とは別の順番のデータ列に対して誤り訂正符号復号処理を行い、ここで得られたデータをデバイスに書き込み、該デバイスから前記データを順次読み出し順番で読み出すので、ＨＤＤなど安価で大容量ではあるがランダムアクセスに向かないデバイスを利用して高速・大容量なインターリーバー、デインターリーバーを実現することができるとともにデータの並びをインターリーブせずに送受信することができ、効率的にビット誤りの訂正が行なえ、パケット誤り率の低減も図れ、かつ送出信号の同時モニタも行うことができる。
【００７３】
例えば、２１ＧＨｚ帯を利用した衛星放送のように、降雨による受信電界の減衰が著しい伝送路に、本発明を応用した超長周期のインターリーブを適用すれば、数十分にわたる降雨遮断が発生したとしても、降雨遮断によるビット誤りを前後数時間に渡って分散させることができるので、前記誤り訂正符号によって、効率的にビット誤りの訂正が行なえ、正常に受信できる確率を大幅に改善することができる。
【図面の簡単な説明】
【図１】本発明に係る送信装置および受信装置の一実施例を示すブロック図である。
【図２】一実施例のインターリーブ動作原理説明図である。
【図３】一実施例の送信側インターリーブの動作原理説明図である。
【図４】一実施例の受信側インターリーブの動作原理説明図である。
【図５】従来のＨＤＤをインターリーバー・デインターリーバーに利用した送受信装置を示すブロック図である。
【図６】従来のインターリーバーにおける書き込み方を示す図である。
【図７】従来のインターリーバーにおける読み出し方を示す図である。
【図８】従来のデインターリーバーにおける書き込み方を示す図である。
【図９】従来のデインターリーバーにおける読み出し方を示す図である。
【図１０】ＨＤＤ使用によるインターリーバー、デインターリーバーを利用した送受信装置を示すブロック図である。
【図１１】２段階インターリーブによる高速ＨＤＤインターリーバーを示す原理説明図である。
【図１２】連続的なビットエラーを伴って受信された信号の一例を示す図である。
【符号の説明】
１００  送信装置
１３０  ＨＤＤ
１４０  アドレス制御部
１５０  高速メモリ部
１６０  高速メモリアドレス制御部
１７０  外符号符号化部
１８０  内符号符号化部
１９０  デジタル変調部
２００  受信装置
２３０  ＨＤＤ
２４０  アドレス制御部
２５０  高速メモリ部
２６０  高速メモリアドレス制御部
２７０  外符号復号部
２８０  内符号復号部
２９０  デジタル復調部
３００  伝送路
４００  送信装置
４１０  外符号符号化部
４２０  インターリーバー
４３０  ＨＤＤ
４４０  アドレス制御部
４８０  内符号符号化部
４９０  デジタル変調部
５００  受信装置
５１０  外符号復号部
５２０  デインターリーバー
５３０  ＨＤＤ
５４０  アドレス制御部
５８０  内符号復号部
５９０  デジタル復調部
６００  伝送路
７００  送信装置
７１０  外符号符号化部
７２０  インターリーバー
７３０  ＨＤＤ
７４０  アドレス制御部
７５０  高速メモリ部
７６０  高速メモリアドレス制御部
７８０  内符号符号化部
７９０  デジタル変調部
８００  受信装置
８１０  外符号復号部
８２０  デインターリーバー
８３０  ＨＤＤ
８４０  アドレス制御部
８５０  高速メモリ部
８６０  高速メモリアドレス制御部
８８０  内符号復号部
８９０  デジタル復調部
９００  伝送路
【図１】
0004181315.tif 000003
【図２】
0004181315.tif 000004
【図３】
0004181315.tif 000005
【図４】
0004181315.tif 000006
【図５】
0004181315.tif 000007
【図６】
0004181315.tif 000008
【図７】
0004181315.tif 000009
【図８】
0004181315.tif 000010
【図９】
0004181315.tif 000011
【図１０】
0004181315.tif 000012
【図１１】
0004181315.tif 000013
【図１２】
0004181315.tif 000014