(57)【特許請求の範囲】
【請求項１】
第１抵抗値を有する第１抵抗素子と、
第２抵抗値を有し、前記第１抵抗素子と直列連結された第２抵抗素子とを含み、
前記第１抵抗値は温度に比例して変化し、前記第２抵抗値は温度に反比例して変化し、
前記第１抵抗素子は不純物濃度が低濃度のポリシリコンを含み、前記第２抵抗素子は不純物濃度が前記第１抵抗素子よりも高濃度のポリシリコンを含むことを特徴とする遅延回路。
【請求項２】
前記第１及び第２抵抗値の和は集積回路の温度の増加及び減少に関らず実質的に一定であることを特徴とする請求項１に記載の遅延回路。
【請求項３】
前記第１抵抗値と前記第２抵抗値との比は２：１であることを特徴とする請求項１に記載の遅延回路
【請求項４】
前記第１抵抗素子の抵抗変化率と前記第２抵抗素子の抵抗変化率との比は１：２であることを特徴とする請求項１に記載の遅延回路
【請求項５】
前記第１及び第２抵抗素子は第１及び第２抵抗器を含むことを特徴とする請求項１に記載の遅延回路。
【請求項６】
前記遅延回路は集積回路メモリ装置に含まれることを特徴とする請求項１に記載の遅延回路。
【請求項７】
フラッシュメモリ装置に組み込まれた遅延回路であって、
第１抵抗値を有する第１抵抗素子と、
第２抵抗値を有し、前記第１抵抗素子と直列連結された第２抵抗素子とを含み、
前記第１抵抗値は温度に比例して変化し、前記第２抵抗値は温度に反比例して変化し、
前記第１抵抗素子は前記フラッシュメモリ装置の浮遊ゲートを形成するための不純物濃度が低濃度ポリシリコンを含み、前記第２抵抗素子は前記フラッシュメモリ装置の制御ゲートを形成するための不純物濃度が高濃度ポリシリコンを含むことを特徴とする遅延回路。
【請求項８】
前記低濃度ポリシリコンは１×１０１６ｃｍ−３から１×１０１８ｃｍ−３までの不純物濃度を有し、前記高濃度ポリシリコンは１×１０２０ｃｍ−３の不純物濃度を有することを特徴とする請求項７に記載の遅延回路。
【請求項９】
入力信号を反転させるインバーターと、
前記インバーターの出力と内部ノードとの間に直列に連結される第１及び第２抵抗素子と、
前記内部ノードと接地電圧との間に連結されるキャパシタとを含み、前記第１抵抗素子の抵抗値は温度変化に比例して変化し、前記第２抵抗素子の抵抗値は温度変化に反比例して変化し、その結果として前記第１及び第２抵抗素子の抵抗値を合計した値は温度変化に無関係に実質的に一定に維持され、
前記第１抵抗素子は不純物濃度が低濃度のポリシリコンを含み、前記第２抵抗素子は不純物濃度が前記第１抵抗素子よりも高濃度のポリシリコンを含むことを特徴とする半導体集積回路装置。
【請求項１０】
前記第１抵抗素子の抵抗値と前記第２抵抗素子の抵抗値との比は２：１であることを特徴とする請求項９に記載の半導体集積回路装置。
【請求項１１】
前記第１抵抗素子の温度に対する抵抗変化率と前記第２抵抗素子の温度に対する抵抗変化率との比は１：２であることを特徴とする請求項９に記載の半導体集積回路装置。
【請求項１２】
前記内部ノードの電圧が所定のスレッショルド電圧に到達したか否かを検出する検出器を更に含み、前記検出器は前記内部ノードの電圧が前記所定のスレッショルド電圧に到達した時に前記入力信号に対して所定時間だけ遅延した出力信号を出力することを特徴とする請求項９に記載の半導体集積回路装置。
【請求項１３】
前記検出器は前記所定のスレッショルド電圧を有するインバーターを含むことを特徴とする請求項１２に記載の半導体集積回路装置。
【請求項１４】
入力信号を受け入れる入力端子と、
前記入力信号を反転させる第１インバーターと、
前記第１インバーターの出力と内部ノードとの間に直列連結される第１及び第２抵抗器と、
前記内部ノードと接地電圧との間に連結されたキャパシタと、
電源電圧と前記内部ノードとの間に連結され、前記入力信号により制御されるＰＭＯＳトランジスタと、
前記内部ノードの電圧が所定のスレッショルド電圧に到達したか否かを検出する検出器と、
前記検出器の出力信号と前記入力信号を受け入れて前記入力信号に対して所定時間程遅延された出力信号を出力する出力部とを含み、前記第１抵抗器の抵抗値は温度変化に比例して変化し、前記第２抵抗器の抵抗値は温度変化に反比例して変化し、
前記第１抵抗素子は不純物濃度が低濃度のポリシリコンを含み、前記第２抵抗素子は不純物濃度が前記第１抵抗素子よりも高濃度のポリシリコンを含むことを特徴とする遅延回路。
【請求項１５】
前記検出器は前記所定のスレッショルド電圧を有する第２インバーターを含むことを特徴とする請求項１４に記載の遅延回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置に関するものであり、より詳しくは入力信号を所定時間程遅延させる遅延回路に関するものである。
【０００２】
【従来の技術】
多様な理由（例えば、信号制御）により半導体集積回路装置には信号遅延回路又はパルス発生回路が使用されている。半導体集積回路装置において、そうしたパルス発生回路は遅延回路を用いて構成されている。一般的に、パルス信号の幅はパルス発生回路に含まれる遅延回路の遅延時間により決定される。所望のパルス幅を得るためには遅延回路の遅延時間が正確に制御されなければならない。そうした遅延回路の遅延時間は抵抗器（ｒｅｓｉｓｔｏｒ）とキャパシタ（ｃａｐａｃｉｔｏｒ）により決定される時定数（ｔｉｍｅ  ｃｏｎｓｔａｎｔ）を用いて制御される。半導体集積回路装置において、一般的に、抵抗器はポリシリコンで形成され、キャパシタはトランジスタのゲートキャパシタンスを用いて形成される。
【０００３】
よく知られたように、ゲートキャパシタンスがトランジスタのゲート酸化膜の厚さにより決定されるので、単位面積当たりキャパシタンスを所望通りに調整することは難しい。また、抵抗器が半導体集積回路装置を占有する面積と比較すると、キャパシタが半導体集積回路装置を占有する面積は相対的に広い。そうした理由で、寄生キャパシタンス（ｐａｒａｓｉｔｉｃ  ｃａｐａｃｉｔａｎｃｅ）を無視しうる値になるようにゲートキャパシタンスを決め、相対的に面抵抗（ｓｈｅｅｔ  ｒｅｓｉｓｔａｎｃｅ）を制御し易くしかもチップで占める面積が狭い抵抗器を用いて時定数を調整する。
【０００４】
しかしながら、ポリシリコン抵抗器は、工程変化、特に温度変化に非常に敏感なので、温度変化に関係なく一定した抵抗値を有するようにポリシリコン抵抗器を制御することは非常に難しい。ポリシリコン抵抗器の抵抗値を正確に（又は一定に）制御しにくいので、半導体集積回路装置に使用される信号を正確に制御することも非常に難しい。
【０００５】
【発明が解決しようとする課題】
本発明の目的は、温度が変化しても抵抗器の抵抗値を実質的に一定に維持する半導体集積回路装置を提供することである。
【０００６】
本発明の他の目的は、温度が変化されても信号遅延時間を実質的に一定に維持する半導体集積回路装置を提供することである。
【課題を解決するための手段】
前述した目的を達成するための本発明の特徴によると、半導体集積回路装置は、入力信号を反転させるインバーターと、インバーターの出力と内部ノードとの間に直列に連結される第１及び第２抵抗素子と、内部ノードと接地電圧との間に連結されるキャパシタと、内部ノードの電圧が所定のスレッショルド電圧に到達したか否かを検出する検出器とを含む。第１抵抗素子の抵抗値は温度変化に比例して変化し、第２抵抗素子の抵抗値は温度変化に反比例して変化する。ここで、第１抵抗素子の抵抗値と第２抵抗素子の抵抗値との比は２：１であり、又は、第１抵抗素子の温度に対する抵抗変化率と第２抵抗素子の温度に対する抵抗変化率との比は１：２である。検出器は、内部ノードの電圧が所定のスレッショルド電圧に到達した時に、入力信号に対して所定時間だけ遅延した出力信号を出力する。
【０００７】
本発明の他の特徴によると、遅延回路は入力信号を受け入れる入力端子と、入力信号を反転させる第１インバーターと、第１インバーターの出力と内部ノードとの間に直列連結される第１及び第２抵抗器と、内部ノードと接地電圧との間に連結されたキャパシタと、電源電圧と内部ノードとの間に連結され、入力信号により制御されるＰＭＯＳトランジスタと、内部ノードの電圧が所定のスレッショルド電圧に到達したか否かを検出する検出器と、検出器の出力信号と入力信号とを受け入れて入力信号に対して所定時間だけ遅延した出力信号を出力する出力部とを含む。第１抵抗器の抵抗値は温度変化に比例して変化し、第２抵抗器の抵抗値は温度変化に反比例して変化する。
【０００８】
【発明の実施の形態】
以下、本発明の望ましい実施形態を参照図面に基づいて詳細に説明する。本発明による半導体集積回路装置は、温度変化に関係なく実質的に一定した抵抗値を有する抵抗手段を含み、抵抗手段は、少なくとも二つのポリシリコン抵抗器から構成される。抵抗手段は、キャパシタの充電／放電経路上に連結されている。一つのポリシリコン抵抗器の抵抗値は温度が増加（又は減少）することにより増加（又は減少）し、反対に、他のポリシリコン抵抗器の抵抗値は温度が増加（又は減少）することにより減少（又は増加）する。温度が変化する時に２つのポリシリコン抵抗器の抵抗値は相補的に変化するので、２つのポリシリコン抵抗器の抵抗値を合計した値は温度変化以前の抵抗値と実質的に同一である。従って温度変化に関係なく抵抗手段の抵抗値は実質的に一定に維持されることができる。
【０００９】
図１は本発明の望ましい実施形態による半導体集積回路装置を示す回路である。図２は本発明の望ましい実施形態による半導体集積回路装置の各内部ノードの波形を示す波形図である。図３は温度が変化する時の図１に示された抵抗器１０４，１０６の抵抗変化を示す図面であり、図４は温度が変化しても図１に示された抵抗器１０４，１０６の抵抗値を合計した値が一定に維持されることを示す図面である。
【００１０】
先ず、図１を参照すると、本発明の望ましい実施形態の半導体集積回路装置１００は、入力信号ＩＮを所定の遅延時間程だけ遅延させる遅延回路（ｄｅｌａｙｃｉｒｃｕｉｔ）として構成されており、インバーター１０２，１１２，１１６、第１抵抗器１０４、第２抵抗器１０６、キャパシタ１０８、ＰＭＯＳトランジスタ１１０、そしてＮＡＮＤゲート１１４を含む。図１に示されたように、インバーター１０２は入力端子１２０を通じて入力信号ＩＮを受け入れ、入力された信号ＩＮを反転させる。抵抗器１０４，１０６はインバーター１０２の出力と内部ノードＮＤ１０との間に直列に連結されており、キャパシタ１０８は内部ノードＮＤ１０と接地電圧Ｖｓｓとの間に連結されている。この実施形態において、抵抗器１０４，１０６の各々はポリシリコンを用いて形成され、キャパシタ１０８はＭＯＳトランジスタのゲートキャパシタンスを用いて形成される。又、抵抗器１０４，１０６は半導体基板のアクティブ領域を用いて形成されてもよく、このような抵抗器はアクティブ抵抗器（ａｃｔｉｖｅ  ｒｅｓｉｓｔｏｒ）と呼ばれる。
【００１１】
続けて、図１を参照すると、ＰＭＯＳトランジスタ１１０は電源電圧Ｖｃｃと内部ノードＮＤ１０との間に連結され、入力端子１２０に印加される入力信号ＩＮによりターンオン／オフされる。インバーター１１２は内部ノードＮＤ１０，ＮＤ２０の間に連結され、ＮＡＮＤゲート１１４は入力信号ＩＮを受け入れるように連結された一入力端子と内部ノードＮＤ２０に連結された他の入力端子を有する。インバーター１１６はＮＡＮＤゲート１１４の出力と出力信号ＯＵＴとを出力するための出力端子１２２の間に連結されている。
【００１２】
回路動作において、入力信号ＩＮが接地電圧のローレベルである時、インバーター１０２のプルアップトランジスタ（図示せず）からの充電電流が抵抗器１０４，１０６を通じて内部ノードＮＤ１０に供給される。即ち、内部ノードＮＤ１０に連結されたキャパシタ１０８が充電される。インバーター１０２のプルアップトランジスタと抵抗器１０４，１０６は充電経路を形成する。これと同時に、ＰＭＯＳトランジスタ１１０がターンオンされることにより内部ノードＮＤ１０に連結されたキャパシタ１０８に充電電流が供給される。内部ノードＮＤ２０がローレベルに維持されるので、出力信号ＯＵＴはローレベルになる。
【００１３】
入力信号ＩＮがローレベルからハイレベルへ遷移することにより、インバーター１０２のプルアップトランジスタの代わりにプルダウントランジスタ（図示せず）がターンオンされる。これにより、キャパシタ１０８に充電された電荷が抵抗器１０４，１０６とインバーター１０２のプルダウントランジスタを通じて放電される。インバーター１０２のプルダウントランジスタと抵抗器１０４，１０６は放電経路を形成する。この際、キャパシタ１０８に充電された電荷が放電されるためにかかる時間Ｔは抵抗器１０４，１０６の抵抗値を合計した値とキャパシタ１０８のキャパシタンス値により決定される。キャパシタ１０８に充電された電荷が漸次的に放電されることにより内部ノードＮＤ１０の電圧が漸次的に接地電圧に向かって低くなる。内部ノードＮＤ１０の電圧がインバーター１１２のトリップ電圧（ｔｒｉｐ  ｖｏｌｔａｇｅ）まで低くなると、インバーター１１２の出力信号ＮＤ２０はローレベルからハイレベルへ遷移する。インバーター１１２の出力信号がローからハイへ遷移を有する時、ＮＡＮＤゲート１１４の出力信号はハイレベルからローレベルへ遷移する。入力信号ＩＮが約１０ｎｓ程遅延された後、出力信号ＯＵＴがローレベルからハイレベルへ遷移する。
【００１４】
よく知られたように、入力信号ＩＮの遅延時間は抵抗器１０４，１０６とキャパシタ１０８により決定される時定数（Ｔ＝ＲＣ，図２参照）に強くに依存する。抵抗器１０４，１０６とキャパシタ１０８により決定される時定数が大きければ大きい程、クロック入力信号ＩＮの遅延時間はより長くなる。逆に、抵抗器１０４，１０６とキャパシタ１０８により決定される時定数が小さければ小さい程、入力信号ＩＮの遅延時間はより短くなる。時定数を決定するための構成要素の中で抵抗器の抵抗値は温度変化により増加又は減少方向に変化する。これは時定数が温度変化により変化することを意味する。結果的に、入力信号ＩＮの遅延時間が温度変化により変化する。前述した遅延時間の変化は次のような回路構成を通じて防止されることができる。
【００１５】
図１で、第１抵抗器１０４は抵抗値が温度変化（ｔｅｍｐｅｒａｔｕｒｅ  ｖａｒｉａｔｉｏｎ）に比例して変化する特性を有し、逆に第２抵抗器１０６は抵抗値が温度変化に反比例して変化する特性を有する。即ち、図３に示されたように、温度変化に比例して変化する抵抗値を有する第１抵抗器１０４は−４５℃乃至８５℃の範囲内で約１５％の抵抗変化を示す。温度変化に反比例して変化する抵抗値を有する第２抵抗器１０６は−４５℃乃至８５℃の範囲内で約３０％の抵抗変化を示す。即ち、温度が変化する時、第１抵抗器１０４の抵抗変化率対第２抵抗器１０６の抵抗変化率の比は１：２である。こうした条件で、第１抵抗器１０４の抵抗値対第２抵抗器１０６の抵抗値の比率は２：１になる。例えば、入力信号ＩＮを１０ｎｓ程遅延させるためには、１００ＫΩの抵抗器と１００ｆＦのキャパシタが必要である。もし温度変化により抵抗値が変化すると、遅延回路の遅延時間もやはり変化する。相異なる抵抗変化特性を有する抵抗器１０４，１０６を抵抗変化率の逆数に相当する比率で使用することにより、温度変化に関係なく一定した抵抗値が得られることができる。例えば、第１抵抗器１０４は約６６．７ＫΩの抵抗値を有するように設定され、第２抵抗器１０６は約３３．３ＫΩの抵抗値を有するように設定される。
【００１６】
こうした条件で、第１抵抗器１０４の温度変化による抵抗値の変化は６６．７の１５％である１０の変化値を有し、第２抵抗器１０６の温度変化に対する抵抗値の変化は３３．３の３０％である１０の変化を有する。こうした条件で、図４に示されたように、温度変化に比例して変化する抵抗値を有する第１抵抗器１０４と温度変化に反比例して変化する抵抗値を有する第２抵抗器１０６を用いることにより温度変化に関係なく常に一定した抵抗値を得ることができる。これは温度変化に無関係に一定した遅延時間を得ることができることを意味する。遅延時間が一定するので、より精密にそしてより正確に信号を制御することが可能である。
【００１７】
図面には示されなかったが、本発明の遅延回路がパルス発生回路に使用されることはこの分野の通常的な知識を有する者にとって自明である。本発明の遅延回路は、例えばフローティングゲートトランジスタ（ｆｌｏａｔｉｎｇ  ｇａｔｅｔｒａｎｓｉｓｔｏｒ）を用いる半導体メモリ装置、即ち、フラッシュメモリ装置に使用されることができる。例えば、遅延回路は制御信号の動作タイミングを制御するための制御回路内に使用されることができる。メモリセルトランジスタとして、フローティングゲートトランジスタは、よく知られたように、ソース、ドレーン、浮遊ゲート（ｆｌｏａｔｉｎｇ  ｇａｔｅ）、そして制御ゲート（ｃｏｎｔｒｏｌ  ｇａｔｅ）を含む。一般的に、電荷を貯蔵するための浮遊ゲートは不純物濃度が低いポリシリコン（例えば、約１×１０１６〜１０１８ｃｍ−３程度の不純物濃度を有するポリシリコン）を用いて形成され、制御ゲートは不純物濃度が高いポリシリコン（例えば、約１０２０ｃｍ−３以上の不純物濃度を有するポリシリコン）を用いて形成されている。本発明の望ましい実施形態によれば、遅延回路の第１抵抗器１０４はフローティングゲートトランジスタの浮遊ゲートを形成するために使用される低濃度ポリシリコンで形成され、第２抵抗器１０６はフローティングゲートトランジスタの制御ゲートを形成するために使用される高濃度ポリシリコンで形成される。
以上で、本発明による回路の構成及び動作を前述した説明及び図面により示したが、これは例えば説明したことに過ぎなく、本発明の技術的思想及び範囲を逸脱しない範囲内で多様な変化及び変更が可能なことは勿論である。
【００１８】
【発明の効果】
前述したように、本発明によれば、相異なる温度特性を有する抵抗器を用いることにより温度による抵抗変化が補償される。こうした理由で、温度変化に関わらず実質的に一定した抵抗値を有するポリシリコン抵抗器を具現することができる。温度の変化に関わらず実質的に一定した抵抗値を維持することにより温度変化に影響を受けない遅延回路を具現することができる。従って、より精密にそしてより正確に信号を制御することが可能である。
【図面の簡単な説明】
【図１】本発明の望ましい実施形態による半導体集積回路装置の回路図である。
【図２】図１に示された半導体集積回路装置の各ノードの波形を示す波形図である。
【図３】温度が変化する時における図１に示された抵抗器の抵抗変化を示す図面である。
【図４】温度が変化しても図１に示された抵抗器の抵抗値を合計した値が実質的に一定に維持されることを示す図面である。
【符号の説明】
１００  半導体集積回路装置
１０２，１１２，１１６  インバーター
１０４，１０６  抵抗器
１０８  キャパシタ
１１０  ＰＭＯＳトランジスタ
１１４  ＮＡＮＤゲート
１２０  入力端子
１２２  出力端子
【図１】
0004055948.tif 000002
【図２】
0004055948.tif 000003
【図３】
0004055948.tif 000004
【図４】
0004055948.tif 000005