(57)【特許請求の範囲】
【請求項１】
電子装置であって、
電圧Ｖｉを提供する出力を有する電圧源、
負荷接続であって、該負荷接続は該負荷接続に結合された容量に依存する立上り時間を有する電圧Ｖｏを受けるもの、
前記電圧源の出力および前記負荷接続に結合されたセンサ回路であって、該センサ回路はＶｉおよびＶｏを検出しかつ（Ｖｉ−Ｖｏ）に関連する出力信号を提供するもの、
前記センサ回路の出力信号を受けかつ、該出力信号に応じて、Ｖｏが実質的にＶｉに等しくなるまで前記容量を充電する充電回路、そして
バッファおよびラッチを有するフィードバック回路であって、該バッファおよびラッチは前記センサ回路に結合されかつＶｏが実質的にＶｉに等しい場合に前記センサ回路を一時的に不作動としそれによって前記センサ回路がＶｉがターンオフされるまで（Ｖｉ−Ｖｏ）に応答しないようにするもの、
を具備することを特徴とする電子装置。
【請求項２】
前記電圧源の出力と前記容量の第１の端子との間に結合された抵抗を備え、前記容量の第２の端子は基準電位に結合されかつ前記容量の前記第１の端子は前記負荷接続に結合され、そして前記センサ回路はその入力を前記抵抗の両端から得ることを特徴とする請求項１に記載の電子装置。
【請求項３】
前記充電回路は電源線に結合された第１の端子、前記容量に結合された第２の端子および前記センサ回路の出力信号によって作動される制御端子を有する電流源を備え、Ｖｉ＞０に対し、前記電流源はＶｏが実質的にＶｉに等しくなるまで実質的に「オン」となりかつその後リセットされるまで「オフ」となることを特徴とする請求項２に記載の電子装置。
【請求項４】
前記センサ回路は不作動にされた後に前記ラッチがリセットされるまで不作動にされた状態に留まっていることを特徴とする請求項１に記載の装置。
【請求項５】
前記バッファは前記センサ回路の出力信号によってドライブされる電流源を備え、前記バッファの出力は前記ラッチに結合され、ＶｉがほぼＶｏに等しい場合かつ前記ラッチによって部分的に決定される遅延の後に、前記ラッチは遷移を行ない、該遷移は前記センサ回路にフィードバックされることを特徴とする請求項２に記載の電子装置。
【請求項６】
負荷接続に対し電圧Ｖｏを提供する高速立上りおよび低雑音回路であって、
電圧Ｖｉをその出力に生成する基準発生器、
前記基準発生器の出力と前記負荷接続との間に結合され前記電圧Ｖｏから高周波雑音を除去するためのフィルタであって、前記負荷接続には容量Ｃが存在するもの、
前記基準発生器の出力に結合された第１の入力端子および前記負荷接続に結合された第２の入力端子並びに出力を有するセンサ回路、そして
前記センサ回路の出力によって作動され、前記負荷接続を、Ｖｏ＜（Ｖｉ−Ｖｏｓ）である場合に第１の電位に結合し、かつＶｏ＞（Ｖｉ＋Ｖｏｓ´）である場合に第２の電位に結合するための充電回路であって、ＶｏｓおよびＶｏｓ´はＶｉよりも小さなオフセット電圧であるもの、
を具備することを特徴とする高速立上りおよび低雑音回路。
【請求項７】
さらに、Ｖｏが（Ｖｉ−Ｖｏｓ）＜Ｖｏ＜（Ｖｉ＋Ｖｏｓ´）の範囲に到達した後に前記充電回路を一時的に不作動とするためのフィードバック回路を具備することを特徴とする請求項６に記載の回路。
【請求項８】
前記電圧Ｖｏｓは５≦Ｖｏｓ≦１００ミリボルトの範囲内の値を有することを特徴とする請求項６に記載の回路。
【請求項９】
前記電圧Ｖｏｓは１０≦Ｖｏｓ≦７０ミリボルトの範囲内の値を有することを特徴とする請求項８に記載の回路。
【請求項１０】
前記フィルタは抵抗Ｒを備え、該抵抗Ｒは前記基準発生器の出力と前記負荷接続との間に結合されていることを特徴とする請求項６に記載の回路。
【請求項１１】
電圧Ｖｏをそのノードに提供する装置であって、
基準電圧Ｖｉを提供するための発生器回路、
前記発生器回路と前記ノードとの間に結合された抵抗Ｒおよび前記ノードに結合された容量Ｃを有し、前記電圧Ｖｏから高周波ノイズを除去するためのフィルタ、
ＤＣ電位接続と前記ノードとの間に結合された可変インピーダンス、
前記抵抗Ｒに結合された入力および出力を有する差動増幅器であって、前記出力は前記容量Ｃの急速な充電が前記抵抗Ｒに依存しないように前記可変インピーダンスを制御するもの、そして
前記差動増幅器の出力から入力信号を受けかつ前記差動増幅器の制御入力に結合された出力を有しＶｏがＶｉにほぼ等しい場合に前記可変インピーダンスをシャットオフしかつ、ある遅延の後に、さらなる電力消費を低減するために前記差動増幅器をシャットオフするためのフィードバック回路、
を具備することを特徴とする電圧Ｖｏをそのノードに提供するための装置。
【請求項１２】
前記フィードバック回路はラッチを備え、該ラッチは前記差動増幅器がアクティブ状態にある一方の安定状態と前記差動増幅器がシャットオフされる他方の安定状態の間で前記ラッチによって前記差動増幅器の制御入力に提供される信号に従ってトグルを行なうことを特徴とする請求項１１に記載の装置。
【請求項１３】
前記フィードバック回路はさらに前記可変インピーダンスと同様に前記差動増幅器によって駆動されかつ前記ラッチの「セット」端子にかつ負荷インピーダンスに結合されたカレントミラーを備え、Ｖｉ＞Ｖｏである場合に、前記ラッチの前記「セット」端子の電位は前記ラッチの出力が前記差動増幅器をアクティブ状態に維持するよう設定され、かつＶｏがＶｉにほぼ等しい場合に前記ラッチの前記「セット」端子の電位は前記ラッチがトグルするように設定され、それによって前記差動増幅器をシャットオフすることを特徴とする請求項１２に記載の装置。
【請求項１４】
電圧Ｖｏをそのノードに提供する装置であって、
電圧Ｖｉを提供するための電圧基準回路、
ローパスＲＣフィルタであって、該フィルタにおいて抵抗Ｒが前記内部電圧基準回路と前記ノードとの間に結合され、容量Ｃが前記ノードに結合されて電圧Ｖｏから高周波雑音を除去するもの、
ＤＣ電位と電圧Ｖｏを有する前記ノードの間に結合された可変電流源であって、該可変電流源はＶｏ＜Ｖｉ−Ｖｏｓ１である場合に前記容量Ｃを電圧Ｖｉに充電するための第１の部分、およびＶｏ＞Ｖｉ＋Ｖｏｓ２である場合に前記容量Ｃを放電するための第２の部分を有し、Ｖｏｓ１およびＶｏｓ２はゼロより大きいオフセット電圧であるもの、そして
前記抵抗Ｒに結合され前記可変電流源を駆動して前記容量Ｃの高速度の充電および放電が前記抵抗Ｒに依存しないように駆動を行なう差動増幅器、
を具備することを特徴とする電圧Ｖｏをそのノードに提供する装置。
【請求項１５】
前記電圧Ｖｏｓ１およびＶｏｓ２は約５ミリボルトより大きくかつ約１００ミリボルトより小さい値を有することを特徴とする請求項１４に記載の装置。
【請求項１６】
前記電圧Ｖｏｓ１およびＶｏｓ２は約１０ミリボルトより大きくかつ約７０ミリボルトより小さい値を有することを特徴とする請求項１５に記載の装置。
【請求項１７】
前記差動増幅器は前記第１の部分を駆動する第１の差動増幅器および前記第２の部分を駆動する第２の差動増幅器からなることを特徴とする請求項１４に記載の装置。
【請求項１８】
前記第１の差動増幅器の正入力は前記第２の差動増幅器の正入力に結合され、かつ前記第１の差動増幅器の負入力は前記第２の差動増幅器の負入力に結合されていることを特徴とする請求項１７に記載の装置。
【請求項１９】
電圧Ｖｏｓｔ＝Ｖｏｓ１＋Ｖｏｓ２は電圧Ｖｉの２％〜２０％の範囲にあることを特徴とする請求項１４に記載の装置。
【請求項２０】
電圧Ｖｏｓｔ＝Ｖｏｓ１＋Ｖｏｓ２は前記電圧Ｖｉの４％〜１０％の範囲にあることを特徴とする請求項１４に記載の装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は加速された立上り時間を有する電子回路に関する。
【０００２】
【従来の技術】
多くのアナログ回路はしばしばＲＣ時定数によって制御される長いスタートアップ時間を有する。１つの例が図１の従来技術の回路１０で示されている。回路１０は、一例として、値Ｃのフィルタ容量１２を備えた値Ｒの抵抗６を介して、他の要素の内で、負荷４（ＬＯＡＤ）に供給している電圧基準源２（Ｖ−ＲＥＦ．ＳＯＵＲＣＥ）を有する。負荷４はしばしばアナログ負荷である。
【０００３】
数多くの用途において、ノード８から負荷４の入力５に出現する電圧Ｖｏは非常に低いノイズを有することが望ましい。抵抗６および容量１２はローパスフィルタとして作用しソース２から出力３における電圧Ｖｉ上に存在するノイズを減衰する。抵抗６は電圧基準源またはソース２および負荷４を含む集積回路（ＩＣ）１１の境界（ｂｏｕｎｄａｒｙ）９内に好適に配置されるが、これは本質的なものではない。抵抗Ｒはソース２の内部インピーダンスを含むことができる。容量１２はノード８に結合された入力接続７および基準１３、例えば、グランド（ＧＮＤ）に結合された他のリードを有する。容量１２はその比較的大きな寸法のため通常ＩＣ１１の外部にあるが、これは本質的なことではない。
【０００４】
【発明が解決しようとする課題】
回路１０に関連するＲＣ時定数ＴＲＣはしばしば比較的大きくなることがあり、例えば、１０〜１０００ミリセカンドとなる。電圧ＶｏがＶｉがターンオンした後に安定化する時間ＴＳは通常約ＴＳ＝３×ＴＲＣである。多くの用途に対して、長い安定化時間は望ましくない。例えば、セルラ電話の動作はしばしばそれが１秒で多数回ウェイクアップしかつスリープに戻ることを必要とすることがある。ノード８および入力５における電圧Ｖｏが安定化するのに３０〜１００ミリセカンド待たなければならないことは大きな不利益である。そのような低速の応答時間はセルラ電話の性能に悪影響をおよぼす可能性がある。さらに、もし該電話がウェイクアップコマンドに対し十分迅速に応答できなければ、それはより長い期間の間ウェイク状態に留めておく必要があり、従って、電力消費およびバッテリ電流を増大させ、かつバッテリの再充電の間の動作時間を短くする。これは望ましくない。
【０００５】
従って、特にハイインピーダンスのソースと接続された場合またはノイズを低減するためにローパスフィルタが含まれている場合あるいは両方の場合に、高速のスタートアップ特性を備えた電子装置の絶えざる必要性がある。より高速のスタートアップは回路の複雑さを大きく加えることなく達成されかつ、もし可能であれば、電力消費を大幅に増大することなく達成されることが望ましい。
【０００６】
従って、この発明の目的は従来技術のこれらのおよび他の欠点および制限を、全体的にまたは部分的に、克服する特許請求の範囲に記載されたような電子装置を提供することにある。
【０００７】
【課題を解決するための手段】
本発明の一態様では、高速スタートアップ特性を備えた電子装置が提供され、該電子装置は、電圧Ｖｉを提供する出力を有する電圧源、負荷接続であって、該負荷接続は該負荷接続に結合された容量に依存する立上り時間を有する電圧Ｖｏを受けるもの、前記電圧源の出力および前記負荷接続に結合されたセンサ回路であって、該センサ回路はＶｉおよびＶｏを検出しかつ（Ｖｉ−Ｖｏ）に関連する出力信号を提供するもの、前記センサ回路の出力信号を受けかつ、該出力信号に応じて、Ｖｏが実質的にＶｉに等しくなるまで前記容量を充電する充電回路、そしてバッファおよびラッチを有するフィードバック回路であって、該バッファおよびラッチは前記センサ回路に結合されかつＶｏが実質的にＶｉに等しい場合に前記センサ回路を一時的に不作動としそれによって前記センサ回路がＶｉがターンオフした後まで（Ｖｉ−Ｖｏ）に応答しないようにするもの、を具備することを特徴とする。
【０００８】
さらに、前記電圧源の出力と前記容量の第１の端子との間に結合された抵抗を備え、前記容量の第２の端子は前記基準電位に結合されかつ前記容量の前記第１の端子は前記負荷接続に結合され、そして前記センサ回路はその出力を前記抵抗の両端から得るよう構成することもできる。
【０００９】
また、前記センサ回路は不作動にされた後に前記ラッチがリセットされるまで不作動にされた状態に留まっていると好都合である。
【００１０】
さらに、前記バッファは前記センサ回路の出力よってドライブされる第２の電流源を備え、前記バッファの出力は前記ラッチに結合され、ＶｉがほぼＶｏに等しい場合かつ前記ラッチによって部分的に決定される遅延の後に、前記ラッチは遷移を行ない、該遷移は前記増幅器にフィードバックされてそれを不作動にすることもできる。
【００１１】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態につき説明する。図面においては同じ要素を示すために同じ参照数字が使用されておりかつ類似のまたは関連する要素を示すためにプライム符号または二重プライム符号を付した参照数字が使用されている。
【００１２】
図２〜図５において容量１２は説明の都合上「フィルタ」容量として示されているが、当業者は本明細書の開示に基づき容量１２は任意の所望の目的に使用できることを理解するであろう。重要なことは負荷４の入力５におけるＶｏの値が容量１２の電荷に依存することである。
【００１３】
図２は、本発明の１実施形態に係わるシステム１９の単純化したブロック回路図である。システム１９は好適に回路２１および容量１２を具備する。回路２１は好ましくは集積回路である。容量１２はＩＣ２１の内部または外部にあるものとすることができる。システム１９は集積された要素のみならず別個の構成要素とすることができ、すなわち、より都合がよいがそれは集積される必要はない。回路２１は好ましくは、図１における、Ｖｉを提供する電圧基準源またはソース２およびＶｏを受ける負荷４に加えて、センサエレメント２０、センス回路または検知回路２２および充電回路２４を含む。センサエレメント２０は直列抵抗６を具備するものとして示されているが、検知回路２２にＶｉおよびＶｏを提供しかつ容量１２に連続する充電経路を提供する任意の他の手段も使用できる。
【００１４】
説明の目的で、電圧Ｖｉの立上り時間はＴＲＣに対して無視することができかつ、図２〜図５に示される変更なしでは、電圧Ｖｏの立上り時間は実質的に、それぞれ、値ＲおよびＣを有する抵抗６および容量１２の時定数ＴＲＣによって決定されるものと仮定する。通常、容量１２は同じノードに接続される他のエレメントの入力容量と比較して大きいから、それらの入力容量は無視できるが、これは本質的なことではなく、それはそれらの入力容量は単に容量１２に加わるだけであるためである。
【００１５】
センサ回路２２は好ましくは図２に示されるようにセンサエレメント２０のノード３′，８に結合された入力１４１，１４２および１５１，１５２を有する差動増幅器（例えば、ｏｐアンプ）１４，１５を具備する。増幅器１４，１５はゼロボルトより大きな所定の電圧オフセット（Ｖｏｓ）を有する。Ｖｏｓは通常５≦Ｖｏｓ≦１００ミリボルトの範囲にあり、より好適には１０≦Ｖｏｓ≦７０の範囲にあり、かつ好ましくは約５０ミリボルトであるが、Ｖｏｓ＞０のより大きなまたはより小さな値も使用できる。言い換えれば、ＶｏｓはＶｉの１パーセント〜１０パーセントの範囲に、より好ましくはＶｉの約２パーセント〜５パーセントの範囲にあるべきである。前記ウインドウは従ってこれらの値のほぼ２倍の範囲を有する。
【００１６】
前記オフセット量は回路２１を製造するために使用される製造プロセスから予期される最大の変動、およびＶｉ上に存在することが予期されるノイズの量を考慮するために選択される。Ｖｏｓはすべてのアクティブまたは活性状態のもとでゼロより大きく従って電流源１６，１７が同時に共にオンにならないことが重要であり、それはこのことが導体２６，２８の間に直接大きな電流が流れるようにするからである。増幅器１４，１５のＶｏｓはほぼ等しいことが都合がよいが、これは必須のことではない。
【００１７】
増幅器１４，１５の出力１４３，１５３はそれぞれ充電回路２４の可変電流源１６，１７の制御入力１６１，１７１に結合されている。電流源１６，１７の主電流端子１６２，１７２はそれぞれ電源導体２６，２８上のＤＣ電圧（例えば、ＶＤＤ，ＶＳＳ）に結合される。電流源１６，１７の第２の主電流端子１６３，１７３は共通ノード１８に結合されている。共通ノード１８はノード８および３′を介してソース２の出力３に、かつノード１８′を介して負荷４の入力５および容量１２の入力７に結合されている。
【００１８】
センサ回路２２は入力１４１，１５１を介してセンサエレメント２０からＶｉを受ける。それはまた入力１４２，１５２を介してセンサエレメント２０からＶｏを受ける。従って、出力１４３，１５３および入力１６１，１７１上に出現する信号は電圧差（Ｖｉ−Ｖｏ）に依存する。
【００１９】
図３は、図２のシステム１９に対応する回路２９の単純化した電気回路図であり、さらに詳細を示しているが、負荷４または容量１２は示されていない。図３に示されるように結合されたトランジスタ３０〜４８はこの例では図２のブロック図を実施するために使用される。図３において、Ｖｉ：＝（ＶＤＤ−ＶＳＳ）／２でありかつ実質的に等しい抵抗として機能するトランジスタ３０，３１により発生される。これは制限的なものではなくかつＶｉの任意の供給源またはソースを使用できる。図２および図３の回路の動作は以下の制限的でない例によって説明される。注記しない限り、パラメータＶｉ，Ｖｏおよび数学的操作Ｖｉ−Ｖｏ、その他、は大きさ（ｍａｇｎｉｔｕｄｅｓ）に言及している。記号“：＝”は言及される量またはパラメータが実質的に等しいことを示すために使用されている。
【００２０】
（ＶＤＤ−ＶＳＳ）：＝２．７ボルト、かつＶｉ：＝１．３５ボルトでありその上に約１００ミリボルトのピーク−ピーク（ＰＰ）ノイズが重畳されているものと仮定する。その場合、センサ回路２２のｏｐアンプ１４，１５のオフセット電圧は各々約５０ミリボルトにセットされる。これは：＝１００ミリボルトの動作ウインドウを提供する。図３の（ＶＤＤ−ＶＳＳ）が０から：＝２．７ボルトへと上昇されたとき、Ｖｉは：＝１．３５ボルトになるが、Ｖｏは依然として：＝０ボルトにあり、それは容量１２はまだ充電されていないからである。（Ｖｉ−Ｖｏ）が抵抗６にわたりかつｏｐアンプ１４，１５の入力１４１，１４２および１５１，１５２の間に現れる。ｏｐアンプ１４，１５は、この入力状態に対しては、増幅器出力１４３，１５３上にかつ可変電流源入力１６１，１７１上に現れる信号の極性が可変電流源１６をターンオンしかつ容量１２を充電し始めるようになるものとなる。充電時定数は抵抗６の値Ｒに依存せずかつ電流源１６の内部インピーダンスを低減することにより希望に応じて短くすることができる。
【００２１】
容量１２が充電するに応じて、Ｖｏは増大しかつＶｉ＝Ｖｏは低減する。Ｖｏｓ１４が増幅器１６のオフセット電圧であるものとし、（Ｖｉ＝Ｖｏ）：＝Ｖｏｓ１４である場合、増幅器１４は電流源１６をターンオフし、従って充電回路２４を介する充電は停止しかつ残りの充電が抵抗６を介して行われる。可変電流源１６は、Ｖｏ≧Ｖｉ−Ｖｏｓ１４が満たされる限りオフに留まっている。Ｖｏｓ１５が増幅器１５のオフセット電圧であるものとし、ＶｏがＶｉ＋Ｖｏｓ１５を超えれば、増幅器１５は可変電流源１７をターンオンし、かつＶｏ：＝Ｖｉ＋Ｖｏｓ１５となるまで電荷を容量１２から排出する。従って、図２〜図３の構成の動作は両面のまたは２倍の側面を有し（ｄｏｕｂｌｅ  ｓｉｄｅｄ）、すなわち、それは、Ｒの値とは独立に、より高速の充電およびより高速の放電の双方を提供し、従ってＶｏは動作範囲または電圧「ウインドウ」（Ｖｉ−Ｖｏｓ１４）≦（Ｖｏ）≦（Ｖｉ＋Ｖｏｓ１５）の範囲内に留まっている。Ｖｏｓ１４：＝Ｖｏｓ１５：＝５０ミリボルトである場合、動作ウインドウは約１００ミリボルトである。
【００２２】
Ｖｉにおけるノイズ成分はローパスＲＣフィルタによって減衰される。さらに、増幅器１４，１５を低周波増幅器であるように設計することにより、増幅器１４，１５のカットオフ周波数を超えるＶｉ上のいずれの高速トランジェントまたは高周波ノイズも増幅器１４，１５を通って伝搬せずかつ効果的に減衰される。
【００２３】
図３の回路２９は同じ値のＴＲＣに対してシュミレートされかつ図１の回路と比較された。Ｃはほぼ０．１マイクロファラッドであった。Ｖｏに対するセットリング時間は約３０００ミリセカンドから約１５ミリセカンドに低減された。容量のこの値は１．３５ボルトの公称のＶｉ値の上に乗っている１００ミリボルトのＲＭＳ（５００ミリボルトＰＰ）電源ノイズを満足に減衰するのに十分なものであり、図２〜図３のスピードアップ回路の付加はローパスフィルタの動作と大きく干渉しないことを示している。
【００２４】
図２〜図３のスピードアップ回路は非常に有用である。それは集積回路全体に不当な複雑さを加えることなく実質的にＶｏのセットリング時間を低減する。さらに、電流源１６，１７は所望のレベルに近くなるようＶｏを迅速に引き上げまたは引き下げることが必要な場合にのみ作動する。Ｖｉ：＝０であるかまたはＶｉ＞０およびＶｏ：＝Ｖｉであるスタンバイ状態では、充電回路２４は電力を消費しない。電流源１６，１７は（オンである場合）スピードアップ回路における電力の最大のユーザの内にあるから、Ｖｏのターンオンおよびターンオフを加速するのに必要な場合を除きそれらをターンオフすることは大きな利点である。これは増幅器１４，１５において提供されるオフセットによって達成されこれはＶｏ：＝Ｖｉ±Ｖｏｓである場合に電流源１６，１７がオフ状態にあることを保証する。
【００２５】
しかしながら、増幅器１４，１５は連続的に動作する。すべての注意がシステムの電力消費を最小にすることに向けられるべきバッテリ給電の用途においては、これは不都合となる。また、増幅器１４，１５のためにかなりのオフセット電圧を有することが必要なことはＶｏの精密な値を得ることがそれが必要な場合に困難にされる。これはしばしば、例えば、Ｖｉを生成しているソース２がＶｏが正確に再現されなければならないバンドギャップ電圧基準である場合に当てはまる。
【００２６】
図４〜図５に示される構成は図２〜図３の構成の制約がどのようにして避けられるかを示す。図４は、過充電が避けられかつさらに電力を節約するため高速充電が完了した後に充電回路のみならずセンサ回路も自動的にターンオフされる単純化した回路図である。図５は図４と類似しているが、本発明のさらに別の実施形態に係わるものである。図４〜図５においては、プライム符号を付した参照数字２０′，２２′，２２′′，２４′，２４′′によって示される点線の外形線は図２の回路部分２０，２２，２４と同様のまたは関連する機能を提供するが、細部においておよび結果において異なってもよい、要素の組合せを示すために設けられている。
【００２７】
説明の簡略化のため、図４および図５の回路は単一サイドの高速充電回路であり、すなわち、それらはＶｏ：＝ＶｉまでＶｏ＜Ｖｉに対して容量１２の充電を加速する。図２〜図３のダブルサイド回路はＶｏ＜Ｖｉ−Ｖｏｓである場合に充電をかつＶｏ＞Ｖｉ＋Ｖｏｓである場合に放電を共に加速する。当業者は本明細書の開示に基づきもし望むならばダブルサイド動作を提供するために図４〜図５の回路をどのように変更すべきかを理解するであろう。
【００２８】
次に図４を参照すると、高速充電システム５０はＶｉを生成する電圧基準源２、および、図１〜図２の場合のようにＶｏを受ける負荷４および値Ｃの容量１２を備えている。説明の便宜上、各要素は集積回路５１の境界内に含まれるものとして図示されているが、これは本質的なことではない。抵抗６′および容量１２はノイズ減衰ＲＣフィルタを形成しかつ図１の回路１０および図２の回路１９と同様にして回路５０の固有のＲＣ時定数ＴＲＣを作成する。
【００２９】
電圧Ｖｉはソース２がアクティブである場合にノード３′に現れる。ソース２は絶えずパワーアップすることができかつその出力電圧は、例えば、直列スイッチ（図示せず）に印加される「ウェイクアップ」または「スリープ」信号によってノード３に対して印加されまたはノード３から切断される。あるいは、ソース２はシステム全体の他の部分（図示せず）によって提供されるそのような「ウェイクアップ」または「スリープ」信号に応答してターンオンおよびターンオフすることができる。いずれの構成も有用でありかつ本発明にとっては些細なことである。説明の目的でＶｉの立上り時間はＴＲＣと比較して無視することができかつシステムの「ウェイクアップ」信号または同等物に応じて行われるものと仮定する。
【００３０】
説明の目的で、かつ制限的な意味ではなく、ソース２は伝統的なバンドギャップ基準電圧源であるものと仮定されかつアナログ負荷４は低雑音アナログ−デジタル変換器（ＡＤＣ）であるものと仮定するが、ソース２および負荷４として数多くの他の要素を使用することができる。容量１２はＩＣ５１の内部にあっても外部にあってもよいが、多くの場合、その物理的サイズのため外部にある。回路５１に示された要素はＩＣの内部にあることが望ましいが、これも必須のことではない。
【００３１】
センサエレメント２０′は図２のエレメント２０と同様のものでありかつ便宜的には値Ｒを有する抵抗６′によって提供される。システム５０のセンサ回路２２′はセンサエレメント２０′のそれぞれノード８，３′に結合された入力５２１，５２２を有する差動増幅器５２を具備する。センサ回路２２′の出力５２３は充電回路２４′の入力５４１にかつバッファ回路６３の入力５６１に結合されている。
【００３２】
増幅器５２は好ましくは非常に低いまたはゼロのオフセット電圧を備えたｏｐアンプである。該オフセット電圧は合理的に得ることができるほど小さくすべきであり、例えば、望ましくは１０ミリボルト以下であり、好適には５ミリボルト以下でありかつ好ましくは約１ミリボルトより小さくされる。システム１９の構成と異なり、所定のオフセット電圧を提供する必要はなくかつ増幅器５２のオフセット電圧はゼロとすることができる。オフセット補償構成は技術的によく知られている。増幅器５２はさらに他の制御入力５２４を有しその機能はラッチ５８に関連して説明する。
【００３３】
増幅器５２の出力５２３は第１の可変電流源５４、例えば、トランジスタの制御入力５４１に結合されている。この例では、トランジスタ５４はＰ型ＭＯＳＦＥＴであるが、他のトランジスタ形式もまた必要な相対的極性を考慮して使用することができる。第１の電流源５４の第１の電源端子５４２はＤＣ電源導体または接続部５３に結合されている。電流源５４の第２の電源端子５４３はノード５５を介して容量１２の入力接続７に結合されている。ノード５５はまたノード８、ノード５７および負荷４の入力端子５に結合されている。
【００３４】
増幅器５２の出力５２３はまた第２の可変電流源５６、例えば、トランジスタの制御入力５６１に結合されている。この例では、トランジスタ５６はＰ型ＭＯＳＦＥＴであるが他のトランジスタ形式もまた必要な相対的極性を考慮して使用することができる。第２の電流源５６の第１の電源端子５６２はＤＣ電源導体または接続部５３、例えば、ＶＤＤまたはＶＣＣに結合されている。第２の電流源５６の第２の電源端子５６３はノード５９を介して電流源６０に結合され、該電流源６０は次に基準電位６１、例えば、ＧＮＤに結合されている。
【００３５】
ノード５９はまたラッチ５８のセット入力＿Ｓ「Ｓバー（Ｓ−ｂａｒ）」５８１に結合されている。なお、ここで「Ｓバー」の記号の下線部は文字Ｓの下にあるべきであるが、印字の都合上ここでは文字Ｓの前に配置している。ラッチ５８はリセット（ＲＳ）入力５８２およびＱ出力５８３を有する。ラッチ５８は便宜的にはセット／リセットフリップフロップである。Ｑ出力５８３は出力６２にかつ増幅器５２の制御入力５２４に結合されている。電流源またはインピーダンス６０は能動ソース（ａｃｔｉｖｅ  ｓｏｕｒｃｅ）または受動インピーダンス（ｐａｓｓｉｖｅ  ｉｍｐｅｄａｎｃｅ）とすることができ、これはその機能は装置５６がシャットオフした後にノード５９を基準６１の電位に引くことであるためである。能動電流源が好ましい。その制御入力が固定バイアスに接続されたトランジスタが適切である。
【００３６】
可変電流源５４，５６はそれらの制御入力５４１，５６１が共通に接続されかつそれらの第１の電源端子５４２，５６２が共通に電源導体５３に接続されている。それらはカレントミラーとして機能する。装置５６に流れる電流は装置５４に流れる電流に反映し、すなわち、等しいかあるいは比例する。電流比は装置またはデバイスのアクティブ領域の比率に依存する。これは本発明の重要な観点である。図４の回路の動作につき制限的でない例によって説明する。
【００３７】
Ｖｉが印加されたとき（例えば、時間＝０において）、フィルタ容量１２は始めに放電され（すなわち、Ｖｏ：＝０）かつノード８はゼロボルトであり、従って（Ｖｉ−Ｖｏ）はその最大値（Ｖｉ−Ｖｏ）ＭＡＸを有する。Ｖｉは抵抗６′の両端にかつ増幅器５２の入力５２１，５２２の間に現れる。増幅器５２の出力５２３がロー、例えば、：＝０ボルトにある場合は、電流源５４はターン「オン」し、すなわち、低インピーダンス状態に変化する。トランジスタ５６もまたターン「オン」する。電源導体５３からトランジスタ５４を通って流れる電流は急速に容量１２を充電する。容量１２の入力７および負荷４の入力５における電圧Ｖｏは急速に立上る。
【００３８】
電流源５２の内部インピーダンスＲ′はローパスフィルタの抵抗６′の値Ｒよりずっと小さく作ることができ、従って容量１２と組合せた充電回路２４′の時定数Ｒ′Ｃは図１のＲＣ時定数よりずっと小さく、すなわちＲ′Ｃ＜＜ＲＣである。従って、Ｖｏは図４〜図５の構成によれば図１の回路による場合よりもずっと迅速に立上る。
【００３９】
上で述べたように、増幅器５２の出力信号はまた装置５６の制御入力５６１に印加され、それによって該装置を装置５４と同時に低インピーダンス状態にする。これはラッチ５８の＿Ｓ入力５８１をハイに、すなわち、電源導体５３の電圧にまたはその近くに移行させる。電源導体５３と基準６１との間の電圧差の大部分は電流源６０、例えば、抵抗または比較的高いインピーダンスモードで動作しているトランジスタ、にわたって（ａｃｒｏｓｓ）現れる。
【００４０】
（Ｖｉ−Ｖｏ）がゼロボルトに接近したとき、増幅器５２の出力は、例えば、電源導体５３の電圧に向かって立上る。可変電流源５２はＶｏ：＝Ｖｉである場合に（ゼロオフセットを想定）シャットオフする。これは特に電圧Ｖｉが基準電圧でありかつＶｏが実質的に同じ値をもつよう制御されなければならない場合に望ましい特徴である。しかしながら、当業者は本明細書の開示に基づきオフセットを与えることができることを理解し、すなわち、Ｖｏは値（Ｖｉ−Δ）をもつことができ、この場合Δは所定の量であり、かつ条件（Ｖｉ−Ｖｏ）：＝０またはＶｉ：＝ＶｏはΔのゼロでない値に対して（Ｖｉ−Ｖｏ）：＝Δの場合を含むことを意図している。しかしながら、ＶｏがＶｉに等しい正確な基準電位となることを意図する場合は、Δはゼロとすることが好ましい。図４〜図５に示された本発明の実施形態の特徴はそれがΔまたはＶｏｓがゼロに等しい場合でも低減された電力消費を提供することである。
【００４１】
もし負荷４によって提供される進行中の電流消費が十分小さければ、増幅器５２および電流源５４，５６を不作動とすることによりシステムの進行中のまたはスタンバイ電流消費を低減することが望ましい。これはフィードバックバッファ回路６３およびラッチ５８によって達成される。バッファ回路６３は電流源５６，６０を含む。ラッチ５８は増幅器５２の制御入力５２４に結合し戻される。
【００４２】
容量１２が充電している間に、増幅器５２からの信号は、それが電流源５４をターンオンするのと同様の方法で、電流源５６をターンオンする。オン状態においては、装置５６のインピーダンスは電流源６０のインピーダンスと比較して小さく、ラッチ５８の＿Ｓ入力５８１をハイに引く（例えば、電源導体５３の電位のしきい値内で）。Ｖｏ：＝Ｖｉである場合、増幅器５２の出力はハイに移行しかつ装置５６はシャットオフし、すなわち、ハイインピーダンス状態をとる。電流源６０は次にノード５９を基準６１（例えば、ＧＮＤ）に引き、それによって＿Ｓ入力５８１をトグルする。
【００４３】
ラッチ５８に関連するスイッチング遅延が状態を変えた後、Ｑ出力５８３はハイに移行する。ラッチ５８の出力５８３は増幅器５２の制御入力５２４に結合されている。増幅器５２の入力５２４上の制御信号は増幅器をアクティブまたはインアクティブにし、すなわち、それをターン「オン」または「オフ」とする。＿Ｓがローに移行したことに応じてＱが状態を変えたとき、増幅器５２はターンオフされかつインアクティブとなり、したがってそれは大きな電力を消費しない。ラッチ５８からのＱ出力は、任意選択的に、回路５１の出力６２に結合され、そこでＶｏが安定でありかつ利用可能であることのシステムの残り（図示せず）へのインジケータまたは指示部として利用できるようになる。これは特に有用であり、それはＱ信号の大きさはＶｏの大きさに独立であり、かつしたがってシステムの残りのための論理スイッチングレベルとしてより都合がよいからである。ラッチ５８はＶｏ：＝Ｖｉとなるまで増幅器５２をオフにトグルしない。増幅器５２がインアクティブである場合、ノード５５，８，５７および端子５，７は、Ｖｉ＞０である限り、抵抗６′によってＶｏ：＝Ｖｉに維持される。
【００４４】
図４の構成はシングルエンデッド（ｓｉｎｇｌｅ  ｅｎｄｅｄ）システムであり、すなわち、それは加速された充電を提供するが加速された放電を提供しない。これは大部分の状況において適切なことである。
【００４５】
システム全体の通常の動作においては、ソース２が「ゴートゥスリープ（ｇｏ−ｔｏ−ｓｌｅｅｐ）」信号によって不活性にされた場合（例えば、Ｖｉが除去されたかまたはゼロにセットされた場合）、Ｖｏはゼロに移行する。ノード５５は負荷４の入力インピーダンスおよび増幅器５２の出力インピーダンスによってプルダウンされる。大抵の場合、これは充分なものである。しかしながら、Ｖｏのより迅速な減衰が望まれる場合は、当業者はアクティブプルダウンを含めることができ、例えば、Ｖｉによってドライブすることができ、したがってＶｉ＞０である場合、プルダウンがオフになりかつＶｉ：＝０である場合、プルダウンはオンに移行するようにできることを理解するであろう。もし、あるいは、増幅器５２がＶｉ：＝０でありかつＶｏが依然としてハイである場合に依然としてアクティブであれば、それは充電回路２４′をターンオンせず、その理由は「アウェイク（ａｗａｋｅ）」状態Ｖｉ＞０と比較してＶｉ−Ｖｏが反対極性を有するためである。もし増幅器５２が、例えば、それがラッチ５８によってターンオフされたためインアクティブであれば、それは入力に応答せずかつＶｉ：＝０はそれに影響を与えない。
【００４６】
増幅器５２および電流源５４，５６はアナログ要素であり、すなわち、それらの出力（飽和まで）はそれらの入力の連続的な関数でありかつそれらは一般にヒステリシスを持たず、一方ラッチ５８はデジタル要素であり、すなわち、それは準安定中間状態なしに安定状態の間をトグルしかつ一般にいくらかのヒステリシスを示す。本発明の卓越した性能は部分的にはアナログ要素（例えば、センサ回路２２′）を制御するためにフィードバック経路におけるデジタル要素（例えば、ラッチ５８）をドライブするためにアナログ要素（フィードバックバッファ６３）を使用することから生じる。
【００４７】
増幅器５２の入力５２４は増幅器５２をディスエーブルしまたはイネーブルするよう作用する入力とすることができ、あるいはそれは増幅器５２に電力を供給する電源端子とすることができる。両方の手法は用語「制御入力」５２４に含まれることを意図している。当業者は、本明細書の説明に基づき、所望の方法で制御入力５２４に対し適切な極性の信号を提供するためにどのように構成すべきかを理解するであろう。
【００４８】
本発明のさらに他の特徴はラッチ５８を制御するためにバッファ回路６３を使用することである。バッファ回路６３はカレントミラー装置５６および電流源６０を具備する。それはラッチ５８のスイッチングが１２上に現われるものと異なる電圧レベルによって制御できるようにする。増幅器５２が時期尚早に、すなわち、Ｖｏ＝Ｖｉの前にターンオフしないことおよびシステムは安定でありかつ何らの不確定の（ｉｎｄｅｔｅｒｍｉｎａｔｅ）状態を持たないことが保証できる。
【００４９】
増幅器５２は望ましくは条件Ｖｉ：＝Ｖｏが達成された後に、時間ガードバンドを持つように、所定の期間の間アクティブ状態に維持される。これはＶｏが安定になりおよび／またはノード５９がラッチ５８のためのスイッチング電位に到達するために要求される時間、に加えてラッチ遅延それ自身および増幅器５２に固有のターンオフ遅延の合計である。さらに、これを達成するためバイステーブルまたは２安定ラッチを使用することにより、特にＣＭＯＳから構成されたものを使用することにより、いったんラッチのスイッチングが行なわれかつ回路２２′（例えば、増幅器５２）がターンオフすれば高速充電回路７１から何らの大きな電力消費もない。回路２４′および６３の電流経路もまたオフである。
【００５０】
いったんラッチ５８がトグルされかつ増幅器５２をターンオフすると、ラッチ５８、増幅器５２、回路２４′および回路６３はインアクティブ状態に留まる。それらは任意の所望の期間、通常少なくともＶｏの値が有効であることが望まれる期間、の間その状態に留まることができる。この最小時間はプリセット可能でありまたはプログラム可能でありまたは可変である。ラッチ５８は所定の時間の後に自動的にリセットされるようにすることができ、あるいはある可変遅延の後に、信号をＲＳ入力５８２に印加することによりリセットされるようにすることができる。
【００５１】
好ましい実施形態では、増幅器５２はリセット信号をラッチ５８のＲＳ入力５８２に印加することにより再活性化され（ｒｅａｃｔｉｖａｔｅｄ）、それによってＱ出力５８３がトグルし戻されかつ増幅器５２の制御入力５２４が「アクティブ」状態へとリセットされる。この時点で、回路５０は再武装され（ｒｅ−ａｒｍｅｄ）かつすでに述べたように動作する用意ができる。増幅器５２の再活性化は通常Ｖｉがゼロに戻った後の任意の時間に行なうことができるが、電圧基準（例えば、ソース２）がシステムの残り（図示せず）から「ウェイクアップ」信号を受信する直前にまたは同時に増幅器５２をリセットすることが望ましい。これはＲＳ入力５８２がＶｉがハイに移行するときにまたはその直前に（例えば、ウェイクアップ信号により）トグルされることを意味する。このようにして、増幅器５２は容量１２の充電をスピードアップするためにそれが活性化されることが必須の場合にのみアクティブとされ他の場合にはアクティブにされない。これはスタンバイ電力消費を最小にする。
【００５２】
図４の回路５０は図１の回路１０と比較して、Ｃ＝０．３マイクロファラッドおよびＲＣ＝１０ｍｓで、シミュレーションにより試験された。回路１０のセットリング時間Ｔｓはほぼ３×ＲＣ＝３０ミリセカンドである。ＲおよびＣの同じ値に対する回路５０のセットリング時間は約０．５ミリセカンドである。したがって、安定なＶｏの時間−利用可能性は点線アウトライン７１内に示された加速要素の使用によって約３０／０．５＝６０倍だけ改善されている。これは非常に大きなものでありかつ非常に有用な改善である。
【００５３】
図５は、図４と同様のものであるが、容量１２を充電するためのスイッチとしてＮ型ＭＯＳＦＥＴを使用するさらに別の実施形態の単純化した電気回路図である。図４および図５における同じ要素のために同じ参照番号が使用されかつ類似の要素を示すためにプライム符号またはダブルプライム符号を付した番号が使用されている。
【００５４】
図５の回路は、増幅器５２′の入力５２１′，５２２′がノード３′，８に関して反転されておりかつ増幅器５２′の出力５２３′が可変インピーダンスまたは電流源７６の入力７８に結合されている点において、図４のものと異なっている。可変インピーダンス７６は好ましくはＮ型ＯＭＳＦＥＴであるが、他の型の装置も使用できる。可変インピーダンス７６の電流端子８０，８２はそれぞれ負荷装置５４′およびノード５５′に結合されている。負荷装置５４′は望ましくはＰ型ＭＯＳＦＥＴであり、その入力５４１′はそれ自身の電源端子の１つ、例えば、５４２′に接続されている。異なるトランジスタタイプおよび増幅器の入力／出力に関連する極性の相違以外は、回路５０′は回路５０と実質的に同様に機能する。
【００５５】
本発明の一実施形態では、負荷接続に対して基準電圧Ｖｏを提供するための高速立上り時間、低雑音回路が提供され、該回路は、その出力に電圧Ｖｉを生成する電圧基準発生器、前記基準発生器出力と負荷接続との間に結合されＶｏから高周波ノイズを除去するためのフィルタであって、前記負荷接続に容量Ｃが見られるもの、前記基準発生器出力に結合された第１の入力端子および前記負荷接続に結合された第２の入力および出力を有するセンサ回路、該センサ回路の出力によって作動され前記負荷接続をＶｏ＜（Ｖｉ−Ｖｏｓ）の場合第１の基準電位にかつＶｏ＞（Ｖｉ＋Ｖｏｓ′）の場合に第２の基準電位に結合し、ＶｏｓおよびＶｏｓ′はＶｉより小さなオフセット電圧であるもの、を具備する。この回路はさらにＶｏが範囲（Ｖｉ−Ｖｏｓ）＜Ｖｏ＜（Ｖｉ＋Ｖｏｓ′）に到達した後にセンサ回路を一時的に不活性にするためのフィードバック回路を備えると好都合である。さらに別の実施形態では、Ｖｏｓは範囲５≦Ｖｏｓ≦１００ミリボルトにある値を有し、より好ましくは、範囲１０≦Ｖｏｓ≦７０ミリボルトの範囲の値を有する。好適には、前記フィルタは抵抗Ｒを備え、該抵抗Ｒは前記電圧基準発生器の出力と負荷接続との間に結合される。
【００５６】
さらに別の実施形態では、その１つのノード上に電圧Ｖｏを提供する装置は、内部基準電圧Ｖｉを提供するための発生回路、該発生回路と前記ノードとの間に結合された抵抗Ｒおよび前記ノードに結合された容量Ｃを有し、Ｖｏから高周波ノイズを除去するフィルタ、ＤＣ電位接続と前記ノードとの間に結合された可変インピーダンス、Ｒに結合された入力およびＣの高速充電がＲに依存しないように前記可変インピーダンスをドライブするための出力を有する差動増幅器、そして前記差動増幅器の制御入力に結合されＶｏ：＝Ｖｉの場合に前記可変インピーダンスをシャットオフしかつ次に、ある遅延の後に、前記差動増幅器をシャットオフしてさらに電力消費を低減するためのフィードバック回路を具備する。
【００５７】
好適には、前記フィードバック回路は前記増幅器の制御入力に対し前記ラッチにより提供される信号にしたがって、２つの安定状態の間でトグルするラッチを備え、前記安定状態の１つに対し前記増幅器はアクティブ状態にありかつ前記安定状態の他のものに対し前記増幅器はシャットオフされる。前記フィードバック回路は前記可変インピーダンスと同様にして前記差動増幅器によってドライブされかつ前記ラッチの「セット」端子にかつ負荷インピーダンスに結合されたカレントミラーを備え、Ｖｉ＞Ｖｏである場合に、前記ラッチの「セット」端子上の電位は前記ラッチの出力が前記増幅器をアクティブ状態に維持するようにし、かつＶｏ：＝Ｖｉである場合は、前記ラッチの「セット」端子上の電位はラッチがトグルするようにし、それによって差動増幅器をシャットオフする。
【００５８】
さらに別の実施形態では、そのノード上にＶｏを提供する装置は、電圧Ｖｉを提供するための内部電圧基準回路、Ｒが前記内部電圧基準回路と前記ノードとの間に結合されかつＣが前記ノードに結合され、Ｖｏから高周波ノイズを除去するためのローパスＲＣフィルタ、ＤＣ電位とＶｏを有するノードとの間に結合された可変電流源であって、該可変電流源はＶｏ＜Ｖ−Ｖｏｓ１の場合にＣを充電する第１の部分、およびＶｏ＞Ｖ＋Ｖｏｓ２である場合にＣを放電する第２の部分を有し、Ｖｏｓ１およびＶｏｓ２はゼロより大きなオフセット電圧であるもの、そしてＲに結合されかつ可変電流源をＣの高速充電および放電がＲに依存しないようにドライブする差動増幅器を具備する。
【００５９】
好適には、Ｖｏｓ１、Ｖｏｓ２は約５ミリボルトより大きくかつ約１００ミリボルトより小さな値を有し、より好ましくはＶｏｓ１およびＶｏｓ２は約１０ミリボルトより大きくかつ約７０ミリボルトより小さな値を有する。
【００６０】
前記差動増幅器は前記第１の部分をドライブする第１の差動増幅器および前記第２の部分をドライブする第２の差動増幅器を具備する。前記第１の差動増幅器の正入力は第２の差動増幅器の正入力に結合され、かつ第１の差動増幅器の負入力は第２の差動増幅器の負入力に結合するのが有用である。Ｖｏｓｔ＝Ｖｏｓ１＋Ｖｏｓ２はＶｉの２パーセント〜２０パーセントの範囲にあることが望ましく、かつより好ましくはＶｏｓｔ＝Ｖｏｓ１＋Ｖｏｓ２はＶｉの４パーセント〜１０パーセントの範囲にある。
【００６１】
回路１９，２９，５０，５０′の構成および動作が特定の例および構成要素の配列に対して説明されたが、当業者は本明細書の開示に基づき本発明から離れることなく実質的に同じ方法で実質的に同じ機能を達成する他の形式の要素も使用できることを理解するであろう。したがって、添付の特許請求の範囲にはそのような変形を含むことを意図している。
【００６２】
【発明の効果】
以上のように、本発明によれば、従来技術の欠点または制約を克服することができる高速スタートアップ回路が提供される。特に、本発明によれば、高インピーダンスのソースと接続された場合あるいはノイズを低減するためにローパスフィルタが含まれている場合にもより高速のスタートアップ特性を実現できる。さらに、本発明によれば、回路を非常に複雑にすることなくかつ消費電力を大幅に増大することなくそのようなより高速のスタートアップが達成できる。
【図面の簡単な説明】
【図１】本発明によって解決される問題がどのようにして生じ得るかを説明するための従来技術の回路の単純化した電気回路図である。
【図２】本発明の第１の実施形態に係わるシステムを示す単純化したブロック回路図である。
【図３】図２のブロック回路図に対応するがさらに詳細を示す単純化した電気回路図である。
【図４】本発明の別の実施形態に係わるシステムを示す単純化したブロック回路図である。
【図５】本発明のさらに別の実施形態に係わる、しかしながら図４と類似する単純化したブロック回路図である。
【符号の説明】
２  電圧基準源
４  負荷
６  抵抗
１１  集積回路（ＩＣ）
１２  容量
２０  センサエレメント
２２，２２′，２２″  検知回路
２４，６３  充電回路
５８  ラッチ
【図１】
0004180151.tif 000002
【図２】
0004180151.tif 000003
【図３】
0004180151.tif 000004
【図４】
0004180151.tif 000005
【図５】
0004180151.tif 000006