(57)【特許請求の範囲】
【請求項１】
線状に形成された半導体素材の外周面に回路パターンを形成する装置であって、
前記線状半導体素材を長手方向に移動させる素材移動手段と、
前記素材移動手段によって移動する前記線状半導体素材の外周面に、フォトリソグラフィの手法を用いて回路パターンを描画する描画手段とを備え、
前記線状半導体素材は長手方向に垂直な円形断面を有し、
前記描画手段は、さらに前記光源から出射された照明光を前記線状半導体に向かって、前記円周面の曲率とほぼ同じ曲率に像面を湾曲させる結像光学系を備えることを特徴とする半導体回路形成装置。
【請求項２】
前記描画手段が、前記線状半導体素材の外周面にフォトレジスト層を形成するフォトレジスト形成手段と、前記フォトレジスト層を感光させる光源と、前記光源と前記フォトレジスト層との間の光路上に設けられ前記光源によって前記フォトレジスト層の所定の描画領域に投影される回路パターンを有するレチクルとを備えることを特徴とする請求項１に記載の半導体回路形成装置。
【請求項３】
前記線状半導体素材において前記描画領域と異なる領域に所定の形状のマークを施すマーキング手段と、前記マーキング手段によって施されたマークを読取る読取手段と、前記読取手段から得られた読取信号に同期させて前記光源を発光させる発光制御手段とを備えることを特徴とする請求項１に記載の半導体回路形成装置。
【請求項４】
前記線状半導体素材の長手方向に垂直な平面内において、前記描画手段が複数配設され、前記描画領域が周方向において前記描画手段に対応する複数の分割領域に分割され、前記各描画手段によって対応する分割領域がそれぞれ描画されることにより前記描画領域全体が描画されることを特徴とする請求項１に記載の半導体回路形成装置。
【請求項５】
前記描画手段を前記線状半導体素材の長手方向に垂直な平面内において前記線状半導体素材の周囲を移動させる移動手段を備え、前記描画領域を周方向において分割して得られる複数の分割領域の前記描画手段による描画と、前記移動手段による前記描画手段の移動とが前記分割領域数分だけ繰り返されることにより、前記描画領域全体が描画されることを特徴とする請求項１に記載の半導体回路形成装置。
【請求項６】
前記素材移動手段による前記線状半導体素材の移動経路上に設けられ、前記線状半導体素材の外周面に薄膜層を形成する薄膜層形成手段と、
前記移動経路上において前記薄膜層形成手段の後段に設けられ、前記薄膜層形成手段により得られた前記線状半導体素材の前記薄膜層に前記フォトレジスト層を形成し、前記回路パターンに応じて前記フォトレジスト層を選択的に除去する描画手段と、
前記移動経路上において前記描画手段の後段に設けられ、露出した薄膜層をエッチングにより除去するエッチング手段と、
前記移動経路上において前記エッチング手段の後段に設けられ、前記線状半導体素材の前記フォトレジスト層を全て除去する保護膜除去手段とを備えることを特徴とする請求項２に記載の半導体回路形成装置。
【請求項７】
前記素材移動手段が、前記線状半導体素材の移動経路上において前記薄膜層形成手段の前段に設けられる供給ドラムと前記保護膜除去手段の後段に設けられる巻取ドラムとを備え、前記線状半導体素材が前記供給ドラムと前記巻取ドラムとの間で連続していることを特徴とする請求項６に記載の半導体回路形成装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の回路を形成する半導体回路形成装置に関する。
【０００２】
【従来の技術】
従来、半導体素材としてウェハと呼ばれる平板状のシリコン基板が用いられ、半導体装置はウェハの一方の面に回路を形成することにより得られる。半導体装置の単価を下げるために、半導体素材を製造する工程では、結晶成長法により円柱状の大口径シリコン単結晶が製造された後、この大口径シリコン単結晶が所定のサイズに切断される。これにより多数のウェハが一度に得られる。
【０００３】
【発明が解決しようとする課題】
しかし大口径シリコン単結晶を使用するために製造装置が大型化し、結果として半導体装置の製造工程全体のコストを押し上げる原因となっている。またウェハを用いて半導体装置を得る手法において、通常ウェハは各工程において静止状態で処理され、各工程間においてベルトコンベア等の搬送装置により移動させられており、工程流れは不連続である。半導体装置を得るまでの工程数は多く、処理と搬送とが工程数分だけ繰り返し行われるため、半導体装置の完成までに数ヶ月の時間を要し、製造時間の短縮化が課題となっている。
【０００４】
本発明は、この様な点に鑑みてなされたものであり、半導体素材の形状を線状にすることにより装置の小型化および各工程の連続化を可能にし、これにより半導体装置の製造工程全体のコストを下げ、かつ製造時間を短縮することを目的としている。
【０００５】
【課題を解決するための手段】
本発明による半導体回路形成装置は、線状に形成された半導体素材の外周面に回路パターンを形成する装置であって、線状半導体素材を長手方向に移動させる移動手段と、移動手段によって移動する線状半導体素材の外周面に、フォトリソグラフィの手法を用いて回路パターンを描画する描画手段とを備えることを特徴としている。
【０００６】
半導体回路形成装置において、描画手段が、線状半導体素材の外周面にフォトレジスト層を形成するフォトレジスト形成手段と、フォトレジスト層を感光させる光源と、光源とフォトレジスト層との間の光路上に設けられ光源によってフォトレジスト層の所定の描画領域に投影される回路パターンを有するレチクルとを備えてもよい。
【０００７】
半導体回路形成装置がさらに、線状半導体素材において描画領域と異なる領域に所定の形状のマークを施すマーキング手段と、マーキング手段によって施されたマークを読取る読取手段と、読取手段から得られた読取信号に同期させて光源を発光させる発光制御手段とを備えてもよい。
【０００８】
半導体回路形成装置において、線状半導体素材が長手方向に垂直な円形断面を有してもよい。この場合描画手段がさらに、光源から出射された照明光を線状半導体に向かって、円周面の曲率とほぼ同じ曲率に像面を湾曲させる結像光学系を備える。
【０００９】
半導体回路形成装置において、線状半導体素材の長手方向に垂直な平面内において描画手段が複数配設され、描画領域が周方向において描画手段に対応する複数の分割領域に分割され、各描画手段によって対応する分割領域がそれぞれ描画されることにより描画領域全体が描画されることが好ましい。
【００１０】
半導体回路形成装置がさらに、描画手段を線状半導体素材の長手方向に垂直な平面内において線状半導体素材の周囲を移動させる移動手段を備えていてもよく、この場合描画領域を周方向において分割して得られる複数の分割領域の描画手段による描画と、移動手段による描画手段の移動とが分割領域数分だけ繰り返されることにより、描画領域全体が描画される。
【００１１】
半導体回路形成装置において、好ましくは、前記素材移動手段による前記線状半導体素材の移動経路上に設けられ、前記線状半導体素材の外周面に薄膜層を形成する薄膜層形成手段と、移動経路上において前記薄膜層形成手段の後段に設けられ、前記薄膜層形成手段により得られた前記線状半導体素材の前記薄膜層に前記フォトレジスト層を形成し、前記回路パターンに応じて前記フォトレジスト層を選択的に除去する描画手段と、移動経路上において前記描画手段の後段に設けられ、露出した薄膜層をエッチングにより除去するエッチング手段と、移動経路上において前記エッチング手段の後段に設けられ、前記線状半導体素材の前記フォトレジスト層を全て除去する保護膜除去手段とを備える。
【００１２】
半導体回路形成装置において、好ましくは、素材移動手段が線状半導体素材の移動経路上において薄膜層形成手段の前段に設けられる供給ドラムと保護膜除去手段の後段に設けられる巻取ドラムとを備え、線状半導体素材が供給ドラムと巻取ドラムとの間で連続している。
【００１３】
【発明の実施の形態】
以下、本発明による半導体回路形成装置の実施形態について添付図面を参照して説明する。
【００１４】
図１は本実施形態の半導体回路形成装置を用いて製造された半導体装置の一例を示す図である。メモリである半導体装置４０は、線状半導体５０を複数本組み合わせることにより得られ、各線状半導体５０の外周面には半導体回路形成装置によって回路が形成される。
【００１５】
線状半導体５０は直方体のケーシング４２内に設けられている。ケーシング４２の一面から延びる外部端子４４は所定の線状半導体５０に電気的に接線されている。各線状半導体５０は直径が２６０μｍ、軸長さが１０５ｍｍの線状半導体素材から製造される。各線状半導体５０は軸方向に沿って互いに平行に配列され、軸に垂直な平面内において縦方向に２５０本、横方向に２５０本の格子状に配列されている。
【００１６】
線状半導体５０の外周面には、０．１μｍの解像度で周方向に１０２４個（ビット）の記憶素子、軸方向に１３１０７２個の記憶素子が配列され、これにより線状半導体５０は１本当たり１６メガバイトの記憶容量を有する。従って半導体装置４０の全メモリ容量は１テラバイトである。対向する２本の線状半導体５０には複数の電極５２が形成され、これらの電極５２により互いに連結される。線状半導体５０は外部端子４４に接続される。
【００１７】
図２は半導体装置４０を得るまでの工程を簡略化して示す模式図である。まず半導体素材製造装置１０において線状の半導体素材が製造される。線状半導体素材は搬送装置３００により半導体回路形成装置１００へ搬送される。半導体回路形成装置１００において線状半導体素材の外周面に回路が形成され、これにより線状半導体５０が得られる。線状半導体５０は搬送装置３００によって半導体組立装置２００に搬送される。そして半導体組立装置２００において、複数本の線状半導体５０を用いて、図１に示す半導体装置４０が組み立てられる。
【００１８】
図３には半導体素材製造装置１０が示される。粉末状の多結晶シリコン１１は供給装置１２から２重るつぼ１４に供給される。２重るつぼ１４は高純度の黒鉛または石英により形成される。２重るつぼ１４は同心状に形成された外周壁１６と内周壁１８とを有し、外周壁１６と内周壁１８とは底部において連結される。即ち２重るつぼ１４は内周壁１８の内側の中心炉１５と、外周壁１６と内周壁１８とに囲まれる環状炉１７とを備える。内周壁１８には多数の穴１８ａが形成され、これらの穴１８ａは粉末状の多結晶シリコン１１が通過できない程度の大きさを有する。
【００１９】
多結晶シリコン１１は環状炉１７において溶融されて液状化し、穴１８ａを通って中心炉１５へ流入する。中心炉１５の底面は下方に向かって先鋭化し、下方先端には直径約１ｍｍの取出口２０が形成される。中心炉１５へ供給された液状のシリコンは取出口２０から鉛直下方へ自重および図示しないローラ等の引張力により流出する。なお取出口２０の直径は目的に応じて任意に設定される。
【００２０】
２重るつぼ１４は耐熱の支持部材２２によって支持される。この支持部材２２の外周にはコイル２４が設けられ、このコイル２４のさらに外側には電磁石２６が設けられる。このコイル２４により、２重るつぼ１４内のシリコンは例えば約１５００℃の温度に高周波加熱される。電磁石２６により、シリコン溶融液の対流が制御される。
【００２１】
２重るつぼ１４の下方において、シリコンの流出経路の周囲にはヒータ２８ａ、２８ｂ、２８ｃが設けられる。これらヒータ２８ａ、２８ｂ、２８ｃは上から下に向かって徐々に加熱温度が低くなるような温度勾配を有する。これによりシリコンは徐々に冷却されて固体化し、線状半導体素材３０が得られる。
【００２２】
ヒータ２８ａ、２８ｂ、２８ｃの温度勾配は、取出口２０の直径に応じて任意に調整される。電磁石２６およびヒータ２８ａ、２８ｂ、２８ｃの加熱温度は図示しない制御装置により制御される。２重るつぼ１４の周辺およびヒータ２８ａ、２８ｂ、２８ｃは断熱材３２により密閉される。線状半導体素材３０は断熱材３２の下面開口３２ａから鉛直下方に降下し、図示しないドラムに巻取られる。このとき線状半導体素材３０の直径は例えば２６０μｍである。
【００２３】
シリコンは取出口２０から流出する際に、表面張力によりその断面が真円形となる。また取出口２０の直径とヒータ２８ａ、２８ｂ、２８ｃによる冷却とが制御されることにより、シリコンの直径が制御され、シリコンは単結晶化する。冷却時にシリコンは表面から冷却されて固体化するが、このとき凝固圧力により結晶欠陥は表面上に析出する。この結晶欠陥は図示しない除去装置において、例えば酸によって除去される。
【００２４】
なお図示しないが、２重るつぼ１４によって製造された線状半導体素材３０の単結晶化をより完全にするために、さらに加圧加熱工程を加えてもよい。開口３２ａから下方に延びた線状半導体素材３０は、２対のローラにより軸方向に引張られた状態で、ヒータによりシリコンを再結晶させる温度で熱処理が施される。この工程により、ヒータ２８ａ、２８ｂ、２８ｃによって単結晶化しなかったシリコンが単結晶化する。
【００２５】
線状半導体素材３０は巻取ドラムに巻かれた状態で、搬送装置３００により半導体回路形成装置１００へ供給される（図２参照）。
【００２６】
図４は半導体回路形成装置１００を模式的に示す図である。半導体回路形成装置１００は供給ドラム１０２と巻取ドラム１０４とを備える。直径２６０μｍの線状半導体素材３０には予め外周面に酸化膜層とその上に窒化膜層が形成され、供給ドラム１０２に巻かれている。線状半導体素材３０は供給ドラム１０２から供給され、半導体回路形成装置１００により外周面に回路が形成された後、線状半導体５０として巻取ドラム１０４により巻取られる。
【００２７】
供給ドラム１０２は第１の駆動装置１０３によって駆動され、巻取ドラム１０４は第２の駆動装置１０５によって駆動される。第１および第２の駆動装置１０３、１０５は制御装置１０７により制御され、これにより供給ドラム１０２の供給速度および巻取ドラム１０４の巻取速度が制御される。
【００２８】
半導体回路形成装置１００において、回路はｎ種類（ｎは自然数）の回路パターンをｎ層重ねることにより形成される。線状半導体素材３０の移動経路上にはｎ個の回路パターン形成装置が設けられる。ｎ個の回路パターン形成装置はそれぞれ制御装置１０７によって制御される。各回路パターン形成装置ではレジスト膜形成処理、描画処理、エッチング処理、堆積成長処理等の後処理が行われることにより、１種類の回路パターンに対応した回路がそれぞれ形成される。なお、図４には第１の回路パターン形成装置１１０、第２の回路パターン形成装置１２０、および第３の回路パターン形成装置１３０のみが示される。
【００２９】
第１の回路パターン形成装置１１０について説明する。第１の回路パターン形成装置１１０は、供給ドラム１０２側から順に、レジスト膜形成部１１２、描画部１１４、エッチング部１１６、および後処理部１１８を備える。
【００３０】
図５は第１の回路パターン形成装置１１０における各処理後の線状半導体素材３０の断面を示す図である。図５（ａ）はレジスト膜形成部１１２によるレジスト膜形成処理後の線状半導体素材３０の断面図、図５（ｂ）は描画部１１４による描画処理後の線状半導体素材３０の断面図、図５（ｃ）はエッチング部１１６によるエッチング処理後の線状半導体素材３０の断面図、図５（ｄ）は後処理部１１８によるレジスト膜除去後の線状半導体素材３０の断面図である。
【００３１】
線状半導体素材３０は、第１の回路パターン形成装置１１０による処理以前にはシリコンから成る本体３１と、本体３１の外周面に設けられた酸化膜層３３と、酸化膜層３３の外周面に設けられた窒化膜層３５とを備える。
【００３２】
レジスト膜形成部１１２では、線状半導体素材３０に液状のフォトレジストが塗布され、乾燥焼き付けが行われる。これにより窒化膜層３５の外周面に後述するエッチングの保護膜となるレジスト膜３７が形成される（図５（ａ）参照）。レジストの塗布、および乾燥焼き付けには従来公知の手法が用いられ、ここでは説明を省略する。
【００３３】
描画部１１４では、レジスト膜３７を備えた線状半導体素材３０は、フォトリソグラフィの手法により第１の回路パターンに基づいたレチクルを用いて露光され、その後現像される。これにより、レジスト膜３７のエッチングされない部分が残される（図５（ｂ）参照）。この描画部１１４の構成は後述する。
【００３４】
エッチング部１１６では、第１の回路パターンが描画された線状半導体素材３０に向かって酸等のエッチング液が噴射され、窒化膜３５の露出した部分が除去され、これにより第１の回路パターンの回路が生成される（図５（ｃ）参照）。その後レジスト膜３７が除去される（図５（ｄ）参照）。エッチングおよびレジスト膜除去には従来公知の手法が用いられ、ここでは説明を省略する。
【００３５】
後処理部１１８では、フィールド酸化処理、窒化膜エッチング処理、酸化膜エッチング処理、ゲート酸化処理、およびポリシリコン堆積処理等が行われる。これらの処理は従来公知であり、ここでは説明を省略する。
【００３６】
なお、各パターン形成装置の後処理部では、それぞれの段階に応じて種々の処理が線状半導体素材３０に施される。例えば第２のパターン形成装置１２０の後処理部１２８ではソースドレイン形成処理、ＰＳＧ堆積処理等が行われ、第３のパターン形成処理１３０の後処理部１３８ではアルミニウム蒸着が行われる。
【００３７】
以上の処理を経て第１の回路パターンが形成された線状半導体素材３０は、第２の回路パターン形成装置１２０に供給され、第１の回路パターンに対応した回路の外側にさらに第２の回路パターンに対応した回路が形成される。このように回路パターン形成処理がｎ回繰り返されることにより、線状半導体素材３０にはｎ層の回路パターンが生成される。ｎ層の回路パターンを備えた線状半導体素材３０は、線状半導体５０として巻取ドラム１０４に巻取られる。
【００３８】
なお、第２の回路パターン形成装置１２０および第３の回路パターン形成装置１３０は、第１の回路パターン形成装置１１０と基本的に同様の構成を有し、対応する構成要素の符号にはそれぞれ１０、２０が加算されて示される。
【００３９】
巻取ドラム１０４に巻取られた線状半導体５０は、搬送装置３００によって半導体装置組立装置２００へ供給される（図２参照）。半導体装置組立装置２００において線状半導体５０は所定の長さ、例えば１０５ｍｍに切断される。６２５００本の１０５ｍｍの線状半導体５０を格子状に組みあわせることにより、図１に示す半導体装置４０が得られる。
【００４０】
図６から図８を参照して、描画部１１４の構成および動作を説明する。図６は描画部１１４の構成を模式的に示す斜視図であり、図７は露光装置１４０の一部の構成を示す図である。
【００４１】
描画部１１４は、レジスト層３７を露光することにより第１の回路パターンを描画する露光装置１４０と、この露光装置１４０の両側に設けられた２対のローラ１４２、１４４とを備える。ローラ１４２、１４４はそれぞれ第１および第２の駆動部１４６、１４８により回転駆動され、線状半導体素材３０を一定の速度で移動させる。なお図を簡略化するためにローラは線状半導体素材３０を一次元方向にのみ挟持しているが、実際には複数対のローラが設けられ、線状半導体素材３０は長手方向に垂直な二次元方向にそれぞれ挟持される。
【００４２】
描画制御部１５０は、制御装置１０７（図４参照）により制御される。描画制御部１５０において光源１５６（図８、９参照）のオン、オフがパルス制御される。光源１５６がオンの場合レジスト膜３７が露光され、光源１５６がオフの場合レジスト膜３７は露光されない。
【００４３】
露光装置１４０による露光動作と、第１および第２の駆動部１４６、１４８による線状半導体素材３０の送り動作とは描画制御部１５０によって制御され、光源１５６のオン、オフの切換速度および線状半導体素材３０の送り速度等が決定される。
【００４４】
露光装置１４０は円筒孔１５２を有し、線状半導体素材３０は円筒孔１５２内を通過する際に、第１の回路パターンに基いて露光される。円筒孔１５２の直径は線状半導体素材３０の直径２６０μｍより大きい。
【００４５】
露光装置１４０は各先端が中心に位置する１２個の露光器１５４を放射状に配設することにより構成される。各露光器１５４によって、円筒孔１５２において線状半導体素材３０の周方向における所定の領域がそれぞれ露光される。１つの露光器１５４によって露光される線状半導体素材３０の領域、即ち分割領域αは、図６ではハッチングが施されている。
【００４６】
図７は、線状半導体素材３０の軸に垂直な断面における分割領域αを示す図である。分割領域αは線状半導体素材３０の外周面である描画領域を周方向に１２等分した領域であり、各分割領域αはそれぞれ露光器１５４に対応している。即ち、１つの露光器１５４によって中心角３０度の円周面である分割領域αが露光される。
【００４７】
図８は露光装置１４０の構成を示すブロック図である。図８において、露光器１５４は１つだけ示される。線状半導体素材３０の外周面には予め図示しないマーキング装置によって所定の形状、例えばＬ字状のマークＭが一定間隔で施されている。
【００４８】
光源１５６はパルス光を一定の速度で移動する線状半導体素材３０に向かって出射する。半導体の移動による像流れを防止するために、できるだけ短い時間の単一パルスで一回の書込みを終了させる必要がある。例えば５２５ｍｍ／Ｓで移動する線状半導体素材３０の表面に０．１μｍ以下の像流れで投影するためには０．２μＳ以下のパルス幅が要求される。このため、光源１５６は短時間でレジスト膜３７を十分に感光させるのに必要な光量を有し、かつノイズ防止のためにコヒーレンシーが少ないパルス光を供給する。光源１５６は例えば複数のレーザダイオードである。光源１５６と線状半導体素材３０との間の光路上には、光源１５６側から順にレチクル１５８、および結像光学系１６０、１６２が設けられる。
【００４９】
レチクル１５８には光透過領域と遮光領域とからなるパターンＲが形成され、このパターンＲは第１の回路パターンに応じて形成される。光透過領域を透過したパルス光のみが線状半導体素材３０に照射され、これによりレジスト層３７においてレチクル１５８の光透過領域に対応した部分のみが感光させられる。
【００５０】
結像光学系１６２はレチクル１５８のパターンＲを線状半導体素材３０の外周面上に結像させる。結像光学系１６２によって、結像面は円筒面である線状半導体素材３０の外周面と略同じ曲率に湾曲させられる。これにより線状半導体素材３０のレジスト層３７上にレチクル１５８のパターンＲが精密に投影される。
【００５１】
光源１５６から出射されたパルス光によりレチクル１５８が照射され、結像光学系１６０、１６２を介してパターンＲが線状半導体素材３０の外周面に投影される。即ち１つの露光器１５４により、レジスト層３７の分割領域αが露光される。投影されたパターンＲは、軸方向において所定の長さを有し、周方向において第１の回路パターンの１／１２の領域に相当する。露光器１５４は放射状に１２個設けられており（図６参照）、これらにより線状半導体素材３０の周方向における描画領域全体が露光される。
【００５２】
なお、分割領域αの数あるいは露光器１５４の数は１２に限定されず、それ以上でもよい。分割領域αあるいは露光器１５４の数は、分割領域αの大きさや結像光学系１６２の湾曲可能な曲率等により適宜決定される。
【００５３】
露光装置１４０には、マークＭを読取るための読取器１６４が設けられる。読取器１６４は、マークＭを照射する光源１６６と、マークＭにより反射された光を受光する受光素子１６８と、マークＭと受光素子１６８との間に設けられ受光素子１６８へ結像させるレンズ１７０とを備える。なお、マークＭは複数本の線からなる繰り返しパターンで構成してもよく、この場合光源１６６を例えば２光束干渉パターン発生器とし、高精度のマークＭの読取りを行ってもよい。
【００５４】
受光素子１６８により得られた読取信号は描画制御部１５０において検出され、この読取信号に基づいて光源１５６のオン、オフが制御される。即ち、定速で移動する線状半導体素材３０上のマークＭが所定位置に位置したことが検出されると、線状半導体素材３０の描画領域にレチクル１５８のパターンＲ、即ち第１の回路パターンが描画可能であると判定される。そして読取器１６４の読取信号に同期して光源１５６が発光させられ、線状半導体素材３０の描画領域に第１の回路パターンが描画される。
【００５５】
なお、露光装置１４０において１２個の露光器１５４を用いることにより周方向全体の露光を行っているが、露光装置１４０の他の構成として、１つの露光器１５４とこの露光器１５４を周方向に回転させる移動手段（図示せず）を設けてもよい。この場合、露光器１５４による露光と移動手段による移動とを繰り返すことにより周方向全体の露光が行われる。
【００５６】
以上のように、本実施形態の半導体回路形成装置１００は、線状半導体素材３０を定速で移動させながら回路パターンの書込みを行うので、従来のように移動と描画を交互に行う回路形成工程に比べて、時間が短縮できる。
【００５７】
従来の平板のウェハを用いる半導体装置では、ウェハの一方の面だけに回路を施していたが、線状半導体５０を用いた半導体装置４０では、線状半導体５０の外周面全体に回路を形成することができ、従来に比べ回路形成の有効面積が大きい。従って、線状半導体５０を用いると、従来と同等の能力を有する半導体装置が小型化できる。
【００５８】
従来、２００ｍｍ程度の大口径シリコンを形成するために大型の装置が必要であったが、本実施形態の半導体回路形成装置は線径約５ｍｍ以下の線状のシリコンを扱うため、従来に比べて装置が著しく小型化でき、各種工程の高速化が可能となる。また、半導体装置を製造する際に、連続した線状半導体素材３０を用いると、従来間欠的に行われていた各種工程を連続して行うことが出来、製造工程全体のコストを下げ、かつ製造時間を短縮することができる。
【００５９】
さらに、従来の液晶エピタキシャル成長工程において、ウェハを炉内に整列配置させた後シリコン溶液を充填させていたが、本実施形態の場合、線状半導体素材３０に移動経路上にシリコン溶液槽を設けてシリコン溶液中に線状半導体素材３０を通せば良く、成長工程がより容易になり、工程に要する時間が短縮される。
【００６０】
線状半導体素材３０の線径は、本実施形態においては２６０μｍであるが、これに限定されることはなく、線状半導体素材３０の製造工程において加圧時に均一にストレスを与えることができ、かつ短時間の熱処理を可能にする線径、例えば約５ｍｍ以下であればよい。
【００６１】
【発明の効果】
本発明によると、半導体素材の形状を線状にすることにより装置の小型化および各工程の連続化を可能にし、これにより半導体装置の製造工程全体のコストを下げ、かつ製造時間を短縮することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態である半導体回路形成装置を用いて得られた半導体装置を示す斜視図であり、一部を破断して示す図である。
【図２】図１に示す半導体装置を製造する工程を示すブロック図である。
【図３】図２に示す半導体素材製造装置の構成を簡略化して示す断面図である。
【図４】本発明の一実施形態である半導体回路形成装置を示す図であり、図２に示す半導体回路形成装置の構成を簡略化して示すブロック図である。
【図５】図４に示す第１の回路パターン形成装置における各処理後の線状半導体素材を示す断面図である。
【図６】図４に示す描画部の構成を示す斜視図である。
【図７】図６に示す露光装置によって露光される領域を線状半導体素材の断面と共に示す図である。
【図８】図６に示す露光装置の一部を示す図であり、内部の構成を示すブロック図である。
【符号の説明】
３０  線状半導体素材
４０  半導体装置
５０  線状半導体
１００  半導体回路形成装置
１０２  供給ドラム
１０４  巻取ドラム
１０７  制御装置
１１０、１２０、１３０  回路パターン形成装置
１１４、１２４、１３４  描画部
１４０  露光装置
１５４  露光器
１５６  光源
１５８  レチクル
１６０、１６２  結像光学系
１６４  読取器
【図１】
0004040176.tif 000002
【図２】
0004040176.tif 000003
【図３】
0004040176.tif 000004
【図４】
0004040176.tif 000005
【図５】
0004040176.tif 000006
【図６】
0004040176.tif 000007
【図７】
0004040176.tif 000008
【図８】
0004040176.tif 000009