(57)【特許請求の範囲】
【請求項１】
炭化ケイ素層を形成する方法であって、
蒸着室を設定するステップ、
シリコン基板上に誘電体層を生成するステップ、
トリメチルシランと酸素とを含む蒸着室プレコート処理を実施するステップ、とトリメチルシランを含む蒸着処理により前記誘電体層上に炭化ケイ素層を形成するステップを含む方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、一般的に、半導体装置およびファブリケーションの分野に関するものであり、具体的には、炭化ケイ素フィルムからフォトレジスト汚染を低減する方法に関するものである。
【０００２】
【従来の技術】
操作速度を高めるために、高性能集積回路では、低誘電率の誘電体と共に銅インタコネクト（ｉｎｔｅｒｃｏｎｎｅｃｔ）技術を採用している。一般に、銅インタコネクトを形成するために、ダマシン法（ｄａｍａｓｃｅｎｅ  ｍｅｔｈｏｄ）は最も広く使用されている方法である。ダマシン法では、先ずシリコンウエハ上の誘電体層にトレンチを形成する。次に、このトレンチに銅を充填して、集積回路を含む電子装置（デバイス）間に電気的インタコネクトを形成する。多くの場合、ダマシン法に必要なトレンチをエッチングする時に、ハードマスクを使用することが有益である。これを図１（ａ）−１（ｂ）で説明する。
【０００３】
図１（ａ）に、その上にハードマスク層２０を形成した誘電体層１０を示す。図１（ａ）に示すように、ハードマスク層２０上にフォトレジスト層３０を形成し、パターン化し、ハードマスク層２０内に開口部３５をエッチングするためのマスクとしてフォトレジスト層３０を使用した。フォトレジスト層３０を除去した後、図１（ｂ）に示すように、ハードマスク層２０をマスクとして用い、誘電体層１０内にトレンチをエッチングする。しかし、このハードマスク使用に関する主な欠点は、レジスト汚染またはレジスト被毒現象（ｐｏｉｓｏｎｉｎｇ）（以後、レジスト被毒現象と呼ぶ）である。レジスト被毒現象の例を、図２（ａ）および２（ｂ）に示す。
【０００４】
【発明が解決しようとする課題】
図２（ａ）に示すように、誘電体層１０およびハードマスク層４０上にパターン化したフォトレジスト層５０を形成する。レジスト被毒現象のために、フォトレジスト層５２内の露光パターン幅は、ハードマスク５４に転写したパターン幅より大きい。この差異は、ハードマスク層に密着したフォトレジストの被毒現象に起因する。このレジスト被毒現象の影響の結果として、誘電体層５４内のトレンチ幅は、所望のトレンチ幅５２より狭くなるであろう。このトレンチ幅のゆがみは、集積回路の性能劣化になることがある。したがって、フォトレジスト被毒現象を低減および／または除去する方法が要求される。
【０００５】
【課題を解決するための手段】
本発明は、炭化ケイ素層からフォトレジスト被毒現象を低減する方法を説明する。特に、この方法は、炭化ケイ素層を形成する前に、トリメチルシランと酸素とを含む蒸着室プレコート処理（ｄｅｐｏｓｉｔｉｏｎ  ｃｈａｍｂｅｒ  ｐｒｅ−ｃｏａｔ  ｐｒｏｃｅｓｓ）を実施することを含んでいる。この炭化ケイ素層は、トリメチルシランを含む蒸着法を用いて、誘電体層上に形成される。炭化ケイ素ハードマスク層を形成した後、この炭化ケイ素層上にパターン化したフォトレジスト層を形成する。そして、パターン化したフォトレジスト層をマスクとして用いて、この炭化ケイ素層をパターン化する。
【０００６】
【発明の実施の形態】
では、図３を参照して、本発明を説明する。パターン化したハードマスクを必要とする他の構成物に、本発明の利点が適用できることは、当業者に明らかになるであろう。
【０００７】
図３（ａ）に示すように、トランジスタ、ダイオードなどの電子デバイスを含むシリコン基板９０上に誘電体層１００を形成する。この誘電体層１００は、酸化シリコンまたは任意の適切な誘電体材料から構成できる。本発明に従って、蒸着室内でこの誘電体層１００上にハードマスク層２００を形成する。本発明の実施形態では、このハードマスク層２００は炭化ケイ素を含むであろう。この炭化ケイ素ハードマスク層２００は、トリメチルシランとヘリウムより成るプラズマ増速化学蒸着（ＰＥＣＶＤ）処理を用いて形成できる。特に、約２８０〜３５０ＳＣＣＭのトリメチルシランと６００〜１０００ＳＣＣＭのヘリウムを、約３６０〜５００ワットのプラズマＲＦ電源と約２００〜５００℃のシリコン基板温度を備えた蒸着室に流すことができる。この蒸着処理に続いて、約１５０〜３５０ワットのＲＦ電源を用いてプラズマヘリウム処理を行なうことができる。ＰＥＣＶＤ処理を用いて炭化ケイ素ハードマスク層２００を形成する前に、蒸着室プレコート処理を実施する。この蒸着室プレコート処理は、実際の炭化ケイ素層蒸着をする前に蒸着室の内壁を安定化させることが要求され、プラズマヘリウム処理時に炭化ケイ素ハードマスク層２００の表面に混入する窒素量を減少させる。この蒸着室プレコート処理は、トリメチルシランと酸素とを含むプラズマ処理を含む。本発明の実施形態では、この蒸着室プレコート処理は、約２００〜５５０ＳＣＣＭの気体流量のトリメチルシランと約１００〜２５０ＳＣＣＭの気体流量の酸素と共に４００〜５００ワットのレベルのプラズマＲＦ電源を含んでいる。前記のように、蒸着室プレコート処理は、炭化ケイ素層形成時に炭化ケイ素層２００の表面に混入する窒素量を減少させる。この窒素濃度の減少は、炭化ケイ素層２００上に形成されるフォトレジスト層の被毒現象を低減させる。
【０００８】
炭化ケイ素層２００を形成した後、標準的半導体処理技術を用いて、図３（ａ）に示すように、フォトレジスト層３００を炭化ケイ素層上に形成させる。このフォトレジスト層をパターン化し、このパターンを炭化ケイ素ハードマスク層２００に転写するため用いられよう。これは図３（ｂ）で説明されるものであり、パターン化したフォトレジストフィルムをマスクとして使用して、パターン３０１を炭化ケイ素フィルム２００に転写した。誘電体層１００をエッチングする時に、このパターン化した炭化ケイ素フィルムを、ハードマスクとして使用することができる。
【０００９】
本発明では、具体的な実施形態を用いて説明しているが、この説明を限定的な意味で解釈することを意図していない。この具体的な実施形態の種々の変更および組み合わせ並びに本発明のその他の実施形態は、本記述を参照すれば当業者には明らかである。したがって、添付した特許請求の範囲は、このような任意の変更または実施形態を包含するものである。
【００１０】
以上の説明に関して更に以下の項を開示する。
（１）炭化ケイ素層を形成する方法であって、
蒸着室を設定するステップ、
シリコン基板上に誘電体層を生成するステップ、
トリメチルシランと酸素とを含む蒸着室プレコート処理を実施するステップ、とトリメチルシランを含む蒸着処理により前記誘電体層上に炭化ケイ素層を形成するステップを含む方法。
（２）前記蒸着室プレコート処理が４００〜５００ワットのＲＦプラズマ電源（ｐｏｗｅｒ：出力）をさらに含む第１項記載の方法。
（３）前記炭化ケイ素蒸着処理が３６０〜５００ワットのＲＦプラズマ電源をさらに含む第１項記載の方法。
（４）１５０〜３５０ワットのＲＦ電源を用いプラズマヘリウム処理をさらに含む第３項記載の方法。
（５）炭化ケイ素ハードマスク層を形成する方法であって、
蒸着室を設定するステップ、
シリコン基板上に誘電体層を生成するステップ、
トリメチルシランと酸素とを含む蒸着室プレコート処理を実施するステップ、
トリメチルシランを含む蒸着処理により前記誘電体層上に炭化ケイ素層を形成するステップ、と
前記炭化ケイ素層をヘリウムプラズマ処理にさらすステップを含む方法。
（６）前記ヘリウムプラズマ処理が１５０〜３５０ワットのプラズマＲＦ電源を含む第５項記載の方法。
（７）前記蒸着室プレコート処理が４００〜５００ワットのＲＦプラズマ電源をさらに含む第５項記載の方法。
（８）前記炭化ケイ素蒸着処理が３６０〜５００ワットのＲＦプラズマ電源をさらに含む第６項記載の方法。
（９）パターン化した炭化ケイ素ハードマスクを形成する方法であって、
蒸着室を設定するステップ、
シリコン基板上に誘電体層を生成するステップ、
トリメチルシランと酸素とを含む蒸着室プレコート処理を実施するステップ、
トリメチルシランを含む蒸着処理により前記誘電体層上に炭化ケイ素層を形成するステップ、
前記炭化ケイ素層上にパターン化したフォトレジスト層を形成するステップ、と前記パターン化したフォトレジスト層をマスクとして用い前記炭化ケイ素層をパターン化するステップを含む方法。
（１０）前記蒸着室プレコート処理が４００〜５００ワットのＲＦプラズマ電源をさらに含む第９項記載の方法。
（１１）炭化ケイ素層は、しばしば半導体処理でハードマスク層として使用される。ハードマスクパターン化工程で炭化ケイ素層をパターン化するために用いるフォトレジストが、炭化ケイ素層で被毒して、炭化ケイ素表面に付着して残ることがある。本発明の方法に従えば、層成長の前に行なう炭化ケイ素成長室のトリメチルシラン及び酸素処理は、フォトレジスト被毒現象を低減させるであろう。
【図面の簡単な説明】
【図１ａ】図１（ａ）は、従来技術を説明する断面図である。
【図１ｂ】図１（ｂ）は、従来技術を説明する断面図である。
【図２ａ】図２（ａ）は、従来技術によるフォトレジスト被毒現象の影響を説明する断面図である。
【図２ｂ】図２（ｂ）は、従来技術によるフォトレジスト被毒現象の影響を説明する断面図である。
【図３ａ】図３（ａ）は、本発明の実施形態を説明する断面図である。
【図３ｂ】図３（ｂ）は、本発明の実施形態を説明する断面図である。
【図１ａ】
0004162448.tif 000002
【図１ｂ】
0004162448.tif 000003
【図２ａ】
0004162448.tif 000004
【図２ｂ】
0004162448.tif 000005
【図３ａ】
0004162448.tif 000006
【図３ｂ】
0004162448.tif 000007