(57)【特許請求の範囲】
【請求項１】
第１の周波数変調された入力信号と第２の入力信号の位相差に比例した信号を出力する電流出力型位相比較器と、前記電流出力型位相比較器の出力端に接続された低域通過フィルタと、前記低域通過フィルタの出力端に接続されたＶＣＯと、前記ＶＣＯの出力端に接続され前記ＶＣＯの出力周波数を周波数変換し前記第２の入力信号を出力するミキサと、前記電流出力型位相比較器の出力端に接続された第１、第２、第３の定電流源と、前記電流出力型位相比較器と基準電位との間に接続されたスイッチとを有し、前記第１、第２、第３の定電流源のオンオフと前記スイッチの短絡、開放の制御手段を有し、
前記基準電位は０Ｖであり、前記第１と第３の定電流源は前記電流出力型位相比較器の出力端に定電流を出力し、前記第２の定電流源は前記電流出力型位相比較器の出力端から定電流を吸収し、
非動作状態では、前記第１、第２、第３の定電流源がオフで前記スイッチは短絡されており、前記非動作状態から動作状態への移行には第１と第２の手段が存在し、前記ＰＬＬ回路の収束周波数が、前記スイッチの短絡時の前記ＶＣＯの出力周波数と設定周波数との間の周波数であるという条件を満たす場合には前記第１の手段が用いられ、前記条件を満たさない場合には前記第２の手段が用いられるＰＬＬ回路であって、前記第１の手段においては、前記スイッチの開放と前記第１の定電流源のオンが行われ、前記第２の手段においては、まず前記スイッチの開放と前記第３の定電流源のオンが行われ、その一定期間の後、前記第３の定電流源のオフと前記第２の定電流源のオンが行われるものであり、該設定周波数は前記ＶＣＯの発振周波数範囲の略中間に当たる周波数であり、
前記第１、第２の定電流源の出力電流値は等しく、前記第３の定電流源の出力電流値は前記第１、第２の定電流源の出力電流値の少なくとも２倍以上であることを特徴とするＰＬＬ回路。
【請求項２】
第１の周波数変調された入力信号と第２の入力信号の位相差に比例した信号を出力する電流出力型位相比較器と、前記電流出力型位相比較器の出力端に接続された低域通過フィルタと、前記低域通過フィルタの出力端に接続されたＶＣＯと、前記ＶＣＯの出力端に接続され前記ＶＣＯの出力周波数を周波数変換し前記第２の入力信号を出力するミキサと、前記電流出力型位相比較器の出力端に接続された第１、第２、第３の定電流源と、前記電流出力型位相比較器と基準電位との間に接続されたスイッチとを有し、前記第１、第２、第３の定電流源のオンオフと前記スイッチの短絡、開放の制御手段を有し、
前記基準電位は電源電位であり、前記第１と第３の定電流源は前記電流出力型位相比較器の出力端から定電流を吸収し、前記第２の定電流源は前記電流出力型位相比較器の出力端に定電流を出力し、
非動作状態では、前記第１、第２、第３の定電流源がオフで前記スイッチは短絡されており、前記非動作状態から動作状態への移行には第１と第２の手段が存在し、前記ＰＬＬ回路の収束周波数が、前記スイッチの短絡時の前記ＶＣＯの出力周波数と設定周波数との間の周波数であるという条件を満たす場合には前記第１の手段が用いられ、前記条件を満たさない場合には前記第２の手段が用いられるＰＬＬ回路であって、前記第１の手段においては、前記スイッチの開放と前記第１の定電流源のオンが行われ、前記第２の手段においては、まず前記スイッチの開放と前記第３の定電流源のオンが行われ、その一定期間の後、前記第３の定電流源のオフと前記第２の定電流源のオンが行われるものであり、該設定周波数は前記ＶＣＯの発振周波数範囲の略中間に当たる周波数であり、
前記第１、第２の定電流源の出力電流値は等しく、前記第３の定電流源の出力電流値は前記第１、第２の定電流源の出力電流値の少なくとも２倍以上であることを特徴とするＰＬＬ回路。
【請求項３】
第１の周波数変調された入力信号と第２の入力信号の位相差に比例した信号を出力する電流出力型位相比較器と、前記電流出力型位相比較器の出力端に接続された低域通過フィルタと、前記低域通過フィルタの出力端に接続されたＶＣＯと、前記ＶＣＯの出力端に接続され前記ＶＣＯの出力周波数を周波数変換し前記第２の入力信号を出力するミキサと、前記電流出力型位相比較器の出力端に接続された第１、第２の定電流源と、前記電流出力型位相比較器と第１の基準電位との間に接続された第１のスイッチと、前記電流出力型位相比較器の出力端と第２の基準電位との間に接続された第２のスイッチとを有し、前記第１、第２の定電流源のオンオフと前記第１と第２のスイッチの短絡、開放を制御する手段を有し、
前記第１の基準電位は０Ｖであり、前記第２の基準電位は電源電位であり、前記第１の定電流源は前記電流出力型位相比較器の出力端に定電流を出力し、前記第２の定電流源は前記電流出力型位相比較器の出力端から定電流を吸収し、
非動作状態では、前記第１、第２の定電流源がオフで前記第１のスイッチは短絡され、前記第２のスイッチは開放されており、前記非動作状態から動作状態への移行には第１と第２の手段が存在し、前記ＰＬＬ回路の収束周波数が、前記第１のスイッチの短絡時の前記ＶＣＯの出力周波数と設定周波数との間の周波数であるという条件を満たす場合には前記第１の手段が用いられ、前記条件を満たさない場合には前記第２の手段が用いられるＰＬＬ回路であって、前記第１の手段においては、前記第１のスイッチの開放と前記第１の定電流源のオンが行われ、前記第２の手段においては、まず前記第１のスイッチの開放と前記第２のスイッチの短絡が行われ、その一定期間の後、前記第２のスイッチの開放と前記第２の定電流源のオンが行われるものであり、該設定周波数は前記ＶＣＯの発振周波数範囲の略中間に当たる周波数であり、
前記第１、第２の定電流源の出力電流値が等しいことを特徴とするＰＬＬ回路。
【請求項４】
第１の周波数変調された入力信号と第２の入力信号の位相差に比例した信号を出力する電流出力型位相比較器と、前記電流出力型位相比較器の出力端に接続された低域通過フィルタと、前記低域通過フィルタの出力端に接続されたＶＣＯと、前記ＶＣＯの出力端に接続され前記ＶＣＯの出力周波数を周波数変換し前記第２の入力信号を出力するミキサと、前記電流出力型位相比較器の出力端に接続された第１、第２の定電流源と、前記電流出力型位相比較器と第１の基準電位との間に接続された第１のスイッチと、前記電流出力型位相比較器の出力端と第２の基準電位との間に接続された第２のスイッチとを有し、前記第１、第２の定電流源のオンオフと前記第１と第２のスイッチの短絡、開放を制御する手段を有し、
前記第１の基準電位は電源電圧であり、前記第２の基準電位は０Ｖであり、前記第１の定電流源は前記電流出力型位相比較器の出力端から定電流を吸収し、前記第２の定電流源は前記電流出力型位相比較器の出力端に定電流を出力し、
非動作状態では、前記第１、第２の定電流源がオフで前記第１のスイッチは短絡され、前記第２のスイッチは開放されており、前記非動作状態から動作状態への移行には第１と第２の手段が存在し、前記ＰＬＬ回路の収束周波数が、前記第１のスイッチの短絡時の前記ＶＣＯの出力周波数と設定周波数との間の周波数であるという条件を満たす場合には前記第１の手段が用いられ、前記条件を満たさない場合には前記第２の手段が用いられるＰＬＬ回路であって、前記第１の手段においては、前記第１のスイッチの開放と前記第１の定電流源のオンが行われ、前記第２の手段においては、まず前記第１のスイッチの開放と前記第２のスイッチの短絡が行われ、その一定期間の後、前記第２のスイッチの開放と前記第２の定電流源のオンが行われるものであり、該設定周波数は前記ＶＣＯの発振周波数範囲の略中間に当たる周波数であり、
前記第１、第２の定電流源の出力電流値が等しいことを特徴とするＰＬＬ回路。
【請求項５】
第１の周波数変調された入力信号と第２の入力信号の位相差に比例した信号を出力する電流出力型位相比較器と、前記電流出力型位相比較器の出力端に接続された低域通過フィルタと、前記低域通過フィルタの出力端に接続されたＶＣＯと、前記ＶＣＯの出力端に接続され前記ＶＣＯの出力周波数を周波数変換し前記第２の入力信号を出力するミキサと、前記電流出力型位相比較器の出力端に接続された可変電流源と定電流源と、前記電流出力型位相比較器と基準電位との間に接続されたスイッチとを有し、前記可変電流源のオンオフ及び出力電流値と前記定電流源のオンオフと前記スイッチの短絡、開放を制御する手段を有し、
前記基準電位は０Ｖであり、前記可変電流源は前記電流出力型位相比較器の出力端に電流を出力し、前記定電流源は前記電流出力型位相比較器の出力端から定電流を吸収し、
非動作状態では、前記可変電流源と前記定電流源がオフで前記スイッチは短絡されており、前記非動作状態から動作状態への移行には第１と第２の手段が存在し、前記ＰＬＬ回路の収束周波数が、前記第１のスイッチの短絡時の前記ＶＣＯの出力周波数と設定周波数との間の周波数であるという条件を満たす場合には前記第１の手段が用いられ、前記条件を満たさない場合には前記第２の手段が用いられるＰＬＬ回路であって、前記第１の手段においては、前記スイッチの開放と前記可変電流源のオンが行われ、前記可変電流源は第１の定電流値を出力し、前記第２の手段においては、まず前記スイッチの開放と前記可変電流源のオンが行われ、前記可変電流源は第２の定電流値を出力し、その一定期間の後、前記可変電流源のオフと前記定電流源のオンが行われるものであり、該設定周波数は前記ＶＣＯの発振周波数範囲の略中間に当たる周波数であり、
前記第１の定電流値と前記定電流の出力電流値は等しく、前記第２の定電流値は前記第１の定電流値と前記定電流の出力電流値の少なくとも２倍以上であることを特徴とするＰＬＬ回路。
【請求項６】
第１の周波数変調された入力信号と第２の入力信号の位相差に比例した信号を出力する電流出力型位相比較器と、前記電流出力型位相比較器の出力端に接続された低域通過フィルタと、前記低域通過フィルタの出力端に接続されたＶＣＯと、前記ＶＣＯの出力端に接続され前記ＶＣＯの出力周波数を周波数変換し前記第２の入力信号を出力するミキサと、前記電流出力型位相比較器の出力端に接続された可変電流源と定電流源と、前記電流出力型位相比較器と基準電位との間に接続されたスイッチとを有し、前記可変電流源のオンオフ及び出力電流値と前記定電流源のオンオフと前記スイッチの短絡、開放を制御する手段を有し、
前記基準電位は電源電位であり、前記可変電流源は前記電流出力型位相比較器の出力端から電流を吸収し、前記定電流源は前記電流出力型位相比較器の出力端に定電流を出力し、
非動作状態では、前記可変電流源と前記定電流源がオフで前記スイッチは短絡されており、前記非動作状態から動作状態への移行には第１と第２の手段が存在し、前記ＰＬＬ回路の収束周波数が、前記第１のスイッチの短絡時の前記ＶＣＯの出力周波数と設定周波数との間の周波数であるという条件を満たす場合には前記第１の手段が用いられ、前記条件を満たさない場合には前記第２の手段が用いられるＰＬＬ回路であって、前記第１の手段においては、前記スイッチの開放と前記可変電流源のオンが行われ、前記可変電流源は第１の定電流値を出力し、前記第２の手段においては、まず前記スイッチの開放と前記可変電流源のオンが行われ、前記可変電流源は第２の定電流値を出力し、その一定期間の後、前記可変電流源のオフと前記定電流源のオンが行われるものであり、該設定周波数は前記ＶＣＯの発振周波数範囲の略中間に当たる周波数であり、
前記第１の定電流値と前記定電流の出力電流値は等しく、前記第２の定電流値は前記第１の定電流値と前記定電流の出力電流値の少なくとも２倍以上であることを特徴とするＰＬＬ回路。
【請求項７】
ベースバンド回路と、前記ベースバンド回路から第１のベースバンド信号が入力される変調器と、前記変調器の出力に接続されたＰＬＬ回路と、前記ＰＬＬ回路の出力に接続された電力増幅器と、前記ベースバンド回路に第２のベースバンド信号を出力する受信回路と、アンテナと、前記アンテナと前記受信回路の入力と前記電力増幅器の出力とが接続されるセレクタとを有する無線通信端末機器であって、
前記ベースバンド回路は前記無線通信端末機器の動作の制御信号を出力し、
前記ＰＬＬ回路が、第１の周波数変調された入力信号と第２の入力信号の位相差に比例した信号を出力する電流出力型位相比較器と、前記電流出力型位相比較器の出力端に接続された低域通過フィルタと、前記低域通過フィルタの出力端に接続されたＶＣＯと、前記ＶＣＯの出力端に接続され前記ＶＣＯの出力周波数を周波数変換し前記第２の入力信号を出力するミキサと、前記電流出力型位相比較器の出力端に接続された第１、第２の定電流源と、前記電流出力型位相比較器と第１の基準電位との間に接続された第１のスイッチと、前記電流出力型位相比較器の出力端と第２の基準電位との間に接続された第２のスイッチとを有し、前記第１、第２の定電流源のオンオフと前記第１と第２のスイッチの短絡、開放を制御する手段を有するＰＬＬ回路からなり、
前記ＰＬＬ回路において、前記第１の基準電位は０Ｖであり、前記第２の基準電位は電源電位であり、前記第１の定電流源は前記電流出力型位相比較器の出力端に定電流を出力し、前記第２の定電流源は前記電流出力型位相比較器の出力端から定電流を吸収し、
前記ＰＬＬ回路において、非動作状態では、前記第１、第２の定電流源がオフで前記第１のスイッチは短絡され、前記第２のスイッチは開放されており、前記非動作状態から動作状態への移行には第１と第２の手段が存在し、前記ＰＬＬ回路の収束周波数が、前記第１のスイッチの短絡時の前記ＶＣＯの出力周波数と設定周波数との間の周波数であるという条件を満たす場合には前記第１の手段が用いられ、前記条件を満たさない場合には前記第２の手段が用いられるＰＬＬ回路であって、前記第１の手段においては、前記第１のスイッチの開放と前記第１の定電流源のオンが行われ、前記第２の手段においては、まず前記第１のスイッチの開放と前記第２のスイッチの短絡が行われ、その一定期間の後、前記第２のスイッチの開放と前記第２の定電流源のオンが行われるものであり、該設定周波数は前記ＶＣＯの発振周波数範囲の略中間に当たる周波数であり、
前記ＰＬＬ回路において、前記第１、第２の定電流源の出力電流値が等しいことを特徴とする無線通信端末機器。
【請求項８】
ベースバンド回路と、前記ベースバンド回路から第１のベースバンド信号が入力される変調器と、前記変調器の出力に接続されたＰＬＬ回路と、前記ＰＬＬ回路の出力に接続された電力増幅器と、前記ベースバンド回路に第２のベースバンド信号を出力する受信回路と、アンテナと、前記アンテナと前記受信回路の入力と前記電力増幅器の出力とが接続されるセレクタとを有する無線通信端末機器であって、
前記ベースバンド回路は前記無線通信端末機器の動作の制御信号を出力し、
前記ＰＬＬ回路が、第１の周波数変調された入力信号と第２の入力信号の位相差に比例した信号を出力する電流出力型位相比較器と、前記電流出力型位相比較器の出力端に接続された低域通過フィルタと、前記低域通過フィルタの出力端に接続されたＶＣＯと、前記ＶＣＯの出力端に接続され前記ＶＣＯの出力周波数を周波数変換し前記第２の入力信号を出力するミキサと、前記電流出力型位相比較器の出力端に接続された第１、第２の定電流源と、前記電流出力型位相比較器と第１の基準電位との間に接続された第１のスイッチと、前記電流出力型位相比較器の出力端と第２の基準電位との間に接続された第２のスイッチとを有し、前記第１、第２の定電流源のオンオフと前記第１と第２のスイッチの短絡、開放を制御する手段を有するＰＬＬ回路からなり、
前記ＰＬＬ回路において、前記第１の基準電位は電源電圧であり、前記第２の基準電位は０Ｖであり、前記第１の定電流源は前記電流出力型位相比較器の出力端から定電流を吸収し、前記第２の定電流源は前記電流出力型位相比較器の出力端に定電流を出力し、
前記ＰＬＬ回路において、非動作状態では、前記第１、第２の定電流源がオフで前記第１のスイッチは短絡され、前記第２のスイッチは開放されており、前記非動作状態から動作状態への移行には第１と第２の手段が存在し、前記ＰＬＬ回路の収束周波数が、前記第１のスイッチの短絡時の前記ＶＣＯの出力周波数と設定周波数との間の周波数であるという条件を満たす場合には前記第１の手段が用いられ、前記条件を満たさない場合には前記第２の手段が用いられるＰＬＬ回路であって、前記第１の手段においては、前記第１のスイッチの開放と前記第１の定電流源のオンが行われ、前記第２の手段においては、まず前記第１のスイッチの開放と前記第２のスイッチの短絡が行われ、その一定期間の後、前記第２のスイッチの開放と前記第２の定電流源のオンが行われるものであり、該設定周波数は前記ＶＣＯの発振周波数範囲の略中間に当たる周波数であり、
前記ＰＬＬ回路において、前記第１、第２の定電流源の出力電流値が等しいことを特徴とする無線通信端末機器。
【請求項９】
第１の周波数変調された入力信号と第２の入力信号の位相差に比例した信号を出力する電流出力型位相比較器と、前記電流出力型位相比較器の出力端に接続された低域通過フィルタと、前記低域通過フィルタの出力端に接続されたＶＣＯと、前記ＶＣＯの出力端に接続され前記ＶＣＯの出力周波数を周波数変換し前記電流出力型位相比較器の前記第２の入力信号を出力するミキサと、前記電流出力型位相比較器の出力端に接続された第１、第２の定電流源と、前記電流出力型位相比較器と第１の基準電位との間に接続された第１のスイッチと、前記電流出力型位相比較器の出力端と第２の基準電位との間に接続された第２のスイッチとを有し、前記第１、第２の定電流源のオンオフと前記第１と第２のスイッチの短絡、開放を制御するコントローラを有し、
前記第１の基準電位は０Ｖであり、前記第２の基準電位は電源電位であり、前記第１の定電流源は前記電流出力型位相比較器の出力端に定電流を出力し、前記第２の定電流源は前記電流出力型位相比較器の出力端から定電流を吸収し、
非動作状態では、前記第１、第２の定電流源がオフで前記第１のスイッチは短絡され、前記第２のスイッチは開放されており、前記非動作状態から動作状態への移行には第１と第２の手段が存在し、前記ＰＬＬ回路の収束周波数が、前記第１のスイッチの短絡時の前記ＶＣＯの出力周波数と設定周波数との間の周波数であるという条件を満たす場合には前記第１の手段が用いられ、前記条件を満たさない場合には前記第２の手段が用いられるＰＬＬ回路であって、前記第１の手段においては、前記第１のスイッチの開放と前記第１の定電流源のオンが行われ、前記第２の手段においては、まず前記第１のスイッチの開放と前記第２のスイッチの短絡が行われ、その一定期間の後、前記第２のスイッチの開放と前記第２の定電流源のオンが行われるものであり、該設定周波数は前記ＶＣＯの発振周波数範囲の略中間に当たる周波数であり、
前記第１、第２の定電流源の出力電流値が等しいことを特徴とするＰＬＬ回路。
【請求項１０】
第１の周波数変調された入力信号と第２の入力信号の位相差に比例した信号を出力する電流出力型位相比較器と、前記電流出力型位相比較器の出力端に接続された低域通過フィルタと、前記低域通過フィルタの出力端に接続されたＶＣＯと、前記ＶＣＯの出力端に接続され前記ＶＣＯの出力周波数を周波数変換し前記電流出力型位相比較器の前記第２の入力信号を出力するミキサと、前記電流出力型位相比較器の出力端に接続された第１、第２の定電流源と、前記電流出力型位相比較器と第１の基準電位との間に接続された第１のスイッチと、前記電流出力型位相比較器の出力端と第２の基準電位との間に接続された第２のスイッチとを有し、前記第１、第２の定電流源のオンオフと前記第１と第２のスイッチの短絡、開放を制御するコントローラを有し、
前記第１の基準電位は電源電圧であり、前記第２の基準電位は０Ｖであり、前記第１の定電流源は前記電流出力型位相比較器の出力端から定電流を吸収し、前記第２の定電流源は前記電流出力型位相比較器の出力端に定電流を出力し、
非動作状態では、前記第１、第２の定電流源がオフで前記第１のスイッチは短絡され、前記第２のスイッチは開放されており、前記非動作状態から動作状態への移行には第１と第２の手段が存在し、前記ＰＬＬ回路の収束周波数が、前記第１のスイッチの短絡時の前記ＶＣＯの出力周波数と設定周波数との間の周波数であるという条件を満たす場合には前記第１の手段が用いられ、前記条件を満たさない場合には前記第２の手段が用いられるＰＬＬ回路であって、前記第１の手段においては、前記第１のスイッチの開放と前記第１の定電流源のオンが行われ、前記第２の手段においては、まず前記第１のスイッチの開放と前記第２のスイッチの短絡が行われ、その一定期間の後、前記第２のスイッチの開放と前記第２の定電流源のオンが行われるものであり、該設定周波数は前記ＶＣＯの発振周波数範囲の略中間に当たる周波数であり、
前記第１、第２の定電流源の出力電流値が等しいことを特徴とするＰＬＬ回路。
【請求項１１】
請求項９または１０のいずれかに記載のＰＬＬ回路において、
前記第１のスイッチは、前記ＶＣＯの入力電位に依存しない信号によって制御され、前記第２のスイッチは、前記ＶＣＯの入力電位に依存しない信号によって制御されることを特徴とするＰＬＬ回路。
【請求項１２】
第１の周波数変調された入力信号と第２の入力信号の位相差に比例した信号を出力する電流出力型位相比較器と、前記電流出力型位相比較器の出力端に接続された低域通過フィルタと、前記低域通過フィルタの出力端に接続されたＶＣＯと、前記ＶＣＯの出力端に接続され前記ＶＣＯの出力周波数を周波数変換し前記電流出力型位相比較器の前記第２の入力信号を出力するミキサと、前記電流出力型位相比較器の出力端に接続された可変電流源と定電流源と、前記電流出力型位相比較器と基準電位との間に接続されたスイッチとを有し、前記可変電流源のオンオフ及び出力電流値と前記定電流源のオンオフと前記スイッチの短絡、開放を制御するコントローラを有し、
前記基準電位は０Ｖであり、前記可変電流源は前記電流出力型位相比較器の出力端に電流を出力し、前記定電流源は前記電流出力型位相比較器の出力端から定電流を吸収し、
非動作状態では、前記可変電流源と前記定電流源がオフで前記スイッチは短絡されており、前記非動作状態から動作状態への移行には第１と第２の手段が存在し、前記ＰＬＬ回路の収束周波数が、前記第１のスイッチの短絡時の前記ＶＣＯの出力周波数と設定周波数との間の周波数であるという条件を満たす場合には前記第１の手段が用いられ、前記条件を満たさない場合には前記第２の手段が用いられるＰＬＬ回路であって、前記第１の手段においては、前記スイッチの開放と前記可変電流源のオンが行われ、前記可変電流源は第１の定電流値を出力し、前記第２の手段においては、まず前記スイッチの開放と前記可変電流源のオンが行われ、前記可変電流源は第２の定電流値を出力し、その一定期間の後、前記可変電流源のオフと前記定電流源のオンが行われるものであり、該設定周波数は前記ＶＣＯの発振周波数範囲の略中間に当たる周波数であり、
前記第１の定電流値と前記定電流の出力電流値は等しく、前記第２の定電流値は前記第１の定電流値と前記定電流の出力電流値の少なくとも２倍以上であることを特徴とするＰＬＬ回路。
【請求項１３】
第１の周波数変調された入力信号と第２の入力信号の位相差に比例した信号を出力する電流出力型位相比較器と、前記電流出力型位相比較器の出力端に接続された低域通過フィルタと、前記低域通過フィルタの出力端に接続されたＶＣＯと、前記ＶＣＯの出力端に接続され前記ＶＣＯの出力周波数を周波数変換し前記電流出力型位相比較器の前記第２の入力信号を出力するミキサと、前記電流出力型位相比較器の出力端に接続された可変電流源と定電流源と、前記電流出力型位相比較器と基準電位との間に接続されたスイッチとを有し、前記可変電流源のオンオフ及び出力電流値と前記定電流源のオンオフと前記スイッチの短絡、開放を制御するコントローラを有し、
前記基準電位は電源電位であり、前記可変電流源は前記電流出力型位相比較器の出力端から電流を吸収し、前記定電流源は前記電流出力型位相比較器の出力端に定電流を出力し、
非動作状態では、前記可変電流源と前記定電流源がオフで前記スイッチは短絡されており、前記非動作状態から動作状態への移行には第１と第２の手段が存在し、前記ＰＬＬ回路の収束周波数が、前記第１のスイッチの短絡時の前記ＶＣＯの出力周波数と設定周波数との間の周波数であるという条件を満たす場合には前記第１の手段が用いられ、前記条件を満たさない場合には前記第２の手段が用いられるＰＬＬ回路であって、前記第１の手段においては、前記スイッチの開放と前記可変電流源のオンが行われ、前記可変電流源は第１の定電流値を出力し、前記第２の手段においては、まず前記スイッチの開放と前記可変電流源のオンが行われ、前記可変電流源は第２の定電流値を出力し、その一定期間の後、前記可変電流源のオフと前記定電流源のオンが行われるものであり、該設定周波数は前記ＶＣＯの発振周波数範囲の略中間に当たる周波数であり、
前記第１の定電流値と前記定電流の出力電流値は等しく、前記第２の定電流値は前記第１の定電流値と前記定電流の出力電流値の少なくとも２倍以上であることを特徴とするＰＬＬ回路。
【請求項１４】
請求項１２または１３のいずれかに記載のＰＬＬ回路において、
前記スイッチは前記ＶＣＯの入力電位に依存しない信号によって制御されることを特徴とするＰＬＬ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＩＦ（中間周波数）信号をＲＦ（無線周波数）信号に周波数変換するＰＬＬ回路の収束の高速化に適用して有効な技術に関する。
【０００２】
【従来の技術】
移動体通信端末に用いられる送信機にはいくつかの方式が存在する。もっとも一般的なものは、ベースバンド信号を変調器でＩＦ（中間周波数）信号に変換し、それをアンテナから送信すべき周波数にミキサで変換するミキサ方式である。この他に、該方式のミキサの替わりにＰＬＬ回路を用いて周波数変換するＰＬＬ方式がある。ＰＬＬ方式は、定振幅変調しか扱えないという欠点はあるものの、送信雑音をミキサ方式に比べて大幅に低減できるという特長があり、主にＧＳＭ（Global System for Mobile communications）システムの無線通信端末機器に用いられている。その動作原理の詳細は、例えば、IEEE journal of solid-state circuits Vol. 32, No. 12, pp. 2089 - 2096, "A 2.7-V GSM RF Transceiver IC"に記されている。
【０００３】
図１２は、該ＰＬＬ方式で用いられるＰＬＬ回路の一例を示した図である。該ＰＬＬ回路は、電流出力型位相比較器１００と、定電流源１０１と、ミキサ１０５と、低域通過フィルタ（ＬＰＦ）１０３と、電圧制御発振器１０４と、スイッチ（ＳＷ）１０２とから構成される。以下の説明において、ＶＣＯ１０４は正の感度をもつものと仮定する。ＬＰＦ１０３には、一般に、図１２に示す様な受動素子から成る２次ＬＰＦが使用される。また、ＳＷ１０２には制御信号ＬＯＧＩＣ１が与えられる。ＬＯＧＩＣ１が０の場合にＳＷ１０２は開放状態となり、ＬＯＧＩＣ１が１の場合にＳＷ１０２はグランドに短絡する。
【０００４】
電流出力型位相比較器１００には、位相周波数比較器ではなく、高速動作可能なミキサ型の位相比較器が用いられる。これにより、送信機の周波数構成の自由度を上げることができる。位相比較器の欠点は、２つの入力の周波数差が大きい場合に、出力電圧がＬＰＦ１０３によって抑圧されＶＣＯ１０４に伝わらないということである。つまり、収束初期段階でのＶＣＯ１０４の出力周波数によっては該ＰＬＬ回路が収束することができない。この欠点を解消するために、定電流源１０１とＳＷ１０２が接続されている。該ＰＬＬ回路が収束する前に必ずＳＷ１０２をグランドに接続しＶＣＯ１０４の入力電位をグランド電位に設定する。その後、ＳＷ１０２を開放して収束を開始する。電流出力型位相比較器１００の出力がＶＣＯ１０４に伝わらない場合でも、定電流源１０１がＬＰＦ１０３の容量を充電することにより、ＶＣＯ１０４の入力電位が上昇する。これにより、電流出力型位相比較器１００の２つの入力周波数は近づいていくことができる。該入力周波数が十分近づくと、電流出力型位相比較器１００の出力がＶＣＯ１０４の入力に伝わり、収束が可能となる。
【０００５】
ＧＳＭシステムにはＴＤＭＡ（Time Division Multiple Access） 方式が用いられている。１フレームは１２０／２６ｍｓで、１５／２６ｍｓの８つのタイムスロットから構成される。１スロットを受信に、他の１スロットを送信に使用する。図１３は、端末の送受信タイミングを示した一例である。この例では、タイムスロット１を受信に、タイムスロット４を送信に割り当てている。送受信間隔は２つのタイムスロット分である。ただし、端末から基地局への伝播遅延を考慮にいれ、送信は最大３０２４／１３μｓのタイミングアドバンス分早く行われる。
【０００６】
前記ＰＬＬ方式が、前述のＧＳＭのＴＤＭＡ動作に従いどのように動作するかを、前記の従来のＰＬＬ回路と、図１４に示すタイミングチャートを用いて説明する。説明の便宜のため、電流出力型位相比較器１００の入力の中心周波数を２７０ＭＨｚ、ミキサ１０５に入力される局発信号ＬＯの周波数を１１８０ＭＨｚとする。また、ＶＣＯ１０４の入力感度は正であり、入力電位が０Ｖの時の出力周波数を８５０ＭＨｚとする。端末が送信タイミングにない場合、ＬＯＧＩＣ１には１が入力され、電流出力型位相比較器１００の出力が０Ｖとなる。これにより、ＬＰＦ１０３の容量に蓄積された電荷が放電され、ＶＣＯ１０４の入力電位もまた０Ｖとなる。したがって、ＶＣＯ１０４の出力周波数は８５０ＭＨｚとなる。時刻ｔ１になると、ＬＯＧＩＣ１には０が入力され、ＳＷ１０２は開放状態となる。この時のミキサ１０５の出力周波数は、８５０ＭＨｚと１１８０ＭＨｚの和と差、すなわち、２０３０ＭＨｚと３３０ＭＨｚである。和成分は、ＬＰＦ１０３で抑圧され収束に寄与しないので、ここでは差成分のみを考える。したがって、電流出力型位相比較器１００の出力周波数は、３３０−２７０＝６０ＭＨｚとなる。ＧＳＭシステムに用いる場合、一般に該ＰＬＬ回路の帯域は約１ＭＨｚに設計されるので、ミキサ１０５の出力信号はＬＰＦ１０３で十分抑圧され、前記容量への電荷蓄積に寄与しない。つまり、フィードバックが切れた状態となる。しかし、定電流源１０１からの定電流により該容量に電荷が蓄積され、ＶＣＯ１０４の入力電位は上昇する。その結果、ＶＣＯ１０４の出力周波数は８５０ＭＨｚから上昇していく。ＶＣＯ１０４の出力周波数が、例えば、９０８ＭＨｚに上昇した場合を考える。この時、電流出力型位相比較器１００の出力周波数は２ＭＨｚとなる。したがって、ＬＰＦ１０３での抑圧度が減少し、前記容量への電荷蓄積に寄与することができる。すなわち、フィードバックが回復する。フィードバックが回復したことにより、該ＰＬＬ回路は最終的に収束し、ＶＣＯ１０４の出力周波数は、１１８０−２７０＝９１０ＭＨｚとなる。収束は、送信期間の始まる時刻ｔ２よりも早く完了しなければならない。送信期間が終了する時刻ｔ３に、ＬＯＧＩＣ１には１が入力され、再びＶＣＯ１０４の入力電位を０Ｖとし、次の送信期間に備える。
【０００７】
図１５は、上記収束過程におけるＶＣＯ１０４の入力電位の変化を示した一例である。時刻ｔ１までは、該入力電位は０Ｖである。時刻ｔ１にＳＷ１０２が開放となり、該入力電位が直線的に上昇を始める。該上昇の傾きは、主に定電流源１０１の出力電流Ｉ１と、ＬＰＦ１０３の総容量Ｃにより決まり、Ｉ１／Ｃで与えられる。その後、フィードバックを回復し収束を完了する。ＶＣＯ１０４の感度をＫｖ、該入力電位が０Ｖ時のＶＣＯ１０４の出力周波数をｆ０、収束時のＶＣＯ１０４の出力周波数をｆ１とすると、収束時の該入力電位Ｖ１は数式１で与えられる。
【０００８】
Ｖ１＝（ｆ１−ｆ０）／Ｋｖ  ・・・（数式１）
該ＰＬＬ回路の収束時間ｔｓは、該出力電流Ｉ１によって該総容量ＣがＶ１に充電される時間で近似できるので、ｔｓは数式２で与えられる。
【０００９】
ｔｓ＝（ｆ１−ｆ０）／Ｋｖ・Ｃ／Ｉ１  ・・・（数式２）
したがって、ｆ１が高いほど収束時間が長くなる。例えばＧＳＭシステムでは、送信周波数の最高周波数９１５ＭＨｚに収束するときにもっとも収束時間が長くなる。
【００１０】
近年、高速データ通信サービスの要求が急速に高まってきた。それに伴い、ＧＳＭシステムにおいても従来のデータレートを改善する方式がいくつか提案され、実用に向け検討が行われている。その一つがＧＰＲＳ（General Packet Radio Service）である。ＧＰＲＳは、図１６に示すように複数のタイムスロットを送信または受信に割り当てることでデータレートを高める方式である。図１３と図１６を比較すれば明らかなように、ＧＰＲＳでは前記ＰＬＬ回路が収束に使える時間が従来のＧＳＭに比べ約半分である。そこで、前記ＰＬＬ回路の収束時間を短縮する必要がでてきた。
【００１１】
【発明が解決しようとする課題】
前述の様に、従来のＰＬＬ回路の収束時間ｔｓは数式２で与えられる。ｔｓを短縮するには、数式２に含まれるパラメータを変更する必要がある。一般に、ＶＣＯ１０４はモジュール部品として供給されるため、その特性値、ｆ０とＫｖは固定値である。また、Ｉ１／Ｃは以下の１）２）に示す制限により自由に変更することが困難である。１）電流出力型位相比較器１００の出力電流とＣの比は、システムパラメータである変調帯域幅や許容雑音量によって決定される。２）該出力電流とＩ１の比により該ＰＬＬ回路の収束安定性が決まる。つまり、従来のＰＬＬ回路の場合、前述の制限を満たしながら、収束時間を短縮することは困難である。
【００１２】
そこで、本発明の目的は、前述の制限を満たしながら、従来のＰＬＬ回路の最大収束時間を短縮することである。
【００１３】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１４】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１５】
上記目的を達成するために、本発明のＰＬＬ回路は、少なくとも電流出力型位相比較器と、低域通過フィルタと、ＶＣＯとを含むＰＬＬ回路であって、収束開始前には該ＶＣＯの入力電位を０Ｖとし、該ＰＬＬ回路の収束周波数が設定周波数よりも低い場合には、該入力電位を０Ｖから収束電位までＰＬＬフィードバックループにより収束させ、該収束周波数が該設定周波数よりも高い場合には、まず該入力電位を０Ｖから電源電圧まで該ＰＬＬフィードバックループを使わずに上昇させ、その後、該入力電位を該電源電圧から収束電位まで該ＰＬＬフィードバックループにより収束させるものである。
【００１６】
また、上記目的を達成するための他の動作として、本発明のＰＬＬ回路は、少なくとも電流出力型位相比較器と、低域通過フィルタと、ＶＣＯとを含むＰＬＬ回路であって、収束開始前に該ＶＣＯの入力電位を電源電圧とし、該ＰＬＬ回路の収束周波数が設定周波数よりも高い場合には、該入力電位を該電源電圧から収束電位までＰＬＬフィードバックループにより収束させ、該収束周波数が該設定周波数よりも低い場合には、まず該入力電位を該電源電圧から０Ｖまで該ＰＬＬフィードバックループを使わずに下降させ、その後、該入力電位を０Ｖから収束電位まで該ＰＬＬフィードバックループにより収束させるものである。
【００１７】
また、上記目的を達成するために、本発明のＰＬＬ回路の構成は、第１の入力信号と第２の入力信号の位相差に比例した信号を出力する電流出力型位相比較器と、該電流出力型位相比較器の出力端に接続されたＬＰＦと、該ＬＰＦの出力端に接続されたＶＣＯと、該ＶＣＯの出力端に接続され第２の信号を出力するミキサと、該電流出力型位相比較器の出力端に定電流を出力する第１と第２の定電流源と、該電流出力型位相比較器の出力端から定電流を吸収する第３の定電流源と、該電流出力型位相比較器とグランドとの間に接続された第１のスイッチとを有し、該第１、第２、第３の定電流源のオンオフと該第１のスイッチの開放、短絡を制御する手段を有するものである。
【００１８】
また、上記目的を達成するための他の構成として、該本発明のＰＬＬ回路において、該第２の定電流源を該電流出力型位相比較器の出力端と電源電位との間に接続された第２のスイッチに置き換え、該第２のスイッチのオンオフを制御する手段を追加するものである。
【００１９】
また、上記目的を達成するための他の構成として、該本発明のＰＬＬ回路において、該第１と第２の定電流源を可変電流源に置き換え、該可変電流源のオンオフと出力電流値を制御する手段を追加するものである。
【００２０】
また、本発明の無線通信端末機器は、ベースバンド回路と、該ベースバンド回路から第１のベースバンド信号が入力される変調器と、該変調器の出力に接続されたＰＬＬ回路と、該ＰＬＬ回路の出力に接続された電力増幅器と、該ベースバンド回路に第２のベースバンド信号を出力する受信回路と、アンテナと、該アンテナと該受信回路の入力と該電力増幅器の出力とが接続されるアンテナスイッチとを有し、該ベースバンド回路は該無線通信端末機器の動作の制御信号を出力する無線通信端末機器において、該ＰＬＬ回路が、前記記載のＰＬＬ回路からなることを特徴とするものである。また、該セレクタはアンテナスイッチまたはデュプレクサである。
【００２１】
【発明の実施の形態】
以下、本発明の実施の形態を図面を用いて詳細に説明する。なお、実施の形態を説明するための全図において、同一部材には同一の符号を付し、その繰り返しの説明は省略する。さらに、従来の技術で説明した内容と重複する部分についての説明も省略する。
【００２２】
図１は、本発明のＰＬＬ回路の第１の実施の形態を示した構成図である。
【００２３】
本発明に係るＰＬＬ回路は、電流出力型位相比較器１００と、定電流源１０１，２００，２０１と、ミキサ１０５と、ＬＰＦ１０３と、ＶＣＯ１０４と、ＳＷ１０２とから構成される。定電流源１０１と２００の出力電流は同じ値である（Ｉ１＝Ｉ２）。また、定電流源２０１の出力電流Ｉ３は、定電流源１０１と２００よりも大きな値、例えば５０倍の値である。以下の説明において、ＶＣＯ１０４は正の感度をもつものと仮定する。ＳＷ１０２には制御信号ＬＯＧＩＣ１が与えられる。ＬＯＧＩＣ１が０の場合にＳＷ１０２は開放状態となり、ＬＯＧＩＣ１が１の場合にＳＷ１０２はグランドに短絡する。また、定電流源１０１，２００，２０１にはそれぞれ制御信号ＬＯＧＩＣ２，３，４が与えられる。ＬＯＧＩＣ２，３，４が０の場合に該ＬＯＧＩＣが入力される定電流源はそれぞれオフとなり、１の場合にそれぞれオンとなる。
【００２４】
電流出力型位相比較器１００、ミキサ１０５、ＳＷ１０２、ＬＰＦ１０３、ＶＣＯ１０４の動作は、前述の従来のＰＬＬ回路と同様である。
【００２５】
該ＰＬＬ回路には２つの動作モードがある。該動作モードの一例を図２，３，４，５及び６を用いて説明する。図２は、定電流源２００と２０１を用いない動作モード１のタイミングチャートである。非送信期間の時刻ｔ４において、ＬＯＧＩＣ１を１から０にしてＳＷ１０２を短絡状態から開放状態にする。また、ＬＯＧＩＣ２を０から１にして定電流源１０１をオフからオンにする。ＬＯＧＩＣ３と４は常に０であり、定電流源２００と２０１は常にオフにする。動作モード１における該ＰＬＬ回路の動作は、前述の従来のＰＬＬ回路の動作と同様であり、収束周波数が高いほど収束時間が長くなる。送信期間が終了すると、ＬＯＧＩＣ１は０から１にしてＳＷ１０２を開放状態から短絡状態にする。また、ＬＯＧＩＣ２は１から０にして定電流源１０１をオンからオフにして、次の送信期間に備える。
【００２６】
図３は、動作モード１におけるＶＣＯ１０４の入力電位の変化を示した一例である。収束過程は従来のＰＬＬ回路と同様である。
【００２７】
図４は、定電流源１０１を用いない動作モード２のタイミングチャートである。ＬＯＧＩＣ２は常に０として、定電流源１０１を常にオフにする。非送信期間の時刻ｔ５において、ＬＯＧＩＣ１を１から０にしてＳＷ１０２を短絡状態から開放状態にする。また、ＬＯＧＩＣ３を０から１にして定電流源２０１をオフからオンにする。定電流源２０１の出力大電流によりＬＰＦ１０３の容量が高速充電されＶＣＯ１０４の入力電位が最大電位まで急上昇する。該最大電位は、定電流源２０１の電源電圧によって決定される。その後、時刻ｔ６においてＬＯＧＩＣ３を１から０にして、定電流源２０１をオンからオフにする。また、ＬＯＧＩＣ４を０から１にして、定電流源２００をオフからオンにする。定電流源２００によってＬＰＦ１０３に蓄積された電荷が放電され、ＶＣＯ１０４の入力電位は該最大電位から下降していき、最終的に収束周波数に収束する。この場合、収束周波数が高いほど収束時間が短くなる。送信期間が終了すると、ＬＯＧＩＣ１は０から１にしてＳＷ１０２を開放状態から短絡状態にする。また、ＬＯＧＩＣ４は１から０にして定電流源２００をオンからオフにして、次の送信期間に備える。
【００２８】
図５は、動作モード２におけるＶＣＯ１０４の入力電位の変化を示した一例である。時刻ｔ５までは、該入力電位は０Ｖである。時刻ｔ５にＳＷ１０２が開放となり、該入力電位が直線的に上昇を始める。該上昇の傾きは、主に定電流源２０１の出力電流Ｉ３と、ＬＰＦ１０３の総容量Ｃにより決まり、Ｉ３／Ｃで与えられる。前述の様にＩ３はＩ１の、例えば５０倍、と大きいため、該上昇の傾きは該動作モード１におけるＩ１によって決まる傾きＩ１／Ｃの５０倍となる。つまり、非常に高速に該入力電位が最大電位まで上昇する。時刻ｔ６になると、定電流源２０１がオフとなり定電流源２００が動作を始める。定電流源２００により該入力電位は直線的に下降を始める。該下降の傾きは、主に定電流源２００の出力電流Ｉ２と、該Ｃにより決まり、Ｉ２／Ｃで与えられる。その後、該ＰＬＬ回路はフィードバックを回復し収束を完了する。動作モード１における収束時間ｔｓ１は、従来のＰＬＬ回路と同様に与えられる。動作モード２における収束時間ｔｓ２は、ｔｄ＝ｔ６−ｔ５、該入力電位が最大電位の時のＶＣＯ１０４の出力周波数をｆ２とすると数式３で与えられる。
【００２９】
ｔｓ２＝（ｆ２−ｆ１）／Ｋｖ・Ｃ／Ｉ２＋ｔｄ  ・・・（数式３）
図６は、Ｋｖ＝３５ＭＨｚ／Ｖ、Ｃ＝１６ｎＦ、Ｉ１＝Ｉ２＝０．５４ｍＡ、ｆ０＝８４５ＭＨｚ、ｆ２＝９４３ＭＨｚ、ｔｄ＝１０μｓの場合の、収束時間ｔｓの収束周波数ｆ１依存性を動作モード１と２について示したものである。ＧＳＭシステムの場合を想定し、ｆ１は８８０ＭＨｚから９１５ＭＨｚで計算を行った。また、収束時間の計算には、数式２と３を用いた。図から分かるように、動作モード１のみを用いる従来のＰＬＬ回路の最大収束時間は約６０μｓである。しかし、ｆ１が９００ＭＨｚ以下では動作モード１を、９００ＭＨｚ以上では動作モード２を用いれば、最大収束時間は約４７μｓに短縮が可能である。
【００３０】
図７は、定電流源１０１，２００，２０１の実施例を示す回路図である。該回路は、基準電流発生回路６００，６０１、５つのカレントミラー回路、ＰＭＯＳトランジスタＭ１−Ｍ４及びインバーターＩＮＶ１，ＩＮＶ２とから構成される。 ５つのカレントミラー回路はそれぞれ（Ｑ１−Ｑ４，Ｒ１−Ｒ３）、（Ｑ５−Ｑ８，Ｒ４−Ｒ６）、（Ｑ９−Ｑ１１，Ｒ７，Ｒ８）、（Ｑ１２−Ｑ１４，Ｒ９，Ｒ１０）、（Ｑ１５−Ｑ１７，Ｒ１１，Ｒ１２）から構成される。基準電流発生回路６００，６０１は、バンドギャップリファレンス（ＢＧＲ）回路で発生する温度補償された基準電位から定電流を生成し出力する回路である。
【００３１】
基準電流発生回路６００の出力電流から、図１のＩ１とＩ２が生成される。また、基準電流発生回路６０１からはＩ３が生成される。Ｉ１，Ｉ２のオンオフ制御は、Ｍ１−Ｍ４，ＩＮＶ１，ＩＮＶ２からなるスイッチ回路によって実現される。例えば、ＬＯＧＩＣ３が１の場合、Ｍ３のソース・ドレイン間はオープンとなり、Ｍ４のソース・ドレイン間はショートとなる。したがって、Ｑ５とＱ７のベース間がショートされるのでＱ７のコレクタからＩ１が出力される。ＬＯＧＩＣ３が０の場合は、Ｑ７のベースが電源電圧となるのでＱ７のコレクタ電流はほぼ０となる。Ｉ３のオンオフ制御は、基準電流発生回路６０１のオンオフによって行われる。
【００３２】
電流出力型位相比較器１００のバイアス電流もまた、基準電流発生回路６００から生成される。前述の様に、電流出力型位相比較器１００の出力電流とＩ１，Ｉ２との比によって該ＰＬＬ回路の収束安定性を決定する。Ｉ１，Ｉ２及び該バイアス電流を同一の基準電流から生成することで、該出力電流とＩ１，Ｉ２との比のばらつきを低減することができる。
【００３３】
たとえば、図７において、ＬＯＧＩＣ３で制御されるＩ３は、Ｉ１，Ｉ２に比べて８倍の電流を流している。この８倍は、カレントミラー回路のエミッタ抵抗比に基準電流源から出力される電流値をかけたものの比である。具体的には、
（Ｒ１１／Ｒ１２）×（Ｒ９／Ｒ１０）×６０１の発生する電流値と、
（Ｒ４／Ｒ６）×（Ｒ２／Ｒ３）×６００の発生する電流値との比が８：１になっている。
【００３４】
以上のような構成において、０．３５μｍＢｉＣＭＯＳプロセスを用いた例では、前記従来のＰＬＬ回路に比べ約６％の回路面積の増加だけで本発明に係るＰＬＬ回路の第１の実施の形態を実現できている。
【００３５】
図８は、ＬＯＧＩＣ１，２，３，４の生成回路の実施例を示す回路図である。該回路は、第１の実施の形態のＰＬＬ回路７００と、第１の実施の形態のミキサ１０５に入力されるＬＯ信号を生成するためのＰＬＬ回路７０１と、カウンタ７１０と、論理回路７１１とから構成される。また、ＰＬＬ回路７０１は、温度補償型水晶発振器（ＴＸＣＯ）７０４と、分周器７０５，７０７と、位相比較器７０６と、ＬＰＦ７０８と、ＶＣＯ７０９とから構成される。点線７０３で囲まれた回路は同一ＩＣ内に製造される回路である。ＴＣＸＯ７０４は、温度補償された周波数精度の高い基準信号源として用いられ、例えば、１３ＭＨｚの信号を出力する。分周器７０５はＴＣＸＯ７０４の出力信号を分周し、位相比較器７０６に信号を出力する。分周比は、例えば１／６５で、２００ｋＨｚの信号を出力する。分周器７０５の出力信号がカウンタ７１０に入力されるので、カウンタ７１０の入力と出力の間には、分周器７０５の出力信号の周期の整数倍の遅延が生じる。したがって、該遅延を用いて図４におけるｔ５からｔ６への遅延を実現することができる。論理回路７１１は、カウンタ７１０の出力信号と該ＩＣ外部から入力されるＬＯＧＩＣ５，６とからＬＯＧＩＣ１，２，３，４を生成し、ＰＬＬ回路７００へと出力する。ＬＯＧＩＣ５は、図２，４におけるｔ４，ｔ５を決めるための信号であり、ＬＯＧＩＣ６は、前述の動作モードを決めるための信号である。
【００３６】
次に、本発明に係るＰＬＬ回路の第２の実施の形態を説明する。
【００３７】
図９は、本発明のＰＬＬ回路の第２の実施の形態を示した構成図である。該ＰＬＬ回路は、第１の実施の形態において、定電流源２０１を電源電圧に接続されたＳＷ３００に置き換えたことを特徴とする回路である。ＳＷ３００とＬＯＧＩＣ３以外の回路の動作は第１の実施の形態と同様である。ＳＷ３００は、図４の時刻ｔ５からｔ６の間にのみオンになる。これにより、ＬＰＦ１０３の入力端子と電源が短絡され、ＬＰＦ１０３の容量が電源からの電流で最大電位まで高速充電される。
【００３８】
次に、本発明に係るＰＬＬ回路の第３の実施の形態を説明する。
【００３９】
図１０は、本発明のＰＬＬ回路の第３の実施の形態を示した構成図である。該ＰＬＬ回路は、第１の実施の形態において、定電流源１０１と２０１を可変電流源５００に置き換えたことを特徴とする回路である。可変電流源５００は、ＬＯＧＩＣ２と４によりオンオフ制御と出力電流値制御が可能である。可変電流源５００、ＬＯＧＩＣ２と４により、第１の実施の形態の定電流源１０１，２０１とＬＯＧＩＣ２と３と同じ機能を実現する。
【００４０】
本発明にかかる無線通信端末機器の一例を図１１に示す。該無線通信端末機器は、ベースバンド回路４００と、変調器４０１と、本発明に係るＰＬＬ回路４０２と、電力増幅器（ＰＡ）４０３とから構成される送信系と、アンテナスイッチ４０４と、アンテナ４０６と、受信回路４０５とから構成される。
【００４１】
ベースバンド回路４００は、音声信号やデータ信号に基づいて変調器４０１にベースバンド信号４０７を出力し、受信回路４０５から入力されるベースバンド信号４０８に基づいて音声信号やデータ信号を再生する。また、該無線通信端末機器を構成する回路４１０を制御するための制御信号４０９を出力する。変調器４０１において、ベースバンド信号４０７に基づきＩＦ帯の変調信号が生成される。変調器４０１の出力信号はＰＬＬ回路４０２に入力され、周波数変換が施された後、ＰＡ４０３に出力される。ＰＡ４０３において、信号は電力を増幅され、アンテナスイッチ４０４を通ってアンテナ４０６から送信される。アンテナスイッチ４０４により、送信時にはアンテナ４０６とＰＡ４０３が接続され、受信時にはアンテナ４０６と受信回路４０５が接続される。アンテナ４０６で受信された信号は、受信回路４０５に入力され、復調が行われ、ベースバンド信号４０８が出力される。
【００４２】
したがって、本実施の形態によれば、ＰＬＬ回路の電流出力型位相比較器１００の出力に、ＬＰＦ１０３充電用の定電流源１０１と、放電用の定電流源２００と、高速充電用の定電流源２０１を接続することで、該ＰＬＬ回路の収束周波数が低い場合には、定電流源１０１を用いてＶＣＯ１０４の入力電位を０Ｖから上昇させて収束させ、該収束周波数が高い場合には、定電流源２０１を用いて該入力電位を一旦最大電位にし、その後、定電流源２００を用いて該入力電位を最大電圧から下降させて収束させるように、収束周波数により上記動作を選択することで該ＰＬＬ回路の最大収束時間を短縮することができる。
【００４３】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００４４】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【００４５】
本発明によれば、従来のＰＬＬ回路に２つの定電流源を追加するだけで、最大収束時間を約半分に短縮できるという効果がある。
【図面の簡単な説明】
【図１】本発明のＰＬＬ回路の第１の実施の形態を示す構成図である。
【図２】本発明のＰＬＬ回路の動作モード１を示すタイミングチャートである。
【図３】本発明のＰＬＬ回路の動作モード１におけるＶＣＯ入力電位を示す特性図である。
【図４】本発明のＰＬＬ回路の動作モード２を示すタイミングチャートである。
【図５】本発明のＰＬＬ回路の動作モード２におけるＶＣＯ入力電位を示す特性図である。
【図６】本発明と従来のＰＬＬ回路の収束時間比較を示す特性図である。
【図７】本発明のＰＬＬ回路の定電流源の実施例を示す回路図である。
【図８】本発明のＰＬＬ回路のＬＯＧＩＣの生成回路の実施例を示す回路図である。
【図９】本発明のＰＬＬ回路の第２の実施の形態を示す構成図である。
【図１０】本発明のＰＬＬ回路の第３の実施の形態を示す構成図である。
【図１１】本発明のＰＬＬ回路を用いた無線通信端末機器の一例を示す構成図である。
【図１２】従来のＰＬＬ回路を示す構成図である。
【図１３】ＧＳＭシステム用無線通信端末機器の送受信タイミングを示す説明図である。
【図１４】従来のＰＬＬ回路の動作を示すタイミングチャートである。
【図１５】従来のＰＬＬ回路のＶＣＯ入力電位を示す特性図である。
【図１６】ＧＰＲＳシステム用無線通信端末機器の送受信タイミングを示す説明図である。
【符号の説明】
１００  電流出力型位相比較器
１０１，２００，２０１  定電流源
１０２，３００  スイッチ（ＳＷ）
１０３  低域通過フィルタ（ＬＰＦ）
１０４  電圧制御発振器（ＶＣＯ）
１０５  ミキサ
４００  ベースバンド回路
４０１  変調器
４０２  ＰＬＬ回路
４０３  電力増幅器（ＰＡ）
４０４  アンテナスイッチ
４０５  受信回路
４０６  アンテナ
４０７，４０８  ベースバンド信号
４０９  制御信号
５００  可変電流源
【図１】
0004057791.tif 000002
【図２】
0004057791.tif 000003
【図３】
0004057791.tif 000004
【図４】
0004057791.tif 000005
【図５】
0004057791.tif 000006
【図６】
0004057791.tif 000007
【図７】
0004057791.tif 000008
【図８】
0004057791.tif 000009
【図９】
0004057791.tif 000010
【図１０】
0004057791.tif 000011
【図１１】
0004057791.tif 000012
【図１２】
0004057791.tif 000013
【図１３】
0004057791.tif 000014
【図１４】
0004057791.tif 000015
【図１５】
0004057791.tif 000016
【図１６】
0004057791.tif 000017