(57)【特許請求の範囲】
【請求項１】
複数の走査線と、
複数のデータ線と、
前記複数の走査線と前記複数のデータ線の交差に応じて設けられた複数の画素と、
前記複数のデータ線の各々に対応してデジタル／アナログ変換器が設けられ、デジタルデータ信号をアナログデータ信号に変換し前記複数のデータ線の各々に供給するデータ線駆動回路と、
を備え、
前記複数の画素の各々は、
電流駆動型の発光手段と、
前記複数の走査線のうち１の走査線にゲート電極が接続され、前記複数のデータ線のうち１のデータ線に接続された第１トランジスタと、
前記第１トランジスタがオフして前記１のデータ線からの前記アナログデータ信号の供給が終了した後、前記発光手段を発光させる蓄積容量と、
を有し、
前記デジタルデータ信号は、複数のビットのそれぞれに対応した複数のビット信号からなり、
前記デジタル／アナログ変換器は、前記複数のビットのそれぞれに対応して、前記ビットに対応した電流を供給する駆動能力を有する第２トランジスタと、前記ビット信号により制御されるスイッチと、前記発光手段を発光させる際に前記アナログデータ信号に加重電流を付与する加重電流印加手段とを有しており、前記複数のビットのそれぞれに対応した前記第２トランジスタの電流を前記複数のビット信号に応じて加算して前記アナログデータ信号として出力することを特徴とする表示装置。
【請求項２】
請求項１に記載の表示装置において、
前記デジタル／アナログ変換器は、第３トランジスタを有し、
前記複数のビット信号のいずれかが前記スイッチをオン状態とする信号であるとき、前記第３トランジスタはオン状態となり、前記アナログデータ信号に前記加重電流を付与することを特徴とする表示装置。
【請求項３】
請求項１または２に記載の表示装置において、
前記デジタル／アナログ変換器は、前記複数の第２トランジスタの各々とカレントミラー回路を構成する第４トランジスタを有することを特徴とする表示装置。
【請求項４】
請求項２に記載の表示装置において、
前記デジタル／アナログ変換器は、前記複数の第２トランジスタの各々とカレントミラー回路を構成する第４トランジスタを有し、
前記第４トランジスタは、前記第３トランジスタとカレントミラー回路を構成することを特徴とする表示装置。
【請求項５】
請求項１から４のいずれか一項に記載の表示装置において、
前記データ線駆動回路は、シフトレジスタと、シフトレジスタにより制御され画像信号をサンプリングするサンプリングスイッチと、前記サンプリングスイッチでサンプリングした画像信号をラッチする第１ラッチ回路と、第２ラッチ回路とを備え、
ラッチ信号に応じて前記第１ラッチ回路から前記第２ラッチ回路に転送し、前記複数の走査線のうち１の走査線を選択するタイミングに応じて、前記第２ラッチでラッチしたデジタル画像データを前記デジタル／アナログ変換器に出力することを特徴とする表示装置。
【請求項６】
請求項１から５のいずれか一項に記載の表示装置において、
前記複数の画素の各々において、
前記第１トランジスタは、前記発光手段及び前記蓄積容量の一端に接続されており、
前記発光手段及び前記蓄積容量の他端は、固定電位に接続されていることを特徴とする表示装置。
【請求項７】
請求項１から６のいずれか一項に記載の表示装置において、
前記第１トランジスタはポリシリコン薄膜トランジスタであることを特徴とする表示装置。
【請求項８】
請求項１から７のいずれか一項に記載の表示装置において、
各前記発光手段は、ライトエミッティングポリマーであることを特徴とする表示装置。
【請求項９】
請求項１から８のいずれか一項に記載の表示装置を備えたことを特徴とする電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、いわゆるライトエミッティングポリマー等の電流駆動型の発光素子（すなわち、素子に流される電流量に比例して発光輝度が変化する発光素子）と、当該発光素子の発光動作を制御する薄膜トランジスタ（以下、ＴＦＴ（Thin  Film  Transistor）と称する。）とを画素毎に備えたアクティブマトリクス型の表示装置及び当該表示装置を備えた電子機器の技術分野に属し、より詳細には、当該発光素子の駆動方法及び当該発光素子を備えた電子機器の技術分野に属する。
【０００２】
【従来の技術】
従来、上記した電流駆動型の発光素子を画素毎に備えるアクティブマトリクス型の表示装置をデジタル化された画像信号で駆動し、当該画像信号に対応する画像を表示する場合には、一般に、当該デジタル化された画像信号をアナログ画像信号に変換した後、データ線及び上記ＴＦＴ（走査線から供給される走査信号に基づいて駆動され、各発光素子に接続されている。）を介して当該アナログ画像信号を当該発光素子に印加して自発光させる構成が取られている。
【０００３】
ここで、上記画像信号をアナログ画像信号に変換する際には、いわゆるデジタル／アナログ変換器（以下、単にＤ／Ａコンバータと称する。）を用いる必要がある。
【０００４】
このとき、Ｄ／Ａコンバータとして従来から一般的なものには、いわゆる容量型のＤ／Ａコンバータと、いわゆる抵抗型のＤ／Ａコンバータとがある。
【０００５】
このうち、抵抗型のＤ／Ａコンバータには、抵抗をはしご状に接続したいわゆるラダー抵抗を用いたＤ／Ａコンバータがあり、当該ラダー抵抗を用いたＤ／Ａコンバータは集積化が容易なので上記アクティブマトリクス型の表示装置内に組み込むには好適である。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記ラダー抵抗を用いたＤ／Ａコンバータを用いた場合に、大きな電流値を有する駆動電流を用いて電流駆動型の発光素子を駆動するためには、当該Ｄ／Ａコンバータを構成する各抵抗の抵抗値を小さくする必要があり、従って全体としての消費電力が増加してしまうという問題点があった。この問題点は、駆動すべき多数の発光素子に対応する多数のデータ線の夫々について上記Ｄ／Ａコンバータを備えなければならない上記アクティブマトリクス型の表示装置においては、無駄な電流消費を招来するものとして特に大きな影響を及ぼすものである。
【０００７】
これに対して、上記容量型のＤ／Ａコンバータを用いた場合には、大きな電流値の駆動電流を得るためには、当該Ｄ／Ａコンバータ内の容量値を大きくする必要があり、この場合には、集積化が困難になってしまうという問題点が生起することとなる。
【０００８】
そこで、本発明は、上記の各問題点に鑑みて成されたもので、その課題は、大きな電流値を有する駆動電流を用いて発光素子を駆動することができると共に、無駄な電流消費を抑制して低消費電力化することが可能な表示装置及び当該表示装置を用いた電子機器を提供することにある。
【０００９】
【課題を解決するための手段】
上記の課題を解決するために、本発明の表示装置は、複数の走査線と、複数のデータ線と、前記複数の走査線と前記複数のデータ線の交差に応じて設けられた複数の画素と、前記複数のデータ線の各々に対応してデジタル／アナログ変換器が設けられ、デジタルデータ信号をアナログデータ信号に変換し前記複数のデータ線の各々に供給するデータ線駆動回路と、を備え、前記複数の画素の各々は、電流駆動型の発光手段と、前記複数の走査線のうち１の走査線にゲート電極が接続され、前記複数のデータ線のうち１のデータ線に接続された第１トランジスタと、前記第１トランジスタがオフして前記１のデータ線からの前記アナログデータ信号の供給が終了した後、前記発光手段を発光させる蓄積容量と、を有し、前記デジタルデータ信号は、複数のビットのそれぞれに対応した複数のビット信号からなり、前記デジタル／アナログ変換器は、前記複数のビットのそれぞれに対応して、前記ビットに対応した電流を供給する駆動能力を有する第２トランジスタと、前記ビット信号により制御されるスイッチと、前記発光手段を発光させる際に前記アナログデータ信号に加重電流を付与する加重電流印加手段とを有しており、前記複数のビットのそれぞれに対応した前記第２トランジスタの電流を前記複数のビット信号に応じて加算して前記アナログデータ信号として出力することを特徴とする。
また、本発明の表示装置は、上記の表示装置において、前記デジタル／アナログ変換器は、第３トランジスタを有し、前記複数のビット信号のいずれかが前記スイッチをオン状態とする信号であるとき、前記第３トランジスタはオン状態となり、前記アナログデータ信号に前記加重電流を付与することを特徴とする。
また、本発明の表示装置は、上記の表示装置において、前記デジタル／アナログ変換器は、前記複数の第２トランジスタの各々とカレントミラー回路を構成する第４トランジスタを有することを特徴とする。
また、本発明の表示装置は、上記の表示装置において、前記デジタル／アナログ変換器は、前記複数の第２トランジスタの各々とカレントミラー回路を構成する第４トランジスタを有し、前記第４トランジスタは、前記第３トランジスタとカレントミラー回路を構成することを特徴とする。
また、本発明の表示装置は、上記の表示装置において、前記データ線駆動回路は、シフトレジスタと、シフトレジスタにより制御され画像信号をサンプリングするサンプリングスイッチと、前記サンプリングスイッチでサンプリングした画像信号をラッチする第１ラッチ回路と、第２ラッチ回路とを備え、ラッチ信号に応じて前記第１ラッチ回路から前記第２ラッチ回路に転送し、前記複数の走査線のうち１の走査線を選択するタイミングに応じて、前記第２ラッチでラッチしたデジタル画像データを前記デジタル／アナログ変換器に出力することを特徴とする。
また、本発明の表示装置は、上記の表示装置において、前記複数の画素の各々において、前記第１トランジスタは、前記発光手段及び前記蓄積容量の一端に接続されており、前記発光手段及び前記蓄積容量の他端は、固定電位に接続されていることを特徴とする。
また、本発明に記載の発明は、上記の表示装置において、前記第１トランジスタはポリシリコン薄膜トランジスタであることを特徴とする。
また、本発明の表示装置は、上記の表示装置において、各前記発光手段は、ライトエミッティングポリマーであることを特徴とする。
上記の課題を解決するために、本発明に記載の発明は、透明基板等の基板上にマトリクス状に形成された複数の画素内に夫々含まれる電流駆動型の複数のライトエミッティングポリマー等の発光手段と、デジタルデータ信号に含まれるデジタル値に対応した電流量を有する電流を加算することにより当該デジタルデータ信号をアナログデータ信号に変換し、当該アナログデータ信号を各前記発光手段に印加して当該発光手段を夫々駆動するデータ線駆動回路等の駆動手段と、を備える。
【００１０】
請求項１に記載の発明の作用によれば、薄膜化された電流駆動型の複数の発光手段は、基板上にマトリクス状に形成された複数の画素内に夫々含まれる。
【００１１】
そして、駆動手段は、デジタルデータ信号に含まれるデジタル値に対応した電流量を有する電流を加算することにより当該デジタルデータ信号をアナログデータ信号に変換し、当該アナログデータ信号を各発光手段に印加して当該発光手段を夫々駆動する。
【００１２】
よって、電流駆動型の発光手段を電流加算型のデジタル／アナログ変換駆動手段で駆動するので、大きな駆動能力で発光手段を駆動できると共に、無駄な駆動電流の発生を抑制して低消費電力化することができる。
【００１３】
また、本発明に記載の発明は、上記の表示装置において、走査信号が供給される走査線と、前記駆動手段に接続されると共に、前記アナログデータ信号が供給されるデータ線と、各前記画素内において前記走査線、前記データ線及び前記発光手段に夫々接続され、前記走査線から供給された前記走査信号に対応して前記アナログデータ信号を前記発光手段に供給し、当該発光手段を駆動するＴＦＴ等のスイッチング手段と、を更に備える。
【００１４】
本発明の作用によれば、上記の発明の作用に加えて、走査線には走査信号が供給される。
【００１５】
一方、駆動手段に接続されたデータ線にはアナログデータ信号が供給される。
【００１６】
そして、各画素内において走査線、データ線及び発光手段に夫々接続されスイッチング手段は、走査線から供給された走査信号に対応してアナログデータ信号を発光手段に供給し、当該発光手段を駆動する。
【００１７】
よって、画素毎にスイッチング手段を備えて発光手段を駆動するので、高精細な画像を表示することができる。
【００１８】
また、本発明に記載の発明は、上記の表示装置において、各前記スイッチング手段はポリシリコン薄膜トランジスタであるように構成される。
【００１９】
本発明の作用によれば、上記の発明の作用に加えて、各スイッチング手段がポリシリコン薄膜トランジスタであるので、発光手段を駆動するための大電流が長期間流れても発光手段に対する駆動能力が低下することがない。
【００２０】
また、本発明に記載の発明は、上記の表示装置において、前記駆動手段は、前記デジタルデータ信号により示されるデジタル値に対応した電流量を有する電流を各前記発光手段に印加するカレントミラー回路を含む。
【００２１】
本発明の作用によれば、上記の発明の作用に加えて、駆動手段に含まれるカレントミラー回路は、デジタルデータ信号により示されるデジタル値に対応した電流量を有する電流を各発光手段に印加する。
【００２２】
よって、カレントミラー回路により電流を印加するので、効率的にアナログデータ信号を発光手段に供給することができる。
【００２３】
また、本発明に記載の発明は、上記の表示装置において、前記デジタルデータ信号に対応して前記発光手段を発光させる期間中、当該発光手段の電流−輝度特性において輝度が電流量に比例して変化する範囲の電流量以下の予め設定された所定の電流量を有する加重電流を常に各前記発光手段に対して夫々印加するＴＦＴ等の加重電流印加手段を各前記発光手段毎に更に備える。
【００２４】
本発明の作用によれば、上記の発明の作用に加えて、各発光手段毎に備えられた加重電流印加手段は、デジタルデータ信号に対応して発光手段を発光させる期間中、当該発光手段の電流−輝度特性において輝度が電流量に比例して変化する範囲の電流量以下の予め設定された所定の電流量を有する加重電流を常に各発光手段に対して夫々印加する。
【００２５】
よって、発光手段において印加されたアナログデータ信号の電流量に比例した輝度が得られるので、供給されたデジタルデータ信号に正確に対応した画像を得ることができる。
【００２６】
また、本発明に記載の発明は、上記の表示装置において、各前記発光手段は、ライトエミッティングポリマーであるように構成される。
【００２７】
本発明の作用によれば、上記の発明の作用に加えて、各発光手段は、ライトエミッティングポリマーであるので、高輝度な画像が得られる。
【００２８】
また、本発明に記載の電子機器は、本発明に記載の表示装置を備えて構成される。
【００２９】
本発明の作用によれば、電子機器内に本発明に記載の表示装置を備えるので、低消費電力で効率的に画像を表示することができる。
【００３０】
【発明の実施の形態】
（Ｉ）表示装置の実施形態
次に、本発明に好適な実施の形態について、図面を用いて説明する。
【００３１】
始めに、図１を用いて、本発明が適用されるアクティブマトリクス型の表示装置の全体構成について、その概要を説明する。
【００３２】
図１にその平面図を示すように、実施形態の表示装置１では、その基体である透明基板１０の中央部分が実際に画像が表示される表示部２とされている。そして、当該透明基板１０の表示部２以外の外周部のうち、図１に向かって上側と下側には、表示すべき画像に基づいてデータ線６に対して画像信号を出力するデジタル／アナログ変換駆動手段としてのデータ線駆動回路３と、製造途中や出荷時の表示装置１の品質、欠陥等を検査するための検査回路４とが形成されている。
【００３３】
また、当該外周部のうち、図１に向かって左側と右側には、表示すべき画像に基づいて走査線７に対して走査信号を出力する走査線駆動回路５が形成されている。
【００３４】
更に、透明基板１０上において、検査回路４の外側には、上記画像信号や各種の電圧及びパルス信号等を外部から入力するための実装端子９が形成されている。
【００３５】
ここで、表示部２内においては、一のデータ線６と一の走査線７とが交差する領域が一の画素１１とされており、当該画素１１内には、後述（図３参照）するように、発光手段としてのライトエミッティングポリマーや駆動用のＴＦＴ等が形成されている。
【００３６】
更に、表示部２においては、後述（図３参照）の蓄積容量のための容量線８が各画素１１内で走査線７に平行に配設されている。
【００３７】
次に、上述した画素１１内に含まれる構成部材について図２及び図３を用いて説明する。なお、図２は、画素１１内に薄膜化技術により形成されているＴＦＴ等の配置を示す平面図であり、図３は、一の画素１１毎の等価回路である。
【００３８】
図２に示すように、一の画素１１内には、後述するライトエミッティングポリマー（薄膜化されており、より具体的にはスペーサ層、有機発光層及び正孔注入層等が積層されて構成されている。そして、流れる電流の電流量に比例した輝度で自発光する。）に対して電流を印加するための画素電極１２と、当該画素電極１２に対してデータ線６からの画像信号を供給するためのスイッチング手段としてのＴＦＴ１３が形成されている。このとき、当該ＴＦＴ１３及び画素電極１２は薄膜化されて形成されており、更にＴＦＴ１３については、ポリシリコンを材料とする半導体層（チャネル領域、ソース領域及びドレイン領域が形成される半導体層）を備えている。
【００３９】
また、画素電極１２に対向する位置には、当該画素電極１２との間で後述（図３参照）する蓄積容量を形成するための上記容量線８が配設されている。
【００４０】
ここで、実施形態の表示装置１においてライトエミッティングポリマーに用いる発光材料等について、より具体的に説明する。
【００４１】
当該ライトエミッティングポリマーは、発光に寄与する発光体が有機材料である発光素子である。そして、主な特徴としては、以下のようなものが挙げられる。
【００４２】
（１）インキ化及び溶液化等が容易で薄膜形成能に富んでおり、これにより薄膜化する際に短時間でできると共に、多層薄膜化が容易である。
【００４３】
（２）薄膜化した時の物理的強度が高く、これによりエージング（経年変化）による結晶化又は凝集が生じ難いと共に黒点のような表示欠陥が発生し難い。
【００４４】
（３）所望の形状へのパターンニングが容易であり、感光性を有する材料を用いることが可能で、インクジェット技術や印刷技術等を用いて直接的にパターンニングすることができる。
【００４５】
（４）分子設計が極めて多様で、機能付加又は発光色の制御等が可能であり、これにより、色再現性が高く、さらに感光性を機能付加することが可能である。
【００４６】
更に、当該有機材料として用いられる物質について具体的には、赤からオレンジ色の発光色を有するものとしては、例えば、ポリ［２−（２’−エチルヘキシロキシ）−５−メトキシ−１，４−フェニレンビニレン］（略称ＭＥＨ−ＰＰＶ）、ポリ［２−（３，７−ジメチルオクチロキシ）−５−メトキシ−１，４−フェニレンビニレン］（同ＯＣ１Ｃ１０ＰＰＶ）又はポリ［２−（２’−エチルヘキシロキシ）−５−メトキシ−１，４−フェニレン−（１−シアノビニレン）］（同ＭＥＨ−ＣＮ−ＰＰＶ）等があり、また赤色の発光色を有するものとしては、ポリ［２，５−ビス（ヘキシロキシ）−１，４−フェニレン−（１−シアノビニレン）］（同ＣＮ−ＰＰＶ）又はポリチオフェン等があり、更に緑色の発光色を有するものとしては、ポリ（パラ−フェニレンビニレン）（同ＰＰＶ）又はポリ［２−（ジメチルオクチルシリル）−１，４−フィニレンビニレン］（同ＤＭＯＳ−ＰＰＶ）等があり、青から緑色の発光色を有するものとしては、ｍ−ＬＰＰＰ等があり、青色の発光色を有するものとしては、ポリ（パラフェニレン）（同ＰＰＰ）、ＤＯ−ＰＰＰ、ＰＤＡＦ又はＰ３Ｖ／Ｐ５Ｖ等がある。
【００４７】
次に、一の画素１１内に含まれている各構成部材の等価回路について、図３を用いて説明する。
【００４８】
図３に示すように、一の画素１１内においては、ＴＦＴ１３のゲート電極Ｇが走査線７に接続され、ソース電極Ｓがデータ線６に接続され、更にドレイン電極Ｄはライトエミッティングポリマー１４及び蓄積容量１５の一端に夫々接続されている。そして、当該ライトエミッティングポリマー１４及び蓄積容量１５の他端は、図示しない所定の固定電位に夫々共通的に接続されている。
【００４９】
次に、図３に示す等価回路を用いて一の画素１１における発光動作について説明する。
【００５０】
ライトエミッティングポリマー１４が消灯している初期状態においては、走査線７に走査信号は印加されておらず、従って、ＴＦＴ１３はオフ状態である。
【００５１】
次に、後述するデータ線駆動回路３の動作によりデータ線６に対して画像信号に対応したアナログ画像信号が供給され、当該アナログ画像信号の供給に対応するタイミングで走査線７に対して走査線駆動回路５から走査信号が印加されると、ＴＦＴ１３はオン状態となり、データ線６により伝送されるアナログデータ信号がソース電極Ｓからドレイン電極Ｄへ流れ、更にライトエミッティングポリマー１４及び蓄積容量１５における一方の電極に印加される。
【００５２】
そして、印加されたアナログデータ信号の電流量に比例した輝度で当該ライトエミッティングポリマー１４が自発光を開始すると共に、蓄積容量１５に電荷が蓄積され始める。
【００５３】
その後は、データ線６からのアナログデータ信号の供給が終了しても、蓄積容量１５に蓄積された電荷が残存している間は引き続きライトエミッティングポリマー１４に電流が流れ続け、発光が継続される。
【００５４】
次に、本発明に係るデータ線駆動回路３の構成及び動作について、図４及び図５を用いて説明する。なお、図４は当該データ線駆動回路３の概要構成を示すブロック図であり、図５は、図４に示すデータ線駆動回路３のうち後述する第２ラッチ回路とＤ／Ａコンバータの一の画素１１のみに対応する部分の細部構成を示す回路図である。
【００５５】
また、以下に説明するデータ線駆動回路３の構成は、実装端子９を介して外部から入力される画像信号が３ビットのデジタル画像信号である場合について説明するものである。更に、図４に示すデータ線駆動回路３は、各ＴＦＴ１３をいわゆる線順次に駆動するための駆動回路である。
【００５６】
図４に示すように、データ線駆動回路３は、シフトレジスタ２０と、スイッチ２４及び２５と、第１ラッチ回路２１と、第２ラッチ回路２２と、一のデータ線６毎に設けられたＤ／Ａコンバータ２３とにより構成されている。
【００５７】
また、第１ラッチ回路２１は、画像信号における各ビットに対応して、ラッチ回路２１Ａとラッチ回路２１Ｂとラッチ回路２１Ｃとにより構成されている。
【００５８】
更に、第２ラッチ回路２２は、画像信号における各ビットに対応して、ラッチ回路２２Ａとラッチ回路２２Ｂとラッチ回路２２Ｃとにより構成されている。
【００５９】
次に、動作を説明する。
【００６０】
スイッチ２５及び第１ラッチ回路２１は、外部から入力される３ビットのデジタル画像信号Ｓgを、シフトレジスタ２０の制御に基づいてサンプリングする。
【００６１】
次に、スイッチ２４は、外部から入力されるラッチ信号Ｓlで示されるタイミングで、上記サンプリングされた各ビット毎のデジタル画像信号Ｓgを第２ラッチ回路２２内の夫々のラッチ回路２２Ａ乃至２２Ｃへ転送する。
【００６２】
そして、第２ラッチ回路２２は、各画素１１内のライトエミッティングポリマー１４を線順次駆動するタイミングで、上記転送された各ビット毎のデジタル画像信号Ｓgを夫々のデータ線６毎にＤ／Ａコンバータ２３へ出力する。
【００６３】
次に、各Ｄ／Ａコンバータ２３は、入力されているデジタル画像信号Ｓgを各データ線６毎に当該デジタル画像信号Ｓgで示されるデジタル値に比例した大きさの電流値を有するアナログ画像信号に変換し、各データ線６に供給する。
【００６４】
その後、当該アナログ画像信号により、上記各ＴＦＴ１３を介してライトエミッティングポリマー１４に所定の電流が印加され、当該ライトエミッティングポリマー１４が発光されることとなる。
【００６５】
次に、図５を用いて、本発明に係るＤ／Ａコンバータ２３の細部構成及び動作について説明する。
【００６６】
図５に示すように、Ｄ／Ａコンバータ２３は、デジタル画像信号Sgにおける第１ビット（２０に相当する。）を示す第１ビット信号Ｓgaに対応した設けられたスイッチ３０Ａ、３１Ａ及びＴＦＴ３２Ａと、デジタル画像信号Sgにおける第２ビット（２１に相当する。）を示す第２ビット信号Ｓgbに対応した設けられたスイッチ３０Ｂ、３１Ｂ及びＴＦＴ３２Ｂと、デジタル画像信号Sgにおける第３ビット（２２に相当する。）を示す第３ビット信号Ｓgcに対応した設けられたスイッチ３０Ｃ、３１Ｃ及びＴＦＴ３２Ｃと、各ビットに共通的に設けられたＴＦＴ３３及び加重電流印加手段としてのＴＦＴ３４と、抵抗３５乃至３８と、ゲート切換回路３９とにより構成されている。ここで、図５から明らかなように、ＴＦＴ３２Ａ、３２Ｂ、３２Ｃ及び３４の夫々とＴＦＴ３３とでカレントミラー回路を構成している。
【００６７】
更に、ＴＦＴ３２Ａ、３２Ｂ、３２Ｃの夫々におけるチャネル幅は、ＴＦＴ３２Ａのチャネル幅をＷとすると、ＴＦＴ３２Ｂのチャネル幅は２Ｗであり、ＴＦＴ３２Ｃのチャネル幅は４Ｗとされている。なお、このとき、ＴＦＴ３２Ａ、３２Ｂ、３２Ｃ、３３及び３４のチャネル長は相等しいものとする。
【００６８】
これにより、ＴＦＴ３３とＴＦＴ３２Ａが同時にオン状態となったときにＴＦＴ３２Ａに流れる電流Ｉは、ＴＦＴ３３に流れる電流をｉとし、ＴＦＴ３３のチャネル幅をｗとすると、
Ｉ＝ｉ×（Ｗ／ｗ）
となり、次に、ＴＦＴ３３とＴＦＴ３２Ｂが同時にオン状態となったときにＴＦＴ３２Ｂに流れる電流Ｉ’は、
Ｉ’＝ｉ×（２Ｗ／ｗ）＝２Ｉ
となる。更に、ＴＦＴ３３とＴＦＴ３２Ｃが同時にオン状態となったときにＴＦＴ３２Ｃに流れる電流Ｉ”は、
Ｉ”＝ｉ×（４Ｗ／ｗ）＝４Ｉ
となる。
【００６９】
一方、ＴＦＴ３４のチャネル幅は、ＴＦＴ３３と当該ＴＦＴ３４とが同時にオン状態となったときに、ライトエミッティングポリマー１４の電流−輝度特性（図６参照）において輝度が電流量に比例して変化する範囲の電流量のうち最も小さい電流量Ｉtを有する電流がＴＦＴ３４に流れるようなチャネル幅とされている。
【００７０】
次に、動作を説明する。
【００７１】
図５に示すように、ラッチ回路２２Ａは、第１ビット信号Ｓgaに基づき、画素１１を線順次に駆動するタイミングで、当該第１ビット信号Ｓgaが「１」のときスイッチ３１Ａをオンとすると同時にスイッチ３０Ａをオフとする。更に同様のタイミングで、当該第１ビット信号Ｓgaが「０」のときスイッチ３１Ａをオフとすると同時にスイッチ３０Ａをオンとする。
【００７２】
これと同様に、ラッチ回路２２Ｂは、第２ビット信号Ｓgbに基づき、ラッチ回路２２Ａと同じ画素１１を線順次に駆動するタイミングで、当該第２ビット信号Ｓgbが「１」のときスイッチ３１Ｂをオンとすると同時にスイッチ３０Ｂをオフとする。更に同様のタイミングで、当該第２ビット信号Ｓgbが「０」のときスイッチ３１Ｂをオフとすると同時にスイッチ３０Ｂをオンとする。
【００７３】
更にまた、ラッチ回路２２Ｃは、第３ビット信号Ｓgcに基づき、ラッチ回路２２Ａ又は２２Ｂと同じ画素１１を線順次に駆動するタイミングで、当該第３ビット信号Ｓgcが「１」のときスイッチ３１Ｃをオンとすると同時にスイッチ３０Ｃをオフとする。更に同様のタイミングで、当該第３ビット信号Ｓgcが「０」のときスイッチ３１Ｃをオフとすると同時にスイッチ３０Ｃをオンとする。
【００７４】
これにより、ＴＦＴ３２Ａ、３２Ｂ及び３２Ｃは、当該各スイッチ３０Ａ乃至３０Ｃ及び３１Ａ乃至３１Ｃの動作に基づいて、夫々にＴＦＴ３３とカレントミラー回路を構成し、夫々各ビットの「１」又は「０」に応じて上記電流Ｉ、Ｉ’又はＩ”をデータ線６に供給するか（ビットが「１」のとき）又は供給しないように（ビットが「０」のとき）する。
【００７５】
そして、ＴＦＴ３２Ａ、３２Ｂ又は３２Ｃを流れた電流Ｉ、Ｉ’又はＩ”は、相互に加算され、アナログ画像信号Ｓaとしてデータ線６を介してＴＦＴ１３のドレイン電極Ｄに印加される。
【００７６】
次に、上述した動作をより具体的に例示しつつ図５を用いて説明する。
【００７７】
以下の説明では、例として、第２ビット信号Ｓgb及び第３ビット信号Ｓgcが夫々「１」であり、第１ビット信号Ｓgaが「０」である場合、すなわち、デジタル画像信号Ｓgとして「６」（＝２０×０＋２１×１＋２２×１）が入力されている場合について説明する。
【００７８】
デジタル値「６」を有するデジタル画像信号Ｓgは、上記第１ラッチ回路２１及びスイッチ２５によりサンプリングされた後、夫々のビット毎に第１ビット信号Ｓga、第２ビット信号Ｓgb又は第３ビット信号Ｓgcとして夫々ラッチ回路２２Ａ、２２Ｂ及び２２Ｃに入力される。
【００７９】
このとき、第１ビット信号Ｓgaは「０」であるので、ラッチ回路２２Ａは、画素１１を線順次に駆動するタイミングで、スイッチ３１Ａをオフとすると同時にスイッチ３０Ａをオンとする。これにより、ＴＦＴ３２Ａにおいては電流Ｉは流れない。
【００８０】
一方、第２ビット信号Ｓgbは「１」であるので、ラッチ回路２２Ｂは、画素１１を線順次に駆動するタイミングで、スイッチ３０Ｂをオフとすると同時にスイッチ３１Ｂをオンとする。これにより、ＴＦＴ３２Ｂには上記電流Ｉ’（＝２Ｉ）が流れる。
【００８１】
次に、第３ビット信号Ｓgcは「１」であるので、ラッチ回路２２Ｃは、画素１１を線順次に駆動するタイミングで、スイッチ３０Ｃをオフとすると同時にスイッチ３１Ｃをオンとする。これにより、ＴＦＴ３２Ｃには上記電流Ｉ”（＝４Ｉ）が流れる。
【００８２】
従って、アナログ画像信号ＳaとしてＴＦＴ１３に供給される電流値は、
２Ｉ＋４Ｉ＝６Ｉ
となる。今、デジタル画像信号Ｓgとして入力されたデジタル値は「６」であるので、これにより、ライトエミッティングポリマー１４が当該デジタル値に対応する輝度（すなわち、デジタル値「１」に対応する輝度の６倍の輝度）で発光することとなる。
【００８３】
一方、上述したＴＦＴ３２Ａ乃至３２Ｃの動作と並行して、ゲート切換回路３９は、第１ビット信号Ｓga乃至第３ビット信号Ｓgcのうち、いずれか一の信号が「１」のとき、ＴＦＴ３４をオン状態とする。
【００８４】
このとき、ＴＦＴ３４は、ＴＦＴ３３との間で常にカレントミラー回路を構成しており、当該ＴＦＴ３４がオン状態となると、ライトエミッティングポリマー１４の輝度が電流量に比例して変化する範囲の電流量のうち最も小さい電流量Ｉtを有する電流をデータ線６に供給するように構成されているので、結果として、画素１１内のライトエミッティングポリマー１４をいずれかの輝度で点灯させるときには、電流値Ｉtを有する加重電流が上記アナログ画像信号Ｓaに常に重畳されて流れていることとなる。
【００８５】
従って、ライトエミッティングポリマー１４の輝度が流れる電流値に比例して変化する範囲で上記アナログ画像信号Ｓaが供給されるので、当該ライトエミッティングポリマー１４もアナログ画像信号Ｓaの電流値（すなわち、デジタル画像信号Ｓgのデジタル値）に正確に比例した輝度で発光することとなる。
【００８６】
以上説明したように、実施形態の表示装置１の動作によれば、電流駆動型のライトエミッティングポリマー１４を電流加算型のＤ／Ａコンバータ２３で駆動するので大きな駆動能力で駆動できると共に、ライトエミッティングポリマー１４を直接駆動する電流のみ用いるので、無駄な駆動電流の発生を抑制して低消費電力化することができる。
【００８７】
更に、画素１１毎にＴＦＴ１３を備えてライトエミッティングポリマー１４を駆動するので、高精細であり且つ映像にクロストークのない高品位な画像を表示することができる。
【００８８】
また、各ＴＦＴ１３がポリシリコンにより形成されている薄膜トランジスタであるので、ライトエミッティングポリマー１４を駆動するための大電流が長期間流れてもその駆動能力が低下することがない。
【００８９】
更にまた、Ｄ／Ａコンバータ２３内でカレントミラー回路を構成してアナログ画像信号Ｓaを印加するので、効率的にアナログ画像信号Ｓaをライトエミッティングポリマー１４に供給することができる。
【００９０】
また、他方式のＤ／Ａコンバータに比しても、構成に必要な素子数が極めて少ないため、特に表示装置のように狭ピッチに配置される必要がある駆動回路として適している。
【００９１】
更に、自発光する素子がライトエミッティングポリマー１４であるので、適当な有機材料を分子設計することで高輝度且つ色再現性の豊かな画像が得られる。
【００９２】
なお、上記の実施形態では発光素子としてライトエミッティングポリマー１４を用いた場合について説明したが、本発明は、これ以外に、有機又は無機のＥＬ（ElectroLuminescence）素子等の電流駆動型の発光素子を用いた表示装置に対して広く適用することが可能である。
【００９３】
（II）電子機器の実施形態
次に、上述した実施形態の表示装置１を用いた種々の電子機器の実施形態について、図７乃至図９を用いて説明する。
【００９４】
上述の表示装置１を用いて構成される電子機器は、図７に示す表示情報出力源１０００、表示情報処理回路１００２、表示駆動回路１００４、表示パネル１００６、クロック発生回路１００８及び電源回路１０１０を含んで構成される。
【００９５】
このうち、表示情報出力源１０００は、ＲＯＭ（Read  Only  Memory）、ＲＡＭ（Random  Access  Memory）などのメモリ、テレビ信号を同調して出力する同調回路などを含んで構成され、クロック発生回路１００８からのクロック信号に基づいて、ビデオ信号などの表示情報を出力する。
【００９６】
表示情報処理回路１００２は、クロック発生回路１００８からのクロック信号に基づいて表示情報を処理して出力する。この表示情報処理回路１００２は、例えば増幅回路、相展開回路、ローテーション回路或いはクランプ回路等を含むことができる。
【００９７】
次に、表示駆動回路１００４は、走査側駆動回路及びデータ側駆動回路を含んで構成され、表示パネル１００６を表示駆動する。
【００９８】
そして、電源回路１０１０は、上述の各回路に電力を供給する。
【００９９】
上述した構成の電子機器として、図８に示すマルチメディア対応のパーソナルコンピユータ（ＰＣ）及びエンジニアリング・ワークステーション（ＥＷＳ）、或いは携帯電話、ワードプロセッサ、テレビ、ビユーファインダ型又はモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルを備えた装置などを挙げることができる。
【０１００】
図８に示すパーソナルコンピユータ１２００は、キーボード１２０２を備えた本体部１２０４と、本発明の表示装置を含む表示部１２０６とを有する。
【０１０１】
【発明の効果】
以上説明したように、本発明によれば、電流駆動型の発光手段を電流加算型のデジタル／アナログ変換駆動手段で駆動するので、大きな駆動能力で発光手段を駆動できると共に、無駄な駆動電流の発生を抑制して低消費電力化することができる。
【０１０２】
従って、低消費電力で効率的に高輝度な画像を得ることができる。
【図面の簡単な説明】
【図１】表示装置の全体構成を示す平面図である。
【図２】画素部分の具体的な構成を示す平面図である。
【図３】画素部分の等価回路である。
【図４】データ線駆動回路の構成を示すブロック図である。
【図５】Ｄ／Ａコンバータの細部構成を示す回路図である。
【図６】ライトエミッティングポリマーにおける電流−輝度特性を示す図である。
【図７】電子機器の概要構成を示すブロック図である。
【図８】パーソナルコンピュータの外観を示す正面図である。
【符号の説明】
１…表示装置
２…表示部
３…データ線駆動回路
４…検査回路
５…走査線駆動回路
６…データ線
７…走査線
８…容量線
９…実装端子
１０…透明基板
１１…画素
１２…画素電極
１３、３２Ａ、３２Ｂ、３２Ｃ、３３、３４…ＴＦＴ
１４…ライトエミッティングポリマー
１５…蓄積容量
２０…シフトレジスタ
２１…第１ラッチ回路
２１Ａ、２１Ｂ、２１Ｃ、２２Ａ、２２Ｂ、２２Ｃ…ラッチ回路
２２…第２ラッチ回路
２３…Ｄ／Ａコンバータ
２４、２５、３０Ａ、３０Ｂ、３０Ｃ、３１Ａ、３１Ｂ、３１Ｃ…スイッチ
Ｇ…ゲート電極
Ｄ…ドレイン電極
Ｓ…ソース電極
Ｓg…デジタル画像信号
Ｓga…第１ビット信号
Ｓgb…第２ビット信号
Ｓgc…第３ビット信号
Ｓa…アナログ画像信号
Ｓl…ラッチ信号
【図１】
0004138102.tif 000002
【図２】
0004138102.tif 000003
【図３】
0004138102.tif 000004
【図４】
0004138102.tif 000005
【図５】
0004138102.tif 000006
【図６】
0004138102.tif 000007
【図７】
0004138102.tif 000008
【図８】
0004138102.tif 000009