(57)【特許請求の範囲】
【請求項１】
閉磁路構造の第１の磁性層と、前記第１の磁性層よりも高い保磁力を有する閉磁路構造の第２の磁性層とを非磁性層を介して積層して成り、前記第１，第２の磁性層は左回りもしくは右回りに容易軸を有し、前記第１，第２の磁性層の磁化方向の相対角度によって、異なる抵抗値を有するスピントンネル膜を有するメモリであって、
前記第１，第２の磁性層及び非磁性層により電流路が構成され、前記電流路に、前記第１，第２の磁性層の少なくとも一方の磁化を反転させるために、膜面に対し垂直方向に第１の電流が供給され、前記第１，第２の磁性層の相対角度による抵抗値の違いを検出するために、前記第１の電流よりも小さい第２の電流が供給され、前記電流路の長さが０．０５μｍ以上、２μｍ以下であることを特徴とするメモリ。
【請求項２】
前記第１の磁性層の前記非磁性層と接する面とは反対側の面、もしくは前記第２の磁性層の前記非磁性層と接する面とは反対側の面の少なくとも一方に、前記第１，第２の磁性層よりも導電率の高い良導体層を形成することを特徴とする請求項１に記載のメモリ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、磁化の向きによって情報を記録し、磁気抵抗効果を利用して記録情報を再生するメモリに関するものである。
【０００２】
【従来の技術】
従来、磁性薄膜メモリは半導体メモリと同様に移動部のない固体メモリとして知られている。このような磁性薄膜メモリは、電源が遮断されても情報が消失しない、情報の繰り返し書き換え回数が無限回である、放射線が入射しても情報が消失する危険性がないなど半導体メモリと比較して有利な点を多く持っている。特に、最近においては巨大磁気抵抗（ＧＭＲ）効果を利用した薄膜磁気メモリは従来の異方性磁気抵抗効果を用いた磁性薄膜メモリと比較して大きな出力が得られるために注目されている。
【０００３】
例えば、日本応用磁気学会誌ＶＯＬ．２０．Ｐ２２（１９９６）には、図８に示すように硬質磁性膜（ＨＭ）、非磁性膜（ＮＭ）、軟磁性膜（ＳＭ）、非磁性膜（ＮＭ）を積層してメモリ素子とした固体メモリが提案されている。このメモリ素子には、図８のように金属導体と結合されたセンス線Ｓ、絶縁膜Ｉによってセンス線Ｓと絶縁されたワード線Ｗが設けられており、このワード線Ｗの電流及びセンス線Ｓの電流により発生する磁界によって情報の書き込みを行う。
【０００４】
具体的に説明すると、ワード線Ｗに電流Ｉを供給し、電流の向きＩＤによって異なる方向の磁界を発生することにより硬質磁性膜ＨＭの磁化反転を行い、メモリ状態“０”，“１”の記録を行う。例えば、図９（ａ）に示すようにワード線Ｗに正の電流を供給すると、図９（ｂ）のように右向きの磁界を発生し、硬質磁性膜ＨＭに“１”を記録することができる。また、図９（ｃ）のようにワード線Ｉに負の電流を供給すると、図９（ｄ）のように左向きの磁界を発生し、硬質磁性膜ＨＭに“０”を記録することができる。
【０００５】
一方、情報を読み出す場合は、ワード線Ｗに記録時の電流よりも小さい電流を供給し、軟磁性膜ＳＭの磁化反転のみを起こし、その際の抵抗変化を検出することにより情報の読み出しを行う。巨大磁気抵抗効果を利用すると、軟磁性膜ＳＭと硬磁性膜ＨＭの磁化が同方向の場合と反対の方向の場合で抵抗値が異なるので、そのときに生じる抵抗変化により“１”，“０”のメモリ状態を判別する。具体的には、図１０（ａ）に示すように正から負に変化するパルスを印加すると、軟磁性膜ＳＭの磁化方向は図１０（ｂ）の右向きの状態から図１０（ｃ）の左向きの状態に変化し、メモリ状態“１”の場合、硬質磁性膜ＨＭと軟磁性膜ＳＭの磁化が同方向で小さい抵抗値から硬質磁性膜ＨＭと軟磁性膜ＳＭの磁化が反対方向の大きい抵抗値に変化する。また、メモリ状態“１”の場合は、図１０（ｄ）のように大きい抵抗値から図１０（ｅ）のように小さい抵抗値に変化する。従って、このような抵抗値の変化を読み取ることにより、記録後の軟磁性膜ＳＭの磁化状態に拘わらず、硬質磁性膜ＨＭに記録された情報の読み出しが可能となり、非破壊読み出しを行うことができる。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記従来の薄膜磁気メモリにおいては、ビットセルの面積を小さくするほど磁性層内部で生じる反磁界（自己減磁界）が無視できなくなり、記録保持する磁性層の磁化方向が一定方向に定まらず不安定になるという問題があった。そのため、ビットセルを微細化するには限度があり、高集積化を十分に行うことができなかった。
【０００７】
本発明は、上記従来の問題点に鑑み、磁性膜の反磁界の影響をなくし、より高集積化が可能なメモリを提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明の目的は、閉磁路構造の第１の磁性層と、前記第１の磁性層よりも高い保磁力を有する閉磁路構造の第２の磁性層とを非磁性層を介して積層して成り、前記第１，第２の磁性層は左回りもしくは右回りに容易軸を有し、前記第１，第２の磁性層の磁化方向の相対角度によって、異なる抵抗値を有するスピントンネル膜を有するメモリであって、
前記第１，第２の磁性層及び非磁性層により電流路が構成され、前記電流路に、前記第１，第２の磁性層の少なくとも一方の磁化を反転させるために、膜面に対し垂直方向に第１の電流が供給され、前記第１，第２の磁性層の相対角度による抵抗値の違いを検出するために、前記第１の電流よりも小さい第２の電流が供給され、前記電流路の長さが０．０５μｍ以上、２μｍ以下であることを特徴とするメモリによって達成される。
【００１４】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。図１は本発明の磁性薄膜メモリ素子の一実施形態の構成を示す図である。図１において、１は円柱状の第１の磁性層、２は円柱状の第２の磁性層である。第１，第２の磁性層１，２の間には非磁性層３が設けられている。図１の第１，第２の磁性層１，２、非磁性層３で１ビットセルのメモリ素子が構成されている。第１，第２の磁性層１，２は左回りもしくは右回りに容易軸を有し、その磁化は円柱状の形状に沿って環状に配向している。図１の矢印は第１，第２の磁性層１，２における磁化方向を示している。尚、磁性層は円柱状に限らず、四角形の断面を持つ構造でも、磁化が閉磁路に配向していれば良い。但し、円柱状構造が最も安定な閉磁路構造となる為、望ましい。
【００１５】
また、本実施形態では、第１，第２の磁性層１，２の磁化方向が同方向のときは第１，第２の磁性層１，２間の抵抗は低い抵抗値を示し、第１，第２の磁化方向が反対方向のときは高い抵抗値を示す。このように第１の磁性層１の磁化方向によってメモリ素子の抵抗値が異なるので、これを利用して磁化情報を読み出すことができる。また、“０”，“１”の磁化情報は第１，第２の磁性層１，２の磁化方向の左回りもしくは右回りに対応させて記録する。即ち、第１，第２の磁性層１，２の膜面に対して垂直方向（図１のｔ方向）に上向きまたは下向きに電流を供給し、これによって発生する磁界により第１の磁性層１もしくは第２の磁性層２の磁化を反転させて行う。情報の記録及び再生方法については詳しく後述する。本実施形態では、第１，第２の磁性層１，２が閉磁路構造となっているので、反磁界の影響をなくすことができ、安定して磁化情報を記録することができる。従って、１ビットのセル幅を小さくでき、集積度の高いメモリ装置を実現でき、更に漏洩磁界が隣接セルに洩れることがなく、安定して記録再生を行うことができる。
【００１６】
図２は図１のメモリ素子を用いて実際にメモリとして構成する場合の一例を示す図である。図２において、まず、第１，第２の磁性層１，２及び非磁性層３からなるメモリ素子は半導体基板上に駆動用のトランジスタと対にして設けられている。この半導体基板は、例えばｐ型半導体基板からなり、ソース、ドレイン領域はｎ型半導体となっている。Ｓｉｇｎａｌは駆動用トランジスタの例えばソース端子、Ｓｅｌｅｃｔはゲート端子で、ドレイン端子には例えばメモリ素子が電気的に接続される。メモリ素子の反対側はＶＤＤに接続されている。ＶＤＤは電源電圧であり、ＶＤＤの極性を記録情報に応じて切り換えることにより、メモリ素子の電流の向きを変えて磁化情報の“１”，“０”を記録する。メモリ素子と駆動用トランジスタは半導体基板上に縦横に多数配列され、高集積化の磁性薄膜メモリとして集積化される。
【００１７】
ここで、本実施形態では、情報を記録する場合、第１の磁性層１の磁化を反転させるか、第２の磁性層２の磁化を反転させるかによってメモリ素子のタイプが２つに分かれている。まず、第１のタイプは、メモリ層（第１の磁性層１）、非磁性層３、ピン層（第２の磁性層２）とする構成である。これは、第１の磁性層１を磁化情報を保存するためのメモリ層、第２の磁性層２をその磁化方向を磁化情報に依存せずに保存時、記録時、再生時のいずれの状態でも常に一定に保つためのピン層とする場合で、記録電流によって第１の磁性層１を反転させる。情報の再生は後述するように磁性層の反転は行わずに絶対値検出で行う。
【００１８】
第２のタイプは、検出層（第１の磁性層１）、非磁性層３、メモリ層（第２の磁性層２）とする構成である。これは、第１の磁性層１を読み出し時に相対検出するために反転させる検出層、第２の磁性層２を磁化情報を保存するためのメモリ層とする場合で、記録電流によって第２の磁性層２を反転させる。いずれの場合も、第１の磁性層１は低い保磁力を有し、第２の磁性層２は第１の磁性層１よりも高い保磁力を有することが必要である。
【００１９】
次に、本実施形態の磁性薄膜メモリ素子は記録電流が流れる電流路の長さｔを長くすることによって十分に安定した記録が可能である。これは、前述の第１のタイプ、第２のタイプいずれの場合も、また後述するスピントンネル膜構成やスピン散乱膜構成のいずれの場合も同様である。以下、メモリ素子の具体的な構成について説明する。まず、メモリ素子に情報を記録するには、少なくとも５（Ｏｅ）以上の磁界を発生することが望ましく、更に望ましくは１０（Ｏｅ）以上の磁界がよい。これは、磁界が小さすぎると磁性薄膜メモリ素子の保磁力も小さくする必要が生じ、安定して記録情報を保持することが難しいからである。大きな磁界を得るためには電流を多く流せばよいが、配線材料の限界電流密度を越えると、エレクトロマイグレーションが起きて配線が断線し易くなり、また、電流値が大きくなるとメモリ素子の消費電力が大きくなってしまう。
【００２０】
半導体デバイスで用いられる配線材料のうち、比較的大きな限界電流密度を持つ材料であるタングステン線の限界電流密度は２０ｍＡ／μｍ2 である。また、消費電力の増加、デバイスの発熱等を抑えるのに望ましい電流は１ｍＡ程度以下である。ここで、図３は前述のようなタングステン線を円柱状の導電体とし、導電体の半径をＲ、長さをｔとして示している。図４は図３の導電体の半径Ｒと導電体の長手方向に電流を供給した場合に発生する磁界との関係を示している。なお、図４では導電体の長さｔをパラメータとして半径Ｒに対して発生磁界Ｈをプロットしている。導電体の長さｔは、０．０１、０．０３、０．０５、０．１、０．２、０．３μｍとしている。
【００２１】
また、図５は導電体の長さｔと最大磁界Ｈmax との関係を示している。図４、図５から明らかなように記録に必要な５（Ｏｅ）以上の磁界を得るためには、電流路の長さｔは少なくとも０．０５μｍ以上の長さが必要である。また、図４から分かるように電流路の長さｔが長くなるほど記録に利用可能な電流路の半径Ｒの範囲を広げられ、メモリ素子の製造上のマージンが大きくなることが分かる。以上の結果から、記録に必要な磁界５（Ｏｅ）を発生させるためには、電流路の長さｔは０．０５μｍの長さが必要であり、好ましくは０．１μｍ以上、更に好ましくは０．１５μｍ以上、更に好ましくは０．２μｍ以上がよい。また、電流路の長さｔはあまり長くすると膜厚が厚くなるので、成膜に時間がかかるばかりでなく、図２の半導体基板に対してメモリ素子が垂直にならずに傾いてしまうなどして隣接するメモリ素子に誤って記録するなど誤記録の原因となる。このため、電流路の長さｔは２μｍ以下、好ましくは１μｍ以下、更に好ましくは０．５μｍ以下がよい。従って、図１のメモリ素子の電流路の長さｔとしては、０．０５μｍ以上、２μｍ以下とするのがよい。
【００２２】
図６は本発明の第２の実施形態を示す図である。図１の実施形態では第１の磁性層１、非磁性層３、第２の磁性層２で記録時の電流路を形成しているが、本実施形態では更に良導体４を設けている。即ち、第１，第２の磁性層１，２の膜厚を厚くできない場合、良導体４を設けることによって電流路の長さを確保するものである。良導体４としては第１，第２の磁性層１，２よりも導電率の高いものを用い、図６のメモリ素子に垂直方向に電流を供給することにより第１，第２の磁性層１，２に記録を行う。良導体４は図６に示すように第１の磁性層１の端面のうち非磁性層３の接する面とは反対側の面及び第２の磁性層２の非磁性層３の接する面とは反対側の面に設けてもよく、もしくはいずれか一方の面に設けてもよい。このように良導体４を設けることによりメモリ素子の抵抗ロスが少なくなり、消費電力を低減することができる。
【００２３】
図７は本発明の第３の実施形態を示す図である。本実施形態では、メモリ素子の中心部に記録電流を供給するための導電体５を設けている。導電体５は絶縁体６に覆われていて、第１，第２の磁性層１，２よりも導電率の高いものを用いている。絶縁体６は導電体５が磁性層と電気的に接触するのを防ぐために設けているが、絶縁体６の厚みが厚いと導電体５と各磁性層との距離が遠くなって磁性層に印加する磁界が小さくなるので極力薄い方がよい。本実施形態では、記録時に磁性層に電流を供給せず、導電体５に供給するので、抵抗が小さくなり、消費電力を低減でき、また、応答性にも優れている。
【００２４】
次に、磁性薄膜メモリ素子に情報を記録する具体的な方法について説明する。まず、メモリ素子に情報を記録するにはメモリ素子の膜面に対して垂直方向に電流を供給する。即ち、電流を磁化方向に対して垂直になるように供給し、この電流により生じる磁界によってメモリ層の磁化方向を決定し、“０”と“１”の情報を記録する。この場合、流す電流の向きによって発生する磁場の向きが異なるので、例えばメモリ素子の上から下に電流を供給すると、メモリ素子の上部から見て時計回りの方向に磁界が発生し、磁化は時計回りの方向に配向する。一方、メモリ素子の下から上に電流を供給すると、メモリ素子の上部から見て反時計回りに磁界が発生し、磁化は反時計回りの方向に配向する。
【００２５】
実際に情報を記録する場合は、前述のような第１のタイプ「メモリ層（第１の磁性層１）、非磁性層３、ピン層（第２の磁性層２）」と、第２のタイプ「（検出層（第１の磁性層１）、非磁性層３、メモリ層（第２の磁性層２）」で記録方法が異なっている。第１のタイプの構成では、流す電流の大きさをピン層（第２の磁性層２）の磁化反転磁界より小さく、メモリ層（第１の磁性層１）の磁化反転磁界よりも大きい磁界を発生するように設定することにより、メモリ層（第１の磁性層１）にその磁化の向きに応じて“０”、“１”の情報を記録することができる。また、第２のタイプの場合は、流す電流の大きさをメモリ層（第２の磁性層２）の磁化反転磁界よりも大きい磁界が発生するように設定することにより、メモリ層にその磁化の向きに応じて“０”、“１”の情報を記録することができる。
【００２６】
次に、磁性薄膜メモリの記録情報を再生する具体的な方法について説明する。まず、情報の再生は、メモリ素子の膜面に対して垂直方向に、第１の磁性層１、非磁性層３、第２の磁性層２の順、もしくは第２の磁性層２、非磁性層３、第１の磁性層１の順に電流を供給する。そして、メモリ素子の第１の磁性層１と第２の磁性層２間の抵抗値を測定することにより、“０”と“１”の磁化情報を検出する。即ち、第１の磁性層１と第２の磁性層２の磁化方向が同方向の場合は、第１，第２の磁性層間の抵抗値は小さく、反対方向の場合は抵抗値が大きいので、この抵抗値の違いによって情報を判別する。もしくは、メモリ素子の膜面に対して水平方向に電流を供給して、同様に抵抗値の違いを検出する。
【００２７】
また、読み出し方法は、メモリ素子の第１のタイプと第２のタイプで異っている。まず、第１のタイプの場合は、メモリ素子の膜面に対し垂直方向に記録時よりも小さい読み取り用の電流を供給し、第１，第２の磁性層１，２間の抵抗値を測定する。この場合は、第２の磁性層２の磁化は固定されているので、第１の磁性層１に記録された磁化方向に対応して第１，第２の磁性層１，２間の抵抗値が変化し、その抵抗値によって記録情報を再生する。なお、この場合は、磁性層の磁化反転は必要ない。
【００２８】
一方、第２のタイプの場合は、３つの読み出し方法がある。まず、１つはメモリ素子の膜面に対し垂直方向に電流を供給し、検出層（第１の磁性層）を反転させて磁化を一定方向に揃えて初期化する。次いで、メモリ素子の膜面に対し垂直方向に検出層が反転しない程度の弱い読み取り用の電流を供給し、第１，第２の磁性層１，２間の抵抗値を測定する。この方法は、検出層の保磁力が小さく、その磁化がランダムに配向しているような素子に対して有効である。
【００２９】
もう１つは、まず、初めにメモリ素子の抵抗値を測定して、次にメモリ素子の膜面に垂直方向に電流を供給して、検出層の磁化を所定の方向に配向させて、更にメモリ素子の抵抗値を測定する。この際の抵抗の変化があるかないかで、メモリ素子の磁化情報を検出することができる。この方法では、記録が完了した後に検出層とメモリ層の磁化方向は、決められた関係にあるように設定する。例えば検出層とメモリ層は磁気的相互作用で、平行磁化状態が安定となるようにして、初めに測定する抵抗値は、平行磁化状態の抵抗値とする。これは、例えばスピントンネル型において非磁性層の膜厚を１０Å〜２０Å程度の膜厚とすることにより達成される。
【００３０】
最後の１つは、メモリ素子に一方の方向から膜面に対し垂直方向に電流を供給し、第１，第２の磁性層１，２間の抵抗変化を読み取る。次に、メモリ素子に先の方向とは反対方向に電流を供給し、第１，第２の磁性層１，２間の抵抗変化を読み取り、得られた抵抗変化によって記録情報を判別する。電流の大きさは検出層のみを反転させる電流とする。また、いずれの方法の場合もメモリ層（第２の磁性層）が反転しないようにすることが必要である。
【００３１】
本実施形態では、前述のように再生時に電流を膜面に対して垂直に流すＣＰＰ（Current Perpendicular to the film Plane)−ＭＲ（Magneto-Resistance) 効果、もしくは膜面に平行に電流を流すＣＩＰ（Current In-Plane to the film Plane) −ＭＲ効果を用いている。なお、上述で、磁性層の磁化方向を定めるために膜面に垂直に流す電流と、メモリ素子の抵抗値を測定するために流す電流は、図１、図６に示すメモリ素子では同一の電流経路をとる。
【００３２】
また、図７に示すメモリ素子の構成では、磁化方向を定める電流は導電体５に流し、抵抗値を測定する電流は第１の磁性層１と第２の磁性層２間に流す。この場合の最適な実施形態を、第４、第５の実施形態としてそれぞれ図１１、図１２に示す。図１１は第４の実施形態のメモリ素子の断面図を示したものであるが、この構成では、磁化方向を定める場合は、導電体７１と７２の間に電位差を設けて導電体５に電流を流す。メモリ素子の抵抗値を測定する場合は、第１の磁性層１の上面に設けられた導電体からなる電極６１、６３と、第２の磁性層２の下面に設けられた導電体からなる電極６２と６４の間に電流を流す。これは、ＣＰＰ検出の場合であり、後述するスピントンネルとスピン散乱の両タイプの素子を検出する時に用いられる。
【００３３】
図１２の構成は、第５の実施形態のメモリ素子の断面図を示しているが、この構成では、図１１の電極６２と６４を削除しており、抵抗値を測定する場合には電極６１と電極６３に電流を流す。この場合は、ＣＩＰ検出であり、後述するスピン散乱のタイプの素子を検出する場合に用いられる。スピン散乱の素子は磁性層の膜厚が薄く、ＣＰＰ検出では抵抗値が小さいため、望ましくはＣＩＰ検出を用いるのが良い。
【００３４】
次に、磁性薄膜メモリ素子の第１，第２の磁性層、非磁性層の材料及びそれらの膜厚について説明する。ここで、メモリ素子膜構成として、スピントンネル膜構成とスピン散乱膜構成を採ることができ、これは、前述の第１のタイプの「メモリ層／非磁性層／ピン層」、第２のタイプの「検出層／非磁性層／メモリ層」のいずれの構成にも適用できる。但し、スピントンネル膜構成とスピン散乱膜構成では、スピントンネル膜構成を用いることが望ましい。これは、スピントンネル膜構成では、大きな磁気抵抗（ＭＲ）比が得られ、また、その抵抗値を１ｋΩ以上と抵抗値を大きくすることができ、半導体スイッチング素子のオン抵抗（約１ｋΩ程度）のばらつきの影響を受けにくいためである。また、後述するようにスピントンネル膜は、磁性膜を比較的厚くすることができるため、図１，図６，図７のいずれの実施形態にも採用できるが、スピン散乱膜は全磁性層及び非磁性層の膜厚を０．０５μｍ以上に厚くすることが難しいため、図６もしくは図７の実施形態に用いるのが望ましい。
【００３５】
第１の磁性層、第２の磁性層は、Ｎｉ、Ｆｅ、Ｃｏの少なくとも一種を主成分として用いるか、ＣｏＦｅを主成分とするアモルファス合金として用いるのが望ましい。例えば、ＮｉＦｅ、ＮｉＦｅＣｏ、Ｆｅ、ＦｅＣｏ、Ｃｏ、ＣｏＦｅＢなどの磁性膜からなる。
【００３６】
（第１の磁性層の材料）
第１の磁性層は、第２の磁性層よりも低い保磁力を有する。このため、第１の磁性層には、Ｎｉを含む軟磁性膜が望ましく、具体的には、特にＮｉＦｅ、ＮｉＦｅＣｏを主成分として用いるのが望ましい。また、ＦｅＣｏでＦｅ組成の多い磁性膜、ＣｏＦｅＢなどの保磁力の低いアモルファス磁性膜でも良い。
【００３７】
ＮｉＦｅＣｏの原子組成比は、ＮｉｘＦｅｙＣｏｚとした場合、ｘは４０以上９５以下、ｙは０以上４０以下、ｚは０以上５０以下、好ましくはｘは５０以上９０以下、ｙは０以上３０以下、ｚは０以上４０以下、更に好ましくはｘは６０以上８５以下、ｙは１０以上２５以下、ｚは０以上３０以下が良い。
【００３８】
また、ＦｅＣｏの原子組成は、ＦｅｘＣｏ100-x とした場合、ｘは５０以上１００以下、好ましくはｘは６０以上９０以下が良い。また、ＣｏＦｅＢの原子組成は、（Ｃｏx Ｆｅ100-x ）100-y Ｂy とした場合、ｘは８６以上９３以下、ｙは１０以上２５以下が良い。
【００３９】
（第２の磁性層の材料）
第２の磁性層は、第１の磁性層よりも高い保磁力を有する。例として、第１の磁性層と比較してＣｏを多く含む磁性膜が望ましい。ＮｉｘＦｅｙＣｏｚは、それぞれ原子組成比で、ｘは０以上４０以下、ｙは０以上５０以下、ｚは２０以上９５以下、好ましくはｘは０以上３０以下、ｙは５以上４０以下、ｚは４０以上９０以下、更に好ましくはｘは５以上２０以下、ｙは１０以上３０以下、ｚは５０以上８５以下が良い。ＦｅｘＣｏ100-x は、原子組成比で、ｘは０以上５０以下が良い。また、第２の磁性層に保磁力の精著、耐食性の向上などの目的でＰｔ等の添加元素を加えても良い。
【００４０】
スピントンネル膜構成の場合、第１，第２の磁性層１，２間の非磁性層３として薄い絶縁層を用い、再生時に電流を膜面に対し垂直方向に供給する際に第１磁性層１から第２磁性層２へ電子のトンネル現象が起きるようにする。このようなスピントンネル型の磁性薄膜メモリ素子は、強磁性体金属において伝導電子がスピン偏極を起こしているため、フェルミ面における上向きスピンと下向きスピンの電子状態が異なっており、このような強磁性体金属を用いて強磁性体と絶縁体と強磁性体からなる強磁性トンネル接合を形成すると、伝導電子はそのスピンを保ったままトンネルするため、両磁性層１，２の磁化状態によってトンネル確率が変化し、それがトンネル抵抗の変化となって現われる。これにより、第１磁性層１と第２磁性層２の磁化方向が同方向の場合は第１，第２の磁性層１，２間の抵抗が小さく、第１磁性層１と第２磁性層２の磁化方向が反対方向の場合は抵抗が大きくなる。
【００４１】
上向きスピンと下向きスピンの状態密度の差が大きい方がこの抵抗値は大きくなり、より大きな再生信号が得られるので、第１磁性層１と第２磁性層２はスピン分極率の高い磁性材料を用いることが望ましい。具体的には、第１磁性層１と第２磁性層２は、フェルミ面における上下スピンの偏極量が大きいＦｅを選定し、Ｃｏを第２成分として選定する。より具体的には、Ｆｅ，Ｃｏ，Ｎｉを主成分とした材料から選択して用いることが望ましい。好ましくは、Ｆｅ，Ｃｏ，ＦｅＣｏ，ＮｉＦｅ，ＮｉＦｅＣｏ等が良い。具体的には、Ｆｅ，Ｃｏ，Ｎｉ72Ｆｅ28，Ｎｉ51Ｆｅ49，Ｎｉ42Ｆｅ58，Ｎｉ25Ｆｅ75，Ｎｉ9 Ｆｅ91等が挙げられる。更に、第１磁性層１は保磁力を小さくするために、ＮｉＦｅ、ＮｉＦｅＣｏ、Ｆｅ等がより望ましく、また、第２磁性層２は保磁力を大きくするために、Ｃｏを主成分とする材料が望ましい。
【００４２】
次に、磁性薄膜メモリ素子の第１磁性層１及び第２磁性層２の膜厚は、１００Åを超え、５０００Å以下であることが望ましい。これは、第１に、非磁性層３に酸化物を用いる場合、酸化物の影響で磁性層の非磁性層側の界面の磁性が弱まり、この影響が膜厚が薄い場合大きいことが挙げられる。第２に、酸化アルミニウムの非磁性層をＡｌを成膜した後に酸素を導入して酸化させて作成する場合、アルミニウムが数１０Å残り、この影響が磁性層が１００Å以下である場合、大きくなって適切なメモリ特性が得られないためである。第３に、特にサブミクロンにメモリ素子を微細化した場合、第１の磁性層１のメモリ保持性能が、また、第２の磁性層２の一定の磁化の保持機能が衰えるからである。また、厚すぎるとセルの抵抗値が大きくなりすぎる等の問題があるので、５０００Å以下が望ましく、より望ましくは１０００Å以下が良い。
【００４３】
次に、非磁性層３の材料について説明すると、まず、スピントンネリングによる磁気抵抗効果を用いており、非磁性層３は電子がスピンを保持してトンネルするために、絶縁層でなければならない。非磁性層３の全部が絶縁層であってもその一部が絶縁層であってもよい。一部を絶縁層にしてその厚みを極小にすることにより、磁気抵抗効果を更に高めることができる。また、非磁性層３として非磁性金属膜を酸化させた酸化層にする例としては、Ａｌ膜の一部を空気中で酸化させてＡｌ2 Ｏ3 層を形成する例が挙げられる。非磁性層３は絶縁体からなり、好ましくは、酸化アルミニウムＡｌＯx ，窒化アルミニウムＡｌＮx ，酸化シリコンＳｉＯx ，窒化シリコンＳｉＮx であるのが望ましい。また、ＮｉＯx を主成分としてもよい。これは、スピントンネルが起きるには、第１の磁性層１と第２の磁性層２の伝導電子のエネルギーに適切なポテンシャルバリアーが存在することが必要であるが、ＮｉＯx を主成分とする場合は、このバリアーを得ることが比較的容易で、製造上も有利であるからである。
【００４４】
また、非磁性層３の膜厚としては、数１０Å程度の均一な層であって、その絶縁部分の膜厚は５Å以上３０Å以下であることが望ましい。即ち、５Å未満である場合、第１の磁性層１と第２の磁性層２が電気的にショートしてしまう可能性があるからであり、３０Åを超えると電子のトンネル現象が起きにくくなるからである。更に、望ましくは４Å以上２５Å以下がよく、より望ましくは６Å以上１８Å以下がよい。
【００４５】
次に、スピン散乱膜構成の場合は、スピン依存散乱によって生じる磁気抵抗効果を用い、このスピン依存散乱による磁気抵抗効果を得るためには非磁性層３として良導体からなる金属層を用いるのがよい。このスピン依存散乱による磁気抵抗効果は、伝導電子の散乱がスピンによって大きく異なることに由来している。即ち、磁化と同じ向きのスピンを持つ伝導電子はあまり散乱されないため抵抗が小さくなるが、磁化と反対向きのスピンを持つ伝導電子は散乱によって抵抗が大きくなる。そのため、第１の磁性層１と第２の磁性層２の磁化が反対向きである場合、同じ向きである場合の抵抗値よりも大きくなる。
【００４６】
スピン依存散乱膜構成の場合の第１の磁性層１、第２の磁性層２、非磁性層３について説明する。まず、第１の磁性層１は第２の磁性層２と環状ループを形成するとともに、第２の磁性層２に保存された磁化情報を巨大磁気抵抗効果を利用して読み出すためのものである。第１の磁性層１はＮｉ，Ｆｅ，Ｃｏを主成分として用いるか、Ｃｏ，Ｆｅを主成分とするアモルファス合金として用いることが望ましい。例えば、ＮｉＦｅ，ＮｉＦｅＣｏ，ＦｅＣｏ，ＣｏＦｅＢなどの磁性膜が挙げられる。また、Ｃｏ84Ｆｅ9 Ｂ7 、Ｃｏ72Ｆｅ8 Ｂ20等の組成を持つＣｏＦｅＢ等のアモルファス磁性体を用いてもよい。
【００４７】
第２の磁性層２は主に磁化情報を保存するための磁性層であり、“０”，“１”の情報に応じて磁化の向きが決定される。第２の磁性層２は第１の磁性層１と同じく巨大磁気抵抗効果が効率的に発生すること、安定に磁化状態を保存できることが必要である。第２の磁性層２としては、Ｆｅ、Ｃｏを主成分とする磁性層を用い、例えば、Ｆｅ，ＦｅＣｏ，Ｃｏ等の磁性膜が用いられる。また、Ｐｔ等の添加元素を加えても良い。ＣｏにＦｅを添加すると保磁力は小さくなり、Ｐｔを添加すると保磁力は大きくなるので、第２の磁性層２を例えばＣｏ100-x-y Ｆｅx Ｐｔy として元素組成ｘ及びｙを調節して保磁力を制御することもできる。同様に第１の磁性層１の保磁力もＦｅ，Ｃｏの組成比及びＰｔ等の添加元素の量で調節することができる。
【００４８】
第１の磁性層１の膜厚は散乱型の巨大磁気抵抗効果が効率よく発生するように設定することが必要である。ＣＰＰ−ＭＲでは、スピンの向きを保存して動ける距離、即ち、スピン拡散長が重要因子となる。具体的には、第１の磁性層１の膜厚が電子の平均自由行程より大幅に大きくなると、フォノン散乱を受けてその効果が薄れるため、少なくとも２００Å以下であることが望ましい。更に好ましくは１５０Å以下が良い。しかし、薄すぎるとセルの抵抗値が小さくなり、再生信号出力が減少し、また磁化を保持できなくなるので、２０Å以上が望ましく、更には８０Å以上が望ましい。
【００４９】
第２の磁性層２の膜厚も第１の磁性層１の場合と同様に散乱型の巨大磁気抵抗効果が効率よく発生するように設定することが必要であり、少なくとも２００Å以下であることが望ましい。更に好ましくは１５０Å以下が良い。しかし、あまり薄すぎるとメモリ保持性能が劣化し、再生信号出力が減少してセルの抵抗値が小さくなり、磁化を保持できなくなるので、２０Å以上が望ましく、更には８０Å以上が望ましい。
【００５０】
非磁性層３は良導体からなり、好ましくはＣｕを主成分として用いるのが、磁性層とフェルミエネルギー準位が近く、密着性もよいため、磁化方向が変わるときに界面で抵抗が生じ易く大きな磁気抵抗比を得るのに好都合である。また、非磁性層３の膜厚は５Å以上６０Å以下であることが望ましい。また、第１の磁性層１と非磁性層３の間、もしくは第２の磁性層２と非磁性層３の間、もしくは第１の磁性層１と非磁性層３の間及び第２の磁性層２と非磁性層３の間にＣｏを主成分とする磁性層と設けると、磁気抵抗比が高くなるため、より高いＳ／Ｎ比が得られるため望ましい。この場合のＣｏを主成分とする層の厚みは２０Å以下が好ましく、また効果を発揮させるためには５Å以上が好ましい。また、Ｓ／Ｎを向上させるために、第１の磁性層１／非磁性層３／第２の磁性層２／非磁性層３を１つのユニットとして、このユニットを積層しても良い。積層する組数は多い程ＭＲ比が大きくなり好ましいが、余り多くするとＭＲ磁性層が厚くなり電流を多く必要とするため、積層の回数は４０組以下、更に好ましくは３〜２０組程度に設けるのがよい。
【００５１】
第１，第２の磁性層１，２の保磁力の制御は、例えば、ＣｏにＦｅを添加すると保磁力は小さくなり、Ｐｔを添加すると保磁力は大きくなるので、例えばＣｏ100-x-y Ｆｅx Ｐｔy として元素組成ｘ及びｙを調節して保磁力を制御すればよい。また、成膜時の基板温度を高くすることによっても保磁力を高めることができるので、別の保磁力の制御方法として成膜時の基板温度を調節してもよい。この方法と前述した強磁性薄膜の組成を調節する方法とを組合せてもよい。
【００５２】
なお、本発明は、図１，図６，図７の構成に限ることなく、第２の磁性層２の非磁性層３と反対側の面に接して反強磁性層を設け、この反強磁性層と第２の磁性層２が交換結合して第２の磁性層２の磁化を固定してもよい。反強磁性層との交換結合によって、第２の磁性層２の保磁力を大きくすることが可能となる。この場合、第１の磁性層１と第２の磁性層２に同じ材料を用いることも可能であるので、保磁力を大きくするためにＭＲ比を犠牲にするといったことがなく、材料の選択の幅が広がる。反強磁性層としては酸化ニッケルＮｉＯ、鉄マンガンＦｅＭｎ、酸化コバルトＣｏＯなどを用いることができる。
【００５３】
次に、前述の通り、メモリ素子への情報の記録は、記録電流によりメモリ層の磁化反転磁界（保磁力）より大きい磁界を発生させて行う。よって、記録に必要な磁界は、メモリ層の保磁力に依存する。以下、本願発明者は、記録に必要な磁界の大きさを調べるために、保磁力の異なるメモリ層を持つメモリ素子を作製して評価実験を試みた。
【００５４】
図７に示すメモリ素子の構成で、直径０．１２μｍの導電体５と、内径０．１４μｍ、外径０．３０μｍのＮｉＦｅ検出層／ＡｌＯｘ／Ｃｏメモリ層からなるメモリセルを、メモリ層の保磁力を２、４、５、１０、１２（Ｏｅ）として各々１００個づつ作製した。これらのメモリセルに“０”もしくは“１”の記録を行った。書き込み線に流す電流から発生する磁界の大きさは、メモリ層の保磁力にほぼ等しいか、やや上回る大きさとした。導電体５の長さ、即ち電流路の長さは２μｍとした。この後、各セルの情報を再生して、記録情報が確実に保持されている正常セルと、記録情報が消失している不良セルの各個数を調べた。
【００５５】
結果を表１に示す。誤り率は全体のセル数に対する不良セルの割合として定義した。書き込み線電流から発生する磁界の大きさを、５（Ｏｅ）にすると誤り率は１％になり、１０（Ｏｅ）以上では０％になった。また、２（Ｏｅ）、４（Ｏｅ）では、誤り率は各々５０、９０％になり、情報の保持は困難であった。誤り率は、数％程度のレベルであれば、メモリとして誤り訂正機能の付加で冗長性を持たせることにより、誤り率を０％ととして正確に記録再生することが可能である。以上の結果より、書き込み電流磁界は少なくとも５（Ｏｅ）以上が必要で、望ましくは１０（Ｏｅ）以上が良いことがわかる。
【００５６】
【表１】
0004040173.tif 000002
次に、本願発明者は電流路の長さの上限を調べるために先の説明と同様の構成のメモリセルを、電流路の長さを変えて作製し、記録再生実験を行った。電流路の長さは、０．５、１．０、２．０、３．０、４．０μｍとして各々１００個づつ作製した。これらのメモリセルに“０”もしくは“１”の記録を行い、書き込み線に流す電流から発生する磁界の大きさは１０（Ｏｅ）、メモリ層の保磁力は８（Ｏｅ）とした。結果を表２に示す。書き込みの長さを２μｍにすると誤り率は２％になり、１．０μｍでは１％、０．５μｍでは０％になった。誤り率が悪くなったのは、膜厚方向に長い電流路を設けたために、隣接するセルに誤記録したためと推定される。以上の結果より、書き込み線の長さは、少なくとも２μｍ以下が必要で、望ましくは１．０μｍ以下、更に望ましくは０．５μｍ以下が良いことがわかる。
【００５７】
【表２】
0004040173.tif 000003
【００５８】
【発明の効果】
以上説明したように本発明によれば、閉磁路構造の第１、第２の磁性層を用い、発生する磁界によって情報を記録する電流路の長さを０．０５μｍ以上、２μｍ以下とすることにより、１ビットのセル幅を小さくできて集積度を高められるばかりでなく、記録のための十分な磁界を発生できるため、安定して情報を記録でき、安定して情報を保存することができる。
【図面の簡単な説明】
【図１】本発明の磁性薄膜メモリの第１の実施形態の構成を示す図である。
【図２】図１の磁性薄膜メモリを用いてメモリを構成する場合の一例を示す図である。
【図３】円柱状の電流路を模式的に示す図である。
【図４】図３の電流路における半径と磁界の関係を電流路の長さをパラメータとして示す図である。
【図５】図３の電流路における電流路の長さと最大発生磁界の関係を示す図である。
【図６】本発明の第２の実施形態を示す図である。
【図７】本発明の第３の実施形態を示す図である。
【図８】従来例の巨大磁気抵抗効果を用いた磁性薄膜メモリ素子を示す図である。
【図９】図８の磁性薄膜メモリ素子の記録動作を説明するための図である。
【図１０】図８の磁性薄膜メモリ素子の再生動作を説明するための図である。
【図１１】本発明の磁性薄膜メモリ素子の第４の実施形態を示す断面図である。
【図１２】本発明の磁性薄膜メモリ素子の第５の実施形態を示す断面図である。
【符号の説明】
１    第１の磁性層
２    第２の磁性層
３    非磁性層
４    良導体
５    導電体
６    絶縁体
【図１】
0004040173.tif 000004
【図２】
0004040173.tif 000005
【図３】
0004040173.tif 000006
【図４】
0004040173.tif 000007
【図５】
0004040173.tif 000008
【図６】
0004040173.tif 000009
【図７】
0004040173.tif 000010
【図８】
0004040173.tif 000011
【図９】
0004040173.tif 000012
【図１０】
0004040173.tif 000013
【図１１】
0004040173.tif 000014
【図１２】
0004040173.tif 000015