(57)【特許請求の範囲】
【請求項１】
フレキシブル基板の一方の面に実装された２個のメモリが，上記フレキシブル基板を断面略Ｓ字形状に折り畳んだ状態で積層されており，
上記フレキシブル基板には，該フレキシブル基板の他方の面に形成されロジックＩＣに電気的に接続するための外部端子と，上記フレキシブル基板の一方の面と他方の面とにわたって形成され，上記外部端子と各メモリとをそれぞれ電気的に接続する略同じ長さの信号線と，上記フレキシブル基板の一方の面の信号線と他方の面の信号線とを接続する複数のビアとが設けられており，
該ビアは上記２個のメモリの間の略中央位置に形成されていることを特徴とするメモリモジュール。
【請求項２】
請求項１において，上記複数のメモリは，１枚の上記フレキシブル基板に実装されていることを特徴とするメモリモジュール。
【請求項３】
請求項１または２において，上記メモリモジュールは，放熱板を有することを特徴とするメモリモジュール。
【請求項４】
請求項３において，上記放熱板は，上記２個のメモリのうちの一方のメモリを覆うように配される上記フレキシブル基板と，他方のメモリを搭載した上記フレキシブル基板との間に配置されていることを特徴とするメモリモジュール。
【発明の詳細な説明】
【０００１】
【技術分野】
本発明は，複数の等価なメモリをフレキシブル基板に実装してなるメモリモジュールに関する。
【０００２】
【従来技術】
高集積化，高速化に対応するメモリモジュールとして，複数のメモリを一つの基板に実装してなるメモリモジュールがある。
該メモリモジュールは，複数のメモリを実装するために，その面積が大きくなり，また，外部端子と各メモリの電極との間の配線距離が長くなるなどの問題がある。
【０００３】
かかる問題を解決すべく，上記複数のメモリを積み重ねたスタック構造を有するメモリモジュールがある（特開２００１−０６８６２０，特開２００１−０８５５９２等）。これにより，モジュールの小型化，配線距離の短縮化を実現することができる。
【０００４】
【解決しようとする課題】
しかしながら，上記従来のメモリモジュールは，外部端子と各メモリの電極との間の信号線の長さを等しくすることについては考慮されていない。
そのため，各メモリに接続される信号線の間において，信号線の長さの違いや，これに基づく電気抵抗の違いから，信号伝播速度に差が生ずる。その結果，上記各信号線の間において，信号のタイミングのばらつきが生じ，誤動作の原因となるおそれがある。かかる不具合は，システムの高速化に伴い発生しやすくなる。
従来のメモリモジュールを用いる場合，このような信号のばらつきを解消するためには，各メモリごとに信号の送受信のタイミングを制御するなど，厳密，複雑な制御が必要となる。
【０００５】
本発明は，かかる従来の問題点に鑑みてなされたもので，各信号線間における信号のタイミングのばらつきを容易に低減すると共に，小型化，配線短縮化を実現するメモリモジュールを提供しようとするものである。
【０００６】
【課題の解決手段】
本発明は，フレキシブル基板の一方の面に実装された２個のメモリが，上記フレキシブル基板を断面略Ｓ字形状に折り畳んだ状態で積層されており，
上記フレキシブル基板には，該フレキシブル基板の他方の面に形成されロジックＩＣに電気的に接続するための外部端子と，上記フレキシブル基板の一方の面と他方の面とにわたって形成され，上記外部端子と各メモリとをそれぞれ電気的に接続する略同じ長さの信号線と，上記フレキシブル基板の一方の面の信号線と他方の面の信号線とを接続する複数のビアとが設けられており，
該ビアは上記２個のメモリの間の略中央位置に形成されていることを特徴とするメモリモジュールにある（請求項１）。
【０００７】
次に，本発明の作用効果につき説明する。
上記フレキシブル基板は，実装された複数の上記メモリが積層した状態となるように湾曲させて折り畳まれている。そのため，メモリモジュールの小型化を容易に実現することができる。また，この場合，上記フレキシブル基板にビアを形成するなどの手段を用いることにより，配線距離を容易に短縮することができる。
【０００８】
また，上記複数の信号線は，互いに略同じ長さを有する。即ち，等長配線を行なっている。これにより，外部端子と各メモリの電極との間の信号の伝播速度を高い精度で略均等にすることができる。そのため，複数のメモリの電極にそれぞれ接続される複数の信号線の間において，信号のタイミングのばらつきを容易に低減することができる。それ故，システムの高速化にも充分に対応することができる。
【０００９】
以上のごとく，本発明によれば，各信号線間における信号のタイミングのばらつきを容易に低減すると共に，小型化，配線短縮化を実現するメモリモジュールを提供することができる。
【００１０】
【発明の実施の形態】
本発明（請求項１）においては，上記フレキシブル基板として，例えば，ポリイミド基板の両面に導体を形成した両面板，或いは片面に導体を形成した片面板のいずれを用いることもできる。上記ポリイミド基板の代わりに，液晶ポリマ，ＰＥＥＫ（ポリエーテルエーテルケトン），ポリオレフィン等の熱可塑性樹脂からなる基板を用いることもできる。
【００１１】
また，上記メモリとしては，例えばＤＲＡＭ等がある。また，上記メモリは，２個，あるいは３個以上実装されていてもよい。
また，上記各信号線の長さは，信号伝播速度の違いから生ずる信号線間の信号のタイミングのズレが，許容されるズレ（タイミングマージン）の範囲内に納まる程度で等しい。その信号線の長さのばらつきは，例えば±１０％未満程度である。
【００１２】
また，上記複数のメモリは，等価なメモリ，即ち同一の内部構造，同一の電極配列パターン等を有するメモリとすることができる。
また，上記外部端子としては，例えば，半田ボール，ピン状のリード線等を用いることができる。
【００１３】
また，上記複数のメモリは，１枚の上記フレキシブル基板に実装されていることが好ましい（請求項２）。
この場合には，複数枚のフレキシブル基板を用いる必要がないため，より製造容易なメモリモジュールを得ることができる。
【００１４】
また，上記メモリモジュールは，放熱板を有することが好ましい（請求項３）。
この場合には，上記メモリ等から発生する熱を効率的に放熱することができる。
【００１５】
また，上記フレキシブル基板は，断面略Ｓ字形状に折り畳まれている。
これにより，より製造容易なメモリモジュールを得ることができる。即ち，上記フレキシブル基板を折り畳む際，例えば，該フレキシブル基板の両端部分については裏返すことなく，また一つの動作で折り畳むことができる。
また，上記メモリモジュールを多数生産する際には，多数のメモリを所定箇所に実装した長尺のフレキシブル基板を所定箇所で折り畳んだ後，所定箇所で切断することにより，生産効率を向上させることが可能である。
また，上記放熱板は，上記２個のメモリのうちの一方のメモリを覆うように配される上記フレキシブル基板と，他方のメモリを搭載した上記フレキシブル基板との間に配置されていることが好ましい（請求項４）。
【００１６】
【実施例】
（参考例１）
本発明の実施例にかかるメモリモジュールにつき，図１〜図５を用いて説明する。図１，図２は，１つのメモリモジュール１の異なる断面を表す。
上記メモリモジュール１は，図１，図２に示す構造を有する。即ち，フレキシブル基板３の同一面上に実装された２個のメモリ２が，上記フレキシブル基板３を湾曲させた状態で積層されている。上記フレキシブル基板３には，ロジックＩＣ（図示略）に電気的に接続するための外部端子３１と，該外部端子３１と各メモリ２とをそれぞれ電気的に接続する互いに略同じ長さの複数の信号線３２とが設けられている。
【００１７】
即ち，上記各信号線３２の長さは，信号伝播速度の違いから生ずる信号線３２間の信号のタイミングのズレが，許容されるズレ（タイミングマージン）の範囲内に納まる程度で等しい。その信号線３２の長さのばらつきは，例えば±１０％未満程度である。
上記信号線３２は，複数の上記外部端子３１と，上記２個のメモリ２における複数の信号用の電極２１との間に複数形成されている。そして，これらの信号線３２を略同じ長さとする等長配線としている。
【００１８】
例えば，図１に示した信号線３２及び図２に示した信号線３２とは，それぞれ，複数の電極２１のうちの斜線を施した電極２１と，複数の外部端子３１のうちの斜線を施した電極３１とを電気的に接続している。そして，これら図１と図２の信号線３２の長さが略同等に形成されている。
上記フレキシブル基板３は，ポリイミド基板の両面に銅等の導体を形成した両面板から得られる。また，上記メモリ２はＤＲＡＭである。
【００１９】
また，図１，図２に示すごとく，上記複数のメモリ２は，１枚の上記フレキシブル基板３に実装されている。そして，この１枚のフレキシブル基板３は，断面略Ｓ字形状に折り畳まれている。
また，上記メモリモジュール１は，放熱板（ヒートスプレッダ）４を有する。該放熱板４は，積み重ねられた上記メモリ２の間に配置されている。
【００２０】
また，上記放熱板４の両面と上記フレキシブル基板３とは，接着剤５を介して接着されている。また，下側に配されたメモリ２０の上面２５は，上記フレキシブル基板３と接着剤５によって接着されている。
上記メモリ２の電極２１側の面と上記フレキシブル基板３との間は，封止樹脂２３によって封止されている。
【００２１】
次に，上記メモリモジュール１の製造方法につき説明する。
まず，ポリイミド基板の両面に銅からなる導体膜を有するフレキシブル基板３に，穴明けを行なった後，穴の側面或いは内部全体にメッキを施すことにより，ビア３３を形成する（図３〜図５）。上記フレキシブル基板３の厚みは，０．０３〜０．２ｍｍ程度である。
なお，図４，図５は，それぞれ図２，図１に対応する断面を表している。
【００２２】
次いで，上記導体膜をエッチング等することにより，上記信号線３２を含む配線パターンを形成する（図３〜図５）。なお，図１〜図５においては，所定の信号線３２以外の配線パターンを省略してある。ビア３３についても，所定の信号線３２が接続されるもの以外については省略してある。
次いで，上記フレキシブル基板３の必要な箇所に接着剤５を塗布する。
また，図３〜５に示すごとく，上記フレキシブル基板３の上面の２箇所にメモリ２を実装し，該メモリ２の電極２１側の面を封止樹脂２３により封止する。
【００２３】
次いで，図１，図２に示すごとく，実装されたメモリ２が上下に積み重なるように，上記フレキシブル基板３を断面略Ｓ字形状に湾曲させて折り畳む。このとき，放熱板４を，一方のメモリ２０の上側に配されるフレキシブル基板３と，他方のメモリ２００の下側に配されるフレキシブル基板３との間に配置する。
【００２４】
次いで，最下部に配されるフレキシブル基板３の下面３５と，最上部に配されるメモリ２００の上面２５０とから，加熱・加圧する。これにより，上記放熱板４の両面と上記フレキシブル基板３，及び，下側に配されたメモリ２０の上面２５と上記フレキシブル基板３とを，接着剤５を介して接着する。
次いで，上記最下部に配されるフレキシブル基板３の下面３５のランド３５１に，半田ボールからなる外部端子３１を形成する。
以上により，断面略Ｓ字形状のスタック構造を有するメモリモジュール１を得る。
【００２５】
次に，本例の作用効果につき説明する。
上記フレキシブル基板３は，図１，図２に示すごとく，実装された複数の上記メモリ２が積層した状態となるように湾曲させて折り畳まれている。そのため，メモリモジュール１の小型化を容易に実現することができる。また，この場合，上記フレキシブル基板３にビア３３を形成するなどの手段を用いることにより，配線距離を容易に短縮することができる。
【００２６】
また，上記複数の信号線３２は，互いに略同じ長さを有する。即ち，等長配線を行なっている。これにより，外部端子３１と各メモリ２の電極２１との間の信号の伝播速度を高い精度で略均等にすることができる。そのため，複数のメモリ２の電極２１にそれぞれ接続される複数の信号線３２の間において，信号のタイミングのばらつきを容易に低減することができる。それ故，システムの高速化にも充分に対応することができる。
【００２７】
また，上記２個のメモリ２は，１枚の上記フレキシブル基板３に実装されている。それ故，複数枚のフレキシブル基板３を用いる必要がないため，より製造容易となる。
また，上記メモリモジュール１は放熱板４を有するため，上記メモリ２等から発生する熱を効率的に放熱することができる。また，上述のごとく，上記放熱板４は上記２個のメモリ２の間に配されるため，２個のメモリ２の熱を略均等に，効率よく放熱することができる。
【００２８】
また，上記フレキシブル基板３は，断面略Ｓ字形状に折り畳まれているため，より製造容易なメモリモジュール１を得ることができる。即ち，上記フレキシブル基板３を折り畳む際，例えば，該フレキシブル基板３の両端部分については裏返すことなく，また一つの動作で折り畳むことができる。
また，上記メモリモジュール１を多数生産する際には，多数のメモリ２を所定箇所に実装した長尺のフレキシブル基板３を折り畳んだ後，所定箇所で切断することにより，生産効率を向上させることが可能である。
【００２９】
本例によれば，各信号線間における信号のタイミングのばらつきを容易に低減すると共に，小型化，配線短縮化を実現するメモリモジュールを提供することができる。
【００３０】
（参考例２）
本例は，図６，図７に示すごとく，２枚のフレキシブル基板３を用いたメモリモジュール１の例である。
図６，図７は，１つのメモリモジュール１の異なる断面を表す。
上記２枚のフレキシブル基板３にそれぞれ１個ずつメモリ２を実装してある。そして，一方のフレキシブル基板３は，上記メモリ２を両面側から挟み込むようにして，断面略Ｃ字形状に湾曲させて折り畳まれている。他方のフレキシブル基板３は，折り畳まれることなく，上記一方のフレキシブル基板３の上方に，接着剤５を介して積み重ねるように配置している。これにより，上記メモリ２は，上下に積層した状態に配置される。
【００３１】
また，図６，図７に示すごとく，上記２枚のフレキシブル基板３には，上下接続用導体３４が設けられており，該接続用導体３４において上記２枚のフレキシブル基板３の間の電気的導通が図られている。
また，上記メモリモジュール１には，放熱板を配設していない。
図６，図７に示すごとく，上記メモリモジュール１における複数の信号線３２は，互いに略同じ長さを有する。即ち，等長配線としている。
その他は，参考例１と同様である。
【００３２】
本例の場合にも，各信号線間における信号のタイミングのばらつきを容易に低減すると共に，小型化，配線短縮化を実現するメモリモジュールを提供することができる。
【００３３】
（実施例１）
本例は，図８，図９に示すごとく，２つのメモリ２の間の略中央位置に複数のビア３３を設けた例である。そして，各メモリ２０，２００の電極２１から各ビア３３までの配線長が略同等となるように配線することにより，信号線３２の長さを略同等としてある。
【００３４】
図８，図９は，フレキシブル基板３を湾曲させる前の状態を示す断面図であり，参考例１における図４，図５に対応する図面である。
その他は，参考例１と同様である。
この場合にも，参考例１と同様の作用効果を有する。
【００３５】
なお，上記実施例１以外にも，例えば，放熱板を用いずに断面略Ｓ字形状とする形態，放熱板を外側へ配設する形態，或いはメモリを３個以上配置した形態，その他，種々の形態とすることができる。
【図面の簡単な説明】
【図１】  参考例１における，メモリモジュールの断面図。
【図２】  参考例１における，メモリモジュールの他の断面図。
【図３】  参考例１における，メモリを実装したフレキシブル基板を湾曲させる前の状態を表す平面図。
【図４】  図３のＡ−Ａ線矢視断面図。
【図５】  図３のＢ−Ｂ線矢視断面図。
【図６】  参考例２における，メモリモジュールの断面図。
【図７】  参考例２における，メモリモジュールの他の断面図。
【図８】  実施例１における，メモリを実装したフレキシブル基板を湾曲させる前の状態を表す断面図。
【図９】  実施例１における，メモリを実装したフレキシブル基板を湾曲させる前の状態を表す，図８とは異なる断面図。
【符号の説明】
１．．．メモリモジュール，
２．．．メモリ，
２１．．．電極，
３．．．フレキシブル基板，
３１．．．外部端子，
３２．．．信号線，
４．．．放熱板，
５．．．接着剤，
【図１】
0004039121.tif 000002
【図２】
0004039121.tif 000003
【図３】
0004039121.tif 000004
【図４】
0004039121.tif 000005
【図５】
0004039121.tif 000006
【図６】
0004039121.tif 000007
【図７】
0004039121.tif 000008
【図８】
0004039121.tif 000009
【図９】
0004039121.tif 000010