(57)【特許請求の範囲】
【請求項１】
記録媒体から読み出された信号の振幅が所望の大きさになるように自動調節する可変利得器と、
前記可変利得器に接続され、特定帯域の信号を除去するフィルタ回路と、
前記フィルタ回路に接続され、アナログ信号をディジタル信号に変換するＡ／Ｄ変換器と、
前記Ａ／Ｄ変換器に接続される自動利得制御器と、
前記Ａ／Ｄ変換器に接続され、波形等化を行なう波形等化器と、
前記波形等化器の出力に基づいて該波形等化器の出力と前記Ａ／Ｄ変換器の出力に対しベースライン制御を行なう制御回路と、
前記ベースライン制御された前記Ａ／Ｄ変換器の出力に接続され、再生信号の波形等化を行なうとともに、特定帯域の信号を増幅する適応型トランスバーサルフィルタと、
前記適応型トランスバーサルフィルタに接続され、ＬＭＳ（Least Mean Square）アルゴリズムを用いて誤差検出及び補正を行なう検出回路と、
前記適応型トランスバーサルフィルタに接続され、最尤復号を行なう復号器と、
前記制御回路に接続され、再生クロックを抽出するタイミングリカバリロジック回路とを備える、
ことを特徴とする信号処理装置。
【請求項２】
記録媒体から読み出された信号の振幅が所望の大きさになるように自動調節する可変利得器と、
前記可変利得器に接続され、アナログ信号をディジタル信号に変換するＡ／Ｄ変換器と、
前記Ａ／Ｄ変換器に接続される自動利得制御器と、
前記Ａ／Ｄ変換器に接続され、波形等化を行なう波形等化器と、
前記波形等化器の出力に基づいて該波形等化器の出力と前記Ａ／Ｄ変換器の出力に対しベースライン制御を行なう制御回路と、
前記ベースライン制御された前記Ａ／Ｄ変換器の出力に接続され、再生信号の波形等化を行なうとともに、特定帯域の信号を増幅する適応型トランスバーサルフィルタと、
前記適応型トランスバーサルフィルタに接続され、ＬＭＳ（Least Mean Square）アルゴリズムを用いて誤差検出及び補正を行なう検出回路と、
前記適応型トランスバーサルフィルタに接続され、最尤復号を行なう復号器と、
前記制御回路に接続され、再生クロックを抽出するタイミングリカバリロジック回路とを備える、
ことを特徴とする信号処理装置。
【請求項３】
請求項１に記載の信号処理装置において、
前記フィルタ回路は、３次以下の次数で構成されたローパスフィルタである、
ことを特徴とする。
【請求項４】
請求項１または２のいずれかに記載の信号処理装置において、
前記ベースライン制御回路により補正された前記波形等化器の出力に基づいてジッタ値を算出し、前記算出されたジッタ値に基づいて、前記波形等化器の増幅度合を自動的に調整する調整回路を備える、
ことを特徴とする。
【請求項５】
請求項１または２のいずれかに記載の信号処理装置において、
前記記録媒体は、光ディスクメディアである、
ことを特徴とする。
【請求項６】
請求項１または２のいずれかに記載の信号処理装置において、
前記記録媒体は、磁気ディスクメディアである、
ことを特徴とする。
【請求項７】
請求項１または２のいずれかに記載の信号処理装置において、
前記記録媒体は、半導体メモリである、
ことを特徴とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号処理装置に関し、特に、光ディスク、磁気ディスク、半導体メモリなどの記録媒体から読み出された情報を、高精度に抽出するものに関するものである。
【背景技術】
【０００２】
近年、光ディスク記憶装置、磁気記録記憶装置、半導体メモリ記憶装置など、ディジタル情報を記録する記憶装置が広く活用され、記録密度が年々高密度化してきている。このような記録媒体に記録された情報を誤ることなく再生するために、現在まで様々な信号処理技術の検討がなされており、例えばＰＲＭＬ（Partial Response Maximum Likelihood）方式がよく知られている。
【０００３】
これらＰＲＭＬ方式では、記録媒体から読み出した信号に対し、まずアナログフィルタにより特定帯域の信号の除去と増幅とを行なっていた。これは、雑音を除去するとともに、高周波信号の読み出しには正確に振幅を得ることができないため特定帯域の信号を増幅する必要があったためである。
図５は、従来の信号処理装置を示すブロック図である。
【０００４】
図５に示されるように、従来の信号処理装置は、記録媒体１０１、可変利得器（ＶＧＡ：Variable Gain Amplifier）１０２、アナログフィルタであるローパスフィルタ（ＬＰＦ：Low Pass Filter）１０３、Ａ／Ｄ変換器１０４、自動利得制御器（ＡＧＣ：Auto Gain Control）１０５、波形等化器（ＤＥＱ：Digital Equalizer）１０６、ベースライン調整器１０７、適応型トランスバーサルフィルタ（ＦＩＲ：Finite Impulse Response）１０８、ビタビアルゴリズムを用いて誤り訂正を行なうビタビ復号器１０９、最小自乗平均処理を行なうＬＭＳ（Least Mean Square）１１０、チャネルクロックに対応した再生クロックを抽出するためのクロック生成回路であるタイミングリカバリロジック（ＴＲＬ：Timing Recovery Logic）１１１、Ｄ／Ａ変換器１１２、及び電圧制御発振器（ＶＣＯ：Voltage Controlled Oscillator）１１３から構成される。
以下に、動作について説明する。
【０００５】
記録媒体１０１から読み出された信号は、可変利得器１０２、自動利得制御器１０５によってその振幅が所望の大きさになるように調節され、ローパスフィルタ１０３にて高域雑音除去される。ローパスフィルタ１０３にて高域雑音を除去された信号は、Ａ／Ｄ変換器１０４でディジタル信号に変換され、波形等化器１０６で特定帯域が増幅される。Ａ／Ｄ変換器１０４におけるサンプリングのタイミングは、タイミングリカバリロジック１１１、Ｄ／Ａ変換器１１２、及び電圧制御発振器１１３で抽出された再生クロックにより規定される。適応型トランスバーサルフィルタ１０８は、波形等化器１０６で増幅された信号をＰＲ（Partial Response）波形等化する。このときＬＭＳ１１０は、最小自乗平均演算を行ない、等化誤差を算出して誤差が小さくなるように適応型トランスバーサルフィルタ１０８のタップ係数を調節する。このＰＲ波形等化された信号は、ビタビ復号器１０９にて復号される（例えば特許文献１参照。）。
【特許文献１】特開２００３−８５７６４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上述のような従来の信号処理装置は、一つの波形等化器で時間軸方向の最適化と振幅方向の最適化とを同時に行なっており、ジッタ値を良好にするために増幅度を上げる処理を行なうと、雑音増幅等によりＰＲ波形等化に悪影響を及ぼす場合があり、ジッタ値が最適値になってもそれに比例してエラー率を低減することができないことがあるという問題があった。
【０００７】
本発明は、上記のような従来の問題点を解決するためになされたものであり、ジッタ成分の低減と、エラー率の低減とを同時に行なうことのできる信号処理装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の請求項１に記載の信号処理装置は、記録媒体から読み出された信号の振幅が所望の大きさになるように自動調節する可変利得器と、前記可変利得器に接続され、特定帯域の信号を除去するフィルタ回路と、前記フィルタ回路に接続され、アナログ信号をディジタル信号に変換するＡ／Ｄ変換器と、前記Ａ／Ｄ変換器に接続される自動利得制御器と、前記Ａ／Ｄ変換器に接続され、波形等化を行なう波形等化器と、前記波形等化器の出力に基づいて該波形等化器の出力と前記Ａ／Ｄ変換器の出力に対しベースライン制御を行なう制御回路と、前記ベースライン制御された前記Ａ／Ｄ変換器の出力に接続され、再生信号の波形等化を行なうとともに、特定帯域の信号を増幅する適応型トランスバーサルフィルタと、前記適応型トランスバーサルフィルタに接続され、ＬＭＳアルゴリズムを用いて誤差検出及び補正を行なう検出回路と、前記適応型トランスバーサルフィルタに接続され、最尤復号を行なう復号器と、前記制御回路に接続され、再生クロックを抽出するタイミングリカバリロジック回路とを備えるものである。
【００１０】
また、本発明の請求項２に記載の信号処理装置は、記録媒体から読み出された信号の振幅が所望の大きさになるように自動調節する可変利得器と、前記可変利得器に接続され、アナログ信号をディジタル信号に変換するＡ／Ｄ変換器と、前記Ａ／Ｄ変換器に接続される自動利得制御器と、前記Ａ／Ｄ変換器に接続され、波形等化を行なう波形等化器と、前記波形等化器の出力に基づいて該波形等化器の出力と前記Ａ／Ｄ変換器の出力に対しベースライン制御を行なう制御回路と、前記ベースライン制御された前記Ａ／Ｄ変換器の出力に接続され、再生信号の波形等化を行なうとともに、特定帯域の信号を増幅する適応型トランスバーサルフィルタと、前記適応型トランスバーサルフィルタに接続され、ＬＭＳアルゴリズムを用いて誤差検出及び補正を行なう検出回路と、前記適応型トランスバーサルフィルタに接続され、最尤復号を行なう復号器と、前記制御回路に接続され、再生クロックを抽出するタイミングリカバリロジック回路とを備えるものである。
【００１１】
また、本発明の請求項３に記載の信号処理装置は、請求項１に記載の信号処理装置において、前記フィルタが、３次以下の次数で構成されたローパスフィルタであるものとしたものである。
【００１６】
また、本発明の請求項４に記載の信号処理装置は、請求項１または２のいずれかに記載の信号処理装置において、前記信号処理装置において、ジッタ値を算出し、前記算出されたジッタ値に基づいて、前記波形等化器の増幅度合いを自動的に調整する調整回路を備えるものである。
【００１７】
また、本発明の請求項５に記載の信号処理装置は、請求項１または２のいずれかに記載の信号処理装置において、前記記録媒体が、光ディスクメディアであることを特徴とするものである。
【００１８】
また、本発明の請求項６に記載の信号処理装置は、請求項１または２のいずれかに記載の信号処理装置において、前記記録媒体が、磁気ディスクメディアであることを特徴とするものである。
【００１９】
また、本発明の請求項７に記載の信号処理装置は、請求項１または２のいずれかに記載の信号処理装置において、前記記録媒体が、半導体メモリであることを特徴とするものである。
【発明の効果】
【００２１】
本発明によれば、クロック抽出系統におけるチャネルクロック抽出処理とデータ再生系統における再生信号の抽出処理を別々に行うこととしたので、ジッタ成分とエラー率がそれぞれ相互干渉することなく処理することができ、これにより、ジッタ成分の低減と、エラー率の低減とを同時に行なうことが可能となる。
【００２２】
また、ディジタルイコライザで増幅される前段階でのデータを波形等化経路の入力データとして扱い、クロック系統の経路と再生データの等化系統の経路を別々に並列フィルタリング処理することとしたので、ディジタルイコライザを通すことにより生じる雑音増幅を回避することができる。また従来ディジタルイコライザにおいて行われていた特定帯域の増幅をＦＩＲ（Finite Impulse Response）とＬＭＳ（Least Mean Square）とで行うこととしたので、時間軸方向と振幅方向の両方を最適化することが可能となる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の実施の形態を、図面を参照しながら説明する。
【００２４】
（実施の形態１）
図１は、本発明の実施の形態１における信号処理装置を示すブロック図である。
【００２５】
図１に示すように、本実施の形態１における信号処理装置は、Ａ／Ｄ変換器４、第１の波形等化器１４と、第２の波形等化器１５と、最尤復号を行なう最尤復号器（ＭＬ：Maximum Likelihood）１６と、チャネルクロックに対応した再生クロックを抽出するためのクロック生成回路であるタイミングリカバリロジック（ＴＲＬ：Timing Recovery Logic）１１と、Ｄ／Ａ変換器１２と、電圧制御発振器（ＶＣＯ：Voltage Controlled Oscillator）１３とを有している。
【００２６】
次に、以上のように構成される信号処理装置における信号処理方法について説明する。
本実施の形態１による信号処理装置は、ディジタル情報をＰＲＭＬ（Partial Response Maximum Likelihood）方式にて再生する。
【００２７】
Ａ／Ｄ変換器４によりディジタル信号に変換された信号は、時間軸方向のデータ最適化を行なうクロック抽出系では、第１の波形等化器１４により所望のブースト値を参照して信号が増幅される。この増幅されたデータは、チャネルクロックに対応した再生クロックを抽出するためのクロック生成回路であるタイミングリカバリロジック１１に入力される。クロック抽出を行なうタイミングリカバリロジック１１はＰＬＬ（Phase Locked Loop）回路を含んでおり、電圧制御発振器１３を用いて再生信号に同期した再生クロック（チャネルクロック）を生成する。また、もう１つのループであるデータ処理系統、即ち振幅方向のデータ最適化を行なうデータ処理系では、第２の波形等化器１５により特定帯域の信号増幅と波形等化とが行なわれ、最尤復号器１６にて最尤復号が行なわれる。
【００２８】
例えばＤＶＤに記録されているディジタル信号はＲＬＬ（２，１０）というある制約をもっている（ＲＬＬ：Run Length Limited）。これは１と１との間にある０の数が最大で１０個連続し、最小では２個連続することを意味している。このような最小個数の場合、信号振幅が小さく読み取りにくい現象が発生するので、第１の波形等化器１４及び第２の波形等化器１５で信号を増幅および補正して波形等化を行なう。
【００２９】
このように、本実施の形態１では、時間軸方向のデータ最適化を行なうクロック抽出系と、振幅方向のデータ最適化を行なうデータ処理系とにおいて、それぞれ異なる波形等化器により、特定帯域の信号増幅、あるいは、さらには波形等化を行うこととしたので、ジッタ成分の低減と、エラー率の低減とを同時に行なうことができる。
【００３０】
（実施の形態２）
図２は、本発明の実施の形態２における信号処理装置を示すブロック図である。
【００３１】
図２に示すように、本実施の形態２における信号処理装置は、光ディスクメディアや、磁気ディスクメディア、半導体メモリ等の記録媒体１と、可変利得器（ＶＧＡ：Variable Gain Amplifier）２と、３次以下の次数で構成されたアナログフィルタであるローパスフィルタ（ＬＰＦ：Low Pass Filter）３と、Ａ／Ｄ変換器４と、自動利得制御器（ＡＧＣ：Auto Gain Control）５と、所望のブースト値を参照して信号増幅する波形等化器（ＤＥＱ：Digital Equalizer）６と、ベースライン調整器７と、適応型トランスバーサルフィルタ（ＦＩＲ：Finite Impulse Response）８と、最小自乗平均処理を行なうＬＭＳ（Least Mean Square）１０と、ビタビアルゴリズムを用いて誤り訂正を行なうビタビ復号器９と、チャネルクロックに対応した再生クロックを抽出するためのクロック生成回路であるタイミングリカバリロジック（ＴＲＬ：Timing Recovery Logic）１１と、Ｄ／Ａ変換器１２と、電圧制御発振器（ＶＣＯ：Voltage Controlled Oscillator）１３とを有している。
【００３２】
次に、以上のように構成される信号処理装置における信号処理方法について説明する。
本実施の形態２による信号処理装置は、記録媒体に記録されているディジタル情報をＰＲＭＬ方式にて再生する。
【００３３】
記録媒体１から読み出された信号は、その振幅が所望の大きさになるように可変利得器２、自動利得制御器５により自動的に調節され、アナログフィルタであるローパスフィルタ３により高域雑音除去を行い波形整形される。該高域雑音除去され、波形整形された信号は、Ａ／Ｄ変換器４にて所望の垂直分解能（例えば、７ビット以下）にてディジタルデータ化される。
【００３４】
時間軸方向のデータ最適化を行なうクロック抽出系では、変換されたディジタルデータは波形等化器６にて所望のブースト値を参照して増幅される。また、ベースライン調整器７は、入力された信号に対してどのくらい中心がずれているのかを検知し、ずれている値だけＤＥＱ出力とＡ／Ｄ変換器出力とが補正される。この増幅及び補正されたデータがチャネルクロックに対応した再生クロックを抽出するためのクロック生成回路であるタイミングリカバリロジック１１に入力される。クロック抽出を行なうタイミングリカバリロジック１１はＰＬＬ回路を含んでおり、周波数誤差及び位相誤差を算出して周波数及び位相の調整を行ない、電圧制御発振器１３への制御信号を生成する。電圧制御発振器１３は、この制御信号に基づいて再生信号に同期した再生クロック（チャネルクロック）を出力する。また、もう一つのループであるデータ処理系統、即ち振幅方向のデータ最適化を行なうデータ処理系では、Ａ／Ｄ変換出力値に対し、適応型トランスバーサルフィルタ８とＬＭＳ１０とにより特定帯域の信号増幅を行い、波形等化された信号はビタビ復号器９によって誤り訂正が行なわれる。
【００３５】
このように、本実施の形態２によれば、時間軸方向のデータ最適化はディジタルイコライザ出力データを用いて行い、振幅方向のデータ最適化はＡ／Ｄ変換出力データを用いてFIRフィルタとLMSにて特定帯域の信号増幅を行うこととしたので、時間軸方向と振幅方向の両方を最適化することができ、これにより、ジッタ成分の低減と、エラー率の低減とを同時に行なうことができる。
【００３６】
（実施の形態３）
図３は、本発明の実施の形態３における信号処理装置を示すブロック図である。
【００３７】
図３に示すように、本実施の形態３における信号処理装置は、光ディスクメディアや、磁気ディスクメディア、半導体メモリ等の記録媒体１と、可変利得器（ＶＧＡ：Variable Gain Amplifier）２と、Ａ／Ｄ変換器４と、自動利得制御器（ＡＧＣ：Auto Gain Control）５と、所望のブースト値を参照して信号増幅する波形等化器（ＤＥＱ：Digital Equalizer）６と、ベースライン調整器７と、適応型トランスバーサルフィルタ（ＦＩＲ：Finite Impulse Response）８と、最小自乗平均処理を行なうＬＭＳ（Least Mean Square）１０と、ビタビアルゴリズムを用いて誤り訂正を行なうビタビ復号器９と、チャネルクロックに対応した再生クロックを抽出するためのクロック生成回路であるタイミングリカバリロジック（ＴＲＬ：Timing Recovery Logic）１１と、Ｄ／Ａ変換器１２と、電圧制御発振器（ＶＣＯ：Voltage Controlled Oscillator）１３とを有している。
【００３８】
次に、以上のように構成される信号処理装置における信号処理方法について説明する。
本実施の形態３による信号処理装置は、記録媒体に記録されているディジタル情報をＰＲＭＬ方式にて再生する。
【００３９】
記録媒体１から読み出された信号は、その振幅が所望の大きさになるように可変利得器２、自動利得制御器５により自動的に調節され、Ａ／Ｄ変換器４にて７ビット以下の垂直分解能でディジタルデータ化される。
【００４０】
時間軸方向のデータ最適化を行なうクロック抽出系では、変換されたディジタルデータは波形等化器６にて所望のブースト値を参照して信号増幅される。またベースライン調整器７は、入力された信号に対してどのくらい中心がずれているのかを検知し、ずれている値だけＤＥＱ出力とＡ／Ｄ変換器出力とが補正される。この増幅及び補正されたデータがチャネルクロックに対応した再生クロックを抽出するためのクロック生成回路であるタイミングリカバリロジック１１に入力される。クロック抽出を行なうタイミングリカバリロジック１１はＰＬＬ回路を含んでおり、周波数誤差及び位相誤差を算出して周波数及び位相の調整を行ない、電圧制御発振器１３への制御信号を生成する。電圧制御発振器１３は、この制御信号に基づいて再生信号に同期した再生クロック（チャネルクロック）を出力する。また、もう一つのループであるデータ処理系統、即ち振幅方向のデータ最適化を行なうデータ処理系では、Ａ／Ｄ変換出力値に対し、適応型トランスバーサルフィルタ８とＬＭＳ１０とにより特定帯域の信号増幅を行ない、波形等化された信号はビタビ復号器９によって誤り訂正が行なわれる。
【００４１】
このように、本実施の形態３によれば、時間軸方向のデータ最適化はディジタルイコライザ出力データを用いて行い、振幅方向のデータ最適化はＡ／Ｄ変換出力データを用いてFIRフィルタとLMSにて特定帯域の信号増幅を行うこととしたので、時間軸方向と振幅方向の両方を最適化することができ、これにより、ジッタ成分の低減と、エラー率の低減とを同時に行なうことができる。
【００４２】
また、Ａ／Ｄ変換器４において低い垂直分解能でディジタルデータ化を行うこととしたので、高域雑音を除去するためのローパスフィルタ（LＰＦ）を設ける必要がなく、回路規模の縮小を図ることが可能となる。
【００４３】
（実施の形態４）
図４は、本発明の実施の形態４における信号処理装置を示すブロック図である。
【００４４】
図４に示すように、本実施の形態４における信号処理装置は、光ディスクメディアや、磁気ディスクメディア、半導体メモリ等の記録媒体１と、可変利得器（ＶＧＡ：Variable Gain Amplifier）２と、３次以下の次数で構成されたアナログフィルタであるローパスフィルタ（ＬＰＦ：Low Pass Filter）３と、Ａ／Ｄ変換器４と、自動利得制御器（ＡＧＣ：Auto Gain Control）５と、所望のブースト値を参照して信号増幅する波形等化器（ＤＥＱ：Digital Equalizer）６と、ベースライン調整器７と、適応型トランスバーサルフィルタ（ＦＩＲ：Finite Impulse Response）８と、最小自乗平均処理を行なうＬＭＳ（Least Mean Square）１０と、ビタビアルゴリズムを用いて誤り訂正を行なうビタビ復号器９と、チャネルクロックに対応した再生クロックを抽出するためのクロック生成回路であるタイミングリカバリロジック（ＴＲＬ：Timing Recovery Logic）１１と、Ｄ／Ａ変換器１２と、及び電圧制御発振器（ＶＣＯ：Voltage Controlled Oscillator）１３と、図示しないメモリ等に用意されるテーブルに格納されたタップ係数値を参照して波形等化器６のタップ係数を更新する調整器１７とを有している。
【００４５】
次に、以上のように構成される信号処理装置における信号処理方法について説明する。
本実施の形態４による信号処理装置は、記録媒体に記録されているディジタル情報をＰＲＭＬ方式にて再生する。
【００４６】
記録媒体１から読み出された信号は、その振幅が所望の大きさになるように可変利得器２、自動利得制御器５により自動的に調節され、アナログフィルタであるローパスフィルタ３にて高域雑音除去を行ない波形整形される。高域雑音除去され、波形整形された信号は、Ａ／Ｄ変換器４にて所望の垂直分解能（例えば、７ビット以下）にてディジタルデータ化される。
【００４７】
時間軸方向のデータ最適化を行なうクロック抽出系では、変換されたディジタルデータは波形等化器６にて所望のブースト値を参照して信号増幅される。またベースライン調整器７は、入力された信号に対してどのくらい中心がずれているのかを検知し、ずれている値だけＤＥＱ出力とＡ／Ｄ変換器出力とが補正される。この増幅及び補正されたデータがチャネルクロックに対応した再生クロックを抽出するためのクロック生成回路であるタイミングリカバリロジック１１に入力される。また調整器１７は、ベースライン調整器７にて補正されたＤＥＱ出力に基づいてジッタ値を算出し、そのジッタ値が最小になるように波形等化器６のタップ係数を自動的に更新する。波形等化器６のタップ係数値はメモリなどにテーブルが用意されているので、それを参照する。また波形等化器６の出力値は増幅および補正されたデータを元にチャネルクロックに対応した再生クロックを抽出するためのクロック生成回路であるタイミングリカバリロジック１１にも入っている。クロック抽出を行なうタイミングリカバリロジック１１はＰＬＬ回路を含んでおり、周波数誤差及び位相誤差を算出して周波数及び位相の調整を行ない、電圧制御発振器１３への制御信号を生成する。電圧制御発振器１３は、この制御信号に基づいて再生信号に同期した再生クロック（チャネルクロック）を出力する。また、もう一つのループであるデータ処理系統、即ち振幅方向のデータ最適化を行なうデータ処理系では、Ａ／Ｄ変換器出力値に対し、適応型トランスバーサルフィルタ８とＬＭＳ１０とにより特定帯域の信号増幅を行ない、波形等化された信号はビタビ復号器９によって誤り訂正が行なわれる。
【００４８】
このように、本実施の形態４では、時間軸方向のデータ最適化はディジタルイコライザ出力データを用いて行い、振幅方向のデータ最適化はA/D変換器出力データを用いてFIRフィルタとLMSにて特定帯域の信号増幅を行うこととしたので、時間軸方向と振幅方向の両方を最適化することができ、これにより、ジッタ成分の低減と、エラー率の低減とを同時に行なうことができる。
【００４９】
また、調整器１７により、ベースライン調整器７にて補正されたＤＥＱ出力に基づいてジッタ値を算出し、そのジッタ値が最小になるように波形等化器６のタップ係数を自動的に更新することとしたので、ジッタ成分を低減してチャネルクロックを正確に抽出することができる。
【産業上の利用可能性】
【００５０】
本発明に係る信号処理装置は、ジッタ成分の低減と、エラー率の低減とを同時に行なうことができるので、例えばＤＶＤの再生装置等として有用である。また磁気記録装置や半導体メモリ等の用途にも応用できる。
【図面の簡単な説明】
【００５１】
【図１】図１は本発明の実施の形態１における信号処理装置を示すブロック図である。
【図２】図２は本発明の実施の形態２における信号処理装置を示すブロック図である。
【図３】図３は本発明の実施の形態３における信号処理装置を示すブロック図である。
【図４】図４は本発明の実施の形態４における信号処理装置を示すブロック図である。
【図５】図５は従来の信号処理装置を示すブロック図である。
【符号の説明】
【００５２】
１，１０１  記録媒体
２，１０２  可変利得器
３，１０３  ローパスフィルタ
４，１０４  Ａ／Ｄ変換器
５，１０５  自動利得制御器
６，１０６  波形等化器
７，１０７  ベースライン調整器
８，１０８  適応型トランスバーサルフィルタ
９，１０９  ビタビ復号器
１０，１１０  ＬＭＳ
１１，１１１  タイミングリカバリロジック
１２，１１２  Ｄ／Ａ変換器
１３，１１３  電圧制御発振器
１４  第１の波形等化器
１５  第２の波形等化器
１６  最尤復号器
１７  調整器
【図１】
0004203071.tif 000002
【図２】
0004203071.tif 000003
【図３】
0004203071.tif 000004
【図４】
0004203071.tif 000005
【図５】
0004203071.tif 000006