(57)【特許請求の範囲】
【請求項１】
縦続接続された複数段の論理バッファ回路からなり、最終段の論理バッファ回路の出力を反転して初段の論理バッファ回路に戻す構成を有し、
前記複数段の論理バッファ回路の各々が、差動アンプ回路からなるゲイン段と、該ゲイン段と分離した１次ローパスフィルタからなるフィルタ段とから構成されており、
前記フィルタ段は、前記差動アンプ回路の差動出力端に各ベースが接続され、各コレクタが第１の電源に接続された第１，第２のトランジスタと、前記第１，第２のトランジスタの各エミッタと第２の電源との間に接続された第１，第２の電流源と、各エミッタが前記第１，第２のトランジスタの各エミッタに接続されたダイオード接続の第３，第４のトランジスタと、前記第３，第４のトランジスタの各コレクタ・ベース共通接続点と前記第１の電源との間に接続された第３，第４の電流源と、前記第３，第４の電流源の各々に並列に接続された第１，第２の積分容量とを有する
電圧制御発振回路。
【請求項２】
前記第１〜第４の電流源は、熱電圧に比例して電流値が変化する可変電流源である
請求項１記載の電圧制御発振回路。
【請求項３】
縦続接続された複数段の論理バッファ回路からなり、最終段の論理バッファ回路の出力を反転して初段の論理バッファ回路に戻す構成を有し、
前記複数段の論理バッファ回路の各々が、差動アンプ回路からなるゲイン段と、該ゲイン段と分離した１次ローパスフィルタからなるフィルタ段とから構成されており、
前記フィルタ段は、前記差動アンプ回路の差動出力端に各ベースが接続され、各コレクタが第１の電源に接続された第１，第２のトランジスタと、前記第１，第２のトランジスタの各エミッタと第２の電源との間に接続された第１，第２の電流源と、各エミッタが前記第１，第２のトランジスタの各エミッタに接続されたダイオード接続の第３，第４のトランジスタと、前記第３，第４のトランジスタの各コレクタ・ベースと前記第１の電源との間に接続された第３，第４の電流源と、前記第３，第４のトランジスタの各コレクタ・ベース共通接続点間に接続された積分容量とを有する
電圧制御発振回路。
【請求項４】
前記第１〜第４の電流源は、熱電圧に比例して電流値が変化する可変電流源である
請求項３記載の電圧制御発振回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電圧制御発振回路に関し、特にリングオシレータ型の電圧制御発振回路に関する。
【０００２】
【従来の技術】
従来の代表的な電圧制御発振回路としては、エミッタ結合マルチバイブレータ型とリングオシレータ型がある。
【０００３】
図５は、エミッタ結合マルチバイブレータ型電圧制御発振回路の従来例を示す回路図である。図５において、トランジスタＱ１０１，Ｑ１０２の各エミッタは、電流源Ｉ１０１，１０２を介してグランドに接続されている。これらトランジスタＱ１０１，Ｑ１０２の各エミッタ間には、積分容量Ｃ１０１が接続されている。トランジスタＱ１０１，Ｑ１０２の各コレクタと電源ＶＣＣとの間には、抵抗Ｒ１０１，Ｒ１０２が接続されている。
【０００４】
抵抗Ｒ１０１，Ｒ１０２には、ダイオード接続のトランジスタＱ１０３，Ｑ１０４が並列に接続されている。これらトランジスタＱ１０３，Ｑ１０４は、クランプダイオードとして機能する。トランジスタＱ１０１，Ｑ１０２の各コレクタには、エミッタフォロワのトランジスタＱ１０５，Ｑ１０６の各ベースが接続されている。これらトランジスタＱ１０５，Ｑ１０６の各コレクタは電源ＶＣＣに接続され、各エミッタは電流源Ｉ１０３，１０４を介してグランドに接続されている。
【０００５】
トランジスタＱ１０５，Ｑ１０６の各エミッタには、エミッタが共通に接続された差動対トランジスタＱ１０７，Ｑ１０８の各ベースが接続されている。これらトランジスタＱ１０７，Ｑ１０８のエミッタ共通接続点は、電流源Ｉ１０５を介してグランドに接続されている。差動対トランジスタＱ１０７，Ｑ１０８の各コレクタは、抵抗Ｒ１０３，Ｒ１０４を介して電源ＶＣＣに接続されている。
【０００６】
差動対トランジスタＱ１０７，Ｑ１０８の各コレクタには、エミッタフォロワのトランジスタＱ１０９，Ｑ１１０の各ベースが接続されている。これらトランジスタＱ１０９，Ｑ１１０の各コレクタは電源ＶＣＣに接続され、各エミッタは電流源Ｉ１０６，１０７を介してグランドに接続されている。トランジスタＱ１０９，Ｑ１１０の各エミッタには、トランジスタＱ１０１，Ｑ１０２の各ベースが接続されている。
【０００７】
上記構成のエミッタ結合マルチバイブレータ型電圧制御発振回路において、電流源Ｉ１０５の電流をＩ１０５、抵抗Ｒ１０３の抵抗値をＲ１０３とすると、積分容量Ｃ１０１の両端には、ｐｅａｋ−ｔｏ−ｐｅａｋ値がほぼ（Ｉ１０×Ｒ１０３×２）の三角波が生成される。この三角波の傾斜は、積分容量Ｃ１０１と電流源Ｉ１０１，Ｉ１０２の電流、即ち制御電流Ｉ１０１，Ｉ１０２（Ｉ１０１＝Ｉ１０２）によって決まるので、発振周波数は制御電流Ｉ１０１，Ｉ１０２にほぼ比例する。
【０００８】
図６は、リングオシレータ型電圧制御発振回路の従来例を示す回路図である。このリングオシレータ型電圧制御発振回路は、ｎ段（本例では、３段）の論理バッファ回路２０１〜２０３を縦続接続し、出力から入力へ負帰還になるように信号を戻す構成となっている。
【０００９】
論理バッファ回路２０１は、エミッタが共通に接続された差動対トランジスタＱ２０１，Ｑ２０２、そのエミッタ共通接続点とグランドとの間に接続された電流源Ｉ２０１、トランジスタＱ２０１，Ｑ２０２の各コレクタと電源ＶＣＣとの間に接続された抵抗Ｒ２０１，Ｒ２０２、トランジスタＱ２０１，Ｑ２０２の各コレクタに各ベースが接続され、各コレクタが電源ＶＣＣに接続されたエミッタフォロワのトランジスタＱ２０３，Ｑ２０４、これらトランジスタＱ２０３，Ｑ２０４の各エミッタとグランドとの間に接続された電流源Ｉ２０２，２０３およびトランジスタＱ２０３，Ｑ２０４の各エミッタ間に接続された積分容量Ｃ２０１から構成されている。
【００１０】
論理バッファ回路２０２も、論理バッファ回路２０１と同様の接続関係にある差動対トランジスタＱ２０５，Ｑ２０６、エミッタフォロワのトランジスタＱ２０７，Ｑ２０８、抵抗Ｒ２０３，Ｒ２０４、電流源Ｉ２０４〜Ｉ２０６および積分容量Ｃ２０２によって構成されている。同様に、論理バッファ回路２０３も、差動対トランジスタＱ２０９，Ｑ２１０、エミッタフォロワのトランジスタＱ２１１，Ｑ２１２、抵抗Ｒ２０５，Ｒ２０６、電流源Ｉ２０７〜Ｉ２０９および積分容量Ｃ２０３によって構成されている。
【００１１】
上記構成のリングオシレータ型電圧制御発振回路において、論理バッファ回路２０１〜２０３の伝搬遅延時間をｔｐｄとすると、発振周波数は、１／（３・ｔｐｄ）となる。そして、各論理バッファ回路２０１〜２０３において、各差動バッファの電流源Ｉ２０２，Ｉ２０３，Ｉ２０５，Ｉ２０６，Ｉ２０８，Ｉ２０９の各電流値を変えることによって伝搬遅延時間ｔｐｄを変化させている。
【００１２】
上述した各タイプの電圧制御発振回路は、完全な差動動作をなしている。したがって、それらに用いられる積分容量Ｃ１０１，Ｃ２０１〜Ｃ２０３に寄生容量が存在すると、回路動作の平衡が崩れる。そのため、図５の積分容量Ｃ１０１として、図７に示すように、２つのＭＩＳ容量（ＩＣ内の容量素子の代表構造であり、寄生容量Ｃｐｃを有する）を互いに逆極性で並列接続した構成のものを用いることにより、寄生容量Ｃｐｃも対称に入るようにして平衡動作を崩さないようにしている。図６の積分容量Ｃ２０１〜Ｃ２０３についても同様である。
【００１３】
【発明が解決しようとする課題】
ここで、エミッタ結合マルチバイブレータ型電圧制御発振回路における積分容量Ｃ１０１の両端Ａ，Ｂの波形を考える。その電圧をＶＡ，ＶＢとすると、その波形は図８に示すようになる。また、リングオシレータ型電圧制御発振回路における積分容量Ｃ２０１の両端Ａ，Ｂの電圧ＶＡ，ＶＢの波形は図９に示すようになる。これら各波形図から明らかなように、エミッタ結合マルチバイブレータ型の場合には積分容量Ｃ１０１の両端Ａ，Ｂに三角波が発生し、リングオシレータ型の場合には積分容量Ｃ２０１の両端Ａ，Ｂに台形波が発生する。
【００１４】
そして、これらの波形が反転する際に、積分容量Ｃ１０１，Ｃ２０１の両端の電圧は急峻に立ち上がる（図中、○印部分）。この急峻な立ち上がりは、寄生容量Ｃｐｃを通じてＩＣ基板（サブストレート）にかなり大きなスパイク電流を注入し、電位を揺することによって他の回路に悪影響を与える。また、これらの回路は、電源電圧が１．５Ｖ程度の低い電圧では動作できない。さらに、回路の発振周波数の絶対精度を求められるようなシステムでは、温度による発振周波数の変動も無視できない。
【００１５】
本発明は、上記課題に鑑みてなされたものであり、その目的とするところは、温度変化による発振周波数の変動を小さく抑えるとともに、低電圧でも動作可能な電圧制御発振回路を提供することにある。
【００１６】
【課題を解決するための手段】
本発明による電圧制御発振回路は、縦続接続された複数段の論理バッファ回路からなり、最終段の論理バッファ回路の出力を反転して初段の論理バッファ回路に戻す構成の電圧制御発振回路であって、複数段の論理バッファ回路の各々が、差動アンプ回路からなるゲイン段と、該ゲイン段と分離した１次ローパスフィルタからなるフィルタ段とから構成されている。
そして、前記フィルタ段は、前記差動アンプ回路の差動出力端に各ベースが接続され、各コレクタが第１の電源に接続された第１，第２のトランジスタと、前記第１，第２のトランジスタの各エミッタと第２の電源との間に接続された第１，第２の電流源と、各エミッタが前記第１，第２のトランジスタの各エミッタに接続されたダイオード接続の第３，第４のトランジスタと、前記第３，第４のトランジスタの各コレクタ・ベース共通接続点と前記第１の電源との間に接続された第３，第４の電流源と、前記第３，第４の電流源の各々に並列に接続された第１，第２の積分容量とを有している。
または、前記フィルタ段は、前記差動アンプ回路の差動出力端に各ベースが接続され、各コレクタが第１の電源に接続された第１，第２のトランジスタと、前記第１，第２のトランジスタの各エミッタと第２の電源との間に接続された第１，第２の電流源と、各エミッタが前記第１，第２のトランジスタの各エミッタに接続されたダイオード接続の第３，第４のトランジスタと、前記第３，第４のトランジスタの各コレクタ・ベースと前記第１の電源との間に接続された第３，第４の電流源と、前記第３，第４のトランジスタの各コレクタ・ベース共通接続点間に接続された積分容量とを有している。
【００１７】
上記構成の電圧制御発振回路において、複数段の論理バッファ回路の各々が、１次ローパスフィルタからなるフィルタ段を有することにより、１次ローパスフィルタが高域成分をカットする作用をなすことから、積分容量の端部の電圧波形には、高域成分である急峻な立ち上がりが発生しない。これにより、積分容量の寄生容量を通じてＩＣ基板にスパイク電流を注入することがなくなる。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。図１は、本発明の一実施形態に係るリングオシレータ型電圧制御発振回路の構成を示す回路図である。
【００１９】
本実施形態に係るリングオシレータ型電圧制御発振回路は、縦続接続された例えば４段の論理バッファ回路１〜４からなり、４段目の論理バッファ回路４の出力を反転して１段目の論理バッファ回路１に戻す構成となっている。図２に、１段目の論理バッファ回路１の具体的な回路構成の第１例を示す。なお、２段目〜３段目の論理バッファ回路２〜４についても、１段目の論理バッファ回路１と全く同じ回路構成となっている。
【００２０】
図２において、論理バッファ回路１は、小信号時に特性的には１次のローパスフィルタであり、ゲイン段１１とフィルタ段１２に分かれている。ゲイン段１１は、エミッタが共通に接続された差動対トランジスタＱ１１，Ｑ１２と、これらトランジスタＱ１１，Ｑ１２の各コレクタと電源ＶＣＣとの間に接続された負荷抵抗Ｒ１１，Ｒ１２と、差動対トランジスタＱ１１，Ｑ１２のエミッタ共通接続点とグランドとの間に接続された電流源Ｉ１１とからな差動アンプ回路構成となっている。
【００２１】
フィルタ段１２は、各ベースが差動対トランジスタＱ１１，Ｑ１２の各コレクタに接続され、各コレクタが電源ＶＣＣ（第１の電源）に接続されたエミッタフォロワのトランジスタＱ１３，Ｑ１４と、これらトランジスタＱ１３，Ｑ１４の各エミッタとグランド（第２の電源）との間に接続された電流源Ｉ１２，Ｉ１３と、各エミッタがトランジスタＱ１３，Ｑ１４の各エミッタに接続されたダイオード接続（コレクタとベースとを接続）のトランジスタＱ１５，Ｑ１６と、これらトランジスタＱ１５，Ｑ１６の各コレクタと電源ＶＣＣとの間に接続された電流源Ｉ１４，Ｉ１５と、これら電流源Ｉ１４，Ｉ１５に並列接続された積分容量Ｃ１１，Ｃ１２とから構成されている。
【００２２】
上記構成の論理バッファ回路１において、ゲイン段１１のゲインは、負荷抵抗Ｒ１１，Ｒ１２の各抵抗値（Ｒ１１，Ｒ１２と記す）と電流源Ｉ１１の電流値（Ｉ１１と記す）から、Ｒ１１＝Ｒ１２＝Ｒとすると、
Ｇａｉｎ＝Ｒ＊Ｉ１１／（２＊ＶＴ）
となる。ここに、ＶＴ＝ｋＴ／ｑであり、ｋはボルツマン定数、Ｔは絶対温度、ｑは電子の電荷である。
【００２３】
一方、フィルタ段１２の入力端は、トランジスタＱ１３，Ｑ１４のベースである。そして、小信号時には、トランジスタＱ１３，Ｑ１５の交流動作抵抗ｒｅと積分容量Ｃ１１の容量値およびトランジスタＱ１４，Ｑ１６の交流動作抵抗ｒｅと積分容量Ｃ１２の容量値からなる２組の１次ローパスフィルタとなる。１次ローパスフィルタは高域成分をカットする作用をなすことから、Ａ点，Ｂ点の電圧波形には、高域成分である急峻な立上がりが発生しない。
【００２４】
これらの回路の遮断周波数は、片側を接地した積分容量Ｃ１１，Ｃ１２の各容量値（Ｃ１１，Ｃ１２と記す）と、トランジスタＱ１３〜Ｑ１６の抵抗分ｒｅから求めることができる。Ｃ１１＝Ｃ１２＝Ｃ、Ｉ１２＝Ｉ１３＝２＊Ｉ、Ｉ１４＝Ｉ１５＝Ｉとおくと、トランジスタＱ１３，Ｑ１４に流れる電流はＩとなり、トランジスタＱ１３〜Ｑ１６の抵抗分ｒｅは、
ｒｅ＝ＶＴ／Ｉ
となる。
【００２５】
よって、遮断周波数ｆｃは、トランジスタＱ１３，Ｑ１５の交流動作抵抗が２×ｒｅであることから、
ｆｃ＝１／２＊π＊２＊（ＶＴ／Ｉ）
となる。つまり、フィルタ段１２は電流源Ｉ１２，Ｉ１３の電流値と電流源Ｉ１４，Ｉ１５の電流値の比のまま増減することで、遮断周波数ｆｃが可変なアクティブフィルタとなっている。
【００２６】
しかし、抵抗分ｒｅはＶＴに比例した温度特性を持っているので、遮断周波数ｆｃを温度によらず一定とするために、電流源Ｉ１２〜Ｉ１５を熱電圧ＶＴに比例して電流値が変化する可変電流源としている。この可変電流源の回路構成の一例を図３に示す。この回路構成によれば、電流値ＩVT が熱電圧ＶＴに比例して変化するため、この可変電流源を電流源Ｉ１２〜Ｉ１５として用いることで、遮断周波数ｆｃを温度によらず一定にすることができる。
【００２７】
ここで、フィルタ段１２にパルスを入力して入力電圧が急峻に大きく変動したときを考える。入力電圧が急峻に大きく変動したとき、トランジスタＱ１３とトランジスタＱ１５のエミッタ共通接続点Ｐの電位も入力と同様に変動し、電位が上がるときには、トランジスタＱ１５がカットオフして積分容量Ｃ１２にはチャージ電流Ｉ１４が流れ、電位が下がるときには、トランジスタＱ１３がカットオフして積分容量Ｃ１１にディスチャージ電流Ｉ１２−Ｉ１４が流れる。
【００２８】
電流値Ｉ１２とＩ１４は２：１の比なので、積分容量Ｃ１１に流れる電流はチャージ、ディスチャージ共に同じとなる。このように、積分容量Ｃ１１に流れる電流は電流源の電流値によって決まるので、スパイク電流等は流れず、よってジッタを低減できる。また、トランジスタＱ１５，Ｑ１６のベースに現れる出力電圧は、立ち上がり時間と立ち下がり時間が同じ長さとなり、良好なディレイ特性が得られる。
【００２９】
このローパスフィルタ回路、即ち論理バッファ回路１が動作するために必要な電源電圧は、ＶＢＥ＋ＮＰＮ電流源＋ＰＮＰ電流源に必要な電圧となり、１．５Ｖ付近から動作可能である。
【００３０】
次に、発振条件を考える。図１に示したリングオシレータ型電圧制御発振回路において、その中のローパスフィルタ回路（論理バッファ回路）１段あたりの入出力間位相差が４５°になるときの周波数をｆｏとおく。
【００３１】
１次ローパスフィルタの入出力間位相差が４５°になる点は、先述した遮断周波数ｆｃである。このときの４段の位相差の合計は１８０°となる。これを反転して１段目に帰還しているので、正帰還ループとなり、周波数ｆｏで発振する。また、振幅は１段目への帰還量が１となるような値をとる。つまり、この発振回路は、遮断周波数ｆｃを変えることで発振周波数が制御できる。その直線性は、上述したフィルタの遮断周波数ｆｃの制御特性と一致する。
【００３２】
上述したように、論理バッファ回路１〜４の各々が、１次ローパスフィルタからなるフィルタ段１２を有することにより、１次ローパスフィルタが高域成分をカットする作用をなすことから、積分容量Ｃ１１，Ｃ１２の端部Ａ，Ｂの電圧波形には、高域成分である急峻な立ち上がりが発生しないため、積分容量Ｃ１１，Ｃ１２の寄生容量を通じてＩＣ基板にスパイク電流を注入することがなくなる。したがって、積分容量Ｃ１１，Ｃ１２の寄生容量を介して他の回路に与える影響を少なくでき、他の回路からの干渉によるジッタ特性の悪化を小さくすることが可能となる。
【００３３】
また、論理バッファ回路１〜４が動作するために必要な電源電圧が、ＶＢＥ＋ＮＰＮ電流源＋ＰＮＰ電流源に必要な電圧となり、１．５Ｖ付近から動作可能であることから、低電源電圧においても動作可能となり、さらに、論理バッファ回路１〜４をトランジスタの交流動作抵抗を可変するアクティブフィルタとしたことで、温度変化による発振周波数の変動を小さくすることが可能となる。
【００３４】
図４に、論理バッファ回路１の具体的な回路構成の第２例を示す。図４において、ゲイン段２１は、第１例のゲイン段１１と同様に、エミッタが共通に接続された差動対トランジスタＱ２１，Ｑ２２と、これらトランジスタＱ２１，Ｑ２２の各コレクタと電源ＶＣＣとの間に接続された負荷抵抗Ｒ２１，Ｒ２２と、差動対トランジスタＱ２１，Ｑ２２のエミッタ共通接続点とグランドとの間に接続された電流源Ｉ２１とからな差動アンプ回路構成となっている。
【００３５】
フィルタ段２２は、各ベースが差動対トランジスタＱ２１，Ｑ２２の各コレクタに接続され、各コレクタが電源ＶＣＣに接続されたエミッタフォロワのトランジスタＱ２３，Ｑ２４と、これらトランジスタＱ２３，Ｑ２４の各エミッタとグランドとの間に接続された電流源Ｉ２２，Ｉ２３と、各エミッタがトランジスタＱ２３，Ｑ２４の各エミッタに接続されたダイオード接続のトランジスタＱ２５，Ｑ２６と、これらトランジスタＱ２５，Ｑ２６の各コレクタと電源ＶＣＣとの間に接続された電流源Ｉ２４，Ｉ２５と、トランジスタＱ２５，Ｑ２６の各コレクタ間に接続された積分容量Ｃ２１とから構成されている。
【００３６】
すなわち、第２例に係る論理バッファ回路１では、フィルタ段２２において、積分容量Ｃ２１を接地せずに、差動接続した構成を採っている。この構成の場合にも、積分容量Ｃ２１の両端電圧が急峻に変化することがないため、第１例に係る論理バッファ回路１の場合と同様な作用効果を得ることができる。
【００３７】
なお、上記実施形態では、論理バッファ回路を４段縦続接続した場合を例にとって説明したが、４段に限定されるものではない。すなわち、本発明によるリングオシレータ型電圧制御発振回路では、論理バッファ回路の各段の位相差の合計が１８０°となれば良いので、１次ローパスフィルタの最大位相差が９０°であることから、論理バッファ回路の段数は２以上であれば何段でも良い。
【００３８】
【発明の効果】
以上説明したように、本発明によれば、縦続接続された複数段の論理バッファ回路からなり、最終段の論理バッファ回路の出力を反転して初段の論理バッファ回路に戻す構成のリングオシレータ型電圧制御発振回路において、論理バッファ回路の各々がゲイン段と分離した１次ローパスフィルタからなるフィルタ段を有することにより、積分容量の端部の電圧波形には、高域成分である急峻な立ち上がりが発生しないため、積分容量の寄生容量を介して他の回路に与える影響を少なくでき、他の回路からの干渉によるジッタ特性の悪化を小さくすることが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係るリングオシレータ型電圧制御発振回路の構成を示す回路図である。
【図２】論理バッファ回路の具体的な回路構成の第１例を示す回路図である。
【図３】可変電流源の構成の一例を示す回路図である。
【図４】論理バッファ回路の具体的な回路構成の第２例を示す回路図である。
【図５】エミッタ結合マルチバイブレータ型電圧制御発振回路の従来例を示す回路図である。
【図６】リングオシレータ型電圧制御発振回路の従来例を示す回路図である。
【図７】積分容量および寄生容量を示す等価回路図である。
【図８】エミッタ結合マルチバイブレータ型電圧制御発振回路の動作波形図である。
【図９】リングオシレータ型電圧制御発振回路の動作波形図である。
【符号の説明】
１〜４…論理バッファ回路、１１，２１…ゲイン段、１２，２２…フィルタ段
【図１】
0004172121.tif 000002
【図２】
0004172121.tif 000003
【図３】
0004172121.tif 000004
【図４】
0004172121.tif 000005
【図５】
0004172121.tif 000006
【図６】
0004172121.tif 000007
【図７】
0004172121.tif 000008
【図８】
0004172121.tif 000009
【図９】
0004172121.tif 000010