(57)【特許請求の範囲】
【請求項１】
複数の半導体スイッチ素子が並列に接続されて構成される半導体スイッチ装置において、
前記複数の半導体スイッチ素子のそれぞれのゲート電極と導体を介して接続されたゲート配線パターンが設けられた制御配線基板、
前記複数の半導体スイッチ素子を駆動するためのゲート駆動信号を発生する回路が搭載された制御回路基板、
前記制御配線基板の前記ゲート配線パターンと前記制御回路基板上の前記回路の配線パターンとを接続する中継ピン、および
前記中継ピンに装着された高周波損失素子を備えたことを特徴とする半導体スイッチ装置。
【請求項２】
複数の半導体スイッチ素子が並列に接続されて構成される半導体スイッチ装置において、
前記複数の半導体スイッチ素子のそれぞれのエミッタ電極と導体を介して接続された制御エミッタ配線パターンが設けられた制御配線基板、
前記複数の半導体スイッチ素子を駆動するためのゲート駆動信号を発生する回路が搭載された制御回路基板、
前記制御配線基板の前記制御エミッタ配線パターンと前記制御回路基板上の前記回路の配線パターンとを接続する中継ピン、および
前記中継ピンに装着された高周波損失素子を備えたことを特徴とする半導体スイッチ装置。
【請求項３】
高周波損失素子としてフェライトを使用したことを特徴とする請求項１または２記載の半導体スイッチ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、インバータやコンバータ等の電力変換機器に利用される半導体スイッチ装置に関する。より具体的にはＩＧＢＴモジュールやＭＯＳＦＥＴモジュール、さらにはＩＧＢＴモジュール内部に半導体スイッチ素子の駆動制御回路を内蔵したインテリジェントパワーモジュール（ＩＰＭ）のモジュール内部での半導体スイッチ素子の高周波振動に起因する誤動作防止に関するものである。
【０００２】
【従来の技術】
半導体スイッチ装置にはスイッチ素子としてＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）素子を複数個搭載したＭＯＳＦＥＴモジュール、ＩＧＢＴ（Insulated Gate Bipolar Transistor）素子を複数個搭載したＩＧＢＴモジュールなどがある。ここでは、半導体スイッチ素子であるＩＧＢＴ素子と還流用ダイオード素子が複数個並列に接続されたＩＧＢＴモジュールを例として従来技術により構成される半導体スイッチ装置を説明する。ＩＧＢＴモジュールはインバータやコンバータ等の電力変換装置に使用される。従来のＩＧＢＴモジュールとして、たとえば著者：S. Bernet, R. Teichmann, A. Zuckerberger, P. Steimer, タイトル：“Comparison of High Power IGBTs and Hard Driven GTOs for High Power Inverters”, 会議名：Applied Power Electronics Conference、講演番号：１６．１, 開催場所：Anaheim, 米国に記載されたものがある。また、圧接型半導体スイッチ装置の構造の従来例としては著者：Y. Takahashi, K. Yoshikawa, M. Soutome, T. Fujii, H. Kirihata, Y. Seki, “2.5kV-1000A Power Pack IGBT (Power Flat-Packaged NPT Type RC-IGBT)”, IEEE Transactions on Electron Devices, Vol. 46, No. 1, January 1999に記載されている。
【０００３】
ここでは、半導体スイッチ装置の従来技術としてモジュールタイプの半導体スイッチ装置のひとつであるＩＧＢＴモジュールを図８、図９を用いて説明する。図８にはＩＧＢＴモジュールの半導体素子部を中心とした平面図を示した。図９にはＩＧＢＴモジュールの断面図を示した。本モジュールでは半導体スイッチ素子としてＩＧＢＴ素子と還流用ダイオード素子がそれぞれ４個並列に接続されてひとつのモジュールを構成している。ＩＧＢＴ素子とダイオード素子が逆並列、すなわち、ＩＧＢＴ素子のエミッタとダイオード素子のアノードが接続され、また、ＩＧＢＴ素子のコレクタとダイオード素子のカソードが接続されている。
【０００４】
図８および図９において、１は銅からなり、ＩＧＢＴ素子を冷却するための放熱板、２は絶縁基板である窒化アルミニウム基板であり、両面に電極パターンが張り付けられている。２１はＩＧＢＴあるいはダイオード素子がその上にはんだ付けされる窒化アルミニウム基板上の電極パターンである。窒化アルミニウム基板２は銅放熱板１上にはんだづけにより接合されている。窒化アルミニウム基板上の電極パターン２１上にはＩＧＢＴ素子３ａとダイオード素子４ａが隣り合わせにはんだ付けされている。
【０００５】
並列に接続されている４個のＩＧＢＴ素子３ａ、３ｂ、３ｃ、３ｄとダイオード素子４ａ、４ｂ、４ｃ、４ｄは同様の配線がなされているので、本説明ではＩＧＢＴ素子３ａおよびダイオード素子４ａに関して詳細に説明する。
【０００６】
ＩＧＢＴ素子３ａの表面にパターニングされているエミッタ電極３ａ１とダイオード素子４ａの表面にパターニングされているアノード電極４ａ１はアルミワイヤ５１で接続され、さらにアルミワイヤ５１は主回路エミッタ中継基板７に接続されている。窒化アルミニウム基板上電極パターン２１にはモジュールコレクタ電極９がはんだづけにより接続され、エミッタ中継基板７にはモジュールエミッタ電極１０がはんだ付けにより接続されている。モジュールコレクタ電極９とモジュールエミッタ電極１０は、４００Ａ程度の大電流が通電され、インバータ等の回路を構成する際に他の半導体モジュール等（図示せず）とモジュール匡体２５の外部において配線、接続される。
【０００７】
また、ＩＧＢＴ素子のゲートに電圧を印加するために、アルミニウムワイヤ５２がＩＧＢＴ素子３ａのゲートパッド３ａ２と、放熱板１上にはんだ付けされた制御配線基板１１ａ上のゲート配線パターン１１ａ１に接続されている。また、アルミニウムワイヤ５３がＩＧＢＴのエミッタ電極３ａ１と制御配線基板１１ａ上の制御エミッタ配線パターン１１ａ２に接続されている。
【０００８】
制御配線基板１１ａ上のゲート配線パターン１１ａ１はワイヤボンド５４により、放熱板１上にはんだ付けされた制御配線中継基板１２上のゲート配線パターン１２１に接続されている。制御配線基板１１ａ上ゲート配線パターンにはゲートバランス抵抗１３が配置されている。また、制御配線基板１１ａ上の制御エミッタ配線パターン１１ａ２はワイヤボンド５５により制御配線中継基板１２上制御エミッタ配線パターン１２２に接続されている。
【０００９】
前記のＩＧＢＴ素子３ａとダイオード素子４ａに関する配線は、他の３個のＩＧＢＴとダイオードに関しても同様にそれぞれ対応する制御配線基板１１ａと１１ｂに関してなされている。
【００１０】
図９において１８はモジュールゲート端子であり（図８には記載せず）モジュール内部において、図８に示した制御配線基板中継基板１２上のゲート配線パターン１２１の接続点１２３に接続されている。また、図９において１９はモジュール制御エミッタ端子であり（図８には記載せず）モジュール内部において、図８に示した制御配線基板中継基板１２上の制御エミッタ配線パターン１２２の接続点１２４に接続されている。
【００１１】
図１０には図８、図９に構造を示したＩＧＢＴモジュールの等価回路を示した。図中、Ｃはコレクタ、Ｅは主回路エミッタ、６４はゲートドライブ回路である。Ｌｇ１はゲートワイヤおよび制御基板上ゲート配線に付随する浮遊インダクタンス、Ｌｇｅ１は制御基板上制御エミッタ配線に付随する浮遊インダクタンス、Ｌｇ２は制御基板中継基板上ゲート配線に付随する浮遊インダクタンス、Ｌｇｅ２は制御基板中継基板上制御エミッタ配線に付随する浮遊インダクタンス、Ｌｅは主回路エミッタ配線に付随する浮遊インダクタンス、Ｌｃはコレクタ配線に付随する浮遊インダクタンスである。Ｒｇｂはゲートバランス抵抗である。これらの浮遊インダクタンスは他のＩＧＢＴ素子３ｂ、３ｃ、３ｄに関する配線経路にも同様に存在する。
【００１２】
ＩＧＢＴモジュール内部においては以上のようにゲート配線と制御エミッタ配線がなされており、ゲート信号は制御基板中継基板上、すなわち図１０の等価回路上では分岐点８１ａで、ＩＧＢＴ素子３ａ、３ｂの組と３ｃ、３ｄの組に分岐される。、さらに制御配線基板１１ａと１１ｂ上において分岐点８１ｂ、８１ｃにおいて分岐されゲートバランス抵抗１３を通して各ＩＧＢＴ素子のゲートパッドへと伝達される。また、制御エミッタ配線に関しても同様に分岐して各ＩＧＢＴ素子のエミッタ電極へ接続される。
【００１３】
【発明が解決しようとする課題】
ＩＧＢＴモジュールが適用されるインバータでは制御系統の指令にしたがってＩＧＢＴモジュールがオンオフを所定のタイミングで繰り返すことによって、直流電力が交流電力に変換される。したがって、ＩＧＢＴモジュールが誤動作しないことが極めて重要である。
【００１４】
半導体モジュールがオン、オフする際には、モジュールコレクタ電流とコレクタエミッタ間電圧にマイクロ秒以下の極めて高速の変化が生ずるために、スイッチング時に電流振動することがある。このような電流振動により、ゲート電位が変動すると、ＩＧＢＴがオフであるべきときにオン状態となったり、オンであるべきときにオフ状態となったりするという誤動作が生ずる。
【００１５】
たとえば、半導体モジュールがターンオフする際に生ずる電流振動の問題が前記文献”
2.5kV-1000A Power Pack IGBT (Power Flat-Packaged NPT Type RC-IGBT), IEEE Transactions on Electron Devices, Vol. 46, NO. 1, January 1999に記載されている。ＩＧＢＴモジュールあるいは圧接型ＩＧＢＴ半導体スイッチ装置ではスイッチ装置内部において、ＩＧＢＴ素子が複数個並列に接続されている。この複数個の素子が不均一にスイッチング動作をするとＩＧＢＴ素子の静電容量と、並列に接続されたＩＧＢＴ素子間の配線経路が有する浮遊インダクタンスで構成される共振回路によりＩＧＢＴチップ間で電流が振動する。図１１はこのような振動が発生している場合のＩＧＢＴモジュール内の特定のＩＧＢＴ素子のコレクタ電流波形を示した図である。振動電流の周波数はＩＧＢＴモジュールの構造やＩＧＢＴ素子の内部構造に依存するが、数ＭＨｚ以上の高周波である。ターンオフ後２から３μｓｅｃ後に電流が振動していることがわかる。従来、ＩＧＢＴのようなスイッチ素子において、ターンオフ時に問題となる電流振動は、電流が立ち下がる瞬間に発生していたものであり、図１１に示したように電流が立ち下がった後２から３μｓｅｃ後の振動は近年報告されるようになってきた新たな現象であり、その発生メカニズムや振動電流の経路に関しては明確とはなっていない。
【００１６】
不均一なスイッチング動作は各ＩＧＢＴ素子間でのワイヤボンド配線インダクタンスの不均一や、動作中の各ＩＧＢＴ素子間の温度差などによって生ずる。このような並列チップ間に流れる振動電流はＩＧＢＴ素子のゲート電位を変動させ誤動作させる可能性があり、抑制することが望まれていた。
【００１７】
前記文献（著者：Y. Takahashiらの文献）によれば、このような振動電流はその発生メカニズムは明らかではないが、図１２の破線に示したように並列に接続されたＩＧＢＴ素子間のコレクタ−エミッタ間で振動していると考えられている。図１２において、６０はコレクタ、６１は主回路エミッタ、２３ａ、２３ｂ、２３ｃ、２３ｄは各ＩＧＢＴ素子のエミッタコレクタ間容量を示す。従来技術、たとえば前記文献（著者：Y. Takahashiら）においては、その振動電流を抑制するために各ＩＧＢＴ素子の主回路エミッタ側配線にインダクタンスを増加させるために磁性材料であるパーマロイリング２４を挿入することにより振動を抑制する手法が開示されている。
【００１８】
しかしながら、パーマロイリングをエミッタ電極に挿入するという従来技術による振動抑制方法には次の問題があった。まず第一に、前記文献で開示されている従来技術が適用されているスイッチ装置は、圧接型のＩＧＢＴ素子スイッチ装置に関するものであるために、スイッチ装置内各ＩＧＢＴ素子のエミッタ−コレクタ電極は銅板で構成されている。したがって、その銅板の周りに高周波損失素子を挿入するのは構造上比較的簡単である。一方、図８、図９に示したようなモジュールタイプの半導体装置ではＩＧＢＴ素子のコレクタ側はセラミック基板上銅パターンにはんだづけされる。また、エミッタはワイヤボンドにより配線される。したがって、パーマロイリングの主回路エミッタ配線経路への挿入が極めて困難であるという問題があった。
【００１９】
さらに、各ＩＧＢＴ素子の主回路エミッタ配線のワイヤボンドの幅は１０ｍｍ以上あり、またコレクタの大きさも１０ｘ１０ｍｍ2以上あるため、何れかの位置にパーマロイリングを設置すると大きな設置領域を占有し、ＩＧＢＴ素子を収容しているパッケージが大きくなってしまうという問題があった。
【００２０】
さらに、パーマロイは高周波において磁性体としての性能が劣るという問題がある。パーマロイは周波数が１００ｋＨｚ以上ぐらいから透磁率が低下し、高周波での振動を減衰させることはできない。実際、２．５ｋＶから５ｋＶの高耐圧ＩＧＢＴ素子ではオフ時の素子１個あたりのエミッタ−コレクタ間容量は１００ｐＦ前後である。素子間の浮遊インダクタンスは配線構造に依存するが１００ｎＨ以下である。これらの値から計算される共振周波数は約５０ＭＨｚとなる。すなわち、高耐圧であればあるほど素子の静電容量が小さくなり、振動周波数が高くなると考えられる。このような高周波では従来技術で使用されていたパーマロイは透磁率が低下し磁性体としての効果が低くなり、振動の抑制効果が低い。
【００２１】
また、ＩＧＢＴ素子スイッチング時の振動を抑制する一般的な方法として、特開平４−６５８６６に開示されているようにゲートバランス抵抗を並列接続された各ＩＧＢＴのゲート配線に挿入する方法が従来技術としてある。しかしながら、ゲートバランス抵抗の増加はＩＧＢＴモジュールのスイッチング速度の低下を招き、結果としてスイッチング損失の増大という電気特性の悪化を招くという問題があった。
【００２２】
本発明の目的とするところは、半導体スイッチ装置でのターンオフ時の電流振動を抑制することにある。特に、高周波損失素子をコレクタ配線および主回路エミッタ配線に装着することなく、高周波振動を抑制することを目的とする。また、おおよそ５ＭＨｚ以上の高周波でも振動電流の抑制が可能で、かつ、スイッチング速度を低下させることのない半導体スイッチ装置を得ることである。さらに、半導体スイッチ装置の大きさを増大させることなく振動を抑制することを目的とする。
【００２３】
本発明の半導体スイッチ装置は、複数の半導体スイッチ素子が並列に接続されて構成される半導体スイッチ装置において、
前記複数の半導体スイッチ素子のそれぞれのゲート電極と導体を介して接続されたゲート配線パターンが設けられた制御配線基板、
前記複数の半導体スイッチ素子を駆動するためのゲート駆動信号を発生する回路が搭載された制御回路基板、
前記制御配線基板の前記ゲート配線パターンと前記制御回路基板上の前記回路の配線パターンとを接続する中継ピン、および
前記中継ピンに装着された高周波損失素子を備えたものである。
【００２４】
また、複数の半導体スイッチ素子が並列に接続されて構成される半導体スイッチ装置において、
前記複数の半導体スイッチ素子のそれぞれのエミッタ電極と導体を介して接続された制御エミッタ配線パターンが設けられた制御配線基板、
前記複数の半導体スイッチ素子を駆動するためのゲート駆動信号を発生する回路が搭載された制御回路基板、
前記制御配線基板の前記制御エミッタ配線パターンと前記制御回路基板上の前記回路の配線パターンとを接続する中継ピン、および
前記中継ピンに装着された高周波損失素子を備えたものである。
【００２５】
また、高周波損失素子を制御配線基板上に配置したものである。
【００２６】
また、高周波損失素子を中継端子ピンに挿入したものである。
【００２７】
また、ＩＧＢＴなどの半導体スイッチ素子と半導体スイッチ素子を制御・駆動する制御回路を保有し、制御回路内にて半導体スイッチ素子へのゲート信号が分岐される半導体スイッチ装置において、制御回路基板上に高周波損失素子を配置したものである。
【００２８】
また、高周波損失素子としてフェライトを用いる。
【００２９】
【発明の実施の形態】
実施の形態１
図１には本発明の第１の実施の形態のＩＧＢＴモジュールの平面図を示した。図中、図８の符号と同一の符号は同一のものを示す。本発明では制御配線基板１１ａおよび１１ｂのゲート配線パターン１１ａ１および１１ｂ１に高周波損失素子のひとつであるフェライトコア１４を各ＩＧＢＴ素子ごとに挿入した。
【００３０】
図１２に示したように、従来技術に開示された並列ＩＧＢＴ素子間の振動電流はＩＧＢＴのエミッタとコレクタ間の容量と、配線の浮遊インダクタンスで振動電流が発生し、主回路エミッタ、コレクタを振動電流が流れていると考えられていた。発明者らによる詳細な振動電流経路の調査の結果、このような振動電流はエミッタ・コレクタ間を流れているとは限らないことを見出した。
【００３１】
発明者らが見いだした振動電流が流れる経路を簡単に説明するために、図２に示した２つのＩＧＢＴ素子が並列に接続されている場合の等価回路を用いて説明する。図２において、６０はコレクタ、６１は主回路エミッタ、６２は制御エミッタ、６３はゲート、３５ａはＩＧＢＴ素子のターンオフ時の等価回路である。図２の等価回路においてＣｅｃはＩＧＢＴのエミッタ−コレクタ間静電容量、Ｃｇｃはのゲート−コレクタ間容量、Ｃｇｅはゲートエ−ミッタ間容量である。２６は主回路エミッタ配線、２７はコレクタ配線、２８はゲート配線であり、ゲート配線にはゲートバランス抵抗１３とフェライトコア１４が挿入されている。２９は制御エミッタ配線である。図２からわかるように２つのＩＧＢＴ素子間ではＩＧＢＴ素子の主回路エミッタ配線２６とコレクタ配線２７で並列に接続されているだけではなく、ゲート配線２８と、制御エミッタ配線２９がそれぞれの配線インダクタンスＬｇ、Ｌｇｅを介して接続されている。したがって、ＩＧＢＴ素子間の共振電流の経路としては、ゲート配線２８や制御エミッタ配線２９もあり得る。
【００３２】
図３は本発明において適用される高周波損失素子であるフェライトコアのインピーダンスの周波数特性の一例を示している。挿入したフェライトコアのインピーダンス成分中の抵抗特性は図３に示したように、高周波で抵抗値が大きくなる周波数特性をもつ。図４は図１に示したように制御基板上のゲート配線にフェライトコアを装着した場合の、ターンオフ時の電流波形である。ゲート配線２８にフェライトコアを挿入したことにより図１１に見られるような振動電流がなくなっていることがわかる。すなわち、ゲート配線にフェライトコアを装着することによってコレクタの振動電流がなくなっていることから、振動電流は主回路エミッタではなく、ゲート配線とコレクタ配線を主に流れていたことを示している。
【００３３】
その理由は、図１に示したようなモジュールタイプの半導体スイッチ素子ではエミッタ配線がワイヤボンドでなされるために主回路エミッタのインダクタンスよりも制御配線やゲート配線のインダクタンスの方が小さくなるためにインダクタンスの低い制御エミッタやゲート配線を流れやすくなるものと考えられる。
【００３４】
フェライトコアの大きさは、たとえば表面実装タイプのフェライトコア素子を用いれば大きさがたとえば２ｘ１ｘ１ｍｍ3程度の非常に小さな体積しか占有しない。
【００３５】
また、図３に示したようにフェライトコアの１ＭＨ以下でのインピーダンスは低いので、ＩＧＢＴモジュールのターンオン時間やターンオフ時間などのスイッチング特性には影響を与えない。
【００３６】
また、使用するＩＧＢＴ素子の耐圧や種類によって振動周波数は異なると考えられるが、その場合には周波数特性が最適となるようなフェライトを選定すればよい。フェライトはＮｉＯとＦｅ2Ｏ3からなるニッケルフェライト、ＺｎＯとＦｅ2Ｏ3からなるＺｎフェライトなどがあり、その材料組成により各種の周波数特性をもったものがある。
【００３７】
本実施の形態では、複数の半導体スイッチ素子が並列に接続されて構成される半導体スイッチ装置において、制御配線基板上のゲート配線経路にフェライトコアを挿入したことによって、高周波振動電流を抑制できる効果がある。また、ゲート配線に挿入することにより、新たに付加する部品の大きさが小さいものでよく、モジュールの大きさの増大を招かないという効果がある。また、本実施の形態では低周波でインピーダンスが低いという特徴を持つフェライトコアを用いたのでＩＧＢＴモジュールのスイッチング特性に影響を与えないという効果もある。
【００３８】
また、放熱板にはんだづけされている制御基板上にフェライトを装着したことにより、冷却効果が高くフェライトの温度上昇を防げるという効果もある。
【００３９】
本実施の形態では、フェライトコアをゲート配線経路に装着したが、制御配線のインダクタンスに依存して振動電流が制御エミッタ配線経路を流れる場合もある。そのような場合にはフェライトコアを制御配線基板上の制御エミッタ配線に挿入すると振動電流抑制の効果が高くなる。
【００４０】
さらに、フェライトは高周波での損失効果が高いので、高耐圧ＩＧＢＴ素子を使用した際の高周波電流の抑制できるという効果がある。
【００４１】
実施の形態２
図５には本発明の第２の実施の形態の半導体モジュールの平面図を示した。図中同一符号は同一のものを示す。図６には半導体モジュールと制御回路基板のあいだの中継端子部を詳細に記した断面図を示した。本実施の形態では半導体スイッチ素子であるＩＧＢＴ素子とそれらを駆動する制御回路基板が一体となったインテリジェントパワーモジュール（ＩＰＭ）において振動電流を防止したモジュール構造を示す。ＩＰＭではモジュール内部にゲート駆動信号を発生する回路が搭載された制御回路基板４３が収容されている。
【００４２】
４３ａ、４３ｂは制御回路基板４３上の回路配線パターン、４４１ａ、４４１ｂは制御回路基板上配線パターンと制御配線中継基板上のゲート配線パターンとを接続するゲート中継ピン、４４２ａ、４４２ｂは制御回路基板４３と制御配線中継基板１５上の制御エミッタ配線パターンとを接続する制御エミッタ中継ピン、４６は制御信号接続コネクタである。４７ａ、４７ｂは振動電流を抑制するために装着されたフェライトコアである。
【００４３】
制御コネクタ４６に伝達されるオンオフ指令にしたがい、制御回路基板４３上の回路で発生されたゲート信号は制御回路基板上で分岐され、制御回路基板と制御配線基板を接続するゲート中継ピン４４１ａ、４４１ｂおよび制御エミッタ中継ピン４４２ａ、４４２ｂに伝達される。さらにゲート電位信号は制御配線中継基板上ゲート配線パターン１５ａ１を経由し、さらに制御回路基板１１ａを経由してＩＧＢＴ素子のゲートパッド３ａ２に伝えられる。
【００４４】
したがって、本実施の形態では図５に示した左側の２個のＩＧＢＴ素子３ａ、３ｂと右側の２個のＩＧＢＴ素子３ｃ、３ｄのゲート配線と制御エミッタ配線は制御回路基板４３上で並列に接続される。したがって、図５、６に示したようなモジュール配線構造では隣り合うＩＧＢＴ素子間に加えて中継ピン４４１ａ、４４２ａ、４４１ｂ、４４２ｂおよび制御回路基板上の配線パターンを介して振動電流が流れる可能性がある。
【００４５】
このような経路での振動電流を抑制するには、ゲート中継ピンに高周波損失素子を装着することにより、高周波振動を発生しないようにすることができる。
【００４６】
本実施の形態では、制御回路基板と半導体スイッチ素子が一体となったモジュールにおいて制御回路基板と中継基板とを接続する中継電極ピンにフェライトコアを装着することによって高周波振動を発生しないようにしている。したがって、本発明の実施の形態では、リング状のフェライトコアを中継ピンに装着するだけでよく、このために新たに、制御回路基板や制御回路中継基板の配線パターンを変更する必要がなく、低コストで高周波振動の発生しないモジュールが実現可能である。
【００４７】
実施の形態３
図７には本発明の第３の実施の形態の半導体モジュールの制御回路基板の主要部分のみを示した。ＩＧＢＴ素子搭載部分は実施の形態２と同様である。本発明では実施の形態２で示したの同じＩＰＭでの振動を抑制できる他の方法の実施の形態を示す。４３は制御回路基板、４６は制御信号用接続端子、４８は制御回路部品実装部分である。４９ａ、４９ｂは制御回路基板４３上のゲート配線の中継端子パターンである。フェライトコア５０ａ、５０ｂはゲート回路出力とゲート配線中継ピンはんだづけ用パターンとの間に装着されている。本実施の形態では制御回路基板上のゲート信号線分岐点と中継端子ピンとの間の制御回路基板上配線パターンににフェライトコアが配置されている。
【００４８】
本実施の形態ではフェライトコアを制御回路基板上の配線パターン上に配置したので、制御回路基板４３上の部品の実装時に同時にフェライトコアを実装することができ、モジュールの組立が簡単になるという効果がある。
【００４９】
【発明の効果】
本発明の請求項１にかかわる半導体スイッチ装置は、複数の半導体スイッチ素子が並列に接続されて構成される半導体スイッチ装置において、半導体スイッチ装置のゲート配線分岐点と、各半導体スイッチ素子のゲートパッドとの間の配線経路のいずれかの位置に高周波損失素子を挿入したので、ターンオフ時の電流振動を抑制することができる。
【００５０】
本発明の請求項２にかかわる半導体スイッチ装置は、複数の半導体スイッチ素子が並列に接続されて構成される半導体スイッチ装置において、半導体スイッチ装置の制御エミッタ配線分岐点と、当該半導体スイッチ装置内の各半導体スイッチ素子のエミッタ電極との間の配線経路に高周波損失素子を挿入したので、ターンオフ時の電流振動を抑制することができる。
【００５１】
本発明の請求項３にかかわる半導体スイッチ装置は、高周波損失素子を制御配線基板上に配置したので装置の大型化を避けることができる。
【００５２】
本発明の請求項４にかかわる半導体スイッチ装置は、高周波損失素子を制御回路基板と半導体スイッチ装置内に配置された制御配線基板との間の中継ピンに配置したので回路基板の配線パターンを変更する必要がない。
【００５３】
本発明の請求項５にかかわる半導体スイッチ装置は、高周波損失素子としてフェライトを使用したので高周波での損失効果が大きく、電流振動を効果的に抑制できるとともに、１ＭＨｚ以下でのインピーダンスは低いのでターンオンやターンオフなどのスイッチング特性には影響を与えない。
【図面の簡単な説明】
【図１】  本発明の第１の実施の形態からなるＩＧＢＴモジュールの平面図である。
【図２】  本発明の第１の実施の形態からなるＩＧＢＴモジュールの２素子分の等価回路を示す図である。
【図３】  本発明の第１の実施の形態で適用されるフェライトコアの周波数特性を示す図である。
【図４】  本発明の第１の実施の形態からなるＩＧＢＴモジュールのターンオフ時の電流・電圧波形を示す図である。
【図５】  本発明の第２の実施の形態からなるＩＧＢＴモジュールの平面図を示す図である。
【図６】  本発明の第２の実施の形態からなるＩＧＢＴモジュールの中継ピン部分を中心とする断面を示す図である。
【図７】  本発明の第３の実施の形態からなるＩＧＢＴモジュールの制御回路基板の平面図である。
【図８】  従来技術からなるＩＧＢＴモジュールの平面図である。
【図９】  従来技術からなるＩＧＢＴモジュールの断面図である。
【図１０】  従来技術からなるＩＧＢＴモジュールの等価回路示す図である。
【図１１】  従来技術からなるＩＧＢＴモジュールのターンオフ時の電流・電圧波形を示す図である。
【図１２】  従来技術において考えられていたＩＧＢＴモジュール内の高周波振動電流経路を示す図である。
【符号の説明】
１  放熱板、２  窒化アルミニウム基板、２１  基板上の電極パターン、    ３ａ，３ｂ，３ｃ，３ｄ  ＩＧＢＴ素子、３ａ１  エミッタ電極、３ａ２  ゲートパッド、４ａ，４ｂ，４ｃ，４ｄ  ダイオード素子、４ａ１  アノード電極、７  主回路エミッタ中継基板、９  モジュールエミッタ電極、１０  モジュールコレクタ電極、１１ａ，１１ｂ  制御配線基板、１１ａ１，１１ｂ１  ゲート配線パターン、１１ａ２，１１ｂ２  制御エミッタ配線パターン、１２  制御配線中継基板、１２１  制御エミッタ配線パターン、１２２  ゲート配線パターン、１３  ゲートバランス抵抗、１４  フェライトコア、１５  制御配線中継基板、１５ａ１，１５ｂ１  ゲート配線パターン、１５ａ２，１５ｂ２  制御エミッタ配線パターン、１８  モジュールゲート端子、１９  モジュール制御エミッタ端子、２３ａ，２３ｂ，２３ｃ，２３ｄ  ＩＧＢＴ、２４  パーマロイリング、  ２５  樹脂匡体、２６  主回路エミッタ配線、２７  コレクタ配線、２８  ゲート配線、２９  制御エミッタ配線、４３  制御回路基板、４４１ａ，４４１ｂ  ゲート中継ピン、４４２ａ，４４２ｂ  制御エミッタ中継ピン、４６  制御信号接続コネクタ、４７ａ，４７ｂ  フェライトコア、４８  ゲートドライブ回路実装領域、４９ａ，４９ｂ  ゲート配線中継端子パターン、５０ａ，５０ｂ  フェライトコア、６０  コレクタ、６１  主回路エミッタ、６２  制御エミッタ、  ６３  ゲート。
【図１】
0004138192.tif 000002
【図２】
0004138192.tif 000003
【図３】
0004138192.tif 000004
【図４】
0004138192.tif 000005
【図５】
0004138192.tif 000006
【図６】
0004138192.tif 000007
【図７】
0004138192.tif 000008
【図８】
0004138192.tif 000009
【図９】
0004138192.tif 000010
【図１０】
0004138192.tif 000011
【図１１】
0004138192.tif 000012
【図１２】
0004138192.tif 000013