(57)【特許請求の範囲】
【請求項１】
ビデオ信号に対応する画像を表示する液晶パネルと、前記ビデオ信号、垂直同期信号及び水平同期信号を発生するデジタル・ビデオ・カードと、前記垂直同期信号及び水平同期信号を利用してドットクロックとデュアル・ゲート・スタート・パルスを生成する制御部と、前記ドットクロックに応答してデータラインにビデオ信号を供給するデータドライバと、前記デュアル・ゲート・スタート・パルスに応答してゲートラインに二つのレベルを有するスキャン信号を供給するゲートドライバとを具備し、
前記ゲートドライバは、前記デュアル・ゲート・スタート・パルスに応答して順次的にスキャンパルスを発生するシフトレジスタと、前記シフトレジスタによるスキャンパルスの電圧を相互に異なるレベルを有する出力電圧にシフトさせるためのマルチ・レベルシフタとを具備し、前記ゲートラインに供給される前記出力電圧は、隣接する前記ゲートライン毎に相互に異なる極性であり、前記出力電圧は前記ゲートラインに２水平周期信号の間印加され、前記２水平周期信号の間印加される前記出力電圧は、１水平周期信号より２水平周期信号の電圧レベルが大きく、前記２水平周期信号の電圧レベルが、隣接する前記ゲートラインの１水平周期信号により減少することを特徴とする液晶表示装置。
【請求項２】
液晶表示装置のゲートラインを順次的に駆動するためのゲートドライバにおいて、デュアル・ゲート・スタート・パルスに応答して順次的にスキャンパルスを発生させる段階と、前記スキャンパルスの電圧が液晶セルの駆動に適合するレベルにシフトさせる段階と、前記シフトされたスキャンパルスの電圧を前記ゲートラインに順次的に供給する段階と、前記ゲートラインに供給された電圧を、ストレージ・キャパシタを通して画素電圧に充電される段階を含み、
前記ゲートラインに供給された電圧は、隣接する前記ゲートライン毎に相互に異なる極性であり、前記シフトされたスキャンパルスの電圧は前記ゲートラインに２水平周期信号の間印加され、前記２水平周期信号の間印加されるスキャンパルスは、１水平周期信号より２水平周期信号の電圧レベルが大きく、前記２水平周期信号の電圧レベルが、隣接する前記ゲートラインの１水平周期信号により減少することを特徴とする液晶表示装置の駆動方法。
【請求項３】
前記２水平周期信号のスキャンパルスは、１水平周期信号のスキャンパルスより二倍以上の電圧レベルであることを特徴とする請求項２記載の液晶表示装置の駆動方法。
【請求項４】
デュアル・ゲート・スタート・パルスに応答してスキャンパルスを発生させる段階と、前記スキャンパルスの電圧レベルを液晶セルの駆動に適合する電圧レベルにシフトさせる段階と、前記シフトされたスキャンパルスの電圧レベルをゲートラインに供給する段階と、ストレージ・キャパシタを通じて供給された前記シフトされた電圧レベルを表示装置の画素電圧に充電する段階を含み、
前記ゲートラインに供給された電圧は、隣接する前記ゲートライン毎に相互に異なる極性であり、前記シフトされたスキャンパルスの電圧は前記ゲートラインに２水平周期信号の間印加され、前記２水平周期信号の間印加されるスキャンパルスは、１水平周期信号より２水平周期信号の電圧レベルが大きく、前記２水平周期信号の電圧レベルが、隣接する前記ゲートラインの１水平周期信号により減少することを特徴とする液晶表示装置の駆動方法。
【請求項５】
前記２水平周期信号のスキャンパルスの電圧レベルは、１水平周期信号のスキャンパルスの電圧レベルの２倍以上であることを特徴とする請求項４記載の液晶表示装置の駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は液晶表示装置に関するもので、特に全段ゲート電圧の影響により発生するフリッカ現象を除去すると共に消費電力を減らすことができるようにした液晶表示装置及びその駆動方法に関するものである。
【０００２】
【従来の技術】
一般的に、液晶表示装置（ Liquid Crystal Display）はビデオ信号により液晶セルなどの光透過率を調節して画像を表示する。液晶セル毎にスイッチング素子が形成されたアクティブ・マトリックス（Active  Matrix）タイプの液晶表示装置は動映像を表示するのに適切である。アクティブ・マトリックス・タイプの液晶表示装置に使用されるスイッチング素子としては主に薄膜トランジスタ（Thin Film Transistor：以下、″ＴＦＴ″という）が利用されている。このようなアクティブ・マトリックス・タイプの液晶表示素子はブラウン管に比べて小型化が可能で、パーソナル・コンピュータ（Personal Computer）とノートブック・コンピュータ（Note Book Computer）は勿論のこと、コピー機などの事務自動化機器、携帯電話機からポケットベルなどの携帯機器まで広範囲に利用されている。
【０００３】
図１は従来技術による液晶表示装置を表すブロック図である。図１を参照すると、液晶表示装置の駆動装置はデジタル・ビデオ・データに変換するためのデジタル・ビデオ・カード（１）と、液晶パネル（６）のデータラインなど（ＤＬ）にビデオデータを供給するためのデータドライバ（３）と、液晶パネル（６）のゲートラインなど（ＧＬ）を順次的に駆動するためのゲートドライバ（５）と、データドライバ（３）とゲートドライバ（５）を制御するための制御部（２）とを具備する。
【０００４】
液晶パネル（６）は二枚のガラス基板の間に液晶が注入されて、その下部ガラス基板の上にゲートラインなど（ＧＬ）とデータラインなど（ＤＬ）が相互に直交するように形成される。ゲートラインなど（ＧＬ）とデータラインなど（ＤＬ）の交差部にはデータラインなど（ＤＬ）から入力される映像を液晶セル（Ｃｌｃ）に選択的に供給するためのＴＦＴが形成される。このために、ＴＦＴはゲートラインなど（ＧＬ）にゲート端子が接続されて、データラインなど（ＤＬ）にソース端子が接続される。そしてＴＦＴのドレイン端子は液晶セル（Ｃｌｃ）の画素電極に接続される。
【０００５】
デジタル・ビデオ・カード（１）はアナログ入力映像信号を液晶パネル（６）に適合のデジタル映像信号に変換して映像信号に含まれた同期信号を検出する。
【０００６】
制御部（２）はデジタル・ビデオ・カード（１）からの赤色（Ｒ）、緑色（Ｇ）及び青色（Ｂ）のデジタル・ビデオ・データをデータドライバ（３）に供給する。また、制御部（２）はデジタル・ビデオ・カード（１）から入力される水平/垂直同期信号（Ｈ、Ｖ）を利用してドットクロック（Ｄｃｌｋ）とゲート・スタート・パルス（ＧＳＰ）を生成してデータドライバ（３）とゲートドライバ（５）をタイミング制御する。ドットクロック（Ｄｃｌｋ）はデータドライバ（３）に供給されて、ゲート・スタート・パルス（ＧＳＰ）はゲートドライバ（５）に供給される。ここで、垂直同期信号（Ｖ）は６０Ｈｚの周波数でデジタル・ビデオ・カード（１）に設置された垂直同期信号発振器（図示されない）により生成されて、各一画面のフレーム端を表す。
【０００７】
水平同期信号（Ｈ）は下のような数学式により垂直同期信号発振器（図示されない）で生成されて、画面内の各ラインの端を表す。
【０００８】
【数１】
Ｈ＝ＶＲ＊ＲＲｖ＊１．０５
ここで、Ｈは水平同期信号、ＶＲは垂直解像図、ＲＲｖは垂直同期信号（Ｖ）の再生率である。
【０００９】
図２は図１に図示されたゲートドライバの詳細なブロック図である。
図２を参照すると、ゲートドライバ（５）は制御部（２）から入力されるゲート・スタート・パルス（ＧＳＰ）に応答して順次的にスキャンパルスを発生するシフトレジスタ（１２）と、スキャンパルスの電圧を液晶セルの駆動に適合するレベルにシフトさせるためのレベルシフタ（１４）などで構成される。データライン（ＤＬ）上のビデオデータはゲートドライバ（５）から入力されるスキャンパルスに応答してＴＦＴにより液晶セル（ＣＬｃ）の画素電極に供給される。
【００１０】
制御部（２）から赤色（Ｒ）、緑色（Ｇ）及び青色（Ｂ）のデジタル・ビデオ・データと共にドットクロックＤｃｌｋ）がデータドライバ（３）に入力される。このデータドライバ（３）はドットクロック（Ｄｃｌｋ）に同期して赤色（Ｒ）、緑色（Ｇ）及び青色（Ｂ）のデジタル・ビデオ・データをラッチした後に、ラッチされたデータをガンマ電圧（Ｖγ）により補正する。そしてデータドライバ（３）はガンマ電圧（Ｖγ）により補正されたデータをアナログデータに変換して１ライン分ずつデータライン（ＤＬ）に供給する。
【００１１】
図３はストレージ・オン・ゲート構造の画素等価回路図である。
図３を参照すると、液晶パネル（６）は画素電極（１６）と、ゲートライン（ＧＬ）とデータライン（ＤＬ）間の交差部に配列されてスイッチング役割をするＴＦＴ（Ｔ１）とを具備する。
【００１２】
画素電極（１６）は光を透過/遮断する領域に液晶層（図示しない）に信号電圧を印加して画像を表示する。
【００１３】
ＴＦＴ（Ｔ１）は画素電極（１６）に信号電圧をかけて画素電極（１６）からの信号電圧を遮断するスイッチの役割をする。ＴＦＴ（Ｔ１）のゲート端子はゲートライン（ＧＬ）に連結されて、ＴＦＴ（Ｔ１）のソース端子はデータライン（ＤＬ）に連結される。またドレイン端子は画素電極（１６）に連結される。ＴＦＴ（Ｔ１）はスイッチング作用により画素電極（１６）に画素電圧を供給して画像を表示する。そして、液晶の印加電圧の維持特性を向上させてグレースケール（Gray  Scale）表示を安定させ、画素の非選択期間の間に画素情報を維持するため、補助キャパシティ即ち、ストレージ・キャパシタ（Storage  Capacitor：Ｃｓｔ）が使用される。
【００１４】
データドライバ（３）のシフトレジスタ（図示しない）は順次的に一画素ずつビデオ信号の印加を受けてデータライン（ＤＬ）などに当たるビデオ信号を貯蔵する。続いて、ゲートドライバ（５）はゲートライン選択信号（ＧＬ）を出力して複数のゲートライン（ＧＬ）の中で一つのゲートライン（ＧＬ）を順次選択する。
【００１５】
選択されたゲートライン（ＧＬ）に連結された複数のＴＦＴ（Ｔ１）がターン・オンされてデータドライバ（３）のシフトレジスタに貯蔵されたビデオ信号がＴＦＴ（Ｔ１）のソース端子に印加されることでビデオ信号が液晶パネル（６）に表示される。以後、前記のような動作が繰り返されてビデオ信号が液晶パネル（６）に表示される。
【００１６】
この時、ストレージ・キャパシタ（Ｃｓｔ）はゲートライン（ＧＬ）が走査される際に全段ゲートライン（ＧＬｎ−１）からのデータ電圧を図４及び図５のように充電する。
【００１７】
図４及び図５はストレージ・キャパシタ（Ｃｓｔ）によりデータ電圧が充電されるのに対する時間的な変動を図示した波形図である。
【００１８】
図４を参照すると、スキャンパルスがオン（ＯＮ）される１Ｈの間、ストレージ・キャパシタ（Ｃｓｔ）は正極性（＋）電圧を充電するようになる。この時にストレージ・キャパシタ（Ｃｓｔ）に充電された電圧はスキャンパルスがオフ（ＯＦＦ）された後、１フレームの間、維持される。
【００１９】
図５を参照すると、スキャンパルスがオン（ＯＮ）される１Ｈの間、ストレージ・キャパシタ（Ｃｓｔ）は負極性（−）電圧を充電するようになる。このようにストレージ・キャパシタ（Ｃｓｔ）に充電された電圧はスキャンパルスがオン（ＯＮ）された後、１フレームの間、維持される。
【００２０】
しかし、このような従来技術による液晶表示装置の駆動方法は全段ゲートライン（ＧＬｎ−１）に対するストレージ・キャパシタ（Ｃｓｔ）のデータ電圧の充電の際に全段ゲートライン（ＧＬｎ−１）から高電圧がストレージ・キャパシタ（Ｃｓｔ）に誘起されて画素電圧にプラスされる問題点が発生する。このような、ストレージ・キャパシタ（Ｃｓｔ）に誘起される電圧を図６及び図７のシミュレーションにより詳細にすると次のようにゲート電圧が２０Ｖである際、誘起電圧（ΔＶ）は約１０Ｖでとても高い電圧が画素電圧にプラスされる。図６及び図７での入力信号値などは表１に表したことのようである。例えば、ゲート電圧が２０Ｖである際、誘起電圧（ΔＶ）は約１０でとても高い電圧が画素に印加される。
【表１】
0004140810.tif 000002
【００２１】
従って、画素に印加される電圧（Vpixel）は充電電圧に誘起電圧（ΔＶ）がプラスされたことになるので、液晶パネル（１２）に表示されるデータが歪曲されるようになる。また、誘起された大きい誘起電圧（ΔＶ）は正常的な画素に印加される電圧より３倍程度の大きい電圧で画素に印加されるために、液晶層は急激な液晶変位をもたらす。
【００２２】
このような、液晶変位は下の数学式２での上昇時間（Rising  Time）により液晶変位を起こす。
【数２】
0004140810.tif 000003
【００２３】
下の数学式３は充電電圧が５Ｖである場合において、全段ゲートライン（ＧＬｎ−１）の影響による上昇時間の変化を表したもので、数学式３は全段ゲートライン（ＧＬｎ−１）の影響がある場合（Ｖｔｈ＝１．０Ｖ、ΔＶ＝１０Ｖ）である。
【数３】
0004140810.tif 000004
【００２４】
このように、全段ゲートライン（ＧＬｎー１）の影響により画素電圧（Vpixel）は充電電圧と誘起電圧（ΔＶ）の和になるので１５Ｖとなる。液晶応答速度は画素電圧（Vpixel）の倍に反比例するので上昇時間が早くなり、全段ゲートライン（ＧＬｎ−１）の影響により上昇時間が早くなるので液晶変位が発生する。このような、上昇時間は電圧の倍に反比例するので急激な液晶変位は図８のようにフレーム単位の輝度変化を起こす。即ち、輝度変化によってフリッカが発生する。
【００２５】
また、全段ゲートライン（ＧＬｎ−１）の影響を除去するためにストレージ・キャパシタ（Ｃｓｔ）を全段ゲートライン（ＧＬｎ−１）以外の所に形成する方法がある。例えば、図１０のようにストレージ・キャパシタ（Ｃｓｔ）をコムオン電極ライン（ＳＣＬ）に連結するストレージ・コモン・ゲート（Storage  Common  Gate）構造などがある。しかし、ストレージ・オン・ゲート構造ではストレージ・オン・ゲート構造に比べて画素開口率が５％減少する。更に、ストレージ・キャパシタ（Ｃｓｔ）を形成するための全体の工程数が追加される短所がある。
【００２６】
【発明が解決しようとする課題】
従って、本発明の目的は、全段ゲートの影響により発生するフリッカ現象を除去することができるようにした液晶表示装置及びその駆動方法を提供するのにある。
【００２７】
本発明の異なる目的は、向上された画質を提供するようにした液晶表示装置及びその駆動方法を提供することにある。
【００２８】
【課題を解決するための手段】
前記目的を達成するために、本発明による液晶表示装置はビデオ信号に対応する画像を表示する液晶パネルと、前記ビデオ信号、垂直同期信号及び水平同期信号を発生するデジタル・ビデオ・カードと、前記垂直同期信号及び水平同期信号を利用してドットクロックとデュアル・ゲート・スタート・パルスを生成する制御部と、前記ドットクロックに応答してデータラインなどにビデオ信号を供給するデータドライバと、前記デュアル・ゲート・スタート・パルスに応答されてゲートラインなどに二つのレベルを有するスキャン信号を供給するゲートドライバとを具備する。
【００２９】
本発明による液晶表示装置の駆動方法は、液晶表示装置のゲートラインなどを順次的に駆動するためのゲートドライバにおいて、デュアル・ゲート・スタート・パルスに応答して順次的にスキャンパルスを発生させる段階と、前記スキャンパルスの電圧を液晶セルの駆動に適合したレベルにシフトさせる段階と、前記シフトされたスキャンパルスの電圧をゲートラインなどに順次的に供給する段階と、前記ゲートラインなどに供給された電圧をストレージ・キャパシタを通して画素電圧に充電する段階を含むことを特徴とする。
【００３０】
本発明による液晶表示装置の駆動方法は、デュアル・ゲート・スタート・パルスに応答してスキャンパルスを発生させる段階と、前記スキャンパルスの電圧レベルを液晶セルの駆動に適合した電圧レベルにシフトさせる段階と、前記シフトされたスキャンパルスの電圧レベルをゲートラインなどに供給する段階と、ストレージ・キャパシタを通じて供給された前記シフトされた電圧レベルを表示装置の画素電圧に充電する段階を含むことを特徴とする。
【００３１】
本発明によるまた異なる液晶表示装置の駆動方法は、スキャンパルスを発生する段階と、前記スキャンパルスの電圧レベルを液晶セルの駆動に適合した電圧レベルにシフトさせる段階と、前記シフトされたスキャンパルスの電圧レベルをゲートラインなどに供給する段階と、ストレージ・キャパシタを通じて供給された前記シフトされた電圧レベルを表示装置の画素に供給する段階とからなり、２水平周期信号の間のスキャンパルスの電圧レベルは１水平周期信号の間のスキャンパルスの電圧レベルより大きいことを特徴とする。
【００３２】
本発明によるまた異なる液晶表示装置の駆動方法は、ビデオ信号、垂直同期信号及び水平同期信号を発生する段階と、前記垂直同期信号及び水平同期信号を利用してドットクロックとデュアル・ゲート・スタート・パルスを生成する段階と、前記ドットクロックに応答してデータラインなどにビデオ信号を供給する段階と、前記デュアル・ゲート・スタート・パルスに応答してゲートラインなどに二つのレベルを有するスキャン信号を供給する段階を含むことを特徴とする。
【００３３】
【作用】
本発明によると、データチャージング区間に相互に異なる二レベルのゲート電圧を利用して全段ゲート電圧の影響度を減少させることで、画質低下及びフリッカの発生を防止することができる。
【００３４】
【発明の実施態様】
以下、図１０乃至図１４を参照して本発明の好ましい実施例について説明する。
【００３５】
図１０は本発明の実施例による液晶表示装置の駆動装置を図示したものである。
【００３６】
図１０を参照すると、デジタル・ビデオ・データに変換するためのデジタル・ビデオ・カード（２１）と、液晶パネル（２６）のデータラインなど（ＤＬ）にビデオデータを供給するためのデータドライバ（２３）と、液晶パネル（２６）のゲートラインなど（ＧＬ）を順次的に駆動するためのゲートドライバ（２５）と、データドライバ（２３）とゲートドライバ（２５）を制御するための制御部（２２）とを具備する。
【００３７】
液晶パネル（２６）は二枚のガラス基板の間に液晶が注入されて、その下部ガラス基板の上にゲートラインなど（ＧＬ）とデータラインなど（ＤＬ）が相互に直交するように形成される。ゲートラインなど（ＧＬ）とデータラインなど（ＤＬ）の交差部には、データラインなど（ＤＬ）から入力される映像を液晶セル（Ｃｌｃ）に選択的に供給するためのＴＦＴが形成される。このために、ＴＦＴはゲートラインなど（ＧＬ）にゲート端子が接続されて、データラインなど（ＤＬ）にソース端子が接続される。そしてＴＦＴのドレイン端子は液晶セル（Ｃｌｃ）の画素電極に接続される。
【００３８】
デジタル・ビデオ・カード（２１）は、アナログ入力映像信号を液晶パネル（２６）に適合したデジタル映像信号に変換して映像信号に含まれた同期信号を検出する。
【００３９】
制御部（２２）はデジタル・ビデオ・カード（２１）からの赤色（Ｒ）、緑色（Ｇ）及び青色（Ｂ）のデジタル・ビデオ・データをデータドライバ（２３）に供給する。また、制御部（２２）はデジタル・ビデオ・カード（２１）から入力される水平/垂直同期信号（Ｈ、Ｖ）を利用してドットクロック（Ｄｃｌｋ）とデュアル・ゲート・スタート・パルス（ＤＧｓｐ）を生成してデータドライバ（２３）とゲートドライバ（２５）をタイミング制御する。ドットクロック（Ｄｃｌｋ）はデータドライバ（２３）に供給されて、デュアル・ゲート・スタート・パルス（ＤＧｓｐ）はゲートドライバ（２５）に供給される。
【００４０】
データドライバ（２３）には、制御部（２２）からの赤色（Ｒ）、緑色（Ｇ）及び青色（Ｂ）のデジタル・ビデオ・データと共にドットクロック（Ｄｃｌｋ）が入力される。このデータドライバ（２３）は、ドットクロック（Ｄｃｌｋ）に同期して赤色（Ｒ）、緑色（Ｇ）及び青色（Ｂ）のデジタル・ビデオ・データをラッチした後に、ラッチされたデータをガンマ電圧（Ｖγ）により補正する。そしてデータドライバ（２３）はガンマ電圧（Ｖγ）により補正されたデータをアナログデータに変換して１ライン分ずつデータライン（ＤＬ）に供給する。
【００４１】
図１１は図１０に図示されたゲートドライバを詳細に表したブロック図である。
【００４２】
図１１を参照すると、ゲートドライバ（２５）は制御部（２２）から入力されるデュアル・ゲート・スタート・パルス（ＤＧｓｐ）に応答して順次的にスキャンパルスを発生するシフトレジスタ（３２）と、スキャンパルスの電圧を液晶セルの駆動に適合したレベルにシフトさせるためのマルチ−ステップ・レベルシフタ（３４）などで構成される。データライン（ＤＬ）上のビデオデータはゲートドライバ（２５）から入力されるスキャンパルスに応答してＴＦＴにより液晶セル（Ｃｌｃ）の画素電極に供給される。即ち、ＴＦＴはゲートライン（ＧＬ）がインエーブルされる際にデータライン（ＤＬ）上のデータ信号を液晶セル（Ｃｌｃ）及びストレージ・キャパシタ（図示しない）側に転送する。すると、液晶セル（Ｃｌｃ）はデータライン（ＤＬ）からＴＦＴを経由して入力されるデータ信号を充電してその充電されたデータ信号の電圧レベルにより透過光量を調節する。
【００４３】
制御部（２２）から入力されるデュアル・ゲート・スタート・パルス（ＤＧｓｐ）はデュアル・パルス（Dual  Pulse）の形態または二倍のパルス幅（Pulse  Width）を有するようにする。
【００４４】
デュアル・ゲート・スタート・パルス（ＤＧｓｐ）が入力されるとマルチ−ステップ・レベルシフタ（３４）はスキャンパルス電圧を液晶セル（Ｃｌｃ）の駆動に適当なレベルにするが、２水平同期期間（２Ｈ）の間に二レベルのスキャンパルスが出力されるようにスイッチングされる。これでゲートドライバ（２５）は液晶パネル（２６）上のｎ個のゲートライン（ＧＬ１乃至ＧＬｎ）を２水平同期期間（２Ｈ）ずつ順次的にインエーブルさせることで液晶パネル（２６）上のＴＦＴなどを順次的に駆動されるようにする。ここで二レベルのスキャンパルスは二つのパルスを連続して印加するかまたは一パルスを二倍のパルス幅に印加してゲートドライバ内のマルチ−ステップ・レベルシフタ（３４）により制御されるようにする。
【００４５】
本発明による液晶表示装置もまた図３のようなストレージ・オン・ゲート構造の画素等価回路を有する。
【００４６】
これで、液晶パネル（２６）は画素電極（１６）と、ゲートラインなど（ＧＬ）とデータラインなど（ＤＬ）間の交差部に配列されてスイッチング作用をするＴＦＴ（Ｔ１）とを具備する。
【００４７】
画素電極（１６）は光を透過/遮断する領域に液晶層（図示しない）に信号電圧を印加して画像を表示する。
【００４８】
ＴＦＴ（Ｔ１）は画素電極（１６）に信号電圧をかけてあげて遮断するスイッチ作用をする。ＴＦＴ（Ｔ１）のゲート端子にはゲートライン（ＧＬ）に連結され、ＴＦＴ（Ｔ１）のソース端子にはデータライン（ＤＬ）に連結され、ＴＦＴ（Ｔ１）のドレイン端子は画素電極（１６）に連結される。ＴＦＴ（Ｔ１）のスイッチング作用により画素電圧は画素電極に印加されて画像を表示する。液晶印加電圧の維持特性を向上させてグレースケール（Gray  Scale）表示の安定及び画素の非選択期間の間に画素情報を維持するなどを行うため補助容量（Storage  Capacitor：Ｃｓｔ）を使用する。
【００４９】
データドライバ（２３）のシフトレジスタ（図示しない）は順次的に一画素ずつビデオ信号を印加受けてデータライン（ＤＬ）などに当たるビデオ信号を貯蔵する。続いて、ゲートドライバ（２５）はゲートライン選択信号（ＧＬ）を出力して複数のゲートライン（ＧＬ）の中で一つのゲートライン（ＧＬ）を順次選択する。
【００５０】
選択されたゲートライン（ＧＬ）に連結された複数のＴＦＴ（Ｔ１）がターン・オンされてデータドライバ（２３）のシフトレジスタに貯蔵されたビデオ信号がＴＦＴ（Ｔ１）のソース端子に印加されることでビデオ信号が液晶パネル（２６）に表示される。以後、前記のような動作が繰り返されてビデオ信号が液晶パネル（２６）に表示される。
【００５１】
この時、ストレージ・キャパシタ（Ｃｓｔ）はゲートライン（ＧＬｎ）が走査される際に、全段ゲートライン（ＧＬｎ−１）からのデータ電圧を充電する。
【００５２】
図１２及び図１３は本発明によるストレージ・キャパシタ（Ｃｓｔ）によりデータ電圧が充電されるのに対する時間的な変動を図示した波形図である。
【００５３】
図１２を参照すると、スキャンパルスがオン（ＯＮ）される間、ストレージ・キャパシタ（Ｃｓｔ）はデュアル・ゲート・スタート・パルス（ＤＧｓｐ）とマルチ−ステップ・レベルシフタ（３４）によりゲートライン（ＧＬｎ）が走査される際、全段ゲートライン（ＧＬｎ−１）から２水平同期期間（２Ｈ）の間、相互に異なる二レベルの正極性（＋）電圧を充電する。二レベルの正極性（＋）電圧において、１番目レベルの電圧より次のレベルの電圧が二倍以上に大きく充電される。このようにストレージ・キャパシタ（Ｃｓｔ）に充電された電圧はスキャンパルスがオフ（ＯＦＦ）された後、１フレームの間、維持される。
【００５４】
図１３は１フレームの間、維持された後の動作を表したものである。
図１３を参照すると、スキャンパルスがオン（ＯＮ）される間、ストレージ・キャパシタ（Ｃｓｔ）はデュアル・ゲート・スタート・パルス（ＤＧｓｐ）とマルチ−ステップ・レベルシフタ（３４）によりゲートライン（ＧＬｎ）が走査される際、全段ゲートライン（ＧＬｎ−１）から２水平同期期間（２Ｈ）の間、相互に異なる二レベルの負極性（−）電圧を充電するようになる。二レベルの負極性（−）電圧において、次のレベルの電圧は１番目レベルの電圧より二倍以上に大きく充電される。このようにストレージ・キャパシタ（Ｃｓｔ）に充電された電圧はスキャンパルスがオフ（ＯＦＦ）された後、１フレームの間、維持される。
【００５５】
図１４は図１２及び図１３に図示された波形がゲートドライバ（２５）の出力段に順次的に出力されることを説明するものである。
【００５６】
図１４を参照すると、ゲートドライバ（２５）は制御部（２２）から入力されるデュアル・ゲート・スタート・パルス（ＤＧｓｐ）により２水平同期期間（２Ｈ）の間、ゲートライン（ＧＬ）などに出力を送る。この際、２水平同期期間（２Ｈ）の間、ゲートドライバ（２５）から出力される電圧レベルは相互に異なる電圧レベルを有するように設定される。またゲートドライバ（２５）により全段ゲートライン（ＧＬｎ−１）にストレージ・キャパシタ（Ｃｓｔ）を通してチャージングされるデータ電圧はゲートライン（ＧＬｎ）にストレージ・キャパシタ（Ｃｓｔ）を通してチャージングされるデータ電圧より１水平同期期間（１Ｈ）先立つように駆動される。
【００５７】
ゲートラインなど（ＧＬ）の１水平同期期間（１Ｈ）の間の第２ゲート電圧（Ｖｇ２）は２０Ｖ以上の電圧がストレージ・キャパシタ（Ｃｓｔ）を通してデータ電圧に維持される区間である。第１ゲート電圧（Ｖｇ１）はストレージ・キャパシタ（Ｃｓｔ）による全段ゲートライン（ＧＬｎ−１）のゲート電圧の影響度を相殺する目的で画質に関係なくＴＦＴがオン（ＯＮ）されることができる電圧だけ１水平同期期間（１Ｈ）の間、印加される電圧である。これで２水平同期期間（２Ｈ）の間のデータ電圧の中、第１ゲート電圧（Ｖｇ１）は全段ゲートライン（ＧＬｎ−１）のストレージ・キャパシタ（Ｃｓｔ）に充電されたデータ電圧の一部を放電させる役割をして、第２ゲート電圧（Ｖｇ２）は当たるゲートライン（ＧＬｎ）のストレージ・キャパシタ（Ｃｓｔ）を通してデータ電圧を充電する役割をする。
【００５８】
これを詳細にすると、先に全段ゲートライン（ＧＬｎ−１）に２水平同期期間（２Ｈ）の間、ストレージ・キャパシタ（Ｃｓｔ）を通して相互に異なる二レベルの正極性（＋）電圧を充電するようになる。従来の技術での全段ゲートライン（ＧＬｎ−１）を通してチャージングされるデータ電圧は２０Ｖ以上の電圧に画素のチャージング電圧に歪曲をもたらす原因になる。従って、本発明でのゲートライン（ＧＬｎ）からチャージングされる第１ゲート電圧（Ｖｇ１）は全段ゲートライン（ＧＬｎ−１）からストレージ・キャパシタ（Ｃｓｔ）にチャージングされる２０Ｖ以上の第２ゲート電圧（Ｖｇ２）を減殺させる。
【００５９】
全段ゲートライン（ＧＬｎ−１）の影響によるゲート電圧を一定に維持するために２水平同期期間（２Ｈ）の間にストレージ・キャパシタ（Ｃｓｔ）を通して相互に異なる二レベルの負極性（−）データ電圧（Ｖｇ１、Ｖｇ２）を充電させる。この際、全段ゲートライン（ＧＬｎ−１）にチャージングされる第２ゲート電圧（Ｖｇ２）とゲートライン（ＧＬｎ）にチャージングされる第１ゲート電圧（Ｖｇ１）に印加される画素電圧が１水平同期期間（１Ｈ）の間、相互に重畳されるようにする。
【００６０】
これで全段ゲートライン（ＧＬｎ−１）の正極性（＋）の第２ゲート電圧（Ｖｇ２）はゲートライン（ＧＬｎ）の負極性（−）の第１ゲート電圧（Ｖｇ１）により電圧レベルが減殺されることで、全段ゲートライン（ＧＬｎ−１）電圧がストレージ・キャパシタ（Ｃｓｔ）を通して画素のデータ電圧に誘起される際にもたらせる液晶変位角の変動と輝度変化を減少することができる。
【００６１】
この際、第１ゲート電圧（Ｖｇ１）と第２ゲート電圧（Ｖｇ２）間の関係は数学式４に表したことのようである。
【数４】
第２ゲート電圧（Ｖｇ２）＞２×｛第１ゲート電圧（Ｖｇ１）｝
【００６２】
液晶表示装置の駆動方法は全段ゲートライン（ＧＬｎ−１）を通してストレージ・キャパシタ（Ｃｓｔ）にデータ電圧充電の間に全段ゲートライン（ＧＬｎ−１）からの電圧はストレージ・キャパシタ（Ｃｓｔ）に誘起されて画素電圧がプラスされるようになる。従来技術でストレージ・キャパシタ（Ｃｓｔ）に誘起される電圧はゲート電圧が２０Ｖである際、誘起電圧（ΔＶ）は約１０Ｖでとても高い電圧が画素に印加されるが、本発明では全段ゲートライン（ＧＬｎ−１）の第２ゲート電圧（Ｖｇ２）がストレージ・キャパシタ（Ｃｓｔ）に誘起される前に減殺されるためにストレージ・キャパシタ（Ｃｓｔ）に誘起される電圧はあまり高くならなくなる。
【００６３】
これで数学式４から、第２ゲート電圧（Ｖｇ２）は第１ゲート電圧（Ｖｇ１）より二倍以上大きいために、ストレージ・キャパシタ（Ｃｓｔ）によるゲートライン（ＧＬｎ）の全段ゲートライン（ＧＬｎ−１）の画素電圧の影響は１/２以下に減らすことができる。
【００６４】
ゲートドライバ（２５）に接続される全ゲートライン（ＧＬ）などを通して上にような駆動方式が繰り返される。従って、全段ゲートライン（ＧＬｎ−１）の高いデータ電圧の影響による電圧上昇を除去することで画質低下及びフリッカの発生を防ぐことができる。
【００６５】
【発明の効果】
上述したように、本発明による液晶表示装置は、データチャージング区間に二レベルのゲート電圧を利用して全段ゲートラインのチャージング電圧の影響度を減少させることで、画質低下及びフリッカの発生を防ぐことができる。
【００６６】
以上説明した内容を通して当業者であれば本発明の技術思想を一脱しない範囲で多様な変更及び修正の可能であることが分かる。従って、本発明の技術的な範囲は明細書の詳細な説明に記載された内容に限らず特許請求の範囲によって定めなければならない。
【図面の簡単な説明】
【図１】従来液晶表示装置を表すブロック図である。
【図２】図１のゲートドライバを詳細に説明するブロック図である。
【図３】図１に図示された画素の等価回路図である。
【図４】全段ゲートの影響による画素電圧の時間的な変動を表した波形図である。
【図５】全段ゲートの影響による画素電圧の時間的な変動を表した波形図である。
【図６】図４及び図５の全段ゲート電圧の影響度をシミュレーションした図面である。
【図７】図４及び図５の全段ゲート電圧の影響度をシミュレーションした図面である。
【図８】画素の輝度変化を表した波形図である。
【図９】ストレージ・コモン・ゲート構造の画素等価回路図である。
【図１０】本発明による液晶表示装置を表すブロック図である。
【図１１】図１０のゲートドライバを詳細に説明するブロック図である。
【図１２】本発明での全段ゲートの影響による画素電圧の時間的な変動を表した波形図である。
【図１３】本発明での全段ゲートの影響による画素電圧の時間的な変動を表した波形図である。
【図１４】図１１のゲートドライバにより出力されたゲート電圧を図示した波形図である。
【符号の説明】
１、２１：デジタル・ビデオ・カード
２、２２：制御部
３、２３：データドライバ
４、２４：ガンマ電圧発生部
５、２５：ゲートドライバ
６、２６：液晶パネル
１２、３２：シフトレジスタ
１４、３４：レベルシフタ
１６：画素電極
【図１】
0004140810.tif 000005
【図２】
0004140810.tif 000006
【図３】
0004140810.tif 000007
【図４】
0004140810.tif 000008
【図５】
0004140810.tif 000009
【図６】
0004140810.tif 000010
【図７】
0004140810.tif 000011
【図８】
0004140810.tif 000012
【図９】
0004140810.tif 000013
【図１０】
0004140810.tif 000014
【図１１】
0004140810.tif 000015
【図１２】
0004140810.tif 000016
【図１３】
0004140810.tif 000017
【図１４】
0004140810.tif 000018