(57)【特許請求の範囲】
【請求項１】
負性抵抗回路と共振回路の一部を構成する第１の可変容量素子とをもち、該第１の可変容量素子の制御端子に加える周波数制御電圧を変化させることにより発振出力端子に得られる発振周波数を変化させる電圧制御発振器において、
前記第１の可変容量素子に並列接続される少なくとも１つの第２の可変容量素子と、該第２の可変容量素子の制御端子に当該第２の可変容量素子の容量を第１と第２の容量値のいずれかに切り替える信号を印加する周波数レンジ切替信号発生手段とを具備し、
前記第１の可変容量素子は、ゲート端子が前記制御端子として働きソース端子とドレイン端子が共通接続されたＮＭＯＳトランジスタの２個を、前記ゲート端子が共通となるように接続した構成であり、
前記第２の可変容量素子は前記第１の可変容量素子と同じ構成であり、
前記周波数レンジ切替信号発生手段で発生した信号は、前記第２の可変容量素子を構成する前記２個のＮＭＯＳトランジスタをオンまたはオフさせることにより、前記第２の可変容量素子の容量を前記第１の容量値または前記第２の容量値に切り替える信号であり、
前記周波数レンジ切替信号発生手段で発生した信号を前記第２の可変容量素子の制御端子に印加することにより前記第１の可変容量素子で決まる発振周波数のレンジを切り替えることを特徴とする電圧制御発振器。
【請求項２】
請求項１に記載の電圧制御発振器において、
前記第１および前記第２の可変容量素子に並列接続される第３の可変容量素子と、該第３の可変容量素子の制御端子に周波数補正信号を印加する周波数補正信号発生手段とを具備し、
前記第３の可変容量素子は前記第１および第２の可変容量素子と同じ構成であり、
前記周波数補正信号発生手段で発生した信号を前記第３の可変容量素子の制御端子に印加することにより前記第１および前記第２の可変容量素子で決まる発振周波数のズレを補正することを特徴とする電圧制御発振器。
【請求項３】
請求項２に記載の電圧制御発振器において、
前記発振出力端子に発振周波数を測定する測定手段を接続し、該測定手段で得られた測定結果を前記周波数補正信号発生手段に入力させることで、発振周波数のズレを補正することを特徴とする電圧制御発振器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、無線通信の送受信器等に使用される電圧制御発振器に関するものであり、特に可変容量素子を２以上並列接続することにより、周波数レンジ切り替えや出力周波数のズレ補正等を行う技術に関するものである。
【０００２】
【従来の技術】
無線通信の送受信器には搬送波を発生するための周波数シンセサイザが用いられる。現在多くの無線端末の局部発振器では周波数シンセサイザにＰＬＬ（フェーズ・ロック・ループ）が用いられている。
【０００３】
このＰＬＬシンセサイザは図１３に示すように位相比較器１０１、ループフィルタ１０２、電圧制御発振器（ＶＣＯ）１０３、可変分周器１０４からなるフードバックループで構成され、位相比較器１０１の入力端子１０５に入力する基準信号と可変分周器１０４の出力信号の周波数と位相が一致するように電圧制御発振器１０３の制御電圧が制御される。１０６は出力端子である。ここで可変分周器１０４の分周数を切り替えることで電圧制御発振器１０３の発振周波数を切り替えることができる。ＰＬＬシンセサイザの過渡応答特性や雑音帯域特性は、位相比較器１０１の利得、ループフィルタ１０２の伝達特性、電圧制御発振器１０３の変換利得、可変分周器１０４の分周数によって決定される。
【０００４】
このようなＰＬＬシンセサイザに使用される電圧制御発振器１０３は一般に、図１４に示すように共振回路２０１と負性抵抗発生回路２０２を組み合わせたものが使われている。共振回路２０１と負性抵抗による電圧制御発振器の場合、発振周波数は共振回路２０１の共振周波数で決まるため、共振回路２０１に可変容量素子（バラクタダイオード）を接続してその容量を変化させることで共振周波数を変化させ発振周波数を制御している。２０４は周波数制御端子、２０５は発振出力端子である。なお、図１４では可変容量素子２０３は交流的に接地されていることを表しており、直流的には接地されていない。したがって制御端子２０４は直流的には接地されていない。このような電圧制御発振器の特性としては、周波数制御端子２０４に印加する制御電圧に対して発振出力端子２０５に得られる発振周波数が広範囲で線形的に変化する特性が望ましい。
【０００５】
また、図１５に示すように電圧制御発振器では、新たに変調制御端子１０７を設けて、そこから変調ベースバンド信号を入力することで出力端子１０６に周波数変調信号を得ることができる。このような回路はＦＳＫ変調方式での無線通信装置において広く使用されている。
【０００６】
図１６はＣＭＯＳプロセスで実現した共振型電圧制御発振器の回路図である。この回路は共振回路をインダクタ３０１，３０２とＮＭＯＳトランジスタ３０３，３０４のゲート容量を利用した可変容量素子によって構成し、負性抵抗回路をクロスカップルのＮＭＯＳトランジスタ３０５，３０６によって構成した回路である。３０７は電流源、３０８は周波数制御端子、３０９，３１０は発振出力端子である。この回路では周波数制御端子３０８に制御電圧Ｖｃを加えるとトランジスタ３０３，３０４のゲート容量が変化しこれによって共振周波数が変化するため発振周波数が変化する。
【０００７】
【発明が解決しようとする課題】
電圧制御発振器の発振周波数と制御電圧の変換特性は、共振型の場合、可変容量素子の特性でほぼ決まるが、広い範囲で線形な変化を得ることが難しい。近年盛んになっているＣＭＯＳプロセスによる１チップ電圧制御発振器においては、従来のモジュールによる電圧制御発振器で可変容量素子として用いられている超階段接合等の特珠なプロセスによる可変容量素子が使用できないため、良好な可変容量特性を得ることが特に難しい。
【０００８】
図１７は図１６に示した従来型のＣＭＯＳプロセスによる電圧制御発振器の制御電圧Ｖｃに対する発振周波数の特性図である。また、図１８はＭＯＳトランジスタの制御電圧Ｖｃ（ゲート電圧）に対するゲート容量の特性図である。
【０００９】
図１６の電圧制御発振器の場合、可変容量素子の容量としてＭＯＳトランジスタ３０３，３０４のゲート容量を用いているが、このゲート容量は図１８に示すように閾値電圧近くで急激に変化するため、広範囲な線形性が得られない。前記したように、ＰＬＬの過渡応答特性や雑音帯域特性は、電圧制御発振器の変換利得によって決まるため、上記のように電圧制御発振器の変換利得の線形性が悪い場合は、発振周波数によってその特性が大きく変わるなどの問題を生じるため好ましくない。
【００１０】
また、電圧制御発振器の共振回路もオンチップで製造するため、特に高周波において製造バラツキによってその発振周波数が変動する。これを回避するためにバラツキを見越して可変範囲を大きくとると電圧制御発振器の変換利得が大きくなりすぎ、電圧に対する感度が高くなりすぎるため、位相雑音の劣化を招くという問題を生じる。
【００１１】
また、可変範囲の広い電圧制御発振器で周波数変調回路を構成する場合には、変換利得が高いためベースバンド信号のレベルを小さくしなければならなくなり、その結果変調精度が悪くなるという問題もある。
【００１２】
本発明は以上のような点に鑑みてなされたもので、その目的は、上記のようなＣＭＯＳプロセスにより集積化する上で発生する種々の問題を改善した電圧制御発振器を提供することである。
【００１３】
【課題を解決するための手段】
上記課題を解決するために、第１の発明は、負性抵抗回路と共振回路の一部を構成する第１の可変容量素子とをもち、該第１の可変容量素子の制御端子に加える周波数制御電圧を変化させることにより発振出力端子に得られる発振周波数を変化させる電圧制御発振器において、前記第１の可変容量素子に並列接続される少なくとも１つの第２の可変容量素子と、該第２の可変容量素子の制御端子に当該第２の可変容量素子の容量を第１と第２の容量値のいずれかに切り替える信号を印加する周波数レンジ切替信号発生手段とを具備し、前記第１の可変容量素子は、ゲート端子が前記制御端子として働きソース端子とドレイン端子が共通接続されたＮＭＯＳトランジスタの２個を、前記ゲート端子が共通となるように接続した構成であり、前記第２の可変容量素子は前記第１の可変容量素子と同じ構成であり、前記周波数レンジ切替信号発生手段で発生した信号は、前記第２の可変容量素子を構成する前記２個のＮＭＯＳトランジスタをオンまたはオフさせることにより、前記第２の可変容量素子の容量を前記第１の容量値または前記第２の容量値に切り替える信号であり、前記周波数レンジ切替信号発生手段で発生した信号を前記第２の可変容量素子の制御端子に印加することにより前記第１の可変容量素子で決まる発振周波数のレンジを切り替えるよう構成した。
【００１４】
第２の発明は、第１の発明において、前記第１および前記第２の可変容量素子に並列接続される第３の可変容量素子と、該第３の可変容量素子の制御端子に周波数補正信号を印加する周波数補正信号発生手段とを具備し、前記第３の可変容量素子は前記第１および第２の可変容量素子と同じ構成であり、前記周波数補正信号発生手段で発生した信号を前記第３の可変容量素子の制御端子に印加することにより前記第１および前記第２の可変容量素子で決まる発振周波数のズレを補正するよう構成した。
【００１５】
第３の発明は、第２の発明において、前記発振出力端子に発振周波数を測定する測定手段を接続し、該測定手段で得られた測定結果を前記周波数補正信号発生手段に入力させることで、発振周波数のズレを補正するよう構成した。
【００１９】
【発明の実施の形態】
［本発明の原理］
本発明の電圧制御発振器は、図１に示すように複数個（図では符号２０３１〜２０３４に示すように４個）の可変容量素子を持ち、それぞれの可変容量素子２０３１〜２０３４の周波数制御端子２０４１〜２０４４に必要に応じた制御電圧を与えられるようにする。なお、この図１では可変容量素子２０３１〜２０３４は交流的に接地されていることを表しており、直流的には接地されていない。したがって制御端子２０４１〜２０４４は直流的には接地されていない。
【００２０】
この複数の可変容量素子の内の１つを発振周波数制御用とし別の１つを発振周波数補正用として製造バラツキ補正を行うことができ、また１つを発振周波数制御用とし別の１つを周波数変調用として変調動作時の精度劣化を防ぐことができ、また２以上を発振周波数制御用とて変換特性の線形性を向上させることができ、さらに１つを発振周波数制御用とし別の１つ以上を発振周波数レンジ切替用として広範囲の周波数を発振できるようにすることができる。たとえば、周波数可変特性の線形性を向上させるためには、図２に示すようにレベルシフト回路２０６を用いて、周波数制御端子２０４に印加した制御電圧を所定電圧ずつシフトさせてそれぞれの可変容量素子２０３１〜２０３４に与えることで実現できる。以下、各場合について詳しく説明する。
【００２１】
［第１の実施形態］
図３に本発明の第１の実施形態の電圧制御発振器を示す。これはＣＭＯＳプロセスによって形成されるＭＯＳトランジスタを可変容量素子として使用し、その容量変化として該ＭＯＳトランジスタのゲート容量変化、つまりゲート・ソース間電圧に対するゲート・ソース間容量、ゲート・ドレイン間電圧に対するゲート・ドレイン間容量の変化を利用したものである。図３において、１は電流源、２，３はインダクタ、４、５はＮＭＯＳトランジスタを利用した可変容量素子、６，７は負性抵抗回路を構成するクロスカップルのＮＭＯＳトランジスタである。インダクタ２，３と可変容量素子４，５は共振回路を構成する。一方の可変容量素子４の制御端子（ゲート）には周波数制御端子８が接続され、他方の可変容量素子５の制御端子には周波数補正信号発生回路９が接続されている。１０，１１は発振出力端子である。
【００２２】
このように本実施形態の電圧制御発振器は２個の可変容量素子４，５を具備し、その一方の可変容量素子４を主の発振周波数制御用とし、他方の可変容量素子５をその発振周波数の補正用としたものである。
【００２３】
この電圧制御発振器は、たとえば工場の出荷検査時に周波数制御端子８から予め決められた一定の電圧を加え、そのときの出力周波数の値をカウンタなどの周波数をモニタする回路により評価し、その値が一定の基準値の中に入るように周波数補正信号発生回路９の発生電圧を調整することで、製造時のバラツキによる周波数のズレを補正することができる。
【００２４】
さらに図４に示すように電圧制御発振器の出力にカウンタ等の周波数をモニタする機能を持つ周波数モニタ回路１２を接続し、一定のタイミング、たとえば電源投入時や一定の時間間隔で発振出力周波数をモニタし、その結果によって周波数補正信号発生回路９の発生電圧を制御すること（請求項２）で、経時変化や温度変動に対して特性変化の少ない電圧制御発振器を構成することが可能になる。
【００２５】
［第２の実施形態］
図５に本発明の第２の実施形態の電圧制御発振器を示す。図５において、図３と同じものには同じ符号を付けている。この図５の電圧制御発振器は、発振周波数制御用の主の可変容量素子４に、その可変容量素子４を構成するトランジスタよりもサイズの小さなトランジスタで構成した可変容量素子１３を並列接続して、そこに変調信号発生回路１４により変調信号を印加するようにしたものである。１５は変調ベースバンド信号の入力端子である。
【００２６】
ここでは、たとえば、可変容量素子１３を構成するトランジスタのサイズを可変容量素子４を構成するトランジスタのサイズの１／１００とすると発振周波数ｆは
ｆ＝１／（２π（ＬＣ）1/2）
で表される（Ｌはインダクタ２，３の合計インダクタンス、Ｃは可変容量素子４，１３の合計容量）から、寄生容量を無視すると可変容量素子１３の容量が１／１００になるため、発振周波数の変化量は１／１０になる。すなわち、電圧対周波数利得が１／１０になるため、ベースバンド信号を１０倍の電圧で与えることができるようになり、変調精度を高くすることができる。変調信号発生回路１４は端子１５に入力する変調ベースバンドのデジタル信号に対して必要に応じてフィルタをかけたり、可変容量素子１３に入力する信号の振幅レベルの調整を行なう。
【００２７】
［第３の実施形態］
図６に本発明の第３の実施形態の電圧制御発振器を示す。ここでは、発振周波数制御用の可変容量素子を符号４Ａ，４Ｂ，４Ｃ，４Ｄに示すように４個で構成し、その各可変容量素子４Ａ，４Ｂ，４Ｃ，４Ｄに、レベルシフト回路１６から制御電圧を印加するようにしている。レベルシフト回路１６は、周波数制御端子８から入力される制御電圧をＶｃとすると、その４つの出力端子からそれぞれＶｃ、Ｖｃ−Ｖｄ、Ｖｃ−２Ｖｄ、Ｖｃ−３ＶｄのようにＶｄだけシフトした電圧が発生する。
【００２８】
４個の可変容量素子４Ａ，４Ｂ，４Ｃ，４Ｄとして使用している８個のトランジスタのゲート電圧対ゲート容量の特性は、図１８で示したように閾値近傍で急激に変化する特性で同じであるが、制御電圧Ｖｃをレベルシフト回路１６を通して電圧Ｖｄずつシフトして各可変容量素子４Ａ，４Ｂ，４Ｃ，４Ｄに印加することで、それらの制御電圧に対する各トランジスタのゲート容量の特性は図７に示すように、それぞれ電圧方向にＶｄずつオフセットがかかった特性になる。図７において、５１Ａ、５１Ｂ、５１Ｃ、５１Ｄはそれぞれ可変容量素子４Ａ，４Ｂ，４Ｃ，４Ｄのトランジスタのゲート電圧に対するゲート容量の特性図である。
【００２９】
共振回路の容量としては、これら４個の可変容量素子４Ａ，４Ｂ，４Ｃ，４Ｄの容量の合計になるため、その合計容量は図８の実線５２で示す特性になり、破線で示す従来の容量特性５３（図１８と同じ）に比べて、容量の変化幅に対し制御電圧の制御幅が広がっており、線形な範囲が広がっていることがわかる。発振周波数の変化は可変容量の変化に追従するため、図９に示すように、制御電圧に対する発振周波数の線形範囲も広がる。図９において、実線５４が本実施形態によるもの、破線５５が従来の場合（図１７と同じ）である。
【００３０】
なお、本実施形態は可変容量素子を４個で構成しているが、さらに増やすことでより線形範囲を広げることができる。
【００３１】
図１０はレベルシフト回路１６の構成例である。１７〜１９は電源に直列接続したＮＭＯＳトランジスタ、２０は電流源、２１は周波数制御端子８に接続される入力端子、２２〜２５は４個の可変容量素子４Ａ，４Ｂ，４Ｃ，４Ｄに接続するための出力端子である。本回路はトランジスタ１７〜１９のドレイン・ソース間に流れる電流が一定であるため、それら各トランジスタのサイズを同じにしておけば、トランジスタのゲート・ソース間電圧が一定（Ｖｄ）になるため、入力端子２１に入力した電圧Ｖｃに対して一定の電圧Ｖｄだけ順次シフトした電圧を出力端子２２〜２５に得ることができる。
【００３２】
［第４の実施形態］
図１１に本発明の第４の実施形態の電圧制御発振器を示す。図１１の回路は、可変容量素子として、図３に示す電圧制御発振器で説明した発振周波数制御用の主の可変容量素子４の他に、周波数レンジ切替用の可変容量素子２６Ａ，２６Ｂ，２６Ｃを使用している。２７は周波数レンジ切替制御回路、２８は周波数レンジ設定信号が入力する制御端子である。
【００３３】
ここでは、周波数レンジ切替制御回路２７によって、可変容量素子２６Ａ，２６Ｂ，２６Ｃにそれらの各々のトランジスタをオン／オフするような２値のデジタル信号（例えばオンのためにはハイレベル信号、オフのためにはロウレベル信号）を印加する。トランジスタをオフさせたときには、そのトランジスタのチャネル抵抗が非常に高くなるためゲート容量はほとんど見えなくなり（第１の容量値）、そのトランジスタで構成される可変容量素子の容量は発振周波数にほとんど影響を与えない。逆にトランジスタをオンさせたときにはそのトランジスタで構成される可変容量素子のゲート容量（第２の容量値）が共振回路に追加され、発振周波数のレンジを変更させる。これにより、周波数制御端子８に入力する制御電圧に対応する発振周波数のレンジを高速に切り替えることが可能になる。これにより特願２０００−１０４０８のような電圧制御発振器とこれを用いた送信側直接変調、受信側シングルコンバージョン方式の受信回路を実現することが可能である。
【００３４】
なお、本実施形態は周波数レンジ切替用の可変容量素子を３個で構成しているが、さらに増やすことでよりレンジ切替数を増やすことができる。
【００３５】
［第５の実施形態］
図１２に以上説明した第１〜第４の実施形態の構成を全て含むようにした電圧制御発振器の実施形態を示す。可変容量素子４Ａ、４Ｂ、４Ｃ、４Ｄにはレベルシフト回路１６を通してオフセットをかけた制御電圧を入力し、周波数制御端子８の制御電圧に対する出力周波数の変換利得の線形性の向上を図っている。可変容量素子１３は可変容量素子４Ａ、４Ｂ、４Ｃ、４Ｄに比べ小さなサイズの可変容量素子で構成され変調信号発生回路１４から周波数変調のための変調ベースバンド信号が入力する。可変容量素子５には周波数制御端子８の制御電圧に対する発振周波数の製造バラツキ等によるズレを補償する信号が入力する。可変容量素子２６Ａ、２６Ｂ、２６Ｃには周波数レンジ切替制御回路２６で発生したＭＯＳトランジスタをオン／オフするための信号を入力し、必要な周波数レンジに電圧制御発振器の発振周波数を切り替える。
【００３６】
以上によって、本実施形態は、線形性が良く、製造バラツキに対して補償可能であり、周波数変調器を構成するのが容易であり、周波数レンジを高速に広範囲に切り替えることのできる電圧制御発振器を実現できる。
【００３７】
［その他の実施形態］
なお、以上説明した各実施形態の電圧制御発振器は、可変容量素子及びクロスカップルトランジスタにＮＭＯＳトランジスタを用いているが、それぞれにＰＭＯＳトランジスタを用いた構成についても同様に適用することが可能である。
【００３８】
【発明の効果】
以上説明したように本発明の電圧制御発振器によれば、制御電圧対周波数特性の線形範囲を広げることが可能になり、これによって、ＰＬＬを構成するときの出力周波数によるループ特性の変動を押さえることができる効果がある。
【００３９】
また、従来ではＣＭＯＳプロセスで構成しようとしたときに線形範囲の広い可変容量素子を得ることが困難であったが、本発明を適用することでＣＭＯＳプロセスによる共振型電圧制御発振器においても線形範囲の狭い可変容量素子を用いて線形範囲の広い電圧制御発振器を構成することが可能となる。
【００４０】
さらには、プロセスの変動による周波数のズレを容易に補正できるようになり、高い変調精度の周波数変調器を容易に構成することができるようになり、周波数レンジを高速に切り替えることが可能となる等、実用上大きな効果がある。
【図面の簡単な説明】
【図１】  本発明の電圧制御発振器の原理説明用の回路図である。
【図２】  本発明の線形性を向上させる電圧制御発振器の原理説明用の回路図である。
【図３】  本発明をＣＭＯＳプロセスで構成した共振型電圧制御発振器に適用して周波数補正を可能にした第１の実施形態の電圧制御発振器の回路図である。
【図４】  図３の電圧制御発振器の周波数補正を自動化した例の電圧制御発振器の回路図である。
【図５】  本発明をＣＭＯＳプロセスで構成した共振型電圧制御発振器に適用して周波数変調を可能にした第２の実施形態の電圧制御発振器の回路図である。
【図６】  本発明をＣＭＯＳプロセスで構成した共振型電圧制御発振器に適用して変換特性の線形性を向上させた第３の実施形態の電圧制御発振器の回路図である。
【図７】  図６の電圧制御発振器における各可変容量素子のトランジスタのゲート容量の制御電圧に対する特性図である。
【図８】  図６の電圧制御発振器における各可変容量素子の合計容量の制御電圧に対する特性図である。
【図９】  図６の電圧制御発振回路の制御電圧に対する発振周波数の特性図である。
【図１０】  図６の電圧制御発振器におけるレベルシフト回路の回路図である。
【図１１】  本発明をＣＭＯＳプロセスで構成した共振型電圧制御発振器に適用して周波数レンジの切り替えを可能にした第４の実施形態の電圧制御発振器の回路図である。
【図１２】  本発明をＣＭＯＳプロセスで構成した共振型電圧制御発振器に適用して周波数補正、周波数変調、発振周波数の線形性向上、周波数レンジ切り替えを可能にした第５の実施形態の電圧制御発振器の回路図である。
【図１３】  一般的なＰＬＬのブロック図である。
【図１４】  従来の共振型電圧制御発振器のブロック図である。
【図１５】  ＰＬＬを用いた周波数変調回路のブロック図である。
【図１６】  ＣＭＯＳプロセスで構成した従来の共振型電圧制御発振器の回路図である。
【図１７】  図１６の電圧制御発振回路の制御電圧に対する発振周波数の特性図である。
【図１８】  図１６の電圧制御発振回路の可変容量素子のトランジスタの制御電圧に対する容量の特性図である。
【符号の説明】
１：電流源、２，３：インダクタ、４，４Ａ，４Ｂ，４Ｃ，４Ｄ，５：可変容量素子、６，７：トランジスタ、８：周波数制御端子、９：周波数補正信号発生回路、１０，１１：発振出力端子、１２：周波数モニタ回路、１３：可変容量素子、１４：変調信号発生回路、１５：変調ベースバンド信号入力端子、１６：レベルシフト回路、１７〜１９：トランジスタ、２０：電流源、２１：入力端子、２２〜２５：出力端子、２６Ａ，２６Ｂ，２６Ｃ：可変容量素子、２７：周波数レンジ切替制御回路、２８：制御端子
１０１：位相比較器、１０２：ループフィルタ、１０３：電圧制御発振器、１０４：可変分周器、１０５：基準信号の入力端子、１０６：出力端子、１０７：変調制御端子
２０１：共振回路、２０２：負性抵抗回路、２０３，２０３１〜２０３４：可変容量素子、２０４，２０４１〜２０４４：周波数制御端子、２０５：発振出力端子、２０６：レベルシフト回路
３０１、３０２：インダクタ、３０３〜３０６：ＮＭＯＳトランジスタ、３０７：電流源、３０８：周波数制御端子、３０９，３１０：発振出力端子
【図１】
0004089938.tif 000002
【図２】
0004089938.tif 000003
【図３】
0004089938.tif 000004
【図４】
0004089938.tif 000005
【図５】
0004089938.tif 000006
【図６】
0004089938.tif 000007
【図７】
0004089938.tif 000008
【図８】
0004089938.tif 000009
【図９】
0004089938.tif 000010
【図１０】
0004089938.tif 000011
【図１１】
0004089938.tif 000012
【図１２】
0004089938.tif 000013
【図１３】
0004089938.tif 000014
【図１４】
0004089938.tif 000015
【図１５】
0004089938.tif 000016
【図１６】
0004089938.tif 000017
【図１７】
0004089938.tif 000018
【図１８】
0004089938.tif 000019