(57)【特許請求の範囲】
【請求項１】
表面微細加工センサ構造を集積化したモノリシック半導体素子の製造方法であって：上面を有する半導体基板（１０）を用意する段階；該半導体基板（１０）がセンサ領域（３０）と集積回路領域（４０）とを有するようにする段階；前記上面を覆う相互接続層（１４）を形成する段階；前記相互接続層（１４）を覆う第１犠牲層（１６）を形成する段階；前記第１犠牲層にパターニングを行って、前記センサ領域において前記第１犠牲層の選択部分を除去して、前記相互接続層を露出させる少なくとも１つのアンカー開口（１８）を形成する段階；前記第１犠牲層を覆う構造層（３２）を形成し、前記少なくとも１つのアンカー開口を通じて前記相互接続層に前記構造層を結合する段階；前記構造層にパターニングを行い、前記センサ領域内に少なくとも１つのセンサ構造素子を形成する段階；前記センサ領域を覆う第２犠牲層（３４）を形成する段階；前記第２犠牲層及び前記第１犠牲層をパターニングする段階；前記センサ領域を覆う密閉層（３６）を形成する段階；前記密閉層をパターニングする段階；前記相互接続層をパターニングして、前記集積回路領域内の前記半導体基板を露出する段階；次に、前記集積回路領域内において、導電性ドープ領域を含む、半導体素子構造を形成する段階；高速熱アニールを行う段階；前記少なくとも１つのセンサ構造素子と前記半導体素子構造とを電気的に結合する段階；前記少なくとも１つのセンサ構造素子と前記半導体素子構造とを電気的に結合する段階の後に、前記集積回路領域を覆うパシベーション層（５０）を形成する段階；および前記高速熱アニールを行う段階の後に、前記密閉層、第１犠牲層および第２犠牲層を除去し、前記少なくとも１つのセンサ構造素子を形成する段階；から成ることを特徴とする方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、一般的にセンサを集積化した半導体素子に関し、更に特定すれば、集積表面微細加工構造を有する(integrated surface micromachined structure)モノリシック半導体素子に関するものである。
【０００２】
【従来の技術】
センサを集積化した半導体素子は、例えば、加速度、流量または圧力の検出を必要とする用途において、コスト削減およびサイズ縮小の潜在的可能性があるために、高い関心が寄せられている。長年の間、個別の微細加工されたセンサは商業的に入手可能であった。これら個別センサは殆ど例外的にバルク微細加工技術(bulk micromachining techniques)によって製造されていた。即ち、シリコン基板を加工して検出素子を形成するのである。これまでに開発された技術によって信頼性の高い素子が生産されるようになったが、かかる素子は通常大きく、しかも最近の半導体集積回路（ＩＣ）素子の処理との集積化は容易ではない。その結果、表面微細加工、即ち、基板表面に堆積された層の微細加工が、極く最近の研究の主題となっている。
【０００３】
表面微細加工は、バルク微細加工センサ技術で可能なセンサよりも、大幅に小型化されたセンサを製造する潜在的可能性を提供する。この潜在的可能性は、単一チップ上でＩＣ素子とかかるセンサとを一体化し、モノリシック半導体素子の生産をもたらす可能性もある。モノリシック素子固有の利点には、高い信頼性および低いコストが含まれる。その上、これらの集積素子は、個別素子よりも、感度および精度が高く、しかもサイド・エフェクト(side effect) やデータ獲得(data acquisition)に対する補償も優れている。
【０００４】
表面微細加工素子に固有の問題の１つとして、表面微細加工素子は、採用する個々の処理方式への依存性が極端に高いことが証明されている。しばしば、センサを製造するための最良のプロセスが、ＩＣ素子を製造するためのプロセスとは全く矛盾することがある。例えば、フィールド酸化またはソース／ドレイン駆動のような、高温（９００℃以上）のＩＣプロセスは、表面微細加工構造（ＳＭＳ）に必要とされる比較的厚い（１ないし２ミクロン）ポリシリコン層に、応力を生じる可能性がある。繰り返される高温プロセスのためにかかる応力が蓄積されると、その結果、センサ構造が変形する可能性がある。
【０００５】
最近、１９９５年５月２３日に発行された、米国特許第5,417,111 号、"MONOLITHIC CHIP CONTAINING INTEGRATED CIRCUITRY AND SUSPENDED MICROSTRUCTURE"において、Steven J. Sherman, et al. は、この一体化問題に対する解決案として、バイポーラ回路素子または金属酸化物半導体（ＭＯＳ:metal oxide semicondoctor) 回路素子、あるいは双方のタイプの素子を組み合わせたＢｉＭＯＳのいずれかを含む構造を示唆している。具体的に説明すると、Sherman et al.は、ＳＭＳの前にバイポーラおよび／またはＭＯＳ回路素子を作成することによって、前述の高温問題を回避するプロセスを提案した。しかしながら、この処理シーケンスは、種々の層の厚さの能力を制限する等、ＳＭＳのプロセスの最適化に対して制限を強いるものである。即ち、既に形成されているＩＣ回路素子があるために、最適なＳＭＳを形成するための熱アニールやドーピング・サイクルの使用が制限されることになる。このような熱アニールの熱およびドーピング・サイクルは、かかる回路素子の性能を低下させる可能性がある。
【０００６】
したがって、最適化されたＩＣおよびＳＭＳ素子を有する、集積化表面微細加工構造を有するモノリシック半導体素子を製造する新規なプロセスを考案すれば、有益であろう。
【０００７】
【発明が解決しようとする課題】
したがって、本発明の目的は、最適化されたＩＣおよびＳＭＳ素子双方を有するモノリシック半導体素子を製造するための、新規なプロセスを提供することである。
【０００８】
本発明の他の目的は、信頼性向上およびコスト削減を図った素子を得ることができる、集積化表面微細加工構造を有するモノリシック半導体素子を製造するための新規なプロセスを提供することである。
【０００９】
本発明の更に他の目的は、感度および精度の向上を図り、サイド・エフェクトの補償およびデータ獲得を改善する素子を得ることができる、集積化表面微細加工構造を有するモノリシック半導体素子を製造するための新規で改良された方法を提供することである。
【００１０】
【課題を解決するための手段】
本発明の目的は、表面微細加工構造を集積化したモノリシック半導体素子の製造方法によって達成される。まず、半導体基板を用意し、基板を覆う相互接続層と第１犠牲層とを堆積する。第１犠牲層にパターニングを行うことにより、センサ領域とＩＣ領域とを形成する。センサ領域内にパターニングされたセンサ構造層を形成し、第２犠牲層および密閉層によって保護する。一方ＩＣ領域内にＩＣ素子を形成する。ＩＣ処理に続いて、ＲＴＡアニールを行い、センサ層内の応力を緩和する。センサ領域をＩＣ領域に電気的に結合し、犠牲層を除去し、センサ領域内のセンサ素子を解放する。
【００１１】
【発明の実施の形態】
本発明は、表面微細加工センサ構造と、かかるセンサ構造によって発生された信号を処理する回路との双方を内蔵した、モノリシック半導体素子を製造する新規な方法に関するものである。説明および理解を容易にするために、図１の集積化表面微細加工構造を有するモノリシック半導体素子およびそれ以降の図は、表面微細加工片持ちばりビーム(cantilever beam) を描いたものとする。しかしながら、これより図示し説明する本発明は、ダイアフラム、ブリッジ、およびトランポリン構造のような、他のタイプの表面微細加工構造を作成するためにも採用可能であることは理解されよう。例えば、１９９４年８月１６日に発行され、Motorola.Inc. に譲渡された、米国特許第5,337,606 号、"LATERALLY SENSITIVE ACCELEROMETER AND METHOD OF MAKING"において、Bennett et al.は、本発明の方法でも作成し得る微細加工コンデンサ構造について記載している。
【００１２】
ここで図１を参照すると、本発明の一実施例を用いて製造した素子の一部をかなり簡略化した断面図が示されている。半導体基板１０は、センサ領域３０と、集積回路領域４０とを有する。センサ領域３０内では、ポリシリコン微細構造、即ち、型持ちばりビーム３２が示されており、下地の相互接続層１４と結合されている。相互接続層１４は絶縁層１２を覆うものとして示されている。集積回路領域４０は、ソースおよびドレイン領域４２、酸化物層４４、金属接点４６、ゲート電極４７およびゲート酸化物層４８から成る、非常に簡略化されたＭＯＳ素子を有するものとして示されている。
【００１３】
半導体基板１０は、細部を最小限に止めて示されているが、基板１０は、集積回路領域４０内に形成される半導体回路の歩留りおよび性能を最高に高めるように、調整されることは理解されよう。したがって、基板１０は、図１に示したようなシリコン半導体ウエハで構成することができ、あるいは、基板１０は、エピタキシャル・シリコン層が上に配されている半導体ウエハで構成することもできる。加えて、基板１０は、シリコン接合ウエハ構造(silicon bonded wafer structure)、または半導体素子製造に相応しい、当業者には既知のいずれかの他の構造を含むこともできる。半導体基板１０は、その中にいかなる数のドープ領域でも形成することができ、単一ＭＯＳ、相補形ＭＯＳ（ＣＭＯＳ）、ＢｉＭＯＳおよびバイポーラ回路を含むがこれらには限定されない、広範囲の半導体素子をここに作成し収容することができる。本発明は、殆どのタイプの半導体素子の、殆どの表面微細加工センサ構造との集積化を可能にするものである。
【００１４】
図２は、本発明の一実施例であるプロセスの主要工程を示すフロー・チャートである。堆積工程１００は、基板１０上での絶縁層１２の堆積、ならびに相互接続層１４の堆積およびパターニングから成る。絶縁層１２は任意の層である。即ち、用途によっては絶縁層１２の堆積は必要でない。しかしながら、絶縁層１２はセンサ素子を基板１０から絶縁すると共に、センサ領域３０の処理の間ＩＣ領域４０を保護する役割を果たすことができるので、殆どの用途では、絶縁層１２を用いることによって利点が得られる。この二重の目的を達成するために、通常、層１２は、例えば、低圧化学蒸着（ＬＰＣＶＤ:low pressure chemical vapor deposition ）によって堆積された窒化シリコン(Si3N4) である。あるいは、絶縁層１２は、二酸化シリコン(SiO2)とその上に配されたSi3N4 層との結合層とすることもできる。
【００１５】
相互接続層１４は、少なくとも部分的には、センサ領域３０内の素子をＩＣ領域４０内の素子に電気的に結合する役割を果たす。通常、相互接続層１４は、ドープ・ポリシリコンで作成されるが、一般的に用いられている耐熱金属シリサイドまたはサリサイド(salicides) を用いてもよい。ドープ・ポリシリコン、シリサイドまたはサリサイドを形成するために一般的に用いられる技術のいずれかを用いて相互接続層１４を形成可能であることは、理解されよう。形成の後、標準的フォトリソグラフィおよびエッチング技法を用いることによって、相互接続層１４にパターニングを行う。  工程１１０は、第１犠牲層１６の堆積およびパターニングから成る。層１６は、典型的に、厚さ約１ないし２ミクロン（μ）に堆積された、燐ケイ酸ガラス（ＰＳＧ:phosposilicate glass)である。ＰＳＧ犠牲層１６の堆積には、例えば、化学蒸着（ＣＶＤ）のような一般的に用いられている技法のいずれかを用いることができる。ＰＳＧが選択されたのは、そのエッチング速度が速く、ポリシリコンに対するエッチング選択性が高く、かつ物質が検出用構造の形成に通常用いられているからである。ここで図３を参照すると、堆積およびパターニング工程１１０が完了し、マスキング層（図示せず）を全て除去した後の、モノリシック半導体素子の一部をかなり簡略化した断面図が示されている。標準的なフォトリソグラフィおよびエッチング・プロセスによって層１６にパターニングを行い、アンカー開口(anchor opening)１８を規定する。ドライ・エッチング技法を用いて層１６のパターニングを行うことができるが、通常、第１犠牲層１６のエッチングには、アンカー開口１８の底面に露出されて示されている下地の相互接続層１４に対して選択性が高いバッファ酸化物エッチャント（ＢＯＥ:buffer oxide echant) を用いる。
【００１６】
再び図２に戻って、マスキング層（図示せず）の除去後、工程１２０において、構造層３２を堆積し、ドープし、かつこれにパターニングを行う。通常、構造層３２にはポリシリコンを用い、例えば、ＬＰＣＶＤによってコンフォーマルに形成することにより、アンカー開口１８を完全に充填し、相互接続１４に結合する。構造層３２の厚さは、形成されるセンサ構造素子のタイプの関数であるが、図示のポリシリコン片持ちばりビームに対しては、１ないし２ミクロンが通常の厚さである。
【００１７】
センサ構造素子には通常ポリシリコンが用いられるが、タングステン（Ｗ）のような他の半導体または導電性物質を用いてセンサ構造素子を形成することも可能である。しかしながら、ポリシリコンを用いる場合、現場でドープされたポリシリコンよりもむしろ、ドープされないポリシリコンを堆積した場合に最高の堆積速度が得られる。したがって、通常、ドープされないポリシリコン膜（層３２）を堆積し、続いて、例えば、イオン注入のような、ポリシリコンにドープするためのいくつかの既知で一般的に用いられている方法の１つを用いて、これをドープする。ドーピングの後、構造層３２にパターニングを行い、必要とされる特定センサ構造素子を形成する。構造層３２のドーピングは、とりわけ、層３２のアンカー開口１８を通じての相互接続層１４への電気的結合を強化する役割を果たすことも理解されよう。
【００１８】
次に図４を参照すると、工程１２０が完了し、マスキング層（図示せず）を除去した後のモノリシック半導体素子の一部を、かなり簡略化した断面図が示されている。図示の構造層３２は、アンカー開口１８が充填されており、これによって物理的および電気的に相互接続層１４に結合されている状態である。各センサ素子３２には、いかなる数のアンカー開口１８を形成してもよい。例えば、ブリッジ型センサ素子が必要な場合、２つのアンカー開口１８が形成される。更に、多数のセンサ素子３２を単一基板１０上に形成可能である。
【００１９】
再び図２に戻り、構造層３２のパターニングの後、工程１３０において、まず第２犠牲層３４の堆積およびパターニングを行い、パターニングされた構造層３２を完全に被覆する。第２犠牲層３４は通常ＰＳＧで構成される。図５を参照すると、層３４にパターニングを行った結果、層３４および層１６がＩＣ領域４０から除去され、相互接続層１４が露出されたままとなっている。図２の工程１３０では、次に熱アニールを行う。通常、約９００℃のアニール温度が用いられる。このアニールは、パターニングされた構造層３２において応力を緩和し、第１および第２犠牲層双方１６，３４からの燐の拡散により、層３２をドープする役割を果たす。このようにパターニングされた層３２にドーピングを行うと、犠牲層１６，３４から層３２により効率的にドーパントが拡散することがわかっている。次に図５を参照すると、層３２が、それぞれ第１および第２犠牲層１６，３４間に完全に閉じ込められている様子を見ることができる。こうして、パターニングされた構造層３２の全表面を、ＰＳＧ層およびドーパント源と接触した状態にする。
【００２０】
再び図２を参照する。工程１４０では、まず、密閉層３６の堆積およびパターニングを行い、ＩＣ領域４０における回路素子製造の間、センサ領域３０のための保護を設ける。ここに開示する方法は本質的に層３２内の全ＳＭＳ構造を規定するが、センサ領域３０内のこれらセンサ構造素子３２は、それぞれ第１および第２犠牲層１６，３４間に閉じ込められ、かつこれらによって保護されていることは理解されよう。したがって、高温処理を利用して図１に示したソース／ドレイン領域４２のようなＩＣ素子の構成要素が形成される間、センサ構造素子３２は、ＩＣ処理において利用される高温によって生じる応力の蓄積および損傷から保護された状態を保つ。更に、密閉層３６によって、ＩＣ処理の間、センサ領域３０および内部のＳＭＳ構造に対する付加的な保護も設ける。次に、図６を参照すると、通常Si3N4 から成る密閉層３６にパターニングを行い、ＩＣ領域４０内の基板１０を露出させ、センサ領域３０にほぼ密閉構造を形成し、相互接続領域１５およびＩＣ領域４０を密閉せずに残した状態が示されている。
【００２１】
図２の工程１４０では、更に、ＩＣ領域４０に回路を形成する。採用する具体的なプロセス工程は、所望の最終構造、およびそうして形成されたＩＣ回路の機能性(functionality) によって異なることは理解されよう。また、かかるプロセス工程は、本発明において利用することを意図したものであることも理解されよう。次に図７を参照すると、ソース／ドレイン領域４２のようなほぼ全てのＩＣ回路素子が形成され、酸化物層４４に覆われている状態が図示されている。採用された特定のＩＣ処理に対して、高速熱アニール（ＲＴＡ:rapid thermal aneal) を調整し、センサ層３２を第１および第２犠牲層１６，３４間に閉じ込めた状態で、ＩＣ処理の間に調整した高速熱アニールを行った場合、パターニングされた構造層３２に生じる応力を効果的に軽減できることが分かっている。かかる調整は、通常のＭＯＳプロセスでは、ＲＴＡを約９００℃で約３０秒とすれば有効であることが証明されている。尚、異なるＲＴＡ条件が必要となる可能性もあり、これは、製造するセンサ素子のタイプ、および実行される特定ＩＣ処理工程の関数であることは、理解されよう。更に、これら異なるＲＴＡ条件は、検査用構造の評価を通して、容易に実験的に決定可能であることも理解されよう。最後に、熱アニールの前または後に、密閉層３６を除去してもよいことも理解されよう。図７は、工程１４０の完了時に、本発明方法の一実施例によって製造された構造を示す。ここでは、密閉層３６はＲＴＡの前に既に除去されている。
【００２２】
再び図２を参照する。工程１５０において、相互接続領域１５を用いて、センサ領域３０をＩＣ領域４０に電気的に結合する。図８に示すように、酸化物層４４に、接点開口４９が形成されている。金属接点層４６の堆積およびパターニングが行われて金属接点４６が形成されており、これによって、センサ領域３０をＩＣ領域４０に電気的に結合すると共に、図示の種々のＩＣ回路素子に対する電気的結合も行う。続いて、工程１５０では、パシベーション層５０の堆積およびパターニングが行われる。パシベーション層５０をパターニングして、センサ領域３０を露出させ、更にＩＣ領域４０内の接合領域（図示せず）を露出させ、チップ外部用電気結合部(off chip electraical coupling) を設ける。パシベーション層５０は、通常Si3N4 から成り、少なくとも最上層として含むことは理解されよう。Si3N4 またはＰＳＧに対して高い選択性を有するその他のいずれかの誘電体物質の選択は、後に犠牲層を除去する間、ＩＣ領域４０を完全に保護するために重要である。最後に、第１および第２犠牲層１６，３４それぞれにエッチングを行い、パターニングされている構造層３２を解放する。通常、犠牲層のエッチングにはＢＯＥ溶液を用いる。これは、構造素子３２およびパシベーション層５０、ならびにあらゆる露出金属層に対する選択性を与えるのを助ける。図８は、工程１５０の完了時における、本発明の一実施例によって製造された構造を示す。
【００２３】
以上、表面微細加工構造を集積化したモノリシック半導体素子を製造するための新規な方法を開示した。本方法は、ＩＣ領域４０内にＩＣ素子の構成要素を形成する前に、センサ領域３０内に全構造をほぼ形成しようとするものである。また、本方法は、第１に全てのセンサ構造素子３２を第１および第２犠牲層１６，３４間に閉じ込めることによって、熱処理の影響からこれらセンサ構造素子３２を全て保護しようとするものである。第２に、センサ領域３０を覆う密閉層３６を設けることによって、密閉層３６内のセンサ領域３０をほぼ完全に密閉する。最後に、ＲＴＡプロセスを調整し、最適化ＩＣプロセスの間に素子３２に蓄積されるあらゆる応力を緩和する。加えて、本方法では、センサ領域３０およびＩＣ領域４０の処理はそれぞれ互いに独立しているので、センサ領域３０内のセンサ素子およびＩＣ領域４０内のＩＣ素子を、あらゆるタイプのものとすることもできる。
【００２４】
ここに提供した方法は、従来技術の方法に対して、センサ素子およびＩＣ素子を独立して最適化が可能であるという利点があることは、理解されよう。当業者は知っているように、製造プロセスを最適化することにより、その結果、信頼性向上およびコスト削減を図った素子を得ることができる。加えて、最適化は、サイド・エフェクト自体の減少、および性能が向上した最適化素子の製造の双方により、サイド・エフェクトの補償も改善することができる。最後に、かかる最適化素子は、センサおよびＩＣ双方の機能性の最適化により、データ獲得の改善も可能とする。
【００２５】
以上本発明の具体的な実施例について示しかつ説明したが、更に他の変更や改善も当業者には想起されよう。したがって、本発明はここに示した特定形態には限定されないと理解されることを望み、本発明の精神および範囲から逸脱しない全ての変更は、特許請求の範囲に含まれることを意図するものである。
【図面の簡単な説明】
【図１】本発明を用いて製造した、処理終了間際の素子の一部を示す、非常に簡略化した断面図。
【図２】本発明の一実施例の主要プロセス工程を表わすフロー・チャート。
【図３】 図２の主要プロセス工程に相関付けて、本発明を用いて製造する素子の部分を示す、非常に簡略化した断面図。
【図４】 図２の主要プロセス工程に相関付けて、本発明を用いて製造する素子の部分を示す、非常に簡略化した断面図。
【図５】 図２の主要プロセス工程に相関付けて、本発明を用いて製造する素子の部分を示す、非常に簡略化した断面図。
【図６】 図２の主要プロセス工程に相関付けて、本発明を用いて製造する素子の部分を示す、非常に簡略化した断面図。
【図７】 図２の主要プロセス工程に相関付けて、本発明を用いて製造する素子の部分を示す、非常に簡略化した断面図。
【図８】 図２の主要プロセス工程に相関付けて、本発明を用いて製造する素子の部分を示す、非常に簡略化した断面図。
【符号の説明】
１０    半導体基板
１２    絶縁層
１４    相互接続層
１８    アンカー開口
３０    センサ領域
３２    構造層
３４    第２犠牲層
３６    密閉層
４０    集積回路領域
４２    ソースおよびドレイン領域
４４    酸化物層
４６    金属接点
４７    ゲート電極
４８    ゲート酸化物層
４９    接点開口
５０    パシベーション層
【図１】
0004138036.tif 000002
【図２】
0004138036.tif 000003
【図３】
0004138036.tif 000004
【図４】
0004138036.tif 000005
【図５】
0004138036.tif 000006
【図６】
0004138036.tif 000007
【図７】
0004138036.tif 000008
【図８】
0004138036.tif 000009