(57)【特許請求の範囲】
【請求項１】
それぞれ異なる第１および第２の電源電位に基づいて内部回路を動作させる半導体装置において、
前記第１の電源電位が第１の基準電位より高いか否かを判定する第１の判定回路と、
前記第２の電源電位が第２の基準電位より高いか否かを判定する第２の判定回路と、
前記第１の電源電位が前記第２の電源電位よりも高いか否かを判定する第３の判定回路と、
０より大きく１よりも小さい所定値を前記第１の電源電位に乗じた電圧値よりも前記第２の電源電位が大きいか否かを判定する第４の判定回路と、
前記第１および第２の電源電位の少なくとも一方が瞬停または瞬断し、または前記第１および第２の電源電位の電位関係が反転した場合に前記内部回路の動作が停止されるように、前記第１〜第４の判定回路のすべてにおいて判定が肯定されると前記第１および第２の電源電位を前記内部回路に供給し、前記第１〜第４の判定回路の少なくともいずれかにおいて判定が否定されると前記内部回路を初期化する信号を出力する電源電圧制御回路と、を備えることを特徴とする半導体装置。
【請求項２】
前記所定値は、前記半導体装置内のトランジスタのしきい値電圧を基準として設定されることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１および第２の電源電位に基づいて、前記内部回路を駆動するための内部電位を生成する内部電源生成回路を備え、
前記電源電圧制御回路は、前記第１〜第４の判定回路のすべてにおいて判定が肯定されると前記第１および第２の電源電位を前記内部電源生成回路に供給し、前記第１〜第４の判定回路の少なくともいずれかにおいて判定が否定されると前記内部電源生成回路への前記第１および第２の電源電位の供給を停止することを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
それぞれ異なる第１および第２の電源電位に基づいて内部回路を動作させる半導体装置において、
前記第１の電源電位が第１の基準電位より高いか否かを判定する第１の判定回路と、
前記第２の電源電位が所定電位以上のときのみ前記第１の電源電位を出力するレベルシフト回路と、
前記第１の電源電位が前記第２の電源電位よりも高いか否かを判定する第２の判定回路と、
０より大きく１よりも小さい所定値を前記第１の電源電位に乗じた電圧値よりも前記第２の電源電位が大きいか否かを判定する第３の判定回路と、
前記第１および第２の電源電位の少なくとも一方が瞬停または瞬断し、または前記第１および第２の電源電位の電位関係が反転した場合に前記内部回路の動作が停止されるように、前記第１〜第３の判定回路のそれぞれにおいて判定が肯定され、かつ前記レベルシフト回路から前記第１の電源電位が出力されると前記第１および第２の電源電位を前記内部回路に供給し、前記第１〜第３の判定回路の少なくともいずれかにおいて判定が否定されるか、あるいは前記レベルシフト回路から前記第１の電源電位が出力されなかった場合には、前記内部回路を初期化する信号を出力する電源電圧制御回路と、を備えることを特徴とする半導体装置。
【請求項５】
前記第１および第２の電源電位に基づいて、前記内部回路を駆動するための内部電位を生成する内部電源生成回路を備え、
前記電源電圧制御回路は、前記第１〜第３の判定回路のすべてにおいて判定が肯定されると前記第１および第２の電源電位を前記内部電源生成回路に供給し、前記第１〜第３の判定回路の少なくともいずれかにおいて判定が否定されると前記内部電源生成回路への前記第１および第２の電源電位の供給を停止することを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記第１〜第３の判定回路は、前記レベルシフト回路の出力電圧を電源電圧として動作することを特徴とする請求項４または５に記載の半導体装置。
【請求項７】
前記第１の電源電位は、定常状態では、前記第２の電源電位よりも電位レベルが高いことを特徴とする請求項１〜６のいずれかに記載の半導体装置。
【請求項８】
それぞれ異なる第１および第２の電源電位に基づいて、半導体装置内の内部回路を動作させる電源電圧制御方法において、
前記第１の電源電位が第１の基準電位より高いか否かを判定するステップと、
前記第２の電源電位が第２の基準電位より高いか否かを判定するステップと、
前記第１の電源電位が前記第２の電源電位よりも高いか否かを判定するステップと、
０より大きく１よりも小さい所定値を前記第１の電源電位に乗じた電圧値よりも前記第２の電源電位が大きいか否かを判定するステップと、
前記第１および第２の電源電位の少なくとも一方が瞬停または瞬断し、または前記第１および第２の電源電位の電位関係が反転した場合に前記内部回路の動作が停止されるように、前記第１の電源電位が前記第１の基準電位より高いと判定され、かつ前記第２の電源電位が前記第２の基準電位より高いと判定され、かつ前記第１の電源電位が前記第２の電源電位よりも高いと判定され、かつ前記所定値を前記第１の電源電位に乗じた電圧値よりも前記第２の電源電圧が大きいと判定された場合には、前記第１および第２の電源電位を前記内部回路に供給し、それ以外の場合には、前記内部回路を初期化するステップと、を備えることを特徴とする電源電圧制御方法。
【請求項９】
それぞれ異なる第１および第２の電源電位に基づいて、半導体装置内の内部回路を動作させる電源電圧制御方法において、
前記第１の電源電位が第１の基準電位より高いか否かを判定するステップと、
前記第２の電源電位が所定電位以上のときのみ前記第１の電源電位を出力するステップと、
前記第１の電源電位が前記第２の電源電位よりも高いか否かを判定するステップと、
０より大きく１よりも小さい所定値を前記第１の電源電位に乗じた電圧値よりも前記第２の電源電位が大きいか否かを判定するステップと、
前記第１および第２の電源電位の少なくとも一方が瞬停または瞬断し、または前記第１および第２の電源電位の電位関係が反転した場合に前記内部回路の動作が停止されるように、前記第１の電源電位が前記第１の基準電位より高いと判定され、かつ前記第１の電源電位が前記第２の電源電位よりも高いと判定され、かつ前記第２の電源電位が前記所定電位以上のときに前記第１の電源電位が出力され、かつ前記所定値を前記第１の電源電位に乗じた電圧値よりも前記第２の電源電位が大きいと判定された場合には、前記第１および第２の電源電位を前記内部回路に供給し、それ以外の場合には、前記内部回路を初期化するステップと、を備えることを特徴とする電源電圧制御方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複数の電源電位に基づいて内部回路を駆動する半導体装置および電源電圧制御方法に関し、例えば、ロジック回路用の電源電圧とは別に、昇圧回路や降圧回路用の電源回路を必要とする半導体メモリ装置などを対象とする。
【０００２】
【従来の技術】
外部電源がある電位レベルまで下がったことを検知してリセット信号を発生する電源電位検知回路が従来から知られている。このリセット信号は、半導体装置に供給される外部電源が予期しない不規則な瞬停、瞬断あるいは不安定なオン、オフをするような場合に、確実に内部回路を初期化して内部電源生成回路の動作を停めるために重要な信号である。このリセット信号を発生する電源電位検知回路は、例えば図２１のように構成される。
【０００３】
図２１において、外部電源VDDが図２２（ａ）に示すようにある一定の電位状態から電位が下がってくる（時間ｔ１）と、閾値Vtpを持つPMOSトランジスタＱ２１のゲート電位とドレイン電位（ノード１２）は図２２（ｂ）に示すようにVDD-Vtpから徐々に下がっていく。ノード１２の電位が下がっていくとインバータＩＶ２１内のNMOSトランジスタの閾値よりも電位が低くなった（時間ｔ２）時点で、図２２（ｃ）に示すように出力電位１４はオフになる。
【０００４】
図２１のような電源電位検知回路は、半導体装置に供給される外部電源が複数ある場合にそれぞれの電源電位ごとに設けられる。
【０００５】
【発明が解決しようとする課題】
しかしながら、異なる２つの外部電源ＶＤＤ，ＶＣＣが供給される半導体装置を使用しているときに、両方または片方の外部電源が予期しない不規則な瞬停や瞬断を起こすおそれがある。例えば、片方の外部電源が瞬停や瞬断を起こすと、２つの電源電位ＶＤＤ，ＶＣＣのうち電位が高いほうの外部電源が急激に下がったり、あるいは電源オフ時に電位が高い方の外部電源が電位が低い方の外部電源よりも先に電位が下がったりして、電位関係が逆転してしまうことが起こりうる。このような電位関係の逆転が起こると、ジャンクションリークが起きたり、内部回路が誤動作するおそれがある。
【０００６】
本発明は、このような点に鑑みてなされたものであり、その目的は、瞬停や瞬断等により複数の電源電位の電位関係が逆転しても内部回路が誤動作を起こすことがない半導体装置および電源電圧制御方法を提供することにある。
【０００７】
【課題を解決するための手段】
本発明の一態様によれば、それぞれ異なる第１および第２の電源電位に基づいて内部回路を動作させる半導体装置において、
前記第１の電源電位が第１の基準電位より高いか否かを判定する第１の判定回路と、
前記第２の電源電位が第２の基準電位より高いか否かを判定する第２の判定回路と、
前記第１の電源電位が前記第２の電源電位よりも高いか否かを判定する第３の判定回路と、
０より大きく１よりも小さい所定値を前記第１の電源電位に乗じた電圧値よりも前記第２の電源電位が大きいか否かを判定する第４の判定回路と、
前記第１および第２の電源電位の少なくとも一方が瞬停または瞬断し、または前記第１および第２の電源電位の電位関係が反転した場合に前記内部回路の動作が停止されるように、前記第１〜第４の判定回路のすべてにおいて判定が肯定されると前記第１および第２の電源電位を前記内部回路に供給し、前記第１〜第４の判定回路の少なくともいずれかにおいて判定が否定されると前記内部回路を初期化する信号を出力する電源電圧制御回路と、を備えることを特徴とする半導体装置が提供される。
【０００８】
また、本発明の一態様によれば、それぞれ異なる第１および第２の電源電位に基づいて内部回路を動作させる半導体装置において、
前記第１の電源電位が第１の基準電位より高いか否かを判定する第１の判定回路と、
前記第２の電源電位が所定電位以上のときのみ前記第１の電源電位を出力するレベルシフト回路と、
前記第１の電源電位が前記第２の電源電位よりも高いか否かを判定する第２の判定回路と、
０より大きく１よりも小さい所定値を前記第１の電源電位に乗じた電圧値よりも前記第２の電源電位が大きいか否かを判定する第３の判定回路と、
前記第１および第２の電源電位の少なくとも一方が瞬停または瞬断し、または前記第１および第２の電源電位の電位関係が反転した場合に前記内部回路の動作が停止されるように、前記第１〜第３の判定回路のそれぞれにおいて判定が肯定され、かつ前記レベルシフト回路から前記第１の電源電位が出力されると前記第１および第２の電源電位を前記内部回路に供給し、前記第１〜第３の判定回路の少なくともいずれかにおいて判定が否定されるか、あるいは前記レベルシフト回路から前記第１の電源電位が出力されなかった場合には、前記内部回路を初期化する信号を出力する電源電圧制御回路と、を備えることを特徴とする半導体装置が提供される。
【００１０】
【発明の実施の形態】
以下、本発明に係る半導体装置および電源電圧制御方法について、図面を参照しながら具体的に説明する。以下では、本発明に係る半導体装置の一例として、DRAM混載型のシステムＬＳＩについて説明する。このＬＳＩには少なくとも２種類の電源電位ＶＤＤ，ＶＣＣ（ただし、ＶＤＤ＜ＶＣＣ）が供給され、ＶＤＤ（第２の電源電位）はＬＳＩ内部のロジック回路やDRAMの周辺回路などの電源として用いられ、ＶＣＣ（第１の電源電位）はDRAMで用いる昇圧電圧（降圧回路）を生成する昇圧（降圧）回路などで用いられる。
【００１１】
（本発明の原理回路図の説明）
図１は本発明に係る半導体装置の基本原理を示す回路図である。図１の半導体装置には、異なる２つの電源電位ＶＤＤ，ＶＣＣ（ただし、ＶＤＤ＜ＶＣＣ）が外部から供給される。図１の半導体装置は、図２１の電源電位検知回路と同様に構成されるＶＤＤ検知回路１およびＶＣＣ検知回路２と、これら検知回路１，２に基づいて内部電源生成回路５および内部回路６を制御する制御回路７とを備えている。
【００１２】
制御回路７は、電源投入後、電源電位ＶＤＤ，ＶＣＣが正常電位になったことを受けて、複数ある内部電位生成回路の電位生成順を制御する。また、安定したレベルにあった電源電位ＶＤＤ，ＶＣＣの電位レベルが下がった場合には、制御回路７は内部電源生成回路５の動作を停止させて内部回路６を初期化する信号を出力する。
【００１３】
図２は内部電源生成回路５の動作範囲を示す図であり、図示のハッチング部は内部電源生成回路５が動作を停止する電圧範囲を示している。
【００１４】
ＶＤＤ検知回路１は、図２の実線Ｊ２１に示すように、ＶＤＤ検知回路１内のNMOSトランジスタとPMOSトランジスタのしきい値電圧をそれぞれＶtn，Ｖtpとしたときに、電源電位ＶＤＤ＞Ｖtn＋Ｖtpの関係を満たすか否かを検知する。
【００１５】
また、ＶＣＣ検知回路２は、図２の実線Ｊ２２に示すように、ＶＣＣ検知回路２内のNMOSトランジスタとPMOSトランジスタのしきい値電圧をそれぞれＶtn'，Ｖtp'としたときに、電源電位ＶＣＣ＞Ｖtn'＋Ｖtp'の関係を満たすか否かを検知する。図２の二点鎖線Ｊ２３はＶＤＤ＝ＶＣＣの線を示しており、この線よりも左側は外部電源の電位が逆転する状態を示している。
【００１６】
図１の半導体装置は、電源電位ＶＤＤ，ＶＣＣが図２のハッチング部分の電圧範囲にある場合のみ、内部電源生成回路５や内部回路６の動作を停止させるため、電源電位ＶＤＤとＶＣＣの電位が逆転した点Ｃのような異常な状態になっても、内部電源生成回路５や内部回路６の動作を停止できない。
【００１７】
このため、電位の逆転時に内部電源生成回路５内の昇圧電位生成回路等でジャンクションリーク等が起きて過大な電流が流れ、回路が誤動作を起こすおそれがある。
【００１８】
以下では、このような不具合が起きないように工夫した半導体装置の例を説明する。
【００１９】
（第１の実施形態）
図３は本発明に係る半導体装置の第１の実施形態の概略構成を示すブロック図である。図３の半導体装置は、電源電位ＶＤＤの電位レベルを検知するＶＤＤ検知回路（第１の判定回路）１と、電源電位ＶＣＣの電位レベルを検知するＶＣＣ検知回路（第２の判定回路）２と、電源電位ＶＣＣが電源電位ＶＤＤより高いか否かを判定する電位比較回路（第３の判定回路）３と、電源電位ＶＤＤが電源電位ＶＣＣの１／３より高いか否かを判定する電位比較回路（第４の判定回路）４と、電源電位ＶＤＤ，ＶＣＣを内部電源生成回路５と内部回路６に供給するか否かを制御する制御回路（電源電圧制御回路）７と、を備えている。
【００２０】
内部電源生成回路５は、例えば昇圧電源生成回路８、降圧電源生成回路９、中間電位生成回路１０、負電圧電源生成回路１１などを含んでいる。内部電源生成回路５および内部回路６には、電源電位ＶＣＣ，ＶＤＤが供給される。
【００２１】
一方、内部回路６は、メモリセル、メモリセルの読み出し／書き込み制御回路、およびセンスアンプなどを含んでいる。内部回路６は、電源電位ＶＤＤを電源電圧として利用する。
【００２２】
図４はＶＣＣ検知回路２の内部構成を示す回路図である。図示のように、ＶＣＣ検知回路２は、電源電位ＶＣＣの端子と接地端子との間に直列接続されたPMOSトランジスタＱ１および抵抗素子Ｒ１と、PMOSトランジスタＱ１のドレイン端子に縦続接続されたインバータＩＶ１〜ＩＶ４と、を有する。
【００２３】
図４のPMOSトランジスタＱ１は、ゲート端子とドレイン端子が短絡されており、ダイオードとして作用する。インバータＩＶ１の入力電圧は、電源電位ＶＣＣからPMOSトランジスタＱ１のしきい値電圧Ｖtpを引いた電圧になる。この電圧がインバータＩＶ１内のNMOSトランジスタ（不図示）のしきい値電圧Ｖtnを超えた時点で、ＶＣＣ検知回路２はハイレベル電圧を出力する。すなわち、ＶＣＣ検知回路２がハイレベル電圧を出力する条件は、ＶＣＣ＞Ｖtp'＋Ｖtn'である。
【００２４】
図５は図３のＶＣＣ検知回路２の電位波形図であり、時刻ｔ１のときに電源電位ＶＣＣが下がり始める例を示している。電源電位ＶＣＣが下がり始めると、それに応じて、PMOSトランジスタＱ１のドレイン電圧も低下する。そして、時刻ｔ２になると、PMOSトランジスタＱ１のドレイン電圧がインバータ内のNMOSトランジスタのしきい値電圧Ｖtn以下になり、ＶＣＣ検知回路２の出力はローレベル電圧になる。
【００２５】
本実施形態のＶＤＤ検知回路１は、図２１と同様に構成されており、外部基準電位ＶＤＤがインバータ内のNMOSトランジスタのしきい値電圧以下になると、ＶＤＤ検知回路１の出力はローレベル電圧になる。このように、ＶＤＤ検知回路１は、ＶＤＤ＞Ｖtp＋Ｖtnか否かを検知する。
【００２６】
図６は電位比較回路３の内部構成を示す回路図である。図示のように、電位比較回路３は、電源電位ＶＤＤの２／３の電圧Ｖdを出力する抵抗分圧回路２１と、外部電源回路ＶＣＣの２／３の電圧Ｖcを出力する抵抗分圧回路２２と、電圧Ｖd，Ｖcの大小関係を検出する差動増幅器２３と、電源電位ＶＣＣの端子と接地端子との間に直列接続されたPMOSトランジスタＱ２およびNMOSトランジスタＱ３と、PMOSトランジスタＱ２およびNMOSトランジスタＱ３の接続点に縦続接続されたインバータＩＶ５，ＩＶ６と、を有する。
【００２７】
差動増幅器２３は、ＶＣＣ＞ＶＤＤの場合にはローレベル電圧を出力し、ＶＣＣ≦ＶＤＤの場合にはハイレベル電圧を出力する。差動増幅器２３の出力がローレベル電圧になると、PMOSトランジスタＱ２がオンし、電位比較回路３はハイレベル電圧（電源電位ＶＤＤ）を出力する。また、差動増幅器２３の出力がハイレベル電圧になると、PMOSトランジスタＱ２がオフし、電位比較回路３はローレベル電圧を出力する。
【００２８】
このように、電位比較回路３は、ＶＣＣ＞ＶＤＤのときにハイレベル電圧を出力し、ＶＣＣ≦ＶＤＤのときにローレベル電圧を出力する。
【００２９】
図６の抵抗分圧回路２１，２２にて電源電位ＶＤＤ，ＶＣＣを１／３する理由は、差動増幅器２３内のトランジスタのゲート端子に直接外部電源電圧ＶＤＤ，ＶＣＣが印加されると、差動増幅器２３内のトランジスタが壊れるおそれがあるためである。
【００３０】
図７は電位比較回路３の電位波形図であり、時刻ｔ１のときに電源電位ＶＣＣが下がり始める例を示している。ＶＣＣ＞ＶＤＤの間は差動増幅器２３の出力はローレベル電圧であり、電位比較回路３はハイレベル電圧を出力する。
【００３１】
時刻ｔ２のときに、電源電位ＶＤＤ，ＶＣＣの電位関係が逆転してＶＤＤ＞ＶＣＣになると、差動増幅器２３の出力はハイレベル電圧になり、PMOSトランジスタＱ２がオフして、電位比較回路３の出力はローレベル電圧になる。
【００３２】
図８は電位比較回路４の内部構成を示す回路図である。図示のように、電位比較回路４は、電源電位ＶＣＣの１／３の電圧Ｖcを出力する抵抗分圧回路３１と、電源電位ＶＤＤと電圧Ｖcとの大小関係を検出する差動増幅器３２と、電源電位ＶＣＣの端子と接地端子との間に直列接続されたPMOSトランジスタＱ４およびNMOSトランジスタＱ５と、PMOSトランジスタＱ４およびNMOSトランジスタＱ５の接続点に縦続接続されたインバータＩＶ７，ＩＶ８と、を有する。
【００３３】
図９は電位比較回路４の電位波形図であり、時刻ｔ１のときに電源電位ＶＤＤが下がり始める例を示している。ＶＤＤ＞ＶＣＣ／３の間は、差動増幅器３２の出力はローレベル電圧であり、PMOSトランジスタＱ４がオンして電位比較回路４の出力はハイレベル電圧になる。
【００３４】
時刻ｔ２のときに、ＶＤＤ≦ＶＣＣ／３になると、差動増幅器３２の出力はハイレベル電圧になり、PMOSトランジスタＱ４がオフして電位比較回路４の出力はローレベル電圧になる。
【００３５】
このように、電位比較回路４は、ＶＤＤ＞ＶＣＣ／３か否かを検知する。
【００３６】
図１０は内部電源生成回路５の動作範囲を示す図であり、図示のハッチング部は非動作範囲を示している。図１０の実線Ｊ１より上側範囲はＶＤＤ検知回路１がハイレベル電圧を出力する場合であり、実線Ｊ２より右側範囲はＶＣＣ検知回路２がハイレベル電圧を出力する場合であり、実線Ｊ３より下側範囲は電位比較回路３がハイレベル電圧を出力する場合であり、実線Ｊ４より上側範囲は電位比較回路４がハイレベル電圧を出力する場合である。
【００３７】
これら４つの実線Ｊ１〜Ｊ４で囲まれた電圧範囲、すなわち、ＶＤＤ＞Ｖtp＋Ｖtn、ＶＣＣ＞Ｖtp'＋Ｖtn'、ＶＤＤ＜ＶＣＣ、およびＶＤＤ＞ＶＣＣ／３の４つの条件を満たす電圧範囲が内部電源生成回路５および内部回路６の動作範囲であり、それ以外は非動作範囲である。
【００３８】
図１１は電源電位ＶＤＤ，ＶＣＣが瞬停する例を示す図である。通常時に、ＶＣＣが２．５Ｖで、ＶＤＤが１．５Ｖとし、通常の動作電圧状態が図１０の点Ａにあるとする。ここで、図１１（ａ）のように電源電位ＶＤＤが瞬停すると、動作電圧状態は図１０の点Ａから線Ｂに沿って矢印の向きに移動する。やがて、実線Ｊ４と交差してＶＤＤ＜ＶＣＣ／３になると、電位比較回路４の出力はローレベル電圧になり、制御回路７は内部電源生成回路５の動作を停止させるとともに、内部回路６を初期化する。
【００３９】
一方、通常の動作電圧状態が図１０の点Ａにあるときに、図１１（ｂ）のように電源電位ＶＣＣが瞬停すると、動作電圧状態は図１０の点Ａから点Ｃに矢印の向きに移動する。やがて、実線Ｊ３と交差してＶＤＤ＞ＶＣＣになると、電位比較回路３の出力はローレベル電圧になり、制御回路７は内部電源生成回路５の動作を停止させるとともに、内部回路６を初期化する。
【００４０】
また、通常の動作電圧状態が図１０の点Ａにあるときに、外部電源ＶＤＤ，ＶＣＣがともに瞬停すると、動作電圧状態は図１０の点Ａから点Ｄに矢印の向きに移動する。やがて、実線Ｊ１と交差してＶＤＤ＜Ｖtp＋Ｖtnになると、ＶＤＤ検知回路１の出力はローレベル電圧になり、制御回路７は内部電源生成回路５の動作を停止させるとともに、内部回路６を初期化する。
【００４１】
このように、本実施形態では、瞬停や瞬断などにより電源電位ＶＤＤ，ＶＣＣの電位関係が逆転した場合や、電源電位ＶＤＤ，ＶＣＣがトランジスタの動作電圧よりも低くなったときに、確実に内部電源生成回路５の動作を停止させて内部回路６を初期化するようにしたため、不意なジャンクションリークや内部回路６等の誤動作を防止できる。
【００４２】
特に、本実施形態の場合、電位比較回路３，４の比較結果を考慮に入れて内部電源生成回路５の動作範囲を設定するため、従来は不可能であった図１０の斜線部内で内部電源生成回路５の動作を確実に停止させることができる。
【００４３】
図１０の斜線部Ｐ１は、ＶＣＣ＞Ｖtp'＋Ｖtn'であっても、ＶＣＣとＶＤＤの電位が逆転する領域であり、この領域ではジャンクションリーク等が起きるおそれがある。また、斜線部Ｐ２は、ＶＤＤ＞Ｖtp＋Ｖtnであっても、ＶＤＤが低いために内部電源生成回路５や内部回路６の動作速度が低下するおそれのある領域である。
【００４４】
ところで、図１０の電位比較回路４は、電源電位ＶＤＤと電源電位ＶＣＣの１／３の電位とを比較しているが、比較する電位は必ずしも１／３でなくてもよく、１未満の所定値であればよい。所定値を１未満に設定する理由は、１以上だと、電位が逆転するためである。
【００４５】
所定値を具体的にどのような値に設定するかは、使用するトランジスタのしきい値電圧等により決定すればよい。具体的には、電位比較回路４は、ＶＣＣが２．５Ｖのときに、ＶＤＤ＞（トランジスタのしきい値電圧＋０．２Ｖ〜０．５Ｖ）の条件を満たすか否かを判断するのが望ましい。
【００４６】
同様に、電位比較回路３は、電源電位ＶＤＤ，ＶＣＣをそれぞれ１／３した電圧同士を比較しているが、１／３以外の分圧比で分圧した電圧同士を比較してもよい。
【００４７】
また、上述した制御回路７は、ＶＤＤ検知回路１、ＶＣＣ検知回路２および電位比較回路３，４の出力に基づいて内部電源生成回路５と内部回路６の動作を制御しているが、電位比較回路４の出力を利用せずに内部電源生成回路５等を制御してもよい。この場合、図１０の実線Ｊ４を省略した状態になり、図１０の斜線部Ｐ２に含まれる電圧範囲で内部電源生成回路５と内部回路６を動作させることになるが、動作速度が低下するおそれはあるものの、誤動作のおそれはほとんどない。また、この場合、電位比較回路４を省略できるとともに、制御回路７の制御も簡略化できるため、チップの占有面積を削減できる。
【００４８】
（第２の実施形態）
第２の実施形態は、ＶＤＤ検知回路１の代わりにレベルシフト回路を設けるものである。
【００４９】
図１２は本発明に係る半導体装置の第２の実施形態の概略構成を示すブロック図である。図１２の半導体装置は、ＶＤＤ検知回路１の代わりにレベルシフト回路４１を備えている他は、図３と同様に構成されている。
【００５０】
図１３のレベルシフト回路４１は、電源電位ＶＤＤがレベルシフト回路４１内のNMOSトランジスタのしきい値電圧以上のときのみ電源電位ＶＣＣを出力する。
【００５１】
図１３はレベルシフト回路４１の内部構成を示す回路図である。図１３のレベルシフト回路４１は、ソース端子に電源電位ＶＣＣが供給されゲート端子に電源電位ＶＤＤが供給されるPMOSトランジスタＱ６と、PMOSトランジスタＱ７およびNMOSトランジスタＱ８からなるインバータＩＶ９と、インバータＩＶ９の入力端子とPMOSトランジスタＱ６のドレイン端子との間に直列接続される複数のPMOSトランジスタからなる充電回路４２と、インバータＩＶ９の入力端子に接続される２つのインバータＩＶ１０，ＩＶ１１からなるラッチ４３と、ドレイン端子がラッチ４３の一端に接続されるNMOSトランジスタＱ９と、ドレイン端子がラッチ４３の他端に接続されソース端子がNMOSトランジスタＱ９のソース端子に接続されるNMOSトランジスタＱ１０と、ドレイン端子がNMOSトランジスタＱ９，Ｑ１０のソース端子に接続されソース端子が接地されゲート端子に電源電位ＶＤＤが供給されるNMOSトランジスタＱ１１と、NMOSトランジスタＱ９，Ｑ１０のゲート端子間に接続されるインバータＩＶ１２と、を有する。
【００５２】
充電回路４２を構成する複数のPMOSトランジスタのゲート端子はいずれも接地されており、これらPMOSトランジスタは抵抗素子として作用する。
【００５３】
図１４は図１３のレベルシフト回路４１の電位波形図である。時刻ｔ１までは、電源電位ＶＤＤ，ＶＣＣはそれぞれ１．５Ｖ、２．５Ｖであるとする。このとき、NMOSトランジスタＱ９，Ｑ１１はオン状態であり、インバータＩＶ９の入力端子はローレベル電圧である。したがって、レベルシフト回路４１は電源電位ＶＣＣを出力する。
【００５４】
時刻ｔ１のときに電源電位ＶＤＤが下がり始め、時刻ｔ２で電源電位ＶＤＤがNMOSトランジスタＱ９，Ｑ１１のしきい値電圧未満になると、NMOSトランジスタＱ９，Ｑ１１はオフする。このとき、PMOSトランジスタＱ６はオンし、インバータＩＶ９の入力端子は充電回路４２のインピーダンスで決まるハイレベル電圧になる。これにより、インバータＩＶ９の出力電位は反転し、ローレベル電圧になる。
【００５５】
図１５は内部電源生成回路５の動作範囲を示す図であり、図示のハッチング部は内部電源生成回路５の非動作範囲を示している。図１５の実線Ｊ11より上側範囲はレベルシフト回路４１が外部電源電圧ＶＣＣを出力する場合であり、実線Ｊ12より右側範囲はＶＣＣ検知回路２がハイレベル電圧を出力する場合であり、実線Ｊ13より下側範囲は電位比較回路３がハイレベル電圧を出力する場合であり、実線Ｊ14より上側範囲は電位比較回路４がハイレベル電圧を出力する場合である。
【００５６】
これら４つの実線Ｊ11〜Ｊ14で囲まれた電圧範囲、すなわち、ＶＤＤ＞Ｖt、ＶＣＣ＞Ｖtp＋Ｖtn、ＶＤＤ＜ＶＣＣ、およびＶＤＤ＞ＶＣＣ／３の４つの条件を満たす電圧範囲が内部電源生成回路５の動作範囲であり、それ以外は非動作範囲である。
【００５７】
次に、第２の実施形態の半導体装置の動作を説明する。通常時に、ＶＣＣが２．５Ｖで、ＶＤＤが１．５Ｖとし、通常の動作電圧状態が図１５の点Ａにあるとする。ここで、図１１（ａ）のように電源電位ＶＤＤが瞬停すると、動作電圧状態は図１５の点Ａから線Ｂに沿って矢印の向きに移動する。やがて、実線Ｊ14と交差してＶＤＤ≦ＶＣＣ／３になると、電位比較回路４の出力はローレベル電圧になり、制御回路７は内部電源生成回路５への電源電位ＶＤＤ，ＶＣＣの供給を停止するとともに、内部回路６を初期化する。
【００５８】
一方、通常の動作電圧状態が図１５の点Ａにあるときに、図１１（ｂ）のように電源電位ＶＣＣが瞬停すると、動作電圧状態は図１５の点Ａから点Ｃに向かって矢印の向きに移動する。やがて、実線Ｊ13と交差してＶＤＤ≧ＶＣＣになると、電位比較回路３の出力はローレベル電圧になり、制御回路７は内部電源生成回路５への外部電源圧ＶＤＤ，ＶＣＣの供給を停止するとともに、内部回路６を初期化する。
【００５９】
また、通常の動作電圧状態が図１５の点Ａから点Ｄに移行する場合、すなわち、電源電位ＶＤＤ，ＶＣＣがともに下がる場合には、実線Ｊ11と交差したときにレベルシフト回路４１の出力がローレベルになり、制御回路７は内部電源生成回路５の動作を停止させて内部回路６を初期化する信号を出力する。
【００６０】
このように、本実施形態では、第１の実施形態と同様に、電源電位ＶＤＤ，ＶＣＣが瞬停や瞬断などを起こして、電源電位ＶＤＤ，ＶＣＣの電位関係が逆転したり、電源電位ＶＤＤ，ＶＣＣがトランジスタの動作電圧よりも低くなったときに、確実に内部電源生成回路５の動作を停止させて内部回路６を初期化することができ、不意なジャンクションリークや内部回路６等の誤動作を防止できる。
【００６１】
また、本実施形態のレベルシフト回路４１は、すべてCMOS回路で構成できるため、第１の実施形態のＶＤＤ検知回路１のようにチップ占有面積の大きい抵抗素子が不要になり、レイアウト上の制約が緩くなることから、チップサイズの小型化が図れる。
【００６２】
（第３の実施形態）
第３の実施形態は、第２の実施形態と同様にレベルシフト回路４１を備えているが、第２の実施形態よりも消費電力を低減できることを特徴とする。
【００６３】
図１６は本発明に係る半導体装置の第３の実施形態のブロック図である。図１６の半導体装置は、図１２と同様に、ＶＤＤ検知回路１の代わりにレベルシフト回路４１を備えている。また、図１２と異なり、レベルシフト回路４１の出力電圧ＶLSがＶＣＣ検知回路２と電位比較回路３，４の電源電圧として利用される。
【００６４】
図１７はＶＣＣ検知回路２の内部構成を示す回路図である。図１７のＶＣＣ検知回路２は、PMOSトランジスタＱ１のソース端子にレベルシフト回路４１の出力電圧ＶLSが供給される点で図４の回路と異なっているが、それ以外は図４と同様に構成されている。
【００６５】
また、図１８は電位比較回路３の内部構成を示す回路図である。図１８の電位比較回路３は、抵抗分圧回路２１，２２、差動増幅器２３およびPMOSトランジスタＱ２のソース端子にレベルシフト回路４１の出力電圧ＶLSが供給される点で図６の回路と異なっているが、それ以外は図６と同様に構成されている。
【００６６】
また、図１９は電位比較回路４の内部構成を示す回路図である。図１９の電位比較回路４も、抵抗分圧回路３１、差動増幅器３２およびPMOSトランジスタＱ４のソース端子にレベルシフト回路４１の出力電圧ＶLSが供給される点で図６の回路と異なっているが、それ以外は図８と同様に構成されている。
【００６７】
このように、第３の実施形態は、レベルシフト回路４１の出力電圧ＶLSを電源電圧としてＶＣＣ検知回路２と電位比較回路３，４を駆動するため、例えば電源電位ＶＤＤのみが内部電源生成回路５や内部回路６の動作電圧範囲よりも低くなったときに、内部電源生成回路５の動作停止と内部回路６の初期化を行うだけでなく、ＶＣＣ検知回路２や電位比較回路３，４への電源供給も停止するため、これら回路内で電源電位ＶＣＣから接地端子に向けて流れる電流を遮断でき、消費電流の削減が図れる。
【００６８】
（その他の実施形態）
上述した第１〜第３の実施形態では、本発明を半導体装置に適用した例を説明したが、本発明は、半導体装置以外の形態でも実現でき、例えば、ハードウェアとソフトウェアを組み合わせて実現することもできる。
【００６９】
図２０は、図３の制御回路７がソフトウェア的に動作を行う例を示すフローチャートである。図２０のフローチャートは、システム（例えば、半導体装置）の電源が投入された後に処理を開始する。まず、ＶＤＤ検知回路１とＶＣＣ検知回路２によりそれぞれ電源電位ＶＤＤ，ＶＣＣを検知する（ステップＳ１）。
【００７０】
次に、ＶＣＣ＞（Ｖtp'＋Ｖtn'）か否かを判定する（ステップＳ２）。この判定が肯定されると、次に、ＶＤＤ＞（Ｖtp＋Ｖtn）か否かを判定する（ステップＳ３）。この判定が肯定されると、次に、ＶＣＣ＞ＶＤＤか否かを判定する（ステップＳ４）。この判定が肯定されると、次に、ＶＤＤ＞ＶＣＣ／３か否かを判定する（ステップＳ５）。この判定が肯定されると、内部電源生成回路５に外部電源ＶＣＣ，ＶＤＤを供給する（ステップＳ６）。
【００７１】
一方、ステップＳ２〜Ｓ４のいずれかの判定が否定された場合は、内部電源生成回路５への電源電位ＶＣＣ，ＶＤＤの供給を停止し、かつ内部回路６を初期化する（ステップＳ７）。
【００７２】
ステップＳ６，Ｓ７の処理が終了すると、所定時間が経過したか否かを判定し（ステップＳ８）、所定時間が経過すると、ステップＳ１以降の処理を繰り返す。
【００７３】
このように、制御回路７をソフトウェアで構成する場合、本来異なる目的で半導体チップ上に設けられているコントローラ等を利用して上述した制御を行うことができ、チップの占有面積を削減できる。
【００７４】
なお、図２０のステップＳ５の処理は省略してもよい。また、図１２の半導体装置内の制御回路７がソフトウェア的に処理を行うこともでき、この場合、図２０のステップＳ３の処理の代わりに、レベルシフト回路４１と同様の処理を行えばよい。
【００７５】
【発明の効果】
以上詳細に説明したように、本発明によれば、第１および第２の電源電位の電位関係を第１〜第３の判定回路で判定し、その判定結果に基づいて内部回路を初期化するか否かを決定するようにしたため、第１および第２の電源電位の少なくとも一方が瞬停や瞬断等により大きく変動しても、ジャンクションリークや内部回路の誤動作を確実に防止できる。
【図面の簡単な説明】
【図１】本発明の基本原理を示す半導体装置のブロック図。
【図２】内部電源生成回路の動作範囲を示す図。
【図３】本発明に係る半導体装置の第１の実施形態の概略構成を示すブロック図。
【図４】ＶＣＣ検知回路の内部構成を示す回路図。
【図５】図２のＶＣＣ検知回路の電位波形図。
【図６】電位比較回路の内部構成を示す回路図。
【図７】電位比較回路の電位波形図。
【図８】電位比較回路の内部構成を示す回路図。
【図９】電位比較回路の電位波形図。
【図１０】内部電源生成回路の動作範囲を示す図。
【図１１】電源電位ＶＤＤ，ＶＣＣが瞬停する例を示す図。
【図１２】本発明に係る半導体装置の第２の実施形態の概略構成を示すブロック図。
【図１３】レベルシフト回路の内部構成を示す回路図。
【図１４】図１２のレベルシフト回路の電位波形図。
【図１５】内部電源生成回路の動作範囲を示す図。
【図１６】本発明に係る半導体装置の第３の実施形態のブロック図。
【図１７】ＶＣＣ検知回路の内部構成を示す回路図。
【図１８】電位比較回路の内部構成を示す回路図。
【図１９】電位比較回路の内部構成を示す回路図。
【図２０】制御回路の処理動作を示すフローチャート。
【図２１】従来の電源電位検知回路の一例を示す回路図。
【図２２】外部電源ＶＤＤの電位波形図。
【符号の説明】
１  ＶＤＤ検知回路
２  ＶＣＣ検知回路
３，４  電位比較回路
５  内部電源生成回路
６  内部回路
７  制御回路
８  昇圧電源生成回路
９  降圧電源生成回路
１０  中間電位生成回路
１１  負電圧電位生成回路
２１，２２，３１  抵抗分圧回路
２３，３２  差動増幅器
【図１】
0004095778.tif 000002
【図２】
0004095778.tif 000003
【図３】
0004095778.tif 000004
【図４】
0004095778.tif 000005
【図５】
0004095778.tif 000006
【図６】
0004095778.tif 000007
【図７】
0004095778.tif 000008
【図８】
0004095778.tif 000009
【図９】
0004095778.tif 000010
【図１０】
0004095778.tif 000011
【図１１】
0004095778.tif 000012
【図１２】
0004095778.tif 000013
【図１３】
0004095778.tif 000014
【図１４】
0004095778.tif 000015
【図１５】
0004095778.tif 000016
【図１６】
0004095778.tif 000017
【図１７】
0004095778.tif 000018
【図１８】
0004095778.tif 000019
【図１９】
0004095778.tif 000020
【図２０】
0004095778.tif 000021
【図２１】
0004095778.tif 000022
【図２２】
0004095778.tif 000023