(57)【特許請求の範囲】
【請求項１】
チップ素体と、前記チップ素体の内部に設けられた貫通電極と、前記貫通電極に対向するように設けられた内部電極と、前記チップ素体の両端面にそれぞれ設けられ、前記貫通電極に電気的に接続された第１外部端子および第２外部端子と、前記チップ素体の側面に設けられ、前記内部電極に電気的に接続された第３外部端子とを有するコンデンサを、ホット側電極とグランド側電極とを有する回路基板に実装してなるコンデンサの実装構造であって、
前記第１外部端子および第２外部端子を前記ホット側電極に電気的に接続して同電位にするとともに、前記第３外部端子を前記グランド側電極に電気的に接続し、
前記ホット側電極と前記グランド側電極とは、前記回路基板内部の異なる層に積層されていることを特徴とするコンデンサの実装構造。
【請求項２】
前記ホット側電極は、前記回路基板の内部および裏面の少なくともいずれか一方に設けられており、前記回路基板の表面に設けられた前記コンデンサとは、前記回路基板の内部に設けられた電気的接続手段を介して、前記コンデンサの第１外部端子および第２外部端子と電気的に接続されていることを特徴とする請求項１に記載のコンデンサの実装構造。
【請求項３】
前記コンデンサの貫通電極には実質的に信号電流が流れず、実質的にノイズ電流が流れることを特徴とする請求項１または請求項２に記載のコンデンサの実装構造。
【請求項４】
チップ素体と、前記チップ素体の内部に設けられた貫通電極と、前記貫通電極に対向するように設けられた内部電極と、前記チップ素体の両端面にそれぞれ設けられ、前記貫通電極に電気的に接続された第１外部端子および第２外部端子と、前記チップ素体の側面に設けられ、前記内部電極に電気的に接続された第３外部端子とを有するコンデンサを、ホット側電極とグランド側電極とを有する回路基板に実装してなるコンデンサの実装構造であって、
前記チップ素体の側面の幅は、前記チップ素体の端面の幅よりも広く、
前記グランド側電極に前記第１外部端子および第２外部端子をそれぞれ電気的に接続するとともに、前記ホット側電極に前記第３外部端子を電気的に接続したことを特徴とするコンデンサの実装構造。
【請求項５】
前記グランド側電極は、前記ホット側電極の両側にそれぞれ設けられるとともに、前記チップ素体の端面の幅方向に沿って該幅方向の寸法よりも大きくなるように延伸され、前記第１外部端子および第２外部端子がそれぞれ電気的に接続されていることを特徴とする請求項４に記載のコンデンサの実装構造。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、コンデンサの実装構造に関する。
【０００２】
【従来の技術】
従来より、電子機器、特にデジタル機器のノイズ対策の一つとして、３端子コンデンサをバイパスコンデンサとして用いたものが知られている。３端子コンデンサは、貫通電極を流れる電流が小さい場合には、その等価直列抵抗（ＥＳＲ）による発熱は特に問題にならない。しかし、貫通電極を流れる電流が大きい場合には、発熱による不具合が発生する。このような不具合を解決するため、従来より、貫通電極の厚みを厚くするなどして、貫通電極の等価直列抵抗を極力低くしてきた。
【０００３】
さらに、特開平６−３４９６７８号公報記載のように、３端子コンデンサと並列に短絡導電路を繋ぎ、この短絡導電路に信号電流（直流電流）を流すものも知られている。この３端子コンデンサ１は、図７および図８に示すように、セラミック素体２の両端部にそれぞれ第１外部端子３および第２外部端子４を設けるとともに、セラミック素体２の内部に複数の内部電極７Ａ，７Ｂと貫通電極６を設けている。各内部電極７Ａ，７Ｂは、セラミック素体２の両側面にそれぞれ設けた第３外部端子５Ａ，５Ｂに電気的に接続され、貫通電極６は第１外部端子３と第２外部端子４を電気的に接続している。
【０００４】
３端子コンデンサ１は、一般に、図７に示すような回路基板３０上に、はんだ等で実装される。回路基板３０の表面には、３端子コンデンサ１の第１外部端子３および第２外部端子４がそれぞれ電気的に接続されるホット側線路（ホット側電極）３１，３２と、第３外部端子５Ａ，５Ｂがそれぞれ電気的に接続されるグランド側線路（グランド側電極）Ｇ１１，Ｇ１２とが形成されている。ホット側線路３１と３２は、短絡導電路３５により短絡されている。この短絡導電路３５は、等価直列抵抗が貫通電極６よりも小さくなるように構成されている。
【０００５】
【発明が解決しようとする課題】
しかしながら、図７に示すようなコンデンサの実装構造において、信号電流（直流電流）は、ホット側線路３１−第１外部端子３−短絡導電路３５−第２外部端子４−ホット側線路３２と流れる。短絡導電路３５は線路の幅が限られているため、抵抗値を有している。従って、第１外部端子３と第２外部端子４の間には電位差が生じ、信号電流が３端子コンデンサ１の貫通電極６を通過する。この結果、貫通電極６の等価直列抵抗により発熱し、数アンペアの信号電流しか流すことができなかった。
【０００６】
そこで、本発明の目的は、信号電流に関係なく、コンデンサの発熱を小さくできるコンデンサの実装構造を提供することにある。
【０００７】
【課題を解決するための手段および作用】
前記目的を達成するため、本発明に係るコンデンサの実装構造は、チップ素体と、チップ素体の内部に設けられた貫通電極と、貫通電極に対向するように設けられた内部電極と、チップ素体の両端面にそれぞれ設けられ、貫通電極に電気的に接続された第１外部端子および第２外部端子と、チップ素体の側面に設けられ、内部電極に電気的に接続された第３外部端子とを有するコンデンサを、ホット側電極とグランド側電極とを有する回路基板に実装してなるコンデンサの実装構造であって、第１外部端子および第２外部端子をホット側電極に電気的に接続して同電位にするとともに、第３外部端子をグランド側電極に電気的に接続し、ホット側電極とグランド側電極とは、回路基板内部の異なる層に積層されていることを特徴とする。
【０００８】
以上の構成により、第１外部端子と第２外部端子が広面積のホット側電極に電気的に接続して同電位になっているため、信号電流（直流電流）はコンデンサの貫通電極に殆ど流れない。つまり、実質的にノイズ電流（高周波電流）だけがコンデンサの貫通電極に流れる。そして、信号電流は広面積のホット側電極に流れるため、線路の幅が限られている従来のホット側線路のような電流値制限はなくなる。
【０００９】
さらに、ホット側電極を、回路基板の内部および裏面の少なくともいずれか一方に設け、回路基板の表面に設けられたコンデンサとは、回路基板の内部に設けた電気的接続手段を介して、コンデンサの第１外部端子および第２外部端子と電気的に接続することにより、回路基板のホット側電極をグランド側電極とは異なる層に設けることが可能となり、より一層広面積のホット側電極が得られる。電気的接続手段としては、ビアホールやスルーホールなどがある。
【００１０】
また、本発明に係るコンデンサの実装構造は、チップ素体と、チップ素体の内部に設けられた貫通電極と、貫通電極に対向するように設けられた内部電極と、チップ素体の両端面にそれぞれ設けられ、貫通電極に電気的に接続された第１外部端子および第２外部端子と、チップ素体の側面に設けられ、内部電極に電気的に接続された第３外部端子とを有するコンデンサを、ホット側電極とグランド側電極とを有する回路基板に実装してなるコンデンサの実装構造であって、チップ素体の側面の幅は、チップ素体の端面の幅よりも広く、グランド側電極に第１外部端子および第２外部端子をそれぞれ電気的に接続するとともに、ホット側電極に第３外部端子を電気的に接続したことを特徴とする。
【００１１】
以上の構成により、チップ素体の側面は端面に比べて幅が広いため、幅広の第３外部端子を形成することができる。従って、第３外部端子に接続された内部電極に、ノイズ電流だけでなく、信号電流が若干流れたとしても、等価直列抵抗を低減できるので、発熱を防止することができる。
【００１２】
また、チップ素体の側面の第３外部端子にグランド側電極を接続する従来の実装構造の場合には、グランド側電極を幅広に形成しようとすると、両端面の第１外部端子および第２外部端子と接触してしまうので、それを防止するためにグランド側電極に引出し用ランドが必要であった。しかし、本発明に係る前述のような構成であれば、第１外部端子および第２外部端子と接続されるグランド側電極を幅広に形成しても、第３外部端子に接触しないので、引出し用ランドを必要としない。従って、引出し用ランドに発生する等価直列インダクタンス（ＥＳＬ）をなくすことができ、低ＥＳＬのコンデンサの実装構造を実現することができる。
【００１３】
【発明の実施の形態】
以下、本発明に係るコンデンサの実装構造の実施形態について添付の図面を参照して説明する。
【００１４】
［第１実施形態、図１〜図４］
図１は、コンデンサの実装構造の一実施形態を示す断面図であり、図２はその模式分解斜視図である。回路基板３０の表面には、積層型コンデンサ１およびＩＣ４０がはんだ等で実装されている。積層型コンデンサ１は、図７および図８に示した、いわゆる３端子コンデンサと同様のものである。つまり、誘電体樹脂あるいは複合材料からなる直方体状のセラミック素体（チップ素体）２の両端面にそれぞれ第１外部端子３および第２外部端子４を設けるとともに、セラミック素体２の内部に複数の内部電極７Ａ，７Ｂと貫通電極６を設けている。各内部電極７Ａ，７Ｂは、セラミック素体２の両側面にそれぞれ設けた第３外部端子５Ａ，５Ｂに電気的に接続され、貫通電極６は第１外部端子３と第２外部端子４を電気的に接続している。
【００１５】
回路基板３０の表面には、コンデンサ１の第１外部端子３および第２外部端子４がそれぞれ電気的に接続される接続ランド１０，１１と、第３外部端子５Ａ，５Ｂがそれぞれ電気的に接続される接続ランドＧ１，Ｇ２と、ＩＣ４０の外部端子４１が電気的に接続される接続ランド２２と、外部端子４２が電気的に接続される接続ランド２３とが形成されている。
【００１６】
回路基板３０の内部には、広面積のホット側プレーン（ホット側電極）２０とグランド側プレーンＧ（グランド側電極）が異なる層に積層されている。これにより、ホット側プレーン２０を可能な限り広面積にすることができる。グランド側プレーンＧは、回路基板３０に設けたビアホール１２ｃ，１２ｄ，１２ｆを介して、接続ランドＧ１，Ｇ２，２３に電気的に接続している。ホット側プレーン２０は、回路基板３０に設けたビアホール１２ａ，１２ｂ，１２ｅを介して、接続ランド１０，１１，２２に電気的に接続している。ビアホール１２ａ，１２ｂ，１２ｅは、グランド側プレーンＧに設けた大径の穴１５を挿通することにより、グランド側プレーンＧとショートするのを防止している。
【００１７】
なお、ホット側プレーン２０は、必ずしも回路基板３０の内部に配置する必要はなく、回路基板３０の裏面に設けてもよい。この場合、接続ランド１０，１１，２２との電気的接続は、スルーホールを介して行われることになる。
【００１８】
図３は、コンデンサ１の実装構造の電気等価回路図である。コンデンサ１はホット側プレーン２０に並列的に接続されている。コンデンサ１の第１外部端子３と第２外部端子４を広面積のホット側プレーン２０を介して短絡させ、しかも、両外部端子３，４がホット側プレーン２０から実質的に等距離になるように配置することで、第１外部端子３と第２外部端子４は同電位になっている（ホット側プレーン２０には実質的に信号電流の方向性がない）。従って、信号電流（直流電流）は、コンデンサ１の貫通電極６に殆ど流れない。つまり、ノイズ電流（高周波電流）だけがコンデンサ１の貫通電極６に流れる。そして、信号電流は、等価直列抵抗の低い広面積のホット側プレーン２０に流れるため、線路の幅が限られている従来のホット側線路のような数アンペアの電流値制限はなくなる。この結果、数十アンペアの信号電流を流すことができるコンデンサの実装構造が得られる。
【００１９】
なお、３端子構造のコンデンサ１を２端子コンデンサのように実装する本第１実施形態の実装構造は、通常の３端子コンデンサの実装構造と比較して、コンデンサの等価直列インダクタンス（ＥＳＬ）が若干上昇してしまう。そのため、図４に示すように、通常に実装された３端子コンデンサの挿入損失特性（点線Ａ３参照）と比べて、本第１実施形態の挿入損失特性（実線Ａ１参照）は若干劣化する。しかし、本第１実施形態のコンデンサ１の等価直列インダクタンスは、一般の２端子コンデンサの残留インダクタンスの１／２０〜１／３０であり、２端子コンデンサより挿入損失特性は極めてよい。
【００２０】
［第２実施形態、図５および図６］
図５は、コンデンサの実装構造の別の実施形態を示す斜視図である。回路基板３０の表面には、積層型コンデンサ１がはんだ等で実装されている。
【００２１】
積層型コンデンサ１は、図７および図８に示した、いわゆる通常の３端子コンデンサと同様のものである。図６に示すように、このコンデンサ１は、保護用セラミック誘電体シート５１と、内部電極７Ａ，７Ｂを設けたセラミック誘電体シート５２，５４と、貫通電極６を設けたセラミック誘電体シート５３等を積み重ねた後、一体的に焼成して直方体状のセラミック素体（チップ素体）２を形成している。内部電極７Ａ，７Ｂのそれぞれの引出し部５５ａ，５５ｂは第３外部端子５Ａ，５Ｂに電気的に接続されている。また、貫通電極６の一方の引出し部５６ａは第１外部端子３に電気的に接続され、他方の引出し部５６ｂは第２外部端子４に電気的に接続されている。
【００２２】
回路基板３０の表面には、コンデンサ１の第３外部端子５Ａ，５Ｂが電気的に接続される一つのホット側線路（ホット側電極）２５と、第１外部端子３および第２外部端子４がそれぞれ電気的に接続されるグランド側パターン（グランド側電極）Ｇ３，Ｇ４とが形成されている。グランド側パターンＧ３，Ｇ４は、ホット側線路２５を間にしてセラミック素体２の長さＬの方向に略平行に、かつ、セラミック素体２の両端面の幅Ｗの方向に沿って幅Ｗの寸法よりも大きくなるように延伸されて配置されている。従って、ホット側線路２５との絶縁距離を確保しつつ、グランド側パターンＧ３，Ｇ４を広面積にできる。このホット側線路２５上に、コンデンサ１がホット側線路２５に対して左右対称になるように実装されている。すなわち、通常の３端子コンデンサ１の縦横を逆にして（９０度回転させて）配置したものである。
【００２３】
以上の構成により、ノイズ電流の略半分は内部電極７Ａ−貫通電極６−第１外部端子３と流れ、残りは内部電極７Ｂ−貫通電極６−第２外部端子４と流れる。従って、コンデンサ１内には、等価直列インダクタンスの小さい２個のコンデンサ部が形成されている。さらに、ホット側線路２５に対して左右対称になるように、コンデンサ１をホット側線路２５上に配置しているので、図６に示すように、貫通電極６を大きさの略等しいノイズ直流Ｉ１，Ｉ２が左右反対向きに流れる。これにより、ノイズ電流Ｉ１，Ｉ２によってそれぞれ発生する磁界は打ち消し合う。
【００２４】
この結果、コンデンサ１内に発生する等価直列インダクタンスは１／３に抑えられ、実装するコンデンサの数を削減することができる。図４には、本第２実施形態の挿入損失特性（一点鎖線Ａ２参照）が記載されている。
【００２５】
［他の実施形態］
なお、本発明に係るコンデンサの実装構造は、前記実施形態に限定するものではなく、その要旨の範囲内で種々に変更することができる。例えば、前記実施形態のコンデンサのグランドに接続される第３外部端子５Ａ，５Ｂは、奥側の側面と手前側の側面に分かれて形成されているが、コンデンサの中央の胴部を巻くように形成された周回形状の一つの外部端子であってもよい。また、第１および第２外部端子はチップ素体の両端面だけでなく、側面に折り返し部が形成されていてもよい。
【００２６】
【発明の効果】
以上の説明で明らかなように、本発明によれば、第１外部端子と第２外部端子が広面積のホット側電極に電気的に接続して同電位になっているため、信号電流はコンデンサの貫通電極に殆ど流れない。つまり、実質的にノイズ電流だけがコンデンサの貫通電極に流れる。そして、信号電流は広面積のホット側電極に流れるため、線路の幅が限られている従来のホット側線路のような電流値制限はなくなる。この結果、例えば数十アンペアの信号電流を流しても、発熱を防止し、電圧降下のないコンデンサの実装構造が得られる。
【００２７】
また、本発明によれば、グランド側電極に第１外部端子および第２外部端子をそれぞれ電気的に接続するとともに、ホット側電極に第３外部端子を電気的に接続することにより、チップ素体の側面は端面に比べて幅が広いことを利用して、幅広の第３外部端子を形成することができる。従って、第３外部端子に接続された内部電極に、ノイズ電流だけでなく、信号電流が若干流れたとしても、等価直列抵抗を低減できるので、発熱を防止することができる。
【００２８】
また、チップ素体の側面の第３外部端子にグランド側電極を接続する従来の実装構造の場合には、グランド側電極を幅広に形成しようとすると、両端面の第１外部端子および第２外部端子と接触してしまうので、それを防止するためにグランド側電極に引出し用ランドが必要であった。しかし、本発明のような構成であれば、第１外部端子および第２外部端子と接続されるグランド側電極を幅広に形成しても、第３外部端子に接触しないので、引出し用ランドを必要としない。従って、引出し用ランドに発生する等価直列インダクタンス（ＥＳＬ）をなくすことができ、低ＥＳＬのコンデンサの実装構造を実現することができる。
【図面の簡単な説明】
【図１】本発明に係るコンデンサの実装構造の第１実施形態を示す垂直断面図。
【図２】図１に示したコンデンサの実装構造の模式分解斜視図。
【図３】図１に示したコンデンサの実装構造の電気等価回路図。
【図４】挿入損失特性を示すグラフ。
【図５】本発明に係るコンデンサの実装構造の第２実施形態を示す斜視図。
【図６】図５に示したコンデンサの分解斜視図。
【図７】従来のコンデンサの実装構造を示す斜視図。
【図８】図７に示したコンデンサの垂直断面図。
【符号の説明】
１…コンデンサ
２…セラミック素体
３…第１外部端子
４…第２外部端子
５Ａ，５Ｂ…第３外部端子
６…貫通電極
７Ａ，７Ｂ…内部電極
１２ａ〜１２ｄ…ビアホール（電気的接続手段）
２０…ホット側プレーン（ホット側電極）
２５…ホット側線路（ホット側電極）
３０…回路基板
Ｇ…グランド側プレーン（グランド側電極）
Ｇ３，Ｇ４…グランド側パターン（グランド側電極）
【図１】
0004085665.tif 000002
【図２】
0004085665.tif 000003
【図３】
0004085665.tif 000004
【図４】
0004085665.tif 000005
【図５】
0004085665.tif 000006
【図６】
0004085665.tif 000007
【図７】
0004085665.tif 000008
【図８】
0004085665.tif 000009