(57)【特許請求の範囲】
【請求項１】
被処理基体上の下層導電層上に形成された層間絶縁膜に、前記下層導電層に臨む接続孔を開口する工程、
前記接続孔底部に露出した前記下層導電層表面を清浄化する工程、
連続的に、少なくとも前記接続孔内に上層導電層を形成する工程を具備する電子装置の製造方法であって、
前記清浄化工程は、プラズマ生成電力と基板バイアス電圧を独立に制御できるプラズマ処理装置を用い、前記プラズマ生成電力を所定電力値まで漸次増加した後、所定電圧値の前記基板バイアス電圧を印加して、前記被処理基体をスパッタエッチングし、前記接続孔底部に露出した前記下層導電層表面の自然酸化膜を除去する工程であり、
前記スパッタエッチングは、希ガスにＨＣｌ又はＨ２からなる還元性ガスを添加した非酸化性ガスにより施す
ことを特徴とする電子装置の製造方法。
【請求項２】
被処理基体上の下層導電層上に形成された層間絶縁膜に、前記下層導電層に臨む接続孔を開口する工程、
前記接続孔底部に露出した前記下層導電層表面を清浄化する工程、
連続的に、少なくとも前記接続孔内に上層導電層を形成する工程を具備する電子装置の製造方法であって、
前記清浄化工程は、プラズマ生成電力と基板バイアス電圧を独立に制御できるプラズマ処理装置を用い、前記プラズマ生成電力を所定電力値まで漸次増加するとともに、前記基板バイアス電圧を所定電圧値まで漸次高めつつ印加して、前記被処理基体をスパッタエッチングし、前記接続孔底部に露出した前記下層導電層表面の自然酸化膜を除去する工程であり、
前記スパッタエッチングは、希ガスにＨＣｌ又はＨ２からなる還元性ガスを添加した非酸化性ガスにより施す
ことを特徴とする電子装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は電子装置の製造方法に関し、さらに詳しくは、高集積度半導体装置をはじめとする電子装置の、多層配線構造の層間接続 (Interconnection)において、上層導電層の形成 (Metalization) 工程に入る前の、前処理工程に特徴を有する電子装置の製造方法に関する。
【０００２】
【従来の技術】
ＵＬＳＩ(Ultra Large Scale Integrated Circuits) 等の半導体装置の高集積化が進展し、その設計デザインルールが微細化するとともに、多層配線構造が多用されつつある。多層配線構造においては、層間絶縁膜に形成された接続孔 (Via Contact Hall，以下ビアホールと略記する) を介して、下層導電層と上層導電層とが電気的に接続される。このビアホールも微細化の方向にあり、例えば最小デザインルールが０．１８μｍの半導体装置においては、ビアホールの開口径は０．２４μｍ程度である。層間絶縁膜の厚さそのものは、配線間容量や耐圧の関係から０．５μｍ程度あるので、接続孔のアスペクト比は２程度となる。
【０００３】
このような微細開口径のビアホールにより、低抵抗で信頼性の高い多層配線構造を実現するためには、ビアホールの底部に露出した下層の導電層表面に不可避的に形成された、自然酸化膜や汚染物等（以下自然酸化膜等と略記する）を除去する前処理工程、すなわち清浄化工程が不可欠である。
【０００４】
ビアホール底部に露出する下層導電層表面の自然酸化膜等は、下層導電層材料の酸化物を主体とし、エッチング残渣やレジスト残渣あるいは吸着水分等をも含むものである。この自然酸化膜等の除去には、Ａｒ+ イオンによる逆スパッタリングを用いたドライ洗浄が提案され、Ａｌ系金属等を下層導電層とするビアホールの前処理等には実用化されている。Ａｒ+ イオンは電界等によりその方向性を制御できるので、微細なビアホール底部の自然酸化膜等の除去は容易である。しかしながら、ゲート電極から延在する下層導電層表面の自然酸化膜等の除去においては、入射するＡｒ+ イオンによる電荷の蓄積により、ゲート絶縁膜破壊をおこす懸念が指摘されている。
【０００５】
そこで、本発明者はビアホールを介した上層導電層を形成する際の前処理方法として、低基板バイアスかつ高密度プラズマ処理装置を用いたソフトエッチング方法を、特開平７−０９４４７３号公報に開示した。この方法によれば、低エネルギのＡｒ+ イオンを用いた低ダメージの清浄化が可能である。またこれにより懸念されるエッチングレートの低下は、プラズマ密度の向上により補うことができる。
【０００６】
【発明が解決しようとする課題】
かかる低基板バイアスかつ高密度プラズマ処理装置を用いたソフトエッチングによる前処理法の採用により、微細化の進んだビアホール底部の自然酸化膜等の清浄化に大きな進展が見られた。しかしながら、被処理基体表面に強固に吸着した水分を完全に除去するには至らず、上層導電層形成時にアウトガスを発生したり、長期的に見るとコンタクト界面での電気的特性を不安定にする要因となる虞れを残していた。
【０００７】
半導体装置の高集積度化がさらに進み、例えばゲート絶縁膜の厚さが１０ｎｍ以下となり、不純物拡散層の深さも同様に薄膜化しつつある現状においては、一層の低ダメージかつ安定な清浄化方法が望まれる。また上層導電層としてＡｌ系金属のスパッタリング形成以外に、タングステン等の高融点金属や、低抵抗の銅等の金属をＣＶＤ法や電界めっき法で形成する場合には、より厳しい清浄化度が要求される。
【０００８】
本発明は、上述した背景技術の問題点を解決することをその課題とする。
すなわち本発明は、サブクオータミクロンのデザインルールが適用される半導体装置等においても、被処理基体上の自然酸化膜等はもとより、微量の吸着水をも除去ならびに清浄化でき、しかもこの清浄化を、被処理基体にダメージを与えることなく実施できる電子装置の製造方法を提供することをその課題とする。
【０００９】
【課題を解決するための手段】
本発明の電子装置の製造方法は、上述の課題を達成するために提案するものである。すなわち、本発明の電子装置の製造方法は、被処理基体上の下層導電層上に形成された層間絶縁膜に、この下層導電層に臨む接続孔を開口する工程、この接続孔底部に露出した下層導電層表面を清浄化する工程、連続的に、少なくともこの接続孔内に上層導電層を形成する工程を具備する電子装置の製造方法であって、この清浄化工程は、プラズマ生成電力と基板バイアス電圧を独立に制御できるプラズマ処理装置を用い、プラズマ生成電力を所定電力値まで漸次増加した後、所電圧定値の基板バイアス電圧を印加して、被処理基体をスパッタエッチングし、接続孔底部に露出した前記下層導電層表面の自然酸化膜を除去する工程であり、スパッタエッチングは、希ガスにＨＣｌ又はＨ２からなる還元性ガスを添加した非酸化性ガスにより施すことを特徴とする。
【００１０】
また本発明の別の電子装置の製造方法は、被処理基体上の導電層上に形成された下層層間絶縁膜に、この下層導電層に臨む接続孔を開口する工程、この接続孔底部に露出した下層導電層表面を清浄化する工程、連続的に、少なくともこの接続孔内に上層導電層を形成する工程を具備する電子装置の製造方法であって、この清浄化工程は、プラズマ生成電力と基板バイアス電圧を独立に制御できるプラズマ処理装置を用い、プラズマ生成電力を所定電力値まで漸次増加するとともに、基板バイアス電圧を所定電圧値まで漸次高めつつ印加して、被処理基体をスパッタエッチングし、接続孔底部に露出した下層導電層表面の自然酸化膜を除去する工程であり、スパッタエッチングは、希ガスにＨＣｌ又はＨ２からなる還元性ガスを添加した非酸化性ガスにより施すことを特徴とする。
【００１１】
いずれの電子装置の製造方法においても、このスパッタエッチングは、希ガスに、ＨＣｌまたはＨ２からなる還元性ガスを添加した非酸化性ガスにより施すことが望ましい。非酸化性とは、不活性あるいは還元性という意味である。
【００１２】
またいずれの電子装置の製造方法においても、このプラズマ処理装置は、１×１０10ｃｍ-3以上１×１０14ｃｍ-3未満のプラズマ密度が得られるプラズマ発生源を有することが望ましい。
【００１３】
連続的とは、言うまでもなく被処理基体を大気等の汚染雰囲気に曝すことなく、真空ゲートバルブ等により導電層形成装置に搬送して、次工程の上層導電層の形成工程を施すということである。かかる連続処理により、清浄化された被処理基体の再酸化や再吸着を回避して、上層導電層を形成することができる。
【００１４】
本発明で好適に採用されるプラズマ生成方式としては、プラズマ生成電力と基板バイアス電圧とを個別に制御できるものであり、トライオード型の平行平板型プラズマ処理装置が例示される。またより高密度のプラズマ発生源を有するＩＣＰ (Inductively Coupled Plasma) 方式、ＴＣＰ (Transformer Coupled Plasma) 方式、ヘリコン波プラズマ方式あるいはＥＣＲ (Electron Cyclotron Resonance) プラズマ方式等はより好ましく採用される。これらの装置は、１×１０11ｃｍ-3以上の高密度プラズマ発生源を有する。プラズマ密度は高い方が望ましいが、１×１０14ｃｍ-3のプラズマ密度は、現状の高密度プラズマ処理装置においては、ほぼ限界値である。
【００１５】
本発明が対象とする電子装置は、ＴＦＴ (Thin Film Transistor) を含め、メモリ、ロジック、ＣＣＤ (Charge Coupled Device)等の高集積度半導体装置をはじめとし、多層コイル方式の薄膜磁気ヘッド装置、薄膜インダクタ装置、薄膜コイル装置、あるいはマイクロマシン装置等、接続孔による多層配線が採用される微小電子装置が例示される。
【００１６】
〔作用〕
本発明によれば、汚染等により処理チャンバのインピーダンスが変化した場合においても、プラズマ生成電力を漸次すなわち小幅なステップ状あるいは無段階に増加することにより、インピーダンスマッチングが容易に得られ、プラズマはスムーズに立ち上がり、また安定して放電を持続することができる。この状態で基板バイアスを印加することにより、被処理基体に対して安定なスパッタエッチングを施すことができる。
【００１７】
さらに、基板バイアスをも漸次増加する場合には、放電持続に及ぼす影響が小さく、このためプラズマはさらに安定となり、被処理基体に対して、より安定なスパッタエッチングを施すことができる。
【００１８】
したがって、被処理基体のバッチ数を重ねても均一かつ低ダメージな清浄化を施すことができる。
【００１９】
【発明の実施の形態】
まず、本発明の電子装置の製造方法で使用したプラズマ処理装置の構成例を、図２〜図４を参照して説明する。
【００２０】
図２はトライオード平行平板型プラズマ処理装置の概略断面図である。
すなわち、プラズマ処理室１６内には、被処理基体１０を載置するとともに、一方の電極ともなる基板ステージ１１と、対向電極１３、およびこれら平行配置された容量電極の中間位置に、格子電極１５が配置されている。基板ステージ１１には、基板バイアス電位を与える基板バイアス電源１２が、対向電極１３にはプラズマ生成電源１４がそれぞれ接続される一方、格子電極１５は接地電位とされている。
なお図２ではガス導入手段、ガス排気手段、被処理基体１０の搬入搬出手段等の装置細部は図示を省略する。また、後工程で被処理基体１０を真空搬送し、連続的に上層導電層を成膜するスパッタリング装置等の成膜装置も図示していない。
【００２１】
図２のプラズマ処理装置によれば、対向電極１３と格子電極１５間に１０9 ｃｍ-3台のプラズマ１７が生成されるとともに、プラズマ生成電源１４の入力レベルとは独立して被処理基体１０に対するイオンの入射エネルギを制御することができる。すなわち、プラズマ１７中のＡｒ+ 等の陽イオンは、格子電極１５を通過し、基板バイアス電源１２が形成する弱い基板バイアス電位により、被処理基体１０に向けて入射し、その表面を清浄化する。生成した気体状反応生成物は、ガス排気手段により大部分が排気される。
なお、対向電極１３の裏側や、プラズマ処理室１６の周囲に磁石を配置し、プラズマ１７中の電子のマグネトロン運動を用いたマグネトロン平行平板型プラズマ処理装置として構成すれば、１０10ｃｍ-3台のプラズマ密度を得ることができる。
【００２２】
図３は誘導結合型プラズマ（ＩＣＰ）処理装置の概略断面図である。
すなわち、プラズマ処理室１６内には、被処理基体１０を載置した基板ステージ１１が配設されている。この基板ステージ１１には、基板バイアス電位を与える基板バイアス電源１２が接続されている。石英やアルミナ等の誘電体材料からなるプラズマ処理室１６の周囲には、誘導結合コイル１８が多重に巻回されており、ここにはＩＣＰ電源１９が接続されている。
なお図３でもガス導入手段、ガス排気手段、被処理基体１０の搬入搬出手段等の装置細部は図示を省略する。また、後工程で被処理基体１０を真空搬送し、連続的に上層導電層を成膜するスパッタリング装置等の成膜装置も図示していない。
【００２３】
図３のプラズマ処理装置によれば、誘導結合コイル１８が形成する交番電界により、１×１０11ｃｍ-3以上１×１０14ｃｍ-3未満程度の高密度のプラズマ１７を生成することができる。プラズマ１７中の大量のＡｒ+ 等の陽イオンは、基板バイアス電源１２が形成する弱い基板バイアス電位により、被処理基体１０に向けて入射する。
【００２４】
図２および図３のプラズマ処理装置の基板ステージ１１の概略断面図を図４に示す。
被処理基体１０を載置する基板ステージ１１内には、ヒータ２１、およびエタノールやフロリナート（商標名）等の冷媒を循環させる冷媒配管２２が配設されており、不図示の温度センサおよび温度制御手段により、被処理基体１０の温度を所望の温度に制御することができる。被処理基体１０直下の基板ステージ１１表面は、放射形状等の微細な溝が形成された石英等のセラミックスにより構成され、その下部には静電吸着電極２０が埋め込まれている。また基板ステージ１１の中心部を貫通して、Ｈｅガス等の熱伝導ガスを導入する熱伝導媒体導入孔２３が形成されている。
【００２５】
図４の基板ステージ１１の構成により、被処理基体１０は基板ステージ１１表面に密着し、また熱伝導ガスによる熱伝導効果も加わって、被処理基体１０の温度を高精度に制御することができる。
【００２６】
図２および図３に例示したプラズマ処理装置によれば、被処理基体温度を例えば８０℃〜７００℃の範囲内の所望の温度に制御するとともに、基板バイアス電位を１０Ｖ〜３００Ｖの範囲の比較的低電位に保ちつつ、被処理基体に対して希ガスイオンあるいは水素活性種を照射することができる。したがって、低ダメージ条件での自然酸化膜の除去は勿論のこと、吸着水分も充分に除去され、再汚染や再酸化の虞もなく、後の上層導電層形成工程において、低抵抗かつ高信頼性のコンタクトを形成することができる。
【００２７】
つぎに電子装置の一例として高集積度半導体装置の製造方法を例にとり、図１を参照して説明する。
【００２８】
図１は半導体装置の製造方法の要部の工程を示す概略断面図である。
このうち、図１（ａ）は清浄化工程を施す前の被処理基体を示す。半導体基体１上に下層層間絶縁膜２が形成され、半導体基体１に形成された不図示の不純物拡散層に臨み、コンタクトホール３が開口している。このコンタクトホール３内および下層層間絶縁膜２上には、下層導電層４が形成されている。下層導電層４は、下からバリア層と配線層から構成されている。下層のバリア層はＴｉ、ＴｉＮ、ＴｉあるいはＴｉＳｉ2 等の高融点金属あるいはその化合物の単層や積層からなる。また配線層はＡｌ系金属、ＷやＭｏ等の高融点金属、高融点金属ポリサイド、多結晶シリコン、あるいは低抵抗配線材料である、ＣｕやＡｇ等からなる。
【００２９】
この下層導電層４上に、上層層間絶縁膜６が形成されており、ここに接続孔（ビアホール）７が開口している。この接続孔７の底部に露出する下層導電層４表面には、自然酸化膜等５が形成されている。この自然酸化膜等５は、本来の自然酸化膜、および接続孔７形成工程におけるエッチング残渣やレジスト残渣、あるいは反応生成物等の有機物を含むものである。さらに被処理基体表面には、その全面にわたって、水分の吸着層（不図示）が形成されている。この吸着層は、層厚は極めて薄く、図示は省略するものの、被処理基体表面に強固に付着している。
【００３０】
この自然酸化膜等５が存在したまま、後工程の上層導電層形成工程に入ると、埋め込み形状の悪化や、コンタクト抵抗の上昇等の悪影響を与える。
したがって、本発明はこの自然酸化膜等５を、完全に、しかも半導体基体に形成されたＭＯＳトランジスタ等の素子にダメージを与えることなく、除去することを目的とする。
【００３１】
図１（ｂ）はこの自然酸化膜等５を除去しつつある清浄化工程を示す。すなわち、非酸化性ガスの放電プラズマ処理、ここではＡｒ+ イオンの照射処理により自然酸化膜等５をスパッタアウトしている状態を模式的に示している。このとき、被処理基体温度は１００℃以上に制御されている。あるいは被処理基体はすでに減圧雰囲気中で加熱処理されている。この状態では吸着水分も同時に除去される。被処理基体を予備加熱すれば、ほとんどの吸着水分はすでに除去されているが、この放電プラズマ処理により、ほぼ完全に除去される。
希ガスとしては、一般的なＡｒの他にＸｅ、Ｋｒ、ＨｅあるいはＲｎ等も使用することができる。また希ガスとともに、Ｈ2 、ＨＣｌやＨＦ等の還元性ガスを添加してもよい。
【００３２】
図１（ｃ）は接続孔７底部に露出する、清浄化された下層導電層４表面にコンタクトする上層導電層８を形成した状態である。上層導電層８は、清浄化された被処理基体を大気に曝すことなく、連続的に形成し、これをパターニングしたものである。上層導電層８も、下からバリア層と配線層から構成されている。下層のバリア層はＴｉ、ＴｉＮ、ＴｉあるいはＴｉＳｉ2 等の高融点金属あるいはその化合物の単層や積層からなる。また上層の配線層はＡｌ系金属、ＷやＭｏ等の高融点金属、多結晶シリコン、あるいは低抵抗配線材料であるＣｕやＡｇ等からなる。
図１（ｃ）では接続孔７を埋め込むコンタクトプラグと、さらに上層層間絶縁膜６上に延在する上層配線が一体となった構造を示すが、これらが異なる材料で別体に構成されてもよい。
【００３３】
図１は一例として接続孔７底部に露出する下層導電層４の表面の自然酸化膜等５の清浄化工程を示したが、さらに上層導電層８上に層間絶縁膜を形成し、この層間絶縁膜に開口した接続孔から露出する上層導電層８に臨んで形成された接続孔に清浄化工程を施してもよい。さらに最終パッシベーション膜の開口から露出するパッド電極を下層導電層とし、このパッド電極に清浄化を施してもよい。
【００３４】
【実施例】
以下、本発明をさらに詳しく実施例により説明する。しかしながら、これら実施例は単なる例示であり、本発明は以下の実施例になんら限定されない。
【００３５】
〔実施例１〕
本実施例は、図２に示したトライオード平行平板型プラズマ処理装置により、接続孔底部に露出した下層導電層表面の自然酸化膜等を、希ガスのスパッタエッチングにより清浄化した例である。この際、プラズマ生成電力を漸増して所定の値とした後、所定値の基板バイアス電圧を印加した。この工程を再度図１を参照して説明する。
【００３６】
図１（ａ）に示す清浄化処理前の被処理基体は、前述した構成であり、このうち半導体基体１はシリコン単結晶、下層層間絶縁膜２はＳｉＯ2 、下層導電層４はＴｉＮ／Ｔｉ＝７０／３０ｎｍからなるバリア層と、Ａｌ−０．５％Ｃｕからなる０．５μｍの厚さの配線層との積層構造からなる。この下層導電層４上にはＳｉＯ2 からなる上層層間絶縁膜６が形成されており、この下層導電層４に臨む接続孔７が形成されている。接続孔７の開口径は約０．２４μｍ、上層層間絶縁膜６の厚さは約０．５μｍ、接続孔７のアスペクト比は約２である。
【００３７】
この接続孔７の底部に露出する下層導電層４表面には、自然酸化膜等５が不所望に形成され、さらに吸着水分層（不図示）が強固に付着している。図１（ａ）では、この自然酸化膜等５は説明のため実際より厚く表示されている。
【００３８】
図１（ａ）に示す被処理基体を、図２に示すプラズマ処理装置の基板ステージ１１上に搬入し、希ガスのスパッタエッチングを次の３ステップで施した。
（ステップ１）
Ａｒ                ２５  ｓｃｃｍ
圧力              ０．７  Ｐａ
プラズマ生成電力  ３００  Ｗ（２ＭＨｚ）
基板バイアス電圧      ０  Ｖ
基板ステージ温度    ５０  ℃
時間                  ５  ｓｅｃ
（ステップ２）
Ａｒ                ２５  ｓｃｃｍ
圧力              ０．７  Ｐａ
プラズマ生成電力  ６００  Ｗ（２ＭＨｚ）
基板バイアス電圧      ０  Ｖ
基板ステージ温度    ５０  ℃
時間                  ５  ｓｅｃ
（ステップ３）
Ａｒ                ２５  ｓｃｃｍ
圧力              ０．７  Ｐａ
プラズマ生成電力  ６００  Ｗ（２ＭＨｚ）
基板バイアス電圧  ２５０  Ｖ（１３．５６ＭＨｚ）
基板ステージ温度    ５０  ℃
時間                ６０  ｓｅｃ
【００３９】
このスパッタエッチング工程では、ステップ１でプラズマ放電がスムーズに立ち上がり、ステップ２で所定のパワーでプラズマが安定化し、最後のステップ３では、比較的低エネルギの希ガスイオンによるスパッタエッチングが開始される。
【００４０】
このスパッタエッチング工程では、図１（ｂ）のように実線の矢印で示すＡｒ+ イオンの照射により、接続孔７底部の自然酸化膜等５はスパッタアウトされ、破線矢印で示す気体状反応生成物となって除去される。本実施例でのＡｒ+ イオンの照射エネルギは比較的低エネルギであり、被処理基体１０にダメージを与える虞は小さい。またＡｒ+ イオンの照射密度は高く、エッチングレートが低下することはない。
【００４１】
清浄化された被処理基体１０は、ゲートバルブを介して不図示の成膜装置の一例であるスパッタリング装置のステージ上に真空搬送し、直ちに上層導電層８を形成する。本実施例では、上層導電層８として、ＴｉＮ／Ｔｉ＝６０／３０ｎｍからなるバリア層と、Ａｌ−０．５％Ｃｕからなる０．６μｍの厚さの配線層とを、連続的にスパッタリング成膜した積層構造からなる。上層導電層８を形成した状態を図１（ｃ）に示す。上層導電層８のスパッタリング工程では、被処理基体１０からの放出ガスが少なく、また接続孔７から露出する下層導電層４表面が清浄化されているので、埋め込み形状の良い、低抵抗のビアコンタクトを形成することができる。上層導電層８はこの後、所望の配線パターンにエッチングされるか、ＣＭＰ (Chemical mechanical polishing)により接続孔７内に埋め込まれてビアコンタクトプラグとなる。
【００４２】
本実施例により１００バッチ連続処理した試料につき、１０4 個のビアチェーンを形成したテスト回路での抵抗値が、所定の値に収まったものの良品率は１００％であった。
これに対し、プラズマ生成電力と基板バイアス電圧とを１ステップで加えて１００バッチ連続処理した試料の同じテスト回路の良品率は３０％に留まった。
【００４３】
〔実施例２〕
本実施例は、図３に示したプラズマ処理装置により、接続孔底部に露出した導電層表面の自然酸化膜等を、スパッタエッチングにより清浄化した例である。この際、プラズマ生成電力および基板バイアス電圧をともに漸増しつつ印加した。またスパッタエッチングは還元性ガスＨＣｌを加えて施した。この工程を再度図１を参照して説明する。
【００４４】
図１（ａ）に示す清浄化処理前の被処理基体は、前実施例１と同じであり、重複する説明は省略する。
この被処理基体を、図３に示すプラズマ処理装置の基板ステージ１１上に搬入し、Ａｒ／ＨＣｌ混合ガスによるスパッタエッチングを次の３ステップで施した。
（ステップ１）
Ａｒ                ２５  ｓｃｃｍ
ＨＣｌ                ５  ｓｃｃｍ
圧力              ０．３  Ｐａ
ＩＣＰ電力        ５００  Ｗ（４５０ｋＨｚ）
基板バイアス電圧      ０  Ｖ
基板ステージ温度    ５０  ℃
時間                  ５  ｓｅｃ
（ステップ２）
Ａｒ                ２５  ｓｃｃｍ
ＨＣｌ                ５  ｓｃｃｍ
圧力              ０．３  Ｐａ
ＩＣＰ電力        ７５０  Ｗ（４５０ｋＨｚ）
基板バイアス電圧    ５０  Ｖ（１３．５６ＭＨｚ）
基板ステージ温度    ５０  ℃
時間                  ５  ｓｅｃ
（ステップ３）
Ａｒ                ２５  ｓｃｃｍ
ＨＣｌ                ５  ｓｃｃｍ
圧力              ０．３  Ｐａ
ＩＣＰ電力      １０００  Ｗ（４５０ｋＨｚ）
基板バイアス電圧  １００  Ｖ（１３．５６ＭＨｚ）
基板ステージ温度    ５０  ℃
時間                ４０  ｓｅｃ
【００４５】
このスパッタエッチング工程では、ステップ１でプラズマ放電がスムーズに立ち上がり、ステップ２でプラズマ生成電力を高めるとともに、ごく低エネルギの基板バイアス電圧を印加する。さらにステップ３では所定のパワーでプラズマを安定化させるとともに、所定基板バイアスのＡｒ／ＨＣｌによるスパッタエッチングを施す。
なお、基板バイアス電圧は、ステップ３で印加を開始してもよい。
【００４６】
このスパッタエッチング工程では、実施例１に比較して高真空雰囲気でのスパッタエッチングであるので、高密度のイオン種が散乱なく被処理基体に入射する。この入射エネルギは比較的低エネルギであり、図１（ｂ）のように実線の矢印で示すＡｒ+ イオンの照射により、接続孔７底部に露出する自然酸化膜等５はスパッタアウトされ、破線矢印で示す気体状反応生成物となって除去される。また同時に、添加したＨＣｌにより、自然酸化膜等５は還元反応も加わり、一層効果的に除去され、クリーンな導電層表面が露出する。
【００４７】
清浄化された被処理基体１０は、ゲートバルブを介して不図示の成膜装置の一例であるスパッタリング装置のステージ上に真空搬送し、直ちに上層導電層８を形成する。本実施例でも、上層導電層８としては、ＴｉＮ／Ｔｉ＝６０／３０ｎｍからなるバリア層と、Ａｌ−０．５％Ｃｕからなる０．６μｍの厚さの配線層とを、連続的にスパッタリング成膜した積層構造からなる。上層導電層８を形成した状態を図１（ｃ）に示す。上層導電層８はこの後、所望の配線パターンにエッチングされるか、ＣＭＰにより接続孔７内に埋め込まれてビアコンタクトプラグとなる。上層導電層８は真空蒸着法やＣＶＤ法により形成してもよい。
【００４８】
本実施例により１００バッチ連続処理した試料につき、１０4 個のバイアチェーンを形成したテスト回路での抵抗値が、所定の値に収まったものの良品率は同じく１００％であった。
これに対し、プラズマ生成電力と基板バイアス電圧とを１ステップで加えて１００バッチ連続処理した試料の同じテスト回路の良品率は３５％に留まった。
【００４９】
以上、本発明を２例の実施例により詳細に説明したが、本発明はこれら実施例に何ら限定されるものではない。
【００５０】
例えば、プラズマ生成電力および基板バイアス電圧は、いずれもステップ状（階段状）に漸増したが、ステップの数は実施例に限定されない。また、無段階にスムーズに漸増してもよい。
【００５１】
またプラズマ処理装置として、トライオード型平行平板型プラズマ処理装置やＩＣＰ装置の他に、ＥＣＲプラズマ処理装置やヘリコン波プラズマ処理装置等を採用することができる。低イオンエネルギでの清浄化が可能という観点からは、イオン密度が１×１０11ｃｍ-3以上の高密度プラズマ処理装置が好ましく使用される。
【００５２】
これら非酸化性ガスのスパッタエッチングではＡｒを用いたが、Ｈｅ、Ｘｅ、ＫｒあるいはＲｎ等他の希ガスを用いてもよく、また還元性ガスとしてＨＣｌの他にＨ2 等を添加して用いてもよい。
【００５３】
また被処理基体上の下層導電層として、シリコン基板に形成されたゲート電極・配線の他に、不純物拡散層や薄膜トランジスタの半導体膜等であってもよい。また半導体基体として、シリコンの他に、ＳｉＧｅやＧｅ、あるいはＧａＡｓ等の化合物半導体であってもよい。
【００５４】
その他、被処理基体の構成等、適宜変更可能であることは言う迄もない。
本発明は、半導体装置の他に多層コイル方式の薄膜磁気ヘッド装置、薄膜インダクタ装置、薄膜コイル装置、あるいはマイクロマシン装置等、接続孔による多層配線あるいは電極形成が採用される微小電子装置が対象となる。
【００５５】
【発明の効果】
以上の説明から明らかなように、本発明の電子装置の製造方法によれば、サブクオータミクロンのデザインルールが適用される高集積度半導体装置等の微細電子装置においても、被処理基体に低ダメージかつ均一な清浄化処理を施すことができる。
【００５６】
したがって、高集積度半導体装置等の電子装置における、微細開口径かつ高アスペクト比の接続孔による層間接続構造を、低抵抗かつ信頼性の高いものとすることができる。
【図面の簡単な説明】
【図１】本発明の電子装置の一例の、半導体装置の製造方法の工程を説明する概略断面図である。
【図２】本発明の電子装置の製造方法に適用するプラズマ処理装置の概略断面図である。
【図３】本発明の電子装置の製造方法に適用する、他のプラズマ処理装置の概略断面図である。
【図４】図２および図３のプラズマ処理装置の基板ステージの構成を示す概略断面図である。
【符号の説明】
１…半導体基体、２…下層層間絶縁膜、３…コンタクトホール、４…下層導電層、５…自然酸化膜等、６…上層層間絶縁膜、７…接続孔（ビアホール）、８…上層導電層
１０…被処理基体、１１…基板ステージ、１２…基板バイアス電源、１３…対向電極、１４…プラズマ生成電源、１５…格子電極、１６…プラズマ処理室、１７…プラズマ、１８…誘導結合コイル、１９…ＩＣＰ電源、２０…静電吸着電極、２１…ヒータ、２２…冷媒配管、２３…熱伝導媒体導入孔
【図１】
0004158248.tif 000002
【図２】
0004158248.tif 000003
【図３】
0004158248.tif 000004
【図４】
0004158248.tif 000005