(57)【特許請求の範囲】
【請求項１】
誘電体で被覆された表示電極対および前記表示電極対と交差するアドレス電極が配置されたセルをもつＡＣ型のプラズマディスプレイパネルの駆動方法であって、
点灯すべきセルに壁電荷を形成するアドレッシングの後、前記セルで表示放電とそれに引き続く壁電荷の再形成とを生じさせるために前記表示電極対の少なくとも一本の表示電極にサステインパルスを印加するときに、他方の表示電極にその電位を表示放電の開始時点と終了時点とで異なるように変化させる極性が前記サステインパルスと反対で且つ時間幅が前記サステインパルスの時間幅より短い第１のオフセットパルスを印加し、それと同時に前記アドレス電極に対して前記サステインパルスよりも時間幅が短い第２のオフセットパルスを印加する
ことを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項２】
前記サステインパルスを印加するときに、前記サステインパルスを印加する表示電極に対して前記第１のオフセットパルスと同じ極性のオフセットパルスを印加する
請求項１記載のプラズマディスプレイパネルの駆動方法。
【請求項３】
前記第２のオフセットパルスとして、前記第１のオフセットパルスと逆極性のパルスを前記アドレス電極に印加する
請求項２記載のプラズマディスプレイパネルの駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＰＤＰ（Plasma Display Panel：プラズマディスプレイパネル）の駆動方法に関する。
【０００２】
ＰＤＰを用いた薄型テレビジョンが普及しつつある。より大きい画面をもつ高品位のテレビジョンの実現にはＰＤＰが好適である。
【０００３】
【従来の技術】
カラー表示デバイスとして面放電タイプのＡＣ型ＰＤＰが知られている。ここでいう面放電タイプは、セルの発光量を決める表示放電において陽極および陰極となる第１および第２の表示電極を、前面側または背面側の基板の上に平行に配列し、表示電極対と交差するようにアドレス電極を配列した３電極構造をもつタイプである。表示電極の配列には、マトリクス表示の行ごとに１対ずつ配列する形態と、第１および第２の表示電極を１本ずつ交互に等間隔に配列する形態とがある。後者の場合、２行に対して３本の割合で表示電極が対応し、配列の両端を除く表示電極は隣リ合う２行の表示に係わる。配列形態に係わらず、表示電極対は誘電体で被覆される。３電極構造では、表示内容に応じて誘電体の帯電量（壁電荷量）を制御するアドレッシングにおいて、各行に対応づけられた表示電極対の一方の表示電極を行選択のためのスキャン電極として用いる。スキャン電極とアドレス電極との間でのアドレス放電と、それをトリガーとした表示電極間のアドレス放電とを生じさせることによって、アドレッシングが行われる。アドレッシングの後、表示電極対に交流波形の駆動電圧を印加すると、所定量の壁電荷の存在するセルのみで基板面に沿った表示放電が生じる。
【０００４】
また、従来において対向面放電タイプと呼称されるカラー表示用のＰＤＰが提案されている。特開平１０−３３３６３５号公報が開示するＡＣ型ＰＤＰは、表示放電のための表示電極、行選択のためのスキャン電極、および列選択のためのアドレス電極をもつ。対となる表示電極は、互いに平行に延びかつ放電ガス空間を挟んで対向する。スキャン電極は表示電極と平行に配列され、スキャン電極とアドレス電極とによってアドレッシングのための電極マトリクスが構成される。このタイプのＰＤＰでは、各セルの発光制御に計４本の電極が関与する。
【０００５】
図１３は３電極構造に適用される表示放電のための従来の一般的な駆動波形を示す。従来の駆動方法は、表示期間において第１の表示電極と第２の表示電極とに交互に振幅Ｖｓの単純矩形波形のサステインパルスを印加する。すなわち、第１および第２の表示電極を交互に一時的に電位Ｖｓにバイアスする。しかし、アドレス電極についてはバイアスを行わない。このような電位制御により、第１の表示電極と第２の表示電極との間（これをＸＹ電極間という）に、交番極性のパルス列を有した駆動電圧信号が加わる。アドレス電極と第１の表示電極との間（これをＡＸ電極間という）、 およびアドレス電極と第２の表示電極との間（これをＡＹ電極間という）には、表示電極のバイアスに対応した電圧が加わる。全てのセルに対する第１番目のサステインパルスの印加に呼応して、以前のアドレッシングで所定量の壁電荷が形成されたセルにおいて表示放電が生じる。放電が生じると、いったん誘電体上の壁電荷が消失し、直ちに壁電荷の再形成が始まる。再形成される壁電荷の極性は以前と反対である。壁電荷の再形成にともなってＸＹ電極間のセル電圧が降下して表示放電は終息する。ＡＣ型におけるセル電圧は、壁電荷により生じる電圧（壁電圧）と電極のバイアスによって電極間に印加される駆動電圧との和である。放電の終息とは、表示電極を流れる放電電流が実質的に０（ゼロ）になることを意味する。第２番目のサステインパルスが印加されると、駆動電圧の極性とその時点の壁電圧の極性とが同一であって、壁電圧が駆動電圧に重畳してセル電圧が増大するので、再び表示放電が生じる。以降は同様にサステインパルスの印加ごとに表示放電が生じる。
【０００６】
なお、必ずしもパルスベース電位はグランド電位（ＧＮＤ）である必要はない。サステインパルスの極性は図示の正極性に限らず、負極性であってもよい。また、表示電極対の一方の表示電極に振幅Ｖｓ’のパルスを印加し、それと同時に他方の表示電極に振幅−（Ｖｓ−Ｖｓ’）のパルスを印加することで、ＸＹ電極間に図示と同様の駆動電圧信号を加えることも可能である。
【０００７】
図１４は従来の駆動方法に係る表示過程を表すセル電圧平面図である。セル電圧平面図によればセルの状態遷移を理解することができる。図１４では、ＸＹ電極間のセル電圧Ｖｃ(XY)を横軸にとり、ＡＹ電極間のセル電圧Ｖｃ(AY)を縦軸にとってある。図中の丸（〇）で表された状態［１］，［１’］，［２］，［３］，［３’］，および［４］は、順に図１３の時点ｔ［１］，ｔ［１’］，ｔ［２］，ｔ［３］，ｔ［３’］，およびｔ［４］に対応する。
【０００８】
第１の表示電極のバイアス（サステインパルスの印加）によって、第１の表示電極を陽極とする表示放電が生じる。この表示放電が終息した後、パルスの後縁までの期間では、ＸＹ電極間への駆動電圧（Ｖｓ）の印加が続いているので、空間電荷が誘電体に静電吸引されて壁電荷として帯電する。帯電はＸＹ電極間のセル電圧Ｖｃ(XY)が０（零）になるまで続く。帯電終了時のＸＹ電極間の壁電圧Ｖｗ(XY)は−Ｖｓであり、ＡＹ電極間の壁電圧Ｖｗ(AY)は０である。このような状態から次の（１）〜（４）のように状態が遷移する。
（１）  状態［１］においては、空間電荷の静電吸引による壁電荷の帯電が終了しており、駆動電圧が壁電圧Ｖｗ(XY)に打ち消され、ＸＹ電極間のセル電圧Ｖｃ(XY)は０である。また、第２の表示電極およびアドレス電極はバイアスされておらず、ＡＹ電極間のセル電圧Ｖｃ(AY)も０である。第１の表示電極のバイアス終了にともなって、セル電圧Ｖｃ(XY)は０から壁電圧Ｖｗ(XY)の値へと変わる。したがって、状態［１’］においてセル電圧Ｖｃ(XY)は−Ｖｓである。
（２）  次に、第２の表示電極のバイアスによって壁電圧Ｖｗ(XY)に駆動電圧が重畳する。状態［２］においてＶｃ(XY)＝−２Ｖｓ、Ｖｃ(AY)＝−Ｖｓである。状態［１’］から状態［２］への遷移に呼応して、第２の表示電極を陽極とする表示放電が生じる。
（３）  表示放電および空間電荷の静電吸引によって、壁電圧Ｖｗ(XY)および壁電圧Ｖｗ(AY)はともにＶｓになる。状態［３］においてＶｃ(XY)＝０、Ｖｃ(AY)＝０である。第２の表示電極のバイアス終了にともなって、セル電圧Ｖｃ(XY)は壁電圧Ｖｗ(XY)の値になり、セル電圧Ｖｃ(AY)は壁電圧Ｖｗ(AY)の値になる。したがって、状態［３’］においてＶｃ(XY)＝Ｖｓ、Ｖｃ(AY)＝Ｖｓである。
（４）  再び第１の表示電極がバイアスされることによって、壁電圧Ｖｗ(XY)に駆動電圧が重畳する。状態［４］においてＶｃ(XY)＝２Ｖｓ、Ｖｃ(AY)＝Ｖｓである。状態［３’］から状態［４］への遷移に呼応して、再び第１の表示電極を陽極とする表示放電が生じる。その後、状態［４］から状態［１］へ戻り、 以上の状態遷移が繰り返される。
【０００９】
【発明が解決しようとする課題】
上述したように単純矩形波形のサステインパルスを印加する従来の駆動方法では、状態［２］および状態［４］のように表示放電が生じる瞬間におけるＸＹ電極間のセル電圧とＡＹ電極間のセル電圧とについて、Ｖｃ(XY)＝２×Ｖｃ(AY)の関係がある。この関係は、駆動条件を最適化するためにパルス振幅（Ｖｓ）を許容範囲内のどのような値に設定しても固定的に成立する。つまり、セル電圧平面において、必ず状態［２］および状態［４］は、原点（両軸の交点）を通る傾き１／２の直線上に位置する。このような従来の駆動方法における輝度および発光効率の駆動電圧依存性は図１５で示される。ここでの駆動電圧はＸＹ電極間に印加する表示放電のためのサステイン電圧（Ｖｓ）であり、発光効率は単位消費電力［Ｗ］当たりの発光量［ｌｍ］である。図１５が示すとおり、従来では輝度を高めようとすると発光効率が低下してしまうという問題があった。この問題の解決に関して、特開平１０−３３３６３５号公報には表示電極対に対して表示放電の開始時期に一時的に通常より高い電圧を加え、続いて通常の電圧を加える駆動波形が記載されている。しかし、この波形では表示動作特性を顕著に改善できないことが判明した。
【００１０】
本発明は、表示放電における輝度および発光効率を改善することを目的としている。
【００１１】
【課題を解決するための手段】
本発明においては、点灯すべきセルに壁電荷を形成するアドレッシングの後、前記セルで表示放電とそれに引き続く壁電荷の再形成とを生じさせるために、少なくとも一本の表示電極の電位を表示放電の開始時点と終了時点とで異なるように変化させるとともに、表示電極以外の少なくとも１本の電極の電位を表示放電の開始時点と終了時点とで異なるように変化させる。表示電極の電位を変化させることは、表示電極間に単純矩形でない波形の電圧信号を印加することに相当する。表示電極間に印加する駆動電圧および表示電極と他の電極との間の電位差を変化させることによって、表示放電に係るセル状態の設定の選択肢が多様になり、表示特性の十分な改善が可能になる。
【００１２】
電極が誘電体で覆われている構造のＰＤＰでは、セル電圧は駆動電圧と壁電圧との和である。そして、表示放電は表示電極の絶対的な電位のみにより決まるのではなく、表示電極と他の電極との相対的な電位差およびその変化に依存する。１つのセルに係る電極の数がＮの場合、Ｎ−１本の電極についての解析により、Ｎ本の電極の相対関係が明らかになる。つまり、セル電圧および表示放電はＮ−１次元の空間で表現される。Ｎ−１次元の空間において、電極間の駆動電圧の推移に従うセル電圧の変化はＮ−１次元のベクトルである。輝度および発光効率を改善するには、少なくともＮ−１本の電極の電位が表示放電の開始時点と終了時点とで異なっている必要がある。特に、３電極構造のＰＤＰでは、第１および第２の表示電極のどちらかの電位と、アドレス電極の電位とが表示放電の開始時点と終了時点とで異なっていなければならない。
【００１３】
３電極構造のＰＤＰの駆動において、表示放電の開始時点と終了時点との間に電極電位のオフセットを設けるためのパルス（これをオフセットパルスという）の種類は図１に示す５種、すなわちＰos(Xp)、Ｐos(Yn)、Ｐos(Xn)、Ｐos(Yp)、およびＰos(A) である。Ｐos(Xp)は、第１の表示電極(X) が陽極として機能する表示放電において、第１の表示電極(X) に印加される。Ｐos(Yn)は、第１の表示電極(X) が陽極として機能する表示放電（つまり、第２の表示電極(Y) が陰極として機能する表示放電）において、第２の表示電極(Y) に印加される。Ｐos(Xn)は、第１の表示電極(X) が陰極として機能する表示放電において、第１の表示電極(X) に印加される。Ｐos(Yp)は、第１の表示電極(X) が陰極として機能する表示放電（つまり、第２の表示電極(Y) が陽極として機能する表示放電）において、第２の表示電極(Y) に印加される。そして、Ｐos(A) は表示放電ごとにアドレス電極(A) に印加される。第１の表示電極(X) が陽極として機能する表示放電のオフセットベクトルは、Ｐos(Xp)、Ｐos(Yn)、およびＰos(A) の組み合わせによって決まり、第１の表示電極(X) が陰極として機能する表示放電のオフセットベクトルは、Ｐos(Xn)、Ｐos(Yp)、およびＰos(A) の組み合わせによって決まる。
【００１４】
ここでは代表としてＰos(Xp)、Ｐos(Yn)、およびＰos(A) の組み合わせについて説明する。Ｐos(Xp)、Ｐos(Yn)、およびＰos(A) の振幅を順にＶos(X) 、Ｖos(Y) 、Ｖos(A) とし、これらの極性については、パルス印加によって駆動電圧が上昇する場合を正とし、駆動電圧が降下する場合を負とする。表示電極間（ＸＹ電極間）のオフセット電圧Ｖos(XY)、およびアドレス電極と第２の表示電極との間（ＡＹ電極間）のオフセット電圧Ｖos(AY)は、次の式で表される。
Ｖos(XY)＝Ｖos(X) −Ｖos(Y)
Ｖos(AY)＝Ｖos(A) −Ｖos(Y)
〔１〕  アドレス電極(A) が陽極として機能するオフセット
アドレス電極(A) が陽極である場合には、放電によって発生したイオンをアドレス電極(A) から遠ざける力が発生する。その結果、アドレス電極(A) の近傍に配置される蛍光体に対するイオン衝撃が緩和される。
【００１５】
〔１−１〕  第１の表示電極(X) および第２の表示電極(Y) に同じ振幅の負のパルスを印加する。これはアドレス電極(A) のみにオフセットパルスを印加するのと等価である。しかし、一般にアドレス電極(A) のドライバの耐圧は表示電極のドライバと比べて低いので、アドレス電極(A) のみにオフセットパルスを印加する場合には、振幅の大きいオフセットパルスを印加できない。第１の表示電極(X) および第２の表示電極(Y) に負のパルスを印加することで、オフセットベクトルを大きくすることができる。
【００１６】
〔１−２〕  第１の表示電極(X) および第２の表示電極(Y) に振幅の異なる負のパルスを印加し、表示電極間にもオフセット電圧を与える。これは輝度および発光効率の改善に特に有効である。また、オフセット電圧を与えることで表示放電の強度を低下させ、誘電体保護膜の寿命を延ばすこともできる。
【００１７】
〔１−３〕  第１の表示電極(X) および第２の表示電極(Y) に負のパルスを印加し、さらにアドレス電極(A) に正のパルスを印加する。すべての電極にオフセットパルスを印加することで、各電極のドライバの耐圧を低くすることができる。
〔２〕  アドレス電極(A) が陰極として機能するオフセット
一般にアドレス電極(A) は蛍光体で覆われる。この構造において、蛍光体と表示電極(X,Y) を覆う誘電体の保護膜とを比べると、蛍光体の２次電子放出係数は小さいので、アドレス電極(A) を陰極とする場合の放電開始電圧は高い。このことは、オフセットを設けても無用の対向放電が発生しにくいことを意味し、電力消費の低減および蛍光体の延命の双方に貢献する。
【００１８】
〔２−１〕  第１の表示電極(X) および第２の表示電極(Y) に同じ振幅の正のパルスを印加する。
〔２−２〕  第１の表示電極(X) および第２の表示電極(Y) に振幅の異なる正のパルスを印加する。
【００１９】
〔２−３〕  第１の表示電極(X) および第２の表示電極(Y) に正のパルスを印加するとともに、アドレス電極(A) に負のパルスを印加する。
〔２−１〕、〔２−２〕および〔２−３〕は、〔１−１〕、〔１−２〕および〔１−３〕と同様の長所をもつ。なお、図１では、第１の表示電極(X) および第２の表示電極(Y) に印加するサステインパルスの波形をエッジの急峻な単純矩形としたが、これは簡略表現である。実際には、セルが静電容量をもつことから、エッジの鈍った波形となる。さらに、公知の電力回収制御を行う場合には、微視的にみると、表示電極の電位は段階的に上昇または降下する。このような波形のサステインパルスにＰos(Xp)、Ｐos(Yn)、Ｐos(Xn)、およびＰos(Yp)を重畳することで、本発明の効果が生れる。
【００２０】
【発明の実施の形態】
図２は本発明に係る表示装置の構成図である。表示装置１００は、３２インチサイズのカラー表示画面を有した３電極構造のＰＤＰ１と、セルの発光を制御するドライブユニット７０とから構成されており、壁掛け式テレビジョン受像機、コンピュータシステムのモニター、およびその他として利用される。
【００２１】
ＰＤＰ１は一対の基板構体１０，２０からなる。基板構体とは、ガラス基板上に電極その他の構成要素を設けた構造体である。ＰＤＰ１では、表示放電を生じさせるための電極対を構成する表示電極Ｘ，Ｙが同一方向に配列され、これら表示電極Ｘ，Ｙと交差するようにアドレス電極Ａが配列される。表示電極Ｘ，Ｙは画面の行方向（水平方向）に延び、誘電体および保護膜で覆われる。表示電極Ｙはスキャン電極として用いられる。アドレス電極Ａは列方向（垂直方向）に延びており、アドレス電極Ａはデータ電極として用いられる。図において表示電極Ｘ，Ｙの参照符号の添字（１，ｎ）は対応する“行" の配列順位を示し、アドレス電極Ａの参照符号の添字（１〜ｍ）は対応する“列" の配列順位を示す。行は列方向の配置順序が等しい列数分（ｍ個）のセルの集合であり、列は行方向の配置順序が等しい行数分（ｎ個）のセルの集合である。また、括弧内のアルファベットＲ，Ｇ，Ｂはそれを付した要素に対応するセルの発光色を示す。
【００２２】
ドライブユニット７０は、コントローラ７１、電源回路７３、Ｘドライバ８１、Ｙドライバ８４、およびＡドライバ８８を有している。ドライブユニット７０にはＴＶチューナ、コンピュータなどの外部装置からＲ，Ｇ，Ｂの３色の輝度レベルを示すフレームデータＤｆが各種の同期信号とともに入力される。フレームデータＤｆはコントローラ７１の中のフレームメモリに一時的に記憶される。コントローラ７１は、フレームデータＤｆを階調表示のためのサブフレームデータＤｓｆに変換してＡドライバ８８へ送る。サブフレームデータＤｓｆは１セル当たり１ビットの表示データの集合であって、その各ビットの値は該当する１つのサブフレームにおけるセルの発光の要否、厳密にはアドレス放電の要否を示す。なお、インタレース表示の場合には、フレームを構成する複数のフィールドのそれぞれが複数のサブフィールドで構成され、サブフィールド単位の発光制御が行われる。ただし、発光制御の内容はプログレッシブ表示の場合と同様である。
【００２３】
なお、Ｘドライバ８１、Ｙドライバ８４、およびＡドライバ８８は、電極に対するパルス印加のためのスイッチングデバイスを有しており、コントローラ７１からの指示に従って、パルス振幅に対応したバイアス電源ラインと電極との導通路を開閉する。
【００２４】
図３は表示画面のセル配列を示す平面図である。
表示画面において放電空間３０は規則的に蛇行する隔壁２９によって列ごとに区画され、広大部（行方向の幅の大きい部分）３１Ａと狭窄部（幅の小さい部分）３１Ｂとが交互に並ぶ列空間３１が形成されている。すなわち、各隔壁２９は平面視において一定の周期および幅で波打っており、隣り合う隔壁２９との距離が列方向における等間隔の位置ごとに一定値より小さくなるように配置されている。一定値とは放電の抑止が可能な寸法であり、ガス圧などの放電条件によって定まる。隣り合う隔壁で挟まれた列空間３１が全ての行に跨がって連続する構造は、列単位のプライミングによる駆動の容易化、蛍光体層の膜厚の均一化、および製造における排気処理の容易化を図る上で有利である。狭窄部３１Ｂでは面放電が生じにくいので、実質的には広大部３１Ａが発光に寄与する。すなわち、各セルＣは表示画面における１つの広大部３１Ａの範囲内の構造体である。各行において１列置きにセルが存在する。そして、隣り合う２つの行に注目すると、セルの存在する列が１列ごとに交互に入れ替わる。つまり、セルは行方向および列方向の双方において千鳥状に並ぶ。図では代表として５個のセルＣを鎖線の円で示してある（図を見やすくするために円は実際より若干大きい範囲を囲んでいる）。ＰＤＰ１では、ＲＧＢの計３つのセルによって１つの画素が構成され、カラー表示の３色の配列形式は三角（デルタ）配列形式である。三角配列は、行方向においてセルの幅が画素ピッチの１／３よりも大きく、インライン配列に比べて高精細化に有利である。また、画面のうちの非発光領域の占める割合が小さいので、高輝度の表示を行うことができる。なお、必ずしも水平方向を行方向とする必要はなく、垂直方向を行方向とし水平方向を列方向としてもよい。
【００２５】
図４はＰＤＰのセル構造を示す斜視図である。
ＰＤＰ１では、前面側のガラス基板１１の内面に表示電極Ｘ，Ｙ、誘電体層１７および保護膜１８が設けられ、背面側のガラス基板２１の内面にアドレス電極Ａ、絶縁層２４、隔壁２９、および蛍光体層２８Ｒ，２８Ｇ，２８Ｂが設けられる。表示電極Ｘ，Ｙは、それぞれが面放電ギャップを形成する透明導電膜４１とバス導体としての金属膜４２とから構成され、列方向に一定の間隔（面放電ギャップ）を隔てて交互に配列される。面放電ギャップのギャップ方向、すなわち表示電極Ｘ，Ｙの対峙方向は列方向である。
【００２６】
図５は表示電極の形状を示す平面図である。
表示電極Ｘ，Ｙのそれぞれは、列方向に蛇行しながら行方向に延びる透明導電膜４１と、広大部３１Ａを避けるように隔壁２９に沿って蛇行しながら行方向に延びる帯状の金属膜４２とで構成される。透明導電膜４１は、波打つように湾曲した帯状であって、列毎に金属膜４２から広大部３１Ａに向かって張り出す弧状のギャップ形成部をもつ。各広大部３１Ａにおいて、表示電極Ｘのギャップ形成部と表示電極Ｙのギャップ形成部とが対峙し、鼓状の面放電ギャップを形成する。対峙するギャップ形成部の対において、対向する辺どうしは平行でない。なお、帯状の透明導電膜４１の幅は規則的に変化してもよい。この電極形状によれば、直線帯状とする場合と比べて、面放電ギャップ長（最短電極間距離）を増大させずに電極間距離の静電容量を低下させることができる。また、広大部３１Ａの行方向中央での透明導電膜４１と金属膜４２との距離が大きいので、透明導電膜４１と金属膜４２との隙間に生じる電界の強度が小さい。このことは行間の放電干渉の防止に寄与する。さらに、副次的な効果として、金属膜４２による遮光が軽減されて発光効率が高まる。
【００２７】
図６はフレーム分割の概念図である。ＰＤＰ１による表示では、２値の点灯制御によってカラー再現を行うために、入力画像である時系列のフレームＦを所定数ｑのサブフレームＳＦに分割する。つまり、各フレームＦをｑ個のサブフレームＳＦの集合に置き換える。これらサブフレームＳＦに順に例えば２0 ，２1 ，２2 ，…２q-1 の重みを付与して各サブフレームＳＦの表示放電の回数を設定する。図ではサブフレーム配列が重みの順であるが、他の順序であってもよい。冗長な重み付けを採用して偽輪郭を低減してもよい。このようなフレーム構成に合わせてフレーム転送周期であるフレーム期間Ｔｆをｑ個のサブフレーム期間Ｔｓｆに分割し、各サブフレームＳＦに１つのサブフレーム期間Ｔｓｆを割り当てる。さらに、サブフレーム期間Ｔｓｆを、初期化のためのリセット期間ＴＲ、アドレッシングのためのアドレス期間ＴＡ、および点灯維持のための表示期間ＴＳに分ける。リセット期間ＴＲおよびアドレス期間ＴＡの長さが重みに係わらず一定であるのに対し、表示期間ＴＳの長さは重みが大きいほど長い。したがって、サブフレーム期間Ｔｓｆの長さも、それに該当するサブフレームＳＦの重みが大きいほど長い。駆動シーケンスはサブフレーム毎に繰り返され、ｑ個のサブフレームＳＦにおいてリセット期間ＴＲ・アドレス期間ＴＡ・表示期間ＴＳの順序は共通である。以下、本発明の特徴に関わる表示期間ＴＳの駆動波形について説明する。
【００２８】
図７は表示期間の駆動電圧信号の波形図、図８は駆動電圧の変化と放電との関係を示す図である。図７および図８では、２回の表示放電に係る駆動電圧信号が示されている。３回以上の表示放電を生じさせるサブフレームでは、各電極に図示の駆動電圧信号が繰り返し与えられる。なお、電極間に加わる駆動電圧信号は、該当する電極のそれぞれに対する駆動電圧信号を合成した信号である。
【００２９】
図７のとおり、表示電極Ｘおよび表示電極ＹにはサステインパルスＰｓとオフセットパルスＰos１とを有した駆動電圧信号が与えられ、アドレス電極ＡにはオフセットパルスＰos２を有した駆動電圧信号が与えられる。サステインパルスＰｓは表示電極Ｘと表示電極Ｙとに交互に印加され、印加ごとに表示放電が生じる。これは、サステインパルスＰｓの振幅Ｖｓが、仮にオフセットパルスＰos１の振幅Ｖos(XY)が０であってもサステインパルスＰｓの印加によってＸＹ電極間のセル電圧が放電開始電圧を超えるように選定されるからである。オフセットパルスＰos１は、表示電極Ｘおよび表示電極Ｙの一方へのサステインパルスＰｓの印加と同時に他方の表示電極に印加される。オフセットパルスＰos１のパルス幅Ｔos(XY)は、図８のとおり表示放電の開始時点ｔｓ１，ｔｓ２と終了時点ｔｅ１，ｔｅ２とでＸＹ電極間の駆動電圧が異なるように、すなわち表示放電の途中でオフセットパルスＰos１の印加が終了して駆動電圧がＶｓ＋Ｖos(XY)からＶｓへ変化するように、サステインパルスＰｓのパルス幅（数μｓ程度）よりも十分に短い値に選定される。具体的にはパルス幅Ｔos(XY)は１００ｎｓ〜２００ｎｓの範囲内の値である。オフセットパルスＰos２は、表示電極Ｘおよび表示電極ＹのそれぞれへのサステインパルスＰｓの印加と同時にアドレス電極Ａに印加される。オフセットパルスＰos２の印加終了により、表示放電の途中でＡＹ電極間またはＡＸ電極間（アドレス電極Ａと表示電極Ｘとの間）の駆動電圧がＶｓ＋Ｖos(AY)からＶｓへ変化する。オフセットパルスＰos２のパルス幅Ｔos(AY)もサステインパルスＰｓのパルス幅よりも十分に短い（具体値はオフセットパルスＰos１と同様）。
【００３０】
図９は本発明に係る表示過程を表すセル電圧平面図である。ここでの説明は、セルにおいて表示電極Ｘ，Ｙが対称に配置され、表示電極Ｘ，Ｙの機能が表示放電において同等であることから、代表として表示電極Ｘが陽極で表示電極Ｙが陰極として機能する表示放電について行う。
【００３１】
オフセットパルスＰos１がサステインパルスＰｓに重畳することによって、図９の横軸方向に放電開始時点のセル電圧が移動する。また、オフセットパルスＰos２がサステインパルスＰｓに重畳することによって、図９の縦軸方向に放電開始時点のセル電圧が移動する。つまり、オフセットパルスＰos１およびオフセットパルスＰos２の印加によって、セル電圧平面内での２次元の移動が実現される。このことは、表示放電が生じる瞬間におけるＸＹ電極間のセル電圧とＡＹ電極間のセル電圧との関係を任意に設定できることを意味する。セル電圧平面において放電開始時点のセルの状態を示す位置（図中で黒丸で示される）が、原点を通る傾き１／２の直線Ｌの上に限定されないのである。オフセットパルスＰos１の振幅Ｖos(XY)およびオフセットパルスＰos２の振幅Ｖos(AY)、すなわちオフセット電圧を適切に選定すれば輝度および発光効率が向上する。
【００３２】
図１０は輝度のオフセット電圧依存性を示し、図１１は発光効率のオフセット電圧依存性を示す。これらの図は、図７の波形においてサステインパルスＰｓの振幅Ｖｓをその許容範囲の中間値である１８０ボルトに選定し、オフセット電圧Ｖos(XY)およびオフセット電圧Ｖos(AY)をパラメータとしてＰＤＰ１を駆動した測定実験の結果である。
【００３３】
Ｖos(AY)＝０ボルトの曲線は、図８において横軸方向のみにセル電圧を移動させた場合の特性、すなわち特開平１０−３３３６３５号公報の手法を採用した場合の特性を示す。これと比べて、オフセット電圧Ｖos(XY)およびオフセット電圧Ｖos(AY)の重畳によってセル電圧を横軸方向および縦軸方向に移動させた場合には、Ｖos(AY)＝５０ボルト、Ｖos(AY)＝１００ボルト、Ｖos(AY)＝１５０ボルト、およびＶos(AY)＝１８０ボルトのいずれの条件であっても、輝度および発光効率の両方が高い。また、Ｖos(AY)＝０ボルトの場合におけるＶos(XY)に対する発光効率の依存特性が鋭いピークをもつのに対して、オフセット電圧Ｖos(AY)が高いほどなだらかな依存特性となる。特性曲線がなだらかであれば、駆動電圧の設定におけるマージン（許容範囲）が広い。つまり、オフセット電圧Ｖos(XY)を変更しても、それに伴う特性の変化が微小であるので、所定水準の表示品質を確保するのが容易である。特性曲線が急峻であれば、オフセット電圧Ｖos(XY)を少し変更するだけで表示品質が大きく変わってしまう。したがって、オフセット電圧Ｖos(AY)の重畳は表示特性だけでなく駆動制御の観点でも有利である。さらに、Ｖos(AY)＝０ボルトの場合には、発光効率を最大とするためにオフセット電圧Ｖos(XY)を１６０ボルトにする必要があるのに対して、オフセット電圧Ｖos(AY)を重畳させる場合にはＶos(AY)＝１００ボルト、Ｖos(XY)＝１３０ボルトでよい。オフセット電圧Ｖos(AY)の重畳は、駆動回路の耐圧の低減および電源の低電圧化にも貢献する。
【００３４】
図１０および図１１の特性をみると、上述のとおりオフセット電圧Ｖos(AY)が５０ボルト〜１８０ボルトの範囲の値であれば、輝度および発光効率が改善される。ただし、オフセット電圧Ｖos(AY)が０の場合に対して顕著な差が現れる好ましいオフセット電圧Ｖos(AY)の範囲は、１００ボルト〜１８０ボルトである。さらに、輝度について１．５倍以上の改善が可能ということからすると、より好ましいオフセット電圧Ｖos(AY)の範囲は１５０ボルト〜１８０ボルトである。一方、 ＸＹ電極間のオフセット電圧Ｖos(XY)については、輝度および発光効率の両方が改善される８０ボルト〜１８０ボルトが好ましい範囲である。さらに改善の大きさからみて、より好ましいオフセット電圧Ｖos(XY)の範囲は１２０ボルト〜１８０ボルトである。
【００３５】
図１２はＶos(AY)＝Ｖos(XY)／２としたときの駆動マージンを示す。ここでの駆動マージンは、ＸＹ電極間の放電開始電圧Ｖｆ１と点灯を維持するのに必要な最低の駆動電圧Ｖｓｍｎとの差である。サステインパルスＰｓの振幅であるサステイン電圧ＶｓをＶｆ１以上にすると、アドレッシングで非点灯としたセルでも放電が起こってしまう。サステイン電圧ＶｓをＶｓｍｎ未満にすると、点灯状態のセルが消灯状態になってしまう。したがって、サステイン電圧ＶｓはＶｆ１とＶｓｍｎとの間の値に設定される。図のとおりオフセット電圧Ｖos(XY)を高くするとＶｓｍｎが低くなる。つまり、オフセット電圧Ｖos(XY)の印加によってサステイン電圧Ｖｓを低くすることができ、それによって駆動回路の耐圧の低減および電源の低電圧化が可能になる。
【００３６】
【発明の効果】
請求項１ないし請求項３の発明によれば、表示放電における輝度および発光効率の両方を改善することができる。
【図面の簡単な説明】
【図１】オフセットパルスの説明図である。
【図２】本発明に係る表示装置の構成図である。
【図３】表示画面のセル配列を示す平面図である。
【図４】ＰＤＰのセル構造を示す斜視図である。
【図５】表示電極の形状を示す平面図である。
【図６】フレーム分割の概念図である。
【図７】表示期間の駆動電圧信号の波形図である。
【図８】駆動電圧の変化と放電との関係を示す図である。
【図９】本発明に係る表示過程を表すセル電圧平面図である。
【図１０】輝度のオフセット電圧依存性を示す図である。
【図１１】発光効率のオフセット電圧依存性を示す図である。
【図１２】Ｖos(AY)＝Ｖos(XY)／２としたときの駆動マージンを示す図である。
【図１３】３電極構造に適用される表示放電のための従来の一般的な駆動波形を示す図である。
【図１４】従来の駆動方法に係る表示過程を表すセル電圧平面図である。
【図１５】従来の駆動方法における輝度および発光効率の駆動電圧依存性を示す図である。
【符号の説明】
１７  誘電体
Ｘ，Ｙ  表示電極
Ａ  アドレス電極
Ｃ  セル
１  プラズマディスプレイパネル
ｔｓ１，ｔｓ２  開始時点
ｔｅ１，ｔｅ２  終了時点
【図１】
0004158882.tif 000002
【図２】
0004158882.tif 000003
【図３】
0004158882.tif 000004
【図４】
0004158882.tif 000005
【図５】
0004158882.tif 000006
【図６】
0004158882.tif 000007
【図７】
0004158882.tif 000008
【図８】
0004158882.tif 000009
【図９】
0004158882.tif 000010
【図１０】
0004158882.tif 000011
【図１１】
0004158882.tif 000012
【図１２】
0004158882.tif 000013
【図１３】
0004158882.tif 000014
【図１４】
0004158882.tif 000015
【図１５】
0004158882.tif 000016