(57)【特許請求の範囲】
【請求項１】
２つのフィールド画像データで１フレームの画像データを構成するデジタル画像データを復号して再生する画像表示装置において、
複数のバンクからなり、各バンクに１フレーム分の画像データを格納するメモリと、
該メモリから読み出された画像データを一時的に格納する出力バッファメモリと、
逆方向の再生時に再生フィールドの順番が順方向再生時と逆の順となるように、画像データを読み出す前記バンクを順次指定する読み出しバンク指定手段と、
該読み出しバンク指定手段により順次指定されたバンクからの画像データの上記出力バッファメモリへの書き込み、及び上記出力バッファメモリに格納されている画像データの読み出しを制御すると共に、上記出力バッファメモリのある走査線の画像データの読み出しが終了したアドレスに、次の走査線の画像データを上記読み出し速度の２倍の速度で上記出力バッファメモリに書き込む制御パルス発生手段と、
順方向再生時の第１フィールドと第２フィールドの走査線の上下関係を逆方向再生時に逆転させる走査線逆転手段とを備えたことを特徴とする画像表示装置。
【請求項２】
２つのフィールド画像データで１フレームの画像データを構成するデジタル画像データを復号して再生する画像表示装置の特殊再生制御装置において、
複数のバンクからなり、各バンクに１フレーム分の画像データを格納するメモリと、
該メモリから読み出された画像データを一時的に格納する出力バッファメモリと、
逆方向再生時に再生フィールドの順番が順方向再生時と逆の順となるように、画像データを読み出す前記バンクを順次指定する読み出しバンク指定手段と、
該読み出しバンク指定手段により順次指定されたバンクからの画像データの上記出力バッファメモリへの書き込み、及び上記出力バッファメモリに格納されている画像データの読み出しを制御すると共に、上記出力バッファメモリのある走査線の画像データの読み出しが終了したアドレスに、次の走査線の画像データを上記読み出し速度の２倍の速度で上記出力バッファメモリに書き込む制御パルス発生手段と、
順方向再生時の第１フィールドと第２フィールドの走査線の上下関係を逆方向再生時に逆転させる走査線逆転手段とを備えたことを特徴とする特殊再生制御装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、デジタルビデオディスク（ＤＶＤ）やビデオコンパクトディスク（ＶＣＤ）等の記録媒体にデジタルデータとして記録された画像を再生するのに適した画像表示装置及びその特殊再生制御装置に関するものである。
【０００２】
【従来の技術】
画像信号をデジタル化して画像データとしてＤＶＤやＶＣＤ等の記録媒体に記録する場合に、この画像データのデータ量を圧縮するデータ圧縮方式の一つとして、従来からＭＰＥＧ（Ｍｏｔｉｏｎ  Ｐｉｃｔｕｒｅ  Ｃｏｄｉｎｇ  Ｅｘｐｅｒｔｓ  Ｇｒｏｕｐ）方式が検討され、その実用化が試みられている。
【０００３】
例えば、特開平９−４６７１２号公報には、このようなＭＰＥＧ方式によりＤＶＤに記録された画像データを、通常再生に必要なフレームメモリのみを用いて、逆転再生等の特殊再生をする方法が開示されている。この方法においては、逆転再生時には、少なくとも、１フレームのフレーム内予測符号化画像（Ｉピクチャー）と複数フレームのフレーム間順方向予測符号化画像（Ｐピクチャー）及びフレーム間双方向予測符号化画像（Ｂピクチャー）とから成る１ＧＯＰ（Ｇｏｕｐ  ｏｆ  Ｐｉｃｔｕｒｅｓ）の画像データを、ＤＶＤに記録されたのと逆の順に復号して再生表示している。
【０００４】
この再生の際、１画面が２フィールドで構成されるフィールドストラクチャーの画像データを再生する場合には、ペアとなるピクチャーデータの各ピクチャーヘッダに書き込まれているｔｅｍｐｏｒａｌ＿ｒｅｆｅｒｅｎｃｅ（ＴＲ）情報の数値を検出して、このＴＲ情報の数値が等しい場合に、ペアとなるピクチャーデータであるとして、両画像データを合成して１フレームの画像を再生している。
【０００５】
【発明が解決しようとする課題】
従来の画像表示装置及びその特殊再生制御装置は以上のように構成されているので、順方向の再生の際ペアとなるべきフィールドのピクチャーデータ同士を組み合わせて１フレームの画像を再生する。したがって、逆方向再生時には、順方向再生のときに後に再生されるフレームの第１フィールド、第２フィールドの順で再生した後に、順方向再生のときに先に再生されるフレームの第１フィールド、第２フィールドの順で再生されることとなる。このようにして逆転再生した場合には、例えば順方向再生時に表示画面の左側から右側に移動しているような画像は、あるフレームの第１フィールドで大きく左方向に移動した後、第２フィールドで右方向にその移動距離の半分だけ戻った位置から左方向に移動するような、ジグザグの運動をするように再生されてしまい、不自然な逆転再生画像となってしまうという課題があった。
【０００６】
この発明は上記のような課題を解決するためになされたもので、逆転再生、逆方向スローモーション再生、逆方向高速再生等の特殊再生を行っても自然な逆転動作を表示できる画像表示装置及びその特殊再生制御装置を得ることを目的とする。
【０００７】
【課題を解決するための手段】
この発明に係る画像表示装置は、メモリから読み出された画像データを一時的に格納する出力バッファメモリと、逆方向の再生時に再生フィールドの順番が順方向再生時と逆の順となるように、画像データを読み出すメモリのバンクを順次指定する読み出しバンク指定手段と、読み出しバンク指定手段により順次指定されたバンクからの画像データの出力バッファメモリへの書き込み、及び出力バッファメモリに格納されている画像データの読み出しを制御すると共に、出力バッファメモリのある走査線の画像データの読み出しが終了したアドレスに、次の走査線の画像データを読み出し速度の２倍の速度で出力バッファメモリに書き込む制御パルス発生手段（メモリアドレス変換及び制御パルス発生部）と、順方向再生時の第１フィールドと第２フィールドの走査線の上下関係を逆方向再生時に逆転させる走査線逆転手段とを備えたものである。
【０００８】
この発明に係る画像表示装置は、１フレームを構成するフィールド数が２である場合に、順方向再生時の第１フィールドと第２フィールドの走査線の上下関係を逆方向再生時に逆転させる走査線逆転手段を更に備えたものである。
【０００９】
この発明に係る特殊再生制御装置は、メモリから読み出された画像データを一時的に格納する出力バッファメモリと、逆方向の再生時に再生フィールドの順番が順方向再生時と逆の順となるように、画像データを読み出すメモリのバンクを順次指定する読み出しバンク指定手段と、読み出しバンク指定手段により順次指定されたバンクからの画像データの出力バッファメモリへの書き込み、及び出力バッファメモリに格納されている画像データの読み出しを制御すると共に、出力バッファメモリのある走査線の画像データの読み出しが終了したアドレスに、次の走査線の画像データを読み出し速度の２倍の速度で出力バッファメモリに書き込む制御パルス発生手段（メモリアドレス変換及び制御パルス発生部）と、順方向再生時の第１フィールドと第２フィールドの走査線の上下関係を逆方向再生時に逆転させる走査線逆転手段とを備えたものである。
【００１０】
この発明に係る特殊再生制御装置は、１フレームを構成するフィールド数が２である場合に、順方向再生時の第１フィールドと第２フィールドの走査線の上下関係を逆方向再生時に逆転させる走査線逆転手段を更に備えたものである。
【００１１】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１はこの発明の実施の形態１による画像表示装置の構成を示すブロック図である。図において、１はＤＶＤ，ＶＣＤ等の画像蓄積メディアを駆動し、画像データを読み取って出力する画像蓄積メディア駆動器、２は画像蓄積メディア駆動器１から入力された画像データを復号し、画像信号と同期信号とを分離して出力する画像復号器、Ｓ１は画像復号器２から出力される画像データ、Ｓ２は画像復号器２から出力される同期信号、３は画像復号器２から入力された画像データＳ１を格納するメモリを備え、該メモリから画像データを読み出して、逆転再生、逆転スローモーション再生、逆転早送り再生等の特殊再生のための画像信号を出力する特殊再生制御器（特殊再生制御装置）、Ｓ３は特殊再生制御器３から出力される画像データ、４は画像蓄積メディア駆動器１，画像復号器２，特殊再生制御器３の動作を制御するための制御信号を出力する中央処理装置（ＣＰＵ）（読み出しバンク指定手段）である。なお、以下の全ての実施の形態において画像信号はＭＰＥＧ方式により符号化され、同方式で復号化するものとするが、本発明の画像表示装置及びその特殊再生制御装置は、ＭＰＥＧ方式以外の符号化方式で符号化された画像信号を復号化する場合にも適用することができる。
【００１２】
また、図２は特殊再生制御器３の具体的構成を示すブロック図ある。図において、１０は１個のＩピクチャーを含む一連の画像データ列（画像信号ストリーム）を格納するのに十分な大きさのＮ（Ｎは正の整数）個のバンクから成り、各バンクがＭＰＥＧ２方式の１フレーム分の画像データＳ１を格納するのに必要な３４５，６００バイトの容量を有するメモリ、１１は画像データＳ１を一時的に格納する入力バッファメモリ、Ｓ４は入力バッファメモリ１１から読み出されてメモリ１０の所定のバンクに書き込まれる画像データ、Ｓ５はメモリ１０の所定のバンクから読み出された画像データ、１２はメモリ１０から読み出した画像データＳ５を一時的に格納する出力バッファメモリである。
【００１３】
さらに、１３は同期信号Ｓ２中のフィールド番号信号を検出して判定するフィールド番号検出器、Ｓ１３はフィールド番号検出器１３から出力されるフィールド番号信号で、“０”は第１フィールド、“１”は第２フィールドを表す、１４は同期信号Ｓ２中の垂直同期信号の数を計数する垂直方向カウンタ、Ｓ１４は垂直方向カウンタ１４から出力される垂直方向カウント値で、第１フィールドにつき“０”〜“２６２”までの垂直カウント値Ｓ１４が出力され、第２フィールドにつき“０”〜“２６１”までの垂直カウント値Ｓ１４が出力される。１５は同期信号Ｓ２中の水平同期信号の数を計数する水平方向カウンタ、Ｓ１５は水平方向カウンタ１５から出力される水平カウント値で、“０”〜“１７１５”までの水平カウント値Ｓ１５が出力される。１６は水平同期信号及び垂直同期信号で示されるアドレス値を図４に示す有効範囲内のデータのみをメモリ１０に格納するためにメモリ１０の各バンクに対応するアドレス値に変換すると共に、メモリ１０，入力バッファメモリ１１，出力バッファメモリ１２の各メモリへの画像データの書き込み読み出し動作を制御する制御パルスを発生するメモリアドレス変換及び制御パルス発生部である。
【００１４】
さらに、Ｓ６は入力バッファメモリ１１に画像データＳ１を格納することを指示すると共に、出力バッファメモリ１２から図示しない表示装置に対して画像データＳ３を出力することを指示する表示パルス、Ｓ７は入力バッファメモリ１１に格納している画像データをメモリ１０の所定のバンクに出力するように指示する入力バッファ読み出しパルス、Ｓ８はメモリ１０の所定のバンクから格納されている画像データを読み出して出力バッファメモリ１２に書き込むことを指示する出力バッファ書き込みパルス、Ｓ９はメモリ１０の１個のバンク内のアドレスを指定するアドレス値、Ｓ１０はメモリ１０の書き込みバンクの先頭アドレス値又は読み出しバンク先頭アドレス値を伝達するためのバンク書き込み読み出し切り替え信号である。
【００１５】
さらに、１７はメモリアドレス変換及び制御パルス発生部１６から出力されるバンク内アドレス値に書き込み又は読み出しを行うバンクの先頭アドレス値を加算する加算器、Ｓ１１はメモリ１０内のバンク及びバンク内のアドレスを指定できるアドレス値、１８は書き込みバンクの先頭アドレス値を格納する書き込みバンク先頭アドレスレジスタ、１９は読み出しバンクの先頭アドレス値を格納する読み出しバンク先頭アドレスレジスタ（読み出しバンク指定手段）、２０は書き込みバンク先頭アドレス値又は読み出しバンク先頭アドレス値を選択して出力するセレクタ、Ｓ１６はメモリ１０の所定のバンクの格納データの更新を指示するバンク更新指示信号、２１はバンク更新指示信号Ｓ１６を１フレーム間ラッチするバンク更新指示ラッチ、Ｓ１７はメモリ１０中にデータを格納することなくリアルタイムで出力する場合を指示するスルー指示信号、２２はスルー指示信号Ｓ１７をリアルタイム出力期間ラッチするスルー指示ラッチ、２３はバンク更新指示信号Ｓ１６と入力バッファ読み出しパルスＳ７との論理積を取るＡＮＤ回路、Ｓ１２はメモリ１０のバンクに画像データを書き込むことを指示するバンク書き込みパルス、２４はメモリ１０から読み出した画像データとメモリ１０に格納されなかった画像データとを切り替えて出力するセレクタである。
【００１６】
図３はメモリアドレス変換及び制御パルス発生部１６の具体的構成を示すブロック図である。図において、３１はフィールド番号信号Ｓ１３を２４０倍する乗算器、３２は垂直カウント値Ｓ１４から数値“２２”を減算する減算器、３３は水平方向カウント値Ｓ１５から数値“２４４”を減算する減算器、３４は“０”〜“７１９”の値が入力されたときに−１を出力し、その他の値が入力されたときに１を出力するセレクタ、３５は減算器３２の出力値とセレクタ３４の出力値とを加算する加算器、３６は乗算器３１の出力値と加算器３５の出力値とを加算する加算器、３７は加算器３６の出力値を７２０倍する乗算器である。
【００１７】
また、３８は入力された値が“０”〜“７１９”であるときにＨレベルとなる信号をバンク書き込み読み出し切り替え信号Ｓ１０として出力する比較器、３９は入力された値が“０”〜“２３９”であるときにＨレベルとなる信号を出力する比較器、４０は入力された値が“０”〜“１４３９”であるときにＨレベルとなる信号を出力する比較器、４１は入力された値が“１”〜“２４０”であるときにＨレベルとなる信号を出力する比較器、４２は入力された値が“０”〜“７１９”であるときにＨレベルとなる信号を出力する比較器、４３は入力された値が“−１”〜“２３８”の時にＨレベルとなる信号を出力する比較器、４４は入力された値が“７２０”〜“１４３９”の時にＨレベルとなる信号を出力する比較器、４５は比較器３９の出力値と比較器４０の出力値との論理積を取り、両出力値がＨレベルの時にＨレベルとなる信号を表示パルスＳ６として出力するＡＮＤ回路、４６は比較器４１の出力値と比較器４２の出力値との論理積を取り、両出力値がＨレベルの時にＨレベルとなる信号を入力バッファ読み出しパルスＳ７として出力するＡＮＤ回路、４７は比較器４３の出力値と比較器４４の出力値との論理積を取り、両出力値がＨレベルの時にＨレベルとなる信号を出力バッファ書き込みパルスＳ８として出力するＡＮＤ回路である。
【００１８】
さらに、４８は“０”〜“７１９”の値が入力されたときに“０”を出力し、その他の値が入力されたときに“７２０”を出力するセレクタ、４９は減算器３３の出力値からセレクタ４８の出力値を減算する減算器、５０は乗算器３７の出力値と減算器４９の出力値とを加算して、アドレス値Ｓ９として出力する加算器である。
【００１９】
次に動作について説明する。
まず、図４に示すように、１フィールドの表示画面の画素数が水平方向に１７１５画素、垂直方向に２６１画素存在し、垂直帰線区間及び水平帰線区間を除いた有効範囲が、画素（２４５，２３）（先の数値が水平方向の画素のアドレスで、後の数値が垂直方向の画素のアドレスを表す）から始まって画素（１６８３，２６１）で終わる１４３９×２３９＝３４３，９２１画素であるものとする。この３４３，９２１個の画素の画像データをメモリ１０にＩピクチャー１枚を含む画像データ単位に順次記憶せしめる。
【００２０】
この有効範囲の画像データをメモリ１０に記憶せしめるためには、まず、有効範囲の最初の画素である画素（２４５，２３）のアドレスをメモリ１０の最初のアドレス値“１”に変換し、以後順次、水平方向及び垂直方向の２次元のアドレス値をメモリ１０の１次元のアドレス値に変換して、画素（１６８３，２６１）で終わる１フィールド分の画素をアドレス変換しなければならない。このアドレス変換にあたっては、ＭＰＥＧ２の規格が水平方向７２０画素、垂直方向が２フィールド分の４８０画素である点を考慮に入れて、図６を参照しながら後ほど詳述するように、１水平同期期間を２分割して、メモリ１０のバンクへの読み出し、書き込みを行っている。
【００２１】
そのため、まず、画像蓄積メディア駆動器１が画像蓄積メディアを駆動して読み取った画像データを画像復号器２で復号する。そして、画像復号器２で復号して得られた同期信号Ｓ２と画像データＳ１とを特殊再生制御器３に入力する。特殊再生制御器３は、入力された同期信号Ｓ２から、まずフィールド番号検出器１３でフィールド番号を判定し、第１フィールドの時には“０”の値を、第２フィールドの時には“１”の値をフィールド番号信号Ｓ１３として出力してメモリアドレス変換及び制御パルス発生部１６の乗算器３１に入力する。また、特殊再生制御器３の垂直方向カウンタ１４は、垂直同期信号を計数し、垂直方向カウント値Ｓ１４を、第１フィールドにつき“０”から“２６２”まで、第２フィールドにつき“０”から“２６１”まで出力し、メモリアドレス変換及び制御パルス発生部１６の減算器３２に入力する。さらに、特殊再生制御器３の水平方向カウンタ１５は、水平同期信号を計数し、水平方向カウント値Ｓ１５を“０”から“１７１５”まで出力し、メモリアドレス変換及び制御パルス発生部１６の減算器３３に入力する。
【００２２】
メモリアドレス変換及び制御パルス発生部１６の減算器３２，３３では、入力された垂直方向カウント値Ｓ１４及び水平方向カウント値Ｓ１５からそれぞれ値“２２”，“２４４”を減算し、アドレス変換の一部を行う。減算器３２から出力される値は、加算器３５，比較器３９，比較器４１，比較器４３に入力され、減算器３３から出力される値は、減算器４９，比較器３８，比較器４０，比較器４２，比較器４４に入力される。
【００２３】
今、第１フィールドの画像データが画像蓄積メディア駆動器１から読み取られているものとすると、特殊再生制御器３のフィールド番号検出器１３から出力されるフィールド番号信号Ｓ１３は“０”であり、したがって乗算器３１から出力される値も“０”である。このとき、減算器３３の出力値が“０”〜“７１９”である場合には、比較器３８から“Ｈ”レベルのバンク読み出し書き込み切り替え信号Ｓ１０が出力され、これにより、セレクタ３４から“−１”の値が、セレクタ４８から“０”の値がそれぞれ出力される。したがって、加算器３５及び３６の出力値は等しく、垂直方向カウント値Ｓ１４から“２３”を減算した値となり、この値が、乗算器３７により７２０倍されて加算器５０に出力される。ちなみに、垂直方向カウント値Ｓ１４が“２３”である場合には、乗算器３７から出力される値は“０”、垂直カウント値Ｓ１４が“２４”である場合には、乗算器３７から出力される値は“７２０”となる。
【００２４】
セレクタ４８から出力される値は“０”であるので、減算器４９から出力される値は減算器３３から出力される値と同一であり、水平方向カウント値Ｓ１５から“２４４”を減算した値となる。したがって、加算器５０から出力される値は、垂直方向カウント値Ｓ１４から“２３”を減算した値に水平方向カウント値Ｓ１５から“２４４”を減算した値を足し合わせた値となって、この値がアドレス値Ｓ９として出力される。ちなみに、垂直方向カウント値Ｓ１４が“２３”である場合には、水平方向カウント値Ｓ１４が“２４５”のとき、アドレス値Ｓ９が“１”となって、メモリ１０のバンク０の最初のアドレスを指定することとなる。以下、水平方向カウント値Ｓ１５の値が順次増加するに従って、アドレス値Ｓ９も順次増加する。このようにして、図４に示した表示画面の有効範囲の左上の画素の方から順次アドレス変換が行われ、水平方向カウント値Ｓ１５および垂直方向カウント値Ｓ１４を加算して、有効範囲内の最初の画素を第１番地とする一次元のアドレス値が求められる。
【００２５】
垂直方向カウント値Ｓ１４及び水平方向カウント値Ｓ１５からそれぞれ所定数を減算した後のカウント値が、垂直方向が０〜２３９で、水平方向が０〜１４３９であるときに、比較器３９および比較器４０の出力が共にＨレベルとなり、ＡＮＤ回路４５の出力である表示パルスＳ６がＨレベルとなる。これにより、有効範囲の区間だけ表示パルスＳ６が出力されることとなる。
【００２６】
また、垂直方向のカウント値が１〜２４０で、水平方向のカウント値が０〜７１９であるときに、比較器４１および比較器４２の出力が共にＨレベルとなり、ＡＮＤ回路４６の出力である入力バッファ読み出しパルスＳ７がＨレベルとなる。これにより、有効範囲の水平走査期間の前半のタイミングで入力バッファメモリ１１に蓄積された画像データＳ１をメモリ１０に格納することが指示される。
【００２７】
さらに、垂直方向のカウント値が−１〜２３８で、水平方向のカウント値が７２０〜１４３９であるときに、比較器４３および比較器４４の出力が共にＨレベルとなり、ＡＮＤ回路４７の出力である出力バッファ書き込みパルスＳ８がＨレベルとなる。これにより、メモリ１０に記憶されている画像データを出力バッファメモリ１２に読み出すことが指示される。
【００２８】
図５は、画像データＳ１を順方向にそのままスルー再生し、あるいはメモリ１０に書き込まれたデータを読み出して逆方向に１フレームずつ逆転再生するときのタイミングを表すタイミングチャートである。図５において、最上段は同期信号Ｓ２中のフレーム同期信号のタイミングを示し、フレーム同期信号の発生するタイミングは実線で、その中間のフィールド同期信号の発生するタイミングは破線で表してある。
【００２９】
２段目は画像データを示し、１−０，１−１等の数字はフレームとフィールドを表す。例えば、１−０は第１フレームの第１フィールドの画像データ、１−１は第１フレームの第２フィールドの画像データを表す。
【００３０】
３段目は画像データを書き込むメモリ１０の先頭アドレスを示す。白抜きの最初の部分の数値はバンク０の先頭アドレス、次の部分の数値はバンク１の先頭アドレスというように順次各バンクの先頭アドレスを表している。
【００３１】
４段目はバンク更新指示信号Ｓ１６を表し、５段目はバンク更新指示信号Ｓ１６に基づいて更新された後に各バンク中にどのフレームの画像データが格納されたかを示す。６段目はスルー指示信号Ｓ１７を示す。
【００３２】
７段目はメモリ１０の各バンクに格納された画像データを読み出す場合に、画像データを読み出す対象となっているバンクの先頭アドレスを示す。８段目は、このとき各バンクにどのフレームの画像データが格納されているのかを示し、９段目はこのようにして特殊再生制御器３から出力される画像データＳ３を示す。
【００３３】
画像蓄積メディア駆動器１から出力される画像信号を画像復号器２で復号して画像データＳ１が得られた後、特殊再生制御器３を通り抜けて順方向再生するときには、ＣＰＵ４からスルー指示信号Ｓ１７をスルー指示ラッチ２２に入力し、スルー指示ラッチ２２は図５に示す期間スルー指示信号Ｓ１７をＨレベルにラッチする。この場合には、特殊再生制御器３に入力された画像データＳ１は、入力バッファメモリ１１、メモリ１０及び出力バッファメモリ１２を介さずに、セレクタ２４で選択され、図５の２段目と９段目に示すように、特殊再生制御器３から画像データＳ３として出力される。
【００３４】
この期間にバンク更新指示信号Ｓ１６がＨレベルとなると、入力バッファ読み出しパルスＳ７がＨレベルである期間にメモリ１０の更新が行われる。図５の例では、バンク０にフレーム２の画像データが書き込まれ、バンク１にフレーム３の画像データが書き込まれ、以下同様にして、バンク７にフレーム９の画像データが書き込まれる。
【００３５】
このとき、水平方向カウント値Ｓ１５から所定値を減算した値が０〜７１９であるとき、バンク書き込み読み出し切り替え信号Ｓ１０がＨレベルとなり、特殊再生制御器３のセレクタ２０が書き込みバンク先頭アドレスレジスタ１８から出力される書き込み先頭アドレス値を加算器１７に入力する。加算器１７では、メモリアドレス変換及び制御パルス発生部１６から出力されるアドレス変換されたアドレス値Ｓ９に先頭アドレス値を加算してアドレス値Ｓ１１としてメモリ１０に供給する。
【００３６】
画像復号器２から特殊再生制御器３に入力された画像データＳ１は一旦入力バッファメモリ１１に格納され、入力バッファ読み出しパルスＳ７の制御の下に、画像データＳ４として読み出され、アドレス値Ｓ１１により指定されるメモリ１０のアドレスに格納される。
【００３７】
次に、バンク更新指示信号Ｓ１６が立ち下がり、続いてスルー指示信号Ｓ１７が立ち下がると、所定の値を減算した水平方向カウント値が７２０〜１４３９であり、所定の値を減算した垂直方向カウント値が−１〜２３８であるタイミング、すなわち有効範囲の右半分のタイミングで、バンク書き込み読み出し切り替え信号Ｓ１０がＬレベルとなり、出力バッファ書き込みパルスＳ８がＨレベルとなる。これにより、セレクタ２０は読み出しバンク先頭アドレスレジスタ１９から入力される読み出しバンク先頭アドレス値を加算器１７に出力する。加算器１７では、メモリアドレス変換及び制御パルス発生部１６から出力されるアドレス変換されたアドレス値Ｓ９に先頭アドレス値を加算してアドレス値Ｓ１１としてメモリ１０に供給する。メモリ１０中に格納されている画像データは、出力バッファ書き込みパルスＳ８の制御の下に、メモリ１０から読み出され、画像データＳ５として出力バッファメモリ１２に格納される。
【００３８】
逆転再生を行う場合には、ＣＰＵ４の制御により、読み出しバンク先頭アドレスレジスタ１９中には図５の７段目に示すような順で先頭アドレス値が格納され、この先頭アドレス値が順次読み出されるので、バンク７に格納されているフレーム９の画像データからフレーム番号の若い方に画像データＳ５が出力バッファメモリ１２に格納されていく。出力バッファメモリ１２に格納された画像データＳ５は出力バッファメモリ１２から読み出され、セレクタ２４を介して画像データＳ３として出力される。したがって、画像データＳ３は、図５の９段目に示すように、フレーム９からフレーム８、フレーム７…と順次逆方向の画像が再生され、逆転再生が行われることとなる。この際、第１フィールドのタイミングで、順方向再生時に後で再生されるフレームの第１フィールドの画像データを出力し、第２フィールドのタイミングで、順方向再生時に先に再生されるフレームの第２フィールドの画像データを出力する。すなわち、第１フィールドのタイミングで第９フレームの第１フィールドの画像データを出力し、同一フレームの第２フィールドのタイミングで第８フレームの第２フィールドの画像データを出力する。以下順次同様に画像データを出力して逆転再生を行う。このようにすることにより、例えば順方向再生時に画面の左側から右側に移動している物体の画像を逆転再生した場合には、ジグザグの動作をすることなく滑らかに画面の右側から左側に移動する逆転再生画像が得られる。
【００３９】
図６は、メモリ１０と出力バッファメモリ１２及び入力バッファメモリ１１との間における画像データの転送タイミングを示すタイミングチャートである。図の１段目は同期信号Ｓ２中の水平同期信号の出現タイミングを示し、２段目は走査線の番号を示す。３段目と４段目は、メモリ１０からのデータの読み出し及び出力バッファメモリ１２へのデータの書き込みと、出力バッファメモリ１２からのデータの読み出しのタイミングを示し、５段目と６段目は、画像データＳ１の入力バッファメモリ１１への書き込みと、入力バッファメモリ１１からのデータの読み出し及びメモリ１０へのデータの書き込みのタイミングを示す。
【００４０】
図６から明らかなように、出力バッファメモリ１２への画像データの書き込み動作及び入力バッファメモリ１１からの画像データの読み出し動作は、出力バッファメモリ１２からの画像データの読み出し動作及び入力バッファメモリ１１への画像データの書き込み動作の２倍の速度でなされる。出力バッファメモリの読み出し動作につき説明すれば、メモリ１０の第ｊバンクの走査線０に対応する画像データは、走査線０に対応する水平走査期間の直前の半周期間にメモリ１０から読み出されて出力バッファメモリ１２に書き込まれる。この画像データは出力バッファメモリ１２から走査線０に対応する水平走査期間に読み出されて画像データＳ３として出力される。この画像データを読み出している水平走査期間の後半の半周期に、次の走査線１に対応する画像データをメモリ１０から読み出して出力バッファメモリ１２に格納する。すなわち、出力バッファメモリ１２の画像データの読み出しが終了したアドレスから、次の走査線の画像データを順次格納していくのである。このようにして２個の出力バッファメモリを用いることなく、画像データの読み出しと書き込みを同時に行うことができる。入力バッファメモリ１１についても、読み出し動作と書き込み動作の速度関係が出力バッファメモリ１２の場合と逆である点以外は同様である。
【００４１】
なお、この実施の形態１においては、バンク数ＮはＩピクチャーを１個含み得るだけ大きいものとしたが、これより少ないバンク数であってもよい。また、各バンクの容量も３４５，６００バイトより小さくともよい。
【００４２】
さらに、この実施の形態においては、１フレームずつ順に逆方向再生する逆転再生につき説明したが、１フレームの画像データを複数回重複して再生することによりスローモーション再生を実現する逆方向スローモーション再生や、フレームを間引いて再生することにより高速再生する逆方向高速再生にも本発明は適用できる。
【００４３】
さらに、この実施の形態においては２フィールド１フレームの画像につき説明したが、この発明はこれに限定されるものではなく、３以上の複数フィールドで１フレームを構成する画像に対しても適用できる。
【００４４】
以上のように、この実施の形態１によれば、移動して表示される画像を逆方向再生しても滑らかに逆方向に移動する特殊再生ができる効果が得られる。
【００４５】
実施の形態２．
図７はこの発明の実施の形態２による特殊再生制御器の構成を示すブロック図である。図において、図２に示した実施の形態１の構成要素と同一の構成要素には同一符号を付けて、その説明を省略する。
【００４６】
図７において、１６ａは水平同期信号及び垂直同期信号で示されるアドレス値を図４に示す有効範囲内のデータのみをメモリ１０に格納するためにメモリ１０の各バンクに対応するアドレス値に変換すると共に、メモリ１０，入力バッファメモリ１１，出力バッファメモリ１２の各メモリへの画像データの書き込み読み出し動作を制御する制御パルスを発生するメモリアドレス変換及び制御パルス発生部、Ｓ９ａはメモリ１０の１個のバンク内のアドレスを指定するアドレス値、Ｓ１１ａはメモリ１０内のバンク及びバンク内のアドレスを指定できるアドレス値、７１は逆方向再生時に第１フィールドを第２フィールドに、第２フィールドを第１フィールドに反転すると同時に、第１フィールドにした第２フィールドの画像信号の走査線番号を１だけ繰り下げる１ラインシフト／フィールド反転指示信号を保持する１ラインシフト／フィールド反転指示レジスタ（走査線逆転手段）である。
【００４７】
図８はこの実施の形態２のメモリアドレス変換及び制御パルス発生部の構成を示すブロック図である。図において、図３に示した実施の形態１の構成要素と同一の構成要素には同一符号を付けて、その説明を省略する。
【００４８】
図８において、Ｓ２０はフィールドの入れ替えを指示するフィールド入れ替え指示信号、８１はフィールド番号信号Ｓ１３の“０”と“１”とを反転する、すなわち、“０”が入力されたときには“１”を出力し、“１”が入力されたときには“０”を出力する０／１反転器、Ｓ２１は走査線番号を繰り下げてシフトする１ラインシフト指示信号、８２は通常は“１”を出力し、１ラインシフト指示信号Ｓ２１がオンであるときのみ“２”を出力するセレクタ（走査線逆転手段）である。
【００４９】
次に動作について説明する。
図９は図５と同様に、画像データＳ１を順方向にそのままスルー再生し、あるいはメモリ１０に書き込まれたデータを読み出して逆方向再生するときのタイミングを表すタイミングチャートであり、１段目〜７段目までは図５と同様に、フレーム同期信号のタイミング、画像データＳ１、画像データを書き込むメモリ１０の先頭アドレス、バンク更新指示信号Ｓ１６、各バンク中に格納されたフレーム画像データ、スルー指示信号Ｓ１７、画像データを読み出す対象となっているバンクの先頭アドレスをそれぞれ示す。８段目はフィールド入れ替えを指示するフィールド入れ替え指示信号Ｓ２０を示し、９段目は画像データを読み出すバンクのフレーム、１０段目はこのようにして特殊再生制御器３から出力される画像データＳ３を示す。
【００５０】
画像データＳ１を特殊再生制御器３を通り抜けて順方向再生するときは、実施の形態１の動作と同じである。バンク更新指示信号Ｓ１６及びスルー指示信号Ｓ１７が立ち下がり、フィールド入れ替え指示信号Ｓ２０が立ち上がると、逆転再生モードとなる。このとき、実施の形態１と同様に、有効範囲の右半分のタイミングで、バンク書き込み読み出し切り替え信号Ｓ１０がＬレベルとなり、出力バッファ書き込みパルスＳ８がＨレベルとなる。これにより、セレクタ２０は読み出しバンク先頭アドレスレジスタ１９から入力される読み出しバンク先頭アドレス値を加算器１７に出力する。加算器１７では、メモリアドレス変換及び制御パルス発生部１６から出力されるアドレス変換されたアドレス値Ｓ９に先頭アドレス値を加算してアドレス値Ｓ１１としてメモリ１０に供給する。メモリ１０中に格納されている画像データは、出力バッファ書き込みパルスＳ８の制御の下に、メモリ１０から読み出され、画像データＳ５として出力バッファメモリ１２に格納される。
【００５１】
このとき、ＣＰＵ４の制御により、１ラインシフト／フィールド反転指示レジスタ７１からフィールド入れ替え指示信号Ｓ２０と１ラインシフト指示信号Ｓ２１とが出力される。これにより、０／１反転器８１のフィールド番号を表す出力信号の“０”と“１”とが反転し、また、セレクタ８２から“２”が出力される。したがって、有効範囲の水平方向の後半部のタイミング（この間に出力バッファメモリ１２の読み書きが行われる）でセレクタ３４の出力が２となり、垂直方向カウント値Ｓ１４から“２２”を減算した値に“２”が加算され、１走査線分繰り下がる。
【００５２】
逆転再生を行う場合には、実施の形態１と同様に、ＣＰＵ４の制御により、読み出しバンク先頭アドレスレジスタ１９中には図５の７段目に示すような順で先頭アドレス値が格納され、この先頭アドレス値が順次読み出されるので、バンク７に格納されているフレーム９の画像データからフレーム番号の若い方に画像データＳ５が出力バッファメモリ１２に格納されていく。出力バッファメモリ１２に格納された画像データＳ５は出力バッファメモリ１２から読み出され、セレクタ２４を介して画像データＳ３として出力され、画像データＳ３は、図５の９段目に示すように、フレーム９からフレーム８、フレーム７…と順次逆方向の画像が再生され、逆転再生が行われることとなる。この際、この実施の形態２においては、０／１反転器８１でフィールド番号を入れ替えているので、順方向再生時にペアとなって１フレームを構成するフィールド同士の画像データが、第１フィールドのタイミングで第２フィールドの画像データが出力され、第２フィールドのタイミングで第１フィールドの画像データが出力される。すなわち、図９の１０段目に示すように、第１フィールドのタイミングで第９フレームの第２フィールドの画像データを出力し、第２フィールドのタイミングで第１フィールドの画像データを出力する。
【００５３】
図１０は、メモリ１０と出力バッファメモリ１２及び入力バッファメモリ１１との間における画像データの転送タイミングを示すタイミングチャートである。図の１段目は同期信号Ｓ２中の水平同期信号の出現タイミングを示し、２段目は走査線の番号を示す。３段目と４段目は、フィールド入れ替え指示と１ラインシフト指示のないときの、メモリ１０からのデータの読み出し及び出力バッファメモリ１２へのデータの書き込みと、出力バッファメモリ１２からのデータの読み出しのタイミングを示し、５段目と６段目は、フィールド入れ替え指示と１ラインシフト指示があるときの、メモリ１０からのデータの読み出し及び出力バッファメモリ１２へのデータの書き込みと、出力バッファメモリ１２からのデータの読み出しのタイミングを示す。７段目と８段目は、画像データＳ１の入力バッファメモリ１１への書き込みと、入力バッファメモリ１１からのデータの読み出し及びメモリ１０へのデータの書き込みのタイミングを示す。
【００５４】
図１０から明らかなように、フィールド入れ替え指示と１ラインシフト指示のないときの出力バッファメモリ１２への画像データの書き込み動作及び入力バッファメモリ１１からの画像データの読み出し動作は実施の形態１と同じである。フィールド入れ替え指示と１ラインシフト指示があるときには、第２フィールドと第１フィールドとが入れ替わると同時に、第１フィールドの走査線数が“１”だけ繰り下がる（図１０は走査線の繰り下がりのみを示している）。
【００５５】
このようにすることにより、例えば図１１（Ａ）に示すような画像は、逆転再生時に第１フィールドタイミングで第２フィールドの画像データが再生されるので、フィールド入れ替え指示と１ラインシフト指示のないときには、図１１（Ｂ）に示すように、１走査線分ずつ上下が逆転した画像に再生されてしまう。これに対して、フィールド入れ替え指示と１ラインシフト指示を行うと、図１１（Ｃ）に示すように、上下関係が元の画像に忠実に再生できることとなる。
【００５６】
なお、この実施の形態においては、第２フィールドの走査線番号を“１”だけ繰り下げるようにしたが、第１フィールドの走査線番号を“１”だけ繰り上げるようにしてもよい。また、実施の形態１と同様に、バンク数ＮはＩピクチャーを１個含み得るだけの大きさよりも少なくともよいし、各バンクの容量も３４５，６００バイトより小さくともよい。
【００５７】
さらに、この実施の形態２においても、１フレームずつ順に逆方向再生する逆転再生につき説明したが、１フレームの画像データを複数回重複して再生することによりスローモーション再生を実現する逆転スローモーション再生や、フレームを間引いて再生することにより高速再生する逆転高速再生にも本発明は適用できる。
【００５８】
以上のように、この実施の形態２によれば、逆方向再生時に第２フィールドと第１フィールドとを入れ替えても、１走査線分上下が反転することなく自然な逆方向再生画像とし得る効果が得られる。
【００５９】
【発明の効果】
以上のように、この発明によれば、逆方向の再生時に再生フィールドの順番が順方向再生時と逆の順となるように、画像データを読み出すメモリのバンクを順次指定する読み出しバンク指定手段を備えるように構成したので、逆転再生、逆方向スローモーション再生、逆方向高速再生等の特殊再生を行っても自然な逆転動作を表示できる効果がある。
【００６０】
また、この発明によれば、１フレームを構成するフィールド数が２である場合に、順方向再生時の第１フィールドと第２フィールドの走査線の上下関係を逆方向再生時に逆転させる走査線逆転手段を更に備えるように構成したので、逆転再生、逆方向スローモーション再生、逆方向高速再生等の特殊再生を行っても自然な逆転動作を表示できる効果がある。
【図面の簡単な説明】
【図１】  この発明の実施の形態１による画像表示装置の構成を示すブロック図である。
【図２】  図１の特殊再生制御器の具体的構成を示すブロック図である。
【図３】  図２のメモリアドレス変換及び制御パルス発生部の具体的構成を示すブロック図である。
【図４】  実施の形態１の表示画像の有効範囲を示す図である。
【図５】  実施の形態１において、画像データを順方向にそのままスルー再生し、あるいはメモリに書き込まれたデータを読み出して逆方向に１フレームずつ逆転再生するときのタイミングを表すタイミングチャートである。
【図６】  実施の形態１のメモリと出力バッファメモリ及び入力バッファメモリとの間における画像データの転送タイミングを示すタイミングチャートである。
【図７】  この発明の実施の形態２の特殊再生制御器の構成を示すブロック図である。
【図８】  実施の形態２のメモリアドレス変換及び制御パルス発生部の構成を示すブロック図である。
【図９】  実施の形態において、画像データを順方向にそのままスルー再生し、あるいはメモリに書き込まれたデータを読み出して逆方向再生するときのタイミングを表すタイミングチャートである。
【図１０】  実施の形態２のメモリと出力バッファメモリ及び入力バッファメモリとの間における画像データの転送タイミングを示すタイミングチャートである。
【図１１】  実施の形態２において逆方向再生時に再生される画像例を示す図である。
【符号の説明】
３  特殊再生制御器（特殊再生制御装置）、４  ＣＰＵ（読み出しバンク指定手段、走査線逆転手段）、１０  メモリ、１９  読み出しバンク先頭アドレスレジスタ（読み出しバンク指定手段）、７１  １ラインシフト／フィールド反転指示レジスタ（走査線逆転手段）、８２  セレクタ（走査線逆転手段）。
【図１】
0004121590.tif 000002
【図２】
0004121590.tif 000003
【図３】
0004121590.tif 000004
【図４】
0004121590.tif 000005
【図５】
0004121590.tif 000006
【図６】
0004121590.tif 000007
【図７】
0004121590.tif 000008
【図８】
0004121590.tif 000009
【図９】
0004121590.tif 000010
【図１０】
0004121590.tif 000011
【図１１】
0004121590.tif 000012