(57)【特許請求の範囲】
【請求項１】
形成した通孔に銅めっきを充填してなるスルーホールを配設したセラミック板上に、層間樹脂絶縁層及び配線層をビルドアップしてなるパッケージ基板であって、
前記セラミック板上にＩＣチップへの接続用のバンプを配設し、
前記層間樹脂絶縁層上の配線層に外部樹脂基板への接続用のバンプ又はピンを配設したことを特徴とするパッケージ基板。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
ＩＣチップなどの電子部品を載置するパッケージ基板に関し、特にセラミック板上に、層間樹脂絶縁層及び配線層をビルドアップしてなるパッケージ基板に関するのもである。
【０００２】
【従来の技術】
パッケージ基板として、セラミック板上に、層間樹脂絶縁層及び配線層をビルドアップしてなる多層配線板が知られている。かかる多層配線板では、図８に示すようにスルーホール２１２を配設して成るセラミック板２１０の上に、層間樹脂絶縁層２４０，３４０を配設してある。該層間樹脂絶縁層２４０には、ビア２４６及び導体回路２４８が形成され、層間樹脂絶縁層３４０には、ビア３４６が形成されている。当該多層配線板では、セラミック板２１０側にバンプ２６６を介してドーターボード２８０が接続され、層間樹脂絶縁層３４０側にバンプ２６６を介してＩＣチップ２７０が接続されている。
【０００３】
【発明が解決しようとする課題】
パッケージ基板は、ＩＣチップと外部基板とを接続させると共に両者間の熱膨張差を吸収するために配設されている。しかしながら、上述した構成のパッケージ基板において、ＩＣチップ２７０とドータボードとの間の熱膨張差により、ビア２４８、３４８、導体回路２４８、層間樹脂絶縁層２４０，３４０等にクラックが発生して、内部断線を生じることがあった。
【０００４】
本発明は上述した課題を解決するためなされたものであり、その目的とするところは、ＩＣチップと外部基板の熱膨張差により故障の発生しないパッケージ基板を提供することにある。
【０００５】
【課題を解決するための手段】
上述した課題を解決するため、請求項１のパッケージ基板では、形成した通孔に銅めっきを充填してなるスルーホールを配設したセラミック板上に、層間樹脂絶縁層及び配線層をビルドアップしてなるパッケージ基板であって、
前記セラミック板上にＩＣチップへの接続用のバンプを配設し、
前記層間樹脂絶縁層上の配線層に外部樹脂基板への接続用のバンプ又はピンを配設したことを技術的特徴とする。
【０００７】
本発明者が研究したところ、上述したＩＣチップと外部基板の熱膨張差によるクラックは、シリコンから成り熱膨張率の小さなＩＣチップを、熱膨張率の大きな層間樹脂絶縁層上に取り付け、樹脂から成り熱膨張率の大きな外部基板を、熱膨張率の小さなセラミック板側に取り付けていることに起因することを発見した。
【０００８】
このため、請求項１では、熱膨張率の小さなＩＣチップを、熱膨張率の小さなセラミック板側に取り付け、樹脂から成り熱膨張率の大きな外部樹脂基板を、熱膨張率の大きな層間樹脂絶縁層上に取り付け、熱膨張率差に起因するクラック等の発生を防ぐ。また、平坦なセラミック板上にファインピッチなＩＣチップのパッドを取り付けるため、接続信頼性を高めることができる。更に、熱伝導性、耐熱性の高いセラミック板側をＩＣチップに取り付けるため、ＩＣチップを効率的に冷却できると共に、高熱時の信頼性を高めることが可能となる。
【０００９】
請求項１では、セラミック板に形成した通孔に、銅めっきを充填してスルーホールを形成するため、メタライズインクを焼成して成るスルーホールと比較して、配線抵抗を低減することができる。
【００１０】
【発明の実施の形態】
以下、本発明の実施形態について図を参照して説明する。
先ず、本発明の第１実施形態に係るパッケージ基板の構成について、断面図を示す図４、図５を参照して説明する。
図４に示すようにパッケージ基板１００は、セラミック板１０と、ビルドアップ層を構成する層間樹脂絶縁層４０、１４０とからなる。セラミック板１０には、スルーホール１２が形成されて、該スルーホール１２には、図５に示すようにＩＣチップ７０のパッド７２への接続用のバンプ６６が形成されている。一方、層間樹脂絶縁層４０には、バイアホール４６及び導体回路４８が形成され、層間樹脂絶縁層１４０には、導体回路４８へ接続されたバイアホール１４６が形成されている。該バイアホール１４６には、図５に示すようにドータボード８０のパッド８２への接続用のバンプ６６が配設されている。
【００１１】
図５で示すドータボード８０のパッド８２は、バンプ６６−バイアホール１４６−導体回路４８−バイアホール４６−配線２２−配線１６−スルーホール１２−バンプ６６を介して、ＩＣチップ７０のパッド７２へ接続されている。
【００１２】
本実施形態のパッケージ基板１００では、シリコンから成り熱膨張率の小さなＩＣチップ７０を、熱膨張率の小さなセラミック板１０側に取り付け、樹脂から成り熱膨張率の大きなドータボード８０を、熱膨張率の大きな層間樹脂絶縁層４０、１４０側に取り付ける。このため、熱膨張差に起因するクラック等の発生を防げる。
【００１３】
また、平坦なセラミック板上にファインピッチなＩＣチップのパッド７２を取り付けるため、接続信頼性を高めることができる。即ち、ＩＣチップ７０側のパッド７２は、数十μｍのピッチであるのに対して、ドータボード８０側のパッド８２は、数百μｍのピッチである。図８を参照して上述した従来技術のパッケージ基板では、凹凸の有る層間樹脂絶縁層３４０側にファインピッチなＩＣチップ側のパッドを取り付けていたのに対して、本実施形態では、凹凸のないセラミック板１０側のバンプ６６をＩＣチップ７０に取り付けるため、信頼性を高めることができる。
【００１４】
更に、熱伝導性、耐熱性の高いセラミック板１０側をＩＣチップ７０に取り付けるため、ＩＣチップを効率的に冷却できると共に、樹脂の熱溶解が無くなり、高熱時の信頼性を高めることが可能となる。
【００１５】
ひき続き、図４を参照して上述したパッケージ基板の製造方法について、図１〜図３を参照して説明する。
(1) アルミナ−ホウケイ酸鉛ガラス粉末を周知の方法で、２００〜１０００μｍのグリーンシート１０αにする。そして、該グリーンシート１０αにスルーホール形成用の通孔１０ａを穿設する（図１に示す工程（Ａ））。
【００１６】
(2)グリーンシート１０αの通孔１０ａに、Ａgペースト１２αを充填する（工程（Ｂ））。
【００１７】
(3)グリーンシート１０αを空気中において９５０℃で３０分間焼成し、スルーホール１２を備えるセラミック板１０を形成する（工程（Ｃ））。なお、焼成後、セラミック板１０のＩＣチップを載置する側の表面を研磨して平坦にすることもできる。
【００１８】
(4)次に、セラミック板１０の下面に絶縁樹脂４０αを塗布する（図２に示す工程（Ｇ））。絶縁樹脂としては、エポキシ、ＢＴ、ポリイミド、オレフィン等の熱硬化性樹脂、又は、熱硬化性樹脂と熱可塑性樹脂との混合物を用いることができる。また、樹脂を塗布する代わりに、樹脂フィルムを貼り付けることも可能である。
【００１９】
(5)絶縁樹脂４０αを加熱して硬化させ層間樹脂絶縁層４０とした後、ＣＯ2レーザ、ＹＡＧレーザ、エキシマレーザ又はＵＶレーザにより、層間樹脂絶縁層４０に、スルーホール１２へ至る開口径１００〜２５０μｍの非貫通孔４０ａを形成する（工程（Ｅ））。
【００２０】
(6)デスミヤ処理を施した後、パラジウム触媒を付与し、無電解めっき液へ浸漬して、層間樹脂絶縁層４０の表面に均一に厚さ１５μｍの無電解めっき膜４２を析出させる（図２に示す工程（Ｆ））。ここでは、無電解めっきを用いているが、スパッタにより銅、ニッケル等の金属膜を形成することも可能である。スパッタはコスト的には不利であるが、樹脂との密着性を改善できる利点がある。
【００２１】
(7)引き続き、無電解めっき膜４２の表面に感光性ドライフィルムを張り付け、マスクを載置して、露光・現像処理し、厚さ15μｍのめっきレジストレジスト４３を形成する（工程（Ｇ））。そして、セラミック板１０を無電解めっき液に浸漬し、無電解めっき膜４２を介して電流を流してレジスト４３の非形成部に電解めっき４４を形成する（工程（Ｈ））。
【００２２】
(8)そして、レジスト４３を５％KOH で剥離除去した後、硫酸と過酸化水素混合液でエッチングし、めっきレジスト下の無電解めっき膜４２を溶解除去し、無電解めっき４２及び電解銅めっき４４からなる厚さ１８μｍ（１０〜３０μｍ）の導体回路４８及びバイアホール４６を得る（図３に示す工程（Ｉ））。
【００２３】
更に、クロム酸に３分間浸漬して、導体回路４８間の層間樹脂絶縁層４０の表面を１μｍエッチング処理し、表面のパラジウム触媒を除去する。更に、第２銅錯体と有機酸とを含有するエッチング液により、導体回路４８及びバイアホール４６の表面に粗化面（図示せず）を形成し、さらにその表面にSn置換を行う。
【００２４】
(9)上述した(4)〜(8)の処理を繰り返し、層間樹脂絶縁層１４０及びバイアホール１４６を形成する（図３に示す工程（Ｊ））。
【００２５】
上述したパッケージ基板にはんだバンプを形成する。基板の両面に、ソルダーレジスト組成物を20μｍの厚さで塗布し、乾燥処理を行った後、円パターン（マスクパターン）が描画された厚さ５mmのフォトマスクフィルム（図示せず）を密着させて載置し、紫外線で露光し、現像処理する。そしてさらに、加熱処理し、はんだパッド部分（バイアホールとそのランド部分を含む）の開口６０ａを有するソルダーレジスト層（厚み20μｍ）６０を形成する（工程（Ｋ））。
【００２６】
その後、塩化ニッケル2.3 ×10−１ｍｏｌ／ｌ、次亜リン酸ナトリウム2.8 ×10−１ｍｏｌ／ｌ、クエン酸ナトリウム1.6 ×10−１ｍｏｌ／ｌ、からなるｐＨ＝４．５の無電解ニッケルめっき液に、20分間浸漬して、開口部６０ａに厚さ５μｍのニッケルめっき層６２を形成する。さらに、その基板を、シアン化金カリウム7.6 ×10−３ｍｏｌ／ｌ、塩化アンモニウム1.9 ×10−１ｍｏｌ／ｌ、クエン酸ナトリウム1.2 ×10−１ｍｏｌ／ｌ、次亜リン酸ナトリウム1.7 ×10−１ｍｏｌ／ｌからなる無電解金めっき液に80℃の条件で７．５分間浸漬して、ニッケルめっき層６２上に厚さ0.03μｍの金めっき層６４を形成する（工程（Ｌ））。
【００２７】
そして、ソルダーレジスト層６０の開口部６０ａに、半田ペーストを充填する（図示せず）。その後、開口部６２に充填された半田を 200℃でリフローすることにより、半田バンプ（半田体）６６を形成する（図４参照）。
【００２８】
次に、該パッケージ基板へのＩＣチップの載置及び、ドータボードへの取り付けについて、図５を参照して説明する。完成したパッケージ基板１００の半田バンプ６６にＩＣチップ７０の半田パッド７２が対応するように、ＩＣチップ７０を載置し、リフローを行うことで、ＩＣチップ７０の取り付けを行う。同様に、パッケージ基板１００の半田バンプ６６にドータボード８０のパッド８２をリフローすることで、ドータボード８０へパッケージ基板１００を取り付ける。
【００２９】
引き続き、本発明の第２実施形態に係るパッケージ基板について、図６を参照して説明する。第２実施形態のパッケージ基板は、上述した第１実施形態とほぼ同様である。但し、この第２実施形態のパッケージ基板では、ドータボード側に導電性ピン１６６が配設され、該導電性ピン１６６を介してドータボードとの接続を取るように形成されている。図６では、導電性ピン１６６は、突起物のあるＴ型であるが、一般に使用されているＴ型ピンを用いてもよい。材質は４２アロイなどの合金がよい。
【００３０】
また、上述した第１実施形態では、セラミック板１０のスルーホール１２をＡｇメタライズインクを焼成することで形成した。これに対して、第２実施形態では、スルーホール１２を銅めっきにより形成してある。
【００３１】
この第２実施形態に係るパッケージ基板の製造工程について、図７を参照して説明する。先ず、２００〜１０００μｍのグリーンシート１０αに通孔１０ａを穿設し、下面にＡgペースト１１αを印刷する（図７に示す工程（Ａ））。ここでは、にＡgペーストを用いているが、Ｗなどのペーストを用いることもできる。グリーンシート１０αを空気中において９５０℃で３０分間焼成し、下面に導電層１１を備えるセラミック板１０を形成する（工程（Ｂ））。そして、電解めっき溶液中で、該導電層１１を介して電流を流し、通孔１０ａ内に銅めっき１３を充填する（工程（Ｃ））。最後に、導電層１１を研磨により削除し、銅めっきからなるスルーホール１２を備えるセラミック板１０を形成する。以降の工程は、上記第１実施形態と同様であるため、説明を省略する。
【００３２】
この第２実施形態のセラミック体１０を用いるパッケージ基板は、スルーホールの抵抗が第１実施形態とパッケージ基板と比較して低いため、配線抵抗を下げるれると共に、配線を全て銅で形成できるので、導電率の異なる界面で発生する信号の反射等を低減することが可能となる。
【００３３】
【発明の効果】
本発明の構造のパッケージ基板により、熱膨張係数が整合されるために、層間樹脂絶縁層でのクラックが生じ難い。故に、信頼性が向上される。また、セラミック基板上にＩＣチップが配置されているので、ＩＣチップから放出される熱もセラミック基板からも拡散されるので、セラミック基板と樹脂層との界面付近でのクラックや剥離も防止される。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係るパッケージ基板の製造工程図である。
【図２】本発明の第１実施形態に係るパッケージ基板の製造工程図である。
【図３】本発明の第１実施形態に係るパッケージ基板の製造工程図である。
【図４】本発明の第１実施形態に係るパッケージ基板の断面図である。
【図５】本発明の第１実施形態に係るパッケージ基板の断面図である。
【図６】本発明の第２実施形態に係るパッケージ基板の断面図である。
【図７】本発明の第２実施形態に係るパッケージ基板の製造工程図である。
【図８】従来技術に係るパッケージ基板の断面図である。
【符号の説明】
１０  セラミック板
１０ａ  通孔
１２  スルーホール
２２  配線
４０  層間樹脂絶縁層
４０ａ  非貫通孔
４２  無電解めっき膜
４３  レジスト
４４  電解めっき
４６  バイアホール
４８  導体回路
６０  ソルダーレジスト
６０ａ  開口部
６２  ニッケルめっき膜
６４  金めっき膜
６６  半田バンプ
７０  ＩＣチップ
７２  パッド
８０  ドータボード
８２  パッド
１４０  樹脂層
１４６  バイアホール
１６６  導電性ピン
【図１】
0004043146.tif 000002
【図２】
0004043146.tif 000003
【図３】
0004043146.tif 000004
【図４】
0004043146.tif 000005
【図５】
0004043146.tif 000006
【図６】
0004043146.tif 000007
【図７】
0004043146.tif 000008
【図８】
0004043146.tif 000009