(57)【特許請求の範囲】
【請求項１】
２個ずつグループ化されてスイッチペアを構成するｎ個（ｎは２以上の偶数）の１×ｎスイッチと、
前記スイッチペア毎にそれぞれｎ本ずつ配線される第１の導体線路と、
前記第１の導体線路のうち前記スイッチペアのそれぞれに配線される互いに異なる１本ずつと接続されるｎ本の第２の導体線路と、
基板上に積層された複数の誘電体層と、
前記第１および第２の導体線路の少なくとも一方および前記誘電体層と共に伝送線路を構成する接地導体と
を備え、
前記１×ｎスイッチは、１個の共通端子と、前記共通端子とは異なる側に配置されるｎ個の個別端子とを備え、
前記スイッチペアを構成する２個の１×ｎスイッチは、互いの個別端子が対向するように離間して配置され、
前記第１の導体線路は、前記２個の１×ｎスイッチのそれぞれの個別端子を接続し、
前記第１および第２の導体線路は、前記複数の誘電体層によって２層以上に分けて配線される
ことを特徴とするマトリクススイッチ。
【請求項２】
請求項１に記載のマトリクススイッチにおいて、
前記１×ｎスイッチの前記共通端子に接続されるｎ個の第１の端子と、
前記第２の導体線路に接続されるｎ個の第２の端子と
をさらに備えることを特徴とするマトリクススイッチ。
【請求項３】
請求項２に記載のマトリクススイッチにおいて、
前記第１の端子は、信号が入力される入力端子であり、
前記第２の端子は、信号が出力される出力端子であることを特徴とするマトリクススイッチ。
【請求項４】
請求項２に記載のマトリクススイッチにおいて、
前記第２の端子は、信号が入力される入力端子であり、
前記第１の端子は、信号が出力される出力端子であることを特徴とするマトリクススイッチ。
【請求項５】
請求項２に記載のマトリクススイッチにおいて、
前記１×ｎスイッチに接続され、前記ｎ個の第１の端子と前記ｎ個の第２の端子とが１：１に接続されるように前記１×ｎスイッチを制御する制御部をさらに備えることを特徴とするマトリクススイッチ。
【請求項６】
請求項１に記載のマトリクススイッチにおいて、
前記誘電体層は、第１の誘電体層と、前記第１の誘電体層に積層された第２の誘電体層とを備え、
前記第１の導体線路は、前記第１および第２の誘電体層のいずれかの層上に配線され、  前記第２の導体線路は、前記第１および第２の誘電体層のうち前記第１の導体線路が配線される層とは異なる層上に、前記第１の導体線路と交差する方向に配線され、
前記第２の誘電体層は、前記第１の導体線路と前記第２の導体線路とを接続するスルーホールを備えることを特徴とするマトリクススイッチ。
【請求項７】
請求項１に記載のマトリクススイッチにおいて、
前記誘電体層は、第１の誘電体層と、前記第１の誘電体層に積層された第２の誘電体層とを備え、
前記第１および第２の導体線路は、前記第１および第２の誘電体層のいずれかの同じ層上に互いに交差する方向に配線され、
前記第１の導体線路と前記第２の導体線路との接続部を除く交差部において、前記第１および第２の導体線路の一方の一部分は、他の部分とは異なる層上に配線され、
前記第２の誘電体層は、前記第１および第２の導体線路の一方の前記一部分と前記他の部分とを接続するスルーホールを備えることを特徴とするマトリクススイッチ。
【請求項８】
請求項１に記載のマトリクススイッチにおいて、
前記誘電体層は、第１の誘電体層と、前記第１の誘電体層に積層された第２の誘電体層とを備え、
前記第１および第２の導体線路は、前記第２の誘電体層上に互いに交差する方向に配線され、
前記第１の導体線路と前記第２の導体線路との接続部を除く交差部において、前記第１および第２の導体線路の一方の一部分は、前記第１の誘電体層下に配線され、
前記第１および第２の誘電体層は、前記第１および第２の導体線路の一方の前記一部分と他の部分とを接続するスルーホールを備え、
さらに、前記交差部における前記第１の誘電体層上に配線され、前記接地導体に接続された導体を備えることを特徴とするマトリクススイッチ。
【請求項９】
請求項１に記載のマトリクススイッチにおいて、
前記接地導体は、前記基板上に形成され、
前記誘電体層は、前記接地導体上に形成されていることを特徴とするマトリクススイッチ。
【請求項１０】
請求項９に記載のマトリクススイッチにおいて、
前記接地導体は、前記第１および第２の導体線路の少なくとも一方の直下に隙間を備えることを特徴とするマトリクススイッチ。
【請求項１１】
請求項８に記載のマトリクススイッチにおいて、
前記接地導体は、前記第２の誘電体層上に配線された前記第１および第２の導体線路の少なくとも一方の直下に隙間を備えることを特徴とするマトリクススイッチ。
【請求項１２】
請求項６または７に記載のマトリクススイッチにおいて、
前記第１の誘電体層上に配線された導体線路の幅は、前記第２の誘電体層上に配線された導体線路の幅よりも狭く、
前記第１の誘電体層上に配線された導体線路の特性インピーダンスは、前記第２の誘電体層上に配線された導体線路の特性インピーダンスと同一であることを特徴とするマトリクススイッチ。
【請求項１３】
請求項６または７に記載のマトリクススイッチにおいて、
前記接地導体は、前記第１および第２の誘電体層の少なくとも一方の層上に配線された導体線路の直下に隙間を備え、
前記隙間の幅は、前記第１の誘電体層上に配線された導体線路の特性インピーダンスと前記第２の誘電体層上に配線された導体線路の特性インピーダンスとが同一となるように設定されていることを特徴とするマトリクススイッチ。
【請求項１４】
請求項２に記載のマトリクススイッチにおいて、
前記１×ｎスイッチの前記共通端子と前記第１の端子との間を接続する第３の導体線路と、
前記第２の導体線路の端部と前記第２の端子との間を接続する第４の導体線路とをさらに備え、
前記第１の端子と前記第２の端子とは、前記第１および第２の導体線路が配線される領域を挟んで互いに異なる側に配置され、
前記第３の導体線路は、前記共通端子から前記第１の端子に向かって屈曲していることを特徴とするマトリクススイッチ。
【請求項１５】
請求項１４に記載のマトリクススイッチにおいて、
前記第３および第４の導体線路の幅は、前記第１および第２の導体線路の幅よりも広いことを特徴とするマトリクススイッチ。
【請求項１６】
請求項１記載のマトリクススイッチにおいて、
前記１×ｎスイッチは、１個の共通端子と、ｎ個の個別端子と、ｎ個の電界効果トランジスタとを備え、
前記電界効果トランジスタは、ドレイン電極およびソース電極の一方が前記共通端子に接続され、ドレイン電極およびソース電極の他方が前記個別端子に接続されていることを特徴とするマトリクススイッチ。
【請求項１７】
請求項１に記載のマトリクススイッチにおいて、
前記１×ｎスイッチは、機械式スイッチからなることを特徴とするマトリクススイッチ。
【請求項１８】
請求項１記載のマトリクススイッチにおいて、
ｎは４であることを特徴とするるマトリクススイッチ。
【請求項１９】
請求項１記載のマトリクススイッチにおいて、
ｎは８であることを特徴とするるマトリクススイッチ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の入力端子と複数の出力端子との間の信号経路を切り替えることにより、任意の入力端子からの信号を任意の出力端子に出力するマトリクススイッチに関し、特に、複数の１×ｎスイッチ（ｎは２以上の偶数）を有するマトリクススイッチに関する。
【背景技術】
【０００２】
多入力多出力のマトリクススイッチは、ネットワークのノードにおける信号経路の切替等に使用される。従来のｎ入力ｎ出力スイッチは、ｎ個の１入力ｎ出力スイッチと、ｎ個のｎ入力１出力スイッチと、これらのスイッチの間を互いに接続するｎ2個の接続手段とから構成される。このｎ入力ｎ出力スイッチの一例が文献１（特開平９−９３１２号）に記載されている。文献１に記載のｎ入力ｎ出力スイッチは、図１９に示すように、ｎ個の入力端子１０１1〜１０１nからの入力信号をすべての組合せでｎ個の出力端子１０２1〜１０２nに出力することができるクロスコネクトスイッチとして適用できる構成となっている。ｎ＝４の場合を例にして、より具体的に説明する。【０００３】
図２０に示すように、従来の４入力４出力スイッチ（４×４スイッチ）は、入力端子１０１1〜１０１4および出力端子１０２1〜１０２4のそれぞれに対応して、８個のＳｉｎｇ１ｅ−Ｐｏ１ｅ  ４−Ｔｈｒｏｗ（ＳＰ４Ｔ）スイッチ１０３1〜１０３8が設けられている。ＳＰ４Ｔスイッチ１０３1〜１０３8は、１入力４出力でも、逆の４入力１出力でも機能する双方向性のスイッチである。【０００４】
ＳＰ４Ｔスイッチ１０３1〜１０３8は、１個の共通端子と、４個の個別端子とを有する。入力側のＳＰ４Ｔスイッチ１０３1〜１０３4の個別端子と出力側のＳＰ４Ｔスイッチ１０３5〜１０３8の個別端子との間は、１６本のインタコネクション用伝送線路１０４11〜１０４44により接続されている。ＳＰ４Ｔスイッチ１０３1〜１０３8のそれぞれは、共通端子と４個の個別端子の何れか１つの端子のみとが接続(他の３つの端子とは非接続)され、回路全体として４個の入力端子１０１1〜１０１4と４個の出力端子１０２1〜１０２4とが１：１に接続されるように制御される。なお、図２０では、２本の伝送線路が交差しているが電気的に接続されていない配線交差部１１６を、梨子地模様を付した○印で示している。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
従来のマトリクススイッチには以下の問題点がある。【０００６】
まず第１に、挿入損失の低減および高アイソレーション化と、回路の小型化との両立が困難であるという問題点がある。この問題はインタコネクション用伝送線路１０４11〜１０４44には有限の長さが必要であり、この有限の長さに伴う挿入損失の増加が少なからず存在することに起因する。伝送線路１０４11〜１０４44を例えばコプレーナ線路で構成すると、挿入損失を低減するには、中心導体幅、および、中心導体と接地導体との間のギャップを広げる必要がある。その理由はコプレーナ線路の特性インピーダンスが中心導体幅と上記ギャップとの比でほぼ一意的に決まってしまうためである。【０００７】
一方、マトリクススイッチには、各経路間の高アイソレーション特性も要求される。ここで、コプレーナ線路間のアイソレーションは、線路間の接地導体幅を広げるほど大きくなる。したがって、低損失かつ高アイソレーションな特性を実現するためには、中心導体幅および接地導体幅の両方を広くすることが必要になる。しかし、高密度に伝送線路を配置するマトリクススイッチにおいては、結果的に各接続経路が長くなることが避けられず、上記の挿入損失の低減効果が少なからず相殺されてしまう。【０００８】
接続経路が長くなることは、回路の大型化も意味する。特に、半導体基板にマトリクススイッチを集積する場合には、この回路の大型化はコスト増を招くという問題点も生じる。入力端子１０１1〜１０１nおよび出力端子１０２1〜１０２nの数をそれぞれｎ個とすると、接続経路数はｎの２乗本必要となることから、これらの問題はスイッチの規模が大きくなればなるほど顕著になる。図２０に示した４×４以上の規模のマトリクススイッチでは、非常に大きな問題となる。【０００９】
第２に、入力端子１０１1〜１０１nおよび出力端子１０２1〜１０２nの数が増大すればするほど、接続経路同士の交差数が多くなり、アイソレーション特性が劣化してしまうという問題点がある。図２０に示した４×４スイッチでは、３６個もの配線交差が存在することになる。この配線交差数は８×８スイッチでは、実に７８４個にもなってしまう。このようにマトリクススイッチが大規模化すればするほど配線交差数が増大し、アイソレーション特性の劣化を招いてしまうことになる。【００１０】
第３に、スイッチ制御線の増加によるアイソレーション特性の劣化を招いてしまうという問題がある。この問題は入力および出力の両方にスイッチが必要なことに起因する。１入力ｎ出力でもｎ入力１出力でも機能するＳＰｎＴスイッチに制御線がｎ本ずつ必要であった場合、４×４スイッチでは３２本、８×８スイッチでは１２８本もの制御線が必要になる。これらの制御線は、インタコネクション用伝送線路１０４11〜１０４44等と交差せざるを得ず、この交差によりアイソレーション特性が劣化する。【００１１】
以上の従来技術の問題点は、入出力の両方に１入力ｎ出力スイッチおよびｎ入力１出力スイッチがそれぞれｎ個ずつ配置されることに根本の原因があり、これらのスイッチの間を接続するインタコネクション用伝送線路数がｎ2本も必要となることに起因する。【００１２】
この従来のマトリクススイッチは、入力側または出力側いずれか一方のスイッチを削除しても動作する。例えば図２０中の出力側のＳＰ４Ｔスイッチ１０３5〜１０３8を削除しても、４×４スイッチとして動作する。しかし、この場合、入力側のＳＰ４Ｔスイッチ１０３1〜１０３4のオフ端子に繋がる伝送線路が、出力端子１０２1〜１０２4から見てオープンスタブとなる。オフ端子とは、共通端子と非接続状態の個別端子をいう。オープンスタブとは、主伝送線路から枝分かれし、先端がオープンとなっている部分をいう。このオープンスタブは、出力端子毎に４×４スイッチで３本ずつ、８×８スイッチでは７本ずつ存在する。オープンスタブにより容量成分が増大する。その結果、周波数が高くなるほど反射損失が増大し、数ＧＨｚ以上の広帯域動作が困難になる。【００１３】
オープンスタブの長さを短くすることによって、オープンスタブによる容量成分を低減させることができる。オープンスタブの長さは、概ね入力側のスイッチと出力側のスイッチとの間隔に相当する。両スイッチ間の間隔として、４×４スイッチで最低１６本のインターコネクション用伝送線路を配置するスペース分の長さが、また８×８スイッチで６４本のインターコネクション用伝送線路を配置するスペースが必要である。したがって、オープンスタブの長さは、伝送線路の線路幅や線路間隔を縮めるほど短くすることができる。しかし、挿入損失やアイソレーション特性とのトレードオフを考慮しなければならない。【００１４】
一方、インターコネクション用伝送線路の特性インピーダンスを増大させることによっても、オープンスタブによる容量成分を低減させることができる。しかし、例えばコプレーナ線路の特性インピーダンスを増大させるためには、中心導体と接地導体との間隔を広げる必要がある。その結果、オープンスタブになるインターコネクション伝送線路長が長くなってしまい、特性インピーダンス増大効果が少なからず相殺されてしまう。【００１５】
したがって、本発明の目的は、マトリクススイッチを小型化することにある。
また、他の目的は、マトリクススイッチの挿入損失を低減することにある。
また、他の目的は、マトリクススイッチのアイソレーション特性を向上させることにある。
さらに、他の目的は、マトリクススイッチの広帯域動作を可能にすることにある。
【課題を解決するための手段】
【００１６】
このような目的を達成するために、本発明に係るマトリクススイッチは、２個ずつグループ化されてスイッチペアを構成するｎ個（ｎは２以上の偶数）の１×ｎスイッチと、スイッチペア毎にそれぞれｎ本ずつ配線される第１の導体線路と、第１の導体線路のうちスイッチペアのぞれぞれに配線される互いに異なる１本ずつと接続されるｎ本の第２の導体線路と、第１および第２の導体線路が２層以上に分けて配線される誘電体層と、第１および第２の導体線路の少なくとも一方、誘電体層と共に伝送線路を構成する接地導体とを備え、１×ｎスイッチは、１個の共通端子と、共通端子とは異なる側に配置されるｎ個の個別端子とを備え、スイッチペアを構成する２個の１×ｎスイッチは、互いの個別端子が対向するように離間して配置され、第１の導体線路は、２個の１×ｎスイッチのそれぞれの個別端子を接続することを特徴とする。
【発明の効果】
【００１７】
本発明によれば、スイッチペアを構成する２個の１×ｎスイッチの間に存在する導体線路が、従来例のｎ2本からｎ本に低減される。したがって、同一の線路幅、線路間隔の導体線路を使用した場合、導体線路を配線するスペースが小さくなる。必要な１×ｎスイッチも従来例の１／２となるから、マトリクススイッチを小型化できる。小型化によって低コスト化も実現できる。
また、上記２個の１×ｎスイッチの間隔が従来の１／ｎに短縮されるので、オープンスタブの長さが短くなる。よって、オープンスタブによる容量成分が低減され、数ＧＨｚ以上の広帯域動作が可能になる。
また、オン状態にある入出力端子間の伝送線路長も短くなるため、挿入損失が低減され、かつ挿入損失の経路依存性が少なくなる。
さらに、配線交差数が減少するため、アイソレーション特性が向上する。
【図面の簡単な説明】
【００１８】
【図１】図１は、本発明の第１の実施例に係るマトリクススイッチの構成を示すブロック図である。
【図２】図２は、ＳＰ４Ｔスイッチの構成図である。
【図３】図３は、図１におけるＡ−Ａ線方向の断面図である。
【図４】図４は、図１に示したマトリクススイッチの変型例を示すブロック図である。
【図５】図５は、図４におけるＢ−Ｂ線方向の断面図である。
【図６】図６は、第１の実施例による４×４スイッチのシミュレーション結果を示す特性図である。
【図７】図７は、従来構成の４×４スイッチのシミュレーション結果を示す特性図である。
【図８Ａ】図８Ａは、本発明の第２の実施例に係るマトリクススイッチの一構成例の配線構造の概要を示す平面図である。
【図８Ｂ】図８Ｂは、図８ＡにおけるＣ−Ｃ′線方向の断面図である。
【図９Ａ】図９Ａは、本発明の第２の実施例に係るマトリクススイッチの他の構成例の配線構造の概要を示す平面図である。
【図９Ｂ】図９Ｂは、図９ＡにおけるＤ−Ｄ′線方向の断面図である。
【図１０Ａ】図１０Ａは、本発明の第３の実施例に係るマトリクススイッチの一構成例を示すブロック図である。
【図１０Ｂ】図１０Ｂは、図１０Ａに示したマトリクススイッチの配線構造の概要を示す平面図である。
【図１０Ｃ】図１０Ｃは、図１０ＢにおけるＥ−Ｅ′線方向の断面図である。
【図１１Ａ】図１１Ａは、本発明の第３の実施例に係るマトリクススイッチの他の構成例の配線構造の概要を示す平面図である。
【図１１Ｂ】図１１Ｂは、図１１ＡにおけるＦ−Ｆ′線方向の断面図である。
【図１１Ｃ】図１１Ｃは、図１１ＡにおけるＨ−Ｈ′線方向の断面図である。
【図１２Ａ】図１２Ａは、本発明の第３の実施例に係るマトリクススイッチの他の構成例の配線構造の概要を示す平面図である。
【図１２Ｂ】図１２Ｂは、図１２ＡにおけるＩ−Ｉ′線方向の断面図である。
【図１２Ｃ】図１２Ｃは、図１２ＡにおけるＪ−Ｊ′線方向の断面図である。
【図１３Ａ】図１３Ａは、本発明の第４の実施例に係るマトリクススイッチを示す回路図である。
【図１３Ｂ】図１３Ｂは、ＳＰ４Ｔスイッチと制御装置との接続関係を示すブロック図である。
【図１４】図１４は、本発明の第５の実施例に係るマトリクススイッチの構成を示すブロック図である。
【図１５】図１５は、本発明の第６の実施例に係るマトリクススイッチの構成を示すブロック図である。
【図１６】図１６は、図１に示したマトリクススイッチの変型例を示すブロック図である。
【図１７Ａ】図１７Ａは、本発明を２×２スイッチに適用した場合の一構成例を示すブロック図である。
【図１７Ｂ】図１７Ｂは、本発明を２×２スイッチに適用した場合の他の構成例を示すブロック図である。
【図１８】図１８は、本発明を１６×１６スイッチに適用した場合の構成を示すブロック図である。
【図１９】図１９は、従来のｎ入力ｎ出力スイッチの構成を示すブロック図である。
【図２０】図２０は、従来の４×４スイッチの構成を示すブロック図である。
【発明を実施するための最良の形態】
【００１９】
以下、図面を参照し、本発明の実施例について詳細に説明する。
［第１の実施例］
図１に示すように、本発明の第１の実施例に係るマトリクススイッチは、４×４スイッチであり、４個の入力端子（第１の端子）１1〜１4と、４個の出力端子（第２の端子）２1〜２4と、４個のＳＰ４Ｔスイッチ３1〜３4とを有する。【００２０】
ＳＰ４Ｔスイッチ３1〜３4は、図２に示すＳＰ４Ｔスイッチ３のように、１個の共通端子３ａと４個の個別端子３ｂ1〜３ｂ4とを有する１×４スイッチである。共通端子３ａと個別端子３ｂ1〜３ｂ4とは互いにスイッチの逆側に配置されている。ＳＰ４Ｔスイッチ３1〜３4は、自スイッチの共通端子３ａと個別端子３ｂ1〜３ｂ4の何れか１つの端子のみとが選択的に接続されて、他の３つの端子とは非接続状態となるように制御される。したがって、ＳＰ４Ｔスイッチ３1〜３4は、共通端子３ａから入力された信号を個別端子３ｂ1〜３ｂ4の何れか１つから出力し、個別端子３ｂ1〜３ｂ4の何れか１つから入力された信号を共通端子３ａから出力する。このように、ＳＰ４Ｔスイッチ３1〜３4は、１入力４出力でも、４入力１出力でも機能する双方向性のスイッチである。なお、共通端子３ａと個別端子３ｂ1〜３ｂ4とは、スイッチの異なる側に配置されていればよい。すなわち、端子３ａ３ｂ1〜３ｂ4とは、スイッチの隣り合う側（辺）に配置されていてもよい。【００２１】
４個のＳＰ４Ｔスイッチ３1〜３4は、２個ずつグループ化され、２組のスイッチペアを構成している。具体的には、ＳＰ４Ｔスイッチ３1と３4とが第１のスイッチペアを構成し、ＳＰ４Ｔスイッチ３2と３3とが第２のスイッチペアを構成している。第１のスイッチペアを構成するＳＰ４Ｔスイッチ３1と３4とは、互いの個別端子３ｂ1〜３ｂ4が対向するように離間して配置されている。第２のスイッチペアを構成するＳＰ４Ｔスイッチ３2と３3もまた、同様に配置されている。【００２２】
第１のスイッチペアにおいて、ＳＰ４Ｔスイッチ３1の４個の個別端子３ｂ1〜３ｂ4とＳＰ４Ｔスイッチ３4の４個の個別端子３ｂ1〜３ｂ4は、４本の第１の導体線路４11〜４14によって接続されている。同様に、第２のスイッチペアにおいて、ＳＰ４Ｔスイッチ３2の４個の個別端子３ｂ1〜３ｂ4とＳＰ４Ｔスイッチ３3の４個の個別端子３ｂ1〜３ｂ4は、４本の第１の導体線路４21〜４24によって接続されている。第１の導体線路４11〜４14，４21〜４24は、互いに平行に配線されている。【００２３】
また、第１の導体線路４11〜４14および第１の導体線路４21〜４24の互いに異なる１本ずつが、４本の第２の導体線路５1〜５4によって接続されている。具体的には、第１の導体線路４11と４21とが第２の導体線路５1に、第１の導体線路４12と４22とが第２の導体線路５2に、第１の導体線路４13と４23とが第２の導体線路５3に、第１の導体線路４14と４24とが第２の導体線路５4によって接続されている。第２の導体線路５1〜５4は、互いに平行に、そして第１の導体線路４11〜４14，４21〜４24と交差する方向（図１では直交する方向）に配線されている。【００２４】
ＳＰ４Ｔスイッチ３1〜３4のそれぞれの共通端子３ａには、信号が入力される入力端子１1〜１4が接続されている。また、第２の導体線路５1〜５4の端部は、導体線路４11〜４14，４21〜４24が配線される領域の外部まで引き出されて、信号が出力される出力端子２1〜２4に接続されている。ＳＰ４Ｔスイッチ３1〜３4のそれぞれは、回路全体として４個の入力端子１1〜１4と４個の出力端子２1〜２4とが１：１に接続されるように制御される。【００２５】
次に、図３を参照し、図１に示したマトリクススイッチの断面構成について説明する。第１の導体線路４11〜４14，４21〜４24および第２の導体線路５1〜５4は、基板９上に形成された接地導体６、接地導体６上に形成された誘電体層８と共にマイクロストリップ線路（伝送線路）を構成している。【００２６】
誘電体層８は、第１の誘電体層８1と第２の誘電体層８2とからなる２層構成を有している。第１の誘電体層８1は接地導体６上に積層され、第２の誘電体層８2は第１の誘電体層８1上に積層されている。第１の導体線路４11〜４14，４21〜４24は第１の誘電体層８1上に配線され、第２の導体線路５1〜５4は第２の誘電体層８2上に配線されている。第１の導体線路４11〜４14，４21〜４24と第２の導体線路５1〜５4とは、図１中に■で示した接続部１５において、第２の誘電体層８2に形成されたスルーホール７1等を介して接続されている。なお、図１では１つの■のみに接続部の符号「１５」を付しているが、その他の■も接続部１５を示している。後掲の図４，図１４，図１６および図１８についても同様である。また、図３は、誘電体層を挟んで２つの導体線路が接続される状態を説明するためのものであり、第２の導体線路５4の記載が省略されている。【００２７】
上述した構成とすることにより、各スイッチペアにおいて対向スイッチ間に存在する導体線路を、図２０に示した従来例の１６本から４本（第２の導体線路５1〜５4）に減らすことができる。したがって、同一の線路幅、線路間隔の導体線路を使用した場合、第１および第２のスイッチペアにおけるＳＰ４Ｔスイッチ３1と３4、３2と３3との間隔を従来の１／４程度に短縮することができる。【００２８】
スイッチ動作時に、ＳＰ４Ｔスイッチ３1〜３4のそれぞれにおいて、オフ端子に繋がる第１の導体線路と、場合によっては第２の導体線路の一部がオープンスタブとなる。したがって、オープンスタブはスイッチ動作時に出力端子２1〜２4のそれぞれに対して３本ずつ存在することになる。上述したようにＳＰ４Ｔスイッチ３1と３4、３2と３3との間隔を短縮することにより、オープンスタブの長さを従来例と比較して約１／１２にすることができる。このため、従来例において出力側のＳＰ４Ｔスイッチ１０３5〜１０３8が省略された構成と比較して、１０倍以上の広帯域動作が可能になる。さらに、オン状態にある入出力端子間の伝送線路長も短くなるため、挿入損失を低減し、かつ、挿入損失の経路依存性を少なくすることができる。【００２９】
また、配線交差数も図２０に示した従来例の３６個から１４個に減らすことができ、アイソレーション特性を向上させることが可能になる。さらに、例えば図３に示したように基板９上に接地導体６および誘電体層８1、８2が順次形成され、誘電体層８1、８2の厚さを数ミクロン〜数十ミクロンとすることにより、基板裏面グランドを用いたマイクロストリップ線路や、基板表面に形成されたコプレーナ線路と比較して、線路間隔を短縮しても線路間アイソレーションを高く保つことができるため、より一層の広帯域化が可能になる。さらに、コプレーナ線路と比較して狭い線路間隔で特性インピーダンスを増加させることができるため、オープンスタブによる容量成分を低減することが容易になり、反射損失を改善することができる。【００３０】
図４および図５に示したマトリクススイッチは、図１および図３に示したマトリクススイッチの変型例である。第２の導体線路５1〜５4は第１の誘電体層８1上に、第１の導体線路４11〜４14，４21〜４24は第２の誘電体層８2上にそれぞれ配線されている。このように構成しても、図１および図３に示したマトリクススイッチと同一の効果が得られる。なお、図５においても、図３と同様の理由により、第２の導体線路５4の記載が省略されている。【００３１】
図１および図５に示したマトリクススイッチにおいて、第１の誘電体層８1上の導体線路幅を第２の誘電体層８2上の導体線路幅より狭くすることが好ましい。これにより、誘電体層８1上の導体線路と、誘電体層８2上の導体線路の特性インピーダンスの差を少なくすることができる。両特性インピーダンスを同一にすることも可能である。これにより、スイッチの特性を向上させることができる。【００３２】
図１および図５に示したマトリクススイッチでは、第１の導体線路４11〜４14，４21〜４24および第２の導体線路５1〜５4の線路幅を５〜１０μｍ程度、線路の厚さを１〜５μｍ程度、第１および第２の誘電体層８1，８2のそれぞれの厚さを２〜５μｍ程度（誘電率：３程度）とすることにより、帯域が約２０ＧＨｚの４×４スイッチを実現できることが確認された。【００３３】
このような寸法で設計された４×４スイッチのシミュレーション結果を図６に示す。比較のため、従来構成の４×４スイッチのシミュレーション結果を図７に示す。ここでは従来構成の４×４スイッチとして、図２０に示したマトリクススイッチの出力側ＳＰ４Ｔスイッチ１０３5〜１０３8を取り除き、ＳＰ４Ｔスイッチ１０３5〜１０３8の個別端子が接続されていたインタコネクション用伝送線路１０４11〜１０４14，１０４21〜１０４24，１０４31〜１０４34，１０４41〜１０４44，の端部を互いに接続したものを想定している。【００３４】
反射損失（Return Loss）が−１０ｄＢ以下となる帯域を比較すると、図７に示されるように従来構成では２．７ＧＨｚであるのに対して、図６に示されるように本実施例では１７ＧＨｚとなり、本実施例によって反射損失が−１０ｄＢ以下となる帯域が大幅に拡大することが分かる。これに伴い、挿入損失（Insertion Loss）が大幅に改善されることも確認された。【００３５】
［第２の実施例］
図８Ａおよび図８Ｂに示すマトリクススイッチは、図４および図５に示したマトリクススイッチの変型例である。このマトリクススイッチでは、第１の誘電体層８1上に配線された第２の導体線路５1〜５4の直下において、接地導体６に隙間Ｇが形成されている。これにより第２の導体線路５1〜５4の容量が低減されるので、第２の導体線路５1〜５4の線路幅を狭くすることなく特性インピーダンスを増加させることができる。【００３６】
好ましくは、第１の誘電体層８1上の第２の導体線路５1〜５4の線路幅と、第２の誘電体層８2上の第１の導体線路４11〜４14，４21〜４24の線路幅はほぼ同一に設定され、接地導体６における隙間Ｇの間隔は、第２の導体線路５1〜５4の特性インピーダンスと第１の導体線路４11〜４14，４21〜４24の導体線路の特性インピーダンスが同一となるように設定される。なお、図８において、接地導体６1，６2，６3はすべて同電位に接続されている接地導体である。【００３７】
図９Ａおよび図９Ｂに示すマトリクススイッチは、図４および図５に示したマトリクススイッチの他の変型例である。このマトリクススイッチでは、第１の誘電体層８1上に配線された第２の導体線路５1〜５4と第２の誘電体層８2上に配線された第１の導体線路４11〜４14，４21〜４24との交差点領域を除き、第１および第２の導体線路４11〜４14，４21〜４24，５1〜５4の直下において、接地導体６に隙間Ｇが形成されている。この構成により、特性インピーダンスをより一層増加させることができる。【００３８】
好ましくは、第１の誘電体層８1上の第２の導体線路５1〜５4の線路幅は、第２の誘電体層８2上の第１の導体線路４11〜４14，４21〜４24の線路幅より狭く、接地導体６における隙間Ｇの間隔は、第２の導体線路５1〜５4の特性インピーダンスと第１の導体線路４11〜４14，４21〜４24の導体線路の特性インピーダンスが同一となるように設定される。このような構成とすることにより、特性インピーダンスの増加によってオープンスタブによる容量成分を大幅に低減することができる。その結果、反射損失を改善できるため、マトリクススイッチをより一層広帯域化できる。【００３９】
なお、本実施例は、第１の誘電体層８1上に第１の導体線路４11〜４14，４21〜４24が配線され、第２の誘電体層８2上に第２の導体線路５1〜５4が配線されている場合にも適用できる。【００４０】
［第３の実施例］
図１０Ａ〜図１０Ｃに示すマトリクススイッチは、図１および図３に示したマトリクススイッチの変型例である。このマトリクススイッチでは、出力端子２1〜２4がマトリクススイッチの一辺に集められている。また、第１および第２の導体線路４11〜４14，４21〜４24，５1〜５4が、第２の誘電体層８2上に互いに直交する方向に形成されている。ただし、第１の導体線路４11〜４14，４21〜４24と第２の導体線路５1〜５4との接続部を除く交差部１６では、第１の導体線路４11〜４14，４21〜４24の一部分（導体線路４21’のみ図示）が第１の誘電体層８1上に形成されている。この第１の導体線路４11〜４14，４21〜４24の一部分は、第２の誘電体層８2に形成されたスルーホール７1，７2等を介して、第２の誘電体層８2上の第１の導体線路４11〜４14，４21〜４24の残りの部分と接続されている。なお、図１０Ａでは１ヶ所のみに交差部の符号「１６」を付しているが、梨子地模様を付した□印はすべて交差部１６を示している。後掲の図１３Ａおよび図１５についても同様である。【００４１】
このような構成とすることにより、交差部１６以外で伝送線路をすべて同一の構成とすることができる。また、最上層の導体厚は他の層の導体厚より厚くできるため、挿入損失を低減することが容易になる。なお、交差部１６において、第２の導体線路５1〜５4の一部分を第１の誘電体層８1上に形成し、スルーホールを介して第２の誘電体層８2上の残りの部分と接続する構成にしてもよい。【００４２】
また、好ましくは第１の誘電体層８1上の導体線路幅は、第２の誘電体層８2上の導体線路幅より狭くする。これにより、誘電体層８1上の導体線路と、誘電体層８2上の導体線路の特性インピーダンスの差を少なくすることができ、マトリクススイッチの特性を向上させることができる。また、出力端子２1〜２4をマトリクススイッチの一辺に集めることにより、図１３に示すように入出力端子を対向して引き出すことが容易になる。【００４３】
図１１Ａ〜図１１Ｃに示すマトリクススイッチは、図１０Ａ〜図１０Ｃに示したマトリクススイッチの変型例である。このマトリクススイッチでは、第１の誘電体層８1上の導体線路４21’等の直下において、接地導体６に隙間Ｇが形成されている。これにより、伝送線路の容量が低減されるため、導体線路４21’等の線路幅を狭くすることなく特性インピーダンスを増加させることができる。好ましくは、誘電体層８1上の導体線路幅と、誘電体層８2上の導体線路幅はほぼ同一に設定され、接地導体６における隙間Ｇの間隔は、誘電体層８1上の導体線路の特性インピーダンスと誘電体層８2上の導体線路の特性インピーダンスが同一となるように設定される。これにより、マトリクススイッチの挿入損失をより一層低減することが可能になる。【００４４】
図１２Ａ〜図１２Ｃに示すマトリクススイッチは、図１０Ａ〜図１０Ｃに示したマトリクススイッチの変型例である。このマトリクススイッチでは、第１の導体線路４11〜４14，４21〜４24と第２の導体線路５1〜５4との接続部を除く交差部において、基板９上の接地導体９に隙間Ｇが形成されている。この隙間Ｇが形成された基板９上（第１の誘電体層８1下）の領域に、第１の導体線路４11〜４14，４21〜４24の一部分（導体線路４21’のみ図示）が形成されている。この第１の導体線路４11〜４14，４21〜４24の一部分は、第１および第２の誘電体層８1，８2に形成されたスルーホール７1，７2等を介して、第２の誘電体層８2上の第１の導体線路４11〜４14，４21〜４24の残りの部分と接続されている。さらに、上記交差部の直下の第１の誘電体層８1上に導体６’が形成されている。この導体６’は第１の誘電体層８1に形成されたスルーホール７3，７4等を介して、基板９上の接地導体６と接続されている。【００４５】
これにより、導体線路４21’と５2の交差容量を低減することができ、マトリクススイッチのアイソレーション特性が向上する。なお、第２の導体線路５1〜５4の一部分を隙間Ｇが形成された領域に形成し、スルーホールを介して第２の誘電体層８2上の残りの部分と接続する構成にしてもよい。【００４６】
本実施例は以上の構成に限定されることなく、図１に示した実施例と同様に、出力端子２1，２2と２3，２4を別々の辺から引き出す構成でも構わない。また、図８Ａおよび図８Ｂ、図９Ａおよび図９Ｂに示した実施例と同様に、第２の誘電体層８2上の導体線路直下において、接地導体６に隙間Ｇが形成された構成としても構わない。【００４７】
［第４の実施例］
図１３Ａに示すように、本発明の第４の実施例に係るマトリクススイッチは、図１０に示したマトリクススイッチにおいて、ＳＰ４Ｔスイッチ３1〜３4が電界効果トランジスタ（ＦＥＴ）１０11〜１０14，１０21〜１０24，１０31〜１０34，１０41〜１０44および抵抗１１11〜１１14，１１21〜１１24，１１31〜１１34，１１41〜１１44で構成されたものである。ＳＰ４Ｔスイッチ３1を例にして、より詳しく説明する。ＦＥＴ１０11〜１０14は、ドレイン電極およびソース電極の一方がＳＰ４Ｔスイッチの共通端子に接続され、ドレイン電極およびソース電極の他方がＳＰ４Ｔスイッチの個別端子に接続される。ＦＥＴ１０11〜１０14のゲート電極はそれぞれ抵抗１１11〜１１14を介して図１３Ｂに示すように制御装置１４に接続される。このようなＦＥＴスイッチ構成とすることにより、消費電力がゼロで高速切替が可能となり、さらに入出力端子を入れ替えてマトリクススイッチを使用することが可能になる。【００４８】
制御装置１４はＳＰ４Ｔスイッチ３1〜３4を上述したように制御する。すなわち、制御装置１４は、ＳＰ４Ｔスイッチ３1〜３8のそれぞれにおいて共通端子と４個の個別端子の何れか１つの端子のみとが接続されるように制御する。例えばＳＰ４Ｔスイッチ３1については、抵抗１１11〜１１14のうちの１つにＶH、他の３つにＶLを印加する。さらに、マトリクススイッチの回路全体として、４個の入力端子１1〜１4と４個の出力端子２1〜２4とが１：１に接続されるように制御する。【００４９】
図１３Ａに示すマトリクススイッチでは、入力端子１1〜１4と出力端子２1〜２4とが、第１の導体線路４11〜４14，４21〜４24および第２の導体線路５1〜５4が配線される領域を挟んで、互いに異なる側に配置されている。ＳＰ４Ｔスイッチ３1〜３4のそれぞれの共通端子と入力端子１1〜１4との間には、入力伝送線路の導体線路（第３の導体線路）１２11〜１２14が介在している。また、第２の導体線路５1〜５4の端部と出力端子２1〜２4との間には、出力伝送線路の導体線路（第４の導体線路）１２21〜１２24が介在している。ここで、第３の導体線路１２11〜１２14を共通端子から出力端子２1〜２4とは反対側に屈曲させることにより、出力端子２1〜２4とは反対側に入力端子１1〜１4を集めることが可能になっている。【００５０】
なお、第３および第４の導体線路１２11〜１２14，１２21〜１２24は、図１１Ｂおよび図１１Ｃにおける第２の誘電体層８2上に配線され、マトリクススイッチ内部の接地導体６と共通の接地導体を用いてマイクロストリップ線路が構成される。また、第３および第４の導体線路１２11〜１２14，１２21〜１２24は、インタコネクション用の第１および第２の導体線路４11〜４14，４21〜４24，５1〜５4と比較すると、特性インピーダンスを増加させる必要はない。よって、５０Ωの入出力に整合するように、線路幅を第１および第２の導体線路４11〜４14，４21〜４24，５1〜５4よりも広げることができる。なお、本実施例においても、第１および第２の導体線路４11〜４14，４21〜４24，５1〜５4は、図３、図５、図８Ｂ、図９Ｂ、図１１Ｂおよび図１１Ｃ、図１２Ｂおよび図１２Ｃに示した断面構造であっても構わない。【００５１】
［第５の実施例］
本発明の第５の実施例に係るマトリクススイッチは、図１および図３に示した４×４スイッチを８×８スイッチに応用したものである。このマトリクススイッチは、図１４に示すように、８個の入力端子（第１の端子）１1〜１8と、８個の出力端子（第２の端子）２1〜２8と、８個のＳＰ８Ｔスイッチ１３1〜１３8とを有する。【００５２】
ＳＰ８Ｔスイッチ１３1〜１３4は、１個の共通端子と８個の個別端子とを有する１×８スイッチである。これら８個のＳＰ８Ｔスイッチ１３1〜１３4は、２個ずつグループ化され、４組のスイッチペアを構成している。具体的には、ＳＰ８Ｔスイッチ１３1と１３8とが第１のスイッチペアを構成し、ＳＰ８Ｔスイッチ１３2と１３7とが第２のスイッチペアを構成し、ＳＰ８Ｔスイッチ１３3と１３6とが第３のスイッチペアを構成し、ＳＰ８Ｔスイッチ１３4と１３5とが第４のスイッチペアを構成している。第１のスイッチペアを構成するＳＰ８Ｔスイッチ１３1と１３8とは、互いの個別端子が対向するように離間して配置されている。他のスイッチペアを構成するＳＰ８Ｔスイッチ１３2と１３7，１３3と１３6，１３4と１３5もまた、同様に配置されている。【００５３】
第１のスイッチペアにおいて、ＳＰ８Ｔスイッチ１３1の８個の個別端子とＳＰ８Ｔスイッチ１３8の８個の個別端子は、８本の第１の導体線路４11〜４18によって接続されている。第２のスイッチペアにおいて、ＳＰ８Ｔスイッチ１３2の８個の個別端子とＳＰ８Ｔスイッチ１３7の８個の個別端子は、８本の第１の導体線路４21〜４28によって接続されている。第３のスイッチペアにおいて、ＳＰ８Ｔスイッチ１３3の８個の個別端子とＳＰ８Ｔスイッチ１３6の８個の個別端子は、８本の第１の導体線路４31〜４38によって接続されている。第４のスイッチペアにおいて、ＳＰ８Ｔスイッチ１３4の８個の個別端子とＳＰ８Ｔスイッチ１３5の８個の個別端子は、８本の第１の導体線路４41〜４48によって接続されている。第１の導体線路４11〜４18，４21〜４28，４31〜４38，４41〜４48は、互いに平行に配線されている。【００５４】
また、第１の導体線路４11〜４18、第１の導体線路４21〜４28、第１の導体線路４31〜４38および第１の導体線路４41〜４48の互いに異なる１本ずつが、８本の第２の導体線路５1〜５8によって接続されている。具体的には、第１の導体線路４11と４21と４31と４41とが第２の導体線路５1に、第１の導体線路４12と４22と４32と４42とが第２の導体線路５2に、第１の導体線路４13と４23と４33と４33とが第２の導体線路５3に、第１の導体線路４14と４24と４34と４44とが第２の導体線路５4に、第１の導体線路４15と４25と４35と４45とが第２の導体線路５5に、第１の導体線路４16と４26と４36と４46とが第２の導体線路５6に、第１の導体線路４17と４27と４37と４37とが第２の導体線路５7に、第１の導体線路４18と４28と４38と４48とが第２の導体線路５8によって接続されている。第２の導体線路５1〜５8は、互いに平行に、そして第１の導体線路４11〜４18，４21〜４28，４31〜４38，４41〜４48と交差する方向（図１４では直交する方向）に配線されている。【００５５】
ＳＰ８Ｔスイッチ１３1〜１３8のそれぞれの共通端子には、入力端子１1〜１8が接続されている。また、第２の導体線路５1〜５8の端部は、導体線路４11〜４18，４21〜４28，４31〜４38，４41〜４48が配線される領域の外部まで引き出されて、出力端子２1〜２8に接続されている。ＳＰ８Ｔスイッチ１３1〜１３8のそれぞれは、回路全体として８個の入力端子１1〜１8と８個の出力端子２1〜２8とが１：１に接続されるように制御される。【００５６】
第１の導体線路４11〜４18，４21〜４28，４31〜４38，４41〜４48および第２の導体線路５1〜５8は、図３と同様に、基板９上に形成された接地導体６、接地導体６上に順次積層された第１の誘電体層８1、第２の誘電体層８2と共にマイクロストリップ線路を構成している。第１の導体線路４11〜４18，４21〜４28，４31〜４38，４41〜４48は第１の誘電体層８1上に配線され、第２の導体線路５1〜５8は第２の誘電体層８2上に配線されている。第１の導体線路４11〜４18，４21〜４28，４31〜４38，４41〜４48と第２の導体線路５1〜５8とは、図１４中に■で示した接続部１５において、第２の誘電体層８2に形成されたスルーホール７1等を介して接続されている。【００５７】
このような構成とすることにより、各スイッチペアにおいて対向スイッチ間に存在する導体線路を、図２０に示した従来例においてｎ＝８とした場合の６４本から８本（第２の導体線路５1〜５8）に減らすことができる。したがって、同一の線路幅、線路間隔の導体線路を使用した場合、第１〜第４のスイッチペアをそれぞれ構成する２つのＳＰ８Ｔスイッチの間隔を従来の１／８程度に短縮することができる。これにより、スイッチ動作時に出力端子２1〜２8に７本ずつ存在するオープンスタブの長さを従来例と比較して約１／５６にすることができる。このため、従来例においてｎ＝８とした場合の出力側のＳＰ８Ｔスイッチが省略された構成と比較して、５０倍以上の広帯域動作が可能になる。さらに、オン状態にある入出力端子間の伝送線路長も短くなるめ、挿入損失を低減し、かつ、挿入損失の経路依存性を少なくすることができる。【００５８】
また、図２０に示した従来例においてｎ＝８とした場合と比較して、配線交差数を７８４個から１８０個に減らすことができる。さらに、例えば図３に示したように基板９上に接地導体６および誘電体層８1、８2が順次形成され、誘電体層８1、８2の厚さを数ミクロン〜数十ミクロンとすることにより、基板裏面グランドを用いたマイクロストリップ線路や、基板表面に形成されたコプレーナ線路と比較して、線路間隔を短縮しても線路間アイソレーションを高く保つことができるため、より一層の広帯域化が可能になる。さらに、コプレーナ線路と比較して狭い線路間隔で特性インピーダンスを増加させることができるため、オープンスタブによる容量成分を低減することが容易になり、反射損失を改善することができる。【００５９】
図１４に示したマトリクススイッチでは、第１の導体線路４11〜４18，４21〜４28，４31〜４38，４41〜４48および第２の導体線路５1〜５8の線路幅を５〜１０μｍ程度、線路の厚さを１〜５μｍ程度、第１および第２の誘電体層８1，８2のそれぞれの厚さを２〜５μｍ程度（誘電率：３程度）とすることにより、帯域が約１０ＧＨｚの８×８スイッチを実現できることが確認された。【００６０】
なお、本実施例は図１４に示した構成に限定されることなく、図４および図５に示した４×４スイッチと同様に、第２の導体線路５1〜５8を第１の誘電体層８1上に、第１の導体線路４11〜４18，４21〜４28，４31〜４38，４41〜４48を第２の誘電体層８2上に形成しても構わない。また、図８Ｂおよび図９Ｂに示したように、接地導体６に隙間Ｇを形成しても構わない。【００６１】
［第６の実施例］
図１５に示すマトリクススイッチは、図１４に示したマトリクススイッチの変型例である。このマトリクススイッチでは、出力端子２1〜２8がマトリクススイッチの一辺に集められている。また、第１および第２の導体線路４11〜４18，４21〜４28，４31〜４38，４41〜４48，５1〜５8が、第２の誘電体層８2上に互いに直交する方向に形成されている。ただし、第１の導体線路４11〜４18，４21〜４28，４31〜４38，４41〜４48と第２の導体線路５1〜５8との接続部を除く交差部１６では、第１の導体線路４11〜４18，４21〜４28，４31〜４38，４41〜４48の一部分が第１の誘電体層８1上に形成されている。この一部分は、第２の誘電体層８2に形成されたスルーホール７1，７2等を介して、第２の誘電体層８2上の第１の導体線路４11〜４18，４21〜４28，４31〜４38，４41〜４48の残りの部分と接続されている。【００６２】
このような構成とすることにより、交差部１６以外で伝送線路をすべて同一の構成とすることができる。また、最上層の導体厚は他の層の導体厚より厚くできるため、挿入損失を低減することが容易になる。なお、交差部１６において、第２の導体線路５1〜５8の一部分を第１の誘電体層８1上に形成し、スルーホールを介して第２の誘電体層８2上の残りの部分と接続する構成にしてもよい。【００６３】
また、好ましくは第１の誘電体層８1上の導体線路幅は、第２の誘電体層８2上の導体線路幅より狭くする。これにより、誘電体層８1上の導体線路と、誘電体層８2上の導体線路の特性インピーダンスの差を少なくすることができ、マトリクススイッチの特性を向上させることができる。また、出力端子２1〜２8をマトリクススイッチの一辺に集めることにより、入出力端子を対向して引き出すことが容易になる。【００６４】
なお、本実施例は図１５に示した構成に限定されることなく、図１１に示した４×４スイッチと同様に、第１の誘電体層８1上の導体線路の一部分（導体線路４21’等）の直下に、接地導体６の隙間Ｇが形成される構成であっても構わない。また、図１２に示した４×４スイッチと同様に、第１の導体線路４11〜４18，４21〜４28，４31〜４38，４41〜４48と第２の導体線路５1〜５8との交差部１６の下部に導体６’が形成され、この導体６’がスルーホール７3，７4等を介して基板９上の接地導体６と接続される構成であっても構わない。【００６５】
また、図１４に示したように、出力端子２1〜２4と２5〜２8を別々の辺から引き出す構成でも構わない。さらに、図８Ｂおよび図９Ｂに示したように、第１の誘電体層８1上の導体線路直下の接地導体６に隙間Ｇを設けた構成としても構わない。また、図１３に示したように、ＳＰ８Ｔスイッチを８個のＦＥＴで構成しても構わない。【００６６】
［その他の実施例］
上述した実施例におけるＳＰ４Ｔスイッチ３1〜３4およびＳＰ８Ｔスイッチ１３1〜１３8は、ＦＥＴに代わり、微小な機械式スイッチ（ＭＥＭＳ（Ｍｉｃｒｏ−Ｅ１ｅｃｔｒｏ−Ｍｅｃｈａｎｉｃａ１  Ｓｙｓｔｅｍｓ）スイッチ）で構成されても構わない。ＭＥＭＳを用いると、ＦＥＴを用いた場合と比較して、制御電圧が高くなり、切替時間が遅くなるというデメリットがあるものの、スイッチの低損失化および高アイソレーション化を図ることができる。【００６７】
また、上述したマトリクススイッチの一部またはすべては、半導体基板に集積されることが好ましい。すなわち、基板９として半導体基板を用いることが好ましい。【００６８】
また、上述した実施例では２層構成の誘電体層８を例示したが、単層の誘電体層、または３層以上の多層構成を有する誘電体層を用いることもできる。単層の誘電体層を用いる場合には、この誘電体層上と、誘電体層直下の基板９上に第１および第２の導体線路が配線されることになる。３層以上の誘電体層を用いる場合には、第１および第２の導体線路は３層以上に分けて配線されてもよい。【００６９】
また、上述した実施例では、第１の導体線路４11〜４14，４21〜４24および第２の導体線路５1〜５4が、誘電体層８および接地導体６と共にマイクロストリップ線路を構成する例を示した。しかし、第１の導体線路４11〜４14，４21〜４24および第２の導体線路５1〜５4のいずれか一方が、同一平面に形成された接地導体と共にコプレーナ線路を構成するようにしてもよい。【００７０】
また、上述した４×４スイッチにおいて、入力端子１1〜１4と出力端子２1〜２4とを入れ替えてもよい。すなわち、出力端子２1〜２4を入力端子として、入力端子１1〜１4を出力端子として使用してもよい。例として図１に示したマトリクススイッチにおいて、入力端子１1〜１4と出力端子２1〜２4とを入れ替えた構成を図１６に示す。この場合、出力端子２1〜２4が第１の端子、入力端子１1〜１4が第２の端子となる。同様に、上述した８×８スイッチにおいても、入力端子１1〜１8と出力端子２1〜２8とを入れ替えてもよい。【００７１】
以上では、本発明を４×４スイッチおよび８×８スイッチに適用した例について説明した。しかし、本発明はこれに限定されることなく、ｎ×ｎスイッチ（ｎは２以上の偶数）にも適用可能である。ｎ×ｎスイッチは、２個ずつスイッチペアを構成するｎ個のＳＰｎＴスイッチ（１×ｎスイッチ）と、スイッチペア毎にｎ本ずつ配線される第１の導体線路と、ｎ本の第２の導体線路とを有する。【００７２】
例えば、２×２スイッチは、図１７Ａおよび図１７Ｂに示すように、２個のＳＰＤＴスイッチ２３1，２３2と、２本の第１の導体線路４11，４12と、２本の第２の導体線路５1，５2とを有する。なお、図１７Ａに示す２×２スイッチは、第１および第２の導体線路４11，４12，５1，５2が配線される領域を挟んで互いに反対側に出力端子２1，２2が配置されるものであり、図１７Ｂに示す２×２スイッチは、同じ側に出力端子２1，２2が配置されるものである。また、１６×１６スイッチは、図１８に示すように、８組のスイッチペアを構成する１６個のＳＰ１６Ｔスイッチ３３1〜３３16と、スイッチペア毎に１６本ずつ配線される第１の導体線路４と、１６本の第２の導体線路５とを有する。【００７３】
上述したＳＰｎＴスイッチは、１入力ｎ出力でも、逆のｎ入力１出力でも機能する双方向性のスイッチである。このようなＳＰｎＴスイッチの代わりに、双方向性を有しないスイッチを用いることもできる。具体的には、図１に示したようなマトリクススイッチでは、１入力ｎ出力のスイッチを用いることができる。図１６に示したようなマトリクススイッチでは、ｎ入力１出力のスイッチを用いることができる。
【産業上の利用可能性】
【００７４】
本発明によるマトリクススイッチは、１０ＧｂＥ用ルータやネットワークスイッチ、映像信号高速切替スイッチャー、光クロスコネクト、プロテクションスイッチなどに利用できる。
【図１】
0004192194.tif 000002
【図２】
0004192194.tif 000003
【図３】
0004192194.tif 000004
【図４】
0004192194.tif 000005
【図５】
0004192194.tif 000006
【図６】
0004192194.tif 000007
【図７】
0004192194.tif 000008
【図８Ａ】
0004192194.tif 000009
【図８Ｂ】
0004192194.tif 000010
【図９Ａ】
0004192194.tif 000011
【図９Ｂ】
0004192194.tif 000012
【図１０Ａ】
0004192194.tif 000013
【図１０Ｂ】
0004192194.tif 000014
【図１０Ｃ】
0004192194.tif 000015
【図１１Ａ】
0004192194.tif 000016
【図１１Ｂ】
0004192194.tif 000017
【図１１Ｃ】
0004192194.tif 000018
【図１２Ａ】
0004192194.tif 000019
【図１２Ｂ】
0004192194.tif 000020
【図１２Ｃ】
0004192194.tif 000021
【図１３Ａ】
0004192194.tif 000022
【図１３Ｂ】
0004192194.tif 000023
【図１４】
0004192194.tif 000024
【図１５】
0004192194.tif 000025
【図１６】
0004192194.tif 000026
【図１７Ａ】
0004192194.tif 000027
【図１７Ｂ】
0004192194.tif 000028
【図１８】
0004192194.tif 000029
【図１９】
0004192194.tif 000030
【図２０】
0004192194.tif 000031