(57)【特許請求の範囲】
【請求項１】
複数のメサを導電性面に有するサポートベースを提供する段階であって、上記メサは、平坦な導電性上部表面を有する、段階と、
上記サポートベースの導電性面及び上記メサの露出した全表面の形状に沿って、上記メサよりも薄い誘電体層を形成する段階であって、上記誘電体層は、上記サポートベースの導電性面及び上記メサの露出した全表面を覆うように設置される段階と、
上記誘電体層の形状に沿って、上記誘電体層全体を覆うように、導電性材料を成膜する段階と、
上記導電性材料及び上記誘電体層の一部を除去して、該メサの該導電性上部表面を露出させ、該メサの該導電性上部表面及び上記導電性材料の露出表面が同一平面となり、該誘電体層によって、上記メサ及び上記導電性材料が互いに電気的に絶縁されるように、得られた構造の上部表面を平坦化する段階とからなる、集積回路チップ用の電力分配構造を製造する方法。
【請求項２】
該サポートベースの厚さは１ミリメートルよりも薄い請求項１記載の方法。
【請求項３】
該サポートベースは導電性材料からなる請求項１記載の方法。
【請求項４】
該サポートベースは主成分としてモリブデンを含む請求項３記載の方法。
【請求項５】
該サポートベースは、第１の導電性材料からなる内層に対向する表面に形成された、前記内層よりも薄い高導電性金属の外層を有する請求項３記載の方法。
【請求項６】
上記内層及び外層の厚さは、得られた構造の使用時に、集積回路チップの熱膨張率と適合する熱膨張率を有するよう選択される請求項５記載の方法。
【請求項７】
該外層は主成分として銅を含み、該内層は主成分としてモリブデンを含む請求項６記載の方法。
【請求項８】
該サポートベースは、上部に導電性層が形成された誘電体層であって、該導電性層よりも厚い誘電体層で構成される請求項１記載の方法。
【請求項９】
該誘電体層は、シリコン、窒化モリブデン、窒化アルミニウムよりなる群から選択される請求項８記載の方法。
【請求項１０】
該比較的薄い導電性層は厚さ３０μｍよりも薄い請求項８記載の方法。
【請求項１１】
該メサは３０μｍよりも小さい高さを有する請求項１記載の方法。
【請求項１２】
該メサはサブトラクティブ処理により形成される請求項１記載の方法。
【請求項１３】
該メサはアディティブ処理により形成される請求項１記載の方法。
【請求項１４】
該メサは規則的なパターンで配置されている請求項１記載の方法。
【請求項１５】
該パターンは格子状パターンである請求項１４記載の方法。
【請求項１６】
該パターンはベースプレートの集積回路チップと接触する表面の全範囲に亘る請求項１４記載の方法。
【請求項１７】
該各メサの上面は円形である請求項１記載の方法。
【請求項１８】
該メサの径は２０乃至１５０μｍの範囲にある請求項１７記載の方法。
【請求項１９】
該各メサの上面は矩形である請求項１記載の方法。
【請求項２０】
該各矩形の短辺は２０乃至１５０μｍの範囲にある請求項１９記載の方法。
【請求項２１】
該各メサは最大５００μｍだけ互いに離れている請求項１５記載の方法。
【請求項２２】
該サブトラクティブ処理は、
該サポートベースの表面上にフォトレジストを被覆する段階と、
パターン形成されたマスクを介して上記フォトレジストを露光する段階と、
上記フォトレジストを現像し、これにより、上記サポートベースの表面上で選択された領域を露出する段階と、
上記露出された領域をエッチング処理する段階とからなる請求項１２記載の方法。
【請求項２３】
該アディティブ処理は、
該サポートベースの表面上にフォトレジストを被覆する段階と、
パターン形成されたマスクを介して上記フォトレジストを露光する段階と、
上記フォトレジストを現像し、これにより、上記サポートベースの表面上で選択された領域を露出する段階と、
該サポートベースの該露出された領域の上記表面上に導電性材料を被覆する段階とからなる請求項１３記載の方法。
【請求項２４】
上記導電性材料を被覆する段階は、めっき処理する段階を有する請求項２３記載の方法。
【請求項２５】
上記導電性材料を被覆する段階は、スパッタリング処理する段階を有する請求項２３記載の方法。
【請求項２６】
上記導電性材料を被覆する段階は、第１の導電性材料のシード層をスパッタリング処理し、該スパッタリング処理された層の上をめっき処理する段階を有する請求項２３記載の方法。
【請求項２７】
該誘電体材料はポリイミドからなる請求項１記載の方法。
【請求項２８】
該誘電体材料は５酸化タンタルからなる請求項１記載の方法。
【請求項２９】
上記５酸化タンタルはスパッタリング処理により被覆される請求項２８記載の方法。
【請求項３０】
上記５酸化タンタルはタンタルの層を陽極酸化処理することにより形成される請求項２８記載の方法。
【請求項３１】
該タンタルの層はスパッタリング処理によって被覆される請求項３０記載の方法。
【請求項３２】
該誘電体層の厚さは約１０μｍ未満である請求項１記載の方法。
【請求項３３】
薄膜構造を該平坦化処理された表面上に形成する段階を更に有する請求項１記載の方法。
【請求項３４】
該薄膜構造は少なくとも一つの金属信号層からなる請求項３３記載の方法。
【請求項３５】
該薄膜構造は、複数の挟み込まれた導電性層及び誘電体層からなる請求項３３記載の方法。
【請求項３６】
該導電性層は銅からなる請求項３５記載の方法。
【請求項３７】
該誘電体層はポリイミド化合物からなる請求項３５記載の方法。
【請求項３８】
該薄膜構造は、該平坦化処理された表面から上記薄膜構造へ電力を供給する経路を更に有する請求項３３記載の方法。
【請求項３９】
少なくとも一つの集積回路チップを該薄膜構造上に実装する段階を更に有する請求項３３記載の方法。
【請求項４０】
複数の集積回路チップが該薄膜構造上に実装されている請求項３９記載の方法。
【請求項４１】
上記平坦化処理段階は、エッチング処理からなる請求項１記載の方法。
【請求項４２】
上記平坦化処理段階は、ラッピング処理又は機械的研磨処理からなる請求項１記載の方法。
【請求項４３】
導電性上部表面を有するサポートベースを提供する段階と、
該サポートベース上に、平坦な導電性上部表面を有する複数のメサを積層形成する段階であって、該メサは、規則的なパターンで配置され、該メサは、該サポートベースの上部表面に電気的に接続される、段階と、
該サポートベースの上部表面及び該メサの露出した表面の形状に沿って、厚さがメサの１／３以下の誘電体層を形成する段階であって、該誘電体層は、該サポートベースの上部表面及び上記メサの露出した全表面を覆うように設置される段階と、
該誘電体層の形状に沿って、該誘電体層全体を覆うように、該導電性材料を成膜する段階であって、該メサ同士の間の領域が少なくとも該メサと同じ高さになるまで、導電性材料が成膜される段階と、
該導電性材料及び誘電体層の一部を除去して、該メサの導電性上部表面を露出させ、該メサの上記導電性上部表面及び該導電性材料の露出表面が同一平面となり、該誘電体層によって、該メサが導電性材料から絶縁されるように、得られた構造の表面を平坦化する段階とからなる、集積回路チップを実装する基板を製造する方法。
【請求項４４】
該平坦化処理された表面の上に多層薄膜構造を形成する段階と、
少なくとも一つの集積回路チップを該薄膜構造上に実装する段階とを更に有する請求項４３記載の方法。
【請求項４５】
該メサの上面は、上面から見たとき円形で、２０乃至１５０μｍの範囲の径を有する請求項４３記載の方法。
【請求項４６】
平担面を有するサポートベースを提供する段階と、
平担な上面を有するメサが形成されるよう、該サポートベースの該平担面に格子パターンで配置された複数の溝を形成する段階と、
該サポートベースの平担面及び該溝の露出した表面の形状に沿って、上記メサよりも薄い誘電体層を成膜する段階であって、該誘電体層は、該サポートベースの平担面及び上記溝の露出した全表面を覆うように設置される段階と、
該溝が充填されるよう、該誘電体層の上部に導電性層を成膜する段階と、
該メサの該上面が露出されるよう、該誘電体層及び該導電性層の一部を除去する段階とからなる、集積回路チップ用の電力分配構造を製造する方法。
【請求項４７】
平坦な導電性表面に、複数の窪みが形成された第１のプレートを提供する段階と、
該第１のプレートの導電性表面及び該窪みの露出した表面の形状に沿って、該窪みの深さよりも薄い誘電体層を形成する段階であって、該誘電体層は、該第１のプレートの導電性表面及び該窪みの露出した全表面を覆うように設置される段階と、
導電性表面を有する第２のプレートを提供する段階であって、該第２のプレートは、該第１のプレートと入れ子状に重なるように、該第１のプレートの該露出した表面と対をなす露出表面を有するところの段階と、
該第２のプレートの露出表面を、該第１のプレートの該誘電体層形成面に合わせて、該誘電体層のサンドイッチ構造を形成する段階と、
隣接する導電性領域が該誘電体層によって隔離された平坦領域が、表面に形成されるように、該第１または第２のプレートの一部を除去する段階とからなる、集積回路チップ用の電力分配構造を製造する方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は集積回路チップのパッケージング技術に係り、特に、シングルチップ及びマルチチップモジュールに実装された集積回路に電力を供給する構造及びその構造の製造方法とに関する。
【０００２】
【従来の技術】
集積回路チップのようなマイクロエレクトロニクスデバイスへの電力分配は、殆どの電子応用において主要な関心事である。本発明の文脈において特に関心のある事項は、マルチチップモジュールにパッケージングされた集積回路への電力分配である。
【０００３】
殆どの電子応用、特に、コンピュータシステムにおいて、複数の別々の集積回路（ＩＣ）チップが種々のシステム機能を行うため使用されている。非常に小さいＩＣチップは、非常に傷つきやすいチップに損傷を加えないような態様で、信号、電力及びアース接続を与えるため“パッケージング”される必要がある。典型的に、ローエンドの応用の場合、ＩＣチップは、夫々別個にパッケージングされ、コンピュータのマザーボードのような基板に接続される。マルチチップモジュール（ＭＣＭ）は、ＩＣチップの集合が少なくとも１枚の相互接続された基板に取付けられたパッケージングの形をなしている。マルチチップモジュールは全体的なシステム性能を幾つかの方法で改良するため使用され：ＩＣチップを収容するため必要とされる全体の空間は著しく削減され、モジュール内のチップ間の間隔を短縮することにより、高速のデバイス動作が容易にされ、例えば、電力消費、相互インダクタンス及び信号伝送遅延は、いずれも低減される。統合的なＩＣチップ冷却システムのような付加的な特徴を組み込むようマルチチップモジュールを設計することも可能である。
【０００４】
マルチチップモジュールにおいて、複数のＩＣチップは、典型的に、電力を供給し、チップ同士を相互接続し、チップを外部デバイスに相互接続するため必要とされる信号線及び電力線を含む多層基板に接続される。以下、ＩＣチップが実装された基板を“ＭＣＭ基板”と呼ぶ。ＭＣＭ基板とＩＣチップの間の接続は、直接に、或いは、中間又は“介挿(interposer)”基板を介して行われる。必要な数の相互接続を行うため、ＭＣＭ基板は、一般的に、誘電体材料で隔離された多数のパターン形成された導電性層を含む。更に、多層構造は容易にキャパシタ形成の役に立ち、即ち、キャパシタは誘電体によって隔離された対向する金属層から容易に形成されるので、集積回路の非常に近くにバイパス容量を設けるため、キャパシタがＭＣＭ内に埋め込まれる。一般的に言うと、ＭＣＭ基板は、信号及び電圧線と層内の経路とを形成するため用いられた金属ペーストを含むセラミック層、或いは、銅及びポリイミドのような薄膜材料のいずれから形成してもよい。両方のタイプの技術を利用するハイブリッド形ＭＣＭ基板も従来より周知である。本発明は、特に、相互接続の高密度化が実現可能であるためより普及し始めている薄膜ＭＣＭ基板と組み合わせる際に有用である。
【０００５】
性能の向上にもかかわらず、従来のマルチチップモジュールは、システムの性能を制限する幾つかの素子を含んでいる。通常のマルチチップモジュールに関する一つの重要な問題は、チップからチップへ信号を伝搬するため利用された同一の積層薄膜構造を通る低インピーダンスの電力線の配線である。最近の高密度ＭＣＭ基板は、通常、相対的に厚い、剛性のあるベース基板上に１層ずつ構築された多層薄膜構造からなる。典型的な薄膜構造は、銅とポリイミドの層を挟み込むことにより構成される。薄膜構造を構成するため使用された技術と、典型的に使用される金属層の数とに起因して、金属層を比較的薄くすることが必要になる。しかし、薄い金属層は、薄膜層が電力をＩＣチップに供給するため使用されるとき、不所望のノイズ、電圧損失、及び、過大な熱エネルギーの発生を生じる比較的高いインピーダンスを有する。層の厚さを増やすことなくインピーダンスを減少させる一つの方法である層数の削減によって、モジュールの製造歩留りが減少する。
【０００６】
【発明が解決しようとする課題】
製造の歩留りは、複雑なマルチチップモジュールを設計及び構築する際に重要な関心事である。殆どの設計において、モジュールの何れかの個々の構成部品の故障により、モジュール全体が使用できなくなる。ＭＣＭ基板の製造歩留りは、構造内の層の数に直接関係し、特に、埋め込まれたバイパスキャパシタの形成に関係している。かかるキャパシタは、特に、キャパシタ極板を隔離するため使用された誘電体の小さい欠損及び厚さに起因して破壊されやすい。
【０００７】
従って、本発明の第１の目的は、チップ基板に実装されたマイクロエレクトロニクス部品用の従来よりも改良された電力分配システムの構造及びその製造方法を提供することである。
本発明の他の目的は、多層基板に実装されたマイクロエレクトロニクス部品への信号及び電力線の配線を改良することである。
【０００８】
本発明の別の目的は、多層基板に実装されたマイクロエレクトロニクス部品に電力を分配する改良された低インピーダンス手段を提供することである。
本発明の別の目的は、熱的な循環が加えられた際に、得られた基板組立体の内部応力が最小限に抑えられる多層マイクロエレクトロニクスデバイスの構造及びその製造方法を提供することである。
【０００９】
本発明の別の目的は、チップ基板上に実装された集積回路チップの近くに配設された信頼性のあるバイパス容量を提供することである。
本発明の更に別の目的は、基板の最終組立の前に個々の部品を予め試験し、少なくとも幾つかの部品を修理し得るように、非常にモジュール性のある基板の構造及びその製造方法を提供することである。
【００１０】
【課題を解決するための手段】
本発明は、現在入手可能な基板構造の上記制限を解決し、かつ、添付図面及び特許請求の範囲の記載と共に本発明の詳細な説明を読むことによって当業者には明らかな付加的な利点が得られる、マルチチップモジュールのような基板に実装されたマイクロエレクトロニクス部品用の電力分配基板及びその電力分配基板の製造方法とを提供する。
【００１１】
本発明の一実施例による基板に実装されたマイクロエレクトロニクスデバイス用の電力分配システムの製造方法は、上に形成された複数のメサを有するサポートベースであって、複数のメサ及びサポートベースの露出した表面は導電性であるサポートベースを設ける段階と；薄い整合的(conformal) な誘電体層をメサ及びサポートベースの露出した表面の上に形成する段階と；導電性材料を誘電体層の上に被覆する段階と；メサの上面及び導電性層の上面が実質的に一つの平面にあり、かつ、誘電体材料によって互いに電気的に絶縁されるよう、得られた構造を平坦化処理する段階とからなる。
【００１２】
好ましい一実施例において、基板は、ＭＣＭ基板又は高密度シングルチップ担体の何れかであり、平坦化処理されたサポートベースの上に形成された多層薄膜構造を有する。
他の実施例において、本発明の構造は、複数の窪みがその中に形成された導電性層を有する第１のサポートプレートを設け；サポートプレートの導電性表面を薄い整合的な誘電体材料の層で被覆し；第１のサポートプレートと対になる導電性表面を有する第２のプレートを設け；サンドイッチ構造を形成するため第２のプレートが第１のプレート内に入れ子状に収まるよう第２のプレートを第１のプレート上に取付け；誘電体層によって分離された連続した電気的に絶縁された導電性領域を有する略平面状の区域が残りの表面上に形成されようにサンドイッチ構造の一部を取り除くことにより形成される。
【００１３】
本発明による構造は、導電性上面を有する略平面状のサポートベースと；サポートベース上に置かれ、その先端が露出し、実質的に同一平面であり、導電性材料から作られ、サポートベースの導電性上面に電気接続されている複数のメサと；厚さがメサの高さよりも実質的に薄い、メサの間及び周辺でメサの側壁及びサポートベースの表面を被う誘電体層と；メサの先端と実質的に同一平面であり、かつ、誘電体材料によってメサから電気的に絶縁された平面状の上面を有する、メサの間及び周辺の領域で誘電体層の上に置かれた導電性層とからなるマイクロエレクトロニクス部品を実装する基板によって構成される。
【００１４】
【発明の実施の形態】
本発明の好ましい一実施例のチップ基板は、比較的厚い剛性のあるサポートベース上に形成された多層薄膜構造からなるタイプのチップ基板である。マルチチップモジュールに使用される銅／ポリイミド構造のような薄膜構造は、非常に薄いので自重を支えることができない。従って、かかる構造は、剛性のある基板又はサポートベースの上に形成される。従来技術の構造において、サポートベースは、完全に受動性であるか、或いは、基板上に平行な面に形成された少なくとも一つの比較的厚い電源層を含み、電力がサポートベースの表面に延在する小径の経路によってサポートベースの上又は内部の導電性層から薄膜構造に供給される。本発明の開示の目的のため、“サポートベース”という用語は、厚いベース基板だけではなく、そこに形成されたあらゆる電源層を含むことを理解する必要がある。
【００１５】
従来技術と比べて、本発明のサポートベースは、平面状の導電性上面を有し、複数の電気的に絶縁された“島”がサポートベースの上面の実質的な部分に分布している。使用中、この島は、上面の残りの部分とは異なる電位に維持される。好ましくは、サポートベースの上面の上のあらゆる場所で接地電位又は電源電圧までの距離が比較的短くなるよう、上記島は多数個あり、規則的なパターンで配列されている。
【００１６】
添付図面、特に、図１の（Ａ）及び（Ｂ）を参照するに、本発明の電力分配構造５の実施例の平面図が夫々示されている。電力分配構造５は、図２及び図３に示されているように、ベースプレート１２の上部に形成されている。以下、電力分配構造５という場合、ベースプレート１２が含まれている。一般的に、電力分配構造の表面は、島とも呼ばれる複数の導電性領域１４からなり、導電性領域１４は、導電性表面２４によって取り囲まれ、誘電体２２によって導電性表面２４から電気的に絶縁されている。以下に説明するように、導電性の島１４は、本発明の電力分配構造の製造の中間段階の間、“メサ”とも呼ばれる。図１の（Ａ）及び（Ｂ）に示したように、電力分配構造５の上面は、島１４の上面及び周囲の導電性材料２４の上面を含み、一つの平面上にある。
【００１７】
以下に説明するように、図２及び図３に示された多層薄膜構造３０は、電力分配構造５の上部に形成される。図１の（Ａ）及び（Ｂ）に示したように、導電性の島１４は、好ましくは、多数個有り、格子状パターンのような規則的なパターンに配列されている。かかる方法で配置された場合、上に重なる薄膜構造のあらゆる場所は、電力の供給源又は接地電位の近くに置かれる。このような構成によって、電力分配構造の接地又は電圧電位と、薄膜構造３０に実装されたＩＣチップのようなマイクロエレクトロニクス部品の間で比較的短い導電性パスを使用し得るようになる。
【００１８】
図１の（Ａ）の実施例の導電性の島１４は略円形状であるが、同図の（Ｂ）の実施例の導電性の島１４は略正方形又は矩形状である。上記島の形状はより複雑な多角形のような他の形状でもよく、かかる他の形状の島も本発明の範囲内にあることは、当業者によって認められる。本発明によれば、図１の（Ａ）に示したように、約３０μｍの径を有し、略１５０乃至３００μｍのピッチ、即ち、隣接する島の中心間距離を有する規則的な格子状に配置された円形状の島の方が好んで用いられる。勿論、ピッチは応用に従って変わる。本発明の一面によれば、電力分配構造の表面上の島の密度が高いので、上に重なる薄膜構造の中又は上のあらゆる場所が電源又は接地に近づく。上記本発明の一面は、ピッチが約５００μｍよりも小さいとき、最も良く実現される。本発明のメサの好ましい実施例の径は、好ましくは約３０μｍであるが、実際の寸法は具体的な要求によって定められる。ある場合には、径を約２０μｍ以下に縮小し、他の場合には、径を１５０μｍと同じ大きさにしてもよい。
【００１９】
図２及び図３を参照すると、本発明の電力分配構造５を組み込むマルチチップモジュール１０の実施例の断面図が夫々表わされている。図２の実施例は、図１の（Ａ）の線２Ａ−２Ａによる断面図であり、一方、図３の実施例は、図１の（Ｂ）の線２Ｂ−２Ｂによる断面図である。３本のメサが図１の（Ａ）及び（Ｂ）の視線に沿って表わされているが、簡単のため、図２及び図３には２本のメサしか示されていない。例示の目的のため、図２の実施例は、モリブデンのような導電性材料から作られたベースプレート１２を利用し、一方、図３の実施例は、ドープされていないシリコンのような誘電体材料から作られたベースプレート１２’を利用する。ベースプレートに対する別の材料の選択を以下に説明する。全体的に、ベースプレート１２は、引き続く処理のため十分な剛性が得られるように十分に厚くする必要がある。一実施例において、ベースプレート１２は、略６５０μｍの厚さである。簡単のため、図面は実際の縮尺通りではなく、本発明の理解に必要ではないある種の周知の特徴は省略して描かれていることが、当業者によって認められる。
【００２０】
好ましい実施例において、電力分配構造５はベースプレート１２上に形成され、多層薄膜構造３０は電力分配構造の上部に形成されている。薄膜構造３０は、好ましくは、従来技術において周知の如く、複数の挟み込まれ、パターン形成された銅とポリイミドの層からなる。ＩＣチップのようなマイクロエレクトロニクス部品は薄膜構造に実装される。図２及び図３には、上記ＩＣチップ５０の中の一つが表わされているが、好ましい実施例において、最終的な構造は、複数のＩＣチップ又は他のマイクロエレクトロニクス部品を実装するＭＣＭからなる。
【００２１】
図２の好ましい実施例においてモリブデンのベースプレートが使用されているが、他の導電性又は誘電体材料をベースプレートに使用してもよい。ベースプレート１２は、組立体が熱的に循環させられたとき増加する応力を最小限に抑えるため、薄膜構造及び薄膜構造に実装されたマイクロエレクトロニクス部品（例えば、ＩＣチップ）の熱膨張率（“ＣＴＥ”）と非常に適合する熱膨張率を有することが一般的に好ましい。一方、熱膨張率を適合させることが重要ではないような状況が許されるならば、ベースプレート１２は、高導電性の利点を有する銅から製造してもよい。
【００２２】
更に工夫された実施例の場合、ベースプレート１２は、例えば、上面及び下面に薄い銅の層が形成された比較的厚いモリブデンの層からなるサンドイッチ構造によって構成される。上記構造において、適当な厚さの銅及びモリブデンの層を選択することにより、ＩＣチップの熱膨張率と非常に適合した熱膨張率を備えたコンポジット基板を形成することが可能になる。銅／モリブデン／銅からなる一つの例示的なサポートベースは、図６に示されているように、非常に低いバルク抵抗率（例えば、１．６乃至２．２５μΩ・ｃｍ）を有する高い導電性金属である銅の層２０、２１の間に小さい熱膨張率（例えば、５ｐｐｍ／°Ｃ）を有する厚いモリブデンの層１６からなる。上記の如く、コンポジット構造内の個々の層の厚さの割合は、マルチチップモジュールのＩＣを構成する材料の熱膨張率と理想的に適合する熱膨張率が得られるよう選択することが好ましい。コンポジットサポートベースの一例において、銅の層２０、２１は、２０乃至４０μｍの厚さを有し、モリブデンの層１６は６５０μｍの厚さを有する。
【００２３】
ベースプレートが誘電体、或いは、十分な導電性のない材料である場合、図３に示したように、電力分配構造５の残りの部分の製造の前に、導電性層２０がその上に形成される。サポートベース１２’の適当な誘電体材料には、シリコン、窒化モリブデン、又は、窒化アルミニウムが含まれる。銅は導電性層２０として好ましい。層２０は略２０乃至３０μｍの最小の厚さを有する必要がある。ベースプレートの高導電性の上部層２０に対する他の適当な材料には、銀、金及びニッケルが含まれる。
【００２４】
図２に示す如く、導電性ベースプレートの使用によって、導電性層を被覆する必要性が除かれる利点が得られる。一方、図３に示したように、シリコンのような非導電性材料から作られたベースプレートの使用には、取扱が容易であり（シリコンに関係した処理技術は非常に高度に開発されている）、かつ、ＭＣＭに実装されたシリコン製のＩＣチップの熱伝導率とのより良い適合が潜在的に得られる利点がある。本発明と共に用いる材料の幾つかの例を示しているが、上記例の一覧は網羅的ではなく、多数の他の材料を使用できることが当業者によって認められるであろう。
【００２５】
誘電体層２２に好ましい材料は、ポリイミド又は種々の他の有機誘電体、５酸化タンタル（Ｔａ2 Ｏ5 ）、或いは、粘着ガラスである。上記好ましい実施例によれば、誘電体層２２は、略１０μｍの厚さを有する。この厚さは、ピンホール又はその他の欠陥に起因した導電性層１４と２４の間の短絡を防止するのに十分な厚さであるが、未だ十分に薄いので上記層の間に実質的なバイパス容量を形成し得ることが分かった。十分に薄い欠陥のない層に被覆され、上に重なる薄膜構造内のポリイミド層の次の処理の間に使用される温度循環に耐えるべく略４００°Ｃまで熱的安定性を有する全ての他の誘電体材料を使用することができる。ポリイミドが薄膜構造に使用されないか、或いは、ポリイミドを硬化させるため低温処理が使用された場合、誘電体層２２に対する温度の要求条件は低減される。或いは、ベース１２及びメサ１４の露出した表面が陽極酸化可能な金属である場合、又は、最初にタンタルのような陽極酸化可能な薄膜で被覆されている場合、その上に誘電体層２２を陽極酸化処理によって形成することが可能である。誘電体層２２は、良好な粘着特性を有し（例えは、９０°Ｃの剥離テストにより粘着強度の測定量が４０ｇ／ｍｍを上回り、或いは、ラップのシーア１ｋｇ／ｍｍ2 よりも大きい）、ベースプレートに使用された材料の熱膨張率と非常に適合する熱膨張率を有することが必要である。
【００２６】
誘電体層２２の上にある導電性層２４は、メサ２４を取り囲む領域を充填し、本発明の電力分配システムの主電力面としての機能を行う。導電性層２４の適当な厚さは、マルチチップモジュールシステムの設計によって得られた直流電圧降下によって決まる。上記好ましい実施例において、導電性層２４は、略２０乃至３０μｍの厚さの銅である。当業者において明らかなように、誘電体層２２の許容可能な厚さと共に、導電性層２４の必要とされる厚さは、メサの必要な高さを制御する。
【００２７】
より改良された実施例において、導電性層２４に使用された材料の熱伝導率は、応力を最小限に抑えるため接地面１４の熱伝導率と非常に適合する必要がある。ベースプレート１２と、誘電体層２２と、導電性層２４の材料を適当に選択することにより、電力分配構造５と、上に重なる薄膜構造３０と、ＩＣ５０の間の熱応力及び関係した応力を最小限に抑えることが可能である。
【００２８】
誘電体層２２によって導電性層２４から全部が分離されたメサ又は島１４を上に有するベースプレート１２（及び、適用可能な場合には、導電性層２０）は、本発明の電力分配構造５を形成する。この構造によれば、従来技術の方法と比べて、サポートベースと電源バスの両方にベースプレートを利用することにより寸法の縮小が行われる利点がある。上記構造は、導電性層２４とベースプレート１２（又は、可能であれば、導電性層２０）の間の大きい対向した表面領域によって本質的に生成された一体的な減結合キャパシタを更に形成する。当業者は、高速ＩＣチップの直ぐ近くに適当なバイパス容量を保持する必要性を容易に認める。上記構造の容量は、誘電体層２２をできる限り薄くすることにより最大限に大きくすることが可能である。
【００２９】
随意に付加的な層を電力配分構造に追加してもよい。例えば、種々の材料が層間の粘着力を増強し、或いは、熱応力を軽減する補助のため使用される。例えば、シリコンベースプレートと上に重なる銅の層の間、又は、銅の層と誘電体層の間の粘着層としてクロムを用いてもよい。
図には、電源電圧を分配する導電性層２４は１層だけしか表わされていないが、以下に説明する課題の構造を製造する方法によれば、要望に応じて多数の電圧供給層を隣接する領域に形成することが可能である。多数の電圧の供給によって、モジュールは多数の電圧をモジュール上にパッケージングされたマイクロエレクトロニクス部品に与えることが可能になる。
【００３０】
上記の如く、多層薄膜構造３０は、マルチチップモジュール基板を完成させるため電力分配構造５の上部に形成される。好ましい実施例において、薄膜構造３０は、当業者に周知の技術を用いて形成可能な挟み込まれたパターン形成された銅とポリイミドの層からなる。図２及び図３の例示的な薄膜構造３０は、４層の誘電体層４３、４５、４７及び４９夫々の上部に形成された４層のパターン形成された金属層３２、３４、３６及び３８を用いる実施例が示されている。実際的な実施例では、より多数の薄膜層を使用するのが適当である。従来技術において周知の如く、パターン形成された金属層は、信号線及び電源の再分配用に使用される。しかし、電源分配層の必要性は、本発明の電源及び接地面と、ＩＣチップとの間の比較的直接的な低インピーダンスのパスに起因して、除去又は著しく削減されることに注意する必要がある。必要があれば、追加されたバイパス容量を薄膜構造３０に組み込むことが可能である。最上位のパターン形成された金属層は、ＩＣチップのようなマイクロエレクトロニクス部品を実装し得る複数のチップパッド３８からなり、その中の一つのチップ５０が図２及び図３に表わされている。好ましくは、ＩＣチップは、はんだバンプ又はワイヤ相互接続構造５５のような高密度技術を用いて実装される。経路６０は、誘電体層を通って、チップパッド４４を信号線及び電力再配分層３２、３４、３６及び３８と、電力分配構造５の電力及び接地面に接続する。
【００３１】
図４の（Ａ）乃至（Ｇ）を参照するに、本発明の一実施例が製造の種々の段階で示されている。製造の工程は、同図の（Ａ）において、ベースプレート３００を設ける段階から始まる。ベースプレート３００は、好ましくは、モリブデンのような導電性材料から作られるが、ドープされていないシリコンのような非導電性材料により作ってもよく、その場合、同図の（Ｃ）に示したように、銅のような適当な厚さのある導電性上面３０３が最初にベースプレート３００の上に形成される。銅の層３０３は多数の周知の技術を用いて形成される。例えば、クロムのようなシード層（図示しない）は、ベースプレート３００’の上にスパッタリングされ、厚い銅の層がその上にメッキされる。金属、又は、図４に示した銅／モリブデン／銅のサンドイッチ構造のような金属合金の化合物のベースプレートが望ましい場合、かかるベースプレートを生成するため幾つかの周知の方法を使用することが可能である。例えば、上側及び下側の高導電性層は、予め形成された比較的厚い低熱伝導率の中間層に、蒸着法、スパッタリング法、電気スプレー法、化学蒸着法（“ＣＶＤ”）、積層形成、又は、電気めっきによって被覆される。
【００３２】
図４の（Ｂ）乃至（Ｄ）に示されているように、複数のメサ３０５がベースプレート３００の表面に形成される。メサ３０５は、従来技術において周知のアディティブ処理又はサブトラクティブ処理の何れを用いて形成してもよい。ここで、アディティブ処理とは、サポートベースに他の層を設置することにより、メサを得る処理を言う。またサブトラクティブ処理とは、サポートベース表面の一部をエッチング等により除去し、サポートベース表面に凹凸を形成することにより、メサを得る処理を言う。同図の（Ｂ）には、ベースプレート３００の表面に塗布されたフォトレジスト層３０２が表わされ、同図の（Ｃ）には、導電性層３０３の表面に塗布されたフォトレジスト層３０２が表わされている。フォトレジストは、従来技術において周知の如く、適当にパターン形成されたマスク（図示しない）を介して露光される。フォトレジストの露光領域を現像によって除去した後、ベースプレート３００（又は、場合によっては導電性層３０３）の表面を露出し、フォトレジストの一部の領域が現像されないまま残される。アディティブ処理の一例によれば、導電性材料は、メサ３０５を形成するよう、フォトレジスト層が除去された領域に電気めっきによって被膜される。サブトラクティブ処理の一例によれば、ベースプレート３００（又は、場合によっては導電性層３０３）の露出した表面は、メサ３０５を形成するよう湿式エッチングによってエッチングされる。当業者には明らかなように、フォトレジストを露光するため使用されたマスクは、メサ３０５を形成するためアディティブ又はサブトラクティブ処理のどちらが使用されるか、及び、フォトレジスト層はポジ又はネガのいずれであるかに依存して相違する。図４の（Ｃ）に示す如く、誘電体ベースプレートを使用する場合、層３０３の上部にメサを形成するためアディティブ処理を使用する方が好ましい。一方、同図の（Ｂ）に示す如く、導電性ベースプレートを使用する場合、サブトラクティブ処理の方が好ましい。好ましくは、メサは約３０μｍ以上の高さを有する。
【００３３】
メサの壁の垂直方向の輪郭は、メサを形成するため使用された処理に依存する。図示されたメサは、上側の端が狭い台形状の断面を有するが、メサを形成するためサブトラクティブ湿式エッチング処理が使用された場合、その台形は、アンダカットに起因して上側が広く下側が狭い外形になる。
【００３４】
図４の（Ｅ）を参照すると、ポリイミドのような比較的薄い誘電体層３１０が、ベースプレート３００とメサ３０５の露出した表面の上に連続したシート状に形成されている。誘電体層の厚さは、メサの高さ（例えば、約３０μｍ）と比べて、薄い方（例えば、約１０μｍ未満）が好ましい。上記の如く、誘電体層は、上記誘電体材料の中の一つを被覆すること、又は、陽極酸化処理により形成される。誘電体層３１０の形成後、銅のような導電性材料３２０が、同図の（Ｆ）に示す如く、誘電体層３１０の上部に被覆される。導電性層３２０は、少なくともメサ３０５の高さと同じ厚さで被覆する必要がある。同図の（Ｇ）に示すように、得られたコンポジット構造の表面は、メサ３０５の上部を露出させるため機械的研磨、ラッピング、化学−機械的研磨、平削り、又は、エッチングによって平坦化処理され、次いで、誘電体層３１０によって周囲の導電性層３２０から電気的に絶縁される。かかるメサ３０５は、以下、島と呼ばれ、図１の（Ａ）及び（Ｂ）の島１４と対応する。
【００３５】
好ましくは、製造工程のこの点で、ベースプレート３００（接地面）と導電性層３２０（電源面）の間に短絡があるかどうかを判定するためテストが行われる。短絡は、誘電体層３１０の欠陥又は故障によって生じる。二つの金属層３００（又は、場合によっては金属層３０３）及び３２０の間に電圧を印加することにり、二つの面の間で小さい抵抗性の短絡中の電流の流れによって発生した局部的な熱を用いて誘電体の短絡の場所が分かる。
【００３６】
電力分配構造の形成後、図２及び図３に示したような薄膜構造が周知の方法を用いて製造される。上記の如く、薄膜構造は、付加的なバイパスキャパシタと、電力再分配層と、信号伝搬層と、それらを分離する誘電体層と、種々の層をチップパッド及び電力分配構造に接続する経路とを含む。
図６を参照すると、“格子縞(waffle)”のパターンを形成する溝５０５の格子を有する基板が使用されている本発明の一実施例の電力分配システムの繰り返しセグメントの拡大図が示されている。同図の実施例によれば、溝５０５が非導電性ベースプレート５００に形成され、溝が形成された後、導電性層５１０がベースプレート５００の全体に被覆される。かくして、この実施例の場合、メサは、全体的に導電性材料から作られるのではなく、導電性の外面を有するに過ぎない。次いで、誘電体層５１５が溝５０５の壁上の導電性層５１０の上に形成される。溝５０５は、導電性材料５２０で充填される。
【００３７】
本発明の電力分配構造を製造する別の方法によれば、導電性グリッド５２０が別個に製造され、溝５０５に入れ子状に重ねられる。しかし、この方法は、非常に緻密な形状を有する導電性グリッドを別個に形成することが非常に難しいということに起因して、最も好ましいという訳ではない。図５を参照することにより、本発明の構造は、導電性グリッドによって電気的に絶縁され取り囲まれた複数のメサ又は島が設けられ、島及びグリッドの露出した表面は、実質的に連続し、同一平面内にあるということを理解する助けになる。図６の実施例において、メサは、長さが約１２０μｍの略正方形の上面を有する。上記メサは、丸みを付けられてもよく、或いは、それ以外の形状を有していても構わない。
【００３８】
図６の格子縞のパターンによれば、更に、その表面の全体に亘る複数の場所で接地と電源電圧の両方を供給するベースサポートが得られる。これにより、電源電圧面又は接地面と、上に重なるＩＣチップ又は他のマイクロエレクトロニクス部品との間にかなり直接的な短いパスが得られるので、インピーダンスを低減するのに更に役立つ。従って、電源電圧をＭＣＭ基板の表面上の場所に供給するため必要なパスは、薄膜基板の中を通って横方向に（即ち、基板の表面に平行に）多数の経路を要求する必要はない。
【００３９】
図７には本発明の他の実施例が示されている。図７のプレートを用いることにより、図６に示した“格子縞状の”グリッドとは異なる格子構造が形成される。図８の（Ｃ）に示した電力グリッド６００は、櫛形構造に機械加工、又は、鋳造され、互いに入れ子状に重なるよう設計された二つの金属プレート６０２及び６０４から形成される。図７のプレートから得られる別の格子構造は、望ましい電流の流れの向きと並べられた電力棒を与えるよう設計されている。プレートの整列は、プレート６０４の孔６６５及び６８５と夫々係合するプレート６０２上のピン６６０及び６８０によって得られる。基板の構造が構築された後、ピン６６０及び６８０は、加工によって除去してもよい。整合的な誘電体層が、一方が接地面として作用し、もう一方が電源面として作用するプレートを絶縁するため片方のプレート上に形成される（図７に示されている）。
【００４０】
図８の（Ａ）乃至（Ｄ）には、図７に示された入れ子状のプレートを用いて本発明の一実施例の電力分配構造を製造する方法の段階が示されている。同図の（Ａ）において、金属プレート６０２の溝を形成された表面は、好ましくは、粘着ガラス又は高い温度安定性の高性能ポリイミド材料からなる薄い誘電体層６１０によって整合的に被覆される。同図の（Ｂ）において、プレート６０４がプレート６０２及び誘電体層６１０の上に置かれる。同図の（Ｃ）において、プレート６０４はプレート６０２の棒６０６を露出させるため加工によって除去されている。加工後、棒６０８がプレート６０４の残りの全部である。同図の（Ｄ）において、薄膜信号構造６３０が、薄膜構造のベース基板として機能する電源構造６００の上部に製造される。
【００４１】
上記の如く、マルチチップモジュール応用のための特定の実施例を参照して本発明を説明したが、本発明をかかる説明の範囲に限定する意図ではない。開示した実施例の種々の変形及び本発明の低インピーダンス電源を必要とする他の応用は、本発明の説明を参考にすることにより当業者にとって明らかになる。例えば、基本的な構造及び基本的な構造の製造方法は、ＩＣチップ以外のマイクロエレクトロニクス部品、或いは、ＩＣチップに加えてマイクロエレクトロニクス部品を備えたシングルチップの担体に利用することが可能である。従って、特許請求の範囲の記載は、本発明の目的の範囲内にある上記変形、実施例又は応用に亘る。
【００４２】
【発明の効果】
上記説明の如く、本発明によれば、相互接続の高密度化が実現可能であるためより普及し始めている薄膜ＭＣＭ基板と組み合わせる際に有用な電力分配構造を得ることができる。更に、多層薄膜構造の層数の削減によって、薄い金属層の厚さを増やすことなくインピーダンスを減少させることができるので、不所望のノイズ、電圧損失、及び、過大な熱エネルギーの発生が防止され、モジュールの製造歩留りが減少する利点が得られる。
【図面の簡単な説明】
【図１】（Ａ）及び（Ｂ）は、本発明の実施例の電力分配基板の平面図である。
【図２】本発明の実施例の電力分配基板を組み込むチップモジュールの断面図である。
【図３】本発明の実施例の電力分配基板を組み込むチップモジュールの断面図である。
【図４】（Ａ）乃至（Ｇ）は、本発明の一実施例の電力分配基板の各製造段階における断面図である。
【図５】本発明の一実施例に従って使用されたコンポジットサポートベースの断面図である。
【図６】本発明の一実施例の電力分配基板の繰り返しセグメントの拡大斜視図である。
【図７】本発明の他の実施例の電力分配構造の製造に使用される入れ子状プレートの斜視図である。
【図８】（Ａ）乃至（Ｄ）は本発明の他の実施例の電力分配システムの各製造段階を表わす断面図である。
【符号の説明】
５    電力分配構造
１０    マルチチップモジュール
１２，１２’    ベースプレート
１４    導電性領域
１６    モリブデンの層
２０，２１    銅の層
２２    誘電体
２４    導電性表面
３０    多層薄膜構造
３２，３４，３６，３８    金属層
４３，４５，４７，４９    誘電体層
５０    ＩＣチップ
６０    経路
３００，３００’    ベースプレート
３０２    フォトレジスト層
３０３    導電性上面
３０５    メサ
３１０    誘電体層
３２０    導電性層
【図１】
0004140784.tif 000002
【図２】
0004140784.tif 000003
【図３】
0004140784.tif 000004
【図４】
0004140784.tif 000005
【図５】
0004140784.tif 000006
【図６】
0004140784.tif 000007
【図７】
0004140784.tif 000008
【図８】
0004140784.tif 000009