(57)【特許請求の範囲】
【請求項１】
入力信号に応じたＰＷＭ信号を発生するＰＷＭ発生回路と、
該ＰＷＭ発生回路の出力端子に一端が接続されたカップリングコンデンサと、
該カップリングコンデンサの他端に一端が接続されたローパスフィルタと、
該ローパスフィルタの他端に接続されたスピーカと、
前記カップリングコンデンサの電圧を検出する出力検出抵抗と、
電源投入時に所定時間だけ動作して、基準電圧と前記出力検出抵抗で検出された電圧とを比較し該検出された電圧が上昇するほど出力電圧を高くするオペアンプ、および該オペアンプの出力電圧が高くなるほど内部抵抗が大きくなるトランジスタを有し、前記検出された電圧が上昇するほど前記トランジスタから出力する出力電圧を低下させる電圧源回路と、
電源投入時に前記所定時間だけ動作して、前記電圧源回路の前記トランジスタから出力する電圧を前記カップリングコンデンサに供給するアナログスイッチ、および電源投入当初から時間経過するほど前記アナログスイッチの内部抵抗が徐々に減少するように可聴域よりも低い周波数の波長に相当する時定数で前記アナログスイッチを制御するコンデンサと電流源を有するアナログスイッチ回路と、
を備えたことを特徴とするポップ音防止回路。
【請求項２】
請求項１に記載のポップ音防止回路において、
前記電圧源回路の前記基準電圧が前記ＰＷＭ発生回路のキャリアパルスの平均値に設定され、前記カップリングコンデンサの電圧が該キャリアパルスの平均値に達することにより、前記電圧源回路から前記アナログスイッチ回路への電圧供給が停止されることを特徴とするポップ音防止回路。
【請求項３】
請求項１又は２に記載のポップ音防止回路において、
前記出力検出抵抗は、前記カップリングコンデンサの電荷放電用抵抗を兼ねることを特徴とするポップ音防止回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はＰＷＭ方式を利用した増幅器において、起動時や停止時に流れる突入電流によって発生するノイズ（ポップ音）を防止するポップ音防止回路に関するものである。
【０００２】
【従来の技術】
図７は従来の増幅器の構成を示すブロック図である。図７において、Ｃ１１はカップリングコンデンサ、Ｌ１１はローパスフィルタを構成するインダクタ、Ｃ１２は同ローパスフィルタを構成するコンデンサ、ＳＰはスピーカ、１０は入力信号をＰＷＭ変調し増幅するＰＷＭ発生回路である。ＰＷＭ発生回路１０は、イネーブル端子１の電圧ＥＮpwmが「Ｈ」になると動作して図示しない入力端子に入力された信号をＰＷＭ変調し増幅する。発生したＰＷＭ信号は、カップリングコンデンサＣ１１を介してインダクタＬ１１とコンデンサＣ１２からなるローパスフィルタに入力することによりそこで平滑され、スピーカＳＰを駆動する。
【０００３】
しかし、起動前はカップリングコンデンサＣ１１の両端の電位差はゼロであるが、起動時には信号の中心電圧まで充電が行われる。また、停止時には、カップリングコンデンサＣ１１の両端の電位差がゼロになるまで放電が行われる。このようなときに発生する突入電流がスピーカＳＰに流れることにより、ポップ音が発生する。
【０００４】
そこで、このポップ音を低減させるために、従来では、スピーカＳＰに並列にトランジスタＱ１１を接続し、トランジスタ制御回路４０によってそのトランジスタＱ１１を起動時や停止時に導通させることにより、スピーカＳＰを短絡させることが行われていた。
【０００５】
図８は別の従来の増幅器の構成を示す図である。６０は出力トランジスタを複数個に分割したＰＷＭ出力部、５０はＰＷＭ出力部６０のトランジスタの数を制御するトランジスタ数制御回路である。
【０００６】
この構成では、起動時には、トランジスタ数制御回路５０によりＰＷＭ出力部６０の出力部トランジスタの合計サイズと数をゼロから徐々に増加してカップリングコンデンサＣ１１を徐々に充電し、停止時は、ＰＷＭ出力部６０のトランジスタの合計サイズと数を徐々に減らす事でカップリングコンデンサＣ１１を徐々に放電し、スピーカＳＰに流れる突入電流を抑えることが行われていた。
【０００７】
【発明が解決しようとする課題】
しかし、図７に示した方法では、トランジスタＱ１１ならびにトランジスタ制御回路４０を別途設ける必要があり、実装面積を要するという問題があった。
【０００８】
また、図８に示した方法では、ＰＷＭ出力部６０のトランジスタの数を細かく制御する必要があり、電源電圧３．３Ｖの場合、１０ビットで制御しても３．２ｍＶ程度のステップとなる。よって、数ｍＶでの制御を行うとすると、トランジスタ数制御回路５０の規模が大きくなりＩＣ化した場合にチップ面積及び消費電流の増加を招くという問題があった。また、ＰＷＭ出力部６０のトランジスタの配線が複雑になり、配線容量の増加により特性の劣化を招く問題もあった。
【０００９】
本発明の目的は、小規模な回路で、消費電流も増加させずに、起動時、停止時におけるポップ音を防止できるようにしたポップ音防止回路を提供することである。
【００１０】
【課題を解決するための手段】
請求項１にかかる発明は、入力信号に応じたＰＷＭ信号を発生するＰＷＭ発生回路と、該ＰＷＭ発生回路の出力端子に一端が接続されたカップリングコンデンサと、該カップリングコンデンサの他端に一端が接続されたローパスフィルタと、該ローパスフィルタの他端に接続されたスピーカと、前記カップリングコンデンサの電圧を検出する出力検出抵抗と、電源投入時に所定時間だけ動作して、基準電圧と前記出力検出抵抗で検出された電圧とを比較し該検出された電圧が上昇するほど出力電圧を高くするオペアンプ、および該オペアンプの出力電圧が高くなるほど内部抵抗が大きくなるトランジスタを有し、前記検出された電圧が上昇するほど前記トランジスタから出力する出力電圧を低下させる電圧源回路と、電源投入時に前記所定時間だけ動作して、前記電圧源回路の前記トランジスタから出力する電圧を前記カップリングコンデンサに供給するアナログスイッチ、および電源投入当初から時間経過するほど前記アナログスイッチの内部抵抗が徐々に減少するように可聴域よりも低い周波数の波長に相当する時定数で前記アナログスイッチを制御するコンデンサと電流源を有するアナログスイッチ回路と、を備えたことを特徴とするポップ音防止回路とした。
【００１１】
請求項２にかかる発明は、請求項１に記載のポップ音防止回路において、前記電圧源回路の前記基準電圧が前記ＰＷＭ発生回路のキャリアパルスの平均値に設定され、前記カップリングコンデンサの電圧が該キャリアパルスの平均値に達することにより、前記電圧源回路から前記アナログスイッチ回路への電圧供給が停止されることを特徴とするポップ音防止回路とした。
【００１２】
請求項３にかかる発明は、請求項１又は２に記載のポップ音防止回路において、前記出力検出抵抗は、前記カップリングコンデンサの電荷放電用抵抗を兼ねることを特徴とするポップ音防止回路とした。
【００１４】
【発明の実施の形態】
ポップ音を抑制するためには、スピーカに流れる電流を制御して、そのスピーカによる空気振動が可聴域の範囲外（２０Ｈｚ以下、２０ｋＨｚ以上）になるようにするか、あるいは可聴域（２０Ｈｚ〜２０ｋＨｚ）であっても人間が聞き取れるエネルギー以下にする必要がある。前者の場合、スピーカに流れ込む電流の周波数成分が１０Ｈｚであったとしても、通常では可聴域の周波数成分をもつ高調波成分が生成されるが、そのエネルギーが小さければ、音は実質的に聞こえない。そして、高調波成分を少なくするためには、１０Ｈｚ程度あるいやより低い周波数を基本波とし、カップリングコンデンサに充電を開始する時とカップリングコンデンサの両端の電位差が信号中点の電圧とほぼ等しくなるまで充電された時点の充電電流の変化を少なくし、スピーカの両端の電位差を大きくしないことが効果的である。
【００１５】
そこで、本発明では、起動時にスピーカに流れる突入電流の基本波成分が充分低い周波数領域になるように制御して、起動時のポップ音の発生を防止する。また、停止時のポップ音の発生防止は、高抵抗によりカップリングコンデンサの電荷を放電させることにより実現する。以下、詳しく説明する。
【００１６】
［第１の実施形態］
図１は本発明の第１の実施形態のポップ音防止回路を具備する増幅器のブロック図である。１０は図示しない入力端子から入力するアナログ又はデジタルの信号をＰＷＭ変調し増幅するＰＷＭ発生回路、２０は所定期間だけ電圧を発生する電圧源回路、３０は電源投入時にアナログスイッチ本体の内部抵抗が徐々に減少するよう制御されるアナログスイッチ回路、Ｃ１１はカップリングコンデンサ、Ｌ１１はローパスフィルタを構成するインダクタ、Ｃ１２は同ローパスフィルタを構成するコンデンサ、ＳＰはスピーカである。このうち、ポップ音防止回路は、定電圧源回路２０とアナログスイッチ回路３０とで構成される。
【００１７】
ＰＷＭ発生回路１０はイネーブル端子１の電圧ＥＮpwmが「Ｌ」のときは非動作状態にあり、「Ｈ」になっている期間中動作する。動作中は、入力信号をＰＷＭ変調し増幅して出力するが、入力信号がないときは５０％デューティのパルス（キャリアパルス）を出力する。そのパルスの平均電圧（直流電圧）は信号の中心電圧であるバイアス電圧Ｖbiasである。
【００１８】
電圧源回路２０とアナログスイッチ回路３０は、イネーブル端子２の電圧ＥＮccが「Ｌ」のときは非動作状態にあり、「Ｈ」になると動作する。電圧源回路２０は、電圧ＥＮccが「Ｈ」になると電圧を発生してアナログスイッチ回路３０に供給する。アナログスイッチ回路３０は、電圧ＥＮccが「Ｈ」になると内部抵抗を徐々に減少して電圧源回路２０からカップリングコンデンサＣ１１に流れる充電電流を徐々に増加させ、カップリングコンデンサＣ１１の電圧がバイアス電圧Ｖbiasに近づくと、充電電流を減少させ、カップリングコンデンサＣ１１の電圧をバイアス電圧Ｖbiasに緩やかに落ち着かせる。
【００１９】
図２は上記した電圧源回路２０とアナログスイッチ回路３０の部分の具体的な回路図である。電圧源回路２０は、インバータＩＮＶ１、ＰＭＯＳトランジスタＱ１、ＮＭＯＳトランジスタＱ２、前記したバイアス電圧Ｖbiasに相当する基準電圧Ｖｒを設定する基準電圧設定抵抗Ｒ１，Ｒ２、出力端子３に接続されるカップリングコンデンサＣ１１の電圧を検出する出力検出抵抗Ｒ３，Ｒ４、イネーブル端子２の電圧ＥＮccにより内部の電流源トランジスタの導通／遮断が制御されるオペアンプ２１、およびＰＭＯＳトランジスタＱ３からなる。なお、出力検出抵抗Ｒ３，Ｒ４は大きな抵抗値（例えば１００ＫΩ〜１ＭΩのオーダー）に設定されている。
【００２０】
また、アナログスイッチ回路３０は、インバータＩＮＶ２，ＩＮＶ３、ＰＭＯＳトランジスタＱ４、ＮＭＯＳトランジスタＱ５、同一容量のコンデンサＣ１，Ｃ２、同一電流値の定電流源Ｉ１，Ｉ２、及びアナログスイッチ本体を構成するＰＭＯＳトランジスタＱ６とＮＭＯＳトランジスタＱ７からなる。
【００２１】
さて、電源投入時には、図３の時刻ｔ１でイネーブル端子２の電圧ＥＮccが「Ｈ」となる。これにより、電圧源回路２０では、インバータＩＮＶ１の出力が「Ｌ」となって、トランジスタＱ１，Ｑ２が導通し、またオペアンプ２１が動作開始となり、オペアンプ２１の反転入力側に分割抵抗Ｒ１，Ｒ２で電源電圧を分割した基準電圧Ｖｒが印加する。このとき、出力端子３にはまだ電圧が現れていないので、オペアンプ２１の非反転入力端子の電圧はゼロであり、そのオペアンプ２１の出力電圧は低電圧となる。このため、トランジスタＱ３は充分に導通して高電圧をドレインから出力する。
【００２２】
アナログスイッチ回路３０では、インバータＩＮＶ２の出力が「Ｈ」、インバータＩＮＶ３が「Ｌ」となり、トランジスタＱ４，Ｑ５が遮断して、コンデンサＣ１には定電流源Ｉ１により定電流充電が開始し、コンデンサＣ２には定電流源Ｉ２により定電流充電が開始する。よって、トランジスタＱ６のゲート電圧ＶｐはコンデンサＣ１の値と定電流源Ｉ１の電流値にって決まる時定数で徐々に電圧が低下し、トランジスタＱ７のゲート電圧ＶｎはコンデンサＣ２の値と定電流源Ｉ２の電流値によって決まる時定数で徐々に電圧が上昇する。このため、トランジスタＱ６，Ｑ７からなるアナログスイッチ本体が内部抵抗を徐々に減少させるので、電圧源回路２０から供給された電圧がアナログスイッチ回路３０から出力端子３に接続されているカップリングコンデンサＣ１１に緩やかな変化率で増加しながら印加され、その電圧Ｖoutが徐々に上昇する。このとき、前記したアナログスイッチ本体を制御するゲート電圧Ｖｐ、Ｖｎの時定数を、可聴域の低い側（２０Ｈｚ）に相当する５０ｍｓの２倍程度にしておくと、カップリングコンデンサＣ１１の充電電圧が１０Ｈｚ程度の周波数の変化率で緩やかに上昇する。
【００２３】
そして、出力端子３の電圧Voutを出力検出抵抗Ｒ３，Ｒ４で分割した電圧が前記した基準電圧Ｖｒを越えると、オペアンプ２１の出力電圧が高くなり、トランジスタＱ３の内部抵抗が大きくなるので、電圧源回路２０の出力電圧が低下し、アナログスイッチ本体の両端の電位差が小さくなり、出力端子３の電圧Voutの上昇の変化率が小さくなる。これにより、カップリングコンデンサＣ１１の充電電圧の上昇率がさらに緩やかになる。トランジスタＱ３は最終的に遮断する。
【００２４】
そこで、電源電圧Ｖddの値、電圧源回路２０の基準電圧設定抵抗Ｒ１，Ｒ２の分割比、出力検出抵抗Ｒ３，Ｒ４の分割比等を適宜設定して、カップリングコンデンサＣ１１の電圧が前記したバイアス電圧Ｖbiasに達したときにカップリングコンデンサＣ１１への充電を終了させるようにする。
【００２５】
この後、図３の時刻ｔ２でイネーブル端子２の電圧ＥＮccを「Ｌ」に切り替えて電圧源回路２０とアナログスイッチ回路３０の動作を停止させ、イネーブル端子１の電圧ＥＮpwmを「Ｈ」に切り替えてＰＷＭ発生回路１０の動作を開始させる。このＰＷＭ発生回路１０の出力信号は無入力のときはデューティ５０％のパルス（平均値はＶbias）であるので、カップリングコンデンサＣ１１での極端な充放電は起こらない。
【００２６】
以上から、カップリングコンデンサＣ１１の電圧Ｖoutは、図３の波形図に示すように、イネーブル端子２の電圧ＥＮccが「Ｌ」→「Ｈ」に切り替わるとき可聴周波数より充分低い１０Ｈｚ以下の周波数で変化してゆっくり上昇し、そのＥＮccが「Ｈ」→「Ｌ」に切り替わる直前にゆっくりＶbiasに落ち着く電圧となる。また、スピーカＳＰに印加する電圧Ｖspは電圧Ｖoutの変化時点で緩やかに変化する電圧となり、ポップ音が発生することはない。
【００２７】
上記のように、イネーブル端子２の電圧ＥＮccが「Ｌ」になると、電圧源回路２０は動作停止となるが、詳しくは、インバータＩＮＶ１の出力が「Ｈ」となって、トランジスタＱ１，Ｑ２が遮断となり、基準電圧設定抵抗Ｒ１，Ｒ２の共通接続点はフローティングとなる。また出力検出抵抗Ｒ３，Ｒ４の共通接続点の電圧は所定値（動作状態によって変化する）である。また、オペアンプ２１は内部の電流源トランジスタが遮断して非動作状態にあり、出力は高インピーダンスである。よって、トランジスタＱ３は遮断して、アナログスイッチ回路３０に電圧は供給されない。
【００２８】
また、アナログスイッチ回路３０では、インバータＩＮＶ２の出力が「Ｌ」、インバータＩＮＶ３の出力が「Ｈ」となり、トランジスタＱ４，Ｑ５が導通してコンデンサＣ１，Ｃ２が短絡されその電荷が放電される。よって、トランジスタＱ６はゲート電圧Ｖｐが「Ｈ」となり遮断、トランジスタＱ７はゲート電圧Ｖｎが「Ｌ」となり遮断している。
【００２９】
以上から、イネーブル端子２の電圧ＥＮccが「Ｌ」のときは、カップリングコンデンサＣ１１に接続される出力端子３からアナログスイッチ回路３０側をみたインピーダンスは高インピーダンスとなり、ＰＷＭ発生回路１０がスピーカＳＰを駆動する動作に影響を与えることはない。
【００３０】
次に、動作を停止するときは、イネーブル端子１の電圧ＥＮpwmが「Ｈ」→「Ｌ」になり、カップリングコンデンサＣ１１には電圧Ｖbiasが残ることになるが、そのカップリングコンデンサＣ１１には高抵抗である出力検出抵抗Ｒ３，Ｒ４が接続されているので、この抵抗Ｒ３，Ｒ４を経由して放電が行われる。この放電もゆっくり行われ、ポップ音が出ることはない。
【００３１】
図４は図２の回路の起動時の出力電圧Ｖoutとスピーカに加わる電圧Ｖspのシミュレーション結果を示す図であり電源電圧が２Ｖのときのもの、図５は電源電圧が１．６Ｖのときのものである。このように電源電圧が１．６Ｖと低い場合であっても、アナログスイッチ回路３０のアナログスイッチ本体の両端の電圧を充分確保できるので、そのアナログスイッチ本体の抵抗値を最適に制御することによって、カップリングコンデンサＣ１１の充電開始時、充電終了時の電圧変化やスピーカＳＰにかかる電圧の変化を緩やかに行い、ポップ音の発生を防止できることが分かる。
【００３２】
［第２の実施形態］
図２に示した第１の実施形態において、使用する電源電圧がある程度高い場合（例えば、２Ｖ以上）には、逆バイアス状態を大きくすることができ、アナログスイッチ本体の内部抵抗値を大きく設定できるので、トランジスタＱ６，Ｑ７の一方を省略することができる。図６はＰＭＯＳトランジスタＱ６を省略した場合のアナログスイッチ回路３０Ａを示す図で、このときはトランジスタＱ４を制御するインバータＩＮＶ２、トランジスタＱ４、コンデンサＣ１、定電流源Ｉ１等も省略でき、回路を大幅に簡略化できる。
【００３３】
［その他の実施形態］
前記第１，第２の実施形態では、オペアンプ２１によりトランジスタＱ３の遮断が緩やかに行われるようにしたが、このオペアンプ２１を比較器に代えることもできる。比較器の場合は出力電圧ＶoutがＶbiasに達したときにその出力電圧を「Ｌ」→「Ｈ」に変化させ、その時点でトランジスタＱ３を遮断させるが、それ以前にトランジスタＱ６，Ｑ７は両端の電位差が小さくなり充電電流が減少しているので、電圧Ｖoutの波形が大きく変化することはなく、ポップ音の防止は効果的に行われる。
【００３４】
【発明の効果】
以上説明したように、本発明によれば、簡単な回路構成で低消費電流、小面積を実現でき、また電源電圧が低い場合でも起動時や停止時のポップ音を防止する事が可能となる。
【図面の簡単な説明】
【図１】  本発明の第１の実施形態のポップ音防止回路を具備する増幅器のブロック図である。
【図２】  図１のポップ音防止回路部分の具体的な回路図である。
【図３】  図２のポップ音防止回路の動作の波形図である。
【図４】  本発明の第１の実施形態のポップ音防止回路の電源電圧が２Ｖのときの電圧ＶoutとＶspのシミュレーション結果を示す波形図である。
【図５】  本発明の第１の実施形態のポップ音防止回路の電源電圧が１．６Ｖのときの電圧ＶoutとＶspのシミュレーション結果を示す波形図である。
【図６】  本発明の第２の実施形態のポップ音防止回路部分の回路図である。
【図７】  従来のポップ音防止回路を具備する増幅器のブロック図である。
【図８】  別の従来の８ビットで制御するポップ音防止回路を具備する増幅器のブロック図である。
１０：ＰＷＭ発生回路
２０：電圧源回路、２１：オペアンプ
３０，３０Ａ：アナログスイッチ回路
【図１】
0004043835.tif 000002
【図２】
0004043835.tif 000003
【図３】
0004043835.tif 000004
【図４】
0004043835.tif 000005
【図５】
0004043835.tif 000006
【図６】
0004043835.tif 000007
【図７】
0004043835.tif 000008
【図８】
0004043835.tif 000009