(57)【特許請求の範囲】
【請求項１】
外部からデータイネーブル信号ＤＥとメインクロック信号とを入力し、前記データイネーブル信号ＤＥが変化するごとに前記メインクロック信号のパルスをカウントし、そのカウントに基づいてクロックパルス垂直信号ＣＰＶを生成するクロックパルス垂直信号生成部と、
前記クロックパルス垂直信号ＣＰＶのパルスをカウントし、そのカウントに基づいて前記データイネーブル信号ＤＥを遅延させて遅延パルス信号を生成し、かつ、前記データイネーブル信号ＤＥの状態に応じてブランク期間の開始時点と終了時点とでリセットパルス信号を生成するパルス信号生成部と、
前記リセットパルス信号に応じてリセットされ、前記遅延パルス信号に応じてブランク期間で前記クロックパルス垂直信号ＣＰＶのパルスをカウントし、そのカウントに基づき、ブランク期間の終了時点より前記クロックパルス垂直信号ＣＰＶの周期の所定数倍分先行してプレチャージスタートパルス垂直信号を生成するプレチャージスタートパルス垂直信号生成部と、
を有するスタートパルス垂直信号生成器。
【請求項２】
前記遅延パルス信号は、
前記データイネーブル信号ＤＥを前記クロックパルス垂直信号ＣＰＶの１周期分遅延させた第１遅延パルス信号ＤＥ＿ｎ＋１と、
前記データイネーブル信号ＤＥを前記クロックパルス垂直信号ＣＰＶの３周期分遅延させた第２遅延パルス信号ＤＥ＿ｎ＋３と、
を含み、
前記リセットパルス信号は、
前記第１遅延パルス信号ＤＥ＿ｎ＋１に応じて前記プレチャージスタートパルス垂直信号生成部によって行われる前記クロックパルス垂直信号ＣＰＶのパルスのカウントをリセットするための第１リセット信号ＲＳＴ＿ｒｉｓｅと、
前記第２遅延パルス信号ＤＥ＿ｎ＋３に応じて前記プレチャージスタートパルス垂直信号生成部によって行われる前記クロックパルス垂直信号ＣＰＶのパルスのカウントをリセットするための第２リセット信号ＲＳＴ＿ｆａｌｌと、
を含む、請求項１に記載のスタートパルス垂直信号生成器。
【請求項３】
前記プレチャージスタートパルス垂直信号生成部は、ブランク期間の終了時点より前記クロックパルス垂直信号ＣＰＶの２周期分先行して前記プレチャージスタートパルス垂直信号を生成することを特徴とする、請求項１に記載のスタートパルス垂直信号生成器。
【請求項４】
前記プレチャージスタートパルス垂直信号生成部は、
前記第１リセット信号ＲＳＴ＿ｒｉｓｅに応じてリセットされ、前記第１遅延パルス信号ＤＥ＿ｎ＋１に応じてブランク期間に前記クロックパルス垂直信号ＣＰＶのパルスをカウントするＤＥ＿ｎ＋１カウンタと、
前記第２リセット信号ＲＳＴ＿ｆａｌｌに応じてリセットされ、前記第２遅延パルス信号ＤＥ＿ｎ＋３に応じて前記ＤＥ＿ｎ＋１カウンタによる前記クロックパルス垂直信号ＣＰＶのパルスのカウント開始から前記クロックパルス垂直信号ＣＰＶの２周期分遅延して前記クロックパルス垂直信号ＣＰＶのパルスをカウントし始め、ブランク期間に前記クロックパルス垂直信号ＣＰＶのパルスをカウントするＤＥ＿ｎ＋３カウンタと、
ブランク期間が終了するごとに前記ＤＥ＿ｎ＋３カウンタのカウント値を貯蔵するためのカウンタ値貯蔵器と、
ブランク期間の一つで前記ＤＥ ｎ＋３カウンタによってカウントされて前記カウンタ値貯蔵器に貯蔵されたカウント値を次のブランク期間で前記ＤＥ＿ｎ＋１カウンタのカウント値と比較し、それらのカウント値が一致した時点でパルス信号を発生させるカウンタ比較器と、
前記カウンタ比較器から出力されるパルス信号に応じて前記プレチャージスタートパルス垂直信号を出力するプレチャージスタートパルス垂直信号生成器と、
を含む、請求項２に記載のスタートパルス垂直信号生成器。
【請求項５】
外部から入力される第１データイネーブル信号をクロックパルス垂直信号の少なくとも１周期分遅延させて第２データイネーブル信号を生成し、
前記第１データイネーブル信号の示すブランク期間の一つでは前記第２データイネーブル信号の示すブランク期間の開始時点から前記第１データイネーブル信号の示すブランク期間の終了時点まで前記クロックパルス垂直信号のパルスをカウントしてそのカウント値を貯蔵し、
前記第１データイネーブル信号の示す次のブランク期間ではその開始時点から前記クロックパルス垂直信号のパルスをカウントし、そのカウント値が貯蔵されたカウント値に達した時点でプレチャージスタートパルス垂直信号を出力する、
ＴＦＴ液晶表示装置のゲート駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はデータイネーブル信号(Data Enable Signal;ＤＥ) を用いてＢＩＯＳ(Basic Input Output System) と無関係にプレチャージするスタートパルス垂直(Start Pulse Vertical;ＳＴＶ) 信号生成器に係り、より詳しくは、液晶表示装置の駆動回路において、ゲートを駆動するためのＳＴＶ信号を入力するとき、ＢＩＯＳと無関係に二つ前のクロックにおいてプレチャージ用ＳＴＶ信号を生成せしめることにより、実際データが入るメインＳＴＶ信号以前に一次的にパネルのゲートをオンさせてデータを入力し、メインＳＴＶ信号が入力されるときゲートの駆動速度を速くするデータイネーブル信号ＤＥを用いてＢＩＯＳと無関係にプレチャージするＳＴＶ信号生成器に関する。
【０００２】
【従来の技術】
一般的なＰＣセットにおいては、ディスプレーのための制御信号として垂直同期信号Vsync 、水平同期信号Hsync 、データイネーブル信号ＤＥ、メインクロック信号ＭＣＬＫおよびデータ（色信号）を生成している。このようなＰＣセットにおいて、同期モード(Sync Mode) とはデータ制御のため垂直同期信号Vsync 、水平同期信号Hsync に各種信号を生成することをいい、ＤＥモードとはデータ制御のためデータイネーブル信号ＤＥにデータ制御信号を生成することをいう。
【０００３】
ＰＣセットメーカーによっては、垂直同期信号Vsync 、水平同期信号Hsync およびデータイネーブル信号ＤＥを全て提供する場合と、垂直同期信号Vsync 、水平同期信号Hsync のみを提供する場合並びに、データイネーブル信号ＤＥのみを提供する場合がある。メインクロック信号ＭＣＬＫとデータは同期モードやＤＥモードに関係なしで常に提供される。
【０００４】
垂直同期信号Vsync はディスプレー装置の垂直ラインを制御するための信号であり、水平同期信号Hsync は水平ラインを動作するための信号である。
同期信号は一般的なモニターを用いるとき制御のために生成する信号であり、データイネーブル信号は液晶表示装置用フラットパネルを制御するために適当であるように生成する信号である。
【０００５】
モニターは電子銃により１次元に画面構成を動作させ、液晶表示装置パネルはロー、カラムにより２次元に画面を構成する。
ＢＩＯＳは同期モード、ＤＥモードいずれの場合にも適応でき、制御信号の各種情報などの変化を可能にする。
これを図３および図４に示す。
【０００６】
ＢＩＯＳはシステムの効用性を高めるため出力を行うタイミングを可変可能にし、例えば図４の同期モードにおいてデータ‘１’は水平同期信号後にメインクロック信号ＭＣＬＫを三つ経てから出力される。
この場合、設計時にメインクロック信号三つの後、データ‘１’を処理するように設定しているが、他のＰＣセットメーカーにおいて水平同期信号後に四つのメインクロック信号を経た後データが出力されるように設定されている場合、ＢＩＯＳを変更しなければならない。
【０００７】
クロックパルス垂直信号(Clock Pulse Vertical Signal; ＣＰＶ) はＶＧＡ方式で用いられ、このＶＧＡ方式では、画素として６４０カラム＊４８０ロー＊ＲＧＢ個の有効データ個数が存在する。
しかしながら、実際タイミングを見るとき、制御信号はブランク期間を有しており、有効データ個数より多い８００＊５２５のメインクロック個数からなる。
【０００８】
ブランク期間では、電子銃が画面にデータを走査するとき水平方向に帰線する時間と垂直方向に帰線する時間が必要であり、この時間の間はデータを入力しても画面には表れない。
１水平同期信号は８００個のメインクロックが集まって構成され、１垂直同期信号は水平同期信号５２５個が集まって構成される。
【０００９】
１水平同期信号に係る信号はメインクロック信号からつくって用いるが、１垂直同期信号に係る信号をメインクロック信号からつくる場合、８００＊５２５個のメインクロック信号をカウントしなければならないので非効率的であり、通常、垂直同期信号に係る垂直ライン制御信号などは１水平同期信号と周期が同一であるＣＰＶ信号を生成して用いる。
【００１０】
このＣＰＶ信号はゲートドライバー集積回路を動作するための基準信号になり、ゲート信号と関連するすべての信号を生成することになる。
一般的に、液晶表示装置の内部ではデータイネーブル信号ＤＥとメインクロック信号を生成しており、この信号を用いて実際必要な信号を生成して用いている。
【００１１】
この場合、液晶表示装置のゲートドライブを駆動するためのクロックパルスとしてＣＰＶ信号を用い、ゲートドライブの動作時点を知らせるためＳＴＶ信号を用いるが、これを図１に示す。
図１に示すように、ＳＴＶ信号をみるとメインＳＴＶ信号よりＣＰＶ信号２つ前のクロックｎ−２において任意のＳＴＶを生成してプレチャージさせる。
【００１２】
そうすると、実際データが入力されるメインＳＴＶ信号以前に１次的にパネルのゲートをスイッチオンさせ、データを入力してメインＳＴＶ信号が動作する速度を高めることになり、結果的にゲートが正確な時点で動作を始めることになる。
従来では前記のようなＳＴＶ信号を生成するために垂直同期信号Vsync を用いており、これを図２に示す。このように、従来では垂直同期信号を基準にして一定時間Ｔ後にＰｒｅ−ＳＴＶ信号を発生させていた。
【００１３】
【発明が解決しようとする課題】
しかしながら、前記過程において垂直同期信号を基準にしてＰｒｅ−ＳＴＶ信号を発生する際の遅延時間Ｔは企業ごとに一定していない。すなわち、垂直同期信号を基準にして任意の一定時間Ｔだけ遅延するＰｒｅ−ＳＴＶ信号をつくる場合、各企業の製品のＢＩＯＳによりＰｒｅ−ＳＴＶ信号が生成されるタイミングが異なるため、毎回ＢＩＯＳをセットアップさせなければならないという問題がある。
【００１４】
つまり、従来のＳＴＶ信号生成器では各企業ごとにＢＩＯＳが異なるため、毎回ＢＩＯＳをセットアップさせなければならないという短所がある。
従来のＰｒｅ−ＳＴＶ信号生成法とＢＩＯＳに従う補正方法について説明する。
図５または図９に示すように、プレチャージ用ＳＴＶ信号はポイントＡにおいて有効データが出力されるため、基準信号になる‘ｎ＋２’期間より以前であるｎ番目の位置において発生し得るように垂直同期信号Vsync のローパルス信号からカウントしてつくらせる。
【００１５】
このため、設計したシステムのプレチャージＳＴＶ信号のｎが１００であって、Ｂ社の場合ｎが１５０個必要であるとすると、ＢＩＯＳでブランク期間の基準信号を変更し、システムに適合するように１５０個を１００個に変更しなければならない。
本発明はこのようなＢＩＯＳの修正をすることなく、プレチャージＳＴＶ信号の位置が図５のポイントＡに示す有効データが出力する位置において常に一定となるようにし、例えば、ｎの個数が１００個または１５０個と無関係に常に一定の位置に発生するようにして、画面においてデータ損失をなくし、ＢＩＯＳ調整の煩わしさを少なくしようとするものである。
【００１６】
さらに、図５に示すように、ｎ＋２後であるポイントＡにおいて有効データが出力されるように回路設計した時のｎの個数を１００に固定すると、垂直同期信号Vsync の後ＣＰＶ信号１０２（ｎ＋２）個後にＳＴＶ信号が発生することになるが、回路設計されたシステムはハードウェア的に構成されるため、最初の設計時に１０２個後にＳＴＶ信号を生成するようにすると、この値は再び回路設計するまでは変化することなく固定してしまう。図６にＣＰＶ信号が生成される過程の波形を示す。
【００１７】
この方法はＢＩＯＳの値を変動することで、ｎの個数をＰＣセットにおいて常に対応させて設計システムと同一にする方法を用いているが、煩わしいという短所がある。
従って、本発明は前記のような短所を解決するためのものであって、その目的は、ＢＩＯＳと無関係に動作するデータイネーブル信号ＤＥを用いてＰｒｅ−ＳＴＶ信号を生成することにより、ＢＩＯＳセットアップが必要でない、ＢＩＯＳと無関係にプレチャージするスタートパルス垂直信号生成器を提供することにある。
【００１８】
【課題を解決するための手段】
本発明に係るスタートパルス垂直信号生成器は、データイネーブル信号ＤＥとメインクロック信号が入力され、これをカウントしてクロックパルス垂直信号ＣＰＶを生成するクロックパルス垂直信号生成部と、前記クロックパルス垂直信号ＣＰＶとデータイネーブル信号ＤＥとが入力され、各種パルス信号を生成するパルス信号生成部と、前記クロックパルス垂直信号生成部のクロックパルス垂直信号ＣＰＶとパルス信号生成部から出力される各種パルス信号が入力され、スタートパルス垂直信号ＳＴＶを生成するスタートパルス垂直信号生成部とを含んで構成される。
【００１９】
さらに、本発明のＴＦＴ液晶表示装置のゲート駆動方法では、最初に入力されるブランク期間をクロックパルス垂直信号ＣＰＶの周期でカウントした値と、前記ブランク期間を最小限１周期以上遅延させてＣＰＶでカウントした値を所定の周期で貯蔵し、次のＤＥのブランク信号のブランク期間の始まりから前記１周期以上遅延させたＣＰＶの周期後にプレチャージＳＴＶ信号を出力するようにすることを特徴とする。
【００２０】
【発明の実施の形態】
以下、本発明の好ましい実施形態を添付図面に基づいて詳細に説明する。
図７は本発明の１実施形態に従うスタートパルス垂直信号生成器（以下、ＳＴＶ信号生成器と称す）のブロック構成図であり、図８は本発明の実施形態に従うＳＴＶ信号生成器内のスタートパルス垂直信号生成部（以下、ＳＴＶ信号生成部と称す）の詳細図である。
【００２１】
図７に示すように、本発明の実施形態に従うＳＴＶ信号生成器の構成は、データイネーブル信号ＤＥとメインクロック信号ＭＣＬＫが入力され、これをカウントしてクロックパルス垂直信号ＣＰＶを生成するためのクロックパルス垂直信号生成部１と、前記クロックパルス垂直信号生成部１に連結され、前記クロックパルス垂直信号ＣＰＶとデータイネーブル信号ＤＥが入力され、各種パルス信号（ＤＥ＿ｎ＋１，ＤＥ＿ｎ＋３，ＲＳＴ＿ｒｉｓｅ，ＲＳＴ＿ｆａｌｌ）を生成するためのパルス信号生成部２と、前記クロックパルス垂直信号生成部１のクロックパルス垂直信号ＣＰＶとパルス信号生成部２から出力される各種パルス信号（ＤＥ＿ｎ＋１，ＤＥ＿ｎ＋３，ＲＳＴ＿ｒｉｓｅ，ＲＳＴ＿ｆａｌｌ）が入力され、プレチャージスタートパルス垂直信号Ｐｒｅ−ＳＴＶを生成するためのプレチャージＳＴＶ信号生成部３とからなる。
【００２２】
図８に示すように、前記プレチャージＳＴＶ信号生成部３の構成は、データイネーブル信号ＤＥをクロックパルス垂直信号ＣＰＶの１クロック信号分遅延した信号（ＤＥ＿ｎ＋１）とリセット信号（ＲＳＴ＿ｒｉｓｅ）が入力され、ブランク期間の間カウントするためのＤＥ＿ｎ＋１カウンタ３１と、データイネーブル信号ＤＥをクロックパルス垂直信号ＣＰＶの３クロック信号分遅延した信号（ＤＥ＿ｎ＋３）とリセット信号（ＲＳＴ＿ｆａｌｌ）が入力され、ブランク期間よりクロックパルス垂直信号ＣＰＶの２クロック信号分遅れてブランク期間の間カウントするためのＤＥ＿ｎ＋３カウンタ３４と、前記ＤＥ＿ｎ＋３カウンタ３４のカウント値を貯蔵するためのカウンタ値貯蔵器３３と、前記カウンタ値貯蔵器３３のカウント値と前記ＤＥ＿ｎ＋１カウンタ３１の値を比較して同一である場合、パルス信号を発生するためのカウンタ比較器３２と、前記カウンタ比較器３２から出力されるパルス信号が入力されてプレチャージスタートパルス垂直信号を出力するためのＳＴＶ信号生成器３５とからなる。
【００２３】
まず、この発明の基本概念について簡単に説明する。
図１０に示すように、データイネーブル信号ＤＥよりクロックパルス垂直信号ＣＰＶ２つ分前にＢＩＯＳと無関係にプレチャージ用クロックパルス垂直信号ＳＴＶを生成することである。
ＤＥをもってＣＰＶを生成する場合、ＤＥの立上り部分においてカウントし始めて所望する時間後にＣＰＶの立上りエッジまたは立下りエッジを形成し、次のＤＥ立上りエッジが入る前にＣＰＶのまた他のエッジ部分を形成する。これを図１１に示す。
【００２４】
ＤＥが存在する区間のＣＰＶ信号周期Ｔ１はＤＥ信号周期または垂直同期信号Hsync 周期と同様であり、ブランク期間のＣＰＶ信号周期はＴ１と同様にすることができるが、ＢＩＯＳ可変にもっと効果的にＴ１と同様に合わせることよりＣＰＶを生成するカウンタ１周期（１０ビットカウンタは１０２４個のメインクロック信号）Ｔ２につくることがずっと合理的であり、本発明の回路においてもこのように適用した。
【００２５】
すなわち、最初のデータイネーブル信号ＤＥとクロックパルス垂直信号ＣＰＶが入力されるとき、ブランク期間のクロックパルス垂直信号ＣＰＶ値が可変しても常にデータイネーブル信号ＤＥのスタートより二つのクロックパルス垂直信号ＣＰＶ前でプレチャージさせる信号を生成することである。
まず、最初のデータイネーブル信号ＤＥのブランク期間の長さよりクロックパルス垂直信号ＣＰＶ２つ分短いブランク期間の任意のデータイネーブル信号ＤＥを生成する。
【００２６】
任意のデータイネーブル信号ＤＥのブランク期間内のクロックパルス垂直信号ＣＰＶの個数を数えて（３ＣＰＶ）この値を貯蔵し、この後、最初のデータイネーブル信号ＤＥの次のブランク期間が始まる部分からカウントを開始して、任意のデータイネーブル信号ＤＥのブランク期間のカウンタ値と同一のカウント値で、パルスを発生させると、最初のデータイネーブル信号ＤＥのブランク期間において所望のタイミングで任意のパルスを発生するようにすることができる。ここでは、クロックパルス垂直信号ＣＰＶの２クロック信号分前のタイミングでパルスを発生させることができる。
【００２７】
さらに、クロックパルス垂直信号ＣＰＶの個数が変わっても常に最初のデータイネーブル信号ＤＥのデータイネーブルスタートポイントにおいてクロックパルス垂直信号ＣＰＶ２つ分だけ先行して信号を生成できる。
前記構成によるこの発明の実施形態に従うＳＴＶ信号生成器の作用について説明する。
【００２８】
まず、使用者により電源が印加されると、この発明の実施形態に従うＢＩＯＳと無関係にプレチャージするＳＴＶ信号生成器の動作が始まる。
動作が始まると、図９に示すような波形を有するデータイネーブル信号ＤＥおよびメインクロック信号ＭＣＬＫがクロックパルス垂直信号生成部（ＣＰＶ信号生成部）１に入力される。
【００２９】
そうすると、クロックパルス垂直信号生成部１においてはクロックパルス垂直信号ＣＰＶを生成して出力する。
各種のパルス信号生成部２においては前記クロックパルス垂直信号生成部１から出力されるクロックパルス垂直信号ＣＰＶとメインクロック信号ＭＣＬＫが入力されて各種信号（ＤＥ＿ｎ＋１，ＤＥ＿ｎ＋３，ＲＳＴ＿ｒｉｓｅ，ＲＳＴ＿ｆａｌｌ）を生成する。この信号を図９に示す。
【００３０】
次に、ＤＥ＿ｎ＋１カウンタ３１はデータイネーブル信号ＤＥをクロックパルス垂直信号ＣＰＶの１クロック信号分遅延した信号ＤＥ＿ｎ＋１とリセット信号ＲＳＴ＿ｒｉｓｅが入力され、クロックパルス垂直信号ＣＰＶのブランク期間の間カウントする。
同時に、ＤＥ＿ｎ＋３カウンタ３４はデータイネーブル信号ＤＥをクロックパルス垂直信号ＣＰＶの３クロック信号分遅延した信号ＤＥ＿ｎ＋３とリセット信号ＲＳＴ＿ｆａｌｌが入力され、クロックパルス垂直信号ＣＰＶ２つ分遅延して、ブランク期間の間カウントする。
【００３１】
カウンタ値貯蔵器３３は前記ＤＥ＿ｎ＋３カウンタ３４のカウント値を貯蔵する。
次に、図９に示すように、カウンタ比較器３２は次のブランク期間が始まると、前記カウンタ値貯蔵器３３のカウント値と前記ＤＥ＿ｎ＋１カウンタ３１値を比較し、同一になったとき、パルス信号を発生させる。
【００３２】
その後、Ｐｒｅ−ＳＴＶ信号生成器３５は前記カウンタ比較器３２から出力されるパルス信号が入力されプレチャージスタートパルス垂直信号を出力する。
【００３３】
【発明の効果】
以上のように、本発明の実施例において、ゲートを駆動するためのＳＴＶ信号を入力するとき、ＢＩＯＳと無関係に２つ前のクロックにおいてプレチャージ用ＳＴＶ信号を生成せしめることにより、実際にデータが入るメインＳＴＶ信号以前に１次的にパネルのゲートをオンさせ、データを入力してメインＳＴＶ信号が入力されるとき、ゲートの駆動速度を速くするデータイネーブル信号ＤＥを用いてＢＩＯＳと無関係にプレチャージするＳＴＶ信号生成器を提供することができる。
【図面の簡単な説明】
【図１】一般的なＳＴＶを示す波形図である。
【図２】従来の一般的な垂直同期信号を用いたＳＴＶ信号生成過程を示す波形図である。
【図３】ＢＩＯＳに係わる各信号の波形図である。
【図４】ＢＩＯＳに係わる各信号の波形図である。
【図５】従来のプレチャージＳＴＶ信号生成法とＢＩＯＳに従う補正方法を示す波形図である。
【図６】ＣＰＶ信号生成法に従う各信号の波形図である。
【図７】本発明の実施例に従うＢＩＯＳと無関係にプレチャージするＳＴＶ信号生成器のブロック構成図である。
【図８】本発明の実施例に従うＢＩＯＳと無関係にプレチャージするＳＴＶ信号生成器内のＳＴＶ信号生成部の詳細図である。
【図９】本発明の実施例に従うＢＩＯＳと無関係にプレチャージするＳＴＶ信号生成器に用いられるそれぞれの信号波形図である。
【図１０】本発明の実施例に従うＢＩＯＳと無関係にプレチャージするＳＴＶ信号生成器の動作を示す簡単な概念図である。
【図１１】データイネーブル信号ＤＥをもってＣＰＶを生成する過程の各信号の波形図である。
【符号の説明】
１  クロックパルス垂直信号生成部
２  パルス信号生成部
３  プレチャージＳＴＶ信号生成部
３１  ＤＥ＿ｎ＋１カウンタ
３２  カウンタ比較器
３３  カウンタ値貯蔵器
３４  ＤＥ＿ｎ＋３カウンタ
３５  Ｐｒｅ−ＳＴＶ信号生成器
【図１】
0004040712.tif 000002
【図２】
0004040712.tif 000003
【図３】
0004040712.tif 000004
【図４】
0004040712.tif 000005
【図５】
0004040712.tif 000006
【図６】
0004040712.tif 000007
【図７】
0004040712.tif 000008
【図８】
0004040712.tif 000009
【図９】
0004040712.tif 000010
【図１０】
0004040712.tif 000011
【図１１】
0004040712.tif 000012