(57)【特許請求の範囲】
【請求項１】
メモリモジュール基板の誘電率を測定するテストクーポンにおいて、
それぞれ長いトレースと短いトレースとが形成された複数のテストパターン層を備え、前記テストパターン層は外部に露出する面を有する第１のテストパターン層と、内部に形成される第２のテストパターン層とを含み、
前記第１のテストパターン層は、テストプローブと接触し、長いトレース及び短いトレースにそれぞれ連結されている第１のプローブパッド組と、接地電源と連結される接地パッドと、前記第２のテストパターン層に形成された長いトレース及び短いトレースに連結される第２のプローブパッド組とを有し、
前記第２のテストパターン層は、前記第２のプローブパッド組と長いトレースと短いトレースとに電気的に連結されているビア接触部を有し、
前記第１のテストパターン層の第２のプローブパッド組と前記第２のテストパターン層のビア接触部とはビアホールにより連結されていることを特徴とするテストクーポン。
【請求項２】
前記短いトレースは、長さが５０mm以上であることを特徴とする請求項１に記載のテストクーポン。
【請求項３】
前記短いトレース及び前記長いトレースは、長さの差異が１００mm以上であることを特徴とする請求項１または２に記載のテストクーポン。
【請求項４】
前記第１のテストパターン層と前記第２のテストパターン層との間には接地層及び誘電層が設けられていることを特徴とする請求項１に記載のテストクーポン。
【請求項５】
複数のラムバスDRAMをモジュール化したRIMMモジュール基板を製造する過程において、前記RIMMモジュール基板と同時に製造されることを特徴とする請求項１に記載のテストクーポン。
【請求項６】
前記複数のテストパターン層は、アルミニウム金属パターンから形成されていることを特徴とする請求項１に記載のテストクーポン。
【請求項７】
基板の誘電率を測定する方法において、
外部に露出する面を有する第１のテストパターン層、ならびに第２のテストパターン層を備え、前記第１のテストパターン層はテストプローブと接触し、長いトレース及び短いトレースにそれぞれ連結されている第１のプローブパッド組、接地パッド、ならびに前記第２のテストパターン層に形成された長いトレース及び短いトレースに連結される第２のプローブパッド組を有し、前記第２のテストパターン層は前記第２のプローブパッド組、長いトレースおよび短いトレースに電気的に連結されているビア接触部を有するテストクーポンを用意する段階と、
前記テストクーポンのトレースにプローブチップを接続する段階と、
前記プローブチップと連結された測定装備の垂直スケール及び時間スケールを調整する段階と、
前記プローブチップを介して入力信号を印加し、信号波形を読み取る段階と、
第１のカーソルを移動して前記トレースのインピーダンス値を確認し、信号の伝搬遅延時間であるTpd値を測定する段階と、
第２のカーソルを移動して前記第１のカーソルのインピーダンス値より所定の値だけ高い地点でTpd値を測定する段階と、
前記長いトレース及び前記短いトレースのTpd測定値に基づいて前記テストクーポンを構成する複数のパターン層別にTpd偏差値を算出する段階と、
前記Tpd偏差値に基づいて前記複数のパターン層の誘電率を算出する段階と、
を含むことを特徴とする基板誘電率の測定方法。
【請求項８】
前記誘電率の算出段階において前記誘電率は、
誘電率=［（Tpd偏差値×２９.９８）／ΔＬ］2 
により算出され、前記式でΔＬは前記長いトレースと前記短いトレースとにおける長さの差異を意味し、前記Tpd偏差値は前記長いトレースのTpd測定値と前記短いトレースのTpd測定値との差異を意味し、前記２９.９８は単位［ｃｍ／ｎｓ］で表した光速を意味することを特徴とする請求項７に記載の基板誘電率の測定方法。
【請求項９】
前記長いトレース及び前記短いトレースは、長さの差異が１００mm以上であることを特徴とする請求項７または８に記載の基板誘電率の測定方法。
【請求項１０】
前記短いトレースは、長さが５０mm以上であることを特徴とする請求項７または８に記載の基板誘電率の測定方法。
【請求項１１】
前記Tpd値の測定は、前記長いトレース及び前記短いトレースをTDRによりプロービングすることにより行なわれることを特徴とする請求項７または８に記載の基板誘電率の測定方法。
【請求項１２】
前記基板は、複数のラムバスDRAMをモジュール化したRIMMモジュール基板であることを特徴とする請求項７または８に記載の基板誘電率の測定方法。
【請求項１３】
前記テストクーポンは、前記RIMMモジュール基板を製造する過程において、前記RIMMモジュール基板と同時に製造されることを特徴とする請求項１２に記載の基板誘電率の測定方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、メモリモジュールの誘電率の測定技術に関するもので、より具体的には、ラムバスDRAMが搭載されたRIMMモジュールの誘電率を測定するのに使用されるテストクーポン及びこれを用いた基板誘電率の測定方法に関するものである。
【０００２】
【従来の技術】
一般に、ラムバスDRAM(Rambus DRAM; 以下、RDRAMと記す。尚、「ラムバス」、「Rambus」、及び「RDRAM」はいずれもＲａｍｂｕｓ  Ｉｎｃ．（ラムバス社）の登録商標である)は、４〜１６個のRDRAM単品を搭載してモジュール化したRIMM (Rambus Interface Memory Module) 形態で使用される。RDRAMシステムは、インピーダンス制御伝送線路を使用することにより、高い帯域幅を提供する。RDRAMシステムの電気的特性と論理特性とを制御するためには、RIMMモジュール、マザーボード(mother board)などのようなそれぞれの素子の特性、例えば、インピーダンス、伝搬遅延(propagation delay)、伝搬遅延スキュー(skew)などのような高周波特性が一定の仕様を満足しなければならない。特に、ラムバスチャンネルは、最大１秒当たり８億回のデータ伝達速度で動作するので、高周波特性、例えば、反射とクロストーク(crosstalk)のような高周波信号の特性が非常に重要である。
【０００３】
システムが論理的に動作するためには、電気信号の伝達時間が最大仕様と最小仕様を満足しなければならないので、伝搬遅延は非常に重要な特性である。RIMMモジュールの伝搬遅延は、主にRIMM PCBの電波速度(wave velocity)と表面実装型RDRAM素子の容量性負荷とにより決定される。一般のRIMMモジュールにおいてPCBによる遅延は、全体の伝搬遅延の６０〜９０%を占める。
【０００４】
PCB伝搬遅延は、誘電性の積層材料[プレプレッグ(prepreg)、コア(core)等]から多くの影響を受ける。ラムバスRIMMモジュールは、標準FR-４材料で製造されるが、一定の仕様を満足する電気的インピーダンスと伝搬遅延を実現するためには、材料の選択に注意しなければならず、積層構造の最適化が必要である。PCBにRDRAMが実装されると、容量性負荷がPCBに追加されて配線またはトレース(trace)の信号伝達時間が増える。従って、RIMMの集積度が高くなると、RDRAM素子による伝搬遅延が増加する。また、入力キャパシタンスの高いRDRAMを使用すると、RIMMモジュールのインピーダンスは低くなるが、伝搬遅延は一層大きくなる。逆に、入力キャパシタンスの低いRDRAMを使用すると、RIMMモジュールのインピーダンスは高くなるが、伝搬遅延は一層小さくなる。すなわち、生産収率を極大化するためには、RDRAMとPCBを組み合わせた時、インピーダンス仕様と伝搬遅延仕様を両方とも満足するように、RDRAMとPCBを最適化することが必要である。
【０００５】
伝搬遅延を測定するため、信号の伝搬速度を測定する。パルスが所定の構造を通過するのにかかった時間の差異を測定することにより、該当構造による伝搬遅延、すなわち、速度を求めることができる。RIMMにおいて信号の伝送時間と関連する仕様としては、伝搬遅延とRSL(Rambus Signal Level)間の遅延スキュー(delay skew)を示すΔTpdとがある。
【０００６】
図１及び図２は、従来の技術によるΔTpd測定方法を示す。この従来の技術は、TDT(Time Domain Transmission)モードにおいてTDR(Time Domain Reflectometry)を使用することにより、速度を測定するものである。
RIMM PCB(図示しない)内にあるテストクーポン２の一方の端に５０Ωプローブ(probe)でパルス４を入れ、図１に図示したように、低キャパシタンスの高インピーダンスプローブ６、８を着手点(launching point)と反射点(reflection point)両側に配置し、信号を得ることにより、TDTが完了する。TDTでは、得られた信号がクーポンの下方に一回しか伝えられないので、図２に示したように上昇時間応答(rist-time response)が現れ、TDRに比べてその特性が改善されるという長所がある。図２において、x軸は時間を示し、y軸は電圧を示す。着手点で得た信号１０と反射点で得た信号１２との差異ΔTを測定することにより、伝搬遅延及び誘電率を得ることができる。
【０００７】
図３は、他の従来の技術による伝搬遅延の測定方法を示すものである。この方法では、伝搬遅延と速度を測定するため、二重ポートの連続インピーダンスクーポンを使用する。ベクターネットワーク分析器(VNA; Vector Network Analyzer)を用いて、伝搬遅延を２個のポート間の４００MHz正弦波(sine wave)の位相遅延として測定する。この方法は、電気的長さが固定されており、配線(trace)の連続的なインピーダンスのため反射が最小であるということから、絶対時間において正確な測定が可能である。ここに使用されるテストクーポンは、RIMMモジュールパネルのサイドパネル(side panel)に位置する。
【０００８】
しかし、図１〜図３に示したような従来の技術によると、TDR測定装備は、メインタイムスケールに限界があるため、着手点と反射点を正確に読むことができず、測定正確度が劣る。着手点と反射点の位置が不明確であることは、TDRにより伝搬遅延を測定する際の主な限界点になる。例えば、図２に示したように、測定装備の画面に着手点と反射点を一目で見られるようにディスプレーすると、着手点と反射点を正確に位置付けることが難しい。着手点と反射点の位置は、伝搬遅延時間を測定する基準点になる。従って、正確でない着手点と反射点の位置で測定されたTpd測定値を真の値とすることができない。その結果、従来の技術では、RIMM PCBの正確な誘電率を測定することが困難であり、PCB上の特性をよく知ることが難しく、PCB基板自体の特性バラツキを制御できないという短所がある。
【０００９】
また、ΔTpdの仕様は±１０psで、クロックより非常に厳格なので、これを正確に予測して管理することがかなり難しい。なぜなら、RIMMのΔTpdに影響を及ぼす要素が、モジュールPCBとラムバスDRAMのそれぞれの特性、これらを組み合わせる時生じる相互作用、ならびに実際の製造工程上の誤差など多様だからである。
【００１０】
また、ΔTpdを均一にするためには、まず、各RSLトレースの長さを同一に維持することにより、伝搬遅延を最大限に近接するようにすることができるが、これだけでは充分ではない。なぜなら、トレースの全体の長さは同一だとしても、これらを配置するのに使用される各種トレースの不連続構造が、各RSLごとに同一でなく、ここに実装されるRDRAM単品等も各ピン別に少しずつ異なる特性を示すからである。また、実際の製造工程上の問題のため、PCBトレースのインピーダンスや伝搬速度などが製品によって、または一つの製品内でもそれぞれのトレースによって、少しずつ変わり、これによって一定の限界内でその特性が変わることになる。かかる全ての要因は、チャンネル遅延を変化させ、その変化量が比較的小さいので、全体的な伝搬遅延の側面においてはあまり問題にならなくても、ΔTpdの面においては大きな問題を引き起こす可能性がある。
【００１１】
また、かかるRIMMのそれぞれの特性を制御するためには、個別部品とPCBの特性を保証すべきであるが、現在、RIMM PCB設計上、それぞれの信号は、ビア効果(via effect)と曲げ効果(bending effect)のため正確な測定が難しい状態である。
【００１２】
【発明が解決しようとする課題】
従って、本発明の目的は、量産メモリモジュールPCBの特性を正確に測定し、これに基づいてPCBの特性を制御できるようにするテストクーポン及びこれを用いた基板誘電率の測定方法を提供することにある。
本発明の他の目的は、現行の測定設備をそのまま用いて、メモリモジュールPCBの特性を效果的に測定するテストクーポン及びこれを用いた基板誘電率の測定方法を提供することにある。  本発明のさらに他の目的は、RIMMメモリモジュールの特性を保障するテストクーポン及びこれを用いた基板誘電率の測定方法を提供することにある。
【００１３】
【課題を解決するための手段】
本発明によるテストクーポンは、メモリモジュール(memory module)基板の信号伝搬速度を測定するためのテストクーポン(test coupon)であって、前記テストクーポンは、それぞれ長いトレースと短いトレースとが形成された複数のテストパターン層を含み、前記テストパターン層は、外部に露出する面を有する第１のテストパターン層と、内部に形成される第２のテストパターン層とを含み、前記第１のテストパターン層は、テストプローブと接触し、長いトレースと短いトレースにそれぞれ連結されている第１のプローブパッド組と、接地パッドと、前記第２のテストパターン層に形成された長いトレースと短いトレースに連結される第２のプローブパッド組とを含み、前記第２のテストパターン層は、前記第２のプローブパッド組及び長いトレースと短いトレースに電気的に連結されているビア接触部を含み、前記第１のテストパターン層の第２のプローブパッド組と第２のテストパターン層のビア接触部とは、ビアホールにより連結されている。
【００１４】
前記第１のテストパターン層と第２のテストパターン層との間には、誘電層と接地層が積層されている。長いトレースと短いトレースは、その長さの差異が１００mm以上であることが好ましく、短いトレースの長さは少なくとも５０mmであることが好ましい。
【００１５】
本発明による基板誘電率の測定方法は、(A)外部に露出する面を有する第１のテストパターン層、ならびに第２のテストパターン層を備え、第１のテストパターン層はテストプローブと接触し、長いトレースと短いトレースにそれぞれ連結されている第１のプローブパッド組、接地パッド、ならびに前記第２のテストパターン層に形成された長いトレースと短いトレースに連結される第２のプローブパッド組を含み、前記第２のテストパターン層は前記第２のプローブパッド組と長いトレースと短いトレースとに電気的に連結されているビア接触部を有するテストクーポンを用意する段階と、(B)前記テストクーポンのトレースにプローブチップを接続する段階と、(C)前記プローブチップと連結された測定装備の垂直スケールと時間スケールを調整する段階と、(D)前記プローブチップを介して入力信号を印加し、信号波形を読み取る段階と、(E)第１のカーソルを移動して前記トレースのインピーダンス値を確認し、Tpd値を測定する段階と、(F)第２のカーソルを移動して前記第１のカーソルのインピーダンス値より所定の値だけ高い地点でTpd値を測定する段階と、(G)前記長いトレースと短いトレースのTpd測定値に基づいて前記テストクーポンを構成する複数のパターン層別にTpd偏差値を算出する段階と、(H)前記Tpd偏差値に基づいてパターン層の誘電率を算出する段階とを含む。前記誘電率の算出段階(H)において誘電率は、「誘電率=［（Tpd偏差値×２９.９８）／ΔＬ］2 」により算出され、ここでΔＬは、長いトレースと短いトレースとにおける長さの差異を示し、Tpd偏差値は、前記長いトレースのTpd測定値と前記短いトレースのTpd測定値との差異を示し、前記２９.９８は単位［ｃｍ／ｎｓ］で表した光速を示す。
【００１６】
ラムバスチャンネルは、例えば、４００MHzの高速クロックを有する上昇エッジ(rising edge)または下降エッジ(falling edge)において、データを非常に速く伝達するチップ間インターフェース(chip-to-chip interface)に基づく。データライン、クロックライン及び制御ラインは、厳格なタイミング条件を満足し、例えば、８００mVの論理レベルを有する。これは、ある程度アナログ的な特性が示され、これによりラムバス信号レベル(RSL; Rambus Signaling Level)の環境が作られる。一般に、ラムバスチャンネルは、３０個のインピーダンス-制御整合伝送線路から構成されるが、ここには、２個の９-ビット幅のデータバス、３-ビット幅の行バス(row bus)、５-ビット幅の列バス(column bus)及びクロックバスが含まれる。本発明者は、かかるRSLチャンネルを簡単なモデルに変換して解析することにより、トレースインピーダンス、誘電率及びRDRAMのRLC変化がΔTpdに及ぼす影響について研究し、トレースの曲げ(bending)やビア(via)が伝搬遅延とどんな関係を有するかを解析した。
【００１７】
その結果、トレースの曲げ及びビアにより、ΔTpdが大きい影響を受けるということを発見した。RIMM PCBを設計する時、その効果を必ず考慮しなければならず、トレースのインピーダンス、誘電率及びRDRAMのRLC変化のようなパラメーター(parameter)が、RIMMの仕様を満足する範囲内で変わる場合でも、ΔTpdの側面においては仕様を外れる場合が発生する可能性があるいう事実を確認した。従って、設計及び工程上においてこれらパラメーターをより厳格に管理する必要がある。
このため、RIMM PCB自体の電気的特性、特に、誘電率値を正確に測定することが重要である。特に、別途の測定装備の投資無しで、現在使用している測定装備を活用して実際の量産PCBの誘電率値を調べることが重要である。
【００１８】
【発明の実施の形態】
（実施例）
以下、図面を参照して本発明の好ましい実施例について説明する。
図４ａ〜図４ｄは、本発明の一実施例による伝搬速度テストクーポンの平面図である。一般に、PCBを製造する時、所定の単品モジュール基板[またはピース(piece)ともいう]が一組に構成されている作業パネル(work panel)を用意する。例えば、一つの作業パネルには、全３０個の単品モジュール基板が含まれる。メモリモジュール製造メーカでは、この作業パネルをバラで切断分離して単品モジュール基板を用意する。一方、本発明によるテストクーポンは、一つの作業パネルに、例えば、４個形成される。作業パネルにおけるテストクーポンの位置は、固定されるものではないが、一般に、中央に１個、周辺部に２個以上製造する。
【００１９】
本実施例によるテストクーポン２０は、複数のテストパターン層２０ａ、２０ｂ、２０ｃ、２０ｄが絶縁層及び接地層を挟んで積層された構造である。それぞれのテストパターン層は、PCBの信号パターン層と同一金属、例えば、アルミニウムから形成され、絶縁層は、PCBの製造に使用される誘電層と同一材料から形成される。それぞれのテストパターン層は、PCB製造工程において、信号パターン層を形成すると同時に作られ、テストクーポン２０は、PCB製造工程と同時に製造される。従って、テストクーポン２０を使用して測定した値は、実際の量産PCBの特性をそのまま反映する。
【００２０】
図４ａのテストパターン層２０ａは、例えば、層１に位置して、図４ｂのテストパターン層２０ｂは、例えば、層３に位置する。同様に、図４ｃのテストパターン層２０ｃは、例えば、層５に位置し、図４ｄのテストパターン層２０ｄは、例えば、層７に位置する。残りの層２、４、６は、例えば、接地層である。ここで、層の番号は、単品モジュール基板(または作業パネル)を構成する層の番号を積層順番に並べたものと同一である。従って、例えば、層１に位置するテストパターン層２０ａは、単品モジュール基板の最上部に位置する信号パターン層に対応し、テストプローブと直接接触することができる。
【００２１】
それぞれのテストパターン層２０ａ、２０ｂ、２０ｃ、２０ｄは、長いトレース２１ａ、２１ｂ、２１ｃ、２１ｄと短いトレース２２ａ、２２ｂ、２２ｃ、２２ｄとを含む。それぞれの長いトレース２１と短いトレース２２は、長さの差異が１００mm以上であることが好ましく、短いトレース２２はその長さが５０mm以上であることが好ましい。例えば、長いトレース２１の長さは２８０.５５mmであり、短いトレース２２の長さは７６.７３mmである。かかる数値の限定は、経験的に算出された値であって、現在使用されている測定装備、例えば、テクトロニクス(Tektronix)社で提供する測定装備の限界によって設定される値である。長いトレースと短いトレースの長さの差異が５０mm以下の場合、Tpdやインピーダンスの実際値と測定値の誤差が非常に大きいので、測定値を真の値とすることができない。同様に、テストクーポントレースの長さの差異が１００mm以下の場合にも、Tpdとインピーダンス測定値を真の値とすることができない。
【００２２】
第１のテストパターン層２０ａは、第１のプローブパッド組３０、３１、第２のプローブパッド組３２、３３、第３のプローブパッド組３４、３５、第４のプローブパッド組３６、３７及び接地パッド２７を含む。第２、第３、第４のテストパターン層２０ｂ、２０ｃ、２０ｄは、内層(internal layer)であって、それぞれの長いトレース２１ｂ、２１ｃ、２１ｄと短いトレース２２ｂ、２２ｃ、２２ｄは、ビア接触部３２ａ及び３３ａ、３４ａ及び３５ａ、３６ａ及び３７ａを含む。第１のプローブパッド組３０、３１は、それぞれ第１のテストパターン層２０ａの長いトレース２１ａと短いトレース２２ａに連結されている。第１のテストパターン層２０ａの第２のプローブパッド組３２、３３は、第２のビア４２、４３を介して第２のテストパターン層２０ｂのビア接触部３２ａ、３３ａと連結されている。第１のテストパターン層２０ａの第３のプローブパッド組３４、３５は、第３のビア４４、４５を介して第３のテストパターン層２０ｃのビア接触部３４ａ、３５ａと連結されている。第１のテストパターン層２０ａの第４のプローブパッド組３６、３７は、第４のビア４６、４７を介して第４のテストパターン層２０ｄのビア接触部３６ａ、３７ａと連結されている。ビアホール４０〜４７は、テストクーポン２０の第１のテストパターン層２０ａから第４のテストパターン層２０ｄまで貫通するように形成されているが、これは、一回のビアホールの形成工程により全てのビアホールを形成するからである。
【００２３】
（第１層）
テストクーポン２０にパルスを入れてプローブパッドでTDRにより信号を得ると、図５に示したような波形が得られる。例えば、第２のパターン層２０ｂの誘電率を測定するため、第２のプローブパッド組３２、３３と接地パッド２７にプローブを配置すると、図５に示したように信号波形が現れる。図５でx軸は時間を示し、y軸はインピーダンスを示す。波形４２は、短いトレース２２の信号を示し、波形４３は、長いトレース２１の信号を示す。二つのトレース２１、２２間の伝達時間差ΔTを測定することにより、PCBを構成する各パターン層の誘電率を求めることができる。伝達時間差ΔTは、次の数式（Ａ）のように示す。
ΔT=ΔL/V          （Ａ）
【００２４】
ここで、伝搬速度をVとし、二つのトレース２１、２２における長さの差異をΔLとする。従って、伝搬速度Vは、次の数式（Ｂ）のように示す。
V=ΔL/ΔT          （Ｂ）
一方、信号の伝搬速度と誘電率との関係は、次の数式（Ｃ）のように示す。
【００２５】
【数１】
0004095299.tif 000002
【００２６】
ここで、Cは光速、εrは誘電率である。
数式（Ｂ）と数式（Ｃ）により、εrを次の数式（Ｄ）のように示す。
【００２７】
【数２】
0004095299.tif 000003
【００２８】
これを一般化すると、次の数式（Ｅ）が得られる。
誘電率＝［（Tpd偏差値×２９.９８）／ΔＬ］2           （Ｅ）
ここで、ΔＬは、長いトレースと短いトレースとにおける長さの差異を意味し、Tpd偏差値は、長いトレースのTpd測定値と短いトレースのTpd測定値との差異を意味し、２９.９８は単位［ｃｍ／ｎｓ］で表した光速を意味する。
【００２９】
次に、長いトレース(long trace)と短いトレース(short trace)をTDRによりプロービング(probing)し、Tpdを測定する一例を図６を参照して説明する。この例では、デジタルサンプリングオシロスコープとしてテクトロニクス(Tektronix)社のTEK １１８０１装備を使用し、TDRサンプルヘッドとしてTEKSD-２４を使用した。信号ケーブルは５０Ωケーブルであり、プローブチップは２０６-０３９８-００規格のプローブを使用した。
【００３０】
（長いトレースの測定）
測定しようとするRIMMテストクーポンを用意する。
図４のテストクーポンの長いトレースにプローブチップを接続する。これは、時間スケール位置とTpd測定点を設定するためのものである。この際、装備のメイン時間スケールは５００ps/divとなっている。
【００３１】
垂直スケールを２００mρ/divに設定する。  メイン時間スケールを１００psずつ順次に移動した後、長いトレースのオープン波形が見えるように時間スケールを調整しつつ、最後に５０ps/divにセッティングする。この際、時間スケール５０ps/divに、長いトレースのオープン波形が２８Ωラインと同時に現れなければならない。
【００３２】
時間スケール位置のセッティングが完了して波形がスクリーンに現れると、Tpd測定を始める。
テストクーポンの長いトレースにプローブチップを接触させて測定を始める。
プローブチップの接触後、波形平均をオフ(off)からオン(on)に変更する。この際、平均３２カウントが０から３１まで変化し、３２が完了したら波形中止ボタンを押す。かかる測定は、手動プロービングで技術的なプロービングが必要であり、波形中止前に波形変化状態を必ず点検しなければならない。
【００３３】
スクリーン上のカーソル(cursor)を押し、カーソルタイプを一組の点(paired dots)に変更する。
カーソルの移動大きさを１psに変更し、測定正確度を最大化する。
カーソル-１を移動して長いトレース２８Ωラインにセッティングした後、インピーダンス値を確認してTpd値を測定する(図６の点C)。
【００３４】
カーソル-２を移動してカーソル-１のインピーダンス値(C)より５Ω高い地点にカーソル-２をセッティングした後、Tpd値を測定する(図６の点D)。すなわち、点Cが２８Ωである場合、３３Ωにカーソル-２をセッティングしてTpd値を測定する。これは、長いトレースと短いトレースに対する測定点を一致させるためのものである。すなわち、インピーダンス値を基準点にして、一定のインピーダンス値を加えた地点に測定点を設定する。この実施例では、５Ωを一律に加えた値を測定点にしたが、このインピーダンス値は必ずしも５Ωに限定されるものではない。
【００３５】
（短いトレースの測定）
前記長いトレースの測定方法及び手順と同一である。
（誘電率の測定）
長いトレース／短いトレースのTpd値の測定が完了すると、各層別に長いトレース／短いトレースのTpd偏差値を算出する。
【００３７】
（PCB及びRDRAM特性変動による伝搬遅延の変化）
RIMMの各RSLチャンネルは、アンロード(unload)部とロード(load)部に分けることができる。アンロード部は、２８Ωの特性インピーダンスを有する伝送線路から構成されていて、ロード部は、これより高いインピーダンスを有する伝送線路であって、ここにRDRAMが実装されると、そのキャパシタンス成分の負荷作用により等価チャンネルインピーダンスが２８Ωになるように設計される。PCB製造においては、アンロード部とロード部のインピーダンスを、特定値、例えば、それぞれ２８Ωと４１Ωになるように設計する。しかしながら、工程条件によって実際に製造されたPCBのインピーダンスは、設計値と異なる値を有する可能性がある。例えば、PCBトレースのエッチング過程において、トレースの幅が変わったり、層別に誘電体や導体の厚さが元の設計値から外れたりする可能性もある。また、PCB材質においても、その構成成分の含有比によって誘電率が異なるということを発見した。かかる要因は、チャンネルインピーダンスを変化させるだけでなく、各チャンネル別遅延にも差異を引き起こす。トレースインピーダンスの変化によるTpd変化量を調べた結果、RIMMのTpdは、アンロード部よりはロード部のインピーダンス変化により大きい影響を受ける。
【００３８】
一方、PCB基板の誘電率の変化がTpdに及ぼす影響は、大きく２つに分けることができる。第一は、トレース上における伝搬速度を変化させることにより、直接的にTpdに影響を与える。第二は、トレースのインピーダンス変化によりTpd変化に影響を及ぼす。ところが、この２つの効果がTpd変化に起こす作用は、互いに反対の方向に現れる。例えば、誘電率が減少すると、伝搬速度が増加してTpdが減ることになるが、これと同時に、インピーダンスを増加させることになり、よって、Tpdは増加する。しかし、全体的には、伝搬速度の変化によるTpdの変化がより大きく現れる。基板の誘電率の変化が、インピーダンスは変化させずに、単純に伝搬速度だけを変化させると仮定する場合、Tpdの変化は、理論上、−１３.６ps〜１２psの範囲になる。しかしながら、インピーダンス変化が、誘電率の変化をある程度相殺することにより、全体的なTpdの変化はこれより若干小さく現れる。
【００３９】
【発明の効果】
以上説明したように、本発明によると、現行のTDR測定設備をそのまま用いながらもメモリモジュール、特に、RIMMモジュールPCBの誘電率を效果的に測定することが可能である。
【図面の簡単な説明】
【図１】従来の技術によるΔTpd測定を説明するための図である。
【図２】従来の技術によるΔTpd測定を説明するための図である。
【図３】従来の技術による二重ポートの連続インピーダンスクーポン及びベクターネットワーク分析器を用いた伝搬遅延の測定を説明するための図である。
【図４】本発明の実施例による伝搬速度テストクーポンを示す平面図である。
【図５】本発明の実施例によるテストクーポン及びTDRを用いて測定した信号の波形を示す図である。
【図６】本発明の実施例によるテストクーポンを用いたΔTpd測定過程を説明するための波形を示す図である。
【符号の説明】
２０  テストクーポン
２０ａ  第１のテストパターン層
２０ｂ  第２のテストパターン層
２０ｃ  第３のテストパターン層
２０ｄ  第４のテストパターン層
２１ａ、２１ｂ、２１ｃ、２１ｄ  長いトレース
２２ａ、２２ｂ、２２ｃ、２２ｄ  短いトレース
２７  接地パッド
３０、３１  第１のプローブパッド組
３２、３３  第２のプローブパッド組
３２ａ、３３ａ、３４ａ、３５ａ、３６ａ、３７ａ  ビア接触部
３４、３５  第３のプローブパッド組
３６、３７  第４のプローブパッド組
４０〜４７  ビアホール
【図１】
0004095299.tif 000004
【図２】
0004095299.tif 000005
【図３】
0004095299.tif 000006
【図４】
0004095299.tif 000007
【図５】
0004095299.tif 000008
【図６】
0004095299.tif 000009