(57)【特許請求の範囲】
【請求項１】
入力機器で与えられる入力状態に基づき制御対象の出力機器を制御する制御ソフトウェアが組み込まれた制御装置のテストを行う自動テスト装置であって、
前記制御装置が商用交流電源のゼロクロスに基づき前記制御装置の動作の時間的基準となる第１同期信号を作成する第１同期信号作成手段を有するものにおいて、
前記自動テスト装置から出力され前記制御装置へ擬似的に入力される前記制御装置への擬似入力信号を作成する擬似入力信号作成部と、
前記擬似入力信号に従って前記制御装置から出力され前記自動テスト装置へ入力される前記制御装置からの出力信号を記録する出力信号記録部と、
前記制御装置から前記第１同期信号を入力する外部同期信号入力部と、
前記入出力信号の入力信号または出力信号毎に前記第１同期信号に対する遅延時間を設定し、前記設定した遅延時間に従って入力または出力を行うタイミングを遅延させる入出力タイミング制御手段とを有し、
前記自動テスト装置は、前記制御装置からの出力信号のサンプリングを前記第１同期信号の周期毎に１回行い、前記制御装置の動作と前記自動テスト装置のサンプリング動作との同期をとることを特徴とする自動テスト装置。
【請求項２】
入力機器で与えられる入力状態に基づき制御対象の出力機器を制御する制御ソフトウェアが組み込まれた制御装置のテストを行う自動テスト装置であって、
前記制御装置が商用交流電源のゼロクロスに基づき前記制御装置の動作の時間的基準となる第１同期信号を作成する第１同期信号作成手段を有するものにおいて、
前記自動テスト装置から出力され前記制御装置へ擬似的に入力される前記制御装置への擬似入力信号を作成する擬似入力信号作成部と、
前記擬似入力信号に従って前記制御装置から出力され前記自動テスト装置へ入力される前記制御装置からの出力信号を記録する出力信号記録部と、
前記制御装置から前記第１同期信号を入力する外部同期信号入力部と、
前記制御装置が第１同期信号を作成する基となる商用交流電源のゼロクロスと同一の商用交流電源のゼロクロスに基づき前記自動テスト装置の動作の時間的基準となる第２同期信号を作成する第２同期信号作成手段と、
前記入出力信号の入力信号または出力信号毎に前記第２同期信号に対する遅延時間を設定し、前記設定した遅延時間に従って入力または出力を行うタイミングを遅延させる入出力タイミング制御手段とを有し、
前記自動テスト装置は、前記制御装置からの出力信号のサンプリングを前記第２同期信号の周期毎に１回行い、前記制御装置の動作と前記自動テスト装置のサンプリング動作との同期をとることを特徴とする自動テスト装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、入力機器で与えられる入力状態に基づき制御対象の出力機器を制御する制御装置における制御ソフトウェアのテストを疑似的な入出力データを使用して行う自動テスト装置に係り、特に、長時間テスト時の制御装置と自動テスト装置の間の時間の同期をずれなくとり、かつ少ないデータ量、遅いサンプリング時間で記録・再生を正確に行うことができ、さらに高周波信号、低周波信号を少ないデータ量で記録・再生することの可能な自動テスト装置に関する。
【０００２】
【従来の技術】
近年のテレビジョン、システムコンポ等の家電製品や、高度な動作が要求されるＦＡ装置等には、制御用のワンチップ・マイクロコンピュータ（以下、マイコンという）やワンボード・マイコンが広く組み込まれており、これらワンチップ・マイコンやワンボード・マイコンが組み込まれる製品、装置等を本明細書では制御装置と総称する。
【０００３】
このような制御装置の具体的構成を図２に例示する。同図の制御装置１は、ワンチップ・マイコン３の入出力機器として、サーミスタ等のセンサ２１、操作スイッチ２２、バルブ・モータ等で構成されるアクチュエータ２３、並びに、ＬＥＤ，液晶（ＬＣＤ），ブザー等からなる表示器２４などを備えて構成されており、サーミスタ等のセンサ２１からのアナログ信号を、ワンチップ・マイコン３が具備するアナログ／デジタル変換機能を持つ端子に接続した構成が一般的である。制御装置１は、使用者による操作スイッチ２２の指示に従い、センサ２１の状態に応じてアクチュエータ２３を制御し、表示器２４を介して使用者に当該制御装置１の状態を知らせる。
【０００４】
ところで、ワンチップ・マイコンやワンボード・マイコン等の組み込みマイコン３に搭載される制御ソフトウェアは、完成すると品質保証のため設計仕様通りに動作するか否かのテストが行われる。近年、製品、装置等の小型化・高機能化を背景に、この種の組み込みマイコン３に対する機能依存性が高まりつつあり、この種の組み込みマイコン３のメモリに格納される制御ソフトウェアのサイズが急増し、品質保証のための制御ソフトウェアの動作確認テストに多大な労力が必要となってきている。
【０００５】
このような制御ソフトウェアの動作確認テストの際には、マイコン３が組み込まれた制御装置１に、テスト用コンピュータおよび各種の周辺シミュレータが接続される。ここで、各種の周辺シミュレータは、実際のセンサ、スイッチ、並びにモータ等のアクチュエータ等の入出力機器を疑似的に表現した機器である。
【０００６】
従来の制御装置に自動テスト装置を接続したときの構成図を図１５に例示する。同図において、１０１はテストすべき制御ソフトウェアが搭載されている制御装置、１０２は制御装置１０１の制御ソフトウェアをテストする自動テスト装置である。制御装置１０１内には、図示しない制御対象を制御するワンチップ・マイコンまたはワンボード・マイコン３と、コンセント１１１を介して商用交流電源を入力してマイコン３等に供給する直流電源を生成する直流電源装置４とを備えている。また自動テスト装置１０２は、ＣＰＵ，ＲＯＭ，ＲＡＭ等からなるＣＰＵ部１１５、アナログ／デジタル変換器（以下、ＡＤＣという）１０８、デジタル／アナログ変換器（以下、ＤＡＣという）１９１〜１９Ｎ、ＣＲＴ等の表示出力機器１６、キーボード，マウス等の入力機器１７を備えて構成されている。
【０００７】
制御装置１０１の出力は自動テスト装置１０２で記録され、制御装置１０１の入力には自動テスト装置１０２で再生（作成）した疑似入力が与えられる。すなわち、制御装置１０１のデジタル入力端子には自動テスト装置１０２のデジタル出力端子からの疑似入力信号が供給され、制御装置１０１のデジタル出力端子からの出力信号は自動テスト装置１０２のデジタル入力端子に供給される。また、制御装置１０１のセンサ等のアナログ信号が入力されるべきアナログ入力端子には、自動テスト装置１０２のＤＡＣ１９１〜１９Ｎの出力が供給され、制御装置１０１のアナログ出力端子からの出力信号は自動テスト装置１０２のＡＤＣ１０８に供給される。
【０００８】
マイコン３内に搭載された制御ソフトウェアの動作確認テストは、以下のようにして行われる。すなわち、絶対時間で順に記述されたテスト計画（テストプログラム）をテスト用コンピュータ（ＣＰＵ部１１５）で実行して制御装置１０１に与え、制御装置１０１の出力がテスト用コンピュータのモニタ画面（ＣＲＴ１６）上に表示される。使用者（オペレータ）はその表示結果を目視により確認し、テスト結果が誤差等を考慮した所定の許容範囲に入っているかの判断を繰り返して全てのテスト内容の実行の結果を評価する。したがって、非常に大きな制御ソフトウェアの動作確認テストに至ってはテスト時間が何時間にも及ぶこともある。
【０００９】
【発明が解決しようとする課題】
ところで、通常の制御ソフトウェアは、制御装置１０１内部の水晶発振器からクロックを分周して作成されるインターバルタイマ若しくは商用交流電源のゼロクロス信号より作成した時間を基準に動作しており、家電製品の洗濯機、電化調理器等は後者を採用している。以下、この時間的基準を表す信号を同期信号と呼ぶ。しかし、制御装置１０１の使用している水晶発振器の周波数は５０ＰＰＭ程の誤差を持っており、１日テストを実行したとすれば、制御装置１０１の時間と自動テスト装置１０２の時間との間に、６０秒×６０分×２４時間×５０Ｅ−６＝４．３２秒のずれが生じることになる。したがって、テスト結果の誤差等を考慮した許容値はテストが長時間になるほど大きくする必要があるが、該許容値を大きくしすぎるとテストの性能を上げられないという問題があった。
【００１０】
図１６に、従来例の制御装置１０１および自動テスト装置１０２における動作を説明するタイミングチャートを示す。図１６（ａ）〜（ｅ）は、商用交流電源のゼロクロスより基準信号を作成する制御装置１０１の同期信号と自動テスト装置１０２の同期信号とが完全に一致していない場合に、自動テスト装置１０２の同期信号ごとに１回サンプリングを行う場合の具体例である。すなわち、制御装置１０１において、同図（ａ）に示すような商用交流電源電圧のゼロクロス点から同図（ｂ）に示すような制御装置１０１の同期信号が生成され、一方、自動テスト装置１０２においては、同図（ｃ）に示すように制御装置１０１の同期信号に対してずれを持った同期信号が生成されている。したがって、制御装置１０１は同図（ｄ）に示すように、制御装置１０１の同期信号の立ち上がりタイミングで出力信号を出力し、一方、自動テスト装置１０２では、この制御装置１０１の出力を自動テスト装置１０２の同期信号にあわせてサンプリングを行う（同図（ｄ）における○印がサンプリング点）ことになるので、自動テスト装置１０２の記録データは同図（ｅ）に示されるような内容となる。つまり、制御装置１０１の出力データと自動テスト装置１０２の記録データとは必ずしも一致せず、大きく異なる内容となってしまう。
【００１１】
また、図１６（ｆ）および（ｇ）は、制御装置１０１のアナログ入力データが２つの入力信号を同期信号のタイミングで時分割され交互に切替えられている場合を例示している。同図（ｆ）に示すような時分割アナログデータが入力された場合に、制御装置１０１では図中の×印のタイミングでサンプリングされて、同図（ｇ）中の実線で示される制御対象入力波形を出力するが、自動テスト装置１０２では図中の○印のタイミングでサンプリングされて、同図（ｇ）中の破線で示されるような自動テスト装置の入力波形となる。すなわち、制御対象入力波形は時分割アナログデータの切替えタイミングを避けて動作できるため正しいデータを取ることが可能であるが、自動テスト装置１０２では同図に示すように切替えタイミングに重なったときに必ずしも正しいデータを取れない。
【００１２】
したがって、制御装置１０１の同期時間での動作を確実に行う場合、従来の自動テスト装置１０２では、経験的に同期時間の約６倍以上のサンプリング周期でデータの入出力を行う必要があるため、記録・再生（作成）のデータ量が同期時間での収集量の６倍以上になるという問題がある。また、単位時間での入出力を６倍の高速度で行う必要があるという問題や、さらに制御装置１０１の制御ソフトウェアの良否を判定するときの処理時間もデータ量に比例して増大してしまうという問題もあった。
【００１３】
また、制御装置１０１の同期信号と自動テスト装置１０２の同期信号が完全に一致している場合でも、制御装置１０１の出力タイミングは通常では同期信号と一定時間の遅れを持っているため、また制御装置１０１のマイコン３が変更したデータが周辺機器の特性により出力に完全に現れるまでに時間が必要であるため、同期信号と同時にサンプリングしたのでは制御装置１０１の出力を正確に現していない、或いは同期信号１回分だけ遅れるという問題があった。一方、制御装置１０１の入力タイミングも同期信号と一定の遅れを持っているため、同期信号と同時にサンプリングしたのでは制御装置１０１の入力状態を正確にシミュレートできないという問題があった。
【００１４】
さらに、２値信号で値が変化する回数や一方の時間の全体に占める割合（デューティ比）が重要で、かつ変化する時間が同期信号よりはるかに早い信号（以下、高周波信号という）の場合に、自動テスト装置１０２の記録・再生のサンプリング時間を高周波信号よりも早くする必要があるため、収集データ量が（同期信号の時間間隔／サンプリング時間）の比率で増大するという問題があった。また、２値信号で値が変化するまでの時間が重要で、かつ変化するまでの時間の精度が同期信号の間隔より高精度である信号（以下、低周波信号という）の場合に、サンプリング時間を細かくしなければならず、データが（同期信号の時間間隔／変化する時間の精度）の比率で増大するという問題もあった。
【００１５】
本発明は、上記従来の問題点に鑑みてなされたものであって、入力機器で与えられる入力状態に基づき制御対象の出力機器を制御する制御装置における制御ソフトウェアのテストを疑似的な入出力データを使用して行う自動テスト装置において、長時間テスト時の制御装置と自動テスト装置の間の時間の同期をずれなくとり、かつ少ないデータ量、遅いサンプリング時間で記録・再生を正確に行うことができ、さらに高周波信号、低周波信号を少ないデータ量で記録・再生することの可能な自動テスト装置を提供することを目的としている。
【００１６】
【課題を解決するための手段】
上記課題を解決するために、本発明の請求項１に係る自動テスト装置は、入力機器で与えられる入力状態に基づき制御対象の出力機器を制御する制御ソフトウェアが組み込まれた制御装置のテストを行う自動テスト装置であって、前記制御装置が商用交流電源のゼロクロスに基づき前記制御装置の動作の時間的基準となる第１同期信号を作成する第１同期信号作成手段を有するものにおいて、前記自動テスト装置から出力され前記制御装置へ擬似的に入力される前記制御装置への擬似入力信号を作成する擬似入力信号作成部と、前記擬似入力信号に従って前記制御装置から出力され前記自動テスト装置へ入力される前記制御装置からの出力信号を記録する出力信号記録部と、前記制御装置から前記第１同期信号を入力する外部同期信号入力部と、前記入出力信号の入力信号または出力信号毎に前記第１同期信号に対する遅延時間を設定し、前記設定した遅延時間に従って入力または出力を行うタイミングを遅延させる入出力タイミング制御手段とを有し、前記自動テスト装置は、前記制御装置からの出力信号のサンプリングを前記第１同期信号の周期毎に１回行い、前記制御装置の動作と前記自動テスト装置のサンプリング動作との同期をとるものである。
【００１７】
また、請求項２に係る自動テスト装置は、入力機器で与えられる入力状態に基づき制御対象の出力機器を制御する制御ソフトウェアが組み込まれた制御装置のテストを行う自動テスト装置であって、前記制御装置が商用交流電源のゼロクロスに基づき前記制御装置の動作の時間的基準となる第１同期信号を作成する第１同期信号作成手段を有するものにおいて、前記自動テスト装置から出力され前記制御装置へ擬似的に入力される前記制御装置への擬似入力信号を作成する擬似入力信号作成部と、前記擬似入力信号に従って前記制御装置から出力され前記自動テスト装置へ入力される前記制御装置からの出力信号を記録する出力信号記録部と、前記制御装置から前記第１同期信号を入力する外部同期信号入力部と、前記制御装置が第１同期信号を作成する基となる商用交流電源のゼロクロスと同一の商用交流電源のゼロクロスに基づき前記自動テスト装置の動作の時間的基準となる第２同期信号を作成する第２同期信号作成手段と、前記入出力信号の入力信号または出力信号毎に前記第２同期信号に対する遅延時間を設定し、前記設定した遅延時間に従って入力または出力を行うタイミングを遅延させる入出力タイミング制御手段とを有し、前記自動テスト装置は、前記制御装置からの出力信号のサンプリングを前記第２同期信号の周期毎に１回行い、前記制御装置の動作と前記自動テスト装置のサンプリング動作との同期をとるものである。
【００２１】
本発明の請求項１に係る自動テスト装置では、制御装置の動作の時間的基準となる第１同期信号を外部同期信号入力部を介して入力し、該第１同期信号に基づき当該自動テスト装置を動作制御することにより、制御装置と動作を同期させる。すなわち、制御装置は、通常、第１同期信号毎に一度の入力を行い、出力については第１同期信号毎に一度だけ該出力値を変更するため、制御ソフトウェアのテストにおける絶対時間を第１同期信号の（周期）数で数え、第１同期信号毎に１回のサンプリングを行うことにより、制御装置と自動テスト装置の同期をとることができ、長時間のテスト時にも制御装置と自動テスト装置の同期が保たれるので、従来のように制御ソフトウェアの良否の判定を行うための時間の許容値をテスト開始からの経過時間によって増加させる必要がなく、結果として、テスト時間の長期化によってテストの誤差許容値が巨大化することなく、かつテストデータの巨大化を抑制することが可能となる。
【００２２】
また、請求項２に係る自動テスト装置では、例えば家電製品等に制御装置が適用される場合に、制御装置の第１同期信号作成手段により、商用交流電源のゼロクロスに基づき５０または６０［Ｈｚ］或いはその倍の周波数の第１同期信号を作成することが多いが、自動テスト装置において、第２同期信号作成手段により、同一の商用交流電源のゼロクロスに基づき該自動テスト装置の動作の時間的基準となる第２同期信号を作成し、該第２同期信号に基づき当該自動テスト装置を動作制御することにより制御装置と動作を同期させる。これにより、同様にテスト時間の長期化によってテストの誤差許容値が巨大化することなく、かつテストデータの巨大化を抑制することが可能となる。
【００２６】
【発明の実施の形態】
以下、本発明の自動テスト装置の実施の形態について、図面を参照して詳細に説明する。
図１は本発明の一実施形態に係る自動テスト装置２を制御装置１に接続したときの構成図である。同図において、図１５（従来例）と重複する部分には同一の符号を附する。また図中、１はテストすべき制御ソフトウェアが搭載されている制御装置、２は制御装置１の制御ソフトウェアをテストする自動テスト装置である。
【００２７】
図１において、制御装置１は、図示しない制御対象を制御するワンチップ・マイコンまたはワンボード・マイコン（以下、マイコンという）３と、コンセント１１を介して商用交流電源を入力してマイコン３等に供給する直流電源を生成する直流電源装置４と、商用交流電源に基づいて制御装置１の動作の時間的基礎となる第１同期信号ＳＹＣ（ＥＸＴ１）を作成する同期信号作成部５とを備えている。なお、同期信号作成部５は、後述のように商用交流電源のゼロクロスに基づき第１同期信号ＳＹＣを作成する構成であるが、マイコン３が家電専用ワンチップ・マイコンである場合には、同期信号作成機能を該マイコン３内に持つものもある。また、制御装置１は、従来例と同様に例えば図２に示されるような具体的構成、すなわち、マイコン３の入出力機器として、サーミスタ等のセンサ２１、操作スイッチ２２、バルブ・モータ等で構成されるアクチュエータ２３、並びに、ＬＥＤ，液晶（ＬＣＤ），ブザー等からなる表示器２４などによる構成を持つ。
【００２８】
また自動テスト装置２は、ＣＰＵ，ＲＯＭ，ＲＡＭ等から構成されテスト用コンピュータとして機能するＣＰＵ部１５と、デジタル疑似入力信号作成部６Ａ，６Ｂと、デジタル信号記録部７と、アナログ／デジタル変換器（以下、ＡＤＣという）を含んで構成されるアナログ信号記録部８と、デジタル／アナログ変換器（以下、ＤＡＣという）を含んで構成されるアナログ疑似入力信号作成部９１〜９Ｎと、制御装置１の第１同期信号ＳＹＣを入力して第１外部同期信号ＥＸＴ１を出力する外部同期信号入力部１３と、商用交流電源のゼロクロスに基づき第２外部同期信号（ＥＸＴ２）を作成する第２外部同期信号作成手段としての交流外部同期信号作成部１４と、ＣＲＴ等の表示出力機器１６と、キーボード，マウス等の入力機器１７とを備えて構成されている。なお、図中、１１は制御装置１の直流電源装置４および同期信号作成部５の入力となる商用交流電源に接続されるコンセントであり、１２は交流外部同期信号作成部１４の入力となる商用交流電源に接続されるコンセントである。ここで、コンセント１１および１２は同一の商用交流電源に接続される。
【００２９】
通常、ソフトウェアのテスト時には、センサ２１，操作スイッチ２２，アクチュエータ２３および表示器２４を制御装置１に接続していなくても、センサ２１および操作スイッチ２２の代わりに自動テスト装置２のＣＰＵ部１５から制御装置１に供給される疑似入力信号に従って、経過時間に応じて自動的に変化する出力信号を基に動作し、アクチュエータ２３および表示器２４に本来制御装置１が出力する信号を自動テスト装置２が記録しながらテストを実行し、制御装置１が出力した信号と本来あるべき信号とを比較して制御装置１の制御ソフトウェアの良否を判定する。
【００３０】
自動テスト装置２のＣＰＵ部１５は、経過時間の基準を外部同期信号入力部１３を介して入力される第１外部同期信号ＥＸＴ１の数との相対時間を基に、入力信号つまり制御装置１の出力信号を記録し、同様に、第１外部同期信号ＥＸＴ１の数との相対時間を基に、出力信号つまり制御装置１への入力信号を再生（作成）する。また、自動テスト装置２では、外部同期信号入力部１３を介して入力される第１外部同期信号ＥＸＴ１、または交流外部同期信号作成部１４で作成される第２外部同期信号ＥＸＴ２のどちらかをスイッチで選択して、該選択された信号が自動テスト装置２の動作の時間的基礎となる同期信号ＳＹＴとして機能する。ＣＰＵ部１５は、選択した同期信号ＳＹＴを常時モニタリングまたは割り込み処理して、変化の度に新規入力データを記録し、新規出力データを再生する。
【００３１】
次に、自動テスト装置２における交流外部同期信号作成部１４と、特許請求の範囲にいうインタフェース手段に該当するデジタル疑似入力信号作成部６、デジタル信号記録部７、アナログ疑似入力信号作成部９１〜９Ｎおよびアナログ信号記録部８とについて、それぞれの詳細な回路構成および動作を図３および図４、図５および図６、図７、図８並びに図９を参照して説明する。
【００３２】
まず、図３は交流外部同期信号作成部１４の詳細な回路構成図であり、図４は交流外部同期信号作成部１４の動作を説明する各部信号のタイミングチャートである。交流外部同期信号作成部１４は、コンセント１２を介して入力される商用交流電源のゼロクロスに基づき第２外部同期信号ＥＸＴ２を作成するもので、図３の構成は入力交流電圧の１周期に対して１回のパルスを持つ第２外部同期信号ＥＸＴ２を発生するものである。すなわち、図３において交流外部同期信号作成部１４は、トランス２５、アナログ・コンパレータ２６、シリアル接続のＤ型フリップフロップ２７，２８および２入力ＡＮＤゲート２９を備えて構成されている。
【００３３】
図４に従って交流外部同期信号作成部１４の動作を説明すると、トランス２５の１次側に供給される図４（ａ）に示すような商用交流電源の電圧Ｖａｃに対して、アナログ・コンパレータ２６では、図４（ｂ）に示すように商用交流電源電圧Ｖａｃが正のときに出力が”Ｈ”レベルとなる。該出力を１段目のＤ型フリップフロップ２７に供給し、第１段目のＤ型フリップフロップ２７のＱ出力と第２段目のＤ型フリップフロップ２８の＃Ｑ出力（反転出力）の論理積をとれば、商用交流電源電圧Ｖａｃのゼロクロス点に同期してＤ型フリップフロップのＤ入力から＃Ｑ出力までの遅延時間分のパルス幅を持つ図４（ｃ）に示すような第２外部同期信号ＥＸＴ２を得ることができる。
【００３４】
次に、図５はデジタル疑似入力信号作成部６（６Ａ，６Ｂ）の詳細な回路構成図であり、図６はデジタル疑似入力信号作成部６の動作を説明する各部信号のタイミングチャートである。デジタル疑似入力信号作成部６は、ＣＰＵ部１５からのデータＯＤＴを基に同期信号ＳＹＴの１周期内の所定タイミングで、デジタル疑似入力信号ＰＤＩ（ＰＤＩＡ，ＰＤＩＢ）を制御装置１のマイコン３に出力する。図５において、デジタル疑似入力信号作成部６は、ＮＯＴゲート３０、カウンタ３１、デジタル・コンパレータ３２およびＤ型フリップフロップ３３を備えて構成されている。ここで、ＮＯＴゲート３０、カウンタ３１およびデジタル・コンパレータ３２は特許請求の範囲にいう入出力タイミング制御手段に該当し、図中のＤＴＤ１はＣＰＵ部１５で設定可能な遅延設定データであり、デジタル信号ごとに別々に設定し得るものである。
【００３５】
図６に従ってデジタル疑似入力信号作成部６の動作を説明する。ＣＰＵ部１５から出力データＯＤＴ，クロックＣＬＫ，同期信号ＳＹＴおよび遅延設定データＤＴＤ１がそれぞれ図６（ａ），（ｂ），（ｄ）および（ｅ）に示される電圧波形で供給されているとすると、まず、カウンタ３１では、同期信号ＳＹＴの立ち上がりでゼロクリアされ、クロックＣＬＫの立ち上がりタイミングで順次計数され、カウンタ３１の出力ＣＴＯ１は、図６（ｃ）に示すようにクロックＣＬＫ毎にインクリメントされていく。デジタル・コンパレータ３２では、図６（ｆ）に示すように、このカウンタ出力ＣＴＯ１が遅延設定データＤＴＤ１（６１）と一致したときに、コンパレータ出力ＣＭＯ１が”Ｈ”レベルとなり、出力データＯＤＴはこのコンパレータ出力ＣＭＯ１の立ち上がりでＤフリップフロップ３３にラッチされる。したがって、デジタル疑似入力信号ＰＤＩは、図６（ｇ）に示すように、出力データＯＤＴを同期信号ＳＹＴの立ち上がりタイミングから遅延設定データＤＴＤ１（６１）だけ遅らせた信号としてマイコン３に出力されることになる。
【００３６】
次に、図７はデジタル信号記録部７の詳細な回路構成図である。デジタル信号記録部７は、制御装置１のマイコン３からのデジタルデータＯＤＣを同期信号ＳＹＴの１周期内の所定タイミングで取り込み、出力データＤＯとしてＣＰＵ部１５に出力する。図７において、デジタル信号記録部７は、デジタル疑似入力信号作成部６と同様の構成であり、ＮＯＴゲート３５、カウンタ３６、デジタル・コンパレータ３７およびＤ型フリップフロップ３８を備えて構成されている。ここで、ＮＯＴゲート３５、カウンタ３６およびデジタル・コンパレータ３７は入出力タイミング制御手段に該当し、図中のＤＴＤ２はＣＰＵ部１５で設定可能な遅延設定データであり、デジタル信号ごとに別々に設定し得るものである。
【００３７】
デジタル信号記録部７の動作は、デジタル疑似入力信号作成部６と同様に、カウンタ３６では、同期信号ＳＹＴの立ち上がりでゼロクリアされ、クロックＣＬＫの立ち上がりタイミングで順次計数され、カウンタ３６の出力ＣＴＯ２はクロックＣＬＫ毎にインクリメントされていく。デジタル・コンパレータ３７では、このカウンタ出力ＣＴＯ２が遅延設定データＤＴＤ２と一致したときに、コンパレータ出力ＣＭＯ２が”Ｈ”レベルとなり、マイコン３からのデジタルデータＯＤＣはこのコンパレータ出力ＣＭＯ２の立ち上がりでＤフリップフロップ３８にラッチされる。したがって、出力データＤＯは、デジタルデータＯＤＣを同期信号ＳＹＴの立ち上がりタイミングから遅延設定データＤＴＤ２だけ遅らせた信号としてＣＰＵ部１５に出力されることになる。
【００３８】
次に、図８はアナログ疑似入力信号作成部９（９１〜９Ｎ）の詳細な回路構成図である。アナログ疑似入力信号作成部９は、ＣＰＵ部１５からのデータＡＤＴを基に同期信号ＳＹＴの１周期内の所定タイミングで、アナログ疑似入力信号ＰＡＩ（ＰＡＩ１〜ＰＡＩＮ）を制御装置１のマイコン３に出力する。図８において、アナログ疑似入力信号作成部９は、ＮＯＴゲート４０、カウンタ４１、デジタル・コンパレータ４２およびＤＡＣ４３を備えて構成されている。ここで、ＮＯＴゲート４０、カウンタ４１およびデジタル・コンパレータ４２は入出力タイミング制御手段に該当し、図中のＤＴＤ３はＣＰＵ部１５で設定可能な遅延設定データであり、アナログ信号ごとに別々に設定し得るものである。
【００３９】
アナログ疑似入力信号作成部９の動作は、カウンタ４１では、同期信号ＳＹＴの立ち上がりでゼロクリアされ、クロックＣＬＫの立ち上がりタイミングで順次計数され、カウンタ４１の出力ＣＴＯ３はクロックＣＬＫ毎にインクリメントされていく。デジタル・コンパレータ４２では、このカウンタ出力ＣＴＯ３が遅延設定データＤＴＤ３と一致したときに、コンパレータ出力ＣＭＯ３が”Ｈ”レベルとなり、出力データＡＤＴがＤＡＣ４３にロードされる。したがって、アナログ疑似入力信号ＰＡＩは、同期信号ＳＹＴの立ち上がりタイミングから遅延設定データＤＴＤ３だけ遅れてマイコン３に変換出力されることになる。
【００４０】
さらに、図９はアナログ信号記録部８の詳細な回路構成図である。アナログ信号記録部８は、制御装置１のマイコン３からのアナログデータＰＡＯを同期信号ＳＹＴの１周期内の所定タイミングで取り込み、出力データＡＤとしてＣＰＵ部１５に出力する。図９において、アナログ信号記録部８は、ＮＯＴゲート４５、カウンタ４６、デジタル・コンパレータ４７およびＡＤＣ４８を備えて構成されている。ここで、ＮＯＴゲート４５、カウンタ４６およびデジタル・コンパレータ４７は入出力タイミング制御手段に該当し、図中のＤＴＤ４はＣＰＵ部１５で設定可能な遅延設定データであり、アナログ信号ごとに別々に設定し得るものである。
【００４１】
アナログ信号記録部８の動作は、カウンタ４６では、同期信号ＳＹＴの立ち上がりでゼロクリアされ、クロックＣＬＫの立ち上がりタイミングで順次計数され、カウンタ４６の出力ＣＴＯ４はクロックＣＬＫ毎にインクリメントされていく。デジタル・コンパレータ４７では、このカウンタ出力ＣＴＯ４が遅延設定データＤＴＤ４と一致したときに、コンパレータ出力ＣＭＯ４が”Ｈ”レベルとなり、マイコン３からのアナログデータＰＡＯがＡＤＣ４８でデジタルデータに変換される。したがって、出力データＡＤは、同期信号ＳＹＴの立ち上がりタイミングから遅延設定データＤＴＤ４だけ遅れてＣＰＵ部１５に変換出力されることになる。
【００４２】
次に、本実施形態の自動テスト装置２において、高周波信号（２値信号で値が変化する回数やデューティ比が重要で、かつ変化する時間が同期信号ＳＹＴよりはるかに早い信号）や、低周波信号（２値信号で値が変化するまでの時間が重要で、かつ変化するまでの時間の精度が同期信号ＳＹＴの間隔より高精度である信号）を扱う場合に使用される高周波信号の記録部および再生部、並びに低周波信号の記録部および再生部について、それぞれ図１０，図１１，図１２および図１３を参照して説明する。
【００４３】
まず、図１０は高周波信号の記録部の詳細な回路構成図である。高周波信号の記録部は、制御装置１のマイコン３からの高周波信号ＰＡＯｈを入力して、同期信号ＳＹＴの１周期内の立ち上がり回数ＵＣＭｈ、”Ｈ”レベルにある時間の合計ＨＴＭｈ、並びに、”Ｌ”レベルにある時間の合計ＬＴＭｈを検出してＣＰＵ部１５に出力する。図１０において、高周波信号の記録部は、ＮＯＴゲート５１，５２、２入力ＡＮＤゲート５３，５４、カウンタ５５〜５７およびＤ型フリップフロップ５８〜６０を備えて構成されている。
【００４４】
高周波信号の記録部の動作は以下の通りである。まず、カウンタ５５〜５７において同期信号ＳＹＴの立ち上がりでそれぞれがゼロクリアされる。カウンタ５５では高周波信号ＰＡＯｈの立ち上がり回数が計数され、カウンタ５６では高周波信号が”Ｈ”レベルにある間のクロックＣＬＫの刻み数が計数され、カウンタ５７では高周波信号が”Ｌ”レベルにある間のクロックＣＬＫの刻み数が計数される。Ｄ型フリップフロップ５８〜６０では、それぞれカウンタ５５〜５７の計数出力を同期信号ＳＹＴの立ち上がりタイミングでラッチするので、同期信号ＳＹＴの前回の立ち上がりから今回の立ち上がりまでの間における高周波信号ＰＡＯｈの立ち上がり回数が信号ＵＣＭｈとして、”Ｈ”レベルにある時間（クロック刻み数）の合計が信号ＨＴＭｈとして、”Ｌ”レベルにある時間（クロック刻み数）の合計が信号ＬＴＭｈとしてそれぞれＣＰＵ部１５に出力されることになる。
【００４５】
次に、図１１は高周波信号の再生部の詳細な回路構成図である。高周波信号の再生部は、ＣＰＵ部１５から高周波信号を規定する信号、すなわち同期信号ＳＹＴの１周期内の立ち上がり回数ＵＣＭｈ、”Ｈ”レベルにある時間ＨＴｈおよび”Ｌ”レベルにある時間ＬＴｈを入力して高周波信号ＰＡＩｈを再生して制御装置１のマイコン３に出力する。なお、”Ｈ”レベルにある時間ＨＴｈは”Ｈ”レベルにある時間の合計ＨＴＭｈを立ち上がり回数ＵＣＭｈで除算したもの、”Ｌ”レベルにある時間ＬＴｈは”Ｌ”レベルにある時間の合計ＬＴＭｈを立ち上がり回数ＵＣＭｈで除算したもので、それぞれＣＰＵ部１５によって算出される。図１１において、高周波信号の再生部は、ＮＯＴゲート６１〜６５、２入力ＡＮＤゲート６６、カウンタ７１〜７３、デジタル・コンパレータ７４〜７６およびプリセット・リセット付きフリップフロップ（７４ＬＳ７４等で実現される）７７を備えて構成されている。
【００４６】
高周波信号の再生部の動作は以下の通りである。まず、カウンタ７２では当該再生部の出力となる高周波信号ＰＡＩｈの立ち上がりでゼロクリアされ、クロックＣＬＫの刻み数を計数する。この計数結果はコンパレータ７５で”Ｌ”レベルにある時間（クロック刻み数）ＬＴｈと比較され、該比較結果の反転信号をフリップフロップ７７のプリセット入力とすることで、フリップフロップ７７が”Ｈ”レベルから次の”Ｈ”レベルになるまでの時間、すなわち高周波信号ＰＡＩｈが”Ｌ”レベルにある時間を決定している。
また、カウンタ７３では高周波信号ＰＡＩｈの立ち下がりでゼロクリアされ、クロックＣＬＫの刻み数を計数する。この計数結果はコンパレータ７６で”Ｈ”レベルにある時間（クロック刻み数）ＨＴｈと比較され、該比較結果の反転信号をフリップフロップ７７のリセット入力とすることで、フリップフロップ７７が”Ｌ”レベルから次の”Ｌ”レベルになるまでの時間、すなわち高周波信号ＰＡＩｈが”Ｈ”レベルにある時間を決定している。
さらに、カウンタ７１では同期信号ＳＹＴの立ち上がりでゼロクリアされ、高周波信号ＰＡＩｈの立ち下がりを計数する。この計数結果はコンパレータ７４で立ち上がり回数ＵＣＭｈと比較され、該比較結果の反転信号をＡＮＤゲート６６に供給することで、立ち上がり回数ＵＣＭｈに達して以降の高周波信号ＰＡＩｈの出力を禁止している。
【００４７】
次に、図１２は低周波信号の記録部の詳細な回路構成図である。低周波信号の記録部は、制御装置１のマイコン３からの低周波信号ＰＡＯｌを入力して、同期信号ＳＹＴの直前の最新の”Ｈ”レベルにある時間ＨＴＭｌ、並びに、”Ｌ”レベルにある時間ＬＴＭｌを検出してＣＰＵ部１５に出力する。図１２において、低周波信号の記録部は、ＮＯＴゲート７８、カウンタ８１，８２およびＤ型フリップフロップ８３〜８６を備えて構成されている。
【００４８】
低周波信号の記録部の動作は以下の通りである。まず、カウンタ８１では、低周波信号ＰＡＯｌの立ち下がりでゼロクリアされ、クロックＣＬＫの刻み数を計数する。この計数結果をＤ型フリップフロップ８３に低周波信号ＰＡＯｌの立ち上がりタイミングでラッチすることにより、低周波信号ＰＡＯｌの立ち下がりから立ち上がりまでの”Ｌ”レベルにある時間（クロック刻み数）が検出される。さらに該検出結果を同期信号ＳＹＴの立ち上がりタイミングでＤ型フリップフロップ８５にラッチすることにより、同期信号ＳＹＴの直前の最新の”Ｌ”レベルにある時間ＬＴＭｌが生成されることになる。
一方、カウンタ８２では、低周波信号ＰＡＯｌの立ち上がりでゼロクリアされ、クロックＣＬＫの刻み数を計数する。この計数結果をＤ型フリップフロップ８４に低周波信号ＰＡＯｌの立ち下がりタイミングでラッチすることにより、低周波信号ＰＡＯｌの立ち上がりから立ち下がりまでの”Ｈ”レベルにある時間（クロック刻み数）が検出される。さらに該検出結果を同期信号ＳＹＴの立ち上がりタイミングでＤ型フリップフロップ８６にラッチすることにより、同期信号ＳＹＴの直前の最新の”Ｈ”レベルにある時間ＨＴＭｌが生成されることになる。
【００４９】
次に、図１３は低周波信号の再生部の詳細な回路構成図である。低周波信号の再生部は、ＣＰＵ部１５から低周波信号を規定する信号、すなわち”Ｈ”レベルにある時間ＨＴｌおよび”Ｌ”レベルにある時間ＬＴｌを入力して低周波信号ＰＡＩｌを再生して制御装置１のマイコン３に出力する。なお、”Ｈ”レベルにある時間ＨＴｈは記録部のＨＴｌを、”Ｌ”レベルにある時間ＬＴｌは記録部のＬＴｌをそのまま使用してよい。図１３において、低周波信号の再生部は、ＮＯＴゲート８８，８９、カウンタ９１，９２、デジタル・コンパレータ９３，９４およびＤ型フリップフロップ９５を備えて構成されている。
【００５０】
低周波信号の再生部の動作は以下の通りである。まず、カウンタ９１では当該再生部の出力となる低周波信号ＰＡＩｌの立ち上がりでゼロクリアされ、クロックＣＬＫの刻み数を計数する。この計数結果はコンパレータ９３で”Ｌ”レベルにある時間（クロックの刻み数）ＬＴｌと比較され、該比較結果をＤ型フリップフロップ９５のクロック入力とすることで、”Ｌ”レベルにある時間ＬＴｌだけ経過した後にＤ型フリップフロップ９５を”Ｈ”レベルにセットする。
一方、カウンタ９２では低周波信号ＰＡＩｌの立ち下がりでゼロクリアされ、クロックＣＬＫの刻み数を計数する。この計数結果はコンパレータ９４で”Ｈ”レベルにある時間（クロックの刻み数）ＨＴｌと比較され、該比較結果の反転信号をＤ型フリップフロップ９５のリセット入力とすることで、”Ｈ”レベルにある時間ＨＴｌだけ経過した後にＤ型フリップフロップ９５を”Ｌ”レベルにリセットする。その結果としてＤ型フリップフロップ９５のＱ出力から低周波信号ＰＡＩｌが出力されることとなる。
【００５１】
次に、図１４は、本実施形態の図１に示した構成の自動テスト装置２における動作を説明するタイミングチャートである。同図を参照して、本実施形態の自動テスト装置２の動作を説明する。なお、図１４（ａ）〜（ｅ）では自動テスト装置２における一般的なサンプリングの具体例を示し、図１４（ｆ）および（ｇ）では制御装置１に時分割アナログデータが入力される場合のサンプリングの具体例を示している。
【００５２】
まず、交流外部同期信号作成部１４において、図４を参照して説明したように同期信号ＳＹＴ（第２外部同期信号ＥＸＴ２）が生成される（図１４（ａ）〜（ｃ）参照）。このとき制御装置１においては、図１４（ｄ）に示すように、同期信号作成部５による第１同期信号ＳＹＣの立ち上がりタイミングで出力データを出力している。また自動テスト装置２では、デジタル信号記録部７において、同期信号ＳＹＴから半周期遅らせた図１４（ｄ）中の○印のタイミングでサンプリングし、図１４（ｅ）に示すような記録データを得ている。すなわち、本実施形態では、自動テスト装置２の同期信号ＳＹＴを制御装置１の第１同期信号ＳＹＣと同期させ、また、データのサンプリングタイミングを所定時間（半周期）遅らせて出力信号の安定した時点で出力データを取り込むようにしているため、確実に動作をシミュレートすることができる。なお、入力データの入力（制御装置１への供給）タイミングも同様である。
【００５３】
次に、制御装置１に時分割アナログデータが入力される場合でも、アナログ疑似入力信号作成部９１〜９Ｎにおける遅延設定データＤＹＤ３を入力データが変化しないタイミングに設定することで、安定した時点ので入力データを制御装置１へ供給して、確実に動作をシミュレートすることができる。図１４（ｆ）および（ｇ）の具体例の場合では、制御装置１において、制御対象からの入力信号波形は第１同期信号ＳＹＣから３／４周期だけ遅らせた図中の×印のタイミングで実際に取り込まれるのに対して、自動テスト装置２は、同期信号ＳＹＴから半周期だけ遅らせた図中の○印のタイミングで供給しているので、図１４（ｇ）に示すように、両者はほぼ同じ入力信号波形として制御装置１に供給されることとなる。なお、自動テスト装置２の遅延設定データを制御装置１の実際の遅延時間に一致させるほどシミュレーションの精度が向上するのは明らかである。
【００５４】
以上説明したように、本実施形態の自動テスト装置によれば、制御装置１の第１同期信号ＳＹＣを外部同期信号入力部１３を介して入力して第１外部同期信号ＥＸＴ１とし、該第１外部同期信号ＥＸＴ１に基づき自動テスト装置２を動作制御することにより、制御装置１と動作を同期させることができる。すなわち、制御装置１では、通常、第１同期信号ＳＹＣ毎に一度の入力を行い、出力については第１同期信号ＳＹＣ毎に一度だけ該出力値を変更するため、制御ソフトウェアのテストにおける絶対時間を同期信号（第１外部同期信号ＥＸＴ１であるＳＹＴ）の（周期）数で数え、同期信号ＳＹＴ毎に１回のサンプリングを行うことにより、制御装置１と自動テスト装置２の同期をとることができ、長時間のテスト時にも制御装置と自動テスト装置の同期が保たれるので、従来のように制御ソフトウェアの良否の判定を行うための時間の許容値をテスト開始からの経過時間によって増加させる必要がなく、結果として、テスト時間の長期化によってテストの誤差許容値が巨大化することなく、かつテストデータの巨大化を抑制することができる。
また、例えば家電製品等に制御装置１が適用される場合に、制御装置１の同期信号作成手段５により、商用交流電源のゼロクロスに基づき５０または６０［Ｈｚ］或いはその倍の周波数の第１同期信号ＳＹＣを作成することが多いが、自動テスト装置２において、第２同期信号作成手段１４により、同一の商用交流電源のゼロクロスに基づき自動テスト装置２の動作の時間的基準となる第２外部同期信号ＥＸＴ２を作成し、該第２外部同期信号ＥＸＴ２に基づき当該自動テスト装置２を動作制御することにより制御装置１と動作を同期させるようにしても、同様の効果を得ることができる。
【００５５】
また、制御装置１に対するデジタル信号またはアナログ信号の入出力データを同期信号ＳＹＴの周期毎に１組保持するインタフェース手段６Ａ，６Ｂ，７，８，９１〜９Ｎにおいて、入出力データの入力または出力を行うタイミングを同期信号ＳＹＴに対する遅延時間ＤＴＤ１〜ＤＴＤ４をもって信号毎に設定可能としているので、同期信号ＳＹＴから各信号毎に個別に設定可能な遅延時間後に入出力データを入出力して、信号が安定した状態で入出力を行うことができ、確実に制御装置１の動作をシミュレートすることが可能となる。
【００５６】
さらに、入出力データが２値信号で、該信号の変化の周波数が同期信号ＳＹＴの周波数よりも大きい高周波信号の場合には、インタフェース手段を高周波信号の記録部（図１０）および高周波信号の再生部（図１１）で構成して、同期信号ＳＹＴの１周期間の信号の変化回数および２値それぞれの値にある合計時間を記録・再生するようにし、出力データが２値信号で、該信号の変化の周波数が同期信号ＳＹＴの周波数よりも小さい低周波信号の場合には、インタフェース手段を低周波信号の記録部（図１２）および低周波信号の再生部（図１３）で構成して、同期信号ＳＹＴの直前の２値の保持時間を制御装置１が必要とする精度で記録・再生するので、高周波信号、低周波信号に関らず、同期信号ＳＹＴ毎に１回のサンプリングで完全なデータをとることができ、テスト実行の出力データおよびサンプリングする入力データの量をより少なくさせることができ、自動検証のための処理時間の短縮を図ることができる。
【００５７】
【発明の効果】
以上説明したように、本発明の自動テスト装置によれば、制御装置の動作の時間的基準となる第１同期信号を外部同期信号入力部を介して入力し、該第１同期信号に基づき当該自動テスト装置を動作制御することにより、制御装置と動作を同期させ、制御ソフトウェアのテストにおける絶対時間を第１同期信号の（周期）数で数え、第１同期信号毎に１回のサンプリングを行うことにより、制御装置と自動テスト装置の同期をとることができ、テスト時間の長期化によってテストの誤差許容値が巨大化することなく、かつテストデータの巨大化を抑制することが可能な自動テスト装置を提供することができる。
【００５８】
また、本発明の自動テスト装置によれば、自動テスト装置において、第２同期信号作成手段により、同一の商用交流電源のゼロクロスに基づき該自動テスト装置の動作の時間的基準となる第２同期信号を作成し、該第２同期信号に基づき当該自動テスト装置を動作制御することにより制御装置と動作を同期させることとしたので、テスト時間の長期化によってテストの誤差許容値が巨大化することなく、かつテストデータの巨大化を抑制することが可能な自動テスト装置を提供することができる。
【００５９】
また、本発明の自動テスト装置によれば、制御装置に対するデジタル信号またはアナログ信号の入出力データを第１同期信号または第２同期信号の周期毎に１組保持するインタフェース手段において、入出力データの入力または出力を行うタイミングを、入出力タイミング制御手段により第１同期信号または第２同期信号に対する遅延時間をもって信号毎に設定可能としたので、第１同期信号または第２同期信号から各信号毎に個別に設定可能な遅延時間後に入出力データを入出力して、信号が安定した状態で入出力を行うことができ、確実に動作をシミュレートすることが可能な自動テスト装置を提供することができる。
【００６０】
さらに、本発明の自動テスト装置によれば、入出力データが２値信号で、該信号の変化の周波数が第１同期信号または第２同期信号の周波数よりも大きい高周波信号の場合には、インタフェース手段において、第１同期信号または第２同期信号の１周期で前記信号が変化した回数および該信号が２値の内の一方または両方の値にある合計時間或いは該信号が２値の何れの値にあるかを示す比率を保持し、入出力データが２値信号で、該信号の変化の周波数が第１同期信号または第２同期信号の周波数よりも小さい低周波信号の場合には、インタフェース手段において、信号が２値の内の一方の値から他方の値に変化するまでの時間を保持することとしたので、信号の周波数が急激に変化しても、第１同期信号または第２同期信号毎に１回のサンプリングで完全なデータをとることができ、テスト実行の出力データおよびサンプリングする入力データの量をより少なくさせることができ、自動検証のための処理時間の短縮を図り得る自動テスト装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る自動テスト装置を制御装置に接続したときの構成図である。
【図２】制御装置の具体的構成を例示する構成図である。
【図３】自動テスト装置の交流外部同期信号作成部の詳細な回路構成図である。
【図４】交流外部同期信号作成部の動作を説明する各部信号のタイミングチャートである。
【図５】自動テスト装置のデジタル疑似入力信号作成部の詳細な回路構成図である。
【図６】デジタル疑似入力信号作成部の動作を説明する各部信号のタイミングチャートである。
【図７】自動テスト装置のデジタル信号記録部の詳細な回路構成図である。
【図８】自動テスト装置のアナログ疑似入力信号作成部の詳細な回路構成図である。
【図９】自動テスト装置のアナログ信号記録部の詳細な回路構成図である。
【図１０】自動テスト装置の高周波信号の記録部の詳細な回路構成図である。
【図１１】自動テスト装置の高周波信号の再生部の詳細な回路構成図である。
【図１２】自動テスト装置の低周波信号の記録部の詳細な回路構成図である。
【図１３】自動テスト装置の低周波信号の再生部の詳細な回路構成図である。
【図１４】実施形態の自動テスト装置における動作を説明するタイミングチャートであり、図１４（ａ）〜（ｅ）は一般的なサンプリングの具体例を、図１４（ｆ）および（ｇ）は時分割アナログデータが入力される場合のサンプリングの具体例を示す。
【図１５】従来の制御装置に自動テスト装置を接続したときの構成図である。
【図１６】従来例の制御装置および自動テスト装置における動作を説明するタイミングチャートである。
【符号の説明】
１    制御装置
２    自動テスト装置
３    マイコン
４    直流電源装置
５    同期信号作成部
６（６Ａ，６Ｂ）    デジタル疑似入力信号作成部
７    デジタル信号記録部
８    アナログ信号記録部
９（９１〜９Ｎ）    アナログ疑似入力信号作成部
１１，１２    コンセント
１３    外部同期信号入力部
１４    交流外部同期信号作成部（第２外部同期信号作成手段）
１５    ＣＰＵ部
１６    ＣＲＴ等の表示出力機器
１７    キーボード，マウス等の入力機器
２１    センサ（サーミスタ等）
２２    操作スイッチ
２３    アクチュエータ（バルブ・モータ等）
２４    表示器（ＬＥＤ，ＬＣＤ，ブザー等）
ＳＹＣ    制御装置の第１同期信号
ＳＹＴ（ＥＸＴ１，ＥＸＴ２）    自動テスト装置の同期信号
ＥＸＴ１    第１外部同期信号（第１同期信号）
ＥＸＴ２    第２外部同期信号（第２同期信号）
２５    トランス
２６    アナログ・コンパレータ
２７，２８，３３，３８    Ｄ型フリップフロップ
２９    ２入力ＡＮＤゲート
３０，３５，４０，４５    ＮＯＴゲート
３１，３６，４１，４６    カウンタ
３２，３７，４２，４７    デジタル・コンパレータ
ＯＤＴ    ＣＰＵ部からのデータ
ＣＬＫ    クロック
ＰＤＩ（ＰＤＩＡ，ＰＤＩＢ）    デジタル疑似入力信号
ＤＴＤ１〜ＤＴＤ４    遅延設定データ
ＯＤＣ    制御装置のマイコンからのデジタルデータ
ＤＯ    出力データ
４３    デジタル／アナログ変換器（ＤＡＣ）
ＡＤＴ    ＣＰＵ部からのデータ
ＰＡＩ（ＰＡＩ１〜ＰＡＩＮ）    アナログ疑似入力信号
４８    アナログ／デジタル変換器（ＡＤＣ）
ＰＡＯ    制御装置のマイコンからのアナログデータ
ＡＤ    出力データ
ＰＡＯｈ    制御装置のマイコンからの高周波信号
ＵＣＭｈ    立ち上がり回数
ＨＴＭｈ    ”Ｈ”レベルにある時間の合計
ＬＴＭｈ    ”Ｌ”レベルにある時間の合計
５１，５２，６１〜６５，７８，８８，８９    ＮＯＴゲート
５３，５４，６６    ２入力ＡＮＤゲート
５５〜５７，７１〜７３，８１，８２    カウンタ
５８〜６０，８３〜８６，９５    Ｄ型フリップフロップ
ＨＴｈ    ”Ｈ”レベルにある時間
ＬＴｈ    ”Ｌ”レベルにある時間
ＰＡＩｈ    高周波信号
７４〜７６，９３，９４    デジタル・コンパレータ
７７    プリセット・リセット付きフリップフロップ
ＰＡＯｌ    制御装置のマイコンからの低周波信号
ＨＴＭｌ，ＨＴｌ    ”Ｈ”レベルにある時間
ＬＴＭｌ，ＬＴｌ    ”Ｌ”レベルにある時間
ＰＡＩｌ    低周波信号
【図１】
0004180157.tif 000002
【図２】
0004180157.tif 000003
【図３】
0004180157.tif 000004
【図４】
0004180157.tif 000005
【図５】
0004180157.tif 000006
【図６】
0004180157.tif 000007
【図７】
0004180157.tif 000008
【図８】
0004180157.tif 000009
【図９】
0004180157.tif 000010
【図１０】
0004180157.tif 000011
【図１１】
0004180157.tif 000012
【図１２】
0004180157.tif 000013
【図１３】
0004180157.tif 000014
【図１４】
0004180157.tif 000015
【図１５】
0004180157.tif 000016
【図１６】
0004180157.tif 000017