(57)【特許請求の範囲】
【請求項１】
全ての送信データを同一の拡散符号系列によってスペクトル拡散して、その拡散された送信データを、それぞれ異なる時間ずつ遅延させ、それらの遅延した拡散後の送信データを、その拡散の最小単位であるチップ毎に複数個足し合わせることによって多重化を実現するようなスペクトル拡散通信用送信機において、
多重数、または各送信データの遅延時間、またはその両方によって表される多重パラメータが入力され、該多重パラメータから予め定めた多重を行うタイミングを与える多重タイミング信号を生成する多重タイミング信号生成器と、
拡散符号系列の各チップに対応して設けられ、１つ、または複数の送信データを拡散し多重した結果の各チップを、拡散符号系列の系列長に相当するチップ数分を保持し、スペクトル拡散通信において拡散後の各チップを送信する速度であるチップレートに等しいクロックによって入力データを取り込むレジスタと、
拡散符号系列の各チップに対応して前記各レジスタと組にして設けられる演算器であって、それぞれの演算器に対応する拡散符号系列のチップの値と、全演算器に同一の送信データが入力され、さらに送信の時系列上最後尾にあたる拡散符号系列のチップに対応する初段の演算器には、任意に定めたオフセット値が、それ以外の演算器には、それぞれ１つ前のチップ位置に対応する前段レジスタの値が入力され、多重タイミング信号がアクティブのクロックタイミングにおいて、全ての演算器で送信データと拡散符号系列の対応するチップとから拡散結果の各チップを同時に求め、それらの拡散結果に前記オフセット値、または前段レジスタの値を加算した結果を、組となるレジスタへ入力し、多重タイミング信号が非アクティブのクロックタイミングにおいては、前記オフセット値、または前記前段レジスタの値を、そのまま組となるレジスタへ入力するように構成される演算器と
からなる拡散多重回路を備えたことを特徴とするスペクトル拡散通信用送信機。
【請求項２】
請求項１に記載のスペクトル拡散通信用送信機における拡散多重回路の演算器が、
初段の演算器では、オフセット値、それ以外の場合は、前段のレジスタの値に、任意に定めた各チップ共通の正、または負の定数を加算する加算器と、
送信データと対応する拡散符号系列の値が同じならば、同符号の乗算結果として「１」を、異なるならば、異符号の乗算結果として「０」を出力する第１の論理演算器と、
多重タイミング信号がアクティブのときは、前記第１の論理演算器の出力を、多重タイミング信号が非アクティブのときは、「０」を出力する第２の論理演算器と、
前記第２の論理演算器の出力が、「１」のときは、前記加算器の出力を、「０」のときは、前記初段の演算器では、前記オフセット値、それ以外では、それぞれの前段レジスタの出力を選択するマルチプレクサと
から構成されたことを特徴とするスペクトル拡散通信用送信機。
【請求項３】
請求項２に記載のスペクトル拡散通信用送信機における拡散多重回路の演算器が、任意に定めた各チップ共通の定数が「１」であり、前記加算器がワンインクリメンタで構成されたことを特徴とするスペクトル拡散通信用送信機。
【請求項４】
請求項１に記載のスペクトル拡散通信用送信機における拡散多重回路の演算器が、
送信データと対応する拡散符号系列の値が同じならば、同符号の乗算結果として「１」を、異なるならば、異符号の乗算結果として「０」を出力する第１の論理演算器と、
多重タイミング信号がアクティブのときは、第１の論理演算器の出力を、多重タイミング信号が非アクティブのときは、「０」を出力する第２の論理演算器と、
初段の演算器では、前記オフセット値、それ以外の場合は、それぞれの前段レジスタの値に、前記第２の論理演算器の出力を加算する加算器と
から構成されることを特徴とするスペクトル拡散通信用送信機。
【請求項５】
請求項１記載のスペクトル拡散通信用送信機における拡散多重回路の演算器が、
対応する拡散符号系列のチップが「１」である場合、多重タイミング信号がアクティブのクロックタイミングにおいて、初段の演算器では、オフセット値、それ以外では、それぞれの前段レジスタの値と、送信データとを加算し、多重タイミング信号が非アクティブのクロックタイミングにおいては、前記初段の演算器では、前記オフセット値、それ以外では、それぞれの前記前段レジスタの値を、そのまま組となるレジスタへ入力する正演算器と、
対応する拡散符号系列のチップが「０」である場合、多重タイミング信号がアクティブのクロックタイミングにおいて、初段の演算器では、オフセット値、それ以外では、それぞれの前段レジスタの値と、送信データの符号反転とを加算し、多重タイミング信号が非アクティブのクロックタイミングにおいては、前記オフセット値、または前記前段レジスタの値をそのまま出力する負演算器と、
の異なる構成から実現される演算器であることを特徴とするスペクトル拡散通信用送信機。
【請求項６】
請求項５に記載のスペクトル拡散通信用送信機における拡散多重回路の正演算器が、
初段の正演算器では、オフセット値、それ以外の場合は、それぞれの前段レジスタの値に、任意に定めた各チップ共通の正または負の定数を加算する加算器と、
多重タイミング信号がアクティブのときは、送信データを出力し、多重タイミング信号が非アクティブのときは、「０」を出力する論理演算器と、
該論理演算器の出力が「１」のときは、前記加算器の出力を、「０」のときは、前記オフセット値、または前記前段レジスタの出力を選択するマルチプレクサと
から構成されることを特徴とするスペクトル拡散通信用送信機。
【請求項７】
請求項６に記載のスペクトル拡散通信用送信機における拡散多重回路の正演算器が、任意に定めた各チップ共通の定数が「１」であり、前記加算器が、ワンインクリメンタで構成されることを特徴とするスペクトル拡散通信用送信機。
【請求項８】
請求項５に記載のスペクトル拡散通信用送信機における拡散多重回路の負演算器が、
初段の負演算器では、オフセット値、それ以外の場合は、それぞれの前段レジスタの値に、任意に定めた各チップ共通の正または負の定数を加算する加算器と、
送信データの符号反転を出力する符号反転器と、
多重タイミング信号がアクティブのときは、前記符号反転器の出力を、多重タイミング信号が非アクティブのときは、「０」を出力する論理演算器と、
該論理演算器の出力が「１」のときは、前記加算器の出力を、「０」のときは、前記オフセット値、または前記前段レジスタの出力を選択するマルチプレクサと
から構成されることを特徴とするスペクトル拡散通信用送信機。
【請求項９】
請求項８に記載のスペクトル拡散通信用送信機における拡散多重回路の負演算器が、
任意に定めた各チップ共通の定数が「１」であり、前記加算器が、ワンインクリメンタで構成され、送信データを符号反転する前記符号反転器が、論理反転をするインバータで構成されることを特徴とするスペクトル拡散通信用送信機。
【請求項１０】
請求項５に記載のスペクトル拡散通信用送信機における拡散多重回路の正演算器が、
多重タイミング信号がアクティブのときは、送信データを、多重タイミング信号が非アクティブのときは、「０」を出力する論理演算器と、
前記初段の演算器では、オフセット値、それ以外の場合は、それぞれの前段レジスタの値に、前記論理演算器の出力を加算する加算器と
から構成されることを特徴とするスペクトル拡散通信用送信機。
【請求項１１】
請求項５に記載のスペクトル拡散通信用送信機における拡散多重回路の負演算器が、
送信データの論理反転を出力するインバータと、
多重タイミング信号がアクティブのときは、前記インバータの出力を、多重タイミング信号が非アクティブのときは、「０」を出力する論理演算器と、
前記初段の演算器では、オフセット値、それ以外の場合は、それぞれの前段レジスタの値に、前記論理演算器の出力を加算する加算器
とから構成されることを特徴とするスペクトル拡散通信用送信機。
【請求項１２】
請求項１乃至１１のいずれか一項に記載のスペクトル拡散通信用送信機における拡散多重回路が、それぞれのレジスタに対して初期値を設定する手段を設け、対応する拡散符号系列のチップ位置と、多重数、および多重タイミングのパターンとから、それぞれのレジスタ毎に定めた初期値を、送信動作開始時、または多重の切り替え時、あるいはその両方のタイミングにおいて、それぞれのレジスタに設定するように構成されることを特徴とするスペクトル拡散通信用送信機。
【請求項１３】
請求項１２に記載のスペクトル拡散通信用送信機における拡散多重回路の初期値を設定する手段が、
送信動作開始時、または多重の切り替え時、あるいはその両方において切り替えのタイミングと、多重数、および多重のパターンの情報を示す初期設定信号が入力され、初段の演算器では、オフセット値、それ以外の場合は、それぞれの前段レジスタの値であるそれぞれの演算器への入力に対して、前記初期設定信号の示すタイミングにおいて、拡散符号系列のチップ位置毎に予め定めた初期値を、加算することによって、初期値を設定するように構成されることを特徴とするスペクトル拡散通信用送信機。
【請求項１４】
請求項１２または１３に記載のスペクトル拡散通信用送信機における拡散多重回路が、送信動作開始時、または多重の切り替え時、あるいはその両方において設定する前記初期値を、送信動作開始後、または多重切り替え後の最初の送信データを拡散し多重するタイミングよりも拡散符号系列のチップ数に相当するクロック数以上前から、送信動作開始後、または多重切り替え後における多重タイミングと同じパターンによる送信データの拡散と多重が続いていたと仮定し、その仮想的な送信データ、すなわちダミーのデータが、「１」および「０」の任意の順序による組み合わせ、全て「１」、全て「０」のいずれかであり、前記ダミーデータの拡散多重結果に続けて前記最初の送信データの拡散結果を多重するとき、それらの間で重なり合う部分の各チップ位置におけるダミーデータの拡散多重結果の値とすることを特徴とするスペクトル拡散通信用送信機。
【請求項１５】
請求項１乃至１４のいずれか一項に記載のスペクトル拡散通信用送信機における拡散多重回路が、初段の演算器に入力するオフセット値を多重数に係わらず「０」とし、目的の拡散多重回路における最大の多重数および多重のタイミングとから決められる、それぞれの必要最小限のビット数によって前記演算器およびレジスタを構成し、前記初段の演算器は、多重タイミング信号と送信データのみを入力として構成されることを特徴とするスペクトル拡散通信用送信機。
【請求項１６】
請求項１５に記載のスペクトル拡散通信用送信機における拡散多重回路の初段の演算器が、拡散符号系列の対応するチップが「１」の場合、多重タイミング信号がアクティブのときは、送信データを、非アクティブのときは、「０」を出力する論理演算器で構成され、拡散符号系列の対応するチップが「０」の場合、多重タイミング信号がアクティブのときは、送信データの論理反転を、非アクティブのときは、「０」を出力する論理演算器で構成されることを特徴とするスペクトル拡散通信用送信機。
【請求項１７】
請求項１乃至１６のいずれか一項に記載のスペクトル拡散通信用送信機における拡散多重回路の多重タイミング信号生成器が、
スタート信号によって初期化され、拡散符号系列のチップ長を周期としてカウントを行うカウンタと、
該カウンタの値をデコードするデコーダと、
該デコーダ出力を基にして、多重パラメータに応じて予め定めたタイミングでアクティブとなる多重タイミング信号を生成するタイミング生成器と
から構成されることを特徴とするスペクトル拡散通信用送信機。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、スペクトル拡散通信システムにおける送信機に関し、特に、次式、
【数１】
0004162323.tif 000002
ただし、
ｓ（t）  ：拡散、多重後送信信号
ａi(t）  ：多重数分に直並列変換された拡散前送信データ
ｃ（t）  ：拡散符号系列
（ａi（t）の変化周期に対して拡散符号系列長分の１の周期）
Ｍ        ：多重数
τi       ：送信データ間の遅延時間
によって表され、全ての送信データを同一の拡散符号系列ｃ(ｔ)によってスペクトル拡散して、その拡散された送信データをそれぞれ異なる時間τiずつ遅延させ、それらの遅延した拡散後の送信データを、その拡散の最小単位であるチップ毎に複数個足し合わせることによって多重化を実現し、高速通信を可能とするようなスペクトル拡散通信システムの送信側変調部のスペクトル拡散と多重の処理を行う拡散多重回路に関する発明である。
【０００２】
【従来の技術】
第１の従来例としてスペクトル拡散通信システムにおいて、通信特性の劣化を防止しながらデータを多重化して高速通信を実現するための技術として、特開平９−５５７１４号公報に開示されている方式がある。この方式は、送信データを直並列変換し、それら複数の送信データに対して同一の拡散符号系列によってスペクトル拡散を行い、さらにそれら拡散結果を互いに異なる遅延時間で遅延させてから合成することにより多重化するものである。
図２３は、上記第１の従来例のスペクトル拡散通信システムにおける送信側の拡散多重回路のブロック図である。
【０００３】
この拡散多重回路は、送信データ（ＴＸＤＡＴＡ）を直並列変換する直並列変換器１６と、拡散符号系列を生成する拡散符号系列発生器１７と、直並列変換器１６で並列化された複数の送信データを拡散符号系列発生器１７で生成された同一の拡散符号系列でそれぞれ乗算することによってスペクトル拡散を行う乗算器１８と、それら乗算結果をそれぞれ異なる遅延時間で遅延させる遅延部１９と、それら遅延された乗算結果をすべて足し合わせて多重化する総和演算器２０とから構成される。これにより、複数の送信データに対して同一の拡散符号系列によってスペクトル拡散を行い、さらにそれら拡散結果を互いに異なる遅延時間で遅延させてから合成することによる多重化が可能となる。
【０００４】
また、第２の従来例として、複数の送信データを、１つの疑似ノイズ（本発明における拡散符号系列と同義であるため、以下拡散符号系列という）をそれぞれ位相をずらした（以下、位相シフトという）拡散符号系列によってそれぞれ変調（本発明におけるスペクトル拡散と同義であるため、以下スペクトル拡散という）し、拡散後のそれぞれの送信データを位相を揃えて各チップ毎に加算して多重化することを目的とした、特許第２８０３２３７号における変調器がある。
図２４は、第２の従来例のデータ通信送信機における拡散多重回路のブロック図である。
図２４において拡散多重回路は、拡散符号系列を１チップずつクロック信号に合わせて発生する系列符号発生器４０と、その生成された全ての演算器に共通の拡散符号系列と、多重するＬ個の送信データ１〜Ｌがそれぞれ別々に入力され、初段の演算器には「０」、その他には前段のパイプラインレジスタの出力が入力され、送信データが「１」であれば拡散符号系列の値（「０」の場合は「−１」へ変換した値）を「０」または前段のパイプラインレジスタの出力値に加算し、送信データが「０」であれば「０」または前段のパイプラインレジスタの出力値をそのまま出力する演算器４１（１）〜４１（Ｌ）と、各演算器４１（１）〜４１（Ｌ）の出力が入力され、クロック信号によってシフトすることによって位相シフトを施すパイプラインレジスタ４２（１）〜４２（Ｌ）と、基準系列信号を生成するために拡散符号系列を遅延する遅延シフトレジスタ４３とから構成される。
【０００５】
【発明が解決しようとする課題】
しかしながら第１の従来例の拡散多重回路では、以下のような問題点があった。
まず、拡散符号系列を乗じてスペクトル拡散を行う乗算器と、それぞれのスペクトル拡散結果を遅延させる遅延部が、最大の多重数と同じ個数だけ必要になり、また、多重数によって、それぞれの使用個数を変化させる必要がある。また、前記した特開平９−５５７１４号公報に開示されている方式では、多重タイミングを動作時に変更して多重数の切り替えを行うことで、複数の伝送速度を選択できるマルチレート化を実現することができるが、遅延部による遅延時間を動的に変化させる必要がある。
【０００６】
このため、第１の従来例の拡散多重回路では、回路構成とその制御が複雑になるという問題点があった。さらに、第１の従来例の拡散多重回路では、電源投入時や送信開始時のような回路の初期状態からの動作開始時、および送信中の多重数切り替え時、例えばヘッダ部とデータ部とで多重数を切り替える場合の境界において、所定の多重数分の多重が行われていないチップが存在するため、受信機でのスペクトル逆拡散での受信波形（チップレートの数倍のクロックでサンプリングしたもの）と拡散符号系列との相関値の演算結果による復調データ判定のために必要な、相関位置の誤検出および誤ったタイミングによる相関同期の確立、つまり誤ったタイミングでの受信信号中の復調データ位置の補捉が起こる可能性が高く、復調時にデータ誤りの原因となる可能性がある。そして、第１の従来例の拡散多重回路では、この不具合への対応が困難であるという問題点があった。
【０００７】
また、第２の従来例の拡散多重回路では、以下に示すような問題点があった。第２の従来例の拡散多重回路では、回路構成上、多重数および拡散符号系列の位相シフト量を変更することは不可能であり、設計された１通りの多重数および位相シフト量でしか通信することができず、マルチレート化は実現できなかった。
さらに、第２の従来例の拡散多重回路において、演算器およびパイプラインレジスタの個数以上のデータを連続して送信しようとした場合、それぞれの送信データの演算器への入力タイミングを、対応する拡散符号系列の位相シフト量に応じて遅延させる必要がある。そのためには、送信データを直並列変換し、かつ並列化した送信データの出力タイミングを位相シフト量分ずつ遅延させる回路が必要となり、その分だけ回路規模が大きくなっていた。また、この直並列変換と遅延の回路を多重数や位相シフト量の変更に対応させることが難しく、マルチレート化を実現できないもう１つの要因となっていた。
【０００８】
【課題を解決するための手段】
本発明は、上記課題を解決するためになされたものであり、複数の多重数によるマルチレート通信および多重数の切り替えに対応しながら、回路構成とその制御の複雑化を解消したスペクトル拡散通信システムを提供するものである。
【０００９】
請求項１の発明は、全ての送信データを同一の拡散符号系列によってスペクトル拡散して、その拡散された送信データを、それぞれ異なる時間ずつ遅延させ、それらの遅延した拡散後の送信データを、その拡散の最小単位であるチップ毎に複数個足し合わせることによって多重化を実現するようなスペクトル拡散通信用送信機において、多重数、または各送信データの遅延時間、またはその両方によって表される多重パラメータが入力され、その多重パラメータから予め定めた多重を行うタイミングを与える多重タイミング信号を生成する多重タイミング信号生成器と、拡散符号系列の各チップに対応して設けられ、１つ、または複数の送信データを拡散し多重した結果の各チップを拡散符号系列の系列長に相当するチップ数分を保持し、スペクトル拡散通信において拡散後の各チップを送信する速度であるチップレートに等しいクロックによって入力データを取り込むレジスタと、拡散符号系列の各チップに対応して前記の各レジスタと組にして設けられる演算器で、それぞれの演算器に対応する拡散符号系列のチップの値と、全演算器に同一の送信データが入力され、さらに送信の時系列上最後尾にあたる拡散符号系列のチップに対応する初段の演算器には、任意に定めたオフセット値が、それ以外の演算器には、それぞれ１つ前のチップ位置に対応する前段レジスタの値が入力され、多重タイミング信号がアクティブのクロックタイミングにおいて、全ての演算器で送信データと拡散符号系列の対応するチップとから拡散結果の各チップを同時に求め、それらの拡散結果に前記オフセット値、または前段レジスタの値を加算した結果を組となるレジスタへ入力し、多重タイミング信号が非アクティブのクロックタイミングにおいては、前記オフセット値、または前段レジスタの値をそのまま組となるレジスタへ入力するように構成される演算器とからなる拡散多重回路を備えたものである。
【００１０】
請求項２の発明は、請求項１に記載のスペクトル拡散通信用送信機における拡散多重回路における演算器を、初段の演算器では、オフセット値、それ以外の場合は、前段のレジスタの値に、任意に定めた各チップ共通の正または負の定数を加算する加算器と、送信データと対応する拡散符号系列の値が同じならば、同符号の乗算結果として「１」を、異なるならば、異符号の乗算結果として「０」を出力する第１の論理演算器と、多重タイミング信号がアクティブのときは、前記第１の論理演算器の出力を、多重タイミング信号が非アクティブのときは、「０」を出力する第２の論理演算器と、前記第２の論理演算器の出力が「１」のときは、加算器の出力を、「０」のときは、前記初段の演算器では、前記オフセット値、それ以外では、それぞれの前段レジスタの出力を選択するマルチプレクサとから構成したものである。
【００１１】
さらに、回路規模を縮小するために、前記演算器における各チップ共通の定数を「１」とし、その加算器をワンインクリメンタで構成した。
【００１２】
請求項３の発明は、請求項２に記載の演算器を、任意に定めた各チップ共通の定数が「１」であり、その加算器をワンインクリメンタで構成したものである。
【００１３】
さらに回路規模を縮小するために、前記演算器を、マルチプレクサとワンインクリメンタを省略し、第１の論理演算器と、初段の演算器ではオフセット値、それ以外では前段レジスタの値に、第２の論理演算器の出力を直接加算する加算器で構成した。
【００１４】
請求項４の発明は、請求項１に記載のスペクトル拡散通信用送信機における拡散多重回路の演算器を、送信データと対応する拡散符号系列の値が同じならば、同符号の乗算結果として「１」を、異なるならば、異符号の乗算結果として「０」を出力する第１の論理演算器と、多重タイミング信号がアクティブのときは、第１の論理演算器の出力を、多重タイミング信号が非アクティブのときは、「０」を出力する第２の論理演算器と、初段の演算器では、前記オフセット値、それ以外の場合は、それぞれの前段レジスタの値に、第２の論理演算器の出力を加算する加算器とから構成したものである。
【００１５】
また、拡散符号系列が予め決まっている場合、前記演算器を、対応する拡散符号系列のチップが「１」のときは正演算器、「０」のときは負演算器としてそれぞれ異なる構成とした。
【００１６】
請求項５の発明は、請求項１記載のスペクトル拡散通信用送信機における拡散多重回路の演算器を、対応する拡散符号系列のチップが「１」である場合、多重タイミング信号がアクティブのクロックタイミングにおいて、初段の演算器では、オフセット値、それ以外では、それぞれの前段レジスタの値と、送信データとを加算し、多重タイミング信号が非アクティブのクロックタイミングにおいては、初段の演算器では、オフセット値、それ以外では、それぞれの前段レジスタの値をそのまま組となるレジスタへ入力する正演算器と、対応する拡散符号系列のチップが「０」である場合、多重タイミング信号がアクティブのクロックタイミングにおいて、初段の演算器では、前記オフセット値、それ以外では、それぞれの前段レジスタの値と、送信データの符号反転とを加算し、多重タイミング信号が非アクティブのクロックタイミングにおいては、オフセット値、または前段レジスタの値をそのまま出力する負演算器とから構成したものである。
【００１７】
請求項６の発明は、請求項５に記載のスペクトル拡散通信用送信機における拡散多重回路の正演算器を、初段の正演算器では、オフセット値、それ以外の場合は、それぞれの前段レジスタの値に、任意に定めた各チップ共通の正または負の定数を加算する加算器と、多重タイミング信号がアクティブのときは、送信データを出力し、多重タイミング信号が非アクティブのときは、「０」を出力する論理演算器と、該論理演算器の出力が「１」のときは、前記加算器の出力を、「０」のときは、オフセット値、または前段レジスタの出力を選択するマルチプレクサとから構成したものである。
【００１８】
さらに、回路規模を縮小するために、前記正演算器および負演算器における各チップ共通の定数を「１」とし、その加算器をワンインクリメンタで構成した。
【００１９】
請求項７の発明は、請求項６記載の正演算器を、任意に定めた各チップ共通の定数が「１」であり、その加算器をワンインクリメンタで構成したものである。
【００２０】
請求項８の発明は、請求項５に記載のスペクトル拡散通信用送信機における拡散多重回路の負演算器を、初段の負演算器では、オフセット値、それ以外の場合は、それぞれの前段レジスタの値に、任意に定めた各チップ共通の正または負の定数を加算する加算器と、送信データの符号反転を出力する符号反転器と、多重タイミング信号がアクティブのときは、前記符号反転器の出力を、多重タイミング信号が非アクティブのときは、「０」を出力する論理演算器と、該論理演算器の出力が「１」のときは、前記加算器の出力を、「０」のときは、オフセット値、または前段レジスタの出力を選択するマルチプレクサとから構成したものである。
【００２１】
請求項９の発明は、請求項８記載の負演算器を、任意に定めた各チップ共通の定数が「１」であり、その加算器が、ワンインクリメンタで構成され、送信データを符号反転する符号反転器を、論理反転をするインバータで構成したものである。
【００２２】
さらに、回路規模を縮小するために、前記正演算器、および負演算器を、マルチプレクサとワンインクリメンタを省略し、論理演算器と、初段の演算器では、オフセット値、それ以外では、それぞれの前段レジスタの値に、前記論理演算器の出力を直接加算する加算器で構成した。
【００２３】
請求項１０の発明は、請求項５に記載のスペクトル拡散通信用送信機における拡散多重回路の正演算器を、多重タイミング信号がアクティブのときは、送信データを、多重タイミング信号が非アクティブのときは、「０」を出力する論理演算器と、初段の演算器では、前記オフセット値、それ以外の場合は、それぞれの前段レジスタの値に、前記論理演算器の出力を加算する加算器とから構成したものである。
【００２４】
請求項１１の発明は、請求項５に記載のスペクトル拡散通信用送信機における拡散多重回路の負演算器を、送信データの論理反転を出力するインバータと、多重タイミング信号がアクティブのときは前記インバータの出力を、多重タイミング信号が非アクティブのときは、「０」を出力する論理演算器と、初段の演算器では、オフセット値、それ以外の場合は、それぞれの前段レジスタの値に、前記論理演算器の出力を加算する加算器とから構成したものである。
【００２５】
もう１つの課題である送信動作開始時および多重数切り替えにおける不具合を回避するために、本発明における拡散多重回路を、それぞれのレジスタに対して初期値を設定する手段を設け、対応する拡散符号系列のチップ位置と多重数および多重タイミングのパターンとからそれぞれの前記レジスタ毎に定めた初期値を、送信動作開始時、または多重の切り替え時、あるいはその両方のタイミングにおいてそれそれのレジスタに設定するように構成した。
【００２６】
請求項１２の発明は、請求項１乃至１１のいずれか一項に記載のスペクトル拡散通信用送信機の拡散多重回路において、それぞれのレジスタに対して初期値を設定する手段を設け、対応する拡散符号系列のチップ位置と多重数および多重タイミングのパターンとから、それぞれのレジスタ毎に定めた初期値を、送信動作開始時、または多重の切り替え時、あるいはその両方のタイミングにおいて、それぞれのレジスタに設定するように構成したものである。
【００２７】
請求項１３の発明は、請求項１２に記載のスペクトル拡散通信用送信機における拡散多重回路の初期値設定手段を、送信動作開始時、または多重の切り替え時、あるいはその両方において切り替えのタイミングと、多重数、および多重のパターンの情報を示す初期設定信号が入力され、初段の演算器では、オフセット値、それ以外の場合は、それぞれの前段レジスタの値であるそれぞれの演算器への入力に対して、その初期設定信号の示すタイミングにおいて、拡散符号系列のチップ位置毎に予め定めた初期値を加算することによって、初期値を設定するように構成したものである。
【００２８】
請求項１４の発明は、請求項１２また１３に記載のスペクトル拡散通信用送信機における拡散多重回路において、送信動作開始時、または多重の切り替え時、あるいはその両方において設定する初期値を、送信動作開始後、または多重切り替え後の最初の送信データを拡散し多重するタイミングよりも拡散符号系列のチップ数に相当するクロック数以上前から、送信動作開始後、または多重切り替え後における多重タイミングと同じパターンによる送信データの拡散と多重が続いていたと仮定し、その仮想的な送信データすなわちダミーのデータが、「１」および「０」の任意の順序による組み合わせ、または全て「１」、あるいは全て「０」のいずれかであり、前記ダミーデータの拡散多重結果に続けて最初の送信データの拡散結果を多重するとき、それらの間で重なり合う部分の各チップ位置におけるダミーデータの拡散多重結果の値としたものである。
【００２９】
また、前記全ての構成において回路規模をさらに縮小するために、初段の演算器に入力するオフセット値を、多重数に係わらず「０」とし、目的の拡散多重回路における最大の多重数および多重のタイミングとから決められるそれぞれの必要最小限のビット数によって演算器、およびレジスタを構成し、初段の演算器は、多重タイミング信号と送信データのみを入力として構成した。
【００３０】
請求項１５の発明は、請求項１乃至１４のいずれか一項に記載のスペクトル拡散通信用送信機における拡散多重回路において、初段の演算器に入力するオフセット値を、多重数に係わらず「０」とし、目的の拡散多重回路における最大の多重数および多重のタイミングとから決められるそれぞれの必要最小限のビット数によって演算器、およびレジスタを構成し、前記初段の演算器は、多重タイミング信号と送信データのみを入力としたものである。
【００３１】
請求項１６の発明は、請求項１５に記載のスペクトル拡散通信用送信機における拡散多重回路の前記初段の演算器を、拡散符号系列の対応するチップが「１」の場合、多重タイミング信号がアクティブのときは、送信データを、非アクティブのときは、「０」を出力する論理演算器で構成され、拡散符号系列の対応するチップが「０」の場合、多重タイミング信号がアクティブのときは送信データの論理反転を、非アクティブのときは「０」を出力する論理演算器で構成したものである。
【００３２】
請求項１７の発明は、請求項１乃至１６のいずれか一項に記載のスペクトル拡散通信用送信機における拡散多重回路の多重タイミング信号生成器を、スタート信号によって初期化され、拡散符号系列のチップ長を周期としてカウントを行うカウンタと、該カウンタの値をデコードするデコーダと、該デコーダ出力を基にして、多重パラメータに応じて予め定めたタイミングでアクティブとなる多重タイミング信号を生成するタイミング生成器とから構成したものである。
【００３３】
【発明の実施の形態】
本発明の実施の形態を添付図面に基づいて説明する。
図１は、本発明のスペクトル拡散通信用送信機における拡散多重回路の第１の実施例を示したブロック図である。
図１における拡散多重回路は、スタート信号（ＳＴＡＲＴ）を開始タイミングとして、多重数または多重するタイミングのパターンの選択情報またはその両方を表す多重パラメータ（ＭＸ）から、多重処理を行うタイミングを示す多重タイミング信号（ＭＬＴ）を、拡散のチップレートと等しい周期のクロック信号（ＣＬＫ）に同期して生成・出力する多重タイミング信号生成器１と、拡散符号長をＮとしたとき、拡散多重演算の各チップ位置での結果を保持するＮ個のレジスタ２(1)〜２(N)と、拡散符号長Ｎの拡散符号系列のＮ個の各チップＣ1〜ＣNのそれぞれに対応して設けられ、それぞれに同じ送信データ（ＴＸＤＡＴＡ）と、Ｃ1に対応するものにはオフセット値（ＯＦＦＳＥＴ）が、それ以外のものには、それぞれ１つ前のレジスタの値Ｑ1〜ＱN-1が入力され、多重タイミング信号（ＭＬＴ）がアクティブの場合には、オフセット値（ＯＦＦＳＥＴ）または前段レジスタの値に送信データ（ＴＸＤＡＴＡ）と拡散符号系列Ｃ1〜ＣNの乗算結果を加算し、多重タイミング信号（ＭＬＴ）が非アクティブの場合には、オフセット値（ＯＦＦＳＥＴ）または前段レジスタ値Ｑ1〜ＱN-1をそのまま出力するＮ個の演算器３(1)〜３(N)とから構成され、最終段のレジスタ２(N)より拡散多重結果ＱNを出力するように構成される。また、多重する数によって拡散多重結果の値の平均電力が異なってしまうことを防ぐために、本出願人の出願に係る特願平９−３０２１８２号に記載された方式に基づいて拡散多重結果ＱNの値を多重パラメータ（ＭＸ）によって変換した上で拡散・多重出力（ＯＵＴ）を出力する振幅変換器４を追加して構成される。
【００３４】
次に、図１の拡散多重回路の動作を説明する。
まず、多重タイミング信号生成器１において、多重数、または多重するタイミングのパターンの選択情報を、または、その両方を示す多重パラメータ（ＭＸ）を基に、多重時に送信データ間で遅延させるチップ数の間隔毎にアクティブとなる多重タイミング信号（ＭＬＴ）を生成する。例えば、それぞれの送信データを３チップずつ遅延させて多重する場合は、多重タイミング信号（ＭＬＴ）はクロック信号（ＣＬＫ）の３周期に１周期ずつアクティブとなるような信号として生成される。また多重のタイミングがあるパターンの繰り返し、例えば遅延チップ間隔が２，２，２，２，３，２，２，２，２，３,…のように表され、その繰り返しパターンの開始タイミングをコントロールする必要がある場合、スタート信号（ＳＴＡＲＴ）によって繰り返しパターン生成の初期化を行う。
【００３５】
演算器３(1)〜３(N)は、多重タイミング信号（ＭＬＴ）が非アクティブの場合は、演算を行わず、演算器３(1)は、オフセット値（ＯＦＦＳＥＴ）を、その他の演算器３(2)〜３(N)は、それぞれの前段レジスタ２(1)〜２(N-1)の値Ｑ1〜ＱN-1を、それぞれ後段のレジスタ２(1)〜２(N)への入力信号Ｄ1〜ＤNとして出力する。つまりこの場合、レジスタ２(1)〜２(N)全体が、そのまま１段シフトされることとなり、レジスタ２(1)には、オフセット値（ＯＦＦＳＥＴ）が入る。
【００３６】
多重タイミング信号（ＭＬＴ）がアクティブの場合、それぞれの演算器において拡散符号系列の各チップＣ1〜ＣNと、１つの送信データ（ＴＸＤＡＴＡ）とを乗算し、この送信データ（ＴＸＤＡＴＡ）の拡散結果を全チップ同時に得る。この拡散結果の各チップを、演算器３(1)ではオフセット値（ＯＦＦＳＥＴ）に、演算器３(2)〜３(N)では前段のレジスタ２(1)〜２(N-1)の値Ｑ1〜ＱN-1に、それぞれ加算して、後段のレジスタ２(1)〜２(N)の信号Ｄ1〜ＤNとして出力することで多重処理を行う。このときレジスタ２(1)からレジスタ２(N)に向かって、その保持する値の範囲が大きくなっていくため、オフセット値（ＯＦＦＳＥＴ）が、固定値である場合に、レジスタ２(1)〜２(N)を、その取り得る値の範囲を保持するために必要な最小限のビット数で構成することで、回路規模の縮小化を実現できる。
【００３７】
上記の構成によって、送信データ（ＴＸＤＡＴＡ）を、拡散符号系列Ｃ1〜ＣNでスペクトル拡散し、多重タイミング信号（ＭＬＴ）に基づいて多重された結果が、クロック信号（ＣＬＫ）に同期して、１チップずつレジスタ２(N)から出力される。さらに振幅変換器４は、前記した本出願人の出願に係る特願平９−３０２１８２号に開示された方式に基づいて、各多重数において電力が一定となるように、多重パラメータ（ＭＸ）に応じてレジスタ２(N)の出力ＱNを変換し、拡散・多重出力（ＯＵＴ）を出力する。
【００３８】
図２は、本発明に係る拡散多重回路の多重タイミング信号生成器の一実施例を示すブロック図で、遅延チップ間隔が、拡散符号長Ｎを周期とした繰り返しパターンで表される場合のものである。
図２において、多重タイミング信号生成器１は、クロック信号（ＣＬＫ）によってカウントを行うＮ進カウンタ５と、そのカウント値をデコードするデコーダ６と、そのデコード結果と多重パラメータ（ＭＸ）とよりクロック信号（ＣＬＫ）に同期して多重タイミング信号（ＭＬＴ）を出力するタイミング生成器７とから構成される。また、スタート信号（ＳＴＡＲＴ）によって、Ｎ進カウンタ５およびタイミング生成器７の初期化が行えるように構成される。
図３は、図１における演算器の一実施例を示すブロック図で、多重タイミング信号（ＭＬＴ）のアクティブが「１」の場合におけるものである。
図３におけるＫは、１からＮ（拡散符号長）までの任意の代表値を表す。またＫ＝１、すなわち演算器３(1)の場合は、入力Ｑ0はオフセット値（ＯＦＦＳＥＴ）とする。
【００３９】
図３において演算器３(1)〜３(N)は、Ｋ＝１の場合は、オフセット値（ＯＦＦＳＥＴ）、それ以外の場合は、それぞれの前段レジスタ２(K-1)の出力ＱK-1に１を加算するワンインクリメンタ８と、送信データ（ＴＸＤＡＴＡ）および拡散符号系列ＣKの値が同じならば同符号の乗算結果として「１」を、異なるならば異符号の乗算結果として「０」を出力するＸＮＯＲ演算器１０と、多重タイミング信号（ＭＬＴ）とＸＮＯＲ演算器１０の出力の論理積を出力するＡＮＤ演算器１１と、オフセット値（ＯＦＦＳＥＴ）または前段レジスタ出力ＱK-1とワンインクリメンタ８の出力とを、ＡＮＤ演算器１１の出力によって選択するマルチプレクサ９とから構成される。なお、多重タイミング信号（ＭＬＴ）のアクティブが「０」の場合は、上記構成において多重タイミング信号（ＭＬＴ）の論理を反転したものとなる。
【００４０】
図４は、図１における演算器の他の実施例を示すブロック図で、多重タイミング信号（ＭＬＴ）のアクティブが「１」の場合におけるものである。
図４において、演算器３(1)〜３(N)は、図３の構成と同じように、送信データ（ＴＸＤＡＴＡ）および拡散符号系列ＣKの値が同じならば同符号の乗算結果として「１」を、異なるならば異符号の乗算結果として「０」を出力するＸＮＯＲ演算器１０と、多重タイミング信号（ＭＬＴ）とＸＮＯＲ演算器１０の出力の論理積を出力するＡＮＤ演算器１１と、Ｋ＝１の場合はオフセット値（ＯＦＦＳＥＴ）、それ以外の場合は、それぞれの前段レジスタ２(K-1)の出力ＱK-1に、上記ＡＮＤ演算器１１の出力を加算する加算器１２とから構成される。
【００４１】
なお、多重タイミング信号（ＭＬＴ）のアクティブが「０」の場合は、上記構成において多重タイミング信号（ＭＬＴ）の論理を反転したものとなる。結局、図３および図４の演算器では、多重タイミング（ＭＬＴ）が、アクティブのクロックタイミングにおいて、送信データ（ＴＸＤＡＴＡ）と拡散符号系列の各チップＣ1〜ＣNの値が一致したときに、オフセット値、または前段レジスタの値に１を加算するという動作が行われることとなる。図３または図４の演算器の構成による図１の拡散多重回路は、拡散多重結果ＱNとして、オフセット値（ＯＦＦＳＥＴ）から（多重数＋オフセット値（ＯＦＦＳＥＴ））までの間の値を取る。この結果は、従来のスペクトル拡散の回路における、同符号の乗算を「１」、異符号の乗算を「−１」として、加算と減算によって得られる結果と１対１に対応する。
図５に、多重数５の場合における本発明と、従来例の拡散多重回路の拡散多重結果出力値の比較例を示す。
【００４２】
図６は、本発明のスペクトル拡散通信用送信機における拡散多重回路の第２の実施例を示したブロック図である。
図６における拡散多重回路は、図１の拡散多重回路において拡散符号系列を固定し、演算器３(1)〜３(N)を、対応する拡散符号系列のチップが「１」である演算器と、「０」である演算器を、それぞれ正演算器と負演算器として異なる構成とすることで、回路規模の縮小を図ったものである。なお図６の拡散多重回路では、具体例として拡散符号系列が１１チップのバーカー符号「１０１１０１１１０００」（先頭が送信の時系列上の先頭チップにあたるＣ11）である場合のブロック図を示している。
【００４３】
図６において、拡散多重回路は、スタート信号（ＳＴＡＲＴ）を開始タイミングとして、多重数、または多重するタイミングのパターンの選択情報、またはその両方を表す多重パラメータ（ＭＸ）から、多重処理を行うタイミングを示す多重タイミング信号（ＭＬＴ）を、拡散のチップレートと等しい周期のクロック信号（ＣＬＫ）に同期して生成・出力する多重タイミング信号生成器１と、拡散多重演算の各チップ位置での結果を保持する拡散符号長と同じ１１組のレジスタ２(1)〜２(11)と、拡散符号系列である１１チップバーカー符号の各チップのそれぞれに対応して設けられ、それぞれに、同じ送信データ（ＴＸＤＡＴＡ）と、初段に対応するものにはオフセット値（ＯＦＦＳＥＴ）が、それ以外のものには、それぞれ１つ前のレジスタの値Ｑ1〜Ｑ10が入力され、拡散符号系列の対応するチップが「１」の演算器は、多重タイミング信号（ＭＬＴ）がアクティブの場合に、前段レジスタ値Ｑ3、Ｑ4、Ｑ5、Ｑ7、Ｑ8、Ｑ10に送信データ（ＴＸＤＡＴＡ）を加算し、多重タイミング信号（ＭＬＴ）が非アクティブの場合には、前段レジスタ値Ｑ3、Ｑ4、Ｑ5、Ｑ7、Ｑ8、Ｑ10を、そのまま出力する正演算器３(4)ａ、３(5)ａ、３(6)ａ、３(8)ａ、３(9)ａ、３(11)ａから構成され、拡散符号系列の対応するチップが「０」の演算器は、多重タイミング信号（ＭＬＴ）がアクティブの場合に、オフセット値（ＯＦＦＳＥＴ）、または前段レジスタ値Ｑ1、Ｑ2、Ｑ6、Ｑ9に送信データ（ＴＸＤＡＴＡ）の論理反転を加算し、多重タイミング信号（ＭＬＴ）が非アクティブの場合には、オフセット値（ＯＦＦＳＥＴ）、または前段レジスタ値Ｑ1、Ｑ2、Ｑ6、Ｑ9を、そのまま出力する負演算器３(1)ｂ、３(2)ｂ、３(3)ｂ、３(7)ｂ、３(10)ｂから構成され、最終段のレジスタ２(11)より拡散多重結果Ｑ11を出力するように構成される。
【００４４】
このときレジスタ２(1)からレジスタ２(11)に向かって、その保持する値の範囲が大きくなっていくため、オフセット値（ＯＦＦＳＥＴ）が固定値である場合に、レジスタ２(1)〜２(11)を、その取り得る値の範囲を保持するために必要な最小限のビット数で構成することで、回路規模の縮小化を実現できる。また各正演算器および負演算器についても同様に、必要最小限のビット数による演算で構成することで、回路規模の縮小化を実現できる。また、多重数によって拡散多重結果の値の平均電力が異なってしまうことを防ぐために、特願平９−３０２１８２号に出願された方式に基づいて拡散多重結果Ｑ11の値を、多重パラメータ（ＭＸ）によって変換した上で拡散・多重出力（ＯＵＴ）を出力する振幅変換器４を追加して構成される。
【００４５】
図７は、図６における正演算器の一実施例を示すブロック図で、多重タイミング信号（ＭＬＴ）のアクティブが「１」の場合におけるものである。
図７におけるＫは、拡散符号系列のチップが、「１」であるような拡散符号系列のチップ位置を示す任意の代表値であり、１１チップバーカー符号の場合は「１０１１０１１１０００」の先頭を、送信の時系列上の先頭チップＣ11としたとき、４、５、６、８、９、１１の中の任意の代表値である。また、Ｋ＝１が正演算器となるような拡散符号系列の場合は、その入力Ｑ0はオフセット値（ＯＦＦＳＥＴ）とする。図７において正演算器は、Ｋ＝１の場合は、オフセット値（ＯＦＦＳＥＴ）、それ以外の場合は、それぞれの前段レジスタ２(K-1)の出力ＱK-1に１を加算するワンインクリメンタ８と、多重タイミング信号（ＭＬＴ）と送信データ（ＴＸＤＡＴＡ）の値がともに「１」ならば「１」を、それ以外は「０」を出力するＡＮＤ演算器１１と、オフセット値（ＯＦＦＳＥＴ）、または前段レジスタ出力ＱK-1と、ワンインクリメンタ８の出力とを、ＡＮＤ演算器１１の出力によって選択するマルチプレクサ９とから構成される。なお、多重タイミング信号（ＭＬＴ）のアクティブが「０」の場合は、上記構成において多重タイミング信号（ＭＬＴ）の論理を反転したものとなる。
【００４６】
図８は、図６における負演算器の一実施例を示すブロック図で、多重タイミング信号（ＭＬＴ）のアクティブが「１」の場合におけるものである。
図８におけるＫは、拡散符号系列のチップが、「０」であるような拡散符号系列のチップ位置を示す任意の代表値であり、１１チップバーカー符号の場合は「１０１１０１１１０００」の先頭を、送信の時系列上の先頭チップＣ11としたとき、１、２、３、７、１０の中の任意の代表値である。またＫ＝１が、負演算器となるような拡散符号系列の場合は、その入力Ｑ0は、オフセット値（ＯＦＦＳＥＴ）とする。図８において、負演算器は、Ｋ＝１の場合はオフセット値（ＯＦＦＳＥＴ）、それ以外の場合はそれぞれの前段レジスタ２(K-1)の出力ＱK-1に１を加算するワンインクリメンタ８と、送信データ（ＴＸＤＡＴＡ）の論理を反転するインバータ１３と、多重タイミング信号（ＭＬＴ）とインバータ１３の出力結果がともに「１」ならば「１」を、それ以外は「０」を出力するＡＮＤ演算器１１と、オフセット値（ＯＦＦＳＥＴ）、または前段レジスタ出力ＱK-1と、ワンインクリメンタ８の出力とを、ＡＮＤ演算器１１の出力によって選択するマルチプレクサ９とから構成される。
【００４７】
図９は、図６における正演算器の他の実施例を示すブロック図で、多重タイミング信号（ＭＬＴ）のアクティブが、「１」の場合におけるものである。
図９におけるＫは、拡散符号系列のチップが「１」であるような拡散符号系列のチップ位置を示す任意の代表値であり、１１チップバーカー符号の場合は「１０１１０１１１０００」の先頭を送信の時系列上の先頭チップＣ11としたとき、４、５、６、８、９、１１の中の任意の代表値である。また、Ｋ＝１が正演算器となるような拡散符号系列の場合は、その入力Ｑ0はオフセット値（ＯＦＦＳＥＴ）とする。図９において、正演算器は、多重タイミング信号（ＭＬＴ）と送信データ（ＴＸＤＡＴＡ）の値がともに「１」ならば「１」を、それ以外は「０」を出力するＡＮＤ演算器１１と、オフセット値（ＯＦＦＳＥＴ）、または前段レジスタ出力ＱK-1に、ＡＮＤ演算器１１の出力を加算する加算器１２とから構成される。なお、多重タイミング信号（ＭＬＴ）のアクティブが「０」の場合は、上記構成において多重タイミング信号（ＭＬＴ）の論理を反転したものとなる。
【００４８】
図１０は、図６における負演算器の他の実施例を示すブロック図で、多重タイミング信号（ＭＬＴ）のアクティブが「１」の場合におけるものである。
図１０におけるＫは、拡散符号系列のチップが「０」であるような拡散符号系列のチップ位置を示す任意の代表値であり、１１チップバーカー符号の場合は「１０１１０１１１０００」の先頭を、送信の時系列上の先頭チップＣ11としたとき、１、２、３、７、１０の中の任意の代表値である。また、Ｋ＝１が負演算器となるような拡散符号系列の場合は、その入力Ｑ0はオフセット値（ＯＦＦＳＥＴ）とする。図１０において負演算器は、送信データ（ＴＸＤＡＴＡ）の論理を反転するインバータ１３と、多重タイミング信号（ＭＬＴ）とインバータ１３の出力結果がともに「１」ならば「１」を、それ以外は「０」を出力するＡＮＤ演算器１１と、オフセット値（ＯＦＦＳＥＴ）、または前段レジスタ出力ＱK-1に、ＡＮＤ演算器１１の出力を加算する加算器１２とから構成される。なお、多重タイミング信号（ＭＬＴ）のアクティブが「０」の場合は、上記構成において、多重タイミング信号（ＭＬＴ）の論理を反転したものとなる。
【００４９】
図１１は、本発明のスペクトル拡散通信用送信機における拡散多重回路の第３の実施例を示すブロック図である。
図１１における拡散多重回路は、図６の拡散多重回路において、オフセット値（ＯＦＦＳＥＴ）が「０」固定のときに、回路規模の縮小を図ったものである。以下、図１１における拡散多重回路の構成を、図６の拡散多重回路と異なる点について説明する。図１１において、拡散多重回路は、オフセット値（ＯＦＦＳＥＴ）を「０」固定としたことによって、図６の拡散多重回路における負演算器３(1)ｂを、請求項１６の発明に係る多重タイミング信号（ＭＬＴ）と送信データ（ＴＸＤＡＴＡ）の論理反転との論理積を出力する初段演算器３(1)ｃに置き換え、レジスタ２(1)のビット数を１ビットとし、さらに、レジスタ２(1)以降のレジスタ２(2)〜２(11)、および正演算器３(4)ａ、３(5)ａ、３(6)ａ、３(8)ａ、３(9)ａ、３(11)ａ、負演算器３(2)ｂ、３(3)ｂ、３(7)ｂ、３(10)ｂは、それぞれ取り得る入出力値の最大値から決まる必要最小限のビット数によって構成される。なお、初段の演算器に対応する拡散符号系列が、「１」である場合は、初段演算器３(1)ｃの構成は、多重タイミング信号（ＭＬＴ）と送信データ（ＴＸＤＡＴＡ）の論理積を演算するＡＮＤ演算器のみとなる。
【００５０】
図１２は、図６または図１１の拡散多重回路における各信号のタイミングチャートの例である。
なお図１２において、多重タイミング信号（ＭＬＴ）のアクティブは「１」、オフセット値（ＯＦＦＳＥＴ）は「０」、各レジスタ２(1)〜２(11)はクロック信号（ＣＬＫ）の立ち上がりエッジでデータの取り込み動作を行う場合を示している。また、拡散符号系列は、１１ビットのバーカー符号「１０１１０１１１０００」（先頭が拡散符号系列のＣ11に対応）である。図１２において、クロック信号（ＣＬＫ）の立ち上がりで、多重タイミング信号（ＭＬＴ）が、アクティブであるタイミングを矢印によって示している。これらの矢印で示されたタイミングにおいて送信データ（ＴＸＤＡＴＡ）の拡散および多重演算が行われる。上記矢印で示されるタイミングにおいて、レジスタ２(1)〜２(11)の出力Ｑ1〜Ｑ11は、送信データ（ＴＸＤＡＴＡ）を拡散符号系列Ｃ1〜Ｃ11で拡散した結果、すなわち送信データ（ＴＸＤＡＴＡ）が「１」のときは、「１０１１０１１１０００」、送信データ（ＴＸＤＡＴＡ）が「０」のときは、「０１００１０００１１１」が、それぞれの前段レジスタ値（Ｑ1は「０」）に加算された値に更新される。なお図１２において、レジスタ２(1)〜２(11)は、拡散多重結果、または途中結果を保持していない初期状態から動作を開始した場合を示している。Ｑ1〜Ｑ11の斜線で塗られている部分は、初期状態の影響によって、多重されている送信データ（ＴＸＤＡＴＡ）の数が、多重タイミング信号（ＭＬＴ）によって与えられる多重数に達していない状態を表している。
【００５１】
図１３は、本発明のスペクトル拡散通信用送信機における拡散多重回路の第４の実施例を示すブロック図である。
図１３における拡散多重回路は、図６の拡散多重回路の正演算器および負演算器に、初期値設定機能を付加したものである。以下、図１３における拡散多重回路の構成を、図６の拡散多重回路と異なる点について説明する。図１３において、拡散多重回路は、多重数と多重タイミングのパターンの切り替え時、および回路初期状態からの送信動作開始時において、初期値設定のタイミングおよび切り替え後の多重数を示す初期設定信号（ＩＮＩＴ）が、正演算器３(4)ａ、３(5)ａ、３(6)ａ、３(8)ａ、３(9)ａ、３(11)ａおよび負演算器３(1)ｂ、３(2)ｂ、３(3)ｂ、３(7)ｂ、３(10)ｂに入力されるように構成される。この初期設定信号（ＩＮＩＴ）によって、それぞれの演算器において初期値設定を行う。
【００５２】
図１４は、図１３における正演算器の一実施例を示すブロック図で、多重タイミング信号（ＭＬＴ）のアクティブが「１」の場合のブロック図である。
図１４におけるＫは、拡散符号系列のチップが「１」であるような拡散符号系列のチップ位置を示す任意の代表値であり、１１チップバーカー符号の場合は「１０１１０１１１０００」の先頭を、送信の時系列上の先頭チップＣ11としたとき、４、５、６、８、９、１１の中の任意の代表値である。
【００５３】
また、Ｋ＝１が正演算器となるような拡散符号系列の場合は、その入力Ｑ0はオフセット値（ＯＦＦＳＥＴ）とする。図１４において、正演算器は、多重タイミング信号（ＭＬＴ）と送信データ（ＴＸＤＡＴＡ）の値が、ともに「１」ならば「１」を、それ以外は「０」を出力するＡＮＤ演算器１１と、初期設定信号（ＩＮＩＴ）が入力され、多重切り替え、および回路初期状態からの動作開始のタイミングのみにおいて、チップ位置、すなわちＫと、多重数、および多重タイミングのパターンとから、それぞれ異なる設定初期値を出力し、それ以外のタイミングでは「０」を出力する多重切替初期値設定回路１４と、オフセット値（ＯＦＦＳＥＴ）、または前段レジスタ出力ＱK-1と、多重切替初期値設定回路１４の出力とを加算する加算器１５と、加算器１５の出力に１を加算するワンインクリメンタ８と、加算器１５の出力とワンインクリメンタ８の出力とを、ＡＮＤ演算器１１の出力によって選択する、マルチプレクサ９とから構成される。なお、多重タイミング信号（ＭＬＴ）のアクティブが「０」の場合は、上記構成において多重タイミング信号（ＭＬＴ）の論理を反転したものとなる。
【００５４】
図１５は、図１３における負演算器の一実施例を示すブロック図で、多重タイミング信号（ＭＬＴ）のアクティブが「１」の場合のブロック図である。
図１５におけるＫは、拡散符号系列のチップが「０」であるような拡散符号系列のチップ位置を示す任意の代表値であり、１１チップバーカー符号の場合は「１０１１０１１１０００」の先頭を、送信の時系列上の先頭チップＣ11としたとき、１、２、３、７、１０の中の任意の代表値である。またＫ＝１が負演算器となるような拡散符号系列の場合は、その入力Ｑ0は、オフセット値（ＯＦＦＳＥＴ）とする。
【００５５】
図１５において、負演算器は、送信データ（ＴＸＤＡＴＡ）の論理を反転するインバータ１３と、多重タイミング信号（ＭＬＴ）とインバータ１３の出力結果がともに「１」ならば「１」を、それ以外は「０」を出力するＡＮＤ演算器１１と、初期設定信号（ＩＮＩＴ）が入力され、多重切り替え、および回路初期状態からの動作開始のタイミングのみにおいて、それぞれの負演算器のチップ位置、すなわちＫと、多重数、および多重タイミングのパターンとから、それぞれ異なる設定初期値を出力し、それ以外のタイミングでは「０」を出力する多重切替初期値設定回路１４と、オフセット値（ＯＦＦＳＥＴ）、または前段レジスタ出力ＱK-1と、多重切替初期値設定回路１４の出力とを加算する加算器１５と、加算器１５の出力に１を加算するワンインクリメンタ８の出力と、加算器１５の出力とを、ＡＮＤ演算器１１の出力によって選択するマルチプレクサ９とから構成される。なお、多重タイミング信号（ＭＬＴ）のアクティブが「０」の場合は、上記構成において多重タイミング信号（ＭＬＴ）の論理を反転したものとなる。
【００５６】
図１６は、図１３における正演算器の他の実施例を示すブロック図で、多重タイミング信号（ＭＬＴ）のアクティブが「１」の場合のブロック図である。
図１６におけるＫは、拡散符号系列のチップが「１」であるような拡散符号系列のチップ位置を示す任意の代表値であり、１１チップバーカー符号の場合は、「１０１１０１１１０００」の先頭を送信の時系列上の先頭チップＣ11としたとき、４、５、６、８、９、１１の中の任意の代表値である。また、Ｋ＝１が正演算器となるような拡散符号系列の場合は、その入力Ｑ0はオフセット値（ＯＦＦＳＥＴ）とする。
【００５７】
図１６において正演算器は、多重タイミング信号（ＭＬＴ）と送信データ（ＴＸＤＡＴＡ）の値がともに「１」ならば「１」を、それ以外は「０」を出力するＡＮＤ演算器１１と、初期設定信号（ＩＮＩＴ）が入力され、多重切り替え、および回路初期状態からの動作開始のタイミングのみにおいて、チップ位置、すなわちＫと、多重数、および多重タイミングのパターンとから、それぞれ異なる設定初期値を出力し、それ以外のタイミングでは「０」を出力する多重切替初期値設定回路１４と、オフセット値（ＯＦＦＳＥＴ）、または前段レジスタ出力ＱK-1と、多重切替初期値設定回路１４の出力とを加算する加算器１５と、加算器１５の出力と、ＡＮＤ演算器１１の出力とを加算する加算器１２とから構成される。なお、多重タイミング信号（ＭＬＴ）のアクティブが「０」の場合は、上記構成において多重タイミング信号（ＭＬＴ）の論理を反転したものとなる。
【００５８】
図１７は、図１３における負演算器の他の実施例を示すブロック図で、多重タイミング信号（ＭＬＴ）のアクティブが「１」の場合のブロック図である。
図１７におけるＫは、拡散符号系列のチップが「０」であるような拡散符号系列のチップ位置を示す任意の代表値であり、１１チップバーカー符号の場合は、「１０１１０１１１０００」の先頭を送信の時系列上の先頭チップＣ11としたとき、１、２、３、７、１０の中の任意の代表値である。またＫ＝１が負演算器となるような拡散符号系列の場合は、その入力Ｑ0は、オフセット値（ＯＦＦＳＥＴ）とする。
【００５９】
図１７において負演算器は、送信データ（ＴＸＤＡＴＡ）の論理を反転するインバータ１３と、多重タイミング信号（ＭＬＴ）とインバータ１３の出力結果がともに「１」ならば「１」を、それ以外は「０」を出力するＡＮＤ演算器１１と、初期設定信号（ＩＮＩＴ）が入力され、多重切り替え、および回路初期状態からの動作開始のタイミングのみにおいて、チップ位置、すなわちＫと、多重数、および多重タイミングのパターンとから、それぞれ異なる設定初期値を出力し、それ以外のタイミングでは「０」を出力する多重切替初期値設定回路１４と、オフセット値（ＯＦＦＳＥＴ）、または前段レジスタ出力ＱK-1と、多重切替初期値設定回路１４の出力とを加算する加算器１５と、加算器１５の出力と、ＡＮＤ演算器１１の出力とを加算する加算器１２とから構成される。なお、多重タイミング信号アクティブが「０」の場合は、上記構成において多重タイミング信号（ＭＬＴ）の論理を反転したものとなる。
【００６０】
図１８は、図６および図１１の拡散多重回路における多重なし（１多重）から多重タイミングのチップ間隔が、２、２、２、２、３の繰り返しである５多重への多重数切り替えが起こるときの各信号のタイミングチャートの例である。
多重数の切り替えタイミングは、図中の時刻Ｔに示す。なお、図１８において、多重タイミング信号（ＭＬＴ）のアクティブは「１」、オフセット値（ＯＦＦＳＥＴ）は「０」、各レジスタ２(1)〜２(11)はクロック信号（ＣＬＫ）の立ち上がりエッジで、データの取り込み動作を行う場合を示している。また、拡散符号系列は１１ビットのバーカー符号「１０１１０１１１０００」（先頭が拡散符号系列のＣ11に対応）である。図１８において、クロック信号（ＣＬＫ）の立ち上がりで、多重タイミング信号（ＭＬＴ）がアクティブであるタイミングを、矢印によって示している。これらの矢印で示されたタイミングにおいて、送信（ＴＸＤＡＴＡ）の拡散および多重演算が行われる。
【００６１】
上記矢印で示されるタイミングにおいて、レジスタ２(1)〜２(11)の出力Ｑ1〜Ｑ11は、送信データ（ＴＸＤＡＴＡ）を拡散符号系列Ｃ1〜Ｃ11で拡散した結果、すなわち送信データ（ＴＸＤＡＴＡ）が「１」のときは「１０１１０１１１０００」、送信データ（ＴＸＤＡＴＡ）が「０」のときは「０１００１０００１１１」が、それぞれの前段レジスタ値（Ｑ1はオフセット値「０」）に加算された値に更新される。図６または図１１の拡散多重回路では初期値設定回路がないため、図１８に示すように、時刻Ｔで多重数が切り替わったときに、Ｑ2〜Ｑ11の斜線で塗られた部分において切り替え後の多重数を満たしていないチップが存在する。
【００６２】
図１９は、図１３の拡散多重回路における前記図１８と同条件の多重数切り替えが起こるときの各信号のタイミングチャートの例である。
多重数切り替えタイミングは図中の時刻Ｔに示す。なお図１９においても、図１８の場合と同じく、多重タイミング信号（ＭＬＴ）のアクティブは「１」、オフセット値（ＯＦＦＳＥＴ）は「０」、各レジスタ２(1)〜２(11)は、クロック信号（ＣＬＫ）の立ち上がりエッジでデータの取り込み動作を行う場合を示している。また、拡散符号系列は、１１ビットのバーカー符号「１０１１０１１１０００」（先頭が拡散符号系列Ｃ11に対応）である。
【００６３】
図１３の拡散多重回路では、初期設定信号（ＩＮＩＴ）に基づいて、それぞれの正演算器と負演算器において初期値を設定し、多重切り替えタイミングの時刻Ｔにおいて、送信データ（ＴＸＤＡＴＡ）の拡散結果と初期値の加算結果が、各レジスタ２(1)〜２(11)に取り込まれる。この結果、図１８における切り替え後の多重数を満たしていないＱ2〜Ｑ11の斜線で塗られた部分は、図１９においてＱ2〜Ｑ11の斜線で塗られた部分のように初期値が加算された値となる。
【００６４】
図２０は、図１３の拡散多重回路における初期値の算出方法の例を示し、拡散符号系列として１１チップバーカー符号「１０１１０１１１０００」（先頭が送信時系列上の先頭チップＣ11）を用いた場合を示している。
図２０では、多重なし、あるいは回路初期状態から、５多重で多重タイミングが「２チップ、２チップ、２チップ、２チップ、３チップ」間隔の繰り返し、４多重で同様に「２、４、２、３」、３多重で同様に「４、４、３」、２多重で同様に「６、５」に、それぞれ切り替わる場合を示している。「前データ」の部分までが、多重なし、もしくは回路初期状態であり、「切り替え先頭データ」から多重切り替え後となる。
【００６５】
図２０において、「前データ」から多重切り替えが行われると仮定したとき、それぞれの多重タイミングで、ダミーの送信データ（「ダミーデータ１」から最大で「ダミーデータ４」）を拡散し多重する場合の各チップに加算される拡散後データの様子を示している。図２０では、上記ダミーデータは、「１」と「０」の繰り返しとした場合の例である。なお、ダミーデータは、全て「１」、あるいは全て「０」などの場合も含め、「１」、「０」の任意の組み合わせで同様の効果が得られる。このダミーデータの拡散結果において、実際の多重切り替えタイミングより以降、「切り替え先頭データ」の拡散後の各チップと多重時に重なる段階状の部分をチップ毎に加算して、Ｑ1〜Ｑ11へ設定する初期値を求める。このようにして求めた初期値を、それぞれの正演算器および負演算器の多重切替初期値設定回路１４において、多重数と多重タイミング、および演算器のチップ位置に該当する値を、初期設定信号（ＩＮＩＴ）に応じて設定する。
【００６６】
図２１は、多重なし（１多重）から、多重タイミングのチップ間隔が２、２、２、２、３の繰り返しである５多重への多重数切り替えが起こるときの、初期値設定のない場合と、初期値設定のある場合との拡散多重出力ＯＵＴを比較した図である。
図２１に示されるように、初期値設定を行わない場合は、多重数切り替えが起こった直後において拡散多重出力ＯＵＴの大きな落ち込みが見られる。これは先に述べたように、多重数切り替え直後で所定の多重数分の多重が行われていないチップが存在するためである。初期値設定を行った場合、上記の拡散多重出力ＯＵＴの大きな落ち込みが改善されている。
【００６７】
図２２は、図２１の拡散多重出力ＯＵＴを受信側で相関を取った結果、すなわち逆拡散した結果を示す。
図２１の拡散多重結果を正しく受信した場合に期待される相関のピーク位置を図２２中の「相関位置」と書かれた矢印で示している。図２２に示されるように、初期値設定を行わない場合、多重数切り替えが起こった直後において、本来存在してはならない相関値のピークが出てしまう。このピークは、横軸サンプル位置の２５番目および２７番目に現れている本来の相関ピークの大きさ（絶対値）と比較して同等程度の大きさを持っており、相関位置の誤検出、誤った位置での相関同期の確立を引き起こし、受信データ誤りの原因となってしまう可能性がある。これに対し、初期値設定を行う場合は、上記のような相関ピークは現れず、上記のような相関位置の誤検出、誤った位置での相関同期での確立を回避することができる。
【００６８】
【発明の効果】
以上のように、本発明によれば、拡散および多重の結果を保持するレジスタが、多重数や多重のタイミングのパターンに係わらず同じ構成の１系統のみで構成でき、さらに拡散と多重の演算を行う演算器も共通化できるため、回路構成を簡単化することができる。また、多重タイミング信号を所望の多重数および多重タイミングのパターンに応じて変化させることによって多重の制御が可能となり、１つの拡散多重回路で、複数の多重数および多重のタイミングによるマルチレートの通信が可能となる。さらに送信動作中での多重数、多重のタイミングを切り替えることも容易となる。この多重タイミング信号は、多重タイミング信号生成器においてカウンタのデコード結果を基に容易に変化させることが可能であり、多重切り替え時の回路制御が容易化できる。また、送信動作開始時、または多重切り替え、またはその両方のタイミングにおいて、初期値設定手段を用いて、上記で述べた算出方法によって求めた初期値を、それぞれのレジスタに対して設定できるようにすることによって、送信動作開始時、および多重切り替え時における所定の多重数分の多重が行われていないチップが存在することによる相関位置の誤検出、誤った位置での相関同期の確立を回避することが可能となる。
【００６９】
さらに、送信データは多重タイミング信号に基づいて１つずつ入力し、送信データの拡散結果は全チップ同時に求めるようにしたことによって、送信データを直並列変換する回路が不要となり、マルチレート化が容易となる。
また、拡散符号系列が予め決まっている場合、系列符号発生器で１チップずつ逐次に生成して演算器へ入力するような第１および第２の従来例の拡散多重回路では不可能であった、演算器の構成の簡略化が可能となり、回路規模を縮小することができる。
【図面の簡単な説明】
【図１】本発明のスペクトル拡散通信用送信機における拡散多重回路の第１の実施例を示すブロック図である。
【図２】本発明のスペクトル拡散通信用送信機における拡散多重回路の多重タイミング信号生成器の一実施例を示すブロック図である。
【図３】図１の拡散多重回路における演算器の一実施例を示すブロック図である。
【図４】図１の拡散多重回路における演算器の他の実施例を示すブロック図である。
【図５】従来の拡散多重回路と本発明に係わる拡散多重回路の出力値の比較例を示す図である。
【図６】本発明のスペクトル拡散通信用送信機における拡散多重回路の第２の実施例を示すブロック図である。
【図７】図６の拡散多重回路における正演算器の一実施例を示すブロック図である。
【図８】図６の拡散多重回路における負演算器の一実施例を示すブロック図である。
【図９】図６の拡散多重回路における正演算器の他の実施例を示すブロック図である。
【図１０】図６の拡散多重回路における負演算器の他の実施例を示すブロック図である。
【図１１】本発明のスペクトル拡散通信用送信機における拡散多重回路の第３の実施例を示すブロック図である。
【図１２】図６および図１１の拡散多重回路におけるタイミングチャートの例を示す図である。
【図１３】本発明のスペクトル拡散通信用送信機における拡散多重回路の第４の実施例を示すブロック図である。
【図１４】図１３の拡散多重回路における正演算器の一実施例を示すブロック図である。
【図１５】図１３の拡散多重回路における負演算器の一実施例を示すブロック図である。
【図１６】図１３の拡散多重回路における正演算器の他の実施例を示すブロック図である。
【図１７】図１３の拡散多重回路における負演算器の他の実施例を示すブロック図である。
【図１８】図６および図１１の拡散多重回路における多重数切り替え時の各信号のタイミングチャートの例を示す図である。
【図１９】図１３の拡散多重回路における多重数切り替え時の各信号のタイミングチャートの例を示す図である。
【図２０】図１３の拡散多重回路における初期値の算出方法の例を示した図である。
【図２１】初期設定回路がない場合と、ある場合の拡散多重出力の比較図である。
【図２２】図２１の初期値設定回路がない場合と、ある場合の拡散多重出力の相関値の比較図である。
【図２３】第１の従来例のスペクトル拡散通信用送信機における拡散多重回路のブロック図である。
【図２４】第２の従来例のデータ通信送信機における拡散多重回路のブロック図である。
【符号の説明】
１…多重タイミング信号生成器、２(1)〜２(N)…レジスタ、３(1)〜３(N)…演算器、３(4)ａ、３(5)ａ、３(6)ａ、３(8)ａ、３(9)ａ、３(11)ａ…正演算器、３(1)ｂ、３(2)ｂ、３(3)ｂ、３(7)ｂ、３(10)ｂ…負演算器、３(1)ｃ…初段演算器、４…振幅変換器、５…Ｎ進カウンタ、６…デコーダ、７…タイミング生成器、８…ワンインクリメンタ、９…マルチプレサ、１０…ＸＮＯＲ演算器、１１…ＡＮＤ演算器、１２…加算器、１３…インバータ、１４…多重切替初期値設定回路、１５…加算器、１６…直並列変換器、１７…拡散符号系列発生器、１８…乗算器、１９…遅延部、２０…総和演算器、４０…系列符号発生器、４１（１）〜４１（Ｌ）…演算器、４２（１）〜４２（Ｌ）…パイプラインレジスタ、４３…遅延シフトレジスタ。
【図１】
0004162323.tif 000003
【図２】
0004162323.tif 000004
【図３】
0004162323.tif 000005
【図４】
0004162323.tif 000006
【図５】
0004162323.tif 000007
【図６】
0004162323.tif 000008
【図７】
0004162323.tif 000009
【図８】
0004162323.tif 000010
【図９】
0004162323.tif 000011
【図１０】
0004162323.tif 000012
【図１１】
0004162323.tif 000013
【図１２】
0004162323.tif 000014
【図１３】
0004162323.tif 000015
【図１４】
0004162323.tif 000016
【図１５】
0004162323.tif 000017
【図１６】
0004162323.tif 000018
【図１７】
0004162323.tif 000019
【図１８】
0004162323.tif 000020
【図１９】
0004162323.tif 000021
【図２０】
0004162323.tif 000022
【図２１】
0004162323.tif 000023
【図２２】
0004162323.tif 000024
【図２３】
0004162323.tif 000025
【図２４】
0004162323.tif 000026