(57)【特許請求の範囲】
【請求項１】
電力変換回路と、出力整流平滑回路と、制御回路とを含むスイッチング電源装置であって、
前記電力変換回路は、制御電極を備えたスイッチング素子を含み、入力される直流電圧を断続してスイッチング出力を前記出力整流平滑回路に供給し、
前記出力整流平滑回路は、同期整流素子と、出力平滑コンデンサとを含み、前記スイッチング出力を整流平滑して出力し、
前記同期整流素子は、制御電極を備え、前記スイッチング素子のオフ期間に導通し、
前記制御回路は、駆動パルス発生回路と、オンタイミング遅延回路と、オン阻止回路とを含み、
前記駆動パルス発生回路は、第１の駆動パルスと、第２の駆動パルスとを発生し、
前記第１の駆動パルスは、前記オンタイミング遅延回路を介して前記スイッチング素子の制御電極に供給され、
前記第２の駆動パルスは、前記オン阻止回路を介して前記同期整流素子の制御電極に供給され、
前記オンタイミング遅延回路は、コイル素子とダイオードとの並列回路を含み、前記第１の駆動パルスの立ち上がりを遅らせ、
前記オン阻止回路は、前記同期整流素子の主電極間の電圧を検出し、検出電圧が所定値以下になるまで前記同期整流素子の導通を阻止する
スイッチング電源装置。
【請求項２】
請求項１に記載されたスイッチング電源装置であって、
前記オン阻止回路は、抵抗分圧回路と、トランジスタスイッチとを含み、
前記抵抗分圧回路は、前記同期整流素子の主電極間に接続され、
前記トランジスタスイッチは、制御電極が前記抵抗分圧回路の分圧点に接続され、主電極が前記同期整流素子の制御入力側に接続される
スイッチング電源装置。
【請求項３】
請求項２に記載されたスイッチング電源装置であって、
前記トランジスタスイッチは電界効果トランジスタであるスイッチング電源装置。
【請求項４】
請求項１乃至３の何れかに記載されたスイッチング電源装置であって、
前記電力変換回路は更に変圧器を含み、前記変圧器は入力巻線と、出力巻線とを含み、
前記入力巻線は、前記スイッチング素子の主電極と直列に接続され、前記出力巻線に電圧を誘起し、
前記出力整流平滑回路は、前記出力巻線の両端間に接続される
スイッチング電源装置。
【請求項５】
請求項４に記載されたスイッチング電源装置であって、
前記出力整流平滑回路は、前記出力平滑コンデンサと直列接続された整流ダイオードとチョークコイルとを含み、
前記整流ダイオードは、前記スイッチング素子のオン期間に導通して、前記チョークコイルにエネルギーを蓄えるとともに前記出力平滑コンデンサを充電し、
前記チョークコイルは、前記スイッチング素子のオフ期間に前記同期整流素子を介してエネルギーを放出する
スイッチング電源装置。
【請求項６】
請求項１乃至３の何れかに記載されたスイッチング電源装置であって、
前記出力整流平滑回路は、更にチョークコイルを含み、前記チョークコイルと、前記出力平滑コンデンサとは直列に接続され、更に、前記スイッチング素子の主電極とを含む直列回路を構成して、前記スイッチング素子のオン期間に前記チョークコイルにエネルギーを蓄えるとともに前記出力平滑コンデンサを充電し、
前記チョークコイルに蓄えられたエネルギーを、前記スイッチング素子のオフ期間に前記同期整流素子を介して放出する
降圧チョッパ型スイッチング電源装置。
【請求項７】
請求項１乃至３の何れかに記載されたスイッチング電源装置であって、
前記電力変換回路は更にチョークコイルを含み、前記チョークコイルは、前記スイッチング素子の主電極と直列に接続されて、前記スイッチング素子のオン期間にエネルギーを蓄え、
前記出力整流平滑回路は、前記チョークコイルに蓄えられたエネルギーを、前記入力された直流電圧に重畳して前記スイッチング素子のオフ期間に整流平滑する、
昇圧チョッパ型スイッチング電源装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、同期整流型のスイッチング電源装置に関する。
【０００２】
【従来の技術】
スイッチング電源装置は、電力変換回路に供給される直流電圧をスイッチング素子によって断続し、スイッチング出力を出力整流平滑回路に供給し、整流平滑して任意の直流出力電圧に変換するようになっている。
【０００３】
このようなスイッチング電源装置において、出力整流平滑回路の損失を低減する手段として、同期整流回路を備えたスイッチング電源装置が知られている。同期整流回路は、整流ダイオードよりも電圧降下が低く、損失の少ないスイッチ素子、典型的には電界効果トランジスタやバイポーラトランジスタ等の制御電極を備えた半導体素子を整流素子として用いて構成される。
【０００４】
同期整流回路を備えたスイッチング電源装置では、供給される直流電圧をスイッチングする入力側のスイッチング素子と、同期整流回路の同期整流素子とのオン・オフを同期させて制御することが、同期整流回路の利点を生かす上で極めて重要な要素となる。例えば、フォワード方式のスイッチング電源装置は、入力側のスイッチング素子のオフ期間にフライホイール側の同期整流素子がオンとなって、フライホイール電流を流すが、入力側のスイッチング素子がオフする前に同期整流素子がオンしたり、同期整流素子がオフする前に入力側のスイッチング素子がオンすると、同期整流素子に逆方向の短絡電流が流れる。この短絡電流は、ノイズ発生の原因となり、更に、スイッチング電源装置の電力損失を増大させる。
【０００５】
このような、スイッチング素子と同期整流素子とのオン・オフタイミングのずれに起因するノイズの発生および損失の発生を抑制したスイッチング電源装置は、例えば、本出願人により特開平１１−２３５０２９号公報で提案されている。この公報に記載されたスイッチング電源装置は、同期整流回路のスイッチ手段に制御信号が入力されるタイミングよりも入力側のスイッチ手段に制御信号が入力されるタイミングが遅くなるようにする信号タイミング調整手段が設けられた、ことを特徴としているが、具体的な回路構成の開示はない。
【０００６】
【発明が解決しようとする課題】
本発明の課題は、簡単な回路構成で入力側のスイッチング素子のオンタイミングを遅らせ、スイッチング素子のターンオン時の短絡電流を抑制した同期整流方式のスイッチング電源装置を提供することである。
【０００７】
本発明のもう一つ課題は、入力側のスイッチング素子のオフ期間に導通する同期整流素子のオンタイミングを遅らせ、スイッチング素子のターンオフ時の短絡電流を抑制した同期整流方式のスイッチング電源装置を提供することである。
【０００８】
【課題を解決するための手段】
上述した課題を解決するため、本発明に係るスイッチング電源装置は、電力変換回路と、出力整流平滑回路と、制御回路とを含む。
【０００９】
前記電力変換回路は、制御電極を備えたスイッチング素子を含み、入力される直流電圧を断続してスイッチング出力を前記出力整流平滑回路に供給する。
【００１０】
前記出力整流平滑回路は、同期整流素子と、出力平滑コンデンサとを含み、前記スイッチング出力を整流平滑して出力する。
【００１１】
前記同期整流素子は、制御電極を備え、前記スイッチング素子のオフ期間に導通する。
【００１２】
前記制御回路は、駆動パルス発生回路と、オンタイミング遅延回路と、オン阻止回路とを含む。
【００１３】
前記駆動パルス発生回路は、第１の駆動パルスと、第２の駆動パルスとを発生する。
【００１４】
前記第１の駆動パルスは、前記オンタイミング遅延回路を介して前記スイッチング素子の制御電極に供給される。
【００１５】
前記第２の駆動パルスは、前記オン阻止回路を介して前記同期整流素子の制御電極に供給される。
【００１６】
前記オンタイミング遅延回路は、インダクタンスを含む。
【００１７】
前記オン阻止回路は、前記同期整流素子の主電極間の電圧を検出し、検出電圧が所定値以下になるまで前記同期整流素子の導通を阻止する。
【００１８】
上述したスイッチング電源装置において、前記電力変換回路は、制御電極を備えたスイッチング素子を含み、入力された直流電圧を断続してスイッチング出力を前記出力整流平滑回路に供給する。前記出力整流平滑回路は、同期整流素子と、出力平滑コンデンサとを含み、前記スイッチング出力を整流平滑して出力するから、入力された直流電圧とは別の任意の直流電圧を出力することができる。
【００１９】
前記同期整流素子は、制御電極を備え、前記スイッチング素子のオフ期間に導通する。
【００２０】
前記制御回路は、駆動パルス発生回路と、オンタイミング遅延回路と、オン阻止回路とを含む。前記駆動パルス発生回路は、第１の駆動パルスと、第２の駆動パルスとを発生する。前記第１の駆動パルスは、前記オンタイミング遅延回路を介して前記スイッチング素子の制御電極に供給される。前記第２の駆動パルスは、前記オン阻止回路を介して前記同期整流素子の制御電極に供給される。
【００２１】
前記オンタイミング遅延回路は、インダクタンスを含むから、前記インダクタンスにより前記第１の駆動パルスの立ち上がりを遅らせる。このため、前記同期整流素子が確実にオフしてから前記スイッチング素子をオンさせ、スイッチング素子のターンオン時の短絡電流を抑制できる。
【００２２】
前記オン阻止回路は、前記同期整流素子の主電極間の電圧を検出し、検出電圧が所定値以下になるまで前記同期整流素子の導通を阻止する。このため、前記同期整流素子は前記スイッチング素子が確実にオフして、前記同期整流素子の主電極間の電圧が所定値以下になってからオンするので、スイッチング素子のターンオフ時の短絡電流を抑制できる。
【００２３】
本発明の他の目的、構成および利点については、添付図面を参照して、更に詳しく説明する。但し、図面は単なる例示に過ぎない。
【００２４】
【発明の実施の形態】
図１は、本発明に係るスイッチング電源装置の一実施例を示す電気回路図である。図示されたスイッチング電源装置は、電力変換用の変圧器を含み、フライバック方式で構成した例を示している。図示されたスイッチング電源装置は、電力変換回路１と、出力整流平滑回路３と、制御回路５とを含んでいる。
【００２５】
電力変換回路１はスイッチング素子１１と、電力変換用の変圧器２とを含んでいる。電力変換用の変圧器２は、入力巻線２１と、出力巻線２２とを含んでいる。入力巻線２１は、スイッチング素子１１の主電極を介して直流入力端子Ｔｉｎに接続される。
【００２６】
直流入力端子Ｔｉｎには入力コンデンサ６と直流電圧源Ｅとが接続される。直流電圧源Ｅは、本発明の内部要素であっても、外部要素であってもよく、バッテリや、その他の直流電圧源、あるいは交流電圧を整流平滑回路を介して直流に変換した電圧の何れでも利用できる。
【００２７】
スイッチング素子１１は、入力巻線２１を通して供給される直流入力電圧Ｖｉｎを断続して、出力巻線２２に電圧を誘起させる。誘起した電圧は、スイッチング出力として出力整流平滑回路３に供給される。スイッチング素子１１は、供給された直流電圧Ｖｉｎを高周波でスイッチングできればよく、典型的には、バイポーラトランジスタや、電界効果トランジスタ等の制御電極を有する半導体素子が用いられる。本実施例はＮチャネルのＭＯＳ形電界効果トランジスタを用いている。
【００２８】
出力整流平滑回路３は、同期整流素子３１と、出力平滑コンデンサ３３と、ダイオード３５とを含んでいる。同期整流素子３１の主電極と出力平滑コンデンサ３３は、直列に接続されて、変圧器２の出力巻線２２間に接続され、出力平滑コンデンサ３３の両端が出力端子Ｔｏｕｔに接続される。ダイオード３５は、スイッチング素子１１のオフ期間に出力巻線２２に誘起した電圧に対して順方向となる極性で、同期整流素子３１の主電極間に接続される。同期整流素子３１は、ＭＯＳ形電界効果トランジスタで構成され、スイッチング素子１１のオフ期間に導通する。同期整流素子３１は、バイポーラトランジスタ等の制御電極を備えた半導体スイッチ素子も好適に用いることができるが、本実施例のごとく、ＭＯＳ形電界効果トランジスタで構成すれば、導通時の電圧降下を低くでき、また、内蔵ダイオードによりダイオード３５を削除できることから特に適している。
【００２９】
制御回路５は、駆動パルス発生回路５１と、オンタイミング遅延回路５５と、オン阻止回路５６とを含んでいる。駆動パルス発生回路５１は、パルス発生回路５１０と、駆動回路５１１と、反転駆動回路５１２とを含んでいる。パルス発生回路５１０は、出力電圧信号や電流信号等の種々の制御信号が信号ライン（図示せず）を介して入力され、スイッチング素子１１に対する制御パルスＳ０を出力する。
【００３０】
駆動回路５１１と、反転駆動回路５１２とは、パルス発生回路５１０から出力される制御パルスＳ０が供給され、互いに反転した第１の駆動パルスＳ１と、第２の駆動パルスＳ２とを生成する。第１・第２の駆動パルスＳ１・Ｓ２はそれぞれスイッチング素子１１・同期整流素子３１を駆動する。第１の駆動パルスＳ１は、オンタイミング遅延回路５５を介してスイッチング素子１１の制御電極に供給される。第２の駆動パルスＳ２は、オン阻止回路５６を介して同期整流素子３１の制御電極に供給される。駆動回路５１１と、反転駆動回路５１２とはパルストランス等を含む信号変換回路で構成してもよい。例えば、反転駆動回路５１２にパルストランスを用いれば、制御回路５と出力端子Ｔｏｕｔとを電気的に絶縁することができる。
【００３１】
オンタイミング遅延回路５５は、コイル素子５５１とダイオード５５２との並列回路で構成され、駆動回路５１１と、スイッチング素子１１の制御電極間に挿入される。
【００３２】
オン阻止回路５６は、抵抗Ｒ１、Ｒ２と、トランジスタスイッチＴｒとを含む。抵抗Ｒ１、Ｒ２は、それぞれ一端が接続されて抵抗分圧回路を構成し、その両端が同期整流素子３１の主電極にそれぞれ接続される。トランジスタスイッチＴｒは、制御電極が抵抗Ｒ１、Ｒ２の接続点に接続され、主電極が同期整流素子３１の制御入力側に接続されて、主電極の一方が第２の駆動パルスＳ２の供給ラインに接続される。
【００３３】
上述したスイッチング電源装置において、スイッチング素子１１は、入力巻線２１を通して供給される直流電圧Ｖｉｎを断続して、出力巻線２２に電圧を誘起させる。誘起した電圧は、スイッチング出力として出力整流平滑回路３に供給される。
【００３４】
出力整流平滑回路３のダイオード３５は、スイッチング素子１１のオフ期間に出力巻線２２に誘起した電圧に対して順方向となる極性で、同期整流素子３１の主電極間に接続される。同期整流素子３１は、スイッチング素子１１のオフ期間に導通する。このため、出力整流平滑回路３に供給されたスイッチング出力は、スイッチング素子１１のオン期間に励磁エネルギーとして変圧器２に蓄えられ、スイッチング素子１１のオフ期間に、同期整流素子３１およびダイオード３５を介して放出され、出力平滑コンデンサ３３で平滑される。出力端子Ｔｏｕｔは、出力平滑コンデンサ３３の電圧を直流出力電圧Ｖｏｕｔとして出力する。
【００３５】
スイッチング素子１１と、同期整流素子３１とのオン・オフは制御回路５から供給される駆動パルスにより制御される。以下、図２を参照してスイッチング素子１１と、同期整流素子３１とのオン・オフのタイミングについて説明する。
【００３６】
図２は、図１に図示したスイッチング電源装置の各部の波形を示すタイミングチャートである。
【００３７】
まず、パルス発生回路５１０は、高レベル信号と、低レベル信号とを含む制御パルスＳ０を出力する（図２（ａ））。
【００３８】
駆動回路５１１と、反転駆動回路５１２とは、パルス発生回路５１０から出力される制御パルスＳ０が供給される。駆動回路５１１は、スイッチング素子１１を駆動するために、パルス発生回路５１０の制御パルスＳ０と同相の第１の駆動パルスＳ１を生成する（図２（ｂ））。
【００３９】
反転駆動回路５１２は、同期整流素子３１を駆動するために、パルス発生回路５１０の制御パルスＳ０を反転した第２の駆動パルスＳ２を生成する（図２（ｃ））。第１の駆動パルスＳ１は、オンタイミング遅延回路５５を介してスイッチング素子１１の制御電極に供給される。第２の駆動パルスＳ２は、オン阻止回路５６を介して同期整流素子３１の制御電極に供給される。
【００４０】
この構成により、スイッチング素子１１のオン期間に、同期整流素子３１がオフとなり、スイッチング素子１１のオフ期間に、同期整流素子３１がオンとなるように制御される。
【００４１】
いま、時刻ｔ１で制御パルスＳ０が高レベルになると、駆動回路５１１も高レベルの第１の駆動パルスＳ１を生成する（図２（ｂ））。第１の駆動パルスＳ１は、オンタイミング遅延回路５５を介してスイッチング素子１１の制御電極に供給される。スイッチング素子１１のゲート・ソース間電圧Ｖｇｓ１１はオンタイミング遅延回路５５のコイル素子５５１のインダクタンスにより、ゆっくり立ち上がり、閾値電圧ＶＴＨに到る（図２（ｄ））。このため、スイッチング素子１１はｔｄ１（ｏｎ）の遅れ時間をもってターンオンを開始し、更に素子固有のターンオン遅れ時間をもって、完全にオン状態となる。
【００４２】
この間、時刻ｔ１で、反転駆動回路５１２は第２の駆動パルスＳ２を低レベルにする。同期整流素子３１のゲート・ソース間電圧Ｖｇｓ３１は速やかに低下し、同期整流素子３１は素子固有のターンオフ遅れ時間のみのｔｄ３（ｏｆｆ）の遅れ時間をもって完全にオフ状態となる（図２（ｅ））。
【００４３】
スイッチング素子１１のターンオン遅れ時間は、オンタイミング遅延回路５５のインダクタンス値を増大することにより長くできる。従って、同期整流素子３１のターンオフ遅れ時間を考慮して、オンタイミング遅延回路５５のインダクタンス値を設定すれば、同期整流素子３１がオンする前に、スイッチング素子１１がオンすることによる短絡電流の発生を抑制できる。
【００４４】
次に、時刻ｔ２で制御パルスＳ０が低レベルになると、駆動回路５１１も低レベルの第１の駆動パルスＳ１を生成する。スイッチング素子１１はオンタイミング遅延回路５５のダイオード５５２を介してゲート容量が引き抜かれる。同スイッチング素子１１のゲート・ソース間電圧Ｖｇｓ１１は速やかに低下し、スイッチング素子１１は素子固有のターンオフ遅れ時間のみのｔｄ１（ｏｆｆ）の遅れ時間をもって完全にオフ状態となる（図２（ｄ））。
【００４５】
この間、時刻ｔ２で、反転駆動回路５１２は第２の駆動パルスＳ２を高レベルにするが、時刻ｔ２の直後、ダイオード３５はカソード側の電位が高く逆バイアス状態にある。このため、トランジスタスイッチＴｒのベース・エミッタ間電圧ＶＢＥは抵抗分圧回路の分圧電圧により閾値電圧に維持され（図２（５））、トランジスタスイッチＴｒはオンとなって、同期整流素子３１の制御入力側を短絡する。同期整流素子３１は、第２の駆動パルスＳ２が高レベルになっても、オン阻止回路５６によりオンが阻止され短絡電流の発生が抑制される。
【００４６】
その後、スイッチング素子１１のターンオフが進み、ダイオード３５のカソード側の電位が低くなると、抵抗分圧回路の分圧電圧が低下するとともに、トランジスタスイッチＴｒのベース・エミッタ間電圧ＶＢＥが低下し（図２（５））、トランジスタスイッチＴｒがオフとなる。この結果、同期整流素子３１のゲート・ソース間電圧Ｖｇｓ３１が上昇し、閾値電圧ＶＴＨに至る。同期整流素子３１はｔｄ３（ｏｎ）の遅れ時間をもってターンオンを開始し、更に素子固有のターンオン遅れ時間をもって完全に導通する（図２（ｅ））。
【００４７】
このように、本実施例のスイッチング電源装置は、上述したオンタイミング遅延回路５５と、オン阻止回路５６とを備えることにより、スイッチング素子１１のターンオン時およびターンオフ時の短絡電流を抑制できる。
【００４８】
また、オンタイミング遅延回路５５は、インダクタンスを含んでいればよく、簡単な回路で実現できる。インダクタンスは、その値が大きければ遅延時間が長くなり、例えば、数百ＫＨｚのスイチング周波数で動作するスイッチング電源装置において、数μＨ〜百μＨ、乃至は数百μＨを用いることができる。インダクタンスは、コイル素子あるいはラインのインダクタンスを利用してもよい。
【００４９】
図３は、本発明に係るスイッチング電源装置の別の実施例を示す電気回路図である。図示されたスイッチング電源装置は、電力変換用の変圧器を含み、フォワード方式で構成した例を示している。図示されたスイッチング電源装置は、電力変換回路１と、出力整流平滑回路３と、制御回路５とを含んでいる。
【００５０】
電力変換回路１はスイッチング素子１１と、電力変換用の変圧器２とを含んでいる。本実施例のスイッチング電源装置は、スイッチング素子１１のオン期間に電力を伝送する点を除き、図１に図示した実施例と同様であり説明を省略する。
【００５１】
出力整流平滑回路３は、フォワード方向整流素子３０と、同期整流素子３１と、チョークコイル３２と、出力平滑コンデンサ３３と、ダイオード３５とを含んでいる。フォワード方向整流素子３０と、同期整流素子３１の主電極とは直列に接続されて、変圧器２の出力巻線２２間に接続される。チョークコイル３２と、出力平滑コンデンサ３３とは直列に接続されて、同期整流素子３１の主電極間に接続され、出力平滑コンデンサ３３の両端が出力端子Ｔｏｕｔに接続される。
【００５２】
フォワード方向整流素子３０は、本実施例では整流ダイオードで構成され、スイッチング素子１１のオン期間に出力巻線２２に誘起した電圧に対して順方向となる極性で接続されるが、制御電極を備えた同期整流素子を用い、スイッチング素子１１のオン期間に導通するよう構成してもよい。
【００５３】
ダイオード３５は、スイッチング素子１１のオン期間に出力巻線２２に誘起した電圧に対して逆方向となる極性で、同期整流素子３１の主電極間に接続される。制御回路５は、図１に図示した実施例と同様の構成であり説明を省略する。
【００５４】
上述したスイッチング電源装置において、スイッチング素子１１は、入力巻線２１を通して供給される直流電圧Ｖｉｎを断続して、出力巻線２２に電圧を誘起させる。誘起した電圧は、スイッチング出力として出力整流平滑回路３に供給される。
【００５５】
出力整流平滑回路３は、スイッチング素子１１のオン期間に出力巻線２２に誘起した電圧でフォワード方向整流素子３０を導通させ、チョークコイル３２にエネルギーを蓄えるとともに、出力平滑コンデンサ３３を充電する。スイッチング素子１１のオフ期間において、出力整流平滑回路３は、チョークコイル３２に蓄えられていたエネルギーを同期整流素子３１を介して放出し、出力平滑コンデンサ３３を充電する。出力平滑コンデンサ３３は、その両端が出力端子Ｔｏｕｔに接続されるから、出力端子Ｔｏｕｔに直流出力電圧Ｖｏｕｔが出力される。
【００５６】
スイッチング素子１１と、同期整流素子３１とのオン・オフは、図１に図示した実施例と同様制御回路５から供給される駆動パルスにより制御される。
【００５７】
スイッチング素子１１のターンオン時に、同期整流素子３１は、反転駆動回路５１２から出力された第２の駆動パルスＳ２によりオフ制御される。オンタイミング遅延回路５５は、コイル素子５５１のインダクタンスによって、駆動回路５１１から出力された第１の駆動パルスＳ１の立ち上がりを遅らせる。このため、スイッチング素子１１は、同期整流素子３１が完全にオフしてからオンするので、スイッチング素子１１のターンオン時の短絡電流を抑制できる。
【００５８】
スイッチング素子１１のターンオフに際し、スイッチング素子１１は、駆動回路５１１から出力される第１の駆動パルスＳ１によりオフ制御される。このとき、反転駆動回路５１２から第２の駆動パルスＳ２が出力されるが、オン阻止回路５６により、同期整流素子３１のオンが阻止される。。オン阻止回路５６は、同期整流素子３１の主電極間の電圧が所定電圧に低下後、同期整流素子３１をオンする。このため、同期整流素子３１は、スイッチング素子１１が完全にオフしてからオンするので、スイッチング素子１１のターンオフ時の短絡電流を抑制できる。
【００５９】
図４は、本発明に係るスイッチング電源装置の更に別の実施例を示す電気回路図である。図示された実施例は、降圧チョッパー型スイッチング電源装置を構成した例を示している。図示されたスイッチング電源装置は、電力変換回路１と、出力整流平滑回路３と、制御回路５とを含んでいる。
【００６０】
電力変換回路１はスイッチング素子１１と、スイッチング素子１２とを含んでいる。スイッチング素子１１は入力された直流電圧Ｖｉｎを断続してスイッチング出力を出力整流平滑回路３に供給する。
【００６１】
出力整流平滑回路３は、同期整流素子３１と、チョークコイル３２と、出力平滑コンデンサ３３と、ダイオード３５とを含んでいる。チョークコイル３２と、出力平滑コンデンサ３３とは直列に接続され、スイッチング素子１１の主電極を介して直流入力端子Ｔｉｎに接続される。出力平滑コンデンサ３３の両端は出力端子Ｔｏｕｔに接続される。同期整流素子３１は、スイッチング素子１１のオフ期間に導通する。同期整流素子３１の主電極は、チョークコイル３２と、出力平滑コンデンサ３３との直列回路の両端に接続される。
【００６２】
ダイオード３５は、スイッチング素子１１のオン期間に出力巻線２２に誘起した電圧に対して逆方向となる極性で、同期整流素子３１の主電極間に接続される。制御回路５は、図１に図示した実施例と同様の構成であり説明を省略する。
【００６３】
上述したスイッチング電源装置において、スイッチング素子１１は、供給される直流入力電圧Ｖｉｎを断続して、スイッチング出力を出力整流平滑回路３に供給する。
【００６４】
出力整流平滑回路３は、スイッチング素子１１のオン期間にチョークコイル３２を励磁し、励磁エネルギーを蓄えるとともに、出力平滑コンデンサ３３を充電する。チョークコイル３２に蓄えられた励磁エネルギーは、スイッチング素子１１のオフ期間に、同期整流素子３１を介して放出され、出力平滑コンデンサ３３を充電する。出力平滑コンデンサ３３は、その両端が出力端子Ｔｏｕｔに接続されるから、出力端子Ｔｏｕｔに直流出力電圧Ｖｏｕｔが出力される。
【００６５】
スイッチング素子１１と、同期整流素子３１とのオン・オフは、図１に図示した実施例と同様制御回路５から供給される駆動パルスにより制御される。
【００６６】
スイッチング素子１１のターンオン時に、同期整流素子３１は、反転駆動回路５１２から出力された第２の駆動パルスＳ２によりオフ制御される。オンタイミング遅延回路５５は、コイル素子５５１のインダクタンスによって、駆動回路５１１から出力された第１の駆動パルスＳ１の立ち上がりを遅らせ、スイッチング素子１２を介してスイッチング素子１１を駆動する。このため、スイッチング素子１１は、同期整流素子３１が完全にオフしてからオンするので、スイッチング素子１１のターンオン時の短絡電流を抑制できる。
【００６７】
スイッチング素子１１のターンオフに際し、スイッチング素子１１は、駆動回路５１１から出力される第１の駆動パルスＳ１によりオフ制御される。このとき、反転駆動回路５１２から第２の駆動パルスＳ２が出力されるが、オン阻止回路５６により、同期整流素子３１のオンが阻止される。。オン阻止回路５６は、同期整流素子３１の主電極間の電圧が所定電圧に低下後、同期整流素子３１をオンする。このため、同期整流素子３１は、スイッチング素子１１が完全にオフしてからオンするので、スイッチング素子１１のターンオフ時の短絡電流を抑制できる。
【００６８】
図５は、本発明に係るスイッチング電源装置の更に別の実施例を示す電気回路図である。図示された実施例は、昇圧チョッパー型スイッチング電源装置を構成した例を示している。図示されたスイッチング電源装置は、電力変換回路１と、出力整流平滑回路３と、制御回路５とを含んでいる。
【００６９】
電力変換回路１はスイッチング素子１１と、チョークコイル１３とを含んでいる。スイッチング素子１１は、その主電極がチョークコイル１３を介して直流入力端子Ｔｉｎに接続され、入力された直流電圧Ｖｉｎを断続してスイッチング出力を出力整流平滑回路３に供給する。
【００７０】
出力整流平滑回路３は、同期整流素子３１と、出力平滑コンデンサ３３と、ダイオード３５とを含んでいる。同期整流素子３１は、ゲートに駆動電圧源７が接続され、波形反転のためのトランジスタ８を介して駆動される。駆動電圧源７はコンデンサ７１、ダイオード７２、７３、抵抗７４等で構成される。同期整流素子３１と、出力平滑コンデンサ３３とは直列に接続され、チョークコイル１３を介して直流入力端子Ｔｉｎに接続される。出力平滑コンデンサ３３の両端は出力端子Ｔｏｕｔに接続される。
【００７１】
同期整流素子３１は、スイッチング素子１１のオフ期間に導通する。ダイオード３５は、チョークコイル１３を介して流れる電流に対して順方向となる極性で、同期整流素子３１の主電極間に接続される。
【００７２】
制御回路５は、図１に図示した実施例と異なり反転駆動回路を含まず、パルス発生回路５１から出力される制御パルスＳ０と同相の第１の駆動パルスＳ１と、第２の駆動パルスＳ２とを、それぞれ駆動５１１、５１３から出力する。第２の駆動パルスＳ２はトランジスタ８により波形反転される。
【００７３】
上述したスイッチング電源装置において、スイッチング素子１１は、チョークコイル１３を介して供給される直流入力電圧Ｖｉｎを断続して、スイッチング出力を出力整流平滑回路３に供給する。
【００７４】
電力変換回路１は、スイッチング素子１１のオン期間にチョークコイル３２を励磁し、励磁エネルギーを蓄える。出力整流平滑回路３は、チョークコイル３２に蓄えられていた励磁エネルギーを直流入力電圧Ｖｉｎに重畳して、スイッチング素子１１のオフ期間に、同期整流素子３１を介して放出し、出力平滑コンデンサ３３を充電する。出力平滑コンデンサ３３は、その両端が出力端子Ｔｏｕｔに接続されるから、出力端子Ｔｏｕｔに直流出力電圧Ｖｏｕｔが出力される。
【００７５】
スイッチング素子１１と、同期整流素子３１とのオン・オフは、図１に図示した実施例と同様制御回路５から供給される駆動パルスにより制御される。
【００７６】
本実施例のスイッチング電源装置においても、オンタイミング遅延回路５５と、オン阻止回路５６とを備えることにより、スイッチング素子のターンオン時およびターンオフ時の短絡電流を抑制できる。
【００７７】
図６乃至図８はオン阻止回路の別の例を用いたスイッチング電源装置を示す電気回路図である。図において、図１に図示した構成部分と同一の構成部分については、同一の参照符号を付してある。図６乃至図８は図１の変形例であるが、図３乃至図５の実施例を基礎にした変形例が存在することは自明である。
【００７８】
図６に図示した実施例は、トランジスタスイッチＴｒに電界効果トランジスタを用いた例を示している。抵抗Ｒ１、Ｒ２とで構成される抵抗分圧回路および同期整流素子３１との接続関係は、図１乃至図５に図示した実施例と同様である。
【００７９】
図７に図示した実施例は、ツェナーダイオードＺＤを用いて、トランジスタスイッチＴｒのＶＢＥの温度特性を補償した例を示している。ツェナーダイオードＺＤは抵抗Ｒ１、Ｒ２とで構成される抵抗分圧回路に直列に挿入される。同期整流素子３１との接続関係その他は、図１乃至図５に図示した実施例と同様である。
【００８０】
図８に図示した実施例は、ダイオードＤを用いて、逆流防止を計った例を示している。ダイオードＤは抵抗分圧回路の抵抗と並列に接続される。同期整流素子３１との接続関係その他は、図１乃至図５に図示した実施例と同様である。
【００８１】
以上、好ましい実施例を参照して本発明の内容を詳細に説明したが、本発明はこれらに限定されるものではなく、当業者であれば、その基本的技術思想および教示に基づき、種々の変形例を想到できることは自明である。
【００８２】
【発明の効果】
以上述べたように、本発明によれば次のような効果を得ることができる。
（ａ）簡単な回路構成で入力側のスイッチング素子のオンタイミングを遅らせ、スイッチング素子のターンオン時の短絡電流を抑制した同期整流方式のスイッチング電源装置を提供することができる。
（ｂ）入力側のスイッチング素子のオフ期間に導通する同期整流素子のオンタイミングを遅らせ、スイッチング素子のターンオフ時の短絡電流を抑制した同期整流方式のスイッチング電源装置を提供することができる。
【図面の簡単な説明】
【図１】本発明に係るスイッチング電源装置の一実施例を示す電気回路図である。
【図２】図１に図示したスイッチング電源装置の各部の波形を示すタイミングチャートである。
【図３】本発明に係るスイッチング電源装置の別の実施例を示す電気回路図である。
【図４】本発明に係るスイッチング電源装置の更に別の実施例を示す電気回路図である。
【図５】本発明に係るスイッチング電源装置の更に別の実施例を示す電気回路図である。
【図６】本発明に係るスイッチング電源装置の更に別の実施例を示す電気回路図である。
【図７】本発明に係るスイッチング電源装置の更に別の実施例を示す電気回路図である。
【図８】本発明に係るスイッチング電源装置の更に別の実施例を示す電気回路図である。
【符号の説明】
１                  電力変換回路
１１                  スイッチング素子
３                  出力整流平滑回路
３１                  同期整流素子
３３                  出力平滑コンデンサ
５                  制御回路
５１                  駆動パルス発生回路
５５                  オンタイミング遅延回路
５６                  オン阻止回路
Ｓ１                  第１の駆動パルス
Ｓ２                  第２の駆動パルス
【図１】
0004172569.tif 000002
【図２】
0004172569.tif 000003
【図３】
0004172569.tif 000004
【図４】
0004172569.tif 000005
【図５】
0004172569.tif 000006
【図６】
0004172569.tif 000007
【図７】
0004172569.tif 000008
【図８】
0004172569.tif 000009