(57)【特許請求の範囲】
【請求項１】
複数のＮ層とＰ層で構成され、その角部がパッシベーション膜で被覆されてなる半導体素子本体の片面にＡｌ−Ｓｉ合金からなる主電極およびゲート電極が、反対面にＡｌ−Ｓｉ合金からなる主電極が形成されていて、前記両主電極に緩衝板が、その緩衝板の片面に形成されたＡｌ−Ｓｉ合金膜を介して、接着されてなることを特徴とするチップ型半導体素子。
【請求項２】
複数のＮ層とＰ層で構成され、その角部がパッシベーション膜で被覆されてなる半導体素子本体の、片面にＡｌ−Ｓｉ合金をスパッタリングしてＡｌ−Ｓｉ合金からなる主電極およびゲート電極を形成し、かつ反対面にＡｌ−Ｓｉ合金をスパッタリングしてＡｌ−Ｓｉ合金からなる主電極を形成した後、前記両Ａｌ−Ｓｉ合金主電極と緩衝板が、その緩衝板の片面にＡｌ−Ｓｉをスパッタリングして形成されたＡｌ−Ｓｉ合金膜を介して、５８０℃ないし６３０℃の温度範囲の不活性または還元性雰囲気中で接着されることを特徴とするチップ型半導体素子の製造方法。
【請求項３】
耐熱性のあるカーボン製のケース治具、ガイド治具及びウエイト治具の３点からなり、まず前記ケース治具の中にＡｌ−Ｓｉ合金膜のある側を上にして緩衝板が挿入され、次に前記Ａｌ−Ｓｉ合金膜面上にＡｌ−Ｓｉ合金主電極が合わさるようにして半導体素子本体が載置され、次にケース治具に重ねてガイド治具が載置され、次にガイド治具に設けた穴を通してもう一方の緩衝板が、Ａｌ−Ｓｉ合金膜側を下にして、かつ穴下の半導体素子のＡｌ−Ｓｉ合金主電極に合わさるようにして挿入載置され、最後に緩衝板上にウエイト治具が載置されて組合わされてなることを特徴とするチップ型半導体素子の接着治具組立構造。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、チップ型半導体素子、及びその製造方法、及び接着組立治具構造に関するものである。
【０００２】
【従来の技術】
先に本発明者は、「チップ型半導体素子の製造方法（特願２０００−３９７６９９号）」で、「複数のＮ層とＰ層で構成され、その角部がパッシベーション膜で被覆されてなる半導体素子本体の、先ず片面にＡｌを蒸着して主電極及びゲート電極を形成し、次にもう一方の面にＡｌを蒸着して主電極を形成した後、両方の主電極に、それぞれＡｌ−Ｓｉからなる合金板を介し、かつそれぞれＭｏからなる熱応力緩衝板のそれぞれの片面にＡｌを蒸着して形成したＡｌ層面を当てて、５８０℃ないし６３０℃の温度範囲の不活性または還元性雰囲気中で、接着するチップ型半導体素子の製造方法」を提案した。
【０００３】
すなわち、上記提案をトライアックのチップ型半導体素子及びその製造方法について図６ないし図９に基づいて説明する。
【０００４】
図６（ａ）は、従来実施のチップ型半導体素子の製造方法に基づいて製造されたチップ型半導体素子に係るトライアックの構造例を示す断面図で、図６（ｂ）は、その主要部の分解断面図である。
【０００５】
図６（ａ）（ｂ）において、１、２はＡｌ−Ｓｉからなる合金板、３、４はＮｉ膜、１０はＳｉ半導体素子本体、２１はゲート電極、２２、２３は一対の主電極、１５はパッシベーション膜、３０、３１は緩衝板、４０、４１はＡｌ膜であって、前記Ｓｉ半導体素子本体１０は、複数のＮ層とＰ層で構成され、その角部がガラスによるパッシベーション膜１５で被覆されていて、この素子本体１０の片面には、Ａｌからなる主電極２２及びゲート電極２１が設けられていて、そのうちの主電極２２に対して、Ａｌ−Ｓｉとからなる合金板１を介して、Ｍｏからなる熱応力緩衝板３０が蒸着して形成したＡｌ膜面を当てて取付けられ、同様に、前記素子本体１０の反対面に設けられた前記主電極２３に、Ａｌ−Ｓｉからなる合金板２を介してＭｏからなる緩衝板３１が蒸着形成Ａｌ膜面を当てて取付けられた構造になっている。
【０００６】
次に、図７に基づいて、上記のような構造のチップ型半導体素子の製造方法について説明する。
【０００７】
図７において、
（１）まず、Ｍｏ緩衝板３０、３１の片面にＮｉを蒸着してＮｉ膜３、４を形成し、
（２）次に、前記緩衝板３０、３１の反対面にＡｌを蒸着してＡｌ膜４０、４１を形成し、
（３）次に、複数のＮ層とＰ層で構成され、その角部がガラスによるパッシベーション膜で被覆されてなるＳｉ半導体素子本体１０の片面に、Ａｌを蒸着してゲート電極２１及び主電極２２を形成し、
（４）次に、前記素子本体１０の反対面に、Ａｌを蒸着して主電極２３を形成し、
（５）次に、接着治具に組み立てて、
（６）次に、Ａｌ膜４０、４１を介し、５８０℃ないし６３０℃の温度範囲の不活性または還元性雰囲気中で、緩衝板３０、３１をＡｌ−Ｓｉ合金板１、２に、かつ同時に合金板１、２を電極２２、２３に接着した後、
（７）ユーザへ納品する
という工程からなるものである。
【０００８】
そして、さらに上記（５）の接着治具組立工程における、接着治具組立構造について図８、図９に基づいて説明する。
【０００９】
図８は組立後の構成断面図、図９は組立の手順図である。
【００１０】
図８において、６５は耐熱性のあるカーボン製のホルダー治具、６６は同ケース治具、６７は同ガイド治具、６８は同ウエイト治具、３０、３１は緩衝板、１、２はＡｌ−Ｓｉ合金板、１０は半導体素子本体であって、これらが図のように組み合わされて接着治具組立構造をなす。
【００１１】
そして、図９において、
（１）ケース治具６６の中に緩衝板３１を挿入する。
（２）緩衝板３１の上にＡｌ−Ｓｉ合金板２を載置する。
（３）Ａｌ−Ｓｉ合金板２の上に素子本体１０を載置する。
（４）ケース治具６６にホルダー治具６５をセットしケース治具６６内の緩衝板３１を突き上げる。このようにして、ケース治具６６の穴径とホルダー治具の突き上げでＡｌ−Ｓｉ合金板の位置規制をしている。
（５）ケース治具６６に重ねてガイド治具６７を載置する。
（６）ガイド治具６７の穴を通し、Ａｌ−Ｓｉ合金板１を挿入する。
（７）Ａｌ−Ｓｉ合金板１の上に緩衝板３０を載置する。
（８）緩衝板３０の上にウエイト治具６８を載置する。
という組立手順で接着治具が組み立てられる。
【００１２】
そしてこの後、治具全体が接着工程の炉に入れられる。
【００１３】
【発明が解決しようとする課題】
ところで、このような先に本発明者が提案したチップ型半導体素子及びその製造方法では、
（１）製造方法での接着治具組立工程でＡｌ−Ｓｉ合金板１、２の位置規制が必要で、
（２）位置規制のため接着治具組立構造が複雑になり、
（３）組立作業手順も多くそれだけ手間がかかり、作業能率が悪い。
といった改善すべき点が少なからず見つかった。
【００１４】
そこで、本発明が解決しようとする課題は、
（１）接着治具組立構造をシンプルにし、
（２）組立作業での手間を少なく、作業能率を良くする
ことのできるチップ型半導体素子及びその製造方法及び接着治具組立構造を提案することにある。
【００１５】
【課題を解決するための手段】
この課題を解決するために本発明は、複数のＮ層とＰ層で構成され、その角部がパッシベーション膜で被覆されてなる半導体素子本体の片面にＡｌ−Ｓｉ合金からなる主電極およびゲート電極が、反対面にＡｌ−Ｓｉ合金からなる主電極が形成されていて、前記両主電極に緩衝板が、その緩衝板の片面に形成されたＡｌ−Ｓｉ膜を介して、接着されてなるチップ型半導体素子であって、また複数のＮ層とＰ層で構成され、その角部がパッシベーション膜で被覆されてなる半導体素子本体の、片面にＡｌ−Ｓｉ合金をスパッタリングしてＡｌ−Ｓｉ合金からなる主電極およびゲート電極を形成し、かつ反対面にＡｌ−Ｓｉ合金をスパッタリングしてＡｌ−Ｓｉ合金からなる主電極を形成した後、前記両Ａｌ−Ｓｉ合金主電極と緩衝板が、その緩衝板の片面にＡｌ−Ｓｉ合金をスパッタリングして形成されたＡｌ−Ｓｉ合金膜面を当てて、５８０℃ないし６３０℃の温度範囲の不活性または還元性雰囲気中で接着されるチップ型半導体素子の製造方法であって、さらに、耐熱性のあるカーボン製のケース治具、ガイド治具及びウエイト治具の３点からなり、まず前記ケース治具の中にＡｌ−Ｓｉ合金膜のある側を上にして緩衝板が挿入され、次に前記Ａｌ−Ｓｉ合金膜面上にＡｌ−Ｓｉ合金主電極が合わさるようにして半導体素子本体が載置され、次にケース治具に重ねてガイド治具が載置され、次にガイド治具に設けた穴を通してもう一方の緩衝板が、Ａｌ−Ｓｉ合金膜側を下にして、かつ穴下の半導体素子のＡｌ−Ｓｉ合金主電極に合わさるようにして挿入載置され、最後に緩衝板上にウエイト治具が載置されて組合わされてなるチップ型半導体素子の接着治具組立構造とするものである。
【００１６】
【発明の実施の形態】
請求項１記載の発明は、半導体素子本体の片面にＡｌ−Ｓｉ合金からなる主電極およびゲート電極が、反対面にＡｌ−Ｓｉ合金からなる主電極が形成されていて、前記両主電極に緩衝板が、その緩衝板の片面に形成されたＡｌ−Ｓｉ合金膜を介して、接着されてなるチップ型半導体素子とすることにより、従来より部品点数が減り、より一層シンプルな構造のチップ型半導体素子となる。
【００１７】
請求項２記載の発明は、半導体素子本体の、片面にＡｌ−Ｓｉ合金をスパッタリングしてＡｌ−Ｓｉ合金からなる主電極およびゲート電極を形成し、かつ反対面にＡｌ−Ｓｉ合金をスパッタリングしてＡｌ−Ｓｉ合金からなる主電極を形成した後、前記両Ａｌ−Ｓｉ合金主電極と緩衝板が、その緩衝板の片面にＡｌ−Ｓｉ合金をスパッタリングして形成されたＡｌ−Ｓｉ合金膜を介して、５８０℃ないし６３０℃の温度範囲の不活性または還元性雰囲気中で接着されるチップ型半導体素子の製造方法とすることにより、従来より工程数が減り、より一層シンプルな加工工程となる。
【００１８】
請求項３記載の発明は、耐熱性のあるカーボン製のケース治具、ガイド治具及びウエイト治具の３点からなり、まず前記ケース治具の中にＡｌ−Ｓｉ膜のある側を上にして緩衝板が挿入され、次に前記Ａｌ−Ｓｉ膜面上にＡｌ−Ｓｉ合金主電極が合わさるようにして半導体素子本体が載置され、次にケース治具に重ねてガイド治具が載置され、次にガイド治具に設けた穴を通してもう一方の緩衝板が、Ａｌ−Ｓｉ合金膜側を下にして、かつ穴下の半導体素子のＡｌ−Ｓｉ合金主電極に合わさるようにして挿入載置され、最後に緩衝板上にウエイト治具が載置されて組合わされてなるチップ型半導体素子の接着治具組立構造とすることにより、従来より治具点数が減り、より一層シンプルな構造の接着組立治具とすることができる。
【００１９】
以下に、一実施の形態について、図１〜図４を用いて詳しく説明する。
【００２０】
（実施の形態１）
図１は、本発明の実施の形態におけるチップ型半導体素子に係るトライアック（３端子双方向性サイリスタ）で、（ａ）は構造断面図、（ｂ）は分解断面図である。
【００２１】
図１（ａ）（ｂ）において、１０は複数のＮ層とＰ層で構成され、その角部がパッシベーション膜１５で被覆されてなる半導体素子本体、１１はＡｌ−Ｓｉ合金からなるゲート電極、１２はＡｌ−Ｓｉ合金からなる主電極、１３は反対面のＡｌ−Ｓｉ合金からなる主電極、３０、３１はＭｏからなる緩衝板、５０、５１はその緩衝板３０、３１の片面に形成されたＡｌ−Ｓｉ合金膜である。
【００２２】
図２は、本発明の実施の形態におけるチップ型半導体素子の製造方法の工程図である。
【００２３】
図２において、製造過程を説明すると
（１）まず、Ｍｏ緩衝板３０、３１の片面にＮｉを蒸着してＮｉ膜３、４を形成し、
（２）次に、前記緩衝板３０、３１の反対面にＡｌ−Ｓｉ合金をスパッタリングしてＡｌ−Ｓｉ合金膜５０、５１を形成し、
（３）次に、複数のＮ層とＰ層で構成され、その角部がパッシベーション膜１５で被覆されてなる半導体素子本体１０の、片面にＡｌ−Ｓｉ合金をスパッタリングしてＡｌ−Ｓｉ合金からなる主電極１２およびゲート電極１１を形成し、
（４）かつ反対面にＡｌ−Ｓｉ合金をスパッタリングしてＡｌ−Ｓｉ合金からなる主電極１３を形成した後、
（５）耐熱性カーボン治具を用いて組立て、
（６）前記両Ａｌ−Ｓｉ合金主電極１２、１３と緩衝板３０、３１を、その緩衝板３０、３１の片面にＡｌ−Ｓｉ合金をスパッタリングして形成されたＡｌ−Ｓｉ合金膜５０、５１を介して、５８０℃ないし６３０℃の温度範囲の不活性雰囲気中で接着して、
（７）ユーザへ納品する。
という工程からなる。
【００２４】
さて図３、図４は、同製造工程における接着治具組立工程の説明図で、図３は組立後の構成断面図、図４は組立の手順図である。
【００２５】
図３において、６１は耐熱性のあるカーボン製のケース治具、６２は同ガイド治具、６３は同ウエイト治具であり、組立は次のように行う。
【００２６】
図４において、
（１）まず前記ケース治具６１の中にＡｌ−Ｓｉ合金膜のある側を上にして緩衝板３０を挿入し、
（２）次に前記Ａｌ−Ｓｉ合金膜面上にＡｌ−Ｓｉ合金主電極１２が合わさるようにして半導体素子本体１０を載置し、
（３）次にケース治具６１に重ねてガイド治具６２を載置し、
（４）次にガイド治具６２に設けた穴を通してもう一方の緩衝板３１を、Ａｌ−Ｓｉ膜側を下にして、かつ穴下の半導体素子本体１０のＡｌ−Ｓｉ合金主電極１３に合わさるようにして挿入載置し、
（５）最後に緩衝板３１上にウエイト治具６３を載置し、
接着治具組立が完了する。
【００２７】
本実施の形態では、Ｓｉ半導体素子本体１０のサイズが９．２ｍｍ角で厚さ３６０μｍ、Ａｌ−Ｓｉ合金電極１２、１３の厚みは５μｍ〜２０μｍである。
【００２８】
この電極は、組成比率は８８％Ａｌ／１２％ＳｉのＡｌ−Ｓｉ合金をスパッタリングすることにより形成する。
【００２９】
ここで、厚みが５μｍ以下では、電極の絶対量としては不足で、金属食われ現象などで組成が変化するともろくなり接着力が低くなることがある。
【００３０】
また、厚みが２０μｍ以上では、半導体基板側にそりが発生し好ましくない。
【００３１】
一方、Ｍｏからなる熱応力緩衝板３０、３１の厚みは０．２〜０．５ｍｍ、片面のＡｌ−Ｓｉ合金膜５０、５１の厚みは２〜１０μｍである。
【００３２】
以上、本実施の形態のトライアックで構成したチップ型半導体素子及びその製造方法及び接着治具組立構造では、先に本発明者が提案した発明に比べて
（１）Ａｌ−Ｓｉ合金板の必要がなくなり、部品点数が減る。
（２）従って、Ａｌ−Ｓｉ合金板の位置規制の必要が無くなる。
（３）接着組立治具の構造が簡単になる。
（４）治具組立工程も簡素化される。
などの効果が出る。
【００３３】
なお図２に示した製造工程で工程（１）（２）より（３）（４）を先にやって順序を変えても良い。
【００３４】
なおまた、以上の実施の形態では、チップ型半導体素子本体にトライアック（３端子双方向性サイリスタ）で構成したものを説明したが、図５に示したようなサイリスタ（３端子一方向性サイリスタ）についても同様に実施可能である。
【００３５】
【発明の効果】
以上のように本発明のチップ型半導体素子は、半導体素子片面にＡｌ−Ｓｉ合金の主電極およびゲート電極、反対面にＡｌ−Ｓｉ合金の主電極が形成され、前記両主電極に緩衝板が、その緩衝板の片面に形成されたＡｌ−Ｓｉ合金膜を介して、接着されてなるから、従来より部品点数が減り、より一層シンプルな構造のチップ型半導体素子となる。
【００３６】
また本発明のチップ型半導体素子の製造方法は、半導体素子本体の、片面にＡｌ−Ｓｉ合金をスパッタリングしてＡｌ−Ｓｉ合金からなる主電極を形成した後、前記両Ａｌ−Ｓｉ合金主電極と緩衝板が、その緩衝板の片面にＡｌ−Ｓｉをスパッタリングして形成されたＡｌ−Ｓｉ合金膜を介して、５８０℃ないし６３０℃の温度範囲の不活性または還元性雰囲気中で接着されるチップ型半導体素子の製造方法であるから、従来より接着治具組立工程数が減り、より一層シンプルになる。
【００３７】
さらにまた本発明のチップ型半導体素子の接着組立構造は、耐熱性のあるカーボン製のケース治具、ガイド治具及びウエイト治具の３点からなり、まず前記ケース治具の中にＡｌ−Ｓｉ合金膜のある側を上にして緩衝板が挿入され、次に前記Ａｌ−Ｓｉ膜面上にＡｌ−Ｓｉ合金主電極が合わさるようにして半導体素子本体が載置され、次にケース治具に重ねてガイド治具が載置され、次にガイド治具に設けた穴を通してもう一方の緩衝板が、Ａｌ−Ｓｉ膜側を下にして、かつ穴下の半導体素子のＡｌ−Ｓｉ合金主電極に合わさるようにして挿入載置され、最後に緩衝板上にウエイト治具が載置されてなる接着治具組立構造であるから、従来より治具点数が減り、より一層シンプルな構造の接着組立治具とすることができる、など本発明は、製造上において非常に有益な効果をもたらすものである。
【図面の簡単な説明】
【図１】本発明の実施の形態におけるチップ型半導体素子に係るトライアック（３端子双方向性サイリスタ）で
（ａ）は構造断面図
（ｂ）は分解断面図
【図２】同チップ型半導体素子の製造方法の工程図
【図３】同製造方法における組立後の構成断面図
【図４】同製造方法における組立の手順図
【図５】本発明の他の実施の形態におけるチップ型半導体素子に係わるサイリスタ（３端子一方向性サイリスタ）の構造断面図
【図６】既に提案されたチップ型半導体素子に係わるトライアックで
（ａ）は構造断面図
（ｂ）は分解断面図
【図７】同チップ型半導体素子の製造方法の工程図
【図８】同製造方法における組立後の構成断面図
【図９】同製造方法における組立の手順図
【符号の説明】
３、４  Ｎｉ膜
１０  半導体素子本体
１１、１２、１３  Ａｌ−Ｓｉ合金電極
１５  パッシベーション膜
３０、３１  緩衝板
５０、５１  Ａｌ−Ｓｉ合金膜
【図１】
0004085579.tif 000002
【図２】
0004085579.tif 000003
【図３】
0004085579.tif 000004
【図４】
0004085579.tif 000005
【図５】
0004085579.tif 000006
【図６】
0004085579.tif 000007
【図７】
0004085579.tif 000008
【図８】
0004085579.tif 000009
【図９】
0004085579.tif 000010