(57)【特許請求の範囲】
【請求項１】
シリコン半導体上に電極を形成する半導体装置の製造方法において、前記シリコン半導体上に２００℃以上５００℃以下の基板温度でチタン膜を堆積する工程と、エッチング液を用いた化学エッチングによって該チタン膜を除去する工程と、前記チタン膜を除去した後の前記シリコン半導体上に高融点金属を堆積する工程と、熱処理を行うことで前記シリコン半導体と前記高融点金属とが直接接している領域を反応させて高融点金属シリサイド電極を形成する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項２】
シリコン基板上にゲート絶縁膜とゲート電極とを有する半導体装置を製造する方法において、ハロゲン系エッチングガスを用いてゲート側壁絶縁膜を有するゲート電極を形成する工程と、前記ゲート電極を形成した前記シリコン基板上に２００℃以上５００℃以下の基板温度でチタン膜を堆積する工程と、エッチング液を用いた化学エッチングによって該チタン膜を除去する工程と、前記チタン膜を除去した後の前記シリコン基板上に高融点金属を堆積する工程と、熱処理を行うことで前記シリコン基板と前記高融点金属とが直接接している領域を反応させて高融点金属シリサイド膜を形成する工程を含むことを特徴とする半導体装置の製造方法。
【請求項３】
前記チタン膜を除去する工程が、前記シリコン半導体の表面および表面付近に存在する汚染物質を除去する工程である請求項１に記載の半導体装置の製造方法。
【請求項４】
前記チタン膜を除去する工程が、前記シリコン基板の表面および表面付近に存在する汚染物質を除去する工程である請求項２に記載の半導体装置の製造方法。
【請求項５】
前記化学エッチングが、硫酸と過酸化水素水の混合溶液を用いたエッチングおよびフッ酸を含む水溶液を用いたエッチングである請求項３又は４に記載の半導体装置の製造方法。
【請求項６】
前記チタン膜はスパッタリング法によって堆積する請求項１〜５のいずれか１つに記載の半導体装置の製造方法。
【請求項７】
前記チタン膜を堆積する工程と前記チタン膜を除去する工程との間にイオンを注入する工程を有する請求項１〜６のいずれか１つに記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、シリコン半導体上へ電極形成する工程を含む半導体装置の製造方法に関し、具体的には、高融点金属シリサイド膜形成前のシリコン表面の汚染物を効果的に除去し、低抵抗、高耐熱性、均一膜厚の高融点金属シリサイド電極の形成を目的とする半導体上への電極の形成工程を有した半導体装置の製造方法に関する。
【０００２】
【従来の技術】
従来の高融点金属からなる電極形成方法に関して、Ｎ型電界効果トランジスタでのゲート電極形成でのサリサイド技術の方法に基づいて説明する。
【０００３】
図３〜図５は、従来技術における製造工程を示した断面図である。
【０００４】
まず、図３（ａ）に示すように、シリコン半導体基板３０１上にウェル領域（Ｐ型ウェル領域）３０２、フィールド酸化膜３０３、ゲート酸化膜３０４等を周知の方法で形成した後、厚さ１５０ｎｍ〜２００ｎｍ程度の多結晶シリコン膜３０５を堆積し、ゲート加工用エッチングマスク３０６にて異方性エッチングである反応性イオンエッエング（ＲＩＥ）法でパターニングする。この多結晶シリコン膜３をエッチングするのに用いられるエッチングガスとしてはＣＦ4、ＣＣｌ4、ＣＣｌ2Ｆ2、Ｃｌ2、ＨＢｒ、ＣＢｒＦ3、ＳＦ6、ＮＦ3、ＣＣｌＦ3などである。
【０００５】
次に、図３（ｂ）に示すように、注入保護膜３０７（通常シリコン酸化膜：膜厚１０〜４０ｎｍ程度）を形成した後、Ｐウェル領域のシリコン基板へ低濃度の不純物イオンを注入してＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）領域３０８を形成する。Ｎチャネルトランジスターではヒ素イオンの注入を、例えば加速電圧２０ｋｅＶ、ドーズ量を１×１０13〜３×１０14ｃｍ-2程度で行う。
【０００６】
次に、図３（ｃ）に示すように、ゲート側壁絶縁膜となるシリコン酸化膜３０９を堆積する。膜厚は例えば１００〜２００ｎｍとする。
【０００７】
次に、図４（ｄ）に示すように、ゲート電極側壁絶縁膜となる酸化膜３０９をＲＩＥによりエッチバックし、ゲート側壁絶縁膜３１０を形成する。ここでのＲＩＥには、ＣＨＦ3、ＣＦ4、Ｃ2Ｆ6、Ｃ3Ｆ8、Ｃ4Ｆ10、ＣＣｌ2Ｆ2等のエッチングガスを主ガスとして用いている。
【０００８】
次に、図４（ｅ）に示すように、シリコン酸化膜（１０〜４０ｎｍ程度の膜厚）からなる注入保護膜３１２を用いて、イオン注入を行う。Ｎチャネルトランジスターではヒ素イオンを、例えば加速電圧３０〜６０ｋｅＶ、ドーズ量１〜５×１０15ｃｍ-2で注入を行う。次に、熱処理を加え、注入イオンを活性化させて、ソース・ドレイン領域３１３を形成する。
【０００９】
相補型ＭＯＳトランジスタを形成する場合には、一方を埋め込みチャネル型（ソース、ドレイン領域とゲート電極が逆導電型の構造となっており、一般的にＰＭＯＳ  ＦＥＴ側）で形成し、他方を表面チャネル型（ソース、ドレイン領域とゲート電極が同導電型の構造となっており、一般的にＮＭＯＳ  ＦＥＴ側）で形成する場合には、ゲート電極パターニング前に多結晶シリコン膜３０５に燐を拡散し、ゲート電極（ＮＭＯＳ，ＰＭＯＳ両方のゲート）をあらかじめＮ型の導電タイプとしておく（この燐の濃度は、ＰＭＯＳへのソース、ドレインのイオン注入量、つまりＢ，ＢＦ2 等の不純物イオン注入量よりも十分高く、ゲート電極の導電タイプはソース、ドレインへのイオン注入によって変化しない）が、ＮＭＯＳ，ＰＭＯＳ両方とも表面チャネル型にする場合は、ゲート電極へのドーピングを本工程のイオン注入にて行うことが一般的である。つまり、ソース、ドレイン、ゲートへのドーピングを同時に行う。この時のイオン注入は、ＬＤＤのイオン注入の時と比較し、イオン注入量が桁違いに多い。
【００１０】
次に、図４（ｆ）に示すように、注入保護膜３１２を除去した後、高融点金属膜３１４を堆積し、窒素雰囲気下でＲａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌｉｎｇ（ＲＴＡ）法による熱処理を４００〜６７５℃、１０〜３０秒程度施して高融点金属３１４とシリコン３０１、３０５を反応させ、高融点金属シリサイド膜３１５を形成する。
【００１１】
具体的には、高融点金属としてチタンを用いた場合には、通常２段階ＲＴＡ法を用いる。まず最初のＲＴＡ（１ｓｔＲＴＡ）として、６００℃〜７００℃の範囲で、１０〜３０秒程度行い、Ｃ４９相のＴｉＳｉ2層を形成する。このとき、シリコンと高融点金属が接触している領域ではシリサイド化反応が起こって高融点金属シリサイド膜が形成され、一方シリコン酸化膜と高融点金属が接触している領域では反応が抑制されシリサイド膜が形成されない。１ｓｔＲＴＡ温度が高い場合（７００℃以上）には、チタンの還元作用が大きいため、酸化膜とも反応し、ソース、ドレイン、ゲート間がチタンシリサイド膜によって短絡してしまうので、高温で１ｓｔＲＴＡを行うことができない。また、この時、一般的に窒素雰囲気下でＲＴＡを行っているため、高融点金属表面は窒化され窒化高融点金属膜（高融点金属がチタンの場合、窒化チタン膜）が表面側に形成される。
【００１２】
次に、図５（ｇ）に示すように、硫酸と過酸化水素水、塩酸と過酸化水素水、もしくはアンモニアと過酸化水素水を基本とした溶液等により、未反応高融点金属膜および、表面に形成された窒化高融点金属膜を選択的に除去し、高融点金属シリサイド電極を自己整合的にソース、ドレイン、ゲート上に形成する。高融点金属としてチタンを用いた場合は、１ｓｔＲＴＡが低温（７００℃以下）のため、化学量論的に不安定なＣ４９相のチタンシリサイド層（高抵抗）であるので、選択エッチング後に、ＲＴＡ法による８００〜１０００℃、１０〜３０秒程度（通常８５０℃程度）の熱処理（２ｎｄＲＴＡ）を施して、化学量論的に安定な低抵抗のＣ５４相のチタンシリサイド層に変化させる必要がある。
【００１３】
【発明が解決しようとする課題】
しかし、上述した従来方法において、図３（ａ）に示す工程での多結晶シリコン膜３０５（ゲート電極）の加工方法は、フォトレジストもしくは、シリコン酸化膜等の絶縁膜をマスクとして反応性イオンエッチング（ＲＩＥ）により行うが、このとき、イオン、ラジカル等のエネルギーにより、ゲート酸化膜を通してシリコン基板表面内部がエッチングガスにより汚染される。汚染物質としては、例えばフッ素、塩素等のハロゲンが挙げられる。
【００１４】
また、図３（ｂ）に示す工程においては、イオン注入時に注入保護膜３０７表面に付着している汚染物質がイオン注入により半導体基板表面内部にノックオンされ、シリコン表面近傍が汚染される。図４（ｅ）に示す工程においても同様であるが、イオン注入量がＬＤＤ注入に比較して多いのでシリコン基板表面内部への汚染物のノックオン量も桁違いに多くなる。
【００１５】
また、図４（ｄ）の工程において、このとき、シリコン表面が露出するまでエッチバック（酸化膜３０９の膜厚均一性、エッチングレートのバラツキ等により、通常、酸化膜３０９の膜厚分をエッチング除去できるエッチング量に対して、１０〜３０％のオーバーエッチングを行う）するため、シリコン表面が直接ＣＨＦ3、ＣＦ4等のエッチングガスにさらされることとなる。このため、ＲＩＥによる物理的ダメージもさることながら、エッチングガス中に含まれるフッ素等の汚染物質が、多量にシリコン中に混入する。もちろん一般的に、これらシリコン表面に付着した汚染物質は、灰化処理（アッシング処理）により、また、硫酸過水（硫酸と過酸化水素水の混合溶液）、塩酸過水（塩酸と過酸化水素水の混合溶液）、アンモニア過水（アンモニアと過酸化水素水の混合溶液）等によって半導体基板表面を洗浄する事により、ある程度除去しているが、シリコン表面内部まで混入している汚染物質までは、除去できていないのが現状である。また、サイドウォール形成時のＲＩＥの際にシリコン表面にハロゲン等の汚染物元素を含むエッチングダメージ層３１１が生じる。この汚染物質は、イオン注入時のノックオン物質や、ＲＩＥで用いるエッチングガスに由来するものである。従来技術では、このエッチングダメージ層３１１（汚染層）の上へ高融点金属膜を堆積させ、熱処理を行ってシリサイド化するために、得られるシリサイド膜にはこれらの汚染物元素が含まれることになる。このことがシリサイド膜の信頼性や特性の劣化をひき起こす。例えば、シリコン中にフッ素等のハロゲンもしくはハロゲン化合物等が混入した状態でのシリサイド化反応では、高融点金属と、シリコンと、ドナーもしくはアクセプタとなる不純物と、ハロゲン等の汚染物質との混在した何元系にもわたる反応となる。
【００１６】
また、高融点金属として、チタンを用いた場合を例にとると、Ｔｉ−Ｆ等の化合物は比較的安定（例えば、ＴｉＦ4の標準生成エンタルピーは−３９４．２ｋｃａｌ／ｍｏｌｅ）に形成され、チタンとシリコンの反応が阻害され、均一な膜が形成されない。また、上記チタンと汚染物の化合物は、チタンシリサイド膜中におけるグレインバンダリーに偏析しやすい。このような膜質では、抵抗が非常に高くなり、特に０．５μｍ以下の配線（ゲート電極）において、顕著な抵抗上昇が現れる。また、ＴｉＳｉ2／ＴｉＳｉ2間の界面自由エネルギーと比較して、ＴｉＳｉ2とＴｉ−Ｆ等の化合物との間の界面自由エネルギーは大きく、ＴｉＳｉ2とＴｉ−Ｆ等の化合物との間が分離された方が安定なため、外部からエネルギーを加えた場合たやすく分離する。つまり、チタンシリサイドの再結晶化温度（８１５℃）以上の熱処理（２ｎｄＲＴＡ等）により、たやすく凝集する課題がある。
【００１７】
更に、上述したように不均一な反応による不均一な膜が形成され、一部の領域のみ非常に膜厚が厚くなり、他の領域では非常に膜厚が薄くなる現象が生じる。言い換えると、チタン膜厚が薄い領域では非常に凝集しやすくなり、電気抵抗が増大する。また、チタン膜厚の厚い領域では、不均一な反応によってチタンシリサイドの膜厚が大きくなり、ソース、ドレイン領域とウェルとの接合からチタンシリサイドまでの距離が近づき接合リーク電流が増大すると言う欠点がある。
【００１８】
従って、本発明では、シリコン基板上の不純物を除去することによって、低抵抗で、かつ、均一な高融点金属シリサイド膜を形成することを目的とする。
【００１９】
本発明によれば、シリコン半導体上に電極を形成する半導体装置の製造方法において、前記シリコン半導体上に２００℃以上５００℃以下の基板温度でチタン膜を堆積する工程と、エッチング液を用いた化学エッチングによって該チタン膜を除去する工程と、前記チタン膜を除去した後の前記シリコン半導体上に高融点金属を堆積する工程と、熱処理を行うことで前記シリコン半導体と前記高融点金属とが直接接している領域を反応させて高融点金属シリサイド電極を形成する工程とを含むことを特徴とする半導体装置の製造方法が提供される。
【００２０】
また、本発明によれば、シリコン基板上にゲート絶縁膜とゲート電極とを有する半導体装置を製造する方法において、ハロゲン系エッチングガスを用いてゲート側壁絶縁膜を有するゲート電極を形成する工程と、前記ゲート電極を形成した前記シリコン基板上に２００℃以上５００℃以下の基板温度でチタン膜を堆積する工程と、エッチング液を用いた化学エッチングによって該チタン膜を除去する工程と、前記チタン膜を除去した後の前記シリコン基板上に高融点金属を堆積する工程と、熱処理を行うことで前記シリコン基板と前記高融点金属とが直接接している領域を反応させて高融点金属シリサイド膜を形成する工程を含むことを特徴とする半導体装置の製造方法が提供される。
【００２１】
本発明において、前記チタン膜を除去する工程が、前記シリコン半導体の表面および表面付近に存在する汚染物質、あるいは、前記シリコン基板の表面および表面付近に存在する汚染物質を除去する工程である。
また、前記化学エッチングが、硫酸と過酸化水素水の混合溶液を用いたエッチングおよびフッ酸を含む水溶液を用いたエッチングであるのもよい。
また、前記チタン膜はスパッタリング法によって堆積してもよい。
【００２２】
特に、前記チタン膜を堆積する工程と前記チタン膜を除去する工程との間にイオンを注入する工程とを有することを特徴とする。
【００２３】
【発明の実施の形態】
以下、本発明の実施例について、図１を参照しながら説明する。
【００２４】
（実施の形態１）
図１（ａ）〜（ｃ）は、本発明の第１の実施例の工程順を示す断面図である。図１（ａ）に示すように、シリコン半導体１０１表面が、各種工程、例えば、ＲＩＥ等の際の汚染により、半導体表面付近にフッ素系の汚染物質１０２が存在している状態となっている場合に関して、その半導体表面の清浄化する工程について、詳しく説明する。このような状態のシリコン表面とは、例えば、サリサイド工程前のゲート多結晶シリコン上や活性領域（ソース、ドレイン領域）上、あるいは、コンタクト孔開口後のコンタクト底部等がある。
【００２５】
まず、図１（ｂ）に示すように、スパッタリング法により、汚染されたシリコン半導体表面上にチタン膜１０３を基板温度５００℃以下で被着する。本実施の形態では、基板温度２００℃において、膜厚３０ｎｍ程度のチタン膜１０３を被着した。この時、スパッタリングエネルギーにより、シリコン半導体表面のシリコン原子、及び表面付近に存在している汚染物質がチタン膜と反応し、チタン膜中に取り込まれることとなる。詳しくは、通常の洗浄（硫酸過水、アンモニア過水、塩酸過水等の溶液による洗浄）では除去しきれない、シリコン表面より少しシリコン内部に存在している汚染物質を、表面のシリコンとチタンを反応させることにより（スパッタリングエネルギーにより、反応が起こる）チタン膜１０３中（反応により形成されたチタンシリサイド膜中を含む）に取り込むことが可能となる。ここで、基板温度を５００℃以下の比較的低温にすることにより、表面シリコンとチタンの反応は最小限に抑えられ、シリコン表面を荒らさない。
【００２６】
次に、図１（ｃ）に示すように、不純物を取り込んだチタン膜を、例えば硫酸と過酸化水素水の混合溶液による化学エッチングによって除去した後、シリコン表面に残存しているチタンとシリコンの反応物（チタンシリサイド膜）を、フッ酸を基本とする水溶液を用いて化学エッチングを行って除去する。これにより、清浄でダメージの少ないシリコン表面１０５が得られる。実際に、サイドウォール形成時のＲＩＥによって汚染されたシリコン表面に対して、上記の方法を適用し、フッ素不純物除去の効果をＸ線光電子分光法（ＸＰＳ）による表面の元素分析によって調べた結果を表１に示す。
【００２７】
【表１】
0004101901.tif 000002
【００２８】
表１に示すように、ＲＩＥ処理直後には、エッチングガスに由来するフッ素不純物が多量に検出されるが、ＲＩＥ処理後に通常の硫酸過水による洗浄のみしか行わない従来の方法では、確かにフッ素は減少はしているものの、完全には除去できていないことがわかる。
【００２９】
一方、従来の洗浄に加えて本発明を適用した基板温度２００℃でチタンスパッタを行った場合には、フッ素量は従来の方法と比べ、さらに減少させることが可能となった。さらに、基板温度４４０℃でチタンスパッタを行った場合には、フッ素は完全に除去されており、検出限界以下まで低減できた。
【００３０】
本発明の製造方法によって、チタンとシリコンを反応させる熱処理を行わず、主に表面及び表面近傍の汚染物質のみをチタンと反応させてチタン膜ごと汚染物質を除去するので、処理中にシリコン表面にダメージを与えることなく、シリコン清浄表面が得られる。そして、この清浄表面に従来のサリサイド技術をそのまま適用することによって、良好なシリサイド膜が得られる。
【００３１】
詳しくは、高融点金属とシリコンを反応させ高融点金属シリサイド膜を形成する工程において、その前処理として所望のシリコン表面に５００℃以下の温度の下においてチタン膜を堆積する工程と該チタン膜を除去する工程を含むことを特徴とするため、チタンと他の物質との反応のしやすさ（還元力の高さ）を利用でき、シリコン基板表面に付着した汚染物質をチタン膜中に取り込むことができる。
【００３２】
（実施の形態２）
以下、本発明の第２の実施例について、図２を参照しながら説明する。
【００３３】
本実施例では、サリサイド技術（自己整合ソース・ドレイン・ゲートシリサイド技術）に応用した例に関して説明する。
【００３４】
まず、図２（ａ）に示すように、従来技術（図３（ａ），（ｂ），（ｃ），図４（ｄ），（ｅ））に従ってサイドウォールを形成し、保護膜３１２を除去した後、５００℃以下の温度において、シリコン基板に対し、スパッタリング法によってチタン膜２０９を堆積する。チタン膜厚は、例えば３０ｎｍとする。この時、実施の形態１で示したように、シリコン表面の汚染物は堆積したチタン膜と反応し、スパッタリング時のエネルギーにより形成されたチタンシリサイド膜２１０及びチタン膜２０９内に取り込まれる。汚染物混入の経路は、課題で詳しく記載しているので、ここでは省略する。ここで、２０１はシリコン半導体基板、２０２はウェル領域、２０３はフィールド酸化膜、２０４はゲート酸化膜、２０５はゲート電極、２０６はゲート側壁絶縁膜、２０７はＬＤＤ領域、２０８はソース・ドレイン領域である。
【００３５】
次に、図２（ｂ）に示すように、不純物を取り込んだチタン膜２０９を、例えば硫酸と過酸化水素水の混合溶液による化学エッチングによって除去した後、シリコン表面に残存している、チタンと汚染物質の反応物を含むチタンシリサイド膜２１０を、フッ酸を基本とする水溶液を用いて化学エッチングを行って除去する。これにより、清浄なシリコン表面２１１が得られる。先に形成したサイドウォールを保護するため、本実施の形態における化学エッチングは、例えば、０．５％フッ酸水溶液を用いた場合、エッチング時間は９０秒以内とする。この化学エッチングによって、表面に堆積したチタンも完全に除去できるので、ウェハ表面のチタン汚染がない。また、この後の工程で用いる装置が残存チタンで汚染される心配も無い。
【００３６】
後は、図２（ｃ）に示すように、従来と同様の方法を経て高融点金属シリサイド電極をソース、ドレイン、ゲート電極上に自己整合的に形成すれば良い。例えば、高融点金属としてチタンを用いる場合、シリコン基板表面へ、チタン膜２１２を堆積し、シリコンとチタンの均一反応を促進させるため、界面をミキシングさせる意味で、シリコンイオンを、例えば加速電圧４０ｋｅＶ、ドーズ量５×１０15ｃｍ-2で注入する。次に、６２５℃、１０秒程度の熱処理（１ｓｔ  ＲＴＡ）を施してチタンとシリコンを反応させ、Ｃ４９相のチタンシリサイド層２１３を形成する。次に硫酸と過酸化水素水の混合溶液によるウェットエッチングによって未反応チタン膜を除去し、８７５℃、１０秒程度の熱処理（２ｎｄ  ＲＴＡ）を施して、Ｃ４９相のチタンシリサイド層２１３をより低抵抗のＣ５４相のチタンシリサイド層とすることにより、所望のシリコン表面のみに自己整合的に、従来技術で得られるものより低抵抗で信頼性の高い高融点金属シリサイド膜を形成することができる。
【００３７】
高融点金属はチタンに限る物ではない。例えば、コバルト、白金、ニッケル等でも良い。これらのシリサイド化方法に関しても高融点金属堆積後の工程は、周知の方法に準じて形成すればよい。また、上記高融点金属の堆積方法は、スパッタリング法、化学的気相成長法（ＣＶＤ法）、もしくは鍍金法等がある。
【００３８】
本発明では、チタン膜を形成する時の基板温度を５００℃以下にすることによって、シリコン膜表面上の汚染を除去することができた。基板温度を５００℃以上とした場合には、シリコン基板とシリコンが界面を越えて反応し、シリサイド結晶の形成が生じる。従って、チタン膜除去の際、エッチングされて、シリコン表面に凹凸が生じ、また、浅い接合が形成できなくなる。また逆に言えば、基板温度５００℃以下において充分に汚染物質はチタン膜と反応してチタン膜中に取り込まれ、清浄化作用があることが、我々の実験によって確認されている。
【００３９】
もし５００℃以上の高温下でチタンの堆積を行うと、堆積したチタン膜とシリコンが大幅にシリサイド反応してしまう。図６に、基板温度５００℃以上でチタン膜を形成した場合のＭＯＳＦＥＴの断面図を示す。汚染物除去のために、この汚染物質を含んだチタン膜を除去すると、図６（ａ）に示すように、結果的に半導体基板自体がエッチングされてしまうことになる。同一部材には同一符号を付す。ここに従来のサリサイド技術によって高融点金属シリサイド膜を形成しようとすると、図６（ｂ）に示すように、最終的に得られる金属シリサイドと半導体基板の界面は深くなり、ソース、ドレイン領域４０８とウェル領域４０２との接合から金属シリサイドまでの距離が近づくこととなり、電流の接合リークが増大することになる。微細なＭＯＳＦＥＴを得るためには、浅い接合を形成する技術が不可欠であるので、チタン膜の堆積は５００℃以下の低温で行う必要がある。
【００４０】
更に、５００℃以上の高温でチタン膜を堆積した場合、上述した汚染物を含む反応系でチタンとシリコンとの反応が起きるため、上述したようにシリサイド反応が一様に起こらず、このシリサイドを除去して得られる表面には凹凸が生じ、平坦な面が得られない。凹凸のある面にシリサイドを形成しようとすると、均一なシリサイド膜が得られず、耐熱性が劣化してしまう。すなわち、高温熱処理の際に凝集が起こり、シリサイド膜の高抵抗化に結びつくことになる。特に、０．５μｍ以下の配線（ゲート電極）において、凝集は顕著となる。
【００４１】
更に、本発明の方法で形成された高融点シリサイドは高耐熱性の特性を有するものである。図７（ａ）〜（ｅ）に、２ｎｄＲＴＡの処理温度を変えた場合毎に、チタン膜形成条件に対するシート抵抗値を示す。横軸は条件（１）〜（４）とし、縦軸はシート抵抗を示す。条件（１）は、従来通りに、エッチング後、硫酸過水による洗浄のみで、高融点金属シリサイドを形成したものである。条件（２）は、エッチング・洗浄後、基板温度２００℃でチタン膜を形成・除去し、高融点金属シリサイドを形成したものである。条件（３）は、エッチング・洗浄後、基板温度４００℃でチタン膜を形成・除去し、高融点金属シリサイドを形成したものである。条件（４）は、リファレンスとしてエッチングを行わない清浄なシリコン基板に直接に高融点金属シリサイドを形成したものである。
【００４２】
図７（ａ）は２ｎｄＲＴＡが８００℃、１０秒の条件で形成し、図７（ｂ）は２ｎｄＲＴＡが８２５℃、１０秒の条件で形成し、図７（ｃ）は２ｎｄＲＴＡが８５０℃、１０秒の条件で形成し、図７（ｄ）は２ｎｄＲＴＡが８７５℃、１０秒の条件で形成し、図７（ｅ）は２ｎｄＲＴＡが９００℃、１０秒の条件で形成する。条件（２）、（３）の場合には２ｎｄＲＴＡの処理温度が高い場合にも、条件（４）とほぼ同等な低いシート抵抗値となっており、本発明によって清浄なシリコン基板を得ることができるので、高耐熱性、低抵抗の高融点金属シリサイドが得られることがわかる。また、チタン膜の形成の時の温度は高い方が効果の高いことが示されており、基板温度２００℃〜５００℃で処理されることが好ましい。
【００４３】
また、好ましい実施形態として、上述したチタン膜はスパッタリング法によって堆積することでシリコン表面に付着している不純物と該チタン膜を反応させることを特徴とするため、スパッタリングエネルギーのみによって、上述したシリコン基板表面に付着した汚染物質をチタン膜中に取り込むことができ、最表面付近の不純物のみを効率的に取り込めることができる。特に、シリサイド化反応に対して、反応阻害、高抵抗化、耐熱性悪化（凝集促進）の原因となる最表面付近のハロゲン系不純物を効率よく除去できる。
【００４４】
（実施の形態３）
また、汚染物質除去のためのチタンスパッタの後、チタンを剥離する前に、イオン注入を行って、注入エネルギー及びチタンと汚染層のミキシング効果により、不純物除去効果を促進させてもよい。注入条件は、例えばシリコンイオンを加速電圧２０〜５０ｋｅＶ、ドーズ量１×１０15〜１×１０16ｃｍ-2程度で注入する。
【００４５】
また、汚染物質除去のためのチタン膜の堆積の方法は、スパッタリング法に限るものではなく、ＣＶＤ法、鍍金法でもよい。
【００４６】
以上述べた方法は、シリコン表面にダメージを与えることなく表面の不純物を除去できるので、サイドウォール形成後以外の、半導体装置製造の任意の工程に適用できることは言うまでもない。
【００４７】
サリサイド（自己整合ソース、ドレイン、ゲートシリサイド技術）工程へ本発明を適用する場合に関して、実施例２では、ソース・ドレイン注入工程の後で本発明の工程を行っているが、サイドウォール形成後、ソース・ドレイン注入前に本発明による清浄化を行っても良い。
【００４８】
また、好ましい実施形態として、チタン膜堆積後、これを除去する前に、シリコン等のイオンを注入する工程を含むことによって、イオンの注入エネルギーが最表面付近の不純物のみを効率的にチタン膜中に取り込めさせることができる。本実施の形態では、Ｓｉを不純物として用いたが、Ｎ，Ａｓ，Ｐ，Ｓｂ，Ｂ，Ｇａ，Ｉｎを用いても構わない。
【００４９】
【発明の効果】
本発明によれば、チタンの他の物質との反応のしやすさ（還元力の高さ）を利用することによって、シリコン基板表面に付着した汚染物質をチタン膜中に取り込むことができ、後の工程において問題となる汚染物質を極力取り除けるという効果がある。本効果により、シリコン上にメタルを堆積するような工程、例えばコンタクト工程にて、メタル／シリコン界面を非常に清浄化できオーミックコンタクトを取りやすくなるという効果がある。また、メタルを堆積した後反応させるシリサイド化反応にて、極力汚染物を排除した反応を行うことが可能となり、形成された膜の均一性が良く更に、低抵抗、高耐熱性が実現できる効果がある。しかも、本発明は、従来のＭＯＳ型半導体装置製造に通常用いられている装置や技術をそのまま適用して簡単に実現できるものである。
【００５０】
また、ＭＯＳ型半導体装置のソース、ドレイン、ゲート電極上に高融点金属シリサイド膜を自己整合的に形成するサリサイド技術に適用した場合には、ソース、ドレイン、ゲート電極上の汚染物質をチタン膜が取り込むことができ、その後の高融点金属シリサイド化反応を均一に、かつハロゲン（フッ素、塩素等）等の汚染物の含有量の非常に少ない膜質に形成することができるという作用があり、低抵抗、高耐熱性シリサイド膜が実現できると同時に、ソース、ドレイン領域の接合リーク電流を低く抑える効果がある。
【００５１】
さらに、チタン膜はスパッタリング法によって堆積することにより、スパッタリングエネルギーのみによって、シリコン基板表面に付着した汚染物質をチタン膜中に取り込むことができ、またチタンとシリコンの反応が生じないので最表面付近の不純物のみを効率的に取り込めると言う作用がある。特に、シリサイド化反応にたいして、反応阻害、高抵抗化、耐熱性悪化（凝集促進）の原因となる最表面付近のハロゲン系不純物（フッ素、塩素等）を効率よく除去できる効果がある。
【図面の簡単な説明】
【図１】本発明の実施の形態１の工程断面図である。
【図２】本発明の実施の形態２の工程断面図である。
【図３】従来の工程断面図であり、（ａ）〜（ｃ）は各工程を示す図である。
【図４】従来の工程断面図であり、（ｄ）〜（ｆ）は各工程を示す図である。
【図５】従来の工程断面図であり、（ｇ）は各工程を示す図である。
【図６】本発明におけるチタン膜形成を、５００℃以上の温度で行った場合の工程断面図である。
【図７】本発明におけるチタン膜形成の条件とシート抵抗値を示した図である。
【符号の説明】
１０１  シリコン半導体
１０２  汚染物質
１０３、２０９  チタン膜
１０４、２１０  チタンシリサイド層
１０５、２１１  清浄化されたシリコン表面
２０１、３０１  シリコン半導体基板
２０２、３０２  ウェル領域
２０３、３０３  フィールド酸化膜
２０４、３０４  ゲート酸化膜
２０５、３０５  多結晶シリコン膜
２０６、３１０  ゲート側壁絶縁膜
２０７、３０８  ＬＤＤ領域
２０８、３１３  ソース・ドレイン領域
２１２  チタン膜
２１３  チタンシリサイド膜
３０６  ゲート電極加工用エッチングマスク
３０７、３１２  注入保護膜
３０９  シリコン酸化膜
３１１  不純物を含むエッチングダメージ層
３１４  高融点金属膜
３１５  高融点金属シリサイド膜
４００  荒れたシリコン表面
【図１】
0004101901.tif 000003
【図２】
0004101901.tif 000004
【図３】
0004101901.tif 000005
【図４】
0004101901.tif 000006
【図５】
0004101901.tif 000007
【図６】
0004101901.tif 000008
【図７】
0004101901.tif 000009