(57)【特許請求の範囲】
【請求項１】
ソース又はドレインの一方が第１の配線に電気的に接続され、ソース又はドレインの他方が発光素子に電気的に接続された第１のＴＦＴと、
ソース又はドレインの一方が前記第１のＴＦＴのゲートに電気的に接続され、ソース又はドレインの他方が第２の配線に電気的に接続された第２のＴＦＴと、
ソース又はドレインの一方が前記第１の配線に電気的に接続され、ソース又はドレインの他方が第４の配線に電気的に接続された第３のＴＦＴと、を有し、
前記第１のＴＦＴのゲートは、前記第３のＴＦＴのゲートに電気的に接続され、
前記第２のＴＦＴのゲートは、第３の配線に電気的に接続され、
前記第１のＴＦＴと前記第３のＴＦＴの極性は互いに反転していることを特徴とする発光装置。
【請求項２】
ソース又はドレインの一方が第１の配線に電気的に接続され、ソース又はドレインの他方が発光素子に電気的に接続された第１のＴＦＴと、
ソース又はドレインの一方が前記第１のＴＦＴのゲートに電気的に接続され、ソース又はドレインの他方が第２の配線に電気的に接続された第２のＴＦＴと、
ソース又はドレインの一方が前記第１の配線に電気的に接続され、ソース又はドレインの他方が第３の配線に電気的に接続された第３のＴＦＴと、を有し、
前記第１のＴＦＴのゲートは、前記第３のＴＦＴのゲートに電気的に接続され、
前記第２のＴＦＴのゲートは、前記第３の配線に電気的に接続され、
前記第１のＴＦＴと前記第３のＴＦＴの極性は互いに反転し、
前記第２のＴＦＴと前記第３のＴＦＴの極性は同じであることを特徴とする発光装置。
【請求項３】
ソース又はドレインの一方が第１の配線に電気的に接続され、ソース又はドレインの他方が発光素子の第１の電極に電気的に接続された第１のＴＦＴと、
ソース又はドレインの一方が前記第１のＴＦＴのゲートに電気的に接続され、ソース又はドレインの他方が第２の配線に電気的に接続された第２のＴＦＴと、
ソース又はドレインの一方が前記第１の配線に電気的に接続され、ソース又はドレインの他方が前記発光素子の第２の電極に電気的に接続された第３のＴＦＴと、を有し、
前記第１のＴＦＴのゲートは、前記第３のＴＦＴのゲートに電気的に接続され、
前記第２のＴＦＴのゲートは、第３の配線に電気的に接続され、
前記第１のＴＦＴと前記第３のＴＦＴの極性は互いに反転していることを特徴とする発光装置。
【請求項４】
請求項１において、前記第３のＴＦＴのソース又はドレインの他方は、第１の素子を介して前記第４の配線に電気的に接続されていることを特徴とする発光装置。
【請求項５】
請求項２において、前記第３のＴＦＴのソース又はドレインの他方は、第１の素子を介して前記第３の配線に電気的に接続されていることを特徴とする発光装置。
【請求項６】
請求項３において、前記第３のＴＦＴのソース又はドレインの他方は、第１の素子を介して前記発光素子の第２の電極に電気的に接続されていることを特徴とする発光装置。
【請求項７】
請求項４乃至６のいずれか一において、前記第１の素子は、抵抗、ダイオード又は第４のＴＦＴであることを特徴とする発光装置。
【請求項８】
請求項１乃至７のいずれか一において、前記第３のＴＦＴのソース又はドレインの一方は、第２の素子を介して前記第１の配線に電気的に接続されていることを特徴とする発光装置。
【請求項９】
請求項８において、前記第２の素子は、抵抗、ダイオード又は第５のＴＦＴであることを特徴とする発光装置。
【請求項１０】
請求項１又は３において、前記第２のＴＦＴと前記第３のＴＦＴの極性は同じであることを特徴とする発光装置。
【請求項１１】
請求項１乃至１０のいずれか一において、前記第１のＴＦＴの極性は、Ｐチャネル型であることを特徴とする発光装置。
【請求項１２】
請求項１乃至１１のいずれか一において、前記発光素子は、三重項励起子からの燐光を利用して発光することを特徴とする発光装置。
【請求項１３】
請求項１乃至１２のいずれか一に記載の発光装置と、操作キーとを具備する電子機器。
【請求項１４】
ソース又はドレインの一方が第１の配線に電気的に接続され、ソース又はドレインの他方が画素電極に電気的に接続された第１のＴＦＴと、
ソース又はドレインの一方が前記第１のＴＦＴのゲートに電気的に接続され、ソース又はドレインの他方が第２の配線に電気的に接続された第２のＴＦＴと、
ソース又はドレインの一方が前記第１の配線に電気的に接続され、ソース又はドレインの他方が第３の配線に電気的に接続された第３のＴＦＴと、を有し、
前記第１のＴＦＴのゲートは、前記第３のＴＦＴのゲートに電気的に接続され、
前記第２のＴＦＴのゲートは、第４の配線に電気的に接続され、
前記第１のＴＦＴと前記第３のＴＦＴの極性は互いに反転していることを特徴とする半導体装置。
【請求項１５】
ソース又はドレインの一方が第１の配線に電気的に接続され、ソース又はドレインの他方が画素電極に電気的に接続された第１のＴＦＴと、
ソース又はドレインの一方が前記第１のＴＦＴのゲートに電気的に接続され、ソース又はドレインの他方が第２の配線に電気的に接続された第２のＴＦＴと、
ソース又はドレインの一方が前記第１の配線に電気的に接続され、ソース又はドレインの他方が第３の配線に電気的に接続された第３のＴＦＴと、を有し、
前記第１のＴＦＴのゲートは、前記第３のＴＦＴのゲートに電気的に接続され、
前記第２のＴＦＴのゲートは、前記第３の配線に電気的に接続され、
前記第１のＴＦＴと前記第３のＴＦＴの極性は互いに反転し、
前記第２のＴＦＴと前記第３のＴＦＴの極性は同じであることを特徴とする半導体装置。
【請求項１６】
請求項１４において、前記第３のＴＦＴのソース又はドレインの他方は、第１の素子を介して前記第４の配線に電気的に接続されていることを特徴とする半導体装置。
【請求項１７】
請求項１５において、前記第３のＴＦＴのソース又はドレインの他方は、第１の素子を介して前記第３の配線に電気的に接続されていることを特徴とする半導体装置。
【請求項１８】
請求項１６又は１７において、前記第１の素子は、抵抗、ダイオード又は第４のＴＦＴであることを特徴とする半導体装置。
【請求項１９】
請求項１４乃至１８のいずれか一において、前記第３のＴＦＴのソース又はドレインの一方は、第２の素子を介して前記第１の配線に電気的に接続されていることを特徴とする半導体装置。
【請求項２０】
請求項１９において、前記第２の素子は、抵抗、ダイオード又は第５のＴＦＴであることを特徴とする半導体装置。
【請求項２１】
請求項１４において、前記第２のＴＦＴと前記第３のＴＦＴの極性は同じであることを特徴とする半導体装置。
【請求項２２】
請求項１４乃至２１のいずれか一において、前記第１のＴＦＴの極性は、Ｐチャネル型であることを特徴とする半導体装置。
【請求項２３】
請求項１４乃至２２のいずれか一に記載の半導体装置と、操作キーとを具備する電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、基板上に形成されたＥＬ素子を、該基板とカバー材の間に封入したＥＬパネルに関する。また、該ＥＬパネルにＩＣを実装したＥＬモジュールに関する。なお本明細書において、ＥＬパネル及びＥＬモジュールを発光装置と総称する。本発明はさらに、該発光装置を用いた電子機器に関する。
【０００２】
【従来の技術】
ＥＬ素子は、自ら発光するため視認性が高く、液晶表示装置（ＬＣＤ）で必要なバックライトが要らず薄型化に最適であると共に、視野角にも制限が無い。そのため、近年、ＥＬ素子を用いた発光装置はＣＲＴやＬＣＤに代わる表示装置として注目されている。
【０００３】
ＥＬ素子は、電場を加えることで発生するルミネッセンス（Electro Luminescence）が得られる有機化合物を含む層（以下、ＥＬ層と記す）と、陽極層と、陰極層とを有する。有機化合物におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）とがあるが、本発明の発光装置では、どちらの発光を用いていても良い。
【０００４】
なお、本明細書では、陽極と陰極の間に形成された全ての層をＥＬ層と定義する。ＥＬ層には具体的に、発光層、正孔注入層、電子注入層、正孔輸送層、電子輸送層等が含まれる。基本的にＥＬ素子は、陽極／発光層／陰極が順に積層された構造を有しており、この構造に加えて、陽極／正孔注入層／発光層／陰極や、陽極／正孔注入層／発光層／電子輸送層／陰極等の順に積層した構造を有していることもある。
【０００５】
本明細書中では、陽極、ＥＬ層及び陰極で形成される発光素子をＥＬ素子と呼ぶ。また本明細書において、ＥＬ素子が発光することを、ＥＬ素子が駆動すると呼ぶ。
【０００６】
ところで、ＥＬ素子を有する発光装置の駆動方法には、主にアナログ駆動とデジタル駆動とがある。デジタル駆動は、放送電波のデジタル化に対応して、画像情報を有するデジタルのビデオ信号（デジタルビデオ信号）をアナログに変換せずにそのまま用いて画像を表示することが可能なため、有望視されている。
【０００７】
以下に、時間分割駆動法で駆動する一般的な発光装置の画素部の構成について、図１７を用い説明する。
【０００８】
図１７に、一般的な発光装置の画素部の回路図を示す。画素部９００１は、ソース信号線Ｓ１〜Ｓｘと、電源供給線Ｖ１〜Ｖｘと、ゲート信号線Ｇ１〜Ｇｙとを有している。画素部９００１には複数の画素９００２がマトリクス状に形成されている。
【０００９】
画素９００２は、ソース信号線Ｓ１〜Ｓｘの１つと、電源供給線Ｖ１〜Ｖｘの１つと、ゲート信号線Ｇ１〜Ｇｙの１つとを有している。また画素９００２はスイッチング用ＴＦＴ９００３とＥＬ駆動用ＴＦＴ９００４とＥＬ素子９００６を有している。
【００１０】
スイッチング用ＴＦＴ９００３のゲート電極は、ゲート信号線Ｇ１〜Ｇｙのいずれか１つに接続されている。スイッチング用ＴＦＴ９００３のソース領域とドレイン領域は、一方がソース信号線Ｓ１〜Ｓｘのいずれか１つに、もう一方がＥＬ駆動用ＴＦＴ９００４のゲート電極、各画素が有するコンデンサ９００５にそれぞれ接続されている。
【００１１】
コンデンサ９００５はスイッチング用ＴＦＴ９００３が非選択状態（オフ状態）にある時、ＥＬ駆動用ＴＦＴ９００４のゲート電圧（ゲート電極とソース領域間の電位差）を保持するために設けられている。
【００１２】
また、ＥＬ駆動用ＴＦＴ９００４のソース領域は電源供給線Ｖ１〜Ｖｘのいずれか１つに接続され、ドレイン領域はＥＬ素子９００６に接続される。電源供給線Ｖ１〜Ｖｘは各画素のコンデンサ９００５に接続されている。
【００１３】
ＥＬ素子９００６は陽極と陰極と、陽極と陰極の間に設けられたＥＬ層とからなる。陽極がＥＬ駆動用ＴＦＴ９００４のドレイン領域に接続している場合、陽極が画素電極、陰極が対向電極となる。逆に陰極がＥＬ駆動用ＴＦＴ９００４のドレイン領域に接続している場合、陰極が画素電極、陽極が対向電極となる。
【００１４】
ＥＬ素子９００６の対向電極はＥＬパネルの外部に設けられた電源によって電位（対向電位）が与えられている。また電源供給線Ｖ１〜Ｖｘにも、ＥＬパネルの外部に設けられた電源によって電位（電源電位Ｖｐ）が与えられている。
【００１５】
次に、図１７に示した画素部９００１の動作について説明する。
【００１６】
ゲート信号線Ｇ１に入力された選択信号によってゲート信号線Ｇ１が選択され、ゲート信号線Ｇ１にゲート電極が接続されたスイッチング用ＴＦＴ９００３が全てオンになる。なお本明細書において、信号線が選択されるというのは、該信号線にゲート電極が接続された全てのＴＦＴがオンになることを意味する。
【００１７】
そして、ソース信号線Ｓ１〜Ｓｘに入力された画像情報を有するデジタル信号（以下、デジタルビデオ信号と呼ぶ）が、オンのスイッチング用ＴＦＴ９００３を介してＥＬ駆動用ＴＦＴ９００４のゲート電極に入力される。
【００１８】
ＥＬ駆動用ＴＦＴ９００４のゲート電極に入力されたデジタルビデオ信号が有する１または０の情報によって、ＥＬ駆動用ＴＦＴ９００４のスイッチングが制御される。
【００１９】
ＥＬ駆動用ＴＦＴ９００４がオフになった場合、電源供給線Ｖ１〜Ｖｘの電位がＥＬ素子９００６の有する画素電極に与えられないので、ＥＬ素子９００６は発光しない。またＥＬ駆動用ＴＦＴ９００４がオンになった場合、電源供給線Ｖ１〜Ｖｘの電位がＥＬ素子９００６の有する画素電極に与えられ、ＥＬ素子９００６が発光する。
【００２０】
次に、ゲート信号線Ｇ１の選択が終了し、ゲート信号線Ｇ２が選択され、同様に上述した動作が繰り返される。全てのゲート信号線Ｇ１〜Ｇｙが選択され、各画素において上記動作が行われることにより、画像が表示される。
【００２１】
【発明が解決しようとする課題】
上記駆動方法において、ＥＬパネルの外部に設けられた電源によって各電源供給線に与えられた電源電位Ｖｐは、各画素が有するＥＬ駆動用ＴＦＴ９００４のソース領域に与えられる。そして、同じ電源供給線に接続された全てのＥＬ駆動用ＴＦＴ９００４のソース領域には、理想的には同じ高さの電位Ｖｐが与えられる。
【００２２】
しかし実際には、電源供給線自体に抵抗（配線抵抗）があるため、電源供給線の部位によって電位に差が生じる。電源供給線の電位は、電源から遠ざかっている部位ほどグラウンドの電位に近くなり、配線抵抗によって電源の電位Ｖｐとより大きな電位差を有するようになる。そのため、同じ電源供給線に接続されていても、接続される部位によってＥＬ駆動用ＴＦＴ９００４のソース領域に与えられる電位が異なってしまう。
【００２３】
さらに、電源供給線に流れる電流が大きくなればなるほど、電源供給線の部位によって生じる電位差は大きくなる。つまり、電源から同じだけ遠ざかっている部位であっても、電源供給線に流れる電流が大きくなればなるほど、配線抵抗によって生じる電位差がより大きくなり、電源の電位Ｖｐから、よりグラウンドの電位に近づく。
【００２４】
そして電源供給線に流れる電流の大きさは、表示する画像によって変化する。これは、画像によって、同じ電源供給線を有する複数の画素のうち、発光する画素と発光しない画素の割合が変わるためである。
【００２５】
表示する画像によって発光する画素が多くなると、電源供給線に流れる電流は大きくなり、電源供給線の部位によって生じる電位差は大きくなる。逆に表示する画像によって発光しない画素が多くなると、電源供給線に流れる電流は小さくなり、電源供給線の部位によって生じる電位差は小さくなる。
【００２６】
ソース領域に与えられる電位に差があると、ＥＬ駆動用ＴＦＴ９００４を介してＥＬ素子９００６の画素電極に与えられる電位にも差が生じる。よって、ＥＬ駆動用ＴＦＴ９００４を介して同じ電源供給線に画素電極が接続されていても、画素の位置によってＥＬ素子に流れる電流の大きさが異なってしまい、ＥＬ素子の発光の輝度が異なってしまう。なお、本明細書において輝度とは、ＥＬ素子が発光した瞬間における、ＥＬ素子の単位面積あたりの明るさを意味する。
【００２７】
そして、電源供給線の部位による電位差が大きければ大きいほど、各画素の輝度の差も大きくなる。
【００２８】
図１８は、画素部が有する画素の階調を模式的に示した図である。なお図１８では説明を簡単にするために、画素部において画素が９つ設けられている場合について説明する。
【００２９】
画素（１，１）、画素（１，２）及び画素（１，３）は同じ電源供給線Ｖ１を有している。言い換えると、画素（１，１）、画素（１，２）及び画素（１，３）が有するＥＬ素子の画素電極は、ＥＬ駆動用ＴＦＴを介して同じ電源供給線Ｖ１に接続されている。また画素（２，１）、画素（２，２）及び画素（２，３）は同じ電源供給線Ｖ２を有している。画素（３，１）、画素（３，２）及び画素（３，３）は同じ電源供給線Ｖ３を有している。
【００３０】
そして、画素（１，１）、画素（２，１）及び画素（３，１）が有するＥＬ駆動用ＴＦＴのソース領域が、電源供給線Ｖ１、Ｖ２、Ｖ３の電源に最も近い側に接続されているとする。
【００３１】
全ての画素において、同じ中間の階調の表示をさせようとした場合、電源供給線Ｖ１、Ｖ２、Ｖ３のそれぞれに流れる電流の大きさは同じである。そして、電源から遠ざかるほど電源供給線の電位が配線抵抗によってグラウンドの電位に近づく。よって、画素（１，１）、画素（２，１）及び画素（３，１）が最も明るくなり、画素（１，３）、画素（２，３）及び画素（３，３）が最も暗くなる。
【００３２】
しかしこの場合、隣同士の画素の輝度の差は人間の目に視認されるほど大きくはない。また、電源供給線の電源に最も近い画素と、最も遠い画素の輝度の差が、最も大きくなるが、人間から見ると離れている画素同士の輝度の差は目立ちにくい。
【００３３】
次に、画素（２，２）において画素を発光させず、残りの全ての画素において同じ中間の階調を表示させようとした場合について考える。電源供給線Ｖ２に流れる電流は、電源供給線Ｖ１、Ｖ３のそれぞれに流れる電流よりも小さくなる。よって、電源供給線Ｖ２の部位によって生じる電位差は、電源供給線Ｖ１、Ｖ３の部位によって生じる電位差より小さくなる。
【００３４】
電源供給線の部位によって生じる電位差が小さくなるほど、電源供給線の電位はグラウンドの電位から電源の電位Ｖｐに近づく。よってＥＬ素子の画素電極と対向電極の電位差が大きくなるため、ＥＬ素子に流れる電流が大きくなり、該電源供給線を有する画素の輝度が高くなる。
【００３５】
よって、図１８（Ａ）に示すように、画素（２，１）の輝度が、画素（１，１）、画素（３，１）の輝度よりも高くなる。また、画素（２，３）の輝度が、画素（１，３）、画素（３，３）の輝度よりも高くなる。
【００３６】
人間から見ると、離れている画素同士の輝度の差は目立ちにくい。よって、画素（１，１）及び画素（３，１）の輝度と、画素（１，３）及び画素（３，３）の輝度の差は、人間の目に付きにくい。しかし、隣同士の画素の輝度の差が大きいと、人間の目に付きやすく、視認されやすい。そのため、画素（２，１）と画素（１，１）及び画素（３，１）の輝度の差は人間の目に付きやすい。また画素（２，３）と画素（１，３）及び画素（３，３）の輝度の差も人間の目に付きやすい。
【００３７】
また、画素（２，２）において一番輝度の高い階調を表示させ、残りの全ての画素において中間の階調を表示させた場合について考える。この場合、電源供給線Ｖ２に流れる電流は、電源供給線Ｖ１、Ｖ３のそれぞれに流れる電流より大きくなる。よって、電源供給線Ｖ２の部位によって生じる電位差は、電源供給線Ｖ１、Ｖ３の部位によって生じる電位差より大きくなる。
【００３８】
電源供給線の部位によって生じる電位差が大きくなるほど、電源供給線の電位は電源の電位Ｖｐからグラウンドの電位に近づく。よってＥＬ素子の画素電極と対向電極の電位差が小さくなるため、ＥＬ素子に流れる電流が小さくなり、該電源供給線を有する画素の輝度が低くなる。
【００３９】
よって、図１８（Ｂ）に示すように、画素（２，１）の輝度が、画素（１，１）、画素（３，１）の輝度よりも低くなる。また、画素（２，３）の輝度が、画素（１，３）、画素（３，３）の輝度よりも低くなる。
【００４０】
図１８（Ａ）の場合と同様に、図１８（Ｂ）の場合も、人間から見ると離れている画素同士の輝度の差は目立ちにくい。よって、画素（１，１）及び画素（３，１）の輝度と、画素（１，３）及び画素（３，３）の輝度の差は、人間の目に付きにくい。しかし、隣同士の画素の輝度の差が大きいと、人間の目に付きやすく視認されやすい。そのため、画素（２，１）と画素（１，１）及び画素（３，１）の輝度の差は人間の目に付きやすい。また画素（２，３）と画素（１，３）及び画素（３，３）の輝度の差も人間の目に付きやすい。
【００４１】
図１８（Ａ）及び図１８（Ｂ）に示した現象はクロストークと呼ばれている。クロストークは画素部の面積が大きくなり、電源供給線の配線抵抗が大きくなればなるほど顕著に現れる。
【００４２】
本発明は、クロストークの発生を抑えることが可能な、発光装置の考案を課題とする。
【００４３】
【課題を解決するための手段】
本発明者は、クロストークの発生を抑えるためには、表示する画像により、電源供給線の部位によって生じる電位差が変動するのを抑えることが重要だと考えた。そのために、ＥＬ素子が発光していないときに電源供給線に流れる電流の大きさを制御するためのＴＦＴ（放電用ＴＦＴ）を各画素に設けた。
【００４４】
放電用ＴＦＴのソース領域とドレイン領域は、一方は電源供給線に接続され、もう一方には所定の電位（基準電位）が与えられている。電源供給線の電位（電源電位）よりも対向電極の電位（対向電位）が高い場合、基準電位を電源電位よりも高くする。逆に、電源供給線の電位（電源電位）よりも対向電極の電位（対向電位）が低い場合、基準電位を電源電位よりも低くする。
【００４５】
なお本明細書において、接続とは電気的な接続を意味している。
【００４６】
本発明では、ＥＬ素子の発光はＥＬ駆動用ＴＦＴによって制御している。そして、デジタルビデオ信号によってＥＬ駆動用ＴＦＴのスイッチングが制御され、ＥＬ駆動用ＴＦＴがオンになるとＥＬ素子が発光し、放電用ＴＦＴはオフになる。
【００４７】
逆に、デジタルビデオ信号によってＥＬ駆動用ＴＦＴのスイッチングが制御され、ＥＬ駆動用ＴＦＴがオフになるとＥＬ素子が発光せず非発光の状態になる。このとき放電用ＴＦＴはオンになり、放電用ＴＦＴのチャネル形成領域に電流が流れる。
【００４８】
放電用ＴＦＴのチャネル形成領域に流れる電流は、放電用ＴＦＴがｎチャネル型ＴＦＴのとき、ドレイン領域からソース領域に流れる。逆にｐチャネル型ＴＦＴのとき、ソース領域からドレイン領域に流れる。
【００４９】
このとき流れる電流は、ＥＬ素子が発光しているときにＥＬ素子に流れる電流の大きさと同じであることが好ましいが、本発明はこの構成に限定されない。放電用ＴＦＴのチャネル形成領域に流れる電流は、クロストークの発生を抑えられる程度の大きさであれば良い。
【００５０】
上記構成によって、電源供給線の部位によって生じる電位差が、表示する画像によって変動するのを抑えることができる。よって、表示する画像によって、隣り合う画素どうしで生じていた、発光しているＥＬ素子に流れる電流の大きさの差を抑えることができ、クロストークの発生を抑えることができる。
【００５１】
また本発明では、電源供給線の部位によって生じていた電位差が、表示する画像に依存しなくなる。よって、画素の位置によってのみ、ＥＬ素子の画素電極の電位の高さを予測することができる。そこで、画素の位置によって算出した画素電極の電位の高さに基づいて、デジタルビデオ信号を補正してＥＬ素子の発光する期間を調整し、画素の位置によってＥＬ素子に輝度の差が生じても同じ階調を表示することができるようにした。
【００５２】
以下に、本発明の構成を示す。
【００５３】
本発明によって、
１つの電源供給線に、複数のＥＬ駆動用ＴＦＴのソース領域と、複数の放電用ＴＦＴのドレイン領域が接続されており、
前記複数のＥＬ駆動用ＴＦＴのドレイン領域に複数のＥＬ素子の画素電極がそれぞれ接続されており、
前記複数の放電用ＴＦＴのソース領域には所定の電位が与えられており、
前記複数のＥＬ素子が発光していないときに、前記複数の放電用ＴＦＴのチャネル形成領域に電流が流れており、
前記複数のＥＬ素子が発光しているときに、前記複数の放電用ＴＦＴはオフになっていることを特徴とする発光装置が提供される。
【００５４】
本発明によって、
１つの電源供給線に、複数のＥＬ駆動用ＴＦＴのソース領域と、複数の放電用ＴＦＴのドレイン領域が接続されており、
前記複数のＥＬ駆動用ＴＦＴのドレイン領域に複数のＥＬ素子の画素電極がそれぞれ接続されており、
前記複数の放電用ＴＦＴのソース領域には所定の電位が与えられており、
前記複数のＥＬ素子が発光しているときに、前記複数のＥＬ駆動用ＴＦＴのチャネル形成領域に電流が流れており、
前記複数のＥＬ素子が発光していないときに、前記複数の放電用ＴＦＴのチャネル形成領域に電流が流れており、
前記複数のＥＬ素子が発光しているときに、前記複数の放電用ＴＦＴはオフになっていることを特徴とする発光装置が提供される。
【００５５】
本発明によって、
１つの電源供給線に、複数のＥＬ駆動用ＴＦＴのソース領域と、複数の放電用ＴＦＴのドレイン領域が接続されており、
前記複数のＥＬ駆動用ＴＦＴのドレイン領域に複数のＥＬ素子の画素電極がそれぞれ接続されており、
前記複数の放電用ＴＦＴのソース領域には所定の電位が与えられており、
前記複数のＥＬ素子が発光しているときに、前記複数のＥＬ駆動用ＴＦＴのチャネル形成領域に電流が流れており、かつ前記複数の放電用ＴＦＴはオフになっており、
前記複数のＥＬ素子が発光していないときに、前記複数の放電用ＴＦＴのチャネル形成領域に電流が流れており、
前記複数のＥＬ駆動用ＴＦＴのチャネル形成領域に流れる電流が、ソース領域からドレイン領域に流れている場合、前記複数の放電用ＴＦＴのチャネル形成領域に流れる電流は、ドレイン領域からソース領域に流れており、前記複数のＥＬ駆動用ＴＦＴのチャネル形成領域に流れる電流が、ドレイン領域からソース領域に流れている場合、前記複数の放電用ＴＦＴのチャネル形成領域に流れる電流は、ソース領域からドレイン領域に流れていることを特徴とする発光装置が提供される。
【００５６】
本発明によって、
１つの電源供給線に、複数のＥＬ駆動用ＴＦＴのソース領域と、複数の放電用ＴＦＴのドレイン領域が接続されており、
前記複数のＥＬ駆動用ＴＦＴのドレイン領域に複数のＥＬ素子の画素電極がそれぞれ接続されており、
前記複数の放電用ＴＦＴのソース領域には所定の電位が与えられており、
前記複数のＥＬ素子が発光しているときに、前記複数のＥＬ駆動用ＴＦＴのチャネル形成領域に電流が流れており、かつ前記複数の放電用ＴＦＴはオフになっており、
前記複数のＥＬ素子が発光していないときに、前記複数の放電用ＴＦＴのチャネル形成領域に電流が流れており、
前記複数のＥＬ駆動用ＴＦＴのチャネル形成領域に流れる電流が、ソース領域からドレイン領域に流れている場合、前記複数の放電用ＴＦＴのチャネル形成領域に流れる電流は、ドレイン領域からソース領域に流れており、前記複数のＥＬ駆動用ＴＦＴのチャネル形成領域に流れる電流が、ドレイン領域からソース領域に流れている場合、前記複数の放電用ＴＦＴのチャネル形成領域に流れる電流は、ソース領域からドレイン領域に流れており、
前記複数のＥＬ駆動用ＴＦＴのチャネル形成領域に流れる電流と、前記複数の放電用ＴＦＴのチャネル形成領域に流れる電流とは大きさが同じであることを特徴とする発光装置が提供される。
【００５７】
本発明によって、
１つの電源供給線に、複数のＥＬ駆動用ＴＦＴのソース領域と、複数の放電用ＴＦＴのドレイン領域が接続されており、
前記複数のＥＬ駆動用ＴＦＴのドレイン領域に複数のＥＬ素子の画素電極がそれぞれ接続されており、
前記複数の放電用ＴＦＴのソース領域には所定の電位が与えられており、
前記複数のＥＬ駆動用ＴＦＴのゲート電極と、前記複数の放電用ＴＦＴのゲート電極は、それぞれが互いに接続されており、
前記複数のＥＬ素子が発光していないときに、前記複数の放電用ＴＦＴのチャネル形成領域に電流が流れており、
前記複数のＥＬ素子が発光しているときに、前記複数の放電用ＴＦＴはオフになっていることを特徴とする発光装置が提供される。
【００５８】
本発明によって、
１つの電源供給線に、複数のＥＬ駆動用ＴＦＴのソース領域と、複数の放電用ＴＦＴのドレイン領域が接続されており、
前記複数のＥＬ駆動用ＴＦＴのドレイン領域に複数のＥＬ素子の画素電極がそれぞれ接続されており、
前記複数の放電用ＴＦＴのソース領域には所定の電位が与えられており、
前記複数のＥＬ駆動用ＴＦＴのゲート電極と、前記複数の放電用ＴＦＴのゲート電極は、それぞれが互いに接続されており、
前記複数のＥＬ駆動用ＴＦＴと前記複数の放電用ＴＦＴは極性が異なっており、
前記複数のＥＬ素子が発光していないときに、前記複数の放電用ＴＦＴのチャネル形成領域に電流が流れており、
前記複数のＥＬ素子が発光しているときに、前記複数の放電用ＴＦＴはオフになっていることを特徴とする発光装置が提供される。
【００５９】
本発明によって、
１つの電源供給線に、複数のＥＬ駆動用ＴＦＴのソース領域と、複数の放電用ＴＦＴのドレイン領域が接続されており、
前記複数のＥＬ駆動用ＴＦＴのドレイン領域に複数のＥＬ素子の画素電極がそれぞれ接続されており、
前記複数の放電用ＴＦＴのソース領域には所定の電位が与えられており、
前記複数のＥＬ駆動用ＴＦＴのゲート電極と、前記複数の放電用ＴＦＴのゲート電極は、それぞれが互いに接続されており、
前記複数のＥＬ素子が発光しているときに、前記複数のＥＬ駆動用ＴＦＴのチャネル形成領域に電流が流れており、かつ前記複数の放電用ＴＦＴはオフになっており、
前記複数のＥＬ素子が発光していないときに、前記複数の放電用ＴＦＴのチャネル形成領域に電流が流れることを特徴とする発光装置が提供される。
【００６０】
本発明によって、
１つの電源供給線に、複数のＥＬ駆動用ＴＦＴのソース領域と、複数の放電用ＴＦＴのドレイン領域が接続されており、
前記複数のＥＬ駆動用ＴＦＴのドレイン領域に複数のＥＬ素子の画素電極がそれぞれ接続されており、
前記複数の放電用ＴＦＴのソース領域には所定の電位が与えられており、
前記複数のＥＬ駆動用ＴＦＴのゲート電極と、前記複数の放電用ＴＦＴのゲート電極は、それぞれが互いに接続されており、
前記複数のＥＬ素子が発光しているときに、前記複数のＥＬ駆動用ＴＦＴのチャネル形成領域に電流が流れており、かつ前記複数の放電用ＴＦＴはオフになっており、
前記複数のＥＬ素子が発光していないときに、前記複数の放電用ＴＦＴのチャネル形成領域に電流が流れており、
前記複数のＥＬ駆動用ＴＦＴのチャネル形成領域に流れる電流が、ソース領域からドレイン領域に流れている場合、前記複数の放電用ＴＦＴのチャネル形成領域に流れる電流は、ドレイン領域からソース領域に流れており、前記複数のＥＬ駆動用ＴＦＴのチャネル形成領域に流れる電流が、ドレイン領域からソース領域に流れている場合、前記複数の放電用ＴＦＴのチャネル形成領域に流れる電流は、ソース領域からドレイン領域に流れていることを特徴とする発光装置が提供される。
【００６１】
本発明によって、
１つの電源供給線に、複数のＥＬ駆動用ＴＦＴのソース領域と、複数の放電用ＴＦＴのドレイン領域が接続されており、
前記複数のＥＬ駆動用ＴＦＴのドレイン領域に複数のＥＬ素子の画素電極がそれぞれ接続されており、
前記複数の放電用ＴＦＴのソース領域には所定の電位が与えられており、
前記複数のＥＬ駆動用ＴＦＴのゲート電極と、前記複数の放電用ＴＦＴのゲート電極は、それぞれが互いに接続されており、
前記複数のＥＬ素子が発光しているときに、前記複数のＥＬ駆動用ＴＦＴのチャネル形成領域に電流が流れており、かつ前記複数の放電用ＴＦＴはオフになっており、
前記複数のＥＬ素子が発光していないときに、前記複数の放電用ＴＦＴのチャネル形成領域に電流が流れており、
前記複数のＥＬ駆動用ＴＦＴのチャネル形成領域に流れる電流が、ソース領域からドレイン領域に流れている場合、前記複数の放電用ＴＦＴのチャネル形成領域に流れる電流は、ドレイン領域からソース領域に流れており、前記複数のＥＬ駆動用ＴＦＴのチャネル形成領域に流れる電流が、ドレイン領域からソース領域に流れている場合、前記複数の放電用ＴＦＴのチャネル形成領域に流れる電流は、ソース領域からドレイン領域に流れており、
前記複数のＥＬ駆動用ＴＦＴのチャネル形成領域に流れる電流と、前記複数の放電用ＴＦＴのチャネル形成領域に流れる電流とは大きさが同じであることを特徴とする発光装置が提供される。
【００６２】
本発明によって、
１つの電源供給線に、複数のＥＬ駆動用ＴＦＴのソース領域と、複数の放電用ＴＦＴのドレイン領域が接続されており、
前記複数のＥＬ駆動用ＴＦＴのドレイン領域に複数のＥＬ素子の画素電極がそれぞれ接続されており、
前記複数の放電用ＴＦＴのソース領域には所定の電位が与えられており、
前記複数のＥＬ駆動用ＴＦＴのゲート電極と、前記複数の放電用ＴＦＴのゲート電極は、それぞれが互いに接続されており、
前記複数のＥＬ駆動用ＴＦＴと前記複数の放電用ＴＦＴは極性が異なっており、
前記複数のＥＬ素子が発光しているときに、前記複数のＥＬ駆動用ＴＦＴのチャネル形成領域に電流が流れており、かつ前記複数の放電用ＴＦＴはオフになっており、
前記複数のＥＬ素子が発光していないときに、前記複数の放電用ＴＦＴのチャネル形成領域に電流が流れることを特徴とする発光装置が提供される。
【００６３】
本発明によって、
１つの電源供給線に、複数のＥＬ駆動用ＴＦＴのソース領域と、複数の放電用ＴＦＴのドレイン領域が接続されており、
前記複数のＥＬ駆動用ＴＦＴのドレイン領域に複数のＥＬ素子の画素電極がそれぞれ接続されており、
前記複数の放電用ＴＦＴのソース領域には所定の電位が与えられており、
前記複数のＥＬ駆動用ＴＦＴのゲート電極と、前記複数の放電用ＴＦＴのゲート電極は、それぞれが互いに接続されており、
前記複数のＥＬ駆動用ＴＦＴと前記複数の放電用ＴＦＴは極性が異なっており、
前記複数のＥＬ素子が発光しているときに、前記複数のＥＬ駆動用ＴＦＴのチャネル形成領域に電流が流れており、かつ前記複数の放電用ＴＦＴはオフになっており、
前記複数のＥＬ素子が発光していないときに、前記複数の放電用ＴＦＴのチャネル形成領域に電流が流れており、
前記複数のＥＬ駆動用ＴＦＴのチャネル形成領域に流れる電流が、ソース領域からドレイン領域に流れている場合、前記複数の放電用ＴＦＴのチャネル形成領域に流れる電流は、ドレイン領域からソース領域に流れており、前記複数のＥＬ駆動用ＴＦＴのチャネル形成領域に流れる電流が、ドレイン領域からソース領域に流れている場合、前記複数の放電用ＴＦＴのチャネル形成領域に流れる電流は、ソース領域からドレイン領域に流れていることを特徴とする発光装置が提供される。
【００６４】
本発明によって、
１つの電源供給線に、複数のＥＬ駆動用ＴＦＴのソース領域と、複数の放電用ＴＦＴのドレイン領域が接続されており、
前記複数のＥＬ駆動用ＴＦＴのドレイン領域に複数のＥＬ素子の画素電極がそれぞれ接続されており、
前記複数の放電用ＴＦＴのソース領域には所定の電位が与えられており、
前記複数のＥＬ駆動用ＴＦＴのゲート電極と、前記複数の放電用ＴＦＴのゲート電極は、それぞれが互いに接続されており、
前記複数のＥＬ駆動用ＴＦＴと前記複数の放電用ＴＦＴは極性が異なっており、
前記複数のＥＬ素子が発光しているときに、前記複数のＥＬ駆動用ＴＦＴのチャネル形成領域に電流が流れており、かつ前記複数の放電用ＴＦＴはオフになっており、
前記複数のＥＬ素子が発光していないときに、前記複数の放電用ＴＦＴのチャネル形成領域に電流が流れており、
前記複数のＥＬ駆動用ＴＦＴのチャネル形成領域に流れる電流が、ソース領域からドレイン領域に流れている場合、前記複数の放電用ＴＦＴのチャネル形成領域に流れる電流は、ドレイン領域からソース領域に流れており、前記複数のＥＬ駆動用ＴＦＴのチャネル形成領域に流れる電流が、ドレイン領域からソース領域に流れている場合、前記複数の放電用ＴＦＴのチャネル形成領域に流れる電流は、ソース領域からドレイン領域に流れており、
前記複数のＥＬ駆動用ＴＦＴのチャネル形成領域に流れる電流と、前記複数の放電用ＴＦＴのチャネル形成領域に流れる電流とは大きさが同じであることを特徴とする発光装置が提供される。
【００６５】
本発明は、前記複数のＥＬ駆動用ＴＦＴのゲート電極及び前記複数の放電用ＴＦＴのゲート電極にデジタルビデオ信号が入力されることで、前記複数のＥＬ駆動用ＴＦＴ及び前記複数の放電用ＴＦＴのスイッチングが制御されることを特徴としていても良い。
【００６６】
本発明は、前記デジタルビデオ信号は、複数のスイッチング用ＴＦＴのそれぞれを介して、前記複数のＥＬ駆動用ＴＦＴのゲート電極及び前記複数の放電用ＴＦＴのゲート電極に入力されることを特徴としていても良い。
【００６７】
本発明は、前記複数の放電用ＴＦＴのソース領域またはドレイン領域のうちの前記電源供給線に接続されていない方と、前記複数のスイッチング用ＴＦＴのゲート電極とは一対一で接続されることを特徴としていても良い。
【００６８】
本発明は、前記複数の放電用ＴＦＴのソース領域またはドレイン領域のうちの前記電源供給線に接続されていない方と、前記複数のスイッチング用ＴＦＴのゲート電極とは一対一で接続されており、前記複数のスイッチング用ＴＦＴを介して、前記デジタルビデオ信号が、対応する前記複数の放電用ＴＦＴのゲート電極にそれぞれ入力されることを特徴としていても良い。
【００６９】
本発明は、前記複数の放電用ＴＦＴのソース領域またはドレイン領域のうちの前記電源供給線に接続されていない方と、前記複数のＥＬ素子の対向電極とがそれぞれ接続されていることを特徴としていても良い。
【００７０】
本発明は、前記複数の放電用ＴＦＴのソース領域またはドレイン領域のうちの前記電源供給線に接続されていない方と、前記複数のスイッチング用ＴＦＴのゲート電極とが、第１の電流制御素子を介してそれぞれ接続されていることを特徴としていても良い。
【００７１】
本発明は、前記複数のスイッチング用ＴＦＴと前記複数の放電用ＴＦＴの極性が同じであることを特徴としていても良い。
【００７２】
本発明は、前記複数の放電用ＴＦＴのソース領域またはドレイン領域のうちの前記電源供給線に接続されていない方と、前記ＥＬ素子の対向電極とが第１の電流制御素子を介してそれぞれ接続されていることを特徴としていても良い。
【００７３】
本発明は、前記複数の放電用ＴＦＴのソース領域に第１の電流制御素子が接続されており、前記複数の放電用ＴＦＴのソース領域には前記第１の電流制御素子を介して所定の電位が与えられていることを特徴としていても良い。
【００７４】
本発明は、前記第１の電流制御素子は抵抗、ダイオードまたはＴＦＴであることを特徴としていても良い。
【００７５】
本発明は、前記複数の放電用ＴＦＴのドレイン領域は、第２の電流制御素子を介して前記電源供給線に接続されていることを特徴としていても良い。
【００７６】
本発明は、前記第２の電流制御素子は抵抗、ダイオードまたはＴＦＴであることを特徴としていても良い。
【００７７】
本発明は、前記複数のＥＬ駆動用ＴＦＴのソース領域またはドレイン領域と接続されている電源供給線の位置によって、前記複数のＥＬ駆動用ＴＦＴのソース領域またはドレイン領域の前記電源供給線とは接続されていない方とそれぞれ接続されている前記複数のＥＬ素子の発光する期間を調整することを特徴としていても良い。
【００７８】
本発明は、前記発光装置を有することを特徴とする電子機器であっても良い。
【００７９】
【発明の実施の形態】
（実施の形態１）
図１に本発明の発光装置の画素の構成を示す。本発明の発光装置が有する画素部には複数の画素１０１が設けられている。画素１０１は、ソース信号線Ｓｉ（Ｓ１〜Ｓｘの１つ）と、電源供給線Ｖｉ（Ｖ１〜Ｖｘの１つ）と、ゲート信号線Ｇｊ（Ｇ１〜Ｇｙの１つ）と、基準電源線Ｃｊ（Ｃ１〜Ｃｙの１つ）を有している。また画素１０１はスイッチング用ＴＦＴ１０２と、ＥＬ駆動用ＴＦＴ１０３と、放電用ＴＦＴ１０４と、ＥＬ素子１０５と、コンデンサ１０６とを有している。
【００８０】
ＥＬ駆動用ＴＦＴ１０３と放電用ＴＦＴ１０４の極性は互いに反転している。よってＥＬ駆動用ＴＦＴ１０３がｎチャネル型ＴＦＴの場合、放電用ＴＦＴ１０４はｐチャネル型ＴＦＴである。逆にＥＬ駆動用ＴＦＴ１０３がｐチャネル型ＴＦＴの場合、放電用ＴＦＴ１０４はｎチャネル型ＴＦＴである。
【００８１】
スイッチング用ＴＦＴ１０２のゲート電極は、ゲート信号線Ｇｊに接続されている。スイッチング用ＴＦＴ１０２のソース領域とドレイン領域は、一方がソース信号線Ｓｉに、もう一方がＥＬ駆動用ＴＦＴ１０３及び放電用ＴＦＴ１０４のゲート電極にそれぞれ接続されている。
【００８２】
また、ＥＬ駆動用ＴＦＴ１０３及び放電用ＴＦＴ１０４のゲート電極と、電源供給線Ｖｉとの間にコンデンサ１０６が設けられている。コンデンサ１０６はスイッチング用ＴＦＴ１０２が非選択状態（オフの状態）にある時、ＥＬ駆動用ＴＦＴ１０３及び放電用ＴＦＴ１０４のゲート電極の電位を保持するために設けられている。
【００８３】
また、ＥＬ駆動用ＴＦＴ１０３のソース領域は電源供給線Ｖｉに接続され、ドレイン領域はＥＬ素子１０５が有する画素電極に接続されている。
【００８４】
また放電用ＴＦＴ１０４のソース領域とドレイン領域は、一方は電源供給線Ｖｉに接続されており、もう一方は基準電源線Ｃｊに接続されている。
【００８５】
ＥＬ素子１０５は陽極と陰極と、陽極と陰極の間に設けられたＥＬ層とからなる。陽極がＥＬ駆動用ＴＦＴ１０３のドレイン領域に接続している場合、陽極が画素電極、陰極が対向電極となる。逆に陰極がＥＬ駆動用ＴＦＴ１０３のドレイン領域に接続している場合、陰極が画素電極、陽極が対向電極となる。
【００８６】
ＥＬ素子１０５の対向電極はＥＬパネルの外部に設けられた電源によって電位（対向電位）が与えられている。また電源供給線Ｖｉにも、ＥＬパネルの外部に設けられた電源によって電位（電源電位）が与えられている。基準電源線Ｃｊにも、ＥＬパネルの外部に設けられた電源によって電位（基準電位）が与えられている。
【００８７】
次に、図１に示した画素１０１の動作について説明する。本発明の発光装置の駆動では、１フレーム期間中に複数のサブフレーム期間が設けられている。そして、１つのサブフレーム期間における各画素の動作は、書き込み期間と表示期間とに分けて説明することができる。
【００８８】
まず書き込み期間において、電源供給線Ｖｉの電源電位と対向電極の対向電位は同じ高さに保たれている。より厳密には、電源供給線Ｖｉの電源電位と対向電極の対向電位は、電源電位が画素電極に与えられたときにＥＬ素子１０５が発光しない程度の電位差を有している。また書き込み期間において、電源供給線Ｖｉの電源電位と基準電源線Ｃｊの基準電位は、同じ高さに保たれている。
【００８９】
そして、画素部が有する全てのゲート信号線Ｇ１〜Ｇｙが、選択信号によって順に選択される。また、各ゲート信号線が選択されている期間において、ソース信号線Ｓ１〜Ｓｘに各画素に対応したデジタルビデオ信号が入力される。ソース信号線Ｓｉ、ゲート信号線Ｇｊを有する画素を例にして、書き込み期間中における各画素のより詳しい動作を説明する。
【００９０】
ゲート信号線Ｇｊに入力される選択信号によって、ゲート信号線Ｇｊが選択さると、ゲート信号線Ｇｊにゲート電極が接続されたスイッチング用ＴＦＴ１０２が全てオンになる。
【００９１】
そして、ソース信号線Ｓｉに入力された１ビット分のデジタルビデオ信号が、オンのスイッチング用ＴＦＴ１０２を介してＥＬ駆動用ＴＦＴ１０３及び放電用ＴＦＴ１０４のゲート電極に入力される。
【００９２】
１ビット分のデジタルビデオ信号は１または０の情報を有している。そして、１ビット分のデジタルビデオ信号が有する１または０の情報によって、ＥＬ駆動用ＴＦＴ１０３と放電用ＴＦＴ１０４のスイッチングが制御される。ＥＬ駆動用ＴＦＴ１０３と放電用ＴＦＴ１０４の極性は互いに反転しているので、ＥＬ駆動用ＴＦＴ１０３がオンの時は放電用ＴＦＴ１０４がオフになり、ＥＬ駆動用ＴＦＴ１０３がオフの時は放電用ＴＦＴ１０４がオンになる。
【００９３】
全ての画素に１ビット分のデジタルビデオ信号が入力されると書き込み期間が終了する。なお本明細書において画素にデジタルビデオ信号が入力されるというのは、該画素が有するＥＬ駆動用ＴＦＴ及び放電用ＴＦＴのゲート電極にデジタルビデオ信号が入力されることを意味する。
【００９４】
書き込み期間が終了すると表示期間が開始される。表示期間において、電源供給線Ｖｉの電源電位と対向電極の対向電位は、電源電位が画素電極に与えられたときにＥＬ素子１０５が発光する程度に、電位差を有するようになる。また表示期間において、電源供給線Ｖｉの電源電位と基準電源線Ｃｊの基準電位も電位差を有するようになる。
【００９５】
書き込み期間に画素に入力された１ビット分のデジタルビデオ信号によって、ＥＬ駆動用ＴＦＴ１０３がオン、放電用ＴＦＴ１０４がオフになっている場合、オンのＥＬ駆動用ＴＦＴを介して電源供給線Ｖｉの電源電位がＥＬ素子１０５の画素電極に与えられる。その結果、ＥＬ素子１０５は発光する。
【００９６】
逆に、書き込み期間に画素に入力された１ビット分のデジタルビデオ信号によって、ＥＬ駆動用ＴＦＴ１０３がオフ、放電用ＴＦＴ１０４がオンになっている場合、電源供給線Ｖｉの電源電位はＥＬ素子１０５の画素電極に与えられない。その結果、ＥＬ素子１０５は発光しない。そして、電源供給線Ｖｉの電源電位と、基準電源線Ｃｊの基準電位との電位差によって、電源供給線Ｖｉと基準電源線Ｃｊとの間に放電用ＴＦＴ１０４を介して電流が流れる。この電流は、ＥＬ素子が発光したときに電源供給線Ｖｉに流れる電流と同じ方向に流れる。
【００９７】
より好ましくは、放電用ＴＦＴ１０４がオンのときに、放電用ＴＦＴ１０４のチャネル形成領域に流れる電流は、ＥＬ素子１０５が発光したときにＥＬ駆動用ＴＦＴ１０３のチャネル形成領域に流れる電流と同じ大きさであるのが良い。そのためには、電源供給線Ｖｉの電源電位と、基準電源線Ｃｊの基準電位との電位差を調整することが必要である。
【００９８】
表示期間が終了すると、次のサブフレーム期間の書き込み期間が開始され、再び上述した動作が行われる。ただし、次のサブフレーム期間の書き込み期間では、次のビットのデジタルビデオ信号が各画素に入力される。
【００９９】
全てのサブフレーム期間が終了すると、１フレーム期間が終了する。
【０１００】
図２に１フレーム期間において、ｎ個のサブフレーム期間の出現するタイミングを示す。横軸は時間を示しており、縦軸は画素が有するゲート信号線の位置を示している。
【０１０１】
ｎ個のサブフレーム期間は、それぞれ書き込み期間と表示期間を有している。よって１つのフレーム期間において、少なくともｎ個の書き込み期間（Ｔａ１〜Ｔａｎ）とｎ個の表示期間（Ｔｄ１〜Ｔｄｎ）とが出現する。
【０１０２】
ｎ個の書き込み期間（Ｔａ１〜Ｔａｎ）と、ｎ個の表示期間（Ｔｄ１〜Ｔｄｎ）は、ｎビットのデジタルビデオ信号の各ビットに対応している。ｎビットのデジタルビデオ信号によって画像を表示する場合、少なくともｎ個の書き込み期間と、ｎ個の表示期間とが１フレーム期間内に設けられる。
【０１０３】
１フレーム期間中に書き込み期間Ｔａと表示期間Ｔｄとが繰り返し出現する。１フレーム期間が終了すると、１つの画像が表示される。
【０１０４】
表示期間Ｔｄ１〜Ｔｄｎの長さは、Ｔｄ１：Ｔｄ２：…：Ｔｄｎ＝２0：２1：…：２n-1を満たす。１フレーム期間中において発光した全ての表示期間の長さの和から、各画素の階調が求められる。よって、１フレーム期間中における発光する表示期間の長さの和を制御することで、所望の階調を表示することができる。
【０１０５】
なお、サブフレーム期間の出現する順序は、図２に示した構成に限定されない。サブフレーム期間ＳＦ１〜ＳＦｎの出現する順序に決まりはなく、どのような順序で出現していても良い。
【０１０６】
また、本実施の形態では、書き込み期間において全てのＥＬ素子を発光させない構成について説明したが、本発明はこの構成に限定されない。書き込み期間においてもＥＬ素子が発光することによって表示を行う構成にしても良い。
【０１０７】
この場合、書き込み期間において、電源供給線Ｖｉの電源電位と対向電極の対向電位は、電源電位が画素電極に与えられたときにＥＬ素子１０５が発光する程度の電位差を有している。そして、表示期間Ｔｄ１〜Ｔｄｎの長さは、Ｔｄ１：Ｔｄ２：…：Ｔｄｎ＝２0：２1：…：２n-1を満たさなくても良く、代わりにサブフレーム期間ＳＦ１〜ＳＦｎの長さが、ＳＦ１：ＳＦ２：…：ＳＦｎ＝２0：２1：…：２n-1を満たす。
【０１０８】
また、本実施の形態では、書き込み期間において、電源供給線Ｖｉの電源電位と基準電源線Ｃｊの基準電位が同じ高さに保たれているが、本発明はこの構成に限定されない。書き込み期間においても表示期間と同様に、電源供給線Ｖｉの電源電位と基準電源線Ｃｊの基準電位が電位差を有していても良い。
【０１０９】
本発明は、ＥＬ素子が発光していない画素においても、放電用ＴＦＴを介して電源供給線と基準電源線との間に電流が流れるので、電源供給線の部位によって生じる電位差が、表示する画像によって変動するのを抑えることができ、隣り合う画素どうしで生じていた、発光しているＥＬ素子に流れる電流の大きさの差を抑えることができる。よって、隣り合う画素同士の輝度の差を小さくすることができ、クロストークの発生を抑えることができる。
【０１１０】
（実施の形態２）
本実施の形態では、図１で示した発光装置の画素において、放電用ＴＦＴのソース領域もしくはドレイン領域と、電源供給線Ｖｉとの間に電流制御素子を設け、さらに、放電用ＴＦＴのソース領域もしくはドレイン領域と、基準電源線Ｃｊとの間にも電流制御素子を設ける構成について説明する。
【０１１１】
図３に本実施の形態の画素の構成を示す。画素２０１は、ソース信号線Ｓｉ（Ｓ１〜Ｓｘの１つ）と、電源供給線Ｖｉ（Ｖ１〜Ｖｘの１つ）と、ゲート信号線Ｇｊ（Ｇ１〜Ｇｙの１つ）と、基準電源線Ｃｊ（Ｃ１〜Ｃｙの１つ）を有している。また画素２０１はスイッチング用ＴＦＴ２０２と、ＥＬ駆動用ＴＦＴ２０３と、放電用ＴＦＴ２０４と、ＥＬ素子２０５と、コンデンサ２０６と、電流制御素子２０７ａ、２０７ｂとを有している。
【０１１２】
図１の場合と同様に、ＥＬ駆動用ＴＦＴ２０３と放電用ＴＦＴ２０４の極性は互いに反転している。よってＥＬ駆動用ＴＦＴ２０３がｎチャネル型ＴＦＴの場合、放電用ＴＦＴ２０４はｐチャネル型ＴＦＴである。逆にＥＬ駆動用ＴＦＴ２０３がｐチャネル型ＴＦＴの場合、放電用ＴＦＴ２０４はｎチャネル型ＴＦＴである。
【０１１３】
そして、スイッチング用ＴＦＴ２０２のゲート電極は、ゲート信号線Ｇｊに接続されている。スイッチング用ＴＦＴ２０２のソース領域とドレイン領域は、一方がソース信号線Ｓｉに、もう一方がＥＬ駆動用ＴＦＴ２０３及び放電用ＴＦＴ２０４のゲート電極にそれぞれ接続されている。
【０１１４】
また、ＥＬ駆動用ＴＦＴ２０３及び放電用ＴＦＴ２０４のゲート電極と、電源供給線Ｖｉとの間にコンデンサ２０６が設けられている。コンデンサ２０６はスイッチング用ＴＦＴ２０２が非選択状態（オフの状態）にある時、ＥＬ駆動用ＴＦＴ２０３及び放電用ＴＦＴ２０４のゲート電極の電位を保持するために設けられている。
【０１１５】
また、ＥＬ駆動用ＴＦＴ２０３のソース領域は電源供給線Ｖｉに接続され、ドレイン領域はＥＬ素子２０５が有する画素電極に接続されている。
【０１１６】
そして本実施の形態では、放電用ＴＦＴ２０４のソース領域とドレイン領域は、一方は電流制御素子２０７ａを介して電源供給線Ｖｉに接続されており、もう一方は電流制御素子２０７ｂを介して基準電源線Ｃｊに接続されている。
【０１１７】
ＥＬ素子２０５は陽極と陰極と、陽極と陰極の間に設けられたＥＬ層とからなる。陽極がＥＬ駆動用ＴＦＴ２０３のドレイン領域に接続している場合、陽極が画素電極、陰極が対向電極となる。逆に陰極がＥＬ駆動用ＴＦＴ２０３のドレイン領域に接続している場合、陰極が画素電極、陽極が対向電極となる。
【０１１８】
ＥＬ素子２０５の対向電極はＥＬパネルの外部に設けられた電源によって電位（対向電位）が与えられている。また電源供給線Ｖｉにも、ＥＬパネルの外部に設けられた電源によって電位（電源電位）が与えられている。基準電源線Ｃｊにも、ＥＬパネルの外部に設けられた電源によって電位（基準電位）が与えられている。
【０１１９】
画素２０１の詳しい動作については、実施の形態１の場合と同じであるので、ここでは説明を省略する。
【０１２０】
電流制御素子２０７ａ及び２０７ｂは、放電用ＴＦＴ２０４のチャネル形成領域を流れる電流の大きさを制御することができる素子である。電流制御素子２０７ａ及び２０７ｂを設けることによって、放電用ＴＦＴ２０４がオンのときに電源供給線Ｖｉの電源電位と、基準電源線Ｃｊの基準電位とが固定されていたとしても、放電用ＴＦＴ２０４のチャネル形成領域に流れる電流を、ＥＬ素子２０５が発光したときにＥＬ駆動用ＴＦＴ２０３のチャネル形成領域に流れる電流とより等しくすることができる。
【０１２１】
なお、本実施の形態では、電流制御素子を放電用ＴＦＴ２０４のソース領域側とドレイン領域側の両方に設けたが、本発明はこの構成に限定されない。電流制御素子は放電用ＴＦＴ２０４のソース領域側だけに設けても良いし、ドレイン領域側だけに設けても良い。また、放電用ＴＦＴ２０４のソース領域側に２つ以上の電流制御素子を設けても良いし、ドレイン領域側に２つ以上の電流制御素子を設けても良い。
【０１２２】
ただし、放電用ＴＦＴ２０４のソース領域は、間に電流制御素子を設けずに直接配線と接続した方が、放電用ＴＦＴ２０４のチャネル形成領域に流れる電流の大きさを制御しやすいので好ましい。
【０１２３】
本発明は、ＥＬ素子が発光していない画素においても、放電用ＴＦＴを介して電源供給線と基準電源線との間に電流が流れるので、電源供給線の部位によって生じる電位差が、表示する画像によって変動するのを抑えることができ、隣り合う画素どうしで生じていた、発光しているＥＬ素子に流れる電流の大きさの差を抑えることができる。よって、隣り合う画素同士の輝度の差を小さくすることができ、クロストークの発生を抑えることができる。
【０１２４】
（実施の形態３）
本実施の形態では、図１で示した発光装置の画素において、基準電源線Ｃｊの代わりにゲート信号線Ｇｊを用いた場合の、画素の構成について説明する。
【０１２５】
図４に本実施の形態の画素の構成を示す。画素３０１は、ソース信号線Ｓｉ（Ｓ１〜Ｓｘの１つ）と、電源供給線Ｖｉ（Ｖ１〜Ｖｘの１つ）と、ゲート信号線Ｇｊ（Ｇ１〜Ｇｙの１つ）とを有している。また画素３０１はスイッチング用ＴＦＴ３０２と、ＥＬ駆動用ＴＦＴ３０３と、放電用ＴＦＴ３０４と、ＥＬ素子３０５と、コンデンサ３０６とを有している。
【０１２６】
そして、スイッチング用ＴＦＴ３０２のゲート電極は、ゲート信号線Ｇｊに接続されている。スイッチング用ＴＦＴ３０２のソース領域とドレイン領域は、一方がソース信号線Ｓｉに、もう一方がＥＬ駆動用ＴＦＴ３０３及び放電用ＴＦＴ３０４のゲート電極にそれぞれ接続されている。
【０１２７】
また、ＥＬ駆動用ＴＦＴ３０３及び放電用ＴＦＴ３０４のゲート電極と、電源供給線Ｖｉとの間にコンデンサ３０６が設けられている。コンデンサ３０６はスイッチング用ＴＦＴ３０２が非選択状態（オフの状態）にある時、ＥＬ駆動用ＴＦＴ３０３及び放電用ＴＦＴ３０４のゲート電極の電位を保持するために設けられている。
【０１２８】
また、ＥＬ駆動用ＴＦＴ３０３のソース領域は電源供給線Ｖｉに接続され、ドレイン領域はＥＬ素子３０５が有する画素電極に接続されている。
【０１２９】
そして本実施の形態では、放電用ＴＦＴ３０４のソース領域とドレイン領域は、一方は電源供給線Ｖｉに接続されており、もう一方はゲート信号線Ｇｊに接続されている。
【０１３０】
放電用ＴＦＴ３０４のソース領域またはドレイン領域と、ゲート信号線とが接続されている場合、ＥＬ駆動用ＴＦＴ３０３がｐチャネル型ＴＦＴだと、選択されていないときのゲート信号線の電位を電源電位よりも低くしなくてはならない。また、逆にＥＬ駆動用ＴＦＴ３０３がｎチャネル型ＴＦＴだと、選択されていないときのゲート信号線の電位を電源電位よりも高くしなくてはならない。よって、本実施の形態では、スイッチング用ＴＦＴ３０２と放電用ＴＦＴ３０４の極性が同じである。そしてスイッチング用ＴＦＴ３０２及び放電用ＴＦＴ３０４と、ＥＬ駆動用ＴＦＴ３０３の極性は互いに反転している。よってＥＬ駆動用ＴＦＴがｎチャネル型ＴＦＴの場合、スイッチング用ＴＦＴ３０２及び放電用ＴＦＴはｐチャネル型ＴＦＴである。逆にＥＬ駆動用ＴＦＴがｐチャネル型ＴＦＴの場合、スイッチング用ＴＦＴ３０２及び放電用ＴＦＴはｎチャネル型ＴＦＴである。
【０１３１】
ＥＬ素子３０５は陽極と陰極と、陽極と陰極の間に設けられたＥＬ層とからなる。陽極がＥＬ駆動用ＴＦＴ３０３のドレイン領域に接続している場合、陽極が画素電極、陰極が対向電極となる。逆に陰極がＥＬ駆動用ＴＦＴ３０３のドレイン領域に接続している場合、陰極が画素電極、陽極が対向電極となる。
【０１３２】
ＥＬ素子３０５の対向電極はＥＬパネルの外部に設けられた電源によって電位（対向電位）が与えられている。また電源供給線Ｖｉにも、ＥＬパネルの外部に設けられた電源によって電位（電源電位）が与えられている。
【０１３３】
次に、図４に示した画素３０１の動作について説明する。本実施の形態においても実施の形態１と同様に、１フレーム期間中に複数のサブフレーム期間が設けられている。そして、１つのサブフレーム期間における各画素の動作は、書き込み期間と表示期間とに分けて説明することができる。
【０１３４】
まず書き込み期間において、電源供給線Ｖｉの電源電位と対向電極の対向電位は同じ高さに保たれている。より厳密には、電源供給線Ｖｉの電源電位と対向電極の対向電位は、電源電位が画素電極に与えられたときにＥＬ素子３０５が発光しない程度の電位差を有している。
【０１３５】
また本実施の形態では、選択されていないときのゲート信号線Ｇｊと、電源供給線Ｖｉの電源電位との電位差は、選択されているときのゲート信号線Ｇｊと、電源供給線Ｖｉの電源電位との電位差より大きい。そして本実施の形態では、電源供給線Ｖｉの電源電位は常に一定である。
【０１３６】
そして、画素部が有する全てのゲート信号線Ｇ１〜Ｇｙが、選択信号によって順に選択される。また、各ゲート信号線が選択されている期間において、ソース信号線Ｓ１〜Ｓｘに各画素に対応したデジタルビデオ信号が入力される。ソース信号線Ｓｉ、ゲート信号線Ｇｊを有する画素を例にして、書き込み期間中における各画素のより詳しい動作を説明する。
【０１３７】
ゲート信号線Ｇｊに入力される選択信号によって、ゲート信号線Ｇｊが選択さると、ゲート信号線Ｇｊにゲート電極が接続されたスイッチング用ＴＦＴ３０２が全てオンになる。
【０１３８】
そして、ソース信号線Ｓｉに入力された１ビット分のデジタルビデオ信号が、オンのスイッチング用ＴＦＴ３０２を介してＥＬ駆動用ＴＦＴ３０３及び放電用ＴＦＴ３０４のゲート電極に入力される。
【０１３９】
１ビット分のデジタルビデオ信号は１または０の情報を有している。そして、１ビット分のデジタルビデオ信号が有する１または０の情報によって、ＥＬ駆動用ＴＦＴ３０３と放電用ＴＦＴ３０４のスイッチングが制御される。ＥＬ駆動用ＴＦＴ３０３と放電用ＴＦＴ３０４の極性は互いに反転しているので、ＥＬ駆動用ＴＦＴ３０３がオンの時は放電用ＴＦＴ３０４がオフになり、ＥＬ駆動用ＴＦＴ３０３がオフの時は放電用ＴＦＴ３０４がオンになる。
【０１４０】
全ての画素に１ビット分のデジタルビデオ信号が入力されると書き込み期間が終了する。
【０１４１】
書き込み期間が終了すると表示期間が開始される。表示期間において、対向電極の対向電位の高さが変わり、電源供給線Ｖｉの電源電位と対向電極の対向電位は、電源電位が画素電極に与えられたときにＥＬ素子３０５が発光する程度に、電位差を有するようになる。
【０１４２】
書き込み期間に画素に入力された１ビット分のデジタルビデオ信号によって、ＥＬ駆動用ＴＦＴ３０３がオン、放電用ＴＦＴ３０４がオフになっている場合、オンのＥＬ駆動用ＴＦＴ３０３を介して電源供給線Ｖｉの電源電位がＥＬ素子３０５の画素電極に与えられる。その結果、ＥＬ素子３０５は発光する。
【０１４３】
逆に、書き込み期間に画素に入力された１ビット分のデジタルビデオ信号によって、ＥＬ駆動用ＴＦＴ３０３がオフ、放電用ＴＦＴ３０４がオンになっている場合、電源供給線Ｖｉの電源電位はＥＬ素子３０５の画素電極に与えられない。その結果、ＥＬ素子３０５は発光しない。そして、電源供給線Ｖｉの電源電位と、ゲート信号線Ｇｊの基準電位との電位差によって、放電用ＴＦＴ３０４のチャネル形成領域を介して電源供給線Ｖｉとゲート信号線Ｇｊとの間に電流が流れる。この電流は、ＥＬ素子が発光したときに電源供給線Ｖｉに流れる電流と同じ方向に流れる。
【０１４４】
より好ましくは、放電用ＴＦＴ３０４がオンのときに、放電用ＴＦＴ３０４のチャネル形成領域に流れる電流は、ＥＬ素子３０５が発光したときにＥＬ駆動用ＴＦＴ３０３のチャネル形成領域に流れる電流と同じ大きさであるのが良い。
【０１４５】
表示期間が終了すると、次のサブフレーム期間の書き込み期間が開始され、再び上述した動作が行われる。ただし、次のサブフレーム期間の書き込み期間では、次のビットのデジタルビデオ信号が各画素に入力される。
【０１４６】
全てのサブフレーム期間が終了すると、１フレーム期間が終了する。
【０１４７】
１フレーム期間において、ｎ個のサブフレーム期間の出現するタイミングは、画素３０１の詳しい動作については、実施の形態１の場合と同じであるので、ここでは説明を省略する。
【０１４８】
本実施の形態では、書き込み期間において全てのＥＬ素子を発光させない構成について説明したが、本発明はこの構成に限定されない。書き込み期間においてもＥＬ素子が発光することによって表示を行う構成にしても良い。
【０１４９】
この場合、書き込み期間において、電源供給線Ｖｉの電源電位と対向電極の対向電位は、電源電位が画素電極に与えられたときにＥＬ素子３０５が発光する程度の電位差を有している。そして、表示期間Ｔｄ１〜Ｔｄｎの長さは、Ｔｄ１：Ｔｄ２：…：Ｔｄｎ＝２0：２1：…：２n-1を満たさなくても良く、代わりにサブフレーム期間ＳＦ１〜ＳＦｎの長さが、ＳＦ１：ＳＦ２：…：ＳＦｎ＝２0：２1：…：２n-1を満たす。
【０１５０】
また、本実施の形態においても、実施の形態２で示したように電流制御素子を設けても良い。本実施の形態において電流制御素子を設ける場合、放電用ＴＦＴ３０４のソース領域もしくはドレイン領域と、電源供給線Ｖｉとの間に電流制御素子を設け、放電用ＴＦＴ３０４のソース領域もしくはドレイン領域と、ゲート信号線Ｇｊとの間に電流制御素子を設ける。また、電流制御素子を放電用ＴＦＴ３０４のソース領域側だけに設けても良いし、ドレイン領域側だけに設けても良い。また、放電用ＴＦＴ３０４のソース領域側に２つ以上の電流制御素子を設けても良いし、ドレイン領域側に２つ以上の電流制御素子を設けても良い。
【０１５１】
電流制御素子を設けることによって、放電用ＴＦＴ３０４がオンのときに電源供給線Ｖｉの電源電位と、ゲート信号線Ｇｊの電位とが固定されていても、放電用ＴＦＴ３０４のチャネル形成領域に流れる電流を、ＥＬ素子３０５が発光したときにＥＬ駆動用ＴＦＴ３０３のチャネル形成領域に流れる電流とより等しくすることができる。
【０１５２】
なお、放電用ＴＦＴ３０４のソース領域又はドレイン領域に接続されるゲート信号線は、別の画素が有するゲート信号線であっても良い。特に、書き込み期間においてもＥＬ素子が発光する駆動方法の場合、ゲート信号線Ｇｊが選択されているとき、前段のゲート信号線Ｇ（ｊ−１）の電位は既に一定になっているので、放電用ＴＦＴ３０４のソース領域又はドレイン領域を前段のゲート信号線Ｇ（ｊ−１）に接続するのが好ましい。
【０１５３】
本発明は、ＥＬ素子が発光していない画素においても、放電用ＴＦＴを介して電源供給線とゲート信号線との間に電流が流れるので、電源供給線の部位によって生じる電位差が、表示する画像によって変動するのを抑えることができ、隣り合う画素どうしで生じていた、発光しているＥＬ素子に流れる電流の大きさの差を抑えることができる。よって、隣り合う画素同士の輝度の差を小さくすることができ、クロストークの発生を抑えることができる。
【０１５４】
また、本実施の形態では、実施の形態１に示した画素とは違い、基準電源線を設ける必要がないので、歩留まりを高くすることができる。そして、ＥＬ素子から基板の方向に向かって光が発せられる場合において、実施の形態１に示した画素に比べて開口率が高くなる。開口率が高くなると、ＥＬ素子に流れる電流が同じでも、画素の輝度は高くなる。
【０１５５】
（実施の形態４）
本実施の形態では、図１で示した発光装置の画素において、基準電源線Ｃｊを用いずに、ＥＬ素子の対向電極に電位を与えている電源と放電用ＴＦＴのソース領域またはドレイン領域とを接続する場合の、画素の構成について説明する。
【０１５６】
図５に本実施の形態の画素の構成を示す。画素４０１は、ソース信号線Ｓｉ（Ｓ１〜Ｓｘの１つ）と、電源供給線Ｖｉ（Ｖ１〜Ｖｘの１つ）と、ゲート信号線Ｇｊ（Ｇ１〜Ｇｙの１つ）とを有している。また画素４０１はスイッチング用ＴＦＴ４０２と、ＥＬ駆動用ＴＦＴ４０３と、放電用ＴＦＴ４０４と、ＥＬ素子４０５と、コンデンサ４０６とを有している。
【０１５７】
ＥＬ駆動用ＴＦＴ４０３と放電用ＴＦＴ４０４の極性は互いに反転している。よってＥＬ駆動用ＴＦＴ４０３がｎチャネル型ＴＦＴの場合、放電用ＴＦＴ４０４はｐチャネル型ＴＦＴである。逆にＥＬ駆動用ＴＦＴ４０３がｐチャネル型ＴＦＴの場合、放電用ＴＦＴ４０４はｎチャネル型ＴＦＴである。
【０１５８】
そして、スイッチング用ＴＦＴ４０２のゲート電極は、ゲート信号線Ｇｊに接続されている。スイッチング用ＴＦＴ４０２のソース領域とドレイン領域は、一方がソース信号線Ｓｉに、もう一方がＥＬ駆動用ＴＦＴ４０３及び放電用ＴＦＴ４０４のゲート電極にそれぞれ接続されている。
【０１５９】
また、ＥＬ駆動用ＴＦＴ４０３及び放電用ＴＦＴ４０４のゲート電極と、電源供給線Ｖｉとの間にコンデンサ４０６が設けられている。コンデンサ４０６はスイッチング用ＴＦＴ４０２が非選択状態（オフの状態）にある時、ＥＬ駆動用ＴＦＴ４０３及び放電用ＴＦＴ４０４のゲート電極の電位を保持するために設けられている。
【０１６０】
また、ＥＬ駆動用ＴＦＴ４０３のソース領域は電源供給線Ｖｉに接続され、ドレイン領域はＥＬ素子４０５が有する画素電極に接続されている。
【０１６１】
そして本実施の形態では、放電用ＴＦＴ４０４のソース領域とドレイン領域は、一方は電源供給線Ｖｉに接続されており、もう一方はＥＬ素子４０５の対向電極に接続されている電源（対向電源）４０７に接続されている。
【０１６２】
ＥＬ素子４０５は陽極と陰極と、陽極と陰極の間に設けられたＥＬ層とからなる。陽極がＥＬ駆動用ＴＦＴ４０３のドレイン領域に接続している場合、陽極が画素電極、陰極が対向電極となる。逆に陰極がＥＬ駆動用ＴＦＴ４０３のドレイン領域に接続している場合、陰極が画素電極、陽極が対向電極となる。
【０１６３】
ＥＬ素子４０５の対向電極はＥＬパネルの外部に設けられた対向電源４０７によって電位（対向電位）が与えられている。また、放電用ＴＦＴ４０４のソース領域とドレイン領域のうち、対向電源４０７に接続されたいずれか一方にも、対向電位が与えられている。また、電源供給線Ｖｉにも、ＥＬパネルの外部に設けられた電源によって電位（電源電位）が与えられている。
【０１６４】
次に、図５に示した画素４０１の動作について説明する。本実施の形態においても実施の形態１と同様に、１フレーム期間中に複数のサブフレーム期間が設けられている。そして、１つのサブフレーム期間における各画素の動作は、書き込み期間と表示期間とに分けて説明することができる。
【０１６５】
まず書き込み期間において、電源供給線Ｖｉの電源電位と対向電極の対向電位は同じ高さに保たれている。より厳密には、電源供給線Ｖｉの電源電位と対向電極の対向電位は、電源電位が画素電極に与えられたときにＥＬ素子４０５が発光しない程度の電位差を有している。
【０１６６】
そして、画素部が有する全てのゲート信号線Ｇ１〜Ｇｙが、選択信号によって順に選択される。また、各ゲート信号線が選択されている期間において、ソース信号線Ｓ１〜Ｓｘに各画素に対応したデジタルビデオ信号が入力される。ソース信号線Ｓｉ、ゲート信号線Ｇｊを有する画素を例にして、書き込み期間中における各画素のより詳しい動作を説明する。
【０１６７】
ゲート信号線Ｇｊに入力される選択信号によって、ゲート信号線Ｇｊが選択さると、ゲート信号線Ｇｊにゲート電極が接続されたスイッチング用ＴＦＴ４０２が全てオンになる。
【０１６８】
そして、ソース信号線Ｓｉに入力された１ビット分のデジタルビデオ信号が、オンのスイッチング用ＴＦＴ４０２を介してＥＬ駆動用ＴＦＴ４０３及び放電用ＴＦＴ４０４のゲート電極に入力される。
【０１６９】
１ビット分のデジタルビデオ信号は１または０の情報を有している。そして、１ビット分のデジタルビデオ信号が有する１または０の情報によって、ＥＬ駆動用ＴＦＴ４０３と放電用ＴＦＴ４０４のスイッチングが制御される。ＥＬ駆動用ＴＦＴ４０３と放電用ＴＦＴ４０４の極性は互いに反転しているので、ＥＬ駆動用ＴＦＴ４０３がオンの時は放電用ＴＦＴ４０４がオフになり、ＥＬ駆動用ＴＦＴ４０３がオフの時は放電用ＴＦＴ４０４がオンになる。
【０１７０】
全ての画素に１ビット分のデジタルビデオ信号が入力されると書き込み期間が終了する。
【０１７１】
書き込み期間が終了すると表示期間が開始される。表示期間において、対向電極の対向電位の高さが変わり、電源供給線Ｖｉの電源電位と対向電極の対向電位は、電源電位が画素電極に与えられたときにＥＬ素子４０５が発光する程度に、電位差を有するようになる。
【０１７２】
書き込み期間に画素に入力された１ビット分のデジタルビデオ信号によって、ＥＬ駆動用ＴＦＴ４０３がオン、放電用ＴＦＴ４０４がオフになっている場合、オンのＥＬ駆動用ＴＦＴを介して電源供給線Ｖｉの電源電位がＥＬ素子４０５の画素電極に与えられる。その結果、ＥＬ素子４０５は発光する。
【０１７３】
逆に、書き込み期間に画素に入力された１ビット分のデジタルビデオ信号によって、ＥＬ駆動用ＴＦＴ４０３がオフ、放電用ＴＦＴ４０４がオンになっている場合、電源供給線Ｖｉの電源電位はＥＬ素子４０５の画素電極に与えられない。その結果、ＥＬ素子４０５は発光しない。そして、電源供給線Ｖｉの電源電位と、対向電位との電位差によって、電源供給線Ｖｉと対向電源との間に放電用ＴＦＴ４０４を介して電流が流れる。この電流は、ＥＬ素子４０５が発光したときに電源供給線Ｖｉに流れる電流と同じ方向に流れる。
【０１７４】
より好ましくは、放電用ＴＦＴ４０４がオンのときに、放電用ＴＦＴ４０４のチャネル形成領域に流れる電流は、ＥＬ素子４０５が発光したときにＥＬ駆動用ＴＦＴ４０３のチャネル形成領域に流れる電流と同じ大きさであるのが良い。
【０１７５】
表示期間が終了すると、次のサブフレーム期間の書き込み期間が開始され、再び上述した動作が行われる。ただし、次のサブフレーム期間の書き込み期間では、次のビットのデジタルビデオ信号が各画素に入力される。
【０１７６】
全てのサブフレーム期間が終了すると、１フレーム期間が終了する。
【０１７７】
１フレーム期間において、ｎ個のサブフレーム期間の出現するタイミングは、画素４０１の詳しい動作については、実施の形態１の場合と同じであるので、ここでは説明を省略する。
【０１７８】
本実施の形態では、書き込み期間において全てのＥＬ素子を発光させない構成について説明したが、本発明はこの構成に限定されない。書き込み期間においてもＥＬ素子が発光することによって表示を行う構成にしても良い。
【０１７９】
この場合、書き込み期間において、電源供給線Ｖｉの電源電位と対向電極の対向電位は、電源電位が画素電極に与えられたときにＥＬ素子４０５が発光する程度の電位差を有している。そして、表示期間Ｔｄ１〜Ｔｄｎの長さは、Ｔｄ１：Ｔｄ２：…：Ｔｄｎ＝２0：２1：…：２n-1を満たさなくても良く、代わりにサブフレーム期間ＳＦ１〜ＳＦｎの長さが、ＳＦ１：ＳＦ２：…：ＳＦｎ＝２0：２1：…：２n-1を満たす。
【０１８０】
また、本実施の形態においても、実施の形態２で示したように電流制御素子を設けても良い。本実施の形態において電流制御素子を設ける場合、放電用ＴＦＴ４０４のソース領域もしくはドレイン領域と、電源供給線Ｖｉとの間に電流制御素子を設け、放電用ＴＦＴ４０４のソース領域もしくはドレイン領域と、対向電極との間に電流制御素子を設ける。また、電流制御素子を放電用ＴＦＴ４０４のソース領域側だけに設けても良いし、ドレイン領域側だけに設けても良い。また、放電用ＴＦＴ４０４のソース領域側に２つ以上の電流制御素子を設けても良いし、ドレイン領域側に２つ以上の電流制御素子を設けても良い。
【０１８１】
電流制御素子を設けることによって、放電用ＴＦＴ４０４がオンのときに電源供給線Ｖｉの電源電位と、対向電位とが固定されていても、放電用ＴＦＴ４０４のチャネル形成領域に流れる電流を、ＥＬ素子４０５が発光したときにＥＬ駆動用ＴＦＴ４０３のチャネル形成領域に流れる電流とより等しくすることができる。
【０１８２】
本発明は、ＥＬ素子が発光していない画素においても、放電用ＴＦＴを介して電源供給線と対向電源との間に電流が流れるので、電源供給線の部位によって生じる電位差が、表示する画像によって変動するのを抑えることができ、隣り合う画素どうしで生じていた、発光しているＥＬ素子に流れる電流の大きさの差を抑えることができる。よって、隣り合う画素同士の輝度の差を小さくすることができ、クロストークの発生を抑えることができる。
【０１８３】
また、本実施の形態では、実施の形態１に示した画素とは違い、基準電源線を設ける必要がないので、歩留まりを高くすることができる。そして、ＥＬ素子から基板の方向に向かって光が発せられる場合において、実施の形態１に示した画素に比べて開口率が高くなる。開口率が高くなると、ＥＬ素子に流れる電流が同じでも、画素の輝度は高くなる。
【０１８４】
なお、全ての実施の形態において、陽極を画素電極として用い、陰極を対向電極として用いる場合、ＥＬ駆動用ＴＦＴはｐチャネル型ＴＦＴの方が好ましい。逆に、陰極を画素電極として用い、陽極を対向電極として用いる場合、ＥＬ駆動用ＴＦＴはｎチャネル型ＴＦＴの方が好ましい。
【０１８５】
【実施例】
以下に、本発明の実施例について説明する。
【０１８６】
（実施例１）
本実施例では、図３に示した画素が有する電流制御素子として、抵抗を用いた場合について説明する。
【０１８７】
図６に本実施例の画素の構成を示す。図３において既に示したものには同じ符号を付している。本実施例では図３で示した電流制御素子２０７ａ、２０７ｂとして、抵抗（電流制御用抵抗）を用いている。
【０１８８】
電流制御用抵抗２０７ａ及び２０７ｂは、スイッチング用ＴＦＴ２０２、ＥＬ駆動用ＴＦＴ２０３及び放電用ＴＦＴ２０４と同時に形成することが可能であるので、電流制御用抵抗２０７ａ及び２０７ｂを設けても工程数の増加にはつながらない。
【０１８９】
なお、電流制御用抵抗２０７ａ及び２０７ｂは、放電用ＴＦＴ２０４のチャネル形成領域を流れる電流の大きさを制御することができる。よって、電流制御用抵抗２０７ａ及び２０７ｂを設けることによって、放電用ＴＦＴ２０４がオンのときに電源供給線Ｖｉの電源電位と、基準電源線Ｃｊの基準電位とが固定されていたとしても、放電用ＴＦＴ２０４のチャネル形成領域に流れる電流を、ＥＬ素子２０５が発光したときにＥＬ駆動用ＴＦＴ２０３のチャネル形成領域に流れる電流とより等しくすることができる。
【０１９０】
なお、本実施例では、電流制御用抵抗を放電用ＴＦＴ２０４のソース領域側とドレイン領域側の両方に設けたが、本発明はこの構成に限定されない。電流制御素子は放電用ＴＦＴ２０４のソース領域側だけに設けても良いし、ドレイン領域側だけに設けても良い。また、放電用ＴＦＴ２０４のソース領域側に２つ以上の電流制御用抵抗を設けても良いし、ドレイン領域側に２つ以上の電流制御用抵抗を設けても良い。
【０１９１】
なお本実施例で用いた電流制御用抵抗は、図４及び図５に示した画素に電流制御素子として設けることができる。
【０１９２】
なお本発明の電流制御素子は、本実施例において示した構成に限定されない。電流の大きさを制御できる素子であれば、本発明の電流制御素子として用いることが可能である。
（実施例２）
本実施例では、図３に示した画素が有する電流制御素子として、ダイオードを用いた場合について説明する。
【０１９３】
図７に本実施例の画素の構成を示す。図３において既に示したものには同じ符号を付している。本実施例では図３で示した電流制御素子２０７ａ、２０７ｂとして、ダイオード（電流制御用ダイオード）を用いている。
【０１９４】
電流制御用ダイオード２０７ａ及び２０７ｂは、一方向にしか電流を流さない整流という働きを有する半導体ダイオードである。電流制御用ダイオード２０７ａ及び２０７ｂとして、例えば、ｐｎ接合を利用するｐｎ接合ダイオード、ｐｉｎ接合を利用するｐｉｎ接合ダイオード、金属と半導体との接触を利用するショットキー・ダイオード、ＭＯＳダイオード(ＭＯＳ(モス)素子)などを利用することが可能である。
【０１９５】
電流制御用ダイオード２０７ａ及び２０７ｂは、放電用ＴＦＴ２０４のチャネル形成領域に流れる電流の方向を順方向とするように接続されている。
【０１９６】
電流制御用ダイオード２０７ａ及び２０７ｂは、スイッチング用ＴＦＴ２０２、ＥＬ駆動用ＴＦＴ２０３及び放電用ＴＦＴ２０４と同時に形成することが可能であるので、電流制御用ダイオード２０７ａ及び２０７ｂを設けても工程数の増加にはつながらない。
【０１９７】
なお、電流制御用ダイオード２０７ａ及び２０７ｂは、放電用ＴＦＴ２０４のチャネル形成領域を流れる電流の大きさを制御することができる。よって、電流制御用ダイオード２０７ａ及び２０７ｂを設けることによって、放電用ＴＦＴ２０４がオンのときに電源供給線Ｖｉの電源電位と、基準電源線Ｃｊの基準電位とが固定されていたとしても、放電用ＴＦＴ２０４のチャネル形成領域に流れる電流を、ＥＬ素子２０５が発光したときにＥＬ駆動用ＴＦＴ２０３のチャネル形成領域に流れる電流とより等しくすることができる。
【０１９８】
なお、本実施例では、電流制御用ダイオードを放電用ＴＦＴ２０４のソース領域側とドレイン領域側の両方に設けたが、本発明はこの構成に限定されない。電流制御素子は放電用ＴＦＴ２０４のソース領域側だけに設けても良いし、ドレイン領域側だけに設けても良い。また、放電用ＴＦＴ２０４のソース領域側に２つ以上の電流制御用ダイオードを設けても良いし、ドレイン領域側に２つ以上の電流制御用ダイオードを設けても良い。
【０１９９】
なお本実施例で用いた電流制御用ダイオードは、図４及び図５に示した画素に電流制御素子として設けることができる。
【０２００】
特に、図４のように基準電源線の代わりにゲート信号線を用いた場合、対向電位が電源電位より高くても、選択されているゲート信号線の電位が電源電位より低くなることがある。逆に対向電位が電源電位より低くても、選択されているゲート信号線の電位が電源電位より高くなることがある。この場合、放電用ＴＦＴのチャネル形成領域に流れる電流が、放電用ＴＦＴがｎチャネル型の場合にソース領域からドレイン領域へ流れ、放電用ＴＦＴがｐチャネル型の場合にドレイン領域からソース領域へ流れてしまう。それを防止するために電流制御用ダイオードを設けることは有効である。
【０２０１】
なお本発明の電流制御素子は、本実施例において示した構成に限定されない。電流の大きさを制御できる素子であれば、本発明の電流制御素子として用いることが可能である。
【０２０２】
なお本実施例は、実施例１の構成と組み合わせて実施することが可能である。（実施例３）
本実施例では、図３に示した画素が有する電流制御素子として、ＴＦＴを用いた場合について説明する。
【０２０３】
図８に本実施例の画素の構成を示す。図３において既に示したものには同じ符号を付している。ただし本実施例では説明を容易にするために、ＥＬ駆動用ＴＦＴ２０３がｐチャネル型ＴＦＴ、放電用ＴＦＴ２０４がｎチャネル型ＴＦＴの場合について説明する。
【０２０４】
また、本実施例では図３で示した電流制御素子２０７ａ、２０７ｂとして、ＴＦＴ（電流制御用ＴＦＴ）を用いている。図８では、電流制御用ＴＦＴはｐチャネル型ＴＦＴである。
【０２０５】
電流制御用ＴＦＴ２０７ａのソース領域とドレイン領域は、一方は電源供給線Ｖｉに接続されており、もう一方は放電用ＴＦＴのドレイン領域に接続されている。電流制御用ＴＦＴ２０７ｂのソース領域とドレイン領域は、一方は基準電源線Ｃｊに接続されており、もう一方は放電用ＴＦＴのソース領域に接続されている。
【０２０６】
電流制御素子２０７ａ、２０７ｂのゲート電極は、電流制御素子２０７ａ、２０７ｂのドレイン領域と同じ電位に保たれている。よって、放電用ＴＦＴがオンだと、放電用ＴＦＴのチャネル形成領域に流れる電流が、放電用ＴＦＴがｎチャネル型の場合にドレイン領域からソース領域へ流れ、放電用ＴＦＴがｐチャネル型の場合にソース領域からドレイン領域へ流れる。
【０２０７】
電流制御用ＴＦＴ２０７ａ及び２０７ｂは、スイッチング用ＴＦＴ２０２、ＥＬ駆動用ＴＦＴ２０３及び放電用ＴＦＴ２０４と同時に形成することが可能であるので、電流制御用ＴＦＴ２０７ａ及び２０７ｂを設けても工程数の増加にはつながらない。
【０２０８】
なお、電流制御用ＴＦＴ２０７ａ及び２０７ｂは、放電用ＴＦＴ２０４のチャネル形成領域を流れる電流の大きさを制御することができる。よって、電流制御用ＴＦＴ２０７ａ及び２０７ｂを設けることによって、放電用ＴＦＴ２０４がオンのときに電源供給線Ｖｉの電源電位と、基準電源線Ｃｊの基準電位とが固定されていたとしても、放電用ＴＦＴ２０４のチャネル形成領域に流れる電流を、ＥＬ素子２０５が発光したときにＥＬ駆動用ＴＦＴ２０３のチャネル形成領域に流れる電流とより等しくすることができる。
【０２０９】
なお、本実施例では、電流制御用ＴＦＴを放電用ＴＦＴ２０４のソース領域側とドレイン領域側の両方に設けたが、本発明はこの構成に限定されない。電流制御素子は放電用ＴＦＴ２０４のソース領域側だけに設けても良いし、ドレイン領域側だけに設けても良い。また、放電用ＴＦＴ２０４のソース領域側に２つ以上の電流制御用ＴＦＴを設けても良いし、ドレイン領域側に２つ以上の電流制御用ＴＦＴを設けても良い。
【０２１０】
また本実施例の電流制御用ＴＦＴはｐチャネル型ＴＦＴに限定されない。図９に電流制御用ＴＦＴがｎチャネル型ＴＦＴである場合の画素の構成を示す。図９においても図８と同様に、電流制御用ＴＦＴ２０７ａ及び２０７ｂのゲート電極は、電流制御用ＴＦＴ２０７ａ及び２０７ｂのドレイン領域と同じ電位に保たれている。
【０２１１】
そして本実施例では、ＥＬ駆動用ＴＦＴ２０３がｐチャネル型ＴＦＴ、放電用ＴＦＴ２０４がｎチャネル型ＴＦＴの場合について説明したが、本実施例ではこの構成に限定されない。ＥＬ駆動用ＴＦＴ２０３がｎチャネル型ＴＦＴで放電用ＴＦＴ２０４がｐチャネル型ＴＦＴの場合であっても、電流制御素子として電流制御用ＴＦＴを用いることができる。
【０２１２】
なお本実施例で用いた電流制御用ＴＦＴは、図４及び図５に示した画素に電流制御素子として設けることができる。
【０２１３】
特に、図４のように基準電源線の代わりにゲート信号線を用いた場合、対向電位が電源電位より高くても、選択されているゲート信号線の電位が電源電位より低くなることがある。逆に対向電位が電源電位より低くても、選択されているゲート信号線の電位が電源電位より高くなることがある。この場合、放電用ＴＦＴのチャネル形成領域に流れる電流が、放電用ＴＦＴがｎチャネル型の場合にソース領域からドレイン領域へ流れ、放電用ＴＦＴがｐチャネル型の場合にドレイン領域からソース領域へ流れてしまう。それを防止するために電流制御用ＴＦＴを設けることは有効である。
【０２１４】
なお本発明の電流制御素子は、本実施例において示した構成に限定されない。電流の大きさを制御できる素子であれば、本発明の電流制御素子として用いることが可能である。
【０２１５】
なお本実施例は、実施例１または２の構成と組み合わせて実施することが可能である。
【０２１６】
（実施例４）
本実施例では、ｎビットのデジタルビデオ信号に対応した本発明の発光装置の駆動において、サブフレーム期間ＳＦ１〜ＳＦｎの出現する順序について説明する。
【０２１７】
図１０に１フレーム期間において、ｎ個の書き込み期間（Ｔａ１〜Ｔａｎ）とｎ個の表示期間（Ｔｄ１〜Ｔｄｎ）とが出現するタイミングを示す。横軸は時間を示しており、縦軸は画素が有するゲート信号線の位置を示している。各画素の詳しい駆動の仕方については実施の形態を参照すれば良いので、ここでは省略する。
【０２１８】
本実施例の駆動方法では、１フレーム期間中で１番長い表示期間を有するサブフレーム期間（本実施例ではＳＦｎ）を、１フレーム期間の最初及び最後に設けない。言い換えると、１フレーム期間中で１番長い表示期間を有するサブフレーム期間の前後に、同じフレーム期間に含まれる他のサブフレーム期間が出現するような構成にしている。
【０２１９】
上記構成によって、中間階調の表示を行ったときに、隣り合うフレーム期間同士で発光する表示期間が隣接することによって起きていた表示むらを、人間の目に認識されずらくすることができる。
【０２２０】
本実施例では、書き込み期間において全てのＥＬ素子を発光させない構成について説明したが、本発明はこの構成に限定されない。書き込み期間においてもＥＬ素子が発光することによって表示を行う構成にしても良い。
【０２２１】
この場合、書き込み期間において、電源供給線の電源電位と対向電極の対向電位は、電源電位が画素電極に与えられたときにＥＬ素子が発光する程度の電位差を有している。そして、表示期間Ｔｄ１〜Ｔｄｎの長さは、Ｔｄ１：Ｔｄ２：…：Ｔｄｎ＝２0：２1：…：２n-1を満たさなくても良く、代わりにサブフレーム期間ＳＦ１〜ＳＦｎの長さが、ＳＦ１：ＳＦ２：…：ＳＦｎ＝２0：２1：…：２n-1を満たす。
【０２２２】
なお本実施例の構成はｎ≧３の場合において有効である。また、本実施例は実施例１〜３と自由に組み合わせて実施することが可能である。
【０２２３】
（実施例５）
本実施例では、本発明の発光装置を６ビットのデジタルビデオ信号を用いて駆動させる例について説明する。
【０２２４】
図１１に、１フレーム期間において、６個の書き込み期間（Ｔａ１〜Ｔａ６）と６個の表示期間（Ｔｄ１〜Ｔｄ６）とが出現するタイミングを示す。横軸は時間を示しており、縦軸は画素が有するゲート信号線の位置を示している。各画素の詳しい駆動の仕方については実施の形態を参照すれば良いので、ここでは省略する。
【０２２５】
６ビットのデジタルビデオ信号を用いて駆動する場合、１フレーム期間内に少なくとも６つのサブフレーム期間ＳＦ１〜ＳＦ６が設けられる。
【０２２６】
サブフレーム期間ＳＦ１〜ＳＦ６は、６ビットのデジタル信号の各ビットに対応している。そしてサブフレーム期間ＳＦ１〜ＳＦ６は、６個の書き込み期間（Ｔａ１〜Ｔａ６）と、６個の表示期間（Ｔｄ１〜Ｔｄ６）とを有している。
【０２２７】
ｍ（ｍは１〜６の任意の数）ビット目に対応している書き込み期間Ｔａｍと表示期間Ｔｄｍとを有するサブフレーム期間はＳＦｍとなる。書き込み期間Ｔａｍの次には、同じビット数に対応する表示期間、この場合Ｔｄｍが出現する。
【０２２８】
１フレーム期間中に書き込み期間Ｔａと表示期間Ｔｄとが繰り返し出現することで、１つの画像を表示することが可能である。
【０２２９】
表示期間Ｔｄ１〜Ｔｄ６の長さは、Ｔｄ１：Ｔｄ２：…：Ｔｄ６＝２0：２1：…：２5を満たす。
【０２３０】
本発明の駆動方法では、１フレーム期間中における発光する表示期間の長さの和を制御することで、階調を表示する。
【０２３１】
本実施例では、書き込み期間において全てのＥＬ素子を発光させない構成について説明したが、本発明はこの構成に限定されない。書き込み期間においてもＥＬ素子が発光することによって表示を行う構成にしても良い。
【０２３２】
この場合、書き込み期間において、電源供給線の電源電位と対向電極の対向電位は、電源電位が画素電極に与えられたときにＥＬ素子が発光する程度の電位差を有している。そして、表示期間Ｔｄ１〜Ｔｄ６の長さは、Ｔｄ１：Ｔｄ２：…：Ｔｄ６＝２0：２1：…：２5を満たさなくても良く、代わりにサブフレーム期間ＳＦ１〜ＳＦ６の長さが、ＳＦ１：ＳＦ２：…：ＳＦ６＝２0：２1：…：２5を満たす。
【０２３３】
なお本実施例の構成は、実施例１〜４と自由に組み合わせて実施することが可能である。
【０２３４】
（実施例６）
本実施例では、ｎビットのデジタルビデオ信号を用いた、図２とは異なる駆動方法の一例について説明する。
【０２３５】
図１２に、１フレーム期間において、ｎ＋１個の書き込み期間（Ｔａ１〜Ｔａ（ｎ＋１））とｎ個の表示期間（Ｔｄ１〜Ｔｄ（ｎ＋１））とが出現するタイミングを示す。横軸は時間を示しており、縦軸は画素が有するゲート信号線の位置を示している。各画素の詳しい駆動の仕方については実施の形態を参照すれば良いので、ここでは省略する。
【０２３６】
本実施例ではｎビットのデジタルビデオ信号に対応して、１フレーム期間内にｎ＋１のサブフレーム期間ＳＦ１〜ＳＦｎ＋１が設けられる。そしてサブフレーム期間ＳＦ１〜ＳＦｎ＋１は、ｎ＋１個の書き込み期間（Ｔａ１〜Ｔａ（ｎ＋１））と、ｎ個の表示期間（Ｔｄ１〜Ｔｄ（ｎ＋１））とを有している。
【０２３７】
書き込み期間Ｔａｍ（ｍは１〜ｎ＋１の任意の数）と表示期間Ｔｄｍとを有するサブフレーム期間はＳＦｍとなる。書き込み期間Ｔａｍの次には、同じビット数に対応する表示期間、この場合Ｔｄｍが出現する。
【０２３８】
サブフレーム期間ＳＦ１〜ＳＦ（ｎ−１）は、１〜（ｎ−１）ビットのデジタル信号の各ビットに対応している。サブフレーム期間ＳＦｎ及びＳＦ（ｎ＋１）はｎビット目のデジタルビデオ信号に対応している。
【０２３９】
また本実施例では、同じビットのデジタルビデオ信号に対応するサブフレーム期間ＳＦｎとＳＦ（ｎ＋１）は連続して出現しない。言い換えると、同じビットのデジタルビデオ信号に対応するサブフレーム期間ＳＦｎとＳＦ（ｎ＋１）の間に、他のサブフレーム期間が設けられている。
【０２４０】
１フレーム期間中に書き込み期間Ｔａと表示期間Ｔｄとが繰り返し出現することで、１つの画像を表示することが可能である。
【０２４１】
表示期間Ｔｄ１〜Ｔｄｎ＋１の長さは、Ｔｄ１：Ｔｄ２：…：（Ｔｄｎ＋Ｔｄ（ｎ＋１））＝２0：２1：…：２n-1を満たす。
【０２４２】
本発明の駆動方法では、１フレーム期間中における発光する表示期間の長さの和を制御することで、階調を表示する。
【０２４３】
本実施例は上記構成によって、中間階調の表示を行ったときに、隣り合うフレーム期間同士で発光する表示期間が隣接することによって起きていた表示むらを、図２、図１０の場合に比べて人間の目に認識されずらくすることができる。
【０２４４】
なお本実施例では、同じビットに対応するサブフレーム期間が２つある場合について説明したが、本発明はこれに限定されない。１フレーム期間内に同じビットに対応するサブフレーム期間が３つ以上設けられていても良い。
【０２４５】
また、本実施例では最上位ビットのデジタルビデオ信号に対応するサブフレーム期間を複数設けたが、本発明はこれに限定されない。最上位ビット以外のビットのデジタルビデオ信号に対応するサブフレーム期間を複数設けても良い。また、対応するサブフレーム期間が複数設けられたビットは１つだけに限られず、いくつかのビットのそれぞれに複数のサブフレーム期間が対応するような構成にしても良い。
【０２４６】
本実施例では、書き込み期間において全てのＥＬ素子を発光させない構成について説明したが、本発明はこの構成に限定されない。書き込み期間においてもＥＬ素子が発光することによって表示を行う構成にしても良い。
【０２４７】
この場合、書き込み期間において、電源供給線の電源電位と対向電極の対向電位は、電源電位が画素電極に与えられたときにＥＬ素子が発光する程度の電位差を有している。そして、表示期間Ｔｄ１〜Ｔｄ（ｎ＋１）の長さは、Ｔｄ１：Ｔｄ２：…：（Ｔｄｎ＋Ｔｄ（ｎ＋１））＝２0：２1：…：２n-1を満たさなくても良く、代わりにサブフレーム期間ＳＦ１〜ＳＦｎの長さが、ＳＦ１：ＳＦ２：…：（ＳＦｎ＋ＳＦ（ｎ＋１））＝２0：２1：…：２n-1を満たす。
【０２４８】
なお本実施例の構成はｎ≧２の場合において有効である。また、本実施例は実施例１〜５と自由に組み合わせて実施することが可能である。
【０２４９】
（実施例７）
本実施例では、本発明の発光装置の画素部のＴＦＴ（スイッチング用ＴＦＴ５１００、放電用ＴＦＴ５１０１、ＥＬ駆動用ＴＦＴ５１０２）を作製する方法について説明する。なお、画素部の周辺に設けられる駆動回路（ソース信号線側駆動回路、書き込み用ゲート信号線側駆動回路、表示用ゲート信号線側駆動回路）が有するＴＦＴを、画素部のＴＦＴと同一基板上に同時に形成しても良い。
【０２５０】
まず、図１３（Ａ）に示すように、コーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスから成る基板５００１上に酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜から成る下地膜５００２を形成する。例えば、プラズマＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製される酸化窒化シリコン膜５００２ａを１０〜２００[ｎｍ]（好ましくは５０〜１００[ｎｍ]）形成し、同様にＳｉＨ4、Ｎ2Ｏから作製される酸化窒化水素化シリコン膜５００２ｂを５０〜２００[ｎｍ]（好ましくは１００〜１５０[ｎｍ]）の厚さに積層形成する。本実施例では下地膜５００２を２層構造として示したが、前記絶縁膜の単層膜または２層以上積層させた構造として形成しても良い。
【０２５１】
島状半導体層５００４〜５００６は、非晶質構造を有する半導体膜をレーザー結晶化法や公知の熱結晶化法を用いて作製した結晶質半導体膜で形成する。この島状半導体層５００４〜５００６の厚さは２５〜８０[ｎｍ]（好ましくは３０〜６０[ｎｍ]）の厚さで形成する。結晶質半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム（ＳｉＧｅ）合金などで形成すると良い。
【０２５２】
レーザー結晶化法で結晶質半導体膜を作製するには、パルス発振型または連続発光型のエキシマレーザーやＹＡＧレーザー、ＹＶＯ4レーザーを用いる。これらのレーザーを用いる場合には、レーザー発振器から放射されたレーザー光を光学系で線状に集光し半導体膜に照射する方法を用いると良い。結晶化の条件は実施者が適宣選択するものであるが、エキシマレーザーを用いる場合はパルス発振周波数３００[Ｈｚ]とし、レーザーエネルギー密度を１００〜４００[ｍＪ／ｃｍ2](代表的には２００〜３００[ｍＪ／ｃｍ2])とする。また、ＹＡＧレーザーを用いる場合にはその第２高調波を用いパルス発振周波数３０〜３００[ｋＨｚ]とし、レーザーエネルギー密度を３００〜６００[ｍＪ／ｃｍ2](代表的には３５０〜５００[ｍＪ／ｃｍ2])とすると良い。そして幅１００〜１０００[μｍ]、例えば４００[μｍ]で線状に集光したレーザー光を基板全面に渡って照射し、この時の線状レーザー光の重ね合わせ率（オーバーラップ率）を５０〜９０[％]として行う。
【０２５３】
なおレーザーは、連続発振またはパルス発振の気体レーザもしくは固体レーザを用いることができる。気体レーザーとして、エキシマレーザ、Ａｒレーザ、Ｋｒレーザなどがあり、固体レーザとして、ＹＡＧレーザ、ＹＶＯ4レーザ、ＹＬＦレーザ、ＹＡｌＯ3レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライドレーザ、Ｔｉ：サファイアレーザなどが挙げられる。固体レーザーとしては、Ｃｒ、Ｎｄ、Ｅｒ、Ｈｏ、Ｃｅ、Ｃｏ、Ｔｉ又はＴｍがドーピングされたＹＡＧ、ＹＶＯ4、ＹＬＦ、ＹＡｌＯ3などの結晶を使ったレーザー等も使用可能である。当該レーザーの基本波はドーピングする材料によって異なり、１μｍ前後の基本波を有するレーザー光が得られる。基本波に対する高調波は、非線形光学素子を用いることで得ることができる。
【０２５４】
非晶質半導体膜の結晶化に際し、大粒径に結晶を得るためには、連続発振が可能な固体レーザを用い、基本波の第２高調波〜第４高調波を適用するのが好ましい。代表的には、Ｎｄ:ＹＶＯ4レーザー（基本波１０６４nm）の第２高調波（５３２nm）や第３高調波（３５５ｎｍ）を適用するのが望ましい。具体的には、出力１０Ｗの連続発振のＹＶＯ4レーザから射出されたレーザ光を非線形光学素子により高調波に変換する。また、共振器の中にＹＶＯ4結晶と非線形光学素子を入れて、高調波を射出する方法もある。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザ光に成形して、被処理体に照射する。このときのエネルギー密度は０．０１〜１００ＭＷ／ｃｍ2程度（好ましくは０．１〜１０ＭＷ／ｃｍ2）が必要である。そして、１０〜２０００ｃｍ／ｓ程度の速度でレーザ光に対して相対的に半導体膜を移動させて照射する。
【０２５５】
次いで、島状半導体層５００３〜５００６を覆うゲート絶縁膜５００７を形成する。ゲート絶縁膜５００７はプラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜１５０[ｎｍ]としてシリコンを含む絶縁膜で形成する。本実施例では、１２０[ｎｍ]の厚さで酸化窒化シリコン膜で形成する。勿論、ゲート絶縁膜はこのような酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。例えば、酸化シリコン膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Orthosilicate）とＯ2とを混合し、反応圧力４０[Ｐａ]、基板温度３００〜４００[℃]とし、高周波（１３．５６[ＭＨｚ]）、電力密度０．５〜０．８[Ｗ／ｃｍ2]で放電させて形成することが出来る。このようにして作製される酸化シリコン膜は、その後４００〜５００[℃]の熱アニールによりゲート絶縁膜として良好な特性を得ることが出来る。
【０２５６】
そして、ゲート絶縁膜５００７上にゲート電極を形成するための第１の導電膜５００８と第２の導電膜５００９とを形成する。本実施例では、第１の導電膜５００８をＴａで５０〜１００[ｎｍ]の厚さに形成し、第２の導電膜５００９をＷで１００〜３００[ｎｍ]の厚さに形成する。
【０２５７】
Ｔａ膜はスパッタ法で、ＴａのターゲットをＡｒでスパッタすることにより形成する。この場合、Ａｒに適量のＸｅやＫｒを加えると、Ｔａ膜の内部応力を緩和して膜の剥離を防止することが出来る。また、α相のＴａ膜の抵抗率は２０[μΩｃｍ]程度でありゲート電極に使用することが出来るが、β相のＴａ膜の抵抗率は１８０[μΩｃｍ]程度でありゲート電極とするには不向きである。α相のＴａ膜を形成するために、Ｔａのα相に近い結晶構造をもつ窒化タンタルを１０〜５０[ｎｍ]程度の厚さでＴａの下地に形成しておくとα相のＴａ膜を容易に得ることが出来る。
【０２５８】
Ｗ膜を形成する場合には、Ｗをターゲットとしたスパッタ法で形成する。その他に６フッ化タングステン（ＷＦ6）を用いる熱ＣＶＤ法で形成することも出来る。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０[μΩｃｍ]以下にすることが望ましい。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図ることが出来るが、Ｗ中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。このことより、スパッタ法による場合、純度９９．９９９９[％]のＷターゲットを用い、さらに成膜時に気相中からの不純物の混入がないように十分配慮してＷ膜を形成することにより、抵抗率９〜２０[μΩｃｍ]を実現することが出来る。
【０２５９】
なお、本実施例では、第１の導電膜５００８をＴａ、第２の導電膜５００９をＷとしたが、特に限定されず、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕなどから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いてもよい。本実施例以外の他の組み合わせの一例で望ましいものとしては、第１の導電膜５００８を窒化タンタル（ＴａＮ）で形成し、第２の導電膜５００９をＷとする組み合わせ、第１の導電膜５００８を窒化タンタル（ＴａＮ）で形成し、第２の導電膜５００９をＡｌとする組み合わせ、第１の導電膜５００８を窒化タンタル（ＴａＮ）で形成し、第２の導電膜５００９をＣｕとする組み合わせが挙げられる。（図１３（Ａ））
【０２６０】
次に、レジストによるマスク５０１０を形成し、電極及び配線を形成するための第１のエッチング処理を行う。本実施例ではＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用い、エッチング用ガスにＣＦ4とＣｌ2を混合し、１[Ｐａ]の圧力でコイル型の電極に５００[Ｗ]のＲＦ（１３．５６[ＭＨｚ]）電力を投入してプラズマを生成して行う。基板側（試料ステージ）にも１００[Ｗ]のＲＦ（１３．５６[ＭＨｚ]）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ4とＣｌ2を混合した場合にはＷ膜及びＴａ膜とも同程度にエッチングされる。
【０２６１】
上記エッチング条件では、レジストによるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第１の導電層及び第２の導電層の端部がテーパー形状となる。テーパー部の角度は１５〜４５°となる。ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０[％]程度の割合でエッチング時間を増加させると良い。Ｗ膜に対する酸化窒化シリコン膜の選択比は２〜４（代表的には３）であるので、オーバーエッチング処理により、酸化窒化シリコン膜が露出した面は２０〜５０[ｎｍ]程度エッチングされることになる。こうして、第１のエッチング処理により第１の導電層と第２の導電層から成る第１の形状の導電層５０１１〜５０１５（第１の導電層５０１１ａ〜５０１５ａと第２の導電層５０１１ｂ〜５０１５ｂ）を形成する。このとき、ゲート絶縁膜５００７においては、第１の形状の導電層５０１１〜５０１５で覆われない領域は２０〜５０[ｎｍ]程度エッチングされ薄くなった領域が形成される。
【０２６２】
そして、第１のドーピング処理を行いｎ型を付与する不純物元素を添加する。ドーピングの方法はイオンドープ法もしくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を１×１０13〜５×１０14[ａｔｏｍｓ／ｃｍ2]とし、加速電圧を６０〜１００[ｋｅＶ]として行う。ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いるが、ここではリン（Ｐ）を用いる。この場合、導電層５０１２〜５０１５がｎ型を付与する不純物元素に対するマスクとなり、自己整合的に第１の不純物領域５０１７〜５０２３が形成される。第１の不純物領域５０１７〜５０２３には１×１０20〜１×１０21[ａｔｏｍｓ／ｃｍ3]の濃度範囲でｎ型を付与する不純物元素を添加する。（図１３（Ｂ））
【０２６３】
次に、図１３（Ｃ）に示すように、レジストマスクは除去しないまま、第２のエッチング処理を行う。エッチングガスにＣＦ4とＣｌ2とＯ2とを用い、Ｗ膜を選択的にエッチングする。この時、第２のエッチング処理により第２の形状の導電層５０２５〜５０２９（第１の導電層５０２５ａ〜５０２９ａと第２の導電層５０２５ｂ〜５０２９ｂ）を形成する。このとき、ゲート絶縁膜５００７においては、第２の形状の導電層５０２５〜５０２９で覆われない領域はさらに２０〜５０[ｎｍ]程度エッチングされ薄くなった領域が形成される。
【０２６４】
Ｗ膜やＴａ膜のＣＦ4とＣｌ2の混合ガスによるエッチング反応は、生成されるラジカルまたはイオン種と反応生成物の蒸気圧から推測することが出来る。ＷとＴａのフッ化物と塩化物の蒸気圧を比較すると、Ｗのフッ化物であるＷＦ6が極端に高く、その他のＷＣｌ5、ＴａＦ5、ＴａＣｌ5は同程度である。従って、ＣＦ4とＣｌ2の混合ガスではＷ膜及びＴａ膜共にエッチングされる。しかし、この混合ガスに適量のＯ2を添加するとＣＦ4とＯ2が反応してＣＯとＦになり、ＦラジカルまたはＦイオンが多量に発生する。その結果、フッ化物の蒸気圧が高いＷ膜のエッチング速度が増大する。一方、ＴａはＦが増大しても相対的にエッチング速度の増加は少ない。また、ＴａはＷに比較して酸化されやすいので、Ｏ2を添加することでＴａの表面が酸化される。Ｔａの酸化物はフッ素や塩素と反応しないためさらにＴａ膜のエッチング速度は低下する。従って、Ｗ膜とＴａ膜とのエッチング速度に差を作ることが可能となりＷ膜のエッチング速度をＴａ膜よりも大きくすることが可能となる。
【０２６５】
そして、図１４（Ａ）に示すように第２のドーピング処理を行う。この場合、第１のドーピング処理よりもドーズ量を下げて高い加速電圧の条件としてｎ型を付与する不純物元素をドーピングする。例えば、加速電圧を７０〜１２０[ｋｅＶ]とし、１×１０13[ａｔｏｍｓ／ｃｍ2]のドーズ量で行い、図１３（Ｂ）で島状半導体層に形成された第１の不純物領域の内側に新たな不純物領域を形成する。ドーピングは、第２の形状の導電層５０２６〜５０２９を不純物元素に対するマスクとして用い、第１の導電層５０２６ａ〜５０２９ａの下側の領域にも不純物元素が添加されるようにドーピングする。こうして、第３の不純物領域５０３２〜５０３５が形成される。この第３の不純物領域５０３２〜５０３５に添加されたリン（Ｐ）の濃度は、第１の導電層５０２６ａ〜５０２９ａのテーパー部の膜厚に従って緩やかな濃度勾配を有している。なお、第１の導電層５０２６ａ〜５０２９ａのテーパー部と重なる半導体層において、第１の導電層５０２６ａ〜５０２９ａのテーパー部の端部から内側に向かって若干、不純物濃度が低くなっているものの、ほぼ同程度の濃度である。
【０２６６】
図１４（Ｂ）に示すように第３のエッチング処理を行う。エッチングガスにＣＨＦ6を用い、反応性イオンエッチング法（ＲＩＥ法）を用いて行う。第３のエッチング処理により、第１の導電層５０２５ａ〜５０２９ａのテーパー部を部分的にエッチングして、第１の導電層が半導体層と重なる領域が縮小される。第３のエッチング処理によって、第３の形状の導電層５０３６〜５０４０（第１の導電層５０３６ａ〜５０４０ａと第２の導電層５０３６ｂ〜５０４０ｂ）を形成する。このとき、ゲート絶縁膜５００７においては、第３の形状の導電層５０３６〜５０４０で覆われない領域はさらに２０〜５０[ｎｍ]程度エッチングされ薄くなった領域が形成される。
【０２６７】
第３のエッチング処理によって、第３の不純物領域５０３２〜５０３５においては、第１の導電層５０３７ａ〜５０４０ａと重なる第３の不純物領域５０３２ａ〜５０３５ａと、第１の不純物領域と第３の不純物領域との間の第２の不純物領域５０３２ｂ〜５０３５ｂとが形成される。
【０２６８】
そして、図１４（Ｃ）に示すように、ｐチャネル型ＴＦＴを形成する島状半導体層５００６に第1の導電型とは逆の導電型の第４の不純物領域５０４９〜５０５４を形成する。第３の形状の導電層５０４０ｂを不純物元素に対するマスクとして用い、自己整合的に不純物領域を形成する。このとき、ｎチャネル型ＴＦＴを形成する島状半導体層５００４、５００５および配線部５０３６はレジストマスク５２００で全面を被覆しておく。不純物領域５０４９〜５０５４にはそれぞれ異なる濃度でリンが添加されているが、ジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で形成し、そのいずれの領域においても不純物濃度が２×１０20〜２×１０21[ａｔｏｍｓ／ｃｍ3]となるようにする。
【０２６９】
以上までの工程でそれぞれの島状半導体層に不純物領域が形成される。島状半導体層と重なる第３の形状の導電層５０３７〜５０４０がゲート電極として機能する。また、５０３６は島状のソース信号線として機能する。
【０２７０】
レジストマスク５２００を除去した後、導電型の制御を目的として、それぞれの島状半導体層に添加された不純物元素を活性化する工程を行う。この工程はファーネスアニール炉を用いる熱アニール法で行う。その他に、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することが出来る。熱アニール法では酸素濃度が１[ppm]以下、好ましくは０．１[ppm]以下の窒素雰囲気中で４００〜７００[℃]、代表的には５００〜６００[℃]で行うものであり、本実施例では５００[℃]で４時間の熱処理を行う。ただし、第３の形状の導電層５０３６〜５０４０に用いた配線材料が熱に弱い場合には、配線等を保護するため層間絶縁膜（シリコンを主成分とする）を形成した後で活性化を行うことが好ましい。
【０２７１】
レーザーアニール法を用いる場合、結晶化の際に用いたレーザーを使用することが可能である。活性化の場合は、移動速度は結晶化と同じにし、０．０１〜１００ＭＷ／ｃｍ2程度（好ましくは０．０１〜１０ＭＷ／ｃｍ2）のエネルギー密度が必要となる。
【０２７２】
さらに、３〜１００[％]の水素を含む雰囲気中で、３００〜４５０[℃]で１〜１２時間の熱処理を行い、島状半導体層を水素化する工程を行う。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【０２７３】
次いで、図１５（Ａ）に示すように、第１の層間絶縁膜５０５５を酸化窒化シリコン膜から１００〜２００[ｎｍ]の厚さで形成する。その上に有機絶縁物材料から成る第２の層間絶縁膜５０５６を形成した後、第１の層間絶縁膜５０５５、第２の層間絶縁膜５０５６、およびゲート絶縁膜５００７に対してコンタクトホールを形成し、接続配線５０５８〜５０６３をパターニング形成した後、接続配線（ドレイン配線）５０６３に接する画素電極５０６４をパターニング形成する。なお、接続配線にはソース配線とドレイン配線とが含まれる。ソース配線とは、活性層のソース領域に接続された配線であり、ドレイン配線とはドレイン領域に接続された配線を意味する。
【０２７４】
第２の層間絶縁膜５０５６としては、有機樹脂を材料とする膜を用い、その有機樹脂としてはポリイミド、ポリアミド、アクリル、ＢＣＢ（ベンゾシクロブテン）等を使用することが出来る。特に、第２の層間絶縁膜５０５６は平坦化の意味合いが強いので、平坦性に優れたアクリルが好ましい。本実施例ではＴＦＴによって形成される段差を十分に平坦化しうる膜厚でアクリル膜を形成する。好ましくは１〜５[μｍ]（さらに好ましくは２〜４[μｍ]）とすれば良い。
【０２７５】
コンタクトホールの形成は、ドライエッチングまたはウェットエッチングを用い、ｎ型の不純物領域５０１７〜５０２１またはｐ型の不純物領域５０４９、５０５４に達するコンタクトホール、配線５０３６に達するコンタクトホール、電源供給線に達するコンタクトホール（図示せず）、およびゲート電極に達するコンタクトホール（図示せず）をそれぞれ形成する。
【０２７６】
また、接続配線５０５８〜５０６３として、Ｔｉ膜を１００[ｎｍ]、Ｔｉを含むアルミニウム膜を３００[ｎｍ]、Ｔｉ膜１５０[ｎｍ]をスパッタ法で連続形成した３層構造の積層膜を所望の形状にパターニングしたものを用いる。勿論、他の導電膜を用いても良い。
【０２７７】
また、本実施例では、画素電極５０６４としてＩＴＯ膜を１１０[ｎｍ]の厚さに形成し、パターニングを行った。画素電極５０６４を接続配線５０６３と接して重なるように配置することでコンタクトを取っている。また、酸化インジウムに２〜２０[％]の酸化亜鉛（ＺｎＯ）を混合した透明導電膜を用いても良い。この画素電極５０６４がＥＬ素子の陽極となる。（図１５（Ａ））
【０２７８】
次に、図１５（Ｂ）に示すように、珪素を含む絶縁膜（本実施例では酸化珪素膜）を５００[ｎｍ]の厚さに形成し、画素電極５０６４に対応する位置に開口部を形成して、バンクとして機能する第３の層間絶縁膜５０６５を形成する。開口部を形成する際、ウェットエッチング法を用いることで容易にテーパー形状の側壁とすることが出来る。開口部の側壁が十分になだらかでないと段差に起因するＥＬ層の劣化が顕著な問題となってしまうため、注意が必要である。
【０２７９】
次に、ＥＬ層５０６６および陰極（ＭｇＡｇ電極）５０６７を、真空蒸着法を用いて大気解放しないで連続形成する。なお、ＥＬ層５０６６の膜厚は８０〜２００[ｎｍ]（典型的には１００〜１２０[ｎｍ]）、陰極５０６７の厚さは１８０〜３００[ｎｍ]（典型的には２００〜２５０[ｎｍ]）とすれば良い。
【０２８０】
この工程では、赤色に対応する画素、緑色に対応する画素および青色に対応する画素に対して順次、ＥＬ層および陰極を形成する。但し、ＥＬ層は溶液に対する耐性に乏しいためフォトリソグラフィ技術を用いずに各色個別に形成しなくてはならない。そこでメタルマスクを用いて所望の画素以外を隠し、必要箇所だけ選択的にＥＬ層を形成するのが好ましい。
【０２８１】
即ち、まず赤色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて赤色発光のＥＬ層を選択的に形成する。次いで、緑色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて緑色発光のＥＬ層を選択的に形成する。次いで、同様に青色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて青色発光のＥＬ層を選択的に形成する。なお、ここでは全て異なるマスクを用いるように記載しているが、同じマスクを使いまわしても構わない。
【０２８２】
ここではＲＧＢに対応した３種類のＥＬ素子を形成する方式を用いたが、白色発光のＥＬ素子とカラーフィルタを組み合わせた方式、青色または青緑発光のＥＬ素子と蛍光体（蛍光性の色変換層：ＣＣＭ）とを組み合わせた方式、陰極（対向電極）に透明電極を利用してＲＧＢに対応したＥＬ素子を重ねる方式などを用いても良い。
【０２８３】
なお、ＥＬ層５０６６としては公知の材料を用いることが出来る。公知の材料としては、駆動電圧を考慮すると有機材料を用いるのが好ましい。例えば正孔注入層、正孔輸送層、発光層および電子注入層でなる４層構造をＥＬ層とすれば良い。
【０２８４】
次に陰極５０６７を形成する。なお本実施例では陰極５０６７としてＭｇＡｇを用いたが、本発明はこれに限定されない。陰極５０６７として他の公知の材料を用いても良い。
【０２８５】
最後に、窒化珪素膜でなるパッシベーション膜５０６８を３００[ｎｍ]の厚さに形成する。パッシベーション膜５０６８を形成しておくことで、ＥＬ層５０６６を水分等から保護することができ、ＥＬ素子の信頼性をさらに高めることが出来る。なおパッシベーション膜５０６８は必ずしも設ける必要はない。
【０２８６】
こうして図１５（Ｂ）に示すような構造の発光装置が完成する。なお、本実施例における発光装置の作成工程においては、回路の構成および工程の関係上、ゲート電極を形成している材料であるＴａ、Ｗによってソース信号線を形成し、ソース、ドレイン電極を形成している配線材料であるＡｌによってゲート信号線を形成しているが、異なる材料を用いても良い。
【０２８７】
ところで、本実施例の発光装置は、画素部だけでなく駆動回路にも最適な構造のＴＦＴを配置することにより、非常に高い信頼性を示し、動作特性も向上しうる。また結晶化工程においてＮｉ等の金属触媒を添加し、結晶性を高めることも可能である。それによって、ソース信号線駆動回路の駆動周波数を１０[ＭＨｚ]以上にすることが可能である。
【０２８８】
なお、実際には図１５（Ｂ）の状態まで完成したら、さらに外気に曝されないように、気密性が高く、脱ガスの少ない保護フィルム（ラミネートフィルム、紫外線硬化樹脂フィルム等）や透光性のシーリング材でパッケージング（封入）することが好ましい。その際、シーリング材の内部を不活性雰囲気にしたり、内部に吸湿性材料（例えば酸化バリウム）を配置したりするとＥＬ素子の信頼性が向上する。
【０２８９】
また、パッケージング等の処理により気密性を高めたら、基板上に形成された素子又は回路から引き回された端子と外部信号端子とを接続するためのコネクタ（フレキシブルプリントサーキット：ＦＰＣ）を取り付ける。
【０２９０】
また、本実施例で示す工程に従えば、発光装置の作製に必要なフォトマスクの数を抑えることが出来る。その結果、工程を短縮し、製造コストの低減及び歩留まりの向上に寄与することが出来る。
【０２９１】
本実施例は、実施例１〜６と自由に組み合わせて実施することが可能である。
【０２９２】
（実施例８）
本発明において、三重項励起子からの燐光を発光に利用できるＥＬ材料を用いることで、外部発光量子効率を飛躍的に向上させることができる。これにより、ＥＬ素子の低消費電力化、長寿命化、および軽量化が可能になる。
【０２９３】
ここで、三重項励起子を利用し、外部発光量子効率を向上させた報告を示す。 (T.Tsutsui, C.Adachi, S.Saito, Photochemical Processes in Organized Molecular Systems, ed.K.Honda, (Elsevier Sci.Pub., Tokyo,1991) p.437.)
【０２９４】
上記の論文により報告されたＥＬ材料（クマリン色素）の分子式を以下に示す。
【０２９５】
【化１】
0004101863.tif 000002
【０２９６】
(M.A.Baldo, D.F.O'Brien, Y.You, A.Shoustikov, S.Sibley, M.E.Thompson, S.R.Forrest, Nature 395 (1998) p.151.)
【０２９７】
上記の論文により報告されたＥＬ材料（Ｐｔ錯体）の分子式を以下に示す。
【０２９８】
【化２】
0004101863.tif 000003
【０２９９】
(M.A.Baldo, S.Lamansky, P.E.Burrrows, M.E.Thompson, S.R.Forrest, Appl.Phys.Lett.,75 (1999) p.4.) (T.Tsutsui, M.-J.Yang, M.Yahiro, K.Nakamura, T.Watanabe, T.tsuji, Y.Fukuda, T.Wakimoto, S.Mayaguchi, Jpn.Appl.Phys., 38 (12B) (1999) L1502.)
【０３００】
上記の論文により報告されたＥＬ材料（Ｉｒ錯体）の分子式を以下に示す。
【０３０１】
【化３】
0004101863.tif 000004
【０３０２】
以上のように三重項励起子からの燐光発光を利用できれば原理的には一重項励起子からの蛍光発光を用いる場合より３〜４倍の高い外部発光量子効率の実現が可能となる。
【０３０３】
なお、本実施例の構成は、実施例１〜実施例７のいずれの構成とも自由に組み合わせて実施することが可能である。
【０３０４】
（実施例９）
本実施例では、画素の位置によって算出した画素電極の電位の高さに基づいて、デジタルビデオ信号を補正してＥＬ素子の発光する期間を調整する例について説明する。
【０３０５】
図１９に本実施例の発光装置のブロック図を示す。画素部７００はソース信号線Ｓ１〜Ｓｘと、電源供給線Ｖ１〜Ｖｘと、ゲート信号線Ｇ１〜Ｇｙと、基準電源線Ｃ１〜Ｃｙとを有している。
【０３０６】
ソース信号線Ｓ１〜Ｓｘの１つと、電源供給線Ｖ１〜Ｖｘの１つと、ゲート信号線Ｇ１〜Ｇｙの１つと、基準電源線Ｃ１〜Ｃｙの１つとを有している領域が、画素７０１に相当する。
【０３０７】
また、本発明の発光装置は、駆動回路として、ソース信号線駆動回路７０２とゲート信号線駆動回路７０３とを有している。なお図１９には、ソース信号線駆動回路７０２とゲート信号線駆動回路７０３とを１つずつ有している発光装置を示しているが、本実施例はこの構成に限定されない。ソース信号線駆動回路７０２を２つ以上有していても良いし、ゲート信号線駆動回路７０３を２つ以上有していても良い。また、駆動回路は画素部７００と同一基板上に形成していても良いし、異なる基板上に形成して、ＦＰＣ等のコネクターを介して接続していても良い。
【０３０８】
そしてさらに、本発明の発光装置は補正回路７０４と、ＶＲＡＭ７０５と、デジタルビデオ信号発生回路７０６とを有している。
【０３０９】
ＥＬパネルの外部から入力された映像信号は、補正回路７０４に入力される。なお、映像信号がデジタルの場合は補正回路７０４にそのまま入力するが、アナログだった場合は補正回路７０４に入力する前または後に、デジタルに変換する。
【０３１０】
補正回路７０４では、入力された映像信号を、以下の式１に従って補正する。なおＬinは、補正回路７０４に入力される信号が情報として有する階調数を意味し、Ｌoutは、補正回路７０４から出力される信号が情報として有する階調数を意味する。
【０３１１】
【式１】
Ｌout＝Ｌin×（β＋α×ゲート数）
【０３１２】
α及びβは定数であり、αは、配線抵抗や、ＥＬ駆動用ＴＦＴがオンのときにＥＬ素子に流れる電流の大きさによって定まる定数（補正係数）である。またβは配線抵抗がないと仮定したときに各画素が表示する階調数である。ゲート数は、ゲート信号線の番号であり、電源供給線の電源に最も近い画素が有するゲート信号線を１番目とし、電源から遠くなるにつれて順に番号が大きくなっていく。
【０３１３】
図２０に、補正回路７０４において補正しなかった場合の、各ゲート信号線を有する画素の実際の階調数（実線）と、補正回路７０４において補正した場合の、各ゲート信号線を有する画素の実際の階調数（点線）とを示す。実線はゲート信号線の番号が増えて、画素が電源供給線の電源から遠ざかるにつれて、実際に表示される階調数は小さくなっている。しかし補正回路７０４において補正した後は、点線で示すように、全ての画素において階調数は一定になる。
【０３１４】
式１に基づいて算出された階調数Ｌoutを情報として有する映像信号（補正後映像信号）は、ＶＲＡＭ７０５においていったん記憶され、それからデジタルビデオ信号発生回路７０６に入力される。
【０３１５】
デジタルビデオ信号発生回路７０６においては、補正後映像信号が時分割階調を行うためのデジタルビデオ信号に変換され、ラッチＡ７０２ｂに入力される。またこのデジタルビデオ信号発生回路７０６は、時分割階調表示を行うために必要なタイミングパルス等を発生させる回路でもある。
【０３１６】
このデジタルビデオ信号発生回路７０６は、本発明の発光装置の外部に設けられても良い。その場合、そこで形成されたデジタルビデオ信号が本発明の発光装置に入力される構成となる。この場合、本発明の発光装置を表示部に有する電子機器は、本発明の発光装置とデジタルビデオ信号発生回路を別の部品として含むことになる。
【０３１７】
また、デジタルビデオ信号発生回路７０６をＩＣチップ上に形成し、本発明の発光装置に実装しても良い。その場合、そのＩＣチップで形成されたデジタルビデオ信号が本発明の発光装置に入力される構成となる。この場合、本発明の発光装置を表示部に有する電子機器は、デジタルビデオ信号発生回路を含むＩＣチップを実装した本発明の発光装置を部品として含むことになる。
【０３１８】
また最終的には、デジタルビデオ信号発生回路７０６を画素部７００、ソース信号線駆動回路７０２、ゲート信号線駆動回路７０３と同一の基板上にＴＦＴを用いて形成しうる。この場合、発光装置に画像情報を含むビデオ信号を入力すれば全て基板上で処理することができる。この場合のデジタルビデオ信号発生回路はポリシリコン膜を活性層とするＴＦＴで形成しても良い。また、この場合、本発明の発光装置をディスプレイとして有する電子機器は、デジタルビデオ信号発生回路が発光装置自体に内蔵されており、電子機器の小型化を図ることが可能である。
【０３１９】
デジタルビデオ信号発生回路７０６から出力されたデジタルビデオ信号は、ソース信号線駆動回路７０２が有するラッチＡ７０２ｂに入力される。
【０３２０】
ソース信号線駆動回路７０２は、シフトレジスタ７０２ａ、ラッチＡ７０２ｂ、ラッチＢ７０２ｃを有している。
【０３２１】
ソース信号線駆動回路７０２において、シフトレジスタ７０２ａにクロック信号（ＣＬＫ）およびスタートパルス（ＳＰ）が入力される。シフトレジスタ７０２ａは、これらのクロック信号（ＣＬＫ）およびスタートパルス（ＳＰ）に基づきタイミング信号を順に発生させ、バッファ等（図示せず）を通して後段の回路へタイミング信号を順次入力する。
【０３２２】
シフトレジスタ７０２ａからのタイミング信号は、バッファ等によって緩衝増幅される。タイミング信号が入力される配線には、多くの回路あるいは素子が接続されているために負荷容量（寄生容量）が大きい。この負荷容量が大きいために生ずるタイミング信号の立ち上がりまたは立ち下がりの”鈍り”を防ぐために、このバッファが設けられる。なおバッファは必ずしも設ける必要はない。
【０３２３】
バッファによって緩衝増幅されたタイミング信号は、ラッチＡ７０２ｂに入力される。ラッチＡ７０２ｂは、ｎビットのデジタルビデオ信号を処理する複数のステージのラッチを有している。ラッチＡ７０２ｂは、前記タイミング信号が入力されると、デジタルビデオ信号発生回路７０６から入力されるｎビットのデジタルビデオ信号を順次取り込み、保持する。
【０３２４】
なお、ラッチＡ７０２ｂにデジタルビデオ信号を取り込む際に、ラッチＡ７０２ｂが有する複数のステージのラッチに、順にデジタルビデオ信号を入力しても良い。しかし本発明はこの構成に限定されない。ラッチＡ７０２ｂが有する複数のステージのラッチをいくつかのグループに分け、各グループごとに並行して同時にデジタルビデオ信号を入力する、いわゆる分割駆動を行っても良い。なおこのときのグループの数を分割数と呼ぶ。例えば４つのステージごとにラッチをグループに分けた場合、４分割で分割駆動すると言う。
【０３２５】
ラッチＡ７０２ｂの全てのステージのラッチにデジタルビデオ信号の書き込みが一通り終了するまでの時間を、ライン期間と呼ぶ。実際には、上記ライン期間に水平帰線期間が加えられた期間をライン期間に含むことがある。
【０３２６】
１ライン期間が終了すると、ラッチＢ７０２ｃにラッチシグナル（Latch Signal）が入力される。この瞬間、ラッチＡ７０２ｂに書き込まれ保持されているデジタルビデオ信号は、ラッチＢ７０２ｃに一斉に送出され、ラッチＢ７０２ｃの全ステージのラッチに書き込まれ、保持される。
【０３２７】
デジタルビデオ信号をラッチＢ７０２ｃに送出し終えたラッチＡ７０２ｂには、シフトレジスタ７０２ａからのタイミング信号に基づき、デジタルビデオ信号の書き込みが順次行われる。
【０３２８】
この２順目の１ライン期間中には、ラッチＢ７０２ｃに書き込まれ、保持されているデジタルビデオ信号がソース信号線に入力される。
【０３２９】
ゲート信号線駆動回路７０３は、それぞれシフトレジスタ（図示せず）、バッファ（図示せず）を有している。また場合によってはレベルシフトを有していても良い。
【０３３０】
ゲート信号線駆動回路７０３において、シフトレジスタからのタイミング信号がバッファに入力され、対応するゲート信号線に入力される。ゲート信号線には、１ライン分の画素のスイッチング用ＴＦＴのゲート電極が接続されている。そして、１ライン分の画素のスイッチング用ＴＦＴを一斉にＯＮにしなくてはならないので、バッファは大きな電流を流すことが可能なものが用いられる。
【０３３１】
本発明は、補正回路を設けることで、画素の位置によってＥＬ素子に輝度の差が生じても同じ階調を表示することができるようにした。
【０３３２】
なお、本実施例の構成は、実施例１〜実施例８のいずれの構成とも自由に組み合わせて実施することが可能である。
（実施例１０）
ＥＬ素子を用いた発光装置は自発光型であるため、液晶表示装置に比べ、明るい場所での視認性に優れ、視野角が広い。従って、様々な電子機器の表示部に用いることができる。
【０３３３】
本発明の発光装置を用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはデジタルビデオディスク（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。特に、斜め方向から画面を見る機会が多い携帯情報端末は、視野角の広さが重要視されるため、発光装置を用いることが望ましい。それら電子機器の具体例を図１６に示す。
【０３３４】
図１６（Ａ）はＥＬ表示装置であり、筐体２００１、支持台２００２、表示部２００３、スピーカー部２００４、ビデオ入力端子２００５等を含む。本発明の発光装置は表示部２００３に用いることができる。発光装置は自発光型であるためバックライトが必要なく、液晶表示装置よりも薄い表示部とすることができる。なお、ＥＬ表示装置は、パソコン用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
【０３３５】
図１６（Ｂ）はデジタルスチルカメラであり、本体２１０１、表示部２１０２、受像部２１０３、操作キー２１０４、外部接続ポート２１０５、シャッター２１０６等を含む。本発明の発光装置は表示部２１０２に用いることができる。
【０３３６】
図１６（Ｃ）はノート型パーソナルコンピュータであり、本体２２０１、筐体２２０２、表示部２２０３、キーボード２２０４、外部接続ポート２２０５、ポインティングマウス２２０６等を含む。本発明の発光装置は表示部２２０３に用いることができる。
【０３３７】
図１６（Ｄ）はモバイルコンピュータであり、本体２３０１、表示部２３０２、スイッチ２３０３、操作キー２３０４、赤外線ポート２３０５等を含む。本発明の発光装置は表示部２３０２に用いることができる。
【０３３８】
図１６（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であり、本体２４０１、筐体２４０２、表示部Ａ２４０３、表示部Ｂ２４０４、記録媒体（ＤＶＤ等）読み込み部２４０５、操作キー２４０６、スピーカー部２４０７等を含む。表示部Ａ２４０３は主として画像情報を表示し、表示部Ｂ２４０４は主として文字情報を表示するが、本発明の発光装置はこれら表示部Ａ、Ｂ２４０３、２４０４に用いることができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
【０３３９】
図１６（Ｆ）はゴーグル型ディスプレイ（ヘッドマウントディスプレイ）であり、本体２５０１、表示部２５０２、アーム部２５０３を含む。本発明の発光装置は表示部２５０２に用いることができる。
【０３４０】
図１６（Ｇ）はビデオカメラであり、本体２６０１、表示部２６０２、筐体２６０３、外部接続ポート２６０４、リモコン受信部２６０５、受像部２６０６、バッテリー２６０７、音声入力部２６０８、操作キー２６０９等を含む。本発明の発光装置は表示部２６０２に用いることができる。
【０３４１】
ここで図１６（Ｈ）は携帯電話であり、本体２７０１、筐体２７０２、表示部２７０３、音声入力部２７０４、音声出力部２７０５、操作キー２７０６、外部接続ポート２７０７、アンテナ２７０８等を含む。本発明の発光装置は表示部２７０３に用いることができる。なお、表示部２７０３は黒色の背景に白色の文字を表示することで携帯電話の消費電力を抑えることができる。
【０３４２】
なお、将来的にＥＬ材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる。
【０３４３】
また、上記電子機器はインターネットやＣＡＴＶ（ケーブルテレビ）などの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。ＥＬ材料の応答速度は非常に高いため、発光装置は動画表示に好ましい。
【０３４４】
また、発光装置は発光している部分が電力を消費するため、発光部分が極力少なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生装置のような文字情報を主とする表示部に発光装置を用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。
【０３４５】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また、本実施例の電子機器は実施例１〜９に示したいずれの構成の発光装置を用いても良い。
【０３４６】
【発明の効果】
上記構成によって、電源供給線の部位によって生じる電位差が、表示する画像によって変動するのを抑えることができる。よって、表示する画像によって、隣り合う画素どうしで生じていた、発光しているＥＬ素子に流れる電流の大きさの差を抑えることができ、クロストークの発生を抑えることができる。
【０３４７】
また本発明では、電源供給線の部位によって生じていた電位差が、表示する画像に依存しなくなる。よって、画素の位置によってのみ、ＥＬ素子の画素電極の電位の高さを予測することができる。そこで、画素の位置によって算出した画素電極の電位の高さに基づいて、デジタルビデオ信号を補正してＥＬ素子の発光する期間を調整し、画素の位置によってＥＬ素子に輝度の差が生じても同じ階調を表示することができるようにした。
【図面の簡単な説明】
【図１】  本発明の発光装置の画素の回路図。
【図２】  本発明の発光装置の駆動方法を示す図。
【図３】  本発明の発光装置の画素の回路図。
【図４】  本発明の発光装置の画素の回路図。
【図５】  本発明の発光装置の画素の回路図。
【図６】  本発明の発光装置の画素の回路図。
【図７】  本発明の発光装置の画素の回路図。
【図８】  本発明の発光装置の画素の回路図。
【図９】  本発明の発光装置の画素の回路図。
【図１０】  本発明の発光装置の駆動方法を示す図。
【図１１】  本発明の発光装置の駆動方法を示す図。
【図１２】  本発明の発光装置の駆動方法を示す図。
【図１３】  発光装置の作製方法を示す図。
【図１４】  発光装置の作製方法を示す図。
【図１５】  発光装置の作製方法を示す図。
【図１６】  本発明の発光装置を用いた電子機器の図。
【図１７】  一般的な発光装置の画素部の回路図。
【図１８】  クロストークが生じている画素部の図。
【図１９】  補正回路を有する発光装置のブロック図。
【図２０】  画素の位置による補正前の階調数と、補正後の階調数。
【図１】
0004101863.tif 000005
【図２】
0004101863.tif 000006
【図３】
0004101863.tif 000007
【図４】
0004101863.tif 000008
【図５】
0004101863.tif 000009
【図６】
0004101863.tif 000010
【図７】
0004101863.tif 000011
【図８】
0004101863.tif 000012
【図９】
0004101863.tif 000013
【図１０】
0004101863.tif 000014
【図１１】
0004101863.tif 000015
【図１２】
0004101863.tif 000016
【図１３】
0004101863.tif 000017
【図１４】
0004101863.tif 000018
【図１５】
0004101863.tif 000019
【図１６】
0004101863.tif 000020
【図１７】
0004101863.tif 000021
【図１８】
0004101863.tif 000022
【図１９】
0004101863.tif 000023
【図２０】
0004101863.tif 000024