(57)【特許請求の範囲】
【請求項１】
第１導電型の半導体基板と、該半導体基板の下側に設けられ、その下面にカソード電極が形成された第１導電型のカソード領域と、該半導体基板の上面の一部をなすように設けられ、その上面にアノード電極が形成された第２導電型の第１アノード領域と、該第１アノード領域を取り囲むように設けられた、所定以上の耐圧特性を確保するための外周領域と、更に外周領域を取り囲むように設けられた終端領域とを有する半導体装置において、
上記第１アノード領域内に設けられた少なくとも１つの第２アノード領域であって、該第１アノード領域の上面面積ＳＡ１と、それぞれの該第２アノード領域の上面面積ＳＡ２との間に、
ＳＡ１  ＞  ＳＡ２
の関係がある該第２アノード領域が、該第１アノード領域とは電気的に分離して設けられており、該第２アノード領域の上面には、第１アノード領域上のアノード電極から独立した電極が形成されており、
該カソード電極と該第２アノード領域上の電極との間で、定格電流より低い電流を用いて順方向電圧降下が測定されることを特徴とする半導体装置。
【請求項２】
上記第２アノード領域の上面形状が、そのコーナー部にて１０μｍ以上の曲率半径を有していることを特徴とする請求項１に記載の半導体装置。
【請求項３】
上記第１アノード領域と第２アノード領域との間の間隔が、５μｍ以上に設定されていることを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
上記第２アノード領域が、該第１アノード領域のほぼ中央に配置されていることを特徴とする請求項１〜３のいずれか一に記載の半導体装置。
【請求項５】
上記第１アノードの領域内に、該第２アノード領域が複数設けられており、各第２アノード領域が、第１アノード領域における異なるコーナー部に配置されていることを特徴とする請求項１〜３のいずれか一に記載の半導体装置。
【請求項６】
第１導電型の半導体基板と、該半導体基板の下側に設けられ、その下面にカソード電極が形成された第１導電型のカソード領域と、該半導体基板の上面の一部をなすように設けられ、その上面にアノード電極が形成された第２導電型の第１アノード領域と、該第１アノード領域を取り囲むように設けられた、所定以上の耐圧特性を確保するための外周領域と、更に外周領域を取り囲むように設けられた終端領域とを有する半導体装置において、
上記外周領域内に配置され、上記第１アノード領域を取り囲むほぼ環状の第２導電型の半導体層が設けられており、該第１アノード領域の上面面積はそれぞれの該半導体層の上面面積より大きく、該半導体層の上面には、第１アノード領域上のアノード電極から独立した電極が形成されており、
該カソード電極と該半導体層上の電極との間で、定格電流より低い電流を用いて順方向電圧降下が測定されることを特徴とする半導体装置。
【請求項７】
第１導電型の半導体基板と、該半導体基板の下側に設けられ、その下面にカソード電極が形成された第１導電型のカソード領域と、該半導体基板の上面の一部をなすように設けられ、その上面にアノード電極が形成された第２導電型の第１アノード領域と、該第１アノード領域を取り囲むように設けられた、所定以上の耐圧特性を確保するための外周領域と、更に外周領域を取り囲むように設けられた終端領域とを有する半導体装置において、
上記終端領域内に配置され、上記第１アノード領域を取り囲むほぼ環状の第２導電型の半導体層が設けられており、該第１アノード領域の上面面積はそれぞれの該半導体層の上面面積より大きく、該半導体層の上面には、第１アノード領域上のアノード電極から独立した電極が形成されており、
該カソード電極と該半導体層上の電極との間で、定格電流より低い電流を用いて順方向電圧降下が測定されることを特徴とする半導体装置。
【請求項８】
第１導電型の半導体基板と、該半導体基板の下側に設けられ、その下面にカソード電極が形成された第１導電型のカソード領域と、該半導体基板の上面の一部をなすように設けられ、その上面にアノード電極が形成された第２導電型の第１アノード領域と、該第１アノード領域を取り囲むように設けられた、所定以上の耐圧特性を確保するための外周領域と、更に外周領域を取り囲むように設けられた終端領域とを有する半導体装置において、
上記終端領域内に、上記第１アノード領域を取り囲むほぼ環状の第１導電型の半導体層が設けられるとともに、該半導体層と本体コーナー部とで囲まれた領域内には、上記第１導電型の半導体層と電気的に分離した第２アノード領域が設けられ、該第１アノード領域の上面面積はそれぞれの該第２アノード領域の上面面積より大きく、該第２アノード領域の上面には、該第１アノード領域上のアノード電極から独立した電極が形成されており、
該カソード電極と該第２アノード領域上の電極との間で、定格電流より低い電流を用いて順方向電圧降下が測定されることを特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えばＩＧＢＴ等の電界効果型の半導体装置に関する。
【０００２】
【従来の技術】
近年、産業機器や家電機器では、省エネルギーの要求からインバータ化が進んでいる。このニーズに応えるべく、絶縁ゲート型バイポーラトランジスタ（Insulated Gate Bipolar Transistor；以下、ＩＧＢＴと表記する）が急速に普及している。このＩＧＢＴは、ＭＯＳＦＥＴ(ＭＯＳ型電界効果トランジスタ)の一種であり、ＭＯＳＦＥＴのドレインにｐ層を付加し、ここから少数キャリアを注入し、より低オン抵抗化を図ったデバイスである。すなわち、ＭＯＳＦＥＴの利点であるゲート電圧駆動，高速スイッチング特性，破壊しにくい等の長所を備えた有用なパワーデバイスである。
【０００３】
【発明が解決しようとする課題】
ところで、通常、半導体ウエハの製造が完了した後に、ウエハ状態でその性能がチェックされるが、例えばＩＧＢＴの順方向電圧降下を測定する場合、測定技術の関係上、流すことができる電流には制約がある。そのため、実際には、ＩＧＢＴの順方向電圧降下の測定は比較的低い電流で行なわれ、実使用電流領域での順方向電圧降下を予測することになり、測定精度が落ちることを回避し得なかった。
【０００４】
また、ＩＧＢＴを使用する場合には、還流ダイオードを用いる必要があるが、還流ダイオードにおける順方向電圧降下は、ダイオード性能に大きくかかわるため、ウエハ状態での性能を把握することや製造工程へのフィードバックは非常に重要である。複数個の素子を並列接続する場合に、なるべく順方向電圧降下を均一にしておくことが望ましいことからも、ウエハ状態で性能を把握することは重要であるといえる。
【０００５】
本発明は、上記技術的課題に鑑みてなされたもので、比較的低電流による順方向電圧降下特性の良好な測定精度を実現する半導体装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明は、第１導電型の半導体基板と、該半導体基板の下側に設けられ、その下面にカソード電極が形成された第１導電型のカソード領域と、該半導体基板の上面の一部をなすように設けられ、その上面にアノード電極が形成された第２導電型の第１アノード領域と、該第１アノード領域を取り囲むように設けられた、所定以上の耐圧特性を確保するための外周領域と、更に外周領域を取り囲むように設けられた終端領域とを有する半導体装置において、上記第１アノード領域内に設けられた少なくとも１つの第２アノード領域であって、該第１アノード領域の上面面積ＳＡ１と、それぞれの該第２アノード領域の上面面積ＳＡ２との間に、
ＳＡ１  ＞  ＳＡ２
の関係がある該第２アノード領域が、該第１アノード領域とは電気的に分離して設けられており、該第２アノード領域の上面には、第１アノード領域上のアノード電極から独立した電極が形成されており、該カソード電極と該第２アノード領域上の電極との間で、定格電流より低い電流を用いて順方向電圧降下が測定されることを特徴とする半導体装置である。
【０００７】
上記第２アノード領域の上面形状は、そのコーナー部にて１０μｍ以上の曲率半径を有していることを特徴とする。
【０００８】
上記第１アノード領域と第２アノード領域との間の間隔は、５μｍ以上に設定されていることを特徴とする。
【０００９】
上記第２アノード領域が、該第１アノード領域のほぼ中央に配置されていることを特徴とする。
【００１０】
上記第１アノードの領域内に、該第２アノード領域が複数設けられており、各第２アノード領域が、第１アノード領域における異なるコーナー部に配置されていることを特徴とする。
【００１１】
本発明は、第１導電型の半導体基板と、該半導体基板の下側に設けられ、その下面にカソード電極が形成された第１導電型のカソード領域と、該半導体基板の上面の一部をなすように設けられ、その上面にアノード電極が形成された第２導電型の第１アノード領域と、該第１アノード領域を取り囲むように設けられた、所定以上の耐圧特性を確保するための外周領域と、更に外周領域を取り囲むように設けられた終端領域とを有する半導体装置において、上記外周領域内に配置され、上記第１アノード領域を取り囲むほぼ環状の第２導電型の半導体層が設けられており、該第１アノード領域の上面面積はそれぞれの該半導体層の上面面積より大きく、該半導体層の上面には、第１アノード領域上のアノード電極から独立した電極が形成されており、該カソード電極と該半導体層上の電極との間で、定格電流より低い電流を用いて順方向電圧降下が測定されることを特徴とする半導体装置である。
【００１２】
本発明は、第１導電型の半導体基板と、該半導体基板の下側に設けられ、その下面にカソード電極が形成された第１導電型のカソード領域と、該半導体基板の上面の一部をなすように設けられ、その上面にアノード電極が形成された第２導電型の第１アノード領域と、該第１アノード領域を取り囲むように設けられた、所定以上の耐圧特性を確保するための外周領域と、更に外周領域を取り囲むように設けられた終端領域とを有する半導体装置において、上記終端領域内に配置され、上記第１アノード領域を取り囲むほぼ環状の第２導電型の半導体層が設けられており、該第１アノード領域の上面面積はそれぞれの該半導体層の上面面積より大きく、該半導体層の上面には、第１アノード領域上のアノード電極から独立した電極が形成されており、該カソード電極と該半導体層上の電極との間で、定格電流より低い電流を用いて順方向電圧降下が測定されることを特徴とする半導体装置である。
【００１３】
本発明は、第１導電型の半導体基板と、該半導体基板の下側に設けられ、その下面にカソード電極が形成された第１導電型のカソード領域と、該半導体基板の上面の一部をなすように設けられ、その上面にアノード電極が形成された第２導電型の第１アノード領域と、該第１アノード領域を取り囲むように設けられた、所定以上の耐圧特性を確保するための外周領域と、更に外周領域を取り囲むように設けられた終端領域とを有する半導体装置において、上記終端領域内に、上記第１アノード領域を取り囲むほぼ環状の第１導電型の半導体層が設けられるとともに、該半導体層と本体コーナー部とで囲まれた領域内には、上記第１導電型の半導体層と電気的に分離した第２アノード領域が設けられ、該第１アノード領域の上面面積はそれぞれの該第２アノード領域の上面面積より大きく、該第２アノード領域の上面には、該第１アノード領域上のアノード電極から独立した電極が形成されており、該カソード電極と該第２アノード領域上の電極との間で、定格電流より低い電流を用いて順方向電圧降下が測定されることを特徴とする半導体装置である。
【００１４】
【発明の実施の形態】
以下、本発明の実施の形態について、添付図面を参照しながら説明する。
【００１５】
実施の形態１．
図１及び図２は、それぞれ、本発明の実施の形態１に係る半導体ダイオードの断面説明図および平面図である。この半導体ダイオード１０は、第１導電型の半導体基板１と、半導体基板１の下側に設けられ、その下面にカソード電極３が形成された第１導電型のカソード領域２と、半導体基板１の上面の一部をなすように設けられ、その上面にアノード電極５が形成された第２導電型の第１アノード領域Ａ１とを有している。また、この半導体ダイオード１０では、半導体基板１において、所定以上の耐圧特性を確保するために、第１アノード領域Ａ１を取り囲む外周領域８が規定されるとともに、更に外周領域８を取り囲む終端領域９が規定されている。
【００１６】
この実施の形態１では、第１アノード領域Ａ１内に、第２アノード領域Ａ２が設けられ、その上面には、アノード電極７が形成されている。第２アノード領域Ａ２は、第１アノード領域Ａ１と電気的に分離しており、また、その上面に形成されたアノード電極７は、第１アノード領域Ａ１の上面に形成されたアノード電極５から独立している。
【００１７】
ここで、第１アノード領域Ａ１の上面面積をＳＡ１とし、第２アノード領域Ａ２の上面面積をＳＡ２とすると、両者は、
ＳＡ１＞ＳＡ２
の関係に設定されている。第２アノード領域Ａ２の上面面積ＳＡ２は、測定可能な範囲内で出来るだけ小さい方が、ダイオード電流密度が大きくなる。すなわち、所定以上のダイオード電流密度を得るのに必要な印加電流が小さくなる。
【００１８】
また、図３は、第１アノード領域Ａ１〜第２アノード領域Ａ２間に設けられた間隔をあらわす説明図である。ここでは、第１アノード領域Ａ１と第２アノード領域Ａ２との間の間隔（図中Ｌで示す）は、５μｍ以上に設定されることが好ましい。第１アノード領域Ａ１と第２アノード領域Ａ２とをかかる間隔を隔てて配置することにより、両者は電気的に分離させられる。
【００１９】
上記のような第２アノード領域Ａ２を備えた半導体ダイオード１０では、低い印加電流であっても、定格電流と同等の又はそれに近い電流密度での測定が可能となる。その結果、大電流容量チップの性能を、実使用電流領域で精度良く把握することができ、ウエハ製造工程へのフィードバックや並列接続時のチップ選定に効果的に対応することが可能となる。
【００２０】
なお、第２アノード領域Ａ２の上面形状は、図２に示したような四角形に限定されるものではない。例えば、図４の（ａ）に示すように、それは円形であってもよく、また、図４の（ｂ）に示すように、そのコーナー部Ｒが所定以上の曲率半径を有するものであってもよい。ここでは、第２アノード領域Ａ２に均等に電流が流れる、すなわち電流が一部分に集中しないように、第２アノード領域Ａ２の上面形状が、そのコーナー部Ｒにて１０μｍ以上の曲率半径を有していることが好ましい。
【００２１】
次に、本発明の他の実施の形態について説明する。なお、以下では、上記実施の形態１における場合と同じものには、同一の符号を付し、それ以上の説明を省略する。
実施の形態２．
図５及び６は、それぞれ、本発明の実施の形態２に係る半導体ダイオードの断面説明図および平面図である。半導体ダイオード２０は、実施の形態１に係る半導体ダイオード１０と同じ構成を有するもので、実施の形態１における場合と同様に、低い印加電流であっても、定格電流と同等の又はそれに近い電流密度での測定が可能となる。
【００２２】
更に、この実施の形態２では、図６からよく分かるように、第２アノード領域Ａ２が、第１アノード領域Ａ１の中央に配置されている。これにより、第２アノード領域Ａ２が邪魔になることがなく、例えばワイヤボンド等の装置の組立作業を良好に行なうことができる。
【００２３】
実施の形態３．
図７は、本発明の実施の形態３に係る半導体ダイオードの平面図である。この実施の形態３では、第１アノード領域Ａ１内に、複数の（４つの）第２アノード領域Ａ２が設けられており、各第２アノード領域Ａ２が、第１アノード領域Ａ１の上面における異なるコーナー部に設けられている。
【００２４】
この場合にも、実施の形態２における場合と同様に、第２アノード領域Ａ２が邪魔になることがなく、例えばワイヤボンド等の装置の組立作業を良好に行なうことができる。
【００２５】
実施の形態４．
図８及び９は、それぞれ、本発明の実施の形態４に係る半導体ダイオードの断面説明図及び平面図である。この半導体ダイオード３０は、第１アノード領域Ａ１内に設けられる第２アノード領域Ａ２を有しておらず、外周領域８内に配置され、第１アノード領域Ａ１を取り囲むほぼ環状の第２導電型の半導体層３１を有している。そして、半導体層３１の上面には、電極３２が形成されている。この半導体層３１は、第１アノード領域Ａ１と電気的に分離しており、また、その上面に形成された電極３２は、第１アノード領域Ａ１の上面に形成されたアノード電極５から独立している。
【００２６】
このような半導体層３１を備えた半導体ダイオード３０では、実施の形態１における場合と同様に、低い印加電流であっても、定格電流と同等の又はそれに近い電流密度での測定が可能となる。また、この実施の形態４では、半導体層３１を外周領域８に設けることにより、第１アノード領域Ａ１を変更する必要がなく、既存の第１アノード領域の構造を利用して、上記の効果が得られる。
【００２７】
実施の形態５．
図１０及び１１は、それぞれ、本発明の実施の形態５に係る半導体ダイオードの断面説明図及び平面図である。半導体ダイオード４０は、実施の形態４に係る半導体ダイオード３０と同じ構成を有するもので、この実施の形態５では、終端領域９内に配置され、第１アノード領域Ａ１を取り囲むほぼ環状の第２導電型の半導体層４１が設けられている。また、半導体層４１の上面には、電極４２が形成されている。
【００２８】
この場合にも、実施の形態４における場合と同様に、第１アノード領域Ａ１を変更する必要がなく、既存の第１アノード領域の構造を利用して、低い印加電流であっても、定格電流と同等の又はそれに近い電流密度での測定が可能となる。
【００２９】
実施の形態６．
図１２は、本発明の実施の形態６に係る半導体ダイオードの平面図である。この半導体ダイオード５０は、第２導電型の第１アノード領域Ａ１を取り囲むほぼ環状の第１導電型の半導体層５１を、終端領域９内に有している。また、半導体ダイオード５０は、第１導電型の半導体層５１と各本体コーナー部とで囲まれた領域（この実施の形態６では４つの領域）内に、第１導電型の半導体層５１と電気的に分離した第２導電型の第２アノード領域Ａ２を有している。
【００３０】
図１３に、１つの第２アノード領域Ａ２を拡大して示す。第２アノード領域Ａ２は、第１導電型の半導体層５１の外周に沿って形成され、その内周および外周側でそれぞれ所定の曲率半径で湾曲する形状をなしている。第２アノード領域Ａ２の上面には、第１アノード領域Ａ１上のアノード電極５から独立した電極７が形成されている。
【００３１】
かかる第２アノード領域Ａ２は無効領域であるため、これを有効活用することにより、例えばＶＦモニタ用の領域を新たに設ける必要がなくなる。その結果、チップサイズの増大も回避することができる。また、この場合、第１アノード領域Ａ１を変更する必要がなく、既存の第１アノード領域Ａ１の構造を利用することができる。
【００３２】
この実施の形態６では、第１導電型の半導体層５１と各本体コーナー部とで囲まれてなる４つの領域に、それぞれ、第２アノード領域Ａ２が設けられた例を取り上げたが、これに限定されることなく、第２アノード領域Ａ２が、少なくとも１つの上記領域に設けられてもよい。
【００３３】
なお、本発明は、例示された実施の形態に限定されるものでなく、本発明の要旨を逸脱しない範囲において、種々の改良及び設計上の変更が可能であることは言うまでもない。
【００３４】
【発明の効果】
本願の請求項１の発明によれば、第１導電型の半導体基板と、該半導体基板の下側に設けられ、その下面にカソード電極が形成された第１導電型のカソード領域と、該半導体基板の上面の一部をなすように設けられ、その上面にアノード電極が形成された第２導電型の第１アノード領域と、該第１アノード領域を取り囲むように設けられた、所定以上の耐圧特性を確保するための外周領域と、更に外周領域を取り囲むように設けられた終端領域とを有する半導体装置において、上記第１アノード領域内に、少なくとも１つの第２アノード領域が、該第１アノード領域と電気的に分離して設けられており、該第２アノード領域の上面には、第１アノード領域上のアノード電極から独立した電極が形成されているため、比較的低い電流で定格電流と同等又はそれに近い電流密度での測定が可能となり、その結果、大電流容量チップの性能を、実使用電流領域で精度良く把握することができ、ウエハ製造工程へのフィードバックや並列接続時のチップ選定に対応することが可能である。
【００３５】
また、本願の請求項１の発明によれば、上記第１アノード領域の上面面積ＳＡ１と、第２アノード領域の上面面積ＳＡ２との間に、ＳＡ１＞ＳＡ２の関係があり、大きなダイオード電流密度が得られる。その結果、所定以上のダイオード電流密度を得るのに必要な印加電流が小さくて済む。
【００３６】
更に、本願の請求項２の発明によれば、上記第２アノード領域の上面形状が、そのコーナー部にて１０μｍ以上の曲率半径を有しているので、第２アノード領域にできるだけ均等に電流を流すことができる。
【００３７】
また、更に、本願の請求項３の発明によれば、上記第１アノード領域と第２アノード領域との間の間隔が、５μｍ以上に設定されているので、第１アノード領域と第２アノード領域とを電気的に完全に分離させることができる。
【００３８】
また、更に、本願の請求項４の発明によれば、上記第２アノード領域が、該第１アノード領域のほぼ中央に配置されているので、第２アノード領域が邪魔になることがなく、ワイヤボンド等の装置の組立作業を良好に行なうことができる。
【００３９】
また、更に、本願の請求項５の発明によれば、上記第１アノードの領域内に、該第２アノード領域が複数設けられており、各第２アノード領域が、第１アノード領域における異なるコーナー部に配置されているので、第２アノード領域が邪魔になることがなく、ワイヤボンド等の装置の組立作業を良好に行なうことができる。
【００４０】
また、更に、本願の請求項６の発明によれば、第１導電型の半導体基板と、該半導体基板の下側に設けられ、その下面にカソード電極が形成された第１導電型のカソード領域と、該半導体基板の上面の一部をなすように設けられ、その上面にアノード電極が形成された第２導電型の第１アノード領域と、該第１アノード領域を取り囲むように設けられた、所定以上の耐圧特性を確保するための外周領域と、更に外周領域を取り囲むように設けられた終端領域とを有する半導体装置において、上記外周領域内に配置され、上記第１アノード領域を取り囲むほぼ環状の第２導電型の半導体層が設けられており、該半導体層の上面には、第１アノード領域上のアノード電極から独立した電極が形成されているので、比較的低い電流で定格電流と同等又はそれに近い電流密度での測定が可能となり、その結果、大電流容量チップの性能を、実使用電流領域で精度良く把握することができ、ウエハ製造工程へのフィードバックや並列接続時のチップ選定に対応することが可能である。また、この発明によれば、半導体層を外周領域に設けることで、第１アノード領域を変更する必要がなく、既存の第１アノード領域の構造を利用することができる。
【００４１】
また、更に、本願の請求項７の発明によれば、第１導電型の半導体基板と、該半導体基板の下側に設けられ、その下面にカソード電極が形成された第１導電型のカソード領域と、該半導体基板の上面の一部をなすように設けられ、その上面にアノード電極が形成された第２導電型の第１アノード領域と、該第１アノード領域を取り囲むように設けられた、所定以上の耐圧特性を確保するための外周領域と、更に外周領域を取り囲むように設けられた終端領域とを有する半導体装置において、上記終端領域内に配置され、上記第１アノード領域を取り囲むほぼ環状の第２導電型の半導体層が設けられており、該半導体層の上面には、第１アノード領域上のアノード電極から独立した電極が形成されているので、比較的低い電流で定格電流と同等又はそれに近い電流密度での測定が可能となり、その結果、大電流容量チップの性能を、実使用電流領域で精度良く把握することができ、ウエハ製造工程へのフィードバックや並列接続時のチップ選定に対応することが可能である。また、この発明によれば、半導体層を終端領域に設けることで、第１アノード領域を変更する必要がなく、既存の第１アノード領域の構造を利用することができる。
【００４２】
また、更に、本願の請求項８の発明によれば、第１導電型の半導体基板と、該半導体基板の下側に設けられ、その下面にカソード電極が形成された第１導電型のカソード領域と、該半導体基板の上面の一部をなすように設けられ、その上面にアノード電極が形成された第２導電型の第１アノード領域と、該第１アノード領域を取り囲むように設けられた、所定以上の耐圧特性を確保するための外周領域と、更に外周領域を取り囲むように設けられた終端領域とを有する半導体装置において、上記終端領域内に、上記第１アノード領域を取り囲むほぼ環状の第１導電型の半導体層が設けられるとともに、該半導体層と本体コーナー部とで囲まれた領域内には、上記第１導電型の半導体層と電気的に分離した第２アノード領域が設けられ、該第２アノード領域の上面には、第１アノード領域上のアノード電極から独立した電極が形成されているので、比較的低い電流で定格電流と同等又はそれに近い電流密度での測定が可能となり、その結果、大電流容量チップの性能を、実使用電流領域で精度良く把握することができ、ウエハ製造工程へのフィードバックや並列接続時のチップ選定に対応することが可能である。また、この発明によれば、半導体層を外周領域に設けることで、第１アノード領域を変更する必要がなく、既存の第１アノード領域の構造を利用することができる。
【図面の簡単な説明】
【図１】  本発明の実施の形態１に係る半導体ダイオードの縦断面説明図である。
【図２】  上記実施の形態１に係る半導体ダイオードの平面図である。
【図３】  上記本発明の実施の形態１に係る半導体ダイオードにおける各アノード領域間の間隔をあらわす説明図である。
【図４】  上記実施の形態１の変形例としての、補助アノード領域の各種形状を示す平面図である。
【図５】  本発明の実施の形態２に係る半導体ダイオードの縦断面説明図である。
【図６】  上記実施の形態２に係る半導体ダイオードの平面図である。
【図７】  本発明の実施の形態３に係る半導体ダイオードの平面図である。
【図８】  本発明の実施の形態４に係る半導体ダイオードの縦断面説明図である。
【図９】  上記実施の形態４に係る半導体ダイオードの平面図である。
【図１０】  本発明の実施の形態５に係る半導体ダイオードの縦断面説明図である。
【図１１】  上記実施の形態５に係る半導体ダイオードの平面図である。
【図１２】  本発明の実施の形態６に係る半導体ダイオードの平面図である。
【図１３】  上記実施の形態６に係る半導体ダイオードに設けられた１つの第２アノード領域を拡大して示す図である。
【符号の説明】
１  半導体基板，２  カソード領域，３  カソード電極，５，７  アノード電極，８  外周領域，９  終端領域，１０，２０，３０，４０  半導体ダイオード，３１，４１  第２導電型の半導体層，３２，４２  電極，５１  半導体層，Ａ１  第１アノード領域，Ａ２  第２アノード領域，Ｌ  第１アノード領域〜第２アノード領域間の間隔
【図１】
0004043226.tif 000002
【図２】
0004043226.tif 000003
【図３】
0004043226.tif 000004
【図４】
0004043226.tif 000005
【図５】
0004043226.tif 000006
【図６】
0004043226.tif 000007
【図７】
0004043226.tif 000008
【図８】
0004043226.tif 000009
【図９】
0004043226.tif 000010
【図１０】
0004043226.tif 000011
【図１１】
0004043226.tif 000012
【図１２】
0004043226.tif 000013
【図１３】
0004043226.tif 000014