(57)【特許請求の範囲】
【請求項１】
第一導電型ドレイン層と、その第一導電型ドレイン層上に設けられた第二導電型チャネル領域と、第二導電型チャネル領域の表面層に形成された第一導電型ソース領域と、その第一導電型ソース領域の表面から第二導電型チャネル領域を貫通し第一導電型ドレイン層に達するトレンチと、トレンチ内にゲート絶縁膜を介して設けられたゲート電極層と、第一導電型ソース領域と第二導電型チャネル領域との表面に共通に接触して設けられたソース電極と、第一導電型ドレイン層に接触して設けられたドレイン電極とからなるトレンチ型ＭＯＳ半導体装置において、トレンチの終端に半導体基板の平面方向で円状でトレンチ幅より広い拡大終端部を設け、隣接するトレンチの拡大終端部の位置をトレンチの長手方向にずらした千鳥状としたことを特徴とするトレンチ型ＭＯＳ半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、トレンチ内に絶縁膜を介して埋め込まれた制御用のゲート電極を有する、ＭＯＳＦＥＴ（金属−酸化膜−半導体構造のゲート電極を有する電界効果トランジスタ）、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）、絶縁ゲートサイリスタ、およびそれらの集合体であるインテリジェントパワーモジュール（ＩＰＭ）などのトレンチ型ＭＯＳ半導体装置に関する。
【０００２】
【従来の技術】
図４（ａ）は、従来のトレンチ構造を有するＭＯＳ半導体装置の一例であるＭＯＳＦＥＴの主要部の透視平面図、同図（ｂ）は図４（ａ）でのＡ−Ａ線に沿った部分断面図、同図（ｃ）は同様にＢ−Ｂ線に沿った部分断面図である。
図４（ａ）において、５はトレンチ、１７はフィールド酸化膜２のエッジであり、１６はゲート電極４を掘り下げたステップである。
【０００３】
図４（ｂ）において、ｎ+ 型ドレイン層６ａとｎ型ドリフト層６ｂからなる半導体基板１の、ｎ型ドリフト層６ｂの表面層にｐ型チャネル領域７が形成され、そのｐ型チャネル領域７の表面層にｎ型ソース領域８が形成されている。ｎ型ソース領域８の表面からｐ型チャネル領域７を貫通してｎ型ドリフト層６ｂに達するトレンチ５が形成され、そのトレンチ５の内部には、ゲート酸化膜３を挟んで多結晶シリコンからなるゲート電極４が充填されている。ｎ型ソース領域８の表面上には、（図示しないがｎ型ソース領域８を貫通してｐ型チャネル領域７に達する孔が分散して形成されていて、）ｐ型チャネル領域７にも共通に接触するソース電極９が、またｎ+ 型ドレイン層６ａの裏面にはドレイン電極１０が設けられている。１１はゲート電極４を覆う絶縁膜である。
【０００４】
図４（ｃ）に示すように、トレンチ５の終端部は、ゲート電極４の引出し部にもなっており、ゲート電極４は、半導体基板１の表面上に延長され、フィールド酸化膜２上でゲート金属電極１３と接続されている。
【０００５】
このゲート金属電極１３に適当な電圧を印加することにより、トレンチ５の内壁に沿ったｐ型チャネル領域７の表面層に反転層（チャネル）を生じ、ドレイン電極１０とソース電極９間が導通して電流が流れる。この例のように、絶縁膜１１の上にソース電極９が延長されることが多いが、このようにしなければならないわけではない。
【０００６】
【発明が解決しようとする課題】
図４（ｄ）は、トレンチ溝終端部の拡大断面図である。この図に見られるように、ゲート電極４と半導体基板１とはゲート酸化膜３で絶縁されている。トレンチ５は、通常ドライエッチングで形成されるがその際、トレンチ５の終端部では、上角部１４で尖り、そのためゲート酸化膜３が薄くなったり、電界が集中したりして、ゲート酸化膜３の耐圧低下を招くことがあった。例えば、図の場合、上角部１４でゲート酸化膜３の厚さが約３０％薄くなっている。そして、この終端上角部１４の尖端は、図４（ａ）のトレンチ５のコーナー部１８で最も鋭くなり、コーナー部１８の曲率半径が小さくなる程鋭くなることが知られている。
【０００７】
この問題の対策として、例えばトレンチ５の終端上角部１４の角を削り、或いは、その部分のゲート酸化膜３を厚くするなどの方法が、特開平７−２４９７６９号公報に開示されている。しかし、その開示された方法では、トレンチ５の終端上角部１４を削り落とし、もしくはこの部分のゲート酸化膜３を厚くするための工程を加えなければならない。また、例えそのような工程を加えたとしてもトレンチ５のコーナー部１８で最も鋭くなることに変わりは無い。
【０００８】
以上の問題に鑑み本発明の目的は、ゲート酸化膜の耐圧低下を防止し、しかも製造が容易なトレンチ構造を有するトレンチ型ＭＯＳ半導体装置を提供することにある。
【０００９】
【課題を解決するための手段】
上記課題解決のため本発明は、第一導電型ドレイン層と、その第一導電型ドレイン層上に設けられた第二導電型チャネル領域と、第二導電型チャネル領域の表面層に形成された第一導電型ソース領域と、その第一導電型ソース領域の表面から第二導電型チャネル領域を貫通し第一導電型ドレイン層に達するトレンチと、トレンチ内にゲート絶縁膜を介して設けられたゲート電極層と、第一導電型ソース領域と第二導電型チャネル領域との表面に共通に接触して設けられたソース電極と、第一導電型ドレイン層に接触して設けられたドレイン電極とからなるトレンチ型ＭＯＳ半導体装置において、トレンチの終端に半導体基板の平面方向で円状でトレンチ幅より広い拡大終端部を設け、隣接するトレンチの拡大終端部の位置をトレンチの長手方向にずらした千鳥状とする。
【００１０】
【００１１】
そのようにすれば、トレンチの終端部上角部でのゲート酸化膜の薄膜化が抑制される。
さらに、隣接するトレンチの終端に設ける拡大終端部の位置をトレンチの長手方向に千鳥状にずらすので、拡大終端部の幅を広くすることができる。
【００１２】
【発明の実施の形態】
以下、実施例にもとづき、図を参照しながら本発明の実施の形態を説明する。
［参考例１］
図１は、本発明第一の参考例のＭＯＳＦＥＴの主要部の平面図である。図に示した主要部以外に、主に周縁領域に耐圧を分担する部分があるが、本発明の本質に係る部分でないので、省略している。
【００１３】
図４（ａ）の従来のＭＯＳＦＥＴと比較して異なっているのは、隣のトレンチ溝同士を曲率をつけたトレンチ連結部５１で繋ぎ、終端が無いようになっている点である。例えばトレンチ連結部５１の幅はトレンチ５と同じく１．２μｍ、深さ３μｍ、トレンチ間隔は２．８μｍ、トレンチ連結部５１の外周の曲率半径は２．６μｍである。１７はフィールド酸化膜２のエッジ、１６はゲート電極のステップである。フィールド酸化膜２の厚さは約４５０ｎｍ、半導体基板上のゲート電極４の厚さは約８００ｎｍである。
このようにすることによって、従来のようなトレンチ５の終端上角部での尖端化を抑制し、その部分でのゲート酸化膜３の薄膜化を防止することができる。
【００１４】
実際に試作したトレンチ型ＭＯＳＦＥＴにおいても、ゲート酸化膜の厚さを１００ｎｍとしたとき、ゲート酸化膜の耐圧は、９０Ｖ以上であり、従来の７０Ｖより約３０％向上した。しかも、トレンチ５を形成するためのエッチングマスクを変更するだけで済み、特開平７−２４９７６９号公報の例のような特別な工程の付加を要しない。
【００１５】
［参考例２］
図２は、本発明第二の参考例のＭＯＳＦＥＴの主要部の平面図である。
この例では、トレンチ５の終端にトレンチ５より幅の広い円状の拡大終端部５２を設けている。例えばトレンチ５の幅は１．２μｍ、トレンチ間隔が２．８μｍ、拡大終端部５２の直径は２．８μｍである。
【００１６】
トレンチ５の幅が１．２μｍのとき、従来のトレンチではコーナー部の曲率半径は、大きくしても最大０．６μｍであるが、この参考例ではそれより曲率半径を１．４μｍと倍以上に大きくしたことによって、トレンチの終端上角部の尖端化が抑えられ、ゲート酸化膜３の耐圧を向上させることができる。
【００１７】
実際に試作したトレンチＭＯＳＦＥＴにおいても、ゲート酸化膜の厚さが１００ｎｍのとき、ゲート酸化膜の耐圧は、８４Ｖ以上であり、従来の７０Ｖより約２０％向上した。
【００１８】
拡大終端部５２の直径は最大、トレンチ幅とトレンチ間隔との和に近い値まで可能である。
この場合も、トレンチエッチングのためのマスクパターンを変更するだけで良く、特別に工程数を増やす必要が無い。
【００１９】
［実施例１］
図３は、本発明第一の実施例のＭＯＳＦＥＴの主要部の平面図である。
この例では、トレンチ５の終端にトレンチ５より幅の広い円状の拡大終端部５２を設けているのは参考例２と同じであるが、拡大周端部５２の位置が隣接するトレンチで千鳥状にずらされている点が異なっている。このようにすることにより、拡大終端部５２の直径を４．８μｍと大きくしている。
【００２０】
この場合もトレンチ終端の曲率半径を更に大きくしたことにより、終端上角部の尖端化を抑え、ゲート酸化膜の耐圧を更に向上させることができる。
実際に試作したトレンチＭＯＳＦＥＴにおいて、ゲート酸化膜の耐圧は、９０Ｖ以上であった。
【００２１】
拡大周端部５２の位置を千鳥状にずらした場合は、拡大終端部５２の直径は最大、トレンチ幅とトレンチ間隔との和の２倍に近い値まで可能である。なお、拡大終端部の形状は、円状に限らず、環状、楕円状、楕円環状等でも良いことは云うまでも無い。
【００２２】
実施例はいずれもＭＯＳＦＥＴの例を示したが、ＩＧＢＴ、絶縁ゲートサイリスタ、およびそれらの集合体であるＩＰＭなどのトレンチ型ＭＯＳ半導体装置にも適用できる。
【００２３】
【発明の効果】
以上説明したように本発明によれば、トレンチの終端に半導体基板の平面方向で円状でトレンチ幅より広い拡大終端部を設け、隣接するトレンチの拡大終端部の位置をトレンチの長手方向にずらした千鳥状とすることで、従来問題であったトレンチ終端の上角部の尖り、およびそれによるゲート酸化膜の薄膜化の問題を回避することにより、ゲート酸化膜の耐圧を容易に向上させることができる。
【００２４】
本発明のトレンチ型ＭＯＳ半導体装置の製造方法としては、トレンチ形成用のエッチングマスクを変更するだけで、特に工程を増やすことがなく、極めて容易に実現できる。
【図面の簡単な説明】
【図１】  本発明参考例１のＭＯＳＦＥＴの平面図
【図２】  本発明参考例２のＭＯＳＦＥＴの平面図
【図３】  本発明実施例１のＭＯＳＦＥＴの平面図
【図４】  （ａ）は従来のＭＯＳＦＥＴの平面図、（ｂ）は（ａ）のＡ−Ａ線に沿った断面図、（ｃ）は（ａ）のＢ−Ｂ線に沿った断面図、（ｄ）はトレンチ終端部の拡大断面図
【符号の説明】
１          半導体基板
２          フィールド酸化膜
３          ゲート酸化膜
４          ゲート電極
５          トレンチ
６ａ        ｎ+ 型ドレイン層
６ｂ        ｎ型ドリフト層
７          ｐ型チャネル領域
８          ｎ型ソース領域
９          ソース電極
１０          ドレイン電極
１１          絶縁膜
１３          ゲート金属電極
１４          トレンチ終端の上角部
１６          ゲート電極ステップ
１７          フィールド酸化膜エッジ
１８          トレンチのコーナー部
５１          トレンチ連結部
５２          拡大終端部
【図１】
0004048628.tif 000002
【図２】
0004048628.tif 000003
【図３】
0004048628.tif 000004
【図４】
0004048628.tif 000005