(57)【特許請求の範囲】
【請求項１】
半導体集積回路の外部から通常動作モード又はテストモードを設定するための手段と、
通常動作モードで選択信号が有効の場合には、内部回路から入力される論理状態に応じてＬ状態又はＨ状態の論理状態を半導体集積回路の外部に出力し、該通常動作モードで該選択信号が無効の場合には、ハイインピーダンス状態を出力し、
一方、前記テストモードでは該選択信号が無効の場合に、前記内部回路から入力される論理状態に応じて、前記通常動作モードで前記選択信号が有効の場合に外部に出力される論理状態を反転させたＬ状態又はＨ状態を出力する、トライステートバッファである出力バッファ回路とを備えるようにしたことを特徴とする半導体集積回路。
【請求項２】
半導体集積回路の外部から通常動作モード又はテストモードを設定するための手段と、
半導体集積回路の外部に対する出力端子にドレインが接続され、ソースが電源又はグランドに接続されたトランジスタが、通常動作モードでは内部回路から入力される論理状態に応じてオン・オフし、このオン状態の時にはソース側の電位に従ったＬ状態又はＨ状態を半導体集積回路の外部に出力すると共に、前記テストモードでは該トランジスタが前記内部回路から入力される論理状態に応じてオフ状態になっても前記出力端子がハイインピーダンス状態にならず、前記通常動作モードで出力される論理状態を反転させたＬ状態又はＨ状態を出力するようにする補助動作回路を有する、オープンドレインバッファである出力バッファ回路とを備えるようにしたことを特徴とする半導体集積回路。
【請求項３】
請求項１又は２に記載の半導体集積回路において、
複数の前記出力バッファ回路間で前記テストモード設定手段が共用されていることを特徴とする半導体集積回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、テストパターンを被テスト対象の半導体集積回路に順次入力しながら、この過程で該半導体集積回路から逐次出力される論理状態を観測することで、半導体集積回路内部の論理回路の機能や動作をテストする際に、テスト時間の延長を抑えながらテスト精度を向上させることができる半導体集積回路に関する。
【０００２】
【従来の技術】
論理回路が作り込まれた半導体集積回路では、テストパターンを被テスト対象の半導体集積回路に順次入力しながら、この過程で該半導体集積回路から逐次出力される論理状態を観測することが行われている。
【０００３】
図１において符号１１は、内部にトライステートバッファゲートＢ１を備え、半導体集積回路の設計で用いる、１単位のトライステートバッファである。
【０００４】
このようなトライステートバッファ１１では、特定論理回路Ａから端子ＥＮＬに入力される論理状態をＬ状態（“０”の状態）にする。すると、端子Ａを経由して特定論理回路Ｂから入力された論理状態は、パッドＰＡＤから半導体集積回路外部において観測することができる。従って、特定論理回路Ｂの動作や、該特定論理回路ＢからパッドＰＡＤに至る信号を出力する経路の回路の故障を検出することができる。
【０００５】
この際、パッドＰＡＤの論理状態が上述のように端子Ａの論理状態に応じて変化することから、トライステートバッファ１１の端子ＥＮＬのｓａ１（stuck  at  “１”）故障や、特定論理回路Ａの動作の異常も検出することができるなど、特定論理回路Ａや特定論理回路ＢからパッドＰＡＤに至る信号を出力する経路の回路の故障を検出することができる。
【０００６】
なお、このｓａ１故障は、そのノードの論理状態が“１”状態（Ｈ状態）になりっぱなしになるという故障である。又、ｓａ０（stuck  at  “０”）故障は、そのノードの論理状態が“０”状態（Ｌ状態）になりっぱなしになるという故障である。
【０００７】
なお、図１のトライステートバッファ１１において、信号を入力する端子ＥＮＬ、端子Ａ、信号を出力するパッドＰＡＤに関する論理状態の関係の真理値表は、図２に示すとおりである。
【０００８】
次に、図３において符号１３は、内部にトライステートバッファゲートＢ１を備える、半導体集積回路の設計で用いる１単位のオープンドレインバッファである。
【０００９】
このようなオープンドレインバッファ１３では、特定論理回路Ｃから端子Ａに入力された論理状態は、パッドＰＡＤから半導体集積回路外部において観測することができる。即ち、端子ＡがＬ状態であればパッドＰＡＤはＬ状態になり、端子ＡがＨ状態（“１”の状態）であればパッドＰＡＤはハイインピーダンス状態になる。従って、特定論理回路Ｃの動作や、オープンドレインバッファ１３の端子Ａのｓａ１故障など、特定論理回路ＣからパッドＰＡＤに至る信号を出力する経路の回路の故障を検出することができる。
【００１０】
なお、図３のオープンドレインバッファ１３において、信号を入力する端子Ａ、信号を出力するパッドＰＡＤに関する論理状態の関係の真理値表は、図４に示すとおりである。
【００１１】
【発明が解決しようとする課題】
ここで、テストパターンを被テスト対象の半導体集積回路に順次入力しながら、この過程で該半導体集積回路から逐次出力される論理状態を観測する際に、Ｌ状態やＨ状態の出力に比べて、ハイインピーダンス状態の出力では、信号状態遷移に時間がかかる。即ち、Ｌ状態からハイインピーダンス状態に信号状態が遷移するための時間がかかり、又Ｈ状態からハイインピーダンス状態に信号状態が遷移するための時間がかかる。このため、ハイインピーダンス状態を正しく観測しようとすると、上述のような信号状態遷移を待つ必要があり、この分テスト時間が延長されてしまう。
【００１２】
このため一般に、図１のトライステートバッファ１１の端子ＥＮＬにおけるｓａ０故障のテストや、これを実現するための特定論理回路Ａの動作に関するテストは時間がかかり、テストコストを上昇させている。又、図３のオープンドレインバッファ１３についても、端子Ａにおけるｓａ０故障のテストや、これを実現するための特定論理回路Ｃの動作に関するテストは時間がかかり、テストコストを上昇させている。従って、これらのテストを省くことも考えられるが、この場合は故障検出率が低下するという問題がある。
【００１３】
本発明は、前記従来の問題点を解決するべくなされたもので、テストパターンを被テスト対象の半導体集積回路に順次入力しながら、この過程で該半導体集積回路から逐次出力される論理状態を観測することで、半導体集積回路内部の論理回路の機能や動作をテストする際に、テスト時間の延長を抑えながらテスト精度を向上させることができる半導体集積回路を提供することを目的とする。
【００１４】
【課題を解決するための手段】
まず、本願の第１発明の半導体集積回路は、半導体集積回路の外部から通常動作モード又はテストモードを設定するための手段と、通常動作モードで選択信号が有効の場合には、内部回路から入力される論理状態に応じてＬ状態又はＨ状態の論理状態を半導体集積回路の外部に出力し、該通常動作モードで該選択信号が無効の場合には、ハイインピーダンス状態を出力し、一方、前記テストモードでは該選択信号が無効の場合に、前記内部回路から入力される論理状態に応じて、前記通常動作モードで前記選択信号が有効の場合に外部に出力される論理状態を反転させたＬ状態又はＨ状態を出力する、トライステートバッファである出力バッファ回路とを備えるようにしたことにより、前記課題を解決したものである。
【００１５】
次に、本願の第２発明の半導体集積回路は、半導体集積回路の外部から通常動作モード又はテストモードを設定するための手段と、半導体集積回路の外部に対する出力端子にドレインが接続され、ソースが電源又はグランドに接続されたトランジスタが、通常動作モードでは内部回路から入力される論理状態に応じてオン・オフし、このオン状態の時にはソース側の電位に従ったＬ状態又はＨ状態を半導体集積回路の外部に出力すると共に、前記テストモードでは該トランジスタが前記内部回路から入力される論理状態に応じてオフ状態になっても前記出力端子がハイインピーダンス状態にならず、前記通常動作モードで出力される論理状態を反転させたＬ状態又はＨ状態を出力するようにする補助動作回路を有する、オープンドレインバッファである出力バッファ回路とを備えるようにしたことにより、前記課題を解決したものである。
【００１７】
更に、前記半導体集積回路において、複数の前記出力バッファ回路間で前記テストモード設定手段が共用されていることにより、回路面積の増大を抑えることができる。
【００１８】
以下、本発明の作用について、簡単に説明する。
【００１９】
前述したように、ハイインピーダンス状態は信号状態遷移に時間がかかるため、半導体集積回路が外部に出力するハイインピーダンス状態を正しく観測しようとすると、テスト時間が延長されてしまう。
【００２０】
ここで、第１発明では、選択信号が有効の場合には、内部回路から入力される論理状態に応じてＬ状態又はＨ状態の論理状態を半導体集積回路の外部に出力し、該選択信号が無効の場合には、ハイインピーダンス状態を出力する、トライステートバッファである出力バッファ回路を前提とする。又、第２発明では、半導体集積回路の外部に対する出力端子にドレインが接続され、ソースが電源又はグランドに接続されたトランジスタが、内部回路から入力される論理状態に応じてオン・オフする、オープンドレインバッファである出力バッファ回路を前提とする。このようにこれらの出力バッファ回路は、いずれもハイインピーダンス状態を半導体集積回路の外部に出力する場合がある。又、具体的には、例えば前述したトライステートバッファ１１や、オープンドレインバッファ１３について考える。
【００２１】
このようなハイインピーダンス状態を出力する回路において、本発明では、テスト対象の半導体集積回路の外部から通常動作モード又はテストモードを設定するための手段を有する。
【００２２】
そうして、まず第１発明では、テストモードでは該選択信号が無効の場合に、ハイインピーダンス状態を出力せずに、内部回路から入力される論理状態に応じてＬ状態又はＨ状態を出力する。又、第２発明では、前記テストモードでは、外部に対する出力端子にドレインが接続され、ソースが電源又はグランドに接続されたトランジスタがオフ状態になっても、該出力端子がハイインピーダンス状態を出力せずに、Ｌ状態又はＨ状態を出力する。
【００２３】
従って、半導体集積回路からはテストモード設定時にはハイインピーダンス状態は出力されないので、テスト時間が延長されることはない。
【００２４】
又、通常動作モード時に、出力がハイインピーダンス状態になる状態は、本発明のテストモード設定時においては、特定のＬ状態又はＨ状態にする。この時、通常動作モードでもテストモードでも、本発明に係る出力バッファ回路の直前までは、動作状態は同じである。従って、ある出力が通常動作モードにおいてハイインピーダンス状態になる場合、該出力がテストモードではＬ状態になるか、あるいはＨ状態になるかは、通常は予め知ることができる。そうして、テストモード設定時ではハイインピーダンス状態に代えて出力される、このようなＬ状態又はＨ状態を確認することで、これにより該出力端子が通常動作ではハイインピーダンス状態が出力されている状態になっているか否かを、テストモード時にも把握することができる。従って、通常動作モードにおける動作を、テストモードでも確認することができる。
【００２５】
又、本発明では、テストモード設定時にハイインピーダンス状態に対応する前述の特定条件となる場合には、当該半導体集積回路の外部には、前述の通常出力論理状態を反転させたＨ状態又はＬ状態を出力する。このように論理状態を反転させることで、テストモード設定時に、通常動作時に出力がハイインピーダンス状態になる状態の動作確認も、更に容易になる。
【００２６】
【発明の実施の形態】
以下、図を用いて本発明の実施の形態を詳細に説明する。
【００２７】
図５は、本発明が適用された第１実施形態のトライステートバッファ２１に関する回路図である。
【００２８】
本実施形態は前述した図１のトライステートバッファ１１に対して、本発明を適用させている。即ち、新たに、テスト端子ＴＳＴを設け、論理和演算ゲートＧ１及びトライステートバッファゲートＢ２を設けている。
【００２９】
上記のテスト端子ＴＳＴの論理状態は、当該半導体集積回路の外部から設定可能となっている。即ち例えば該テスト端子ＴＳＴは、当該半導体集積回路の外部に対するパッドやピンに接続されている。該テスト端子ＴＳＴがＨ状態であればテストモード設定状態になり、Ｌ状態であれば通常動作モード設定状態となる。
【００３０】
なお、上記のテスト端子ＴＳＴを、上述のようにパッドやピンに直接接続することに、本発明は限定されるものではない。例えば、内部回路から出力する信号を、上記のテスト端子ＴＳＴに対して与えるようにしても、該信号の論理状態を半導体集積回路の外部から設定できれば、本発明を適用することができる。
【００３１】
このような回路構成をとることで、図６の真理値表に示すような、本発明が適用された動作を実現している。この図６においては、信号を入力する端子ＥＮＬ、端子Ａ、テスト端子ＴＳＴの論理状態に応じた、信号を出力するパッドＰＡＤの論理状態の関係が示されている。
【００３２】
図６により本実施形態の作用について説明する。
【００３３】
まず、通常動作モード設定時について、即ち、テスト端子ＴＳＴがＬ状態に設定される場合について説明する。
【００３４】
この場合、端子ＥＮＬがＬ状態であれば、端子Ａの論理状態に応じた論理状態がパッドＰＡＤから出力される。これは真理値表の第１行及び第２行に相当する。即ち、端子ＡがＬ状態であればパッドＰＡＤはＬ状態になり、端子ＡがＨ状態であればパッドＰＡＤはＨ状態になる。なお、端子ＥＮＬがＬ状態の場合にこのようにパッドＰＡＤから出力される論理状態は、本発明において説明の便宜上、通常出力論理状態と呼んでいる論理状態に相当する。
【００３５】
通常動作モード設定時の場合、端子ＥＮＬがＨ状態であれば、端子Ａの論理状態に拘わらず、パッドＰＡＤはハイインピーダンス状態になる。これは真理値表の第３行に相当する。
【００３６】
次に、テストモード設定時について、即ち、テスト端子ＴＳＴがＨ状態に設定される場合について説明する。
【００３７】
テストモード設定時の場合、端子ＥＮＬがＬ状態であれば、通常出力論理状態がパッドＰＡＤから出力される。即ち、端子Ａの論理状態と同じ論理状態がパッドＰＡＤから出力される。これは真理値表の第４行及び第５行に相当する。即ち、端子ＡがＬ状態であればパッドＰＡＤはＬ状態になり、端子ＡがＨ状態であればパッドＰＡＤはＨ状態になる。
【００３８】
テストモード設定時の場合、端子ＥＮＬがＨ状態であれば、通常出力論理状態を反転させた論理状態がパッドＰＡＤから出力される。即ち、端子Ａの論理状態を反転させた論理状態がパッドＰＡＤから出力される。これは真理値表の第６行及び第７行に相当する。即ち、端子ＡがＬ状態であればパッドＰＡＤはＨ状態になり、端子ＡがＨ状態であればパッドＰＡＤはＬ状態になる。
【００３９】
ここで、テストモード設定時では、端子ＥＮＬ及び端子Ａの論理状態に拘わらず、パッドＰＡＤはハイインピーダンス状態になることはない。従って、半導体集積回路からはハイインピーダンス状態が出力されないので、テスト時間が延長されることはない。
【００４０】
又、通常動作モード設定時に端子ＥＮＬをＨ状態とした場合、パッドＰＡＤはハイインピーダンス状態となるが、テストモード設定時には、前述の通常出力論理状態を反転させたＨ状態又はＬ状態を出力するようにしている。このように論理状態を反転させているので、テストモード設定時に、通常動作時に出力がハイインピーダンス状態になる状態の動作確認が容易になる。即ち、半導体集積回路外部において、反転された論理状態が観測された場合は、容易にハイインピーダンス状態に対応する状態になっていると判断することができる。
【００４１】
図７は、本発明が適用された第２実施形態のオープンドレインバッファ２３に関する回路図である。
【００４２】
本実施形態は前述した図３のオープンドレインバッファ１３に対して本発明を適用させている。即ち、新たに、テスト端子ＴＳＴを設け、又、論理和演算ゲートＧ１及びトライステートバッファゲートＢ２を設けている。
【００４３】
上記のテスト端子ＴＳＴの論理状態は、当該半導体集積回路の外部から設定可能となっている。即ち例えば該テスト端子ＴＳＴは、当該半導体集積回路の外部に対するパッドやピンに接続されている。該テスト端子ＴＳＴがＬ状態であれば通常動作モード設定状態となり、Ｈ状態であればテストモード設定状態になる。
【００４４】
このような回路構成をとることで、図８の真理値表に示すような、本発明が適用された動作を実現している。この図８においては、信号を入力する端子Ａ、テスト端子ＴＳＴの論理状態に応じた、信号を出力するパッドＰＡＤの論理状態の関係が示されている。
【００４５】
図８により本実施形態の作用について説明する。
【００４６】
まず、通常動作モード設定時の場合、端子Ａの論理状態に応じた論理状態がパッドＰＡＤから出力される。これは真理値表の第１行及び第２行に相当する。即ち、端子ＡがＬ状態であればパッドＰＡＤはＬ状態になり、端子ＡがＨ状態であればパッドＰＡＤはハイインピーダンス状態になる。
【００４７】
なお、端子ＡがＬ状態の場合にこのようにパッドＰＡＤから出力される論理状態は、本発明において説明の便宜上、通常出力論理状態と呼んでいる論理状態に相当する。
【００４８】
次に、テストモード設定時について、即ち、テスト端子ＴＳＴがＨ状態に設定される場合について説明する。
【００４９】
テストモード設定時の場合、端子ＡがＬ状態であれば、端子Ａの論理状態と同じＬ状態がパッドＰＡＤから出力される。これは真理値表の第３行に相当する。
【００５０】
テストモード設定時の場合、端子ＡがＨ状態であれば、端子Ａの論理状態と同じＨ状態がパッドＰＡＤから出力される。これは真理値表の第４行に相当する。
【００５１】
ここで、テストモード設定時では、端子Ａの論理状態拘わらず、パッドＰＡＤはハイインピーダンス状態になることはない。従って、半導体集積回路からはハイインピーダンス状態が出力されないので、テスト時間が延長されることはない。
【００５２】
又、通常動作モード設定時に端子ＡをＨ状態とした場合、パッドＰＡＤはハイインピーダンス状態となるが、テストモード設定時には、Ｈ状態を出力するようにしている。このように論理状態をそのまま出力させているので、テストモード設定時に、通常動作時に出力がハイインピーダンス状態になる状態の動作確認が容易になる。即ち、半導体集積回路外部において、Ｈ状態が観測された場合は、容易にハイインピーダンス状態に対応する状態になっていると判断することができる。
【００５３】
図９は、本発明が適用された第３実施形態のオープンドレインバッファ２５に関する回路図である。
【００５４】
本実施形態のオープンドレインバッファ２５は、論理和演算ゲートＧ２と、インバータゲートＧ３と、ＰチャネルＭＯＳトランジスタＴＰと、ＮチャネルＭＯＳトランジスタＴＮとにより構成されている。
【００５５】
本実施形態は前述した図３のオープンドレインバッファ１３に対して本発明を適用させている。又、内部の機能は、前述の第２実施形態と同一である。従って、信号を入力する端子Ａ、テスト端子ＴＳＴ、信号を出力するパッドＰＡＤに関する論理状態の関係についても、第２実施形態の図８の真理値表に示すとおりである。又、本第３実施形態においても第２実施形態と同様、テストパターンを被テスト対象の半導体集積回路に順次入力しながら、この過程で該半導体集積回路から逐次出力される論理状態を観測することで、半導体集積回路内部の論理回路の機能や動作をテストする際に、テスト時間の延長を抑えながらテスト精度を向上させることができる。
【００５６】
このように本発明を適用する場合、内部構成は様々な形態をとることができる。これらいずれも、本発明の実施形態であるということはいうまでもない。
【００５７】
なお、前述したいずれの実施形態においても、トライステートバッファゲートＢ１やＮチャネルＭＯＳトランジスタＴＮは、通常動作モード時に外部に電流を出力するものについては、通常はトランジスタサイズが大きくされている。これに対して、本発明を適用するために付加したトライステートバッファゲートＢ２やＰチャネルＭＯＳトランジスタＴＰは、本発明が適用されるテスト時にだけ機能させるものであり、半導体集積回路をテストする外部のテスト装置によっては、付加する回路のトランジスタサイズを小型化することができる。従って回路面積の増大を抑えることができる。
【００５８】
このようなことを考慮すると、これら実施形態において本発明を適用するために付加する、トライステートバッファゲートＢ２やＰチャネルＭＯＳトランジスタＴＰや、論理和演算ゲートＧ１やＧ２や、インバータゲートＧ３を設けることによって増加する集積回路面積は、従来からあるトライステートバッファゲートＢ１やＮチャネルＭＯＳトランジスタＴＮに比べて小さいといえる。
【００５９】
なお、以上に述べたいずれの実施形態においても、テスト端子ＴＳＴの論理状態は、当該半導体集積回路の外部から設定可能となっている。即ち例えば該テスト端子ＴＳＴは、当該半導体集積回路の外部に対するパッドやピンに接続されている。このように半導体集積回路の外部からテストモードを設定するための手段は、複数のトライステートバッファ２１や、オープンドレインバッファ２３や、オープンドレインバッファ２５で共用することも可能である。このように共用すれば、その分集積回路面積を縮小できる。
【００６０】
【発明の効果】
本発明によれば、テストパターンを被テスト対象の半導体集積回路に順次入力しながら、この過程で該半導体集積回路から逐次出力される論理状態を観測することで、半導体集積回路内部の論理回路の機能や動作をテストする際に、テスト時間の延長を抑えながらテスト精度を向上させることができる。
【図面の簡単な説明】
【図１】従来のトライステートバッファの一例に関する回路図
【図２】上記トライステートバッファの信号入力及び信号出力に関する論理状態の関係を示す真理値表の線図
【図３】従来のオープンドレインバッファの一例に関する回路図
【図４】上記オープンドレインバッファの信号入力及び信号出力に関する論理状態の関係を示す真理値表の線図
【図５】本発明が適用された第１実施形態のトライステートバッファに関する回路図
【図６】上記トライステートバッファの信号入力及び信号出力に関する論理状態の関係を示す真理値表の線図
【図７】本発明が適用された第２実施形態のオープンドレインバッファに関する回路図
【図８】上記オープンドレインバッファの信号入力及び信号出力に関する論理状態の関係を示す真理値表の線図
【図９】本発明が適用された第３実施形態のオープンドレインバッファに関する回路図
【符号の説明】
１１、２１…トライステートバッファ
１３、２３、２５…オープンドレインバッファ
Ｂ１、Ｂ２…トライステートバッファゲート
Ｇ１、Ｇ２…論理和演算ゲート
Ｇ３…インバータゲート
ＴＰ…ＰチャネルＭＯＳトランジスタ
ＴＮ…ＮチャネルＭＯＳトランジスタ
【図１】
0004201952.tif 000002
【図２】
0004201952.tif 000003
【図３】
0004201952.tif 000004
【図４】
0004201952.tif 000005
【図５】
0004201952.tif 000006
【図６】
0004201952.tif 000007
【図７】
0004201952.tif 000008
【図８】
0004201952.tif 000009
【図９】
0004201952.tif 000010