(57)【特許請求の範囲】
【請求項１】
半導体基板上に形成された絶縁膜の表面に金属配線を配設して半導体装置を製造するための方法であって、
上記絶縁膜に凹部を形成する工程と、
上記凹部が形成された絶縁膜上にバリアメタル膜を積層する工程と、
上記バリアメタル膜の積層後、上記凹部が形成された絶縁膜上に金属配線材料からなる金属配線膜を堆積する工程と、
この堆積された金属配線膜の表面の上記凹部に対応して生じた窪みに、研磨調整膜を選択的に形成する工程と、
この研磨調整膜の形成後に、上記金属配線膜を化学的機械的研磨法により研磨する工程とを含み、
上記化学的機械的研磨法により研磨する工程では、上記研磨調整膜の研磨レートが、上記金属配線膜の研磨レートよりも低く、かつ、上記バリアメタル膜の研磨レートよりも高くなる条件で研磨が行われることを特徴とする半導体装置の製造方法。
【請求項２】
上記研磨調整膜を選択的に形成する工程は、上記窪みに研磨調整膜の材料を塗布する工程と、
この塗布した研磨調整膜の材料をベーキングする工程とを含むことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
上記金属配線膜は、上記窪みの底面の位置が上記絶縁膜の凹部外の表面の位置よりも高くなるような膜厚に形成されることを特徴とする請求項１または２に記載の半導体装置の製造方法。
【請求項４】
上記研磨調整膜は、その表面が上記金属配線膜の表面と面一になるように形成されることを特徴とする請求項１ないし３のいずれかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、たとえばＬＳＩ（大規模集積回路）などの半導体装置の製造方法に関する。特に、半導体基板上に形成された絶縁膜の表面に金属配線を配設するための方法に関する。
【０００２】
【従来の技術】
ＬＳＩなどの半導体装置の製造工程において、半導体基板上に形成された絶縁膜の表面に金属配線をパターン形成するために、いわゆるダマシン法が用いられることがある。
図６は、従来のダマシン法による金属配線のパターン形成工程を順に示す断面図である。まず、図６(a) に示すように、半導体基板９１の上に、ＳｉＯ2（酸化シリコン）からなる絶縁膜９２が形成される。そして、図６(b) に示すように、絶縁膜９２の表面の金属配線を形成すべき領域に対応する部分に、フォトリソグラフィ技術により、金属配線埋め込み用の凹部９３が形成される。
【０００３】
その後、図６(c) に示すように、凹部９３が形成された絶縁膜９２上に、たとえばＴｉＮ（窒化チタン）からなるバリアメタル膜９４が形成される。さらに、図６(d) に示すように、このバリアメタル膜９４の上に、たとえばＣｕ（銅）のような金属からなるシード膜９５が形成される。そして、図６(e) に示すように、シード膜９５上に、シード膜９５と同種の金属を用いた電気メッキが施されることにより金属配線膜９６が形成される。
【０００４】
次に、ＣＭＰ(Chemical Mechanical Polishing：化学的機械的研磨法) 処理が行われて、図６(e) 〜(g) に示すように、絶縁膜９２上の金属配線膜９６、シード膜９５およびバリアメタル膜９４が順に削られていく。そして、絶縁膜９２の凹部９３外の表面領域９２ａ上に積層された金属配線膜９６、シード膜９５およびバリアメタル膜９４がすべて削られて、表面領域９２ａの全域が露出するとＣＭＰ処理が終了される。これにより、絶縁膜９２の表面には、凹部９３に埋め込まれた金属配線９７のパターンが形成されることになる。
【０００５】
【発明が解決しようとする課題】
ところが、上述した従来の方法では、図６(g) に示すように、ＣＭＰ処理が終了した時点で、絶縁膜９２の凹部９３外の表面と金属配線９７の表面とが面一にならずに、金属配線９７の表面が断面視において皿状に窪む、いわゆるディッシングを生じてしまうといった問題があった。
【０００６】
詳細に説明すれば、シード膜９５上に電気メッキによって金属配線膜９６を形成すると、図６(e) に示すように、金属配線膜９６の表面には、絶縁膜９２の凹部９３と対向する部分に窪みが生じる。この後に行われるＣＭＰ処理で用いられる定盤パッドは、たとえば発泡ポリウレタンのような柔軟性を有する材料で構成されているため、金属配線膜９６の表面起伏に沿った形状に変形して、その金属配線膜９６の表面全域をほぼ均一に研磨していく。したがって、金属配線膜９６の表面は、絶縁膜９２の凹部９３に対向する部分が窪んだ状態で削られていき、凹部９３内の金属配線膜９６の表面が絶縁膜９２の凹部９３外の表面とほぼ面一になった時点では、図６(f) に示すように、表面領域９２ａ上に金属配線膜９６、シード膜９５およびバリアメタル膜９４が残った状態となる。
【０００７】
この表面領域９２ａ上に残留している金属配線膜９６、シード膜９５およびバリアメタル膜９４を除去すべくＣＭＰ処理が続けられると、凹部９３内の金属配線膜９６が徐々に削り取られていく。特に、絶縁膜９２とシード膜９５との間にバリアメタル膜９４が形成されている場合、金属配線膜９６がバリアメタル膜９４よりも削れやすいために、表面領域９２ａにおいてバリアメタル膜９４が露出した後、表面領域９２ａ上のバリアメタル膜９４よりも凹部９３内の金属配線膜９６の研磨が大きく進む。その結果、表面領域９２ａの全域が露出した時点で、凹部９３内に埋め込まれた状態の金属配線９７にディッシングを生じてしまう。
【０００８】
このような金属配線９７のディッシングにより、金属配線９７の断面積が設計値よりも小さくなり、その結果、金属配線９７の電気抵抗が設計値よりも大きくなる。
また、半導体基板上に多層配線が施される場合には、金属配線９７にディッシングが生じていると、その後の工程に悪影響を及ぼしてしまう。たとえば、金属配線９７にディッシングが生じていると、金属配線９７が埋め込まれた絶縁膜９２上に新たな酸化シリコン絶縁膜を形成した場合に、この新たな絶縁膜の表面の金属配線９７に対向する部分が窪み、その表面が大きく起伏するために、新たな金属配線埋め込み用の凹部をパターニングするためのフォトリソグラフィ工程中の露光処理時において焦点ずれを生じてしまう。また、新たな酸化シリコン膜上に金属配線膜を形成した後、凹部外の金属配線膜の不要部分を除去するためにＣＭＰ処理を施しても、新たな酸化シリコン絶縁膜に生じた窪みに金属配線膜が残ってしまい、この残留した金属配線膜によって、新たな金属配線の短絡を生じるおそれがある。
【０００９】
このような不都合を回避する方法として、新たな酸化シリコン絶縁膜の表面を平坦化した後にフォトリソグラフィ工程を実行することが考えられるが、この方法は、工程数が増加し、製造コストの増大を招くので好ましくない。
そこで、この発明の目的は、上述の技術的課題を解決し、金属配線にディッシングが生じることを防止できる半導体装置の製造方法を提供することである。
【００１０】
【課題を解決するための手段および発明の効果】
上記の目的を達成するための請求項１記載の発明は、半導体基板上に形成された絶縁膜の表面に金属配線を配設して半導体装置を製造するための方法であって、上記絶縁膜に凹部を形成する工程と、上記凹部が形成された絶縁膜上にバリアメタル膜を積層する工程と、上記バリアメタル膜の積層後、上記凹部が形成された絶縁膜上に金属配線材料からなる金属配線膜を堆積する工程と、この堆積された金属配線膜の表面の上記凹部に対応して生じた窪みに、研磨調整膜を選択的に形成する工程と、この研磨調整膜の形成後に、上記金属配線膜を化学的機械的研磨法により研磨する工程とを含み、上記化学的機械的研磨法により研磨する工程では、上記研磨調整膜の研磨レートが、上記金属配線膜の研磨レートよりも低く、かつ、上記バリアメタル膜の研磨レートよりも高くなる条件で研磨が行われることを特徴とする半導体装置の製造方法である。
【００１１】
この発明によれば、金属配線膜の表面に生じた窪みに研磨調整膜を形成した後に、化学的機械的研磨法による処理が行われるから、この化学的機械的研磨法による処理において、金属配線膜の表面を物理的に研磨するための定盤パッドが、金属配線膜表面の凹部に対応する部分がくぼんだ状態で研磨していくことを防止できる。したがって、絶縁膜の凹部に埋め込まれた金属配線にディッシングを生じることを防止できる。
【００１２】
これにより、設計値どおりの断面積および電気抵抗を有する良質な金属配線を得ることができる。
また、金属配線にディッシングが生じるのを防止できるから、この発明を多層配線に適用した場合に、絶縁膜および金属配線上に新たな絶縁膜の表面起伏を小さくできる。よって、この新たに形成した絶縁膜に金属配線埋め込み用の凹部をパターニングするためのフォトリソグラフィ工程中の露光処理時において焦点ずれを生じるおそれを少なくできる。また、新たな絶縁膜に生じた窪みに金属配線膜が残ることによる金属配線の短絡を防止できる。しかも、この焦点ずれや金属配線の短絡を防止するために、新たに形成した絶縁膜を平坦化するための処理を追加して行う必要もないので、製造コストの増大を招くといったこともない。
さらにまた、金属配線膜の表面に生じた窪みに研磨調整膜を形成することにより、金属配線膜の表面領域上の各部における研磨の進み具合を調整することができ、これにより、化学的機械的研磨法による処理によって凹部内の金属配線膜が余分に研磨されるといったことを防止できる。ゆえに、バリアメタル膜が形成されている場合であっても、金属配線にディッシングが生じることを良好に防止できる。
【００１３】
なお、請求項２記載のように、上記研磨調整膜を選択的に形成する工程は、上記窪みに研磨調整膜の材料を塗布する工程と、この塗布した研磨調整膜の材料をベーキングする工程とを含むことが好ましい。この方法によれば、パターニング技術やエッチング技術を使わずに、比較的簡単に研磨調整膜を選択的に形成することができる。
【００１４】
また、上記化学的機械的研磨法により研磨する工程は、上記絶縁膜の凹部外の表面領域が露出した時点、言い換えれば、上記金属配線膜の表面が上記絶縁膜の凹部外の表面とほぼ面一になった時点で終了するのが好ましい。
【００１７】
なお、請求項４に記載したように、上記研磨調整膜は、その表面が上記金属配線膜の表面とほぼ面一になるように形成されてもよい。
【００１９】
請求項３記載の発明は、上記金属配線膜は、上記窪みの底面の位置が上記絶縁膜の凹部外の表面の位置よりも高くなるような膜厚に形成されることを特徴とする請求項１または２に記載の半導体装置の製造方法である。
この発明のように、金属配線膜の表面に生じる窪みの底面の位置が絶縁膜の凹部外の表面の位置よりも高ければ、化学的機械的研磨法による処理時に、窪みに形成された研磨調整膜を完全に除去することができる。
【００２０】
【発明の実施の形態】
以下に、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図１および図２は、この発明の一実施形態に係る半導体装置の製造方法を工程順に示す断面図である。この図１および図２に示す製造方法は、たとえば、ソース領域１ａおよびドレイン領域１ｂが形成されたシリコン基板１上に、たとえばＳｉＯ2（酸化シリコン）からなる絶縁膜２を形成し、さらに、絶縁膜２の表面に１次金属配線３ａ，３ｂ（以下、総称する場合は「１次金属配線３」という。）を埋設した後に行われる工程で適用される方法であり、１次金属配線３が埋設された絶縁膜２上に新たな絶縁膜４を形成して、この新たな絶縁膜４に２次金属配線を埋設するための方法である。
【００２１】
まず、図１(a) に示すように、ＣＶＤ(Chemical Vapor Deposition) 法を用いて、ＳｉＯ2の気化物を絶縁膜２の表面上に沈着させることにより、絶縁膜２上に新たな絶縁膜４を形成する。そして、フォトリソグラフィ技術により、この絶縁膜４に、凹部５およびこの凹部５の底面から１次金属配線３の表面に達する複数のコンタクトホール６を形成する。
【００２２】
次に、図１(b) に示すように、絶縁膜４の表面上ならびに凹部５およびコンタクトホール６を介して露出した１次金属配線３の表面上に、スパッタ法によって、たとえばＴｉＮ（窒化チタン）からなるバリアメタル膜７を形成する。このバリアメタル膜７は、２次金属配線を構成するＣｕなどの金属が絶縁膜２中に拡散するのを防ぐためのものであり、上記したＴｉＮの他にも、たとえばＴｉ、Ｔａ（タンタル）、ＴａＮ（窒化タンタル）、Ｗ（タングステン）などで構成することができる。
【００２３】
つづいて、図１(c) に示すように、バリアメタル膜７の表面上に、スパッタ法によって、たとえばＣｕからなるシード膜８を形成する。そして、図１(d) に示すように、たとえば電気メッキによって、シード膜８の表面上にシード膜８と同種の金属（たとえばＣｕ）からなる金属配線膜９を形成する。このとき、金属配線膜９の表面には、絶縁膜４の表面に凹部５およびコンタクトホール６が形成されていることに起因した窪み９ａが生じている。
【００２４】
なお、シード膜８および金属配線膜９の材料としては、上記したＣｕの他にも、たとえばＡｕ（金）やＡｇ（銀）のような導電性の優れた金属材料を用いることができる。また、この実施形態において、金属配線膜９は、窪み９ａの底面が絶縁膜４の凹部５外の表面４ａよりも高くなるような膜厚に形成されている。たとえば、絶縁膜４の膜厚が約２μｍ、凹部５の深さが約１μｍの場合、金属配線膜９は、凹部５外のシード膜８の表面から約１μｍ以上の膜厚を有するように形成される。
【００２５】
次いで、図２(a) に示すように、金属配線膜９の表面の窪み９ａ内に、後に行うＣＭＰ(Chemical Mechanical Polishing：化学的機械的研磨法) 処理における研磨レートが、金属配線膜９よりも低く、かつ、バリアメタル膜７よりも高い研磨レート調整膜１０を、その表面が金属配線膜９の表面とほぼ面一になるように埋め込む。この研磨レート調整膜１０は、たとえば、バリアメタル膜７がＴｉＮで構成され、金属配線膜９がＣｕで構成される場合、液状のＳｉＯ2を窪み９ａ内に塗布した後、ベーキング処理を施すことによって形成することができる。このベーキング処理の温度は、約４００〜５００度であるのが好ましく、処理時間は、窪み９ａ内に塗布されたＳｉＯ2が焼き固まるのに十分な時間に設定されるとよい。
【００２６】
こうして研磨レート調整膜１０を形成した後、ＣＭＰ処理を行い、金属配線膜９および研磨レート調整膜１０を化学的および物理的に研磨していく。このＣＭＰ処理において、金属配線膜９は、研磨レート調整膜１０よりも研磨レートが高いために、研磨レート調整膜１０よりも多く削られていく。そのため、図２(b) に示すように、凹部５外のバリアメタル膜７の表面７ａが露出した時点で、金属配線膜９の表面は、研磨レート調整膜１０の部分が盛り上がった状態になる。
【００２７】
バリアメタル膜７の表面７ａが露出した後は、バリアメタル膜７よりも研磨レート調整膜１０の方が研磨レートが低いため、バリアメタル膜７よりも研磨レート調整膜１０の方が多く削られていく。したがって、バリアメタル膜７の研磨とともに、研磨レート調整膜１０の部分が盛り上がった金属配線膜９の表面は徐々に平坦化されていく。そして、凹部５外のバリアメタル膜７の除去が完了して、絶縁膜４の凹部５外の表面４ａが露出すると、このＣＭＰ処理を終了する。この時点で、露出した絶縁膜４の凹部５外の表面４ａと金属配線膜９の表面とがほぼ面一になっており、これにより、平坦な表面を有する２次金属配線１１が得られる。
【００２８】
以上のようにこの実施形態によれば、金属配線膜９の表面に生じた窪み９ａに研磨レート調整膜１０を形成することにより、金属配線膜９の表面領域上の各部におけるＣＭＰ処理の進み具合を調整することができ、これにより、凹部５外のバリアメタル膜７がすべて除去されて、絶縁膜４の凹部５外の表面４ａが露出した時点で、その絶縁膜４の表面４ａと金属配線膜９の表面とをほぼ面一にすることができる。
【００２９】
ゆえに、２次金属配線１１にディッシングを生じることを防止でき、設計値どおりの断面積および電気抵抗を有する良質な２次金属配線１１を得ることができる。
また、絶縁膜４の表面４ａと金属配線膜９の表面とがほぼ面一になるから、この絶縁膜４上にさらに新たな金属配線（３次金属配線）を施す場合に、絶縁膜４上に新たな絶縁膜をほぼ平坦に形成することができる。よって、この新たに形成した絶縁膜に３次金属配線を埋め込むための凹部をパターニングするためのフォトリソグラフィ工程中の露光処理時において焦点ずれを生じることを防止できる。また、新たな絶縁膜に生じた窪みに金属配線膜が残ることによる金属配線の短絡を防止できる。しかも、この焦点ずれや金属配線の短絡を防止するために、新たに形成した絶縁膜を平坦化するための処理を追加して行う必要もないので、製造コストの増大を招くといったこともない。
【００３０】
なお、この実施形態では、研磨レート調整膜１０の表面と金属配線膜９の表面とがほぼ面一となるように、金属配線膜９の窪み９ａに研磨レート調整膜１０を形成するとしたが、必ずしも研磨レート調整膜１０の表面と金属配線膜９の表面とを面一にする必要はなく、研磨レート調整膜１０の膜厚は、金属配線膜９の膜厚と、バリアメタル膜７および金属配線膜９に対する研磨レート調整膜１０の研磨レートとの関係に基づいて適宜に設定されるとよい。
【００３１】
また、この実施形態では、２次金属配線１１が、それぞれ複数のコンタクトホール６を介して１次金属配線３ａ，３ｂに接続されているが、それぞれ１つのコンタクトホールを介して１次金属配線３ａ，３ｂに接続されていてもよい。ただし、２次金属配線１１と１次金属配線３ａ，３ｂとの接続面積を比較的大きくしたい場合には、この実施形態のように、２次金属配線１１が複数のコンタクトホール６を介して１次金属配線３ａ，３ｂに接続されるのが好ましい。こうすることにより、１つの大きなコンタクトホールを形成する場合よりも、金属配線膜９の表面に生じる窪み９ａを小さくすることができる。
【００３２】
図３は、この発明の他の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。上述の図１および図２に示す製造方法は、１次金属配線３上の新たな絶縁膜４に２次金属配線を埋設するための方法であるのに対し、この図３に示す製造方法は、半導体基板上に形成された絶縁膜の表面に凹部を形成して、１次金属配線を上記凹部に埋め込んだ状態に配設するための方法である。
【００３３】
まず、シリコン基板３１の一方表面に、ＣＶＤ法またはシリコン基板３１の一方表面を酸化させる熱酸化法により、たとえばＳｉＯ2からなる絶縁膜３２を形成する。そして、図２(a) に示すように、フォトリソグラフィ技術により、絶縁膜３２の表面の１次金属配線を形成すべき領域に対応する部分に、金属配線埋め込み用の凹部３３を形成する。
【００３４】
次に、図３(b) に示すように、凹部３３が形成された絶縁膜３２上に、スパッタ法によって、たとえばＴｉＮからなるバリアメタル膜３４を形成する。さらに、図３(c) に示すように、バリアメタル膜３４の上に、スパッタ法によって、たとえばＣｕからなるシード膜３５を形成する。そして、図３(d) に示すように、たとえば電気メッキによって、シード膜３５の上にシード膜３５と同種の金属からなる金属配線膜３６を形成する。この金属配線膜３６は、その表面に生じる窪み３６ａの底面が絶縁膜３２の凹部３３外の表面３２ａよりも高くなるような膜厚に形成されており、たとえば、絶縁膜３２の膜厚が約２μｍ、凹部３３の深さが約１μｍの場合、金属配線膜３６の膜厚は、凹部３３外のシード膜３５の表面から約１μｍ以上に設定される。
【００３５】
次いで、図３(e) に示すように、金属配線膜３６の表面の窪み３６ａ内に、後に行うＣＭＰ処理における研磨レートが金属配線膜３６よりも低く、かつ、バリアメタル膜３４よりも高い研磨レート調整膜３７を形成する。その後、図３(f) に示すように、ＣＭＰ処理を行うことによって、金属配線膜３６の不要部分および凹部３３外のシード膜３５を研磨していく。そして、図３(g) に示すように、凹部３３外のシード膜３５がすべて除去されて、絶縁膜３２の凹部３外の表面３２ａが露出し、その表面３２ａと金属配線膜３６の表面とがほぼ面一になると、このＣＭＰ処理を終了する。これにより、１次金属配線３８のパターンを得ることができる。
【００３６】
以上のように、シリコン基板３１上の絶縁膜３２に１次金属配線３８を形成する場合であっても、金属配線膜３６の表面に生じた窪み３６ａに適当な膜厚を有する研磨レート調整膜３７を形成した後、金属配線膜３６の不要部分を除去するためのＣＭＰ処理を行うことにより、絶縁膜４の表面４ａと金属配線膜９の表面とをほぼ面一にすることができ、１次金属配線３８のディッシングを防ぐことができる。
【００３７】
図４は、この発明の第３の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。この図４において、図１および図２に示された各部に対応する部分には、図１および図２の場合と同じ参照符号を付して示す。
上述した第１の実施形態では、金属配線膜９の表面に生じた窪み９ａに、ＣＭＰ処理における研磨の進み具合を調整するための研磨レート調整膜１０を形成することにより、ＣＭＰ処理の終了時点で絶縁膜４の凹部５外の表面と金属配線膜９の表面とがほぼ面一になるようにしている。しかしながら、たとえば、絶縁膜４とシード膜８との間にバリアメタル膜７が形成されない場合には、ＣＭＰ処理における研磨の進み具合を調整する必要はなく、金属配線膜９の表面全域が一様に研磨されていけばよい。
【００３８】
この第３の実施形態に係る製造方法では、まず、図４(a) に示すように、フォトリソグラフィ技術により、凹部５およびこの凹部５の底面から１次金属配線３の表面に達する複数のコンタクトホール６を絶縁膜４に形成する。次に、図４(b) に示すように、絶縁膜４の表面上ならびに凹部５およびコンタクトホール６を介して露出した１次金属配線３の表面上に、スパッタ法によって、たとえばＡｕなどの酸化されにくい金属材料からなるシード膜８を形成する。そして、図４(c) に示すように、たとえば電気メッキによって、シード膜８の表面上にシード膜８と同種の金属材料（たとえばＡｕ）からなる金属配線膜９を形成する。このとき、金属配線膜９の膜厚は、窪み９ａの底面が絶縁膜４の凹部５外の表面４ａよりも高くなるように設定されており、たとえば、凹部５外のシード膜８の表面から約３μｍに設定されている。
【００３９】
次いで、図４(d) に示すように、金属配線膜９の表面の窪み９ａ内に、金属配線膜９と同種の金属材料（たとえばＡｕ）の粉状物を埋め込み、その後にベーキング処理を施すことによって、金属配線膜９の表面をほぼ平坦な面にするための平坦化金属膜４１を形成する。ベーキング処理の温度は、約４００〜５００度であるのが好ましく、処理時間は、窪み９ａ内に塗布された金属材料の粉状物が焼き固まるのに十分な時間に設定されるとよい。
【００４０】
こうして平坦化金属膜４１を形成した後、図４(e) に示すように、ＣＭＰ処理を行い、平坦化金属膜４１によって平坦化された金属配線膜９の表面を研磨していく。このとき、ＣＭＰ処理のための定盤パッドと金属配線膜９との接触面は平面となるから、金属配線膜９の表面全域はほぼ一様に研磨されていく。そして、図４(f) に示すように、凹部５外のシード膜８がすべて除去されて、絶縁膜４の凹部５外の表面４ａが露出し、その表面４ａと金属配線膜９の表面とがほぼ面一になると、このＣＭＰ処理を終了する。これにより、２次金属配線１１が得られる。
【００４１】
以上のように、たとえば、絶縁膜４とシード膜８との間にバリアメタル膜が形成されていない場合には、金属配線膜９の表面に生じる窪み９ａ内に、金属配線膜９と同種の金属材料からなる平坦化金属膜４１を形成して、金属配線膜９の表面を平坦化した後にＣＭＰ処理を行うことにより、絶縁膜４の凹部５外の表面４ａと金属配線膜９の表面とをほぼ面一にすることができ、２次金属配線１１にディッシングが生じるのを防ぐことができる。
【００４２】
図５は、この発明の第４の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。この図５において、図４に示された各部に対応する部分には、図４の場合と同じ参照符号を付して示す。
図４に示す製造方法では、金属配線膜９の膜厚は、窪み９ａの底面が絶縁膜４の凹部５外の表面４ａよりも高くなるように設定されており、窪み９ａ内に形成される平坦化金属膜４１はＣＭＰ処理ですべて削り取られる。これに対し、この図５に示す製造方法では、金属配線膜９の膜厚が、窪み９ａの底面が絶縁膜４の凹部５外の表面４ａよりも低くなるように設定されることにより、窪み９ａ内に形成される平坦化金属膜４１の一部が２次配線金属１１として残される。
【００４３】
詳細に説明すれば、まず、図５(a) 〜(c) に示すように、凹部５およびコンタクトホール６が形成された絶縁膜４上に、たとえばＡｕなどの酸化されにくい金属材料からなるシード膜８をスパッタ法で形成した後、たとえば電気メッキを行うことによって、そのシード膜８の表面上にシード膜８と同種の金属材料（たとえばＡｕ）からなる金属配線膜９を形成する。このとき、金属配線膜９の膜厚は、窪み９ａの底面が絶縁膜４の凹部５外の表面４ａよりも低くなるように設定されており、たとえば、凹部５外のシード膜８の表面から約１μｍに設定されている。
【００４４】
次いで、図５(d) に示すように、金属配線膜９の表面の窪み９ａ内に、金属配線膜９と同種の金属材料（たとえばＡｕ）の粉状物を埋め込み、その後にベーキング処理を施すことによって、金属配線膜９の表面をほぼ平坦な面にするための平坦化金属膜４１を形成する。そして、こうして平坦化金属膜４１を形成した後、図５(e) に示すように、ＣＭＰ処理を行い、平坦化金属膜４１によって平坦化された金属配線膜９の表面を研磨していく。このとき、ＣＭＰ処理のための定盤パッドと金属配線膜９との接触面は平面となるから、金属配線膜９の表面全域はほぼ一様に研磨されていく。そして、図５(f) に示すように、凹部５外のシード膜８がすべて除去されて、絶縁膜４の凹部５外の表面４ａが露出し、その表面４ａと金属配線膜９および平坦化金属膜４１の表面とがほぼ面一になると、このＣＭＰ処理を終了する。これにより、シード膜８、金属配線膜９および平坦化金属膜４１で構成される２次金属配線１１が得られる。
【００４５】
以上のように、この図５に示す製造方法によっても、絶縁膜４の凹部５外の表面４ａと２次金属配線１１の表面とを面一にすることができ、２次金属配線１１にディッシングが生じるのを防ぐことができる。なお、平坦化金属膜４１は、シード膜８および金属配線膜９と同種の金属材料を用いて構成されているから、ＣＭＰ処理後に金属配線膜９の窪み９ａ内に残留していても、２次金属配線１１の電気抵抗などに影響はない。
【００４６】
また、図４に示す製造方法と比較して、金属配線膜９を形成するのに必要な金属配線材料の量を減らすことができるから、半導体装置を安価に構成することができる。
以上、この発明の４つの実施形態について説明したが、この発明は、上述の各実施形態に限定されるものではない。たとえば、上述の実施形態においては、バリアメタル膜または絶縁膜上に、スパッタ法によってシード膜が形成され、このシード膜上に、電気メッキによって金属配線膜が形成されるとしている。しかしながら、必ずしもシード膜が形成される必要はなく、たとえば、バリアメタル膜または絶縁膜上に、スパッタ法によって金属配線膜が直接に形成されてもよい。
【００４７】
また、上述の説明では、第３および第４の実施形態に係る半導体装置の製造方法が、１次金属配線上に２次金属配線を配設するために適用された場合を例にとったが、第３および第４の実施形態に係る製造方法は、２次金属配線を配設する場合に限らず、１次金属配線を配設するために適用されてもよい。
その他、特許請求の範囲に記載された事項の範囲内で、種々の設計変更を施すことができる。
【図面の簡単な説明】
【図１】この発明の第１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図２】上記第１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図３】この発明の第２の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図４】この発明の第３の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図５】この発明の第４の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図６】従来のダマシン法による金属配線のパターン形成工程を順に示す断面図である。
【符号の説明】
１，３１      シリコン基板（半導体基板）
４，３２      絶縁膜
４ａ，３２ａ  表面（絶縁膜の凹部外の表面）
５，３３      凹部
６            コンタクトホール（凹部）
７，３４      バリアメタル膜
８，３５      シード膜
９，３６      金属配線膜
９ａ，３６ａ  窪み
１０，３７    研磨レート調整膜（研磨調整膜）
１１          ２次金属配線
３８          １次金属配線
４１          平坦化金属膜（研磨調整膜）
【図１】
0004172732.tif 000002
【図２】
0004172732.tif 000003
【図３】
0004172732.tif 000004
【図４】
0004172732.tif 000005
【図５】
0004172732.tif 000006
【図６】
0004172732.tif 000007