(57)【特許請求の範囲】
【請求項１】
感光装置であって、
第１のフォトゲートであって、該第１のフォトゲートが、そこに当たる光に応答して電荷を生成し、また、前記第１のフォトゲートに結合された第１の光転送ゲートを有し、前記第１のフォトゲート内の電荷が、該第１のフォトゲートと前記第１の光転送ゲートとの間の印加された電位差に応答して、前記第１の光転送ゲートへ流入される第１のフォトゲートと、
第２のフォトゲートであって、該第２のフォトゲートが、そこに当たる光に応答して電荷を生成し、また、前記第２のフォトゲートに結合された第２の光転送ゲートを有し、前記第２のフォトゲート内の電荷が、該第２のフォトゲートと前記第２の光転送ゲートとの間の印加された電位差に応答して、前記第２の光転送ゲートへ流入される第２のフォトゲートと、
第１の光転送ゲートと第２の光転送ゲートに結合された共通ノードであって、前記共通ノードが出力ラインに結合されている共通ノードと、
前記出力ライン上のリセットノードに配置されがリセットゲートであって、該リセットゲートは前記リセットノードに所定のリセット電位を選択的に印加するように適合されるリセットゲートと、
前記共通ノードとリセットノードの間の出力ライン上に配置されたクリアリングゲートであって、該クリアリングゲートは前記共通ノード上に所定の転送電位を印加するために作動可能であり、それにより第１のフォトゲートか第２のフォトゲートのうちの少なくとも１つの上のあらゆる電荷を除去するクリアリングゲートと、
を有する感光装置。
【請求項２】
更に、前記クリアリングゲートとリセットノードの間の出力ラインに直列に配置され、前記第１のフォトゲート及び前記第２のフォトゲートのうちの１つから前記リセットノードに電荷を選択的に転送するように適合された転送ゲートを有する、
請求項１に記載の感光装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、空乏ゲート光センサー(depleted-gate photosensor) 又は単にフォトゲート(photogate) としても知られるＣＭＯＳ能動画素画像センサー(CMOS active pixel image sensor)に関する。更に詳細には、本発明は、並列に配置されたこのような複数のフォトゲートがそこからの信号を読み取ることが可能な、フルカラーセンサーアレイなどにおける転送回路のシステムに関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】
現在、テレビカメラ又は原稿スキャナなどにおける固体素子装置による画像感知のために一般に行われている基本的な技術としては、電荷結合素子即ちＣＣＤ、及びＣＭＯＳの２つが挙げられる。これらの２つの技術は、それぞれに実用的な利点及び欠点を有する。しかしながら、近頃、ＣＣＤ又はＣＭＯＳのいずれの利点も維持した新型のセンサー技術が利用可能となった。この技術は、“ＣＭＯＳ能動画素画像センサー”又は“空乏ゲート光センサー”、又は最も単純に“フォトゲート”として知られている。手短に言えば、小型の単段ＣＣＤが各光センサー用に製造され、単一のＣＣＤステージのアウトプットは転送回路などのＣＭＯＳ回路に集積される。このようなフォトゲートの構成についての基本技術は、メンディス(Mendis)、ケメニー(Kemeny)、及びフォサム(Fossum)による"CMOS Active Pixel Image Sensor", IEEE Transactions on Electron Devices, Volume 41, No.3, March 1994に開示されている。
【０００３】
フォトゲートベース光センサーの基本的な構造は以下の通りである。フォトゲートとして知られ、光を受容する、露光表面を有したドープされた一領域がシリコン構造体内に配置される。フォトゲートが露光されると、その空乏層内に電荷が生成される。転送ゲートが、フォトゲートの隣に配置される。転送ゲートにフォトゲートからの電荷を転送させたい場合、転送ゲートに電位が印加され、それによって転送ゲートのポテンシャル井戸(potential well)が深くなる。基本的なＣＣＤ法によると、転送ゲートにおいてこのようにポテンシャル井戸を深くすることは、フォトゲート内の電荷を転送ゲートに流入させる。このＣＣＤ型の電荷転送は、工程中で１回だけ行われ、転送ゲートに流入した電荷は結合したＣＭＯＳ回路によって電圧に変換される。
【０００４】
フォトゲートは、小型であること、ＣＭＯＳへの適性及びその比較的容易に製造されるなど無数の利点を有するが、例えばフルカラー原稿スキャナーなどにこの技術を組み込むためには依然としていくつかの問題が処理されなければならない。フルカラー原稿スキャナーの１つのタイプでは、３つの別々の直線アレイが備えられ、各アレイが比較的多数の光センサーを組み込んでいる。光センサーの個々の直線アレイはそれぞれ赤、青、及び緑などの原色フィルターの１つによってフィルターにかけられる。この３原色フィルター直線アレイは、次に通過する原稿文書に対して露光され、露光された原稿に基づいてビデオ信号を記録する。各直線アレイがそれぞれが１つの原色を用いてフィルターにかけられるため、最終的な出力は原稿画像に基づいた３つの色分解である。この状況でフォトゲート技術を光センサーとして用いることによる１つの基本的な問題点は、現在知られている設計のフォトゲートではカメラのシャッター露光時間に対応する各フォトゲートの積分時間を、各々の画素に対して容易に制御できないことである。
【０００５】
この直接制御の欠落は、フォトゲートのアレイによる各色分解の正確な記録に問題をもたらしうる。
【０００６】
従来技術では、上記の論文、"CMOS Active Pixel Image Sensor"が、フォトゲートの基本的な動作原理を示している。
【０００７】
米国特許第５，４７１，５１５号は、各セルがそれぞれに、フォトゲートと、少なくとも出力用の電界効果トランジスタを備えた読み出し回路と、及びフォトゲートに隣接する電荷結合素子とを含む画素セルから成る焦点面アレイを備えたモノリシックＣＭＯＳ集積回路を開示する。各フォトゲートは、基板の下地部分からセンシングノードに電荷を転送するための電荷結合素子段を少なくとも１つは伴っている。
【０００８】
米国特許第５，５８７，５９６号は、単一のＭＯＳトランジスタがウェルに形成され、従来はフォトゲート／フォトダイオード、センストランジスタ及びアクセストランジスタによって行われる機能を実行する能動画素センサーセルを開示する。ウェルに当る光エネルギーは、ウェルの電位を変化させ、それがまたトランジスタの閾値電圧を様々に変化させる。その結果、トランジスタによって供給される電流は、受け取った光エネルギーに比例する。
【０００９】
欧州特許第ＥＰ−Ａ２−７５７３９０号は、アレイのそれぞれの画素セルが、赤及び緑の光を別々に受光するために２つのフォトゲートと、青の光を受光するためにＣＭＯＳ型のフォトダイオードを備えたフルカラー画像用の能動画素画像センサーを開示する。
【００１０】
【課題を解決するための手段】
本発明の特徴によれば、第１のフォトゲート及び第２のフォトゲートを有する感光装置が提供される。それぞれのフォトゲートは、そこに当たる光に応答して電荷を生成し、また、結合された転送ゲートを備える。フォトゲート内の電荷は、フォトゲートと光転送ゲートに印加される電位の差に応答して結合された光転送ゲートに流入する。共通ノード(common node) が第１の光転送ゲート及び第２の光転送ゲートに結合され、この共通ノードは出力ラインに結合される。リセットゲート(reset gate)が出力ライン上のリセットノードに配置され、このリセットゲートは必要に応じて所定のリセット電位をリセットノードに印加するために用いられる。共通ノードとリセットノードとの間の出力ライン上には、クリアリングゲート(clearing gate) が配置される。クリアリングゲートは、共通ノード上に所定の電位を印加するために作動することが可能で、それにより、フォトゲートのうちの少なくとも１つの上のあらゆる電荷を除去する。
【００１１】
【発明の実施の形態】
以下の詳細な説明において、異なった図においても同様の参照番号が同様の要素を示すといった一定の慣例が様々な図に用いられる。また、重要なことには概略図において回路要素を示す文字がタイミング図では回路要素上の電位を示す。まず、フォトゲートに直接結合される転送ゲートを他の転送ゲートと区別するために、ＰＧという文字は“フォトゲート”を表し、ＰＴという文字はフォトゲートに結合される転送ゲートを表す。フォトゲートに直接結合される転送ゲートは、以下並びに請求項において“光転送ゲート”として示される。ＰＧ又はＰＴの後に続く文字は、特定の要素が結合されると考えられる原色を示し、そのため、ＰＧＲは赤のフォトゲート、またＰＴＧは緑のフォトゲートと結合される光転送ゲートを表すというようになっている。ＰＲは、図示されるようにリセットノード上に印加されるリセット信号を表し、ＰＲ２は、以下に説明されるように他のリセット又は“クリアリング(clearing)”信号を配置する位置を表す。ＴＴは、リセットゲートを示す。Ｖr はリセット電圧を表し、ＶOUT は出力ライン及び出力ライン上の出力電圧の両方を表す。
【００１２】
図１は、本発明による、転送回路に対して並列に配置された３原色光センサーを有する画素セルの概略図である。原色半透明フィルター（図示せず）によってそれぞれにフィルターにかけられ、それぞれが光転送ゲートＰＴＲ、ＰＴＧ、及びＰＴＢに結合される、３つのフォトゲート、ＰＧＲ、ＰＧＧ、及びＰＧＢは、共通ノードに対して並列に結合される。共通ノードの下流には、転送ゲートＰＴはもちろんリセットゲートＰＲ及び図示されるように所定の“放電電圧”ＶＤＤを共通出力ラインに必要に応じて印加する第２リセットゲートＰＲ２がある。図２は、フォトゲートからの電荷の読み出しにおける様々な回路要素の動作を図示するタイミング図である。
【００１３】
図２の上部のライン、ＰＧＲからＰＴＢを参照すると、ＰＧＲなどのフォトゲート上の電位が一時的に降下する一方で、フォトゲートと直接結合される光転送ゲート（ＰＴＲなど）上の電位が、同時に底線から上昇する明白なパターンが順次見られる。つまり、フォトゲート上の電位の降下中、フォトゲートと光転送ゲート上の電位は一時的に極性を切り換え、そのため、それらの間に電位差を作り出すのである。図２の上部のラインを順に参照して、まず、赤のフォトゲートであるＰＧＲ及びその赤の光転送ゲートであるＰＴＲが極性を切り換え、次に緑のフォトゲートであるＰＧＧ及び緑の光転送ゲートであるＰＴＧが極性を切り換え、その後、青のフォトゲートであるＰＧＢ及び青の光転送ゲートであるＰＴＢが最終的に極性を切り換えることが見てとれる。各極性が切り換えられると共に、フォトゲート上にその時に発生しているあらゆる電荷が光転送ゲートを通って共通ノード１０に“流入”する。このようにして、一連の“流入”は、フォトゲートＰＧＲ、ＰＧＧ、及びＰＧＢ上の電荷が順序通りに共通ノード１０に読み出されることを可能にする。
【００１４】
ＰＧＲ及びＰＴＲなどへのそれぞれの電荷の流入には、２つの判明な極性の切り換えが存在し、第２の極性切り換えは、第１の極性切り換えの後に選択可能ないくらかの所定時間（図２において点線で示される）に起こる。更に、極性の第２の切り換えと同時に回路要素ＰＲ２上の信号が高くセットされる。図１を再度参照すると、ＰＲ２上のこのパルスは（電源（図示せず）からの）所定の外部電圧ＶＤＤに、共通ノード１０に対する電圧の勾配を与える。フォトゲートから光転送ゲートへの電荷の流入と同時にＶＤＤが共通ノードに印加される際、ＰＧＲなどのフォトゲート上の全ての電荷は光転送ゲートＰＴＲ及び共通ノード１０を通って流入し、ＶＤＤに引き寄せられる。ＶＤＤは比較的高い正電位であることが好ましく、フォトゲートから負の電荷を引き寄せるからである。
【００１５】
電荷の流入中に、比較的高い電位のＶＤＤを印加することにより、その時点までにＰＧＲなどのフォトゲート上に蓄積されたあらゆる電荷がフォトゲートから除去される。特定の時間におけるこの特定のフォトゲートの“クリアリング”により、当てられる光によって電荷がフォトゲートに蓄積されるための積分時間を正確に制御された時間に開始させることを可能にし、それにより、例えば、装置がカラー原稿を走査する場合などに、フォトゲートの効果的な露光時間を正確に制御することができる。上記の請求項を参照すると、ゲートＰＲ２は“クリアリングゲート”の役割をし、共通ノード１０上に所定の電位を選択的に印加し、それによって少なくとも１つのフォトゲート上のあらゆる電荷をクリアする。
【００１６】
図２に図示されるように、特定のフォトゲートの積分時間（赤のフォトゲートであるＰＧＲのためのＩＴＲなど）とは、事実上、ＰＲ２による電圧ＶＤＤの印加によってもたらされるフォトゲートのクリアリングからそれに続く光転送ゲート、及び共通ノード、及び最終的に出力ライン上を通るフォトゲート上の電荷の読み出しまでの時間である。フォトゲート上のこの電荷の読み出しは、図２に示されるように光転送ゲートに関する極性の変化によって開始されるが、電荷の流入中、ＰＲ２にパルスは印加されない。代わりに、図示されるように、一連のパルスがリセットゲートＰＲ及びここで単に転送ゲートＰＴ２と呼ばれるものに印加される。図２に見られるように、リセットゲートＰＲ上の初期のパルスはＰＧＲなどのフォトゲートとＰＴＲなどの光転送ゲートとの間の電荷の流入の直前で発生する。このＰＲ上の初期パルスは、出力ライン上のリセットノード１２に比較的低い電圧Ｖｒを印加することを目的とする。リセットノード１２上へのこの比較的低い電位の設定は、出力ラインと直列された転送ゲートＰＴ上へのパルスの印加に先駆けて行われたもので、そのため、ＰＧＲなどのフォトゲート上の電荷は転送ゲートＰＴを通過しリセットノード１２に向うことができる。
【００１７】
リセットノード１２上に電位Ｖｒを用いる基本的な目的は、共通ノード１０を一定の電位にリセットして、共通ノード１０を通じての光転送ゲート間のクロストークを回避し、また、リセットノード１２を一定の電位にリセットすることであり、これは全システムの所定の闇黒レベルに関係している。
【００１８】
ＰＧＲなどのフォトゲートとそれに結合されたＰＴＲなどの光転送ゲートとの間のそれぞれ特定の電荷流入では、光転送ゲート上への電位の印加は、フォトゲート上の電位が降下する少し前に開始されることが認められるであろう。この目的は、単にフォトゲートから光転送ゲートへの電荷の効率的な転送を確立することである。
【００１９】
要約すると、特定の原色の各フォトゲートに対して、積分時間は極性の切り換え、即ち、ＰＲ２による共通ノード１０上の比較的高い電位ＶＤＤの印加と同時に起こるフォトゲートとフォトゲートに結合される光転送ゲート間の電荷の流入によって開始され、積分時間は、ＰＴ上のパルスと同時に起こるフォトゲートと光転送ゲート間のもう１つの電荷の流入によって終了し、それにより、フォトゲート上に流入された電荷はリセットノード１２上の電位Ｖｒに移送され、Ｖout として出力ライン上に現れる。第１の電荷の流入中のＶＤＤの初期の印加により、フォトゲート上に既存していたあらゆる電荷が効果的に除去され、それにより、フォトゲートは、光による電荷がゼロの状態で“ゼロから開始する”ことができる。この方法により、特定のフォトゲートのための効果的な露光時間が特定の時間に開始されることができる。
【００２０】
図２に図示される様々な信号の中に点線で示されるように、特定のフォトゲートのクリアリングは、フォトゲートの出力ラインＶout 上への出力に従ってあらゆる選択可能な時間に行われることができる。従って、積分時間は“クリアリング”がいつ起こるかを制御することによって制御されることができる。図１に図示されるような３つのフォトゲートが光センサーの大きなアレイ（原稿スキャナなど）で単一の“セル”として用いられる場合、フォトゲートからＶout への電荷の流入とそれに続くクリアリングとの間の期間（図にＳＲとして示される）は、例えばシフトレジスターのステージ（図示せず）によって、セルが読み出されるまで特定のフォトゲートからの電荷をＶout 上の電位として一時的に保持するために用いられることができる。（本発明の実際の実施形態での時間比率は図中では率に比例した割合では示されていない。１つの実際のシステムにおいては、各ＳＲ間の所要時間は通常約３２クロックパルスであるが、図中で点線で表されるＳＲ間の所要時間は約１２８クロックパルスとなっている。）多数の光センサーセルがシフトレジスタと結合されるシステムの全体構造は上記の参照文献に組み込まれた特許に記述されている。
【００２１】
図３は、図１に図示される画素セルの回路の代替動作を図示するもう１つのタイミング図である。図２のタイミング図は多様化された方法でフォトゲートから電荷を読み出す方法での回路の動作を図示したが、図３は、様々な回路要素上へのパルスのタイミングを変更するだけで同じ画素セルが“単色モード”でいかにして容易に操作され得るかを図示する。原稿走査のためには非常に有用な単色モードでは、緑のフォトゲートであるＰＧＧなどの原色フォトセンサーが１つだけ用いられると共に、他の原色光センサーである、ＰＧＲ及びＰＧＢは、事実上動作を停止される。単色モードの利点は、全ての入力原稿が黒及び白であることが事前に知られている場合、又は原稿上のカラーが無関係であると考えられる場合に、色分解のデータが１セットだけ必要とされ、走査速度（無関連のカラー信号がシフトレジスタを介して読み出される必要がないため）及び必要とされるメモリの両方を顕著に倹約できることである。
【００２２】
図３に見られるように、緑のフォトゲートであるＰＧＧ及びそれに結合される光転送ゲートであるＰＴＧは、ＩＴＧとして示される積分時間で図２と同様の方法で動作するが、赤及び青のフォトゲートであるＰＧＲ及びＰＧＢはそれらの電荷をＶout ライン上に決して流入せず、ＰＲ２上のパルスによりＶＤＤを印加することによって単に周期的にクリアされるだけである。このようにして、使用されていないフォトゲートであるＰＧＲ及びＰＧＢは、単に読み出しから除外され、そこに蓄積された電荷によってもたらされるあらゆる悪影響は、使用されていないフォトゲート上のあらゆる電荷を周期的にクリア（除去）することによって未然に防がれる。本発明は、図１と同様の基本的な回路が、様々な回路要素上のパルスを単に変更することによりカラー又は単色モードで動作することを可能にする。
【００２３】
請求項を参照して、あらゆる回路要素にあらゆる信号又は電位を印加するためのあらゆる“手段”は、列挙された方法によって回路要素を操作するデジタル制御の形状をとることが好ましく、またこのような一般的趣旨を有するデジタル制御システムは当業界において広く知られている。
【図面の簡単な説明】
【図１】本発明に従って、結合される転送回路に沿った３色の原色感光フォトゲートを有する画素セルの概略図である。
【図２】本発明の１つの方法に従って、図１の略図の様々な回路要素に印加される電位のタイミング図である。
【図３】特許を申請する本発明のもう１つの方法に従って、図１の略図の様々な回路要素への様々な電位の印加を図示するタイミング図である。
【符号の説明】
１０    共通ノード
１２    リセットノード
【図１】
0004138104.tif 000002
【図２】
0004138104.tif 000003
【図３】
0004138104.tif 000004