(57)【特許請求の範囲】
【請求項１】
入力されたクロック信号を積分し、当該クロック信号の立ち上がりおよび立ち下がりにおける時間に対するレベル変化の傾きを緩やかにした積分クロック信号を出力する積分回路と、
上記入力クロック信号より低い周波数でレベルが変化する周波数制御信号に基づいて上記積分クロック信号のレベルをリミットし、周波数が上記周波数制御信号のレベルに応じて変化する第２のクロック信号を出力するリミッタ回路と、
上記第２のクロック信号を所定の逓倍比で周波数逓倍したクロック信号を出力する周波数逓倍回路と
を有するクロック発生回路。
【請求項２】
上記周波数逓倍回路は、上記第２のクロック信号と分周信号との位相を比較し、比較結果に応じて位相差信号を出力する位相比較回路と、
上記位相差信号に応じて所定のレベルを有する発振制御信号を出力する増幅回路と、
上記発振制御信号により設定した発振周波数で発振し、発振信号を上記逓倍したクロック信号として出力する電圧制御発振回路と、
上記逓倍したクロック信号を所定の分周比で分周し、分周信号を上記位相比較回路に出力する分周回路と
を有する請求項１記載のクロック発生回路。
【請求項３】
入力クロック信号と分周信号の位相を比較し、上記入力クロック信号と上記分周信号の位相差に応じた位相差信号を出力する位相比較回路と、
上記位相差信号に応じてチャージまたはディスチャージ電流を発生し、周波数制御信号に応じてバイアス電流を発生し、当該バイアス電流および上記チャージまたはディスチャージ電流に応じて充放電するキャパシタから発振制御信号が出力するチャージポンプ回路と、
上記発振制御信号により設定した発振周波数で発振し、クロック信号を出力する電圧制御発振回路と、
上記クロック信号を所定の分周比で分周し、分周信号を上記位相比較回路に出力する分周回路と
を有するクロック発生回路。
【請求項４】
上記チャージポンプ回路は、上記位相比較回路からの位相差信号に応じて上記チャージまたはディスチャージ電流としての第１の電流を発生し、接続端子に出力する第１の電流発生回路と、
上記周波数制御信号に応じて上記バイアス電流としての第２の電流を発生し、上記接続端子に出力する第２の電流発生回路と、
一方の電極が上記接続端子に接続され、他方の端子が接地され、上記第１および第２の電流に応じて充電または放電することにより、上記接続端子の電圧を変化させ、当該接続端子の電圧を上記発振制御信号として上記電圧制御発振回路に供給するキャパシタと
を有する請求項３記載のクロック発生回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電磁波輻射を低減するために変動する周波数を持つクロック信号を発生するクロック発生回路に関するものである。
【０００２】
【従来の技術】
近年、半導体製造技術の進歩により半導体素子の最高動作可能な周波数は高くなる。例えば、一例としてパーソナルコンピュータに広く使用されているＣＰＵ（中央処理装置）の動作クロック周波数は、開発当初の１０ＭＨｚ前後からすでに２００乃至３００ＭＨｚに達した。このため、高速で動作可能な半導体装置が数多く実現されてきた。
【０００３】
【発明が解決しようとする課題】
ところで、上述したように、半導体装置の動作周波数の向上によりもたらした問題の一つは電磁波輻射である。周波数の向上に伴い、高周波信号の波長が短くなり、接続回路または基板内部の配線長は高周波信号の波長とほぼ同じオーダーになると、基板内部の配線などの接続部はアンテナとして機能し、周囲への電磁波輻射が急激に増加してしまうという不利益がある。
【０００４】
高速なクロック信号で動作する半導体素子を用いた電子機器の電磁波輻射により、電子機器間の相互干渉による誤動作、通信装置への妨害などをはじめ、人体への影響も懸念されている。現在電子輻射が問題となる電子機器に対して、回路の配置などを改良し電磁波輻射を低減するほか、電磁波遮蔽（シールド）により周囲への電磁波の漏れを低減させるなどの対策が施されている。しかし、モーバイル機器などでは小型化、軽量化が要求された場合に、電磁波輻射を低減するためのシールドを十分に施すことができず、電磁波輻射に対する有効な防止方法はほとんどない。
【０００５】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、半導体装置の動作クロック信号を微小に遷移させることにより、クロック信号のスペクトラム拡散を実現でき、電磁波輻射を低減可能なクロック信号を生成するクロック発生回路を提供することにある。
【０００６】
【課題を解決するための手段】
上記目的を達成するため、本発明のクロック発生回路は、入力されたクロック信号を積分し、当該クロック信号の立ち上がりおよび立ち下がりにおける時間に対するレベル変化の傾きを緩やかにした積分クロック信号を出力する積分回路と、上記入力クロック信号より低い周波数でレベルが変化する周波数制御信号に基づいて上記積分クロック信号のレベルをリミットし、周波数が上記周波数制御信号のレベルに応じて変化する第２のクロック信号を出力するリミッタ回路と、上記第２のクロック信号を所定の逓倍比で周波数逓倍したクロック信号を出力する周波数逓倍回路とを有する。
【０００７】
また、本発明では、好適には、上記周波数逓倍回路は、上記第２のクロック信号と分周信号との位相を比較し、比較結果に応じて位相差信号を出力する位相比較回路と、上記位相差信号に応じて所定のレベルを有する発振制御信号を出力する増幅回路と、上記発振制御信号により設定した発振周波数で発振し、発振信号を上記逓倍したクロック信号として出力する電圧制御発振回路と、上記逓倍したクロック信号を所定の分周比で分周し、分周信号を上記位相比較回路に出力する分周回路とを有する。
【０００９】
さらに、本発明のクロック発生回路は、入力クロック信号と分周信号の位相を比較し、上記入力クロック信号と上記分周信号の位相差に応じた位相差信号を出力する位相比較回路と、上記位相差信号に応じてチャージまたはディスチャージ電流を発生し、周波数制御信号に応じてバイアス電流を発生し、当該バイアス電流および上記チャージまたはディスチャージ電流に応じて充放電するキャパシタから発振制御信号が出力するチャージポンプ回路と、上記発振制御信号により設定した発振周波数で発振し、クロック信号を出力する電圧制御発振回路と、上記クロック信号を所定の分周比で分周し、分周信号を上記位相比較回路に出力する分周回路とを有する。
【００１０】
本発明によれば、クロック発生回路において、半導体装置の正常の動作を影響しない程度にわずかに周波数が遷移するクロック信号を発生し、動作クロック信号として半導体装置に供給することにより、クロック信号の周波数スペクトラムを拡散させ、半導体装置の電磁波輻射を低減させる。具体的に、例えば、入力クロック信号に比べて緩やかにレベルが変化する周波数制御信号より、積分したクロック信号をリミットすることで、周波数が変化するクロック信号が生成され、当該クロック信号に応じて、ＰＬＬ回路により所定の逓倍数で逓倍したクロック信号を生成し半導体装置に供給する。
【００１１】
また、本発明のクロック発生回路はＰＬＬ回路により構成され、当該ＰＬＬ回路においてＶＣＯに供給する制御信号を発生する直流増幅回路、例えば、差動増幅回路において、一方の入力端子に位相比較回路が入力され、他方の入力端子に周波数制御信号が入力されるので、ＶＣＯに入力される発振制御信号に発振周波数に応じたバイアス成分が含まれ、当該周波数制御信号に応じてＶＣＯの発振周波数が遷移するように制御される。
さらに、ＰＬＬ回路を構成するチャージポンプにおいて、周波数制御信号に応じてバイアス電圧が発生され、位相差信号に応じて発生した電流に当該バイアス電流が加えられるので、チャージポンプの出力信号により発振周波数が制御されるＶＣＯの発振周波数は周波数制御信号に従って遷移する。
【００１２】
【発明の実施の形態】
第１実施形態
図１は本発明に係るクロック発生回路の第１の実施形態を示す回路図である。本実施形態のクロック発生回路は、積分器１、リミッタ２、ＰＬＬ回路３および分周器４により構成されている。
【００１３】
積分器１は、入力されたクロック信号ＣＫINを積分して、積分したクロック信号ＣＫS を出力する。
リミッタ２は、積分クロック信号ＣＫS および周波数制御信号ＳC を受けて、これらの信号に応じてＰＬＬ回路３に入力するクロック信号ＳINを出力する。
ＰＬＬ回路３は、リミッタ２から入力されたクロック信号ＳINおよび分周器４から入力された分周信号ＳD に応じて、例えば、クロック信号ＳINに応じて周波数或いは位相が制御されるクロック信号ＣＫOUT を出力する。
【００１４】
リミッタ２に入力される周波数制御信号ＳC に応じて、ＰＬＬ回路３の出力クロック信号ＣＫOUT の出力を微小の変動幅をもって遷移させることにより、クロック信号ＣＫOUT のスペクトラムを拡散させる。このため、クロック信号ＣＫOUT を動作周波数として動作する半導体装置においては、動作クロック信号のスペクトラムが分散した結果、電磁波輻射の低減を実現できる。
【００１５】
図２は、分周器を含むＰＬＬ回路３の一構成例を示している。図示のように、ＰＬＬ回路３は、位相比較器１０、ローパスフィルタ（ＬＰＦ）２０、直流増幅器３０、電圧制御発振器（ＶＣＯ）４０および分周器５０により構成されている。なお、図２における分周器５０は、図１に示す分周器４と同一のものである。
【００１６】
位相比較回路１０は、分周回路５０からの分周信号ＳD とリミッタ２から入力されたクロック信号ＳINとの位相を比較し、これらの信号の位相差を示すアップダウン信号ＳUDを出力する。
ローパスフィルタ２０は、位相比較器１０からのアップダウン信号ＳUDに含まれている高周波成分を除去し、低周波成分のみからなる信号ＳL を出力する。
直流増幅器３０は、図示のように、差動増幅器ＡＭＰおよび抵抗素子Ｒ１，Ｒ２からなる反転型増幅回路であり、ローパスフィルタ２０からの低周波信号ＳL を増幅し、さらに増幅した信号に所定の直流レベルＶdcを加えた信号ＳV を制御信号としてＶＣＯ４０に出力する。
ＶＣＯ４０は、直流増幅器３０からの制御信号ＳV により制御された発振周波数で発振し、発振信号を出力する。なお、ＶＣＯ４０により出力される発振信号は、動作クロック信号ＣＫO として他の半導体装置に供給される。
分周器５０は、ＶＣＯ４０からのクロック信号ＣＫO を予め設定された分周比で分周し、分周信号ＳD を位相比較器１０に出力する。
【００１７】
図３は、本実施形態のクロック発生回路の各部分回路の信号波形を示している。以下、図１〜図３を参照しつつ、本実施形態のクロック発生回路の動作について説明する。
【００１８】
図１のリミッタ２に入力される周波数制御信号ＳC は、図３（ａ）に示すように、例えば、所定の周期を持つ三角波である。当該三角波は、入力クロック信号ＣＫINよりかなり周波数が低く、緩やかに変化する低周波の信号である。なお、ここで、一例として三角波の信号を示しているが、周波数制御信号ＳC は、三角波に限定されるものではなく、他の信号、例えば、正弦波、或いは階段状にレベルが変化する信号でもよい。
【００１９】
図３（ｂ）に示す一定の周期Ｔを持つクロック信号ＣＫINは、積分器１に入力され、積分の結果、同図（ｃ）に示す積分クロック信号ＣＫS が得られる。リミッタ２において、周波数制御信号ＳC を用いて、積分クロック信号ＣＫS のレベルをリミットした結果、同図（ｄ）に示す周期が絶えずに変化するクロック信号が得られる。当該クロック信号は入力信号ＳINとしてＰＬＬ回路３に供給される。
【００２０】
ＰＬＬ回路３は、分周器４の分周比ｎ（ｎは正整数）で設定した逓倍数で入力信号ＳINの周波数を逓倍し、クロック信号ＣＫO を発生する。例えば、入力信号ＳINの周波数をｆとすると、出力クロック信号ＣＫO の周波数はｎｆとなる。入力信号ＳINの周波数が変化し、例えば、（ｆ＋Δｆ）になると、出力クロック信号ＣＫO の周波数もそれに追従して、（ｎｆ＋ｎΔｆ）に変化する。上述したように、リミッタ２において周波数制御信号ＳC に応じて積分クロック信号ＣＫS をリミットの結果、得られた信号ＳINの周波数は、周波数制御信号ＳC のレベルに応じて制御される。このため、ＰＬＬ回路３の出力クロック信号ＣＫO の周波数も制御信号ＳC のレベルにより制御される。即ち、本実施形態のクロック発生回路は、一種の周波数変調回路として機能し、周波数制御信号ＳC を用いて入力クロック信号ＣＫINの周波数に対して変調機能を働き、周波数が変化するクロック信号ＣＫO を提供することができる。
【００２１】
本実施形態のクロック発生回路により、周波数制御信号ＳC に応じて周波数が変化するクロック信号ＣＫO が発生される。当該クロック信号ＣＫO を動作クロック信号として動作する他の半導体装置において、クロック信号のスペクトラムが拡散されるので、電磁波輻射を大幅に低減することが可能である。図４（ｂ）はスペクトラム拡散が施されたクロック信号のスペクトラムを示している。なお、比較のため、同図（ａ）にはスペクトラム拡散が行われていないクロック信号ＣＫのスペクトラムを示している。
【００２２】
図４（ａ）に示すように、スペクトラム拡散が行われていない場合に、クロック信号ＣＫのスペクトラムは、ノイズ成分などによりわずかに両側に広がった部分を除けば、ほとんど中心周波数ｆCKに集中している。これに対して、本実施形態のクロック発生回路によりスペクトラムが拡散したクロック信号のスペクトラムは、同図（ｂ）に示すように、周波数ｆCKを中心に広範囲に両側に広がり、そのピーク値は、図（ａ）に示すスペクトラムに比べて大幅に低減される。これによって、本実施形態のクロック発生回路で供給したクロック信号ＣＫO で動作する半導体装置において、電磁波輻射が大幅に低減することが可能となり、シールドなどの対策を講じることが困難な場合でも、装置周辺への電磁波の漏れを大幅に減少させることが可能である。
【００２３】
第２実施形態
図５は本発明に係るクロック発生回路の第２の実施形態を示す回路図である。上述したクロック発生回路の第１の実施形態において、リミッタを用いてレベルが緩やかに変化する周波数制御信号ＳC で積分したクロック信号のレベルをリミットすることで周波数が遷移するクロック信号を発生し、当該クロック信号を所定の逓倍比で逓倍したクロック信号ＣＫO を発生する。このため、リミッタの他に積分器が必要であり、ＰＬＬ回路以外の付加回路が多く、回路のコストが大きくなる。
【００２４】
これに対して、本実施形態のクロック発生回路において、ＰＬＬ回路のみを用いて周波数を遷移させ、スペクトラム拡散を施したクロックを発生することができるので、簡単な回路構成により所望のクロック信号を発生することができ、小型化、安価なクロック発生回路を実現できる。以下、図５を参照しつつ、本実施形態のクロック発生回路の構成およびその動作について説明する。
【００２５】
図５に示すように、本実施形態のクロック発生回路を構成するＰＬＬ回路は、図２に示すＰＬＬ回路３とほぼ同じ構成を有する。ただし、本実施形態において、直流増幅器３０ａを構成する差動増幅ＡＭＰにレベルが変化する周波数制御信号ＳC1が入力され、これによって直流増幅器３０ａから出力される制御信号ＳV のレベルを制御し、ＶＣＯ４０の発振周波数を制御する。
【００２６】
ＰＬＬ回路を構成する位相比較器１０には、クロック信号ＳINおよび分周器５０からの分周信号ＳD が入力される。クロック信号ＳINは、例えば、安定した周波数を持つ基準クロック信号である。
位相比較器１０は、入力されたクロック信号ＳINと分周信号ＳD との位相を比較し、これらの信号の位相差に応じてアップダウン信号ＳUDを出力する。
ローパスフィルタ２０は、位相比較器１０からのアップダウン信号ＳUDに含まれている高周波成分を除去し、低周波成分のみからなる信号ＳL を出力する。
【００２７】
直流増幅器３０ａは、例えば、差動増幅器ＡＭＰにより構成され、ローパスフィルタ２０からの低周波信号ＳL が抵抗素子Ｒ１を通して差動増幅器ＡＭＰの反転入力端子“−”に入力され、さらに、当該反転入力端子“−”は抵抗素子Ｒ２を介して差動増幅器ＡＭＰの出力端子に接続されている。差動増幅器ＡＭＰの入力端子“＋”に周波数制御信号ＳC1が入力される。図示のように、周波数制御信号ＳC1は直流レベルＶdcにバイアス電圧ΔＶが加わった信号であり、例えば、図３（ａ）示す三角波である。
【００２８】
このように、差動増幅器ＡＭＰおよび抵抗素子Ｒ１，Ｒ２により反転増幅回路が構成され、その出力端子から入力信号ＳL の反転信号にバイアス信号ＳC1が加わった信号ＳV が出力され、ＶＣＯ４０に供給される。
ここで、ローパスフィルタ２０の出力信号ＳL の電圧をＶL とし、信号ＳV の電圧をＶS とすると、次式が成り立つ。
【００２９】
【数１】
0004089030.tif 000002
【００３０】
ＶＣＯ４０は、直流増幅器３０ａから出力される制御信号ＳV により、発振周波数が制御され、当該発振周波数を持つクロック信号ＣＫO が出力される。このため、ＶＣＯ４０の発振周波数は、直流増幅器３０ａに入力された周波数制御信号ＳC1のレベル変化に応じて遷移する。即ち、出力クロック信号ＣＫO のスペクトラムが拡散される。
【００３１】
このように、差動増幅回路ＡＭＰにバイアス信号ＳC1を加えた結果、ローパスフィルタ２０の出力信号ＳL の電圧レベルが式（１）に示す電圧ＶL になるようにＰＬＬ回路が動作する。その結果、差動増幅回路ＡＭＰに加えられたバイアス信号ＳC1のレベルに応じてＶＣＯ４０の発振周波数が変化する。
【００３２】
クロック信号ＣＫO が動作クロック信号として、他の半導体装置が供給されるので、当該クロック信号ＣＫO で動作する半導体装置の電磁波輻射が大幅に低減される。
【００３３】
以上説明したように、本実施形態によれば、ＰＬＬ回路において位相比較器１０により入力した基準クロック信号ＳINと分周器５０からの分周信号ＳD との位相を比較し、これらの信号の位相差に応じてアップダウン信号ＳUDを出力し、ローパスフィルタ２０はその高周波成分を除去し、低周波成分からなる信号ＳL を出力する。直流増幅器３０ａは入力される周波数制御信号ＳC1をバイアスとする制御信号ＳV を生成し、ＶＣＯ４０に供給する。ＶＣＯ４０は制御信号ＳV により設定した周波数で発振し、周波数制御信号ＳC1に応じて周波数が遷移するクロック信号ＣＫO を発生し、動作クロック信号として半導体装置に供給するので、スペクトラム拡散したクロック信号で動作する半導体装置の電磁波輻射を低減できる。
【００３４】
第３実施形態
図６は本発明に係るクロック発生回路の第３の実施形態を示す回路図である。図示のように、本実施形態のクロック発生回路は図５に示した本発明の第２の実施形態とほぼ同様に、ＰＬＬ回路を用いて周波数が遷移するクロック信号を発生する。ただし、本実施形態において位相比較器１０ａの出力信号に応じて動作するチャージポンプ６０に周波数制御信号ＳC2で所定のバイアス電流を発生させることにより、信号ＳL のレベルを制御することで、ＶＣＯ４０の発振周波数を制御する。
【００３５】
位相比較器１０ａに入力される信号ＳINは、例えば、所定の周波数を持つ基準クロック信号である。位相比較器１０ａは、当該基準クロック信号ＳINと分周器５０からの分周信号ＳD の位相を比較し、比較結果に応じてアップ信号ＳUPまたはダウン信号ＳDWを出力する。なお、これらの出力信号は、例えば、基準クロック信号ＳINと分周信号ＳD の位相差に応じて幅が制御されるパルス信号である。例えば、基準クロック信号ＳINが分周信号ＳD より位相が進んでいるとき、これらの信号の位相差に応じた幅を持つパルス信号であるアップ信号ＳUPが出力され、逆に、基準クロック信号ＳINが分周信号ＳD より位相が遅れているとき、これらの信号の位相差に応じた幅を持つパルス信号であるダウン信号ＳDWが出力される。
【００３６】
チャージポンプ６０は、アップ信号ＳUPまたはダウン信号ＳDWに応じてチャージ電流ｉC を発生する。さらに、入力された周波数制御信号ＳC2に応じてバイアス電流ΔｉC を発生し、チャージ電流ｉC に加える。このため、チャージ電流ｉC およびバイアス電流ΔｉC の和（ｉC ＋ΔｉC ）に応じて、キャパシタＣ１が充電または放電し、当該キャパシタＣ１の充放電に応じてレベルが制御される信号ＳL が出力される。
【００３７】
直流増幅器３０は、チャージポンプ６０から出力される信号ＳL を増幅し、得られた信号ＳV を制御信号としてＶＣＯ４０に供給する。なお、本実施形態の直流増幅器３０は、例えば、図２に示すＰＬＬ回路３を構成する直流増幅器と同じ構成を有するものでよい。
ＶＣＯ４０は、制御信号ＳV により制御された発振周波数で発振し、発振信号を出力する。当該発振信号を動作クロック信号ＣＫO として、半導体装置に供給する。
分周器５０はＶＣＯ４０で発生したクロック信号ＣＫO を予め設定した分周比ｎで分周し、分周信号ＳD を発生し、位相比較器１０ａに入力する。
【００３８】
図７はチャージポンプ６０の一構成例を示す回路図である。図示のように、チャージポンプ６０は、電源電圧Ｖddと接地電位ＧＮＤ間に直列に接続されているｐｎｐトランジスタＰ１とｎｐｎトランジスタＱ１およびｐｎｐトランジスタＰ２とｎｐｎトランジスタＱ２、さらに、これらのトランジスタのエミッタ側に接続されている抵抗素子Ｒ３，Ｒ４，Ｒ５およびＲ６により構成されている。
【００３９】
トランジスタＰ１のエミッタが抵抗素子Ｒ３を介して電源電圧Ｖddに接続され、ゲートに位相比較器１０ａからのアップ信号ＳUPが入力される。トランジスタＱ１のエミッタが抵抗素子Ｒ４を介して接地され、ゲートに位相比較器１０ａからのダウン信号ＳDWが入力される。トランジスタＰ１とＱ１コレクタはノードＮＤ１に接続されている。
トランジスタＰ２のエミッタが抵抗素子Ｒ５を介して電源電圧Ｖddに接続され、コレクタがノードＮＤ１に接続されている。トランジスタＱ２のエミッタが抵抗素子Ｒ６を介して接地され、コレクタがノードＮＤ１に接続されている。さらに、トランジスタＰ２とＱ２のゲートに周波数制御信号ＳC2が入力されている。キャパシタＣ１は、ノードＮＤ１と接地電位ＧＮＤとの間に接続されている。
【００４０】
位相比較器１０ａからアップ信号ＳUP、例えば、ローレベルのパルス信号が入力されると、トランジスタＰ１に電流Ｉ1 が流れ、ノードＮＤ１に入力される。一方、位相比較器１０ａからダウン信号ＳDW、例えば、ハイレベルのパルス信号が入力されると、トランジスタＱ１に電流Ｉ2 が流れる。キャパシタＣ１は、ノードＮＤ１に電流Ｉ1 が入力されるとき、当該電流によりチャージされ、ノードＮＤ１の電位が上昇する。逆に、ノードＮＤ１からトランジスタＱ２に電流Ｉ2 が流れると、ノードＮＤ１がディスチャージされ、ノードＮＤ１の電位が降下する。このため、位相比較器１０ａの比較結果に応じて、キャパシタＣ１がチャージまたはディスチャージされ、ノードＮＤ１の電圧が制御される。
【００４１】
一方、トランジスタＰ２とＱ２のゲートに入力された周波数制御信号ＳC2のレベルに応じて、これらのトランジスタに流れる電流が制御される。例えば、周波数制御信号ＳC2のレベルが低くなるとき、トランジスタＰ２に電流Ｉ3 が流れて、これに応じてキャパシタＣ１がチャージされる。一方、周波数制御信号ＳC2のレベルが高くなると、トランジスタＱ２に電流Ｉ4 が流れ、これに応じてキャパシタＣ１はディスチャージされる。このため、周波数制御信号ＳC2のレベルに応じて、キャパシタＣ１がチャージまたはディスチャージされ、ノードＮＤ１の電圧が制御される。
【００４２】
上述したように、チャージポンプ６０において、位相比較器１０ａからのアップ信号ＳUPまたはダウン信号ＳDWおよび周波数制御信号ＳC2に応じて、ノードＮＤ１の電圧、即ち、チャージポンプ６０の出力信号ＳL のレベルが制御される。当該信号ＳL は直流増幅器３０により増幅したあと制御信号ＳV としてＶＣＯ４０に入力される。この結果、ＶＣＯ４０の発振周波数は位相比較器１０ａからのアップ信号ＳUPおよびダウン信号ＳDWのほか、周波数制御信号ＳC2により制御される。
【００４３】
チャージポンプ６０に入力される周波数制御信号ＳC2は、例えば、図３（ａ）に示す三角波とすると、ＶＣＯ４０の出力クロック信号ＣＫO は、当該三角波のレベル変化に応じて周波数が緩やかに遷移する。このため、クロック信号ＣＫO を動作クロックとする半導体装置において、クロック信号のスペクトラムが拡散するので、電磁波輻射が大幅に低減される。
【００４４】
以上説明したように、本実施形態によれば、位相比較器１０ａは入力された基準クロック信号ＳINと分周器５０からの分周信号ＳD の位相を比較し、これらの信号の位相差に応じてアップ信号ＳUPまたはダウン信号ＳDWを出力する。チャージポンプ６０は位相比較器１０ａの出力信号および周波数制御信号ＳC2に応じてチャージまたはディスチャージ電流を発生し、キャパシタＣ１はこれに応じてチャージまたはディスチャージし、信号ＳL のレベルを制御する。直流増幅器３０により信号ＳL を増幅して制御信号ＳV を生成し、ＶＣＯ４０に供給し、ＶＣＯ４０は制御信号ＳV で設定した周波数で発振し、クロック信号ＣＫO を出力するので、当該クロック信号ＣＫO の周波数は周波数制御信号ＳC2のレベル変化に応じて遷移し、スペクトラムが拡散するのでこれを動作クロックとする半導体装置の電磁波輻射が大幅に低減される。
【００４５】
【発明の効果】
以上説明したように、本発明のクロック発生回路によれば、発生されるクロック信号の周波数が緩やかに遷移させることにより、そのスペクトラムが拡散し、それに応じて動作する半導体装置の電磁波輻射が低減できる利点がある。
【図面の簡単な説明】
【図１】本発明に係るクロック発生回路の第１の実施形態を示す回路図である。
【図２】図１に示すクロック発生回路を構成するＰＬＬ回路の一構成例を示す回路図である。
【図３】第１の実施形態のクロック発生回路の動作を示す波形図である。
【図４】クロック信号のスペクトラムを示す図である。
【図５】本発明に係るクロック発生回路の第２の実施形態を示す回路図である。
【図６】本発明に係るクロック発生回路の第３の実施形態を示す回路図である。
【図７】図６に示すクロック発生回路を構成するチャージポンプの一構成例を示す回路図である。
【符号の説明】
１…積分器、２…リミッタ、３…ＰＬＬ回路、４…分周器、１０，１０ａ…位相比較器、２０…ローパスフィルタ、３０，３０ａ…直流増幅器、４０…ＶＣＯ、５０…分周器、６０…チャージポンプ、Ｖdd…電源電圧、ＧＮＤ…接地電位。
【図１】
0004089030.tif 000003
【図２】
0004089030.tif 000004
【図３】
0004089030.tif 000005
【図４】
0004089030.tif 000006
【図５】
0004089030.tif 000007
【図６】
0004089030.tif 000008
【図７】
0004089030.tif 000009