(57)【特許請求の範囲】
【請求項１】
アプリケーション側からのストリームデータをパケットデータとしてあらかじめ決められた時間サイクルでシリアルインタフェースバスに送出する信号処理回路であって、
記憶手段と、
上記アプリケーション側からのストリームデータから抽出すべきデータを指定する制御手段と、
挿入データが一時格納され、タイミング信号を入力すると格納した挿入データが読み出される保持手段と、
上記制御手段で指定されたデータを抽出するデータ抽出回路と、
上記データ抽出回路で抽出されないデータのタイミング情報から上記保持手段に格納された挿入データを読み出すタイミングを生成するタイミング生成回路と、
上記タイミング生成回路が生成したタイミングに合わせて、上記データ抽出回路が抽出したデータの代わりに上記保持手段に格納された挿入データを選択する選択回路と、
上記選択回路による選択結果を受けて、上記データ抽出回路で抽出されないデータ域に上記保持手段から読み出した挿入データを挿入し、かつ抽出データおよび挿入データに受信側で受信データをアプリケーション側へ出力すべき時間情報を付加して上記記憶手段に格納する第１の送信回路と、
上記記憶手段に格納された上記挿入データの時間情報が付加されたデータを読み出し、当該挿入データの時間情報が受信側に到達する時刻を超さない場合には、上記シリアルインタフェースバスにパケットデータとして送信し、当該挿入データの時間情報が受信側に到達する時刻を超すことが予想される場合にはデータの送信を取り止める第２の送信回路と
を有し、
上記第１の送信回路は、
上記挿入データの時間情報を、上記タイミング生成回路で生成されたタイミング情報に基づいて、当該挿入データの時間に設定する
信号処理回路。
【請求項２】
上記第１の送信回路で挿入される挿入データは、上記抽出データに関する情報データである
請求項１記載の信号処理回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ディジタルシリアルインタフェースに用いられる信号処理回路に関するものである。
【０００２】
【従来の技術】
近年、マルチメディア・データ転送のためのインタフェースとして、高速データ転送、リアルタイム転送を実現するＩＥＥＥ（The Institute of Electrical and Electronic Engineers) １３９４、Ｈｉｇｈ  Ｐｅｒｆｏｒｍａｎｃｅ  Ｓｉｒｉａｌ  Ｂｕｓが規格化された。
【０００３】
このＩＥＥＥ１３９４シリアルインタフェースのデータ転送には、従来のRequest,Acknowledge の要求、受信確認を行うアシンクロナス（Asynchronous) 転送と、あるノードから１２５μｓに１回必ずデータが送られるアイソクロナス(Isochronous) 転送がある。
【０００４】
このように、２つの転送モードを有するＩＥＥＥ１３９４シリアルインタフェースでのデータは、パケット単位で転送が行われる。
【０００５】
図８は、アイソクロナス通信における１ソースパケットのバイトサイズを示す図である。図８（Ａ）はＤＶＢ(Digital Video Broadcast) 仕様時、図８（Ｂ）はＤＳＳ(Digital Satelite System) 仕様時のパケットサイズを示している。
【０００６】
ＤＶＢ仕様時のソースパケットサイズは、図８（Ａ）に示すように、４バイトのソースパケットヘッダ（ＳＰＨ；Source Packet Header）と１８８バイトのトランスポートストリームデータの１９２バイトである。
【０００７】
これに対して、ＤＳＳ仕様時のソースパケットサイズは、図８（Ｂ）に示すように、４バイトのソースパケットヘッダ（ＳＰＨ）、１０バイトの付加データ、および１３０バイトのデータの１４４バイトである。
付加バイトはソースパケットヘッダとデータとの間に挿入される。なお、ＩＥＥＥ１３９４規格では、取り扱う最小データの単位は１クワドレット(quadlet) （＝４バイト＝３２ビット）であるため、トランスポートストリームデータと付加データの合計が３２ビット単位で構成できる設定であることが必要である。
ただし、デフォルトでは付加バイトなしで設定される。
【０００８】
図９は、ＩＥＥＥ１３９４規格のアイソクロナス通信でデータを送信させるときの元のデータと、実際に送信されるパケットとの対応関係の一例を示す図である。
【０００９】
図９に示すように、元のデータであるソースパケットは、４バイトのソースパケットヘッダと、データ長を調整するためのパディングデータを付加された後、所定の数のデータブロックに分割される。
なお、パケットを転送するときのデータの単位が１クワドレット（４バイト）であることから、データブロックや各種ヘッダなどのバイト長は、全て４の倍数に設定される。
【００１０】
図１０は、ソースパケットヘッダのフォーマットを示す図である。
図１０に示すように、ソースパケットヘッダのうち、２５ビットには、たとえば上述したＤＶＢ方式等のディジタル衛星放送等で利用されているＭＰＥＧ(Moving Picture Experts Group)−ＴＳ(Transport Stream)データをアイソクロナス通信で送信するときに、ジッタを抑制するために利用されるタイムスタンプ(Time Stamp)が書き込まれる。
【００１１】
そして、このようなパケットヘッダやＣＩＰ(Common Isochronous Packet) ヘッダ等のデータが、所定の数のデータブロックに付加されることによりパケットが生成される。
【００１２】
図１１はアイソクロナス通信用パケットの基本構成例を示す図である。
図１１に示すように、アイソクロナス通信のパケットは、第１クワドレットが１３９４ヘッダ(Header)、第２クワドレットがヘッダＣＲＣ(Header-CRC)、第３クワドレットがＣＩＰヘッダ１（CIP-Header1)、第４クワドレットがＣＩＰヘッダ２（CIP-Header2)、第５クワドレットがソースパケットヘッダ（ＳＰＨ）で、第６クワドレット以降がデータ領域である。そして、最後のクワドレットがデータＣＲＣ(Data-CRC)である。
【００１３】
１３９４ヘッダは、データ長を表すdata-length 、このパケット転送されるチャネルの番号（０〜６３のいずれか）を示すchannel 、処理のコードを表すtcode 、および各アプリケーションで規定される同期コードｓｙにより構成されている。
ヘッダＣＲＣは、パケットヘッダの誤り検出符号である。
【００１４】
ＣＩＰヘッダ１は、送信ノード番号のためのＳＩＤ(Source node ID)領域、データブロックの長さのためのＤＢＳ(Data Block Size) 領域、パケット化におけるデータの分割数のためのＦＮ(Fraction Number) 領域、パディングデータのクワドレット数のためのＱＰＣ(Quadlet Padding Count) 領域、ソースパケットヘッダの有無を表すフラグのためのＳＰＨ領域、アイソクロナスパケットの数を検出するカウンタのためのＤＢＣ（Data Block Continuty Counter）領域により構成されている。
なお、ＤＢＳ領域は、１アイソクロナスパケットで転送するクワドレット数を表す。
【００１５】
ＣＩＰヘッダ２は、転送されるデータの種類を表す信号フォーマットのためのＦＭＴ領域、および信号フォーマットに対応して利用されるＦＤＦ(Format Dependent Field)領域により構成されている。
【００１６】
ＳＰＨヘッダは、トランスポートストリームパケットが到着した時間に固定の遅延値を加えた値が設定されるタイムスタンプ領域を有している。
また、データＣＲＣは、データフィールドの誤り検出符号である。
【００１７】
上述した構成を有するパケットの送受信を行うＩＥＥＥ１３９４シリアルインタフェースの信号処理回路は、図１２に示すように、主としてＩＥＥＥ１３９４シリアルバスを直接ドライブするフィジカル・レイヤ回路１と、フィジカル・レイヤ回路１のデータ転送をコントロールするリンク・レイヤ回路２とにより構成される。
【００１８】
上述したＩＥＥＥ１３９４シリアルインタフェースにおけるアイソクロナス通信系では、たとえば図１２に示すように、リンク・レイヤ回路２はフィジカル・レイヤ回路１を介してシリアルインタフェースバスＢＳに接続されている。
そして、リンク・レイヤ回路２には、ＭＰＥＧトランスポータやＤＶＣＲ(Digital Video Cassette Recorder) 等のアプリケーション側回路３が接続される。
【００１９】
【発明が解決しようとする課題】
ところで、映画やテレビ放送などの映像データは、たとえばディジタル衛星放送用のセット・トップ・ボックスを介してリンク・レイヤ回路２に供給されるが、セット・トップ・ボックスへのストリームデータの１チャンネル内には複数の番組が含まれている。
【００２０】
しがしながら、従来のＩＥＥＥ１３９４シリアルインタフェースの信号処理回路は、特定の番組だけを選択して出力することができない。
したがって、ストリームデータから特定の番組だけを抽出して出力するには、外付けの回路を設け、ここで特定の番組を抽出してリンク・レイヤ回路２に入力させる必要があった。
また、特定の番組のみを抽出した場合には、その抽出した番組に関する情報を付加してシリアルインタフェースバスに送信する必要があるが、ＩＥＥＥ１３９４シリアルインタフェースの信号処理回路では、番組を抽出し、抽出したデータにその情報を付加するという機能を備えた構成は未だ実現されていない。
【００２１】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、外付け回路を必要とすることなく、特定のデータみを抽出することができ、また、抽出データに情報を付加することができる信号処理回路を提供することにある。
【００２２】
【課題を解決するための手段】
上記目的を達成するため、本発明は、アプリケーション側からのストリームデータをパケットデータとしてあらかじめ決められた時間サイクルでシリアルインタフェースバスに送出する信号処理回路であって、記憶手段と、上記アプリケーション側からのストリームデータから抽出すべきデータを指定する制御手段と、挿入データが一時格納され、タイミング信号を入力すると格納した挿入データが読み出される保持手段と、上記制御手段で指定されたデータを抽出するデータ抽出回路と、上記データ抽出回路で抽出されないデータのタイミング情報から上記保持手段に格納された挿入データを読み出すタイミングを生成するタイミング生成回路と、上記タイミング生成回路が生成したタイミングに合わせて、上記データ抽出回路が抽出したデータの代わりに上記保持手段に格納された挿入データを選択する選択回路と、上記選択回路による選択結果を受けて、上記データ抽出回路で抽出されないデータ域に上記保持手段から読み出した挿入データを挿入し、かつ抽出データおよび挿入データに受信側で受信データをアプリケーション側へ出力すべき時間情報を付加して上記記憶手段に格納する第１の送信回路と、上記記憶手段に格納された上記挿入データの時間情報が付加されたデータを読み出し、当該挿入データの時間情報が受信側に到達する時刻を超さない場合には、上記シリアルインタフェースバスにパケットデータとして送信し、当該挿入データの時間情報が受信側に到達する時刻を超すことが予想される場合にはデータの送信を取り止める第２の送信回路とを有し、上記第１の送信回路は、上記挿入データの時間情報を、上記タイミング生成回路で生成されたタイミング情報に基づいて、当該挿入データの時間に設定する。
【００２７】
また、本発明では、上記送信回路または第１の送信回路で挿入される挿入データは、上記抽出データに関する情報データである。
【００２８】
本発明によれば、データ抽出回路において、アプリケーション側からのストリームデータから指定されたデータが抽出される。
そして、送信回路において、データ抽出回路で抽出されたデータおよびデータ抽出回路で抽出されないデータ域に規定のデータが挿入されて、抽出データおよび挿入データがパケットデータとしてシリアルインタフェースバスに送信される。
【００２９】
また、送信回路または第１の送信回路では、抽出データおよび挿入データに受信側で受信データをアプリケーション側へ出力すべき時間情報が付加される。
【００３０】
また、第１の送信回路で時間情報が付加された抽出データおよび挿入データは一旦記憶手段に格納される。
そして、第２の送信回路において、記憶手段に格納された時間情報が付加されたデータが読み出され、時間情報が受信側に到達する時刻を超さないと予想される場合には、読み出しデータは、シリアルインタフェースバスにパケットデータとして送信される。
一方、時間情報が受信側に到達する時刻を超すことが予想される場合にはデータの送信を取り止められる。
【００３１】
【発明の実施の形態】
図１は、ＩＥＥＥ１３９４シリアルインタフェースに適用される本発明に係る信号処理回路の一実施形態を示すブロック構成図である。
【００３２】
この信号処理回路は、リンク・レイヤ回路１０、フィジカル・レイヤ回路２０、ホストコンピュータとしてのＣＰＵ３０により構成されている。また、リンクレイヤ回路１０には、アプリケーション側回路４０が接続されている。
アプリケーション側回路４０は、図１に示すように、ＭＰＥＧトランスポータ４１、Ｄ／Ａ(Digital/Analog)コンバータ４２、ＩＥＣ９５８ディジタルオーディオ回路４３により構成される。また、４４はクロック供給回路としてのＰＬＬ回路を示している。
なお、以下では、アプリケーション側回路４０をＭＰＥＧトランスポータ４１として説明する。
【００３３】
リンク・レイヤ回路１０は、ＣＰＵ３０の制御の下、アシンクロナス転送およびアイソクロナス転送の制御、並びにフィジカル・レイヤ回路２０の制御を行う。
具体的には、図１に示すように、リンクコア(Link Core))１０１、ホストインタフェース回路（HOST I/F）１０２、アプリケーションインタフェース回路（AP I/F) １０３、アシンクロナス通信の送信用ＦＩＦＯ（AT-FIFO)１０４、アシンクロナス通信の受信用ＦＩＦＯ（AR-FIFO)１０５、インサートパケットバッファ（ＩＰＢ）１０６、暗号処理回路（ＣＰＨ）１０７、第１の送信回路としてのアイソクロナス通信用送信前処理回路(TXOPRE)１０８、第２の送信回路としてのアイソクロナス通信用送信後処理回路(TXOPRO)１０９、第１の受信回路としてのアイソクロナス通信用受信前処理回路(TXIPRE)１１０、第２の受信回路としてのアイソクロナス通信用受信後処理回路(TXIPRO)１１１、アイソクロナス通信の送信用ＦＩＦＯ(IT-FIFO) １１２、アイソクロナス通信の受信用ＦＩＦＯ(IR-FIFO) １１３および保持手段としてのコンフィギュレーションレジスタ（Configuration Register、以下ＣＦＲという）１１４により構成されている。
【００３４】
図１の回路おいて、ホストインタフェース回路１０２、送信用ＦＩＦＯ１０４、受信用ＦＩＦＯ１０５およびリンクコア１０１によりアシンクロナス通信系回路が構成される。
そして、アプリケーションインタフェース回路１０３、暗号処理回路１０７、送信前処理回路１０８、送信後処理回路１０９、受信前処理回路１１０、受信後処理回路１１１、送信用ＦＩＦＯ１１２、受信用ＦＩＦＯ１１３およびリンクコア１０１によりアイソクロナス通信系回路が構成される。
【００３５】
リンクコア１０１は、アシンクロナス通信用パケットおよびアイソクロナス通信用パケットの送信回路、受信回路、これらパケットのＩＥＥＥ１３９４シリアルバスＢＳを直接ドライブするフィジカル・レイヤ回路２０とのインタフェース回路、１２５μｓ毎にリセットされるサイクルタイマ、サイクルモニタやＣＲＣ回路から構成されている。そして、たとえばサイクルタイマ等の時間データ等はＣＦＲ１１１を通してアイソクロナス通信系処理回路に供給される。
【００３６】
ホストインタフェース回路１０２は、主としてホストコンピュータとしてのＣＰＵ３０と送信用ＦＩＦＯ１０４、受信用ＦＩＦＯ１０５とのアシンクロナス通信用パケットの書き込み、読み出し等の調停、並びに、ＣＰＵ３０とＣＦＲ１１４との各種データの送受信の調停を行う。
たとえばＣＰＵ３０からは、アプリケーション側回路４０からＭＰＥＧのトランスポートストリームデータの中から任意のストリーム（たとえば特定のプログラムデータ）を抽出する場合にレジスタＰＩＤ(Program ID)に所望のストリームプログラムデータのＰＩＤの値がセットされる。
また、ＣＰＵ３０からは、たとえばＭＰＥＧのトランスポートストリームデータから抽出したストリームデータにその番組の情報として付加すべき挿入用パケットであるインサートパケットデータを挿入する必要が生じたとき、ＣＦＲ１１４のレジスタＩＰＴｘＧｏに論理「１」がセットされる。
さらに、たとえばＣＰＵ３０からは、アイソクロナスパケットを暗号化する、後述する複数のモード（キー；ｋｅｙ）が設定され、設定された暗号モードのうちの一つを選択して暗号処理回路１０７が暗号化すべき暗号キー選択情報が、ホストインタフェース１０２を通してＣＦＲ１１４にセットされる。
また、たとえばＣＰＵ３０からは、アイソクロナス通信用パケットのＳＰＨ（ソースパケットヘッダ）に設定されるタイムスタンプ用遅延時間Txdelay がホストインタフェース１０２を通してＣＦＲ１１４にセットされる。
【００３７】
アプリケーションインタフェース回路１０３は、アプリケーション側回路４０、たとえばＭＰＥＧトランスポータ４１と暗号処理回路１０７と制御信号等を含む、暗号化前および復号化後のデータの送受信の調停を行う。
そして、たとえばＭＰＥＧトランスポータ４１からトランスポートストリームデータとして送られてくるディジタル衛星放送のチャンネルデータから任意の番組データをシリアルインタフェースバスＢＳに送信する場合には、ＣＦＲ１１４のレジスタＰＩＤに設定された値のストリームデータを抽出する。
また、アプリケーションインタフェース回路１０３は、任意のデータを選択して抽出した場合には、一連のトランスポートストリームデータのうちの選択されなかったストリームデータのタイミング情報から、抽出されなかったストリームデータ域に対してインサートパケットデータを挿入する挿入タイミング信号を生成する。
【００３８】
図２は、アプリケーションインタフェース回路１０３におけるストリームデータ抽出系回路の構成例を示すブロック図で、図３は図２の回路のタイミングチャートである。
ストリームデータ抽出系回路１０３Ａは、図２に示すように、ＰＩＤフィルタ１０３１、タイミング生成回路１０３２、およびマルチプレクサ１０３３により構成されている。
【００３９】
ＰＩＤフィルタ１０３１は、トランスポートストリームデータとして送られてくるディジタル衛星放送のチャンネルデータから、ＣＦＲ１１４のレジスタＰＩＤに設定された値で指定された特定のストリームデータを抽出する。
【００４０】
タイミング生成回路１０３２は、一連のトランスポートストリームデータのうちの選択されなかったストリームデータのタイミング情報から、ＰＩＤフィルタ１０３１で抽出されなかったストリームデータ域に対してインサートパケットデータを挿入する挿入タイミング信号Ｓ１０３２を生成し、インサートパケットバッファ１０６およびマルチプレクサ１０３３に出力する。
【００４１】
マルチプレクサ１０３３は、ＰＩＤフィルタ１０３１で抽出されたストリームデータを暗号処理回路１０７に入力させ、タイミング信号Ｓ１０３２をアクティブで入力すると、ＰＩＤフィルタ１０３１の出力データに代えてインサートパケットバッファ１０６から読み出されたインサートパケットを暗号処理回路１０７に入力させる。
【００４２】
送信用ＦＩＦＯ１０４には、ＩＥＥＥ１３９４シリアルバスＢＳに伝送させるアシンクロナス通信用パケットが格納され、受信用ＦＩＦＯ１０５にはＩＥＥＥ１３９４シリアルインタフェースバスＢＳを伝送されてきたアシンクロナス通信用パケットが格納される。
【００４３】
インサートパケットバッファ１０６には、所望のパケットデータがＣＰＵ３０から書き込まれる。
またたとえば、アプリケーションインタフェース回路１０３において、ＭＰＥＧトランスポータ４１からトランスポートストリームデータとして送られてくるディジタル衛星放送のチャンネルデータから任意の番組データを抽出してシリアルインタフェースバスＢＳに送信する場合には、抽出したストリームデータに関する情報がインサートパケットとして書き込まれる。
そして、インサートパケットバッファ１０６は、アプリケーションインタフェース回路１０３のタイミング生成回路１０３２にタイミング信号Ｓ１０３２を受けると書き込まれたインサートパケットをアプリケーションインタフェース回路１０３のマルチプレクサ１０３３に出力する。
【００４４】
また、インサートパケットバッファ１０６の容量は、たとえば１８８バイトであり、１８８バイトまでのデータが有効で、この容量を超えたデータに関しては送信されない。
送信するデータが１８８バイト以下の場合は、書き込まれたデータ以外が「１」にセットされて送信される。
インサートパケットバッファ１０６に一度書き込まれたデータは、再び書き込みが行われるまで、その値を保持される。
インサートパケットバッファ１０６に書き込まれたデータは、暗号処理回路１０７で暗号化されて送信前処理回路１０８を介して送信用ＦＩＦＯ１１２に転送されるが、転送時には、上述したＣＦＲ１１４のレジスタＩＰＴｘＧｏが「１」に設定され、転送が終了した場合には自動的に「０」に設定され、ＣＰＵ３０はこれを確認することで転送終了を確認する。
【００４５】
暗号処理回路１０７は、データ送信時には、ＣＰＵ３０からＣＦＲ１１４に設定された暗号キー選択情報に基づき、ＣＰＵ３０からＣＦＲ１１４に設定された複数の暗号モード（キー；ｋｅｙ）のうち一の暗号キーを選択し、選択した暗号キーにより、アプリケーションインタフェース回路１０３を介して入力した送信すべきデータをたとえば所定の共通鍵暗号方式により暗号化し、送信前処理回路１０８に出力する。
また、暗号処理回路１０７は、受信後処理回路１１１を介して入力した暗号化されたデータの暗号化に用いられた暗号モード（キー）を検出し、その暗号キー情報に基づいて暗号化データを復号してアプリケーションインタフェース回路１０３に出力する。
【００４６】
ここで、暗号モードおよび暗号キーの例について図４に関連付けて説明する。
暗号モードには、図４（Ａ）に示すように、モードＡ，モードＢ、およびモードＣの３種類があり、これに加えて暗号化なしがある。
そし、各暗号モードＡ，Ｂ，Ｃの内容は次の通りである。
暗号モードＡはコピーを認めない(Never Cppy)、暗号モードＢは一度だけコピーを認める(Copy Once) 、暗号モードＣはこれ以上のコピーを認めないおよび暗号化しない(No MOre Copy)である。
また、暗号キーには、図４（Ｂ）に示すように、偶数(Even)キー、および奇数(Odd) キーの２種類がある。
したがって、暗号化を行う暗号キーとしては、▲１▼モードＡ，奇数、▲２▼モードＡ，偶数、▲３▼モードＢ，奇数、▲４▼モードＢ，偶数、▲５▼モードＣ，奇数、▲６▼モードＣ，偶数の６種類がある。
【００４７】
図５は、暗号処理回路１０７の構成例を示すブロック図である。
暗号処理回路１０７は、図５に示すように、暗号モード選択回路１０７１、暗号モード検出回路１０７２、マルチプレクサ１０７３、および暗号エンジン回路１０７４により構成されている。
【００４８】
暗号モード選択回路１０７１は、データ送信時には、ＣＰＵ３０からＣＦＲ１１４に設定された暗号キー選択信号（情報）Ｓ１１４に基づき、ＣＰＵ３０からＣＦＲ１１４に設定された６個の暗号モード（キー；ｋｅｙ）のうちの一の暗号キーを選択し、暗号エンジン回路１０７４に出力する。
また、データ受信時には、暗号モード検出回路１０７２からの暗号キー選択信号Ｓ１０７２に基づき、ＣＰＵ３０からＣＦＲ１１４に設定された６個の暗号モード（キー；ｋｅｙ）のうち、一の暗号キーを選択し、暗号エンジン回路１０７４に出力する。
【００４９】
暗号モード検出回路１０７２は、受信後処理回路１１１を介して入力し暗号化情報から、データの暗号化に用いられた暗号モード（キー）を検出し、検出結果を暗号キー選択信号Ｓ１０７２として暗号モード選択回路１０７１に出力する。
【００５０】
マルチプレクサ１０７３は、送信時にはアプリケーションインタフェース回路１０３を介した送信データを暗号エンジン回路１０７４に入力させ、受信時には受信後処理回路１１１による暗号化されている受信データを暗号エンジン回路１０７４に入力させる。
【００５１】
暗号エンジン回路１０７４は、送信時には、マルチプレクサ１０７３を介して入力した送信データを、暗号モード選択回路１０７１により指定された暗号キーに基づいて暗号化してその暗号化情報とともに送信前処理回路１０８に出力し、受信時には、マルチプレクサ１０７３を介して入力した受信データを、暗号モード選択回路１０７１により指定された暗号キーに基づいて暗号化データを復号してアプリケーションインタフェース回路１０３に出力する。
【００５２】
送信前処理回路１０８は、暗号処理回路１０７による送信しべき暗号化データを受けて、ＩＥＥＥ１３９４規格のアイソクロナス通信用としてクワドレット（４バイト）単位にデータ長を調整し、かつ４バイト（＋４ビット）のソースパケットヘッダ（ＳＰＨ）を付加し、送信用ＦＩＦＯ１１２に格納する。
【００５３】
送信前処理回路１０８は、送信用ＦＩＦＯ１１２に送信データを格納するに際して、図６（Ａ）に示すように、４バイト（０〜３１ビット）のソースパケットヘッダに４ビット（３２〜３６ビット）を付加し、この付加ビットのうちの３３ビット、３４ビット、および３５ビットの３ビットを用いて暗号化情報を設定して格納するとともに、図６（Ｂ）に示すように、データ領域の４バイト（０〜３１ビット）の最大長を示すデータペイロード(Data Payload)に同じく４ビット（３２〜３６ビット）を付加し、この付加ビットのうちの３３ビット、３４ビット、および３５ビットの３ビットを用いて暗号化情報を設定して格納する。
【００５４】
暗号化情報は、モードがビット〔３５：３４〕の２ビットで示され、キーの種類をビット〔３３〕の１ビットで示され、内容に応じてこれら３ビットが、図４中ｓｙ〔３：２〕およびｓｙ〔１〕のように設定される。ただし、ビット３２は未使用である。
すなわち、モードＡで偶数キーの場合には〔１１１〕、モードＢで偶数キーの場合には〔１０１〕、モードＣで偶数キーの場合には〔０１１〕、モードＡで奇数キーの場合には〔１１０〕、モードＢで奇数キーの場合には〔１００〕、モードＣで奇数キーの場合には〔０１０〕に設定される。
また、暗号化なしの場合には、ビット〔３５：３４〕が〔００〕に設定される。このとき、ビット〔３３〕は意味を持たない。
【００５５】
また、送信前処理回路１０８は、ソースパケットヘッダを付加するときに受信側のデータ出力時間を決定するタイムスタンプを設定するが、この設定は以下のように行われる。
まず、アプリケーション側回路４０、たとえばＭＰＥＧトランスポータ４１からパケットの最終データを受け取ったタイミングで内部のサイクルレジスタの値をラッチする。
次に、ＣＰＵ３０からホストインタフェース１０２を介してＣＦＲ１１４にセットされた遅延時間Txdelay を上記サイクルレジスタの値に加算する。
そして、加算した値をタイムスタンプとして、受け取ったパケットのソースパケットヘッダに挿入（設定）する。
なお、インサートパケットデータが挿入されている場合には、インサートパケットのタイムスタンプは、図３（Ｄ）に示す挿入パケットギャップ(Insert Pcket Gap)の時間が設定される。
【００５６】
図６（Ａ）は、ソースパケットヘッダにおけるタイムスタンプの具体的な構成を説明するための図である。
図６（Ａ）に示すように、受信側のデータ出力時間を決定するためのタイムスタンプは、２５ビットで現時刻を表す。
すなわち、タイムスタンプは２５ビットで構成され、下位１２ビットがサイクルオフセットＣＯ(cycle-offset)領域、上位１３ビットがサイクルカウントＣＣ(cycle-count) 領域として割り当てられている。
サイクルオフセットは０〜３０７１（１２ｂ  １０１１１１１１１１１１）の１２５μｓをカウントし（クロックＣＬＫ＝２４．５７６ＭＨｚ）、サイクルカウントは０〜７９９９（１３ｂ  １１１１１００１１１１１１）の１秒をカウントするものである。
したがって、原則として、タイムスタンプの下位１２ビットは３０７２以上を示すことはなく、上位１３ビットは８０００以上を示すことはない。
【００５７】
送信後処理回路１０９は、送信用ＦＩＦＯ１１２に格納されたソースパケットヘッダを含むデータに対して図８および図１１に示すように、１３９４ヘッダ、ＣＩＰヘッダ１，２を付加してリンクコア１０１の送信回路に出力する。
具体的には、図８に示すように、データ長を表すdata-length 、このパケット転送されるチャネルの番号（０〜６３のいずれか）を示すchannel 、処理のコードを表すtcode 、および暗号化情報を示すｓｙにより構成した１３９４ヘッダ、さらに図１１に示すように、送信ノード番号のためのＳＩＤ(Source node ID)領域、データブロックの長さのためのＤＢＳ(Data Block Size) 領域、パケット化におけるデータの分割数のためのＦＮ(Fraction Number) 領域、パディングデータのクワドレット数のためのＱＰＣ(Quadlet Padding Count) 領域、ソースパケットヘッダの有無を表すフラグのためのＳＰＨ領域、アイソクロナスパケットの数を検出するカウンタのためのＤＢＣ領域により構成したＣＩＰヘッダ１、並びに転送されるデータの種類を表す信号フォーマットのためのＦＭＴ領域、および信号フォーマットに対応して利用されるＦＤＦ(Format Dependent Field)領域により構成したＣＩＰヘッダ２を付加する。
【００５８】
なお、１３９４ヘッダに設定される暗号化情報ｓｙは、１３９４ヘッダのビット〔３，２，１〕の３ビットが割り当てられる。その内容は、ＦＩＦＯ１１２に格納されたソースパケットヘッダに付加された暗号化情報に基づいて設定される。
暗号化情報は、モードがビット〔３：２〕の２ビットで示され、キーの種類をビット〔１〕の１ビットで示され、内容に応じてこれら３ビットが、図２中ｓｙ〔３：２〕およびｓｙ〔１〕のように設定される。
すなわち、モードＡで偶数キーの場合には〔１１１〕、モードＢで偶数キーの場合には〔１０１〕、モードＣで偶数キーの場合には〔０１１〕、モードＡで奇数キーの場合には〔１１０〕、モードＢで奇数キーの場合には〔１００〕、モードＣで奇数キーの場合には〔０１０〕に設定される。
また、暗号化なしの場合には、ビット〔３：２〕が〔００〕に設定される。このとき、ビット〔１〕は意味を持たない。
【００５９】
また、送信後処理回路１０９は、タイムスタンプの値ＴＳと現時刻ＣＴとの関係からパケットを送信しても受信側に到達したときは時間が過ぎてしまい無意味になってしまう場合には、そのパケットの送信を行わない、いわゆるレイト（ＬＡＴＥ）処理を行う。
なお、インサートパケットのタイムスタンプの値は、アプリケーションインタフェース回路１０３のタイミング生成回路１０３２で生成されたパケットギャップの時間であることから、インサートパケットのＬＡＴＥ処理の判断となるのはパケットギャップの時間である。
【００６０】
受信前処理回路１１０は、リンクコア１０１を介してＩＥＥＥ１３９４シリアルバスＢＳを伝送されてきたアイソクロナス通信用パケットを受けて、受信パケットの１３９４ヘッダ、ＣＩＰヘッダ１，２等の内容を解析し、４バイト（＋４ビット）のソースパケットヘッダ（ＳＰＨ）を付加し、受信用ＦＩＦＯ１１３に格納する。
【００６１】
受信前処理回路１１０は、受信用ＦＩＦＯ１１３に受信データを格納するに際して、受信パケットの１３９４ヘッダのｓｙ領域のビット３，２，１に設定されている暗号化情報を、送信前処理１０８と同様に格納するソースパケットヘッダおよびデータに付加する。
すなわち、図６（Ａ）に示すように、４バイト（０〜３１ビット）のソースパケットヘッダに４ビット（３２〜３６ビット）を付加し、この付加ビットのうちの３３ビット、３４ビット、および３５ビットの３ビットを用いて暗号化情報を設定して格納するとともに、図６（Ｂ）に示すように、データ領域の４バイト（０〜３１ビット）の最大長を示すデータペイロード(Data Payload)に同じく４ビット（３２〜３６ビット）を付加し、この付加ビットのうちの３３ビット、３４ビット、および３５ビットの３ビットを用いて暗号化情報を設定して格納する。
【００６２】
暗号化情報は、モードがビット〔３５：３４〕の２ビットで示され、キーの種類をビット〔３３〕の１ビットで示され、内容に応じてこれら３ビットが、図２中ｓｙ〔３：２〕およびｓｙ〔１〕のように設定される。ただし、ビット３２は未使用である。
すなわち、モードＡで偶数キーの場合には〔１１１〕、モードＢで偶数キーの場合には〔１０１〕、モードＣで偶数キーの場合には〔０１１〕、モードＡで奇数キーの場合には〔１１０〕、モードＢで奇数キーの場合には〔１００〕、モードＣで奇数キーの場合には〔０１０〕に設定される。
また、暗号化なしの場合には、ビット〔３５：３４〕が〔００〕に設定される。このとき、ビット〔３３〕は意味を持たない。
【００６３】
受信後処理回路１１１は、受信用ＦＩＦＯ１１３に格納されたソースパケットヘッダおよびデータを読み出して、付加された暗号化情報を暗号処理回路１０７の暗号モード検出回路１０７２に出力し、暗号化データをマルチプレクサ１７３を介して暗号エンジン回路１０７４に入力させる。
また、受信後処理回路１１１は、データ読み出し時においては、ＦＩＦＯ１１３に格納されたソースパケットヘッダのタイムスタンプの時間データを読み出し、読み出したタイムスタンプデータ（ＴＳ）とリンクコア１０１内にあるサイクルタイマによるサイクルタイム（ＣＴ）を比較し、サイクルタイムＣＴがタイムスタンプデータＴＳより大きい場合に、暗号エンジン回路１０７４で復号化されたデータをアプリケーションインタフェース回路１０３を介し、たとえばＭＰＥＧ用トランスポートストリームデータとしてＭＰＥＧトランスポータ４１へ出力させる。
【００６４】
次に、ＩＥＥＥ１３９４シリアルインタフェースバスＢＳを伝送されるアイソクロナス通信用パケットの送信動作および受信動作を説明する。
【００６５】
まず、ＣＰＵ３０からＣＦＲ１１４に、アイソクロナスパケットを暗号化する複数のモード（キー；ｋｅｙ）が設定される。
そして、ＩＥＥＥ１３９４シリアルインタフェースバスＢＳにアイソクロナス通信用パケットを送出する場合には、設定された暗号モードのうちの一つを選択して暗号処理回路１０７が暗号化すべき暗号キー選択情報が、ＣＰＵ３０からホストインタフェース１０２を通してＣＦＲ１１４にセットされる。また、ＣＰＵ３０からは、アイソクロナス通信用パケットのＳＰＨ（ソースパケットヘッダ）に設定されるタイムスタンプ用遅延時間Txdelay がホストインタフェース１０２を通してＣＦＲ１１４にセットされる。
【００６６】
これと並行して、アプリケーション側回路４０のたとえばＭＰＥＧトランスポータ４１によるＭＰＥＧトランスポートストリームデータが、アプリケーションインタフェース回路１０３を介して暗号処理回路１０７に入力される。
【００６７】
また、トランスポートストリームデータの中から任意のストリーム（たとえば特定のプログラムデータ）を抽出する場合には、ＣＰＵ３０からＣＦＲ１１４にレジスタＰＩＤ(Program ID)に所望のストリームプログラムデータのＰＩＤの値がセットされる。
また、ＣＰＵ３０からは、たとえばＭＰＥＧのトランスポートストリームデータから抽出したストリームデータにその番組の情報として付加すべき挿入用パケットであるインサートパケットデータを挿入する必要が生じたとき、ＣＦＲ１１４のレジスタＩＰＴｘＧｏに論理「１」がセットされる。
【００６８】
そして、ＣＦＲ１１４にセットされたＰＩＤの値はアプリケーションインタフェース回路１０３に供給される。
アプリケーションインタフェース回路１０３では、ＰＩＤフィルタ１０３１において、トランスポートストリームデータとして送られてくるディジタル衛星放送のチャンネルデータから、ＣＦＲ１１４のレジスタＰＩＤに設定された値で指定された特定のストリームデータが抽出される。この抽出ストリームデータはマルチプレクサ１０３３を介して暗号処理回路１０７に入力される。
また、アプリケーションインタフェース回路１０３では、タイミング生成回路１０３２において、一連のトランスポートストリームデータのうちの選択されなかったストリームデータのタイミング情報から、ＰＩＤフィルタ１０３１で抽出されなかったストリームデータ域に対してインサートパケットデータを挿入する挿入タイミング信号Ｓ１０３２が生成され、インサートパケットバッファ１０６およびマルチプレクサ１０３３に出力される。
【００６９】
インサートパケットバッファ１０６では、挿入タイミング信号Ｓ１０３２を受けてＣＰＵ３０から書き込まれた抽出ストリームデータの情報データが読み出され、マルチプレクサ１０３３を介して暗号処理回路１０７に入力される。
【００７０】
暗号処理回路１０７では、送信時にはアプリケーションインタフェース回路１０３を介した送信データが、マルチプレクサ１０７３を介して暗号エンジン回路１０７４に入力される。
また、暗号モード選択回路１０７１において、ＣＰＵ３０からＣＦＲ１１４に設定された暗号キー選択信号（情報）Ｓ１１４に基づき、ＣＰＵ３０からＣＦＲ１１４に設定された６個の暗号モード（キー；ｋｅｙ）のうちの一の暗号キーが選択され、その情報が暗号エンジン回路１０７４に供給される。
【００７１】
暗号エンジン回路１０７４においては、マルチプレクサ１０７３を介して入力した送信データが、暗号モード選択回路１０７１により指定された暗号キーに基づいて暗号化されて送信前処理回路１０８に出力される。
【００７２】
送信前処理回路１０８では、暗号処理回路１０７による送信しべき暗号化データを受けて、ＩＥＥＥ１３９４規格のアイソクロナス通信用としてクワドレット（４バイト）単位にデータ長が調整され、かつ４バイト（＋４ビット）のソースパケットヘッダ（ＳＰＨ）を付加されて送信用ＦＩＦＯ１１２に格納される。
ソースパケットヘッダには、受信側のデータ出力時間を決定するタイムスタンプを設定するが、この設定は以下のように行われる。
まず、アプリケーション側回路４０、たとえばＭＰＥＧトランスポータ４１からパケットの最終データを受け取ったタイミングで内部のサイクルレジスタの値がラッチされる。次に、ＣＰＵ３０からホストインタフェース１０２を介してＣＦＲ１１４にセットされた遅延時間Txdelay がサイクルレジスタの値に加算される。そして、加算した値をタイムスタンプとして、受け取ったパケットのソースパケットヘッダに挿入（設定）される。
なお、インサートパケットデータが挿入されている場合には、インサートパケットのタイムスタンプは、図３（ｄ）に示す挿入パケットギャップ(Insert Pcket Gap)の時間が設定される。
【００７３】
また、このとき、送信前処理回路１０８では、送信用ＦＩＦＯ１１２に送信データを格納するに際して、４バイト（０〜３１ビット）のソースパケットヘッダに４ビット（３２〜３６ビット）が付加され、この付加ビットのうちの３３ビット、３４ビット、および３５ビットの３ビットを用いて暗号化情報が設定され、併せて、データ領域の４バイト（０〜３１ビット）の最大長を示すデータペイロード(Data Payload)に同じく４ビット（３２〜３６ビット）が付加され、この付加ビットのうちの３３ビット、３４ビット、および３５ビットの３ビットを用いて暗号化情報が設定されて格納される。
【００７４】
ＦＩＦＯ１１２に格納された送信データは、送信後処理回路１０９により読み出され、ソースパケットヘッダを含むデータに対して１３９４ヘッダ、ＣＩＰヘッダ１，２が付加されてリンクコア１０１の送信回路に出力される。
このとき、付加ビットに設定されていた暗号化情報ｓｙは、１３９４ヘッダのビット〔３，２，１〕の３ビットに割り当てられてる。なお、その内容は、ＦＩＦＯ１１２に格納されたソースパケットヘッダに付加された暗号化情報に基づいて設定される。
【００７５】
また、送信後処理回路１０９では、タイムスタンプの値ＴＳと現時刻ＣＴとの関係からパケットを送信しても受信側に到達したときは時間が過ぎてしまい無意味になってしまう場合には、そのパケットの送信を行わないＬＡＴＥ処理が行われる。
【００７６】
そして、リンクコア１０１の送信回路に入力されたパケットデータは、フィジカル・レイヤ回路２０を介してＩＥＥＥ１３９４シリアルインタフェースバスＢＳにアイソクロナス通信用パケットとして送出される。
【００７７】
ＩＥＥＥ１３９４シリアルバスＢＳを伝送されてきた、１３９４ヘッダに暗号化情報が設定されてるアイソクロナス通信用パケットは、フィジカル・レイヤ回路１０、リンクコア１０１を介して受信前処理回路１１０に入力される。
【００７８】
受信前処理回路１１０では、受信パケットの１３９４ヘッダ、ＣＩＰヘッダ１，２等の内容が解析され、ソースパケットヘッダとデータがＦＩＦＯ１１３に書き込まれる。
このとき、受信前処理回路１１０においては、受信用ＦＩＦＯ１１３に受信データを格納するに際して、４バイト（０〜３１ビット）のソースパケットヘッダに４ビット（３２〜３６ビット）が付加され、この付加ビットのうちの３３ビット、３４ビット、および３５ビットの３ビットを用いて暗号化情報が設定され、併せて、データ領域の４バイト（０〜３１ビット）の最大長を示すデータペイロード(Data Payload)に同じく４ビット（３２〜３６ビット）が付加され、この付加ビットのうちの３３ビット、３４ビット、および３５ビットの３ビットを用いて暗号化情報が設定されて格納される。
【００７９】
そして、ＦＩＦＯ１１３に格納されたソースパケットヘッダおよび受信データは、受信後処理回路１１１により読み出され、付加ビットの暗号化情報が暗号処理回路１０７の暗号モード検出回路１０７２に供給され、暗号化データをマルチプレクサ１７３を介して暗号エンジン回路１０７４に供給される。
また、受信後処理回路１１１では、ＦＩＦＯ１１３に格納されたソースパケットヘッダのタイムスタンプの時間データが読み出され、読み出したタイムスタンプデータ（ＴＳ）とリンクコア１０１内にあるサイクルタイマによるサイクルタイム（ＣＴ）を比較し、サイクルタイムＣＴがタイムスタンプデータＴＳより大きい場合に、データ出力指示が暗号処理回路１０７の暗号エンジン回路１０７４に供給される。
【００８０】
暗号処理回路１０７では、暗号モード検出回路１０７２において、受信後処理回路１１１を介して入力した暗号化されたデータに付加されている暗号化情報から、データの暗号化に用いられた暗号モード（キー）が検出される。そして、その検出結果が暗号キー選択信号Ｓ１０７２として暗号モード選択回路１０７１に出力される。
暗号モード選択回路１０７１においては、暗号キー選択信号Ｓ１０７２に基づき、ＣＰＵ３０からＣＦＲ１１４に設定された６個の暗号モード（キー；ｋｅｙ）のうちの一の暗号キーが選択され、その情報が暗号エンジン回路１０７４に供給される。
【００８１】
暗号エンジン回路１０７４は、マルチプレクサ１０７３を介して入力した受信データが、暗号モード選択回路１０７１により指定された暗号キーに基づいて復号される。
そして、復号されたデータが受信後処理回路１１１による指示時間に、アプリケーションインタフェース回路１０３を介し、たとえばＭＰＥＧ用トランスポートストリームデータとしてＭＰＥＧトランスポータ４１へ出力される。
【００８２】
以上説明したように、本実施形態によれば、アプリケーションインタフェース回路１０３に、トランスポートストリームデータとして送られてくるディジタル衛星放送のチャンネルデータから、ＣＦＲ１１４のレジスタＰＩＤに設定された値で指定された特定のストリームデータを抽出するＰＩＤフィルタ１０３１と、一連のトランスポートストリームデータのうちの選択されなかったストリームデータのタイミング情報から抽出されなかったストリームデータ域に対してインサートパケットデータを挿入する挿入タイミング信号Ｓ１０３２を生成し、インサートパケットバッファ１０６に出力するタイミング生成回路１０３２とを設け、挿入タイミング信号Ｓ１０３２によりインサートパケットバッファ１０６からインサートパケットを読み出すようにしたので、外付け回路を必要とすることなく、特定のデータみを抽出することができ、また、抽出データに情報を付加することができる利点がある。
【００８３】
また、本実施形態では、データ送信時には、ＣＰＵ３０からＣＦＲ１１４に設定された暗号キー選択情報に基づき、ＣＰＵ３０からＣＦＲ１１４に設定された複数の暗号モード（キー；ｋｅｙ）のうち一の暗号キーを選択し、選択した暗号キーにより、アプリケーションインタフェース回路１０３を介して入力した送信すべきデータをたとえば所定の共通鍵暗号方式により暗号化し、送信前処理回路１０８に出力し、受信後処理回路１１１を介して入力した暗号化されたデータの暗号化に用いられた暗号モード（キー）を検出し、その暗号キー情報に基づいて暗号化データを復号してアプリケーションインタフェース回路１０３に出力する暗号処理回路１０７を設けたので、異なる機器間で送信または受信するディジタルデータの不正なコピーを防止でき、しかも良好なアイソクロナス通信を実現できる利点がある。
【００８４】
なお、本実施形態では、アプリケーション側データとしてＭＰＥＧトランスポートストリームデータを例に説明したが、本発明はこれに限定されず、ディジタルオーディオ等、各ディジタルデータに適用できることはいうまでもない。
【００８５】
【発明の効果】
以上説明したように、本発明によれば、外付け回路を必要とすることなく、特定のデータのみを抽出することができ、また、抽出データに情報を付加することができる信号処理回路を実現できる利点がある。
【図面の簡単な説明】
【図１】ＩＥＥＥ１３９４シリアルインタフェースに適用される本発明に係るＭＰＥＧ用信号処理回路の一実施形態を示すブロック構成図である。
【図２】本発明に係るアプリケーションインタフェース回路におけるストリームデータ抽出系回路の構成例を示すブロック図である。
【図３】図２の回路のタイミングチャートである。
【図４】本発明に係る暗号モードおよび暗号キーの例について説明するための図である。
【図５】本発明に係る暗号処理回路の構成例を示すブロック図である。
【図６】ＦＩＦＯに暗号化データを格納する場合に付加する暗号化情報の一形態を示す図である。
【図７】送信時に１３９４ヘッダに暗号化情報を設定する一例を説明するための図である。
【図８】アイソクロナス通信における１ソースパケットのバイトサイズを示す図であって、（Ａ）はＤＶＢ仕様時、（Ｂ）はＤＳＳ仕様時のパケットサイズを示す図である。
【図９】ＩＥＥＥ１３９４規格のアイソクロナス通信でデータを送信させるときの元のデータと、実際に送信されるパケットとの対応関係の一例を示す図である。
【図１０】ソースパケットヘッダのフォーマットを示す図である。
【図１１】アイソクロナス通信用パケットの基本構成例を示す図である。
【図１２】ＩＥＥＥ１３９４シリアルインタフェースにおけるアイソクロナス通信系回路の基本構成を示すブロック図である。
【符号の説明】
１０…リンク・レイヤ回路、１０１…リンクコア(Link Core))、１０２…ホストインタフェース回路（Host I/F）、１０３…アプリケーションインタフェース回路（AP I/F) 、１０３Ａ…ストリームデータ抽出系回路、１０３１…ＰＩＤフィルタ、１０３２…タイミング生成回路、１０３３…マルチプレクサ、１０４…アシンクロナス通信の送信用ＦＩＦＯ（AT-FIFO)、１０５…アシンクロナス通信の受信用ＦＩＦＯ(AR-FIFO) 、１０６…インサートパケットバッファ（ＩＰＢ）、１０７…暗号処理回路、１０７１…暗号モード選択回路、１０７２…暗号モード検出回路、１０７３…マルチプレクサ、１０７４…暗号エンジン回路、１０８…アイソクロナス通信用送信前処理回路(TXOPRE)、１０９…アイソクロナス通信用送信後処理回路(TXOPRO)、１１０…アイソクロナス通信用受信前処理回路(TXPRE) 、１１１…アイソクロナス通信用受信後処理回路(TXIPRO 、１１２…アイソクロナス通信の送信用ＦＩＦＯ(IT-FIFO) 、１１３…アイソクロナス通信の受信用ＦＩＦＯ(IR-FIFO) 、１１４…コンフィギュレーションレジスタ（ＣＦＲ）、２０…フィジカル・レイヤ回路、３０…ＣＰＵ、４０…アプリケーション側回路、４１…ＭＰＥＧトランスポータ、４２…Ｄ／Ａコンバータ、４３…ＩＥＣ９５８ディジタルオーディオ回路、４４…ＰＬＬ回路。
【図１】
0004140101.tif 000002
【図２】
0004140101.tif 000003
【図３】
0004140101.tif 000004
【図４】
0004140101.tif 000005
【図５】
0004140101.tif 000006
【図６】
0004140101.tif 000007
【図７】
0004140101.tif 000008
【図８】
0004140101.tif 000009
【図９】
0004140101.tif 000010
【図１０】
0004140101.tif 000011
【図１１】
0004140101.tif 000012
【図１２】
0004140101.tif 000013