(57)【特許請求の範囲】
【請求項１】
外部から入力された複数のデジタルの画素データのデータ電圧を、それぞれ抵抗分圧器を利用して低下させ、複数のデータ伝送ラインに出力する段階と、前記複数のデータ伝送ラインを経由して入力された前記複数のデジタルの画素データの低い電圧を、レベル・シフト・アレイを利用して、元来のデジタルの画素データの電圧に昇圧した段階と、前記デジタルの画素データをアナログ画素電圧信号に変換してデータラインに供給する段階を含み、
前記複数のデジタル画素データは、それぞれｎ(ｎは定数)ビットの画素データであり、前記各画素データのｎ個のビット信号は、前記抵抗分圧器により電圧が低下されて、ｎ個の前記データ伝送ラインを経由して同時に伝送され、前記ｎ個のデータ伝送ラインを経由して同時に入力された前記ｎ個のビット信号は、前記レベル・シフト・アレイにより元来のデジタルの画素データの電圧に昇圧されることを特徴とする液晶ディスプレイのデータ駆動方法。
【請求項２】
液晶パネルのデータラインを駆動する液晶ディスプレイのデータ駆動装置において、
外部から入力されたデジタルの画素データを整列し、抵抗分圧器を利用して、複数のデジタルの画素データの電圧をそれぞれ低下させ、複数のデータ伝送ラインに出力するタイミングコントローラと、
前記複数のデータ伝送ラインを経由して入力された、前記複数のデジタルの画素データの低い電圧を、レベル・シフト・アレイを利用して、元来のデジタルの画素データの電圧に昇圧した後、アナログ画素電圧信号に変換して前記データラインに供給するデータドライバとを具備し、
前記複数のデジタル画素データは、それぞれｎ(ｎは定数)ビットの画素データであり、前記タイミングコントローラにおいて、前記各画素データのｎ個のビット信号は、前記抵抗分圧器により電圧が低下されて、ｎ個の前記データ伝送ラインを経由して同時に伝送され、ｎ個の前記データ伝送ラインを経由して同時に入力された前記ｎ個のビット信号は、前記レベル・シフト・アレイにより元来のデジタルの画素データの電圧に昇圧されることを特徴とする液晶ディスプレイのデータ駆動装置。
【請求項３】
前記抵抗分圧器は、前記データ伝送ラインのそれぞれに直列に設けられた第１抵抗と、前記データ伝送ラインのそれぞれに並列に設けられて前記第１抵抗より相対的に小さい抵抗値を有する第２抵抗とを具備することを特徴とする請求項２に記載の液晶ディスプレイのデータ駆動装置。
【請求項４】
前記第１抵抗は、前記タイミングコントローラの出力位置に設けられ、前記第２抵抗は前記データドライバの入力位置に設けられていることを特徴とする請求項３に記載の液晶ディスプレイのデータ駆動装置。
【請求項５】
前記第１及び第２抵抗が、前記タイミングコントローラの出力位置に設けられていることを特徴とする請求項３に記載の液晶ディスプレイのデータ駆動装置。
【請求項６】
前記タイミングコントローラは、前記データドライバを制御する複数の制御信号を発生し、異なる抵抗分圧器を利用して前記複数の制御信号の電圧を低下させ、複数の制御信号伝送ラインに出力し、
前記データラインは、前記複数の制御信号の低い電圧を、異なるレベル・シフト・アレイを利用して、元来の制御信号の電圧に昇圧することを特徴とする請求項２に記載の液晶ディスプレイのデータ駆動装置。
【請求項７】
前記抵抗分圧器は、前記データ伝送ライン及び前記制御信号伝送ラインのそれぞれに直列に設けられた第１抵抗と、前記データ伝送ライン及び前記制御信号伝送ラインのそれぞれに並列に設けられて前記第１抵抗より相対的に小さい抵抗値を有する第２抵抗とを具備することを特徴とする請求項６に記載の液晶ディスプレイのデータ駆動装置。
【請求項８】
前記第１抵抗は、前記タイミングコントローラの出力位置に設けられ、前記第２抵抗は前記データドライバの入力位置に設けられていることを特徴とする請求項７に記載の液晶ディスプレイのデータ駆動装置。
【請求項９】
前記第２抵抗は、前記データドライバにより集積されることを特徴とする請求項８に記載の液晶ディスプレイのデータ駆動装置。
【請求項１０】
前記第１及び第２抵抗が前記タイミングコントローラの出力位置に設けられていることを特徴とする請求項７に記載の液晶ディスプレイのデータ駆動装置。
【請求項１１】
前記第１及び第２抵抗が、前記タイミングコントローラにより集積されることを特徴とする請求項１０に記載の液晶ディスプレイのデータ駆動装置。
【請求項１２】
前記タイミングコントローラは、前記複数のデジタルの画素データ及び前記複数の制御信号の電圧をそれぞれ１／１０程度に低下させることを特徴とする請求項６に記載の液晶ディスプレイのデータ駆動装置。
【発明の詳細な説明】
【０００１】
【発明が属する技術分野】
本発明はデータ伝送のための装置及び方法に関し、特に並列データ伝送の際に発生する電磁干渉（ＥＭＩ）の問題を軽減することができるデータ伝送装置及び方法に関するものである。また、本発明は前記データ伝送の装置及び方法を利用した液晶ディスプレイのデータ駆動装置及び方法に関する。
【０００２】
【従来の技術】
伝送媒体を通して伝送されるビデオデータは、高品質の映像を求める使用者の欲求に答えるべく、その容量が増大し、同時に、使用者が適切な時期に利用することができるよう高速で伝送されている。これにより、ビデオデータの伝送周波数は高くなり、ビデオデータを伝送するための伝送ラインの数を増加させる必要が生じている。この場合、増加したデータ伝送ラインを通って同じ周波数を有するビデオデータが同期して伝送されるために、電磁干渉（以下、ＥＭＩという）が顕著に表れる。
【０００３】
液晶ディスプレイ（以下、ＬＣＤという）では、ＥＭＩを低減するために、データのトランジション数を減らす方法や、６バス方式で伝送周波数を低減する方法などを採用している。
【０００４】
図１は６バス方式でビデオデータを伝送する従来のＬＣＤのデータ駆動装置を図示したものである。
【０００５】
図１に示されたＬＣＤのデータ駆動装置は、液晶パネル（１０）上の複数のデータラインを駆動するためのデータ駆動集積回路（集積回路は、以下、ＩＣという）（８）と、データ駆動ＩＣ（８）の駆動を制御するためのタイミングコントローラ（２）とを具備する。各データ駆動ＩＣ（８）は、テープ・キャリア・パッケージ（以下、ＴＣＰという）（６）に実装されて液晶パネル（１０）に接続される。またデータ駆動ＩＣ（８）はＴＣＰ（６）及び印刷回路基板（以下、ＰＣＢという）（４）を経由してタイミングコントローラ（２）に接続される。
【０００６】
液晶パネル（１０）には、複数のゲートラインと複数のデータラインが交差するように配列されており、その各交差部に液晶セルが配設される。この液晶パネル（１０）には、液晶セルのそれぞれに電界を印加するための画素電極と共通電極が設けられる。画素電極のそれぞれは、スイッチング素子である薄膜トランジスタのソース及びドレーン端子などを経由して、データライン１つに接続される。薄膜トランジスタのゲート端子は、画素電圧信号を１ライン分ずつ画素電極に印加させるゲートラインの１つに接続される。これにより、液晶パネル（１０）は、液晶セル別に画素電圧信号により画素電極と共通電極の間に印加される電界により、光透過率を調節することで画像を表示する。
【０００７】
データ駆動ＩＣ（８）は、ゲート駆動ＩＣ（図示しない）からゲートラインのいずれか１つにゲート信号が供給される度毎に、データラインのそれぞれに画素電圧信号を供給する。特にデータ駆動ＩＣ（８）はタイミングコントローラ（２）から入力されるデジタル・ビデオ・データ、即ち画素データをアナログ信号である画素電圧信号に変換して供給する。
【０００８】
タイミングコントローラ（２）は、データ駆動ＩＣ（８）及びゲート駆動ＩＣの駆動を制御すると同時にデータ駆動ＩＣ（８）に画素データを供給する。このためにタイミングコントローラ（２）は図２に示したように制御信号を発生する制御信号発生部（３）と、画素データを６バス方式に合わせて整列して供給するデータ整列部（５）とを具備する。
【０００９】
制御信号発生部（３）は、外部から入力されるメインクロック信号（ＭＣＬＫ）と水平及び垂直同期信号（Ｈ、Ｖ）を利用して、データ駆動ＩＣ（８）を制御するためのデータ制御信号（ＳＳＣ、ＳＳＰ、ＳＯＥ、ＰＯＬなど）を発生する。このように発生されたデータ制御信号は、データ制御信号バス（１６）に含まれるそれぞれの伝送ラインを通してデータ駆動ＩＣ（８）に供給される。また、制御信号発生部（３）はゲート駆動ＩＣ（図示しない）を制御するためのゲート制御信号（ＧＳＣ、ＧＳＰ、ＧＯＥなど）を発生し、ゲート制御信号バス（図示しない）を通してゲート駆動ＩＣに供給する。
【００１０】
データ整列部（５）は、外部から入力された画素データ（Ｒ、Ｇ、Ｂ）を６バス方式に合わせて整列し、データ駆動ＩＣ（８）に供給する。さらに詳細には、データ整列部（５）は画素データ（Ｒ、Ｇ、Ｂ）を奇数番画素データ（ＲＯ、ＧＯ、ＢＯ）と偶数番画素データ（ＲＥ、ＧＥ、ＢＥ）に分離し、３つずつ奇数番データバス（１２）と偶数番データバス（１４）を通して同時にデータ駆動ＩＣ（８）に供給する。ここで画素データ（ＲＤ、ＧＤ、ＢＤ）のそれぞれが６ビット信号に構成されると仮定すると、奇数番データバス（１２）及び偶数番データバス（１４）それぞれは６本ずつのデータ伝送ラインを構成するので、データバスは合計３６本のデータ伝送ラインを含む。
【００１１】
このように、従来のＬＣＤのデータ駆動装置は６バス方式で画素データを伝送することにより、伝送周波数を減らしてＥＭＩを減らす。しかし、データ伝送ラインの数が相対的に増加したことにより、相変わらずＥＭＩ問題が存在するという問題点がある。
【００１２】
【発明が解決しようとする課題】
従って、本発明の目的は、データの伝送電圧を低くしてＥＭＩを減らすことができるデータ伝送装置及び方法と、ＬＣＤデータの駆動装置及び方法を提供することである。
【００１３】
【課題を解決するための手段】
前記目的を達成するために、本発明によるデータの伝送装置は外部から入力されたデータを多数個のデータ伝送ラインなどに出力する際に、抵抗分圧器を利用してデータ電圧を低くして複数のデータ伝送ラインに出力するデータ中継手段と、複数のデータ伝送ラインを経由して入力されたデータ信号を元来の駆動電圧に昇圧するデータ入力手段とを具備することを特徴とする。
【００１４】
ここで、抵抗分圧器は、データ伝送ラインのそれぞれに直列に設けられた第１抵抗と、データ伝送ラインのそれぞれに並列に設けられて第１抵抗より相対的に小さい抵抗値を有する第２抵抗とを具備することを特徴とする。
【００１５】
特に、第１抵抗は、データ中継手段の出力位置に設けられ、第２抵抗は前記データ入力手段の入力位置に設けられたることを特徴とする。
【００１６】
或いは、第１及び第２抵抗がデータ中継手段の出力位置に配設されることを特徴とする。
【００１７】
本発明によるデータ伝送方法は、外部から入力されたデータを抵抗分圧器を利用してデータ電圧を低くして複数のデータ伝送ラインに出力する段階と、複数のデータ伝送ラインを経由して入力されたデータ信号を元来の駆動電圧に昇圧する手段を含むことを特徴とする。
【００１８】
本発明によるＬＣＤのデータ駆動装置は、液晶パネルのデータラインを駆動する液晶ディスプレイのデータ駆動装置において、外部から入力された画素データを整列し、抵抗分圧器を利用してデータ電圧を低くして複数のデータ伝送ラインに出力するタイミングコントローラと、複数のデータ伝送ラインを経由して入力されたデータ信号を元来の駆動電圧に昇圧した後、アナログ画素電圧信号に変換して前記データラインに供給するデータドライバとを具備することを特徴とする。
【００１９】
ここで、抵抗分圧器は、データ伝送ラインのそれぞれに直列に設けられる第１抵抗と、データ伝送ラインのそれぞれに並列に設けられて第１抵抗より相対的に小さい抵抗値を有する第２抵抗とを具備することを特徴とする。
【００２０】
また、タイミングコントローラは、データドライバの駆動を制御する複数の制御信号を発生し、異なる抵抗分圧器を利用して制御信号の電圧を低くして複数の制御信号の伝送ラインに出力することを特徴とする。
【００２１】
ここで、抵抗分圧器は、データ伝送ライン及び制御信号の伝送ラインそれぞれに直列に設けられる第１抵抗と、データ伝送ライン及び制御信号伝送ラインのそれぞれに並列に設けられて第１抵抗より相対的に小さい抵抗値を有する第２抵抗とを具備することを特徴とする。
【００２２】
特に、第１抵抗はタイミングコントローラの出力位置に設けられ、第２抵抗は前記データドライバの入力位置に設けられることを特徴とする。
【００２３】
この場合、第１抵抗及び第２抵抗はデータドライバにより集積されることを特徴とする。
【００２４】
或いは、第１及び第２抵抗がタイミングコントローラの出力位置に設けられることを特徴とする。
【００２５】
この場合、第１及び第２抵抗はタイミングコントローラで集積化されることを特徴とする。
【００２６】
また、データドライバは、入力された画素データを元来の駆動電圧に昇圧するレベル・シフト・アレイと、昇圧された画素データをアナログ画素電圧信号に変換して前記データラインに供給するデータドライバとを具備することを特徴とする。
【００２７】
【作用】
本発明によるデータの伝送装置及び方法によると、分圧抵抗のデータ電圧を著しく低くした状態でバスを通して伝送し、次に正常な駆動電圧に昇圧して利用することにより、多重バスを通して同時に伝送されるデータ信号間のＥＭＩを最小化することができる。これにより、ＥＭＩによるデータ信号の歪を防止することができる。
【００２８】
また、本発明によるＬＣＤのデータ駆動装置及び方法によると、分圧抵抗を利用してタイミングコントローラで制御信号及び画素データの電圧を著しく低くした状態でデータ駆動ＩＣに伝送されるようにした後、正常電圧に昇圧することで、データ伝送経路上でのＥＭＩを最小化することができると共に消費電力を節減することができる。
【００２９】
【発明の実施の形態】
以下、図３乃至図５を参照し、本発明の好ましい実施例を説明する。
【００３０】
図３は、本発明の実施例によるＬＣＤのデータ駆動装置を示すものである。
図３に図示したＬＣＤのデータ駆動装置は、液晶パネル（図示しない）上のデータラインを駆動するためのデータ駆動ＩＣ（３０）と、データ駆動ＩＣ（３０）を制御するためのタイミングコントローラ（２０）とを具備する。
【００３１】
タイミングコントローラ（２０）は、データ駆動ＩＣ（３０）及びゲート駆動ＩＣ（図示しない）を制御すると同時に、データ駆動ＩＣ（３０）に画素データ（ＲＯ、ＧＯ、ＢＯ、ＲＥ、ＧＥ、ＢＥ）を供給する。このためにタイミングコントローラ（２０）は、制御信号を発生する制御信号発生部（２２）と、画素データ（ＲＯ、ＧＯ、ＢＯ、ＲＥ、ＧＥ、ＢＥ）を６バス方式に従って整列し、供給するデータ整列部（２４）とを具備する。
【００３２】
制御信号発生部（２２）は、外部から入力されるメインクロック信号（ＭＣＬＫ）と水平及び垂直同期信号（Ｈ、Ｖ）を利用してデータ駆動ＩＣ（３０）を制御するためのデータ制御信号（ＳＳＣ、ＳＳＰ、ＳＯＥ、ＰＯＬなど）を発生する。このように発生されたデータ制御信号は、データ制御信号バス（４６）に含まれるそれぞれの伝送ラインを通してデータ駆動ＩＣ（３０）に供給される。また、制御信号の発生部（２２）は、ゲート駆動ＩＣ（図示しない）を制御するためのゲート制御信号（ＧＳＣ、ＧＳＰ、ＧＯＥなど）を発生し、ゲート制御信号バス（図示しない）を通してゲート駆動ＩＣに供給する。
【００３３】
データ整列部（２４）は、外部から入力された画素データ（Ｒ、Ｇ、Ｂ）を６バス方式に従って整列し、データ駆動ＩＣ（３０）に供給する。さらに詳細には、データ整列部（２４）は画素データ（Ｒ、Ｇ、Ｂ）を奇数番画素データ（ＲＯ、ＧＯ、ＢＯ）と偶数番画素データ（ＲＥ、ＧＥ、ＢＥ）に分離し、３つずつ奇数番データバス（４２）と偶数番データバス（４４）を通して同時にデータ駆動ＩＣ（３０）に供給する。ここで画素データ（ＲＤ、ＧＤ、ＢＤ）のそれぞれが６ビット信号に構成されると仮定すると、奇数番データバス（４２）及び偶数番データバス（４４）はそれぞれ６本のデータ伝送ラインを構成するので、データバスは合計３６本のデータ伝送ラインを含む。
【００３４】
このような奇数番データバス（４２）及び偶数番データバス（４４）に含まれるデータ伝送ラインそれぞれに分圧抵抗（Ｒ１、Ｒ２）を設け、タイミングコントローラ（２０）から出力される画素データ（ＲＯ、ＧＯ、ＢＯ、ＲＥ、ＧＥ、ＢＥ）の電圧を減少させる。また、データ制御信号バス（４６）に含まれる制御信号伝送ラインのそれぞれにも分圧抵抗（Ｒ１、Ｒ２）を設け、タイミングコントローラ（２０）から出力されるデータ制御信号の電圧を減少させる。
【００３５】
具体的には、タイミングコントローラ（２０）の出力位置に接続されるデータ伝送ライン及び制御信号伝送ラインのそれぞれに、相対的に大きい抵抗値を有する第１抵抗（Ｒ１）を直列に設ける。そして、データ駆動ＩＣ（３０）の入力位置に接続されるデータ伝送ライン及び制御信号伝送ラインのそれぞれに第１抵抗（Ｒ１）より小さい抵抗値を有する第２抵抗（Ｒ２）を並列に設ける。これにより、第１抵抗（Ｒ１）に比例して電圧降下された画素データ（ＬＲＯ、ＬＧＯ、ＬＢＯ、ＬＲＥ、ＬＧＥ、ＬＢＥ）が、奇数番データバス（４２）及び偶数番データバス（４４）を通してデータ駆動ＩＣ（３０）に供給される。また、第１抵抗（Ｒ１）に比例して電圧降下されたデータ制御信号（ＬＳＳＰ、ＬＳＳＣ、ＬＳＯＥ、ＬＰＯＬなど）が、データ制御信号バス（４６）を通してデータ駆動ＩＣ（３０）に供給される。
【００３６】
例えば、タイミングコントローラ（２０）の制御信号発生部（２２）から出力される制御信号（ＳＳＣ、ＳＳＰ、ＳＯＥ、ＰＯＬなど）と、データ整列部（２４）から出力される画素データ（ＲＯ、ＧＯ、ＢＯ、ＲＥ、ＧＥ、ＢＥ）は、図４に示すように、３．３Ｖのスイング電圧を有する。図４に示されたソース・シフト・クロック信号（ＳＳＣ）及び画素データ（ＲＯ、ＧＯ、ＢＯ、ＲＥ、ＧＥ、ＢＥ）は、タイミングコントローラ（２０）の出力位置とデータ駆動ＩＣ（３０）の入力位置に設けられた分圧抵抗（Ｒ１、Ｒ２）により、３００ｍＶのスイング電圧を有する制御信号バス（４６）とデータバス（４２、４４）を通して伝送される。このように、制御信号バス（４６）及びデータバス（４２、４４）を通して伝送されるデータ制御信号（ＬＳＳＰ、ＬＳＳＣ、ＬＳＯＥ、ＬＰＯＬなど）及び画素データ（ＬＲＯ、ＬＧＯ、ＬＢＯ、ＬＲＥ、ＬＧＥ、ＬＢＥ）の電圧が従来と対比して著しく低いことにより、そのバス（４２、４４、４６）上のＥＭＩを最小化することができる。ここで、タイミングコントローラ（２０）の出力位置に設けられる第１抵抗（Ｒ１）は、タイミングコントローラ（２０）により集積される。そして、データ駆動ＩＣ（３０）の入力段に設けられる第２抵抗（Ｒ２）は、データ駆動ＩＣ（３０）と共に集積化される。或いは、分圧抵抗（Ｒ１、Ｒ２）をすべてタイミングコントローラ（３０）の出力位置に設け、タイミングコントローラ（３０）により集積することができる。
【００３７】
データ駆動ＩＣ（３０）は、タイミングコントローラ（２０）から電圧降下されて入力されたデータ制御信号（ＬＳＳＰ、ＬＳＳＣ、ＬＳＯＥ、ＬＰＯＬなど）及び画素データ（ＬＲＯ、ＬＧＯ、ＬＢＯ、ＬＲＥ、ＬＧＥ、ＬＢＥ）の電圧を正常な駆動電圧に変換するためのレベル・シフト・アレイ（３２）と、画素データ（ＲＯ、ＧＯ、ＢＯ、ＲＥ、ＧＥ、ＢＥ）をアナログ画素電圧信号に変換してデータラインに供給するためのデータドライバ（３４）とを具備する。
【００３８】
レベル・シフト・アレイ（３２）は、制御信号バス（４６）を通して入力された低電圧のデータ制御信号（ＬＳＳＰ、ＬＳＳＣ、ＬＳＯＥ、ＬＰＯＬなど）と、データバス（４２、４４）を通して入力された低電圧の画素データ（ＬＲＯ、ＬＧＯ、ＬＢＯ、ＬＲＥ、ＬＧＥ、ＬＢＥ）を正常駆動電圧である３．３Ｖに昇圧して出力する。このためにレベル・シフト・アレイ（３２）は、図５に示すように、データ制御信号の入力ラインと画素データの入力ラインのそれぞれに設けられた電圧増幅器（３６）を具備する。電圧増幅器（３６）には、どんな入力波形からもきれいな球波形信号を作り出せるシュミット・トリガ（Schmitt-trigger）特性を有する増幅器を利用する。
【００３９】
データドライバ（３４）は、レベル・シフト・アレイ（３２）により正常な駆動電圧に昇圧されたデータ制御信号（ＳＳＣ、ＳＳＰ、ＳＯＥ、ＰＯＬなど）と画素データ（ＲＯ、ＧＯ、ＢＯ、ＲＥ、ＧＥ、ＢＥ）を利用してデータラインを駆動する。具体的には、データドライバ（３４）はソース・スタート・パルス（ＳＳＰ）とソース・シフト・クロック信号（ＳＳＣ）に応答して画素データ（ＲＯ、ＧＯ、ＢＯ、ＲＥ、ＧＥ、ＢＥ）を順次ラッチした後、ソース出力イネーブル信号（ＳＯＥ）に応答して同時に出力する。続いて、データドライバ（３４）は、同時に出力された画素データ（ＲＯ、ＧＯ、ＢＯ、ＲＥ、ＧＥ、ＢＥ）をガンマ電圧を利用して画素電圧信号に変換し、データラインに供給する。この場合、データドライバ（３４）は極性制御信号（ＰＯＬ）に応答してドット・インバージョンまたはコラム・インバージョンなどの駆動方式に適した画素電圧信号に変換する。
【００４０】
このように、本発明の実施例によるＬＣＤのデータ駆動装置は、分圧抵抗を利用してタイミングコントローラ（２０）で制御信号及び画素データの電圧を著しく低くしてデータ駆動ＩＣ（３０）に伝送されるようにした後、正常の駆動電圧に昇圧することでデータ伝送経路上のＥＭＩを最小化することができると共に、消費電力を節減することができる。
【００４１】
このように、本発明の実施例によるＬＣＤのデータ駆動装置において、バスを通して伝送されるデータ電圧を分圧抵抗により低下させて伝送した後、正常な駆動電圧に昇圧して使用する技術は、多重バスを利用して並列伝送するデータ伝送装置などにも容易に利用してＥＭＩを最小化することができる。
【００４２】
【発明の効果】
上述のように、本発明によるデータ伝送装置及び方法によると、分圧抵抗によりデータ電圧を著しく低くしてバスを通して伝送した後、正常な駆動電圧に昇圧して使用することで多重バスを通して同時に伝送されるデータ信号間のＥＭＩを最小化することができる。これにより、ＥＭＩによるデータ信号の歪曲を防止することができる。
【００４３】
また、本発明によるＬＣＤのデータ駆動装置及び方法によると、分圧抵抗を利用してタイミングコントローラで制御信号及び画素データの電圧を著しく低下させ、データ駆動ＩＣに伝送されるようにした後、正常な駆動電圧に昇圧することでデータ伝送経路上のＥＭＩを最小化することができると共に、消費電力を節減することができる。
【００４４】
以上説明した内容を通し、当業者であれば本発明の技術思想を逸脱しない範囲で多様な変更及び修正が可能であることが分かる。従って、本発明の技術的な範囲は、明細書の詳細な説明に記載された内容に限定されず、特許請求の範囲によって定められる。
【図面の簡単な説明】
【図１】  図１は従来の液晶表示装置のデータ駆動装置を概略的に示す。
【図２】  図２は図１に示されたタイミングコントローラとデータ駆動集積回路間のデータ伝送バスを詳細に示す。
【図３】  図３は本発明の第１実施例による液晶表示装置のデータ駆動装置を示す。
【図４】  図４は図３に示されたタイミングコントローラから出力される制御信号及び画素データの電圧波形図である。
【図５】  図５は図３に示されたレベル・シフト・アレイの構成を詳細に示す。
【符号の説明】
２、２０：タイミングコントローラ
３、２２：制御信号発生部
４：印刷回路基板（ＰＣＢ）
５、２４：データ整列部
６：テープ・キャリア・パッケージ（ＴＣＰ）
８、３０：データ駆動ＩＣ
１０：液晶パネル
１２、４２：奇数番データバス
１４、４４：偶数番データバス
１６、４６：制御信号バス
３２：レベル・シフト・アレイ
３６：増幅器
【図１】
0004201076.tif 000002
【図２】
0004201076.tif 000003
【図３】
0004201076.tif 000004
【図４】
0004201076.tif 000005
【図５】
0004201076.tif 000006