(57)【特許請求の範囲】
【請求項１】
Ａ．半導体基板上に形成された細条導電層の一部を切断して第１細条導電層及び第２細条導電層とに分離する第１ギャップと、
Ｂ．上記第１ギャップで分離されて形成された第２細条導電層と上記細条導電層を取り囲みかつ同一面に形成された第３導電層との間に形成した第２ギャップと、
Ｃ．上記第１ギャップと第２ギャップのそれぞれに所望の時間差を持たせて光パルスを印加する光パルス源と、を具備し、
Ｄ．上記第１細条導電層に電気信号を入力し、上記第１ギャップと第２ギャップに所望の時間差を持たせて光パルスを印加することにより上記第２細条導電層に第１ギャップに光パルスを印加したタイミングから、上記第２ギャップに光パルスを印加するタイミングまで電気信号を得る構成としたことを特徴とする高速波形発生器。
【請求項２】
請求項１記載の高速波形発生器を同一半導体基板上に複数組形成し、これら複数組の高速波形発生器を構成する上記複数の第１細条導電層をそれぞれ複数の入力端子に接続すると共に、第２細条導電層側を共通接続し、この共通接続点から出力端子を導出する構造としたことを特徴とする高速マルチプレクサ。
【請求項３】
請求項１記載の高速波形発生器を同一半導体基板上に複数組形成し、これら複数組の高速波形発生器を構成する上記複数の第１細条導電層を共通接続し、この共通接続点から入力端子を導出すると共に、上記第２細条導電層を複数の出力端子に接続した構造としたことを特徴とする高速デマルチプレクサ。
【請求項４】
請求項１、２、３記載の高速波形発生器、高速マルチプレクサ、高速デマルチプレクサの何れかにおいて、上記第１及び第２細条導電層はストリップラインを構成していることを特徴とする高速波形発生器、又は高速マルチプレクサ、又は高速デマルチプレクサ。
【請求項５】
請求項１、２、３、４記載の高速波形発生器、高速マルチプレクサ、高速デマルチプレクサの何れかにおいて、上記第１及び第２細条導電層は第３導電層で取り囲まれたコプレーナ型ストリップラインを構成している構造としたことを特徴とする高速波形発生器、又は高速マルチプレクサ、或いは高速デマルチプレクサ。
【請求項６】
請求項１、２、３、４、５記載の高速波形発生器、高速マルチプレクサ、高速デマルチプレクサの何れかにおいて、上記第１ギャップ及び第２ギャップに印加する光パルスは上記第１ギャップを導通させている時間より短いパルス幅の光パルスであることを特徴とする高速波形発生器、又は高速マルチプレクサ、又は高速デマルチプレクサ。
【請求項７】
請求項１、２、３、４、５、６記載の高速波形発生器、高速マルチプレクサ、高速デマルチプレクサの何れかにおいて、上記第２ギャップに印加する光パルスは上記第１ギャップに印加する光パルスを光遅延素子により所定の時間遅延させた光パルスであることを特徴とする高速波形発生器、又は高速マルチプレクサ、又は高速デマルチプレクサ。
【請求項８】
請求項１、２、３、４、５、６、７記載の高速波形発生器、高速マルチプレクサ、高速デマルチプレクサの何れかにおいて、上記第１ギャップ及び第２ギャップに印加する光パルスは光パルス発生器で発生した光パルスをパルス圧縮手段によりパルス幅が上記光パルス発生器で発生した光パルスのパルス幅より短いパルス幅に圧縮された光パルスであることを特徴とする高速波形発生器、又は高速マルチプレクサ、又は高速デマルチプレクサ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は高速動作が可能な高速波形発生器及びこの高速波形発生器を利用して構成する高速マルチプレクサ、又は高速デマルチプレクサに関する。
【０００２】
【従来の技術】
図１６に従来から知られている高速スイッチの構造を示す。図１６において１１は表面に例えばＧａ・Ａｓ（ガリウム・ヒ素）のような半導体層を形成した半導体基板を示す。この半導体基板１１の上面に細条導電層２１を形成する。この細条導電層２１はギャップ２２によって２分割され、一方をここでは第１細条導電層２１Ａ、他方を第２細条導電層２１Ｂと称すことにする。第１細条導電層２１Ａ及び第２細条導電層２１Ｂは一般にマイクロストリップラインを構成し、高速信号の波形を乱すことなく伝送する構造とされる。マイクロストリップラインとしては半導体基板１１の裏側に第３導電層を形成する構造のものと、図１６に示すように、第１細条導電層２１、２１Ａと第２細条導電層２１Ｂを形成した面と同一面上に第１細条導電層２１Ａ及び第２細条導電層２１Ｂを取り囲む第３導電層を形成したコプレーナ型のマイクロストリップラインとがある。ここでは説明を簡素に済ませるためにコプレーナ型マイクロストリップラインを例示して説明することにする。また、第３導電層は共通電位をもった導電体であってもよく、別の電位をもった導電体でもよい。
【０００３】
この構造において、ギャップ２２の部分に例えばレーザ光を照射することにより、ギャップ２２の部分の半導体層に光キャリアが発生し、この光キャリアによって抵抗値が一時的に低下し、この抵抗値の低下に従って第１細条導電層２１Ａと第２細条導電層２１Ｂの相互間を導通させ、信号を通過させるスイッチとして動作させることができる。このような構造のスイッチをＰＣＳ（フォトコンダクタスイッチ）と称する。
【０００４】
【発明が解決しようとする課題】
ところで、この種の構造のＰＣＳはギャップ２２に光を照射すると、光の照射が停止した後もギャップ２２の部分がある時間導通状態を維持する現象が見られる。この現象は半導体層の光キャリアに寿命が存在し、光の消滅後もある時間、光キャリアの再結合が持続されることが主な原因と考えられている。この導通状態の継続時間が存在するため、この種のＰＣＳは高速スイッチ動作の上限が数ＧＨｚ程度に制限されてしまう欠点がある。
【０００５】
この欠点を解消する各種の試みがなされている。その一つとしてキャリアの寿命が短い低温成長Ｇａ・Ａｓを用いることが考えられている。この低温成長Ｇａ・Ａｓを用いることによりＰＣＳの動作速度は２０〜４０ＧＨｚ程度に速めることができるが、この場合にはパルス光源として光吸収特性を合致させるために８００μｍ帯の大型固定レーザ（例えばチタンサファイアレーザ）等の短いパルスレーザと組み合わせる必要があり、装置が大掛かりになる欠点が生じる。
また、図１７に示すように信号経路に対して直列に接続されたフォトスイッチＰＷＳ１と、信号経路に対して並列接続したフォトスイッチＰＷＳ２を設け、これらのフォトスイッチＰＷＳ１とＰＷＳ２を図１８に示す制御光パルスＯＰ１とＯＰ２で、オン、オフ制御することにより、出力端子０に図１８Ｃに示す出力信号を得る方法も考えられる。
【０００６】
このフォトスイッチＰＷＳ１及びＰＷＳ２の駆動方法によればフォトスイッチＰＷＳ１がオフの状態に戻るまでの時間が多少長く掛かっても、フォトスイッチＰＷＳ２がオンの状態に制御されることにより信号は強制的に共通電位に落とされ、希望する時間の範囲で信号を立ち下げることができる。
この結果としてフォトスイッチＰＷＳ１がオフに戻る動作が光の照射終了のタイミングより遅れたとしても実質的にフォトスイッチＰＷＳ１をオフに戻す時間を速めることができることになる。
【０００７】
然し乍ら、この構成の場合、制御光パルスＯＰ１とＯＰ２は或るパルス幅が存在することが要求される。このようにパルス幅を持つ制御光パルスＯＰ１とＯＰ２を生成するには光のパルス幅を自由に制御することができる光変調器を用いる必要がある。光変調器は高速動作に不向きであり、４０Ｇｂｐｓ以上で動作させることはできない欠点がある。
この発明の目的は容易に高速動作が可能で、然も光源等にコストを掛けずに済む構造とした高速スイッチを提案しようとするものである。
【０００８】
【課題を解決するための手段】
この発明の請求項１では、半導体基板上に形成された細条導電層の一部を切断して第１細条導電層及び第２細条導電層とに分離する第１ギャップと、
この、第１ギャップで分離されて形成された第２細条導電層と第３導電層との間に形成した第２ギャップと、
第１ギャップと第２ギャップのそれぞれに所望の時間差を持たせて光パルスを印加する光パルス源と、
を具備する。
【０００９】
そして、第１細条導電層に直流電圧を印加し、第１ギャップと第２ギャップに所望の時間差を持たせて光パルスを印加することにより第２細条導電層に第１ギャップに光パルスを印加したタイミングから、第２ギャップに光パルスを印加するタイミングまで電気信号を得る構成とした高速波形発生器を提案する。
この発明の請求項２では、請求項１記載の高速波形発生器を同一半導体基板上に複数組形成し、これら複数組の高速波形発生器を構成する複数の第１細条導電層をそれぞれ複数の入力端子に接続すると共に、第２細条導電層側を共通接続し、この共通接続点から出力端子を導出する構造とした高速マルチプレクサを提案する。
【００１０】
この発明の請求項３では、請求項１記載の高速波形発生器を同一半導体基板上に複数組形成し、これら複数組の高速波形発生器を構成する複数の第１細条導電層を共通接続し、この共通接続点から入力端子を導出すると共に、第２細条導電層を複数の出力端子に接続した構造とした高速デマルチプレクサを提案する。
この発明の請求項４では、請求項１、２、３記載の高速波形発生器、高速マルチプレクサ、高速デマルチプレクサの何れかにおいて、細条導電層はストリップラインを構成している構造とした高速波形発生器、又は高速マルチプレクサ、又は高速デマルチプレクサを提案する。
【００１１】
この発明の請求項５では、請求項１、２、３、４記載の高速波形発生器、高速マルチプレクサ、高速デマルチプレクサの何れかにおいて、細条導電層は共通電位に接続された導電層で取り込まれたコプレーナ型ストリップラインを構成している構造とした高速波形発生器、又は高速マルチプレクサ、或いは高速デマルチプレクサを提案する。
この発明の請求項６では、請求項１、２、３、４、５記載の高速波形発生器、高速マルチプレクサ、高速デマルチプレクサの何れかにおいて、第１ギャップ及び第２ギャップに印加する光パルスは第１ギャップを導通させている時間より短いパルス幅の光パルスとした高速波形発生器、又は高速マルチプレクサ、又は高速デマルチプレクサを提案する。
【００１２】
この発明の請求項７では、請求項１、２、３、４、５、６記載の高速波形発生器、高速マルチプレクサ、高速デマルチプレクサの何れかにおいて、第１ギャップに印加する光パルスは第１ギャップに印加する光パルスを光遅延素子により所定の時間遅延させた光パルスである高速波形発生器、又は高速マルチプレクサ、又は高速デマルチプレクサを提案する。
この発明の請求項８では、請求項１、２、３、４、５、６、７記載の高速波形発生器、高速マルチプレクサ、高速デマルチプレクサの何れかにおいて、第１ギャップ及び第２ギャップに印加する光パルスは光パルス発生器で発生した光パルスをパルス圧縮手段によりパルス幅が光パルス発生器で発生した光パルスのパルス幅より短いパルス幅に圧縮された光パルスとした高速波形発生器、又は高速マルチプレクサ、又は高速デチプレクサを提案する。
作用
この発明の請求項１で提案した高速波形発生器によれば信号路に直列に形成した第１ギャップに光パルスを印加し、この第１ギャップの部分を導通させた状態で第２ギャップの部分に光を印加すればこの第２ギャップの部分が導通するから、第２細条導電層の電位は第３導電層の電位に落とされ、実質的に第１ギャップの部分の導通を解除することができる。
【００１３】
この結果、第１ギャップの部分の導通状態がオフの状態に戻ることを待つことなく、スイッチング動作を繰返すことができるから、高速波形発生器を実現することができる。
また、この高速波形発生器を用いることにより請求項２、３で提案する高速マルチプレクサ、高速デマルチプレクサを構成することができる。
【００１４】
【発明の実施の形態】
図１にこの発明による高速波形発生器の一実施例を示す。図１において、図１６と対応する部分には同一符号を付して示す。図１６で説明したように細条導体は第１ギャップ２２によって第１細条導電層２１Ａと第２細条導電層２１Ｂに２分割され、第２細条導電層２１Ｂと第３導電層２３との間に第２ギャップ２２−１を形成する。
図１に示す実施例では第１細条電位層２１Ａ及び第２細条導電層２１Ｂは同一面に形成した第３導電層２３と共にコプレーナ型マイクロストリップラインを構成した場合を示す。従って、この場合には第３導電層２３から突起２３Ａを形成し、この突起２３Ａと第２細条導電層２１Ｂに突設した突起２１Ｂ−１との間に第２ギャップ２２−２を形成した場合を示す。尚、第１ギャップ２２−１及び第２ギャップ２２−２は特に図示しないが、互いに対向する導電層を櫛歯状に形成し、櫛歯を互いに入り組ませてギャップを形成する場合もある。
【００１５】
第１ギャップ２２−１と第２ギャップ２２−２には光パルス源５１と５２から光パルスを印加する。半導体基板１１の表面には従来のＰＣＳと同様に例えばＧａ・Ａｓのような半導体層が形成されている。従って、第１ギャップ２２−１と第２ギャップ２２−２に光パルスを印加することにより、第１ギャップ２２−１及び第２ギャップ２２−２の部分を電気的に導通させることができる。
図２は図１に示した高速波形発生器の電気的な等価回路構造を示す。第１ギャップ２２−１で構成される部分はスイッチＰＣＳ１として表すことができる。このスイッチＰＣＳ１は第１細条導電体２１Ａと第２細条導電層２１Ｂと直列接続され、第１細条導電層２１Ａの一端側に入力端子４１が設けられ、第２細条導電層２１Ｂの他端側に出力端子４２が接続される。更に、第２細条導電層２１Ｂと共通電位導体２３との間に第２ギャップ２２−２の部分で構成されるスイッチＰＣＳ２が接続される。
【００１６】
第１ギャップ２２−１と第２ギャップ２２−２に図３ＡとＢに示す光パルス３１と３２を印加することにより出力端子４２には図３Ｃに示す接点信号を出力することができる。以下にその理由を説明する。
光パルス３１を第１ギャップ２２−１に印加することにより半導体層に発生した光キャリアによりスイッチＰＣＳ１が導通状態となる。スイッチＰＣＳ１は半導体層の光キャリアの再結合及びギャップ間の静電容量等により光パルス３１の消滅後も導通状態を持続する。この持続時間は数ｎｓ（ナノ秒）程度となる。
【００１７】
この発明ではＰＳ（ピコ秒）程度の時間を対象としているからｎｓ程度の時間は長い時間とみることができる。
この導通状態で所定の時間Ｔが経過した時点で光パルス３２を第２ギャップ２２−２に印加すると、今度はスイッチＰＣＳ２が導通し、第２細条導電層２１Ｂを第３導電層に接続する。この結果、第１ギャップ２２−１の部分に存在した再結合していない光キャリアが消失されるため、第１ギャップ２２−１の部分は非導通の状態に戻される。更にスイッチＰＣＳ２が導通することにより、第２細条導電体２１Ｂの電位は強制的に第３導電層の電位に落とされる。従って、スイッチＰＣＳ１が半導体層の光キャリアの再結合或いはギャップ間の静電容量等に起因して導通状態にある時間が多少長く掛かっても、スイッチＰＣＳ２を所定の時間後にオンの状態に制御することにより、希望する時間の範囲内でスイッチＰＣＳ１をオフの状態に戻すことができる。
【００１８】
つまり、この発明による高速波形発生器は第１ギャップ２２−１と第２ギャップ２２−２に印加する光パルス３１と３２の印加タイミングに従って、接点信号の持続時間を自由に設定できる点に特徴を有するものである。この結果として、光パルス３１と３２の印加タイミングの時間差Ｔを例えば数１０ＰＳ程度に設定することにより、所望のパルス幅を持つパルス信号を発生させることができ、更に光パルス３１と３２の繰り返し周波数を高くとることにより高速のパルス列信号を発生させることができる。光パルス３１と３２は図３に示すように接点信号の接続時間Ｔと比較して時間が短い短パルスを用いることができる。このような短パルスは形状も小型で安価である半導体レーザや半導体モードロックレーザ素子によって発生させることができる。
【００１９】
図４に高速波形発生器の実施例を示す。この実施例では図１に示したこの発明による高速波形発生器の入力端子４１に直流電圧源４３を接続し、この直流電圧源４３の電圧を出力端子４２に選択的に出力させ、パルス波形を発生させる場合を示す。
図５に図４に示した高速波形発生器の出力波形の一例を示す。図５Ａは第１ギャップ２２−１に印加する光パルス３１の波形、図５Ｂは第２ギャップ２２−２に印加する光パルス３２の波形を示す。光パルス３１が第１ギャップ２２−１に印加されることにより、図２に示したスイッチＰＣＳ１が導通する。この導通により出力端子４２に直流電圧源４３の電圧と第１ギャップ２２−１の抵抗値に応じた電圧を持つＨ論理信号が出力される。このＨ論理信号の電圧は光キャリアの寿命による再結合で電圧は緩やかに緩和していく。緩和時間は数ｎｓであり、ここで目標としているオン時間（約１０ＰＳ以下、周波数で言えば４０ＧＨｚ以上）と比較して充分に長い。
【００２０】
スイッチＰＣＳ１が導通している状態で第２ギャップ２２−２に光パルス３２を印加すると、その時点で第１ギャップ２２−１における光キャリアの再結合していないキャリアが消失され、更に第２細条導電層２１Ｂが第２ギャップ２２−２を通じて第３導電層の電位に接続されることにより、第２細条導電層２１Ｂの電位は急速に第３導電層の電位に戻される。このようにして、第１ギャップ２２−１に光パルス３１が印加される毎に出力端子４２にはＨ論理が出力され、第２ギャップ２２−２に光パルス３２を印加することによりＨ論理のパルスをＬ論理に戻すことができ、高速パルス列を発生させることができる。この高速パルス列を例えばＩＣ試験装置の試験パターン信号に利用することにより高速ＩＣを試験するＩＣ試験装置を構成することができる。
【００２１】
図６は現実に即した高速信号の発生例を示す。この例では図６Ａに示すクロックＣＬＫに同期して光パルス３１と３２を生成した場合を示す。また、図６では比較的長いパルス幅のパルス波形を発生させる場合、出力パルスの中間部において、再度第１ギャップ２２−１に光パルス３１を印加し、この光パルスの再印加によりパルスの尖頭値が大きく緩和してしまうことを防止するようにしている。光パルス３１と３２はパルス幅が狭いＲＺ（リターン・ツー・ゼロ）波形とみることができる。これに対し、出力端子４２から出力されるパルス波形はＮＲＺ（ノン・リターン・ツー・ゼロ）波形である。従って、図６の例ではＲＺ波形の光信号によりＮＲＺ波形の信号を発生させたことになる。
【００２２】
図７はＲＺ波形モードの波形を持つ電気信号を発生させる実施例を示す。つまり、この実施例では光パルス３１と光パルス３２をクロックＣＬＫの１／２の周期で交互に入力させ、この光パルス３１と３２を第１ギャップ２２−１と第２ギャップ２２−２に印加することにより出力端子４２には図７Ｃに示すＲＺ波形の電気信号Ｐoutを出力させることができる。
このように、この発明による高速波形発生器によればＮＲＺ波形モード或いはＲＺ波形モードの何れのモードの波形でも発生させることができる。従って、例えば各種の波形モードで然も高速信号が必要となるＩＣの試験パターン発生器等に利用することにより、ＩＣ試験装置の動作速度を飛躍的に向上させることができる利点が得られる。
【００２３】
ここで光パルス源５１と５２（図１参照）について説明する。光パルス源５１と５２はそれぞれパルス幅が狭い光パルスを発生する。例えば半導体レーザ光源を用いることが考えられる。この半導体レーザ光源によれば半値幅（光パルスの光量がピーク値から半分の値に低下する時間幅）が数１０ＰＳ程度のパルス幅を持つ光パルスを出力することができる。この光パルスをパルス圧縮手段として動作する、例えば分散補償ファイバやソリトン圧縮用の光ファイバなどに投入し通過させることにより、光パルスの半値幅を１ＰＳ以下に圧縮させることができる。また、モードロックレーザ光源を用いても同様である。
【００２４】
光パルスの半値幅（以下単に光パルスのパルス幅と称す）が１ＰＳ以下で、更に第１ギャップ２２−１及び第２ギャップ２２−２における抵抗値Ｒと静電容量の値Ｃで決まる時定数が充分小さい場合この実施例ではＲ＝６５．５Ω、Ｃ＝５ｆＦ（５×１０-15）ファラドであった。従って、ＲとＣの時定数は１ＰＳより更に小さい値であるから出力端子４２から出力されるパルス波形Ｐoutの立上り及び立下りに要する時間も１ＰＳ以下になることを意味し、立上り及び立下りの急峻な波形品質の高い高速信号を得ることができる。これにより電気的なスイッチ回路では到底考えられない高品質の高速信号波形を得ることができる。
【００２５】
ところで、図１では、第１ギャップ２２−１に印加する光パルス３１と、第２ギャップ２２−２に印加する光パルス３２を互いに異なる光パルス源５１と５２で発生させる構成とした場合を示したが、図８に示すように、１台の光パルス源５１から光パルスを出射させ、この光パルスを光分岐器５３で２分岐し、この２分岐した一方の光パルス３１を第１ギャップ２２−１に印加すると共に、他方の光パルス３２を例えば遅延時間に相当する長さを持つ光ファイバによって構成した光遅延素子５４によって所定の時間遅延させ、その遅延した光パルス３２を第２ギャップ２２−２に印加するように構成することができる。第２ギャップ２２−２に印加する光パルス３２に与える遅延時間は第１ギャップ２２−１の導通を維持する時間に選定すればよい。
【００２６】
図９はこの発明で提案する高速マルチプレクサの実施例を示す。この例では４入力１出力型のマルチプレクサを構成した場合を示す。各構成要素には図１と同一符号を付して示す。図１０は図９に示した高速マルチプレクサの電気的な等価回路を示す。各入力端子４１Ａ、４１Ｂ、４１Ｃ、４１Ｄは第１ギャップ２２−１で構成されるスイッチＰＣＳ１−１、ＰＣＳ１−２、ＰＣＳ１−３、ＰＣＳ１−４のそれぞれを通じて出力端子４２に共通接続される。各スイッチＰＣＳ１−１、ＰＣＳ１−２、ＰＣＳ１−３、ＰＣＳ１−４の各出力側に第２ギャップ２２−２で構成されるスイッチＰＣＳ２−１、ＰＣＳ２−２、ＰＣＳ２−３、ＰＣＳ２−４がそれぞれ第３導電層２３との間に並列接続される。
【００２７】
各入力端子４１Ａ〜４１Ｄには図１１Ｂに示す４相のデータＡ１、Ｂ１、Ｃ１、Ｄ１、Ａ２、Ｂ２、Ｃ２、Ｄ２…を入力する。各スイッチＰＣＳ１−１〜ＰＣＳ１−４及びＰＣＳ２−１〜ＰＣＳ２〜４を構成する各第１ギャップ２２−１及び第２ギャップ２２−２には図１１Ｃ及び図１１Ｄに示すタイミングの光パルス３１−１〜３１−４及び３２−１〜３２−４をそれぞれ供給する。
この光パルス３１−１〜３１−４及び３２−１〜３２−４を各第１ギャップ２２−１、第２ギャップ２２−２に印加することにより図１０に示した各スイッチＰＣＳ１−１〜ＰＣＳ１−４及びスイッチＰＣＳ２−１〜ＰＣＳ２−４がそれぞれ時間差が与えられてオン、オフ動作し、各入力端子４１Ａ〜４１Ｄに入力しているデータＡ１、Ｂ１、Ｃ１、Ｄ１、Ａ２、Ｂ２、Ｃ２、Ｄ２…をそれぞれクロックＣＬＫの同期して共通の出力端子４２に出力し、図１１Ｅに示す高速データを出力する。この高速データの周波数は入力データの周波数のこの例では４倍の周波数となる。入力データの周波数が例えば１０Ｇｂｐｓであるものとすると、高速データの周波数は４０Ｇｂｐｓとなる。このようにして、この発明の高速マルチプレクサによれば４０Ｇｂｐｓ乃至はそれ以上の高速データを生成できるから、４０ＧＨｚ以上の高速データを必要とするＩＣにも充分に高速で然も波形品質の高い試験パターン信号を供給することができることになる。
【００２８】
図１２に、図１１ＣとＤに示した光パルス３１−１〜３１−４及び３２−１〜３２−４を生成するための実施例を示す。この実施例ではクロック源５０から電気クロック信号ＣＬＫを出力させ、この電気クロック信号ＣＬＫを光パルス源５１に入力し、この光パルス源５１からクロックＣＬＫに同期した光パルス３０を生成する。光パルス源５１から出力される光パルス３０は光ファイバのような光伝送路５３と必要に応じて増幅器５４を通じて分配器５５Ａと５５Ｂに入力される。分配器５５Ａでは４系統に分岐され、一つの系統を除くほかの３系統に光遅延素子５６Ａ、５６Ｂ、５６Ｃを挿入する。光遅延素子５６Ａは光パルス３０の周期Ｈを１／４したＨ／４時間分だけ光パルス３０を遅延させる遅延時間に設定される。光遅延素子５６Ｂは光パルス３０の周期Ｈを１／２したＨ／２時間分だけ光パルス３０を遅延させる遅延時間に設定される。光遅延素子５６Ｃは光パルス３０の周期Ｈの３／４に相当する遅延時間とされる。このように、各光遅延素子５６Ａ、５６Ｂ、５６Ｃの遅延時間を設定することにより分配値５５Ａからは光パルス３０の１周期Ｈを１／４ずつ遅延した光パルス３１−１、３１−２、３１−３、３１−４を出力させることができる。
【００２９】
分配器５５Ｂ側では入力側にＨ／４の遅延時間を持つ遅延素子５７を接続し、この遅延素子５７で分配器５５Ｂ側に分配された光パルスにＨ／４分の遅延時間を与える。これにより、光パルス３１−１に対してはＨ／４に相当する時間遅延した光パルス３２−１を生成することができ、またＨ／２に相当する時間、遅延した光パルス３２−２を生成することができ、更に３Ｈ／４に相当する時間遅延した光パルス３２−３を生成することができ、更にＨに相当する時間遅延した光パルス３２−４を生成することができる。
【００３０】
これらの光パルス３２−１、３２−２、３２−３、３２−４を第２ギャップ２２−２に印加することにより、各第１ギャップ２２−１で形成されるスイッチ（ＰＣＳ１−１〜ＰＣＳ１−４）をＨ／４に相当する時間だけ同通させた後、非導通の状態に戻すことができる。
図１３はこの発明によるデマルチプレクサの実施例を示す。この実施例では１入力４出力型のデマルチプレクサを構成した場合を示す。入力端子４１に４本の第１細条導電層２１Ａを接続し、この４本の第１細条導電層２１Ａの各延長線上にそれぞれ第１ギャップ２２−１を介して第２細条導電層２２−２を配置する。
【００３１】
各第２細条導電層２１Ｂと第３導電層２３との間に第２ギャップ２２−２を形成する。図１４は図１３に示したデマルチプレクサの電気等価回路を示す。第１ギャップ２２−１で構成されるスイッチＰＣＳ１−１、ＰＣＳ１−２、ＰＣＳ１−３、ＰＣＳ１−４と第２ギャップ２２−２で構成されるスイッチＰＣＳ２−１、ＰＣＳ２−２、ＰＣＳ２−３、ＰＣＳ２−４には図１５Ｃ及びＤに示す光パルス３１−１、３１−２、３１−３、３１−４と３２−１、３２−２、３２−３、３２−４を印加する。この光パルス３１−１〜３１−４及び３２−１〜３２−４を印加することにより、各スイッチＰＣＳ１−１〜ＰＣＳ１−４及びＰＣＳ２−１〜ＰＣＳ２−４は時間差が与えられてオン、オフ動作し、入力端子４１に入力される高速データ（図１５Ｂ）を図１５Ｅに示す４相信号に分離することができる。
【００３２】
【発明の効果】
以上説明したように、この発明によれば第１ギャップ２２−１を具備した光スイッチに対し、第３導電層２３に通じる第２ギャップ２２−２を設けた構造とし、この第２ギャップ２２−２に第１ギャップ２２−１に光パルスを印加したタイミングから接点信号の持続を希望する時間だけ遅れて第２ギャップ２２−２に光パルスを印加すれば、光キャリアの再結合により第１ギャップ２２−１の部分（スイッチＰＣＳ）が導通状態にあっても、この第２ギャップ２２−２に光パルスを印加した時点で第２ギャップ２２−２の部分（スイッチＰＣＳ２）が導通し、第２細条導電層２１Ｂを通じて第１ギャップ２２−１の部分を第３導電層に接続するから第１ギャップ２２−１の部分の光キャリアは消滅し、強制的にオフの状態に戻される。この結果、第１ギャップ２２−１の部分が導通している時間は第１ギャップ２２−１と第２ギャップ２２−２に印加する光パルスの時間差によって自由に設定することができることになり、自由に高速の切替回路を構成することができる利点が得られる。
【００３３】
更に、この発明による高速波形発生器によれば、半導体層に発生する光キャリアが光パルスの消滅後も再結合により存在し、第１ギャップ２２−１の部分を導通状態に維持するから、光パルス３１、３２としては第１ギャップ２２−１の部分を導通させておくべき時間より短いパルス幅の光パルスでよい。これにより、光変調器を用いなくてもスイッチのオン、オフを制御することができ、この点で光パルスの繰返し速度も高速化することができ、高速に変化する信号を発生させることができる利点が得られる。
【００３４】
また、この発明によるマルチプレクサによればマルチプレクサを高速波形発生器で構成するから従来では得られない超高速の出力信号を得ることができる利点が得られる。また、この発明のデマルチプレクサによれば超高速データを低速の多相信号に分岐することができるから、高速信号を出力するＩＣの出力信号も低速信号に分離することができる。この結果、高速信号を低速信号に分離した後に電気回路で処理することができることになり、例えばＩＣ試験装置の高速化を期待することができる。
【図面の簡単な説明】
【図１】  この発明による高速波形発生器の一実施例を説明するための平面図。
【図２】  図１に示したこの発明による高速波形発生器の電気等価回路を説明するための接続図。
【図３】  図１及び図２の動作を説明するための波形図。
【図４】  この発明による高速波形発生器の構成を電気等価回路で説明する接続図。
【図５】  図４の動作を説明するための波形図。
【図６】  図４の他の動作を説明するための波形図。
【図７】  図４の更に他の動作を説明するための波形図。
【図８】  図１に示した高速波形発生器を駆動する光パルスの生成方法を説明するための図。
【図９】  この発明によるマルチプレクサの構造を説明するための平面図。
【図１０】  図９に示したマルチプレクサの構成を電気等価回路で説明する接続図。
【図１１】  図９および図１０に示したマルチプレクサの動作を説明するためのタイミングチャート。
【図１２】  図９に示したマルチプレクサを駆動する光パルスの生成方法を説明するためのブロック図。
【図１３】  この発明によるデマルチプレクサの構造を説明するための平面図。
【図１４】  図１３に示したデマルチプレクサの構成を電気等価回路で説明するための接続図。
【図１５】  図１３及び図１４に示したデマルチプレクサの動作を説明するためのタイミングチャート。
【図１６】  従来の技術を説明するための平面図。
【図１７】  従来の他の例を説明するための接続図。
【図１８】  図１７の動作を説明するための波形図。
【図１】
0004057248.tif 000002
【図２】
0004057248.tif 000003
【図３】
0004057248.tif 000004
【図４】
0004057248.tif 000005
【図５】
0004057248.tif 000006
【図６】
0004057248.tif 000007
【図７】
0004057248.tif 000008
【図８】
0004057248.tif 000009
【図９】
0004057248.tif 000010
【図１０】
0004057248.tif 000011
【図１１】
0004057248.tif 000012
【図１２】
0004057248.tif 000013
【図１３】
0004057248.tif 000014
【図１４】
0004057248.tif 000015
【図１５】
0004057248.tif 000016
【図１６】
0004057248.tif 000017
【図１７】
0004057248.tif 000018
【図１８】
0004057248.tif 000019