(57)【特許請求の範囲】
【請求項１】
ソース線と、電源線と、スイッチング用ＴＦＴと、駆動用ＴＦＴと、第１の保持容量と、第２の保持容量と、ＯＬＥＤとを有する発光装置であって、
前記スイッチング用ＴＦＴのソース領域及びドレイン領域の一方は前記ソース線に電気的に接続され、他方は接続配線を介して前記駆動用ＴＦＴのゲート電極に電気的に接続され、
前記駆動用ＴＦＴのソース領域及びドレイン領域の一方は前記電源線に電気的に接続され、他方は前記ＯＬＥＤが有する画素電極に電気的に接続され、
前記接続配線は、前記スイッチング用ＴＦＴのゲート電極を覆っている層間絶縁膜上に形成されており、
前記第１の保持容量は、前記接続配線と、容量配線と、前記接続配線と前記容量配線の間に形成された第１の絶縁膜とを有しており、
前記第２の保持容量は、前記駆動用ＴＦＴのゲート電極と同一の導電膜からなる容量電極と、前記スイッチング用ＴＦＴ及び駆動用ＴＦＴの有する半導体層と同時に形成される半導体層と、前記容量電極と前記第２の保持容量が有する前記半導体層の間に形成される第２の絶縁膜とを有していることを特徴とする発光装置。
【請求項２】
ソース線と、電源線と、スイッチング用ＴＦＴと、駆動用ＴＦＴと、第１の保持容量と、第２の保持容量と、ＯＬＥＤとを有する発光装置であって、
前記スイッチング用ＴＦＴのソース領域及びドレイン領域の一方は前記ソース線に電気的に接続され、他方は接続配線を介して前記駆動用ＴＦＴのゲート電極に電気的に接続され、
前記駆動用ＴＦＴのソース領域及びドレイン領域の一方は前記電源線に電気的に接続され、他方は前記ＯＬＥＤが有する画素電極に電気的に接続され、
前記接続配線は、前記スイッチング用ＴＦＴのゲート電極を覆っている層間絶縁膜上に形成されており、
前記第１の保持容量は、前記接続配線と、容量配線と、前記接続配線と前記容量配線の間に形成された第１の絶縁膜とを有しており、
前記第２の保持容量は、前記駆動用ＴＦＴのゲート電極と同一の導電膜からなる容量電極と、前記電源線と、前記容量電極と前記電源線の間に形成される第２の絶縁膜とを有し、前記第２の絶縁膜は前記層間絶縁膜であることを特徴とする発光装置。
【請求項３】
ソース線と、電源線と、スイッチング用ＴＦＴと、駆動用ＴＦＴと、第１の保持容量と、第２の保持容量と、第３の保持容量と、ＯＬＥＤとを有する発光装置であって、
前記スイッチング用ＴＦＴのソース領域及びドレイン領域の一方は前記ソース線に電気的に接続され、他方は接続配線を介して前記駆動用ＴＦＴのゲート電極に電気的に接続され、
前記駆動用ＴＦＴのソース領域及びドレイン領域の一方は前記電源線に電気的に接続され、他方は前記ＯＬＥＤが有する画素電極に電気的に接続され、
前記接続配線は、前記スイッチング用ＴＦＴのゲート電極を覆っている層間絶縁膜上に形成されており、
前記第１の保持容量は、前記接続配線と、容量配線と、前記接続配線と前記容量配線の間に形成された第１の絶縁膜とを有しており、
前記第２の保持容量は、前記駆動用ＴＦＴのゲート電極と同一の導電膜からなる容量電極と、前記スイッチング用ＴＦＴ及び駆動用ＴＦＴの有する半導体層と同時に形成される半導体層と、前記容量電極と前記第２の保持容量が有する前記半導体層の間に形成される第２の絶縁膜とを有しており、
前記第３の保持容量は、前記容量電極と、前記電源線と、前記容量電極と前記電源線の間に設けられた第３の絶縁膜とを有し、前記第３の絶縁膜は前記層間絶縁膜であることを特徴とする発光装置。
【請求項４】
請求項１又は２において、前記画素電極と接し且つ前記ＴＦＴ及び前記保持容量の上方を覆う第３の絶縁膜を有し、前記第３の絶縁膜は前記画素電極に対応する位置に開口部を有することを特徴とする発光装置。
【請求項５】
請求項１、２又は４において、前記第１の絶縁膜の上方に第４の絶縁膜を有し、前記第４の絶縁膜は前記接続配線と重なる部分において一部が除去されていることを特徴とする発光装置。
【請求項６】
請求項３において、前記画素電極と接し且つ前記ＴＦＴ及び前記保持容量の上方を覆う第４の絶縁膜を有し、前記第４の絶縁膜は前記画素電極に対応する位置に開口部を有することを特徴とする発光装置。
【請求項７】
請求項３又は６において、前記第１の絶縁膜の上方に第５の絶縁膜を有し、前記第５の絶縁膜は前記接続配線と重なる部分において一部が除去されていることを特徴とする発光装置。
【請求項８】
請求項１乃至７のいずれか１項において、前記容量配線と前記画素電極とは同じ導電膜から形成されていることを特徴とする発光装置。
【請求項９】
請求項１乃至８のいずれか１項において、前記接続配線と前記電源線とは同じ導電膜から形成されていることを特徴とする発光装置。
【請求項１０】
請求項１乃至９のいずれか１項において、前記駆動用ＴＦＴのゲート電極と前記容量電極は電気的に接続されていることを特徴とする発光装置。
【請求項１１】
請求項１乃至１０のいずれか１項において、前記第２の保持容量が有する前記半導体層と前記電源線は電気的に接続されていることを特徴とする発光装置。
【請求項１２】
請求項１乃至１１のいずれか１項において、前記接続配線は、前記スイッチング用ＴＦＴの半導体層と重なっていることを特徴とする発光装置。
【請求項１３】
請求項１乃至１２のいずれか１項において、前記容量配線は、前記スイッチング用ＴＦＴの半導体層と重なっていることを特徴とする発光装置。
【請求項１４】
請求項１乃至１３のいずれか１項において、前記容量配線はゲート線に平行に配置され、前記電源線は前記ソース線に平行に配置されていることを特徴とする発光装置。
【請求項１５】
請求項１乃至１４のいずれか１項において、アナログのビデオ信号によって前記ＯＬＥＤの輝度が制御されることを特徴とする発光装置。
【請求項１６】
請求項１乃至１５のいずれか１項に記載の発光装置を用いた電子機器。
【請求項１７】
半導体膜を形成し、
前記半導体膜をパターニングし、第１及び第２の半導体層を形成し、
前記第１及び第２の半導体層の上方に絶縁膜アを形成し、
前記絶縁膜アの上方に第１の導電膜を形成し、
前記第１の導電膜をパターニングし、前記第１の半導体層の上方に第１のゲート電極を形成し、前記第２の半導体層の上方に第２のゲート電極を形成するとともに、容量電極を形成し、
前記第１及び第２のゲート電極及び容量電極の上方に絶縁膜イを形成し、
前記絶縁膜イの上方に第２の導電膜を形成し、
前記第２の導電膜をパターニングし、前記第１の半導体層と前記第２のゲート電極に電気的に接続する接続配線を形成するとともに、前記容量電極に重なり且つ前記第２の半導体層に電気的に接続する電源線を形成し、
前記接続配線及び電源線の上方に絶縁膜ウを形成し、
前記絶縁膜ウの上方に第３の導電膜を形成し、
前記第３の導電膜をパターニングし、前記第２の半導体層に電気的に接続する画素電極を形成するとともに、前記接続配線に重なる容量配線を形成し、
前記画素電極の上方に発光層及び対向電極を形成することを特徴とする発光装置の作製方法。
【請求項１８】
半導体膜を形成し、
前記半導体膜をパターニングし、第１、第２及び第３の半導体層を形成し、
前記第１、第２及び第３の半導体層の上方に絶縁膜アを形成し、
前記絶縁膜アの上方に第１の導電膜を形成し、
前記第１の導電膜をパターニングし、前記第１の半導体層の上方に第１のゲート電極を形成し、前記第２の半導体層の上方に第２のゲート電極を形成するとともに、前記第３の半導体層に重なる容量電極を形成し、
前記第１及び第２のゲート電極及び容量電極の上方に絶縁膜イを形成し、
前記絶縁膜イの上方に第２の導電膜を形成し、
前記第２の導電膜をパターニングし、前記第１の半導体層と前記第２のゲート電極に電気的に接続する接続配線を形成するとともに、前記第２の半導体層に電気的に接続する電源線を形成し、
前記接続配線及び電源線の上方に絶縁膜ウを形成し、
前記絶縁膜ウの上方に第３の導電膜を形成し、
前記第３の導電膜をパターニングし、前記第２の半導体層に電気的に接続する画素電極を形成するとともに、前記接続配線に重なる容量配線を形成し、
前記画素電極の上方に発光層及び対向電極を形成することを特徴とする発光装置の作製方法。
【請求項１９】
半導体膜を形成し、
前記半導体膜をパターニングし、第１、第２及び第３の半導体層を形成し、
前記第１、第２及び第３の半導体層の上方に絶縁膜アを形成し、
前記絶縁膜アの上方に第１の導電膜を形成し、
前記第１の導電膜をパターニングし、前記第１の半導体層の上方に第１のゲート電極を形成し、前記第２の半導体層の上方に第２のゲート電極を形成するとともに、前記第３の半導体層に重なる容量電極を形成し、
前記第１及び第２のゲート電極及び容量電極の上方に絶縁膜イを形成し、
前記絶縁膜イの上方に第２の導電膜を形成し、
前記第２の導電膜をパターニングし、前記第１の半導体層と前記第２のゲート電極に電気的に接続する接続配線を形成するとともに、前記容量電極に重なり且つ前記第２の半導体層に電気的に接続する電源線を形成し、
前記接続配線及び電源線の上方に絶縁膜ウを形成し、
前記絶縁膜ウの上方に第３の導電膜を形成し、
前記第３の導電膜をパターニングし、前記第２の半導体層に電気的に接続する画素電極を形成するとともに、前記接続配線に重なる容量配線を形成し、
前記画素電極の上方に発光層及び対向電極を形成することを特徴とする発光装置の作製方法。
【請求項２０】
請求項１７乃至１９のいずれか１項において、前記画素電極の上方に前記画素電極に対応する位置に開口部を有する絶縁膜エを形成し、前記画素電極及び前記絶縁膜エの上方に前記発光層及び前記対向電極を形成することを特徴とする発光装置の作製方法。
【請求項２１】
請求項１７乃至２０のいずれか１項において、前記絶縁膜ウの上方に絶縁膜オを形成し、前記絶縁膜オの前記接続配線と重なる部分を一部除去し、前記絶縁膜ウ及び前記絶縁膜オの上方に前記第３の導電膜を形成することを特徴とする発光装置の作製方法。
【請求項２２】
請求項１７乃至２１のいずれか１項において、前記第２のゲート電極と前記容量電極は電気的に接続していることを特徴とする発光装置の作製方法。
【請求項２３】
請求項１７乃至２２のいずれか１項において、前記第３の半導体層と前記電源線は電気的に接続していることを特徴とする発光装置の作製方法。
【請求項２４】
請求項１７乃至２３のいずれか１項において、前記接続配線は、前記第１の半導体層と重なるように形成することを特徴とする発光装置の作製方法。
【請求項２５】
請求項１７乃至２４のいずれか１項において、前記容量配線は、前記第１の半導体層と重なるように形成することを特徴とする発光装置の作製方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、基板上に形成されたＯＬＥＤを、該基板とシーリング材の間に封入したＯＬＥＤパネルに関する。また、該ＯＬＥＤパネルにＩＣを実装したＯＬＥＤモジュールに関する。なお本明細書において、ＯＬＥＤパネル及びＯＬＥＤモジュールを発光装置と総称する。本発明はさらに、該発光装置を用いた電子機器に関する。
【０００２】
【従来の技術】
ＯＬＥＤは自ら発光するため視認性が高く、液晶表示装置（ＬＣＤ）で必要なバックライトが要らず薄型化に最適であると共に、視野角にも制限が無い。そのため、近年ＯＬＥＤ（Organic Light Emitting Diode）を用いた発光装置は、ＣＲＴやＬＣＤに代わる表示装置として注目されている。
【０００３】
ＯＬＥＤは、電場を加えることで発生するルミネッセンス（Electro Luminescence）が得られる有機化合物を含む層（以下、有機発光層と記す）と、陽極層と、陰極層とを有している。有機化合物におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）とがあるが、本発明の発光装置では、蛍光と燐光の両方、またはいずれか一方を用いることができる。
【０００４】
なお、本明細書では、ＯＬＥＤの陽極と陰極の間に設けられた全ての層を有機発光層と定義する。有機発光層には具体的に、発光層、正孔注入層、電子注入層、正孔輸送層、電子輸送層等が含まれる。基本的にＯＬＥＤは、陽極／発光層／陰極が順に積層された構造を有しており、この構造に加えて、陽極／正孔注入層／発光層／陰極や、陽極／正孔注入層／発光層／電子輸送層／陰極等の順に積層した構造を有していることもある。
【０００５】
ところで、ＯＬＥＤを有する発光装置の駆動方法として、アナログのビデオ信号（以下、アナログビデオ信号と呼ぶ）を用いた、アナログ駆動と呼ばれる駆動方法がある。
【０００６】
アナログ駆動では、ＯＬＥＤに流れる電流を制御するＴＦＴ（駆動用ＴＦＴ）のゲート電極に、アナログのビデオ信号（アナログビデオ信号）が入力される。そして該アナログビデオ信号の電位により駆動用ＴＦＴのドレイン電流の大きさが制御され、該ドレイン電流がＯＬＥＤに流れることで、その電流の大きさに対応した輝度で前記ＯＬＥＤが発光し、階調が表示される。
【０００７】
上述したアナログ駆動において、ＯＬＥＤに供給される電流の量が駆動用ＴＦＴのゲート電圧によって制御される様子を、図１９を用いて詳しく説明する。
【０００８】
図１９は駆動用ＴＦＴのトランジスタ特性を示すグラフであり、ＩDS−ＶGS特性（又はＩDS−ＶGS曲線）と呼ばれている。ここでＩDSはドレイン電流であり、ＶGSはゲート電極とソース領域間の電圧（ゲート電圧）である。また、ＶTHは閾値電圧であり、Ｖ∞はＶGSが無限大であることを意味する。このグラフにより任意のゲート電圧に対して流れる電流量を知ることができる。
【０００９】
図１９に示したＩDS−ＶGS特性に従ってゲート電圧に対してドレイン電流が１対１で決まる。即ち、駆動用ＴＦＴのゲート電極に入力されるアナログビデオ信号の電位に対応してドレイン電流が定まり、該ドレイン電流がＯＬＥＤに流れ、その電流量に対応した輝度でＯＬＥＤが発光する。
【００１０】
【発明が解決しようとする課題】
ソース領域とドレイン領域間の電圧をＶDSとすると、図１９に示した駆動用ＴＦＴのトランジスタ特性は、ＶGSとＶDSの値によって２つの領域に分けられる。｜ＶGS−ＶTH｜＜｜ＶDS｜である領域が飽和領域、｜ＶGS−ＶTH｜＞｜ＶDS｜である領域が線形領域である。
【００１１】
飽和領域においては以下の式１が成り立つ。なお、β＝μＣ0Ｗ／Ｌであり、μは移動度、Ｃ0は単位面積あたりのゲート容量、Ｗ／Ｌはチャネル形成領域のチャネル幅Ｗとチャネル長Ｌの比である。
【００１２】
【式１】
ＩDS＝β（ＶGS−ＶTH）2／２
【００１３】
式１からわかるように、飽和領域において電流値はＶDSによってほとんど変化せず、ＶGSのみによって電流値が定まる。よってアナログ信号の電位による階調の制御が比較的容易であるため、一般的にアナログ駆動では、主に飽和領域において駆動用ＴＦＴを動作させる。
【００１４】
しかし飽和領域では、図１９からも明らかなように、ゲート電圧の変化に対してドレイン電流が指数関数的に変化する。そのため、アナログ駆動では、アナログビデオ信号が入力されてから、次のアナログビデオ信号が入力されるまでの間、リーク等により僅かでもゲート電圧が変化すると、ドレイン電流が大きく変化するといった事態が生じうる。ドレイン電流の変化が大きいと、それに伴ってＯＬＥＤの輝度も大きく変化するため、フレーム周波数によっては、画面がちらついて見えるという問題が起こることがある。
【００１５】
上記問題を回避するためには、ゲート電圧を確実に保持することが重要である。ゲート電圧をより確実に保持する手段として、保持容量の容量値を大きくする方法が考えられる。しかし、保持容量を大きくすると開口率が低下し、画素において実際に発光が得られる面積（有効発光面積）が小さくなる。なお有効発光面積とは、ＯＬＥＤが有する画素電極のうち、ＯＬＥＤから発せられる光が基板上に形成されたＴＦＴ、配線等の光を透過しないものに遮られない領域の面積を指す。
【００１６】
特に近年では、画像の高精細化に対する要求が高まっており、画素の高精細化に伴う開口率の低下をいかに抑えるかが課題となっている。よって保持容量の画素に占める面積を大きくするのは好ましくない。
【００１７】
本発明は上記問題点を鑑みてなされたものであり、リーク等によるゲート電圧の変化を抑えることと、開口率の低下を抑えることを同時に満たす発光装置の提供を課題とする。
【００１８】
【課題を解決するための手段】
本発明では、上記の課題を解決するために、画素が有するＴＦＴのゲート電極及び活性層上に形成され、かつ活性層に接続された配線（接続配線）と、前記接続配線上に形成された絶縁膜と、前記絶縁膜上に形成された配線（容量配線）とで保持容量を形成した。なお容量配線は、画素電極と共に同一の層間絶縁膜上に形成されていても良い。この場合、容量配線と画素電極とを同じ導電膜から形成していても良い。また、電源線を容量配線として用いても良い。
【００１９】
上記構成によって、ＴＦＴと保持容量とを重ねて形成することが可能であるので、開口率の低下を抑えつつ保持容量の容量値を大きくすることができる。よって、リーク等によるゲート電圧の変化を抑えることができるので、アナログ駆動において、ＯＬＥＤの輝度が変化するのを抑え、画面のちらつきを抑えることができる。
【００２０】
また開口率の低下を抑えることは、画素の有効発光面積の縮小化を抑えることにつながる。有効発光面積は大きければ大きいほど、画面の輝度が高くなるため、本発明の構成によって消費電力を抑えることができる。
【００２１】
なお本発明の構成は、デジタル駆動の場合でも用いることができる。
【００２２】
【発明の実施の形態】
以下、本発明の構成について説明する。
【００２３】
本発明の発光装置は、画素部に複数の画素がマトリクス状に設けられている。図１を用いて、本発明の画素が有するＴＦＴの接続構成について説明する。
【００２４】
ソース線の１つ（Ｓ）と、ゲート線の１つ（Ｇ）と、電源線の１つ（Ｖ）とを有する領域が画素１００に相当する。各画素はスイッチング用ＴＦＴ１０１と、駆動用ＴＦＴ１０２と、ＯＬＥＤ１０３と、保持容量１０４とを有している。
【００２５】
スイッチング用ＴＦＴ１０１のゲート電極はゲート線（Ｇ）に接続されている。またスイッチング用ＴＦＴ１０１のソース領域とドレイン領域は、一方はソース線（Ｓ）に、もう一方は駆動用ＴＦＴ１０２のゲート電極に接続されている。
【００２６】
駆動用ＴＦＴのソース領域とドレイン領域は、一方は電源線（Ｖ）に、もう一方はＯＬＥＤ１０３の画素電極に接続されている。なお、ＯＬＥＤ１０３の陽極を画素電極として用いる場合、陰極を対向電極と呼ぶ。逆に、ＯＬＥＤ１０３の陰極を画素電極として用いる場合、陽極を対向電極と呼ぶ。
【００２７】
なお、スイッチング用ＴＦＴ１０１はｐチャネル型ＴＦＴでもｎチャネル型ＴＦＴでもどちらでも良い。また、駆動用ＴＦＴ１０２も、ｐチャネル型ＴＦＴでもｎチャネル型ＴＦＴでもどちらでも良い。ただし、陽極を画素電極として用いる場合、駆動用ＴＦＴはｐチャネル型ＴＦＴであるほうが望ましい。逆に、陰極を画素電極として用いる場合、駆動用ＴＦＴはｎチャネル型ＴＦＴであるほうが望ましい。
【００２８】
保持容量が有する２つの電極のうち、一方は駆動用ＴＦＴ１０２のゲート電極と電気的に接続されており、もう一方は電源線（Ｖ）と電気的に接続されている。
【００２９】
次に、本発明の発光装置における保持容量の具体的な構成について、図２を用いて説明する。１０１はスイッチング用ＴＦＴ、１０２は駆動用ＴＦＴであり、それぞれ絶縁表面上に形成されている。
【００３０】
スイッチング用ＴＦＴ１０１の活性層１３０は、ソース領域またはドレイン領域として機能する不純物領域１１０、１１１を有している。またゲート絶縁膜１１６を間に介して、活性層１３０上にゲート電極１１４が形成されている。
【００３１】
駆動用ＴＦＴ１０２の活性層１３１は、ソース領域またはドレイン領域として機能する不純物領域１１２、１１３を有している。またゲート絶縁膜１１６を間に介して、活性層１３１上にゲート電極１１５が形成されている。
【００３２】
スイッチング用ＴＦＴ１０１と駆動用ＴＦＴ１０２の活性層１３０、１３１と、ゲート電極１１４、１１５と、ゲート絶縁膜１１６とを覆って、第１層間絶縁膜１３３及び第２層間絶縁膜１１７が形成されている。なお図２では第１層間絶縁膜１３３及び第２層間絶縁膜１１７の２層層間絶縁膜を形成したが、層間絶縁膜は一層でも良い。そして第２層間絶縁膜１１７上にはソース線（Ｓ）と、接続配線１１８、１１９と、電源線（Ｖ）とが形成されている。
【００３３】
ソース線（Ｓ）は第１層間絶縁膜１３３、第２層間絶縁膜１１７及びゲート絶縁膜１１６に形成されたコンタクトホールを介して不純物領域１１０と接続されている。また接続配線１１８は、第１層間絶縁膜１３３及び第２層間絶縁膜１１７及びゲート絶縁膜１１６に形成されたコンタクトホールを介して不純物領域１１１と接続されている。
【００３４】
接続配線１１９は、第１層間絶縁膜１３３、第２層間絶縁膜１１７に形成されたコンタクトホールを介して不純物領域１１２と接続されている。また、電源線（Ｖ）は第１層間絶縁膜１３３及び第２層間絶縁膜１１７に形成されたコンタクトホールを介して不純物領域１１３と接続されている。
【００３５】
接続配線１１８は間に第２層間絶縁膜１１７、第１層間絶縁膜１３３及びゲート絶縁膜１１６を挟んで、活性層１３０と重なっている。
【００３６】
ソース線（Ｓ）と、接続配線１１８、１１９と、電源線（Ｖ）を覆うように、第２層間絶縁膜１１７上に第３層間絶縁膜１２０が形成されている。そして第３層間絶縁膜１２０上に容量配線１２１と画素電極１２２が形成されている。
【００３７】
画素電極１２２は第３層間絶縁膜１２０に形成されたコンタクトホールを介して接続配線１１９に接続されている。
【００３８】
本発明では、接続配線１１８と容量配線１２１との間に第３層間絶縁膜１２０が形成されている部分において、保持容量１０４が形成されている。容量配線１２１は画素電極１２２と同じ導電膜から形成することができるため、工程数を増やさなくても保持容量を形成することが可能である。また、スイッチング用ＴＦＴ１０１の活性層１３０と重なるように保持容量１０４が形成されるために、保持容量を形成しても開口率の低下を抑えることができる。
【００３９】
容量配線１２１と、画素電極１２２とを覆うように、第３層間絶縁膜１２０上に第４層間絶縁膜１２５が形成されている。第４層間絶縁膜１２５は一部エッチングされ、画素電極１２２が露出している。
【００４０】
そして画素電極１２２と第４層間絶縁膜１２５を覆って有機発光層１２３と対向電極１２４とが順に積層されており、画素電極１２２と、有機発光層１２３と、対向電極１２４とが重なっている部分が、ＯＬＥＤ１０３に相当する。
【００４１】
なお本発明において、ＴＦＴは図２に示した構造に限定されない。また、本発明では、接続配線１１８と容量配線１２１を用いて形成される保持容量１０４に加えて、別の構成の保持容量を有していても良い。
【００４２】
また、本発明で開示する画素構造では、接続配線１１８がスイッチング用ＴＦＴ１０１の活性層と重なるように形成されるため、ＯＬＥＤからの発せられる光や、発光装置の外部から入射する光が活性層１３０に入射することで、スイッチング用ＴＦＴ１０１にオフ電流が流れるのを防ぐことができる。
【００４３】
なお図２では、スイッチング用ＴＦＴ１０１がｎチャネル型ＴＦＴ、駆動用ＴＦＴ１０２がｐチャネル型の場合について示しているが、本発明はこれに限定されない。スイッチング用ＴＦＴ１０１と駆動用ＴＦＴ１０２はｐチャネル型ＴＦＴでもｎチャネル型ＴＦＴでもどちらでも良い。ただし、図２では画素電極１２２として陽極を用いているので、駆動用ＴＦＴはｐチャネル型ＴＦＴであるのが望ましい。
【００４４】
また、本実施の形態では、画素に２つＴＦＴが設けられた例について示したが、本発明はこの構成に限定されない。画素が有するＴＦＴは幾つであっても、本発明の構成の保持容量を形成することが可能である。本発明では、画素が有するＴＦＴのゲート電極及び活性層上に形成され、かつ活性層に接続された配線（接続配線）と、前記接続配線上に形成された絶縁膜と、前記絶縁膜上に形成された配線（容量配線）とで保持容量を形成していれば良い。
【００４５】
本発明は上記構成によって、ＴＦＴと保持容量とを重ねて形成することが可能であるので、開口率を抑えつつ保持容量の容量値を大きくすることができる。よって、リーク等によるゲート電圧の変化を抑えることができるので、アナログ駆動において、ＯＬＥＤの輝度が変化するのを抑え、画面のちらつきを抑えることができる。
【００４６】
また開口率の低下を抑えることは、画素の有効発光面積の縮小化を抑えることにつながる。有効発光面積は大きければ大きいほど、画面の輝度が高くなるため、本発明の構成によって消費電力を抑えることができる。
【００４７】
【実施例】
以下、本発明の実施例について説明する。
【００４８】
（実施例１）
本発明の発光装置の作製方法の一例について、図３〜図８を用いて説明する。ここでは、図１において示した画素のＴＦＴを作製する方法について、工程に従って詳細に説明する。
【００４９】
まず、本実施例ではコーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスからなる基板２００を用いる。なお、基板２００としては、透光性を有する基板であれば良く、石英基板を用いても良い。また、本実施例の処理温度に耐えうる耐熱性を有するプラスチック基板を用いてもよい。
【００５０】
次いで、図３（Ａ）に示すように、基板２００上に酸化珪素膜、窒化珪素膜または酸化窒化珪素膜などの絶縁膜から成る下地膜２０１を形成する。本実施例では下地膜２０１として２層構造を用いるが、前記絶縁膜の単層膜または２層以上積層させた構造を用いても良い。下地膜２０１の一層目としては、プラズマＣＶＤ法を用い、ＳｉＨ4、ＮＨ3、及びＮ2Ｏを反応ガスとして成膜される酸化窒化珪素膜２０１ａを１０〜２００ｎｍ（好ましくは５０〜１００ｎｍ）形成する。本実施例では、膜厚５０ｎｍの酸化窒化珪素膜２０１ａ（組成比Ｓｉ＝３２％、Ｏ＝２７％、Ｎ＝２４％、Ｈ＝１７％）を形成した。次いで、下地膜２０１のニ層目としては、プラズマＣＶＤ法を用い、ＳｉＨ4、及びＮ2Ｏを反応ガスとして成膜される酸化窒化珪素膜２０１ｂを５０〜２００ｎｍ（好ましくは１００〜１５０ｎｍ）の厚さに積層形成する。本実施例では、膜厚１００ｎｍの酸化窒化珪素膜２０１ｂ（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）を形成した。
【００５１】
次いで、下地膜２０１上に半導体層２０２〜２０４を形成する。半導体層２０２〜２０４は、非晶質構造を有する半導体膜を公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）により成膜した後、公知の結晶化処理（レーザー結晶化法、熱結晶化法、またはニッケルなどの触媒を用いた熱結晶化法等）を行って得られた結晶質半導体膜を所望の形状にパターニングして形成する。この半導体層２０２〜２０４の厚さは２５〜８０ｎｍ（好ましくは３０〜６０ｎｍ）の厚さで形成する。結晶質半導体膜の材料に限定はないが、好ましくは珪素（シリコン）またはシリコンゲルマニウム（ＳｉXＧｅ1-X（Ｘ＝０．０００１〜０．０２））合金などで形成すると良い。本実施例では、プラズマＣＶＤ法を用い、５５ｎｍの非晶質珪素膜を成膜した後、ニッケルを含む溶液を非晶質珪素膜上に保持させた。この非晶質珪素膜に脱水素化（５００℃、１時間）を行った後、熱結晶化（５５０℃、４時間）を行い、さらに結晶化を改善するためのレーザーアニ―ル処理を行って結晶質珪素膜を形成した。そして、この結晶質珪素膜をフォトリソグラフィ法を用いたパターニング処理によって、半導体層２０２〜２０４を形成した。
【００５２】
また、半導体層２０２〜２０４を形成した後、ＴＦＴのしきい値を制御するために、半導体層２０２〜２０４に微量な不純物元素（ボロンまたはリン）をドーピングしてもよい。
【００５３】
また、レーザー結晶化法で結晶質半導体膜を作製する場合には、パルス発振型または連続発光型のエキシマレーザーやＹＡＧレーザー、ＹＶＯ4レーザーを用いることができる。これらのレーザーを用いる場合には、レーザー発振器から放射されたレーザー光を光学系で線状に集光し半導体膜に照射する方法を用いると良い。結晶化の条件は実施者が適宣選択するものであるが、エキシマレーザーを用いる場合はパルス発振周波数３００Ｈｚとし、レーザーエネルギー密度を１００〜４００ｍＪ／ｃｍ2(代表的には２００〜３００ｍＪ／ｃｍ2)とする。また、ＹＡＧレーザーを用いる場合にはその第２高調波を用いパルス発振周波数３０〜３００ｋＨｚとし、レーザーエネルギー密度を３００〜６００ｍＪ／ｃｍ2(代表的には３５０〜５００ｍＪ／ｃｍ2)とすると良い。そして幅１００〜１０００μｍ、例えば４００μｍで線状に集光したレーザー光を基板全面に渡って照射し、この時の線状レーザー光の重ね合わせ率（オーバーラップ率）を５０〜９８％として行えばよい。
【００５４】
次いで、半導体層２０２〜２０４を覆うゲート絶縁膜２０５を形成する。ゲート絶縁膜２０５はプラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜１５０ｎｍとして珪素を含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により１１０ｎｍの厚さで酸化窒化珪素膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）で形成した。勿論、ゲート絶縁膜は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。
【００５５】
また、酸化珪素膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Orthosiliｃate）とＯ2とを混合し、反応圧力４０Ｐａ、基板温度３００〜４００℃とし、高周波（１３．５６ＭＨｚ）電力密度０．５〜０．８Ｗ／ｃｍ2で放電させて形成することができる。このようにして作製される酸化珪素膜は、その後４００〜５００℃の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。ここまでの工程によって、図３（Ａ）に示す断面図が完成する。
【００５６】
次いで、レジストからなるマスク２０６を形成し、ｎ型不純物元素（本実施例では、リン）を添加して、高濃度にリンを含む不純物領域２０７〜２０９を形成する。この領域には、リンが１×１０20〜５×１０21atoms/cm3、代表的には２×１０20〜１×１０22atoms/cm3の濃度が含まれるようにする。（図３（Ｂ））
【００５７】
そして、ゲート絶縁膜２０５上にゲート電極を形成するための耐熱性導電層を形成する（図３（Ｃ））。耐熱性導電層２１０は単層で形成しても良いし、必要に応じて二層あるいは三層といった複数の層から成る積層構造としても良い。本実施例では、導電膜（Ａ）２１０ａおよび導電膜（Ｂ）２１０ｂでなる積層膜を形成する。耐熱性導電層にはタンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、クロム（Ｃｒ）、シリコン（Ｓｉ）から選ばれた元素、または前記元素を主成分とする導電膜（代表的には、窒化タンタル膜、窒化タングステン膜、窒化チタン膜等）、または前記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金膜、Ｍｏ−Ｔａ合金膜、タングステンシリサイド膜等）を用いることができる。本実施例では、導電膜（Ａ）２１０ａとしてＴａＮ膜、導電膜（Ｂ）２１０ｂとしてＷ膜を用いる。これらの耐熱性導電層はスパッタ法やＣＶＤ法で形成されるものであり、低抵抗化を図るために含有する不純物濃度を低減させることが好ましく、特に酸素濃度に関しては３０ｐｐｍ以下とすると良い。Ｗ膜はＷをターゲットとしてスパッタ法で形成しても良いし、６フッ化タングステン（ＷＦ6）を用いて熱ＣＶＤ法で形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０μΩｃｍ以下にすることが望ましい。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、Ｗ中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。このことより、スパッタ法による場合、純度９９．９９％または純度９９．９９９９％のＷターゲットを用い、さらに成膜時に気相中からの不純物の混入がないように十分配慮してＷ膜を形成することにより、抵抗率９〜２０μΩｃｍを実現することができる。
【００５８】
一方、耐熱性導電層２１０にＴａ膜を用いる場合には、同様にスパッタ法で形成することが可能である。Ｔａ膜はスパッタガスにＡｒを用いる。また、スパッタ時のガス中に適量のＸｅやＫｒを加えておくと、形成する膜の内部応力を緩和して膜の剥離を防止することができる。α相のＴａ膜の抵抗率は２０μΩｃｍ程度でありゲート電極に使用することができるが、β相のＴａ膜の抵抗率は１８０μΩｃｍ程度でありゲート電極とするには不向きであった。ＴａＮ膜はα相に近い結晶構造を持つので、Ｔａ膜の下地にＴａＮ膜を形成すればα相のＴａ膜が容易に得られる。また、図示しないが、耐熱性導電層２１０の下に２〜２０ｎｍ程度の厚さでリン（Ｐ）をドープしたシリコン膜を形成しておくことは有効である。これにより、その上に形成される導電膜の密着性向上と酸化防止を図ると同時に、耐熱性導電層２１０が微量に含有するアルカリ金属元素が第１の形状のゲート絶縁膜２０５に拡散するのを防ぐことができる。いずれにしても、耐熱性導電層２１０は抵抗率を１０〜５０μΩｃｍの範囲ですることが好ましい。
【００５９】
その後、導電膜（Ａ）２１０ａおよび導電膜（Ｂ）２１０ｂを所望の形状にパターニングして、ゲート電極２１１、２１２及び容量電極２１３を形成する（図３（Ｄ））。なお図３（Ｄ）ではわからないが、容量電極２１３はゲート電極２１２と接続されている。
【００６０】
（図３（Ｄ））の工程が終了した時点における画素の上面図を図４に示す。（図３（Ｄ））は図４に示す画素の、Ａ−Ａ’における断面図に相当する。なお、図を分かり易くするために、ゲート絶縁膜２０５は省略している。また、２５０はゲート線に相当し、ゲート電極２１１と接続されている。
【００６１】
次いで、ゲート電極２１１をマスクとして用いて、ｎ型を付与する不純物元素（以下、ｎ型不純物元素とする）を後のＴＦＴの活性層となる半導体層２０２、２０３に添加する。ｎ型不純物元素としては、周期表の１５族に属する元素、典型的にはリンまたはヒ素を用いることができる。この工程により、第１不純物領域２１５〜２１７、２２０、２２１、第２不純物領域２１８、チャネル形成領域２１９、２２２が形成される。第１不純物領域２１５と２１７は、一方がソース領域、もう一方がドレイン領域として機能する。また第２不純物領域２１８はＬＤＤ領域として機能させるための低濃度不純物領域であり、ｎ型不純物元素が１×１０16〜５×１０18atoms/cm3（代表的には、１×１０17〜５×１０18atoms/cm3）の濃度で含まれている（図５（Ａ））。
【００６２】
次いで、後のｎチャネル型ＴＦＴとなる領域をマスク２２３で覆い、後のｐチャネル型ＴＦＴの活性層となる半導体層２０３にｐ型不純物元素としてボロンを３×１０20〜３×１０21atoms/cm3、代表的には５×１０20〜１×１０21atoms/cm3の濃度が含まれるように添加する（図５（Ｂ））。この工程によって、半導体層２０３に第３不純物領域２２４、２２５が形成される。
【００６３】
次に、ゲート電極２１１、２１２、容量電極２１３およびゲート絶縁膜２０５上に第１層間絶縁膜２２６を形成する。第１層間絶縁膜２２６は酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、またはこれらを組み合わせた積層膜で形成すれば良い。いずれにしても第１層間絶縁膜２２６は無機絶縁物材料から形成する。第１層間絶縁膜２２６の膜厚は１００〜２００ｎｍとする。第１層間絶縁膜２２６として酸化シリコン膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳとＯ2とを混合し、反応圧力４０Ｐａ、基板温度３００〜４００℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm2で放電させて形成することができる。また、第１層間絶縁膜２２６として酸化窒化シリコン膜を用いる場合には、プラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏ、ＮＨ3から作製される酸化窒化シリコン膜、またはＳｉＨ4、Ｎ2Ｏから作製される酸化窒化シリコン膜で形成すれば良い。この場合の作製条件は反応圧力２０〜２００Ｐａ、基板温度３００〜４００℃とし、高周波（６０MHz）電力密度０．１〜１．０W/cm2で形成することができる。また、第１層間絶縁膜２２６としてＳｉＨ4、Ｎ2Ｏ、Ｈ2から作製される酸化窒化水素化シリコン膜を適用しても良い。窒化シリコン膜も同様にプラズマＣＶＤ法でＳｉＨ4、ＮＨ3から作製することが可能である。
【００６４】
そして、それぞれの濃度で添加されたｎ型またはｐ型を付与する不純物元素を活性化する工程を行う（図５（Ｃ））。なお、本実施例でゲート電極として用いている導電膜は、非常に酸化されやすく、酸化すると抵抗率が上がってしまうという問題があった。そこで、本実施例における活性化のための加熱処理は、ロータリーポンプおよびメカニカルブースターポンプにより排気を行って雰囲気中の酸素濃度を低減し、減圧の雰囲気下で加熱処理を行うことが好ましい。
【００６５】
次いで、熱的に励起された水素により活性層中のダングリングボンドを終端する水素化のため、水素雰囲気中で、４１０℃で１時間の加熱処理を行う。水素化の他の手段として、プラズマにより励起された水素を用いるプラズマ水素化を行ってもよい。
【００６６】
次いで、第２層間絶縁膜２２７を膜厚５００〜１０００ｎｍ（本実施例では８００ｎｍ）に形成する。第２層間絶縁膜２２７としては、アクリル、ポリイミド、ポリアミド、ＢＣＢ（ベンゾシクロブテン）といった有機絶縁膜、もしくは、酸化窒化シリコン膜もしくは窒化酸化シリコン膜といった無機絶縁膜を用いればよい。
【００６７】
その後、所定のパターンのレジストマスクを形成し、第１不純物領域２１５、２１７、第３不純物領域２２４、２２５、不純物領域２０９に達するコンタクトホールを形成する。ただし、図５（Ｄ）では不純物領域２０９に達するコンタクトホールは省略している。コンタクトホールはドライエッチング法で形成する。この場合、エッチングガスにＣＦ4、Ｏ2、Ｈｅの混合ガスを用い有機樹脂材料から成る第２層間絶縁膜２２７をまずエッチングし、その後、続いてエッチングガスをＣＦ4、Ｏ2として第１層間絶縁膜２２６をエッチングする。さらに、半導体層との選択比を高めるために、エッチングガスをＣＨＦ3に切り替えてゲート絶縁膜２０５をエッチングすることによりコンタクトホールを形成することができる。
【００６８】
そして、導電性の金属膜をスパッタ法や真空蒸着法で形成し、マスクでパターニングし、その後エッチングすることで、ソース線２２８、接続配線２２９、２３０、電源線２３１を形成する。ソース線２２８は第１不純物領域２１５に、接続配線２２９は第１不純物領域２１７に、接続配線２３０は第３不純物領域２２４に、電源線２３１は第３不純物領域２２５に接続されている。また（図５（Ｄ））では図示していないが、接続配線２２９は、ゲート電極２１２と接続されている。また（図５（Ｄ））では図示していないが、電源線２３１は不純物領域２０９に接続されている。
【００６９】
図示していないが、本実施例ではこの配線を、膜厚５０ｎｍのＴｉ膜と、膜厚５００ｎｍの合金膜（ＡｌとＴｉとの合金膜）との積層膜で形成した（図５（Ｄ））。
【００７０】
（図５（Ｄ））の工程が終了した時点における画素の上面図を図６に示す。（図５（Ｄ））は図６に示す画素の、Ａ−Ａ’における断面図に相当する。なお、図を分かり易くするために、ゲート絶縁膜２０５及び第１及び第２層間絶縁膜２２６、２２７は省略している。また、２５０はゲート線である。
【００７１】
接続配線２２９とゲート電極２１２とが接続されている様子を、図２０（Ａ）に示す。なお図２０（Ａ）は図６に示す画素の、Ｂ−Ｂ’における断面図に相当する。接続配線２２９は第２層間絶縁膜２２７及び第１層間絶縁膜２２６に形成されたコンタクトホールを介して、ゲート電極２１２に接続されている。
【００７２】
電源線２３１と不純物領域２０９とが接続されている様子を、図２０（Ｂ）に示す。なお図２０（Ｂ）は図６に示す画素の、Ｃ−Ｃ’における断面図に相当する。電源線２３１は第２層間絶縁膜２２７及び第１層間絶縁膜２２６に形成されたコンタクトホールを介して、不純物領域２０９に接続されている。
【００７３】
次いで、第３層間絶縁膜２３３を形成する。第３層間絶縁膜２３３は、平坦化する必要があるため、ポリイミド、アクリルといった有機絶縁膜を用いて膜厚１．５μmに形成する。そして、第３層間絶縁膜２３３に接続配線２３０に達するコンタクトホールを形成し、次いで、第３層間絶縁膜２３３上に透明導電膜を８０〜１２０ｎｍの厚さで形成し、パターニングすることによって画素電極２３４及び容量配線２３５を形成する（図７（Ａ））。なお、本実施例では、透明導電膜として酸化インジウム・スズ（ＩＴＯ）膜や酸化インジウムに２〜２０[％]の酸化亜鉛（ＺｎＯ）を混合した透明導電膜を用いる。
【００７４】
容量配線２３５は、第３層間絶縁膜２３３を間に介して接続配線２２９と重なっている。本発明では、容量配線２３５と、第３層間絶縁膜２３３と、接続配線２２９とによって、保持容量２３６が形成されている。
【００７５】
図７（Ａ）の工程が終了した時点における画素の上面図を図８に示す。図７（Ａ）は図８に示す画素の、Ａ−Ａ’における断面図に相当する。なお、図を分かり易くするために、第３層間絶縁膜２３３は省略している。
【００７６】
なお、図７（Ａ）では図示していないが、保持容量２３６を形成している容量配線２３５は、隣り合う画素間で互いに接続している。図９に、図８で示した画素が複数配置されている様子を示す。
【００７７】
２２８はソース線、２３１は電源線である。そして容量配線２３５は図９に示すとおり、隣接する画素間において接続または共有されており、全ての接続配線２２９には一定の電位が与えられている。なお、２５０はゲート線に相当し、ゲート電極２１１と接続されている。
【００７８】
次に、図７（Ｂ）に示すように、画素電極２３４に対応する位置に開口部を有する第４層間絶縁膜２３７を形成する。第４層間絶縁膜２３７は絶縁性を有していて、バンクとして機能し、隣接する画素の有機発光層を分離する役割を有している。本実施例ではレジストを用いて第４層間絶縁膜２３７を形成する。
【００７９】
次に、有機発光層２３８を蒸着法により形成し、更に蒸着法により陰極（ＭｇＡｇ電極）２３９および保護電極２４０を形成する。このとき有機発光層２３８及び陰極２３９を形成するに先立って画素電極２３４に対して熱処理を施し、水分を完全に除去しておくことが望ましい。なお、本実施例ではＯＬＥＤの陰極としてＭｇＡｇ電極を用いるが、公知の他の材料であっても良い。
【００８０】
なお、有機発光層２３８としては、公知の材料を用いることができる。本実施例では正孔輸送層（Hole transporting layer）及び発光層（Emitting layer）でなる２層構造を有機発光層とするが、正孔注入層、電子注入層若しくは電子輸送層のいずれかを設ける場合もある。このように組み合わせは既に様々な例が報告されており、そのいずれの構成を用いても構わない。
【００８１】
本実施例では正孔輸送層としてポリフェニレンビニレンを蒸着法により形成する。また、発光層としては、ポリビニルカルバゾールに１，３，４−オキサジアゾール誘導体のＰＢＤを３０〜４０％分子分散させたものを蒸着法により形成し、緑色の発光中心としてクマリン６を約１％添加している。
【００８２】
また、保護電極２４０でも有機発光層２３８を水分や酸素から保護することは可能であるが、さらに好ましくは保護膜２４１を設けると良い。本実施例では保護膜２４１として３００ｎｍ厚の窒化珪素膜を設ける。この保護膜も保護電極２４０の後に大気解放しないで連続的に形成しても構わない。
【００８３】
また、保護電極２４０は陰極２３９の劣化を防ぐために設けられ、アルミニウムを主成分とする金属膜が代表的である。勿論、他の材料でも良い。また、有機発光層２３８、陰極２３９は非常に水分に弱いので、保護電極２４０までを大気解放しないで連続的に形成し、外気から有機発光層と陰極を保護することが望ましい。
【００８４】
なお、有機発光層２３８の膜厚は１０〜４００[ｎｍ]（典型的には６０〜１５０[ｎｍ]）、陰極２３９の厚さは８０〜２００[ｎｍ]（典型的には１００〜１５０[ｎｍ]）とすれば良い。
【００８５】
こうして図７（Ｂ）に示すような構造の発光装置が完成する。なお、画素電極２３４、有機発光層２３８、陰極２３９の重なっている部分２４２がＯＬＥＤに相当する。
【００８６】
本実施例では、不純物領域２０９と、ゲート絶縁膜２０５と、容量電極２１３とで、保持容量２４３が形成される。また、容量電極２１３と、第２層間絶縁膜２２７と、電源線２３１とで保持容量２４４が形成される。不純物領域２０９と容量電極２１３とは電源線２３１と重なっているので、保持容量２４３、２４４は開口率を下げることなく形成することができる。
【００８７】
なお、２４５はスイッチング用ＴＦＴであり、２４６は駆動用ＴＦＴである。
【００８８】
なお、実際には図７（Ｂ）まで完成したら、さらに外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（ラミネートフィルム、紫外線硬化樹脂フィルム等）や透光性のシーリング材でパッケージング（封入）することが好ましい。その際、シーリング材の内部を不活性雰囲気にしたり、内部に吸湿性材料（例えば酸化バリウム）を配置したりするとＯＬＥＤの信頼性が向上する。
【００８９】
本発明の発光装置の作製方法は、本実施例において説明した作製方法に限定されない。本発明の発光装置は公知の方法を用いて作成することが可能である。
【００９０】
（実施例２）
本実施例では、図７（Ａ）と異なる構成を有する、本発明の保持容量について説明する。
【００９１】
図１０に本実施例の画素の断面図を示す。３０１はスイッチング用ＴＦＴ、３０２は駆動用ＴＦＴであり、本実施例ではそれぞれｎチャネル型ＴＦＴ、ｐチャネル型ＴＦＴを用いているが、本実施例はこの構成に限定されない。スイッチング用ＴＦＴと駆動用ＴＦＴは、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴのどちらを用いても良い。
【００９２】
第２層間絶縁膜３０３を形成した後、第２層間絶縁膜３０３、ゲート絶縁膜３０７及び第１層間絶縁膜３０６にコンタクトホールを形成する。次に、接続配線３０５、３２０、ソース線３０４、電源線３２１となる導電層を形成する。本実施例では、導電層として、チタン（Ｔｉ）を主成分とする導電膜を膜厚５０〜１００nmに成膜した後、アルミニウム（Ａｌ）を主成分とする導電膜を膜厚３００〜５００nmに成膜する積層構造とした。なお、接続配線を形成するための導電膜としては、タンタル（Ｔａ）を主成分とする膜、アルミニウム（Ａｌ）を主成分とする導電膜またはチタン（Ｔｉ）を主成分とする膜のいずれかを積層させて形成すればよい。
【００９３】
そして、該導電層の表面に、陽極酸化法またはプラズマ酸化法（本実施例では陽極酸化法）により２０〜１００ｎｍ（好ましくは３０〜５０ｎｍ）の厚さの誘電体となる絶縁膜３１０を形成する。本実施例では接続配線３０５としてチタンを主成分とする膜と、アルミニウムを主成分とする膜とを積層して用いており、アルミニウムを主成分とする膜が陽極酸化され、陽極酸化膜である酸化アルミニウム膜（アルミナ膜）が形成される。本実施例では、この陽極酸化膜が絶縁膜３１０に相当し、保持容量の誘電体として用いられる。なお、タンタル（Ｔａ）またはチタン（Ｔｉ）を陽極酸化して得られる酸化絶縁膜も誘電率が高いため、保持容量の誘電体として好適に用いることができる。
【００９４】
この陽極酸化処理に際して、まず十分にアルカリイオン濃度の小さい酒石酸エチレングリコール溶液を作製する。これは１５％の酒石酸アンモニウム水溶液とエチレングリコールとを２：８で混合した溶液であり、これにアンモニア水を加え、ｐＨが７±０．５となるように調節する。そして、この溶液中に陰極となる白金電極を設け、導電層が形成されている基板を溶液に浸し、導電層を陽極として、一定（数ｍＡ〜数十ｍＡ）の直流電流を流す。本実施例では１枚の基板に２００ｍＡの電流を流した。
【００９５】
溶液中の陰極と陽極との間の電圧は陽極酸化物の成長に従い時間と共に変化するが、定電流のまま一定の昇圧レートで電圧を上昇させて、到達電圧４５Ｖに達したところで陽極酸化処理を終了させる。このようにして接続配線３０５の表面には厚さ約５０ｎｍの絶縁膜３０５を形成することができる。なお、ここで示した陽極酸化法に係わる数値は一例にすぎず、作製する素子の大きさ等によって当然最適値は変化しうるものである。
【００９６】
本実施例における陽極酸化法の条件で、アルミニウム膜に陽極酸化膜を形成すると膜厚５１．４nmのＡｌXＯY膜が形成された。このＡｌXＯY膜上に１ｍｍΦのＩＴＯ膜を形成し、Ａｌ膜−ＡｌXＯY膜−ＩＴＯ膜間に５Ｖの電圧をかけたところ、１×１０-11（Ａ）の微少なリーク電流が測定された。これにより、ＡｌXＯY膜は発光装置の保持容量の誘電体として用いることができることがわかった。
【００９７】
なお、ここでは陽極酸化法を用いて絶縁膜３１０を形成する構成としたが、絶縁膜をプラズマＣＶＤ法、熱ＣＶＤ法またはスパッタ法などの気相法によって形成しても良い。また、酸化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜、ＤＬＣ（Diamond Like Carbon）膜、酸化タンタル膜または有機絶縁膜を用いても良い。さらに、これらを組み合わせた積層膜を用いても良い。
【００９８】
絶縁膜３１０を形成した後、導電膜と絶縁膜３１０を所望の形状にパターニングして、接続配線３０５、ソース線３０４、接続配線３２０及び電源線３２１を形成する。ソース配線３０４は、第２層間絶縁膜３０３、第１層間絶縁膜３０６、ゲート絶縁膜３０７に形成されたコンタクトホールを介して、スイッチング用ＴＦＴ３０１が有する活性層の不純物領域３０８に接続されている。また接続配線３０５も同様に、第２層間絶縁膜３０３、第１層間絶縁膜３０６、ゲート絶縁膜３０７に形成されたコンタクトホールを介して、スイッチング用ＴＦＴ３０１が有する活性層の不純物領域３０９に接続されている。
【００９９】
その後、第３層間絶縁膜３１１を形成する。そして、エッチングすることで第３層間絶縁膜３１１の一部を除去して接続配線３０５に接している絶縁膜３１０を露出させる。またこの工程とは別に、接続配線３２０に達するコンタクトホールも形成する。このとき、接続配線３２０に接して形成されている絶縁膜３１０の一部を除去し、接続配線３２０を露出させる。
【０１００】
その後、透明導電膜を成膜し、エッチングすることで、容量配線３２２、画素電極３２３を形成する。画素電極は第３層間絶縁膜３１１に形成されたコンタクトホールを介して接続配線３２０に接続されている。
【０１０１】
本実施例では、接続配線３０５と、接続配線３０５に接している絶縁膜３１０と、容量配線３２２とで、保持容量３２４が形成される。
【０１０２】
本実施例の構成の保持容量では、誘電体の厚さや誘電率等の選択の幅が実施例１に比べて広くなる。
【０１０３】
（実施例３）
本実施例では、ゲート線を接続配線と同じ層に形成する例について説明する。
【０１０４】
図１１に本実施例の画素の断面図を示す。３０１はスイッチング用ＴＦＴ、３０２は駆動用ＴＦＴである。３０３はソース線、３０４は電源線に相当する。
【０１０５】
ソース線３０３及び電源線３０４は、スイッチング用ＴＦＴ３０１のゲート電極３０５と、駆動用ＴＦＴ３０２のゲート電極３０６と同時に、ゲート絶縁膜３０７上に形成されている。容量電極３０４はゲート絶縁膜３０７を間に介して不純物領域３０８と重なっている。そして、容量電極３０４と、ゲート絶縁膜３０７と、不純物領域３０８とで、保持容量３０９が形成されている。
【０１０６】
第２層間絶縁膜３１０上には、接続配線３１１〜３１４と、ゲート線３３０が形成されている。そして、第２層間絶縁膜３１０、第１層間絶縁膜３２０に形成されたコンタクトホールを介して、ソース線３０３と接続配線３１１とが接続されており、また容量電極３０４と接続配線３１４とが接続されている。
【０１０７】
また、第２層間絶縁膜３１０、第１層間絶縁膜３２０、ゲート絶縁膜３０７に形成されたコンタクトホールを介して、スイッチング用ＴＦＴ３０１の不純物領域３２１と接続配線３１１が接続されており、スイッチング用ＴＦＴ３０１の不純物領域３２２と接続配線３１２が接続されている。同様に、第２層間絶縁膜３１０、第１層間絶縁膜３２０、ゲート絶縁膜３０７に形成されたコンタクトホールを介して、駆動用ＴＦＴ３０２の不純物領域３２３と接続配線３１３が接続されており、駆動用ＴＦＴ３０２の不純物領域３２４と接続配線３１４が接続されている。
【０１０８】
接続配線３１２は、スイッチング用ＴＦＴの活性層と、第１及び第２層間絶縁膜３２０、３１０を間に介して重なっている。また図示していないが、ゲート線３３０は、第２層間絶縁膜３１０、第１層間絶縁膜３２０に形成されたコンタクトホールを介して、スイッチング用ＴＦＴのゲート電極３０５に接続されている。
【０１０９】
接続配線３１１〜３１４と、ゲート線３３０とを覆って、第２層間絶縁膜３１０上に、第３層間絶縁膜３４０が形成されている。そして第３層間絶縁膜３４０上には同じ導電膜からなる容量配線３４１と画素電極３４２とが形成されている。画素電極３４２は第３層間絶縁膜３４０に形成されたコンタクトホールを間に介して接続配線３１３と接続されている。
【０１１０】
本発明の特徴である保持容量３４３は、接続配線３１２と、第３層間絶縁膜３４０と、容量配線３４１とで形成されている。
【０１１１】
本実施例のように、ゲート線を接続配線と同じ層に形成することで、ゲート電極とゲート線とを異なる材料で形成しても工程数を抑えることができる。よって、精密加工が容易な材料を用いてゲート電極を形成し、抵抗の低い材料を用いてゲート線を形成することも可能である。
【０１１２】
本実施例は実施例２と自由に組み合わせて実施することが可能である。
【０１１３】
（実施例４）
本実施例では、逆スタガ型のＴＦＴを用いた画素構成について説明する。
【０１１４】
図１２に本実施例の画素の断面図を示す。４０１はスイッチング用ＴＦＴ、４０２は駆動用ＴＦＴである。
【０１１５】
ソース線４０５、接続配線４０６、４０７、電源線４０８は第１層間絶縁膜４０９上に形成されている。ソース線４０５は第１層間絶縁膜４０９に形成されたコンタクトホールを介して、スイッチング用ＴＦＴ４０１の不純物領域４１０に接続されている。また、接続配線４０６も第１層間絶縁膜４０９に形成されたコンタクトホールを介して、スイッチング用ＴＦＴ４０１の不純物領域４１１に接続されている。
【０１１６】
また、接続配線４０７は第１層間絶縁膜４０９に形成されたコンタクトホールを介して、駆動用ＴＦＴ４０２の不純物領域４１２に接続されている。電源線４０８は第１層間絶縁膜４０９に形成されたコンタクトホールを介して、駆動用ＴＦＴ４０２の不純物領域４１３に接続されている。
【０１１７】
ソース線４０５、接続配線４０６、４０７、電源線４０８を覆って、第１層間絶縁膜４０９上に第２層間絶縁膜４１５が形成されている。そして第２層間絶縁膜４１５上には、同じ導電膜からなる容量配線４１６と画素電極４１７とが形成されている。なお画素電極４１７は第２層間絶縁膜４１５に形成されたコンタクトホールを介して接続配線４０７に接続されている。
【０１１８】
本実施例は、実施例２の構成と自由に組み合わせて実施することが可能である。
【０１１９】
（実施例５）
本実施例では、ゲート線をスイッチング用ＴＦＴの活性層と、基板との間に形成する例について説明する。
【０１２０】
本実施例の画素の断面図を図１３に示す。５０１はスイッチング用ＴＦＴであり、５０２は駆動用ＴＦＴである。スイッチング用ＴＦＴ５０１の活性層５０３と、基板５０４との間にはゲート線として機能する遮光膜５０５が形成されている。
【０１２１】
遮光膜５０５を形成する膜としては、ポリシリコン膜、ＷＳｉx（x＝２．０〜２．８）膜、Ａｌ、Ｔａ、Ｗ、Ｃｒ、Ｍｏ等の導電性材料からなる膜のいずれか一種または複数種を成膜すればよい。本実施例では、ポリシリコン膜を膜厚５０ｎｍ、ＷＳｉx膜を膜厚１００ｎｍで積層して形成し、遮光膜５０５とした。
【０１２２】
そして、遮光膜５０５と活性層５０３の間には下地絶縁膜５０６が形成されている。下地絶縁膜５０６は、シリコンを含む絶縁膜（例えば、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜等）をプラズマＣＶＤ法またはスパッタ法等で形成する。
【０１２３】
そして後の工程において、スイッチング用ＴＦＴ５０１のゲート電極５０７を形成する前に、遮光膜５０５に達するコンタクトホールを下地絶縁膜５０６に形成し、ゲート電極５０７となる導電膜を形成する。そして該導電膜をパターニングし、遮光膜５０５に接続したゲート電極５０７が形成される。
【０１２４】
上記構成では、ゲート線とスイッチング用ＴＦＴ５０１が重なるので、開口率を高くすることができる。
【０１２５】
本実施例は、実施例２と自由に組み合わせて実施することが可能である。
【０１２６】
（実施例６）
本実施例では、本発明の発光装置の駆動方法について説明する。
【０１２７】
図１４は本発明の発光装置の画素部の回路図である。６０１はスイッチング用ＴＦＴ、６０２は駆動用ＴＦＴ、６０３はＯＬＥＤ、６０４は保持容量である。画素の詳しい接続構成は、図１に示した画素と同じである。
【０１２８】
画素部にはソース線Ｓ１〜Ｓｘ、電源線Ｖ１〜Ｖｘ、ゲート線Ｇ１〜Ｇｙが形成されている。各画素はソース線Ｓ１〜Ｓｘのいずれか１つと、電源線Ｖ１〜Ｖｘのいずれか１つと、ゲート線Ｇ１〜Ｇｙのいずれか１つとを有している。
【０１２９】
図１４で示した発光装置を、アナログ駆動させた場合のタイミングチャートを図１５に示す。１つのゲート線が選択されてから、その次に別のゲート線が選択されるまでの期間を１ライン期間（Ｌ）とする。なお本明細書においてゲート線が選択されるとは、該ゲート線にゲート電極が接続された全てのＴＦＴがオンになることを意味する。
【０１３０】
また１つの画像が表示されてから次の画像が表示されるまでの期間が１フレーム期間（Ｆ）に相当する。図１４に示す発光装置の場合、ゲート線はｙ本あるので、１フレーム期間中にｙ個のライン期間（Ｌ１〜Ｌｙ）が設けられている。
【０１３１】
まず電源線（Ｖ１〜Ｖｘ）の電位（電源電位）は一定に保たれている。そして対向電極の電位も一定に保たれている。対向電極の電位は、電源電位がＯＬＥＤの画素電極に与えられたときにＯＬＥＤが発光する程度に、電源電位との間に電位差を有している。
【０１３２】
第１のライン期間（Ｌ１）において、選択信号によってゲート線Ｇ１が選択され、ゲート線Ｇ１に接続されている全てのスイッチング用ＴＦＴ６０１がオンになる。そして、ソース線（Ｓ１〜Ｓｘ）に順にアナログビデオ信号が入力される。ソース線（Ｓ１〜Ｓｘ）に入力されたアナログビデオ信号は、スイッチング用ＴＦＴ６０１を介して駆動用ＴＦＴ６０２のゲート電極に入力される。
【０１３３】
駆動用ＴＦＴ６０２のチャネル形成領域を流れる電流の量は、駆動用ＴＦＴ６０２のゲート電極とソース領域の電位差であるゲート電圧ＶGSによって制御される。よって、ＯＬＥＤ６０３の画素電極に与えられる電位は、駆動用ＴＦＴ６０２のゲート電極に入力されたアナログビデオ信号の電位の高さによって決まる。したがって、ＯＬＥＤ６０３はアナログビデオ信号の電位によって輝度が制御されて発光する。
【０１３４】
上述した動作を繰り返し、全てのソース線（Ｓ１〜Ｓｘ）へのアナログビデオ信号の入力が終了すると、第１のライン期間（Ｌ１）が終了する。なお、ソース線（Ｓ１〜Ｓｘ）へのアナログビデオ信号の入力が終了するまでの期間と水平帰線期間とを合わせて１つのライン期間としても良い。そして次に第２のライン期間（Ｌ２）が開始され、選択信号によってゲート線Ｇ２が選択され、第１のライン期間（Ｌ１）と同様にソース線（Ｓ１〜Ｓｘ）に順にアナログビデオ信号が入力される。
【０１３５】
そして全てのゲート線（Ｇ１〜Ｇｙ）が選択されると、全てのライン期間（Ｌ１〜Ｌｙ）が終了する。全てのライン期間（Ｌ１〜Ｌｙ）が終了すると、１フレーム期間が終了する。１フレーム期間中において全ての画素が表示を行い、１つの画像が形成される。なお全てのライン期間（Ｌ１〜Ｌｙ）と垂直帰線期間とを合わせて１フレーム期間としても良い。
【０１３６】
以上のように、アナログ駆動では、アナログビデオ信号の電位によってＯＬＥＤの輝度が制御され、その輝度の制御によって階調表示がなされる。
【０１３７】
アナログ駆動ではデジタル駆動の場合に比べて保持容量の容量値が大きいことが望ましいので、本発明の発光装置のように、開口率の低下を抑えつつ容量値の大きな保持容量を有する構成は、アナログ駆動に適している。しかし本発明はこの駆動方法に限定されることはなく、デジタル駆動の発光装置に本発明を適用するは十分可能である。
【０１３８】
本実施例は実施例１〜５と自由に組み合わせて実施することが可能である。
【０１３９】
（実施例７）
本実施例では、図１４に示した構成を有する発光装置の、実施例６とは異なる駆動方法について説明する。
【０１４０】
本実施例の発光装置は、画像情報を有するデジタルのビデオ信号（以下、デジタルビデオ信号と呼ぶ）を用いて画像を表示する。図１６はデジタル駆動における書き込み期間と発光期間の出現するタイミングを示しており、横軸は時間を、縦軸は各ラインの画素の位置を示している。
【０１４１】
まず、電源線（Ｖ１〜Ｖｘ）の電源電位は、ＯＬＥＤ６０３の対向電極の電位と同じに保たれている。そしてゲート線Ｇ１が選択信号によって選択され、ゲート線Ｇ１に接続されている全ての画素（１ライン目の画素）のスイッチング用ＴＦＴ６０１がオンになる。
【０１４２】
そして、ソース線（Ｓ１〜Ｓｘ）に１ビット目のデジタルビデオ信号が入力される。デジタルビデオ信号はスイッチング用ＴＦＴ６０１を介して駆動用ＴＦＴ６０２のゲート電極に入力される。
【０１４３】
次にゲート線Ｇ１の選択が終了し、ゲート線Ｇ２が選択され、ゲート線Ｇ２に接続されている全ての画素のスイッチング用ＴＦＴ６０１がオンになる。そして、２ライン目の画素にソース線（Ｓ１〜Ｓｘ）から１ビット目のデジタルビデオ信号が入力される。
【０１４４】
そして順に、全てのゲート線（Ｇ１〜Ｇｙ）が選択されていく。全てのゲート線（Ｇ１〜Ｇｙ）が選択され、全てのラインの画素に１ビット目のデジタルビデオ信号が入力されるまでの期間が書き込み期間Ｔａ１である。
【０１４５】
書き込み期間Ｔａ１が終了すると次に表示期間Ｔｒ１になる。表示期間Ｔｒ１では、電源線の電源電位は、電源電位がＯＬＥＤの画素電極に与えられたときにＯＬＥＤが発光する程度に、対向電極との間に電位差を有する高さになる。
【０１４６】
そして、表示期間Ｔｒ１では、書きこみ期間Ｔａ１において画素に書き込まれたデジタルビデオ信号によって、ＯＬＥＤ６０３が発光するかしないかが選択される。デジタルビデオ信号が「０」の情報を有していた場合、駆動用ＴＦＴ６０２はオフの状態となる。よってＯＬＥＤ６０３の画素電極には電源電位は与えられない。その結果、「０」の情報を有するデジタルビデオ信号が入力された画素が有するＯＬＥＤ６０３は発光しない。逆に、「１」の情報を有していた場合、駆動用ＴＦＴ６０２はオンの状態となる。よってＯＬＥＤ６０３の画素電極には電源電位が与えられる。その結果、「１」の情報を有するデジタルビデオ信号が入力された画素が有するＯＬＥＤ６０３は、発光する。
【０１４７】
このように、表示期間Ｔｒ１ではＯＬＥＤ６０３が発光、または非発光の状態になり、全ての画素は表示を行う。
【０１４８】
表示期間Ｔｒ１が終了すると書き込み期間Ｔａ２となり、電源線の電源電位はＯＬＥＤの対向電極の電位と同じになる。そして書き込み期間Ｔａ１の場合と同様に順に全てのゲート線が選択され、２ビット目のデジタルビデオ信号が全ての画素に入力される。全てのラインの画素に２ビット目のデジタルビデオ信号が入力し終わるまでの期間を、書き込み期間Ｔａ２と呼ぶ。
【０１４９】
書き込み期間Ｔａ２が終了すると表示期間Ｔｒ２になり、電源線の電源電位は、電源電位がＯＬＥＤ６０３の画素電極に与えられたときにＯＬＥＤ６０３が発光する程度に、対向電極との間に電位差を有する電位になる。そして全ての画素が表示を行う。
【０１５０】
上述した動作はｎビット目のデジタルビデオ信号が画素に入力されるまで繰り返し行われ、書き込み期間Ｔａと表示期間Ｔｒとが繰り返し出現する。全ての表示期間（Ｔｒ１〜Ｔｒｎ）が終了すると１つの画像を表示することができる。本実施例の駆動方法において、１つの画像を表示する期間を１フレーム期間（Ｆ）と呼ぶ。１フレーム期間が終了すると次のフレーム期間が開始される。そして再び書き込み期間Ｔａ１が出現し、上述した動作を繰り返す。
【０１５１】
通常の発光装置では１秒間に６０以上のフレーム期間を設けることが好ましい。１秒間に表示される画像の数が６０より少なくなると、視覚的に画像のちらつきが目立ち始めることがある。
【０１５２】
本実施例では、全ての書き込み期間の長さの和が１フレーム期間よりも短く、なおかつ表示期間の長さ比は、Ｔｒ１：Ｔｒ２：Ｔｒ３：…：Ｔｒ（ｎ−１）：Ｔｒｎ＝２0：２1：２2：…：２(n-2)：２(n-1)となるようにすることが必要である。この表示期間の組み合わせで２n階調のうち所望の階調表示を行うことができる。
【０１５３】
１フレーム期間中にＯＬＥＤが発光した表示期間の長さの総和を求めることによって、当該フレーム期間におけるその画素の表示した階調がきまる。例えば、ｎ＝８のとき、全部の表示期間で画素が発光した場合の輝度を１００％とすると、Ｔｒ１とＴｒ２において画素が発光した場合には１％の輝度が表現でき、Ｔｒ３とＴｒ５とＴｒ８を選択した場合には６０％の輝度が表現できる。
【０１５４】
また表示期間Ｔｒ１〜Ｔｒｎは、どのような順序で出現させても良い。例えば１フレーム期間中において、Ｔｒ１の次にＴｒ３、Ｔｒ５、Ｔｒ２、…という順序で表示期間を出現させることも可能である。
【０１５５】
なお本実施例では、電源線の電源電位の高さを書き込み期間と表示期間とで変化させていたが、本発明はこれに限定されない。電源電位がＯＬＥＤの画素電極に与えられたときにＯＬＥＤが発光する程度の電位差を、電源電位と対向電極の電位とが常に有するようにしても良い。その場合、書き込み期間においてもＯＬＥＤを発光させることが可能になる。よって、当該フレーム期間において画素が表示する階調は、１フレーム期間中にＯＬＥＤが発光した書き込み期間と表示期間の長さの総和によって決まる。なおこの場合、各ビットのデジタルビデオ信号に対応する書き込み期間と表示期間の長さの和の比が、（Ｔａ１＋Ｔｒ１）：（Ｔａ２＋Ｔｒ２）：（Ｔａ３＋Ｔｒ３）：…：（Ｔａ（ｎ−１）＋Ｔｒ（ｎ−１））：（Ｔａｎ＋Ｔｒｎ）＝２0：２1：２2：…：２(n-2)：２(n-1)となることが必要である。
【０１５６】
本実施例は実施例１〜５と自由に組み合わせて実施することが可能である。
【０１５７】
（実施例８）
本実施例では、本発明を用いて発光装置を作製した例について、図１７を用いて説明する。
【０１５８】
図１７（Ａ）は、ＯＬＥＤが形成された基板をシーリング材によって封止することによって形成された発光装置の上面図であり、図１７（Ｂ）は、図１７（Ａ）のＡ−Ａ’における断面図、図１７（Ｃ）は図１７（Ａ）のＢ−Ｂ’における断面図である。
【０１５９】
基板４００１上に設けられた画素部４００２と、ソース線駆動回路４００３と、第１及び第２のゲート線駆動回路４００４ａ、ｂとを囲むようにして、シール材４００９が設けられている。また画素部４００２と、ソース線駆動回路４００３と、第１及び第２のゲート線駆動回路４００４ａ、ｂとの上にシーリング材４００８が設けられている。よって画素部４００２と、ソース線駆動回路４００３と、第１及び第２のゲート線駆動回路４００４ａ、ｂとは、基板４００１とシール材４００９とシーリング材４００８とによって、充填材４２１０で密封されている。
【０１６０】
また基板４００１上に設けられた画素部４００２と、ソース線駆動回路４００３と、第１及び第２のゲート線駆動回路４００４ａ、ｂとは、複数のＴＦＴを有している。ソース線駆動回路４００３はソース線にビデオ信号を入力する回路であり、第１及び第２のゲート線駆動回路４００４ａ、ｂは、選択信号によってゲート線を選択する回路である。
【０１６１】
図１７（Ｂ）では代表的に、下地膜４０１０上に形成された、ソース線駆動回路４００３に含まれる駆動回路用ＴＦＴ（但し、ここではｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを図示する）４２０１及び画素部４００２に含まれる駆動用ＴＦＴ（ＯＬＥＤへの電流を制御するＴＦＴ）４２０２を図示した。
【０１６２】
本実施例では、駆動回路用ＴＦＴ４２０１には公知の方法で作製されたｐチャネル型ＴＦＴまたはｎチャネル型ＴＦＴが用いられ、駆動用ＴＦＴ４２０２には公知の方法で作製されたｐチャネル型ＴＦＴが用いられる。また、画素部４００２には駆動用ＴＦＴ４２０２のゲートに接続された保持容量（図示せず）が設けられる。
【０１６３】
駆動回路用ＴＦＴ４２０１及び駆動用ＴＦＴ４２０２上には層間絶縁膜（平坦化膜）４３０１が形成され、その上に駆動用ＴＦＴ４２０２のドレインと電気的に接続する画素電極（陽極）４２０３が形成される。画素電極４２０３としては仕事関数の大きい透明導電膜が用いられる。透明導電膜としては、酸化インジウムと酸化スズとの化合物、酸化インジウムと酸化亜鉛との化合物、酸化亜鉛、酸化スズまたは酸化インジウムを用いることができる。また、前記透明導電膜にガリウムを添加したものを用いても良い。
【０１６４】
そして、画素電極４２０３の上には絶縁膜４３０２が形成され、絶縁膜４３０２は画素電極４２０３の上に開口部が形成されている。この開口部において、画素電極４２０３の上には有機発光層４２０４が形成される。有機発光層４２０４は公知の有機発光材料または無機発光材料を用いることができる。また、有機発光材料には低分子系（モノマー系）材料と高分子系（ポリマー系）材料があるがどちらを用いても良い。
【０１６５】
有機発光層４２０４の形成方法は公知の蒸着技術もしくは塗布法技術を用いれば良い。また、有機発光層の構造は正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入層を自由に組み合わせて積層構造または単層構造とすれば良い。
【０１６６】
有機発光層４２０４の上には遮光性を有する導電膜（代表的にはアルミニウム、銅もしくは銀を主成分とする導電膜またはそれらと他の導電膜との積層膜）からなる陰極４２０５が形成される。また、陰極４２０５と有機発光層４２０４の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って、有機発光層４２０４を窒素または希ガス雰囲気で形成し、酸素や水分に触れさせないまま陰極４２０５を形成するといった工夫が必要である。本実施例ではマルチチャンバー方式（クラスターツール方式）の成膜装置を用いることで上述のような成膜を可能とする。そして陰極４２０５は所定の電圧が与えられている。
【０１６７】
以上のようにして、画素電極（陽極）４２０３、有機発光層４２０４及び陰極４２０５からなるＯＬＥＤ４３０３が形成される。そしてＯＬＥＤ４３０３を覆うように、絶縁膜４３０２上に保護膜４２０９が形成されている。保護膜４２０９は、ＯＬＥＤ４３０３に酸素や水分等が入り込むのを防ぐのに効果的である。
【０１６８】
４００５ａは電源供給線に接続された引き回し配線であり、駆動用ＴＦＴ４２０２のソース領域に電気的に接続されている。引き回し配線４００５ａはシール材４００９と基板４００１との間を通り、異方導電性フィルム４３００を介してＦＰＣ４００６が有するＦＰＣ用配線４３０１に電気的に接続される。
【０１６９】
シーリング材４００８としては、ガラス材、金属材（代表的にはステンレス材）、セラミックス材、プラスチック材（プラスチックフィルムも含む）を用いることができる。プラスチック材としては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ  Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやマイラーフィルムで挟んだ構造のシートを用いることもできる。
【０１７０】
但し、ＯＬＥＤからの光の放射方向がシーリング材側に向かう場合にはシーリング材は透明でなければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透明物質を用いる。
【０１７１】
また、充填材４２１０としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。本実施例では充填材として窒素を用いた。
【０１７２】
また充填材４２１０を吸湿性物質（好ましくは酸化バリウム）もしくは酸素を吸着しうる物質にさらしておくために、シーリング材４００８の基板４００１側の面に凹部４００７を設けて吸湿性物質または酸素を吸着しうる物質４２０７を配置する。そして、吸湿性物質または酸素を吸着しうる物質４２０７が飛び散らないように、凹部カバー材４２０８によって吸湿性物質または酸素を吸着しうる物質４２０７は凹部４００７に保持されている。なお凹部カバー材４２０８は目の細かいメッシュ状になっており、空気や水分は通し、吸湿性物質または酸素を吸着しうる物質４２０７は通さない構成になっている。吸湿性物質または酸素を吸着しうる物質４２０７を設けることで、ＯＬＥＤ４３０３の劣化を抑制できる。
【０１７３】
図１７（Ｃ）に示すように、画素電極４２０３が形成されると同時に、引き回し配線４００５ａ上に接するように導電性膜４２０３ａが形成される。
【０１７４】
また、異方導電性フィルム４３００は導電性フィラー４３００ａを有している。基板４００１とＦＰＣ４００６とを熱圧着することで、基板４００１上の導電性膜４２０３ａとＦＰＣ４００６上のＦＰＣ用配線４３０１とが、導電性フィラー４３００ａによって電気的に接続される。
【０１７５】
本実施例は、実施例１〜７と自由に組み合わせて実施することが可能である。
【０１７６】
（実施例９）
本発明において、三重項励起子からの燐光を発光に利用できる有機発光材料を用いることで、外部発光量子効率を飛躍的に向上させることができる。これにより、ＯＬＥＤの低消費電力化、長寿命化、および軽量化が可能になる。
【０１７７】
ここで、三重項励起子を利用し、外部発光量子効率を向上させた報告を示す。
(T.Tsutsui, C.Adachi, S.Saito, Photochemical Processes in Organized Molecular Systems, ed.K.Honda, (Elsevier Sci.Pub., Tokyo,1991) p.437.)
【０１７８】
上記の論文により報告された有機発光材料（クマリン色素）の分子式を以下に示す。
【０１７９】
【化１】
0004137454.tif 000002
【０１８０】
(M.A.Baldo, D.F.O'Brien, Y.You, A.Shoustikov, S.Sibley, M.E.Thompson, S.R.Forrest, Nature 395 (1998) p.151.)
【０１８１】
上記の論文により報告された有機発光材料（Ｐｔ錯体）の分子式を以下に示す。
【０１８２】
【化２】
0004137454.tif 000003
【０１８３】
(M.A.Baldo, S.Lamansky, P.E.Burrrows, M.E.Thompson, S.R.Forrest, Appl.Phys.Lett.,75 (1999) p.4.) (T.Tsutsui, M.-J.Yang, M.Yahiro, K.Nakamura, T.Watanabe, T.tsuji, Y.Fukuda, T.Wakimoto, S.Mayaguchi, Jpn.Appl.Phys., 38 (12B) (1999) L1502.)
【０１８４】
上記の論文により報告された有機発光材料（Ｉｒ錯体）の分子式を以下に示す。
【０１８５】
【化３】
0004137454.tif 000004
【０１８６】
以上のように三重項励起子からの燐光発光を利用できれば原理的には一重項励起子からの蛍光発光を用いる場合より３〜４倍の高い外部発光量子効率の実現が可能となる。
【０１８７】
なお、本実施例の構成は、実施例１〜実施例８のいずれの構成とも自由に組み合わせて実施することが可能である。
【０１８８】
（実施例１０）
本実施例では、図２と異なる構成を有する、本発明の保持容量について説明する。
【０１８９】
図２１に本実施例の画素の断面図を示す。なお、図２において既に図示しているものには同じ符号を付す。
【０１９０】
第２層間絶縁膜１１７上にはソース線（Ｓ）と、接続配線１１８、１１９と、電源線（Ｖ）とが形成されており、ソース線（Ｓ）は第２層間絶縁膜１１７に形成されたコンタクトホールを介して不純物領域１１０と接続されている。また接続配線１１８は、第２層間絶縁膜１１７に形成されたコンタクトホールを介して不純物領域１１１と接続されている。接続配線１１９は、第２層間絶縁膜１１７に形成されたコンタクトホールを介して不純物領域１１２と接続されている。また、電源線（Ｖ）は第２層間絶縁膜１１７に形成されたコンタクトホールを介して不純物領域１１３と接続されている。そして接続配線１１８は間に第２層間絶縁膜１１７を挟んで、活性層１３０と重なっている。
【０１９１】
そして、ソース線（Ｓ）と、接続配線１１８、１１９と、電源線（Ｖ）を覆うように、第２層間絶縁膜１１７上に容量用絶縁膜１７０を形成する。容量用絶縁膜１７０の材料は絶縁性を有するならば無機物の材料と有機物の材料のどちらでも、用いることができる。ただし、後に形成される第３層間絶縁膜１２０とエッチングの選択比が異なっていることが重要である。
【０１９２】
次に、容量用絶縁膜１７０上に第３層間絶縁膜１２０が形成されている。第３層間絶縁膜は、接続配線１１８と重なる部分において、一部がエッチングにより除去されており、容量用絶縁膜１７０が露出する。上記構成により、後に形成される容量配線１２１と、容量用絶縁膜１７０と、接続配線１１８とが順に接して形成される。
【０１９３】
そして第３層間絶縁膜１２０上に容量配線１２１と画素電極１２２が形成されている。
【０１９４】
画素電極１２２は第３層間絶縁膜１２０に形成されたコンタクトホールを介して接続配線１１９に形成されている。
【０１９５】
本実施例では、接続配線１１８と容量配線１２１との間に容量用絶縁膜１７０が形成されている部分において、保持容量１０４が形成されている。なお、本実施例では容量用絶縁膜１７０を第３層間絶縁膜１２０と異なる層として記述しているが、容量用絶縁膜１７０を複数の絶縁膜の層からなる第３層間絶縁膜１２０の一部としてみなすこともできる。
【０１９６】
なお、本実施例の構成は、実施例１、実施例３〜実施例９のいずれの構成とも自由に組み合わせて実施することが可能である。
【０１９７】
（実施例１１）
発光装置は自発光型であるため、液晶ディスプレイに比べ、明るい場所での視認性に優れ、視野角が広い。従って、様々な電子機器の表示部に用いることができる。
【０１９８】
本発明の発光装置を用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤＶＤ：Digital Versatile Disc等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。特に、斜め方向から画面を見る機会が多い携帯情報端末は、視野角の広さが重要視されるため、発光装置を用いることが望ましい。それら電子機器の具体例を図１８に示す。
【０１９９】
図１８（Ａ）はＯＬＥＤ表示装置であり、筐体２００１、支持台２００２、表示部２００３、スピーカー部２００４、ビデオ入力端子２００５等を含む。本発明の発光装置は表示部２００３に用いることができる。発光装置は自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることができる。なお、ＯＬＥＤ表示装置は、パソコン用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
【０２００】
図１８（Ｂ）はデジタルスチルカメラであり、本体２１０１、表示部２１０２、受像部２１０３、操作キー２１０４、外部接続ポート２１０５、シャッター２１０６等を含む。本発明の発光装置は表示部２１０２に用いることができる。
【０２０１】
図１８（Ｃ）はノート型パーソナルコンピュータであり、本体２２０１、筐体２２０２、表示部２２０３、キーボード２２０４、外部接続ポート２２０５、ポインティングマウス２２０６等を含む。本発明の発光装置は表示部２２０３に用いることができる。
【０２０２】
図１８（Ｄ）はモバイルコンピュータであり、本体２３０１、表示部２３０２、スイッチ２３０３、操作キー２３０４、赤外線ポート２３０５等を含む。本発明の発光装置は表示部２３０２に用いることができる。
【０２０３】
図１８（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であり、本体２４０１、筐体２４０２、表示部Ａ２４０３、表示部Ｂ２４０４、記録媒体（ＤＶＤ等）読み込み部２４０５、操作キー２４０６、スピーカー部２４０７等を含む。表示部Ａ２４０３は主として画像情報を表示し、表示部Ｂ２４０４は主として文字情報を表示するが、本発明の発光装置はこれら表示部Ａ、Ｂ２４０３、２４０４に用いることができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
【０２０４】
図１８（Ｆ）はゴーグル型ディスプレイ（ヘッドマウントディスプレイ）であり、本体２５０１、表示部２５０２、アーム部２５０３を含む。本発明の発光装置は表示部２５０２に用いることができる。
【０２０５】
図１８（Ｇ）はビデオカメラであり、本体２６０１、表示部２６０２、筐体２６０３、外部接続ポート２６０４、リモコン受信部２６０５、受像部２６０６、バッテリー２６０７、音声入力部２６０８、操作キー２６０９等を含む。本発明の発光装置は表示部２６０２に用いることができる。
【０２０６】
ここで図１８（Ｈ）は携帯電話であり、本体２７０１、筐体２７０２、表示部２７０３、音声入力部２７０４、音声出力部２７０５、操作キー２７０６、外部接続ポート２７０７、アンテナ２７０８等を含む。本発明の発光装置は表示部２７０３に用いることができる。なお、表示部２７０３は黒色の背景に白色の文字を表示することで携帯電話の消費電力を抑えることができる。
【０２０７】
なお、将来的に有機発光材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる。
【０２０８】
また、上記電子機器はインターネットやＣＡＴＶ（ケーブルテレビ）などの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。有機発光材料の応答速度は非常に高いため、発光装置は動画表示に好ましい。
【０２０９】
また、発光装置は発光している部分が電力を消費するため、発光部分が極力少なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生装置のような文字情報を主とする表示部に発光装置を用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。
【０２１０】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また、本実施例の電子機器は実施例１〜９に示したいずれの構成の発光装置を用いても良い。
【０２１１】
【発明の効果】
本発明は上記構成によって、ＴＦＴと保持容量とを重ねて形成することが可能であるので、開口率の低下を抑えつつ保持容量の容量値を大きくすることができる。よって、リーク等によるゲート電圧の変化を抑えることができるので、アナログ駆動において、ＯＬＥＤの輝度が変化するのを抑え、画面のちらつきを抑えることができる。
【０２１２】
また開口率の低下を抑えることは、画素の有効発光面積の縮小化を抑えることにつながる。有効発光面積は大きければ大きいほど、画面の輝度が高くなるため、本発明の構成によって消費電力を抑えることができる。
【図面の簡単な説明】
【図１】  本発明の発光装置の画素の回路図。
【図２】  本発明の発光装置の画素の断面図。
【図３】  本発明の発光装置の作製工程を示す図。
【図４】  本発明の発光装置の上面図。
【図５】  本発明の発光装置の作製工程を示す図。
【図６】  本発明の発光装置の上面図。
【図７】  本発明の発光装置の作製工程を示す図。
【図８】  本発明の発光装置の上面図。
【図９】  本発明の発光装置の上面図。
【図１０】  本発明の発光装置の画素の断面図。
【図１１】  本発明の発光装置の画素の断面図。
【図１２】  本発明の発光装置の画素の断面図。
【図１３】  本発明の発光装置の画素の断面図。
【図１４】  本発明の発光装置の画素部の回路図。
【図１５】  アナログ駆動におけるタイミングチャート。
【図１６】  デジタル駆動におけるタイミングチャート。
【図１７】  本発明の発光装置の上面図及び断面図。
【図１８】  本発明の発光装置を用いた電子機器の図。
【図１９】  駆動用ＴＦＴのトランジスタ特性を示す図。
【図２０】  本発明の発光装置の画素の断面図。
【図２１】  本発明の発光装置の画素の断面図。
【図１】
0004137454.tif 000005
【図２】
0004137454.tif 000006
【図３】
0004137454.tif 000007
【図４】
0004137454.tif 000008
【図５】
0004137454.tif 000009
【図６】
0004137454.tif 000010
【図７】
0004137454.tif 000011
【図８】
0004137454.tif 000012
【図９】
0004137454.tif 000013
【図１０】
0004137454.tif 000014
【図１１】
0004137454.tif 000015
【図１２】
0004137454.tif 000016
【図１３】
0004137454.tif 000017
【図１４】
0004137454.tif 000018
【図１５】
0004137454.tif 000019
【図１６】
0004137454.tif 000020
【図１７】
0004137454.tif 000021
【図１８】
0004137454.tif 000022
【図１９】
0004137454.tif 000023
【図２０】
0004137454.tif 000024
【図２１】
0004137454.tif 000025