(57)【特許請求の範囲】
【請求項１】
検査信号のレベルが所定の閾値以下に低下したことを検出し、該検査信号のレベルが所定の閾値以下であるときはＯＫレベルの信号を出力し、閾値より高いときはＮＯレベルの信号を出力するオフ検出手段と、
該オフ検出手段から出力される信号が、ＯＫレベルであるレベルオフ情報を記憶保持すると共に、その後、該オフ検出手段から出力される信号がＮＯレベルに変化することを条件にレベルオフ確認出力を論理値１として発生する記憶手段と、
を備え、
前記オフ検出手段の故障の際には、前記オフ検出手段から出力される信号が、ＯＫレベル又はＮＯレベルで固定され、前記記憶手段の故障の際には、前記オフ検出手段から出力される信号の変化が伝達されなくなることにより、前記レベルオフ確認出力が論理値１として誤って出力されることがないフェールセーフ特性を有する構成としたことを特徴とする検査信号のレベルオフ確認回路。
【請求項２】
前記記憶手段は、論理値１の出力タイミング信号が入力した時に前記レベルオフ確認出力を論理値１として発生する構成である請求項１に記載の検査信号のレベルオフ確認回路。
【請求項３】
前記記憶手段は、前記レベルオフ確認出力を所定時間出力した後、前記レベルオフ情報の記憶がリセットされる構成であり、
該記憶手段からのレベルオフ確認出力をトリガ入力とし、論理値１の外部信号をホールド入力とし、自己保持出力で前記トリガ入力を自己保持する自己保持回路を設けて構成した請求項１又は２に記載の検査信号のレベルオフ確認回路。
【請求項４】
前記オフ検出手段が、前記検査信号の入力端と接地との間に第１ツェナーダイオード、第１抵抗及び第２抵抗の直列回路を接続し、ベースが前記第１抵抗と第２抵抗との間に接続し、コレクタが第３抵抗を介して電源と接続し、エミッタが接地された第１ＮＰＮトランジスタを有する構成であり、
前記記憶手段が、ベースが前記オフ検出手段の第３抵抗と電源との間に接続し、エミッタが前記電源に接続し、コレクタが第４抵抗を介して接地された第１ＰＮＰトランジスタと、一端が前記第１ＰＮＰトランジスタのコレクタと第４抵抗との間に接続する第１コンデンサと、アノード端が前記電源に接続しカソード端が前記第１コンデンサの他端に接続する第１ダイオードと、該第１ダイオードと第１コンデンサとの間と前記レベルオフ確認出力の出力端との間に介装され、論理値１の前記出力タイミング信号によりオンする第１スイッチ手段とを有する構成である請求項３に記載の検査信号のレベルオフ確認回路。
【請求項５】
前記オフ検出手段が、前記検査信号の入力端と接地との間に第５抵抗及び第６抵抗の直列回路を接続し、ベースが前記第５抵抗と第６抵抗との間に接続し、エミッタが電源と接続し、コレクタが第７抵抗を介して接地された第２ＰＮＰトランジスタを有する構成であり、
前記記憶手段が、ベースが前記オフ検出手段の第７抵抗と接地との間に接続しコレクタが第８抵抗を介して電源に接続し、エミッタが接地された第２ＮＰＮトランジスタと、一端が前記第２ＮＰＮトランジスタのコレクタと第８抵抗との間に接続する第２コンデンサと、アノード端が前記電源に接続しカソード端が前記第２コンデンサの他端に接続する第２ダイオードと、該第２ダイオードと第２コンデンサとの間と前記レベルオフ確認信号の出力端との間に介装され、論理値１の前記出力タイミング信号によりオンする第２スイッチ手段とを有する構成である請求項３に記載の検査信号のレベルオフ確認回路。
【請求項６】
前記オフ検出手段が、前記検査信号の入力端と接地との間に第２ツェナーダイオード、第９抵抗及び第１０抵抗の直列回路を接続し、ベースが前記第９抵抗と第１０抵抗との間に接続し、コレクタが第１１抵抗を介して電源と接続し、エミッタが接地された第３ＮＰＮトランジスタを有し、該第３ＮＰＮトランジスタと第３抵抗との間に前記オフ検出出力の出力端を有し、該出力端からの出力信号を第３ＮＰＮトランジスタのオン時に発光する発光ダイオードで光信号に変換して出力する構成であり、
前記記憶手段が、前記オフ検出手段の発光ダイオードと第１フォトカプラを形成するフォトトランジスと、ベースが前記フォトトランジスのコレクタと電源との間に接続し、エミッタが前記電源に接続し、コレクタが第１２抵抗を介して接地された第３ＰＮＰトランジスタと、一端が前記第３ＰＮＰトランジスタのコレクタと第１２抵抗との間に接続する第３コンデンサと、アノード端が前記電源に接続しカソード端が前記第３コンデンサの他端に接続する第３ダイオードと、前記フォトトランジスのエミッタと接地との間に接続されたフォトサイリスタ及び論理値１の前記出力タイミング信号により発光して前記フォトサイリスタをオンする発光ダイオードからなる第２フォトカプラとを有する構成である請求項３に記載の検査信号のレベルオフ確認回路。
【請求項７】
前記オフ検出手段が、前記出力端からの出力に基づいて前記検査信号のレベルが所定の閾値以下に立ち下がったことを検出して所定時間出力を発生する立下がり検出回路を有し、該検出回路の出力を前記発光ダイオードで光信号に変換して前記記憶手段のフォトトランジスに出力する構成とした請求項６に記載の検査信号のレベルオフ確認回路。
【請求項８】
リレーの接点がオフ可能であることを確認する装置であって、
前記リレー接点のオン／オフ動作に基づいた出力信号を前記検査信号として入力する請求項１〜７のいずれか１つに記載のレベルオフ確認回路と、
該レベルオフ確認回路の出力をトリガ入力とし、前記リレーの駆動信号をホールド入力とし、前記トリガ入力側を自己保持する自己保持回路と、
該自己保持回路の出力の立下がりを前記リレーのオフ期間より長い時間遅延させるオフ・ディレー回路と、
を備えて構成したことを特徴とする装置。
【請求項９】
前記レベルオフ確認回路は、リレーの駆動信号を出力タイミング信号として入力し、論理値１の前記出力タイミング信号が入力した時に論理値１のレベルオフ確認出力を発生する構成である請求項８に記載の装置。
【請求項１０】
監視対象の動作状態を監視し、その動作状態が安全状態の時に論理値１の、危険状態の時に論理値０の監視出力をそれぞれ発生する複数の監視系を有し、各監視系が共に論理値１の監視出力を発生した時に安全を示す論理値１の判定出力を発生する判定回路を備えた多重系構成の装置において、
各監視系の監視出力を論理和演算する論理和回路と、
該論理和回路の出力を前記検査信号として入力する請求項１〜７のいずれか１つに記載のレベルオフ確認回路とを備え、
該レベルオフ確認回路から論理値１のレベルオフ確認出力が発生していることを条件として、前記判定回路が論理値１の出力を発生可能とする構成としたことを特徴とする装置。
【請求項１１】
前記レベルオフ確認回路は、両監視系の監視出力の論理積演算出力を出力タイミング信号として入力し、論理値１の前記出力タイミング信号が入力した時に論理値１のレベルオフ確認出力を発生する構成である請求項１０に記載の装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、検査対象である検査信号が所定レベル以下に低下したか否かを確認するためのレベルオフ確認回路に関する。また、このレベルオフ確認回路を用いてリレー接点のオフ機能正常の検査、或いは２重系構成装置における監視系の出力誤り検出を行う装置に関する。
【０００２】
【従来の技術】
例えば、機械可動部と人間が協調して作業するシステム等では、作業者の安全対策が極めて重要である。
このようなシステムでは、機械可動部の動作状態を監視し、機械可動部が稼働状態にある時を危険状態としてエネルギ的に低レベルの出力を発生して危険を示し、機械可動部が停止状態にある時を安全状態としてエネルギ的に高レベルの出力を発生して安全を示すような防護装置を設けて、人間の安全を確保するようにする。
【０００３】
【発明が解決しようとする課題】
ところで、このような防護装置に対しては、その機能が正常に動作するか否か、即ち、危険状態（防護装置自体の故障時も含む）を検出した時に出力が確実にエネルギ的に低レベル状態となり危険を示せるか否かを常に確認する必要がある。従って、検査対象の信号のレベルが所定の低レベル以下に低下したかどうかをフェールセーフな構成で確認できるレベルオフ確認回路が必要となる。即ち、検査対象の信号レベルが所定レベル以下に低下したことを検出して論理値１の出力を発生するようなレベルオフ確認回路が必要となる。
【０００４】
例えば、安全状態をリレー接点のＯＮ動作で示し、危険状態を前記リレー接点のＯＦＦ動作で示すような出力形態では、リレー接点のＯＦＦ機能の検査（正常にＯＦＦできることの検査）が求められ、リレー接点がＯＦＦしたことを検出して論理値１の出力を発生する確認回路が必要である。この場合、ａ接点（使用する接点）と相補関係にあるｂ接点を有する強制操作形リレーを用いれば、前記ａ接点のＯＦＦ動作を前記ｂ接点のＯＮ動作により確実に検査でき、論理値１の出力を得ることができる。しかし、ａ接点とｂ接点の相補関係が保証されないような一般的リレー等の使用まで配慮すれば、リレー接点のＯＦＦ動作を直接検査し、リレー接点がＯＦＦできることの確認を論理値１の出力として示す必要がある。
【０００５】
また、安全確保のための装置では、監視機能喪失が直ちに危険状態とならないように、多重系構成が多用される。例えば、２重系構成を例にとれば、監視対象の動作状態が安全であることを、第１と第２の監視系が共に示した時を安全と判定し、第１の監視系と第２の監視系のいずれか一方でも安全を示さない時には危険と判定する構成をとる。両系から異なる監視出力が発生する場合には、いずれか一方に出力の固定故障があることが想像されるので、このような故障は速やかに検出することが望ましい。
【０００６】
本発明は上記の事情に鑑みてなされたもので、検査対象の信号のレベル低下をフェールセーフな構成で確認できる検査信号のレベルオフ確認回路を提供することを目的とする。また、このレベルオフ確認回路を用いてリレー接点のオフ機能正常確認や、多重系構成装置の各監視系の監視出力状態を確認できるような装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
このため、請求項１に記載の検査信号のレベルオフ確認回路では、検査信号のレベルが所定の閾値以下に低下したことを検出し、該検査信号のレベルが所定の閾値以下であるときはＯＫレベルの信号を出力し、閾値より高いときはＮＯレベルの信号を出力するオフ検出手段と、該オフ検出手段から出力される信号が、ＯＫレベルであるレベルオフ情報を記憶保持すると共に、その後、該オフ検出手段から出力される信号がＮＯレベルに変化することを条件にレベルオフ確認出力を論理値１として発生する記憶手段と、を備え、前記オフ検出手段の故障の際には、前記オフ検出手段から出力される信号が、ＯＫレベル又はＮＯレベルで固定され、前記記憶手段の故障の際には、前記オフ検出手段から出力される信号の変化が伝達されなくなることにより、前記レベルオフ確認出力が論理値１として誤って出力されることがないフェールセーフ特性を有する構成とした。
【０００８】
かかる構成では、オフ検出手段が、検査信号のレベルが所定の閾値以下に低下したことを検出し、このオフ検出出力に基づいて、記憶手段は検査信号のレベルオフ情報を記憶保持してレベルオフ確認出力を論理値１として発生するようになる。また、オフ検出手段や記憶手段の故障の際に、レベルオフ確認出力が論理値１として誤って出力されることがなくフェールセーフ特性を有するようになる。
前記記憶手段は、請求項２に記載のように、論理値１の出力タイミング信号が入力した時に前記レベルオフ確認出力を論理値１として発生する構成としてもよい。この場合、レベルオフ確認出力の出力タイミングが設定できる。
【０００９】
請求項３に記載のように、前記記憶手段は、前記レベルオフ確認出力を所定時間出力した後、前記レベルオフ情報の記憶がリセットされる構成であり、記憶手段からのレベルオフ確認出力をトリガ入力と、論理値１の外部信号をホールド入力とし、自己保持出力で前記トリガ入力を自己保持する自己保持回路を設けて構成するとよい。
【００１０】
かかる構成では、記憶手段は、検査信号がレベルオフになる毎に、レベルオフ情報を新たに記憶するようになる。また、記憶手段のレベルオフ確認出力を保持できるようになる。
請求項３の構成とする場合、具体的には、請求項４に記載のように、前記オフ検出手段が、前記検査信号の入力端と接地との間に第１ツェナーダイオード、第１抵抗及び第２抵抗の直列回路を接続し、ベースが前記第１抵抗と第２抵抗との間に接続し、コレクタが第３抵抗を介して電源と接続し、エミッタが接地された第１ＮＰＮトランジスタを有する構成であり、前記記憶手段が、ベースが前記オフ検出手段の第３抵抗と電源との間に接続し、エミッタが前記電源に接続し、コレクタが第４抵抗を介して接地された第１ＰＮＰトランジスタと、一端が前記第１ＰＮＰトランジスタのコレクタと第４抵抗との間に接続する第１コンデンサと、アノード端が前記電源に接続しカソード端が前記第１コンデンサの他端に接続する第１ダイオードと、該第１ダイオードと第１コンデンサとの間と前記レベルオフ確認出力の出力端との間に介装され、論理値１の前記出力タイミング信号によりオンする第１スイッチ手段とを有する構成である。
【００１１】
かかる構成では、検査信号のレベルが所定の閾値以下に低下すると、オフ検出手段の第１ＮＰＮトランジスタがオフし、記憶手段の第１ＰＮＰトランジスタがオフし、第１コンデンサが電源電圧に充電される。その後、検査信号レベルが所定レベルより大きくなると、第１ＮＰＮトランジスタがオンし、第１ＰＮＰトランジスタがオンし、第１コンデンサは電源電圧より高い電圧に充電される。この状態で第１スイッチ手段がオンすれば、第１コンデンサに充電された電源電圧より高い電圧が放電して論理値１のレベルオフ確認出力が記憶手段から発生するようになる。
【００１２】
また、請求項５に記載のように、前記オフ検出手段が、前記検査信号の入力端と接地との間に第５抵抗及び第６抵抗の直列回路を接続し、ベースが前記第５抵抗と第６抵抗との間に接続し、エミッタが電源と接続し、コレクタが第７抵抗を介して接地された第２ＰＮＰトランジスタを有する構成であり、前記記憶手段が、ベースが前記オフ検出手段の第７抵抗と接地との間に接続しコレクタが第８抵抗を介して電源に接続し、エミッタが接地された第２ＮＰＮトランジスタと、一端が前記第２ＮＰＮトランジスタのコレクタと第８抵抗との間に接続する第２コンデンサと、アノード端が前記電源に接続しカソード端が前記第２コンデンサの他端に接続する第２ダイオードと、該第２ダイオードと第２コンデンサとの間と前記レベルオフ確認信号の出力端との間に介装され、論理値１の前記出力タイミング信号によりオンする第２スイッチ手段とを有する構成としてもよい。
【００１３】
かかる構成では、検査信号のレベル変化で、オフ検出手段の第２ＰＮＰトランジスタがオン／オフし、これに伴い記憶手段の第２ＮＰＮトランジスタがオン／オフし、第２コンデンサが電源電圧より高い電圧に充電され、第２スイッチ手段のオン動作で論理値１のレベルオフ確認出力が記憶手段から発生するようになる。
【００１４】
更には、請求項６に記載のように、前記オフ検出手段が、前記検査信号の入力端と接地との間に第２ツェナーダイオード、第９抵抗及び第１０抵抗の直列回路を接続し、ベースが前記第９抵抗と第１０抵抗との間に接続し、コレクタが第１１抵抗を介して電源と接続し、エミッタが接地された第３ＮＰＮトランジスタを有し、該第３ＮＰＮトランジスタと第３抵抗との間に前記オフ検出出力の出力端を有し、該出力端からの出力信号を第３ＮＰＮトランジスタのオン時に発光する発光ダイオードで光信号に変換して出力する構成であり、前記記憶手段が、前記オフ検出手段の発光ダイオードと第１フォトカプラを形成するフォトトランジスと、ベースが前記フォトトランジスのコレクタと電源との間に接続し、エミッタが前記電源に接続し、コレクタが第１２抵抗を介して接地された第３ＰＮＰトランジスタと、一端が前記第３ＰＮＰトランジスタのコレクタと第１２抵抗との間に接続する第３コンデンサと、アノード端が前記電源に接続しカソード端が前記第３コンデンサの他端に接続する第３ダイオードと、前記フォトトランジスのエミッタと接地との間に接続されたフォトサイリスタ及び論理値１の前記出力タイミング信号により発光して前記フォトサイリスタをオンする発光ダイオードからなる第２フォトカプラとを有する構成とすることもできる。
【００１５】
かかる構成では、検査信号のレベルが所定の閾値以下に低下すると、第３ＮＰＮトランジスタがオフし、第１フォトカプラの発光ダイオード及びフォトトランジスがオフし、記憶手段の第３ＰＮＰトランジスタとフォトサイリスタがオフし、第３コンデンサが電源電圧に充電される。その後、検査信号レベルが所定レベルより大きくなると、第３ＮＰＮトランジスタがオンし、第１フォトカプラの発光ダイオード及びフォトトランジスがオンするが、フォトサイリスタがオフしているので、第３ＰＮＰトランジスタとオフのままである。論理値１の出力タイミング信号が第２フォトカプラの発光ダイオードに入力すると、フォトサイリスタがオンし、第３ＰＮＰトランジスタがオンして、第３コンデンサは電源電圧より高い電圧に充電されると同時に放電して論理値１のレベルオフ確認出力が記憶手段から発生するようになる。
【００１６】
請求項６の構成において、請求項７に記載のように、前記オフ検出手段が、前記出力端からの出力に基づいて前記検査信号のレベルが所定の閾値以下に立ち下がったことを検出して所定時間出力を発生する立下がり検出回路を有し、該検出回路の出力を前記発光ダイオードで光信号に変換して前記記憶手段のフォトトランジスに出力する構成としてもよい。
【００１７】
かかる構成では、検査信号のレベルが所定の閾値以下に一旦低下すると、その後、検査信号のレベルの立上がりに関係なく、論理値１の出力タイミング信号が記憶手段に入力すれば論理値１のレベルオフ確認出力が記憶手段から発生するようになる。
請求項８に記載の発明では、リレーの接点がオフ可能であることを確認する装置であって、前記リレー接点のオン／オフ動作に基づいた出力信号を前記検査信号として入力する請求項１〜７のいずれか１つに記載のレベルオフ確認回路と、該レベルオフ確認回路の出力をトリガ入力とし、前記リレーの駆動信号をホールド入力とし、前記トリガ入力側を自己保持する自己保持回路と、該自己保持回路の出力の立下がりを前記リレーのオフ期間より長い時間遅延させるオフ・ディレー回路とを備えて構成した。
【００１８】
かかる構成では、リレー接点がオフすると、このオフ情報がレベルオフ確認回路に記憶されレベルオフ確認回路からレベルオフ確認出力が発生し、自己保持回路で自己保持される。この自己保持回路の出力はリレー接点の次のオフ動作でリセットされるが、リレーの駆動信号によりリレー接点が正常にオン／オフ動作していれば、オフ・ディレー回路の出力は論理値１に保持され、リレー接点が正常にオフしていることを知らせることができるようになる。
【００１９】
前記レベルオフ確認回路は、請求項９に記載のように、リレーの駆動信号を出力タイミング信号として入力し、論理値１の前記出力タイミング信号が入力した時に論理値１のレベルオフ確認出力を発生する構成としてもよい。
かかる構成では、リレー接点がオフした後、リレー接点がオンした時にその駆動信号でレベルオフ確認出力が発生するようになる。
【００２０】
請求項１０に記載の発明では、監視対象の動作状態を監視し、その動作状態が安全状態の時に論理値１の、危険状態の時に論理値０の監視出力をそれぞれ発生する複数の監視系を有し、各監視系が共に論理値１の監視出力を発生した時に安全を示す論理値１の判定出力を発生する判定回路を備えた多重系構成の装置において、各監視系の監視出力を論理和演算する論理和回路と、該論理和回路の出力を前記検査信号として入力する請求項１〜７のいずれか１つに記載のレベルオフ確認回路とを備え、該レベルオフ確認回路から論理値１のレベルオフ確認出力が発生していることを条件として、前記判定回路が論理値１の出力を発生可能とする構成とした。
【００２１】
かかる構成では、各監視系の出力が共に論理値０の時のみ、レベルオフ確認回路にオフ情報が記憶されて論理値１のレベルオフ確認出力が発生し、判定回路から論理値１の安全を示す判定出力が発生するようになる。
前記レベルオフ確認回路は、請求項１１に記載のように、両監視系の監視出力の論理積演算出力を出力タイミング信号として入力し、論理値１の前記出力タイミング信号が入力した時に論理値１のレベルオフ確認出力を発生する構成としてもよい。
【００２２】
かかる構成では、両監視系の監視出力が共に論理値１になった時に、レベルオフ確認信号が出力するようになる。
【００２３】
【発明の実施の形態】
以下に本発明の実施形態を図面に基づいて説明する。
図１は、本発明に係る検査信号のレベルオフ確認回路の実施形態の構成図である。
図１において、本実施形態のレベルオフ確認回路１は、閾値Ｖthを有し、入力する検査信号ＶINのレベルと前記閾値Ｖthとを比較し検査信号ＶINが閾値Ｖth以下に低下したこと（検査信号ＶINがオフしたこと）を検出するオフ検出手段であるレベル確認回路２と、レベル確認回路２の出力信号ＳＬＶに基づいて検査信号ＶINのレベルオフ情報を記憶保持し、このレベルオフ情報を記憶保持している時に、外部から論理値１の出力タイミング信号Ｄが入力するとレベルオフ確認出力ＲＣＳを論理値１として所定期間発生した後、レベルオフ情報の記憶がリセットされる保持回路３とを備える。ＶCCはレベルオフ確認回路１の電源電圧を示す。
【００２４】
かかるレベルオフ確認回路１の動作を図２のタイムチャートに基づいて説明する。
図２中、ｔは時間を示す。例えば、検査信号ＶINは、論理値１と０をとるものとすると、閾値Ｖthは論理値１レベルと０レベルの間に設定される。レベル確認回路２は、検査信号ＶINのレベルがＶIN＞Ｖthの時はＮｏレベル、ＶIN≦Ｖthの時はＯＫレベルの信号ＳＬＶを出力する。保持回路３は、ＯＫレベルの信号ＳＬＶが入力すると、検査信号ＶINのレベルオフ情報を記憶保持する。そして、保持回路３は、レベルオフ情報を記憶保持している状態で、論理値１の出力タイミング信号Ｄが入力した時に、論理値１のレベルオフ確認出力ＲＣＳを所定期間Ｔの間出力する。保持回路３内のレベルオフ情報の記憶は、レベルオフ確認出力ＲＣＳ＝１が一度生成された後には自動的に消滅してリセットされる。従って、レベルオフ確認出力ＲＣＳは所定期間Ｔ後には論理値０になる。再度、検査信号ＶINが閾値Ｖth以下にならなければ、レベル確認回路２の出力ＳＬＶがＯＫレベルになることはなく、保持回路３にレベルオフ情報が記憶保持されず、出力タイミング信号Ｄが論理値１になってもレベルオフ確認出力ＲＣＳは論理値０のままである。
【００２５】
尚、図１に破線で示すように、レベルオフ確認出力ＲＣＳをトリガ信号として入力し、外部からの信号Ｈをホールド信号として入力し、自己保持出力ＳＨＳでトリガ信号を自己保持する自己保持回路４を設ける構成としてもよい。
かかる構成では、外部信号Ｈ＝ｌ（外部信号Ｈが論理値１であることを示す。以下各信号について同様とする）の入力でレベルオフ確認出力ＲＣＳ＝１の消滅後も外部信号Ｈ＝１の間は、ＲＣＳ＝１を自己保持出力ＳＨＳ＝１として延長できる。この場合の外部信号Ｈと自己保持回路４の出力ＳＨＳのタイムチャートを図２に一点鎖線で示す。
【００２６】
尚、外部信号Ｈとして、出力タイミング信号Ｄや検査信号ＶINを用いることが可能であり、その場合には、自己保持出力ＳＨＳ＝１は、出力タイミング信号Ｄ＝１や検査信号ＶIN＝１で保持されることになる。
図３に、図１に示すレベルオフ確認回路１の具体的回路の第１実施形態を示す。尚、図３では、フェールセーフ信号処理として、論理値０を略電源電圧ＶCC、論理値１を電源電圧ＶCCより高レべルとする電源枠外を用いた信号処理を適用したレベルオフ確認回路の構成例を示す。
【００２７】
図３において、レベル確認回路２は、検査信号ＶINの入力端ａとＧＮＤ（接地）との間に第１ツェナーダイオードとしてのツェナーダイオードＺＤ、第１抵抗及び第２抵抗である抵抗Ｒ１，Ｒ２の直列回路を接続し、ベースが抵抗Ｒ１とＲ２の間に接続し、コレクタが第３抵抗である抵抗Ｒ３介して電源ＶCCラインと接続し、エミッタがＧＮＤに接続された第１ＮＰＮトランジスタであるトランジスタＴ１を有し、抵抗Ｒ３とトランジスタＴ１の間を出力端ｂとして信号ＳＬＶを発生する構成である。
【００２８】
保持回路３は、ベースがレベル確認回路２の出力端ｂに接続し、エミッタが前記電源ＶCCラインに接続し、コレクタが第４抵抗である抵抗Ｒ４を介してＧＮＤに接続された第１ＰＮＰトランジスタであるトランジスタＴ２と、一端がトランジスタＴ２のコレクタと抵抗Ｒ４との間に接続する第１コンデンサであるコンデンサＣ１と、アノード端が電源ＶCCラインに接続しカソード端がコンデンサＣの他端に接続する第１ダイオードであるダイオードＤ１と、ダイオードＤ１とコンデンサＣ１との間と保持回路３の出力端ｃとの間に介装され、論理値１の出力タイミング信号Ｄによりオンする第１スイッチ手段であるスイッチＳＷＴとを有する構成である。
【００２９】
レベル確認回路２の閾値Ｖthは、ツェナーダイオードＺＤのツェナー電圧をＶzd、トランジスタＴｌのＯＮに要するべース−エミッタ間電圧をＶbe1 とすると、Ｖth＝Ｖzd＋（１＋ｒｌ／ｒ２）×Ｖbe1 で与えられ、閾値Ｖthは例えばツェナー電圧Ｖzdによって自由に設定できる。尚、ｒｌ、ｒ２は抵抗Ｒ１、Ｒ２の各抵抗値である。
【００３０】
図３の回路の動作を、図４のタイミングチャートに基づいて説明する。
検査信号ＶINは、論理値０の時に電源電圧ＶCC、論理値１の時に電源電圧ＶCCより高いものとする。従って、レベル確認回路２の閾値Ｖthは電源電圧ＶCCより高い値に設定される。
検査信号ＶINが閾値Ｖthより大きいレベルである時は、図中のＶ１点の電位が高レベルにありトランジスタＴ１がＯＮとなり、保持回路３のトランジスタＴ２には抵抗Ｒ３を介してべ−ス電流が流れるので、トランジスタＴ２もＯＮしている（トランジスタＴ２のＯＮ時のベース−エミッタ間電圧をＶbe2 とおくと、信号ＳＬＶ＝ＶCC−Ｖbe2 となり、これがレベル確認回路２の出力のＮｏレべルに相当する）。トランジスタＴ２がＯＮであるから、図中のＶ２点レベルは略電源電圧ＶCCである。
【００３１】
この状態で、検査信号ＶINがＶth以下になると、トランジスタＴｌはＯＦＦし、トランジスタＴ２のベース電位は略電源電圧ＶCCとなり、トランジスタＴ２はＯＦＦする（信号ＳＬＶ＝ＶCCがレベル確認回路２の出力のＯＫレベルに相当する）。トランジスタＴ２のＯＦＦにより、Ｖ２レベルが略ＧＮＤレベルに低下してコンデンサＣ１は、電源ＶCCラインに接続されたダイオードＤと抵抗Ｒ４により略ＶCCで充電される。即ち、レベルオフ情報は、コンデンサＣ１に電荷（電気エネルギー）の形で蓄えられる。検査信号ＶINが再び閾値Ｖthより大きくなり、トランジスタＴｌがＯＮ、トランジスタＴ２がＯＮすると、Ｖ２レベルは再び略ＶCCに上昇し、保持回路３のＶ３点レベルはＶCCより高レべルの論理値１となる。しかし、信号Ｄ＝１の入力がなければ、スイッチＳＷＴがＯＦＦしておりＶ３点の高レベルが、レベルオフ確認出力ＲＣＳ＝１として出力されない。そして、ダイオードＤ１が逆方向であるので、スイッチＳＷＴがＯＦＦしている間は、コンデンサＣ１に蓄えられた電荷は放電せず、Ｖ３点レベルは低下しない。その後、信号Ｄ＝１の入力によりスイッチＳＷＴがＯＮすると、出力端ｃからＲＣＳ＝１が出力される。尚、ＲＣＳ＝１のレベルは、ＲＣＳ受信側の閾値より高いものとする。そして、コンデンサＣ１に蓄えられた電荷はＲＣＳ受信側入力抵抗とコンデンサＣ１で定まる時定数で放電し、Ｖ３点レベルは徐々に低下してＶCCレベルとなり、レベルオフ確認出力ＲＣＳ＝０（論理値０）になる。
【００３２】
図５は、図１のレベルオフ確認回路の具体的回路の第２実施形態を示す。
図５において、レベル確認回路２は、図３のレベル確認回路からツェナーダイオードＺＤを除き、トランジスタＴ１としてＰＮＰトランジスタを用いている。即ち、検査信号ＶINの入力端ａとＧＮＤとの間に抵抗Ｒ１、Ｒ２の直列回路を接続し、トランジスタＴ１のベースを抵抗Ｒ１とＲ２の間に接続し、トランジスタＴ１のエミッタを電源ＶCCラインに接続し、コレクタを抵抗Ｒ３を介してＧＮＤに接続する構成である。ここで、抵抗Ｒ１〜Ｒ３が第５〜７抵抗に相当し、トランジスタＴ１が第２ＰＮＰトランジスタに相当している。
【００３３】
また、保持回路３は、図３の保持回路のトランジスタＴ２としてＮＰＮトランジスタを用いている。即ち、トランジスタＴ２のベースを、レベル確認回路２の抵抗Ｒ３と別の抵抗との間の出力端ｂに接続し、トランジスタＴ２のコレクタを抵抗Ｒ４を介して電源ＶCCラインに接続し、エミッタがＧＮＤに接続している。また、トランジスタＴ２のコレクタと抵抗Ｒ４との間にコンデンサＣ１の一端を接続している。コンデンサＣ１、ダイオードＤ１、スイッチＳＷＴの接続は図３と同様である。ここで、抵抗Ｒ４が第８抵抗に相当し、トランジスタＴ２が第２ＮＰＮトランジスタに相当している。
【００３４】
本回路のレベル確認回路２の閾値Ｖthは、トランジスタＴｌがＯＮするために要するベース−エミッタ間電圧をＶbeとおくと、閾値Ｖth＝（１＋ｒｌ／ｒ２）×（ＶCC−Ｖbe）で与えられ、ｒｌ／ｒ２を変えることで閾値Ｖthを自由に設定できる。
次に、図５の回路の動作を説明する。
【００３５】
回路動作は、図３と略同様でありここでは簡単に説明する。ＶIN＞Ｖthのとき、図中のＶ１点の電位が高レベルにありトランジスタＴ１がＯＦＦし、レベル確認回路２の信号ＳＬＶが低レベルで保持回路３のトランジスタＴ２がＯＦＦとなり、図中のＶ２点レベルは略電源電圧ＶCCとなる。この状態で、ＶIN≦Ｖthになると、Ｖ１点レベルが低レベルとなり、トランジスタＴ１がＯＮし、信号ＳＬＶが高レベルとなりトランジスタＴ２がＯＮし、コンデンサＣ１が充電される。その後、ＶIN＞Ｖthとなると、トランジスタＴ１、Ｔ２がＯＦＦし、Ｖ２点レベルが電源電圧ＶCCとなってＶ３点が電源電圧ＶCCより高レベルの論理値１になる。そして、外部からの出力タイミング信号Ｄ＝１の入力で、出力端ｃからレベルオフ確認出力ＲＣＳ＝１が出力される。
【００３６】
図３及び図５の回路は、回路に故障が生じても、検査信号ＶINが閾値Ｖth以下にならなかったにも拘わらずレベルオフ確認出力ＲＣＳ＝１が誤って出力されることはないという、フェールセーフ特性を有する。
例えば、レベル確認回路２に故障が生じると、信号ＳＬＶはＯＫレベル又はＮｏレベルに固定される。例えば、図３の回路において、ツェナーダイオードＺＤや抵抗Ｒｌに断線故障が生じると、トランジスタＴｌのベース電位はＧＮＤレベルになるのでトランジスタＴｌはＯＦＦになり、信号ＳＬＶはＶCCレべル（ＯＫレベル）に固定され、トランジスタＴ２がＯＦＦ固定となるので、Ｖ２点レベルはＧＮＤレべルに固定される。トランジスタＴｌのコレクタ断線故障や抵抗Ｒ３断線故障でも、同様である。また、トランジスタＴｌのコレクタ−エミッタ間短絡故障等では、信号ＳＬＶは逆にＮｏレベルに固定され、Ｖ３＝１（論理値１で電源電圧ＶCCより高レベル）は生成されない。図３及び図５の回路においては、ＲＣＳ＝１はＶ３＝１が生成されない限り出力され得ない。Ｖ３＝１を生成するには、Ｖ２点レベルが一度ＧＮＤレベルになった後に電源電圧ＶCCレべルに立ち上がることを必要とするが、Ｖ２点レベルは前述のような故障ではＶCCレべルに固定されるのでＶ３＝１は生成されない。更に、保持回路３においても、トランジスタＴ２の故障や抵抗Ｒ４断線故障ではＶ２点レベルは固定されてしまうので、Ｖ３＝ｌは生成されない。また、コンデンサＣ１やダイオードＤ１に故障が生じても、Ｖ２点レべルの変化がない限りＶ３＝１は生成されない。
【００３７】
図６に、レベルオフ確認回路の具体的回路の第３実施形態を示す。
本実施形態は、基本構成は図３と同様であり、レべル確認回路２の信号ＳＬＶの伝達に発光ダイオードとフォトトランジスからなるフォトカプラを用い、保持回路３のスイッチとして発光ダイオードとフォトサイリスタからなるフォトカプラを用いている点で異なる。
【００３８】
即ち、図６において、レベル確認回路２側の第３ＮＰＮトランジスタに相当するトランジスタＴ１のコレクタと抵抗Ｒ３との間にトランジスタＴ１のオン時に発光する発光ダイオードＰＤ１を設ける。一方、保持回路３では、電源ＶCCラインとＧＮＤの間に前記発光ダイオードＰＤ１と第１フォトカプラＰＣ１を形成するフォトトランジスＰＴ１を設け、このフォトトランジスＰＴ１のコレクタと電源ＶCCラインとの間に第３ＰＮＰトランジスタに相当するトランジスタＴ２のベースを接続する。また、前記フォトトランジスＰＴ１のエミッタとＧＮＤとの間にフォトサイリスタＰｔｈを設け、出力タイミング信号Ｄの入力端ｄと電源電圧ＶCCラインとの間に、前記フォトサイリスタＰｔｈと第２フォトカプラＰＣ２を形成する発光ダイオードＰｄｈを設ける構成である。ここで、本実施形態回路において、ツェナーダイオードＺＤは第２ツェナーダイオードに相当し、抵抗Ｒ１〜Ｒ４が第９〜１２抵抗に相当し、コンデンサＣ１が第３コンデンサに、ダイオードＤ１が第３ダイオードに相当している。
【００３９】
次に、回路動作を図７のタイムチャートを参照しながら説明する。
ＶIN＞Ｖthの時、トランジスタＴｌがＯＮであるので、抵抗Ｒ３を介してフォトカプラＰＣｌの発光ダイオードＰＤｌに電流が流れて発光し、フォトトランジスＰＴｌでその光信号が受信されてフォトトランジスＰＴｌはＯＮする。この光信号が信号ＳＬＶに相当し、光信号有りが信号ＳＬＶのＮｏレベルに相当する。ここで、フォトサイリスタＰｔｈがＯＮしていたとすると、トランジスタＴ２はＯＮしてＶ２点レベルは略ＶCCになる。
【００４０】
ＶIN≦Ｖthになると、トランジスタＴｌがＯＦＦになり、発光ダイオードＰＤｌに電流が流れなくなって光信号無しになる。この光信号無しが信号ＳＬＶのＯＫレベルに相当する。これにより、フォトトランジスＰＴｌはＯＦＦするので、フォトサイリスタＰｔｈへ電流は流れなくなり、フォトサイリスタＰｔｈはＯＦＦし、トランジスタＴ２のベース電位はＶCCレベルになり、トランジスタＴ２がＯＦＦになり、Ｖ２点レベルがＧＮＤレベルに低下してダイオードＤ１と抵抗Ｒ４を介してコンデンサＣ１は充電される。
【００４１】
再度、ＶIN＞Ｖthになると、トランジスタＴｌがＯＮ、発光ダイオードＰＴｌがＯＮとなる。ここで、出力タイミング信号Ｄ＝０であるとすると、発光ダイオードＰｄｈには電流が流れておらず発光していない。フォトトランジスＰＴｌのＯＮでフォトサイリスタＰｔｈのアノード電位は略ＶCCになるが、発光ダイオードＰｄｈからの光信号がないので、フォトサイリスタＰｔｈはＯＦＦ状態のままである。従って、トランジスタＴ２のベース電位はＶCCのままであり、トランジスタＴ２がＯＦＦであるので、Ｖ２点レベルはＧＮＤレベルのままである。
【００４２】
この状態で、出力タイミング信号Ｄ＝１が入力されると、発光ダイオードＰｄｈに抵抗を介して電流が流れて発光しフォトサイリスタＰｔｈはＯＮする。これにより、トランジスタＴ２がＯＮになり、Ｖ２点レベルは略ＶCCレベルに上昇してレベルオフ確認出力ＲＣＳ＝１が生成される。コンデンサＣ１の電荷は、図３の回路と同様に徐々に放電し、レベルオフ確認出力ＲＣＳのレベルはＶCCに徐々に低下する。ここで、フォトサイリスタＰｔｈは、一度ＯＮした後は信号Ｄ＝０になっても保持電流が流れている間はＯＦＦせずにＯＮ状態を継続する。保持電流を無くさない限り、即ち、フォトトランジスＰＴｌをＯＦＦしない限りフォトサイリスタＰｔｈはＯＦＦしないので、再度、検査信号ＶINが閾値Ｖth以下に低下しない限りレベルオフ情報が保持回路３に記憶保持されなることはない。
【００４３】
尚、図５の回路構成を用いて図６のような構成を実現することも可能であることは言うまでもない。
この回路の場合も、レベル確認回路２に故障が生じると、信号ＳＬＶはＯＫ又はＮｏレベルに固定される。即ち、発光無しが発光有りに固定されることになる。従って、レベル確認回路２の故障で、ＶIN≦Ｖthがなかったにも拘わらずＲＣＳ＝１が誤って出力されることはない。また、保持回路３に故障が生じても、Ｖ２点レベルは固定されてしまうので、ＲＣＳ＝１が誤って生成されることはない。このように、図６の回路も、回路に故障が生じても、検査信号ＶINが閾値Ｖth以下にならなかったにも拘わらずレベルオフ確認出力ＲＣＳ＝１が誤って出力されることはないという、フェールセーフ特性を有する。
【００４４】
ところで、図３、図５及び図６のレベルオフ確認回路１では、信号Ｄ＝１でレベルオフ確認出力ＲＣＳの出力タイミングを定めているが、実際にはＶIN＞ＶthもＲＣＳ＝１の出力条件になっている。即ち、図３及び図５の回路では、ＶIN≦Ｖthでレベルオフ情報が記憶保持された後にＶIN＞Ｖthになることによって初めて、Ｖ３点レベルが電源電圧ＶCCより高レベルの論理値１信号になる。もし、ＶIN≦Ｖthのままだと、Ｖ２点レベルはＧＮＤレベルのままでＶ３点レベルは略電源電圧ＶCC（論理値０）である。また、図６の回路でも、ＶIN≦Ｖthでレベルオフ情報が記憶保持された後に、発光ダイオードＰＤｌの光信号有り（ＶIN＞Ｖthで生じる）でフォトトランジスＰＴｌがＯＮしていない限り、信号Ｄ＝１でフォトサイリスタＰｔｈがＯＮしてもトランジスタＴ２はＯＮせず、Ｖ２点レベルはＧＮＤレベルのままでＶ３点レベルは略電源電圧ＶCCでありレベルオフ確認出力ＲＣＳ＝１は生じない。
【００４５】
図８は、ＶIN≦Ｖthでレベルオフ情報が記憶保持された後は、ＶINレベルに関係なくレベルオフ確認出力ＲＣＳ＝１を出力可能とした構成のレベルオフ確認回路を示す。
図８に示す第４実施形態のレベルオフ確認回路１では、基本構成は図６と同様であり、レベル確認回路２に検査信号ＶINの立ち下がり検出回路５を付加したことが異なる。
【００４６】
図８において、レベル確認回路２に設けた立下がり検出回路５は、抵抗Ｒ５，Ｒ６と、コンデンサＣｘと、ＰＮＰトランジスタＴ３を備えて構成される。コンデンサＣｘは、一端が抵抗Ｒ３とトランジスタＴ１との中間点に接続し、他端が抵抗Ｒ５を介してＰＮＰトランジスタＴ３のベースに接続する。トランジスタＴ３のエミッタは電源電圧ＶCCラインに接続し、コレクタがフォトカプラＰＣ１の発光ダイオードＰＤ１と抵抗を介してＧＮＤに接続する。抵抗Ｒ６は、抵抗Ｒ５とトランジスタＴ３のベースとの中間点とＧＮＤとの間に設ける。従って、本実施形態では、立下がり検出回路５から信号ＳＬＶを出力するようになる。
【００４７】
次に動作を図９のタイムチャートを参照して説明する。
ＶIN＞Ｖthの状態では、トランジスタＴ１がＯＮで、図中のＶ４レベルがＧＮＤレベルであり、トランジスタＴ３がＯＮで発光ダイオードＰＤ１が発光して光信号有りの状態となり、図６の回路と同様にＶ２点レベルが電源電圧ＶCCレベルにある。検査信号ＶINが立下がりＶIN≦Ｖthになると、Ｖ４点レベルはＧＮＤレベルから電源電圧ＶCCレベルへ変化する。その変化はコンデンサＣｘにより立上がり微分されて、Ｖ５点レベルが電源電圧ＶCCより高レベルとなる。
【００４８】
ところで、Ｖ４点がＧＮＤレベルの時に、Ｖ５点はトランジスタＴ３のＯＮ時のベース−エミッタ間電圧をＶbeとしてＶCC−Ｖbeである。Ｖ４点レベルが電源電圧ＶCCに立上がると、Ｖ５点は電源電圧ＶCCより高レベルになり、コンデンサＣｘと抵抗Ｒ５、Ｒ６で定まる時定数でレべルは低下し再びＶCC−Ｖbeになる。ＶIN≦Ｖｔｈになってから再びＶCC−Ｖbeになるまでの時間をΔＴとおくと、その間、トランジスタＴ３はＯＦＦするので発光ダイオードＰＤｌは発光せず（信号ＳＬＶはＯＫレベルになる）、フォトトランジスＰＴｌはＯＦＦし、フォトサイリスタＰｔｈはＯＦＦする。そして、時間ΔＴ経過後は例えＶIN≦ＶthでもトランジスタＴ３は再びＯＮする。これにより、出力タイミング信号Ｄ＝ｌが入力され次第フォトサイリスタＰｔｈがＯＮになりレベルオフ確認出力ＲＣＳ＝ｌを出力する。尚、保持回路３側の動作は、図６と同様であり図９のタイムチャートでは省略してある。
【００４９】
このように、図８の回路では、検査信号ＶINが立ち下がった後は、ＶINのレベルに関係なく、所定時間ΔＴ経過後には信号Ｄ＝１の入力でレベルオフ確認出力ＲＣＳ＝１が出力できるようになる。
尚、図３及び図５の回路においても、立下がり検出回路を付加することで、同様に、検査信号ＶINの立上がり変化と無関係に信号Ｄ＝１でレベルオフ確認出力ＲＣＳ＝１を出力できる。また、出力タイミング信号を省いた構成も可能であることは明らかである。例えば、図３においてスイッチＳＷＴを短絡する構成もできる。
【００５０】
次に、上述した本発明のレベルオフ確認回路１の適用例について説明する。
図１０は、レベルオフ確認回路１を適用した本発明のリレー接点ＯＦＦ確認装置の実施形態の構成図であり、監視対象であるリレー接点がＯＦＦできることを確認することを目的とするものである。
図１０において、監視対象のリレー１１の励磁コイル１１Ａは、例えば周期的にオン／オフする信号Ｓｄｒによって励磁される。リレー接点１１Ｂの一端は、電源電圧ＶCCより高レベルの信号Ｖａラインに接続され、他端はレベルオフ確認回路１の入力端ａ接続されている。従って、リレー接点１１ＢのＯＮ／ＯＦＦに基づくリレー１１の出力信号が検査信号ＶINとしてレベルオフ確認回路１に入力する。信号Ｓｄｒは、レベルオフ確認回路１の信号Ｄの入力端ｄに入力すると共に、ダイオードＤ２を介して自己保持回路１２のホールド入力端に入力する。自己保持回路１２のトリガ入力端には、レベルオフ確認回路１のレベルオフ確認出力ＲＣＳが入力する。自己保持回路１２の出力信号ＳＨＳは、オフ・ディレー回路１３に入力する。オフ・ディレー回路１３は、ダイオードＤ３、コンデンサＣ２及びレベル検定回路１３Ａを備えて構成され、自己保持回路１２の出力信号ＳＨＳの立下がりを所定時間遅延させた信号ＣＳを出力する。前記レベル検定回路１３Ａは、閾値ＶL を有し、入力信号ＳＨＶレベルがＳＨＶ≦ＶL でＣＳ＝０（論理値０）となる。ここで、信号Ｓｄｒは論理値１が電源電圧ＶCCより高いＶｂレベル、論理値０がＧＮＤ（０Ｖ）とする。尚、レベルオフ確認回路１としては、図３、図５、図６及び図８のいずれを適用してもよい。
【００５１】
次に、図１１のタイムチャートを参照しながら動作を説明する。
信号Ｓｄｒは周期Ｔ１毎に時間Ｔ２だけ論理値０となり、これに従って、リレー接点１１Ｂは周期Ｔ１で時間Ｔ２だけＯＦＦされる。信号Ｓｄｒ＝１でリレー１１の励磁コイル１１Ａが励磁されるとリレー接点１１Ｂがオンとなり、レベルオフ確認回路１に入力する検査信号ＶIN＞Ｖｔｈとなる。信号Ｓｄｒ＝０になると、励磁コイル１１Ａが非励磁となりリレー接点１１Ｂがオフとなり、レベルオフ確認回路１に入力する検査信号ＶIN≦Ｖｔｈとなる。これにより、レベルオフ確認回路１の保持回路３にはレベルオフ情報が記憶保持される。
【００５２】
そして、信号Ｓｄｒ＝ｌで、信号Ｄ＝１がレベルオフ確認回路１に入力し、レベルオフ確認出力ＲＣＳ＝１が所定期間生じる。後段の自己保持回路１２のトリガ入力端にレベルオフ確認出力ＲＣＳ＝１が入力する時には、ホールド入力端には信号Ｓｄｒ＝１が入力しており、自己保持回路１２の出力信号ＳＨＳ＝１が生成される。信号ＳＨＳ＝１はオフ・ディレー回路１３に入力し、ダイオードＤ３を介して信号ＳＨＶとしてレベル検定回路１３Ａへ入力されると共にコンデンサＣ２に蓄えられる。信号ＳＨＳ＝１の入力と同時にレベル検定回路１３Ａから信号ＣＳ＝１が出力される。その後、信号Ｓｄｒ＝０となると、自己保持回路１２の出力信号ＳＨＳ＝０になるが、コンデンサＣ２の放電によってレベル検定回路１３Ａの入力信号ＳＨＶレベルがＳＨＶ≦ＶL となるまでの所定時間（オフ・ディレー時間）、信号ＣＳ＝１を維持する。前記オフ・ディレー時間は、コンデンサＣ２とレベル検定回路１３Ａの入力抵抗とレべル検定回路１３Ａの閾値ＶL で定まる。ここで、ＳＨＳ＝０となると、ＳＨＳレベル＜ＳＨＶレベルとなるが、ダイオードＤ３によりコンデンサＣ２から自己保持回路１２へは電流は流れず、自己保持回路１２の出力レベルが低下しても信号ＳＨＶレベルは影響されない。
【００５３】
そして、オフ・ディレー回路１３のオフ・ディレー時間を、信号Ｓｄｒの論理値０の期間より長く設定しておくことで、リレー接点１１ＢのＯＦＦ機能が正常であれば、信号Ｓｄｒが論理値０から論理値１になる毎に自己保持回路１２からＳＨＳ＝１が生成されるので信号ＣＳ＝１が継続し、リレー接点１１Ｂが正常にＯＦＦしていることを確認できる。もし、図１１に破線で示すように、リレー接点１１ＢがＯＮ故障すると、信号Ｓｄｒ＝０で自己保持回路１２がリセットされて信号ＳＨＳ＝０になった後は、その後、信号Ｓｄｒ＝１になってもレベルオフ確認回路１からレベルオフ確認出力ＲＣＳ＝１が生成されない。従って、自己保持回路１２へトリガ信号が入力されず出力ＳＨＳ＝０のままとなり、オフ・ディレー回路１３のオフ・ディレー時間経過後に、オフ・ディレー回路１３の出力ＣＳ＝０になって、リレー接点１１ＢのＯＦＦ機能が喪失したことが通報できる。
【００５４】
かかる構成によれば、リレー接点が正常にＯＦＦしていれば、論理値１の出力が継続して発生することになり、リレー接点がＯＦＦできることを、フェールセーフな構成で確認することができる。
次に、２重系構成装置にレベルオフ確認回路１を適用して、いずれか一方の監視系の出力が安全を示す論理値１に固定される異常を検出する構成について説明する。
【００５５】
図１２は、本出願人により先に提案された国際公開ＷＯ９６／３１７５５で開示された変化完了検出回路にレベルオフ確認回路１を適用した構成例である。
ここで、前記変化完了検出回路について簡単に説明する。
検出対象物が第１の状態から第２の状態に移行する動作特性を有するものであるとすると、変化完了検出回路の基本的な構成は、検出手段、第１状態検出回路、第２状態検出回路及び状態判定回路とを備えて構成される。
【００５６】
その動作は、検出対象物の動作状態に対応した検出手段からの出力信号ｅｌに基づいて、第１状態検出回路は第１の状態に対応した出力信号ＳＡを生成し、第２状態検出回路は第２の状態に対応した出力信号ＳＢを生成する。そして、第１の状態から第２の状態に変化が完了したことを検出するには、検出対象物が第１の状態から第２の状態に正常に移行した時には両状態検出回路の出力信号ＳＡとＳＢが同時に重なり合う期間が存在することから、状態判定回路は、出力信号ＳＡとＳＢが同時に重なり合う期間が存在することを条件として、第２状態検出回路の第２の状態に対応する出力信号ＳＢ＝１の入力で変化完了を示す判定出力信号Ｚ＝１を出力するようになっている。
【００５７】
しかし、かかる構成では、検出手段の故障等で、信号ｅｌで示される状態が第２の状態に固定してしまうような場合、第１の状態（危険を意味する）になったにも拘わらず第２の状態（安全を意味する）を通報する危険があり、かかる誤りを防止する方法として、論理値１の時に第２の状態を示し、論理値０の時に第１の状態を示すような外部信号ＯＰを、別途状態判定回路に入力し、外部信号ＯＰが論理値１の時のみＺ＝１が生成されるような構成が開示されている。外部信号ＯＰとしては、運転命令信号や検出対象物に供給される電流の有／無の信号等が用いられる。このように、第２状態検出回路からの信号ＳＢ＝１と外部信号ＯＰ＝１とで判定出力信号Ｚ＝１を保持する構成は、２重系構成を用いていると言える。
【００５８】
従って、図１２は、変化完了検出回路における信号ＳＢとＯＰ（２重系構成装置の第１と第２の各監視系出力に相当する）の異常検出を行う回路構成例を示している。
図１２において、検出手段２１、第１状態検出回路２２、第２状態検出回路２３及び状態判定回路２４は、国際公開ＷＯ９６／３１７５５で開示されたものと同様である。
【００５９】
即ち、検出手段２１は、被検出物体（図示せず）の状態の応じた信号ｅ１を出力する。第１状態検出回路２２は、信号ｅ１が状態Ａを示す時にＳＡ＝１を出力し、状態Ａを示さない時にＳＡ＝０を出力する。第２状態検出回路２３は、信号ｅ１が状態Ｂを示す時にＳＢ＝１を出力し、状態Ｂを示さない時にＳＢ＝０を出力する。状態判定回路２４は、ＳＢ＝ＳＡ＝１の期間があることを確認して、ＳＢ＝１且つ外部信号ＯＰ＝１の間、判定出力信号Ｚ＝ｌを生成する。換言すれば、信号ＳＢ及び外部信号ＯＰの少なくとも一方が論理値０になるとＺ＝０になる。また、各監視系の出力に相当する外部信号ＯＰと信号ＳＢの論理和演算を行う論理和回路２５を設け、この論理和回路２５の出力を、レベルオフ確認回路１の検査信号ＶINとする。更に、外部信号ＯＰと信号ＳＢの論理積演算を行う論理積回路２６を設け、この論理積回路２６の出力を、レベルオフ確認回路１の出力タイミング信号Ｄとする。レベルオフ確認回路１のレベルオフ確認出力ＲＣＳを状態判定回路２４に入力する。
【００６０】
図１３に、図１２の回路の動作タイムチャートを示す。
検出手段２１の出力信号ｅｌは、図１３に示すように、検出対象物の状態に応じて変化する。そして、第１状態検出回路２２は、状態Ａ（時刻ｔ３以前と時刻ｔ４以降）で出力信号ＳＡ＝１（論理値１）を出力する。第２状態検出回路２３は、状態Ｂ（時刻ｔ１〜時刻ｔ５）で出力信号ＳＢ＝１（論理値１）を出力する。尚、第２状態検出回路２３の出力信号ＳＢ＝１は、信号ｅ１が状態Ｂを示してから遅れ時間τ経過後に生成されてもよく、本実施形態では図１３に示すように、時刻ｔ１から遅れ時間τ経過後にＳＢ＝１となるようになっている。
【００６１】
レベルオフ確認回路１は、信号ＳＢとＯＰが共に論理値０になる期間が存在することを論理和回路２５の出力により確認してレベルオフ情報を記憶保持する。そして、時刻ｔ２で外部信号ＯＰが論理値１になると、論理積回路２６からの出力タイミング信号Ｄ＝１の入力により、記憶保持した確認情報をＲＣＳ＝１として状態判定回路２４へ入力する。状態判定回路２４は、ＳＢ＝ＳＡ＝１の期間があり、且つ、信号ＳＢと外部信号ＯＰが共に論理値０になる期間が存在していたこと（即ち、ＲＣＳ＝１）を確認して、信号ＳＢ＝１且つ外部信号ＯＰ＝１の間（時刻ｔ３〜ｔ４）、判定出力信号Ｚ＝１を生成する。
【００６２】
レベルオフ確認回路１の検査信号ＶINは、信号ＳＢと外部信号ＯＰが共に論理値０になった時のみ論理値０になればいいので、論理和回路２５の出力信号を検査信号ＶINとして入力している。
尚、図１２では、レベルオフ確認出力ＲＣＳ＝１の出力のタイミングをＳＢ＝ＯＰ＝１になった時点として、信号ＳＢと外部信号ＯＰの論理積信号を信号Ｄとして入力しているが、信号Ｄの生成構成はこれに限定されない。例えば、信号ＳＢと外部信号ＯＰのいずれか一方が論理値１になった時点でレベルオフ確認出力ＲＣＳを出力させる場合には、信号ＳＢと外部信号ＯＰの論理和信号とすればよい等、目的のタイミングに応じて信号Ｄを生成するようにすればよい。
【００６３】
かかる構成によれば、信号ＳＢ及び外部信号ＯＰのいずれか一方或いは両方に論理値１が継続する誤りが生じると、レベルオフ確認回路１の出力ＲＣＳ＝１が生成されないので、状態判定回路２４の出力Ｚは論理値１にならない。従って、信号ＳＢ及び外部信号ＯＰのいずれか一方或いは両方に論理値１が継続する誤りを検出できる。
【００６４】
図１４に、図１２の具体例を示す。
図１４は、図１２の信号ｅｌを回転体回転数に比例した周波数の信号として回転体の停止を検出するための具体的回路構成例を示す。図１５には図１４の回路の動作タイムチャートを示す。
図１４において、３１は第２状態検出回路として機能する回転低速検出回路、３２は第１状態検出回路として機能する回転有り検出回路、３３は状態判定回路として機能する回転停止判定回路である。信号ＯＰは、例えば回転体の運転スイッチのバック接点信号や、回転体を駆動するモータに流れる電流がないことを示す電流無し信号で与えられる。尚、図１４の回路では、信号線Ｊ２の断線故障を考慮して、信号発生器３５から高周波信号ｗを信号ｅ１に重畳する回路を付加している。
【００６５】
図１４において、回転体の回転状態に応じて検出手段１（図１２参照）から出力される信号ｅ１は、信号ｗが重畳されて回転低速検出回路３１に入力し、コンデンサを介して増幅器３１Ａに入力して増幅され信号ｋ１となる（図１５（ａ）〜（ｃ）参照）。増幅信号ｋ１は、整流回路３１Ｂと、回転有り検出回路３２に供給される。
【００６６】
信号ｅ１に重畳した信号ｗは、信号ｅ１が回転に応じて変化している時には、略抑圧され信号ｅ１が増幅され出力される。整流回路３１Ｂの前段の結合コンデンサは大容量であり、後段の平滑コンデンサは高周波信号ｗに対して低いインピーダンスとなる小容量であり、よって、整流回路３１Ｂは、信号ｋ１の波形を略維持したままで、直流レベルを電源電圧ＶCCの分だけシフトした信号ｋ２を出力する（図１５（ｄ）参照）。
【００６７】
信号ｋ２は、閾値Ｖth1 を有するレベル検定回路３１Ｃに入力し、閾値Ｖth1 以上であれば、レベル検定回路３１Ｃからの出力に基づいて整流回路３１Ｄから高レベルの信号ｋ４が生成する（図１５（ｆ）参照）。オン・ディレー回路３１Ｅは、回転体の回転速度が所定速度より高い時は、信号ｋ４の高レベル継続時間が設定時間Ｔｏｎより短く、信号ｅ１と略同程度であり信号ｋ５を生成しないが、回転速度が所定速度以下になり、信号ｋ４の高レベル継続時間が設定時間Ｔｏｎ以上になると信号ｋ５を生成する（図１５（ｇ）参照）。
【００６８】
信号ｋ５は、ダイオードとコンデンサとレベル検定回路で構成されるオフ・ディレー回路３１Ｆに入力される。オフ・ディレー回路３１Ｆは、高レベルの信号ｋ５が生じた時、信号ｋ５が再び低レベルになっても所定時間Ｔｏｆ１は出力ＳＢとして論理値１に相当する交流信号を生成し、整流回路３１Ｇで整流される。尚、オフ・ディレー回路３１Ｆは、信号ｋ５の入力がない時は出力ＳＢとして論理値０に相当する直流信号を生成する。
【００６９】
整流回路３１Ｇは、オフ・ディレー回路３１Ｆの出力ＳＢと信号ＯＰを整流加算する構成である。従って、整流回路３１Ｇの出力信号ＳＢ′（ｋ６）は（ＯＰレベル＋｜ＳＢ｜）レベルになる。ここで、｜ＳＢ｜はＳＢ信号が交流信号の時の振幅（ｐｅａｋ ｔｏ ｐｅａｋ）を意味し、略ＶCCであるとする。また、信号ＯＰ＝１（論理値１）は例えば略２ＶCCレベル，ＯＰ＝０（論理値０）は略ＶCCレベルであるとする。図１５のタイムチャートにおいて、時刻ｔ１でオン・ディレー回路３１Ｅが高レベルの論理値１の信号ｋ５を出力すると、後段のオフ・ディレー回路３１Ｆは、信号ｋ５＝１を所定期間Ｔｏｆ１延長して論理値１の出力信号ＳＢ（交流出力）を生成する。この時、信号ＯＰ＝０であれば、整流回路３１Ｇの出力信号ＳＢ′（ｋ６）＝（ＯＰレベル＋｜ＳＢ｜）は、信号ＯＰ＝０が略ＶCC、｜ＳＢ｜が論理値１でＶCCとなるため、略２ＶCCレベル（論理値１とおく）になる。その後、時刻ｔ２で信号ＯＰ＝１（略２ＶCC）になると、信号ＳＢ′（ｋ６）は略３ＶCC（論理値２とおく）になる（図１５（ｈ），（ｉ）参照）。この出力信号ＳＢ′は回転停止判定回路３３のレベル検定回路３３Ａとレベルオフ確認回路１へ入力される。ここで、レベル検定回路３３Ａの閾値Ｖth2 は、信号ＳＢ′が論理値２の時にのみ高レベルの論理値１が出力されるように設定される。信号ＳＢ′が論理値２とは、信号ＯＰと信号ＳＢが共に論理値１であることを意味し、レベル検定回路３３Ａの出力は、実質的に信号ＯＰと信号ＳＢの論理積出力に相当する。一方、レベルオフ確認回路１の入力信号ＶINに対する閾値Ｖthは、信号ＳＢ′の論理値１レベル（略２ＶCC）と論理値０レベル（略ＶCC）の間に設定される。つまり、信号ＳＢ′が論理値０になる時は信号ＯＰと信号ＳＢが共に論理値０の時のみであって、いずれか一方でも論理値１の時は信号ＳＢ′は略２ＶCCレベルで論理値１になる（尚、信号ＯＰと信号ＳＢが共に論理値１の時は、信号ＳＢ′は略３ＶCCで論理値２である）。従って、レベルオフ確認回路１の入力端ａには、実質的に信号ＯＰと信号ＳＢの論理和出力が入力されていることになる。
【００７０】
一方、回転有り検出回路３２に入力された信号ｋ１は、信号ｗの成分が、抵抗と４端子コンデンサで構成される低域通過フィルタにより減衰されて信号ｋ３となる（図１５（ｅ）参照）。この信号ｋ３は、コンデンサと抵抗で構成される立上がり微分回路を介して電源電圧ＶCCより高レベルのトリガ入力信号として回転停止判定回路３３に入力される。このトリガ入力信号が、図１２の信号ＳＡに相当する。
【００７１】
回転停止判定回路３３の自己保持回路３３Ｃは、信号ＳＡ＝ｌをトリガ信号とし、信号ＯＰと信号ＳＢの論理積演算の結果である整流回路３３Ｂの整流出力ｋ７＝１をホールド信号として自己保持して信号ｋ８＝１を出力する（図１５（ｊ），（ｋ）参照）。自己保持回路３３Ｄは、レベルオフ確認回路１のＲＣＳ＝１をトリガ信号とし、同じく信号ＯＰと信号ＳＢの論理積演算の結果である整流回路３３Ｂの整流出力ｋ７＝１をホールド信号として自己保持して信号ｋ９＝１を出力する（図１５（ｊ），（ｌ），（ｍ）参照）。信号ｋ８と信号ｋ９は論理積回路３３Ｅへ入力されて論理積演算結果として回転停止を示す判定信号Ｚ＝１が出力される（図１５（ｎ）参照）。
【００７２】
この判定信号Ｚ＝１は、信号ＳＡ＝１と信号ＳＢ＝１が同時に存在することを自己保持回路３３Ｃで確認し、信号ＯＰと信号ＳＢが共に論理値０になる期間が存在することを自己保持回路３３Ｄで確認し、それぞれ信号ＯＰ＝ＳＢ＝１で保持した結果である。信号ＯＰと信号ＳＢの少なくとも一方が論理値０になれば、自己保持回路３３Ｃ，３３Ｄはリセットされて信号ｋ８，ｋ９は共に論理値０になるので、判定信号Ｚも論理値０になる。
【００７３】
図１６は、同一構成の第１監視系と第２監視系を有する２重系構成の回転停止回路へのレベルオフ確認回路の適用例を示す。
図１６において、第１検出手段４１Ａと第２検出手段４１Ｂは、同一の回転体（図示せず）を監視し、それぞれ回転体の回転数に比例した周波数の信号ｅ１，ｅ２を出力する（同一時刻に信号ｅ１と信号ｅ２が同一周波数とは限らない。各々独立に回転数と周波数は比例関係にある）。第１停止検出回路４２Ａ及び第２停止検出回路４２Ｂは、各々信号ｅ１、信号ｅ２を受信してその周波数検定を行い、周波数が予め定められた所定周波数以下である時に信号Ｓ１、Ｓ２として論理値１を出力し、所定周波数より高い時には信号Ｓ１、Ｓ２として論理値０を出力する。第１検出手段４１Ａ及び第１停止検出回路４２Ａが第１監視系を構成し、第２検出手段４１Ｂ及び第２停止検出回路４２Ｂが第２監視系を構成する。
【００７４】
信号Ｓ１と信号Ｓ２は論理和回路４３へ入力されて、その論理和演算出力が検査信号ＶINとして前述の本発明のレベルオフ確認回路１へ入力される。更に、信号Ｓ１とＳ２は論理積回路４４へも入力されてその論理積演算結果が出力タイミング信号Ｄとしてレベルオフ確認回路１へ入力される。そして、判定回路へは、信号Ｓ１、Ｓ２とオフ確認回路出力ＲＣＳが入力される。判定回路４５は、信号Ｓ１とＳ２が共に論理値１である時にレベルオフ確認回路１のレベルオフ確認出力ＲＣＳ＝１が入力されると、信号Ｓ１とＳ２が共に論理値１である間、判定信号Ｚ＝１を出力し、信号Ｓ１及び信号Ｓ２のうち少なくとも一方が論理値０になると判定信号Ｚ＝０を出力する。例え、信号Ｓ１，Ｓ２が共に論理値１であっても、信号ＲＣＳ＝１が入力されない限り、判定信号Ｚ＝１は出力されない。
【００７５】
図１７の動作タイムチャートを参照して動作を説明する。
回転体が、回転→停止→回転→停止の動作を行ったとする。正常時、回転中には各検出手段４１Ａ，４１Ｂからの信号ｅ１，ｅ２の周波数はそれぞれ所定周波数より高く信号Ｓ１，Ｓ２は共に論理値０である。回転体が減速してくると信号ｅ１，ｅ２の周波数も低下してきて、所定周波数以下になるとＳ１＝１，Ｓ２＝１がそれぞれの各停止検出回路４２Ａ，４２Ｂから出力される。図１７では分かり易くするために、信号Ｓ１＝１と信号Ｓ２＝１は略同時に出力されるとして、それまでを回転期間、それ以降論理値１出力期間を停止期間として説明する。回転期間において、正常時、信号Ｓ１と信号Ｓ２は共に論理値０になる。従って、レベルオフ確認回路１の入力信号ＶINも論理値０になってレベルオフ確認回路１で確認されて記憶保持される。次に、信号Ｓ１＝Ｓ２＝１になると、入力信号ＶINが論理値１になると共に信号Ｄも論理値１になり、所定期間レベルオフ確認出力ＲＣＳ＝１が生成されて、判定回路４５へ伝達される。判定回路４５は、信号Ｓ１＝Ｓ２＝１の下でレベルオフ確認出力ＲＣＳ＝１が入力されたことで判定信号Ｚ＝１を出力する。判定信号Ｚ＝１は回転体停止を通報している。回転体が再度回転し始めると、信号Ｓ１，Ｓ２が共に論理値０になり判定信号Ｚ＝０になる。判定信号Ｚ＝０は回転体回転を通報している。
【００７６】
図１７に破線で示すように、例えば故障等で回転体が回転し始めたにも拘わらず信号Ｓ２＝１に固定される誤りが発生した場合、信号Ｓ１は正常時と同様に回転開始で論理値０になるので、判定回路４５の判定信号Ｚは論理値０になる。一方、信号Ｓ２が論理値１に固定されているので、レベルオフ確認回路１の入力信号ＶINは論理値１に固定される。従って、レベルオフ確認回路１にはレベルオフ情報は記憶されないないので、回転体停止で信号Ｓ１＝１になり信号Ｄも論理値１になっても、入力信号ＶINが論理値０にならなかったためにレベルオフ確認出力ＲＣＳ＝１は出力されず、判定回路４５の判定信号Ｚは論理値０のままで論理値１にはならない。即ち、実際には回転体停止であるが、回転体回転を通報することになる。
【００７７】
図１８及び図１９は、図１６の各停止検出回路と判定回路の具体的構成例を示す。尚、論理値０レべルを略回路電源電圧ＶCC、論理値１を回路電源電圧ＶCCより高レベルとして構成されている。第１停止検出回路と第２停止検出回路は、同一の構成であるので、図１８では第１停止検出回路を示しこれについて説明する。
【００７８】
図１８において、第１停止検出回路４２Ａは、信号発生器５１、増幅器５２、整流回路５３、レベル検定回路５４、整流回路５５及びオン・ディレー回路５６を備えて構成される。この第１停止検出回路４２Ａの構成は、図１４の回転低速検出回路３１からオフ・ディレー回路３１Ｆ及び整流回路３１Ｇを除き、高周波信号ｗを信号ｅ１に重畳する回路を含めている以外は、回転低速検出回路３１と同様の構成である。
【００７９】
第１停止検出回路４２Ａの動作は、前記回転低速検出回路３１の信号ｋ５が出力されるまでの動作と同じであり、ここでは説明を省略する。そして、前記回転低速検出回路３１の信号ｋ５が、第１停止検出回路４２Ａの信号Ｓ１に相当する。
図１９は、判定回路４５の構成を示す。
【００８０】
図１９において、判定回路４５は、論理積回路６１及び自己保持回路６２を備えて構成される。論理積回路６１は、信号Ｓｌと信号Ｓ２を受信し、信号Ｓｌと信号Ｓ２が共に論理値１の時に論理値１を出力し、いずれか一方でも論理値０の時には出力は論理値０になる。自己保持回路６２は、論理積回路６１の論理積出力をホールド信号とし、レベルオフ確認回路１のレベルオフ確認出力ＲＣＳをトリガ信号としている。ホールド信号が論理値１の時に論理１のトリガ信号が入力されると、ホールド信号が論理値１の間、論理値１の判定信号Ｚを出力する。ホールド信号が論理値０になると出力信号Ｚは論理値０になり、再度ホールド信号が論理値１になっても論理値１のトリガ信号が入力されない限り出力信号Ｚは論理値１にならない。尚、論理和回路４３は、ダイオードを用いたワイヤードＯＲで構成し、信号Ｓｌ，Ｓ２のいずれか一方でも論理値１になれば、ダイオードを介して論理値１の信号ＶINを出力する。例えば、信号Ｓｌ＝１、信号Ｓ２＝０であるとすると、信号Ｓｌ＝１はダイオードを介して信号ＶIN＝１として伝達される。また、信号Ｓ２の信号線から見て信号ＶIN＝１の信号はダイオードが逆方向となるので、信号ＶIN＝１は阻止されて信号Ｓ２の信号線側へは伝達されない。
【００８１】
尚、図１６の実施形態において、各検出手段には、光センサや電磁誘導センサ等の多様なトランスデューサを用いることが出来る。電磁誘導センサの具体的な例は、例えば国際公開ＷＯ９６／２４８５２、国際公開ＷＯ９６／３１７５５等で開示されている。また、光センサの具体的な例は、国際公開ＷＯ９６／３１７５５、国際公開ＷＯ９７／２２ＯＯ８等で開示されている。両検出手段は同種のトランスデューサを用いる場合と、異種のトランスデューサを用いる場合とがあり得る。同種とは例えば両者とも光センサとする場合を指し、異種とは例えば一方を光センサとし他方を電磁誘導センサとするような場合を指す。同種として光センサを用いた場合には、例えば回転板の汚れ等で両検出手段の出力に同様の誤りが生じる場合がある。異種とした場合には、例えば回転板の汚れで光センサの出力に誤りが生じても電磁誘導センサはその汚れの影響を受けずに正常の出力が生じることが期待でき、監視系を２重系とした場合の両系同時誤りの防止能力を向上できる。
【００８２】
尚、以上述べた実施形態において、整流回路を加算構成としてその出力信号に対する判定閾値を適切に設定することで論理積演算や論理和演算機能を実現する手法は、「安全性を考慮したプログラマブル多値論理デバイスの一構成法」（多値論理研究ノート，第１６巻，第１８号）等で既に公知である。また、図１０、図１４、図１８、図１９等で用いたレベル検定回路、論理積回路等をフェールセーフ要素として構成する場合は、米国特許第５，３４５，１３８号明細書、同第４，６６１，８８０号明細書、同第５，０２７，１１４号明細書に開示されているフェールセーフ・ウィンドウ・コンパレータ／ＡＮＤゲートを用いることが出来る。また、オン・ディレ一回路は、前述した国際公開ＷＯ９４／２３３０３号公報、特公平７−３１６９３４号公報等の公知のフェールセーフ要素を用いることが出来る。また、自己保持回路は、国際公開ＷＯ９４／２３３０３号公報、国際公開ＷＯ９４／２３４９６号公報等で公知のフェールセーフ要素を用いることができる。
【００８３】
【発明の効果】
以上説明したように、請求項１の発明によれば、安全を確保するための装置の、危険を示す機能、即ち、危険の時に低エネルギ状態の信号を生成できる機能が正常か否かを、フェールセーフな構成で確認できるようになる。
請求項２の発明によれば、レベルオフ確認出力の出力タイミングを設定できる。
【００８４】
請求項３〜７の発明によれば、請求項１の効果に加えて、検査信号がオフする毎に最新のオフ情報を記憶できるので、オフ確認の信頼性をより向上できる。
請求項８、９の発明によれば、リレー接点のオフ機能をフェールセーフに確認することができる。
請求項１０、１１の発明によれば、複数の監視系の故障により誤り出力を検出することが可能となる。
【図面の簡単な説明】
【図１】本発明のレベルオフ確認回路の第１実施形態を示す構成図
【図２】図１の回路の動作タイムチャート
【図３】本発明の具体的回路構成例を示す図
【図４】図３の回路の動作タイムチャート
【図５】本発明の具体的回路構成の別の例を示す図
【図６】本発明の具体的回路構成の更に別の例を示す図
【図７】図６の回路の動作タイムチャート
【図８】本発明の具体的回路構成の更に別の例を示す図
【図９】図８回路の要部の動作タイムチャート
【図１０】本発明のレベルオフ確認回路を適用したリレーＯＦＦ機能確認装置の実施形態を示す回路図
【図１１】図１０の回路の動作タイムチャート
【図１２】本発明のレベルオフ確認回路を適用した多重系構成装置の実施形態を示す回路図
【図１３】図１２の回路の動作タイムチャート
【図１４】多重系構成装置の具体的構成例を示す回路図
【図１５】図１４の回路の動作タイムチャート
【図１６】本発明のレベルオフ確認回路を適用した２重系構成の回転停止確認装置の実施形態を示す回路図
【図１７】図１６の回路の動作タイムチャート
【図１８】図１６の停止検出回路の具体的構成例を示す回路図
【図１９】図１６の判定回路のの具体的構成例を示す回路図
【符号の説明】
１    レベルオフ確認回路
２    レベル確認回路
３    保持回路
４，１２    自己保持回路
１１    リレー
１１Ｂ    リレー接点
１３    オフ・ディレー回路
４１Ａ，４１Ｂ    検出手段
４２Ａ，４２Ｂ    停止検出回路
４５    判定回路
Ｔ１，Ｔ２    トランジスタ
ＳＷＴ    スイッチ
【図１】
0004137246.tif 000002
【図２】
0004137246.tif 000003
【図３】
0004137246.tif 000004
【図４】
0004137246.tif 000005
【図５】
0004137246.tif 000006
【図６】
0004137246.tif 000007
【図７】
0004137246.tif 000008
【図８】
0004137246.tif 000009
【図９】
0004137246.tif 000010
【図１０】
0004137246.tif 000011
【図１１】
0004137246.tif 000012
【図１２】
0004137246.tif 000013
【図１３】
0004137246.tif 000014
【図１４】
0004137246.tif 000015
【図１５】
0004137246.tif 000016
【図１６】
0004137246.tif 000017
【図１７】
0004137246.tif 000018
【図１８】
0004137246.tif 000019
【図１９】
0004137246.tif 000020