(57)【特許請求の範囲】
【請求項１】
２つのラインターミネータにより両端部で終端される、少なくとも一対のデータ伝送ラインを備え、
前記少なくとも一対のデータ伝送ラインは、前記２つのラインターミネータに最近接位置でそれぞれ接続される複数の電子モジュールに接続され、
前記２つのラインターミネータのそれぞれは、極性部を有し、
前記極性部は、前記少なくとも一対のデータ転送ラインのそれぞれに対して所定の極性状態を与え、かつ前記２つのラインターミネータの一つまたは両方が存在しないか、適切に接続されていないか、または前記少なくとも一対のデータ伝送ラインが断線している場合には逆の極性状態を与えることを特徴とするデジタル通信バス。
【請求項２】
前記電子モジュールは、前記少なくとも一対のデータ伝送ラインに接続され、前記極性状態を決定する２つの抵抗素子を有し、
前記２つの抵抗素子のうち一つは前記一対のデータ伝送ラインの一方である第１のラインに接続され、他の抵抗素子は前記一対のデータ伝送ラインの他方である第２のラインに接続されることを特徴とする請求項１に記載のデジタル通信バス。
【請求項３】
前記２つのラインターミネータのそれぞれが有する前記極性部は、分割ブリッジを有し、
一方の前記ラインターミネータに対応する前記分割ブリッジの中点は前記一対のデータ伝送ラインの一方に接続され、他方の前記ラインターミネータに対応する前記分割ブリッジの中点は前記一対のデータ伝送ラインの他方に接続されることを特徴とする請求項１または２に記載のデジタル通信バス。
【請求項４】
前記２つのラインターミネータのそれぞれが有する前記極性部は、３つの抵抗素子を含む二重分割ブリッジを有し、
一方の前記ラインターミネータに対応する前記二重分割ブリッジが有する第１および第２の中点のうち前記第１の中点には、第１のキャパシタを介して前記一方のラインターミネータが接続され、
他方の前記ラインターミネータに対応する前記二重分割ブリッジが有する第１および第２の中点のうち前記第２の中点には、第２のキャパシタを介して前記他方のラインターミネータが接続されることを特徴とする請求項１または２に記載のデジタル通信バス。
【請求項５】
前記極性部のそれぞれは、前記２つのラインターミネータのそれぞれで、互いに異なる前記データ伝送ラインに接続される別個の抵抗素子をさらに有することを特徴とする請求項３に記載のデジタル通信バス。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電子モジュールを接続するためのデジタル通信バスに関する。
【０００２】
【従来の技術】
オートメーション機能（ラック、モジュールおよび様々なカプラ）は、図１に示すように、バスＢを、これら様々なオートメーションステーション、例えば、Ｓ１、Ｓ２、Ｓｎを接続するために用いると、様々な箇所に配置することが可能となる。このバスは、伝送ペアを含み、両端の所で、同一のラインターミネータ（line terminator ）ＴＡおよびＴＢによって終端される。この配置は、バスの接続故障を検出することを可能にする。
【０００３】
特許ＥＰ  ０  ５１７  ６０９は、このタイプのオートメーションモジュールを接続する能力を持つシリアルバスについて開示する。
【０００４】
【発明が解決しようとする課題】
本発明の目的は、バスの接続故障、例えば、２つのラインターミネータの一つ内での接続故障を検出する能力を持つバスを提供することにある。接続故障が存在しない場合は、この検出のために用いられるラインは、デジタル通信のために用いられる。
【０００５】
【課題を解決するための手段】
本発明の一つの特徴によると、このバスは、少なくとも一つのペアのデータ伝送ラインを含み、ラインターミネータに終端する。本質的に、このバスは、例えば、これら２つのターミネータ内に、電圧極性を用いて伝送を行なう要素を含み、これらラインターミネータの少なくとも一つが欠損した場合、バスに接続されてない場合、あるいはバスが開いている場合は、電圧極性が反転され、伝送動作が阻止される。
【０００６】
本発明のもう一つの特徴によると、このバスは、各モジュール内にある伝送ペアと関連し、このペアに所定の電圧極性を与える能力を持つ２つの抵抗を含む。これら抵抗の片方は、この伝送ペアの第一のラインに接続され、他方の抵抗は、第二のラインに接続される。
【０００７】
本発明のもう一つの特徴によると、このバスは、両端に分割ブリッジを含み、このブリッジの中点は第一のラインに接続される。第二のラインは、第一のラインターミネータの端の所の抵抗に接続され、第二のラインは、第二のラインターミネータの端の所の抵抗に接続され、これらブリッジは、片方の端が他方の端に対して反転される。
【０００８】
本発明のもう一つの特徴によると、このバスは、両端において、３つの抵抗を持つ二重分割ブリッジ（doubly dividing bridge）を含む。第一のラインは、第一のラインターミネータの端の所でこのブリッジの２つの中点の片方に接続されたコンデンサに接続され、第二のラインは、第二のラインターミネータの端の所で、このブリッジの２つの中点の一つに接続されたコンデンサに接続される。
【０００９】
【発明の実施の形態】
以下に本発明の一例としての実施例を図面を参照しながらより詳細に説明する。
【００１０】
図１は、デジタルデータ、例えば、変数および／あるいはデジタルメッセージを、シリアルタイプのバスＢを通じてリアルタイムにて交換するように設計された幾つかの電子モジュールＳ２、．．．Ｓｎを示す。これらは、カプラ、プログラマブル論理コントローララック、あるいは、ＰＣタイプのステーションであり得る。
【００１１】
バスＢは、幾つかのペアから成り、これらの一つのペア３Ａ−３Ｂは、ＤＣ電圧（＋５Ｖ）を出力する。一つのペア２Ａ−２Ｂは、前述の特許ＥＰ  ５１７  ６０９において開示される特性を持つ。このペアは、ＲＳ４８５標準に準拠する。
【００１２】
これらバスペアは、モジュール間、例えば、モジュールＳ１とＳ２の間で、ケーブル４内に埋め込まれる。各モジュール、例えば、モジュールＳ１、Ｓ２、．．．、の内側において、これらペアは、このモジュールのための２つのコネクタＣＡ−ＣＢに終端する。これらコネクタは、相互接続ケーブル４を、モジュール、あるいは以下に説明するラインターミネータ間で接続するために用いられる。
【００１３】
ネットワークの両端は、ラインターミネータＴＡとＴＢに終端するが、これらは、２つのネットワークエンドモジュールＳ１とＳｎの２つのコネクタＣＢに固定される。
【００１４】
ラインターミネータＴＡ（図２）は、電子要素（electronic component）のカード（card）を内蔵し、コレクタに適合した形状の箱からなる。
【００１５】
ライン２Ａ−２Ｂ上では電圧極性（voltage polarization）が必要である。これは、差動ペアの２つの論理状態の片方（１）を与え、他方の状態（０）は、一つあるいは複数のモジュール伝送器によって与えられる。
【００１６】
図３および４に示す実施例においては、各モジュールは、ライン２Ａと０Ｖ（ライン３Ｂ）との間に設置された抵抗Ｒ６と、５Ｖ（ライン３Ａ）とライン２Ｂの間に設置された抵抗Ｒ７を含む。これら抵抗は、高い値を持つ（例えば、２０ｋΩと２２ｋΩ）。各ラインターミネータは、電源ペア３Ａ−３Ｂの端子に接続された分割ブリッジＲ３−Ｒ４を持つ。ターミネータＴＡ内のブリッジＲ３−Ｒ４の中点は第一のライン２Ａに接続され、ターミネータＴＢ内のブリッジＲ４−Ｒ３の中点は、第二のライン２Ｂに接続される。
【００１７】
これら２つのラインターミネータＴＡおよびＴＢの少なくとも一つにおいて、接続が欠損した場合、あるいは、接続に故障が生じた場合は、２つの抵抗Ｒ６およびＲ７を介して検出される。
【００１８】
図５〜図７に示す実施例においては、各ラインターミネータは、電源ペア３Ａ−３Ｂの端子に接続された分割ブリッジＲ３−Ｒ４を持つ。ターミネータＴＡ内のブリッジＲ３−Ｒ４の中点は第一のライン２Ａに接続され、ターミネータＴＢ内のブリッジＲ４−Ｒ３の中点は第二のライン２Ｂに接続される。ターミネータＴＡは、第二のライン２Ｂと、電源ライン３Ａ（＋５Ｖ）に接続された抵抗Ｒ５を含み、ターミネータＴＢは、第一のライン２Ａと、電源ライン３Ｂ（０Ｖ）に接続された抵抗Ｒ５’を含む。
【００１９】
一例として、これら抵抗の値として、Ｒ３は、１５０Ωとされ、Ｒ４は、３５０Ωとされる。抵抗Ｒ５とＲ５’は、高く、例えば、２．５〜３ｋΩとされる。
【００２０】
ラインターミネータＴＡおよびＴＢは、両方とも、バスに、ペア２Ａ−２Ｂに所定の電圧極性を与えるために接続される。これら２つのラインターミネータの一つのみが接続されている場合は、このペアに逆の電圧極性（inverse polarization）が加えられ、この場合は、モジュールによって故障が検出される。
【００２１】
図８に示す実施例においては、各ラインターミネータＴＡあるいはＴＢは、２重の極性ブリッジを含み、これらは、３つの抵抗Ｒ１、Ｒ２、Ｒ０を含む。第二のライン２Ｂは、ラインターミネータＴＡ内においては、ブリッジ抵抗Ｒ０−Ｒ１の中点に接続されたコンデンサＣ１に接続され、ラインターミネータＴＢ内においては、抵抗Ｒ２−Ｒ０の中点に接続される。第一のライン２Ａは、ラインターミネータＴＡ内では、抵抗Ｒ１−Ｒ２の中点に接続され、ラインターミネータＴＢ内では、ブリッジ抵抗Ｒ１−Ｒ２の中点に接続されたコンデンサＣ’１に接続される。
【００２２】
この回路は、ペア２Ａ−２Ｂに電圧極性（＋５ＶのＤＣ電圧から開始）を与え、このペアを整合するのに必要な値（１２０Ω）に近い差インピーダンス（differential impedance）を与える（このペアは、この公称値に等しい特性インピーダンス（characteristic impedance）を持つ）。
【００２３】
以下では、このバスの動作について説明する。
【００２４】
最初に、図３、図５、および図８においては、２つのラインターミネータＴＡおよびＴＢは所定の位置にある。
【００２５】
電源電圧が５Ｖである場合は、ライン２Ａ上の電圧は、３．５Ｖに近く、ライン２Ｂ上の電圧は１．５Ｖに近い。従って、電圧差は、＋２Ｖに近い。論理状態は、１であり、アービトレーション（arbitration ）は、正常に機能する。
【００２６】
ラインターミネータＴＢのみが接続された場合（図６）は、ライン２Ａ上の電圧は０Ｖであり、ライン２Ｂ上の電圧は１．５Ｖである。従って、電圧差は、−１．５Ｖとなる。論理状態は０であり、このモジュールは、故障を検出する。この場合は、アービトレーションの動作は、阻止される。
【００２７】
ラインターミネータＴＡのみが接続された場合（図７）は、ライン２Ａ上の電圧は、３．５Ｖに近く、ライン２Ｂ上の電圧は５．０Ｖに近い。従って、電圧差は、−１．５Ｖに近い。論理状態は０であり、このモジュールは故障を検出する。この場合、アービトレーションの動作は阻止される。
【００２８】
低インピーダンスにおいては、この回路は、各ラインターミネータ内の２つの導体の片方のみに電圧極性を与え、第二の導体のインピーダンスは、これら２つの電源電圧の片方に向って増加する。この増加は、バスの接続性が確立されると（バスが接続されると）直ちに衰え、第二のラインターミネータのインピーダンスが遠隔的に低下される。
【００２９】
ラインターミネータＴＡあるいはＴＢのどちらも接続されない場合（図４）は、ライン２Ａ上の電圧は０Ｖであり、ライン２Ｂ上の電圧は５Ｖである。従って、電圧差は、−５Ｖである。論理状態は０であり、これらモジュールは故障を検出し、アービトレーションの動作は、阻止される。
【００３０】
図８に示す実施例においては、高周波域に対してインピーダンス整合が行なわれる。この解決法は、バスが長く、フロントが高速である場合に対して、適当である。図５〜図７に示す解決法は、あまり高速でない短いバスにより適する。
【００３１】
本発明から逸脱することなく、代替および細部の改善、あるいは、同等手段の使用が可能であることは、明らかである。
【００３２】
例えば、ラインＡの代わりに、各モジュールに特定な電源を用いることも可能であり、これら全てが本発明に属するものである。
【図面の簡単な説明】
【図１】本発明によるバスを用いて接続された電子モジュールから構成されるアーキテクチャを示す略図である。
【図２】本発明によるバスラインターミネータの略図を示す。
【図３】本発明によるバスの第一の実施例を示す。
【図４】図３のバスと同一であるが、２つのラインターミネータが欠損した状態を示す。
【図５】本発明によるバスの第二の実施例を示す。
【図６】図５のバスと同一であるが、ラインターミネータＴＡが欠損した状態を示す。
【図７】図５のバスと同一であるが、ラインターミネータＴＢが欠損した状態を示す。
【図８】高周波域のためのインピーダンス整合を備えるバスの実施例を示す。
【符号の説明】
２Ａ、２Ｂ  データ伝送ライン
３Ａ−３Ｂ  電源ペア
４  相互接続ケーブル
Ｂ  バス
ＣＡ、ＣＢ  コネクタ
Ｃ１  コンデンサ
Ｓ１、Ｓｎ  電子モジュール
Ｓ２、．．．Ｓｎ  電子モジュール
ＴＡ、ＴＢ  ラインターミネータ
【図１】
0004201874.tif 000002
【図２】
0004201874.tif 000003
【図３】
0004201874.tif 000004
【図４】
0004201874.tif 000005
【図５】
0004201874.tif 000006
【図６】
0004201874.tif 000007
【図７】
0004201874.tif 000008
【図８】
0004201874.tif 000009