(57)【特許請求の範囲】
【請求項１】
交流電源から供給された正弦波交流電圧を直流電圧に変換するためのスイッチング電源装置であって、
交流電圧を供給するための第１及び第２の交流入力端子（１、２）と、
前記第１及び第２の交流入力端子（１、２）に接続され且つ第１及び第２の整流出力導体を有している整流回路（４）と、
前記整流回路の前記第１の整流出力導体に接続された一端を有している主インダクタンス巻線（Ｌ1）と、
前記主インダクタンス巻線（Ｌ1）の他端に接続された第１の主端子と前記整流回路の前記第２の整流出力導体に接続された第２の主端子と制御端子とを有している第１の主スイッチ（Ｑ1）と、
第１の主スイッチ（Ｑ1）に並列に接続されたコンデンサ又は寄生容量から成る第１のソフトスイッチング用キャパシタンス手段（Ｃｑ1）と、
整流ダイオ−ド（Ｄ1）を介して前記第１の主スイッチ（Ｑ1）に並列に接続された平滑用コンデンサ（Ｃ1）と、
主巻線（Ｎ１）を有しているトランスと、
前記主巻線（Ｎ１）を介して前記平滑用コンデンサ（Ｃ1）の前記一端に接続された第１の主端子と前記平滑用コンデンサ（Ｃ1）の前記他端に接続された第２の主端子と制御端子とを有している第２の主スイッチ（Ｑ2）と、
前記第２の主スイッチ（Ｑ２）に並列に接続されたコンデンサ又は寄生容量から成る第２のソフトスイッチング用キャパシタンス手段（Ｃｑ2）と、
直流電圧を得るために前記トランスに接続された整流平滑回路（６又は６ａ）と、
前記主インダクタンス巻線（Ｌ1）の一端又は他端に接続された一端を有し且つ前記主インダクタタンス巻線（Ｌ1）に電磁結合されている第１の補助インダクタンス巻線（Ｌａ）と、
前記第１の補助インダクタンス巻線（Ｌａ）の他端に接続された第１の主端子と前記整流回路（４）の前記第２の整流出力導体に接続された第２の主端子と制御端子とを有している補助スイッチ（Ｑ3）と、
前記第１の補助インダクタンス巻線（Ｌａ）に直列に接続された第１の逆流阻止用ダイオ−ド（Ｄａ）と、
前記平滑用コンデンサ（Ｃ1）の前記一端と前記第２の主スイッチ（Ｑ2）の前記第１の主端子との間の任意の位置（Ｐ2又はＰ3又はＰ4）に接続された一端と前記補助スイッチ（Ｑ3）の前記第１の主端子に接続された他端とを有し且つ前記主巻線（Ｎ1）に電磁結合されている第２の補助インダクタンス巻線（Ｌｂ）と、
前記第２の補助インダクタンス巻線（Ｌｂ）に直列に接続された第２の逆流阻止用ダイオ−ド（Ｄｂ）と、
前記第１及び第２の主スイッチ（Ｑ1、Ｑ2）の前記制御端子及び前記補助スイッチ（Ｑ３）の前記制御端子にそれぞれ接続され、前記第１及び第２の交流入力端子（１、２）間の交流電圧の周波数よりも高い繰返し周波数で前記第１の主スイッチ（Ｑ1）をオン・オフ制御するための第1の制御信号（Ｖｇ1）を形成し、この第1の制御信号（Ｖｇ1）を前記第1の主スイッチ（Ｑ1）に供給する第１の機能と、前記平滑用コンデンサ（Ｃ1）の直流電圧を前記主巻線（Ｎ1）に断続的に印加するように前記第２の主スイッチ（Ｑ2）をオン・オフ制御するための第2の制御信号（Ｖｇ2）を形成し、この第2の制御信号（Ｖｇ2）を前記第2の主スイッチ（Ｑ2）に供給する第２の機能と、前記第１の主スイッチ（Ｑ1）のタ−ンオン時及び前記第２の主スイッチ（Ｑ2）のタ−ンオン時に前記第１及び第２の主スイッチ（Ｑ1、Ｑ2）をソフトスイッチングさせることができるように前記補助スイッチ（Ｑ3）を所定のオン期間と所定の周波数を有して繰り返してオン・オフ制御するための第３の制御信号（Ｖｇ3）を形成し、この第３の制御信号（Ｖｇ3）を前記補助スイッチ（Ｑ3）に供給する第３の機能とを有している制御回路（８又は８ａ又は８ｂ）と
を備えたスイッチング電源装置。
【請求項２】
前記第１の主スイッチ（Ｑ1）のオン・オフ繰返し周波数と前記第２の主スイッチ（Ｑ2）のオン・オフ繰返し周波数とが同一であることを特徴とする請求項１記載のスイッチング電源装置。
【請求項３】
前記第１の主スイッチ（Ｑ1）のタ−ンオン制御時点と前記第２の主スイッチ（Ｑ2）のタ−ンオン制御時点とが同一であることを特徴とする請求項２記載のスイッチング電源装置。
【請求項４】
前記制御回路は、
前記整流回路（４）の入力電圧又は出力電圧を検出する第１の電圧検出手段（２３）と、
前記平滑用コンデンサ（Ｃ1）の電圧を検出する第２の電圧検出手段（２４）と、
前記整流平滑回路（６又は６ａ）の出力電圧を検出する第３の電圧検出手段（２５）と、
前記整流回路（４）の入力電流又は出力電流を検出する電流検出手段（９）と、
前記交流電圧の周波数よりも高い繰返し周波数で鋸波電圧又は三角波電圧からなる周期性電圧波形を発生する波形発生器（２９）と、
前記第１の電圧検出手段（２３）と第２の電圧検出手段（２４）と前記電流検出手段（９）と前記波形発生器（２９）とに接続され、前記平滑用コンデンサ（Ｃ1）の電圧が所望値になり且つ前記整流回路（４）の入力電流の波形が正弦波に近似するように前記第１の主スイッチ（Ｑ1）のオン期間の幅を決定する第１のオン幅決定手段（２６、２６ａ、２７、２８、３０）と、
前記第３の電圧検出手段（２５）と前記波形発生器（２９）とに接続され、前記整流平滑回路（６又は６ａ）の出力電圧が所望値になるように前記第２の主スイッチ（Ｑ2）のオン期間の幅を決定する第２のオン幅決定手段（３１、３２、３３）と、
前記波形発生器（２９）に接続され、前記周期性電圧波形に同期して前記補助スイッチ（Ｑ３）のオン期間を決定するためのタイマ手段（３７）と、
前記第１及び第２の主スイッチ（Ｑ1、Ｑ2）のオン幅を制限するために、前記補助スイッチ（Ｑ３）のオン開始時点から所定時間が経過する時点までの期間に第１の電圧レベルになり、この期間以外に第２の電圧レベルになるオン幅制限信号（Ｖ34）を形成する手段（３４）と、
前記第１のオン幅決定手段（３０）と前記オン幅制限信号（Ｖ34）の形成手段（３４）とに接続され、前記第１のオン幅決定手段（３０）で決定されたオン期間を、前記オン幅制限信号（Ｖ34）の前記第１の電圧レベルの期間だけ短くする第１の論理回路（３５）と、
前記第２のオン幅決定手段（３３）と前記オン幅制限信号（Ｖ34）の形成手段（３４）とに接続され、前記第２のオン幅決定手段（３３）で決定されたオン期間を、前記オン幅制限信号（Ｖ34）の前記第１の電圧レベルの期間だけ短くする第２の論理回路（３６）と
から成ることを特徴とする請求項１記載のスイッチング電源装置。
【請求項５】
前記オン幅制限信号（Ｖ34）を形成する手段（３４）は、前記波形発生器（２９）に接続され、前記周期性電圧波形（Ｖｔ）に同期して前記所定時間に前記第１の電圧レベルを出力するタイマ手段（３４）であることを特徴とする請求項４記載のスイッチング電源装置。
【請求項６】
前記制御回路は、
前記整流回路（４）の入力電圧又は出力電圧を検出する第１の電圧検出手段（２３）と、
前記平滑用コンデンサ（Ｃ1）の電圧を検出する第２の電圧検出手段（２４）と、
前記整流平滑回路（６又は６ａ）の出力電圧を検出する第３の電圧検出手段（２５）と、
前記整流回路（４）の入力電流又は出力電流を検出する電流検出手段（９）と、
前記交流電圧の周波数よりも高い繰返し周波数で鋸波電圧又は三角波電圧からなる周期性電圧波形を発生する波形発生器（２９）と、
前記第１の電圧検出手段（２３）と第２の電圧検出手段（２４）と前記電流検出手段（９）と前記波形発生器（２９）とに接続され、前記平滑用コンデンサ（Ｃ1）の電圧が所望値になり且つ前記整流回路（４）の入力電流の波形が正弦波に近似するように前記第１の主スイッチ（Ｑ1）のオン期間の幅を決定する第１のオン幅決定手段（２６、２６ａ、２７、２８、３０）と、
前記第３の電圧検出手段（２５）と前記波形発生器（２９）とに接続され、前記整流平滑回路（６又は６ａ）の出力電圧が所望値になるように前記第２の主スイッチ（Ｑ2）のオン期間の幅を決定する第２のオン幅決定手段（３１、３２、３３）と、
前記波形発生器（２９）に接続され、前記周期性電圧波形に同期して前記補助スイッチ（Ｑ３）のオン期間を決定するためのタイマ手段（３７）と、
前記第１の主スイッチ（Ｑ1）のオン幅を制限するために、前記補助スイッチ（Ｑ3）のオン開始時点から第１の所定時間が経過する時点までの第１の期間に第１の電圧レベルとなり、この第１の期間以外に第２の電圧レベルとなる第１のオン幅制限信号（Ｖ34ａ）を形成する手段（３４ａ）と、
前記第２の主スイッチ（Ｑ２）のオン幅を制限するために、前記補助スイッチ（Ｑ3）のオン開始時点から第２の所定時間が経過する時点までの第２の期間に第１の電圧レベルになり、この第２の期間以外に第２の電圧レベルになる第２のオン幅制限信号（Ｖ34ｂ）を形成する手段（34ｂ）と、
前記第１のオン幅決定手段（３０）と前記第１のオン幅制限信号の形成手段（３４ａ）とに接続され、前記第１のオン幅決定手段（３０）で決定されたオン期間を、前記第１のオン幅制限信号（Ｖ３４ａ）の前記第１の電圧レベルの期間だけ短くする第１の論理回路（３５）と、
前記第２のオン幅決定手段（３３）と前記第２のオン幅制限信号の形成手段（３４ｂ）とに接続され、前記第２のオン幅決定手段（３３）で決定されたオン期間を、前記第２のオン幅制限信号（Ｖ３４ｂ）の前記第１の電圧レベルの期間だけ短くする第２の論理回路（３６）と
から成ることを特徴とする請求項１記載のスイッチング電源装置。
【請求項７】
前記第１のオン幅制限信号を形成する手段は、前記波形発生器（２９）に接続され、前記周期性電圧波形（Ｖｔ）に同期して第１の所定時間に第１の電圧レベルになる信号を出力する第１のタイマ（３４ａ）であり、
前記第２のオン幅制限信号を形成する手段は、前記波形発生器（２９）に接続され、前記周期性電圧波形（Ｖｔ）に同期して第２の所定時間に第１の電圧レベルになる信号を出力する第２のタイマ（３４ｂ）であることを特徴とする請求項６記載のスイッチング電源装置。
【請求項８】
前記制御回路は、
前記整流回路（４）の入力電圧又は出力電圧を検出する第１の電圧検出手段（２３）と、
前記平滑用コンデンサ（Ｃ1）の電圧を検出する第２の電圧検出手段（２４）と、
前記整流平滑回路（６又は６ａ）の出力電圧を検出する第３の電圧検出手段（２５）と、
前記整流回路（４）の入力電流又は出力電流を検出する電流検出手段（９）と、
前記交流電圧の周波数よりも高い繰返し周波数で鋸波電圧又は三角波電圧からなる周期性電圧波形を発生する波形発生器（２９）と、
前記第１の電圧検出手段（２３）と第２の電圧検出手段（２４）と前記電流検出手段（９）と前記波形発生器（２９）とに接続され、前記平滑用コンデンサ（Ｃ1）の電圧が所望値になり且つ前記整流回路（４）の入力電流の波形が正弦波に近似するように前記第１の主スイッチ（Ｑ1）のオン期間の幅を決定する第１のオン幅決定手段（２６、２６ａ、２７、２８、３０）と、
前記第３の電圧検出手段（２５）と前記波形発生器（２９）とに接続され、前記整流平滑回路（６又は６ａ）の出力電圧が所望値になるように前記第２の主スイッチ（Ｑ2）のオン期間の幅を決定する第２のオン幅決定手段（３１、３２、３３）と、
前記波形発生器（２９）に接続され、前記周期性電圧波形に同期して前記補助スイッチ（Ｑ３）のオン期間を決定するためのタイマ手段（３７）と、
前記第１の主スイッチ（Ｑ1）の前記第１及び第２の主端子間の電圧（Ｖｑ1）を検出する第１の主スイッチ電圧検出手段（３８）と、
前記第２の主スイッチ（Ｑ2）の前記第１及び第２の主端子間の電圧（Ｖｑ２）を検出する第２の主スイッチ電圧検出手段（３９）と、
同一又は異なる値を有する第１及び第２の基準電圧（Ｖａ、Ｖｂ）を発生する基準電圧源手段（５４、５８）と、
前記第１の主スイッチ電圧検出手段（３８）から得られた第１のスイッチ電圧（Ｖｑ1）が前記第１の基準電圧（Ｖａ）よりも低くなったか否かを検出する第１の比較器（５３）と、
前記第２の主スイッチ電圧検出手段（３９）から得られた第２のスイッチ電圧（Ｖｑ２）が前記第２の基準電圧（Ｖｂ）よりも低くなったか否かを検出する第２の比較器（５７）と、
前記補助スイッチ（Ｑ3）のオン開始時点（ｔｏ）から前記第１のスイッチ電圧（Ｖｑ1）が前記第１の基準電圧（Ｖａ）よりも低くなったことを示す出力が前記第１の比較器（５３）から得られた時点（ｔ2）までの第１の期間に第１の電圧レベルとなり、前記第１の期間以外は第２の電圧レベルとなる第１のオン幅制限信号（Ｖ51）を形成する手段（５６）と、
前記補助スイッチ（Ｑ３）のオン開始時点（ｔｏ）から前記第２のスイッチ電圧（Ｖｑ２）が前記第２の基準電圧（Ｖｂ）よりも低くなったことを示す出力が前記第２の比較器（５７）から得られた時点（ｔ1）までの第２の期間に第１の電圧レベルとなり、前記第２の期間以外は前記第２の電圧レベルとなる第２のオン幅制限信号（Ｖ52）を形成する手段（６０）と、
前記第１のオン幅決定手段と前記第１のオン幅制限信号の形成手段（５６）とに接続され、前記第１のオン幅決定手段（３０）で決定されたオン期間を、前記第１のオン幅制限信号（Ｖ51）の前記第１の電圧レベルの期間だけ短くする第１の論理回路（３５）と、
前記第２のオン幅決定手段と前記第２のオン幅制限信号の形成手段（６０）とに接続され、前記第２のオン幅決定手段（３３）で決定されたオン期間を、前記第２のオン幅制限信号（Ｖ52）の前記第１の電圧レベルの期間だけ短くする第２の論理回路（３６）と
から成ることを特徴とする請求項１記載のスイッチング電源装置。
【請求項９】
前記トランスは、２次巻線（Ｎ2）を有し、前記整流平滑回路（６又は６ａ）は前記第２次巻線（Ｎ2）に接続されていることを特徴とする請求項１記載のスイッチング電源装置。
【請求項１０】
前記整流平滑回路（6）は、前記２次巻線（Ｎ2）の一端に接続された整流用ダイオ−ド（Ｄｏ）と、前記２次巻線（Ｎ2）に前記整流用ダイオ−ド（Ｄｏ）を介して並列に接続された平滑用コンデンサ（Ｃｏ）とから成り、前記整流用ダイオ−ド（Ｄｏ）は前記第２の主スイッチ（Ｑ2）のオフ期間に前記２次巻線に（Ｎ2）発生する電圧で導通状態になる極性を有していることを特徴とする請求項９記載のスイッチング電源装置。
【請求項１１】
前記整流平滑回路（６ａ）は、前記２次巻線（Ｎ2）の一端に接続された整流用ダイオ−ド（Ｄｏ）と、前記２次巻線（Ｎ2）に整流用ダイオ−ド（Ｄｏ）を介して接続された平滑回路（Ｌｏ、Ｃｏ、Ｄｏ1）とから成り、前記整流用ダイオ−ド（Ｄｏ）は前記第２の主スイッチ（Ｑ2）のオン期間に前記２次巻線（Ｎ2）に発生する電圧で導通状態になる極性を有していることを特徴とする請求項9記載のスイッチング電源装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、力率改善及び波形改善を行うことができるスイッチング電源装置に関する。
【０００２】
【従来の技術】
典型的なスイッチング電源装置は、交流電源に接続された整流平滑回路と、この整流平滑回路に接続されたＤＣ−ＤＣ変換回路とから成る。ところで、典型的な整流平滑回路は、整流回路とここに接続された平滑用コンデンサとから成る。この整流平滑回路は回路構成が簡単であるという特長を有するが、平滑用コンデンサの充電電流が正弦波交流電圧のピーク領域のみにおいて流れるために、力率が悪く且つ交流入力電流波形が悪いという欠点を有する。
【０００３】
上記欠点を解決するために、整流回路と平滑用コンデンサとの間にインダクタを接続し、且つ上記インダクタを介して制御可能なスイッチを整流回路の対の出力端子間に接続し、且つ平滑用コンデンサを整流ダイオードを介してスイッチに並列に接続する回路が知られている。このインダクタとスイッチとを有する回路は一般に昇圧型の力率改善回路と呼ばれている。この昇圧型力率改善回路では、スイッチが交流電圧よりも十分に高い繰返し周波数でオン・オフ制御される。これにより、インダクタに流れる電流のピーク値は交流電圧の瞬時値に比例し、交流入力電流の波形が正弦波に近似し、力率が改善される。また、平滑用コンデンサの電圧を、交流電圧の最大値よりも高くすることができる。
【０００４】
しかし、上記従来のスイッチング電源装置では、昇圧型力率改善回路のスイッチとここに接続されたＤＣ−ＤＣ変換回路のスイッチとの両方においてスイッチング損失が生じ、効率が低下する。
また、昇圧型力率改善回路のスイッチとＤＣ−ＤＣ変換回路のスイッチとが異なるスイッチング周波数即ちオン・オフ繰返し周波数で制御されると、両者の周波数干渉に基づいてノイズが発生すること、又はスイッチの制御が不安定になることがある。
【０００５】
特開平８−１５４３７９号公報には、別の形式のスイッチング電源装置が開示されている。ここ開示されているスイッチング電源装置では、ＤＣ−ＤＣ変換回路のスイッチによって平滑用コンデンサの直流電圧をオン・オフすると同時に力率改善用インダクタの電流をオン・オフする。従って、１つのスイッチによって力率改善とＤＣ−ＤＣ変換回路との両方を達成することができ、回路構成が簡単になる。しかし、力率改善とＤＣ−ＤＣ変換との両方を十分に満足させることが困難である。
【０００６】
そこで、本発明の目的は、力率改善を良好に行うことができ且つ力率改善回路のスイッチとＤＣ−ＤＣ変換回路のスイッチとの両方のスイッチング損失を簡単な回路で低減させることができるスイッチング電源装置を提供することにある。
【０００７】
【課題を解決するための手段】
上記課題を解決し、上記目的を達成するための本発明を、実施形態を示す図面の符号を参照して説明する。但し、各請求項及び次の本発明の説明おいて記載されている参照符号は、本発明の理解を助けるためのものであり、本発明を限定するものではない。
本発明に係わるスイッチング電源装置は、交流電源から供給された正弦波交流電圧を直流電圧に変換するためのものであって、
交流電圧を供給するための第１及び第２の交流入力端子（１、２）と、
前記第１及び第２の交流入力端子（１、２）に接続され且つ第１及び第２の整流出力導体を有している整流回路（４）と、
前記整流回路の前記第１の整流出力導体に接続された一端を有している主インダクタンス巻線（Ｌ1）と、
前記主インダクタンス巻線（Ｌ1）の他端に接続された第１の主端子と前記整流回路の前記第２の整流出力導体に接続された第２の主端子と制御端子とを有している第１の主スイッチ（Ｑ1）と、
第１の主スイッチ（Ｑ1）に並列に接続されたコンデンサ又は寄生容量から成る第１のソフトスイッチング用キャパシタンス手段（Ｃｑ1）と、
整流ダイオ−ド（Ｄ1）を介して前記第１の主スイッチ（Ｑ1）に並列に接続された平滑用コンデンサ（Ｃ1）と、
主巻線（Ｎ１）を有しているトランスと、
前記主巻線（Ｎ１）を介して前記平滑用コンデンサ（Ｃ1）の前記一端に接続された第１の主端子と前記平滑用コンデンサ（Ｃ1）の前記他端に接続された第２の主端子と制御端子とを有している第２の主スイッチ（Ｑ2）と、
前記第２の主スイッチ（Ｑ２）に並列に接続されたコンデンサ又は寄生容量から成る第２のソフトスイッチング用キャパシタンス手段（Ｃｑ2）と、
直流電圧を得るために前記トランスに接続された整流平滑回路（６又は６ａ）と、
前記主インダクタンス巻線（Ｌ1）の一端又は他端に接続された一端を有し且つ前記主インダクタタンス巻線（Ｌ1）に電磁結合されている第１の補助インダクタンス巻線（Ｌａ）と、
前記第１の補助インダクタンス巻線（Ｌａ）の他端に接続された第１の主端子と前記整流回路（４）の前記第２の整流出力導体に接続された第２の主端子と制御端子とを有している補助スイッチ（Ｑ3）と、
前記第１の補助インダクタンス巻線（Ｌａ）に直列に接続された第１の逆流阻止用ダイオ−ド（Ｄａ）と、
前記平滑用コンデンサ（Ｃ1）の前記一端と前記第２の主スイッチ（Ｑ2）の前記第１の主端子との間の任意の位置（Ｐ2又はＰ3又はＰ4）に接続された一端と前記補助スイッチ（Ｑ3）の前記第１の主端子に接続された他端とを有し且つ前記主巻線（Ｎ1）に電磁結合されている第２の補助インダクタンス巻線（Ｌｂ）と、
前記第２の補助インダクタンス巻線（Ｌｂ）に直列に接続された第２の逆流阻止用ダイオ−ド（Ｄｂ）と、
前記第１及び第２の主スイッチ（Ｑ1、Ｑ2）の前記制御端子及び前記補助スイッチ（Ｑ３）の前記制御端子にそれぞれ接続され、前記第１及び第２の交流入力端子（１、２）間の交流電圧の周波数よりも高い繰返し周波数で前記第１の主スイッチ（Ｑ1）をオン・オフ制御するための第1の制御信号（Ｖｇ1）を形成し、この第1の制御信号（Ｖｇ1）を前記第1の主スイッチ（Ｑ1）に供給する第１の機能と、前記平滑用コンデンサ（Ｃ1）の直流電圧を前記主巻線（Ｎ1）に断続的に印加するように前記第２の主スイッチ（Ｑ2）をオン・オフ制御するための第2の制御信号（Ｖｇ2）を形成し、この第2の制御信号（Ｖｇ2）を前記第2の主スイッチ（Ｑ2）に供給する第２の機能と、前記第１の主スイッチ（Ｑ1）のタ−ンオン時及び前記第２の主スイッチ（Ｑ2）のタ−ンオン時に前記第１及び第２の主スイッチ（Ｑ1、Ｑ2）をソフトスイッチングさせることができるように前記補助スイッチ（Ｑ3）を所定のオン期間と所定の周波数を有して繰り返してオン・オフ制御するための第３の制御信号（Ｖｇ3）を形成し、この第３の制御信号（Ｖｇ3）を前記補助スイッチ（Ｑ3）に供給する第３の機能とを有している制御回路（８又は８ａ又は８ｂ）と
を備えている。
【０００８】
なお、請求項２に示すように、前記第１の主スイッチ（Ｑ1）のオン・オフ繰返し周波数と前記第２の主スイッチ（Ｑ2）のオン・オフ繰返し周波数とが同一であることが望ましい。
また、請求項３に示すように、前記第１の主スイッチ（Ｑ1）のタ−ンオン制御時点と前記第２の主スイッチ（Ｑ2）のタ−ンオン制御時点とが同一であることが望ましい。
また、請求項４に示ように、前記制御回路は、前記整流回路（４）の入力電圧又は出力電圧を検出する第１の電圧検出手段（２３）と、前記平滑用コンデンサ（Ｃ1）の電圧を検出する第２の電圧検出手段（２４）と、前記整流平滑回路（６又は６ａ）の出力電圧を検出する第３の電圧検出手段（２５）と、前記整流回路（４）の入力電流又は出力電流を検出する電流検出手段（９）と、前記交流電圧の周波数よりも高い繰返し周波数で鋸波電圧又は三角波電圧からなる周期性電圧波形を発生する波形発生器（２９）と、前記第１の電圧検出手段（２３）と第２の電圧検出手段（２４）と前記電流検出手段（９）と前記波形発生器（２９）とに接続され、前記平滑用コンデンサ（Ｃ1）の電圧が所望値になり且つ前記整流回路（４）の入力電流の波形が正弦波に近似するように前記第１の主スイッチ（Ｑ1）のオン期間の幅を決定する第１のオン幅決定手段（２６、２６ａ、２７、２８、３０）と、前記第３の電圧検出手段（２５）と前記波形発生器（２９）とに接続され、前記整流平滑回路（６又は６ａ）の出力電圧が所望値になるように前記第２の主スイッチ（Ｑ2）のオン期間の幅を決定する第２のオン幅決定手段（３１、３２、３３）と、前記波形発生器（２９）に接続され、前記周期性電圧波形に同期して前記補助スイッチ（Ｑ３）のオン期間を決定するためのタイマ手段（３７）と、前記第１及び第２の主スイッチ（Ｑ1、Ｑ2）のオン幅を制限するために、前記補助スイッチ（Ｑ３）のオン開始時点から所定時間が経過する時点までの期間に第１の電圧レベルになり、この期間以外に第２の電圧レベルになるオン幅制限信号（Ｖ34）を形成する手段（３４）と、前記第１のオン幅決定手段（３０）と前記オン幅制限信号（Ｖ34）の形成手段（３４）とに接続され、前記第１のオン幅決定手段（３０）で決定されたオン期間を、前記オン幅制限信号（Ｖ34）の前記第１の電圧レベルの期間だけ短くする第１の論理回路（３５）と、前記第２のオン幅決定手段（３３）と前記オン幅制限信号（Ｖ34）の形成手段（３４）とに接続され、前記第２のオン幅決定手段（３３）で決定されたオン期間を、前記オン幅制限信号（Ｖ34）の前記第１の電圧レベルの期間だけ短くする第２の論理回路（３６）とから成ることが望ましい。
また、請求項５に示すように、前記オン幅制限信号（Ｖ34）を形成する手段は、前記周期性電圧波形（Ｖｔ）に同期して前記所定時間に前記第１の電圧レベルを出力するタイマ手段（３４）であることが望ましい。
また、請求項６に示すように、第１及び第２の主スイッチ（Ｑ1、Ｑ2）のオン幅を制限するために独立した第１及び第２のオン幅制限信号（Ｖ34ａ、Ｖ34ｂ）
を形成することができる。
また、請求項７に示すように、前記第１のオン幅制限信号を形成する手段は、前記波形発生器（２９）に接続され、前記周期性電圧波形（Ｖｔ）に同期して第１の所定時間に第１の電圧レベルになる信号を出力する第１のタイマ（３４ａ）であり、前記第２のオン幅制限信号を形成する手段は、前記波形発生器（２９）に接続され、前記周期性電圧波形（Ｖｔ）に同期して第２の所定時間に第１の電圧レベルになる信号を出力する第２のタイマ（３４ｂ）であることが望ましい。
また、請求項８に示すように、前記制御回路は、前記整流回路（４）の入力電圧又は出力電圧を検出する第１の電圧検出手段（２３）と、前記平滑用コンデンサ（Ｃ1）の電圧を検出する第２の電圧検出手段（２４）と、前記整流平滑回路（６又は６ａ）の出力電圧を検出する第３の電圧検出手段（２５）と、前記整流回路（４）の入力電流又は出力電流を検出する電流検出手段（９）と、前記交流電圧の周波数よりも高い繰返し周波数で鋸波電圧又は三角波電圧からなる周期性電圧波形を発生する波形発生器（２９）と、前記第１の電圧検出手段（２３）と第２の電圧検出手段（２４）と前記電流検出手段（９）と前記波形発生器（２９）とに接続され、前記平滑用コンデンサ（Ｃ1）の電圧が所望値になり且つ前記整流回路（４）の入力電流の波形が正弦波に近似するように前記第１の主スイッチ（Ｑ1）のオン期間の幅を決定する第１のオン幅決定手段（２６、２６ａ、２７、２８、３０）と、前記第３の電圧検出手段（２５）と前記波形発生器（２９）とに接続され、前記整流平滑回路（６又は６ａ）の出力電圧が所望値になるように前記第２の主スイッチ（Ｑ2）のオン期間の幅を決定する第２のオン幅決定手段（３１、３２、３３）と、前記波形発生器（２９）に接続され、前記周期性電圧波形に同期して前記補助スイッチ（Ｑ３）のオン期間を決定するためのタイマ手段（３７）と、前記第１の主スイッチ（Ｑ1）の前記第１及び第２の主端子間の電圧（Ｖｑ1）を検出する第１の主スイッチ電圧検出手段（３８）と、前記第２の主スイッチ（Ｑ2）の前記第１及び第２の主端子間の電圧（Ｖｑ２）を検出する第２の主スイッチ電圧検出手段（３９）と、同一又は異なる値を有する第１及び第２の基準電圧（Ｖａ、Ｖｂ）を発生する基準電圧源手段（５４、５８）と、前記第１の主スイッチ電圧検出手段（３８）から得られた第１のスイッチ電圧（Ｖｑ1）が前記第１の基準電圧（Ｖａ）よりも低くなったか否かを検出する第１の比較器（５３）と、前記第２の主スイッチ電圧検出手段（３９）から得られた第２のスイッチ電圧（Ｖｑ２）が前記第２の基準電圧（Ｖｂ）よりも低くなったか否かを検出する第２の比較器（５７）と、前記補助スイッチ（Ｑ3）のオン開始時点（ｔｏ）から前記第１のスイッチ電圧（Ｖｑ1）が前記第１の基準電圧（Ｖａ）よりも低くなったことを示す出力が前記第１の比較器（５３）から得られた時点（ｔ2）までの第１の期間に第１の電圧レベルとなり、前記第１の期間以外は第２の電圧レベルとなる第１のオン制限信号（Ｖ51）を形成する手段（５６）と、前記補助スイッチ（Ｑ3）のオン開始時点（ｔｏ）から前記第２のスイッチ電圧（Ｖｑ２）が前記第２の基準電圧（Ｖｂ）よりも低くなったことを示す出力が前記第２の比較器（５７）から得られた時点（ｔ1）までの第２の期間に第１の電圧レベルとなり、前記第２の期間以外は前記第２の電圧レベルとなる第２のオン幅制限信号（Ｖ52）を形成する手段（６０）と、前記第１のオン幅決定手段と前記第１のオン幅制限信号の形成手段（５６）とに接続され、前記第１のオン幅決定手段（３０）で決定されたオン期間を、前記第１のオン幅制限信号（Ｖ51）の前記第１の電圧レベルの期間だけ短くする第１の論理回路（３５）と、前記第２のオ��幅決定手段と前記第２のオン幅制限信号の形成手段（６０）とに接続され、前記第２のオン幅決定手段（３３）で決定されたオン期間を、前記第２のオン幅制限信号（Ｖ52）の前記第１の電圧レベルの期間だけ短くする第２の論理回路（３６）とから成ることが望ましい。
また、請求項９に示すように、前記トランスは、２次巻線（Ｎ2）を有し、前記整流平滑回路（６又は６ａ）は前記第２次巻線（Ｎ2）に接続されていることが望ましい。
また、請求項１０に示すように、前記整流平滑回路（6）は、前記２次巻線（Ｎ2）の一端に接続された整流用ダイオ−ド（Ｄｏ）と、前記２次巻線（Ｎ2）に前記整流用ダイオ−ド（Ｄｏ）を介して並列に接続された平滑用コンデンサ（Ｃｏ）とから成り、前記整流用ダイオ−ド（Ｄｏ）は前記第２の主スイッチ（Ｑ2）のオフ期間に前記２次巻線に（Ｎ2）発生する電圧で導通状態になる極性を有していることが望ましい。
また、請求項１１に示すように、前記整流平滑回路（６ａ）は、前記２次巻線（Ｎ2）の一端に接続された整流用ダイオ−ド（Ｄｏ）と、前記２次巻線（Ｎ2）に整流用ダイオ−ド（Ｄｏ）を介して接続された平滑回路（Ｌｏ、Ｃｏ、Ｄｏ1）とから成り、前記整流用ダイオ−ド（Ｄｏ）は前記第２の主スイッチ（Ｑ2）のオン期間に前記２次巻線（Ｎ2）に発生する電圧で導通状態になる極性を有していることが望ましい。
【０００９】
【発明の効果】
各請求項の発明によれば、次の効果が得られる
（１）  第１のソフトスイッチング用キャパシタンス手段（Ｃｑ1）と第１の補助インダクタンス巻線（Ｌａ）とから成る第１の共振回路が設けられているので、第１の主スイッチ（Ｑ1）のソフトスイッチングが可能になり、第１の主スイッチ（Ｑ1）における電力損失及びノイズの発生が低減する。また、電力損失の少ない状態で力率改善を達成することができる。
（２）  第２のソフトスイッチング用キャパシタンス手段（Ｃｑ2）と第２の補助インダクタンス巻線（Ｌｂ）とから成る第２の共振回路が設けられているので、第２の主スイッチ（Ｑ2）のソフトスイッチングが可能になり、第２の主スイッチ（Ｑ2）における電力損失及びノイズの発生が低減する。また、電力損失の少ない状態で、ＤＣ−ＤＣ変換を達成することができる。
（３）  第１のソフトスイッチング用キャパシタンス手段（Ｃｑ１）と第１の補助インダクタンス巻線（Ｌａ）とから成る第１の共振回路と第２のソフトスイッチング用キャパシタンス手段（Ｃｑ2）と第２の補助インダクタンス巻線（Ｌｂ）とから成る第２の共振回路とを共通の補助スイッチ（Ｑ3）を使用して形成するので、回路構成の簡略化を図ることができる。
（４）  第１の補助インダクタンス巻線（Ｌａ）が主インダクタンス巻線（Ｌ1）に電磁結合されているので、補助スイッチ（Ｑ3）がオン状態になり、第１のインダクタンス巻線（Ｌａ）に電圧が印加されると、主インダクタンス巻線（Ｌ1）を通って平滑用コンデンサ（Ｃ1）に流れる電流が抑制され、この平滑用コンデンサ（Ｃ1）に流れ込む電流が比較的早く零になり、第１のソフトスイッチング用キャパシタンス手段（Ｃｑ1）の放電を比較的早く開始させることができる。
（５）  第２の補助インダクタンス巻線（Ｌｂ）がトランス（５）の主巻線（Ｎ1）に電磁結合されているので、補助スイッチ（Ｑ3）がオン状態になり、第２の補助インダクタンス巻線（Ｌｂ）に電圧が印加されると、主巻線（Ｎ1）から整流平滑回路（６又は6ａ）に対するエネルギの放出が比較的早く終了し、第２のソフトスイッチング用キャパシタンス手段（Ｃｑ2）の放電を比較的早く開始することができる。
（６）  第１の補助インダクタンス巻線（Ｌａ）が主インダクタンス巻線（Ｌ1）に電磁結合され、両者は一体的に構成されている。従って、第１の補助インダクタンス巻線（Ｌａ）及び主インダクタンス巻線（Ｌ1）の小型化を図ることができる。
（７）  第２の補助インダクタンス巻線（Ｌｂ）が主巻線（Ｎ1）に電磁結合され、両者は一体的に構成されている。従って、第２の補助インダクタンス巻線（Ｌｂ）及び主巻線（Ｎ1）を有するトランスの小型化を図ることができる。
本願の請求項２の発明によれば、第１及び第２の主スイッチ（Ｑ1、Ｑ2）のオン・オフ繰返し周波数即ちスイッチング周波数が互いに同一であるので、第１及び第２の主スイッチ（Ｑ1、Ｑ2）の第１及び第２の制御信号を形成するための制御回路の構成を単純にすることができる。また、第１及び第２の主スイッチ（Ｑ1、Ｑ2）の制御の安定化を図ることができる。即ち、もし、第１及び第２の主スイッチ（Ｑ1、Ｑ2）のスイッチング周波数が異なると、制御信号を形成する際に、これ等の相互干渉によって制御信号を安定的に形成することが困難になる恐れがあり、更にノイズが発生する恐れがある。これに対し、請求項２の発明のように第１及び第２の主スイッチ（Ｑ1、Ｑ2）のスイッチング周波数を同一にすると、上記の相互干渉の問題及びノイズの問題が発生しない。
また、請求項３の発明によれば、第１及び第２の主スイッチ（Ｑ1、Ｑ2）を同時にタ−ンオン制御するので、第１及び第２の主スイッチ（Ｑ1、Ｑ2）の制御回路の構成が簡単になる。
また請求項４の発明によれば、力率改善、平滑用コンデンサ（Ｃ1）の電圧制御、出力電圧（Ｖｏ）の制御を良好に達成することができる。
また、請求項５及び６の発明によれば、第１及び第２の主スイッチ（Ｑ1、Ｑ2）をソフトスイッチングするための制御回路を簡単に構成することができる。
請求項７の発明によれば、第１及び第２の主スイッチ（Ｑ1、Ｑ2）のオン開始時点が互いに異なる第１及び第２のオン幅制限信号（Ｖ３４ａ、Ｖ３４ｂ）によって決定されるので、第１及び第２の主スイッチ（Ｑ1、Ｑ）のオン開始時点を別々に設定することができる。この結果、第１及び第２の主スイッチ（Ｑ1、Ｑ2）のオン開始時点の設定の自由度が高くなる。
請求項８の発明によれば、第１及び第２の主スイッチの第１及び第２の主端子間電圧（Ｖｑ1、Ｖｑ2）の低下を実際に検出してそれぞれのタ‐ンオン時点を決定するので、それぞれのソフトスイッチングを確実に達成することができる。
また、請求項９、１０及び１１の発明によれば、直流出力電圧を容易に得ることができる。
【００１０】
【実施形態】
次に、図１〜図1７を参照して本発明の実施形態を説明する。
【００１１】
【第１の実施形態】
図１に示す第１の実施形態のスイッチング電源装置は、第１及び第２の交流入力端子１、２と、ノイズ除去用フィルタ３と、整流回路４と、主インダクタンス巻線Ｌ1 と、整流ダイオードＤ1 と、平滑用コンデンサＣ1 と、トランス５と、第１及び第２の主スイッチＱ1 、Ｑ2 と、スナバ用又はＺＶＳ（ゼロ・ボルト・スイッチング）用又は共振用とも呼ぶことができる第１及び第２のソフトスイッチング用コンデンサＣq1、Ｃq2と、第１及び第２の並列ダイオードＤq1、Ｄq2と、整流平滑回路６と、ソフトスイッチング補助回路７と、制御回路８と、電流検出器９とを有している。
【００１２】
第１及び第２の交流入力端子１、２は、例えば５０Hzの正弦波交流電圧Ｖacを供給するための商用交流電源（図示せず）に接続される。第１及び第２の交流入力端子１、２と整流回路４との間に接続されたノイズ除去用フィルタ３は、複数のインダクタと複数のコンデンサから成る周知の回路から成り、高周波電流成分を除去するものである。
【００１３】
整流回路４は、ブリッジ接続された４つのダイオードＤ11、Ｄ12、Ｄ13、Ｄ14から成り、第１及び第２の交流入力導体４１、４２と、第１及び第２の整流出力導体４３、４４とを有する。第１及び第２の交流入力導体４１、４２はフィルタ３を介して第１及び第２の交流入力端子１、２に接続されている。この整流回路４は図４（Ｄ）に示す交流電圧Ｖacを全波整流した電圧Ｖ4 を第１及び第２の整流出力端子４３、４４間に送出する。
【００１４】
主インダクタンス巻線Ｌ1 は力率改善及び昇圧のために設けられており、この主インダクタンス巻線Ｌ1 の一端は第１の整流出力導体４３に接続されている。なお、主インダクタンス巻線Ｌ1 は磁性体コア１０に巻き回され、且つ補助回路７の第１の補助インダクタンス巻線Laもコア１０に巻き回されている。主インダクタンス巻線Ｌ1、及び第１の補助インダクタンス巻線Ｌａはそれぞれ洩れインダクタンスを有する。
【００１５】
第１の主スイッチＱ1 は、絶縁ゲート型電界効果トランジスタから成り、主インダクタンス巻線Ｌ1 に電圧を断続的に印加するために、主インダクタンス巻線Ｌ1 の他端と第２の整流出力導体４４との間に接続されている。この第１の主スイッチＱ1 に逆方向並列に第１の並列ダイオードＤq1が接続されている。この第１の並列ダイオードＤq1は第１の主スイッチＱ1 の内蔵ダイオード又はボディダイオードであってもよい。
【００１６】
第１のソフトスイッチング用コンデンサＣq1は第１のソフトスイッチング用キャパシタンス手段として機能するものであって、第１の主スイッチＱ1 に並列に接続されている。なお、第１のソフトスイッチング用コンデンサＣq1を第１の主スイッチＱ1 のドレイン・ソース間の寄生容量とすることができる。
【００１７】
平滑用コンデンサＣ1 は電解コンデンサから成り、整流ダイオードＤ1 を介して第１の主スイッチＱ1 に並列に接続されている。整流ダイオードＤ1 は第１の主スイッチＱ1 がオンの期間には非導通に保たれ、第１の主スイッチＱ1 のオフの期間の一部又は全部に導通状態になる。平滑用コンデンサＣ1 は、これよりも後段のＤＣ−ＤＣ変換回路の直流電源として機能する。
【００１８】
トランス５は、磁性体コア１１と主巻線としての１次巻線Ｎ1 と出力巻線としての２次巻線Ｎ2 と第２の補助インダクタンス巻線Lbとを有する。１次巻線Ｎ1 、２次巻線Ｎ2 及び第２の補助インダクタンス巻線Lbはコア１１に巻き回されて相互に電磁結合されている。１次巻線Ｎ1 と２次巻線Ｎ2 と第２の補助インダクタンス巻線Lbとの極性は黒丸で示すように設定されている。１次巻線Ｎ1 と２次巻線Ｎ2 とは互いに逆の極性を有する。１次巻線Ｎ1 の一端は平滑用コンデンサＣ1 の一端に接続され、１次巻線Ｎ1 の他端は第２の主スイッチＱ2 を介して平滑用コンデンサＣ1 の他端に接続されている。即ち、１次巻線Ｎ1 と第２の主スイッチＱ2 との直列回路が平滑用コンデンサＣ1 に対して並列に接続されている。
【００１９】
第２の主スイッチＱ2 は絶縁ゲート型電界効果トランジスタから成り、このドレインが１次巻線Ｎ1 に接続され、このソースが平滑用コンデンサＣ1 の他端に接続されている。第２の並列ダイオードＤq2は第２の主スイッチＱ2 に逆方向並列に接続されている。この第２の並列ダイオードＤq2を第２の主スイッチＱ2 の内蔵ダイオード又はボディダイオードとすることができる。
【００２０】
第２のソフトスイッチング用コンデンサＣq2は第２のソフトスイッチング用キャパシタンス手段として機能するものであって、第２の主スイッチＱ2 に並列に接続されている。第１及び第２のソフトスイッチング用コンデンサＣq1、Ｃq2は、平滑用コンデンサＣ1 よりも十分に小さい容量値を有するものである。なお、第２のソフトスイッチング用コンデンサＣq2を、第２の主スイッチＱ2 のドレイン・ソース間の寄生容量とすることができる。
【００２１】
トランス５の２次巻線Ｎ2 に接続された整流平滑回路６は整流ダイオードＤo と平滑用コンデンサＣo とから成る。コンデンサＣo はダイオードＤo を介して２次巻線Ｎ2 に並列に接続されている。ダイオードＤo は、第２の主スイッチＱ2 がオンの時にオフ、第２の主スイッチＱ2 がオフの時にオンになる方向性を有している。出力平滑用コンデンサＣo に接続された対の出力端子１２、１３間に直流出力電圧Ｖo が得られ、これが負荷１４に供給される。
【００２２】
ソフトスイッチング補助回路７は、共振補助回路とも呼ぶことができるものであり、補助スイッチＱ3 と、第１の補助インダクタンス巻線Ｌa と、第１及び第２の補助ダイオードＤa 、Ｄb と、第２の補助インダクタンス巻線Ｌｂとから成る。
【００２３】
第１の補助インダクタンス巻線Ｌa は主インダクタンス巻線Ｌ1 と同一のコア１０に巻回され、主インダクタンス巻線Ｌ1 に電磁結合されている。第１の補助インダクタンス巻線Ｌa の一端は主インダクタンス巻線Ｌ1 の他端即ち出力端に接続されている。第１の補助インダクタンス巻線Ｌaの他端は第１の逆流阻止用ダイオードＤaを介して補助スイッチＱ3 に接続されている。なお、第１の補助インダクタンス巻線Ｌａによって第１の主スイッチＱ1 のソフトスイッチングのために要求されるインダクタンス値を得ることができない場合には、点線で示すように第１の付加インダクタＬ11を第１の補助インダクタンス巻線Ｌａに直列に接続することができる。
【００２４】
第２の補助インダクタンス巻線Ｌb は漏れインダクタンスを有するようにトランス５のコア１１に巻き回され、１次巻線Ｎ1 及び２次巻線Ｎ2 に電磁結合されている。即ち、第２の補助インダクタンス巻線Ｌb はトランス５の３次巻線として設けられている。図１の実施形態では、第２の補助インダクタンス巻線Ｌb の一端が１次巻線Ｎ1 の他端と第２の主スイッチＱ2 のドレインとの間の点Ｐ2に接続されている。第２の補助インダクタンス巻線Ｌb の他端は第２の逆流阻止用ダイオードＤb を介して補助スイッチＱ3 に接続されている。なお、第２の補助インダクタンス巻線Ｌb によって第２の主スイッチＱ2 のソフトスイッチングで要求されているインダクタンス値を得ることができない時には点線で示す第２の付加インダクタＬ12を第２の補助インダクタンス巻線Ｌｂに直列に接続することができる。
【００２５】
補助スイッチＱ3 は、絶縁ゲート型電界効果トランジスタから成り、第１及び第２の主スイッチＱ1 、Ｑ2 の両方のソフトスイッチングを行うために設けられている。従って、補助スイッチＱ3 は、第１の逆流阻止用ダイオードＤa と第１の補助インダクタンス巻線Ｌa とを介して第１のソフトスイッチング用コンデンサＣq1に対して並列に接続され、且つ第２の逆流阻止用ダイオードＤb と第２の補助インダクタンス巻線Ｌb とを介して第２のソフトスイッチング用コンデンサＣq2に対して並列に接続されている。
【００２６】
スイッチ制御回路８は、第１の主スイッチＱ1をオン・オフ制御する第１の機能と、第２の主スイッチＱ2をオン・オフ制御する第２の機能と、補助スイッチＱ3をオン・オフ制御する第３の機能とを有する。直流出力電圧Ｖo を検出するために対の直流出力端子１２、１３は導体１５、１６によって制御回路８に接続されている。制御回路８は第１及び第２の主スイッチＱ1 、Ｑ2 の制御端子即ちゲートに導体１７、１８で接続され、且つ導体１９で補助スイッチＱ3 の制御端子即ちゲ−トに接続されている。制御回路８は、各スイッチＱ1 、Ｑ2 、Ｑ3 のソースにも接続されている。力率改善の制御を行うために、電流検出器９が導体２０によって制御回路８に接続され、且つ第１の整流出力導体４３が電圧検出用導体２１によって制御回路８に接続されている。平滑用コンデンサＣ1の電圧Ｖc1を一定値に制御するために、平滑用コンデンサＣ1 の一端が導体２２によって制御回路８に接続されている。
制御回路８は、第１の主スイッチＱ1 に第１の制御信号Ｖg1を供給し、第２の主スイッチＱ2 に第２の制御信号Ｖg2を供給し、補助スイッチＱ3 に第３の制御信号Ｖg3を供給する。
【００２７】
図１の制御回路８は、図２に示すように、大別して、第１及び第２のオン幅決定回路６１、６２と、波形発生器２９と、第１のタイマ３４と、第１及び第２のＡＮＤゲート３５、３６と、第２のタイマ３７とから成る。
第１の主スイッチＱ1のオン時間幅を決定するための第１のオン幅決定回路６１は、整流出力電圧検出回路２３とコンデンサ電圧検出回路２４と基準電圧源２６ａと第１の減算器２６と乗算器２７と第２の減算器２８と第１の比較器３０とから成る。この第１のオン幅決定回路６１は、平滑用コンデンサＣ1の電圧が所望値になり且つ整流回路４の入力電流の波形が正弦波に近似するように第１の主スイッチＱ1のオン期間の幅を決定する。第２の主スイッチＱ2のオン時間幅を決定するための第２のオン幅決定回路６２は、出力電圧検出回路２５と基準電圧源３１と第３の減算器３２と第２の比較器３３とから成る。この第２のオン幅決定回路６２は、整流平滑回路６の出力電圧が所望値になるように第２の主スイッチＱ2のオン期間の幅を決定する。なお、波形発生器２９を第１及び第２のオン幅決定回路６１、６２の一部と考えることもできる。
【００２８】
第１のオン幅決定回路６１に含まれている整流出力電圧検出回路２３は、導体２１を介して第１の整流出力導体４３に接続され、正弦波交流電圧を全波整流することによって得られた整流出力電圧Ｖ4 を抵抗Ｒ1 、Ｒ2 で分圧し、検出電圧Ｖ4 ′を出力する。この検出電圧Ｖ4 ′は正弦波基準信号として使用される。
コンデンサ電圧検出回路２４は導体２２を介して図１の平滑用コンデンサＣ1 に接続されており、コンデンサ電圧Ｖc1を抵抗Ｒ3 、Ｒ4 で分圧して検出電圧Ｖc1′を出力する。第１の減算器２６の一方の入力端子はコンデンサ電圧検出回路２４の出力端子に接続され、他方の入力端子は第１の基準電圧源２６ａに接続されている。従って、第１の減算器２６はコンデンサ電圧検出値Ｖc1′と第１の基準電圧Ｖr1との差を示す信号を出力する。
【００２９】
乗算器２７の一方の入力端子は整流出力電圧検出回路２３の出力端子に接続され、他方の入力端子は第１の減算器２６に接続されている。従って、乗算器２７は、整流出力電圧検出値Ｖ4 ′に第１の減算器２６の出力を乗算した値を有する電圧Ｖ27を出力する。乗算器２７の出力電圧Ｖ27は正弦波の全波整流波形を有する。乗算器２７の出力電圧Ｖ27の振幅は、第１の減算器２６の出力で平滑用コンデンサＣ1 の電圧Ｖc1を一定に制御するように調整されている。
【００３０】
第２の減算器２８の一方の入力端子は乗算器２７の出力端子に接続され、他方の入力端子は導体２０によって図１の電流検出器９に接続されている。電流検出器９は第１の整流出力導体４３を通って流れる電流Ｉ4に比例した電圧Ｖ9 を出力する。従って、第２の減算器２８は乗算器出力電圧Ｖ27と電流検出電圧Ｖ9 との差を示す電圧Ｖ28を出力する。
【００３１】
周期性電圧波形発生器としての波形発生器２９は鋸波発生器から成り、第１及び第２の交流入力端子１、２間の交流電圧の周波数例えば５０Ｈｚ又は６０Ｈｚよりも十分に高い周波数、例えば２０kHz の鋸波電圧Ｖt を図３（Ｂ）に示すように第１の出力導体２９ａに発生する。周期性を有する鋸波電圧Ｖt の繰返し周波数は第１及び第２の主スイッチＱ1 、Ｑ2 及び補助スイッチＱ3 のオン・オフ周波数に一致している。
また、波形発生器２９は鋸波を形成するためのクロック発生器（図示せず）を内蔵しており、第２の出力導体２９ｂに図３（Ａ）のクロック信号ＶOSCを発生する。鋸波電圧Ｖｔは図３（Ａ）のクロックパルスに同期して発生する。
なお、図２では、１つの波形発生器２９が、第１及び第２の主スイッチＱ1、Ｑ2と補助スイッチＱ3との３つの制御信号Ｖｇ1、Ｖｇ2、Ｖｇ3の形成に共用されているが、３つの制御信号Ｖｇ1、Ｖｇ2、Ｖｇ3の形成のために２つ又は３つの波形発生器を設けることもできる。
また、クロック信号ＶOSCの代りに鋸波電圧Ｖｔによってトリガ信号を形成して、第１及び第２のタイマ３４、３７をトリガすることもできる。
【００３２】
第１の比較器３０の一方の入力端子は第２の減算器２８の出力端子に接続され、他方の入力端子は波形発生器２９の出力端子に接続されている。従って、第１の比較器３０は図３（Ｂ）に示すように第２の減算器２８の出力電圧Ｖ28と鋸波電圧Ｖt とを比較し、図３（Ｃ）に示す方形波から成る出力Ｖ30を送出する。この第１の比較器３０の出力Ｖ30は、第１の主スイッチＱ1のオン期間を決定するための信号である。従って、第１の比較器３０は第１の主スイッチＱ1のオン幅決定機能を有する。
【００３３】
第２のオン幅決定回路６２に含まれている出力電圧検出回路２５は、対の導体１５、１６に接続された抵抗Ｒ5 、Ｒ6 から成り、出力電圧Ｖo の検出電圧Ｖo ′を出力する。第３の減算器３２の一方の入力端子は出力電圧検出回路２５の出力端子に接続され、他方の入力端子は第２の基準電圧源３１に接続されている。従って、第３の減算器３２は、出力検出電圧Ｖo ′と第２の基準電圧Ｖr2との差を示す電圧Ｖ32を出力する。
【００３４】
第２の比較器３３の一方の入力端子は波形発生器２９に接続され、他方の入力端子は第３の減算器３２の出力端子に接続されている。従って、第２の比較器３３は、図３（Ｄ）に示すように鋸波電圧Ｖt と第３の減算器３２の出力電圧Ｖ32とを比較して図３（Ｅ）に示す方形波の出力Ｖ33を送出する。この第２の比較器３３の出力Ｖ３３は、第２の主スイッチＱ2のオン幅を決定するための信号である。従って、第２の比較器３３は第２の主スイッチＱ2のオン幅決定機能を有する。
【００３５】
第１のタイマ３４は第１及び第２の主スイッチＱ1、Ｑ2のオンの期間を制限するための信号を形成するものであって、鋸波発生器２９の第２の出力導体２９ｂに接続されている。この第１のタイマ３４は図３（Ｆ）に示すように鋸波電圧Ｖt の発生開始時点ｔ0 に同期してトリガされてｔ0 〜ｔ1 の第１の時間Ｔ1 の幅を有する論理の０即ち第１の電圧レベルのパルスを発生する。第１の時間Ｔ1 の終了時点は第１及び第２の主スイッチＱ1 、Ｑ2 のオン開始時点を示している。
【００３６】
第１の論理回路としての第１のＡＮＤゲート３５の一方の入力端子は第１の比較器３０に接続され、他方の入力端子は第１のタイマ３４に接続されている。従って、第１のＡＮＤゲート３５は、第１の比較器３０の出力電圧Ｖ30と第１のタイマ３４の出力電圧Ｖ34との論理積出力から成る図３（Ｇ）に示す第１の制御信号Ｖg1を導体１７に送出する。第１のＡＮＤゲート３５から得られる図３（Ｇ）の第１の制御信号Ｖg1は、第１の主スイッチＱ1 をオンにするためにｔ1 〜ｔ3 期間において論理の１即ち第２の電圧レベルになる。
【００３７】
第２の論理回路としての第２のＡＮＤゲート３６の一方の入力端子は第２の比較器３３に接続され、他方の入力端子は第１のタイマ３４に接続されている。従って、第２のＡＮＤゲート３６は、第２の比較器３３の出力電圧Ｖ33と第１のタイマ３４の出力電圧Ｖ34との論理積出力から成る図３（Ｈ）に示す第２の制御信号Ｖg2を導体１８に送出する。第２のＡＮＤゲート３６から得られる図３（Ｈ）の第２の制御信号Ｖg2は、第２のスイッチＱ2 をオンにするためにｔ1 〜ｔ4 期間において論理の１即ち第２の電圧レベルになる。
【００３８】
第２のタイマ３７は補助スイッチＱ3のオン期間を決定するためのものであって、鋸波発生器２９の第２の出力導体２９ｂに接続されている。
この第２のタイマ３７は、鋸波電圧Ｖt の１周期の開始時点ｔ0 に同期して図３（Ｉ）のｔo 〜ｔ2 に示す第２の時間幅Ｔ2 のパルスから成る第３の制御信号Ｖg3を導体１９に送出する。第２の時間幅Ｔ2 は図３（Ｆ）に示す第１の時間幅Ｔ1 よりも長い。第２のタイマ３７は第３の制御信号Ｖg3の形成回路とも呼ぶことができるものである。図３において、ｔ0 〜ｔ5 で鋸波電圧Ｖt の１周期が終了した後には、ｔ5 〜ｔ6 の次の１周期でｔ0 〜ｔ5 と同一の動作が生じる。
【００３９】
図３（Ｇ）（Ｈ）（Ｉ）の第１、第２及び第３の制御信号Ｖg1、Ｖg2、Ｖg3の比較から明らかなように、第３の制御信号Ｖg3は第１及び第２の主スイッチＱ1 、Ｑ2 のオン開始時点ｔ1 よりも時間幅Ｔ1 だけ前のｔ0で補助スイッチＱ3 のオン制御を開始する。この結果、第１及び第２の主スイッチＱ1 、Ｑ2 のターンオン時のソフトスイッチングが可能になる。第１のタイマ３４の第１の時間幅Ｔ1 は、補助スイッチＱ3 のオン開始時点ｔ0 から第１及び第２の主スイッチＱ1 、Ｑ2 の電圧Ｖｑ1、Ｖｑ2が実質的に零又は各主スイッチＱ1 、Ｑ2 のオフ期間の電圧よりも低い値になる時点までの長さに設定される。第３の制御信号Ｖg3が論理の１から０に戻る時点即ち補助スイッチＱ3 のオン期間の終了時点ｔ2は、第１及び第２の主スイッチＱ1 、Ｑ2 の内で先にオン期間の終了するもののオン終了時点ｔ3よりも前、又は遅くともｔ３時点に設定される。
【００４０】
次に、図１のスイッチング電源装置における主回路部分の動作の理解を容易にするために、補助回路７が設けられていないと仮定して図１の主回路部分の動作を説明する。図４は補助回路７の補助スイッチＱ3 を常にオフに保っていると仮定した場合における力率改善を説明するための図１の各部の状態を概略的に示す。
【００４１】
第１の主スイッチＱ1 から図４（Ａ）に示す第１の制御信号Ｖg1に応答してオン・オフすると、主インダクタンス巻線Ｌ1 に電圧が断続的に印加される。即ち、図４（Ｄ）に示す交流電圧Ｖacを全波整流した波形の電圧Ｖ4 がインダクタンスを有する主インダクタンス巻線Ｌ1 に断続的に印加される。図４のｔ1 〜ｔ2 に示す第１の主スイッチＱ1 のオン期間Ｔonには、第１の整流出力導体４３、主インダクタンス巻線Ｌ1 、第１の主スイッチＱ1 及び第２の整流出力導体４４の経路に図４（Ｂ）に示す整流出力電流Ｉ4 が流れる。この電流Ｉ4 は主インダクタンス巻線Ｌ1 のインダクタンスのために時間の経過と共に増大するように流れる。第１の主スイッチＱ1 のオン期間Ｔonには主インダクタンス巻線Ｌ1 とコア１０とから成るインダクタにエネルギが蓄積される。図４のｔ2 で第１の主スイッチＱ1 がオフになると、主インダクタンス巻線Ｌ1 のインダクタンスに蓄積されたエネルギの放出が生じ、整流出力電圧Ｖ4 と主インダクタンス巻線Ｌ1 の電圧との和が平滑用コンデンサＣ1 の電圧Ｖc1よりも高くなるので、ダイオードＤ1 が導通し、第１の整流出力導体４３、主インダクタンス巻線Ｌ1 、ダイオードＤ1 、平滑用コンデンサＣ1 、及び第２の整流出力導体４４の経路に電流が流れ、平滑用コンデンサＣ1 が充電される。第１の主スイッチＱ1 のオフ期間Ｔoff の電流Ｉ4 は時間の経過と共に減少する。図４では次のオン期間Tonの開始時点ｔ４まで電流I４が流れている。しかし、電流Ｉ4 がｔ4よりも前のｔ3時点で零になるように主インダクタンス巻線Ｌ1 のインダクタンス値を設定することもできる。第１の主スイッチＱ1 のオン期間Ｔonにおける整流出力電流Ｉ4 のピーク値は、整流出力電圧Ｖ4 の瞬時値に比例する。このため、交流入力端子１を流れる交流入力電流Ｉacは図４（Ｃ）に示すように図４（Ｄ）の交流電圧Ｖacとほぼ同相となり且つ正弦波又は近似正弦波になる。この結果、第１の主スイッチＱ1 を交流電圧よりも高い周波数でオン・オフすると、力率改善が達成されると共に、主インダクタンス巻線Ｌ1 の昇圧作用を伴なって整流出力電圧Ｖ4 よりも高い電圧に平滑用コンデンサＣ1 を充電することができる。
【００４２】
もし、平滑用コンデンサＣ1 の電圧Ｖc1が目標値よりも高くなると、第１の主スイッチＱ1 のオン期間Ｔonが短くなり、主インダクタンス巻線Ｌ1 の蓄積エネルギが少なくなり、平滑用コンデンサＣ1 の電圧が目標値に戻される。逆に平滑用コンデンサＣ1 の電圧Ｖc1が目標値よりも低くなると、第１の主スイッチＱ1 のオン期間Ｔonが長くなり、主インダクタンス巻線Ｌ1 の蓄積エネルギが増大し、平滑用コンデンサＣ1 の電圧が目標値に戻される。
【００４３】
次に、第２の主スイッチＱ2 のオン・オフによるＤＣ−ＤＣ変換動作を、補助回路７の作用を除外して説明する。
第２の主スイッチＱ2 がオンの時には、平滑用コンデンサＣ1 の電圧Ｖc1が１次巻線Ｎ1 に印加される。この時、２次巻線Ｎ2 に誘起する電圧はダイオードＤo を逆バイアスする方向を有するので、ダイオードＤo は非導通状態に保たれる。この結果、インダクタンスを有するトランス５にエネルギが蓄積される。第２の主スイッチＱ2 のオフ期間には、トランス５の蓄積エネルギの放出が生じ、ダイオードＤo が導通し、コンデンサＣo に充電電流が流れる。コンデンサＣo の電圧Ｖo が基準値よりも高くなった時には、第２の主スイッチＱ2 のオン期間が短くなり、トランス５の蓄積エネルギが低下し、出力電圧Ｖo が基準値に戻される。出力電圧Ｖo が基準値よりも低くなった時には、第２の主スイッチＱ2 のオン期間が長くなり、トランス５の蓄積エネルギが増大し、出力電圧Ｖo が基準値に戻される。
【００４４】
次に、図５を参照して第１及び第２の主スイッチＱ1 、Ｑ2 のソフトスイッチング動作を説明する。
【００４５】
（ｔ1 以前及びｔ13〜ｔ14）
図５のｔ1 直前の期間にはｔ13〜ｔ14期間と同一の動作が生じる。このｔ1 以前の期間には、第１及び第２の主スイッチＱ1 、Ｑ2 と補助スイッチＱ3 との全てがオフ状態に保たれている。第１の主スイッチＱ1 のオフ期間には既に説明したように主インダクタンス巻線Ｌ1 の蓄積エネルギの放出を伴なって平滑用コンデンサＣ1 が充電される。従って、図５（Ｍ）に示すようにダイオードＤ1 を通る電流Ｉd1が流れている。また、第２の主スイッチＱ2 のオフ期間には、トランス５の蓄積エネルギの放出に基づいて２次巻線Ｎ2 とダイオードＤo とコンデンサＣo との経路に図５（Ｊ）に示す電流Ｉdoが流れる。また、負荷１４にはコンデンサＣo から電力が供給される。
【００４６】
（ｔ1 〜ｔ2 ）
図５（Ｃ）に示すようにｔ1 時点で補助スイッチＱ3 の制御信号Ｖg3が高レベルに転換し、補助スイッチＱ3 がオン状態に転換すると、この補助スイッチＱ3 の電圧Ｖｑ3は図５（Ｈ）に示すようにほぼ零になる。この結果、ｔ1 〜ｔ2 期間には、第１の整流出力導体４３、主インダクタンス巻線Ｌ1 、第１の補助インダクタンス巻線Ｌa 、第１の逆流阻止用ダイオードＤa 、補助スイッチＱ3 及び第２の整流出力導体４４から成る第１の経路に図５（Ｋ）に示す電流Ｉdaが流れ、同時に、平滑用コンデンサＣ1 、１次巻線Ｎ1 、第２の補助インダクタンス巻線Ｌb 、第２の逆流阻止用ダイオードＤb 、及び補助スイッチＱ3 から成る第２の経路に図５（Ｌ）に示す電流Ｉdbが流れる。図５（Ｉ）に示す補助スイッチＱ3 の電流Ｉq3は図５（Ｋ）の第１の経路の電流Ｉdaと図５（Ｌ）の第２の経路の電流Ｉdbとの和である。第１及び第２の経路にはインダクタンスがそれぞれ含まれているので、補助スイッチＱ3 の電流Ｉq3はｔ1 時点から徐々に増大する。この結果、補助スイッチＱ3 のターンオン時は零電流スイッチング即ちＺＣＳとなり、電力損失が生じない。
ｔ1 時点で補助スイッチＱ3 がオン状態になると、ダイオードＤ1 と平滑用コンデンサＣ1 とから成る第１の直列回路に対して第１の補助インダクタンス巻線Ｌa と第１の逆流阻止用ダイオードＤa と補助スイッチＱ3 とから成る第２の直列回路が並列に接続される。ダイオードＤ1 が導通している時には、主インダクタンス巻線Ｌ1 と第１の補助インダクタンス巻線Ｌa との相互接続点Ｐ1 に、平滑用コンデンサＣ1 の電圧Ｖc1がダイオードＤ1 を介して印加されている。従って、ダイオードＤ1 がオンしている時には、第１のソフトスイッチング用コンデンサＣq1が平滑用コンデンサＣ1 の電圧Ｖc1でクランプされており、ｔ1 で補助スイッチＱ3 がオンしても第１のソフトスイッチング用コンデンサＣq1は直ちに放電を開始しない。ｔ1 時点以後において補助スイッチＱ3 と整流ダイオードＤ1 との両方がオン状態にある時には、第１の補助インダクタンス巻線Ｌa と第１の逆流阻止用ダイオードＤa と補助スイッチＱ3 との第２の直列回路に対して平滑用コンデンサＣ1 の電圧Ｖc1がダイオードＤ1 を介して印加され、この第２の直列回路に流れる電流Ｉdaは図５（Ｋ）に示すように徐々に増大する。ｔ1 以後の整流ダイオードＤ1 と補助スイッチＱ3 との両方が導通している時には、整流ダイオードＤ1と平滑用コンデンサＣ1 とから成る第１の直列回路に対して第１の補助インダクタンス巻線Ｌa と第１の逆流阻止用ダイオードＤa と補助スイッチＱ3 とから成る第２の直列回路が並列に接続されているので、主インダクタンス巻線Ｌ1 から供給される電流は上記第１及び第２の直列回路に分流し、図５（Ｍ）に示すように第１の直列回路の整流ダイオードＤ1 を流れる電流Ｉd1はｔ1 以前よりも急な傾きで減少する。
また、主インダクタンス巻線Ｌ1 と第１の補助インダクタンス巻線Ｌaとは電磁結合されているので、図５のｔ1時点で第１の補助インダクタンス巻線Ｌa に電圧が印加されると、主インダクタンス巻線Ｌ1 から供給される電流が減少する。この結果、整流ダイオードＤ1 を流れる電流Ｉｄ1は比較的急に減少し、図５のｔ4 時点で零になる。
ｔ1 〜ｔ2 期間に、１次巻線Ｎ1 及び第２の補助インダクタンス巻線Ｌb を含む第２の経路に図５（Ｌ）に示す電流Ｉdbが流れる。この結果、１次巻線Ｎ1 及び第２の補助インダクタンス巻線Ｌb に電磁結合されている２次巻線Ｎ2 からダイオードＤo に供給される電流Ｉdoが図５（Ｊ）に示すように徐々に減少し、ｔ2 時点で零になる。
【００４７】
（ｔ2 〜ｔ3 ）
ｔ2 時点で２次側のダイオードＤo が非導通になると、コンデンサＣoの電圧Ｖo に基づく２次巻線Ｎ2 のクランプ状態が解除され、第２のソフトスイッチング用コンデンサＣq2の放電が可能になり、このコンデンサＣq2のキャパシタンスと第２の補助インダクタンス巻線Ｌb のインダクタンスとに基づく共振回路が形成される。この結果、第２のソフトスイッチング用コンデンサＣq2、第２の補助インダクタンス巻線Ｌb 、第２の逆流阻止用ダイオ−ドＤｂ及び補助スイッチＱ3 から成る経路で図５（Ｏ）に示すコンデンサＣq2を放電する電流Ｉcq2 が流れる。これにより、コンデンサＣq2及び第２の主スイッチＱ2 の電圧Ｖq2が図５（Ｆ）に示すように徐々に低下し、ｔ3 時点でほぼ零になる。なお、ｔ2 〜ｔ3 期間には、前のｔ1 〜ｔ2 期間と同様に、第１の整流出力導体４３、主インダクタンス巻線Ｌ1 、第１の補助インダクタンス巻線Ｌa 、第１の逆流阻止用ダイオードＤa 、補助スイッチＱ3 及び第２の整流出力導体４４から成る第１の経路に電流Ｉdaが流れ、且つ平滑用コンデンサＣ1 、１次巻線Ｎ1 、第２の補助インダクタンス巻線Ｌb 、第２の逆流阻止用ダイオードＤb 、及び補助スイッチＱ3 から成る第２の経路に電流Ｉdbが流れる。また、ダイオードＤ1 の電流Ｉd1も流れる。
【００４８】
（ｔ3 〜ｔ4 ）
ｔ3 時点で第２のソフトスイッチング用コンデンサＣq2の放電が終了すると、第２の補助インダクタンス巻線Ｌb に蓄積されたエネルギの放出によって第２の補助インダクタンス巻線Ｌb 、第２の逆流阻止用ダイオ−ドＤｂ、補助スイッチＱ3 及び第２の並列ダイオードＤq2から成る経路で図５（Ｇ）に示す電流Ｉq2が流れる。なお、図５（Ｇ）の電流Ｉq2は、第２の主スイッチＱ2 のドレイン・ソース間の電流と第２の並列ダイオードＤq2の電流との合計で示されている。ここでは説明を簡略化するために電流Ｉq2を第２の主スイッチＱ2 の電流と呼ぶことにする。第２の並列ダイオードＤq2が導通している間は第２の主スイッチＱ2 のドレイン・ソース間電圧Ｖq2はほぼ零又は低い値に保たれる。このため、１次巻線Ｎ1 に平滑用コンデンサＣ1 の電圧Ｖc1が印加される。この結果、１次巻線Ｎ1 に電磁結合された第２の補助インダクタンス巻線Ｌb に、ここを流れる電流を減少させる方向の電圧が印加され、第２の逆流阻止用ダイオードＤb の電流Ｉdbは、図５（Ｌ）に示すようにｔ3 時点から徐々に減少する。なお、ｔ3 〜ｔ4 期間においても、前のｔ2 〜ｔ3 期間と同様に、ダイオードＤ1 の電流Ｉd1、第１の逆流阻止用ダイオードＤa の電流Ｉdaが流れる。
【００４９】
（ｔ4 〜ｔ5 ）
ダイオードＤ1 を通って平滑用コンデンサＣ1 に流れる電流Ｉd1が、ｔ4 時点で零になり、ダイオードＤ1 が非導通状態になると、平滑用コンデンサＣ1 による第１のソフトスイッチング用コンデンサＣq1のクランプが解除される。この結果、第１のソフトスイッチング用コンデンサＣq1の放電がｔ4 時点から開始し、第１のソフトスイッチング用コンデンサＣq1を通る電流Ｉcq1 が図５（Ｎ）に示すように流れる。第１のソフトスイッチング用コンデンサＣq1の放電電流は、第１のソフトスイッチング用コンデンサＣq1のキャパシタンスと第１の補助インダクタンス巻線Ｌa のインダクタンスとから成る共振回路に基づいて流れる。即ち、ｔ4 〜ｔ5 期間における上記放電電流Ｉcq1 は、第１のソフトスイッチング用コンデンサＣcq1 、第１の補助インダクタンス巻線Ｌa 、第１の逆流阻止用ダイオードＤa 及び補助スイッチＱ3 の経路で流れる。第１のソフトスイッチング用コンデンサＣq1の放電が進むに従って第１の主スイッチＱ1 の電圧Ｖq1は、図５（Ｄ）に示すようにｔ4 時点から徐々に低下し、ｔ5 時点で実質的に零になる。第１の主スイッチＱ1 の電圧Ｖq1がｔ4 時点から徐々に低下すると、ｔ4 時点とｔ5 時点とのほぼ中間時点ｔ4 ′で主インダクタンス巻線Ｌ1 と第１の補助インダクタンス巻線Ｌa との相互接続点Ｐ1 の電位が第１の整流出力導体４３の電位と等しくなり、その後、Ｐ1 の電位が第１の整流出力導体４３の電位よりも低くなる。この結果、図５のｔ4 ′時点で主インダクタンス巻線Ｌ1 の両端子間電圧の向きが逆転する。主インダクタンス巻線Ｌ1 と第１の補助インダクタンス巻線Ｌa とは相互に電磁結合されているので、第１の補助インダクタンス巻線Ｌa の電圧の向きもｔ4 ′時点で逆転する。この結果、第１の補助インダクタンス巻線Ｌa を流れる電流Ｉdaは図５（Ｋ）に示すようにｔ4 ′から徐々に減少する。
【００５０】
（ｔ5 〜ｔ6 ）
図５の実施形態では、第１の主スイッチＱ1 の電圧Ｖq1が実質的に零になったｔ5 時点で第１及び第２の主スイッチＱ1 、Ｑ2 を同時にオン状態に制御している。第１の主スイッチＱ1 の電圧Ｖq1は図５（Ｃ）に示すようにｔ5 時点で実質的に零になっているので、このｔ5 時点における第１の主スイッチＱ1 のターンオンは零電圧スイッチング（ＺＶＳ）となり、電力損失が小さくなる。第１の主スイッチＱ1 のターンオン制御はｔ5 に限定されるものでなく、ｔ5 〜ｔ6 期間内の任意の時点でもよい。また、第１の主スイッチＱ1 の電圧Ｖq1が、ｔ4 時点のその値よりも低い値を示している時点で第１の主スイッチＱ1 をターンオン制御することができる。この場合でも、第１の主スイッチＱ1 の電圧が低い分だけ、ターンオン時の電力損失を低減することができる。
第２の主スイッチＱ2 のターンオン時点は制御回路８の構成を簡略化するために第１の主スイッチＱ1 と同一時点に設定されている。即ち、第２の主スイッチＱ2 の電圧Ｖq2はｔ3 時点で実質的に零になっているので、ｔ3 時点で第２の主スイッチＱ2 をターンオン制御すると、第２の主スイッチＱ2 のターンオン時のスイッチング損失が低減する。しかし、この実施形態では、第２の主スイッチＱ2 をｔ3 よりも後のｔ5 時点でターンオン制御している。第２の主スイッチＱ2 に並列に接続された第２の並列ダイオードＤq2を通る電流が図５の実施形態ではｔ3 〜ｔ6 期間に流れている。このｔ3 〜ｔ6 期間の第２の主スイッチＱ2 の電圧Ｖq2は実質的に零又は極めて低い値であるので、ｔ3 〜ｔ6 期間内の任意の時点で第２の主スイッチＱ2 をターンオン制御すると、第２の主スイッチＱ2 は零電圧スイッチング（ＺＶＳ）となり、第２の主スイッチＱ2 の電力損失は小さくなる。
ｔ5 〜ｔ6 期間には、第１の主スイッチＱ1 がオン状態にあるので、第１の整流出力導体４３、主インダクタンス巻線Ｌ1 、第１の主スイッチＱ1 及び第２の整流出力導体４４から成る経路に電流が流れると共に、図５（Ｋ）に示す電流Ｉdaが第１の補助インダクタンス巻線Ｌa 、第１の逆流阻止用ダイオードＤa 、補助スイッチＱ3 及び第１の並列ダイオードＤq1から成る経路に流れる。
【００５１】
（ｔ6 〜ｔ7 ）
図５（Ｅ）に示すようにｔ6 時点で第１の並列ダイオードＤq1を通る負方向電流が零になると、その後に、第１の整流出力導体４３、主インダクタンス巻線Ｌ1 、第１の主スイッチＱ1 、及び第２の整流出力導体４４から成る経路に電流Ｉq1が流れる。この電流Ｉq1は時間の経過と共に増大する。第１の主スイッチＱ1 がオンの時には整流ダイオードＤ1 がオフであるので、平滑用コンデンサＣ1 の充電電流は流れない。この実施形態では、図５のｔ6 時点で第１の補助インダクタンス巻線Ｌa の蓄積エネルギの放出が終了していないので、この蓄積エネルギを放出するために、第１の補助インダクタンス巻線Ｌa 、第１の逆流阻止用ダイオードＤa 、補助スイッチＱ3 、及び第１の並列ダイオードＤq1から成る経路に図５（Ｋ）に示す電流Ｉdaが流れる。この電流Ｉdaはｔ8 時点まで流れる。
第２の主スイッチＱ2 の負方向電流が零になるｔ6 時点よりも後には、平滑用コンデンサＣ1 、１次巻線Ｎ1 及び第２の主スイッチＱ2 から成る経路で図５（Ｇ）に示す電流Ｉq2が流れる。図５では第１及び第２の主スイッチＱ1 、Ｑ2 の電流Ｉq1、Ｉq2の両方がｔ6 時点から同時に正方向に流れているが、電流Ｉq1、Ｉq2が正方向に転換する時点は互いに異なる時点であってもよい。一般的には電流Ｉq2が電流Ｉq1よりも先に零になる。
この実施形態では、第２の補助インダクタンス巻線Ｌb の蓄積エネルギの放出が図５のｔ6 時点では終了せずにｔ7 時点で終了している。この残ったエネルギは、第２の補助インダクタンス巻線Ｌb 、第２の逆流阻止用ダイオードＤb 、補助スイッチＱ3 、平滑用コンデンサＣ1 及び１次巻線Ｎ1 から成る経路で放出される。
【００５２】
（ｔ7 〜ｔ8 ）
ｔ7 〜ｔ8 期間は、図５（Ｌ）の第２の逆流阻止用ダイオードＤb の電流Ｉdbが零になるｔ7 時点から図５（Ｋ）の第１の逆流阻止用ダイオードＤa の電流Ｉdaが零になるまでの期間である。このｔ7 〜ｔ8 期間には、補助スイッチＱ3 に第１の逆流阻止用ダイオードＤa の電流Ｉdaのみが流れる。
【００５３】
（ｔ8 〜ｔ9 ）
ｔ8 〜ｔ9 期間は、補助スイッチＱ3 の電流Ｉq3が図５（Ｉ）に示すように零になった時点ｔ8 から補助スイッチＱ3 がオフになる時点ｔ9 までの期間である。補助スイッチＱ3 の電流Ｉq3が零になるｔ8 時点又はこれよりも後に補助スイッチＱ3 をターンオフ制御すると、零電流スイッチング（ＺＣＳ）が達成される。補助スイッチＱ3 のターンオフ時点は、補助スイッチＱ3 の電流Ｉq3が零になる時点ｔ8から第１の主スイッチＱ1 のターンオン時点ｔ10までの間の任意の時点とすることができる。図５では第１の主スイッチＱ1 が第２の主スイッチＱ2 よりも先にターンオフ制御されているが、もし、第２の主スイッチＱ2 が第１の主スイッチＱ1 よりも先にターンオンする場合は、補助スイッチＱ3 を第２の主スイッチＱ2 のターンオン時点以前にターンオフする。
【００５４】
（ｔ9 〜ｔ10）
ｔ9 〜ｔ10期間では、第１及び第２の主スイッチＱ1 、Ｑ2 がオン状態にあり、補助スイッチＱ3 がオフ状態にある。このため、第１の主スイッチＱ3 の電流Ｉq1で主インダクタＬ1 にエネルギが蓄積され、第２の主スイッチＱ1 の電流Ｉq2でトランス５にエネルギが蓄積される。
【００５５】
（ｔ10〜ｔ11）
ｔ10時点で図５（Ａ）に示すように第１の主スイッチＱ1 をターンオフ制御すると、図５（Ｅ）に示すように第１の主スイッチＱ1 の電流Ｉq1が零になり、第１のソフトスイッチング用コンデンサＣq1に図５（Ｎ）に示すように充電電流Ｉcq1 が流れ、このコンデンサＣq1及び第１の主スイッチＱ1 の電圧Ｖq1が図５（Ｄ）に示すように傾斜を有して立上る。この結果、第１の主スイッチＱ1 の電流Ｉq1が周知のストレージ作用によって遅れて立下っても、第１の主スイッチＱ1 の電力損失が小さくなる。即ち、第１の主スイッチＱ1 のターンオフはほぼ零電圧スイッチング（ＺＶＳ）になる。
【００５６】
（ｔ11〜ｔ12）
ｔ11時点で第１の主スイッチＱ1 の電圧Ｖq1が平滑用コンデンサＣ1 の電圧Ｖc1よりも高くなると、整流ダイオードＤ1 が導通し、図５（Ｍ）に示す電流Ｉd1が流れ始め、且つ平滑用コンデンサＣ1 の充電が始まる。
【００５７】
（ｔ12〜ｔ13）
ｔ12時点で第２の主スイッチＱ2がターンオフ制御されると、ここを流れる電流Ｉq2が図５（Ｇ）に示すように零になり、第２のソフトスイッチングコンデンサＣq2及び第２の主スイッチＱ2 の電圧Ｖq2が図５（Ｆ）に示すように傾斜を有して立上る。従って、第２の主スイッチＱ2 の周知のストレージ作用によって電流Ｉq2の立下りが遅れても、第２の主スイッチＱ2 の電力損失が小さくなる。即ち、第２の主スイッチＱ2 のターンオフはほぼ零電圧スイッチングになる。
次のｔ13〜ｔ14期間にはｔ1 直前と同一の動作が生じ、主インダクタンス巻線Ｌ1 の蓄積エネルギの放出による平滑用コンデンサＣ1 の充電が生じ、また、トランス５の蓄積エネルギの放出によって２次巻線Ｎ2 からダイオードＤo を介してコンデンサＣo に充電電流が供給される。ｔ14時点から後には、ｔ1 〜ｔ14期間と同一の動作の繰返しが生じる。
【００５８】
本実施形態によれば次の効果が得られる。
（１）  １つの補助スイッチＱ3 が第１及び第２の主スイッチＱ1 、Ｑ2 の両方のソフトスイッチングに使用されている。従って、比較的簡単な構成で第１及び第２の主スイッチＱ1 、Ｑ2 のターンオン時のソフトスイッチングを達成することができる。第１及び第２の主スイッチＱ1 、Ｑ2 をソフトスイッチングすれば、ここでの電力損失が低減し、スイッチング電源装置の効率を高めることができる。また、第１及び第２の主スイッチＱ1 、Ｑ2 のソフトスイッチングによって不要ノイズの発生を抑制することができる。
（２）  第１及び第２の主スイッチＱ1 、Ｑ2 を同一の繰返し周波数でオン・オフ制御するので、第１及び第２の主スイッチＱ1 、Ｑ2 のオン・オフ制御における周波数の相互干渉がなくなり、第１及び第２の主スイッチＱ1 、Ｑ2 の制御の安定化を図ることができる。また、もし、第１及び第２の主スイッチＱ1 、Ｑ2 を異なる周波数でオン・オフ制御すると、相互干渉に基づくノイズが発生する恐れがあるが、本実施形態によればこの種のノイズの発生を防ぐことができる。
（３）  第１及び第２の主スイッチＱ1 、Ｑ2 を同時にターンオンさせるので、制御回路８における第１及び第２の制御信号Ｖg1、Ｖg2の形成回路の構成が簡単になる。
（４）  洩れインダクタンスを有する第１の補助インダクタンス巻線Ｌa が主インダクタンス巻線Ｌ1 と同一のコアに巻回されて構成されている。従って、ＬＣ共振用のインダクタンスを個別のインダクタンスで構成する場合に比べて共振用インダクタの小型化及び低コスト化を図ることができる。
（５）  第１の補助インダクタンス巻線Ｌa は主インダクタンス巻線Ｌ1 に電磁結合されている。従って、補助スイッチＱ3 のオン期間に第１の補助インダクタンス巻線Ｌa に電圧が印加されると、主インダクタンス巻線Ｌ1にここを流れる電流を低減させる向きの電圧が誘起される。この結果、図５（Ｍ）に示すように整流ダイオードＤ1 を流れる電流Ｉd1をｔ1 時点から急速に低下させることができる。
（６）  洩れインダクタンスを有するように第２の補助インダクタンス巻線Ｌb がトランス５に設けられ、このインダクタンスと第２のソフトスイッチング用コンデンサＣq2とで共振回路を形成しているので、共振用インダクタの小型化及び低コスト化を図ることができる。
（７）  第２の補助インダクタンス巻線Ｌb が１次巻線Ｎ1 及び２次巻線Ｎ2 に電磁結合されている。従って、補助スイッチＱ3 を図５のｔ1 時点でターンオンさせ、第２の補助インダクタンス巻線Ｌb に電流を流すことによって、２次側のダイオードＤo の電流Ｉdoをｔ1 時点から急速に低減することができる。
【００５９】
【第２の実施形態】
次に、図６及び図７を参照して第２の実施形態のスイッチング電源装置を説明する。但し、図６及び図７、更に後述する図８〜図１９において、図１〜図５と実質的に同一の部分には同一の符号を付してその説明を省略する。
【００６０】
図６の第２の実施形態のスイッチング電源装置は、図１の整流平滑回路６を変形した整流平滑回路６ａを設け、且つ図１の２次巻線Ｎ2 の極性を反対にした２次巻線Ｎ2aを設け、この他は図１と同一に形成したものである。
【００６１】
図６のスイッチング電源装置のトランス５の１次巻線Ｎ1 よりも電源側の回路構成及びその動作は図１のスイッチング電源装置と実質的に同一である。図６のスイッチング電源装置の第２の主スイッチＱ2 を含むＤＣ−ＤＣコンバータ回路は一般にフォワード型ＤＣ−ＤＣコンバータと呼ばれるものであって、第２の主スイッチＱ2 がオン状態にある時に２次巻線Ｎ2aに発生する電圧によってダイオードＤo が導通状態になる。
【００６２】
図６の整流平滑回路６ａは、ダイオードＤo と平滑用コンデンサＣo の他に平滑用のインダクタＬo 及び平滑用ダイオードＤo1を有する。インダクタＬo はダイオードＤo とコンデンサＣo との間に接続されている。平滑用ダイオードＤo1は、コンデンサＣo を介してインダクタＬo に並列に接続されている。
【００６３】
図６のスイッチング電源装置において、第２の主スイッチＱ2 のオン期間には１次巻線Ｎ1 に平滑用コンデンサＣ1 の電圧が印加され、２次巻線Ｎ2aに得られた電圧でダイオードＤo が導通し、平滑用コンデンサＣo に充電電流が流れる。第２の主スイッチＱ2 がオフの期間にはダイオードＤo が非導通状態になる。
【００６４】
図６の補助回路７は図１と同一に形成されている。従って、図６の第１及び第２の主スイッチＱ1 、Ｑ2 のソフトスイッチング動作は図１と実質的に同一である。図７は、図６の各部の電圧又は電流の状態を図５と同様に示すものである。図７において図５と相違している点は、図７（Ｃ）に示す補助スイッチＱ3 の制御信号Ｖg3をｔ2 時点で低レベルから高レベルに転換していることである。この結果、補助スイッチＱ3 の電圧Ｖq3は図７（Ｈ）に示すようにｔ2 時点で零になり、補助スイッチＱ3 の電流Ｉq3は図７（Ｉ）に示すようにｔ2 時点から流れ始めている。また、図７（Ｋ）に示す第１の逆流阻止用ダイオードＤa の電流Ｉda、及び図７（Ｌ）に示す第２の逆流阻止用ダイオードＤb の電流Ｉdbがｔ2 時点から流れ始めている。また、第２の主スイッチＱ2 を含むＤＣ−ＤＣ変換回路はフォワード型に形成されているために、整流平滑回路６ａのダイオードＤo の電流Ｉdoが図７（Ｊ）に示すようにｔ5 〜ｔ12期間に流れている。
【００６５】
図６の回路では、補助スイッチＱ3 がオン状態となると、第２のソフトスイッチング用コンデンサＣq2、第２の補助インダクタンス巻線Ｌb 、第２の逆流阻止用ダイオードＤb 、及び補助スイッチＱ3 から成る経路に直ちに電流が流れ始め、第２のソフトスイッチング用コンデンサＣq2の放電が開始する。図７のその後の第１及び第２の主スイッチＱ1 、Ｑ2 のソフトスイッチング動作は図５と同一である。
【００６６】
従って、図６のスイッチング電源装置によっても図１のスイッチング電源装置と同一の効果を得ることができる。
【００６７】
【第３の実施形態】
図８に示す第３の実施形態のスイッチング電源装置は、変形された補助回路７ａを設け、この他は図１と同一に構成したものである。図７の変形された補助回路７ａは、図１の補助回路７の主インダクタンス巻線Ｌ1 と第１の補助インダクタンス巻線Ｌa との接続関係を変え、この他は図１と同一に形成したものである。即ち、図８においては、主インダクタンス巻線Ｌ1 と第１の補助インダクタンス巻線Ｌa とが並列的に接続されている。更に詳細には、図８においても、第１の補助インダクタンス巻線Ｌa が主インダクタンス巻線Ｌ1 と同一のコア１０に洩れインダクタンスを有するように巻き回され、且つ相互に電磁結合されている。主インダクタンス巻線Ｌ1 の一端と第１の補助インダクタンス巻線Ｌa の一端との両方が第１の整流出力導体４３に接続されている。
【００６８】
図８のスイッチング電源装置の基本的動作及び補助回路７ａの基本的動作は図１と実質的に同一であり、図８の各部の電流又は電圧は図５と同一である。従って、図８の説明において図５を参照する。図５のｔ1 〜ｔ2 期間には、補助スイッチＱ3 がオン状態であるので、第１の整流出力導体４３、第１の補助インダクタンス巻線Ｌa 、第１の逆流阻止用ダイオードＤa 、補助スイッチＱ3 及び第２の整流出力導体４４から成る第１の経路に図５（Ｋ）に示す電流Ｉdaが流れ、且つ平滑用コンデンサＣ1 、１次巻線Ｎ1 、第２の補助インダクタンス巻線Ｌb 、第２の逆流阻止用ダイオードＤb 及び補助スイッチＱ3 から成る第２の経路に図５（Ｌ）の電流Ｉdbが流れる。
主インダクタンス巻線Ｌ1 の蓄積エネルギの放出は、ｔ1 以前に続いてｔ1 〜ｔ2 期間にも生じている。この蓄積エネルギの放出に基づいて整流ダイオードＤ1 を介して平滑用コンデンサＣ1 側に図５（Ｍ）の電流Ｉd1が流れると共に、電磁結合された第１の補助インダクタンス巻線Ｌa 側にも図５（Ｋ）の電流Ｉdaが流れる。これにより、図８の回路の場合にも、図１の回路と同様に補助スイッチＱ3 のオン開始後に今迄よりも急な傾きを有して図５（Ｍ）の整流ダイオードＤ1 の電流Ｉd1が低下する。
【００６９】
図８において、図５のｔ2 〜ｔ3 に相当する期間には図１と同様に第２の主スイッチＱ2 の電圧Ｖq2が共振動作でほぼ零に低下する動作が生じる。図５のｔ4 時点に整流ダイオードＤ1 が非導通になると、第１のソフトスイッチング用コンデンサＣq1が平滑用コンデンサＣ1 の電圧Ｖc1によるクランプ状態から解除される。この結果、図５のｔ4 〜ｔ5 期間に、第１のソフトスイッチング用コンデンサＣq1、主インダクタンス巻線Ｌ1 、第１の補助インダクタンス巻線Ｌa 、第１の逆流阻止用ダイオードＤa 、及び補助スイッチＱ3 から成る経路に共振電流が流れる。これにより、第１のソフトスイッチング用コンデンサＣq1のエネルギが第１の補助インダクタンス巻線Ｌa に移り、第１のソフトスイッチング用コンデンサＣq1及び第１の主スイッチＱ1 の電圧Ｖq1は図５のｔ5 時点で零になる。従って、ｔ5 時点又はｔ5 〜ｔ6 時点で第１及び第２の主スイッチＱ1 、Ｑ2 をターンオン制御すると、零電圧スイッチング（ＺＶＳ）が達成される。
【００７０】
上述のように、図８の第３の実施形態によっても図１の実施形態と同一の効果を得ることができる。
【００７１】
【第４の実施例】
次に図９を参照して第４の実施形態のスイッチング電源装置を説明する。但し、図９において、図１〜図８と実質的に同一の部分には同一の符号を付してその説明を省略する。
【００７２】
図９の第４の実施形態のスイッチング電源装置は、図８の整流平滑回路６を変形した整流平滑回路６ａを設け、且つ図８の2次巻線N2の極性を反対にした２次巻線N2aを設け、この他は図８と同一に形成したものである。
【００７３】
図９のスイッチング電源装置のトランス５の１次巻線N1よりも電源側の回路構成及びその動作は図８のスイッチング電源装置と実質的に同一である。図９のスイッチング電源装置の第２の主スイッチQ2を使用したＤＣ‐ＤＣコンバ−タ回路は図６のＤＣ‐ＤＣコンバ−タ回路と同一であって、一般にフォワ−ド型ＤＣ−ＤＣコンバ−タと呼ばれるものである。従って、図９の整流平滑回路６ａ及び２次巻線Ｎ２ａは図６で同一符号で示すものと同一に構成されており、同一に動作する。また、図９の主インダクタンス巻線Ｌ1及び第２の補助インダクタンス巻線Ｌａの構成及び接続は、図８と同一である。図９の第１及び第２の主スイッチＱ1、Ｑ2及び補助スイッチＱ3は、図６で同一符号で示すものと同一のタイミングでオン・オフ制御される。このため、図９の各部の電圧及び電流の波形は図７と実質的に同一に成る、従って、図９の動作を図７を参照して説明する。
【００７４】
図７のｔ2〜ｔ3期間には、補助スイッチＱ3がオン状態であるので、第１の整流出力導体４３、第１の補助インダクタンス巻線Ｌａ、第１の逆流阻止用ダイオ−ドＤａ、補助スイッチＱ３及び第２の整流出力導体４４から成る第１の経路に図７（Ｋ）に示す電流Ｉｄａが流れ、且つ平滑用コンデンサＣ1、１次巻線Ｎ1、第２の補助インダクタンス巻線Ｌｂ、第２の逆流阻止用ダイオ−ドＤｂ及び補助スイッチＱ３から成る第２の経路に図７（Ｌ）の電流Ｉｄｂが流れる。
主インダクタンス巻線Ｌ１の蓄積エネルギの放出は、ｔ2以前に続いてｔ２〜ｔ３期間にも生じている。この蓄積エネルギの放出に基づいて整流ダイオ−ドＤ1を介して平滑用コンデンサＣ1側に図７（Ｍ）の電流Ｉｄ1が流れると共に、電磁結合された第１の補助インダクタンス巻線Ｌａ側にも図７（Ｋ）の電流Ｉｄａが流れる。これにより、図９の回路の場合にも、図１の回路と同様に補助スイッチＱ3がオン状態に転換すると、今迄よりも急な傾きを有して図７（Ｍ）の整流ダイオ−ドＤ1の電流Ｉｄ1が低下する。
【００７５】
図９の回路において、図７のｔ２〜ｔ３期間に図１と同様に第２の主スイッチＱ２の電圧Ｖｑ2が共振動作でほぼ零に低下する動作が生じる。図７のｔ4時点に整流ダイオ−ドＤ1が非導通になると、第１のソフトスイッチング用コンデンサＣｑ1が平滑用コンデンサＣ1の電圧Ｖｃ1によってクランプされている状態から解除される。この結果、図７のｔ４〜ｔ５期間に、第１のソフトスイッチング用コンデンサＣｑ1、主インダクタンス巻線Ｌ1、第１の補助インダクタンス巻線Ｌａ、第１の逆流阻止用ダイオ−ドＤａ、及び補助スイッチングＱ3から成る経路に共振電流が流れる。これにより、第１のソフトスイッチング用コンデンサＣｑ1のエネルギが第１の補助インダクタンス巻線Ｌａに移り、第１のソフトスイッチング用コンデンサＣｑ1及び第１の主スイッチＱ1の電圧Ｖｑ1は図７のｔ５時点で零になる。従って、ｔ５時点又はｔ５〜ｔ６時点で第１及び第２の主スイッチＱ1、Ｑ2をタ−ンオン制御すると、これ等の零電圧スイッチング（ＺＶＳ）が達成される。
【００７６】
上述のように、図９の第４の実施形態によっても第１〜第３の実施形態と同一の効果を得ることができる。
【００７７】
【第５の実施例】
図１０に示す第５の実施形態のスイッチング電源装置は、図１のスイッチング電源装置の第２の補助インダクタンス巻線Ｎｂの一端の接続位置を１次巻線Ｎ1の下端即ち他端Ｐ2から１次巻線Ｎ１の上端Ｐ3に変え、この他は図１と同一に構成したものである。
従って、図１０のスイッチング電源装置の基本的動作は図１のスイッチング電源装置の動作と同一である。即ち、図１及び図１０の回路は、第２の逆流阻止用ダイオードＤb の電流Ｉdbの流れる経路が少し異なる他は同一に動作する。
【００７８】
図１０の回路では、図５のｔ1 〜ｔ7 に相当する期間に、平滑用コンデンサＣ1 、第２の補助インダクタンス巻線Ｌb 、第２の逆流阻止用ダイオードＤb 、及び補助スイッチＱ3 から成る第１の経路に電流が流れる。また、図５のｔ2 〜ｔ3 に相当する期間に、第２のソフトスイッチング用コンデンサＣq2、１次巻線Ｎ1 、第２の補助インダクタンス巻線Ｌb 、第２の逆流阻止用ダイオードＤb 、及び補助スイッチＱ3 から成る第２の経路に電流が流れる。また、図５のｔ3 〜ｔ7 に相当する期間に、第２の補助インダクタンス巻線Ｌb 、第２の逆流阻止用ダイオードＤb 、補助スイッチＱ3 、第２の並列ダイオードＤq2、及び１次巻線Ｎ1から成る経路に電流が流れる。図１０の回路においても図５のｔ2 〜ｔ3に相当する期間に第２のソフトスイッチング用コンデンサＣq2と第２の補助インダクタンス巻線Ｌb との共振によって第２の主スイッチＱ2 の電圧Ｖq2が徐々に低下する。従って、図５のｔ3 に相当する時点以後に第２の主スイッチＱ2 をターンオンすると零電圧スイッチング（ＺＶＳ）を達成することができる。
上述のように図１０の第５の実施形態によっても図１の第１の実施形態と同一の効果を得ることができる。
【００７９】
なお、図１０において、第２の補助インダクタンス巻線Ｌb の一端を点線で示すように１次巻線Ｎ1 の一端と他端との間の任意の点Ｐ4に接続することができる。この点線の回路の場合であっても、第２のソフトスイッチング用コンデンサＣq2と第２の補助インダクタンス巻線Ｌb との共振動作は実線の回路の場合と同様に生じる。
【００８０】
【第６の実施形態】
図１１に示す第６の実施形態のスイッチング電源装置は、第２の補助インダクタンス巻線Ｌb の一端を１次巻線Ｎ1 の一端（上端）Ｐ3に接続し、この他は図６と同一に形成したものである。図１１の回路における１次巻線Ｎ1 と第２の補助インダクタンス巻線Ｌb との関係は、図１０のこれ等の関係と同一である。従って、図１１の第２の補助インダクタンス巻線Ｌb 、及び第２の逆流阻止用ダイオードＤb に、図１０の場合と同様な経路の電流が流れる。図１１の第６の実施形態によっても、図６の第２の実施形態と同一の効果を得ることができる。
なお、図１１の回路においても、第２の補助インダクタンス巻線Ｌb の一端を点線で示すように１次巻線Ｎ1 の一端と他端との間に任意の点Ｐ4に接続することができる。
【００８１】
【第７の実施形態】
図１２に示す第７の実施形態のスイッチング電源装置は、第２の補助インダクタンス巻線Ｌb の一端を１次巻線Ｎ1 の一端（上端）Ｐ3に接続し、この他は図８と同一に構成したものである。図１２の回路における１次巻線Ｎ1 と第２の補助インダクタンス巻線Ｌb との関係は、図１０のこれ等の関係と同一である。従って、図１２の第２の補助インダクタンス巻線Ｌb 及び第２の逆流阻止用ダイオードＤb に、図１０の場合と同様な経路の電流が流れる。
この第７の実施形態によっても図８の第３の実施形態と同一の効果を得ることができる。
なお、図１２の回路においても、第２の補助インダクタンス巻線Ｌb の一端を点線で示すように１次巻線Ｎ1 の一端と他端との間の任意の点Ｐ4に接続することができる。
【００８２】
【第８の実施形態】
図１３に示す第８の実施形態のスイッチング電源装置は、第２の補助インダクタンス巻線Ｌb の一端を１次巻線Ｎ1 の一端（上端）Ｐ3に接続し、この他は図９と同一に構成したものである。
図１３の回路における１次巻線Ｎ1 と第２の補助インダクタンス巻線Ｌb との関係は、図１０のこれ等の関係と同一である。従って、図１３の第２の補助インダクタンス巻線Ｌb 及び第２の逆流阻止用ダイオードＤb に、図１０の場合と同様な経路の電流が流れる。
【００８３】
【第９の実施形態】
図１４は第９の実施形態に従う変形された制御回路８ａを示す。この図１４に示す制御回路８ａは、図２の制御回路８を変形したものであって、第１〜第８の実施形態の制御回路８の代りに使用することができるものである。
【００８４】
図１４の制御回路８ａは、図２の制御回路８の１つの第１のタイマ３４の代りに第１及び第２のオン幅制限信号形成手段として第１及び第２のタイマ３４ａ、３４ｂを設け、この他は図２と同一に形成したものである。第１のタイマ３４ａは波形発生器２９と第１のＡＮＤゲート３５との間に接続され、図１５（Ｆ）に示す第１の時間Ｔ1aの論理の０のパルス即ち第１の電圧レベルの負パルスを発生する。第２のタイマ３４ｂは波形発生器２９と第２のＡＮＤゲート３６との間に接続され、図１５（Ｇ）に示す第２の時間Ｔ1bの論理の０のパルス即ち第１の電圧レベルの負パルスを発生する。図１４の第３のタイマ３７は図２の第２のタイマ３７と同一のものであり、第３の制御信号Ｖg3を形成する。
【００８５】
図１５は、図１４の各部の電圧を図３と同様に示すものである。図１５の（Ａ）〜（Ｅ）は図３の（Ａ）〜（Ｅ）と同一である。図１５（Ｆ）は第１のタイマ３４ａの出力電圧Ｖ34a を示す。図１５（Ｇ）は、第２のタイマ３４ｂの出力電圧Ｖ34b を示す。第２のタイマ３４ｂは、第１のタイマ３４ａと同一時点ｔ0 でトリガされて論理の０のパルスの発生を開始し、第１のタイマ３４ａの論理の０の終了時点ｔ1 よりも前のｔ1 ′まで論理の０を出力する。従って、第２のタイマ３４ｂの出力電圧Ｖ34b の低レベル期間Ｔ1bは第１のタイマ３４ａの出力電圧Ｖ34a の低レベル期間Ｔ1aよりも短い。しかし、図１５の例とは逆に、第２のタイマ３４ｂの低レベル出力期間Ｔ1bを第１のタイマ３４ａの低レベル出力期間Ｔ1aよりも長く設定することもできる。
【００８６】
第１のＡＮＤゲート３５は、図１５（Ｃ）の第１の比較器３０の出力電圧Ｖ30と図１５（Ｆ）の第１のタイマ３４ａの出力電圧Ｖ34a との論理積から成る図１５（Ｈ）に示す第１の制御信号Ｖg1を形成する。第２のＡＮＤゲート３６は図１５（Ｅ）に示す第２の比較器３３の出力電圧Ｖ33と図１５（Ｇ）に示す第２のタイマ３４ｂの出力電圧Ｖ34b との論理積から成る図１５（Ｉ）に示す第２の制御信号Ｖg2を形成する。第３のタイマ３７は図１５（Ｊ）に示す第３の制御信号Ｖg3を形成する。
【００８７】
第９の実施形態に従う制御回路８ａにおいては、第１の主スイッチＱ1 と第２の主スイッチＱ2 とが同一の周波数でオン・オフ制御される。しかし、第１及び第２の主スイッチＱ1 、Ｑ2 が同時にオン制御されない。即ち、図１５（Ｈ）（Ｉ）から明らかなように第１及び第２の主スイッチＱ1 、Ｑ2 のための第１及び第２の制御信号Ｖg1、Ｖg2は時間差を有して低レベルから高レベルに立上っている。従って、図１４の第９の実施形態の制御回路８ａによれば、第１及び第２の主スイッチＱ1 、Ｑ2 とターンオン制御時点を独立に設定することができるので、ターンオン時点の設定の自由度が高くなる。
【００８８】
【第１０の実施形態】
図１６に示す第１０の実施形態のスイッチング電源装置は、図１の制御回路８を変形した制御回路８ｂを設け、且つ第１の主スイッチＱ1 の電圧Ｖq1を検出するための導体３８と第２の主スイッチＱ2 の電圧Ｖq2を検出するための導体３９とを設け、この他は図１と同一に形成したものである。導体３８は第１の主スイッチＱ1の電圧検出手段であって、第１の主スイッチＱ1 のドレインを制御回路８ｂに接続している。導体３９は第２の主スイッチＱ2の電圧検出手段であって、第２の主スイッチＱ2 のドレインを制御回路８ｂに接続している。
【００８９】
図１７は図１６の制御回路８ｂを詳しく示すものである。図１７の制御回路８ｂは図１４の第１及び第２のタイマ３４ａ、３４ｂの代りに第１及び第２の低電圧検出回路５１、５２を設け、この他は図１４と同一に形成したものである。第１の低電圧検出回路５１は導体３８によって図１６の第１の主スイッチＱ1 のドレインに接続され、第１の主スイッチＱ1 のドレイン・ソース間電圧が所定の第１の基準電圧Ｖａよりも低いか否かを検出するものである。第２の低電圧検出回路５２は導体３９によって図１６の第２の主スイッチＱ2 のドレインに接続され、第２の主スイッチＱ2 のドレイン・ソース間電圧が所定の第２の基準電圧Ｖｂよりも低いか否かを検出するものである。第１及び第２の低電圧検出回路５１、５２は、鋸波電圧Ｖt に同期して第１及び第２の主スイッチＱ1 、Ｑ2 の端子間電圧を検出するために、波形発生器２９の同期信号即ちクロック信号Ｖosc の出力導体２９ｂに接続されている。第１の低電圧検出回路５１の出力端子は第１のＡＮＤゲート３５の一方の入力端子に接続されている。第２の低電圧検出回路５２の出力端子は第２のＡＮＤゲート３６の一方の入力端子に接続されている。第１及び第２の低電圧検出回路５１、５２の出力Ｖ51、Ｖ52は、図１４の第１及び第２のタイマ３４ａ、３４ｂの出力Ｖ34a 、Ｖ34b と同様の機能を有する。
【００９０】
図１８は図１７の第１及び第２の低電圧検出回路５１、５２を詳しく示すものであり、図１９は図１８の各部の状態を示す波形図である。第１の低電圧検出回路５１は、比較器５３と、第１の基準電圧源５４と、トリガ回路５５と、フリップフロップ５６とから成る。比較器５３の負入力端子は第１の主スイッチＱ1 の電圧検出導体３８に接続され、この正入力端子は第１の基準電圧源５４に接続されている。第１の基準電圧源５４の第１の基準電圧Ｖａは図１９（Ａ）に示すように零よりも少し高い値に設定されている。即ち、第１の基準電圧Ｖａは第１の主スイッチＱ1 の端子間電圧Ｖq1の最大値よりも低く且つ最小値よりも高い値に設定されている。この結果、第１の主スイッチＱ1 の電圧Ｖq1が図１９のｔ2 〜ｔ3 に示すように第１の基準電圧Ｖａよりも低い期間には、比較器５３の出力Ｖ53が図１９（Ｃ）に示すように高レベル状態になる。比較器５３の出力端子に接続されたトリガ回路５５は、図１９（Ｃ）に示す比較器５３の出力Ｖ53のｔ2 時点における低レベルから高レベルへの転換に応答して図１９（Ｅ）に示すトリガパルスを発生し、これを第１のフリップフロップ５６のセット端子Ｓに供給する。第１のフリップフロップ５６のリセット端子Ｒには同期信号即ちクロック信号Ｖosc 用導体２９ｂが接続されている。従って、第１のフリップフロップ５６は、図１９（Ｇ）の同期信号即ちクロック信号Ｖosc によって例えばｔ0 時点でリセットされ、図１９（Ｅ）のトリガ回路５５の出力Ｖ55が高レベルになるｔ2 時点でセットされ、図１９（Ｈ）に示すようにｔ0 〜ｔ2 期間で低レベルとなる出力Ｖ51を発生する。
第２の低電圧検出回路５２は、比較器５７と、第１の基準電圧源５８と、トリガ回路５９と、フリップフロップ６０とから成る。比較器５７の負入力端子は第２の主スイッチＱ2 の電圧検出導体３９に接続され、この正入力端子は第２の基準電圧源５８に接続されている。第２の基準電圧源５８の第２の基準電圧Ｖｂは図１９（Ｂ）に示すように零よりも少し高い値に設定されている。即ち、第２の基準電圧Ｖｂは第２の主スイッチＱ2 の端子間電圧Ｖq2の最大値よりも低く且つ最小値よりも僅かに高い値に設定されている。この結果、第２の主スイッチＱ2 の電圧Ｖq2が図１９のｔ1 〜ｔ4 に示すように第２の基準電圧Ｖｂよりも低い期間には、比較器５７の出力Ｖ57が図１９（Ｄ）に示すように高レベル状態になる。比較器５７の出力端子に接続されたトリガ回路５９は、図１９（Ｄ）に示す比較器５７の出力Ｖ57のｔ1 時点における低レベルから高レベルへの転換に応答して図１９（Ｆ）に示すトリガパルスを発生し、これを第２のフリップフロップ６０のセット端子Ｓに供給する。第２のフリップフロップ６０のリセット端子Ｒには同期信号即ちクロック信号Ｖosc 用導体２９ｂが接続されている。従って、第２のフリップフロップ６０は、図１９（Ｇ）の同期信号即ちクロック信号Ｖosc によって例えばｔ0 時点でリセットされ、図１９（Ｆ）のトリガ回路５９の出力Ｖ59が高レベルになるｔ1 時点でセットされ、図１９（Ｉ）に示すようにｔ0 〜ｔ1 期間で低レベルとなる出力Ｖ52を発生する。
【００９１】
図１８の第１及び第２の低電圧検出回路５１、５２では、第１及び第２の基準電圧Ｖａ、Ｖｂが零よりも僅かに高い値に設定されているが、ノイズが問題にならない場合には第１及び第２の基準電圧Ｖａ、Ｖｂを零ボルトとすることができる。なお、第１及び第２の基準電圧Ｖａ、Ｖｂは互いに同一の値又は異なる値に設定される。
【００９２】
図１９（Ｈ）に示す第１の低電圧検出回路５１の出力Ｖ51が低レベル（第１の電圧レベル）から高レベル（第２の電圧レベル）に転換する時点ｔ2 は、第１の主スイッチＱ1 の低電圧スイッチング又は零電圧スイッチングが可能な時点を示している。同様に図１９（Ｉ）に示す第２の低電圧検出回路５２の出力Ｖ52が低レベルから高レベルに転換する時点ｔ1 は、第２の主スイッチＱ2 の低電圧スイッチング又は零電圧スイッチングが可能な時点を示している。従って、図１９（Ｈ）（Ｉ）の第１及び第２の低電圧検出出力Ｖ51、Ｖ52は、図１５（Ｆ）（Ｇ）の第１及び第２のタイマ３４ａ、３４ｂの出力Ｖ34a 、Ｖ34b と同一の機能を有し、第１及び第２の主スイッチＱ1 、Ｑ2 のソフトスイッチングに寄与する。
【００９３】
図１６の第１０の実施形態のスイッチング電源装置は、第１及び第２の主スイッチＱ1 、Ｑ2 の電圧Ｖq1、Ｖq2がソフトスイッチング動作によって第１及び第２の基準電圧Ｖａ、Ｖｂよりも低くなったことを検出して第１及び第２の主スイッチＱ1 、Ｑ2 をターンオンさせるように構成されている。従って、第１０の実施形態によれば第１及び第２の主スイッチＱ1 、Ｑ2 のソフトスイッチングを安定的に実行することができる。即ち、図１のタイマ３４又は図１４の第１及び第２のタイマ３４ａ、３４ｂを使用する場合には、これ等の出力パルスの時間幅の誤差に基づく第１及び第２の主スイッチＱ1 、Ｑ2 のターンオン時点のバラツキの問題が発生する。これに対し図１７の第１０の実施形態では上記問題が発生しない。なお、第１０の実施形態は、第１の実施形態と同一の効果も有する。
【００９４】
図１７の制御回路８ｂは、第１の実施形態の図１のスイッチング電源装置のみでなく、第２、第３、第４、第５、第６、第７及び第８の実施形態を示す図６、図８、図９、図１０、図１１、図１３及び図１４のスイッチング電源装置にも適用することができる。
【００９５】
【変形例】
本発明は上述の実施形態に限定されるものではなく、例えば次の変形が可能なものである。
（１）  第１及び第２の主スイッチＱ1 、Ｑ2 を双方向スイッチとし、第１及び第２の並列ダイオードＤq1、Ｄq2を省くことができる。
（２）  第１及び第２の主スイッチＱ1 、Ｑ2 及び補助スイッチＱ3 をＦＥＴ以外のトランジスタ、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）等の半導体スイッチとすることができる。
（３）  波形発生器２９は鋸波の代りに三角波を発生するものでもよい。
（４）  ＡＮＤ回路３５、３６の代りに、これと等価な機能を有する別な形式の論理回路を使用することができる。
（５）  電流検出器９を整流回路４の入力側に接続することができる。
（６）  電圧検出導体２１を整流回路４の入力側に接続することができる。
（７）  第１の逆流阻止用ダイオ−ドＤａを第１の補助インダクタンス巻線２ａの入力側に接続することができる。また、第２の逆流阻止用ダイオ‐ドＤｂを第２の補助インダクタンス巻線Ｌｂと１次巻線Ｎ1との間に接続することができる。
【図面の簡単な説明】
【図１】本発明に従う第１の実施形態のスイッチング電源装置を示す回路図である。
【図２】図１の制御回路を詳しく示すブロック図である。
【図３】図２の各部の電圧を示す波形図である。
【図４】力率改善及び波形改善を説明するために図１の各部の電圧及び電流を概略的に示す波形図である。
【図５】ソフトスイッチングを説明するための図１の各部の電圧及び電流を概略的に示す波形図である。
【図６】第２の実施形態のスイッチング電源装置を示す回路図である。
【図７】図６の各部の電圧及び電流を示す波形図である。
【図８】第３の実施形態のスイッチング電源装置を示す回路図である。
【図９】第４の実施形態のスイッチング電源装置を示す回路図である。
【図１０】第５の実施形態のスイッチング電源装置を示す回路図である。
【図１１】第６の実施形態のスイッチング電源装置を示す回路図である。
【図１２】第７の実施形態のスイッチング電源装置を示す回路図である。
【図１３】第８の実施形態のスイッチング電源装置を示す回路図である。
【図１４】第９の実施形態の制御回路を示すブロック図である。
【図１５】図１４の各部の電圧を示す波形図である。
【図１６】図１０の実施形態のスイッチング電源装置を示す回路図である。
【図１７】図１６の制御回路を詳しく示すブロック図である。
【図１８】図１７の第１及び第２の低電圧検出回路を詳しく示すブロック図である。
【図１９】図１８の各部の電圧を示す波形図である。
【符号の説明】
４  整流回路
５  トランス
６、６ａ  整流平滑回路
７、７ａ  補助回路
８、８ａ、８ｂ  制御回路
Ｑ1 、Ｑ2   第１及び第２の主スイッチ
Ｑ3   補助スイッチ
Ｃ1   平滑用コンデンサ
Ｌ1   主インダクタンス巻線
Ｌa 、Ｌb   第１及び第２の補助インダクタンス巻線
Ｃq1、Ｃq2  第１及び第２のソフトスイッチング用コンデンサ
【図１】
0004085234.tif 000002
【図２】
0004085234.tif 000003
【図３】
0004085234.tif 000004
【図４】
0004085234.tif 000005
【図５】
0004085234.tif 000006
【図６】
0004085234.tif 000007
【図７】
0004085234.tif 000008
【図８】
0004085234.tif 000009
【図９】
0004085234.tif 000010
【図１０】
0004085234.tif 000011
【図１１】
0004085234.tif 000012
【図１２】
0004085234.tif 000013
【図１３】
0004085234.tif 000014
【図１４】
0004085234.tif 000015
【図１５】
0004085234.tif 000016
【図１６】
0004085234.tif 000017
【図１７】
0004085234.tif 000018
【図１８】
0004085234.tif 000019
【図１９】
0004085234.tif 000020