(57)【特許請求の範囲】
【請求項１】
一導電型の半導体基板と、
前記基板の表面に積層したノンドープで形成された複数層のエピタキシャル層と、
前記エピタキシャル層を貫通して少なくとも第１および第２の島領域を形成する一導電型の分離領域と、
前記第１の島領域上に形成された絶縁層と、前記第２の島領域に形成されたホトダイオードとを備え、前記第１の島領域はフローティングアイランドであり、前記絶縁層上には少なくとも抵抗体または容量が形成されることを特徴とする光半導体集積回路装置。
【請求項２】
前記絶縁層はＬＯＣＯＳ酸化膜であることを特徴とする請求項１記載の光半導体集積回路装置。
【請求項３】
前記容量の絶縁膜はシリコン窒化膜であり、前記シリコン窒化膜は前記抵抗体形成領域を除いた前記第１および第２の島領域上に形成されることを特徴とする請求項１または請求項２記載の光半導体集積回路装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ホトダイオード、抵抗体および容量を一体化した光半導体集積回路装置であり、ホトダイオードの高速応答を可能とするノンドープエピタキシャル層上に抵抗体および容量を形成することを目的とする。
【０００２】
【従来の技術】
受光素子と周辺回路とを一体化してモノリシックに形成した光半導体集積回路装置は、受光素子と回路素子とを別個に形成しハイブリットＩＣ化したものと異なりコストダウンが期待できる。更に、上記ハイブリットＩＣ化したものは外部電磁界による雑音に対しても強いというメリットを有する。
【０００３】
このような光半導体集積回路装置の従来における構造として、以下に、図９を参照にして、その構造について説明する。
【０００４】
先ず、図９は、従来における光半導体集積回路装置の断面図である。具体的には、ホトダイオード１、抵抗体２およびＮＰＮトランジスタ３とを組み込んだＩＣの断面図である。図示の如く、Ｐ型の単結晶シリコン半導体基板４上には、気相成長法によりノンドープで積層した第１のエピタキシャル層５が、例えば、１５〜２０μｍ程度の厚さで形成されている。同様に、この第１のエピタキシャル層５上には、気相成長法によりリン（Ｐ）ドープで積層した第２のエピタキシャル層６が、例えば、４〜６μｍ程度の厚さで形成されている。そして、第１および第２のエピタキシャル層５、６は、両者を完全に貫通するＰ＋型の分離領域７により第１の島領域８および第２の島領域９に電気的に分離されている。尚、この第１の島領域８にはホトダイオード１が形成され、また、第２の島領域９にはＮＰＮトランジスタ３が形成される。
【０００５】
第１の島領域８では、第２のエピタキシャル層６表面にはカソード取出しとなるＮ＋型の拡散領域１０が略全面に形成されており、この第２のエピタキシャル層６表面には酸化膜１１が形成されている。そして、この酸化膜１１を部分的に開孔したコンタクトホールを介してカソード電極１２がＮ＋型の拡散領域１０にコンタクトする。一方、分離領域７をホトダイオード１のアノード側低抵抗取出し領域として、アノード電極（図示せず）が分離領域７の表面にコンタクトする。この結果、ホトダイオード１が構成される。
【０００６】
一方、第２の島領域９では、第１のエピタキシャル層５と第２のエピタキシャル層６との境界部にはＮ＋型の埋め込み層１８が埋め込まれている。このＮ＋型の埋め込み層１８上方の第２のエピタキシャル層６表面には、ＮＰＮトランジスタ３のＰ型のベース領域１９、Ｎ＋型のエミッタ領域２０およびＮ＋型のコレクタ領域２１を形成している。そして、各拡散領域上にはＡｌ電極２２がコンタクトし、酸化膜１１上を延在するＡｌ配線が各素子を連結する。この結果、ＮＰＮトランジスタ３が構成され、ホトダイオード１が光信号入力部を、ＮＰＮトランジスタ３が他の素子と共に信号処理回路を構成する。
【０００７】
また、第１の島領域８と第２の島領域９とを分離する分離領域７上に形成されたＬＯＣＯＳ酸化膜１４上には、抵抗体２が形成されている。この抵抗体２は、ＬＯＣＯＳ酸化膜１４上に堆積された、例えば、ポリシリコン１５からなる。そして、ポリシリコン１５上にはシリコン酸化膜１１、シリコン窒化膜１７が２層堆積している。尚、それらに設けられたコンタクトホールを介してＡｌ電極１６が形成されている。
【０００８】
【発明が解決しようとする課題】
上述したように、従来の光半導体集積回路装置では、第１の島領域８にホトダイオード１を形成し、第２の島領域９にＮＰＮトランジスタ３を形成していた。そして、第１および第２のエピタキシャル層５、６を第１および第２の島領域８、９に分離する分離領域７上のＬＯＣＯＳ酸化膜１４には、抵抗体２を形成していた。
【０００９】
しかしながら、従来における構造では、分離領域７上のＬＯＣＯＳ酸化膜１４に抵抗体２を形成すると、ＬＯＣＯＳ酸化膜１４を介してポリシリコン１５と分離領域７との間に寄生容量が発生する。つまり、分離領域７は基板４と連続して形成されており、抵抗体２を構成するポリシリコン１５と基板４とは、実質、ＬＯＣＯＳ酸化膜１４を介して寄生容量を発生する。そのことで、従来の光半導体集積回路装置では、抵抗体−基板間の寄生容量により高周波特性が劣化するとういう課題があった。
【００１０】
【課題を解決するための手段】
本発明は、上記した従来の課題に鑑みてなされたもので、本発明である光半導体集積回路装置では、一導電型の半導体基板と、前記基板の表面に積層したほぼノンドープで形成された複数層のエピタキシャル層と、前記エピタキシャル層を貫通して少なくとも第１および第２の島領域を形成する一導電型の分離領域と、前記第１の島領域上の略全面に形成された絶縁層と、前記第２の島領域に形成されたホトダイオードとを備え、前記絶縁層上には少なくとも抵抗体または容量が形成されることを特徴とする。
【００１１】
本発明の光半導体集積回路装置は、好適には、前記第１の島領域はフローティングアイランドであることを特徴とする。
【００１２】
更に、本発明の光半導体集積回路装置は、好適には、前記第１の島領域上の略全面に形成された絶縁層はＬＯＣＯＳ酸化膜であることを特徴とする。
【００１３】
【発明の実施の形態】
以下に、本発明の実施の形態について図面を参照しながら詳細に説明する。
【００１４】
図１は、本発明における抵抗体３１、容量３２およびホトダイオード３３とを組み込んだ光半導体集積回路装置の断面図を示したものである。
【００１５】
図示の如く、Ｐ−型の単結晶シリコン基板３４上には、例えば、比抵抗１００Ω・ｃｍ以上、厚さ６．０〜８．０μｍであるノンドープで積層された第１のエピタキシャル層３５が形成されている。この第１のエピタキシャル層３５上には、例えば、比抵抗１００Ω・ｃｍ以上、厚さ６．０〜８．０μｍであるノンドープで積層された第２のエピタキシャル層３６が形成されている。そして、基板３４、第１のエピタキシャル層３５および第２のエピタキシャル層３６には、３者を貫通するＰ＋型分離領域３７によって第１の島領域３８および第２の島領域３９が形成されている。
【００１６】
この分離領域３７は、基板３４表面から上下方向に拡散した第１の分離領域４０、第１のエピタキシャル層３５表面から上下方向に拡散した第２の分離領域４１および第２のエピタキシャル層３６の表面から拡散した第３の分離領域４２から成る。そして、３者が連結することで第１および第２のエピタキシャル層３５、３６を島状に分離する。
【００１７】
そして、本発明の光半導体集積回路装置では、第１の島領域３８を覆うようにＬＯＣＯＳ酸化膜４３を形成し、このＬＯＣＯＳ酸化膜４３上に抵抗体３１および容量３２を形成することに特徴がある。つまり、本発明の光半導体集積回路装置では、フローティングアイランド上のＬＯＣＯＳ酸化膜４３上に抵抗体３１および容量３２を形成している。ここで、ＬＯＣＯＳ酸化膜４３は、たんに厚い絶縁膜に置き換えることもできる。
【００１８】
そして、上述の如く、第１の島領域３８上には抵抗体３１および容量３２が形成され、第２の島領域３９にはホトダイオード３３が形成されている。そして、抵抗体３１、容量３２およびホトダイオード３３上には絶縁層５０として、例えば、ＢＰＳＧ（Ｂｏｒｏｎ  Ｐｈｏｓｐｈｏ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）膜、ＳＯＧ（Ｓｐｉｎ  Ｏｎ  Ｇｌａｓｓ）膜等が堆積されている。そして、この絶縁層５０等に設けられたコンタクトホールを介してそれぞれの素子に電極５１、５２、５３、５４が接続している。以下に、それぞれの構造について説明する。
【００１９】
先ず、第１の島領域３８上に形成される抵抗体３１および容量３２について説明する。図示の如く、第１の島領域３８はノンドープで形成された第１および第２のエピタキシャル層３５、３６のみで構成されている。つまり、第１の島領域３８はフローティングアイランドとして形成されている。そして、第１の島領域３８表面には、第１の島領域３８を区切る分離領域３７上を含めてＬＯＣＯＳ酸化膜４３が全面に形成されている。このＬＯＣＯＳ酸化膜４３上に抵抗体３１および容量３２が形成されている。尚、ＬＯＣＯＳ酸化膜４３は必ずしも第１の島領域３８全面に形成されることはない。詳細は後述するが、抵抗体３１および容量３２と基板との間に発生する寄生容量を低減できる領域に形成されれば良い。
【００２０】
本実施の形態における抵抗体３１は、ＬＯＣＯＳ酸化膜４３上に堆積された、例えば、ポリシリコン４５により形成されている。このポリシリコン４５上にはシリコン酸化膜４７および絶縁層５０が堆積し、この２者にはコンタクトホールが設けられたいる。そして、このコンタクトホールを介して、例えば、Ａｌからなる外部電極５１がポリシリコン４５に接続し、抵抗体３１は構成されている。一方、本実施の形態における容量３２は、ＬＯＣＯＳ酸化膜４３上に堆積された、例えば、ポリシリコンよりなる下部取り出し電極４６および上部取り出し電極４９と絶縁膜としてのシリコン窒化膜４８により形成されている。そして、絶縁層５０に設けられたコンタクトホールを介して上部電極５２、シリコン窒化膜４８および絶縁層５０に設けられたコンタクトホールを介して下部電極５３が、例えば、Ａｌから形成されている。
【００２１】
そして、本発明の光半導体集積回路装置では、上述したように、抵抗体３１および容量３２を第１の島領域３８表面に形成されたＬＯＣＯＳ酸化膜４３上に形成することに特徴がある。つまり、抵抗体３１を構成するポリシリコン４５および容量３２を構成する下部取り出し電極４６をフローティングアイランドである第１の島領域３８上に配置することである。そのことで、抵抗体３１および容量３２が形成されたＬＯＣＯＳ酸化膜４３の下には、高比抵抗であるイントリシック層が存在する。この構造を有することで、ポリシリコン４５および下部取り出し電極４６と基板３４との間で発生する寄生容量の絶縁膜はＬＯＣＯＳ酸化膜４３と第１および第２のエピタキシャル層３５、３６とで構成されることとなる。その結果、ほぼＬＯＣＯＳ酸化膜１４（図９参照）のみで絶縁膜を形成していた従来の構造と比較して、本発明での寄生容量の絶縁層はその幅を広くとることでき、寄生容量の自己容量を大幅に低減することができる。
【００２２】
更に、本発明の光半導体集積回路装置では、ＬＯＣＯＳ酸化膜４３上に形成された抵抗体３１において、抵抗体３１を構成するポリシリコン４５上にはシリコン窒化膜４８が形成されていないことに特徴がある。そのことで、本実施の形態では説明を省略しているが、水素アニール工程による水素がポリシリコン４５全体に均一に入る。その結果、抵抗体３１のシート抵抗値は、ポリシリコン４５のパターン形状や長さ等に左右されることなく均一に下げることができ、また、安定した値を得ることができる。
【００２３】
更に、本発明の光半導体集積回路装置では、ＬＯＣＯＳ酸化膜４３上に形成された容量３２において、この容量３２の下部取り出し電極４６上にはシリコン酸化膜４７を除去し、シリコン窒化膜４８のみを堆積している。そのことで、先ず、誘電体膜としてはシリコン酸化膜４７よりも誘電体率の大きいシリコン窒化膜４８を用いることができる。そして、シリコン窒化膜４８を単層とすることで誘電体膜自体を薄く形成することができる。その結果、容量３２の自己容量を大きくすることができる。
【００２４】
尚、本実施の形態では、第１の島領域３８上に形成されたＬＯＣＯＳ酸化膜４３上に抵抗体３１および容量３２を形成しているが、特に、この構造に限定する必要はない。それぞれ個々の島領域上にＬＯＣＯＳ酸化膜を形成し、別個に抵抗体３１または容量３２を形成した場合でも、同様な効果を得ることができる。その他、１つの島領域上に複数の抵抗体または複数の容量等が形成された構造も可能である。
【００２５】
次に、第２の島領域３９に形成されるホトダイオード３３について説明する。図示の如く、この構造としては、第２のエピタキシャル層３６表面には、Ｎ＋型の拡散領域４４が略全面に形成されている。そして、上述したように、第１および第２のエピタキシャル層３５、３６はノンドープで形成され、Ｎ＋型の拡散領域４４はカソード領域として用いられている。そして、Ｎ＋型の拡散領域４４は第２のエピタキシャル層３６表面に形成され、その表面にはシリコン窒化膜４８が堆積している。そして、このシリコン窒化膜４８およびこの上層に形成された絶縁層５０に形成されたコンタクトホールを介してカソード電極５４が接続している。一方、上述したように、基板３４はＰ−型の単結晶シリコン基板であり、また、Ｐ＋型の分離領域３７と連結している。そして、図示はしていないが、分離領域３７表面にはアノード電極が形成されており、分離領域３７と接続している基板３４をアノード領域として用いている。分離領域３７はアノード導出領域の役割を果たしている。
【００２６】
そして、ホトダイオード３３の作用は、次に説明する通りである。例えば、ホトダイオード３３のカソード電極５４に＋５Ｖの如きＶＣＣ電位を、アノード電極にＧＮＤ電位を印加し、ホトダイオード３３に逆バイアスが印加した状態にする。このとき、ホトダイオード３３では、上述の如く、第１および第２のエピタキシャル層３５、３６はノンドープにより形成されているので、従来の構造と比較しても、より広い幅の空乏層形成領域を確保することができる。つまり、ノンドープで形成されている第１および第２のエピタキシャル層３５、３６のほぼ全ての領域を空乏層形成領域とすることができる。そのことで、本発明におけるホトダイオード３３では、接合容量を低減することができるので、空乏層を広げることができる。そして、ホトダイオード３３に逆バイアスが印加した状態では空乏層が広く形成されるので、光の入射により発生する生成キャリアの移動速度を向上させることができる。その結果、ホトダイオード３３の高速応答を可能にすることができる。
【００２７】
つまり、ホトダイオード３３では、光の波長等の目的用途にも関係するが、ノンドープで形成されたエピタキシャル層を多層に積層し、空乏層形成領域を確保するほどホトダイオード３３の特性を向上することができる。
【００２８】
更に、本発明である光半導体集積回路装置では、このホトダイオード３３の第２のエピタキシャル層３６表面をシリコン窒化膜４８単層のみで覆っている。そのことで、従来の構造のように、ホトダイオード１（図９参照）表面をシリコン酸化膜１１（図９参照）で被覆した場合と比較して大幅に光の感度を向上させることができる。
【００２９】
尚、上述したように、本実施の形態ではノンドープで形成されたエピタキシャル層が２層構造の場合について説明したが、特に、この構造に限定する必要はない。ホトダイオードの使用用途に応じて、ノンドープから成る多層のエピタキシャル層が積層された場合も同様な効果を得ることができる。そして、その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【００３０】
次に、図２〜図８を参照にして、本発明の１実施の形態である抵抗体、容量およびホトダイオードとが組み込まれた光半導体集積回路装置の製造方法について、以下に説明する。尚、以下の説明では、図１に示した光半導体集積回路装置で説明した各構成要素と同じ構成要素には同じ符番を付すこととする。
【００３１】
先ず、図２に示す如く、Ｐ−型の単結晶シリコン基板３４を準備し、この基板３４の表面を熱酸化して全面に酸化膜を、例えば、０．０３〜０．０５μｍ程度形成する。その後、公知のフォトリソグラフィ技術により分離領域３７の第１の分離領域４０を形成する部分に開口部が設けられたフォトレジストを選択マスクとして形成する。そして、Ｐ型不純物、例えば、ホウ素（Ｂ）を加速電圧６０〜１００ｋｅＶ、導入量１．０×１０13〜１．０×１０15／ｃｍ2でイオン注入し、拡散する。その後、フォトレジストを除去する。
【００３２】
次に、図３に示す如く、図２において形成したシリコン酸化膜を全て除去し、基板３４をエピタキシャル成長装置のサセプタ上に配置する。そして、ランプ加熱によって基板３４に、例えば、１０００℃程度の高温を与えると共に反応管内にＳｉＨ2Ｃｌ2ガスとＨ2ガスを導入する。そのことにより、基板３４上に、例えば、比抵抗１００Ω・ｃｍ以上、厚さ６．０〜８．０μｍ程度の第１のエピタキシャル層３５を成長させる。そして、第１のエピタキシャル層３５の表面を熱酸化して全面に酸化膜を、例えば、０．０３〜０．０５μｍ程度形成する。この酸化膜上に公知のフォトリソグラフィ技術により分離領域３７の第２の分離領域４１を形成する部分に開口部が設けられたフォトレジストを選択マスクとして形成する。そして、Ｐ型不純物、例えば、ホウ素（Ｂ）を加速電圧６０〜１００ｋｅＶ、導入量１．０×１０13〜１．０×１０15／ｃｍ2でイオン注入し、拡散する。その後、フォトレジストおよびシリコン酸化膜を除去する。このとき、分離領域３７の第１の分離領域４０が同時に拡散される。
【００３３】
次に、図４に示す如く、図３において形成したシリコン酸化膜を全て除去し、再び、基板３４をエピタキシャル成長装置のサセプタ上に配置する。そして、ランプ加熱によって基板３４に、例えば、１０００℃程度の高温を与えると共に反応管内にＳｉＨ2Ｃｌ2ガスとＨ2ガスを導入する。そのことにより、第１のエピタキシャル層３５上に、例えば、比抵抗１００Ω・ｃｍ以上、厚さ６．０〜８．０μｍ程度の第２のエピタキシャル層３６を成長させる。そして、第２のエピタキシャル層３６の表面を熱酸化して全面に酸化膜を、例えば、０．０３〜０．０５μｍ程度形成する。この酸化膜上に公知のフォトリソグラフィ技術により分離領域３７の第３の分離領域４２を形成する部分に開口部が設けられたフォトレジストを選択マスクとして形成する。そして、Ｐ型不純物、例えば、ホウ素（Ｂ）を加速電圧６０〜１００ｋｅＶ、導入量１．０×１０13〜１．０×１０15／ｃｍ2でイオン注入し、拡散する。その後、フォトレジストおよびシリコン酸化膜を除去する。このとき、分離領域３７の第２の分離領域４１が同時に拡散される。
【００３４】
次に、図５に示す如く、先ず、第２のエピタキシャル層３６の所望の領域にＬＯＣＯＳ酸化膜４３を形成する。図示はしていないが、第２のエピタキシャル層３６の表面を熱酸化して全面にシリコン酸化膜を、例えば、０．０３〜０．０５μｍ程度形成する。そして、この酸化膜上にシリコン窒化膜を、例えば、０．０５〜０．２μｍ程度形成した後、ＬＯＣＯＳ酸化膜４３を形成する部分に開口部が設けられるようにシリコン窒化膜を選択的に除去する。その後、このシリコン窒化膜をマスクとして用い、シリコン酸化膜上から、例えば、８００〜１２００℃程度でスチーム酸化で酸化膜付けを行う。そして、同時に、基板３４全体に熱処理を与えＬＯＣＯＳ酸化膜４３を形成する。特に、Ｐ＋型分離領域３７上にはＬＯＣＯＳ酸化膜４３を形成することで、より素子間分離が成される。ここで、ＬＯＣＯＳ酸化膜４３は、例えば、厚さ０．５〜１．０μｍ程度に形成される。
【００３５】
次に、シリコン窒化膜およびシリコン酸化膜を全て除去した後、再び、第２のエピタキシャル層３６の表面を熱酸化して全面に酸化膜を、例えば、０．０３〜０．０５μｍ程度形成する。そして、この酸化膜上に全面にポリシリコン膜５６を、例えば、０．２〜０．３μｍ程度堆積させる。その後、このポリシリコン膜５６に、Ｐ型不純物、例えば、フッカホウ素（ＢＦ2）を加速電圧３０〜７５ｋｅＶ、導入量１．０×１０15〜１．０×１０17／ｃｍ2でイオン注入する。このとき、分離領域３７を構成する第１、第２および第３の分離領域４０、４１、４２が連結することでＰ＋型の分離領域３７が形成される。
【００３６】
次に、図６に示す如く、図５で堆積したポリシリコン膜５６上に公知のフォトリソグラフィ技術により抵抗体３１を形成するポリシリコン４５および容量３２の下部取り出し電極４６を形成する部分にのみフォトレジストを選択的に残す。その後、エッチングによりその他の領域のポリシリコン膜５６を除去する。そして、第２のエピタキシャル層３６の表面を熱酸化して全面にシリコン酸化膜４７を、例えば、０．０３〜０．０５μｍ程度形成する。この酸化膜４７上に公知のフォトリソグラフィ技術により容量３２の下部取り出し電極４６およびホトダイオード３３のＮ＋型の拡散領域４４を形成する部分に開口部が設けられたフォトレジストを選択マスクとして形成する。そして、Ｎ型不純物、例えば、ヒ素（Ａｓ）を加速電圧８０〜１２０ｋｅＶ、導入量１．０×１０13〜１．０×１０15／ｃｍ2でイオン注入し、拡散する。その後、フォトレジストを除去する。
【００３７】
次に、図７に示す如く、先ず、容量３２の下部取り出し電極４６およびホトダイオード３３上のシリコン酸化膜４７を公知のフォトリソグラフィ技術により同時に除去する。そして、第２のエピタキシャル層３６表面には、例えば、８００℃、２時間程度のＣＶＤ法により、シリコン窒化膜４８を厚さ４５０〜１０００Å程度堆積する。その後、公知のフォトリソグラフィ技術により抵抗体３１のポリシリコン４５上面のシリコン窒化膜４８を選択的に除去する。
【００３８】
次に、シリコン酸化膜４７上面およびシリコン窒化膜４８上全面にポリシリコン５７を、例えば、０．１〜０．３μｍ程度堆積する。そして、このポリシリコン５７上に、公知のフォトリソグラフィ技術により容量３２の上部取り出し電極４９を形成する部分に開口部が設けられたフォトレジストを選択マスクとして形成する。そして、Ｎ型不純物、例えば、ヒ素（Ａｓ）を加速電圧８０〜１２０ｋｅＶ、導入量１．０×１０13〜１．０×１０15／ｃｍ2でイオン注入し、拡散する。その後、フォトレジストを除去する。
【００３９】
尚、この工程により、抵抗体３１上のシリコン窒化膜４８は除去された構造となる。本実施の形態では水素アニール工程については説明を省略するが、その水素アニール工程において、コンタクトホールの有無に関わらず水素が抵抗体３１を構成するポリシリコン４５全体に均一に入る。そのため、ポリシリコン４５のパターン形状やポリシリコン４５の長さに依存することなく水素が均一に入り、抵抗体３１のシート抵抗値が安定する。
【００４０】
更に、下部取り出し電極４６およびホトダイオード３３上にはシリコン窒化膜４８が単層で形成される構造となる。その結果、上述したように、容量３２では、誘電率の大きいシリコン窒化膜４８を絶縁膜として用いることができる等により、自己容量を増大することができる。一方、ホトダイオード３３では、反射防止膜としてシリコン窒化膜４８を用いることができ、シリコン酸化膜を反射防止膜として用いる従来の構造よりも光の感度を向上させることができる。
【００４１】
次に、図８に示す如く、図７において、ヒ素（Ａｓ）を注入したポリシリコン５７上に、公知のフォトリソグラフィ技術によりレジストを選択マスクとして形成する。その後、エッチングにより選択的にポリシリコン５７をエッチングし、容量３２の上部取り出し電極４９を形成する。
【００４２】
最後に、図１に示す如く、上述した素子上に、例えば、全面に絶縁層５０としてＢＰＳＧ膜、ＳＯＧ膜等を堆積する。その後、公知のフォトリソグラフィ技術により外部電極形成用のコンタクトホールを形成する。そして、絶縁層５０に形成したコンタクトホールを介して、例えば、Ａｌから成る外部電極５１、５２、５３、５４を形成し、図１に示した抵抗体３１、容量３２およびホトダイオード３３とを組み込んだ光半導体集積回路装置が完成する。
【００４３】
尚、上記した本実施の形態では、抵抗体、容量およびホトダイオードとを組み込んだ光半導体集積回路装置について述べたが、特に、上記した形に限定する必要はない。その他、ホトダイオードと周辺回路とを組み込んだＩＣにおいても、同等の効果を得ることができる。そして、その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【００４４】
【発明の効果】
第１に、本発明の光半導体集積回路装置によれば、半導体基板上にノンドープで多層に積層されたエピタキシャル層を複数の島領域に分離し、その島領域の少なくとも１つはフローティングアイランドとする。そして、前記フローティングアイランドとした島領域上にＬＯＣＯＳ酸化膜を形成し、ＬＯＣＯＳ酸化膜上には少なくとも抵抗体または容量を形成する。そのことで、抵抗体では、抵抗体を構成するポリシリコンと基板との間にはＬＯＣＯＳ酸化膜とノンドープのエピタキシャル層が存在する。一方、容量においても、下部取り出し電極と基板との間にはＬＯＣＯＳ酸化膜とノンドープのエピタキシャル層が存在する。この構造により、両者と基板との間に発生する寄生容量は絶縁膜の厚みにより、その自己容量を大幅に低減することができる。その結果、高周波特性に優れた光半導体集積回路装置を実現することができる。
【００４５】
第２に、本発明の光半導体集積回路装置によれば、前記複数の島領域の少なくとも１つにはホトダイオードが形成されている。そのことで、ホトダイオードでは、ノンドープによるエピタキシャル層を用いて構成されているので、逆バイアス状態において、エピタキシャル層領域のほぼ全領域を空乏層形成領域として利用することができる。その結果、高速応答が可能なホトダイオードを実現することができる。
【００４６】
第３に、本発明の光半導体集積回路装置によれば、ホトダイオードにおいて、ホトダイオード形成領域表面の略全面にシリコン窒化膜を単層で形成している。そのため、ホトダイオードにおける感度を、従来の構造よりも向上させることができる。
【００４７】
第４に、本発明の光半導体集積回路装置の製造方法によれば、抵抗体を構成するポリシリコン形成領域を除いてシリコン窒化膜を堆積する。そのことで、水素アニール工程では、コンタクトホールの有無に関わらず水素がポリシリコンポリシリコン全体に均一に入る。その結果、抵抗体のパターン形状や抵抗体の長さに依存することなく水素が均一に入り、抵抗体のシート抵抗値が安定する。
【図面の簡単な説明】
【図１】本発明の実施の形態での光半導体集積回路装置を説明する断面図である。
【図２】本発明の実施の形態での光半導体集積回路装置の製造方法を説明する断面図である。
【図３】本発明の実施の形態での光半導体集積回路装置の製造方法を説明する断面図である。
【図４】本発明の実施の形態での光半導体集積回路装置の製造方法を説明する断面図である。
【図５】本発明の実施の形態での光半導体集積回路装置の製造方法を説明する断面図である。
【図６】本発明の実施の形態での光半導体集積回路装置の製造方法を説明する断面図である。
【図７】本発明の実施の形態での光半導体集積回路装置の製造方法を説明する断面図である。
【図８】本発明の実施の形態での光半導体集積回路装置の製造方法を説明する断面図である。
【図９】従来の実施の形態での光半導体集積回路装置を説明する断面図である。
【符号の説明】
３１            抵抗体
３２            容量
３３            ホトダイオード
３４            Ｐ−型の単結晶シリコン基板
３５            第１のエピタキシャル層
３６            第２のエピタキシャル層
３７            分離領域
４３            ＬＯＣＯＳ酸化膜
【図１】
0004162412.tif 000002
【図２】
0004162412.tif 000003
【図３】
0004162412.tif 000004
【図４】
0004162412.tif 000005
【図５】
0004162412.tif 000006
【図６】
0004162412.tif 000007
【図７】
0004162412.tif 000008
【図８】
0004162412.tif 000009
【図９】
0004162412.tif 000010