(57)【特許請求の範囲】
【請求項１】
第１行第１列、第１行第３列、第３行第１列および第３行第３列のピクセルを各々制御する第１の薄膜トランジスタと、
第１行第２列、第２行第１列、第２行第３列および第３行第２列のピクセルを各々制御する第２の薄膜トランジスタと、
を備え、
第２行第２列のピクセルを制御する第３および第４の薄膜トランジスタと、
を備えた画像セルであって、
前記第１の薄膜トランジスタと第３の薄膜トランジスタは、第１の極性のパルスでターンオンし、
前記第２の薄膜トランジスタと第４の薄膜トランジスタは、前記第１の極性とは異なる第２の極性のパルスでターンオンし、
前記第３の薄膜トランジスタのターンオン電圧は前記第１の薄膜トランジスタのターンオン電圧より高く、
前記第４の薄膜トランジスタのターンオン電圧は前記第２の薄膜トランジスタのターンオン電圧より高く、
前記ピクセルを制御する第１、第２、第３、および第４の薄膜トランジスタは、該薄膜トランジスタにターンオン電圧を供給する１のゲートラインおよび１のデータラインに接続されている、
画像セル。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、２Ｄ（２次元）感知及びディスプレイのアレイの技術に関し、より詳細には画像形成及びディスプレイのアレイにおいてピクセルのクラスタを形成する方法及びその実施に関する。
【０００２】
本発明は、ピクセルのロー（行）及びコラム（列）を駆動するピクセルスイッチとして薄膜トランジスタ（ＴＦＴ）を用いるアクティブマトリックス構成を有する２Ｄ画像形成及びディスプレイのアレイに適用でき、特定の参照物と共に説明される。しかし、本発明はより広範囲の用途をもち、本発明の教示を有益に用いることができる他の環境及び用途において有益に使用できることが理解されるであろう。
【０００３】
【従来の技術】
薄膜トランジスタ制御のピクセルアレイは、多くのタイプの２Ｄスキャナー及び大画面ディスプレイにおける基本的な基礎単位である。従来のアレイデザインでは、走査ドライバがＴＦＴのゲートを制御して、データラインを介して信号を各ピクセルに転送したり各ピクセルから転送したりする。図１に示されるように、ピクセルセンサ１０はコラム及びローに複数配列されてアレイを形成する。ピクセルセンサの各コラム１２は１つのゲートライン１４を共有し、ピクセルセンサの各ロー１６は１つのデータライン１８を共有する。ＴＦＴ２０のうちの１つが各ピクセルセンサ／ディスプレイエレメント１０、ゲートライン１４及びデータライン１８に接続されるように、ＴＦＴ２０は各ゲートライン１４及びデータライン１８の交差点に配置されている。従って、従来のデザインでは、ピクセル構成２２はゲートライン、データライン、ピクセルセンサ／ディスプレイエレメント及び少しのマージンからなる。ゲートライン及びデータラインの幅は、電気信号を伝えるためのコンダクタンスの要求量によって決定される。アレイの解像度は、センサ／ディスプレイエレメントのサイズならびにゲートライン及びデータラインの幅によって制限される。画像形成又はディスプレイのためにアレイの妥当な充填率を維持するためには、ピクセルセンサ／ディスプレイエレメント１０のサイズをあまり小さくすることはできない。何故なら、サイズを小さくしすぎるとディスプレイ又は画像の品質に影響を及ぼすからである。ゲートライン又はデータラインの数を減少させると、ピクセルアレイのサイズを大きくすることができ、性能も改良することができる。
【０００４】
現行の２Ｄスキャナー及びフラットパネルディスプレイでは、ピクセルの各コラムはゲートラインを介して高速単一結晶シリコン回路の外部シフトレジスタに接続し、ピクセルの各ローはデータラインを介して外部データ転送システムに接続する。このようなデザインでは、ピクセルアレイと外部回路との間に多数のライン接続が存在する。従って、各ライン間の間隔が非常に小さい高密度アレイは特にパッケージングが非常に複雑であり、困難で高価である。
【０００５】
従来の２Ｄ画像形成システムでは、大量の冗長ピクセルデータが処理されることも既知である。図１に示すようなアレイ構成では、感知処理はコラム毎に行われる。データラインの各ローは電気信号を同時に転送し、画像形成処理の解像度、グレーレベル及びカラーは特定のアレイのデザインによって固定されるため、柔軟性が殆どない。
【０００６】
しかし、実際には、通常の文書は多様な解像度、グレーレベル又はカラーを有する。同一文書においてさえも、異なるサブ領域は異なる画像特性（解像度、グレーレベル又はカラー）を有しうる。更に、用途によっては、同一文書から異なる画像品質が要求される可能性がある。例えば、高解像度のカラー画像のプリスキャンは、走査時間及びメモリスペースを節約することができる低解像度及びブラック／ホワイトのカラーで行われうる。
【０００７】
従来の画像形成処理を用いて、画像形成領域内の各ピクセルを読み取ってデータ収集システムに信号を送る。外部システムはこの情報を分析し、データを圧縮する。従って、膨大な量の冗長データの転送及び記憶を処理する必要があり、画像形成速度を増加させようとする際に障害となる。
【０００８】
更に、従来のデザインでは、窒化シリコン（ＳｉＮ）ゲート絶縁体を有するＮチャネルのａ−Ｓｉ  ＴＦＴがピクセルスイッチとして使用されている。このようなデバイスは、低いリーク電流、小さなしきい値電圧及び優れたスイッチ特性を有することで既知である。しかし、Ｐチャネルのａ−Ｓｉ  ＴＦＴは、流動性がより低く、スイッチ特性が劣っていることで既知である。更に、ゲート絶縁体としてＳｉＮ膜のみを有するＴＦＴに関しては、ＮチャネルのＴＦＴのしきい値電圧は０ボルトに近い。従って、既存の従来のアレイデザインは、単一のしきい値電圧を有するＮチャネルのＴＦＴを実施しており、ＰチャネルのＴＦＴ及び異なるしきい値電圧を有するＴＦＴは望ましいものとして考慮されていない。
【０００９】
従って、ピクセルのクラスタが形成され、ピクセル内のピクセルセンサ／ディスプレイエレメントを個々にアドレスすることができる画像形成及びディスプレイのアレイを発達させるのが望ましいことがわかっている。ピクセルクラスタを有するピクセルセンサ／ディスプレイエレメントのアドレス指定は、様々な所定のしきい値電圧を有するＮチャネル及びＰチャネルの多結晶Ｓｉ  ＴＦＴを用いることによって達成される。このデザインにより、ピクセルのより多くのコラム及び／又はローの接続をより少ない数のゲートライン及び／又はデータラインに接続することができる。このような構造により、（ｉ）アレイ内のデータライン及び／又はゲートラインの数が減少し、充填率が向上する；（ii）外部回路へのライン接続の数が減少し、アレイのパッケージング処理が簡略になる；（iii)２Ｄ画像走査において異なる解像度レベル及び画像形成パターンを選択することができ、従って画像形成速度が向上し、データ記憶要求量が減少する；(iv)様々なしきい値電圧を有するＴＦＴを使用することによって近隣のピクセル間で平均化するなど、簡潔な動作がピクセルレベルで可能になる；（v)セルユニット内でサブピクセルとして使用されるピクセルを個々に制御するため、カラー画像形成及びディスプレイにおいて使用することができる。
【００１０】
【発明が解決しようとする課題】
本発明は、前述の全ての問題及び他の問題を克服する、新しい改良された感知及びディスプレイのアレイを考慮する。
【００１１】
【課題を解決するための手段】
本発明のアレイでは、ピクセルのクラスタが形成され、Ｎチャネル及びＰチャネルの多結晶Ｓｉ  ＴＦＴを使用してコンビネーションスイッチングを行い、クラスタ内の各ピクセルを個々にアドレスする。
【００１２】
本発明の別の態様によると、異なるしきい値電圧を有するＮチャネル及び／又はＰチャネルのＴＦＴを同一アレイにおいて使用する。
【００１３】
本発明の更に別の態様によると、異なるターンオン特性及び／又は異なる電圧しきい値を有するＴＦＴが選択的に起動される。
【００１４】
本発明の請求項１の態様は、複数のピクセルクラスタを含む２次元アレイであって、各ピクセルクラスタは、個々にアドレス可能な複数のピクセルセンサ／ディスプレイエレメントと、少なくとも１つのゲートラインと、少なくとも１つのデータラインと、複数の薄膜トランジスタ（ＴＦＴ）スイッチと、を機能的に接続して構成され、前記複数のＴＦＴスイッチのうち少なくとも１つのＴＦＴスイッチが前記複数のＴＦＴスイッチのうちの他のＴＦＴスイッチとは異なる所定の電気特性を有する。
【００１５】
本発明の主な利点は、ゲートライン及びデータラインの数を減少させることによって充填率を増加させる画像形成及びディスプレイのアレイを設けることにある。このようなアプローチは、高解像度アレイの小さなピクセルにとって特に重要である。
【００１６】
本発明の別の利点は、本発明の構造に従って配置されるアレイが外部回路へのライン接続を減少し、アレイのパッケージング処理を大幅に簡略化することである。
【００１７】
本発明の更に別の利点は、この構造によって２Ｄ画像走査のための異なる解像度レベル及び画像形成パターンを選択できることである。いくつかの解像度レベル及び画像形成パターンは異なるゲートアドレスシーケンスに従って選択され、従って画像形成速度を向上させ、データ記憶要求量を減少させる。
【００１８】
本発明の更に別の利点は、様々なしきい値電圧を有するＮチャネル及びＰチャネルのＴＦＴを使用してピクセルクラスタを構成することによって実現され、ここで高域、低域及び中間フィルタリングなどの簡潔な画像処理が達成される。
【００１９】
本発明の更に別の利点は、このデザインがカラーディスプレイ及びカラー画像走査に使用できることであり、ここでは４つのタイプのＴＦＴを使用して３つのカラーピクセル及び１つのブラック／ホワイトピクセルを制御する。
【００２０】
本発明の他の利点及び有益な点は、以下の詳細な説明を読み、理解するにつれて当業者に明らかになるであろう。
【００２１】
【発明の実施の形態】
本発明は、いくつかのパーツ及びパーツの構成において物理的な形をなすことができ、本発明の好適な実施の形態は本明細書において詳しく説明され、その一部を形成する添付図面において図示される。
【００２２】
ここで、本発明の好適な実施の形態を制限する目的ではなく、これを単に例示する目的である図面を参照する。図１は、既知の技術に従った画像形成及びディスプレイのアレイの構成を示している。
【００２３】
図２は、本発明に従った画像形成及びディスプレイのアレイ構成の簡潔な例を示している。特に、２つのピクセルコラム３０ａ及び３０ｂは単一のゲートライン３２ａを共有し（ピクセルコラム３０ｃ及び３０ｄは単一のゲートライン３２ｂを共有している）、各ピクセルロー３４ａ（３４ｂ）は単一のデータライン３６ａ（３６ｃ）に接続されており、これによってピクセルセンサ／ディスプレイエレメント（時折ピクセルと呼ばれる）１０Ａ1 及び１０Ｂ1 は同一のピクセルクラスタ内に含まれる。コラム及びローにおいてこのクラスタを繰り返すことによってアレイが構成される。あるいは、図３に示されるように、ピクセルの２つのロー３４ａ及び３４ｂは単一のデータラインを共有することができる。同一のアレイ構造において、２つ又はそれより多くのピクセルコラムが単一のゲートラインを共有し、２つ又はそれより多くのピクセルローが単一のデータラインを共有し、このタイプの組み合わせによってピクセルクラスタを形成するアレイ構造が可能であることも理解され、これは以下により詳細に示される。
【００２４】
図２を再び参照すると、Ａタイプ及びＢタイプのＴＦＴをスイッチとして使用して、ピクセルの２つのコラム又は２つのローを１つのゲートライン又は１つのデータラインに接続することができる。Ａタイプ及びＢタイプのＴＦＴには、Ｎチャネル及びＰチャネルのＴＦＴのような異なるターンオン特性を有するＴＦＴを適用可能であり、これらのＴＦＴの特性は概して図４に示される。ＰチャネルのＴＦＴは、負の電圧値（ＶT(p)）のターンオン又は電圧しきい値を有するものとして示されており、ＮチャネルのＴＦＴは正の電圧値（ＶT(n)）のターンオン又は電圧しきい値を有する。Ｎチャネル及びＰチャネルのＴＦＴを単一アレイに使用することにより、正及び負のパルスのセットが既知の技術によってシフトレジスタ（図示せず）に印加されてゲートラインをアドレスし、従って各コラムのピクセルを連続的に選択する。
【００２５】
図２のアレイのアドレスシーケンスの一例が図５に示されている。このようなアドレスシーケンスは、各ゲートラインをシフトレジスタ３３の各２つのステージに接続することによって実現され、その結果が読み出し部３５に送られる。正のゲートパルスＮA を使用してコラム３０ａ及び３０ｃ内のピクセルを（ＡタイプのＴＦＴによって）ターンオンする一方、負のパルスＮB を使用してコラム３０ｂ及び３０ｄ内のピクセルを（ＢタイプのＴＦＴによって）ターンオンする。
【００２６】
図２及び図３のＡタイプ及びＢタイプのＴＦＴの代わりに選択される方法は、異なるしきい値電圧（ＶT ）を有するＴＦＴを使用することである。異なるしきい値電圧を有する２つのＮチャネルＴＦＴの転送特性（図６に示す）は、チャネルのドーピング、ゲート誘電体のドーピング又はゲート誘電体の構造化によって実現されうる。
【００２７】
ＴＦＴのしきい値電圧は、ゲート誘電体のタイプ及び誘電膜の厚みに依存する。図７に示される構成において、ＮチャネルのＴＦＴのしきい値電圧は−１０〜＋１０ボルトの範囲内でありうる。更にこの点に関して、図８は窒化物及び酸化物のデュアル誘導体を有するｐｏｌｙ−Ｓｉ  ＴＦＴの刺激転送特性を示している。全体の厚みは１００ｎｍである。窒化物のフラクションは１、０．５、０．１及び０であり、ＶT はそれぞれ−６．４、１．３、３．０、４．１及び４．１ボルトである。図８のデータ及び図７の構成を使用して、同一の基板上に異なるＶT を有するＴＦＴの製造を容易に実現することができる。
【００２８】
適切な厚みのＳｉＮ及びＳｉＯ2 膜を有する誘電ゲート絶縁体を使用することによってしきい値電圧を制御できることが、当発明者に既知である。従って、基板上に２つの異なるしきい値電圧を有する底部ゲート（bottom-gate)ＴＦＴの構造（図７に示す）は、本発明に使用することができる構造の一例である。この構造を実現するためのスキームは、従来のゲート絶縁体形成処理を行う前にＴＦＴ１のＳｉＮ−１層を加えることである。この構造により、ＴＦＴ１のＶT(1)がＴＦＴ２のＶT(2)よりも小さくなる。
【００２９】
異なるしきい値電圧ＶT のＴＦＴを形成する他の方法が可能であり、このような方法を本発明の教示と関連して使用することができる。
【００３０】
図２のアレイにおいて、図７に示されるような異なる電圧しきい値のＴＦＴを用いて、例えば図９に示されるような特定のパルスパターンに従って所望のピクセルを選択的に起動させることが可能である。この例では、ゲートライン３２ａから生じた選択パルスＮA を印加してコラム３０ａ内のピクセルを起動させる。この後、ゲートライン３２ａに選択パルスＮB を印加して、コラム３０ｂ内のピクセルセンサ／ディスプレイエレメントを起動させる。同様に、次に続くゲートライン３２ｂに対してパルス（Ｎ＋１）A が生じるとコラム３０ｃ内のピクセルが起動され、次にパルス（Ｎ＋１）B が生じることによってコラム３０ｄ内のピクセルが起動される。
【００３１】
ＮB 及び（Ｎ＋１）B ゲートパルスはコラム３０ｂ及び３０ｄ内のピクセルのみではなく、コラム３０ａ及び３０ｃ内のピクセルもターンオンすることに注意すべきである。従って、所望のように各ピクセルを選択するには、逐次的な読み取り又は書き込み信号が必要である。画像形成に関しては、まずＡタイプのＴＦＴをターンオンし、次にＢタイプのＴＦＴをターンオンする。ディスプレイに関しては、まずＢタイプのＴＦＴをターンオンし、次にＡタイプのＴＦＴをターンオンしなければならない。この逐次の読み取り及び書出しに関する更なる論述は、この説明の以下のセクションにおいて述べられる。
【００３２】
前述したように、第１及び第２の方法ならびに図２及び図３の構造を組み合わせることにより、ピクセルの２つのコラム及び２つのローが同一アレイにおいてゲートライン及びデータラインを共有するようにさせることができる。この構成は、図１０に示される。特に、ゲートライン４４ａ及びデータライン４６の交差点において、ＴＦＴ  ＴA 〜ＴD によるデータライン及びゲートラインの共有が示されており、これによってピクセルエレメント１０Ａ1 、１０Ｂ2 、１０Ｃ2 及び１０Ｄ1 がクラスタを形成する。図１０のアレイも図２の３３及び３５のような外部エレメントを含むことに注意する。
【００３３】
図１１は、異なるしきい値電圧（ＶT ）が使用され、かつＮチャネル及びＰチャネルトランジスタの双方がトランジスタＴA 〜ＴD として使用される場合の、図１０のアレイの例示的な画像形成ゲートアドレス波形を提供している。
【００３４】
前述の教示を拡張して、コンビネーションゲートアドレス方法によって制御されるピクセルスイッチとしてＮタイプ及びＰタイプのＴＦＴを使用することにより、追加のピクセルがより少ない数のゲートラインを共有することができる。図１２には、３つのゲートラインＡ〜Ｃによって制御される８個のピクセル１０1 〜１０8 の一例が、アドレスパターンと共に示されている。この図において、ゲートラインＡ〜Ｃに対するゲートパルスの可能な組み合わせは２3 通りある。各組み合わせは、図に含まれる動作テーブルによって示されるように１つのピクセルをターンオンするように動作する。例えば、ピクセル１０1 、１０3 、１０5 及び１０7 はピクセルスイッチングエレメントとしてＮタイプのＴＦＴを使用し、ピクセル１０2 、１０4 、１０6 及び１０8 はピクセルスイッチングエレメントとしてＰタイプのＴＦＴを使用する。従って、ゲートラインＡ〜Ｃの各々が正の信号（＋Ｖ）を供給する場合、ＴＦＴ５０、５２及び５４がターンオンされ、ピクセルセンサ１０1 からデータライン５６までの経路を提供する。更なる例示的な例として、ゲートラインＡが正のパルス（＋Ｖ）を有し、ゲートラインＢ及びＣが負のパルス（−Ｖ）を有する場合、ピクセルセンサ１０4 がデータライン５６に接続される。特に、パルスのこのパターンによってＴＦＴ６０、６２及び５４がオンになり、ピクセルセンサ１０4 のデータライン５６への経路を提供する。
【００３５】
一般的な所見として、Ｎチャネル及びＰチャネルのＴＦＴをアレイに使用することにより、２n 個のピクセルエレメントをｎ個のゲートラインによって選択することができる。より一般的な所見として、ｍ個のタイプのＴＦＴがある場合、ｍn 個のピクセルエレメントを有するクラスタの各ピクセルエレメントは、ｎ個のゲートラインによって個々にアドレス可能である。従って、ピクセルクラスタはｍG ≧ｎの関係を有し、ここでｍはＴＦＴのタイプの数であり、Ｇはゲートラインの数であり、ｎはピクセルクラスタ内のピクセルエレメントの数である。
【００３６】
図１６及び図１７に示されるように、多様な２Ｄアレイ構造において前述の教示を実施することができる。図１６は、４個のピクセルエレメント８０ａ、８０ｂ、８０ｃ及び８０ｄ、２つのゲートライン８２ａ及び８２ｂならびに２つのデータライン８４ａ及び８４ｂがクラスタを形成するアレイの実施の形態を示している。近隣のピクセルエレメントとラインを共有することにより、この構造は各クラスタが１つのデータラインと１つのゲートラインを共有する構造に相当する。
【００３７】
図１７は、クラスタ内に８個のピクセルエレメント９０ａ〜９０ｈを有する実施の形態を開示している。各クラスタは、３つのゲートライン９２ａ〜９２ｃ及び１つのデータライン９４ａに接続している。近隣のピクセルエレメントとゲートラインを共有する示されたスキームを用いて、１つのゲートライン及び１つのデータラインを有する８個のピクセルエレメントからなる１つのクラスタを形成することができる。
【００３８】
個々にアドレス可能なピクセルエレメントを有するクラスタのデザインを用いて、調節可能な画像形成解像度を得ることができる。図１０に示されるような、１つのデータラインを共有するピクセルの２つのロー及び１つのゲートラインを共有するピクセルの２つのコラムのデザインを考慮すると、特定のゲートアドレスシーケンスを用いて４つのレベルの画像解像度及び多数の画像形成パターンが選択可能である。例えば、図１３（Ａ）に示されるゲートアドレスシーケンスを用いることにより、図１３（Ｂ）の画像形成パターンが生じる。この状況では、相互接続された４個のピクセルＡ〜Ｄのうち（図１０の）Ａタイプのピクセルのみがターンオンされる。図１３（Ｃ）のゲートシーケンスでは、Ａタイプ及びＣタイプのピクセルがターンオンされ、図１４に示される画像形成パターンを生じる。
【００３９】
図１５（Ａ）及び図１５（Ｂ）は、異なる空間周波数及び解像度を用いて得ることができる更なる画像形成パターンを示している。様々なパターンを選択するこの能力は、本発明の画像形成における柔軟性を示している。この画像形成パターンの用途は、画像形成バーコード、デジタルペーパー、独特の特色を有するグラフィック画像ならびに文字及びオブジェクト認識を含むことに注意する。
【００４０】
本文中に述べられる技術を用いて、ピクセルレベルのアナログ動作を得ることができる。特に、異なるしきい値電圧を有するＴＦＴを使用することによって、近隣のピクセルに関する画像信号を平均化することができる。例えば、図６に示されるＶT(2)よりも大きなゲートパルスを用いて、図１０のＡタイプ及びＢタイプのピクセルが共にターンオンされ、データライン４６はＡタイプ及びＢタイプのピクセルからの全電荷を読み取る。このアナログ能力により、画像の解像度及びディスプレイの品質を高める技術を含むアレイの動作において柔軟性を生じることができる。
【００４１】
前述の実施の形態は、ピクセルのいくつかのロー及び／又はコラムをより少ない数のゲートライン及びデータラインと組み合わせるという利点を多数の構成が有しうることにより、本発明の汎用性を示している。
【００４２】
これらの構成を検討することにより、アレイの動作に必要なゲートライン及びデータラインを減少させるとアレイの充填率が増加し、必要な外部接続を減少させることが確実になる。これは、高解像度及び高密度アレイの小さなピクセルに対して特に有用であり、画像形成解像度及びパターン画像形成、ピクセルレベルのアナログ動作、ならびに画像形成及びディスプレイのためのカラー選択を柔軟に制御する。
【００４３】
図２、図３、図１０、図１６及び図１７の前述のアレイ構成は、画像セルの例を詳細に示している。個々のピクセルは、画像セル内のサブピクセルである。アドレス信号を操作することによって画像セル内の様々なピクセルを選択的に起動することが可能であり、これによって、前述の様々な用途のためのアレイの使用に柔軟性が与えられる。
【００４４】
図１８は、例えば画像フィルタとして使用される基本的な「画像セル」のレイアウトをより詳細に示している。４個のコーナーピクセル１００ａ〜１００ｄはＮチャネルのＴＦＴ１０２ａ〜１０２ｄによって制御されており、４個のエッジピクセル１０４ａ〜１０４ｄはＰチャネルのＴＦＴ１０６ａ〜１０６ｄによって制御されている。中央ピクセル１０８は、ＴＦＴ１０２ａ〜１０２ｄ及び１０６ａ〜１０６ｄよりも高いしきい値電圧を有するＮチャネル１１０及びＰチャネル１１２の双方によって制御されている。基本的な画像セル内の全てのピクセルは、ＴＦＴチャネルを介して同一のデータライン１１４に接続されている。
【００４５】
異なる電圧しきい値及び極性の所定のパルスシーケンスを印加することによって、図１９（Ａ）〜図１９（Ｅ）に示されるパターンが生成される。特に、正の通常の電圧しきい値信号（ＶT ：＋）が印加されると、図１９（Ａ）に示すように、Ｎチャネルの通常電圧しきい値ＴＦＴ１０２ａ〜１０２ｄによって制御される４個のコーナーピクセル１００ａ〜１００ｄが起動される。負の通常電圧信号（ＶT ：−）が印加されると、図１９（Ｂ）に示されるように４個のエッジピクセル１０４ａ〜１０４ｄが起動される。図１９（Ｃ）に示されるように、高電圧の正の信号（ＶT ：＋＋）が印加されると、コーナーピクセル１００ａ〜１００ｄが再び起動され、高いＶT のＮチャネルＴＦＴ１１０によって制御される中央ピクセル１０８も起動される。同様にして、高い負の信号（ＶT ：−−）が印加されると、図１９（Ｄ）に示すように４つのエッジＴＦＴ１０４ａ〜１０４ｄが起動され、高いＶT のＰチャネルＴＦＴ１１２によって制御される中央ピクセル１０８も起動される。
【００４６】
最後に、図１９（Ｅ）に示されるように、ディスプレイモードの際、初めに正又は負の電圧信号（ＶT ：＋又はＶT ：−）が使用され、続いて高い正の信号（ＶT ：＋＋）又は負の信号（ＶT ：−−）が使用されると、中央ピクセル１０８が起動される。この最後のシーケンスでは、外側のピクセル１００ａ〜１００ｄ（１０４ａ〜１０４ｄ）は中に記憶されているデータを先に供給しているため、次のより高圧のパルス（ＶT ：＋＋又はＶT ：−−）が受け取られると、中央ピクセル１０８のみがデータライン１１４に送る情報を有する。
【００４７】
ピクセルのこの選択的な起動により、特性が広範囲の用途において実施される柔軟なアレイが生じる。特定の用途には、低域、高域及び中間フィルタリングの生成が含まれる。従って、本発明に従って構成されるアレイは、画像強調デバイスとして使用される能力を有する。
【００４８】
画像強調を提供する能力は、画像の有用性を高めるのに重要である。例えば、画像強調処理は、画像の品質、明瞭性又は視覚的外観などの人間の知覚面を向上させることができる。別の用途の例ではオブジェクト識別があり、これは画像強調処理によって可能になる。既存のシステムでは、画像強調アルゴリズムはフォトショップ（Photoshop)として既知であるソフトウェアによってオフラインで行われる。前述のピクセル接続構造に基づいて、オンラインの画像強調処理をハードウェア構造において達成することができる。ハードウェア処理は、画像強調タスクの速度及び簡易さを向上させる。オンラインのハードウェア画像強調の論述を促すために、図２０（Ａ）及び図２０（Ｂ）が画像周波数変調器の例として設けられている。
【００４９】
低域フィルタリングに注目すると、典型的な画像では、近隣のピクセル間の空間的相関が大きいため、エネルギーは主に低周波数成分に集中している。しかし、画像の劣化は、周波数ドメインに広がる広帯域ランダムノイズに更に密接に関連している。高周波数成分を低減することにより、低域フィルタリングは少量の信号の減少を犠牲にして大量のノイズを減少させる。低域フィルタリングの動作は、以下の式によって表される。
【数１】
0004138053.tif 000002
【００５０】
式中、ｈ（ｎ1 ，ｎ2 ）は低域フィルタのインパルス応答を表し、Ａはｈ（ｎ1 ，ｎ2 ）のサポートを表している。図２０（Ａ）は、ｈ（ｎ1 ，ｎ2 ）の例を提供している。前述のコンビネーションゲートアドレス技術を用いて、選択された画像パターンに対する低域フィルタリング動作を実現することができる。図２０（Ｂ）は、図２０（Ａ）のインパルス応答の画像形成パターンを示している。図２０（Ｂ）の画像形成ウィンドウ内のピクセルは全て同時にターンオンされ、コンボルーション（たたみ込み）動作の結果を生成する。
【００５１】
高域フィルタリングに関しては、画像の高周波数成分が強調されるが、これは概して画像のエッジ又は微細な部分に相当する。高域フィルタリングは局部的なコントラストを増加させ、従って画像を鮮鋭にする。高域フィルタリングに重要な基本動作は低域フィルタリングの基本動作に類似しているが、異なるタイプのインパルス応答を使用する。
【００５２】
図２１（Ａ）は、高域フィルタのインパルス応答の例を提供している。このフィルタリングスキームでは、重み付けされたピクセル信号間で減算を用いる。これは、図２１（Ｂ）及び図２１（Ｃ）の画像形成パターンを用いて画像形成を２度行い、次にその結果を互いから引くことによって達成することができる。
【００５３】
中間フィルタリングは、インパルスノイズ及び「ソルトアンドペッパー」ノイズ（ごま塩雑音）を減少させるのに有用である。これらのタイプのノイズは、画像のコーディング及びノイズの多いチャネルをわたる伝送又は電気センサのノイズによって生じる。中間フィルタリングは、非線形処理によってこれらのノイズを減少させる。中間フィルタでは、ウィンドウは画像に沿ってスライドし、ウィンドウ内のピクセルの中間強度値は処理されているピクセルの強度を表す。例えば、図２２に示されるウィンドウの平均強度は、ピクセル１２０の強度を表す。平均強度は、ウィンドウ内の全てのピクセルが同時にターンオンされる際に得られる。
【００５４】
異なるタイプのフィルタリングの使用に注目すると、典型的な文書において、画像特性の詳細は画像領域によって大幅に異なる。例えば、空の背景は通常高周波数成分が少ないが、前景のオブジェクトは高周波数成分が多い。従って、ノイズが減少される一方で有用な情報が保たれるように、異なる画像フィルタを異なる特性領域に使用するべきである。
【００５５】
図２３は、前述のピクセル接続及び選択概念に従って構成されるアレイと共に使用可能な適応画像強調システムを示している。この処理は、低画像形成解像度のプリスキャン１２６で画像１２４を処理することによって開始される。プロセッサ（処理制御）１２８は、プリスキャンの情報を使用することによって強調処理のタイプを決定する。プロセッサ１２８は、様々な既知の処理デバイスのいずれも可能であり、適切な画像フィルタを選択する既知の技術を使用することができる。この後、適応イメージャ１３０はプロセッサ１２８の制御下で画像１２４を処理し、強調された処理画像１３２が適応イメージャ１３０から得られる。プリスキャン動作及び適応画像形成は共に、本発明の教示に従って構成されたアレイを使用することによって達成することができる。
【００５６】
図２４（Ａ）、図２４（Ｂ）及び図２５は、低域フィルタリング（図２４（Ａ））、高域フィルタリング（図２４（Ｂ））及び中間フィルタリング（図２５）をそれぞれ示している。フィルタリング処理は、ソフトウェアアルゴリズムに共通して使用される概念に従う。従って、このような処理は当業者には公知である。しかし、この処理は、処理が達成されうる簡易さ及び速度を増加させるハードウェア環境において行われる。図２４（Ａ）、図２４（Ｂ）及び図２５に設けられる信号及び重みは単なる例示的な目的であり、様々な異なるインパルス応答及び重みを使用することができる。
【００５７】
図２６は、図１８に部分的に示される画像形成セルのレイアウトの拡張図を示している。完全な画像強調は、図２６に示されるようなアレイを使用して、複数回画像を横切るようにセンサアレイをステッピング（選択）することにより得られる。ステッピングのための特定の技術は当該技術において既知であり、この技術には、本願と同一の譲渡人に譲渡され、本文中に援用されて本発明の一部とするシャオドン  ウーら（Xiaodong Wu, et al.)の米国出願番号０８／６３０，９５５の "Resolution Enhancement by Multiple Scanning With a Low-Resolution 2-Dimensional Sensor Array" に記載の技術が含まれる。
【００５８】
前述の教示の更なる用途には、画像のカラーディスプレイがある。例えば、図２及び図１０に示される構成は入力スキャナーの用途のために容易に実現されるが、ディスプレイ用としては問題がある。しかし、Ｎチャネル及びＰチャネルＴＦＴをピクセルスイッチとして使用し、ディスプレイにおいてカラーピクセルの２つのコラムを１つのゲートラインを介して個々に制御することができる。更に、様々なしきい値電圧（ＶT ）を有するＴＦＴを用いて、例えば図１０に示されるようなアレイにおいてグレースケールディスプレイを実現することができる。特に、４つの異なるしきい値電圧（ＶT ）を有するピクセルＡ〜Ｄを用いて、グレースケールの４つのレベルを以下のように得ることができる。
ＶG  ピクセル
Ｖ＋              １
Ｖ＋＋            １、２
Ｖ＋＋＋          １、２、３
Ｖ＋＋＋＋        １、２、３、４
【００５９】
また、カラー画像形成処理に関連して本発明の様々な用途が存在する。１つの用途は図１０を参照して述べられ、ここで基本エレメント即ちセルは３個のカラーピクセルと１個のブラック／ホワイトピクセルから形成される。図１１に示されるようなゲートアドレスシーケンスを使用することにより、全体又は部分的なカラー画像が選択され、もしくは図１３（Ａ）に示されるゲートアドレスシーケンスを使用することによってブラック／ホワイト画像形成が選択される。所望のアドレスシーケンスの選択は、異なる文書か又は異なるカラー領域を有する同一文書に対して行われる。
【００６０】
同一文書上で、いくつかの異なるカラー選択を行って画像の特徴付けをすることができる。この使用は特にハイライトカラーを有する画像形成文書に有益であり、これによって文書全体にわたる過度のフルカラー画像形成を防ぎ、従って画像形成速度を増加させることができる。
【００６１】
前述の技術の別の用途は、カラー強調である。人間の視覚系は異なる強度（明暗）よりも異なるカラーにより敏感であるため、カラー変調は情報交換及び文書表現において多大な影響を及ぼしうる。カラー強調処理は、周波数変調及びフィルタリング技術に関連するものに類似した適切な技術を選択することによって実施される。個々のピクセルを選択することにより、カラー変調はオンラインハードウェアを用いて直接行われる。
【００６２】
アレイを形成する開示されたピクセル接続によってスキャナーの速度を増加させ、これらの技術を実施するデバイス内のデータ記憶装置をより有効に使用できる。特に、前述のように、従来の２Ｄ画像形成システムでは、大量の冗長ピクセルデータが処理されている。例えば、通常のテキスト文書では、走査される領域の６０％又はそれより多くが情報をもたない。１つの文書内でさえも、写真画像及びテキスト材料のように異なる解像度の画像が存在することも既知である。従来の画像処理を用いて、画像領域の各ピクセルがデータを読み出し、冗長データの大量の転送及び記憶を必要とするデータ収集システムに信号を送ると、画像形成速度の増加の障害になってしまう。
【００６３】
前述のシステムは、本発明の柔軟な画像形成解像度を用いることによって改良される。例えば、異なるタイプの文書に対して異なる走査解像度を用いることができる。テキスト文書に対しては、図１３（Ｂ）に示されるような低解像度を使用することができる。この特定の例では、４個のピクセル毎に１個のみがアクティブにデータを読み出し、データ収集システムに信号を送る。写真画像に対しては、高解像度が選択される。
【００６４】
画像形成解像度は、走査されている画像のタイプに従ってプリセットされる。画像のタイプは、ユーザ又はセンサのいずれかによって決定される。センサを使用する場合、多量の文書が初めの段階でセンサを通過し、次にセンサによって決定された解像度で走査される。本発明の技術を用いて、センサは低解像度のプリスキャンモードを行う画像形成アレイそのものとし、最終的な走査の解像度を決定することができる。従って、高解像度走査が不要であるとセンサが決定した場合、情報の記憶、データの記憶及び走査速度は大幅に高められる。
【００６５】
また、同一文書上の異なるサブ領域に対して異なる走査解像度を用いることも可能である。例えば、図１２の構造に関連して示された図１３（Ａ）及び図１３（Ｃ）に示されるような様々なゲートアドレスシーケンスを用いることにより、提案されたピクセル制御のスキームを使用して、異なる解像度が同一文書上に実現され、冗長データ処理が更に減少される。例えば、高解像度画像形成は写真画像領域のみにおいて行われる一方、残りのテキスト画像に対しては低解像度を用いる。スマートセンサを用いて、テキスト文書に対してさえも、より低い解像度がブランクのサブ領域において選択され、文字領域には高解像度が選択される。ここで、スマートセンサは迅速な低解像度モードで動作するアレイそのものであってもよい。
【００６６】
先の段落で説明した教示の更なる用途は、文字及びオブジェクト認識のための組み合わされたデータライン及びゲートラインのピクセルコンビネーションの使用である。提案されたピクセル接続構造は、文字及びオブジェクト認識のためのニューラルネットワークの一部になることが可能である。
【００６７】
図２７は、クローズドループを用いた文字及びオブジェクトを認識する適応システムの一例を示している。このシステムにおいて、画像１４０は（本発明のアレイの教示に従って構成される）画像形成デバイス１４２において、選択された画像形成パターン１４４で走査される。画像形成デバイス１４２の出力は、走査の全体的な強度である。次にこの出力は、既知の方法で、選択された画像を表す所望の信号１４６と比較され、所望の信号と実際の出力との差であるエラー信号１４８が生成される。このエラー信号を用いて、既知のニューラルネットワークアルゴリズムなどの適応アルゴリズムは画像形成アレイの画像形成パターンを調節する。最終的に、選択された画像形成パターンが許容交差内で画像と適合すると、システムは最小エラーに達する。
【００６８】
適切なアドレスシーケンスに関する論述に戻ると、本発明は、画像形成モードの際にピクセルセンサに記憶されたデータがセンサから読み出される画像形成及びディスプレイのアレイに適用できることに注意する。従って、複数のピクセルがゲートライン又はデータラインに関連し（即ち、各ピクセルがセルのサブピクセルであるセルユニット又はピクセルクラスタとして）、かつ読み出し信号が異なるＶT を有する構造では、個々のサブピクセル値を得るには低レベルから高レベルの順で読み取る必要がある。
【００６９】
４個のピクセル（Ｐ1 〜Ｐ4 ）が１ボルト〜４ボルトのしきい値電圧（ＶT ）を有するゲートラインに接続されていると仮定すると、第１の読み出し信号は１ボルト、第２の読み出し信号は２ボルト、第３は３ボルト、第４は４ボルトである。この順序により、各サブピクセルの値を得る。一方、４ボルトの信号を初めに受け取った場合、全てのデータは１度で読み出される。いくつかの例では、このような読み出しは特定のセルユニットのサブピクセルの合計値を得るのに望ましいことを理解する。しかし、個々のピクセル値を得るには、低いものからより高いものへの読み出しシーケンスが必要である。
【００７０】
本発明のアレイがディスプレイモードにある場合、読み込み値は高い値から低い値の順で読み込まれる。従って、１ボルト〜４ボルトのしきい値電圧（ＶT ）を有するピクセルの同一シナリオでは、第１の読み込み信号は４ボルトであり、先に進むにつれて１ボルトずつ下がり、４番目の読み込み信号は１ボルトになる。
【００７１】
カラー画像形成に注目した例の説明を補う。４ボルトのＶT 読み込み信号を有する全てのピクセルにレッドカラー信号を配置する場合、初めの信号の後に全てのピクセルＰ1 〜Ｐ4 はレッドカラー信号を記憶する。従って、非常に短期間でピクセルＰ1 〜Ｐ3 にエラーが生じる。しかし、次の読み込み信号はミリ秒単位で送られるため、３ボルトのＶT 読み込み信号を有するピクセルに対してエラーが迅速に補正され、処理が進むにつれて全ての補正が行われる。
【００７２】
特に、次の読み込みカラー信号が３ボルトのＶT 読み込み信号を有するピクセルに対してグリーンである場合、この信号を受け取った後に４ボルトのＶT 読み込みを有するピクセルはレッドカラー信号を保持し、Ｐ1 〜Ｐ3 は全てグリーンカラー信号を含む。続いて、２ボルトの読み込み信号を有するピクセルに対して次のカラー信号、例えばブルーが生成されると、レッド及びグリーンカラー信号を記憶したピクセルはそのまま保持され、１ボルト及び２ボルトのＶT 読み込み信号を有するピクセルは共にブルーカラー信号を有する。最後に、１ボルトのＶT 読み込み信号を有するピクセルはカラー信号（ブラック／ホワイト信号）を受け取る。
【００７３】
本発明は、好適な実施の形態を参照して説明された。本明細書を読み、理解するにつれて変更が他者に生じることは明らかであろう。このような変更が請求の範囲又はその同等物の範囲内である限り、本発明はこれらの全てを含むものと意図される。
【図面の簡単な説明】
【図１】既知のピクセルアレイデバイスである。
【図２】異なるコラムのピクセルが単一のゲートラインに接続された本発明の画像形成及びディスプレイのアレイである。
【図３】異なるローのピクセルが単一のデータラインに接続された本発明の画像形成及びディスプレイのアレイである。
【図４】Ｎチャネル及びＰチャネルＴＦＴのターンオン特性を示すグラフである。
【図５】ゲートラインをアドレスしてピクセルの連続コラムを選択するようにシフトレジスタに印加される負及び正のパルスのセットである。
【図６】しきい値電圧ＶT(1)及びＶT(2)を有する２つのＮチャネルＴＦＴの概略的な転送特性を示している。
【図７】２つの異なるしきい値電圧を有する同一基板上の底部ゲートＴＦＴの構造を示している。
【図８】ゲート電圧（Ｖ）対ソース−ドレイン電流（Ａ）のグラフである。
【図９】図２のアレイのゲートラインをアドレスする波形を示している。
【図１０】２つのコラムが単一のゲートラインを共有し、ピクセルの２つのローが単一のデータラインを共有するアレイを示している。
【図１１】図１０のアレイの波形をアドレスする画像形成ゲートを示している。
【図１２】３つのゲートライン及び関連するアドレスパターンによって制御される８個のピクセルの一例である。
【図１３】（Ａ）は、図１０のアレイのゲートアドレスシーケンスである。（Ｂ）は、（Ａ）の画像形成パターンを図１０のアレイに実施した結果を示している。（Ｃ）は、図１０のゲートラインに実施されるアドレスシーケンスである。
【図１４】図１３（Ｃ）のアドレスシーケンスを図１０のアレイに実施した結果である。
【図１５】（Ａ）及び（Ｂ）は、様々なアドレスシーケンスを図１０のアレイに実施することによって得られる画像形成パターンを示している。
【図１６】本発明の教示に従ったアレイを形成する接続構造を示している。
【図１７】本発明の教示に従ったアレイを形成する別の接続構造を示している。
【図１８】本発明の教示に従った基本的な「画像セル」のレイアウトを示している。
【図１９】（Ａ）〜（Ｅ）は、伴ったしきい値電圧を印加することによって図２１の基本的な画像形成セルから得られる異なる画像パターンを示している。
【図２０】（Ａ）及び（Ｂ）は、低域フィルタのインパルス応答の表現と、インパルス応答の画像パターンを示している。
【図２１】（Ａ）〜（Ｃ）は、高域フィルタリングのインパルス応答の一例と、これに関連する画像パターンを示している。
【図２２】中間フィルタリングによる選択された走査ピクセルの強度を表している。
【図２３】本発明のピクセル選択概念に基づいた適応画像強調システムを示している。
【図２４】（Ａ）及び（Ｂ）は、低域及び高域フィルタリングの例を示している。
【図２５】中間フィルタリングの例を示している。
【図２６】図１８の「画像セル」のレイアウトの拡張図を示している。
【図２７】本発明の教示を実施するクローズドループを用いた文字及びオブジェクトを認識する適応システムの一例を示している。
【符号の説明】
３０ａ、ｂ、ｃ、ｄ    ピクセルコラム
３２ａ、ｂ    ゲートライン
３４ａ、ｂ    ピクセルロー
３６ａ、ｂ、ｃ    データライン
【図１】
0004138053.tif 000003
【図２】
0004138053.tif 000004
【図３】
0004138053.tif 000005
【図４】
0004138053.tif 000006
【図５】
0004138053.tif 000007
【図６】
0004138053.tif 000008
【図７】
0004138053.tif 000009
【図８】
0004138053.tif 000010
【図９】
0004138053.tif 000011
【図１０】
0004138053.tif 000012
【図１１】
0004138053.tif 000013
【図１２】
0004138053.tif 000014
【図１３】
0004138053.tif 000015
【図１４】
0004138053.tif 000016
【図１５】
0004138053.tif 000017
【図１６】
0004138053.tif 000018
【図１７】
0004138053.tif 000019
【図１８】
0004138053.tif 000020
【図１９】
0004138053.tif 000021
【図２０】
0004138053.tif 000022
【図２１】
0004138053.tif 000023
【図２２】
0004138053.tif 000024
【図２３】
0004138053.tif 000025
【図２４】
0004138053.tif 000026
【図２５】
0004138053.tif 000027
【図２６】
0004138053.tif 000028
【図２７】
0004138053.tif 000029