(57)【特許請求の範囲】
【請求項１】
半導体基板上に、第１多層反射膜、発光層及び第２多層反射膜が順次積層され、上記第１多層反射膜と上記第２多層反射膜とが一定の間隔を有して共振器を形成し、この共振器内の定在波の腹の位置に上記発光層が位置する半導体発光素子において、
上記第２多層反射膜上に形成された電流阻止層を備え、
上記第１多層反射膜において上記電流阻止層に対向する部分以外の少なくとも一層はＡｌnＯm（ｎ，ｍ：整数）を含み、
上記第１多層反射膜において上記電流阻止層に対向する部分はＡｌnＯmを含まないことを特徴とする半導体発光素子。
【請求項２】
請求項１に記載の半導体発光素子において、
上記第２多層反射膜上に電流拡散層が形成されていることを特徴とする半導体発光素子。
【請求項３】
請求項１または２に記載の半導体発光素子において、
上記第１多層反射膜と上記発光層との間に、ＡｌnＯmを含まない第３多層反射膜が形成されていることを特徴とする半導体発光素子。
【請求項４】
請求項３に記載の半導体発光素子において、
上記第３多層反射膜の層数が１０層以下であることを特徴とする半導体発光素子。
【請求項５】
請求項１乃至４のいずれか１つに記載の半導体発光素子において、
上記半導体基板がＧａＡｓで形成されていることを特徴とする半導体発光素子。
【請求項６】
請求項１乃至５のいずれか１つに記載の半導体発光素子において、
上記発光層は、単層あるいは複数層からなり、ＡｌyＧａzＩｎ1-y-zＰ（０≦ｙ≦１、０≦ｚ≦１）で形成されていることを特徴とする半導体発光素子。
【請求項７】
請求項３または４に記載の半導体発光素子において、
上記第３多層反射膜が、ＡｌxＧａ1-xＡｓ（０≦ｘ≦１）またはＡｌyＧａzＩｎ1-y-zＰ（０≦ｙ≦１、０≦ｚ≦１）で形成されていることを特徴とする半導体発光素子。
【請求項８】
請求項１乃至７のいずれか１つに記載の半導体発光素子において、
上記電流阻止層が、ＡｌxＧａ1-xＡｓ（０≦ｘ≦１）またはＡｌyＧａzＩｎ1-y-zＰ（０≦ｙ≦１、０≦ｚ≦１）で形成されていることを特徴とする半導体発光素子。
【請求項９】
請求項２に記載の半導体発光素子において、
上記電流拡散層が、ＡｌxＧａ1-xＡｓ（０≦ｘ≦１）またはＡｌyＧａzＩｎ1-y-zＰ（０≦ｙ≦１、０≦ｚ≦１）で形成されていることを特徴とする半導体発光素子。
【請求項１０】
請求項２に記載の半導体発光素子において、
上記電流拡散層は発光光に対して５０％以上の透過率の透光性電極であることを特徴とする半導体発光素子。
【請求項１１】
請求項３または４に記載の半導体発光素子において、
上記第３多層反射膜の縁部の表面と上記半導体基板の裏面とに、上記半導体基板と同一導電型の電極が形成されていることを特徴とする半導体発光素子。
【請求項１２】
半導体基板上に、第１多層反射膜、発光層及び第２多層反射膜が順次積層され、上記第１多層反射膜と上記第２多層反射膜とが一定の間隔を有して共振器を形成し、この共振器内の定在波の腹の位置に上記発光層が位置する半導体発光素子の製造方法において、
上記第２多層反射膜上に、上記第１多層反射膜の中央部の上方に位置する電流阻止層を形成する工程と、
上記第１多層反射膜の縁部を高温の水蒸気中で熱処理することにより、上記第１多層反射膜の上記縁部のＡｌをＡｌnＯm（ｎ，ｍ：整数）に変化させる工程とを備えたことを特徴とする半導体発光素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えば伝送用及び表示用等に用いられる半導体発光素子及びその製造方法に関する。
【０００２】
【従来の技術】
近年、光通信や半導体発光素子情報表示パネル等に半導体発光素子が広く用いられている。これらの半導体発光素子は発光効率が高いこと、光通信用の半導体発光素子においてはさらに応答速度が高速であることが重要であり近年開発が盛んに行われている。
【０００３】
通常の面発光型のＬＥＤ（発光ダイオード）は高速応答性はあまりよくなく、１００Ｍｂｐｓ〜２００Ｍｂｐｓ程度が限界である。そこで、レゾナントキャビティ（Resonant Cavity）型ＬＥＤと呼ばれる半導体発光素子が開発されている。このレゾナントキャビティ型ＬＥＤは、２つのミラーで形成された共振器内において発生する定在波の腹の位置に発光層を有していることにより、自然放出光を制御し、高速応答及び高効率を実現する半導体発光素子である（特開平３‐２２９４８０号公報、米国特許第５２２６０５３号参照）。
【０００４】
特に最近、比較的短い距離の通信にＰＯＦ（プラスティック光ファイバー)が利用されはじめ、このＰＯＦの低損失な波長領域である６５０ｎｍでの高効率な発光が可能なＡｌＧａＩｎＰ系の半導体材料を発光層とするレゾナントキャビティ型ＬＥＤが開発されている（High Brightness Visible Resonant Cavity Light Emitting Diode : IEEE PHOTONICS TECHNOLOGY LETTERS VOL.10 NO.12 DECEMBER 1998）。
【０００５】
【発明が解決しようとする課題】
ところが、上記従来のレゾナントキャビティ型ＬＥＤは、共振器を形成するミラーとしてＡｌＧａＡｓ系またはＡｌＧａＩｎＰ系の材料の多層反射膜を用いているため、発光波長が短い場合、多層反射膜における２層の屈折率差を大きくできず、発光効率が低下するという問題があった。
【０００６】
例えば、ＡｌＧａＡｓ系の場合、６５０ｎｍの発光波長に対してはＡｌ混晶比が０．４５以上の材料が使用可能であり、９９％以上の反射率を得るためには多層反射膜を２５ペア以上にする必要がある。つまり、上記多層反射膜の層数を５０層以上にする必要がある。
【０００７】
そして、５７０ｎｍの発光波長に対してはＡｌ混晶比が０．６以上の材料が使用可能であるが、多層反射膜を構成する２層の屈折率差が６５０ｎｍの場合よりも小さく、９９パーセント以上の反射率を得るためには多層反射膜を３５ペア以上にする必要がある。つまり、上記多層反射膜の層数を７０層以上にする必要がある。
【０００８】
このように、上記多層反射膜を構成する２層の屈折率差が小さくなると、一定の反射率を得るために必要な層数が増えるばかりでなく、反射スペクトルの幅が狭くなり、より精度の高い層厚制御、波長制御が必要になり歩留りよく素子を作製する上で大きな問題となる。
【０００９】
そこで、本発明の目的は、上記問題点を解決するために、短い発光波長に対しても高反射率の多層反射膜を備えた発光効率の高い半導体発光素子及びその製造方法を提供することにある。
【００１０】
【課題を解決するための手段】
上記目的を達成するため、本発明の半導体発光素子は、
半導体基板上に、第１多層反射膜、発光層及び第２多層反射膜が順次積層され、上記第１多層反射膜と上記第２多層反射膜とが一定の間隔を有して共振器を形成し、この共振器内の定在波の腹の位置に上記発光層が位置する半導体発光素子において、
上記第２多層反射膜上に形成された電流阻止層を備え、
上記第１多層反射膜において上記電流阻止層に対向する部分以外の少なくとも一層はＡｌnＯm（ｎ，ｍ：整数）を含み、
上記第１多層反射膜において上記電流阻止層に対向する部分はＡｌnＯmを含まないことを特徴としている。
【００１１】
上記構成の半導体発光素子によれば、上記第１多層反射膜において電流阻止層に対向する部分以外の少なくとも一層がＡｌnＯmを含むので、発光波長が短くても、その電流阻止層に対向する部分以外の領域における２層の屈折率差が大きくなる。その結果、上記電流阻止層に対向する部分以外の領域で高反射率が得られ、発光効率を高めることができる。
【００１２】
また、上記半導体発光素子では、半導体基板の上方（チップ表面）から半導体基板への電流経路が確保されている。
【００１３】
一実施形態の半導体発光素子は、上記第２多層反射膜上に電流拡散層が形成されている。
【００１４】
上記実施形態の半導体発光素子は、上記第２多層反射膜上に電流拡散層が形成されているので、電流阻止層に対向する部分以外の領域から均一な発光を得ることができる。
【００１５】
一実施形態の半導体発光素子は、上記第１多層反射膜と上記発光層との間に、ＡｌnＯmを含まない第３多層反射膜が形成されている。
【００１６】
上記実施形態の半導体発光素子によれば、上記第１多層反射膜と上記発光層との間に、ＡｌnＯmを含まない第３多層反射膜が形成されているので、半導体基板の上方（チップ表面）から半導体基板への電流経路の断面積が大きくなり、動作電圧を低減することができる。
【００１７】
一実施形態の半導体発光素子は、上記第３多層反射膜の層数が１０層以下である。
【００１８】
上記実施形態の半導体発光素子によれば、上記第３多層反射膜の層数が１０層以下であるので、第１多層反射膜の反射特性に悪影響が及ぶことがない。したがって、上記第３多層反射膜の高反射率特性を維持したまま、動作電圧を低減することができる。
【００１９】
一実施形態の半導体発光素子は、上記半導体基板がＧａＡｓで形成されている。
【００２０】
上記実施形態の半導体発光素子によれば、上記第１多層反射膜がＧａＡｓで形成されているので、一連の結晶成長でＧａＡｓ基板に格子整合する材料系の発光層を良好な結晶性で形成することができる。
【００２１】
一実施形態の半導体発光素子は、上記発光層は、単層あるいは複数層からなり、ＡｌyＧａzＩｎ1-y-zＰ（０≦ｙ≦１、０≦ｚ≦１）で形成されている。
【００２２】
上記実施形態の半導体発光素子によれば、上記発光層がＡｌyＧａzＩｎ1-y-zＰ（０≦ｙ≦１、０≦ｚ≦１）からなるので、５５０ｎｍ〜６８０ｎｍ程度の発光を得ることができる。
【００２３】
一実施形態の半導体発光素子は、上記第３多層反射膜が、ＡｌxＧａ1-xＡｓ（０≦ｘ≦１）またはＡｌyＧａzＩｎ1-y-zＰ（０≦ｙ≦１、０≦ｚ≦１）で形成されている。
【００２４】
上記実施形態の半導体発光素子によれば、上記第３多層反射膜をＡｌxＧａ1-xＡｓ（０≦ｘ≦１）で形成することにより、結晶性の良いＡｌyＧａzＩｎ1-y-zＰ（０≦ｙ≦１、０≦ｚ≦１）発光層を形成することができる。
【００２５】
また、上記第３多層反射膜をＡｌyＧａzＩｎ1-y-zＰ（０≦ｙ≦１、０≦ｚ≦１）で形成することにより、Ｖ族のＡｓとＰの切り換え界面から発光層までの距離が大きくなり、ＡｌyＧａzＩｎ1-y-zＰ（０≦ｙ≦１、０≦ｚ≦１）発光層の結晶性をさらに高くすることができる。
【００２６】
一実施形態の半導体発光素子は、上記電流阻止層が、ＡｌxＧａ1-xＡｓ（０≦ｘ≦１）またはＡｌyＧａzＩｎ1-y-zＰ（０≦ｙ≦１、０≦ｚ≦１）で形成されている。
【００２７】
上記実施形態の半導体発光素子によれば、上記電流阻止層をＡｌxＧａ1-xＡｓ（０≦ｘ≦１）で形成することにより、５９０ｎｍ程度より長波長の光に対して光吸収がなく、耐湿性が良好な電流阻止層を作製することができる。
【００２８】
また、上記電流阻止層をＡｌyＧａzＩｎ1-y-zＰ（０≦ｙ≦１、０≦ｚ≦１）で形成することにより、５５０ｎｍ程度より長波長の光に対して光吸収がなく、耐湿性が良好な電流阻止層を作製することができる。
【００２９】
一実施形態の半導体発光素子は、上記電流拡散層が、ＡｌxＧａ1-xＡｓ（０≦ｘ≦１）またはＡｌyＧａzＩｎ1-y-zＰ（０≦ｙ≦１、０≦ｚ≦１）で形成されている。
【００３０】
上記実施形態の半導体発光素子によれば、上記電流拡散層をＡｌxＧａ1-xＡｓ（０≦ｘ≦１）で形成することにより、５９０ｎｍ程度より長波長の光に対して光吸収がなく、耐湿性が良好な電流拡散層を作製することができる。
【００３１】
また、上記電流拡散層をＡｌyＧａzＩｎ1-y-zＰ（０≦ｙ≦１、０≦ｚ≦１）で形成することにより、５５０ｎｍ程度より長波長の光に対して光吸収がなく、耐湿性が良好な電流拡散層を作製することができる。
【００３２】
一実施形態の半導体発光素子において、上記電流拡散層は発光光に対して５０％以上の透過率の透光性電極である。
【００３３】
上記実施形態の半導体発光素子によれば、上記電流拡散層が発光光に対して５０％以上の透過率の透光性電極であるので、半導体材料で電流拡散層を形成する場合よりも、動作電圧を低減することができる。
【００３４】
一実施形態の半導体発光素子は、上記第３多層反射膜の縁部の表面と上記半導体基板の裏面とに、上記半導体基板と同一導電型の電極が形成されている。
【００３５】
上記実施形態の半導体発光素子によれば、上記第３多層反射膜の縁部の表面と半導体基板の裏面とに、上記半導体基板と同一導電型の電極が形成されているので、電流が発光層を経由して側方（チップ側面方向）にも流れて、動作電圧を低減することができる。
【００３６】
本発明の半導体発光素子の製造方法は、
半導体基板上に、第１多層反射膜、発光層及び第２多層反射膜が順次積層され、上記第１多層反射膜と上記第２多層反射膜とが一定の間隔を有して共振器を形成し、この共振器内の定在波の腹の位置に上記発光層が位置する半導体発光素子の製造方法において、
上記第２多層反射膜上に、上記第１多層反射膜の中央部の上方に位置する電流阻止層を形成する工程と、
上記第１多層反射膜の縁部を高温の水蒸気中で熱処理することにより、上記第１多層反射膜の上記縁部のＡｌをＡｌnＯm（ｎ，ｍ：整数）に変化させる工程とを備えたことを特徴としている。
【００３７】
上記構成の半導体発光素子の製造方法によれば、上記第１多層反射膜の縁部を高温の水蒸気中で熱処理することにより、第１多層反射膜の縁部のＡｌをＡｌnＯmに変化させるので、第１多層反射膜の縁部における低屈折率層がＡｌnＯmで形成される。したがって、通常の製造工程を大きく変えることなく、第１多層反射膜の縁部の反射率を高めることができる。
【００３８】
【発明の実施の形態】
以下、本発明の半導体発光素子及びその製造方法を図示の実施の形態により詳細に説明する。
【００３９】
（実施例１）
図１（ａ）は本発明の実施例１の半導体発光素子の上面図であり、図１（ｂ）は図１（ａ）のｂ−ｂ線から見た断面図である。
【００４０】
図２は上記実施例１の半導体発光素子の製造途中の断面図である。
【００４１】
図３（ａ）は上記実施例１の半導体発光素子の製造途中の上面図であり、図３（ｂ）は図３（ａ）のｂ−ｂ線から見た断面図である。
【００４２】
上記実施例１の半導体発光素子はＡｌＧａＩｎＰ系のものであり、図２に示すように、（１００）から［０１１］方向に２゜だけ傾斜した面方位を有するｎ型のＧａＡｓ基板１上に、厚さ１μｍのｎ型のＧａＡｓバッファ層２、ｎ型のＡｌＡｓとｎ型のＡｌ0.45Ｇａ0.55Ａｓとの５ペアからなる第１ＤＢＲ（Distributed Bragg Reflector）膜３、ｎ型の（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第１クラッド層４、量子井戸活性層５、ｐ型の（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第２クラッド層６、ｐ型の（Ａｌ0.2Ｇａ0.8）0.5Ｉｎ0.5Ｐとｐ型のＡｌ0.5Ｉｎ0.5Ｐとの１２ペアからなる第２ＤＢＲ膜７、厚さ０．１μｍのｐ型の（Ａｌ0.1Ｇａ0.9）0.5Ｉｎ0.5Ｐ中間層８、厚さ１μｍのｐ型のＧａＡｓコンタクト層９をＭＯＣＶＤ（有機金属気相成長）法により順次積層する。
【００４３】
ここで、ｎ型のＡｌＡｓとｎ型のＡｌ0.45Ｇａ0.55Ａｓとの５ペアからなる第１ＤＢＲ膜３は、ＡｌＡｓがＡｌnＯm（ｎ，ｍ：整数）になったときに反射スペクトルの中心が６５０ｎｍになるように形成し、ｐ型の（Ａｌ0.2Ｇａ0.8）0.5Ｉｎ0.5Ｐとｐ型のＡｌ0.5Ｉｎ0.5Ｐとの１２ペアからなる第２ＤＢＲ膜７は、反射スペクトルの中心が６５０ｎｍになるように形成する。そして、上記第１ＤＢＲ膜３及び第２ＤＢＲ膜７で形成される共振器の共振波長も６５０ｎｍになるように共振器長を調整する。本実施例１では共振器長は２波長分とした。
【００４４】
また、上記量子井戸活性層５においては、井戸層がＧａＩｎＰからなり、バリア層が（Ａｌ0.5Ｇａ0.5）0.5Ｉｎ0.5Ｐからなっている。また、上記量子井戸活性層５の位置は共振器中に生じる定在波の腹の位置にくるようにし、発光ピーク波長は６５０ｎｍになるようにする。
【００４５】
次に、ｐ型のＧａＡｓコンタクト層９上に、図３（ａ），（ｂ）に示すように、ＣＶＤ法によりＳｉＯ2を積層し、フォトリソグラフィー及び希釈ＨＦによるエッチングを行って、電流阻止層の一例としての１５０μｍ×１５０μｍのＳｉＯ2膜１０を形成すると共に、このＳｉＯ2膜１０の外側に電流経路を形成する。
【００４６】
その後、上記ＧａＡｓコンタクト層９及びＳｉＯ2膜１０上にＡｕＺｎ／Ｍｏ／Ａｕをスパッタし、フォトリソグラフィーのパターンニングにより表面電極を形成する。その後、熱処理することにより、図１（ａ），（ｂ）に示すようなｐ型電極１１が、ｐ型のＧａＡｓコンタクト層９及びＳｉＯ2膜１０上に得られる。そして、ｎ型のＧａＡｓ基板１を約２８０μｍまで研磨し、この研磨した面にＡｕＧｅ／Ａｕを蒸着し、熱処理する。これにより、ｎ型のＧａＡｓ基板１下にｎ型電極１２が形成される。
【００４７】
通常、表面電極と発光層との間には１μｍ〜３μｍの厚さの層しかなく、この層中では電流はあまり拡散しないが、ｐ型電極１１のように、電極形状を幅数μｍの枝形状にすることによって発光部に極めて均一に電流を注入することができ、電極に遮られて外部に取り出すことのできない発光光が減少する。
【００４８】
次に、ｎ型のＡｌＡｓとｎ型のＡｌ0.45Ｇａ0.55Ａｓとの５ペアからなる第１ＤＢＲ膜３の側面が露出する深さまでダイシングし、例えば約４００℃の水蒸気中で熱処理する。これにより、ｎ型のＡｌＡｓ層のうち周縁部をＡｌnＯm層に変化させ、ＡｌnＯmとＡｌ0.45Ｇａ0.55Ａｓとの５ペアからなる外側第１ＤＢＲ膜１３を形成する。このとき、上記外側第１ＤＢＲ膜１３の内側には、ｎ型のＡｌＡｓとｎ型のＡｌ0.45Ｇａ0.55Ａｓとの５ペアからなる内側第１ＤＢＲ膜３ａが形成されている。この内側第１ＤＢＲ膜３ａはＳｉＯ2膜１０に対向し、外側第１ＤＢＲ膜１３の大部分がＳｉＯ2膜１０に対向していない。
【００４９】
上記ＡｌnＯmの層方向の寸法（酸化の深さ）Ｎは熱処理の温度，時間により決まる。上記寸法Ｎは、チップ天面サイズをＬ、電流阻止層の一辺の長さをＭとして、Ｎ≧（Ｌ−Ｍ）／２を満たすのが望ましい。本実施例１では、チップ天面サイズが（Ａｌ0.1Ｇａ0.9）0.5Ｉｎ0.5Ｐ中間層８の一辺の長さ２７０μｍとなるため、酸化の深さを７０μｍと設定している。
【００５０】
最後に、個々のチップに分割することにより、本実施例１の半導体発光素子が得られる。
【００５１】
このようにして得られた本実施例１の半導体発光素子によれば、外側第１ＤＢＲ膜１３はＡｌnＯmとＡｌ0.45Ｇａ0.55Ａｓとのペアで構成するから、図４（ｂ）に示すように、僅か５ペアで９９％以上の高反射率を実現している。これに対して、従来の半導体発光素子は、図４（ａ）に示すように、ＡｌＡｓとＡｌ0.45Ｇａ0.55Ａｓとのペアで９９％以上の反射率を得るためには２５ペア以上が必要である。したがって、本実施例１の半導体発光素子は、従来の半導体発光素子に比べて、内側第１ＤＢＲ膜３ａ，１３の層数を１／５にすることができている。
【００５２】
また、上記第２ＤＢＲ膜７はピーク反射率が約７０％であり、レゾナントキャビティ構造には十分な反射率が得られている。本実施例１の半導体発光素子を２５℃、５０ｍＡの通電試験を実施したところ１０００時間経過後で初期光出力の９５％の光出力であった。
【００５３】
また、本実施例１の半導体発光素子は電流阻止構造を有しており、ＳｉＯ2膜１０下での発光を抑制しているので、外部量子効率が高く、初期光出力は２０ｍＡで１．６ｍＷであった。このときの動作電圧は２．７Ｖであった。
【００５４】
上記実施例１では、上記ＧａＡｓ基板１を半導体基板の一例、量子井戸活性層５を発光層の一例、第２ＤＢＲ膜７を第２多層反射膜の一例としてそれぞれ用いている。また、上記内側第１ＤＢＲ膜３ａと外側第１ＤＢＲ膜１３とで第１多層反射膜の一例が構成される。
【００５５】
上記実施例１では、上記外側第１ＤＢＲ膜１３の大部分がＳｉＯ2膜１０に対向していなかったが、外側第１ＤＢＲ膜１３の全部がＳｉＯ2膜１０に対向しないようにしてもよい。
【００５６】
また、上記実施例１では、ｎ型のＧａＡｓ基板１を用いていたが、ｐ型の半導体基板を用いてもよい。この場合、上記内側第１ＤＢＲ膜３ａ及び外側第１ＤＢＲ膜１３は量子井戸活性層５よりも半導体基板側に配置し、内側第１ＤＢＲ膜３ａ及び外側第１ＤＢＲ膜１３の導電型をｐ型にする。
【００５７】
（実施例２）
図５（ａ）は本発明の実施例２の半導体発光素子の上面図であり、図５（ｂ）は図５（ａ）のｂ−ｂ線から見た断面図である。
【００５８】
図６は上記実施例２の半導体発光素子の製造途中の断面図である。
【００５９】
図７（ａ）は上記実施例２の半導体発光素子の製造途中の上面図であり、図７（ｂ）は図７（ａ）のｂ−ｂ線から見た断面図である。
【００６０】
上記実施例２の半導体発光素子はＡｌＧａＩｎＰ系のものであり、図６に示すように、（１００）から［０１１］方向に１５°だけ傾斜した面方位を有するｎ型のＧａＡｓ基板２１上に、厚さ１μｍのｎ型のＧａＡｓバッファ層２２、ｎ型のＡｌＡｓとｎ型のＡｌ0.6Ｇａ0.4Ａｓとの５ペアからなる第１ＤＢＲ膜２３、ｎ型のＡｌ0.95Ｇａ0.05Ａｓとｎ型のＡｌ0.6Ｇａ0.4Ａｓとの２ペアからなる第３ＤＢＲ膜２４、ｎ型のＡｌ0.5Ｉｎ0.5Ｐ第１クラッド層２５、量子井戸活性層２６、ｐ型のＡｌ0.5Ｉｎ0.5Ｐ第２クラッド層２７、ｐ型の（Ａｌ0.4Ｇａ0.6）0.5Ｉｎ0.5Ｐとｐ型のＡｌ0.5Ｉｎ0.5Ｐとの１７ペアの第２ＤＢＲ膜２８、０．１μｍのｐ型の（Ａｌ0.4Ｇａ0.6）0.5Ｉｎ0.5Ｐエッチングストップ層２９、０．３μｍのｎ型のＧａＡｓ電流阻止層３０、０．１μｍのｎ型の（Ａｌ0.4Ｇａ0.6）0.5Ｉｎ0.5Ｐ保護層３１、０．０１μｍのｎ型のＧａＡｓキャップ層３２をＭＯＣＶＤ法により順次積層する。
【００６１】
ここで、ｎ型のＡｌＡｓとｎ型のＡｌ0.6Ｇａ0.4Ａｓとの５ペアからなる第１ＤＢＲ膜２３は、ＡｌＡｓがＡｌnＯm（ｎ，ｍ：整数）になったときに反射スペクトルの中心が５７０ｎｍになるように形成する。また、ｎ型のＡｌ0.95Ｇａ0.05Ａｓとｎ型のＡｌ0.6Ｇａ0.4Ａｓとの２ペアからなる第３ＤＢＲ膜２４、及び、ｐ型の（Ａｌ0.4Ｇａ0.6）0.5Ｉｎ0.5Ｐとｐ型のＡｌ0.5Ｉｎ0.5Ｐとの１７ペアからなる第２ＤＢＲ膜２８も、反射スペクトルの中心が５７０ｎｍになるように形成する。また、上記第１ＤＢＲ膜２３、第３ＤＢＲ膜２４及び第２ＤＢＲ膜２８により形成される共振器の共振波長も５７０ｎｍになるように共振器長を調整する。本実施例２では共振器長は２波長分とした。
【００６２】
また、上記量子井戸活性層２６においては、井戸層が（Ａｌ0.3Ｇａ0.7）0.5Ｉｎ0.5Ｐからなり、バリア層が（Ａｌ0.6Ｇａ0.4）0.5Ｉｎ0.5Ｐの量子井戸活性層２６からなっている。そして、上記量子井戸活性層２６の位置は共振器中に生じる定在波の腹の位置にくるようにし、発光ピーク波長は５７０ｎｍになるようにする。
【００６３】
次に、図７（ａ），（ｂ）に示すように、ｎ型のＧａＡｓキャップ層３２を硫酸／過酸化水素系エッチャントにより除去した後、フォトリソグラフィーと、熱燐酸、硫酸／過酸化水素系エッチャントとによりｎ型の（Ａｌ0.4Ｇａ0.6）0.5Ｉｎ0.5Ｐ保護層３１、ｎ型のＧａＡｓ電流阻止層３０をｐ型の（Ａｌ0.4Ｇａ0.6）0.5Ｉｎ0.5Ｐエッチングストップ層２９に達するまでエッチングを行う。これにより、ｐ型の（Ａｌ0.4Ｇａ0.6）0.5Ｉｎ0.5Ｐエッチングストップ層２９上に、ｎ型のＧａＡｓ電流阻止層３０ａが得られる。そして、ｎ型のＧａＡｓ電流阻止層３０ａ上には、ｎ型の（Ａｌ0.4Ｇａ0.6）0.5Ｉｎ0.5Ｐ保護層３１ａが形成される。このとき、ｎ型のＧａＡｓ電流阻止層３０ａと、ｎ型の（Ａｌ0.4Ｇａ0.6）0.5Ｉｎ0.5Ｐ保護層３１ａとは１５０μｍ×１５０μｍになっている。そして、ｎ型のＧａＡｓ電流阻止層３０ａと、ｎ型の（Ａｌ0.4Ｇａ0.6）0.5Ｉｎ0.5Ｐ保護層３１ａとの外側には電流経路が形成される。
【００６４】
引き続き、図５（ｂ）に示すように、ｐ型の（Ａｌ0.4Ｇａ0.6）0.5Ｉｎ0.5Ｐエッチングストップ層２９及びｎ型の（Ａｌ0.4Ｇａ0.6）0.5Ｉｎ0.5Ｐ保護層３１ａ上に、厚さ７μｍのｐ型のＡｌ0.6Ｇａ0.4Ａｓ電流拡散層３３を成長させる。
【００６５】
次に、ｐ型のＡｌ0.6Ｇａ0.4Ａｓ電流拡散層３３上に、ＡｕＺｎ／Ｍｏ／Ａｕをスパッタし、フォトリソグラフィー及びＡｕエッチャント、アンモニア／過酸化水素系エッチャントによるエッチングにより表面電極を形成する。その後、熱処理することにより、図５（ａ），（ｂ）に示すようなｐ型電極３４が、ｐ型のＡｌ0.6Ｇａ0.4Ａｓ電流拡散層３３上に得られる。そして、ｎ型のＧａＡｓ基板２１を約２８０μｍまで研磨し、この研磨した面にＡｕＧｅ／Ａｕを蒸着し、熱処理する。これにより、ｎ型のＧａＡｓ基板２１下にｎ型電極３５が形成される。
【００６６】
次に、ｎ型のＡｌＡｓとｎ型のＡｌ0.6Ｇａ0.4Ａｓとの５ペアからなる第１ＤＢＲ膜２３の側面が露出する深さまでダイシングし、約４００℃の水蒸気中で熱処理する。これにより、ｎ型のＡｌＡｓ層のうち周縁部をＡｌnＯm層に変化させ、ＡｌnＯmとＡｌ0.6Ｇａ0.4Ａｓとの５ペアからなる外側第１ＤＢＲ膜３６を形成する。このとき、上記外側第１ＤＢＲ膜３６の内側に、ｎ型のＡｌＡｓとｎ型のＡｌ0.6Ｇａ0.4Ａｓとの５ペアからなる内側第１ＤＢＲ膜２３ａが形成される。この内側第１ＤＢＲ膜２３ａはｎ型のＧａＡｓ電流阻止層３０ａに対向し、外側第１ＤＢＲ膜３６の大部分はｎ型のＧａＡｓ電流阻止層３０ａに対向していない。
【００６７】
上記ＡｌnＯmの層方向の寸法（酸化の深さ）Ｎは、熱処理の温度，時間により決まる。この層方向の寸法Ｎは、チップ天面サイズをＬ、ＧａＡｓ電流阻止層３０ａの一辺の長さをＭとした場合、Ｎ≧（Ｌ−Ｍ）／２を満たすのが望ましい。本実施例２ではチップ天面サイズがｐ型のＡｌ0.6Ｇａ0.4Ａｓ電流拡散層３３の一辺の長さ２７０μｍとなるため、酸化の深さを７０μｍに設定している。
【００６８】
最後に、個々のチップに分割することにより、本実施例２の半導体発光素子が得られる。
【００６９】
このようにして得られた本実施例２の半導体発光素子によれば、外側第１ＤＢＲ膜３６はＡｌnＯmとＡｌ0.6Ｇａ0.4とのペアで構成するから、図８（ｂ）に示すように、僅か５ペアで９９％以上の高反射率を実現している。これに対して、従来の半導体発光素子は、図８（ａ）に示すように、ＡｌＡｓとＡｌ0.6Ｇａ0.4Ａｓとのペアで９９％以上の反射率を得るためには３５ペア以上が必要である。したがって、本実施例２の半導体発光素子は、従来の半導体発光素子に比べて、内側第１ＤＢＲ膜２３ａ，３６の層数を１／７にすることができている。
【００７０】
また、上記第２ＤＢＲ膜２８のピーク反射率は約７０％であり、レゾナントキャビティ構造には十分な反射率が得られている。本実施例２の半導体発光素子を２５℃、５０ｍＡの通電試験を実施したところ１０００時間経過後で初期光出力の９５％の光出力であった。
【００７１】
また、本実施例２の半導体発光素子は電流阻止構造を有しており、ｎ型のＧａＡｓ電流阻止層３０ａ下の発光を抑制しているので、外部量子効率が高く、初期光出力は２０ｍＡで０．５ｍＷであった。このときの動作電圧は２．４Ｖであった。このように、上記動作電圧が上記実施例１の動作電圧よりも低減するのは、ｎ型のＡｌ0.5Ｉｎ0.5Ｐ第１クラッド層２５に加えて、ｎ型のＡｌ0.95Ｇａ0.05Ａｓとｎ型のＡｌ0.6Ｇａ0.4Ａｓとの２ペアからなる第３ＤＢＲ膜２４が発光部下の電流経路として機能しているからである。
【００７２】
上記実施例２では、上記ＧａＡｓ基板２１を半導体基板の一例として用いると共に、第３ＤＢＲ膜２４を第３多層反射膜の一例として用いている。また、上記量子井戸活性層２６を発光層の一例として用いると共に、第２ＤＢＲ膜２８を第２多層反射膜の一例として用いている。そして、上記第１ＤＢＲ２３ａと外側第１ＤＢＲ膜３６とで第１多層反射膜の一例が構成されている。
【００７３】
上記実施例２では、ｐ型のＡｌ0.6Ｇａ0.4Ａｓ電流拡散層３３下にｎ型のＧａＡｓ電流阻止層３０ａを形成していたが、ｐ型のＡｌ0.6Ｇａ0.4Ａｓ電流拡散層３３上にｎ型のＧａＡｓ電流阻止層３０ａを形成してもよい。また、ｐ型のＡｌ0.6Ｇａ0.4Ａｓ電流拡散層３３内にｎ型のＧａＡｓ電流阻止層３０ａを形成してもよい。
【００７４】
上記実施例２では、外側第１ＤＢＲ膜３６の大部分がｎ型のＧａＡｓ電流阻止層３０ａに対向していなかったが、外側第１ＤＢＲ膜３６の全部がｎ型のＧａＡｓ電流阻止層３０ａに対向しないようにしてもよい。
【００７５】
また、上記実施例２では、ｎ型のＧａＡｓ基板２１を用いていたが、ｐ型の半導体基板を用いてもよい。この場合、上記内側第１ＤＢＲ膜２３ａ及び外側第１ＤＢＲ膜３６は量子井戸活性層２６よりも半導体基板側に配置し、内側第１ＤＢＲ膜２３ａ及び外側第１ＤＢＲ膜３６の導電型をｐ型にする。
【００７６】
（実施例３）
図９（ａ）は本発明の実施例３の半導体発光素子の上面図であり、図９（ｂ）は図９（ａ）のｂ−ｂ線から見た断面図である。
【００７７】
図１０は上記実施例３の半導体発光素子の製造途中の断面図である。
【００７８】
図１１（ａ）は上記実施例３の半導体発光素子の製造途中の上面図であり、図１１（ｂ）は図１１（ａ）のｂ−ｂ線から見た断面図である。
【００７９】
上記実施例３の半導体発光素子はＡｌＧａＩｎＰ系のものであり、図１０に示すように、（１００）から［０１１］方向に１５゜だけ傾斜した面方位を有するｎ型のＧａＡｓ基板４１上に、厚さ１μｍのｎ型のＧａＡｓバッファ層４２、ｎ型のＡｌＡｓとｎ型のＡｌ0.6Ｇａ0.4Ａｓとの５ペアからなる第１ＤＢＲ膜４３、ｎ型の（Ａｌ0.4Ｇａ0.6）0.5Iｎ0.5Ｐとｎ型のＡｌ0.5Iｎ0.5Ｐとの５ペアからなる第３ＤＢＲ膜４４、ｎ型のＡｌ0.5Ｉｎ0.5Ｐ第１クラッド層４５、量子井戸活性層４６、ｐ型のＡｌ0.5Iｎ0.5Ｐ第２クラッド層４７、ｐ型の（Ａｌ0.4Ｇａ0.6）0.5Ｉｎ0.5Ｐとｐ型のＡｌ0.5Iｎ0.5Ｐとの１７ペアからなる第２ＤＢＲ膜４８、厚さ０．１５μｍのｐ型のＡｌＧａＩｎＰ中間層４９、厚さ１μｍのｐ型のＧａＰ第１電流拡散層５０、厚さ０．３μｍのｎ型のＧａＰ電流阻止層５１、厚さ０．０１μｍのｎ型のＧａＡｓキャップ層５２をＭＯＣＶＤ法により順次積層する。
【００８０】
ここで、ｎ型のＡｌＡｓとｎ型のＡｌ0.6Ｇａ0.4Ａｓとの５ペアからなる第１ＤＢＲ膜４３は、ＡｌＡｓがＡｌnＯm（ｎ，ｍ：整数）になったときに反射スペクトルの中心が５７０ｎｍになるように形成する。また、ｎ型の（Ａｌ0.4Ｇａ0.6）0.5Iｎ0.5Ｐとｎ型のＡｌ0.5Iｎ0.5Ｐとの５ペアからなる第３ＤＢＲ膜４４、及び、ｐ型の（Ａｌ0.4Ｇａ0.6）0.5Ｉｎ0.5Ｐとｐ型のＡｌ0.5Iｎ0.5Ｐとの１７ペアからなる第２ＤＢＲ膜４８も、反射スペクトルの中心が５７０ｎｍになるように形成する。また、上記第１ＤＢＲ膜４３、第３ＤＢＲ膜４４及び第２ＤＢＲ膜４８で形成される共振器の共振波長も５７０ｎｍになるように共振器長を調整する。本実施例２では共振器長を２波長分とした。
【００８１】
また、上記量子井戸活性層４６においては、井戸層が（Ａｌ0.3Ｇａ0.7）0.5Ｉｎ0.5Ｐからなり、バリア層が（Ａｌ0.6Ｇａ0.4）0.5Ｉｎ0.5Ｐからなっている。そして、上記量子井戸活性層４６の位置は共振器中に生じる定在波の腹の位置にくるようにし、発光ピーク波長は５７０ｎｍになるようにする。
【００８２】
次に、図１１（ａ），（ｂ）に示すように、ｎ型のＧａＡｓキャップ層５２を硫酸／過酸化水素系エッチャントで除去した後、フォトリソグラフィーと、硫酸／過酸化水素系エッチャントによりｎ型のＧａＰ電流阻止層５１をｐ型のＧａＰ第１電流拡散層５０に達するまでエッチングする。これにより、ｐ型のＧａＰ第１電流拡散層５０上に、ｎ型のＧａＰ電流阻止層５１ａが得られる。このとき、ｎ型のＧａＰ電流阻止層５１ａは１５０μｍ×１５０μｍの形状になっている。そして、ｎ型のＧａＰ電流阻止層５１ａの外側には電流経路が形成されている。
【００８３】
引き続き、図９（ｂ）に示すように、ｐ型のＧａＰ第１電流拡散層５０及びｎ型のＧａＰ電流阻止層５１ａ上に、厚さ７μｍのｐ型のＡｌＧａＩｎＰ第２電流拡散層５３を成長させる。
【００８４】
次に、ｐ型のＡｌＧａＩｎＰ第２電流拡散層５３上にＡｕＢｅ／Ａｕを蒸着し、フォトリソグラフィー及びＡｕエッチャントによるエッチングにより表面電極を形成する。その後、熱処理することにより、図９（ａ），（ｂ）に示すようなｐ型電極５４が、ｐ型のＡｌＧａＩｎＰ第２電流拡散層５３上に得られる。そして、ｎ型のＧａＡｓ基板４１を約２８０μｍまで研磨し、この研磨した面にＡｕＧｅ／Ａｕを蒸着し、熱処理する。これにより、ｎ型のＧａＡｓ基板４１下にｎ型電極５５が形成される。
【００８５】
次に、ｎ型のＡｌＡｓとｎ型のＡｌ0.6Ｇａ0.4Ａｓとの５ペアからなる第１ＤＢＲ４３の側面が露出する深さまでダイシングし、約４００℃の水蒸気中で熱処理する。これにより、ｎ型のＡｌＡｓ層のうち周辺部をＡｌnＯm層に変化させ、ＡｌnＯmとＡｌ0.6Ｇａ0.4Ａｓとの５ペアからなる外側第１ＤＢＲ膜５６を形成する。このとき、上記外側第１ＤＢＲ膜５６の内側には、ｎ型のＡｌＡｓとｎ型のＡｌ0.6Ｇａ0.4Ａｓとの５ペアからなる内側第１ＤＢＲ膜４３ａが形成される。この内側第１ＤＢＲ膜４３ａはｎ型のＧａＰ電流阻止層５１ａに対向し、外側第１ＤＢＲ膜５６の大部分はｎ型のＧａＰ電流阻止層５１ａに対向していない。
【００８６】
上記ＡｌnＯmの層方向の寸法（酸化の深さ）Ｎは熱処理の温度，時間により決まる。上記寸法Ｎはチップ天面サイズをＬ、ＧａＰ電流阻止層５１ａの一辺の長さをＭとした場合、Ｎ≧（Ｌ−Ｍ）／２を満たすのが望ましい。本実施例３では天面サイズがＡｌＧａＩｎＰ第２電流拡散層５３の一辺の長さ２７０μｍとなるため、酸化の深さは７０μｍに設定している。
【００８７】
最後に、個々のチップに分割することにより、本実施例３の半導体発光素子が得られる。
【００８８】
このようにして得られた本実施例３の半導体発光素子によれば、上記実施例２と同様に、外側第１ＤＢＲ膜５６はＡｌnＯmとＡｌ0.6Ｇａ0.4Ａｓとのペアで構成するから、僅か５ペアで９９％以上の高反射率を実現している。本実施例３の半導体発光素子を２５℃、５０ｍＡの通電試験を実施したところ１０００時間経過後で初期光出力の９５％の光出力であった。
【００８９】
また、本実施例３の半導体発光素子は電流阻止構造を有しており、ｎ型のＧａＰ電流阻止層５１ａ下の発光を抑制しているので、外部量子効率が高く、初期光出力は２０ｍＡで０.５ｍＷであった。そして、このときの動作電圧は２.２Ｖであつた。このように、上記動作電圧が上記実施例２の動作電圧よりも０．２Ｖ低くなるのは、ｎ型のＡｌ0.5Iｎ0.5Ｐ第１クラッド層４５に加えて、ｎ型の（Ａｌ0.4Ｇａ0.6）0.5Ｉｎ0.5Ｐとｐ型のＡｌ0.5Ｉｎ0.5Ｐとの５ペアからなる第３ＤＢＲ膜４４が、発光部下の電流経路として機能し、実施例２の場合よりも３ペア分（約０.３μm）厚いからである。
【００９０】
上記実施例３では、上記ＧａＡｓ基板４１を半導体基板の一例として用いると共に、第３ＤＢＲ膜４４を第３多層反射膜の一例として用いている。また、上記量子井戸活性層４６を発光層の一例として用いると共に、第２ＤＢＲ膜４８を第２多層反射膜の一例として用いている。そして、上記内側第１ＤＢＲ膜４３ａと外側第１ＤＢＲ膜５６とで第１多層反射膜の一例が構成されている。
【００９１】
上記実施例３では、ｐ型のＡｌＧａＩｎＰ第２電流拡散層５３下にｎ型のＧａＰ電流阻止層５１ａを形成していたが、ｐ型のＡｌＧａＩｎＰ第２電流拡散層５３上にｎ型のＧａＰ電流阻止層５１ａを形成してもよい。また、ｐ型のＡｌＧａＩｎＰ第２電流拡散層５３内にｎ型のＧａＰ電流阻止層５１ａを形成してもよい。
【００９２】
上記実施例３では、上記外側第１ＤＢＲ膜５６の大部分はｎ型のＧａＰ電流阻止層５１ａに対向していなかったが、外側第１ＤＢＲ膜５６の全部がｎ型のＧａＰ電流阻止層５１ａに対向しないようにしてもよい。
【００９３】
また、上記実施例３では、ｎ型のＧａＡｓ基板４１を用いていたが、ｐ型の半導体基板を用いてもよい。この場合、内側第１ＤＢＲ膜４３ａ及び外側第１ＤＢＲ膜５６は量子井戸活性層４６よりも半導体基板側に配置し、内側第１ＤＢＲ膜２３ａ及び外側第１ＤＢＲ膜３６の導電型をｐ型にする。
【００９４】
（実施例４）
図１２（ａ）は本発明の実施例４の半導体発光素子の上面図であり、図１２（ｂ）は図１２（ａ）のｂ−ｂ線から見た断面図である。
【００９５】
図１３は上記実施例４の半導体発光素子の製造途中の断面図である。
【００９６】
図１４（ａ）は上記実施例４の半導体発光素子の製造途中の上面図であり、図１４（ｂ）は図１４（ａ）のｂ−ｂ線から見た断面図である。
【００９７】
上記実施例４の半導体発光素子はＡｌＧａＩｎＰ系のものであり、図１３に示すように、［０１１］方向に１５°だけ傾斜した面方位を有するｎ型のＧａＡｓ基板６１上に、厚さ１μｍのｎ型のＧａＡｓバッファ層６２、ｎ型のＡｌＡｓとｎ型のＡｌ0.6Ｇａ0.4Ａｓとの５ペアからなる第１ＤＢＲ膜６３、ｎ型の（Ａｌ0.4Ｇａ0.6）0.5Ｉｎ0.5Ｐとｎ型のＡｌ0.5Ｉｎ0.5Ｐとの５ペアからなる第３ＤＢＲ膜６４、ｎ型のＡｌ0.5Ｉｎ0.5Ｐ第１クラッド層６５、量子井戸活性層６６、ｐ型のＡｌ0.5Iｎ0.5Ｐ第２クラッド層６７、ｐ型の（Ａｌ0.4Ｇａ0.6）0.5Ｉｎ0.5Ｐとｐ型のＡｌ0.5Ｉｎ0.5Ｐとの１７ペアからなる第２ＤＢＲ膜６８、厚さ０．１μｍのｐ型の（Ａｌ0.4Ｇａ0.6）0.5Ｉｎ0.5Ｐ中間層６９、厚さ０．００５μｍのｐ型のＧａＡｓコンタクト層７０をＭＯＣＶＤ法により順次積層する。
【００９８】
ここで、ｎ型のＡｌＡｓとｎ型のＡｌ0.6Ｇａ0.4Ａｓとの５ペアからなる第１ＤＢＲ膜６３は、ＡｌＡｓがＡｌnＯm（ｎ，ｍ：整数）になったときに反射スペクトルの中心が５７０ｎｍになるように形成する。また、ｎ型の（Ａｌ0.4Ｇａ0.6）0.5Ｉｎ0.5Ｐとｎ型のＡｌ0.5Ｉｎ0.5Ｐとの５ペアからなる第３ＤＢＲ膜６４、及び、ｐ型の（Ａｌ0.4Ｇａ0.6）0.5Ｉｎ0.5Ｐとｐ型のＡｌ0.5Ｉｎ0.5Ｐとの１７ペアからなる第２ＤＢＲ膜６８は、反射スペクトルの中心が５７０ｎｍになるように形成する。また、上記第１ＤＢＲ膜６３、第３ＤＢＲ膜６４及び第２ＤＢＲ膜６８で形成される共振器の共振波長も５７０ｎｍになるように調整する。
【００９９】
また、上記量子井戸活性層６６においては、井戸層が（Ａｌ0.3Ｇａ0.7）0.5Ｉｎ0.5Ｐからなり、バリア層が（Ａｌ0.6Ｇａ0.4）0.5Ｉｎ0.5Ｐからなっている。そして、上記量子井戸活性層６６の位置は、共振器中に生じる定在波の腹の位置にくるようにしている。
【０１００】
次に、ウェハー表面（ｐ型のＧａＡｓコンタクト層７０の表面）上にＣＶＤ（化学気相成長）法によりＳｉＯ2を堆積させ、フォトリソグラフィー及び希釈ＨＦによるエッチングを行う。これにより、ｐ型のＧａＡｓコンタクト層７０上に、図１４（ａ），（ｂ）に示すように、電流阻止層としての１２０μｍ×１２０μｍ形状のＳｉＯ2膜７１を形成する。そして、このＳｉＯ2膜７１の外側には電流経路が形成される。
【０１０１】
次に、図１２（ｂ）に示すように、ｎ型のＧａＡｓ基板６１を約２８０μｍまで研磨し、この研磨した面にＡｕＧｅ／Ａｕによりｎ型第１電極７２を形成する。その後、図１２（ａ），（ｂ）に示すように、ｐ型のＧａＡｓコンタクト層７０及びＳｉＯ2膜７１上に、表面電極としてＩＴＯ（Indium-Tin-Oxide:スズ添加酸化インジウム）膜７３を形成する。そして、上記ＩＴＯ膜７３上に、Ｔｉ／Ａｕによりボンディングパッド７４を形成する。さらに、ｎ型の（Ａｌ0.4Ｇａ0.6）0.5Ｉｎ0.5Ｐとｎ型のＡｌ0.5Ｉｎ0.5Ｐとの５ペアからなる第３ＤＢＲ膜６４の表面が露出するまでエッチングする。そして、その第３ＤＢＲ膜６４の表面に、ＡｕＳｉ／Ｍｏ／Ａｕによりｎ型第２電極７５を形成する。このｎ型第２電極７５は、ｎ型のＡｌ0.5Ｉｎ0.5Ｐ第１クラッド層６５を取り囲むように形成されている。
【０１０２】
次に、ｎ型のＡｌＡｓとｎ型のＡｌ0.6Ｇａ0.4Ａｓとの５ペアからなる第１ＤＢＲ膜６３の側面が露出する深さまでエッチングし、約４００℃の水蒸気中で熱処理する。これにより、ｎ型のＡｌＡｓ層のうち周縁部をＡｌnＯm層に変化させ、ＡｌnＯmとＡｌ0.6Ｇａ0.4Ａｓとの５ペアからなる外側第１ＤＢＲ膜７６を形成する。このとき、外側第１ＤＢＲ膜７６の内側に、ｎ型のＡｌＡｓとｎ型のＡｌ0.6Ｇａ0.4Ａｓとの５ペアからなる内側第１ＤＢＲ膜６３ａが形成される。この内側第１ＤＢＲ膜６３ａはＳｉＯ2膜７１に対向し、外側第１ＤＢＲ膜７６の大部分はＳｉＯ2膜７１に対向していない。
【０１０３】
上記ＡｌnＯmの層方向の寸法（酸化の深さ）Ｎは熱処理の温度，時間により決まる。上記寸法Ｎはチップ天面サイズをＬ、電流阻止層つまりＳｉＯ2膜７１の一辺の長さをＭとした場合、Ｎ≧（Ｌ−Ｍ）／２を満たすのが望ましい。本実施例４ではチップ天面サイズがＩＴＯ膜７３の一辺の長さ１９０μｍとなるため、酸化の深さを４５μｍに設定している。
【０１０４】
最後に、個々のチップに分割することにより、本実施例４の半導体発光素子が得られる。
【０１０５】
このようにして得られた本実施例４の半導体発光素子においてＤＢＲ膜の構造は上記実施例３と同様であるが、上記実施例３の半導体発光素子における２０ｍＡでの動作電圧が２．２Ｖであったのに対して、本実施例４の半導体発光素子における２０ｍＡでの動作電圧が２．０となる。すなわち、本実施例４の半導体発光素子は、上記実施例３の半導体発光素子に比べて動作電圧を０．２Ｖ低減できた。これは、本実施例４の半導体発光素子は、チップの外周部のｎ型の（Ａｌ0.4Ｇａ0.6）0.5Ｉｎ0.5Ｐとｎ型のＡｌ0.5Ｉｎ0.5Ｐとの５ペアからなる第３ＤＢＲ膜６４上にｎ型第２電極７５を設けていることで、電流が量子井戸活性層６６を経由しチップ側面方向にも流れるからである。
【０１０６】
また、ｐ型のＧａＡｓコンタクト層７０及びＩＴＯ膜７３の透過率は５７０ｎｍの光に対して約７０％であり、光出力は２０ｍＡ通電時に０．３５ｍＷであった。そして、２５℃での５０ｍＡの通電試験では１０００時間経過後で初期光出力の９５％の光出力であった。
【０１０７】
上記実施例４では、上記ＧａＡｓ基板６１を半導体基板の一例として用いると共に、第３ＤＢＲ膜６４を第３多層反射膜の一例として用いている。また、上記量子井戸活性層６６を発光層の一例として用いると共に、第２ＤＢＲ膜６８を第２多層反射膜の一例として用いている。そして、上記内側第１ＤＢＲ膜６３ａと外側第１ＤＢＲ膜７６とで第１多層反射膜の一例が構成されている。
【０１０８】
上記実施例４では、上記外側第１ＤＢＲ膜７６の大部分はＳｉＯ2膜７１に対向していなかったが、外側第１ＤＢＲ膜７６の全部はＳｉＯ2膜７１に対向していないようにしてもよい。
【０１０９】
また、上記実施例４では、ｎ型のＧａＡｓ基板６１を用いていたが、ｐ型の半導体基板を用いてもよい。この場合、内側第１ＤＢＲ膜６３ａ及び外側第１ＤＢＲ膜７６は量子井戸活性層６６よりも半導体基板側に配置し、内側第１ＤＢＲ膜６３ａ及び外側第１ＤＢＲ膜７６の導電型をｐ型にする。
【０１１０】
また、本発明の半導体発光素子において、第３ＤＢＲ膜はＡｌxＧａ1-xＡｓ（０≦ｘ≦１）またはＡｌyＧａzＩｎ1-y-zＰ（０≦ｙ≦１、０≦ｚ≦１）で形成されてもよい。そして、その第３ＤＢＲ膜の層数は１０層以下でもよい。
【０１１１】
また、量子井戸活性層は、単層あるいは複数層からなり、ＡｌyＧａzＩｎ1-y-zＰ（０≦ｙ≦１、０≦ｚ≦１）で形成されてもよい。
【０１１２】
また、電流阻止層は、ＡｌxＧａ1-xＡｓ（０≦ｘ≦１）またはＡｌyＧａzＩｎ1-y-zＰ（０≦ｙ≦１、０≦ｚ≦１）で形成されてもよい。
【０１１３】
また、電流拡散層は、ＡｌxＧａ1-xＡｓ（０≦ｘ≦１）またはＡｌyＧａzＩｎ1-y-zＰ（０≦ｙ≦１、０≦ｚ≦１）で形成されてもよい。または、電流拡散層は発光光に対して５０％以上の透過率の透光性電極であってもよい。
【０１１４】
【発明の効果】
以上より明らかなように、本発明の半導体発光素子は、第１多層反射膜において電流阻止層に対向する部分以外の少なくとも一層がＡｌnＯm（ｎ，ｍ：整数）を含むので、発光波長が短くても、その電流阻止層に対向する部分以外の領域における２層の屈折率差が大きくなって、電流阻止層に対向する部分以外の領域で高反射率が得られ、発光効率を高めることができる。
【０１１５】
一実施形態の半導体発光素子は、上記第２多層反射膜上に電流拡散層が形成されているので、電流阻止層に対向する部分以外の領域から均一な発光を得ることができる。
【０１１６】
一実施形態の半導体発光素子は、上記第１多層反射膜と発光層との間に、ＡｌnＯmを含まない第３多層反射膜が形成されているので、半導体基板の上方から半導体基板への電流経路の断面積が大きくなり、動作電圧を低減することができる。
【０１１７】
一実施形態の半導体発光素子は、上記第３多層反射膜の層数が１０層以下であるので、第１多層反射膜の反射特性に悪影響が及ばず、第３多層反射膜の高反射率特性を維持したまま、動作電圧を低減することができる。
【０１１８】
一実施形態の半導体発光素子は、上記第１多層反射膜がＧａＡｓで形成されているので、一連の結晶成長でＧａＡｓ基板に格子整合する材料系の発光層を良好な結晶性で形成することができる。
【０１１９】
一実施形態の半導体発光素子は、上記発光層がＡｌyＧａzＩｎ1-y-zＰ（０≦ｙ≦１、０≦ｚ≦１）からなるので、５５０ｎｍ〜６８０ｎｍ程度の発光を得ることができる。
【０１２０】
一実施形態の半導体発光素子は、上記第３多層反射膜をＡｌxＧａ1-xＡｓ（０≦ｘ≦１）で形成するから、結晶性の良いＡｌyＧａzＩｎ1-y-zＰ（０≦ｙ≦１、０≦ｚ≦１）発光層を形成することができる。
【０１２１】
また、上記第３多層反射膜をＡｌyＧａzＩｎ1-y-zＰ（０≦ｙ≦１、０≦ｚ≦１）で形成するから、ＡｌyＧａzＩｎ1-y-zＰ（０≦ｙ≦１、０≦ｚ≦１）発光層の結晶性をさらに高くすることができる。
【０１２２】
一実施形態の半導体発光素子は、上記電流阻止層をＡｌxＧａ1-xＡｓ（０≦ｘ≦１）で形成するから、５９０ｎｍ程度より長波長の光に対して光吸収がなく、耐湿性が良好な電流阻止層を作製することができる。
【０１２３】
また、上記電流阻止層をＡｌyＧａzＩｎ1-y-zＰ（０≦ｙ≦１、０≦ｚ≦１）で形成するから、５５０ｎｍ程度より長波長の光に対して光吸収がなく、耐湿性が良好な電流阻止層を作製することができる。
【０１２４】
一実施形態の半導体発光素子は、上記電流拡散層をＡｌxＧａ1-xＡｓ（０≦ｘ≦１）で形成するから、５９０ｎｍ程度より長波長の光に対して光吸収がなく、耐湿性が良好な電流拡散層を作製することができる。
【０１２５】
また、上記電流拡散層をＡｌyＧａzＩｎ1-y-zＰ（０≦ｙ≦１、０≦ｚ≦１）で形成するから、５５０ｎｍ程度より長波長の光に対して光吸収がなく、耐湿性が良好な電流拡散層を作製することができる。
【０１２６】
一実施形態の半導体発光素子は、上記電流拡散層が発光光に対して５０％以上の透過率の透光性電極であるので、半導体材料で電流拡散層を形成する場合よりも、動作電圧を低減することができる。
【０１２７】
一実施形態の半導体発光素子は、上記第３多層反射膜の縁部の表面と半導体基板の裏面とに、上記半導体基板と同一導電型の電極が形成されているので、電流が発光層を経由して側方にも流れて、動作電圧を低減することができる。
【０１２８】
本発明の半導体発光素子の製造方法は、第１多層反射膜の縁部を高温の水蒸気中で熱処理することにより、第１多層反射膜の縁部のＡｌをＡｌnＯm（ｎ，ｍ：整数）に変化させるので、第１多層反射膜の縁部における低屈折率層がＡｌnＯmで形成されて、通常の製造工程を大きく変えることなく、第１多層反射膜の縁部の反射率を高めることができる。
【図面の簡単な説明】
【図１】  図１（ａ）は本発明の実施例１の半導体発光素子の上面図であり、図１（ｂ）は図１（ａ）のｂ−ｂ線断面図である。
【図２】  図２は上記実施例１の半導体発光素子の製造途中の断面図である。
【図３】  図３（ａ）は上記実施例１の半導体発光素子の製造途中の上面図であり、図３（ｂ）は図３（ａ）のｂ−ｂ線断面図である。
【図４】  図４（ａ）は従来の半導体発光素子の基板側のＤＢＲ膜の反射スペクトルを示すグラフであり、図４（ｂ）は上記実施例１の半導体発光素子の基板側のＤＢＲ膜の反射スペクトルを示すグラフである。
【図５】  図５（ａ）は本発明の実施例２の半導体発光素子の上面図であり、図５（ｂ）は図５（ａ）のｂ−ｂ線から見た断面図である。
【図６】    図６は上記実施例２の半導体発光素子の製造途中の断面図である。
【図７】  図７（ａ）は上記実施例２の半導体発光素子の製造途中の上面図であり、図７（ｂ）は図７（ａ）のｂ−ｂ線から見た断面図である。
【図８】  図８（ａ）は従来の半導体発光素子の基板側のＤＢＲ膜の反射スペクトルを示すグラフであり、図８（ｂ）は上記実施例２の半導体発光素子の基板側のＤＢＲ膜の反射スペクトルを示すグラフである。
【図９】  図９（ａ）は本発明の実施例３の半導体発光素子の上面図であり、図９（ｂ）は図９（ａ）のｂ−ｂ線断面図である。
【図１０】  図１０は上記実施例３の半導体発光素子の製造途中の断面図である。
【図１１】  図１１（ａ）は上記実施例３の半導体発光素子の製造途中の上面図であり、図１１（ｂ）は図１１（ａ）のｂ−ｂ線見た断面図である。
【図１２】  １２（ａ）は本発明の実施例４の半導体発光素子の上面図であり、図１２（ｂ）は図１２（ａ）のｂ−ｂ線断面図である。
【図１３】  図１３は上記実施例４の半導体発光素子の製造途中の断面図である。
【図１４】  図１４（ａ）は上記実施例４の半導体発光素子の製造途中の上面図であり、図１４（ｂ）は図１４（ａ）のｂ−ｂ線見た断面図である。
【符号の説明】
１，２１，４１，６１  ｎ型のＧａＡｓ基板
３ａ，２３ａ，４３ａ，６３ａ  内側第１ＤＢＲ膜
５，２６，４６，６６  量子井戸活性層５
７，２８，４８，６８  第２ＤＢＲ膜
１０，７１  ＳｉＯ2膜
１３，３６，５６，７６  外側第１ＤＢＲ膜
２４，４４，６４  第３ＤＢＲ膜
３０ａ  ｎ型のＧａＡｓ電流阻止層
５１ａ  ｎ型のＧａＰ電流阻止層
【図１】
0004048056.tif 000002
【図２】
0004048056.tif 000003
【図３】
0004048056.tif 000004
【図４】
0004048056.tif 000005
【図５】
0004048056.tif 000006
【図６】
0004048056.tif 000007
【図７】
0004048056.tif 000008
【図８】
0004048056.tif 000009
【図９】
0004048056.tif 000010
【図１０】
0004048056.tif 000011
【図１１】
0004048056.tif 000012
【図１２】
0004048056.tif 000013
【図１３】
0004048056.tif 000014
【図１４】
0004048056.tif 000015