(57)【特許請求の範囲】
【請求項１】
半導体回路が形成された板状のベアチップと、このベアチップに重ね合わされる板状の絶縁基板とを備え、前記ベアチップの下面には、前記半導体回路に接続された複数の第１電極と、前記半導体回路に接続された少なくとも２個の第２電極が設けられ、前記絶縁基板は、前記第１電極に対応して上面に設けられた複数の第１ランド部と、前記第２電極に対応して上面に設けられた少なくとも２個の第２ランド部と、少なくとも一部が前記第１ランド部に接続された状態で、下面に設けられた導電パターンからなる複数の外部接続用の端子部と、端部が前記２個の第２ランド部に接続されるとともに前記２個の第２ランド部を囲うように渦巻き状に形成された導電パターンからなるインダクタンス素子を有し、前記ベアチップが前記絶縁基板上に重ね合わされて、前記第１電極と前記第１ランド部、及び前記第２電極と前記第２ランド部が互いに接続されたことを特徴とする面実装型の電子回路ユニット。
【請求項２】
前記第１電極が前記ベアチップの外周辺に沿って配設されると共に、前記第２電極が前記ベアチップの中央部に配設され、前記第１ランド部が前記絶縁基板の外周辺に沿って配設されると共に、前記第２ランド部が前記絶縁基板の中央部に配設されたことを特徴とする請求項１記載の面実装型の電子回路ユニット。
【請求項３】
前記絶縁基板は、絶縁薄板が積層されて形成されたことを特徴とする請求項１、又は２記載の面実装型の電子回路ユニット。
【請求項４】
渦巻き状の前記インダクタンス素子は、少なくとも互いに交叉する箇所が接触しないように厚み方向の異なる面に形成されたことを特徴とする請求項３記載の面実装型の電子回路ユニット。
【請求項５】
前記端子部は、前記第１ランド部より大きな面積で形成されたことを特徴とする請求項１から４の何れかに記載の面実装型の電子回路ユニット。
【請求項６】
前記端子部は、前記絶縁基板の下面の全体に分散して配設されたことを特徴とする請求項５記載の面実装型の電子回路ユニット。
【請求項７】
前記絶縁基板内には、厚膜、或いは薄膜によって、抵抗、又は／及びコンデンサが形成されたことを特徴とする請求項１から６の何れかに記載の面実装型の電子回路ユニット。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は携帯電話機等に使用して好適な面実装型の電子回路ユニットに関する。
【０００２】
【従来の技術】
従来の電子回路ユニットは、絶縁基板上に抵抗、コンデンサ、及びコイル状のインダクタンス素子等の電気部品が搭載されると共に、この電気部品が搭載された箇所以外の絶縁基板上において、半導体回路を形成したベアチップが搭載された構成となっている。
【０００３】
【発明が解決しようとする課題】
従来の電子回路ユニットにおいて、電気部品はベアチップ面から離れた位置に搭載せねばならず、従って、インダクタンス素子を含む電気部品と半導体回路とを接続する接続導体が長くなって、特に、高周波においては、Ｑが低下するという問題がある。
また、電気部品が絶縁基板上から露出しているため、大型になるという問題がある。
【０００４】
そこで、本発明は高いＱが得られると共に、小型の面実装型の電子回路ユニットを提供することを目的とする。
【０００５】
【課題を解決するための手段】
上記課題を解決するための第１の解決手段として、半導体回路が形成された板状のベアチップと、このベアチップに重ね合わされる板状の絶縁基板とを備え、前記ベアチップの下面には、前記半導体回路に接続された複数の第１電極と、前記半導体回路に接続された少なくとも２個の第２電極が設けられ、前記絶縁基板は、前記第１電極に対応して上面に設けられた複数の第１ランド部と、前記第２電極に対応して上面に設けられた少なくとも２個の第２ランド部と、少なくとも一部が前記第１ランド部に接続された状態で、下面に設けられた導電パターンからなる複数の外部接続用の端子部と、端部が前記２個の第２ランド部に接続されるとともに前記２個の第２ランド部を囲うように渦巻き状に形成された導電パターンからなるインダクタンス素子を有し、前記ベアチップが前記絶縁基板上に重ね合わされて、前記第１電極と前記第１ランド部、及び前記第２電極と前記第２ランド部が互いに接続された構成とした。
【０００６】
また、第２の解決手段として、前記第１電極が前記ベアチップの外周辺に沿って配設されると共に、前記第２電極が前記ベアチップの中央部に配設され、前記第１ランド部が前記絶縁基板の外周辺に沿って配設されると共に、前記第２ランド部が前記絶縁基板の中央部に配設された構成とした。
【０００７】
また、第３の解決手段として、前記絶縁基板は、絶縁薄板が積層されて形成された構成とした。
【０００８】
また、第４の解決手段として、渦巻き状の前記インダクタンス素子は、少なくとも互いに交叉する箇所が接触しないように厚み方向の異なる面に形成された構成とした。また、第５の解決手段として、前記端子部は、前記第１ランド部より大きな面積で形成された構成とした。
【０００９】
また、第６の解決手段として、前記端子部は、前記絶縁基板の下面の全体に分散して配設された構成とした。また、第７の解決手段として、前記絶縁基板内には、厚膜、或いは薄膜によって、抵抗、又は／及びコンデンサが形成された構成とした。
【００１０】
【発明の実施の形態】
本発明の面実装型の電子回路ユニットの図面を説明すると、図１は本発明の面実装型の電子回路ユニットの第１実施例に係り、概要を示す正面図、図２は本発明の面実装型の電子回路ユニットの第１実施例に係り、裏返した状態の分解斜視図、図３は本発明の面実装型の電子回路ユニットの第１実施例に係り、絶縁基板の斜視図である。
【００１１】
また、図４は本発明の面実装型の電子回路ユニットの第２実施例に係り、絶縁基板の斜視図、図５は本発明の面実装型の電子回路ユニットの第３実施例に係り、絶縁基板の斜視図、図６は本発明の面実装型の電子回路ユニットの第４実施例に係り、絶縁基板を裏返した状態の斜視図である。
【００１２】
次に、本発明の面実装型の電子回路ユニットの第１実施例に係る構成を図１〜図３に基づいて説明すると、セラミック等で形成され、四角形の板状からなる絶縁基板１は、複数枚の絶縁薄板が積層されて形成されている。
【００１３】
この絶縁基板１の上面１ａには、絶縁基板１の外周辺に沿って配設された導電パターンからなる複数の第１ランド部２と、絶縁基板１の中央部に配設された２個の第２ランド部３とが形成されている。
そして、第１，第２ランド部２，３は、比較的小さな面積で形成された状態となっている。
【００１４】
また、絶縁基板１の下面１ｂには、下面の全体に分散した状態で、導電パターンからなる複数の外部接続用としての端子部４が形成されている。
そして、この端子部４は、第１，第２ランド部２，３より大きな面積で形成されると共に、端子部４の少なくとも一部は、第１ランド部２と接続導体５によって接続された構成となっている。
【００１５】
更に、この絶縁基板１の積層間には、配線パターン６が設けられると共に、ここでは図示しないが、厚膜、或いは薄膜によって、抵抗やコンデンサが形成され、この抵抗やコンデンサは、配線パターン６と接続導体５によって、端子部４に接続されて、所望の電気回路が形成されている。
【００１６】
導電パターンで形成されたインダクタンス素子７は、渦巻き状をなして、絶縁基板１の中央部に形成されて、その両端部は、それぞれ第２ランド部３に接続されて、このインダクタンス素子７は、例えば、同調用コイルとして使用される。
【００１７】
このインダクタンス素子７は、図３に示すように、全体が絶縁基板１内に配設され、第１の導体７ａは、一つの層間に形成されると共に、この第１導体７ａは、接続体７ｂを介して一方の第２ランド部３に接続されている。
また、第２の導体７ｃは、第１の導体７ａを形成した層間と異なる層間に形成されると共に、第２の導体７ｃの一端は、接続体７ｄを介して第１の導体７ａに、また、第２の導体７ｃの他端は、接続体７ｅを介して他方の第２ランド部３に接続されている。
【００１８】
その結果、第１の導体７ａと第２の導体７ｃとは、一部が交叉するようになっているが、その交叉する箇所は、互いに接触しないように、異なる層間、即ち、厚み方向の異なる面に形成された状態となっている。
【００１９】
半導体回路（図示せず）が形成されたベアチップ８は、板状をなし、このベアチップ８の下面８ａには、ベアチップ８の外周辺に沿って配設された複数の第１電極９と、ベアチップ８の中央部に配設された２個の第２電極１０とが形成されている。
また、この第１，第２電極９，１０には、半導体回路が接続された状態となっている。
【００２０】
そして、第１，第２電極９，１０は、第１，第２ランド部２，３と同等な大きさで、比較的小さな面積で形成されると共に、第１，第２電極９，１０は、第１，第２ランド部２，３に対向（対応）した状態で形成されている。
【００２１】
このような構成を有するベアチップ７は、第１，第２電極９，１０を第１，第２ランド部２，３に対向した状態で、絶縁基板１上に重ね合わされて、第１電極９と第１ランド部２，及び第２電極１０と第２ランド部３が互いに半田付けされて接続される。
【００２２】
その結果、２個の第２電極１０には、絶縁基板１に形成されたインダクタンス素子７が接続されると共に、第１電極９には第１ランド部２が接続されて、半導体回路が絶縁基板１の下面１ｂに設けられた端子部４に導出されるようになり、このような構成によって、面実装型の電子回路ユニットが形成されている。
【００２３】
このような面実装型の電子回路ユニットは、図１に示すように、端子部４がマザー基板１１上に載置され、端子部４がマザー基板１１に設けられた配線パターン１２に半田付けされて、面実装されるようになっている。
【００２４】
また、図４は本発明の面実装型の電子回路ユニットの第２実施例を示し、この第２実施例の構成を説明すると、インダクタンス素子７の第１の導体７ａは、一方の第２ランド部３に接続された状態で、絶縁基板１の上面１ａに露出して形成されると共に、第２の導体７ｃは、層間に形成されて、一端が接続体７ｄを介して第１の導体７ａに接続され、又、他端が接続体７ｅを介して他方の第２ランド部３に接続されている。
【００２５】
その結果、第１の導体７ａと第２の導体７ｃとは、一部が交叉するようになっているが、その交叉する箇所は、互いに接触しないように、厚み方向の異なる面に形成された状態となっている。
なお、その他の構成は、前記第１実施例と同様であるので、同一部品に同一番号を付し、ここではその説明を省略する。
【００２６】
また、図５は本発明の面実装型の電子回路ユニットの第３実施例を示し、この第３実施例の構成を説明すると、インダクタンス素子７の第１の導体７ａは、双方の第２ランド部３に接続された状態で、絶縁基板１の上面１ａに露出して形成される。
【００２７】
そして、この第１の導体７ａは、一部分が切断された状態となっており、この切断部を繋ぐ第２の導体７ｃは、第１の導体７ａと交叉した状態で層間に形成され、第２の導体７ｃの両端がそれぞれ接続体７ｄ、７ｅを介して第１の導体７ａに接続されている。
【００２８】
その結果、第１の導体７ａと第２の導体７ｃとは、一部が交叉するようになっているが、その交叉する箇所は、互いに接触しないように、厚み方向の異なる面に形成された状態となっている。
なお、その他の構成は、前記第２実施例と同様であるので、同一部品に同一番号を付し、ここではその説明を省略する。
【００２９】
また、図６は本発明の面実装型の電子回路ユニットの第４実施例を示し、この第４実施例の構成を説明すると、インダクタンス素子７の第２の導体７ｃが絶縁基板１の下面１ｂに形成されたものである。
なお、その他の構成は、前記第３実施例と同様であるので、同一部品に同一番号を付し、ここではその説明を省略する。
【００３０】
なお、絶縁基板は、積層でない単板でも良い。また、渦巻き状のインダクタンス素子は、上記実施例の他、種々の形状が適用できること勿論である。
【００３１】
【発明の効果】
本発明の面実装型の電子回路ユニットは、半導体回路が形成された板状のベアチップと、このベアチップに重ね合わされる板状の絶縁基板とを備え、前記ベアチップの下面には、前記半導体回路に接続された複数の第１電極と、前記半導体回路に接続された少なくとも２個の第２電極が設けられ、前記絶縁基板は、前記第１電極に対応して上面に設けられた複数の第１ランド部と、前記第２電極に対応して上面に設けられた少なくとも２個の第２ランド部と、少なくとも一部が前記第１ランド部に接続された状態で、下面に設けられた導電パターンからなる複数の外部接続用の端子部と、端部が前記２個の第２ランド部に接続されるとともに前記２個の第２ランド部を囲うように渦巻き状に形成された導電パターンからなるインダクタンス素子を有し、前記ベアチップが前記絶縁基板上に重ね合わされて、前記第１電極と前記第１ランド部、及び前記第２電極と前記第２ランド部が互いに接続されたため、インダクタンス素子がベアチップの下面に位置した状態となって、インダクタンス素子と半導体回路との間の接続導体の長さを極めて短くできて、特に、高周波においては、高いＱの電子回路ユニットが提供できる。また、導電パターンで形成されたインダクタンス素子がベアチップと対向した状態で配設されているため、従来に比して、スペースファクタが良く、薄型で、小型のものが得られる。また、インダクタンス素子が２個の第２ランド部を囲うように渦巻き状で形成されたため、小型であるとともにＱの高いインダクタンス素子が得られる。
【００３２】
また、第１電極がベアチップの外周辺に沿って配設されると共に、第２電極がベアチップの中央部に配設され、第１ランド部が絶縁基板の外周辺に沿って配設されると共に、第２ランド部が絶縁基板の中央部に配設されたため、多数必要な第１電極と第１ランド部がコンパクトに配置できると共に、中央部の空いた箇所には、第２電極と第２ランド部が形成できて、全体として、小型の電子回路ユニットが提供できる。
【００３３】
また、絶縁基板は、絶縁薄板が積層されて形成されたため、インダクタンス素子等の電気部品が積層間を利用して配置でき、薄型で、小型のものが得られる。
【００３５】
また、渦巻き状のインダクタンス素子は、少なくとも互いに交叉する箇所が接触しないように厚み方向の異なる面に形成されたため、導体間の絶縁が簡単で、確実であると共に、インダクタンス素子が薄型で、小型のものが得られる。
【００３６】
また、端子部は、第１ランド部より大きな面積で形成されたため、マザー基板への半田付けの確実なものが得られる。
【００３７】
また、端子部は、絶縁基板の下面の全体に分散して配設されたため、大きな面積の端子部を多数配設できる。
【００３８】
また、絶縁基板内には、厚膜、或いは薄膜によって、抵抗、又は／及びコンデンサが形成されたため、従来に比して、薄型で、小型の電子回路ユニットを提供できる。
【図面の簡単な説明】
【図１】本発明の面実装型の電子回路ユニットの第１実施例に係り、概要を示す正面図。
【図２】本発明の面実装型の電子回路ユニットの第１実施例に係り、裏返した状態の分解斜視図。
【図３】本発明の面実装型の電子回路ユニットの第１実施例に係り、絶縁基板の斜視図。
【図４】本発明の面実装型の電子回路ユニットの第２実施例に係り、絶縁基板の斜視図。
【図５】本発明の面実装型の電子回路ユニットの第３実施例に係り、絶縁基板の斜視図。
【図６】本発明の面実装型の電子回路ユニットの第４実施例に係り、絶縁基板を裏返した状態の斜視図。
【符号の説明】
１  絶縁基板
１ａ  上面
１ｂ  下面
２  第１ランド部
３  第２ランド部
４  端子部
５  接続導体
６  配線パターン
７  インダクタンス素子
７ａ  第１の導体
７ｂ  接続体
７ｃ  第２の導体
７ｄ  接続体
７ｅ  接続体
８  ベアチップ
８ａ  下面
９  第１電極
１０  第２電極
１１  マザー基板
１２  配線パターン
【図１】
0004043242.tif 000002
【図２】
0004043242.tif 000003
【図３】
0004043242.tif 000004
【図４】
0004043242.tif 000005
【図５】
0004043242.tif 000006
【図６】
0004043242.tif 000007