(57)【特許請求の範囲】
【請求項１】
ｐ型導電層とｎ型導電層との間に低キャリア濃度の光吸収層を配置してＰＮ接合を形成したメサストライプ構造の導波路型光検出器であって、前記光吸収層を備えるメサストライプの側面に埋め込み形成した保護層を備え、前記保護層を、ｐ型層と前記ｐ型層を被覆する誘電体膜で構成したことを特徴とする導波路型光検出器。
【請求項２】
前記ｐ型層は、有機金属気相成長法により形成されたｐ-ＩｎＰで構成される請求項１に記載の導波路型光検出器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、高速動作可能で暗電流の低減を図った素子構造の導波路型光検出器に関する。
【０００２】
【関連する背景技術】
導波路型光検出器は、一般に低キャリア濃度の光吸収層の上下に、ｐ型導電層とｎ型導電層とをそれぞれ配置してＰＮ接合を形成した素子構造を有している。そして上記ｐ型導電層とｎ型導電層との間に逆電圧を印加することで前記光吸収層を空乏化し、その空乏層内に生じる高電界を利用して、該光吸収層の端面から入射した光信号を光電変換する作用を呈する。
【０００３】
ところで上記光検出器の応答性（応答速度）は、素子構造に起因するＣＲ時定数と光信号により励起されるキャリアの走行時間とにより決定される。しかし励起キャリアの走行時間は、光吸収層の幅を狭くすることにより低減することができ、例えばその幅を１μｍ以下にすることで実質的に無視し得る程度まで短くすることができる。従ってその応答性は、専らＣＲ時定数に依存すると言える。
【０００４】
【発明が解決しようとする課題】
さて光検出器の応答性を左右するＣＲ時定数に関与する容量成分Ｃの殆どは、ＰＮ接合部における静電容量である。この静電容量はＰＮ接合部の厚さに反比例し、またその面積に比例する。従って静電容量Ｃを抑えて時定数を小さくし、その応答性を高めるには、例えばＰＮ接合部の面積である光吸収層の面積を少なくすれば良い。そこで従来では、通常、光吸収層を含むＰＮ接合部をメサストライプ構造とし、ストライプの幅と長さとを短くするようにしている。
【０００５】
図１はこのような観点に立脚した従来一般的な導波路型光検出器の素子構造を示している。即ち、この光検出器は、例えばｎ-ＩnＰ基板１上に、ｎ型導電層としてのｎ-ＧaＩnＡsＰ光ガイド層２、ｉ-ＧaＩnＡs(Ｐ)光吸収層３、ｐ型導電層としてのｐ-ＧaＩnＡsＰ光ガイド層４を順に積層して光吸収層３を挟むＰＮ接合を形成し、更にその上にｐ-ＩnＰクラッド層５、ｐ+-ＧaＩnＡs(Ｐ)層６、そしてメタル層７を順に積層した多層膜積層体構造を有する。そしてその積層体をストライプ状にエッチングしてメサを形成し、メサのリッジ側面に誘電体膜８を設けた素子構造を有する。
【０００６】
ここで上記誘電体膜８は、リッジ側面を通る表面リーク電流を防ぐことを目的として設けられるものである。しかしながら上記誘電体膜８を設けてリッジ側面を保護しても、意図しない表面準位が介在するリーク電流パスが形成されたり、誘電体膜８の帯電によって光吸収層３からの空乏層が延び、不本意なリーク電流パスが形成される虞があった。このような誘電体膜８の帯電や上記パスを介するリーク電流の発生は、暗電流増加の原因となり、その応答性を妨げる要因となっている。
【０００７】
本発明はこのような事情を考慮してなされたもので、その目的は、高速動作が可能で、しかもリーク電流に起因する暗電流の発生を抑えた簡易な素子構造の導波路型光検出器を提供することにある。
【０００８】
【課題を解決するための手段】
上述した目的を達成するべく本発明は、ｐ型導電層とｎ型導電層との間に低キャリア濃度の光吸収層を配置してＰＮ接合を形成したメサストライプ構造の導波路型光検出器に係り、前記光吸収層を備えるメサストライプの側面に保護層を埋め込み形成した素子構造とし、特に、前記保護層を、ｐ型層と前記ｐ型層を被覆する誘電体膜で構成したことを特徴としている。即ち、本発明は、光吸収層を含むリッジ側面にｐ型層と誘電体膜からなる保護層を設けることで、不本意な表面準位を発生し難くくし、しかも光吸収層からの空乏層が延び難い素子構造として、リーク電流の発生を抑えるようにしたことを特徴としている。
ｐ型導電層とｎ型導電層との間に低キャリア濃度の光吸収層を配置してＰＮ接合を形成したメサストライプ構造の導波路型光検出器であって、前記光吸収層を備えるメサストライプの側面に埋め込み形成した保護層を備え、前記保護層を、ｐ型層と前記ｐ型層を被覆する誘電体膜で構成したことを特徴とする導波路型光検出器。
【０００９】
具体的態様において、前記保護層のｐ型層は、有機金属気相成長法により形成されたｐ-ＩｎＰで構成される。
【００１０】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態に係る導波路型光検出器について説明する。
図２〜図４は、それぞれ本発明の第１〜第３の実施形態に係る導波路型光検出器の素子構造を示している。これらの各実施形態に係る導波路型光検出器は、基本的には図１に示した従来の光検出器と同様に、例えばｎ-ＩnＰ基板１上にｎ-ＧaＩnＡsＰ光ガイド層２、ｉ-ＧaＩnＡs(Ｐ)光吸収層３、ｐ-ＧaＩnＡsＰ光ガイド層４を順に積層して、上記光吸収層３をｎ型導電層とｐ型導電層とで挟んでＰＮ接合を形成し、更にその上にｐ-ＩnＰクラッド層５、ｐ+-ＧaＩnＡs(Ｐ)層６、そしてメタル層７を順に積層した後、その多層膜積層体をストライプ状にエッチングしてメサを形成し、光吸収層３（ＰＮ接合部）の面積を小さくした基本素子構造を有する。
【００１１】
しかして第１の実施形態に係る光検出器は、図２に示すようにそのメサストライプのリッジ側面にｐ-ＩｎＰからなる半導体保護層（ｐ型層）１１を形成し、その上に誘電体膜８を形成することで、上記半導体保護層１１を光吸収層３のリッジ側面に埋め込んだ素子構造としたことを特徴としている。ちなみに上記半導体保護層（ｐ-ＩｎＰ）１１の成長は、有機金属気相成長法（ＭＯＣＶＤ法）を用いて行われる。そしてこの半導体層１１を、メサストライプの幅よりも２〜４μｍ広げた部位にてエッチオフした後、その全体を覆う誘電体膜８を形成して、リッジ側面を保護する。
【００１２】
かくして図２に示す如き素子構造の導波路型光検出器によれば、光吸収層３のリッジ側面にｐ-ＩnＰからなる半導体保護層１１が形成されているので、該光吸収層３のリッジ側面に不本意な表面準位が発生し難くなり、リーク電流が流れ難くなる。しかも誘電体膜８が半導体保護層１１を介して光吸収層３のリッジ側面から離れているので、誘電体膜８が帯電し難くなる。また仮に誘電体膜８が帯電したとしても、誘電体膜８がリッジ側面から離れているので光吸収層３からの空乏層がリッジ側面に沿って延びることがなくなる。従って不本意なリーク電流の発生を抑えて暗電流を低減し、その応答性を高めることが可能となる。従って光吸収層３を含むメサストライプのリッジ側面に、半導体保護層１１を設けると言う簡単な素子構造とすることで、導波路型光検出器の高速動作化を図り、その暗電流を効果的に抑えて高感度化を図ることが可能となる。
【００１３】
また図３に示す第２の実施形態に係る光検出器は、前記ｐ-ＩnＰからなる半導体保護層１１に代えて、光吸収層３を含むストライプのリッジ側面にｓｉ(半絶縁性)-ＩnＰからなる半導体保護層１２を埋め込み形成した素子構造をなす。
このような素子構造の導波路型光検出器であっても、先の実施形態に示す光検出器と同様に、光吸収層３のリッジ側面における不本意な表面準位の発生を押さえ、且つ誘電体膜８の帯電を防止することができるので、その高速動作化と暗電流の低減を図ることが可能となる。特にｓｉ-ＩnＰからなる半導体保護層１２を埋め込み形成した場合には、該半導体保護層１２のエッチオフが不要となるので、その製造工程の簡素化を図ることが可能となる。即ち、図３に示すように、リッジの側面に埋め込んだ半導体保護層１２が半絶縁性なので、該半導体保護層１２の裾部１２ａをエッチオフする必要がなくなる。しかも半導体保護層１２自体がストライプのリッジ側面を効果的に保護することができるので、誘電体膜８の形成を省略することも可能となる。
【００１４】
尚、図４に本発明の第３の実施形態を示すように、例えば光吸収層３のリッジ側面にＩnＰからなる半導体保護層１３を埋め込むに先立って、エネルギギャップＥgの大きいＧaＰやＧaＩnＰからなる半導体層１４を、その臨界膜厚以下の厚みで埋め込み形成した素子構造としても良い。このようなＧaＰやＧaＩnＰからなるエネルギギャップＥgの大きい半導体層１４を、ＩnＰからなる半導体保護層１３と共に埋め込んだ多層膜構造の保護層を設けた素子構造とすれば、仮にその界面に沿って空乏層が形成されたとしても、ＧaＰやＧaＩnＰからなる半導体層１４のエネルギギャップが広いので、上記空乏層に高電界が加わってもトンネル電流が流れることがない。従ってリーク電流の発生を効果的に押さえることが可能となり、暗電流を低減した高速動作可能な光検出器を実現することが可能となる。
【００１５】
即ち、本発明に係る素子構造の導波路型光検出器によれば、光吸収層３を含むメサストライプのリッジ側面を保護する誘電体膜８の帯電を防止し、不本意な表面準位の発生を押さえるので、光吸収層３からの空乏層がリッジ側面に沿って延びることを効果的に防ぎ得る。この結果、空乏層を介するトンネル電流に起因するリーク電流の発生を押さえて、その高速動作化と高感度化とを図ることが可能となる。
【００１６】
尚、本発明は上述した各実施形態に限定されるものではない。例えば光吸収層３を含むストライプを順メサ形状に形成する場合のみならず、逆メサ形状に形成する場合にも同様な効果が奏せられる。またメサストライプの幅等は、仕様に応じて定めれば良いものであり、要は本発明はその要旨を逸脱しない範囲で種々変形して実施することができる。
【００１７】
【発明の効果】
以上説明したように本発明に係る導波路型光検出器は、ｐ型導電層とｎ型導電層との間に低キャリア濃度の光吸収層を配置してＰＮ接合を形成したメサストライプの側面に、ｐ型導電性の半導体層、半絶縁性半導体層、或いはエネルギギャップの大きい半導体層と半絶縁性半導体層とを含む多層構造の半導体保護層を埋め込み形成した素子構造をなす。従って本発明によれば、不本意な表面準位を介在するリーク電流の発生を押さえ、またリッジ側面を保護する誘電体膜の帯電を防ぐことができ、リッジサイドに沿う空乏層の発生を防ぐことができる。この結果、暗電流を押さえて高速動作化を図った光検出器を容易に実現することが可能となる。
【図面の簡単な説明】
【図１】従来一般的な導波路型光検出器の概略的な素子構造を示す図。
【図２】本発明の第１の実施形態に係る導波路型光検出器の概略的な素子構造を示す図。
【図３】本発明の第２の実施形態に係る導波路型光検出器の概略的な素子構造を示す図。
【図４】本発明の第３の実施形態に係る導波路型光検出器の概略的な素子構造を示す図。
【符号の説明】
１  ｎ-ＩnＰ基板
２  ｎ-ＧaＩnＡsＰ光ガイド層
３  ｉ-ＧaＩnＡs(Ｐ)光吸収層
４  ｐ-ＧaＩnＡsＰ光ガイド層
５  ｐ-ＩnＰクラッド層
６  ｐ+-ＧaＩnＡs(Ｐ)層
７  メタル層
１１  半導体保護層（ｐ-ＩnＰ）
１２  半導体保護層（ｓｉ-ＩnＰ）
１３  半導体保護層（ｓｉ-ＩnＰ）
１４  エネルギギャップの大きい半導体層（ＧaＰやＧaＩnＰ）
【図１】
0004043555.tif 000002
【図２】
0004043555.tif 000003
【図３】
0004043555.tif 000004
【図４】
0004043555.tif 000005