(57)【特許請求の範囲】
【請求項１】
基板上の親水性の下地膜表面に表面が疎水性となる薄膜を形成する工程と、
前記薄膜の銅被膜形成予定領域に開口部を形成して前記下地膜を露出する工程と、
前記基板温度を２２０℃以下にして銅のＣＶＤを行なって、主に前記薄膜の開口部から露出した下地膜に銅被膜を堆積する工程と、
前記薄膜を除去する工程と
を具備したことを特徴とする銅被膜の選択形成方法。
【請求項２】
前記表面が疎水性となる薄膜は、感光性樹脂層であり、前記銅被膜形成予定領域の開口部は前記感光性樹脂層を露光、現像処理することにより形成されることを特徴とする請求項１記載の銅被膜の選択形成方法。
【請求項３】
前記感光性樹脂層の露光、現像後にＯ2ガスまたはＯ2ガスを含む混合ガスのプラズマに曝すことを特徴とする請求項２記載の銅被膜の選択形成方法。
【請求項４】
前記感光性樹脂層の露光、現像後にオゾンガスまたは紫外線の少なくとも一方に曝すことを特徴とする請求項２記載の銅被膜の選択形成方法。
【請求項５】
基板上の親水性の下地膜表面に表面が疎水性となる薄膜を形成する工程と、
前記薄膜の銅被膜形成予定領域に開口部を形成して前記下地膜を露出する工程と、
前記基板温度を２２０℃以下にして銅のＣＶＤを行なって、主に前記薄膜の開口部から露出した下地膜に銅配線を堆積する工程と、
前記薄膜を除去する工程と
を具備したことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、銅被膜の選択形成方法に関する。
【０００２】
【従来の技術】
アルミニウム（Ａｌ）は、ＬＳＩや液晶表示装置の配線材料として主に用いられている。しかしながら、Ａｌは銅（Ｃｕ）に比べて抵抗が高いために、Ａｌ配線は信号の遅延、発熱による消費電力の増大という問題を有する。このため、Ｃｕは、次世代の配線材料として注目されている。
【０００３】
Ａｌ配線は、ＬＳＩの場合にはＣｌ2，ＢＣｌ3などの塩素系ガスによるドライエッチング技術、液晶表示装置の場合にはウェットエッチング技術により形成されることが多い。しかしながら、Ｃｕのドライエッチングは高温雰囲気のみでしか実現されておらず、現段階では実用的ではない。一方、Ｃｕをウェットエッチングすることは可能であるものの、微細加工を行なうことが困難である。
【０００４】
上述したようにＣｕは、エッチングによる配線形成が困難であるため、ＬＳＩの製造においてはＣＭＰ(Chemical Mechanical Polishing)によりＣｕ配線を形成することが一部実用化されている。
【０００５】
【発明が解決しようとする課題】
しかしながら、ＣＭＰを液晶表示装置の配線形成に適用した場合、液晶表示装置の基板が大面積であるため、実用上、ＣＭＰでＣｕ配線を形成することが困難である。また、液晶表示装置においてＣｕのエッチングまたはＣＭＰが可能であっても、Ｃｕ配線の総面積がガラス基板の面積に比べて小さいため、ガラス基板上に成膜されたＣｕ膜の大部分が除去される。その結果、原料的に高価なＣｕの使用効率が非常に低くなり、液晶表示装置の価格が高騰する問題があった。
【０００６】
本発明は、金属、絶縁材料等の任意の材料からなる下地の必要とする領域に銅を選択的に堆積して原料コストの低減等を達成することが可能な銅被膜の選択形成方法を提供しようとするものである。
【０００７】
【課題を解決するための手段】
本発明に係わる銅被膜の選択形成方法は、基板上の親水性の下地膜表面に表面が疎水性となる薄膜を形成する工程と、
前記薄膜の銅被膜形成予定領域に開口部を形成して前記下地膜を露出する工程と、
前記基板温度を２２０℃以下にして銅のＣＶＤを行なって、主に前記薄膜の開口部から露出した下地膜に銅被膜を堆積する工程と、
前記薄膜を除去する工程と
を具備したことを特徴とするものである。
本発明に係わる半導体装置の製造方法は、基板上の親水性の下地膜表面に表面が疎水性となる薄膜を形成する工程と、
前記薄膜の銅被膜形成予定領域に開口部を形成して前記下地膜を露出する工程と、
前記基板温度を２２０℃以下にして銅のＣＶＤを行なって、主に前記薄膜の開口部から露出した下地膜に銅配線を堆積する工程と、
前記薄膜を除去する工程と
を具備したことを特徴とするものである。
【０００８】
本発明に係わる銅被膜の選択形成方法において、前記表面が疎水性となる薄膜として感光性樹脂層を用い、かつ前記銅被膜形成予定領域の開口部を前記感光性樹脂層を露光、現像処理することにより形成することが好ましい。
【０００９】
本発明に係わる銅被膜の選択形成方法において、前記感光性樹脂層の露光後にＯ2ガスまたはＯ2ガスを含む混合ガスのプラズマに曝すことが好ましい。
【００１０】
本発明に係わる銅被膜の選択形成方法において、前記感光性樹脂層の露光後にオゾンガスまたは紫外線の少なくとも一方に曝すことが好ましい。
【００１１】
本発明に係わる銅被膜の選択形成方法において、前記銅のＣＶＤを２２０℃以下の温度で行なうことが好ましい。
【００１２】
【発明の実施の形態】
以下、本発明に係わる銅被膜の選択形成方法を詳細に説明する。
【００１３】
（第１工程）
まず、基板上の下地膜表面に表面が疎水性となる薄膜を形成する。つづいて、この薄膜の銅被膜形成予定領域に開口部を形成する。
【００１４】
前記基板としては、例えばシリコン基板、化合物半導体基板またはガラス基板等を用いることができる。
【００１５】
前記下地膜は、単結晶シリコン、多結晶シリコン、非晶質シリコン、酸化ケイ素、窒化ケイ素等の絶縁物を始めとし、Ｃｕ，Ｔｉなどの金属等の任意の材料から形成される。
【００１６】
前記表面が疎水性となる薄膜としては、例えば感光性樹脂層を挙げることができる。この感光性樹脂としては、ポジ型、ネガ型のいずれのものを用いることができる。具体的には、クレゾールノボラック型レジスト、アクリル樹脂系レジスト等が挙げられる。このような感光性樹脂層に銅被膜形成予定領域の開口部を形成するには、例えば露光、現像処理する方法を採用することができる。
【００１７】
前記薄膜(特に、感光性樹脂層）の厚さは、後述するＣｕのＣＶＤにおいてこの感光性樹脂層にもＣｕの堆積がなされた時の下地膜上のＣｕ膜との分離性を良好にする観点から、０．３μｍ以上、より好ましくは０．７〜１．５μｍにすることが望ましい。
【００１８】
なお、前記感光性樹脂層の露光後にＯ2ガスまたはＯ2ガスを含む混合ガスのプラズマに曝すことを許容する。この混合ガスとしては、例えばＣＦ4とＯ2の混合ガスを用いることができる。前記感光性樹脂層のアッシングによる膜ベリを防ぐために、プラズマに曝す時間は１分間以下にすることが好ましい。また、プラズマによる処理の代わりにオゾンガスもしくは紫外線のいずれか一方、または両方にに曝してもよい。
【００１９】
（第２工程）
次いで、銅のＣＶＤを行なって、前記感光性樹脂層の開口部から露出する下地膜部分（銅被膜形成予定領域）に銅被膜を主に選択的に堆積する。この後、前記感光性樹脂層を除去して前記下地膜に銅被膜（例えば銅配線）を形成する。
【００２０】
銅のＣＶＤの原料ガスとしては、トリメチルビニルシラン添加ヘキサフルオロアセチルアセナトカッパー、トリメチルホスフィン添加ヘキサフルオロアセチルアセナトカッパー、１，５−シクロオククダジエン添加ヘキサフルオロアセチルアセナトカッパー等を用いることができる。この原料ガスは、窒素等のキャリアガスにより希釈して使用することを許容する。
【００２１】
前記銅のＣＶＤは、２２０℃以下、より好ましくは１５０〜２００℃で前記銅の原料ガスを吸着分解反応を行なうことが望ましい。
【００２２】
以上説明したように下地膜に感光性樹脂層のような表面が疎水性となる薄膜を形成し、露光、現像処理を施すことにより銅被膜形成予定領域に開口部を形成する。感光性樹脂は、通常、疎水性であることから、開口部から露出した下地膜と感光性樹脂層の間で親水／疎水の差が生じる。このような状態で１５０〜２２０℃のような低温での銅のＣＶＤ（銅の原料ガスの吸着分解反応）を行なうことにより、前記親水性の下地膜（銅被膜形成予定領域）に銅が選択的に堆積される。この際、感光性樹脂層上にも若干の銅が堆積されことから、銅のＣＶＤ後に感光性樹脂層を除去することにより所定の下地膜領域に銅被膜（例えば銅配線）を形成することができる。
【００２３】
すなわち、本発明者らは銅の原料ガスとしてトリメチルビニルシラン添加ヘキサフルオロアセチルアセナトカッパーを用い、次のような図１に示す構造のＣＶＤ装置で基板周囲の雰囲気温度を１５０〜２２０℃にすることにより気相中での前記原料ガスの分解が起きないか、殆ど無視できる程度の堆積速度になることを確認した。
【００２４】
このＣＶＤ装置は、一端（右端）に原料ガス供給管１を有する内径５０ｍｍの石英製反応管２を具備する。基板ホルダ３は、前記供給管１と反対側の端部（左端）から前記反応管２内に挿入されている。このホルダ３は、先端面が基板の保持部として機能し、かつ冷却水が内部に循環されるとともに、前記反応管２の外部に位置する側壁に冷却水の排出部４を有する筐体５と、この筐体５の後端部から挿入され、冷却水を導入するための冷却水導入管６とから構成されている。ヒータ７は、前記基板ホルダ３の先端付近から前記原料ガス供給管１に向かう約１ｍの長さに亘る前記反応管２の外周に巻装されている。真空ポンプ８は、前記ガス供給管１と反対側の前記反応管２の端部付近に可変バルブ９を通して連結されている。熱電対を装填したシーリド管１０は、前記ガス供給管１と反対側の前記反応管２の端部からその内部に先端が前記ホルダ３の先端面付近に位置するように挿入されている。
【００２５】
図１に示すＣＶＤ装置において基板ホルダ３先端面に所望の材料からなる基板１１を保持するとともに、冷却水を冷却水導入管６を通して筐体５内に導入し、排出部４から排出することにより前記基板ホルダ３先端面に保持した基板１１を冷却する。つづいて、銅の原料ガスであるトリメチルビニルシラン添加ヘキサフルオロアセチルアセナトカッパーをガス供給管１を通して反応管２内に導入するとともに、真空ポンプ８を作動して前記反応管２内のガスを可変バルブ９を通して排気する。この時、前記可変バルブ９により前記反応管２内の圧力が１００Ｐａ、管１内での流速が８ｃｍ／ｓｅｃになるように制御する。真空排気が安定した状態でヒータ７に通電して加熱する。前記ヒータ７の加熱によりガス供給管１から供給された前記原料ガスが暖められる。原料ガスが暖められることは、シーリド管１０に装填された熱電対により確認した。また、この時の基板１１は３０℃以下の温度に保たれていることを図示しない基板温度測定用熱電対により確認した。
【００２６】
前述した条件の下で前記シーリド管１０に装填された熱電対で測定される温度が変化するように基板ホルダによる基板の冷却およびヒータ７による加熱温度を制御して２４時間の成膜操作時の温度とＣｕの堆積膜厚の関係を求めた。その結果を図２に示す。
【００２７】
図２から前記基板近傍の熱電対で測定された雰囲気温度が２００℃以下において有為なＣｕの堆積が認められないことがわかる。この事実から２００℃（場合によっては２２０℃以下）のＣｕの堆積の条件では、原料ガスの分解が気相で起こらず、専ら基板表面の吸着分解反応であることがわかる。したがって、このような条件の下でのＣｕの堆積は原料ガスが吸着される親水性を示す下地膜でなされ、原料ガスの吸着が阻害される疎水性の感光性樹脂層ではＣｕの堆積が殆どなされないという選択的な堆積を遂行できることがわかる。
【００２８】
以上のように、本発明によれば基板上の下地膜に感光性樹脂層を形成し、露光、現像処理を施すことにより銅被膜形成予定領域に開口部を形成し、開口部から露出した下地膜部分と感光性樹脂層の間で親水／疎水の差を生じさせた後、１５０〜２２０℃のような低温での銅のＣＶＤ（銅の原料ガスの吸着分解反応）を行なうことにより、前記親水性の下地膜領域（銅被膜形成予定領域）に銅を選択的に堆積させることができる。この時、感光性樹脂層上にも銅が僅かに堆積されたとしても、この感光性樹脂層を除去する、いわゆるリフトオフにより前記感光性樹脂層の開口部パターンに忠実な銅被膜（例えば銅配線）を形成することができる。その結果、エッチングやＣＭＰのような無駄な銅の消費がなされることなく例えば銅配線のような銅被膜（銅パターン）を下地の所望領域に選択的に形成することができる。
【００２９】
また、感光性樹脂層の露光後にＯ2ガスまたはＯ2ガスを含む混合ガスのプラズマに曝すことにより、現像処理後の開口部における感光性樹脂層の輪を完全に除去することができる。このような状態で１５０〜２２０℃のような低温での銅のＣＶＤ（銅の原料ガスの吸着分解反応）を行なうことにより、前記感光性樹脂層の開口部から露出された親水性の下地膜部分（銅被膜形成予定領域）にのみ銅を選択的に堆積させることができ、銅のＣＶＤ後に感光性樹脂層を除去することにより前記開口部形状に忠実な銅被膜を所定の下地膜領域に選択的に形成することができる。
【００３０】
【実施例】
以下、本発明の好ましい実施例（ＴＦＴ−ＬＣＤ用アレイ基板の製造）を図面を参照して詳細に説明する。
【００３１】
（実施例１）
まず、表面に汚染防止を目的としたＳｉＯ２膜（図示せず）がコートされた５００ｍｍ×６００ｍｍガラス基板２１上に基板温度４２０℃の条件下で減圧ＣＶＤ法により厚さ５０ｎｍの非晶質シリコン（ａ−Ｓｉ）薄膜を堆積した。なお、ＳｉＯ２膜の代わりに窒化シリコン（ＳｉＮx）膜または窒化シリコンと酸化シリコンの混合物からなる膜を用いてもよい。つづいて、ＴＦＴの閾値制御を目的として前記ａ−Ｓｉ膜に不純物（例えばボロン）をドーピングした。ひきつづき、ボロンドープａ−Ｓｉ膜にエキシマレーザアニールを施して結晶化させることによりボロンドープ多結晶シリコン（ｐ−Ｓｉ）薄膜とした。なお、このエキシマレーザアニールに代えてランプアニールを施してもよい。前記ｐ−Ｓｉ薄膜表面にスピンコート法によりレジストを塗布し、乾燥し、露光した後、現像することによりレジストパターン（図示せず）を形成した。レジストパターンをマスクとしてＣＦ4およびＯ2ガスを用いたＣＤＥ(Chemical Dry Etching)により前記ｐ−Ｓｉ薄膜を選択的に除去することにより島状のｐ−Ｓｉ薄膜２２を形成した。前記レジストパターンを灰化して除去した後、島状のｐ−Ｓｉ薄膜２２を含むガラス基板２１上にＴＥＯＳを原料ガスとして用いた減圧プラズマＣＶＤ法により厚さ２００ｎｍのゲート絶縁膜としてのＳｉＯ2薄膜２３を堆積した。ひきつづき、このＳｉＯ2薄膜２３上にアルミニウムを蒸着し、図示しないレジストパターンをマスクして選択的にエッチングすることにより図３の（ａ）に示すようにゲート電極２４を形成した。
【００３２】
次いで、図３の（ｂ）に示すようにゲート電極２４をマスクとして不純物、例えばリンを前記島状のｐ−Ｓｉ薄膜２２に選択的にドーピングして島状のｐ−Ｓｉ薄膜２２にｎ+型のソース、ドレイン領域２５，２６およびｐ型チャンネル領域２７を形成した。
【００３３】
次いで、図３の（ｃ）に示すように全面に減圧ＣＶＤ法により層間絶縁膜としての窒化シリコン（ＳｉＮx）膜２８を堆積した。つづいて、前記窒化シリコン膜２８上にレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして前記窒化シリコン膜２８およびＳｉＯ2薄膜２３を選択的にウェットエッチングすることにより、図３の（ｄ）に示すように底部が前記ソース、ドレイン領域２５，２６にそれぞれ達するコンタクトホール２９を開口した。
【００３４】
次いで、前記コンタクトホール２９を含む前記窒化シリコン膜２８上にスピンコート法によりポジ型のクレゾールノボラックレジストを塗布、乾燥した後、露光、現像を施すことにより、図４の（ｅ）に示すように前記コンタクトホール２９およびその周辺部分に対応する領域に開口部３０を有する厚さ１．０μｍのレジスト層３１を形成した。つづいて、銅の原料ガスであるトリメチルビニルシラン添加ヘキサフルオロアセチルアセナトカッパーを用い、基板温度１８０℃、原料ガス圧１ｔｏｒｒの条件の下での選択ＣＶＤを施すことにより、図４の（ｆ）に示すように前記レジスト層３１の開口部３０から露出するコンタクトホール２９内およびその周辺の窒化シリコン膜２８上部分にＣｕが主に堆積されてソース電極配線３２およびドレイン電極配線３３が形成された。この時、レジスト層３１上にも僅かな量の粒状Ｃｕ３４が堆積された。つづいて、粒状のＣｕ３４が表面に堆積されたレジスト層３１を有機溶剤で除去することにより図４の（ｇ）に示すＴＦＴを有するアレイ基板を製造した。
【００３５】
このような実施例１によれば少ないＣｕの消費量のＣｕ選択堆積技術により形成されたソース、ドレインの電極配線を有するアレイ基板を製造することができた。
【００３６】
（実施例２）
前述した実施例１と同様な方法により窒化シリコン膜２８にコンタクトホール２９を開口した後、図５の（ａ）に示すように前記コンタクトホール２９を含む前記窒化シリコン膜２８上にスピンコート法によりポジ型のクレゾールノボラックレジストを塗布、乾燥して厚さ１．０μｍのレジスト層３１を形成した。
【００３７】
次いで、前記レジスト層を露光、現像処理することにより前記コンタクトホール２９およびその周辺部分に対応する前記レジスト層３１の領域に開口部３０を形成した。つづいて、Ｏ2含有量が９５体積％のＣＦ4とＯ2の混合ガスのプラズマに曝した。この後、銅の原料ガスであるトリメチルビニルシラン添加ヘキサフルオロアセチルアセナトカッパーを用い、基板温度１８０℃、原料ガス圧１ｔｏｒｒの条件の下での選択ＣＶＤを施すことにより、図５の（ｂ）に示すように前記レジスト層３１の開口部３０から露出するコンタクトホール２９内およびその周辺の窒化シリコン膜２８上部分のみにＣｕが堆積されてソース電極配線３２およびドレイン電極配線３３が形成された。つづいて、レジスト層３１を有機溶剤で除去することにより図５の（ｃ）に示すＴＦＴを有するアレイ基板を製造した。
【００３８】
【発明の効果】
以上説明したように、本発明によれば金属、絶縁材料等の任意の材料からなる下地の必要とする領域に銅を選択的に堆積して原料コストの低減等を達成でき、ＬＳＩ、液晶表示装置の低抵抗配線として有効な銅被膜の選択形成方法を提供できる。
【図面の簡単な説明】
【図１】本発明のＣｕ薄膜の選択形成に用いられる減圧ＣＶＤ装置を示す概略図。
【図２】図１の減圧ＣＶＤ装置でＣｕ薄膜を堆積した時の温度と堆積Ｃｕ薄膜の厚さの関係を示すグラフ。
【図３】本発明の実施例１におけるＴＦＴを有するアレス基板の製造工程を示す断面図。
【図４】本発明の実施例１におけるＴＦＴを有するアレス基板の製造工程を示す断面図。
【図５】本発明の実施例２におけるＴＦＴを有するアレス基板の製造工程を示す断面図。
【符号の説明】
１…ガス供給管、
２…反応管、
３…基板ホルダ、
７…ヒータ、
１１…基板、
２１…ガラス基板、
２２…ｐ−Ｓｉ薄膜、
２４…ゲート電極、
２５…ソース領域、
２６…ドレイン領域、
２９…コンタクトホール、
３０…開口部、
３１…レジスト層、
３２…ソース電極配線、
３３…ドレイン電極配線。
【図１】
0004138166.tif 000002
【図２】
0004138166.tif 000003
【図３】
0004138166.tif 000004
【図４】
0004138166.tif 000005
【図５】
0004138166.tif 000006