(57)【特許請求の範囲】
【請求項１】
商用交流入力を全波整流する全波整流器と、この全波整流器の出力端子に並列的に接続された、可変インピーダンス特性を持つ充電制御用スイッチ素子とこの充電制御用スイッチ素子を介して充電されるキャパシタとの複数の直列回路と、この各直列回路間にそれぞれ接続された複数の放電制御用スイッチ素子と、負荷回路とを具備してなり、
前記各充電制御用スイッチ素子は、前記全波整流器からの全波整流電圧が立ち上がるとそれぞれ対応するキャパシタを充電する期間のみ所定のインピーダンスに導通制御されて有限値となり、それ以外の期間ではインピーダンスが無限大となるように制御されることにより、入力電流波形を入力電圧波形とほぼ同位相の正弦波にでき、かつ、前記各放電制御用スイッチ素子を選択的にスイッチング制御して前記各キャパシタのうち、任意のキャパシタを選択して直列に接続し、その選択したキャパシタの合成電圧を前記負荷回路に印加することを特徴とする電源装置。
【請求項２】
商用交流入力を全波整流する全波整流器と、この全波整流器の出力端子に並列的に接続された、可変インピーダンス特性を持つ充電制御用スイッチ素子とこの充電制御用スイッチ素子を介して充電されるキャパシタとの複数の直列回路と、この各直列回路間にそれぞれ接続された複数の放電制御用スイッチ素子と、負荷回路とを具備してなり、
前記各充電制御用スイッチ素子は、前記全波整流器からの全波整流電圧が立ち上がるとそれぞれ対応するキャパシタを充電する期間のみ所定のインピーダンスに導通制御されて有限値となり、それ以外の期間ではインピーダンスが無限大となるように制御されることにより、入力電流波形を入力電圧波形とほぼ同位相の正弦波にでき、かつ、前記各放電制御用スイッチ素子を選択的にスイッチング制御して前記各キャパシタのうち、充電制御されていない任意のキャパシタを選択して直列に接続し、その選択したキャパシタの合成電圧を前記負荷回路に印加することを特徴とする電源装置。
【請求項３】
商用交流入力を全波整流する全波整流器と、この全波整流器の出力端子に並列的に接続された、可変インピーダンス特性を持つ充電制御用スイッチ素子とこの充電制御用スイッチ素子を介して充電される第１キャパシタとの複数の直列回路と、この各直列回路の第１キャパシタに、それぞれ第１放電制御用スイッチ素子を直列に介し、さらに、それぞれ第２キャパシタを直列に介して接続されるとともに、前記各第２キャパシタに、それぞれ第２放電制御用スイッチ素子を直列に介して接続された負荷回路とを具備してなり、
前記各充電制御用スイッチ素子は、前記全波整流器からの全波整流電圧が立ち上がるとそれぞれ対応する第１キャパシタを充電する期間のみ所定のインピーダンスに導通制御されて有限値となり、それ以外の期間ではインピーダンスが無限大となるように制御されることにより、入力電流波形を入力電圧波形とほぼ同位相の正弦波にでき、かつ、前記各第１放電制御用スイッチ素子を順次スイッチング制御して前記各第１キャパシタの充電電圧を、それぞれ対応する前記第２キャパシタを介して前記負荷回路に正の電圧として印加し、前記各第２放電制御用スイッチ素子を順次スイッチング制御して前記各第２キャパシタの充電電圧を前記負荷回路に負の電圧として印加することを特徴とする電源装置。
【請求項４】
商用交流入力を全波整流する全波整流器と、この全波整流器の出力端子に並列的に接続された、可変インピーダンス特性を持つ第１スイッチ素子とこの第１スイッチ素子を介して充電される第１キャパシタとの複数の直列回路と、この各直列回路間にそれぞれ接続された複数の第２スイッチ素子と、この各第２スイッチ素子を選択的にスイッチング制御して前記各第１キャパシタのうち、任意の第１キャパシタを選択して直列に接続し、その選択した第１キャパシタの合成電圧を直流電源電圧として出力する直流電源と、この直流電源に並列的に接続された、複数の第３スイッチ素子と前記各第１キャパシタに比べて容量が小さい複数の第２キャパシタからなる複数の枝回路と、負荷回路とを具備してなり、
前記各第１スイッチ素子は、前記全波整流器からの全波整流電圧が立ち上がるとそれぞれ対応する第１キャパシタを充電する期間のみ所定のインピーダンスに導通制御されて有限値となり、それ以外の期間ではインピーダンスが無限大となるように制御されることにより、入力電流波形を入力電圧波形とほぼ同位相の正弦波にでき、
前記各枝回路は、充電時には、それぞれ各第３スイッチ素子を制御して各第２キャパシタを直列に接続して充電し、放電時には、互いに異なる期間においてそれぞれ各第３スイッチ素子を制御して各第２キャパシタのうち、１個から、あるいは２個以上を並列あるいは直列に接続した回路から前記負荷回路に放電し、この負荷回路に対して電圧値が階段状に次第に増減する波形を印加することを特徴とする電源装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複数のキャパシタと複数のスイッチ素子を使用した電源装置に関する。
【０００２】
【従来の技術】
特開平７−１２３７３３号公報には、キャパシタとスイッチ素子を使用して電源周波数を高周波に変換する電源装置が記載されている。この電源装置は、交流電源を全波整流器で全波整流した波形により、キャパシタを充電するが、交流電源の正極において複数のスイッチ素子を順次オン、オフ制御してそれぞれ対応するキャパシタを電源電圧に応じて充電し、また、交流電源の負極においても複数のスイッチ素子を順次オン、オフ制御してそれぞれ対応するキャパシタを電源電圧に応じて充電し、これら各キャパシタを放電用のスイッチ素子を使用し、この各スイッチ素子を高速にオン、オフ制御して放電し負荷に高周波電流を流すようになっている。この電源装置は巻線部品を使用しないため小型軽量化を図ることができる。
【０００３】
【発明が解決しようとする課題】
このようなキャパシタとスイッチ素子を使用した電源装置において、汎用性の高い電源装置が要望されていた。
【０００４】
本発明は、このような要望を満たすために為されたもので、汎用性を向上でき、しかも小型軽量化を図ることができる電源装置を提供する。
【０００５】
【課題を解決するための手段】
本発明は、商用交流入力を全波整流する全波整流器と、この全波整流器の出力端子に並列的に接続された、可変インピーダンス特性を持つ充電制御用スイッチ素子とこの充電制御用スイッチ素子を介して充電されるキャパシタとの複数の直列回路と、この各直列回路間にそれぞれ接続された複数の放電制御用スイッチ素子と、負荷回路とを具備してなり、各充電制御用スイッチ素子は、全波整流器からの全波整流電圧が立ち上がるとそれぞれ対応するキャパシタを充電する期間のみ所定のインピーダンスに導通制御されて有限値となり、それ以外の期間ではインピーダンスが無限大となるように制御されることにより、入力電流波形を入力電圧波形とほぼ同位相の正弦波にでき、かつ、各放電制御用スイッチ素子を選択的にスイッチング制御して各キャパシタのうち、任意のキャパシタを選択して直列に接続し、その選択したキャパシタの合成電圧を負荷回路に印加することにある。
【０００６】
また、本発明は、商用交流入力を全波整流する全波整流器と、この全波整流器の出力端子に並列的に接続された、可変インピーダンス特性を持つ充電制御用スイッチ素子とこの充電制御用スイッチ素子を介して充電されるキャパシタとの複数の直列回路と、この各直列回路間にそれぞれ接続された複数の放電制御用スイッチ素子と、負荷回路とを具備してなり、各充電制御用スイッチ素子は、全波整流器からの全波整流電圧が立ち上がるとそれぞれ対応するキャパシタを充電する期間のみ所定のインピーダンスに導通制御されて有限値となり、それ以外の期間ではインピーダンスが無限大となるように制御されることにより、入力電流波形を入力電圧波形とほぼ同位相の正弦波にでき、かつ、各放電制御用スイッチ素子を選択的にスイッチング制御して各キャパシタのうち、充電制御されていない任意のキャパシタを選択して直列に接続し、その選択したキャパシタの合成電圧を前記負荷回路に印加することにある。
【０００７】
また、本発明は、商用交流入力を全波整流する全波整流器と、この全波整流器の出力端子に並列的に接続された、可変インピーダンス特性を持つ充電制御用スイッチ素子とこの充電制御用スイッチ素子を介して充電される第１キャパシタとの複数の直列回路と、この各直列回路の第１キャパシタに、それぞれ第１放電制御用スイッチ素子を直列に介し、さらに、それぞれ第２キャパシタを直列に介して接続されるとともに、前記各第２キャパシタに、それぞれ第２放電制御用スイッチ素子を直列に介して接続された負荷回路とを具備してなり、各充電制御用スイッチ素子は、全波整流器からの全波整流電圧が立ち上がるとそれぞれ対応する第１キャパシタを充電する期間のみ所定のインピーダンスに導通制御されて有限値となり、それ以外の期間ではインピーダンスが無限大となるように制御されることにより、入力電流波形を入力電圧波形とほぼ同位相の正弦波にでき、かつ、、各第１放電制御用スイッチ素子を順次スイッチング制御して各第１キャパシタの充電電圧を、それぞれ対応する第２キャパシタを介して負荷回路に正の電圧として印加し、各第２放電制御用スイッチ素子を順次スイッチング制御して各第２キャパシタの充電電圧を負荷回路に負の電圧として印加することにある。
【０００９】
さらに、本発明は、商用交流入力を全波整流する全波整流器と、この全波整流器の出力端子に並列的に接続された、可変インピーダンス特性を持つ第１スイッチ素子とこの第１スイッチ素子を介して充電される第１キャパシタとの複数の直列回路と、この各直列回路間にそれぞれ接続された複数の第２スイッチ素子と、この各第２スイッチ素子を選択的にスイッチング制御して前記各第１キャパシタのうち、任意の第１キャパシタを選択して直列に接続し、その選択した第１キャパシタの合成電圧を直流電源電圧として出力する直流電源と、この直流電源に並列的に接続された、複数の第３スイッチ素子と各第１キャパシタに比べて容量が小さい複数の第２キャパシタからなる複数の枝回路と、負荷回路とを具備してなり、各第１スイッチ素子は、全波整流器からの全波整流電圧が立ち上がるとそれぞれ対応する第１キャパシタを充電する期間のみ所定のインピーダンスに導通制御されて有限値となり、それ以外の期間ではインピーダンスが無限大となるように制御されることにより、入力電流波形を入力電圧波形とほぼ同位相の正弦波にでき、各枝回路は、充電時には、それぞれ各第３スイッチ素子を制御して各第２キャパシタを直列に接続して充電し、放電時には、互いに異なる期間においてそれぞれ各第３スイッチ素子を制御して各第２キャパシタのうち、１個から、あるいは２個以上を並列あるいは直列に接続した回路から負荷回路に放電し、この負荷回路に対して電圧値が階段状に次第に増減する波形を印加することにある。
【００１０】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を参照して説明する。
（第１の実施の形態）
この実施の形態は、請求項１記載の発明に対応した実施の形態について述べる。この実施の形態においては、負荷回路に印加される合成電圧の変化が大きくならないようにキャパシタが選択される。また、合成電圧は電源電圧のピーク値よりも大きくなるように制御される。
【００１１】
図１に示すように、商用交流電源１に全波整流器２の入力端子を接続し、その全波整流器２の出力端子に、ＦＥＴ（電界効果トランジスタ）からなるスイッチ素子３を並列に接続している。
また、前記全波整流器２の出力端子に、ｎ個のキャパシタ４-1，４-2，４-3，…，４-(n-1)，４-nとこの各キャパシタ４-1〜４-nの両端にそれぞれＦＥＴからなる可変インピーダンス特性を持つ充電制御用スイッチ素子５-1，５-2，５-3，…，５-(n-1)，５-n、６-1，６-2，６-3，…，６-(n-1)，６-nを接続した直列回路を並列に接続している。
【００１２】
前記各充電制御用スイッチ素子５-1〜５-n、６-1〜６-nは、それぞれ対応するキャパシタ４-1〜４-nを充電する期間のみインピーダンスが有限値となり、それ以外の期間ではインピーダンスが無限大となるように制御される。そして、キャパシタ４-1〜４-nは全波整流器２からの全波整流によってそれぞれ異なる電圧に充電されるようになっている。
【００１３】
すなわち、全波整流電圧が立ち上がると充電制御用スイッチ素子５-1、６-1が所定のインピーダンスに導通制御されてキャパシタ４-1が電圧ＶＣ1に充電され、全波整流電圧が電圧ＶＣ1に達すると今度は充電制御用スイッチ素子５-2、６-2が所定のインピーダンスに導通制御されてキャパシタ４-2が電圧ＶＣ2に充電される。
【００１４】
このようにして全波整流電圧の上昇とともに充電制御用スイッチ素子が５-1→５-n、６-1→６-nへと順次導通制御されてキャパシタ４-1〜４-nが順次充電され、また、全波整流電圧の下降とともに充電制御用スイッチ素子が５-n→５-1、６-n→６-1へと順次導通制御されてキャパシタ４-n，…，４-2，４-1が順次充電される。こうして、キャパシタ４-1〜４-nの充電電圧ＶＣ1〜ＶＣnは、ＶＣ1＜ＶＣ2＜…＜ＶＣnとなる。
【００１５】
また、前記全波整流器２の出力端子に、ｎ個のキャパシタ７-1，７-2，７-3，…，７-(n-1)，７-nとこの各キャパシタ７-1〜７-nの両端にそれぞれＦＥＴからなる可変インピーダンス特性を持つ充電制御用スイッチ素子８-1，８-2，８-3，…，８-(n-1)，８-n、９-1，９-2，９-3，…，９-(n-1)，９-nを接続した直列回路を並列に接続している。
【００１６】
前記各充電制御用スイッチ素子８-1〜８-n、９-1〜９-nは、それぞれ対応するキャパシタ７-1〜７-nを充電する期間のみインピーダンスが有限値となり、それ以外の期間ではインピーダンスが無限大となるように制御される。そして、キャパシタ７-1〜７-nは全波整流器２からの全波整流によってそれぞれ異なる電圧に充電されるようになっている。
【００１７】
すなわち、全波整流電圧が立ち上がると充電制御用スイッチ素子８-1、９-1が所定のインピーダンスに導通制御されてキャパシタ７-1が電圧ＶＣ1に充電され、全波整流電圧が電圧ＶＣ1に達すると今度は充電制御用スイッチ素子８-2、９-2が所定のインピーダンスに導通制御されてキャパシタ７-2が電圧ＶＣ2に充電される。
【００１８】
このようにして全波整流電圧の上昇とともに充電制御用スイッチ素子が８-1→８-n、９-1→９-nへと順次導通制御されてキャパシタ７-1〜７-nが順次充電され、また、全波整流電圧の下降とともに充電制御用スイッチ素子が８-n→８-1、９-n→９-1へと順次導通制御されてキャパシタ７-n，…，７-2，７-1が順次充電される。こうして、キャパシタ７-1〜７-nの充電電圧ＶＣ1〜ＶＣnは、ＶＣ1＜ＶＣ2＜…＜ＶＣnとなる。
【００１９】
前記各キャパシタ４-1〜４-nと前記各充電制御用スイッチ素子５-1〜５-nとの接続点間に、ＦＥＴからなる放電制御用スイッチ素子１０-1，１０-2，１０-3，…，１０-(n-1)を接続している。前記各キャパシタ４-1〜４-nと前記各充電制御用スイッチ素子６-1〜６-nとの接続点間に、ＦＥＴからなる放電制御用スイッチ素子１１-1，１１-2，１１-3，…，１１-(n-1)を接続している。前記各キャパシタ４-1〜４-(n-1)と各充電制御用スイッチ素子５-1〜５-(n-1)との接続点と、前記各キャパシタ４-2〜４-nと各充電制御用スイッチ素子６-2〜６-nとの接続点との間に、ＦＥＴからなる放電制御用スイッチ素子１２-1，１２-2，１２-3，…，１２-(n-1)を接続している。
【００２０】
前記各キャパシタ７-1〜７-nと前記各充電制御用スイッチ素子８-1〜８-nとの接続点間に、ＦＥＴからなる放電制御用スイッチ素子１３-1，１３-2，１３-3，…，１３-(n-1)を接続している。前記各キャパシタ７-1〜７-nと前記各充電制御用スイッチ素子９-1〜９-nとの接続点間に、ＦＥＴからなる放電制御用スイッチ素子１４-1，１４-2，１４-3，…，１４-(n-1)を接続している。前記各キャパシタ７-1〜７-(n-1)と各充電制御用スイッチ素子８-1〜８-(n-1)との接続点と、前記各キャパシタ７-2〜７-nと各充電制御用スイッチ素子９-2〜９-nとの接続点との間に、ＦＥＴからなる放電制御用スイッチ素子１５-1，１５-2，１５-3，…，１５-(n-1)を接続している。
【００２１】
前記キャパシタ４-nと充電制御用スイッチ素子６-nとの直列回路にＦＥＴからなるスイッチ素子１６を介して負荷回路１７を並列に接続するとともに、前記キャパシタ７-nと充電制御用スイッチ素子９-nとの直列回路にＦＥＴからなるスイッチ素子１８を介して前記負荷回路１７を並列に接続している。
【００２２】
このような構成においては、各キャパシタ４-1〜４-nを有する回路ブロックと各キャパシタ７-1〜７-nを有する回路ブロックは、交流電源１の１／２サイクル毎に、一方が充電だけを行う充電ブロックのとき他方が放電だけを行う放電ブロックになる、というように充電ブロックと放電ブロックとに交互に切り替わる。
【００２３】
例えば、各キャパシタ７-1〜７-nを有する回路ブロックが充電ブロックのときにおいて、このブロック内ではあるタイミングでスイッチ素子８-1及び９-1のみが導通制御されてキャパシタ７-1が充電される。このとき、それ以外のスイッチ素子は非導通制御される。
【００２４】
同様に、各キャパシタ７-1〜７-nを有する回路ブロックが充電ブロックのときにおいては、次のタイミングでスイッチ素子８-2及び９-2のみが導通制御されてキャパシタ７-2が充電され、さらに次のタイミングでスイッチ素子８-3及び９-3のみが導通制御されてキャパシタ７-3が充電される、というように各キャパシタ７-1〜７-nが順次充電される。
そして、この動作において各スイッチ素子８-1〜８-n及び９-1〜９-nの一方又は両方のインピーダンスは入力電流波形が正弦波となるように可変制御される。
【００２５】
一方、各キャパシタ４-1〜４-nを有する回路ブロックは放電ブロックになっている。放電ブロックでは、各キャパシタ４-1〜４-nから複数個選択し、この選択したキャパシタを直列に接続しその合成電圧を、スイッチ素子１６を介して負荷回路１７に印加する。例えば、スイッチ素子６-2，１２-2，１０-3，…，１０-(n-1)を導通制御することで、キャパシタ４-2，４-3の合成電圧が負荷回路１７に印加され、また、スイッチ素子６-2，１２-2，１１-3，…，１１-(n-1)を導通制御することで、キャパシタ４-2，４-nの合成電圧が負荷回路１７に印加される。
【００２６】
この放電ブロックでは、各キャパシタ４-1〜４-nは交流電源１の１／２サイクルにおいて少なくとも１回は負荷回路１７に接続されるように制御される必要がある。また、負荷回路１７に接続されるキャパシタの直列回路の切り替えタイミングは、充電ブロックにおいて充電されるキャパシタが切り替わるタイミングでも、また、任意のタイミングであってもよい。
【００２７】
負荷回路１７に接続されるキャパシタの直列回路におけるキャパシタの組み合わせが変わると負荷回路１７に印加する合成電圧も変化するが、その合成電圧は図２に実線の波形ｗ1で示すように、点線の波形ｗ2で示す電源電圧波形のピーク値よりも大きく、かつ、変化が大きくならないように制御される。
【００２８】
このような動作を行うことで、巻線部品を不要にでき、しかも、入力電流波形を入力電圧波形とほぼ同位相の正弦波にでき、小形軽量で力率が改善された電源装置が実現できる。また、負荷回路１７に接続されるキャパシタの直列回路におけるキャパシタの組み合わせを代えることで負荷回路１７に印加する合成電圧、すなわち、負荷回路１７に印加する直流電圧を可変することができる。従って、各種電圧の負荷回路に対応させることができ、汎用性を向上できる。
【００２９】
（第２の実施の形態）
この実施の形態は、請求項２記載の発明に対応した実施の形態について述べる。この実施の形態においては、負荷回路に印加される合成電圧の変化が大きくならないようにキャパシタが選択される。また、合成電圧は電源電圧のピーク値よりも大きくなるように制御される。
【００３０】
前述した第１の実施の形態が２つのブロックで構成したのに対し、この実施の形態は１つのブロックで構成している。また、前述した第１の実施の形態ではｎ個のキャパシタを使用した例を示したが、ここでは５個のキャパシタを使用した例について述べる。
【００３１】
図３に示すように、商用交流電源１に全波整流器２の入力端子を接続し、その全波整流器２の出力端子に、スイッチ素子３を並列に接続している。また、前記全波整流器２の出力端子に、５個のキャパシタ４-1，４-2，４-3，４-4，４-5とこの各キャパシタ４-1〜４-5の両端にそれぞれ充電制御用スイッチ素子５-1，５-2，５-3，５-4，５-5、６-1，６-2，６-3，６-4，６-5を接続した直列回路を並列に接続している。
【００３２】
前記各キャパシタ４-1〜４-5と前記各充電制御用スイッチ素子５-1〜５-5との接続点間に放電制御用スイッチ素子１０-1，１０-2，１０-3，１０-4を接続している。前記各キャパシタ４-1〜４-5と前記各充電制御用スイッチ素子６-1〜６-5との接続点間に放電制御用スイッチ素子１１-1，１１-2，１１-3，１１-4を接続している。前記各キャパシタ４-1〜４-4と各充電制御用スイッチ素子５-1〜５-4との接続点と、前記各キャパシタ４-2〜４-5と各充電制御用スイッチ素子６-2〜６-5との接続点との間に放電制御用スイッチ素子１２-1，１２-2，１２-3，１２-4を接続している。
【００３３】
前記スイッチ素子１０-1と１０-2の直列回路にＦＥＴからなるスイッチ素子１９-1を並列に接続し、前記スイッチ素子１０-2と１０-3の直列回路にＦＥＴからなるスイッチ素子１９-2を並列に接続し、前記スイッチ素子１０-3と１０-4の直列回路にＦＥＴからなるスイッチ素子１９-3を並列に接続している。
【００３４】
前記スイッチ素子１１-1と１１-2の直列回路にＦＥＴからなるスイッチ素子２０-1を並列に接続し、前記スイッチ素子１１-2と１１-3の直列回路にＦＥＴからなるスイッチ素子２０-2を並列に接続し、前記スイッチ素子１１-3と１１-4の直列回路にＦＥＴからなるスイッチ素子２０-3を並列に接続している。
前記キャパシタ４-5と充電制御用スイッチ素子６-5との直列回路にスイッチ素子１６を介して負荷回路１７を並列に接続している。
【００３５】
このような構成においては、各充電制御用スイッチ素子５-1〜５-5、６-1〜６-5は、それぞれ対応するキャパシタ４-1〜４-5を充電する期間のみインピーダンスが有限値となり、それ以外の期間ではインピーダンスが無限大となるように制御される。そして、キャパシタ４-1〜４-5は全波整流器２からの全波整流によってそれぞれ異なる電圧に充電されるようになっている。
【００３６】
すなわち、全波整流電圧が立ち上がると充電制御用スイッチ素子５-1、６-1が所定のインピーダンスに導通制御されてキャパシタ４-1が電圧ＶＣ1に充電され、全波整流電圧が電圧ＶＣ1に達すると今度は充電制御用スイッチ素子５-2、６-2が所定のインピーダンスに導通制御されてキャパシタ４-2が電圧ＶＣ2に充電される。
【００３７】
このようにして全波整流電圧の上昇とともに充電制御用スイッチ素子が５-1→５-5、６-1→６-5へと順次導通制御されてキャパシタ４-1〜４-5が順次充電され、また、全波整流電圧の下降とともに充電制御用スイッチ素子が５-5→５-1、６-5→６-1へと順次導通制御されてキャパシタ４-5，…，４-2，４-1が順次充電される。こうして、キャパシタ４-1〜４-5の充電電圧ＶＣ1〜ＶＣ5は、ＶＣ1＜ＶＣ2＜…＜ＶＣ5となる。なお、キャパシタ４-1を充電する期間では、スイッチ素子１０-1，１１-1，１２-1、１９-1，２０-1は非導通制御される。
【００３８】
一方、放電については、充電期間に無いキャパシタ４-2〜４-5から複数個選択し、それを直列に接続して合成電圧を出力し、負荷回路１７に印加する。例えば、スイッチ素子６-2，１２-2，１９-3，１６を導通制御することでキャパシタ４-2と４-3との直列回路を負荷回路１７に接続でき、キャパシタ４-2と４-3との合成電圧が負荷回路１７に印加される。また、スイッチ素子６-2，１２-2，２０-3，１６を導通制御することでキャパシタ４-2と４-5との直列回路を負荷回路１７に接続でき、キャパシタ４-2と４-5との合成電圧が負荷回路１７に印加される。
【００３９】
このように、この実施の形態においても充電期間に無いキャパシタの組み合わせによって負荷回路１７に印加する合成電圧を可変することができ、各種電圧の負荷回路に対応させることができ、汎用性を向上できる。勿論、この実施の形態においても巻線部品を不要にでき、また、入力電流波形を入力電圧波形とほぼ同位相の正弦波にでき、小形軽量で力率が改善された電源装置が実現できる。
【００４０】
（第３の実施の形態）
この実施の形態は、請求項３記載の発明に対応した実施の形態について述べる。なお、この実施の形態は負荷回路として放電灯を接続したものについて述べる。
【００４１】
図４に示すように、商用交流電源１に全波整流器２の入力端子を接続し、その全波整流器２の出力端子に、それぞれダイオード２１-1，２１-2，…，２１-n及びＦＥＴからなる可変インピーダンス特性を持つ充電制御用スイッチ素子２２-1，２２-2，…，２２-nを直列に介して第１キャパシタ２３-1，２３-2，…，２３-nを並列に接続している。
【００４２】
前記各第１キャパシタ２３-1〜２３-nに、ＦＥＴからなる第１放電制御用スイッチ素子２４-1，２４-2，…，２４-n及びＤＣカット用の第２キャパシタ２５-1，２５-2，…，２５-nをそれぞれ直列に介して放電灯２６を接続している。前記各第２キャパシタ２５-1〜２５-nに、第２放電制御用スイッチ素子２７-1，２７-2，…，２７-nをそれぞれ直列に介して前記放電灯２６を接続している。すなわち、前記各第１キャパシタ２３-1〜２３-nに、第１放電制御用スイッチ素子２４-1，２４-2，…，２４-nと第２放電制御用スイッチ素子２７-1，２７-2，…，２７-nとの直列回路を並列に接続することになる。
【００４３】
このような構成においては、充電制御用スイッチ素子２２-1，２２-2，…，２２-nは、それぞれ対応する第１キャパシタ２３-1〜２３-nを充電する期間のみインピーダンスが有限値となり、それ以外の期間ではインピーダンスが無限大となるように制御される。そして、第１キャパシタ２３-1〜２３-nは全波整流器２からの全波整流によってそれぞれ異なる電圧に充電される。すなわち、全波整流電圧が立ち上がると充電制御用スイッチ素子２２-1が所定のインピーダンスに導通制御されて第１キャパシタ２３-1が電圧ＶＣ1に充電され、全波整流電圧が電圧ＶＣ1に達すると今度は充電制御用スイッチ素子２２-2が所定のインピーダンスに導通制御されて第１キャパシタ２３-2が電圧ＶＣ2に充電される。
【００４４】
このようにして全波整流電圧の上昇とともに充電制御用スイッチ素子２２-1，２２-2，…，２２-nが順次導通制御されて第１キャパシタ２３-1〜２３-nが順次充電され、また、全波整流電圧の下降とともに充電制御用スイッチ素子２２-n，…，２２-2，２２-1が順次導通制御されて第１キャパシタ２３-n，…，２３-2，２３-1が順次充電される。こうして、第１キャパシタ２３-1〜２３-nの充電電圧ＶＣ1〜ＶＣnは、ＶＣ1＜ＶＣ2＜…＜ＶＣnとなる。
【００４５】
一方、第１放電制御用スイッチ素子２４-1，２４-2，…，２４-n及び第２放電制御用スイッチ素子２７-1，２７-2，…，２７-nは、放電灯２６に高周波電圧が印加されるように速い繰り返しでスイッチング動作する。すなわち、先ず、第１放電制御用スイッチ素子２４-1，２４-2，…，２４-nが、２４-1→２４-2→…→２４-n→２４-(n-1)→…→２４-2→２４-1の順に順次スイッチング動作し、第１キャパシタ２３-1〜２３-nの充電電荷が第２キャパシタ２５-1〜２５-nを介して順次放電灯２６に供給される。このとき、第２キャパシタ２５-1〜２５-nには第１キャパシタ２３-1〜２３-nの充電電圧の１／２の電圧が充電される。従って、放電灯２６には第１キャパシタ２３-1〜２３-nの充電電圧の１／２の電圧が印加されることになる。そして、このときの電圧は階段状に変化する正極電圧となる。
【００４６】
第１放電制御用スイッチ素子２４-1〜２４-nのスイッチング動作が終了すると、今度は、第２放電制御用スイッチ素子２７-1，２７-2，…，２７-nが、２７-1→２７-2→…→２７-n→２７-(n-1)→…→２７-2→２７-1の順に順次スイッチング動作し、第２キャパシタ２５-1〜２５-nの充電電荷が第２放電制御用スイッチ素子２７-1，２７-2，…，２７-nを介して順次放電灯２６に供給される。これにより、放電灯２６には第１キャパシタ２３-1〜２３-nの充電電圧の１／２の電圧が印加されることになる。そして、このときの電圧は階段状に変化する負極電圧となる。
このようにして、放電灯２６には階段状に電圧が変化する高周波電圧が印加され、放電灯２６は高周波点灯される。そして、放電灯２６は第１キャパシタ２３-1〜２３-nの充電電圧の１／２の電圧で駆動される。従って、例えば、より高い電源電圧に適用できるなど、汎用性を向上できる。勿論、この実施の形態においても巻線部品を不要にでき、また、入力電流波形を入力電圧波形とほぼ同位相の正弦波にでき、小形軽量で力率が改善された放電灯点灯装置が実現できる。
【００４７】
（第４の実施の形態）
この実施の形態は、請求項３記載の発明に対応した実施の形態について述べる。この実施の形態も前述した第３の実施の形態と同様、負荷回路として放電灯を接続したものについて述べる。この実施の形態は、放電灯のランプ電流を検出し、そのランプ電流の実効値が一定になるようにスイッチ素子の導通時間幅を制御するものである。なお、前述した第３の実施の形態と同一の部分には同一の符号を付しその部分の詳細な説明は省略する。
【００４８】
図５に示すように、放電灯２６の一方のフィラメント電極に接続される回路中にランプ電流検出器３１を直列に介挿し、このランプ電流検出器３１が検出したランプ電流値を実効値コンバータ３２に供給している。前記実効値コンバータ３２は、ランプ電流検出器３１が検出したランプ電流値を取り込んでランプ電流の実効値に従った電圧に変換し、その実効値電圧を誤差増幅器３３の反転入力端子(-)に供給している。前記誤差増幅器３３の非反転入力端子(+)には、ランプ電流実効値の定格値に相当する電圧Ｖrefが供給されている。
【００４９】
前記誤差増幅器３３は、実効値コンバータ３２からの実効値電圧と定格値に相当する電圧Ｖrefを比較し、実効値電圧を電圧Ｖrefに近づけるためのフィードバック信号を制御回路３４に供給している。前記制御回路３４は、誤差増幅器３３からのフィードバック信号とクロック回路３５からクロック信号によって、第１放電制御用スイッチ素子２４-1，２４-2，…，２４-nと第２放電制御用スイッチ素子２７-1，２７-2，…，２７-nをオン、オフするタイミングを、実効値電圧が電圧Ｖrefに近づくように可変制御するようになっている。
【００５０】
このような構成においては、実効値コンバータ３２からの実効値電圧が電圧Ｖrefに比べて低いときには、制御回路３４は放電灯２６に供給される階段状電圧波形の高い電圧値ほど出力時間を長くし、低い電圧ほど出力時間を短くする制御を行って実効値電圧を上げる。また、実効値電圧が電圧Ｖrefに比べて高いときには、制御回路３４は放電灯２６に供給される階段状電圧波形の高い電圧値ほど出力時間を短くし、低い電圧ほど出力時間を長くする制御を行って実効値電圧を下げる。こうして、実効値コンバータ３２からの実効値電圧が電圧Ｖrefになるように放電灯２６に流れるランプ電流が制御される。
【００５１】
このようにして、放電灯２６に流れるランプ電流は限流されて安定するようになる。すなわち、放電灯２６を安定して点灯させることができる。
なお、その他については前述した第３の実施の形態と同様の作用効果が得られるものである。
【００５２】
（第５の実施の形態）
この実施の形態は、請求項４記載の発明に対応した実施の形態について述べる。
図６に示すように、直流電源４１に、５個の枝回路４２-1，４２-2，４２-3，４２-4，４２-5を並列に接続している。
【００５３】
前記枝回路４２-1は、ＦＥＴからなる５個のスイッチ素子４３-1，４３-2，４３-3，４３-4，４３-5と５個のキャパシタ４４-1，４４-2，４４-3，４４-4，４４-5を交互に直列に接続した直列回路を設け、前記キャパシタ４４-1とスイッチ素子４３-2との直列回路にＦＥＴからなるスイッチ素子４５-1を並列に接続し、前記キャパシタ４４-2とスイッチ素子４３-3との直列回路にＦＥＴからなるスイッチ素子４５-2を並列に接続し、前記キャパシタ４４-3とスイッチ素子４３-4との直列回路にＦＥＴからなるスイッチ素子４５-3を並列に接続し、前記キャパシタ４４-4とスイッチ素子４３-5との直列回路にＦＥＴからなるスイッチ素子４５-4を並列に接続している。
【００５４】
また、前記スイッチ素子４３-2とキャパシタ４４-2との直列回路にＦＥＴからなるスイッチ素子４６-1を並列に接続し、前記スイッチ素子４３-3とキャパシタ４４-3との直列回路にＦＥＴからなるスイッチ素子４６-2を並列に接続し、前記スイッチ素子４３-4とキャパシタ４４-4との直列回路にＦＥＴからなるスイッチ素子４６-3を並列に接続し、前記スイッチ素子４３-5とキャパシタ４４-5との直列回路にＦＥＴからなるスイッチ素子４６-4を並列に接続している。
【００５５】
前記枝回路４２-2は、ＦＥＴからなる４個のスイッチ素子４７-1，４７-2，４７-3，４７-4と４個のキャパシタ４８-1，４８-2，４８-3，４８-4を交互に直列に接続した直列回路を設け、前記キャパシタ４８-1とスイッチ素子４７-2との直列回路にＦＥＴからなるスイッチ素子４９-1を並列に接続し、前記キャパシタ４８-2とスイッチ素子４７-3との直列回路にＦＥＴからなるスイッチ素子４９-2を並列に接続し、前記キャパシタ４８-3とスイッチ素子４７-4との直列回路にＦＥＴからなるスイッチ素子４９-3を並列に接続している。
【００５６】
また、前記スイッチ素子４７-2とキャパシタ４８-2との直列回路にＦＥＴからなるスイッチ素子５０-1を並列に接続し、前記スイッチ素子４７-3とキャパシタ４８-3との直列回路にＦＥＴからなるスイッチ素子５０-2を並列に接続し、前記スイッチ素子４７-4とキャパシタ４８-4との直列回路にＦＥＴからなるスイッチ素子５０-3を並列に接続している。
【００５７】
前記枝回路４２-3は、ＦＥＴからなる３個のスイッチ素子５１-1，５１-2，５１-3と３個のキャパシタ５２-1，５２-2，５２-3を交互に直列に接続した直列回路を設け、前記キャパシタ５２-1とスイッチ素子５１-2との直列回路にＦＥＴからなるスイッチ素子５３-1を並列に接続し、前記キャパシタ５２-2とスイッチ素子５１-3との直列回路にＦＥＴからなるスイッチ素子５３-2を並列に接続している。また、前記スイッチ素子５１-2とキャパシタ５２-2との直列回路にＦＥＴからなるスイッチ素子５４-1を並列に接続し、前記スイッチ素子５１-3とキャパシタ５２-3との直列回路にＦＥＴからなるスイッチ素子５４-2を並列に接続している。
【００５８】
前記枝回路４２-4は、ＦＥＴからなる２個のスイッチ素子５５-1，５５-2と２個のキャパシタ５６-1，５６-2を交互に直列に接続した直列回路を設け、前記キャパシタ５６-1とスイッチ素子５５-2との直列回路にＦＥＴからなるスイッチ素子５７を並列に接続している。また、前記スイッチ素子５５-2とキャパシタ５６-2との直列回路にＦＥＴからなるスイッチ素子５８を並列に接続している。
前記枝回路４２-5は、ＦＥＴからなるスイッチ素子５９とキャパシタ６０との直列回路により構成されている。
【００５９】
そして、前記枝回路４２-1のキャパシタ４４-1、スイッチ素子４３-2、キャパシタ４４-2、スイッチ素子４３-3、キャパシタ４４-3、スイッチ素子４３-4、キャパシタ４４-4、スイッチ素子４３-5、キャパシタ４４-5の直列回路にスイッチ素子６１を直列に介して負荷回路６６を並列に接続し、前記枝回路４２-2のキャパシタ４８-1、スイッチ素子４７-2、キャパシタ４８-2、スイッチ素子４７-3、キャパシタ４８-3、スイッチ素子４７-4、キャパシタ４８-4の直列回路にスイッチ素子６２を直列に介して前記負荷回路６６を並列に接続している。
【００６０】
また、前記枝回路４２-3のキャパシタ５２-1、スイッチ素子５１-2、キャパシタ５２-2、スイッチ素子５１-3、キャパシタ５２-3の直列回路にスイッチ素子６３を直列に介して前記負荷回路６６を並列に接続し、前記枝回路４２-4のキャパシタ５６-1、スイッチ素子５５-2、キャパシタ５６-2の直列回路にスイッチ素子６４を直列に介して前記負荷回路６６を並列に接続し、前記枝回路４２-5のキャパシタ６０にスイッチ素子６５を直列に介して前記負荷回路６６を並列に接続している。
【００６１】
なお、スイッチ素子４３-1，４７-1，５１-1，５５-1，６１，６２，６３，６４，６５は片極性のスイッチ素子であり、その他のスイッチ素子４３-2〜４３-5、４５-1〜４５-4、４６-1〜４６-4、４７-2〜４７-4、４９-1〜４９-3、５０-1〜５０-3、５１-2、５１-3、５３-1、５３-2、５４-1、５４-2、５５-2、５７、５８は両極性のスイッチ素子である。
【００６２】
このような構成においては、枝回路４２-1ではスイッチ素子４３-1，４３-2，４３-3，４３-4，４３-5をオン動作し、スイッチ素子４５-1，４５-2，４５-3，４５-4、４６-1，４６-2，４６-3，４６-4及び６１をオフ動作することで各キャパシタ４４-1〜４４-5に対する充電が行われる。そして、各キャパシタ４４-1〜４４-5の容量が等しければ、各キャパシタはそれぞれ電源電圧ＶDCの１／５の電圧に充電される。
【００６３】
枝回路４２-2ではスイッチ素子４７-1，４７-2，４７-3，４７-4をオン動作し、スイッチ素子４９-1，４９-2，４９-3、５０-1，５０-2，５０-3及び６２をオフ動作することで各キャパシタ４８-1〜４８-4に対する充電が行われる。そして、各キャパシタ４８-1〜４８-4の容量が等しければ、各キャパシタはそれぞれ電源電圧ＶDCの１／４の電圧に充電される。
【００６４】
枝回路４２-3ではスイッチ素子５１-1，５１-2，５１-3をオン動作し、スイッチ素子５３-1，５３-2、５４-1，５４-2及び６３をオフ動作することで各キャパシタ５２-1〜５２-3に対する充電が行われる。そして、各キャパシタ５２-1〜５２-3の容量が等しければ、各キャパシタはそれぞれ電源電圧ＶDCの１／３の電圧に充電される。
【００６５】
枝回路４２-4ではスイッチ素子５５-1，５５-2をオン動作し、スイッチ素子５７、５８及び６４をオフ動作することで各キャパシタ５６-1，５６-2に対する充電が行われる。そして、各キャパシタ５６-1，５６-2の容量が等しければ、各キャパシタはそれぞれ電源電圧ＶDCの１／２の電圧に充電される。
枝回路４２-5ではスイッチ素子５９をオン動作し、スイッチ素子６５をオフ動作することでキャパシタ６０に対する充電が行われ、キャパシタ６０は電源電圧ＶDCにほぼ等しい電圧に充電される。
【００６６】
放電する場合は、先ず、枝回路４２-1において、スイッチ素子４３-1，４３-2，４３-3，４３-4，４３-5をオフ動作し、スイッチ素子４５-1，４５-2，４５-3，４５-4、４６-1，４６-2，４６-3，４６-4及び６１をオン動作することで各キャパシタ４４-1〜４４-5は並列に接続され、負荷回路６６には電源電圧ＶDCの１／５の電圧が供給される。
【００６７】
次に枝回路４２-1の放電を停止させるとともに枝回路４２-2において、スイッチ素子４７-1，４７-2，４７-3，４７-4をオフ動作し、スイッチ素子４９-1，４９-2，４９-3、５０-1，５０-2，５０-3及び６２をオン動作することで各キャパシタ４８-1〜４８-4は並列に接続され、負荷回路６６には電源電圧ＶDCの１／４の電圧が供給される。
【００６８】
次に枝回路４２-2の放電を停止させるとともに枝回路４２-3において、スイッチ素子５１-1，５１-2，５１-3をオフ動作し、スイッチ素子５３-1，５３-2、５４-1，５４-2及び６３をオン動作することで各キャパシタ５２-1〜５２-3は並列に接続され、負荷回路６６には電源電圧ＶDCの１／３の電圧が供給される。
【００６９】
次に枝回路４２-3の放電を停止させるとともに枝回路４２-4において、スイッチ素子５５-1，５５-2をオフ動作し、スイッチ素子５７、５８及び６４をオン動作することで各キャパシタ５６-1，５６-2は並列に接続され、負荷回路６６には電源電圧ＶDCの１／２の電圧が供給される。
次に枝回路４２-4の放電を停止させるとともに枝回路４２-5において、スイッチ素子５９をオフ動作し、スイッチ素子６５をオン動作することでキャパシタ６０から負荷回路６６にはほぼ電源電圧ＶDCの電圧が供給される。
【００７０】
このようにして、負荷回路６６には、図７に示すような階段状電圧が供給される。そして、負荷回路６６に極性反転回路を設け、この極性反転回路の極性を階段状電圧が半周期となる所定の周波数で交互に切り替えるようにすれば階段状電圧の極性が交互に切り替わり負荷回路６６に対して交流電圧を供給できるようになる。
【００７１】
このように直流電源４１の直流電圧を階段状電圧に変換でき、また、極性反転回路を使用すれば階段状の交流電圧に変換できる。これにより、巻線部品を使用すること無く小形軽量のＤＣ−ＡＣ電源が実現できる。従って、用途が広がりＤＣ−ＡＣ電源としての汎用性を向上できる。
【００７２】
（第６の実施の形態）
この実施の形態は、請求項４記載の発明に対応した実施の形態について述べる。
図８に示すように、直流電源４１に、５個の枝回路７０-1，７０-2，７０-3，７０-4，７０-5を並列に接続している。
【００７３】
前記枝回路７０-1は、ＦＥＴからなる６個のスイッチ素子７１-1，７１-2，７１-3，７１-4，７１-5，７１-6と５個のキャパシタ７２-1，７２-2，７２-3，７２-4，７２-5を交互に直列に接続した直列回路を設け、前記スイッチ素子７１-3とキャパシタ７２-3とスイッチ素子７１-4との直列回路にＦＥＴからなるスイッチ素子７３-1を並列に接続し、前記スイッチ素子７１-5とキャパシタ７２-5とスイッチ素子７１-6との直列回路にＦＥＴからなるスイッチ素子７３-2を並列に接続している。また、前記スイッチ素子７１-2とキャパシタ７２-2とスイッチ素子７１-3との直列回路にＦＥＴからなるスイッチ素子７４-1を並列に接続し、前記スイッチ素子７１-4とキャパシタ７２-4とスイッチ素子７１-5との直列回路にＦＥＴからなるスイッチ素子７４-2を並列に接続している。
【００７４】
前記枝回路７０-2は、ＦＥＴからなる５個のスイッチ素子７５-1，７５-2，７５-3，７５-4，７５-5と４個のキャパシタ７６-1，７６-2，７６-3，７６-4を交互に直列に接続した直列回路を設け、前記スイッチ素子７５-2とキャパシタ７６-2とスイッチ素子７５-3との直列回路にＦＥＴからなるスイッチ素子７７-1を並列に接続し、前記スイッチ素子７５-4とキャパシタ７６-4とスイッチ素子７５-5との直列回路にＦＥＴからなるスイッチ素子７７-2を並列に接続している。また、前記スイッチ素子７５-3とキャパシタ７６-3とスイッチ素子７５-4との直列回路にＦＥＴからなるスイッチ素子７８を並列に接続している。
【００７５】
前記枝回路７０-3は、ＦＥＴからなる２個のスイッチ素子７９-1，７９-2と２個のキャパシタ８０-1，８０-2を交互に直列に接続した直列回路を設け、前記キャパシタ８０-1とスイッチ素子７９-2との直列回路にＦＥＴからなるスイッチ素子８１を並列に接続し、前記スイッチ素子７９-2とキャパシタ８０-2との直列回路にＦＥＴからなるスイッチ素子８２を並列に接続している。
【００７６】
前記枝回路７０-4は、ＦＥＴからなる４個のスイッチ素子８３-1，８３-2，８３-3，８３-4と４個のキャパシタ８４-1，８４-2，８４-3，８４-4を交互に直列に接続した直列回路を設け、前記キャパシタ８４-1とスイッチ素子８３-2との直列回路にＦＥＴからなるスイッチ素子８５-1を並列に接続し、前記キャパシタ８４-2とスイッチ素子８３-3との直列回路にＦＥＴからなるスイッチ素子８５-2を並列に接続し、前記キャパシタ８４-3とスイッチ素子８３-4との直列回路にＦＥＴからなるスイッチ素子８５-3を並列に接続している。
【００７７】
また、前記スイッチ素子８３-2とキャパシタ８４-2との直列回路にＦＥＴからなるスイッチ素子８６-1を並列に接続し、前記スイッチ素子８３-3とキャパシタ８４-3との直列回路にＦＥＴからなるスイッチ素子８６-2を並列に接続し、前記スイッチ素子８３-4とキャパシタ８４-4との直列回路にＦＥＴからなるスイッチ素子８６-3を並列に接続している。
前記枝回路７０-5は、ＦＥＴからなるスイッチ素子８７とキャパシタ８８との直列回路により構成されている。
【００７８】
そして、前記枝回路７０-1のキャパシタ７２-1、スイッチ素子７１-2、キャパシタ７２-2、スイッチ素子７１-3、キャパシタ７２-3、スイッチ素子７１-4、キャパシタ７２-4、スイッチ素子７１-5、キャパシタ７２-5、スイッチ素子７１-6の直列回路にスイッチ素子８９を直列に介して負荷回路６６を並列に接続し、前記枝回路７０-2のキャパシタ７６-1、スイッチ素子７５-2、キャパシタ７６-2、スイッチ素子７５-3、キャパシタ７６-3、スイッチ素子７５-4、キャパシタ７６-4、スイッチ素子７５-5の直列回路にスイッチ素子９０を直列に介して前記負荷回路６６を並列に接続している。
【００７９】
また、前記枝回路７０-3のキャパシタ８０-1、スイッチ素子７９-2、キャパシタ８０-2の直列回路にスイッチ素子９１を直列に介して前記負荷回路６６を並列に接続し、前記枝回路７０-4のキャパシタ８４-1、スイッチ素子８３-2、キャパシタ８４-2、スイッチ素子８３-3、キャパシタ８４-3、スイッチ素子８３-4、キャパシタ８４-4の直列回路にスイッチ素子９２を直列に介して前記負荷回路６６を並列に接続し、前記枝回路７０-5のキャパシタ８８にスイッチ素子９３を直列に介して前記負荷回路６６を並列に接続している。
【００８０】
そして、前記スイッチ素子８９とキャパシタ７２-1とスイッチ素子７１-2との直列回路にＦＥＴからなるスイッチ素子９４を並列に接続し、前記スイッチ素子９０とキャパシタ７６-1とスイッチ素子７５-2との直列回路にＦＥＴからなるスイッチ素子９５を並列に接続している。
【００８１】
なお、スイッチ素子７１-1，７５-1，７９-1，８３-1，８７，８９，９０，９１，９２，９３，９４，９５は片極性のスイッチ素子であり、その他のスイッチ素子は両極性のスイッチ素子である。
【００８２】
このような構成においては、枝回路７０-1では、充電時には、スイッチ素子７１-1，７１-2，７１-3，７１-4，７１-5，７１-6をオン動作し、スイッチ素子７３-1，７３-2、７４-1，７４-2、８９、９４をオフ動作することで各キャパシタ７２-1〜７２-5に対する充電が行われる。そして、各キャパシタ７２-1〜７２-5の容量が等しければ、各キャパシタはそれぞれ電源電圧ＶDCの１／５の電圧に充電される。
【００８３】
また、放電時には、例えば、スイッチ素子７１-1，７１-5，７１-6，７３-1，７４-1，７４-2，９４をオフ動作し、スイッチ素子７１-2，７１-3，７１-4，７３-2，８９をオン動作することで、キャパシタ７２-1〜７１-4が直列に接続され、負荷回路６６に電源電圧ＶDCの４／５の電圧が印加されることになる。このときキャパシタ７２-5は放電に使用されないが、次のサイクルでは他のキャパシタが放電に使用されないようにし、このように放電に使用されない１個のキャパシタを順次交代させることで充放電電荷のバランスを取ることができる。
【００８４】
また、オン動作させるスイッチ素子を変化させることで放電時に出力する電圧を可変することができる。
このような制御は枝回路７０-2、７０-3、７０-4においても同様に行われ、それぞれの枝回路において放電時に出力される電圧を可変することができる。
その結果として、例えば、負荷回路６６に対して図９に示すような電圧変化が滑らかな階段状電圧を供給することができる。この場合も、負荷回路６６に極性反転回路を設け、この極性反転回路の極性を階段状電圧が半周期となる所定の周波数で交互に切り替えるようにすれば階段状電圧の極性が交互に切り替わり負荷回路６６に対して交流電圧を供給できるようになる。
【００８５】
このように直流電源４１の直流電圧を階段状電圧に変換でき、また、極性反転回路を使用すれば階段状の交流電圧に変換できる。これにより、巻線部品を使用すること無く小形軽量のＤＣ−ＡＣ電源が実現できる。従って、用途が広がりＤＣ−ＡＣ電源としての汎用性を向上できる。
【００８６】
（第７の実施の形態）
この実施の形態は、請求項５記載の発明に対応した実施の形態について述べる。
この実施の形態は、図１０に示すように、前述した第１の実施の形態の力率改善型ＡＣ−ＤＣ変換回路を使用した回路ブロックＣＢ１と前述した第５の実施の形態のＤＣ−ＡＣ変換回路を使用した回路ブロックＣＢ２からなる。
【００８７】
回路ブロックＣＢ１は、商用交流電源１からの交流電圧を全波整流器２で全波整流した後、交流電源１の１／２サイクルにおいてキャパシタ４-1〜４-nを有する回路ブロックのスイッチ素子を制御して充電を行い、キャパシタ７-1〜７-nを有する回路ブロックのスイッチ素子を制御して放電を行う。そして、次の１／２サイクルにおいて今度はキャパシタ７-1〜７-nを有する回路ブロックのスイッチ素子を制御して充電を行い、キャパシタ４-1〜４-nを有する回路ブロックのスイッチ素子を制御して放電を行う。
【００８８】
そして、回路ブロックＣＢ１から出力され、回路ブロックＣＢ２に供給される電圧は直流電圧になる。すなわち、回路ブロックＣＢ１は商用交流電圧を直流電圧に変換して出力する。
回路ブロックＣＢ２は、回路ブロックＣＢ１から直流電圧を受け、これを階段状電圧波形に変換する。そして、負荷回路６６に極性反転回路を設けることで階段状電圧からなる高周波波形に変換し、負荷に供給することになる。負荷として、例えば、放電灯を使用している。
【００８９】
回路ブロックＣＢ１のキャパシタ４-1〜４-n、７-1〜７-nの平均容量Ｃ1と、回路ブロックＣＢ２のキャパシタ４４-1〜４４-5、４８-1〜４８-4、５２-1〜５２-3、５６-1，５６-2、６０の平均容量Ｃ2とは、Ｃ1＞Ｃ2の関係になっている。
回路ブロックＣＢ１のキャパシタの平均容量Ｃ1と回路ブロックＣＢ２のキャパシタの平均容量Ｃ2を、Ｃ1＞Ｃ2とすることで、回路ブロックＣＢ２のキャパシタ充電時の損失を低減できる。
【００９０】
回路ブロックＣＢ２のある枝回路が負荷回路６６に接続され、該当するキャパシタが電荷を放出すると電圧が低下する。この状態で放電期間が終了すると、この枝回路は再び回路ブロックＣＢ１に接続され、キャパシタは充電される。このときキャパシタの電圧が低下しているので再充電するときに損失が発生する。
【００９１】
二つのキャパシタの容量をＣ1、Ｃ2とし、その比をａとする。つまり、Ｃ2＝ａ・Ｃ1とする。また、Ｃ1とＣ2はあらかじめ電圧Ｖ1、Ｖ2に充電されている（Ｖ2＝ｂ・Ｖ1とする）とする。
【００９２】
この二つのキャパシタ同士をある時刻に接続した場合、二つのキャパシタがそれぞれ蓄えていたエネルギーは、接続したことにより減少する。その量をｆ(a，b)として、ａとｂで表すと、
【数１】
0004175036.tif 000002
となる。１回の充放電で、ｆ(a，b)のエネルギーが失われる。
【００９３】
回路ブロックＣＢ１のキャパシタ枝路数を５とすると、使用するキャパシタ４-1〜４-nは、キャパシタ４-1〜４-5になる。５０Ｈｚの交流電源の１／４サイクル（５ms）の間に、回路ブロックＣＢ１と回路ブロックＣＢ２との間で６回のエネルギーの受け渡しが行われる。この充放電による電力損失Ｐ(a，b)は、
Ｐ(a，b)＝ｆ(a，b)×６／（５ms）、となる。
【００９４】
ここで、Ｃ1＝１００μＦ、Ｖ1＝１００Ｖとし、Ｐ(a，b)をプロットすると、図１１に示すようになる。すなわち、ａが小さいほど、つまり容量比Ｃ2／Ｃ1が小さいほど電力損失を小さくできる。
【００９５】
初期状態における回路ブロックＣＢ１のキャパシタの電圧と回路ブロックＣＢ２のキャパシタの電圧との電圧差が小さいほど、また、平均容量Ｃ2が平均容量Ｃ1より小さいほど、電力損失を小さくすることができる。回路ブロックＣＢ１のキャパシタの枝路数を増やすと、充電枝路の切り替わり回数は増加するが、切り替わる前の電位差は小さくできる。よって、キャパシタの枝路数を増やすことで電力損失を小さくすることが可能になる。
【００９６】
キャパシタの枝路数が５つの場合、例えば、負荷として３０Ｗの放電灯を点灯させ、Ｖ1＝１４０Ｖ、Ｃ1＝１００μＦ、Ｃ2＝１μＦ、負荷ＲＬ＝３００Ωとすると、Ｃ2×ＲＬ＝３００μｓｅｃ、となる。
点灯周波数を、ｆ＝２０ｋＨｚとし、出力ステップを５段とすれば、１区間当たりの時間幅は、（１／ｆ）×（１／２０）＝２．５μｓｅｃ、となる。
Ｃ2×ＲＬ＞２．５μｓｅｃより、時定数の点からはＣ2容量は確保できている。Ｃ1、Ｃ2間での電荷の受け渡し前の電圧差は、最大で１．３倍程度である。つまり、ｂ＝１．３である。
また、ａ＝Ｃ2／Ｃ1で、ａ＝０．０１である。
【００９７】
従って、電力損失は、
【数２】
0004175036.tif 000003
となり、Ｐ(a，b)＝１．０４８Ｗとなる。
【００９８】
このように、力率改善型ＡＣ−ＤＣ変換回路とＤＣ−ＡＣ変換回路を組み合わせて放電灯などの負荷を小さい電力損失で効率よく動作することが可能となる。また、巻線部品を使用すること無く小形軽量のＡＣ−ＡＣ電源が実現できる。従って、用途が広がりＡＣ−ＡＣ電源としての汎用性を向上できる。
【００９９】
【発明の効果】
以上詳述したように、請求項１記載の発明によれば、汎用性を向上でき、しかも小型軽量化を図ることができる。
また、請求項２記載の発明によれば、汎用性を向上できるとともに小型軽量化を図ることができ、さらに、負荷回路に印加される合成電圧の変化が大きくならないようにキャパシタを選択でき、また、合成電圧を電源電圧のピーク値よりも大きくできる。
【０１００】
また、請求項３記載の本発明によれば、汎用性を向上できるとともに小型軽量化を図ることができ、さらに、負荷をより高い電源電圧で使用することが可能となり、また、力率を改善できる。
また、請求項４記載の発明によれば、汎用性を向上できるとともに小型軽量化を図ることができ、さらに、巻線部品を使用すること無く小型軽量のＤＣ−ＡＣ電源が実現できるとともに放電灯などの負荷を小さい電力損失で効率よく動作できる。
【図面の簡単な説明】
【図１】  本発明の第１の実施の形態を示す回路構成図。
【図２】  同実施の形態における出力電圧波形を示す図。
【図３】  本発明の第２の実施の形態を示す回路構成図。
【図４】  本発明の第３の実施の形態を示す回路構成図。
【図５】  本発明の第４の実施の形態を示す回路構成図。
【図６】  本発明の第５の実施の形態を示す回路構成図。
【図７】  同実施の形態における出力電圧波形を示す図。
【図８】  本発明の第６の実施の形態を示す回路構成図。
【図９】  同実施の形態における出力電圧波形を示す図。
【図１０】  本発明の第７の実施の形態を示す回路構成図。
【図１１】  同実施の形態における電力損失を、平均容量Ｃ1、Ｃ2で示すキャパシタの容量比、電圧比との関係で示すグラフ。
【符号の説明】
１…商用交流電源、２…全波整流器、５，６-1〜６-n…可変抵抗器、７-1〜７-n…キャパシタ、８，９-1〜９-n…インピーダンス制御回路
【図１】
0004175036.tif 000004
【図２】
0004175036.tif 000005
【図３】
0004175036.tif 000006
【図４】
0004175036.tif 000007
【図５】
0004175036.tif 000008
【図６】
0004175036.tif 000009
【図７】
0004175036.tif 000010
【図８】
0004175036.tif 000011
【図９】
0004175036.tif 000012
【図１０】
0004175036.tif 000013
【図１１】
0004175036.tif 000014