(57)【特許請求の範囲】
【請求項１】
複数の走査線と、複数のデータ線と、前記各走査線と前記各データ線の交差に対応して設けられたトランジスタおよび画素電極とを備え、複数系統に分割されるとともに時間軸伸長され単位時間毎に一定の信号レベルを維持する各画像信号を予め定められたタイミングで前記各データ線に供給する電気光学装置に用いられる画像処理回路であって、
外部から供給される画像データを前記単位時間だけ遅延して遅延画像データとして出力する遅延回路と、
前記遅延画像データと前記画像データとの差分を差分画像データとして生成する差分回路と、
前記差分画像データを各単位時間毎に平均化して平均化画像データを生成する平均化回路と、
前記平均化画像データに基づいて、前記遅延画像データを補正して補正済画像データを生成する補正回路と
を備えたことを特徴とする画像処理回路。
【請求項２】
前記平均化回路は、前記差分画像データを各単位時間毎に累積加算する累積加算部と、
前記累積加算部の出力データを前記複数系統の数で除算する除算部と
を備えたことを特徴とする請求項１に記載の画像処理回路。
【請求項３】
前記補正回路は、前記平均化画像データに係数を乗算する係数部と、
前記遅延画像データと前記係数部の出力データとを加算する加算部と
を備えることを特徴とする請求項１に記載の画像処理回路。
【請求項４】
複数の走査線と、複数のデータ線と、前記各走査線と前記各データ線の交差に対応して設けられたトランジスタおよび画素電極とを備え、複数系統に分割されるとともに時間軸伸長され単位時間毎に一定の信号レベルを維持する各画像信号を予め定められたタイミングで前記各データ線に供給する電気光学装置に用いられる画像データ処理方法であって、
外部から供給される画像データを前記単位時間だけ遅延して遅延画像データを生成し、
前記遅延画像データと前記画像データとの差分を差分画像データとして生成し、
前記差分画像データを各単位時間毎に平均化して平均化画像データを生成し、  前記平均化画像データに基づいて、前記遅延画像データを補正して補正済画像データを生成する
ことを特徴とする画像データ処理方法。
【請求項５】
請求項１乃至３のいずれか１項に記載の画像処理回路を備えたことを特徴とする電気光学装置。
【請求項６】
請求項５記載の電気光学装置を備えたことを特徴とする電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複数系統に分割されるとともに時間軸伸長され単位時間毎に一定の信号レベルを維持する各画像信号を予め定められたタイミングで前記各データ線に供給する電気光学装置に用いて好適な画像処理回路および画像データ処理方法、これを用いた電気光学装置、ならびに電子機器に関する。
【０００２】
【従来の技術】
従来の電気光学装置、例えば、アクティブマトリクス型の液晶表示装置について、図１５および図１６を参照して説明する。
【０００３】
まず、図１５に示されるように、従来の液晶表示装置は、液晶表示パネル１００と、タイミング回路２００と、画像信号処理回路３００とから構成される。このうち、タイミング回路２００は、各部で使用されるタイミング信号（必要に応じて後述する）を出力するものである。また、画像信号処理回路３００内部におけるＤ／Ａ変換回路３０１は外部機器から供給される画像データＤａをデジタル信号からアナログ信号に変換して画像信号VIDとして出力する。さらに相展開回路３０２は、一系統の画像信号VIDを入力すると、これをＮ相（図においてはＮ＝６）の画像信号に展開して出力するものである。ここで、画像信号をＮ相に展開する理由は、後述するサンプリング回路において、薄膜トランジスタ（Thin Film Transistor：以下、「ＴＦＴ」と称する）に供給される画像信号の印加時間を長くして、ＴＦＴパネルのデータ信号のサンプリング時間および充放電時間を十分に確保するためである。
【０００４】
一方、増幅・反転回路３０３は、画像信号を以下の条件で極性反転させて適宜、増幅してから、相展開された画像信号VID1〜VID6として液晶表示パネル１００に供給するものである。ここで極性反転とは、画像信号の振幅中心電位を基準電位として、その電圧レベルを交互に反転させることをいう。また、反転するか否かについては、データ信号の印加方式が▲１▼走査線単位の極性反転であるか、▲２▼データ信号線単位の極性反転であるか、▲３▼画素単位の極性反転であるかに応じて定められ、その反転周期は、１水平走査期間またはドットクロック周期に設定される。
【０００５】
次に、液晶表示パネル１００について説明する。この液晶表示パネル１００は、素子基板と対向基板とが間隙をもって対向し、この間隙に液晶が封入された構成となっている。ここで、素子基板と対向基板とは、石英基板や、ハードガラス等からなる。
【０００６】
このうち、素子基板にあっては、図１６においてＸ方向に沿って平行に複数本の走査線１１２が配列して形成され、また、これと直交するＹ方向に沿って平行に複数本のデータ線１１４が形成されている。ここで、各データ線１１４は６本を単位としてブロック化されており、これらをブロックＢ１〜Ｂｍと称する。以下、説明の便宜上、一般的なデータ線を指摘する場合には、その符号を１１４として示すが特定のデータ線を指摘する場合には、その符号を１１４ａ〜１１４ｆとして示すこととする。
【０００７】
これらの走査線１１２とデータ線１１４との各交点においては、スイッチング素子として、例えば、各ＴＦＴ１１６のゲート電極が走査線１１２に接続される一方、ＴＦＴ１１６のソース電極がデータ線１１４に接続されるとともに、ＴＦＴ１１６のドレイン電極が画素電極１１８に接続されている。そして、各画素は、画素電極１１８と、対向基板に形成された共通電極と、これら両電極間に挟持された液晶とによって構成されて、走査線１１２とデータ線１１４との各交点において、マトリクス状に配列することとなる。なお、このほかに保持容量（図示省略）が各画素電極１１８に接続された状態で形成されている。
【０００８】
さて、走査線駆動回路１２０は、素子基板上に形成され、タイミング回路２００からのクロック信号ＣＬＹや、その反転クロック信号ＣＬＹinv、転送開始パルスＤＹ等に基づいて、パルス的な走査信号を各走査線１１２に対して順次出力するものである。詳細には、走査線駆動回路１２０は、垂直走査期間の最初に供給される転送開始パルスＤＹを、クロック信号ＣＬＹおよびその反転クロック信号ＣＬＹinvにしたがって順次シフトして走査線信号として出力し、これにより各走査線１１２を順次選択するものである。
【０００９】
一方、サンプリング回路１３０は、サンプリング用のスイッチ１３１を各データ線１１４の一端において、各データ線１１４毎に備えるものである。このスイッチ１３１は、同じく素子基板上に形成されたＴＦＴからなり、このスイッチ１３１のソース電極には、画像信号供給線Ｌ１〜Ｌ６を介して画像信号VID1〜VID6が入力されている。そして、ブロックＢ１のデータ線１１４ａ〜１１４ｆに接続された６個のスイッチ１３１のゲート電極は、サンプリング信号Ｓ１が供給される信号線に接続され、ブロックＢ２のデータ線１１４ａ〜１１４ｆに接続された６個のスイッチ１３１のゲート電極は、サンプリング信号Ｓ２が供給される信号線に接続され、以下同様に、ブロックＢｍのデータ線１１４ａ〜１１４ｆに接続された６個のスイッチ１３１のゲート電極は、サンプリング信号Ｓｍが供給される信号線に接続されている。ここで、サンプリング信号Ｓ１〜Ｓｍは、それぞれ水平有効表示期間内に画像信号VID1〜VID6をブロック毎にサンプリングするための信号である。
【００１０】
また、シフトレジスタ回路１４０は、同じく素子基板上に形成され、タイミング回路２００からのクロック信号ＣＬＸや、その反転クロック信号ＣＬＸinv、転送開始パルスＤＸ等に基づいて、サンプリング信号Ｓ１〜Ｓｍを順次出力するものである。詳細には、シフトレジスタ回路１４０は、水平走査期間の最初に供給される転送開始パルスＤＸを、クロック信号ＣＬＸおよびその反転クロック信号ＣＬＸinvにしたがって順次シフトしてサンプリング信号Ｓ１〜Ｓｍとして順次出力するものである。
【００１１】
このような構成において、サンプリング信号Ｓ１が出力されると、ブロックＢ１に属する６本のデータ線１１４ａ〜１１４ｆには、それぞれ画像信号VID1〜VID6がサンプリングされて、これらの画像信号VID1〜VID6が現時点の選択走査線における６個の画素に、当該ＴＦＴ１１６によってそれぞれ書き込まれることとなる。
【００１２】
この後、サンプリング信号Ｓ２が出力されると、今度は、ブロックＢ２に属する６本のデータ線１１４ａ〜１１４ｆには、それぞれ画像信号VID1〜VID6がサンプリングされ、これらの画像信号VID1〜VID6がその時点の選択走査線における６個の画素に、当該ＴＦＴ１１６によってそれぞれ書き込まれることとなる。
【００１３】
以下同様にして、サンプリング信号Ｓ３、Ｓ４、・・・、Ｓｍが順次出力されると、ブロックＢ３、Ｂ４、・・・、Ｂｍに属する６本のデータ線１１４ａ〜１１４ｆには、それぞれ画像信号VID1〜VID6がサンプリングされ、これらの画像信号VID1〜VID6がその時点の選択走査線における６個の画素にそれぞれ書き込まれることとなる。そして、この後、次の走査線が選択されて、ブロックＢ１〜Ｂｍにおいて同様な書き込みが繰り返し実行されることとなる。
【００１４】
この駆動方式では、サンプリング回路１３０におけるスイッチ１３１を駆動制御するシフトレジスタ回路１４０の段数が、各データ線を点順次で駆動する方式と比較して１／６に低減される。さらに、シフトレジスタ回路１４０に供給すべきクロック信号ＣＬＸおよびその反転クロック信号ＣＬＸinvの周波数も１／６で済むので、段数の低減化と併せて低消費電力化も図られることとなる。
【００１５】
【発明が解決しようとする課題】
しかしながら、一系統の画像信号を複数系統に相展開し、複数系統の画像信号を用いて液晶表示パネルを駆動する方式には、本来表示されるべき画像の表示位置より少しずれた位置に、当該画像と同じ形状の画像がうすく表示される（以下、この現象をゴーストと称する）といった問題がある。
【００１６】
ゴーストの原因には各種のものがあるが、相展開に関連する特有のものとしては、以下に説明する２種類のものがある。第１の原因は、画像信号供給線Ｌ１〜Ｌ６が、等価的にローパスフィルタを構成する点にある。すなわち、図１５に示すように画像信号供給線Ｌ１〜Ｌ６は液晶表示パネル１００の右端部から左端部にＸ方向に沿って延在しており、そこには分布抵抗が存在するともに浮遊容量が付随している。したがって、画像信号供給線Ｌ１〜Ｌ６は、等価的にローパスフィルタを構成している。このため、サンプリング回路１３０のスイッチ１３１に入力される画像信号VID1〜VID6の波形は、積分された波形となる。この点について、具体的に説明する。
【００１７】
図１７は相展開する前後の画像信号およびサンプリング信号の波形を示すタイミングチャートである。なお、実際には相展開に伴う遅延が発生するが、この図では説明の便宜上、遅延時間を無視してある。また、この液晶表示パネル１００はノーマリホワイトモードで動作するものとする。
【００１８】
同図（ａ）に示すように、画像信号VIDがｊ−１番目からｊ＋１番目までのブロックに対応するものであり、期間ｔ１〜ｔ３では中間レベルＶｃ、期間ｔ４〜ｔ１４では黒レベルＶｂ、期間ｔ１５〜ｔ１８では中間レベルＶｃになるものとすれば、相展開後の画像信号VID1〜VID6は、同図（ｂ）〜（ｇ）に示すものとなる。
【００１９】
例えば、同図（ｄ）に示す画像信号VID3に着目すると、画像信号VIDは期間ｔ３において中間レベルＶｃである一方、期間ｔ９においての黒レベルＶｂとなっているので、遅延時間を無視すると、期間ｔ７の開始において画像信号VID3は、本来であれば図中点線で示すように中間レベルＶｃから黒レベルＶｂへ急峻に立ち上がるはずである。
【００２０】
しかしながら、上述したように画像信号供給線Ｌ３は等価的にローパスフィルタを構成してるから、画像信号VID3は中間レベルＶｃから緩やかに立ち上がり所定時間が経過した後に、黒レベルＶｂに達する。
【００２１】
ここで、ｊ番目のブロックに対応するサンプリング信号Ｓｊが同図（ｈ）に示すように期間ｔ７から期間ｔ１２までの範囲でアクティブになるものとすれば、ｊ番目のブロックのデータ線１１４ｃに供給される画像信号VID3は、ｊ−１番目のブロックのデータ線１１４ｃに供給されるべき画像信号VID3（期間ｔ１〜ｔ６のVID3）の影響を受ける。この結果、当該データ線１１４ｃの電圧を画素を構成するＴＦＴ１１２で取り込むと、電圧値が黒レベルよりも若干下がり、当該画素は若干明るくなる。
【００２２】
また、ｊ番目のブロックに対応するサンプリング信号Ｓｊが同図（ｉ）に示すように期間ｔ７から期間ｔ１３までの範囲でアクティブになるものとすれば、ｊ番目のブロックのデータ線１１４ｃに供給される画像信号VID3は、ｊ−１番目のブロックのデータ線１１４ｃに供給されるべき画像信号VID3（期間ｔ１〜ｔ６のVID3）のみならず、ｊ＋１番目のブロックのデータ線１１４ｃに供給されるべき画像信号VID3（期間ｔ１３〜ｔ１８のVID3）の影響を受けることになる。
【００２３】
図１８は、上述した第１の原因に起因するゴーストの一例を示す説明図である。この図において、本来表示されるべき画像は、矢印Ｐである。これに対して、１ブロックだけ前後した位置にうすく表示される矢印Ｐ１および矢印Ｐ２がゴーストである。
【００２４】
次に、ゴースト発生の第２の原因は、各ブロックＢ１、Ｂ２、・・・、Ｂｍ内の各データ線１１４ａ〜１１４ｆには各々寄生容量が付随しており、各寄生容量が結合していることに起因している。各データ線１１４ａ〜１１４ｆは、上述したように素子基板に形成されるともに液晶を介して対向基板の対向電極と対向するため、主に対向電極との間で寄生容量が発生する。また、対向電極はあるインピーダンスを持って接地されている。このため、各データ線１１４ａ〜１１４ｆの寄生容量がＣａ〜Ｃｆであり、対向電極のインピーダンスがＲであるならば、あるブロックにおけるデータ線１１４ａ〜１１４ｆの等価回路は、図１９に示すものとなる。
【００２５】
ここで、データ線１１４ｃに供給される画像信号VID3が、ブロックの切り替わりにおいて黒レベルＶｂから中間レベルＶｃに変化したとすると、寄生容量Ｃａ〜Ｃｆの共通接続点の電圧Ｖｘは、図２０に示すように画像信号VID3を微分したものとなる。すると、各寄生容量Ｃａ、Ｃｂ、Ｃｄ〜Ｃｆを介して、データ線１１４ａ、１１４ｂ、１１４ｄ〜１１４ｆの電圧が変化してしまう。
【００２６】
例えば、図２１に示すように１画面がブロックＢ１〜Ｂ７から構成されており、中間調の背景に、縦１本の黒い直線が表示される場合を想定する。この場合、ブロックＢ４のデータ線１１４ｃに黒レベルＶｂの画像信号VID3が供給されているとすれば、ブロックＢ４からブロックＢ５の切り替わり時点において画像信号VID3は、黒レベルＶｂから中間レベルＶｃに変化する。すると、ブロックＢ４のデータ線１１４ａ、１１４ｂ、１１４ｄ〜１１４ｆの電圧が微分波形（図２０参照）の影響を受けて、中間調に対応する電圧より若干上昇するため、ブロックＢ５全体がやや明るくなる。
【００２７】
このように、データ線１１４をブロック化して駆動する方式には、上述した２種類ののゴーストによって、表示画像の品質が劣化してしまうといった問題があった。
【００２８】
本発明はこれらの問題点に鑑みてなされたものであり、その目的は、ゴーストを除去して高い品質の画像表示を可能とする画像処理回路および画像データ処理方法、これを用いた電気光学装置、ならびに電子機器を提供することにある。
【００４０】
【課題を解決するための手段】
上記目的を達成するために、本発明の画像処理回路は、複数の走査線と、複数のデータ線と、前記各走査線と前記各データ線の交差に対応して設けられたトランジスタおよび画素電極とを備え、複数系統に分割されるとともに時間軸伸長され単位時間毎に一定の信号レベルを維持する各画像信号を予め定められたタイミングで前記各データ線に供給する電気光学装置に用いられるものであって、外部から供給される画像データを前記単位時間だけ遅延して遅延画像データとして出力する遅延回路と、前記遅延画像データと前記画像データとの差分を差分画像データとして生成する差分回路と、前記差分画像データを各単位時間毎に平均化して平均化画像データを生成する平均化回路と、前記平均化画像データに基づいて、前記遅延画像データを補正して補正済画像データを生成する補正回路とを備えたことを特徴とする。
【００４１】
各データ線には寄生容量が各々付随しており、さらに近接する各データ線は寄生容量を介して結合し、それらの寄生容量は等価的に共通のインピーダンスを介して接地されている。このため、あるデータ線の印加電圧が変化すると、その影響を受けて他のデータ線の電位が変化するので、これに対応したゴーストが発生する。上述した発明によれば、差分画像データを各単位時間毎に平均化して得た平均化画像データに基づいて、補正データを生成するから、この補正データは上述したゴーストに対応する成分となる。したがって、補正済画像像データはゴーストを予め予測してその成分をキャンセルできるようになっている。この結果、補正済画像データに基づいて画像を表示すれば、当該ゴーストを殆ど無くすことができ、表示画像の品質を大幅に向上させることができる。
【００４２】
ここで、前記平均化回路は、前記差分画像データを各単位時間毎に累積加算する累積加算部と、前記累積加算部の出力データを前記複数系統の数で除算する除算部とを備えることが好ましい。さらに、前記補正回路は、前記平均化画像データに係数を乗算する係数部と、前記遅延画像データと前記係数部の出力データとを加算する加算部とを備えることが好ましい。
【００４３】
次に、本発明の画像データ処理方法にあっては、複数の走査線と、複数のデータ線と、前記各走査線と前記各データ線の交差に対応して設けられたトランジスタおよび画素電極とを備え、複数系統に分割されるとともに時間軸伸長され単位時間毎に一定の信号レベルを維持する各画像信号を予め定められたタイミングで前記各データ線に供給する電気光学装置に用いられることを前提とし、外部から供給される画像データを前記単位時間だけ遅延して遅延画像データを生成し、前記遅延画像データと前記画像データとの差分を差分画像データとして生成し、前記差分画像データを各単位時間毎に平均化して平均化画像データを生成し、前記平均化画像データに基づいて、前記遅延画像データを補正して補正済画像データを生成することを特徴とする。この発明によれば、近接するデータ線が容量結合していることに起因して発生するゴースト成分を予測した補正データを生成することができる。したがって、補正済画像像データはゴーストを予め予測してその成分をキャンセルできるようになっている。この結果、補正済画像データに基づいて画像を表示すれば、当該ゴーストを殆ど無くすことができ、表示画像の品質を大幅に向上させることができる。
【００４４】
次に、本発明の電気光学装置は、上述した画像処理回路と、前記補正済画像データに基づいて、複数系統に分割されるとともに時間軸伸長され単位時間毎に一定の信号レベルを維持する各画像信号を生成する画像信号生成回路と、前記各サンプリング信号を順次生成するデータ線駆動回路と、前記各サンプリング信号に基づいて前記各画像信号をサンプリングして各データ線に供給するサンプリング回路とを備えたことを特徴とする。この電気光学装置によれば、表示画像の品質を大幅に向上させることができるとともに、データ線に画像信号を供給する時間を長くすることができる。
【００４５】
次に、本発明の電子機器は、上述した電気光学装置を備えたことを特徴としており、例えば、ビデオプロジェクタ、ノート型パーソナルコンピュータ、携帯電話機等が該当する。
【００４６】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照して説明する。
【００４７】
＜１．第１実施形態＞
＜１−１：液晶表示装置の概要＞
まず、電気光学装置の一例として、第１実施形態にかかるアクティブ・マトリクス型の液晶表示装置について説明する。
【００４８】
図１は、この液晶表示装置の全体構成を示すブロック図である。本実施形態にかかる液晶表示装置は、画像信号処理回路３００Ａにおいて、ゴースト除去回路３０４をＤ／Ａ変換器３０１の前段に設けた点を除いて、図１５に示す従来の液晶表示装置と同様に構成されている。なお、この例の画像データＤａは、８ビットのパラレル形式であって、サンプリング周期がドットクロック信号DCLKの周期となるデータ列であり、図示せぬ外部装置から供給されるものとする。
【００４９】
ゴースト除去回路３０４は、上述した第１の原因に起因するゴースト成分を予め予測して、これを打ち消すように画像データＤａを補正して補正済画像データＤoutを生成するようになっている。
【００５０】
相展開回路３０２は、補正済画像データＤoutをＤＡ変換して得た画像信号VIDにシリアルパラレル変換を施して、６相展開された相展開画像信号VID1〜VID6を生成する。具体的には、相展開回路３０２は、ドットクロック信号DCLKの６周期毎にアクティブとなる６相のサンプルホールドパルスＳＰ１〜ＳＰ６およびＳＳに基づいて、画像信号VIDをサンプルホールドして、画像信号VIDの時間軸を６倍に伸長するとともに、６系統に分割して各相展開画像信号VID1〜VID6を生成するようになっている。
【００５１】
各相展開画像信号VID1〜VID6は、ドットクロック信号DCLKに同期した補正済画像データＤoutをＤＡ変換した画像信号VIDに基づいて生成されるため、元の補正済画像データＤoutの値がドットクロック周期毎に変化するとすれば、各相展開画像信号VID1〜VID6は６ドットクロック周期毎に変化する。したがって、各相展開画像信号VID1〜VID6は、相展開の数（分割すべき系統数）とドットクロック信号DCLKの１周期との積で定まる時間を１単位時間として変化する信号となる。
【００５２】
次に、液晶表示パネル１００は、図１６に示す従来の液晶表示装置に用いられるものと同様であるから、特に説明を要しないであろう。
【００５３】
＜１−２：ゴースト除去回路＞
次に、ゴースト除去回路３０４について詳細に説明する。ゴースト除去回路３０４は、画像信号供給線Ｌ１〜Ｌ６が等価的にローパスフィルタを構成していることに起因して発生するゴースト成分を予測し、これをキャンセルするように画像データＤａを補正するために用いられる。
【００５４】
図２はゴースト除去回路３０４の回路図である。この図に示すようにゴースト除去回路３０４は、第１遅延ユニットＵ１、第１差分演算回路３１、第１係数回路３２、および加算回路３３から構成されている。
【００５５】
まず、第１遅延ユニットＵ１は、６個のラッチ回路LAT1〜LAT6を直列に接続して構成されており、画像データＤａを所定時間遅延して画像データＤｂを出力する。ここで各ラッチ回路LAT1〜LAT6は、ドットクロック信号DCLKに基づいて８ビットの入力データをラッチするようになっている。
【００５６】
ドットクロック信号DCLKは、液晶表示装置のマスタクロックであり、タイミング回路２００において生成される。また、タイミング回路２００は、ドットクロック信号DCLKを分周して、液晶表示パネル１００のデータ線駆動回路を駆動するクロック信号CLXや走査線駆動回路を駆動するクロック信号CLYを生成するようになっている。この例にあっては、相展開回路３０２において６相の相展開を行う。このため、クロック信号CLXはドットクロック信号DCLKを６分周して生成される。
【００５７】
第１遅延ユニットＵ１は、ドットクロック信号DCLKによって駆動される６個のラッチ回路LAT1〜LAT6を直列接続して構成されているので、画像データＤｂは画像データＤａに対して６ドット周期だけ遅延したデータとなる。
【００５８】
ところで、上述したように、各相展開画像信号VID1〜VID6は、相展開の数（画像信号VIDを分割すべき系統数）とドットクロック信号DCLKの１周期との積で定まる時間を１単位時間として変化する信号である。この例では、１単位時間は６ドット周期となり第１遅延ユニットＵ１の遅延時間と一致する。換言すれば、第１遅延ユニットＵ１は、相展開（シリアルパラレル変換）によって得られる相展開画像信号VID1〜VID6の１単位時間に相当する時間だけ、画像データＤａを遅延して画像データＤｂを生成する。ここで、画像データＤａが現在のデータであるとすれば、画像データＤｂは１単位時間だけ過去のデータとなる。
【００５９】
次に、第１差分演算回路３１は画像データＤａと画像データＤｂとの差分を算出する。具体的には、画像データＤａ（現在）から画像データＤｂ（過去）を減算して第１差分データＤｓ１を生成する。また、第１係数回路３２は乗算器によって構成されており、第１差分データＤｓ１と係数Ｋ１とを乗算して乗算結果を第１補正データＤｈ１として出力する。
【００６０】
次に、加算回路３３は第１補正データＤｈ１と画像データＤａを加算し、加算結果を補正済画像データＤoutとして出力する。
【００６１】
相展開画像信号VID1〜VID6の信号レベルは単位時間毎に切り替わり一定レベルとなるから、信号レベルに変化があると画像信号供給線Ｌ１〜Ｌ６の入力において信号波形が急峻に変化する。一方、画像信号供給線Ｌ１〜Ｌ６は等価的にローパスフィルタを構成しているので、サンプリング回路のスイッチに供給される相展開画像信号VID1〜VID6の信号波形は積分されることになる。すなわち、直前の単位時間から現在の単位時間に遷移した際に、信号波形は直前の単位時間のレベルから緩やかに現在の単位時間のレベルへと変化していく。したがって、現在の単位時間における相展開画像信号の信号レベルは、直前の単位時間の信号レベルの影響を受けることになる。その程度は、現在の単位時間の信号レベルと直前の単位時間の信号レベルとの差分レベル、およびローパスフィルタの特性とに応じて定まる。
【００６２】
一方、画像データＤｂは画像データＤａに対して、１単位時間過去のデータであるから、画像データＤａが現在の単位時間の相展開画像信号に対応しているとすれば、画像データＤｂは直前の単位時間の相展開画像信号に対応するものとなる。したがって、第１差分データＤｓ１は、現在の単位時間の信号レベルと直前の単位時間の信号レベルとの差分レベルに対応している。ここで、上述した係数Ｋ１はローパスフィルタの特性に応じて予め定められている。したがって、第１補正データＤｈ１は、画像信号供給線Ｌ１〜Ｌ６のローパスフィルタで積分されることによって失われる波形成分に相当する。換言すれば、画像信号供給線Ｌ１〜Ｌ６を介して伝送される過程で失われる波形成分を予め予測して第１補正データＤｈ１を生成している。
【００６３】
補正済画像データＤoutは、第１補正データＤｈ１と画像データＤａとを合成して生成されるから、補正済画像データＤoutは、積分によって失われる波形成分が予め強調されたものになっている。この補正済画像データＤoutに相展開を処理を施して生成された相展開画像信号VID1〜VID6を画像信号供給線Ｌ１〜Ｌ６を介してサンプリング回路のスイッチに供給すると、信号波形が積分されて鈍ることになる。しかしながら、相展開画像信号VID1〜VID6は第１補正データＤｈ１によって強調されているから、直前の単位時間における信号レベルの影響がキャンセルされ、その影響を受けない相展開画像信号VID1〜VID6がサンプリング回路を介してデータ線１１４に供給されることになる。これにより、画像信号供給線Ｌ１〜Ｌ６が等価的にローパスフィルタを構成することによって発生するゴーストを除去することができる。
【００６４】
＜１−３：相展開回路＞
次に、相展開回路３０２について説明する。図３は相展開回路の主要構成を示すブロック図である。この図に示すように、相展開回路３０２は、サンプルホールド回路ＳＨａ１〜ＳＨａ６を備えた第１サンプルホールドユニットＵＳａと、サンプルホールド回路ＳＨｂ１〜ＳＨｂ６を備えた第２サンプルホールドユニットＵＳｂとを有している。
【００６５】
まず、第１サンプルホールドユニットＵＳａの各サンプルホールド回路ＳＨａ１〜ＳＨａ６は、タイミング回路２００から供給されるサンプルホールドパルスＳＰ１〜ＳＰ６に基づいて、画像信号VIDをサンプルホールドして信号vid1〜vid6を生成するようになっている。ここで、各サンプホールドパルスＳＰ１〜ＳＰ６の１周期は、ドットクロック信号DCLKの６倍の周期に相当し、また、各パルスの位相はドットクロック信号DCLKの１周期ずつずれている。したがって、信号vid1〜vid6は、画像信号VIDに対して時間軸が６倍に伸長されており、かつ、ドットクロック信号周期だけ位相が順次シフトした信号となる。
【００６６】
次に、第２サンプルホールドユニットＵＳｂの各サンプルホールド回路ＳＨｂ１〜ＳＨｂ６は、タイミング回路２００から供給されるサンプルホールドパルスＳＳに基づいて、信号vid1〜vid6をサンプルホールドし、その結果を図示せぬバッファ回路を介して相展開画像信号VID1〜VID6として出力するようになっている。サンプルホールドパルスＳＳは１単位時間周期のパルスである。したがって、サンプルホールドパルスＳＳがアクティブとなるタイミングで信号vid1〜vid6の位相が揃えられ、位相の揃った相展開画像信号VID1〜VID6が生成されることになる。
【００６７】
＜１−４：液晶表示装置の動作＞
次に、液晶表示装置の動作について順を追って説明する。まず、画像データＤａが入力してからゴースト除去回路３０４によって、補正済画像データＤoutが生成されるまでの動作を説明する。図４は、ゴースト除去回路３０４の動作を説明するためのタイミングチャートである。なお、この図においてＤＸ,Ｙと表した場合の添字Ｘは、１つブロックにおいてブロックの走査方向の順に数えて何番目のデータ線１１４に対応するかを表しており、一方、添字Ｙは何番目のブロックかを表すものとする。例えば、Ｄ1,n+1は、ブロック中の第１番目のデータ線１１４ａに対応しており、当該ブロックはｎ＋１番目のものであることを表している。
【００６８】
まず、画像データＤａがゴースト除去回路３０４に供給されると、第１遅延ユニットＵ１は、画像データＤａを１単位時間（６ドット周期）遅延して画像データＤｂとして出力する。
【００６９】
これにより、画像データＤａに対して、１単位時間前の画像データＤｂが得られる。例えば、図４に示す期間Ｔｘに着目すると、画像データＤａはＤ2,nであり、ブロックＢｎのデータ線１１４ｂに対応するものである。一方、画像データＤｂは、Ｄ2,n-1でありブロックＢｎ−１のデータ線１１４ｂに対応している。
【００７０】
各ブロックのデータ線１１４ｂには、画像信号供給線Ｌ２を介して画像信号VID2が供給される。すなわち、当該期間における画像データＤａと画像データＤｂとは、ともに画像信号供給線Ｌ２を介して供給される画像信号VID2に対応するものである。また、画像データＤａと画像データＤｂとは、隣接するブロックに対応するものであるから、画像信号VID2の信号レベルが切り替わる前後に相当するデータである。
【００７１】
この後、第１差分回路３１が第１画像データＤａから第２画像データＤｂを減算して第１差分データＤｓ１を生成すると、第１係数回路３２が第１差分データＤｓ１に係数Ｋ１を乗算して第１補正データＤｈ１を生成する。したがって、期間Ｔｘにあっては、第１差分データＤｓ１は”D2,n−D2,n-1”となり、第１補正データＤｈ１は”K1(D2,n−D2,n-1)”となる。さらに、補正済画像データＤoutは第１補正データＤｈ１と画像データＤａとを加算したものであるから、”D2,n＋K1(D2,n−D2,n-1)”となる。
【００７２】
このようにして得られた補正済画像データＤoutは、ＡＤ変換器３０１を介してアナログ信号に変換され画像信号VIDとして、相展開回路３０２に供給される。次に、画像信号VIDに基づいて相展開画像信号VID1〜VID6が生成されるまでの動作を説明する。図５は、相展開回路の動作を示すタイミングチャートである。
【００７３】
画像信号VIDが相展開回路３０２に供給されると、サンプルホールド回路ＳＨａ１〜ＳＨａ６は各サンプルホールドパルスＳＰ１〜ＳＰ６に同期して、画像信号VIDを６倍に時間軸伸長するとともに６系統に分割して、図に示す信号VID1〜VID6を生成する。さらに、サンプルホールド回路ＳＨａ１〜ＳＨａ６は各サンプルホールドパルスＳＳに同期して、信号vid1〜vid6をサンプルホールドして画像信号VID1〜VID6を生成する。
【００７４】
さてここで、ゴーストがキャンセルされる動作について具体的に説明する。図６は画像データＤａが供給されてから、相展開画像信号VID3がデータ線１１４ｃに供給されるまでの動作を示すタイミングチャートである。なお、図６では、理解を容易にするために、各データ値をアナログ信号のレベルに変換して表してあり、相展開に伴う遅延時間を無視してある。また、この例では、画像データＤａは、期間ｔ１〜ｔ３では中間レベルＶｃ、期間ｔ４〜ｔ１４では黒レベルＶｂ、期間ｔ１５〜ｔ１８では中間レベルＶｃに対応するデータ値を取るものとする。
【００７５】
図６（ａ）に示す画像データＤａは、期間ｔ４の開始時点で中間レベルＶｃから黒レベルＶｂに立ち上がるが、６ドットクロック周期だけ遅延されて画像データＤｂとなるので、同図（ｂ）に示すように画像データＤｂは期間ｔ１０の開始時点において中間レベルＶｃから黒レベルＶｂに立ち上がる。
【００７６】
第１差分データＤｓ１は同図（ｃ）に示すように、期間ｔ１〜ｔ３において”０”となり、期間ｔ４〜ｔ９において”Ｖｂ−Ｖｃ”となり、期間ｔ１０〜ｔ１４において”０”となり、期間ｔ１５〜ｔ１８において”−(Ｖｂ−Ｖｃ)”となる。さらに、第１補正データＤｈ１は第１差分データＤｓ１に係数Ｋ１を乗算したものであるから、そのデータ値は同図（ｄ）に示すように変化する。くわえて、補正済画像データＤoutは、画像データＤａに第１補正データＤｈ１を加算して生成されるから、そのデータ値は同図（ｅ）に示すよう、期間ｔ１〜ｔ３において”Ｖｃ”となり、期間ｔ４〜ｔ９において”Ｖｂ＋Ｋ１(Ｖｂ−Ｖｃ)”となり、期間ｔ１０〜ｔ１４において”Ｖｂ”となり、期間ｔ１５〜ｔ１８において”Ｖｃ−Ｋ１(Ｖｂ−Ｖｃ)”となる。
【００７７】
次に、相展開画像信号VID3は、補正済画像データＤoutを、期間ｔ３、ｔ９、ｔ１５においてサンプルホールドして得られた信号あるから、相展開に要する遅延時間を無視すれば、同図（ｆ）に示す相展開画像信号VID3aが得られる。なお、”VID3a”は画像信号供給線Ｌ３に入力される相展開画像信号であり、”VID3b”はサンプリング回路を介してデータ線１１４ｃに供給される相展開画像信号を示すものとする。
【００７８】
図示するように期間ｔ７〜ｔ１２の相展開画像信号VID3aは期間ｔ９の画像データＤａに対応するものであるが、画像データＤａのデータ値よりも信号レベルが”Ｋ１(Ｖｂ−Ｖｃ)”だけ大きくなっている。また、期間ｔ１３〜ｔ１８の相展開画像信号VID3cは期間ｔ１５の画像データＤａに対応するものであるが、画像データＤａのデータ値よりも信号レベルが”Ｋ１(Ｖｂ−Ｖｃ)”だけ小さくなっている。
【００７９】
相展開画像信号VID3aが画像信号供給線Ｌ３を介してサンプリング回路のスイッチに伝送されると、その過程において高周波成分が失われるため、相展開画像信号VID3bの信号波形は、同図（ｇ）に示すように立ち上がり波形と立ち下がり波形が鈍ったものとなる。
【００８０】
ここで、当該スイッチを構成するＴＦＴのゲート電極に同図（ｈ）に示すサンプリング信号ＳＲが供給されたとすると、期間ｔ７〜ｔ１２において、スイッチがオン状態となり、データ線１１４ｃに相展開画像信号VID3bが供給され、期間ｔ１２の終了時刻Ｔｚ１においてスイッチがオフ状態となる。したがって、データ線１１４ｃの印加電圧は、時刻Ｔｚ１における相展開画像信号VID3bの信号レベルによって決定される。
【００８１】
この例では、期間ｔ７〜ｔ１２における相展開画像信号VID3aの信号レベルが”Ｖｂ＋Ｋ１(Ｖｂ−Ｖｃ)”となっているので、相展開画像信号VID3bの波形が緩やかに立ち上がったとしても、時刻Ｔｚ１において相展開画像信号VID3bの信号レベルは”Ｖｂ”となる。換言すれば、サンプリング信号ＳＲのアクティブ期間の終了時刻Ｔｚ１において、本来、印加されるべき電圧が得られるように係数Ｋ１の値が定められている。なお、この例では、サンプリング信号ＳＲのアクティブ期間が期間ｔ７の開始から始まり、期間ｔ１２の終了で終わるものを一例として説明したが、終了時刻Ｔｚ１は期間ｔ７〜ｔ１２の範囲内であればいずれの時点であってもよく、サンプリング信号ＳＲのアクティブ期間と相展開画像信号VID1〜VID6の相対的な位相関係に応じて係数Ｋ１を定めればよい。
【００８２】
このように、本実施形態にあっては、前後のブロックに対応する画像データに基づいて、ゴーストの成分を予測して、当該ブロックに対応する画像データを補正したので、ゴーストをキャンセルすることができ、表示画像の品質を大幅に向上させることができる。
【００８３】
＜２．第２実施形態＞
＜２−１：液晶表示装置の概要＞
上述した第１実施形態の液晶表示装置では、ゴースト除去回路３０４において、相展開される前に、１単位時間前の画像データＤｂ(過去)と現在の画像データＤａとに基づいて、画像信号供給線Ｌ１〜Ｌ６による波形劣化を予測し、サンプリング信号ＳＲのアクティブ期間の終了時刻Ｔｚ１において本来の信号レベルが得られるように画像データＤａを補正して補正済画像データＤoutを生成した。
【００８４】
しかしながら、サンプリング信号ＳＲの生成方法によっては、終了時刻Ｔｚ１が現在の単位時間を越えて次の単位時間内で発生する場合もある。このような場合、データ線１１４の印加電圧は、未来の画像データ値の影響を受けることになる。第２実施形態は、そのような場合にもゴースト成分を予測して、これをキャンセルすることができる液晶表示装置を提供するものである。
【００８５】
第２実施形態に係る液晶表示装置は、ゴースト除去回路３０４の替わりにゴースト除去回路３０５を用いる点、およびサンプリング信号ＳＲのアクティブ期間が現在の単位時間だけでなく次の単位時間に入っている点を除いて、図１に示す第１実施形態の液晶表示装置と同様である。
【００８６】
＜２−２：ゴースト除去回路＞
図７は、第２実施形態の液晶表示装置に用いるゴースト除去回路の主要構成を示すブロック図である。このゴースト除去回路３０５は、第１実施形態のゴースト除去回路３０４の前段に、第２遅延ユニットＵ２、第２差分演算回路３４、および第２係数回路３５を設けたものである。
【００８７】
まず、第２遅延ユニットＵ２は、第１遅延ユニットＵ１と同様に６個のラッチ回路ＬＡＴ１〜ＬＡＴ６を備えており、画像データＤｃを１単位時間（６ドットクロック周期）だけ遅延させて画像データＤａを生成する。ここで、画像データＤａを現在とすれば、画像データＤｃは１単位時間だけ後のデータ、すなわち、未来のデータに相当する。
【００８８】
次に、第２差分演算回路３４は、減算器を有しており、画像データＤａから画像データＤｂを減算して第２差分データＤｓ２を生成する。さらに、第２係数回路３５は乗算器を有しており、第２係数Ｋ２と第２差分データＤｓ２を乗算して第２補正データＤｈ２を生成する。くわえて、加算回路３３は、画像データＤａ、第１補正データＤｈ１および第２補正データＤｈ２を加算して補正済画像データＤoutを生成するようになっている。
【００８９】
このゴースト除去回路３０５によれば、過去の画像データＤｂのみならず、未来の画像データＤｃをも用いて現在の画像データＤａを補正することになる。
【００９０】
＜２−３：液晶表示装置の動作＞
次に、液晶表示装置の動作について順を追って説明する。まず、画像データＤｃが入力してからゴースト除去回路３０５によって、補正済画像データＤoutが生成されるまでの動作を説明する。図８は、ゴースト除去回路３０５の動作を説明するためのタイミングチャートである。
【００９１】
まず、画像データＤｃがゴースト除去回路３０５に供給されると、第２遅延ユニットＵ２および第１遅延ユニットＵ１によって、画像データＤｃが１単位時間（６ドット周期）ずつ遅延され画像データＤａ、Ｄｂとして出力される。
【００９２】
これにより、画像データＤａに対して、１単位時間前後の画像データＤｂ，Ｄｃが得られる。例えば、図８に示す期間Ｔｘに着目すると、画像データＤａは”Ｄ2,n”であり、ブロックＢｎのデータ線１１４ｂに対応するものである。一方、画像データＤｃは、”Ｄ2,n+1”でありブロックＢｎ＋１のデータ線１１４ｂに対応している。
【００９３】
この後、第２差分回路３４が画像データＤａから画像データＤｃを減算して第２差分データＤｓ２を生成すると、第２係数回路３２が第２差分データＤｓ２に係数Ｋ２を乗算して第２補正データＤｈ２を生成する。したがって、期間Ｔｘにあっては、第２補正データＤｈ２は”K2(D2,n−D2,n+1)”となる。一方、第１補正データＤｈ１は、第１実施形態で説明したように”K1(D2,n−D2,n-1)”となる。
【００９４】
さらに、補正済画像データＤoutは、第１補正データＤｈ１、第２補正データＤｈ２および画像データＤａを加算したものであるから、”D2,n＋K1(D2,n−D2,n-1)＋K2(D2,n−D2,n+1)”となる。なお、補正済画像データＤoutをＡＤ変換して得た画像信号VIDが相展開される動作は、図５に示す第１実施形態と同様であるので、説明を省略する。
【００９５】
さてここで、ゴーストがキャンセルされる動作について具体的に説明する。図９は画像データＤｃが供給されてから、相展開画像信号VID3がデータ線１１４ｃに出力されるまでの動作を示すタイミングチャートである。
【００９６】
図９（ａ）に示す画像データＤｃは、６ドットクロック周期（１単位時間）だけ遅延されて同図（ｂ）に示す画像データＤａとなり、さらに６ドットクロック周期だけ遅延されて同図（ｃ）に示す画像データＤｂとなる。
【００９７】
ここで、第２差分データＤｓ２は画像データＤａから画像データＤｃを減算して有られるから、同図（ｅ）に示すように、期間ｔ１〜ｔ３において”−(Ｖｂ−Ｖｃ)”となり、期間ｔ４〜ｔ８において”０”となり、期間ｔ９〜ｔ１４において”Ｖｂ−Ｖｃ”となり、期間ｔ１５〜ｔ１８において”０”となる。さらに、第２補正データＤｈ２は第２差分データＤｓ２に係数Ｋ２を乗算したものであるから、そのデータ値は同図（ｇ）に示すように変化する。なお、同図（ｄ），（ｆ）に各々示す第１差分データＤｓ１と第１補正データＤｈ１は第１実施形態と同様であるから、特に説明を要しないであろう。
【００９８】
くわえて、補正済画像データＤoutは、画像データＤａに第１補正データＤｈ１および第２補正データとを加算して生成されるから、そのデータ値は同図（ｈ）に示すように、期間ｔ１〜ｔ３において”Ｖｃ−Ｋ２（Ｖｂ−Ｖｃ）”となり、期間ｔ４〜ｔ８において”Ｖｂ＋Ｋ１(Ｖｂ−Ｖｃ)”となり、期間ｔ９において”Ｖｂ＋Ｋ１(Ｖｂ−Ｖｃ)＋Ｋ２(Ｖｂ−Ｖｃ)”となり、期間ｔ１０〜ｔ１４において”Ｖｂ＋Ｋ２(Ｖｂ−Ｖｃ)”となり、期間ｔ１５〜ｔ１８において”Ｖｃ−Ｋ１(Ｖｂ−Ｖｃ)”となる。
【００９９】
次に、相展開画像信号VID3は、補正済画像データＤoutを、期間ｔ３、ｔ９、ｔ１５でサンプルホールドして得られたものであるから、相展開に要する遅延時間を無視すれば、同図（ｉ）に示す相展開画像信号VID3aが得られる。
【０１００】
この相展開画像信号VID3aが画像信号供給線Ｌ３を介してサンプリング回路のスイッチに伝送されると、その過程において高周波成分が失われるため、相展開画像信号VID3bの信号波形は、同図（ｊ）に示すように立ち上がり波形と立ち下がり波形が鈍ったものとなる。
【０１０１】
ここで、当該スイッチを構成するＴＦＴのゲート電極に同図（ｋ）に示すサンプリング信号ＳＲが供給されたとすると、期間ｔ７〜ｔ１３において、スイッチがオン状態となり、データ線１１４ｃに相展開画像信号VID3bが供給され、期間ｔ１３の終了時刻Ｔｚ２においてスイッチがオフ状態となる。したがって、データ線１１４ｃの印加電圧は、時刻Ｔｚ２における相展開画像信号VID3bの信号レベルによって決定される。
【０１０２】
この例では、期間ｔ７〜ｔ１２における相展開画像信号VID3aの信号レベルが”Ｖｂ＋Ｋ１(Ｖｂ−Ｖｃ)＋Ｋ２(Ｖｂ−Ｖｃ)”となっている。すなわち、上述した第１実施形態と比較して信号レベルが”Ｋ２(Ｖｂ−Ｖｃ)”だけ大きくなっている。これは、サンプリング信号ＳＲのアクティブ期間の終了時刻Ｔｚ２が期間ｔ７〜ｔ１２より後に発生するため、未来の画像データＤｃのデータ値を考慮する必要だからである。
【０１０３】
仮に、第１実施形態と同様に相展開画像信号VID3aの信号レベルが”Ｖｂ＋Ｋ１(Ｖｂ−Ｖｃ)”であり、画像信号供給線Ｌ３の積分効果によって、データ線１１４ｃに供給される相展開画像信号VID3bの信号レベルが、図６（ｇ）に示すように期間ｔ１２の終了時刻Ｔｚ１において”Ｖｂ”になるものとすれば、期間ｔ１３の終了時刻Ｔｚ２にあっては信号レベルが”Ｖｂ”を下回ってしまい、所望の信号レベルからずれてしまう。
【０１０４】
しかしながら、本実施形態にあっては、未来の画像データＤｃの影響を反映させる第２補正データＤｈ２によって現在の画像データＤａを補正しているから、図９（ｊ）に示すように時刻Ｔｚ２において、相展開画像信号VID3bの信号レベルが”Ｖｂ”となる。換言すれば、期間ｔ１３の開始時点から時刻Ｔｚに至る間の信号波形の変化を補えるように係数Ｋ２が定められている。
【０１０５】
第３実施形態のゴースト除去回路３０６は、各データ線１１４ａ〜１１４ｆの寄生容量が結合していることに起因して発生するゴーストを除去するために用いられる。図１０は、第３実施形態に係るゴースト除去回路の構成を示すブロック図である。
【０１０６】
＜３．第３実施形態＞
＜３−１：液晶表示装置の概要＞
次に、第３実施形態に係る液晶表示装置について説明する。この液晶表示装置は、ゴースト除去回路３０４の替わりにゴースト除去回路３０６を用いる点を除いて、図１に示す第１実施形態の液晶表示装置と同様に構成されている。
【０１０７】
第３実施形態のゴースト除去回路３０６は、各データ線１１４ａ〜１１４ｆの寄生容量が結合していることに起因して発生するゴーストを除去するために用いられる。図１０は、第２実施形態に係るゴースト除去回路の構成を示すブロック図である。
【０１０８】
図に示すように、ゴースト除去回路３０６は、第１遅延ユニットＵ１、減算回路４１、平均化回路４２、係数回路４３、ラッチ回路４４、および加算回路４５を備えている。
【０１０９】
まず、第１遅延ユニットＵ１は、画像データＤａに対して１ブロック期間遅延した画像データＤｂを生成するために用いられる。ここで画像データＤａを現在のデータとすれば、画像データＤｂは１単位時間前の過去のデータに相当する。
【０１１０】
次に、減算回路４１は、過去の画像データＤｂから現在の画像データＤａを減算して、差分画像データＤｓを生成する。
【０１１１】
次に、平均化回路４２は、各ブロックについて差分画像データＤｓを平均化し、平均化画像データＤｗを生成するように構成されている。この平均化回路４２は、加算回路４２１とラッチ回路４２２とを有している。ラッチ回路４２２は、ドットクロック信号DCLKに基づいて、加算回路４２１の出力信号をラッチする。
【０１１２】
一方、加算回路４２１の一方の入力端子には差分画像データＤｓが供給され、その他方の入力端子にはラッチ回路４２２の出力データがフィードバックされるようになっている。したがって、加算回路４２１とラッチ回路４２２は累積加算回路として機能する。また、ラッチ回路４２２のリセット端子Ｒには、６ドットクロック周期のリセット信号ＲＳが供給されるようになっている。したがって、差分画像データＤｓは単位時間毎に累積加算されることになる。
【０１１３】
また、平均化回路４２は、さらに除算回路４２３とラッチ回路４２４とを備えている。除算回路４２３はブロック単位で差分画像データＤｓを累算して得たデータを”６”（相展開の数）で割り、さらに、ラッチ回路４２４は除算回路４２３の出力データを単位時間毎にアクティブとなるブロッククロック信号BCLKでラッチし、これを平均化画像データＤｗとして出力する。なお、ブロッククロック信号BCLKは図１に示すタイミング回路２００で生成されるようになっている。
【０１１４】
次に、係数回路４３は、乗算器を有しており、平均化画像データＤｗに係数Ｋを乗算して出力する。
【０１１５】
＜３−２：第３実施形態の動作＞
次に、上述したゴースト除去回路３０６の動作について説明する。図１１は、ゴースト除去回路３０６の動作を説明するためのタイミングチャートである。なお、この図においてＤＸ，Ｙと表した場合の添字Ｘは、１つのブロックにおいてブロックの走査方向の順に数えて何番目のデータ線１１４に対応するかを表しており、一方、添字Ｙは何番目のブロックかを表すものとする。例えば、Ｄ１，ｎ＋１は、ブロック中の第１番目のデータ線１１４ａに対応しており、当該ブロックはｎ＋１番目のものであることを表している。
【０１１６】
次に、加算回路４５は、画像データＤｃと補正データＤｈとを加算して補正済画像データＤoutとして出力する。
【０１１７】
なお、他の構成については、従来の液晶表示装置と同様であるので、別段、説明を要しないであろう。
【０１１８】
＜２−２：第２実施形態の動作＞
次に、上述したゴースト除去回路３０６の動作について説明する。図１１は、ゴースト除去回路３０６の動作を説明するためのタイミングチャートである。なお、この図においてＤＸ,Ｙと表した場合の添字Ｘは、１つブロックにおいてブロックの走査方向の順に数えて何番目のデータ線１１４に対応するかを表しており、一方、添字Ｙは何番目のブロックかを表すものとする。例えば、Ｄ1,n+1は、ブロック中の第１番目のデータ線１１４ａに対応しており、当該ブロックはｎ＋１番目のものであることを表している。
【０１１９】
この図に示すように、画像データＤｂは、画像データＤａを１単位時間（６ドットクロック周期）遅延したものである。これらの画像データＤａ，Ｄｂが減算回路４１に供給されると、減算回路４１は、画像データＤｂ（過去：１ブロック前）から画像データＤａ（現在）を減算して、差分画像データＤｓを生成する。
【０１２０】
例えば、図に示す期間Ｔｙにおいては、画像データＤｂは”Ｄ2,n”、画像データＤａは”Ｄ2,n-1”となるので、差分画像データＤｓは、”Ｄ2,n−Ｄ2,n-1”となる。
【０１２１】
図１６に示すように、１ブロック内の各データ線１１４ａ〜１１４ｆは、容量的に結合しているため、いずれか１本のデータ線１１４に印加される画像信号VIDが変化すると、電圧Ｖｘが変化する。そして、これに起因して他のデータ線１１４の電位が変化し、当該ブロック全体に影響が及ぶ。また、図１４に示すようにデータ線１１４ｃに供給される画像信号VID3が黒レベルから中間レベルに変化した場合には、電圧Ｖｘが画像信号VID3の微分として与えられる。ここで、電圧Ｖｘの変化量は、現在の画像信号VIDから１ブロック前（過去）の画像信号VIDを差し引いた電圧値に比例したものとなる。
【０１２２】
本実施形態では、電圧Ｖｘの変化を打ち消すように画像データを補正する。このためには、以下の条件が必要となる。第１に、電圧Ｖｘの変化方向とは逆方向の電圧をデータ線１１４に印加できるように画像信号VIDを生成する必要がある。このため、１ブロック前（過去）の画像データ値から現在の画像データ値を差し引いて得られたデータ値に基づいて、現在の画像データを補正する必要がある。画像データＤａを現在の画像データとすれば、画像データＤｂは１ブロック前（過去）の画像データである。したがって、上述した差分画像データＤｓに基づいて補正する必要がある。
【０１２３】
第２に、１ブロック内のあるデータ線１１４に印加される画像信号VIDの変化が、他のデータ線１１４の電位に影響を及ぼすことから、当該ブロック内で差分画像データＤｓを平均化しその結果に基づいて補正する必要がある。平均化回路４２は、第２の条件を満たすために用いられる。
【０１２４】
差分画像データＤｓは、平均化回路４２内の加算回路４２１とラッチ回路４２２とによって累積加算されるため、各ブロック内で最後に選択されるデータ線１１４ｆに対応するラッチ回路４２２の出力データは、差分画像データＤｓをブロック内で累算したものとなる。例えば、時刻ｔ１０から時刻ｔ１２までの期間において、ラッチ回路４２２の出力データは、Ｄｓ1,n-1＋Ｄｓ2,n-1＋・・・Ｄｓ6,n-1となる。
【０１２５】
ラッチ回路４２２の出力データは、除算回路４２３によって除算され、ラッチ回路４２４は、その除算結果をブロッククロック信号BCLKに基づいてラッチするから、ラッチ回路４２２の出力データがリセットされる前に、ラッチ回路４２４は平均化画像データＤｗを生成する。図に示す例にあっては、時刻ｔ１１において、ブロッククロック信号BCLKがローレベルからハイレベルに立ち上がると、その立ち上がりエッジに同期して、ラッチ回路４２４は、平均化画像データＤｗn-1を生成する。この後、時刻ｔ１２に至ると、リセット信号ＲＳがアクティブ（ハイレベル）となるから、ラッチ回路４２２はその出力データがリセットされ、次のブロックの差分画像データＤｓの累算に備えることになる。
【０１２６】
そして、平均化画像データＤｗが係数回路４３に供給されると、平均化画像データＤｗに係数Ｋが乗算され、補正データＤｈが生成される。しかしながら、この補正データＤｈは、画像データＤｂと位相がずれている。このため、ラッチ回路４４は、係数回路４３から出力される補正データＤｈをドットクロック信号DCLKでラッチして、補正データＤｈの位相を画像データＤｂの位相に合わせている。この後、加算回路４５は、画像データＤｂと補正データＤｈとを加算することによって、補正済画像データＤoutを生成している。
【０１２７】
このように本実施形態によれば、１ブロックの各データ線１１４ａ〜１１４ｆの各寄生容量Ｃａ〜Ｃｆが結合していることに起因して生じる第２のゴースト成分を、各ブロック毎に予め予測した補正データＤｈを生成し、この補正データＤｈに基づいて画像データＤｂを補正したので、第２のゴーストをキャンセルすることができる。この結果、表示画像の品質を大幅に向上させることが可能となる。
【０１２８】
＜４．変形例＞
次に、上述した各実施形態の変形例について説明する。
【０１２９】
(1)上述した各実施形態にあっては、ゴースト除去回路３０４〜３０６と相展開回路３０２との間にＤ／Ａ変換器３０１を設けたが、相展開回路３０２と増幅・反転回路３０３のうちいずれか一方をデジタル回路で構成し、その出力にＤ／Ａ変換器３０１を設けるようにしてもよい。
【０１３０】
(2)上述した各実施形態において、相展開回路３０２は、図３に示す第１サンプルホールドユニットＵＳａと第２サンプルホールドユニットＵＳｂとを備え、第２サンプルホールドユニットＵＳｂによって信号vid1〜vid6の位相を揃えるようにしたが、第２サンプルホールドユニットＵＳｂを省略してもよい。この場合には、１ドットクロック周期毎に位相がずれた信号vid1〜vid6（図５参照）を相展開画像信号VID1〜VID6として出力すればよい。
【０１３１】
＜５．応用例＞
次に、上述した各実施形態で説明した液晶表示装置を電子機器に用いた例のいくつかについて説明する。
【０１３２】
＜５−１：プロジェクタ＞
まず、この液晶表示装置をライトバルブとして用いたプロジェクタについて説明する。図１２は、このプロジェクタの構成例を示す平面図である。
【０１３３】
この図に示すように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６および２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇに入射される。
【０１３４】
液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇの構成は、上述した液晶表示パネル１００と同等であり、図示しない画像信号処理回路から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動される。さて、これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、ＲおよびＢの光が９０度に屈折する一方、Ｇの光が直進する。したがって、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。
【０１３５】
なお、液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、対向基板にカラーフィルタを設ける必要はない。
【０１３６】
上述したように液晶表示装置の画像処理回路３００には、ゴースト除去回路３０４または３０５が用いられるので、第１または第２のゴーストをキャンセルすることができ、表示画像の品質を大幅に向上させることができる。
【０１３７】
＜５−２：モバイル型コンピュータ＞
次に、この液晶表示装置を、モバイル型のコンピュータに適用した例について説明する。図１３は、このコンピュータの構成を示す正面図である。図において、コンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、液晶ディスプレイ１２０６とから構成されている。この液晶ディスプレイ１２０６は、先に述べた液晶表示パネル１００の背面にバックライトを付加することにより構成されている。
【０１３８】
＜５−３：携帯電話＞
さらに、液晶表示装置を、携帯電話に適用した例について説明する。図１４は、この携帯電話の構成を示す斜視図である。図において、携帯電話１３００は、複数の操作ボタン１３０２とともに、反射型の液晶パネル１００５を備えるものである。この反射型の液晶パネル１００５にあっては、必要に応じてその前面にフロントライトが設けられる。
【０１３９】
なお、図１２〜図１４を参照して説明した電子機器の他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた装置等などが挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
【０１４０】
【発明の効果】
以上説明したように本発明によれば、複数系統に分割されるとともに時間軸伸長され単位時間毎に一定の信号レベルを維持する各画像信号を予め定められたタイミングで前記各データ線に供給する場合に、表示画像に表れるゴーストを予め予測し、これをキャンセルするように画像データを補正するので、表示画像の品質を大幅に向上させることができる。
【図面の簡単な説明】
【図１】  本発明の第１実施形態にかかる液晶表示装置の全体構成を示すブロック図である。
【図２】  同液晶表示装置におけるゴースト除去回路の構成を示すブロック図である。
【図３】  同液晶表示装置における相展開回路の構成を示すブロック図である。
【図４】  同ゴースト除去回路の動作を示すタイミングチャートである。
【図５】  同液晶表示装置における相展開回路の動作を示すタイミングチャートである。
【図６】  同ゴースト除去回路において画像データＤａが供給されてから、相展開画像信号VID3がデータ線に供給されるまでの動作を示すタイミングチャートである。
【図７】  本発明の第２実施形態にかかる液晶表示装置に用いられるゴースト除去回路の主要構成を示すブロック図である。
【図８】  同ゴースト除去回路の動作を示すタイミングチャートである。
【図９】  同ゴースト除去回路において画像データＤａが供給されてから、相展開画像信号VID3がデータ線に供給されるまでの動作を示すタイミングチャートである。
【図１０】  本発明の第３実施形態にかかる液晶表示装置に用いられるゴースト除去回路の主要構成を示すブロック図である。
【図１１】  同ゴースト除去回路の動作を示すタイミングチャートである。
【図１２】  液晶表示装置を適用した電子機器の一例たるプロジェクタの構成を示す断面図である。
【図１３】  液晶表示装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す斜視図である。
【図１４】  液晶表示装置を適用した電子機器の一例たる携帯電話の構成を示す斜視図である。
【図１５】  従来の液晶表示装置の全体構成を示すブロック図である。
【図１６】  従来の液晶表示装置における液晶表示パネルの電気的構成を示すブロック図である。
【図１７】  従来の液晶表示装置の動作を示すタイミングチャートである。
【図１８】  ゴーストの一例を示す説明図である。
【図１９】  あるブロックにおける各データ線の等価回路を示す回路図である。
【図２０】  画像信号と各寄生容量の共通接続点の電圧の関係を示す波形図である。
【図２１】  ゴーストの一例を示す説明図である。
【符号の説明】
３１、３４・・・第１差分演算回路、第２差分演算回路
３２、３５・・・第１係数回路、第２係数回路
３３・・・加算回路
４１・・・減算回路（差分回路）
４２・・・平均化回路
４３・・・係数回路（係数部）
４５・・・加算回路（加算部）
１００・・・液晶表示パネル
１１２・・・走査線
１１４ａ〜１１４ｆ・・・データ線
１１６・・・ＴＦＴ
１１８・・・画素電極
３００・・・画像処理回路
３０４〜３０６・・・ゴースト除去回路
３０２・・・相展開回路
Ｄｓ、Ｄｓ１、Ｄｓ２・・・差分画像データ、第１差分画像データ、第２差分画像データ
Ｄｈ、Ｄｈ１、Ｄｈ２・・・補正データ、第１補正データ、第２補正データ
Ｄｗ・・・平均化画像データ
Ｄout・・・補正済画像データ
Ｄａ、Ｄｂ、Ｄｃ・・・画像データ
Ｕ１、Ｕ２・・・第１および第２遅延ユニット（遅延回路）
Ｋ１、Ｋ２・・・第１係数、第２係数
【図１】
0004045752.tif 000002
【図２】
0004045752.tif 000003
【図３】
0004045752.tif 000004
【図４】
0004045752.tif 000005
【図５】
0004045752.tif 000006
【図６】
0004045752.tif 000007
【図７】
0004045752.tif 000008
【図８】
0004045752.tif 000009
【図９】
0004045752.tif 000010
【図１０】
0004045752.tif 000011
【図１１】
0004045752.tif 000012
【図１２】
0004045752.tif 000013
【図１３】
0004045752.tif 000014
【図１４】
0004045752.tif 000015
【図１５】
0004045752.tif 000016
【図１６】
0004045752.tif 000017
【図１７】
0004045752.tif 000018
【図１８】
0004045752.tif 000019
【図１９】
0004045752.tif 000020
【図２０】
0004045752.tif 000021
【図２１】
0004045752.tif 000022