(57)【特許請求の範囲】
【請求項１】
負荷の通断電制御を行うドライブ回路と、このドライブ回路の制御を含む制御動作を行うロジック回路と、外部電源から給電され前記ロジック回路を含む内部回路素子に前記外部電源の出力電圧より低い出力電圧の電源を供給するための定電圧電源回路とを同一の半導体基板上に形成して成る半導体装置において、
前記外部電源から給電されるように設けられ、前記定電圧電源回路の出力電圧が前記外部電源の出力電圧の電圧レベルまで上昇したときに前記ドライブ回路を通じて前記負荷を強制的に断電させるフェールセーフ回路を組み込んだことを特徴とする半導体装置。
【請求項２】
前記ドライブ回路は、前記負荷の通断電を行うスイッチング素子を含んで構成され、前記フェールセーフ回路は、前記定電圧電源回路の出力電圧が異常状態となったときに前記スイッチング素子を強制的にオフさせることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記フェールセーフ回路は、前記半導体基板上に他の回路素子形成領域と絶縁分離された状態で設けられた所定の素子形成領域に形成されることを特徴とする請求項１または２記載の半導体装置。
【請求項４】
前記半導体基板はＳＯＩ基板により構成され、前記フェールセーフ回路のための素子形成領域は絶縁分離トレンチにより電気的に絶縁されることを特徴とする請求項３記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、負荷の通断電制御用のドライブ回路や制御動作用のロジック回路を、これらに電源を供給するための定電圧電源回路と共にワンチップ化して成る半導体装置に関する。
【０００２】
【発明が解決しようとする課題】
例えば自動車用のＥＣＵ（Electronic Control Unit ）は、マイコン、負荷駆動用のドライブ回路、このドライブ回路の制御並びに負荷の動作状態や温度の監視など行うロジック回路、定電圧電源回路などにより構成されるものであるが、近年では、その小型・軽量化のために、複数の回路を同一の半導体基板上に形成してワンチップ化することが行われている。この場合、一般的には、ドライブ回路、ロジック回路、定電圧電源回路などをワンチップ化したドライブ用ＩＣを設け、このドライブ用ＩＣとマイコンとの間でデータの授受を行いながら負荷を駆動する構成が考えられている。
【０００３】
しかしながら、このような構成では、ロジック回路並びにマイコンの電源がドライブ用ＩＣ内の定電圧電源回路から供給される構成となるため、その定電圧電源回路で故障が発生した場合には、ロジック回路やマイコンの動作が不安定になって、負荷の制御動作が不可能になる恐れが出てくるものであり、この点が未解決の課題となっていた。
【０００４】
本発明は上記事情に鑑みてなされたものであり、その目的は、負荷の動作制御用のドライブ回路、その制御動作を行うロジック回路及び定電圧電源回路などをワンチップ化して小型・軽量化を図った場合でも、定電圧電源回路の故障に対するフェールセーフ性能を高め得るようになる半導体装置を提供することにある。
【０００５】
【課題を解決するための手段】
上記目的を達成するために請求項１に記載した手段を採用できる。この手段によれば、負荷を通断電制御するためのドライブ回路、このドライブ回路の制御を含む制御動作を行うためのロジック回路、並びに全体に電源を供給するための定電圧電源回路を同一の半導体基板上に形成する構成となっているから、全体の小型・軽量化を実現できる。この場合、定電圧電源回路の出力電圧が外部電源の出力電圧の電圧レベルまで上昇したときに前記負荷を強制的に断電させるフェールセーフ回路が設けられているが、このフェールセーフ回路は外部電源から給電される構成となっているから、上記のように定電圧電源回路の出力電圧が異常な状態になったとしても、負荷の強制的な断電動作を確実に行うことができて、そのフェールセーフ性能を高め得るようになる。
【０００６】
請求項２記載の手段によれば、ドライブ回路が負荷の通断電を行うスイッチング素子を含んだ構成、つまり、電力用のスイッチング素子も同一の半導体基板上に形成する構成となっているから、全体のさらなる小型・軽量化を図り得るようになる。
【０００７】
請求項３記載の手段のように、フェールセーフ回路を、半導体基板上に他の回路素子形成領域と絶縁分離された状態で設けられた所定の素子形成領域に形成する構成とした場合には、そのフェールセーフ回路の機能に対し、他の回路素子の状態に起因した悪影響が及ぶ恐れが小さくなる。
【０００８】
請求項４記載の手段のように、ＳＯＩ基板を用いると共に、フェイルセーフ回路のための素子形成領域がトレンチ分離構造を備えた状態とされた場合には、そのフェールセーフ回路の機能に対し、他の回路素子の状態に起因した悪影響が及ぶ事態を確実に防止できるから、そのフェールセーフ機能を一段と高めることができる。
【０００９】
【発明の実施の形態】
以下、本発明の一実施例について図面を参照しながら説明する。
電気的構成を示す図１において、半導体装置としてのドライブ用ＩＣ１は、外部の負荷２を負荷接続端子１ａを通じて駆動するためのもので、その負荷２を通断電制御するためのスイッチング素子としてパワーＭＯＳＦＥＴ３を備えている。このＭＯＳＦＥＴ３はＮチャネル型のもので、ドレインが電源端子ＶB に接続され、ソースが前記負荷接続端子１ａに接続されている。尚、電源端子ＶB には、図示しない外部電源（出力電圧は例えば１２Ｖ）から給電される構成となっている。
【００１０】
ドライブ用ＩＣ１内には、上記ＭＯＳＦＥＴ３の他に、オン指令が与えられた状態で当該ＭＯＳＦＥＴ３のためのゲート信号を発生するチャージポンプ回路４が設けられており、これらＭＯＳＦＥＴ３及びチャージポンプ回路４によって本発明でいうドライブ回路５が構成されている。尚、チャージポンプ回路４の電源は、前記電源端子ＶB から供給される。
【００１１】
この他、ドライブＩＣ１内には、監視ロジック６（本発明でいうロジック回路に相当）、定電圧電源回路７、フェールセーフ回路８が設けられている。
上記監視ロジック６は、前記ＭＯＳＦＥＴ３に流れる負荷電流を検出するための図示しないカレントミラー回路、ＭＯＳＦＥＴ３の温度を検出するための図示しない温度検出回路などを含む状態検出回路からの状態検出信号に基づいて、負荷電流やＭＯＳＦＥＴ３の温度などを監視する機能を備えており、その監視結果を示す信号をドライブＩＣ１外のマイコン９に送信するようになっている。このマイコン９は、監視ロジック６からの信号並びに予め設定されたプログラムに基づいて負荷２の駆動方法を決定し、監視ロジック６に対しＭＯＳＦＥＴ３のオンオフを指令する信号を送信するようになっている。そして、監視ロジック６は、マイコン８からの指令信号に基づいてＭＯＳＦＥＴ３のオン指令及びオフ指令を発生するものであり、それらの指令に基づいてＭＯＳＦＥＴ３のオンオフ制御がチャージポンプ回路４を通じて行われる。
【００１２】
定電圧電源回路７は、外部電源から電源端子ＶB を通じて給電されるもので、一定電圧（５Ｖ）の出力を前記監視ロジック６やカレントミラー回路などのような内部回路素子並びに前記マイコン９に供給する構成となっている。
【００１３】
フェールセーフ回路８は、外部電源から電源端子ＶB を通じて給電されるように設けられたもので、以下のような構成となっている。
即ち、フェールセーフ回路８において、電圧検出回路１０は、定電圧電回路７の出力端子とグランド端子との間に分圧抵抗１０ａ、１０ｂを直列接続したもので、それら抵抗１０ａ、１０ｂの共通接続点から定電圧電源回路７の出力電圧に比例した検出電圧Ｖｄを発生する。基準電圧発生回路１１は、電源端子ＶB とグランド端子との間に分圧抵抗１１ａ、１１ｂを直列接続したもので、それら抵抗１１ａ、１１ｂの共通接続点から一定レベルの基準電圧Ｖｓを発生する。コンパレータ１２は、外部電源から電源端子ＶB を通じて給電されるようになっており、検出電圧Ｖｄ及び基準電圧Ｖｓのレベルを比較して、Ｖｄ＞Ｖｓの関係になったときに出力信号をローレベルからハイレベルに反転する構成となっている。尚、コンパレータ１２には、帰還抵抗を接続してヒステリシスを持たせることが好ましい。
【００１４】
また、フェールセーフ回路８において、コンパレータ１２の出力端子は、抵抗１３を介してＮＰＮ型トランジスタ１４のベースに接続されており、このトランジスタ１４のベース・エミッタ間にはバイアス抵抗１５が接続されている。そして、トランジスタ１４にあっては、コレクタが抵抗１６を介してＭＯＳＦＥＴ３のゲートに接続され、エミッタがグランド端子に接続されている。従って、このトランジスタ１４がオンされた場合、ＭＯＳＦＥＴ３にあっては、ゲート・ソース間電圧がグランド電位レベル近くまで下げられて強制的にオフされることになる。
【００１５】
図２には、ドライブ用ＩＣ１の模式的な断面構造が概略的に示されている。この図２において、ドライブ用ＩＣ１は、Ｐ型のベース用シリコン基板１７ａ上に絶縁分離膜１７ｂを介してＮ型シリコン層１７ｃを形成したＳＯＩ基板１７（本発明でいう半導体基板に相当）を利用したものである。この場合、そのシリコン層１７ｃには、前記ＭＯＳＦＥＴ３、チャージポンプ回路４、監視ロジック６、定電圧電源回路７、フェールセーフ回路８などの回路素子（図２中には図示せず）を形成するための複数の素子形成領域１７ｄが、絶縁分離トレンチ１７ｅにより互いに電気的に絶縁した状態で形成されている。
【００１６】
上記構成によれば、定電圧電源回路７が正常に機能している常時においては、電圧検出回路１０からの検出電圧Ｖｄと基準電圧発生回路１１からの基準電圧Ｖｓとの関係がＶｄ＜Ｖｓの状態にあるため、フェールセーフ回路８内のコンパレータ１２はローレベル信号を出力している。従って、この状態では、トランジスタ１４がオフされたままであるため、ＭＯＳＦＥＴ３は、監視ロジック６からの信号によりチャージポンプ回路４を介してオンオフ制御される。
【００１７】
一方、定電圧電源回路７に故障が発生してその出力電圧が電源端子ＶB の電圧レベルまで上昇した場合には、検出電圧Ｖｄ及び基準電圧Ｖｓの関係がＶｄ＞Ｖｓの状態に逆転し、コンパレータ１２の出力がハイレベル信号に反転する。すると、トランジスタ１４がオンされたＭＯＳＦＥＴ３が強制的にオフされるため、負荷２が無条件で強制的に断電される。尚、定電圧電源回路７の出力電圧がダウンする故障が発生したときには、監視ロジック６からのオン指令の出力が停止されてＭＯＳＦＥＴ３がオフされることになる。従って、定電圧電源回路７で故障が発生して監視ロジック６やマイコン９の動作が不安定になったとしても、負荷２の制御動作（断電動作）が不可能になる恐れがなくなる。
【００１８】
上記した本実施例によれば、負荷２を通断電制御するためのＭＯＳＦＥＴ３を含むドライブ回路５、このドライブ回路５の制御動作などを行うための監視ロジック６、並びに全体に電源を供給するための定電圧電源回路７を同一のＳＯＩ基板１７上に形成してワンチップ化する構成となっているから、全体の小型・軽量化を実現できる。
【００１９】
この場合、定電圧電源回路７の出力電圧が異常状態となったときには、フェールセーフ回路８によって負荷２が強制的に断電されるものであるが、このフェールセーフ回路８は外部電源から給電される構成となっているから、上記のように定電圧電源回路７の出力電圧が異常な状態になったとしても、負荷２の強制的な断電動作を確実に行うことができて、そのフェールセーフ性能を高め得るようになる。
【００２０】
また、ＩＣ化するための半導体基板としてＳＯＩ基板１７を利用する構成とした上で、そのＳＯＩ基板１７上に、絶縁分離トレンチ１７ｅにより互いに電気的に絶縁した状態の複数の素子形成領域１７ｄを形成し、この素子形成領域１７ｄにフェールセーフ回路８などの回路素子をそれぞれ形成する構成としたから、そのフェールセーフ回路８の機能に対し、他の回路素子の状態に起因した悪影響が及ぶ恐れ事態を確実に防止できるようになり、そのフェールセーフ機能を大幅に高め得ると共に、各回路素子のレイアウト上の制約を小さくできる。
【００２１】
尚、本発明は上記した実施例に限定されるものではなく、次のような変形または拡張が可能である。
スイッチング素子（ＭＯＳＦＥＴ３）は外部に接続されるものであっても良く、この場合には、チャージポンプ回路４が本発明でいうドライブ回路に相当することになる。
【図面の簡単な説明】
【図１】本発明の一実施例を示す回路構成図
【図２】半導体基板の模式的な断面図
【符号の説明】
１はドライブ用ＩＣ（半導体装置）、２は負荷、３はＭＯＳＦＥＴ（スイッチング素子）、４はチャージポンプ回路、５はドライブ回路、６は監視ロジック（ロジック回路）、７は定電圧電源回路、８はフェールセーフ回路、９はマイコン、１０は電圧検出回路、１１は基準電圧発生回路、１２はコンパレータ、１７はＳＯＩ基板（半導体基板）、１７ｄは素子形成領域、１７ｅは絶縁分離トレンチを示す。
【図１】
0004192330.tif 000002
【図２】
0004192330.tif 000003