(57)【特許請求の範囲】
【請求項１】
受光蓄積部と垂直レジスタもしくは受光機能を有する垂直レジスタを画素に設け、該各画素上に色フィルタを設け、
水平レジスタを有する２次元配列の画素から成る固体撮像素子の駆動方法において、
水平方向３画素を１ブロックとし、
各上記ブロックの中央を除く２画素の信号電荷を上記固体撮像素子内で加算し、
上記ブロックの中央の１画素の信号電荷を、隣接する上記ブロックの中央の１画素の信号電荷と上記固体撮像素子内で加算する
ことを特徴とする固体撮像素子の駆動方法。
【請求項２】
受光蓄積部と垂直レジスタもしくは受光機能を有する垂直レジスタを画素に設け、該各画素上に色フィルタを設け、水平レジスタを有する２次元配列の固体撮像素子において、
垂直レジスタの水平レジスタ側の一部に、該垂直レジスタ１列当たりに３つの転送電極が設けられ、
上記３つの転送電極が、それぞれ相異なる３層のゲート電極層の内の１層のゲート電極層から形成され、
上記３つの転送電極が、上記垂直レジスタの３列周期で配置された
ことを特徴とする固体撮像素子。
【請求項３】
上記３つの転送電極の内、上記水平レジスタに隣接した転送電極は、上記相異なる３層の内の２層のゲート電極層から構成され、上記水平レジスタと反対側の転送電極は、上記相異なる３層の内の上記水平レジスタに隣接した転送電極には使われない層のゲート電極を含む２層のゲート電極層から構成されていることを特徴とする請求項２に記載の固体撮像素子。
【請求項４】
２次元配列された各画素上に色フィルタが設けられた固体撮像素子で構成された固体撮像装置を用いたカメラにおいて、
上記画素ごとに信号電荷を出力する通常撮像モードと、
水平方向３画素を１ブロックとし、上記ブロックの中央の１画素の信号電荷と、隣接する上記ブロックの中央の１画素の信号電荷とを上記固体撮像素子内で加算して得た混合電荷を該固体撮像素子の外部で取り除き、
各上記ブロックの中央を除く２画素の信号電荷を上記固体撮像素子内で加算して得た混合電荷を有効な信号出力として用いる高速撮像モードと、
上記通常撮像モードと上記高速撮像モードとの切り替えモードを有して構成された
ことを特徴とするカメラ。
【請求項５】
受光蓄積部と垂直レジスタもしくは受光機能を有する垂直レジスタを画素に設け、該各画素上に色フィルタを設け、
水平レジスタを有する２次元配列の画素から成る固体撮像素子の駆動方法において、
水平方向３画素及び垂直方向３画素の合計９画素を１ブロックとし、
各上記ブロックの中央の行の３画素を除く６画素の信号電荷を上記受光蓄積部から上記垂直レジスタへ転送し、
上記垂直レジスタへ転送した各上記ブロックの上記６画素の信号のうち、中央列の２画素を除く４画素の信号電荷を上記固体撮像素子内で加算し、
上記ブロックの中央列の２画素の信号電荷と、隣接する上記ブロックの中央列の２画素の信号電荷の合計４画素の信号電荷を上記固体撮像素子内で加算する
ことを特徴とする固体撮像素子の駆動方法。
【請求項６】
２次元配列された各画素上に色フィルタが設けられた固体撮像素子で構成された固体撮像装置を用いたカメラにおいて、
上記画素ごとに信号電荷を出力する通常撮像モードと、
水平方向３画素及び垂直方向３画素の合計９画素を１ブロックとし、各上記ブロックの中央列の中央行を除く２画素の信号電荷と隣接する上記ブロックの中央列の２画素の信号電荷との計４画素の信号電荷を上記固体撮像素子内で加算して得た混合信号を該固体撮像素子の外部で取り除き、
各上記ブロックの４隅の４画素の信号電荷を上記固体撮像素子内で加算した混合電荷を有効な信号出力として用いる高速撮像モードと、
上記通常撮像モードと上記高速撮像モードとの切り替えモードを有して構成された
ことを特徴とするカメラ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えばＣＣＤレジスタを有して成る固体撮像素子の駆動方法及び固体撮像素子、並びに固体撮像素子で構成されたカメラに係わる。
【０００２】
【従来の技術】
固体撮像素子の画素数は技術の進歩に伴い著しく増加してきた。このような画素数の増加に伴い、１フレーム期間の出力データ数を必要に応じて削減する機能が強く望まれている。
このような例としては、例えば電子スチルカメラにおいて、撮影時には静止画の解像度を優先し、例えば３０フレーム／秒の速度でＣＣＤ撮像素子から例えば５００ラインを出力させる。一方、電子ファインダでの観測時には動解像度を優先し、６０フレーム／秒で２５０ラインを出力させることが行われている。
【０００３】
しかしながら、この方法では、残りの２５０ライン分の信号は使用されず捨てられていた。
【０００４】
これに対し、本出願人は先に、垂直方向に２画素離れた信号電荷を垂直転送レジスタ内で加算した信号を得る技術を発明した（特開平９−５５９５２号参照）。
これにより、垂直２画素周期の繰り返し配置の色フィルタを有する固体撮像装置において、信号電荷を捨てることなく、かつ蓄積タイミングを同一にして２画素の信号電荷を混合することが可能となった。
【０００５】
図２１はこの場合のＣＣＤ固体撮像装置の信号転送の概念図である。
また、色フィルタには図２２に示すような、垂直方向・水平方向共に２画素周期の配列で、各周期の中で緑Ｇが市松状に斜めに並んで配置され、残りに青Ｂと赤Ｒが配置された、いわゆるベイヤー配列の色フィルタを用いている。
図２２中の記号はフィルターの色（赤Ｒ，緑Ｇ，青Ｂ）を、数字は画素の行と列の座標（ｍ行目ｎ列目の場合ｍｎ）をそれぞれ示す。
【０００６】
図２１中、○印は加算された信号の重心位置を示し、○印の中の文字は対応する色（赤Ｒ，緑Ｇ，青Ｂ）を、また○印の外に示した記号は加算された成分の図２２における座標位置を示している。
【０００７】
まず、１行目に対応する信号Ｇ１１，Ｒ１２，Ｇ１３，Ｒ１４，・・・と３行目に対応する信号Ｇ３１，Ｒ３２，Ｇ３３，Ｒ３４，・・・は、固体撮像素子内部で加算され、カラーフィルタの２行目に重心を有する信号（Ｇ１１＋Ｇ３１，Ｒ１２＋Ｒ３２，Ｇ１３＋Ｇ３３，Ｒ１４＋Ｒ３４，・・・）となる。
また、２行目に対応する信号Ｂ２１，Ｇ２２，Ｂ２３，Ｇ２４，・・・及び４行目に対応する信号Ｂ４１，Ｇ４２，Ｂ４３，Ｇ４４，・・・は、撮像素子内部で加算され、カラーフィルタの３行目に重心を有する信号（Ｂ２１＋Ｂ４１，Ｇ２２＋Ｇ４２，Ｂ２３＋Ｂ４３，Ｇ２４＋Ｇ４４，・・・）となる。
【０００８】
この方法により、垂直方向４画素の信号電荷を２つの信号とするので、垂直方向のラインを１／２にし、１フレームのデータ数を削減することができる。
【０００９】
しかしながら、上述の駆動方法では、垂直方向のラインを１／２にし、１フレームのデータ数を削減したが、正方格子画素では水平方向と垂直方向の解像のバランスが悪くなる。
【００１０】
即ち、図２１には図示しないが、５行目に対応する信号が７行目に対応する信号と加算されて、６行目に重心を有する信号となるので、同色の１行目に対応する信号と３行目に対応する信号とが加算され２行目に重心を有する信号とは４画素離れた位置にある。
従って、例えば同色同士の間隔が水平方向では２画素間隔であるのに対し、垂直方向は４画素間隔になり、水平方向より垂直方向の解像度が低くなる。
【００１１】
また、この方法でさらに１フレームのデータ数を低減して行く場合、さらに水平方向と垂直方向の解像のバランスが悪くなる。例えば１５フレーム／秒の１３０万画素ＣＣＤを６０フレーム／秒で動作させる場合、垂直方向の解像度が１／４となってしまう。
【００１２】
【発明が解決しようとする課題】
上述の問題を解決するため、さらに水平方向のデータ数を削減する必要があったため、本発明者は、上述の垂直方向のデータ数削減方法を応用し、水平方向のデータ数を削減する固体撮像装置の駆動方法を提案した。
【００１３】
図２３は、この垂直方向のデータ数の削減に加えて水平方向のデータ数を削減する場合の固体撮像装置の信号転送の概念図である。色フィルタの配列は図２２と同じである。
図２３中、○印は加算された信号の重心位置を示し、○印の中の文字は対応する色を、また○印の外に示した記号は加算された成分の図２２における座標位置を示している。
【００１４】
左下部に位置する緑Ｇの４つの画素Ｇ１１，Ｇ１３，Ｇ３１，Ｇ３３に対応する信号は、固体撮像素子内部で加算され、Ｇ２２の位置に重心を有する１つの信号となる。
また、同様に青Ｂの４つの画素Ｂ２１，Ｂ２３，Ｂ４１，Ｂ４３に対応する信号はＲ３２の位置に重心を有する１つの信号に、赤Ｒの４つの画素Ｒ１２，Ｒ１４，Ｒ３２，Ｒ３４に対応する信号はＢ２３の位置に重心を有する１つの信号に、また緑Ｇの４つの画素Ｇ２２，Ｇ２４，Ｇ４２，Ｇ４４に対応する信号はＧ３３の位置に重心を有する１つの信号となる。
【００１５】
この方法により、２×２周期の色フィルタを使用した場合でも、サンプル数をＣＣＤ固体撮像素子内部で１／４に低減し、かつ水平方向と垂直方向の対称性の問題も解決することができた。
【００１６】
ところで、通常の出力方法とサンプル数を低減した出力方法とを、必要に応じて切り替え得る固体撮像装置を構成する場合には、できるだけ信号処理におけるアルゴリズムを２つの出力方法で同一のアルゴリズムとするのが好ましい。
また、サンプル数が同一のときには、サンプル点の空間的距離関係が均一の方が解像度を高くでき、また従来からある信号処理方法を適用できることから信号処理が簡単になる利点があるので好ましい。
【００１７】
前述の図２３に示した固体撮像装置では、Ｇ１１，Ｇ１３，Ｇ３１，Ｇ３３の加算信号のサンプリング重心（Ｇ２２の位置）とＲ１２，Ｒ１４，Ｒ３２，Ｒ３４の加算信号のサンプリング重心（Ｂ２３の位置）は１画素分離れているが、Ｒ１２，Ｒ１４，Ｒ３２，Ｒ２４の加算信号のサンプリング重心（Ｂ２３の位置）とＧ１５，Ｇ１７，Ｇ３５，Ｇ３７の加算信号のサンプリング重心（Ｇ２６の位置）とは３画素分離れている。
即ち、ＣＣＤ固体撮像装置からの出力信号から元の色フィルタ配列の順序と同一の順序の信号を取り出すことはできるが、並列の空間的距離関係においては元の色フィルタの持つ対称性が損なわれていた。
【００１８】
従って、サンプリングポイントの配列の空間的距離関係が均一でないので、従来からある信号処理におけるアルゴリズムを適用することが困難であった。
【００１９】
上述した問題の解決のために、本発明においては、水平方向及び垂直方向のサンプル数を削減することにより、高速な動作ができ、かつ従来からなる信号処理におけるアルゴリズムを適用することができる固体撮像素子の駆動方法及び固体撮像素子、並びにカメラを提供するものである。
【００２０】
【課題を解決するための手段】
本発明の固体撮像素子の駆動方法は、受光蓄積部と垂直レジスタもしくは受光機能を有する垂直レジスタを画素に設け、この各画素上に色フィルタを設け、水平レジスタを有する２次元配列の画素から成る固体撮像素子の水平方向３画素を１ブロックとし、各ブロックの中央を除く２画素の信号電荷を固体撮像素子内で加算し、またブロックの中央の１画素の信号電荷を、隣接するブロックの中央の１画素の信号電荷と固体撮像素子内で加算するものである。
【００２３】
上述の本発明の固体撮像素子の駆動方法によれば、２ブロックの水平方向６画素の信号電荷が３つの加算された信号電荷となるので、水平方向のデータ数が１／２に低減される。
【００２４】
本発明の固体撮像素子は、受光蓄積部と垂直レジスタもしくは受光機能を有する垂直レジスタを画素に設け、各画素上に色フィルタを設け、水平レジスタを有する２次元配列の固体撮像素子の垂直レジスタの水平レジスタ側の一部に、この垂直レジスタ１列当たりに３つの転送電極が設けられ、これら３つの転送電極が、それぞれ相異なる３層のゲート電極層の内の１層のゲート電極層から形成され、かつ垂直レジスタの３列周期で配置されたものである。
【００２５】
上述の本発明の固体撮像素子によれば、垂直レジスタの水平レジスタ側の一部に設けられた３つの転送電極が、それぞれ相異なる３層のゲート電極層の内の１層から形成されていることにより、３つの転送電極の水平レジスト側の転送電極及び、その反対側の転送電極を３層の内の２層から構成することができ、かつ垂直レジスタ及び水平レジスタを含めて使用するゲート電極層が３層ですむ。
また、これら３つの転送電極が垂直レジスタの３列周期で配置されたことにより、３列をブロックとした信号電荷の転送の制御を行うことができる。
【００２６】
本発明のカメラは、２次元配列された各画素上に色フィルタが設けられた固体撮像素子で構成された固体撮像装置を用いて、画素ごとに信号電荷を出力する通常撮像モードと、水平方向３画素を１ブロックとし、ブロックの中央の１画素の信号電荷と、隣接するブロックの中央の１画素の信号電荷とを固体撮像素子内で加算して得た混合電荷を固体撮像素子の外部で取り除き、各ブロックの中央を除く２画素の信号電荷を固体撮像素子内で加算して得た混合電荷を有効な信号出力として用いる高速撮像モードと、通常撮像モードと高速撮像モードとの切り替えモードを有して構成されたものである。
【００２７】
上述の本発明のカメラによれば、中央の１画素の信号電荷と、隣接するブロックの中央の１画素の信号電荷とを固体撮像素子内で加算して得た混合電荷を固体撮像素子の外部で取り除き、各ブロックの中央を除く２画素の信号電荷を固体撮像素子内で加算して得た混合電荷を有効な信号出力として用いる高速撮像モードを有することにより、この高速撮像モードでは１ブロックの３画素から有効な信号出力が１つ得られるため、データを１／３にすることができ、これにより画素ごとに信号電荷を出力する通常撮像モードより高速に動作が行われるので、例えばこの高速撮像モードを用いてファインダによる観測や撮影範囲のモニタ等を行うことができる。
【００２８】
本発明の固体撮像素子の駆動方法は、受光蓄積部と垂直レジスタもしくは受光機能を有する垂直レジスタを画素に設け、この各画素上に色フィルタを設け、水平レジスタを有する２次元配列の画素から成る固体撮像素子の水平方向３画素及び垂直方向３画素の合計９画素を１ブロックとし、各ブロックの中央の行の３画素を除く６画素の信号電荷を受光蓄積部から垂直レジスタへ転送し、垂直レジスタへ転送した各ブロックの６画素の信号のうち、中央列の２画素を除く４画素の信号電荷を固体撮像素子内で加算し、ブロックの中央列の２画素の信号電荷と、隣接するブロックの中央列の２画素の信号電荷との合計４画素の信号電荷を固体撮像素子内で加算するものである。
【００２９】
上述の本発明の固体撮像素子の駆動方法によれば、２ブロックの１８画素の信号電荷が３つの加算された信号電荷となるので、データ数が低減される。
【００３０】
本発明のカメラは、２次元配列された各画素上に色フィルタが設けられた固体撮像素子で構成された固体撮像装置を用いて、画素ごとに信号電荷を出力する通常撮像モードと、水平方向３画素及び垂直方向３画素の合計９画素を１ブロックとし、各ブロックの中央列の中央行を除いた２画素の信号電荷と隣接するブロックの中央列の中央行を除いた２画素の信号電荷の計４画素の信号電荷を固体撮像素子内で加算して得た混合信号を固体撮像素子の外部で取り除き、各ブロックの４隅の４画素の信号電荷を固体撮像素子内で加算した混合電荷を有効な信号出力として用いる高速撮像モードと、通常撮像モードと高速撮像モードとの切り替えモードを有して構成されたものである。
【００３１】
上述の本発明のカメラによれば、中央列の中央行を除いた２画素の信号電荷と、隣接するブロックの中央列の中央行を除いた２画素の信号電荷とを固体撮像素子内で加算して得た混合信号を固体撮像素子の外部で取り除き、各ブロックの４隅の４画素の信号電荷を固体撮像素子内で加算して得た混合電荷を有効な信号出力として用いる高速撮像モードを有することにより、この高速撮像モードでは１ブロックの９画素から有効な信号出力が１つ得られるため、データを１／９にすることができ、これにより画素ごとに信号電荷を出力する通常撮像モードより高速に動作が行われるので、例えばこの高速撮像モードを用いてファインダによる観測や撮影範囲のモニタ等を行うことができる。
【００３２】
【発明の実施の形態】
本発明は、受光蓄積部と垂直レジスタ（インターライントランスファ型又はフレームインターライントランスファ型）もしくは受光機能を有する垂直レジスタ（フレームトランスファ型）を画素に設け、この各画素上に色フィルタを設け、水平レジスタを有する２次元配列の画素から成る固体撮像素子の駆動方法において、水平方向３画素を１ブロックとし、各ブロックの中央を除く２画素の信号電荷を固体撮像素子内で加算し、ブロックの中央の１画素の信号電荷を、隣接するブロックの中央の１画素の信号電荷と固体撮像素子内で加算する固体撮像素子の駆動方法である。
【００３４】
本発明は、受光蓄積部と垂直レジスタもしくは受光機能を有する垂直レジスタを画素に設け、この各画素上に色フィルタを設け、水平レジスタを有する２次元配列の固体撮像素子において、垂直レジスタの水平レジスタ側の一部に、垂直レジスタ１列当たりに３つの転送電極が設けられ、３つの転送電極が、それぞれ相異なる３層のゲート電極層の内の１層のゲート電極層から形成され、３つの転送電極が、垂直レジスタの３列周期で配置された固体撮像素子である。
【００３５】
また本発明は、上記固体撮像素子において、３つの転送電極の内、水平レジスタに隣接した転送電極は、相異なる３層の内の２層のゲート電極層から構成され、水平レジスタと反対側の転送電極は、相異なる３層の内の水平レジスタに隣接した転送電極には使われない層のゲート電極を含む２層のゲート電極層から構成されている構成とする。
【００３６】
本発明は、２次元配列された各画素上に色フィルタが設けられた固体撮像素子で構成された固体撮像装置を用いたカメラにおいて、画素ごとに信号電荷を出力する通常撮像モードと、水平方向３画素を１ブロックとし、ブロックの中央の１画素の信号電荷と、隣接するブロックの中央の１画素の信号電荷とを固体撮像素子内で加算して得た混合電荷を固体撮像素子の外部で取り除き、各ブロックの中央を除く２画素の信号電荷を撮像素子内で加算して得た混合電荷を有効な信号出力として用いる高速撮像モードと、通常撮像モードと高速撮像モードとの切り替えモードを有して構成されたカメラである。
【００３７】
本発明は、受光蓄積部と垂直レジスタもしくは受光機能を有する垂直レジスタを画素に設け、この各画素上に色フィルタを設け、水平レジスタを有する２次元配列の画素から成る固体撮像素子の駆動方法において、水平方向３画素及び垂直方向３画素の合計９画素を１ブロックとし、各ブロックの中央の行の３画素を除く６画素の信号電荷を受光蓄積部から垂直レジスタへ転送し、垂直レジスタへ転送した各ブロックの上記６画素の信号のうち、中央列の２画素を除く４画素の信号電荷を固体撮像素子内で加算し、ブロックの中央列の２画素の信号電荷と、隣接するブロックの中央列の２画素の信号電荷の合計４画素の信号電荷を固体撮像素子内で加算する固体撮像素子の駆動方法である。
【００３８】
本発明は、２次元配列された各画素上に色フィルタが設けられた固体撮像素子で構成された固体撮像装置を用いたカメラにおいて、画素ごとに信号電荷を出力する通常撮像モードと、水平方向３画素及び垂直方向３画素の合計９画素を１ブロックとし、各ブロックの中央列の中央行を除く２画素の信号電荷と隣接するブロックの中央列の２画素の信号電荷との計４画素の信号電荷を固体撮像素子内で加算して得た混合信号を固体撮像素子の外部で取り除き、各ブロックの４隅の４画素の信号電荷を固体撮像素子内で加算した混合電荷を有効な信号出力として用いる高速撮像モードと、通常撮像モードと高速撮像モードとの切り替えモードを有して構成されたカメラである。
【００３９】
図１は本発明の実施の形態として本発明に係るカラーＣＣＤ固体撮像装置の概略構成を示す平面図である。
【００４０】
このカラーＣＣＤ固体撮像装置１では、各画素はフォトダイオード２と垂直ＣＣＤレジスタ４及び、これらの間を制御する読み出しゲート３が配されており、画素全体で撮像領域５を形成する。撮像領域５と水平ＣＣＤレジスタ７の間、垂直ＣＣＤレジスタの延長部にはコントロールレジスタ部６があり、これは図示しないが遮光されて、垂直ＣＣＤレジスタ４と水平ＣＣＤレジスタ７の間の転送を受け持っている。
このカラーＣＣＤ固体撮像装置１はインターライントランスファ型のＣＣＤ固体撮像装置であり、全てのフォトダイオード２の電荷を同時に垂直ＣＣＤレジスタ４に転送し、かつ各電荷が垂直ＣＣＤレジスタ４で混合させずに各々独立した垂直ＣＣＤレジスタ４のパケットで垂直転送することが可能である、いわゆる全画素読み出しＣＣＤ撮像装置である。
【００４１】
尚、垂直ＣＣＤレジスタ４の延長領域を拡大して、フレームインターライントランスファ型のＣＣＤ固体撮像装置とすることもできる。
【００４２】
そして、各画素の上には、色フィルタが設けられ、これを介してそれぞれ赤Ｒ、緑Ｇ、青Ｂの３色の光信号を得て、カラーＣＣＤ固体撮像装置１が構成されている。
色フィルタは、緑、赤、青の３色を図２に示す配置に構成する。
即ち緑Ｇのフィルタを市松状に配置し、残りの部分の１行置きかつ１列置きに赤Ｒ及び青Ｂのフィルタを配置している。
【００４３】
この色フィルタに対応して、各画素を図１に一部示すように色フィルタの色Ｒ，Ｇ，Ｂと行列を添字としてＧ１１，Ｒ１２，Ｇ１３のように表す。
【００４４】
次に本実施の形態のＣＣＤ固体撮像装置における動作の実施の形態を順を追って説明する。
【００４５】
１．水平方向の加算動作
この動作の実施の形態では、図１の２次元カラーＣＣＤ撮像装置１の水平方向３画素を１ブロックとする。
そして、後述するように、各ブロックの中央を除く２画素の信号電荷を撮像素子内で加算し、水平方向の信号電荷のサンプル数を水平方向の画素数の１／２にする。
【００４６】
図３に水平方向３画素を各ブロックに分けた状態を示す。
尚、図３において、○印で囲まれた画素のフォトダイオードの電荷は加算されかつ信号として使用される電荷を表し、斜線を付した画素のフォトダイオードの電荷は、加算されるが信号として使用されない電荷を表している。
【００４７】
まず、各ブロックの中央を除く２画素の信号電荷を撮像素子内で加算し、中央の１画素の信号電荷は隣接するブロックの中央の１画素の信号電荷と加算する。
【００４８】
このようにすると、図３中１行目の画素に対応する信号電荷Ｇ１１，Ｒ１２，Ｇ１３，Ｒ１４，Ｇ１５，Ｒ１６を、Ｇ１１＋Ｇ１３，Ｒ１４＋Ｒ１６，Ｒ１２＋Ｇ１５の組み合わせの信号にして水平ＣＣＤレジスタ７へ格納することができる。
【００４９】
続いて、同様に図３中の２行目の色フィルタ配列に対応する信号Ｂ２１，Ｇ２２，Ｂ２３，Ｇ２４，Ｂ２５，Ｇ２６を加算し、Ｂ２１＋Ｂ２３，Ｇ２４＋Ｇ２６，Ｇ２２＋Ｂ２５の組み合わせの信号とすることができる。
【００５０】
そして、このとき、１行目の画素に対応する信号電荷を水平レジスタ７に格納した後に、水平ＣＣＤレジスタ７の空のパケットに、２行目の画素に対応する信号電荷を格納することができる。
【００５１】
従って、１行目と２行目の２行分の信号は、水平ＣＣＤレジスタ７を１水平走査分駆動することにより全て水平ＣＣＤレジスタ７から出力することができる。
【００５２】
そして、水平ＣＣＤレジスタ７から出力する２行分の信号Ｇ１１＋Ｇ１３，Ｒ１４＋Ｒ１６，Ｒ１２＋Ｇ１５，Ｂ２１＋Ｂ２３，Ｇ２４＋Ｇ２６，Ｇ２２＋Ｂ２５の６つの信号の内で、色が混ざった信号Ｒ１２＋Ｇ２２及びＧ１５＋Ｂ２５を使用せず、残りの４つの信号Ｇ１１＋Ｇ１３，Ｒ１４＋Ｒ１６，Ｂ２１＋Ｂ２３，Ｇ２４＋Ｇ２６を信号処理部で使用することにより、異なった色の混合を生じないでサンプル数を低減することができる。
【００５３】
また、このとき、図４に示すように、○印に示す加算された信号の重心位置は、水平方向３画素周期に位置している。○印の外に示した記号は加算された成分の図２２における座標位置を示している。
これは、図示していない７列目以降に対応するブロックにおいても、同様に水平方向３画素周期になる。
【００５４】
従って、上述の信号処理により、水平方向のサンプリング点の空間的距離を均一にすることができる。
【００５５】
また、この場合、サンプル数は１ブロックの３画素に対して１サンプルと、画素数の１／３となり、水平ＣＣＤレジスタの駆動周波数を一定とすると、通常動作に比べ、２倍のフレームレートとなる。
【００５６】
さらに、図４の３色Ｒ，Ｇ，Ｂの位置は、１行目がＧ，Ｒ，Ｇ，・・・２行目がＢ，Ｇ，Ｂ，・・・と図２に示した色フィルタの色配列と略同一の位置関係を有している。
【００５７】
上述の動作を行うことによって、サンプル数を低減することができ、また水平方向のサンプリング点の空間的距離が均一で、かつ上述のように色フィルタの色配列と略同一の位置関係を有するため、信号処理のアルゴリズムを従来の加算しない動作の場合と同一のアルゴリズムを用いることができ、色の混合を生じないで信号処理を簡略化することができる。
【００５８】
尚、上述の動作の説明においては、図２に示した２×２周期の繰り返しのベイヤー配列の色フィルタにより説明したが、水平方向に２画素周期の繰り返しの色フィルタの全てに適用することができる。
【００５９】
次に、上述の水平方向の加算方法を実現する具体的な構成及び動作について説明する。
【００６０】
図５は、図１に示したカラーＣＣＤ固体撮像装置１の全体図の内、コントロールレジスタ部６及び垂直ＣＣＤレジスタ４の一部の転送電極を構成するゲート電極の具体的配置について示したものである。
図６は図５を簡略化し、各転送電極を構成するゲート電極の接続関係を明瞭化したものである。
【００６１】
垂直ＣＣＤレジスタ４の水平ＣＣＤレジスタ７側の一部であるコントロールレジスタ部６に、垂直ＣＣＤレジスタ４の１列当たりに３つの転送電極ＣＲ１，ＣＲ２，ＣＲ３が設けられている。
そして、これら３つの転送電極ＣＲ１，ＣＲ２，ＣＲ３が、それぞれ相異なる３層のゲート電極層（第１層、第２層、第３層）の内の１層のゲート電極層から形成されている。
３つの転送電極ＣＲ１，ＣＲ２，ＣＲ３は、垂直ＣＣＤレジスタ４の前述の１ブロックに対応する３列周期で配置されている。
【００６２】
また、図６に示すように、３つの転送電極の内、水平ＣＣＤレジスタ７に隣接した転送電極は、相異なる３層の内の２層のゲート電極層ＣＲ２，ＣＲ３から構成され、水平ＣＣＤレジスタ７と反対側の転送電極は、相異なる３層の内の水平ＣＣＤレジスタ７に隣接した転送電極には使われない層のゲート電極ＣＲ１を含む２層のゲート電極層ＣＲ１，ＣＲ３から構成されている。
【００６３】
ここでは、コントロールレジスタ部６の電極群６Ａの個々の転送電極ＣＲ１，ＣＲ２，ＣＲ３に対応するチャネルは、それぞれストレージ電極ＣＲ１ｓ，ＣＲ２ｓ，ＣＲ３ｓを有して構成される蓄積部と、トランスファー電極ＣＲ１ｔ，ＣＲ２ｔ，ＣＲ３ｔを有して構成されるバリア部から成り（図８〜図１０参照）、個々の転送電極ＣＲ１，ＣＲ２，ＣＲ３に独立した電荷パケットを形成することができる。
【００６４】
図５中の（１），（２），（３）は、各ゲート電極層がそれぞれ第１層，第２層，第３層のゲート電極層であることを示している。第１層、第２層、第３層のゲート電極層の上下関係は任意で、互いに異なるゲート電極層であればよい。
【００６５】
このようにゲート電極層を配置することにより、次のような利点がある。
まず、垂直ＣＣＤレジスタ４に隣接するコントロールレジスタ部６の転送電極を２種のゲート電極層（第１層及び第３層）で形成することができる。
また、同様に最も水平ＣＣＤレジスタ７側のコントロールレジスタ部６の転送電極を２種のゲート電極層（第２層及び第３層）で形成することができる。
【００６６】
これにより、コントロールレジスタ部６に接する垂直ＣＣＤレジスタ４及び水平ＣＣＤレジスタ７の転送電極に残りのゲート電極層（図５の場合では、それぞれ垂直ＣＣＤレジスタ４に第２層のゲート電極層、水平ＣＣＤレジスタ７に第１層のゲート電極層）を使用することができ、垂直ＣＣＤレジスタ４及びコントロールレジスタ部６、水平ＣＣＤレジスタ７に用いるゲート電極層を合計３種類で済ませることができる。
【００６７】
仮に、コントロールレジスタ部６の垂直ＣＣＤレジスタ４に隣接する転送電極や最も水平ＣＣＤレジスタ７側の転送電極を３種のゲート電極層（第１層、第２層及び第３層）から形成してしまうと、コントロールレジスタ部６に接する垂直ＣＣＤレジスタ４及び水平ＣＣＤレジスタ７の転送電極にさらに他のゲート電極層（第４層）を用いる必要が生じ、垂直ＣＣＤレジスタ４及びコントロールレジスタ部６、水平ＣＣＤレジスタ７に用いるゲート電極層が合計４種類以上になってしまう。
【００６８】
垂直ＣＣＤレジスタ４の各転送電極Ｖ１，Ｖ２，Ｖ３には、それぞれ駆動パルスφＶ１，φＶ２，φＶ３が印加され、コントロールレジスタ部６の各転送電極ＣＲ１，ＣＲ２，ＣＲ３には、それぞれ駆動パルスφＣＲ１，φＣＲ２，φＣＲ３が印加される。
またコントロールレジスタ部６と水平ＣＣＤレジスタ７との間には、固定電圧ＶＤＣ（或いは固定電圧の代わりにパルス状電圧であってもよい）が印加される第１層のゲート電極により形成された電極があり、コントロールレジスタ部６の最終行のストレージ電極（蓄積部）に電荷を溜めることができるようにして、水平ＣＣＤレジスタ７への転送をコントロールレジスタ部６で制御可能にしている。
【００６９】
次に上述のカラーＣＣＤ固体撮像装置１の構成における動作について説明する。
【００７０】
各転送電極に印加する駆動パルスφＶ１，φＶ２，φＶ３，φＣＲ１，φＣＲ２，φＣＲ３及び水平ＣＣＤレジスタ７の駆動パルスについてのタイミングチャートを図７に示す。
尚、駆動パルスのタイミングは、垂直ＣＣＤレジスタ４の駆動パルスとコントロールレジスタ部６の駆動パルスの組み合わせ方によりこの他にも多数のバリエーションがある。
【００７１】
また、図８〜図１０にコントロールレジスタでの基本的な電荷の転送制御をポテンシャル図面で示す。図中に示した○印は電荷を表し、○の中の数字は行と列を示す。
この図８〜図１０は、図７の１列目から３列目の１ブロックのポテンシャルを示している。コントロールレジスタ部６の各転送電極ＣＲ１，ＣＲ２，ＣＲ３は、それぞれ蓄積部（ＣＲ１ｓ，ＣＲ２ｓ，ＣＲ３ｓ）とバリア部（ＣＲ１ｔ，ＣＲ２ｔ，ＣＲ３ｔ）を有し、図中に示した番号１〜３は図７のφＣＲ１〜φＣＲ３に対応する。
また、図７中（１），（２），（３），・・・で示した時刻と、図８〜図１０の各ポテンシャル図に添付した（１），（２），（３），・・・とは対応している。
【００７２】
まず、（１）の時刻では、コントロールレジスタ部６の転送電極ＣＲ１，ＣＲ２，ＣＲ３が全て高レベルの状態にあり、このとき、図８Ａに示すように、垂直ＣＣＤレジスタ４からコントロールレジスタ部６の最初の行の転送電極へ信号電荷が転送される。
尚、図８〜図１０では各転送電極のポテンシャルが高レベルの状態Ｈか低レベルの状態Ｌかを、例えば（φＣＲ１，φＣＲ２，φＣＲ３）＝（Ｈ，Ｈ，Ｈ）のように示す。
【００７３】
その後、（２）の時刻では、φＣＲ１を低レベルＬにして、（Ｈ，Ｈ，Ｈ）から（Ｌ，Ｈ，Ｈ）へ遷移させることにより、図８Ｂに示すように、１列目と３列目の信号電荷がコントロールレジスタ部６の２番目の行へ転送される。２列目の信号電荷はそのままである。
【００７４】
さらに、（３）の時刻では、φＣＲ１を高レベルＨに戻しφＣＲ３を低レベルＬにして、（Ｌ，Ｈ，Ｈ）から（Ｈ，Ｈ，Ｌ）へと遷移させることにより、図８Ｃに示すように、２列目と３列目の信号電荷がコントロールレジスタ部６の次の行へ転送される。これにより、１列目及び２列目の信号電荷が２番目の行、３列目の信号電荷が３番目の行にある。
【００７５】
本実施の形態では、この（１）〜（３）の時刻の動作の後２つの動作状態がある。
まず第１の動作状態は、時刻（３）の状態から（４Ａ），（５Ａ）の状態を経て（６Ａ）の状態に至る動作である。
【００７６】
時刻（４Ａ）では、φＣＲ３を高レベルＨに戻しφＣＲ２を低レベルＬにして（Ｈ，Ｈ，Ｌ）から（Ｈ，Ｌ，Ｈ）に遷移させることにより、図９Ｄに示すように、３列目の信号電荷が水平ＣＣＤレジスタ７へ転送される。
【００７７】
次に時刻（５Ａ）では、φＣＲ２を高レベルＨに戻しφＣＲ１を低レベルＬにして（Ｈ，Ｌ，Ｈ）から（Ｌ，Ｈ，Ｈ）に遷移させることにより、図９Ｅに示すように、２列目の信号電荷をコントロールレジスタ部６の２番目の行から３番目の行へ転送させる。
また、図７に示すように、この時刻（５Ａ）において、水平ＣＣＤレジスタ７の駆動パルスを２回印加して３列目の信号電荷を１列目まで転送する。
【００７８】
即ち、この時刻（５Ａ）の状態では、第３列目の信号電荷のみが水平ＣＣＤレジスタ７に転送され、第１列目と第２列目の信号電荷はコントロールレジスタ部６に残り、かつ記号２及び記号３で示したゲート（ＣＲ２，ＣＲ３）を低レベルＬにすれば、第１列目と第２列目の信号電荷も水平ＣＣＤレジスタ７に転送可能な状態にある。
【００７９】
そして、時刻（６Ａ）では、全ての転送電極のポテンシャルを低レベルＬにして（Ｌ，Ｈ，Ｈ）から（Ｌ，Ｌ，Ｌ）に遷移させることにより、図９Ｆに示すように、１列目の信号電荷及び２列目の信号電荷を水平ＣＣＤレジスタ７へ転送する。このとき、１列目の信号電荷と３列目の信号電荷が加算される。
【００８０】
図７に示すように、時刻（３）の状態の後、この第１の動作状態の（４Ａ），（５Ａ），（６Ａ）の状態を経て、垂直ＣＣＤレジスタ４における垂直転送が行われた後、再び時刻（１）〜（３）の状態を繰り返し、２行目の信号電荷をコントロールレジスタ部６に転送する。
【００８１】
そして、この２度目の時刻（１）〜（３）の状態の後に第２の動作状態に入る。
第２の動作状態は、時刻（３）の状態から（４Ｂ），（５Ｂ−１），（５Ｂ−２）の状態を経て（６Ｂ）の状態に至る動作である（図１０Ｇ〜図１０Ｊ参照）。
【００８２】
時刻（４Ｂ）では、φＣＲ３を高レベルＨに戻しφＣＲ１を低レベルＬにして（Ｈ，Ｈ，Ｌ）から（Ｌ，Ｈ，Ｈ）に遷移させることにより、図１０Ｇに示すように、２列目の信号電荷がコントロールレジスタ部６の２番目の行から３番目の行へ転送される。
【００８３】
次に時刻（５Ｂ）では、まず（５Ｂ−１）として、φＣＲ１を高レベルＨに戻しφＣＲ２を低レベルＬにして（Ｌ，Ｈ，Ｈ）から（Ｈ，Ｌ，Ｈ）に遷移させる。これにより、図１０Ｈに示すように、２列目の信号電荷及び３列目の信号電荷を水平ＣＣＤレジスタ７へ転送させる。このとき、既に水平ＣＣＤレジスタ７へ転送されている１行目２列目の信号電荷に２行目２列目の信号電荷が加算される。
続いて、（５Ｂ−２）として、水平ＣＣＤレジスタ７の駆動パルスを２回印加して（図７参照）、図１０Ｉに示すように、３列目の信号電荷を１列目まで転送する。
【００８４】
即ち、この時刻（５Ｂ−２）の状態では、第２列目及び第３列目の信号電荷が水平ＣＣＤレジスタ７に転送され、第１列の信号電荷のみコントロールレジスタ部６に残り、かつ記号３で示したゲート（ＣＲ３）を低レベルＬにすれば、第１列目の信号電荷も水平ＣＣＤレジスタ７に転送可能な状態にある。
【００８５】
そして、時刻（６Ｂ）では、全ての転送電極のポテンシャルを低レベルＬにして（Ｈ，Ｌ，Ｈ）から（Ｌ，Ｌ，Ｌ）に遷移させることにより、図１０Ｊに示すように、１列目の信号電荷を水平ＣＣＤレジスタ７へ転送する。このとき、１列目の信号電荷と３列目の信号電荷が加算される。
【００８６】
即ち、第１の動作状態は、３列のうちの１列例えば３列目の信号電荷を水平ＣＣＤレジスタ７へ転送し、この信号電荷を２列分水平転送させた後に、残りの２列例えば１列目及び２列目の信号電荷を水平ＣＣＤレジスタ７に転送する動作である。
また、第２の動作状態は、３列のうちの２列例えば２列目及び３列目の信号電荷を水平ＣＣＤレジスタ７へ転送し、この信号電荷を２列分水平転送させた後に、残りの１列例えば１列目の信号電荷を水平ＣＣＤレジスタ７に転送する動作である。
以上がコントロールレジスタ部６の基本動作である。
【００８７】
上述の基本動作を基に、水平方向の電荷の加算動作について図１１〜図１２を参照して説明する。
図中、電荷パケットを楕円で示し、記号Ｒ，Ｇ，Ｂは、それぞれ赤、緑、青の色フィルタに対応する画素のフォトダイオードから転送されてきた電荷であることを示す。
Ｒ，Ｇ，Ｂの添字例えばＲｘｙのｘは画素の列を、ｙは画素の行を示す。
ただし、ｙについては、垂直方向の加算が行われた場合には、ｙ＝１が画素の１行目と２行目の合成結果を示す。また、撮像装置から出力しても使用しない信号電荷は長方形で囲んでいる。
【００８８】
図１１Ａは、垂直ＣＣＤレジスタ４から、コントロールレジスタ部６に信号電荷電荷転送された直後の状態Ｔ１を示し、図７及び図８Ａに示す時刻（１）に対応する。
この状態Ｔ１から、図９Ｄに示す時刻（４Ａ）の状態にできることは前述の通りである。
【００８９】
この時刻（４Ａ）の状態に対応するのが図１１Ｂに示す状態Ｔ２である。この状態Ｔ２では、１つのブロック内の第３列目の電荷のみが水平ＣＣＤレジスタ７に転送され、第１列目及び第２列目の信号電荷はコントロールレジスタ部６内にとどまっている。
【００９０】
図１１Ｂの状態Ｔ２から水平ＣＣＤレジスタ７を２回転送した状態Ｔ３を図１１Ｃに示す。この図１１Ｃの状態Ｔ３は、図９Ｅに示す時刻（５Ａ）の状態に対応する。
第２列目の信号電荷がコントロールレジスタ部６の最終行に転送され、第１列目及び第２列目の信号電荷が水平ＣＣＤレジスタ７への転送を待機する状態となり、また水平ＣＣＤレジスタ７へ転送された３列目の信号電荷が１列目に転送される。
４列目〜６列目についても同様である。
【００９１】
図１１Ｃの状態から、コントロールレジスタ部６内に待機した第１列目の信号電荷及び第２列目の信号電荷を水平ＣＣＤレジスタ７へ転送した状態Ｔ４を、図１１Ｄに示す。この図１１Ｄの状態Ｔ４は、図９Ｆに示した時刻（６Ａ）の状態に対応する。
この図１１Ｄの状態Ｔ４では、ブロック内の第１列目の電荷Ｇ１１，Ｒ１４，・・・及び第３列目の電荷Ｇ１３，Ｒ１６，・・・が水平ＣＣＤレジスタ７内で加算される。
そして、このとき色フィルタの水平方向の周期が２画素繰り返しのため、必ず同色の信号電荷同士が加算される。
【００９２】
図１１Ｄの状態から、垂直ＣＣＤレジスタ４により信号電荷を転送し、コントロールレジスタ部６へ２行目の信号電荷Ｂ２１，Ｇ２２，Ｂ２３，・・・が転送された直後の状態Ｔ５を示したのが、図１２Ｅである。この図１２Ｅに示す状態Ｔ５は図７のタイミングチャートの２回目の時刻（１）の状態に対応する。
【００９３】
先に図７の時刻（１）の状態から図７の時刻（５Ｂ）の状態、即ち図１０Ｈに示す時刻（５Ｂ−１）の状態及び図１０Ｉに示す（５Ｂ−２）の状態へ遷移可能なことを説明した。
このうち、図１０Ｈに示す時刻（５Ｂ−１）の状態に対応するのが図１２Ｆに示す状態Ｔ６である。
この図１２Ｆに示す状態Ｔ６では、コントロールレジスタ部６の第２列目の信号電荷Ｇ２２，Ｂ２５，・・・及び第３列目の信号電荷Ｂ２３，Ｇ２６，・・・は水平ＣＣＤレジスタ７に転送され、第１列目の信号電荷Ｂ２１，Ｇ２４，・・・のみがコントロールレジスタ部６内にとどまり待機状態にある。
【００９４】
このとき、既に水平ＣＣＤレジスタ７に転送されていた第１行２列目の信号電荷Ｒ１２，Ｇ１５，・・・と新たに水平ＣＣＤレジスタ７に転送されてきた第２行２列目の信号電荷Ｇ２２，Ｂ２５，・・・は異なる色同士で加算されるが、これらは長方形で囲んだ使用しない信号であるため異なった色の混合が発生しても問題はない。
【００９５】
図１２Ｆの状態Ｔ６から水平ＣＣＤレジスタ７を２回転送した状態Ｔ７が図１２Ｇである。この図１２Ｇに示す状態Ｔ７は、図１０Ｉに示した時刻（５Ｂ−１）の状態に対応する。
これにより、まだ１行目の信号電荷と２行目の信号電荷との加算が行われてない３列目の信号電荷Ｂ２３，Ｇ２６，・・・が１列目に転送される。
【００９６】
図１２Ｇの状態Ｔ７からコントロールレジスタ部６内に待機した第２行１列目の電荷Ｂ２１，Ｇ２４，・・・を水平ＣＣＤレジスタ７に転送した状態Ｔ８が図１２Ｈである。この図１２Ｈの状態Ｔ８は、図１０Ｊに示した時刻（６Ｂ）の状態に対応する。
この状態Ｔ８では、ブロック内の１列目の電荷Ｂ２１，Ｇ２４，・・・及び３列目の電荷Ｂ２３，Ｇ２６，・・・が水平ＣＣＤレジスタ７内で加算され、このとき、色フィルタの水平方向の周期が２画素繰り返しのため、必ず同色の信号電荷同士が加算される。
【００９７】
以上で所望の動作が得られた。この結果、図４に示したように、各ブロックの中心を重心にした信号が得られ、またその色配列は元の色フィルタの配列と同一となるため、通常動作での信号処理と同一のアルゴリズムが使用できる。
【００９８】
補足として、図１１Ｂの状態Ｔ２から水平ＣＣＤレジスタ７を転送せずに、コントロールレジスタ部６内に待機した信号電荷（図１１Ｂでは各ブロックの１列目及び２列目の信号電荷）を全て水平ＣＣＤレジスタ７へ転送してから、水平ＣＣＤレジスタ７による転送を行うことにより、各行の信号電荷を混ぜ合わすことなくＣＣＤ固体撮像素子より出力することもできる。
【００９９】
従って、各画素を混合せずに出力する動作と、上述の信号電荷の加算を行う動作とをタイミングで切り替えることができる。
【０１００】
上述の実施の形態によれば、色フィルタが水平方向に２画素周期であり、水平方向３画素のブロックに分割して信号を処理するため、各ブロックの両端の画素は常に同一色であるので、混合しても異なった色の混合が発生せず、ブロック内の水平方向に２画素離れた信号電荷同士を加算混合することによりサンプル数を１／３に削減することができる。
【０１０１】
２．水平垂直方向の加算動作
次に、図１のカラーＣＣＤ固体撮像装置１の動作の他の実施の形態として、図１のカラーＣＣＤ固体撮像装置１に対して水平方向及び垂直方向に共に信号電荷の加算を行う場合を次に示す。
【０１０２】
この動作の実施の形態では、図１の２次元カラーＣＣＤ撮像装置１の水平方向垂直方向各３画素の合計９画素を１ブロックとする。
そして、後述するように、各ブロックの４隅の信号電荷を撮像素子内で加算し、垂直方向の信号電荷のサンプル数を垂直方向の画素数の１／３にする。
【０１０３】
図１３に水平方向及び垂直方向３画素の合計９画素を各ブロックに分けた状態を示す。
尚、図１３において、○印で囲まれた画素のフォトダイオードの電荷は加算されかつ信号として使用される電荷を表し、斜線を付した画素のフォトダイオードの電荷は、加算されるが信号として使用されない電荷を表している。
また×印を付した画素のフォトダイオードの電荷は、フォトダイオードから垂直ＣＣＤレジスタへの転送を行わず、フォトダイオードからドレインへ排出する電荷を表している。
【０１０４】
まず、各ブロックの中央行の３画素を除く６画素の信号電荷をフォトダイオード２から垂直ＣＣＤレジスタ４へ転送する（読み出し）。
【０１０５】
図１３中１行目〜３行目の画素に対応するブロックでは、左の１列目〜３列目のブロックからは信号電荷Ｇ１１，Ｒ１２，Ｇ１３及びＧ３１，Ｒ３２，Ｇ３３が垂直ＣＣＤレジスタ４へ転送され、右の４列目〜６列目のブロックからは信号電荷Ｒ１４，Ｇ１５，Ｒ１６及びＲ３４，Ｇ３５，Ｒ３６が垂直ＣＣＤレジスタ４へ転送される。
また、４行目〜６行目の画素に対応するブロックでも同様に、信号電荷Ｂ４１，Ｇ４２，Ｂ４３及びＢ６１，Ｇ６２，Ｂ６３と信号電荷Ｇ４４，Ｂ４５，Ｇ４６及びＧ６４，Ｂ６５，Ｇ６６が垂直ＣＣＤレジスタ４へ転送される。
【０１０６】
次に、垂直ＣＣＤレジスタ４に転送した各ブロックの６画素の信号電荷の内、中央列の２画素を除く４画素、即ち各ブロックの４隅の画素の信号電荷を撮像素子内で加算し、ブロックの中央列の２画素の信号電荷は隣接するブロック、本実施の形態では垂直方向に隣接するブロックの中央列の２画素の電荷の計４画素と固体撮像素子内で加算する。
【０１０７】
このようにすると、図１３中１列目〜３列目の画素に対応するブロックでは、信号電荷Ｇ１１，Ｒ１２，Ｇ１３、Ｇ３１，Ｒ３２，Ｇ３３、Ｂ４１，Ｇ４２，Ｂ４３及びＢ６１，Ｇ６２，Ｂ６３を、Ｇ１１＋Ｇ１３＋Ｇ３１＋Ｇ３３，Ｂ４１＋Ｂ４３＋Ｂ６１＋Ｂ６３，Ｒ１２＋Ｒ３２＋Ｇ４２＋Ｇ６２の組み合わせの信号にして水平ＣＣＤレジスタ７へ格納することができる。
【０１０８】
また、同様に図１３中の４列目〜６列目の画素に対応するブロックにおいて、信号電荷Ｒ１４，Ｇ１５，Ｒ１６、Ｒ３４，Ｇ３５，Ｒ３６、Ｇ４４，Ｂ４５，Ｇ４６及びＧ６４，Ｂ６５，Ｇ６６を加算し、Ｒ１４＋Ｒ１６＋Ｒ３４＋Ｒ３６，Ｇ４４＋Ｇ４６＋Ｇ６４＋Ｇ６６，Ｇ１５＋Ｇ３５＋Ｂ４５＋Ｂ６５の組み合わせの信号とすることができる。
【０１０９】
そして、このとき、１行目〜３行目の画素に対応するブロックの信号電荷を水平ＣＣＤレジスタ７に格納した後に、水平ＣＣＤレジスタ７の空のパケットに、４行目〜６行目の画素に対応するブロックの信号電荷を格納することができる。
【０１１０】
従って、１行目〜３行目のブロックの信号電荷と４行目〜６行目のブロックの信号電荷とは、水平ＣＣＤレジスタ７を１水平走査分駆動することにより全て水平ＣＣＤレジスタ７から出力することができる。
【０１１１】
そして、水平ＣＣＤレジスタ７から出力する４ブロック分（６行６列分）の信号Ｇ１１＋Ｇ１３＋Ｇ３１＋Ｇ３３，Ｒ１４＋Ｒ１６＋Ｒ３４＋Ｒ３６，Ｒ１２＋Ｒ３２＋Ｇ４２＋Ｇ４６，Ｂ４１＋Ｂ４３＋Ｂ６１＋Ｂ６３，Ｇ４４＋Ｇ４６＋Ｇ６４＋Ｇ６６，Ｇ１５＋Ｇ３５＋Ｂ４５＋Ｂ６５の６つの信号の内で、色が混ざった信号Ｒ１２＋Ｒ３２＋Ｇ４２＋Ｇ６２及びＧ１５＋Ｇ３５＋Ｂ４５＋Ｂ６５を使用せず、残りの４つの信号Ｇ１１＋Ｇ１３＋Ｇ３１＋Ｇ３３，Ｒ１４＋Ｒ１６＋Ｒ３４＋Ｒ３６，Ｂ４１＋Ｂ４３＋Ｂ６１＋Ｂ６３，Ｇ４４＋Ｇ４６＋Ｇ６４＋Ｇ６６を信号処理部で使用することにより、異なった色同士の混合を生じないでサンプル数を低減することができる。
【０１１２】
また、このとき、図１４に示すように、○印に示す加算された信号の重心位置は、水平方向及び垂直方向に共に３画素周期に位置している。○印の外に示した記号は加算された成分の図２２における座標位置を示している。
これは、図示していない７行目以降や７列目以降に対応するブロックにおいても、同様に水平方向及び垂直方向に共に３画素周期になる。
【０１１３】
従って、上述の信号処理により、水平方向及び垂直方向のサンプリング点の空間的距離を均一にすることができる。
【０１１４】
また、この場合、垂直方向の信号電荷のサンプル数は、１ブロックの垂直方向の３画素に対して１サンプルと、垂直方向の画素数の１／３となる。
【０１１５】
さらに、図１４の３色Ｒ，Ｇ，Ｂの位置は、２行目がＧ，Ｒ，Ｇ，・・・５行目がＢ，Ｇ，Ｂ，・・・と図２に示した色フィルタの色配列と略同一の位置関係を有している。
【０１１６】
上述の動作を行うことによって、サンプル数を低減することができ、また水平方向及び垂直方向のサンプリング点の空間的距離が均一で、かつ上述のように色フィルタの色配列と略同一の位置関係を有するため、信号処理のアルゴリズムを従来の加算しない動作の場合と同一のアルゴリズムを用いることができ、色の混合を生じないで信号処理を簡略化することができる。
【０１１７】
尚、上述の動作の説明においては、図２に示した２×２周期の繰り返しのベイヤー配列の色フィルタにより説明したが、水平方向垂直方向に２画素周期の繰り返しの色フィルタの全てに適用することができる。
【０１１８】
次に、上述の水平垂直方向の加算方法を実現する具体的な構成及び動作について説明する。
【０１１９】
２Ｖ．垂直方向の加算動作
まず、水平垂直方向の加算の内、垂直方向の加算動作について説明する。
【０１２０】
図１５は、図１に示したカラーＣＣＤ固体撮像装置１の全体図の内、垂直ＣＣＤレジスタ４の転送電極を構成するゲート電極の具体的配置について示したものである。
【０１２１】
図１５の構成において、各画素は、フォトダイオード２と垂直ＣＣＤレジスタ４、及びフォトダイオード２と垂直ＣＣＤレジスタ４との間の転送を制御するフレームトランスファゲート即ち読み出しゲート、及び各画素を分離するチャネルストップ（図示せず）からなる。
【０１２２】
そして、垂直ＣＣＤレジスタ４は、転送電極Ｖ１，Ｖ２，Ｖ３ａ，Ｖ３ｂを有して成る３相ＣＣＤレジスタで構成され、垂直ＣＣＤレジスタ４の駆動は、各転送電極Ｖ１，Ｖ２，Ｖ３ａ，Ｖ３ｂに、それぞれφＶ１、φＶ２、φＶ３ａ、φＶ３ｂの４端子からパルスを印加して行う。
尚、後述する垂直ＣＣＤレジスタ４の通常の転送動作においてはφＶ３ａとφＶ３ｂは同一パルスでよい。
【０１２３】
φＶ３ａとφＶ３ｂが印加されるゲート電極Ｖ３ａ，Ｖ３ｂは、ここでは垂直ＣＣＤレジスタ４の垂直転送電極の他に、上述のフレームトランスファゲート即ちいわゆる読み出しゲート電極も兼ねている。
【０１２４】
そして、図１５中に示した３画素周期のブロックにおいて、各ブロックの垂直方向で両端行の画素のフレームトランスファゲートにφＶ３ａを印加し、各ブロックの中央行の画素のフレームトランスファゲートにφＶ３ｂを印加するように構成することにより、下記の２種類の動作が可能となる。
【０１２５】
（１）第１の動作（通常の動作）
第１の動作は、通常の動作で、φＶ３ａとφＶ３ｂの両方に読み出し用の駆動パルスを印加することにより、全てのフォトダイオード２に蓄積された信号電荷を、垂直ＣＣＤレジスタ４に転送する動作である。
【０１２６】
（２）第２の動作（加算動作）
第２の動作は、加算動作で、φＶ３ａのみに読み出し用の駆動パルスを印加することにより、φＶ３ａに対応する画素、即ちブロックの両端行の画素の信号電荷をフォトダイオード２から垂直ＣＣＤレジスタ４に転送する。一方、φＶ３ｂには駆動パルスを印加せず、φＶ３ｂに対応する画素、即ちブロックの中央行の画素の電荷は転送せずにフォトダイオード２に蓄積したままにしておく。
【０１２７】
上述の第２の動作により、図１５中の第１列で示すと、Ｇ１１，Ｇ３１，Ｂ４１，Ｂ６１，・・・の信号電荷は垂直ＣＣＤレジスタ４に転送され、一方Ｂ２１，Ｇ５１，Ｂ８１，・・・の信号電荷は垂直ＣＣＤレジスタ４には転送されない。
このときの第１列と第２列の一部の信号電荷の状態を図１６に示す。
即ち、各ブロックの中央行の画素の信号電荷が間引かれて、残りの画素の信号電荷が転送される。
【０１２８】
尚、垂直ＣＣＤレジスタ４に転送されないＢ２１，Ｇ５１，Ｂ８１，・・・の信号電荷の処理は、基板排出型の電子シャッタ機能等により、フォトダイオード２からドレイン（図示せず）に排出するのが望ましい。
【０１２９】
この図１６の段階で、Ｇ１１とＧ３１、Ｂ４１とＢ６１、・・・の組み合わせで信号電荷を加算することは容易に行うことができる。
この信号電荷の加算は、フォトダイオード２から垂直ＣＣＤレジスタ４へ転送した直後に行っても良いし、垂直ＣＣＤレジスタ４から水平ＣＣＤレジスタ７へ転送する段階で行っても良いし、或いはコントロールレジスタ部６へ転送される段階で加算しても良い。
【０１３０】
２Ｈ．水平方向の加算
次に水平方向の加算について説明する。
基本的な構成及び動作は、前述の水平方向の加算動作を行う実施の形態と同様にして行う。
【０１３１】
即ち、例えば前述の水平方向の加算動作の実施の形態と同様に、垂直ＣＣＤレジスタ４と水平ＣＣＤレジスタ７の間に、３層のゲート電極層からなる転送電極ＣＲ１，ＣＲ２，ＣＲ３を有するコントロールレジスタ部６を配置して、これを動作させることにより、水平方向の加算を行うことができる。
【０１３２】
例えば垂直方向の信号電荷の加算を垂直ＣＣＤレジスタ４で行う場合には、図１６の状態から垂直方向の信号電荷の加算が行われる。例えば１行目〜３行目の画素に対応するブロックの信号電荷は、垂直方向に加算され信号電荷Ｇ１１＋Ｇ３１，Ｒ１２＋Ｒ３２，Ｇ１３＋Ｇ３３，Ｒ１４＋Ｒ３４，Ｇ１５＋Ｇ３５，Ｒ１６＋Ｒ３６が得られる。
【０１３３】
そして、この後これらの加算された信号電荷に対して、前述の水平方向の加算動作と同様の駆動を行うことにより、図１７〜図１８に図１１〜図１２に示したと同様の転送の状態を示すように信号電荷の水平方向の加算及び水平転送を行うことができる。
まず図１７Ａに示すように、１行目〜３行目の画素に対応するブロックの信号電荷が垂直方向に加算された信号電荷Ｇ１１＋Ｇ３１，Ｒ１２＋Ｒ３２，Ｇ１３＋Ｇ３３，Ｒ１４＋Ｒ３４，Ｇ１５＋Ｇ３５，Ｒ１６＋Ｒ３６が、コントロールレジスタ部６に転送される。
【０１３４】
その後、コントロールレジスタ部６内での転送を行うことにより、図１７Ｂに示すように、各ブロックの３列の内の１列、例えば３列目の信号電荷Ｇ１３＋Ｇ３３，Ｒ１６＋Ｒ３６が水平ＣＣＤレジスタ７に転送され、残りの列例えば１列目と２列目の信号電荷は待機状態になる。
【０１３５】
次に、水平ＣＣＤレジスタ７を駆動し水平方向２列分駆動させ、続いて残りの列の信号電荷を水平ＣＣＤレジスタ７に転送することにより、図１７Ｃに示すような、１列目と３列目が加算され、１行目〜３行目の画素に対応するブロックの４隅の画素の信号電荷を加算した信号Ｇ１１＋Ｇ１３＋Ｇ３１＋Ｇ３３，Ｒ１４＋Ｒ１６＋Ｒ３４＋Ｒ３６が得られる。
【０１３６】
即ち、これらの１行目〜３行目の画素に対応するブロックの信号電荷が垂直方向に加算された信号電荷を水平ＣＣＤレジスタ７に転送し、かつ各ブロックの１列目の信号と３列目の信号を加算することができる。
【０１３７】
以上の操作を４行目〜６行目の画素に対応するブロックの加算された信号電荷Ｂ４１＋Ｂ６１，Ｇ４２＋Ｇ６２，Ｂ４３＋Ｂ６３，Ｇ４４＋Ｇ６４，Ｂ４５＋Ｂ６５，Ｇ４６＋Ｇ６６に対しても行う。
これらの加算された信号電荷を垂直ＣＣＤレジスタ４からコントロールレジスタ部６に転送し、コントロールレジスタ部６内での転送を行って、その後、図１７Ｄに示すように、各ブロックの３列の内の２列、例えば２列目と３列目の信号電荷を水平ＣＣＤレジスタ７に転送する。
【０１３８】
そして、水平ＣＣＤレジスタ７を駆動して２列分転送した後、待機状態にあった各ブロックの残りの１列例えば１列目の信号電荷を水平ＣＣＤレジスタ７に転送することにより、図１８Ｅに示すように、４行目〜６行目の画素に対応するブロックの４隅の画素の信号電荷を加算した信号Ｂ４１＋Ｂ４３＋Ｂ６１＋Ｂ６３，Ｇ４４＋Ｇ４６＋Ｇ６４＋Ｇ６６、及び図１３で斜線で示したブロックの中央列の２画素の信号電荷と隣接するブロックの中央列の２画素の信号電荷の計４画素の信号電荷を加算した信号電荷Ｒ１２＋Ｒ３２＋Ｇ４２＋Ｇ６２，Ｇ１５＋Ｇ３５＋Ｂ４５＋Ｂ６５が得られる。
また、水平ＣＣＤレジスタ７のパケットが全て信号電荷で埋められる。
【０１３９】
そしてこのとき、Ｇ１１＋Ｇ１３＋Ｇ３１＋Ｇ３３，Ｒ１４＋Ｒ１６＋Ｒ３４＋Ｒ３６，Ｂ４１＋Ｂ４３＋Ｂ６１＋Ｂ６３，Ｇ４４＋Ｇ４６＋Ｇ６４＋Ｇ６６，・・・は、図１４に示したように、それぞれのブロックの中央に信号の重心を有し、重心点の距離関係は元の色フィルタの距離関係と相似となる。
【０１４０】
撮像素子から出力される残りの信号、例えばＲ１２＋Ｒ３２＋Ｇ４２＋Ｇ６２等の、図１３で斜線で示したブロックの中央列の２画素の信号電荷と隣接するブロックの中央列の２画素の信号電荷の計４画素の信号電荷を加算した信号電荷に関しては、その後信号処理によって取り除く。
【０１４１】
従って、サンプル数は９画素に対して１サンプルが得られるので画素数の１／９となり、水平ＣＣＤレジスタの駆動周波数を一定とすると、通常動作に比べ６倍のフレームレートとなる。
【０１４２】
上述の実施の形態では、垂直ＣＣＤレジスタ４を３相駆動の垂直ＣＣＤレジスタ４として説明しているが、別の方式例えば２相や４相でも構わない。
【０１４３】
上述の実施の形態によれば、水平方向及び垂直方向に２画素周期であり、３×３画素周期の９画素のブロックに分割して処理するため、各ブロックの隅の画素は常に同一色であるので、混合しても異なった色の混合が発生せず、ブロック内の水平垂直方向に３画素離れた信号電荷同士を加算混合することによりサンプル数を１／９に削減することができる。
【０１４４】
そして、ブロックの中央の不要な画素信号は、垂直方向に隣接するブロックの中央の画素信号と混合して、ＣＣＤから出力することにより、不要な信号の使用パケット数を削減でき、かつＣＣＤ固体撮像素子の構造の複雑化を回避できる。
このため、水平垂直方向（水平方向）のサンプル点の間隔を均一にできるため、使用する色フィルタとの相似はサンプル点と色配列が得られ、信号処理アルゴリズムの複雑化を回避できる。またサンプル点間の距離が均一なため、モワレや解像度の点でも有利になる。
【０１４５】
また、加算を行うため感度が向上する。
さらに、一部の画素の信号電荷を使用しているため、空間的にローパスフィルタがかかり、モワレを低減することができる。
【０１４６】
図１９に加算することによるローパスフィルタ効果を示す。
実線は上述の実施の形態で行った、３画素中隅の２画素を読み出して加算する加算動作による場合であり、鎖線は３画素中１画素を読み出して信号出力とする場合を示す。
図１９のｘ軸は、画素周期を１としたときの周波数を示す。即ち、通常の動作では、サンプリング周波数＝１とし、３画素で１サンプルとする加算動作のときのサンプリング周波数＝１／３とする。
また、ｙ軸は、正規化したレスポンスの値を相対値で示す。
尚、図１９では画素の開口率を１００％と仮定して計算を行っている。
【０１４７】
鎖線で示す３画素の内１画素のみ使用する、即ち間引きのみを行う場合には、実質的な開口は通常の１画素１サンプルの場合と同じであり、次の数１で表される。
【０１４８】
【数１】
ｙ（ｆ）＝｜ｓｉｎｃ（ｆ）｜
【０１４９】
一方、３画素中の隅の画素を加算して１つの信号電荷（混合電荷）を得る場合には、加算の効果により櫛形フィルタがかかり、実質的な開口は、次の数２で表される。
【０１５０】
【数２】
ｙ（ｆ）＝｜ｓｉｎｃ（ｆ）ｃｏｓ（２πｆ）｜
【０１５１】
図１９から、加算を行うことにより、ローパスフィルタ効果が効いて、帯域が制限されていることがわかる。
【０１５２】
また、サンプリング周波数ｆ＝１／３でサンプリングした場合、図１９のｆ＝１／３のレスポンスが１次からの折り返しとして、信号のＤＣ成分に加わる。
従って、図１９でｙ（１／３）を見ると、加算を行うことにより、１次のＤＣ成分への折り返しが、間引いただけの鎖線の場合の約０．８から、実線の場合の約０．４へと半減することがわかる。
【０１５３】
即ち、加算によって折り返しのレスポンスが小さくなり、これによりモワレも低減される。
【０１５４】
尚、上述の各実施の形態では、１ブロックを３画素周期又は３×３画素周期としたが、一般的には３以上の奇数画素周期とすれば、同様のことができる。
そして、特に画素重心（画素中心）が１ブロックの中心の画素に一致するように、転送レジスタ内で信号電荷を加算して混合電荷を得るように駆動を行うことにより、データ数の低減による高速動作を行うことができ、かつサンプル点の空間的距離関係を均一にすることができる。
【０１５５】
水平方向又は垂直方向に５画素以上の奇数画素周期のブロックとする場合には、隅の画素以外にも隅の画素と同一色の色フィルタを有する画素があるため、この画素を加算する駆動も可能である。この方がモワレに対しては有利である。
ただし、電極構造や駆動方法が複雑化する場合もある。
【０１５６】
本発明は、インターライントランスファ型、フレームインターライントランスファ型の他、受光機能を有する垂直レジスタを画素とするフレームトランスファ型の固体撮像装置にも適用できる。
【０１５７】
尚、本発明は、単色や白黒用の固体撮像装置にも適用できる。単色や白黒用の固体撮像装置においても、データ数が低減され高速動作が可能になると共に、信号電荷の加算によってモワレを低減することができる。
【０１５８】
上述の構成の固体撮像装置及びその駆動方法を用いた本発明に係るカメラの概略構成図を図２０に示す。
【０１５９】
図２０において、被写体からの入射光はレンズ２１を含む光学系によって固体撮像素子２２の撮像面上に結像される。固体撮像素子２２としては、図１に示した構成のカラーＣＣＤ固体撮像装置１に用いられる固体撮像素子と同様の構成の固体撮像素子が用いられる。
この固体撮像素子２２は、駆動系２３によって前述した駆動方法を基に駆動される。そして、固体撮像素子２２の出力信号は、信号処理系２４で種々の信号処理が施されて映像信号となる。
【０１６０】
上述の構成のカメラにおいては、固体撮像素子２２から適度にコントロールされたダイナミックレンジを有する信号が直接出力される。この出力信号を従来と同じ構成の信号処理系２４に入力することで、従来システムとの整合性も高いカメラを実現することができる。
【０１６１】
そして、水平方向３画素からなるブロックの中央の１画素の信号電荷と、隣接するブロックの中央の１画素の信号電荷とを加算して得た混合電荷を固体撮像素子の外部で取り除き、各ブロックの中央を除く２画素の信号電荷を加算して得た混合電荷を有効な信号出力として用いる高速動作のモード、或いは水平方向３画素及び垂直方向３画素の合計９画素からなるブロックの中央列の中央行を除いた２画素の信号電荷と隣接するブロックの中央列の中央行を除いた２画素の信号電荷の計４画素の信号電荷を固体撮像素子内で加算して得た混合信号を固体撮像素子の外部で取り除き、各ブロックの４隅の４画素の信号電荷を固体撮像素子内で加算した混合電荷を有効な信号出力として用いる高速動作のモードを設定する。
【０１６２】
この高速動作のモードと、通常の撮像モードとの切り替えモードを有してカメラを構成すれば、電子ファインダでの観測時には高速動作のモードで受光量の変化に高速に対応して高い動解像度の画像を得ることができ、一方撮影時には通常の撮像モードで静止画の解像度を高くすることができる。
【０１６３】
本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
【０１６４】
【発明の効果】
上述の本発明の固体撮像素子の駆動方法によれば、水平方向３画素又は水平方向３画素垂直方向３画素の合計９画素から１ブロックを構成し、２ブロックの画素から３つの加算された信号電荷が得られるので、データ数が低減される。また、データ数が低減されると共に水平レジスタが信号電荷でパケットに空きがなく埋められるので、高速動作が可能になる。
【０１６６】
また、上述の本発明の固体撮像素子によれば、垂直レジスタの水平レジスタ側の一部に設けられた３つの転送電極が、それぞれ相異なる３層のゲート電極層の内の１層から形成されていることにより、水平レジスト側の転送電極及び、その反対側の転送電極を３層のゲート電極層の内の２層から構成することができ、垂直レジスタ及び水平レジスタを含めて使用するゲート電極層が３層ですむ。
また、３つの転送電極が垂直レジスタの３列周期で配置されたことにより、３列をブロックとした信号電荷の転送の制御を行うことができ、このブロック単位における水平方向の信号電荷の加算動作を行うことが可能になる。
【０１６７】
上述の本発明のカメラによれば、水平方向３画素又は水平方向３画素垂直方向３画素の合計９画素から構成された１ブロックの画素から有効な信号出力が１つ得られるのでデータを１／３又は１／９にすることができ、これにより画素ごとに信号電荷を出力する通常撮像モードより高速に動作が行われるので、例えばこの高速撮像モードを用いてファインダによる観測や撮影範囲のモニタ等を行うことができる。
【図面の簡単な説明】
【図１】本発明に係るカラーＣＣＤ固体撮像装置の概略構成図（平面図）である。
【図２】図１のカラーＣＣＤ固体撮像装置に用いる色フィルタの配置構成を示す平面図である。
【図３】図１のカラーＣＣＤ固体撮像装置において、水平方向３画素を各ブロックに分けた状態を示す図である。
【図４】水平方向の加算動作における加算された信号の重心位置を示す図である。
【図５】水平方向の加算を行うための垂直ＣＣＤレジスタとコントロールレジスタの電極構成を示す平面図である。
【図６】図５の電極配置を簡略化した平面図である。
【図７】水平方向の加算を行う際の各転送電極の駆動パルスのタイミングチャートである。
【図８】Ａ〜Ｃ  コントロールレジスタにおける電荷の転送制御を示すポテンシャル図である。
【図９】Ｄ〜Ｆ  コントロールレジスタにおける電荷の転送制御を示すポテンシャル図である。
【図１０】Ｇ〜Ｊ  コントロールレジスタにおける電荷の転送制御を示すポテンシャル図である。
【図１１】Ａ〜Ｄ  水平方向の加算動作における信号電荷の転送状態を示す図である。
【図１２】Ｅ〜Ｈ  水平方向の加算動作における信号電荷の転送状態を示す図である。
【図１３】図１のカラーＣＣＤ固体撮像装置において、水平方向３画素垂直法３画素の合計９画素の各ブロックに分けた状態を示す図である。
【図１４】水平垂直方向の加算動作における加算された信号の重心位置を示す図である。
【図１５】垂直方向の加算を行うための垂直ＣＣＤレジスタの転送電極の構成を示す平面図である。
【図１６】垂直方向の加算を行う場合において、フォトダイオードから信号電荷を垂直ＣＣＤレジスタに読み出した状態を示す図である。
【図１７】Ａ〜Ｄ  水平垂直方向の加算動作における信号電荷の転送状態を示す図である。
【図１８】Ｅ  水平垂直方向の加算動作における信号電荷の転送状態を示す図である。
【図１９】加算を行うことによるローパス効果を比較説明する図である。
【図２０】本発明のカメラの一実施の形態の概略構成図（回路ブロック図）である。
【図２１】垂直方向に２画素離れた信号電荷を垂直転送レジスタ内で加算した信号を得る固体撮像装置における信号転送の概念図である。
【図２２】色フィルタの色配列を示す図である。
【図２３】水平垂直方向に２画素離れた信号電荷を垂直転送レジスタ内で加算した信号を得る固体撮像装置における信号転送の概念図である。
【符号の説明】
１  カラーＣＣＤ固体撮像装置、２  フォトダイオード、３  読み出しゲート、４  垂直ＣＣＤレジスタ、５  撮像領域、６  コントロールレジスタ部、７  水平ＣＣＤレジスタ、８  電荷検出アンプ、９  出力端子、２１  レンズ、２２  固体撮像素子、２３  駆動系、２４  信号処理系、Ｖ１，Ｖ２，Ｖ３ａ，Ｖ３ｂ垂直転送電極、ＣＲ１，ＣＲ２，ＣＲ３  コントロールレジスタの転送電極
【図１】
0004140077.tif 000002
【図２】
0004140077.tif 000003
【図３】
0004140077.tif 000004
【図４】
0004140077.tif 000005
【図５】
0004140077.tif 000006
【図６】
0004140077.tif 000007
【図７】
0004140077.tif 000008
【図８】
0004140077.tif 000009
【図９】
0004140077.tif 000010
【図１０】
0004140077.tif 000011
【図１１】
0004140077.tif 000012
【図１２】
0004140077.tif 000013
【図１３】
0004140077.tif 000014
【図１４】
0004140077.tif 000015
【図１５】
0004140077.tif 000016
【図１６】
0004140077.tif 000017
【図１７】
0004140077.tif 000018
【図１８】
0004140077.tif 000019
【図１９】
0004140077.tif 000020
【図２０】
0004140077.tif 000021
【図２１】
0004140077.tif 000022
【図２２】
0004140077.tif 000023
【図２３】
0004140077.tif 000024