(57)【特許請求の範囲】
【請求項１】
電圧を供給するＡＣ電源部と、前記ＡＣ電源部から供給される電圧を降圧したリセット信号を出力するリセット信号生成部と、前記ＡＣ電源部から供給される電圧と前記リセット信号生成部から入力されるリセット信号の両方がドロップしていないとき制御端子からＨｉ信号を出力し、少なくとも一方がドロップしているとき制御端子からＬｏ信号を出力する電源マイコン部と、前記電源マイコン部のＬｏ信号をベースに入力したときエミッタにつながれた前記ＡＣ電源部が電圧を供給する電源ラインから電圧を入力し、コレクタからダイオードを介して前記リセット信号の電圧をバックアップするトランジスタとを備えたことを特徴とするリセット回路。
【請求項２】
前記電源マイコン部は、電源投入時のある一定期間はＨｉ信号を出力しないことを特徴とする請求項１記載のリセット回路。
【請求項３】
前記リセット信号生成部から前記リセット信号を電源マイコン部に出力するリセット信号ラインにリセット信号のドロップを緩和させるコンデンサを備えたことを特徴とする請求項１記載のリセット回路。
【請求項４】
前記電源マイコンの制御端子からＨｉ信号をゲートから入力して前記ＡＣ電源部が電圧を供給するサブ電源ラインを開くＮチャネル型ＦＥＴトランジスタを備えたことを特徴とする請求項２記載のリセット回路。
【請求項５】
前記トランジスタのコレクタにゲートが接続され、前記電源マイコンの制御端子がＨｉ信号を出力したとき前記ＡＣ電源部が電圧を供給するサブ電源ラインを開くＰチャネル型ＦＥＴトランジスタを備えたことを特徴とする請求項２記載のリセット回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、テレビジョン受信機におけるリセット回路（国際特許分類  Ｈ０４Ｎ）に関するものである。
【０００２】
【従来の技術】
従来はＡＣアダプタを用いた超小型テレビジョン受信機では電源供給ラインに容量の大きい大型コンデンサを配して、電源投入時の突入電流によりＡＣアダプタから供給される電圧がドロップするのを防止し、リセット信号がドロップするのを防止していた。
【０００３】
【発明が解決しようとする課題】
ところが、大型コンデンサを配することにより基板面積が大きくなり、また、高さ制限もあるためテレビジョン受信機を小型化するためには大きな障害になっていた。
【０００４】
【課題を解決するための手段】
前記課題を解決するために、本発明のリセット回路は、ＡＣアダプタから電源マイコンに電圧を供給し、リセットＩＣからリセット信号を電源マイコンに入力する回路においてトランジスタのエミッタをＡＣアダプタから供給される電圧ラインに接続し、そのトランジスタのベースを電源マイコンに接続し、ダイオードを介してそのトランジスタのコレクタをリセット信号ラインに接続する様に構成している。
【０００５】
この構成により、電源投入時の突入電流でＡＣアダプタの供給電圧がドロップすることにより起こるリセット電圧のドロップをバックアップすることを特徴としたものであり、電源投入時の瞬時のリセット誤動作防止することが出来るという作用を有する。
【０００６】
【発明の実施の形態】
本発明の実施の形態１に記載の発明は、ＡＣアダプタから電源マイコンに電圧を供給し、リセットＩＣからリセット信号を電源マイコンに入力する回路においてトランジスタのエミッタをＡＣアダプタから供給される電圧ラインに接続し、そのトランジスタのベースを電源マイコンに接続し、ダイオードを介してそのトランジスタのコレクタをリセット信号ラインに接続することにより、電源投入時の突入電流でＡＣアダプタの供給電圧がドロップすることにより起こるリセット電圧のドロップをバックアップすることを特徴としたものであり、電源投入時の瞬時のリセット誤動作防止することが出来るという作用を有する。
【０００７】
本発明の実施の形態２に記載の発明は、電源投入時のリセット信号のチャタリングカウントを行い、電源投入時のある一定期間は制御端子にはＨｉ信号を出力しないように制御する電源マイコンを有し、ＡＣアダプタから電源マイコンに電圧を供給し、リセットＩＣからリセット信号を電源マイコンに入力する回路において、トランジスタのエミッタをＡＣアダプタから供給される電圧ラインに接続し、そのトランジスタのベースを電源マイコンに接続し、ダイオードを介してそのトランジスタのコレクタをリセット信号ラインに接続することにより、電源投入時の突入電流でＡＣアダプタの供給電圧がドロップすることにより起こるリセット電圧のドロップをトランジスタでバックアップし、電源投入時の瞬時のリセット誤動作防止することを特徴としたものであり、電源投入時の瞬時のリセット誤動作防止することが出来るという作用を有する。
【０００８】
本発明の実施の形態３に記載の発明は、リセット信号ラインに時定数を持ったコンデンサを有し、ＡＣアダプタから電源マイコンに電圧を供給し、リセットＩＣからリセット信号を電源マイコンに入力する回路において、トランジスタのエミッタをＡＣアダプタから供給される電圧ラインに接続し、そのトランジスタのベースを電源マイコンに接続し、ダイオードを介してそのトランジスタのコレクタをリセット信号ラインに接続することにより、電源投入時の突入電流でＡＣアダプタの供給電圧がドロップすることにより起こるリセット電圧のドロップをトランジスタでバックアップし、電源投入時の瞬時のリセット誤動作防止することを特徴としたものであり、電源投入時の瞬時のリセット誤動作防止することが出来るという作用を有する。
【０００９】
本発明の実施の形態４に記載の発明は、Ｎチャネル型ＦＥＴトランジスタでサブ電源を開閉して電源投入時の突入負荷電流を削減し、電源投入時のリセット信号のチャタリングカウントを行い、電源投入時のある一定期間は制御端子にはＨｉ信号を出力しないように制御する電源マイコンを有し、ＡＣアダプタから電源マイコンに電圧を供給し、リセットＩＣからリセット信号を電源マイコンに入力する回路において、トランジスタのエミッタをＡＣアダプタから供給される電圧ラインに接続し、そのトランジスタのベースを電源マイコンに接続し、ダイオードを介してそのトランジスタのコレクタをリセット信号ラインに接続することにより、電源投入時の突入電流でＡＣアダプタの供給電圧がドロップすることにより起こるリセット電圧のドロップをトランジスタでバックアップし、電源投入時の瞬時のリセット誤動作防止することを特徴としたものであり、電源投入時の瞬時のリセット誤動作防止することが出来、さらに負荷回路にも安定した電源を供給出来るという作用を有する。
【００１０】
本発明の実施の形態５に記載の発明は、Ｐチャネル型ＦＥＴトランジスタでサブ電源を開閉して電源投入時の突入負荷電流を削減し、電源投入時のリセット信号のチャタリングカウントを行い、電源投入時のある一定期間は制御端子にはＨｉ信号を出力しないように制御する電源マイコンを有し、ＡＣアダプタから電源マイコンに電圧を供給し、リセットＩＣからリセット信号を電源マイコンに入力する回路において、トランジスタのエミッタをＡＣアダプタから供給される電圧ラインに接続し、そのトランジスタのベースを電源マイコンに接続し、ダイオードを介してそのトランジスタのコレクタをリセット信号ラインに接続することにより、電源投入時の突入電流でＡＣアダプタの供給電圧がドロップすることにより起こるリセット電圧のドロップをトランジスタでバックアップし、電源投入時の瞬時のリセット誤動作防止することを特徴としたものであり、電源投入時の瞬時のリセット誤動作防止することが出来、さらに負荷回路にも安定した電源を供給出来るという作用を有する。
【００１１】
（実施の形態１）
以下、本発明の実施の形態１について、図１、図２を用いて説明する。
【００１２】
図１は本発明の実施の形態１におけるリセット回路を示し、図１において１は電源を供給するＡＣアダプタである。２は電源マイコンである。３はＡＣアダプタ１の電源から供給される電圧から電源マイコン２へ適切な電圧に降圧したリセット信号を出力するリセットＩＣである。４はリセット信号をバックアップするために設けられたトランジスタである。５はベース抵抗である。６はダイオードである。また、点ＡはＡＣアダプタ１から供給される電源ラインである。点ＢはリセットＩＣ３から出力されるリセット信号ラインである。点Ｃは電源マイコン２の制御端子の制御信号ラインである。
【００１３】
図２は本発明の実施の形態１における動作波形図を示し、図２において（ａ）は電源ラインＡの電圧波形を示す。（ｂ）はリセット信号ラインＢの信号波形を示す。（ｃ）は電源マイコン２の制御端子Ｃの制御信号波形を示す。（ｄ）はトランジスタ４が動作する期間を示す。（ｅ）はバックアップされた後のリセット信号ラインＢの信号波形を示す。
【００１４】
以下、その動作について説明する。
【００１５】
電源マイコン２はＡＣアダプタ１から電源が供給され、かつリセットＩＣ３からリセット信号を入力されると駆動する。トランジスタ４は電源マイコン２の制御端子ＣがＬｏのとき動作しダイオード６を介してリセット信号ラインに電圧をバックアップする。通常時は電源マイコン２の制御端子ＣはＨｉでありトランジスタ４は動作しない。
【００１６】
電源投入時、ＡＣアダプタ１から電源が供給されるが負荷回路への突入電流のためＡＣアダプタ１から供給される電圧が一瞬ドロップし、図２（ａ）のような電圧波形となる。そのためリセットＩＣ３を駆動する電圧もドロップするためリセットＩＣ３から出力するリセット信号も一瞬ドロップし、図２（ｂ）のような信号波形となる。一方、電源マイコン２は一瞬立ち上がりすぐに一瞬リセット信号がドロップしてから安定するため、電源マイコン２の制御端子は図２（ｃ）のような波形となる。この図２（ｃ）の期間（ｄ）のときにトランジスタ４は動作しダイオード６を介してリセット信号ラインに電圧を供給する。それによりリセット信号はバックアップされリセット信号はドロップしない図２（ｅ）のような波形となり、電源マイコン２には安定したリセット信号が入力されることとなり電源投入時の瞬時のリセット誤動作を防止する。
【００１７】
（実施の形態２）
以下、本発明の実施の形態２について、図３を用いて説明するが、実施の形態１と同一のところについては説明を省略する。
【００１８】
図３は本発明の実施の形態２における動作波形図を示す。図３において（ｆ）は電源ラインＡの電圧波形を示す。（ｇ）はリセット信号ラインＢの信号波形を示す。（ｈ）は電源マイコン２の制御端子Ｃの制御信号波形を示す。ｉはトランジスタ４が動作する期間を示す。（ｊ）はバックアップされた後のリセット信号ラインＢの信号波形を示す。
【００１９】
以下、その動作について説明する。
【００２０】
電源マイコン２では電源投入時のリセット信号のチャタリングカウントを行い、電源投入時のある一定期間は制御端子ＣにはＨｉ信号を出力しないように制御する。それにより、図３（ｆ）のような制御信号波形となる。また、電源投入時ある一定期間制御端子ＣがＬｏであるためトランジスタ４は動作しダイオード６を介してリセット信号ラインに電圧を供給する。それによりリセット信号はバックアップされリセット信号はドロップしない図３（ｇ）のような波形となり、電源マイコン２にはより安定したリセット信号が入力されることとなり電源投入時の瞬時のリセット誤動作を防止する。
【００２１】
（実施の形態３）
以下、本発明の実施の形態３について、図４、図５を用いて説明するが、実施の形態１と同一のところについては説明を省略する。
【００２２】
図４は本発明の実施の形態３におけるリセット回路を示し、図４において７はリセット信号に時定数を持たせるためのコンデンサである。
【００２３】
図５は本発明の実施の形態３における動作波形図を示す。図５において（ｋ）は電源ラインＡの電圧波形を示す。（ｌ）はリセット信号ラインＢの信号波形を示す。（ｍ）は電源マイコン２の制御端子Ｃの制御信号波形を示す。ｎはトランジスタ４が動作する期間を示す。（ｏ）はバックアップされた後のリセット信号ラインＢの信号波形を示す。
【００２４】
以下、その動作について説明する。
【００２５】
電源投入時、ＡＣアダプタ１から電源が供給されるが負荷回路への突入電流のためＡＣアダプタ１から供給される電圧が一瞬ドロップし、図５（ｋ）のような電圧波形となる。そのためリセットＩＣ３を駆動する電圧もドロップするがリセットＩＣ３から出力するリセット信号は時定数を持たせるためのコンデンサ７によりドロップする度合いが緩和され、図５（ｌ）のような信号波形となる。一方、電源マイコン２は一瞬立ち上がりすぐに一瞬リセット信号がドロップしてから安定するため、電源マイコン２の制御端子は図５（ｍ）のような波形となる。この図５（ｍ）の期間ｎのときにトランジスタ４は動作しダイオード６を介してリセット信号ラインに電圧を供給する。それによりリセット信号はバックアップされ、かつコンデンサ７によりドロップする度合いが緩和されるため、リセット信号は図５（ｏ）のような波形となり、電源マイコン２にはより安定したリセット信号が入力されることとなり電源投入時の瞬時のリセット誤動作を防止する。
【００２６】
（実施の形態４）
以下、本発明の実施の形態４について、図６を用いて説明するが、実施の形態１と同一のところについては説明を省略する。
【００２７】
図６は本発明の実施の形態４におけるリセット回路を示し、図６において８はサブ電源ラインの開閉を行うＮチャネル型ＦＥＴトランジスタである。Ｄ点はサブ電源ラインである。
【００２８】
図７は本発明の実施の形態４における動作波形図を示す。図７において（ｐ）は電源ラインＡの電圧波形を示す。（ｑ）はリセット信号ラインＢの信号波形を示す。（ｒ）は電源マイコン２の制御端子Ｃの制御信号波形を示す。（ｓ）はバックアップされた後のリセット信号ラインＢの信号波形を示す。（ｔ）はサブ電源ラインＤの電圧波形を示す。
【００２９】
以下、その動作について説明する。
【００３０】
電源マイコン２では電源投入時のリセット信号のチャタリングカウントを行い、電源投入時のある一定期間は制御端子ＣにはＨｉ信号を出力しないように制御する。Ｎチャネル型ＦＥＴトランジスタ８のゲートは電源マイコン２の制御端子Ｃに接続されており、電源投入時ある一定期間を過ぎて安定してから電源マイコン２の制御端子ＣにＨｉ信号が出力され、Ｎチャネル型ＦＥＴトランジスタ８は導通してサブ電源を投入するため負荷回路２への突入負荷電流の影響によるサブ電源ラインのドロップが図７（ｔ）のように少なく抑えることが出来る。
【００３１】
（実施の形態５）
以下、本発明の実施の形態５について、図７を用いて説明するが、実施の形態１と同一のところについては説明を省略する。
【００３２】
図８は本発明の実施の形態５におけるリセット回路を示し、図８において９はサブ電源ラインの開閉を行うＰチャネル型ＦＥＴトランジスタである。Ｄ点はサブ電源ラインである。
【００３３】
図９は本発明の実施の形態５における動作波形図を示す。図９において（ｕ）は電源ラインＡの電圧波形を示す。（ｖ）はリセット信号ラインＢの信号波形を示す。（ｗ）は電源マイコン２の制御端子Ｃの制御信号波形を示す。（ｘ）はバックアップされた後のリセット信号ラインＢの信号波形を示す。（ｙ）はサブ電源ラインＤの電圧波形を示す。
【００３４】
以下、その動作について説明する。
【００３５】
電源マイコン２では電源投入時のリセット信号のチャタリングカウントを行い、電源投入時のある一定期間は制御端子ＣにはＨｉ信号を出力しないように制御する。Ｐチャネル型ＦＥＴトランジスタ９のゲートはトランジスタ４のコレクタに接続されており、電源投入時ある一定期間を過ぎて安定してから電源マイコン２の制御端子ＣにＨｉ信号が出力されトランジスタ４は非導通となり、トランジスタ４のコレクタはＬｏ信号となってＰチャネル型ＦＥＴトランジスタ８は導通してサブ電源を投入するため負荷回路２への突入負荷電流の影響によるサブ電源ラインのドロップが図９（ｙ）のように少なく抑えることが出来る。
【００３６】
【発明の効果】
以上のように、本発明のリセットにおける実施の形態１によれば、省スペースな回路構成で電源マイコンに安定したリセット信号を供給することが出来る。
【００３７】
本発明のリセットにおける実施の形態２、３によれば、省スペースな回路構成で電源マイコンにさらにより安定したリセット信号を供給することが出来る。
【００３８】
本発明のリセットにおける実施の形態４、５によれば、省スペースな回路構成で電源マイコンにさらにより安定したリセット信号を供給することが出来、さらに負荷回路にも安定した電源を供給出来る。
【図面の簡単な説明】
【図１】本発明の実施の形態１におけるリセット回路のブロック図
【図２】本発明の実施の形態１における動作波形図
【図３】本発明の実施の形態２における動作波形図
【図４】本発明の実施の形態３におけるリセット回路のブロック図
【図５】本発明の実施の形態３における動作波形図
【図６】本発明の実施の形態４におけるリセット回路のブロック図
【図７】本発明の実施の形態４における動作波形図
【図８】本発明の実施の形態５におけるリセット回路のブロック図
【図９】本発明の実施の形態５における動作波形図
【図１０】従来の実施例におけるリセット回路のブロック図
【符号の説明】
１  ＡＣアダプタ
２  電源マイコン
３  リセットＩＣ
４  トランジスタ
５  ベース抵抗
６  ダイオード
７  コンデンサ
８  Ｎチャネル型ＦＥＴトランジスタ
９  Ｐチャネル型ＦＥＴトランジスタ
１０  大容量コンデンサ
Ａ  メイン電源ライン
Ｂ  リセット信号ライン
Ｃ  制御信号ライン
Ｄ  サブ電源ライン
【図１】
0004089290.tif 000002
【図２】
0004089290.tif 000003
【図３】
0004089290.tif 000004
【図４】
0004089290.tif 000005
【図５】
0004089290.tif 000006
【図６】
0004089290.tif 000007
【図７】
0004089290.tif 000008
【図８】
0004089290.tif 000009
【図９】
0004089290.tif 000010
【図１０】
0004089290.tif 000011