(57)【特許請求の範囲】
【請求項１】
銅を含む複数の金属薄膜を順次形成する際に、前記銅のエッチング率の経時変化を抑制するために、−ＣＯＯＨ基を含んでいるキレート(chelate)剤、ＣｕＦ２、及び亜硫酸塩又は亜ジチオン酸塩を含んだ還元剤のうちのいずれか一つである経時変化防止用添加剤が添加されているエッチング剤。
【請求項２】
前記キレート剤が、(ＣＯＯＨ)２(シュウ酸)、エチレンジアミン四酢酸(ＥＤＴＡ：Ethylene Diamine Tetra Acetic Acid)、及びクエン酸(Ｃ６Ｈ８Ｏ７)のうちの少なくともいずれか一つを含んでいる請求項１に記載のエッチング剤。
【請求項３】
前記キレート剤が、０．０１〜１０％添加されている請求項１に記載のエッチング剤。
【請求項４】
前記亜硫酸塩が、ＭｘＳＯ３又はＭＨＳＯ３の化学式で表される化合物であって、式中、前記ｘは１〜４の整数であり、前記Ｍはカリウム(Ｋ)、アンモニウム(ＮＨ４)、ナトリウム、カルシウム、バリウム、カドミウム、鉄、鉛、銀、ストロンチウム(Ｓｒ)、及びチタン(Ｔｉ)のうちの少なくともいずれか一つを含む化合物である請求項１に記載のエッチング剤。
【請求項５】
前記亜ジチオン酸塩が、Ｍ”ｘＳ２０４で表される化合物であって、式中、前記ｘは１〜４の整数であり、前記Ｍ”はカリウム(Ｋ)、アンモニウム(ＮＨ４)、ナトリウム、カルシウム、及び亜鉛のうちの少なくともいずれか一つを含む化合物である請求項１に記載のエッチング剤。
【請求項６】
基板上に銅を含む金属薄膜を形成する工程と、
前記金属薄膜を選択的に露光する工程と、
露光された部位又は露光されない部位を、順次形成される複数の前記金属薄膜に対して、前記銅のエッチング率の経時変化を抑制するために、経時変化防止用添加剤が添加されたエッチング剤でエッチングして所望のパターンを形成する工程とを含み、
前記添加剤が−ＣＯＯＨ基を含んでいるキレート(chelate)剤、ＣｕＦ２、及び亜硫酸塩又は亜ジチオン酸塩を含んだ還元剤のうちのいずれか一つであることを特徴とする電子機器用基板の製造方法。
【請求項７】
前記金属薄膜が、銅単一膜である請求項６に記載の電子機器用基板の製造方法。
【請求項８】
前記金属薄膜が、銅合金である請求項６に記載の電子機器用基板の製造方法。
【請求項９】
前記銅合金が、銅／チタン、銅／タンタル、銅／モリブデン、及び銅／クロムのうちのいずれか一つである請求項８に記載の電子機器用基板の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電子機器に関し、特に、電子機器用素子材料の銅又は銅／チタン(Cu／Ti)などの銅蒸着膜(Cu deposition film)を時間の経過や処理量に無関係に一定にエッチングされるようにするエッチング剤(etchant)及びこのエッチング剤を用いた電子機器用基板の製造方法に関する。
【０００２】
【従来の技術】
一般に、電子機器用基板は、例えば、薄膜トランジスタ型液晶表示装置、太陽電池、エレクトロルミネッセンス表示装置、タッチパネルなど、多様な電子機器に適用可能である。
その電子機器用基板は、素子を駆動させるために、多様なパターンの配線及び電極などを含んでおり、配線及び電極の材料として優れた低抵抗特性を有している銅又は銅／チタン(Cu／Ti)などの銅蒸着膜を主に用いている。
銅又は銅／チタンなどの配線用物質を用いて所望のパターンの配線及び電極に形成するには、フォトリソグラフィ工程とエッチング工程とを行う必要がある。
【０００３】
以下、添付図面を参照して従来技術によるエッチング剤及びこのエッチング剤を用いた電子機器の製造方法を説明する。
図１は一般的な薄膜トランジスタ基板の平面図であり、そして、図２は従来技術によるエッチング率の変化を示すグラフである。
薄膜トランジスタ基板は、電子機器用基板の一例であり、例えば、薄膜トランジスタ液晶表示素子(ＴＦＴ−ＬＣＤ：Thin Film Transistor Liquid Crystal Display)の構成要素である。
ここで、薄膜トランジスタ基板は、図１に示されているように、マトリックスの形態に配列されている単位画素を区切るゲート配線１及びデータ配線２と、これらの配線の交差部位に形成されている薄膜トランジスタと、この薄膜トランジスタと電気的に接続されている画素電極９とからなっている。
【０００４】
この場合、薄膜トランジスタは、ゲート電極４、半導体層５、ソース／ドレイン電極６，７の蒸着膜からなっており、走査されるゲート電圧によってデータ信号を選択的にオン／オフするスイッチング素子としての役割を果たしている。
各パターンを形成するためには、フォトリソグラフィ工程及びエッチング工程を行う必要がある。
このうち、フォトリソグラフィ工程は、ある特定のフォトレジストが光を受けると化学反応を起こして性質が変化する原理を用いたもので、獲得しようとするパターンが焼き付けられているマスクを用いて光を選択的に照射することにより、マスクのパターンと同一なパターンを形成する工程である。
【０００５】
エッチング工程は、フォトリソグラフィ工程が完了した後、物理的及び化学的な方法を用いてフォトレジストに形成されているパターンのまま薄膜を選択的に取り除き、実際の薄膜パターンを具現化する工程である。
【０００６】
エッチング工程は、大きく、ガスが用いられるドライエッチングと酸溶液などのエッチング剤が用いられるウェット(湿式)エッチングとに分けられ、銅又は銅／チタンなどの銅蒸着膜をエッチングする時には、ウェットエッチングが採用される。
従って、ゲート配線、ゲート電極、データ配線及びソース／ドレイン電極を銅又は銅／チタンなどの銅蒸着膜で形成する時には、エッチング剤を用いたウェットエッチングが採用され、それらのエッチング剤としては、ＫＨＳＯ５を含んでいる銅エッチング剤、ＨＦ、ＫＦ及びＫＨＳＯ５を含んでいる銅／チタンエッチング剤、又は銅／タンタルエッチング剤などがある。
【０００７】
銅のエッチング反応は、ＫＨＳＯ５の加水分解、即ち、ＫＨＳＯ５＋Ｈ２Ｏ＝＝＞ＫＨＳＯ４＋Ｈ２Ｏ２に基づいており、下記式1及び式２の通りである。
Ｃｕ＋ＫＨＳＯ５＝＝＞ＣｕＯ＋ＫＨＳＯ４                      （１）
Ｃｕ＋ＫＨＳＯ５＝＝＞ＣｕＳＯ４＋２Ｋ２ＳＯ４＋２Ｈ２Ｏ＋Ｏ２  （２）
しかしながら、銅単一層に対するウェットエッチングの場合、図２のように、銅単一層を含んでいる基板の処理枚数により、銅のエッチング率(Etch Rate)は、一定ではなく、増加の後減少するような経時変化を示している。
ここで、エッチング率が増加する理由は、銅の膜をエッチングすることにより、前記式２のように、反応生成物のＣｕＳＯ４の濃度が、増加することになり、生成されたＣｕＳＯ４が、銅のエッチング率を増加させる役割を果たしているからである。
【０００８】
下記の表１は、ＨＦ、ＫＦ、オキソン(oxone)が０.１％、０.２％、２％の割合で混合されているエッチング剤を用いて銅／チタン銅蒸着膜をエッチングするとき、その銅蒸着膜を含む基板のエッチング処理枚数による銅／チタン(１５００Å／３００Å)蒸着膜のＣＤ―損失(critical dimension loss)及びΔＬを示している。
ここで、上記オキソンは、２ＫＨＳＯ５、ＫＨＳＯ４及びＫ２ＳＯ４の混合物であり、上記ＣＤ−損失は、所望のパターンの長さと、実際にその所望のパターンより更にエッチングされたパターンの長さとの差を示したものであり、上記ΔＬは、対応する基板処理枚数のＣＤ−損失から初期ＣＤ−損失を引いた数値である。
【０００９】
【表１】
0004180266.tif 000002
【００１０】
上記の表１も、図２と同様に、基板処理枚数が増加することによってエッチング率が変化することを示している。
このようなエッチング率の経時変化は、銅プロファイル(profile)を均一に管理するのを難しくし、これにより、歩留りが、低下する。
【００１１】
もし、従来のエッチング剤を用いて均一な銅パターンのプロファイルを得ようとすると、４５０枚の基板処理の後、エッチング剤を交換しなければならず、このため、工程が煩わしくなり、エッチング剤の消費が増大することにより、製造コストが増加することになる。
【００１２】
【発明が解決しようとする課題】
以下のように、従来のエッチング剤及びそのエッチング剤を用いた電子機器用基板の製造方法には、次のような問題があった。
第一に、銅又は銅／チタンの蒸着膜を従来のエッチング剤でエッチングした場合、エッチング率の経時変化によってパターンプロファイルを均一に管理するのが難しくなるので、高精細性が求められる素子に不良が生じるおそれがある。
第二に、エッチング剤の交換周期が短くなるため、製造コストが増える。
本発明は、上記の従来技術の問題点を解決するためのもので、銅又は銅／チタンなどの銅蒸着膜のエッチング剤に経時変化防止用添加剤を添加してエッチング率の不安定性を解決したエッチング剤及びこのエッチング剤を用いた電子機器用基板の製造方法を提供することを目的としている。
【００１３】
【課題を解決するための手段】
上記目的を達成するための本発明のエッチング剤は、銅のエッチング率の経時変化を抑制するための経時変化防止用添加剤が添加されていることを特徴としている。
【００１４】
また、本発明のエッチング剤を用いた電子機器用基板の製造方法は、基板上に銅を含む金属薄膜を形成する工程と、前記金属薄膜を選択的に露光する工程と、露光された部位又は露光されない部位を経時変化防止用添加剤が添加されたエッチング剤でエッチングして所望のパターンを形成する工程とを具備していることを特徴としている。
【００１５】
本発明に関係する電子機器用基板の配線層は、銅単一膜又は胴／チタン及び銅／タンタル二重膜であることを特徴としている。
【００１６】
【発明の実施の形態】
以下、添付の図面を参照して本発明を更に詳細に説明する。
下記の電子機器用基板は、薄膜トランジスタ基板に関するものである。しかしながら、本発明に係る電子機器用基板は、薄膜トランジスタ基板に限定されるものではない。
【００１７】
図３Ａ〜図３Ｆは、薄膜トランジスタ基板の製造方法を説明するための工程図であり、図４は本発明の第１実施形態によるエッチング率の変化を示しているグラフであり、図５は本発明の第２実施形態によるエッチング率の変化を示しているグラフであり、図６は本発明の第３実施形態によるエッチング率の変化を示しているグラフである。
【００１８】
通常、薄膜トランジスタ基板は、垂直に交差してマトリックス構造の画素領域を画成しているゲート配線及びデータ配線と、これらの配線の交差部位に配置されている薄膜トランジスタと、この記薄膜トランジスタに電気的に接続されている画素電極とを具備している。
この時、薄膜トランジスタは、ゲート電極、ゲート絶縁膜、半導体層、ソース／ドレイン電極蒸着膜からなっており、ゲート電圧によってデータ信号を選択的にオン／オフするスイッチング素子としての役割を果たす。
【００１９】
第１実施形態
薄膜トランジスタ基板を製造するためには、まず図３Ａのように、基板１１を用意し、この基板１１上に銅、銅／チタン、銅／タンタル、銅／モリブデン及び銅／クロムのうちのいずれか一つを材料として、金属薄膜１３を形成する。
【００２０】
次に、図３Ｂ及び図３Ｃのように、金属薄膜１３上にフォトレジスト１５を形成し、その後、フォトレジスト１５上部をマスク１７で覆い、光を照射してマスク１７に焼き付けたパターンと同様のパターンを前記フォトレジスト１５上に形成させる。その後、現像液及びエッチング剤を用いて光に晒された部分のフォトレジストを現像して取り除く。
フォトレジストの特性によっては、光に晒されていない部分が取り除かれてパターニングされることもある。
【００２１】
フォトレジスト１５をパターニングした後、フォトレジストの無い部分の銅又は銅／チタンなどの銅蒸着膜をウェットエッチングし、図３Ｄに示されているような形態のゲート電極１３ａ及びゲート配線１３ｂを形成する。
本発明によるエッチング剤は、銅エッチング率の経時変化を抑制するための添加剤を添加されている。エッチングによって生成された銅イオンがエッチング反応に干渉できないようにするキレート剤である添加剤には、（ＣＯＯＨ）２(シュウ酸)、エチレンジアミン四酢酸(EDTA：Ethylene Diamine Tetra Acetic Acid)又はクエン酸(Ｃ６Ｈ８Ｏ７)など含まれ、これらの添加剤により、０.０１〜１０％の少量の添加だけでも、安定されたエッチング率が得られる。
【００２２】
キレート剤は、カルボキシル基(−ＣＯＯＨ)を含んでいる有機酸であり、次のようにして銅イオンを囲むことによって銅イオンの活性を防止する特徴を有している。
【００２３】
【化１】
0004180266.tif 000003
【００２４】
また、図４は、オキソン１.５％に経時変化防止用添加剤の(ＣＯＯＨ)２を０.１％添加したエッチング剤を用いたときの、銅の単一膜を含んでいる基板の処理枚数に対する銅のエッチング率の変化を示しており、この図４のグラフから、経時変化が殆ど起こらなかったことが分かる。
【００２５】
図３Ｅに示されているように、ゲート電極１３ａ及びゲート配線１３ｂを含んでいる全面にゲート絶縁膜２１を形成し、ゲート電極１３ａの上部に半導体層２２を形成し、半導体層２２上にソース電極２３及びドレイン電極２４を形成する。また、ソース／ドレイン電極２３、２４の形成と同時に、ゲート配線と交差するようにデータ配線（図示せず）を形成する。
この時、ゲート電極１３ａ、半導体層２２及びソース／ドレイン電極２３、２４の蒸着膜が、薄膜トランジスタを形成している。
【００２６】
なお、ソース電極２３、ドレイン電極２４及びデータ配線をも銅又は銅／チタン又は銅／タンタルで形成する場合にも、(ＣＯＯＨ)２(シュウ酸)、エチレンジアミン四酢酸(EDTA)又はクエン酸(Ｃ６Ｈ８Ｏ７)などのようなキレート剤が添加されたエッチング剤を用いて、銅膜のエッチング率の経時変化を抑制できるようにする。
なお、図３Ｆに示されているように、薄膜トランジスタを含んでいる全面に保護膜２５を形成し、この保護膜２５の一部を除去してドレイン電極２４に接続される画素電極２６を形成することにより、所定の薄膜トランジスタ基板が完成する。
【００２７】
第２実施形態
本発明の第２実施形態による薄膜トランジスタ基板は、基板上にマトリックス構造の画素領域が画成されるようにゲート配線及びデータ配線を形成し、ゲート配線及びデータ配線の交差部位に薄膜トランジスタを形成し、薄膜トランジスタに電気的に接続されるように画素電極を形成することにより、形成されるが、その薄膜トランジスタは、ゲート電極、ゲート絶縁膜、半導体層及びソース／ドレイン電極の順に蒸着して形成される。
【００２８】
この時、ゲート電極はゲート配線と同時に形成され、そして、ソース／ドレイン電極は前記データ配線と同時に形成される。
ここで、ゲート配線、ゲート電極、ソース電極、ドレイン電極及びデータ配線の材料に銅又は銅／チタンの蒸着膜を用いた場合、エッチングによって生成されたＣｕＳＯ４の銅イオン(Ｃｕ２＋)は、不安定化し、下記式３のように電子を得て(Ｃｕ１＋)となる。即ち、Ｃｕ２＋が、酸化剤として作用し、これは、時間が経過することにより、即ち、基板処理枚数が増加することにより、銅のエッチング率を増加させる。
【００２９】
Ｃｕ２＋＋ｅ−＝＝＞Ｃｕ１＋                          （３）
本発明では、銅膜のエッチング率が増加するのを抑制するために、最初からエッチング剤内にＣｕＳＯ４又はＣｕＦ２などのような銅イオン含有物を添加して銅膜をエッチングする。
【００３０】
図５は、オキソン２％にＣｕＳＯ４０.１％を添加したエッチング剤を用いたときの、銅膜を含む基板処理枚数に対する銅膜のエッチング率の変化を示したものであり、この図５のグラフから、エッチング率の変化が殆ど起こらなかったことが分かる。
【００３１】
第３実施形態
本発明の第３実施形態による薄膜トランジスタ基板は、絶縁特性を有している基板上に複数の画素領域を画成するようにゲート配線及びデータ配線を交差して形成し、これらの配線の交差部位に薄膜トランジスタを形成し、この薄膜トランジスタに電気的に接続されるように画素電極を形成することにより、完成するが、その薄膜トランジスタは、ゲート電極、ゲート絶縁膜、半導体層及びソース／ドレイン電極を蒸着して形成される。
この時、ゲート電極はゲート配線と同時に形成され、そして、ソース／ドレイン電極はデータ配線と同時に形成される。
ここで、ゲート配線、ゲート電極、ソース電極、ドレイン電極及びデータ配線の材料に銅又は銅／チタン又は銅／タンタルの蒸着膜を使用すると、エッチング工程時に、銅膜とエッチング剤との化学反応によって生成されたＣｕＳＯ４の銅イオン(Ｃｕ２＋)は、不安定になって前記式３のようにＣｕ１＋に還元される。即ち、Ｃｕ２＋は、酸化剤として作用してエッチング率を増加させる。
【００３２】
また、本発明では、銅膜のエッチング率が増加することを抑制するために、銅又は銅／チタンをエッチングするための従来のエッチング剤に二硫酸塩、チオ硫酸塩、二チオン酸塩などのような硫黄(Ｓ)を含有した還元剤を添加する。即ち、これは、酸化剤として作用するＣｕ２＋に還元剤を添加してその酸化剤としての役割を相殺させるものである。
【００３３】
還元剤には、ＭｘＳＯ３又はＭＨＳＯ３の化学式で表される亜硫酸塩と、Ｍ’ｘＳ２Ｏ３の化学式で表されるチオ硫酸塩と、Ｍ”ｘＳ２Ｏ４の化学式で表される亜ジチオン酸塩がある。
【００３４】
ここに、上記のｘは１〜４の整数であり、Ｍはカリウム（Ｋ）、アンモニウム(ＮＨ４)、ナトリウム（Ｎａ）、カルシウム(Ｃａ)、バリウム(Ｂａ)、カドミウム(Ｃｄ)、鉄(Ｆｅ)、鉛(Ｐｂ)、銀(Ａｇ)、ストロンチウム(Ｓｒ)及びチタン(Ｔｉ)のうちのいずれか一つであり、Ｍ’はカリウム、アンモニウム、ナトリウム、カルシウム、リチウム、マンガン、ストロンチウム、鉄、マグネシウム、コバルト及びニッケルのうちのいずれか一つであり、Ｍ”はカリウム、アンモニウム、ナトリウム、カルシウム及び亜鉛のうちのいずれか一つである。
【００３５】
図６は、オキソン２％にＫ２Ｓ０３０.２％を添加したエッチング剤を使用した時の、銅膜を含む基板処理枚数に対する銅膜エッチング率変化を示したものであり、この図６のグラフから、エッチング率の変化がないことが分かる。
【００３６】
【発明の効果】
以上説明したように、本発明のエッチング剤及びこれを用いた電子機器用基板によると、次のような効果がある。
【００３７】
第一に、従来の銅の単一膜のエッチング剤と銅／チタン、銅／タンタルなどの銅の蒸着膜のエッチング剤に所定の経時変化防止用添加剤を添加することにより、基板処理枚数の増加による銅のエッチング率の不安定性が解決できる。
従って、エッチングされた銅のプロファイルが改善されて電子機器の性能及び歩留まりが向上する。
第二に、エッチング剤の経時変化が抑制されるので、エッチング剤の交換時期が延長され、これによりエッチング剤の交換頻度が下がり、もって、工程単価を安価にすることができる。
【図面の簡単な説明】
【図１】一般的な薄膜トランジスタ基板の平面図である。
【図２】従来技術によるエッチング率の変化を示したグラフである。
【図３Ａ】薄膜トランジスタ基板の製造方法を説明するための工程図である。
【図３Ｂ】薄膜トランジスタ基板の製造方法を説明するための工程図である。
【図３Ｃ】薄膜トランジスタ基板の製造方法を説明するための工程図である。
【図３Ｄ】薄膜トランジスタ基板の製造方法を説明するための工程図である。
【図３Ｅ】薄膜トランジスタ基板の製造方法を説明するための工程図である。
【図３Ｆ】薄膜トランジスタ基板の製造方法を説明するための工程図である。
【図４】本発明の第１実施形態によるエッチング率の変化を示したグラフ図である。
【図５】本発明の第２実施形態によるエッチング率の変化を示したグラフ図である。
【図６】本発明の第３実施形態によるエッチング率の変化を示したグラフ図である。
【符号の説明】
１１    基板
１３ａ  ゲート電極
１３ｂ  ゲート配線
１５  フォトレジスト
１７  マスク
２１  ゲート絶縁膜
２２  半導体層
２３  ソース電極
２４  ドレイン電極
２５  保護膜
２６  画素電極
【図１】
0004180266.tif 000004
【図２】
0004180266.tif 000005
【図３Ａ】
0004180266.tif 000006
【図３Ｂ】
0004180266.tif 000007
【図３Ｃ】
0004180266.tif 000008
【図３Ｄ】
0004180266.tif 000009
【図３Ｅ】
0004180266.tif 000010
【図３Ｆ】
0004180266.tif 000011
【図４】
0004180266.tif 000012
【図５】
0004180266.tif 000013
【図６】
0004180266.tif 000014