(57)【特許請求の範囲】
【請求項１】
行電極と列電極が直交配置され、行電極には行ドライバが接続され、列電極には列ドライバが接続され、行電極と列電極との間に電気光学層が配置されてなる表示素子の駆動回路であって、
列電極と列ドライバの出力端子との接続が下記条件（１）、（２）および（３）を満足することを特徴とする表示素子の駆動回路。
（１）列電極が空間配置上、第１群の列電極と第２群の列電極とに実質的に二分され、第１群の列電極はすべて連続的であり、第２群の列電極はすべて連続的であり、
（２）列ドライバの出力端子は第１群の出力端子と第２群の出力端子と第３群の出力端子とに分けられ、
（３）第１群の列電極と第１群の出力端子とが一対一に接続され、
第２群の列電極と第２群の出力端子とが一対一に接続され、
第３群の出力端子は列電極に接続されず、
第１群の出力端子と第２群の出力端子との間に、第３群の出力端子が配置される。
【請求項２】
行電極と列電極が直交配置され、行電極には行ドライバが接続され、列電極には列ドライバが接続され、行電極と列電極との間に電気光学層が配置されてなる表示素子の駆動回路であって、
列電極と列ドライバの出力端子との接続が下記条件（４）、（５）および（６）を満足することを特徴とする表示素子の駆動回路。
（４）列電極が空間配置上、第１群の列電極と第２群の列電極とに実質的に二分され、第１群の列電極はすべて連続的であり、第２群の列電極はすべて連続的であり、
（５）列ドライバの出力端子は第１群の出力端子と第２群の出力端子と第３群の出力端子とに分けられ、
（６）第１群の列電極と第１群の出力端子とが一対一に接続され、
第２群の列電極と第２群の出力端子とが一対一に接続され、
第３群の出力端子は列電極に接続されず、
第３群の出力端子が第３Ｌ群の出力端子と第３Ｒ群の出力端子の二つの領域として、空間的に分離して配置され、
第３Ｌ群の出力端子と第３Ｒ群の出力端子の間に、第１の出力端子と第２の出力端子とが配置され、第１の出力端子と第２の出力端子のすべての出力端子は連続的に配置される。
【請求項３】
第１群の出力端子と第１群の列電極とを接続する配線群と、第２群の出力端子と第２群の列電極とを接続する配線群とが、列電極を実質的に二分する中心線をはさんでミラー対称に配置されてなる請求項１または２に記載の表示素子の駆動回路。
【請求項４】
行電極と列電極が直交配置され、行電極には行ドライバが接続され、列電極には列ドライバが接続され、行電極と列電極との間に電気光学層が配置されてなる表示素子の駆動方法であって、
列ドライバへ列データを送る演算回路が設けられ、
列データを記憶するメモリ回路が設けられ、
列電極が空間配置上、第１群の列電極と第２群の列電極とに実質的に二分され、第１群の列電極はすべて連続的であり、第２群の列電極はすべて連続的であり、
列ドライバの出力端子は第１群の出力端子と第２群の出力端子と第３群の出力端子とに分けられ、
第１群の列電極と第１群の出力端子とが一対一に接続され、
第２群の列電極と第２群の出力端子とが一対一に接続され、
第３群の出力端子は列電極に接続されず、
第１群の出力端子と第２群の出力端子との間に、第３群の出力端子が配置され、
メモリ回路に列データを記憶せしめる際に、列電極の順に応じた列データをメモリ回路のアドレスに順に配置し、その際に、アドレスの一部を使用せずに空きアドレスを設け、空きアドレスが第３の出力端子に対応するようにし、その後、列ドライバに列データを送ることを特徴とする表示素子の駆動方法。
【請求項５】
行電極と列電極が直交配置され、行電極には行ドライバが接続され、列電極には列ドライバが接続され、行電極と列電極との間に電気光学層が配置されてなる表示素子の駆動方法であって、
列ドライバへ列データを送る演算回路が設けられ、
列データを記憶するメモリ回路が設けられ、
列電極が空間配置上、第１群の列電極と第２群の列電極とに実質的に二分され、第１群の列電極はすべて連続的であり、第２群の列電極はすべて連続的であり、
列ドライバの出力端子は第１群の出力端子と第２群の出力端子と第３群の出力端子とに分けられ、
第１群の列電極と第１群の出力端子とが一対一に接続され、
第２群の列電極と第２群の出力端子とが一対一に接続され、
第３群の出力端子は列電極に接続されず、
第３群の出力端子が第３Ｌ群の出力端子と第３Ｒ群の出力端子の二つの領域として、空間的に分離して配置され、
第３Ｌ群の出力端子と第３Ｒ群の出力端子の間に、第１の出力端子と第２の出力端子とが配置され、第１の出力端子と第２の出力端子のすべての出力端子は連続的に配置され、
メモリ回路に列データを記憶せしめる際に、列電極の順に応じた列データをメモリ回路のアドレスに順に配置し、その際に、アドレスの一部を使用せずに空きアドレスを設け、空きアドレスが第３の出力端子に対応するようにし、その後、列ドライバに列データを送ることを特徴とする表示素子の駆動方法。
【請求項６】
複数のフレーム変調を用いたフレームレートコントロール法による表示を行なう駆動方法を用い、
複数の画素からなる画素ブロックを単位としてフレームレートコントロールの位相をずらす、空間変調を行なう場合であって、第３群の出力端子数がその画素ブロックの列数の整数倍である請求項４または５に記載の表示素子の駆動方法。
【請求項７】
電気光学層がＳＴＮ液晶、ＴＮ液晶または相転移型の動作モードを有するカイラルネマチック液晶である請求項４、５または６に記載の表示素子の駆動方法。
【請求項８】
電気光学層が有機ＥＬである請求項４、５または６に記載の表示素子の駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は表示素子の駆動回路と駆動方法に関する。具体的には、行電極と列電極とが直交配置された単純マトリックス方式の表示素子の駆動回路と駆動方法に関する。
【０００２】
【従来の技術】
液晶表示素子は、民生機器、ページャー、携帯情報端末、電卓、時計等に広く使用されている。有機ＥＬ素子も実用化に向けての研究が行なわれており、携帯情報端末やＴＶ表示などに用いられ始めている。
【０００３】
表示素子の駆動には、ＴＦＴなどの能動素子を用いたアクティブマトリックス型と、能動素子を用いずに交差配置した行電極と列電極とを用いる単純マトリックス型の二つの方式がある。
【０００４】
単純マトリックス型の表示素子はアクティブマトリックス型のものに比べて、構造が簡素で製造が容易である。たとえば、ＴＮ液晶表示素子、ＳＴＮ液晶表示素子等がある。相転移型の動作モードを有するカイラルネマチック液晶表示素子も単純マトリックス型で駆動できる表示素子である（特開２００１−３３７３１４公報を参照）。有機ＥＬ表示素子は、電流駆動型の素子であるが、液晶表示素子と同様に単純マトリックス型の駆動が可能である（特開２００１−４３９７５公報を参照）。また、ＲＧＢのカラーフィルタを併用してフルカラー化した表示装置も実現されている。以下、液晶表示素子の場合について説明を行なうが、他の種類の表示素子についても同様である。
【０００５】
通常、単純マトリックス型の液晶表示素子の駆動には、表示パネルの外部に設けた駆動回路や、ワンチップ化された駆動ＩＣを用いて行なわれる。たとえば、行電極と列電極とが直交配置されたドットマトリックス型の液晶表示素子の場合、画面サイズ（電極本数）、マルチプレックス駆動におけるデューティ数、用いられる駆動電圧のレンジと駆動能力に応じて、種々の専用ＩＣが生産されている。
【０００６】
単純マトリックス型の液晶表示素子の行電極（または、走査電極とも呼ばれる。）には、選択電圧または非選択電圧とが印加される。ある行電極が選択された場合、その行電極に交差する列電極（または、信号電極とも呼ばれる。）には、それぞれの画素に応じた列電圧が供給される。行電圧と列電圧との差分の電圧が各画素の液晶に印加される駆動電圧となる。
【０００７】
そして、行電極を順次選択しつつ各列電極に列電圧を印加し、すべての行電極を選択すると、これを繰り返して表示を行なう。このようにして、線順次駆動が行なわれるのである。行電極を選択する際に、１本ずつではなく、複数行を同時選択して駆動を行なう駆動法が知られている。この駆動法はＭＬＡ法とも呼ばれている（たとえば、ＵＳ５２６２８８１を参照）。
【０００８】
単純マトリックス型の液晶表示素子の画面サイズとしては、小型から大型のものまで多くのタイプがある。たとえば、セルラまたはページャーの仕様では、８０×１６ドット、９７×３２ドット、１０２×４８ドット、１１２×６４ドット、１２８×９６ドットなどがある。
【０００９】
これに対応したドライバＩＣとして、Ｓ１Ｄ１２３０３、Ｓ１Ｄ１５３００、Ｓ１Ｄ１５６００、Ｓ１Ｄ１５６０５、Ｌ５４１１０５４００２０００やＬ１Ｆ１０００３Ｔ（セイコーエプソン社製）がある。
【００１０】
また、ＶＩＣＳ対応のＬＣＤでは、２４８×６０ドットのものがある。白黒用で半透過型のモジュール仕様では、１２０×６０ドット、１６０×１２０ドット、３２０×２００ドット、１６０×２４０ドットのものがある。
【００１１】
これに対応したドライバＩＣとして、Ｌ５４１２００５００１００００（セイコーエプソン社製）がある。
【００１２】
また、２５６色のカラーＳＴＮ液晶表示素子用で、１２８ＲＧＢ×１７６の画面サイズのドライバＩＣとして、ＨＤ６６７６２、６５ＫカラーＳＴＮ液晶表示素子で、１３２ＲＧＢ×１７６の画面サイズのドライバＩＣとしてＨＤ６６７６６（日立製作所製）等がある。
【００１３】
また、液晶表示素子の一般的な画面サイズとして、ＱＣＩＦ（１７６×１４４ドット）、ＣＩＦ（３５２×２８８ドット）、ＱＶＧＡ（３２０×２４０ドット）、ＶＧＡ（６４０×４８０ドット）等がある。
【００１４】
これらの仕様のなかで、画面サイズが小型〜中型サイズの液晶表示素子用のドライバＩＣは使用数が多く、半導体製造メーカによって量産されている。そして、必要とされる液晶パネルの画素数に応じて、ドライバＩＣの出力を切り替えることができるように設計されている。
【００１５】
また、液晶表示素子および表示装置の小型化、軽量化が求められている。そのため、表示装置の一部であるドライバＩＣの液晶パネルへの実装を、簡素化かつ高密度化することが求められている。そのために、ドライバＩＣのパッケージの長手方向の中央部から、左右方向に出力配線を振り分け、液晶パネルへの接続のための配線をコンパクトに引き回すことができるように設計されている。
【００１６】
一般的には、液晶パネルの基板にドライバＩＣが表面実装されるので、基板面上のＩＴＯを延長して、ドライバＩＣまで引き出すようにしている。その際に、液晶パネルの表示画面のサイズや、総画素数との関係からドライバＩＣの出力端子と液晶パネルの列電極とを接続する配線を効率よく実装することが重要となる。限られた基板面上に、多くの配線を引き回すことが必要となる。
【００１７】
図４にドライバＩＣの内部構造の一例を模式的に示す。ドライバＩＣ３０の内部には、内部回路３２と入力パッド３３、および出力パッド３１とが備えられている。出力端子と出力パッドの間の配線は内部で固定されており、ドライバＩＣを使用する際に変更することは一般的に行なわれない。また、ドライバＩＣの内部での回路結線は、所定の順番で内部回路と出力パッドとが一対一で配置されている。
【００１８】
通常、ドライバＩＣの長辺の一辺に列電極に接続される出力端子が配列される。その対辺に入力端子および電源端子が配列される。
【００１９】
【発明が解決しようとする課題】
一般的に、ドライバＩＣの出力端子から液晶パネルの列電極へ接続を行なう際に、ドライバＩＣの長手方向の中央部または液晶パネルの列電極の中央部を軸として、配線が実質的にミラー対称になるように配置される。したがって、ＩＴＯで構成した配線は、その軸を挟んで左右対称に配置構成される。
【００２０】
ドライバＩＣの総出力端子の本数と、液晶パネルの列電極の総本数とが完全に一致する場合は、一対一に接続を行なうことができる。よって、ほぼすべての配線が左右対称に配置され得る。図５に示すように、ドライバＩＣ３０の出力端子から液晶パネル４０に接続を行なう配線はミラー対称に完全に並んでいる。
【００２１】
しかし、ドライバＩＣの出力端子と電極の本数とが一致しないことがある。上記のように、液晶パネルの多くの仕様に対応したドライバＩＣが準備されているが、必ずしもすべての液晶表示素子の仕様に対応できないからである。
【００２２】
その場合は、液晶パネルの電極数よりも多い出力端子を備えるドライバＩＣを採用することになる。そのために、「数の不一致」が生じる。すると、ドライバＩＣ３０の出力端子の一部（図６の符号１０の領域）は使用されずに、オープン状態となる。また、ドライバＩＣ３０から液晶パネル４０に至る配線はミラー対称にならずに、配線群の空間的な配置としては、不揃いになる。
【００２３】
この場合、基板面上における配線および部品の設計効率を低下させる。本発明の目的は、ドライバＩＣの出力端子と液晶パネルの列電極との接続を行なう配線を、さまざまな仕様であっても、ミラー対称で実質的に配置できるようにするものである。
【００２４】
そして、液晶パネルの仕様が大きく変化した場合であっても、既存のドライバＩＣを使用することができるようにする。そして、ドライバＩＣの長手方向の中央部または液晶パネルの列電極の中央部を軸として、ミラー対称な配置構成をできるようにする。
【００２５】
【課題を解決するための手段】
すなわち、本発明の態様１は、行電極と列電極が直交配置され、行電極には行ドライバが接続され、列電極には列ドライバが接続され、行電極と列電極との間に電気光学層が配置されてなる表示素子の駆動回路であって、
列電極と列ドライバの出力端子との接続が下記条件（１）、（２）および（３）を満足することを特徴とする表示素子の駆動回路を提供する。
（１）列電極が空間配置上、第１群の列電極と第２群の列電極とに実質的に二分され、第１群の列電極はすべて連続的であり、第２群の列電極はすべて連続的であり、
（２）列ドライバの出力端子は第１群の出力端子と第２群の出力端子と第３群の出力端子とに分けられ、
（３）第１群の列電極と第１群の出力端子とが一対一に接続され、
第２群の列電極と第２群の出力端子とが一対一に接続され、
第３群の出力端子は列電極に接続されず、
第１群の出力端子と第２群の出力端子との間に、第３群の出力端子が配置される。
【００２６】
また、態様２は、行電極と列電極が直交配置され、行電極には行ドライバが接続され、列電極には列ドライバが接続され、行電極と列電極との間に電気光学層が配置されてなる表示素子の駆動回路であって、
列電極と列ドライバの出力端子との接続が下記条件（４）、（５）および（６）を満足することを特徴とする表示素子の駆動回路を提供する。
（４）列電極が空間配置上、第１群の列電極と第２群の列電極とに実質的に二分され、第１群の列電極はすべて連続的であり、第２群の列電極はすべて連続的であり、
（５）列ドライバの出力端子は第１群の出力端子と第２群の出力端子と第３群の出力端子とに分けられ、
（６）第１群の列電極と第１群の出力端子とが一対一に接続され、
第２群の列電極と第２群の出力端子とが一対一に接続され、
第３群の出力端子は列電極に接続されず、
第３群の出力端子が第３Ｌ群の出力端子と第３Ｒ群の出力端子の二つの領域として、空間的に分離して配置され、
第３Ｌ群の出力端子と第３Ｒ群の出力端子の間に、第１の出力端子と第２の出力端子とが配置され、第１の出力端子と第２の出力端子のすべての出力端子は連続的に配置される。
【００２７】
また、態様３は、第１群の出力端子と第１群の列電極とを接続する配線群と、第２群の出力端子と第２群の列電極とを接続する配線群とが、列電極を実質的に二分する中心線をはさんでミラー対称に配置されてなる態様１または２に記載の表示素子の駆動回路を提供する。
【００２８】
また、態様４は、行電極と列電極が直交配置され、行電極には行ドライバが接続され、列電極には列ドライバが接続され、行電極と列電極との間に電気光学層が配置されてなる表示素子の駆動方法であって、列ドライバへ列データを送る演算回路が設けられ、列データを記憶するメモリ回路が設けられ、列電極が空間配置上、第１群の列電極と、第２群の列電極とに実質的に二分され、第１群の列電極はすべて連続的であり、第２群の列電極はすべて連続的であり、列ドライバの出力端子は第１群の出力端子と第２群の出力端子と第３群の出力端子とに分けられ、第１群の列電極と第１群の出力端子とが一対一に接続され、第２群の列電極と第２群の出力端子とが一対一に接続され、第３群の出力端子は列電極に接続されず、第１群の出力端子と第２群の出力端子との間に、第３群の出力端子が配置され、メモリ回路に列データを記憶せしめる際に、列電極の順に応じた列データをメモリ回路のアドレスに順に配置し、その際に、アドレスの一部を使用せずに空きアドレスを設け、空きアドレスが第３の出力端子に対応するようにし、その後、列ドライバに列データを送ることを特徴とする表示素子の駆動方法を提供する。態様５は、行電極と列電極が直交配置され、行電極には行ドライバが接続され、列電極には列ドライバが接続され、行電極と列電極との間に電気光学層が配置されてなる表示素子の駆動方法であって、列ドライバへ列データを送る演算回路が設けられ、列データを記憶するメモリ回路が設けられ、列電極が空間配置上、第１群の列電極と第２群の列電極とに実質的に二分され、第１群の列電極はすべて連続的であり、第２群の列電極はすべて連続的であり、列ドライバの出力端子は第１群の出力端子と第２群の出力端子と第３群の出力端子とに分けられ、第１群の列電極と第１群の出力端子とが一対一に接続され、第２群の列電極と第２群の出力端子とが一対一に接続され、第３群の出力端子は列電極に接続されず、第３群の出力端子が第３Ｌ群の出力端子と第３Ｒ群の出力端子の二つの領域として、空間的に分離して配置され、第３Ｌ群の出力端子と第３Ｒ群の出力端子の間に、第１の出力端子と第２の出力端子とが配置され、第１の出力端子と第２の出力端子のすべての出力端子は連続的に配置され、メモリ回路に列データを記憶せしめる際に、列電極の順に応じた列データをメモリ回路のアドレスに順に配置し、その際に、アドレスの一部を使用せずに空きアドレスを設け、空きアドレスが第３の出力端子に対応するようにし、その後、列ドライバに列データを送ることを特徴とする表示素子の駆動方法を提供する。
【００２９】
また、態様６は、複数のフレーム変調を用いたフレームレートコントロール法により表示を行なう駆動方法を用い、複数の画素からなる画素ブロックを単位としてフレームレートコントロールの位相をずらす、空間変調を行なう場合であって、第３群の出力端子数がその画素ブロックの列数の整数倍である態様４または５に記載の表示素子の駆動方法を提供する。
【００３０】
また、態様７は、電気光学層がＳＴＮ液晶、ＴＮ液晶または相転移型の動作モードを有するカイラルネマチック液晶である態様４、５または６に記載の表示素子の駆動方法を提供する。
【００３１】
また、態様８は、電気光学層が有機ＥＬである態様４、５または６に記載の表示素子の駆動方法を提供する。
【００３２】
【発明の実施の形態】
本発明では、単純マトリックス型の駆動法が行なわれる表示素子の駆動回路および駆動方法について、新たな構成を見出したものである。基本的には、列側を駆動する１個の列ドライバを想定し、その列ドライバと表示素子の列電極との接続を、上記の態様のものにする。
【００３３】
１個の列ドライバとは、通常よく用いられる１つのパッケージに封入された集積回路（ＩＣ）で構成されるものを意味する。通常は、ワンチップ型のものが多く使用される。
【００３４】
本発明を適用する場合、表示素子の列電極の本数は１００本以上（モノクロ表示の場合）が好ましく、さらに、１２０本以上であることが好ましい。本数が多い場合に、接続を決定するための設計が困難になるからである。列電極の本数の上限は表示素子の画面サイズから決定される。列電極の本数が多い場合には、ワンチップＩＣである列ドライバの総ピン数に制限があるので、列ドライバを複数個用いればよい。たとえば、２個または３個の列ドライバを用いて、全体の出力端子について、上記の構成を適用すればよい。
【００３５】
また、本発明はカラー表示を行なう場合にも適用できる。一般的には、カラー表示を行ない得る１つの画素（通常、ＲＧＢの３つの列電極が含まれる）に対応して、列電極の出力端子にも、連続的にＲＧＢの３つの出力端子が備えられて、カラー表示を行ない得る、表示素子の１つの画素を駆動する。この場合には、カラー画素を単位とする列方向の数が１００本以上、さらに、１２０本以上であることが好ましい。
【００３６】
また、列ドライバと行ドライバとが１つの行・列ドライバとして集積化されたものであってもよい。行・列ドライバの場合には、その中央部から列電極への配線が引き出され、左端側および右端側から行電極への配線が引き出される構造を有する。本発明では、このような形態の駆動ＩＣをも使用することができる。
【００３７】
本発明は単純マトリックス型の駆動を行なう液晶表示素子、有機ＥＬ素子などに適用できる。以下の実施例では、ＳＴＮ液晶表示素子の場合について説明を行なう。
【００３８】
（実施例１）
実施例１では、ドライバＩＣの中央部に、第３の出力端子、すなわち、外部接続されない「空いた出力端子」を設ける。図１に示すように左側に位置する第１群の出力端子１Ｌと、右側に位置する第２群の出力端子１Ｒとの間に、配線が行なわれずにオープン状態である第３群の出力端子１０が配置される。
【００３９】
この第１群の出力端子１Ｌはそのすべての出力端子が液晶パネルの対応する列電極に接続される。また、第２群の出力端子はそのすべての出力端子が液晶パネルの他の対応する列電極に接続される。つまり、第１群の出力端子と第２群の出力端子の両方で、液晶パネルのすべての列電極を空間的に配置されたその番号順に応じて、一対一に対応して接続され、その配線が基板上に配置される。
【００４０】
たとえば、列電極に対応する全出力端子数が１４４本×３（ＲＧＢ）であるドライバＩＣ（行・列兼用のドライバである三星社製のＳ６Ｂ３３Ｂ０）の場合、出力端子を接続しない出力端子数と実際に使用する出力端子数を（１）８本／１３６本、（２）１６本／１２８本、（３）２４本／１２０本、の組み合わせに設定できる。
【００４１】
（実施例２）
実施例２では、上記の実施例１と配置関係が逆になるものである。例１のＳ６Ｂ３３Ｂ０を例２においても使用できる。図２に示すように、第１の出力端子１Ｌと第２の出力端子１ＲとはドライバＩＣの出力端子の位置でみると、空間的に連続的に配置されている。第３の出力端子１０は空間的に二つにわけられ、ドライバＩＣの左右両端にそれぞれ配置されている。左側の第３の出力端子１０Ｌと右側の第３の出力端子１０Ｒとの間に、第１の出力端子１Ｌと第２の出力端子１Ｒとがはさまれている。
【００４２】
これらの実施例１および実施例２ともに、ドライバＩＣのすべての出力端子を用いずに、空間的には連続的に位置する出力端子のなかに、外部との回路接続を行なわない「空きのアドレス」、上記の第３の端子１０を設ける。
【００４３】
そして、液晶パネルへの接続を行なう配線を基板面上で、実質的にミラー対称に配置することができる。通常、接続を行なわない第３の出力端子１０はオープン状態にしておく。または、所定のダミー負荷を接続しておいてもよい。
【００４４】
このように配置構成したドライバＩＣ３０に対して、外部から表示に必要な列データを以下のようにして供給する。
【００４５】
図３に列側のデータ供給回路の主要部を示す。ＲＡＭアドレス変換回路２１、ＲＡＭ管理回路２２、データ変換制御回路２３、列方向ＲＡＭアドレス管理レジスタ２４、演算回路２５等が設けられている。
【００４６】
外部回路から送られた列データは、ＲＡＭアドレス変換回路２１を経由して、ＲＡＭ２０に記憶される。その際に、ＲＡＭ２０のアドレスを割り付けて、完全に連続したアドレス空間に列データを順次記憶させるのではなく、途中に「空きアドレス空間１０Ａ」を設けるようにする。たとえば、図３では、１６進数で「００」から「３Ｆ」までのアドレス空間内に、「１Ｆ」と「２０」が空いている。
【００４７】
これは、上述したドライバＩＣの第３の出力端子１０に対応した「空きアドレス空間１０Ａ」を準備するためである。言い換えると、連続したアドレス空間内に、あらかじめ設定したアドレス領域を飛ばし、次のアドレス領域に列データを記憶するように、ＲＡＭアドレス変換回路２１等を動作させる。
【００４８】
上記の実施例１および実施例２のそれぞれの場合に応じて、ＲＡＭ２０への列データの記憶動作をＲＡＭ２０のアドレスの制御とともに行なえばよい。
【００４９】
そして、ＲＡＭ２０からドライバＩＣ３０への接続は、両者のアドレスが一対一に対応接続された状態になっており、ＲＡＭ２０のそれぞれのアドレス空間のデータが、そのままドライバＩＣの入力端子に一対一に対応して入力され、そして、第１群の出力端子と第２群の出力端子から液晶パネルへ列データが送られる。なお、図３に示した駆動回路は一例であり、周辺回路の構成も含めて、さまざまな回路形式に設計を変更することができる。
【００５０】
図７に、４フレームでフレームレートコントロールを行なう場合のテーブルの一例を示す。テーブル内の各値は（１ｆ）〜（４ｆ）に進むにつれて、１フレーム毎に、１つずつ増分される。０から１に、１から２に、２から３に、３から０に変化する。
【００５１】
また、各諧調レベルでの点灯状態・非点灯状態を状態図として示すために、テーブル値の「０、１、２、３」に対して、１／４グレーレベルでは、「○、×、×、×」とし、２／４グレーレベルでは、「○、×、○、×」とし、３／４グレーレベルでは、「○、○、○、×」とする。
【００５２】
よって、１／４グレーレベルの場合の表示状態は図８に示すようになる。つまり、図７のテーブル値の「０」の場合のみが点灯となる。そして、フレームレートコントロールの場合には、フレーム周波数を低下すると、表示画面が流れて見えるようになる。もし、このテーブル単位で、上記の第３群を近設しないと、第１群と第２群の間で、流れ方が変わり、表示品位が低下する。たとえば、点灯ドットが近接したりするからである。
【００５３】
【発明の効果】
このようにして、本発明では、駆動回路と表示素子との間の配線の実装密度を低下させることなく、表示素子のさまざまな仕様に対応した製品の設計効率を飛躍的に向上させることができる。従来技術に比して、約５０％の改善度が得られる。
【００５４】
また、表示素子の駆動回路の実装効率を向上させることができるようになる。また、表示素子のどのような画面サイズによっても、駆動回路との配線接続を短時間で行なうことができる。また、製造が容易であり、製造管理も容易となる。
【００５５】
また、新規な表示素子の設計が容易となり、新製品を完成させるまでのターンアラウンド時間を飛躍的に短縮することができる。
【図面の簡単な説明】
【図１】本発明の実施例１の模式的平面図。
【図２】本発明の実施例２の模式的平面図。
【図３】本発明の駆動回路のブロック図。
【図４】ドライバＩＣの内部構造を示すブロック図。
【図５】完全配線の場合の従来例におけるドライバＩＣと液晶パネルとの接続を示す模式的平面図。
【図６】不完全配線の場合の従来例におけるドライバＩＣと液晶パネルとの接続を示す模式的平面図。
【図７】フレームレートコントロール法で表示を行なう場合のテーブルの例。
【図８】図７のテーブルを使用した場合の点灯・非点灯を示す表。
【符号の説明】
１０：空きアドレス空間
２０：ＲＡＭ
２１：ＲＡＭアドレス変換回路
２２：ＲＡＭ管理回路
２３：データ変換制御回路
２４：列方向ＲＡＭアドレス管理レジスタ
２５：演算回路
３０：ドライバＩＣ
４０：液晶パネル
【図１】
0004043012.tif 000002
【図２】
0004043012.tif 000003
【図３】
0004043012.tif 000004
【図４】
0004043012.tif 000005
【図５】
0004043012.tif 000006
【図６】
0004043012.tif 000007
【図７】
0004043012.tif 000008
【図８】
0004043012.tif 000009