(57)【特許請求の範囲】
【請求項１】
デジタル放送波を担持する高周波信号を中間周波数信号に変換し、この中間周波数信号を所定の通過帯域幅を有する中間周波数フィルタを介して出力する周波数変換回路と、前記高周波信号および前記中間周波数信号のうちの少なくとも一方についての出力信号レベルを変化させる利得制御回路とを有する周波数変換部を備え、周波数変換および利得制御がなされた信号を復調回路に入力する受信装置における受信制御方法であって、
前記復調回路により得られた復調信号のビットエラーレートを監視しながら、ビットエラーレートが予め定められた値より良好となるように、前記周波数変換部回路に入力される局部発振信号の周波数を調整することで、前記周波数変換回路から出力される中間周波数信号の中心周波数を調整し、
当該調整後には、前記利得制御回路を一定の出力レベルを維持するように動作するフィードバックループ動作モードに設定して、前記ビットエラーレートを監視し、
監視した前記ビットエラーレートが所定値よりも劣化するときには、前記利得制御回路を前記オープンループ動作モードにして、前記ビットエラーレートを監視しながら前記利得制御信号の値を変化させることで、前記劣化の要因が当該利得制御回路のフィードバックループ動作による振幅要因であるか否かを判定し、その劣化要因に応じた適正モードで前記利得制御信号を調整設定する
ことを特徴とする受信制御方法。
【請求項２】
前記オープンループ動作モードにおいて利得制御信号の値を変化させた際に前記ビットエラーレートが改善する利得制御信号の値が存在することを条件として、前記利得制御回路を前記オープンループ動作モードに維持し、且つ前記ビットエラーレートがより改善されるように前記利得制御信号を調整設定する
ことを特徴とする請求項１に記載の受信制御方法。
【請求項３】
前記オープンループ動作モードにおいて利得制御信号の値を変化させた際に前記ビットエラーレートがより改善される利得制御信号の値が存在しないことを条件として、前記利得制御回路を前記フィードバックループ動作モードに戻す
ことを特徴とする請求項１に記載の受信制御方法。
【請求項４】
デジタル放送波を担持する高周波信号を中間周波数信号に変換し、この中間周波数信号を所定の通過帯域幅を有する中間周波数フィルタを介して出力する周波数変換回路と、前記高周波信号および前記中間周波数信号のうちの少なくとも一方についての出力信号レベルを変化させる利得制御回路とを有する周波数変換部を備え、周波数変換および利得制御がなされた信号を復調回路に入力する受信装置に使用される受信制御装置であって、
前記復調回路により得られた復調信号についてのビットエラーレートに関する情報を取得するビットエラーレート情報取得部を備え、
前記周波数制御部は、
前記ビットエラーレート情報取得部が取得した前記ビットエラーレートに関する情報に基づいて、ビットエラーレートが予め定められた値より良好となるように、前記周波数変換回路に入力される局部発振信号の周波数を調整することで、前記周波数変換回路から出力される中間周波数信号の中心周波数を調整し、
前記調整後には、前記利得制御回路を一定の出力レベルを維持するように動作するフィードバックループ動作モードに設定して、前記ビットエラーレートを監視し、
監視した前記ビットエラーレートが所定値よりも劣化するときには、前記利得制御回路を前記オープンループ動作モードにして、前記ビットエラーレートを監視しながら前記利得制御信号の値を変化させることで、前記劣化の要因が当該利得制御回路のフィードバックループ動作による振幅要因であるか否かを判定し、その劣化要因に応じた適正モードで前記利得制御信号を調整設定する
ことを特徴とする受信制御装置。
【請求項５】
前記周波数制御部は、前記オープンループ動作モードにおいて利得制御信号の値を変化させた際に前記ビットエラーレートが改善する利得制御信号の値が存在することを条件として、前記利得制御回路を前記オープンループ動作モードに維持し、且つ前記ビットエラーレートがより改善されるように前記利得制御信号を設定する
ことを特徴とする請求項４に記載の受信制御装置。
【請求項６】
前記周波数制御部は、前記オープンループ動作モードにおいて利得制御信号の値を変化させた際に前記ビットエラーレートがより改善される利得制御信号の値が存在しないことを条件として、前記利得制御回路を前記フィードバックループ動作モードに戻す
ことを特徴とする請求項４に記載の受信制御装置。
【請求項７】
デジタル放送波を担持する高周波信号を受信する高周波信号受信回路と、
入力された制御信号に対応する所定の周波数の局部発信信号を発する発振回路と、
前記高周波信号受信回路から入力された前記高周波信号と前記発振回路から入力された前記局部発信信号とに基づき、前記高周波信号および前記局部発信信号の各周波数によって定まる所定周波数の中間周波数信号に変換する周波数変換回路と、
前記周波数変換回路により変換された前記中間周波数信号を所定の通過帯域幅内で通過させる中間周波数フィルタと、
前記中間周波数フィルタを通過した前記中間周波数信号に基づいて復調処理をする復調回路と、
前記復調回路により得られた復調信号についてのビットエラーレートを検出するビットエラーレート検出部と、
ビットエラーレート検出部が検出したビットエラーレートに関する情報を取得するビットエラーレート情報取得部と、
前記ビットエラーレート情報取得部が取得した前記ビットエラーレートに関する情報に基づいて、ビットエラーレートが予め定められた値より良好となるように、前記発振回路に入力される制御信号を制御することで、前記局部発振信号の周波数を設定する周波数制御部と
を備え、
前記周波数制御部は、前記局部発振信号の周波数の調整後には、前記利得制御回路を一定の出力レベルを維持するように動作するフィードバックループ動作モードに設定して、前記ビットエラーレートを監視し、監視した前記ビットエラーレートが所定値よりも劣化するときには、前記利得制御回路を前記オープンループ動作モードにして、前記ビットエラーレートを監視しながら前記利得制御信号の値を変化させることで、前記劣化の要因が当該利得制御回路のフィードバックループ動作による振幅要因であるか否かを判定し、その劣化要因に応じた適正モードで前記利得制御信号を調整設定する
ことを特徴とする受信装置。
【請求項８】
前記発振回路、前記周波数変換回路、および前記中間周波数フィルタからなる回路ブロックを複数段備え、
前記周波数制御部は、前記複数段の回路ブロックのうちの、前記デジタル放送波の１チャネル分の周波数占有帯域に対しての前記中間周波数フィルタの通過帯域幅がより広い方について、前記局部発振信号の周波数を設定する制御を実行する
ことを特徴とする請求項７に記載の受信装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、受信制御方法、受信制御装置、および受信装置に関する。より詳細には、デジタルテレビジョン放送などのデジタル放送波を受信する場合における、妨害波による受信性能劣化の改善に関する。
【０００２】
【従来の技術】
各種の通信装置や受信機などでは、たとえば周波数シンセサイザやチューナなどの同調装置（同調回路）が用いられる。また、チューナ内の復調部として、ＩＦ（Intermediate Frequency）変換方式を採用するものがある。ＩＦ変換方式としては、たとえば１段構成にて所望の中間周波数を得るシングルコンバーション（シングルヘテロダイン）方式のものと、複数段（たとえば２段）構成にて所望の中間周波数を得るマルチコンバーション方式のものとがある。２段構成の場合、ダブルコンバーション（ダブルヘテロダイン）方式という。
【０００３】
一方、今日では、従来からのアナログ方式（ＮＴＳＣ方式やＰＡＬ方式など）の放送システムに加え、デジタル方式の放送システムの確立が進められている。このデジタル方式の放送システムにおいて、受信装置は、これまでのアナログテレビジョン放送の受信装置と同様に、受信高周波信号をダウンコンバートして中間周波数信号を得るシングルコンバーション方式の受信装置や、入力高周波信号を、一旦、入力高周波信号の帯域よりも充分高域側にアップコンバートし、イメージ周波数を高周波信号帯域から追い出し、これをＳＡＷフィルタなどの中間周波フィルタで除去した後、ダウンコンバートするようにしたダブルコンバージョン方式の受信装置などがある。
【０００４】
図６は、ダブルコンバージョン方式を用いたデジタルテレビジョン放送の受信システムの従来例を示すブロック図である。この図６に示す受信システム３は、高周波信号受信回路１０、同調装置の一例であるチューナＩＣ２０、復調回路の一例であるデジタル信号復調ＩＣ７０、およびこれらを制御するマイコン９０から構成されている。また、チューナＩＣ２０は、ダブルコンバージョン方式に加えて、位相同期(ＰＬＬ：Phase Locked Loop) 回路が２つ組み込まれた、ツインＰＬＬ制御ダブルコンバージョン方式のチューナ回路となっている。
【０００５】
この受信システム３において、高周波信号受信回路１０のＲＦ入力端子１１に入力されたＲＦ信号（受信高周波信号）は先ず、所定の帯域成分のみを通過させるＢＰＦ（帯域通過フィルタ）１２により受信全周波数帯域成分が抽出された後、フィードバックループによって自動的に利得が制御される高周波ゲイン制御回路（ＲＦＡＧＣ）１４によって所定レベルに増幅され、さらに受信帯域のみを通過させるＢＰＦ１６を通過してから、周波数変換回路の一例である１段目の混合回路（１stＭｉｘ）５１に入力される。
【０００６】
混合回路５１には、基準発振器３２からの安定した一定周波数の基準信号に基づいて、ＰＬＬＩＣ３１によって発振周波数が所望とする周波数に安定的に制御される１段目の局部発振回路（１stＯＳＣ）４６からの第１の局部発振信号が入力されている。この第１の局部発振信号の周波数ｆLO1 としては、第１の中間周波数信号の中心周波数よりも高い周波数が使用され、ＲＦ信号の周波数ｆRF、受信すべき所定周波数帯域の第１の中間周波数（１stＩＦ）信号の周波数ｆIF1 との間で、ｆLO1 ＝ｆRF＋ｆIF1 となるように、選局すべき放送周波数に対応して変化される。そして混合回路５１では、ＲＦ信号が１段目の局部発振回路（１stＯＳＣ）４６から入力された第１の局発信号と混合されることで、アップコンバートされた一定の周波数ｆIF1 の第１の中間周波数信号が出力される。
【０００７】
混合回路５１にてアップコンバートされた第１の中間周波数信号は、１段目の中間周波増幅回路（１stＩＦＡｍｐ）５２にて所定レベルに増幅された後、選局チャネルの信号成分をフィルタリング処理する１段目のＳＡＷフィルタ（１stＩＦＳＡＷ／ＳＡＷ；弾性表面波フィルタ）６２を通過し、さらに２段目の混合回路（２ndＭｉｘ）５４に入力される。このＳＡＷフィルタ６２の通過帯域は、第１の中間周波数信号の周波数帯域に応じて設定されるもので、たとえば１２００〜１２５０ＭＨｚ程度とされる。
【０００８】
混合回路５４には、基準発振器３２からの安定した一定周波数の基準信号に基づいて、ＰＬＬＩＣ３１によって発振周波数が所望とする周波数に安定的に制御される２段目の局部発振回路（２ndＯＳＣ）４８からの第２の局部発振信号が入力されている。この第２の局部発振信号の周波数ｆLO2 は、第１の中間周波数（１stＩＦ）信号の周波数ｆIF1 、第２の中間周波数（２ndＩＦ）信号の周波数ｆIF2 との間で、ｆIF2 ＝ｆIF1 −ｆLO2 となるように設定される。つまり、この第２の混合回路５４に供給される第２の局部発振信号としては、第２の混合回路５４から所定周波数帯の第２の中間周波数信号を出力させる場合に、第１の中間周波数信号の中心周波数から、その出力させたい周波数の中心周波数を差し引いた周波数が使用される。
【０００９】
そして、混合回路５４では、第１の中間周波数（１stＩＦ）信号が２段目の局部発振回路（１stＯＳＣ）４８から入力された第２の局発信号と混合されることで、ダウンコンバートされた一定の周波数ｆIF2 の第２の中間周波数（２ndＩＦ）信号が出力される。ここで、この第２の中間周波数信号は、通常のテレビジョン受信機に使用されたシングルコンバーション方式のチューナから出力される中間周波数信号の中心周波数と同等程度の周波数帯域（たとえば３６〜５７ＭＨｚ程度）に選定される。
【００１０】
混合回路５４にてダウンコンバートされた第２の中間周波数信号は、２段目の中間周波増幅回路（２ndＩＦＡｍｐ）５６にて所定レベルに増幅された後、選局チャネルの信号成分をフィルタリング処理する２段目のＳＡＷフィルタ（２ndＩＦＳＡＷ）６４を通過する。このＳＡＷフィルタ６４の通過帯域は、第２の中間周波数信号の周波数帯域に応じて設定されるもので、たとえば３６〜５７ＭＨｚ程度とされる。
【００１１】
ＳＡＷフィルタ６４を通過した第２の中間周波数信号は、フィードバックループによって自動的に利得が制御される中間周波ゲイン制御回路（ＩＦＡＧＣ）５８によって所定レベルに増幅された後に、デジタル信号復調ＩＣ７０に入力される。
【００１２】
デジタル信号復調ＩＣ７０では、先ず、アナログ信号である第２の中間周波数信号が、Ａ／Ｄ変換器７２によりデジタル信号に変換された後に、復調回路（デモジュレータ）７４にて復調される。その後ＦＥＣ（Forward Error Collection）回路７６にて誤り訂正され、ＭＰＥＧ−ＴＳ（トランスポートストリーム）信号として出力される。
【００１３】
また図７は、シングルコンバージョン方式を用いたデジタルテレビジョン放送の受信システムの従来例を示すブロック図である。この図７に示す受信システム３は、図６に示したダブルコンバージョン方式の２段目の周波数変換部（混合回路５４および中間周波増幅回路５６）を基本的に使用し、それに応じて、フィルタ構成を若干変えている。たとえば、中間周波フィルタを、前段側のＢＰＦ５３と後段側のＢＰＦ５７のように２段に分割することによって、少ない挿入損失で、急峻なフィルタ特性を得るようにしている。アップコンバート部分を有していないが、ダブルコンバーション方式の２段目以降に対応する処理については、何ら変わりがない。
【００１４】
【発明が解決しようとする課題】
ところで、デジタル地上波やデジタルＣＡＴＶ用のダブルコンバージョン方式のチューナでは、アップコンバートされた第１の中間周波数（１stＩＦ）として１０００ＭＨｚ〜１８００ＭＨｚ程度の周波数が使われ、１段目の混合回路５１の後段に接続される１段目のＳＡＷフィルタ６２は、その中心周波数が高いため、通過帯域をあまり狭くできず、たとえば３０〜５０ＭＨｚ程度の帯域を有している。
【００１５】
この３０〜５０ＭＨｚ程度の通過帯域というのは、希望するチャンネルの周波数占有帯域（たとえば６〜８ＭＨｚ程度）に対して広すぎ、たとえば隣接チャンネルに妨害信号があった場合、希望チャンネル成分と妨害信号成分とがほぼ同一レベルで第２の混合回路５４に入力されることになり、妨害信号成分を十分に除去することができず、隣接チャンネルによる混変調妨害などの受信性能劣化を引き起こす原因となる。
【００１６】
一方、シングルコンバージョン方式のチューナでは、ＳＡＷフィルタ６４の通過帯域は、ダブルコンバージョン方式における１段目のＳＡＷフィルタ６２に比べ、その通過帯域幅を狭く設定できる。しかしながら、ＳＡＷフィルタの肩特性や通過帯域である平坦部の微妙なうねりなどにより、混変調妨害の抑制度合いが装置によって異なることも生じ得るので、妨害特性の問題は依然として残る。
【００１７】
本発明は、上記事情に鑑みてなされたものであり、妨害信号成分の影響をより少なくすることができる受信制御方法、受信制御装置、および受信装置を提供すること目的とする。
【００１８】
【課題を解決するための手段】
すなわち、本発明に係る受信制御方法は、デジタル放送波を担持する高周波信号を周波数変換回路により予め定められている周波数の中間周波数信号に変換し、この中間周波数信号を所定の通過帯域幅を有する中間周波数フィルタを介して復調回路に入力する受信装置における受信制御方法であって、復調回路により得られた復調信号のビットエラーレート（ＢＥＲ；Bit Error Rate）を監視しながら、ビットエラーレートが予め定められた値より良好となるように、周波数変換回路に入力される局部発振信号の周波数を調整することで、周波数変換回路から出力され中間周波数フィルタに入力される中間周波数信号の中心周波数を調整することとした。
【００１９】
そして、受信装置が、高周波信号および中間周波数信号のうちの少なくとも一方についての出力信号レベルを変化させる利得制御回路を備えたものである場合には、先ず、周波数変換回路に入力される局部発振信号の周波数を中間周波数フィルタの通過帯域内における所定の値に設定するとともに、利得制御回路を所定の制御信号の元で一定の利得で動作するオープンループ動作モードに設定して、ビットエラーレートが予め定められた値より良好となるように、制御電圧を設定する。そして、この後、オープンループ動作モードの状態を維持したままで、ビットエラーレートを監視しながら、ビットエラーレートが予め定められた値より良好となるように、局部発振信号の周波数を調整する。
【００２０】
また、この調整に後には、利得制御回路を一定の出力レベルを維持するように動作するフィードバックループ動作モードに設定して、ビットエラーレートを監視する。そして、ビットエラーレートが予め定められた値より悪化したことを条件として、利得制御回路をオープンループ動作モードに設定し、さらにビットエラーレートがより改善されるように制御電圧を調整設定する。
【００２１】
そして、ビットエラーレートがより改善される制御電圧を設定できないことを条件として、つまり、この制御電圧の調整設定の際に、ビットエラーレートを改善させる制御電圧を設定できない場合には、利得制御回路をフィードバックループ動作モードに戻す。
【００２２】
本発明に係る受信制御装置（集積回路化された受信制御回路でもよい）は、前記本発明に係る受信制御方法を実施する装置であって、復調回路により得られた復調信号についてのビットエラーレートを取得するビットエラーレート情報取得部と、ビットエラーレート情報取得部が取得したビットエラーレートに関する情報に基づいて、ビットエラーレートが予め定められた値より良好となるように、周波数変換回路に入力される局部発振信号の周波数を設定する周波数制御部とを備えた。
【００２３】
高周波信号および中間周波数信号のうちの少なくとも一方についての出力信号レベルを変化させる利得制御回路を備えた受信装置に使用される受信制御装置とする場合には、周波数制御部を、周波数変換回路に入力される局部発振信号の周波数を中間周波数フィルタの通過帯域内における所定の値に設定するとともに、利得制御回路を所定の制御信号の元で一定の利得で動作するオープンループ動作モードに設定した状態で、ビットエラーレートが予め定められた値より良好となるように制御電圧を設定する。その後、オープンループ動作モードの状態を維持したままで、ビットエラーレート情報取得部が取得したビットエラーレートに関する情報に基づいて、ビットエラーレートが予め定められた値より良好となるように局部発振信号の周波数を設定する。
【００２４】
またこの場合、周波数制御部を、ビットエラーレートが予め定められた値より良好となるように局部発振信号の周波数を設定するとともに、利得制御回路を一定の出力レベルを維持するように動作するフィードバックループ動作モードに設定し、ビットエラーレート情報取得部が取得したビットエラーレートに関する情報に基づいて、ビットエラーレートが予め定められた値より悪化したことを条件として、利得制御回路をオープンループ動作モードに設定し、且つビットエラーレートがより改善されるように制御電圧を設定するものとすることが望ましい。
【００２５】
また、周波数制御部は、ビットエラーレートがより改善される制御電圧を設定できないことを条件として、利得制御回路をフィードバックループ動作モードに戻すものであることが望ましい。
【００２６】
本発明に係る受信制御装置は、前記本発明に係る受信制御装置を備えた装置であって、デジタル放送波を担持する高周波信号を受信する高周波信号受信回路と、入力された制御信号に対応する所定の周波数の局部発信信号を発する発振回路と、高周波信号受信回路から入力された高周波信号と発振回路から入力された局部発信信号とに基づき高周波信号および局部発信信号の各周波数によって定まる所定周波数の中間周波数信号に変換する周波数変換回路とを備えた。
【００２７】
また受信制御装置は、周波数変換回路により変換された中間周波数信号を所定の通過帯域幅内で通過させる中間周波数フィルタと、中間周波数フィルタを通過した中間周波数信号に基づいて復調処理をする復調回路と、復調回路により得られた復調信号についてのビットエラーレートを取得するビットエラーレート情報取得部と、ビットエラーレート情報取得部が取得したビットエラーレートに関する情報に基づいてビットエラーレートが予め定められた値より良好となるように発振回路に入力される制御信号を制御することで局部発振信号の周波数を設定する周波数制御部とを備えた。
【００２８】
また、発振回路、周波数変換回路、および中間周波数フィルタからなる回路ブロックを複数段備えたものである場合には、周波数制御部は、デジタル放送波の１チャネル分の周波数占有帯域に対しての中間周波数フィルタの通過帯域幅がより広い方について、局部発振信号の周波数を設定する制御を実行することが望ましい。
【００２９】
【作用】
上記構成においては、復調信号のビットエラーレートを監視しながら、ビットエラーレートが予め定められた値（所定値）より良好となるように、局部発振信号の周波数を調整することで、中間周波数フィルタに入力される中間周波数信号の中心周波数を調整する。受信波についての中間周波数信号の中心周波数が調整されると、中間周波数フィルタに対する受信波や妨害波の周波数軸上の通過位置が変わり、中間周波数フィルタの特性（振幅特性や位相特性）との兼ね合いで、結果的には、復調回路に入力される受信波と妨害波の入力レベルや位相特性を調整することができる。
【００３０】
ここで、混変調妨害などの受信性能劣化を引き起こすと、ビットエラーレートが劣化する。よって、ビットエラーレートが所定値より良好となるように局部発振信号の周波数を調整すれば、復調回路に入力される受信波と妨害波の入力レベルや位相特性を調整することができるので、妨害特性を調整することができる。
【００３１】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について詳細に説明する。
【００３２】
図１は、本発明に係る受信制御装置を備えた受信システムの一例であるテレビジョン信号受信システムの第１実施形態の構成を示すブロック図である。この図に示すテレビジョン信号受信システム（以下単に受信システムという）３は、高周波信号受信回路（前置回路）１０およびチューナＩＣ２０を有するダブルコンバージョン構成のチューナユニットと、チューナユニットの出力データを復号するデジタル信号復調ＩＣ７０と、これらを制御する受信制御装置の一例であるマイコン９０とから構成されており、デジタルテレビジョン放送波を受信して、画像信号や音声信号を出力するようにしたものである。
【００３３】
高周波信号受信回路１０は、図６に示した従来構成と同様に、ＲＦ入力端子１１に入力されたＲＦ信号のうちの受信帯域のみを通過させるＢＰＦ（帯域通過フィルタ）１２と、制御信号ＶＣ１に基づいてＢＰＦ１２を通過した信号レベルを所定レベルに制御する（利得を制御する）高周波ゲイン制御回路（ＲＦＡＧＣ）１４と、高周波ゲイン制御回路１４により利得が制御された信号のうちの受信帯域のみを通過させるＢＰＦ１４とを備える。
【００３４】
マイコン９０は、シリアルインターフェースの一例であるアイ・スクウェア・シー（Inter Integrated Circuit：Ｉ2Ｃ） バスにより、チューナＩＣ２０やデジタル信号復調ＩＣ７０との間で所望の情報を伝達するようになっている。このため、マイコン９０とチューナＩＣ２０やデジタル信号復調ＩＣ７０との間は、ＳＣＬ（Serial CLock）とＳＤＡ（Sirial DAta ）といった２本の信号線で接続されている。
【００３５】
チューナＩＣ２０は、位相比較回路３０と周波数変換回路の一例である混合回路を２段備えた周波数変換部５０とから構成されている。ここで、位相比較回路３０は、ＰＬＬ集積回路（ＰＬＬＩＣ）３１と、ＶＣＯ（Voltage Controled oscillator；電圧制御発振器）で構成された２つの局部発振回路４６，４８を備える。ＰＬＬＩＣ３１は、基準周波数の電圧信号を発生する基準発振器３２、プログラマブルカウンタなどの可変分周器３４，３６、および位相比較器３８を有し、これらがワンチップに集積回路化されたものである。なお、図では、可変分周器３４，３６および位相比較器３８を１系統分示しているが、実際には、局部発振回路４６用と局部発振回路４８用の２系統が設けられている。
【００３６】
可変分周器３４，３６の分周比１／Ａ，１／Ｎは、アイ・スクウェア・シー・バスを介して、マイコン９０により指示される。そして、可変分周器３４は、基準発振器３２から出力された電圧信号を１／Ａに分周し、その分周出力信号を位相比較器３８の一方の端子に入力する。また、可変分周器４６は、局部発振回路４６，局部発振回路４６から出力された電圧信号を１／Ｎに分周し、その分周出力信号を位相比較器３８の他方の端子に入力する。位相比較器３８は、２つの電圧信号の位相を比較し、比較結果である位相差を示す誤差信号を図示しないループフィルタ回路に入力し、その結果（平滑化信号）を制御信号として局部発振回路４６，４８に入力する。
【００３７】
これを受けて、たとえば第１段目の局部発振回路（１stＯＳＣ）４６は、ＰＬＬＩＣ３１における位相比較結果である制御信号に対応した周波数の電圧信号を発生し、出力端子から第１の局部発振周波数信号（第１局発信号）を出力する。このとき、先に述べたように、対応した信号（第１局発信号そのものでもよい）が、ＰＬＬＩＣ３１の可変分周器３６に入力される。同様に、第２段目の局部発振回路（２ndＯＳＣ）４８は、ＰＬＬＩＣ３１における位相比較結果である制御信号に対応した周波数の電圧信号を発生し、出力端子から第２の局部発振周波数信号（局発信号）を出力する。このとき、対応した信号（第２局発信号そのものでもよい）が、ＰＬＬＩＣ３１の可変分周器３６に入力される。そして、このようなフィードバック構成により、マイコン９０により設定された分周比１／Ａ，１／Ｎに応じて、局部発振回路４６，４８の発振周波数が制御される。
【００３８】
チューナＩＣ２０内の周波数変換部５０は、高周波信号受信回路１０から入力された高周波信号と１段目の局部発振回路４６から入力された第１局発信号とを混合して、たとえば周波数が１２００〜１２５０ＭＨｚ程度である第１の中間周波数（１stＩＦ）信号に変換する１段目の混合回路（１stＭｉｘ）５１と、この中間周波数（１stＩＦ）信号を所定レベルに増幅する１段目の中間周波増幅回路（１stＩＦＡｍｐ）５２とを有する。中間周波増幅回路５２によって増幅された中間周波数（１stＩＦ）信号は、チューナＩＣ２０の外部に設けられたＳＡＷフィルタ６２を介して、チューナＩＣ２０に再度入力される。ＳＡＷフィルタ６２の通過帯域は、中間周波数（１stＩＦ）信号に対応するように、本例では１２００〜１２５０ＭＨｚ程度に設定される。
【００３９】
周波数変換部５０は、さらに、ＳＡＷフィルタ６２から入力された中間周波数（１stＩＦ）と２段目の局部発振回路４８から入力された第２局発信号とを混合して、たとえば周波数が３６〜５７ＭＨｚ程度である第２の中間周波数（２ndＩＦ）信号に変換する２段目の混合回路（２ndＭｉｘ）５４と、中間周波数（２ndＩＦ）信号を所定レベルに増幅する２段目の中間周波増幅回路（２ndＩＦＡｍｐ）５６とを有する。中間周波増幅回路５６によって増幅された中間周波数（２ndＩＦ）信号は、チューナＩＣ２０の外部に設けられたＳＡＷフィルタ６４を介して、チューナＩＣ２０に再度入力される。ＳＡＷフィルタ６４の通過帯域は、中間周波数（２ndＩＦ）信号に対応するように、本例では３６〜５７ＭＨｚ程度に設定される。
【００４０】
また周波数変換部５０は、ＳＡＷフィルタ６４を介して入力された中間周波数（２ndＩＦ）信号を、制御信号ＶＣ２に基づいて所定レベルに制御する（利得を制御する）中間周波ゲイン制御回路（ＩＦＡＧＣ）５８を有する。中間周波ゲイン制御回路により、信号レベルが一定レベルに制御された中間周波数（２ndＩＦ）信号は、デジタル信号復調ＩＣ７０に入力される。
【００４１】
デジタル信号復調ＩＣ７０は、アナログ信号である第２中間周波数信号をデジタル信号に変換するＡ／Ｄ変換器７２と、Ａ／Ｄ変換器７２により変換されたデジタル信号をデジタル復調する復調回路（デモジュレータ）７４と、復調されたデジタルデータを誤り訂正するＦＥＣ回路７６とを有する。ＦＥＣ回路７６は、ビタビデコーダ、デインタリーバ、リードソロモンデコーダ、エネルギー拡散除去回路で構成されており、誤り訂正復号化したデジタルデータを、ＭＰＥＧ−ＴＳ（トランスポートストリーム）信号として出力する。
【００４２】
また、デジタル信号復調ＩＣ７０は、高周波ゲイン制御回路１４に対して制御信号ＶＣ１を設定するＲＦＡＧＣゲイン設定部７８と、中間周波ゲイン制御回路に対して制御信号ＶＣ２を設定するＩＦＡＧＣゲイン設定部８０とを備える。また、デジタル信号復調ＩＣ７０は、２つのゲイン制御回路１４，５８に対して固定の制御信号ＶＣ１，ＶＣ２を設定するための構成として、マイコン９０から入力されたデジタルデータをアナログ信号に変換するＤ／Ａ変換器８２と、復調回路７４からの制御信号系統とＤ／Ａ変換器８２からの信号系統とを選択的に切り替えて、対応するＡＧＣゲイン設定部７８，８０に入力する切替回路（ＳＷ）８４，８６を有する。
【００４３】
切替回路８４，８６の切替制御は、マイコン９０によってなされる。そして、通常のＡＧＣループを形成するときには、たとえばＲＦ信号系であれば、復調回路７４からの制御信号が切替回路８４により選択され、ＲＦＡＧＣゲイン設定部７８を介して高周波ゲイン制御回路１４に入力されることで、フィードバックループ動作モードが形成される。またＩＦ信号系であれば、復調回路７４からの制御信号が切替回路８６により選択され、ＩＦＡＧＣゲイン設定部８０を介して中間周波ゲイン制御回路５８に入力されることで、フィードバックループ動作モードが形成される。
【００４４】
一方、Ｄ／Ａ変換器８２からの系統に切り替えると、実質的にはフィードバックループが形成されず、各ゲイン制御回路１４，５８は、マイコン９０によって指定された所定の制御電圧の元で、ゲインを制御することになるオープンループ動作モードが形成される。
【００４５】
ＦＥＣ回路７６は、本発明に係るビットエラーレート検出部として機能するものであり、このＦＥＣ回路７６にて誤り訂正する際に検出できるビットエラー信号（ＢＥＲ出力）は、従来技術の構成とは異なり、そのまま他の回路や装置に出力するのではなく、アイ・スクウェア・シー（Ｉ2Ｃ）バスインターフェース部（Ｉ2ＣバスＩ／Ｆ部）８８に入力され、このＩ2ＣバスＩ／Ｆ部８８を経由して、マイコン９０にフィードバックされる。
【００４６】
マイコン９０は、本発明に係るビットエラーレート情報取得部９２と、周波数制御部９４の各機能部分をソフトウェアとして備える。すなわち、後述する中間周波数の設定制御やゲイン制御の各機能を実現するソフトウェアのプログラムコードを記録した記憶媒体（たとえば図示しないＲＡＭなど）から、装置のコンピュータ（またはＣＰＵやＭＰＵ）がプログラムコードを読出し実行することによって、後述する実施形態で述べる効果が達成される。この場合、記憶媒体から読み出されたプログラムコード自体が後述する実施形態の機能を実現することになる。
【００４７】
また、コンピュータが読み出したプログラムコードを実行することで各機能が実現されるだけでなく、そのプログラムコードの指示に基づき、コンピュータ上で稼働しているＯＳ（オペレーティングシステム）などが実際の処理の一部または全部を行ない、その処理によって各機能が実現される場合であってもよい。さらに、記憶媒体から読み出されたプログラムコードが、コンピュータに挿入された機能拡張カードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれた後、そのプログラムコードの指示に基づき、機能拡張カードや機能拡張ユニットに備わるＣＰＵなどが実際の処理の一部または全部を行ない、その処理によって後述する実施形態の各機能が実現される場合であってもよい。
【００４８】
マイコン９０は、ソフトウェア機能として備えるビットエラーレート情報取得部９２によりＦＥＣ回路７６からのビットエラー信号（ビットエラーレートに関する情報を表す信号）をＩ2ＣバスＩ／Ｆ部８８を介して取得し、このビットエラー（ＢＥＲ）信号を監視しながら、切替回路８４，８６を切り替えることで、ゲイン制御回路１４，５８のゲイン制御を、フィードバックループによる制御（フィードバックループ動作モード）にするか、Ｄ／Ａ変換器８２を介した固定値による制御（オープンループ動作モード）にするかを、コントロールする。
【００４９】
また、マイコン９０は、ソフトウェア機能として備える周波数制御部９４により、ゲイン制御回路１４，５８のゲイン制御を所定の動作モードに設定しつつ、ビットエラーレートが予め定められた値より良好となるように、ＰＬＬＩＣ３１内の可変分周器３４，３６の分周比１／Ａ，１／Ｎを制御して、混合回路５１，５４に入力される局部発振信号の各周波数を設定する。
【００５０】
以下、局部発信周波数や中間周波数信号の中心周波数の制御、ゲイン制御回路１４，５８に対するゲイン制御、並びにビットエラーレートの関わりについて、詳細に説明する。
【００５１】
図２は、図１に示したダブルコンバーション構成において、初段の中間周波数を制御する手法の処理手順の一例を示したフローチャートである。また、図３は、ダブルコンバージョン構成における中間周波数の制御とビットエラーレートとの関わりを説明する図である。
【００５２】
電源ＯＮ時やチャンネル切替え時、またはある一定の周期ごとに、マイコン９０は、先ず、ゲイン制御回路１４，５８（どちらか一方だけでもよい）のゲイン制御を、Ｄ／Ａ変換器８２を介した固定値による制御に設定する（Ｓ１００）。次にマイコン９０は、アイ・スクウェア・シー・バスを介して可変分周器３４，３６の分周比１／Ａ，１／Ｎ（どちらか一方のみでもよい）を変え、ＳＡＷフィルタ６２の設計上の通過帯域におけるほぼ中心に、第１の中間周波数信号の中心周波数（１stＩＦ周波数）を設定する（Ｓ１０２）。そしてこの状態で、Ｄ／Ａ変換器８２に対する設定値を変化させることでゲイン制御値を変化させ、高周波ゲイン制御回路１４および中間周波ゲイン制御回路５８のうちの少なくとも一方の利得を変化させて、ビットエラーレートの変化特性を取る（Ｓ１０６）。
【００５３】
たとえば、Ｄ／Ａ変換器８２に設定した値と、そのときにＦＥＣ回路７６により得られたビットエラーレートの値とを対応付けて、図示しないメモリに記憶させる。この処理を、Ｄ／Ａ変換器８２に対する設定値のそれぞれについて記憶させ、その中から、ビットエラーレートが所定値よりも良好となる（好ましくは一番よくなる）Ｄ／Ａ変換器８２に設定した値をＤ／Ａ変換器８２に設定する。ここで、「所定値」は、ＳＡＷフィルタ６２の後段に接続される処理回路、たとえばデジタル信号復調ＩＣ７０において、不都合なく所定の処理ができる程度であればよい。
【００５４】
次に、アイ・スクウェア・シー・バスを介して可変分周器３４，３６の分周比１／Ａ，１／Ｎ（どちらか一方のみでもよい）を変え、ＳＡＷフィルタ６２の通過帯域内もしくはそれよりも少し広目の範囲内で数１０ポイント、局部発振回路４６の発振周波数を変化させて、第１の中間周波数信号の中心周波数（１stＩＦ周波数）を変化させる（Ｓ１１２）。たとえば、本例のように、ＳＡＷフィルタ６２の通過帯域幅が５０ＭＨｚ程度である場合には、１ＭＨｚステップ／５０ポイント程度で、第１の中間周波数信号の中心周波数を変化させる。
【００５５】
またこの際、１stＩＦ周波数をシフトさせた分は、可変分周器３４，３６の分周比１／Ａ，１／Ｎ（どちらか一方のみでもよい）を変えて２段目の局部発振回路４８の発振周波数（２nd Local周波数）もシフトさせ、デジタル信号復調ＩＣ７０に入力される第２の中間周波数信号の中心周波数（２ndＩＦ周波数）が一定になるようにする（Ｓ１１４）。
【００５６】
そして、その際のビットエラーレートを監視（フィードバック）しながら、ビットエラーレートが所定値よりも良好な（好ましくは一番よい）周波数に１stＩＦ周波数を設定するとともに（Ｓ１１６）、各ゲイン制御回路１４，５８の制御をフィードバックループによるゲイン制御（自動利得制御）に設定する（Ｓ１１８）。
【００５７】
たとえば、ＰＬＬＩＣ３１に設定した分周比１／Ａ，１／Ｎと、そのときにＦＥＣ回路７６により得られたビットエラーレートの値とを対応付けて、図示しないメモリに記憶させる。この処理を、ＰＬＬＩＣ３１に設定した分周比１／Ａ，１／Ｎのそれぞれについて記憶させ、その中から、ビットエラーレートが所定値よりも良好となる（好ましくは一番よくなる）分周比１／Ａ，１／Ｎを探索する。これにより、通常の１stＩＦ周波数で何らかの妨害信号の影響を受けていたとしても、その影響がデジタル信号復調ＩＣ７０での復号結果に現れることを回避または低減することができる。
【００５８】
ここで、１stＩＦ周波数をシフトさせる際には、隣接チャンネル波などの妨害波ＵＤ（UnDesire）がＳＡＷフィルタ６２の少し帯域外に位置するように１stＩＦ周波数を変化させることが望ましい。たとえば、図３（Ａ）に示すように、希望波Ｄ（Desire）と妨害波ＵＤとが、ＳＡＷフィルタの通過帯域のほぼ中心となるように１stＩＦ周波数を設定すると、希望波Ｄと不要波ＵＤとがほぼ同レベル（通過帯域内が平担持には）で混合回路５４に入力される。このため、通過帯域のほぼ中心に１stＩＦ周波数を設定すると、妨害波ＵＤのレベルが比較的強く、ビットエラーレートが悪い状態となる。
【００５９】
一方、隣接チャンネルによる混変調などの妨害が起きていたとしても、図３（Ｂ）に示すように、ＳＡＷフィルタ６２の通過帯域内でフィルタ特性の肩の近傍に希望波Ｄの１stＩＦ周波数を設定した場合、隣接チャンネル（ｃｈ）にある妨害波ＵＤはＳＡＷフィルタ６２である程度減衰され、希望波Ｄに比べ妨害波ＵＤのレベルが下がった状態で混合回路５４に入力されるので、隣接妨害を改善することができる。
【００６０】
このときに、仮に図３（Ｃ）に示すように、ＳＡＷフィルタ６２の帯域外まで希望波Ｄの１stＩＦ周波数を変化させた場合、希望波Ｄに比べ妨害波ＵＤのレベルが下がっているが希望波Ｄの利得も下がるため、この利得低下に伴うＮＦ劣化を起こすことが生じ得る。しかしながら、この場合、このことに伴ってビットエラーレートも劣化するので、結果的には、ＮＦ劣化を起こすような周波数に設定することを回避でき、帯域外で受信することもなく安定して受信することができる。
【００６１】
なお、図３（Ｄ）に示すように、ＳＡＷフィルタ６２の通過帯域内でフィルタ特性の肩のあたりに妨害波ＵＤの１stＩＦ周波数が存在し、且つＳＡＷフィルタ６２の帯域外となるまで希望波Ｄの１stＩＦ周波数を変化させた場合、希望波Ｄに比べ妨害波ＵＤのレベルが大きい状態で混合回路５４に入力される。この場合には、妨害波ＵＤのレベルが非常に強く、ビットエラーレートが非常に悪い状態となるから、結果的には、このような関係に１stＩＦ周波数を設定することを回避できる。
【００６２】
また、１stＩＦ周波数を可変し適正点（たとえばビットエラーレートの最良点）に設定した後でも、電波環境条件によっては、ビットエラーレートが悪くなる場合も生じ得る。たとえば、ビットエラーレートの劣化が歪みによって生じる場合などである。このような場合に備えて、マイコン９０は、ビットエラーレートが所定値よりも悪くならないか否かを監視する（Ｓ１２０）。そして、悪化した場合には、切替回路８４，８６をコントロールして、ゲイン制御回路１４，５８（どちらか一方だけでもよい）のゲイン制御を、Ｄ／Ａ変換器８２を介した固定値による制御に切り替える（Ｓ１２２−ＮＯ，Ｓ１２４）。つまり、Ｄ／Ａ変換器８２を介して強制的にＡＧＣ電圧を制御する。
【００６３】
ゲイン制御回路１４，５８のゲイン制御をフィードバックループによる制御に設定しておくと（Ｓ１１０）、ＡＧＣ電圧は希望受信信号のレベルに応じて自動で制御され、妨害信号が強いレベルで入力されてもＡＧＣ電圧を制御することができず歪みを引き起こすことがある。しかしながら、固定値によるゲイン制御に切り替えることで（Ｓ１２４）、このような場合に生じ得る歪みを回避することができる。
【００６４】
たとえば、ビットエラーレートを監視しながら、理由に関係なくビットエラーレートが所定値よりも悪い場合には、マイコン９０は、Ｄ／Ａ変換器８２を介して、先ず、ゲイン制御回路１４，５８（どちらか一方だけでもよい）の利得を下げて、ビットエラーレートが改善しないか否かを確認する（Ｓ１３０）。そして、ビットエラーレートが改善した場合は、希望信号のレベルに関係なく強制的に利得を下げ、ビットエラーレートが所定値よりも良好となるＡＧＣ電圧に設定する（Ｓ１３０−ＹＥＳ，Ｓ１３４）。一方、ゲイン利得を下げても、ビットエラーレートが改善しない場合には、フィードバックループによるゲイン制御に戻す（Ｓ１３０−ＮＯ，Ｓ１３６）。
【００６５】
これにより、歪みが低減する方向にゲイン値を制御することができる。また、ＡＧＣ電圧を下げすぎて利得が不足し、安定して受信できなくなってきた場合には、ビットエラーレートが悪くなるので、結果的には、ＡＧＣ電圧を下げすぎることもなく、ビットエラーレートが所定値以上（好ましくは最適）のポイントに、１stＩＦ周波数およびＡＧＣ電圧を設定することができる。
【００６６】
以上説明したように、ダブルコンバージョン構成の場合、初段のＳＡＷフィルタの通過帯域は、受信波の通過帯域に比べて広くなってしまい、単純に、ＳＡＷフィルタの帯域のほぼ中心となるように希望波の１stＩＦ周波数を設定すると、たとえば隣接ｃｈ波のためにビットエラーレートが劣化してしまうが、ビットエラーレートがより改善するように、希望波の１stＩＦ周波数を設定することで、妨害波をＳＡＷフィルタの通過帯域外に排除することができ、妨害波の影響を軽減もしくは排除することができる。
【００６７】
勿論、隣接ｃｈ波妨害に限らず、たとえば自己スプリアス、あるいは他の妨害信号による混変調妨害、さらには相互変調妨害によるビート症状などの不具合に対しても、上記と同様にビットエラーレートがより改善されるように局部発振周波数を調整することで中間周波数信号の中心周波数を調整すれば、これらの発生がなく、安定した良好な受信ができる。
【００６８】
なお前例では、図３（Ｂ）のように、フィルタ特性の肩の近傍に希望波Ｄの１stＩＦ周波数を設定することが望ましい形態であるとしたが、これに限らず、たとえばＳＡＷフィルタの通過帯域の中心側で、ビットエラーレートが所定値よりも良好となる周波数に設定してもかまわない。
【００６９】
また前例によれば、フィルタ特性の肩の近傍に希望波Ｄの１stＩＦ周波数を直接に設定することでビットエラーレートが所定値よりも良好となるようにすることも可能と見えるが、実際には、ＳＡＷフィルタ６２の特性にはバラ付きがあり、さらに放送波の周波数設定にもバラ付きがあるので、図２で示したように、ビットエラーレートが良好となるポイントをサーチする手法が有効である。勿論、他の方法で、ビットエラーレートが良好となるポイントをサーチしてもよいし、バラ付きが問題とならなければ、設計上で決まる良好なポイントに直接設定してもかまわない。
【００７０】
図４は、テレビジョン信号受信システムの第２実施形態の構成を示すブロック図である。この図に示す受信システム３は、チューナユニットがシングルコンバージョン構成である点が第１実施形態と異なる。たとえば、先ず、第１実施形態の構成における２段目のＩＦパートの部材をチューナＩＣ２０内に備えている。具体的には、チューナＩＣ２０は、高周波ゲイン制御回路１４により利得が制御された信号のうちの受信帯域のみを通過させるＢＰＦ５３を混合回路５４の前段に備え、また中間周波増幅回路（ＩＦＡｍｐ）５６により増幅された中間周波数信号のうちの受信帯域のみを通過させるＢＰＦ５７を中間周波増幅回路５６の後段に備える。
【００７１】
また、受信システム３は、ＢＰＦ５７を通過した中間周波数信号を所定レベルに増幅する前置増幅回路（ＩＦＰＲＥＡＧＣ）６３を有する。ＢＰＦ５７を通過した中間周波数信号は、前置増幅回路およびＳＡＷフィルタ６４を介して、デジタル信号復調ＩＣ７０に入力される。
【００７２】
図５は、シングルコンバージョン構成における中間周波数の制御とビットエラーレートとの関わりを説明する図である。このシングルコンバーション構成において、中間周波数を制御する手法は、図２に示した処理手順と同様である。なお、シングルコンバージョン構成における制御方法は、ダブルコンバージョン構成において、１段目については第１実施形態のような制御をせずに、２段目について中間周波数の制御を実行する場合の制御手法として適用することができる。
【００７３】
シングルコンバージョン構成の場合、ＳＡＷフィルタ６４は、元々１ｃｈ分程度しか通過帯域がなく、中間周波数を大幅にずらすことはできないが、ＳＡＷフィルタ６４の肩のスロープを利用して隣接ｃｈのレベルを落とすことで、ビットエラーレートを改善することができる。
【００７４】
たとえば、図５（Ａ）に示すように、通常時に、受信波の中間周波数をＳＡＷフィルタ６４の通過帯域の中心に設定すると、上側ｃｈと下側ｃｈのＳＡＷフィルタを通過する成分は同等レベルでデジタル信号復調ＩＣ７０に入力される。これに対して、上側ｃｈの妨害を受けているときには、図５（Ｂ）に示すように、受信波の中間周波数を図中の少し左側に設定することで、上側ｃｈの帯域を通過する成分を相対的に落とすことができ、その分だけ上側ｃｈに起因するビットエラーレート劣化を改善することができる。また、下側ｃｈの妨害を受けているときには、図５（Ｃ）に示すように、受信波の中間周波数を図中の少し右側に設定することで、下側ｃｈの帯域を通過する成分を相対的に落とすことができ、その分だけ下側ｃｈに起因するビットエラーレート劣化を改善することができる。
【００７５】
ただし、図５（Ｂ）や図５（Ｃ）のように、受信波の中間周波数をずらすと、逆側ｃｈの帯域を通過する成分が相対的に大きくなり、今度は、こちらの方の妨害の影響を受けるようになり得る。このような観点では、中間周波数をずらすことでビットエラーレート劣化を改善するという効果は、ダブルコンバーション構成のものほどは期待できない。つまり、キャリアがｃｈ（チャネル）のセンターにしかない方式の場合には、中間周波数をずらすことの効果が小さいといえる。
【００７６】
このことは、ダブルコンバーション方式において、１段目については第１実施形態のような制御をせずに、２段目について中間周波数の制御を実行する場合でも同様である。換言すれば、発振回路、周波数変換回路、および中間周波数フィルタからなる回路ブロックを複数段備えた構成の場合、デジタル放送波の１チャネル分の周波数占有帯域に対しての中間周波数フィルタの通過帯域幅がより広い方（通常は前段側）について、局部発振信号の周波数を設定する制御を実行して中間周波数信号の中心周波数を調整することが望ましいということである。
【００７７】
なお、シングルコンバーション構成のものであっても、第１実施形態のステップＳ１２０〜Ｓ１３４（図２参照）のように、ＡＧＣ電圧をコントロールすることでビットエラーレート劣化を改善することは、有効である。
【００７８】
また、シングルコンバーション構成であっても、たとえば、我国や欧州の地上波デジタル放送の伝送技術として採用が決まっているＯＦＤＭ（Orthogonal Frequency Division Multiplex ；直交周波数分割多重）方式のように、伝送帯域内にキャリアが複数あるマルチキャリア方式の場合は、中間周波数をずらすことでビットエラーレート劣化を改善するという効果を十分に享受することができる。
【００７９】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることができ、そのような変更または改良を加えた形態も本発明の技術的範囲に含まれる。また、上記の実施形態は、クレームにかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組合せの全てが発明の解決手段に必須であるとは限らない。
【００８０】
たとえば上記実施形態では、位相同期回路を用いたＰＬＬ周波数シンセサイザ方式の同調機構（選局機構）を具備したテレビジョンシステムを例に説明したが、テレビジョンシステムに限らず、ビットエラーレートを検出できる同調装置、あるいはこの同調装置を備えた通信システムであれば有効であり、たとえば、衛星放送用チューナを含め、今後開発される、あらゆるデジタル放送用機器に応用することができる。
【００８１】
また、上記実施形態では、中間周波数フィルタとしてＳＡＷフィルタを使用した場合について説明したが、これに限らず、たとえば、インダクタとコンデンサとから構成される中間周波数用のバンドパスフィルタあるいはセラミックなどの誘電体を利用した誘電体フィルタを中間周波数フィルタとして使用する場合であっても、前述と同様の効果を享受することができる。
【００８２】
また、上記実施形態では、調整後の中間周波数と中間周波数フィルタ（前例ではＳＡＷフィルタ）の振幅特性との関わりにおける中間周波数フィルタから出力される受信波と妨害波の振幅レベル、並びにこの受信波と妨害波の振幅レベル比とビットエラーレートとの関わりについて説明したが、受信波と妨害波の振幅特性の差に限らず、受信波と妨害波の位相特性の差も、ビットエラーレートに影響を与える。したがって、ビットエラーレートを監視しながら、ビットエラーレートが所定値より良好となるように局部発振信号の周波数を調整するという上記の制御方法は、振幅特性や位相特性を峻別する必要がなく、両者を加味して、より適正な中間周波数を設定できるという点で、メリットがある。
【００８３】
【発明の効果】
以上のように、本発明によれば、ビットエラーレートを監視しながら、このビットエラーレートがより改善されるように局部発振信号の周波数を調整することで中間周波数信号の中心周波数を調整するようにした。これにより、たとえば、隣接チャンネルや自己スプリアス、あるいは他の妨害信号による混変調妨害、さらには相互変調妨害によるビート症状などの不具合の発生がなく、安定した良好な受信ができるようになる。
【図面の簡単な説明】
【図１】  本発明に係る受信制御装置を備えた受信システムの一例であるテレビジョン信号受信システムの第１実施形態の構成を示すブロック図である。
【図２】  図１に示したダブルコンバーション構成において、初段の中間周波数を制御する手法の処理手順の一例を示したフローチャートである。
【図３】  ダブルコンバージョン構成における中間周波数の制御とビットエラーレートとの関わりを説明する図である。
【図４】  テレビジョン信号受信システムの第２実施形態の構成を示すブロック図である。
【図５】  シングルコンバージョン構成における中間周波数の制御とビットエラーレートとの関わりを説明する図である。
【図６】  ダブルコンバージョン方式を用いたデジタルテレビジョン放送の受信システムの従来例を示すブロック図である。
【図７】  シングルコンバージョン方式を用いたデジタルテレビジョン放送の受信システムの従来例を示すブロック図である。
【符号の説明】
３…受信システム、１０…高周波信号受信回路、１２，１６，５３，５７…帯域通過フィルタ（ＢＰＦ）、１４…高周波ゲイン制御回路、２０…チューナＩＣ、３０…位相比較回路、３１…ＰＬＬＩＣ、３２…基準発振器、３４，３６…可変分周器、３８…位相比較器、４６，４８…局部発振回路、５１，５４…混合回路（周波数変換回路）、５２，５６…中間周波増幅回路、５８…中間周波ゲイン制御回路、６２，６４…ＳＡＷフィルタ、７０…デジタル信号復調ＩＣ、７２…Ａ／Ｄ変換器、７４…復調回路（デモジュレータ）、７６…ＦＥＣ回路、７８…ＲＦＡＧＣゲイン設定部、８０…ＩＦＡＧＣゲイン設定部、８２…Ｄ／Ａ変換器、８４，８６…切替回路、９０…マイコン、９２…ビットエラーレート情報取得部、９４…周波数制御部
【図１】
0004089275.tif 000002
【図２】
0004089275.tif 000003
【図３】
0004089275.tif 000004
【図４】
0004089275.tif 000005
【図５】
0004089275.tif 000006
【図６】
0004089275.tif 000007
【図７】
0004089275.tif 000008