(57)【特許請求の範囲】
【請求項１】
そのゲートが非アクティブ状態の電位に接続され、光の照射／非照射に対応してオン／オフするトランジスタからなる光電変換素子と、この光電変換素子を介して電源とグランドとの間に流れる電流を電圧に変換し、前記光の照射時間に対応するパルス幅のモード設定信号を発生する電流電圧変換回路と、前記モード設定信号の制御により、内部回路の３つ以上の動作モードを切り替える動作モード信号を発生するステートマシンとを有するテスト回路を搭載していることを特徴とする半導体装置。
【請求項２】
特定周波数の光のみが通過可能なフィルタ付きの窓を備えるパッケージに封止されていることを特徴とする請求項１に記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、光の照射／非照射によって、内部回路の動作モードを切り替えるテスト回路を搭載する半導体装置に関するものである。
【０００２】
【従来の技術】
従来のテスト回路では、例えば半導体装置の外部端子としてモード切替ピンを設け、このモード切替ピンを介して供給される動作モード信号によって、内部回路の動作モードを切り替えている。モード切替ピンは、内部回路の動作モードの個数に応じて所定数設けられるもので、例えば専用ピンとして設けられている場合もあるが、半導体装置の本来の通常動作を実現するために設けられているユーザピンと共有されている場合も多い。
【０００３】
ここで、動作モードとは、前述のように、半導体装置の本来の機能である通常動作を実行するための通常動作モードの他、例えばテストモードやデバッグモード等を意味する。テストモードとは、ＧＯ（ゴー）／ＮＧ（ノーゴー）で、各内部ブロックの動作を効率良くテストするための動作モードであり、デバッグモードとは、内部回路のどの部分で故障／誤動作が発生しているのかを診断するための動作モードである。
【０００４】
また、動作モードとしては、前述の各種動作モードの他、簡易機能モード等も含まれる。簡易機能モードとは、半導体装置のみの動作不良を診断するための動作モードではなく、例えば半導体装置をプリントボード上に実装し、このプリントボード上に実装されている装置全体をシステム動作させることによって、半導体装置を実際に搭載するシステム上で、その動作の良否を診断するための動作モードである。
【０００５】
テスト回路を搭載する半導体装置では、前述の動作モードを適宜切り替えて各種のテストが行われ、その動作の検証が行われている。
しかし、モード切替ピン専用の外部端子を設けると外部端子数が増大するという問題があるし、モード切替ピンをユーザピンと共有する場合には、例えばユーザピンが本来出力専用ピンであれば、これを双方向ピンとして設計し直す必要があるため、設計ミスが発生する温床となっている。
【０００６】
また、プリントボードが、通常動作モードでのみ動作するように設計されている場合、半導体装置をプリントボード上に実装した後は、半導体装置の動作モードを切り替えて動作検証を行うことができないし、これとは逆に、半導体装置をプリントボードに実装した後であっても、各種の動作モードを切り替えて動作検証できるようにするためにはプリントボードを設計し直す必要があり、設計期間やコストが増大するという問題があった。
【０００７】
このような問題を解決する１つの方法として、例えば特公平６−５２７５１号公報に開示の半導体集積回路装置のテスト方法がある。
【０００８】
同公報に開示の半導体集積回路装置のテスト方法では、図９に示すように、半導体集積回路装置の内部回路に含まれる信号保持回路５４毎に、外部から与えられる光に感応する光電変換素子５６、その具体例としてのダイオードと、これに直列形態で接続された抵抗素子５８とからなり、光電変換素子が受光したときにそれらの素子の接続点に内部回路の機能をテストする信号を発生するテスト信号発生部を予め形成しておく。
【０００９】
そして、このテスト方法では、出力用端子パッドにテスト用の端子プローブを接触させながら、内部回路内の所望の信号保持回路に対応する光電変換素子に外部から１つのレーザー生成手段より発生されたレーザー光を光偏向手段によって偏向させて順次照射し、対応する信号保持回路を強制的にセットまたはリセット状態にさせて出力用端子パッドの電気信号をモニターすることで内部回路の機能テストが行われる。
【００１０】
しかし、同公報に開示のテスト信号発生部は、各々対応する信号保持回路を単にハイレベルにセット、あるいは、ローレベルにリセットするためだけのもので、一旦信号保持回路をリセットすると、電源をオフにしない限り再びセットすることができず、リアルタイムにセット／リセットを切り替えることができないし、複数の動作モードを設定するためには、複数のテスト信号発生部が必要になるという問題があった。
【００１１】
また、テスト信号発生部は各々の信号保持回路に近接して形成されるため、各々の信号保持回路を順次セット／リセットするために、レーザー生成手段の位置を移動させて位置合わせする必要があり非常に面倒であるし、複数の信号保持回路が近接して配置されている場合には、それぞれのテスト信号発生部の光電変換素子に光を照射する際に、極めて高い位置合わせ精度が要求されるという問題もあった。
【００１２】
【発明が解決しようとする課題】
本発明の目的は、前記従来技術に基づく問題点をかえりみて、光照射に高い位置合わせ精度を必要とせず、しかもリアルタイムに動作モードを切り替えることができる半導体装置を提供することにある。
また、本発明の他の目的は、プリントボードを設計し直すことなく、プリントボードへの実装後であっても、半導体装置を含むプリントボード上のシステム全体の動作検証を行うことができる半導体装置を提供することにある。
【００１３】
【課題を解決するための手段】
上記目的を達成するために、本発明は、そのゲートが非アクティブ状態の電位に接続され、光の照射／非照射に対応してオン／オフするトランジスタからなる光電変換素子と、この光電変換素子を介して電源とグランドとの間に流れる電流を電圧に変換し、前記光の照射時間に対応するパルス幅のモード設定信号を発生する電流電圧変換回路と、前記モード設定信号の制御により、内部回路の３つ以上の動作モードを切り替える動作モード信号を発生するステートマシンとを有するテスト回路を搭載していることを特徴とする半導体装置を提供するものである。
【００１４】
ここで、当該半導体装置は、特定周波数の光のみが通過可能なフィルタ付きの窓を備えるパッケージに封止されているのが好ましい。
【００１５】
【発明の実施の形態】
以下に、添付の図面に示す好適実施例に基づいて、本発明の半導体装置を詳細に説明する。
【００１６】
図１は、本発明の半導体装置の一実施例の構成概念図である。
同図に示す半導体装置１０は、Ｎ型ＭＯＳトランジスタ（以下、ＮＭＯＳという）１８からなる光電変換素子１２と、モード設定信号ＭＯＤＥを発生する電流電圧変換回路１４と、モード設定信号ＭＯＤＥの制御により、図示していない内部回路の動作モードを切り替えるための動作モード信号を発生するステートマシン１６とを有するテスト回路を搭載する。
【００１７】
まず、光電変換素子１２は、光の照射／非照射に対応してオン／オフするトランジスタからなるものであって、図示例のＮＭＯＳ１８の両端（ソースおよびドレイン）は、グランドＧＮＤと電流電圧変換回路１４との間に接続され、そのゲートは非アクティブ状態であるグランドＧＮＤに接続されている。なお、光電変換素子１２としては、ＮＭＯＳの他、Ｐ型ＭＯＳトランジスタ（以下、ＰＭＯＳという）でもよいし、両者を組み合わせてもよい。
【００１８】
続いて、電流電圧変換回路１４は、光電変換素子１２を介して、電源ＶｃｃとグランドＧＮＤとの間に流れる電流を電圧に変換してモード設定信号ＭＯＤＥを発生する。なお、電流電圧変換回路１４は、前述の機能を実現するものであればどのような構成の回路であってもよく、例えば最も単純な構成として抵抗素子でもよいが、次に述べるイコライザとセンスアンプとの組み合わせ等を用いる方が精度が高く好ましい。
【００１９】
ここで、図２および図４に、光電変換素子１２および電流電圧変換回路１４の一実施例の構成回路図を示す。
まず、図２に示す回路は、図１に示す光電変換素子１２と、電流電圧変換回路１４の一部となるイコライザ１４ａとを示すものである。光電変換素子１２は、ＰＭＯＳ２０と、ＮＭＯＳ２２とを有し、イコライザ１４ａは、３つのＮＭＯＳ２４，２６，２８と、ＰＭＯＳ３０とを有する。
【００２０】
光電変換素子１２のＰＭＯＳ２０の両端は電源と信号Ａ２との間に接続され、そのゲートは非アクティブ状態である電源に接続されている。また、ＮＭＯＳ２２の両端はグランドと信号Ａ１との間に接続され、そのゲートは非アクティブ状態であるグランドに接続されている。
【００２１】
イコライザ１４ａは、信号Ａ１とＡ２の電位を同電位化するもので、ＮＭＯＳ２４の両端は信号Ａ２と電源との間に接続され、同じく、ＮＭＯＳ２６の両端は信号Ａ１と電源との間に接続されている。また、ＮＭＯＳ２８およびＰＭＯＳ３０の両端はいずれも信号Ａ１とＡ２との間に接続されている。ＮＭＯＳ２４，２６，２８のゲートはいずれも電源に接続され、ＰＭＯＳ３０のゲートはアクティブ状態となるグランドに接続されている。
【００２２】
図示例の回路において、光が照射されていない時は、光電変換素子１２のＰＭＯＳ２０およびＮＭＯＳ２２はいずれもオフ、イコライザ１４ａのＮＭＯＳ２４，２６，２８およびＰＭＯＳ３０はいずれもオンであり、信号Ａ１およびＡ２は同電位の一定電位、本実施例では、Ｖｃｃ−ＶthN （ＶthN はＮＭＯＳのしきい値）にチャージアップされている。
【００２３】
図３のグラフに示すように、光が照射されると、光電変換素子１２のＰＭＯＳ２０およびＮＭＯＳ２２がオンし、信号Ａ１およびＡ２の電位は、ＮＭＯＳ２２を介してディスチャージされる。この時、信号Ａ１の電位はＮＭＯＳ２２を介してディスチャージされ、信号Ａ２の電位はＰＭＯＳ２０を介してチャージアップされるため、信号Ａ１の電位は、信号Ａ２の電位よりも比較的速くディスチャージされて低下し、両者の間に微小電位差が生じる。
【００２４】
その後、光の照射が停止されると、光電変換素子１２のＰＭＯＳ２０およびＮＭＯＳ２２は再びオフし、信号Ａ１およびＡ２の電位は、イコライザ１４ａのＮＭＯＳ２４，２６を介して変化前の電位にチャージアップされるとともに、ＮＭＯＳ２８およびＰＭＯＳ３０を介して同電位化される。
【００２５】
続いて、図４に示す回路は、図１に示す電流電圧変換回路１４の一部となるカレントミラー型センスアンプ（以下、単にセンスアンプという）１４ｂである。センスアンプ１４ｂは、信号Ａ１とＡ２との間に発生する微小電位差を検出し、これを増幅出力するもので、カレントミラー形負荷であるＰＭＯＳ３２，３４と、微小電位差を生じる信号Ａ１，Ａ２の入力用のＮＭＯＳ３６，３８と、定電流源となるＮＭＯＳ４０とを有する。
【００２６】
ＰＭＯＳ３２，３４のソースは電源に接続され、そのゲートはいずれもＰＭＯＳ３２のドレインに接続され、ＰＭＯＳ３４のドレインは、モード設定信号ＭＯＤＥに接続されている。また、ＮＭＯＳ３６，３８のゲートはそれぞれ信号Ａ１およびＡ２に接続され、そのドレインはそれぞれＰＭＯＳ３４，３２のドレインに接続され、そのソースはＮＭＯＳ４０のドレインに接続されている。また、ＮＭＯＳ４０のソースはグランドに接続され、そのゲートはアクティブ状態である電源に接続されている。
【００２７】
信号Ａ１およびＡ２が同電位の電源電位である時、ＮＭＯＳ３６，３８はオン、ＮＭＯＳ４０も常時オンであるから、ＰＭＯＳ３２，３４のゲートの電位はＮＭＯＳ３８，４０を介して、同じく、モード設定信号ＭＯＤＥの電位はＮＭＯＳ３６，４０を介してディスチャージされる。このため、ＰＭＯＳ３２，３４もオンし、モード設定信号ＭＯＤＥの電位は、これらのＰＭＯＳ３２，３４およびＮＭＯＳ３６，３８，４０の間のオン抵抗の分割によって決定される所定の低電位となる。
【００２８】
図５のグラフに示すように、光が照射されて、信号Ａ１の電位の方が信号Ａ２の電位よりも速く低下し、両者の間に微小電位差が生じると、ＮＭＯＳ３８よりもＮＭＯＳ３６のオン抵抗値の方が大きくなり、ＮＭＯＳ３８よりもＮＭＯＳ３６の電流駆動能力の方が減少するため、モード設定信号ＭＯＤＥの電位は上昇し、ＰＭＯＳ３２，３４およびＮＭＯＳ３６，３８，４０の間のオン抵抗の分割によって決定される所定の高電位となる。
【００２９】
その後、光の照射が停止されると、信号Ａ１およびＡ２の電位が同電位となり、ＮＭＯＳ３６，３８の電流駆動能力が等しくなってモード設定信号ＭＯＤＥの電位は下降し、ＰＭＯＳ３２，３４およびＮＭＯＳ３６，３８，４０の間のオン抵抗の分割によって決定される所定の低電位となる。
以上のようにして、光の照射時間に対応するパルス幅を有するモード設定信号ＭＯＤＥが発生される。
【００３０】
次に、ステートマシン１６について説明する。
図６は、ステートマシンの一実施例の構成回路図である。
図示例のステートマシン１６は、モード設定信号ＭＯＤＥの制御により、図示していない内部回路の複数の動作モードを切り替える動作モード信号Ｑ１，Ｑ２，Ｑ３を発生するもので、図示例では、３つのフリップフロップ４２，４４，４６からなるシフトレジスタを例示してある。
【００３１】
フリップフロップ４２，４４，４６のクロック端子およびプリセット端子には、それぞれモード設定信号ＭＯＤＥおよびリセット信号ＲＥＳＥＴが共通に入力されている。フリップフロップ４２のＤ端子はグランドＧＮＤに接続され、そのＱ端子からは動作モード信号Ｑ１が出力されている。同じく、フリップフロップ４４，４６のＤ端子には、それぞれ動作モード信号Ｑ１，Ｑ２が入力され、そのＱ端子からは、それぞれ動作モード信号Ｑ２，Ｑ３が出力されている。
【００３２】
図７のタイミングチャートに示すように、まず、リセット信号ＲＥＳＥＴがローレベルとされると、全てのフリップフロップ４２，４４，４６がプリセットされ、その出力である動作モード信号Ｑ１〜３はハイレベルに初期化される。
リセット信号ＲＥＳＥＴがハイレベルとされた後、モード設定信号ＭＯＤＥの立ち上がりに同期してグランドＧＮＤの電位がシフトされ、動作モード信号Ｑ１，Ｑ２，Ｑ３は順次ローレベルとなる。
【００３３】
なお、ステートマシン１６は、図示例のシフトレジスタの他、例えばカウンタ等のように、複数の動作モード信号を発生するものであれば、その具体的な回路構成は何ら限定されず、外部端子のモード切替ピンを介して供給される１つの信号の制御により、動作モードの切り替えを行っていた従来公知のテストモード発生回路がいずれも適用可能である。また、リセット信号ＲＥＳＥＴは、例えば半導体装置１０を初期化するための信号を使用すればよい。
【００３４】
本発明を適用する半導体装置は、基本的に以上のようなものである。
次に、本発明の半導体装置の動作モードの切り替え方について説明する。
【００３５】
本発明では、例えば図８（ａ）に示すように、ウェハー状態の半導体装置１０を位置決めし、図１に示すテスト回路に相当する位置にレーザー光等の光照射デバイス４８を位置決めして光電変換素子１２近傍に光を照射する。また、同図（ｂ）に示すように、特定周波数の光のみが通過可能なフィルタ付きの窓５０を備えるパッケージに本発明の半導体装置１０を封止しておけば、窓５０を介して光電変換素子１２近傍への光の照射が可能である。
【００３６】
光を照射／非照射することによって、光電変換素子１２がオン／オフし、イコライザ１４ａの信号Ａ１，Ａ２の間に微小電位差が発生する。この信号Ａ１，Ａ２の間の微小電位差はセンスアンプ１４ｂによって検出され、モード設定信号ＭＯＤＥとして増幅出力される。そして、ステートマシン１６では、モード設定信号ＭＯＤＥの制御により、動作モード信号Ｑ１〜３の状態が適宜設定され、これに応じて内部回路の動作モードが決定される。
【００３７】
本発明の半導体装置は、基本的に以上のようなものである。
以上、本発明の半導体装置について詳細に説明したが、本発明は上記実施例に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良や変更をしてもよいのはもちろんである。
【００３８】
【発明の効果】
以上詳細に説明した様に、本発明の半導体装置は、光電変換素子として、そのゲートが非アクティブ状態の電位に接続され、光の照射／非照射に対応してオン／オフするトランジスタを用い、この光電変換素子を介して電源とグランドとの間に流れる電流を電圧に変換して、光の照射時間に対応するパルス幅のモード設定信号を発生し、このモード設定信号の制御によって、内部回路の複数の動作モードを切り替える動作モード信号を発生するものである。
したがって、本発明の半導体装置によれば、モード切替ピンを必要とすることなく、各種の動作モードをリアルタイムに切り替えることが可能であることはもちろん、光を照射すべき部分が１箇所だけなので、半導体装置と光照射デバイスを１回だけ位置決めすればよく、位置合わせも容易であるという利点がある。また、本発明の半導体装置によれば、特定周波数の光のみが通過可能なフィルタ付きの窓を備えるパッケージに封止するため、半導体装置をプリントボード上に実装した後であっても、所望の動作モードに切り替えて半導体装置の動作検証を行うことができ、プリントボードの設計も簡略化することができるし、プリントボードがユーザーのところへ供給された後からでも、オンサイトで半導体装置を含むプリントボード全体の動作をデバッグすることが可能となる。
【図面の簡単な説明】
【図１】  本発明の半導体装置の一実施例の構成概念図である。
【図２】  本発明の半導体装置の一実施例の部分構成回路図である。
【図３】  図２に示す回路の動作を表す一実施例のグラフである。
【図４】  本発明の半導体装置の別の実施例の部分構成回路図である。
【図５】  図４に示す回路の動作を表す一実施例のグラフである。
【図６】  ステートマシンの一実施例の構成回路図である。
【図７】  図６に示す回路の動作を表す一実施例のタイミングチャートである。
【図８】  （ａ）および（ｂ）は、いずれも本発明の半導体装置の動作モードを切り替え方を表す一実施例の概念図である。
【図９】  従来の半導体装置の一実施例の概念図である。
【符号の説明】
１０  半導体装置
１２，５６  光電変換素子
１４  電流電圧変換回路
１４ａ  イコライザ
１４ｂ  カレントミラー型センスアンプ
１６  ステートマシン
１８，２２，２４，２６，２８，３６，３８，４０  Ｎ型ＭＯＳトランジスタ
２０，３０，３２，３４  Ｐ型ＭＯＳトランジスタ
４２，４４，４６  フリップフロップ
４８  光照射デバイス
５０  窓
５２  プリントボード
５４  信号保持回路
５８  抵抗素子
【図１】
0004201426.tif 000002
【図２】
0004201426.tif 000003
【図３】
0004201426.tif 000004
【図４】
0004201426.tif 000005
【図５】
0004201426.tif 000006
【図６】
0004201426.tif 000007
【図７】
0004201426.tif 000008
【図８】
0004201426.tif 000009
【図９】
0004201426.tif 000010