(57)【特許請求の範囲】
【請求項１】
ＤＣブラシレスモータの制御装置において、
電気角１２０度ごとに配置された第１ホールセンサ、第２ホールセンサおよび第３ホールセンサと、
前記第１ホールセンサの出力を分周してロータの１回転につき１つのパルスを出力する分周回路と、
基準クロックを発生する基準クロック発生回路と、
前記基準クロックと前記分周回路の出力とから前記ロータの回転速度誤差信号に対応する誤差パルスを出力する誤差信号生成回路と、
前記誤差パルスを１／３の幅にパルス変換した速度制御パルスを出力するパルス幅調整回路と、
前記分周回路の出力と、前記第２ホールセンサの出力と、前記速度制御パルスとから前記第２ホールセンサに関連するタイミングで前記速度制御パルスを出力する第１タイミング調整回路と、
前記分周回路の出力と、前記第３ホールセンサの出力と、前記速度制御パルスとから前記第３ホールセンサに関連するタイミングで前記速度制御パルスを出力する第２タイミング調整回路と、
前記パルス幅調整回路と前記第１タイミング調整回路および前記第２タイミング調整回路の出力を速度制御信号として出力する合成回路と、
から成るＤＣブラシレスモータの速度制御装置。
【請求項２】
ＤＣブラシレスモータの速度制御装置において、
電気角１２０度ごとに配置された第１ホールセンサ、第２ホールセンサおよび第３ホールセンサと、
前記第１ホールセンサの出力を分周してロータの１回転につき１つのパルスを出力する分周回路と、
基準クロックを発生する基準クロック発生回路と、
前記基準クロックと前記分周回路の出力から前記ロータの回転速度誤差に対応する誤差パルスを出力する誤差信号生成回路と、
所定の加速パルスを発生する加速パルス発生手段と、
前記分周回路の出力と、前記第２ホールセンサの出力と、前記加速パルスとから前記第２ホールセンサに関連するタイミングで前記加速パルスを出力する第１タイミング調整回路と、
前記分周回路の出力と、前記第３ホールセンサの出力と、前記加速パルスとから前記第３ホールセンサに関連するタイミングで前記加速パルスを出力する第２タイミング調整回路と、
前記誤差信号生成回路の出力と前記第１タイミング調整回路および前記第２タイミング調整回路の出力を速度制御信号として出力する合成回路と、
から成るＤＣブラシレスモータの速度制御装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はＤＣブラシレスモータの回転速度を一定に保つためのＤＣブラシレスモータの速度制御装置に関する。
【０００２】
【従来の技術】
従来のＤＣブラシレスモータの速度制御装置について説明する。図７は従来のＤＣブラシレスモータ１の速度制御装置の第１の従来例を示す回路図である。ＤＣブラシレスモータ１にはロータマグネットの位置を検出するホール素子２、３、４が設けられている。これらのホール素子２、３、４の出力信号は元々各相のコイルに流れる励磁電流の向きを切り換えてロータを回転させるために用いられるものであるが、同時に、この出力信号をモータの速度制御にも利用している。
【０００３】
ホール素子２、３、４で得られるロータ位置検出信号を利用して速度制御を行うと、モータ１の回転速度検出用の周波数発電機等を設けなくて済むという利点が生じる。尚、ＤＣブラシレスモータ１が３相モータである場合、３個のホール素子２、３、４は電気角で１２０度ずつずれた位置に配置されている。
【０００４】
その速度制御のためにホール素子２、３、４で得られるアナログ信号を、磁極を表すパルス波形に整形した後に、ＥＸＯＲ（排他的論理和）回路２０で合成する。これにより、ＥＸＯＲ回路２０より速度制御信号が出力される。速度制御信号はモータ１の回転速度が速くなるほど周期が短くなるので、ＤＣブラシレスモータ１の速度制御装置は目標とする回転速度の状態に適合させるように速度制御を行う。
【０００５】
次に、図８はＤＣブラシレスモータ１の速度制御装置の第２の従来例の回路図である。ＤＣブラシレスモータ１が３相モータである場合、電気角で１２０度ずつずれた位置に配置されている３個のホール素子２、３、４でロータの位置を検出するが、速度制御装置はそのうちの１個のホール素子２で得られるロータ位置検出信号を分周回路２１で分周してロータが１回転するごとに１パルス出力するようにする。この分周回路２１の出力を速度制御信号としてモータ１の速度を制御する。
【０００６】
【発明が解決しようとする課題】
従来の第１のＤＣブラシレスモータ１の速度制御装置（図７）では、ロータマグネットの着磁ムラとホール素子の取り付け位置の誤差により、速度制御信号にタイミングのずれが生ずることがある。そのため、検出精度があまり高くないので精度の高い速度制御が行えないという問題があった。
【０００７】
一方、従来の第２のＤＣブラシレスモータ１の速度制御装置（図８）では、１個のホール素子２で得られるロータ位置検出信号を分周し、ロータの１回転につき１パルスの信号としているので、ロータマグネットの着磁ムラとホール素子の取り付け位置の誤差の影響を受けることがない。しかしながら、分周回路２１によって１回転で１パルスを得るようになっているので、速度制御信号の周波数が低くなり、速度制御信号に現れるパルスの間隔が大きくなってしまう。この速度制御信号によって回転速度制御を行うと、パルス間隔が広がっているために回転ムラが生じる原因となりスムーズな回転にならない場合がある。特に、低速運転時には速度制御信号のパルス間隔が大きく広がるので精度の高い回転制御が行えないという問題があった。
【０００８】
本発明は、ロータマグネットの着磁ムラやホール素子の取り付け位置の誤差による影響を受けず、低速運転においても精度の高い速度制御を行うことのできるＤＣブラシレスモータを提供することを目的とする。
【００１５】
【課題を解決するための手段】
上記目的を達成するために、本発明の第１の構成では、電気角１２０度ごとに配置された第１、第２、第３ホールセンサと、第１ホールセンサの出力を分周してロータの１回転につき１つのパルスを出力する分周回路と、基準クロック発生回路と、基準クロックと前記分周回路の出力とから前記ロータの回転速度誤差信号に対応する誤差パルスを出力する誤差信号生成回路と、前記誤差パルスを１／３の幅のパルスに変換した速度制御パルスを出力するパルス幅調整回路と、前記分周回路の出力と、第２ホールセンサの出力と、前記速度制御パルスとから第２ホールセンサに関連するタイミングで前記速度制御パルスを出力する第１のタイミング調整回路と、前記分周回路の出力と、第３ホールセンサの出力と、前記速度制御パルスとから第３ホールセンサに関連するタイミングで前記速度制御パルスを出力する第２のタイミング調整回路と、前記パルス幅調整回路と第１、第２タイミング調整回路の出力を速度制御信号として出力する合成回路とから成るようにしている。尚、本明細書でホールセンサとはホール素子またはホールＩＣを意図する。
【００１６】
このような構成によると、ＤＣブラシレスモータが３相モータであるときに、モータ駆動用に設けられている３個のホールセンサを速度制御用に共用して３個のホールセンサで得られるロータの回転位置を表す信号から分周回路で分周することによって１回転で１つのパルスを出力する。そして、基準クロック発生回路で得られる基準信号と分周回路の出力より誤差信号生成回路で誤差パルスを生成する。そして、パルス幅調整回路で誤差パルスを１／３の幅のパルスに変換する。そして、第１のタイミング調整回路で第２ホールセンサに関連するタイミングでパルス幅調整回路で得られる速度制御パルスを出力する。第２のタイミング調整回路で第３ホールセンサに関連するタイミングでパルス幅調整回路で得られる速度制御パルスを出力する。そして、合成回路でパルス幅調整回路と第１、第２タイミング調整回路の出力を合成することによって１回転で３個の速度制御パルスを含む周期の誤差制御信号を出力することができる。
【００１９】
また、本発明の第２の構成では、電気角１２０度ごとに配置された第１、第２、第３ホールセンサと、第１ホールセンサの出力を分周してロータの１回転につき１つのパルスを出力する分周回路と、基準クロック発生回路と、基準クロックと前記分周回路の出力から前記ロータの回転速度誤差に対応する誤差パルスを出力する誤差信号生成回路と、所定の加速パルスを発生する加速パルス発生手段と、前記分周回路の出力と、第２ホールセンサの出力と、前記加速パルスから第２ホールセンサに関連するタイミングで前記加速パルスを出力する第１タイミング調整回路と、前記分周回路の出力と、第３ホールセンサの出力と、前記加速パルスとから第３ホールセンサに関連するタイミングで前記加速パルスを出力する第２タイミング調整回路と、前記誤差信号生成回路の出力と第１、第２タイミング調整回路の出力を速度制御信号として出力する合成回路とから成るようにしている。
【００２０】
このような構成によると、ＤＣブラシレスモータが３相モータであるときに、モータ駆動用に設けられている３個のホールセンサを速度制御用に共用して３個のホールセンサで得られるロータの回転位置を示す信号から分周回路で分周することによって１回転につき１つのパルスを出力する。そして、分周回路の出力から基準クロック発生回路で得られる基準クロック信号に対する誤差パルスを誤差信号生成回路で生成する。また、第１タイミング調整回路では第２ホールセンサに関連するタイミングで目標とする回転速度等に応じて定められた加速パルスを出力し、第２タイミング調整回路では第３ホールセンサに関連するタイミングで所定の加速パルスを出力する。そして、合成回路では誤差信号生成回路の出力と、第１、第２タイミング調整回路の出力を合成して速度制御信号として出力する。したがって、第１ホールセンサの出力から基準信号に対する速度誤差信号として出力し、第１、第２タイミング調整回路は第２、第３のホールセンサの出力に関するタイミングで所定の加速パルスを出力し、速度誤差信号と加速パルスでロータの回転速度を制御することができる。
【００２１】
【発明の実施の形態】
＜第１の参考例＞以下、本発明の参考例について説明する。図１は本発明の第１の参考例のＤＣブラシレスモータ１の速度制御装置のブロック図である。ＤＣブラシレスモータ１は３相モータであり、駆動回路（図示せず）によって磁界がロータマグネットに与えられることによりロータが回転する。ホール素子２、３、４はロータマグネットの磁極を検出することによりロータの位置を検出する。ホール素子２、３、４から得られるアナログ信号を整形してＮ極かＳ極を示す２値状態のロータ位置検出信号とする。例えば、ロータ位置検出信号はハイレベルのときＮ極、ローレベルのときＳ極である。そして、駆動回路（図示せず）はホール素子２、３、４より出力されるロータ位置検出信号によって各相に設けられたコイル電流の向きを切り替え制御することによりロータを回転させる。
【００２２】
一方、ＤＣブラシレスモータ１の速度制御装置は３個のホール素子２、３、４で得られるロータ位置の検出信号を用いることによってモータ１の回転制御を行う。ホール素子２、３、４は電気角で１２０度ずれた位置に配置されている。図２（Ａ）にホール素子２より出力されるロータ位置検出信号Ａを示す。
【００２３】
分周回路５はロータ位置検出信号Ａを分周することによりロータが１回転するごとに１個のパルスを出力する回転速度信号Ｂを出力する（図２（Ｂ）参照）。同時に、分周回路６はホール素子３で得られる磁極を示すロータ位置検出信号を分周することによりロータが１回転するごとに１個のパルスを出力する回転速度信号を出力する。また、分周回路７はホール素子４で得られる磁極を示すロータ位置検出信号を分周することによりロータが１回転するごとに１個のパルスを出力する回転速度信号を出力する。分周回路５、６、７によって３相の回転速度信号が得られる。
【００２４】
基準クロック発生回路１２は目標とするモータ１のロータの回転速度に応じて設定される基準クロック（基準信号）（図２（Ｃ）参照）を出力する。誤差信号生成回路８は分周回路５より出力される回転速度信号Ｂと基準クロックＣを比較してロータの回転速度と目標とする回転速度とのずれを表す誤差信号Ｄ（図２（Ｄ）参照）を出力する。
【００２５】
誤差信号生成回路９は分周回路６より出力される回転速度信号と基準クロックを入力して誤差信号を出力する。誤差信号生成回路１０は分周回路７より出力される回転速度信号と基準クロックを入力して誤差信号を出力する。信号合成回路１１は誤差信号生成回路８、９、１０より出力される３つの誤差信号を合成して速度制御信号Ｅ（図２（Ｅ）参照）を出力する。なお、基準クロック発生回路１２より出力される３つの基準クロックは１２０度位相がずれている。
【００２６】
図２は本参考例のＤＣブラシレスモータ１の速度制御装置の動作を示す波形図である。ロータ位置検出信号Ａはホール素子２で得られるアナログ信号を整形してパルス波形としたものであり、ハイレベルであるときにＮ極、ローレベルであるときにＳ極としてロータの回転位置を示している。
【００２７】
この信号Ａは分周回路５で周波数が１／６となるように分周され、ロータが１回転するたびに１個のパルスを出力する回転速度信号Ｂに変換される。図２では、信号Ａの立ち上がりのタイミングｔ１で信号Ｂが立ち上がり、その後、３回目の信号Ａの立ち上がりのタイミングｔ３で信号Ｂは立ち下がり、さらに、その後３回目の信号Ａの立ち上がりのタイミングｔ４で信号Ｂは立ち上がる。以降、このレベルの切り替えタイミングで信号Ｂは周期的に繰り返される。
【００２８】
誤差信号生成回路８は回転速度信号Ｂと基準クロックＣを比較する。例えば、回転速度信号Ｂがハイレベルに立ち上がるタイミングｔ１では、基準クロックＣがハイレベルのままであるので、誤差信号生成回路８では目標とする回転速度に対して実際のロータの回転状態を示す回転速度信号Ｂの位相が進んでいると判断する。このとき、誤差信号生成回路８はタイミングｔ１から基準クロックＣの次の立ち下がりのタイミングｔ２までを所定の正電圧とした誤差信号Ｄを出力する。
【００２９】
この誤差信号Ｄが正電圧であるとき速度制御装置は駆動回路（図示せず）に対してモータ１を減速するように制御する。逆に誤差信号Ｄが負電圧であるときにモータ１を加速するように制御する。また、タイミングｔ１からｔ２までの期間Ｔ１は回転速度信号Ｂと基準クロックＣの位相ずれを示しているので減速量をも示している。
【００３０】
信号合成回路１１では誤差信号生成回路８、９、１０より出力される誤差信号を合成しているので、タイミングｔ１からｔ２まで速度制御信号Ｅにはモータの加速を表すパルス３０が現れる。ホール素子２、３、４は電気角が１２０度ずれた位置に設けられているので、その後、速度制御信号Ｅには、ホール素子３と分周回路６と誤差信号生成回路９で生成される誤差信号によるパルス３１が現れる。その後、速度制御信号Ｅにはホール素子４と分周回路７と誤差信号生成回路１０で得られる誤差信号によるパルス３２が現れる。誤差信号３２は負電圧となっているので加速制御する。
【００３１】
その後、誤差信号生成回路８では信号Ｂの立ち上がりのタイミングｔ４から次の基準クロックＣの立ち下がりのタイミングｔ５までの期間Ｔ２を正電圧とする。図２に示す動作例では期間Ｔ２は期間Ｔ１よりも狭くなっているので、減速量が小さくなっていることを示してる。これにより、信号Ｅには減速制御のためのパルス３３が現れる。
【００３２】
その後、基準クロックＣの立ち下がりのタイミングｔ６よりも後のタイミングｔ７で信号Ｂが立ち上がっている。誤差信号生成回路８では基準クロックＣに対して回転速度信号Ｂの位相が遅れていると判断することができる。このとき、誤差信号生成回路８はタイミングｔ６からｔ７までを所定の負電圧とした誤差信号を出力する。速度制御信号Ｅには負電圧のパルス３４が現れ、モータ１の加速を行うようにする。タイミングｔ６からｔ７までの期間Ｔ３は減速すべき量を示している。そして、次に誤差信号生成回路９で得られる誤差信号によるパルス３５が現れる。
【００３３】
以上説明したように、本参考例では、ホール素子２、３、４で得られるロータ位置検出信号を分周回路５、６、７でそれぞれ分周することにより、ロータの１回転につき１回のパルスを得るようにして、速度制御信号Ｅの生成に利用しているので速度制御信号Ｅには、モータ１におけるロータマグネットの着磁ムラによる速度制御信号Ｅの精度の悪化を招かない。また、３個のホール素子３、４、５からの信号を用いて速度制御信号Ｅを生成しているので、信号Ｅの周波数が低減しない。そのため、モータ１の低速運転においても回転ムラが生じにくくなっている。
【００３４】
また、本参考例では分周回路５、６、７はロータが１回転するごとに１個のパルスを出力しているが、ＤＣブラシレスモータの速度制御装置はロータが２回転以上するたびに１個のパルスを出力するようにして速度制御をすることも可能である。しかし、そのようにすると、速度制御信号の周期が大きくなるので精度の高い制御を行うことができなくなってくる。したがって、１回転で１個のパルスを出力するようにするのが最も制御の精度が高い。尚、図２Ｅに示すようにパルス３０〜３５はホール素子２、３、４に関連するタイミング、即ちホール素子の既知の電気角に対応するタイミングで生じている。
【００３５】
＜第１の実施形態＞次に、本発明の第１の実施形態について説明する。図３は本発明の第１の実施形態のＤＣブラシレスモータ１の速度制御装置のブロック図である。ＤＣブラシレスモータ１は３相モータであり、３個のホール素子２、３、４が電気角で１２０度ずつずれた位置に配置されている。なお、図３において図１と同一部分には同一符号を付して（ただし、アルファベットは必ずしも同一のものを示していない）詳しい説明を省略する。ホール素子２からロータマグネットの磁極の検出によりロータの回転位置を示すロータ位置検出信号Ａ（図４（Ａ）参照）が出力される。分周回路５は信号Ａを分周することによってロータが１回転するごとに１回パルスを出力する回転速度信号Ｂを出力する。
【００３６】
基準クロック発生回路１２は目標とする回転速度に応じて基準クロック（基準信号）Ｃ（図４（Ｃ）参照）を出力する。誤差信号生成回路８は信号Ｂと基準クロックＣを入力して誤差信号Ｄ（図４（Ｄ）参照）を出力する。パルス幅調整回路１５は誤差信号Ｄの正電圧又は負電圧となっている期間を１／３に縮小した信号Ｆ（図４（Ｆ）参照）を出力する。信号Ｆの出力するタイミングは後述するように信号Ｂの立ち下がりに同期している。
【００３７】
ホール素子３はモータ１のロータ位置検出信号ＧＰを出力する。そのロータ位置検出信号ＧＰは図４（Ａ）に示すロータ位置検出信号Ａと周期が一致した信号であるが、タイミング調整回路１６は信号Ｂの入力によって図４（Ｇ）に点線で示すような１回転で１個のパルスの回転速度信号に相当するタイミングを取り込む。これは、例えばＤフリップフロップのデータ端子に信号Ｂを入力し、クロック端子に検出信号ＧＰの所定のもの（信号Ａよりも２周期遅れのパルス）を入力することによって実現することができる。その取り込まれたタイミングにより形成される信号Ｇ（図４（Ｇ）参照）の立ち下がりのタイミングｔ５の時に信号Ｆによって得られる期間Ｔ３を正電圧とした信号Ｉ（図４（Ｃ）参照）を出力する。
【００３８】
ホール素子４はモータ１のロータ位置検出信号ＨＰを出力する。そのロータ位置検出信号ＧＰはロータ位置検出信号Ａと周期が一致した信号であるが、タイミング調整回路１７は信号Ｂ、Ｆ、ＨＰを入力し、まず信号Ｂ、ＨＰから図４（Ｈ）に点線で示すような１回転で１個のパルスに相当するタイミングを取り込む。そして、そのタイミングにより形成される信号Ｈの立ち下がりのタイミングｔ８の時に信号Ｆによって得られる期間Ｔ３を正電圧とした信号Ｊを出力する。信号合成回路１１は信号Ｆ、Ｉ、Ｊを合成することにより速度制御信号Ｋを生成する。
【００３９】
図４の信号波形図に示すように、本実施形態ではタイミングｔ１〜ｔ２で形成した誤差信号（幅がＴ１の正パルス）を３等分して、ホール素子２、３、４に関連するｔ４、ｔ５、ｔ８のタイミング（各ホール素子の電気角に関するタイミング）に振り分けて出力するようにしている。同様に、タイミングｔ６〜ｔ７で形成した誤差信号（幅がＴ４の正パルス）を３等分してタイミングｔ９、ｔ１０、ｔ１３に振り分けて出力する。また、タイミングｔ１１〜ｔ１２で形成した誤差信号（幅がＴ６の負パルス）を３等分して、ホール素子の位置に関連するタイミングで出力する。振り分けられた（分散された）３つの信号を信号合成回路１１で合成して速度制御信号Ｋを出力している。この場合、速度制御信号Ｋの周期が上述の第１の参考例（図１）と同様に短くなり、高精度の速度制御を行うことができる。
【００４０】
＜第２の実施形態＞次に、本発明の第２の実施形態について説明する。図５は本発明の第２の実施形態のＤＣブラシレスモータ１の速度制御装置のブロック図である。本実施形態において、上述の第１の実施形態（図３）と同一部分については同一符号を付して（ただし、アルファベットについては必ずしも同一のものを示していない）説明を省略する。第１の実施形態（図３）と本実施形態（図５）との相違点は、第１の実施形態（図３）ではタイミング調整回路１６、１７にパルス幅を与えるためにパルス幅調整回路１５が設けられていたが、本実施形態ではその代わりに加速パルス発生回路１８を設けてタイミング調整回路１６、１７にパルス幅を与えるようにしている。加速パルス発生回路１８は目標とする回転速度に応じた一定の幅を有する加速パルス（加速信号）を出力する。
【００４１】
図６は本実施形態のＤＣブラシレスモータ１の速度制御装置の動作を示す波形図である。信号Ａはホール素子２より出力されるロータ位置検出信号Ａである。回転速度信号Ｂは分周回路５で信号Ａを分周することによって得られる。基準クロックＣは基準クロック発生回路１２より出力される目標とする回転速度に応じて一定の幅が設けられた基準信号である。基準クロックＣの立ち下がりのタイミングｔ１の後のタイミングｔ２で回転速度信号Ｂが立ち上がっているので、ロータが目標とする回転に対して遅れていることを示し、誤差信号生成回路８はタイミングｔ１からタイミングｔ２までの期間Ｔ１を所定の正電圧とした誤差信号Ｄを出力する。信号Ｄは信号合成回路１１で合成されるので、速度制御信号Ｉには正電圧のパルス５０が現れ、速度制御装置は加速制御する。
【００４２】
ホール素子３はロータ位置検出信号ＥＰを出力する。このロータ位置検出信号ＥＰはロータ位置検出信号Ａと周期が一致した信号である。タイミング調整回路１６は検出信号ＧＰと信号Ｂの入力によって点線で示すような１回転で１個のパルス（信号Ｅ）に相当するタイミングを取り込む。そして、例えばその信号Ｅ（図４Ｅ参照）の立ち上がりのタイミングｔ３の時に加速パルス発生回路１８より得られる加速パルスの幅Ｔ２を正電圧とした制御信号Ｇを出力する。これにより、速度制御信号Ｉにはパルス５１が現れる。
【００４３】
ホール素子４はロータ位置検出信号ＦＰを出力する。このロータ位置検出信号ＦＰはロータ位置検出信号Ａと周期が一致した信号である。タイミング調整回路１７は検出信号ＦＰと信号Ｂの入力によって点線で示すような１回転で１個のパルス（信号Ｆ）に相当するタイミングを取り込む。そして、例えばその信号Ｆ（図４Ｆ参照）の立ち上がりのタイミングｔ６の時に加速パルス発生回路１８より得られる加速パルスの幅Ｔ２を正電圧とした制御信号Ｈを出力する。これにより、速度制御信号Ｉにはパルス５２が現れる。
【００４４】
その後、回転速度信号Ｂが立ち上がったタイミングｔ８では、基準クロックＣがハイレベルとなっているので、ロータが目標とする回転よりも進んでいることを示している。誤差信号生成回路８ではタイミングｔ８から次の基準クロックＣの立ち下がりまでのタイミングｔ９までの期間Ｔ３を負電圧を出力してロータを減速するようにする。これにより、回転速度信号Ｉには負電圧のパルス５３が現れる。そして、信号Ｅによって与えられるタイミングｔ１０に加速パルス発生回路１８で与えられるパルス幅Ｔ２にタイミング調整回路１６は正電圧を出力する。タイミング調整回路１７は信号Ｆによって与えられるタイミングｔ１３で期間Ｔ２正電圧とした信号Ｈを出力する。これにより、回転制御信号Ｉにはパルス５５が現れる。
【００４５】
誤差信号生成回路８は次の回転速度信号Ｂの立ち上がりのタイミングｔ１５から基準クロックＣの立ち下がりのタイミングｔ１６までを負電圧とした誤差信号Ｄを出力する。これにより、速度制御信号Ｉには減速すべきことを指示するパルス５６が現れる。尚、図６Ｉに示すようにパルス５０〜５６は各ホール素子２、３、４の電気角に関するタイミングで発生している。
【００４６】
以上説明したように、本実施形態のＤＣブラシレスモータ１の速度制御装置では、モータ１を起動したときには、加速パルス発生回路１８より出力される加速パルスによって回転制御信号Ｉに一定の加速制御信号が与えられるので、モータ１は目標とする回転速度となるまで加速されるようになる。そして、目標となる回転速度を超えると、誤差信号生成回路８ではロータの減速を指示する誤差信号Ｄを出力するのでロータは減速され、また、加速信号Ｇ、Ｈにより加速される。これを繰り返すことによりロータの回転速度を目標として設定された回転速度に保つことができる。つまり、この実施形態では、加速信号Ｇ、Ｈで加速しながら、誤差信号で加速したり（特に起動時）、減速したりすることによって、回転速度を一定に保つように制御する。
【００５０】
【発明の効果】
以上説明したように、請求項１に記載のＤＣブラシレスモータの速度制御装置によれば、ＤＣブラシレスモータが３相モータであるときに、電気角１２０度ごとに配置されている３つのモータ駆動用のホールセンサの第１のホールセンサの出力を分周回路で分周することにより１回転で１パルスを得る。このパルスから基準クロック発生回路より出力される基準クロックに対する誤差パルスを生成し、パルス幅調整回路で誤差パルスを１／３の幅のパルスに変換する。そして、第１、第２タイミング調整回路で第２、第３のホールセンサに関連するタイミングで速度制御パルスを出力する。そして、合成回路でパルス幅調整回路と、第１、第２タイミング調整回路の出力を合成する。これにより、１つのホールセンサの出力から得られる誤差を３等分してそれぞれのホールセンサに関連するタイミングで振り分けて制御信号として出力することができる。
【００５２】
また、請求項２に記載のＤＣブラシレスモータの速度制御装置によれば、ＤＣブラシレスモータが３相モータであるときに、電気角１２０度ごとに配置されているモータ駆動用の３個のホールセンサをロータの速度制御用に共用している。第１ホールセンサの出力を分周回路で分周することにより１回転で１つのパルスを得る。このパルスと基準クロック発生回路より出力される基準クロックとから回転速度誤差に対応する誤差パルスを誤差信号生成回路で生成する。また、目標とする回転速度等によって与えられる加速パルスを加速パルス生成回路で生成する。第１タイミング調整回路では第２ホールセンサに関連するタイミングで加速パルスを出力し、第２タイミング調整回路では第３ホールセンサに関連するタイミングで加速パルスを出力する。合成回路では誤差信号生成回路の出力と第１、第２タイミング調整回路の出力を速度制御信号として出力し、ロータの速度制御を行う。したがって、ホールセンサによってロータの磁極を検出でき、その１つの出力を用いて誤差信号生成回路で速度誤差信号を出力する。そして、第１タイミング調整回路と第２タイミング調整回路で加速信号を出力する。そして、合成回路より出力される速度制御信号によってロータの回転速度の制御を行う。
【図面の簡単な説明】
【図１】本発明の第１の参考例のＤＣブラシレスモータの速度制御装置のブロック図。
【図２】そのＤＣブラシレスモータの速度制御装置の動作を示す波形図。
【図３】本発明の第１の実施形態のＤＣブラシレスモータの速度制御装置のブロック図。
【図４】そのＤＣブラシレスモータの速度制御装置の動作を示す波形図。
【図５】本発明の第２の実施形態のＤＣブラシレスモータの速度制御装置のブロック図。
【図６】そのＤＣブラシレスモータの速度制御装置の動作を示す波形図。
【図７】従来の第１のＤＣブラシレスモータの速度制御装置のブロック図。
【図８】従来の第２のＤＣブラシレスモータの速度制御装置のブロック図。
【符号の説明】
１  ＤＣブラシレスモータ
２、３、４  ホール素子
５、６、７  分周回路
８、９、１０  誤差信号生成回路
１１  信号合成回路
１２  基準クロック発生回路（基準信号発生回路）
１５  パルス幅調整回路
１６、１７  タイミング調整回路
１８  加速パルス発生回路（加速信号発生回路）
【図１】
0004201886.tif 000002
【図２】
0004201886.tif 000003
【図３】
0004201886.tif 000004
【図４】
0004201886.tif 000005
【図５】
0004201886.tif 000006
【図６】
0004201886.tif 000007
【図７】
0004201886.tif 000008
【図８】
0004201886.tif 000009