(57)【特許請求の範囲】
【請求項１】
抵抗を介して弱められた電源を認識信号として１又は２以上のトレイに供給するプリンタ本体と、前記各トレイに設けられ前記認識信号を読み取る認識手段と、前段の前記プリンタ本体または前記トレイから供給された前記認識信号を少なくとも二本のラインに分岐し、一方のラインは抵抗を介して接地され、他方のラインはさらに分岐され、一方は１の前記トレイに供給されるとともに、他方は抵抗を介して後段の前記トレイに認識信号として供給するように構成されたライン経路と、を備えたプリンタのトレイ認識方法であって、
（ａ）前記プリンタ本体から前記トレイへ前記認識信号を転送する段階と、
（ｂ）前記認識手段が、前記トレイの個数に応じて変形される前記認識信号を読み取り、前記トレイの固有コードを認識する段階と、
（ｃ）前記認識手段から前記プリンタ本体に前記トレイの前記固有コードが転送されて、前記プリント本体が前記トレイの前記固有コードを認識する段階と、
（ｄ）前記プリンタ本体が、前記プリンタ本体から前記トレイに供給される際の認識信号の電源の値を検出することにより少なくとも前記トレイの個数を認識する段階と、を含むことを特徴とする、トレイ認識方法。
【請求項２】
一のトレイが前記プリンタ本体から転送された認識信号を変形させて次のトレイへ前記ラインを介して転送する段階をさらに含むことを特徴とする、請求項１に記載のトレイ認識方法。
【請求項３】
前記固有コードを認識する（ｂ）の段階は、（ｂ−１）前記トレイの個数に応じて変形される前記認識信号をデジタル信号に変換する段階と、
（ｂ−２）変換された前記デジタル認識信号から前記トレイと一致する前記固有コードを認識する段階とを含むことを特徴とする、請求項１又は２項に記載のトレイ認識方法。
【請求項４】
前記（ｃ）の段階の前に、前記プリンタ本体は、前記プリンタ本体に接続された前記各トレイに対して，前記各トレイの固有コ−ドを転送することを要請する段階がさらに含まれることを特徴とする，請求項１，２，又は３項のうちいずれか１項に記載のトレイ認識方法。
【請求項５】
抵抗を介して弱められた電源を認識信号として１又は２以上のトレイに供給するプリンタ本体と、前記各トレイに設けられ前記認識信号を読み取る認識手段と、前段の前記プリンタ本体または前記トレイから供給された前記認識信号を少なくとも二本のラインに分岐し、一方のラインは抵抗を介して接地され、他方のラインはさらに分岐され、一方は１の前記トレイに供給されるとともに、他方は抵抗を介して後段の前記トレイに認識信号として供給するように構成されたライン経路と、を備えたプリンタのトレイ認識装置であって、
前記プリンタ本体から前記各トレイへ認識信号を転送し、
前記認識手段は、前記トレイの個数に応じて変形される前記認識信号を読み取り，前記トレイの固有コ−ドを認識し，前記プリンタ本体に前記トレイの前記固有コ−ドを転送するように構成され、
前記認識手段は，前記トレイの個数に応じて変形される前記認識信号をデジタル信号に変換する信号変換部と，変換された前記デジタル認識信号から前記トレイの前記固有コ−ドを認識し，前記プリンタ本体に前記固有コ−ドを転送する制御部とを、含み，
前記プリンタ本体は，前記プリンタ本体から前記トレイに供給する際の認識信号の電源の値を検出することにより少なくともトレイの個数を認識するように構成されていることを特徴とする、トレイ認識装置。
【請求項６】
前記認識手段は，前記プリンタ本体から転送される前記認識信号を変形させて次の前記トレイへ転送することを特徴とする，請求項５に記載のトレイ認識装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はプリンタ動作装置及び方法にかかり，特にプリンタにオプションとして装着される複数個のトレイ各々に固有ＩＤを認識し付与するトレイ認識装置及び方法に関する。
【０００２】
【従来の技術】
図３及び図４は従来のトレイ認識装置の構成を示すブロック図であって，図３はメイン制御器ａ−１を備えた本体ａと，トレイ１制御器１ａ−１を備えた第１のオプショントレイ１ａと，トレイ２制御器２ａ−１を備えた第２のオプショントレイ２ａと，トレイ３制御器３ａ−１を備えた第３のオプショントレイ３ａとから構成される。メイン制御器ａ−１はプリンタから発生する全ての状況を即ち，プリンティングデ−タ送受信，デ−タ加工，各種モ−タ制御，各種センサ制御，トレイとの通信及びプリンティング動作等を制御する。オプショントレイ制御器（１ａ−１，２ａ−１，３ａ−１）はメイン制御器で要求する各種モ−タ制御及びセンサ制御を遂行する。直列インタフェース４ａはメイン制御器ａ−１で要求する各種制御デ−タ受信及び必要な情報を転送し，トレイ制御器（１ａ−１，２ａ−１，３ａ−１）は，各々の独立されたインタフェースラインを有している。図３において，各々独立的に連結された直列インタフェース４ａを通じてメイン制御器ａ−１とトレイ制御器（１ａ−１，２ａ−１，３ａ−１）との間にデ−タを送受信するので，メイン制御器ａ−１は自らオプショントレイ（１ａ，２ａ，３ａ）各々に対する固有ＩＤを割り当てることができ，オプショントレイ（１ａ，２ａ，３ａ）の連結有無を判断できる。
【０００３】
【発明が解決しようとする課題】
しかしながら，しかし，図３によると，独立的に連結された直列インタフェース４ａ構成に対するコストが高く，その構成が複雑であり，各々のオプショントレイ（１ａ，２ａ，３ａ）が区分されなければならない問題点が発生する。
【０００４】
図４は，メイン制御器ｂ−１を備えた本体ｂと，トレイ１制御器ｂ−１及び第１のスイッチ１ｂ−２を備えた第１のオプショントレイ１ｂと，トレイ２制御器２ｂ−１及び第２のスイッチ２ｂ−２を備えた第２のオプショントレイ２ｂと，トレイ３制御器３ｂ−１及び第３のスイッチ３ｂ−２を備えた第３のオプショントレイ３ｂとから構成される。各ブロック動作は，図３とほぼ同一であり，第１〜第３のスイッチ（１ｂ−２，２ｂ−２，３ｂ−２）は，第１〜第３のオプショントレイ（１ｂ，２ｂ，３ｂ）を手動によりセッティングする。直列インタフェース４ｂはデ−タ転送ラインが一本のバスから構成されている。図４によると，第１〜第３のオプショントレイ（１ｂ，２ｂ，３ｂ）は自らの固有ＩＤを第１〜第３のスイッチ（１ｂ−２，２ｂ−２，３ｂ−２）を通じて認識しメイン制御器ｂ−１へ転送する。従って，メイン制御器ｂ−１はオプショントレイ（１ｂ，２ｂ，３ｂ）各々に対して固有ＩＤを認識し連結有無が判断できる。しかし，使用者により第１〜第３のスイッチ（１ｂ−２，２ｂ−２，３ｂ−３）を手動操作しなければならないので不便であり，使用者の誤りによって同一な固有ＩＤが設定された場合，デ−タ送受信過程でプリンタ動作中エラーが発生して機器を損傷する問題点が発生する。
【０００５】
本発明は，上記問題点に鑑みてなされたものであり，本発明の目的は，プリンタにオプションとして複数個のトレイが装着された場合において，使用者の操作をせずに，複数個のトレイが自らの固有ＩＤを自動に認識し転送するトレイ認識装置を提供することである。
【０００６】
さらに，本発明の別の目的は，プリンタにオプションとして複数個のトレイが装着された場合，使用者の操作なしで複数個のトレイが自らの固有ＩＤを自動に認識し転送するトレイ認識方法を提供することである。
【０００７】
【課題を解決するための手段】
上記課題を解決するために、本発明によれば、抵抗を介して弱められた電源を認識信号として１又は２以上のトレイに供給するプリンタ本体と、前記各トレイに設けられ前記認識信号を読み取る認識手段と、前段の前記プリンタ本体または前記トレイから供給された前記認識信号を少なくとも二本のラインに分岐し、一方のラインは抵抗を介して接地され、他方のラインはさらに分岐され、一方は１の前記トレイに供給されるとともに、他方は抵抗を介して後段の前記トレイに認識信号として供給するように構成されたライン経路と、を備えたプリンタのトレイ認識方法が提供される。
【０００８】
このトレイ認識方法は、（ａ）前記プリンタ本体から前記トレイへ前記認識信号を転送する段階と、（ｂ）前記認識手段が、前記トレイの個数に応じて変形される前記認識信号を読み取り、前記トレイの固有コードを認識する段階と、
（ｃ）前記認識手段から前記プリンタ本体に前記トレイの前記固有コードが転送されて、前記プリント本体が前記トレイの前記固有コードを認識する段階と、（ｄ）前記プリンタ本体が、前記プリンタ本体から前記トレイに供給される際の認識信号の電源の値を検出することにより少なくとも前記トレイの個数を認識する段階と、を含むことを特徴としている。
【０００９】
上記トレイ認識方法において、一のトレイが前記プリンタ本体から転送された認識信号を変形させて次のトレイへ前記ラインを介して転送する段階をさらに含むように構成しても良い。
【００１０】
さらに上記トレイ認識方法において、前記固有コードを認識する（ｂ）の段階は、（ｂ−１）前記トレイの個数に応じて変形される前記認識信号をデジタル信号に変換する段階と、（ｂ−２）変換された前記デジタル認識信号から前記トレイと一致する前記固有コードを認識する段階とを含むように構成しても良い。
【００１１】
さらに上記トレイ認識方法において、前記（ｃ）の段階の前に、前記プリンタ本体は、前記プリンタ本体に接続された前記各トレイに対して，前記各トレイの固有コ−ドを転送することを要請する段階がさらに含まれるように構成しても良い。
【００１２】
上記課題を解決するために、本発明の別の観点によれば、抵抗を介して弱められた電源を認識信号として１又は２以上のトレイに供給するプリンタ本体と、前記各トレイに設けられ前記認識信号を読み取る認識手段と、前段の前記プリンタ本体または前記トレイから供給された前記認識信号を少なくとも二本のラインに分岐し、一方のラインは抵抗を介して接地され、他方のラインはさらに分岐され、一方は１の前記トレイに供給されるとともに、他方は抵抗を介して後段の前記トレイに認識信号として供給するように構成されたライン経路と、を備えたプリンタのトレイ認識装置が提供される。
【００１３】
上記トレイ認識装置において、本発明は、前記プリンタ本体から前記各トレイへ認識信号を転送し、前記認識手段は、前記トレイの個数に応じて変形される前記認識信号を読み取り，前記トレイの固有コ−ドを認識し，前記プリンタ本体に前記トレイの前記固有コ−ドを転送するように構成され、前記認識手段は，前記トレイの個数に応じて変形される前記認識信号をデジタル信号に変換する信号変換部と，変換された前記デジタル認識信号から前記トレイの前記固有コ−ドを認識し，前記プリンタ本体に前記固有コ−ドを転送する制御部とを含み，前記プリンタ本体は，前記プリンタ本体から前記トレイに供給する際の認識信号の電源の値を検出することにより少なくともトレイの個数を認識するように構成されていることを特徴としている。
【００１４】
上記トレイ認識装置において、前記認識手段は，前記プリンタ本体から転送される前記認識信号を変形させて次の前記トレイへ転送するように構成することが好ましい。
【００１５】
本発明によれば、プリンタ本体から転送された認識信号は、トレイにより読み取られて、上記トレイを認識するための固有コードを設定、認識し、認識された固有コードがプリンタ本体に転送される。かかる構成により、上記トレイはプリンタ本外の電源がＯＮになることで、特別な処理を要せずに自動的にプリンタ本体に接続されたトレイが認識され、プリント処理を実行することが可能となる。
【００３５】
【発明の実施の形態】
以下，本発明の好適な実施の形態について，添付図面を参照しながら詳細に説明する。なお，以下の説明及び添付図面において，略同一の機能及び構成を有する構成要素については，同一符号を付することにより，重複説明を省略する。
【００３６】
（第１の実施の形態）
まず，図１を参照しながら，第１の実施の形態にかかるトレイ認識装置について説明する。図１は，第１の実施の形態に係るトレイ認識装置の概略的な構成を示すブロック図である。なお，図１において，例えば，オプショントレイ（２１，２２，２３）は，本発明のトレイに対応し，メイン制御器２０−１は，本発明の信号転送手段に対応し，さらにトレイ１制御器２１−１，トレイ２制御器２２−１，およびトレイ３制御器２３−１は，本発明の認識手段に対応するが，かかる例に限定されず，他の場合であっても実施可能である。
【００３７】
図１に示すように，第１の実施の形態にかかるトレイ認識装置は，本体２０と，第１のオプショントレイ２１と，第２のオプショントレイ２２と，第３のオプショントレイ２３と，ＩＤ認識回路２４（２４−０，２４−１，２４−２，２４−３）と，直列インタフェース２５とから構成される。
【００３８】
本体２０は，メイン制御器２０−１及びＩＤ認識回路２４に電源を供給する電源供給部２４−０を含む。第１のオプショントレイ２１は，トレイ１制御器２１−１及び電源供給部２４−０とから提供する電源により第１のオプショントレイ２１の固有ＩＤを認識する第１のＩＤ認識部２４−１から構成される。
【００３９】
第２のオプショントレイ２２は，トレイ２制御器２２−１及び第１のＩＤ認識２４−１から出力される電源に基づき第２のオプショントレイ２２の固有ＩＤを認識する第２のＩＤ認識部２４−２とから構成される。
【００４０】
第３のオプショントレイ２３は，トレイ３制御器２３−１及び第２のＩＤ認識部２４−２から出力される電源に基づき第３のオプショントレイ２３の固有ＩＤを認識する第３のＩＤ認識部２４−３とから構成される。
【００４１】
メイン制御器２０−１は，プリンタで行われる全ての仕事を制御，即ちプリントデ−タ（ｐｒｉｎｔｉｎｇ  ｄａｔａ）の送受信と，例えば，プリントデータなどのデ−タ加工と，各種モ−タ制御と，各種センサ制御と，オプショントレイ２１と，オプショントレイ２２と，オプショントレイ２３との通信及びプリンティング動作を制御する。なお，第１の実施形態にかかるオプショントレイは３つである場合を例にあげて説明したが，かかる例に限定されない。例えば，８つの場合などであっても実施可能である。
【００４２】
トレイ１制御器２１−１，トレイ２制御器２２−１，及びトレイ３制御器２３−１は，メイン制御器２０−１から要求された各種モ−タ制御及びセンサ制御を遂行し，ＩＤ認識回路２４のロジックを読み取り，固有ＩＤを設定してメイン制御器２０−１へ転送する。
【００４３】
ＩＤ認識回路２４は，メイン制御器２０−１，トレイ１制御器２１−１，トレイ２制御器２２−１，及びトレイ３制御器２３−１に備えられた回路であり，メイン制御器２０−１から供給される電源を変形もしくは変更させて，装着されたか否かなど，オプショントレイの状態を出力する。
【００４４】
メイン制御器２０−１は，初めにオプショントレイが幾つ付着されているか分からないので，プリンタの電源オン時に各々のオプショントレイを全て一回ずつチェックして，チェック先のオプショントレイの応答を所定時間待ち，該当オプショントレイの応答がない場合，当該オプショントレイは，付着されていないと判断される。なお，所定時間は，設定変更が可能であり，適当な時間が設定される。
【００４５】
ここで，３個のオプショントレイを設けた場合，まず電源供給部２４−０は，トレイ認識のための電源を供給する。電源供給部２４−０から供給する電源は，特許請求の範囲に認識信号として表記される。電源供給部２４−０から供給される電源は２本のライン，即ちラインＰ１，ラインＰ２に信号が供給され，二進数Ｈｉｇｈ（１），Ｌｏｗ（０）で表現される。
【００４６】
トレイ１制御器２１−１は，電源供給部２４−０から供給されるラインＰ１の信号と，ラインＰ２の信号とを読み取って，読取られたその値が，ラインＰ１の信号及びラインＰ２の信号それぞれ，“Ｈｉｇｈ（１）及びＨｉｇｈ（１）”である場合，オプショントレイ２１の固有ＩＤ（第１の実施の形態では’１’に設定される）を設定する。トレイ１制御器２１−１により，オプショントレイ２１の固有ＩＤが設定完了すると，第１のＩＤ認識部２４−１は，ラインＰ１の信号をインバ−タＩ１によりインバーティングさせ，ラインＰ２の信号を抵抗Ｒ’１及び接地抵抗Ｒ１に分配させて第２のＩＤ認識部２４−２へ出力する。なお，インバーティングは，例えば信号の反転をはじめとする信号を変換処理することを示す。
【００４７】
トレイ２制御器２２−１は，第１のＩＤ認識部２４−１から供給される変形もしくは変更などされたラインＰ１，およびラインＰ２の信号を読み取って，その値がそれぞれ“Ｌｏｗ（０），Ｈｉｇｈ（１）”である場合，オプショントレイ２２の固有ＩＤ（第１の実施の形態では’２’に設定される）を設定する。トレイ２制御器２２−１により固有ＩＤが設定完了されれば，第２のＩＤ認識部２４−２は，第１のＩＤ 認識部２４−１から出力されるラインＰ１の信号をインバ−タＩ２によりインバーティングさせ，ラインＰ２の信号を抵抗Ｒ’２及び接地抵抗Ｒ２に分配させて第３のＩＤ認識部２４−３へ出力する。
【００４８】
トレイ３制御器２３−１は，上記第２のＩＤ認識部２４−２からラインＰ１及びラインＰ２に供給される変形された信号を読み取って，読取られた信号の値が，ラインＰ１及びラインＰ２の信号それぞれ“Ｈｉｇｈ（１）”及び“Ｌｏｗ（０）”であればオプショントレイ２３の固有ＩＤ（第１の実施の形態では‘３’に設定される）を設定する。トレイ３制御器２３−１により，固有ＩＤが設定完了された場合，第３のＩＤ認識部２４−３は，第２のＩＤ認識部２４−２から出力されるラインＰ１の信号をインバ−タＩ３によりインバーティングさせ，ラインＰ２の信号を抵抗Ｒ’３及び接地抵抗Ｒ３に分配させて次の（後続の）トレイのＩＤ認識部（図示せず）へ出力する。なお，本実施の形態にかかるラインはライン（Ｐ１，Ｐ２）の２本である場合を例にあげて説明したが，かかる例に限定されず，例えばラインを３本にする場合であっても実施可能である。この場合，本体２０に接続されているオプショントレイ（２１−１，２２−１，２３−１）のうち接続の認識がされても使用しない“休止状態”である状態表示を設定することが可能となり，より使用状況に応じて印刷処理し，処理が効率化される。
【００４９】
本体２０は，本体２０に接続された各トレイに各トレイの固有コ−ドを転送するよう要請できる。各々のオプショントレイ２１，オプショントレイ２２，オプショントレイ２３の固有ＩＤが決めらていれば，メイン制御器２０−１との通信が成される。トレイ１制御器２１−１，トレイ２制御器２２−１，およびトレイ３制御器２３−１は，メイン制御器２０−１から，例えば，“各オプショントレイの固有ＩＤを送信しなさい”などの各種命令を受信し，受信した命令を遂行し，遂行結果を再びメイン制御器２０−１へ送信する。
【００５０】
直列インタフェース２５は，メイン制御器２０−１で要求する各種制御デ−タを送受信する。トレイ１制御器２１−１，トレイ２制御器２２−１，及びトレイ３制御器２３−１は，各々の共通に送受信可能な上記直列インタフェース２５のラインに接続されて，各種制御データの送受信をする。
【００５１】
なお，第１の実施の形態にかかる固有ＩＤは，“１”，“２”，および“３”である場合を例にあげて説明したが，かかる例に限定されず，例えば，“１”，“ａ”，および“Ａ”などのテキスト，記号，または数字のうち少なくとも１つ又は任意の組合わせであった場合でも実施可能である。
【００５２】
（第２の実施の形態）
図２は，第２の実施の形態に係るトレイ認識装置の概略的な構成を示すブロック図である。なお，図２において，例えば，オプショントレイ（３１，３２，３３）が本発明のトレイに対応し，メインＡＤＣ３０−１もしくはメインＣＰＵ３０−２は，本発明の信号転送手段に対応し，オプショントレイ（３１，３２，３３）は，本発明の認識手段に対応し，ＡＤＣ（３１−１，３２−１，３３−１）は，本発明の信号変換部に対応し，さらにＣＰＵ（３１−２，３２−２，３３−２）は，本発明の制御部に対応するが，かかる例に限定されず，他の場合であっても実施可能である。
【００５３】
図２に示すように，第２の実施の形態にかかるトレイ認識装置は，本体３０と，オプショントレイ３１と，オプショントレイ３２と，オプショントレイ３３と，直列インタフェース３４とから構成される。なお，第２の実施形態にかかるオプショントレイは３つである場合を例にあげて説明したが，かかる例に限定されない。例えば，８つの場合などであっても実施可能である。
【００５４】
本体３０は，抵抗Ｒ０により，弱められ，供給される電源ＶＣＣをアナログからデジタル値に変換するメインＡＤＣ３０−１及びメインＡＤＣ３０−１の出力値を読み（ｒｅａｄ），オプショントレイがトレイ装置に装着されているか否か及び装着されたオプショントレイの個数を認識し，第１のオプショントレイ３１と，第２のオプショントレイ３２と，第３のオプション３３と直列インタフェース３４を介して，通信する中央演算処理装置のメインＣＰＵ３０−２とから構成する。オプショントレイ３１は，本体３０から出力される抵抗Ｒ０により弱められた（ダウンされた）電源ＶＣＣを接地抵抗Ｒ’１及び抵抗Ｒ１により分配し，分配された信号をデジタル値に変換する第１のＡＤＣ３１−１と，第１のＡＤＣ３１−１の出力値を読み（リード），オプショントレイ３１の固有ＩＤを設定し，メインＣＰＵ ３０−２と通信する第１のＣＰＵ３１−２とから構成される。
【００５５】
オプショントレイ３２は，オプショントレイ３１から出力される接地抵抗Ｒ’１ 及び抵抗Ｒ１により分配された信号を，接地抵抗Ｒ’２及び抵抗Ｒ２により分配し，分配された信号をデジタル値に変換する第２のＡＤＣ３２−１と，第２のＡＤＣ３２−１の出力値を読み（リード），オプショントレイ３２の固有ＩＤを設定し，メインＣＰＵ ３０−２と通信する第２のＣＰＵ ３２−２とから構成される。
【００５６】
オプショントレイ３３は，オプショントレイ３２から出力される接地抵抗Ｒ’２及び抵 抗Ｒ２により分配された信号を，接地抵抗Ｒ’３及び抵抗Ｒ３により分配し，分配された信号をデジタル値に変換する第３のＡＤＣ３２−１と，第３のＡＤＣ３３−１の出力値を読み（リード），オプショントレイ３３の固有ＩＤを設定し，メインＣＰＵ３０−２と通信する第３のＣＰＵ３３−２とから構成される。
【００５７】
【表１】
0004040395.tif 000002
【００５８】
［表１］は，本実施の形態にかかるオプショントレイの固有ＩＤを認識するための参照テ−ブルであって，［表１］に示すように，“第０ＶＣＣ”は，本体の電源ＶＣＣが抵抗Ｒ０によりＲ０程，弱められて（ダウンされて）メインＡＤＣ３０−１へ入力されるアナログ信号であり，“Ｈｅｘ”は，メインＣＰＵ３０−２から読み出すメインＡＤＣ３０−１の出力値であって１６進数（Ｈｅｘａｄｅｃｉｍａｌ）により表現さる。
【００５９】
また［表１］に示す“第１ＶＣＣ”は，“第０ＶＣＣ”が接地抵抗Ｒ’１及び抵抗Ｒ１で分配されて第１のＡＤＣ３１−１へ入力されるアナログ信号であり，“第１ＶＣＣ”の右隣の“Ｈｅｘ”は，第１のＣＰＵ３１−２から読み出される第１のＡＤＣ３１−１の出力値であって１６進数で表現される。
【００６０】
また［表１］示す“第２ＶＣＣ”は，“第１ＶＣＣ”が接地抵抗Ｒ’２及び抵抗Ｒ２で分配されて第２ＡＤＣ３２−１へ入力されるアナログ信号であり，“第２ＶＣＣ”の右隣の“Ｈｅｘ”は，第２のＣＰＵ３２−２から読み出される第２のＡＤＣ３２−１の出力値であって１６進数により表現される。［表１］で“第３ＶＣＣ”は，“第２ＶＣＣ”が接地抵抗Ｒ’３及び抵抗Ｒ３で分配されて第３のＡＤＣ３３−１へ入力されるアナログ信号であり，“第３ＶＣＣ”の右隣の“Ｈｅｘ”は，第３のＣＰＵ３３−２から読み出される第３のＡＤＣ３３−１の出力値であって１６進数により表現される。
【００６１】
メインＣＰＵ３０−２は，デジタルに変換された第０ＶＣＣを読み取ってオプショントレイが装着される有無と装着されたオプショントレイの個数とを認識する。［表１］に示すように，メインＣＰＵ３０−２は，“第０ＶＣＣ”が“Ｘ０”（デジタル値“Ａ０”）である場合トレイが装着されないと判断し，“第０ＶＣＣ”が“Ｘ１”（デジタル値“Ａ１”）である場合トレイが１個装着されたと判断し，“第０ＶＣＣ”が“Ｘ２”（デジタル値“Ａ２”）である場合トレイが２個装着されたと判断し，“第０ＶＣＣ”が“Ｘ３”（デジタル値“Ａ３”）である場合トレイが３個装着されたと判断する。
【００６２】
装着されたトレイは，ＡＤＣ出力値と［表１］に示すテーブルデータを参照してトレイＩＤ番号を認識する。例えば，表１に示すように，第１のＣＰＵ３１−２が第１のＡＤＣ３１−１から出力されるデジタル値“Ａ１”，“Ａ２”，“Ａ３”（アナログ第１ＶＣＣ値“Ｘ１”，“Ｘ２”，“Ｘ３”）のうち一つを読み出した場合，オプショントレイ３１に固有ＩＤ（例えば“１”など）が設定される。オプショントレイ３１へ入力される“第１ＶＣＣ”は一個のトレイが連結された場合にＸ１になり，２個のトレイが連結された場合レベルが変換されたＸ２になり，３個のトレイが連結された場合にレベルが変換されたＸ３になる。
【００６３】
次いで，第２のＣＰＵ３２−２が第２のＡＤＣ ３２−１から出力されるデジタル値“Ｂ１”，“Ｂ２”（アナログ第２ＶＣＣ値“Ｙ１”，“Ｙ２”）のうち一つを読み出したと仮定すれば，オプショントレイ３２に固有ＩＤ（例えば“２”など）が設定される。オプショントレイ３２へ入力される“第２ＶＣＣ”は一個のトレイが連結された場合は何も意味をなさず，２個のトレイが連結された場合“Ｙ１”になり，３個のトレイが連結された場合レベルが変換され“Ｙ２”になる。次いで，第３のＣＰＵ３３−２が，第３のＡＤＣ３３−１から出力されるデジタル値“Ｃ１”（アナログ第３ＶＣＣ値“Ｚ１”）を読み出した場合，オプショントレイ３３に固有ＩＤ（例えば，“３”など）が設定される。オプショントレイ３３へ入力される“第３ＶＣＣ”は，１個又は２個のトレイが連結された場合には何の意味をなさず，３個のトレイが連結された場合に“Ｚ１”になる。
【００６４】
本体３０は，自らに接続された各トレイに各トレイ自らの固有ＩＤを転送することが要請できる。各々のオプショントレイ３１，オプショントレイ２３２，オプショントレイ３３の固有ＩＤが決められれば，オプショントレイ３１，オプショントレイ３２，またはオプショントレイ３３が設定された時からメインＣＰＵ３０−２との通信が成される。第１のＣＰＵ３１−２，第２のＣＰＵ３２−２，第３のＣＰＵ３３−２は，メインＣＰＵ３０−２から各種命令を受信し，受信した命令を遂行し，遂行結果を再びメインＣＰＵ３０−２へ送信する。
【００６５】
直列インタフェース３４は，メインＣＰＵ３０−２で要求する各種制御デ−タを送受信し，第１のＣＰＵ３１−２，第２のＣＰＵ３２−２，第３のＣＰＵ３３−２は，各々の共通の直列インタフェース３４からなるメインＣＰＵ３０−２と各種制御データの送受信可能なインタフェースを有している。
【００６６】
なお，本実施の形態にかかるラインは接地抵抗（Ｒ’１，Ｒ’２，Ｒ’３）と抵抗（Ｒ１，Ｒ２，Ｒ３）とに，それぞれ２つに分枝する場合を例にあげて説明したが，かかる例に限定されず，例えばラインを３本に分枝する場合であっても実施可能である。この場合，本体２０に接続されているオプショントレイ（３１，３２，３３）のうち接続の認識がされても使用しない“休止状態”である状態表示を設定することが可能となり，より使用状況に応じて印刷処理して，処理が効率化される。
【００６７】
以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明はかかる例に限定されない。当業者であれば，特許請求の範囲に記載された技術的思想の範疇内において各種の変更例または修正例を想定し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
【００６８】
【発明の効果】
以上説明したように，本発明によれば，使用者の手動操作を必要とせず，オプションに装着されたトレイの固有ＩＤを認識し，オプショントレイの装着を自動的に認識することから，使い勝手をよくし，機器動作過程中プリンタのエラー発生が防止できる。
【図面の簡単な説明】
【図１】第１の実施の形態に係るトレイ認識装置の概略的な構成を示すブロック図である。
【図２】第２の実施の形態に係るトレイ認識装置の概略的な構成を示すブロック図である。
【図３】従来におけるトレイ認識装置の概略的な構成を示すブロック図である。
【図４】従来におけるトレイ認識装置の概略的な構成を示すブロック図である。
【符号の説明】
２０    ：本体
２０−１：メイン制御器
２１    ：第１のオプショントレイ
２１−１：第１のトレイ制御器
２２    ：第２のオプショントレイ
２２−１：第２のトレイ制御器
２３    ：第３のオプショントレイ
２３−１：第３のトレイ制御器
２４    ：ＩＤ認識回路
２４−０：電源供給部
２４−１：第１のＩＤ認識部
２４−２：第２のＩＤ認識部
２４−３：第３のＩＤ認識部
２５    ：直列インタフェース
Ｉ１    ：インバ−タ
Ｉ２    ：インバ−タ
Ｉ３    ：インバ−タ
Ｒ１    ：抵抗
Ｒ２    ：抵抗
Ｒ３    ：抵抗
Ｒ’１  ：接地抵抗
Ｒ’２  ：接地抵抗
Ｒ’３  ：接地抵抗
【図１】
0004040395.tif 000003
【図２】
0004040395.tif 000004
【図３】
0004040395.tif 000005
【図４】
0004040395.tif 000006