(57)【特許請求の範囲】
【請求項１】
複数のドットを備える表示装置であって、
前記ドットの各々に対して、第１の方向にライト線が配線され、該ライト線と交差する第２の方向に複数のデータ線および複数の電源供給線が配線されており、
前記ドットの各々は、記憶回路、表示制御部、および電流駆動型発光素子からなる組をｎ組備えており、
前記ｎ組、前記複数のデータ線、および前記複数の電源供給線の各々は、各ドットにおける２n階調表現のためのｎ桁からなる輝度値の各桁に対応付けられており、
前記記憶回路は、前記ライト線及び前記複数のデータ線の一つの駆動により、対応する前記桁の２値のデータ信号である画像信号を記憶し、
前記表示制御部は、前記記憶回路と前記電流駆動型発光素子との間に接続され、前記記憶回路に記憶された画像信号の値に基づいて前記複数の電源供給線の一つから供給される電力に応じた電流量を前記電流駆動型発光素子に供給し、
前記電流駆動型発光素子は、供給される前記電流量に応じて発光するものであり、
前記複数の電源供給線の各々に供給される電力は、対応付けられた前記桁に対応する輝度で前記電流駆動型発光素子を発光させるように調整されており、前記複数の電源供給線の各々が、前記第２の方向で互いに隣り合う前記ドットの各電流駆動型発光素子に電流をそれぞれ供給する
ことを特徴とする表示装置。
【請求項２】
前記各電流駆動型発光素子をＥＬ素子で構成する、請求項１に記載の表示装置。
【請求項３】
複数のドットを備える表示装置であって、
前記ドットの各々に対して、第１の方向にライト線が配線され、該ライト線と交差する第２の方向に複数のデータ線および複数の電源供給線が配線されており、
前記ドットの各々は、記憶回路、表示制御部、および液晶駆動画素電極からなる組をｎ組備えており、
前記ｎ組、前記複数のデータ線、および前記複数の電源供給線の各々は、各ドットにおける２n階調表現のためのｎ桁からなる輝度値の各桁に対応付けられており、
前記記憶回路は、前記ライト線及び前記複数のデータ線の一つの駆動により、対応する前記桁の２値のデータ信号である画像信号を記憶し、
前記表示制御部は、前記記憶回路と前記液晶駆動画素電極との間に接続され、前記記憶回路に記憶された画像信号の値に基づいて前記複数の電源供給線の一つから供給される電圧を前記液晶駆動画素電極に供給し、
前記液晶駆動画素電極は、供給される前記電圧に応じて対応する液晶を発光させるものであり、
前記複数の電源供給線の各々に供給される電圧は、対応付けられた前記桁に対応する輝度で前記液晶駆動画素電極により駆動される液晶を発光させるように調整されており、前記複数の電源供給線の各々が、前記第２の方向で互いに隣り合う前記ドットの各液晶駆動画素電極に電圧をそれぞれ供給する
ことを特徴とする表示装置。
【請求項４】
前記各記憶回路及び前記各表示制御部を多結晶シリコンＴＦＴで形成する、請求項１乃至３の何れか一項に記載の表示装置。
【請求項５】
前記画像信号を記憶させる前記記憶回路を示すアドレス信号に基づいて前記ライト線にライト信号を送信する行を選択する行デコーダ部と、
該行デコーダ部が選択した前記ライト線にライト信号を送信するワード線ドライバ部と、
前記アドレス信号に基づいて前記データ線を選択する列デコーダ部と、
該列デコーダ部が選択した前記データ線に、表示を制御するためのデータ信号である画像信号を送信する列選択スイッチ部と、をさらに備え、
前記記憶回路はスタティックな回路で構成されている、請求項１に記載の表示装置。
【請求項６】
前記画像信号を記憶させる前記記憶回路を示すアドレス信号に基づいて前記ライト線にライト信号を送信する行を選択する行デコーダ部と、
該行デコーダ部が選択した前記ライト線にライト信号を送信するワード線ドライバ部と、
前記アドレス信号に基づいて前記データ線を選択する列デコーダ部と、
該列デコーダ部が選択した前記データ線に、表示を制御するためのデータ信号である画像信号を送信する列選択スイッチ部と、をさらに備え、
前記記憶回路はスタティックな回路で構成されている、請求項３に記載の表示装置。
【請求項７】
前記スタティックな回路をCMOSクロックドゲートを用いたラッチ回路で構成する、請求項５または６に記載の表示装置。
【請求項８】
前記輝度値は、γ補正に基づいたものである、請求項１または３に記載の表示装置。
【請求項９】
前記電力を外部の電源で制御して供給する、請求項１、３、５、及び６の何れか一項に記載の表示装置。
【請求項１０】
前記ワード線ドライバ部及び前記行デコーダ部は、前記表示駆動部の列方向の長さ以下になるように形成されており、また、前記列デコーダ部及び前記列選択スイッチ部は、前記表示駆動部の行方向の長さ以下になるように形成されている、請求項５または６に記載の表示装置。
【請求項１１】
前記列選択スイッチ部を構成する各列選択スイッチの大きさは、前記ドットのピッチ幅に基づいて設定されている、請求項５または６に記載の表示装置。
【請求項１２】
光源色である赤、青及び緑を発色表示させるために設けられた３つの前記ドットを１画素とし、前記画像信号は１画素単位で入力され、また、前記列デコーダ部は、１画素分の前記画像信号を記憶させるためのデータ線を選択する、請求項５または６に記載の表示装置。
【請求項１３】
光源色である赤、青及び緑を発色表示させるために設けられた３つの前記ドットを１画素とし、前記画像信号は複数画素単位で入力され、また、前記列デコーダ部は、複数画素分の前記画像信号を記憶させるためのデータ線を選択する、請求項５または６に記載の表示装置。
【請求項１４】
前記電力供給線に供給する電力を制御するためのアナログ電源制御回路をさらに備える、請求項５または６に記載の表示装置。
【請求項１５】
少なくとも前記アドレス信号を送信するタイミングを制御するタイミングコントローラ部と、前記画像信号の送信を制御するメモリコントローラ部とをさらに備える、請求項５または６に記載の表示装置。
【発明の詳細な説明】
【０００１】
本発明は表示装置に関するものである。特に有機ＥＬディスプレイ（ＯＥＬＤ：Ｏｒｇａｎｉｃ  Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｔ  Ｄｉｓｐｌａｙ）又は液晶ディスプレイ（ＬＣＤ：Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）に関するものである。
【０００２】
【背景技術】
最近、液晶を用いた表示装置（以下、ディスプレイという）がかなりの勢いで普及しつつある。このタイプのディスプレイは、ＣＲＴのディスプレイに比べて低消費電力で省スペースである。したがって、このようなディスプレイの利点を活かし、より低消費電力で、より省スペースのディスプレイを作成することが重要となる。
【０００３】
また、このようなタイプの表示装置に、液晶ではなく電流駆動型発光素子を用いて表示を行うものがある。この電流駆動型発光素子は、液晶とは異なり、電流が供給されると発光する自発光素子である。この電流駆動型発光素子は高精細表示等を図ることができる。しかもバックライト不要であり、低電力化、高視野角、高コントラスト比等を図ることができる。このような電流駆動型発光素子の中でもＥＬ素子（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｔ  ｄｅｖｉｃｅｓ）は、大型ガラス基板上で作成でき、薄型大面積化、大容量化（ドットマトリクスの高精細化）、フルカラー化を図ることができるので、ディスプレイには特に適している。
【０００４】
【発明の開示】
【発明が解決しようとする課題】
しかしながら、画素の駆動に、例えば、薄膜トランジスタを用いる場合、薄膜トランジスタの電気特性のばらつきにより正確な階調を得ることが困難であった。
そこで、本発明の一つの目的は、正確な階調表示が可能な表示装置を提供することである。さらに、システム全体として省スペース化、低電力化を図れる表示装置を提供することである。
【０００５】
本発明に係る表示装置は、複数のドットを備える表示装置であって、前記ドットの各々に対して、第１の方向にライト線が配線され、該ライト線と交差する第２の方向に複数のデータ線および複数の電源供給線が配線されており、前記ドットの各々は、記憶回路、表示制御部、および電流駆動型発光素子からなる組をｎ組備えており、前記ｎ組、前記複数のデータ線、および前記複数の電源供給線の各々は、各ドットにおける２n階調表現のためのｎ桁からなる輝度値の各桁に対応付けられており、前記記憶回路は、前記ライト線及び前記複数のデータ線の一つの駆動により、対応する前記桁の２値のデータ信号である画像信号を記憶し、前記表示制御部は、前記記憶回路と前記電流駆動型発光素子との間に接続され、前記記憶回路に記憶された画像信号の値に基づいて前記複数の電源供給線の一つから供給される電力に応じた電流量を前記電流駆動型発光素子に供給し、前記電流駆動型発光素子は、供給される前記電流量に応じて発光するものであり、前記複数の電源供給線の各々に供給される電力は、対応付けられた前記桁に対応する輝度で前記電流駆動型発光素子を発光させるように調整されており、前記複数の電源供給線の各々が、前記第２の方向で互いに隣り合う前記ドットの各電流駆動型発光素子に電流をそれぞれ供給する。
【０００６】
また本発明に係る表示装置は、複数のドットを備える表示装置であって、前記ドットの各々に対して、第１の方向にライト線が配線され、該ライト線と交差する第２の方向に複数のデータ線および複数の電源供給線が配線されており、前記ドットの各々は、記憶回路、表示制御部、および液晶駆動画素電極からなる組をｎ組備えており、前記ｎ組、前記複数のデータ線、および前記複数の電源供給線の各々は、各ドットにおける２n階調表現のためのｎ桁からなる輝度値の各桁に対応付けられており、前記記憶回路は、前記ライト線及び前記複数のデータ線の一つの駆動により、対応する前記桁の２値のデータ信号である画像信号を記憶し、前記表示制御部は、前記記憶回路と前記液晶駆動画素電極との間に接続され、前記記憶回路に記憶された画像信号の値に基づいて前記複数の電源供給線の一つから供給される電圧を前記液晶駆動画素電極に供給し、前記液晶駆動画素電極は、供給される前記電圧に応じて対応する液晶を発光させるものであり、前記複数の電源供給線の各々に供給される電圧は、対応付けられた前記桁に対応する輝度で前記液晶駆動画素電極により駆動される液晶を発光させるように調整されており、前記複数の電源供給線の各々が、前記第２の方向で互いに隣り合う前記ドットの各液晶駆動画素電極に電圧をそれぞれ供給する。
【０００７】
より具体的には以下の態様を備える。
本発明に係る第１の表示装置は、複数のドットを備える表示装置であって、ドットの各々に対して、ライト線、複数のデータ線、および複数の電源供給線が配線されており、ドットの各々は、記憶回路、表示制御部、および電流駆動型発光素子からなる組をｎ組備えており、ｎ組、複数のデータ線、および複数の電源供給線の各々は、各ドットにおける２n階調表現のためのｎ桁からなる輝度値の各桁に対応付けられており、記憶回路は、ライト線及び複数のデータ線の一つの駆動により、対応する桁の２値のデータ信号である画像信号を記憶し、表示制御部は、記憶回路と電流駆動型発光素子との間に接続され、記憶回路に記憶された画像信号の値に基づいて複数の電源供給線の一つから供給される電力に応じた電流量を電流駆動型発光素子に供給し、電流駆動型発光素子は、供給される電流量に応じて発光するものであり、複数の電源供給線の各々に供給される電力は、対応付けられた桁に対応する輝度（明るさ）で電流駆動型発光素子を発光させるように調整されている。
ここで、各電流駆動型発光素子をＥＬ素子で構成することは好ましい。
【０００８】
また本発明に係る第２の表示装置は、複数のドットを備える表示装置であって、ドットの各々に対して、ライト線、複数のデータ線、および複数の電源供給線が配線されており、ドットの各々は、記憶回路、表示制御部、および液晶駆動画素電極からなる組をｎ組備えており、ｎ組、複数のデータ線、および複数の電源供給線の各々は、各ドットにおける２n階調表現のためのｎ桁からなる輝度値の各桁に対応付けられており、記憶回路は、ライト線及び複数のデータ線の一つの駆動により、対応する桁の２値のデータ信号である画像信号を記憶し、表示制御部は、記憶回路と液晶駆動画素電極との間に接続され、記憶回路に記憶された画像信号の値に基づいて複数の電源供給線の一つから供給される電圧を液晶駆動画素電極に供給し、液晶駆動画素電極は、供給される電圧に応じて対応する液晶を発光させるものであり、複数の電源供給線の各々に供給される電圧は、対応付けられた桁に対応する輝度（明るさ）で液晶駆動画素電極により駆動される液晶を発光させるように調整されている。
【０００９】
ここで、各記憶回路及び各表示制御部を多結晶シリコンＴＦＴで形成することは好ましい。
【００１０】
上記第１の表示装置において、画像信号を記憶させる記憶回路を示すアドレス信号に基づいてライト線にライト信号を送信する行を選択する行デコーダ部と、該行デコーダ部が選択したライト線にライト信号を送信するワード線ドライバ部と、アドレス信号に基づいてデータ線（列）を選択する列デコーダ部と、該列デコーダ部が選択したデータ線に、表示を制御するためのデータ信号である画像信号を送信する列選択スイッチ部と、をさらに備え、記憶回路はスタティックな回路で構成されるようにしてもよい。
【００１１】
上記第２の表示装置において、画像信号を記憶させる記憶回路を示すアドレス信号に基づいてライト線にライト信号を送信する行を選択する行デコーダ部と、該行デコーダ部が選択したライト線にライト信号を送信するワード線ドライバ部と、アドレス信号に基づいてデータ線（列）を選択する列デコーダ部と、該列デコーダ部が選択したデータ線に、表示を制御するためのデータ信号である画像信号を送信する列選択スイッチ部と、をさらに備え、記憶回路はスタティックな回路で構成されるようにしてもよい。
【００１２】
ここで、上記スタティックな回路をCMOSクロックドゲートを用いたラッチ回路（フリップフロップ）で構成することは好ましい。
【００１３】
また上記輝度値は、γ補正に基づいたものとすることは好ましい。
【００１４】
ここで、リード信号に応じて記憶回路に記憶されている画像信号が、対応付けられているデータ線に読み出されるように構成してもよい。
【００１５】
また、電力を外部の電源で制御して供給するように構成してもよい。
【００１６】
本発明において、ワード線ドライバ部及び行デコーダ部は、表示駆動部の列方向の長さ以下になるように形成されており、また、列デコーダ部及び列選択スイッチ部は、表示駆動部の行方向の長さ以下になるように形成されていることは好ましい。
【００１７】
本発明において、列選択スイッチ部を構成する各列選択スイッチの大きさは、ドットの幅に基づいて設定されていることは好ましい。
【００１８】
本発明は、光源色である赤、青及び緑を発色表示させるために設けられた３つのドットを１画素とし、画像信号は１画素単位で入力され、また、列デコーダ部は、１画素分の画像信号を記憶させるためのデータ線を選択するように構成してもよい。
【００１９】
本発明は、光源色である赤、青及び緑を発色表示させるために設けられた３つのドットを１画素とし、画像信号は複数画素単位で入力され、また、列デコーダ部は、複数画素分の画像信号を記憶させるためのデータ線を選択するように構成してもよい。
【００２０】
本発明において、電力供給線に供給する電力を制御するためのアナログ電源制御回路をさらに備えるように構成してもよい。
【００２１】
本発明において、少なくともアドレス信号を送信するタイミングを制御するタイミングコントローラ部と、画像信号の送信を制御するメモリコントローラ部とをさらに備えるように構成してもよい。
【００２２】
本発明の第１の表示装置において、ｎ組の各々の電流駆動型発光素子は、互いに同一形状を有していてもよい。
【００２３】
【発明を実施するための最良の形態】
実施の形態１．
【００２４】
図１は、実際に表示が行われるアクティブマトリクスＯＥＬＤ部分の各ドットにおいて構成される等価回路を表す図である。それぞれのドットのエリアには、アクティブ素子、記憶回路、及び被駆動手段であるＯＥＬ素子が、それぞれ１ドット分の表示制御に必要な画像信号の数に対応する組として設けられる（本実施の形態では４組設けている）。ここで、各組は同一形状で構成することができる。
【００２５】
また各ドットにおける記憶制御及び発光制御は、データ線（ｄ０、ｄ１、ｄ２及びｄ３）とＷｒｉｔｅ線及び電力供給線（ＶＯＥＬ１、ＶＯＥＬ２、ＶＯＥＬ３及びＶＯＥＬ４）により行われる。
【００２６】
図１において、１Ａ、１Ｂ、１Ｃ及び１Ｄは、記憶回路（メモリセル）である。ここで、各記憶回路は１トランジスタ、１キャパシタで構成されるダイナミックな記憶回路である。各記憶回路は、Ｗｒｉｔｅ（ライト）信号が入力されると、それぞれｄ０、ｄ１、ｄ２又はｄ３から送信される２値のデータ（デジタルデータ）信号である画像信号を保持（記憶）することになる。本実施の形態では、１ドットにつき４つの記憶回路を用いているので、４ビット分の情報量（１６通りの値）を保持することができる。そのため、各ドットは１６通りの明るさ（階調）を表現することができる。なお、この記憶回路１Ａ、１Ｂ、１Ｃ及び１Ｄをまとめる場合には記憶回路部１ということにする。
【００２７】
２Ａ、２Ｂ、２Ｃ及び２Ｄは、例えばＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）等のような表示制御部となるアクティブ素子部である。このアクティブ素子部は、スイッチング素子としての役割を果たす。それぞれのアクティブ素子部では、ゲートと記憶回路とが接続されている。したがって、各アクティブ素子部は、記憶回路に記憶される画像信号の値に基づいてスイッチングし、電力供給線の駆動により印加される電圧に基づいた電流をＯＥＬ素子部に供給する制御を行う。
【００２８】
ここで、各アクティブ素子部に印加される電圧が異なる。アクティブ素子部２ＡにはＯＥＬ駆動電圧ＶＯＥＬ１が印加される。同様に、アクティブ素子部２Ｂ、アクティブ素子部２Ｃ、アクティブ素子部２Ｄには、それぞれＯＥＬ駆動電圧ＶＯＥＬ２、ＶＯＥＬ３、ＶＯＥＬ４が印加される。このため、各アクティブ素子部がスイッチング動作により各ＯＥＬ素子に供給する電流量も異なることになる。なお、このアクティブ素子部２Ａ、２Ｂ、２Ｃ及び２Ｄをまとめる場合にはアクティブ素子部２ということにする。
【００２９】
ここで、記憶回路部１とアクティブ素子部２とを透明な絶縁基板である多結晶シリコン上にＴＦＴ形成すると、ＥＬ素子が発光した光を基板を透過させて取り出す（外部に放射する）ことができる。ＥＬ素子の光を基板を透過させて取り出すような構造は、製造工程のプロセスの制約を受けた中では最も効率よくＥＬ素子を発光させることができる。また、多結晶シリコンは、大面積に安価に作成することができる上、ＥＬ素子を発光させるには十分な電流を供給することができるので実用的である。
【００３０】
図２は、電力供給線により印加されるＯＥＬ駆動電圧とＯＥＬ素子の輝度との関係を表した図である。３Ａ、３Ｂ、３Ｃ及び３ＤはＯＥＬ素子である。各ＯＥＬ素子は、それぞれ対応するアクティブ素子部と接続されている。そのため、各アクティブ素子から供給される電流の量が異なるので、各ＯＥＬ素子では、発光したときの輝度が異なる。ここでは、ＯＥＬ駆動電圧ＶＯＥＬ１、ＶＯＥＬ２、ＶＯＥＬ３、ＶＯＥＬ４を印加することにより、輝度Ｂ１、Ｂ２、Ｂ３、Ｂ４が得られるものとし、Ｂ１：Ｂ２：Ｂ３：Ｂ４＝１：２：４：８の関係を有するものとする。そのため、γ補正に基づいてＯＥＬ駆動電圧ＶＯＥＬ１、ＶＯＥＬ２、ＶＯＥＬ３、ＶＯＥＬ４を決定する。ここで、γ補正とは、ＣＣＤカメラ等において・入力光量Ｅと出力値Ｄとの間にあるＤ＝Ｅγのようなγ特性と呼ばれる指数関数の関係を補正することが本来の意味である。ただ、ＬＣＤやＯＥＬＤにおいては、１ドット分の画像信号が示す値と明るさ（輝度）とを線形にするための補正の意味もある。本実施の形態では主に後者の意味で用いることにし、ＯＥＬ素子に供給する電流をＹ特性に合わせて制御する。
【００３１】
本実施の形態の表示装置は、発光させるＯＥＬ素子の個数で階調を表現するのではなく、ＯＥＬ素子に供給する電流を調整して階調を表現する。そのために、１ドットを階調表示するのに必要な各画像信号に対応して、記憶回路、アクティブ素子及びＯＥＬ素子の組（各組は同一形状でよい）を設ける。そして、画像信号が示す値に対応する明るさ（輝度）をＯＥＬ素子が発光できるように、それぞれ異なる電力を各組に供給（ＯＥＬ駆動電圧を各組に印加）する。したがって、各組のＯＥＬ素子に供給される電流の量も異なる。また、デジタルデータとなる画像信号の値を記憶回路部１が記憶し、その記憶した画像信号の値をそのままアクティブ素子部２のスイッチングに利用して、ＯＥＬ素子に供給される電流を制御し、デジタルデータのみで表示制御まで行うようにする。
【００３２】
次に動作について説明をする。記憶回路部１はダイナミックな（動的な）記憶回路であるので、値を保持しておくために、一定時間毎にリフレッシュする（画像信号の値を書き込む）必要がある。そこで、表示を維持する（発光を制御する）ために、少なくとも各行のＷｒｉｔｅ線を走査させて、Ｗｒｉｔｅ信号を順次送信し、駆動させる。データ線に関しては、駆動させる手段（ドライバ）にもよるが、１行分のドットに対して、各データ線を介して一度に画像信号を送信するようにしてもよいし、走査させて各ドットに順次画像信号を送信する（駆動させる）ようにしてもよい。送信された画像信号の値に基づいて、各アクティブ素子はスイッチング動作を行う。そして、その値によりＯＥＬ素子に電流が供給されたり、されなかったりする。電流が供給されたＯＥＬ素子は、その電流量に基づいて自ら発光する。
【００３３】
ここで、アクティブ素子部２２のスイッチングのオンオフ動作は、スレッショルドレベルを境に切り換えられる。したがって、このスレッショルドレベルまで記憶回路部１が画像信号の値に基づく電圧を維持できれば表示状態は維持される。この維持できる時間が長いほど、リフレッシュに必要な周波数を低くすることができる。そのため、低電力化を図ることができる。
【００３４】
次に各ドットにおける階調表現について説明する。前述したものと同様に、各データ線ｄ０、ｄ１、ｄ２、ｄ３から入力される画像信号の値がそれぞれ１、０、０、１であるものとする。その場合、記憶回路１Ａ及び１Ｄには“１”が記憶され、記憶回路１Ｂ及び１Ｃには“０”が記憶される。これにより、スイッチがＯＮとなり、ＯＥＬ素子に電流を供給するのは、アクティブ素子部２Ａ及び２Ｄである。したがって、ＯＥＬ素子３ＡにはＶＯＥＬ４に基づく量の電流が供給され、ＯＥＬ素子３ＤにはＶＯＥＬ１に基づく量の電流が供給される。そのため、１ドット分の画像信号が示す値に基づいた明るさ（輝度）で発光する。
【００３５】
以上のように第１の実施の形態によれば、１ドットを２n階調表示するのに必要な各画像信号に対応して、記憶回路、アクティブ素子及びＯＥＬ素子の組をｎ組設け、画像信号が示す値に対応する明るさ（輝度）を各ＯＥＬ素子が発光できるように、それぞれ異なる電力を各組に供給（ＯＥＬ駆動電圧を各組に印加）して、発光させるＯＥＬ素子の個数で階調を表現するのではなく、ＯＥＬ素子に供給する電流を調整して階調を表現するようにしたので、各組を同一形状で構成することができ、また１ドットをスクエアとして構成することができるので、コスト的、レイアウト的に効率のよい表示装置を得ることができる。また、各組のＯＥＬ素子を同一形状にすることに
より、ＯＥＬ素子を形成する際のドット間のばらつきを抑えることができ、ドット又は画素毎の輝度のばらつきを抑えることができるので、画像の均一性を向上させることができる。さらに、デジタルデータである画像信号の値を記憶回路部１が記憶し、その記憶した画像信号の値をそのままアクティブ素子部２のスイッチングに利用して、ＯＥＬ素子に供給される電流を制御し、デジタルデータのみで表示制御まで行うようにしたので、アナログデータに変換する等の電力消費を抑えることができ、低電力化を図ることができる。
【００３６】
実施の形態２．
図３は本発明の第２の実施の形態に係る表示装置を含めたシステムの概念を表すブロック図である。
【００３７】
図３はシステムオンパネル（ＳＯＰ）と呼ばれる概念を表している。ＳＯＰとは、アクティブマトリクス、周辺駆動回路、メモリ、コントローラ等の表示に関するすべての回路システムを、多結晶シリコンＴＦＴ等を用いてガラス等の絶縁基板上に一体形成しようとする概念である。そのため、パネルをＣＰＵと直結することができ、また低コスト、高信頼性、省スペース化を図ることができる。
【００３８】
図３において、デジタルインターフェース１０００は表示データを送信するＣＰＵ１０００Ａで構成されている。また、表示装置であるパネル１０の駆動部分は、アクティブマトリクスＯＥＬＤ部２０、行ドライバ部３０、デジタルデータドライバ部４０、メモリコントローラ５０、タイミングコントローラ６０及びアナログ電源回路７０で構成されている。
【００３９】
図４はパネル１０の駆動部分を詳細に表した図である。アクティブマトリクスＯＥＬＤ部２０は、実際に表示をしたり、その制御をしたりする部分である。また、１画面を表示するのに必要なデータ信号を記憶する。このアクティブマトリクスＯＥＬＤ部２には、ｉＸｊ個の画素がドットパターンに基づいて配置されているものとする。
【００４０】
図５はアクティブマトリクスＯＥＬＤ部２０の各ドットパターンにおいて構成される等価回路を表す図である。それぞれのドットパターンには、第１の実施の形態と同様に、記憶回路、アクティブ素子及び被駆動手段であるＯＥＬ素子が、それぞれ１ドット分の表示制御に必要なデータ信号の数に対応する組として設けられる（本実施の形態では４組設けている。この組数は後述するｋの値と同じ数となる）。
【００４１】
図５において、アクティブ素子２Ａ、２Ｂ、２Ｃ及び２Ｄ並びにＯＥＬ素子３Ａ、３Ｂ、３Ｃ及び３Ｄについては、第１の実施の形態で説明したことと同様の動作を行うので説明を省略する。４Ａ、４Ｂ、４Ｃ及び４Ｄは記憶回路（メモリセル）である。第１の実施の形態における記憶回路１と異なる点は、各記憶回路が、例えばラッチ回路に代表されるようなスタティックな（静的な）記憶回路という点である。そのため、記憶保持のために一定時間毎にリフレッシュしなくてもよい。特にＣＭＯＳクロックドゲートを用いたラッチ回路で構成すれば、ＴＦＴの特性のばらつきが大きくても、安定した記憶動作が得られる。各記憶回路は、Ｗｒｉｔｅ（ライト）信号が入力されると、それぞれｄ０、ｄ１、ｄ２又はｄ３から送信される２値信号（デジタルデータ信号）を保持（記憶）する（ここで、以下、１画素分のデータを表示データとし、表示データを構成する各２値信号を画像信号という）。本実施の形態でも、第１の実施の形態のように１ドットにつき４つの記憶回路を用いているので、４ビット分の情報量（１６通りの値）を保持することができる。なお、この記憶回路４Ａ、４Ｂ、４Ｃ及び４Ｄをまとめる場合には記憶回路部４ということにする。また、図５においては記憶回路部４へのライト線、電源供給線等の詳細な配線は省略している。
【００４２】
図４において、Ｗｒｉｔｅ線を駆動させる（Ｗｒｉｔｅ信号を送信する）制御を行うのが行ドライバ部３０である。行ドライバ部３０は行デコーダ３１及びワード線ドライバ３２で構成されている。行デコーダ３１は、入力されるアドレスデータに基づいて、表示データを記憶又は書き換え（以下、単に記憶という）を行う画素の行を選択する。そして、ワード線ドライバ３２がその選択に基づいて実際にＷｒｉｔｅ信号を送信する。ここで、行デコーダ３１とワード線ドライバ３２とは、パネル１０の省スペース化を図るという観点から、アクティブマトリクスＯＥＬＤ部２０の列の長さ以下になるように基板上に形成されるものとする。
【００４３】
一方、データ線を駆動させる（画像信号を送信する）制御を行うのがデジタルデータドライバ４０である。デジタルデータドライバ部４０は、列デコーダ４１、入力制御回路４２及び列選択スイッチ部４３で構成されている。列デコーダ４１は、入力されるアドレスデータに基づいて、１行（ライン）分（ｊ個）の列から、表示データを記憶させる画素が属する列を選択する。これが駆動させるデータ線を選択させることにもなる。入力制御回路４２は、メモリコントローラ５０から並列送信された１画素分の画像信号（ｋ×３）の制御を行う回路である。前述したように、ｋの値と記憶回路部４の各記憶回路の数とは同じであり、各ドットを２kの階調の明るさで表示するために必要な数である。したがって、図４ではｋ＝４となり、各ドットにおいては１６階調の明るさが設定できる。列選択スイッチ部４３は、１画素の画像信号（ｋ×３）を単位として１ラインの画素の数だけ（つまりｋ×３×ｊ）設けられている。各列選択スイッチは、列デコーダ４１の選択及び画像信号に基づいてスイッチングし、データ線に画像信号を送信する。ここで、列デコーダ４１及び列選択スイッチ部４３とは、パネル１０の省スペース化を図るという観点から、アクティブマトリクスＯＥＬＤ部２０の行の長さ以下になるように形成されるものとする。そして、同様の観点から、各列選択スイッチの大きさに関しても、各ドットのピッチ幅に基づいて設定されている。
【００４４】
メモリコントローラ５０は、ＣＰＵ１０００Ａから送信される表示データをｋ×３の画像信号として制御する。また、タイミングコントローラ６０は、少なくともアドレスバッファ６１を有し、ＣＰＵ１０００Ａから送信される表示データを記憶させるために、行デコーダ３１及び列デコーダ４１にアドレス信号を送信する。
【００４５】
アナログ電源回路７０は、各ＯＥＬ素子部に電流を供給するための電力を供給する。アナログ電源回路７０からは、１画素分の電力供給線が出ているので、１画素分について電力の供給（電圧の印加）を異なったものとさせることができる（ただし、電力の供給自体は１画素ずつではなく、全画面分に対して行われる）。
【００４６】
本実施の形態の表示装置は、第１の実施の形態と同様に、ＯＥＬ素子に供給する電流を調整して階調を表現する。ただ、記憶回路部４をスタティックに構成し、一定時間毎にリフレッシュしなくても画像信号の値を保持できるようにする。それに加え、省スペース化を図るため、ガラス基板（パネル１０）上で最も大きな面積を占め、しかも大きさが決まっているアクティブマトリクスＯＥＬＤ部２０に合わせて、周辺回路等を効率よくレイアウトし、ＴＦＴと同様に基板上に一体形成する。周辺回路等をパネル１０上にレイアウトし、しかも画像信号を保持する記憶回路をスタティックな構成の回路とし、画像信号（画素）の書き換えがなければＣＰＵ１０００Ａのような処理装置とデータのやりとりを行わないようにする。
【００４７】
次に本実施の形態の表示装置の動作について説明する。ＣＰＵ１０００Ａは、ある画素の表示を制御させるために、１画素分の表示データを送信する。ＣＰＵ１０００Ａは、それと共に制御対象となる画素の位置を示すアドレス信号も送信する。
【００４８】
メモリコントローラ５０には表示データが送信され、タイミングコントローラ６０にはアドレス信号が送信される。タイミングコントローラ６０は、アドレスバッファ６１にアドレス信号を送信する。アドレス信号を受信したアドレスバッファ６１は、行デコーダ３１及び列デコーダ４１にアドレス信号を送信する。行デコーダ３１は、そのアドレス信号に基づいて、画像信号を記憶させる画素が位置する行を選択する。ワード線ドライバ３２は、選択された行のＷｒｉｔｅ線にＷｒｉｔｅ信号を送信する（駆動させる）。また、また列デコーダ４１もアドレス信号に基づいて、画像信号を記憶させる画素が位置する列を選択する。この選択が画像信号を送信するデータ線を選択させることにもなる。
【００４９】
一方、１画素分の画像信号が入力制御回路４２を介して入力される。そして、列選択スイッチ部４３は、列デコーダ４１の選択及び画像信号に基づいてスイッチングし、データ線に画像信号を送信する（駆動させる）。このようにして、Ｗｒｉｔｅ線及びデータ線に選択された画素に、データ線ｄ０、ｄ１、ｄ２及びｄ３を介して、それぞれ２k−１（ｋ＝１〜４）の値を表す画像信号が入力される。
そして、各記憶回路に記憶（保持）された画像信号の値に基づいて、第１の実施の形態と同様の表示動作が行われる。
【００５０】
ここで、記憶回路部４はスタティックな記憶回路で構成されているので、画像信号を書き換えない限り、その値を記憶（保持）させておくことができる。したがって、画像が変化しない場合には、ＣＰＵ１０００Ａからは表示データを送信しなくてもよいのでＣＰＵ１０００Ａとパネル１０とのデータのやりとりを少なくすることができ、低消費電力化を図ることができる。
【００５１】
表示を変更する際は、ＣＰＵ１０００Ａは、表示を変更する画素の画像信号及び画素の位置を示すアドレス信号を送信する。そのアドレス信号に基づいて、パネル１０では、上述したことと同じ動作で表示の変更が行われる。そのため、行（Ｗｒｉｔｅ線）方向又は列（データ線）を順次に走査しなくても、アドレス信号に応じたランダムなＷｒｉｔｅ線、データ線の選択及び駆動ができ、表示データを必要に応じて書き換えることができ、そのため低消費電力化を図ることができる。
【００５２】
また、表示に関しても、ＯＥＬ素子で構成しているので、液晶ディスプレイのように交流駆動を考慮する必要がない。そのため、交流駆動とフリッカー（ちらつき）との関係も気にする必要はない。
【００５３】
以上のように第２の実施の形態によれば、周辺回路をパネル上に、しかもチップではなく、ＴＦＴと同様に基板上に一体形成するようにしたので、例えばコンピュータ等と組み合わせたシステム全体として、省スペース化を図ることができる。しかも、ガラス基板（パネル１０）上で最も大きな面積を占め、しかも大きさが決まっているアクティブマトリクスＯＥＬＤ部２０の列方向に合わせて、行ドライバ部３０（行デコーダ３１、ワード線ドライバ３２）を集積し、行方向にあわせてデジタルデータドライバ部４０（列デコーダ４１、入力制御装置４２、列選択スイッチ部４３）を集積して一体形成するようにしたので、より効率的な省スペース化を図ることができる。そして、列選択スイッチ部４３の各列選択スイッチをドットピッチにあわせれば、より効率的なレイアウトを行うことができる。さらに、メモリコントローラ５０及びタイミングコントローラ６０についても、パネル１に一体形成するようにしたので、パネル１０をＣＰＵ１００Ａと直結することができ、システム全体を低コスト、高信頼性、省スペース化することができる。
【００５４】
また、記憶回路部４をスタティックに構成し、一定時間毎にリフレッシュしなくても画像信号の値を保持できるようにし、さらにアドレス信号に基づいて、行デコーダ３１及び列デコーダ４１は、ライト線、データ線を選択できるようにしたので、ＣＰＵ１０００Ａでは、書き換えを行う表示データだけを送信すればよく、ＣＰＵ１０００Ａとの表示データ（画像信号）のやりとりを少なくでき、低電力化を図ることができる。また、列デコーダ４１におけるデータ線の選択を複数画素分を１度に選択できるようにすれば、記憶のために駆動させる場合のクロック周波数を低くすることができ、低電力化を図ることができる。
【００５５】
しかも、アクティブマトリクスＯＥＬＤ部２０は、アクティブマトリクス型のＯＥＬＤであるので、単純マトリクス型のディスプレイに比べても駆動電圧を大幅に減らすことができ、効率のよい動作点を使えることから、さらに低電力化を図ることができる。その上、ＥＬ素子は薄膜素子であるので、ＳＯＰに基づいて、システム全体を一体形成した場合には、省スペース化及び薄型化（液晶のようにガラス基板を２枚使い、挟み込む必要もない）を図ることができる。そして、ＯＥＬ素子の製造工程は、アクティブマトリクス型の要であるＴＦＴの製造工程にくらべて低温のプロセスで実行できる。そのため、ＴＦＴを含めた回路をガラス基板上に一体形成した後にＯＥＬ素子の形成工程を追加しても、ＴＦＴには全く影響がなく、プロセス、歩留まり等様々な面から考えても都合がよい。
【００５６】
実施の形態３．
上記第１及び第２の実施の形態では、ＯＥＬＤを用いた場合について説明したが、この第３の実施の形態では、ＬＣＤを用いた場合について説明する。
【００５７】
図６は、アクティブマトリクスＬＣＤ部の各ドットにおいて構成される等価回路を表す図である。それぞれのドットのエリアには、アクティブ素子、記憶回路、及び液晶駆動画素電極６が、それぞれ１ドット分の表示制御に必要な画像信号の数に対応する組として設けられる（本実施の形態では４組設けている）。ここで、各組は同一形状で構成することができる。
【００５８】
また各ドットにおける記憶制御及び液晶駆動画素電極６への電圧印加制御は、データ線（ｄ０、ｄ１、ｄ２及びｄ３）とＷｒｉｔｅ線、及び電力供給線（ＶＯＥＬ１、ＶＯＥＬ２、ＶＯＥＬ３及びＶＯＥＬ４）により行われる。
【００５９】
図６において、１Ａ、１Ｂ、１Ｃ及び１Ｄは、記憶回路（メモリセル）である。ここで、各記憶回路は１トランジスタ、１キャパシタで構成されるダイナミックな記憶回路である。各記憶回路は、Ｗｒｉｔｅ（ライト）信号が入力されると、それぞれｄ０、ｄ１、ｄ２又はｄ３から送信される２値のデータ（デジタルデータ）信号である画像信号を保持（記憶）することになる。本実施の形態では、１ドットにつき４つの記憶回路を用いているので、４ビット分の情報量（１６通りの値）を保持することができる。そのため、各ドットは１６通りの明るさ（階調）を表現することができる。なお、この記憶回路１Ａ、１Ｂ、１Ｃ及び１Ｄをまとめる場合には記憶回路部１ということにする。
【００６０】
２Ａ、２Ｂ、２Ｃ及び２Ｄは、例えばＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）、ダイオード等のスイッチング素子等からなる、表示制御を行うアクティブ素子である。このアクティブ素子は、例えばｎチャネル型及びｐチャネル型の二つのＴＦＴから構成されスイッチング素子としての役割を果たす。それぞれのアクティブ素子部では、ゲートと記憶回路とが接続されるようになっている。したがって、各アクティブ素子は、記憶回路に記憶される画像信号の値に基づいてスイッチングし、電力供給線の供給される電圧を液晶駆動画素電極６に供給し、また、液晶駆動画素電極６をＶＬＣＯ電位に制御する。
【００６１】
ここで、各アクティブ素子に供給される電圧が異なる。アクティブ素子２ＡにはＬＣ駆動電圧ＶＬＣ１に応じた電圧が供給される。同様に、アクティブ素子２Ｂ、アクティブ素子２Ｃ、アクティブ素子２Ｄには、それぞれＬＣ駆動電圧ＶＬＣ２、ＶＬＣ３、ＶＬＣ４に応じた電圧が供給される。このため、各アクティブ素子がスイッチング動作を行うことにより各液晶駆動画素電極６に供給する電圧も異なることになる。その結果、各液晶駆動画素電極６が蓄える電荷がそれぞれ調整されることになる。前記液晶駆動画素電極６は、対向電極との間に液晶を介した容量を形成しており、液晶駆動画素電極６に印加される電圧によって液晶分子による施光性が制御される。液晶による表示の明るさは印加電圧によって変化するから、液晶駆動画素電極６が蓄える電荷、つまり、液晶駆動画素電極６に供給する電圧量を調整することによって、液晶駆動画素電極６毎に明るさを調整することができる。
【００６２】
前記ＬＣ駆動電圧ＶＬＣ１、ＶＬＣ２、ＶＬＣ３、ＶＬＣ４は、例えば、液晶駆動画素電極６にＬＣ駆動電圧ＶＬＣ１、ＶＬＣ２、ＶＬＣ３、ＶＬＣ４が供給されたときの明るさを、Ｂ１、Ｂ２、Ｂ３、Ｂ４としたとき、Ｂ１：Ｂ２：Ｂ３：Ｂ４＝１：２：４：８の関係となるように、例えばγ補正を行って決定する。また、このとき、液晶は、その寿命を確保する点から交流駆動電圧を印加する必要があるため、ＬＣ駆動電圧ＶＬＣ１、ＶＬＣ２、ＶＬＣ３、ＶＬＣ４としては、図７に示すように、例えば、液晶駆動画素電極６の図示しない対向電極の電位ＶＣＯＭが設定されるＶＬＣＯを基準とし、液晶を駆動させ得る電位に振幅する交流電圧を設定する。
【００６３】
次に動作について説明をする。記憶回路部１はダイナミックな（動的な）記憶回路であるので、上記第１の実施の形態と同様に、値を保持しておくために、一定時間毎にリフレッシュする（画像信号の値を書き込む）必要がある。そこで、表示を維持する（発光を制御する）ために、少なくとも各行のＷｒｉｔｅ線を走査させて、Ｗｒｉｔｅ信号を順次送信し駆動させる。データ線に関しては、駆動させる手段（ドライバ）にもよるが、１行分のドットに対して、各データ線を介して一度に画像信号を送信するようにしてもよいし、走査させて各ドットに順次画像信号を送信する（駆動させる）ようにしてもよい。送信された画像信号の値に基づいて、各アクティブ素子はスイッチング動作を行う。そして、その値により液晶駆動画素電極６にＬＣ駆動電圧が供給されたり、されなかったりする。ＬＣ駆動電圧が供給された液晶駆動画素電極６に対応する液晶は、その印加電圧に応じて光学特性が制御される。
【００６４】
したがって、例えば前述したものと同様に、各データ線ｄ０、ｄｌ、ｄ２、ｄ３から入力される画像信号の値がそれぞれ１、０、０、１であるものとする。その場合、記憶回路１Ａ及び１Ｄには“１”が記憶され、記憶回路１Ｂ及び１Ｃには“０”が記憶される。これにより、ｎチャネル型スイッチがＯＮとなり、ｐチャネル型スイッチはＯＦＦとなり、液晶駆動画素電極６Ａ及び６Ｄには、ＬＣ駆動電圧ＶＬＣ１及びＶＬＣ４に応じた電圧が印加され、逆に、液晶駆動画素電極６Ｂ及び６Ｃの電位はＶＬＣＯつまり対向電極ＶＣＯＭに制御される。したがって、１ドット分の画像信号が示す値に基づいた明るさに制御されることになる。このように、この第３の実施の形態においても、１ドットを２n階調表示するのに必要な各画像信号に対応して、記憶回路、アクティブ素子及び液晶の画素電極の組をｎ組設け、画像信号が示す値に対応する明るさとなるように各液晶に印加する電圧を調整して階調を表現するようにしたので、上記第１の実施の形態と同等の作用効果を得ることができる。
【００６５】
なお、上記第３の実施の形態においては、ＬＣ駆動電圧として、図７に示すように、電圧の異なる４種類の電圧ＶＬＣ１〜ＶＬＣ４を供給するようにした場合について説明したが、これに限らず、例えばＬＣ駆動電圧として図８に示すように、基準電圧ＶＬＣＯを基準として同一幅に振幅する交流電圧を供給するようにし、このとき、そのパルス幅をそれぞれ異なる幅に設定するようにしてもよい。この場合、液晶駆動画素電極６に供給される電流がそれぞれ異なることから、液晶駆動画素電極６に印加される電圧が異なることになって、この場合も、同等の作用効果を得ることができる。
【００６６】
実施の形態４．
この第４の実施の形態は、上記第２の実施の形態において、アクティブマトリクスＯＥＬＤ部２０に代えて、アクティブマトリクスＬＣＤ部２０Ａを備えたものであって、図９はパネル１０Ａの駆動部分を詳細に表した図である。なお、図４と同一部には同一符号を付与しその詳細な説明を省略する。
【００６７】
アクティブマトリクスＬＣＤ部２０Ａは、実際に表示をしたり、その制御をしたりする部分である。また、１画面を表示するのに必要なデータ信号を記憶する。このアクティブマトリクスＬＣＤ部２０Ａは、ｉ×ｊ個の画素がドットパターンに基づいて配置されているものとする。
【００６８】
図１０はアクティブマトリクスＬＣＤ部２０Ａの各ドットパターンにおいて構成される等価回路を表す図である。それぞれのドットパターンには、第３の実施の形態と同様に、記憶回路、アクティブ素子及び被駆動手段である液晶駆動画素電極６が、それぞれ１ドット分の表示制御に必要なデータ信号の数に対応する組として設けられる（本実施の形態では４組設けている。この組数は後述するｋの値と同じ数となる）。図１０において、アクティブ素子部２Ａ、２Ｂ、２Ｃ及び２Ｄ並びに液晶駆動画素電極６Ａ〜６Ｄについては、第３の実施の形態で説明したことと同様の動作を行うので説明を省略する。第４の実施の形態における記憶回路（メモリセル）１Ａ、１Ｂ、１Ｃ及び１Ｄは、例えばラッチ回路に代表されるようなスタティックな（静的な）記憶回路で構成されている。そのため、記憶保持のために一定時間毎にリフレッシュしなくてもよい。特にＣＭＯＳクロックドゲートを用いたラッチ回路で構成すれば、ＴＦＴの特性のばらつきが大きくても、安定した記憶動作が得られる。
【００６９】
各記憶回路は、Ｗｒｉｔｅ（ライト）信号が入力されると、それぞれｄ０、ｄ１、ｄ２又はｄ３から送信される２値信号（デジタルデータ信号）を保持（記憶）する（ここで、以下、１画素分のデータを表示データとし、表示データを構成する各２値信号を画像信号という）。本実施の形態でも、第３の実施の形態のように１ドットにつき４つの記憶回路を用いているので、４ビット分の情報量（１６通りの値）を保持することができる。なお、この記憶回路１Ａ、１Ｂ、１Ｃ及び１Ｄをまとめる場合には記憶回路部１ということにする。また、図１０においては記憶回路部１へのライト線、電源供給線等の詳細な配線は省略している。
そして、前記Ｗｒｉｔｅ線は上記第２の実施の形態と同様に、行ドライバ部３０によって制御される。
【００７０】
そして、アナログ電源回路７０は、各液晶駆動画素電極６に電流を供給するための電力を供給する。アナログ電源回路７０からは、１画素分の電力供給線が出ているので、１画素分について電力の供給（電圧の印加）を異なったものとさせることができる（ただし、電力の供給自体は１画素ずつではなく、全画面分に対して行われる）。本実施の形態の表示装置は、第３の実施の形態と同様に、液晶駆動画素電極６に供給する電圧を調整して階調を表現する。ただ、記憶回路部１をスタティックに構成し、一定時間毎にリフレッシュしなくても画像信号の値を保持できるようにする。
【００７１】
次に本実施の形態の表示装置の動作について説明する。ＣＰＵ１０００Ａは、上記第２の実施の形態と同様に、ある画素の表示を制御させるために、１画素分の表示データを送信する。ＣＰＵ１０００Ａは、それと共に制御対象となる画素の位置を示すアドレス信号も送信する。
【００７２】
メモリコントローラ５０には表示データが送信され、タイミングコントローラ６０にはアドレス信号が送信される。タイミングコントローラ６０は、アドレスバッファ６１にアドレス信号を送信する。アドレス信号を受信したアドレスバッファ６１は、行デコーダ３１及び列デコーダ４１にアドレス信号を送信する。行デコーダ３１は、そのアドレス信号に基づいて、画像信号を記憶させる画素が位置する行を選択する。ワード線ドライバ３２は、選択された行のＷｒｉｔｅ線にＷｒｉｔｅ信号を送信する（駆動させる）。また、また列デコーダ４１もアドレス信号に基づいて、画像信号を記憶させる画素が位置する列を選択する。この選択が画像信号を送信するデータ線を選択させることにもなる。
【００７３】
一方、１画素分の画像信号が入力制御回路４２を介して入力される。そして、列選択スイッチ部４３は、列デコーダ４１の選択及び画像信号に基づいてスイッチングし、データ線に画像信号を送信する（駆動させる）。このようにして、Ｗｒｉｔｅ線及びデータ線に選択された画素に、データ線ｄ０、ｄｌ、ｄ２及びｄ３を介して、それぞれ２k−１（ｋ＝１〜４）の値を表す画像信号が入力される。
そして、各記憶回路に記憶（保持）された画像信号の値に基づいて、第３の実施の形態と同様に表示動作が行われる。
【００７４】
ここで、記憶回路部４はスタティックな記憶回路で構成されているので、画像信号を書き換えない限り、その値を記憶（保持）させておくことができる。したがって、画像が変化しない場合には、ＣＰＵ１０００Ａからは表示データを送信しなくてもよいのでＣＰＵ１０００Ａとパネル１０とのデータのやりとりを少なくすることができ、低消費電力化を図ることができる。
【００７５】
表示を変更する際は、ＣＰＵ１０００Ａは、表示を変更する画素の画像信号及び画素の位置を示すアドレス信号を送信する。そのアドレス信号に基づいて、パネル１０では、上述したことと同じ動作で表示の変更が行われる。そのため、行（Ｗｒｉｔｅ線）方向又は列（データ線）を順次に走査しなくても、アドレス信号に応じたランダムなＷｒｉｔｅ線、データ線の選択及び駆動ができ、表示データを必要に応じて書き換えることができ、そのため低消費電力化を図ることができる。
したがって、この場合も、上記第２の実施の形態と同等の作用効果を得ることができる。
【００７６】
なお、この場合も、ＬＣ駆動電圧ＶＬＣ１〜ＶＬＣ４として、図７に示すように、電位の異なる交流電圧を供給するようにしてもよく、また、図８に示すように、パルス幅の異なる交流電圧を供給するようにしてもよい。
【００７７】
実施の形態５．
図１１は本発明の第５の実施の形態に係るパネル１０Ｂを表すブロック図である。本実施の形態が前記第２の実施の形態と異なる点は、アナログ電源回路７０を他の周辺回路と同様にパネル（基板）上に一体形成せずに、外部のアナログ電源回路と接続するようにしたことである。そのため、外部アナログ電源接続端子８１を設けている。アナログ電源回路７０をパネル（ガラス基板）上に他の周辺回路と一体形成することは、全体の省スペース化を図るという観点では効率がよい。しかし、外部アナログ電源接続端子８１を設け、外部のアナログ電源によりパネル１０Ｂに供給する電力の制御を行うことで、表示のグレイスケール（明度）を外部から制御することができる。そのため、例えば図２のようなＯＥＬ素子の駆動電圧と輝度との関係を保てるようにパネル毎に接続されるアナログ電源において供給電力を調整し、製造上のばらつきを抑えることができる。
記憶動作及び表示動作に関しては、第１又は第２の実施の形態で説明したことと同様の動作を行うので説明を省略する。
【００７８】
以上のように第５の実施の形態によれば、アナログ電源回路を一体構成せずに、外部アナログ電源接続端子８１を設け、外部のアナログ電源によりパネル１０Ｂに供給する電力の制御を行うようにしたので、表示のグレイスケール（明度）を外部から制御することができ、製造のばらつきによって表示装置毎に生じる可能性がある明るさと供給電力との関係のばらつきを調整することができる。
なお、前記第３又は第４においても同様に適用することができることはいうまでもない。
【００７９】
実施形態６．
図１２は本発明の第６の実施の形態に係るアクティブマトリクスＯＥＬＤ部の各ドットの等価回路を表す図である。図１２において、５Ａ、５Ｂ、５Ｃ及び５Ｄは記憶回路である。表示データのリード信号Ｒ（Ｒｅａｄ）が供給された場合、トランスファーゲートが閉じ、各記憶回路５に記憶された表示データがｄ０〜ｄ３に出力されるようになっている。すなわち、リード信号Ｒに応じて記憶回路５に記憶されている画像信号が、対応付けられているデータ線に読み出されるようになっている。第２の実施の形態で説明した記憶回路部４と異なる点は、記憶させた画像信号を読み出せるようにしたことである。したがって、画像信号を表示のためだけに記憶するのではなく、例えばＣＰＵ１０００Ａと表示データ（画像信号）のやりとりを行う等の用途に用いることができる。
【００８０】
記憶回路部５から表示データの読み出しを行うタイミングについては、同じ画素に対して、表示データのＷｒｉｔｅ（ライト、記憶）とＲｅａｄ（表示データの読み出し）とは同時に行うことができない。そして、構造の関係上、データ線はＷｒｉｔｅとＲｅａｄを共有して使っている（読み出しと記憶の経路が同じである）ので、別の画素についてＷｒｉｔｅしているときでもＲｅａｄはできない。したがって、ある画素についてＷｒｉｔｅしていないときは、Ｒｅａｄできることになる。
【００８１】
以上のように第６の実施の形態によれば、記憶回路部５から表示データ（画像信号）を読み出せるようにし、他の用途に用いることができるので、読み出す速度は、通常のメモリ等に比べると遅いものの、表示データに関して言えば、コストや占有面積等の点で記憶回路（メモリ）を節約することができる。
なお、第４の実施の形態についても同様に適用することができることはいうまでもない。
【００８２】
実施の形態７．
上述の各実施の形態では、列デコーダ４１が１回で選択できる画素を１つとしたが、本発明ではそれに限定されるものではない。複数画素ずつを組として構成し、列デコーダ４１は、その組毎にデータ線を選択できるようにする。また、入力制御回路４２に入力される表示データの数をそれに合わせ（２倍の場合、画像信号はｋ×２×３）、組の表示データを一度に入力制御できるようにしておく。このような構成にすることで、複数表示データを一度に扱うことができ、配線は多くなるが、１画素ずつ記憶させる場合より、記憶に必要なクロックの周波数を低くすることができ、低電力消費を図ることができる。
【００８３】
実施の形態８．
上述の第１及び第２の実施の形態では、有機ＥＬ素子を前提に説明したが、これは有機ＥＬに限るものではなく、無機ＥＬを用いてもかまわないし、他のあらゆる電流駆動型の発光素子にも適用できるものである。
【００８４】
以上のように、この表示装置によれば、接続されたライト線及びデータ線の駆動により画像信号を記憶する記憶回路、供給される電流量に応じて発光する電流駆動型発光素子及び供給される電力に応じた電流量を電流駆動型発光素子に供給する表示制御部の組をｎ組、そのドットアレイパターン内に設け、同一形状の各組に、記憶回路が記憶する画像信号が示す桁の値に応じた電力を供給して階調表現を行うようにしたので、費用、占有面積等の関係上、都合がいい。しかも、自発光の電流駆動型発光素子を用いているので、透過型液晶ディスプレイのようなバックライトを必要とせず、低電力化を図ることができる。
【００８５】
また、この表示装置によれば、ＥＬ素子で表示させるようにしたので、高精細、薄型大面積化、大容量化等で表示することができる。また、透過型ＬＣＤのようにバックライトを使わなくてもよいので、低消費電力化を図ることができる。また、この表示装置によれば、接続されたライト線及びデータ線の駆動により画像信号を記憶する記憶回路、供給される電圧に応じて液晶を駆動する液晶駆動部及び供給される電圧を液晶駆動部に供給する表示制御部の組をｎ組、どのドットアレイパターン内に設け、同一形状の各組に、記憶回路が記憶する画像信号が示す桁の値に応じた電力を供給して階調表現を行うようにしたので、費用、占有面積等の関係上、都合がいい。
【００８６】
また、本発明に係る表示装置では、各記憶回路及び各表示制御部を透明な絶縁基板である多結晶シリコンＴＦＴで形成するようにしたので、例えばＥＬ素子が発光した光を基板を透過させて取り出すことができる。しかも、ＥＬ素子の発光した光を透過させる、この構造が、プロセスの制約を受けた上で、最も効率よくＥＬ素子を発光させることができる構造である。さらに、多結晶シリコンは、例えばＥＬ素子を発光させるのに充分な電力を供給することができるし、比較的大面積に安価に作成できるので実用的である。
【００８７】
また、この表示装置によれば、表示の最小単位であるドットのアレイパターンに対応させて複数のライト線及び複数のデータ線を配線し接続されたライト線及びデータ線の駆動により画像信号を記憶する記憶回路及び供給される電力に応じた電流量を電流駆動型発光素子に供給する表示制御部の組をｎ組、そのドットアレイパターン内に設けた表示駆動部と、ライト線にライト信号を送信する行を選択する行デコーダ部と、実際にライト信号を送信し、また表示駆動部の記憶回路に電力を供給するワード線ドライバ部と、画像信号を送信するデータ線を選択する列デコーダ部と、列デコーダ部が選択したデータ線に、画像信号を送信するための列選択スイッチ部とを設け、これらを半導体又は絶縁体の基板（表示装置のパネル）上に集積し、一体形成するようにしたので、表示部分を含め、最低限必要な周辺回路をパネル上にチップ等を用いずにすみ、省スペース化を図ることができる。また、できるだけパネル上に集積するようにするようにしたので、信号のやりとりを抑えることができ、配線を短縮することができるので、低電力化を図ることができる。
【００８８】
また、この表示装置によれば、有機ＥＬ素子で表示するようにしたので、ＥＬ素子のように高精細で表示することができるだけでなく、安価な材料で、さらに電気光学変換効率がよいので、さらなる低電力化を図ることができる。また、透過型ＬＣＤのようにバックライトを使わなくてもよいので、低消費電力化を図ることができる。
【００８９】
また、この表示装置によれば、表示の最小単位であるドットのアレイパターンに対応させて複数のライト線及び複数のデータ線を配線し接続されたライト線及びデータ線の駆動により画像信号を記憶する記憶回路、供給される電圧を液晶駆動部に供給し液晶を用いた階調制御を行う表示制御部の組をｎ組、そのドットアレイパターン内に設けた表示駆動部と、ライト線にライト信号を送信する行を選択する行デコーダ部と、実際にライト信号を送信し、また表示駆動部の記憶回路に電力を供給するワード線ドライバ部と、画像信号を送信するデータ線を選択する列デコーダ部と、列デコーダ部が選択したデータ線に、画像信号を送信するための列選択スイッチ部とを設け、これらを半導体又は絶縁体の基板（表示装置のパネル）上に集積し、一体形成するようにしたので、表示部分を含め、最低限必要な周辺回路をパネル上にチップ等を用いずにすみ、省スペース化を図ることができる。また、できるだけパネル上に集積するようにするようにしたので、信号のやりとりを抑えることができ、配線を短縮することができるので、低電力化を図ることができる。
【００９０】
また、この表示装置によれば、記憶回路をスタティックな回路で構成するようにしたので、変更がない限りは画像信号を保持でき、データのやりとりを少なくし、低電力化を図ることができる。
【００９１】
また、本発明に係る表示装置の記憶回路をＣＭＯＳクロックドゲートを用いたラッチ回路で構成するようにしたので、ＴＦＴの特性のばらつきが大きくても、最も安定した記憶動作を行うことができる。
【００９２】
また、この表示装置によれば、γ補正の明るさと印加電圧との関係に基づいて各組に電力を供給し、各ドットにおける階調表示を行うことができる。
【００９３】
また、この表示装置によれば、ドットのアレイパターンに対応させて複数のリード線をさらに配線し、リード信号が送信されると、記憶回路に記憶している画像信号を読み出すようにしたので、表示装置自体を画像信号の記憶装置とすることができ、記憶手段の節約、省スペース化を図ることができる。
【００９４】
また、この表示装置によれば、製造のばらつきによって表示装置毎に生じる可能性がある明るさと供給電力との関係のばらつきを、外部の電源による電力制御で補正するようにしたので、表示装置毎に、そのばらつきを調整することができる。
【００９５】
また、この表示装置によれば、表示外の部分におけるレイアウトをできるだけ小さくするために、ワード線ドライバ部及び行デコーダ部を、表示駆動部の列方向の長さに対応して割り付け、また、列デコーダ部及び列選択スイッチ部を、表示駆動部の行方向の長さに対応して割り付けるようにしたので、パネル上での実際の表示領域以外の部分の占有面積を少なくすることができ、省スペース化を図ることができる。
【００９６】
また、この表示装置によれば、各列選択スイッチをドットのアレイパターンの幅に対応して割り付けるようにしたので、効率のよいレイアウトを図ることができ、省スペース化を図ることができる。
【００９７】
また、この表示装置によれば、行デコーダ部が、アドレス信号に基づいてライト信号を送信する行を任意に選択できるので、表示を変更するのに自由度の高い選択ができる。これは、表示内容を変更しなければ、書き換える必要がないスタティックな記憶回路を用いたときに特に有効である。
【００９８】
また、この表示装置によれば、列デコーダ部がアドレス信号に基づいてデータ信号を送信する列（データ線）を任意に選択できるので、表示を変更するのに自由度の高い選択ができる。これは、表示内容を変更しなければ、書き換える必要がないスタティックな記憶回路を用いたときに特に有効である。
【００９９】
また、この表示装置によれば、列デコーダ部は、１画素分の画像信号を記憶させるためのデータ線を１度に選択するようにしたので、表示変更等の基準となる画素単位で画像信号送信等を行うことができる。
【０１００】
また、この表示装置によれば列デコーダ部は複数画素分のデータ線を選択するようにしたので、書き換えを行う際のクロック周波数を低下させることができ、低電力化を図ることができる。これは、特に表示変更を行うことが多い画面を表示させるときに向いている。
【０１０１】
また、この表示装置によれば、表示させるために必要な電力供給を制御するアナログ電源回路をシステマティックに同一基板上に一体形成するようにしたので、システム全体の低コスト化、高信頼性、省スペース化等を図ることができる。また、この表示装置によれば、タイミングコントローラ部とメモリコントローラ部のような表示を制御するために必要な周辺回路をシステマティックに同一基板上に一体形成するようにしたので、システム全体の低コスト化、高信頼性、省スペース化等を図ることができる。
【図面の簡単な説明】
【０１０３】
【図１】  実際に表示が行われるアクティブマトリクスＯＥＬＤ部分の各ドットにおいて構成される等価回路を表す図である。
【図２】  電力供給線により印加されるＯＥＬ駆動電圧とＯＥＬ素子の輝度との関係を表した図である。
【図３】  本発明の第２の実施の形態に係る表示装置を含めたシステムの概念を表すブロック図である。
【図４】  パネル１０の駆動部分を詳細に表した図である。
【図５】  アクティブマトリクスＯＥＬＤ部２０の各ドットにおいて構成される等価回路を表す図である。
【図６】  本発明の第３の実施の形態におけるアクティブマトリクスＬＣＤ部分の各ドットにおいて構成される等価回路を表す図である。
【図７】  ＬＣ駆動電圧ＶＬＣ１〜ＶＬＣ４の一例を示す波形図である。
【図８】  ＬＣ駆動電圧ＶＬＣ１〜ＶＬＣ４の一例を示す波形図である。
【図９】  パネル１０Ａの駆動部分を詳細に表した図である。
【図１０】  アクティブマトリクスＬＣＤ部２０Ａの各ドットにおいて構成される等価回路を表す図である。
【図１１】  本発明の第５の実施の形態に係るパネル１０Ｂを表すブロック図である。
【図１２】  本発明の第６の実施の形態に係るアクティブマトリクスＯＥＬＤ部の各ドットの等価回路を表す図である。
【符号の説明】
【０１０４】
１、４  記憶回路部
１Ａ、１Ｂ、１Ｃ、１Ｄ  記憶回路
４Ａ、４Ｂ、４Ｃ、４Ｄ  記憶回路
５Ａ、５Ｂ、５Ｃ、５Ｄ  記憶回路
２  アクティブ素子部
２Ａ、２Ｂ、２Ｃ、２Ｄ  アクティブ素子
３  ＯＥＬ素子
３Ａ、３Ｂ、３Ｃ、３Ｄ  ＯＥＬ素子
６  液晶駆動画素電極
６Ａ、６Ｂ、６Ｃ、６Ｄ  液晶駆動画素電極
１０、１０Ａ、１０Ｂ  パネル
２０  アクティブマトリクスＯＥＬＤ部
２０Ａ  アクティブマトリクスＬＣＤ部
３０  行ドライバ部
３１  行デコーダ
３２  ワード線ドライバ
４０  デジタルデータドライバ部
４１  列デコーダ
４２  入力制御回路
４３  列選択スイッチ部
５０  メモリコントローラ
６０  タイミングコントローラ
６１  アドレスバッファ
７０  アナログ電源回路
８１  外部アナログ電源接続端子
１０００  デジタルインターフェース
１０００Ａ  ＣＰＵ
【図１】
0004150998.tif 000002
【図２】
0004150998.tif 000003
【図３】
0004150998.tif 000004
【図４】
0004150998.tif 000005
【図５】
0004150998.tif 000006
【図６】
0004150998.tif 000007
【図７】
0004150998.tif 000008
【図８】
0004150998.tif 000009
【図９】
0004150998.tif 000010
【図１０】
0004150998.tif 000011
【図１１】
0004150998.tif 000012
【図１２】
0004150998.tif 000013