(57)【特許請求の範囲】
【請求項１】
第１の電極を有する半導体レーザ・チップとレーザ保持部材とを有し、前記レーザ保持部材は、前記半導体レーザ・チップが搭載される面に電極及びこれに電気的に接続された半田層を有し、前記半導体レーザ・チップの第１の電極は前記レーザ保持部材の半田層に接続され、且つ前記レーザ保持部材の少なくとも半田層が、前記半導体レーザ・チップの光共振器の長手方向の少なくとも一方の端面より当該光共振器の外部に延在した部分を有し、且つ
前記半導体レーザ・チップの光共振器の長手方向の少なくとも一方の端面より当該光共振器の外部に延在する半田層が、当該半導体レ−ザ・チップのレ−ザ光の出射位置を避けるように配置されていることを特徴とする半導体レ−ザ装置。
【請求項２】
半導体基板の主面に分離領域で互いに分離された複数の半導体レ−ザ部がアレイ状に配置され、この複数の半導体レ−ザ部の夫々の一方の面上にそれぞれの電極が配置された半導体レ−ザ素子が、レーザ保持部材の素子塔載領域上に塔載され、前記素子塔載領域上に分離領域で互いに分離されて配置された複数の電極及び半田層を介在して、前記半導体レ−ザ素子の複数の電極のそれぞれが対応するレーザ保持部材の電極のみと接続され、且つ少なくとも前記半田層が半導体レ−ザ素子の光共振器の延長方向に帯状であり、半導体レーザ素子の光共振器の長手方向の少なくとも一方の端面より当該光共振器の外部に延在した部分を有し、且つ
前記半導体レーザ素子の光共振器の長手方向の少なくとも一方の端面より当該光共振器の外部に延在する半田層が、当該半導体レ−ザ素子のレ−ザ光の出射位置を避けるように配置されていることを特徴とする半導体レ−ザ装置。
【請求項３】
第１の電極を有する半導体レーザ・チップとレーザ保持部材とを有し、前記レーザ保持部材は、前記半導体レーザ・チップが搭載される面に電極及びこれに電気的に接続された半田層を有し、前記半導体レーザ・チップの第１の電極は前記レーザ保持部材の半田層に接続され、且つ前記レーザ保持部材の少なくとも半田層が、前記半導体レーザ・チップの光共振器の長手方向の少なくとも一方の端面より当該光共振器の外部に延在した部分を有し、且つ
前記半導体レーザ・チップの光共振器の長手方向の少なくとも一方の端面より当該光共振器の外部に延在する半田層は、半導体レ−ザ・チップの光共振器の長手方向に対し左側及び右側の少なくともいずれか一方に前記延在部を有し、且つ前記半田層の延在部は、前記光共振器の前方端及び後方端少なくともいずれか一方に有することを特徴とする半導体レ−ザ装置。
【請求項４】
半導体基板の主面に分離領域で互いに分離された複数の半導体レ−ザ部がアレイ状に配置され、この複数の半導体レ−ザ部の夫々の一方の面上にそれぞれの電極が配置された半導体レ−ザ素子が、レーザ保持部材の素子塔載領域上に塔載され、前記素子塔載領域上に分離領域で互いに分離されて配置された複数の電極及び半田層を介在して前記半導体レ−ザ素子の複数の電極のそれぞれが対応するレーザ保持部材の電極のみと接続され、且つ少なくとも前記半田層が半導体レ−ザ素子の光共振器の延長方向に帯状であり、半導体レーザ素子の光共振器の長手方向の少なくとも一方の端面より当該光共振器の外部に延在した部分を有し、且つ
前記半導体レーザ素子の光共振器の長手方向の少なくとも一方の端面より当該光共振器の外部に延在する半田層は、半導体レ−ザ素子の光共振器の長手方向に対し左側及び右側の少なくともいずれか一方に前記延在部を有し、且つ前記半田層の延在部は、前記光共振器の前方端及び後方端少なくともいずれか一方に有することを特徴とする半導体レ−ザ装置。
【請求項５】
前記半導体レーザ・チップの光共振器の長手方向の少なくとも一方の端面より当該光共振器の外部に延在する半田層は、半導体レ−ザ・チップの光共振器の長手方向に対し左側及び右側の少なくともいずれか一方に前記延在部を有し、且つ前記半田層の延在部は、前記光共振器の前方端及び後方端少なくともいずれか一方に有することを特徴とする請求項１に記載の半導体レ−ザ装置。
【請求項６】
前記半導体レーザ素子の光共振器の長手方向の少なくとも一方の端面より当該光共振器の外部に延在する半田層は、半導体レ−ザ素子の光共振器の長手方向に対し左側及び右側の少なくともいずれか一方に前記延在部を有し、且つ前記半田層の延在部は、前記光共振器の前方端及び後方端少なくともいずれか一方に有することを特徴とする請求項２に記載の半導体レ−ザ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本願発明は、半導体レ−ザ素子に関するものである。本願発明はわけても、多素子が一つの基板の搭載された多素子型ないしはアレー型の半導体レーザ装置に用いて有用である。
【０００２】
【従来の技術】
従来の半導体レ−ザ素子は、例えばＧａＡｓからなる半導体基板の主面に互いに分離領域で電気的に分離された複数の半導体レ−ザ部がアレイ状に形成され、その半導体基板の主面側を下にしてサブマウントの主面の素子塔載領域上に塔載される。サブマウントの素子塔載領域上には、半導体レ−ザ素子のそれぞれの素子の電極と対向した位置に複数の電極が配置されている。そして、その複数の電極の夫々の主面上には半田層が形成される。つまり、サブマウントの素子塔載領域上に配置された複数の電極の夫々には、半田層を介在して半導体レ−ザ素子の複数の電極が、サブマウントに配置された所定の対応する電極上に電気的且つ機械的に接続される。
【０００３】
前記サブマウントの素子塔載領域と異なる他の領域上には、複数のボンディングワイヤ接続のためのホンディングパッドがワイヤ装着時にワイヤがレ−ザ光を遮蔽しない位置に形成されている。それらが、ボンディングワイヤの他端側を素子パッケ−ジのフランジを貫通して設けられ、フランジとは電気的に分離された複数のリ−ドの一端側にそれぞれ接続することによりパッケ−ジ外部から素子への通電を可能としている。
【０００４】
【発明が解決しようとする課題】
本願発明の目的は、高歩留まりでの製造を可能とする半導体レ−ザ装置およびその製造方法を提供するものである。
【０００５】
より技術的、具体的な本願発明の課題は、半導体レ−ザ素子の固着の為の半田に起因し、並置された複数の電極間の短絡を防止し、アレイ型半導体レ−ザ素子の組立プロセスでの歩留まりを高めることが可能な技術を提供することにある。以下、この難点について説明する。
【０００６】
上述の半導体レ−ザ素子の組立プロセスにおいて、サブマウントの素子の塔載領域上に配置された複数の電極の夫々に半田層を介在して、半導体レ−ザ素子の複数の電極の夫々を接続する際には、チップを加熱溶融した半田に一定以上の圧力をもって押し付ける。このため、溶融半田層内に圧力が発生する。この様な圧力は通常半田パタ−ンの端での溶融半田の表面張力とつりあっているが、半田パタ−ンの端に基板面の微細な凹凸や半田パタ−ンの凹凸等の擾乱要因があるとその部分の表面張力が弱くなり、溶融半田がはみ出す原因となる。この様なはみだした溶融半田が隣接する電極に接触し、隣接する電極間が短絡し半導体レ−ザ素子の組立プロセスでの歩留まりが低下するという問題が発生した。この現象は、半導体レ−ザ素子の小型化、高密度化に伴う半導体レ−ザ部の配列ピッチの微細化により顕著になる。
【０００７】
【課題を解決するための手段】
本願発明の骨子は、第１の電極を有する半導体レーザ・チップとレーザ保持部材とを有し、前記レーザ保持部材は、前記半導体レーザ・チップが搭載される面に電極及びこれに電気的に接続された半田層を有し、前記半導体レーザ・チップの第１の電極は前記レーザ保持部材の半田層に接続され、且つ前記レーザ保持部材の少なくとも半田層が、前記半導体レーザ・チップの光共振器の長手方向の少なくとも一方の端面より当該光共振器の外部に延在した部分を有することを特徴とする半導体レーザ装置である。
【０００８】
本願発明は、特に、半導体基板の主面に分離領域で互いに分離された複数の半導体レ−ザ部がアレイ状に配置され、この複数の半導体レ−ザ部の夫々の主面上に複数の電極の夫々が夫々毎に配置された半導体レ−ザ素子及びこの半導体レ−ザ素子が組み込まれる半導体レ−ザ素子に適用して有効である。
【０００９】
半導体チップをレーザ保持部材に搭載する際、溶融半田がこの光共振器の外部に延在した半田層にガイドされ、その側方にははみ出しを防止することが出来る。
【００１０】
このように、本願発明はわけても、多素子が一つの基板の搭載された多素子型ないしはアレー型の半導体レーザ装置に用いて有用である。
【００１１】
前記半導体レーザ素子の光共振器の長手方向の少なくとも一方の端面より当該光共振器の外部に延在する半田層が、当該半導体レ−ザ素子のレ−ザ光の出射位置を避けるように配置されていることも勿論重要である。半田層ないしは溶融半田がレーザ光の射出を阻止してはならないことはいうまでもない。
【００１２】
更に、前記半導体レーザ素子の光共振器の長手方向の少なくとも一方の端面より当該光共振器の外部に延在する半田層の具体的形態は種々のものを考えることが出来る。代表的には、半導体レ−ザ素子の光共振器の長手方向に対し左側及び右側の少なくともいずれか一方に前記延在部を有し、且つ前記半田層の延在部は、前記光共振器の前方端及び後方端少なくともいずれか一方に有する形態である。勿論、前記光共振器の長手方向に対し左側及び右側の双方に、あるいは前記光共振器の前方端及び後方端の双方に、半田層の延在部を設けることも当然可能である。
【００１３】
又、アレイ状に配置された前記複数の半導体レ−ザ部は３以上の場合、配置された半導体レ−ザ部の両端の２の半導体レ−ザ部を除く半導体レ−ザ部を、本願発明の諸形態となすことが好ましい。
【００１４】
上述した手段によれば、半導体レ−ザ素子の組立プロセスにおいて、サブマウントの素子塔載領域上に配置された複数の電極の夫々に半田層を介在して半導体レ−ザ素子の複数の電極の夫々を夫々毎に接続する際、レ−ザチップを押し付けることにより排除された半田をストライプ延長方向に逃がすことにより、隣接する電極間の短絡を防止することができる。この結果、半導体レ−ザ素子の組立プロセスでの歩留まりを高めることができる。
【００１５】
又、はみ出し半田に起因する電極間の短絡を防止し、半導体レ−ザ素子の組立プロセスでの歩留まりを高める半導体レ−ザ素子を提供できる。
【００１６】
【発明の実施の形態】
図１は第１の実施例の半導体レ−ザ装置の光の進行方向に交差する面での断面図、図２は半導体レ−ザチップがフェイス・ダウンにて、チップ保持部材に搭載される状態を示している。前記チップ保持部材は、通称、サブマウントと称されている。図３は本実施例の半導体レ−ザチップの主要部の平面図、図４は本実施例の半導体レ−ザチップを搭載する保持部材の例の平面図である。
【００１７】
本実施例を要約すれば、次のようにいうことが出来る。即ち、本例は、半導体基板の主面に分離領域で互いに分離された複数の半導体レ−ザがアレイ状に配置され、この複数の半導体レ−ザの夫々の主面上にそれぞれの電極が配置された半導体レ−ザ素子が、サブマウントの素子塔載領域上に塔載され、前記素子塔載領域上に分離領域で互いに分離されて配置された複数の電極および半田層を介在して前記半導体レ−ザ素子の複数の電極のそれぞれが対応するサブマウントの電極のみと接続された多素子半導体レ−ザにおいて、上記電極及び半田層は半導体レ−ザの共振器の延長方向に長い帯状の構造を持ち、かつその長さは該半導体レ−ザの共振器よりも長く形成されており、半導体レ−ザ接続時に該電極及び半田層の一部が接続される半導体レ−ザの下からはみ出していることを特長とする半導体レ−ザ素子である。当該半導体レーザ装置はベ−ス基板及び封止用キャップで形成されるパッケ−ジ内に気密封止される。
【００１８】
図１及び図２を参酌して、第１の実施例の半導体レ−ザ素子の構成を説明する。
【００１９】
図２の（ａ）の部分は、本例の半導体レ−ザ装置部の断面図である。本例の半導体レ−ザ装置においては、ｎ型ＧａＡｓ基板１０１上に、ｎ型（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐクラッド層（Ｓeド−プ、ｐ＝１ｘ１０１８ｃｍ−３、１．８μm）１０２、多重量子井戸活性層１０３、ｐ型（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐクラッド層（Ｚｎド−プ、ｐ＝７ｘ１０１７ｃｍ−３、１．６μｍ）１０４、および厚さ約０．２μmのｐ型ＧａＡｓキャップ層（Ｚｎド−プ、ｐ＝１ｘ１０１９ｃｍ−３、０．２μｍ）１０５の各層が、通例の方法によって順次結晶成長される。
【００２０】
多重量子井戸活性層１０３は、３層のＧａ０．５Ｉｎ０．５Ｐウエル層（厚さ７ｎｍ）とこれを挟む４層の（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐバリア層（厚さ４ｎｍ）よりなっている。尚、これら各層の詳細の図示は省略されている。ｐ型ＧａＡｓキャップ層１０５及びｐ型（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐクラッド層１０４は、ＳｉＯ２膜をマスクとして幅４μmのストライプ状領域１０６をのぞき、ｐ型（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐクラッド層１０４を厚さ０．３μm程度残して化学的に除去される。前記ストライプ状領域１０６は、図２の紙面に垂直な方向に形成されている。即ち、レ−ザ光の進行方向に前記ストライプ状領域１０６が形成されている。更に、前記のＳｉＯ２膜をマスクとしてn−ＧａＡｓ１０７を前記ストライプ状領域１０６の両側部に選択成長する。更に、前記ＳｉＯ２膜を除去した後に、ｐ−ＧａＡｓ１０８を再成長することにより、本例のレ−ザ構造が形成される。
【００２１】
本例では、単一チップ上に４素子のレ−ザ素子１０、１１、１２、１３が形成されている。そして、それぞれのレ−ザ素子の間には分離溝１０９が設けられる。この分離溝１０９は、ｐ−ＧａＡｓ層及びｎ−ＧａＡｓ層を化学エッチングにより除去して形成される。分離溝により分離されたｐ−ＧａＡｓ層１０８の上に、それぞれの素子ごとに独立した表面金電極１１０が設けられており、それぞれの素子に独立に電流を供給することができる。表面電極以外の半導体結晶表面は酸化シリコン膜１１１によって覆われており、素子の表面保護及び短絡防止されている。分離溝１０９及び表面金属電極１１０はそれぞれ幅３０μｍ及び７０μｍの帯状のパターンに形成されている。
【００２２】
次に、この半導体ウエハを裏面から機械的研磨および化学エッチングにより厚さ１００μｍまで研削した後、裏面電極１１２を設けた。以上のようにして形成した半導体ウエハを、レ−ザ共振器１１３に直交する方向の幅を６００μｍレ−ザ共振器１１３と同一の方向の長さ３００μｍに分割してレ−ザチップを得ることが出来る。
【００２３】
図３はこのレ−ザチップ１１４の主要部の平面構成を示している。光共振器を構成するストライプ部１１３は４本配置され、このストライプ部１１３に対応した表面金電極１１０が配置されている。
【００２４】
以上のように形成した半導体レ−ザチップ１１４を、保持部材、即ちサブマウントに主面を下向きに組み立てた。図２がこの組み立て時の状態を示している。又、図２の（ｂ）の部分がこの断面図、図４がその平面図である。
【００２５】
サブマウントの主面の例は、図４のような平面構成を有している。板状の窒化アルミニウム１１５に、金を主材料とする厚さ０．３μｍの電極１３１及び金と錫の合金からなる厚さ２μｍから３μｍの半田１１６、１１７、１１８、１１９が設けられている。前記各電極にはボンディングパッド１２０が設けられている。図４の電極１３１の一部に正方形部分がこのボンデイング領域である。尚、図５および図６においても同様である。こうしたサブマウントに、半導体チップの主面を下向きにして、当該半導体レ−ザ装置を組み立てた。組み立ては図２に示すようにサブマウントを摂氏２８０度に加熱して半田１１６、１１７、１１８、１１９を溶融させ、半導体レーザチップ１１４の接合面を１グラムの荷重でこれに押し付けることにより行った。
【００２６】
サブマウント上の半田のパタ−ンのうち中央の２本のレ−ザ素子に対応する半田１１８、１１９は、アレイ状半導体レ−ザの共振器１１３の方向と略平行な帯状の形状を有しており、その共振器方向の長さは半導体レ−ザの共振器１１３の長さより４０μｍ（ミクロン）以上長く形成されている。レ−ザチップ１１４の接着の位置合わせ誤差が、約１５μｍあるので、接着時には半田パタ−ンがチップの下から共振器方向に５μｍから３５μｍ出るようにチップの融着位置を定めた。
【００２７】
以上に述べた中央の共振器（図３の２１、２２）以外の共振器、すなわち両端の２本の共振器（図３の２０、２３）に関しては、左右いずれか一方の方向には、他の共振器が存在しない。従って、サブマウント上の端部に位置する半田パタ−ン１１６、１１７は、排出された半田を横方向に逃がすことができるので帯び状の構造を取る必要はない。例えば、本実施例においては、横方向に広がった図４に示すような形状とし、また、チップ側面を用いての位置合わせの利便性のためにチップ側面と斜めに交差する斜辺１３０を設けた。図４の半田パタ−ンの効用については後述する。
【００２８】
この斜辺１３０とレーザチップ１１４の裏面から見て左右比較することにより正確にチップ搭載位置を合わせることが出来た。
【００２９】
図５は本例での、サブマウントの半田パタ−ンと半導体レ−ザの共振器の関係を示すものである。４つの半導体レ−ザの共振器２０、２１、２２、２３が、各半田パタ−ンに対応する。図６はこれに対応したレ−ザ・チップの位置関係を示している。図３と図５を参酌すれば、本関係は容易に理解されるであろう。
【００３０】
以上に述べたサブマウントの素子塔載領域と異なる他の領域上には、複数のボンディングワイヤ接続のためのホンディングパッド１２０が、ワイヤ装着時にワイヤがレ−ザ光を遮蔽しない位置に形成されている。ボンディングワイヤの他端側を素子パッケ−ジのフランジを貫通して設けられ、フランジとは電気的に分離された複数のリ−ドの一端側にそれぞれ接続することによりパッケ−ジ外部から素子への通電を可能としている。
【００３１】
図７、図８に図４のサブマウントに、レ−ザチップを接着する際の電極及びチップの位置関係の詳細を示す。図７は図４における半田パタ−ン１１８、図８は半田パタ−ン１１９に対する位置関係を例示する。各図において、半導体チップの端部が符号１２２、レ−ザ共振器を１１３、その軸を１２３として示した。
【００３２】
図７及び図８において、チップ融着時にチップの下から押し出される半田の盛り上がりによりレ−ザ光が遮光されないように、チップの下から出る半田のパタ−ン１２１は、チップ端面１２２では、接着される位置の近傍において、レ−ザ共振器の軸１２３からずらせて形成されている。これによりチップ接着時の溶融半田への加圧によりチップ下から排除された半田は共振器の軸、即ちレ−ザ光が通過する領域からはずれた位置に排出されることになる。図７、図８での矢印はこの溶融半田の流れを示している。溶融半田でチップの下から流れるものは、半田パタ−ンの領域に流れ、その他にはほとんど影響を及ぼさない。隣接する電極同士の間でこの様な半田パターンがずれた領域を設ける場合、これに対応して隣接電極の半田パターンがずれた領域と対向する部分の電極パターンを後退させることが電極間の間隔を十分に確保するために有効であった。
【００３３】
以上に述べたような半田の排出のためのパタ−ンは半導体レ−ザの前端面側又は後ろ端面側に、それぞれ共振器軸の右側と左側の半田を排出するためのパタ−ンを設けることがより有効であった。これらのパタ−ンの配置は、図７のように右側と左側の排出パタ−ンがそれぞれレ−ザ素子の前方及び後方側に設けられたパタ−ンと、図８のように素子の同一の方向に左右両方のパタ−ンを設ける場合がある。パタ−ンの微細化サブマウント面積の節減のため、これらのパタ−ンを、当該装置の要求に応じて組み合わせて用いることが有効である。
【００３４】
この様な共振器の左右に、対応した半田排出パタ−ンを設けることは、半導体レ−ザの共振器が他の領域に比べ盛り上がった形状の半導体レ−ザにおいては特に重要である。それは、サブマウントと半導体レ−ザチップの間の空間に半田が流れ、且つレ−ザ共振器端面の発光領域を阻害する可能性が高いからである。
【００３５】
図９は、中央の盛り上がった構造の例を示す第２の実施例の半導体レ−ザ装置の断面図である。この構造はｎ型ＧａＡｓ基板１０１上にｎ型（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐクラッド層（Ｓeド−プ、ｐ＝１ｘ１０１８ｃｍ−３、１．８μm）１０２、多重量子井戸活性層１０３、ｐ型（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐクラッド層（Ｚｎド−プ、ｐ＝７ｘ１０１７ｃｍ−３、１．６μｍ）１０４、および厚さ約０．２μmのｐ型ＧａＡｓキャップ層（Ｚｎド−プ、ｐ＝１ｘ１０１９ｃｍ−３、０．２μｍ）１０５が順次結晶成長される。多重量子井戸活性層は３層のＧａ０．５Ｉｎ０．５Ｐウエル層（厚さ７ｎｍ）と、これを挟む４層の（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐバリア層（厚さ４ｎｍ）よりなっている。
【００３６】
こうして形成した半導体積層体より、ｐ型ＧａＡｓキャップ層１０５及びｐ型（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐクラッド層１０４は、ＳｉＯ２膜をマスクとして、幅３μmのストライプ状領域１０６を残して、ｐ型（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐクラッド層１０４を厚さ０．３μm程度残して化学的に除去してリッジ型構造を作成した。尚、前記ストライプ領域の軸は、前記の例と同様、紙面と交差する方向である。そして、このリッジ構造の上面を除いて、パッシベ−ション膜の酸化シリコン膜１１１を被着した。単一チップ上に、以上のようなリッジ状のレ−ザ素子が４素子（１４、１５、１６、１７）形成されており、それぞれのレ−ザ素子には電気的に相互に分離された金電極１１０が設けられている。
【００３７】
以上のようにして作成した半導体レ−ザは、機械的研磨および化学エッチングにより基板の裏面から厚さ１００μｍまで研削した後、裏面電極１１２を設け、レ−ザ共振器１１３に直交する方向の幅を６００μｍレ−ザ共振器１１３と同一の方向の長さ３００μｍに分割してレ−ザチップを得た。このレ−ザチップ１１４の平面構成は図２と同様である。
【００３８】
この素子を接着するサブマウントの電極及び半田パタ−ンは前述のように半導体レ−ザの前端面側または後端面側にそれぞれ共振器軸の右側と左側の半田を排出するためのパタ−ンを設けてある。これにより、リッジ状に盛り上がったレ−ザストライプによって左右に分割された半田のどちらの側もレ−ザチップの下に閉じ込められることはなく、半田の排出場所が確保されているため偶発的な半田のはみ出しを防止することができ、素子組立工程の歩留まりを大幅に向上できた。
【００３９】
次に本願発明を適用可能なアレイ型半導体レーザ素子部の間隔とその時の半導体レーザの電極及び半田パターンの寸法例の現状について説明する。
【００４０】
半導体レーザの帯状の電極及び分離溝の幅をそれぞれａ、ｂ、とし、サブマウントの半田パターンと分離溝の幅をそれぞれｘ、ｙとする。図２に各幅を図示した。これらのａ、ｂ、ｘ、ｙの間には以下の関係が必要と考えられる。
アレイピッチｄがレーザチップとサブマウントで一致することから、次式を得る。
ａ＋ｂ＝ｘ＋ｙ＝ｄ・・・（式１）
半導体レーザのへき開位置の誤差と組み立て時の位置合わせの誤差がそれぞれ１０μｍ程度あるので、５μｍの余裕を取って合わせ位置が２５μｍずれても、隣接半田パターンと短絡しないため次の式を得る。
ａ／２＋２５≦ｘ／２＋ｙ・・・（式２）
半導体レーザのストライプの幅を最大５μｍとして、これが２０μｍずれて組立てられても半田パターンの領域から出ないためには、次の関係が成り立つ。
ｘ／２≧２２．５・・・（式３）
半田の厚さは均一な接合を得るためには２μｍ以上必要であるが、５μｍ以上になるとレーザ下から押し出される半田の量が多くなりすぎ本願発明を用いてもはみ出し半田によりレーザ光の一部が遮蔽又は乱反射される恐れがあるので、半田厚さの最適範囲は２μｍから５μｍである。この厚さの半田に再現性よくパターンを形成する為には半田のパターンの間隔は５μｍ以上必要と考えられる。従って、次の関係となる。
ｙ≧５・・・（式４）
式３、式４から、本願発明は、アレイ間隔５０μｍまでのアレイ素子に十分適用可能であり、この時の半導体レーザの電極の幅は次の関係を有する。
ａ≦ｄ＋ｙ−５０・・・(式５)
尚、実施例においては、２つの半田パターンを例示したが、本願発明の趣旨にかなう他の諸形態を用いることが出来ることはいうまでもない。
【００４１】
本願発明の効果を簡単に説明すれば、下記のとおりである。
半導体レ−ザ素子が組み込まれる半導体レ−ザ素子において、半田に起因する電極間の短絡を防止し、組立プロセスでの歩留まりを高めることができる。
また、電極間の短絡を防止し、前記半導体レ−ザ素子の組立プロセスでの歩留まりを高める半導体レ−ザ素子を提供できる。
【００４２】
図１０に本願発明と比較する為、従来の半田パターンの平面図を例示する。半田パタ−ン２１７とレ−ザ共振器の軸２１３の関係を示す。図は２つの共振器についてのみ示している。図において、符号２２２はレ−ザ・チップの端面、２２４は偶発的な半田のはみ出し部である。本願発明のごとく、半導体レーザ素子の電極あるいは半田層が、当該半導体レーザ・チップより大きい領域を有さない場合、溶融半田の偶発的な半田のはみ出し部２２４によって並置された２つの半田パターン２１７が電気的に接触する不具合が発生する。
【００４３】
【発明の効果】
本願発明は、高歩留まりでの製造を可能とする半導体レ−ザ装置を提供することが出来る。
【図面の簡単な説明】
【図１】図１は、本願発明の一実施例である半導体レ−ザ装置の光の進行方向と交差する面での断面図である。
【図２】図２は、本願発明の一実施例である半導体レ−ザ装置の組み立て時を例示する断面図である。
【図３】図３は、本願発明の半導体レ−ザチップの主要部の平面図である。
【図４】図４は、本願発明の半導体レ−ザチップを接着するサブマウントの平面図である。
【図５】図５は、本願発明のサブマウントと半導体レ−ザチップの電極の位置関係を示す図である。
【図６】図６は、本願発明のサブマウントと半導体レ−ザチップの位置関係を示す図である。
【図７】図７は、本願発明のサブマウントの半田パタ−ンの一例を示す平面図である。
【図８】図８は、本願発明のサブマウントの半田パタ−ンの他の例を示す平面図である。
【図９】図９は、本願発明の第２の実施例である半導体レ−ザ装置の光の進行方向と交差する面での断面図である。
【図１０】図１０は、従来の半導体レ−ザアレイ接着用半田パタ−ンの例を示す平面図である。
【符号の説明】
１０１…ｎ型半導体基板、１０２…ｎ型クラッド層、１０３…多重量子井戸活性層、１０４…ｐ型クラッド層、１０５…ｐ型キャップ層、１０６…ストライプ状領域、１０７…n−ＧａＡｓ、１０８…ｐ−ＧａＡｓ、１０９…分離溝、１１０…表面金電極、１１１…酸化シリコン膜、１１２…裏面電極、１１３…レ−ザ共振器、１１４…レ−ザチップ、１１５…窒化アルミニウム、１１６…電極、１１７…半田、１１８…帯状半田パタ−ン、１１９…斜辺、１２０…ボンディングパッド、１２１…チップ下から出る半田のパタ−ン、１２２…チップ端面、１２３…共振器の軸、１２４…偶発的にはみ出した半田。
【図１】
0004150511.tif 000002
【図２】
0004150511.tif 000003
【図３】
0004150511.tif 000004
【図４】
0004150511.tif 000005
【図５】
0004150511.tif 000006
【図６】
0004150511.tif 000007
【図７】
0004150511.tif 000008
【図８】
0004150511.tif 000009
【図９】
0004150511.tif 000010
【図１０】
0004150511.tif 000011