(57)【特許請求の範囲】
【請求項１】
ディジタル直交変調部の出力にアパーチャー特性補正回路を備えた伝送装置において、
前記アパーチャー特性補正回路を、
前記ディジタル直交変調部から順次、所定のクロック期間で出力される信号をＤ０、該信号Ｄ０の前記所定のクロック期間前の信号をＤ１、該信号Ｄ１の前記所定のクロック期間前の信号をＤ２としたとき、演算式
Ｄａ＝Ｄ1−Ｄ０／８−Ｄ２／８
を実行し、演算結果Ｄａを出力するディジタル演算回路で構成したことを特徴とするアパーチャー特性補正回路を備えた伝送装置。
【請求項２】
請求項１の発明において、
前記演算結果Ｄａを出力するディジタル演算回路が、
前記信号Ｄ０を入力として、前記信号Ｄ１を出力する第１の遅延回路と、
前記信号Ｄ１を入力として、前記信号Ｄ２を出力する第２の遅延回路と、
前記信号Ｄ０のＭＳＢ(最上位ビット)のデータを４ビット繰り返し、他のビットは全てＬＳＢ(最下位ビット)側に順次３ビットずらす第１のビットシフト回路と、
前記信号Ｄ２のＭＳＢ(最上位ビット)のデータを４ビット繰り返し、他のビットは全てＬＳＢ(最下位ビット)側に順次３ビットずらす第２のビットシフト回路と、
前記第１のビットシフト回路の出力と、前記第２のビットシフト回路の出力を加算する加算回路と、
前記信号Ｄ０から、前記加算回路の出力を減算して前記演算結果Ｄａを出力する減算回路とで構成されていることを特徴とするアパーチャー特性補正回路を備えた伝送装置。
【請求項３】
ディジタル直交変調部の出力にアパーチャー特性補正回路を備えた伝送装置において、
前記アパーチャー特性補正回路を、
前記ディジタル直交変調部から順次、所定のクロック期間で出力される信号をＤ０、該信号Ｄ０の前記所定のクロック期間前の信号をＤ１、該信号Ｄ１の前記所定のクロック期間前の信号をＤ２、該信号Ｄ２の前記所定のクロック期間前の信号をＤ３、該信号Ｄ３の前記所定のクロック期間前の信号をＤ４としたとき、演算式
Ｄａ＝Ｄ２−Ｄ１／８−Ｄ３／８＋Ｄ０／２N＋Ｄ４／２N
Ｎ：５以上の整数
を実行し、演算結果Ｄａを出力するディジタル演算回路で構成したことを特徴とするアパーチャー特性補正回路を備えた伝送装置。
【請求項４】
請求項３の発明において、
前記演算結果Ｄａを出力するディジタル演算回路が、
前記信号Ｄ０を入力として、前記信号Ｄ１を出力する第１の遅延回路と、
前記信号Ｄ１を入力として、前記信号Ｄ２を出力する第２の遅延回路と、
前記信号Ｄ２を入力として、前記信号Ｄ３を出力する第３の遅延回路と、
前記信号Ｄ３を入力として、前記信号Ｄ４を出力する第４の遅延回路と、
前記信号Ｄ０のＭＳＢ(最上位ビット)のデータをＮ＋１ビット繰り返し、他のビットは全てＬＳＢ(最下位ビット)側に順次Ｎビットずらす第１のビットシフト回路と、
前記信号Ｄ１のＭＳＢ(最上位ビット)のデータを４ビット繰り返し、他のビットは全てＬＳＢ(最下位ビット)側に順次３ビットずらす第２のビットシフト回路と、
前記信号Ｄ３のＭＳＢ(最上位ビット)のデータを４ビット繰り返し、他のビットは全てＬＳＢ(最下位ビット)側に順次３ビットずらす第３のビットシフト回路と、
前記信号Ｄ４のＭＳＢ(最上位ビット)のデータをＮ＋１ビット繰り返し、他のビットは全てＬＳＢ(最下位ビット)側に順次Ｎビットずらす第４のビットシフト回路と、
前記第２のビットシフト回路の出力と、前記第３のビットシフト回路の出力を加算する第１の加算回路と、
前記信号Ｄ２から、前記第１の加算回路の出力を減算する減算回路と、
前記第１のビットシフト回路の出力と、前記第４のビットシフト回路の出力を加算する第２の加算回路と、
前記減算回路の出力と、前記第２の加算回路の出力を加算して前記演算結果Ｄａを出力する第３の加算回路とで構成されていることを特徴とするアパーチャー特性補正回路を備えた伝送装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、直交変調により２種のディジタル信号を伝送する伝送装置に係り、特にディジタル直交変調部の出力にアパーチャー特性補正回路を備えた伝送装置に関する。
【０００２】
【従来の技術】
近年、移動体や地上系のディジタル無線通信では、伝送レートを上げるため、ＱＰＳＫ方式、或いはＱＡＭ方式などの直交変調方式の信号伝送装置が採用されているが、この直交変調方式とは、次の式、すなわち、
cos(２π×ｆ'c×t)
sin(２π×ｆ'c×t)
で表される２種の互いに直交する搬送波を用い、直交変調により２種の信号を伝送する方式のことである。
【０００３】
ところで、従来の直交変調方式のディジタル信号伝送装置では、安価で回路規模も小さくて済むという理由により、主としてアナログ構成のミキサを用いた直交変復調回路が使われていた。
そこで、このアナログ方式の直交変復調回路を用いた信号伝送装置の従来技術について、図６により説明する。
【０００４】
この図６は、従来技術における送信回路の一例で、入力端子１から入力された情報符号は、送信用信号処理回路２により、サンプリング周波数がｆd のベースバンドの２種のディジタル信号Ｉｄ(n)、Ｑｄ(n)に変換され、それぞれ直交変調部３に入力される。
直交変調部３に入力された信号Ｉｄ(n)、Ｑｄ(n)は、それぞれＤ／Ａ変換回路４ｉ、４ｑによりアナログ信号に変換され、次いでアナログ構成のＬＰＦ(低域ろ波器)５ｉ、５ｑにより伝送帯域幅が所定値に制限される。
【０００５】
ＬＰＦ５ｉ、５ｑから出力された信号Ｉ(t)、Ｑ(t)は、ミキサ６に入力され、次の(1)式に従った演算処理により、アナログ的に直交変調される。
Ｄ(t)＝Ｉ(t)×cos(２π×ｆc×ｔ)＋Ｑ(t)×sin(２π×ｆc×ｔ)……(1)
【０００６】
そして、この直交変調された信号Ｄ(t)がＢＰＦ(帯域ろ波器)７に入力され、ミキサ６で発生した不要成分が除去されてからアップコンバータ８に供給され、ここで更に高い周波数ｆc'の搬送波の信号に変換された上で、アンテナ９から送信されるのである。
【０００７】
ところで、このとき、Ｄ／Ａ変換回路４ｉ、４ｑから出力される信号は、図７に示す通りのデューティ１００％の矩形波の信号として出力される。
このため、これらＤ／Ａ変換回路４ｉ、４ｑに入力されるディジタル信号の周波数特性が、サンプリング周波数ｆd で決まる帯域内では、図８(a)に示すように平坦であったとしても、各Ｄ／Ａ変換回路４ｉ、４ｑから出力されるアナログ信号の周波数特性は平坦にならず、図８(b)に示すように、アパーチャー特性Ａをもった信号になってしまう。
【０００８】
ここで、このアパーチャー特性Ａとは、次の(2)式で表される周波数特性のことである。
sin(π×ｆ／ｆd)／(π×ｆ／ｆd)……                    ……(2)
【０００９】
そこで、このような伝送系では、例えば次段に設けてあるＬＰＦ５ｉ、５ｑとして、図８(a)に実線で示してある目標とする周波数特性に、アパーチャー特性の逆特性Ａ￣(記号￣は逆特性を表す)を掛けて得た、図８(c)に示す通りの周波数特性を持ったフィルタを使用し、これによりアパーチャー特性が補正されるようにしていた。
【００１０】
なお、この逆特性を表す記号￣は、図では上線で示してある。
【００１１】
【発明が解決しようとする課題】
上記従来技術は、直交変調処理のディジタル化に伴うアパーチャー特性の補正について配慮がされておらず、以下に説明するように、回路構成が複雑になってしまうという問題があった。
まず、直交変調処理のディジタル化について説明する。
【００１２】
すなわち、近年、伝送レートを更に上げるため、従来のＢＰＳＫ方式やＱＰＳＫ方式から６４ＱＡＭ方式やＯＦＤＭ方式など、更に多値数の高い方式が採用されるようになっているが、この場合は、上記直交性に要求される精度も更に上高くする必要があり、アナログ的な手法では対応が困難になってしまい、装置の高性能化に問題がしょうじてしまうのである。
【００１３】
そこで、直交性について必要とする高精度が充分に確保できるように、ディジタル信号処理により直交変調と直交復調を行うようにした、いわゆるディジタル直交変調部が検討されつつあり、その一例について、図９により説明する。
【００１４】
この図９に示したディジタル直交変調部は、図６のアナログ構成による直交変調部３をそのままディジタル回路に置き換えたものであり、従って、この直交変調部以外の回路部分は図６の回路と同様なので、以下の説明では直交変調部の構成と動作に重点をおいて説明する。
【００１５】
まず、ここで、図６に示した送信用信号処理回路２から供給されるサンプリング周波数ｆd の第１のディジタル信号Ｉｄ(n)と第２のディジタル信号Ｑｄ(n)の信号波形を模式的に表すと、図１１(a)、(b)に示すようになっている。
【００１６】
そして、これら図１１(a)、(b)において、まず、実線の曲線はサンプリング前のＩ信号の信号波形を表し、次に、破線の曲線はサンプリング前のＱ信号の信号波形を表している。また、サンプリング信号も、これに合わせて、それぞれ実線の矢印と破線の矢印で示してある。
【００１７】
図９のディジタル直交変調部において、ここに入力された信号のうち、まず第１のディジタル信号Ｉｄ(n)は第１の４倍サンプル変換回路１９ｉに入力され、図１１(c)に示すように、ｎ番目のサンプリング値Ｉｄ(n)とｎ＋１番目のサンプリング値Ｉｄ(n+1)の間に３個の零値を挿入し、これにより４倍のサンプリング周波数４×ｆd の信号Ｉ'd4(m)に変換される。
【００１８】
しかして、この変換された信号Ｉ'd4(m)には、図１２に模式的に示すように、不要な高調波成分２０が含まれている。
そこでディジタルＬＰＦ２１ｉにより、図６の従来技術におけるＬＰＦ５ｉと同様に、信号Ｉ'd4(ｍ)の帯域幅を帯域幅Ｂに制限すると共に、この不要な高調波成分２０を除去する。
その結果、ディジタルＬＰＦ２１ｉの出力信号Ｉd4(m)の信号波形は、図１１(e)に示すように、信号間の零値が埋められたサンプリング波形になる。
【００１９】
次に、第２の信号Ｑd(n)も同様で、まず第２の４倍サンプル変換回路１９ｑにより、図１１(d)に示すように、４倍のサンプリング周波数４×ｆdの信号Ｑ'd4(ｍ)に変換され、ディジタルＬＰＦ２１ｑで帯域幅Ｂに制限され、図１１(f)に示すように、信号間の零値が埋められた信号Ｑd4(m)に変換される。
【００２０】
ところで、このように、直交変調信号の搬送波周波数ｆcを、周波数ｆd に設定すると、直交変調の演算式として示した上記の(1)式は、次の(3)式として表せる。
Ｄd4(m)＝Ｉd4(m)×cos(２π×ｍ／４)＋Ｑd4(m)×sin(２π×ｍ／４)……(3)
【００２１】
この(3)式において、まず、右辺のcosを含む項は、ｍ＝０を含む偶数のとき交互に１と−１になり、ｍ＝奇数のときは０になる。
また、右辺のsinを含む項は、ｍ＝奇数のとき交互に１と−１になり、ｍ＝０を含む偶数のときは０になる。
【００２２】
そこで、(3)式は、ｍに応じて、順次、以下の通りになる。
ｍ＝０  →  Ｄd4(0)＝Ｉd4(0)
ｍ＝１  →  Ｄd4(1)＝Ｑd4(1)
ｍ＝２  →  Ｄd4(2)＝−Ｉd4(2)
ｍ＝３  →  Ｄd4(3)＝−Ｑd4(3)
ｍ＝４  →  Ｄd4(4)＝Ｉd4(4)
ｍ＝５  →  Ｄd4(5)＝Ｑd4(5)
・               ・
・               ・
・               ・
【００２３】
このことから、実際には、この(3)式による乗算を実行しないでも、単に信号Ｉd4(m)及び信号Ｑd4(m)と、それらの極性を反転した信号−Ｉd4(m)及び信号−Ｑd4(m)を順次切り換えてやれば直交変調処理が行われ、図１１(g)の信号波形に示す通りの直交変調信号Ｄd4(m)が得られることになる。
【００２４】
図９に示したディジタル直交変調部は、この方法により動作するディジタル直交変調回路２２を用いたもので、図示のように、２個の極性反転回路２２ｉ、２２ｑと、周波数ｆc （＝４×ｆd）で動作する循環型のスイッチ２２ｓを用い、信号Ｉd4(m)と信号Ｑd4(m)を入力し、極性反転回路２２ｉと極性反転回路２２ｑにより極性反転信号−Ｉd4(m)と極性反転信号−Ｑd4(m)を出力させた上で、スイッチ２２ｓにより順次、周波数ｆc 毎に各信号を選択して取り出し、図１１(g)の波形図に示す直交変調信号Ｄd4(m)を得るようにしてある。
【００２５】
ディジタル直交変調回路２２から出力された直交変調信号Ｄd4(m)は、次いでＤ／Ａ変換回路２４でアナログ信号に変換され、ＢＰＦ２５で不要な高調波成分を除去され、アナログの直交変調信号Ｄ(t)としてディジタル直交変調部から出力されることになる。
【００２６】
しかして、このディジタル信号処理においても、Ｄ／Ａ変換回路２４から出力される信号は、デューティ１００％の矩形波の信号として出力されるため、その信号は、次の(4)式で表されるアパーチャー特性Ａを持つ。
Ｆ(f)＝sin(π×ｆ／(４×ｆd))／(π×ｆ／(４×ｆd))……   ……(4)
(４×ｆd)：Ｄ／Ａ変換回路２４のクロック周波数
【００２７】
そこで、この場合でも、図６の回路と同様に、このアパーチャー特性を次段の回路で補正しようとすると、ＢＰＦ２５の周波数特性を、図１０に示す通りの非対称な周波数特性Ａ￣になるように設計する必要がある。
しかし、既に説明したように、この図１０に示すような周波数特性Ａ￣を有するＢＰＦは、それを設計し、製造するのはかなり難しく、高価なものになってしまう。
【００２８】
また、これも既に説明したように、アパーチャー補正用のフィルタを別に設けてもよいが、この場合でも高価なフィルタが必要になる点に変わりはなく、部品点数が増加することになるので、さらに高価になる上、回路規模の増加も招いてしまうことになる。
【００２９】
本発明の目的は、製造が容易で回路規模が小さく、低価格の直交変調ディジタル信号のアパーチャー特性補正回路を提供することにある。
【００３０】
【課題を解決するための手段】
上記目的は、ディジタル直交変調部から順次、所定のクロック期間で出力される信号をＤ０、該信号Ｄ０の前記所定のクロック期間前の信号をＤ１、該信号Ｄ１の前記所定のクロック期間前の信号をＤ２としたとき、演算式
Ｄａ＝Ｄ1−Ｄ０／８−Ｄ２／８
を実行し、演算結果Ｄａを出力するディジタル演算回路によりアパーチャー特性補正回路を構成することによって達成される。
【００３１】
同じく、上記目的は、ディジタル直交変調部から順次、所定のクロック期間で出力される信号をＤ０、該信号Ｄ０の前記所定のクロック期間前の信号をＤ１、該信号Ｄ１の前記所定のクロック期間前の信号をＤ２、該信号Ｄ２の前記所定のクロック期間前の信号をＤ３、該信号Ｄ３の前記所定のクロック期間前の信号をＤ４としたとき、演算式
Ｄａ＝Ｄ２−Ｄ１／８−Ｄ３／８＋Ｄ０／２N＋Ｄ４／２N
Ｎ：５以上の整数
を実行し、演算結果Ｄａを出力するディジタル演算回路によりアパーチャー特性補正回路を構成することによって達成される。
【００３２】
上記手段によれば、簡単な遅延回路とビットシフト回路、それに加減算回路だけで回路を構成することができ、無用な回路価格の高騰や回路規模の増大を招くことなく、アパーチャー特性を補正することができる。
【００３３】
【発明の実施の形態】
以下、本発明による直交変調ディジタル信号のアパーチャー特性補正回路について、図示の実施形態により詳細に説明する。
図１は、本発明の一実施形態で、図９の回路におけるディジタル直交変調回路２２の出力とＡ／Ｄ変換回路２４の入力の間に接続して使用されるようになっている。
この図１において、２６は入力端子、２７は第１の遅延回路、２８は第２の遅延回路、２９は第１の３ビットシフト回路、３０は第２の３ビットシフト回路、３１は加算回路、３２は減算回路、そして３３は出力端子である。
【００３４】
第１と第２の遅延回路２７、２８は、例えばフリップフロップ回路なとで構成され、それぞれ入力された信号に１クロック分の時間遅延を与えて出力する働きをする。
第１と第２の３ビットシフト回路２９、３０は、夫々入力された信号をＬＳＢ側に３ビットシフトさせて出力する働きをする。
【００３５】
次に、この図１の実施形態の動作について説明する。
ディジタル直交変調回路２２(図９)から出力されてくる直交変調信号Ｄd4(m)は、入力端子２６から取り込まれる。なお、以下、説明を容易にするため、直交変調信号Ｄd4(m)をＤ０と記す。
この信号Ｄ０は、第１の遅延回路２７と、第１の３ビットシフト回路２９に入力される。
【００３６】
この結果、まず、第１の遅延回路２７からは、信号Ｄ０から１クロック時間遅れた信号Ｄ１が出力され、次いで第２の遅延回路２８からは、更に１クロック時間分、遅れた信号Ｄ２として出力される。
また信号Ｄ０は、第１の３ビットシフト回路２９に入力され、これにより、ＬＳＢ側に３ビットシフトされることにより１／８倍され、信号Ｄ０／８として出力される。
同様に第２の遅延回路２８の出力信号Ｄ２も第２の３ビットシフト回路３０により１／８倍され、信号Ｄ２／８として出力される。
【００３７】
そして、３ビットシフト回路２９の出力信号Ｄ０／８と３ビットシフト回路３０の出力信号Ｄ２／８が加算回路３１で加算された後、減算回路３２で第１の遅延回路２７の出力信号Ｄ１から差し引かれ、信号Ｄａとして出力される。
【００３８】
従って、この出力端子３３に得られる信号Ｄａは、次式の通りになる。
0004083862.tif 000002
そこで、この信号Ｄａを出力端子３３から出力し、これをアパーチャー特性が補正された信号として、図９のＡ／Ｄ変換回路２４に供給するのである。
【００３９】
そうすると、この減算回路３２の出力である信号Ｄａの周波数特性関数Ｆ(f)は、次の(5)式で表せる。
Ｆ(f)＝１−２×１／８×cos(２π×ｆ／(４×ｆd))……      ……(5)
(４×ｆd)：Ｄ／Ａ変換回路２４のクロック周波数
そして、この(5)式の関数による周波数特性は、図２に示す特性Ａ1￣になる。
【００４０】
ところで、厳密に言えば、この(5)式による特性Ａ1￣は、図２に示してある特性Ａ￣、つまり(4)式で表される本来のアパーチャー特性Ａの逆特性とは僅かに異なっており、このため、この(5)式の関数によって補正した後の周波数特性Ｃ1は、図２に示してあるように、必ずしも平坦にはならない。
【００４１】
しかしながら、このアパーチャー特性の補正が実際に必要になるのは、図１０に破線で示してあるように、変調信号が存在する周波数ｆd を中心として、幅が大体±ｆd／２の範囲内の周波数帯、例えば±０.４×ｆd の周波数帯内でのことにすぎない。
【００４２】
そして、この範囲内では、(5)式の周波数特性によっても、約０.５ｄＢ以内の精度でアパーチャー特性を補正することができ、実用上は充分である。
しかも、この図１の実施形態によれば、極めて簡単な回路構成でアパーチャー特性を補正することができるという利点が得られる。
【００４３】
既に説明したように、アパーチャー特性をアナログ回路で補正するためには、図１０に示す非対称な周波数特性を有する特殊なＢＰＦ２５を用いるか、アパーチャー特性補正用のフィルタを別に設ける必要があり、この結果、回路が高価になったり、回路規模の増大を招いてしまう。
【００４４】
また、通常のディジタルフィルタによりアパーチャー特性を補正しようとすると、乗算回路が多数必要になり、この場合、乗算回路は大きな回路規模を要することから、やはり回路規模が増大してしまう。
【００４５】
これに対して、図１の実施形態では、主な回路要素は遅延回路とビットシフト回路であり、ここで、遅延回路は単なるフリップフロップ回路で実現でき、ビットシフト回路に至っては更に簡単で、図３に示すように、極性を表すＭＳＢ(最上位ビット)のデータを４ビット繰り返し、他のビットは全てＬＳＢ(最下位ビット)側に順次３ビットずらして結線するだけで実現できる。
【００４６】
図１の実施形態の場合、むしろ加算回路と減算回路の方が大きな規模の回路になるが、これとても、１個の乗算回路よりはかなり小さい回路規模で済む。
従って、この図１の実施形態によれば、極めて小さな回路規模で、実用上、充分に高い精度を有するアパーチャー特性補正回路が容易に実現でき、無用な回路価格の高騰や回路規模の増大を招くことなく、実用的には問題のない約０.５ｄＢ以内の精度でアパーチャー特性を補正することができる。
【００４７】
次に、本発明の他の実施形態について、図４により説明する。
この図４の実施形態では、図１の実施形態に、更に２個の遅延回路３４、３５と、同じく２個のＮビットシフトシフト回路３６、３７、それに２個の加算回路３８、３９を付加したもので、これにより、更に補正精度の向上が得られるようにしたものである。ここで、Ｎは５以上の整数とする。
【００４８】
この実施形態の場合、加算回路３９の出力信号Ｄａは、次式のようになり、この出力信号Ｄａが、出力端子３３から出力されることになる。
Ｄａ＝Ｄ２−Ｄ１／８−Ｄ３／８＋Ｄ０／２N＋Ｄ４／２N
Ｎ：５以上の整数
【００４９】
このとき、加算回路３９から出力される信号Ｄａの周波数特性関数Ｆ(f)は、次の(6)式で表される。
0004083862.tif 000003
そして、この(6)式の関数Ｆ(f)により与えられる周波数特性も、(4)式で表されるアパーチャー特性Ａの逆特性Ａ￣とは僅かに異なっている。
【００５０】
しかし、この図４の実施形態において、Ｎビットシフトシフト回路３６、３７のシフト数値Ｎを６にした場合(２N＝６４)には、図５に示す特性Ａ2￣となり、図１の実施形態による図２の特性Ａ1￣よりも、更にアパーチャー特性の逆特性Ａ￣に近い特性が得られ、この結果、補正後の周波数特性Ｃ2 は、図５に実線で示すように、必要な周波数帯域内ではほとんど平坦になり、更に高い精度でアパーチャー特性を補正することができる。
【００５１】
ただ、この図４の実施形態では、回路規模は、図１の実施形態の場合の約２倍になる。
しかしながら、本発明の場合、本質的に回路規模が小さい回路要素で構成できるため、ほとんど問題にならず、従来技術に比して充分に小さい回路規模に容易に収めることができる。
【００５２】
なお、Ｎビットシフトシフト回路３６、３７のシフト数値Ｎについては、補正誤差の点からすれば、５以上の整数であれば良い。
しかして実用上からは、Ｎ＝６、或いはＮ＝７程度に設定するのが最も効果的であると言える。
【００５３】
従って、この図４の実施形態においても、無用な回路価格の高騰や回路規模の増大を招くことなく、実用的には問題のない０.５ｄＢ以内の精度でアパーチャー特性を補正することができる。
【００５４】
ところで、図１の実施形態では、まず信号Ｄ０と信号Ｄ２を、ビットシフトにより１／８倍した後、加算し、加算結果を信号Ｄ１から差し引くように構成している。
しかし、これに代えて、先に信号Ｄ０と信号Ｄ２を加算した後、１／８倍し、信号Ｄ１から差し引くように構成しても良いのは明らかである。
但し、この場合、加算回路の有効ビット数を、図１の加算回路の有効ビット数より増加しておく必要がある。
【００５５】
また、図１の実施形態では、信号Ｄ０と信号Ｄ２を１／８倍した後、加算し、この後、一挙に信号Ｄ１から差し引いている。
しかし、信号Ｄ1から順番に差し引いて行くようにしても良いのは明らかである。
要するに、図１の実施形態では、最終的に、
Ｄａ＝Ｄ１−Ｄ０／８−Ｄ２／８
の演算結果が得られるもので有れば、どのような演算順序で構成しても良いことは明らかである。
なお、このことは、図４の実施形態についても同様で、最終的に、
Ｄａ＝Ｄ２−Ｄ１／８−Ｄ３／８＋Ｄ０／２N＋Ｄ４／２N
の演算結果が得られるもので有れば、どのような演算順序で構成しても良いことは明らかである。
【００５６】
【発明の効果】
本発明によれば、簡単なディジタル回路の追加だけで、回路価格の高騰や回路規模の増大を招くことなく、実用的には問題のない約０．５ｄＢ以内の精度でアパーチャー特性が補正でき、この結果、ディジタル信号処理により直交変調するディジタル直交変調部を、無用な価格の増加や回路規模の増大を来すことなく構成することができる。
【図面の簡単な説明】
【図１】本発明による直交変調ディジタル信号のアパーチャー特性補正回路の一実施形態を示すブロック回路図である。
【図２】本発明の一実施形態の動作を説明するための特性曲線図である。
【図３】本発明の一実施形態におけるビットシフト回路の一例を示す回路図である。
【図４】本発明による直交変調ディジタル信号のアパーチャー特性補正回路の他の一実施形態を示すブロック回路図である。
【図５】本発明の他の一実施形態の動作を説明するための特性曲線図である。
【図６】従来技術による直交変調方式の送信装置の一例を示すブロック図である。
【図７】従来技術におけるＤ／Ａ変換回路の出力波形の説明図である。
【図８】アパーチャー特性と補正方法を説明するための特性曲線図である。
【図９】ディジタル直交変調部の一例を示すブロック回路図である。
【図１０】ディジタル直交変調部におけるアパーチャー特性の補正方法を説明するための特性曲線図である。
【図１１】ディジタル直交変調部の一例による動作を説明するための波形図である。
【図１２】ディジタル直交変調に伴う不要信号の発生を示す特性図である。
【符号の説明】
１  送信装置の入力端子
２  送信用信号処理回路
３  直交変調部
４ｉ、４ｑ、２４  Ｄ／Ａ変換回路
５ｉ、５ｑ  アナログのＬＰＦ
６  ミキサ
７、２５  ＢＰＦ
８  アップコンバータ
９  送信用のアンテナ
１９ｉ、１９ｑ  ４倍サンプル変換回路
２１ｉ、２１ｑ  ディジタルＬＰＦ
２２  ディジタル直交変調回路
２６  アパーチャー特性補正回路の入力端子
２７、２８、３４、３５  遅延回路
２９、３０  ３ビットシフト回路
３１、３８、３９  加算回路
３２  減算回路
３３  アパーチャー特性補正回路の出力端子
３６、３７  Ｎビットシフト回路。
【図１】
0004083862.tif 000004
【図２】
0004083862.tif 000005
【図３】
0004083862.tif 000006
【図４】
0004083862.tif 000007
【図５】
0004083862.tif 000008
【図６】
0004083862.tif 000009
【図７】
0004083862.tif 000010
【図８】
0004083862.tif 000011
【図９】
0004083862.tif 000012
【図１０】
0004083862.tif 000013
【図１１】
0004083862.tif 000014
【図１２】
0004083862.tif 000015