(57)【特許請求の範囲】
【請求項１】
アクティブ素子を有する複数の画素からなる表示部を備えた表示装置の駆動方法において、
画素のリフレッシュレートを少なくとも２つ設け、
前記表示部を複数の領域に分割し、
前記複数の領域のそれぞれに対して、前記リフレッシュレートのいずれかで画素にデータを書込むとともに、
画素への書込み極性を、極性自動調整手段によって、前回までの書込み極性に基づいて自動調整し、
前記極性自動調整手段は、アキュームレータ、比較器、スイッチ、第１加算器、第２加算器、交流化駆動回路、ラッチする回路、および、パルス通過許可部を備えており、
画素のリフレッシュを行うフレーム期間にアクティブとなる信号をスキャン実行タイミング信号とし、画素のリフレッシュを行わないフレーム期間にアクティブとなる信号をスキャン非実行タイミング信号としたとき、
前記アキュームレータは、前記アキュームレータの第１入力端子にアクティブな信号が入力されると＋１をカウントする一方、前記アキュームレータの第２入力端子にアクティブな信号が入力されると−１をカウントして、積算出力を前記比較器に入力し、
前記比較器は、前記アキュームレータから入力される前記積算出力が０以上であれば前記比較器の第１出力端子からアクティブな信号を出力し、前記アキュームレータから入力される前記積算出力が０未満であれば前記比較器の第２出力端子からアクティブな信号を出力し、
前記スイッチは、入力される前記スキャン実行タイミング信号がアクティブであるときに、前記比較器の前記第１出力端子と前記第１加算器の第１入力端子および前記ラッチする回路の第１入力端子との間の接続を行うとともに、前記比較器の前記第２出力端子と前記第２加算器の第１入力端子および前記ラッチする回路の第２入力端子との間の接続を行い、入力される前記スキャン実行タイミング信号が非アクティブであるときに、前記比較器の前記第１出力端子と前記第１加算器の第１入力端子および前記ラッチする回路の第１入力端子との間の遮断を行うとともに、前記比較器の前記第２出力端子と前記第２加算器の第１入力端子および前記ラッチする回路の第２入力端子との間の遮断を行い、
前記ラッチする回路は、入力される前記スキャン実行タイミング信号がアクティブであるときにラッチ動作を行って、前記ラッチする回路の前記第１入力端子への入力を前記ラッチする回路の第１出力端子に出力するとともに、前記ラッチする回路の前記第２入力端子への入力を前記ラッチする回路の第２出力端子に出力し、
前記パルス通過許可部は、入力される前記スキャン非実行タイミング信号がアクティブであるときに信号の通過を許可する状態となることにより、前記ラッチする回路の前記第１出力端子からの出力を通過させて前記第１加算器の第２入力端子に入力するとともに、前記ラッチする回路の前記第２出力端子からの出力を通過させて前記第２加算器の第２入力端子に入力し、
前記第１加算器は、前記第１加算器の前記第１入力端子への入力と前記第１加算器の前記第２入力端子への入力とを加算して、前記アキュームレータの前記第１入力端子および前記交流化駆動回路の第１入力端子に入力し、
前記第２加算器は、前記第２加算器の前記第１入力端子への入力と前記第２加算器の前記第２入力端子への入力とを加算して、前記アキュームレータの前記第２入力端子およびおよび前記交流化駆動回路の第２入力端子に入力し、
前記交流化駆動回路は、入力される前記スキャン実行タイミング信号がアクティブであるときには、前記交流化駆動回路の前記第１入力端子にアクティブな信号が入力されると前記書込み極性を正極性とする駆動信号を発生させるとともに、前記交流化駆動回路の前記第２入力端子にアクティブな信号が入力されると前記書込み極性を負極性とする駆動信号を発生させ、入力される前記スキャン非実行タイミング信号がアクティブであるときにはいずれの前記駆動信号も発生させない構成である、
ことを特徴とする表示装置の駆動方法。
【請求項２】
前記複数の領域は表示領域と非表示領域との２つの領域であり、
前記表示領域の画素にデータを毎フレーム書込むまたは間欠書込みし、
前記非表示領域の画素にデータを、前記表示領域の画素への書込みよりも低いリフレッシュレートで間欠書込みすることを特徴とする請求項１に記載の表示装置の駆動方法。
【請求項３】
前記非表示領域とする画素への間欠書込みの周期を、表示形態、アクティブ素子の種類、素子サイズ、対向電極の駆動法、液晶材料、補助容量ならびに前記表示領域の表示内容および面積の少なくとも１つに基づいて決定することを特徴とする請求項２に記載の表示装置の駆動方法。
【請求項４】
前記非表示領域の画素に対して、画素への電圧印加期間における一方の極性の電圧の実効値と他方の極性の電圧の実効値との差が所定値以下となるように両極性で間欠書込みすることを特徴とする請求項２または３に記載の表示装置の駆動方法。
【請求項５】
前記非表示領域の画素への書込み極性を、前記極性自動調整手段によって自動調整することを特徴とする請求項４に記載の表示装置の駆動方法。
【請求項６】
前記複数の領域は２つの表示領域であり、
一方の表示領域の画素にデータを毎フレーム書込むまたは間欠書込みし、
他方の表示領域の画素にデータを、前記一方の表示領域の画素への書込みよりも低いリフレッシュレートで間欠書込みすることを特徴とする請求項１に記載の表示装置の駆動方法。
【請求項７】
前記他方の表示領域の画素への間欠書込みの周期を、表示形態、アクティブ素子の種類、素子サイズ、対向電極の駆動法、液晶材料、補助容量ならびに前記一方の表示領域の表示内容および面積の少なくとも１つに基づいて決定することを特徴とする請求項６に記載の表示装置の駆動方法。
【請求項８】
前記他方の表示領域の画素に対して、画素への電圧印加期間における一方の極性の電圧の実効値と他方の極性の電圧の実効値との差が所定値以下となるように両極性で間欠書込みすることを特徴とする請求項６または７に記載の表示装置の駆動方法。
【請求項９】
前記他方の表示領域の画素への書込み極性を、前記極性自動調整手段によって自動調整することを特徴とする請求項８に記載の表示装置の駆動方法。
【請求項１０】
前記複数の領域は３つ以上の領域であり、前記３つ以上の領域に対して互いに異なるリフレッシュレートでそれぞれの画素にデータを書込むことを特徴とする請求項１に記載の表示装置の駆動方法。
【請求項１１】
前記３つ以上の領域の少なくとも１つの領域の画素に対して、画素への電圧印加期間における一方の極性の電圧の実効値と他方の極性の電圧の実効値との差が所定値以下となるように両極性で間欠書込みすることを特徴とする請求項１０に記載の表示装置の駆動方法。
【請求項１２】
前記少なくとも１つの領域の画素への書込み極性を、前回までの書込み極性に基づいて自動調整することを特徴とする請求項１１に記載の表示装置の駆動方法。
【請求項１３】
アクティブマトリクス型の表示装置において、
データ信号線駆動回路および走査信号線駆動回路を駆動して表示部の画素へのデータの書込みを制御する制御信号発生回路は、少なくとも２つのリフレッシュレートによって画素へのデータの書込みを制御することができ、前記表示部を複数の領域に分割し、前記複数の領域のそれぞれに対して、前記リフレッシュレートのいずれかで画素へのデータの書込みを制御し、
画素への書込み極性を、前回までの書込み極性に基づいて自動調整する極性自動調整手段を有しており、
前記極性自動調整手段は、アキュームレータ、比較器、スイッチ、第１加算器、第２加算器、交流化駆動回路、ラッチする回路、および、パルス通過許可部を備えており、
画素のリフレッシュを行うフレーム期間にアクティブとなる信号をスキャン実行タイミング信号とし、画素のリフレッシュを行わないフレーム期間にアクティブとなる信号をスキャン非実行タイミング信号としたとき、
前記アキュームレータは、前記アキュームレータの第１入力端子にアクティブな信号が入力されると＋１をカウントする一方、前記アキュームレータの第２入力端子にアクティブな信号が入力されると−１をカウントして、積算出力を前記比較器に入力し、
前記比較器は、前記アキュームレータから入力される前記積算出力が０以上であれば前記比較器の第１出力端子からアクティブな信号を出力し、前記アキュームレータから入力される前記積算出力が０未満であれば前記比較器の第２出力端子からアクティブな信号を出力し、
前記スイッチは、入力される前記スキャン実行タイミング信号がアクティブであるときに、前記比較器の前記第１出力端子と前記第１加算器の第１入力端子および前記ラッチする回路の第１入力端子との間の接続を行うとともに、前記比較器の前記第２出力端子と前記第２加算器の第１入力端子および前記ラッチする回路の第２入力端子との間の接続を行い、入力される前記スキャン実行タイミング信号が非アクティブであるときに、前記比較器の前記第１出力端子と前記第１加算器の第１入力端子および前記ラッチする回路の第１入力端子との間の遮断を行うとともに、前記比較器の前記第２出力端子と前記第２加算器の第１入力端子および前記ラッチする回路の第２入力端子との間の遮断を行い、
前記ラッチする回路は、入力される前記スキャン実行タイミング信号がアクティブであるときにラッチ動作を行って、前記ラッチする回路の前記第１入力端子への入力を前記ラッチする回路の第１出力端子に出力するとともに、前記ラッチする回路の前記第２入力端子への入力を前記ラッチする回路の第２出力端子に出力し、
前記パルス通過許可部は、入力される前記スキャン非実行タイミング信号がアクティブであるときに信号の通過を許可する状態となることにより、前記ラッチする回路の前記第１出力端子からの出力を通過させて前記第１加算器の第２入力端子に入力するとともに、前記ラッチする回路の前記第２出力端子からの出力を通過させて前記第２加算器の第２入力端子に入力し、
前記第１加算器は、前記第１加算器の前記第１入力端子への入力と前記第１加算器の前記第２入力端子への入力とを加算して、前記アキュームレータの前記第１入力端子および前記交流化駆動回路の第１入力端子に入力し、
前記第２加算器は、前記第２加算器の前記第１入力端子への入力と前記第２加算器の前記第２入力端子への入力とを加算して、前記アキュームレータの前記第２入力端子およびおよび前記交流化駆動回路の第２入力端子に入力し、
前記交流化駆動回路は、入力される前記スキャン実行タイミング信号がアクティブであるときには、前記交流化駆動回路の前記第１入力端子にアクティブな信号が入力されると前記書込み極性を正極性とする駆動信号を発生させるとともに、前記交流化駆動回路の前記第２入力端子にアクティブな信号が入力されると前記書込み極性を負極性とする駆動信号を発生させ、入力される前記スキャン非実行タイミング信号がアクティブであるときにはいずれの前記駆動信号も発生させない、
ことを特徴とする表示装置。
【請求項１４】
前記制御信号発生回路は、
前記複数の領域として表示領域と非表示領域との２つの領域に分割し、前記表示領域とする画素へのデータの書込みを毎フレーム行わせ、前記非表示領域とする画素へは非表示とするためのデータを間欠書込みさせることを特徴とする請求項１３に記載の表示装置。
【請求項１５】
前記非表示領域とする画素への間欠書込みの周期を、表示形態、アクティブ素子の種類、素子サイズ、対向電極の駆動法、液晶材料、補助容量ならびに前記表示領域の表示内容および面積の少なくとも１つに基づいて決定することを特徴とする請求項１４に記載の表示装置。
【請求項１６】
前記非表示領域の各画素に対して、画素への電圧印加期間における一方の極性の電圧の実効値と他方の極性の電圧の実効値との差が所定値以下となるように両極性で間欠書込みすることを特徴とする請求項１４または１５に記載の表示装置。
【請求項１７】
前記非表示領域の画素への書込み極性を、前記極性自動調整手段によって自動調整することを特徴とする請求項１６に記載の表示装置。
【請求項１８】
前記制御信号発生回路は、
前記複数の領域として２つの表示領域に分割し、一方の表示領域の画素へのデータの書込みを毎フレーム行わせ、他方の表示領域の画素へはデータを間欠書込みさせることを特徴とする請求項１３に記載の表示装置。
【請求項１９】
前記他方の表示領域の画素への間欠書込みの周期を、表示形態、アクティブ素子の種類、素子サイズ、対向電極の駆動法、液晶材料、補助容量ならびに前記一方の表示領域の表示内容および面積の少なくとも１つに基づいて決定することを特徴とする請求項１８に記載の表示装置。
【請求項２０】
前記他方の表示領域の画素に対して、画素への電圧印加期間における一方の極性の電圧の実効値と他方の極性の電圧の実効値との差が所定値以下となるように両極性で間欠書込みすることを特徴とする請求項１８または１９に記載の表示装置。
【請求項２１】
前記他方の表示領域の画素への書込み極性を、前記極性自動調整手段によって自動調整することを特徴とする請求項２０に記載の表示装置。
【請求項２２】
前記制御信号発生回路は、
前記複数の領域として３つ以上の領域に分割し、前記３つ以上の領域に対して互いに異なるリフレッシュレートでそれぞれの画素にデータを書込ませることを特徴とする請求項１３に記載の表示装置。
【請求項２３】
前記３つ以上の領域の少なくとも１つの領域の画素に対して、画素への電圧印加期間における一方の極性の電圧の実効値と他方の極性の電圧の実効値との差が所定値以下となるように両極性で間欠書込みすることを特徴とする請求項２２に記載の表示装置。
【請求項２４】
前記少なくとも１つの領域の画素への書込み極性を、前記極性自動調整手段によって自動調整することを特徴とする請求項２３に記載の表示装置。
【請求項２５】
前記データ信号線駆動回路は、
前記複数の領域のうち、少なくとも１つの領域の画素へのデータの書込みを行う多階調ドライバと、前記複数の領域のうち、前記多階調ドライバによって書込みが行われる領域以外の領域の画素へのデータの書込みを行う２値ドライバとで構成され、
前記制御信号発生回路は、
前記多階調ドライバと前記２値ドライバとを択一的に駆動することを特徴とする請求項１３ないし２４の何れか１項に記載の表示装置。
【請求項２６】
前記多階調ドライバは複数のドライバを備え、
前記多階調ドライバの前段側のドライバの最後段のシフトレジスタからの転送パルスを次段側のドライバの最前段のシフトレジスタへ転送する切換え回路をさらに備え、
前記制御信号発生回路は、前記切換え回路による転送パルスの転送の許可および禁止を制御することを特徴とする請求項２５に記載の表示装置。
【請求項２７】
前記２値ドライバは、シフトレジスタと、前記２値ドライバの前記シフトレジスタの出力パルスに応答して２値の映像信号をラッチするラッチ回路と、前記ラッチ回路からの出力に応じた液晶印加電圧を選択する複数のセレクタとを備え、
前記複数のセレクタのそれぞれをアクティブあるいは非アクティブとする転送位置指示回路をさらに備え、
前記制御信号発生回路は、前記転送位置指示回路による前記複数のセレクタのそれぞれのアクティブおよび非アクティブを制御することを特徴とする請求項２５または２６に記載の表示装置。
【請求項２８】
前記走査信号線駆動回路は、ｍ段のシフトレジスタとｍ個の第１の論理回路とを備え、
前記ｍ個の第１の論理回路のそれぞれは、前記ｍ段のシフトレジスタの対応する段からのパルスが入力されると共に、該パルスの出力の許可および禁止を制御するためのパルス幅制御信号が入力され、
前記制御信号発生回路は、前記パルス幅制御信号のパルス幅を制御することを特徴とする請求項１３ないし２７の何れか１項に記載の表示装置。
【請求項２９】
前記走査信号線駆動回路は、前記ｍ段のシフトレジスタと前記ｍ個の第１論理回路との間にｍ個の第２論理回路をさらに備え、
前記ｍ個の第２論理回路のそれぞれは、前記ｍ段のシフトレジスタの対応する段の入力パルスと出力パルスとから、前記ｍ段のシフトレジスタの対応する段からの前記パルスを作成することを特徴とする請求項２８に記載の表示装置。
【請求項３０】
前記走査信号線駆動回路は複数のドライバを備え、
前記走査信号線駆動回路の前段側のドライバの最後段のシフトレジスタからの転送パルスを、次段側のドライバの最前段のシフトレジスタへ転送するフレーム制御回路をさらに備え、
前記制御信号発生回路は、前記フレーム制御回路による前記転送パルスの転送の許可および禁止を制御することを特徴とする請求項１３ないし２９の何れか１項に記載の表示装置。
【請求項３１】
前記アクティブ素子が、多結晶シリコン薄膜トランジスタからなることを特徴とする請求項１３ないし３０の何れか１項に記載の表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＴＦＴ等のアクティブ素子を用いる表示装置およびその駆動方法に関し、特に表示領域の一部のみに画像を表示することができる、いわゆるパーシャル駆動が可能なものに関する。
【０００２】
【従来の技術】
近年では、画像表示装置の低消費電力化に対する要望が強くなり、たとえば携帯電話の待受け画面のように、前記表示領域の一部のみに、情報として有意な画像を表示する前記パーシャル駆動が行われている。このパーシャル駆動では、表示が行われない非表示領域の走査時には、データ信号線駆動回路が停止し、前記低消費電力化が実現される。
【０００３】
しかしながら、パッシブ駆動の単純マトリクス型等の画像表示装置では、書込み電圧が印加されないと非表示となるので、前記非表示領域の走査の度毎にデータ信号線駆動回路が停止すればよい。これに対して、前記アクティブ素子を用いるＴＦＴアクティブマトリクス型等の画像表示装置では、前記パーシャル駆動に際して、非表示となる画素には、全体表示時の前フレームの電荷が残留しているので、典型的な従来技術の特許文献１では、最初のフレーム期間だけは前記非表示領域の画素にも非表示とするオフ電圧を印加し、以降のフレームにおいては該非表示領域の画素に電圧を印加しない、すなわち前記データ信号線駆動回路が停止することが記載されている。これによって、画素容量に比べて大容量であるデータ信号線の充電の機会を削減し、前記低消費電力化が図られている。
【０００４】
【特許文献１】
特開平１１−１８４４３４号公報
（公開日：平成１１年（１９９９）７月９日）
【０００５】
【特許文献２】
特開平５−１８８８８５号公報
（公開日：平成５年（１９９３）７月３０日）
【０００６】
【発明が解決しようとする課題】
ところで、近年ではまた、画像表示装置には、高精細化や動画への対応などの要望も強く、画素へ電荷を素早く書込むために、前記アクティブ素子の移動度が高まっている。しかしながら、アクティブ素子の移動度が高くなると、オフ時のリーク電流も大きくなり、上述のような従来技術では、前記非表示領域の画素に表示領域の画素への書込み電圧が影響し、該非表示領域にライン欠陥などのように見えてしまう不所望な表示が発生してしまうという問題がある。
【０００７】
本発明の目的は、アクティブ素子を用いて表示部に表示および非表示などのように複数種類の態様の表示を行うにあたって、消費電力を抑えつつ、表示品位を向上することができる表示装置およびその駆動方法を提供することである。また、特に、アクティブ素子を用いる表示装置でパーシャル駆動を行うにあたって、消費電力を抑えつつ、表示品位を向上することができる表示装置およびその駆動方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明の表示装置の駆動方法は、上記課題を解決するために、アクティブ素子を有する複数の画素からなる表示部を備えた表示装置の駆動方法において、画素のリフレッシュレートを少なくとも２つ設け、前記表示部を複数の領域に分割し、前記複数の領域のそれぞれに対して、前記リフレッシュレートのいずれかで画素にデータを書込むとともに、画素への書込み極性を、極性自動調整手段によって、前回までの書込み極性に基づいて自動調整し、前記極性自動調整手段は、アキュームレータ、比較器、スイッチ、第１加算器、第２加算器、交流化駆動回路、ラッチする回路、および、パルス通過許可部を備えており、画素のリフレッシュを行うフレーム期間にアクティブとなる信号をスキャン実行タイミング信号とし、画素のリフレッシュを行わないフレーム期間にアクティブとなる信号をスキャン非実行タイミング信号としたとき、前記アキュームレータは、前記アキュームレータの第１入力端子にアクティブな信号が入力されると＋１をカウントする一方、前記アキュームレータの第２入力端子にアクティブな信号が入力されると−１をカウントして、積算出力を前記比較器に入力し、前記比較器は、前記アキュームレータから入力される前記積算出力が０以上であれば前記比較器の第１出力端子からアクティブな信号を出力し、前記アキュームレータから入力される前記積算出力が０未満であれば前記比較器の第２出力端子からアクティブな信号を出力し、前記スイッチは、入力される前記スキャン実行タイミング信号がアクティブであるときに、前記比較器の前記第１出力端子と前記第１加算器の第１入力端子および前記ラッチする回路の第１入力端子との間の接続を行うとともに、前記比較器の前記第２出力端子と前記第２加算器の第１入力端子および前記ラッチする回路の第２入力端子との間の接続を行い、入力される前記スキャン実行タイミング信号が非アクティブであるときに、前記比較器の前記第１出力端子と前記第１加算器の第１入力端子および前記ラッチする回路の第１入力端子との間の遮断を行うとともに、前記比較器の前記第２出力端子と前記第２加算器の第１入力端子および前記ラッチする回路の第２入力端子との間の遮断を行い、前記ラッチする回路は、入力される前記スキャン実行タイミング信号がアクティブであるときにラッチ動作を行って、前記ラッチする回路の前記第１入力端子への入力を前記ラッチする回路の第１出力端子に出力するとともに、前記ラッチする回路の前記第２入力端子への入力を前記ラッチする回路の第２出力端子に出力し、前記パルス通過許可部は、入力される前記スキャン非実行タイミング信号がアクティブであるときに信号の通過を許可する状態となることにより、前記ラッチする回路の前記第１出力端子からの出力を通過させて前記第１加算器の第２入力端子に入力するとともに、前記ラッチする回路の前記第２出力端子からの出力を通過させて前記第２加算器の第２入力端子に入力し、前記第１加算器は、前記第１加算器の前記第１入力端子への入力と前記第１加算器の前記第２入力端子への入力とを加算して、前記アキュームレータの前記第１入力端子および前記交流化駆動回路の第１入力端子に入力し、前記第２加算器は、前記第２加算器の前記第１入力端子への入力と前記第２加算器の前記第２入力端子への入力とを加算して、前記アキュームレータの前記第２入力端子およびおよび前記交流化駆動回路の第２入力端子に入力し、前記交流化駆動回路は、入力される前記スキャン実行タイミング信号がアクティブであるときには、前記交流化駆動回路の前記第１入力端子にアクティブな信号が入力されると前記書込み極性を正極性とする駆動信号を発生させるとともに、前記交流化駆動回路の前記第２入力端子にアクティブな信号が入力されると前記書込み極性を負極性とする駆動信号を発生させ、入力される前記スキャン非実行タイミング信号がアクティブであるときにはいずれの前記駆動信号も発生させない構成である、ことを特徴とする。
本発明の表示装置の駆動方法は、上記課題を解決するために、アクティブ素子を有する複数の画素からなる表示部を備えた表示装置の駆動方法において、画素のリフレッシュレートを少なくとも２つ設け、前記表示部を複数の領域に分割し、前記複数の領域のそれぞれに対して、前記リフレッシュレートのいずれかで画素にデータを書込むことを特徴とする。
【０００９】
上記の発明によれば、表示部で分割された複数の領域のそれぞれに対して、少なくとも２つのリフレッシュレートのいずれかで画素にデータを書込む。例えば時計表示のように表示される画像のうち、秒数を簡易的に表現するために、コロン（：）の表示を点滅するような場合があり、このとき、その画像のみを含む領域を分割により生成し、その変化する部分のみを書き換えれば、その領域では１秒ごとの書き換え、つまり１Ｈｚのリフレッシュレートでよく、また、別の領域ではＴＶ画像のように６０Ｈｚのリフレッシュレートで駆動すればよい。また、静止画像が上記領域とは別の領域に表示した場合に、リフレッシュレートを１５Ｈｚにするなど、それぞれの表示領域でリフレッシュレートを異ならせる。
【００１０】
以上のように、リフレッシュ期間が画素の特性上自由に選択できるのであれば、表示するデータの様態、つまり、データの転送速度やリフレッシュレートで一つの表示部上で領域を分けて表示のリフレッシュレートを変更することができる。画面の不要なリフレッシュを省略して領域ごとにリフレッシュレートを異ならせる、つまりフレームレートを異ならせることにより、低消費電力化を図ることが可能となる。
【００１１】
この結果、アクティブ素子を用いて表示部に表示および非表示などのように複数種類の態様の表示を行うにあたって、消費電力を抑えつつ、表示品位を向上することができる表示装置の駆動方法を提供することができる。
【００１２】
さらに本発明の表示装置の駆動方法は、上記課題を解決するために、前記複数の領域は表示領域と非表示領域との２つの領域であり、前記表示領域の画素にデータを毎フレーム書込むまたは間欠書込みし、前記非表示領域の画素にデータを、前記表示領域の画素への書込みよりも低いリフレッシュレートで間欠書込みすることを特徴とする。
【００１３】
上記の発明によれば、ＴＦＴアクティブマトリクス型等の表示装置において、パーシャル駆動を行うにあたって、表示領域の画素には、データを毎フレーム書込むまたは間欠書込みする。一方、非表示領域の画素には、表示領域の画素への書込みよりも低いリフレッシュレートで画素にデータを間欠書込みする、すなわち、非表示とするためのデータ（電圧、電流）を、最初のフレームだけではなく、定期的または任意のフレームに１回、書込みを行う。これにより、前記非表示領域を、前記定期的または任意の、表示領域に比べて大きな間隔でリフレッシュする。
【００１４】
したがって、前記アクティブ素子の移動度が高く、オフ時のリーク電流が大きくても、また光電効果による電荷の蓄積が大きくても、表示領域の画素への書込みが非表示領域の画素に影響して、該非表示領域に不所望な表示が発生してしまうことはない。また、データ信号線駆動回路は、前記非表示領域の走査時であっても書込みを行わない時は、大容量のデータ信号線を充電することなく、完全に停止することができる。こうして、消費電力を抑えつつ、パーシャル表示の表示品位を向上することができる。
【００１５】
この結果、アクティブ素子を用いる表示装置でパーシャル駆動を行うにあたって、消費電力を抑えつつ、表示品位を向上することができる表示装置の駆動方法を提供することができる。
【００１６】
さらに本発明の表示装置の駆動方法は、上記課題を解決するために、前記非表示領域とする画素への間欠書込みの周期を、表示形態、アクティブ素子の種類、素子サイズ、対向電極の駆動法、液晶材料、補助容量ならびに前記表示領域の表示内容および面積の少なくとも１つに基づいて決定することを特徴とする。
【００１７】
上記の発明によれば、非表示領域とする画素への間欠書込みの周期、従ってリフレッシュレートを、バックライトを使用するか否かの表示形態、アモルファス、微結晶、多結晶等の結晶粒の大きさなどであるアクティブ素子の種類、チャネル長Ｌおよびチャネル幅Ｗなどの素子サイズ、対向電極の駆動法、液晶材料、補助容量ならびに表示領域の表示内容および面積の少なくとも１つに基づいて決定するので、表示品位に影響を与えない範囲で、リフレッシュレートを最も低い周波数に選ぶことができる。
【００１８】
さらに本発明の表示装置の駆動方法は、上記課題を解決するために、前記非表示領域の画素に対して、画素への電圧印加期間における一方の極性の電圧の実効値と他方の極性の電圧の実効値との差が所定値以下となるように両極性で間欠書込みすることを特徴とする。
【００１９】
上記の発明によれば、非表示領域の画素に両極性で間欠書込みを行い、その電圧印加時間における一方の電圧の実効値と他方の極性の電圧の実効値との差が所定値以下となるようにするので、例えば上記所定値を小さい値に設定することにより、ある一方の極性に偏らずに間欠書込みすることができる。従って、リフレッシュレートを低くした書込みであっても、液晶材料の劣化を抑制するための画素の極性反転駆動を行うことができ、さらにはこの極性反転駆動をフリッカが生じないように行うことができる。
【００２０】
さらに本発明の参考に係る表示装置の駆動方法は、上記課題を解決するために、前記非表示領域の画素への書込み極性を、前回までの書込み極性に対応するように設定することを特徴とする。
【００２１】
上記の発明によれば、非表示領域の画素への書込み極性を、前回までの書込み極性に対応するように設定するので、各極性の電圧の実効値の差を正確に所定値以下にすることができる。
【００２２】
さらに本発明の表示装置の駆動方法は、上記課題を解決するために、前記非表示領域の画素への書込み極性を、前回までの書込み極性に基づいて自動調整することを特徴とする。
【００２３】
上記の発明によれば、非表示領域の画素への書込み極性を、前回までの書込み極性に基づいて自動調整するので、各極性の電圧の実効値の差を正確に所定値以下にすることができる。また、メモリを使用して書込み極性を予め記憶しておく場合にはリフレッシュレートの種類だけのメモリ容量が必要となるが、書込み極性を自動調整する方式は、前回までの書込み極性から次の書込み極性を判定すればよく、リフレッシュレートの種類だけのメモリを必要としない点で、様々なリフレッシュレートに容易に対応することができる。
【００２４】
さらに本発明の表示装置の駆動方法は、上記課題を解決するために、前記複数の領域は２つの表示領域であり、一方の表示領域の画素にデータを毎フレーム書込むまたは間欠書込みし、他方の表示領域の画素にデータを、前記一方の表示領域の画素への書込みよりも低いリフレッシュレートで間欠書込みすることを特徴とする。
【００２５】
上記の発明によれば、ＴＦＴアクティブマトリクス型等の表示装置において、、一方の表示領域の画素には、データを毎フレーム書込むまたは間欠書込みする。一方、他方の表示領域の画素には、一方の表示領域の画素への書込みよりも低いリフレッシュレートで画素にデータを間欠書込みする、これにより、他方の表示領域を、一方の表示領域に比べて大きな間隔でリフレッシュする。
【００２６】
したがって、２つの表示領域はそれぞれのリフレッシュレートで書込まれ、一方の表示領域の画素への書込みが他方の表示領域の画素に影響して、他方の表示領域に不所望な表示が発生してしまうことはない。また、データ信号線駆動回路は、他方の表示領域の走査時であっても書込みを行わない時は、大容量のデータ信号線を充電することなく、完全に停止することができる。こうして、消費電力を抑えつつ、表示品位を向上することができる。
【００２７】
さらに本発明の表示装置の駆動方法は、上記課題を解決するために、前記他方の表示領域の画素への間欠書込みの周期を、表示形態、アクティブ素子の種類、素子サイズ、対向電極の駆動法、液晶材料、補助容量ならびに前記一方の表示領域の表示内容および面積の少なくとも１つに基づいて決定することを特徴とする。
【００２８】
上記の発明によれば、他方の表示領域とする画素への間欠書込みの周期、従ってリフレッシュレートを、バックライトを使用するか否かの表示形態、アモルファス、微結晶、多結晶等の結晶粒の大きさなどであるアクティブ素子の種類、チャネル長Ｌおよびチャネル幅Ｗなどの素子サイズ、対向電極の駆動法、液晶材料、補助容量ならびに一方の表示領域の表示内容および面積の少なくとも１つに基づいて決定するので、表示品位に影響を与えない範囲で、リフレッシュレートを最も低い周波数に選ぶことができる。
【００２９】
さらに本発明の表示装置の駆動方法は、上記課題を解決するために、前記他方の表示領域の画素に対して、画素への電圧印加期間における一方の極性の電圧の実効値と他方の極性の電圧の実効値との差が所定値以下となるように両極性で間欠書込みすることを特徴とする。
【００３０】
上記の発明によれば、他方の表示領域の画素に両極性で間欠書込みを行い、その電圧印加時間における一方の電圧の実効値と他方の極性の電圧の実効値との差が所定値以下となるようにするので、例えば上記所定値を小さい値に設定することにより、ある一方の極性に偏らずに間欠書込みすることができる。従って、リフレッシュレートを低くした書込みであっても、液晶材料の劣化を抑制するための画素の極性反転駆動を行うことができ、さらにはこの極性反転駆動をフリッカが生じないように行うことができる。
【００３１】
さらに本発明の参考に係る表示装置の駆動方法は、上記課題を解決するために、前記他方の表示領域の画素への書込み極性を、前回までの書込み極性に対応するように設定することを特徴とする。
【００３２】
上記の発明によれば、他方の表示領域の画素への書込み極性を、前回までの書込み極性に対応するように設定するので、各極性の電圧の実効値の差を正確に所定値以下にすることができる。
【００３３】
さらに本発明の表示装置の駆動方法は、上記課題を解決するために、前記他方の表示領域の画素への書込み極性を、前回までの書込み極性に基づいて自動調整することを特徴とする。
【００３４】
上記の発明によれば、他方の表示領域の画素への書込み極性を、前回までの書込み極性に基づいて自動調整するので、各極性の電圧の実効値の差を正確に所定値以下にすることができる。また、メモリを使用して書込み極性を予め記憶しておく場合にはリフレッシュレートの種類だけのメモリ容量が必要となるが、書込み極性を自動調整する方式は、前回までの書込み極性から次の書込み極性を判定すればよく、リフレッシュレートの種類だけのメモリを必要としない点で、様々なリフレッシュレートに容易に対応することができる。
【００３５】
さらに本発明の表示装置の駆動方法は、上記課題を解決するために、前記複数の領域は３つ以上の領域であり、前記３つ以上の領域に対して互いに異なるリフレッシュレートでそれぞれの画素にデータを書込むことを特徴とする。
【００３６】
上記の発明によれば、３つの領域はそれぞれのリフレッシュレートで書込まれ、ある領域の画素への書込みがそれよりもリフレッシュレートが低い領域の画素に影響して、不所望な表示が発生してしまうことはない。また、データ信号線駆動回路は、ある領域において走査時であっても書込みを行わない時は、大容量のデータ信号線を充電することなく、完全に停止することができる。こうして、消費電力を抑えつつ、表示品位を向上することができる。
【００３７】
さらに本発明の表示装置の駆動方法は、上記課題を解決するために、前記３つ以上の領域の少なくとも１つの領域の画素に対して、画素への電圧印加期間における一方の極性の電圧の実効値と他方の極性の電圧の実効値との差が所定値以下となるように両極性で間欠書込みすることを特徴とする。
【００３８】
上記の発明によれば、ある領域の画素に両極性で間欠書込みを行い、その電圧印加時間における一方の電圧の実効値と他方の極性の電圧の実効値との差が所定値以下となるようにするので、例えば上記所定値を小さい値に設定することにより、ある一方の極性に偏らずに間欠書込みすることができる。従って、リフレッシュレートを低くした書込みであっても、液晶材料の劣化を抑制するための画素の極性反転駆動を行うことができ、さらにはこの極性反転駆動をフリッカが生じないように行うことができる。
【００３９】
さらに本発明の参考に係る表示装置の駆動方法は、上記課題を解決するために、前記少なくとも１つの領域の画素への書込み極性を、前回までの書込み極性に対応するように設定することを特徴とする。
【００４０】
上記の発明によれば、ある領域の画素への書込み極性を、前回までの書込み極性に対応するように設定するので、各極性の電圧の実効値の差を正確に所定値以下にすることができる。
【００４１】
さらに本発明の表示装置の駆動方法は、上記課題を解決するために、前記少なくとも１つの領域の画素への書込み極性を、前回までの書込み極性に基づいて自動調整することを特徴とする。
【００４２】
上記の発明によれば、ある領域の画素への書込み極性を、前回までの書込み極性に基づいて自動調整するので、各極性の電圧の実効値の差を正確に所定値以下にすることができる。また、メモリを使用して書込み極性を予め記憶しておく場合にはリフレッシュレートの種類だけのメモリ容量が必要となるが、書込み極性を自動調整する方式は、前回までの書込み極性から次の書込み極性を判定すればよく、リフレッシュレートの種類だけのメモリを必要としない点で、様々なリフレッシュレートに容易に対応することができる。
【００４３】
本発明の表示装置は、上記課題を解決するために、アクティブマトリクス型の表示装置において、データ信号線駆動回路および走査信号線駆動回路を駆動して表示部の画素へのデータの書込みを制御する制御信号発生回路は、少なくとも２つのリフレッシュレートによって画素へのデータの書込みを制御することができ、前記表示部を複数の領域に分割し、前記複数の領域のそれぞれに対して、前記リフレッシュレートのいずれかで画素へのデータの書込みを制御し、画素への書込み極性を、前回までの書込み極性に基づいて自動調整する極性自動調整手段を有しており、前記極性自動調整手段は、アキュームレータ、比較器、スイッチ、第１加算器、第２加算器、交流化駆動回路、ラッチする回路、および、パルス通過許可部を備えており、画素のリフレッシュを行うフレーム期間にアクティブとなる信号をスキャン実行タイミング信号とし、画素のリフレッシュを行わないフレーム期間にアクティブとなる信号をスキャン非実行タイミング信号としたとき、前記アキュームレータは、前記アキュームレータの第１入力端子にアクティブな信号が入力されると＋１をカウントする一方、前記アキュームレータの第２入力端子にアクティブな信号が入力されると−１をカウントして、積算出力を前記比較器に入力し、前記比較器は、前記アキュームレータから入力される前記積算出力が０以上であれば前記比較器の第１出力端子からアクティブな信号を出力し、前記アキュームレータから入力される前記積算出力が０未満であれば前記比較器の第２出力端子からアクティブな信号を出力し、前記スイッチは、入力される前記スキャン実行タイミング信号がアクティブであるときに、前記比較器の前記第１出力端子と前記第１加算器の第１入力端子および前記ラッチする回路の第１入力端子との間の接続を行うとともに、前記比較器の前記第２出力端子と前記第２加算器の第１入力端子および前記ラッチする回路の第２入力端子との間の接続を行い、入力される前記スキャン実行タイミング信号が非アクティブであるときに、前記比較器の前記第１出力端子と前記第１加算器の第１入力端子および前記ラッチする回路の第１入力端子との間の遮断を行うとともに、前記比較器の前記第２出力端子と前記第２加算器の第１入力端子および前記ラッチする回路の第２入力端子との間の遮断を行い、前記ラッチする回路は、入力される前記スキャン実行タイミング信号がアクティブであるときにラッチ動作を行って、前記ラッチする回路の前記第１入力端子への入力を前記ラッチする回路の第１出力端子に出力するとともに、前記ラッチする回路の前記第２入力端子への入力を前記ラッチする回路の第２出力端子に出力し、前記パルス通過許可部は、入力される前記スキャン非実行タイミング信号がアクティブであるときに信号の通過を許可する状態となることにより、前記ラッチする回路の前記第１出力端子からの出力を通過させて前記第１加算器の第２入力端子に入力するとともに、前記ラッチする回路の前記第２出力端子からの出力を通過させて前記第２加算器の第２入力端子に入力し、前記第１加算器は、前記第１加算器の前記第１入力端子への入力と前記第１加算器の前記第２入力端子への入力とを加算して、前記アキュームレータの前記第１入力端子および前記交流化駆動回路の第１入力端子に入力し、
前記第２加算器は、前記第２加算器の前記第１入力端子への入力と前記第２加算器の前記第２入力端子への入力とを加算して、前記アキュームレータの前記第２入力端子およびおよび前記交流化駆動回路の第２入力端子に入力し、前記交流化駆動回路は、入力される前記スキャン実行タイミング信号がアクティブであるときには、前記交流化駆動回路の前記第１入力端子にアクティブな信号が入力されると前記書込み極性を正極性とする駆動信号を発生させるとともに、前記交流化駆動回路の前記第２入力端子にアクティブな信号が入力されると前記書込み極性を負極性とする駆動信号を発生させ、入力される前記スキャン非実行タイミング信号がアクティブであるときにはいずれの前記駆動信号も発生させない、ことを特徴とする。
また、本発明の表示装置は、上記課題を解決するために、アクティブマトリクス型の表示装置において、データ信号線駆動回路および走査信号線駆動回路を駆動して表示部の画素へのデータの書込みを制御する制御信号発生回路は、少なくとも２つのリフレッシュレートによって画素へのデータの書込みを制御することができ、前記表示部を複数の領域に分割し、前記複数の領域のそれぞれに対して、前記リフレッシュレートのいずれかで画素へのデータの書込みを制御することを特徴とする。
【００４４】
上記の発明によれば、表示部で分割された複数の領域のそれぞれに対して、少なくとも２つのリフレッシュレートのいずれかで画素にデータを書込む。この結果、アクティブ素子を用いて表示部に表示および非表示などのように複数種類の態様の表示を行うにあたって、消費電力を抑えつつ、表示品位を向上することができる表示装置を提供することができる。
【００４５】
さらに本発明の表示装置は、上記課題を解決するために、前記制御信号発生回路は、前記複数の領域として表示領域と非表示領域との２つの領域に分割し、前記表示領域とする画素へのデータの書込みを毎フレーム行わせ、前記非表示領域とする画素へは非表示とするためのデータを間欠書込みさせることを特徴とする。
【００４６】
上記の発明によれば、ＴＦＴアクティブマトリクス型等の表示装置において、パーシャル駆動を行うにあたって、表示領域の画素には、データを毎フレーム書込む。一方、非表示領域の画素には、表示領域の画素への書込みよりも低いリフレッシュレートで画素にデータを間欠書込みする、すなわち、非表示とするためのデータ（電圧、電流）を、最初のフレームだけではなく、定期的または任意のフレームに１回、書込みを行う。この結果、アクティブ素子を用いる表示装置でパーシャル駆動を行うにあたって、消費電力を抑えつつ、表示品位を向上することができる表示装置を提供することができる。
【００４７】
さらに本発明の表示装置は、上記課題を解決するために、前記非表示領域とする画素への間欠書込みの周期を、表示形態、アクティブ素子の種類、素子サイズ、対向電極の駆動法、液晶材料、補助容量ならびに部分表示領域の表示内容および面積の少なくとも１つに基づいて決定することを特徴とする。
【００４８】
上記の発明によれば、表示品位に影響を与えない範囲で、リフレッシュレートを最も低い周波数に選ぶことができる。
【００４９】
さらに本発明の表示装置は、上記課題を解決するために、前記非表示領域の各画素に対して、画素への電圧印加期間における一方の極性の電圧の実効値と他方の極性の電圧の実効値との差が所定値以下となるように両極性で間欠書込みすることを特徴とする。
【００５０】
上記の発明によれば、リフレッシュレートを低くした書込みであっても、液晶材料の劣化を抑制するための画素の極性反転駆動を行うことができ、さらにはこの極性反転駆動をフリッカが生じないように行うことができる。
【００５１】
さらに本発明の参考に係る表示装置は、上記課題を解決するために、前記非表示領域の画素への書込み極性を、前回までの書込み極性に対応するように設定する極性設定手段を有することを特徴とする。
【００５２】
上記の発明によれば、ある領域の画素への書込み極性を、前回までの書込み極性に対応するように設定するので、各極性の電圧の実効値の差を正確に所定値以下にすることができる。
【００５３】
さらに本発明の表示装置は、上記課題を解決するために、前記非表示領域の画素への書込み極性を、前回までの書込み極性に基づいて自動調整する極性自動調整手段を有することを特徴とする。
【００５４】
上記の発明によれば、ある領域の画素への書込み極性を、前回までの書込み極性に基づいて自動調整するので、各極性の電圧の実効値の差を正確に所定値以下にすることができる。また、リフレッシュレートの種類だけのメモリを必要としない点で、様々なリフレッシュレートに容易に対応することができる。
【００５５】
さらに本発明の表示装置は、上記課題を解決するために、前記制御信号発生回路は、前記複数の領域として２つの表示領域に分割し、一方の表示領域の画素へのデータの書込みを毎フレーム行わせ、他方の表示領域の画素へはデータを間欠書込みさせることを特徴とする。
【００５６】
上記の発明によれば、２つの表示領域はそれぞれのリフレッシュレートで書込まれ、一方の表示領域の画素への書込みが他方の表示領域の画素に影響して、他方の表示領域に不所望な表示が発生してしまうことはない。また、消費電力を抑えつつ、表示品位を向上することができる。
【００５７】
さらに本発明の表示装置は、上記課題を解決するために、前記他方の表示領域の画素への間欠書込みの周期を、表示形態、アクティブ素子の種類、素子サイズ、対向電極の駆動法、液晶材料、補助容量ならびに一方の表示領域の表示内容および面積の少なくとも１つに基づいて決定することを特徴とする。
【００５８】
上記の発明によれば、表示品位に影響を与えない範囲で、リフレッシュレートを最も低い周波数に選ぶことができる。
【００５９】
さらに本発明の表示装置は、上記課題を解決するために、前記他方の表示領域の画素に対して、画素への電圧印加期間における一方の極性の電圧の実効値と他方の極性の電圧の実効値との差が所定値以下となるように両極性で間欠書込みすることを特徴とする。
【００６０】
上記の発明によれば、リフレッシュレートを低くした書込みであっても、液晶材料の劣化を抑制するための画素の極性反転駆動を行うことができ、さらにはこの極性反転駆動をフリッカが生じないように行うことができる。
【００６１】
さらに本発明の参考に係る表示装置は、上記課題を解決するために、前記他方の表示領域の画素への書込み極性を、前回までの書込み極性に対応するように設定する極性設定手段を有することを特徴とする。
【００６２】
上記の発明によれば、ある領域の画素への書込み極性を、前回までの書込み極性に対応するように設定するので、各極性の電圧の実効値の差を正確に所定値以下にすることができる。
【００６３】
さらに本発明の表示装置は、上記課題を解決するために、前記他方の表示領域の画素への書込み極性を、前回までの書込み極性に基づいて自動調整する極性自動調整手段を有することを特徴とする。
【００６４】
上記の発明によれば、ある領域の画素への書込み極性を、前回までの書込み極性に基づいて自動調整するので、各極性の電圧の実効値の差を正確に所定値以下にすることができる。また、リフレッシュレートの種類だけのメモリを必要としない点で、様々なリフレッシュレートに容易に対応することができる。
【００６５】
さらに本発明の表示装置は、上記課題を解決するために、前記制御信号発生回路は、前記複数の領域として３つ以上の領域に分割し、前記３つ以上の領域に対して互いに異なるリフレッシュレートでそれぞれの画素にデータを書込ませることを特徴とする。
【００６６】
上記の発明によれば、３つの領域はそれぞれのリフレッシュレートで書込まれ、ある領域の画素への書込みがそれよりもリフレッシュレートが低い領域の画素に影響して、不所望な表示が発生してしまうことはない。また、消費電力を抑えつつ、表示品位を向上することができる。
【００６７】
さらに本発明の表示装置は、上記課題を解決するために、前記３つ以上の領域の少なくとも１つの領域の画素に対して、画素への電圧印加期間における一方の極性の電圧の実効値と他方の極性の電圧の実効値との差が所定値以下となるように両極性で間欠書込みすることを特徴とする。
【００６８】
上記の発明によれば、リフレッシュレートを低くした書込みであっても、液晶材料の劣化を抑制するための画素の極性反転駆動を行うことができ、さらにはこの極性反転駆動をフリッカが生じないように行うことができる。
【００６９】
さらに本発明の参考に係る表示装置は、上記課題を解決するために、前記少なくとも１つの領域の画素への書込み極性を、前回までの書込み極性に対応するように設定する極性設定手段を有することを特徴とする。
【００７０】
上記の発明によれば、ある領域の画素への書込み極性を、前回までの書込み極性に対応するように設定するので、各極性の電圧の実効値の差を正確に所定値以下にすることができる。
【００７１】
さらに本発明の表示装置は、上記課題を解決するために、前記少なくとも１つの領域の画素への書込み極性を、前回までの書込み極性に基づいて自動調整する極性自動調整手段を有することを特徴とする。
【００７２】
上記の発明によれば、ある領域の画素への書込み極性を、前回までの書込み極性に基づいて自動調整するので、各極性の電圧の実効値の差を正確に所定値以下にすることができる。また、リフレッシュレートの種類だけのメモリを必要としない点で、様々なリフレッシュレートに容易に対応することができる。
【００７３】
さらに本発明の表示装置は、上記課題を解決するために、前記データ信号線駆動回路は、前記複数の領域のうち、少なくとも１つの領域の画素へのデータの書込みを行う多階調ドライバと、前記複数の領域のうち、前記多階調ドライバによって書込みが行われる領域以外の領域の画素へのデータの書込みを行う２値ドライバとで構成され、前記制御信号発生回路は、前記多階調ドライバと前記２値ドライバとを択一的に駆動することを特徴とする。
【００７４】
上記の発明によれば、たとえば外部からの信号を多階調ドライバに供給して多階調を表示し、２値ドライバに供給して２値の表示を行う場合、前記多階調ドライバへ入力される液晶印加電圧は外部から供給されるアナログ信号であり、該アナログ信号の周波数にもよるけれども、非常に高性能のアナログアンプが前記制御信号発生回路に必要となる。これに対して、前記２値ドライバは外部から入力されるデジタル（２値）信号を該２値ドライバ内に保持し、別途に外部から供給されるＤＣまたは液晶の交流駆動方法にもよるけれども、たとえば１Ｈ反転駆動等、非常に低い周波数の液晶印加電圧を、前記保持したデジタルデータに応じて選択するので、前記制御信号発生回路には、前記液晶印加電圧を出力するのに前記高性能のアナログアンプを必要とせず、場合によっては前記ＤＣ電圧を出力するだけでよい。
【００７５】
そして、アナログアンプが高性能であると消費電力が大きくなるのに対して、これら２つのドライバを走査信号線駆動回路や各画素とともに同一ガラス基板に作成した場合には、殆どコストに影響を与えることはない。したがって、これら２つのドライバを搭載し、それらを選択的に使用することで、前記高性能のアナログアンプを使用する機会を減らし、低消費電力化を図ることができる。
【００７６】
さらに本発明の表示装置は、上記課題を解決するために、前記多階調ドライバは複数のドライバを備え、前記多階調ドライバの前段側のドライバの最後段のシフトレジスタからの転送パルスを次段側のドライバの最前段のシフトレジスタへ転送する切換え回路をさらに備え、前記制御信号発生回路は、前記切換え回路による転送パルスの転送の許可および禁止を制御することを特徴とする。
【００７７】
上記の発明によれば、切換え回路によって前段側のドライバの最後段のシフトレジスタから次段側のドライバの最前段のシフトレジスタへ転送パルスの転送を許可するときには両ドライバに対応する領域に、多階調ドライバによる高いリフレッシュレートでの書込みを行うことができ、また、切換え回路によって転送パルスの転送を禁止するときには前段側のドライバに対応する領域に多階調ドライバによる書込みを行って、後段側のドライバに対応する領域に２値ドライバによる低いリフレッシュレートでの書込みを行うことができる。従って、多階調表示と２値表示とを複雑に組み合わせた表示を行うことができる。
【００７８】
さらに本発明の表示装置は、上記課題を解決するために、前記２値ドライバは、シフトレジスタと、前記２値ドライバの前記シフトレジスタの出力パルスに応答して２値の映像信号をラッチするラッチ回路と、前記ラッチ回路からの出力に応じた液晶印加電圧を選択する複数のセレクタとを備え、前記複数のセレクタのそれぞれをアクティブあるいは非アクティブとする転送位置指示回路をさらに備え、前記制御信号発生回路は、前記転送位置指示回路による前記複数のセレクタのそれぞれのアクティブおよび非アクティブを制御することを特徴とする。
【００７９】
上記の発明によれば、転送位置指示回路によってアクティブとされるセレクタから、ラッチ回路からの出力に応じた液晶印加電圧を選択することにより、２値ドライバによって領域を選択して２値表示を行うことができる。従って、多階調表示と２値表示とを複雑に組み合わせた表示を行うことができる。
【００８０】
さらに本発明の表示装置は、上記課題を解決するために、前記走査信号線駆動回路は、ｍ段のシフトレジスタとｍ個の第１の論理回路とを備え、前記ｍ個の第１の論理回路のそれぞれは、前記ｍ段のシフトレジスタの対応する段からのパルスが入力されると共に、該パルスの出力の許可および禁止を制御するためのパルス幅制御信号が入力され、前記制御信号発生回路は、前記パルス幅制御信号のパルス幅を制御することを特徴とする。
【００８１】
上記の発明によれば、ｍ個の第１の論理回路のそれぞれがｍ段のシフトレジスタの対応する段から入力されるパルスを、制御信号発生回路によってパルス幅が制御されたパルス幅制御信号によって出力許可されると、その第１の論理回路からは走査信号をアクティブとして書込みを行うことができ、出力禁止されると、走査信号を非アクティブとして書込みを行わないようにすることができる。
【００８２】
さらに本発明の表示装置は、上記課題を解決するために、前記走査信号線駆動回路は、前記ｍ段のシフトレジスタと前記ｍ個の第１論理回路との間にｍ個の第２論理回路をさらに備え、前記ｍ個の第２論理回路のそれぞれは、前記ｍ段のシフトレジスタの対応する段の入力パルスと出力パルスとから、前記ｍ段のシフトレジスタの対応する段からの前記パルスを作成することを特徴とする。
【００８３】
上記の発明によれば、ｍ段のシフトレジスタの対応する段の入力パルスと出力パルスとから、第１の論理回路が出力すべきあるいは出力を禁止すべきパルスを作成することができる。
【００８４】
さらに本発明の表示装置は、上記課題を解決するために、前記走査信号線駆動回路は複数のドライバを備え、前記走査信号線駆動回路の前段側のドライバの最後段のシフトレジスタからの転送パルスを、次段側のドライバの最前段のシフトレジスタへ転送するフレーム制御回路をさらに備え、前記制御信号発生回路は、前記フレーム制御回路による前記転送パルスの転送の許可および禁止を制御することを特徴とする。
【００８５】
上記の発明によれば、フレーム制御回路によって前段側のドライバの最後段のシフトレジスタから次段側のドライバの最前段のシフトレジスタへ転送パルスの転送を許可するときには両ドライバに対応する領域に、同じ高いリフレッシュレートでの書込みを行うことができ、また、フレーム制御回路によって転送パルスの転送を禁止するときには前段側のドライバに対応する領域に高いリフレッシュレートによる書込みを行って、後段側のドライバに対応する領域に低いリフレッシュレートでの書込みを行うことができる。
【００８６】
さらに本発明の表示装置は、上記課題を解決するために、前記アクティブ素子が、多結晶シリコン薄膜トランジスタからなることを特徴とする。
【００８７】
上記の発明によれば、多結晶シリコン薄膜トランジスタは移動度が高い反面、オフ抵抗が低く、オフ時のリーク電流が大きいので、本発明が特に有効である。
【００８８】
【発明の実施の形態】
本発明の実施の一形態について、図１〜図８に基づいて説明すれば、以下のとおりである。
【００８９】
図１は、本発明の表示装置の実施の一形態に係る画像表示装置である液晶表示装置１１の電気的構成を示すブロック図である。この液晶表示装置１１は、前記ＴＦＴアクティブマトリクス型の液晶表示装置であり、大略的に、表示部１２と、走査信号線駆動回路ＧＤと、データ信号線駆動回路ＳＤ１と、データ信号線駆動回路ＳＤ２と、制御信号発生回路ＣＴＬとを備えて構成されている。
【００９０】
前記表示部１２では、相互に交差する複数の走査信号線Ｇ１，Ｇ２，…，Ｇｍ（総称するときには、以下参照符Ｇで示す）およびデータ信号線Ｓ１，Ｓ２，…，Ｓｎ（総称するときには、以下参照符Ｓで示す）によってマトリクス状に区画された各領域に画素ＰＩＸが配置される。前記各画素ＰＩＸは、図２で示されるように、前記ＴＦＴから成るアクティブ素子ＳＷと、画素容量Ｃｐとを備えて構成される。前記走査信号線Ｇが選択走査されると、アクティブ素子ＳＷはデータ信号線Ｓの後述する映像信号ＤＡＴまたは電位ＶＢ，ＶＷを前記画素容量Ｃｐに取込み、前記画素容量Ｃｐが非選択期間にもその映像信号ＤＡＴまたは電位ＶＢ，ＶＷを保持して、継続して表示を行う。前記画素容量Ｃｐは、液晶容量ＣＬと、補助容量Ｃｓとによって形成されている。
【００９１】
図３は、前記走査信号線駆動回路ＧＤの一構成例を示すブロック図である。この走査信号線駆動回路ＧＤは、前記各走査信号線Ｇ１〜Ｇｍに対応したｍ段のシフトレジスタＦ１〜Ｆｍと、ＮＡＮＤゲートＡ１〜Ａｍと、ＮＯＲゲートＢ１〜Ｂｍとを備えて構成される。前記制御信号発生回路ＣＴＬからのクロック信号ＣＫＧ、その反転信号ＣＫＧＢおよび走査スタート信号ＳＰＧ等のタイミング信号に同期して、各シフトレジスタＦ１〜Ｆｍは、前記走査スタート信号ＳＰＧのパルスを順次出力する。ＮＡＮＤゲートＡ１〜Ａｍは、それぞれ対応するシフトレジスタＦ１〜Ｆｍの入出力間の否定論理積をとり、対応するＮＯＲゲートＢ１〜Ｂｍの一方の入力へそれぞれ出力する。前記ＮＯＲゲートＢ１〜Ｂｍの他方の入力には、前記制御信号発生回路ＣＴＬからのパルス幅制御信号ＰＷＣが共通に入力されており、前記ＮＡＮＤゲートＡ１〜Ａｍからの出力との否定論理和が求められる。
【００９２】
したがって、各ＮＯＲゲートＢ１〜Ｂｍから走査信号線Ｇ１〜Ｇｍには、前記パルス幅制御信号ＰＷＣがアクティブである走査信号線のみ、そのパルス幅制御信号ＰＷＣのパルス幅に対応した選択パルスが順次出力される。このパルス幅制御信号ＰＷＣが走査信号線Ｇ１，Ｇ３についてアクティブとなり、走査信号線Ｇ２について非アクティブとなった場合の該走査信号線駆動回路ＧＤの各部の波形を、図４で示す。
【００９３】
図３では、前記走査信号線駆動回路ＧＤを、前記各走査信号線Ｇ１〜Ｇｍに対応したｍ段のシフトレジスタＦ１〜Ｆｍと、ＮＡＮＤゲートＡ１〜Ａｍと、ＮＯＲゲートＢ１〜Ｂｍとを備えて構成されているが、本発明はこの構成に限定されない。ＮＯＲゲートＢ１〜Ｂｍを第１の論理回路、ＮＡＮＤゲートＡ１〜Ａｍを第２の論理回路とすると、第２の論理回路は必ずしも必要ではなく、ｍ段のシフトレジスタからのパルスが第１の論理回路へ直接入力されても良い。また、第１の論理回路はＮＯＲゲートに限定されず、第２の論理回路はＮＡＮＤゲートに限定されるものでもない。
【００９４】
一方、前記データ信号線駆動回路ＳＤ１は、シフトレジスタ１３およびサンプリング回路１４から構成され、シフトレジスタ１３が前記制御信号発生回路ＣＴＬからのクロック信号ＣＫＳ、その反転信号ＣＫＳＢおよびデータ走査スタート信号ＳＰＳ１等のタイミング信号に同期して、サンプリング回路１４のアナログスイッチに入力された映像信号ＤＡＴをサンプリングさせ、必要に応じて各データ信号線Ｓに書込む。
【００９５】
また、前記データ信号線駆動回路ＳＤ１が前記データ信号線Ｓに多階調の映像信号ＤＡＴを書込むのに対して、データ信号線駆動回路ＳＤ２は、前記電位ＶＢまたはＶＷの２値データを書込む。それらの電位ＶＢまたはＶＷが、対向電極の電位に応じて選択され、後述するパーシャル駆動時の非表示領域における非表示データとなる。
【００９６】
前記データ信号線駆動回路ＳＤ２は、大略的に、シフトレジスタ１５と、ラッチ回路１６と、セレクタ１７とを備えて構成される。前記シフトレジスタ１５は、前記データ信号線駆動回路ＳＤ１のシフトレジスタ１３と同様に、多段に縦続接続されたフリップフロップから成り、制御信号発生回路ＣＴＬからクロック信号ＣＫＳ，ＣＫＳＢおよびデータ走査スタート信号ＳＰＳ２が入力されると、相互に隣接する前記各フリップフロップ間から前記データ走査スタート信号ＳＰＳ２が出力されてラッチパルスとなり、これに応答してラッチ回路１６は、制御信号発生回路ＣＴＬから入力される２値の映像信号ＲＧＢを順にラッチしてゆく。セレクタ１７は、前記制御信号発生回路ＣＴＬから入力される制御信号ＴＲＦに応答して、図示しない電源から入力される液晶印加電圧ＶＢと液晶印加電圧ＶＷとの何れかを、前記映像信号ＲＧＢに応じて選択し、各データ信号線Ｓに出力する。
【００９７】
ここで、一般的に、外部から供給されるアナログデータは、外部のアナログアンプを介して供給されるけれども、そのアナログアンプの消費電力は非常に大きく、したがって２値の液晶印加電圧ＶＢ，ＶＷは、前記アナログアンプを介して外部から直接供給するよりも、前記データ信号線駆動回路ＳＤ２のように映像信号ＲＧＢで入力し、電源から与えられる液晶印加電圧ＶＢ，ＶＷを選択して出力する方が、低消費電力化に寄与することができる。
【００９８】
なお、この図１の例では、データ信号線Ｓの一端にデータ信号線駆動回路ＳＤ１が設けられ、他端にデータ信号線駆動回路ＳＤ２が設けられているけれども、これらの回路が表示部１２の同じ側に設けられていても同様の効果を発揮することができる。
【００９９】
図５は、上述のように構成される液晶表示装置１１のパーシャル駆動時の表示例を示す図である。この図５の例では、表示部１２において、任意の走査信号線Ｇｉを境界として、走査信号線Ｇ１〜Ｇｉ−１の領域が部分表示領域Ｐ１となり、残余の走査信号線Ｇｉ〜Ｇｍの領域が非表示領域Ｐ２となっている。この図５の例では、前記部分表示領域Ｐ１は前記データ信号線駆動回路ＳＤ１によって駆動されて多階調表示が行われ、前記非表示領域Ｐ２は前記データ信号線駆動回路ＳＤ２によって駆動されてブランク表示、すなわち白または黒（点灯または非点灯）の表示が行われている。なお、部分表示領域Ｐ１が２値表示である場合は、前記データ信号線駆動回路ＳＤ２によって駆動されてもよい。
【０１００】
図６は、上述のような駆動方法を説明するための波形図である。前記制御信号発生回路ＣＴＬからのパルス幅制御信号ＰＷＣは、前記部分表示領域Ｐ１に対応した走査信号線Ｇ１〜Ｇｉ−１の選択期間については、毎フレームアクティブとなっている。これに対応して、前記制御信号発生回路ＣＴＬから前記データ信号線駆動回路ＳＤ１へのデータ走査スタート信号ＳＰＳ１も、毎フレーム、走査信号線Ｇ１〜Ｇｉ−１の選択期間については、アクティブとなっている。これによって、前記データ信号線駆動回路ＳＤ１は、前記制御信号発生回路ＣＴＬからのクロック信号ＣＫＳ、その反転信号ＣＫＳＢおよびデータ走査スタート信号ＳＰＳ１等のタイミング信号に同期して、毎フレーム毎に、前記部分表示領域Ｐ１に対応した走査信号線Ｇ１−１〜Ｇｉの選択期間は、図示しない映像信号ＤＡＴを各データ信号線Ｓに書込み、残余の非表示領域Ｐ２に対応した走査信号線Ｇｉ〜Ｇｍの選択期間は、停止している。
【０１０１】
これに対して、前記パルス幅制御信号ＰＷＣは、第１フレームおよび第１６フレーム…の１５フレームに１回だけ、前記非表示領域Ｐ２に対応した走査信号線Ｇｉ〜Ｇｍの選択期間も、アクティブとなる。これに対応して、前記制御信号発生回路ＣＴＬから前記データ信号線駆動回路ＳＤ２へのデータ走査スタート信号ＳＰＳ２も、１５フレームに１回だけ、走査信号線Ｇｉ〜Ｇｍの選択期間については、アクティブとなっている。これによって、前記データ信号線駆動回路ＳＤ２は、前記制御信号発生回路ＣＴＬからのクロック信号ＣＫＳ、その反転信号ＣＫＳＢおよびデータ走査スタート信号ＳＰＳ２等のタイミング信号に同期して、１５フレームに１回だけ、前記非表示領域Ｐ２に対応した走査信号線Ｇｉ〜Ｇｍの選択期間は、図示しない２値の映像信号ＲＧＢに対応した非表示となる液晶印加電圧ＶＢまたはＶＷを各データ信号線Ｓに書込み、残余の部分表示領域Ｐ１に対応した走査信号線Ｇ１〜Ｇｉ−１の選択期間は、停止している。
【０１０２】
したがって、データ信号線駆動回路ＳＤ１と走査信号線駆動回路ＧＤとによって、部分表示領域Ｐ１に、たとえば１５Ｈｚのリフレッシュレートで映像信号ＤＡＴが書換えられ、データ信号線駆動回路ＳＤ２と走査信号線駆動回路ＧＤとによって、非表示領域Ｐ２に、１Ｈｚのリフレッシュレートで非表示となる液晶印加電圧ＶＢまたはＶＷが書換えられることになる。
【０１０３】
以上の動作を繰返すことによって、表示部１２を部分表示領域Ｐ１と非表示領域Ｐ２とに区分し、前記非表示領域Ｐ２の画素には、非表示とするための液晶印加電圧ＶＢまたはＶＷを、最初のフレームだけではなく、１５フレームに１回、書込みを行う。
【０１０４】
尚、本発明でのフレームとは、映像信号側ではなく画像表示装置側からみたものであり、例えば、インタレース方式の映像信号の場合を考えると、奇数フィールドおよび偶数フィールドのそれぞれにおいて、画像表示装置の全画素への書き込みを行っている場合（画像表示装置が１フレームの走査線と同じ場合には、映像信号１行分のデータを２行に渡って書き込んだり、画像表示装置が１フィールドの走査線と同じ場合には、映像信号１行分のデータを１行毎に書き込む場合などがある）には、映像信号の１フィールドが画像表示装置の１フレームということになる。
【０１０５】
図７は、上述のような動作を実現するタイミングジェネレータ２０の電気的構成を示すブロック図である。このタイミングジェネレータ２０は、前記制御信号発生回路ＣＴＬに内蔵され、前記クロック信号ＣＫＳおよびデータ走査スタート信号ＳＰＳ１，ＳＰＳ２ならびに前記パルス幅制御信号ＰＷＣ等を作成する。このタイミングジェネレータ２０は、大略的に、インタフェイス部１８と、カウンタ１９と、前記各種の信号ＣＫＳ，ＳＰＳ１，ＳＰＳ２，ＰＷＣ等に対応したレジスタＲ１〜ＲｋおよびコンパレータＣＯＭＰ１〜ＣＯＭＰｋとを備えて構成されている。
【０１０６】
前記インタフェイス部１８は、全画面表示モードとパーシャル表示モードとの切換えなどの外部からの各種コマンドを受付け、パルスのタイミングを規定するための波形整形指示データＤａｔａを作成し、各レジスタＲ１〜ＲｋをアドレスデータＡｄｄｒｅｓｓで指定しながら、該レジスタＲ１〜Ｒｋにセットしてゆく。一方、カウンタ１９は、前記インタフェイス部１８でリセットされ、外部からのクロック信号ＣＫをカウントしてゆく。そのカウント値と前記各レジスタＲ１〜ＲｋのデータとがコンパレータＣＯＭＰ１〜ＣＯＭＰｋでそれぞれ比較され、アクティブとなるべきタイミングに、前記信号ＣＫＳ，ＳＰＳ１，ＳＰＳ２，ＰＷＣ等にパルスが出力される。したがって、前記コマンドによって各パルスのタイミングを任意に規定、すなわち部分表示領域Ｐ１と非表示領域Ｐ２との境界を任意に設定することができる。
【０１０７】
したがって、たとえば前記パルス幅制御信号ＰＷＣにおいて、全画面表示モードでは、前記図６において第１フレームや第１６フレームで示すように、総ての走査信号線Ｇ１〜Ｇｍの選択期間にパルスを出力し、これに対してパーシャル表示モードでは、前記図６において第２〜第１５フレームで示すように、走査信号線Ｇ１〜Ｇｉ−１の選択期間（図６ではＧ１〜Ｇ７）のみにパルスを出力する。こうして、前記パーシャル表示を行うことができる。
【０１０８】
このようにして、前記非表示領域Ｐ２を、部分表示領域Ｐ１に比べて大きな間隔でリフレッシュすることで、前記アクティブ素子ＳＷの移動度が高く、オフ時のリーク電流が大きくても、部分表示領域Ｐ１の画素への映像信号ＤＡＴの書込みが非表示領域Ｐ２の画素に影響して、該非表示領域Ｐ２に不定な電位を液晶に印加してしまい、クロストークなどの不所望な表示が発生してしまうことを無くすことができ、パーシャル表示の表示品位を向上することができる。
【０１０９】
また、データ信号線駆動回路ＳＤ１，ＳＤ２は、前記非表示領域Ｐ２の走査時であっても、書込みを行わない時は、大容量のデータ信号線Ｓを充電することなく、完全に停止することができる。そして、前記液晶印加電圧ＶＢまたはＶＷの２値のデータであっても、多階調のデータと画像表示装置の消費電力は大差ないので、２値のデータの書込みの機会を最少限とすることで、消費電力を削減することができる。
【０１１０】
ここで、上述のようなパーシャル駆動時における非表示領域Ｐ２のリフレッシュレートの選び方について説明する。リフレッシュレートは、表示品位に影響を与えない範囲で、最も低い周波数に選ばれることが望ましい。この表示品位を左右するパラメータとしては、表示形態、アクティブ素子ＳＷの種類、素子サイズ、対向電極の駆動法、液晶材料、補助容量Ｃｓならびに部分表示領域Ｐ１の表示内容および面積などである。前記素子の種類は、アモルファス、微結晶、多結晶等の結晶粒の大きさなどであり、前記素子サイズは、チャネル長Ｌおよびチャネル幅Ｗなどである。
【０１１１】
前記表示形態は、透過型と反射型との違いであり、すなわちバックライトを使用するか否かの違いであり、前記表示品位に最も大きな影響を与える。この点について詳述する。図８は、表示パネルのアクティブ素子ＳＷの部分の断面図である。このような構造で、前記反射型での使用時には、前面（図８の上側）側の充分離間した光源からの入射光は、パネル裏面で反射されて前面側へ出力される。これに対して、前記透過型での使用時には、裏面（図８の下側）から入射した光が、パネルを透過して前面側へ出力される。このとき、アクティブ素子ＳＷの半導体層に極近接しているバックライト用の光源からの光による光電効果によって、該半導体層に電荷が励起され、画素電位が変化してしまうことになる。したがって、反射型としての使用時の方がリフレッシュレートを低下可能であることが理解される。
【０１１２】
また、前記アクティブ素子ＳＷの種類、素子サイズおよび対向電極の駆動法は、前記アクティブ素子ＳＷのオフ時のリーク電流に影響する。たとえば、前記アモルファスよりも微結晶、微結晶よりも多結晶というように、結晶粒が大きくなる程、前記オフ抵抗が低くなってリーク電流が大きくなり、対向電極との電位差が大きくなる程、前記リーク電流が大きくなる。また、補助容量Ｃｓが大きくなる程、同じリーク電流であっても、表示品位に対する影響は小さくなる。こうして、前記各パラメータに応じて、前記非表示領域Ｐ２のリフレッシュレートが決定される。
【０１１３】
次に、上述のようにして決定されたリフレッシュレートを用いたリフレッシュタイミングの選び方について説明する。このリフレッシュタイミングは、フレーム反転駆動を行う場合に、前記部分表示領域Ｐ１については、毎フレームリフレッシュされるので、各画素ＰＩＸが特定の極性のみに保持されることはないけれども、前記非表示領域Ｐ２については、毎フレームリフレッシュされないので、等間隔のリフレッシュレートで各画素ＰＩＸがリフレッシュされると、特定の極性のみでリフレッシュされ続けてしまう場合が生じるために、検討が必要となるものである。なお、ライン反転駆動やドット反転駆動が行われているか否かは関係なく、各画素ＰＩＸの印加極性が毎フレーム反転していればよい。
【０１１４】
すなわち、たとえば奇数フレームを＋極性とし、偶数フレームを−極性とし、部分表示領域Ｐ１のフレーム周波数（フルフレーム周波数）を６０Ｈｚとした場合、表１には、非表示領域Ｐ２については、前記等間隔のリフレッシュレートで単純にフレームを間引いた場合のリフレッシュ極性を示す。これに対して、表２には、前回のリフレッシュ極性を考慮してフレームを間引いた場合のリフレッシュ極性を示す。
【０１１５】
【表１】
0004190862.tif 000002
【０１１６】
【表２】
0004190862.tif 000003
【０１１７】
したがって、表１から明らかなように、当然、１／２のフレーム周波数の３０Ｈｚおよび１／４のフレーム周波数の１５Ｈｚでは、リフレッシュの度毎に、毎回同じ＋極性が保持されることになる。また、５０Ｈｚ、８Ｈｚおよび５Ｈｚも毎回同じ＋極性が保持されている。したがって、上述のようにしてリフレッシュレートが決定されても、これらのフレーム周波数は、フレーム反転駆動を行う液晶表示装置には、単純には使用できなくなる。
【０１１８】
そこで、表２に示すように、極性を変更することで、１６フレーム期間などのある一定のフレーム期間で見たときに、ある一方の極性に偏ってリフレッシュされることを防止することができる。すなわち、前記５０Ｈｚでは、第７〜１１のフレームの極性が反転されており、前記３０Ｈｚでは、第３，７，１１，１５のフレームの極性が反転されており、前記１５Ｈｚでは、第５，１３のフレームの極性が反転されており、前記８Ｈｚでは、第９のフレームの極性が反転されており、前記５Ｈｚでは、第１３のフレームの極性が反転されている。
【０１１９】
また、４０Ｈｚでは、第４，５，７，８，１６，１７のフレームの極性が反転されている。これによって、できるだけ、同じ極性が長く続かないように配慮されている。なお、このようにフレームの極性を本来の極性から反転するのではなく、同じ極性が長く続く可能性が高くなるけれども、前記フレームの間引きを不等間隔とすることで、フレームの極性を本来の極性とし、制御を簡略化するようにしてもよい。
【０１２０】
表２に示すような極性反転を行うためには、極性反転に関するデータ（例えば、表２に基づくデータ）をルックアップテーブルに記憶させるようにした、図１９に示すような構成の極性設定回路（極性設定手段）４０を用いて読み出せば良い。極性設定回路４０は、予め一連の設定極性を記憶しており、これによって非表示領域Ｐ２の画素への各書込み極性が、前回までの書込み極性に対応したものとして設定される。極性設定回路４０は、フレームカウンタ４１、テーブルＲＯＭ４２、セレクタ４３、および交流化駆動回路４４を備えている。
【０１２１】
フレームカウンタ４１は、フレーム周波数に応じてカウントを行い、フレームＮｏ（図１９のＦＮ）をテーブルＲＯＭ（ルックアップテーブル）４２に入力する。セレクタ４３は、対応するフレーム周波数を選択するためのものであり、セレクタ４３によって選択された信号ｓ４３がテーブルＲＯＭ４２に入力される。そして、テーブルＲＯＭ４２は、フレームＮｏ（ＦＮ）とセレクタ４３からの信号ｓ４３とにより、対応する極性信号ＰＯ、および極性信号ＰＯに応じて正・負極性の駆動信号を発生させるか否かを指定する信号ＡＣＴ／ＩＮＡＣＴを交流化駆動回路４４に出力している。
【０１２２】
また、ルックアップテーブルを用いずに、極性反転を自動で行う方式を取ることもできる。図２０に、極性反転を自動で行う方式を実現するための極性自動調整回路（極性設定手段、極性自動調整手段）５０の構成を示す。極性自動調整回路５０は、非表示領域Ｐ２の画素への書込み極性を、前回までの書込み極性に基づいて自動調整する。極性自動調整回路５０は、アキュムレータ５１、比較器５２、スイッチ５３、加算器５４，５５、交流化駆動回路５６、ラッチ回路５７、およびパルス通過許可部５８を備えている。
【０１２３】
アキュムレータ５１からの出力信号ｓ５１が比較器５２に入力され、該出力信号ｓ５１が０以上であれば、比較器５２の＋端子よりアクティブ信号ｓ５２１が出力され、該出力信号ｓ５１が０未満であれば、比較器５２の−端子よりアクティブ信号ｓ５２２が出力される。比較器５２からの信号（アクティブ信号ｓ５２１、ｓ５２２）はスイッチ５３および加算器５４、５５を通してアキュムレータ５１および交流化駆動回路５６に入力される。
【０１２４】
前回、比較器５２の＋端子よりアクティブ信号ｓ５２１が出力される場合には、アキュムレータ５１の−端子にアクティブ信号ｓ５２１が入力され、−１をカウントし、比較器の５２−端子よりアクティブ信号ｓ５２２が出力される場合には、アキュムレータ５１の＋端子にアクティブ信号ｓ５２２が入力され、＋１をカウントする。そして、アキュムレータ５１の＋端子にアクティブ信号が入力される場合には、交流化駆動回路５６で正極性の駆動信号が発生され、アキュムレータ５１の−端子にアクティブ信号が入力される場合には、交流化駆動回路５６で負極性の駆動信号が発生される。
【０１２５】
ここで、リフレッシュを行わないフレーム期間では、スキャン実行タイミング信号ＥＸＴが非アクティブとなり、スイッチ５３がＯＦＦとなる。スキャン実行タイミング信号ＥＸＴは交流化駆動回路５６およびラッチ回路５７にも入力されているが、このとき、ラッチ回路５７には前回の比較器５２からの信号（アクティブ信号ｓ５２１またはｓ５２２）が記憶されており、スキャン非実行タイミング信号ＮＸＴがアクティブとなり、ラッチ回路５７からの信号（加算器５４へ出力されるアクティブ信号ｓ５７１、または加算器５５へ出力されるアクティブ信号ｓ５７２）がパルス通過許可部５８を通してアキュムレータ５１および交流化駆動回路５６に入力される。パルス通過許可部５８は、スキャン非実行タイミング信号ＮＸＴがアクティブであるときに信号の通過を許可する。
【０１２６】
ラッチ回路５７の＋端子にアクティブ信号ｓ５２２が記憶されている場合には、アキュムレータ５１の＋端子に前回に引き続いてアクティブ信号が入力され、＋１をカウントし、ラッチ回路５７の−端子にアクティブ信号ｓ５２１が記憶されている場合には、アキュムレータ５１の−端子に前回に引き続いてアクティブ信号が入力され、−１をカウントする。そして、ラッチ回路５７からの出力信号（アクティブ信号ｓ５７１またはｓ５７２）が交流化駆動回路５６にも入力されるが、スキャン非実行タイミング信号ＮＸＴがアクティブであるため、スキャン非実行タイミング信号ＮＸＴが入力される交流化駆動回路５６では駆動信号を発生させることはない。
【０１２７】
ここで、図２０の回路構成を用いて、フレーム周波数が６０Ｈｚの場合を考えてみる（リフレッシュを行わないフレーム期間が存在しない）と、スキャン実行タイミング信号が常にアクティブであるため、アキュムレータ５１の初期値が０であるならば、交流化駆動回路５６から発生される駆動信号は、−，＋，−，＋，−，＋，−，＋，−，＋，−，＋，−，＋，−，＋となる。つまり、＋と−の保持期間が等しいことは明らかである。
【０１２８】
フレーム周波数が４０Ｈｚの場合を考えてみる（リフレッシュを行わないフレーム期間を表２と同じようにフレームＮｏ．３，６，９，１２，１５とする）と、スキャン実行タイミング信号ＥＸＴはフレームＮｏ．１，２，４，５，７，８，１０，１１，１３，１４でアクティブであり、スキャン非実行タイミング信号ＮＸＴはフレームＮｏ．３，６，９，１２，１５でアクティブであるため、アキュムレータ５１の初期値が０であるならば、交流化駆動回路５６から発生される駆動信号は、−，＋，（＋），−，−，（−），＋，＋，（＋），−，−，（−），＋，＋，（＋），−となる。（＋）および（−）は交流化駆動回路５６が駆動されていないが、前回のフレームでの極性の駆動信号が保持されていることを示しており、この場合にも＋と−の保持期間は等しくなる。
【０１２９】
フレーム周波数が３０Ｈｚの場合を考えてみる（リフレッシュを行わないフレーム期間を表２と同じようにフレームＮｏ．２，４，６，８，１０，１２，１４，１６とする）と、スキャン実行タイミング信号ＥＸＴはフレームＮｏ．１，３，５，７，９，１１，１３，１５でアクティブであり、スキャン非実行タイミング信号ＮＸＴはフレームＮｏ．２，４，６，８，１０，１２，１４，１６でアクティブであるため、アキュムレータ５１の初期値が０であるならば、交流化駆動回路５６から発生される駆動信号は、−，（−），＋，（＋），−，（−），＋，（＋），−，（−），＋，（＋），−，（−），＋，（＋）となる。（＋）および（−）は交流化駆動回路５６が駆動されていないが、前回のフレームでの極性の駆動信号が保持されていることを示しており、この場合にも＋と−との保持期間は等しくなる。他のフレーム周波数の場合にも、同じようなことが言える。
【０１３０】
ルックアップテーブルを用いる場合と極性反転を自動で行う方式の場合とでは、両方とも、１６フレーム期間などのある一定のフレーム期間で見たときに、ある一方の極性に偏ってリフレッシュされることを防止することができる。ルックアップテーブルを用いる場合の方が優れている点としては、フレーム周波数が４０Ｈｚの場合を見ればわかるように、同じ極性が長く続かない（今回の例示している１６フレーム期間で見ると、ルックアップテーブルでは同じ極性の３連続期間の保持は２回、極性反転を自動で行う方式では同じ極性の３連続期間の保持は４回）ように配慮できることであり、表示品位の向上という点で優位である。
【０１３１】
また、表示部が複数の領域でリフレッシュ周波数が異なることを考えてみたとき、ルックアップテーブルを用いる場合では、図１９に示す回路構成が１つあれば対応可能（セレクタ４３で、領域毎に使用するフレーム周波数を切換えるようにすれば良い）であるのに対して、極性反転を自動で行う方式の場合には、図２０に示す回路構成を複数用いなければならない可能性がある（２つの領域で、一方が６０Ｈｚ、もう一方が３０Ｈｚの場合には、６０Ｈｚに対しては図２０に示す回路は設けなくても良いため、１つで済むが、一方が４０Ｈｚ、もう一方が３０Ｈｚの場合には、２つ必要となる）。
【０１３２】
一方、極性反転を自動で行う方式の場合の方が優れている点としては、ルックアップテーブルでは様々なフレーム周波数に対応させるためには、メモリの容量をそれだけ増やす必要が出てくるが、極性反転を自動で行う方式は回路構成を変えることなく、様々なフレーム周波数に対応することができることである。どちらを用いた方が良いかは使用者の考え方しだいである。
【０１３３】
このようにして、フレーム反転駆動を行っても、表示品位の低下を防止することができる。なお、このような考え方は、パーシャル駆動に限らず、低消費電力化のために、フレーム周波数をフルフレーム周波数から低下させる場合全般に実施することができる。
【０１３４】
また、上記例は＋の期間と−の期間とができるだけ均等になるような極性の反転を行っているが、これは、非表示領域Ｐ２の画素に対して、画素への電圧印加期間における一方の極性の電圧の実効値と他方の極性の電圧の実効値との差が所定値以下となるように両極性で間欠書込みしていることに相当する。
【０１３５】
液晶表示装置の実際の駆動では正負の電圧差、例えば、画素電極に印加される電圧の正側の電圧値をＶ＋、負側の電圧値をＶ−とし、液晶材料を介して対向基板に印加される電圧をＶCOMとし、表示上全面一様な表示を行った場合、正側と負側とで、液晶に印加される電圧はそれぞれＶpix＋＝｜ＶCOM−Ｖ+｜、Ｖpix−＝｜ＶCOM−Ｖ−｜となる。電圧が均等とは、ΔＶpix＝（Ｖpix＋）−（Ｖpix−）＝０、つまり、Ｖpix＋＝Ｖpix−を意味する。このとき、液晶材料の信頼性の観点からはΔＶpix＜１５０ｍＶが望ましい。また、表示上ΔＶpixの値が大きくなってフリッカが表示に現れる場合には、表示品位の観点から、ΔＶpixの許容範囲をフリッカが生じないように設定することが望ましい。従って、均等に近い反転を行う場合、一般には各極性の期間のみならず、電圧の大きさも考慮して、正極性の電圧の実効値と負極性の電圧の実効値との差を所定値以下とすることで対処すればよい。
【０１３６】
上記所定値を小さい値に設定することにより、ある一方の極性に偏らずに間欠書込みすることができる。従って、リフレッシュレートを低くした書込みであっても、液晶材料の劣化を抑制するための画素の極性反転駆動を行うことができ、さらにはこの極性反転駆動をフリッカが生じないように行うことができる。
【０１３７】
本発明の実施の他の形態について、図９および図１０に基づいて説明すれば、以下のとおりである。
【０１３８】
図９は、本発明の表示装置の実施の他の形態に係る画像表示装置である液晶表示装置による表示例を示す図である。本実施の形態では、前述の液晶表示装置１１を使用することができる。注目すべきは、本実施の形態では、前記映像信号ＲＧＢは、前述の液晶表示装置１１では非表示とするデータ（たとえば、ライン反転駆動やドット反転駆動を行わない場合には、リフレッシュされるフレーム内では、前記液晶印加電圧ＶＢ，ＶＷの内、対向電極の電位に対して、非表示となる一方の電位のみ）であったのに対して、表示のためのデータ（前記液晶印加電圧ＶＢ，ＶＷの内、対向電極の電位に対して、表示となる他方の電位を含む）とすることである。
【０１３９】
すなわち、非表示とする画素への印加電圧を、たとえば前記ＶＷとするとき、表示とする画素への印加電圧を前記ＶＢとすることで、前記走査信号線Ｇ１−１〜Ｇｉの領域を図９（ａ）に示すように多階調表示領域Ｐ１ａとし、前記走査信号線Ｇｉ〜Ｇｍの領域を図９（ａ）に示すように２値表示領域Ｐ２ａとする。そして、２値表示領域Ｐ２ａのリフレッシュレートを、多階調表示領域Ｐ１ａのリフレッシュレートよりも低くすることで、表示品位の低下を抑えつつ、低消費電力化を図ることができる。
【０１４０】
これは、図１０に液晶の印加電圧Ｖと透過率Ｔとの関係を示すように、前記多階調表示領域Ｐ１ａでは前記印加電圧Ｖに応じて透過率Ｔが変化する線形域Ｈ１が使用され、前記２値表示領域Ｐ２ａでは前記印加電圧Ｖが多少変化しても透過率Ｔが殆ど変化しない非線形域Ｈ２，Ｈ３が使用されるためである。すなわち、２値表示領域Ｐ２ａのリフレッシュレートを、多階調表示領域Ｐ１ａのリフレッシュレートよりも低くしても、表示品位の低下が少ないためである。
【０１４１】
このような構成では、前記データ信号線駆動回路ＳＤ２は、２階調の映像信号ＲＧＢに応じて前記電位ＶＢまたはＶＷをデータ信号線Ｓに出力するものとなり、前記液晶表示装置１１は、携帯電話の表示装置などのように、使用時には前記データ信号線駆動回路ＳＤ１によって高い表示性能を発揮し、待機時には該データ信号線駆動回路ＳＤ２によって必要最小限の表示を比較的低い表示性能で実現するような用途に好適である。
【０１４２】
本発明の実施のさらに他の形態について、図１１〜図１３に基づいて説明すれば、以下のとおりである。
【０１４３】
図１１は、本発明の表示装置の実施のさらに他の形態に係る画像表示装置である液晶表示装置２１の電気的構成を示すブロック図である。この液晶表示装置２１は、前述の液晶表示装置１１に類似し、対応する部分には同一の参照符号を付して、その説明を省略する。注目すべきは、この液晶表示装置２１では、走査信号線駆動回路ＧＤ’が、２つの走査信号線駆動部ＧＤ１，ＧＤ２に分割されており、独立または同期して動作することが可能となっていることである。これに対応して、制御信号発生回路ＣＴＬａからはフレーム制御信号ＦＲＣＴＬが出力され、フレーム制御回路２２が前記走査信号線駆動部ＧＤ１からの出力に応答して走査信号線駆動部ＧＤ２を制御する。前記クロック信号ＣＫＧ、データ走査スタート信号ＳＰＧおよびパルス幅制御信号ＰＷＣは、前記走査信号線駆動部ＧＤ１，ＧＤ２に共通である。
【０１４４】
図１２は、前記フレーム制御回路２２の一構成例を示す回路図である。このフレーム制御回路２２は、Ｐ，Ｎ両極性の並列ＦＥＴから成るアナログスイッチＱ１と、それを駆動するインバータＩＮＶと、Ｎ型ＦＥＴから成るスイッチＱ２とを備えて構成される。前記フレーム制御信号ＦＲＣＴＬはアナログスイッチＱ１のＮ型ＦＥＴのゲートに直接与えられるとともに、インバータＩＮＶで反転された後Ｐ型ＦＥＴのゲートに与えられる。これらのアナログスイッチＱ１のソースには走査信号線駆動部ＧＤ１の走査信号線Ｇｉ−１に対応した最後段のシフトレジスタＳＲｉ−１からの転送パルスが入力され、ドレインからは走査信号線駆動部ＧＤ２の走査信号線Ｇｉに対応した最前段のシフトレジスタＳＲｉへ転送パルスが出力される。前記アナログスイッチＱ１のドレインにはまた、スイッチＱ２のドレインが接続され、このスイッチＱ２のソースは接地され、ゲートには前記フレーム制御信号ＦＲＣＴＬがインバータＩＮＶで反転されて与えられる。
【０１４５】
このように構成されるフレーム制御回路２２において、フレーム制御信号ＦＲＣＴＬがアクティブのハイレベルとなると、アナログスイッチＱ１はオンし、スイッチＱ２はオフし、前記シフトレジスタＳＲｉ−１からの転送パルスはシフトレジスタＳＲｉへ出力される。これに対して、フレーム制御信号ＦＲＣＴＬが非アクティブのローレベルとなると、アナログスイッチＱ１はオフし、スイッチＱ２はオンし、前記シフトレジスタＳＲｉ−１からの転送パルスのシフトレジスタＳＲｉへの出力は禁止される。
【０１４６】
図１３は、上述のように構成される液晶表示装置２１の一駆動例を説明するための波形図である。この図１３において、走査信号線駆動部ＧＤ１，ＧＤ２のシフトレジスタの各セルの状態を、参照符ＳＲにセル番号１〜ｉ−１，ｉ，ｉ＋１，…を付して示している。
【０１４７】
第１〜３のフレームではフレーム制御信号ＦＲＣＴＬがアクティブのハイレベルであり、この間は前記多階調表示領域Ｐ１ａおよび２値表示領域Ｐ２ａはともにリフレッシュされる。これに対して、第４〜６のフレームではフレーム制御信号ＦＲＣＴＬが非アクティブのローレベルであり、この間は前記多階調表示領域Ｐ１ａのみがリフレッシュされる。第７のフレームには、前記フレーム制御信号ＦＲＣＴＬは再びアクティブのハイレベルとなっている。
【０１４８】
これによって、前記図９（ａ）に示す多階調表示領域Ｐ１ａと２値表示領域Ｐ２ａとの境界となる走査信号線が予め定まっている（前記図１２および図１３ではＧｉ−１とＧｉとの間）場合には、２値表示領域Ｐ２ａをリフレッシュしない間は前記フレーム制御信号ＦＲＣＴＬを非アクティブとすることで、走査信号線駆動部ＧＤ２内のシフトレジスタの転送および走査信号線Ｇｉ〜Ｇｍへの選択電圧の出力等が行われることはなく、一層低消費電力化を図ることができる。
【０１４９】
図９（ａ）では、表示部を多階調表示領域Ｐ１ａと２値表示領域Ｐ２ａとに分けた表示形態を例に挙げて示したが、図９（ｂ）に示すように、２値表示領域Ｐ１ｂと多階調表示領域Ｐ２ｂおよび２値表示領域Ｐ３ｂという表示形態をとっても本発明を用いることができる。
【０１５０】
このとき、リフレッシュレートを表示に関する劣化を考慮し設定することをすでに述べたが、例えば時計表示のように表示される画像のうち、秒数を簡易的に表現するために、コロン（：）の表示を点滅するような場合がある。このとき、その変化する部分のみを書き換えれば、そのような表示形態をとれるので、１秒ごとの書き換え、つまり１Ｈｚで２値表示領域Ｐ３ｂをリフレッシュすればよいことになる。その際に、Ｐ１ｂの領域に１０Ｈｚでデータが書き換えられ、Ｐ２ｂの領域にＴＶ画像のように６０Ｈｚで映像が書き変えられている。従って、それぞれの表示領域である、２値表示領域Ｐ１ｂと多階調表示領域Ｐ２ｂおよび２値表示領域Ｐ３ｂのリフレッシュレートは異なっている。以上のように、リフレッシュ期間が画素の特性上自由に選択できるのであれば、一つの表示部上で領域を分けて表示のリフレッシュレートを変更しても構わない。
【０１５１】
また、図９（ｃ）に示すように、２値表示領域Ｐ１ｃと多階調表示領域Ｐ２ｃおよび非表示領域Ｐ３ｃという表示形態において、それぞれのリフレッシュレートを異ならせても良い。更に、表示部上での領域を３つではなく、４つ以上に分けても良い。いずれの場合も、図３に示す走査信号線駆動回路ＧＤに入力されるパルス幅制御信号ＰＷＣまたは図１１に示すフレーム制御回路２２に入力されるフレーム制御信号ＦＲＣＴＬを適合させることで実現することができる。
【０１５２】
図９（ｂ）および図９（ｃ）では、表示部上での３つの領域のリフレッシュレートを異ならせる場合を示しているが、そのうちの２つのリフレッシュレートを同じとしても良い。その場合を詳述すると、例えば、２値表示領域Ｐ１ｂと２値表示領域Ｐ３ｂとのリフレッシュレートを１０Ｈｚ、多階調表示領域Ｐ２ｂのリフレッシュレートを６０Ｈｚとしても良い。その際に、２値表示領域Ｐ１ｂと２値表示領域Ｐ３ｂとは必ずしも同じタイミングで書き込まれずに、異なるフレームでそれぞれを書き込んでも良い。
【０１５３】
同じことが表示部上での領域を４つ以上に分けたときにも言え、表示部上の４つの領域をＰ１ｄ、Ｐ２ｄ、Ｐ３ｄ、Ｐ４ｄ（図示しない）として考えると、それぞれが異なるリフレッシュレートとなることに限らず、例えば、領域Ｐ１ｄと領域Ｐ４ｄとのリフレッシュレートが１Ｈｚ、領域Ｐ２ｄのリフレッシュレートが１０Ｈｚ、領域Ｐ３ｄのリフレッシュレートが６０Ｈｚであり、領域Ｐ１ｄと領域Ｐ４ｄとが同じタイミングで書き込まれずに、異なるフレームでそれぞれを書き込まれても良い。
【０１５４】
また、他の例として、領域Ｐ１ｄと領域Ｐ３ｄとが１０Ｈｚ、領域Ｐ２ｄと領域Ｐ４ｄとが６０Ｈｚ、領域Ｐ１ｄと領域Ｐ３ｄとが同じタイミングで書き込まれずに、異なるフレームでそれぞれを書き込んでも良いし、領域Ｐ２ｄと領域Ｐ４ｄとが同じタイミングで書き込まれずに、異なるフレームでそれぞれを書き込んでも良い。尚、本発明はここで挙げた例に限定されるものではない。
【０１５５】
図１１では、走査信号線駆動回路ＧＤとして２つの走査信号線駆動部に分割されるものを示しているが、本発明はこれに限定されず、３つ以上の走査信号線駆動部に分割されていても良い。その場合には、フレーム制御回路２２を２つ以上設け、それぞれに対してフレーム制御信号ＦＲＣＴＬを入力すれば良い。
【０１５６】
３つの走査信号線駆動部をＧＤ１１、ＧＤ１２、ＧＤ１３とし、走査信号線駆動部ＧＤ１１と走査信号線駆動部ＧＤ１２との間に設けるフレーム制御回路を２２１、走査信号線駆動部ＧＤ１２と走査信号線駆動部ＧＤ１３との間に設けるフレーム制御回路を２２２とし、フレーム制御回路２２１に入力されるフレーム制御信号をＦＲＣＴＬ１、フレーム制御回路２２２に入力されるフレーム制御信号をＦＲＣＴＬ２として考えると、あるフレームで走査信号線駆動部ＧＤ１１のみを動作させる場合には、フレーム制御信号ＦＲＣＴＬ１およびＦＲＣＴＬ２をローレベルとすれば良いし、走査信号線駆動部ＧＤ１１およびＧＤ１２のみを動作させる場合には、フレーム制御信号ＦＲＣＴＬ１はハイレベル、フレーム制御信号ＦＲＣＴＬ２はローレベルとすれば良い。走査信号線駆動部ＧＤ１１、ＧＤ１２、およびＧＤ１３の全てを動作させる場合には、フレーム制御信号ＦＲＣＴＬ１およびＦＲＣＴＬ２をハイレベルとすれば良い。
【０１５７】
また、走査信号線駆動回路で使用するシフトレジスタが双方向のシフトレジスタであれば、走査信号線駆動部ＧＤ１１側からではなく走査信号線駆動部ＧＤ１３側からデータ走査スタート信号ＳＰＧを入力することにより、走査信号線駆動部ＧＤ１３のみを動作させる場合には、フレーム制御信号ＦＲＣＴＬ１およびＦＲＣＴＬ２はローレベルとすれば良いし、走査信号線駆動部ＧＤ１２およびＧＤ１３のみを動作させる場合には、フレーム制御信号ＦＲＣＴＬ１はローレベル、フレーム制御信号ＦＲＣＴＬ２はハイレベルとすれば良い。同じことが走査信号線駆動回路を４つ以上の走査信号線駆動部に分割する場合にも言える。
【０１５８】
本発明の実施の他の形態について、図１４〜図１８に基づいて説明すれば、以下のとおりである。
【０１５９】
図１４は、本発明の実施の他の形態の画像表示装置である液晶表示装置３１の電気的構成を示すブロック図である。この液晶表示装置３１は、前述の液晶表示装置１１，２１に類似し、対応する部分には同一の参照符号を付して、その説明を省略する。注目すべきは、この液晶表示装置３１では、前記表示部１２が、表示部１２ａ，１２ｂの２つに分割され、それに対応して、前記データ信号線駆動回路ＳＤ１も２つのデータ信号線駆動回路ＳＤ１ａ，ＳＤ１ｂに分割されるとともに、前記走査信号線駆動回路ＧＤも２つの走査信号線駆動回路ＧＤａ，ＧＤｂに分割されていることである。
【０１６０】
前記表示部１２ａ，１２ｂ間では、走査信号線は、参照符Ｇ１ａ〜Ｇｍａ；Ｇ１ｂ〜Ｇｍｂで示すように分断されており、各データ信号線駆動回路ＳＤ１ａ，ＳＤ１ｂによって、個別に走査可能であるとともに、同期しての走査も可能である。
【０１６１】
前記データ信号線駆動回路ＳＤ１ａはシフトレジスタ１３ａおよびサンプリング回路１４ａから構成され、前記データ信号線駆動回路ＳＤ１ｂはシフトレジスタ１３ｂおよびサンプリング回路１４ｂから構成される。そして、シフトレジスタ１３ａ，１３ｂ間には、制御信号発生回路ＣＴＬｂからのパルス転送信号ＰＴＬに応答して、シフトレジスタ１３ａの最後段からのサンプリングパルスをシフトレジスタ１３ｂの最前段に入力するか否かを制御する切換え回路３２が介在されている。
【０１６２】
一方、データ信号線駆動回路ＳＤ２ａも、２つのシフトレジスタ１５ａ，１５ｂと、これらのシフトレジスタの出力に応答して前記２値の映像信号ＲＧＢを順にラッチしてゆく前記ラッチ回路１６と、前記制御信号ＴＲＦに応答して、ラッチ回路１６からの出力に応じた前記液晶印加電圧ＶＢと液晶印加電圧ＶＷとの何れかを選択し、各データ信号線Ｓに出力する２つのセレクタ１７ａ，１７ｂとを備えて構成される。また、このデータ信号線駆動回路ＳＤ２ａに関連して、前記制御信号ＴＲＦを、セレクタ１７ｂのみ、またはセレクタ１７ａ，１７ｂ共に与えるかを切換える転送位置指示回路３３が設けられている。
【０１６３】
図１５は、前記転送位置指示回路３３の一構成例を示す回路図である。上述のように、前記制御信号ＴＲＦはセレクタ１７ｂを選択するための選択信号ＳＥＬｂとしてスルー出力されるとともに、Ｐ型ＦＥＴから成るアナログスイッチＱ１１のソースに与えられる。このアナログスイッチＱ１１のドレインからはセレクタ１７ａを選択するための選択信号ＳＥＬａが出力され、ゲートには前記制御信号発生回路ＣＴＬｂから転送制御信号ＴＲＦＴが与えられる。前記アナログスイッチＱ１１のドレインにはまた、Ｎ型ＦＥＴから成るスイッチＱ１２のドレインが接続され、このスイッチＱ１２のソースは接地され、ゲートには前記転送制御信号ＴＲＦＴが与えられる。
【０１６４】
このように構成される転送位置指示回路３３において、ハイアクティブの転送信号ＴＲＦは１水平期間内のブランク期間に供給されるのであるけれども、ローアクティブの転送制御信号ＴＲＦＴがローレベルであるときにはアナログスイッチＱ１１がオンし、スイッチＱ１２がオフし、該転送信号ＴＲＦは、選択信号ＳＥＬａ，ＳＥＬｂとして、セレクタ１７ａ，１７ｂに共に出力される。したがって、セレクタ１７ａ，１７ｂ共に、映像信号ＲＧＢに応じて、液晶印加電圧ＶＢと液晶印加電圧ＶＷとの何れかが選択され、前記ブランク期間に各データ信号線Ｓに一括して出力される。
【０１６５】
これに対して、前記転送制御信号ＴＲＦＴがハイレベルになると、アナログスイッチＱ１１がオフし、スイッチＱ１２がオンし、前記選択信号ＳＥＬａは非アクティブのローレベルに固定され、選択信号ＳＥＬｂのみが出力される。したがって、セレクタ１７ｂのみで、映像信号ＲＧＢに応じて、液晶印加電圧ＶＢと液晶印加電圧ＶＷとの何れかが選択され、各データ信号線Ｓに出力される。
【０１６６】
図１６は、上述のように構成される液晶表示装置３１の一駆動例を説明するための波形図である。この図１６において、データ信号線駆動回路ＳＤ１ａのシフトレジスタ１３ａの各セルの状態を、参照符ＳＲ１ａにセル番号１〜ｊを付して示している。また、データ信号線駆動回路ＳＤ１ｂのシフトレジスタ１３ｂの各セルの状態を、参照符ＳＲ１ｂにセル番号１，２，…を付して示している。同様に、データ信号線駆動回路ＳＤ２ａのシフトレジスタ１５ａの各セルの状態を、参照符ＳＲ２ａにセル番号１〜ｊを付して示し、シフトレジスタ１５ｂの各セルの状態を、参照符ＳＲ２ｂにセル番号１，２，…を付して示している。
【０１６７】
この図１６の例ではまた、データ信号線Ｓ１〜Ｓｊ−１とデータ信号線Ｓｊ，Ｓｊ＋１，…で分割した制御を行う例を示している。すなわち、前記表示部１２ａとしてはデータ信号線Ｓ１〜Ｓｊ−１の領域となり、表示部１２ｂとしてはデータ信号線Ｓｊ〜Ｓｍの領域となる。さらにまた、走査信号線Ｇ１〜Ｇｉ−１と走査信号線Ｇｉ，Ｇｉ＋１，…とで分割した制御を行う例を示している。
【０１６８】
前記ｉ−１ライン目までは、前記パルス転送信号ＰＴＬはアクティブのハイレベルであり、これによって表示部１２ａ，表示部１２ｂには、それぞれデータ信号線駆動回路ＳＤ１ａ，ＳＤ１ｂからの多階調の映像信号ＤＡＴが書込まれる。このとき、データ信号線駆動回路ＳＤ２ａには前記データ走査スタート信号ＳＰＳ２は入力されず、また前記転送信号ＴＲＦは入力されず、データ信号線駆動回路ＳＤ２ａは動作を停止しており、消費電力が抑えられるとともに、該データ信号線駆動回路ＳＤ２ａによる電位ＶＢまたはＶＷの書込みは禁止される。
【０１６９】
これに対して、前記ｉライン目からは、前記パルス転送信号ＰＴＬは非アクティブのローレベルとなり、データ信号線駆動回路ＳＤ１ａのシフトレジスタ１３ａの最後段のセルＳＲ１ａｊからデータ信号線駆動回路ＳＤ１ｂのシフトレジスタ１３ｂの最前段のセルＳＲ１ｂ１へのパルスの転送は禁止される。これによって、表示部１２ａのみにデータ信号線駆動回路ＳＤ１ａからの多階調の映像信号ＤＡＴが書込まれ、データ信号線駆動回路ＳＤ１ｂによる書込みは禁止となる。このとき、データ信号線駆動回路ＳＤ２ａには前記データ走査スタート信号ＳＰＳ２が入力されており、また前記転送制御信号ＴＲＦＴはローレベルとなっており、前記転送信号ＴＲＦがアクティブのハイレベルとなるブランク期間に、表示部１２ｂのみに、該データ信号線駆動回路ＳＤ２ａによる電位ＶＢまたはＶＷの書込みが行われる。すなわち、前記ｉライン目からは、表示部１２ａ，表示部１２ｂは、それぞれデータ信号線駆動回路ＳＤ１ａ，ＳＤ２ａによってデータが書込まれることになる。
【０１７０】
図１７は、図１６のような駆動による表示例を示す図である。表示部１２ａの総ておよび表示部１２ｂのｉ−１ライン目までは多階調の表示が行われ、表示部１２ｂのｉライン目からは２値表示が行われる。このようにして、多階調表示と２値表示とを複雑に組合わせた表示を行うことができる。そして、図１６では紙面の都合上省略しているけれども、２値表示の領域のリフレッシュレートを多階調表示の領域のリフレッシュレートよりも低くすることで、表示品位の低下を抑えつつ、低消費電力化を図ることができる。
【０１７１】
また、図１８は、上述のように構成される液晶表示装置３１による他の表示例を示す図である。この例では、表示部１２ａを表示部とし、表示部１２ｂを非表示部としている。表示部１２ａは、データ信号線駆動回路ＳＤ１ａとデータ信号線駆動回路ＳＤ２ａとの何れで駆動されてもよく、表示部１２ｂはデータ信号線駆動回路ＳＤ２ａで駆動される。表示部１２ｂのリフレッシュレートは表示部１２ａのリフレッシュレートよりも低く、均一に前記電位ＶＢまたはＶＷに書込まれることで、非表示で有為な情報は表示しないものの、背景などとして用いることができる黒または白の均一な表示が行われる。なお、表示部１２ａが２階調で表示される場合、前記図１０から、データ信号線駆動回路ＳＤ１ａを用いる場合は、表示品位を維持するために、データ信号線駆動回路ＳＤ２ａを用いる場合に比べて、リフレッシュレートを高くする必要がある。
【０１７２】
そして、前記データ信号線駆動回路ＳＤ１ａが使用される場合には、前記パルス転送信号ＰＴＬによってデータ信号線駆動回路ＳＤ１ｂの動作を停止し、データ信号線駆動回路ＳＤ１ａ，ＳＤ１ｂが共に使用されない場合には、前記データ走査スタート信号ＳＰＳ１の入力を停止して、共に動作を停止させることができる。また、前記データ信号線駆動回路ＳＤ２ａでは、前記制御信号ＴＲＦによって、セレクタ１７ａの動作を停止させることができる。
【０１７３】
図１７および図１８では、表示部１２を２つの表示領域に分けた場合の表示例として示したが、本発明はこれに限定されるものではなく、表示部上で３つ以上の領域に分けても良い。３つの領域をＰ１ｅ、Ｐ２ｅ、Ｐ３ｅ（図示しない）として考えると、３つの領域それぞれのリフレッシュレートを異ならせても良いし、領域Ｐ１ｅと領域Ｐ３ｅとのリフレッシュレートを同じとしても良い。また、領域Ｐ１ｅと領域Ｐ３ｅとのリフレッシュレートが同じ場合に、領域Ｐ１ｅと領域Ｐ３ｅとが同じタイミングで書き込まれずに、異なるフレームでそれぞれを書き込んでも良い。
【０１７４】
同じことが表示部上の領域を４つ以上に分けたときにも言え、４つの領域をＰ１ｆ、Ｐ２ｆ、Ｐ３ｆ、Ｐ４ｆとして考えると、それぞれが異なるリフレッシュレートとなることに限らず、例えば、領域Ｐ１ｆと領域Ｐ４ｆとのリフレッシュレートが１Ｈｚ、領域Ｐ２ｆのリフレッシュレートが１０Ｈｚ、領域Ｐ３ｆとのリフレッシュレートが６０Ｈｚであり、領域Ｐ１ｆと領域Ｐ４ｆとが同じタイミングで書き込まれずに、異なるフレームでそれぞれを書き込んでも良い。また、他の例として、領域Ｐ１ｆと領域Ｐ３ｆとが１０Ｈｚ、領域Ｐ２ｆと領域Ｐ４ｆとが６０Ｈｚ、領域Ｐ１ｆと領域Ｐ３ｆとが同じタイミングで書き込まれずに、異なるフレームでそれぞれを書き込んでも良いし、領域Ｐ２ｆと領域Ｐ４ｆとが同じタイミングで書き込まれずに、異なるフレームでそれぞれを書き込んでも良い。尚、本発明はここで挙げた例に限定されるものではない。
【０１７５】
いずれの場合も、図１４に示す液晶表示装置のデータ信号線駆動回路ＳＤ１ａに入力されるパルス転送信号ＰＴＬ、データ信号線駆動回路ＳＤ１ｂに入力される転送制御信号ＴＲＦＴ、走査信号線駆動回路ＧＤａおよびＧＤｂに入力されるパルス幅制御信号ＰＷＣ（または図１１に示すようなフレーム制御回路２２に入力されるフレーム制御信号ＦＲＣＴＬ）を適合させることで実現することができる。
【０１７６】
図１４では、データ信号線駆動回路ＳＤ１として２つのデータ信号線駆動回路に分割されるものを示しているが、本発明はこれに限定されず、３つ以上のデータ信号線駆動回路に分割されていても良い。その場合には、切換え回路３２を２つ以上設け、それぞれに対してパルス転送信号ＰＴＬを入力すれば良い。
【０１７７】
３つのデータ信号線駆動回路をＳＤ１１ａ、ＳＤ１１ｂ、ＳＤ１１ｃとし、データ信号線駆動回路ＳＤ１１ａとデータ信号線駆動回路ＳＤ１１ｂとの間に設ける切換え回路を３２１、データ信号線駆動回路ＳＤ１１ｂとデータ信号線駆動回路ＳＤ１１ｃとの間に設ける切換え回路を３２２とし、３２１に入力されるパルス転送信号をＰＴＬ１、切換え回路３２２に入力されるパルス転送信号をＰＴＬ２として考えると、あるフレームでデータ信号線駆動回路ＳＤ１１ａのみを動作させる場合には、パルス転送信号ＰＴＬ１およびＰＴＬ２をローレベルとすれば良いし、データ信号線駆動回路ＳＤ１１ａおよびＳＤ１１ｂのみを動作させる場合には、パルス転送信号ＰＴＬ１はハイレベル、パルス転送信号ＰＴＬ２はローレベルとすれば良い。
【０１７８】
データ信号線駆動回路ＳＤ１１ａ、ＳＤ１１ｂ、およびＳＤ１１ｃの全てを動作させる場合には、パルス転送信号ＰＴＬ１およびＰＴＬ２をハイレベルとすれば良い。また、データ信号線駆動回路で使用するシフトレジスタが双方向のシフトレジスタであれば、データ信号線駆動回路ＳＤ１１ａ側からではなくデータ信号線駆動回路ＳＤ１１ｃ側からデータ走査スタート信号ＳＰＳを入力することにより、データ信号線駆動回路ＳＤ１１ｃのみを動作させる場合には、パルス転送信号ＰＴＬ１およびＰＴＬ２はローレベルとすれば良いし、データ信号線駆動回路ＳＤ１１ｂおよびＳＤ１１ｃのみを動作させる場合には、パルス転送信号ＰＴＬ１はローレベル、パルス転送信号ＰＴＬ２はハイレベルとすれば良い。同じことがデータ信号線駆動回路を４つ以上のデータ信号線駆動回路に分割する場合にも言える。
【０１７９】
また、図１４では、データ信号線駆動回路ＳＤ２ａのセレクタとして２つのセレクタに分割されるものを示しているが、本発明はこれに限定されず、３つ以上のセレクタに分割されていても良い。
【０１８０】
また、本発明では、表示部上での領域毎のリフレッシュレートを一定とする必要はなく、異なるようにしても良い。例えば、図９（ａ）の多階調表示領域Ｐ１ａと２値表示領域Ｐ２ａとを、ある一定時間後に、Ｐ１ａを２値表示領域、Ｐ２ａを多階調表示領域に変更し、それに伴って、Ｐ１ａとＰ２ａとのリフレッシュレートをそれぞれ変更しても良い。同じことが他の実施形態に関しても言える。
【０１８１】
更に、これまで述べてきた実施の形態は、表示領域を走査線やデータ信号線の単位で領域を分けてリフレッシュレートをそれぞれ表示の態様ごとに変更してきたが、画素単位でリフレッシュレートを異ならせてもよい。
【０１８２】
本発明の液晶表示装置１１，２１，３１では、データ信号線駆動回路ＳＤ１，ＳＤ１ａ，ＳＤ１ｂ；ＳＤ２，ＳＤ２ａ、走査信号線駆動回路ＧＤ，ＧＤ’，ＧＤａ，ＧＤｂおよびアクティブ素子ＳＷ等は、多結晶シリコン薄膜トランジスタなどの高移動度のアクティブ素子から成り、それらが同一の基板に形成されることが望ましい。前記高移動度の素子は前述のようにオフ時のリーク電流が大きいので、本発明が特に有効である。また、データ信号線Ｓの数および走査信号線Ｇの数が増加しても、基板外に出す信号線の数が変化せず、組立てる必要がないので、各信号線の容量の不所望な増大を防止することができるとともに、集積度の低下を防止することができる。
【０１８３】
また、本発明の液晶表示装置１１，２１，３１では、前記データ信号線駆動回路ＳＤ１，ＳＤ１ａ，ＳＤ１ｂ；ＳＤ２，ＳＤ２ａ、走査信号線駆動回路ＧＤ，ＧＤ’，ＧＤａ，ＧＤｂおよび各画素回路は、６００℃以下のプロセス温度で製造されるアクティブ素子を含んでいる。このようにアクティブ素子のブロセス温度を６００℃以下に設定すると、各アクティブ素子の基板として、通常のガラス基板（歪み点が６００℃以下のガラス基板）を使用しても、歪み点以上のプロセスに起因する反りやたわみが発生しないので、実装が容易で、より表示面積の広い液晶表示装置を実現することができる。
【０１８４】
なお、たとえば特許文献２には、たとえばアスペクト比が４：３の表示部に、１６：９の画像を表示する場合のように、表示部のライン数よりもライン数の少ない画像を表示する場合に、限られた走査期間に非表示となる領域を走査するために、非表示領域をインターレースで走査して、非表示データの書込みを行うことが記載されている。しかしながら、この先行技術では、非表示領域の走査期間は、常に、奇数ラインまたは偶数ラインの何れかを走査しており、非表示領域を間欠走査する本発明の液晶表示装置１１とは全く異なるものである。
【０１８５】
また、前記液晶表示装置１１では、多階調データと２値データとを書込むために２つのデータ信号線駆動回路ＳＤ１とＳＤ２とが設けられているけれども、前記パーシャル駆動は何れか１つで実現することができる。
【０１８６】
【発明の効果】
本発明の表示装置の駆動方法は、以上のように、アクティブ素子を有する複数の画素からなる表示部を備えた表示装置の駆動方法において、画素のリフレッシュレートを少なくとも２つ設け、前記表示部を複数の領域に分割し、前記複数の領域のそれぞれに対して、前記リフレッシュレートのいずれかで画素にデータを書込む構成である。
【０１８７】
それゆえ、アクティブ素子を用いて表示部に表示および非表示などのように複数種類の態様の表示を行うにあたって、消費電力を抑えつつ、表示品位を向上することができる表示装置の駆動方法を提供することができる。
【０１８８】
さらに本発明の表示装置の駆動方法は、以上のように、前記複数の領域は表示領域と非表示領域との２つの領域であり、前記表示領域の画素にデータを毎フレーム書込むまたは間欠書込みし、前記非表示領域の画素にデータを、前記表示領域の画素への書込みよりも低いリフレッシュレートで間欠書込みする構成である。
【０１８９】
それゆえ、アクティブ素子を用いる表示装置でパーシャル駆動を行うにあたって、消費電力を抑えつつ、表示品位を向上することができる表示装置の駆動方法を提供することができる。
【０１９０】
さらに本発明の表示装置の駆動方法は、以上のように、前記非表示領域とする画素への間欠書込みの周期を、表示形態、アクティブ素子の種類、素子サイズ、対向電極の駆動法、液晶材料、補助容量ならびに前記表示領域の表示内容および面積の少なくとも１つに基づいて決定する構成である。
【０１９１】
それゆえ、表示品位に影響を与えない範囲で、リフレッシュレートを最も低い周波数に選ぶことができる。
【０１９２】
さらに本発明の表示装置の駆動方法は、以上のように、前記非表示領域の画素に対して、画素への電圧印加期間における一方の極性の電圧の実効値と他方の極性の電圧の実効値との差が所定値以下となるように両極性で間欠書込みする構成である。
【０１９３】
それゆえ、リフレッシュレートを低くした書込みであっても、液晶材料の劣化を抑制するための画素の極性反転駆動を行うことができ、さらにはこの極性反転駆動をフリッカが生じないように行うことができる。
【０１９４】
さらに本発明の表示装置の駆動方法は、以上のように、前記非表示領域の画素への書込み極性を、前回までの書込み極性に対応するように設定する構成である。
【０１９５】
それゆえ、非表示領域の画素への書込み極性を、前回までの書込み極性に対応するように設定するので、各極性の電圧の実効値の差を正確に所定値以下にすることができる。
【０１９６】
さらに本発明の表示装置の駆動方法は、以上のように、前記非表示領域の画素への書込み極性を、前回までの書込み極性に基づいて自動調整する構成である。
【０１９７】
それゆえ、非表示領域の画素への書込み極性を、前回までの書込み極性に基づいて自動調整するので、各極性の電圧の実効値の差を正確に所定値以下にすることができる。また、リフレッシュレートの種類だけのメモリを必要としない点で、様々なリフレッシュレートに容易に対応することができる。
【０１９８】
さらに本発明の表示装置の駆動方法は、以上のように、前記複数の領域は２つの表示領域であり、一方の表示領域の画素にデータを毎フレーム書込むまたは間欠書込みし、他方の表示領域の画素にデータを、前記一方の表示領域の画素への書込みよりも低いリフレッシュレートで間欠書込みする構成である。
【０１９９】
それゆえ、２つの表示領域はそれぞれのリフレッシュレートで書込まれ、一方の表示領域の画素への書込みが他方の表示領域の画素に影響して、他方の表示領域に不所望な表示が発生してしまうことはない。また、消費電力を抑えつつ、表示品位を向上することができる。
【０２００】
さらに本発明の表示装置の駆動方法は、以上のように、前記他方の表示領域の画素への間欠書込みの周期を、表示形態、アクティブ素子の種類、素子サイズ、対向電極の駆動法、液晶材料、補助容量ならびに前記一方の表示領域の表示内容および面積の少なくとも１つに基づいて決定する構成である。
【０２０１】
それゆえ、表示品位に影響を与えない範囲で、リフレッシュレートを最も低い周波数に選ぶことができる。
【０２０２】
さらに本発明の表示装置の駆動方法は、以上のように、前記他方の表示領域の画素に対して、画素への電圧印加期間における一方の極性の電圧の実効値と他方の極性の電圧の実効値との差が所定値以下となるように両極性で間欠書込みする構成である。
【０２０３】
それゆえ、リフレッシュレートを低くした書込みであっても、液晶材料の劣化を抑制するための画素の極性反転駆動を行うことができ、さらにはこの極性反転駆動をフリッカが生じないように行うことができる。
【０２０４】
さらに本発明の表示装置の駆動方法は、以上のように、前記他方の表示領域の画素への書込み極性を、前回までの書込み極性に対応するように設定する構成である。
【０２０５】
それゆえ、他方の表示領域の画素への書込み極性を、前回までの書込み極性に対応するように設定するので、各極性の電圧の実効値の差を正確に所定値以下にすることができる。
【０２０６】
さらに本発明の表示装置の駆動方法は、以上のように、前記他方の表示領域の画素への書込み極性を、前回までの書込み極性に基づいて自動調整する構成である。
【０２０７】
それゆえ、他方の表示領域の画素への書込み極性を、前回までの書込み極性に基づいて自動調整するので、各極性の電圧の実効値の差を正確に所定値以下にすることができる。また、リフレッシュレートの種類だけのメモリを必要としない点で、様々なリフレッシュレートに容易に対応することができる。
【０２０８】
さらに本発明の表示装置の駆動方法は、以上のように、前記複数の領域は３つ以上の領域であり、前記３つ以上の領域に対して互いに異なるリフレッシュレートでそれぞれの画素にデータを書込む構成である。
【０２０９】
それゆえ、３つの領域はそれぞれのリフレッシュレートで書込まれ、ある領域の画素への書込みがそれよりもリフレッシュレートが低い領域の画素に影響して、不所望な表示が発生してしまうことはない。また、消費電力を抑えつつ、表示品位を向上することができる。
【０２１０】
さらに本発明の表示装置の駆動方法は、以上のように、前記３つ以上の領域の少なくとも１つの領域の画素に対して、画素への電圧印加期間における一方の極性の電圧の実効値と他方の極性の電圧の実効値との差が所定値以下となるように両極性で間欠書込みする構成である。
【０２１１】
それゆえ、リフレッシュレートを低くした書込みであっても、液晶材料の劣化を抑制するための画素の極性反転駆動を行うことができ、さらにはこの極性反転駆動をフリッカが生じないように行うことができる。
【０２１２】
さらに本発明の表示装置の駆動方法は、以上のように、前記少なくとも１つの領域の画素への書込み極性を、前回までの書込み極性に対応するように設定する構成である。
【０２１３】
それゆえ、ある領域の画素への書込み極性を、前回までの書込み極性に対応するように設定するので、各極性の電圧の実効値の差を正確に所定値以下にすることができる。
【０２１４】
さらに本発明の表示装置の駆動方法は、以上のように、前記少なくとも１つの領域の画素への書込み極性を、前回までの書込み極性に基づいて自動調整する構成である。
【０２１５】
それゆえ、ある領域の画素への書込み極性を、前回までの書込み極性に基づいて自動調整するので、各極性の電圧の実効値の差を正確に所定値以下にすることができる。また、リフレッシュレートの種類だけのメモリを必要としない点で、様々なリフレッシュレートに容易に対応することができる。
【０２１６】
また、本発明の表示装置は、以上のように、アクティブマトリクス型の表示装置において、データ信号線駆動回路および走査信号線駆動回路を駆動して表示部の画素へのデータの書込みを制御する制御信号発生回路は、少なくとも２つのリフレッシュレートによって画素へのデータの書込みを制御することができ、前記表示部を複数の領域に分割し、前記複数の領域のそれぞれに対して、前記リフレッシュレートのいずれかで画素へのデータの書込みを制御する構成である。
【０２１７】
それゆえ、アクティブ素子を用いて表示部に表示および非表示などのように複数種類の態様の表示を行うにあたって、消費電力を抑えつつ、表示品位を向上することができる表示装置を提供することができる。
【０２１８】
さらに本発明の表示装置は、以上のように、前記制御信号発生回路は、前記複数の領域として表示領域と非表示領域との２つの領域に分割し、前記表示領域とする画素へのデータの書込みを毎フレーム行わせ、前記非表示領域とする画素へは非表示とするためのデータを間欠書込みさせる構成である。
【０２１９】
それゆえ、アクティブ素子を用いる表示装置でパーシャル駆動を行うにあたって、消費電力を抑えつつ、表示品位を向上することができる表示装置を提供することができる。
【０２２０】
さらに本発明の表示装置は、以上のように、前記非表示領域とする画素への間欠書込みの周期を、表示形態、アクティブ素子の種類、素子サイズ、対向電極の駆動法、液晶材料、補助容量ならびに部分表示領域の表示内容および面積の少なくとも１つに基づいて決定する構成である。
【０２２１】
それゆえ、表示品位に影響を与えない範囲で、リフレッシュレートを最も低い周波数に選ぶことができる。
【０２２２】
さらに本発明の表示装置は、以上のように、前記非表示領域の各画素に対して、画素への電圧印加期間における一方の極性の電圧の実効値と他方の極性の電圧の実効値との差が所定値以下となるように両極性で間欠書込みする構成である。
【０２２３】
それゆえ、リフレッシュレートを低くした書込みであっても、液晶材料の劣化を抑制するための画素の極性反転駆動を行うことができ、さらにはこの極性反転駆動をフリッカが生じないように行うことができる。
【０２２４】
さらに本発明の表示装置は、以上のように、前記非表示領域の画素への書込み極性を、前回までの書込み極性に対応するように設定する極性設定手段を有する構成である。
【０２２５】
それゆえ、ある領域の画素への書込み極性を、前回までの書込み極性に対応するように設定するので、各極性の電圧の実効値の差を正確に所定値以下にすることができる。
【０２２６】
さらに本発明の表示装置は、以上のように、前記非表示領域の画素への書込み極性を、前回までの書込み極性に基づいて自動調整する極性自動調整手段を有する構成である。
【０２２７】
それゆえ、ある領域の画素への書込み極性を、前回までの書込み極性に基づいて自動調整するので、各極性の電圧の実効値の差を正確に所定値以下にすることができる。また、リフレッシュレートの種類だけのメモリを必要としない点で、様々なリフレッシュレートに容易に対応することができる。
【０２２８】
さらに本発明の表示装置は、以上のように、前記制御信号発生回路は、前記複数の領域として２つの表示領域に分割し、一方の表示領域の画素へのデータの書込みを毎フレーム行わせ、他方の表示領域の画素へはデータを間欠書込みさせる構成である。
【０２２９】
それゆえ、２つの表示領域はそれぞれのリフレッシュレートで書込まれ、一方の表示領域の画素への書込みが他方の表示領域の画素に影響して、他方の表示領域に不所望な表示が発生してしまうことはない。また、消費電力を抑えつつ、表示品位を向上することができる。
【０２３０】
さらに本発明の表示装置は、以上のように、前記他方の表示領域の画素への間欠書込みの周期を、表示形態、アクティブ素子の種類、素子サイズ、対向電極の駆動法、液晶材料、補助容量ならびに一方の表示領域の表示内容および面積の少なくとも１つに基づいて決定する構成である。
【０２３１】
それゆえ、表示品位に影響を与えない範囲で、リフレッシュレートを最も低い周波数に選ぶことができる。
【０２３２】
さらに本発明の表示装置は、以上のように、前記他方の表示領域の画素に対して、画素への電圧印加期間における一方の極性の電圧の実効値と他方の極性の電圧の実効値との差が所定値以下となるように両極性で間欠書込みする構成である。
【０２３３】
それゆえ、リフレッシュレートを低くした書込みであっても、液晶材料の劣化を抑制するための画素の極性反転駆動を行うことができ、さらにはこの極性反転駆動をフリッカが生じないように行うことができる。
【０２３４】
さらに本発明の表示装置は、以上のように、前記他方の表示領域の画素への書込み極性を、前回までの書込み極性に対応するように設定する極性設定手段を有する構成である。
【０２３５】
それゆえ、ある領域の画素への書込み極性を、前回までの書込み極性に対応するように設定するので、各極性の電圧の実効値の差を正確に所定値以下にすることができる。
【０２３６】
さらに本発明の表示装置は、以上のように、前記他方の表示領域の画素への書込み極性を、前回までの書込み極性に基づいて自動調整する極性自動調整手段を有する構成である。
【０２３７】
それゆえ、ある領域の画素への書込み極性を、前回までの書込み極性に基づいて自動調整するので、各極性の電圧の実効値の差を正確に所定値以下にすることができる。また、リフレッシュレートの種類だけのメモリを必要としない点で、様々なリフレッシュレートに容易に対応することができる。
【０２３８】
さらに本発明の表示装置は、以上のように、前記制御信号発生回路は、前記複数の領域として３つ以上の領域に分割し、前記３つ以上の領域に対して互いに異なるリフレッシュレートでそれぞれの画素にデータを書込ませる構成である。
【０２３９】
それゆえ、３つの領域はそれぞれのリフレッシュレートで書込まれ、ある領域の画素への書込みがそれよりもリフレッシュレートが低い領域の画素に影響して、不所望な表示が発生してしまうことはない。また、消費電力を抑えつつ、表示品位を向上することができる。
【０２４０】
さらに本発明の表示装置は、以上のように、前記３つ以上の領域の少なくとも１つの領域の画素に対して、画素への電圧印加期間における一方の極性の電圧の実効値と他方の極性の電圧の実効値との差が所定値以下となるように両極性で間欠書込みする構成である。
【０２４１】
それゆえ、リフレッシュレートを低くした書込みであっても、液晶材料の劣化を抑制するための画素の極性反転駆動を行うことができ、さらにはこの極性反転駆動をフリッカが生じないように行うことができる。
【０２４２】
さらに本発明の表示装置は、以上のように、前記少なくとも１つの領域の画素への書込み極性を、前回までの書込み極性に対応するように設定する極性設定手段を有する構成である。
【０２４３】
それゆえ、ある領域の画素への書込み極性を、前回までの書込み極性に対応するように設定するので、各極性の電圧の実効値の差を正確に所定値以下にすることができる。
【０２４４】
さらに本発明の表示装置は、以上のように、前記少なくとも１つの領域の画素への書込み極性を、前回までの書込み極性に基づいて自動調整する極性自動調整手段を有する構成である。
【０２４５】
それゆえ、ある領域の画素への書込み極性を、前回までの書込み極性に基づいて自動調整するので、各極性の電圧の実効値の差を正確に所定値以下にすることができる。また、リフレッシュレートの種類だけのメモリを必要としない点で、様々なリフレッシュレートに容易に対応することができる。
【０２４６】
さらに本発明の表示装置は、以上のように、前記データ信号線駆動回路は、前記複数の領域のうち、少なくとも１つの領域の画素へのデータの書込みを行う多階調ドライバと、前記複数の領域のうち、前記多階調ドライバによって書込みが行われる領域以外の領域の画素へのデータの書込みを行う２値ドライバとで構成され、前記制御信号発生回路は、前記多階調ドライバと前記２値ドライバとを択一的に駆動する構成である。
【０２４７】
それゆえ、これら２つのドライバを搭載し、それらを選択的に使用することで、前記高性能のアナログアンプを使用する機会を減らし、低消費電力化を図ることができる。
【０２４８】
さらに本発明の表示装置は、以上のように、前記多階調ドライバは複数のドライバを備え、前記多階調ドライバの前段側のドライバの最後段のシフトレジスタからの転送パルスを次段側のドライバの最前段のシフトレジスタへ転送する切換え回路をさらに備え、前記制御信号発生回路は、前記切換え回路による転送パルスの転送の許可および禁止を制御する構成である。
【０２４９】
それゆえ、多階調表示と２値表示とを複雑に組み合わせた表示を行うことができる。
【０２５０】
さらに本発明の表示装置は、以上のように、前記２値ドライバは、シフトレジスタと、前記２値ドライバの前記シフトレジスタの出力パルスに応答して２値の映像信号をラッチするラッチ回路と、前記ラッチ回路からの出力に応じた液晶印加電圧を選択する複数のセレクタとを備え、前記複数のセレクタのそれぞれをアクティブあるいは非アクティブとする転送位置指示回路をさらに備え、前記制御信号発生回路は、前記転送位置指示回路による前記複数のセレクタのそれぞれのアクティブおよび非アクティブを制御する構成である。
【０２５１】
それゆえ、多階調表示と２値表示とを複雑に組み合わせた表示を行うことができる。
【０２５２】
さらに本発明の表示装置は、以上のように、前記走査信号線駆動回路は、ｍ段のシフトレジスタとｍ個の第１の論理回路とを備え、前記ｍ個の第１の論理回路のそれぞれは、前記ｍ段のシフトレジスタの対応する段からのパルスが入力されると共に、該パルスの出力の許可および禁止を制御するためのパルス幅制御信号が入力され、前記制御信号発生回路は、前記パルス幅制御信号のパルス幅を制御する構成である。
【０２５３】
それゆえ、ｍ個の第１の論理回路のそれぞれがｍ段のシフトレジスタの対応する段から入力されるパルスを、制御信号発生回路によってパルス幅が制御されたパルス幅制御信号によって出力許可されると、その第１の論理回路からは走査信号をアクティブとして書込みを行うことができ、出力禁止されると、走査信号を非アクティブとして書込みを行わないようにすることができる。
【０２５４】
さらに本発明の表示装置は、以上のように、前記走査信号線駆動回路は、前記ｍ段のシフトレジスタと前記ｍ個の第１論理回路との間にｍ個の第２論理回路をさらに備え、前記ｍ個の第２論理回路のそれぞれは、前記ｍ段のシフトレジスタの対応する段の入力パルスと出力パルスとから、前記ｍ段のシフトレジスタの対応する段からの前記パルスを作成する構成である。
【０２５５】
それゆえ、ｍ段のシフトレジスタの対応する段の入力パルスと出力パルスとから、第１の論理回路が出力すべきあるいは出力を禁止すべきパルスを作成することができる。
【０２５６】
さらに本発明の表示装置は、以上のように、前記走査信号線駆動回路は複数のドライバを備え、前記走査信号線駆動回路の前段側のドライバの最後段のシフトレジスタからの転送パルスを、次段側のドライバの最前段のシフトレジスタへ転送するフレーム制御回路をさらに備え、前記制御信号発生回路は、前記フレーム制御回路による前記転送パルスの転送の許可および禁止を制御する構成である。
【０２５７】
それゆえ、フレーム制御回路によって前段側のドライバの最後段のシフトレジスタから次段側のドライバの最前段のシフトレジスタへ転送パルスの転送を許可するときには両ドライバに対応する領域に、同じ高いリフレッシュレートでの書込みを行うことができ、また、フレーム制御回路によって転送パルスの転送を禁止するときには前段側のドライバに対応する領域に高いリフレッシュレートによる書込みを行って、後段側のドライバに対応する領域に低いリフレッシュレートでの書込みを行うことができる。
【０２５８】
さらに本発明の表示装置は、以上のように、前記アクティブ素子が、多結晶シリコン薄膜トランジスタからなる構成である。
【０２５９】
それゆえ、多結晶シリコン薄膜トランジスタは移動度が高い反面、オフ抵抗が低く、オフ時のリーク電流が大きいので、本発明が特に有効である。
【図面の簡単な説明】
【図１】本発明の実施の一形態の表示装置である液晶表示装置の電気的構成を示すブロック図である。
【図２】図１の液晶表示装置における各画素の等価回路図である。
【図３】図１の液晶表示装置における走査信号線駆動回路の一構成例を示すブロック図である。
【図４】図１で示す液晶表示装置の走査信号線駆動回路の各部の波形図である。
【図５】図１で示す液晶表示装置のパーシャル駆動時の表示例を示す図である。
【図６】前記図５のような表示を実現する駆動方法を説明するための波形図である。
【図７】前記図６のような動作を実現するタイミングジェネレータの電気的構成を示すブロック図である。
【図８】表示パネルのアクティブ素子の部分の断面図である。
【図９】（ａ）ないし（ｃ）は、本発明の実施の他の形態の表示装置である液晶表示装置による表示例を示す図である。
【図１０】液晶の印加電圧と透過率との関係を示すグラフである。
【図１１】本発明の実施のさらに他の形態の表示装置である液晶表示装置の電気的構成を示すブロック図である。
【図１２】図１１で示す液晶表示装置のフレーム制御回路の一構成例を示す回路図である。
【図１３】図１１で示す液晶表示装置の一駆動例を説明するための波形図である。
【図１４】本発明の実施の他の形態の表示装置である液晶表示装置の電気的構成を示すブロック図である。
【図１５】図１４で示す液晶表示装置における転送位置指示回路の一構成例を示す回路図である。
【図１６】図１４で示す液晶表示装置の一駆動例を説明するための波形図である。
【図１７】前記図１６のような駆動による表示例を示す図である。
【図１８】図１４で示す液晶表示装置による他の表示例を示す図である。
【図１９】本発明の実施の一形態の表示装置において極性反転を行う回路の第１の構成を示すブロック図である。
【図２０】本発明の実施の一形態の表示装置において極性反転を行う回路の第２の構成を示すブロック図である。
【符号の説明】
１１，２１，３１    液晶表示装置（表示装置）
１２，１２ａ，１２ｂ    表示部
１３，１３ａ，１３ｂ，１５    シフトレジスタ
１４，１４ａ    サンプリング回路
１６    ラッチ回路
１７，１７ａ，１７ｂ    セレクタ
１８    インタフェイス部
１９    カウンタ
２０    タイミングジェネレータ
２２    フレーム制御回路
３２    切換え回路
３３    転送位置指示回路
４０    極性設定回路（極性設定手段）
５０    極性自動調整回路（極性設定手段、極性自動調整手段）
Ａ１〜Ａｍ    ＮＡＮＤゲート（第２の論理回路）
Ｂ１〜Ｂｍ    ＮＯＲゲート（第１の論理回路）
ＣＬ    液晶容量
Ｃｐ    画素容量
Ｃｓ    補助容量
ＣＯＭＰ１〜ＣＯＭＰｋ    コンパレータ
ＣＴＬ，ＣＴＬａ，ＣＴＬｂ    制御信号発生回路
Ｆ１〜Ｆｍ    シフトレジスタ
Ｇ１〜Ｇｍ    走査信号線
ＧＤ，ＧＤ’，ＧＤａ，ＧＤｂ    走査信号線駆動回路
ＧＤ１，ＧＤ２    走査信号線駆動部（ドライバ）
ＩＮＶ    インバータ
Ｐ１    部分表示領域（表示領域）
Ｐ１ａ    多階調表示領域（表示領域）
Ｐ２    非表示領域
Ｐ２ａ    ２値表示領域（表示領域）
Ｐ１ｂ    ２値表示領域（表示領域）
Ｐ２ｂ    多階調表示領域（表示領域）
Ｐ３ｂ    ２値表示領域（表意領域）
Ｐ１ｃ    ２値表示領域（表示領域）
Ｐ２ｃ    多階調表示領域（表示領域）
Ｐ３ｃ    非表示領域
ＰＩＸ    画素
ＰＷＣ    パルス幅制御信号
Ｑ１，Ｑ１１    アナログスイッチ
Ｑ２，Ｑ１２    スイッチ
Ｒ１〜Ｒｋ    レジスタ
Ｓ１〜Ｓｎ    データ信号線
ＳＤ１，ＳＤ１ａ，ＳＤ１ｂ    データ信号線駆動回路（多階調ドライバ）
ＳＤ２，ＳＤ２ａ    データ信号線駆動回路（２値ドライバ）
ＳＷ    アクティブ素子
【図１】
0004190862.tif 000004
【図２】
0004190862.tif 000005
【図３】
0004190862.tif 000006
【図４】
0004190862.tif 000007
【図５】
0004190862.tif 000008
【図６】
0004190862.tif 000009
【図７】
0004190862.tif 000010
【図８】
0004190862.tif 000011
【図９】
0004190862.tif 000012
【図１０】
0004190862.tif 000013
【図１１】
0004190862.tif 000014
【図１２】
0004190862.tif 000015
【図１３】
0004190862.tif 000016
【図１４】
0004190862.tif 000017
【図１５】
0004190862.tif 000018
【図１６】
0004190862.tif 000019
【図１７】
0004190862.tif 000020
【図１８】
0004190862.tif 000021
【図１９】
0004190862.tif 000022
【図２０】
0004190862.tif 000023