(57)【特許請求の範囲】
【請求項１】
高周波半導体集積回路基板の表面の上方に、複数の導電性ピラーの内の一部の同一の高さの複数の第１の導電性ピラーにより支持され、且つ、前記高周波半導体集積回路基板に対向する回路基板の対向面とは異なった水準に位置するグランド面を設けたことを特徴とする高周波半導体集積回路装置。
【請求項２】
上記グランド面が、上記高周波半導体集積回路基板の表面と空隙を介して対向していることを特徴とする請求項１記載の高周波半導体集積回路装置。
【請求項３】
上記高周波半導体集積回路基板と回路基板との接合を、上記導電性ピラーの内の残りの第２の導電性ピラーを用いて行うことを特徴とする請求項１または２に記載の高周波半導体集積回路装置。
【請求項４】
上記第１の導電性ピラーの高さと上記第２の導電性ピラーの高さが同じであり、且つ、上記回路基板のグランド面に対向する領域に凹部が形成されていることを特徴とする請求項３記載の高周波半導体集積回路装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は高周波半導体集積回路装置に関し、特に、１０ＧＨｚ以上の高周波で使用する半導体集積回路装置の高周波特性を再現性良く得るためのグランド面の構成に特徴のある高周波半導体集積回路装置に関するものである。
【０００２】
【従来の技術】
近年、化合物半導体装置の性能向上に伴い、従来では不可能であった高周波数帯域においても、化合物半導体を用いた三端子素子を、発振、増幅、或いは、周波数変換等に応用することが可能になった。
この様な高性能な素子を利用した通信機器等のより一層の普及のためには、さらなる製造コストの低減が求められている。
【０００３】
ここで、図７及び図８を参照して、従来の高周波半導体集積回路装置を説明する。
図７参照
図７は、従来の高周波半導体集積回路装置の概略的平面図であり、例えば、内部にＨＥＭＴ（高電子移動度トランジスタ）やＭＥＳＦＥＴ（ショットキーバリアゲート電界効果型トランジスタ）を形成したＧａＡｓ基板等の高周波半導体集積回路基板３１の表面に形成した配線層３２と、セラミック基板３３上に形成しマイクロストリップ線路３４とにワイアボンディングによってＡｕワイア３５を接続することによって外部回路との接続を行っている。
【０００４】
しかし、この様な接続に用いたＡｕワイア３５を伝送線路として考察した場合、Ａｕワイア３５の長さ、直径、グランドとの距離等の形状要件によって特性インピーダンスが変化するため、再現性の良い高周波特性を得ることができないという問題がある。この様な問題を解決するために導電性ピラー（支柱）やバンプを用いたフリップチップボンディング法が提案されているので、この様な改良型の高周波半導体集積回路装置を図８を参照して説明する。
【０００５】
図８（ａ）及び（ｂ）参照
図８（ａ）は従来の改良型半導体集積回路装置の概略的断面図であり、また、図８（ｂ）は、従来の改良型半導体集積回路装置の概略的分解斜視図である。
図から明らかな様に、高周波半導体集積回路基板４１に形成した金属ピラー４２を利用して外部回路を設けたセラミック基板４３に圧着してボンディングするものである。この場合、金属ピラー４２は高周波半導体集積回路装置４１に形成した配線層４５とセラミック基板４３に設けた外部接続配線層４６とを接続するとともに、セラミック基板４３の表面に設けた導電性のグランド面４４に接続するものである。
【０００６】
この様に、金属ピラー４２の形状は金属ワイヤ３５に比べて安定しているので、Ａｕワイヤ３５の代わりに金属ピラー４２を用いた高周波伝送線路は、高周波特性が良好になり、且つ、再現性良く良好な高周波特性を得ることができる。
【０００７】
【発明が解決しようとする課題】
しかし、この様な金属ピラーを使用した高周波伝送路線の場合、通常は、高周波半導体集積回路基板の上方に外部回路を構成した回路基板が存在することになり、特に、回路基板の表面にグランド面が存在する場合には、その高周波特性が互いに対向する基板同士の間隔ｄによって変化するため、良好な高周波特性を再現性良く得るためには、基板同士の間隔ｄを精密に制御する必要がある。
【０００８】
しかし、この場合の基板同士の間隔ｄは、基板を圧着する際の圧力、金属ピラーの数、或いは、直径，剛性等の金属ピラーの物理的特性等によって変化するので、この間隔ｄを再現性良く得ることは困難であった。
なお、金属ピラーの物理的特性は、金属ピラーを構成する結晶の粒界或いはメッキ液の残留成分等の影響によって変化する。
【０００９】
したがって、金属ピラーによる伝送線路部分の高周波特性は安定していても、基板同士の間隔ｄを精密に制御することが困難であるので、フリップチップボンディング法を用いても良好な高周波特性を再現性良く得ることは困難であった。なお、基板同士の貼り合わせを行わないと、本来設計通りの高周波特性が実現しないため、貼り合わせ以前の状態では、高周波特性を試験することが不可能であり、良品・不良品の判定は貼り合わせ工程後でなければ不可能であった。
【００１０】
したがって、本発明は、伝送線路に導電性ピラーを用いた場合に、基板同士の間隔の変化によらず良好な高周波特性を再現性良く得ることを目的とする。
【００１１】
【課題を解決するための手段】
図１は本発明の原理的構成の説明図であり、この図１を参照して本発明における課題を解決するための手段を説明する。
なお、図１は、高周波半導体集積回路装置の概略的断面図である。
図１参照
（１）本発明は、高周波半導体集積回路装置において、高周波半導体集積回路基板１の表面の上方に、複数の導電性ピラーの内の一部の同一の高さの複数の第１の導電性ピラー２により支持され、且つ、高周波半導体集積回路基板１に対向する回路基板４の対向面とは異なった水準に位置するグランド面３を設けたことを特徴とする。
【００１２】
この様に、高周波半導体集積回路基板１の表面の上方に、回路基板４の対向面とは独立に同一の高さの複数の第１の導電性ピラー２により支持されたグランド面３を設けることにより、高周波半導体集積回路基板１の表面とグランド面３との間隔が圧接等の影響を受けることがないので、設計値通りの高周波特性を再現性良く実現することができる。
【００１３】
（２）また、本発明は、上記（１）において、グランド面３が、高周波半導体集積回路基板１の表面と空隙を介して対向していることを特徴とする。
（３）また、本発明は、上記（１）または（２）において、高周波半導体集積回路基板１と回路基板４との接合を、導電性ピラーの内の残りの第２の導電性ピラー５を用いて行うことを特徴とする。
【００１４】
この様に、高周波半導体集積回路基板１と回路基板４との接合も、第２の導電性ピラー５を用いて行うことによって、伝送路線部分の高周波特性も再現性良く良好に保つことができる。
なお、この第２の導電性ピラー５は、電気的な接続に用いるとともに、その一部は高周波半導体集積回路基板１と回路基板４との接合をバランス良く安定に支持するために用いるものである。
【００１５】
（４）また、本発明は、上記（３）において、第１の導電性ピラー２の高さと第２の導電性ピラー５の高さが同じであり、且つ、回路基板４のグランド面３に対向する領域に凹部が形成されていることを特徴とする。
【００１６】
この様に、第１の導電性ピラー２と第２の導電性ピラー５とを同じ高さにすることによって、第１の導電性ピラー２と第２の導電性ピラー５を同時に形成することができるので、スループットが向上する。
なお、この場合、回路基板４の対向面とグランド面３との構造的な干渉を防止するために、回路基板４のグランド面３に対向する領域に凹部を形成する必要がある。
【００１７】
【発明の実施の形態】
ここで、図２乃至図４を参照して本発明の第１の実施の形態の高周波半導体集積回路装置を説明するが、まず、図２及び図３を参照して本発明の第１の実施の形態の高周波半導体集積回路装置の製造工程を説明する。
図２（ａ）参照
まず、内部にＨＥＭＴやＭＥＳＦＥＴ等を形成し、且つ、表面に絶縁層を介して所定パターンの信号入出力用のパッド部（図示せず）を設けた高周波半導体集積回路基板１１のパッド部を含めた所定の位置に選択的にＡｕメッキベース層（図示せず）を蒸着により形成したのち、全面に、厚さが、例えば、２０μｍのフォトレジストを塗布し、露光・現像することによって直径が、例えば、２０μｍの支持ピラー用開口部１３を有するレジストパターン１２を形成する。
なお、この場合の支持ピラー用開口部１３の数は、例えば、１０〜５０本／ｍｍ2 程度の密度で設ける。
【００１８】
図２（ｂ）参照
次いで、電解メッキ法を用いてＡｕメッキを行うことによって、支持ピラー用開口部１３内に選択的にＡｕメッキ層を設けて支持ピラー１４を形成する。
この場合、Ａｕメッキ層の成膜速度は、支持ピラー用開口部１３の開口面積に依存するので、ほぼ同じ高さ、即ち、２０μｍの支持ピラー１４が同時に形成されることになる。
【００１９】
図２（ｃ）参照
次いで、全面に薄いＡｕ層を蒸着したのち、信号入出用のパッド部を覆わない形状にパターニングすることによってメッキベース層（図示せず）を形成し、次いで、再び、電解メッキ法を用いてＡｕメッキを行うことによってメッキベース層上に、厚さ数μｍ、例えば、５μｍのＡｕグランド面１５を形成する。
【００２０】
図２（ｄ）参照
次いで、有機溶剤等を用いてレジストパターン１２を除去することによって、高周波半導体集積回路基板１１の表面の上方に、複数の支持ピラーで支えられたＡｕグランド面１５が得られる。
【００２１】
図３（ｅ）参照
次いで、再び、全面に、厚さが、例えば、５０μｍのフォトレジストを塗布し、露光・現像することによって直径が、例えば、４０μｍの接合ピラー用開口部１７を有するレジストパターン１６を形成する。
なお、この場合の接合ピラー用開口部１７の数は、信号入出力用のパッドの数にも依存するが、基板の貼り合わせをバランス良く行うための支持専用ピラーも含めて、例えば、１０〜５０本／ｍｍ2 程度の密度で設ける。
【００２２】
図３（ｆ）参照
次いで、再び、電解メッキ法を用いてＡｕメッキを行うことによって、接合ピラー用開口部１７内に選択的にＡｕメッキ層を設けて接合ピラー１８を形成する。
【００２３】
図３（ｇ）参照
次いで、Ｓｎ等の金属を用い、外部回路を形成したセラミック基板１９と圧着・加熱することによって、接合ピラー１８を構成するＡｕとの共晶合金によってセラミック基板１９と高周波半導体集積回路基板１１とを電気的に接続するとともに、機械的に接合して貼り合わせることによって高周波半導体集積回路装置が完成する。
【００２４】
図４参照
図４は、この様にして形成した本発明の第１の実施の形態の高周波半導体集積回路装置の概略的分解斜視図であり、支持ピラー１４は高周波半導体集積回路基板１１の表面の中央部側に位置し、また、Ａｕグランド面１５の形状は中央部側に位置する接合ピラー１８を覆わないような形状になっている。
【００２５】
この様に、本発明の第１の実施の形態においては、高周波半導体集積回路基板１１の表面の上方に位置するＡｕグランド面１５をＡｕメッキによって形成した支持ピラー１４に支持されるようにＡｕメッキによって形成しているので、圧着等による高さの変動は全くなく、したがって、高周波半導体集積回路基板１１の表面とＡｕグランド面１５との間隔を精密に制御することができるので、圧着によって高周波半導体集積回路基板１１の表面とセラミック基板１９の対向面との間隔が変動しても高周波特性が影響を受けることがない。
【００２６】
また、この本発明の第１の実施の形態においては、Ａｕグランド面１５をセラミック基板１９とは独立に形成しているので、セラミック基板１９を貼り合わせる前に、貼り合わせ工程後の高周波特性と変わらない高周波特性を試験する機会を得ることができ、それによって、貼り合わせ工程以前の段階で不良品を除去することが可能になり、高周波半導体集積回路装置の組み立てコストの低減が可能になる。
【００２７】
また、信号の入出力を接合ピラー１８を伝送線路として用いて行っているので、図８に示した従来の改良型高周波半導体集積回路装置と同様に、伝送線路特性としても、良好な高周波特性を再現性良く実現することができる。
【００２８】
次に、図５を参照して、本発明の第２の実施の形態の高周波半導体集積回路装置の製造工程を説明する。
図５（ａ）参照
まず、内部にＨＥＭＴやＭＥＳＦＥＴ等を形成し、且つ、表面に絶縁層を介して所定パターンの信号入出力用のパッド部（図示せず）を設けた高周波半導体集積回路基板１１のパッド部を含めた所定の位置に選択的にＡｕメッキベース層（図示せず）を蒸着により形成したのち、全面に、厚さが、例えば、２０μｍのフォトレジストを塗布し、露光・現像することによって直径が、例えば、２０μｍの支持ピラー用開口部１３及び直径が、例えば、２０μｍの接合ピラー用開口部２０を有するレジストパターン１２を形成する。
【００２９】
図５（ｂ）参照
次いで、電解メッキ法を用いてＡｕメッキを行うことによって、支持ピラー用開口部１３及び接合ピラー用開口部２０内に選択的にＡｕメッキ層を設けて支持ピラー１４及び接合ピラー２１を形成する。
この場合、Ａｕメッキ層の成膜速度は、ピラー形成用開口部の開口面積に依存するので、支持ピラー用開口部１３と接合ピラー用開口部２０の直径をほぼ同じにすることによって、ほぼ同じ高さの支持ピラー１４及び接合ピラー２１が同時に形成されることになる。
【００３０】
図５（ｃ）参照
次いで、全面に薄いＡｕ層を蒸着したのち、接合ピラー２１を覆わない形状にパターニングすることによってメッキベース層（図示せず）を形成し、次いで、接合ピラー２１をレジストパターン（図示せず）で選択的に覆ったのち、再び、電解メッキ法を用いてＡｕメッキを行うことによってメッキベース層上に、厚さ数μｍ、例えば、５μｍのＡｕグランド面１５を形成する。
【００３１】
図５（ｄ）参照
次いで、有機溶剤等を用いてレジストパターン１２を除去したのち、Ｓｎ等の金属を用い、外部回路を形成し、且つ、Ａｕグラント面１５との対向領域に凹部を形成したセラミック基板２２を圧着・加熱することによって、接合ピラー２１を構成するＡｕとの共晶合金によってセラミック基板２２と高周波半導体集積回路基板１１とを電気的に接続するとともに、機械的に接合して貼り合わせることによって高周波半導体集積回路装置が完成する。
【００３２】
この様に、本発明の第２の実施の形態においては、支持ピラー１４と接合ピラー２１とを同じ高さにして同時に形成しているので、メッキ工程を削減することができ、それによって、スループットを向上することができる。
【００３３】
次に、図６を参照して、本発明の第３の実施の形態の高周波半導体集積回路装置の製造工程を説明する。
図６（ａ）参照
まず、上記の第１の実施の形態と同様に、内部にＨＥＭＴやＭＥＳＦＥＴ等を形成し、且つ、表面に絶縁層を介して所定パターンの信号入出力用のパッド部（図示せず）を設けた高周波半導体集積回路基板１１のパッド部を含めた所定の位置に選択的にＡｕメッキベース層（図示せず）を蒸着により形成したのち、全面に、厚さが、例えば、２０μｍのフォトレジストを塗布し、露光・現像することによって直径が、例えば、２０μｍの支持ピラー用開口部（図示せず）有するレジストパターン（図示せず）を形成する。
【００３４】
次いで、電解メッキ法を用いてＡｕメッキを行うことによって、支持ピラー用開口部内に選択的にＡｕメッキ層を設けて支持ピラー１４を形成したのち、有機溶剤等を用いてレジストパターンを除去する。
【００３５】
図６（ｂ）参照
次いで、表面にＡｕグランド面２４を設けるとともに、入出力用パッド（図示せず）を覆わない平面形状のセラミック基板２３を、Ｓｎ等の金属を用いて圧着・加熱することによって、支持ピラー１４を構成するＡｕとの共晶合金によってＡｕグラント面２４を貼り合わせる。
【００３６】
図６（ｃ）参照
次いで、再び、図３（ｅ）及び（ｆ）の工程と同様に、新たなフォトレジストパターン（図示せず）を用いて、接合ピラー２５を形成し、Ｓｎ等の金属を用い、外部回路を形成したセラミック基板１９を圧着・加熱することによって、接合ピラー２５を構成するＡｕとの共晶合金によってセラミック基板１９と高周波半導体集積回路基板１１とを電気的に接続するとともに、機械的に接合して貼り合わせることによって高周波半導体集積回路装置が完成する。
【００３７】
この様に、本発明の第３の実施の形態においては、Ａｕグランド面２４をセラミック基板２３を用いて別個に形成しているので、高周波半導体装置を本格的に実装する以前に、高周波特性を知ることが可能になり、最終的な歩留りを向上させることが可能になる。
【００３８】
また、この場合、Ａｕグランド面２４を形成したセラミック基板２３を圧着する場合には、圧着の際の圧力を調整することによって支持ピラー１４の高さを調整することができ、それによって、Ａｕグランド面２４と高周波半導体集積回路基板１１の表面との距離を任意に変化させることができるので、高周波特性も任意に変化させることができる。
【００３９】
以上、本発明の各実施の形態を説明してきたが、本発明は各実施の形態に記載した構成に限られるものではなく、各種の変更が可能である。
例えば、上記の第１の実施の形態においては、支持ピラー１４とＡｕグランド面１５とを別工程で形成しているが、同時に形成しても良いものであり、それによって、メッキ工程数を削減することができる。
【００４０】
例えば、図２（ａ）の工程において、支持ピラー用開口部１３を形成したのち、支持ピラー用開口部１３の底面を含めた全面にメッキベース層となる薄いＡｕ層を所定形状にマスク蒸着し、次いで、電解メッキ法を用いてＡｕメッキを行うことによって、支持ピラー１４とＡｕグランド面１５とを同時に形成することができる。
なお、この場合、Ａｕグランド面１５の厚さは、上記の第１の実施の形態に比べて厚くなる。
【００４１】
また、上記の第３の実施の形態においては、Ａｕグランド面２４を支持する基板としてセラミック基板２３を用いているが、シリコン基板等の高周波半導体集積回路基板１１を構成するＧａＡｓ基板に対して選択エッチング性のある基板を用いても良いものである。
また、上記の第３の実施の形態においては、Ａｕグランド面２４を支持するセラミック基板２３をそのまま残存させているので、接合ピラー２５の高さを高くしているが、上記の第２の実施の形態の様に、外部回路を設けた基板として、Ａｕグランド面２４との対向領域に凹部を設けたセラミック基板を用いても良いものである。
【００４２】
また、上記の第３の実施の形態においては、Ａｕグランド面２４を支持する基板をそのまま残存させているが、圧着後にウェット・エッチングによって除去しても良いものであり、それによって、Ａｕグランド面２４を支持する基板の平面形状に制約がなくなるとともに、接合ピラー２５の高さを相対的に低くすることができる。
【００４３】
また、Ａｕグランド面２４を支持する基板を除去する場合、支持基板とＡｕグランド面２４との間に薄いレジスト層或いはＳｉＯ2 膜等を挿入しておいても良いものであり、それによって、薄いレジスト層或いはＳｉＯ2 膜等を有機溶剤或いは酸によって除去することによって支持基板をリフトオフ的に除去することができるので、支持基板の除去が容易になる。
【００４４】
また、上記の第３の実施の形態においては、数μｍの薄いグランド面を前提にしているために、支持基板を利用しているが、支持基板を用いることなく、０．１ｍｍ程度の比較的厚みのあるＡｕ板を用いて支持ピラーに直接圧着しても良いものであり、それによってメッキ工程を削減することができるとともに、支持基板の除去工程が不要になる。
【００４５】
また、この様な比較的厚みのあるＡｕ板を用いる場合には、支持ピラーと対向する箇所に支持ピラーと同程度の直径の穴を設けておき、支持ピラーと穴との嵌合を利用して接合しても良いものであり、それによって、加熱を伴う圧着工程が不要になる。
【００４６】
また、上記の各実施の形態の説明においては、支持ピラー、接合ピラー、及び、グランド面をＡｕメッキ或いはＡｕ板によって形成しているが、必ずしもＡｕメッキ或いはＡｕ板である必要はなく、Ｃｕメッキ等の電解メッキが容易で、且つ、導電性の良好な金属を用いても良いものである。
【００４７】
また、上記の各実施の形態の説明においては、高周波半導体集積回路基板として、ＨＥＭＴやＭＥＳＦＥＴを形成したＧａＡｓ基板等を前提に説明しているが、デバイスとしてＰＩＮ−ＰＤ或いは半導体レーザ（ＬＤ）等の光デバイスも集積化した高周波半導体集積回路基板にも適用されるものである。
【００４８】
【発明の効果】
本発明によれば、高周波半導体集積回路基板と外部回路を形成したセラミック基板とを貼り合わせる場合に、予め、高周波半導体集積回路基板側にセラミック基板とは独立したグランド面を支持ピラーに支持された状態で、特に、上記の第１及び第２の実施の形態においてはメッキ法によって形成しているので、高周波半導体集積回路基板の表面とグランド面との間隔を精密に制御することができ、それによって、高周波半導体集積回路基板とセラミック基板との間隔が圧着によって変動しても、良好な高周波特性を再現性良く実現することができ、ひいては、高周波半導体集積回路装置の製造歩留りの向上に寄与するころが大きい。
【００４９】
また、高周波特性は、高周波半導体集積回路基板の表面とグランド面との間隔によって規定されるので、セラミック基板を貼り合わせる前に高周波特性の試験が可能になり、それによって、貼り合わせ工程以前の段階で不良品を除去することが可能になり、ひいては、高周波半導体集積回路装置の組み立てコストの低減化、製造歩留りの向上に寄与するところが大きい。
【図面の簡単な説明】
【図１】本発明の原理的構成の説明図である。
【図２】本発明の第１の実施の形態の途中までの製造工程の説明図である。
【図３】本発明の第１の実施の形態の図２以降の製造工程の説明図である。
【図４】本発明の第１の実施の形態の高周波半導体集積回路装置の概略的分解斜視図である。
【図５】本発明の第２の実施の形態の製造工程の説明図である。
【図６】本発明の第３の実施の形態の製造工程の説明図である。
【図７】従来の高周波半導体集積回路装置の概略的平面図である。
【図８】従来の改良型高周波半導体集積回路装置の説明図である。
【符号の説明】
１  高周波半導体集積回路基板
２  第１の導電性ピラー
３  グランド面
４  回路基板
５  第２の導電性ピラー
１１  高周波半導体集積回路基板
１２  レジストパターン
１３  支持ピラー用開口部
１４  支持ピラー
１５  Ａｕグランド面
１６  レジストパターン
１７  接合ピラー用開口部
１８  接合ピラー
１９  セラミック基板
２０  接合ピラー用開口部
２１  接合ピラー
２２  セラミック基板
２３  セラミック基板
２４  Ａｕグランド面
２５  接合ピラー
３１  高周波半導体集積回路基板
３２  配線層
３３  セラミック基板
３４  マイクロストリップ線路
３５  Ａｕワイア
４１  高周波半導体集積回路基板
４２  金属ピラー
４３  セラミック基板
４４  グランド面
４５  配線層
４６  外部接続配線層
【図１】
0004035804.tif 000002
【図２】
0004035804.tif 000003
【図３】
0004035804.tif 000004
【図４】
0004035804.tif 000005
【図５】
0004035804.tif 000006
【図６】
0004035804.tif 000007
【図７】
0004035804.tif 000008
【図８】
0004035804.tif 000009