(57)【特許請求の範囲】
【請求項１】
配線パターンを有する半導体装置であって、
誘電体層（２１）と、
金属層（２２）よりなる配線パターンと、
金属層と誘電体層との間にあり、かつ金属層の全周を覆う中間ボンディング層（２３）とを含み、
金属層は中間ボンディング層を介して誘電体層にボンディングされ、
中間ボンディング層（２３）は付着助触媒と金属との反応生成物を含むことを特徴とし、付着助触媒は３−アミノプロピルトリエトキシシランおよび３−メタクリルオキシプロピルトリメトキシシランからなるグループから選択されるシランベースの有機物を含む、半導体装置。
【請求項２】
誘電体層（２１）は、付着助触媒を含む、請求項１に記載の半導体装置。
【請求項３】
金属層（２２）は、銅、銅ベースの合金、金、金ベースの合金、銀および銀ベースの合金からなるグループから選択される低抵抗率金属を含む、請求項１に記載の半導体装置。
【請求項４】
金属は銅または銅ベースの合金である、請求項３に記載の半導体装置。
【請求項５】
誘電体層（２１）は、約３．５よりも小さい誘電率を有する誘電体材料を含む、請求項１に記載の半導体装置。
【請求項６】
誘電体層（２１）は、約３．０よりも小さい誘電率を有する誘電体材料を含む、請求項５に記載の半導体装置。
【請求項７】
誘電体層（２１）は、低誘電率ポリマーを含む、請求項１に記載の半導体装置。
【請求項８】
低誘電率ポリマーは、ポリイミド、テフロン、ＢＣＢ、パリレンおよびシルセスキオキサンからなるグループから選択される、請求項７に記載の半導体装置。
【請求項９】
金属層（２２）は、導電パターンを含む、請求項１に記載の半導体装置。
【請求項１０】
配線パターンを有する半導体装置を製造する方法であって、前記方法は、金属層（２２）よりなる配線パターンを中間ボンディング層（２３）を介して誘電体層（２１）にボンディングするステップを含み、かつ中間ボンディング層は金属層の全周を覆っており、ボンディングは、中間ボンディング層（２３）を形成するよう、３−アミノプロピルトリエトキシシランおよび３−メタクリルオキシプロピルトリメトキシシランからなるグループから選択されるシランベースの有機物を含む付着助触媒によって行なわれる、半導体装置を製造する方法。
【請求項１１】
付着助触媒を金属層（２２）の表面および／または誘電体層（２１）の表面に塗布するステップをさらに含む、請求項１０に記載の半導体装置を製造する方法。
【請求項１２】
付着助触媒を誘電体層（２１）に組入れるステップをさらに含む、請求項１０に記載の半導体装置を製造する方法。
【請求項１３】
金属層（２２）は、銅、銅ベースの合金、金、金ベースの合金、銀および銀ベースの合金からなるグループから選択される低抵抗率金属を含む、請求項１０に記載の半導体装置を製造する方法。
【請求項１４】
金属は、銅または銅ベースの合金である、請求項１３に記載の半導体装置を製造する方法。
【請求項１５】
誘電体層（２１）は、約３．５よりも小さい誘電率を有する誘電体材料を含む、請求項１０に記載の半導体装置を製造する方法。
【請求項１６】
誘電率は約３．０よりも小さい、請求項１５に記載の半導体装置を製造する方法。
【請求項１７】
誘電体層（２１）は低誘電率ポリマーを含む、請求項１０に記載の半導体装置を製造する方法。
【請求項１８】
低誘電率ポリマーは、ポリイミド、テフロン、ＢＣＢ、パリレンおよびシルセスキオキサンからなるグループから選択される、請求項１７に記載の半導体装置を製造する方法。
【請求項１９】
金属層（２２）は、ダマシーンプロセスにより形成される導電パターンを含む、請求項１０に記載の半導体装置を製造する方法。
【請求項２０】
金属層（２２）を堆積するステップと、金属パターンを形成するためエッチングするステップと、その上に誘電体層（２１）を堆積するステップとを含む、請求項１０に記載の半導体装置を製造する方法。
【請求項２１】
配線パターンを有する半導体装置であって、
誘電体層（２１）と、
金属層（２２）よりなる配線パターンと、
金属層と誘電体層との間にあり、かつ金属層の全周を覆う中間ボンディング層（２３）とを含み、
金属層は中間ボンディング層を介して誘電体層にボンディングされ、
中間ボンディング層（２３）は付着助触媒と金属との反応生成物を含むことを特徴とし、誘電体層は、テフロン、パリレンおよびシルセスキオキサンからなるグループから選択される材料を含み、付着助触媒は３−アミノプロピルトリエトキシシランおよび３−メタクリルオキシプロピルトリメトキシシランからなるグループから選択されるシランベースの有機物を含む、半導体装置。
【請求項２２】
配線パターンを有する半導体装置を製造する方法であって、前記方法は、金属層（２２）よりなる配線パターンを中間ボンディング層（２３）を介して誘電体層（２１）にボンディングするステップを含み、かつ中間ボンディング層は金属層の全周を覆っており、ボンディングは付着助触媒によって行なわれ、誘電体層は、テフロン、パリレンおよびシルセスキオキサンからなるグループから選択される材料を含み、付着助触媒は３−アミノプロピルトリエトキシシランおよび３−メタクリルオキシプロピルトリメトキシシランからなるグループから選択されるシランベースの有機物を含む、半導体装置を製造する方法。
【発明の詳細な説明】
技術分野
この発明は、低ＲＣ配線パターンを有する半導体装置およびこの半導体装置の製造方法に関する。この発明は特にサブミクロンのＩＣ製造において用途を有する。
背景技術
超超ＬＳＩ（ＵＬＳＩ）半導体ワイヤリングに関連する高密度および性能に対する要件の高まりは、配線技術においてもこれに対応する変化を必要としており、これが、超超ＬＳＩ（ＵＬＳＩ）テクノロジーの最も大きな課題となる局面の１つと考えられている。加えて、高性能マイクロプロセッサ応用においては、半導体回路の迅速な切換速度が要求される。半導体回路の速度は金属層の抵抗に逆比例して変化し、配線パターンを形成する誘電体層のキャパシタンスに逆比例して変化する。集積回路の複雑性が増しかつ特徴のサイズおよび間隔が小さくなるにつれ、配線パターンのキャパシタンスおよび抵抗に対する集積回路の速度の依存度も増加している。
半導体回路の速度を増加させるための先行する試みは、層間誘電体の形成において従来用いられてきた材料の誘電率の低減に焦点をあてていた。層間誘電体の形成において従来用いられてきた誘電体材料である、二酸化シリコンの誘電率は約４である。先行する試みは、低誘電率ポリマー、テフロン、エーロゲルおよび多孔ポリマーなどの、二酸化シリコンよりも誘電率が低い材料の開発を含む。
配線パターンの形成において、銅、銀、金およびそれらの合金などの抵抗率が低い金属と組合せてこのような低誘電率ポリマーを用いることは有利であろう。低抵抗率金属と低誘電率ポリマーとを組合せることによって、抵抗キャパシタンス（ＲＣ）時間遅延が減じられるものと期待されよう。たとえば、シンガー（Singer）の「新たな配線材料：さらに高速のチップの可能性を追って（New Interconnect Materials: Chasing the Promise of Faster Chips）」（『半導体インターナショナル（Semiconductor International）』１９９４年１１月、ｐｐ．５２、５４および５６）、および、アデマ（Adema）らの「マルチチップモジュールにおいて使用される銅／ポリマー薄膜配線のためのパシベーション方式（Passivation Schemes for Copper/Polymer Thin-Film Interconnections Used in Multichip Modules」（『コンポーネント、ハイブリッドおよび製造テクノロジーに関するＩＥＥＥ紀要（IEEE Transactions on Components, Hybrids, and Manufacturing Technology）』、Ｖｏｌ．１６、Ｎｏ．１、１９９３年２月、ｐｐ．５３−５８）を参照されたい。
しかし、低抵抗率金属および低誘電率材料を含む新たな信頼できる配線パターンの形成には、さまざまな点で問題がある。たとえば、上等の配線金属であるアルミニウムは腐食からアルミニウムを保護するパシベーション層を本来的に形成する。しかし、銅などの低抵抗率金属は自己パシベーション層を形成しない。さらには、銅イオンは急速にシリコン内に拡散し、半導体コンポーネントに害をなす。加えて、多くの低誘電率ポリマーは金属に適切に付着しない。したがって、銅などの低抵抗率金属と低誘電率ポリマーとを用いて配線パターンを形成しようとするいかなる試みにおいても、金属層を腐食から保護しかつ金属イオンの拡散を防止するためバリア／パシベーション層の別個の形成が必要となるであろう。加えて、別個の付着層が必要であろう。ダマシーンプロセスにより製造されるこのような配線パターンが、図１に概略的に図示され、これは、低誘電率ポリマーであり得る誘電体層１０と、その上に形成される低誘電率ポリマー層１１とを含む。この図示される配線パターンはさらに、たとえば銅などを含む低抵抗率金属層１２を含む。銅などの金属を利用するためには、付着層１４に加えてバリア／パシベーション層１３が必要である。適切なバリア／パシベーション材料は、チタン、窒化チタン、タンタル、窒化タンタル、クロム、窒化シリコンおよび二酸化シリコンを含むであろう。このようなバリア／パシベーション層および別個の付着層の形成のためには付加的なコストのかかる装置、操作ステップおよび材料が必要であり、したがって、スループットが減じられ、コストが増加しかつさらに製造プロセスが複雑になる。
別個にバリア／パシベーション層を形成することなく、低誘電率材料と低抵抗率金属たとえば銅などとを含む配線パターンを形成するための簡単で費用対効果のよい技術が必要とされている。
発明の開示
この発明の目的は、低減されたＲＣ遅延、高速動作速度および改良された信号対雑音比を示す高度集積半導体装置である。
この発明の別の目的は、低減されたＲＣ遅延、高速動作速度および改良された信号対雑音比を示す半導体装置を製造する方法である。
この発明のさらなる目的、利点および他の特徴は、以下の説明において部分的に示されかつ、部分的には以下の説明の検討によって当業者には明らかとなるであろうし、またはこの発明の実施からわかるであろう。この発明の目的および利点は、添付した請求の範囲に特に示されるように実現されかつ獲得されるであろう。
この発明により、前述のおよび他の目的は、誘電体層、金属層、および金属パターンと誘電体層との間の中間ボンディング層を含み、金属層が中間ボンディング層を介して誘電体層にボンディングされる、半導体装置によって部分的に達成される。
この発明の別の局面は、配線パターンを有する半導体装置の製造方法であって、この方法は、中間ボンディング層を形成するための付着助触媒を用いて金属層を誘電体層にボンディングすることを含む。
この発明のさらなる目的および利点は、以下の詳細な説明から当業者には容易に明らかとなるであろう。以下の詳細な説明においては、この発明を実施するために企図されるベストモードの単なる例として、この発明の好ましい実施例のみを図示し説明する。理解されるであろうように、この発明を逸脱することなく、この発明の他のおよび異なった実施例が可能であり、そのいくつかの詳細にさまざまな明らかな点において変更を加えることが可能である。したがって、この図面および説明は本質的に例示的なものであり限定的なものではないと考えられねばならない。
【図面の簡単な説明】
図１は、バリア／パシベーション層を含む配線パターンの概略断面図である。
図２は、この発明による配線パターンの概略断面図である。
発明の説明
この発明は、特にサブミクロンテクノロジーによる高度集積回路における、低動作速度および低信号対雑音比などの高ＲＣ配線パターンに起因する従来の半導体装置の問題に取組みかつこれを解決する。この発明は、効率的で簡素化された費用対効果の良い製造技術によって、低ＲＣ配線パターンおよび改良された信号対雑音比を有する改良された半導体装置を提供する。
集積回路の速度が配線パターンのＲＣ遅延に依存するため、配線パターンの抵抗およびキャパシタンスを低減することが必要である。したがって、低誘電率ポリマーなどの低誘電率材料と組合せて、銀、銅、金およびそれらの合金などの低抵抗率金属を用いて配線パターンを形成することが望ましい。特に、別個のバリア／パシベーション層および別個の付着層を形成する必要なく、簡素化された技術によって銅などの低抵抗率金属と低誘電率ポリマーを含む低ＲＣ配線パターンを形成することが有利であり、これによって、付加的な装置を提供しかつ付加的な製造ステップを実行することに付随するコストを避けることができる。
この発明は、別個のバリア／パシベーション層の適用および別個の付着層の適用およびそれらに付随する不利益を伴うことなく、銅などの低抵抗率金属と低誘電率ポリマーを含む低ＲＣ配線パターンを形成する、簡素化された費用対効果の良い方法を提供する。この発明により、銅などの低抵抗率金属と低誘電率ポリマーなどの低誘電率材料とが、中間ボンディング層を介して互いにボンディングされる。中間ボンディング層を形成するため付着助触媒を用いることが好ましい。このような付着助触媒は、たとえば、銅の層の表面および／または誘電体層の表面に塗布することなどによって、銅と低誘電率ポリマーとの界面に塗布できる。別の実施例においては、付着助触媒は低誘電率ポリマーと混合される。
いかなる特定の理論に縛られることも望ましくはないのだが、付着助触媒は低抵抗率金属の表面と化学反応を起こし、金属−酸素−炭素結合を形成し、それによって中間ボンディング層を介して金属を低誘電率ポリマーにボンディングするものと考えられる。こうして得られる中間ボンディング層は、誘電体層内部の金属層を不活性化しかつ有効に密封する。加えて、この中間ボンディング層は、銅などの低抵抗率金属が半導体装置を通じて拡散するのを防止する拡散障壁として働く。
このように、この発明により、従来技術に比べ配線の信頼性を高めつつ、費用対効果の良い態様で半導体装置製造プロセスが大幅に簡素化される。関連する器具は比較的安価である。従来のエッチバック技術などの非ダマシーンプロセスまたはダマシーンプロセスを用いて金属線を形成できるということがこの発明の特定的な利点である。この発明による付着助触媒の使用によって、別個のバリア／パシベーション層および別個の付着層を形成することに付随する不利益が有利に回避される。
この発明により、任意のさまざまな商業的に利用可能な付着助触媒、たとえばシランベースの有機付着助触媒を用いることができる。適切な商業的に利用可能なシランベースの付着助触媒は、３−ＡＰＳ（３−アミノプロピルトリエトキシシラン）またはＭＯＰＳ（３−メタクリルオキシプロピルトリメトキシシラン）を含む。ビニル、クロロプロピル、エポキシ、ジアミン、メルカプトおよび／またはカチオンスチリル有機官能基を含む他の商業的に利用可能なシラン−付着助触媒を用いることもできる。
この発明により、低ＲＣ配線パターンの形成において、任意の低抵抗率金属を用いることができる。このような低抵抗率金属は、銅、銅ベースの合金、金、金ベースの合金、銀、および銀ベースの合金を含み、好ましくは銅および銅ベースの合金である。この発明において用いられる低誘電率材料は、低誘電率ポリマーなどの任意の利用可能な低誘電率材料であり得る。このような商業的に利用可能な低誘電率ポリマーの例は、（約２．７の誘電率を示す）Dow Chemical DVS-BCB、（約３．０の誘電率を示す）DuPont Polyimides、（約１．８から約２．１の誘電率を示す）Teflons、（約２．６の誘電率を示す）AlliedSignal FLARE、（約３．０の誘電率を示す）Silsesquioxanesおよび（約２．３から約３．１の誘電率を示す）Union Carbide Parylenesを含む。
ポリマーの金属に対する典型的な弱い付着力にもかかわらず、この発明により、低誘電率ポリマーは、付着助触媒好ましくはシランベースの付着助触媒を用いて銅などの低抵抗率金属に確実にボンディングされ、信頼できる低ＲＣ配線パターンを形成する。この発明は、デザインルールが約０．１８ミクロン以下のテクノロジーを含むサブミクロンテクノロジーに適切に適合される。この発明は有利なことに付加的な器具を必要とせず低コストでプロセスステップがより少なく、商業的に利用可能な材料を用いるダマシーンおよび非ダマシーン技術と両立可能である。
図２にこの発明が図示され、ここにおいてはダマシーンプロセスによって製造された、低誘電率ポリマーを含み得る誘電体層２０上の低誘電率ポリマー層２１を含む、配線パターンの１区画が図示される。配線パターンのこの図示される区画は、中間ボンディング層２３を介して銅などの低抵抗率金属２２にボンディングされる低誘電率ポリマー２１を含む。中間ボンディング層２３は、付着助触媒、好ましくはシランベースの有機付着助触媒を用いて形成され、この助触媒は低抵抗率金属２２と低誘電率ポリマー２１の表面のいずれかまたは両方に塗布することなどによって、これらの間の界面に塗布できる。代替的に、堆積前に付着助触媒を低誘電率ポリマー２１に混合することもできる。
この発明による半導体装置の製造において、従来のフォトリソグラフィ、エッチングおよび堆積技術を用いることができる。この発明のさまざまな実施例を実施するにあたって、導電層および配線ラインの堆積のために、減圧化学蒸着（ＬＰＣＶＤ）およびプラズマ化学蒸着（ＰＥＣＶＤ）を含むさまざまな種の化学蒸着（ＣＶＤ）プロセスなどの、従来のメタライゼーション技術を用いることができる。エッチングおよび化学機械研磨技術などの既知の平坦化技術によってさまざまな層が平坦化される。
この発明のさまざまな実施例は、単一のおよびデュアルのダマシーン技術などのダマシーン技術を含んでもよい。デュアルダマシーン技術においては、ビアおよび溝が、銅、銅ベースの合金、金、金ベースの合金、銀および銀ベースの合金、好ましくは銅および銅ベースの合金などの低抵抗率金属によって同時に埋込まれる。
この発明により、半導体装置は低ＲＣ配線パターンを備え、したがって、より高速の動作速度および改良された信号対雑音比を示す。このような改良された半導体装置が、費用対効果の良い態様において従来の装置および材料を用いて、別個のバリア／パシベーション層および別個の付着層を形成することに付随する不利益なしに、効率的な簡素化された技術によって製造される。こうして、この発明により、低抵抗率金属の表面と反応して低誘電率ポリマーとのボンディングを起こし、それによって低抵抗率金属を低誘電率ポリマー内に密封する、シランベースの助触媒などの商業的に利用可能な付着助触媒を好ましくは用いて、低抵抗率金属と低誘電率ポリマーとの間に中間ボンディング層を形成することによって、銅などの低抵抗率金属と低誘電率ポリマーとを含む低ＲＣ配線パターンが形成される。この発明の開示される実施例および着想は、配線パターンが形成されるいかなる種類の半導体装置においても利用できる。
この開示においては、この発明の好ましい実施例およびその可能な用途のごく少しの例のみを図示し説明した。この発明がさまざまな他の組合せおよび環境において使用可能であり、かつ、ここに示したこの発明の着想の範囲内で変更および修正を加え得ることが理解されねばならない。
【図１】
0004178272.tif 000002
【図２】
0004178272.tif 000003