(57)【特許請求の範囲】
【請求項１】
露光マスクに係る設計データを補正対象となる複数のデータ群に分ける工程と、
各データ群にそれぞれパターンの補正後の形状に影響を及ぼす補正パラメータを割り当てる工程であって、前記補正パラメータは補正に使用する最小補正グリッドを含む前記工程と、
各データ群をそれに割り当てられた補正パラメータを用いて補正し、複数の補正パターン群を形成する工程と、
前記複数の補正パターン群を合成する工程と
を有し、前記複数のデータ群に分ける工程は、ＭＥＦの値に基づいた分類により行われ、前記複数の補正パターン群を形成する工程は、前記ＭＥＦの値に対応した最小補正グリッドを含む補正パラメータによる補正により行われることを特徴とするマスクデータ生成方法。
【請求項２】
請求項１に記載のマスクデータ生成方法を用いて露光マスクのマスクデータを取得する工程と、
前記マスクデータに基づいて、マスク基板上にパターンを形成する工程と
を有することを特徴とする露光マスク作成方法。
【請求項３】
請求項２に記載の露光マスク作成方法を用いて作成された露光マスクを用いてレジストパターンを形成する工程と、
前記レジストパターンをマスクにして該レジストパターンの下地をエッチングする工程と
を有することを特徴とするパターン形成方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体分野におけるマスクデータ生成方法、露光マスク作成方法およびパターン形成方法に関する。
【０００２】
【従来の技術】
近年の半導体製造技術の進歩は非常に目覚しく、最小加工寸法０．１８μｍサイズの半導体素子が量産されている。このような半導体素子の微細化は、マスクプロセス技術、光リソグラフィ技術、およびエッチング技術等の微細パターン形成技術の飛躍的な進歩により実現されている。
【０００３】
パターンサイズが十分大きい時代には、ウェハ上に形成したいＬＳＩパターンの平面形状をそのまま設計パターンとして描き、その設計パターンに忠実なマスクパターンを作成し、そのマスクパターンを投影光学系によってウェハ上に転写し、下地をエッチングすることによってほぼ設計パターン通りのパターンをウェハ上に形成できた。
【０００４】
しかし、パターンの微細化が進むにつれて、各プロセスでパターンを忠実に形成することが困難になってきており、最終的な仕上り寸法が設計パターン通りにならない問題が生じてきた。
【０００５】
特に微細加工を達成するために最も重要なリソグラフィおよびエッチングプロセスにおいては、形成したいパターンの周辺に配置された他のパターンレイアウト環境が、そのパターンの寸法精度に大きく影響する。
【０００６】
そこで、これらの影響を低減させるために、加工後の寸法が所望パターンに形成されるように、予め設計パターンに補助パターンを付加する光近接効果補正（ＯＰＣ：Optical Proximity Correction）またはプロセス近接効果補正（ＰＰＣ：Process proximity Correction）技術などが特開平０９−３１９０６７等で報告されている。
【０００７】
しかしながら、このようなＯＰＣ／ＰＰＣ（今後これらをＰＰＣと呼ぶ。）には、以下のような問題がある。ＰＰＣにより高精度な補正を行うためには、設計パターンに多くの細かい補助パターンを付加する必要がある。一方で、細かい補助パターンが多数存在すると、設計データ量の増大、マスク作成時間の増大が問題となる。すなわち、従来技術では、補正精度の向上と補正時間の短縮化との両立は困難であるという問題があった。
【０００８】
また、設計データには、プロセスで形成することが非常に困難な微細パターンから、比較的緩いパターンまで様々なパターンが存在する。これらのパターンを高精度に補正する際には、そのパターンのウェハ上での仕上がり寸法を正確に予測することが重要である。ところが、微細化と共に、仕上がり寸法の予測に必要な計算が複雑になっており、その結果として計算時間の増大、さらには補正時間の増大の問題が顕在化してきている。これも補正精度の向上と補正時間の短縮化との両立を困難にしている理由となっている。
【０００９】
【発明が解決しようとする課題】
上述の如く、従来技術では、例えばＰＰＣにより高精度な補正を行うときに多数の補助パターンが必要となり、マスク作成時間が増大するため、補正精度の向上と補正時間の短縮化との両立が困難であるという問題があった。
【００１０】
本発明は、上記事情を考慮してなされたもので、その目的とするところは、補正精度の向上と補正時間の短縮化との両立を可能とするマスクデータ生成方法、露光マスク作成方法およびパターン形成方法を提供することにある。
【００１１】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば下記の通りである。すなわち、上記目的を達成するために、本発明に係るマスクデータ生成方法は、露光マスクに係る設計データを補正対象となる複数のデータ群に分ける工程と、各データ群にそれぞれパターンの補正後の形状に影響を及ぼす補正パラメータを割り当てる工程であって、前記補正パラメータは補正に使用する最小補正グリッドを含む前記工程と、各データ群をそれに割り当てられた補正パラメータを用いて補正し、複数の補正パターン群を形成する工程と、前記複数の補正パターン群を合成する工程とを有し、前記複数のデータ群に分ける工程は、ＭＥＦの値に基づいた分類により行われ、前記複数の補正パターン群を形成する工程は、前記ＭＥＦの値に対応した最小補正グリッドを含む補正パラメータによる補正により行われることを特徴とする。
【００１２】
本発明によれば、従来のように設計データで規定される複数のデータ群を１つの共通の補正パラメータで補正するのではなく、各データ群に適切な補正パラメータで補正することにより、補正精度の向上と補正時間の短縮化との両立を図れるようになる。
【００１３】
本発明の上記ならびにその他の目的と新規な特徴は、本明細書の記載および添付図面によって明らかになるであろう。
【００１４】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施の形態（以下、実施形態という）を説明する。
【００１５】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る半導体装置の製造方法の流れを示す図である。具体的には、マスクデータ生成からパターン形成方法までの工程を示している。
【００１６】
まず、露光マスクの設計データを用意する（ステップＳ１）。上記設計データは周知の方法によって設計されたものである。
【００１７】
次に、設計データで規定される複数のパターンを、例えば寸法、レイアウトまたは形状に基づいて、複数のレイヤー（データ群）に振り分ける（ステップＳ２）。具体的には、設計データ中のパターン線幅や、パターンと隣接するスペース幅（Ｌ／Ｓ）、もしくはパターン形状などに応じて振り分けられる。これらのレイヤーは、ステップＳ１において予め設計データで既に異なるレイヤーで設計されていたものでも良いし、あるいはデザインルールチェッカー（ＤＲＣ）を用いて、必要なパターン形状部のみを抽出して、抽出されたパターンのみを異なるレイヤーに変更しても良い。また、階層構造を有する設計データであれば、設計データのセル名称に基づいて、複数のレイヤーを振り分けても良い。
【００１８】
次に、振り分けた複数のレイヤーをそれぞれレイヤー１，２，…ｎのように定義し、識別する（ステップＳ３）。
【００１９】
次に、各レイヤー１，２，…ｎに対して、それぞれ適切な補正パラメータ１，２，…ｎを割り当てる（ステップＳ４）。本発明において、補正パラメータとは、パターンの補正後の形状に影響を及ぼす可能性のあるすべてのパラメータを意味している。
【００２０】
具体的には、補正に使用する最小グリッド（形状が長方形の補助パターンの短辺の最小寸法）や、補正に使用する補正最小段差の高さ（形状が長方形の補助パターンの長辺の寸法）や、補正値算出に用いる光学モデルや、補正に使用するプロセス予測モデルなどがある。プロセスで形成することが非常に困難な微細パターンの場合には例えばプロセス予測モデルを使用し、比較的緩いパターンの場合には例えば最小グリッドを選択する。
【００２１】
また、適切な補正パラメータとは、設計データに対して忠実な仕上がりパターンを得るためには有効な補正パラメータであって、このような補正パラメータが複数ある場合にはその作成に時間がかからないもの、言い換えれば補正後のデータ量が少なくなるものを意味している。
【００２２】
次に、補正パラメータ１，２，…ｎに基づいて、各レイヤー１，２，…ｎをそれぞれ補正し、補正レイヤー１，２，…ｎを取得する（ステップＳ５）。
【００２３】
このとき、上述したように各レイヤー１，２，…ｎ毎に適切な補正パラメータ１，２，…ｎを割り当てているので、補正レイヤー１，２，…ｎは必要な補正精度を有し、かつ従来よりもデータ量が少ないものとなる。データ量が少ないのでその作成には余分な時間をかけずに済む。これは補正時間の短縮化に繋がる。
【００２４】
次に、補正レイヤー１，２，…ｎを合成し、露光マスクの作成に必要なマスクデータを取得する（ステップＳ６）。補正レイヤー１，２，…ｎは従来よりもデータ量が少ないので、上記マスクデータの量も従来よりも少ない。
【００２５】
次に、上記マスクデータを露光装置で使用可能なデータ形式に変換し、該露光装置で使用可能なマスクデータ（露光マスクデータ）を取得する（ステップＳ７）。
【００２６】
次に、上記露光マスクデータを露光装置に入力し、周知の方法に従ってマスク基板（ガラス基板／遮光膜）の遮光膜を加工し、露光マスクを作成する（ステップＳ８）。このとき、上記露光マスクデータの量は従来よりも少ないので、マスク描画時間は従来よりも短くて済む。これは補正時間の短縮化に繋がる。
【００２７】
最後に、上記露光マスクを用いてフォトレジストパターンを周知の方法（露光プロセス、現像プロセス）に従って作成し、このフォトレジストパターンをマスクにして上記フォトレジストパターンの下地をエッチングし、該下地に所望のパターンを形成する（ステップＳ９）。上記下地は、例えば絶縁膜、金属膜、半導体膜、これらの三つの膜のうちの少なくとも２つ以上の積層膜、または半導体基板である。
【００２８】
以上述べたように、本実施形態によれば、補正を行うパターンの形状等に応じて異なるレイヤーに分類して、それぞれのレイヤーを適切な補正パラメータで補正することにより、補正精度の向上と補正時間の短縮化との両立を図れるマスクデータ生成方法、露光マスク作成方法およびパターン形成方法を実現できるようになる。具体的には、従来の１／１０の補正時間で必要な補正精度を確保できることを確認した。
【００２９】
（第２の実施形態）
次に本発明のより具体的な実施形態について説明する。ここでは、図２（ａ）に示すＬ／Ｓパターン１（パターン密度が高いレイアウト）、図２（ｂ）に示す孤立パターン２（パターン密度が低いレイアウト）を作成する場合について説明する。すなわち、形成したいパターンの周辺に配置された他のパターンレイアウト環境（パターン密度の度合い）が、そのパターンの寸法精度に大きく影響するパターンの作成について説明する。
【００３０】
本実施形態の場合、図２（ａ）に対応したレイヤーと、図２（ｂ）に対応したレイヤーとの二つに振り分ける。したがって、補正パラメータおよび補正レイヤーもそれぞれ２つとなる。
【００３１】
補正時に付加する補助パターンの最小寸法単位を２．５ｎｍ／ｅｄｇｅ（ウェハ上寸法換算）であるとすると、パターン１，２のエッジはともに最小２．５ｎｍ／ｅｄｇｅの補正単位で補正される。
【００３２】
一方で、マスク寸法が１ｎｍ／ｅｄｇｅ変動したときのウェハ上での仕上がり寸法変動量（ＭＥＦ：Mask Enhanced Factor）は、パターン１，２で異なる値となる。
【００３３】
上記値は露光条件などにより変動するが、通常用いられる露光条件では、Ｌ／Ｓパターン１では約２となり、孤立パターン２では約１となり、Ｌ／Ｓパターン１が孤立パターン２より２倍程度大きい値となる。
【００３４】
したがって、パターン１，２ともに最小２．５ｎｍ／ｅｄｇｅの補正単位でパターンを補正して露光マスクを作成する場合（従来方法）、ウェハ上での仕上がり寸法は、Ｌ／Ｓパターン１では２．５×２＝５ｎｍ／ｅｄｇｅ、孤立パターン２では２．５×１＝２．５ｎｍ／ｅｄｇｅより細かく補正することは不可能である。
【００３５】
しかし、Ｌ／Ｓパターン１は、ゲート層、メタル層のメモリセル部などの非常に厳しい寸法制御が必要な個所で用いられるパターンであり、ウェハ上での仕上がり寸法を５ｎｍ／ｅｄｇｅより細かく補正しないと、要求される寸法精度を達成することが困難となる場合がある。
【００３６】
そのため、Ｌ／Ｓパターン１は、より細かい補正グリッドで補正する必要がある。一方、より細かい補正グリッドを使用すると、補正後のデータ量が膨大になり、マスク描画時間も増大する恐れがある。
【００３７】
そこで、本実施形態では、まずＭＥＦの大きいパターンであるＬ／Ｓパターン１およびＭＥＦの小さいパターンである孤立パターン２をデザインルールチェッカー（ＤＲＣ）でそれぞれ異なるレイヤーに分類した（レイヤー振り分け）。
【００３８】
そして、Ｌ／Ｓパターン１に対応したレイヤー（第１のレイヤー）は補正グリッドを２．５ｎｍ／ｅｄｇｅより細かい１．２５ｎｍ／ｅｄｇｅの最小補正グリッドで補正し、第１の補正レイヤーを作成し、一方孤立パターン２に対応したレイヤー（第２のレイヤー）は通常の２．５ｎｍ／ｅｄｇｅの最小補正グリッドで補正し、第２のレイヤーを作成した。
【００３９】
その後、第１のレイヤーと第２のレイヤとを合成し、露光マスクデータを取得し、露光マスクを作成し、そしてパターン１，２をウェハ上に形成した。
【００４０】
その結果、Ｌ／Ｓパターン１、孤立パターン２でそれぞれ要求される寸法精度を有する露光マスクを得ることができ、またデータ量、マスク描画時間の増大を最小に抑えることが可能となった。また、ウェハ上での仕上がり寸法を測定したところ、Ｌ／Ｓパターン１および孤立パターン２に対してそれぞれ必要な寸法精度で補正できることが確認できた。
【００４１】
ここでは、Ｌ／Ｓパターン１および孤立パターン２の二つのパターンの補正について説明したが、Ｌ／Ｓパターン１とそれ以外のＭＥＦの大きいパターンを同じレイヤーにして一緒に補正し、孤立パターン２とそれ以外のＭＥＦの小さいパターンを同じレイヤーにして一緒に補正しても良い。このようにすることによって、プロセスで形成することが非常に困難な微細パターンから、比較的緩いパターンまで様々なパターンが存在する場合でも、補正精度の向上と補正時間の短縮化との両立を図れるようになる。
【００４２】
（第３の実施形態）
ここでは、ラインパターンを作成する場合について説明する。本実施形態の場合、ラインパターンの端部に対応したレイヤーと、ラインパターンの端部以外の部分に対応したレイヤーとの二つに振り分ける。したがって、補正パラメータおよび補正レイヤーもそれぞれ２つとなる。
【００４３】
通常、ある露光条件を用いて、ラインパターンのライン幅が所望通りに仕上がるように露光量を決定すると、図３に示すように、ウェハ上に形成したラインパターン（実ラインパターン）３の端部（ライン端部）は、設計データに対応したラインパターン（設計ラインパターン）４の端部よりも短くなる。以下、このような最終的な仕上り寸法が、設計パターン通りよりも短くなることをショートニング（shortening）という。
【００４４】
このような実ラインパターン３におけるショートニングを補正するためには、ある露光量でのライン幅が所望通りに仕上がる条件下でライン端部でのショートニング量を正確に予測することが必要となる。
【００４５】
しかし、様々なパターンで、このようにライン幅の仕上がり寸法とライン端部の仕上がり寸法（ショートニング量）とを同じプロセス予測モデルで正確に予測することは一般的に困難で、これを実現するためには非常に複雑かつ計算時間を要するプロセス予測モデルが必要となる。これは補正時間の増大を繋がる。
【００４６】
一方、ライン幅およびライン端の仕上がり寸法をそれぞれ別々のプロセス予測モデル（プロセスパラメータ）で予測することは、比較的容易であり、計算に要する時間も比較的短い。
【００４７】
そこで、本実施形態では、ライン端部のみをＤＲＣで抽出し、その抽出部分を第１のレイヤーとし、そのほかの部分を第２のレイヤーとする。そして、第１および第２のレイヤーに対してそれぞれ異なるプロセス予測モデルで仕上がり寸法を予測し、その予測値に基づいて補正値を算出し、この補正値を用いて第１のレイヤーに対する第１の補正レイヤー、第２のレイヤーに対する第２の補正レイヤーを作成した。
【００４８】
その後、第１のレイヤーと第２のレイヤとを合成し、露光マスクデータを取得し、露光マスクを作成し、そして実ラインパターン３を形成した。
【００４９】
その結果、ウェハ上でライン幅、ライン端でそれぞれ要求される寸法精度を達成でき、またデータ量、マスク描画時間の増大を最小に抑えることが可能となった。
【００５０】
以上、本発明の第１〜第３の実施形態について説明したが、本発明はこれらの実施形態に限定されるものではない。例えば、第２の実施形態では、補正パラメータとして補正最小グリッドを選び、これをレイヤー毎に変える例を示したが、補正最小グリッドと共に、データ量、マスク描画時間に影響のある補正最小段差の高さ、または補正の行われる最大線幅なども同時に選んでも良い。すなわち、複数のタイプの補正パラメータを用いても良い。
【００５１】
また、第３の実施形態では、プロセス予測モデルをレイヤー毎に変える例を示したが、プロセス予測モデルのみならず、光学像計算の手法（例えば、空間像計算、空間像計算に下地からの反射光も考慮した計算、および現像モデルを含む計算等）を分類された後のレイヤーに対してのみ適用して、補正時間と補正精度とのバランスをさらに適切に調整することもできる。
【００５２】
さらに、本発明において使用可能な露光装置（露光方法）は、光を用いた露光装置（露光方法）には限定されず、例えば電子線や、Ｘ線露光を用いた露光装置（露光方法）なども使用可能である。
【００５３】
さらにまた、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題を解決できる場合には、この構成要件が削除された構成が発明として抽出され得る。その他、本発明の要旨を逸脱しない範囲で、種々変形して実施できる。
【００５４】
【発明の効果】
以上詳説したように本発明によれば、補正精度の向上と補正時間の短縮化との両立を図れるマスクデータ生成方法、露光マスク作成方法およびパターン形成方法を実現できるようになる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体装置の製造方法の流れを示す図
【図２】Ｌ／Ｓパターンおよび孤立パターンを示す平面図
【図３】設計データに対応したラインパターンおよびウェハ上に形成したラインパターンを示す平面図
【符号の説明】
１…Ｌ／Ｓパターン
２…孤立パターン
３…ウェハ上に形成したラインパターン
４…設計データに対応したラインパターン
【図１】
0004153678.tif 000002
【図２】
0004153678.tif 000003
【図３】
0004153678.tif 000004