(57)【特許請求の範囲】
【請求項１】
シフトレジスタとしてのスイッチ素子アレイを、発光素子を複数配置した発光素子アレイとは分離した構造を有し、当該発光素子の発光のための電流を印加する書き込み信号ラインが設けられ、ドライバ回路により当該書き込み信号ラインの電圧を制御可能な自己走査型発光素子アレイチップが複数個配列された自己走査型発光装置において、
前記ドライバ回路は、前記書き込み信号ラインに電圧を供給するバッファを有し、
前記バッファの電源側にデジタル／アナログ・コンバータが設けられ、当該デジタル／アナログ・コンバータのデジタル入力値を選択することにより当該バッファの出力電圧を変調することによって、前記発光素子の発光光量を発光素子単位または発光素子アレイチップ単位で補正することを特徴とする自己走査型発光装置。
【請求項２】
前記バッファは、ＣＭＯＳインバータ型のバッファであることを特徴とする請求項１記載の自己走査型発光装置。
【請求項３】
シフトレジスタとしてのスイッチ素子アレイを、発光素子を複数配置した発光素子アレイとは分離した構造を有し、当該発光素子の発光のための電流を印加する書き込み信号ラインが設けられ、ドライバ回路により当該書き込み信号ラインの電圧を制御可能な自己走査型発光素子アレイチップが複数個配列された自己走査型発光装置において、
前記ドライバ回路は、前記書き込み信号ラインに電圧を供給するバッファを有し、
前記バッファは、第１および第２のＭＯＳトランジスタよりなるＣＭＯＳ回路と、当該第１のＭＯＳトランジスタと電源との間に設けられた電圧シフト素子と、当該電圧シフト素子と当該第１のＭＯＳトランジスタとの直列接続回路に並列に接続された、当該第１のＭＯＳトランジスタと同一導電型の第３のＭＯＳトランジスタよりなることを特徴とする自己走査型発光装置。
【請求項４】
前記電圧シフト素子は、ダイオードまたは抵抗器であることを特徴とする請求項３記載の自己走査型発光装置。
【請求項５】
シフトレジスタとしてのスイッチ素子アレイを、発光素子を複数配置した発光素子アレイとは分離した構造を有し、当該発光素子の発光のための電流を印加する書き込み信号ラインが設けられ、ドライバ回路により当該書き込み信号ラインの電圧を制御可能な自己走査型発光素子アレイチップが複数個配列された自己走査型発光装置において、
前記ドライバ回路は、前記書き込み信号ラインに電圧を供給するバッファを有し、
前記バッファは、第１および第２のＭＯＳトランジスタよりなるＣＭＯＳ回路と、当該第１のＭＯＳトランジスタと電源との間に設けられた電圧シフト素子と、当該第１のＭＯＳトランジスタと当該第２のＭＯＳトランジスタとの接続点と変調用電源との間に設けられた、当該第１のＭＯＳトランジスタと同一導電型の第３のＭＯＳトランジスタよりなることを特徴とする自己走査型発光装置。
【請求項６】
前記電圧シフト素子は、ダイオードまたは抵抗器であることを特徴とする請求項５記載の自己走査型発光装置。
【請求項７】
請求項１〜６のいずれかに記載の自己走査型発光装置を有する書き込み用光源。
【請求項８】
請求項７に記載の光源を備える光プリンタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、自己走査型発光装置、特に光量の補正が可能な自己走査型発光装置に関する。
【０００２】
【従来の技術】
多数個の発光素子を同一基板上に集積した発光素子アレイは、その駆動用ＩＣと組み合わせて光プリンタ等の書き込み用光源として利用されている。本発明者らは発光素子アレイの構成要素としてｐｎｐｎ構造を持つ発光サイリスタに注目し、発光点の自己走査が実現できることを既に特許出願（特開平１−２３８９６２号公報、特開平２−１４５８４号公報、特開平２−９２６５０号公報、特開平２−９２６５１号公報）し、光プリンタ用光源として実装上簡便となること、発光素子ピッチを細かくできること、コンパクトな自己走査型発光装置を作製できること等を示した。
【０００３】
さらに本発明者らは、スイッチ素子（発光サイリスタ）アレイをシフトレジスタとして、発光素子（発光サイリスタ）アレイと分離した構造の自己走査型発光装置を提案している（特開平２−２６３６６８号公報）。
【０００４】
図１に、この自己走査型発光装置の等価回路図を示す。この発光装置は、スイッチ素子Ｔ（１）〜Ｔ（４）、書き込み用発光素子Ｌ（１）〜Ｌ（４）からなる。スイッチ素子部分の構成は、ダイオード接続を用いている。ＶGKは電源（通常５Ｖ）であり、負荷抵抗ＲL を経て各スイッチ素子のゲート電極Ｇ1 〜Ｇ3 に接続されている。また、スイッチ素子のゲート電極Ｇ1 〜Ｇ3 は、書き込み用発光素子のゲート電極にも接続される。スイッチ素子Ｔ（１）のゲート電極にはスタートパルスφS が加えられ、スイッチ素子のアノード電極には、交互に転送用クロックパルスφ１，φ２が加えられ、書き込み用発光素子のアノード電極には、書き込み信号φI が加えられている。
【０００５】
図２は、これらスタートパルスφS 、転送用クロックパルスφ１，φ２、書き込み信号φI のパルス波形を示している。φ１，φ２は共に、Ｈレベル時間とＬレベル時間との比（デューティ比）がほぼ１：１である。
【０００６】
動作を簡単に説明する。まず転送用クロックパルスφ1 の電圧がハイレベルで、スイッチ素子Ｔ（２）がオン状態であるとする。このとき、ゲート電極Ｇ2 の電位はＶGKの５Ｖからほぼ零Ｖにまで低下する。この電位降下の影響はダイオードＤ2 によってゲート電極Ｇ3 に伝えられ、その電位を約１Ｖに（ダイオードＤ2 の順方向立上り電圧（拡散電位に等しい））に設定する。しかし、ダイオードＤ1 は逆バイアス状態であるためゲート電極Ｇ1 への電位の接続は行われず、ゲート電極Ｇ1 の電位は５Ｖのままとなる。発光サイリスタのオン電位は、ゲート電極電位＋ｐｎ接合の拡散電位（約１Ｖ）で近似されるから、次の転送用クロックパルスφ2 のＨレベル電圧は約２Ｖ（スイッチ素子Ｔ（３）をオンさせるために必要な電圧）以上でありかつ約４Ｖ（スイッチ素子Ｔ（５）をオンさせるために必要な電圧）以下に設定しておけばスイッチ素子Ｔ（３）のみがオンし、これ以外のスイッチ素子はオフのままにすることができる。従って２本の転送用クロックパルスでオン状態が転送されることになる。
【０００７】
スタートパルスφS は、このような転送動作を開示させるためのパルスであり、スタートパルスφS をＬレベル（約０Ｖ）にすると同時に転送用クロックパルスφ2 をＨレベル（約２〜約４Ｖ）とし、スイッチ素子Ｔ（１）をオンさせる。その後すぐ、スタートパルスφS はＨレベルに戻される。
【０００８】
いま、スイッチ素子Ｔ（２）がオン状態にあるとすると、ゲート電極Ｇ2 の電位は、ＶGK（ここでは５Ｖと想定する）より低下し、ほぼ０Ｖとなる。したがって、書き込み信号φI の電圧が、ｐｎ接合の拡散電位（約１Ｖ）以上であれば、発光素子Ｌ（２）を発光状態とすることができる。
【０００９】
これに対し、ゲート電極Ｇ1 は約５Ｖであり、ゲート電極Ｇ3 は約１Ｖとなる。したがって、発光素子Ｌ（１）の書き込み電圧は約６Ｖ、発光素子Ｌ（３）の書き込み電圧は約２Ｖとなる。これから、発光素子Ｌ（２）のみに書き込める書き込み信号φI の電圧は、１〜２Ｖの範囲となる。発光素子Ｌ（２）がオン、すなわち発光状態に入ると、発光強度は書き込み信号φI に流す電流量で決められ、任意の強度にて画像書き込みが可能となる。また、発光状態を次の発光素子に転送するためには、書き込み信号φI ラインの電圧を一度０Ｖまでおとし、発光している発光素子をいったんオフにしておく必要がある。
【００１０】
このような自己走査型発光装置は、例えば６００ｄｐｉ／１２８発光点のチップ（長さ約５．４ｍｍ）を、複数個並べることによって作製される。このような発光チップは、ウェファ上に作製され、ダイシングすることにより得られる。得られたチップ内の発光点の光量の分布は小さいが、チップ間の光量の分布は大きい。
【００１１】
図３にウェファ内光量分布の一例を示す。図３（Ａ）は、３インチウェファ１０を、図３（Ｂ）は、図３（Ａ）のＸ−Ｙ座標系における位置における光出力（光量）の分布を示す。但し、この光出力はウェファ内平均値で規格化したものである。図３（Ｂ）では、Ｙ座標を変えた４つの水平方向軸上での光量分布を示す。Ｘ方向に発光点が並んでおり、１チップの長さは、約５．４ｍｍであるとする。
【００１２】
図３（Ｂ）より、ウェファの極周縁部を除くとチップ内の光量分布は高々±０．５％程度に収まっているが、ウェファ内の同心円的なすり鉢状の光量分布により、光量平均値は６％程度の広がりを持っていることがわかる。また、他のウェファでも、ほぼ同じような光量分布の形状となることがわかっているが、光量平均値はウェファ毎にばらついている。このように、５．４ｍｍ程度のチップ幅で考えると、光量値がよくそろっているが、ウェファ内、さらに、ウェファ間のばらつきを考えると、チップの光量平均値は広い分布を示すことになる。
【００１３】
したがって、光量の平均値のそろった発光チップを並べることによって、光量分布の均一な自己走査型発光素子アレイが作製されている。例えば、チップ平均光量を±１％に抑えたいときは、発光チップを２％の幅を持つ複数の光量ランクに取り分けて、同一ランクのチップを並べる必要がある（特開平９−３１９１７８号公報参照）。
【００１４】
しかし実際には、抵抗器、およびドライバ回路の出力インピーダンスの誤差があるため、ランク幅はさらに狭くする必要がある。ドライバ回路の出力インピーダンスのばらつきを小さくするには、結局出力インピーダンス自体を小さくすることとなり、素子面積が増加しコストアップを招く。また、精度の高い抵抗器も高価である。また、自己走査型発光装置を光プリンタ等の光学装置に用いる場合、レンズ系の精度要求も高くなる。
【００１５】
さらに、発光チップのランク数が多くなると、取り分け作業が繁雑となるだけでなく、組立時に多種類の在庫を持たなければならず、効率が悪いという問題がある。
【００１６】
本発明の目的は、発光素子の光量補正を行い、発光チップ内およびチップ間の光量分布を補正することのできる自己走査型発光装置を提供することにある。
【００１７】
【課題を解決するための手段】
本発明によれば、発光素子の光量補正を電圧の変調で行う。一方、他の方法としては、時間分割で発光時間を調整する方法がある。光プリンタヘッドでは、印字スピードが上がるにつれて、書き込みの発光時間は短くなる。通常、パルスのタイミングは、基本クロック周期の整数倍になるため、発光時間を調整する方法では、基本クロックの周期が分解能となる。たとえば、基本クロック周期が２０ｎｓで、点灯時間が最大４００ｎｓの場合、点灯時間は５％単位でしか調整できないことになる。
【００１８】
これに対し、本発明に係る電圧の変調で光量補正を行う場合には、電圧源のデジタル／アナログ変換精度で調整が可能となるため、精密な光量補正が可能となる。
【００１９】
したがって、本発明の自己走査型発光装置の態様では、しきい電圧もしくはしきい電流が外部から制御可能な制御電極を有する３端子スイッチ素子多数個を配列した３端子スイッチ素子アレイの各スイッチ素子の制御電極を互いに第１の電気的手段にて接続すると共に、各スイッチの素子の制御電極に電源ラインを第２の電気的手段を用いて接続し、かつ各スイッチ素子の残りの２端子の一方にクロックラインを接続して形成した自己走査型スイッチ素子アレイと、
しきい電圧もしくはしきい電流が外部から制御可能な制御電極を有する３端子発光素子多数個を配列した発光素子アレイとからなり、
前記発光素子アレイの各制御電極を前記スイッチ素子の制御電極とを接続し、各発光素子の残りの２端子の一方に発光のための電流を印加する書き込み信号ラインを設けた自己走査型発光素子アレイチップが複数個配列された自己走査型発光装置において、
前記書き込み信号ラインへの電圧をすべての発光素子単位で変調することによって、各発光素子の発光光量を補正する、あるいは前記書き込み信号ラインへの電圧をチップ単位で変調することによって、発光素子の発光光量をチップ単位で補正することを特徴とする。
【００２０】
【発明の実施の形態】
以下、本発明の実施例を、図面を参照して説明する。
【００２１】
【実施例１】
図４は、「カソードコモン２相駆動自己走査型発光素子アレイ」チップ２００を駆動するドライバ回路１００を示す。図では、３個の発光チップを示してある。発光チップ２００を駆動するドライバ回路１００は、各チップに対し、スタートパルスφS 、２相クロックパルスφ１，φ２、書き込み信号φI ，電源電圧ＶGKを供給する。なお、図４でチップ２００に示しているφS ，φ１，φ２，φI ，ＶGKは、これら信号が供給されるパッドを示している。
【００２２】
ドライバ回路１００は、各信号φS ，φ１，φ２，φI 用のＣＭＯＳインバータ型バッファ１０２（ＮＭＯＳトランジスタおよびＰＭＯＳトランジスタよりなる）を備え、特に書き込み信号φI 用のバッファには、その電源部分に電圧出力のデジタル／アナログ・コンバータ（ＤＡＣ）１０１が設けられている。
【００２３】
このＤＡＣは、８ビットＤＡＣを用い、入力のデジタル値が００Ｈであるときは出力は０Ｖとし、入力のデジタル値がＦＦＨであるとき出力は５Ｖとした。発光素子オン時のφI 端子の電圧は、約１．５Ｖであるので、このＤＡＣ１０１において１．５Ｖ以下の電圧値を使うことはない。光出力が、電圧に比例すると仮定すると、
【００２４】
【数１】
0004158308.tif 000002
【００２５】
となり、ＤＡＣのデジタル入力を変えることによって、１７８個の光出力の中間値を表現できることになる。
【００２６】
なお、図４において、１２はｖS 端子、１４はｖ１端子、１６はｖ２端子、２１，２２，２３は各チップ用のｖI 端子、３１，３２，３３は各チップ用ＤＡＣ１０１の入力データ（８ビット）を示している。
【００２７】
図４のドライバ回路１００を駆動するパルスの例を図５に示す。ｖは、図４の各端子１２，１４，１６，２１，２２，２３の電圧を、ｄは補正データであるデータセット（８ビット）３１，３２，３３を示している。データセットは、シリアルでもパラレルでもよい。このような補正データは、バッファ１０２がパワーオンのタイミング、すなわち電圧ｖ（２１），ｖ（２２），ｖ（２３）がＬのタイミングで、全発光点に対し順次書き込まれる。そして、補正データを選択することにより、発光素子への書き込み信号の電圧を変更することによって、すべての発光素子について光量補正を行うことができる。
【００２８】
このようにすべての発光素子について光量補正を行ってもよいが、自己走査型発光素子アレイチップは、前述したようにチップ内での光量分布が小さいので、チップ毎の光量補正でもよい。この場合は、パワーオンのタイミングで、ＤＡＣ１０１に、補正データを書き込み、保持すればよい。
【００２９】
また、以上の構成では、各ＤＡＣにラッチや、イネーブル端子を設けることにより、配線数を減らすことができる。
【００３０】
自己走査型発光装置のように、複数個のチップを時分割で点灯する回路では、駆動ＩＣの数が減るので、同様にＤＡＣの数が減り、回路の実現は容易である。
【００３１】
なお、本実施例では、φI 用のバッファの電源にＤＡＣを設けたが、自己走査型発光素子アレイチップの基板の電圧をＤＡＣで個々に調整してもよい。
【００３２】
【実施例２】
図６は、図４の実施例において、φI 用のバッファとして、正電源側に電圧シフト用のダイオード６４を設けたＣＭＯＳインバータ（ＮＭＯＳトランジスタ６１，ＰＭＯＳトランジスタ６３）と、ダイオード６４とＮＭＯＳトランジスタ６１との直列回路に並列に接続されたＮＭＯＳトランジスタ６２とにより構成したものである。図中、このバッファを１０４で示している。また、図中、４１，４２，４３は各チップのｖI 端子、５１，５２，５３は各チップのφI 電圧を増やす信号端子である。
【００３３】
信号端子５１をＨの状態で、ｖI 端子４１がＬとなると、ＮＭＯＳトランジスタ６１のみがオンしダイオード６４を介してφI 端子に電圧が供給される。シリコンダイオードの順方向立ち上がり電圧は約０．６Ｖであるため、電源が＋５Ｖのとき、バッファ１０４の出力電圧は、４．４Ｖとなる。一方、ｖI 端子４１がＬの状態で信号端子５１がＬになるとトランジスタ６１のみならずＮＭＯＳトランジスタ６２もオンするので、ダイオード６４の両端電位差が０となり、ダイオードはオフする。このため、トランジスタ６２側の電流経路のみ有効となり、バッファ１０４の出力電圧は電源電圧そのままの＋５Ｖとなる。
【００３４】
さて、オン時の発光素子φI 電圧は１．５Ｖであるので、ｖI 端子４１がＬの状態で、φI 電流は、信号端子５１がＨでは、電流制限抵抗の値をＲI としたとき、（４．４−１．５）／ＲI 、信号端子５１がＬでは、（５−１．５）／ＲI となり、信号端子５１がＨのとき、信号端子５１がＬよりも電流が１７％少なくなる。
【００３５】
光量調整は、ｖI 端子４１がＬの時間の間に、信号端子５１がＬになっている時間の割合で行う。この方法だと、調整できる範囲が１７％分しかないが、ｖI 端子４１がＬになっている時間が１発光点あたり４００ｎｓで、基本クロックが２０ｎｓのとき、１７％／２０≒１％の分解能で光量調整を行うことができる。
【００３６】
電圧の調整幅がさらに必要な場合は、ダイオードの数を２個，３個と増やしていけばよい。
【００３７】
図６のドライバ回路１００を駆動するパルスの例を図７に示す。ｖは、図６の各端子１２，１４，１６，４１，４２，４３，５１，５２，５３の電圧を示している。電圧ｖ（４１），ｖ（４２），ｖ（４３）がＬの期間中に、電圧ｖ（５１），ｖ（５２），ｖ（５３）がＬになる時間が調整されている。
【００３８】
図７の駆動波形の例で、各発光点の光出力がどのようになるかを図８に示す。図８では、ｖ（４１），ｖ（５１）の波形に対する発光点の光出力を示しており、Ｌ（＃１）は、第１チップ（図６で、左側のチップ）のＮ番目の発光点の光出力を表す。信号端子５１がＬになっている時間を変えることにより、光量を調整することができることがわかるであろう。
【００３９】
なお、図６の実施例では、電圧シフト用にダイオードを用いたが、抵抗器を用いてもよい。
【００４０】
また、本実施例においても、実施例１と同様にチップ単位の光量補正とすることもできる。
【００４１】
【実施例３】
図６の実施例では、ＮＭＯＳトランジスタ６２の電源を、ＣＭＯＳ（６１，６３）と同じ電源（＋５Ｖ）でとっている。本実施例では、図９に示すように、ＮＭＯＳトランジスタ６２の電源ラインを独立にφI 変調用電圧端子８０に取り出した。その他の構造は、図６と同じであり、同一の構成要素には同一の参照番号を付して示してある。なお、７１，７２，７３は、ドライバφI 出力端子である。
【００４２】
以上のような構成において、電圧端子８０に、図１０（Ａ）に示すような７段の段階状の電圧ｖ（８０）を加える。この例では、Ｎ段目の電圧は、４．４＋０．１×（Ｎ−１）2 となるように決定されている。
【００４３】
信号端子５１のパルスによって、φI 出力端子７１の電圧ｖ（７１）を、図１０（Ｂ）に示すように変えることができる。すなわち、ｖ（４１）がＬのときは、ＮＭＯＳトランジスタ６１がオンし、このときｖ（５１）がＨであれば、ダイオード６４およびＮＭＯＳトランジスタ６１を電流が流れ、ｖ（７１）は４．４Ｖとなる。ｖ（５１）がＬになれば、ＮＭＯＳトランジスタ６２がオンし、ｖ（７１）の電圧は、変調用電圧端子８０の電圧ｖ（８０）で定まる。図１０（Ｂ）は、その様子を示している。
【００４４】
このようなｖ（７１）の変化によれば、点灯時間内の平均電圧は、４．７１Ｖとなった。この方法では、この電圧平均値を、４．４Ｖ〜５．３Ｖの間、０．０１４Ｖの分解能で調整できる。これにより、累積露光量を調整できる。
【００４５】
本実施例は、光量調整のためであるため、４．４Ｖを最低値としたが、ダイオード６４の段数を増やすことによって、最低電圧を更に下げることができる。
【００４６】
本実施例では、光量調整による均一化を例に示したが、同様の手法で、階調表現を可能とできる。
【００４７】
なお、以上の各実施例では、カソードコモンの自己走査型発光素子アレイについて説明しているが、アノードコモンのものでも同様に構成できることは明らかである。
【００４８】
【発明の効果】
本発明によれば、自己走査型発光装置において、発光素子の光量補正を、すべての発光素子を単位として、あるいは自己走査型発光素子アレイチップを単位として、発光素子への電圧を変調することによって行うことが可能となった。したがって、このような自己走査型発光装置を用いた光プリンタヘッドにおいて印字品質を向上させることができる。
【図面の簡単な説明】
【図１】自己走査型発光装置の等価回路図を示す図である。
【図２】図１の回路の動作波形図である。
【図３】ウェファ内光量分布の一例を示す図である。
【図４】「アノードコモン２相駆動自己走査型発光素子アレイ」チップを駆動するドライバ回路を示す図である。
【図５】図４のドライバ回路を駆動するパルスの例を示す図である。
【図６】ドライバ回路の他の例を示す図である。
【図７】図６のドライバ回路を駆動するパルスの例を示す図である。
【図８】図７の駆動パルスでの各発光点の光出力の状態を示す図である。
【図９】ドライバ回路の他の例を示す図である。
【図１０】電圧ｖ（８０）とドライバ出力ｖ（７１）との対応を示す図である。
【符号の説明】
６１，６２，６３  ＭＯＳトランジスタ
６４  ダイオード
８０  変調用電圧端子
１００  ドライバ回路
１０１  ＤＡＣ
１０２，１０４  バッファ
２００  自己走査型発光素子アレイチップ
【図１】
0004158308.tif 000003
【図２】
0004158308.tif 000004
【図３】
0004158308.tif 000005
【図４】
0004158308.tif 000006
【図５】
0004158308.tif 000007
【図６】
0004158308.tif 000008
【図７】
0004158308.tif 000009
【図８】
0004158308.tif 000010
【図９】
0004158308.tif 000011
【図１０】
0004158308.tif 000012