(57)【特許請求の範囲】
【請求項１】
温度によってスイッチング磁界が変化する強磁性体で形成され外部磁界により磁化方向が変化する記録層、絶縁層、および強磁性体で形成された磁化固着層を含む接合を持つトンネル磁気抵抗効果素子と、
前記トンネル磁気抵抗効果素子に書き込み用の電流磁界を与える、互いに交差する方向に配置されたビット線およびディジット線と、
前記ビット線と前記トンネル磁気抵抗効果素子との間、または前記ディジット線と前記トンネル磁気抵抗効果素子との間に設けられた、ポリＳｉ、金属酸化窒化膜およびカルコゲナイドからなる群より選択される発熱抵抗体で形成された温度制御層とを有することを特徴とする磁気記憶装置。
【請求項２】
前記トンネル磁気抵抗効果素子への書き込み時に、読み出し時よりも大きい電流が通電されることを特徴とする請求項１に記載の磁気記憶装置。
【請求項３】
温度によってスイッチング磁界が変化する強磁性体で形成され外部磁界により磁化方向が変化する記録層、絶縁層、および強磁性体で形成された磁化固着層を含む接合を持つトンネル磁気抵抗効果素子と、
前記トンネル磁気抵抗効果素子に書き込み用の電流磁界を与える、互いに交差する方向に配置されたビット線およびディジット線と、
前記ビット線と前記トンネル磁気抵抗効果素子との間、または前記ディジット線と前記トンネル磁気抵抗効果素子との間に設けられた、熱電効果を有する温度制御層とを有することを特徴とする磁気記憶装置。
【請求項４】
前記記録層が、磁気相転移を起こす強磁性体で形成されていることを特徴とする請求項１乃至３のいずれかに記載の磁気記憶装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、強磁性層／絶縁層／強磁性層の接合を有し外部磁界によりトンネル抵抗が変化するトンネル磁気抵抗効果を記憶素子として用いた高集積の磁気記憶装置に関する。
【０００２】
【従来の技術】
近年、不揮発性、高速性、長期信頼性などの特徴を持つ磁気記憶装置としてトンネル磁気抵抗効果（ＴＭＲ：Tunneling Magneto-Resistance effect）を利用した磁気的ランダムアクセスメモリ（ＭＲＡＭ：Magnetic Random Access Memory）が提案されている。その動作原理については、例えば、 S. Tehrani et al.によって "Recent Developments in Magnetic Tunnel Junction MRAM" IEEE Trans. Magn., vol. 36, p.2752, 2000 に述べられている。
【０００３】
上記ＭＲＡＭの動作原理に関して以下に簡単に説明する。まず、トンネル磁気抵抗効果を得るための主要部分である磁気的トンネル接合（ＭＴＪ：Magnetic Tunnel Junction）は、絶縁層を２つの強磁性層で挟んだ構造を有しており、一方の強磁性層を外部磁界により磁化方向が変化する記録層とし、他方の強磁性層を磁化固着層としている。このＭＴＪは、２つの強磁性層における磁化の向きが互いに平行である場合と互いに反平行である２通りの場合が安定状態であるような構造に作られる。
【０００４】
磁化の向きが上下の強磁性層で互いに平行になった場合、ＭＴＪ層を通して流れるトンネル電流は最も大きく、つまりトンネル抵抗は最も小さい。一方、磁化の向きが上下の強磁性層で互いに反平行になった場合、トンネル電流は小さく、つまりトンネル抵抗は最も大きい。このようにある磁界範囲において、トンネル抵抗が２つの状態を取ることにより、それぞれの状態に“１”と“０”を記憶させることができる。
【０００５】
このＭＴＪ層を通した電気抵抗の外部磁界に対する変化は、図５に示すようないわゆるヒステリシス曲線となる。このとき、記録層の磁化を反転させるために必要な磁界がスイッチング磁界であり、その大きさはＭＴＪ層の構造に大きく依存する。
【０００６】
図６にＭＲＡＭのメモリセルの構造を概略的に示す。シリコン基板６１上にはゲート酸化膜を介してゲート電極（ワード線）６２が形成されており、ゲート電極６２の両側のシリコン基板６１表面にはソース／ドレイン領域６３、６４が形成されている。ソース領域６３には、グランド線６５が接続されている。ドレイン領域６４には接続プラグ６６が接続されている。接続プラグ６６には下部電極６８が接続され、この下部電極６８上にＭＴＪ層６９が形成されている。ＭＴＪ層６９の下方には図６の紙面に垂直な方向に延びるディジット線６７が形成され、ＭＴＪ層６９の上方にはディジット線６７と交差する方向に延びるビット線７０が形成されている。
【０００７】
記憶動作としてＭＴＪ層６９に“１”または“０”の情報を書き込むには、互いに交差する方向に配置された一対のビット線７０およびディジット線６７を選択し、これらの両方に電流を流して電流磁界を各々発生させる。この電流磁界の大きさを適切に選ぶと、ビット線７０とディジット線６７とのクロスポイントに位置している選択セルのＭＴＪ層６９にかかる磁界のみがスイッチング磁界を超えるので、目的とする情報がＭＴＪ層６９に書き込まれる。
【０００８】
一方、ＭＴＪ層に書き込まれた“１”または“０“の情報を読み出すには、選択トランジスタとしてのＭＯＳＦＥＴのゲート電極（読み出し用のワード線）６２に電圧を印加して選択トランジスタをオン状態とし、ビット線７０からＭＴＪ層６９を通してグランド線６５に流れる電流値を検出して、異なるＴＭＲ素子間のトンネル抵抗の違いを読み取ることにより、“１”または“０”の情報の判定が行われる。
【０００９】
以上のように、強磁性層／絶縁層／強磁性層で構成されたＭＴＪ層を有するＭＲＡＭ構造によって磁気記憶装置としての動作が得られる。しかし、将来的にさらなる高集積化を達成するためには幾つかの問題がある。
【００１０】
前述したように、各メモリセルの記録層の磁気特性に由来するスイッチング磁界強度により、書き込み配線としてのビット線とディジット線に流す電流量が決まる。ところが、素子の微細化に伴い記録層としての強磁性体のサイズが小さくなるにつれてスイッチング磁界が増大するという特性がある。このため、電流磁界配線に流す電流量が増大し、ＭＲＡＭの消費電力が増大するという問題や高速動作の妨げとなるという問題が生じる。
【００１１】
逆に、ＭＴＪ構造を工夫してスイッチング磁界の増大を抑えたり、磁性体を併用した複雑な配線構造により少ない電流でも大きな電流磁界を生じさせる構造を採用した場合には、電流磁界により目的とするメモリセルに隣接するメモリセルにも書き込みがなされるというクロストークの問題や、記憶保持動作の長期安定性が損なわれるという問題がある。
【００１２】
さらに、素子の微細化に伴う素子形状のばらつきの増大によるスイッチング磁界のばらつきの増大に対しては、ばらつきを考慮して余分に動作マージンを取った大きな周辺回路が必要になるなどの問題があり、高集積化を妨げる要因になる。
【００１３】
【発明が解決しようとする課題】
上記のように、ＭＴＪ層を記憶素子に用いた従来のＭＲＡＭでは、将来のさらなる高集積化の要求に対応して微細化する上で問題があった。
【００１４】
本発明の目的は、素子を微細化しても、スイッチング磁界の増大を防止でき、かつ安定な記憶保持動作を実現できる磁気記憶装置を提供することにある。
【００１５】
【課題を解決するための手段】
本発明の一態様に係る磁気記憶装置（ＭＲＡＭ）は、温度によってスイッチング磁界が変化する強磁性体で形成され外部磁界により磁化方向が変化する記録層、絶縁層、および強磁性体で形成された磁化固着層を含む接合を持つトンネル磁気抵抗効果素子と、前記トンネル磁気抵抗効果素子に書き込み用の電流磁界を与える、互いに交差する方向に配置されたビット線およびディジット線と、前記ビット線と前記トンネル磁気抵抗効果素子との間、または前記ディジット線と前記トンネル磁気抵抗効果素子との間に設けられた、ポリＳｉ、金属酸化窒化膜およびカルコゲナイドからなる群より選択される発熱抵抗体で形成された温度制御層とを有することを特徴とする。
本発明の他の態様に係る磁気記憶装置（ＭＲＡＭ）は、温度によってスイッチング磁界が変化する強磁性体で形成され外部磁界により磁化方向が変化する記録層、絶縁層、および強磁性体で形成された磁化固着層を含む接合を持つトンネル磁気抵抗効果素子と、前記トンネル磁気抵抗効果素子に書き込み用の電流磁界を与える、互いに交差する方向に配置されたビット線およびディジット線と、前記ビット線と前記トンネル磁気抵抗効果素子との間、または前記ディジット線と前記トンネル磁気抵抗効果素子との間に設けられた、熱電効果を有する温度制御層とを有することを特徴とする。
【００１６】
【発明の実施の形態】
以下、本発明の実施形態を説明する。
本発明の実施形態においては、記録層に温度変化によってスイッチング磁界が変化する強磁性体を用い、この記録層に対して温度制御層を積層する。温度制御層としては発熱抵抗体層や熱電効果半導体層等が用いられ、記録層の温度を上昇させたり、逆に温度を低下させたりして記録層のスイッチング磁界を制御する。
【００１７】
このような構成により、書き込み時には記録層を磁気的にソフトにして小さなスイッチング磁界で容易に磁化を反転させることができるようにするとともに、記憶保持動作時および読み出し時には記録層を磁気的にハードにして安定性を増大させることが可能となる。
【００１８】
以下、図面を参照しながら、本発明の実施形態を詳細に説明する。
図１は、本発明の一実施形態に係る磁気記憶装置（ＭＲＡＭ）の１メモリセルを示す断面図である。
【００１９】
図１に示すように、ワード線１２とディジット線１３とが同一のレベルで形成されている。ディジット線１３は図１の紙面に垂直な方向に延びている。ワード線１２上にはコンタクト層１５が形成され、このコンタクト層１５に接続して下部電極１６が形成されている。前記ディジット線１３上方に対応する下部電極１６上にＭＴＪ層１７および発熱抵抗体層１８が形成されている。ＭＴＪ層１７は、反強磁性層１７１、磁化固着層１７２、例えば１〜２ｎｍ程度のＡｌＯxからなる絶縁層（トンネルバリア）１７３、記録層（磁化自由層）１７４を順次積層した接合構造を有する。発熱抵抗体層１８にはディジット線１３と交差する方向に延びるビット線２１が接続されている。
【００２０】
なお、図１は記録層１７４とそれに隣接した発熱抵抗体層１８をビット線２１側に設けた構造であるが、発熱抵抗体１８およびＭＴＪ層１７の上下を逆転してディジット線１３側に発熱抵抗体層１８と記録層１７４を設けてもよい。
【００２１】
ＭＴＪ層１７の記録層１７４は、温度によってスイッチング磁界が変化する強磁性体で形成されており、この実施例では温度が上昇するほどスイッチング磁界が低下する強磁性体が用いられている。
【００２２】
このＭＲＡＭにおいて、ＭＴＪ層１７に情報を書き込むには、互いに交差する方向に配置された一対のビット線２１およびディジット線１３ならびにワード線１２を選択する。すなわち、ビット線２１およびディジット線１３の両方に通電して電流磁界を各々発生させるとともに、ビット線２１から発熱抵抗体層１８、ＭＴＪ層１７、ワード線１２へ電流を流すことにより発熱抵抗体層１８を発熱させてＭＴＪ層１７を加熱する。この結果、ＭＴＪ層１７の記録層１７４の磁気特性はソフトになりスイッチング磁界が低下するので、ビット線２１およびディジット線１３に低電流を流して低いスイッチング磁界で書き込みが可能になり、消費電力の増大を防止することができる。
【００２３】
このとき、同じビット線につながる各セルには電流が流れるため各セルの発熱抵抗体は発熱するが、目的とするディジット線による電流磁界が印加されないため記録層の磁化は反転しない。また、同じディジット線上に並ぶ各セルにはディジット線からの電流磁界が及ぶが、記録層は加熱されないためその磁気特性はハードのままであり、ディジット線からの電流磁界では磁化が反転しない。したがって、記録層の加熱によるソフト磁性化と電流磁界印加が同時に行われるクロスポイントにあるメモリセルのみでスイッチング動作がなされる。
【００２４】
一方、ＭＴＪ層１７に書き込まれた情報を読み出すには、ワード線１２を選択してビット線２１から発熱抵抗体層１８、ＭＴＪ層１７、ワード線１２へセンス電流を流し、トンネル抵抗を検出する。ここで、図１のメモリセルの構成はスイッチング素子を持たない単純マトリックス構造であるが、ワード線１２とディジット線１３を分離することにより、簡単な周辺回路構成で参照セルとの比較を行うことによって読み出しが可能になっている。このとき、ＭＴＪ層１７に生じる磁気抵抗変化を有効に検出するためには、発熱抵抗体１８の抵抗値はＭＴＪ層１７の抵抗値と同程度以下であることが望ましい。
【００２５】
上記のように本発明の実施形態に係るＭＲＡＭでは、読み出し時だけでなく書き込み時にもＭＴＪ層１７に通電する点が従来のＭＲＡＭとは異なる。そして、書き込みにＭＴＪ層１７に通電される電流値を、読み出しＭＴＪ層１７に通電される電流値よりも大きくなるように設定する。すなわち、書き込み時にはＭＴＪ層１７が発熱抵抗体層１８の発熱によって十分加熱されるようにして書き込みを容易にする。一方、読み出し時には磁気抵抗変化を検出できる程度の低いセンス電流を流す。これは、読み出し時に大電流を流すと、発熱抵抗体層１８の発熱によってＭＴＪ層１７が加熱されすぎて、既に記録されている磁化情報が消去されるおそれがあるためである。
【００２６】
次に、本発明の実施形態に係るＭＲＡＭの各構成部材について、より詳細に説明する。
【００２７】
記録層の材料として、Ｆｅ、Ｃｏ，Ｎｉを含む多くの強磁性合金は、温度上昇によってスイッチング磁界が減少するため、適用可能である。また、記録層の材料としては、読み出し時の記録層の温度におけるスイッチング磁界が比較的大きく、かつ書き込み時の記録層の温度よりもやや高いキュリー温度を持ち、温度に対するスイッチング磁界の変化が大きいものが好ましい。
【００２８】
記録層の材料として、温度上昇によって磁気的相転移を起こして強磁性が消失する材料も用いることができる。この場合、記録層を加熱して強磁性を消失させた後、冷却して強磁性を生じさせる際に、ディジット線による電流磁界を印加することにより、メモリセルに情報を書き込むことができる。
【００２９】
発熱抵抗体は、ＭＴＪ層と直列に接続されているため、実効的な磁気抵抗変化量を大きくとるにはなるべく小さい抵抗値が好ましいが、逆に発熱量を大きくするには大きい抵抗値が好ましい。これらの兼ね合いとして、発熱抵抗体の抵抗値をＭＴＪ層と例えば同程度とする。
【００３０】
いま、１Ｇｂｉｔ級のＭＲＡＭを想定した場合のＭＴＪ層のサイズは幅０．１μｍ×長さ０．１μｍ程度であり、望ましい接合抵抗のＲＡは１ｋΩμｍ2程度であるから、そのときの接合抵抗は約１００ｋΩとなる。発熱抵抗体の抵抗を、接合抵抗と同じ１００ｋΩとするためには、ＭＴＪ層に直接つながる発熱抵抗体のサイズを幅０．１μｍ×長さ０．１μｍ×厚さ０．０５μｍ程度と仮定して、２Ωｃｍ程度の比抵抗を有する材料が選択される。このような数Ωｃｍ程度の比抵抗値を有する材料としては、１０19ｃｍ-3程度の高濃度にドープしたポリＳｉなどの半導体材料、ＴｉＯxＮyやＴａＯxＮyなどの金属酸化窒化膜、カルコゲナイドなどが挙げられる。
【００３１】
ここで、発熱抵抗体層に印加できる電力は、主に直列に接続されたＭＴＪ層の耐圧によって制限される。Ａｌ2Ｏ3バリアを用いた二重接合のＭＴＪ層の耐圧は３Ｖ以上あるから、１重接合の動作範囲を１．５Ｖとすると、同じ抵抗値を持つ発熱抵抗体にかかる電圧も同じ１．５Ｖ程度である。
【００３２】
上記サイズの発熱抵抗体を比抵抗２Ωｃｍの材料で作製した場合、発熱抵抗体で消費される電力は１．５Ｖ印加時に１５μＷである。上記サイズのポリＳｉ発熱抵抗体に１５μＷの電力を印加した場合、通電加熱による発熱抵抗体の温度上昇ΔＴは、電力パルスの印加時間を５０ｎｓ、熱の逃げが無いと仮定して、約８８０Ｋとなる。この熱が主として発熱抵抗体の上下に伝導するので（横方向は熱伝導率の低いＳｉＯxに囲まれているため）、発熱抵抗体に接するＭＴＪ層の記録層の温度を、十分にスイッチング磁界が低下するまで上昇させることができる。
【００３３】
特に、発熱抵抗体／記録層／トンネルバリア／固着層という層構造では、発熱抵抗体から流れる熱が記録層を加熱する際に、その下の熱伝導率の低いＡｌ2Ｏ3トンネルバリア層が熱バリアとして働くため、より効果的に記録層を加熱することが可能である。
【００３４】
上述したように、本発明の実施形態に係るＭＲＡＭの動作の特徴は、書き込み動作時は発熱抵抗体が十分に発熱し記録層の温度を上昇させるように大電流を流し（バイアス電圧を高く設定）、読み出し動作時は高速読み出しに必要な出力電圧が得られる程度の電流を小さくする（バイアス電圧を低く設定）。
【００３５】
１Ｇｂｉｔ級のＭＲＡＭを想定した場合には、読み出し時のバイアス電圧は８００ｍＶ程度となる。書き込み時のバイアス電圧はＭＴＪ層の耐圧以内で、読み出し時のバイアス電圧よりも高く、例えば１．５Ｖ程度に設定する。このとき、発熱抵抗体の温度上昇の量を、書き込み時には記録層のスイッチング磁界が十分に低下するように、また読み出し時にはスイッチング磁界があまり低下しないように設計する。発熱抵抗体の温度上昇量は、発熱抵抗体材料の抵抗、体積、比熱を制御し、回路的には印加電圧、印加パルス幅を制御して設計することができる。
【００３６】
なお、特開２０００−２８５６６８には、磁気メモリ素子に加熱手段を設けることにより、小さな動作磁界で、かつ隣接セルへの影響を低減させて情報の記録再生を行うことが記載されている。この公知文献においては、シート状の抵抗発熱層の上下にクロスポイント型に発熱用の配線を設け、選択した配線の交差部を加熱する方式となっている。また、メモリ素子の記録層は磁界印加用の配線の上に配置されており、抵抗発熱層とは配線をはさんだ反対側に位置する。しかし、このような構造では有効に記録層を加熱することが難しい。つまり、電流磁界配線は大電流を必要とするため、一般に配線の厚みが大きく、しかも比抵抗の小さい金属材料が用いられる。比抵抗の小さい金属材料は熱伝導率も高いため、このように厚い電流磁界配線の下側を加熱しても、その熱はほとんど電流磁界配線を流れて逃げてしまい、目的とするセルの記録層は十分に加熱されないと考えられる。逆に、記録層が十分に加熱されるような電力を印加した場合には、発熱は周辺のセルまで及んでクロストークを招くと考えられる。
【００３７】
これに対して本発明の実施形態に係るＭＲＡＭでは、記録層に接して発熱抵抗体を配置し通電加熱するので、熱の逃げを最小限に抑えて、有効に記録層を加熱することができる。
【００３８】
以上の議論をまとめると、従来のＭＲＡＭや上記公知文献に対する、本発明の実施形態に係るＭＲＡＭの構成上の特徴は以下の点にある。すなわち、
（１）記録層と発熱抵抗体を接して直列に設けていること
（２）発熱抵抗体の抵抗値を接合抵抗と同程度とすること
（３）通常の配線金属材料より比抵抗の高い材料を用いること
（４）書き込み時と読み出し時に接合を介して印加する電圧パルス（または電流パルス）の大きさを変化させること、である。
【００３９】
図２（ａ）〜（ｄ）を参照して図１のＭＲＡＭの製造方法を説明する。
まず、図２（ａ）に示すように、周辺回路を有する下部基板上に、層間絶縁膜としてのＳｉＯ2からなる第１の絶縁膜１１を形成し、ＣＭＰ（Chemical Mechanical Polishing）法により平坦化する。この第１の絶縁膜上にスパッタ法により配線となる２００ｎｍ厚程度のＡｌ−Ｃｕ膜を堆積する。フォトリソグラフィにより形成したレジストマスクを用いて、ＲＩＥ（Reactive Ion Etching）法によりＡｌ−Ｃｕ膜をエッチングし、ワード線１２およびディジット線１３を形成する。このとき周辺回路とのコンタクト領域（図示せず）では、ワード線およびディジット線に対するコンタクトも同時に形成される。全面に第２の絶縁膜１４を堆積し、フォトリソグラフィにより形成したレジストマスクを用いて、ＲＩＥ法により第１のコンタクト層形成用の溝を深さ約１５０ｎｍとなるように形成する。ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法を用いて、溝内に例えばＷを埋め込み、このＷをＣＭＰ法で平坦化して第１のコンタクト層１５を形成する。
【００４０】
次に、図２（ｂ）に示すように、スパッタ法により全面に第２のコンタクト層（下部電極）１６、ＭＴＪ層１７、発熱抵抗体層１８を形成し、さらに低温プラズマＣＶＤ法によりマスク材としてのＤＬＣ（Diamond Like Carbon）層１９を形成する。ここで、ＭＴＪ層１７は、反強磁性層１７１、磁化固着層１７２、例えば１〜２ｎｍ程度のＡｌＯxからなる絶縁層（トンネルバリア）１７３、記録層（磁化自由層）１７４を順次積層した接合構造をなしている。次に、ＤＬＣ層１９をパターニングした後、ＤＬＣパターンをマスクとして発熱抵抗体層１８およびＭＴＪ層１７をエッチングする。
【００４１】
次に、図２（ｃ）に示すように、Ｏ2プラズマアッシングによりマスク材としてのＤＬＣパターンを除去した後、全面に第３の絶縁層２０を堆積し、エッチバック法により第３の絶縁層２０を薄膜化する。レジストマスクを用いたエッチングにより第３の絶縁層２０および第２のコンタクト層１６のパターニングを行う。
【００４２】
さらに、図２（ｄ）に示すように、全面に第４の絶縁層を堆積した後、ＣＭＰ法により平坦化を行う。この絶縁膜にコンタクトホールを形成した後、スパッタ法により配線となるＡｌ−Ｃｕ層を堆積し、レジストマスクを用いてＡｌ−Ｃｕ層のＲＩＥを行うことにより、ビット線２１を形成する。これにより発熱抵抗体層１８による加熱層を持つＭＲＡＭ構造が完成する。
【００４３】
なお、二重接合構造のＭＴＪ層の場合には、特に接合の近傍に発熱抵抗体を設けなくても、ＭＴＪ層自体で発熱できる可能性もある。図４に示すように、Ａｌ2Ｏ3のトンネルバリア層４４中を流れるトンネル電子はほとんどエネルギー消費がなく、ホットエレクトロンとして固着層４５から記録層４３に流れ込む。記録層４３に流れ込んだ電子は、二重接合のバリア層４４、４２で挟まれた記録層４３中で散乱を繰り返し、バイアス電圧として印加されたエネルギーを記録層４３中に放出する。記録層４３中でホットエレクトロンから放出されたエネルギーは熱に変換され、記録層４３の温度上昇に寄与する。記録層４３中での電子の散乱が十分に大きければ、印加したバイアス電圧とトンネル抵抗で決まる電流量から導かれる印加エネルギーの大部分は熱エネルギーに変換される。このため、それによる温度上昇は上記の通電加熱と同様に考えることができる。ただしこの場合には、記録層４３を直接通電加熱していることになる。このとき、記録層４３は熱伝導率の低いＡｌ2Ｏ3バリア層４４、４２で上下を挟まれている（横方向は熱伝導率の低いＳｉＯxに囲まれている）ために、熱の逃げは小さく、より有効に記録層４３が加熱されると考えられる。
【００４４】
図３（ａ）および（ｂ）に、本発明の他の実施形態に係るＭＲＡＭのメモリセルの断面図を示す。図３（ａ）と図３（ｂ）とは互いに直交する面で切断した断面図である。
【００４５】
図３（ａ）に示すように、このＭＲＡＭでは、図１の発熱抵抗体層１８の代わりに、コンタクト層３１および熱電半導体層３２が設けられている。図３（ｂ）に示すように、熱電半導体層３２としてはＮ型半導体およびＰ型半導体が用いられており、２つの熱電半導体層３２はコンタクト層３１をはさんで２本のビット線２１の間に接続されて、熱電効果素子（ペルチェ素子）を構成している。
【００４６】
このＭＲＡＭの場合には、記録層１７４に対する温度制御層として熱電半導体層３２を用い、２種の半導体層を接合させて構成される熱電効果素子に流す電流の方向を変えることにより、加熱も冷却も可能になっている。加熱する場合には、図１のＭＲＡＭと同様に、記録層１７４に温度上昇とともに保磁力が低下する強磁性体を用いればよい。逆に、冷却する場合には、冷却によって強磁性体から反強磁性体へと磁気相転移を起こすＦｅＲｈなどの材料を用いればよい。
【００４７】
【発明の効果】
以上説明したように本発明によれば、素子を微細化しても、スイッチング磁界の増大を防止でき、かつ安定な記憶保持動作を実現できる磁気記憶装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係るＭＲＡＭの断面図。
【図２】図１のＭＲＡＭの製造方法を示す断面図。
【図３】本発明の他の実施形態に係るＭＲＡＭの断面図。
【図４】二重接合構造のＭＴＪ層の断面図。
【図５】ＭＲＡＭの動作曲線を示す図。
【図６】従来例のＭＲＡＭの一例を示す断面図。
【符号の説明】
１１…第１の絶縁膜
１２…ワード線
１３…ディジット線
１４…第２の絶縁膜
１５…第１のコンタクト層
１６…第２のコンタクト層（下部電極）
１７…ＭＴＪ層
１７１…反強磁性層
１７２…磁化固着層
１７３…絶縁層（トンネルバリア）
１７４…記録層（磁化自由層）
１８…発熱抵抗体層
１９…ＤＬＣ層
２０…第３の絶縁層
２１…ビット線
３１…コンタクト層
３２…熱電半導体層
【図１】
0004091328.tif 000002
【図２】
0004091328.tif 000003
【図３】
0004091328.tif 000004
【図４】
0004091328.tif 000005
【図５】
0004091328.tif 000006
【図６】
0004091328.tif 000007