(57)【特許請求の範囲】
【請求項１】
絶縁基板上に、略平行に配列される複数の走査線と、これら走査線に絶縁膜を介して略直交する複数の信号線と、これら走査線及び信号線の交差部近傍に配置されるスイッチング素子と、各スイッチング素子にそれぞれ電気的に接続されてマトリクス状に配列される画素電極と、これら画素電極の配列領域より外の周縁部にあって前記走査線または信号線に信号入力や給電を行うための接続配線とを備えるマトリクスアレイ基板において、
複数の配線パターンが互いに近接して並列する個所には、該配線パターンに幅広部が含まれ、該幅広部は、これに連続するいずれの配線部分よりも幅が広く、前記幅広部中には、その全長にわたって配線方向に延びるスリットが設けられ、これにより、前記幅広部が、複数の分割線に分割されていることを特徴とするマトリクスアレイ基板。
【請求項２】
前記幅広部の幅が８０μｍ以上であって、この個所での配線間の間隔が６０μｍ以下であり、前記スリットの幅が５μｍ以上であることを特徴とする請求項１に記載のマトリクスアレイ基板。
【請求項３】
前記周縁部には、導電接続材を介して駆動ＩＣチップを搭載するためのＩＣ搭載領域と、前記各駆動ＩＣチップに入力を行うフレキシブル配線基板の端子部を、導電接続材を介して搭載するためのフレキシブル配線端子接続領域と、前記駆動ＩＣ及び前記フレキシブル配線基板が搭載された際に、前記フレキシブル配線基板の端子部から、前記駆動ＩＣチップへの接続を実現するためのＩＣ入力用配線とが備えられ、前記スリットが、前記ＩＣ入力用配線が並列された個所における前記幅広部または幅広配線に設けられることを特徴とする請求項１または２に記載のマトリクスアレイ基板。
【請求項４】
互いに近接して並列する複数の配線が、該基板の一の辺に沿った方向から、隣り合う他の辺に沿った方向へと向きを変えるように湾曲または屈曲して延びる個所に、前記幅広部及び前記スリットが設けられることを特徴とする請求項１〜３のいずれかに記載のマトリクスアレイ基板。
【請求項５】
金属膜の堆積、及びこのドライエッチングによるパターニングでもって、複数の配線または配線部分が互いに近接して並列する個所を含む配線パターンを形成する工程を備えるマトリクスアレイ基板の製造方法において、前記近接して並列する個所における、少なくとも一の配線または配線部分について、隣り合う配線パターンとの間隔が４０〜６０μｍの範囲の所定値以下であって、配線幅が８０〜１２０μｍの範囲の所定値以上である場合、該配線または配線部分の全長にわたって、配線方向に延びるスリットを設け、これにより、前記所定値以上の幅の配線または配線部分を、複数の分割線に分割することを特徴するアレイ基板の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置に代表される平面表示装置等に用いられるマトリクスアレイ基板に関する。特には、周縁部に、駆動ＩＣチップと、フレキシブル配線基板の端子部とを搭載するための接続パッド及び接続配線を有するマトリクスアレイ基板に関する。
【０００２】
【従来の技術】
近年、液晶表示装置等の平面表示装置は、薄型、軽量、低消費電力の特徴を生かして、パーソナル・コンピュータ、ワードプロセッサあるいはＴＶ等の表示装置として、更に投射型の表示装置として各種分野で利用されている。
【０００３】
中でも、各画素電極にスイッチ素子が電気的に接続されて成るアクティブマトリクス型表示装置は、隣接画素間でクロストークのない良好な表示画像を実現できることから、盛んに研究・開発が行われている。
【０００４】
以下に、光透過型のアクティブマトリクス型液晶表示装置を例にとり、その構成について簡単に説明する。
【０００５】
一般に、アクティブマトリクス型液晶表示装置は、マトリクスアレイ基板（以下アレイ基板と呼ぶ）と対向基板とが所定の間隔をなすよう近接配置され、この間隔中に、両基板の表層に設けられた配向膜を介して液晶層が保持されて成っている。
【０００６】
アレイ基板においては、ガラス等の透明絶縁基板上に、上層の金属配線パターンとして例えば複数本の信号線と、下層の金属配線パターンとして例えば複数本の走査線とが絶縁膜を介して格子状に配置され、格子の各マス目に相当する領域にＩＴＯ(Indium-Tin-Oxide)等の透明導電材料からなる画素電極が配される。そして、格子の各交点部分には、各画素電極を制御するスイッチング素子が配されている。スイッチング素子が薄膜トランジスタ（以下、ＴＦＴと略称する。）である場合には、ＴＦＴのゲート電極は走査線に、ドレイン電極は信号線にそれぞれ電気的に接続され、さらにソース電極は画素電極に電気的に接続されている。
【０００７】
対向基板は、ガラス等の透明絶縁基板上にＩＴＯ等から成る対向電極が配置され、またカラー表示を実現するのであればカラーフィルタ層が配置されて構成されている。
【０００８】
周縁部では、例えば、その一長辺側及び一短辺側において、アレイ基板が対向基板から突き出して、外部からの駆動信号の入力を行うための棚状領域をなしている。これら棚状領域には、信号線や走査線に駆動信号等を入力するための接続パッドが配列される。
【０００９】
周縁部に駆動ＩＣチップを配置し上記接続パッドに入力を行う方式としては、駆動ＩＣチップを搭載した、テープキャリアパッケージ（ＴＣＰ）と呼ばれる矩形状のフレキシブル配線を棚状領域に実装するＯＬＢ(Outer Lead Bonding)方式、及び、駆動ＩＣチップを棚状領域に直接実装するＣＯＧ（Chip On Glass)方式がある。このような実装にあたり、ＡＣＦ（異方性導電膜）等の導電接続材を介して、ＴＣＰ先端の端子面、または駆動ＩＣチップの下面の端子形成面が、棚状領域に搭載されるとともに、この棚状領域上の接続パッド群と電気的に接続されるのが一般的である。すなわち、フェースダウン実装が行われる。
【００１０】
以下、ＣＯＧ方式を例にとり、平面表示装置の周縁部の構成について説明する（例えば、特開平６−７５２４０，特開平１０−２０６８７７）。
【００１１】
平面表示装置の一長辺（Ｘ端辺）側の棚状領域には、信号線に画像信号（データ信号）を入力するための複数の信号線駆動用（Ｘ側）の駆動ＩＣチップが実装され、一短辺（Ｙ端辺）側の棚状領域には、各走査線にＴＦＴの駆動ゲート電圧等を逐次供給するための複数または一つの走査線駆動用（Ｙ側）の駆動ＩＣチップが実装される。
【００１２】
これらＸ側及びＹ側の各駆動ＩＣチップへの信号等の入力には、例えば、Ｘ端辺に沿って配される一つの長尺帯状のフレキシブル配線基板（以降、ＦＰＣと略称する。）を用い、棚状領域に予め形成されたＦＰＣ−ＩＣ間接続用のパターン配線を介して、該ＦＰＣから各駆動ＩＣチップへの入力を行う。
【００１３】
【発明が解決しようとする課題】
この長尺帯状のＦＰＣからＹ側駆動ＩＣチップへの入力を行うためのＹ側のＦＰＣ−ＩＣ間接続用のパターン配線は、比較的長さが長いこともあり、なるべく幅広に形成されて並列するのが好ましい。特には、このように並列されるパターン配線が全体に屈曲または湾曲する場合や、斜めに配される場合には、そのような部分での電気抵抗をなるべく低くすべく、幅広部とするのが好ましい。ＦＰＣ−ＩＣ間接続用以外のパターン配線についても同様である。
【００１４】
このようなパターン配線の作成は、堆積またはコーティングにより金属膜の成膜、及びエッチングによるパターニングによって行われる。特には、サイドエッチングや排水処理の問題から、近年ドライエッチングを用いるのが主流となっている。
【００１５】
ところが、ドライエッチングを用いる金属膜のパターニングにより互いに近接して並列されるパターン配線を作成する場合、配線間の領域に金属層の残留が見られることがあった。特には、幅広の配線や幅広部の間の領域に、このようなエッチング残渣（さ）が生じ、この残留金属層に起因して配線間の短絡を生じることがあった。
【００１６】
そこで、このような配線間の短絡を防止するために、配線間の間隔を充分に大きくとることが考えられる。しかし、このような方策であると、配線を並列して配置するための面積を大きくするか、または配線幅を小さくする必要があった。配線のための面積を大きくとると、アレイ基板や平面表示装置の外形寸法が大きくなってしまうのであり、また、配線幅を小さくとると電気抵抗が増大し走査線印加電圧の波形がなまる等の弊害を生じることがある。
【００１７】
本発明は、上記問題点に鑑みなされたものであり、平面表示装置用アレイ基板及びその製造方法において、ドライエッチング等により形成されるパターン配線が互いに近接して並列される場合に、配線間の領域の金属層の残留に起因する配線間短絡を防止することのできるアレイ基板等を提供するものである。
【００１８】
【課題を解決するための手段】
本発明のアレイ基板は、絶縁基板上に、略平行に配列される複数の走査線と、これら走査線に絶縁膜を介して略直交する複数の信号線と、これら走査線及び信号線の交差部近傍に配置されるスイッチング素子と、各スイッチング素子にそれぞれ電気的に接続されてマトリクス状に配列される画素電極と、これら画素電極の配列領域より外の周縁部にあって前記走査線または信号線に信号入力や給電を行うための接続配線とを備えるマトリクスアレイ基板において、複数の配線が互いに近接して並列する個所に、該配線の他の部分よりも幅の広い幅広部、または、他のいずれかの配線より幅の広い幅広配線が含まれ、前記幅広部または前記幅広配線中に、配線方向に延びるスリットが設けられたことを特徴とする。
【００１９】
上記構成により、ドライエッチングによりパターン配線を製造する際に、近接して配される配線間に、エッチング残渣に起因する短絡が生じるのを防止することができる。
【００２０】
【発明の実施の形態】
実施例の平面表示装置及びそのマトリクスアレイ基板１０について、図１〜２を用いて説明する。図１は、平面表示装置の要部（隅部）の構成を模式的に示す平面図であり、図２は、平面表示装置の全体を模式的に示す斜視図である。
【００２１】
実施例の平面表示装置は、ＣＯＧ方式のアクティブマトリクス型液晶表示装置であり、画像表示領域２の対角寸法が７インチである。
【００２２】
矩形状のアレイ基板１０と、これより縦横の寸法の少し小さい対向基板２０とが、対向基板２０の四周端縁に沿って配されたシール材６により貼り合わされており、この内側の空隙に液晶材料が封止されて表示パネル本体をなしている。
【００２３】
図２に示すように、アレイ基板１０の一長辺１０ａが対向基板２０の端縁から突き出してなる長辺側（Ｘ側）の棚状領域１０Ｘでは、アレイ基板１０の一長辺１０ａに沿って複数のＸ側駆動ＩＣチップ３が、ＡＣＦを介してフェースダウン方式により実装されている。図示の例では３個のＸ側駆動ＩＣチップ３が、アレイ基板の長辺１０ａに沿った向きに配されて、略等間隔に配列されている。
【００２４】
また、画像表示領域２の信号線１５から引き出された信号線引き出し配線１７が、各Ｘ側駆動ＩＣチップ３の基板内側の長辺３ｃ及び両短辺３ｂ，３ｄの個所へと延びている。図には示さないが、信号線引き出し配線１７の先端の信号線パッドが、Ｘ側駆動ＩＣチップ３の下面の各出力バンプにそれぞれ電気的に接続される。
【００２５】
Ｘ側の棚状領域１０Ｘでは、Ｘ側駆動ＩＣチップ３の配列個所より基板外側に、一つの長尺帯状のＦＰＣ（フレキシブル配線基板）４が、ＡＣＦ等により接続されて搭載されている。ＦＰＣ４におけるＹ側の端縁４ｂ（図の左端）は、図示の例で、対向基板２０のＹ側の短辺２０を延ばした線のあたりにある。すなわち、ＦＰＣ４は、アレイ基板１０における長辺側及び短辺側の棚状領域１０Ｘ，１０Ｙが合わさる隅部１０ｅの直前まで延びている。
【００２６】
アレイ基板１０上には、ＦＰＣ４の搭載領域からＸ側駆動ＩＣチップ３の搭載領域へと延びるＸ側ＦＰＣ−ＩＣ配線１２が金属薄膜からなるパターニング配線として形成されている。図示の例で、Ｘ側ＦＰＣ−ＩＣ配線１２は、Ｘ側駆動ＩＣチップ３の基板外側の長辺３ａへと、これに略垂直に延びている。そして、図には示さないが、Ｘ側ＦＰＣ−ＩＣ配線１２の基板内側の先端にそれぞれ形成された接続パッドが、Ｘ側駆動ＩＣチップ３の下面にある各入力バンプにそれぞれＡＣＦを介して接続されている。なお、同様に、Ｘ側ＦＰＣ−ＩＣ配線１２の基板外側の先端にそれぞれ形成された接続パッドが、ＦＰＣ４のＸ側端子部４２の下面に形成された接続端子にＡＣＦを介して接続されている。
【００２７】
一方、アレイ基板１０の一短辺１０ｂが対向基板２０の端縁から突き出してなる短辺側（Ｙ側）の棚状領域１０Ｙでは、該一短辺１０ｂに沿った向きに、Ｘ側駆動ＩＣチップ３よりも長さ寸法の大きいＹ側駆動ＩＣチップ５が搭載されている。
【００２８】
各走査線１６から引き出された走査線引き出し配線１８は、信号線引き出し配線１７とほぼ同様に、Ｙ側駆動ＩＣチップ５の基板内側長辺５ｄの個所へと延びており、この先端の接続パッドは、Ｙ側駆動ＩＣチップ５の下面に配列された出力バンプにＡＣＦを介して電気的に接続される。
【００２９】
ＦＰＣ４のＹ側端４ｂの個所（図における左端部）にはＹ側ＩＣチップ５に向かっての出力を行うためのＹ側端子部４１が形成されている。アレイ基板１０上にあってＦＰＣ４の搭載領域からＹ側駆動ＩＣチップ５の搭載領域へと延びるＹ側ＦＰＣ−ＩＣ配線１１は、Ｙ側端子部４１の下方にあるＦＰＣ側の接続パッド１３から、棚状領域の隅部１０ｅを経て、Ｙ側駆動ＩＣチップ５の一短辺５ａの個所にあるＩＣ側の接続パッド１４へと略Ｌ字状に延びている。
【００３０】
図１に示すように、Ｙ側ＦＰＣ−ＩＣ配線１１は、棚状領域の隅部１０ｅにて、略９０度向きを変えるように、屈曲ないしは湾曲している。詳しくは、Ｙ側ＦＰＣ−ＩＣ配線１１が、アレイ基板１０の長辺１０ａに沿って延びる短い第１の直線部分１１と、これから約４５度傾いて延びる第２の直線部分１１ｅと、アレイ基板１０の短辺１０ｂに沿って延びる比較的長い第３の直線部分１１ｂとからなる。第１の直線部分１０ａについての配線間隔は比較的大きいが、第２及び第３の直線部分１０ｅ，１０ｂについての配線間隔は、いずれも小さく、同程度である。
【００３１】
図１中に示すように、第２の直線部分１１ｅは、他の直線部分１１ａ及び１１ｂよりもかなり幅広に形成されている。これは、棚状領域１０ｅ及び１０ｂ中のスペースを有効に利用して、なるべく配線の電気抵抗を低減するためである。
【００３２】
また、図中に示すように、幅広の第２直線部分１１ｅは、この直線部分１１ｅに沿って延びるスリット７により複数に分割されている。スリット７により分割されてなる各分割線７１の幅は、第３の直線部分１１ｂの幅と同程度またはそれ以下に設定される。
【００３３】
このようなスリット７を適宜設けることにより、配線間の領域における金属層のエッチング残渣の生成をほぼ完全に防止することが可能である。これは、スリット４の存在により、金属配線を形成するドライエッチング工程においてローディング効果を充分に抑えることができたためであると考えられる。ここで、ローディング効果とは、エッチング速度がエッチングにおけるエッチング対象部分の面積に依存する性質であり、ドライエッチング等のエッチングにおいて問題となっていた。
【００３４】
スリット７を適宜設けるという本発明の方式であると、配線の幅を大きく保ったままで配線間の間隔を増大する場合に比べて、限られたスペースにおけるパターン配線の全体の幅（すなわち分割線の合計幅）を大きくすることができる。そのため、配線間の短絡を防止しつつ、パターン配線のための領域及び面積を最大限有効に利用して、配線抵抗を低減することができる。
【００３５】
寸法構成についての一具体例において、第２の直線部分１１ｅ及び第３の直線部分１１ｂについての配線間の間隔は４０〜６０μｍであり、スリット７の幅が１０〜３０μｍであって、各分割線７１の幅は、４０〜６０μｍである。
【００３６】
より一般的には、例えば、互いに近接して並列される配線間の間隔を４０〜６０μｍの所定値、例えば５０μｍに設定した場合に、配線の幅が８０〜１２０μｍの所定値、例えば１００μｍを越えるときには、この幅広の配線中に、５〜３０μｍの所定値、例えば２０μｍ幅のスリットを適宜設けることで、分割線７１の幅が、４０〜６０μｍとなるようにするという設計ルールを採用することができる。ここで、１００μｍの配線に２０μｍ幅のスリット７を設けるという場合、４０μｍの分割線７１が２つ形成されるような具合に行うことをいうものとする。
【００３７】
エッチング残渣の生成は、配線幅と配線間の間隔のみならず、ドライエッチングの条件にも依存するので、上記のような範囲を中心として、設計ルールを適宜設定することができる。しかし、近接して並列される配線間の間隔は、エッチング残渣以外の原因による短絡等を考慮して上記数値範囲を中心として設定されることが多く、この場合、スリット７を配置するのが適当となる配線幅は、上記数値範囲を中心とした値となるのが一般的である。
【００３８】
また、スリット７の幅は、エッチング残渣防止の充分な効果を得る上で５μｍ以上とするのが好ましく、より好ましくは１０μｍ以上、さらに好ましくは１５μｍ以上である。スリット７の幅を大きくしすぎると配線抵抗が大きくなりすぎるので、スリット７の幅は、３０μｍ以下とするのが好ましく、より好ましくは２５μｍ以下である。
【００３９】
次に、実施例のアレイ基板に係る製造工程の一例について説明する。
【００４０】
(1) 第１のパターニング
ガラス基板上に、スパッタ法により、モリブデン−タングステン合金膜（ＭｏＷ膜）を２５０ｎｍ堆積させる。そして、第１のマスクパターンを用いてレジストパターンを作成した後、反応性ガス種を用いるケミカルドライエッチングを行う。例えば、弗素系ガスを用いる誘導結合プラズマエッチングを行う。
【００４１】
このようなパターニングにより、７５６本の走査線１６と、アレイ基板１０の短辺１０ｂ側に引き出された、引き出し線１８及びその先端のパッド部とを作成する。一方、アレイ基板１０の長辺１０ａ側には、信号線パッドを形成する。
【００４２】
同時に、Ｙ側ＦＰＣ−ＩＣ配線１１及びこの両端の接続パッドと、Ｘ側ＦＰＣ−ＩＣ配線１２及びこの両端の接続パッド１３，１４とを作成する。
【００４３】
(2) 第２のパターニング
プラズマＣＶＤ法により、３５０ｎｍ厚の酸化シリコン膜及び５０ｎｍ厚の窒化シリコン膜をこの順で堆積させてゲート絶縁膜１５を形成し、さらに、ＴＦＴ７の半導体活性層をなすための、５０ｎｍ厚のアモルファスシリコン(a-Si:H)からなる半導体被膜、及び２００ｎｍ厚の窒化シリコン膜を、連続して堆積させる。
【００４４】
この後、窒化シリコン膜をパターニングしてＴＦＴのチャネル部に対応する個所にチャネル保護膜を形成する。
【００４５】
(3) 第３のパターニング
プラズマＣＶＤ法により５０ｎｍ厚のリンドープアモルファスシリコン(n+a-Si:H)からなる低抵抗半導体被膜を堆積する。そして、良好なオーミックコンタクトが得られるようにフッ酸で処理した後、スパッタリングにより、３５０ｎｍのアルミニウム（Ａｌ）層を堆積させる。このようにして得られた金属膜及び半導体層について、第３のマスクパターンを用いて露光、現像して得られるレジストパターンの下で一括してパターニングを行なう。
【００４６】
このようにして、信号線１５と、アレイ基板１０の長辺１０ａ側に引き出された、引き出し配線１７及びその先端のパッド部コンタクト用幅広部とが形成される。また、画素領域では各画素ドットに対応して、信号線１５の延在部から成るドレイン電極、及びソース電極を形成して、ＴＦＴ８１を完成させる。
【００４７】
(4) 第４のパターニング（図５）
２００ｎｍ厚の窒化シリコンから成る層間絶縁膜を堆積した後、Ｙ側ＦＰＣ−ＩＣ配線の両端の接続パッド１３，１４その他のパッド部を露出させるコンタクトホールと、ソース−画素電極間コンタクトホールとを同時に作成する。また、信号線引き出し配線１７と、信号線パッドとを電気的に接続させるためのコンタクトホールも同時に形成する。
【００４８】
(5) 第５のパターニング（図５）
透明導電層として、４０ｎｍ厚のＩＴＯを堆積した後、パターニングにより、画素電極８２を作成するとともに、Ｙ側ＦＰＣ−ＩＣ配線の両端の接続パッド１３，１４その他のパッド部の個所を覆うパッド部ＩＴＯ膜を作成する。
【００４９】
一方、対向基板２０は以下のように作成される。ガラス基板上に、まず、金属遮光層が、クロム（Ｃｒ）等の金属層の堆積後、パターニングにより形成される。そして、レッド（Ｒ）、ブルー（Ｂ）及びグリーン（Ｇ）の各色の着色層についての成膜及びパターニングを繰り返すことにより、画素ドットごとに所定の色を割り当てたカラーフィルタを作成する。次いで、ＩＴＯ等の透明導電材料からなる対向電極層を、シール材６内側に対応する領域に形成する。
【００５０】
これらアレイ基板１０及び対向基板２０から表示パネル本体を組み立てた後、アレイ基板１０の棚状領域１０Ｘ，１０Ｙの所定個所にＣＯＧ用ＡＣＦテープ及びＦＰＣ用ＡＣＦテープを貼り付け、各駆動ＩＣチップ３，５及びＦＰＣ４を位置合わせしてから圧着する。
【００５１】
図３には、比較例のアレイ基板の要部について示す。比較例においては、上記実施例と同様の構成において、Ｙ側ＦＰＣ−ＩＣ配線１１’の幅広部、すなわち第２直線部１１ｅに、スリットが設けられていない。この第２直線部１１ｅの線幅は、例えば１２０〜２００μｍである。
【００５２】
比較例のアレイ基板を作成した場合、ＦＰＣ−ＩＣ配線等を作成するドライエッチング工程の後に、幅広の第２直線部１１ｅ同士の間隙にはエッチング残渣が残ることがあり、配線間短絡のおそれがあると考えられた。
【００５３】
上記実施例においては、Ｙ側ＦＰＣ−ＩＣ配線の一部に幅広部が設けられ、互いに近接して並列される幅広部中にスリットが設けられるとして説明したが、各配線が全長にわたって幅広に形成されて、スリットが全長にわたって設けられるのであっても良い。また、配線幅が一定の幅広配線における配線間の間隔が詰まった個所にのみ設けるのであっても良い。
【００５４】
上記実施例においては、Ｙ側ＦＰＣ−ＩＣ配線を例にとり説明したが、同様に幅広部または幅広の配線が並列される個所に、同様のスリットを設けることができる。例えば、アレイ基板側の接続パッドから対向電極の側へと給電を行うための給電配線やアレイ基板上の補助容量（Ｃｓ）線の束ね配線から引き出された配線等が並列された個所に配線中のスリットを設けることができる。さらには、駆動ＩＣチップ３，５から信号線または走査線に接続するための引き出し配線について、特には、いわゆる斜め配線について、幅広に形成する場合に、スリットを設けることができる。
【００５５】
なお、上記実施例においては、幅広部または幅広配線の近接並列個所の全長にわたって延びるスリットを設けたが、場合によっては、断続するものであっても良い。例えば、ミシン目状のスリットとすることも可能である。
【００５６】
【発明の効果】
ドライエッチングによりパターン配線を製造する際に、近接して配される配線間に、エッチング残渣に起因する短絡が生じるのを防止することができる。
【図面の簡単な説明】
【図１】実施例の平面表示装置の要部（隅部）を模式的に示す平面図である。
【図２】実施例の平面表示装置の全体を模式的に示す斜視図である。
【図３】比較例の平面表示装置の要部（隅部）を模式的に示す、図１に対応する平面図である。
【符号の説明】
１０  アレイ基板
１０ｅ  棚状領域の隅部
１０Ｘ  Ｘ側（長辺側）棚状領域
１０Ｙ  Ｙ側（短辺側）棚状領域
１１  Ｙ側ＦＰＣ−ＩＣ配線
１１ｅ  近接して並列される幅広の第２直線部
１２  Ｘ側ＦＰＣ−ＩＣ配線
１３，１４  接続パッド
１５  信号線
１６  走査線
１７，１８  引き出し配線
２０  対向基板
３  Ｘ側駆動ＩＣチップ
４  ＦＰＣ
４１  Ｙ側端子部
５  Ｙ側駆動ＩＣチップ
６  シール材
７  スリット
７１  分割線
【図１】
0004109864.tif 000002
【図２】
0004109864.tif 000003
【図３】
0004109864.tif 000004