(57)【特許請求の範囲】
【請求項１】
少なくとも１つのセンサ点を有する圧力センサを走査し、出力する回路であって、センサ点が少なくとも１つの第１電極と少なくとも１つの第２電極との各交点に形成され、各センサ点において前記電極間に圧力感応抵抗があり、前記回路が、
前記第１電極が交差するセンサ点を走査するときに、各第１電極に接続される第１電位電源（Ｖ1）と、
前記検知および出力回路に対する所望の感度の関数である基準電位（Ｖref）を発生する回路と、
各第２電極毎の演算増幅器であって、前記基準電位が各演算増幅器の正入力に接続され、各第２電極の出力端およびフィードバック抵抗器の双方が各演算増幅器の負入力に接続されている、演算増幅器と、
第２電位電源（Ｖ2）、走査対象の前記センサ点と交差する前記第２電極の前記演算増幅器から得られる出力（Ｖin）、および前記基準電位（Ｖref）を入力として有する比率Ａ／Ｄ変換器であって、前記第２電位電源（Ｖ2）が、Ｖ1＜Ｖrefの場合には、該変換器の最大入力（Vhigh）に、また、Ｖ1＞Ｖrefの場合には、該変換器の最小入力（Ｖlow）に印加され、該変換器の出力が前記走査および出力回路から出力される、該比率Ａ／Ｄ変換器と、
を備えることを特徴とする回路。
【請求項２】
請求項１記載の回路において、前記第１電位電源がアースであり、前記第２電位電源が選択した電位（ＶCC）であり、
前記変換器からの出力（Ｄout）が、
【数１】
0004160251.tif 000015
で与えられ（ここでＮは前記変換器のビット数）、
前記変換器の利得（Ｇ）が、回路の感度に影響を及ぼし、
【数２】
0004160251.tif 000016
によって与えられることを特徴とする回路。
【請求項３】
請求項２記載の回路において、前記基準電位を発生する前記回路が、前記走査および出力回路の感度を高めるために、Ｖrefを上昇させることを特徴とする回路。
【請求項４】
請求項１記載の回路において、前記第１電位電源が選択した電位（ＶCC）にあり、前記第２電位電源がアース（即ち、Ｖ2＝０）であり、
前記変換器からの出力（Ｄout）が、
【数３】
0004160251.tif 000017
によって与えられ、ここで、Ｖ2＝０に対して、
【数４】
0004160251.tif 000018
となり、
前記変換器の利得（Ｇ）が、回路の感度に影響を及ぼし、
【数５】
0004160251.tif 000019
によって与えられることを特徴とする回路。
【請求項５】
請求項４記載の回路において、前記基準電位を発生する前記回路が、前記走査および出力回路の感度を高めるために、Ｖrefを低下させることを特徴とする回路。
【請求項６】
請求項１記載の回路において、前記第１電位電源に接続された単一の第１電極、および単一の第２電極が交差する単一のセンサ点があることを特徴とする回路。
【請求項７】
請求項１記載の回路において、アレイ内の複数のセンサ点、複数の第１電極および複数の第２電極があり、更に、走査対象のセンサ点の前記第１電極を前記第１電位電源に接続する第１マルチプレクサと、前記走査対象のセンサ点と交差する前記第２電極からの出力を、前記変換器の入力に接続する第２マルチプレクサとを含むことを特徴とする回路。
【請求項８】
請求項１記載の回路において、前記基準電位を発生する回路が、Ｖ1がＶ2よりも大きい場合に、感度を高めるために、Ｖrefを上昇させることを特徴とする回路。
【請求項９】
請求項１記載の回路において、前記基準電位を発生する回路が、Ｖ2がＶ1よりも大きい場合に、感度を高めるために、Ｖrefを低下させることを特徴とする回路。
【発明の詳細な説明】
【０００１】
（発明の分野）
本発明は、１つ以上の圧力点を有し、各圧力点が、１対の交差電極およびその間にある圧力感応可変抵抗で形成された圧力センサに関し、更に特定すれば、簡略化および低価格化を図りつつ、従来技術の回路と同一またはそれ以上のダイナミック・レンジを備えるような出力回路に関するものである。
（発明の背景）
本願の譲受人に譲渡されている米国特許第５，５０５，０７２号（以下’０７２特許）は、圧力応答アレイ用走査回路について記載している。かかるアレイは、典型的に、２つの層を利用し、その各々の上に電極の並列アレイが形成されており、アレイの少なくとも１つに対する電極には、可変抵抗圧力感応インキまたはその他の圧力感応材料が被覆されており、両アレイは共に固着され、一方の層の電極が他方の層の電極と交差して、圧力点を形成する。各圧力点を通過する電流、したがってそこにおける抵抗を検知することによって、当該点における圧力を判定することができる。
【０００２】
’０７２特許の回路は、かかるアレイのための従来技術の検知回路に対して、多数の改良をもたらし、特に、印加される試験電圧を変化させること、および所望の感度に応じて変化する基準電圧を与えることによって、アレイの感度、したがってそのダイナミック・レンジを制御し、回路出力を制御する機構を備えている。’０７２特許の回路は非常によく機能し、その感度制御およびその他の機能を行なうが、この回路はこれらの機能を行なうためにかなりの量のハードウエアを必要とし、したがって、アレイが単一の圧力点からなる用途や、非常に安価なセンサが要求される用途を含む、かかるセンサの用途によっては適していない場合もある。したがって、’０７２特許の回路と少なくとも同じ程度の感度制御およびダイナミック・レンジを備え、しかも大幅な低コスト化を図った圧力センサ出力回路が求められている。
（発明の概要）
以上のことにしたがって、本発明は、少なくとも１つのセンサ点を有し、センサ点が少なくとも１つの第１電極と少なくとも１つの第２電極との各交点に形成され、各センサ点において電極間に圧力感応抵抗がある圧力センサを走査し、出力する回路を提供する。この回路において、第１電極が交差するセンサ点を走査するときに、第１電位電源（Ｖ1）を各第１電極に接続する。また、回路は、基準電位を発生することもでき、この電位は、検知／出力回路の所望の感度の関数である。基準電位は各第２電極の出力端に印加される。最後に、比率Ａ／Ｄ変換器（ｒａｔｉｏｍｅｔｒｉｃ  Ａ／Ｄ  ｃｏｎｖｅｒｔｅｒ）が備えられており、この変換器は、入力として、第２電位電源（Ｖ2）、走査対象のセンサ点と交差する第２電極から得られる出力（Ｖin）、および基準電位（Ｖref）を有し、変換器の出力が走査および出力回路から出力される。本発明の一実施形態では、第１電位電源がアースであり、第２電位電源が選択した電位ＶCCである。本発明のこの実施形態では、変換器からの出力（Ｄout）が、
【０００３】
【数６】
0004160251.tif 000002
【０００４】
とすることができ、ここで、Ｎは変換器のビット数（分解能）である。更に、本発明のこの実施形態では、変換器の利得（Ｇ）は、回路の感度に影響を及ぼし、
【０００５】
【数７】
0004160251.tif 000003
【０００６】
によって与えられる。したがって、本発明のこの実施形態では、感度を高めるためには、Ｖrefを上昇させる。
【０００７】
本発明の第２実施形態では、第１電位電源が選択した電位（ＶCC）にあり、第２電位電源がアースである。本発明のこの実施形態では、
【０００８】
【数８】
0004160251.tif 000004
【０００９】
であり、利得は、
【００１０】
【数９】
0004160251.tif 000005
【００１１】
によって与えられる。したがって、本発明のこの実施形態では、感度を高めるためには、Ｖrefを低下させる。
【００１２】
好適な実施形態では、各第２電極毎に演算増幅器があり、基準電位がその正入力に接続され、更に出力および対応する第２電極の双方ならびにフィードバック抵抗器がその負入力に接続されている。本発明のいくつかの実施形態では、第１電位電源に接続された単一の第１電極、および単一の第２電極が交差する単一のセンサ点がある。本発明の他の実施形態では、アレイ内の複数のセンサ点、複数の第１電極および複数の第２電極がある。これらの実施形態では、更に、走査対象のセンサ点の第１電極を第１電位電源に接続する第１マルチプレクサ、および走査対象のセンサ点と交差する第２電極からの出力を、変換器の入力に接続する第２マルチプレクサもある。
【００１３】
本発明の前述のおよびその他の目的、特徴および利点は、添付図面に示す本発明の好適な実施形態を更に特定した以下の説明から明らかとなろう。
（詳細な説明）
図１を参照すると、単一センサ点１２を有する回路１０が示されている。図では、単一センサ点１２を可変抵抗として図示する。センサ点１２は、アースに接続されている第１電極１４と、演算増幅器１８の負入力に接続されている第２電極１６との交点にある。演算増幅器の出力は、フィードバック抵抗器２０を介して、その負入力に接続されている。制御回路２２が備えられている。その機能の１つは、ライン２４上に感度制御信号を発生し、ディジタル／アナログ（Ｄ／Ａ）変換器２６の入力に印加することである。変換器２６への基準入力は、固定電圧ＶCCの電源２８に接続されている。好適な実施形態では、ＶCCは正電位であり、変換器２６は、その出力ライン３０上に、ライン２４上の制御信号の関数であり、ＶCCの値とアースとの間であるアナログ電圧を発生する。パルス幅変調（ＰＷＭ）変換器が、回路２６のＤ／Ａ機能を実行するのに適した回路の一例であるが、多くのその他のＤ／Ａ変換器も利用可能である。ライン３０上の電圧を、基準電圧（Ｖref）と呼び、オペ・アンプ１８への正入力として印加されると共に、比率Ａ／Ｄ変換器３２のＶlow入力に印加される。変換器３２のＶhigh入力は、ＶCC電源２８に接続され、オペ・アンプ１８からの出力は、変換器のＶin入力に接続されている。変換器３２からの出力は、制御回路２２への入力、および回路１０からの出力双方として接続されている。図２の回路は、ＶCC電源２２が電極１４に接続されていること、Ｖrefライン３０が変換器３２の高入力に接続されていること、およびこの変換器の低入力がアースに接続されていることを除いて、図１と同一である。
【００１４】
図３は、図１に示した本発明の一実施形態を示し、４つの第１電極１４Ａ−１４Ｄ、４つの第２電極１６Ａ−１６Ｄ、およびこれらの電極の交点に位置する１６個のセンサ点Ｒ１−Ｒ１６を有するセンサ・アレイ３６と共に利用するものである。例えば、センサ点Ｒ１は、電極１４Ａおよび１６Ａの交点に位置し、センサ点Ｒ１０は電極１４Ｃおよび１６Ｃの交点に位置する。第１電極１４Ａ−１４Ｄは、第１マルチプレクサ３８を介してアースに接続されており、オペ・アンプ１８Ａ−１８Ｄからの出力は、第２マルチプレクサ４０を介して、変換器３２のＶin入力に接続されている。走査は、マルチプレクサ３８および３０を選択的に動作させる制御回路２２によって行われる。したがって、センサ点Ｒ１を走査するには、マルチプレクサ３８内のスイッチＳ１およびマルチプレクサ４０内のスイッチＳ５を閉じ、一方センサ点Ｒ１０を走査するには、マルチプレクサ３８内のスイッチＳ３およびマルチプレクサ４０内のスイッチＳ７を閉じる。
【００１５】
図１および図３に示す実施形態では、
【００１６】
【数１０】
0004160251.tif 000006
【００１７】
となる。
ここで、ｒfは、走査対象のセンサ点に対するフィードバック抵抗器２０の抵抗であり、ｒsはこのセンサ点の抵抗である。
【００１８】
ｒf／ｒs＝ＫＦであるので、式（１）は以下のように書き直すことができる。
【００１９】
【数１１】
0004160251.tif 000007
【００２０】
ここで、Ｆは加える力、Ｋは回路のパラメータの関数である定数である。
したがって、比率Ａ／Ｄ３２へのＶinは、それ自体所望の感度の関数である基準電圧、およびセンサ点に加えられる力双方の関数である。
【００２１】
８ビット（即ち、Ｎ＝８）比率Ａ／Ｄ３２に対して、出力（Ｄout）は、次の通りである。
【００２２】
【数１２】
0004160251.tif 000008
【００２３】
図１に示した本発明の実施形態では、これは以下のように換算される。
【００２４】
【数１３】
0004160251.tif 000009
【００２５】
このように、ＤoutはＶrefの関数である。何故なら、ＶinはＶrefの関数であり、この項は比率Ａ／Ｄを用いた式にも現れるからである。したがって、Ｖrefは、比較的小さな電圧範囲内で動作しつつ、感度制御にはかなりの範囲を備えることができる。即ち、式４は、以下のように書き換えることができる。
【００２６】
【数１４】
0004160251.tif 000010
【００２７】
この式の第１項は、回路の可調節利得であり、Ｖrefの関数である。例えば、ＶCC＝５ボルトと仮定すると、Ｖrefは０．１ｖないし４，５−４．９ｖの間で変化し得る。これによって、約０．０２ないし約９の利得の変化が得られ、その結果約４５０のダイナミック・レンジがもたらされ、これらの回路では、Ｖrefの上昇と共に利得が増大し感度が上昇する（図６のライン４２参照）。
【００２８】
同様に、図２に示した回路（または図２の電位を除いて、図３に示したのと同一である、同様のマルチセンサ点回路）では、Ｖinは以下の式で与えられる。
【００２９】
【数１５】
0004160251.tif 000011
【００３０】
同様に、
【００３１】
【数１６】
0004160251.tif 000012
【００３２】
式（７）は、数学的に操作し、より都合のよい値を得ることが好ましい。
【００３３】
【数１７】
0004160251.tif 000013
【００３４】
したがって、この回路の利得は、
【００３５】
【数１８】
0004160251.tif 000014
【００３６】
によって与えられ、この式は、図１の回路と同じダイナミック・レンジをＶrefの変動に対して与えるが、図１の回路とは異なり、図１および図３の実施形態では上昇するのに対して、Ｖrefの上昇と共に利得は減少し感度は低下する（図６のライン４４参照）。より一般的には、図１におけるように、変換器３２に印加される電圧が電極（複数の電極）１４に印加される電圧よりも大きい場合、感度はＶrefの上昇と共に上昇し、図２におけるように、電極（複数の電極）１４に印加される電圧の方が大きい場合、感度はＶrefの上昇と共に低下する。
（動作）
図４は、図１ないし図３の回路を較正する動作を示す。図４を参照すると、較正動作を開始した（ステップ５０）後、既知の負荷をセンサ点ｒsに印加する（ステップ５２）。次に、制御回路２２は基準電圧Ｖrefを初期値に設定し（ステップ５４）、ライン３４上のディジタル出力を測定する（ステップ５６）。次に、制御回路２２は、ライン３４上の出力が、選択した回路感度に対する所望の値に等しいか否かについて判定を行なう（ステップ５８）。ステップ５８において「ＮＯ」が出力された場合、ステップ６０を実行し、ここで、ディジタル出力が所望の値よりも大きいか否かについて判定を行なう。ステップ６０において「ＹＥＳ」が出力された場合、ステップ６２を実行し、選択した増分（ｉｎｃｒｅｍｅｎｔ）だけ基準電圧を下げる。次に、動作はステップ５６に戻り、ステップ５６，５８および６０を繰り返す。ステップ６０において「ＮＯ」出力が得られた場合、動作はステップ６４に分岐し、選択した増分だけ基準電圧を上昇させ、次いで動作は再度５６に戻る。この一連の動作は、ステップ５８において「ＹＥＳ」出力が得られ、回路を較正することが示されるまで繰り返される。次に、動作はステップ６６に進み、較正動作を終了する。
【００３７】
一旦較正が完了したなら、本発明の回路、特に図３の回路は、’０７２特許およびそれよりも以前の米国特許４，８５６，９９３号において行われる走査と実質的に同様に走査を行うように動作することができる。米国特許４，８５６，９９３号も本願の譲受人に譲渡されている。これら従来の特許は双方とも、この言及によりその内容が本願にも含まれるものとする。図３の回路は’０７２特許に示されている機構の多くを有していないが、必要であれば、これらの機構を加えることも可能である。例えば、スプリアス信号を抑制し電極を分離するための第２の即ちセンサ電極１６のフローティングは、オペ・アンプ１８によって行われ、これらのオペ・アンプをＶrefに接続すると、オペ・アンプをアースに接続した場合に’０７２特許で行われるのと同様に、この機能を行うことができる。微量容量を放電するための’０７２特許の放電抵抗器Ｒ２７−Ｒ３０は、通常、多くのセンサ点を有する大きなセンサ・アレイに必要となる。このようなアレイと共に図３の回路を用いる場合、これらの放電抵抗器を用いることも可能である。同様に、’０７２特許のオペ・アンプ４８によって行われるスレシホルド検出も、望ましければ、追加することができるが、これも、大きなセンサ・アレイに通常採用される機構である。更に、ＶCCおよびアースは、好適な実施形態に用いられた電圧であるが、これは必要な電圧源が最少で済み、所望の圧力範囲および感度を得るのに十分に異なる限り、あらゆる使用可能な電圧Ｖ1およびＶ2を使用することができるので、通常ではこれが好ましい。最後に、種々の機能のためにオペ・アンプおよび比率Ａ／Ｄ変換器を含む具体的な回路を採用したが、これらの回路は一例として提示したに過ぎず、同じまたは同様の機能を行うことができる他の回路も利用可能である。
【００３８】
したがって、好適な実施形態に関して特定的に本発明を示しかつ説明したが、以下の請求の範囲によってのみ限定される、本発明の精神および範囲から逸脱することなく、形態および詳細における前述のおよびその他の変更も、当業者には可能である。
【図面の簡単な説明】
【図１】  本発明の第１実施形態による単一センサ点回路の概略ブロック図である。
【図２】  本発明の第２実施形態による単一センサ点回路の概略ブロック図である。
【図３】  第１実施形態によるマルチセンサ点回路の概略ブロック図である。
【図４】  図１ないし図３の回路のための較正手順のフロー図である。
【図５】  本発明の種々の実施例について、Ｖrefと利得との間の関係を示すグラフである。
【図１】
0004160251.tif 000020
【図２】
0004160251.tif 000021
【図３】
0004160251.tif 000022
【図４】
0004160251.tif 000023
【図５】
0004160251.tif 000024