(57)【特許請求の範囲】
【請求項１】
直流電源から供給される直流電力をスイッチング素子でスイッチングさせることにより別の直流電力に変換する電力変換回路と、
この電力変換回路の出力電圧を基準電圧と比較して出力電圧の大小を検出する出力電圧検出回路と、
この出力電圧検出回路の検出結果に応じて前記スイッチング素子をスイッチングさせるための矩形波信号のパルス幅を変化させる制御回路とを備え、
前記制御回路は、三角波電圧を出力する三角波発振器と、
前記出力電圧に基づき、前記出力電圧が前記基準電圧より大きいときに第１の電圧値を維持し、前記出力電圧が前記基準電圧より小さくなった場合に前記第１の電圧値からゼロボルトに向けて変化するフィードバック電圧を生成するフィードバック電圧生成回路と、
前記出力電圧に基づき、前記出力電圧が前記基準電圧より大きいときに前記第１の電圧値より低い第２の電圧値を維持し、前記出力電圧が前記基準電圧より小さくなった場合に前記第２の電圧値から前記フィードバック電圧の変化速度より遅い変化速度で緩やかに下降して前記フィードバック電圧に追従するデットタイム電圧を生成するデットタイム電圧生成回路と、
前記三角波電圧が前記フィードバック電圧及び前記デットタイム電圧の何れか高い方の電圧より高い期間のパルス幅を有する矩形波信号を生成して前記スイッチング素子に供給するコンパレータと、
を備えたことを特徴とするスイッチング電源。
【請求項２】
前記デットタイム電圧生成回路は、
電源とグランドとの間に配置され、第１抵抗器、コンデンサ及び前記フィードバック電圧により駆動される第１のトランジスタからなる並列回路に直列に接続された第２抵抗器及び第３抵抗器からなり、
前記デットタイム電圧は、前記第２抵抗器及び第３抵抗器の接続点から取り出されることを特徴とする請求項１記載のスイッチング電源。
【請求項３】
前記第１のトランジスタのベース・エミッタ間による電圧降下を補完するように、前記第１のトランジスタと同じ特性を有する第２のトランジスタを更に備えたことを特徴とする請求項２記載のスイッチング電源。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、スイッチング電源に関するもので、特に、スイッチング素子の低ノイズ化及び低耐圧化並びに出力雑音の低ノイズ化を図るためのスイッチング電源に関する。
【０００２】
【従来の技術】
従来、直流電力を供給するスイッチング電源が知られており、広く利用されている。図４は従来のスイッチング電源の構成を示す回路図であり、図５は従来のスイッチング電源の動作を示すタイミングチャートである。
【０００３】
このスイッチング電源は、フォワード型のスイッチング方式を採用しており、直流電源１から供給される直流電力を別の直流電力に変換する電力変換回路８、電力変換回路８の出力電圧を検出する出力電圧検出回路１４、電力変換回路８の動作を制御する制御回路２４ｃから構成されている。スイッチング電源の電力変換回路８の出力側に負荷９が接続される。
【０００４】
電力変換回路８は、スイッチング素子２、主トランス３、ダイオード４，ダイオード５、リアクトル６、及びコンデンサ７から構成されている。電力変換回路８は、直流電源１から供給される直流電力を、例えばパワーＭＯＳ  ＦＥＴからなるスイッチング素子２でスイッチングさせることにより別の直流電力に変換する。
【０００５】
具体的には、主トランス３の一次巻線Ｐにはスイッチング素子２が直列に接続され、スイッチング素子２が制御回路２４ｃからの矩形波信号に応じてオン・オフする。これにより、直流電源１から供給された直流電圧が主トランス３の一次巻線Ｐに供給される。主トランス３は、一次巻線Ｐに供給された電圧を変換して二次巻線Ｓに出力する。主トランス３の二次巻線Ｓには、ダイオード４及び５、リアクトル６、並びにコンデンサ７からなる整流平滑回路が設けられている。整流平滑回路の出力が負荷９に供給されると共に、出力電圧検出回路１４に供給される。
【０００６】
出力電圧検出回路１４は、抵抗器１０、フォトカプラに含まれるフォトダイオード１１−１、誤差増幅器１２及び基準電圧発生器１３から構成されている。出力電圧検出回路１４は、整流平滑回路の出力電圧と基準電圧発生器１３からの基準電圧を比較して、これらの大小を検出する。
【０００７】
具体的には、誤差増幅器１２は、整流平滑回路の出力電圧と基準電圧発生器１３からの基準電圧との差を算出し、差電圧を、整流平滑回路の出力に抵抗器１０を介してアノードが接続されたフォトダイオード１１−１のカソードに供給する。これにより、整流平滑回路の出力電圧が基準電圧より小さくなると、フォトダイオード１１−１の発光が停止され、後述するように、制御回路２４ｃの中のフォトカプラを構成するフォトトランジスタ１１−２をオフにする。
【０００８】
制御回路２４ｃは、三角波発振器１５、抵抗器１６，１７，１８，２１，２３、ＰＷＭコンパレータ２２及びフォトカプラに含まれるフォトトランジスタ１１−２から構成されている。制御回路２４ｃは、出力電圧検出回路１４からの検出結果に基づいて生成されるフィードバック電圧ＶＦ、三角波発振器１５から出力される三角波電圧及び固定値を有するデットタイム電圧ＶＤＴをＰＷＭコンパレータ２２によって比較することにより、パルス幅制御を行なう。
【０００９】
具体的には、三角波発振器１５は、図５に示すような三角波電圧を発生し、ＰＷＭコンパレータ２２に供給する。また、抵抗器１６，１７，１８は、電源Ｖｃｃとグランドとの間に直列に接続され、抵抗器１７と抵抗器１８との接続点の電圧がデットタイム電圧ＶＤＴとしてＰＷＭコンパレータ２２に供給される。従って、デットタイム電圧ＶＤＴは、抵抗器１６，１７，１８による抵抗分割によって決定される固定値である。更に、フォトトランジスタ１１−２、抵抗器２１及び抵抗器２３は、電源Ｖｃｃとグランドとの間に直列に接続され、抵抗器２１と抵抗器２３との接続点の電圧がフィードバック電圧ＶＦとしてＰＷＭコンパレータ２２に供給される。
【００１０】
ＰＷＭコンパレータ２２は、三角波発振器１５からの三角波電圧と、デットタイム電圧ＶＤＴ及びフィードバック電圧ＶＦの何れか高い方の電圧とを比較し、三角波電圧が高い場合に高レベル（Ｈレベル）の信号を出力する。このＰＷＭコンパレータ２２から出力される矩形波信号はスイッチング素子２に供給される。スイッチング素子２は、ＰＷＭコンパレータ２２からの矩形波信号がＨレベルの間にオンになるスイッチング動作を行う。
【００１１】
このように構成された従来のスイッチング電源では、図５に示すように、負荷短絡、負荷短絡電流保護状態からの復旧及び入力電圧急変などに起因してフィードバック電圧ＶＦがゼロボルトになった場合、ＰＷＭコンパレータ２２から出力されるパルス幅が、デットタイム電圧ＶＤＴによって決められた最大パルス幅まで広がってしまい、スイッチング素子２にサージ電流が流れる。このサージ電流対策として制御の応答速度を遅くする方法があるが、この方法を用いると出力リップル電圧の増加を生じる。
【００１２】
そこで、上述した問題を解消する他のスイッチング電源が開発されている。図６は従来の他のスイッチング電源の構成を示す回路図であり、図７は図６に示した従来のスイッチング電源の動作を示すタイミングチャートである。
【００１３】
このスイッチング電源は、図４を参照して説明したスイッチング電源の一次巻線Ｐに過電流保護回路を追加し、制御回路２４ｄは、過電流保護回路からの信号を更に加味してスイッチング素子２を制御するように構成されている。以下、図４を参照して説明したスイッチング電源と相違する点のみを説明する。
【００１４】
過電流保護回路は、カレントトランス２６、カレントトランス２６の出力側に並列に挿入された抵抗器２７、カレントトランス２６の出力に接続されたダイオード２８、ダイオード２８に直列に接続された抵抗器２９及び抵抗器２９に並列に接続されたコンデンサ３１から構成されている。また、ダイオード２８のカソードと、抵抗器２９及びコンデンサ３１との接続点がＰＷＭコンパレータ２２に接続され、この接続点の電圧がカレント電圧ＶＣＴとして使用される。
【００１５】
このスイッチング電源では、図７に示すように、負荷短絡、負荷短絡電流保護状態からの復旧及び入力電圧急変などに起因してフィードバック電圧ＶＦがゼロボルトになった場合、一次巻線Ｐ側の過電流保護回路が存在しなければ、ＰＷＭコンパレータ２２から出力されるパルス幅がデットタイム電圧ＶＤＴによって決められた最大パルス幅まで広がるが、過電流保護回路によってＶＣＴの電圧がＨレベルになり、スイッチング素子２のオン・オフ制御を停止させる。従って、スイッチング素子２へのサージを低減することができる。その結果、サージ対策のために制御の応答速度を遅くする必要がなく、出力リップル電圧を抑制できる。
【００１６】
【発明が解決しようとする課題】
しかしながら、上述した従来のスイッチング電源の一次側の過電流保護回路で使用されるカレントトランスは広い実装面積を必要とし、また高価である等の問題がある。
【００１７】
本発明は、上述した問題を解消するためになされたものであり、スイッチング素子に流れるサージ電流を抑止することができ、また、実装面積及び価格を低減できるスイッチング電源を提供することにある。
【００１８】
【課題を解決するための手段】
前記課題を達成するために、本発明に係るスイッチング電源は、直流電源から供給される直流電力をスイッチング素子でスイッチングさせることにより別の直流電力に変換する電力変換回路と、この電力変換回路の出力電圧を基準電圧と比較して出力電圧の大小を検出する出力電圧検出回路と、この出力電圧検出回路の検出結果に応じて前記スイッチング素子をスイッチングさせるための矩形波信号のパルス幅を変化させる制御回路とを備え、前記制御回路は、三角波電圧を出力する三角波発振器と、前記出力電圧に基づき、前記出力電圧が前記基準電圧より大きいときに第１の電圧値を維持し、前記出力電圧が前記基準電圧より小さくなった場合に前記第１の電圧値からゼロボルトに向けて変化するフィードバック電圧を生成するフィードバック電圧生成回路と、前記出力電圧に基づき、前記出力電圧が前記基準電圧より大きいときに前記第１の電圧値より低い第２の電圧値を維持し、前記出力電圧が前記基準電圧より小さくなった場合に前記第２の電圧値から前記フィードバック電圧の変化速度より遅い変化速度で緩やかに下降して前記フィードバック電圧に追従するデットタイム電圧を生成するデットタイム電圧生成回路と、前記三角波電圧が前記フィードバック電圧及び前記デットタイム電圧の何れか高い方の電圧より高い期間のパルス幅を有する矩形波信号を生成して前記スイッチング素子に供給するコンパレータとを備えたことを特徴とする。
【００１９】
このスイッチング電源によれば、電力変換回路の出力電圧に基づき該出力電圧が基準電圧より大きいときには、第１の電圧値を有するフィードバック電圧によってスイッチング素子に供給する矩形波信号のパルス幅は、決定されて所定の電圧を出力する一方、デッドタイム電圧は、第１の電圧値より低い第２の電圧値を維持する。負荷短絡、負荷短絡電流保護状態からの復旧及び入力電圧急変などの原因で、電力変換回路の出力電圧が基準電圧より急激に小さくなると、フィードバック電圧が第１の電圧値からゼロボルトに向けて変化する一方、デットタイム電圧は、第２の電圧値からフィードバック電圧の変化速度より遅い変化速度で緩やかに下降してフィードバック電圧に追従する。
【００２０】
従って、スイッチング素子に供給される矩形波信号のパルス幅は、徐々に広くなるが、従来のように一気に最大パルス幅まで広がることがない。その結果、スイッチング素子にサージ電流が流れることもない。また、サージ電流が流れることがないので、サージ電流対策として制御の応答速度を遅くする必要もなく出力リップル電圧の増加を生じることもない。
【００２１】
本発明のスイッチング電源における前記デットタイム電圧生成回路は、電源とグランドとの間に配置され、第１抵抗器、コンデンサ及び前記フィードバック電圧により駆動される第１のトランジスタからなる並列回路に直列に接続された第２抵抗器及び第３抵抗器からなり、前記デットタイム電圧は、前記第２抵抗器及び第３抵抗器の接続点から取り出すように構成できる。
【００２２】
この構成によれば、従来の構成にコンデンサとトランジスタを追加するだけで、第２の電圧値からフィードバック電圧の変化速度より遅い変化速度で緩やかに下降するデットタイム電圧を生成して、スイッチング素子に流れるサージ電流を抑止することができる。従って、実装面積が小さく且つ低価格で、スイッチング素子の低ノイズ化、低耐圧化と出力雑音の低ノイズ化を実現できる。
【００２３】
また、スイッチング電源において、前記第１のトランジスタのベース・エミッタ間による電圧降下を補完するように、前記第１のトランジスタと同じ特性を有する第２のトランジスタを更に備えて構成できる。
【００２４】
この構成によれば、同じ特性を有する２つのトランジスタによってベース・エミッタ間の電圧降下を補完するので、温度補償回路として機能する。その結果、温度変化に強いスイッチング電源を提供できる。
【００２５】
【発明の実施の形態】
以下、本発明のスイッチング電源の実施の形態を図面を参照しながら詳細に説明する。なお、以下では、従来の技術の欄で説明したスイッチング電源と同じ部分又は相当する部分には従来の技術の欄の説明で使用した符号と同じ符号を付して説明する。
【００２６】
（第１の実施の形態）
図１は本発明の第１の実施の形態に係るスイッチング電源の構成を示す回路図である。図２は本発明の第１の実施の形態に係るスイッチング電源の動作を示すタイミングチャートである。
【００２７】
このスイッチング電源は、フォワード型のスイッチング方式を採用しており、直流電源１から供給される直流電力を別の直流電力に変換する電力変換回路８、電力変換回路８の出力電圧を検出する出力電圧検出回路１４、電力変換回路８の動作を制御する制御回路２４ａから構成されている。スイッチング電源の電力変換回路８の出力側に負荷９が接続される。
【００２８】
電力変換回路８は、スイッチング素子２、主トランス３、ダイオード４、ダイオード５、リアクトル６、及びコンデンサ７から構成されている。電力変換回路８は、直流電源１から供給される直流電力を、例えばパワーＭＯＳ  ＦＥＴからなるスイッチング素子２でスイッチングさせることにより別の直流電力に変換する。
【００２９】
具体的には、主トランス３の一次巻線Ｐにはスイッチング素子２が直列に接続され、スイッチング素子２が制御回路２４ａからの矩形波信号に応じてオン・オフする。これにより、直流電源１から供給された直流電圧が主トランス３の一次巻線Ｐに供給される。主トランス３は、一次巻線Ｐに供給された電圧を変換して二次巻線Ｓに出力する。主トランス３の二次巻線Ｓには、ダイオード４及び５、リアクトル６、並びにコンデンサ７からなる整流平滑回路が設けられている。整流平滑回路の出力が負荷９に供給されると共に、出力電圧検出回路１４に供給される。
【００３０】
出力電圧検出回路１４は、抵抗器１０、フォトカプラに含まれるフォトダイオード１１−１、誤差増幅器１２及び基準電圧発生器１３から構成されている。出力電圧検出回路１４は、整流平滑回路の出力電圧と基準電圧発生器１３からの基準電圧を比較して、これらの大小を検出する。
【００３１】
具体的には、誤差増幅器１２は、整流平滑回路の出力電圧と基準電圧発生器１３からの基準電圧との差を算出し、差電圧を、整流平滑回路の出力に抵抗器１０を介してアノードが接続されたフォトダイオード１１−１のカソードに供給する。これにより、整流平滑回路の出力電圧が基準電圧より小さくなると、フォトダイオード１１−１の発光が停止され、後述するように、制御回路２４ａの中のフォトカプラを構成するフォトトランジスタ１１−２をオフにする。
【００３２】
制御回路２４ａは、三角波発振器１５、抵抗器１６，１７，１８，２１，２３、コンデンサ１９、トランジスタ２０、ＰＷＭコンパレータ２２及びフォトカプラを構成するフォトトランジスタ１１−２から構成されている。制御回路２４ａは、出力電圧検出回路１４からの検出結果に基づいて生成されるフィードバック電圧ＶＦ、三角波発振器１５から出力される三角波電圧及びフィードバック電圧ＶＦの変化に対して追従するように変化するデットタイム電圧ＶＤＴをＰＷＭコンパレータ２２によって比較することにより、パルス幅制御を行なう。
【００３３】
具体的には、三角波発振器１５は、図２に示すような三角波電圧を発生し、ＰＷＭコンパレータ２２の非反転入力端子に供給する。また、本発明のフィードバック電圧生成回路は、電源Ｖｃｃとグランドとの間に直列に接続されたフォトトランジスタ１１−２、抵抗器２１及び抵抗器２３から構成されている。抵抗器２１と抵抗器２３との接続点はＰＷＭコンパレータ２２の反転入力端子に接続されており、この接続点の電位がフィードバック電圧ＶＦとしてＰＷＭコンパレータ２２の反転入力端子に供給される。
【００３４】
フィードバック電圧生成回路は次のように動作する。即ち、出力電圧検出回路１４で整流平滑回路の出力電圧が基準電圧より大きいことが検出されている間はフォトダイオード１１−１が発光するので、フォトトランジスタ１１−２はオン状態を維持する。この状態では、フィードバック電圧ＶＦは、抵抗器２１及び抵抗器２３による抵抗分割によって決まる第１の電圧値を維持する。
【００３５】
一方、整流平滑回路の出力電圧が基準電圧より小さくなったことが検出されると、フォトダイオード１１−１の発光が停止し、フォトトランジスタ１１−２はオフ状態に変化する。この変化により、フィードバック電圧ＶＦは、図２に示すように、第１の電圧値からゼロボルトに変化する。
【００３６】
また、本発明のデットタイム電圧生成回路は、電源Ｖｃｃとグランドとの間に配置された、抵抗器１６、コンデンサ１９及びトランジスタ２０からなる並列回路に直列に接続された抵抗器１７及び抵抗器１８から構成されている。トランジスタ２０のベースは、抵抗器２１と抵抗器２３の接続点に接続され、フィードバック電圧ＶＦが供給されるようになっている。抵抗器１６は、本発明の第１抵抗器に対応し、抵抗器１７は、本発明の第２抵抗器に対応し、抵抗器１８は、本発明の第３抵抗器に対応する。抵抗器１７と抵抗器１８との接続点は、ＰＷＭコンパレータ２２の他の反転入力端子に接続されており、この接続点の電位がデットタイム電圧ＶＤＴとしてＰＷＭコンパレータ２２の非反転入力端子に供給されるようになっている。
【００３７】
デットタイム電圧生成回路は次のように動作する。即ち、出力電圧検出回路１４で整流平滑回路の出力電圧が基準電圧より大きいことが検出されている間はフォトダイオード１１−１が発光するので、フォトトランジスタ１１−２はオン状態を維持する。この状態では、フィードバック電圧ＶＦは、上述したように第１の電圧値を維持する。従って、コンデンサ１９の充電が行われると共に、デットタイム電圧ＶＤＴは、電圧Ｖａを抵抗器１７及び抵抗器１８による抵抗分割によって決まる第２の電圧値を維持する。ここで、第２の電圧値は、第１の電圧値より若干低い値になる。
【００３８】
一方、整流平滑回路の出力電圧が基準電圧より小さくなったことが検出されるとフォトダイオード１１−１の発光が停止し、フォトトランジスタ１１−２はオフ状態に変化する。この変化により、フィードバック電圧ＶＦは、上述したように、第１の電圧値からゼロボルトに変化し、デットタイム電圧ＶＤＴは、図２に示すように、これに追随して、第２の電圧値から緩やかに下降する。
【００３９】
今、抵抗器１６、コンデンサ１９及びトランジスタ２０からなる並列回路と抵抗器１７との接続点の電圧をＶａとすると、
Ｖａ＝フィードバック電圧ＶＦ−トランジスタ２０のベース飽和電圧…式（１）
デットタイム電圧ＶＤＴ＝Ｖａ×抵抗器１８／（抵抗器１７＋抵抗器１８）…式（２）
が成り立つ。よって、式（１）と式（２）から、デットタイム電圧ＶＤＴは一定の電圧差を保ちながらフィードバック電圧ＶＦに追従する。
【００４０】
負荷短絡、負荷短絡電流保護状態からの復旧及び入力電圧急変などに起因してフィードバック電圧ＶＦがゼロボルトになった場合、トランジスタ２０はオフ状態になり、コンデンサ１９の働きによってデットタイム電圧ＶＤＴは緩やかに減少し、デットタイム電圧ＶＤＴ＝Ｖｃｃ×抵抗器１８／（抵抗器１６＋抵抗器１７＋抵抗器１８）の値に収束する。
【００４１】
つまり、定常状態の時においては、デットタイム電圧ＶＤＴは、一定の電圧差を保ちながらフィードバック電圧ＶＦに追従し、負荷短絡時、負荷短絡電流保護状態からの復旧時及び入力電圧急変時においては、デットタイム電圧ＶＤＴは、緩やかにフィードバック電圧ＶＦに追従する。
【００４２】
ＰＷＭコンパレータ２２は、三角波発振器１５からの三角波電圧と、デットタイム電圧ＶＤＴ及びフィードバック電圧ＶＦの何れか高い方の電圧とを比較し、三角波電圧が高い場合にＨレベルの信号を出力する。
【００４３】
従って、図２に示すように、負荷短絡、負荷短絡電流保護状態からの復旧及び入力電圧急変などに起因してフィードバック電圧ＶＦがゼロボルトに変化しても、ＰＷＭコンパレータ２２は、三角波電圧と、第１の電圧値より若干低い第２の電圧値から緩やかに下降するデットタイム電圧ＶＤＴとを比較して矩形波信号を生成するので、矩形波信号のパルス幅は徐々に広がることになり、従来のように、急激にパルス幅が広がることはない。このＰＷＭコンパレータ２２から出力される矩形波信号はスイッチング素子２に供給される。スイッチング素子２は、ＰＷＭコンパレータ２２からの矩形波信号がＨレベルの間にオンになるスイッチング動作を行う。
【００４４】
以上のように構成されたスイッチング電源によれば、急激なパルス幅の広がりがなくなるので、負荷短絡時、負荷短絡電流保護状態からの復旧時及び入力電圧急変時に、スイッチング素子へ流れるサージ電流を低減することができる。また、負荷短絡時、負荷短絡電流保護状態からの復旧時及び入力電圧急変時にのみ、コンデンサ１９によって制御の応答速度を遅らせているため、定常時における出力リップル電圧を抑制できる。また、コンデンサ１９とトランジスタ２０は小信号用の素子を使用することが可能であり、実装面積及び価格を低減できる。
【００４５】
（第２の実施の形態）
図３は本発明の第２の実施の形態に係るスイッチング電源の構成を示す回路図である。図２は本発明の第２の実施の形態に係るスイッチング電源の動作を示すタイミングチャートである。
【００４６】
第２の実施の形態に係るスイッチング電源は、制御回路２４ｂに形成されるデットタイム電圧生成回路の構成が、上述した第１の実施の形態に係るスイッチング電源のそれとは異なる。従って、以下、制御回路２４ｂに形成されるデットタイム電圧生成回路の構成を中心に説明する。
【００４７】
第２の実施の形態に係るスイッチング電源の制御回路２４ｂに形成されるデットタイム電圧生成回路は、上述した第１の実施の形態の制御回路２４ａにトランジスタ２５及び抵抗器３０が追加されて構成されている。トランジスタ２５としては、トランジスタ２０と同じ特性を有するものが使用される。トランジスタ２５は、ダイオード接続、つまりベースがコレクタに共通に接続されて使用される。トランジスタ２５のコレクタは、トランジスタ２０のベースに接続され、エミッタは、抵抗器２１と抵抗器２３との接続点に接続されている。また、抵抗器３０の一端は電源Ｖｃｃに接続され、他端はトランジスタ２０のベースに接続されている。
【００４８】
上記の構成においては、
Ｖａ＝フィードバック電圧ＶＦ＋トランジスタ２５のベース飽和電圧−トランジスタ２０のベース飽和電圧…式（３）
デットタイム電圧ＶＤＴ＝Ｖａ×抵抗器１８／（抵抗器１７＋抵抗器１８）…式（４）
が成り立つ。トランジスタ２０とトランジスタ２５に同一特性の素子が用いられることにより、トランジスタ２５のベース飽和電圧はトランジスタ２０のベース飽和電圧と等しくなる。よって、
デットタイム電圧ＶＤＴ＝フィードバック電圧ＶＦ×抵抗器１８／（抵抗器１７＋抵抗器１８）…式（５）
が成り立ち、デットタイム電圧ＶＤＴは温度変化によって誤差を生じることなく一定の電圧差を保ちながらフィードバック電圧ＶＦに追従する。
【００４９】
【発明の効果】
以上詳述したように、本発明によれば、パルス幅制御によるスイッチング電源において、負荷短絡時、負荷短絡電流保護状態からの復旧時及び入力電圧急変時、スイッチング素子へ流れるサージ電流を低減することができる。また、定常状態における制御の応答速度を遅くする必要がないため、出力リップル電圧を抑制することができる。また、小信号用の素子を使用できるので、実装面積及び価格を低減できる。従って、スイッチング素子の低ノイズ化、低耐圧化と出力雑音の低ノイズ化を実現できる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るスイッチング電源の構成を示す回路図である。
【図２】本発明の第１及び第２の実施の形態に係るスイッチング電源の動作を示すタイミングチャートである。
【図３】本発明の第２の実施の形態に係るスイッチング電源の構成を示す回路図である。
【図４】従来のスイッチング電源の構成を示す回路図である。
【図５】図４に示したスイッチング電源の動作を示すタイミングチャートである。
【図６】従来の他のスイッチング電源の構成を示す回路図である。
【図７】図６に示したスイッチング電源の動作を示すタイミングチャートである。
【符号の説明】
１  直流電源
２  スイッチング素子
３  主トランス
４，５，２８  ダイオード
６  リアクトル
７，１９，３１  コンデンサ
８  電力変換回路
９  負荷
１０，１６，１７，１８，２１，２３，２７，２９，３０  抵抗器
１１−１  フォトダイオード
１１−２  フォトトランジスタ
１２  誤差増幅器
１３  基準電圧
１４  出力電圧検出回路
１５  三角波発振器
２０，２５  トランジスタ
２２  ＰＷＭコンパレータ
２４ａ〜２４ｄ  制御回路
２６  カレントトランス
【図１】
0004096621.tif 000002
【図２】
0004096621.tif 000003
【図３】
0004096621.tif 000004
【図４】
0004096621.tif 000005
【図５】
0004096621.tif 000006
【図６】
0004096621.tif 000007
【図７】
0004096621.tif 000008