(57)【特許請求の範囲】
【請求項１】
ブロック単位で圧縮された画像データを伸張し、フィールド信号を出力する画像処理装置において、
圧縮された画像データを伸張し、複数個の画素から成るブロック単位で出力する伸張手段と、
上記伸張された画像データをラスタ走査順の画像データに変換する変換手段と、
上記変換手段による変換又は１ライン遅延に用いられるメモリ手段と、
上記変換された１フィールド分の画像データを保持する保持手段と、
第１のフィールド期間は上記変換手段で用いられる画像データを選択し、第２のフィールド期間は上記保持手段からの画像データを選択し上記メモリ手段に供給する供給手段と、
上記メモリ手段で上記第２のフィールド期間に１ライン遅延された上記保持手段からの画像データを用いて補間データを生成する生成手段とを備え、
上記生成手段は、上記メモリ手段で１ライン遅延された上記保持手段からの画像データと上記保持手段からの画像データとを平均化する平均化手段と、上記平均化された画像データと上記保持手段からの画像データとをフィールド期間毎に選択出力する出力手段とを含み、上記出力手段は上記第１のフィールドでは上記保持手段からの画像データを選択し、上記第２のフィールドでは上記平均化された画像データを選択することを特徴とする画像処理装置。
【請求項２】
上記出力手段から出力される画像データから表示用画像データを作成するエンコード手段を設けたことを特徴とする請求項１記載の画像処理装置。
【請求項３】
上記保持手段は、データの入出力をＦＩＦＯ動作により行うものであることを特徴とする請求項１記載の画像処理装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、圧縮された画像データを伸張・表示する場合に用いて好適な画像処理装置に関するものである。
【０００２】
【従来の技術】
図２に従来例の構成を示す。
フラッシュメモリカード１上に記録されているＪＰＥＧ圧縮されている画像データをＣＰＵ２が読み出し、メモリ３に一時的に記憶させる。このデータはＪＰＥＧ伸張回路４により伸長される。このとき、データは輝度（以下Ｙ）と色差（以下Ｕ．Ｖ）の、水平８画素、垂直８画素の６４画素のブロック単位で出力され、ラスタブロック変換制御部５へ送られる。ラスタブロック変換制御部５は、各々１Ｈライン、計８ライン分の容量をもつメモリ６〜１３を用いて、ラスタ走査のＹＵＶデータを生成する。この方法については、例えば本出願人による特開平８−１８７９１号公報に開示されている。
【０００３】
ラスタ走査状に変換されたデータは、ＦＩＦＯ  ＶＲＡＭ１４によって、１画面分の全データを保持される。これはＦＩＦＯ（Ｆｊｒｓｔ  Ｉｎ  ＦｊｒｓｔＯｕｔ）入出力なので、ラスタ走査順になったデータを、その順番のまま繰り返し、ＬＣＤやＴＶ等に出力するのに適している。尚、ＳＳＧ（Ｓｙｎｃ  Ｓｉｇｎａｌ  Ｇｅｎｅｒａｔｏｒ）２１は、ＴＶの同期信号を含むテレビジョンタイミング信号を発生している。
【０００４】
ＦＩＦＯ  ＶＲＡＭ１４からテレビジョン同期信号に同期して読み出されたデータは、切り替えスイッチ１７へ送られ、第１フィールドでは、そのままエンコーダ１８へ送られる。ここでは、ＵＶ信号がサブキャリアで振幅変調され、Ｙ信号と加算されて、さらに同期信号ＳＹＮＣと加算され、Ｄ／Ａコンバータ１９でアナログ信号となり、ＬＣＤ板やＴＶ等の表示装置２０で表示される。
【０００５】
また第２フィールドでは、切り替えスイッチ１７は、信号ＦＩによりＦＩＦＯＶＲＡＭ１４から出力された信号と、それを遅延回路１５で１Ｈ遅延させた信号とを平均化回路１６で平均化した信号とに切り替え、出力する。
【０００６】
【発明が解決しようとする課題】
上述した従来例において、水平６４０画素、垂直４８０画素のブロック単位の画像データを伸長し、表示する場合、画像データはフラッシュメモリカード１から読み出されＪＰＥＧ伸長される。続いてラスタブロック変換されるとき、メモリ６〜１３には、各々６４０画素分のメモリ容量が必要となる。ここで、ＦＩＦＯ  ＶＲＡＭ１４は高価なので、メモリ１４が６４０×２４０ドット分の蓄積しかできない容量で構成されているとすると、これをＴＶで表示するには、フィールド毎にスイッチ１７を切り替え、インターレース表示を行わねばならず、ＦＩＦＯ  ＶＲＡＭの他に遅延線から成る遅延回路１５が必要になるという問題があった。そこで、ＦＩＦＯ  ＶＲＡＭに６４０×４８０の容量を持たせれば遅延回路１５は不要になるが、ＦＩＦＯ  ＶＲＡＭの容量が大きくなる分だけ高価になるという問題が生じる。
また、ＦＩＦＯ  ＶＲＡＭが６４０×２４０で、遅延回路１５がない場合は、ＴＶ画像が縦ぶれするという問題が生じる。
【０００７】
本発明は、上記の問題を解決するために成されたもので、専用の遅延線を用いることなく、画像の縦ぶれをなくすことを目的としている。
【０００８】
【課題を解決するための手段】
本発明による画像処理装置においては、ブロック単位で圧縮された画像データを伸張し、フィールド信号を出力する画像処理装置において、圧縮された画像データを伸張し、複数個の画素から成るブロック単位で出力する伸張手段と、上記伸張された画像データをラスタ走査順の画像データに変換する変換手段と、上記変換手段による変換又は１ライン遅延に用いられるメモリ手段と、上記変換された１フィールド分の画像データを保持する保持手段と、第１のフィールド期間は上記変換手段で用いられる画像データを選択し、第２のフィールド期間は上記保持手段からの画像データを選択し上記メモリ手段に供給する供給手段と、上記メモリ手段で上記第２のフィールド期間に１ライン遅延された上記保持手段からの画像データを用いて補間データを生成する生成手段とを備え、上記生成手段は、上記メモリ手段で１ライン遅延された上記保持手段からの画像データと上記保持手段からの画像データとを平均化する平均化手段と、上記平均化された画像データと上記保持手段からの画像データとをフィールド期間毎に選択出力する出力手段とを含み、上記出力手段は上記第１のフィールドでは上記保持手段からの画像データを選択し、上記第２のフィールドでは上記平均化された画像データを選択することを特徴とする。
【００１１】
【発明の実施の形態】
図１において、フラッシュメモリカード１上に記録されているＪＰＥＧ圧縮されている画像データをＣＰＵ２が読み出し、メモリ３に一時的に記憶させる。このデータは伸張手段であるＪＰＥＧ伸張回路４により伸長される。このとき、データは輝度（以下Ｙ）色差（以下Ｕ，Ｖ）の、水平８画素、垂直８画素の６４画素のブロック単位で出力され、変換手段であるラスタブロック変換制御部５へ送られる。ラスタブロック変換制御部５は、各々１Ｈライン、計８ライン分の容量をもつメモリ手段であるメモリ６〜１３を用いて、ラスタ走査のＹＵＶデータを生成する。このとき、ＣＰＵ２は信号ａに０を出力し、これにより切り替えスイッチ２３は、ラスタブロック変換制御部５から出力されたデータをメモリ１３に与える。
【００１２】
また、ラスタブロック変換制御部５でラスタ走査状に変換されたデータは、保持手段である１フィールドの容量を有するＦＩＦＯ ＶＲＡＭ１４によって、１画面分の全データを保持される。これはＦＩＦＯ（Ｆｉｒｓｔ Ｉｎ Ｆｉｒｓｔ Ｏｕｔ）入出力なので、ラスタ走査順になったデータを、その順番のまま繰り返し、ＬＣＤやＴＶ等に出力するのに適している。ここではコスト低減のため、６４０×２４０ドット分の記憶容量しか持たないＦＩＦＯ ＶＲＡＭ１４を使用している。また、ＳＳＧ２１は、ＴＶの同期信号ＳＹＮＣを含むテレビジョンタイミング信号を発生している。
【００１３】
ＦＩＦＯ ＶＲＡＭ１４からテレビジョン同期信号に同期して読み出されたデータは、切り替えスイッチ１７へ送られ、第１フィールドでは、そのままエンコード手段であるエンコーダ１８へ送られる。エンコーダ１８では、ＵＶ信号がサブキャリアで振幅変調され、Ｙ信号と加算され、さらに同期信号ＳＹＮＣと加算された後、Ｄ／Ａコンバータ１９でアナログ信号となり、ＬＣＤ板やＴＶ等の表示装置２０へ表示される。
【００１４】
ＪＰＥＧ伸長回路４を動作させているとき、ＣＰＵ２は信号ａに０を出力する。これによりＡＮＤゲート２２の出力は０となり、切り替えスイッチ１７の出力は、ＦＩＦＯ ＶＲＡＭ１４からの出力となる。
【００１５】
１画像データ分のＪＰＥＧ伸長が完了したら、ＣＰＵ２は信号ａを１にする。これにより供給手段である切り替えスイッチ２３はＦＩＦＯ ＶＲＡＭ１４の出力をメモリ１３に送るので、メモリ１３はＦＩＦＯ ＶＲＡＭ１４からの信号を１Ｈ分記憶する１Ｈ遅延線として動作する。このときＳＳＧ２１は、フィールド毎に１と０を交互に示す信号ＦＩ（Ｆｉｅｌｄ Ｉｎｄｅｘ）を出力し、ＡＮＤゲート２２に供給するので、出力手段である切り替えスイッチ１７は１フィールド毎に、ＦＩＦＯ ＶＲＡＭ１４からの信号を直接出力するフィールドと、このフィールドを１Ｈ遅延した信号とを平均化手段である平均化回路１６で相加平均した信号を出力するフィールドとを切り替えることになる（補間データを生成する生成手段）。
【００１６】
本実施の形態によれば、ＪＰＥＧ伸長を行うときにはラスタブロック変換メモリはラスタブロック変換のための記憶を行い、ＪＰＥＧ伸長完了後はＴＶ信号の遅延を行うことにより、専用の遅延線を用いることなく、ＴＶ画面状において、画像の縦ぶれを解消することができる。
【００１７】
尚、記憶媒体２４は、ＣＰＵ２の上述した動作を行うための制御プログラムを格納するものであり、半導体メモリ、光ディスク、光磁気ディスク、磁気媒体等で構成してよい。
又、本実施の形態の画像処理装置をデジタル電子スチルカメラ等の小型撮像装置に用いると低コスト化、小型化等に貢献でき大変有効なものとなる。
【００１８】
【発明の効果】
以上説明したように、本発明によれば、ラスタブロック変換に用いるメモリを遅延線に兼用することにより、１Ｈ遅延線を専用に設けることなく、ＴＶ画像等の表示画像の縦ぶれを解消することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態を示すブロック図である。
【図２】従来例を示すブロック図である。
【符号の説明】
２  ＣＰＵ
４  ＪＰＥＧ伸長回路
５  ラスタブロック変換制御部
６〜１３  １Ｈ分の容量のメモリ
１４  フィールド分の容量のＦＩＦＯ  ＶＲＡＭ
１６  平均化回路
１７  切り替えスイッチ
１８  エンコーダ
２１  ＳＳＧ
２２  ＡＮＤゲート
２３  切り替えスイッチ
２４  記憶媒体
【図１】
0004035222.tif 000002
【図２】
0004035222.tif 000003