(57)【特許請求の範囲】
【請求項１】
光デイスクに照射する光ビームの光軸方向に対物レンズを移動するレンズアクチュエータと、
前記光デイスクの記録面に対する前記対物レンズの合焦点位置からの位置誤差を検出するフォーカス誤差検出部と、
前記フォーカス誤差検出部のフォーカス誤差信号から、前記光デイスクの記録面の前記対物レンズの合焦点位置からのずれ量が所定値になるように前記レンズアクチュエータを駆動する制御信号を演算するフィードバック制御部と、
前記制御信号に基づき、前記レンズアクチュエータを駆動する駆動部と、
周期性外乱に伴う前記デイスク回転１周分の未知の関数を、前記デイスク媒体の回転１周分の時間をＮ分割した各区間の高さで近似推定した近似関数として、学習アルゴリズムによりＮ個のメモリセルを備えたメモリに獲得する学習制御部とを有し、
前記学習制御部は、
前記学習アルゴリズムに従い、前記媒体回転１周分の時間をＮ分割した時間より短いサンプル周期で、前記フォーカス誤差信号に従う信号をサンプルし、前記サンプルした信号値に応じて、前記サンプル周期に同期して、前記サンプル時刻に対応する１個または複数個の前記メモリセルの値を更新するとともに、
前記媒体回転１周分の時間をＮ分割した時間より短い出力周期で、前記出力時刻に対応するセル位置にある２つのメモリセルの値を読み出し、両メモリセルの値を、前記出力時刻に基づいて補間処理して、周期性外乱補償信号を生成し、
さらに前記学習制御部は、
前記フォーカス誤差信号に従う信号をサンプルし、前記サンプル時刻に対応する２つのメモリセルを更新対象として選択し、前記２つのメモリセルの値を前記サンプルした信号値に応じて、学習アルゴリズムにより更新して、前記未知の関数を学習することを
特徴とする光デイスク装置。
【請求項２】
光デイスクに照射する光ビームの光軸方向に対物レンズを移動するレンズアクチュエータと、
前記光デイスクの記録面に対する前記対物レンズの合焦点位置からの位置誤差を検出するフォーカス誤差検出部と、
前記フォーカス誤差検出部のフォーカス誤差信号から、前記光デイスクの記録面の前記対物レンズの合焦点位置からのずれ量が所定値になるように前記レンズアクチュエータを駆動する制御信号を演算するフィードバック制御部と、
前記制御信号に基づき、前記レンズアクチュエータを駆動する駆動部と、
周期性外乱に伴う前記デイスク回転１周分の未知の関数を、前記デイスク媒体の回転１周分の時間をＮ分割した各区間の高さで近似推定した近似関数として、学習アルゴリズムによりＮ個のメモリセルを備えたメモリに獲得する学習制御部とを有し、
前記学習制御部は、
前記学習アルゴリズムに従い、前記媒体回転１周分の時間をＮ分割した時間より短いサンプル周期で、前記フォーカス誤差信号に従う信号をサンプルし、前記サンプルした信号値に応じて、前記サンプル周期に同期して、前記サンプル時刻に対応する２つ前記メモリセルを更新するとともに、
前記媒体回転１周分の時間をＮ分割した時間より短い出力周期で、前記出力時刻に対応するセル位置にあるメモリセルの値を読み出し、周期性外乱補償信号を生成し、
前記学習制御部は、
前記フォーカス誤差信号に従う信号をサンプルし、前記サンプル時刻に対応する２つのメモリセルを更新対象として選択し、前記２つのメモリセルの値を、前記サンプルした信号値に応じて、学習アルゴリズムにより更新して、前記未知の関数を学習することを
特徴とする光デイスク装置。
【請求項３】
前記学習制御部の前記学習アルゴリズムは、
更新対象となる２つのメモリセルを更新する時、前記サンプル時刻に応じて、２つのメモリセルに対する更新ゲインを変化させ、２つのメモリセルの更新バランスを調整することを
特徴とする請求項２の光デイスク装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、光デイスクの記録面に光ビームの焦点を結ばせるため、対物レンズを駆動し、対物レンズと光デイスクとの距離を一定に維持する光デイスク装置及びフォーカス制御方法に関し、特に、対物レンズの合焦点位置からのずれ量を小さく（零又は所定値）とするように、レンズアクチュエータをフィードバック制御する制御系において、媒体の面振れ等の周期性外乱のずれを抑圧するための制御信号を学習制御により求めてフィードフォワード制御するフォーカス制御方法及び光デイスク装置に関する。
【０００２】
【従来の技術】
光デイスク装置では、円盤形状やカード形状等の光デイスクを回転し、光ビームを光デイスクの記録面に照射し、情報のリード又はリード／ライトを行う。この光デイスクとして、ＣＤ，ＤＶＤ，ＭＯ（光磁気デイスク）がある。この光デイスク装置では、媒体（光デイスク）の表面（記録面）で、光ビームの焦点を結ばせるために、対物レンズを駆動して、対物レンズと媒体表面との距離を一定に保つためのフォーカス制御が必要となる。近年、デイスク容量の増加の要求がますます高まっている。そのような装置では、高ＮＡ(Numerical  Aperture)化と短波長化によって、ビットサイズを小さくすることが要求される。
【０００３】
しかし、一方、焦点深度は、ＮＡの２乗に反比例し、波長に比例するため、高ＮＡ化および短波長化は、いずれも焦点深度を狭くする要因となる。従って、このような大容量装置では、従来よりも一層高いフォーカス追従精度が要求される。
【０００４】
光デイスク装置では、スピンドルの機械的な取り付け誤差、スピンドルとデイスク媒体とのチャッキング誤差、また、デイスク媒体自体の反りなどによって、デイスク媒体の表面は、回転に従って、フォーカシング方向（デイスク表面法線方向）に振れることになる。このような振れは、一般に、「面振れ」と呼ばれる。
【０００５】
例えば、デイスクが理想的に平面であり、デイスクの回転軸とデイスク面が理想的に垂直であれば、フォーカシング方向の振れはなくなる。一方、デイスクが理想的な平面であるが、回転軸がデイスク面と垂直でなければ、回転周波数の面振れが生じる。さらに、デイスクが、例えばポテトチップ状に湾曲しているとすれば、面振れはさらに回転周波数の２倍成分も含むことになる。
【０００６】
フォーカスサーボ系では、フォーカスエラー信号に基づいて、フォーカシングアクチュエータを駆動し、対物レンズを媒体面に高精度に追従させるフィードバック制御を行っている。しかし、フィードバック制御のみでは、アクチュエータの高次機械共振や、デイスクのピット列による光変調成分が制御系へ外乱として混入し、制御帯域の高帯域化が妨げられる。無理に制御帯域を広げようとすると、位相余裕が減少し、制御系が発振するという問題がある。
【０００７】
このため、学習制御によるフィードフォワード制御を併用することが行われている。学習制御は、制御帯域を広げずに、周期的な追従目標に対する追従能力を向上でき、媒体の面振れのような回転に同期した周期的外乱補償に好適である。
【０００８】
従来のフォーカス制御における学習制御方法として、繰り返し制御が知られている（例えば、特開平８−７７５８９号公報、特開平１１−８６３０９号公報等）。繰り返し制御では、周期外乱の基本周期を、例えば、フィードバック制御系のサンプリング周期で分割し、各分割周期に対応するメモリを用意し、周期外乱の補償を行う。
【０００９】
【発明が解決しようとする課題】
しかし、光磁気デイスク装置等の光デイスク装置では、フィードバック制御系のサンプリング周期は比較的短い。このため、デイスクの回転周期を、サンプリング周期で分割すると、学習に必要なメモリ長が大きくなる。例えば、デイスク回転周期７５Ｈｚ（４５００ｒｐｍ）に対し、サンプリングレートは、５５ｋＨｚであり、メモリ長は７３３となる。１メモリ長の分解能を２５６ビットとすると、１８７ｋｂｉｔの容量を必要とする。
【００１０】
メモリ長を短くするには、繰り返し制御系の分割周期を、フィードバック制御系のサンプリング周期の整数倍とし、サンプリング周期で得られるフィードバック情報を間引くことが考えられるが、フィードバック情報を有効に利用していないため、精度良いフィードフォワード補償信号を学習することが困難となる。
【００１１】
従って、本発明の目的は、デイスクの回転に伴う、周期性外乱の学習精度を向上するための光デイスク装置及びそのフォーカス制御方法を提供することにある。
【００１２】
本発明の他の目的は、学習メモリ長を短縮するための光デイスク装置及びそのフォーカス制御方法を提供することにある。
【００１３】
本発明の更に他の目的は、学習メモリ長を短縮して、学習時間を減らし、且つ高周波ノイズの影響を低減するための光デイスク装置及びそのフォーカス制御方法を提供することにある。
【００１４】
【課題を解決するための手段】
この目的の達成のため、本発明の光デイスク装置は、光デイスクに照射する光ビームの光軸方向に対物レンズを移動するレンズアクチュエータと、前記光デイスクの記録面に対する前記対物レンズの合焦点位置からの位置誤差を検出するフォーカス誤差検出部と、前記フォーカス誤差信号から、前記光デイスクの記録面の前記対物レンズの合焦点位置からのずれ量を所定値とするように前記レンズアクチュエータを駆動する制御信号を演算するフィードバック制御部と、前記制御信号に基づき、前記レンズアクチュエータを駆動する駆動部と、周期性外乱に伴う前記デイスク回転１周分の未知の関数を、前記デイスク媒体の回転１周分の時間をＮ分割した各区間の高さで近似推定した近似関数として学習アルゴリズムによりＮ個のメモリセルを備えたメモリに獲得する学習制御部とを有する。
【００１５】
そして、前記学習制御部は、前記学習アルゴリズムに従い、前記媒体回転１周分の時間をＮ分割した時間より短いサンプル周期で、前記フォーカス誤差信号に従う信号をサンプルし、前記サンプルした信号値に応じて、前記サンプル周期に同期して、前記サンプル時刻に対応する１個または複数個の前記メモリセルの値を更新するとともに、前記媒体回転１周分の時間をＮ分割した時間より短い出力周期で、前記出力時刻に対応するセル位置にある２つのメモリセルの値を読み出し、両メモリセルの値を、前記出力時刻に基づいて補間処理して、周期性外乱補償信号を生成する。
【００１６】
本発明では、学習制御部により、Ｎ分割したメモリセルを、Ｎ分割した時間より短いサンプル周期により高速なメモリ更新を行い、この短いサンプル周期で、メモリセルの学習内容を出力するようにした。このため、フィードバック情報を有効に利用しつつ、学習メモリ長を短縮できる。例えば、メモリ長を「７３３」から「３２」に削減でき、大幅なコストダウンが可能である。
【００１７】
しかも、フォーカス制御の場合の面振れは、回転周波数の１倍或いは数倍程度の周波数成分が支配的である場合が多いため、分割数を減らすことにより、不要な高周波ノイズの平均化効果の向上により、学習波形出力に含まれる高周波ノイズを減らし、より高精度なフォーカス追従精度が期待できる。
【００１８】
また、分割数を減らすことにより、学習の収束時間の短縮がはかれる。例えば、メモリ長を半減した場合、同じ学習ゲインの大きさにおいて、学習の収束に必要な収束時間を半減できる。これは、例えば、媒体挿入後のロードシーケンスなどで外乱学習をする場合、デイスク挿入後から、実際にアクセス可能になるまでの立上げ時間の短縮に寄与できる。
【００１９】
又、本発明では、好ましくは、前記学習制御部の前記学習アルゴリズムは、前記出力時刻に対応するセル位置にある２つのメモリセルの値を読み出し、両メモリセルの値を、前記出力時刻に基づいて補間処理して、前記周期性外乱補償信号を生成する。
【００２０】
更に、補間処理を組み合わせることで、第１に、階段状出力を回避し、階段状出力によって高周波外乱をフィードフォワードしてしまう不具合を回避して、高精度なフォーカス追従制御を実現できる。特に、ＭＯなどのリムーバブルメディアでは、ＨＤＤなどに比べて面振れ量が比較的大きいため、面振れの大きい媒体を使用する場合、周期性外乱の振幅が大きくなり学習結果の階段状出力の不連続性が顕著になる（つまり一段一段の高さの差が顕著になる）ため、線形補間して平滑化する効果が大きい。
【００２１】
また、メモリ長Ｎによるデイスク回転１周分の時間の分割周期（ＴＬ／Ｎ）よりも細かい学習結果出力周期と、上記線形補間処理の組み合わせにより、非常にスムースな周期性外乱補償信号の出力が可能で、高精度なフォーカス追従制御の実現が可能である。
【００２２】
更に、階段状出力を回避しているので、よりメモリ長（分割数）を削減可能である。即ち、抑圧したい周期性外乱の周波数範囲（一般にはある周波数以下）に応じて、メモリ長を削減したい要求はあるが、従来法では、階段状出力の不具合のために、ある分割数以下にはできなかった。そのため、不必要に高周波な周波数範囲まで学習対象としている場合があった。不必要に高周波な周波数成分まで学習対象とした場合、非周期性外乱の平均化効果が薄れ、学習結果がノイジーになってフォーカス追従精度が損なわれる場合があった。
【００２３】
又、本発明では、好ましくは、前記学習制御部の前記学習アルゴリズムが、前記サンプルされた信号に所定あるいは可変とされるゲインを乗じ、その演算結果を更新前のメモリセル値に加算することによって更新後のメモリセル値を算出することにより、簡易なアルゴリズムで高精度の学習ができる。
【００２４】
更に、本発明では、好ましくは、前記学習制御部は、前記学習アルゴリズムにより更新対象とするメモリセルよりも所定の時間進み量だけ進んだ時刻に割り当てられた２つのメモリセルの値を読み出し、両メモリセルの値を補間処理して、前記所定の時間進み量だけ進んだ時刻に対応する周期性外乱補償信号を生成することにより、制御対象の位相遅れ等の時間遅れを考慮し、時間的に進んだ学習結果をフィードフォワード出力するため、いわゆる位相進みフィルタ等を使用する必要はない。このように学習結果のフィードフォワード出力について進み補償を行うことにより、進み補償を行っていない場合の応答波形が振動的になってしまうことを防止し、安定した学習結果を得ることができる。
【００２５】
又、本発明の光デイスク装置は、光デイスクに照射する光ビームの光軸方向に対物レンズを移動するレンズアクチュエータと、前記光デイスクの記録面に対する前記対物レンズの合焦点位置からの位置誤差を検出するフォーカス誤差検出部と、前記フォーカス誤差検出部のフォーカス誤差信号から、前記光デイスクの記録面の前記対物レンズの合焦点位置からのずれ量が所定値になるように前記レンズアクチュエータを駆動する制御信号を演算するフィードバック制御部と、前記制御信号に基づき、前記レンズアクチュエータを駆動する駆動部と、周期性外乱に伴う前記デイスク回転１周分の未知の関数を、前記デイスク媒体の回転１周分の時間をＮ分割した各区間の高さで近似推定した近似関数として、学習アルゴリズムによりＮ個のメモリセルを備えたメモリに獲得する学習制御部とを有し、前記学習制御部は、前記学習アルゴリズムに従い、前記媒体回転１周分の時間をＮ分割した時間より短いサンプル周期で、前記フォーカス誤差信号に従う信号をサンプルし、前記サンプルした信号値に応じて、前記サンプル周期に同期して、前記サンプル時刻に対応する２つ前記メモリセルを更新するとともに、前記媒体回転１周分の時間をＮ分割した時間より短い出力周期で、前記出力時刻に対応するセル位置にあるメモリセルの値を読み出し、周期性外乱補償信号を生成し、前記学習制御部は、前記フォーカス誤差信号に従う信号をサンプルし、前記サンプル時刻に対応する２つのメモリセルを更新対象として選択し、前記２つのメモリセルの値を、前記サンプルした信号値に応じて、学習アルゴリズムにより更新して、前記未知の関数を学習することにより、補間処理の精度を高めた学習が可能となる。
【００２６】
更に、本発明では、好ましくは、前記学習制御部の前記学習アルゴリズムは、更新対象となる２つのメモリセルを更新するとき、前記サンプル時刻に応じて２つのメモリセルに対する更新ゲインを変化させ、２つのメモリセルの更新バランスを調整することにより、より補間処理の精度を高めた学習が可能となる。
【００２７】
更に、本発明では、好ましくは、前記学習制御部は、前記フォーカス誤差信号に従う信号をサンプルし、前記サンプル時刻に近い時刻に割り当てられた１つの前記メモリセルの値を学習アルゴリズムにより更新して、前記未知の関数を学習することにより、メモリ長を短くしても、未知の関数に効率良く学習でき、計算量を少なくできる。
【００２８】
【発明の実施の形態】
以下、本発明の実施の形態を光デイスク装置、フィードバック及び学習制御の第１の実施の形態、フィードバック及び学習制御の第２の実施の形態、フィードバック及び学習制御の第３の形態、実施例、他の実施の形態、媒体処理の順で説明する。
【００２９】
［光デイスク装置］
図１は、本発明の一実施の形態の光デイスクドライブの構成図であり、光磁気デイスクドライブを例にしてある。ドライブ機構には、スピンドルモータ４０が設けられている。スピンドルモータ４０の回転軸のハブに対しインレットドア（図示せず）よりＭＯ（光磁気）カートリッジを挿入することで、カートリッジ内部のＭＯ媒体６４がスピンドルモータ４０の回転軸のハブに装着されるローディングが行われる。
【００３０】
ヘッド機構６０は、ポジショナ（キヤリッジ）６８、対物レンズ７０、固定光学系７２とを有し、ローディングされたＭＯカートリッジのＭＯ媒体６４の下側には、ＶＣＭにより媒体のトラックを横切る方向に移動自在なキャリッジ６８が設けられている。
【００３１】
固定光学系７２は、レーザーダイオード光源等の光源を持つ。キャリッジ６８上には、対物レンズ７０、立ち上げミラー７４、フォーカスコイル５２、対物レンズ７０の支持部７３が搭載されている。
【００３２】
ポジショナ６８では、固定光学系７２に設けているレーザーダイオードからのビーム６６を、立ち上げミラー７４を介して対物レンズ７０に入射し、ＭＯ媒体６４の媒体面にビームスポットを結像する。対物レンズ７０は、フォーカスアクチュエータ５２により光軸方向に移動制御される。またＶＣＭによるポジショナ６８のリニア駆動で、媒体６４のトラックを横切る半径方向に光ビームを移動して、トラッキング、シーク制御する。
【００３３】
フォーカス駆動コイル５２に駆動電流を流すことによって、対物レンズ７４と媒体６４間の距離を一定に保つフォーカス制御が行われる。媒体６４からの反射光は、対物レンズ７０、立ち上げミラー７４を介して、固定光学系７２に戻される。
【００３４】
固定光学系７２内では、例えば、ナイフエッジ法などによるフォーカスエラー検出のための光学系（レンズ、プリズム及びフォトデイテクタなど）が構成されている。フォーカスエラー検出部７８は、固定光学系７２のフォトデイテクタからの出力を演算処理して、フォーカスエラー信号ＦＥＳを生成する。
【００３５】
フォーカスエラー信号ＦＥＳは、フィードバック制御系（システム）５０に入力し、フィードバック制御システム５０が、対物レンズ７０の焦点位置と媒体６４の記録面とのずれをゼロ或いは所定値とする制御信号を演算し、駆動部５４に出力し、フォーカス駆動コイル５２をフィードバック駆動する。
【００３６】
図２は本発明の一実施の形態のデイスク装置におけるヘッド機構のフィードバック（フォーカス）制御系のブロック図であり、図３は、その制御系の構成図、図４は、その学習制御部の機能ブロック図である。この実施形態にあっては、フィードバック制御部とフォーカス駆動部との間に学習制御部を設けている。
【００３７】
図２において、ヘッド６０のフォーカス制御系は、フォーカスエラー検出部７８、フィードバック制御部８０、学習制御部８２、加算器８４、フォーカス駆動部５４、フォーカス駆動コイル５２で構成される。
【００３８】
フォーカスエラー検出部７８は、キャリッジ６８に搭載した対物レンズ７０による媒体６４からの光ビームの戻り光から、光デイスク６４の記録面に対する対物レンズ７０の焦点位置の位置ずれ量を表わすフォーカスエラー信号ＦＥＳを作成する。このフォーカスエラー検出部７８の入力には、媒体６４の面振れによる媒体表面の位置変動（外乱）が加算点７６から加わる。
【００３９】
フィードバック制御部８０は、フォーカスエラー信号ＦＥＳを受け、フォーカスエラー信号ＦＥＳが零となる、即ち、光ビームの焦点位置の光デイスクの記録面に対するずれ量をなくすように、フォーカス駆動部５４によりフォーカス駆動コイル７０を移動するフィードバック指令値を計算する。又、必要に応じて、フィードバック制御部８０内で、フォーカスエラー信号ＦＥＳに所定のオフセット値を加えることにより、前記ずれ量を所定の値とすることもできる。
【００４０】
フィードバック制御部８０は、例えばＰＩＤ演算により制御信号ＩＦＢを計算し、この制御信号ＩＦＢは、図１に示したフォーカス駆動コイル５２のフォーカス駆動部５４に対するフィードバック電流指令値となる。
【００４１】
学習制御部８２は、フィードバック制御部８０から出力されたフィードバック電流指令値としての制御信号ＩＦＢを入力し、媒体の回転に伴う周期性の面振れなどの追従誤差を抑圧するための未知の駆動電流関数Ｉｉｄの近似関数である学習制御信号Ｉ＾ｉｄを学習則により獲得し、学習結果として得られた学習制御信号Ｉ＾ｉｄによるフィードフォワード信号ＩＦＦを媒体回転に同期して出力する。
【００４２】
このフィードフォワード信号ＩＦＦは、加算器８４でフィードバック制御部８０からの制御信号ＩＦＢに加算され、駆動信号Ｉとなり、フォーカス駆動部５４によるフォーカス駆動コイル５２の駆動が行われる。即ち、フィードフォワード制御をフィードバック制御系に対し行う。
【００４３】
このフィードバック制御部８０、学習制御部８２、加算部８４は、ファームウェアとして、ＤＳＰ５０等のプロセッサ上にインプリメントされる。図３は、伝達関数の表現で、このフィードバック制御系の構成を示したものである。図３において、ＩＲＥＦは、フォーカス駆動コイル５２の駆動指令値、Ｘ，ＸＲＯ,ｅは、それぞれ対物レンズの焦点位置、追従制御の対象となる合焦点位置、フォーカス追従誤差を示す。
【００４４】
学習制御部８２は、フィードバック制御部８０の出力ＩＦＢを入力とし、周期性外乱補償信号の近似関数ＩＦＦを生成する。ＩＦＦは、フィードフォワード補償信号として、フィードバック制御出力ＩＦＢに重畳される。
【００４５】
図４は、図２の学習制御部８２の機能ブロック図である。図２において、学習制御部８２は、制御部９２、サンプル処理部９４、近似関数演算部９６、リングバッファメモリ９８、及びフィードフォワード出力部（以下「ＦＦ出力部」という）１００を備える。
【００４６】
制御部９２には、クロック信号Ｅ１と，媒体の１回転に同期して得られるインデックス信号Ｅ２が入力している。制御部９２は，学習制御部８２の動作モードとして、（１）学習モード，（２）学習結果出力モードを設定する。
【００４７】
学習制御系８２内での具体的処理は、関数近似の時間分解能を与える周期Ｔとは独立に、それより短い任意の周期Ｔｓ毎に逐次実行される。本実施例では、Ｔｓは、フィードバック制御系のサンプル周期と同一周期で実行されるものとする。尚、本発明の学習制御系８２は、フィードバックループの任意の直進パスに挿入可能であるが、本実施例では、フィードバック制御系８０の直後に挿入する構成についての実施例を示す。
【００４８】
学習モードは、例えば、媒体を挿入した後のロード処理の際に実行され、学習則に従って周期性外乱補償信号の近似関数となる学習制御信号を学習（更新）しながら、逐次最新の学習結果を媒体回転に同期して出力し、フィードバック制御系に対しフィードフォワード出力として加える。
【００４９】
学習結果出力モードでは、学習モードによって予め学習獲得された学習制御信号を媒体回転に同期して出力し、フィードバック制御系に対しフィードフォワード出力として加える。
【００５０】
このため、制御部９２は、学習モードにあっては、サンプル処理部９４、近似関数演算部９６、リングバッファメモリ９８、ＦＦ出力部１００を動作し、学習結果出力モードにあっては、リングバッファメモリ９８とＦＦ出力部１００を動作する。学習モードにおいては、後述する学習則により、近似関数演算部９６の演算結果は、リングバッファメモリ９８の対応するメモリセルで積分され、同時に、ＦＦ出力部１００が同じく対応するリングバッファメモリ９８のメモリセルの演算結果を読み出し、図２の加算器８４により加算してフィードバック制御系に加えるフィードフォワード制御を行う。
【００５１】
本実施例では、フィードバック制御系８０と学習制御系８２のサンプル周期を同一周期Ｔｓとしているので、図５に示すような一連の処理を、Ｔｓ毎に実行することになる。これらの処理は、最近では、すべてディジタル演算によって行われることが一般的であり、例えば固定小数点ＤＳＰ１０上のファームウェアで実現される。
【００５２】
図５に、学習モードにおいて、周期Ｔｓ毎に、学習制御部８２で行われる処理の流れを示す。学習結果出力モードの処理は、図２３で後述する。図５において、フィードバック演算処理は、フィードバック制御系の演算であり、例えば、エラー計算と、ＰＩＤフィルタ処理からなる。
【００５３】
学習処理は、リングメモリ９８の更新処理であり、図４の近似関数演算部９６が、インデックス信号Ｅ２が得られたときの時間ｔ＝０から、次にインデックス信号が得られるまでの１回転の周期ＴＬ中の時間経過について、学習アルゴリズムにより更新するメモリセル番号（セルアドレスｉ）を算出し、リングバッファメモリ９８内の算出されたメモリアドレスに格納されている値を読み出し、サンプル処理部９４の出力値を用いて，前記読み出し値の更新演算を行い、更新結果を再び元のメモリセルに書き込む。
【００５４】
学習結果出力処理は、学習出力対象となるメモリセル番号の選択、学習制御出力値ＩＦＦの演算、出力値の出力を行う。学習モードに従った学習処理が終了すると、学習結果出力モードに移行する。
【００５５】
学習結果出力モードは、図２３で説明するように、前記学習モードにおける学習処理を省略して、リングバッファメモリの更新を行わず、出力のみを行うモードである。学習結果出力モードにあっては、制御部９２はリングバッファメモリ９８とＦＦ出力部１００を動作し、媒体１回転ごとに得られるインデックス信号Ｅ２に同期して、学習モードにおけるサンプリング周期Ｔsと同じ読出周期で，リングバッファメモリ９８の各メモリセルに格納されている学習結果としての学習制御信号を読み出し、ＦＦ出力部１００より出力値を計算し、図４の加算器８４に出力する。
【００５６】
加算器８４は、そのときフィードバック制御部８０より得られている制御信号ＩＦＢに加算し、フォーカス駆動部５４に駆動電流Ｉを流して、フォーカス駆動コイル５２を、媒体の面振れに伴う周期的な摩擦外乱を抑圧するフィードフォワード制御を行う。
【００５７】
ＦＦ出力部１００は、読み出し信号の線形補間を行い、周期Ｔｓ毎の出力値を演算する。このため、滑らかな出力が得られる。又、学習処理の安定性を保証するため、ＦＦ出力部１００でリングバッファメモリ９８に格納したそのときの学習結果をフィードバック制御系に出力する際に、制御対象の位相遅れ等の時間遅れを考慮し、時間的に進んだ学習結果をフィードフォワード出力する。
【００５８】
この時間的に進んだ学習結果のフィードフォワード出力のために、いわゆる位相進みフィルタ等を使用する必要はない。学習制御部８２では、時間ｔに対応してフィードフォワード出力となる電流パターンを管理しているため、制御対象の位相遅れを考慮した進み時間に対応してメモリセルを選択して、そのときの学習結果を出力すればよい。
【００５９】
このように学習結果のフィードフォワード出力について進み補償を行うことにより、進み補償を行っていない場合の応答波形が振動的になってしまうことを防止し、安定した学習結果を得ることができる。
【００６０】
［フィードバック及び学習制御］
次に、フィードバック及び学習制御を説明する。まず、１つのメモリセルを更新対象とする場合について、ＤＳＰ５０の各処理を，図６乃至図９を用いて、説明する。
【００６１】
「１．１つのメモリセルを更新対象とする場合の処理」
Ａ．フィードバック制御系の演算：
ＡＤ変換器（図示せず）により、フォーカスエラー信号（ＦＥＳ）をサンプリングし、例えばＰＩＤ制御系のような従来同様のフィードバック制御演算を行って、フィードバック制御系の出力ＩＦＢを算出する。
【００６２】
Ｂ．学習処理（メモリ更新処理）
▲１▼学習アルゴリズムにより更新する対象メモリセル番号の選択：
デイスク回転に同期した時刻ｔ（０≦ｔ＜ＴＬ,ＴＬはデイスク回転周期）に基づいて、学習アルゴリズムにより更新する対象となるメモリセルを選択する。時刻ｔはデイスク１回転毎に初期化されるタイマによって計時され、該タイマを読み出すことによって得る。
【００６３】
学習結果は、図６のような長さＮのリングバッファ９８に格納される。図６は各メモリセルと時刻ｔとの関係を模式的に示している。図のようにＮ個のメモリセルが、デイスク１周期の時間に、等時間間隔Ｔで割り当てられている。○印は、図５に示した一連のフィードバック制御演算および学習制御演算を行うサンプリング周期Ｔｓを示している。
【００６４】
前記タイマより読み出した時刻ｔに基づき、例えば、下記の演算を行うことによって、更新対象となるメモリセル番号ｉｕ（図６では，ｃ＾ｉの添え字ｉの番号に相当）を選択する。
【００６５】
ｉｕ＝ｆｌｏｏｒ（ｔ／Ｔ）                            （１）
ただし、ｆｌｏｏｒ（ｘ）関数は、引数ｘと等しいかそれより小さい最大の整数値を示す。例えば（  ）内の引数ｘが（０≦ｘ＜１．０）であった場合には、ｆｌｏｏｒ（ｘ）＝０となる。また（  ）内の引数ｘが（１．０≦ｘ＜２．０）であった場合には、ｆｌｏｏｒ（ｘ）＝１となる。時刻ｔは媒体１回転ごとに得られるインデックス信号によりリセットされ、従って０≦ｔ＜ＴL の値をもつ。
【００６６】
従って、図６に示すように、現在時刻ｔにしたがって、時間Ｔ毎のメモリセルが順次選択される。即ち、（１）式によって選択されたメモリセルに格納されている値ｃ＾ｉｕのみが、次の▲２▼の学習則によって更新される。その他のメモリセルに含まれる値は更新されない。
【００６７】
▲２▼対象メモリセルの更新（学習）：
(1)式で選択されたメモリセル番号ｉｕに格納されている値ｃ＾ｉｕを、(2)式のように更新する。
【００６８】
ｃ＾ｉｕ（Ｎ）＝ｃ＾ｉｕ（Ｌ）＋ｋ・Ｔｓ・ＩＦＢ        （２）
ただし、ｃ＾ｉｕ（Ｌ）は，更新する前の値、ｃ＾ｉｕ（Ｎ）は，更新後の値を示し、メモリセル番号ｉｕのメモリセルには、更新後の値ｃ＾ｉｕ（Ｎ）が書き込まれる。また、ｋは学習ゲイン、Ｔｓはサンプル周期である。学習処理は以上である。
【００６９】
Ｃ.学習結果出力処理（メモリ出力処理）：
▲１▼出力対象となるメモリセル番号の選択
図７に示すように、先に述べたように学習結果の出力にあたっては、学習の収束の安定性を確保するために進み時間補償Δｔｌを加味して、（３）式のように出力対象セルのメモリセル番号ｉｏを決定する。
【００７０】
ｉｏ＝ｆｌｏｏｒ（（ｔ＋Δｔｌ）／T)                    （３）
次に、線形補間するため、このメモリセルの隣のメモリセルも選択する。Δｔｌを加算しているため、(3)式のｉｏはＮ−１以上になることがある。その場合には、リングバッファ９８の先頭に戻って該当するメモリセルを選択する。
【００７１】
従って、選択される２つのメモリセル番号ｉｏ１，ｉｏ２は、以下の（４）式で表される。
【００７２】
if  ｉｏ≦Ｎ−２  then  ｉｏ１＝ｉｏ，ｉｏ２＝ｉｏ＋１
if  ｉｏ＝Ｎ−１  then  ｉｏ１＝N−１，ｉｏ２＝０
if  ｉｏ≧Ｎ  then  ｉｏ１＝ｉｏ−Ｎ，ｉｏ２＝ｉｏ１＋１  （４）
次に説明する線形補間することで、階段状の出力が回避され、特にメモリ長を少なくした時に効果がある。学習結果の出力において、連続する二つのメモリセルを線形補間することによって、従来法での階段状の出力による不連続出力による不具合を回避できる。
【００７３】
図７は、図６と同一の制御サンプル時刻における出力対象セルの選択を示す模式図である。図６では式（１）に従って学習対象としてｃ＾ｎが選択されているが、図７では進み時間補償Δｔｌを加味しているため、次のセルｃ＾ｎ＋１が選択されている。ただし、Δｔｌ＜Ｔに設計された場合（例えば分割数Ｎを減らした場合には、Ｔはそれに反比例して大きくなる）には、制御サンプルのタイミングによって、学習対象となるセルと出力対象となるセルが同一になる場合もある。
【００７４】
この第１の実施の形態において、Δｔｌを設計する時に、Ｔ／２を差し引いておくことにより、更新対象のメモリセルと出力時のメモリセルとがずれることを防止でき、学習収束の安定を達成できる。即ち、更新メモリセルの選択タイミングと出力メモリセルの選択タイミングの間の時間関係を矛盾なく、更に学習制御対象となるフィードバック制御系の閉ループ特性も考慮した適切な調整が可能となり、学習収束の安定化を実現できる。
【００７５】
▲２▼学習制御系出力値ＩＦＦの算出：
時間Ｔ間隔で定義されるふたつのメモリセル値を線形補間する場合、（ΔT, IFF）＝（0, ｃ＾ｉｏ１）と（ΔT, IFF）＝（T, ｃ＾ｉｏ２）を通る直線の式に従って出力すればよい。つまり、次式（５）のような計算で達成される。
【００７６】
ＩＦＦ（ΔＴ）＝ｃ＾ｉｏ１＋（ｃ＾ｉｏ２−ｃ＾ｉｏ１）ΔＴ／Ｔ  （５）
但し、ΔＴは、（３）式のｉ０を使用し、
ΔＴ＝（ｔ＋Δｔｌ）−ｉ０×Ｔ
である。
【００７７】
Ｄ．学習制御系出力値とフィードバック制御出力の加算：
Ｃの▲２▼で求めたＩＦＦとＡで計算されたＩＦＢを加算合成して、（６）式のようにフォーカス駆動信号Ｉを得る。
【００７８】
I＝ＩＦＦ＋ＩＦＢ                                    （６）
図８は、媒体１回転の駆動電流関数の説明図である。図８のように媒体１回転の周期ＴＬをＮ分割し、その分割の境界点にＮ個のメモリセルを割り当て、それぞれのメモリセルの値をその時点での近似値とし、それらの間を直線補間して（すなわち折れ線近似）、近似関数を生成する。
【００７９】
ここで、Ｎ分割した各区間の時間幅Ｔは、Ｔ＝ＴＬ／Ｎとなる。別の言い方をすると、メモリセルに保存される値は、折れ線近似の各頂点の高さを表す。図８の電流パターンをＮ点で折れ線近似したそれぞれの頂点の高さは、Ｃ＾i（ただし、ｉ=0,1,…(N-1) ）である。
【００８０】
これらの折れ線近似のそれぞれの頂点の高さＣ＾iは、（１）、（２）式によって、各頂点（メモリセル）に対応する時間区間内のフィードバック制御信号ＩＦＢを、該当する頂点高さに積算していくことにより、学習が進行される。
【００８１】
（１）式に示すように、ｔの値に応じて、ｉを決定し、つまり学習対象とする頂点の高さＣ＾ｉを選択し、その時の制御信号の値ＩＦＢ（ｔ）を入力とした積分演算を行う。この（２）式に従った学習則によれば、学習則の入力であるＩＦＢが略ゼロになるまで、各頂点の高さＣ＾ｉが積分されていくので、学習収束後は、各頂点の高さＣ＾０〜Ｃ＾（Ｎ−１）を直線補間して折れ点近似した近似関数Ｉ＾repeatは、未知の駆動電流関数Ｉrepeatを近似した関数になる。
【００８２】
そして、このような学習処理中において、同時に最新の学習結果Ｉ＾repeatが逐次、学習制御系から出力され、フォーカス駆動コイル５２を駆動するフォーカス駆動部５４の駆動電流Ｉに直接入れこまれるため、フィードバック制御系からみると周期性外乱が消滅したように見える。
【００８３】
このような学習による周期性外乱補償方法は、学習結果を得るための学習ゲインがローゲインであっても、最終的に得られる学習制御信号は、Ｎ分割した各区間の時間幅Ｔで制限される範囲内で周波数帯域の高い信号、厳密には周期性をもつ繰り返し外乱に対する周波数帯域の高い補償信号を含ませることができる。
【００８４】
例えば、媒体回転数を４５００ｒｐｍとすると、回転周波数は７５Ｈｚであり、１回転の周期ＴＬは、１３．３ｍｓｅｃであり、１周期ＴＬを、例えば、Ｎ＝１２８分割したとする。この場合、短冊１個当たりの時間幅Ｔは，Ｔ＝ＴL ／Ｎ＝１０４．２μｓｅｃとなる。
【００８５】
したがって、学習制御部８２に対するフィードバック制御部８０からの制御信号ＩＦＢのサンプリング周波数を５５ｋＨｚ、即ちサンプリング周期Ｔｓ＝１８．１８μsecとすると、Ｎ分割した各区間の時間幅Ｔの中で約５回、制御信号ＩＦＢのサンプリングが行われることになる。即ち、媒体１回転あたり、各頂点の高さ（各メモリセルの値）は約５回ずつ、（２）式の学習演算を行うことになる。
【００８６】
図９は、この学習方法をより具体的に説明する説明図である。図９では、区間[０≦ｔ<Ｔ]について説明しているが、簡単のため、制御系のサンプル周期Ｔｓは、Ｔの1/4としている。
【００８７】
図９（ａ）はｔ=0の状態を示しており、学習を未だまったく行っていなく、ｃ＾０，ｃ＾１がともに０の場合を示す。そして、区間[０≦ｔ<Ｔ]の間、つまり図９（ａ）〜(ｄ)の間、ｃ＾１は更新せず、ｃ＾０のみを更新することになる。また、それぞれのサンプル点では、その時刻におけるエラー値ｅ０，ｅ１，ｅ２，ｅ３，ｅ４がそれぞれ学習の積分演算の入力となる。例えば、図９（ｄ）に示すｔ＝３Ｔｓの場合、エラーｅ３を入力として、ｃ＾０の値を積分演算し、黒丸を白丸に更新する。
【００８８】
このような学習結果を線形補間することで、階段状の出力が回避され、特にメモリ長を少なくした時に効果がある。学習結果の出力において、連続する二つのメモリセルを線形補間することによって、階段状の出力による不連続出力による不具合を回避できる。
【００８９】
さて、図９の説明では、学習制御系を追加するフィードバック制御系の位相遅れなどを無視できる理想的な状態で説明した。本発明の基本原理は、図９で示すように、学習誤差信号を周期信号の周期に同期して積分演算を行いながら、未知の周期信号の信号波形を写し取る、周期信号パターンの学習機構である。前述のように、各頂点の高さＣ＾ｉを学習誤差信号の積分演算により更新していき、最終的に学習誤差が略ゼロとなるような近似信号を得るものである。
【００９０】
この図では、学習制御系の出力がまったく遅れなく、学習誤差信号に反映される理想的な場合を示している。しかし、これをデイスク装置のフォーカス追従制御系などに適用した図３のような場合、学習誤差信号は、ＩＦＢになる。このように、デイスク装置などの実際のフィードバック制御系に本発明の学習制御系を適用した場合には、学習結果出力であるＩＦＦがＩＦＢに反映されるまでのパスに、「フィードバック制御系のＩＦＦからＩＦＢまでの閉ループ特性」が存在するため、学習結果出力が即座に学習誤差信号に反映されるようにはならない。
【００９１】
この遅れが、学習結果を振動的になってトラック追従制御精度を悪化させる原因になったり、遅れが大きい場合には、学習が不安定になる場合がある。従ってこの遅れを考慮し、この遅れを補償する機能を学習制御系に持たせることによって、遅れのない状態に近い状態にする。
【００９２】
すなわち、ＦＦ出力部１００で、リングバッファメモリ９８に格納したそのときの学習結果をフィードバック制御系に出力する際に、制御対象の位相遅れ等の時間遅れを考慮し、時間的に進んだ学習結果をフィードフォワード出力する。
【００９３】
この時間的に進んだ学習結果のフィードフォワード出力のために、いわゆる位相進みフィルタ等を使用する必要はなく、学習制御部８２では、時間ｔに対応してフィードフォワード出力となる電流パターンを管理しているため、制御対象の位相遅れを考慮した進み時間に対応してメモリセルを選択して、そのときの学習結果を出力する。
【００９４】
このように学習結果のフィードフォワード出力について進み補償を行うことにより、進み補償を行っていない場合の応答波形が振動的になってしまうことを防止し、安定した学習結果を得ることができる。
【００９５】
［フィードバック及び学習制御の第２の実施の形態］
図１０は、本発明の第２の実施の形態の学習アルゴリズムの説明図、図１１は、その近似関数の説明図、図１２は、学習動作の説明図である。この実施の形態は、図６で説明した更新対象メモリセルの選択方法を改良し、線形補間出力を考慮した学習アルゴリズムに変更することで、効率的学習（効率的メモリ更新）を可能とし、学習時間の短縮を図るものである。特に、学習ゲインを高く設定して高速な学習を狙った時に効果が大きくなる。また、収束後の波形の収束誤差を小さくできる。
【００９６】
前述の第１の実施の形態では、図９から明らかなように、ｔ=３Tｓの場合、ｃ＾１が割り当てられているｔ=T(=4Ts)のほうにより時間的に近いため、ｃ＾０の値を更新するより、ｃ＾１の値を更新したほうが効率的に目標となる近似直線（未知）に接近できるはずである。
【００９７】
図１２は、図９と同様、区間[０≦ｔ<Ｔ]について、簡単のため、制御系のサンプル周期ＴｓはＴの1/4としている。図１２（ａ）はｔ=0の状態を示しており、学習を未だまったく行っていなく、ｃ＾ｏ，ｃ＾１がともに０の場合を示す。
【００９８】
そして、区間[０≦ｔ< Ｔｓ]の間、つまり図１２（ａ）〜(ｂ)の間、ｃ＾１は更新せず、ｃ＾０のみを更新することになる。区間[２Ｔｓ≦ｔ≦ ４Ｔｓ]の間、つまり図１２（ｃ）〜(ｅ)の間、ｃ＾０は更新せず、ｃ＾１のみを更新することになる。また、それぞれのサンプル点では、その時刻におけるエラー値ｅ０，ｅ１，ｅ２，ｅ３，ｅ４がそれぞれ学習の積分演算の入力となる。例えば、図１２（ｄ）に示すｔ＝３Ｔｓの場合、エラーｅ３を入力として、ｃ＾１の値を積分演算し、黒丸を白丸に更新する。
【００９９】
即ち、より時間的に近い方のメモリセルを更新するように、メモリセルの選択方式を改善したのが、この第２の方法である。第２の方法の更新対象メモリセル選択方法によれば、現在時刻からより近い方のメモリセル１個を更新対象として選べる。
【０１００】
図１２では、(ａ),(ｂ)に示すサンプル点では、ｃ＾０がより時間的に近いと判断され、更新対象とされ、(ｃ),(ｄ),(ｅ)ではｃ＾１が更新対象とされる。このようにより近い時刻に割り当てられたメモリセルを更新対象とすることによって、図１２、図９を見比べても明らかなように、より効率的に収束することが可能となる。
【０１０１】
このため、図１０（Ａ）に示すように、更新対象セル番号ｉｕを（１）式から、下記（８）式に変更する。
【０１０２】
ｉ＝ｆｌｏｏｒ［（ｔ＋Ｔ／２）／Ｔ］
if  ｉ≦Ｎ−１  ｔｈｅｎ  ｉｕ＝ｉ
if  ｉ＝Ｎ    ｔｈｅｎ  ｉｕ＝０                      （８）
この（８）式では、ｆｌｏｏｒ（ｘ）関数（引数ｘの値と等しいか、それより小さい整数に丸める）を使用した表現になっているため、時刻ｔにＴ／２を足した表現になっているが、結局、先に述べたように、時刻ｔに一番近くに割り当てられているメモリセルを選択する処理である。従って、（８）式は、下記（８−１）式と等価であり、図１０（Ａ）は、図１０（Ｂ）によっても表現できる。
【０１０３】
ｉ＝ｒｏｕｎｄ（ｔ／Ｔ）
ｉｆ  ｉ≦Ｎ−１  ｔｈｅｎ  ｉｕ＝ｉ
ｉｆ  ｉ＝Ｎ      ｔｈｅｎ  ｉｕ＝０              （８−１）
但し、ｒｏｕｎｄ（ｘ）関数は、引数ｘに最も近い整数に丸める（所謂、四捨五入する）関数である。
【０１０４】
本発明の線形補間を用いる学習制御系では、図８により説明したように、メモリセルに保存する値は、Ｎ分割された時間領域の境界に位置する各折れ点の高さを示す。図７及び式（３）、（４）、（５）で説明した出力処理における線形補間処理は、この折れ点での値を補間する処理になっている。
【０１０５】
第１の実施の形態におけるメモリ更新方法においては、更新対象とするメモリセルの選択のタイミングは、図６で説明したようになっており、図７に示す出力時のメモリセルと時間スケールとの関係と比較すると、Ｔ／２だけずれた関係になってしまう。このような時間の矛盾が、学習を不安定にさせてしまうことがある。
【０１０６】
一方、第２の実施の形態のメモリ更新方法として示した式（８）或いは式（８−１）の方式では、図１０（Ｂ）に示すようなメモリ更新のタイミングとなる。従って、図７に示される出力時のメモリセルと時間スケールとの対応関係と一致した関係となる。第２の実施の形態では、このように時間スケールとの対応関係の矛盾を解消した上で、図７に示すように、フィードバック制御系の閉ループ特性による位相遅れを補償する時間進み補償Δｔｌを施すので、第１の実施の形態に比べ、より安定に学習を収束することができる。
【０１０７】
尚、前述したように、第１の実施の形態においても、Δｔｌを設計する時に、Ｔ／２を差し引いておくことにより、同様に、更新対象のメモリセルと出力時のメモリセルとがずれることを防止でき、学習収束の安定を達成できる。即ち、更新メモリセルの選択タイミングと出力メモリセルの選択タイミングの間の時間関係を矛盾なく、更に学習制御対象となるフィードバック制御系の閉ループ特性も考慮した適切な調整が可能となり、学習収束の安定化を実現できる。
【０１０８】
［フィードバック及び学習制御の第３の実施の形態］
次に、２つのメモリセルを同時に更新する場合について、ＤＳＰ１０の各処理について，図１３乃至図１８を用いて、説明する。
【０１０９】
「２．２つのメモリセルを同時に更新する場合の処理」
次に、２つのメモリセルを同時に更新する第３の実施形態について、説明する。本発明では図８に示したように、メモリセルに保存した各頂点の高さを折れ線近似する方法をとっているが、第３の実施形態では、線形補間による近似の性質を、より正確に考慮して、学習収束の高速化、高精度化をはかっている。以下、第３の実施形態におけるＤＳＰ５０の各処理について、説明する。
【０１１０】
Ａ．フィードバック制御系の演算：
前述のメモリセルの更新の場合と同様、ＡＤ変換器（図示せず）により、フォーカスエラー信号（ＦＥＳ）をサンプリングし、例えばＰＩＤ制御系のような従来同様のフィードバック制御演算を行って、フィードバック制御系の出力ＩＦＢを算出する。
【０１１１】
Ｂ．学習処理（メモリ更新処理）：
▲１▼学習アルゴリズムにより更新する対象メモリセル番号の選択：
デイスク回転に同期した時刻ｔ（０≦ｔ＜ＴＬ,ＴＬはデイスク回転周期）に基づいて、学習アルゴリズムにより更新する対象となるメモリセルを選択する。時刻ｔはデイスク１回転毎に初期化されるタイマによって計時され、該タイマを読み出すことによって得る。
【０１１２】
学習結果は、前述の場合（図６）と同様、図１３のような長さＮのリングバッファ９８に格納される。また○印は図６と同様、図５に示した一連のフィードバック制御演算および学習制御演算を行うサンプリング周期Ｔｓを示している。
【０１１３】
ただし、各メモリセルと時刻ｔとの対応関係は、図６の場合とは異なる。図１１に示したように、隣り合う２つのメモリセルの値C^n、C^(n+1)で表わされる頂点A、Bおよびその直線補間である直線ABを示す図において、頂点A（nT, C^n）, 頂点B（ (n+1)T, C^(n+1) ）を通る直線の式は、
IFF(t) = C^n + [ ( C^(n+1) - C^n ) / T ] ×ΔT           （９）
ただし、ΔT ＝ t - nTとなる。
【０１１４】
式（９）を変形すると、
IFF(t) =  C^n × （ １ − ΔT／T ） ＋ C^(n+1) × ΔT／T
=   IFF(n) + IFF(n+1)                        （１０）
である。ここで、（１０）式の右辺第一項、第二項は、それぞれ図１２の直線AD、直線BCを示す式になっている。すなわち、頂点A、Bを直線補間した近似直線は、式（１０）より明らかなように、直線AD,直線BCを加算合成したものである。
【０１１５】
以上は、区間 nT <= t < (n+1)Tでの直線近似の説明であるが、他の区間でもまったく同じことになる。したがって、図８のような折れ線近似関数は、結局、図１８に示すように、高さC^iで底辺が２Tの、N個の二等辺三角形関数を、間隔Tで配置し、それらの総和をとった関数と等価になる。すなわち、
【０１１６】
【数１】
0004160284.tif 000002
【０１１７】
である。ただしΛi(t) は以下のように定義される高さ１の三角形関数である。まず、図１４（Ａ）に示すような基本三角形関数 Λ(t)を次のように定義する。
【０１１８】
【数２】
0004160284.tif 000003
【０１１９】
Λi(t)は次式で示すように、基本三角形関数 Λ(t)を時間方向にＴ間隔で移動したものである。
【０１２０】
【数３】
0004160284.tif 000004
【０１２１】
ここで，ＴはＮ個の三角形関数を配置する時間間隔であるので、T = TL / N である。ただし、Λ0(t)はリングバッファの境界に位置するので、例外的に、以下のように定義される。
【０１２２】
【数４】
0004160284.tif 000005
【０１２３】
この高さ１で底辺が２Ｔの三角形関数であるΛ0(t)〜ΛN-1(t)は、それぞれに対応するメモリセルに記憶される頂点の高さC^0〜C^(N-1)が、（１１）式で表わされる直線近似関数I＾repeat(t)に対して、どの程度関与するかを表わす重みを与えている。すなわち（１２）、（１４）式および図１１、図１４（Ａ），（Ｂ）より明らかなように、それぞれのメモリセルの値は、そのメモリセルが割り当てられている頂点位置では、１倍すなわち１００％の影響を与え、頂点位置からの時間距離が±Tを超える範囲では影響を与えない。また、±Ｔの範囲においては頂点位置から遠ざかるにつれて、線形に重みが減衰する特徴がある。
【０１２４】
第３の実施形態においては、後述するように、線形補間のこの特徴を考慮した学習ゲインを設定し、折れ線近似型の学習における収束の高速化、高精度化を図る。
【０１２５】
そして、図１３に示すように、現在時刻tが含まれる時間範囲の両端の境界点に割り当てられた２つのメモリセルが、学習アルゴリズムによる更新対象メモリセルとして選択される。
【０１２６】
更新対象となるメモリセル番号の決定にあっては、前記タイマより読み出した時刻ｔに基づき、例えば、下記（１５）式の演算を行うことによって、更新対象となる２つのメモリセルに対応するメモリセル番号（ｉｕ１，ｉｕ２）を決定する。
【０１２７】
ｉｕ１＝ｆｌｏｏｒ（ｔ／Ｔ）
ｉｕ２＝ｉｕ１＋１    ｉｆ  ｉｕ１＜Ｎ−１
ｉｕ２＝０        ｉｆ  ｉｕ１＝Ｎ−１                  （１５）
ただし，ｆｌｏｏｒ(ｘ)関数は、引数ｘと等しいかそれより小さい最大の整数値を返す。この式（１５）に従って、図１３に示すように、現在時刻tにしたがって、隣り合う２つのメモリセルが順次選択される。ただし、ｉｕ１がN-1となった場合には、（１５）式のようにｉｕ２は０（リングバッファの先頭）となる。
【０１２８】
この場合、（１５）式によって選択された２つのメモリセルに格納されている値ｃ＾ｉｕ１，ｃ＾ｉｕ２のみが、次の▲２▼で学習則によって更新される。その他のメモリセルに含まれる値は更新されない。
【０１２９】
▲２▼対象メモリセルの更新（学習）：
▲１▼の(１５)式で選択された２つの値ｃ＾ｉｕ１，ｃ＾ｕｉ２を、下記(１６)式のように同時に更新する。
【０１３０】
ｃ＾ｉｕ１（Ｎ）＝ｃ＾ｉｕ１（Ｌ）＋ｋ・Ｔｓ・（１−λ）ＩＦＢ
ｃ＾ｉｕ２（Ｎ）＝ｃ＾ｉｕ２（Ｌ）＋ｋ・Ｔｓ・λ・ＩＦＢ      （１６）
ただし、λは、同時に更新する２つの値の更新比率を与える重み係数であり、０≦λ＜１である。また、ｋは学習ゲイン、Tsはサンプル周期である。
【０１３１】
λは現在時刻ｔを使用して、以下（１７）式のように決定される。
【０１３２】
λ＝ΔＴ／Ｔ＝（ｔ−ｉｕ１・Ｔ）／Ｔ                 （１７）
この関係を図示すると、図１５のようになる。図１５では、ｉｕ１=ｎ、ｉｕ２＝ｎ＋１となった場合を示している。λは該当時間区間ｎＴ≦ｔ＜（ｎ＋１）Ｔにおいて、現在時刻ｔと、両端の境界時刻との距離がどのような比率になっているかを与える重み係数である。（１６）式による更新後の値ｃ＾ｉｕ１，ｃ＾ｉｕ２をリングバッファ９８に書き戻す。
【０１３３】
Ｃ.学習結果出力処理（メモリ出力処理）：
▲１▼出力対象となるメモリセル番号の選択：
先に述べたように学習結果の出力にあたっては、学習の収束の安定性を確保するために進み時間補償Δｔｌを加味して、前述の（３）式のように出力対象セルのメモリセル番号ｉｏを決定する。
【０１３４】
ｉｏ＝ｆｌｏｏｒ（（ｔ＋Δｔｌ）／T)                （３）
次に、線形補間するため、このメモリセルの隣のメモリセルも選択する。Δｔｌを加算しているため、(3)式のｉｏはＮ−１以上になることがある。その場合には、リングバッファ９８の先頭に戻って該当するメモリセルを選択する。
【０１３５】
従って、選択される２つのメモリセル番号ｉｏ１，ｉｏ２は、前述の（４）式で表される。
【０１３６】
if  ｉｏ≦Ｎ−２  then  ｉｏ１＝ｉｏ，ｉｏ２＝ｉｏ＋１
if  ｉｏ＝Ｎ−１  then  ｉｏ１＝N−１，ｉｏ２＝０
if  ｉｏ≧Ｎ  then  ｉｏ１＝ｉｏ−Ｎ，ｉｏ２＝ｉｏ１＋１  （４）
線形補間することで階段状の出力が回避され、特にメモリ長を少なくした時に効果がある。学習結果の出力において、連続する二つのメモリセルを線形補間することによって、従来法での階段状の出力による不連続出力による不具合を回避できる。
【０１３７】
出力対象メモリセルの選択にあたっては、進み時間補償Δｔｌを加味しているため、前述の「Ｂ．学習処理」プロセスで選択される更新対象メモリセルと、ここで選択される出力対象メモリセルと異なる場合がある。図７は、図１３と同じ制御サンプルにおける出力対象メモリセルの選択方法を示している。図１３では、更新メモリセルの組として、ｃ＾ｎ、ｃ＾ｎ＋１が選択されるが、図７では、進み時間補償Δｔｌを加味しているため、次のセルの組ｃ＾ｎ＋１、ｃ＾ｎ＋２が選択される例を示している。
【０１３８】
Δｔｌ＞＝Ｔの場合には、更新されるメモリセルの組と、出力用のメモリセルの組は常時異なる。一方、Δｔｌ＜Ｔに設計された場合には、制御サンプルのタイミングによって、学習対象となるセルの組と出力対象となるセルの組が同一になる場合もある。
【０１３９】
Ｔ＝ＴL/Nであり、デイスクの回転周期TLと未知関数を表現する時間分解能を与えるメモリ数Nに依存して決められるが、一方、Δｔｌは対象となる制御系の位相遅れの補償のために導入されるものであるため、この大小関係は適用される対象によって一般に異なる。
【０１４０】
▲２▼学習制御系出力値ＩＦＦの算出：
三角形関数を基本関数として近似関数を表現する場合、▲１▼で選択されたメモリセルの値を使用して、下記（１８）式の演算を行い、出力ＩＦＦを計算する。
【０１４１】
ＩＦＦ＝ｃ＾ｉｏ１・（１−λｏ）＋ｃ＾ｉｏ２・λｏ    （１８）
ただし、λｏは、下記（１９）式で求める。
【０１４２】
λｏ＝ΔＴ／Ｔ
＝［（ｔ＋Δｔｌ）−floor［（ｔ＋Δｔｌ）／T]・Ｔ］／Ｔ  （１９）
ここで、ｔは現在時刻、Δｔｌは、進み時間補償値である。
【０１４３】
図１６は、図１５と同一のサンプル時刻における出力演算処理を説明しているものである。出力処理においては、進み時間補償値Δｔｌを加味した時刻（t+Δtｌ）を使用して、出力対象とするメモリセルの選択、および出力演算処理を行う。図１５の学習処理では、現在時刻ｔに基づくため、区間ｎT≦ｔ＜（ｎ＋１）Ｔが更新対象となり、次のセルの組ｃｎ，ｃ＾ｎ＋１が更新対象セルとなったが、図１７の出力演算処理の例では、次のセルの組ｃ＾ｎ＋１、ｃ＾ｎ＋２が出力演算処理の対象となる。
【０１４４】
図中に示している三角形関数Λi(t)（これらは高さ１であることに注意）は、それぞれの時間区間でそれぞれのメモリセルの値を補間するための重みを与えていると考えられる。(１９)式の演算は、時刻（t+Δtｌ）におけるその重みの一つλO（＜１）を求める演算であり、(１８)式によって、両メモリセルを線形補間した値を算出する。
【０１４５】
Ｄ．学習制御系出力値とフィードバック制御値の加算：
前述と同様、Ｃの▲２▼で求めたＩＦＦとＡで計算されたＩＦＢを加算合成して、前述の（６）式のようにフォーカス駆動信号Ｉを得る。
【０１４６】
I＝ＩＦＦ＋ＩＦＢ                                    （６）
図１７は、２つのメモリセルを更新する学習動作の説明図である。第２の実施形態（図１０乃至図１２）では、単により近い方のメモリセル値を更新対象に選んでいたにすぎないが、２つのメモリセルを更新したこの実施の形態では、両側のメモリセルの値の更新ゲインを、現在時刻との時間的距離に応じて連続的に変化させるものである。
【０１４７】
つまり、現在時刻での補間値出力における両側のメモリセル値の関与の度合いを考慮して、両側のメモリ値の更新ゲインを変更する。前述したように、線形補間式（１８）に示すように、λｏ（＝ΔＴ／Ｔ）が関与の度合いを示す係数となる。
【０１４８】
学習式（１６）は、このλを考慮して、両側のメモリセルを更新することを示している。図１７の例で説明する。図１７（ａ）では、ΔT＝０なので、λ＝０、すなわち、
ｃ＾０（Ｎ）＝ｃ＾０（Ｌ）＋ｋ・Ｔｓ・１・ｅ０
ｃ＾１（Ｎ）＝ｃ＾１（Ｌ）＋ｋ・Ｔｓ・０・ｅ０
となり、図１７（ａ）のようにｃ＾０だけが更新される。ｃ＾１は明らかに関与しないため、更新されない。
【０１４９】
図１７（ｂ）では、 ΔT＝Ts＝T/4なので、λ=1/4 すなわち、
ｃ＾０（Ｎ）＝ｃ＾０（Ｌ）＋ｋ・Ｔｓ・３／４・ｅ１
ｃ＾１（Ｎ）＝ｃ＾１（Ｌ）＋ｋ・Ｔｓ・１／４・ｅ１
となる。すなわち、エラーの3/4に比例する値がｃ＾０に振り分けられて積算され、残りの１／４に比例する値が、ｃ＾１に振り分けられる。近さの度合いに合せて、積算量を調整している。
【０１５０】
図１７（ｃ）では、 ΔT＝2Ts＝T/2なので、λ=1/2 すなわち、
ｃ＾０（Ｎ）＝ｃ＾０（Ｌ）＋ｋ・Ｔｓ・１／２・ｅ２
ｃ＾１（Ｎ）＝ｃ＾１（Ｌ）＋ｋ・Ｔｓ・１／２・ｅ２
となる。すなわち、エラーの１／２に比例する値がｃ＾０，ｃ＾１に均等に振り分けられる。このように、メモリセル両者の丁度中央の時刻であるので、均等に両者を積算するのは理にかなっている。
【０１５１】
図１７（ｄ）では、 ΔT＝３Ts＝３T/４なので、λ=３/４，すなわち、
ｃ＾０（Ｎ）＝ｃ＾０（Ｌ）＋ｋ・Ｔｓ・１／４・ｅ３
ｃ＾１（Ｎ）＝ｃ＾１（Ｌ）＋ｋ・Ｔｓ・３／４・ｅ３
となる。
【０１５２】
すなわち、エラーの1/4に比例する値がｃ＾０に振り分けられ、残りの３／４に比例する値が、ｃ＾１に振り分けられる。
【０１５３】
以上のように、この実施の形態では、メモリ更新している現在時刻に応じて、線形補間の特性を考慮して、積算量を振り分けているので、より効率的に目標とする未知関数の特性に収束できる。
【０１５４】
［実施例］
図１９は、第１乃至第３の実施の形態を比較するための説明図である。ここで、第１の実施の形態は、出力補間処理を行わない場合も含み、これを第１の実施の形態の変形と称す。第１乃至第３の実施形態では、第１の実施の形態の変形に比し、出力補間処理と進み補償を行うため、フィードフォワード出力が滑らかとなり、且つフィードバック制御系の遅れを補償しているため、メモリ長が短くても、高精度の学習が可能である。
【０１５５】
又、学習処理を比較すると、線形補間の特性を考慮していない第１の実施の形態では、学習ゲインを適切に選べば、最終的には収束可能であるが、その収束過程においては無駄なプロセスを踏み、その結果、収束過程においては、学習出力があばれて不都合を生じたり、また、収束に至るまでの時間が長くかかったりするおそれがある。
【０１５６】
これに対し、第３の実施の形態では、そのような学習出力の不必要なあばれなどを回避して、すみやかに収束する学習制御系の構築が可能である。また、第２の実施の形態は、その中間に位置し、第３の実施の形態よりはすくない計算量で、比較的効率的な収束が得られる。実用的には、第２の実施の形態も有効性の高い方法といえる。
【０１５７】
図２０乃至図２２は、シュミレーション結果を示す図である。図２０は、フィードバック制御系のみで制御した場合のフォーカス追従誤差を示す比較例である。この場合、面振れの１次周波数成分、２次周波数成分を合成して与えている。図２１は、同一条件で、出力補間を伴わない学習制御系を付加した場合の比較例であり、図２２は、第３の実施の形態の学習制御系を付加した実施例である。図２１、図２２とも、いずれも、１周を３２分割し、時刻０より学習を開始しており、上段は、フォーカス追従誤差ＦＥＳ，下段は、学習結果（フィードフォワード信号）ＩＦＦを示す。
【０１５８】
学習ゲインは、両者とも同一としてあるため、学習の進行のトレンドは、ほぼ同様であるが、図２１は、学習結果が階段状となっているため、学習がほぼ収束しても、フォーカス追従誤差ＦＥＳが振動し、ある程度以上の精度は得られない。一方、図２２の実施例では、学習結果は滑らかであり、学習がほぼ収束すると、フォーカス追従誤差ＦＥＳの振動は現れない。
【０１５９】
このように学習結果のフィードフォワード出力について、補間処理と進み補償を行うことにより、応答波形が振動的になってしまうことを防止し、安定した学習結果を得ることができる。
【０１６０】
［他の実施の形態］
図２３は、本発明の他のフィードバック制御処理の説明図である。図５の例では、学習処理（Ｂ）をしながら、フィードフォワード出力処理（Ｃ）を同時に行う場合を示したが、図２３では、例えば、デイスクがドライブに新しく挿入された直後などにあらかじめ、学習処理を行って、リングバッファメモリ９８に学習結果を保存しておき、その後のリード・ライト処理中は、リングバッファ９８の固定値のフィードフォワード処理を行う。即ち、図５に示した学習処理Ｂを省略した図２３のような処理を行う。各処理の中身は、前述の処理と同一処理である。
【０１６１】
本発明では、図５に示す処理をし続けても良いし、特定の時間だけ、図５の処理を行って、その後は、リングバッファ中の値を固定値として使用して、図２３のような処理に移行してもよい。
【０１６２】
ＭＯドライブなど、ランダムアクセスが頻繁な装置では、トラック追従制御の間に煩雑にシーク制御が入る。また、スチル状態の時には、トラックジャンプ（キックバック）なども入る。このような実際の装置においては、後者のような運用方法が実現容易である。
【０１６３】
一方、ＣＤやＤＶＤなどのように、比較的大きなファイルを連続して読み出す用途などでは、図５の処理をし続ける方法も実現しやすい。
【０１６４】
また、リングバッファメモリ９８の初期状態についても、いくつかのバリエーションが考えられる。デイスク挿入直後など、始めて学習する場合には、リングバッファメモリ９８の初期値はオールゼロで学習開始するのが基本的と考えられるが、その後は、既に学習された値を格納した状態を初期状態として、学習を開始することによって、学習収束時間の短縮が図れる。
【０１６５】
また、図２のように、学習制御部８２をフィードバック制御部８０とフォーカス駆動部５４との間に設けた場合には、フィードバック制御部８０から出力されるキャリッジ駆動部５４に対するフィードバック電流そのものを学習対象としているため、フィードバック電流と同じ次元を持つ補償信号の学習結果が得られる。このため、ノイズの少ない波形が学習でき、また学習結果がフィードバック電流そのものであることから、シーク制御、オントラック制御、キックバック制御等の際に、直接フィードバック制御系にフィードフォワード電流として出力して利用できる利点がある。
【０１６６】
図２４は、本発明の記憶装置のヘッドのフォーカス制御系の第２の実施形態のブロック図である。この第２実施形態にあっては、学習制御部１０４をフォーカスエラー検出部７８とフィードバック制御部８０との間に設けている。
【０１６７】
フォーカスエラー検出部７８からのフォーカスエラー信号ＦＥＳを学習制御部１０４に入力して学習処理し、学習結果として得られた学習フォーカスエラー信号ＦＥＳ＾repeatを，加算点１０６でフォーカスエラー検出部７８からのフォーカスエラー信号ＦＥＳに加え、フィードバック信号ＦＥＳＦＢとしてフィードバック制御部８０に入力している。
【０１６８】
この学習制御部１０４は、フォーカスエラー信号ＦＥＳを入力して学習し、学習制御信号として学習フォーカスエラー信号ＦＥＳ＾repeatを出力する以外の基本的な構成は、図４の第１実施形態と同じである。
【０１６９】
この図２４の学習制御部１０４による学習アルゴリズムは、図４に示した第１実施形態における周期性のフィードバック電流の代わりに、フォーカスエラー信号ＦＥＳを対象に１周期ごとの時間関数を定義し、同様にＮ分割した各矩形関数、三角形関数の高さＣｉ＾として近似関数ＦＥＳ＾repeat（ｔ）を求めている。
【０１７０】
［媒体処理］
次に、前述の学習制御部を適用した光デイスクドライブの媒体ロードから排出までの媒体処理を説明する。
【０１７１】
図２５は、図２の学習制御部８２を備えた光デイスク装置における媒体処理のフローチャートである。まずステップＳ１で、装置に媒体（デイスク）６４をロードすると、ステップＳ２で、フォーカスエントリーというフォーカス引き込み処理を行い、フォーカス制御を開始する。次に、ステップＳ３で、トラック制御を開始する。
【０１７２】
更に、ステップＳ４において、本発明の学習制御部８２を使用したフォーカス学習制御を開始し、その後、基本的に、フォーカス学習制御を継続する。この場合に、学習を行った後に、学習を終了することもできる。この学習モードによる学習処理の終了は、学習回数、学習時間、フォーカスエラー信号ＦＥＳの評価等で学習収束が判断される。例えば、学習の終了判定を時間設定で行う場合、学習開始後のデイスクの回転回数をカウントし、規定回数で終了とする。
【０１７３】
このため、ステップＳ５以降のシーク制御及びトラッキング制御にあっては、学習結果に基づくフィードフォワード出力によって、媒体の回転に同期した面振れが効果的に抑圧され、フィードバック制御系から見ると、周期外乱のない安定した制御環境が得られている。
【０１７４】
ステップＳ４のフォーカス学習制御以降の処理にあっては、ステップＳ５でシーク制御があれば、ステップＳ６に進み、キャリッジを目標トラックに向けて速度制御して位置決めするシーク処理、いわゆる粗制御（コアース制御）を行い、このシーク制御によって、ステップＳ７で目標トラックにオントラックすると、ステップＳ８で、目標トラックセンタに光ビームを追従させるトラッキング制御を行う。
【０１７５】
このステップＳ４のフォーカス学習処理に対応したステップＳ５−Ｓ９のシーク制御またはオントラック制御は、ステップＳ９で媒体排出が判別されるまで繰り返され、ステップＳ９，Ｓ１０で、媒体排出があると、再びステップＳ１に戻り、次の媒体ロードをもってステップＳ４の学習モードによる学習処理を改めて行うことになる。またステップＳ１１で終了指示があれば一連の処理を終了する。
【０１７６】
ここで、学習制御部８２によるステップＳ４のフォーカス学習処理は、近似関数の獲得動作時において、デイスク半径方向位置の複数箇所で、それぞれの箇所に対する近似関数の獲得動作を行うと良い。このとき、学習制御部８２は、複数箇所での近似関数獲得動作に、既に別の箇所で獲得された近似関数が存在する場合、既に存在している近似関数データを初期値として学習アルゴリズムを適用する。
【０１７７】
また学習制御部８２は、学習後のフィードフォワード時となるステップＳ４の学習制御の学習結果出力モードの処理にあっては、その時の半径方向位置に応じて使用する近似関数を選択し、フィードフォワードすると良い。
【０１７８】
例えば、デイスクの内周から外周までの間に１５０００本のトラックがある例を考える。まず、中周付近となる７５００本目付近で近似関数獲得動作を行う。次に、内周付近での近似関数獲得のために、２５００本目付近にシーク移動し、２５００本目付近で、別に用意されている内周用の近似関数獲得のためのメモリセルを使用して、近似関数獲得動作を行う。
【０１７９】
次に、外周付近の近似関数獲得のために１２５００本目付近にシーク移動し、１２５００本目付近で、別に用意されている外周用の近似関数獲得のためのメモリセルを使用して、近似関数獲得動作を行う。デイスク回転１００回で、学習が終わるとすると、例えば、７５００本目で行う学習は、７５００本目から７６００本目の間で行われる。
【０１８０】
その後に行われる内周での学習においては、その近似関数は中周で獲得された関数とほぼ等しいものと考えられるので、近似関数の初期値（メモリセルの各値の初期値）をゼロから開始するのではなく、中周での学習結果を、内周のメモリセルにコピーし、それを初期値として学習を開始することにより、学習の短縮ができ、例えば、デイスク回転５０回で終了することができる。外周での学習も、同様に学習時間の短縮が可能になる。
【０１８１】
以上の処理を、例えば、媒体ロード時に行う。内周用、中周用、外周用の３つの近似関数が用意される。以後の稼動状態においては、１から５０００本目までのトラックに移動して、リード・ライト動作をする場合には、２５００本目付近で獲得された近似関数をフィードフォワードする。
【０１８２】
また５００１本目から１００００本目までのトラックに移動して、リード・ライト動作をする場合には、７５００本目付近で獲得された近似関数をフィードフォワードする。更に１０００１本目から１５０００本目までのトラックに移動して、リード・ライト動作する場合には、１２５００本目付近で獲得された近似関数をフィードフォワードする。
【０１８３】
以上により、例えば、中周付近１個所で得られた近似関数を、内周から外周までの全域で用いる場合に比べて、デイスクの面振れ量が内周と外周で異なっていたり、スピンドル回転に伴う周期外乱の位相や振幅の内外周での差が無視できなかった場合でも、より高精度なフォーカス追従動作が行える。
【０１８４】
図２６は，図２の学習制御部８２における学習モードの際の学習処理のフローチャートである。この学習処理にあっては、まずステップＳ２１で、媒体１回転ごとに得られるインデックスの有無をチェックしており、インデックスが得られるとステップＳ２２に進み、現在時刻ｔをｔ＝０にリセットし、ステップＳ２３でサンプルタイミングか否かチェックする。
【０１８５】
サンプルタイミングであれば、ステップＳ２４で制御信号としての電流指示値ＩＦＢをサンプリングし、ステップＳ２５でそのときの時刻ｔから前述のように、メモリセルのアドレスｉ（図１９に示した第１、第２の実施の形態では、１つ、第３の実施の形態では、２つ）を計算し、ステップＳ２６でセルアドレスｉの格納値ｃ＾［ｉ］を読み出す。
【０１８６】
続いて，ステップＳ２７で，新たな格納値ｃ＾［ｉ］を算出し、ステップＳ２８でメモリのセルを新たに演算した格納値を記憶して更新する。続いてステップＳ２９で、出力用に算出したセルアドレス，即ち制御時間ΔＴl分だけ先の２つのセルアドレスの格納値を読み出して、それを線形補間して、フィードバック制御系にフィードフォワード出力を行う。このようなステップＳ２１−Ｓ２９の処理を、ステップＳ３０で学習終了条件，例えば予め設定した学習時間に達するまで繰り返す。
【０１８７】
図２７は、図２の学習制御部８２の学習結果出力モードにおけるフィードフォワード出力処理のフローチャートである。このフィードフォワード出力処理にあっては、ステップＳ３１で，媒体１回転ごとに得られるインデックスの有無をチェックしており、インデックスが得られると、ステップＳ３２で現在時刻ｔをｔ＝０にリセットし、ステップＳ３３で出力タイミングか否かチェックする。
【０１８８】
この出力タイミングは、例えば，図２６の学習モードの際のサンプリング周期Ｔsと同じ出力周期で決まるタイミングとする。ステップＳ３３で出力タイミングが判別されると、ステップＳ３４で，現在時刻ｔに進み時間Δｔｌを加算した時間に基づくメモリセルのアドレスｉ，ｉ＋１の計算を行い、ステップＳ３５で２つのセルアドレスの格納値を読み出して、線形補間して、フィードバック制御系にフィードフォワード出力を行う。そしてステップＳ３６で媒体排出があるか、あるいはステップＳ３７で装置の終了指示があれば、フィードフォワード出力を終了する。
【０１８９】
尚、上記の実施形態は、光のみを使用する光学的記憶装置を例にとるものであったが、光磁気的記憶装置や他の適宜の記憶方式の装置に適用でき、デイスクは、円盤形状のもののみならず、カード形状のものを含む。また、本発明は上記の実施形態に限定されず、その目的と利点を損なわない適宜の変形を含み、上記の実施形態の数値による限定は受けない。
【０１９０】
（付記１）光デイスクに照射する光ビームの光軸方向に対物レンズを移動するレンズアクチュエータと、前記光デイスクの記録面に対する前記対物レンズの合焦点位置からの位置誤差を検出するフォーカス誤差検出部と、前記フォーカス誤差信号から、前記光デイスクの記録面の前記対物レンズの合焦点位置からのずれ量を零又は所定値とするように前記レンズアクチュエータを駆動する制御信号を演算するフィードバック制御部と、前記制御信号に基づき、前記レンズアクチュエータを駆動する駆動部と、周期性外乱に伴う前記デイスク回転１周分の未知の関数を、前記デイスク媒体の回転１周分の時間をＮ分割した各区間の高さで近似推定した近似関数として学習アルゴリズムによりＮ個のメモリセルを備えたメモリに獲得する学習制御部とを有し、前記学習制御部は、前記学習アルゴリズムに従い、前記媒体回転１周分の時間をＮ分割した時間より短いサンプル周期で、前記フォーカス位置信号に従う信号をサンプルし、前記信号値に応じて、前記サンプル周期に同期して、前記サンプル時刻に対応する１個または複数個の前記メモリセルを更新するとともに、前記媒体回転１周分の時間をＮ分割した時間より短い出力周期で、前記出力時刻に対応するセル位置にあるメモリセルの値を読み出し、周期性外乱補償信号を生成することを特徴とする光デイスク装置。
【０１９１】
（付記２）前記学習制御部は、前記媒体回転１周分の時間をＮ分割した時間以下の出力周期で、前記出力時刻に対応するセル位置にある２つのメモリセルの値を読み出し、両メモリセルの値を、前記出力時刻に基づいて補間処理して、周期性外乱補償信号を生成することを特徴とする付記１の光デイスク装置。
【０１９２】
（付記３）前記学習制御部の前記学習アルゴリズムは、前記サンプルされた信号に所定あるいは可変とされるゲインを乗じ、その演算結果を更新前のメモリセル値に加算することによって更新後のメモリセル値を算出することを特徴とする付記１の光デイスク装置。
【０１９３】
（付記４）前記学習制御部は、前記学習アルゴリズムにより更新対象とするメモリセルよりも所定の時間進み量だけ進んだ時刻に割り当てられた２つのメモリセルの値を読み出し、両メモリセルの値を補間処理して、前記所定の時間進み量だけ進んだ時刻に対応する周期性外乱補償信号を生成することを特徴とする付記１の光デイスク装置。
【０１９４】
（付記５）前記学習制御部は、前記フォーカス誤差信号に従う信号をサンプルし、前記サンプル時刻に対応する２つのメモリセルを更新対象として選択し、その値を学習アルゴリズムにより更新して、前記未知の関数を学習することを特徴とする付記１の光デイスク装置。
【０１９５】
（付記６）前記学習制御部の前記学習アルゴリズムは、更新対象となる２つのメモリセルを更新するとき、前記サンプル時刻に応じて２つのメモリセルに対する更新ゲインを変化させ、２つのメモリセルの更新バランスを調整することを特徴とする付記５の光デイスク装置。
【０１９６】
（付記７）前記学習制御部は、前記フォーカス誤差信号に従う信号をサンプルし、前記サンプル時刻に近い時刻に割り当てられた１つの前記メモリセルの値を学習アルゴリズムにより更新して、前記未知の関数を学習することを特徴とする付記１の光デイスク装置。
【０１９７】
（付記８）前記学習制御部は、装置に対する前記媒体の挿入後のタイミングで前記学習制御を開始することを特徴とする付記１の光デイスク装置。
【０１９８】
（付記９）前記学習制御部は、前記近似関数の獲得動作時において、デイスク半径方向位置の複数箇所で、それぞれの箇所に対する近似関数の獲得動作を行い、前記学習後のフィードフォワード時においては、その時の半径方向位置に応じて、使用する近似関数を選択し、フィードフォワードすることを特徴とする付記１の光デイスク装置。
【０１９９】
（付記１０）前記学習制御部は、複数箇所での近似関数獲得動作に関し、既に別の箇所で獲得された近似関数が存在する場合、既に存在している近似関数データを初期値として学習アルゴリズムを適用することを特徴とする付記９の光デイスク装置。
【０２００】
（付記１１）光デイスクの記録面の対物レンズの合焦点位置からの位置誤差を検出するフォーカス誤差検出ステップと、前記フォーカス誤差信号から、前記対物レンズの合焦点位置からのずれ量を零又は所定値に抑圧するように、前記光デイスクに照射する光の光軸方向に対物レンズを移動するレンズアクチュエータを駆動する制御信号を演算するフィードバック制御ステップと、前記制御信号に基づき、前記レンズアクチュエータを駆動する駆動ステップと、前記光デイスクの回転１周分の時間をＮ分割した時間より短いサンプル周期で、前記フォーカス誤差信号に従う信号をサンプルし、前記信号値に応じて、前記サンプル周期に同期して、前記サンプル時刻に対応する1個または複数個の前記メモリセルを更新するとともに、前記媒体回転１周分の時間をＮ分割した時間より短い出力周期で、前記出力時刻に対応するセル位置にあるメモリセルの値を読み出し、周期性外乱補償信号を生成する学習制御ステップとを有することを特徴とするフォーカス制御方法。
【０２０１】
（付記１２）前記学習制御ステップは、前記出力時刻に対応する位置にある２つのメモリセルの値を読み出し、両メモリセルの値を前記出力時刻に基づいて補間処理して、前記周期性外乱補償信号を生成するステップを含むことを特徴とする付記１１のフォーカス制御方法。
【０２０２】
（付記１３）前記学習制御ステップは、前記サンプルされた信号に所定あるいは可変とされるゲインを乗じ、その演算結果を更新前のメモリセル値に加算することによって更新後のメモリセル値を算出することを特徴とする付記１１のフォーカス制御方法。
【０２０３】
（付記１４）前記学習制御ステップは、前記フォーカス誤差信号に従う信号をサンプルし、前記サンプル時刻に対応する２つの前記メモリセルの値を更新して、前記未知の関数を学習することを特徴とする付記１１のフォーカス制御方法。
【０２０４】
（付記１５）前記学習制御ステップは、前記フォーカス誤差信号に従う信号をサンプルし、前記サンプル時刻に近い時刻の前記メモリセルの値を更新して、前記未知の関数を学習することを特徴とする付記１１のフォーカス制御方法。
【０２０５】
（付記１６）前記学習制御ステップは、更新対象となる２つのメモリセルを更新するとき、前記サンプル時刻に応じて２つのメモリセルに対する更新ゲインを変化させ、２つのメモリセルの更新バランスを調整することを特徴とする付記１４のフォーカス制御方法。
【０２０６】
（付記１７）前記学習制御ステップは、前記フォーカス誤差信号に従う信号をサンプルし、前記サンプル時刻に近い時刻に割り当てられた１つの前記メモリセルの値を学習アルゴリズムにより更新して、前記未知の関数を学習することを特徴とする付記１１のフォーカス制御方法。
【０２０７】
（付記１８）前記学習制御ステップは、装置に対する前記光デイスク媒体の挿入後のタイミングで、前記学習制御を開始することを特徴とする付記１１のフォーカス制御方法。
【０２０８】
（付記１９）前記学習制御ステップは、前記近似関数の獲得動作時において、デイスク半径方向位置の複数箇所で、それぞれの箇所に対する近似関数の獲得動作を行い、前記学習後のフィードフォワード時においては、その時の半径方向位置に応じて、使用する近似関数を選択し、フィードフォワードすることを特徴とする付記１１のフォーカス制御方法。
【０２０９】
（付記２０）前記学習制御ステップは、複数箇所での近似関数獲得動作に関し、既に別の箇所で獲得された近似関数が存在する場合、既に存在している近似関数データを初期値として学習アルゴリズムを適用することを特徴とする付記１９フォーカス制御方法。
【０２１０】
【発明の効果】
以上説明したように、本発明によれば、本発明では、学習制御部により、Ｎ分割したメモリセルを、Ｎ分割した時間より短いサンプル周期により高速なメモリ更新を行い、この短いサンプル周期で、メモリセルの学習内容を出力するようにした。このため、フィードバック情報を有効に利用しつつ、学習メモリ長を短縮できる。例えば、メモリ長を「７３３」から「３２」に削減でき、大幅なコストダウンが可能である。
【０２１１】
しかも、フォーカス制御の場合の面振れは、回転周波数の１倍或いは数倍程度の周波数成分が支配的である場合が多いため、分割数を減らすことにより、不要な高周波ノイズの平均化効果の向上により、学習波形出力に含まれる高周波ノイズを減らし、より高精度なフォーカス追従精度が期待できる。
【０２１２】
また、分割数を減らすことにより、学習の収束時間の短縮がはかれる。例えば、メモリ長を半減した場合、同じ学習ゲインの大きさにおいて、学習の収束に必要な収束時間を半減できる。これは、例えば、媒体挿入後のロードシーケンスなどで外乱学習をする場合、デイスク挿入後から、実際にアクセス可能になるまでの立上げ時間の短縮に寄与できる。更に、好ましくは、補間処理を組み合わせることにより、メモリ長を短くしても、階段状出力を回避することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態の光デイスクドライブの構成図である。
【図２】本発明の第１の実施の形態のフィードバック制御部と駆動部との間に学習制御部を設けたフォーカス制御システムのブロック図である。
【図３】図２の制御系の構成図である。
【図４】図２の学習制御部の機能ブロック図である。
【図５】図２の制御系の学習モードにおける処理の説明図である。
【図６】本発明の第１の実施の形態の学習処理の説明図である。
【図７】本発明の第１の実施の形態の学習結果出力処理の説明図である。
【図８】本発明の第１の実施の形態の直線補間による折れ線近似法の説明図である。
【図９】本発明の第１の実施の形態の学習動作の説明図である。
【図１０】本発明の第２の実施の形態の学習処理の説明図である。
【図１１】本発明の第２の実施の形態の直線補間の説明図である。
【図１２】本発明の第２の実施の形態の学習動作の説明図である。
【図１３】本発明の第３の実施の形態の学習処理の説明図である。
【図１４】本発明の第３の実施の形態の三角形関数による線形補間の説明図である。
【図１５】本発明の第３実施の形態の学習動作の説明図である。
【図１６】本発明の第３の実施の形態の線形補間処理と時間進み補償の関係の説明図である。
【図１７】本発明の第３の実施の形態の学習過程の説明図である。
【図１８】本発明の第３の実施の形態の三角形関数の合成による折れ線近似法の説明図である。
【図１９】本発明の各実施の形態の学習処理の比較図である。
【図２０】本発明の比較例としてのフィードバック制御系のみのフォーカスエラー信号の波形図である。
【図２１】本発明の第１の実施例の学習制御による学習開始から終了までのフォーカスエラー信号及びフィードフォワード信号の波形図である。
【図２２】本発明の第２の実施例の学習制御による学習開始から終了までのフォーカスエラー信号及びフィードフォワード信号の波形図である。
【図２３】本発明の他の制御系の学習結果出力モードの説明図である。
【図２４】本発明の第２の実施の形態のフォーカスエラー検出部とフィードバック制御部との間に学習制御部を設けたフォーカス制御システムのブロック図である。
【図２５】図１の光デイスク装置の媒体処理のフローチャート図である。
【図２６】図２５の学習制御部の学習モード時のフローチャート図である。
【図２７】図２５の学習結果出力モードのフローチャート図である。
【符号の説明】
５０：ＤＳＰ（フォーカス制御システム）
５２：フォーカス駆動コイル
６４：ＭＯ媒体（光デイスク）
６８：キャリッジ（ポジショナ）
７０：対物レンズ
７２：固定光学系
７８：フォーカスエラー検出部
７６，８４，１０５：加算部
８０：フィードバック演算部
８２，１０４：学習制御部
９２：制御部
９４：サンプル処理部
９６：近似関数演算部
９８：リングメモリ
１００：フィードフォワード出力部（ＦＦ出力部）
【図１】
0004160284.tif 000006
【図２】
0004160284.tif 000007
【図３】
0004160284.tif 000008
【図４】
0004160284.tif 000009
【図５】
0004160284.tif 000010
【図６】
0004160284.tif 000011
【図７】
0004160284.tif 000012
【図８】
0004160284.tif 000013
【図９】
0004160284.tif 000014
【図１０】
0004160284.tif 000015
【図１１】
0004160284.tif 000016
【図１２】
0004160284.tif 000017
【図１３】
0004160284.tif 000018
【図１４】
0004160284.tif 000019
【図１５】
0004160284.tif 000020
【図１６】
0004160284.tif 000021
【図１７】
0004160284.tif 000022
【図１８】
0004160284.tif 000023
【図１９】
0004160284.tif 000024
【図２０】
0004160284.tif 000025
【図２１】
0004160284.tif 000026
【図２２】
0004160284.tif 000027
【図２３】
0004160284.tif 000028
【図２４】
0004160284.tif 000029
【図２５】
0004160284.tif 000030
【図２６】
0004160284.tif 000031
【図２７】
0004160284.tif 000032