(57)【特許請求の範囲】
【請求項１】
表示画素を担う複数の放電セルがマトリクス状に配列されてなるプラズマディスプレイパネルを映像信号に応じて駆動するプラズマディスプレイパネルの駆動方法であって、
前記放電セルの各々を発光セル状態又は非発光セル状態のいずれか一方に初期化するリセット放電を生起させるべく前縁部でのレベル変化が緩やかなリセットパルスを前記放電セル各々に印加する一斉リセット行程と、前記映像信号に対応した画素データに応じて前記放電セルを選択的に前記非発光セル状態又は前記発光セル状態に推移する選択放電を生起させるべき走査パルスを前記放電セル各々に印加する画素データ書込行程と、前記発光セル状態にある前記放電セルのみを繰り返し発光させる維持放電を生起させるべき維持パルスを前記放電セル各々に印加する発光維持行程と、を実行するにあたり、
前記一斉リセット行程は、前記映像信号の平均輝度レベルに応じて前記リセットパルスの前縁部におけるレベルが所定レベルに到達するまでの時間を調整するリセットパルス波形調整行程を含むことを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項２】
前記リセットパルスの前縁部でのレベル変化は、前記走査パルス及び前記維持パルス各々の前縁部でのレベル変化よりも緩やかであることを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
【請求項３】
前記リセットパルス波形調整行程は、前記映像信号の平均輝度レベルが低輝度である場合には高輝度である場合に比して前記リセットパルスの前縁部におけるレベルが前記所定レベルに到達するまでの時間を長くすることを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
【請求項４】
表示画素を担う複数の放電セルがマトリクス状に配列されてなるプラズマディスプレイパネルを映像信号に応じて駆動するプラズマディスプレイパネルの駆動方法であって、
前記放電セルの各々を発光セル状態又は非発光セル状態のいずれか一方に初期化するリセット放電を生起させるべく前縁部でのレベル変化が緩やかなリセットパルスを前記放電セル各々に印加する一斉リセット行程と、前記映像信号に対応した画素データに応じて前記放電セルを選択的に前記非発光セル状態又は前記発光セル状態に推移する選択放電を生起させるべき走査パルスを前記放電セル各々に印加する画素データ書込行程と、前記発光セル状態にある前記放電セルのみを繰り返し発光させる維持放電を生起させるべき維持パルスを前記放電セル各々に印加する発光維持行程と、を実行するにあたり、
前記一斉リセット行程は、前記映像信号の平均輝度レベルに応じて前記リセットパルスの前縁部におけるレベル変化率を調整するリセットパルス波形調整行程を含むことを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項５】
前記リセットパルスの前縁部でのレベル変化は、前記走査パルス及び前記維持パルス各々の前縁部でのレベル変化よりも緩やかであることを特徴とする請求項４記載のプラズマディスプレイパネルの駆動方法。
【請求項６】
前記リセットパルス波形調整行程は、前記映像信号の平均輝度レベルが低輝度である場合には高輝度である場合に比して前記リセットパルスの前縁部でのレベル変化率が小となるように調整することを特徴とする請求項４記載のプラズマディスプレイパネルの駆動方法。
【請求項７】
表示画素を担う容量性の放電セルがマトリクス状に配列されてなるプラズマディスプレイパネルを映像信号に応じて駆動するプラズマディスプレイ装置であって、
前記放電セルの各々を発光セル状態又は非発光セル状態のいずれか一方に初期化するリセット放電を生起させるべきリセットパルスを生成するリセットパルス生成手段と、前記映像信号に応じて前記放電セルを選択的に前記非発光セル状態又は前記発光セル状態に推移させて前記発光セル状態にある前記放電セルのみを繰り返し発光せしめる発光駆動手段と、前記映像信号の平均輝度レベルを測定する平均輝度レベル測定手段と、を備え、
前記リセットパルス生成手段は、前記リセットパルスにおけるパルス電圧と同一電圧値を有する直流電源電圧を発生する電源と、前記直流電源電圧を抵抗器を介して前記放電セルに印加することにより前記リセットパルスを発生する手段と、前記平均輝度レベルに応じて容量性負荷としての前記放電セル及び前記抵抗器からなるＣ−Ｒ回路の時定数を調整するリセットパルス波形調整手段と、からなることを特徴とするプラズマディスプレイ装置。
【請求項８】
前記リセットパルス波形調整手段は、前記平均輝度レベルが低輝度である場合には高輝度である場合に比して前記時定数を大に調整することを特徴とする請求項７記載のプラズマディスプレイ装置。
【請求項９】
前記リセットパルス波形調整手段は、前記平均輝度レベルに応じて前記抵抗器の抵抗値を変更することにより前記時定数の調整を行うことを特徴とする請求項７記載のプラズマディスプレイ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、プラズマディスプレイパネルを搭載したプラズマディスプレイ装置に関する。
【０００２】
【従来の技術】
近年、表示装置の大画面化にともなって薄型のものが要求され、各種の薄型表示デバイスが実用化されている。交流放電型のプラズマディスプレイパネルは、この薄型表示デバイスの１つとして着目されている。
図１は、かかるプラズマディスプレイパネルを搭載したプラズマディスプレイ装置の概略構成を示す図である。
【０００３】
図１において、プラズマディスプレイパネルとしてのＰＤＰ１０は、ｍ個の列電極Ｄ1〜Ｄmと、これら列電極各々と交叉して配列された夫々ｎ個の行電極Ｘ1〜Ｘn及び行電極Ｙ1〜Ｙnを備えている。これら行電極Ｘ1〜Ｘn及び行電極Ｙ1〜Ｙnは、夫々一対の行電極Ｘi(1≦i≦n)及びＹi(1≦i≦n)にてＰＤＰ１０における第１表示ライン〜第ｎ表示ラインを担っている。列電極Ｄと、行電極Ｘ及びＹとの間には、放電ガスが封入されている放電空間が形成されており、この放電空間を含む各行電極対と列電極との交差部に、画素を担う放電セルが形成される構造となっている。
【０００４】
この際、各放電セルは、放電現象を利用して発光を行うものである為、"発光"及び"非発光"の２つの状態しかもたない。つまり、最低輝度(非発光状態)と、最高輝度(発光状態)の２階調分の輝度しか表現出来ないのである。
そこで、駆動装置１００は、このようなＰＤＰ１０に対して、入力された映像信号に対応した中間調の輝度表示を実現させるべく、サブフィールド法を用いた階調駆動を実施する。
【０００５】
サブフィールド法では、入力された映像信号を各画素毎に対応した例えば４ビットの画素データに変換し、この４ビットのビット桁各々に対応させて１フィールドを図２に示されるが如く４個のサブフィールドＳＦ１〜ＳＦ４に分割する。図３は、１サブフィールド内において、駆動装置１００が上記ＰＤＰ１０の行電極対及び列電極に印加する各種駆動パルスと、その印加タイミングを示す図である。
【０００６】
先ず、一斉リセット行程Ｒcにおいて、駆動装置１００は、図３に示す如き正極性のリセットパルスＲＰXを行電極Ｘ1〜Ｘn各々に一斉に印加すると共に、負極性のリセットパルスＲＰYを行電極Ｙ1〜Ｙn各々に一斉に印加する。これらリセットパルスＲＰx及びＲＰYの印加に応じて、ＰＤＰ１０の全ての放電セルがリセット放電する。そのリセット放電終息後、各放電セル内には一様に所定量の壁電荷が形成され、これが保持される。
【０００７】
かかる一斉リセット行程Ｒcの実行により、ＰＤＰ１０における全放電セルは、後述する発光維持行程Ｉcにおいて発光(維持放電)可能な状態(以下、"発光セル"状態と称する)に初期化される。
次に、画素データ書込行程Ｗcにおいて、駆動装置１００は、４ビットの上記画素データの各ビットをサブフィールドＳＦ１〜ＳＦ４各々に対応させて分離し、そのビットの論理レベルに応じたパルス電圧を有する画素データパルスを生成する。例えば、サブフィールドＳＦ１の画素データ書込行程Ｗcでは、駆動装置１００は、上記画素データの第１ビットの論理レベルに応じたパルス電圧を有する画素データパルスを生成する。この際、駆動装置１００は、この第１ビット目の論理レベルが"１"である場合には高電圧、"０"である場合には低電圧(０ボルト)のパルス電圧を有する画素データパルスを生成する。そして、駆動装置１００は、かかる画素データパルスを、第１〜第ｎ表示ライン各々に対応した１表示ライン分毎の画素データパルス群ＤＰ1〜ＤＰnとして、図３に示す如く順次、列電極Ｄ1〜Ｄmに印加して行く。更に、駆動装置１００は、各画素データパルス群ＤＰ各々の印加タイミングに同期して図３に示す如き負極性の走査パルスＳＰを発生し、これを行電極Ｙ1〜Ｙnへと順次印加して行く。この際、上記走査パルスＳＰが印加された表示ラインと、高電圧の画素データパルスが印加された"列"との交差部の放電セルのみに放電(選択消去放電)が生じる。かかる選択消去放電により、この放電セル内に保持されていた壁電荷は消滅し、この放電セルは、後述する発光維持行程Ｉcにおいて発光(維持放電)することができない状態(以下、"非発光セル"状態と称する)に推移する。一方、走査パルスＳＰが印加されながらも低電圧の画素データパルスが印加された放電セルには上記選択消去放電は生起されず、この放電セルは、上記一斉リセット行程Ｒcにて初期化された状態、つまり"発光セル"の状態を維持する。
【０００８】
すなわち、かかる画素データ書込行程Ｗcによれば、ＰＤＰ１０の各放電セルは、入力映像信号に基づく画素データに応じて"発光セル"状態又は"非発光セル"状態のいずれか一方の状態に設定されるのである。
次に、発光維持行程Ｉcにおいて駆動装置１００は、図３に示されるように、正極性の維持パルスＩＰX及び正極性の維持パルスＩＰYを交互に繰り返し行電極Ｘ1〜Ｘn及び行電極Ｙ1〜Ｙnに夫々印加する。尚、１サブフィールド内においてこれら維持パルスＩＰX及びＩＰYを印加する回数(期間)は、図２に示されるが如く、各サブフィールドの重み付けに応じて設定されている。ここで、壁電荷が存在している放電セル、すなわち"発光セル"状態にある放電セルのみが、維持パルスＩＰX及びＩＰYが印加される度に維持放電する。つまり、上記画素データ書込行程Ｗcにおいて"発光セル"状態に設定された放電セルのみが、図２に示す如き、各サブフィールドの重み付けに対応して設定された回数分だけ維持放電に伴う発光を繰り返し、その発光状態を維持するのである。
【０００９】
駆動装置１００は、以上の如き動作を各サブフィールド毎に実施する。この際、各サブフィールドで生起された上記維持放電に伴う発光の総数(１フィールド内での)により、映像信号に対応した中間調の輝度が表現される。つまり、上記維持放電に伴う発光により、映像信号に対応した画像表示が為されるのである。ところが、上述した如き放電現象を利用した駆動では、表示画像には関与しない発光を伴う放電、すなわち、上記リセット放電及び選択消去放電をも生起させなければならない。特に、上記リセット放電によると、全ての放電セルが一斉に発光してしまうので、黒表示又は黒表示に近い極めて低輝度な画像を表示する際にコントラストの低下が顕著に表れてしまうという問題が生じる。
【００１０】
【発明が解決しようとする課題】
本発明は、上記問題点に鑑みて為されたものであり、低輝度画像表示時におけるコントラスト低下を抑制することができるプラズマディスプレイパネルの駆動方法、及びプラズマディスプレイ装置を提供することである。
【００１１】
【課題を解決するための手段】
本発明によるプラズマディスプレイパネルの駆動方法は、表示画素を担う複数の放電セルがマトリクス状に配列されてなるプラズマディスプレイパネルを映像信号に応じて駆動するプラズマディスプレイパネルの駆動方法であって、前記放電セルの各々を発光セル状態又は非発光セル状態のいずれか一方に初期化するリセット放電を生起させるべく前縁部でのレベル変化が緩やかなリセットパルスを前記放電セル各々に印加する一斉リセット行程と、前記映像信号に対応した画素データに応じて前記放電セルを選択的に前記非発光セル状態又は前記発光セル状態に推移する選択放電を生起させるべき走査パルスを前記放電セル各々に印加する画素データ書込行程と、前記発光セル状態にある前記放電セルのみを繰り返し発光させる維持放電を生起させるべき維持パルスを前記放電セル各々に印加する発光維持行程と、を実行するにあたり、前記一斉リセット行程は、前記映像信号の平均輝度レベルに応じて前記リセットパルスの前縁部におけるレベルが所定レベルに到達するまでの時間を調整するリセットパルス波形調整行程を含む。
【００１２】
又、本発明によるプラズマディスプレイ装置は、表示画素を担う容量性の放電セルがマトリクス状に配列されてなるプラズマディスプレイパネルを映像信号に応じて駆動するプラズマディスプレイ装置であって、前記放電セルの各々を発光セル状態又は非発光セル状態のいずれか一方に初期化するリセット放電を生起させるべきリセットパルスを生成するリセットパルス生成手段と、前記映像信号に応じて前記放電セルを選択的に前記非発光セル状態又は前記発光セル状態に推移させて前記発光セル状態にある前記放電セルのみを繰り返し発光せしめる発光駆動手段と、前記映像信号の平均輝度レベルを測定する平均輝度レベル測定手段とを備え、前記リセットパルス生成手段は、前記リセットパルスにおけるパルス電圧と同一電圧値を有する直流電源電圧を発生する電源と、前記直流電源電圧を抵抗器を介して前記放電セルに印加することにより前記リセットパルスを発生する手段と、前記平均輝度レベルに応じて容量性負荷としての前記放電セル及び前記抵抗器からなるＣ−Ｒ回路の時定数を調整するリセットパルス波形調整手段とからなる。
【００１３】
【発明の実施の形態】
以下、本発明の実施例を図面を参照しつつ詳細に説明する。
図４は、本発明による駆動方法に従ってプラズマディスプレイパネルの駆動を行うプラズマディスプレイ装置の構成を示す図である。
図４において、プラズマディスプレイパネルとしてのＰＤＰ１０は、ｍ個の列電極Ｄ1〜Ｄmと、これら列電極各々と交叉して配列された夫々ｎ個の行電極Ｘ1〜Ｘn及び行電極Ｙ1〜Ｙnを備えている。これら行電極Ｘ1〜Ｘn及び行電極Ｙ1〜Ｙnは、夫々一対の行電極Ｘi(1≦i≦n)及びＹi(1≦i≦n)にてＰＤＰ１０における第１表示ライン〜第ｎ表示ラインを担っている。列電極Ｄと、行電極Ｘ及びＹとの間には、放電ガスが封入されている放電空間が形成されており、この放電空間を含む各行電極対と列電極との各交差部に、表示画素を担う放電セルがマトリクス状に形成される構造となっている。
【００１４】
Ａ／Ｄ変換器１は、入力された映像信号をサンプリングして、これを各画素毎の輝度レベルを表すＮビットの画素データＰＤに変換する。
平均輝度レベル測定回路２は、例えば１画面分の上記画素データＰＤに基づいてその平均輝度レベルを求め、かかる平均輝度レベルを示す平均輝度信号ＡＬを駆動制御回路４に供給する。
【００１５】
メモリ３は、駆動制御回路４から供給された書込信号に従って上記画素データＰＤを順次書き込む。そして、１画面分、つまり第１行・第１列の画素に対応した画素データＰＤ11から、第ｎ行・第ｍ列の画素に対応した画素データＰＤnmまでの(ｎ×ｍ)個分の画素データＰＤの書き込みが終了すると、メモリ３は、以下の如き読み出し動作を行う。先ず、メモリ３は、画素データＰＤ11〜ＰＤnm各々の第１ビット目を画素駆動データビットＤＢ１11〜ＤＢ１nmと捉え、これらを駆動制御回路４から供給された読出アドレスに従って１表示ライン分ずつ読み出してアドレスドライバ６に供給する。次に、メモリ３は、画素データＰＤ11〜ＰＤnm各々の第２ビット目を画素駆動データビットＤＢ２11〜ＤＢ２nmと捉え、これらを駆動制御回路４から供給された読出アドレスに従って１表示ライン分ずつ読み出してアドレスドライバ６に供給する。以下、同様にしてメモリ３は、画素データＰＤ11〜ＰＤnm各々の第３〜第Ｎビットを夫々画素駆動データビットＤＢ３〜ＤＢ(Ｎ)と捉え、各ＤＢ毎に１表示ライン分ずつ読み出してアドレスドライバ６に供給して行く。
【００１６】
駆動制御回路４は、上記平均輝度レベル測定回路２から供給された平均輝度信号ＡＬに応じたレベルを有するリセットパルス波形調整信号ＲＷを発生して、Ｘ行電極ドライバ７及びＹ行電極ドライバ８の各々に供給する。
更に、駆動制御回路４は、図５に示す発光駆動フォーマットに従ってＰＤＰ１０を階調駆動すべき各種スイッチング信号を発生して、アドレスドライバ６、Ｘ行電極ドライバ７及びＹ行電極ドライバ８各々に供給する。
【００１７】
尚、図５に示す発光駆動フォーマットでは、１フィールドの表示期間をＮ個のサブフィールドＳＦ１〜ＳＦ(Ｎ)に分割し、各サブフィールド内において前述した如き画素データ書込行程Ｗc及び発光維持行程Ｉcの各々を実行する。更に、先頭のサブフィールドＳＦ１においてのみで一斉リセット行程Ｒcを実行し、最後尾のサブフィールドＳＦ(Ｎ)においてのみで、各放電セル内に残留している壁電荷を消滅させる消去行程Ｅを実行する。
【００１８】
Ｘ行電極ドライバ７及びＹ行電極ドライバ８各々は、上記駆動制御回路４から供給された各種スイッチング信号に応じて各種駆動パルスを発生し、ＰＤＰ１０の行電極Ｘ及びＹに印加する。
図６は、Ｘ行電極ドライバ７及びＹ行電極ドライバ８各々の内部構成を示す図である。
【００１９】
図６に示すように、Ｘ行電極ドライバ７には、直流電圧ＶS1を発生する電源Ｂ１、及び直流電圧Ｖrを発生する電源Ｂ２が備えられている。電源Ｂ１の正端子はスイッチング素子Ｓ３を介してＰＤＰ１０の行電極Ｘに接続され、その負端子は接地されている。行電極Ｘは、スイッチング素子Ｓ４を介して接地されている。コンデンサＣ１の一端は接地されており、その他端及び行電極Ｘ間には、コイルＬ１、ダイオードＤ１及びスイッチング素子Ｓ１からなる第１直列回路と、コイルＬ２、ダイオードＤ２及びスイッチング素子Ｓ２からなる第２直列回路とが並列に接続されている。電源Ｂ２の正端子は接地されており、その負端子はスイッチング素子Ｓ５、及び可変抵抗Ｒ１を介してＰＤＰ１０の行電極Ｘに接続されている。尚、上記電源Ｂ２、スイッチング素子Ｓ５、及び可変抵抗Ｒ１なる回路が、後述するリセットパルスＲＰX'を発生する為のリセットパルス発生回路ＲＸとなる。
【００２０】
一方、Ｙ行電極ドライバ８には、図６に示す如く直流電圧ＶS1を発生する電源Ｂ３、直流電圧Ｖrを発生する電源Ｂ４、及び直流電圧Ｖhを発生する電源Ｂ６が備えられている。電源Ｂ３の正端子はスイッチング素子Ｓ１３を介してスイッチング素子Ｓ１５への接続ライン１２に接続され、その負端子は接地されている。接続ライン１２は、スイッチング素子Ｓ１４を介して接地されている。コンデンサＣ２の一端は接地されており、その他端及び接続ライン１２間には、コイルＬ３、ダイオードＤ３及びスイッチング素子Ｓ１１からなる第１直列回路と、コイルＬ４、ダイオードＤ４及びスイッチング素子Ｓ１２からなる第２直列回路とが並列に接続されている。接続ライン１２はスイッチング素子Ｓ１５を介して電源Ｂ６の正端子への接続ライン１３に接続されている。電源Ｂ４の負端子は接地されており、その正端子はスイッチング素子Ｓ１６、及び可変抵抗Ｒ２を介して接続ライン１３に接続されている。尚、上記電源Ｂ４、スイッチング素子Ｓ１６、及び可変抵抗Ｒ２なる回路が、後述するリセットパルスＲＰY'を発生する為のリセットパルス発生回路ＲＹとなる。接続ライン１３はスイッチング素子Ｓ２１を介してＰＤＰ１０の行電極Ｙに接続されている。更に、電源Ｂ６の負端子が、スイッチング素子Ｓ２２を介してこの行電極Ｙに接続されている。そして、行電極Ｙ及び接続ライン１３間にはダイオードＤ５、行電極Ｙ及び電源Ｂ６の負端子間にはダイオードＤ６が夫々接続されている。
【００２１】
図７は、駆動制御回路４から供給された各種スイッチング信号に応じて制御される上記スイッチング素子Ｓ１〜Ｓ５、Ｓ１１〜Ｓ１６、Ｓ２１及びＳ２２各々のスイッチング動作と、このスイッチング動作に応じて生成される各種駆動パルスと、その印加タイミングを示す図である。尚、図７においては、図５に示す発光駆動フォーマットにおける先頭のサブフィールドＳＦ１内での動作のみを抜粋して示している。
【００２２】
図７において、一斉リセット行程Ｒcでは、駆動制御回路４がＸ行電極ドライバ７のスイッチング素子Ｓ５、及びＹ行電極ドライバ８のスイッチング素子Ｓ１６、Ｓ２１を夫々オン状態にし、その他のスイッチング素子をオフ状態にする。Ｘ行電極ドライバ７のスイッチング素子Ｓ５がオン状態になることにより、行電極Ｘ、可変抵抗Ｒ１、スイッチング素子Ｓ５、電源Ｂ２なる経路に電流が流れ込む。この際、行電極Ｘ上の電圧は、ＰＤＰ１０の行電極間の負荷容量Ｃ０及び可変抵抗Ｒ１の抵抗値に基づく時定数に従った傾斜にて徐々に下降して行く。更に、Ｙ行電極ドライバ８のスイッチング素子Ｓ１６がオン状態になることにより、電源Ｂ４、スイッチング素子Ｓ１６、可変抵抗Ｒ２及びスイッチング素子Ｓ２１を介してＰＤＰ１０の行電極Ｙに電流が流れ込む。この際、行電極Ｙ上の電圧は、ＰＤＰ１０の行電極間の負荷容量Ｃ０及び可変抵抗Ｒ２の抵抗値に基づく時定数に従った傾斜にて徐々に上昇して行く。そして、行電極Ｘ上の電圧が電源Ｂ２の発生する直流電圧Ｖrに基づく負の電圧−Ｖrに到るタイミングで、スイッチング素子Ｓ５をオフ状態、スイッチング素子Ｓ４をオン状態に夫々切り換える。これにより、図７に示す如きその前縁部(立ち下がり時)のレベル変化が、後述する走査パルスＳＰ及び維持パルスＩＰ各々のそれよりも緩やかな負極性のパルス電圧−Ｖrを有するリセットパルスＲＰX'が生成される。そして、かかるリセットパルスＲＰX'は、行電極Ｘ1〜Ｘnの各々に一斉に印加される。更に、駆動制御回路４は、行電極Ｙ上の電圧が電源Ｂ４の発生する直流電圧Ｖrに到るタイミングで、スイッチング素子Ｓ１６をオフ状態、スイッチング素子Ｓ１４及びＳ１５を夫々オン状態に切り換える。これにより、図７に示す如きその前縁部(立ち上がり時)のレベル変化が、後述する走査パルスＳＰ及び維持パルスＩＰ各々のそれよりも緩やかな正極性のパルス電圧Ｖrを有するリセットパルスＲＰY'が生成される。そして、かかるリセットパルスＲＰY'は、行電極Ｙ1〜Ｙnの各々に一斉に印加される。
【００２３】
この際、前述した如く、上記リセットパルスＲＰX'の前縁部での傾斜は可変抵抗Ｒ１の抵抗値で決まり、リセットパルスＲＰY'の前縁部での傾斜は可変抵抗Ｒ２の抵抗値によって決まる。そして、これら可変抵抗Ｒ１及びＲ２の抵抗値を調整しているのが、上記リセットパルス波形調整信号ＲＷである。尚、かかるリセットパルス波形調整信号ＲＷは、前述したように、１画面の平均輝度を表す上記平均輝度信号ＡＬに基づいて駆動制御回路４が生成するものである。
【００２４】
すなわち、表示画像の平均輝度に応じて、リセットパルスＲＰX'及びＲＰY'各々の前縁部でのレベル変化の傾斜が調整されるのである。
例えば、表示画像の平均輝度が比較的高い場合には、Ｘ行電極ドライバ７及びＹ行電極ドライバ８各々には、リセットパルス前縁部でのレベル変化を急峻にすべきリセットパルス波形調整信号ＲＷが供給される。この際、図６に示されるリセット回路ＲＸ及びＲＹ内の可変抵抗Ｒ１及びＲ２各々の抵抗値は低くなり、時定数が大になる。よって、図８(ａ)に示すように、リセットパルスＲＰX'(ＲＰY')の前縁部でのレベル変化は比較的急峻となる。
【００２５】
一方、黒表示又は黒表示に近い低輝度画像表示時には、Ｘ行電極ドライバ７及びＹ行電極ドライバ８各々には、リセットパルスの前縁部でのレベル変化を緩やかにすべきリセットパルス波形調整信号ＲＷが供給される。この際、可変抵抗Ｒ１及びＲ２各々の抵抗値は高くなり、それ故に時定数が小になる。よって、図８(ｃ)に示すように、リセットパルスＲＰX'(ＲＰY')の前縁部でのレベル変化は、図８(ａ)の場合に比して緩やかになる。従って、この際、リセットパルスＲＰX'(ＲＰY')の前縁部でのレベルが直流電圧−Ｖr(Ｖr)に到るまでの時間ＴR3は、図８(ａ)の場合での時間ＴR1に比して長くなる。又、通常の画像表示時、すなわち平均的な輝度レベルを有する画像表示時には、上記可変抵抗Ｒ１及びＲ２各々の抵抗値は中程度に調整されることになる。よって、図８(ｂ)に示すように、この際のリセットパルスＲＰX'(ＲＰY')の前縁部でのレベル変化は、図８(ａ)の場合よりも緩やかであり、かつ図８(ｃ)に示されているものよりも急峻となる。
【００２６】
上述した如きリセットパルスＲＰx'及びＲＰY'の同時印加に応じて、ＰＤＰ１０の全ての放電セルがリセット放電し、そのリセット放電終息後、各放電セル内には一様に所定量の壁電荷が形成され保持される。尚、このリセット放電に伴ってパルス発光が生じるが、その発光輝度は、リセットパルスＲＰX'(ＲＰY')の前縁部でのレベル変化が緩やかなほど低くなる。つまり、図８(ｃ)に示す如き立ち下がり(立ち上がり)変化を有するリセットパルスＲＰX'(ＲＰY')によると、そのリセットパルスによって生起されるリセット放電に伴う発光輝度は、図８(ａ)の場合に比して低くなるのである。
【００２７】
上記一斉リセット行程Ｒcの実行により、ＰＤＰ１０における全放電セルは、後述する発光維持行程Ｉcにおいて発光(維持放電)可能な状態(以下、"発光セル"状態と称する)に初期化される。
次に、図７に示す画素データ書込行程Ｗcでは、アドレスドライバ６が、上記メモリ３から供給された画素駆動データビットＤＢに応じたパルス直流電圧を有する画素データパルスを生成する。例えば、アドレスドライバ６は、画素駆動データビットＤＢの論理レベルが"１"である場合には高直流電圧の画素データパルスを生成し、"０"である場合には低直流電圧(０ボルト)の画素データパルスを生成する。そして、アドレスドライバ６は、上記画素データパルスを１表示ライン分毎にグループ化した画素データパルス群ＤＰ1〜ＤＰnを、図７に示す如く順次、列電極Ｄ1〜Ｄmに印加する。更に、かかる画素データ書込行程Ｗcでは、Ｙ行電極ドライバ８が、上記画素データパルス群ＤＰ1〜ＤＰn各々の印加タイミングと同一タイミングにて負極性の走査パルスＳＰを発生し、これを図７に示す如く行電極Ｙ1〜Ｙnへと順次印加して行く。尚、かかる走査パルスＳＰは、図７に示す如く上記スイッチング素子Ｓ２１をオフ状態、スイッチング素子Ｓ２２をオン状態にすることによって発生する。この際、上記走査パルスＳＰが印加された表示ラインと、高直流電圧の画素データパルスが印加された"列"との交差部の放電セルにのみ放電(選択消去放電)が生じる。かかる選択消去放電により、この放電セル内に保持されていた壁電荷は消滅し、この放電セルは、後述する発光維持行程Ｉcにおいて発光(維持放電)することができない状態(以下、"非発光セル"状態と称する)に推移する。一方、走査パルスＳＰが印加されながらも低直流電圧の画素データパルスが印加された放電セルには上記選択消去放電は生起されず、この放電セルは、上記一斉リセット行程Ｒcにおいて初期化された状態、つまり"発光セル"の状態を維持する。
【００２８】
かかる画素データ書込行程Ｗcによれば、ＰＤＰ１０の各放電セルは、入力映像信号に基づく画素データに応じて"発光セル"状態又は"非発光セル"状態のいずれか一方の状態に設定されるのである。
次に、図７に示す発光維持行程Ｉcにおいては、Ｘ行電極ドライバ７及びＹ行電極ドライバ８各々内のスイッチング素子Ｓ１〜Ｓ４及びＳ１１〜Ｓ１４を図の如きオン・オフシーケンスにて動作させることにより、正極性の維持パルスＩＰX及びＩＰYを発生する。Ｘ行電極ドライバ７及びＹ行電極ドライバ８各々は、これら正極性の維持パルスＩＰX及びＩＰYを図７に示す如く交互に繰り返し行電極Ｘ及びＹに印加する。この際、各発光維持行程Ｉc内で印加すべき維持パルスＩＰの回数(又は期間)は、各サブフィールドの重み付けに応じて設定されている。ここで、ＰＤＰ１０内の全放電セルの内で、上記壁電荷が形成されている放電セル、すなわち"発光セル"状態にある放電セルのみが、上記維持パルスＩＰX及びＩＰYが印加される度に維持放電する。つまり、上記画素データ書込行程Ｗcにおいて"発光セル"状態に設定された放電セルのみが、そのサブフィールドの重み付けに対応して設定された回数分だけ維持放電に伴う発光を繰り返し、その発光状態を維持するのである。
【００２９】
以上の如く、本発明においては、前縁部でのレベル変化が緩やかなリセットパルスを全放電セルに印加するにあたり、この前縁部でのレベルが所定レベル(Ｖr又は−Ｖr)に到るまでの時間を、表示画像の平均輝度に応じて調整している。この際、黒表示又は黒表示に極めて近い低輝度な画像を表示する際には高輝度な画像を表示する時に比して、リセットパルスの前縁部でのレベルが所定レベルに到るまでの時間を長くする。かかる調整によれば、放電開始電圧が比較的低い放電セルから放電開始電圧が高い放電セルへと徐々にリセット放電が生起されて行くので、全放電セルで一斉にリセット放電が生起される場合に比してリセット放電に伴う発光輝度は低下する。
【００３０】
よって、本発明によれば、黒表示又は黒表示に極めて近い低輝度な画像表示時にはリセット放電に伴う発光輝度が低下するので、この際のコントラスト低下を抑制することができるのである。
尚、上記実施例においては、画素データの書込方法として、予め各放電セルに壁電荷を形成させておき、画素データに応じて選択的にその壁電荷を消去することにより画素データの書込を為す、いわゆる選択消去アドレス法を採用した場合について述べた。
【００３１】
しかしながら、本発明は、画素データの書込方法として、画素データに応じて選択的に壁電荷を形成させるようにした、いわゆる選択書込アドレス法を採用した場合についても同様に適用可能である。
かかる選択書込アドレス法を採用した場合には、上記一斉リセット行程Ｒc内において、リセットパルスＲＰY'の印加直後に、負極性の消去パルスＥＰを図９(ａ)〜図９(ｃ)に示す如く行電極Ｙ1〜Ｙnの各々に一斉に印加する。尚、図９(ａ)は高輝度画像表示時、図９(ｃ)は黒表示又は黒表示に近い低輝度画像表示時、図９(ｂ)は平均的な輝度レベルを有する画像表示時の各場合毎に、リセットパルスＲＰY'及びＲＰX'、消去パルスＥＰ各々の波形と、その印加タイミングを示す図である。
【００３２】
選択書込アドレス法を採用した場合の一斉リセット行程Ｒcでは、リセットパルスＲＰY'及びＲＰX'の印加によって全放電セル内に形成された壁電荷が、図９に示される消去パルスＥＰの印加により全て消滅する。すなわち、かかる消去パルスＥＰに印加に応じて全ての放電セルが"非発光セル"状態に推移するのである。次に、選択書込アドレス法を採用した場合の画素データ書込行程Ｗcでは、上述した如き負極性の走査パルスＳＰと、高直流電圧の画素データパルスとが同時に印加された放電セルのみに放電(選択書込放電)が生じる。ＰＤＰ１０内の全放電セルの内で、上記選択書込放電の生起された放電セル内のみに壁電荷が形成され、この放電セルは、"発光セル"状態に推移する。尚、選択書込アドレス法を採用した場合の発光維持行程Ｉc内での動作は、選択消去アドレス方を採用した場合と同様なので、その説明は省略する。
【００３３】
又、図８(ａ)〜図８(ｃ)及び図９(ａ)〜図９(ｃ)に示す実施例においては、リセットパルスＲＰY'(ＲＰX')の前縁部でのレベル変化を曲線状にしているが、図１０(ａ)〜図１０(ｃ)の如き直線状であっても構わない。
要するに、表示画像の平均輝度が高い場合にはリセットパルスＲＰY'(ＲＰX')の前縁部でのレベル変化率を図１０(ａ)に示す如く大にし、一方、表示画像の平均輝度が低い場合にはそのレベル変化率を図１０(ｃ)に示す如く小に調整するのである。
【００３４】
【発明の効果】
以上の如く、本発明においては、前縁部でのレベル変化が緩やかなリセットパルスを全放電セルに印加するにあたり、この前縁部でのレベルが所定レベルに到るまでの時間を、表示画像の平均輝度に応じて調整する。
よって、黒表示又は黒表示に極めて近い低輝度な画像表示時には、リセットパルスの前縁部が上記所定レベルに到るまでの時間を長くすれば、リセット放電に伴う発光輝度が低下し、この際のコントラスト低下を抑制することができる。
【図面の簡単な説明】
【図１】プラズマディスプレイ装置の概略構成を示す図である。
【図２】発光駆動フォーマットの一例を示す図である。
【図３】１サブフィールド内においてＰＤＰ１０に印加される駆動パルスと、その印加タイミングを示す図である。
【図４】本発明による駆動方法に従ってプラズマディスプレイパネルの駆動を行うプラズマディスプレイ装置の構成を示す図である。
【図５】図４に示されるプラズマディスプレイ装置で採用される発光駆動フォーマットの一例を示す図である。
【図６】Ｘ行電極ドライバ７及びＹ行電極ドライバ８の内部構成を示す図である。
【図７】スイッチング素子Ｓ１〜Ｓ５、Ｓ１１〜Ｓ１６、Ｓ２１及びＳ２２各々のオン・オフシーケンスと、これらスイッチング素子の動作によって生成される各種駆動パルスと、その印加タイミングを示す図である。
【図８】表示画像の輝度毎にリセットパルスＲＰ'の波形を示す図である。
【図９】選択書込アドレス法を採用した場合に一斉リセット行程Ｒc内で印加するリセットパルスＲＰ'の波形と、消去パルスＥＰとを示す図である。
【図１０】リセットパルスＲＰ'の他の波形を示す図である。
【符号の説明】
２  平均輝度測定回路
７  Ｘ行電極ドライバ
８  Ｙ行電極ドライバ
１０  ＰＤＰ
【図１】
0004160236.tif 000002
【図２】
0004160236.tif 000003
【図３】
0004160236.tif 000004
【図４】
0004160236.tif 000005
【図５】
0004160236.tif 000006
【図６】
0004160236.tif 000007
【図７】
0004160236.tif 000008
【図８】
0004160236.tif 000009
【図９】
0004160236.tif 000010
【図１０】
0004160236.tif 000011