(57)【特許請求の範囲】
【請求項１】
表示画面上にシリアル・デジタル・データ・ストリームのアナログ波形を表示するアナログ波形表示装置であって、
上記シリアル・デジタル・データ・ストリームからクロックを再生するクロック再生手段と、
特定のプロトコルを決める制御手段と、
上記特定のプロトコル及び上記クロックから求めた上記シリアル・デジタル・データ・ストリームの単一のデータ・ワードの時間と水平方向の長さが等しいカーソルを生成するカーソル生成手段と、
上記クロック及び上記特定のプロトコルを受け、上記カーソルにより範囲が定められたアナログ波形表示部分をデコードして英数字のデータを発生するデコーダ手段とを具え、
上記表示画面上に上記アナログ波形、上記カーソル及び上記英数字のデータを表示することを特徴とするアナログ波形表示装置。
【請求項２】
上記カーソルが上記アナログ波形表示の上記単一のデータ・ワードを囲む強調された囲いであることを特徴とする請求項１記載のアナログ波形表示装置。
【請求項３】
上記カーソルが上記アナログ波形表示に沿って上記単一のデータ・ワードの間に延びた直線状バーであることを特徴とする請求項１記載のアナログ波形表示装置。
【請求項４】
表示画面上にシリアル・デジタル・データ・ストリームのアナログ波形を表示するアナログ波形表示方法であって、
上記シリアル・デジタル・データ・ストリームからクロックを再生し、
特定のプロトコルを決め、
上記特定のプロトコル及び上記クロックから求めた上記シリアル・デジタル・データ・ストリームの単一のデータ・ワードの時間と水平方向の長さが等しいカーソルを生成し、
上記カーソルにより範囲が定められたアナログ波形表示部分を、上記クロック及び上記特定のプロトコルに応じて、デコードして英数字のデータを発生し、
上記表示画面上に上記アナログ波形、上記カーソル及び上記英数字のデータを表示することを特徴とするアナログ波形表示方法。
【請求項５】
上記カーソルが上記アナログ波形表示の上記単一のデータ・ワードを囲む強調された囲いであることを特徴とする請求項３記載のアナログ波形表示方法。
【請求項６】
上記カーソルが上記アナログ波形表示に沿って上記単一のデータ・ワードの間に延びた直線状バーであることを特徴とする請求項３記載のアナログ波形表示方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、シリアル・デジタル・データ・ストリームのアナログ波形表示に関し、特にアナログ波形表示からシリアル・デジタル・データ・ストリームの内容情報を提供するアナログ波形表示装置及び方法に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】
【特許文献１】
米国特許第６１０７９８９号
【特許文献２】
米国特許第５２１４７８４号
【０００３】
ＲＳ−２３２Ｃ、ＦｉｒｅＷｉｒｅ、ＵＳＢなど、世の趨勢がシリアル・バスへと動くなか、これらバスに流れるものを観測し把握したいという要求が高まっている。ロジック・アナライザは、パラレル・バスを流れるデジタル・データを分析する機器として長らく使用されているが、データ信号のアナログ波形を表示するものではない。ロジック・アナライザは、どちらかと言えば、グループ化したデータ・ワードを分析するものである。２０００年８月２２日発行の米国特許第６１０７９８９号には、グループ化したデータ・ワードの表示をインタープリット（解釈）するためのカーソルの一例が記載されている。この特許は、グループ化したデータ・ワードのバイナリ（２進形式）表示を強調表示する適応(adaptive)カーソルを記載している。このとき、データ・ワードは、予め定義したプロトコルの特定のセグメントに対応した複数のビットである。これは、グループ化したデータ・ワード中の１つのビット位置にカーソルが配置されると、カーソルが配置されたセグメントに関係する全てのビットが強調表示され、対応するセグメントの名前及び値が英数字で表示される。しかし、これは、シリアル・デジタル・データ・ストリームのアナログ波形分析に匹敵する能力を提供するものではない。
【０００４】
オシロスコープは、物理層で起こっていることを表すアナログ波形を捉え、表示するのには大変優れている。しかし、デジタル・データ・バスを流れる情報を理解するためには、ほとんど役に立たない。最近のオシロスコープは、シリアル・デジタル・データ・ストリーム中の特定のシリアル・アナログ・パターンでトリガをかけるハードウェアを内蔵しており、これについては、例えば１９９３年５月２５日発行の米国特許第５２１４７８４号「定義した検出シーケンスの中から合致した信号を選択的に出力するシリアル・デジタル・データ用のシベント・シーケンス検出器」に記載されている。このハードウエアは、シリアル・デジタル・データをアナログ形式で連続的に観測し、ユーザが検出したいイベント（事象）シーケンス（Sequence）の条件を満たして存在するはずの振る舞い(behavior)を高精度で特定できる方法を提供する。このとき、シリアル・デジタル・データ・ストリーム中のシーケンスと、ユーザの特定したシーケンスとが一致すると、トリガが発生し、そのシリアル・デジタル・データ・ストリームが捉えられ、アナログ波形として処理／表示がなされる。しかし、これでは、捉えたアナログ波形が表すシリアル・デジタル・データ・ストリームに関する物理層より上位の情報の内容については何もわからない。
【０００５】
そこで本発明は、ユーザがアナログ波形からその対応するシリアル・デジタル・データ・ストリームがどのような情報内容を表しているのか理解するのを助けるシリアル・データ・カーソルを提供するアナログ波形表示装置及び方法である。
【０００６】
【課題を解決する為の手段】
本発明は、シリアル・デジタル・データ・ストリームのアナログ波形表示用のシリアル・データ・カーソルに関し、これは特定のプロトコル及びシリアル・デジタル・データ・ストリームから再生したクロックから求めたシリアル・デジタル・データ・ストリーム用のワード・タイム（単一のデータ・ワードの時間）と水平方向の長さが等しいカーソル描写と、人間が理解できる内容で表示するためにカーソル描写で範囲が定められたアナログ波形表示部分をデコードする手段とを具えている。このときカーソル描写は、アナログ波形表示のワード・タイムを囲む強調された囲いとしても良いし、アナログ波形表示に沿ってワード・タイムの間に延びた直線状バーであっても良い。
【０００７】
本発明は、別の見方によれば、シリアル・デジタル・データ・ストリームから情報内容を抽出するシリアル・データ・カーソルであって、シリアル・デジタル・データ・ストリームのアナログ波形を表示する手段と、特定のプロトコル及びシリアル・デジタル・データ・ストリームから再生したクロックから求めたシリアル・デジタル・データ・ストリーム用のワード・タイムと水平方向の長さが等しいシリアル・データ・カーソルの描写をアナログ波形と一緒に表示する手段と、この描写で範囲が定められたアナログ波形の部分をデコードし、その内容を人間が理解できる形式で表示するための手段とを具えるようにしても良い。このとき、この描写が、表示されたアナログ波形のワード・タイムを囲む強調された囲いであっても良いし、アナログ波形表示に沿ってワード・タイムの間に延びた直線状バーであっても良い。
【０００８】
本発明は、また、シリアル・デジタル・データ・ストリームのアナログ波形から内容を抽出するシリアル・データ・カーソルの使用方法を提供する。この使用方法は、シリアル・デジタル・データ・ストリーム用のパラメータを有するデータ・プロトコルをロードするステップと、パラメータ及びシリアル・デジタル・データ・ストリームから再生したクロックからワード・タイムを決定するステップと、ワード・タイムと等しい長さを有するシリアル・データ・カーソルの描写をアナログ波形と一緒に表示するステップと、アナログ波形のシリアル・データ・カーソルで範囲が定められた部分をデコードし、その内容を人間が理解できる形式で提供するステップとを具えている。このとき、パラメータから特定されるシリアル・デジタル・データ・ストリームの特性に従ってトリガを生成するステップと、トリガに従ってアナログ波形を捕捉するステップとを更に具えるようにしても良い。また、シリアル・データ・カーソルで範囲を定めた部分をパラメータの中の特定のパラメータと比較するステップと、この部分が特定のパラメータと等しくなるまでシリアル・データ・カーソルをビット・タイム単位で変化させるステップとを更に具えても良い。
【０００９】
本発明を更に別の観点から見れば、シリアル・データ・カーソル表示装置であって、シリアル・デジタル・データ・ストリームを受けてアナログ波形として表示するための表示データを生成する手段と、シリアル・デジタル・データ・ストリームから再生したクロック及び所望のプロトコルから求めたシリアル・デジタル・データ・ストリームのワード・タイムと水平方向の長さが等しいシリアル・データ・カーソルの描写データを生成する手段と、アナログ波形とシリアル・データ・カーソルの描写とを組み合わせて表示する表示手段と、表示手段においてシリアル・データ・カーソルの描写で範囲が定められたアナログ波形の部分と対応するシリアル・デジタル・データ・ストリームの部分をデコードし、人間が理解できる形式で表示手段に表示させる演算手段とを具えている。
【００１０】
本発明によるシリアル・データ・カーソルは、ユーザがシリアル・デジタル・データ・ストリームのアナログ波形からどのような情報が流れているのかを理解するのを助けるものである。シリアル・デジタル・データ・ストリームは、トリガ／捕捉（アクイジション）モジュール及びクロック再生(recovery)モジュールに入力され、そのアナログ波形からデータが捕捉されると共に、クロックを再生して生成する。なお、シリアル・デジタル・データ・ストリームを、再生クロックと一緒にプロトコル分析モジュールにも入力してシリアル・デジタル・データをバイナリ・データ・ストリームに変換し、このバイナリ・データ・ストリームからフレーミング・データ・ワードを特定することで、トリガ／捕捉モジュールに代わるトリガ発生源としてトリガを生成するようにしても良い。どのイベント（事象）においても、再生クロックはシリアル・デジタル・データ・ストリームで表されるプロトコル用のワード・サイズのパラメータと一緒にカーソル生成回路に入力され、シリアル・データ・カーソルが生成される。捕捉したアナログ波形及びシリアル・データ・カーソルは、適切な表示手段で表示するために表示処理手段で処理される。また、捕捉したアナログ波形及び再生クロックは、シリアル・データ・カーソルで指定されるデータ・ワードをデコード（復号）するため、プロトコル分析モジュールに入力される。シリアル・データ・カーソルは、強調表示した囲いとして表示したり、アナログ波形表示に直線状のバーを重ねたり、上下に配置したりして表示しても良く、水平方向の長さがシリアル・デジタル・データ・ストリームのプロトコル及び再生クロックで定まるワード・タイムと時間的に等しくなっている。
【００１１】
本発明の目的、利点及び新規な特徴は、特許請求の範囲及び添付図とあわせた以下の説明から明らかとなろう。
【００１２】
【発明の実施の形態】
図１は、本発明によるシリアル・データ・カーソルを用いる装置の一例のブロック図である。シリアル・デジタル・データ・ストリームは、キャプチャ（捕捉）メモリ１６を有するトリガ／捕捉モジュール１２と、再生クロックを供給するクロック再生モジュール１４に入力される。このとき更に、シリアル・デジタル・データ・ストリームを、再生クロックと一緒にプロトコル分析モジュール（プロトコル・デコーダ）１８に入力しても良い。トリガ／捕捉モジュール１２は、捕捉したアナログ波形データを出力し、これはプロトコル分析モジュール１８及び表示処理回路２０に供給される。プロトコル分析モジュール１８は、例えば、バイナリ（２進）形式、１６進形式、英数字など、人間が読める形式にデコード（復号）したデータを表示処理回路２０に供給する。再生クロックは、カーソル生成回路２２に入力される。カーソル生成回路２２は、シリアル・データ・カーソルを表示処理回路２０に供給する。表示処理回路２０は、捕捉したアナログ波形データ、デコード・データ及びシリアル・データ・カーソルを組み合わせたものを、表示画面２６を有する表示器２４に供給する。制御回路２８は、捕捉したアナログ波形データに対するシリアル・データ・カーソルの位置に加えて、プロトコル・パラメータをプロトコル分析モジュール１８及びカーソル生成回路２２に供給する。
【００１３】
図２は、捕捉したアナログ波形のデータ表示からシリアル・デジタル・データ・ストリームの内容に関する情報を提供する方法を示すフローチャートである。このとき、制御回路２８は、プロトコル分析モジュール１８にプロトコルをロードする（３０）。このプロトコルには、エンコード方法（encoding）、ビット数、フレーミング（framing）、ワード・サイズなど、観測されるシリアル・デジタル・データ・ストリームを記述する複数のパラメータ(parameters)が含まれる。カーソル生成回路２２は、再生クロック及びワード・サイズから、シリアル・データ・カーソルとして、水平方向の長さがシリアル・データ・ストリーム中の１つのワード・タイムに時間的に比例した囲い（箱形状）又は直線状バーなどの描写を表示用に生成する（３２）。例えば、再生クロックに基づいてビット周期が１００ナノ秒であるときの８ビット・ワードに対しては、シリアル・データ・カーソルの描写は８００ナノ秒となる。シリアル・データ・カーソルは、表示画面２６に表示される捕捉したアナログ波形を囲んだり、下線を引いたり、線を波形に重ねたりといった形で表示される（３４）。表示したアナログ波形データのシリアル・データ・カーソルで範囲を定めた部分は、プロトコル分析モジュール１８でデコードされ（３６）、その結果得られるビット・パターンが、２進形式、１６進形式、ＡＳＣＩＩ（American Standard Code for Information Interchange：情報交換用米国標準コード）など、ユーザの理解しやすい形式で表示される（３８）と共に、プロトコルに従ってインタープリット（解釈）される。ユーザがシリアル・データ・カーソルの位置を変更する（４０）と、シリアル・データ・カーソルが表示されたアナログ波形データを横断すると共に、各位置での情報がデコードされて表示される。シリアル・デジタル・データ・ストリーム及び再生クロックからプロトコル分析モジュール１８が生成するか又は上述の米国特許第５２１４７８４号に従ったアナログ・パターンとして導き出した、適用するプロトコルに従ったフレーミング・ワードを表すシリアル・データ・パターンに基づくトリガを利用し（４２）、処理がスイッチＳＷ１、ＳＷ２及びＳＷ３のパス１を通過し、これによってシリアル・デジタル・データ・ストリームをキャプチャ・メモリ１６に捕捉（４４）しても良い。このときシリアル・デジタル・データ・ストリームのあるフレームについて、その最初のワード・タイムから捕捉を開始すると良い。シリアル・データ・カーソルは、最初は第１ワード・タイムの位置に配置されるが、シリアル・データ・カーソルを移動させると、これに対応して１ワード・タイム又は１ビット・タイム単位で移動し、そして、表示されたアナログ波形のカーソルで範囲を定めた部分に関するプロトコル分析モジュール１８からのデコード・データもこれに対応する形で表示される。
【００１４】
この他、スイッチＳＷ１、ＳＷ２及びＳＷ３中の数字２で示すパスによる上述と異なるトリガを用いたケースでは、次のような動作となる。立ち上がり又は立ち下がりエッジなどによる通常のトリガに応答してシリアル・デジタル・データ・ストリームが捕捉されると共に表示され（４４）、これにシリアル・データ・カーソルが重ねて表示され（３４）、これに対応する捕捉したアナログ波形データがプロトコル分析モジュール１８によってバイナリ（２進形式データ）に変換される（３６）。このバイナリは、プロトコルに従ってプロトコル分析モジュール１８によってフレームの開始部分のパターンと比較される（４６）。もしフレームの開始部分が検出されない場合（４８）には、表示したアナログ波形データに沿ってシリアル・デジタル・データ・ストリーム用フレームの開始部分のような既知情報の内容を認識（検出）できるまで自動又は手動でシリアル・データ・カーソルをビット・タイム単位で移動しても良い（５０）。続いて、フレーム開始部分の後のデータ開始部分に達するまでシリアル・データ・カーソルを１ワード・タイム移動しても良い（５２）。続いて、シリアル・データ・カーソルをワード・タイム単位又はビット・タイム単位で移動する（４０）ようにして、上述の如くシリアル・デジタル・データ・ストリームの情報の内容をインタープリット（解釈）していくようにしても良い。
【００１５】
図３は、本発明によるシリアル・データ・カーソルとアナログ波形を一緒に表示した表示画面の一例を示す平面図である。表示画面２６には、シリアル・デジタル・データ・ストリームのアナログ波形５６が表示される。アナログ波形５６は、サンプル点の連続で構成され、その上にシリアル・データ・カーソル（ここでは、箱型の囲い５８で示す破線で強調して囲まれた領域）が、プロトコルに従った１つのデータ・ワードに対応するアナログ波形データの表示部分を囲む形で重ねて表示される。シリアル・データ・カーソルの別の形態としては、直線形状のバー５９をアナログ波形データ５６を表示した下（図３に示す）又は上に表示するようにしても良い。配置Ａにある囲い５８は、表示の如くデコードしたバイナリ値（２進形式の値）を有しており、更には所望の内容ラベルについてプロトコルに従い（図示せずも）８進形式、１６進形式又は英数字で値を表示するようにしても良い。囲い５８は、１ビット・タイム増加させることによって配置Ｂとしても良いし、また、１ワード・タイム増加させることによって配置Ｃとしても良く、これらと一緒に図示の如くデコードで得られる結果もバイナリ（２進形式）で表示画面２６に表示される。シリアル・デジタル・データ・ストリームをバイナリ（２進形式）表示にデコードすることについては、プロトコル分析モジュール１８において周知技術を用いて行えば良い。
【００１６】
以上のように、本発明は、波形表示装置で使用されるシリアル・データ・カーソルに関するもので、その長さがシリアル・デジタル・データ・ストリームの特定のプロトコルで定まるワード・タイムに等しくなっており、シリアル・データ・カーソルで定めた範囲のアナログ波形をデコードしてシリアル・デジタル・データ・ストリームから人間が理解できる形式の情報内容を提供する。加えて、フレームの開始部分など、プロトコルの特定のパラメータを用いてトリガをかけても良く、これによると初期状態でシリアル・データ・カーソルがシリアル・デジタル・データ・ストリームの任意のフレームの最初のデータ・ワードを強調表示するようになる。更に、アナログ波形のデコードした部分を特定のプロトコルと比較し、シリアル・デジタル・データ・ストリーム中にその特定パラメータが見つかるまでシリアル・データ・カーソルをビット・タイム単位で増加させるようにしても良い。
【図面の簡単な説明】
【図１】本発明によるシリアル・データ・カーソルを用いる装置の一例のブロック図である。
【図２】本発明によるシリアル・データ・カーソルの使用方法を示すフローチャートである。
【図３】本発明によるシリアル・データ・カーソルとアナログ波形を一緒に表示した表示画面の一例を示す平面図である。
【符号の説明】
１２  トリガ／捕捉モジュール
１４  クロック再生モジュール
１６  キャプチャ・メモリ
１８  プロトコル分析モジュール（プロトコル・デコーダ）
２０  表示処理回路
２２  カーソル生成回路
２４  表示器
２６  表示画面
２８  制御回路
【図１】
0004041865.tif 000002
【図２】
0004041865.tif 000003
【図３】
0004041865.tif 000004