(57)【特許請求の範囲】
【請求項１】
半導体チップの収納凹部となる側壁部に配線パターンが形成された両面基板を接着層を介して圧着することにより多層プリント配線板を形成し、
前記多層プリント配線板にスルーホール形成用孔を形成し、
前記スルーホール形成用孔が形成された多層プリント配線板を無電解めっき液に浸漬することにより多層プリント配線板の全体に無電解めっき層を形成し、その後、当該多層プリント配線板の表面にスルーホール形成用孔部分を開口させたレジストを形成し、
次いで、電気めっきを行うことにより前記無電解めっき層が形成されたスルーホール形成用孔にめっき層を形成し、
前記レジストを剥離した後に、多層プリント配線板に露出している無電解めっき層を除去するエッチングを行うことでスルーホールを完成させ、
前記スルーホール内に導電性樹脂を埋め込んだ後に、めっき処理を施すことにより前記スルーホールの開口部にボールパッドを形成し、
さらに、多層プリント配線板に接着層を介して放熱板を接合することを特徴とした半導体パッケージの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体チップを搭載するための収納凹部が形成された多層配線基板からなる半導体パッケージの製造方法に関するものである。
【０００２】
【従来の技術】
近年、半導体チップの高機能化および高集積化に伴い、その半導体チップに対応したパッケージの多ピン化、小型化は重要な課題となっている。多ピン化、小型化に適したパッケージとして、片側面に多数のＩ／Ｏピンが立設されたＰＧＡ（ピン・グリッド・アレイ）がもっとも普及している。この系列とは別に、更にファイン化したものとしてＢＧＡ（ボール・グリッド・アレイ）がより適したパッケージとして注目されている。
【０００３】
ＢＧＡは、例えば、図９に示すような多層プリント基板３０を用いている。該多層プリント基板３０は中間基板３１，３２及び最外層となる基板３３，３４とが接着層３５，３６，３７を介して積層された後、加圧接着された構造となっている。
【０００４】
中間基板３１，３２は、絶縁基材３８，３９の表裏に配線パターン４０，４１，４２，４３が形成された両面基板であり、図９に示すように貫通孔３１ａ，３２ａを備えている。そして、該貫通孔３１ａ，３２ａの側壁部にも配線パターン４０ａ，４２ａが形成されている。基板３３および基板３４も絶縁基材４４，４５からなり、基板３４には貫通孔３４ａが形成され、基板３３には半導体チップを搭載する搭載部３３ａが設けられている。
【０００５】
詳しくは、この貫通孔３１ａ，３２ａ，３４ａ及び搭載部３３ａによって半導体チップの収納凹部４６が形成され、各貫通孔３１ａ，３２ａ，３４ａは搭載部３３ａから遠いものほど大きな開口面積を有している。つまり、中間基板３１，３２の貫通孔３１ａ，３２ａの周縁が階段状に露出している。そして、配線パターン４０，４１，４２，４３の露出部分における端部には、複数のボンディングパッド４７が形成され、該パッド４７と収納凹部４６上に置かれる半導体チップとがボンディングワイヤを用いて接続されるようになっている。
【０００６】
さらに、多層プリント基板３０の表裏となる面にはランド４８が設けられており、該ランド４８および配線パターン４０，４１，４２，４３間を接続するためのスルーホール４９が形成されている。詳しくは、スルーホール４９には導体層５０が形成され、ランド４８とスルーホール４９とは導体層５０により電気的に接続するようになっている。
【０００７】
また、図９に示すように半導体パッケージ（ＢＧＡ）の上面のランド４８には、ボールパッド部４８ａが設けられており、このボールパッド部４８ａ上にはんだボール５１が形成され、図示しないマザーボード（主基板）側との導通を図るようになっている。より詳しくは、スルーホール４９内には図９に示すように絶縁樹脂５２が充填され、スルーホール４９からズレた位置に配置するボールパッド部４８ａ上に、はんだボール５１が形成されている。
【０００８】
この半導体パッケージにおいて、収納凹部４６に半導体チップが搭載されたときには、該チップの電極とボールパッド部４８ａとは、ボンディングパッド４７、配線パターン４０，４１，４２，４３、スルーホール４９を介して電気的に接続するようになっている。
【０００９】
なお、本例において配線パターン４０はグランドＶｓｓであり、配線パターン４１，４３は信号線である。さらに、配線パターン４２は電源Ｖｄｄである。
【００１０】
【発明が解決しようとする課題】
ところで、このような半導体パッケージを形成する場合では、図９に示すように収納凹部４６における貫通孔３１ａ，３２ａの周縁が階段状に露出し、ボンディングパッド４７及び配線パターン４０，４１，４２，４３が露出した状態となるので、最外層となる基板３３，３４の表面に配線パターン等、つまり、本例では、ランド４８を形成する場合やスルーホール４９に導体層５０を形成する場合には、露出しているボンディングパッド４７や配線パターン４０，４１，４２，４３をエッチング液やめっき液等から保護する必要がある。このため、ランド４８やスルーホール４９の導体層５０の形成が終了するまでは、図９の２点鎖線に示すように、基板３４の貫通孔３４ａとなるべき箇所が蓋部３４ｂで覆われた状態となっている。そして、ランド４８やスルーホール４９の導体層５０を形成した後、蓋部３４ｂを座ぐり加工により除去（蓋取り加工）することで、収納凹部４６における配線パターン４０，４１，４２，４３及びボンディングパッド４７を露出するようにしていた。
【００１１】
このように図９に示す半導体パッケージでは、露出しているボンディングパッド４７や配線パターン４０，４１，４２，４３をエッチング液等から保護するために、最外層の基板３３，３４が必要となっていた。つまり、配線パターン４０，４１，４２，４３は電源Ｖｄｄ、グランドＶｓｓおよび信号線のための配線パターンを形成すればよいため、配線の高密度化を行うことができれば、２つの両面基板３１，３２のみで実施することが可能であるが、前述のような製造方法の制約、即ち、露出部におけるボンディングパッド４７や配線パターン４０，４１，４２，４３を保護する必要があるため、最外層の基板３３，３４が必要となっていた。
【００１２】
これに加え、この最外層の基板３４における貫通孔３４ａの側壁部は、蓋取り加工法にて形成されるので加工時にドリル等の刃が当たることになり、この側壁部には図９に示すように配線パターンを形成することができず、多層プリント基板３０の表裏に形成されるランド４８と配線パターン４０，４１，４２，４３との接続はスルーホール４９や図示しないビアホールにて行わねばならなかった。その結果、スルーホール４９やビアホールの形成による実装面積の増加や配線の自由度の低下を伴うため、多層プリント基板３０における配線パターン４０，４１，４２，４３の高密度化を行うことができなかった。このため、半導体パッケージの小型化を達成することができなかった。
【００１３】
本発明は上記の課題を解決するためなされたものであり、その目的は、基板の配線の高密度化を行うとともに小型化することのできる半導体パッケージの製造方法を提供することにある。
【００１４】
【課題を解決するための手段】
上記の課題を解決するために、請求項１に記載の発明では、半導体チップの収納凹部となる側壁部に配線パターンが形成された両面基板を接着層を介して圧着することにより多層プリント配線板を形成し、前記多層プリント配線板にスルーホール形成用孔を形成し、前記スルーホール形成用孔が形成された多層プリント配線板を無電解めっき液に浸漬することにより多層プリント配線板の全体に無電解めっき層を形成し、その後、当該多層プリント配線板の表面にスルーホール形成用孔部分を開口させたレジストを形成し、次いで、電気めっきを行うことにより前記無電解めっき層が形成されたスルーホール形成用孔にめっき層を形成し、前記レジストを剥離した後に、多層プリント配線板に露出している無電解めっき層を除去するエッチングを行うことでスルーホールを完成させ、前記スルーホール内に導電性樹脂を埋め込んだ後に、めっき処理を施すことにより前記スルーホールの開口部にボールパッドを形成し、さらに、多層プリント配線板に接着層を介して放熱板を接合することをその要旨としている。
【００１６】
以下、本発明の「作用」を説明する。
請求項１に記載の発明によれば、配線パターンが形成された複数の基板を積層することにより、半導体チップを収納する収納凹部を有する半導体パッケージが形成される。該半導体パッケージにおいて、最外層となる基板は配線パターンが表裏面に形成された両面基板であって、収納凹部の一部をなす最外層となる両面基板の側壁には配線パターンが形成されている。
【００１７】
その結果、従来技術の蓋取り加工法で必要であった内層の配線パターンを保護するために設けられていた最外層の基板が不要となる。つまり、基板層数の低減が可能となり、製造工程を低減でき、生産効率の向上を図ることができる。
【００１８】
また、スルーホール上に、はんだボールを形成するためのボールパッドを形成でき、配線の高密度化を図ることができる。
【００１９】
【発明の実施の形態】
以下、本発明を具体化した実施形態を図面に基づき詳細に説明する。
図１に示すように本半導体パッケージ１は、多層プリント基板２と放熱板３とから構成されている。多層プリント基板２は表裏に導体層が形成された２つの両面基板４，５を絶縁材からなる接着層６を介して積層して形成されている。つまり、多層プリント基板２は４つの導体層を持ついわゆる４層基板である。両面基板４，５は、例えば、ガラスエポキシ製の基材からなる絶縁基材７，８と、その基材７，８の表裏に設けられた配線パターン（導体層）１０，１１，１２，１３とからなる。なお、本実施の形態においては、中間基板となる基板が設けられておらず、両面基板４，５がともに最外層の基板となっている。
【００２０】
図１に示すように放熱板３と多層プリント基板２とは接着層１４により接合され、半導体チップの収納凹部１５が形成されている。詳しくは、両面基板４に貫通孔４ａが設けられ、両面基板５の前記貫通孔４ａに対応する位置に、貫通孔４ａよりも開口面積の大きな貫通孔５ａが設けられている。つまり、両面基板４の上面に形成されている配線パターン１１において、貫通孔４ａの周縁に形成されている配線パターン部分１１ａが露出するようになっている。加えて、両面基板４の下面に形成されている配線パターン１０は、収納凹部１５となる基板４の側壁に沿って上面まで延設されており、図１に示すように、配線パターン１０の側壁部１０ａと、上面部１０ｂも露出している。さらに、配線パターン１０，１１の露出部分における端部には、複数のボンディングパッド１６が設けられている。そして、放熱板３において多層プリント基板２との接合部を形成しない部分が半導体チップの搭載部３ａとなり、該搭載部３ａに半導体チップが搭載され、半導体チップとボンディングパッド１６とはボンディングワイヤを用いて接続するようになっている。このように、貫通孔４ａ，５ａおよび搭載部３ａにより半導体チップの収納凹部１５が形成される。
【００２１】
この多層プリント基板２には、配線パターン１０，１１，１２，１３を電気的に接続するためのスルーホール１７が前記半導体チップの収納凹部１５の周囲に多数かつ千鳥状に形成されている。スルーホール１７はスルーホール形成用孔に銅めっき層１８，１９を析出させることによって形成される。さらに、スルーホール１７には導電性樹脂２０が充填されており、この導電性樹脂２０の表面部に金めっき処理を行うことでボールパッド２１が形成されている。つまり、スルーホール１７の開口部にボールパッド２１が形成される。
【００２２】
さらに、本実施形態においては、最外層（最上層）となる両面基板５の下面に形成されている配線パターン１２は、収納凹部１５となる基板５の側壁に沿って上面まで延設されている。つまり、図１に示すように、配線パターン１２の側壁部１２ａと、上面部１２ｂが形成されている。そして、配線パターン１２の上面部１２ｂの端部には、複数のボンディングパッド１６が設けられ、さらに、配線パターン１３の収納凹部１５側の端部１３ａにも、複数のボンディングパッド１６が設けられている。即ち、配線パターン１２の上面部１２ｂの端部に設けられたボンディングパッド１６は側壁部の配線パターン１２ａを介して両面基板５の下面に形成されている配線パターン１２と接続されるようになっている。そして、両面基板５の上面に形成されるボンディングパッド１６も、両面基板４の上面に形成されるボンディングパッド１６と同様に、収納凹部１５に搭載される半導体チップとボンディングワイヤを用いて接続されるようになっている。
【００２３】
このような半導体パッケージ１に半導体チップが搭載されたときには、半導体チップと、ボールパッド２１とは、ボンディングパッド１６、配線パターン１０，１１，１２，１３、スルーホール１７、図示しないビアホールにより電気的に接続される。そして、ボールパッド２１にはんだボール（バンプ）２２が形成され、該はんだボール２２により図示しないマザーボード（主基板）の配線と接続される。
【００２４】
なお、本実施形態においては、配線パターン１０はグランドＶｓｓであり、配線パターン１１，１３は信号線である。また、配線パターン１２は電源Ｖｄｄである。半導体パッケージ１に搭載される半導体チップのＩ／Ｏ端子の数は通常、３００〜７００個であり、本実施形態では４００個のものにおいて実施され、各信号の割合は、およそＶｓｓ端子１５％、Ｖｄｄ端子１５％、信号線７０％である。さらに、半導体チップにおける電源Ｖｄｄ端子およびグランドＶｓｓ端子は、共通配線に接続することが可能であるので、本実施形態では、配線パターンの簡素化のためグランドＶｓｓと電源Ｖｄｄ用の配線パターン１０，１２は両面基板４，５の下面の一面に設けられている。つまり、配線パターン１０，１２はプレーン層となるように形成されている。このようにすれば、半導体パッケージ１の実効インダクタンスを低減でき、スイッチングノイズを低減できる。
【００２５】
次に、半導体パッケージ１の製造方法を図２〜図８を用いて説明する。
図２に示すように、公知のサブトラクティブ等により絶縁基材７，８に配線パターン１０，１０ａ，１０ｂ，１１，１１ａ，１２，１２ａ，１２ｂ，１３，１３ａが形成された両面基板４，５を、絶縁材からなる接着層６を介して圧着することにより多層プリント基板２を形成する。正確には、ボンディングパッド１６やボールパッド２１となる部分も形成する。ここで用いられる絶縁基材７，８としては、積層セラミック基板またはガラス・エポキシ樹脂製のプリント板があり、ガラス・エポキシ樹脂製のものはセラミック基板と比較して低コストであるという点から、主に量産用として用いられる。
【００２６】
次に、図３に示すように、スルーホール形成用孔１７ａを形成するために、ドリル等によって多層プリント基板２の所定箇所を孔あけする。具体的には、後にボールパッド２１が形成される位置に孔をあける。
【００２７】
そして、多層プリント基板２を無電解めっき液に浸漬することにより、図４に示すように基板２全体に無電解銅めっきを施し、例えば、２μｍ程度の薄い無電解銅めっき層１８を形成する。このとき、配線パターン１０，１１，１２，１３の露出部分に無電解銅めっき層１８が形成されるため、配線パターン１０，１１，１２，１３間は導通状態となる。その後、スルーホール形成用孔１７ａ内にのみ電気めっき層を形成するために、ドライフィルムを用いてスルーホール１７部分を開口させたレジスト（めっきレジスト）２３を形成する。
【００２８】
次いで、図５に示すように電気めっきを施すことで、スルーホール形成用孔内１７ａに銅めっき層１９を析出させる。つまり、収納凹部１５はレジスト２３に覆われているので、この収納凹部１５には電気めっきによる銅めっき層１９が形成されず、スルーホール形成用孔内１７ａでは、無電解銅めっき層１８が電気めっき層１９の下地となる。そして、図６に示すように不要となったレジスト２３を剥離させ、先に形成した無電解銅めっき層１８を軽いエッチングを行うことで除去する。その結果、配線パターン１０，１１，１２，１３の露出部分における無電解銅めっき層１８による導通は非導通状態となり、スルーホール１７が完成する。
【００２９】
引き続き、印刷法により、例えば銀−エポキシ系の導電性樹脂２０を、図７に示すようにスルーホール１７に充填して硬化させた後に、その表面を研磨し平坦化して、めっき処理（例えば、ニッケル−金めっき層を形成するめっき処理）を施すことでボールパッド２１を形成する。そして、このボールパッド２１に、はんだボール２２を形成する。
【００３０】
さらに、図８に示すように絶縁性の接着層１４を介して放熱板３としての銅板を接合することによって、半導体パッケージ１を製造する。なお、半導体パッケージ１に半導体チップを搭載して使用するときには絶縁性樹脂にて電気的接続部分（例えば、半導体チップの電極とボンディングパッド１６との接続部分等）の封止（樹脂モールド）が行われる。
【００３１】
さて、以下に本実施形態において特徴的な作用効果を列挙する。
（１）配線パターン１０，１１，１２，１３が形成された２つの両面基板４，５を積層することにより、半導体チップを収納する収納凹部１５を有する半導体パッケージ１が形成され、該半導体パッケージ１において、最外層（最上層）となる両面基板５には、収納凹部１５の一部をなす側壁に配線パターン１２ａが形成されている。さらに、最外層（最下層）となる両面基板４には、収納凹部１５の一部をなす側壁に配線パターン１０ａが形成されている。
【００３２】
その結果、図１のように、両面基板５は最外層（最上層）となるために、従来は前述したように収納凹部１５の一部をなす側壁には配線パターン１２ａを形成することができず、両面基板５の外側面に設けられたボンディングパッド１６と両面基板５の内側面に設けられている配線パターン１２との接続は、スルーホール１７やビアホールを用いて行わねばならなかったが、本実施形態では、スルーホール１７やビアホールによる接続に加え、側壁部の配線パターン１２ａを用いて行うことができ、配線の高密度化を図ることができる。
【００３３】
同様に、本実施形態では、両面基板４は最外層（最下層）となるが、両面基板４の内側面に設けられたボンディングパッド１６と両面基板４の外側面に設けられている配線パターン１０との接続を、側壁部の配線パターン１０ａを用いて行うことができる。
【００３４】
つまり、スルーホール１７やビアホールを用いて行っていた接続を両面基板４，５の側壁部に形成された配線パターン１０ａ，１２ａにより行うことが可能となり、スルーホール１７やビアホールの数を減少させることができる。従って、スルーホール１７やビアホールを形成することによる実装面積の増加や、配線の引き回し等による実装面積の増加を防止でき、半導体パッケージ１の小型化を図ることができる。
【００３５】
（２）従来は、図９のようにスルーホール４９に絶縁樹脂５２を充填しているため、はんだ濡れ性に劣っている絶縁樹脂上には、はんだ層が形成できず、スルーホール４９からずれた位置にボールパッド部４８ａを形成し、該ボールパッド部４８ａに、はんだボール（はんだバンプ）５１を形成するようにしていたが、図１に示すようにスルーホール１７に導電性樹脂２０を充填しているので、スルーホール１７の開口部にはんだ濡れ性に優れる金めっき層を形成して、はんだボール２２と接続可能なボールパッド２１を形成することができ、ボールパッド２１の狭ピッチ化や配線パターン１３の高密度化が可能となり、半導体パッケージ１を小型化することができる。つまり、本パッケージ１においては大型化を回避しつつ多ピン化を達成することができる。
【００３６】
（３）グランドＶｓｓおよび電源Ｖｄｄのための配線パターン１０，１２をプレーン層としているので、配線の引き回しが不要となり、回路設計に好都合なものとなる。加えて、実効インダクタンスが低減でき、スイッチングノイズが低減できるので、電気的にも信頼性が高いものとなる。詳しくは、電源パターン及びグランドパターンには大電流が流れ、ノイズが発生しやすいが、電源及びグランド用の配線パターン１０，１２をプレーン層とすることによりノイズを低減することができる。即ち、周辺機器へ与える電磁波妨害及び周辺機器から受ける電磁波の影響を、ともに軽減できる。また、電源線及びグランド線に流れる電流による発熱も抑制できる。
【００３７】
さらに、放熱板３が設けられているので半導体チップにて発生する熱が放熱板３を介して放散されるとともに好適なノイズ対策となる。
従って、本パッケージ１は搭載される半導体チップの高機能化に伴う多ピン化や処理の高速化によるスイッチングノイズ等を低減でき、より好ましいものとなる。
【００３８】
（４）図９を用いて説明した蓋取り加工法のように、多層プリント基板３０の内部に空洞部がある状態でスルーホール４９やランド４８（ボールパッド４８ａ）を形成するのではなく、多層プリント基板２の外層に配線パターン１３が形成されている状態からスルーホール１７を形成している。つまり、従来は、２枚の中間基板としての両面基板３１，３２を保護するために、上下に絶縁基材としての基板３３，３４が必要となり４枚の基材３８，３９，４４，４５が必要であったが、本実施形態においては、両面基板４，５を構成する２枚の絶縁基材７，８にて形成される。このように上記製造方法にて本パッケージ１を製造した場合では、基板層数を低減でき、薄くすることができる。さらに、製造工程のプロセスも減少するのでコストの低減を行うことができる。
【００３９】
さらには、従来技術の図９に示す半導体パッケージ（ＢＧＡ）に、放熱板３を取り付けようとした場合には、半導体チップが搭載される基板３３もざぐり加工により開口させる必要があるが、本実施形態では、開口させるための加工も必要なく、容易に放熱板３を接合することができる。従って、製造工程を低減でき、生産効率の向上を図ることができる。
【００４０】
また、無電解銅めっき層１８が電気めっき層１９の下地層となっているため、スルーホール１７内に電気めっき層１９を確実に析出することができ、さらに、めっき層１８，１９がともに銅めっき層であることから、ヒートサイクルによるめっき層１８，１９間の剥離等を防止することができる。
【００４１】
なお、本発明の実施形態は以下のように変更してもよい。
・本実施形態では、両面基板４，５を２枚積層したものにおいて実施していたが、これに限定せず、複数の基板を積層するものにおいて実施してもよい。例えば、図１に示す両面基板４，５の間に、さらに両面基板を介在させて形成し、３枚、４枚・・・の両面基板を積層したものにおいて実施してもよい。さらには、内側に介在させる基板は両面基板に限らず、絶縁基材と配線パターンが交互に積層された多層基板を用いてもよい。つまり、最外層の基板において収納凹部となる側壁に配線パターンが形成されたもので有ればよい。
【００４２】
・本実施形態では、導電性樹脂２０をスルーホール１７に充填することによってスルーホール１７上にボールパッド２１を形成し、実装密度を高めるものであったが、側壁の配線パターン１０ａ，１２ａを形成することにより、必要な実装密度の向上を得ることができれば、図９に示す従来技術のように絶縁樹脂５２を充填してもよい。
【００４３】
・スルーホール１７に形成される銅めっき層１８，１９の代わりに、例えば、銅−ニッケル複合めっき層、銅−コバルトめっき層、ニッケルめっき層を形成してもよい。しかし、実施形態のような銅めっき層１８，１９であるほうが、電気的特性、放熱性およびコスト性等の観点から好ましい。
【００４４】
・本実施形態では、銀−エポキシ樹脂の導電性樹脂２０を用いたがこれに限定せず、例えばシリコン系の導電性樹脂等の材料を用いてもよい。
・放熱板３として銅板が用いられていたが、これに限定せず、例えば、りん青銅板、アルミニウム板、アルマイト板等の金属板を使用することができ、また、金属板のみに限定されることはなく、例えばアルミナ板、セラミックス基板を用いることができる。
【００４５】
・グランドＶｓｓ用の配線パターン１０と放熱板３は絶縁性の接着層１４を介して接合されていたが、導電性の接着層を用いて行ってもよく、さらに、はんだ等により接続固定するものであってもよい。このようにすれば、放熱性、耐ノイズ性により優れたものとなる。
【００４６】
・外部に露出している部分の配線パターン（ボールパッド部分は除く）１０，１３を湿気等から保護するために、レジスト等によって被覆するようにしてもよい。
【００４７】
・上記実施形態では、ＢＧＡに具体化したが、それ以外のタイプのパッケージ、例えば、片側面に多数のＩ／Ｏピンが立設されたＰＧＡ（ピン・グリッド・アレイ）において実施してもよい。
【００５１】
【発明の効果】
以上詳述したように、請求項１に記載の発明によれば、従来技術の蓋取り加工法で必要であった内層の配線パターンを保護するために設けられていた最外層の基板が不要となる。つまり、基板層数の低減が可能となり、製造工程を低減でき、生産効率の向上を図ることができる。
【００５２】
また、スルーホール上に、はんだボールを形成するためのボールパッドを形成でき、配線の高密度化を図ることができる。
【図面の簡単な説明】
【図１】実施形態の半導体パッケージの断面図。
【図２】実施形態の半導体パッケージの製造方法を示す部分概略断面図。
【図３】実施形態の半導体パッケージの製造方法を示す部分概略断面図。
【図４】実施形態の半導体パッケージの製造方法を示す部分概略断面図。
【図５】実施形態の半導体パッケージの製造方法を示す部分概略断面図。
【図６】実施形態の半導体パッケージの製造方法を示す部分概略断面図。
【図７】実施形態の半導体パッケージの製造方法を示す部分概略断面図。
【図８】実施形態の半導体パッケージの製造方法を示す部分概略断面図。
【図９】従来技術における半導体パッケージの断面図。
【符号の説明】
１…半導体パッケージ、４，５…両面基板、１０，１１，１２，１３…配線パターン、１５…収納凹部。
【図１】
0004037520.tif 000002
【図２】
0004037520.tif 000003
【図３】
0004037520.tif 000004
【図４】
0004037520.tif 000005
【図５】
0004037520.tif 000006
【図６】
0004037520.tif 000007
【図７】
0004037520.tif 000008
【図８】
0004037520.tif 000009
【図９】
0004037520.tif 000010