(57)【特許請求の範囲】
【請求項１】
多項式計算機であって：
並列入力、直列入力および直列出力を有する直列-並列乗算器；
第１および第２部分を有する直列アキュムレータであって、並列入力と、直列入力と、および前記直列−並列乗算器の前記直列入力に結合された直列出力とを有する直列アキュムレータ；
前記直列−並列乗算器の前記直列出力に結合された第１入力と、前記直列アキュムレータの前記直列出力に結合された第２入力と、前記直列アキュムレータの前記直列入力に結合された出力とを有する加算器；および
前記直列−並列乗算器の並列入力から被乗数項を直列−並列乗算器にロードするコントローラであって、該コントローラは、前記直列−並列乗算器の並列入力から加数項を前記直列アキュムレータの第１部分にロードし乗数項を前記直列アキュムレータの第２部分にロードし、前記乗数項を前記直列アキュムレータの前記直列出力から前記直列−並列乗算器の直列入力にシフトし、被乗数項と乗数項の積を生成し、この積を前記直列−並列乗算器の前記直列出力から前記加算器の第１入力に移管し、加数項を前記直列アキュムレータの前記直列出力から前記加算器の第２入力に移管し、前記積と前記加数項との和を前記直列アキュムレータの前記第１部分に移管させるコントローラ；
を備えることを特徴とする多項式計算機。
【請求項２】
前記直列アキュムレータの前記出力と前記直列−並列乗算器の前記直列入力を結合するラッチを更に備えることを特徴とする請求項１記載の多項式計算機。
【請求項３】
前記ラッチは、前記コントローラが前記乗数項を前記直列アキュムレータの前記直列出力から前記直列−並列乗算器の直列入力へシフトする場合に透過モード(transparent mode)で動作することを特徴とする請求項２記載の多項式計算機。
【請求項４】
前記直列アキュムレータの前記直列出力と前記加算器の前記第２入力を結合するゲートを更に備えることを特徴とする請求項１記載の多項式計算機。
【請求項５】
前記ゲートは、前記加数項を前記直列アキュムレータの前記直列出力から前記加算器の前記第２入力へ移管し、前記コントローラが前記乗数項を前記直列アキュムレータの前記直列出力から前記直列−並列乗算器の前記直列入力へシフトする場合に前記直列アキュムレータの前記第２部分の内容が移管することを防止する請求項４記載の多項式計算機。
【請求項６】
請求項１記載の多項式計算機であって、更に：
信号を提供する検出素子；および
複数の較正係数を格納するメモリ；
を備え、前記コントローラは前記検出素子により提供された前記信号に依存して前記直列−並列乗算器の並列入力から被乗数項を直列−並列乗算器にロードし、該コントローラは前記メモリ内に格納された複数の較正係数の内のあるものに依存して前記直列−並列乗算器の並列入力をから加数項を前記直列アキュムレータの第１部分にロードし、前記メモリ内に格納された複数の較正係数の内の他のものに依存して乗数項を前記直列アキュムレータの第２部分にロードし、前記乗数項を前記直列アキュムレータの前記直列出力から前記直列−並列乗算器の直列入力にシフトし、被乗数項と乗数項の積を生成し、この積を前記直列−並列乗算器の前記直列出力から前記加算器の第１入力に移管し、加数項を前記直列アキュムレータの前記直列出力から前記加算器の第２入力に移管し、前記積と前記加数項との和を前記直列アキュムレータの前記第１部分に移管させる多項式計算機。
【請求項７】
前記直列アキュムレータの前記第１部分に結合される出力回路を更に備え、前記積および加数項の和に依存して検出素子により検出された信号を表わす出力信号を提供する請求項６記載の多項式計算機。
【請求項８】
前記直列アキュムレータの前記直列出力を前記直列−並列乗算器の前記直列入力に結合するラッチを更に備えることを特徴とする請求項６記載の多項式計算機。
【請求項９】
前記直列アキュムレータの前記直列出力と前記加算器の前記第２入力を結合するゲートを更に備えることを特徴とする請求項６記載の多項式計算機。
【請求項１０】
前記ラッチは、前記コントローラが前記乗数項を前記直列アキュムレータの前記直列出力から前記直列−並列乗算器の前記直列入力へシフトする場合に透過モードで動作することを特徴とする請求項８記載の多項式計算機。
【請求項１１】
前記ゲートは、前記加数項を前記直列アキュムレータの前記直列出力から前記加算器の前記第２入力へ移管し、前記コントローラが前記乗数項を前記直列アキュムレータの前記直列出力から前記直列−並列乗算器の前記直列入力へシフトする場合に前記直列アキュムレータの前記第２部分の内容が移管することを防止する請求項９記載の多項式計算機。
【請求項１２】
前記検出素子が、圧力信号および温度信号の両者を提供する温度依存圧力検出素子より成ることを特徴とする請求項６記載の多項式計算機。
【請求項１３】
前記圧力検出素子が、ピエゾ抵抗圧力検出素子より成ることを特徴とする請求項１２記載の多項式計算機。
【請求項１４】
前記直列アキュムレータが、再巡回型(recirculating)直列アキュムレータより成ることを特徴とする請求項１１記載の多項式計算機。
【請求項１５】
前記検出素子が、圧力信号および温度信号の両者を提供する温度依存圧力検出素子より成ることを特徴とする請求項１４記載の多項式計算機。
【請求項１６】
前記圧力検出素子が、ピエゾ抵抗圧力検出素子より成ることを特徴とする請求項１５記載の多項式計算機。
【請求項１７】
コントローラと、メモリと、第１および第２の部分を有する直列アキュムレータと直列−並列乗算器を備えた演算回路とを備えた演算回路に結合された検出素子を有するセンサを較正するために利用する多項式計算方法であって：
前記検出素子により物理現象を検出して検出信号を提供する段階；
前記コントローラが、前記検出素子により提供された前記検出信号に基づいた被乗数項を、前記直列−並列乗算器にロードする段階；
前記コントローラが、加数項を前記メモリから前記直列アキュムレータの前記第１部分にロードし、かつ、乗数項を前記メモリから前記直列アキュムレータの前記第２部分にロードする段階；
前記コントローラが、加数項を前記直列アキュムレータの前記第２部分に直列にシフトする一方、前記乗数項を前記直列アキュムレータから前記直列−並列乗算器にシフトし、被乗数項と乗数項の積を形成する段階；および
前記コントローラが、前記積と前記加数項を前記直列アキュムレータの前記第１部分に移管する段階；
より成ることを特徴とする多項式計算方法。
【発明の詳細な説明】
産業上の利用可能性
本発明は一般にセンサ特に較正用センサに結合されるのに適した多項式計算機に関する。
背景技術
一般に物理現象を検出するためおよびその物理現象に応答して信号を提供するため検出装置(センサ)が広く使用されている。たとえば、温度計は物理的な状態温度を目に見える信号すなわちガラス円筒内の水銀柱の高さ(線分)に変換する。温度検出装置の他の例としては熱電対があり、これは物理的な状態温度を電気信号に変換するものである。センサの信号を意義あらしめるためには、その信号を特定の物理現象に対応させて解釈する必要がある。上記の線分はそれが意義を有するためにはガラス円筒内において正しい位置にあることが求められ、この線分を正しい位置に配置させるプロセスは較正(calibration)として知られている。較正中にあっては、センサは１つまたは複数の既知の物理状態に委ねられ、その応答が観測される。このような既知の状態に対してセンサの応答を観測することにより、広範な状態範囲にわたってセンサの応答を予測可能にする。
圧力センサは、圧力たとえばタイヤ内の圧力量を示す信号を提供する装置である。他の種類のセンサと同様に、圧力センサもそれを有意義なものとするためには較正が必要である。ピエゾ抵抗圧力センサとして知られる圧力センサの類は、検出圧力を示す電圧信号を提供する。ピエゾ圧力センサはその製品用途においていくつかの問題を提起する。たとえばピエゾ抵抗検出素子は比較的低レベルの電圧信号を提供するに過ぎない場合がある。さらにピエゾ抵抗検出素子は、温度変化に敏感な信号を提供し、この信号が圧力変化に対して線形でない変化を示す場合もある。さらに、検出素子ごとの信号電圧特性も一定でないことが懸念される。このため、広範囲な動作温度および圧力にわたって充分に正確な高精度のセンサ出力を与えるため、センサの出力に対して特殊な調整回路が必要となる。低コストで大量生産可能であり、製品ごとのばらつきに対する信頼性(part-to-partrepeatability)の高い装置でが望まれる。
低コストの信号調整の手法に、一般にセンサの製造中における較正プロセス中に調整されるアナログ回路を利用するものがある。これは例えば抵抗回路網に結合された増幅器回路を利用するものである。この場合、抵抗回路網は可融性のフューズ・リンク(fusible link)に結合された多数の抵抗素子を備える。調整可能な精度に限度はあるが、様々な抵抗値を設定して増幅器回路網から許容できる出力を提供することが可能である。他の製品用途にあっては、抵抗回路網がレーザ・トリミング(laser trimming)可能な抵抗素子を備えるものがある。較正プロセスにおいて、これらの抵抗素子はレーザを利用してトリミングされ、抵抗値が補正され、増幅器回路網から許容できる出力を提供するものである。いずれの製品用途にしても、フューズ・リンクおよび／またはレーザ・トリミング素子のための処理工程において、回路にアクセスする必要がある。このため製造プロセスの自由度(option)が制限されてしまう。また、ある製品用途にあっては、オフセット(offset)、感度および線形性を独立に補償することが困難な場合もある。さらに、較正を行った後の製造工程で誤差が導入されると最終的な製品でそれを補償することができなくなってしまう。また、レーザ・トリミング工程を行うには高価な装置が必要となり、さらには製造工程における時間短縮の要請に反することも懸念される。
他の製品用途にあっては、検出素子を電気的に較正するものがある。電気的な較正に適したセンサは、適切な信号処理回路を介して検出素子と、較正で必要となるものを格納したメモリとに結合されるマイクロプロセッサを備える。較正段階において、検出素子は様々な既知の動作状態のもとでテストが行われる。較正値が設定されメモリに格納される。動作時にあっては、較正手法および較正値を利用してマイクロプロセッサが作動し、センサ出力を提供する。しかしながらこのようなマイクロプロセッサを利用する手法は製品を非常に高価なものにしてしまうばかりか、自動車および同様な製品用途において一般的に見受けられるこの種の自己内臓型(self-contained)センサは物理的に極めて大きくなってしまう。ディジタル信号処理装置(DSP)を使用する他の技法も、低コストで大量生産によりセンサを提供することは困難であり、高コストおよび多目的DSPシステムの複雑性を招く虞がある。たとえばこれらの手法では、一般にランダム・アクセス・メモリ(RAM)格納部ならびに並列乗算器、並列加算器および関連回路を備える算術論理演算装置(ALU)を必要としてしまう。これらの素子はコスト効率等を妨げてしまうことが懸念される。
したがって、コスト効率の良い電気的に較正される検出素子が望まれている。さらに、フューズ・リンクおよび／またはレーザ・トリミングに関する処理工程の制約を克服し、計算効率が高く、高価で大規模なマイクロプロセッサの必要性を排除する装置が望まれている。
【図面の簡単な説明】
図１は検出素子に結合された従来の信号調整回路を示す概略図である。
図２は本発明の好適実施例による信号調整回路を示すブロック図である。
図３は本発明の好適実施例による図２の信号調整回路において利用される多項式計算機を示すブロック図である。
図４ないし図11は本発明の好適実施例による多項式計算機の動作を順番に示す回路ブロック図である。
図12は本発明の他の実施例による検出システムのブロック図である。
発明を実施するための最良の形態
本発明による電気的に較正されるセンサにおいて、検出素子出力が較正回路に結合される。較正回路は計算効率が高く、温度変化補償、部品のばらつきに対する補償(part-to-part variation compensation)、検出素子出力に対する線形化およびスケーリング化を行い、有意義なセンサ出力信号を提供する。較正手法は、較正回路の一部として実行される特定の多項式による解決手法(polynomialsolution)を利用する。検出素子は較正される前に製造およびパッケージ化が行われ、較正後に誤差が導入されることを防止する。パッケージ化されたセンサ(検出回路)は較正され、多数の較正値が較正回路のメモリに保持され、これらの較正値は検出素子の信号処理における較正の過程でアクセスされる。本発明による較正回路および多項式による解決手法は多くの種類のセンサで使用することが可能であり、以下に説明する実施例、特にピエゾ抵抗圧力検出装置に関する実施例に限定されるべきものではない。
図１は従来のセンサ10を示し、信号調整回路14に結合された検出素子12を備え、この信号調整回路は増幅器16,18および複数の抵抗素子20-28を備える。増幅器16,18および抵抗素子20-28は、検出素子12の出力を調整および増幅して許容できる出力信号を提供するように機能する。この従来の技術にあっては、一般に抵抗素子20-28は、検出素子となる半導体チップが搭載される基板上又はその半導体チップに直接堆積される薄膜材料上に堆積された厚膜材料である。製造プロセス中に較正を行う際には、抵抗材料がレーザ・トリミングされ、その抵抗値を変化させることにより較正が行われる。高性能検出素子を低コストないし安価に設計することが優先される場合、そのような工程を行うことは多くの工程および性能に対して不利益となる。他の形態にあっては、抵抗20-28が複数の抵抗値を有し、所望の抵抗値を得るためにフューズ・リンクを利用してそれらの抵抗を結合または分離する。
図２は本発明の好適実施例による検出装置(センサ)100を示し、このセンサは信号調整回路104に結合された検出素子102を備える。検出素子は温度依存圧力検出素子を備え、圧力信号および温度信号の両者を提供する。検出素子は、圧力出力信号および温度出力信号を別々に有する単独のセンサを利用して構成することも可能であり、圧力センサおよび温度センサを別々に利用して構成することも可能である。信号調整回路104は単独の集積回路チップとして構成することが好ましく、圧力信号事前調整回路(pressure signal pre-conditioning circuit)106、温度信号事前調整回路108、マルチプレクサ110(MUX)、アナログ・ディジタル／ディジタル・アナログ変換器112、電気的に消去およびプログラム可能な読み出し専用メモリ(EEPROM)114、制御メモリ・レジスタ116、多項式計算機118、入力／出力コントローラ(I/O)120、出力フィルタ122、および出力ドライバ124を備える。ADC/DAC 112はアナログ・ディジタル変換器およびディジタル・アナログ変換器が組み合わさったものであることが好ましい。しかしながら、当業者であれば本発明の精神から逸脱することなくADCおよびDAC装置を別々に備えるようにすることも可能であろう。更に回路104は、クロック発生器128に結合した発振器126を備え、この発振器は当該技術分野で良く知られているように更なる回路素子に結合するのに適した出力を有する。更に当業者であれば、サウンド設計手法(sound design practice)により、回路104が過電圧保護機能、動作電圧発生器、パワー・オン・リセット機能およびテスト・ロジック(図示せず)等を備えるようにすることも可能であろう。
検出素子102は、当該技術分野で良く知られているような半導体チップの一部として形成され圧力信号を提供するピエゾ抵抗検出素子であることが好ましい。好適実施例にあっては検出素子102は個別素子として形成可能であり、信号調整回路104(図２)に結合され、または処理回路チップの一部として組み込まれる。検出素子102は更に、検出素子102の温度を示す温度信号を提供する。他の実施例にあっては、別個の温度検出装置が設けられ温度信号を提供することも可能である。検出素子102の出力は比較的低レベルの信号であり、一般に温度依存性があり、ばらつき変動(part-to-part variation)の影響を受ける。検出素子102の出力は所定の非線形性を有する。したがって、検出素子102の出力は信号調整回路104により調整され、有意義な電圧範囲における温度補償された実質的に線形な信号を提供する。
特に、検出素子102からの圧力出力信号103,105および温度出力信号107は、圧力106および温度事前調整回路108にそれぞれ結合され、検出素子からの出力信号103,105,107に対して初期フィルタ処理、増幅、およびオフセットの付加が行われる。圧力および温度信号に対する事前調整信号は、マルチプレクサ110を介してADC/DAC 112に選択的に結合される。ADC/DAC 112は事前調整された信号を利用して動作し、ディジタル圧力信号および温度信号をそれぞれ提供する。
ADC/DAC 112は比率計量装置(ratiometric device)であることが好ましい。すなわちADC/DAC 112は、センサ100の出力が供給電圧に比例するように供給電圧に比例して動作することが好ましい。
ADC/DAC 112からのディジタル圧力および温度信号は、バス130を介して制御レジスタ116および多項式計算機118に結合される。図３に示すように、制御レジスタ116はアナログ・ディジタル(A/D)レジスタ318、格納レジスタB(320)、格納レジスタC(322)を備える。各レジスタ318-322はバス130を介して多項式計算機118、ADC/DAC 112および信号調整回路内の関連する他の回路に結合される。EEPROM 114はデータ格納部を有し、特に複数の較正係数324を格納する。多項式計算機118からの出力信号は、バス130を介してADC/DAC 112に結合され、ディジタル信号がアナログ出力信号に変換される。このアナログ出力信号はフィルタ122を利用して濾波され、増幅され、出力ドライバ124から出力される。I/O制御装置120は、最少数のピン132,133,135を利用して外部からセンサ100に対してEEPROM 114への書込みのようなアクセスおよび操作するための機能を与える。
図３を参照しつつ多項式計算機118について説明する。好適実施例にあっては、多項式計算機118はASIC装置内の信号調整回路104の一部として形成されるディジタル信号処理装置(DSP)として構成される。特に、多項式計算機118は計算効率の高い多項式解決手段であり、センサ100内で使用するのに適しており、アナログ等価回路を利用することおよびそれに付随する困難性を除去し、マイクロプロセッサを利用する場合その他のディジタル手法による解決手段におけるコストおよびサイズに関する制約を克服するものである。特に、検出素子102の出力を較正するため、制御ブロック326の制御の下多項式計算機118は以下の多項式を計算する：
Vo=a0+a1VX+a2VX2+(a3+a4VX+a5VX2)VY+(a6+a7VX+a8VX2)VY2  (a)
ここで、VXは外乱可変入力であり好適実施例ではディジタル化された温度信号であり、VYは検出された状態であり好適実施例ではディジタル化された圧力信号であり、Voは補償されたディジタル出力である。各係数a0-a8は較正プロセスにより定められ、これらは以下のものを補償するために使用される：オフセット、感度、非線形性、オフセットの温度係数、感度の温度係数、非線形性の温度係数、オフセットの温度非線形性および感度の温度非線形性等である。
式(a)は、検出された変数に対して所望の補償された出力を提供する。この出力は外乱変数の影響および検出素子の特性に対して補償されている。ここで留意すべきことは、これらの較正係数の独立性である。このため、外乱変数さらには検出素子の特性に対する信号の補償は、独立して補償することが可能になる。
本発明の好適実施例によれば、多項式計算機118は以下の一般式の多項式を高率的に計算することに適している。
(c0+c1K)                (b)
VX=VT(ディジタル化された温度信号)とし、VY=VP(ディジタル化された圧力信号)とすると、式(a)は次のように分解することが可能である。
Vo=C+(B+AVP)VP          (c)
ここで、
C=a0+(a1+a2VT)VT        (d)
B=a3+(a4+a5VT)VT        (e)
A=a6+(a7+a8VT)VT        (f)
多項式計算機118は、式(b)の計算を繰り返し行うことにより非常に効率的な計算方法で式(a)の解を提供することが可能である。
図３に示すように、多項式計算機118は16ビット毎の直列−並列乗算器306、１ビット加算器314、および２つの16ビット並列セグメント310,312にそれぞれアドレス可能であるように設けられた32ビット・シリアル・アキュムレータ308を備える。ディジタル化された温度および圧力信号は、16ビット並列セグメントの入力レジスタ302にロードされる前に、ADC/DAC 112から受信され、A/Dレジスタ318内に格納される。格納レジスタB 320および格納レジスタC 322は、多項式計算機118の計算中に中間的な値を一時的に格納する。制御ブロック326は回路動作に必要なタイミングを生成する。更に、ラッチ304およびマルチプレクサ316も描かれているがこれらについては後述する。マルチプレクサ316はNAND論理ゲートを使用して構成されることが好ましい。以下、マルチプレクサ316を単にゲートと呼ぶ。
図４ないし図11は、式(e)の式計算を実行するための動作を示す。(c),(d),(f)の式計算も同様に実行することが可能である。図４において、a4入力(多項式計算機118において加算される項として使用される)が、アキュムレータ308の16最上位ビット(MSB)にロードされ、a5入力(多項式計算機118において乗ずる乗数項として使用される)が、アキュムレータ308の16最下位ビット(LSB)にロードされ、被乗数項VTが入力レジスタ302から直列−並列乗算器306にロードされる。ラッチ304はそのまま維持され(透過)(transparent)、ゲート316の出力はゼロに維持される。この場合において、セグメント312のLSBは乗算器306の直列入力328に結合される。直列−並列乗算器306の直列出力は加算器314の第１入力に結合され、その出力はセグメント310のMSBに結合される。アキュムレータ308および直列−並列乗算器306は16サイクルでクロックされる。その結果を図５に示す。a5VTの16LSBがアキュムレータ308の16MSBに直列にシフトされ、セグメント310のa4はアキュムレータ308のセグメント312の16LSBにシフトされる。
図６は多項式計算機118が加算する加数項a4を加算する状況を示す。ラッチ304はa5の符号ビット(MSB)を保持するようセットされる。ゲート316の出力はゼロからアキュムレータ308のLSBに切り替えられ、アキュムレータ308のLSBセグメント312は加算器314の第２入力に向けられる。これにより、a4(16ビット値)がa5VTの16MSBに加算することが可能になり、次の16クロックでこの計算が行われる。図７は全32クロックが終わった後の結果を示す。a4+a5VTの32ビット値が計算され、アキュムレータ308内に保持される。
図８はB=a3+(a4+a5VT)VTの結果を得るためのものである。セグメント310内のa4+a5VTの16MSBはバス130を介してセグメント312に移管され、a3がアキュムレータ308のセグメント310の16MSBにロードされる。図４ないし７に示されたプロセスが繰り返される。ラッチ304はそのまま維持され(透過)、ゲート316の出力はゼロに維持される。アキュムレータ308および乗算器306は16サイクルでクロックされる。図９はその結果を示す：(a4+a5VT)VTの16LSBがアキュムレータ308のセグメント310の16MSB内にあり、a3がアキュムレータ308のセグメント312の16LSBにシフトされる。
図10はa3を加える様子を示す。ラッチはa4+a5VTの符号ビット(MSB)を保持するようセットされる。また、ゲート316の出力はゼロからアキュムレータ308のLSBに切り替えられる。これにより、次の16クロック・サイクルによりa3(16ビット値)を(a4+a5VT)VTの16MSBに加算することが可能になる。図11はその結果を示す。a3+(a4+a5VT)VTまたはBの32ビット値が計算され、アキュムレータ308内に格納される。セグメント310内のa3+(a4+a5VT)VTの16MSBは格納レジスタ320に移管される。そして、上述したのと同様な手法でCの値が計算され、格納レジスタ322内に格納される。
このようにして求めたA,B,Cの値を組み合わせて式(c)を計算する。Aの値はこれら３つの計算される値の内最後のものであり、アキュムレータ308は後の処理のためにAの値を保持する。こうして、Aの値のために更なる格納手段を要せず、多項式計算機118の効率的な計算を行うことが可能になる。Aの16MSBはバス130を介してセグメント310からセグメント312に並列に直ちに移管される。Bの値はセグメント310にロードされ、ディジタル化された圧力信号VPはA/Dレジスタ318および入力レジスタ302を介して直列−並列乗算器306にロードされる。B+AVPは先に述べたようにして計算され、その16MSBがセグメント310からセグメント312に移管される。Cの値がセグメント310にロードされ、最終的な値C+(B+AVP)VPまたはVoが計算される。
多項式計算において、格納レジスタ310および322は他の処理機能部のものを利用し、その製品用途に要するチップ面積を節約することも可能である。効率的な多項式計算機118によりシリコン効率が向上し、このため低電力消費となり、独立型の(stand alone)センサの一部として容易に組み込むことが可能になる。さらに、付加的な格納レジスタを利用すること、または好適には他の処理部の格納レジスタを一時的に利用すること、更に高精度の計算を行う制御ブロック326を採用すること等が可能である。
較正センサ100を製造した後に信号処理回路104の物理的な変更は要しないので、製造が容易であり環境的にロバスト性のある(environmentally robust)パッケージ内に封止することが可能である。製造ラインの終了部におけるテスト工程において、パッケージ化されたセンサが較正テスト部に取り付けられる。出力、電源およびグランドの電気接続がピン132,133,135を介して行われ、センサは様々な既知の圧力および温度条件に委ねられる。センサの出力が観測され、較正係数がそのデータから式(a)にしたがって決定される。所与の複数のデータ点により、式(a)に適切な較正係数が導出される。センサはその後「書込」モードに置かれ、EEPROM 114がアクセスされ、その較正係数が書き込まれる。較正係数が適切にEEPROM 114に書き込まれると、センサは動作モードに置かれる。
センサ100は多項式計算機118における変更に対して容易に対応することが可能であるが、特に較正プロセスが容易である。上述したように、多項式計算機118はより高次の多項式であっても容易に計算を行うことが可能である。較正係数を変更するための較正プロセスを利用し、センサ出力を圧力および温度入力の関数として変化させることが可能である。センサ感度、線形性、オフセット、および温度に対する特性は、較正係数を適切に選択することによって特定のセンサ用途に合わせることが可能である。このような電気的な較正プロセスにより、各センサがその分野で一意的に区別可能であるように電気的な識別要素を書き込むことが可能になる。ある種の用途ではこのようなことが重要である。
図12は本発明の他の実施例に係るセンサ・システム100’を示す。センサ・システム100’はセンサ100と同様であるが、センサ100では１つの検出素子102が信号調整回路104に結合されていた点で異なり、複数の検出素子102a,102bないし102nが信号バス136を介してマルチプレクサ134(MUX)に結合され、このマルチプレクサはバス138を介して各検出素子の出力を信号調整回路104’に結合する。検出素子102a-102nは、先に述べたのと同様に、一般にいずれの種類の検出素子でも良い。信号調整回路104’は、概して信号調整回路104と同様であるが、複数の検出素子の各々に対する較正係数をEEPROM 114が保持する点で異なる。マルチプレクサ134は信号調整回路104’から分離して描かれているが、信号調整回路104’の一部とすることも本発明の範疇にある。図12に示されているように、センサ100’は、特定用途に必要とされる多くの異なる検出出力を計算することに適しており、この場合において信号検出回路104’のサイズを実質的に増大させず、信号調整回路104’の一部をなす多項式計算機118を適宜再利用する。
以上本発明を電気的に較正されるピエゾ抵抗圧力センサの好適実施例を例にとって説明を行ってきた。特に本発明のセンサは、センサの特性を特徴づける多項式に対する解を提供する特定のおよび非常に適切な多項式計算機を備える。本発明の用途は上述した特定のセンサに限定されない。たとえば本発明は、加速度および化学組成の物理変数のようなものを検出するセンサに対しても容易に応用することが可能である。
本発明によるセンサ100によれば、フューズ・リンクおよび／またはレーザ・トリミング素子に関連したプロセス処理の制約を含む前記した従来の問題の少なくとも一部を解決し、計算効率を高め、高価で大きなマイクロプロセッサ素子の必要性を取り除くことを可能にする。
【図１】
0004149006.tif 000002
【図１２】
0004149006.tif 000003
【図２】
0004149006.tif 000004
【図３】
0004149006.tif 000005
【図４】
0004149006.tif 000006
【図５】
0004149006.tif 000007
【図６】
0004149006.tif 000008
【図７】
0004149006.tif 000009
【図８】
0004149006.tif 000010
【図９】
0004149006.tif 000011
【図１０】
0004149006.tif 000012
【図１１】
0004149006.tif 000013