(57)【特許請求の範囲】
【請求項１】
半導体基板（１）の表面に凹凸を有するパターンを形成したのち、前記半導体基板（１）上に絶縁膜（４）を形成し、この絶縁膜（４）を研磨して平坦化させた半導体装置の製造方法において、
前記凹凸を有するパターンの凸側に対応する位置を開口させたマスクを用いたエッチングを施し、前記絶縁膜（４）に第１の凹部（６）を形成する工程と、
前記第１の凹部（６）の内部を含む前記絶縁膜（４）の上に、該絶縁膜（４）よりも研磨速度が遅くなるマスク層（７）を配置する工程と、
前記マスク層（７）と共に前記絶縁膜（４）のうち突出した凸部（８）を研磨することにより、前記絶縁膜（４）を平坦化させる工程と、を含み、
前記第１の凹部（６）を形成する工程では、前記第１の凹部（６）の深さが、前記絶縁膜（４）のうち前記凹凸を有するパターンの凹側の上に配置されることによってできた第２の凹部（５）と比べて、深くなるようにすることを特徴とする半導体装置の製造方法。
【請求項２】
半導体基板（１）を用意する工程と、
前記半導体基板（１）のうちの素子分離領域が開口したパターンを有する第１のマスクを用いたエッチングを施し、前記半導体基板（１）にトレンチ（３）を形成する工程と、
前記トレンチ（３）の内部を埋め込むように、前記半導体基板（１）上に絶縁膜（４）を形成する工程と、
前記パターンの反転パターンを有する第２のマスクを用いたエッチングを施し、前記絶縁膜（４）に第１の凹部（６）を形成する工程と、
前記第１の凹部（６）の内部を含む前記絶縁膜（４）の上に、該絶縁膜（４）よりも研磨速度が遅くなるマスク層（７）を配置する工程と、
前記マスク層（７）と共に前記絶縁膜（４）のうち突出した凸部（８）を研磨することにより、前記絶縁膜（４）を平坦化させる工程と、を含み、
前記第１の凹部（６）を形成する工程では、前記第１の凹部（６）の深さが、前記絶縁膜（４）のうち前記凹凸を有するパターンの凹側の上に配置されることによってできた第２の凹部（５）と比べて、深くなるようにすることを特徴とする半導体装置の製造方法。
【請求項３】
前記絶縁膜（４）を平坦化させる工程では、前記第１の凹部（６）の底面に配置された前記マスク層（７）の上面まで前記研磨を行ったのち、前記マスク層（７）の除去を行うことを特徴とする請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記凸部の研磨は、ＣＭＰ研磨であることを特徴とする請求項１ないし３のいずれか１つに記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、素子分離としてＳＴＩ（シャロートレンチ分離）構造を採用する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
ＬＳＩの微細化に伴い、サブクォータミクロンデバイスでは、ＳＴＩ構造による素子分離が必須となっている。
このＳＴＩ構造の形成プロセスは以下のようにして行われる。
まず、Ｓｉ基板を用意し、このＳｉ基板を酸化して、酸化膜（ＳｉＯ2 ）を形成する。そして、ＬＰＣＶＤ法により、酸化膜の上にＳｉＮ膜を堆積する。さらに、フォトリソグラフィ技術を用いて、ＳｉＮ膜及びＳｉＯ2 膜をパターニング、エッチングする。
【０００３】
続いて、ＳｉＮ膜及びＳｉＯ2 膜をマスクとしてＳｉ基板をエッチングし、トレンチを形成する。そして、熱酸化によりトレンチのコーナー部分を丸めたのち、ＬＰＣＶＤ法にてトレンチ内部に酸化膜を堆積させる。これにより、トレンチ内部が酸化膜で埋め込まれる。この後、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃａｎｉｃａｌ  Ｐｏｌｉｓｈ）研磨により、トレンチ内部以外に堆積された余分な酸化膜を除去し、Ｓｉ基板の表面を平坦化させる。
【０００４】
このような工程を経て、トレンチ内部をＳＴＩ酸化膜で埋め込んで素子分離を可能としたＳＴＩ構造が形成される。
しかしながら、Ｓｉ基板上に形成されるパターンの疎密の差によって酸化膜の除去速度に違いが生じ、パターン密度が低い場所では酸化膜の除去速度が密度の高いところより速くなり、酸化膜厚が薄くなってしまう。このため、ＳＴＩ膜厚が薄くなるパターン密度の低い場所で、寄生トランジスタを動作させてしまったり、フィールドＶｔの低下を招いたりする等の問題があった。
【０００５】
そこで、特開平９−１０２５３９号公報では、素子分離領域に形成されるトレンチの内部を酸化膜で埋め込んだ後、素子分離領域の反転パターンを有するフォトレジストをマスクとして酸化膜をエッチングし、その後、突出した部分を平坦化するという方法を提案している。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記従来公報に示される方法では均一な平坦化が十分に行えなかった。
本発明は上記問題に鑑みて成され、パターン密度の高低があっても、段差を有するパターン上に絶縁膜を形成したのち、絶縁膜を平坦化する場合において、絶縁膜の平坦化が均一に行えるようにすることを目的とする。
【０００７】
【課題を解決するための手段】
上記問題を解決すべく、本発明者らは、以下の検討を行った。
まず、上記従来公報に示される方法について、反転パターンによるエッチングを行っていない場合と比較しながら、検討を行った。
図５にＣＭＰ研磨を行う前における酸化膜５１の様子を示し、図６にＣＭＰ研磨を行った後における酸化膜５１の様子を示す。以下、図５及び図６に基づいて、上記検討について具体的に説明する。
【０００８】
反転パターンによるエッチングを行っていない場合には、図５（ａ）に示すように、パターン密度の差によって、トレンチ５２の内部を埋め込むために堆積させた酸化膜５１の凹部ａと凹部ｂの幅が異なる。本図では、凹部ａの方が凹部ｂよりも幅広となっている。このような場合、図６（ａ）に示すように、幅の狭い凹部ｂよりも幅の広い凹部ａの方が研磨量が多くなり、酸化膜５１の平坦化が十分に行えない。
【０００９】
そして、上記従来方法の場合には、凹部ａ、ｂに加えて、図５（ａ）に示すように、反転パターンを有するフォトレジストをマスクとして凹部ａ、ｂと同等深さであり、凹部ａ、ｂよりも幅の狭い凹部ｃを形成している。このような場合には、パターン密度差による研磨量の差が少なくなるが、依然として存在するため、図５（ｂ）に示すように、酸化膜５１の平坦化がある程度均一に行えるようになっても十分ではない。具体的には、凹部ａ、凹部ｂ、凹部ｃの順に研磨量が多くなるため、凹部ａの部分が多く研磨される。
【００１０】
このため、本発明者らは、研磨量が最も少なくなる凹部ｃの深さを、研磨量が少なくなる分を見込んだ深さ、つまり、図５（ａ）に示すように、凹部ａ及び凹部ｂよりも深くすることにより、酸化膜５１の膜厚バラツキを減少できると考えた。そして、ＣＭＰ研磨を施したところ、図５（ｃ）に示すように、酸化膜５１の平坦化が均一に行われ、酸化膜５１がほとんど平坦になるという結果が得られた。
【００１１】
そこで、上記問題を解決するため、以下の技術的手段を採用する。請求項１に記載の発明においては、凹凸を有するパターンの凸側に対応する位置を開口させたマスクを用いてエッチングを施し、絶縁膜（４）に第１の凹部（６）を形成する工程と、第１の凹部（６）の内部を含む絶縁膜（４）の上に、該絶縁膜（４）よりも研磨速度が遅くなるマスク層（７）を配置する工程と、マスク層（７）と共に絶縁膜（４）のうち突出した凸部（８）を研磨することにより、絶縁膜（４）を平坦化させる工程と、を含み、第１の凹部（６）を形成する工程では、第１の凹部（６）の深さが、絶縁膜（４）のうち凹凸を有するパターンの凹側の上に配置されることによってできた第２の凹部（５）と比べて、深くなるようにすることを特徴としている。
このように、絶縁膜（４）の研磨速度を遅くすることにより、絶縁膜（４）の膜厚バラツキを低減することができる。また、第１の凹部（６）の深さを第２の凹部（５）よりも深くすることにより、第１の凹部（６）を深くした分で、絶縁膜（４）の研磨量の差を見込むことができる。これにより、絶縁膜（４）の膜厚バラツキを低減することができる。
【００１２】
具体的には、請求項２に示すように、半導体基板（１）のうちの素子分離領域が開口したパターンを有する第１のマスクを用いてエッチングを施し、半導体基板（１）にトレンチ（３）を形成する工程と、トレンチ（３）の内部を埋め込むように、半導体基板（１）上に絶縁膜（４）を形成する工程と、パターンの反転パターンを有する第２のマスクを用いたエッチングを施し、絶縁膜（４）に第１の凹部（６）を形成する工程と、第１の凹部（６）の内部を含む絶縁膜（４）の上に、該絶縁膜（４）よりも研磨速度が遅くなるマスク層（７）を配置する工程と、マスク層（７）と共に絶縁膜（４）のうち突出した凸部（８）を研磨することにより、絶縁膜（４）を平坦化させる工程とを含むＳＴＩ構造を採用した半導体装置の製造方法において、第１の凹部（６）を形成する工程で、第１の凹部（６）の深さが、絶縁膜（４）のうち凹凸を有するパターンの凹側の上に配置されることによってできた第２の凹部（５）と比べて、深くなるようにすることができる。
【００１４】
請求項３に記載の発明においては、絶縁膜（４）を平坦化させる工程では、第１の凹部（６）の底面に配置されたマスク層（７）の上面まで研磨を行ったのち、マスク層（７）の除去を行うことを特徴としている。
このように、マスク層（７）の上面までで絶縁膜（４）の研磨を止め、その後、マスク層（７）を除去するようにすれば、マスク層（７）が配置されていた領域において、絶縁膜（４）を凹ませることができる。このマスク層（７）が配置されていた領域は、素子分離領域以外の領域、つまり能動領域であるため、この能動領域において絶縁膜（４）を凹ませ、素子分離領域において絶縁膜（４）を突出させることができる。このように素子分離領域において絶縁膜（４）を突出させることができるため、後工程で絶縁膜（４）の表面が除去されても、素子分離に必要な膜厚を十分に残すことができる。
【００１５】
なお、上記した括弧内の符号は、後述する実施形態記載の具体的手段との対応関係を示すものである。
【００１６】
【発明の実施の形態】
以下、本発明を図に示す実施形態について説明する。
図１及び図２に、本発明の一実施形態を適用したＳＴＩ構造の製造工程を示し、この図に基づいてＳＴＩ構造の製造工程を説明する。図１、図２は、ＳＴＩ構造が形成される領域のうち、パターンが密な領域Ａと疎な領域Ｂとがある部分を抜き出してたものである。
【００１７】
〔図１（ａ）に示す工程〕
まず、Ｓｉ基板１を用意し、ＬＰＣＶＤ法により酸化膜の上にＳｉＮ膜２を堆積する。なお、このＳｉＮ膜２の形成前に、Ｓｉ基板１を酸化して酸化膜（ＳｉＯ2 ）を形成してもよい。
次に、フォトリソグラフィ技術を用いて、ＳｉＮ膜２をパターニングし、素子分離領域においてＳｉＮ膜２を開口させる。
【００１８】
その後、ＳｉＮ膜２をマスクとしてＳｉ基板１をエッチングし、素子分離領域にトレンチ３を形成する。そして、高温酸化を施してトレンチ３のコーナー部分を丸める。
さらに、トレンチ３の内部を埋め込むように、ＬＰＣＶＤ法により酸化膜（以下、この酸化膜をＳＴＩ酸化膜という）４を堆積させる。このとき、トレンチ３の内部がＳＴＩ酸化膜４で覆われるが、トレンチ３が形成された領域ではＳＴＩ酸化膜４に凹部５が形成された状態となる。
【００１９】
なお、ここでＳＴＩ酸化膜４にてトレンチ３の埋め込みを行ったが、他の絶縁膜、例えばＯ3 −ＴＥＯＳ、ＨＤＰ−ＳｉＯ2 、ＬＰ−ＴＥＯＳ等を用いてもよい。
〔図１（ｂ）に示す工程〕
ＳＴＩ酸化膜４の上に、素子分離領域の反転パターンを有するフォトレジスト（図示せず）を配置したのち、フォトレジストをマスクとしてＳＴＩ酸化膜４をエッチングする。これにより、ＳＴＩ酸化膜４に凹部６が形成される。このとき、ＳＴＩ酸化膜４のエッチング量を、凹部５の深さＳ１よりも大きくすることにより、凹部６の深さＳ２が凹部５の深さＳ１よりも深くなるようにする。
【００２０】
この後、フォトレジストを除去する。
〔図１（ｃ）に示す工程〕
ＳＴＩ酸化膜４の上に、ＣＭＰ研磨による除去速度の遅いマスク層としてのＳｉＮ膜７を堆積する。なお、ここではＳｉＮ膜７をマスク層として用いているが、ＬＰ−ＳｉＮ、Ｐ−ＳｉＮ、ＨＤＰ−ＳｉＯ2 、Ｐ−ＴＥＯＳ、ＢＮ等を用いることもできる。
【００２１】
〔図１（ｄ）に示す工程〕
次に、ＣＭＰ研磨によって、ウェハ上面からＳｉＮ膜７と共にＳＴＩ酸化膜４を除去していく。これにより、最初に、ＳＴＩ酸化膜４の凸部８が除去されていく。
〔図２（ａ）、（ｂ）に示す工程〕
ＣＭＰ研磨を進めて、ＳＴＩ酸化膜４の凸部８をさらに除去していく。このとき、密な領域Ａと疎な領域Ｂとで凹部５、６の幅がそれぞれ異なっているため、凸部８の密度が異なり、凸部８が密な領域ＡではＳＴＩ酸化膜４の研磨速度が遅くなる。このため、密な領域Ａでは、疎な領域Ｂと比べてＳＴＩ酸化膜４の研磨速度が遅くなる（図２（ａ））。
【００２２】
従って、疎な領域Ｂの凸部８が除去されたときには、まだ密な領域Ａの凸部８が完全には除去されていないため、仮に、凹部５と凹部６の深さを同等にすると、密な領域ＡにおけるＳＴＩ酸化膜４の上面が疎な領域ＢにおけるＳＴＩ酸化膜４の上面よりも高くなってしまう。
しかしながら、本実施形態では、凹部６の深さを凹部５よりも深くしているため、密な領域ＡにおいてＳＴＩ酸化膜４の研磨速度が遅くなっても、その深くされた分に研磨速度の遅れを見込むことができる。つまり、疎な領域Ｂの凸部８が除去されたときに、まだ密な領域Ａの凸部８が完全には除去されていないため、疎な領域Ｂが研磨された後にも密な領域Ａの凸部８の研磨が進むが、最終的に密な領域ＡにおけるＳＴＩ酸化膜４の上面と疎な領域ＢにおけるＳＴＩ酸化膜４の上面がほぼ同じ高さになるようにできる（図２（ｂ））。これにより、ＣＭＰ研磨によるＳＴＩ酸化膜４の膜厚バラツキをなくすことができる。
【００２３】
このように、凸部８を完全に除去すると、ＳｉＮ膜７のうち凹部６の底面に形成されていた部分が残った状態となる。
〔図２（ｃ）に示す工程。〕
ＳｉＮ膜７を選択的に除去する。これにより、ＳｉＮ膜７が残されていた領域においてＳＴＩ酸化膜４に凹部６が残された状態となる。
【００２４】
〔図２（ｄ）に示す工程〕
さらに、ＳＴＩ酸化膜４をＣＭＰ研磨する。このとき、Ｓｉ基板１の上に、トレンチ３の形成用マスクとしたＳｉＮ膜２が残されているため、このＳｉＮ膜２の部分でＣＭＰ研磨を止めることができる。
そして、ＣＭＰ研磨時にＳｉＮ膜７が残された領域、つまりトレンチ３が形成されていない能動領域において、ＳＴＩ酸化膜４に凹部６が残された状態となっているため、トレンチ３が形成された素子分離領域に位置するＳＴＩ酸化膜４の上面の方が、ＳｉＮ膜２の上面よりも高い位置となるようにＣＭＰ研磨を止めることができる。
【００２５】
これにより、トレンチ３の内部がＳＴＩ酸化膜４で埋め込まれたＳＴＩ構造が形成される。
この後、ＳｉＮ膜２を除去したのち、能動領域にダイオードやキャパシタ、さらにサリサイド構造を有するＭＯＳトランジスタ等を形成することにより、半導体装置が完成する。
【００２６】
このとき、ＳＴＩ酸化膜４の膜厚バラツキがほぼなくなった状態となっているため、寄生トランジスタを動作させてしまったり、フィールドＶｔの低下を招く等の問題を発生させることはない。
また、ＳＴＩ酸化膜４の上面の方がＳＴＩ膜２の上面よりも高い位置となるようにしているため、後工程（ＭＯＳトランジスタ形成工程等）での酸化膜のエッチングの際にＳＴＩ酸化膜４がエッチングされても、ＳＴＩ酸化膜４の上面がトレンチ３の内側に入り込むことはない。
【００２７】
参考として、実際にテストパターンを用いて、凹部６の深さとＣＭＰ研磨後のＳＴＩ酸化膜４の膜厚バラツキ（密な領域Ａと疎な領域ＢにおけるＳＴＩ膜の膜厚差）の関係を調べた結果を図３に示す。
反転パターンによるエッチングで形成する凹部６の深さを凹部５と同等の深さ（本図では４００ｎｍ）から深くしていくと、ＳＴＩ酸化膜４の膜厚バラツキは徐々に小さくる。例えば、凹部６の深さが凹部５よりも２００ｎｍ程度深くなると、ＳＴＩ酸化膜４の膜厚差が１００ｎｍ程度となる。そして、凹部６の深さが所定の深さ（本図では６５０ｎｍ程度）になったときに、膜厚バラツキが零になる。このため、凹部６の深さを凹部５よりも深くすることにより、ＳＴＩ酸化膜４の膜厚バラツキを小さくでき、さらに、凹部６の深さを最適値とすることにより、ＳＴＩ酸化膜４の膜厚バラツキをほぼ零にすることができる。
【００２８】
但し、さらに凹部６の深さを深くすると、密な領域Ａと疎な領域ＢにおけるＳＴＩ酸化膜４の膜厚の大小が反転して、ＳＴＩ酸化膜４の膜厚バラツキが再び増加するため、凹部６の深さを上記最適値近傍に設定するのが好ましい。
なお、本実施形態では、凹部６を形成したのち、酸化膜４の表面にＳｉＮ膜７を形成することにより、ＣＭＰ研磨速度が遅くなるようにしているが、ＳｉＮ膜７を形成しなくてもＣＭＰ研磨後におけるＳＴＩ酸化膜４の膜厚バラツキを少なくするという効果を得ることができる。
【００２９】
（他の実施形態）
上記実施形態に示したトレンチ３のパターンは参考であり、図１、図２に示したものとは異なるパターンのＳＴＩ構造を有する半導体装置にも本発明を適用することができる。
ここで、上記実施形態のパターンとは異なる場合について、反転フォトエッチングのエッチング量（反転フォトエッチ量）と、トレンチの密な領域と疎な領域との間におけるＳＴＩ酸化膜の膜厚の差を調べた。その結果を図４に示す。なお、本図において、一点鎖線部分は反転フォトエッチ量（図１の凹部６の深さに相当）と、トレンチの上にＳＴＩ酸化膜を成膜したときにトレンチによってできるＳＴＩ酸化膜の段差（図１の凹部５の深さに相当）とが同等になる位置を示している。
【００３０】
この図に示されるように、パターンＡ、Ｂ、Ｃと異なるパターンにおいて、本発明を適用した場合にも、反転フォトエッチ量がＳＴＩ酸化膜の段差よりも大きくしたときに、ＳＴＩ酸化膜の膜厚の差が最も小さくなっていることが判る。
このように、どのようなパターンでＳＴＩ構造による素子分離を行う場合にも、反転フォトエッチ量をＳＴＩ酸化膜の段差よりも大きくすることにより、ＣＭＰ研磨後におけるＳＴＩ酸化膜の膜厚バラツキを小さくすることができる。
【００３１】
なお、ＣＭＰ研磨中にウェハ温度を制御することにより、さらにＳＴＩ酸化膜の膜厚バラツキを小さくすることができる。具体的には、ＣＭＰ研磨の圧力の高く研磨レートの速い部分の温度を低くすればよい。つまり、研磨レートの速い部分が摩擦熱で他の部分よりも高温になり、研磨レートがさらに速くなってしまう場合があるため、この部分の温度を低くすることにより、つまり室温でない温度で研磨することにより、研磨レートの差の出にくい条件で研磨することにより、研磨レートの差を小さくすることができるのである。
【００３２】
また、ＳＴＩ酸化膜をＣＭＰ研磨する前にＳＴＩ酸化膜４をリフロー（流動化）させることで、ＳＴＩ酸化膜の段差を小さくできるため、さらにＳＴＩ酸化膜４の膜厚バラツキを小さくすることができる。
さらに、ＳＴＩ酸化膜の段差、ＳＴＩ酸化膜の膜厚、ＣＭＰの研磨レートをウェハ面内でコントロールすることで、反転フォトエッチングのマージンを広げることができる。
【００３３】
例えば、ＳＴＩ工程では、疎な領域のトレンチエッチングを密な領域より深くしてやることで反転フォトエッチ量が多くなるため、疎密の膜厚差が逆転することを防止できるし、疎な領域のトレンチエッチングを密な領域よりも浅くしてやることで反転フォトエッチ量が少なくても疎密の膜厚差を小さくできる。
そして、ウェハ面内バラツキ低減のためには、ウェハセンターのトレンチの方がその周辺のトレンチよりも深くなるようにし、ＳＴＩ酸化膜の膜厚がウェハセンターで厚くなるようにすればよい。また、ウェハセンターのトレンチの方がその周辺のトレンチよりも深くなるようにし、ＣＭＰ研磨による研磨レートがウェハセンターで遅くなるように設定してもよい。
【００３４】
なお、上記実施形態では、ＳＴＩ構造におけるＳＴＩ酸化膜４の平坦化について本発明を適用した場合を示したが、半導体基板の表面に凹凸を有するパターンを形成したのち、絶縁膜を配置し、この絶縁膜を平坦化するものであれば、他のもの（例えば、層間絶縁膜としてのＴＥＯＳの平坦化）に適用することも可能である。
【図面の簡単な説明】
【図１】本発明の一実施形態を適用したＳＴＩ構造の形成プロセスを示す図である。
【図２】図１に続くＳＴＩ構造の形成プロセスを示す図である。
【図３】凹部３の深さとＳＴＩ酸化膜４の膜厚バラツキとの関係を示す図である。
【図４】他の実施形態に示すパターンを変化させたときの反転フォトエッチ量とＳＴＩ酸化膜の膜厚の差の関係を示す図である。
【図５】本発明者らの検討によるＣＭＰ研磨前におけるＳＴＩ酸化膜の状態を示す図である。
【図６】本発明者らの検討によるＣＭＰ研磨後におけるＳＴＩ酸化膜の状態を示す図である。
【符号の説明】
Ａ…密な領域、Ｂ…疎な領域、１…Ｓｉ基板、２…ＳｉＮ膜、３…トレンチ、
４…ＳＴＩ酸化膜、５…凹部、６…凹部、７…ＳｉＮ膜、８…凸部。
【図１】
0004038908.tif 000002
【図２】
0004038908.tif 000003
【図３】
0004038908.tif 000004
【図４】
0004038908.tif 000005
【図５】
0004038908.tif 000006
【図６】
0004038908.tif 000007