(57)【特許請求の範囲】
【請求項１】
半導体基板と、
該半導体基板上に設けられた第１絶縁膜と、
該第１絶縁膜上に設けられた金属フューズ素子と、
該金属フューズ素子上に設けられた第２絶縁膜と、
該金属フューズ素子の上方に設けられ、前記第２絶縁膜中に形成されたホールを介して該金属フューズ素子に接続され、上面が前記第２絶縁膜から露出し、該金属フューズ素子と同一部材からなる金属プラグとを有し、
該金属プラグに直接レーザが照射されることで前記金属フューズ素子が溶断されることを特徴とする半導体装置。
【請求項２】
前記金属プラグが前記第２絶縁膜表面から突出した部分を有することを特徴とする請求項１記載の半導体装置。
【請求項３】
前記第１絶縁膜中に前記半導体基板と前記金属フューズとを電気的に接続する第２の金属プラグが設けられたことを特徴とする請求項１記載の半導体装置。
【請求項４】
前記半導体基板と前記金属フューズとの間に第２フューズが設けられると共に、前記第２フューズと前記金属フューズとを電気的に接続する第２金属プラグが設けられたことを特徴とする請求項１記載の半導体装置。
【請求項５】
半導体基板上に第１絶縁膜を形成する工程と、
該第１絶縁膜上に金属フューズを形成する工程と、
該金属フューズ上に第２絶縁膜を形成する工程と、
該第２絶縁膜をエッチングして前記金属フューズの一部が露出するホールを形成する工程と、
前記ホールを完全に埋め込むように前記第２の絶縁膜上に前記金属フューズと同一部材からなる金属膜を形成する工程と、
前記ホールを含むプラグ形成領域以外の前記金属膜をエッチングして、前記第２絶縁膜から露出した金属プラグを前記金属フューズの上方に形成する工程とを有し、
前記金属プラグに直接レーザが照射されることで前記金属フューズが溶断されることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置のフューズ素子の構造及び製造方法に関し、特に半導体記憶装置のフューズ構造に使用されるものである。
【０００２】
【従来の技術】
近年、半導体集積回路は高集積密度化が進み、特にＤＲＡＭにおいては、ギガビットレベルの高集積密度が要求されている。また、半導体記憶装置のメモリ素子の性質上大規模な冗長回路を設けることは欠かせないため、このような半導体集積回路の高集積密度化に伴い、素子面積縮小のためのフューズ素子面積微細化が必須技術となってきている。
以下に図８を用いて,従来のＤＲＡＭのフューズ領域を説明する。ここで、図８（ｂ）は、フューズ領域の上面図であり、図８（ａ）は図８（ｂ）に示されたａ−ａ'線上の断面図である。図８（ａ）に示されるように、半導体基板１００上に素子分離領域１０１が形成されていて、素子分離領域１０１上には酸化珪素膜等からなる厚さ約１．４μｍの層間絶縁膜１０２が形成されている。この層間絶縁膜１０２上に厚さが２０００乃至３０００オングストロームのアルミニウムなどからなる金属フューズ１０３が複数本、それぞれ隣接して平行に形成されている。図８（ｂ）中の溶断領域１０４にあたるフューズ部分がレーザを照射されることにより、熱によりジュール破壊して、溶断される。ここで、フューズ１０３の溶断領域１０４の長さは約１．０μｍであり、この溶断領域１０４以外の領域でのフューズの幅は約０．６μｍである。フューズ１０３上には、厚さが約５００乃至５０００オングストロームの層間絶縁膜１０５がフューズ１０３を覆うように形成されている。なお、従来のフューズ領域は、フューズ開口部を形成するために特別な工程を用意して、金属フューズ１０４上に層間絶縁膜１０５を所定厚さに形成していた。
【０００３】
【発明が解決しようとする課題】
以上のような従来の半導体装置では、以下の課題が生じる。
上記した従来のフューズ構造では、素子の微細化に伴い、フューズ間隔が狭まることで，溶断されたフューズから他の溶断されないフューズに対して破砕物が飛散することで、誤溶断や抵抗の変動などを引き起こし、所望の素子動作が保証されない場合が生じていた。また、配線の多層化に伴い、層間絶縁膜の場所による膜厚の非均一性が生じ、半導体素子の複数の場所に渡って、それぞれ複数のフューズが設けられた場合には，各フューズ上の絶縁膜厚さが異なることにより、均一のレーザを照射した場合には，溶断が不充分な場合や，過剰な溶断となってしまうおそれがあった。さらに、フューズ下の層間絶縁膜が多層化されていた場合に、各絶縁膜の組成の相違により、組成の異なる絶縁膜間にフューズ溶断の際の飛散したフューズの応力が伝播しやすくなり、隣接する非溶断フューズをも伝播された応力で溶断されてしまうこともあった。このような現象を防ぐため、レーザのエネルギー量は約０．９μＪ程度の小エネルギーが使用され、その場合、フューズ上の絶縁膜厚などの影響により確実に所望のフューズを溶断するには不充分な場合も生じていた。
【０００４】
このように、従来の半導体装置では、微細なフューズを溶断する際に、絶縁膜を介して熱をフューズに印加していたため、絶縁膜厚の不均一性に基づくフューズの不均一な溶断、下層絶縁膜の材質の相違に基づくフューズの飛散する際の応力の伝播による誤溶断などの場合が生じていた。例えば、図９に示されるようなシリコン酸化膜の多層絶縁膜構造である場合、下層がＴＥＯＳ膜（tetraethyl  ortho  silicate）１０６、上層がＨＤＰ膜（high  density  plazma）１０７である場合、ＴＥＯＳ膜１０６とＨＤＰ膜１０７との層間に溶断されたフューズ１０８に照射されたレーザエネルギーによって、溶断したフューズの飛散する際の応力が図９中矢印で示すように伝播し、隣接した非溶断フューズ１０９へ影響が及ぶ。この場合，状況により非溶断フューズ１０９が誤って溶断されてしまう事態も起こり得た。また、溶断されないまでも非溶断フューズの配線幅がフューズの飛散する際の応力の影響で細くなり、抵抗値が増大してしまう事態もあった。
本発明の目的は以上のような従来技術の課題を解決することにある。
特に、本発明の目的は、フューズ上の絶縁膜厚に影響されることなく、微細なフューズの均一な溶断を可能とするフューズ素子及びその製造方法を提供することにある。
【０００５】
本発明の他の目的は、フューズ溶断の際の破砕物量を削減し、隣接するフューズ素子への影響を削減した高集積化されたフューズ素子を提供することにある。
【０００６】
【課題を解決するための手段】
上記目的を達成するために、本発明は、半導体基板と、半導体基板中に溝状に設けられた第１絶縁膜領域と、第１絶縁膜領域上に設けられたフューズ素子と、フューズ素子及び第１絶縁膜上領域上に形成された第２絶縁膜領域と、フューズ素子に接続され、その表面が第２絶縁膜領域表面に露出した金属プラグとを有することを特徴とする半導体装置としたことで,  微細なフューズを溶断する際に、フューズの不均一な溶断、下層絶縁膜の材質の相違に基づく溶断されたフューズの飛散する際の応力による誤溶断などを生じさせないでフューズ溶断を行うことが可能となった。このため、フューズ上の絶縁膜厚に影響されることなく、微細なフューズの均一な溶断を可能とするフューズ素子を提供することが可能である。
また、本発明の第２の特徴である半導体基板上に素子分離領域を形成する工程と、素子分離領域上に第１絶縁膜を形成する工程と、第１絶縁膜上に金属フューズを堆積する工程と、金属フューズ上に第２絶縁膜を堆積する工程と、第２絶縁膜のビア形成予定領域をエッチングして除去する工程と、ビア形成予定領域を完全に埋め込むように２絶縁膜上に金属膜を堆積する工程と、金属膜のプラグ形成用予定領域以外をエッチングして、金属プラグを形成する工程とを有することを特徴とする半導体装置の製造方法とすることで、工程を削減しつつ、フューズ上に金属プラグを形成できる。また、フューズ上の絶縁膜厚に影響されない制御性の高いフューズが形成できる。
【０００７】
【発明の実施の形態】
次に，図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には、同一又は類似の符号を付している。ただし、図面は模式的なものであり，厚みと平面寸法との関係、各層の厚みの比率等は、現実のものとは異なる。従って、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれている。
（第１の実施の形態）
本発明にかかる第１の実施の形態にかかる半導体装置の製造方法を、図２乃至図３を用いて説明する。
図２（ａ）に示される工程では，半導体基板１上に素子分離領域２を形成し、その上に第１絶縁膜３を例えば膜厚１．４μｍでシリコン酸化膜にて堆積する。ついで、第１絶縁膜３上に例えばアルミニウムからなる金属フューズ４を例えば膜厚２０００オングストローム乃至３０００オングストロームで堆積する。ついで、金属フューズ４上に第２絶縁膜５を例えば、膜厚５０００オングストロームでシリコン酸化膜にて堆積する。ついで、第２絶縁膜５上にリソグラフィによりビア形成予定領域上にビア形成用の開口を有するパターンを持ったフォトレジスト６を形成する。
【０００８】
次に、図２（ｂ）で示される工程では、フォトレジスト６をマスクとしてビア形成予定領域の第２絶縁膜５を異方性エッチング、例えばドライエッチングにて除去し、ビア形成用のホールパターン７を形成後、フォトレジスト６をアッシング（灰化処理）にて、除去する。なお、ホールパターンの底部長さは例えば、約０．３乃至０．５μｍとなっている。
次に、図３（ａ）で示される工程では，例えばアルミニウムからなる金属膜８を厚さ約１．０μｍにて形成し、ホールパターン７を金属膜８で完全に埋め込む。なお、ホールパターン内の金属膜はホールの深さ分、表面が窪んだ形状となっている。
次に、図３（ｂ）で示される工程では、金属膜８上にリソグラフィにより金属プラグ形成予定領域上にプラグ形成用のパターンを持ったフォトレジスト９を形成する。ついで、異方性エッチング、例えばドライエッチングを用いて金属プラグ形成予定領域以外の金属膜８を等方性エッチング、例えば、ウエットエッチングにより除去する。
こうして、図１（ａ）に示される通り、第２絶縁膜５上に金属プラグ１０が形成されて、本実施の形態のフューズが形成される。
この図１（ａ）の上面図は図１（ｂ）に示される通りで，図１（ｂ）のｂ−ｂ'線上の断面図が図１（ａ）として表されている。この図１（ｂ）では、３本のフューズ素子４が隣接して平行に形成された状態を示す図であるが、フューズ素子４はひとつの領域に場合により数千本以上形成されることもある。ここで、フューズ素子４の幅は約０．６μｍで、レーザにより溶断される溶断領域１１の長さは約１μｍである。なお、図１（ｂ）では、フューズ４の存在部分では、第２絶縁膜５下のフューズ４を図示している。
【０００９】
こうして得られたフューズでは、レーザにより熱破壊で必要なフューズの溶断を行う。このように、本実施の形態では、溶断領域の面積を従来に比べて縮小し、フューズ領域の高密度化を図ることを可能としている。ここで、フューズ４の上に金属プラグ１０が形成されていることにより、溶断されたフューズの応力が金属プラグ１０から逃げることにより、フューズの飛散する際の応力が緩和され、隣接するフューズの誤溶断を防止できる。このため、フューズ４上に形成された第２絶縁膜の厚さの制御は不要でありながら、効果的なフューズ溶断を行うことが可能である。また、金属プラグに直接レーザを照射するため、応力が緩和されるので、エネルギー量も１．２μＪ程度の大エネルギーを用いて確実に所望のフューズを溶断することが可能となった。
また、本実施の形態によれば、半導体素子の接続パッドの金属膜を加工する工程で、フューズ上の金属プラグを加工することができ、フューズ上の絶縁膜を所望の厚さにエッチングしていた従来の技術の工程が不要となり、工程を削減しつつ、フューズ上に金属プラグを形成できる。また、フューズ上の絶縁膜厚に影響されない制御性の高いフューズが形成できる。
【００１０】
さらに、本実施の形態を用いることで,フューズの狭ピッチ化を行っても、フューズの溶断率が向上することから、製品の歩留りが向上する効果を有する。
なお、上記実施の形態では、第１絶縁膜３、第２絶縁膜５は、それぞれ単一絶縁膜で説明しているが、それぞれ多層の絶縁膜でも実施できる。
さらに本実施の形態では、フューズ領域は金属プラグがフューズ上に形成されていることから、本実施の形態の半導体装置の断面図を示す図４に示される半導体チップのパッド１３を構成する金属部分の形成工程と同時に行うことができる。ここで、パッドは、半導体チップを回路基板などに搭載した場合に、回路基板上から入出力信号、電源電位などが供給される入出力端子である。ここで、図４に示されるようにパッド１３と金属プラグ１０は同一平面上にあり、同時堆積、同時エッチングが可能である。このため、従来のフューズの製造方法と比べて、製造工程を短縮化できる効果がある。
（第２の実施の形態）
本発明にかかる第２の実施の形態にかかる半導体装置を、図５を用いて説明する。
図５に示される構造は第１の実施の形態を示す図２（ｂ）で示された工程で金属膜８上のマスクを使用せずにドライエッチングにて第２絶縁膜５上の金属膜を完全に除去すると共に，ビア７内の金属膜も所定厚さまで残して一部エッチングすることで、フューズ上の金属膜の量を減少させている点が第１の実施の形態と異なり、他は第１の実施の形態と同様である。図５（ａ）は、図５（ｂ）で示されるフューズの上面図のＣ−Ｃ'線方向の断面図である。ここで、フューズ上の金属プラグ１５をビア内だけに残す形状としたことで、第１の実施の形態が有する効果に加えて、フューズ溶断時の破砕物量を減少させ、隣接するフューズへの影響を抑制する効果がある。なお、第１の絶縁膜３はここでは、単一の膜で示されているが、複数の絶縁膜からなる多層構造でも実施できる。
【００１１】
（第３の実施の形態）
本発明にかかる第３の実施の形態にかかる半導体装置を、図６を用いて説明する。
図６に示される構造は第１の実施の形態を示す図１（ａ）で示された工程の前に半導体基板１上の第１絶縁膜３中に開口を設け、その開口を埋め込むように金属膜を堆積して、第２の金属プラグ２０を形成する。なお、開口は素子分離領域２が形成されていない領域に設けられる。その後,第１絶縁膜表面の金属膜を除去する。その後、第１絶縁膜３上にフューズ４を形成し、その後の工程は第１の実施の形態で示されるとおりである。この実施の形態では,フューズが第２の金属プラグ２０を介して、半導体基板と接続されていることで、基板の所定電位とフューズの電位とを等しくできる効果がある。なお、第１の絶縁膜３はここでは、単一の膜で示されているが、複数の絶縁膜からなる多層構造でも実施できる。この実施の形態では,フューズ上の金属プラグの位置が第１、第２の実施の形態と異なり,半導体基板上の素子分離領域上に来ないようにしているので、半導体基板とフューズとを同電位に設定できる。特に半導体基板を接地電位として、複数個設けられたフューズを半導体基板に接続することで,複数個のフューズをすべて同電位に設定することが可能となる。
【００１２】
（第４の実施の形態）
本発明にかかる第３の実施の形態にかかる半導体装置を、図７を用いて説明する。
図７に示される構造は第１の実施の形態を示す図１（ａ）で示された工程の前に素子分離領域２上の半導体基板１上に形成された第１絶縁膜３中の一部領域表面をエッチングして、溝部を設け,その溝部をタングステン、ポリイミドなどの材料で埋め込み、第２フューズ２１を形成する。この第２フューズ２１上に第３絶縁膜２２を堆積する。この第３絶縁膜２２に開口を設け、その開口を埋め込むように金属膜を堆積して、第２の金属プラグ２３を形成する。その後,第３絶縁膜２２表面の金属膜を除去する。その後、第３絶縁膜２２上にフューズ４を形成し、その後の工程は第１の実施の形態で示されるとおりである。この実施の形態では,第１のフューズの他に第２のフューズが新たに設けられていることで、第１のフューズの電位を第２のフューズと同じ電位として、第１のフューズの電位をより安定化できる。なお、第１絶縁膜３、第３絶縁膜２２はここでは、それぞれ単一の膜で示されているが、複数の絶縁膜からなる多層構造でも実施できる。
【００１３】
【発明の効果】
本発明によれば、フューズの上に金属プラグが形成されていることにより、溶断されたフューズの応力が金属プラグから逃げることにより、溶断されたフューズの飛散する応力が緩和され、隣接するフューズの誤溶断を防止することができる。このため、フューズ上に形成された第２絶縁膜の厚さの制御は不要でありながら、効果的なフューズ溶断を行うことが可能である。さらに、フューズ上の絶縁膜を所望の厚さにエッチングしていた従来の技術の工程が不要となり、工程を削減しつつ、フューズ上に金属プラグを形成できる。また、フューズ溶断領域の面積を従来に比べて縮小し、フューズ領域の高密度化を図ることを可能としている。
【図面の簡単な説明】
【図１】（ａ）は、本発明の第１の実施の形態に係る半導体装置の断面図であり、（ｂ）は、本発明の第１の実施の形態に係る半導体装置の上面図である。
【図２】本発明の第１の実施の形態に係る半導体装置の製造方法を説明する工程図に係る断面図である。
【図３】本発明の第１の実施の形態に係る半導体装置の製造方法を説明する工程図に係る断面図である。
【図４】本発明の第１の実施の形態に係る半導体装置の断面図である。
【図５】（ａ）は、本発明の第２の実施の形態に係る半導体装置の断面図であり、（ｂ）は、本発明の第２の実施の形態に係る半導体装置の上面図である。
【図６】本発明の第３の実施の形態に係る半導体装置の断面図である。
【図７】本発明の第４の実施の形態に係る半導体装置の断面図である。
【図８】（ａ）は、従来の半導体装置の断面図であり、（ｂ）は、従来の半導体装置の上面図である。
【図９】従来の半導体装置の課題を示す断面図である。
【符号の説明】
１  半導体基板
２  素子分離領域
３  第１絶縁膜
４  フューズ
５  第２絶縁膜
６  フォトレジスト
７  ホールパターン
８  金属膜
９  フォトレジスト
１０  金属プラグ
１１  溶断領域
１３  パッド
１５  金属プラグ
２０  第２金属プラグ
２１  第２フューズ
２２  第３絶縁膜
２３  第２金属プラグ
【図１】
0004190084.tif 000002
【図２】
0004190084.tif 000003
【図３】
0004190084.tif 000004
【図４】
0004190084.tif 000005
【図５】
0004190084.tif 000006
【図６】
0004190084.tif 000007
【図７】
0004190084.tif 000008
【図８】
0004190084.tif 000009
【図９】
0004190084.tif 000010