(57)【特許請求の範囲】
【請求項１】
記録媒体から読み出した再生信号に基づいてディジタルデータを再生する情報再生装置であって、
サンプリング用クロックに従って前記再生信号をサンプリングし、サンプル値系列に変換する変換手段と、
前記サンプル値系列に対し、位相誤差信号に基づいて位相を補正するトランスバーサルフィルタと、
前記位相が補正されたサンプル値系列の位相誤差を検出し、前記位相誤差信号を生成する位相検出手段と、
前記位相誤差信号に基づいて前記サンプル値系列に同期する前記サンプリング用クロックを生成するクロック生成手段と、
を備え、
前記トランスバーサルフィルタは、
ｎ個のタップ（ただし、ｎは２以上の自然数）と、
前記位相誤差信号に基づいて、前記ｎ個のタップのうち隣接するｍ個のタップ（ただし、ｍは予め定められたｎ未満の自然数）を、前記サンプル値系列に対する位相の補正に用いられるタップとして選択するタップ選択手段と、
前記タップ選択手段により選択された前記ｍ個のタップに対応するタップ係数を、前記位相誤差信号が示す位相誤差がＴ周期（ただし、Ｔは予め定められた自然数）分に相当する予め定められた範囲内である場合に少なくとも対応して、夫々設定するタップ係数設定手段と、
前記位相誤差信号が示す位相誤差が前記範囲外である場合には、減算結果が該範囲内となるよう前記位相誤差信号から前記Ｔ周期のｘ倍（ただし、ｘは０を除く整数）に相当する位相誤差値を減算し、該減算結果としての位相誤差を示す前記位相誤差信号を前記タップ係数設定手段に供給する位相誤差信号処理手段と、
を備え、
前記タップ選択手段は、前記位相誤差信号が示す位相誤差が前記範囲内である場合には、予め定められたタップ位置から前記ｍ個のタップを選択し、前記位相誤差信号が示す位相誤差が前記範囲外である場合には、前記予め定められたタップ位置から前記ｘの値に相当する個数分タップ位置をずらして前記ｍ個のタップを選択することを特徴とする情報再生装置。
【請求項２】
前記タップ係数設定手段は、中心位置から対称的な伝達関数を用いてフィルタ演算を行うことによって、前記タップ係数を設定することを特徴とする請求項１に記載の情報再生装置。
【請求項３】
前記タップ係数設定手段は、中心位置から対称的な伝達関数を用いてフィルタ演算を行い、
前記トランスバーサルフィルタは、前記位相誤差信号に基づいて前記ｍ個のタップの接続を選択的に切り換えることを特徴とする請求項１に記載の情報再生装置。
【請求項４】
前記タップ係数設定手段は、中心タップに対称なタップ位置における前記タップ係数を前記位相誤差信号の極性に基づいて選択的に設定することを特徴とする請求項１又は請求項２に記載の情報再生装置。
【請求項５】
前記タップ係数設定手段は、前記タップ係数に対応するテーブル値から構成される変換テーブルを備え、該変換テーブルを参照して各前記タップ係数を設定することを特徴とする請求項１から請求項４のいずれかに記載の情報再生装置。
【請求項６】
前記タップ係数設定手段は、前記位相誤差信号の絶対値が所定のしきい値より大きいとき、中心タップの位置から最も離れたタップ位置の前記タップ係数を０にすることを特徴とする請求項１から請求項５のいずれかに記載の情報再生装置。
【請求項７】
前記位相検出手段には、前記サンプル値系列のゼロクロスを検出するゼロクロス検出手段が含まれることを特徴とする請求項１から請求項６のいずれかに記載の情報再生装置。
【請求項８】
記録媒体から読み出された再生信号がサンプリング用クロックに従ってサンプリングされることによって当該再生信号から変換されたサンプル値系列に対し、位相誤差信号に基づいて位相を補正するトランスバーサルフィルタであって、
ｎ個のタップ（ただし、ｎは２以上の自然数）と、
前記位相誤差信号に基づいて、前記ｎ個のタップのうち隣接するｍ個のタップ（ただし、ｍは予め定められたｎ未満の自然数）を、前記サンプル値系列に対する位相の補正に用いられるタップとして選択するタップ選択手段と、
前記タップ選択手段により選択された前記ｍ個のタップに対応するタップ係数を、前記位相誤差信号が示す位相誤差がＴ周期（ただし、Ｔは予め定められた自然数）分に相当する予め定められた範囲内である場合に少なくとも対応して、夫々設定するタップ係数設定手段と、
前記位相誤差信号が示す位相誤差が前記範囲外である場合には、減算結果が該範囲内となるよう前記位相誤差信号から前記Ｔ周期のｘ倍（ただし、ｘは０を除く整数）に相当する位相誤差値を減算し、該減算結果としての位相誤差を示す前記位相誤差信号を前記タップ係数設定手段に供給する位相誤差信号処理手段と、
を備え、
前記タップ選択手段は、前記位相誤差信号が示す位相誤差が前記範囲内である場合には、予め定められたタップ位置から前記ｍ個のタップを選択し、前記位相誤差信号が示す位相誤差が前記範囲外である場合には、前記予め定められたタップ位置から前記ｘの値に相当する個数分タップ位置をずらして前記ｍ個のタップを選択することを特徴とするトランスバーサルフィルタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、記録媒体から読み出した再生信号に基づいてディジタルデータを再生する情報再生装置に技術分野に属し、特に、サンプリング用クロックに従って再生信号をサンプリングしてサンプル値系列に変換するとともに、ＰＬＬ（Phase Locked Loop）によりサンプル値系列の位相同期を行う構成を備えた情報再生装置及びトランスバーサルフィルタの技術分野に属するものである。
【０００２】
【従来の技術】
近年、ＤＶＤ等の大容量のディスク状記録媒体を用い、ディジタルデータを再生する情報再生装置が普及している。このような情報再生装置では、ピックアップによりディスク面のピット列に対応するＲＦ信号が読み出され、Ａ／Ｄ変換器によりアナログのＲＦ信号がディジタルのサンプル値系列に変換される。このとき、Ａ／Ｄ変換器に供給されるサンプリング用クロックは、サンプル値系列に位相同期させる必要があるので、サンプル値系列の位相を検出してクロック生成部にフィードバックするためのＰＬＬが構成される。ＰＬＬは、記録媒体に対する高速な読み出し速度に追従するために、できるだけ広帯域化することが望ましい。すなわち、ＰＬＬの帯域が広いほど、それだけ短時間でサンプル値系列に同期をとることができる。
【０００３】
【発明が解決しようとする課題】
しかしながら、上記の情報再生装置では、サンプル値系列の経路に種々の遅延要素が介在する。例えば、サンプル値に対する処理を伴う高域強調回路や各種信号処理回路や適応型の信号処理などが遅延要素に該当する。そして、これらの遅延要素がＰＬＬのループ中に挿入されることにより無駄時間が発生し、ＰＬＬの位相余裕が減少することになる。そして、十分な位相余裕が確保できない場合は、ＰＬＬを広帯域化することが困難になる。このように、ＰＬＬを備えた情報再生装置では、遅延要素の存在によりＰＬＬの広帯域化が制限されることが問題であった。
【０００４】
そこで、本発明はこのような問題に鑑みなされたものであり、記録媒体から読み出した再生信号に対しＰＬＬによる位相同期をとる際に、遅延要素の存在にかかわらずＰＬＬを広帯域化でき、良好な追従性で安定な位相同期を実現可能な情報記録再生装置及びトランスバーサルフィルタを提供することを目的とする。
【０００５】
【課題を解決するための手段】
上記課題を解決するために、請求項１に記載の情報再生装置は、記録媒体から読み出した再生信号に基づいてディジタルデータを再生する情報再生装置であって、サンプリング用クロックに従って前記再生信号をサンプリングし、サンプル値系列に変換する変換手段と、前記サンプル値系列に対し、位相誤差信号に基づいて位相を補正するトランスバーサルフィルタと、前記位相が補正されたサンプル値系列の位相誤差を検出し、前記位相誤差信号を生成する位相検出手段と、前記位相誤差信号に基づいて前記サンプル値系列に同期する前記サンプリング用クロックを生成するクロック生成手段と、を備え、前記トランスバーサルフィルタは、ｎ個のタップ（ただし、ｎは２以上の自然数）と、前記位相誤差信号に基づいて、前記ｎ個のタップのうち隣接するｍ個のタップ（ただし、ｍは予め定められたｎ未満の自然数）を、前記サンプル値系列に対する位相の補正に用いられるタップとして選択するタップ選択手段と、前記タップ選択手段により選択された前記ｍ個のタップに対応するタップ係数を、前記位相誤差信号が示す位相誤差がＴ周期（ただし、Ｔは予め定められた自然数）分に相当する予め定められた範囲内である場合に少なくとも対応して、夫々設定するタップ係数設定手段と、前記位相誤差信号が示す位相誤差が前記範囲外である場合には、減算結果が該範囲内となるよう前記位相誤差信号から前記Ｔ周期のｘ倍（ただし、ｘは０を除く整数）に相当する位相誤差値を減算し、該減算結果としての位相誤差を示す前記位相誤差信号を前記タップ係数設定手段に供給する位相誤差信号処理手段と、を備え、前記タップ選択手段は、前記位相誤差信号が示す位相誤差が前記範囲内である場合には、予め定められたタップ位置から前記ｍ個のタップを選択し、前記位相誤差信号が示す位相誤差が前記範囲外である場合には、前記予め定められたタップ位置から前記ｘの値に相当する個数分タップ位置をずらして前記ｍ個のタップを選択することを特徴とする。
【０００６】
この発明によれば、再生信号に基づくサンプル値系列の経路において、変換手段、トランスバーサルフィルタ、位相検出手段、クロック生成手段により第１のＰＬＬが構成されるとともに、トランスバーサルフィルタと位相検出手段により第２のＰＬＬが構成される。よって、第１のＰＬＬとこれに従属する第２のＰＬＬに協働させる構成により、変換手段とトランスバーサルフィルタの間に遅延要素が含まれる場合であっても第２のＰＬＬは影響を受けることがないため、第２のＰＬＬを広帯域化して良好な追従性で安定な位相同期を実現可能な情報記録再生装置を実現することができる。
また、複数のタップ構成を持つトランスバーサルフィルタを位相を補正する手段として用いるので、サンプル値系列の位相の補正を比較的簡単な演算により行うことができる。
更にまた、位相誤差信号が示す位相誤差がＴ周期分に相当する予め定められた範囲に含まれない場合には、減算結果が該範囲内となるよう前記位相誤差信号から前記Ｔ周期のｘ倍に相当する位相誤差値が減算されて、該減算結果としての位相誤差を示す前記位相誤差信号が前記タップ係数設定手段に供給され、且つ、予め定められたタップ位置からｘの値に相当する個数分タップ位置をずらしてｍ個のタップが選択されるので、第２のＰＬＬにおけるサンプル値系列の補正可能な範囲を拡大することができる。
【０００９】
請求項２に記載の情報再生装置は、請求項１に記載の情報再生装置において、前記タップ係数設定手段は、中心位置から対称的な伝達関数を用いてフィルタ演算を行うことによって、前記タップ係数を設定することを特徴とする。
【００１０】
この発明によれば、トランスバーサルフィルタに入力されたサンプル値系列は、位相誤差信号に基づくタップ係数により対称的な伝達関数で位相を補正されるので、例えばインパルス応答などの伝達関数を用意し、そのタップ位置を変化させつつ容易にフィルタ演算を行うことができる。
【００１１】
請求項３に記載の情報再生装置は、請求項１に記載の情報再生装置において、前記タップ係数設定手段は、中心位置から対称的な伝達関数を用いてフィルタ演算を行い、前記トランスバーサルフィルタは、前記位相誤差信号に基づいて前記ｍ個のタップの接続を選択的に切り換えることを特徴とする。
【００１２】
この発明によれば、トランスバーサルフィルタに入力されたサンプル値系列は、位相誤差信号に基づいて各タップの接続を切り換えつつ、対称的な伝達関数で位相を補正されるので、例えばインパルス応答などの伝達関数を用意し、そのタップ位置を変化させつつ容易にフィルタ演算を行うことができる。
【００１３】
請求項５に記載の情報再生装置は、請求項１又は請求項２に記載の情報再生装置において、前記タップ係数設定手段は、中心タップに対称なタップ位置における前記タップ係数を前記位相誤差信号の極性に基づいて選択的に設定することを特徴とする。
【００１４】
この発明によれば、トランスバーサルフィルタに入力されたサンプル値系列に対し、位相誤差信号に極性に応じて対称位置のタップ係数を選択可能であるため、位相誤差信号が正の場合と負の場合でトランスバーサルフィルタの構成を共通にすることができる。
【００１５】
請求項５に記載の情報再生装置は、請求項１から請求項４のいずれかに記載の情報再生装置において、前記タップ係数設定手段は、前記タップ係数に対応するテーブル値から構成される変換テーブルを備え、該変換テーブルを参照して各前記タップ係数を設定することを特徴とする。
【００１６】
この発明によれば、タップ係数設定手段におけるタップ係数の設定は、変換テーブルを参照することにより行うので、伝達関数をデータ化して簡易な処理にて自在に特性が付与されたフィルタ演算を行うことができる。
【００１７】
請求項６に記載の情報再生装置は、請求項１から請求項５のいずれかに記載の情報再生装置において、前記タップ係数設定手段は、前記位相誤差信号の絶対値が所定のしきい値より大きいとき、中心タップの位置から最も離れたタップ位置の前記タップ係数を０にすることを特徴とする。
【００１８】
この発明によれば、トランスバーサルフィルタに供給される位相誤差信号の絶対値が大きい場合、タップ位置が離れているタップ係数をゼロにしてフィルタ演算を行うので、伝達関数におけるタップ位置の対称性のずれを抑えて高精度のフィルタ演算を行うことができる。
【００２３】
請求項７に記載の情報再生装置は、請求項１から請求項６のいずれかに記載の情報再生装置において、前記位相検出手段には、前記サンプル値系列のゼロクロスを検出するゼロクロス検出手段が含まれることを特徴とする。
【００２４】
この発明によれば、位相検出手段では、入力されたサンプル値系列のゼロクロスを検出し、これにより位相誤差を検出するので、ディジタル演算処理により高精度な位相誤差を求めることができる。
請求項８に記載の情報再生装置は、記録媒体から読み出された再生信号がサンプリング用クロックに従ってサンプリングされることによって当該再生信号から変換されたサンプル値系列に対し、位相誤差信号に基づいて位相を補正するトランスバーサルフィルタであって、ｎ個のタップ（ただし、ｎは２以上の自然数）と、前記位相誤差信号に基づいて、前記ｎ個のタップのうち隣接するｍ個のタップ（ただし、ｍは予め定められたｎ未満の自然数）を、前記サンプル値系列に対する位相の補正に用いられるタップとして選択するタップ選択手段と、前記タップ選択手段により選択された前記ｍ個のタップに対応するタップ係数を、前記位相誤差信号が示す位相誤差がＴ周期（ただし、Ｔは予め定められた自然数）分に相当する予め定められた範囲内である場合に少なくとも対応して、夫々設定するタップ係数設定手段と、前記位相誤差信号が示す位相誤差が前記範囲外である場合には、減算結果が該範囲内となるよう前記位相誤差信号から前記Ｔ周期のｘ倍（ただし、ｘは０を除く整数）に相当する位相誤差値を減算し、該減算結果としての位相誤差を示す前記位相誤差信号を前記タップ係数設定手段に供給する位相誤差信号処理手段と、を備え、前記タップ選択手段は、前記位相誤差信号が示す位相誤差が前記範囲内である場合には、予め定められたタップ位置から前記ｍ個のタップを選択し、前記位相誤差信号が示す位相誤差が前記範囲外である場合には、前記予め定められたタップ位置から前記ｘの値に相当する個数分タップ位置をずらして前記ｍ個のタップを選択することを特徴とする。
この発明によれば、位相誤差信号が示す位相誤差がＴ周期分に相当する予め定められた範囲に含まれない場合には、減算結果が該範囲内となるよう前記位相誤差信号から前記Ｔ周期のｘ倍に相当する位相誤差値が減算されて、該減算結果としての位相誤差を示す前記位相誤差信号が前記タップ係数設定手段に供給され、且つ、予め定められたタップ位置からｘの値に相当する個数分タップ位置をずらしてｍ個のタップが選択されるので、例えば、第２のＰＬＬにおけるサンプル値系列の補正可能な範囲を拡大することができる。
【００２５】
【発明の実施の形態】
以下、本発明の好適な実施の形態を図面に基づいて説明する。本実施形態においては、ＤＶＤ等のディスク状記録媒体を再生し、ユーザデータを外部出力する情報再生装置に対し本発明を適用する場合の構成を説明する。
【００２６】
図１は、本実施形態に係る情報再生装置において、本発明に関する要部構成を示すブロック図である。図１においては、装着されたディスク１に対する再生動作を行うべく、ピックアップ１０と、ＲＦ信号生成部１１と、Ａ／Ｄ変換器１２と、クロック生成部１３と、遅延要素１４と、位相補正部１５と、位相検出部１６と、復調部１７が含まれる。なお、かかる再生動作の全体は、ＣＰＵ（不図示）により全体的に制御され、各構成要素に対してＣＰＵから制御信号が送出される。
【００２７】
ここで、図１に示す構成では、第１のＰＬＬとこれに従属する第２のＰＬＬが含まれることが特徴である。第１のＰＬＬは、Ａ／Ｄ変換器１２、遅延要素１４、第２のＰＬＬ、クロック生成部１３によりループが構成される。一方、第２のＰＬＬは、位相補正部１５と位相検出部１６によりループが構成される。本実施形態に係る情報再生装置では、後述するように、２重に構成された第１のＰＬＬと第２のＰＬＬを協働させることにより位相同期の追従性、すなわち広帯域化が可能である。
【００２８】
図１の構成において、ピックアップ１０は、ディスク１に光ビームを照射してピットパターンに対応する受光信号を出力するための図示しないレーザ光源、光学系、ディテクタを備えている。そして、ＲＦ信号生成部１１は、ピックアップ１０から出力された受光信号に基づいて、ディスク１に形成されたピット列に応じてレベルが変化するアナログ再生信号であるＲＦ信号を生成する。例えば、光ピックアップ１０のディテクタが４分割形状であれば、４つの領域からの受光信号の和をとることによりＲＦ信号が得られる。
【００２９】
Ａ／Ｄ変換器１２は、クロック生成部１３から供給される位相同期されたサンプリング用クロックに従ってＲＦ信号をサンプリングすることにより、アナログ信号からディジタル信号への変換を行い、得られたサンプル値系列を出力する。理想的な条件であれば、Ａ／Ｄ変換器１２から出力されるサンプル値系列は、ピット列にてサンプリングすべき位置に一致するが、種々の要因で位相誤差が生じるため、後述するような位相制御を行う必要が生じる。
【００３０】
クロック生成部１３は、上述のサンプリング用クロックを生成するためのＶＣＯ（Voltage Controlled Oscillator）を含み、このＶＣＯの周波数と位相を制御電圧に基づいて制御することにより、サンプル値系列の位相同期をとることができる。また、クロック生成部１３には、位相検出部１６から出力される位相誤差信号を平滑化するためのループフィルタが含まれる。このループフィルタは、例えば所定の時定数を持つ積分器であり、その出力は上記の制御電圧を与えることになる。
【００３１】
遅延要素１４は、第１のＰＬＬのループ中に含まれる情報再生装置に各構成要素のうち、位相を遅延させる要因となる構成要素を総括的に表現するものである。具体的な遅延要素１４としては、ＲＦ信号の高域成分を強調するための高域強調回路や適応型の信号処理を施すための信号処理回路などを挙げることができる。かかる遅延要素１４は、ＰＬＬに無駄時間を生じさせることにより位相余裕の減少につながる。このことは、ＰＬＬを広帯域化する際に制限となるが、本実施形態においては後述する構成によってＰＬＬの広帯域化を実現している。
【００３２】
位相補正部１５は、遅延要素１４を通った後のサンプル値系列の位相を補正すべく、複数のタップ構成により、サンプル値系列に対し所望の伝達関数に対応するタップ係数を用いてディジタルのフィルタ演算を施すトランスバーサルフィルタを含んでいる。かかるトランスバーサルフィルタは、後述の変換テーブルを参照してタップ係数を逐次更新しつつフィルタ演算を行うように構成され、上述の位相検出部１６から供給される位相誤差信号に応じて適切なタップ係数が決定される。位相補正部１５の具体的な構成及び動作については後述する。
【００３３】
位相検出部１６は、位相補正部１５から出力される位相補正後のサンプル値系列に対するゼロクロス検出を行ってゼロクロスサンプル値を抽出し、これに基づき位相誤差信号を生成する。この位相誤差信号は、上述の位相補正後のサンプル値系列から抽出される位相誤差からなるデータ系列であり、第２のＰＬＬにおいては、上述したように位相補正部１５に対し供給されるとともに、第１のＰＬＬにおいては、クロック生成部１３に対し供給される。
【００３４】
復調部１７は、位相補正部１５から出力される位相補正後のサンプル値系列に対し、エラー訂正など必要な信号処理を施すとともにユーザデータを復調して外部出力する。
【００３５】
このように本実施形態では、第１のＰＬＬに加えて第２のＰＬＬを設けた構成としたので、遅延要素１４による影響を低減することができる。すなわち、第１のＰＬＬのみ設ける構成では、遅延要素１４により第１のＰＬＬに無駄時間が生じ、位相余裕が減少することになるため、ＰＬＬの広帯域化が困難になる。これに対し、本実施形態の構成の場合、別途設けた第２のＰＬＬのループ中には、遅延要素１４が含まれないので、広帯域化が可能となる。すなわち、第１のＰＬＬを低い帯域にし、第２のＰＬＬを広帯域化することにより、ゆっくりとした外乱には第１のＰＬＬで追従する一方、高周波の外乱には第２のＰＬＬでサンプル値系列の位相補正を行って、広い周波数範囲で良好な特性を実現することができる。
【００３６】
次に、図１に含まれる位相検出部１６の動作について具体的に説明する。図２は、位相検出部１６における位相誤差の検出方法の概念を説明する図である。図２において、位相検出部１６に入力されたサンプル値系列について、横軸がサンプル値の時間に対応し、縦軸がサンプル値（Ａ／Ｄ変換器１２のレンジに対応する）に対応する。そして、図２に配置された３つの白丸は、位相誤差がゼロとなる場合のサンプル値を表している。このとき、図２の範囲がゼロクロス近傍であるため、３つの白丸の各サンプル値が直線で結ばれるものと仮定できる。この直線は、横軸Ｘ、縦軸Ｙ、図６のサンプル値Ａを用いて次式のように表される。
【００３７】
Ｙ＝ＡＸ／２π                                      （１）
また、（１）式の横軸Ｘをπで正規化すると（２）式のように表される。
【００３８】
Ｙ＝ＡＸ／２  （２）
一方、位相検出部１６では、サンプル値系列において図２の白丸の位置からずれた位置に存在するゼロクロスサンプル値を抽出する。ゼロクロスサンプル値としては、前後のサンプル値間で負から正、あるいは正から負へと極性が反転する場合に、その変化の方向に応じてゼロに最も近接する特定のサンプル値が選ばれる。このように選択されたゼロクロスサンプル値は、図２の黒丸で示されるとする。すると位相誤差ｋは、黒丸のサンプル値Ｂ、白丸のサンプル値Ａを用い、横軸Ｘをπで正規化することにより、次式のように表される。
【００３９】
ｋ＝２Ｂ／Ａ                                        （３）
なお、実際には、上述の位相誤差ｋを含む実際のサンプル値系列が、図２の点線で示すように推移する。この場合、上記の黒丸のサンプル値Ｂは、図２にＹ軸上の四角で示すサンプル値Ｂとして選択される。すなわち、ゼロクロス近傍のサンプル値系列は、次式により表される。
【００４０】
Ｙ＝ＡＸ／２＋Ｂ                                    （４）
このように、位相誤差ｋに対し上記の（３）式に基づくサンプル値系列の変化に従って逐次更新を行うことにより、位相検出部１６から位相誤差信号が出力され、それぞれクロック生成部１３と位相補正部１５に対しフィードバックされることになる。
【００４１】
次に、図１に含まれる位相補正部１５の構成及び動作について具体的に説明する。以下、図３〜図１１を参照して、位相補正部１５に関する基本的な概念と具体的な構成及び各変形例について説明する。
【００４２】
まず、位相補正部１５の動作概念を説明する。図３は、位相補正部１５におけるサンプル値系列に対する位相補正の概念を示す図である。図３において、黒丸で示すサンプル値系列が時間軸に沿って順次入力されるものとする。そして、黒丸のうちゼロクロスの近いＡ点は、外乱の影響でサンプル値がゼロにならない。このＡ点のゼロからのずれは、位相検出部１６で検出される位相誤差量に対応する。よって、この位相誤差量に基づいて位相補正部１５においてサンプル値系列の位相を補正すると、図３の白丸で示すサンプル値系列を得ることができる。この場合、黒丸のＡ点は白丸のＢ点に移動するため、ゼロクロスサンプル値を得ることができる。かかる位相補正部１５の動作は、図３の下側に示すように、ＲＦ信号に対しクロック生成部１３からのサンプリング用クロックでサンプリングを行った後、そのサンプリング用クロックから位相が若干ずれた仮想サンプリング用クロックで再度サンプリングを行うことと等価である。
【００４３】
次に、位相補正部１５の具体的な構成の前提として、トランスバーサルフィルタにより実現されるディジタルのフィルタ演算の概念を説明する。トランスバーサルフィルタにおける演算は、上述の位相誤差ｋを用いて、入力されたサンプル値系列に対する伝達関数Ｈ（ｚ）により次式で表現される。
【００４４】
Ｈ（ｚ）＝ΣＡn（ｋ）・ｚ-n（−∞≦ｎ≦∞）         （５）
Ａn（ｋ）＝ｓｉｎ（ｋ＋２ｎπ）／（ｋ＋２ｎπ）     （６）
このＡn（ｋ）によりトランスバーサルフィルタのタップ係数が与えられるのであるが、（５）、（６）式の条件はｎが無限の範囲を持つことになるので、現実的には有限のタップ係数にする必要がある。ここで、ｎ→∞としたとき、（６）式に基づいてＡn（ｋ）→０となるため、−Ｍ≦ｎ≦Ｌ（Ｍ，Ｌ；整数）の範囲で実現することができる。
【００４５】
位相補正部１５では、トランスバーサルフィルタの演算に必要なタップ係数が用意される。ここで、Ａn（ｋ）＝Ａ-n（ｋ）の関係が成り立てば、タップ係数を共通化してタップ数を減らすことができ、Ａn（ｋ）（０≦ｎ≦ｍａｘ（Ｍ，Ｌ））、あるいは、Ａn（ａｂｓ（ｋ））（０≦ｋ）についてのタップ係数を用意するだけでフィルタ演算を行うことができる（なお、ｍａｘは大きい数値を意味し、ａｂｓは絶対値を意味する）。
【００４６】
次に図４は、位相補正部１５の具体的構成を示すブロック図である。図４に示すように、本実施形態に係る位相補正部１５には、４つの遅延素子１０１〜１０４（図中Ｄで示す）と、４つのセレクタ２０１〜２０４（図中ＳＥＬで示す）と、５つの乗算器３０１〜３０５と、加算器４０が含まれる。また、図５は、図４の構成に付加される付加回路部の構成を示すブロック図であり、絶対値回路５０と、変換テーブル６０（５つのテーブル参照部Ｔ１〜Ｔ５を含む）が含まれる。
【００４７】
図４において、Ａ／Ｄコンバータ１２から遅延要素１４を経由して供給されたサンプル値系列は、遅延素子１０１に入力されて１クロック分遅延されたサンプル値が出力される。それ以降は、遅延素子１０２、１０３、１０４の順にサンプル値が入力され順次１クロック分遅延されていく。また、遅延前のサンプル値が、乗算器３０１に入力されるともに、各遅延素子１０１〜１０４から出力されるサンプル値は、それぞれ乗算器３０２〜３０５に入力される。このように、４つの遅延素子１０１〜１０４を直列接続して、全部で５タップのトランスバーサルフィルタが構成される。
【００４８】
一方、乗算器３０１〜３０４に対し、位相検出部１６からの位相誤差に応じたタップ係数を供給する必要がある、まず、図５に示すように、位相検出部１６から出力された位相誤差ｋが絶対値回路５に入力され、位相誤差の絶対値ａｂｓ（ｋ）を出力する。すなわち、上述したように正負の位相誤差ｋでタップ係数を共有すべく、絶対値回路５により正の位相誤差ｋに統一するものである。このとき、位相誤差ｋの符号ｋ−ｓｉｇｎが取得され、後述するように図４の各セレクタ２０１〜２０４に対し供給される。
【００４９】
そして、図５において、位相誤差の絶対値ａｂｓ（ｋ）に基づき、変換テーブル６０の各テーブル参照部Ｔ１〜Ｔ５により参照されたテーブル値が出力される。ここで、図６は、タップ係数が記述された変換テーブル６０のデータ内容を説明する図である。図６の横軸はタップ位置であり、１クロック分が１に対応する。また、図６の縦軸はタップ位置に対応するテーブル値であり、これによりタップ係数が定まる。そして、図６の実線で示すように、インパルス応答の伝達関数に沿ってテーブル値が変化するように構成されている。
【００５０】
図６に示す５つの白丸は、５タップ構成に対応して、位相誤差ｋ＝０のときに選択される５つのテーブル値を示している。すなわち、横軸がゼロである中心タップのテーブル値と、中心タップの位置から左右に対称なタップ位置−１、−２、１、２の各タップ位置のテーブル値である。このとき、図５の変換テーブル６０では、テーブル参照部Ｔ１がタップ位置−２のテーブル値を出力し、テーブル参照部Ｔ２がタップ位置−１のテーブル値を出力し、テーブル参照部Ｔ２が中心タップ（タップ位置０）のテーブル値を出力し、テーブル参照部Ｔ４がタップ位置１のテーブル値を出力し、テーブル参照部Ｔ５がタップ位置２のテーブル値を出力する。このように、第２のＰＬＬにおいて位相誤差ｋがゼロである状態では、上記の５つの白丸に対応するタップ係数が用いられる。その結果、トランスバーサルフィルタは、サンプル値系列に対しインパルス応答を乗じるように作用し、時間軸の推移は生じないことになる。
【００５１】
一方、位相誤差ｋがゼロでないときは、上述の白丸のタップ位置をずらしてテーブル値が参照される。例えば、位相誤差ｋ＝πのときには、図５の白丸を基準にして矢印方向にシフトした５つの黒丸で示すテーブル値が選択される。すなわち、５つの黒丸のタップ位置は、白丸のタップ位置から０．５だけ左にシフトすることになる。このとき、図５の変換テーブル６０では、テーブル参照部Ｔ１〜Ｔ５が、それぞれ位相誤差ｋに応じてシフトされたタップ位置のテーブル値を出力する。図４においては、各テーブル参照部Ｔ１〜Ｔ５からタップ位置−２、−１、０、１、２を基準に位相誤差ｋの関数である５つのテーブル値Ｂ-2（|ｋ|）、Ｂ-1（|ｋ|）、Ｂ0（|ｋ|）、Ｂ1（|ｋ|）、Ｂ2（|ｋ|）がそれぞれ出力される。その結果、トランスバーサルフィルタは、サンプル値系列に対し、時間軸で推移したインパルス応答を乗じるように作用するので、サンプル値系列の位相補正が行われることになる。
【００５２】
次に、図４において、セレクタ２０１〜２０４は、位相誤差ｋの符号ｋ−ｓｉｇｎに基づいて接続を切り換え制御されながら、乗算器３０１〜３０５に対するタップ係数を供給する。この符号ｋ−ｓｉｇｎとしては、位相誤差ｋの符号ビット（ＭＳＢ）を用いればよい。各セレクタ２０１〜２０４に入力された２つのテーブル値のうち、位相誤差ｋが正であるときは（ｋ−ｓｉｇｎがローレベル）上側が選択され、位相誤差ｋが負であるときは（ｋ−ｓｉｇｎがハイレベル）下側が選択される。そして、選択結果に応じてセレクタ２０１〜２０４からタップ係数Ａ2（ｋ）、Ａ1（ｋ）、Ａ-1（ｋ）、Ａ-2（ｋ）がそれぞれ出力される。
【００５３】
具体的には、位相誤差ｋが正であるとき、セレクタ２０１〜２０４では、テーブル値Ｂ2（|ｋ|）、テーブル値Ｂ1（|ｋ|）、テーブル値Ｂ-1（|ｋ|）、テーブル値Ｂ-2（|ｋ|）がそれぞれのタップ係数として選択される。一方、位相誤差ｋが負であるとき、セレクタ２０１〜２０４では、テーブル値Ｂ-2（|ｋ|）、テーブル値Ｂ-1（|ｋ|）、テーブル値Ｂ1（|ｋ|）、テーブル値Ｂ2（|ｋ|））がそれぞれのタップ係数として選択される。
【００５４】
そして、最初の乗算器３０１では、入力されたサンプル値に対し、セレクタ２０１からのタップ係数Ａ2（ｋ）を乗じて乗算結果を出力する。また、乗算器３０２では、遅延素子１０１からのサンプル値に対し、セレクタ２０２からのタップ係数Ａ2（ｋ）を乗じて乗算結果を出力する。
【００５５】
一方、中心タップに対応する乗算器３０３では、変換テーブル６０のテーブル参照部Ｔ３のテーブル値Ｂ0（|ｋ|）をそのままタップ係数Ａ0（ｋ）とし、これを遅延素子１０２からのサンプル値に乗じて乗算結果を出力する。図５に示されるように、中心タップのタップ位置０では、位相誤差ｋが正負いずれであっても変化の方向が同じになるのでセレクタは不要となる。
【００５６】
次に、乗算器３０４では、遅延素子１０３からのサンプル値に対し、セレクタ２０３からのタップ係数Ａ-1（ｋ）を乗じて乗算結果を出力する。また、乗算器３０５では、遅延素子１０４からのサンプル値に対し、セレクタ２０４からのタップ係数Ａ-2（ｋ）を乗じて乗算結果を出力する。
【００５７】
このようにして、５つの乗算器３０１〜３０５から出力された５つの乗算結果は、加算器４０に入力されて加算され、その加算結果が出力される。加算器４０から出力される加算結果は、位相誤差ｋに相当する位相補正がなされたサンプル値系列として、位相検出部１６及びクロック生成部１３に出力される。
【００５８】
次に、位相補正部１５の第１の変形例について説明する。図７は、第１の変形例に係る位相補正部１５の具体的構成を示すブロック図である。図７に示すように、図４の構成と比べた場合、セレクタ２０５とコンパレータ７０１（図中Ｃで示す）を設けた点が異なっている。なお、第１の変形例に係る付加回路は、図５と同様の構成となる。
【００５９】
図７において、コンパレータ７０１には、図５の絶対値回路５０から出力された位相誤差の絶対値ａｂｓ（ｋ）と、所定のしきい値ＴＨが入力され、両者の大小比較を行って、ａｂｓ（ｋ）がしきい値ＴＨより大きいときに信号ＧＴを出力する。この信号ＧＴはセレクタ２０５に供給される。
【００６０】
一方、セレクタ２０５には、上述のテーブル値Ｂ2（|ｋ|）とゼロが入力され、その一方が選択的に後段のセレクタ２０１及びセレクタ２０４に出力される。セレクタ２０５の接続は、信号ＧＴに基づいて切り換え制御され、信号ＧＴ（ハイレベル）が入力された場合はゼロが選択され、セレクタ２０１及びセレクタ２０４に対する一方の入力がゼロになる。この結果、ａｂｓ（ｋ）がしきい値ＴＨより大きい状況下で、位相誤差ｋが正であるときはセレクタ２０１からゼロが出力され、位相誤差ｋが負であるときはセレクタ２０４からゼロが出力される。
【００６１】
ここで、図８は、図６の変換テーブル６０に対応して、第１の変形例で用いるタップ係数用の変換テーブル６０のデータ内容を説明する図である。図８においては、図６と同様の白丸の位置を基準にして、矢印方向に０．５だけシフトした場合に、４つの黒丸と左端の×印が示されている。この×印は、図７のセレクタ２０５とコンパレータ７０１の上述の作用により、本来のタップ係数Ａ-2（ｋ）が無効となって、ゼロになることを示す。
【００６２】
この場合、左端の×印をタップ係数として有効にすると、図８においてタップ位置が全体的に左にシフトし対称性が確保できないのに対し、左端の×印のタップ係数を無効にして実質的に４タップ構成になるようにすれば、タップ係数の対称性をある程度確保可能となる。なお、かかる説明は、図８に右端に×印で示すようにタップ位置が全体的に右にシフトした場合も同様に考えることができる、このように、第１の変形例では、図７に示すしきい値ＴＨに基づいて一端のタップ位置におけるタップ係数の有効、無効を切り換えることにより、タップ係数の対称性を向上させることができる。
【００６３】
次に、位相補正部１５の第２の変形例について説明する。この第２の変形例においては、基本的な役割は上記の第１の変形例と共通するが、トランスバーサルフィルタの具体的構成が異なる。すなわち、第１の変形例の場合は、セレクタ２０１〜２０４によりタップ係数を選択的に切り換える構成であるのに対し、第２の変形例の場合は、タップ（遅延素子１０１〜１０４）を選択的に切り換える構成になっている。
【００６４】
図９は、第２の変形例に係る位相補正部１５の具体的構成を示すブロック図である。図９に示す構成では、図７の第１の変形例におけるセレクタ２０１〜２０５に代わって、各遅延素子１０１〜１０４に接続されるセレクタ２０６〜２０９と、セレクタ２０６に後続するセレクタ２１０を設けた点が異なっている。なお、第２の変形例に係る付加回路についても図５と同様の構成となる。
【００６５】
両端のセレクタ２０６及びセレクタ２０９には、遅延前のサンプル値と遅延素子１０４から出力されるサンプル値がそれぞれ入力される。また、中間のセレクタ２０７及びセレクタ２０８には、遅延素子１０１から出力されるサンプル値と遅延素子１０３から出力されるサンプル値がそれぞれ入力される。そして、各セレクタ２０６〜２０９には、位相誤差ｋの符号ｋ−ｓｉｇｎが供給され、その接続を切り換え制御される。また、セレクタ２１０には、セレクタ２０６からの出力及びゼロが入力され、上述のコンパレータ７０１から出力される信号ＧＴにより接続を切り換え制御される。
【００６６】
一方、乗算器３０１〜３０５に対しては、図７のようにセレクタ２０１〜２０４を介さずに、変換テーブル６０に基づく５つのテーブル値Ｂ-2（|ｋ|）、Ｂ-1（|ｋ|）Ｂ0（|ｋ|）、Ｂ1（|ｋ|）、Ｂ2（|ｋ|）、がそのままタップ係数Ａ-2（ｋ）、Ａ-1（ｋ）、Ａ0（ｋ）、Ａ1（ｋ）、Ａ2（ｋ）として直接入力される。また、乗算器３０１、３０２、３０４、３０５への他方の入力には、セレクタ２１０、２０７、２０８、２０９の順で接続され、中央の乗算器３０３への他方の入力には、遅延素子１０２が直接接続される構成になっている。
【００６７】
上記の構成において、ａｂｓ（ｋ）がしきい値ＴＨを越えない条件の下で、位相誤差ｋが正であるときは、セレクタ２０６、２０７，２０８、２０９の接続は、図９の左側の入力がそれぞれ選択される。よって、乗算器３０１〜３０５には、遅延前のサンプル値、遅延素子１０１からのサンプル値、遅延素子１０２からのサンプル値、遅延素子１０３からのサンプル値、遅延素子１０４からのサンプル値の順で入力されることになる。一方、位相誤差ｋが負であるときは、セレクタ２０６、２０７，２０８、２０９の接続は、図９の右側の入力がそれぞれ選択される。よって、乗算器３０１〜３０５には、遅延素子１０４からのサンプル値、遅延素子１０３からのサンプル値、遅延素子１０２からのサンプル値、遅延素子１０１からのサンプル値、遅延前のサンプル値の順で入力されことになる。
【００６８】
これに対し、ａｂｓ（ｋ）がしきい値ＴＨより大きい条件の下では、セレクタ２１０の入力としてゼロが選択されるので、位相誤差ｋが正、負いずれの場合であっても乗算器３０１には常にゼロが入力されることになる。よって、位相誤差ｋが正であるときの遅延前のサンプル値に対するタップ係数と、位相誤差ｋが負であるときの遅延素子１０４からのサンプル値に対するタップ係数は、いずれもゼロにすることができる。すなわち、中心タップから最も離れたタップ位置のタップ係数をゼロにして、演算処理を行うことができる。
【００６９】
このように、第２の変形例の構成により、上述の第１の変形例と同様の機能を実現することができる。図９の構成によれば、位相誤差ｋが正の場合と負の場合とでは、乗算器３０１〜３０５に対応するタップ位置が互いに逆の関係になるので、結果的に図７のセレクタ２０１〜２０４と同様の演算が可能になる。なお、しきい値ＴＨがゼロに設定される場合は、コンパレータ７０１とセレクタ２１０を省略でき、また、ｋ＝０の場合はＢ-2（|ｋ|）＝０となるため乗算器３０１も省略でき、これによりセレクタ２０６も省略でき、すなわち実効４タップのトランスバーサルフィルタで構成するすることが可能となるので、全体の構成を簡略化することができる。
【００７０】
次に、位相補正部１５の第３の変形例について説明する。図１０は、第３の変形例に係る位相補正部１５の具体的構成を示すブロック図である。図１０に示すように、図４の構成と比べた場合、全部で６個の遅延素子１０５〜１１０、及び各遅延素子１０５〜１１０に接続される５つのセレクタ２１１〜２１５が設けられるとともに、各セレクタ２０５〜２１４の接続を切り換えるための選択信号ＴＡＰ−ＳＥＬが供給される点が異なっている。
【００７１】
一方、図１１は、第３の変形例に係る付加回路部の構成を示すブロック図であり、図５の構成と比べた場合、絶対値回路５０と変換テーブル６０に加えて、コンパレータ７０２〜７０５と、ＡＮＤ回路８０１〜８０３と、セレクタ２１６と、減算器９０を含んで構成される点が異なっている。
【００７２】
この第３の変形例は、入力される位相誤差ｋがより広い範囲（ここでは−３π〜３πを想定する）で変化する場合に対応する構成である。まず、図１１に示す付加回路部では、位相誤差ｋが４つのコンパレータ７０２〜７０５にそれぞれ入力される。一方、各コンパレータ７０２〜７０５の他方の入力として、位相誤差量の４つのしきい値（３π、π、−π、−３π）が設定されている。すなわち、コンパレータ７０２には３π、コンパレータ７０３にはπ、コンパレータ７０４に−π、コンパレータ７０５には−３πがそれぞれ入力され、上述の位相誤差ｋとの大小比較が行われる。各コンパレータ７０２〜７０５では比較の結果、位相誤差ｋが上記のしきい値より大きい場合は信号ＧＴを出力し、位相誤差ｋが上記のしきい値より小さい場合は信号ＬＴを出力する。
【００７３】
ＡＮＤ回路８０１〜８０３には、各コンパレータ７０２〜７０５からの信号ＧＴ、ＬＴが入力される。具体的には、位相誤差ｋがπ〜３πの範囲にあるときは、コンパレータ７０２から信号ＬＴが出力されるとともに、コンパレータ７０３から信号ＧＴが出力されるので、ＡＮＤ回路８０１がハイレベルとなる（信号ｃ）。また、位相誤差ｋが−π〜πの範囲にあるときは、コンパレータ７０３から信号ＬＴが出力されるとともに、コンパレータ７０４から信号ＧＴが出力されるので、ＡＮＤ回路８０２がハイレベルとなる（信号ｂ）。また、位相誤差ｋが−３π〜−πの範囲にあるときは、コンパレータ７０４から信号ＬＴが出力されるとともに、コンパレータ７０５から信号ＧＴが出力されるので、ＡＮＤ回路８０３がハイレベルとなる（信号ａ）。一方、位相誤差ｋが３πより大きいか又は−３πより小さいときは、ＡＮＤ回路８０１〜８０３はいずれもローレベルを保つ。
【００７４】
このように、位相誤差ｋの−３π〜３πの範囲を３つに分割し、図１１に示す選択信号ＴＡＰ−ＳＥＬとして、ａ、ｂ、ｃが選択的に出力される構成になっている。この選択信号ＴＡＰ−ＳＥＬは、後述するように図１０のセレクタ２１１〜２１５に対し供給されるとともに、図１１のセレクタ２１６に対しても供給される。
【００７５】
一方、減算器９０では、位相誤差ｋが入力され、セレクタ２１６からの出力信号を減算して、その減算結果ｋ−ｓｕｂを出力する。セレクタ２１６は、２π、０、−２πの３つの固定値が入力され、選択信号ＴＡＰ−ＳＥＬに応じて接続が切り換えられる。すなわち、セレクタ２１６からは、ＴＡＰ―ＳＥＬ＝ａのときは−２πが出力され、ＴＡＰ―ＳＥＬ＝ｂのときは０が出力され、ＴＡＰ―ＳＥＬ＝ｃのときは２πが出力される。
【００７６】
よって、減算器９０において、位相誤差ｋが−３π〜−πの範囲にあるときは２πが加算され（−２πが減算され）、位相誤差ｋが−π〜πの範囲にあるときは加減算を行わず、位相誤差ｋがπ〜３πの範囲にあるときは２πが減算されることになる。すなわち、−３π〜３πの範囲で入力される位相誤差ｋの範囲を−π〜πの範囲とし、これ以降の絶対値回路５０及び変換テーブル６０における処理を図５と共通にしている。
【００７７】
次に図１０において、５つのセレクタ２１１〜２１５には、各遅延素子１０５〜１１０を含むサンプル値系列のタップ構成において、それぞれ隣接する３つのサンプル値が入力される。例えば、最初のセレクタ２１１には、遅延される前のサンプル値と、１クロック分遅延された遅延素子１０５からのサンプル値と、２クロック分遅延された遅延素子１０６からのサンプル値が入力される。同様に、セレクタ２１２、２１３、２１４、２１５の場合も、この順で１クロック分ずつシフトされて、それぞれ３つのサンプル値が入力される構成になっている。
【００７８】
そして、各セレクタ２１１〜２１５は、選択信号ＴＡＰ−ＳＥＬに基づいて接続を切り換え制御される。図１０に示すように、ＴＡＰ−ＳＥＬ＝ａのときは左側のサンプル値が選択され、ＴＡＰ−ＳＥＬ＝ｂのときは中央のサンプル値が選択され、ＴＡＰ−ＳＥＬ＝ｃのときは右側のサンプル値が選択される。すなわち、位相誤差ｋの範囲が−３π〜−πであるときは、セレクタ２１１〜２１５に対する接続は、遅延前のサンプル値から遅延素子１０８のサンプル値までの５タップ構成となる。また、位相誤差ｋの範囲が−π〜πであるときは、セレクタ２１１〜２１５に対する接続は、遅延素子１０５〜１０９のサンプル値の５タップ構成となる。また、位相誤差ｋの範囲がπ〜３πであるときは、セレクタ２１１〜２１５に対する接続は、遅延素子１０６〜１１０のサンプル値の５タップ構成となる。
【００７９】
よって、５つの乗算器３０１〜３０５に対する入力は、選択信号ＴＡＰ−ＳＥＬに基づきシフトされた５タップ構成のサンプル値となる。すなわち、遅延素子１０５〜１１０により全体で７タップ構成のトランスバーサルフィルタにおいて、隣接する５タップの組み合わせから、位相誤差ｋに適合するものを選択する構成になっている。
【００８０】
図１２に示すように、上記の選択信号ＴＡＰ−ＳＥＬを使用せず、セレクタ２１１〜２１５を設けないで位相補正部１５を構成する場合には、タップ係数Ａ2（ｋ）〜Ａ-2（ｋ）は各々範囲Ｒ１を網羅する必要がある。しかし、図１０及び図１１に示すような構成とすることで、タップ係数Ａ0（ｋ）は範囲Ｒ２を、タップ係数Ａ1、Ａ-1は範囲Ｒ３を、タップ係数Ａ2、Ａ-2は範囲Ｒ４をそれぞれ網羅すればよいことになる。これにより、各タップ係数Ａ2（ｋ）〜Ａ-2（ｋ）は同じ分解能（ビット数）で表現する場合であっても、より高精度に表現することができる。あるいは、範囲Ｒ１に対応する分解能で表現した場合、範囲Ｒ２、Ｒ３、Ｒ４を用いることによりビット数を削減することができ、位相補正部１５の回路規模を小さくすることができる。
【００８１】
以上、図１〜図１２により本実施形態と各変形例を詳述したが、基本的な効果はいずれも共通する。すなわち、位相補正部１５と位相検出部１６からなる第２のＰＬＬと、この第２のＰＬＬとクロック生成部１２からなり遅延要素１４が挿入された第１のＰＬＬを含むように構成されている点が本発明の特徴である。かかる特徴により、上述したように情報再生装置においてサンプル値系列に位相同期されたクロックを生成すべく、良好な追従性で安定なＰＬＬを実現することが可能となる。
【００８２】
なお、以上の実施形態では、位相補正部１５のトランスバーサルフィルタは、タップ係数を参照するための変換テーブル６０を用いる構成としたが、変換テーブル６０に代わり乗算器、加算器、減算器などの回路要素を組み合わせてタップ係数を出力する構成としてもよい。また、位相補正部１５において、タップに接続される複数の乗算器を用いてフィルタ演算を行うタイプのトランスバーサルフィルタを示したが、タップに接続される複数の加算器・減算器を用いてフィルタ演算を行うタイプのトランスバーサルフィルタを用いてもよい。
【００８３】
また、上記実施形態では、位相補正部１５では、複数タップで構成されたトランスバーサルフィルタによるフィルタ演算を行うともに、位相検出部１６ではサンプル値系列のゼロクロスを検出する構成を説明したが、これに限られることなく、第１のＰＬＬに加えて、位相補正部及び位相検出部に基づく第２のＰＬＬを設けた構成に対し広く本発明を適用することができる。
【００８４】
【発明の効果】
以上説明したように本発明によれば、サンプル値系列に対し位相同期したクロックを生成する場合、トランスバーサルフィルタと位相検出部を設けることにより、第１のＰＬＬに従属する第２のＰＬＬを構成するようにしたので、遅延要素の影響を回避して容易にＰＬＬの広帯域化を実現し、良好な追従性で安定な位相同期を実現可能な情報記録再生装置を提供することができる。
また、複数のタップ構成を持つトランスバーサルフィルタを位相を補正する手段として用いるので、サンプル値系列の位相の補正を比較的簡単な演算により行うことができる。
更にまた、位相誤差信号が示す位相誤差がＴ周期分に相当する予め定められた範囲に含まれない場合には、減算結果が該範囲内となるよう前記位相誤差信号から前記Ｔ周期のｘ倍に相当する位相誤差値が減算されて、該減算結果としての位相誤差を示す前記位相誤差信号が前記タップ係数設定手段に供給され、且つ、予め定められたタップ位置からｘの値に相当する個数分タップ位置をずらしてｍ個のタップが選択されるので、第２のＰＬＬにおけるサンプル値系列の補正可能な範囲を拡大することができる。
【図面の簡単な説明】
【図１】本実施形態に係る情報再生装置の要部構成を示すブロック図である
【図２】位相検出部における位相誤差の検出方法の概念を説明する図である
【図３】位相補正部におけるサンプル値系列に対する位相補正の概念を示す図である。
【図４】位相補正部の具体的構成を示すブロック図である。
【図５】図４の構成に付加される付加回路部の構成を示すブロック図である。
【図６】タップ係数用の変換テーブルのデータ内容を説明する図である。
【図７】本実施形態の第１の変形例に係る位相補正部の具体的構成を示すブロック図である。
【図８】図６の変換テーブルに対応して、第１の変形例で用いるタップ係数用の変換テーブルのデータ内容を説明する図である。
【図９】本実施形態の第２の変形例に係る位相補正部の具体的構成を示すブロック図である。
【図１０】本実施形態の第３の変形例に係る位相補正部の具体的構成を示すブロック図である。
【図１１】第３の変形例に係る付加回路部の構成を示すブロック図である。
【図１２】各タップ係数の範囲を説明する図である。
【符号の説明】
１…ディスク
１０…ピックアップ
１１…ＲＦ信号生成部
１２…Ａ／Ｄ変換器
１３…クロック生成部
１４…遅延要素
１５…位相補正部
１６…位相検出部
１７…復調部
１０１〜１１０…遅延素子
２０１〜２１６…セレクタ
３０１〜３０…乗算器
４０…加算器
５０…絶対値回路
６０…変換テーブル
７０１〜７０５…コンパレータ
８０１〜８０３…ＡＮＤ回路
９０…減算器
【図１】
0004098477.tif 000002
【図２】
0004098477.tif 000003
【図３】
0004098477.tif 000004
【図４】
0004098477.tif 000005
【図５】
0004098477.tif 000006
【図６】
0004098477.tif 000007
【図７】
0004098477.tif 000008
【図８】
0004098477.tif 000009
【図９】
0004098477.tif 000010
【図１０】
0004098477.tif 000011
【図１１】
0004098477.tif 000012
【図１２】
0004098477.tif 000013