(57)【特許請求の範囲】
【請求項１】
アナログ原色信号がスイッチング手段を介して表示部を構成する複数のソース線に画像信号として時分割的に供給されると共に、
上記スイッチング手段は少なくとも直列接続されたｐ個のスイッチング素子がアナログ原色信号に対応して設けられ、
上記ｐ個のスイッチング素子をそれぞれスイッチングするためｐ本のゲート線が配され、
ソース線に設けられた上記ｐ個のスイッチング素子のうちｍ番目（１≦ｍ≦ｐ）のスイッチング素子同士はｍ番目のゲート信号によってスイッチングされ、
２ｐ本を単位として２ｐ本の上記ソース線が時分割駆動され、
上記スイッチング手段の上記スイッチング素子がｎチャネルならびにｐチャネルトランジスタからなる
ことを特徴とする液晶表示装置。
【請求項２】
上記表示部は液晶表示パネルに設けられたことを特徴とする請求項１記載の液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は液晶表示装置に関する。詳しくは、液晶表示装置用絶縁基板上に形成される水平駆動回路用スイッチング手段を直列接続された一対のスイッチング素子で構成すると共に、時分割駆動されるゲート線の本数を少なくすることによってスイッチング手段の占有面積を少なくできるようにしたものである。
【０００２】
【従来の技術】
薄型、軽量、低消費電力等の特徴を有する液晶表示装置（ＬＣＤ）は、パーソナルコンピュータ等のＯＡ機器、ビデオカメラ等の家電ＡＶ機器等の表示装置としてよく用いられ、その中でも画質及び応答速度の点に優る薄膜トランジスタ（ＴＦＴ）を用いたアクティブマトリクス方式による液晶表示装置が注目されている。
【０００３】
アクティブマトリクス方式は、大きな情報量を扱う場合に好適なドット・マトリクス形液晶表示装置の駆動方式の一つで、もう一つの駆動方式として単純マトリクス方式がある。アクティブマトリクス方式は、単純構造で低製造コストの単純マトリクス方式に比べて、パネルの構造が複雑で製造コストが高い一方、応答速度や視認特性が極めて良く画質の点で優れている。
【０００４】
図５はアクティブマトリクス型液晶表示装置の駆動回路の構成図である。図５に示すようにアクティブマトリクス型液晶表示装置は、Ｘ方向（図面縦方向）に配列された信号電極であるソース線（信号線）Ｘ1、Ｘ2、．．．、ＸmとＹ方向（図面横方向）に配列されると共に、ソース線をアドレッシングする走査電極であるゲート線Ｙ1、Ｙ2、．．．、Ｙnを有する。ソース線には水平駆動回路用ドライバＩＣ１が接続され、ゲート線には垂直駆動回路１０が接続されている。
【０００５】
上記ドライバＩＣ１内には図示しないデコーダと出力回路が夫々内蔵され、出力回路から画像データに応じた所定のアナログ電圧をソース線に印加する。ソース線とゲート線との交差部分には画素が配置され、各画素には画素駆動素子（スイッチング素子）としてのＴＦＴ３０と液晶容量３２と付加容量３１が接続されている。
【０００６】
アクティブマトリクス型液晶表示装置の動作原理は、ゲート線Ｙ1、Ｙ2、．．．、Ｙnを線順次方式で上から順々に走査し、一つのゲート線上の全ての画素のＴＦＴ３０を一時一斉にオン（導通状態）にする。そしてこの走査に同期して出力回路からソース線Ｘ1、Ｘ2、．．．、Ｘmを介して、オン状態のＴＦＴ３０に結合している全ての容量３２にそれぞれ所定のアナログ電圧を印加して信号電荷を供給する。この結果、各液晶における光の透過率がアナログ電圧値に応じて変化する。ここで各付加容量３１は充電されるから、ＴＦＴ３０がオフ（絶縁状態）になった後も、液晶の光の透過状態は、次にＴＦＴ３０がオンされるまで保持される。
【０００７】
しかしながら、このようなアクティブマトリクス型液晶表示装置では、各ソース線に一個のドライバが必要であるからドライバ（ドライバＩＣ）の数が多くなるという問題がある。さらに階調を伴うカラー表示の場合には、中間レベル電圧の設定によるドライバＩＣの大規模化、製造コストの増加という問題がある。
【０００８】
この問題を解決するため、液晶表示パネルの各ソース線の入力側に単一のスイッチング素子からなる第２のスイッチング手段を設けた液晶表示パネルの駆動方法（特開平４−５２６８４）が従来技術に知られている。
【０００９】
図６は従来技術によるアクティブマトリクス型液晶表示装置の駆動回路の部分回路図である。図６に示す駆動回路は図５に示す駆動回路と略同一構成であり、その同一部分については同一参照符号を付してその重複説明を割愛する。
【００１０】
ドライバＩＣ１は、夫々例えば３本のデータ線からなるＲ、Ｇ、Ｂの各データ線束２０Ｒ〜２０Ｂを有する。即ちこの場合、上記各データ線束２０Ｒ〜２０Ｂは３ビットのディジタル画像データ（ソースデータ）を伝送するので、８階調の５１２色カラー表示が可能である。
【００１１】
上記各データ線にはシフトレジスタ１３、レベルシフタ１４、ラッチ１５がそれぞれ１個接続されて構成されたメモリー手段１８を有する。シフトレジスタ１３は１ビットの画像データを保存してけた送りし、レベルシフタ１４は１ビットの画像データの論理値レベルを調整し、ラッチ１５は１ビットの画像データを所定時間保持する。
【００１２】
各ラッチ１５の出力側にはＮチャネルＴＦＴ構成の第１のスイッチング手段２２、２３が設けられ、第１のスイッチング手段２２、２３は出力回路に内蔵されたデコーダに接続され、ディジタル−アナログ変換回路でアナログ電圧に変換される。上記出力回路１２では、４つのデータ線束２０Ｒ〜２０Ｂに対して１つの出力端子１２ａ、１２ｂ、・・・が設けられ、例えば出力端子１２ａに第２のスイッチング手段２４ａ〜２４ｄとしてのＮチャネルＴＦＴを介して４本のソース線Ｘ1〜Ｘ4に共通接続する。同様にして出力端子１２ｂをソース線Ｘ5〜Ｘ8に共通接続する。
【００１３】
ここで、例えば時分割スイッチ選択信号ＳＡ１〜ＳＡ４により上記第１の各スイッチング手段２２、２３が順次オンされる。これにより出力回路１２は、入力された画像データに応じた所定の電圧の画像信号を出力端子１２ａ、１２ｂ、・・・から順次出力する。液晶表示パネル２においては、時分割スイッチ選択信号Ｓ１〜Ｓ４によって第１のスイッチング手段２２、２３に同期して第２のスイッチング手段２４ａ〜２４ｄ（２５ａ〜２５ｄ）が順次オンされて、第２の各スイッチング手段の出力信号（入力画像信号）が所定のソース線Ｘ1〜Ｘ8にそれぞれ供給される。
【００１４】
【発明が解決しようとする課題】
このように従来技術によれば、ドライバＩＣ１の各データ線に第１のスイッチング手段２２、２３を設けると共に液晶表示パネル２の各ソース線の入力側に単一のスイッチング素子からなる第２のスイッチング手段２４ａ〜２４ｄ、２５ａ〜２５ｄを新たに設け、上記ドライバＩＣ１の出力端子１２ａ、１２ｂ、・・・をデータ線と対応する液晶表示パネル２の複数のソース線Ｘ1〜Ｘ4またはＸ5〜Ｘ8に接続し、ドライバＩＣ１の各第１のスイッチング手段２２、２３に液晶表示パネル２の各第２のスイッチング手段２４ａ〜２４ｄ、２５ａ〜２５ｄを同期させて順次オンオフさせることにより、データ線からの画像データの信号電圧を時分割してドライバＩＣ１の出力端子１２ａ、１２ｂ、・・・から上記データ線と対応するソース線Ｘ1〜Ｘ8に供給できるようにしている。したがって従来技術によれば、液晶表示装置の全ソース線に接続するドライバＩＣのコンパクト化あるいは個数の低減化が可能になる。
【００１５】
しかしその一方で、従来技術によれば、時分割の数の増加に伴って時分割用のゲート線の数が増加する。つまり、時分割するソース線の本数と同じ本数だけゲート線の本数が必要になる。それに伴ってこのスイッチング手段の占有面積が増大する。すなわち図７に示すように、液晶表示パネル２は有効表示領域１７とその周辺領域とで構成され、水平上部１６は時分割用スイッチ用の形成領域となされ、左端部は垂直駆動回路１０の形成領域となされている。
【００１６】
液晶表示領域１７以外の部分、特に垂直方向の額縁部分（時分割用スイッチ領域）の面積が増大すると、液晶表示パネル２自体が大きくなるという問題がある。したがって従来技術によれば、液晶表示パネル２が大きくなるので、液晶表示装置の携帯化を妨げると共に一枚の透明絶縁基板から得られるパネルの数が少なくなり製造歩留まりを低下させる。
【００１７】
そこで本発明は、時分割用ゲート線の本数を削減することにより液晶表示装置のパネルのサイズを小さくできるＴＦＴを用いた液晶表示装置を提供することを目的とする。
【００１８】
【課題を解決するための手段】
本発明は上述した課題を解決するために、請求項１に記載された発明によれば、アナログ原色信号がスイッチング手段を介して表示部を構成する複数のソース線に画像信号として時分割的に供給されると共に、上記スイッチング手段は少なくとも直列接続されたｐ個のスイッチング素子がアナログ原色信号に対応して設けられ、上記ｐ個のスイッチング素子をそれぞれスイッチングするためｐ本のゲート線が配され、ソース線に設けられた上記ｐ個のスイッチング素子のうちｍ番目（１≦ｍ≦ｐ）のスイッチング素子同士はｍ番目のゲート信号によってスイッチングされ、２ｐ本を単位として２ｐ本の上記ソース線が時分割駆動され、上記スイッチング手段の上記スイッチング素子がｎチャネルならびにｐチャネルトランジスタからなることを特徴とする液晶表示装置によって解決される。
【００１９】
本発明は、異なるスイッチング素子の組合せに注目したもので、液晶表示パネルの各ソース線に複数のスイッチング素子からなる第２のスイッチング手段を設ける。
【００２０】
本発明によれば、上記各ソース線に複数のスイッチング素子からなる第２のスイッチング手段を設け、そのオン、オフを組合せることにより、時分割用ゲート線の本数を減らすことができるので、時分割用ゲート線の占有面積を増大させることなくドライバＩＣのコンパクト化あるいは個数の低減化を可能にする。
【００２１】
【発明の実施の形態】
以下、図面を参照しながら本発明に係る第１の実施形態を説明する。
【００２２】
図１は本発明の第１の実施形態に係るアクティブマトリクス型液晶表示装置の駆動回路の部分回路図である。図１に示す本発明に係るアクティブマトリクス型液晶表示装置の駆動回路は、図５及び図６に示すアクティブマトリクス型液晶表示装置の駆動回路と略同一構成であり、その同一部分については同一参照符号を付してその重複説明を割愛する。
【００２３】
本発明に係る液晶表示パネル３の構成で従来技術による液晶表示パネル２と異なる点は、上記液晶表示パネル３の各ソース線に対し複数のソース線をまとめて時分割駆動できるように、複数のスイッチング素子からなる第２のスイッチング手段２８、２９、・・・（２８ａ〜２８ｄ、２９ａ〜２９ｄ、・・・）を設けたことにある。
【００２４】
図示の例では、出力回路１２に設けられた１つの出力端子に４本のソース線を接続して、これら４本のソース線を時分割駆動するようにした例である。第２のスイッチング手段２８を例示すると、この第２のスイッチング手段２８はソース線に対して直列接続された第１及び第２のスイッチング素子で構成される。さらに第１のスイッチング素子同士は第１のゲート信号ＳＧ１によって共通に制御され、また４個の第２のスイッチング素子同士も第２のゲート信号ＳＧ２によって共通に制御される。
【００２５】
ここで、これら２つのゲート信号ＳＧ１、ＳＧ２によって、それぞれのスイッチング手段２８ａ〜２８ｄの導通状態が時分割的となるようにするため第１及び第２のスイッチング素子は図示するような導電形式に選定されている。
【００２６】
スイッチング素子としてＭＯＳ型トランジスタを例示すれば、ソース線Ｘ1に接続されるスイッチング素子は第１の導電形式であるＮチャネル型のＭＯＳトランジスタ３５，３５が使用される。以下同様に、ソース線Ｘ2における第１のスイッチング素子は第２の導電型式であるＰチャネル型のＭＯＳトランジスタ３６が用いられ、第２のスイッチング素子はＮチャネル型のＭＯＳトランジスタ３５が使用される。ソース線Ｘ3に接続される第１のスイッチング素子はＮチャネル型のＭＯＳトランジスタ３５が用いられ、第２のスイッチング素子はＰチャネル型のＭＯＳトランジスタ３６が使用される。ソース線Ｘ4における第１、第２のスイッチング素子は共にＰチャネル型のＭＯＳトランジスタ３６，３６が使用される。
【００２７】
ここで出力端子１２ａに図２Ａに示すようなアナログ画像信号が得られたと想定すると、ゲート信号ＳＧ１、ＳＧ２としては同図Ｂ、Ｃに示すような矩形波信号が供給されることによって、区間ｔ１ではソース線Ｘ1のみがオンして対応する画像信号Ｒがソース線Ｘ1に印加される。これによってＲの画素が映し出される。以下同様に区間ｔ２ではソース線Ｘ2がオンし、区間ｔ３ではソース線Ｘ3がオンし、そして区間ｔ４ではソース線Ｘ4がオンする。これによって対応する画像信号Ｒ、Ｇ、Ｂによって対応する画素が映し出される。
【００２８】
ここで第２のスイッチング手段２８、２９、・・・に設ける時分割用ゲート線の本数ｐとそのゲート線により制御されるソース線の１出力端子当たりの本数ｑには、２p＝ｑの関係があるので、本実施形態は、ｐ＝２、ｑ＝４の場合である。つまり、４本のソース線Ｘ1〜Ｘ4、Ｘ5〜Ｘ8、・・・を時分割するときは２本のゲート線で済む。したがって８本のソース線を時分割するときは３本のゲート線で済むことになる。
【００２９】
第２のスイッチング手段に設ける時分割用ゲート線の数を従来技術に比べて半減できるので、図３に示すように、時分割用スイッチング領域１６の幅Ｂを従来の幅Ａよりも狭くすることができ、この狭幅化によって液晶表示パネルのサイズを小さくすることができる。
【００３０】
また前述のように本発明においては、第２のスイッチング手段の時分割用ゲート線の本数ｐと、そのゲート線により制御されるソース線の１出力端子当たりの本数ｑには、２p＝ｑの関係があるので、１出力端子に接続するソース線の本数ｑを多くして時分割数を増やす程、従来技術に対する本発明の時分割用ゲート線数を形成する領域１６の幅は、１／２、３／８、１／４、５／３２．．．のように狭幅化できるから、その軽減効果はより顕著なものになる。
【００３１】
時分割用ゲート信号の数が削減された結果、図３のように本発明による時分割用スイッチ領域の垂直方向の幅Ｂは従来技術による時分割用スイッチ領域の垂直方向の幅Ａよりも縮小される。つまり本発明によれば、液晶表示パネル全体の垂直方向の幅Ｄを従来のパネル全体の垂直方向の幅Ｃよりも小さくすることができる。
【００３２】
これとは逆に従来と同じパネル幅（Ｄ＝Ｃ）とするならば、有効表示領域１７の面積を大きくすることができるから、表示部のワイド化を達成できる。
【００３３】
図４は本発明の第２の実施形態に係るアクティブマトリクス型液晶表示装置の駆動回路の応用例の部分回路図である。第２の実施形態の構成は第１の実施形態の構成と略同一であり、その同一部分については同一参照符号を付してその重複説明を割愛する。
【００３４】
第２の実施形態の構成で第１の実施形態と異なる点は、第１の実施形態の第２のスイッチング手段２８、２９、・・・にあって、ソース線Ｘ1、Ｘ2、・・・に接続されたＮチャネルＴＦＴにはＰチャネルＴＦＴを、ＰチャネルＴＦＴにはＮチャネルＴＦＴをソース・ドレインについて夫々並列に接続して相補型に構成したものである。さらにＮチャネルＴＦＴとＰチャネルＴＦＴのゲートの間にはインバーター３３が接続される。
【００３５】
図４において、例えば対をなすＴＦＴの左側のＴＦＴ３８のゲートには、時分割用ゲート信号ＳＧ１またはＳＧ２（図２）がそのまま入力される。また同右側のＴＦＴ３９のゲートにはインバーターで反転された時分割用ゲート信号ＳＧ１またはＳＧ２が入力される。ここで対を成すＴＦＴはＮチャネルＴＦＴとＰチャネルＴＦＴであるから、このＮチャネルＴＦＴとＰチャネルＴＦＴは同時にオンオフ動作する。このとき例えばＮチャネルＴＦＴが完全にオンにならなくてもＰチャネルＴＦＴが完全にオンになるので、共通電極に供給される交流駆動信号によるスイッチング動作は、第１の実施形態のスイッチング動作と同じになる。また他のスイッチング手段２８ｂ〜２８ｄ、２９、・・・についても同様なことである。
【００３６】
したがって、本実施形態によっても、時分割用のゲート線の数を軽減でき、液晶表示装置の小型化を図れる。
【００３７】
【発明の効果】
以上説明したように、本発明によれば、液晶表示パネルの各ソース線に複数のスイッチング素子からなる第２のスイッチング手段を設けたことにより、液晶表示装置の垂直方向の額縁部分の面積を縮小できるので、ドライバＩＣのコンパクト化あるいは個数の低減化を、液晶表示パネルの面積（時分割用ゲート線の占有面積）を増大させることなく可能にできる。
【００３８】
このように、本発明によれば、液晶表示パネルの面積を従来技術によるものよりも縮小できるので、液晶表示装置の携帯性が確保できる。また、本発明によれば、一枚の透明絶縁基板から得られる液晶表示パネルの数が増大するので、製造歩留まりを向上させることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るアクティブマトリクス型液晶表示装置の駆動回路の部分回路図である。
【図２】本発明に係る実施形態の動作説明図である。
【図３】本発明による額縁部分の狭幅化の説明図である。
【図４】本発明の第２の実施形態に係るアクティブマトリクス型液晶表示装置の駆動回路の部分回路図である。
【図５】アクティブマトリクス型液晶表示装置の駆動回路の構成図である。
【図６】従来技術によるアクティブマトリクス型液晶表示装置の駆動回路の部分回路図である。
【図７】従来技術による液晶表示パネルを示す説明図である。
【符号の説明】
１・・・ドライバＩＣ、２，３・・・液晶表示パネル、１２・・・出力回路、１６・・・時分割用スイッチ領域、１７・・・有効表示領域、１８・・・メモリー手段、２２，２３・・・第１のスイッチング手段、２４ａ〜２４ｄ，２５ａ〜２５ｄ，２８ａ〜２８ｄ，２９ａ〜２９ｄ・・・第２のスイッチング手段、２６，２７・・・出力端子、３０・・・ＴＦＴ、３１・・・付加容量、３２・・・液晶容量、３３・・・インバーター
【図１】
0004061701.tif 000002
【図２】
0004061701.tif 000003
【図３】
0004061701.tif 000004
【図４】
0004061701.tif 000005
【図５】
0004061701.tif 000006
【図６】
0004061701.tif 000007
【図７】
0004061701.tif 000008