(57)【特許請求の範囲】
【請求項１】
受信すべき高周波信号を入力する第１の遅延手段と、前記第１の遅延手段の出力と前記高周波信号を加算する加算回路と、前記加算回路の出力を中間周波数信号に変換するミキサと、前記ミキサの出力を入力する復調回路とを備え、前記第１の遅延手段の遅延時間Ｔ０が高周波信号の周期Ｔ１に対してＴａ＝ｎ×Ｔ１（ｎは正整数）で定義されるＴａと同じになるように構成され、中間周波数信号の周期Ｔ２がＴ２＝４×ｎ×Ｔ１を満たすように構成される受信機。
【請求項２】
受信すべき高周波信号を入力する第１の遅延手段と、前記第１の遅延手段の出力と前記高周波信号を減算する減算回路と、前記減算回路の出力を中間周波数信号に変換するミキサと、前記ミキサの出力を入力する復調回路とを備え、前記第１の遅延手段の遅延時間Ｔ０が高周波信号の周期Ｔ１に対してＴａ＝（２×ｎ―１）×Ｔ１／２（ｎは正整数）で定義されるＴａと同じになるように構成され、中間周波数信号の周期Ｔ２がＴ２＝（４×ｎ―２）×Ｔ１を満たすように構成された受信機。
【請求項３】
受信すべき高周波信号を入力する第１の遅延手段と、前記第１の遅延手段の出力と前記高周波信号を加算する第１の加算回路と、前記第１の加算回路の出力を入力する第２の遅延手段と、前記第２の遅延手段の出力と前記第１の加算回路の出力を加算する第２の加算回路と、前記第２の加算回路の出力を中間周波数信号に変換するミキサと、前記ミキサの出力を入力する復調回路とを備え、第１または第２の遅延手段の遅延時間Ｔ０が高周波信号の周期Ｔ１に対してＴａ＝ｎ×Ｔ１（ｎは正整数）で定義されるＴａと同じになるように構成され、中間周波数信号の周期Ｔ２がＴ２＝４×ｎ×Ｔ１を満たすように構成された受信機。
【請求項４】
受信すべき高周波信号を入力する第１の遅延手段と、前記第１の遅延手段の出力と前記高周波信号を減算する第１の減算回路と、前記第１の減算回路の出力を入力する第２の遅延手段と、前記第２の遅延手段の出力と前記第１の減算回路の出力を減算する第２の減算回路と、前記第２の減算回路の出力を中間周波数信号に変換するミキサと、前記ミキサの出力を入力する復調回路とを備え、第１または第２の遅延手段の遅延時間Ｔ０が高周波信号の周期Ｔ１に対してＴａ＝（２×ｎ―１）×Ｔ１／２（ｎは正整数）で定義されるＴａと同じになるように構成され、中間周波数信号の周期Ｔ２がＴ２＝（４×ｎ―２）×Ｔ１を満たすように構成された受信機。
【請求項５】
第１および第２の遅延手段のうち片方の遅延時間Ｔ３がＴａより大きく設定され、他方の遅延時間Ｔ４がＴａより小さく設定された請求項３または４記載の受信機。
【請求項６】
中間周波数信号を増幅する増幅器と、前記増幅器の出力を入力する第３の遅延手段と、前記第３の遅延手段の出力を前記増幅器の入力に帰還する帰還手段を備え、前記帰還手段は前記中間周波数信号の希望帯域外周波数において負帰還になるように前記増幅器の入力に帰還させることによりチャンネル選択を行う請求項１〜５のいずれか１項記載の受信機。
【請求項７】
第１または第２または第３の遅延手段は遅延素子で構成された請求項１〜６のいずれか１項記載の受信機。
【請求項８】
第１または第２または第３の遅延手段はサンプルホールド手段と前記サンプルホールド手段でホールドした信号を所定時間経過後出力するための出力手段から成り、前記サンプルホールド手段と前記出力手段はクロック信号で動作する構成とした請求項１〜６のいずれか１項記載の受信機。
【請求項９】
基準信号源を備え、前記基準信号源の出力を分周して得たクロック信号により遅延素子の動作タイミングを決定する構成とした請求項７記載の受信機。
【請求項１０】
基準信号源を備え、前記基準信号源の出力を分周して得たクロック信号によりサンプルホールド手段および出力手段の動作タイミングを決定する構成とした請求項８記載の受信機。
【請求項１１】
ミキサは高周波信号のイメージ周波数を減衰するイメージリダクションミキサで構成された請求項１〜１０のいずれか１項記載の受信機。
【発明の詳細な説明】
【０００１】
【発明の属する技術】
本発明は、主としてコードレスリモコン、ページャ、コードレス電話、携帯電話等の無線通信機器に用いられる受信機に関する。
【０００２】
【従来の技術】
図１３は、従来の受信機の構成を示すブロック図である。
図１３において、１は高周波信号入力端子、４はミキサ、５は局部信号源、９は復調回路、１０１は水晶フィルタ、１０２はセラミックフィルタである。
従来の受信機の動作について説明する。高周波信号入力端子１には高周波信号が入力される。ここで前記高周波信号はアンテナで受信した高周波信号を直接入力してもよいが、アンテナで受信した高周波信号は、数百ＭＨｚないし数ＧＨｚと周波数が高いため、通常は数分の１の周波数、すなわち数十ＭＨｚないし数百ｋＨｚに周波数変換した信号が前記高周波信号入力端子１に入力される。このように周波数変換により周波数を低くしてから復調操作を行う構成はスーパーヘテロダイン方式と呼ばれる。
【０００３】
さて、図１３において高周波信号入力端子１に入力された高周波信号は水晶フィルタ１０１に入力される。水晶フィルタ１０１の役割は、次に続くミキサ４のイメージ周波数成分を除去することである。前記水晶フィルタ１０１の出力はミキサ４に入力され、局部信号源５の信号とミキシングされることより周波数変換され、ミキサ４の出力として中間周波数信号が得られる。ここで高周波信号入力端子１に入力された高周波信号のうち、局部信号源５の周波数と中間周波数信号の周波数の差の周波数および和の周波数にあたる成分が同一周波数の中間周波数信号として変換される。従って受信で混信をさけるためには高周波信号の成分のうち、前記和の周波数成分か差の周波数成分の一方をミキサの前段で除去する必要がある。除去する方の周波数はイメージ周波数、また除去に用いるフィルタはイメージ除去フィルタと呼ばれる。
【０００４】
次に、ミキサ４の出力としての中間周波数信号は、セラミックフィルタ１０２に入力される。ここで、セラミックフィルタ１０２の役割は受信チャンネルの成分のみを通過し、不要なチャンネル成分を除去することである。このようにチャンネル選択に用いるフィルタはチャンネル選択フィルタと呼ばれる。
そして、セラミックフィルタ１０２の出力が復調回路９に入力されて復調操作が行われる。
【０００５】
【発明が解決しようとする課題】
ところが、上記の従来例に示す従来の受信機の問題点は、水晶フィルタなどで構成されるイメージ除去フィルタとセラミックフィルタなどで構成されるチャンネル選択フィルタが個別部品であるために、他の能動部品と共にＩＣ化することが困難なことである。
【０００６】
近年、半導体技術の発達によりミキサや復調回路などを一体としてＩＣ化することが可能となってきている。ＩＣ化により機器の大幅な小型化と低コスト化を実現することができる。しかし、上記のフィルタ類のＩＣ化が困難なことが小型化、低コスト化を制限する要因となっていた。
発明は上記の課題を解決するものであり、ＩＣ内蔵に適したイメージ除去フィルタを備えた受信機を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明は、受信すべき高周波信号を第１の遅延手段で遅延させ、前記遅延させた信号と遅延させる前の前記高周波信号を加算回路で加算することにより、イメージ周波数の成分を除去してからミキサで中間周波数信号に変換し、前記中間周波数信号を復調回路で復調操作する。ここで、前記第１の遅延手段の遅延時間Ｔ０が高周波信号の周期Ｔ１に対してＴａ＝ｎ×Ｔ１（ｎは正整数）で定義されるＴａと同じになるように構成され、中間周波数信号の周期Ｔ２がＴ２＝４×ｎ×Ｔ１を満たすように構成されている。従来の受信機のようにフィルタ個別部品ではなく、遅延手段と加算回路でイメージ除去フィルタの動作を行うことができるので、受信機の回路構成を簡素化することができる。また、上記構成はＩＣ内蔵に適しており、小型化、低コスト化を実現できる。
【０００８】
【発明の実施の形態】
本発明は、受信すべき高周波信号を入力する第１の遅延手段と、前記第１の遅延手段の出力と前記高周波信号を加算する加算回路と、前記加算回路の出力を中間周波数信号に変換するミキサと、前記ミキサの出力を入力する復調回路とを備え、前記第１の遅延手段の遅延時間Ｔ０が高周波信号の周期Ｔ１に対してＴａ＝ｎ×Ｔ１（ｎは正整数）で定義されるＴａと同じになるように構成され、中間周波数信号の周期Ｔ２がＴ２＝４×ｎ×Ｔ１を満たすように構成される受信機である。
【０００９】
また、受信すべき高周波信号を入力する第１の遅延手段と、前記第１の遅延手段の出力と前記高周波信号を減算する減算回路と、前記減算回路の出力を中間周波数信号に変換するミキサと、前記ミキサの出力を入力する復調回路とを備え、前記第１の遅延手段の遅延時間Ｔ０が高周波信号の周期Ｔ１に対してＴａ＝（２×ｎ―１）×Ｔ１／２（ｎは正整数）で定義されるＴａと同じになるように構成され、中間周波数信号の周期Ｔ２がＴ２＝（４×ｎ―２）×Ｔ１を満たすように構成された受信機である。そして、イメージ除去フィルタの機能を遅延手段と加算回路または減算回路で構成できるため受信機の回路を簡素化できる。
【００１０】
また、受信すべき高周波信号を入力する第１の遅延手段と、前記第１の遅延手段の出力と前記高周波信号を加算する第１の加算回路と、前記第１の加算回路の出力を入力する第２の遅延手段と、前記第２の遅延手段の出力と前記第１の加算回路の出力を加算する第２の加算回路と、前記第２の加算回路の出力を中間周波数信号に変換するミキサと、前記ミキサの出力を入力する復調回路とを備え、第１または第２の遅延手段の遅延時間Ｔ０が高周波信号の周期Ｔ１に対してＴａ＝ｎ×Ｔ１（ｎは正整数）で定義されるＴａと同じになるように構成され、中間周波数信号の周期Ｔ２がＴ２＝４×ｎ×Ｔ１を満たすように構成された受信機である。
【００１１】
また、受信すべき高周波信号を入力する第１の遅延手段と、前記第１の遅延手段の出力と前記高周波信号を減算する第１の減算回路と、前記第１の減算回路の出力を入力する第２の遅延手段と、前記第２の遅延手段の出力と前記第１の減算回路の出力を減算する第２の減算回路と、前記第２の減算回路の出力を中間周波数信号に変換するミキサと、前記ミキサの出力を入力する復調回路とを備え、第１または第２の遅延手段の遅延時間Ｔ０が高周波信号の周期Ｔ１に対してＴａ＝（２×ｎ―１）×Ｔ１／２（ｎは正整数）で定義されるＴａと同じになるように構成され、中間周波数信号の周期Ｔ２がＴ２＝（４×ｎ―２）×Ｔ１を満たすように構成された受信機である。そして、遅延手段と加算回路または減算回路の構成を２段構成としたため、イメージ周波数成分の減衰量が大きくなり、イメージ妨害特性を改善できる。
【００１２】
また、第１および第２の遅延手段のうち片方の遅延時間Ｔ3がＴaより大きく設定され、他方の遅延時間Ｔ4がＴaより小さく設定された構成としたものである。
そして、イメージ周波数成分の減衰の帯域幅を大きくできるため、大きな帯域をもった変調信号でも確実にイメージ妨害を防ぐことができる。
また、中間周波数信号を増幅する増幅器と、前記増幅器の出力を入力する第３の遅延手段と、前記第３の遅延手段の出力を前記増幅器の入力に帰還する帰還手段を備え、前記帰還手段は前記中間周波数信号の希望帯域外周波数において負帰還になるように前記増幅器の入力に帰還させることによりチャンネル選択を行う構成としたものである。そして、イメージ除去フィルタに加えてチャンネル選択フィルタも遅延手段と帰還手段で構成できるため、更に受信機の回路を簡素化できる。
【００１３】
また、遅延手段は遅延素子で構成されたものである。そして、遅延素子を半導体基板上に構成できるため、ＩＣ化により機器の小型化と低コスト化を実現できる。
遅延手段はサンプルホールド手段と前記サンプルホールド手段でホールドした信号を所定時間経過後出力するための出力手段から成り、前記サンプルホールド手段と前記出力手段はクロック信号で動作する構成としたものである。そして、半導体基板上の簡単な回路で遅延手段を構成でき、更にクロック信号で動作するため遅延時間を高精度に設定することができる。
【００１４】
また、基準信号源を備え、前記基準信号源の出力を分周して得たクロック信号により遅延素子の動作タイミングを決定する構成としたものである。
基準信号源を備え、前記基準信号源の出力を分周して得たクロック信号によりサンプルホールド手段および出力手段の動作タイミングを決定する構成としたものである。
【００１５】
そして、一つの基準信号源からイメージ除去フィルタとチャンネル選択フィルタのそれぞれの遅延素子またはサンプルホールド手段および出力手段のクロック信号を得られるため回路を更に簡素化できる。
また、ミキサは高周波信号のイメージ周波数を減衰するイメージリダクションミキサで構成されたものである。そして、イメージ周波数成分の減衰量を更に大きくすることができる。
【００１６】
【実施例】
以下、図面を参照して本発明の実施例について説明する。
（実施例１）
図１は、本発明による受信機の実施例の構成を示すブロック図である。図１において、１は高周波信号入力端子、２は第１の遅延手段、３は加算回路、４はミキサ、５は局部信号源、６は増幅器、７は第３の遅延手段、８は帰還手段、９は復調回路、１０はイメージ除去フィルタ、１１はチャンネル選択フィルタである。
【００１７】
本実施例の受信機の動作について説明する。
高周波信号入力端子１には高周波信号が入力される。ここで前記高周波信号はアンテナで受信した高周波信号を直接入力してもよいが、アンテナで受信した高周波信号は、数百ＭＨｚないし数ＧＨｚと周波数が高いため、通常は数分の１の周波数、すなわち数十ＭＨｚないし数百ｋＨｚに周波数変換した信号が前記高周波信号入力端子１に入力される。
【００１８】
本実施例ではアンテナで受信した４００ＭＨｚの高周波信号を４００ｋＨｚに周波数変換してから高周波信号入力端子１に入力する場合を考える。
さて、図１において高周波信号入力端子１に入力された信号は第１の遅延手段２に入力される。ここで、第１の遅延手段２の遅延時間は５μｓｅｃに設定されている。そして、前記第１の遅延手段２の出力と前記高周波信号入力端子１に入力された信号は加算回路３で加算される。このとき周波数が１００ｋＨｚおよび３００ｋＨｚの成分については、第１の遅延手段２の出力信号と高周波信号入力端子１の入力信号で位相が１８０度ずれているため打ち消し合って加算回路３の出力はゼロとなる。また、０Ｈｚ、２００ＫＨｚおよび４００ｋＨｚの成分は逆に強め合って加算回路３の出力は大きくなる。すなわち、加算回路３の出力の成分のうち４００ｋＨｚの成分は大きく、３００ｋＨｚの成分はゼロとなる。ここでいう各出力の振幅は交流的な振幅について考えている。以上によりイメージ除去フィルタ１０が構成されている。次にこの加算回路３の出力はミキサ４に入力され、周波数３５０ｋＨｚに設定された局部信号源５の出力とミキシングされて中間周波数信号である周波数５０ｋＨｚに変換される。このとき必要な周波数成分は４００ｋＨｚ、イメージ周波数成分は３００ｋＨｚであるが、上記のように３００ｋＨｚの成分は除去されているため、イメージ妨害が生じない。
【００１９】
さて、上記の構成で、前記第１の遅延手段２の遅延時間をＴ0、高周波信号入力端子１へ入力される高周波信号の周期をＴ1、ミキサ４から出力される中間周波数信号の周期をＴ2と定義すると、Ｔ0＝５μｓｅｃ、Ｔ1＝２.５μｓｅｃ、Ｔ2＝２０μｓｅｃであるから
Ｔ0＝Ｔa＝ｎ×Ｔ1 --- (1)、Ｔ2＝４×ｎ×Ｔ1 ---(2)を満たしており、ｎ＝２の場合に対応していることがわかる。前記式(1)および(2)を満たすようにＴ0、Ｔ1、Ｔ2を選択することにより受信チャンネルの成分を通過しイメージ周波数成分の除去を行うことができる。上式においてｎは正整数である。また、Ｔ1が予め決定されているとき、ｎは１以上の任意の値を選ぶことが可能であり、ｎを大きく選ぶと中間周波数信号の周波数を低くできるため復調操作が容易になる。ただしフィルタ特性が急峻になりイメージ除去できる周波数帯域が狭くなるため、使用する変調帯域を考慮してｎを決定すればよい。
【００２０】
次に、ミキサ４の出力をチャンネル選択フィルタ１１に入力して受信チャンネル以外の周波数成分を除去した後、復調回路９で復調操作が行われる。ここで、チャンネル選択フィルタ１１はセラミックフィルタ等の個別部品を用いることもできるが、次に示す構成により実現できる。
ミキサ４の出力である中間周波数信号は増幅器６に入力される。増幅器６の出力は第３の遅延手段７で時間遅延した後、帰還手段８により増幅器６の入力に帰還される。ここで第３の遅延手段の遅延時間は１０μｓｅｃに設定され、増幅器６は二つの入力信号（ミキサ４出力と帰還手段８出力）の電圧差を出力する利得１の増幅器である。また、帰還手段８は入力信号の振幅を０.９倍に減衰して出力するものである。ミキサ４出力で中間周波数信号である５０ｋＨｚの成分は第３の遅延手段７の出力では位相が丁度１８０度ずれているため、帰還手段８により増幅器６に帰還されることにより強め合って振幅が大きくなる。ただし、帰還手段８で振幅が０.９倍に制限されているため発振することはない。一方、ミキサ４出力で周波数５０ｋＨｚから離れた周波数の成分については負帰還となり、増幅器６および第３の遅延手段７の出力振幅は小さくなる。従って、受信チャンネルに対応する周波数である５０ｋＨｚの成分を通過し、それ以外の成分を減衰するフィルタ特性が得られる。以上によりチャンネル選択フィルタ１１が構成されている。
【００２１】
本実施例にで構成したイメージ除去フィルタ１０は、第１の遅延手段２と加算回路２といった簡単な回路要素で構成できるため、回路を大幅に簡素化できる。
ここで、第１の遅延手段２は例えばコンデンサ、抵抗あるいはコイルなどにより容易に構成でき、加算回路３はオペアンプなどで容易に実現できる。そのため従来の水晶フィルタ等の個別部品を用いる場合に比べ小型化、低コスト化が実現できる。
【００２２】
また、本実施例で構成したチャンネル選択フィルタ１１は、第３の遅延手段７、帰還回路８および増幅器６といった簡単な回路要素で構成できるため、回路を大幅に簡素化できる。ここで、第３の遅延手段７は第１の遅延手段２と同様にコンデンサ、抵抗あるいはコイルなどで構成でき、帰還手段８はたとえば２つの抵抗による抵抗分割により出力振幅を設定することで容易に構成できる。また、増幅器６もオペアンプなどで容易に実現できる。そのため従来のセラミックフィルタ等の個別部品を用いる場合に比べ小型化、低コスト化が実現できる。
【００２３】
尚、本実施例でチャンネル選択フィルタ１１の構成要素に増幅器６を用いたが、減算回路を用いても同様の効果が得られる。
また、帰還手段８の帰還振幅を０.９倍としたが、この値を更に１倍に近づけることによりチャンネル選択フィルタの帯域外減衰量を大きくすることができる。
【００２４】
（実施例２）
図２は、本発明による受信機の実施例２の構成を示すブロック図である。図２において、１２は減算回路である。また、図１と同じ構成要素については同一の番号を付けて示した。本実施例と実施例１の違いは、加算回路に代えて減算回路１２を用いたことである。
【００２５】
本実施例の動作は、実施例１の動作と基本的には同じであるが、第１の遅延手段の遅延時間と中間周波数信号の周波数が異なっている。本実施例の第１の遅延回路２の遅延時間は６.２５μｓｅｃに設定されている。高周波信号入力端子に入力される受信チャンネルの周波数は４００ｋＨｚと実施例１の場合と同一であるが、局部信号源５は３６０ｋＨｚに設定されミキサ４から出力される中間周波数信号の周波数は４０ｋＨｚである。
【００２６】
さて、上記の構成で、前記第１の遅延手段２の遅延時間をＴ0、高周波信号入力端子１へ入力される高周波信号の周期をＴ1、ミキサ４から出力される中間周波数信号の周期をＴ2と定義すると、Ｔ0＝６.２５μｓｅｃ、Ｔ1＝２.５μｓｅｃ、Ｔ2＝２５μｓｅｃであるから
Ｔ0＝Ｔa＝（２×ｎ−１）×Ｔ1／２ ---(1)、Ｔ2＝（４×ｎ−２）×Ｔ1---(2)を満たしており、ｎ＝３の場合に対応していることがわかる。前記式(1)および(2)を満たすようにＴ0、Ｔ1、Ｔ2を選択することにより受信チャンネルの成分を通過しイメージ周波数成分の除去を行うことができる。上式においてｎは正整数である。
【００２７】
本実施例も実施例１の場合とほぼ同様にイメージ除去フィルタの構成を簡素化できるため、受信機の小型化、低コスト化を実現できる。
また、本実施例の構成のイメージ除去フィルタは、周波数０Ｈｚ付近の成分を打ち消して減衰するため直流的な電圧ドリフトや低域ノイズの影響を受けにくという利点がある。
【００２８】
（実施例３）
図３は、本発明による受信機の実施例３の構成を示すブロック図である。
図３において、１４は第２の遅延手段である。また、図１と同じ構成要素については同一の番号を付けて示した。
本実施例と実施例１の違いは、実施例１で用いたイメージ除去フィルタの構成を２段直列に構成した点である。実施例１では、加算回路３でイメージ周波数の成分が十分に減衰されるためには加算回路３に入力される２つの信号（遅延手段を通過した信号と通過していない信号）の振幅が正確に一致している必要がある。
【００２９】
また、加算回路３の加算誤差も十分小さい必要がある。しかし、実際の回路で上記条件を完全に満たすことが困難な場合がある。すなわち、回路を構成する素子ばらつきや温度特性などにより誤差が生じることが考えられる。本実施例の構成では第１の遅延手段２と加算回路３で構成されるイメージ除去フィルタに加え、第２の遅延手段１４と加算回路３でもイメージ除去フィルタを構成している。第１および第２の遅延手段２、１４の遅延時間は共に５μｓｅｃに設定されている。
【００３０】
本構成によれは、前記二つのイメージ除去フィルタのイメージ周波数成分の減衰量を掛けた特性が得られるため、減衰量を大きくできる。これにより、上記のような回路上の誤差が生じても必要なイメージ除去特性を確保できる。
尚、本実施例ではイメージ除去フィルタの構成を２段構成としたが３段以上の構成とすることもでき、この場合更にイメージ周波数の減衰量を大きくできる。
【００３１】
また、本実施例では第１および第２の遅延手段２、１４の遅延時間を共にＴa＝５μｓｅｃに設定したが、たとえば第１の遅延手段２の遅延時間Ｔ3を５μｓｅｃより大きい５.２μｓｅｃに、第２の遅延手段１４の遅延時間Ｔ4を５μｓｅｃより小さい４.８μｓｅｃに設定することによりイメージ除去を行う周波数帯域幅を大きくできる。これにより、変調帯域が大きな変調信号の場合でも確実にイメージ周波数の成分を除去することができる。
【００３２】
また、加算回路を用いたが、減算回路を用いて構成することもできる。
（実施例４）
図４は、本発明による受信機の実施例４の構成を示すブロック図である。図４において、１５はＢＢＤ遅延素子、１６はクロック信号源である。また、図１と同じ構成要素には同一の番号を付けて示した。
【００３３】
本実施例では、遅延手段としてＢＢＤ（ bucket brigade device ）遅延素子を用いている。ＢＢＤ遅延素子１５はクロック信号源１６の出力であるクロック信号により動作する。
遅延手段としてＢＢＤ遅延素子を用いることにより次のような利点がある。
ＢＢＤ遅延素子１５の遅延時間は、クロック周波数とＢＢＤを構成する段数で決定されるため、クロック信号源１６の周波数精度を上げることにより正確な遅延を実現できる。これにより、イメージ周波数成分を正確に減衰するイメージ除去フィルタを得ることができる。クロック信号源１６は水晶発振子等を用いることにより精度を上げることができる。
【００３４】
また、ＢＢＤ遅延素子は、半導体基板上に構成できるため受信機のＩＣ化に適している。
また、クロック信号源１６の周波数を可変とすることによりイメージ除去フィルタで除去する周波数を変えることができる。
尚、本実施例では、遅延素子としてＢＢＤ遅延素子を用いたが、ＣＣＤを含めたいわゆるＣＴＤ（ charge transfer device ）を用いて同様の構成をとることができる。また、ＳＡＷ遅延素子を用いることもできる。
【００３５】
（実施例５）
図５は、本発明による受信機の実施例５の構成要素であるイメージ除去フィルタの構成を示すブロック図である。図５で３は加算回路、１７は入力端子、１８は出力端子、１９は利得１のバッファアンプ、２０はサンプルホールド回路入力スイッチ、２１は出力手段スイッチ、２２は主経路スイッチ、２３はコンデンサ、２４はローパスフィルタである。
【００３６】
本実施例の受信機の全体構成は図１と同じであり、図１に示すイメージ除去フィルタ１０の内部構成を図５に示している。
図５において、入力端子１７へ入力される高周波信号は予めフィルタにより６００ｋＨｚ以上の成分が除去されている。これは以下に示す一連の処理で折り返しひずみを防ぐためである。入力端子１７へ入力された高周波信号はバッファアンプ１９を経由して主計路スイッチ２２およびサンプルホールド回路入力スイッチ２０に入力される。ここで、サンプルホールド回路入力スイッチ２０とコンデンサ２３によりサンプルホールド回路が構成されている。サンプルホールド回路入力スイッチ２０が一瞬ＯＮになった時、コンデンサ２３に電荷が充電され、コンデンサ２３の端子電圧がバッファアンプ出力電圧と同じになる。次に、出力手段スイッチ２１が一瞬ＯＮになると加算回路３に前記電圧が伝達される。これと同時に主経路スイッチ２２が一瞬ＯＮとなることによりバッファアンプ１９の出力電圧が加算回路３に伝達され、加算結果が出力される。本実施例では、イメージ除去フィルタを３段直列に接続した構成としてイメージ周波数成分の減衰量を大きくしている。ローパスフィルタ２４は、高調波成分を除去するためのものであり、６００ｋＨｚ以上の周波数成分を減衰する特性である。
【００３７】
図５において各スイッチに付けられたＣ１１、Ｃ１２等の記号は、スイッチを動作させるクロック信号の種類を示している。これらクロック信号の周期および初期位相を表１に示している。
【００３８】
【表１】
0004038889.tif 000002
【００３９】
表１でＴｄは初期位相を時間で表示したものである。また、これらクロック信号のパルス幅は周期に比べて十分に小さく設定されている。
図８に、本構成のイメージ除去フィルタの通過振幅特性を示す。４００ｋＨｚの高周波信号成分すなわち受信チャンネル成分は通過し、イメージ周波数の３００ｋＨｚが減衰されている。
【００４０】
ここで、上記イメージ除去フィルタの構成を少し変更した場合の特性について述べる。
図１１は、３段構成のイメージ除去フィルタのクロック信号の周期を上記の例に比べて、１段は少し大きく、１段は少し小さく、１段は変えないように設定した場合の通過振幅特性を示す。これは、前記実施例３で各遅延手段の遅延時間を異なる値に設定した場合に対応する。イメージ周波数の減衰帯域が大きくなり、帯域の大きい変調信号でも除去できることがわかる。
【００４１】
また、遅延時間をそれぞれ異なる値とする方法として、図７に示す構成とすることができる。
図７において、２７は補助遅延素子である。また、図５と同じ構成要素については同一の番号を付けて示した。図７において２段目のイメージ除去フィルタの主経路スイッチ２２を含む経路に補助遅延素子２７を挿入することで遅延経路側（出力手段スイッチ２１を含む経路）の遅延時間を一部キャンセルするため、実質的な遅延時間が小さくなる。また、３段目のイメージ除去フィルタの遅延経路側に補助遅延素子２７を挿入することで実質的な遅延時間が大きくなる。このような構成により図１２と同様な特性を得ることができる。補助遅延素子２７を用いる利点は各段でクロック信号の周波数を同じにできるため、回路構成が簡略化できる点である。
【００４２】
図１０は、図５に示す構成で、加算回路の代わりに減算回路を用いた場合の通過振幅特性である。これは、前記実施例２に示した構成でイメージ除去フィルタを３段構成とした場合に対応する。ただし、クロック信号は上記例の場合と異なり、変更する必要がある。
さて、次にチャンネル選択フィルタの構成について述べる。
【００４３】
図６は本発明による受信機の実施例５の構成要素であるチャンネル選択フィルタの構成を示すブロック図である。
図６で１２は減算回路、２５はスイッチ、２６は抵抗である。また、図６と同じ構成要素については同一の番号を付けて示した。図６において、入力端子１７へ入力される中間周波数信号は予めフィルタにより７５ｋＨｚ以上の成分が除去されている。これは以下に示す一連の処理で折り返しひずみを防ぐためである。各スイッチに付けられたＣ４１、Ｃ４２等の記号は、スイッチを動作させるクロック信号の種類を示しており、周期および初期位相を図８に示している。出力手段スイッチ２１の出力は利得１のバッファアンプ１９から出力される。ここで、帰還手段は９ｋΩと０.８５ｋΩの２つの抵抗分割からなり、この分割で決まる電圧が減算回路１２に帰還される。本構成のチャンネル選択フィルタは５段構成の直列接続から成り、１段目と２段目、３段目と４段目、５段目がそれぞれ同一周波数のクロック信号で動作している。クロック周波数を３種類用いているのは通過周波数帯域を大きくするためである。受信チャンネルの中心周波数は５０ｋＨｚである。ローパスフィルタ２４は、高調波成分を除去するためのもので７５ｋＨｚ以上の成分を減衰する特性である。
【００４４】
図９に、本構成のチャンネル選択フィルタの通過振幅特性を示す。５０ｋＨｚ±４ｋＨｚ以内の成分を通過し、５０ｋＨｚ±１２．５ｋＨｚ以上の成分を５０ｄＢ以上減衰していることが分かる。
さて、ここで表１に示すように、本構成のイメージ除去フィルタおよびチャンネル選択フィルタを動作させるクロック信号は、全て基準信号源である水晶発振子 Ｘtal（２０ＭＨｚ）の信号を分周することにより得ている。まず、Ｘtalを２分周しＣ0（１０ＭＨｚ）を得る。更に１０分周してＣ11〜Ｃ16のクロック信号を得て、これをイメージ除去フィルタの動作に用いる。また、前記Ｃ0を５０分周した後、更に３分周してＣ21〜Ｃ23のクロック信号を得て、これをチャンネル選択フィルタの５段目の動作に用いる。これと同様にＣ0を５３分周および４７分周してから更に３分周したクロック信号Ｃ31〜Ｃ33、およびＣ41〜Ｃ43はそれぞれ３段目と４段目、および１段目と２段目の動作に用いられる。
【００４５】
このように一つの基準信号源で全ての回路のクロック信号が得られることは、例えば本構成のフィルタをＩＣ化したときにクロック信号を得るための回路構成が簡単に構成できる共に、外付けの水晶発振子が１個で良いため、受信機の小型化、低コスト化に有利である。
（実施例６）
図１２は、本発明による受信機の実施例５の構成を示すブロック図である。図１２において、２８はイメージリダクションミキサである。また、図１と同じ構成要素には同一の番号を付けて示した。本実施例の受信機の特徴は、イメージ除去のためにイメージ除去フィルタ１０に加えてイメージリダクションミキサ２８を設けたことにある。
【００４６】
イメージ除去フィルタ１０で、イメージ周波数成分の減衰量を十分確保するためには、前記実施例３で示したように段数を増やす方法がある。ここで、１段で実現できる減衰量は概ね３０ｄＢ程度であり、実用上は６０ｄＢ程度の減衰量が必要な場合が多い。本実施例は別の方法としてイメージリダクションミキサ２８を用いている。イメージリダクションミキサ２８は直交ミキサと移相器および加算回路より成る一般的な構成を用いることができる。イメージリダクションミキサ２８のイメージ周波数成分の減衰量は３０ｄＢ程度が実現できるため、イメージ除去フィルタ１０と合わせて６０ｄＢの減衰量が得られる。
本構成ではイメージ除去フィルタ１０の段数を少なくするできため、回路規模を小さくできるという利点がある。
【００４７】
【発明の効果】
以上の説明から明らかなように本発明の受信機によれば、次の効果が得られる。
受信すべき高周波信号を入力する第１の遅延手段と、第１の遅延手段の出力と高周波信号を加算する加算回路と、加算回路の出力を中間周波数信号に変換するためのミキサと、ミキサの出力を入力する復調回路を備えているため、回路構成を大幅に簡素化でき、水晶フィルタ等の個別部品を用いなくて良いため、受信機の小型化、低コスト化が実現できる。
【００４８】
また、受信すべき高周波信号を入力する第１の遅延手段と、第１の遅延手段の出力と高周波信号を加算する第１の加算回路と、第１の加算回路の出力を入力する第２の遅延手段と、第２の遅延手段の出力と第１の加算回路の出力を加算する第２の加算回路と、第２の加算回路の出力を中間周波数信号に変換するためのミキサと、ミキサの出力を入力する復調回路を備えているため、イメージ除去フィルタ部のイメージ周波数成分の減衰量を大きくでき、イメージ妨害による混信を防ぐことができる。
【００４９】
また、第１または第２の遅延手段の遅延時間Ｔ0が高周波信号の周期Ｔ1に対してＴa＝ｎ×Ｔ1  ,（ｎは正整数）で定義されるＴaと同じになるように構成され、中間周波数信号の周期Ｔ2がＴ2＝４×ｎ×Ｔ1を満たすように構成されるため、イメージ周波数成分を確実に除去し、受信チャンネルの成分を通過することができる。
【００５０】
また、第１および第２の遅延手段のうち片方の遅延時間Ｔ3がＴaより大きく設定され、他方の遅延時間Ｔ4がＴaより小さく設定されているため、イメージ除去を行う周波数帯域幅を大きくでき、変調帯域が大きな変調信号の場合でも確実にイメージ周波数の成分を除去できる。
また、中間周波数信号を増幅する増幅器と、増幅器の出力を入力する第３の遅延手段と、第３の遅延手段の出力を増幅器の入力に帰還する帰還手段を備え、帰還手段は中間周波数信号の希望帯域外周波数において負帰還になるように増幅器の入力に帰還させることによりチャンネル選択を行うため、イメージ除去フィルタに加えてチャンネル選択フィルタの機能も同様な遅延手段で実現でき、回路構成を簡素化でき、セラミックフィルタ等の個別部品を用いる場合に比べ小型化、低コスト化が実現できる。
【００５１】
また、第１または第２または第３の遅延手段は遅延素子で構成されているため、半導体基板上に構成でき、受信機のＩＣ化に適した構成となる。そしてクロック信号で遅延時間が決まるため周波数精度を上げることができる。
また、第１または第２または第３の遅延手段はサンプルホールド手段と前記サンプルホールド手段でホールドした信号を所定時間経過後出力するための出力手段から成り、サンプルホールド手段と前記出力手段はクロック信号で動作する構成としたため、簡単な回路で構成でき、更に半導体基板上に構成でき、受信機のＩＣ化に適した構成となる。そしてクロック信号で遅延時間が決まるため周波数精度を上げることができる。
【００５２】
また、基準信号源を備え、基準信号源の出力を分周して得たクロック信号により遅延素子の動作タイミングを決定する構成としたため、受信機の回路構成が簡単になると共に、外付けの水晶発振子が１個で良いため、受信機の小型化、低コスト化を実現できる。
また、ミキサは高周波信号のイメージ周波数を減衰するイメージリダクションミキサで構成されているため、イメージ除去フィルタ部の段数を少なくするでき、回路規模を小さくできる。
【図面の簡単な説明】
【図１】本発明の実施例１における受信機のブロック図
【図２】本発明の実施例２における受信機のブロック図
【図３】本発明の実施例３における受信機のブロック図
【図４】本発明の実施例４における受信機のブロック図
【図５】本発明の実施例５における受信機の構成要素であるイメージ除去フィルタ１の回路図
【図６】同受信機の構成要素であるチャンネル選択フィルタの回路図
【図７】同受信機の構成要素であるイメージ除去フィルタ２の回路図
【図８】同受信機の構成要素であるイメージ除去フィルタ１の通過振幅特性図
【図９】同受信機の構成要素であるチャンネル選択フィルタの通過振幅特性図
【図１０】同受信機の構成要素であるイメージ除去フィルタ１の他の通過振幅特性図
【図１１】同受信機の構成要素であるイメージ除去フィルタ２の通過振幅特性図
【図１２】本発明の実施例６における受信機のブロック図
【図１３】従来の受信機のブロック図
【符号の説明】
１  高周波信号入力端子
２  第１の遅延手段
３  加算回路
４  ミキサ
５  局部信号源
６  増幅器
７  第３の遅延手段
８  遅延手段
９  復調回路
１０  イメージ除去フィルタ
１１  チャンネル選択フィルタ
１２  減算回路
１４  第２の遅延手段
１５  ＢＢＤ遅延素子
１６  クロック信号源
２０  サンプルホールド回路入力スイッチ
２１  出力手段スイッチ
２３  コンデンサ
２４  ローパスフィルタ
２６  抵抗
２７  補助遅延素子
２８  イメージリダクションミキサ
【図１】
0004038889.tif 000003
【図２】
0004038889.tif 000004
【図３】
0004038889.tif 000005
【図４】
0004038889.tif 000006
【図５】
0004038889.tif 000007
【図６】
0004038889.tif 000008
【図７】
0004038889.tif 000009
【図８】
0004038889.tif 000010
【図９】
0004038889.tif 000011
【図１０】
0004038889.tif 000012
【図１１】
0004038889.tif 000013
【図１２】
0004038889.tif 000014
【図１３】
0004038889.tif 000015