(57)【特許請求の範囲】
【請求項１】
特定入賞部への遊技媒体の入賞により特別遊技を行い、特別遊技の結果が所定の態様になったことにもとづいて遊技者にとって有利となる特定遊技状態に移行可能な遊技機であって、
遊技の進行を制御する遊技制御用マイクロコンピュータを有する主基板と、前記遊技制御用マイクロコンピュータの制御指令に応じて遊技機構成要素の制御を行うマイクロコンピュータを有する他の基板とを備え、
前記主基板は、前記他の基板に対する情報の出力を行う情報出力手段を備え、
前記情報出力手段は、
前記他の基板に対して出力する情報として、前記制御指令と前記制御指令の取り込みを指示する取込信号とを出力し、
前記制御指令の出力に用いる制御指令出力ポート回路および制御指令出力ドライバ回路と、
前記取込信号の出力に用いる取込信号出力ポート回路および取込信号出力ドライバ回路とを含み、
前記制御指令出力ポート回路は、前記遊技制御用マイクロコンピュータが出力する前記制御指令の論理を変更せずに出力し、
前記制御指令出力ドライバ回路は、前記制御指令出力ポート回路が出力する前記制御指令の論理を反転させて出力し、
前記取込信号出力ポート回路は、前記遊技制御用マイクロコンピュータが出力する前記取込信号の論理を変更せずに出力し、
前記取込信号出力ドライバ回路は、前記取込信号出力ポート回路が出力する前記取込信号の論理を反転させて出力する
ことを特徴とする遊技機。
【請求項２】
他の基板は、遊技制御用マイクロコンピュータからの制御指令に応じて遊技媒体の払出を行う払出装置を制御する払出制御用マイクロコンピュータを有する払出制御基板を含み、
遊技媒体を貯留する貯留部が満タン状態であることを検出したことにもとづいて検出信号を出力する満タン検出手段を備え、
前記満タン状態検出手段からの検出信号は、主基板に入力され、
前記満タン検出手段からの検出信号の入力にもとづいて、前記払出装置の払出動作を禁止することを示す信号を前記主基板から前記払出制御基板に出力することが可能である
請求項１記載の遊技機。
【請求項３】
他の基板は、遊技制御用マイクロコンピュータからの制御指令に応じて遊技媒体の払出を行う払出装置を制御する払出制御用マイクロコンピュータを有する払出制御基板を含み、
払出装置によって払い出された遊技媒体を検出したことにもとづいて検出情報を出力する払出遊技媒体検出手段を備え、
前記払出遊技媒体検出手段により出力される検出情報は、主基板が有する遊技制御用マイクロコンピュータに入力されるとともに、払出制御基板が有する払出制御用マイクロコンピュータに入力される
請求項１または請求項２記載の遊技機。
【請求項４】
遊技制御用マイクロコンピュータが情報出力手段を介して出力する制御指令として表示制御コマンドを出力し、
前記表示制御コマンドは、２バイトで構成されている
請求項１から請求項３のうちのいずれかに記載の遊技機。
【請求項５】
少なくとも制御指令出力ポート回路および取込信号出力ポート回路は、情報を一方向にのみ伝達可能である
請求項１から請求項４のうちのいずれかに記載の遊技機。
【請求項６】
制御指令出力ドライバ回路および取込信号出力ドライバ回路も情報を一方向にのみ伝達可能である
請求項５記載の遊技機。
【請求項７】
遊技制御用マイクロコンピュータから他の基板に送信される情報は、基板間ではローアクティブである
請求項１から請求項６のうちのいずれかに記載の遊技機。
【請求項８】
制御指令は、主基板から他の基板に向かう方向にのみ伝達可能である
請求項１から請求項７のうちのいずれかに記載の遊技機。
【請求項９】
主基板から情報を受ける他の基板は、情報入力手段を備え、
情報入力手段は、入力した情報の論理を反転させてマイクロコンピュータに出力する
請求項１から請求項８のうちのいずれかに記載の遊技機。
【請求項１０】
情報入力手段は、情報の受信部にノイズフィルタ回路を有し、さらにノイズフィルタ回路の出力側にヒステリシス特性を備えた素子であって入力した情報の論理を反転する回路素子を有する
請求項９記載の遊技機。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、遊技者の操作に応じて遊技が行われるパチンコ遊技機やコイン遊技機等の遊技機に関し、特に、所定の条件が成立すると遊技者に有利となる特定遊技状態に移行可能な遊技機に関する。
【０００２】
【従来の技術】
遊技機として、遊技球などの遊技媒体を発射装置によって遊技領域に発射し、遊技領域に設けられている入賞口などの入賞領域に遊技媒体が入賞すると、所定個の賞球が遊技者に払い出されるものがある。さらに、表示状態が変化可能な可変表示部が設けられ、可変表示部の表示結果があらかじめ定められた特定の表示態様となった場合に所定の遊技価値を遊技者に与えるように構成されたものがある。
【０００３】
特別図柄を表示する可変表示部の表示結果があらかじめ定められた特定の表示態様の組合せとなることを、通常、「大当り」という。なお、遊技価値とは、遊技機の遊技領域に設けられた可変入賞球装置の状態が打球が入賞しやすい遊技者にとって有利な状態になることや、遊技者にとって有利な状態となるための権利を発生させたりすることである。
【０００４】
大当りが発生すると、例えば、大入賞口が所定回数開放して打球が入賞しやすい大当り遊技状態に移行する。そして、各開放期間において、所定個（例えば１０個）の大入賞口への入賞があると大入賞口は閉成する。そして、大入賞口の開放回数は、所定回数（例えば１６ラウンド）に固定されている。なお、各開放について開放時間（例えば２９．５秒）が決められ、入賞数が所定個に達しなくても開放時間が経過すると大入賞口は閉成する。また、大入賞口が閉成した時点で所定の条件（例えば、大入賞口内に設けられているＶゾーンへの入賞）が成立していない場合には、大当り遊技状態は終了する。
【０００５】
また、「大当り」の組合せ以外の表示態様の組合せのうち、複数の可変表示部の表示結果のうちの一部が未だに導出表示されていない段階において、既に表示結果が導出表示されている可変表示部の表示態様が特定の表示態様の組合せとなる表示条件を満たしている状態を「リーチ」という。そして、可変表示部に可変表示される識別情報の表示結果が「リーチ」となる条件を満たさない場合には「はずれ」となり、可変表示状態は終了する。遊技者は、大当りをいかにして発生させるかを楽しみつつ遊技を行う。
【０００６】
遊技機における遊技進行はマイクロコンピュータ等による遊技制御手段によって制御される。可変表示装置に表示される識別情報、キャラクタ画像および背景画像は、遊技制御手段からの表示制御コマンドデータに従って動作する表示制御手段によって制御される。可変表示装置に表示される識別情報、キャラクタ画像および背景画像は、一般に、表示制御用のマイクロコンピュータとマイクロコンピュータの指示に応じて画像データを生成して可変表示装置側に転送するビデオディスプレイプロセッサ（ＶＤＰ）とによって制御されるが、表示制御用のマイクロコンピュータのプログラム容量は大きい。
【０００７】
従って、プログラム容量に制限のある遊技制御手段のマイクロコンピュータを、可変表示装置に表示される識別情報等を制御するマイクロプロセッサと兼用することはできず、遊技制御手段のマイクロコンピュータとは別の表示制御用のマイクロコンピュータ（表示制御手段）が用いられる。よって、遊技の進行を制御する遊技制御手段は、表示制御手段に対して表示制御のためのコマンドを送信する必要がある。そして、識別情報等の画像データの生成は表示制御手段によって行われる。
【０００８】
また、入賞領域に入賞があったことが検出されると、入賞領域毎にあらかじめ決められている個数の遊技媒体が遊技者に賞球として払い出される。遊技媒体の払い出しは払出機構によって行われるので、遊技機の主制御手段から入賞に応じた賞球個数が払出機構に指示される。払出機構は、その指示に応じた個数の遊技媒体を払い出す。払出機構は、一般に、賞球制御基板に搭載された賞球制御手段によって制御される。遊技の進行は主基板に搭載された遊技制御手段によって制御されるので、入賞にもとづく賞球個数は、遊技制御手段によって決定され、賞球制御基板に送信される。
【０００９】
さらに、遊技効果を増進するために、遊技機にスピーカが設けられ、遊技の進行に伴ってスピーカから種々の効果音が発せられる。また、遊技盤にランプやＬＥＤ等の発光体が設けられ、遊技効果を増進するために遊技の進行に伴ってそれらの発光体が点灯されたり消灯されたりする。その場合、音声制御やランプ・ＬＥＤの点灯／滅灯制御を行うために、音声制御手段を搭載した音声制御基板を遊技制御手段とは別に設けたり、発光体制御手段を搭載した発光体制御基板を遊技制御手段とは別に設けたりして、遊技の進行に応じて遊技制御手段から音声制御手段および発光体制御手段に制御のための信号を送る構成がとられることがある。
【００１０】
【発明が解決しようとする課題】
以上のように、表示制御手段、賞球制御手段およびその他の制御手段が、遊技制御手段が搭載された主基板とは別の基板に搭載されている場合には、主基板から各基板に制御用の信号を送る必要があるが、基板間では、信号はローアクティブとされることが望ましい。基板間で断線が生ずると、一般に、入力側ではハイレベル信号が入力されたと検知するので、ローアクティブにしておけば、入力側において断線時に信号がアクティブになったと見なすことがないからである。遊技制御手段はマイクロコンピュータで構成されるが、マイクロコンピュータ内では「１」または「０」のディジタル値が取り扱われるので、一般に信号オン時は「１」、オフ時は「０」として扱われる。従って、マイクロコンピュータから出力された信号が他の基板に送出される場合には、主基板の出力側に論理を反転する反転回路が設けられる。
【００１１】
すると、主基板から信号を受信する他の基板では、例えばマイクロコンピュータが搭載されている場合には、信号オン時は「０」、オフ時は「１」として取り扱わなくてはならない。その結果、同じデータであっても、主基板に搭載されたマイクロコンピュータと他の基板に搭載されたマイクロコンピュータとでは、反対の論理のデータとして処理しなければならない。例えば、主基板側での「０５（Ｈ）」のデータは、他の基板側では「ＦＡ（Ｈ）」として扱わなくてはならない。すなわち、１つの遊技機内部において、制御基板が異なると、データの解釈が異なるので、設計時に誤りが生じやすいという問題がある。また、プログラムの保守が必要になる場合には保守がしづらいという問題もある。さらには、他の機種にプログラムを流用する場合に、一部プログラムの手直しが必要になる場合が多いが、手直し作業においても誤りが生じやすいという問題がある。
【００１２】
そこで、本発明は、設計がプログラム保守が容易になって、さらには、他の機種にも容易に設計の流用を行うことができる遊技機を提供することを目的とする。
【００１３】
【課題を解決するための手段】
本発明による遊技機は、特定入賞部への遊技媒体の入賞により特別遊技を行い、特別遊技の結果が所定の態様になったことにもとづいて遊技者にとって有利となる特定遊技状態に移行可能な遊技機であって、遊技の進行を制御する遊技制御用マイクロコンピュータを有する主基板と、遊技制御用マイクロコンピュータからの制御指令に応じて遊技機構成要素の制御を行うマイクロコンピュータを有する他の基板とを備え、主基板は、他の基板に対する情報の出力を行う情報出力手段を備え、情報出力手段は、他の基板に対して出力する情報として、制御指令と制御指令の取り込みを指示する取込信号とを出力し、制御指令の出力に用いる制御指令出力ポート回路および制御指令出力ドライバ回路と、取込信号の出力に用いる取込信号出力ポート回路および取込信号出力ドライバ回路とを含み、制御指令出力ポート回路は、遊技制御用マイクロコンピュータが出力する制御指令の論理を変更せずに出力し、制御指令出力ドライバ回路は、制御指令出力ポート回路が出力する制御指令の論理を反転させて出力し、取込信号出力ポート回路は、遊技制御用マイクロコンピュータが出力する取込信号の論理を変更せずに出力し、取込信号出力ドライバ回路は、取込信号出力ポート回路が出力する取込信号の論理を反転させて出力することを特徴とする。
また、他の基板は、遊技制御用マイクロコンピュータからの制御指令に応じて遊技媒体の払出を行う払出装置を制御する払出制御用マイクロコンピュータを有する払出制御基板を含み、遊技媒体を貯留する貯留部が満タン状態であることを検出したことにもとづいて検出信号を出力する満タン検出手段を備え、満タン状態検出手段からの検出信号は、主基板に入力され、満タン検出手段からの検出信号の入力にもとづいて、払出装置の払出動作を禁止することを示す信号を主基板から払出制御基板に出力することが可能であるように構成されていてもよい。
また、他の基板は、遊技制御用マイクロコンピュータからの制御指令に応じて遊技媒体の払出を行う払出装置を制御する払出制御用マイクロコンピュータを有する払出制御基板を含み、払出装置によって払い出された遊技媒体を検出したことにもとづいて検出情報を出力する払出遊技媒体検出手段を備え、払出遊技媒体検出手段により出力される検出情報は、主基板が有する遊技制御用マイクロコンピュータに入力されるとともに、払出制御基板が有する払出制御用マイクロコンピュータに入力されるように構成されていてもよい。
また、遊技制御用マイクロコンピュータが情報出力手段を介して出力する制御指令として表示制御コマンドを出力し、表示制御コマンドは、２バイトで構成されていてもよい。
【００１４】
遊技機は、少なくとも制御指令出力ポート回路および取込信号出力ポート回路が、情報を一方向にのみ伝達可能であるように構成される。
【００１５】
さらに、制御指令出力ドライバ回路および取込信号出力ドライバ回路も情報を一方向にのみ伝達可能であってもよい。
【００１６】
遊技制御用マイクロコンピュータから他の基板に送信される情報は、基板間ではローアクティブであるように構成されることが好ましい。
【００１７】
遊技機は、制御指令は、主基板から他の基板に向かう方向にのみ伝達可能であるように構成されていてもよい。
【００１８】
そして、主基板から情報を受ける他の基板は情報入力手段を備え、情報入力手段が、入力した情報の論理を反転させてマイクロコンピュータに出力するように構成される。
【００１９】
また、情報入力手段は、情報の受信部にノイズフィルタ回路を有し、さらにノイズフィルタ回路の出力側にヒステリシス特性を備えた素子であって入力した情報の論理を反転する回路素子を有する構成であってもよい。
【００２０】
【発明の実施の形態】
以下、本発明の一実施形態を図面を参照して説明する。
まず、遊技機の一例であるパチンコ遊技機の全体の構成について説明する。図１はパチンコ遊技機１を正面からみた正面図、図２はパチンコ遊技機１の内部構造を示す全体背面図、図３はパチンコ遊技機１の遊技盤を背面からみた背面図である。なお、ここでは、遊技機の一例としてパチンコ遊技機を示すが、本発明はパチンコ遊技機に限られず、例えばコイン遊技機等であってもよい。
【００２１】
図１に示すように、パチンコ遊技機１は、額縁状に形成されたガラス扉枠２を有する。ガラス扉枠２の下部表面には打球供給皿３がある。打球供給皿３の下部には、打球供給皿３からあふれた景品玉を貯留する余剰玉受皿４と打球を発射する打球操作ハンドル（操作ノブ）５が設けられている。ガラス扉枠２の後方には、遊技盤６が着脱可能に取り付けられている。また、遊技盤６の前面には遊技領域７が設けられている。
【００２２】
遊技領域７の中央付近には、複数種類の図柄を可変表示するための可変表示部９と７セグメントＬＥＤによる可変表示器１０とを含む可変表示装置８が設けられている。この実施の形態では、可変表示部９には、「左」、「中」、「右」の３つの図柄表示エリアがある。可変表示装置８の側部には、打球を導く通過ゲート１１が設けられている。通過ゲート１１を通過した打球は、玉出口１３を経て始動入賞口１４の方に導かれる。通過ゲート１１と玉出口１３との間の通路には、通過ゲート１１を通過した打球を検出するゲートスイッチ１２がある。また、始動入賞口１４に入った入賞球は、遊技盤６の背面に導かれ、始動口スイッチ１７によって検出される。また、始動入賞口１４の下部には開閉動作を行う可変入賞球装置１５が設けられている。可変入賞球装置１５は、ソレノイド１６によって開状態とされる。
【００２３】
可変入賞球装置１５の下部には、特定遊技状態（大当り状態）においてソレノイド２１によって開状態とされる開閉板２０が設けられている。この実施の形態では、開閉板２０が大入賞口を開閉する手段となる。開閉板２０から遊技盤６の背面に導かれた入賞球のうち一方（Ｖゾーン）に入った入賞球はＶカウントスイッチ２２で検出される。また、開閉板２０からの入賞球はカウントスイッチ２３で検出される。可変表示装置８の下部には、始動入賞口１４に入った入賞球数を表示する４個の表示部を有する始動入賞記憶表示器１８が設けられている。この例では、４個を上限として、始動入賞がある毎に、始動入賞記憶表示器１８は点灯している表示部を１つずつ増やす。そして、可変表示部９の可変表示が開始される毎に、点灯している表示部を１つ減らす。
【００２４】
遊技盤６には、複数の入賞口１９，２４が設けられている。遊技領域７の左右周辺には、遊技中に点滅表示される装飾ランプ２５が設けられ、下部には、入賞しなかった打球を吸収するアウト口２６がある。また、遊技領域７の外側の左右上部には、効果音を発する２つのスピーカ２７が設けられている。遊技領域７の外周には、遊技効果ＬＥＤ２８ａおよび遊技効果ランプ２８ｂ，２８ｃが設けられている。
【００２５】
そして、この例では、一方のスピーカ２７の近傍に、景品玉払出時に点灯する賞球ランプ５１が設けられ、他方のスピーカ２７の近傍に、補給玉が切れたときに点灯する球切れランプ５２が設けられている。さらに、図１には、パチンコ遊技台１に隣接して設置され、プリペイドカードが挿入されることによって球貸しを可能にするカードユニット５０も示されている。
【００２６】
カードユニット５０には、使用可能状態であるか否かを示す使用可表示ランプ１５１、カード内に記録された残額情報に端数（１００円未満の数）が存在する場合にその端数を打球供給皿３の近傍に設けられる度数表示ＬＥＤに表示させるための端数表示スイッチ１５２、カードユニット５０がいずれの側のパチンコ遊技機１に対応しているのかを示す連結台方向表示器１５３、カードユニット５０内にカードが投入されていることを示すカード投入表示ランプ１５４、記録媒体としてのカードが挿入されるカード挿入口１５５、およびカード挿入口１５５の裏面に設けられているカードリーダライタの機構を点検する場合にカードユニット５０を解放するためのカードユニット錠１５６が設けられている。
【００２７】
打球発射装置から発射された打球は、打球レールを通って遊技領域７に入り、その後、遊技領域７を下りてくる。打球が通過ゲート１１を通ってゲートスイッチ１２で検出されると、可変表示器１０の表示数字が連続的に変化する状態になる。また、打球が始動入賞口１４に入り始動口スイッチ１７で検出されると、図柄の変動を開始できる状態であれば、可変表示部９内の図柄が回転を始める。図柄の変動を開始できる状態でなければ、始動入賞記憶を１増やす。なお、始動入賞記憶については、後で詳しく説明する。可変表示部９内の画像の回転は、一定時間が経過したときに停止する。停止時の画像の組み合わせが大当り図柄の組み合わせであると、大当り遊技状態に移行する。すなわち、開閉板２０が、一定時間経過するまで、または、所定個数（例えば１０個）の打球が入賞するまで開放する。そして、開閉板２０の開放中に打球が特定入賞領域に入賞しＶカウントスイッチ２２で検出されると、継続権が発生し開閉板２０の開放が再度行われる。継続権の発生は、所定回数（例えば１５ラウンド）許容される。
【００２８】
停止時の可変表示部９内の画像の組み合わせが確率変動を伴う大当り図柄の組み合わせである場合には、次に大当りとなる確率が高くなる。すなわち、高確率状態という遊技者にとってさらに有利な状態となる。
また、可変表示器１０における停止図柄が所定の図柄（当り図柄）である場合に、可変入賞球装置１５が所定時間だけ開状態になる。さらに、高確率状態では、可変表示器１０における停止図柄が当り図柄になる確率が高められるとともに、可変入賞球装置１５の開放時間と開放回数が高められる。
【００２９】
次に、パチンコ遊技機１の裏面の構造について図２を参照して説明する。
可変表示装置８の背面では、図２に示すように、機構板３６の上部に景品玉タンク３８が設けられ、パチンコ遊技機１が遊技機設置島に設置された状態でその上方から景品玉が景品玉タンク３８に供給される。景品玉タンク３８内の景品玉は、誘導樋３９を通って玉払出装置に至る。
【００３０】
機構板３６には、中継基板３０を介して可変表示部９を制御する可変表示制御ユニット２９、基板ケース３２に覆われ遊技制御用マイクロコンピュータ等が搭載された遊技制御基板（主基板）３１、可変表示制御ユニット２９と遊技制御基板３１との間の信号を中継するための中継基板３３、および景品玉の払出制御を行う賞球制御用マイクロコンピュータ等が搭載された賞球制御基板３７が設置されている。さらに、機構板３６には、モータの回転力を利用して打球を遊技領域７に発射する打球発射装置３４と、遊技効果ランプ・ＬＥＤ２８ａ，２８ｂ，２８ｃ、賞球ランプ５１および球切れランプ５２に信号を送るためのランプ制御基板３５が設置されている。
【００３１】
また、図３はパチンコ遊技機１の遊技盤を背面からみた背面図である。遊技盤６の裏面には、図３に示すように、各入賞口および入賞球装置に入賞した入賞玉を所定の入賞経路に沿って導く入賞玉集合カバー４０が設けられている。入賞玉集合カバー４０に導かれる入賞玉のうち、開閉板２０を経て入賞したものは、玉払出装置（図３において図示せず）が相対的に多い景品玉数（例えば１５個）を払い出すように制御される。始動入賞口１４を経て入賞したものは、玉払出装置が相対的に少ない景品玉数（例えば６個）を払い出すように制御される。そして、その他の入賞口２４および入賞球装置を経て入賞したものは、玉払出装置が相対的に中程度の景品玉数（例えば１０個）を払い出すように制御される。なお、図３には、中継基板３３が例示されている。
【００３２】
賞球払出制御を行うために、入賞球検出スイッチ９９、始動口スイッチ１７およびＶカウントスイッチ２２からの信号が、主基板３１に送られる。入賞があったことは入賞球検出スイッチ９９で検出されるが、主基板３１に入賞球検出スイッチ９９のオン信号が送られると、主基板３１から賞球制御基板３７に賞球制御コマンドが送られる。例えば、始動口スイッチ１７のオンに対応して入賞球検出スイッチ９９がオンすると、賞球個数「６」を示す賞球制御コマンドが出力され、カウントスイッチ２３またはＶカウントスイッチ２２のオンに対応して入賞球検出スイッチ９９がオンすると、賞球個数「１５」を示す賞球制御コマンドが出力される。そして、それらのスイッチがオンしない場合に入賞球検出スイッチ９９がオンすると、賞球個数「１０」を示す賞球制御コマンドが出力される。
【００３３】
図４は、主基板３１における回路構成の一例を示すブロック図である。なお、図４には、賞球基板３７、ランプ制御基板３５、音声制御基板７０、発射制御基板９１および表示制御基板８０も示されている。主基板３１には、プログラムに従ってパチンコ遊技機１を制御する基本回路５３と、ゲートスイッチ１２、始動口スイッチ１７、Ｖカウントスイッチ２２、カウントスイッチ２３および入賞球検出スイッチ９９からの信号を基本回路５３に与えるスイッチ回路５８と、可変入賞球装置１５を開閉するソレノイド１６および開閉板２０を開閉するソレノイド２１を基本回路５３からの指令に従って駆動するソレノイド回路５９と、始動記憶表示器１８の点灯および滅灯を行うとともに７セグメントＬＥＤによる可変表示器１０と装飾ランプ２５とを駆動するランプ・ＬＥＤ回路６０とを含む。
【００３４】
また、基本回路５３から与えられるデータに従って、大当りの発生を示す大当り情報、可変表示部９の可変表示開始に利用された始動入賞球の個数を示す有効始動情報、確率変動が生じたことを示す確変情報等をホール管理コンピュータ等のホストコンピュータに対して出力する情報出力回路６４を含む。
【００３５】
基本回路５３は、ゲーム制御用のプログラム等を記憶するＲＯＭ５４、ワークメモリとして使用されるＲＡＭ５５、制御用のプログラムに従って制御動作を行うＣＰＵ５６およびＩ／Ｏポート部５７を含む。なお、ＲＯＭ５４，ＲＡＭ５５はＣＰＵ５６に内蔵されている場合もある。
【００３６】
さらに、主基板３１には、電源投入時に基本回路５３をリセットするための初期リセット回路６５と、定期的（例えば、２ｍｓ毎）に基本回路５３にリセットパルスを与えてゲーム制御用のプログラムを先頭から再度実行させるための定期リセット回路６６と、基本回路５３から与えられるアドレス信号をデコードしてＩ／Ｏポート部５７のうちのいずれかのＩ／Ｏポートを選択するための信号を出力するアドレスデコード回路６７とが設けられている。
なお、玉払出装置９７から主基板３１に入力されるスイッチ情報もあるが、図４ではそれらは省略されている。
【００３７】
遊技球を打撃して発射する打球発射装置は発射制御基板９１上の回路によって制御される駆動モータ９４で駆動される。そして、駆動モータ９４の駆動力は、操作ノブ５の操作量に従って調整される。すなわち、発射制御基板９１上の回路によって、操作ノブ５の操作量に応じた速度で打球が発射されるように制御される。
【００３８】
図５は、表示制御基板８０内の回路構成を、可変表示部９を実現するＣＲＴ８２および主基板３１の情報出力部分とともに示すブロック図である。表示制御用ＣＰＵ１０１は、制御データＲＯＭ１０２に格納されたプログラムに従って動作し、主基板３１からＩＮＴ信号が入力されると表示制御コマンドデータを受信する。そして、受信した表示制御コマンドデータに従って、ＣＲＴ８２に表示される画面の表示制御を行う。具体的には、表示制御コマンドデータに応じた指令をＶＤＰ１０３に与える。ＶＤＰ１０３は、キャラクタＲＯＭ８６から必要なデータを読み出す。そして、ＶＤＰ１０３は、入力したデータに従ってＣＲＴ８２に表示するための画像データを生成し、その画像データをＶＲＡＭ８７に格納する。そして、ＶＲＡＭ８７内の画像データは、Ｒ，Ｇ，Ｂ信号に変換され、Ｄ−Ａ変換回路１０４でアナログ信号に変換されてＣＲＴ８２に出力される。
【００３９】
なお、図５には、ＶＤＰ１０３をリセットするためのリセット回路８３、ＶＤＰ１０３に動作クロックを与えるための発振回路８５、使用頻度の高い画像データを格納するキャラクタＲＯＭ８６、および表示制御コマンドデータを入力する入力バッファ回路１０５も示されている。キャラクタＲＯＭ８６に格納される使用頻度の高い画像データとは、例えば、ＣＲＴ８２に表示される人物、動物、または、文字、図形もしくは記号等からなる画像などである。
【００４０】
また、この実施の形態では、主基板３１の側には、表示制御コマンドを出力する出力ポート５７１の出力側にトランジスタによる出力ドライバ回路（出力バッファ回路）６１１が設けられている。また、ＩＮＴ信号を出力する出力ポート５７２の出力側にトランジスタによる出力ドライバ回路（出力バッファ回路）６１２が設けられている。
【００４１】
一般に、出力ポートでは入力データの論理と出力データの論理とは同じである。出力ドライバ回路６１１，６１２は入力データの論理を反転して出力するので、ＣＰＵ５６からの「１」のデータは、出力ポート５７１，５７２からはハイレベルの信号として出力されるが、出力ドライバ回路６１１でローレベルの信号とされて主基板３１から送出される。従って、ＣＰＵ５６は、オン状態を「１」としてデータを扱えば、基板間ではオン状態がローレベルとして伝達される。
【００４２】
表示制御基板８０における表示制御コマンドの入力部には、例えば７４ＨＣ２４０による入力バッファ回路１０５が設けられる。なお、７４ＨＣ２４０は、入力信号と出力信号の論理を反転させる素子であるが、入出力論理を反転させる素子であれば、７４ＨＣ２４０以外の素子を入力バッファ回路１０５に適用することができる。例えば、基板間でローレベルとして伝達された信号は、表示制御用ＣＰＵ１０１には、ハイレベル信号すなわち「１」として入力される。この結果、表示制御用ＣＰＵ１０１は、主基板３１のＣＰＵ５６が扱ったデータ論理と同一の論理で入力データを扱うことができる。よって、データの解釈の相違に起因する設計時の誤りやプログラム保守時の誤りをなくすことができる。
【００４３】
なお、入力バッファ回路１０５における各素子は、主基板３１から表示制御基板８０へ向かう方向にのみ信号を通過させることができる。従って、表示制御基板８０側から主基板３１側に信号が伝わる余地はない。よって、表示制御基板８０内の回路に不正改造が加えられても、不正改造によって出力される信号が主基板３１側に伝わることはない。
【００４４】
さらに、信号出力側である主基板３１における出力ドライバ回路６１１，６１２は、一方向にしか信号を通過させない。よって、主基板３１の外部から信号が入り込む余地はなく、不正基板等によって不正な始動入賞信号が送り込まれる余地がなくなって、不正行為をより確実に防止できる。また、出力ポート５７１，５７２も基本的に出力のみ行えるように構成されているので、出力ドライバ回路６１１，６１２と併せて２段階で信号の一方向性が確保されることになる。なお、出力ポート５７１，５７２の一方向性を確実にするために、汎用の入出力ポートをソフトウェアの初期設定で出力用に設定するのではなく、７４ＨＣ２７３（Ｄフリップフロップ）などの一方向性素子が出力ポート５７１，５７２として用いられる。
【００４５】
また、主基板３１において、コマンドデータを出力する出力ポート５７１および出力バッファ回路６１１と、ＩＮＴ信号を出力する出力ポート５７２および出力バッファ回路６１２とは別系統である。従って、ＣＰＵ５６のコマンド出力制御が簡略化される。また、データ線における信号のレベル変化に起因するノイズが生じたとしても、そのようなノイズがＩＮＴ信号線に与える影響は低減される。
【００４６】
次に遊技機の動作について説明する。
図６は、主基板３１における基本回路５３の動作を示すフローチャートである。上述したように、この処理は、定期リセット回路６６が発するリセットパルスによって、例えば２ｍｓ毎に起動される。基本回路５３が起動されると、基本回路５３は、まず、クロックモニタ制御を動作可能状態にするために、ＣＰＵ５６に内蔵されているクロックモニタレジスタをクロックモニタイネーブル状態に設定する（ステップＳ１）。なお、クロックモニタ制御とは、入力されるクロック信号の低下または停止を検出すると、ＣＰＵ５６の内部で自動的にリセットを発生する制御である。
【００４７】
次いで、ＣＰＵ５６は、スタックポインタの指定アドレスをセットするためのスタックセット処理を行う（ステップＳ２）。この例では、スタックポインタに００ＦＦＨが設定される。そして、システムチェック処理を行う（ステップＳ３）。システムチェック処理では、ＣＰＵ５６は、ＲＡＭ５５にエラーが含まれているか判定し、エラーが含まれている場合には、ＲＡＭ５５を初期化するなどの処理を行う。
【００４８】
次に、表示制御基板８０に送出されるコマンドデータをＲＡＭ５５の所定の領域に設定する処理を行った後に（表示制御データ設定処理：ステップＳ４）、コマンドデータを表示制御コマンドデータとして出力する処理を行う（表示制御データ出力処理：ステップＳ５）。
【００４９】
次いで、各種出力データの格納領域の内容を各出力ポートに出力する処理を行う（データ出力処理：ステップＳ６）。また、ランプタイマを１減ずる処理を行い、ランプタイマがタイムアウトしたら（＝０になったら）、ランプデータポインタを更新するとともに新たな値をランプタイマに設定する（ランプタイマ処理：ステップＳ７）。
【００５０】
また、ランプデータポインタが示すアドレスのデータ、ホール管理用コンピュータに出力される大当り情報、始動情報、確率変動情報などの出力データを格納領域に設定する出力データ設定処理を行う（ステップＳ８）。さらに、パチンコ遊技機１の内部に備えられている自己診断機能によって種々の異常診断処理が行われ、その結果に応じて必要ならば警報が発せられる（エラー処理：ステップＳ９）。
【００５１】
次に、遊技制御に用いられる大当り判定用乱数等の各判定用乱数を示す各カウンタを更新する処理を行う（ステップＳ１０）。
【００５２】
次に、ＣＰＵ５６は、特別図柄プロセス処理を行う（ステップＳ１１）。特別図柄プロセス制御では、遊技状態に応じてパチンコ遊技機１を所定の順序で制御するための特別図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、特別図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。また、普通図柄プロセス処理を行う（ステップＳ１２）。普通図柄プロセス処理では、７セグメントＬＥＤによる可変表示器１０を所定の順序で制御するための普通図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、普通図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。
【００５３】
さらに、ＣＰＵ５６は、スイッチ回路５８を介して、ゲートセンサ１２、始動口センサ１７およびカウントセンサ２３の状態を入力し、各入賞口や入賞装置に対する入賞があったか否か判定する（スイッチ処理：ステップＳ１３）。また、音声タイマを１減ずる処理を行い、音声タイマがタイムアウトしたら（＝０になったら）、音声データポインタを更新するとともに新たな値を音声タイマに設定する。そして音声データポインタが示すアドレスのデータを、音声制御基板７０に送出する（音声処理：ステップＳ１４）。
【００５４】
基本回路５３は、さらに、表示用乱数を更新する処理を行う（ステップＳ１５）。すなわち、図柄決定用乱数を生成するためのカウンタやリーチ判定用乱数を生成するためのカウンタ等のカウントアップ（１加算）を行う。
【００５５】
また、基本回路５３は、賞球基板３７との間の信号処理を行う（ステップＳ１６）。すなわち、所定の条件が成立すると賞球基板３７に賞球個数信号を出力する。賞球基板３７に搭載されている賞球制御用ＣＰＵは、賞球個数信号に応じて玉払出装置９７を駆動する。
その後、基本回路５３は、次に定期リセット回路６６からリセットパルスが与えられるまで、ステップＳ１７の表示用乱数更新処理を繰り返す。
【００５６】
図７は基本回路５３における特別図柄プロセス処理のプログラムの一例を示すフローチャートである。図７に示す特別図柄プロセス処理は、図６のフローチャートにおけるステップＳ１２の具体的な処理である。基本回路５３のＣＰＵ５６は、特別図柄プロセス処理を行う際に、特別図柄プロセスフラグの値に応じて、図７に示すステップＳ３００〜Ｓ３０９のうちのいずれかの処理を行う。各処理において、以下のような処理が実行される。
【００５７】
特別図柄変動待ち処理（ステップＳ３００）：始動入賞口１４（この実施の形態では可変入賞球装置１５の入賞口）に打球入賞して始動口センサ１７がオンするのを待つ。始動口センサ１７がオンすると、始動入賞記憶数が満タンでなければ、始動入賞記憶数を＋１するとともに大当り判定用乱数を抽出する。
特別図柄判定処理（ステップＳ３０１）：特別図柄の可変表示が開始できる状態になると、始動入賞記憶数を確認する。始動入賞記憶数が０でなければ、抽出されている大当り判定用乱数の値に応じて大当たりとするかはずれとするか決定する。
停止図柄設定処理（ステップＳ３０２）：左右中図柄の停止図柄を決定する。
【００５８】
リーチ動作設定処理（ステップＳ３０３）：リーチ判定用乱数の値に応じてリーチ動作するか否か決定するとともに、リーチ動作用乱数の値に応じてリーチ動作の変動態様を決定する。
【００５９】
全図柄変動開始処理（ステップＳ３０４）：可変表示部９において全図柄が変動開始されるように制御する。このとき、表示制御基板８０に対して、左右中最終停止図柄と変動態様を指令する情報とが送信される。また、可変表示部９に背景やキャラクタも表示される場合には、それに応じた表示制御コマンドデータが表示制御基板８０に送出されるように制御する。
【００６０】
全図柄停止待ち処理（ステップＳ３０５）：所定時間が経過すると、可変表示部９において表示される全図柄が停止されるように制御する。また、全図柄停止のタイミングまで、所定のタイミングで左右図柄が停止されるように制御する。
【００６１】
大当たり表示処理（ステップＳ３０６）：停止図柄が大当たり図柄の組み合わせである場合には、大当たり表示の表示制御コマンドデータが表示制御基板８０に送出されるように制御するとともに内部状態（プロセスフラグ）をステップＳ３０７に移行するように更新する。そうでない場合には、内部状態をステップＳ３０９に移行するように更新する。なお、大当たり図柄の組み合わせは、左右中図柄が揃った組み合わせである。また、遊技制御基板８０の表示制御用ＣＰＵ１０１は表示制御コマンドデータに従って、可変表示部９に大当り表示を行う。大当り表示は遊技者に大当りの発生を報知するためになされるものである。
大入賞口開放開始処理（ステップＳ３０７）：大入賞口を開放する制御を開始する。具体的には、カウンタやフラグを初期化するとともに、ソレノイド２１を駆動して大入賞口を開放する。
【００６２】
大入賞口開放中処理（ステップＳ３０８）：大入賞口ラウンド表示の表示制御コマンドデータが表示制御基板８０に送出する制御や大入賞口の閉成条件の成立を確認する処理等を行う。大入賞口の閉成条件が成立したら、大当り遊技状態の終了条件が成立していなければ内部状態をステップＳ３０７に移行するように更新する。大当り遊技状態の終了条件が成立していれば、内部状態をステップＳ３０９に移行するように更新する。
【００６３】
大当たり終了処理（ステップＳ３０９）：大当たり遊技状態が終了したことを遊技者に報知するための表示を行う。その表示が終了したら、内部フラグ等を初期状態に戻し、内部状態をステップＳ３００に移行するように更新する。
【００６４】
上記の各ステップの処理に応じて、遊技制御プログラム中の表示制御コマンドを送出する処理を行うモジュール（図６におけるステップＳ５）は、対応する表示制御コマンドデータを出力ポートに出力するとともに、ＩＮＴ信号を出力ポートに出力する。また、出力データ設定処理を行うモジュール（図６におけるステップＳ８）は、プロセスタイマのタイムアウトに応じて、ランプ制御コマンドをランプ制御基板３５に送出するための設定を行い、表示制御コマンドデータを音声制御基板７０に送出するための設定を行う。
【００６５】
図８は、主基板３１から表示制御基板８０に送信される表示制御コマンドデータを示す説明図である。図８に示すように、この実施の形態では、表示制御コマンドデータは、表示制御信号ＣＤ０〜ＣＤ７の８本の信号線で主基板３１から表示制御基板８０に送信される。また、主基板３１と表示制御基板８０との間には、ＩＮＴ信号を送信するための表示制御信号ＩＮＴの信号線、表示制御基板８０の電源となる＋５Ｖ，＋１２Ｖの供給線、および接地レベルを供給するための信号線も配線されている。
【００６６】
図９は、主基板３１から遊技制御基板８０に与えられる表示制御コマンドデータの送出タイミングを示すタイミング図である。図９に示すように、この実施の形態では、新たな表示制御コマンドデータが出力されてから２ｍｓ間ＩＮＴ信号がオン状態（ローレベル）になる。表示制御用ＣＰＵ１０１は、ＩＮＴ信号がオンしたことを検出すると、表示制御コマンドデータを取り込む処理を行う。
後述するように、この実施の形態では、表示制御コマンドは２バイト構成であるから、１つの表示制御コマンドが出力される際に、２回ＩＮＴ信号が出力される。なお、図９に示されたポート出力カウンタは、メイン処理における表示制御データ出力処理（ステップＳ５）で使用されるカウンタである。
【００６７】
図１０は、表示制御コマンドデータの一例を示す説明図である。図１０に示すように、２バイトの表示制御データＣＭＤ１，ＣＭＤ２で構成される表示制御コマンドデータによって、各変動パターンと、左図柄が変動停止すべきことおよびそのときの左停止図柄が指定される。それらの指定において、１バイト目の表示制御データＣＭＤ１の値は、「６０（Ｈ）」である。なお、図１０には左図柄の停止に関する表示制御コマンドデータのみが示されているが、その他、右図柄の停止に関する表示制御コマンドデータ、中図柄の停止に関する表示制御コマンドデータ、左右中図柄の表示に関する表示制御コマンドデータ、リーチ種類を示す表示制御コマンドデータ、キャラクタの登場を指示する表示制御コマンドデータ、大当り遊技中のラウンド表示や大入賞口開放回数を指示する表示制御コマンドデータ等が用意されている。このコマンドデータは、表示を変更する際に、１バイト目と２バイト目のそれぞれについて１回のみＩＮＴ信号がローレベルになることにより、受信可能に送信されるものである。
【００６８】
また、この実施の形態では表示制御コマンドデータは２バイト構成であるが、表示制御コマンドデータが２バイトを越える構成であっても、以下に説明する処理を適用することができる。
【００６９】
図１１は、表示制御データ設定処理（メイン処理におけるステップＳ４）の動作例を示すフローチャートである。表示制御データ設定処理において、ＣＰＵ５６は、まず、データ送出中フラグがセットされているか否か確認する（ステップＳ４１１）。セットされていなければ、表示制御コマンドデータの送出要求フラグがセットされているか否か確認する（ステップＳ４１２）。送出要求フラグがセットされていれば、送出要求フラグをリセットする（ステップＳ４１３）。また、送出すべき表示制御コマンドデータを出力データ格納領域に設定するとともに（ステップＳ４１４）、ポート出力要求をセットする（ステップＳ４１６）。なお、表示制御コマンドデータの送出要求フラグは、特別図柄プロセス処理においてセットされる。また、データ送出中フラグは、後述する表示制御データ出力処理においてセットされる。
【００７０】
図１２は、図６に示されたメイン処理における表示制御データ出力処理（ステップＳ５）を示すフローチャートである。表示制御データ出力処理において、ＣＰＵ５６は、ポート出力要求がセットされているか否か判定する（ステップＳ４２１）。ポート出力要求がセットされている場合には、ポート出力要求をリセットし（ステップＳ４２２）、ポート格納領域の内容（表示制御コマンドの１バイト目）を出力ポート５７１に出力する（ステップＳ４２３）。そして、ポート出力カウンタを＋１する（ステップＳ４２４）。さらに、ＩＮＴ信号（出力ポート５７２）をローレベルにし（ステップＳ４２５）、データ送出中フラグをオンする（ステップＳ４２６）。
【００７１】
ポート出力要求がセットされていない場合には、ポート出力カウンタの値が０であるか否か判定する（ステップＳ４３１）。ポート出力カウンタの値が０でない場合には、ポート出力カウンタの値が１であるか否か確認する（ステップＳ４３２）。ポート出力カウンタの値が１である場合には、表示制御コマンドの１バイト目に関するＩＮＴ信号オフタイミングになっているので、ＩＮＴ信号をオフ（＝１）にする（ステップＳ４３３）。また、ポート出力カウンタの値を１増やす（ステップＳ４３４）。
【００７２】
ポート出力カウンタの値が２である場合には（ステップＳ４３５）、表示制御コマンドの２バイト目の出力タイミングになっているので、ポート格納領域の内容（表示制御コマンドの２バイト目）を出力ポート５７１に出力する（ステップＳ４３６）。そして、ポート出力カウンタを＋１する（ステップＳ４３７）。さらに、ＩＮＴ信号（出力ポート５７２）をローレベルにする（ステップＳ４３８）。
【００７３】
そして、ポート出力カウンタの値が２でない場合には、すなわち３である場合には、表示制御コマンドの２バイト目に関するＩＮＴ信号オフタイミングになっているので、ポート出力カウンタの値をクリアするとともに（ステップＳ４４１）、ＩＮＴ信号をオフ（ハイレベル）にする（ステップＳ４４２）。また、データ送出中フラグをオフする（ステップＳ４４３）。
【００７４】
この実施の形態では、図１２に示された表示制御データ出力処理は２ｍｓに１回実行される。従って、図１２に示されたデータ出力処理によって、図９に示すように、表示制御コマンドデータが出力されるときに、２ｍｓ間ＩＮＴ信号がローレベルになる状況が２回発生する。
【００７５】
図１３は、表示制御基板８０における表示制御用ＣＰＵ１０１が主基板３１から送信された表示制御コマンドデータを取り込むタイミングの例を示すタイミング図である。図１３（Ａ）に示すように、３回連続して同一の表示制御コマンドデータを受信すると、表示制御用ＣＰＵ１０１は、受信した表示制御コマンドデータにもとづく表示制御処理を実行する。すなわち、図１３（Ａ）に示す▲３▼のタイミングで、表示制御処理が開始される。
【００７６】
このように、表示制御用ＣＰＵ１０１は、所定回（この例では３回）連続して同一コマンドを受信すると正しいコマンドを受信できたと判断するので、主基板３１と表示制御基板８０との間のケーブル上などにおいてノイズがのったとしても、その影響を回避することができる。特に、図５に示されたノイズフィルタ回路１０６でもとりきれないＩＮＴ信号のノイズがあったとしても、そのノイズの影響を防止できる。
【００７７】
例えば、図１３（Ｂ）は、▲２▼で示されるタイミングの付近でノイズが生じ、▲２▼のタイミングにおける表示制御コマンドデータが破壊された場合の例を示す。その場合には、図１３に示されたステップＳ１２３およびＳ１２６の処理で表示通信カウンタがクリアされる。そして、あらためて▲３▼〜▲５▼の３回連続して同一の表示制御コマンドデータを取り込めると、表示制御用ＣＰＵ１０１は、正しいコマンドを受信できたと判断する。従って、ケーブル上などにおいて誤りが生じた表示制御コマンドデータにもとづいて表示制御がなされることはない。
【００７８】
また、主基板３１における基本回路５３は、表示変化点でのみ、主基板３１から出力される表示制御コマンドデータを変更する制御を行う。さらに、出力される表示制御コマンドデータを変更すると、短い所定期間だけ（この例では２ｍｓ）、表示制御コマンドデータが変化したことを示す信号（ＩＮＴ信号）を出力する。そして、表示制御基板８０における表示制御用ＣＰＵ１０１は、ＩＮＴ信号期間よりも短い周期で表示制御コマンドデータをサンプリングする。
【００７９】
表示制御用ＣＰＵ１０１は短いＩＮＴ期間においてのみ表示制御コマンドデータを取り込み、ＩＮＴ信号がオフしたら表示制御コマンドデータの取り込みを停止するので、常時データを取り込む場合に比べて、ノイズの影響を低減することができる。例えば、図１３（Ｃ）に示すように、ＩＮＴ信号にノイズがのって、本来オフ状態であるＩＮＴ信号がオン状態になってしまったとしても（▲１▼’のタイミング）、ノイズの消滅後にＩＮＴ信号はオフ状態に復帰し、ＩＮＴ信号オフ状態では表示制御用ＣＰＵ１０１は表示通信カウンタをクリアして表示制御コマンドデータを取り込まない。従って、誤った表示制御コマンドデータを受信してしまうことはない。
【００８０】
以上のように、この実施の形態では、複数回連続して同一コマンドを受信できたら正しいコマンドを受信できたと判定することによってソフトウェアによってもノイズの影響を防止し、コマンド受信期間を表示制御コマンドデータ変更後の短い期間に限定することによって、ノイズの影響をより効果的に防止する。
【００８１】
上記の実施の形態では、８ビットの表示制御コマンドデータとは別にＩＮＴ信号が用意されていた。しかし、表示制御コマンドデータを７ビットとし、１バイト中の残り１ビットにＩＮＴ信号を割り当ててもよい。つまり、１バイト中のビット６〜ビット０（Ｄ６〜Ｄ０）に表示制御コマンドデータが割り当てられ、ビット７（Ｄ７）にＩＮＴ信号が割り当てられる。表示制御コマンドがそのように構成されている場合には、主基板３１の基本回路５３における表示制御に割り当てられる出力ポート（８ビット構成）は１つで済む。
【００８２】
図１４は、表示制御用ＣＰＵ１０１が実行する表示制御コマンド受信処理を示すフローチャートである。この処理は、例えば、タイマ割込によって起動される。表示制御コマンド受信処理において、表示制御用ＣＰＵ１０１は、表示制御コマンドデータの入力に割り当てられている入力ポートから１バイトのデータを読み込む（ステップＳ１２１）。次に、ＩＮＴ信号の入力に割り当てられている入力ポートからＩＮＴ信号の状態を読み取る（ステップＳ１２２）。上述したように、ＩＮＴ信号は、主基板３１の基本回路５３が新たな表示制御コマンドデータを出力したときにローレベルとされる。
【００８３】
ＩＮＴ信号がオフしている場合には、表示通信カウンタをクリアする（ステップＳ１２６）。表示通信カウンタは、ＩＮＴ信号がオンしているときの表示制御コマンドデータ受信回数をカウントするために用いられる。
【００８４】
ＩＮＴ信号がオンしている場合には、受信した表示制御コマンドデータが直前に（２００μｓ前）受信したコマンドデータと同じか否か確認する（ステップＳ１２３）。同じでない場合には、表示通信カウンタをクリアする（ステップＳ１２６）。同じであった場合には、表示通信カウンタが所定の最大値（ＭＡＸ）に達しているか否か確認する（ステップＳ１２４）。
【００８５】
最大値に達していない場合には、表示通信カウンタの値を＋１する（ステップＳ１２５）。ここで、最大値とは、表示制御コマンドデータを確実に受信したと判定する値（この例では３）よりも大きい値であり、例えば、２ｍｓ間での受信回数をカウントする等の目的で用いられる。
【００８６】
次いで、表示制御用ＣＰＵ１０１は、表示通信カウンタ後が「３」になったか否か確認する（ステップＳ１２７）。「３」になっている場合には、通信終了フラグをセットするとともに（ステップＳ１２８）、受信した表示制御コマンドデータを受信コマンド格納エリアに格納する（ステップＳ１２９）。また、受信した表示制御コマンドデータをワークエリアに格納する（ステップＳ１３０）。「３」になっていない場合には、通信終了フラグをセットせずに、読み取った表示制御コマンドデータをワークエリアに格納する（ステップＳ１３０）。なお、ワークエリアに格納されたデータは、次の割込処理において、ステップＳ１２３において用いられる。
【００８７】
そして、通信終了フラグがセットされると、受信コマンド格納エリアに格納された表示制御コマンドデータにもとづいて表示切替等の処理が行われる。
以上のようにして、図１３に示された表示制御コマンドの受信が実現される。
【００８８】
なお、ここでは、ＩＮＴ信号を２ｍｓ間オンするようにしたが、ＩＮＴ信号のオン期間は２ｍｓに限られず、例えば４ｍｓであってもよい。また、表示制御用ＣＰＵ１０１は３回連続して同一の表示制御コマンドデータを取り込めたら、表示制御コマンドデータを受信できたと判定したが、連続回数として他の値を採用してもよい。
【００８９】
また、上記の実施の形態では、表示制御用ＣＰＵ１０１がＩＮＴ信号を入力ポートから取り込んでＩＮＴ信号がアクティブになっているときに表示制御コマンドデータを取り込むように構成されていたが、表示制御用ＣＰＵ１０１の割込端子にＩＮＴ信号を接続し、割込処理で表示制御コマンドデータを受信するように構成されている場合であっても本発明を適用することができる。すなわち、そのような構成であっても、主基板３１において、出力ポート５７１，５７２の出力側に論理を反転させる出力ドライバ回路６１１，６１２を設け、表示制御基板８０の入力側において、論理を反転させる入力バッファ回路１０５を設けてもよい。
【００９０】
図１５は、賞球制御基板３７とそれに関連する部分を示すブロック図である。図１５に示すように、入賞球検出スイッチ９９および満タンスイッチ４０２からの検出信号は、中継基板７１を介して主基板３１のＩ／Ｏポート５７に入力される。入賞球排出ソレノイド１２７は、遊技盤裏面の入賞球流下路の途中に設けられている玉止め部材を駆動するものであって、玉止め部材に入賞球が停止している状態で入賞球検出スイッチ９９によって入賞球が検出される。また、満タンスイッチ４０２は、余剰玉受皿４の満タンを検出するスイッチである。
【００９１】
玉切れ検出スイッチ１６７および球切れスイッチ１８７からの検出信号は、中継基板７２および中継基板７１を介して主基板３１のＩ／Ｏポート５７に入力される。玉切れ検出スイッチ１６７は景品玉タンク３８内の補給玉の不足を検出するスイッチであり、玉切れスイッチ１８７は、景品玉通路内の景品玉の有無を検出するスイッチである。
【００９２】
主基板３１のＣＰＵ５６は、玉切れ検出スイッチ１６７または玉切れスイッチ１８７からの検出信号が球切れ状態を示しているか、または、満タンスイッチ４０２からの検出信号が満タン状態を示していると、玉貸し禁止を指示する賞球制御コマンドを送出する。玉貸し禁止を指示する賞球制御コマンドを受信すると、賞球制御基板３７の賞球制御用ＣＰＵ３７１は、玉貸し処理を停止する。
【００９３】
さらに、実際に払い出された賞球を検出する賞球カウントスイッチ３０１Ａからの検出信号も、中継基板７２および中継基板７１を介して主基板３１のＩ／Ｏポート５７に入力される。また、主基板３１のＩ／Ｏポート５７から入賞球排出ソレノイド１２７への駆動信号は、中継基板７１を介して入賞球排出ソレノイド１２７に供給される。
なお、賞球カウントスイッチ３０１Ａは、玉払出装置９７の賞球機構部分に設けられ、実際に払い出された賞球を検出する。
【００９４】
主基板３１の側には、賞球制御コマンドのデータを出力する出力ポート５７４Ａの出力側にトランジスタによる出力ドライバ回路６１３Ａが設けられている。また、ＩＮＴ信号を出力するための出力ポート５７４Ｂの出力側にトランジスタによる出力ドライバ回路６１３Ｂが設けられている。一般に、出力ポートでは入力データの論理と出力データの論理とは同じである。出力ドライバ回路６１３Ａは入力データの論理を反転して出力するので、ＣＰＵ５６からの「１」のデータは、出力ポート５７４Ａからはハイレベルの信号として出力されるが、出力ドライバ回路６１３Ａでローレベルの信号とされて主基板３１から送出される。従って、ＣＰＵ５６は、オン状態を「１」としてデータを扱えば、基板間ではオン状態がローレベルとして伝達される。
【００９５】
入賞があると、賞球制御基板３７には、主基板３１から出力ポート５７４Ａ，５７４Ｂおよび出力ドライバ回路６１３Ａ，６１３Ｂを介して、賞球個数を示す賞球制御コマンドが入力される。賞球個数を示す賞球制御コマンドは、まず、賞球制御基板３７において、例えば７４ＨＣ２４０による入力バッファ回路３７３に入力される。なお、７４ＨＣ２４０は、入力信号と出力信号の論理を反転させる素子であるが、入出力論理を反転させる素子であれば、７４ＨＣ２４０以外の素子を入力バッファ回路３７３に適用することができる。例えば、基板間でローレベルとして伝達された信号は、賞球制御用ＣＰＵ３７１には、ハイレベル信号すなわち「１」として入力される。この結果、賞球制御用ＣＰＵ３７１は、主基板３１のＣＰＵ５６が扱ったデータ論理と同一の論理で入力データを扱うことができる。よって、データの解釈の相違に起因する設計時の誤りやプログラム保守時の誤りをなくすことができる。
【００９６】
なお、入力バッファ回路３７３における各素子は、主基板３１から賞球制御基板３７へ向かう方向にのみ信号を通過させることができる。従って、賞球制御基板３７側から主基板３１側に信号が伝わる余地はない。よって、賞球制御基板３７内の回路に不正改造が加えられても、不正改造によって出力される信号が主基板３１側に伝わることはない。
【００９７】
さらに、信号出力側である主基板３１では、賞球制御コマンドデータおよびＩＮＴ信号を出力する出力ポート５７４Ａ，５７４Ｂの出力側に、一方向にしか信号を通過させない出力ドライバ回路６１３Ａ，６１３Ｂが設けられている。このような構成によれば、外部から主基板３１の内部に入力される信号が阻止されるので、主基板３１に信号が与えらる可能性がある信号ラインをより確実になくすことができる。また、出力ポート５７４Ａ，５７４Ｂも基本的に出力のみ行えるように構成されているので、出力ドライバ回路６１３Ａ，６１３Ｂと併せて２段階で信号の一方向性が確保されることになる。
【００９８】
なお、賞球制御用ＣＰＵ３７１は、Ｉ／Ｏポート３７２を介して、貸し玉数を示す球貸し個数信号をターミナル基板（図示せず）に出力し、ブザー駆動信号をブザー基板（図示せず）に出力する。さらに、Ｉ／Ｏポート３７２を介して、エラー表示用ＬＥＤ３７４にエラー信号を出力する。また、Ｉ／Ｏポート３７２を介して、カードユニット（図１５において図示せず）との間で信号のやりとりを行う。
【００９９】
さらに、賞球制御基板３７には、中継基板７２を介して、賞球カウントスイッチ３０１Ａの検出信号および玉貸しカウントスイッチ３０１Ｃの検出信号が入力される。賞球制御基板３７からの賞球モータ２８９への駆動信号は、中継基板７２を介して玉払出装置の賞球モータ２８９に伝えられる。なお、玉貸しカウントスイッチ３０１Ｃは、玉払出装置から実際に貸し出された遊技球を検出する。
【０１００】
なお、図１５に示された例では、賞球制御用ＣＰＵ３７１はＩ／Ｏポート３７２を介して賞球制御コマンドを入力したが、賞球制御用ＣＰＵ３７１に内蔵されているＩ／Ｏポートに直接入力バッファ回路３７３の出力を接続するようにしてもよい。
【０１０１】
図１６は、賞球制御コマンドのビット構成を示す説明図である。図１６に示すように、１バイト中のビット７はＩＮＴ信号として使用される。また、ビット０〜ビット６の７ビットが、賞球制御コマンドデータ部分として使用される。ただし、上述したように、この実施の形態では、ビット０〜６が出力される出力ポート５７４ＡとＩＮＴ信号が出力される出力ポート５７４Ｂとは別物である。
【０１０２】
そして、ビット０〜ビット６のうちの上位３ビットは制御指定として使用される。すなわち、ビット６，５，４が「０，０，０」であれば通常払出指定（賞球個数出力）を示し、「０，０，１」であれば補正払出指定を示し、「０，１，０」であれば玉貸し禁止指定を示し、「１，１，１」であれば玉貸し禁止指定解除を示す。なお、玉貸し禁止指定は、余剰玉受皿４が満タンになって満タンスイッチ４０２がオンしたとき、および球切れ検出スイッチ１６７または球切れスイッチ１８７がオンしたときに、主基板３１の基本回路５３から送信される。そして、それらのスイッチがオフ状態になると、玉貸し禁止指定解除が送信される。
【０１０３】
賞球制御コマンドは、主基板３１から賞球制御基板３７に、図１４に示されたように、出力ポート（ポートＤ）５７４Ａ，５７４Ｂを介して送信される。そして、この実施の形態では、図１７に示すように、主基板３１から賞球制御コマンドデータが出力されるときに、４ｍｓ間ＩＮＴ信号がローレベルになる。すなわち、その４ｍｓの間、１回のみ受信可能に送信されるものである。
【０１０４】
次に、図１８〜図２１のフローチャートを参照して、主基板３１における入賞球信号処理を説明する。入賞球信号処理は、図６に示されたステップＳ１６の処理であり、２ｍｓに１回実行される。最初に、使用される各タイマについて説明する。
（１）タイマＴ１：賞球カウントスイッチ３０１Ａのオフ時にセットされ、タイムアウトすると払出個数のチェックが行われる。
（２）タイマＴ４：賞球制御コマンド送出時にセットされ、タイムアウトするまでに賞球カウントスイッチが１回もオンしない場合にエラーとされる。
（３）タイマＴ５：エラー検出時にセットされ、タイムアウトするまでエラー表示が行われる。
（４）タイマＴ６：タイムアウトする度に繰り返し再起動され、タイムアウト時に累積エラー回数が所定回数を越えていたら復帰不能なエラーとなる。
（５）タイマＴ７：入賞球排出ソレノイド１２７の駆動開始時にスタートされ、タイムアウトするまでに入賞球の排出が確認されなければエラーと判定される。
【０１０５】
入賞球信号処理において、主基板３１におけるＣＰＵ５６は、まず、タイマＴ４が動作中であるか否か確認する（ステップＳ２０１）。動作中であれば、タイマＴ４がタイムアウトしたか否か確認する（ステップＳ２０２）。タイマＴ４がタイムアウトした場合には、エラー状態に入る（ステップＳ２０３）。
【０１０６】
タイマＴ４が動作中ではないか、または動作中でタイムアウトしていない場合には、タイマＴ６がタイムアウトしたか否か確認する（ステップＳ２０４）。タイムアウトしていた場合には、賞球エラーカウンタの値をチェックする（ステップＳ２０５）。賞球エラーカウンタの値が所定値を越えていた場合には、エラー状態に入る（ステップＳ２０８）。エラー状態では、基本回路５３はホールト状態（ＨＡＬＴ状態）になる。例えば、動作停止フラグをセットする。
【０１０７】
タイマＴ６がタイムアウトしたときに、賞球エラーカウンタの値が所定回を越えていなければ、賞球エラーカウンタは初期化され（ステップＳ２０６）、再度タイマＴ６がスタートされる（ステップＳ２０７）。
【０１０８】
後述するように、賞球エラーカウンタの値は、賞球個数の過多が検出されるとカウントアップされる。従って、所定時間内に（タイマＴ６のカウントアップ時間内に）所定回数を越える賞球過多エラーが生ずると、定期リセット信号によっても解除されない状態になる。このように、賞球過多エラーが生じたときに直ちにホールト状態とならず、頻繁に賞球過多エラーが生じた場合にホールト状態となるように構成すると、一時的生じ自然復旧するようなエラーでは遊技機は動作不能状態にならない。また、頻繁に賞球過多エラーが生ずる場合には点検等を要することが多いので、そのような場合には遊技機が動作不能状態になるようにすることができる。
【０１０９】
次いで、ＣＰＵ５６は、タイマＴ７が動作中であるか否か確認する（ステップＳ２１０）。動作中であれば、タイマＴ７がタイムアウトしたか否か確認する（ステップＳ２１１）。タイマＴ７がタイムアウトした場合には、入賞球排出ソレノイド１２７の駆動開始後所定時間内に入賞球が排出されなかったことになるのでエラーとする（ステップＳ２１１）。タイマＴ７がタイムアウトしていなければ、入賞球検出スイッチ９９がオフしたか否か確認する（ステップＳ２１３）。オフしていれば、入賞球排出ソレノイド１２７の駆動を停止するとともに（ステップＳ２１４）、タイマＴ７を停止する（ステップＳ２１５）。
【０１１０】
次に、賞球払出中フラグがオンしているか否か確認する（ステップＳ２１６）。オンしている場合には、ステップＳ２３０に移行する。賞球払出中フラグがオンしていない場合には、入賞球検出スイッチ９９がオンしているか否か確認する（ステップＳ２１６）。オンしていなければ処理を終了する。オンしていれば、カウントスイッチ２３および始動口スイッチ１７の状態を確認する（ステップＳ２１８，Ｓ２２０）。
【０１１１】
この実施の形態では、大入賞口を経た入賞については１５個の賞球を払い出し、始動入賞口１４を経た入賞については６個の賞球を払い出し、その他の入賞口２４および入賞球装置を経た入賞については１０個の賞球を払い出すとする。よって、カウントスイッチ２３がオンしていたときには賞球予定数に１５を設定し（ステップＳ２１９）、始動口スイッチ１７がオンしていたときには賞球予定数に６を設定する（ステップＳ２２１）。その他の場合には、賞球予定数に１０を設定する（ステップＳ２２２）。賞球予定数を設定するとは、具体的には、ポートＤ格納領域に「通常払出指定」のデータと「個数指定」を設定することである（図１６参照）。なお、カウントスイッチ２３および始動口スイッチ１７がオンしたことは、図６に示されたスイッチ処理（ステップＳ１３）で検出され、所定のＲＡＭ領域にそのことが記憶されている。
【０１１２】
そして、ＣＰＵ５６は、ポートＤ出力要求をセットする（ステップＳ２２３）。また、Ｔ４タイマをセットする（ステップＳ２２４）。ここで、ＣＰＵ５６は、入賞球検出スイッチ９９がオフしていないかどうか確認する（ステップＳ２２５）。オフしていたら、入賞球排出処理を開始していないにも関わらず入賞球が抜けたことになるのでエラーとする（ステップＳ２２６）。エラーでなければ、入賞球処理装置における玉止部に停留している入賞球を排出するために入賞球排出ソレノイド１２７の駆動を開始する（ステップＳ２２７）。
【０１１３】
そして、ＣＰＵ５６は、賞球払出中フラグをオンしておく（ステップＳ２２８）。さらに、入賞球排出監視のためのタイマＴ７をスタートし（ステップＳ２２９）、処理を終了する。なお、次に、入賞球信号処理が実行されると、ステップＳ２１３で入賞球検出スイッチ９９のオフ確認が行われるとともに、賞球払出中フラグがオンしているので、ステップＳ２１６からステップＳ２３０に移行する。
【０１１４】
ステップＳ２３０において、ＣＰＵ５６は、エラー表示フラグがオンしているか否か確認する。オンしていれば、ステップＳ２４５に移行する。なお、エラー表示フラグについては後で説明する。エラー表示フラグがオンしていなければ、賞球カウントスイッチ３０１Ａがオンするのを待つ（ステップＳ２３１）。賞球カウントスイッチ３０１Ａのオンを検出すると、Ｔ４タイマをストップし（ステップＳ２３２）する。そして、賞球カウントスイッチ３０１Ａのオフを待ち（ステップＳ２３３）、オフしたら賞球カウント数を＋１する（ステップＳ２３４）。
【０１１５】
そして、タイマＴ１を起動する（ステップＳ２３５）。タイマＴ１は、賞球カウントスイッチ３０１Ａの出力がオンした後オフする度に起動または再スタートされる。ステップＳ２３１において賞球カウントスイッチ３０１Ａがオンしていなければ、タイマＴ１が動作中か否か確認する（ステップＳ２３６）。タイマＴ１が動作中であれば、ＣＰＵ５６は、タイマＴ１がタイムアウトしたか否か確認する（ステップＳ２４０）。タイムアウトしていなければ処理を終了する。なお、次に、入賞球信号処理が実行されると、賞球払出中フラグがオンしているので、やはりステップＳ２１６からステップＳ２３０に移行する。
【０１１６】
タイマＴ１の値（起動時からタイムアウトするまでの時間）は、正常に払出が行われている場合には払出周期（賞球カウントスイッチ３０１Ａがオンしてから次にオンするまでの期間）よりも長く設定されている。従って、正常に払出が行われているときには、最後の払出を除いて、タイマＴ１がタイムアウトするよりも前に、次の賞球カウントスイッチ３０１Ａのオン（ステップＳ２３１）が発生する。すなわち、正常に払出が行われているときには、タイマＴ１は、最後の払出が行われた後に初めてタイムアウトする。
【０１１７】
ステップＳ２４０において、タイマＴ１がタイムアウトすると、ＣＰＵ５６は、賞球カウント数と賞球予定数または補正個数とを比較する（ステップＳ２４１）。正常に払出が完了した場合には、それらは一致する。従って、賞球払出フラグをオフして処理を終了する（ステップＳ２４３）。
【０１１８】
タイマＴ１がタイムアウトしたときに賞球カウント数と賞球予定数または補正個数とが一致していなかった場合には、ＣＰＵ５６は、どちらが多いのかチェックする（ステップＳ２４４）。賞球カウント数が賞球予定数または補正個数に満たない場合、すなわち払出不足と判断される場合には、補正個数出力要求をセットして（ステップＳ２４６）、タイマＴ４をスタートする（ステップＳ２４７）。なお、補正個数出力要求をセットする際に、ポートＤ格納領域に、「補正払出指定」のデータを設定するとともに「個数指定」をセットする（図１６参照）。
【０１１９】
ステップＳ２４４において、賞球カウント数が賞球予定数または補正個数よりも多い場合、すなわち払出過多と判断される場合には、エラー表示処理を行う（ステップＳ２４５）。
【０１２０】
図２０は、エラー表示処理の一例を示すフローチャートである。エラー表示処理において、ＣＰＵ５６は、まず、タイマＴ５が動作中であるかどうか確認する（ステップＳ２５１）。動作中でなければ、エラー表示フラグをオンし（ステップＳ２５２）、エラー表示要求をセットする（ステップＳ２５３）。そして、発生したエラーが自動復旧させるエラーか否か判定する（ステップＳ２５４）。この実施の形態では、自動復旧させるエラーは払出過多のエラーである。自動復旧させるエラーであれば、タイマＴ５（例えば３秒）を起動する（ステップＳ２５６）。また、賞球エラーカウンタの値を＋１する（ステップＳ２５７）。賞球エラーカウンタの値は、ステップＳ２０５でチェックされ、所定時間内にその値が所定値を越えると自動復旧しない完全エラー状態とされる。
【０１２１】
ステップＳ２５１においてタイマＴ５が動作中である場合には、ＣＰＵ５６は、タイマＴ５がタイムアウトしているか否か確認する（ステップＳ２６０）。タイムアウトした場合には、エラー表示要求をリセットするとともに（ステップＳ２６１）、エラー表示中フラグをオフする（ステップＳ２６２）。また、賞球払出中フラグをオフする（ステップＳ２６３）。よって、遊技機は、再度入賞球検出と賞球払出制御を行える状態に復帰する。なお、エラー表示フラグがオンしているときには、遊技進行は中断されている。
【０１２２】
ステップＳ２５４において自動復旧させないエラー（ハードウェア的なエラー）と判定された場合には、ハードウェアの回復を待つ（ステップＳ２５５）。つまり、ステップＳ２１１のエラー状態（入賞球排出ソレノイド１２７を駆動したにも関わらず入賞球検出スイッチ９９がオフしなかった＝入賞球が抜けなかった）、およびステップＳ２２６のエラー状態（入賞球排出ソレノイド１２７を駆動していないにも関わらず入賞球検出スイッチ９９がオンした＝入賞球が抜けた）については、例えば、エラー表示やエラー報知が行われるとともに、ハードウェア故障が回復するまでホールト状態になるように制御される。
【０１２３】
なお、この実施の形態では上記のようなハードウェアエラーを例示したが、その他に、賞球カウントスイッチ３０１Ａのオン状態が所定時間以上継続した場合にはエラーとしたり、賞球動作を開始していないにも関わらず賞球カウントスイッチ３０１Ａがオンした場合にエラーとしてもよい。
【０１２４】
図２１は、図６に示されたメイン処理におけるデータ出力処理（ステップＳ６）の賞球制御コマンド出力処理部分を示すフローチャートである。賞球制御コマンド出力に関するデータ出力処理において、ＣＰＵ５６は、ポートＤ出力要求がセットされているか否か判定する（ステップＳ６７１）。ポートＤ出力要求は、図１８に示された入賞球信号処理において、賞球予定数の決定があった場合にセットされる（ステップＳ２２３）。
【０１２５】
ポートＤ出力要求がセットされている場合には、ポートＤ出力要求をリセットし（ステップＳ６７２）、ポートＤ格納領域の内容を出力ポート（出力ポートＤ）５７４に出力する（ステップＳ６７３）。ポートＤ格納領域のビット０〜６には賞球制御コマンドデータが設定され、ビット７には０が設定されている。そして、ポートＤ出力カウンタを＋１する（ステップＳ６７４）。
【０１２６】
ポートＤ出力要求がセットされていない場合には、ＣＰＵ５６は、補正個数出力要求がセットされているか否か判定する（ステップＳ６７５）。補正個数出力要求は、図１８，図１９に示された入賞球信号処理において、賞球予定数までの賞球が行われなかったことが検出されるとセットされる（ステップＳ２４４，Ｓ２４６）。
【０１２７】
補正個数出力要求がセットされている場合には、補正個数出力要求をリセットし（ステップＳ６７６）、ポートＤ格納領域の内容を出力ポート（出力ポートＤ）５７４Ａに出力する（ステップＳ６７７）。そして、ポートＤ出力カウンタを＋１する（ステップＳ６７８）。
【０１２８】
ポートＤ出力要求も補正個数出力要求もセットされていない場合には、ポートＤ出力カウンタの値が０であるか否か判定する（ステップＳ６８１）。ポートＤ出力カウンタの値が０でない場合には、ポートＤ出力カウンタの値が２であるか否か確認する（ステップＳ６８２）。ポートＤ出力カウンタの値が２ではない、すなわち１である場合には、ポートＤ出力カウンタの値を１増やす（ステップＳ６８３）。
【０１２９】
ポートＤ出力カウンタの値が２である場合には、ポートＤ出力カウンタの値をクリアするとともに（ステップＳ６８４）、出力ポート（出力ポートＤ）５７４Ｂのビット７を１にする（ステップＳ６８５）。
【０１３０】
出力ポートＤのビット７は、賞球制御基板３７に与えられるＩＮＴ信号を出力するポートである。また、出力ポートＤのビット０〜６は、賞球制御コマンドデータを出力するポートである。そして、この実施の形態では、図２１に示されたデータ出力処理は２ｍｓに１回実行される。従って、図２１に示されたデータ出力処理によって、図１７に示すように、賞球制御コマンドデータが出力されるときに、４ｍｓ間ＩＮＴ信号がローレベルになる。
【０１３１】
なお、ここでは、賞球制御コマンド出力処理部分の処理として、賞球個数および補正個数を含む賞球制御コマンドを出力する場合につい説明したが、「玉貸し禁止指定」および「玉貸し禁止指定解除指定」の送出要求を受けたら、それらを含む賞球制御コマンドを出力する。
【０１３２】
図２２は、賞球制御用ＣＰＵ３７１が実行する賞球データ受信処理を示すフローチャートである。賞球データ受信処理は、例えばタイマ割込によって起動される。賞球データ受信処理において、賞球制御用ＣＰＵ３７１は、賞球制御コマンドの入力に割り当てられている入力ポートから１バイトのデータを読み込む（ステップＳ３２１）。上述したように、ＩＮＴ信号は、主基板３１のＣＰＵ５６が新たな賞球制御コマンドデータをビット０〜６を用いて出力したときにローレベルとされる。そこで、賞球制御用ＣＰＵ３７１は、ＩＮＴ信号がオン（＝０）しているか否か確認する（ステップＳ３２２）。
【０１３３】
ＩＮＴ信号がオフしている場合には、賞球通信カウンタをクリアする（ステップＳ３２６）。賞球通信カウンタは、ＩＮＴ信号がオンしているときの賞球制御コマンドデータ受信回数をカウントするために用いられる。
【０１３４】
ＩＮＴ信号がオンしている場合には、受信したコマンド（ビット０〜６）が直前に（例えば５００μｓ前）受信したコマンドと同じか否か確認する（ステップＳ３２３）。同じでない場合には、賞球通信カウンタをクリアする（ステップＳ３２６）。同じであった場合には、賞球通信カウンタが所定の最大値（ＭＡＸ）に達しているか否か確認する（ステップＳ３２４）。最大値に達していない場合には、賞球通信カウンタの値を＋１する（ステップＳ３２５）。ここで、最大値とは、賞球制御コマンドデータを確実に受信したと判定する値（この例では３）よりも大きい値であり、例えば、４ｍｓ間での受信回数をカウントする等の目的で用いられる。
【０１３５】
次いで、賞球制御用ＣＰＵ３７１は、賞球通信カウンタ後が「３」になったか否か確認する（ステップＳ３２７）。「３」になっている場合には、通信終了フラグをセットするとともに（ステップＳ３２８）、受信した賞球制御コマンドデータを受信コマンド格納エリアに格納する（ステップＳ３２９）。また、受信した賞球制御コマンドデータをワークエリアに格納する（ステップＳ３３０）。「３」になっていない場合には、通信終了フラグをセットせずに、受信した賞球制御コマンドデータをワークエリアに格納する（ステップＳ３３０）。なお、ワークエリアに格納されたデータは、次の割込処理において、ステップＳ３２３において用いられる。
【０１３６】
図２３は、賞球制御基板３７における賞球制御用ＣＰＵ３７１が主基板３１から送信された賞球制御コマンドを取り込むタイミングの例を示すタイミング図である。図２３（Ａ）に示すように、３回連続して同一の賞球制御コマンドデータを受信すると、賞球制御用ＣＰＵ３７１は、受信した賞球制御コマンドデータにもとづく賞球制御を実行する。すなわち、図２３（Ａ）に示す▲３▼のタイミングで、賞球制御が開始される。
【０１３７】
このように、賞球制御用ＣＰＵ３７１は、所定回（この例では３回）連続して同一コマンドを受信すると正しいコマンドを受信できたと判断するので、主基板３１と賞球制御基板３７との間のケーブル上などにおいてノイズがのったとしても、その影響を回避することができる。例えば、図２３（Ｂ）は、▲２▼で示されるタイミングの付近でノイズが生じ、▲２▼のタイミングにおける賞球制御コマンドデータが破壊された場合の例を示す。その場合には、図２１に示されたステップＳ３２３およびＳ３２６の処理で賞球通信カウンタがクリアされる。そして、あらためて▲３▼〜▲５▼の３回連続して同一の賞球制御コマンドデータを受信すると、賞球制御用ＣＰＵ３７１は、正しいコマンドを受信できたと判断する。従って、ケーブル上などにおいて誤りが生じた賞球制御コマンドにもとづいて賞球制御されることはない。
【０１３８】
また、図１８に示されたフローチャートにおけるステップＳ２２３の処理のように、主基板３１における基本回路５３は、賞球制御コマンドを１回だけ送信する制御を行う。さらに、出力される賞球制御コマンドを出力する際に、短い所定期間だけ（この例では４ｍｓ）、賞球制御コマンドが変化したことを示す信号（ＩＮＴ信号）を出力する。そして、賞球制御基板３７における賞球制御用ＣＰＵ３７１は、ＩＮＴ信号期間よりも短い周期で賞球制御コマンドデータをサンプリングする。
【０１３９】
賞球制御用ＣＰＵ３７１は短いＩＮＴ期間においてのみ賞球制御コマンドデータを取り込み、ＩＮＴ信号がオフしたら賞球制御コマンドデータの取り込みを停止するので、常時データを取り込む場合に比べて、ノイズの影響を低減することができる。例えば、図２３（Ｃ）に示すように、ＩＮＴ信号にノイズがのって、本来オフ状態であるＩＮＴ信号がオン状態になってしまったとしても（▲１▼’のタイミング）、ノイズの消滅後にＩＮＴ信号はオフ状態に復帰し、ＩＮＴ信号オフ状態では賞球制御用ＣＰＵ３７１は賞球通信カウンタをクリアして賞球制御コマンドデータを取り込まない。従って、誤った賞球制御コマンドデータを受信してしまうことはない。
【０１４０】
以上のように、この実施の形態では、主基板３１において出力ドライバ回路６１３で基板間の信号がローアクティブとされ、賞球制御基板３７において入力バッファ回路３７３で論理が反転されるので、賞球制御用ＣＰＵ３７１は、主基板３１のＣＰＵ５６が扱ったデータ論理と同一の論理で入力データを扱うことができる。よって、データの解釈の相違に起因する設計時の誤りやプログラム保守時の誤りをなくすことができる。
【０１４１】
ところで、図２４に示すように、表示制御基板８０において、入力バッファ回路１０５の入力側に、ＥＭＩフィルタによるノイズフィルタ回路１０６を設てもよい。ノイズフィルタ回路１０６は、表示制御コマンドデータの各ビットおよびＩＮＴ信号のラインのそれぞれに対応したＥＭＩフィルタを含む。従って、主基板３１と表示制御基板８０との間で表示制御コマンドデータにのったノイズはノイズフィルタ回路１０６によってキャンセルされる。この結果、本来表示されるべき識別情報とは別の識別情報が表示されたり、本来現れるべき背景やキャラクタとは別のものが表示されてしまったりするような不都合は防止される。よって、表示制御コマンドに基板間でノイズがのったとしても、表示は決められたとおりに遂行され、遊技演出がおかしくなってしまったり遊技者に不審感を与えたりすることがなくなる。
【０１４２】
なお、ＥＭＩフィルタは容量成分を含むので、ノイズフィルタ回路１０６を通過した表示制御コマンドデータの波形がなまる可能性があるが、この場合には、ノイズフィルタ回路１０６の出力側には、入力スレッショルド電圧にヒステリシスを持つ例えば７４ＨＣ１４による入力バッファ回路１０５が設けられる。ヒステリシスを持つ入力バッファ回路１０５は、入力波形が緩やかに立ち上がったり立ち下がったりする波形であっても、出力波形の立ち上がりや立ち下がりを急峻にすることができる。すなわち、表示制御用ＣＰＵ１０１に入力される表示制御コマンドの波形がなまることはない。
【０１４３】
また、図２５に示すように、賞球制御基板３７において、ＥＭＩフィルタによるノイズフィルタ回路３７６を設けてもよい。ノイズフィルタ回路３７６は、賞球制御コマンドデータの各ビットおよびＩＮＴ信号のラインのそれぞれに対応したＥＭＩフィルタを含む。従って、主基板３１と賞球制御基板３７との間で賞球制御コマンドデータにのったノイズはノイズフィルタ回路３７６によってキャンセルされる。よって、本来遊技者に払い出されるべき賞球個数とは異なる数の賞球払出が行われ遊技者に不利益を与えてしまうことは確実に防止される。
【０１４４】
また、ノイズフィルタ回路３７６の出力側には、入力スレッショルド電圧にヒステリシスを持つ例えば７４ＨＣ１４による入力バッファ回路３７３が設けられている。ヒステリシスを持つ入力バッファ回路３７３は、入力波形が緩やかに立ち上がったり立ち下がったりする波形であっても、出力波形の立ち上がりや立ち下がりを急峻にすることができる。すなわち、賞球制御用ＣＰＵ３７１に入力される賞球示制御コマンドの波形がなまることはない。
【０１４５】
なお、上記の各実施の形態では、表示制御基板８０への表示制御コマンドおよび賞球制御基板３７への賞球制御コマンドについて説明したが、マイクロプロセッサを搭載した他の基板に送出されるコマンドについても、コマンド出力部を出力ポートと出力バッファとの２段階構成とし、コマンドデータとＩＮＴ信号とを別系統としてもよい。
【０１４６】
図５や図２４に示された構成では、表示制御基板８０において、入力バッファ回路の出力は表示制御用ＣＰＵ１０１に内蔵されているＩ／Ｏポートに入力されていた。しかし、図２６に示すように外付けの入力ポート１０７を介して表示制御用ＣＰＵ１０１に入力するようにしてもよい。この場合、表示制御用ＣＰＵ１０１は、データバスを介して信号を入力する。なお、割込処理で表示制御コマンドデータを受信するように構成されている場合には、ＩＮＴ信号は表示制御用ＣＰＵ１０１の割込端子に入力される。
【０１４７】
このように構成されている場合には、表示制御用ＣＰＵ１０１は、表示制御用ＣＰＵ１０１の内蔵ポートの空きがない場合や内蔵ポート有していない場合であっても、主基板３１のＣＰＵ５６が扱ったデータ論理と同一の論理で入力データを扱うことができる。
【０１４８】
図２６には主基板３１と表示制御基板８０とが示されているが、賞球制御基板３７やその他の主基板３１から制御指令を受信する基板において、ＣＰＵと入力バッファ部との間に外付けの入力ポートを設けてもよい。
【０１４９】
すなわち、特定入賞部への遊技媒体の入賞により特別遊技を行い、特別遊技の結果が所定の態様になったことにもとづいて遊技者にとって有利となる特定遊技状態に移行可能な遊技機であって、遊技の進行を制御する遊技制御手段を有する主基板と、遊技制御手段からの制御指令に応じて遊技機構成要素の制御を行う制御手段を有する他の基板とを含む構成において、主基板が、他の基板に対する情報の出力を行う情報出力手段を備え、情報出力手段は、情報を反転させずに出力する出力ポート部と出力ポート部の出力を反転させて出力する出力ドライバ部とを含み、主基板から情報を受ける他の基板は情報入力手段を含み、情報入力手段は、情報を反転させて出力する入力バッファ部と入力バッファ部の出力を反転させずに制御手段に出力する入力ポート部とを有するように構成してもよい。
【０１５０】
また、上記の各実施の形態の遊技機、すなわち図１の正面図に示されたパチンコ遊技機は、始動入賞にもとづいて可変表示部９に可変表示される特別図柄の停止図柄が所定の図柄の組み合わせになると所定の遊技価値が遊技者に付与可能になる第１種パチンコ遊技機であったが、始動入賞にもとづいて開放する電動役物の所定領域への入賞があると所定の遊技価値が遊技者に付与可能になる第２種パチンコ遊技機や、始動入賞にもとづいて可変表示される図柄の停止図柄が所定の図柄の組み合わせになると開放する所定の電動役物への入賞があると所定の権利が発生または継続する第３種パチンコ遊技機であっても、本発明を適用できる。
【０１５１】
【発明の効果】
以上のように、本発明によれば、遊技機を、主基板が他の基板に対する情報の出力を行う情報出力手段を備え、情報出力手段が、他の基板に対して出力する情報として、制御指令と制御指令の取り込みを指示する取込信号とを出力し、制御指令の出力に用いる制御指令出力ポート回路および制御指令出力ドライバ回路と、取込信号の出力に用いる取込信号出力ポート回路および取込信号出力ドライバ回路とを含み、制御指令出力ポート回路が、遊技制御用マイクロコンピュータが出力する制御指令の論理を変更せずに出力し、制御指令出力ドライバ回路が、制御指令出力ポート回路が出力する制御指令の論理を反転させて出力し、取込信号出力ポート回路が、遊技制御用マイクロコンピュータが出力する取込信号の論理を変更せずに出力し、取込信号出力ドライバ回路が、取込信号出力ポート回路が出力する取込信号の論理を反転させて出力するように構成したので、設計がプログラム保守が容易になり、また、他の機種にも容易に設計の流用を行うことができる環境を提供でき、さらに、情報出力制御が容易になる効果がある。
【０１５２】
少なくとも制御指令出力ポート回路および取込信号出力ポート回路が、情報を一方向にのみ伝達可能であるように構成されている場合には、主基板の外部から信号が入り込む余地はなく、不正基板等によって不正な始動入賞信号が送り込まれる余地がなくなって不正行為を確実に防止できる。
【０１５３】
さらに、制御指令出力ドライバ回路および取込信号出力ドライバ回路も情報を一方向にのみ伝達可能であって情報出力手段が２段階で一方向性を確保するように構成されている場合には、不正行為をさらに確実に防止できる。
【０１５４】
遊技制御用マイクロコンピュータから他の基板に送信される情報が、基板間ではローアクティブであるように構成されている場合には、基板間の配線におけるトラブル等によって他の基板におけるマイクロコンピュータが誤動作することがない効果がある。
【０１５５】
制御指令が主基板から他の基板に向かう方向にのみ伝達可能であるように構成されている場合には、他の基板に不正改造が加えられてたり、不正信号を発生する不正基板が基板間に取り付けられても、不正な信号が主基板側に伝わることはない。
【０１５６】
主基板から情報を受ける他の基板が情報入力手段を備え、情報入力手段が入力した情報の論理を反転させてマイクロコンピュータに出力するように構成されている場合には、設計がプログラム保守が容易になり、また、他の機種にも容易に設計の流用を行うことができる効果がある。
【０１５７】
情報入力手段が、情報の受信部にノイズフィルタ回路を有し、さらにノイズフィルタ回路の出力側にヒステリシス特性を備えた素子であって入力した情報の論理を反転する回路素子を有するように構成されている場合には、主基板から制御手段が搭載された他の基板に対してより確実に制御指令を伝えることができ、常に適正な遊技を行うことができる効果がある。
【図面の簡単な説明】
【図１】  パチンコ遊技機を正面からみた正面図である。
【図２】  パチンコ遊技機の遊技盤を正面からみた正面図である。
【図３】  パチンコ遊技機を背面からみた背面図である。
【図４】  遊技制御基板（主基板）の回路構成を示すブロック図である。
【図５】  主基板の表示制御コマンドデータ出力部および表示制御基板の回路構成例を示すブロック図である。
【図６】  主基板における基本回路のメイン処理を示すフローチャートである。
【図７】  特別図柄プロセス処理のプログラムの一例を示すフローチャートである。
【図８】  主基板から表示制御基板に送信される表示制御コマンドデータを示す説明図である。
【図９】  表示制御コマンドデータの送出タイミングを示すタイミング図である。
【図１０】  表示制御コマンドデータの一例を示す説明図である。
【図１１】  メイン処理における表示制御データ設定処理を示すフローチャートである。
【図１２】  メイン処理における表示制御データ出力処理を示すフローチャートである。
【図１３】  表示制御用ＣＰＵが主基板から送信された表示制御コマンドを取り込むタイミングの例を示すタイミング図である。
【図１４】  表示制御コマンド受信処理を示すフローチャートである。
【図１５】  賞球制御基板とそれに関連する構成要素を示すブロック図である。
【図１６】  賞球制御コマンドのビット構成を示す説明図である。
【図１７】  賞球制御コマンドデータの出力の様子を示すタイミング図である。
【図１８】  入賞球信号処理を示すフローチャートである。
【図１９】  入賞球信号処理を示すフローチャートである。
【図２０】  入賞球信号処理におけるエラー処理を示すフローチャートである。
【図２１】  データ出力処理の賞球制御コマンド出力処理部分を示すフローチャートである。
【図２２】  賞球制御コマンド受信処理を示すフローチャートである。
【図２３】  賞球制御用ＣＰＵが主基板から送信された賞球制御コマンドを取り込むタイミングの例を示すタイミング図である。
【図２４】  主基板の表示制御コマンドデータ出力部および表示制御基板の他の回路構成例を示すブロック図である。
【図２５】  賞球制御基板とそれに関連する構成要素の他の構成例を示すブロック図である。
【図２６】  主基板の表示制御コマンドデータ出力部および表示制御基板のさらに他の回路構成例を示すブロック図である。
【符号の説明】
１      パチンコ遊技機
３１    主基板
３７    賞球制御基板
５３    基本回路
５６    ＣＰＵ
８０    表示制御基板
１０１  表示制御用ＣＰＵ
１０５  入力バッファ回路
１０７  入力ポート
３７１  賞球制御用ＣＰＵ
３７３  入力バッファ回路
５７１，５７２，５７４Ａ，５７４Ｂ  出力ポート
６１１，６１２，６１３Ａ，６１３Ｂ  出力ドライバ回路
【図１】
0004083333.tif 000002
【図２】
0004083333.tif 000003
【図３】
0004083333.tif 000004
【図４】
0004083333.tif 000005
【図５】
0004083333.tif 000006
【図６】
0004083333.tif 000007
【図７】
0004083333.tif 000008
【図８】
0004083333.tif 000009
【図９】
0004083333.tif 000010
【図１０】
0004083333.tif 000011
【図１１】
0004083333.tif 000012
【図１２】
0004083333.tif 000013
【図１３】
0004083333.tif 000014
【図１４】
0004083333.tif 000015
【図１５】
0004083333.tif 000016
【図１６】
0004083333.tif 000017
【図１７】
0004083333.tif 000018
【図１８】
0004083333.tif 000019
【図１９】
0004083333.tif 000020
【図２０】
0004083333.tif 000021
【図２１】
0004083333.tif 000022
【図２２】
0004083333.tif 000023
【図２３】
0004083333.tif 000024
【図２４】
0004083333.tif 000025
【図２５】
0004083333.tif 000026
【図２６】
0004083333.tif 000027