(57)【特許請求の範囲】
【請求項１】
１つの溶接トーチから互いに電気的に絶縁された第１の溶接ワイヤ及び第２の溶接ワイヤをそれぞれ予め設定した送給速度で送給し、前記第１の溶接ワイヤには予め設定した第１のピーク電流の通電と予め設定した第１のベース電流の通電とを１周期とする通電を繰り返すと共に、前記第２の溶接ワイヤには予め設定した第２のピーク電流の通電と予め設定した第２のベース電流の通電とを１周期とする通電を繰り返し、前記第１の溶接ワイヤ及び前記第２の溶接ワイヤと被溶接物との間に２つのアークを発生させて溶接する多電極パルスアーク溶接制御方法において、前記第２の溶接ワイヤに前記第１のピーク電流の通電開始と同期して前記第２のピーク電流を通電し、前記第２のピーク電流の第２のピーク電流通電時間を前記第１のピーク電流の第１のピーク電流通電時間よりも予め定めたベース電流通電遅延時間だけ長く通電する多電極パルスアーク溶接制御方法。
【請求項２】
前記予め定めたベース電流通電遅延時間が０．１ｍｓ以上で１ｍｓ以下の値である請求項１の多電極パルスアーク溶接制御方法。
【請求項３】
１つの溶接トーチから互いに電気的に絶縁された第１の溶接ワイヤ及び第２の溶接ワイヤをそれぞれ予め設定した送給速度で送給し、前記第１の溶接ワイヤには予め設定した第１のピーク電流の通電と予め設定した第１のベース電流の通電とを１周期とする通電を繰り返すと共に、前記第２の溶接ワイヤには予め設定した第２のピーク電流の通電と予め設定した第２のベース電流の通電とを１周期とする通電を繰り返し、前記第１の溶接ワイヤ及び前記第２の溶接ワイヤと被溶接物との間に２つのアークを発生させて溶接する多電極パルスアーク溶接制御方法において、前記第１のピーク電流及び前記第２のピーク電流のピーク電流立下がり時間を予め定めた値に設定し、前記第２の溶接ワイヤに前記第１のピーク電流の通電開始と同期して前記第２のピーク電流を通電し、前記第２のピーク電流の第２のピーク電流通電時間を前記第１のピーク電流の第１のピーク電流通電時間よりも予め定めたベース電流通電遅延時間だけ長く通電する多電極パルスアーク溶接制御方法。
【請求項４】
前記予め定めたベース電流通電遅延時間が０．１ｍｓ以上で１ｍｓ以下の値であり、前記第１のピーク電流及び前記第２のピーク電流のピーク電流立下がり時間が０．４ｍｓ以上で１．５ｍｓ以下の値である請求項３の多電極パルスアーク溶接制御方法。
【請求項５】
１つの溶接トーチから互いに電気的に絶縁された第１の溶接ワイヤ及び第２の溶接ワイヤをそれぞれ予め設定した送給速度で送給し、前記第１の溶接ワイヤには予め設定した第１のピーク電流の通電と予め設定した第１のベース電流の通電とを１周期とする通電を繰り返すと共に、前記第２の溶接ワイヤには予め設定した第２のピーク電流の通電と予め設定した第２のベース電流の通電とを１周期とする通電を繰り返し、前記第１の溶接ワイヤ及び前記第２の溶接ワイヤと被溶接物との間に２つのアークを発生させて溶接する多電極パルスアーク溶接制御方法において、前記第１のピーク電流と前記第２のピーク電流のピーク電流立下がり時間を予め定めた値に設定し、前記第２の溶接ワイヤに前記第１のピーク電流の通電開始と同期して前記第２のピーク電流を通電し、前記第１のピーク電流のピーク電流立下がり時の値と予め定めた基準値と比較演算して自動遅延時間を算出し、前記第２のピーク電流の第２のピーク電流通電時間を前記第１のピーク電流の第１のピーク電流通電時間よりも前記算出した自動遅延時間だけ長く通電する多電極パルスアーク溶接制御方法。
【請求項６】
前記第１のピーク電流及び前記第２のピーク電流の値が３００Ａ以上で６００Ａ以下の値であり、前記第１のベース電流及び前記第２のベース電流の値が５０Ａ以上で１５０Ａ以下の値であり、前記予め定めた基準値がベース電流値＋１００Ａの値である請求項５の多電極パルスアーク溶接制御方法。
【請求項７】
１つの溶接トーチから互いに電気的に絶縁された第１の溶接ワイヤ及び第２の溶接ワイヤをそれぞれ予め設定した送給速度で送給し、前記第１の溶接ワイヤには予め設定した第１のピーク電流の通電と予め設定した第１のベース電流の通電とを１周期とする通電を繰り返すと共に、前記第２の溶接ワイヤには予め設定した第２のピーク電流の通電と予め設定した第２のベース電流の通電とを１周期とする通電を繰り返し、前記第１の溶接ワイヤ及び前記第２の溶接ワイヤと被溶接物との間に２つのアークを発生させて溶接する多電極パルスアーク溶接装置において、前記第１の溶接ワイヤと被溶接物との間の溶接電圧を検出して電圧検出信号を出力する電圧検出回路と、電圧設定信号を出力する電圧設定回路と、前記電圧検出信号及び前記電圧設定信号を入力としてそれらの信号間の誤差による周波数変調制御によって第１のパルス周期信号を出力する変調回路と、第１のピーク電流設定信号を出力する第１のピーク電流設定回路と、第１のベース電流設定信号を出力する第１のベース電流設定回路と、前記第１のパルス周期信号、前記第１のピーク電流設定信号及び前記第１のベース電流設定信号を入力として前記第１のパルス周期信号によって前記第１のピーク電流設定信号と前記第１のベース電流設定信号とを切り換えて第１の電流制御設定信号として出力する第１の切換回路とから成り、前記第１の電流制御設定信号によって前記第１のピーク電流設定信号の通電開始及び通電終了と前記第１のベース電流設定信号の通電開始及び通電終了とを制御する第１の溶接電源装置並びに、遅延時間設定信号を出力する遅延時間設定回路と、前記第１のパルス周期信号を入力としてその信号に同期して動作し且つ遅延時間設定信号の値に応じてベース電流通電遅延信号を出力するベース電流通電遅延回路と、前記第１のパルス周期信号と前記ベース電流通電遅延信号とを入力してオア論理を取って第１の切換信号を出力する第１のオアゲート回路と、第２のピーク電流設定信号を出力する第２のピーク電流設定回路と、第２のベース電流設定信号を出力する第２のベース電流設定回路と、前記第１の切換信号、前記第２のピーク電流設定信号及び前記第２のベース電流設定信号を入力として前記第１の切換信号によって前記第２のピーク電流設定信号と前記第２のベース電流設定信号とを切り換えて第２の電流制御設定信号として出力する第２の切換回路とから成り、前記第２の電流制御設定信号によって前記第２のピーク電流設定信号の通電開始及び通電終了と前記第２のベース電流設定信号の通電開始及び通電終了とを制御する第２の溶接電源装置とから構成される多電極パルスアーク溶接装置。
【請求項８】
１つの溶接トーチ４から互いに電気的に絶縁された第１の溶接ワイヤ及び第２の溶接ワイヤをそれぞれ予め設定した送給速度で送給し、前記第１の溶接ワイヤには予め設定した第１のピーク電流の通電と予め設定した第１のベース電流の通電とを１周期とする通電を繰り返すと共に、前記第２の溶接ワイヤには予め設定した第２のピーク電流の通電と予め設定した第２のベース電流の通電とを１周期とする通電を繰り返し、前記第１の溶接ワイヤ及び前記第２の溶接ワイヤと被溶接物との間に２つのアークを発生させて溶接する多電極パルスアーク溶接装置において、前記第１の溶接ワイヤと被溶接物との間の溶接電圧を検出して電圧検出信号を出力する電圧検出回路と、電圧設定信号を出力する電圧設定回路と、前記電圧検出信号及び前記電圧設定信号を入力としてそれらの信号間の誤差による周波数変調制御によって第１のパルス周期信号を出力する変調回路と、第１のピーク電流設定信号を出力する第１のピーク電流設定回路と、第１のベース電流設定信号を出力する第１のベース電流設定回路と、前記第１のパルス周期信号、前記第１のピーク電流設定信号及び前記第１のベース電流設定信号を入力として前記第１のパルス周期信号によって前記第１のピーク電流設定信号と前記第１のベース電流設定信号とを切り換えて第１の電流制御設定信号として出力する第１の切換回路と、前記第１の電流制御設定信号を入力して第１のミラー積分信号を出力する第１のミラー積分回路と、前記第１のミラー積分信号ＭＩａによって前記第１のピーク電流設定信号の通電開始及び通電終了と前記第１のベース電流設定信号の通電開始及び通電終了とを制御する第１の溶接電源装置並びに、遅延時間設定信号を出力する遅延時間設定回路と、前記第１のパルス周期信号を入力としてその信号に同期して動作し且つ遅延時間設定信号の値に応じてベース電流通電遅延信号を出力するベース電流通電遅延回路と、前記第１のパルス周期信号と前記ベース電流通電遅延信号とを入力してオア論理を取って第１の切換信号を出力する第１のオアゲート回路と、第２のピーク電流設定信号を出力する第２のピーク電流設定回路と、第２のベース電流設定信号を出力する第２のベース電流設定回路と、前記第１の切換信号、前記第２のピーク電流設定信号及び前記第２のベース電流設定信号を入力として前記第１の切換信号によって前記第２のピーク電流設定信号と前記第２のベース電流設定信号とを切り換えて第２の電流制御設定信号として出力する第２の切換回路と、前記第２の電流制御設定信号を入力して第２のミラー積分信号を出力する第２のミラー積分回路と、前記第２のミラー積分信号によって前記第２のピーク電流設定信号の通電開始及び通電終了と前記第２のベース電流設定信号の通電開始及び通電終了とを制御する第２の溶接電源装置とから構成される多電極パルスアーク溶接装置。
【請求項９】
１つの溶接トーチから互いに電気的に絶縁された第１の溶接ワイヤ及び第２の溶接ワイヤをそれぞれ予め設定した送給速度で送給し、前記第１の溶接ワイヤには予め設定した第１のピーク電流の通電と予め設定した第１のベース電流の通電とを１周期とする通電を繰り返すと共に、前記第２の溶接ワイヤには予め設定した第２のピーク電流の通電と予め設定した第２のベース電流の通電とを１周期とする通電を繰り返し、前記第１の溶接ワイヤ及び前記第２の溶接ワイヤと被溶接物との間に２つのアークを発生させて溶接する多電極パルスアーク溶接装置において、前記第１の溶接ワイヤと被溶接物との間の溶接電圧を検出して電圧検出信号を出力する電圧検出回路と、電圧設定信号を出力する電圧設定回路と、前記電圧検出信号及び前記電圧設定信号を入力としてそれらの信号間の誤差による周波数変調制御によって第１のパルス周期信号を出力する変調回路と、前記第１の溶接ワイヤと被溶接物との間の溶接電流を検出して電流検出信号を出力する電流検出回路と、電流の基準値を基準値設定信号として出力する基準値設定回路と、前記電流検出信号と前記基準値設定信号とを比較演算して比較演算信号を出力する比較演算回路と、前記１のピーク電流設定信号を出力する第１のピーク電流設定回路と、前記第１のベース電流設定信号を出力する第１のベース電流設定回路と、前記第１のパルス周期信号、前記第１のピーク電流設定信号及び前記第１のベース電流設定信号を入力として前記第１のパルス周期信号によって前記第１のピーク電流設定信号と前記第１のベース電流設定信号とを切り換えて第１の電流制御設定信号として出力する第１の切換回路と、前記第１の電流制御設定信号を入力して第１のミラー積分信号を出力する第１のミラー積分回路と、前記第１のミラー積分信号によって前記第１のピーク電流設定信号の通電開始及び通電終了と前記第１のベース電流設定信号の通電開始及び通電終了とを制御する第１の溶接電源装置並びに、前記第１のパルス周期信号と前記比較演算信号とを入力してオア論理を取って第２の切換信号を出力する第２のオアゲート回路と、第２のピーク電流設定信号を出力する第２のピーク電流設定回路と、第２のベース電流設定信号を出力する第２のベース電流設定回路と、前記第２の切換信号、前記第２のピーク電流設定信号及び前記第２のベース電流設定信号を入力として前記第２の切換信号によって前記第２のピーク電流設定信号と前記第２のベース電流設定信号とを切り換えて第２の電流制御設定信号として出力する第２の切換回路と、前記第２の電流制御設定信号を入力して第２のミラー積分信号を出力する第２のミラー積分回路と、前記第２のミラー積分信号によって前記第２のピーク電流設定信号の通電開始及び通電終了と前記第２のベース電流設定信号の通電開始及び通電終了とを制御する第２の溶接電源装置とから構成される多電極パルスアーク溶接装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、１つの溶接トーチから互いに電気的に絶縁された２本の溶接ワイヤと被溶接物との間に２つのアークを発生させて溶接する多電極パルスアーク溶接方法において、２つのアークの相互間に作用する力によるアークの相互干渉によってアーク発生が不安定になることを抑制する多電極パルスアーク溶接制御方法及び溶接装置に関する。
【０００２】
【従来の技術】
図２は、従来技術の多電極パルスアーク溶接装置（以下、従来溶接装置という）の構成図である。同図に示す溶接装置は、第１の溶接電源装置ＡＰＳ、第１のワイヤ送給装置ＡＷＦ、第２の溶接電源装置ＢＰＳ、第２のワイヤ送給装置ＢＷＦ及び溶接トーチ４から構成されている。溶接トーチ４には、相互に絶縁された第１のコンタクトチップＡ４１及び第２のコンタクトチップＢ４１が装着されており、これらのコンタクトチップＡ４１及びＢ４１を通して第１の溶接ワイヤＡ１及び第２の溶接ワイヤＢ１が供給及び給電されて、被溶接物２との間に第１のアークＡ３及び第２のアークＢ３が発生する。これらの２つのアークによって１つの溶融池２１が形成される。
【０００３】
第１の溶接電源装置ＡＰＳは、一般的なパルスアーク溶接用の溶接電源装置であり、第１のワイヤ送給装置ＡＷＦに第１の送給制御信号ＡＷｃを出力すると共に、第１の溶接ワイヤＡ１に第１の溶接電圧ＡＶｗを供給して、その結果、第１の溶接電流ＡＩｗが通電する。第１のワイヤ送給装置ＡＷＦは、上記第１の送給制御信号ＡＷｃに応じて第１の溶接ワイヤＡ１の送給を制御する。また、第２溶接電源装置ＢＰＳ及び第２のワイヤ送給装置ＢＷＦについても、上記と同様であるので説明を省略する。
【０００４】
図３は、前述した従来技術の第１の溶接電源装置ＡＰＳ及び第２の溶接電源装置ＢＰＳの回路構成を示すブロック図である。以下、同図を参照して各回路のブロックについて説明する。
【０００５】
第１の溶接電源装置ＡＰＳは、一点鎖線で囲んだ範囲内の各回路ブロックから構成されており、以下これらの回路ブロックについて説明する。出力制御回路ＩＮＶは、商用電源を入力として出力制御を行い、アーク負荷に適した出力を供給する。一般的に、この出力制御回路ＩＮＶとしては、インバータ制御回路が使用され、上記のインバータ制御回路は、図示を省略しているが商用電源を整流する１次側整流回路と、整流されたリップルのある電圧を平滑する平滑回路と、平滑された直流電圧を高周波交流に変換するインバータ回路と、高周波交流をアーク負荷に適した電圧に変換する主変圧器と、出力された交流を再び整流する２次側整流回路と、整流されたリップルのある直流を平滑する直流リアクトルとから構成されており、後述する電流誤差増幅信号Ｅｉに応じて上記インバータ回路を形成する複数組のパワートランジスタが制御されて出力制御が行われる。
【０００６】
電圧検出回路ＶＤは、第１の溶接電圧ＡＶｗを検出して平均化した電圧検出信号Ｖｄを出力する。電圧設定回路ＶＳは、電源装置の外部に設けられており電圧設定信号Ｖｓを出力する。電圧誤差増幅回路ＥＶは、フィードバック信号である上記電圧検出信号Ｖｄと、目標値である電圧設定信号Ｖｓとの誤差を増幅して電圧誤差増幅信号Ｅｖを出力する。Ｖ／Ｆ変換回路ＶＦは、上記の電圧誤差増幅信号Ｅｖを入力としてＶ／Ｆ変換を行い、Ｖ／Ｆ変換信号Ｖｆを出力する。ピーク電流通電時間設定回路ＴＰは、予め定めたピーク電流通電時間設定信号Ｔｐを出力する。モノマルチバイブレータＭＭは、上記のＶ／Ｆ変換信号ＶｆがＬｏｗレベルからＨｉｇｈレベルに変換することをトリガとして、上記のピーク電流通電時間設定信号Ｔｐによって設定した時間だけＨｉｇｈレベルとなる、第１のパルス周期信号ＡＴｆを出力する。
【０００７】
上記電圧誤差増幅回路ＥＶ、Ｖ／Ｆ変換回路ＶＦ、ピーク電流通電時間設定回路ＴＰ及びモノマルチバイブレータＭＭによって点線で囲んだ変調回路ＭＣが形成される。この変調回路ＭＣは、上記電圧検出信号Ｖｄと電圧設定信号Ｖｓとを入力としてそれらの信号間の誤差による周波数変調制御によって上記第１のパルス周期信号ＡＴｆを出力する。この変調方式としては、上記周波数変調制御の他にパルス幅変調制御も慣例技術として使用されている。
【０００８】
第１のピーク電流設定回路ＡＩＰは、予め定めた第１のピーク電流設定信号ＡＩｐを出力する。第１のベース電流設定回路ＡＩＢは、予め定めた第１のベース電流設定信号ＡＩｂを出力する。第１の切換回路ＡＳＷは、上記第１のパルス周期信号ＡＴｆがＨｉｇｈレベルのときはａ側に接続されて上記第１のピーク電流設定信号ＡＩｐを第１の電流制御設定信号ＡＩｓｃとして出力し、上記第１のパルス周期信号ＡＴｆがＬｏｗレベルのときはｂ側に接続されて上記第１のベース電流設定信号ＡＩｂを第１の電流制御設定信号ＡＩｓｃとして出力する。
【０００９】
電流検出回路ＩＤは、第１の溶接電流ＡＩｗを検出して、電流検出信号Ｉｄを出力する。電流誤差増幅回路ＥＩは、フィードバック信号である電流検出信号Ｉｄと、目標値である第１の電流制御設定信号ＡＩｓｃとの誤差を増幅して、電流誤差増幅信号Ｅｉを出力する。この電流誤差増幅信号Ｅｉに従って出力制御が行われて、第１の溶接電圧ＡＶｗが出力される。
【００１０】
第１の送給速度設定回路ＡＷＳは、第１の溶接電源装置ＡＰＳの外部に設けられとおり、第１の送給速度設定信号ＡＷｓを出力する。上記第１の送給制御回路ＡＷＣは、第１の送給速度設定信号ＡＷｓを入力として第１の送給制御信号ＡＷｃを出力する。第１のワイヤ送給装置ＡＷＦは、上記第１の送給制御信号ＡＷｃの値に応じて第１の溶接ワイヤＡ１の送給速度を制御する。
【００１１】
つぎに、第１の溶接電源装置ＡＰＳの変調回路ＭＣ並びに第２の溶接電源装置ＢＰＳの第２の切換回路ＢＳＷ及び送給速度調整回路ＷＢについて説明する。第１の溶接電源装置ＡＰＳの変調回路ＭＣの出力信号である第１のパルス周期信号ＡＴｆを第２の溶接電源装置ＢＰＳに出力する。
【００１２】
第２の溶接電源装置ＢＰＳの第２の切換回路ＢＳＷは、上記第１のパルス周期信号ＡＴｆがＨｉｇｈレベルのときはａ側に接続されて第２のピーク電流設定信号ＢＩｐを第２の電流制御設定信号ＢＩｓｃとして出力し、上記信号がＬｏｗレベルのときはｂ側に接続されて第２のベース電流設定信号ＢＩｂを第２の電流制御設定信号ＢＩｓｃとして出力する。第２の溶接電源装置ＢＰＳの送給速度調整回路ＷＢは、第１の送給速度設定信号ＡＷｓを入力して、その値を中心値として微調整した第２の送給速度設定信号ＢＷｓを出力する。
【００１３】
上述した従来溶接装置においては、第１の溶接電源装置ＡＰＳの電圧フィードバック制御を第２の溶接電源装置ＢＰＳの電圧フィードバック制御にも併用して、第１のピーク電流ＡＩｐと第２のピーク電流ＢＩｐとの通電のタイミング及び第１のベース電流ＡＩｂと第２のベース電流ＢＩｂとのタイミングを同期させている。また、第２の溶接ワイヤＢ１の送給速度は、第１の送給速度設定信号ＡＷｓを微調整した第２の送給速度設定信号ＢＷｓによって制御されている。
【００１４】
図４は、従来技術の多極性パルスアーク溶接装置の各信号のタイミング図であであり、同図（Ａ）は第１の溶接電流ＡＩｗの時間変化を示しており、同図（Ｂ）は第１の溶接電圧ＡＶｗの時間変化を示しており、同図（Ｃ）はＶ／Ｆ変換信号Ｖｆの時間変化を示しており、同図（Ｄ）は第１のパルス周期信号ＡＴｆの時間変化を示している。また、図４（Ｅ）は第２の溶接電流ＢＩｗの時間変化を示しており、同図（Ｆ）は第２の溶接電圧ＢＶｗの時間変化を示している。
【００１５】
前述したＶ／Ｆ変換回路ＶＦは、図４（Ｂ）に示す第１の溶接電圧ＡＶｗの平均値と電圧設定信号Ｖｓとが等しくなるように制御される第１のパルス周期信号ＡＴｆの長さの周期を有する同図（Ｃ）に示すＶ／Ｆ変換信号Ｖｆを出力する。このＶ／Ｆ変換信号Ｖｆは、上記の第１のパルス周期信号ＡＴｆごとの時刻ｔ＝ｔ１、ｔ３及びｔ５等に短期間Ｈｉｇｈレベルとなる。
【００１６】
図４（Ｄ）に示すように、第１のパルス周期信号ＡＴｆは、上記Ｖ／Ｆ変換信号ＶｆがＨｉｇｈレベルになったときにトリガされて、予め定めた第１のピーク電流通電時間ＡＴｐの間Ｈｉｇｈレベルとなる。この第１のパルス周期信号ＡＴｆがＨｉｇｈレベルである時刻ｔ＝ｔ１〜ｔ２期間中は、第１のアークＡ３に同図（Ａ）に示すように第１のピーク電流ＡＩｐが通電しており、このとき第２のアークＢ３には同図（Ｅ）に示すように第２のピーク電流ＢＩｐが通電する。さらに、時刻ｔ＝ｔ２〜ｔ３期間中は、第１のアークＡ３に図４（Ａ）に示すように第１のベース電流ＡＩｂが通電しており、このとき第２のアークＢ３には同図（Ｆ）に示すように第２のベース電流ＢＩｂが通電する。したがって、第１のピーク電流ＡＩｐと第２のピーク電流ＢＩｐの通電とは同期し、かつ、第１のベース電流ＡＩｂと第２のベース電流ＢＩｂとの通電も同期している。
【００１７】
【発明が解決しようとする課題】
上述した従来技術の多電極パルスアーク溶接制御方法では、ｗｅｌｄｉｎｇ  Ｊｏｕｒｎａｌの１９９９年５月号に記載されている「先行ワイヤと追従ワイヤのパルス期間が重ならない制御（以下スタガ型制御という）」よりも、アーク長制御が安定し、且つスパッタが少ない。しかし、アークが近い距離に発生するためアークの干渉が避けられず、先行側のアークによって追従側のアークが引き寄せられたままで次のパルス電流を通電しようとするために追従側のアークに大きなアーク負荷が発生する。また、発生頻度は少ないが大きなアーク負荷に耐えられずに所定の電流を通電できず追従側のアークが消弧してしまう。
【００１８】
以下、上述のアーク現象を図５及び図６を用いて説明する。図５は、２つのアークに通電する第１及び第２の溶接電流が共にピークである図４の時刻ｔ＝ｔ３におけるアーク発生部の模式図であり、図６は、２つのアークに通電する第１及び第２の溶接電流が共にベース電流に切換えた直後の図４の時刻ｔ＝ｔ４におけるアーク発生部の模式図である。図４に示す時刻ｔ＝ｔ３〜ｔ４のピーク電流通電期間において、第１の溶接ワイヤＡ１のアークＡ３のアーク収縮力ＡＦＸ１及び第２の溶接ワイヤＢ１のアークＢ３のアーク収縮力ＢＦＸ１が他方からのアーク干渉である磁界による力ＢＦＺ１及びＡＦＺ１よりも大きいので、アーク干渉によって互いに引寄せられる傾向はあるものの、図５に示すアークの硬直性は維持される。
【００１９】
図４に示すピーク電流通電期間終了と同時にベース電流通電期間に切換えた直後の時刻ｔ＝ｔ４において、第１の溶接ワイヤＡ１のアークＡ３のアーク収縮力ＡＦＸ１及び第２の溶接ワイヤＢ１のアークＢ３のアーク収縮力ＢＦＸ１が他方からのアーク干渉である磁界による力ＢＦＺ１及びＡＦＺ１よりも小さいので、アーク干渉によって互いに引寄せられるのでアークの硬直性が失なわれる。また、低電流領域のベース電流通電期間において、第２の溶接ワイヤＢ１のアークＢ３は酸化物の少ない溶融池２１に形成されるためにアークが不安定になりやすく、アーク干渉である磁界による力ＡＦＺ１により、アークＢ３が安定なアークＡ３に移動して図６に示すアークが形成されてしまう。
【００２０】
上述に示す状態になると、第２の溶接ワイヤＢ１のアークＢ３によって形成されるアーク長が伸びて第２の溶接電圧ＢＶｗの値が高くなってアーク負荷が重くなってしまう。この状態で次のピーク電流通電期間に達したときに、第１の溶接ワイヤＡ１のアークＡ３はピーク電流を容易に通電できるが、第２の溶接ワイヤＢ１のアークＢ３はアーク負荷が重いためにピーク電流が容易に通電できなくなる。よって、第１の溶接ワイヤＡ１のピーク電流は速やかに上昇するが第２の溶接ワイヤＢ１のピーク電流が重いアーク負荷に負けて緩やかに減少する。その結果、アークＢ３はアークＡ３の磁界による力ＡＦＺ１によって更に引き寄せられて、図４に示す時刻ｔ＝ｔ５においてアークＢ３が消弧する場合がある。
【００２１】
そこで、本発明は多電極パルスアーク溶接方法において、２つのアークの相互干渉によって生じるアーク発生状態の不安定を改善して、常に良好な溶接品質を得ることができる多電極パルスアーク溶接制御方法及び溶接装置を提供する。
【００２２】
【課題を解決するための手段】
出願時の請求項１の発明は、図７及び図８に示すように、１つの溶接トーチ４から互いに電気的に絶縁された第１の溶接ワイヤＡ１及び第２の溶接ワイヤＢ１をそれぞれ予め設定した送給速度で送給し、上記第１の溶接ワイヤＡ１には予め設定した第１のピーク電流ＡＩｐの通電と予め設定した第１のベース電流ＡＩｂの通電とを１周期とする通電を繰り返すと共に、上記第２の溶接ワイヤＢ１には予め設定した第２のピーク電流ＢＩｐの通電と予め設定した第２のベース電流ＢＩｂの通電とを１周期とする通電を繰り返し、上記第１の溶接ワイヤＡ１及び上記第２の溶接ワイヤＢ１と被溶接物２との間に２つのアークＡ３及びＢ３を発生させて溶接する多電極パルスアーク溶接制御方法において、上記第２の溶接ワイヤＢ１に上記第１のピーク電流ＡＩｐの通電開始と同期して上記第２のピーク電流ＢＩｐを通電し、上記第２のピーク電流ＢＩｐの第２のピーク電流通電時間ＢＴｐを上記第１のピーク電流ＡＩｐの第１のピーク電流通電時間ＡＴｐよりも予め定めたベース電流通電遅延時間Ｔｄだけ長く通電する多電極パルスアーク溶接制御方法である。
【００２３】
出願時の請求項２の発明は、図７及び図８に示すように、上記予め定めたベース電流通電遅延時間Ｔｄが０．１ｍｓ以上で１ｍｓ以下の値である出願時の請求項１の多電極パルスアーク溶接制御方法である。
【００２４】
出願時の請求項３の発明は、図１１及び図１２に示すように、１つの溶接トーチ４から互いに電気的に絶縁された第１の溶接ワイヤＡ１及び第２の溶接ワイヤＢ１をそれぞれ予め設定した送給速度で送給し、上記第１の溶接ワイヤＡ１には予め設定した第１のピーク電流ＡＩｐの通電と予め設定した第１のベース電流ＡＩｂの通電とを１周期とする通電を繰り返すと共に、上記第２の溶接ワイヤＢ１には予め設定した第２のピーク電流ＢＩｐの通電と予め設定した第２のベース電流ＢＩｂの通電とを１周期とする通電を繰り返し、上記第１の溶接ワイヤＡ１及び上記第２の溶接ワイヤＢ１と被溶接物２との間に２つのアークＡ３及びＢ３を発生させて溶接する多電極パルスアーク溶接制御方法において、上記第１のピーク電流ＡＩｐ及び上記第２のピーク電流ＢＩｐのピーク電流立下がり時間を予め定めた値に設定し、上記第２の溶接ワイヤＢ１に上記第１のピーク電流ＡＩｐの通電開始と同期して上記第２のピーク電流ＢＩｐを通電し、上記第２のピーク電流ＢＩｐの第２のピーク電流通電時間ＢＴｐを上記第１のピーク電流ＡＩｐの第１のピーク電流通電時間ＡＴｐよりも予め定めたベース電流通電遅延時間Ｔｄだけ長く通電する多電極パルスアーク溶接制御方法である。
【００２５】
出願時の請求項４の発明は、図１１及び図１２に示すように、上記予め定めたベース電流通電遅延時間Ｔｄが０．１ｍｓ以上で１ｍｓ以下の値であり、上記第１のピーク電流ＡＩｐ及び上記第２のピーク電流ＢＩｐのピーク電流立下がり時間が０．４ｍｓ以上で１．５ｍｓ以下の値である出願時請求項３の多電極パルスアーク溶接制御方法である。
【００２６】
出願時の請求項５の発明は、図１４及び図１５に示すように、１つの溶接トーチ４から互いに電気的に絶縁された第１の溶接ワイヤＡ１及び第２の溶接ワイヤＢ１をそれぞれ予め設定した送給速度で送給し、上記第１の溶接ワイヤＡ１には予め設定した第１のピーク電流ＡＩｐの通電と予め設定した第１のベース電流ＡＩｂの通電とを１周期とする通電を繰り返すと共に、上記第２の溶接ワイヤＢ１には予め設定した第２のピーク電流ＢＩｐの通電と予め設定した第２のベース電流ＢＩｂの通電とを１周期とする通電を繰り返し、上記第１の溶接ワイヤＡ１及び上記第２の溶接ワイヤＢ１と被溶接物２との間に２つのアークＡ３及びＢ３を発生させて溶接する多電極パルスアーク溶接制御方法において、上記第１のピーク電流ＡＩｐと上記第２のピーク電流ＢＩｐのピーク電流立下がり時間を予め定めた値に設定し、上記第２の溶接ワイヤＢ１に上記第１のピーク電流ＡＩｐの通電開始と同期して上記第２のピーク電流ＢＩｐを通電し、上記第１のピーク電流ＡＩｐのピーク電流立下がり時の値と予め定めた基準値とを比較演算して自動遅延時間ＣＴｄを算出し、上記第２のピーク電流ＢＩｐの第２のピーク電流通電時間ＢＴｐを上記第１のピーク電流ＡＩｐの第１のピーク電流通電時間ＡＴｐよりも上記算出した自動遅延時間ＣＴｄだけ長く通電する多電極パルスアーク溶接制御方法である。
【００２７】
出願時の請求項６の発明は、図１４及び図１５に示すように、上記第１のピーク電流ＡＩｐ及び上記第２のピーク電流ＢＩｐの値が３００Ａ以上で６００Ａ以下の値であり、上記第１のベース電流ＡＩｂ及び上記第２のベース電流ＢＩｂの値が５０Ａ以上で１５０Ａ以下の値であり、上記予め定めた基準値がベース電流値＋１００Ａの値である出願時請求項５の多電極パルスアーク溶接制御方法である。
【００２８】
出願時の請求項７の発明は、図７及び図８に示すように、１つの溶接トーチ４から互いに電気的に絶縁された第１の溶接ワイヤＡ１及び第２の溶接ワイヤＢ１をそれぞれ予め設定した送給速度で送給し、上記第１の溶接ワイヤＡ１には予め設定した第１のピーク電流ＡＩｐの通電と予め設定した第１のベース電流ＡＩｂの通電とを１周期とする通電を繰り返すと共に、上記第２の溶接ワイヤＢ１には予め設定した第２のピーク電流ＢＩｐの通電と予め設定した第２のベース電流ＢＩｂの通電とを１周期とする通電を繰り返し、上記第１の溶接ワイヤＡ１及び上記第２の溶接ワイヤＢ１と被溶接物２との間に２つのアークＡ３及びＢ３を発生させて溶接する多電極パルスアーク溶接装置において、上記第１の溶接ワイヤＡ１と被溶接物２との間の溶接電圧ＡＶｗを検出して電圧検出信号Ｖｄを出力する電圧検出回路ＶＤと、電圧設定信号Ｖｓを出力する電圧設定回路ＶＳと、上記電圧検出信号Ｖｄ及び上記電圧設定信号Ｖｓを入力としてそれらの信号間の誤差による周波数変調制御によって第１のパルス周期信号ＡＴｆを出力する変調回路ＭＣと、第１のピーク電流設定信号ＡＩｐを出力する第１のピーク電流設定回路ＡＩＰと、第１のベース電流設定信号ＡＩｂを出力する第１のベース電流設定回路ＡＩＢと、上記第１のパルス周期信号ＡＴｆ、上記第１のピーク電流設定信号ＡＩｐ及び上記第１のベース電流設定信号ＡＩｂを入力として上記第１のパルス周期信号ＡＴｆによって上記第１のピーク電流設定信号ＡＩｐと上記第１のベース電流設定信号ＡＩｂとを切り換えて第１の電流制御設定信号ＡＩｓｃとして出力する第１の切換回路ＡＳＷとから成り、上記第１の電流制御設定信号ＡＩｓｃによって上記第１のピーク電流設定信号ＡＩｐの通電開始及び通電終了と上記第１のベース電流設定信号ＡＩｂの通電開始及び通電終了とを制御する第１の溶接電源装置ＡＰＳ並びに、遅延時間設定信号ＴＢｄを出力する遅延時間設定回路ＴＢＤと、上記第１のパルス周期信号ＡＴｆを入力としてその信号に同期して動作し且つ遅延時間設定信号ＴＢｄの値に応じてベース電流通電遅延信号Ｂｄを出力するベース電流通電遅延回路ＢＤと、上記第１のパルス周期信号ＡＴｆと上記ベース電流通電遅延信号Ｂｄとを入力してオア論理を取って第１の切換信号Ｏｒ１を出力する第１のオアゲート回路ＯＲ１と、第２のピーク電流設定信号ＢＩｐを出力する第２のピーク電流設定回路ＢＩＰと、第２のベース電流設定信号ＢＩｂを出力する第２のベース電流設定回路ＢＩＢと、上記第１の切換信号Ｏｒ１、上記第２のピーク電流設定信号ＢＩｐ及び上記第２のベース電流設定信号ＢＩｂを入力として上記第１の切換信号Ｏｒ１によって上記第２のピーク電流設定信号ＢＩｐと上記第２のベース電流設定信号ＢＩｂとを切り換えて第２の電流制御設定信号ＢＩｓｃとして出力する第２の切換回路ＢＳＷとから成り、上記第２の電流制御設定信号ＢＩｓｃによって上記第２のピーク電流設定信号ＢＩｐの通電開始及び通電終了と上記第２のベース電流設定信号ＢＩｂの通電開始及び通電終了とを制御する第２の溶接電源装置ＢＰＳとから構成される多電極パルスアーク溶接装置である。
【００２９】
出願時の請求項８の発明は、図１１及び図１２に示すように、１つの溶接トーチ４から互いに電気的に絶縁された第１の溶接ワイヤＡ１及び第２の溶接ワイヤＢ１をそれぞれ予め設定した送給速度で送給し、上記第１の溶接ワイヤＡ１には予め設定した第１のピーク電流ＡＩｐの通電と予め設定した第１のベース電流ＡＩｂの通電とを１周期とする通電を繰り返すと共に、上記第２の溶接ワイヤＢ１には予め設定した第２のピーク電流ＢＩｐの通電と予め設定した第２のベース電流ＢＩｂの通電とを１周期とする通電を繰り返し、上記第１の溶接ワイヤＡ１及び上記第２の溶接ワイヤＢ１と被溶接物２との間に２つのアークＡ３及びＢ３を発生させて溶接する多電極パルスアーク溶接装置において、上記第１の溶接ワイヤＡ１と被溶接物２との間の溶接電圧ＡＶｗを検出して電圧検出信号Ｖｄを出力する電圧検出回路ＶＤと、電圧設定信号Ｖｓを出力する電圧設定回路ＶＳと、上記電圧検出信号Ｖｄ及び上記電圧設定信号Ｖｓを入力としてそれらの信号間の誤差による周波数変調制御によって第１のパルス周期信号ＡＴｆを出力する変調回路ＭＣと、第１のピーク電流設定信号ＡＩｐを出力する第１のピーク電流設定回路ＡＩＰと、第１のベース電流設定信号ＡＩｂを出力する第１のベース電流設定回路ＡＩＢと、上記第１のパルス周期信号ＡＴｆ、上記第１のピーク電流設定信号ＡＩｐ及び上記第１のベース電流設定信号ＡＩｂを入力として上記第１のパルス周期信号ＡＴｆによって上記第１のピーク電流設定信号ＡＩｐと上記第１のベース電流設定信号ＡＩｂとを切り換えて第１の電流制御設定信号ＡＩｓｃとして出力する第１の切換回路ＡＳＷと、上記第１の電流制御設定信号ＡＩｓｃを入力して第１のミラー積分信号ＭＩａを出力する第１のミラー積分回路ＭＩＡと、上記第１のミラー積分信号ＭＩａによって上記第１のピーク電流設定信号ＡＩｐの通電開始及び通電終了と上記第１のベース電流設定信号ＡＩｂの通電開始及び通電終了とを制御する第１の溶接電源装置ＡＰＳ並びに、遅延時間設定信号ＴＢｄを出力する遅延時間設定回路ＴＢＤと、上記第１のパルス周期信号ＡＴｆを入力としてその信号に同期して動作し且つ遅延時間設定信号ＴＢｄの値に応じてベース電流通電遅延信号Ｂｄを出力するベース電流通電遅延回路ＢＤと、上記第１のパルス周期信号ＡＴｆと上記ベース電流通電遅延信号Ｂｄとを入力してオア論理を取って第１の切換信号Ｏｒ１を出力する第１のオアゲート回路ＯＲ１と、第２のピーク電流設定信号ＢＩｐを出力する第２のピーク電流設定回路ＢＩＰと、第２のベース電流設定信号ＢＩｂを出力する第２のベース電流設定回路ＢＩＢと、上記第１の切換信号Ｏｒ１、上記第２のピーク電流設定信号ＢＩｐ及び上記第２のベース電流設定信号ＢＩｂを入力として上記第１の切換信号Ｏｒ１によって上記第２のピーク電流設定信号ＢＩｐと上記第２のベース電流設定信号ＢＩｂとを切り換えて第２の電流制御設定信号ＢＩｓｃとして出力する第２の切換回路ＢＳＷと、上記第２の電流制御設定信号ＢＩｓｃを入力して第２のミラー積分信号ＭＩｂを出力する第２のミラー積分回路ＭＩＢと、上記第２のミラー積分信号ＭＩｂによって上記第２のピーク電流設定信号ＢＩｐの通電開始及び通電終了と上記第２のベース電流設定信号ＢＩｂの通電開始及び通電終了とを制御する第２の溶接電源装置ＢＰＳとから構成される多電極パルスアーク溶接装置である。
【００３０】
出願時の請求項９の発明は、図１４及び図１５に示すように、１つの溶接トーチ４から互いに電気的に絶縁された第１の溶接ワイヤＡ１及び第２の溶接ワイヤＢ１をそれぞれ予め設定した送給速度で送給し、上記第１の溶接ワイヤＡ１には予め設定した第１のピーク電流ＡＩｐの通電と予め設定した第１のベース電流ＡＩｂの通電とを１周期とする通電を繰り返すと共に、上記第２の溶接ワイヤＢ１には予め設定した第２のピーク電流ＢＩｐの通電と予め設定した第２のベース電流ＢＩｂの通電とを１周期とする通電を繰り返し、上記第１の溶接ワイヤＡ１及び上記第２の溶接ワイヤＢ１と被溶接物２との間に２つのアークＡ３及びＢ３を発生させて溶接する多電極パルスアーク溶接装置において、上記第１の溶接ワイヤＡ１と被溶接物２との間の溶接電圧ＡＶｗを検出して電圧検出信号Ｖｄを出力する電圧検出回路ＶＤと、電圧設定信号Ｖｓを出力する電圧設定回路ＶＳと、上記電圧検出信号Ｖｄ及び上記電圧設定信号Ｖｓを入力としてそれらの信号間の誤差による周波数変調制御によって第１のパルス周期信号ＡＴｆを出力する変調回路ＭＣと、上記第１の溶接ワイヤＡ１と被溶接物２との間の溶接電流ＡＩｗを検出して電流検出信号Ｉｄを出力する電流検出回路ＩＤと、電流の基準値を基準値設定信号Ｉｒとして出力する基準値設定回路ＩＲと、上記電流検出信号Ｉｄと上記基準値設定信号Ｉｒとを比較演算して比較演算信号ＣＯｐを出力する比較演算回路ＣＯＰと、上記第１のピーク電流設定信号ＡＩｐを出力する第１のピーク電流設定回路ＡＩＰと、上記第１のベース電流設定信号ＡＩｂを出力する第１のベース電流設定回路ＡＩＢと、上記第１のパルス周期信号ＡＴｆ、上記第１のピーク電流設定信号ＡＩｐ及び上記第１のベース電流設定信号ＡＩｂを入力として上記第１のパルス周期信号ＡＴｆによって上記第１のピーク電流設定信号ＡＩｐと上記第１のベース電流設定信号ＡＩｂとを切り換えて第１の電流制御設定信号ＡＩｓｃとして出力する第１の切換回路ＡＳＷと、上記第１の電流制御設定信号ＡＩｓｃを入力して第１のミラー積分信号ＭＩａを出力する第１のミラー積分回路ＭＩＡと、上記第１のミラー積分信号ＭＩａによって上記第１のピーク電流設定信号ＡＩｐの通電開始及び通電終了と上記第１のベース電流設定信号ＡＩｂの通電開始及び通電終了とを制御する第１の溶接電源装置ＡＰＳと並びに、上記第１のパルス周期信号ＡＴｆと上記比較演算回路ＣＯＰとを入力してオア論理を取って第２の切換信号Ｏｒ２を出力する第２のオアゲート回路ＯＲ２と、第２のピーク電流設定信号ＢＩｐを出力する第２のピーク電流設定回路ＢＩＰと、第２のベース電流設定信号ＢＩｂを出力する第２のベース電流設定回路ＢＩＢと、上記第２の切換信号Ｏｒ２、上記第２のピーク電流設定信号ＢＩｐ及び上記第２のベース電流設定信号ＢＩｂを入力として上記第２の切換信号Ｏｒ２によって上記第２のピーク電流設定信号ＢＩｐと上記第２のベース電流設定信号ＢＩｂとを切り換えて第２の電流制御設定信号ＢＩｓｃとして出力する第２の切換回路ＢＳＷと、上記第２の電流制御設定信号ＢＩｓｃを入力して第２のミラー積分信号ＭＩｂを出力する第２のミラー積分回路ＭＩＢと、上記第２のミラー積分信号ＭＩｂによって上記第２のピーク電流設定信号ＢＩｐの通電開始及び通電終了と上記第２のベース電流設定信号ＢＩｂの通電開始及び通電終了とを制御する第２の溶接電源装置ＢＰＳとから構成される多電極パルスアーク溶接装置である。
【００３１】
【発明の実施の形態】
図１は、当該出願に係る発明の特徴を最も良く表す図である。後述する図７と同じなので、説明は図７で後述する。
【００３２】
本発明の実施の形態は、図１に示すように、１つの溶接トーチ４から互いに電気的に絶縁された第１の溶接ワイヤＡ１及び第２の溶接ワイヤＢ１をそれぞれ予め設定した送給速度で送給し、上記第１の溶接ワイヤＡ１には予め設定した第１のピーク電流ＡＩｐの通電と予め設定した第１のベース電流ＡＩｂの通電とを１周期とする通電を繰り返すと共に、上記第２の溶接ワイヤＢ１には予め設定した第２のピーク電流ＢＩｐの通電と予め設定した第２のベース電流ＢＩｂの通電とを１周期とする通電を繰り返し、上記第１の溶接ワイヤＡ１及び上記第２の溶接ワイヤＢ１と被溶接物２との間に２つのアークＡ３及びＢ３を発生させて溶接する多電極パルスアーク溶接装置において、上記第１の溶接ワイヤＡ１と被溶接物２との間の溶接電圧ＡＶｗを検出して電圧検出信号Ｖｄを出力する電圧検出回路ＶＤと、電圧設定信号Ｖｓを出力する電圧設定回路ＶＳと、上記電圧検出信号Ｖｄ及び上記電圧設定信号Ｖｓを入力としてそれらの信号間の誤差による周波数変調制御によって第１のパルス周期信号ＡＴｆを出力する変調回路ＭＣと、第１のピーク電流設定信号ＡＩｐを出力する第１のピーク電流設定回路ＡＩＰと、第１のベース電流設定信号ＡＩｂを出力する第１のベース電流設定回路ＡＩＢと、上記第１のパルス周期信号ＡＴｆ、上記第１のピーク電流設定信号ＡＩｐ及び上記第１のベース電流設定信号ＡＩｂを入力として上記第１のパルス周期信号ＡＴｆによって上記第１のピーク電流設定信号ＡＩｐと上記第１のベース電流設定信号ＡＩｂとを切り換えて第１の電流制御設定信号ＡＩｓｃとして出力する第１の切換回路ＡＳＷとから成り、上記第１の電流制御設定信号ＡＩｓｃによって上記第１のピーク電流設定信号ＡＩｐの通電開始及び通電終了と上記第１のベース電流設定信号ＡＩｂの通電開始及び通電終了とを制御する第１の溶接電源装置ＡＰＳ並びに、遅延時間設定信号ＴＢｄを出力する遅延時間設定回路ＴＢＤと、上記第１のパルス周期信号ＡＴｆを入力としてその信号に同期して動作し且つ遅延時間設定信号ＴＢｄの値に応じてベース電流通電遅延信号Ｂｄを出力するベース電流通電遅延回路ＢＤと、上記第１のパルス周期信号ＡＴｆと上記ベース電流通電遅延信号Ｂｄとを入力してオーア論理を取って第１の切換信号Ｏｒ１を出力する第１のオーアゲート回路ＯＲ１と、第２のピーク電流設定信号ＢＩｐを出力する第２のピーク電流設定回路ＢＩＰと、第２のベース電流設定信号ＢＩｂを出力する第２のベース電流設定回路ＢＩＢと、上記第１の切換信号Ｏｒ１、上記第２のピーク電流設定信号ＢＩｐ及び上記第２のベース電流設定信号ＢＩｂを入力として上記第１の切換信号Ｏｒ１によって上記第２のピーク電流設定信号ＢＩｐと上記第２のベース電流設定信号ＢＩｂとを切り換えて第２の電流制御設定信号ＢＩｓｃとして出力する第２の切換回路ＢＳＷとから成り、上記第２の電流制御設定信号ＢＩｓｃによって上記第２のピーク電流設定信号ＢＩｐの通電開始及び通電終了と上記第２のベース電流設定信号ＢＩｂの通電開始及び通電終了とを制御する第２の溶接電源装置ＢＰＳとから構成される多電極パルスアーク溶接装置である。
【００３３】
【実施例】
図７は、本発明の実施例１の多極性パルスアーク溶接制御方法を実施するための溶接装置のブロック図である。同図において、図３に示す従来技術の溶接装置と同一符号の回路ブロックは同一動作を行うので説明を省略して符号が相違する構成について説明する。
【００３４】
図７の第２の溶接電源装置ＢＰＳの点線で示すブロック図は、図３とは異なる回路ブロックであり、上記回路ブロック内の延時間設定回路ＴＢＤ、ベース電流通電遅延回路ＢＤ、第１のオアゲート回路ＯＲ１及びインバータゲート回路ＩＮ１について説明する。
【００３５】
遅延時間設定回路ＴＢＤは、遅延時間設定信号ＴＢｄを出力する。インバータゲート回路ＩＮ１は、第１のパルス周期信号ＡＴｆを反転してインバータゲート信号Ｉｎ１を出力する。ベース電流通電遅延回路ＢＤは、インバータゲート信号Ｉｎ１がＬｏｗレベルからＨｉｇｈレベルに変化したことをトリガとして、その時点から上記遅延時間設定信号ＴＢｄで定まる期間Ｈｉｇｈレベルとなるベース電流通電遅延信号Ｂｄを出力する。第１のオーアゲート回路ＯＲ１は、上記第１のパルス周期信号ＡＴｆ及びベース電流通電遅延信号Ｂｄのオーア論理を取って第１の切換信号Ｏｒ１を出力する。この第１の切換信号Ｏｒ１によって、第２のベース電流設定信号ＢＩｂと第２のピーク電流設定信号ＢＩｐとが切り換えられる。
【００３６】
図８は、図７で上述した本発明の実施例１の溶接装置における各信号のタイミング図である。同８（Ａ）は第１の溶接電圧ＡＶｗの時間変化を示しており、同図（Ｂ）は第１のパルス周期信号ＡＴｆの時間変化を示しており、同図（Ｃ）はインバータゲート信号Ｉｎ１の時間変化を示しており、同図（Ｄ）はベース電流通電遅延信号Ｂｄの時間変化を示しており、同図（Ｅ）は第１の切換信号Ｏｒ１の時間変化を示す。また、図８（Ｆ）は第２の溶接電流ＢＩｗの時間変化を示しており、同図（Ｇ）は第２の溶接電圧ＢＶｗの時間変化を示しす。以下、同図を参照して説明する。
【００３７】
図８（Ｄ）に示すベース電流通電遅延信号Ｂｄは、同図（Ｃ）に示すインバータゲート信号Ｉｎ１がＨｉｇｈレベルに変化する時刻ｔ＝ｔ２からベース電流通電遅延時間Ｔｄ（０．１ｍｓ以上で１ｍｓ以下）の経過時間ｔ３までの間Ｈｉｇｈレベルになる。同図（Ｅ）に示すように、第１の切換信号Ｏｒ１は、第１のパルス周期信号ＡＴｆとベース電流通電遅延信号Ｂｄとのオーア論理の信号であり、時刻ｔ＝ｔ１〜ｔ３の期間はＨｉｇｈレベルになる。この第１の切換信号Ｏｒ１がＨｉｇｈレベルの期間中は、第２の切換回路ＢＳＷがａ側に接続されて第２のピーク電流設定信号ＢＩｐを第２の電流制御設定信号ＢＩｓｃとして出力し、上記信号がＬｏｗレベルのときはｂ側に接続されて第２のベース電流設定信号ＢＩｂを第２の電流制御設定信号ＢＩｓｃとして出力する。
【００３８】
つぎに、図９及び図１０のアーク発生部の模式図について説明する。図９において、図８に示す時刻ｔ＝ｔ４において、第１の溶接ワイヤＡ１のアークＡ３はベース電流通電期間であり、第２の溶接ワイヤＢ１のアークＢ３はピーク電流通電期間である。よって、アーク収縮力ＡＦＸ１は他方からのアーク干渉である磁界による力ＢＦＺ１よりも小さいために、アーク干渉によってアークＢ３に引寄せられるが、第１の溶接ワイヤＡ１のアークＡ３の硬直性は維持される。つぎに、第２の溶接ワイヤＢ１のアークＢ３はピーク電流通電期間であり、アークＢ３のアーク収縮力ＢＦＸ１は、他方からのアーク干渉である磁界による力ＡＦＺ１よりも大きいために、酸化物の少ない溶融池２１でもアークの硬直性は維持される。
【００３９】
図１０において、図８に示す時刻ｔ＝ｔ５において、第１の溶接ワイヤＡ１のアークＡ３はベース電流通電期間であり、第２の溶接ワイヤＢ１のアークＢ３はピーク電流通電期間からベース電流通電期間に切換わるため、第２の溶接ワイヤＢ１のアークＢ３のアーク収縮力ＢＦＸ１が他方からのアーク干渉である磁界による力ＡＦＺ１によって引寄せられるが、第２の溶接ワイヤＢ１のアークＢ３の硬直性は維持される。この状態で図８（Ｆ）に示す時刻ｔ＝ｔ６のピーク電流通電期間を迎えたときに、第１の溶接ワイヤＡ１のアークＡ３及び第２の溶接ワイヤＢ１のアークＢ３のピーク電流が容易に通電できる。
【００４０】
図１１は、本発明の実施例２の多極性パルスアーク溶接制御方法を実施するための溶接装置のブロック図である。同図において、上述した図７に示す溶接装置の同一符号の回路ブロックは同一動作を行うので説明を省略して符号が相違する構成について説明する。
【００４１】
図１１の点線に示すブロック図は図７とは異なる第１のミラー積分回路ＭＩＡ及び第２のミラー積分回路ＭＩＢである。また、上記２つの回路構成は同一であるので第１のミラー積分回路ＭＩＡの動作についてのみ説明する。
【００４２】
図１１に示す第１のミラー積分回路ＭＩＡは、後述する図１３に示すようにオペアンプＯＰ１、積分コンデンサＣ１、抵抗器Ｒ１及び抵抗器Ｒ２によってミラー積分回路が形成され、オペアンプＯＰ２、抵抗器Ｒ３、抵抗器Ｒ４及び抵抗器Ｒ５によって増幅率１の反転アンプを形成している。上述の２つの回路によって第１のミラー積分回路ＭＩＡが構成されている。
【００４３】
図１３に示すオペアンプＯＰ１及び積分コンデンサＣ１によって形成されたミラー積分回路は、反転アンプの負帰還ループを積分コンデンサＣ１にしたものである。つぎに、第１の電流制御設定信号ＡＩｓｃの入力値をＶｉとして計算すると、反転アンプでは反転入力は仮想接地になるのでＩｉ＝Ｖｉ／Ｒ１、Ｉｃ＝Ｉｉとなり、反転アンプなので出力Ｖｏは
Ｖｏ＝（−Ｖｉ／Ｃｉ・Ｒ１）・ｔ
となって、直線的に下降し、入力値が−Ｖｉのときは
Ｖｏ＝（Ｖｉ／Ｃｉ・Ｒ１）・ｔ
となって、逆に直線的に上昇する。また、Ｖｏの時間変化率ｄＶｏ／ｄｔは、積分コンデンサＣ１の値と抵抗器Ｒ１の値によって決定される。
【００４４】
増幅率１の反転アンプＯＰ２は、入力信号Ｖｏを反転出力して、第１のミラー積分信号ＭＩａを出力する。
【００４５】
図１２は、図１１で上述した実施例２の溶接装置における各信号のタイミング図である。同１２（Ａ）は第１の溶接電圧ＡＶｗの時間変化を示しており、同図（Ｂ）はＶ／Ｆ変換信号Ｖｆの時間変化を示しており、同図（Ｃ）は第１のパルス周期信号ＡＴｆの時間変化を示しており、同図（Ｄ）は第１の電流制御設定信号ＡＩｓｃの時間変化を示しており、同図（Ｅ）は第１のミラー積分信号ＭＩａの時間変化を示している。また、図１２（Ｆ）は第１の切換信号Ｏｒ１の時間変化を示しており、同図（Ｇ）は第２の電流制御設定信号ＢＩｓｃの時間変化を示しており、同図（Ｈ）は第２のミラー積分信号ＭＩｂの時間変化を示しており、同図（Ｉ）は第２の溶接電流ＢＩｗの時間変化をしている。以下、同図を参照して説明する。
【００４６】
図１２（Ｄ）に示す第１の電流制御設定信号ＡＩｓｃが第１のミラー積分回路ＭＩＡに入力されると、上記第１のミラー積分回路ＭＩＡによって予め設定された時間変化率により変換され、同図（Ｅ）に示す第１のピーク電流立上がり時間ＡＲｐと第１のピーク電流立下がり時間ＡＲｄとが同一の値をもつ第１のミラー積分信号ＭＩａが出力される。
【００４７】
図１２（Ｇ）に示す第２の電流制御設定信号ＢＩｓｃが第２のミラー積分回路ＭＩＢに入力されると、上記第２のミラー積分回路ＭＩＢによって予め設定された時間変化率により変換され、同図（Ｈ）に示す第２のピーク電流立上がり時間ＢＲｐと第２のピーク電流立下がり時間ＢＲｄとが同一の値をもつ第２のミラー積分信号ＭＩｂを出力する。また、上記に示す第１のミラー積分信号ＭＩａの時間変化率と第２のミラー積分信号ＭＩｂの時間変化率は同一にしているが、別々に設定することも可能である。
【００４８】
上述より、図１２（Ｅ）に示す時刻ｔ＝ｔ３〜ｔ４の第１のピーク電流立上がり時間ＡＲｄの値を、予め定めた値（例えば０．４ｍｓ〜１．５ｍｓの範囲）で変化させると、第１の溶接ワイヤＡ１のアークＡ３のピーク電流が緩やかにベース電流に切換わるために、アーク干渉である磁界による力ＡＦＺ１も緩やかに減少する。また、第２の溶接ワイヤＢ１のアークＢ３はピーク電流通電期間であり、アークＢ３のアーク収縮力ＢＦＸ１は、他方からのアーク干渉である磁界による力ＡＦＺ１よりも大きく、かつ磁界による力ＡＦＺ１も第１のピーク電流立上がり時間ＡＲｄによって緩やかに減少するためにアークＢ３の硬直性は維持される。つぎに、図２（Ｈ）に示す時刻ｔ＝ｔ３において、第２の溶接ワイヤＢ１のアークＢ３の第２のピーク電流立上がり時間ＢＲｄの値を、上記と同じ予め定めた値（例えば０．４ｍｓ〜１．５ｍｓの範囲）で変化させるとアーク干渉である磁界による力ＢＦＺ１及びアーク収縮力ＢＦＸ１も緩やかに減少する。このとき、第２の溶接ワイヤＢ１のアークＢ３は他方からのアーク干渉である磁界による力ＡＦＺ１によって引寄せられるものの第２の溶接ワイヤＢ１のアークＢ３の硬直性は維持される。
【００４９】
アークの安定性は、上記第１のピーク電流立下がり時間ＡＲｐ及び第２のピーク電流立下がり時間ＢＲｄによる値の影響が大であり、上述の第１のピーク電流立上がり時間ＡＲｐと第２のピーク電流立上がり時間ＢＲｐによる影響はほぼ無視できるために、上述に示した実施例２を第１のピーク電流立下がり時間ＡＲｐ及び第２のピーク電流立下がり時間ＢＲｄのみを規定した構成にてもよい。
【００５０】
図１４は、本発明の実施例３の多極性パルスアーク溶接制御方法を実施するための溶接装置のブロック図である。同図において、上述した図１１に示す溶接装置の同一符号の回路ブロックは同一動作を行うので説明を省略して符号が相違する構成について説明する。
【００５１】
図１４の点線に示すブロック図は図１１とは異なる比較演算回路ＣＯＰ、基準値設定回路ＩＲ及び第２のオアゲート回路ＯＲ２である。
【００５２】
比較演算回路ＣＯＰは、電流検出器ＩＤから出力される出力電流信号Ｉｄと基準値設定回路ＩＲによって設定された予め定めた基準値設定信号Ｉｒとを比較演算して、比較演算信号ＣＯｐを出力する。第２のオアゲート回路ＯＲ２は、比較演算信号ＣＯｐと第１のパルス周期信号ＡＴｆのオア論理を取って第２の切換信号ＯＲ２を出力する。
【００５３】
図１５は、図１４で上述した実施例３の溶接装置における各信号のタイミング図である。同１５（Ａ）は第１の溶接電圧ＡＶｗの時間変化を示しており、同図（Ｂ）はＶ／Ｆ変換信号Ｖｆの時間変化を示しており、同図（Ｃ）は第１のパルス周期信号ＡＴｆの時間変化を示しており、同図（Ｄ）は電流検出信号Ｉｄの時間変化を示しており、同図（Ｅ）は比較演算信号ＣＯｐの時間変化を示している。また、図１５（Ｆ）は第２の切換信号Ｏｒ２の時間変化を示しており、同図（Ｇ）は第２の電流制御設定信号ＢＩｓｃの時間変化を示しており、同図（Ｈ）は第２のミラー積分信号ＭＩｂの時間変化を示しており、同図（Ｉ）は第２の溶接電流ＢＩｗの時間変化をしている。以下、同図を参照して説明する。
【００５４】
比較演算回路ＣＯＰは、電流検出器ＩＤから出力される出力電流信号Ｉｄと基準値設定回路ＩＲによって設定された予め定めた基準値設定信号Ｉｒとを比較演算して、出力電流信号Ｉｄが基準値設定信号Ｉｒより（Ｉｄ＞Ｉｒ）大きいときに、図１５（Ｅ）に示す比較演算信号ＣＯｐがＨｉｇｈレベルになる。また、出力電流信号Ｉｄが基準値設定信号Ｉｒより（Ｉｄ＜Ｉｒ）小さいときに、図１５（Ｅ）に示す比較演算信号ＣＯｐがＬｏｗレベルになる。この時自動遅延信号
ＣＴｄを含んだ比較演算信号ＣＯｐが出力される。
【００５５】
第２のオアゲート回路ＯＲ２は、比較演算信号ＣＯｐと第１のパルス周期信号ＡＴｆのオア論理を取って、図１５（Ｆ）に示す第２の切換信号ＯＲ２を出力する。上記の第２の切換信号ＯＲ２がＨｉｇｈレベルのときはａ側に接続されて第２のピーク電流設定信号ＢＩｐを第２の電流制御設定信号ＢＩｓｃとして出力し、上記信号がＬｏｗレベルのときはｂ側に接続されて第２のベース電流設定信号ＢＩｂを第２の電流制御設定信号ＢＩｓｃとして出力する。
【００５６】
【発明の効果】
本発明は多電極パルスアーク溶接方法において、追従側ワイヤのピーク電流通電期間の終了を先行側ワイヤよりも予め定めた値（０．１ｍｓ以上で１ｍｓ以下）の範囲で遅らせることにより、２つのアークの相互干渉によって生じるアーク発生の不安定を抑制し、追従側のアークの消弧について大きな改善が期待でき、常に良好な溶接品質を得ることができる。また、実施例２の発明は、ピーク電流立下がりの時間を予め定めた時間に設定することによって、ピーク電流通電期間の終了時のアークの干渉による磁界の力を緩やかに減少させることができるので、アルミニウム合金等の溶接においてスパッタ発生量の少ない美しいビード外観が可能となる。さらに、実施例３の発明は、ピーク電流値が３００Ａ〜６００Ａ、ベース電流値が５０Ａ〜１５０Ａの範囲において、先行側ワイヤのピーク電流通電期間終了時の値が（ベース電流値＋１００Ａ）のときに、追従側ワイヤのピーク電流通電を終了すると、最適な自動遅延時間ＣＴｄが設定できる。
【図面の簡単な説明】
【図１】当該出願に係る発明の特徴を最もよく表す図である。
【図２】従来技術の多極性パルスアーク溶接装置の構成図である。
【図３】図３は、図２に示す従来技術の第１の溶接電源装置ＡＰＳ及び第２の溶接電源装置ＢＰＳの回路構成を示すブロック図である。
【図４】図４は、図３に示す従来技術の多極性パルスアーク溶接装置の各信号のタイミング図である。
【図５】図５は、２つのアークに通電する第１及び第２の溶接電流が共にピークである図４の時刻ｔ＝ｔ３におけるアーク発生部の模式図である。
【図６】図６は、２つのアークに通電する第１及び第２の溶接電流が共にベース電流に切換えた直後の図４の時刻ｔ＝ｔ４におけるアーク発生部の模式図である。
【図７】図７は、本発明の第１の実施例の多極性パルスアーク溶接制御方法を実施するための溶接装置のブロック図である。
【図８】図８は、図７に示す実施例１の多極性パルスアーク溶接制御方法を実施するための溶接装置のタイミング図である。
【図９】図９は、２つのアークに通電する第１の溶接電流がベース電流であり、第２の溶接電流がピーク電流である図８の時刻ｔ＝ｔ４におけるアーク発生部の模式図である。
【図１０】図１０は、２つのアークに通電する第１及び第２の溶接電流が共にベース電流に切換えた直後の図８の時刻ｔ＝ｔ５におけるアーク発生部の模式図である。
【図１１】図１１は、本発明の第２の実施例の多極性パルスアーク溶接制御方法を実施するための溶接装置のブロック図である。
【図１２】図１２は、図１１に示す実施例２の多極性パルスアーク溶接制御方法を実施するための溶接装置のタイミング図である。
【図１３】図１１に示す溶接装置の第１のミラー積分回路ＭＩＡ及び第２のミラー積分回路ＭＩＢの詳細な接続図である。
【図１４】図１４は、本発明の第３の実施例の多極性パルスアーク溶接制御方法を実施するための溶接装置のブロック図である。
【図１５】図１５は、図１４に示す実施例３の多極性パルスアーク溶接制御方法を実施するための溶接装置のタイミング図である。
【符号の説明】
２              被溶接物
４              溶接トーチ
２１            溶融池
ＡＦＺ１        磁界による力
ＢＦＺ１        磁界による力
ＡＦＸ１        アーク収縮力
ＢＦＸ１        アーク収縮力
ＡＩＢ          第１のベース電流設定回路
ＡＩＰ          第１のピーク電流設定回路
ＡＰＳ          第１の溶接電源装置
ＡＳＷ          第１の切換回路
ＡＷＳ          第１の送給速度設定回路
ＡＷＣ          第１の送給制御回路
ＡＷＦ          第１のワイヤ送給装置
Ａ１            第１の溶接ワイヤ
Ａ３            第１のアーク
Ａ４１          第１のコンタクトチップ
ＢＤ            ベース電流通電遅延回路
ＢＩＢ          第２のベース電流設定回路
ＢＩＰ          第２のピーク電流設定回路
ＢＰＳ          第２の溶接電源装置
ＢＳＷ          第２の切換回路
ＢＷＣ          第２の送給制御回路
ＢＷＦ          第２のワイヤ送給装置
Ｂ１            第２の溶接ワイヤ
Ｂ３            第２のアーク
Ｂ４１          第２のコンタクトチップ
ＣＯＰ          比較演算回路
ＥＩ            電流誤差増幅回路
ＥＶ            電圧誤差増幅回路
ＩＤ            電流検出回路
ＩＮＶ          出力制御回路
ＩＮ１          インバータゲート回路
ＩＲ            基準値設定回路
ＭＣ            変調回路
ＭＭ            モノマルチバイブレータ
ＭＩＡ          第１のミラー積分回路
ＭＩＢ          第２のミラー積分回路
ＯＲ１          第１のオアゲート回路
ＯＲ２          第２のオアゲート回路
ＴＢＤ          遅延時間設定回路
ＴＰ            ピーク電流通電時間設定回路
ＶＤ            電圧検出回路
ＶＦ            Ｖ／Ｆ変換回路
ＶＳ            電圧設定回路
ＷＢ            送給速度調整回路
ＡＩｂ          第１のベース電流、第１のベース電流設定信号
ＡＩｐ          第１のピーク電流、第１のピーク電流設定信号
ＡＩｗ          第１の溶接電流
ＡＩｓｃ        第１の電流制御設定信号
ＡＲｐ          第１のピーク電流立上がり時間
ＡＲｄ          第１のピーク電流立下がり時間
ＡＴｐ          第１のピーク電流通電時間
ＡＴｂ          第１のベース電流通電時間
ＡＴｆ          第１のパルス周期、第１のパルス周期信号
ＡＶｗ          第１の溶接電圧
ＡＷｃ          第１の送給制御信号
ＡＷｓ          第１の送給速度設定信号
Ｂｄ            ベース電流通電遅延信号
ＢＩｂ          第２のベース電流、第２のベース電流設定信号
ＢＩｐ          第２のピーク電流、第２のピーク電流設定信号
ＢＩｓｃ        第２の電流制御設定信号
ＢＩｗ          第２の溶接電流
ＢＶｗ          第２の溶接電圧
ＢＲｐ          第２のピーク電流立上がり時間
ＢＲｄ          第２のピーク電流立下がり時間
ＢＴｐ          第２のピーク電流通電時間
ＢＴｂ          第２のベース電流通電時間
ＢＷｓ          第２の送給速度設定信号
ＣＴｄ          自動遅延時間
ＣＯｐ          比較演算信号
Ｅｉ            電流誤差増幅信号
Ｅｖ            電圧誤差増幅信号
Ｏｒ１          第１の切換信号
Ｏｒ２          第２の切換信号
ＴＢｄ          遅延時間設定信号
Ｔｄ            ベース電流通電遅延時間
Ｔｐ            ピーク電流通電時間設定信号
Ｖｄ            電圧検出信号
Ｖｆ            Ｖ／Ｆ変換信号
Ｖｓ            電圧設定信号
Ｉｄ            電流検出信号
Ｉｎ１          インバータゲート信号
Ｉｒ            基準値設定信号
ＭＩａ          第１のミラー積分信号
ＭＩｂ          第２のミラー積分信号
【図１】
0004041286.tif 000002
【図２】
0004041286.tif 000003
【図３】
0004041286.tif 000004
【図４】
0004041286.tif 000005
【図５】
0004041286.tif 000006
【図６】
0004041286.tif 000007
【図７】
0004041286.tif 000008
【図８】
0004041286.tif 000009
【図９】
0004041286.tif 000010
【図１０】
0004041286.tif 000011
【図１１】
0004041286.tif 000012
【図１２】
0004041286.tif 000013
【図１３】
0004041286.tif 000014
【図１４】
0004041286.tif 000015
【図１５】
0004041286.tif 000016