(57)【特許請求の範囲】
【請求項１】
ＣＰＵと、イメージバッファと、ヘッドデータ処理回路を含むハードウェア構成の印字制御回路とを備え、印字ヘッドの駆動トリガ信号を受けて前記ＣＰＵが前記イメージバッファから前記ヘッドデータ処理回路に所要量のイメージデータを転送して該ヘッドデータ処理回路が保持し、更に該ヘッドデータ処理回路が保持するイメージデータを一部づつ印字ヘッドにシリアル転送して印刷を行うプリンタにおいて、
前記印字制御回路内に計数手段を設けるとともに前記計数手段による前記駆動トリガ信号の設定数として複数回の計数値を設定し、該計数手段により前記駆動トリガ信号を前記設定数分計数した場合に、外部割り込み要求を前記印字制御回路から前記ＣＰＵに発生し、該外部割り込み要求を受けて前記ＣＰＵが前記所要量のイメージデータを前記ヘッドデータ処理回路に転送させるための割り込み処理を実行し、前記所要量のイメージデータを１回の前記外部割込み要求で転送させる際、その転送時間が、前記駆動トリガ信号の周期よりも長い場合であっても、前記イメージデータの転送を可能にすることを特徴とするプリンタ。
【請求項２】
請求項１記載のプリンタにおいて、前記外部割り込み要求を受けて前記ＣＰＵは１回の割込み処理内で前記所要量のイメージデータのすべてを前記ヘッドデータ処理回路に転送することを特徴とするプリンタ。
【請求項３】
請求項１及び２記載のプリンタにおいて、前記イメージデータは、ラスタグラフィックス形式のデータであることを特徴とするプリンタ。
【請求項４】
請求項３記載のプリンタはインクジェットプリンタから成り、前記所要量のイメージデータは、横ｎ（ｎは少なくとも２以上の整数）ビット×縦一ノズル列のノズル数分のデータであることを特徴とするプリンタ。
【請求項５】
請求項４記載のインクジェットプリンタにおいて、前記ｎは、８、１６、又は３２のうちいずれかであることを特徴とするプリンタ。
【請求項６】
請求項４又は５記載のプリンタにおいて、前記ヘッドデータ処理回路は、前記イメージバッファから転送される所要量のイメージデータを、それぞれ格納可能な第１及び第２のＲＡＭと、前記所要量のイメージデータを前記第１又は第２のＲＡＭのいずれか一方に選択的に書き込むための書き込みセレクタと前記第１又は第２のＲＡＭからｍ番目（ｍは１以上上記ｎ以下）のビットを選択して該ｍ番目のビット×縦一ノズル列のノズル数分のデータを読み出す読み出しセレクタとを有していることを特徴とするプリンタ。
【請求項７】
請求項１〜６記載のプリンタにおいて、前記ヘッドデータ処理回路を含む印字制御回路は、プリンタコントローラを構成するメイン基板上に設けられることを特徴とするプリンタ。
【請求項８】
ＣＰＵと、イメージバッファと、ヘッドデータ処理回路を含む印字制御回路とを備え、印字ヘッドの駆動トリガ信号を受けて前記ＣＰＵが前記イメージバッファから前記ヘッドデータ処理回路に所要量のイメージデータを転送して該ヘッドデータ処理回路が保持し、更に該ヘッドデータ処理回路が保持するイメージデータを一部づつ印字ヘッドにシリアル転送して印刷を行うプリンタにおける、前記ヘッドデータ処理回路へのイメージデータの転送を制御する装置であって、ＡＳＩＣ（特定用途向き集積回路）から成り、内部に計数手段を有するとともに前記計数手段による前記駆動トリガ信号の設定数として複数回の計数値を設定し、該計数手段により前記駆動トリガ信号を前記設定数分計数した場合に、外部割り込み要求を前記印字制御回路から前記ＣＰＵに発生し、該外部割り込み要求を受け前記ＣＰＵが前記所要量のイメージデータを前記ヘッドデータ処理回路に転送させるための割り込み処理を実行し、前記所要量のイメージデータを１回の前記外部割込み要求で転送させる際、その転送時間が、前記駆動トリガ信号の周期よりも長い場合であっても、前記イメージデータの転送を可能にすることを特徴とするイメージデータの転送制御装置。
【請求項９】
ＣＰＵと、イメージバッファと、ヘッドデータ処理回路を含むハードウェア構成の印字制御回路とを備え、印字ヘッドの駆動トリガ信号を受けて前記ＣＰＵが前記イメージバッファから前記ヘッドデータ処理回路に所要量のイメージデータを転送して該ヘッドデータ処理回路が保持し、更に該ヘッドデータ処理回路が保持するイメージデータを一部づつ印字ヘッドにシリアル転送して印刷を行うプリンタにおける、前記イメージバッファから前記ヘッドデータ処理回路へのイメージデータの転送方法において、
前記印字制御回路内の、前記駆動トリガ信号の設定数として複数回の計数値を設定された計数手段により前記駆動トリガ信号を計数するステップと、
前記計数手段による前記駆動トリガ信号の前記設定数分計数により前記ＣＰＵに対し外部割り込み要求を発生するステップと、
該外部割り込み要求を受け前記ＣＰＵが前記所要量のイメージデータを前記ヘッドデータ処理回路に転送するための割り込み処理を実行するステップとを有し、
前記所要量のイメージデータを１回の前記外部割込み要求で転送させる際、その転送時間が、前記駆動トリガ信号の周期よりも長い場合であっても、前記イメージデータの転送を可能にすることを特徴とするイメージデータの転送方法。
【請求項１０】
ＣＰＵと、イメージバッファと、ヘッドデータ処理回路を含むハードウェア構成の印字制御回路とを備え、印刷ヘッドの駆動トリガ信号を受けて前記ＣＰＵが前記イメージバッファから前記ヘッドデータ処理回路に所要量のイメージデータを転送して該ヘッドデータ処理回路が保持し、更に該ヘッドデータ処理回路が保持するイメージデータを一部づつ印字ヘッドにシリアル転送して印刷を行うプリンタにおける、前記ＣＰＵによるイメージデータの転送を制御するプログラムを記録した記録媒体であって、
前記印字制御回路内の、前記駆動トリガ信号の設定数として複数回の計数値を設定された計数手段が、前記駆動トリガ信号を設定数分カウントしたことにより前記ＣＰＵに対し外部割り込み要求を発生した場合に、該外部割り込み要求を受けて前記ＣＰＵに前記所要量のイメージデータを前記ヘッドデータ処理回路に転送させるための割り込み処理を実行し、前記所要量のイメージデータを１回の前記外部割込み要求で転送させる際、その転送時間が、前記駆動トリガ信号の周期よりも長い場合であっても、前記イメージデータの転送を可能にするプログラムを記録したことを特徴とする記録媒体。
【請求項１１】
ＣＰＵと、イメージバッファと、ヘッドデータ処理回路を含むハードウェア構成の印字制御回路とを備え、印字ヘッドの駆動トリガ信号を受けて前記ＣＰＵが前記イメージバッファから前記ヘッドデータ処理回路に所要量のイメージデータを転送して該ヘッドデータ処理回路が保持し、該ヘッドデータ処理回路により保持されたイメージデータに基づいて印刷を行うプリンタにおいて、
前記駆動トリガ信号の設定数として複数回の計数値を設定され、前記駆動トリガ信号を計数する計数手段と、
該計数手段により前記駆動トリガ信号を前記設定数分計数された場合に、前記ＣＰＵに外部割り込み要求を発生する外部割り込み手段とを有し、
該外部割り込み発生手段により発生された前記外部割り込み要求を受けて前記ＣＰＵが前記所要量のイメージデータを前記ヘッドデータ処理回路に転送させるための割り込み処理を実行し、前記所要量のイメージデータを１回の前記外部割込み要求で転送させる際、その転送時間が、前記駆動トリガ信号の周期よりも長い場合であっても、前記イメージデータの転送を可能にすることを特徴とするプリンタ。
【請求項１２】
請求項１１記載のプリンタにおいて、前記ヘッドデータ処理回路は、プリントエンジンに含まれる印字ヘッド内のヘッド基板上に設けられることを特徴とするプリンタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、コンピュータシステムのターミナルプリンタやファクシミリ端末等として用いられるプリンタに関し、特にイメージバッファからヘッドデータの処理回路へのイメージデータの転送方法を改良したプリンタに関する。
【０００２】
【従来の技術】
従来、かかるプリンタにおいては、印字タイミング発生毎に、割り込みを発生させ、或いはＤＭＡを起動することにより、イメージデータを格納してあるバッファ（イメージバッファ）から印字制御回路（ＡＳＩＣ）内のヘッドデータ処理回路へ必要な分の印刷データを転送している。
【０００３】
例えば、割り込みを利用する方法では、ＣＰＵのタイマを使って（タイマ出力パルスの立上がりエッジで）、印字ヘッドの駆動タイミングを発生させ、同じタイマの割り込み（ＣＰＵ内部で発生する割り込み）を使用して、印刷データをイメージバッファからヘッドデータの処理回路に転送し格納している。
【０００４】
即ち、図６に示すように、プリンタ内のＣＰＵ１１は、タイマ１１ａを有し、このタイマ１１ａの出力パルスの立上がりエッジにより印字ヘッドの駆動トリガ１２を発生させる。この駆動トリガ１２は、ＡＳＩＣ２１内のヘッド駆動回路２１ａに入力され、このヘッド駆動回路２１ａによりＤ／Ａコンバータ２３を介してヘッド２５に駆動波形２４が印加される。従って、この駆動トリガ１２と駆動波形２４の発生タイミングを示せば、図７（ａ）、（ｂ）のようになる。
【０００５】
一方、同じタイマ１１ａの出力パルスによる割り込み要求を使用して、割り込み処理を発生させ、図６に示すように、印刷データをＲＡＭ（ＤＲＡＭ）２６上のイメージバッファ２６ＢからＡＳＩＣ２１内のヘッドデータ処理回路２１ｂに転送し、このヘッドデータ処理回路２１ｂに格納している。この割り込み処理と駆動トリガ１２との関係は、図７（ａ）及び（ｃ）に示す通りである。尚、ＣＰＵ１１は、以上の処理の制御をＲＯＭ（プログラムＲＯＭ）２７に格納してある制御プログラムに従って行う。
【０００６】
以下、図８を参照して具体的に説明する。例えば、従来、カラープリンタで使用されていたラスタフォーマットデータは、図８に示すように、横８ビット分を１バイトとして扱っていたが、同図に示すように、ドット形成要素（例えば、インクジェットノズル或いはインパクトワイヤ）５１ａが縦一列に配置される構造のものでは、印刷ヘッド５１に送る時には、その１バイト中のあるビット列のデータ５３を取り出す必要がある。近年の印字密度の細密化によりイメージデータのデータ量は増加の一途をたどり、一方、ＣＰＵ６１内のタイマ６１ａにより約７０μｓごとに印字タイミング６２を発生させる等、このような短時間間隔で印字タイミングが発生する。そこで、時間的に厳しくなってきた近年では、横８ビット分（１バイト）×縦一列のドット形成要素アレイ内のドット形成要素の個数（例えば、図示の例では３２個とする）分のデータ５７を、ある印字タイミングで割り込みを発生させ、一度にイメージバッファ６３から印字制御回路（ＡＳＩＣ）６５内のシフトレジスタ（ヘッドデータ処理回路）６７に転送しておき、個々の印字タイミングによる割り込みが発生する毎に印字制御回路（ＡＳＩＣ）６５内でその一部、即ち、あるビット列のデータ５３（３２ビット）を取り出して印字ヘッド５１に転送するという方法を採っている。
【０００７】
【発明が解決しようとする課題】
以上のように、ラスタフォーマットデータは走査方向のデータの並びであるため、横８ビット、１６ビット、又は３２ビット×縦一列分のデータをまとめてイメージバッファ６３から印字制御回路（ＡＳＩＣ）６５に転送する必要があるが、１回の割り込み処理ではデータ転送の時間が間に合わないため、例えば、横８ビット分のデータの場合なら、８回の割り込みに分割処理して、データ転送を行っていた。しかしながら、かかる分割処理の結果、割込み処理のプログラムも複雑になり、データ転送処理に多くの時間を要するため、スループットの低下を招いていた。
【０００８】
従って、本発明の目的は、イメージバッファから上述したヘッドデータ処理回路へ所要の量のデータを一度に転送するプリンタにおいて、割り込みを分割処理する必要をなくすことにより、簡単なプログラムで、且つより短時間でデータ転送を行えるプリンタを提供すると共に、トータルとしてのＣＰＵの負担を減少し、もって、スループットを向上せしめることにある。
【０００９】
【課題を解決するための手段】
本発明者は、上述した従来のプリンタでは、ＣＰＵのタイマ割り込みを利用していたので、駆動トリガの周期内に処理を区切って行わなければならなかった点に着眼し、例えば、印字制御回路（ＡＳＩＣ）内にカウンタを持たせ、それによって割り込み要求を制御する回路を追加し、印字制御回路（ＡＳＩＣ）側から割り込み要求をコントロールするようにした。
【００１０】
これにより、例えば、８ビット分のデータの場合、８回の駆動トリガが発生するのに１回だけ割り込み要求を発生させることができる。同様に、１６ビット分なら１６回に１回、３２ビット分なら３２回に１回になる。
【００１１】
即ち、本発明の第１の様相によれば、本発明のプリンタは、ＣＰＵと、イメージバッファと、ヘッドデータ処理回路を含むハードウェア構成の印字制御回路とを備え、印字ヘッドの駆動トリガ信号を受けて前記ＣＰＵが前記イメージバッファから前記ヘッドデータ処理回路に所要量のイメージデータを転送して該ヘッドデータ処理回路が保持し、更に該ヘッドデータ処理回路が保持するイメージデータを一部づつ印字ヘッドにシリアル転送して印刷を行うプリンタにおいて、前記印字制御回路内に計数手段を設けるとともに前記計数手段による前記駆動トリガ信号の設定数として複数回の計数値を設定し、該計数手段により前記駆動トリガ信号を前記設定数分計数した場合に、外部割り込み要求を前記印字制御回路から前記ＣＰＵに発生し、該外部割り込み要求を受けて前記ＣＰＵが前記所要量のイメージデータを前記ヘッドデータ処理回路に転送させるための割り込み処理を実行し、前記所要量のイメージデータを１回の前記外部割込み要求で転送させる際、その転送時間が、前記駆動トリガ信号の周期よりも長い場合であっても、前記イメージデータの転送を可能にすることを特徴とする。
【００１２】
また、請求項２記載のプリンタのように、前記外部割り込み要求を受けて前記ＣＰＵは１回の割込み処理内で前記所要量のイメージデータのすべてを前記ヘッドデータ処理回路に転送するのが好適である。
【００１３】
更に、請求項３記載のプリンタのように、前記イメージデータは、ラスタグラフィックス形式のデータである場合に有意義である。
【００１４】
尚、請求項４記載のインクジェットプリンタのように、前記所要量のイメージデータは、横ｎ（ｎは少なくとも２以上の整数）ビット×縦一ノズル列のノズル数分のデータであれば、前記ｎの数は限定されないが、通常、請求項５記載のインクジェットプリンタのように、ｎは、８、１６、又は３２のうちいずれかであっても良い。
【００１５】
また、請求項６記載のプリンタにおいては、前記ヘッドデータ処理回路は、前記イメージバッファから転送される所要量のイメージデータを、それぞれ格納可能な第１及び第２のＲＡＭと、前記所要量のイメージデータを前記第１又は第２のＲＡＭのいずれか一方に選択的に書き込むための書き込みセレクタと前記第１又は第２のＲＡＭからｍ番目（ｍは１以上上記ｎ以下）のビットを選択して該ｍ番目のビット×縦一ノズル列のノズル数分のデータを読み出す読み出しセレクタとを有していることを特徴とする。
【００１６】
更に、請求項７記載のプリンタにおいては、前記ヘッドデータ処理回路を含む印字制御回路は、プリンタコントローラを構成するメイン基板上に設けられる。
一方、本発明の第２の様相によれば、本発明のプリンタは、ＣＰＵと、イメージバッファと、ヘッドデータ処理回路を含むハードウェア構成の印字制御回路とを備え、印字ヘッドの駆動トリガ信号を受けて前記ＣＰＵが前記イメージバッファから前記ヘッドデータ処理回路に所要量のイメージデータを転送して該ヘッドデータ処理回路が保持し、該ヘッドデータ処理回路により保持されたイメージデータに基づいて印刷を行うプリンタにおいて、前記駆動トリガ信号の設定数として複数回の計数値を設定され、前記駆動トリガ信号を計数する計数手段と、
該計数手段により前記駆動トリガ信号を前記設定数分計数された場合に、前記ＣＰＵに外部割り込み要求を発生する外部割り込み手段とを有し、
該外部割り込み発生手段により発生された前記外部割り込み要求を受けて前記ＣＰＵが前記所要量のイメージデータを前記ヘッドデータ処理回路に転送させるための割り込み処理を実行し、前記所要量のイメージデータを１回の前記外部割込み要求で転送させる際、その転送時間が、前記駆動トリガ信号の周期よりも長い場合であっても、前記イメージデータの転送を可能にすることを特徴とする。
【００１７】
この場合、請求項１２記載のプリンタのように、前記ヘッドデータ処理回路は、プリントエンジンに含まれる印字ヘッド内のヘッド基板上に設けられる。
【００１８】
【発明の実施の形態】
以下、図面を参照して、本発明の諸実施形態にかかるプリンタについて説明する。図１は、本発明の第１の実施形態にかかるプリンタの全体構成を示すブロック図である。
【００１９】
図示のプリンタは、プリンタコントローラ１とプリントエンジン２とから構成されている。プリンタコントローラ１は、ホストコンピュータ３からの印刷データ等を受信するインターフェース（以下「Ｉ／Ｆ」という）４と、各種データの記憶等を行うＲＡＭ５と、各種データ処理のためのルーチン等を記憶したＲＯＭ６と、ＣＰＵ７と、後述するプリント（印字）ヘッド１２側へヘッドデータ等を送り出すための印字制御回路（印字用ＡＳＩＣ）９と、イメージデータ及び駆動信号等をプリントエンジン２に送信するためのＩ／Ｆ１０とを備えている。Ｉ／Ｆ４、ＲＡＭ５、ＲＯＭ６、ＣＰＵ７、印字制御回路（印字用ＡＳＩＣ）９、Ｉ／Ｆ１０等は、バス１１により相互に接続されている。
【００２０】
Ｉ／Ｆ４は、印刷コマンド・データをホストコンピュータ３から受信する。ＲＡＭ５は、受信（データ）バッファ５Ａ，出力（イメージ）バッファ５Ｃ及びワークメモリ５Ｂ等として利用されるものである。データバッファ５Ａには、Ｉ／Ｆ４が受信したホストコンピュータ３からの印刷コマンド・データが一時的に記憶される。イメージバッファ５Ｃには、印刷コマンド・データを解析した後の、例えば、ラスタグラフィックス形式のイメージデータが展開される。ＲＯＭ６は、ＣＰＵ７等によって実行される各種制御プログラム等を記憶している。このプログラムには、図１に示すように、主プログラム６ａと、割り込み処理プログラム６ｂがある。また、ＲＯＭ６は、図示しないフォントデータ及びグラフィック関数、各種手続き等も記憶している。
【００２１】
プリントエンジン２は、印字ヘッド１２と、キャリッジ機構１３と、紙送り機構１４とを備えている。紙送り機構１４は、紙送りモータ及び紙送りローラ等からなり、記録紙等の印刷記憶媒体を順次送りだして副走査を行うものである。キャリッジ機構１３は、印字ヘッド１２を搭載するキャリッジと、該キャリッジをタイミングベルト等を介して走行させるキャリッジモータ等からなり、印字ヘッド１２を主走査させるものである。印字ヘッド１２は、副走査方向に、例えば３２個の多数のノズルから成るインクジェットノズル列１５を有し、所定のタイミングで各ノズルからインク滴を吐出させる。
【００２２】
図２に、印字制御回路（印字用ＡＳＩＣ）９の構成を示す。
【００２３】
印字用ＡＳＩＣ９は、ヘッドドライバの制御部等を構成するものであり、図２に示すように、印字ヘッド１２に所定の駆動波形を印加するためのヘッド駆動回路１６と、印刷データを印字ヘッド１２側に送り出すためのヘッドデータ処理回路１７と、印字用ＡＳＩＣ側から割り込み要求をコントロールするためのカウンタを含む割り込み要求制御回路１８とを有している。
【００２４】
以下、図２に加え、図３をも参照しつつ、主として印字用ＡＳＩＣ９の動作・作用等について説明する。ＣＰＵ７のタイマ７ｂの出力パルスの立上がりエッジにより印字ヘッドの駆動トリガ４２［図２及び図３（ｂ）を参照］を発生させる。この駆動トリガ４２は、印字用ＡＳＩＣ９内のヘッド駆動回路１６に入力される。このヘッド駆動回路１６により印字ヘッド１２に駆動波形が印加される。従って、この駆動トリガ４２と駆動波形２４の発生タイミングを示せば、図３（ａ）、（ｂ）のようになる。
【００２５】
一方、同じタイマ７ｂの出力パルスの立上がりエッジによる駆動トリガ４２は、印字用ＡＳＩＣ９内のヘッドデータ処理回路１７と割り込み要求制御回路１８にも入力される。割り込み要求制御回路１８は、内部のカウンタによって、この駆動トリガ４２を計数し、所定数（例えば、８回）に達したら、ＣＰＵ７に外部割り込みとしての割り込み要求信号１８ａを発する。この割り込み要求信号１８ａを受けてＣＰＵ７は、１回の割り込み処理を行い、この１回の割り込み処理の中で、イメージバッファ５Ｃからヘッドデータ処理回路１７に横８ビット×縦一列分のデータをすべて転送する。この１回の割り込み処理と駆動トリガ４２の発生タイミングを示せば、図３（ａ）、（ｃ）のようになる。尚、比較例として、図３（ｄ），（ｅ），（ｆ）に、同様に横８ビット×縦一列分のデータを従来の分割した割り込み処理により転送する場合の駆動波形、駆動トリガ、（分割）割り込み処理の発生タイミングを、それぞれ示す。
【００２６】
図３からも明らかなように、イメージバッファからヘッドデータ処理回路へ所要の量のデータを一度に転送する場合でも、割り込みを分割処理する必要が無くなる。
【００２７】
尚、ヘッドデータ処理回路１７から印字ヘッド１２（ヘッド及びヘッド基板）へは、ビットセレクトされた縦一列分のデータのみがフラットケーブル等を介してシリアル転送される。以下、このビットセレクトも含めたヘッドデータ処理回路１７の動作について説明しておく。
【００２８】
図４は、ヘッドデータ処理回路１７の動作を説明するための図である。即ち、ヘッドデータ処理回路１７は、書き込みセレクタ１７ａと読み出しセレクタ１７ｂから成る２つのデータセレクタと、第１のＲＡＭ１７ｃと第２のＲＡＭ１７ｄから成る２つのＲＡＭを有している。
【００２９】
上述したように、１回の割り込み処理の中で、イメージバッファ５Ｃからヘッドデータ処理回路１７に横８ビット×縦一列分のデータがすべて転送されるが、この横８ビット×縦一列分のデータは、書き込みセレクタ１７ａにより第１のＲＡＭ１７ｃ又は第２のＲＡＭ１７ｄのいずれか一方に選択的に書き込まれる。また、読み出しセレクタ１７ｂは、第１のＲＡＭ１７ｃ又は第２のＲＡＭ１７ｄのいずれか一方から、ビットセレクト及びセレクトしたデータの読み出し、即ち、所定のタイミングで縦一列のデータを選択して読み出し、この読み出されたデータが、同図に示すように、印字ヘッド１２に転送される。
【００３０】
今、第２のＲＡＭ１７ｄにラッチされているデータを印刷中であるものとする。この第２のＲＡＭ１７ｄは、横８ビット長であり、８ショット分のデータをラッチしているので、８回に分けて印字ヘッド１２にシリアル転送されるが、この８ショット分の印刷中に、ＣＰＵ７は、第１のＲＡＭ１７ｃに次の印刷データをイメージバッファ５Ｃより読み出して書き込む。そして、第２のＲＡＭ１７のデータが印刷終了したら、書き込みセレクタ１７ａ及び読み出しセレクタ１７ｂをそれぞれ切り替えて、第１のＲＡＭ１７ｃのデータを印刷開始し、その印刷中に第２のＲＡＭ１７ｄに、その次の印刷データをイメージバッファ５Ｃより読み出して書き込む。以上の処理を繰り返すことにより印刷を実行していく。
【００３１】
以上に述べたように、本実施形態によれば、印字用ＡＳＩＣ９における割り込み要求制御回路１８内のカウンタによって、駆動トリガ４２を計数し、所定数（８回）に達したら、ＣＰＵ７に外部割り込みとしての割り込み要求信号１８ａを発する。この割り込み要求信号１８ａを受けてＣＰＵ７は、１回の割り込み処理を行い、この１回の割り込み処理の中で、イメージバッファ５Ｃからヘッドデータ処理回路１７に横８ビット×縦一列分のデータをすべて転送する。
【００３２】
この改善のポイントは、８回の割り込み処理で分割処理していたものを、１回の割り込みで８回分の処理を行えるようにしたことである。
【００３３】
従来はＣＰＵのタイマ割り込みでデータ転送を処理していた為、ヘッドの駆動周期より長い処理はできなかったのが、外部割り込みになったので、８回分のデータ転送は１回の割り込みの中で、８回分のヘッド駆動周期内に処理をすれば良くなる。この割り込み処理によるデータ転送処理のイメージは、図３（ａ）、（ｂ）、（ｃ）に既に示した通りである。
【００３４】
図５は、本発明の第２の実施形態にかかるプリンタの全体構成を示すブロック図である。本実施形態のプリンタの基本的構成は、図１に示した第１の実施形態のプリンタと略同様であり、同様の部分には同様の参照符号を付してその説明を省略する。
【００３５】
即ち、この第２の実施形態のプリンタは、図５に示すように、印字制御回路（印字用ＡＳＩＣ）９´がプリンタコントローラ１内ではなく、プリントエンジン２の印字ヘッド１２内に設けられている。具体的には、上述した第１の実施形態では、印字用ＡＳＩＣ９がプリンタコントローラ１を構成するメイン基板（図示せず）上に設けられていたのに対し、この第２の実施形態では、印字用ＡＳＩＣ９´が印字ヘッド１２内のヘッド基板（図示せず）上に設けられている。
【００３６】
本実施形態では、外部割り込み要求を受けたＣＰＵ７が１回の割り込み処理の中で、イメージバッファ５Ｃから印字ヘッド１２内のヘッドデータ処理回路１７´に、例えば横８ビット×縦一列分のデータをすべて転送することになる以外は、ヘッドデータ処理回路の動作等の点で第１の実施形態と大きく異なるものではない。
【００３７】
しかしながら、本実施形態では、ヘッドデータ処理回路１７´を含む印字用ＡＳＩＣ９´を印字ヘッド１２側に配置したので、ヘッド固有のノズル数、配列に関係する、かかる制御回路の部分がメイン基板（プリンタコントローラ回路）ではなくヘッド基板に存在することになり、ある程度（プリンタコントローラ内のイメージバッファから印字ヘッド内のヘッドデータ処理回路への）データ転送の仕様を標準化しておけば、第１の実施形態に比べ、メイン基板（プリンタコントローラ回路）を標準化し易いというメリットがある。例えば、プログラムＲＯＭ（ＲＯＭ６）と印字ヘッド（ヘッド基板）を交換するだけで、プリンタとしてのアップグレードが可能になる。また、メイン基板（プリンタコントローラ回路）を共通化し易いので、ヘッド側の多様な仕様（４色か６色か？、多ノズル化等）にすばやく対応し得る（開発が可能である）。
【００３８】
以上、本発明を特定の実施形態について述べたが、本発明はこれらに限られるものではなく、特許請求の範囲に記載された発明の範囲内で、他の実施形態についても適用される。
【００３９】
例えば、上述した実施形態では、ラスタフォーマットのイメージデータを、横８ビット×縦一列（３２ノズル）分＝３２バイト分まとめて１回の割り込みでイメージバッファからヘッドデータ処理回路に転送する処理をしたが、これ以外の所望の量のデータを１回の割り込み処理で転送しても良い。即ち、横１６ビット或いは３２ビットのデータを１回の割り込みで転送しても良いし、縦一列が６４ノズルのものにも同様に適用し得るのは勿論である。
【００４０】
また、本発明は、インクジェットプリンタ、ドットインパクトプリンタ等のみではなく、他のプリンタにも適用され得るのは、言うまでもない。
【００４１】
【発明の効果】
以上説明したように、本発明によれば、ハードウェア構成の印字制御回路（印字用ＡＳＩＣ）内に計数手段を持たせ、この計数手段により所定の駆動トリガ数を計数したら、外部割り込み要求を発生するようにしたので、ハードウェアの印字制御回路側から割り込み要求をコントロールでき、従来の分割した割込みによる転送処理に比べて、割込み処理のプログラムも簡単になり、ヘッドのデータ転送も高速に処理することが可能である。その結果、トータルとしてのＣＰＵの負担を減少し、もって、スループットを向上せしめることが可能なプリンタを提供し得る。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るプリンタの全体構成を示す機能ブロック図である。
【図２】図１に示したプリンタの印字制御回路の構成を示す機能ブロック図である。
【図３】印字タイミングと、駆動波形、割り込みによる転送処理との実行タイミングを示したタイミングチャートであり、（ａ）〜（ｃ）は、本発明の第１の実施形態によるもの、（ｄ）〜（ｆ）は、従来例によるものを示す。
【図４】図１に示したプリンタにおけるヘッドデータ処理回路の動作を説明するための図である。
【図５】本発明の第２の実施形態に係るプリンタの全体構成を示す機能ブロック図である。
【図６】従来のプリンタの全体構成を簡略化して示す機能ブロック図である。
【図７】従来のプリンタにおける印字タイミングと、駆動波形、割り込みによる転送処理との実行タイミングを示したタイミングチャートである。
【図８】従来のカラープリンタにおけるラスタフォーマットデータの一般的な割込みによるデータ転送（ソフトウェア転送）の方法を示す図である。
【符号の説明】
１              プリンタコントローラ
２              プリントエンジン
３              ホストコンピュータ
４              Ｉ／Ｆ
５              ＲＡＭ
５Ａ            受信バッファ
５Ｂ            ワークメモリ
５Ｃ            出力（イメージ）バッファ
６              ＲＯＭ
６ａ            主プログラム
６ｂ            割込み処理プログラム
７              ＣＰＵ
７ａ            タイマ
９              印字制御回路（印字用ＡＳＩＣ）
９´            印字制御回路（印字用ＡＳＩＣ）
１０            Ｉ／Ｆ
１１            バス
１２            印字ヘッド
１５            インクジェットノズル列
１３            キャリッジ機構
１４            紙送り機構
１６            ヘッド駆動回路
１７            ヘッドデータ処理回路
１７ａ          書き込みセレクタ
１７ｂ          読み出しセレクタ
１７ｃ          第１のＲＡＭ
１７ｄ          第２のＲＡＭ
１７´          ヘッドデータ処理回路
１８            割り込み要求制御回路
１８ａ          割り込み要求信号
４２            駆動トリガ
【図１】
0004038639.tif 000002
【図２】
0004038639.tif 000003
【図３】
0004038639.tif 000004
【図４】
0004038639.tif 000005
【図５】
0004038639.tif 000006
【図６】
0004038639.tif 000007
【図７】
0004038639.tif 000008
【図８】
0004038639.tif 000009