(57)【特許請求の範囲】
【請求項１】
複数のｍビット軟入力ワード（ｒ０、ｒ１、ｒ２）に基づく、２ｘｍ以上のｎビット処理モジュールを利用した復号アルゴリズムにおけるメトリック決定方法であって、
前記複数のｍビット軟入力ワード（ｒ０、ｒ１、ｒ２）を受信する工程と、
前記複数のｍビット軟入力ワードの少なくとも二つを単一のｎビット合成軟入力ワード（ＩＳＷ）へパッキングする工程（Ｓ１０）と、
合成距離ワード（ＤＷ）を生成するために、前記合成軟入力ワード（ＩＳＷ）内の少なくとも二つの軟入力ワードと予想される符合語値（ＣＷ［０］、ＣＷ［１］、ＣＷ［２］）の間の夫々の距離（ｄ０、ｄ１、ｄ２）を計算する工程（Ｓ２０、Ｓ３０）と、
前記夫々の距離（ｄ０、ｄ１、ｄ２）をメトリックを生成するために足し合わせる加算工程（Ｓ４０）と、
メトリックを抽出する工程（Ｓ５０）と
を備えることを特徴とするメトリック決定方法。
【請求項２】
前記復号アルゴリズムがビタビアルゴリズムであることを特徴とする請求項１に記載の方法。
【請求項３】
前記ｎビット処理モジュールが１６ビットワードを用いる１６ビット処理モジュールを備えることを特徴とする請求項１に記載の方法。
【請求項４】
前記ｍビット軟入力ワード（ｒ０、ｒ１、ｒ２）がそれぞれ４ビットワードを備えることを特徴とする請求項３に記載の方法。
【請求項５】
前記復号アルゴリズムが符号化率Ｒ＝１／３で畳込み符号化された情報を復号し、３つの４ビットワードが１６ビットワードにパックされることを特徴とする請求項４に記載の方法。
【請求項６】
前記復号アルゴリズムが符号化率Ｒ＝１／２で畳込み符号化された情報を復号し、２つの４ビットワードが１６ビットワードにパックされることを特徴とする請求項４に記載の方法。
【請求項７】
セパレータビットが１６ビットワードにパックされた軟入力ワードの間に挿入されることを特徴とする請求項４に記載の方法。
【請求項８】
セパレータビットが２つの隣接するビットを備えることを特徴とする請求項７に記載の方法。
【請求項９】
前記計算工程（Ｓ２０、Ｓ３０）が、
メモリからｎビットの符号語マスク（ＣＷＭ）ワードを検索する工程（Ｓ２０）であって、前記符号語マスク（ＣＷＭ）ワードが、前記それぞれの少なくとも二つの軟入力ワード（ｒ０、ｒ１、ｒ２）と関連する予想される符号語値（ＣＷ［０］、ＣＷ［１］、ＣＷ［２］）を提供するフィールドを含む工程と、
前記符号語マスク（ＣＷＭ）ワードと前記合成軟入力ワード（ＩＳＷ）の排他的論理和をとる工程（Ｓ３０）とを備えることを特徴とする請求項１に記載の方法。
【請求項１０】
前記加算工程（Ｓ４０）が、合成距離ワード（ＤＷ）と抽出ワード（ＤＭＣ）を積ワード（ＤＷ＊ＤＭＣ）を生成するために乗算する工程を備えることを特徴とする請求項１に記載の方法。
【請求項１１】
前記抽出工程（Ｓ５０）が、積ワードのサブフィールドから前記メトリックを抽出する工程を備えることを特徴とする請求項１０に記載の方法。
【請求項１２】
少なくとも２つの軟入力ワード（ｒ０、ｒ１、ｒ２）が隣接する軟入力ワードの間の２ビットセパレータとともに１６ビットワードにパックされ、前記抽出ワード（ＤＭＣ）が０００１０００００１０００００１であることを特徴とする請求項１０に記載の方法。
【請求項１３】
複数のｍビット軟入力ワード（ｒ０、ｒ１、ｒ２）に基づく、２ｘｍ以上のｎビット処理モジュールを利用した復号アルゴリズムにおけるメトリック決定装置であって、
前記複数のｍビット軟入力ワード（ｒ０、ｒ１、ｒ２）を受信する手段と、
前記複数のｍビット軟入力ワードの少なくとも二つを単一のｎビット合成軟入力ワード（ＩＳＷ）へパッキングする手段（Ｓ１０）と、
合成距離ワード（ＤＷ）を生成するために、前記合成軟入力ワード（ＩＳＷ）内の少なくとも二つの軟入力ワードと予想される符合語値（ＣＷ［０］、ＣＷ［１］、ＣＷ［２］）の間の夫々の距離（ｄ０、ｄ１、ｄ２）を計算する手段（Ｓ２０、Ｓ３０）と、
前記夫々の距離（ｄ０、ｄ１、ｄ２）をメトリックを生成するために足し合わせる加算手段（Ｓ４０）と、
メトリックを抽出する手段（Ｓ５０）と
を備えることを特徴とするメトリック決定装置。
【請求項１４】
前記復号アルゴリズムがビタビアルゴリズムであることを特徴とする請求項１３に記載の装置。
【請求項１５】
前記ｎビット処理モジュールが１６ビットワードを用いる１６ビット処理モジュールを備えることを特徴とする請求項１３に記載の装置。
【請求項１６】
前記ｍビット軟入力ワード（ｒ０、ｒ１、ｒ２）がそれぞれ４ビットワードを備えることを特徴とする請求項１５に記載の装置。
【請求項１７】
前記復号アルゴリズムが符号化率Ｒ＝１／３で畳込み符号化された情報を復号し、３つの４ビットワードが１６ビットワードにパックされることを特徴とする請求項１６に記載の装置。
【請求項１８】
前記復号アルゴリズムが符号化率Ｒ＝１／２で畳込み符号化された情報を復号し、２つの４ビットワードが１６ビットワードにパックされることを特徴とする請求項１６に記載の装置。
【請求項１９】
セパレータビットが１６ビットワードにパックされた軟入力ワードの間に挿入されることを特徴とする請求項１６に記載の装置。
【請求項２０】
セパレータビットが２つの隣接するビットを備えることを特徴とする請求項１９に記載の装置。
【請求項２１】
前記計算手段（Ｓ２０、Ｓ３０）が、
メモリからｎビットの符号語マスク（ＣＷＭ）ワードを検索する手段（Ｓ２０）であって、前記符号語マスク（ＣＷＭ）ワードが、前記それぞれの少なくとも二つの軟入力ワード（ｒ０、ｒ１、ｒ２）と関連する予想される符号語値（ＣＷ［０］、ＣＷ［１］、ＣＷ［２］）を提供するフィールドを含む手段と、
前記符号語マスク（ＣＷＭ）ワードと前記合成軟入力ワード（ＩＳＷ）の排他的論理和をとる手段（Ｓ３０）とを備えることを特徴とする請求項１３に記載の装置。
【請求項２２】
前記加算手段（Ｓ４０）が、合成距離ワード（ＤＷ）と抽出ワード（ＤＭＣ）を積ワード（ＤＷ＊ＤＭＣ）を生成するために乗算する手段を備えることを特徴とする請求項１３に記載の装置。
【請求項２３】
前記抽出手段（Ｓ５０）が、積ワードのサブフィールドから前記メトリックを抽出する手段を備えることを特徴とする請求項２２に記載の装置。
【請求項２４】
少なくとも２つの軟入力ワード（ｒ０、ｒ１、ｒ２）が隣接する軟入力ワードの間の２ビットセパレータとともに１６ビットワードにパックされ、前記抽出ワード（ＤＭＣ）が０００１０００００１０００００１であることを特徴とする請求項２２に記載の装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、移動局から転送された畳込み符号化情報を基地局でビタビ復号化する広帯域ＣＤＭＡシステムのような通信システムの、ビタビ軟復号器における効率的なメトリック距離計算を行なう装置と方法に関する。
【０００２】
【従来の技術】
ビタビアルゴリズムは通信システムにおいて畳込み符号の復号のための技術として良く知られている。図１は通信システムに適用したこのアルゴリズムの概観である。そこに示すように、入力シーケンスは畳込み符号器１０によって符号語シーケンスに変換される。この符号器１０は入力シーケンスのｋビットのブロックを受け入れ、同じ単位時間にｎシンボルのブロックの符号語シーケンスを作り出す。ｋ/ｎの比Ｒは符号化率と呼ばれる。例えば、広帯域ＣＤＭＡでは、Ｒ=１/２とＲ=１/３の２つの符号化率が典型的に用いられている。当技術分野でよく知られているように、この符号器は、シフトレジスタ、モジュロ２加算器及びマルチプレクサで実現可能である。
【０００３】
符号語シーケンスは変調器２０で（例えば位相,周波数または振幅変調を用いて）変調され、その後通信路３０に伝送される。通信路３０は、伝送情報の劣化の原因となる追加白色ガウス雑音（ＡＷＧＮ）のような雑音４０にさらされる。復調器５０は伝送情報を受信し、出力ｒを作り出す。ｒは離散（量子化）信号である。硬判定復調器の場合は、伝送情報に対して０か１のどちらかに厳密に判定する。一方、軟判定復調器の場合は受信情報を復調し、復調情報の信頼度に関する付加的な情報も作り出す。この補足情報は復号器６０に与えられ、それによって復号器６０の性能が改善される。
【０００４】
復号器６０と付随メモリ７０はビタビアルゴリズムを実行する。そのアルゴリズムは、メモリレス雑音で観測される離散時間有限状態マルコフ過程の状態シーケンスの推定問題における再帰的最適解として記述されるものである。例えば、Ｆｏｒｎｅｙ,"Ｔｈｅ Ｖｉｔｅｒｂｉ Ａｌｇｏｒｉｔｈｍ."Ｐｒｏｃ. ＩＥＥＥ. Ｖｏｌ. ６. Ｍａｒｃｈ １９７３. ｐｐ. ２６８-２７８. が参考になる。そのアルゴリズムは、観測集合を与えるトレリスを通る最短順路を与える。トレリスとは、各々のノードがある離散時間の状態に対応するタイムインデックス付状態ダイアグラムである。トレリスにおいてノードを連結する線は枝と呼ばれ、１つの状態から他への遷移に対応する。
【０００５】
コストはトレリスにおいてノードを連結する枝に割り当てられている。これらのコストは、またはメトリックは、負の対数尤度関数によって与えられ、||ｚ-ｙ||２で近似される。ここでｚは観測される出力を表す信号で、ｙは状態間の遷移における実際の出力を表す信号である。さらに、雑音を伴う出力は３ビット又は４ビットに量子化され、枝のメトリックは、絶対差分の測定値によって近似される。Ｈｅｌｌｅｒ、他., "Ｖｉｔｅｒｖｉ ｄｅｃｏｄｉｎｇ ｆｏｒ Ｓａｔｅｌｌｉｔｅ ａｎｄ Ｓｐａｃｅ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ," ＩＥＥＥ Ｔｒａｎｓ. Ｃｏｍｍｕｎｉｃａｔｉｏｎ Ｔｅｃｈｎｏｌｏｇｙ, Ｖｏｌ. ＣＰＭＭ-１９, Ｎｏ. ５, Ｏｃｔ.１９７１, ｐｐ. ８３５-８４８.参照。より具体的には、メトリックの決定に利用される対数最尤関数は、ハミング距離のような最小距離測定値とすることができる。ハミング距離は、観測するシンボルと、与えられた入力シーケンスをもとに符号器から作られたシンボルとの間での、異なるビット数の測定値を与える。
“軟”入力ワードに基づきメトリックを決定するビタビ復号器は、先行技術文献ＵＳ−５７２７０２９号において公知である。当該復号器は、軟入力ワードを受信し、ブランドメトリックモジュールを用いて入力ワードと予想される符号語値の間の各距離を計算し、メトリックを生成するために距離を足し合わせる。
別の先行技術文献ＧＢ−２３１１４４７では、枝メトリック計算機を包含するビタビ復号器が記載されている。いくつかの加算ー比較ー選択ユニットが復号操作を高速化するために並列に利用されている。枝メトリック計算は、データの入力及び出力手段のみによって記載されている。
【０００６】
ビタビ復号のためのトレリスの一部を例として図２に示す。左側の２つのノードは時刻ｔでの２つの状態を示し、右側の２つのノードは時刻ｔ+１での２つの状態を示す。そこに示すように、時刻ｔ+１の状態０へ連結する順路は２つある。すなわち１つの順路は時刻ｔでの状態０から時刻ｔ+１での状態０へ連結し、もう１つの順路は、時刻ｔでの状態１から時刻ｔ+１での状態０に連結するものである。順路は畳込み符号器の符号語と関係している。さらに、両方の順路は、メトリック（または順路長）すなわちｐｄ０とｐｄ１にそれぞれ関係する。
【０００７】
実際のビタビアルゴリズムは、図３に分かりやすく示すように、加算−比較−選択の処理を再帰的に行なうように改良されている。加算オペレーションでは、時刻ｔでの状態０に関して蓄積されたメトリックｍ０が、時刻ｔでの状態０から時刻ｔ+１での状態０への遷移によるメトリックｐｄ０に（加算器８０によって）加算される。時刻ｔでの状態１に関して蓄積されたメトリックｍ１が、時刻ｔでの状態１から時刻ｔ+１での状態０への遷移によるメトリックｐｄ１に（加算器９０によって）加算される。比較モジュール１００は、加算器８０の出力が加算器９０の出力より大きいかどうかを決定し、また逆も同様である。そして、セレクタ１１０は小さい方の蓄積メトリックを選択する。さらに、この加算−比較−選択モジュールは、最小蓄積メトリックが作る入力順路の指標も出力する。
【０００８】
この手続きは各々のトレリス段においてすべての状態で繰り返される（図示せず）。さらに、示してあるトレリス段の出力は、次のトレリス段（図示せず）の入力として用いられる。どの時刻ｔにおいても、Ｍ個の生き残り順路（すなわち、次のトレリス段に保持される順路）が存在する。状態シーケンスが非常に長いとき、上に示したＦｏｒｎｅｙの論文にあるように、ある処理しやすい長さδに切り縮める必要がある。再帰的な最短順路の選択によって、そのアルゴリズムは、トレリスを通る最尤順路を再構成し、信号が雑音によって劣化する前に実際の伝送シーケンスに対応させる。
【０００９】
実際には、ビタビ軟復号を実現するとき、軟入力値は４ビットのワードから構成されている。４ビットは、復号器の性能を、硬判定ビタビ復号と比較してＳＮＲにしておよそ２ｄｂ改善するのに十分だからである。例えば、ある畳込み符号化率Ｒ=１/３において、３つの４ビット軟入力ワードは各々１つの情報ビットを表す。３つの入力ワードをｒ０、ｒ１、ｒ２と示す。
【００１０】
図２に示すように、上に述べた３つの軟入力ワードの例のメトリックｐｄ０は、ｐｄ０=ｄ(ｒ０;０)+ｄ(ｒ１;０)+ｄ(ｒ２;０)であり、メトリックｐｄ１は、ｐｄ１=ｄ(ｒ０;１)+ｄ(ｒ１;１)+ｄ(ｒ２;１)である。これら２式の個々の演算数は４ビット軟入力ワードと２つの可能な符号語の間の距離を表す。各々の符号語は、２Ｌからの１つの状態に関係するトレリスダイアグラムの１つの順路と関係している。Ｌは、その符号の拘束長（例えばここではＬ=９とする）である。
【００１１】
その技術は、ｄ(ｒ０,１),ｄ(ｒ１,１),ｄ(ｒ２,１),などの距離計算を別々に行なうことで知られている。さらに、１６ビットの算術演算を行なうシグナルプロセッサのような１６ビットハードウエアにおいてこれらの計算を実行することも知られている。これは、４ビットのオペランドを用いるすべての計算にとって、１６ビットのデジタルプロセッサワードの大部分が使用されないことを意味し、ゆえに”無駄”である。この非効率的な１６ビットハードウエアの利用は、復号器が十分に資源を利用しないために復号器の性能にマイナスの影響を与える。
【００１２】
アルゴリズムの速度を改善するために、アルゴリズムのある部分だけを複数のデジタルシグナルコアを並列に用いて実行する方法が知られている。しかしこれは、付加的なハードウエアを必要とするというマイナスの結果を持ち、ハードウエアの有効な利用にはならない。
【００１３】
従って、本発明の目的は、ビタビ復号器の速度と資源利用の改善を図るために、ビタビ処理を行なう１６ビットハードウエアをより有効に利用することにある。
【００１４】
[発明の概要]
本発明におけるこれら及び他の目的は、複数の軟入力ワードをｎビットの合成軟入力ワードにパッキング（すなわちアセンブリング）し、この合成軟入力ワードをひとまとめにして処理することによって達成される。
【００１５】
より具体的に言うと、この発明はｎ＞=２ｘｍの範囲の複数のｍビット軟入力ワードを基準として、ｎビット処理モジュールを用いるビタビアルゴリズムのような復号アルゴリズムでのメトリック決定の方法と装置に関係する。当該技術は、複数のｍビット軟入力ワード;少なくとも２つの複数のｍビット軟入力ワードから１つのｎビット軟入力ワードへのパッキング手段と、合成軟入力ワードの中の少なくとも２つの軟入力ワードと、合成距離ワードを作るために予想される符号語との間のそれぞれの距離計算手段と、メトリックを作るためのそれぞれの距離合計の算出手段と、メトリックの抽出手段とを備える。ｎビット処理モジュールは、１６ビットワードを扱う１６ビット処理モジュールを備えてもよく、ｍビット軟入力ワードは各々４ビットワードを備えてもよい。複数の軟入力ワードをひとまとめに処理することは、復号器の速度と情報転送速度を増加させ、復号器に必要なメモリを減少させる。
【００１６】
典型的な具体例によれば、ワード間に位置する２ビットのセパレータで３つの４ビットワードが１６ビットワードにパックされた場合、復号器はＲ=１/３で畳込み符号化された情報を復号する。ワード間に位置する２ビットのセパレータで２つの４ビットワードが１６ビットワードにパックされた場合、復号器はＲ=１/２で畳込み符号化された情報を復号する。
【００１７】
計算の工程は、以下のような内部工程を備える。それらは、メモリからのｎビット符号語マスクワードの検索工程、ここで符号語マスクはそれぞれの軟入力ワードと関係して予想される符号語値を作るフィールドを含んでいる。そして、合成軟入力ワードと符号語マスクワードの排他的論理和工程である。
【００１８】
合成工程は、積ワードを生成するための、抽出ワードと合成距離ワードの乗算工程を備える。抽出の工程は、積ワードのサブフィールドからメトリックを抽出する工程を備える。具体的には、隣接した軟入力ワード間の２ビットセパレータとともに１６ビットにパックされた少なくとも２つの軟入力ワードにおいて、抽出ワードは０００１０００００１０００００１である。
【００１９】
【発明の実施の形態】
軟判定ビタビ復号器において、順路符号語とＫ個の実際の軟入力値ｙｉとの間の距離計算は、各々の順路で次式を適用することで求められる。
Ｋ
Σ(ｙｉｘｉ)
ｉ=１
ここでｘｉは２つの状態間で計算されるトレリス遷移による仮定ビットである。さらに、ｘｉは{-１,１}の１つの要素を表し、軟入力値ｙｉは、（ｘｉ=-１のとき）ｘｉのマイナス値であり、または（ｘｉ=１のとき）はｘｉそのままの値である。Ｋは情報ビットあたりの符号ビットの個数である。
【００２０】
受信軟ワードｒａと予想される符号語ビット間の距離を計算するためには、軟入力ワードの値は上に述べた式と一致して図４に示すように取り扱われる。そこに示したように、予想される'０'と軟入力ワード間の距離ｄは単にワードの整数値である。もし、'１'が予想されるとき、軟入力ワードのビット反転は距離ｄを表す。図５に示すように、大きい距離値は予想値との大きい距離に対応する。したがって予想値の信頼性が減少する。小さい距離値は予想値の高い信頼性に対応する。ｒ０,ｒ１,ｒ２と、予想値（すなわち０か１）との間の距離をそれぞれｄ０,ｄ１,ｄ２と呼ぶ。
【００２１】
図６から９は、距離ｄ０,ｄ１,ｄ２を、再帰的でなく１６ビット算術ハードウエアを用いて計算する方法を示している。より詳細には、図６は、Ｒ=１/３のときに、３つの軟入力ワードから、各々のワード間に２ビットのゼロであるセパレータを置いて作られた１つの１６ビットワード（ＩＳＷ）を示している。このオペレーションは、"アセンブリング"または"パッキング"と呼ぶ。Ｒ=１/２のとき、軟入力ワードｒ２は、ゼロにセットされる。すなわち、ｒ２='００００'となる。
【００２２】
図７に示すように、予想値情報は、ＣＷＭ（符号語マスク）と呼ぶビットマスク符号語によって表される。ＣＷＭの各々のフィールドは長さ４ビットであり、これもセパレータビット（２ビットの連続する'０'）によって分けられている。０-３番目のビットはすべて同じ値ＣＷ[０]にセットされる。すなわち、もし予想値が'０'なら、０-３番目のビットはすべて０にセットされる。同じように６-９番目のビットと１２-１５番目のビットはすべて、それぞれＣＷ[１]とＣＷ[２]の値にセットされる。しかし、符号化率Ｒ=１/２の場合は、１２-１５番目のビットはすべてデフォルトで'０'にセットされる。
【００２３】
符号語マスクの作成について考えてみると、すべての異なる状態についてこのマスクを１度に作成しておくことは、デジタルシグナルプロセッサで多くの時間を費やす"状態数と符号語"の計算に時間をさくために好ましい。したがって、ＣＷＭは内部データメモリから状態数をオフセットとしてロードしている。開示する方法では、メモリから１６ビットのＣＷＭを得るために１回のロード命令だけが必要とされる。従来は、これに３回のロード命令が必要とされていた。
【００２４】
距離を計算するために、ＣＷＭワードとＩＳＷワードとの排他的論理和をとる。１回の排他的論理和演算は３つの軟入力ワードを、ＣＷ[ｎ]=０のときはそのままにし、ＣＷ[ｎ]=１のときはビット反転させるのに十分である。合成距離ワードＤＷを図８に示す。そこに示すように、ワードの中に距離ｄ０,ｄ１,ｄ２が、２ビットの'０'セパレータで分けられて埋め込まれている。
【００２５】
これらの距離を加算するために、ＤＷと距離乗算符号語ＤＭＣ=２１２+２６+２０=０００１０００００１０００００１との積をとる。これを"抽出ワード"とも呼ぶ。これを図９に示す。そこに示すように、この乗算は、乗算した結果の１２から１７番目のビットにｐｄ=ｄ０+ｄ１+ｄ２の和を作り出す効果がある。したがって２つの加算のために１回の命令しか必要としない。しかし従来のシステムでは２回の命令が必要とされていた（すなわち、２入力加算器では、２つ以上のオペランドを含む演算を行なうためには少なくとも２回の命令が必要とされる。）。最後に、この和ｐｄは、抽出（ＥＸＴ）コマンドによって乗算結果からレジスタに抽出することができる。
【００２６】
図１０は、以上に詳細に述べた技術をフローチャートで示した概要である。ステップＳ１０において、３つか２つの軟入力ワードが１６ビットワードにパックされる（それぞれ１/３と１/２の符号化率）。次にステップＳ２０において、ＣＷＭワードがメモリからロードされる。ロードした後、ステップＳ３０において、ＣＷＭワードとＩＳＷワードの排他的論理和を求め、次にステップＳ４０において乗算によって距離の和が求められる。最後に、ステップＳ５０において、和（トレリスの１つの状態から他の状態への遷移確率を示す）が抽出される。
【００２７】
上述の技術の利点は、４回だけの演算でＩＳＷワードを作ることができる点である（すなわち、ロード、排他的論理和、乗算、抽出のステップ）。従来は、同じ結果を得るために８演算が必要とされていた。すなわち、軟入力ワードのロードに３演算、距離計算に３演算、距離の合計に２演算である。言い換えると、先行の発明と比べて４命令を減じることができる。上に述べたように、メモリからのＣＷＭのロードによってさらに２命令を減じることができる。
【００２８】
節約した６命令のコストは、３入力ワードを１６ビット入力ワードに組み立てたステップ（ステップＳ１０）による。しかしこの方法を用いるには、４ビット値をパックした方がより良い。一般的な目的のデジタルシグナルプロセッサにおける最小入力ワードサイズは８ビットである。したがって、背景技術の説明に述べた従来のアプローチでは入力値当り少なくとも４ビットが無駄になっている。提案方法は、（各々４ビットを持つ）３軟入力値あたり４ビットだけが不使用である。
【００２９】
ワードｒ０,ｒ１,ｒ２をグループ化したことにより、上述の受信部のインターフェースであるデュアルポートＲＡＭが、従来の方法で用いられているＲＡＭ（すなわちメモリ７０）の６７％の大きさだけですむ。さらに、シリアル接続を用いると、データ転送率は８ビット/数値から５.３ビット/数値へ減少し、従来の転送技術と比べてより効率的になっている点も注目に値する。
【００３０】
より具体的には、本発明の模範的な利点を要約すると次のとおりである。命令数は、従来の復号器に対して５/１１=４５％に減少できる。軟入力値と符号語マスク（ＣＷＭ)を記憶するＲＡＭは、従来の復号器に用いられるＲＡＭに対して(１６/３)/(８*３/３)=６７％に減少できる。同様に、前のユニットからのデータ転送率は、従来の復号器におけるデータ転送率に対して(１６/３)/(８*３/３)=６７％に減少できる。
【００３１】
本発明は、符号化率Ｒ=１/２または１/３で畳込み符号化されたデータのビタビ復号の模範的な典型的な具体例としてこれまで述べてきた。しかし、本発明はそれに限定されるものではない。この技術は、他の符号化率や、他のタイプの復号アルゴリズム（たとえば他のＭＬＳＥアルゴリズム）にも適用できることが分かっている。
【００３２】
この技術の１つの応用として、広帯域ＣＤＭＡシステムでの利用がある。たとえば、基地局において、ＣＤＭＡ変調を経て移動局から転送された畳込み符号化された情報の復号を行なう際にこの発明を用いることができる。この発明は、移動局においても用いることができる。他の伝送プロトコルや、非通信（たとえば、記録媒体での情報の記録や読み出し）にさえも適用できることが分かっている。
【００３３】
本発明は、図１０に示すようなアルゴリズムを実行するために復号器６０のプログラムを適切に変化させることで、図１に示すような概観の基本システムで実現できる。図１０に示すアルゴリズムを実行するロジックは、復号器６０に格納された１連のミクロインストラクションから構成できる。一方、図１０のアルゴリズムを実行する復号器６０は、離散ロジック構成を用いている。
【００３４】
復号器６０はＴｅｘａｓ Ｉｎｓｔｒｕｍｅｎｔ製のＴＭＳ３２０Ｃ６２０１プロセッサのような１６ビット算術プロセッサで実現でき、メモリ７０は上述のデュアルポートＲＡＭメモリで構成できる。しかし一般に、この発明はｎ＞=２ｘｍの範囲のどんなｎビット算術復号器でも用いることができる。ここでｍは軟入力ワードのビット長である。すなわち、ソフトワードパッキング技術は、プロセッサのワード長が少なくとも２つの軟入力ワードを収容するのに十分な長さであるような、１６ビット算術を用いない他の種類のプロセッサにおいても用いることができる。
【００３５】
さらに、ここに開示されクレームされた基礎を成す原理を保持する修正及び改良も、本発明の範囲と精神の範囲に属する。
【図面の簡単な説明】
【図１】  ビタビ復号器を用いた従来の通信システムの概観を示す図である。
【図２】  トレリスダイアグラムの一部を示す図である。
【図３】  ビタビ復号器における従来の加算−比較−選択モジュールを示す図である。
【図４】  ４ビット軟入力ワードと所望の符号語値との間の距離を如何に決定するかを示す図である。
【図５】  個々のビット値の関数としての４ビット軟入力ワードの信頼度を示す図である。
【図６】  ３つの４ビット軟入力ワードを含むソフト合成ワード（ＩＳＷ)を示す図である。
【図７】  合成符号語マスクワード（ＣＷＭ)を示す図である。
【図８】  ＩＳＷワードとＣＷＭワードの排他的論理和によって生成される合成距離ワード（ＤＷ）を示す図である。
【図９】  乗算を用いるＤＷワードにおける個々のフィールドの加算手法を示す図である。
【図１０】  本発明の典型的な具体例におけるメトリック計算のアルゴリズムを示す図である。
【図１】
0004149674.tif 000002
【図２】
0004149674.tif 000003
【図３】
0004149674.tif 000004
【図４】
0004149674.tif 000005
【図５】
0004149674.tif 000006
【図６】
0004149674.tif 000007
【図７】
0004149674.tif 000008
【図８】
0004149674.tif 000009
【図９】
0004149674.tif 000010
【図１０】
0004149674.tif 000011