(57)【特許請求の範囲】
【請求項１】
半導体ウェーハが上に凸に反ることを防止するための製造方法において、前記ウェーハに酸化膜を形成した後、写真工程を施してウェーハの反りを緩和させ得るように前記酸化膜と前記ウェーハに等間隔に一定したパターンを形成する段階を含み、
前記パターンは、前記半導体ウェーハのスクライブライン上に形成された等間隔の凹部であり、前記凹部の幅は、後続工程で形成される膜の総厚の２倍以上であり、前記凹部の深さは、後続工程で形成される膜の総厚よりも大きいことを特徴とするウェーハの製造方法。
【請求項２】
前記パターンは、回路パターンの未だ形成されていない初期段階のウェーハに施すか、又は、ウェーハに反りが生じる工程前に形成することを特徴とする請求項１に記載のウェーハの製造方法。
【請求項３】
前記工程は、熱処理を伴う工程であることを特徴とする請求項２に記載のウェーハの製造方法。
【請求項４】
前記パターンは島型に形成されることを特徴とする請求項１に記載のウェーハの製造方法。
【請求項５】
製造工程中の半導体ウェーハの反りを防止するための製造方法において、前記ウェーハに酸化膜を形成した後、写真工程を施してウェーハの反りを緩和させ得るように前記酸化膜と前記ウェーハに等間隔で一定したパターンを形成する段階を含み、
前記パターンは、前記半導体ウェーハのスクライブライン上に形成された等間隔の凹部であり、前記凹部の幅は、後続工程で形成される膜の総厚の２倍以上であり、前記凹部の深さは、後続工程で形成される膜の総厚よりも大きいことを特徴とするウェーハの製造方法。
【請求項６】
前記パターンは半導体製造工程中に形成することを特徴とする請求項５に記載のウェーハの製造方法。
【請求項７】
前記パターンは島型に形成されることを特徴とする請求項５に記載のウェーハの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体ウェーハの基板の反りを防止するための製造方法に関し、特に大口径化する半導体ウェーハの基板の反りを防止し得る製造方法に関する。
【０００２】
【従来の技術】
最近、半導体装置の高集積化及び大容量化に伴って、チップのサイズのみならず積層厚さも漸次増加しつつある。チップのサイズの増加による生産性を確保するために半導体ウェーハの口径が漸次増大しつつある。そして、回路設計の高集積化を達成するために積層厚さも漸次増加しつつある。このような積層厚さの増加は多くの工程段階を付け加えることに起因したものであって、これより熱処理工程を含む蒸着工程が加えられることが判る。半導体ウェーハから数多くの工程段階を経て一つの完成チップを製造するためには、写真工程、食刻工程、蒸着工程、熱処理工程などの他にも多くの工程が行われる。
【０００３】
このような工程段階中、半導体ウェーハの強いストレスを受ける。この中でも、約数百又はその以上の高温で施される蒸着工程又は熱処理工程によって半導体ウェーハが反るという問題が生じる。現在量産中の６４ＭのＤＲＡＭでもこのようなウェーハが反るという現象が問題となったことがあり、今後このようなウェーハの反りに対する問題は一層大きくなることが予想される。例えば、ポリシリコンが上面、下面に同一に形成された半導体ウェーハにおいて、パターンはウェーハの上面にのみ形成されるに対して、下面には何のパターンも形成されない。この結果、上面と下面のポリシリコンの熱膨張差によってウェーハが下に凸に反る問題が生じる。
【０００４】
こうしたウェーハの反りを防止するための製造方法が特開平第４−３０２４３２に開示されている。裏面にポリシリコン膜の形成されている半導体ウェーハの基板において、前記裏面のポリシリコン膜に反り防止用の溝を形成する。このような溝を形成することによってウェーハが下方に凸に反るという問題点が防止される。しかし、前記日本特開平第４−３０２４３２のようにポリシリコンに溝を形成する場合、ウェーハの水平が保たれず、従って、露光工程時のフォーカスマージンが小さくなる恐れがある。
【０００５】
一方、半導体ウェーハが上に凸に反ることもある。半導体ウェーハが上方に反るという問題は未だ生じたことはないが、数多くの工程段階を経る現製造工程において見逃すことのできない重要な問題である。
尚、このようなウェーハの反りという現象は、ひどい場合にはウェーハが折れ曲がってしまうという問題にも通じるものである。
【０００６】
【発明が解決しようとする課題】
従って、本発明の目的は、半導体ウェーハが下方に凸に反るという問題を解決し得る半導体ウェーハの製造方法を提供することにある。
本発明の他の目的は、半導体ウェーハが上方に凸に反るという問題点を解決し得る半導体ウェーハの製造方法を提供することにある。
【０００７】
【課題が解決するための手段】
このような目的を達成するために、本発明は、前記ウェーハの上面と下面に第１物質膜を形成する段階と、前記ウェーハの上面の第１物質膜上にのみ第２物質膜を形成する段階と、前記ウェーハの下面に形成された第１物質膜を取り除く段階と、前記ウェーハの上面の第１物質膜上に形成された第２物質膜を取り除く段階とを含むことを特徴とする半導体ウェーハの製造方法を提供する。好ましくは、前記第１物質膜と第２物質膜は食刻選択比の大きい（優れた）物質を用いる。
【０００８】
前記他の目的を達成するために、本発明は、半導体ウェーハの酸化膜を形成する段階と、前記酸化膜に感光膜をパタニングする段階と、前記パタニングされた酸化膜を通じて前記ウェーハを食刻して凹所を形成する段階とを含むことを特徴とする半導体ウェーハの製造方法を提供する。好ましくは、前記製造方法は、半導体ウェーハの反りが生じる工程段階の前に施す。かつ、前記凹所は、等間隔に形成することが好ましい。この凹所は、凹所が線状に延びている溝をも含む概念である。
【０００９】
【発明の実施の形態】
以下、本発明に従う好適な一実施の形態を添付図面を参照しつつ詳細に説明する。なお、図面中、同一な構成要素及び部分には、可能な限り同一な符号及び番号を共通使用するものとする。また、関連する周知技術については適宜説明を省略するものとする。
【００１０】
図１から図４までは半導体ウェーハにおいて、下方に凸に反るという問題点を解決するためのウェーハの製造方法である。
図１を参照すれば、ウェーハ１０の上面と下面に第１物質膜２０が形成されている。前記第１物質膜２０は、例えばポリシリコンであって、化学気相蒸着を用いるため、ウェーハの上面と下面の両方ともに形成される。
【００１１】
図２を参照すれば、前記ウェーハ１０の上面にのみ第２物質膜３０を形成する。前記第２物質膜３０は前記第１物質膜２０とのエッチング速度の比が大きい物質（以下「食刻選択比」の優れている（優秀な）物質という。）より形成することが好ましい。このような第２物質膜３０は、例えば感光性物質（フォトレジスト等）である。
【００１２】
図３を参照すれば、前記ウェーハ１０の下面に形成されている第１物質膜２０を取り除く。
図４を参照すれば、前記第２物質膜３０を取り除くことによって、前記ウェーハ１０の上面に第１物質膜のみが残る。
従来は、ウェーハの下面に形成されたポリシリコンにパターンを形成することによって下方に凸に反ることを防止してきた。しかし、前記パターンによってウェーハの水平が保たれないため、かえって露光工程時フォーカスマージンを小さくするという問題を抱えていた。従って、本発明ではウェーハの下面に形成されている物質膜を取り除くことによってこのような問題点を根本的に解決するようになった。
【００１３】
そして、ウェーハが上方に凸に反る問題点を解決するための製造方法を下記の図５、図６及び図７に示す。
まず、図５はメインチップ２００とスクライブライン３００が存在するウェーハ１００の平面図である。
図５を参照すれば、ウェーハ１００内に多数のメインチップ２００の間にスクライブライン３００が存在する。前記スクライブライン３００は別の工程によって形成するものでなく、各々分離して形成されるメインチップ２００とメインチップ２００との間に自然に形成される領域である。符号‘Ａ’は四つのメインチップ２００の間にスクライブライン３００の形成されている領域を示し、符号‘Ｂ’は前記メインチップ２００の幅を示す。
【００１４】
図６及び図７は本発明の一実施の形態として示した前記‘Ａ’領域の拡大平面図である。
まず、図６を参照すれば、四つのメインチップ２００を縦横に横切るスクライブライン３００が形成されている。そして、前記スクライブライン３００に長い帯状の溝４００が形成されている。そして、図７にも同様に四つのメインチップ２００の間にスクライブライン３００が形成されている。そして、この場合は前記スクライブライン３００内に四角形の凹所５００・５００・・・が形成されている。
【００１５】
このような凹所を形成する方法は、半導体ウェーハに酸化膜を形成した後、前記酸化膜をパタニングするための感光膜をコーティングする。その後、スクライブラインをオープンさせるための写真工程を施して前記酸化膜をパタニングする。次いで、前記感光膜を取り除いた後、前記酸化膜のパターンをマスクとして用いて下部に存在するウェーハのスクライブライン内に凹所を形成する。前記凹所５００は例えば、ライン型、島型など、望む形態で多様に形成することができ、場合によってはチップの内部の余裕空間に形成しても良い。ライン状の凹所を形成した場合には、溝状になることは言うまでもない。
【００１６】
さらに、前記凹所を形成する段階は、回路パターンの未だ形成されていない初期段階のウェーハに施したり、諸工程を行う過程でウェーハの反りの生じる工程前に予め施すことによってウェーハの反りを前もって防止し得る。尚、前記溝・凹所は、メインチップの間に等間隔で一定のパターンに形成することが好ましい。
【００１７】
図８は図６及び図７のＣ−Ｃ’領域を示す断面図である。符号Ｃ−Ｃ’は図６及び図７のスクライブライン３００の絶断線（断面を切る線）であって、図８にはスクライブラインに形成された溝４００又は凹所５００の幅６００及び深さ７００を示す。スクライブライン３００に形成された前記溝４００又は凹所５００の幅６００は、後工程で蒸着される膜の総厚さより少なくとも二倍以上広く形成することが好ましい。なぜならば、半導体製造工程中に蒸着される膜が厚い場合、ウェーハが反ろうとする力を緩和させ得る溝・凹所が陥没し易いからである。さらに、前記溝４００・前記凹所５００の深さ７００は後続工程で蒸着される膜の総厚さより深く形成することが好ましく、これは反りを緩和させる溝・凹所の陥没を防止するためである。
尚、本明細書においてパターンとのみ記載した場合には、凹凸のどちらも含まれる包括的な概念である。
【００１８】
以上のように、本発明の思想による好適な一実施の形態をあげて説明してきたが、本発明の技術的な思想を外れない範囲内では、多様な変化及び変形が実施可能で有るということは、通常な知識を有する者ならば自明に分かるであろう。
【００１９】
【発明の効果】
以上から述べてきたように、本発明では、半導体ウェーハ下面に存在する物質膜を取り除くことによって、半導体ウェーハが下方に反るという問題点を解決又は最小化し得る。かつ、ウェーハのスクライブラインに凹所を形成することによって、半導体ウェーハが上方に凸に反る問題点を解消又は最小化し得る。
【図面の簡単な説明】
【図１】  本発明の一実施の形態として示した半導体ウェーハを製造する方法を示す図である。
【図２】  本発明の一実施の形態として示した半導体ウェーハを製造する方法を示す図である。
【図３】  本発明の一実施の形態として示した半導体ウェーハを製造する方法を示す図である。
【図４】  本発明の一実施の形態として示した半導体ウェーハを製造する方法を示す図である。
【図５】 本発明の一実施の形態として示した通常のウェーハの平面図である。
【図６】 本発明の一実施の形態として示す平面図である。
【図７】 本発明の一実施の形態を示す平面図である。
【図８】 前記図６及び図７のＣ−Ｃ’線による断面図である。
【符号の説明】
１０  ウェーハ
２０  第１物質膜
３０  第２物質膜
１００  ウェーハ
２００  メインチップ
３００  スクライブライン
４００  溝
５００  凹所
【図１】
0004098408.tif 000002
【図２】
0004098408.tif 000003
【図３】
0004098408.tif 000004
【図４】
0004098408.tif 000005
【図５】
0004098408.tif 000006
【図６】
0004098408.tif 000007
【図７】
0004098408.tif 000008
【図８】
0004098408.tif 000009