(57)【特許請求の範囲】
【請求項１】
自動利得制御増幅器（ＡＧＣ）から出力されたバースト状の入力信号に含まれる直流オフセットを補償するための装置であって、
前記入力信号の振幅の変化を検出することにより、当該入力信号の先頭部を規定するためのレベル信号を生成し出力するレベル検出手段と、
前記レベル信号に基づき、前記先頭部に応じた期間の時定数を前記先頭部に応じた期間が終了以後の前記入力信号存続期間の時定数よりも小さくする時定数制御信号を発生し出力する時定数制御手段と、
前記入力信号の値から前記直流オフセットの推定値を減算し補償出力を出力する補償手段と、
前記補償出力を入力し、前記時定数制御信号に対応して変化する時定数で、前記入力信号の直流オフセットを当該補償出力に基づいて推定し、推定値を出力して前記補償手段にフィードバックする推定手段とを備える、直流オフセット補償装置。
【請求項２】
前記レベル信号は、第１の値または第２の値を有する２値信号であり、
前記レベル信号が第１の値から第２の値に変化した時刻を第１時刻とし、
前記レベル信号が第２の値を有する状態であって、前記第１時刻から所定の時間だけ経過した時刻を第２時刻とするとき、
前記時定数制御手段は、第２時刻以後において、前記レベル信号が第２の値を有する状態を保っている期間には前記時定数を最大にするための時定数制御信号を出力することを特徴とする、請求項１に記載の直流オフセット補償装置。
【請求項３】
前記時定数制御手段は、第１時刻から第２時刻までの期間には前記時定数を最小にするための時定数制御信号を発生し出力することを特徴とする、請求項２に記載の直流オフセット補償装置。
【請求項４】
前記時定数制御手段は、第１時刻から第２時刻までの期間には、前記時定数を最小から最大まで連続的あるいは段階的に単調増加させるための時定数制御信号を発生し出力することを特徴とする、請求項２に記載の直流オフセット補償装置。
【請求項５】
前記推定手段は、
前記補償信号を積分し第１積分値を出力する第１積分器と、
前記時定数制御信号に基づいて上限基準値および下限基準値を決定し、前記第１積分値と、決定した上限基準値および下限基準値とをそれぞれ比較し比較出力を出力する比較器と、
前記比較出力を積分し推定値を出力する第２積分器とを含み、
前記比較器は、
前記第１積分値が前記下限基準値より大なるときであって、かつ前記上限基準値より小なるとき、前記比較出力を「０」とし、
前記第１積分値が前記上限基準値以上のとき、前記比較出力を「＋１」とし、
前記第１積分値が前記下限基準値以下のとき、前記比較出力を「−１」とし、
前記第１積分器は、前記比較出力が「＋１」または「−１」であるときは、前記第１積分値をリセットすることを特徴とする、請求項１〜４のいずれかに記載の直流オフセット補償装置。
【請求項６】
前記第１積分器は、
前記補償出力をその振幅に応じて量子化し、量子化信号を生成し出力する量子化器と、
前記第１積分値を保持する第１レジスタと、
前記量子化信号と前記第１レジスタが保持する第１積分値とを加算し、その加算結果を第１積分値とする第１加算器とを有する、請求項５に記載の直流オフセット補償装置。
【請求項７】
前記第１積分器は、
前記補償出力をその振幅に応じて量子化し、量子化信号を生成し出力する量子化器と、
前記量子化信号に基づいて、前記第１積分値を生成し出力する第１アップダウンカウンタとを有し、
前記第１アップダウンカウンタは、前記量子化信号に応じて、カウント方向を変更させることを特徴とする、請求項５に記載の直流オフセット補償装置。
【請求項８】
前記量子化器は、前記補償出力の振幅に応じて、｛「＋１」，「−１」｝の２値または｛「＋１」，「０」，「−１」｝の３値に量子化し量子化信号を出力することを特徴とする、請求項６または７に記載の直流オフセット補償装置。
【請求項９】
前記第２積分器は、
前記推定値を保持する第２レジスタと、
前記比較出力と、前記第２レジスタが保持する推定値とを加算し、その加算結果を推定値とする第２加算器とを有する、請求項５〜８のいずれかに記載の直流オフセット補償装置。
【請求項１０】
前記第２積分器は、前記比較出力に基づいて、前記推定値を生成し出力する第２アップダウンカウンタを有し、
前記第２アップダウンカウンタは、入力した比較出力に応じてカウント方向を変化させることを特徴とする、請求項５〜８のいずれかに記載の直流オフセット補償装置。
【請求項１１】
前記推定手段は、
前記時定数制御信号に応じた補正定数を発生する補正定数発生器と、
前記補償出力に応じて加算するか減算するかを選択する加減算器と、
前記推定値を保持するレジスタとを含み、
前記加減算器は、
前記補償出力が「正」のとき、前記レジスタが保持する推定値と前記補正定数とを加算し、その加算結果を推定値として出力し、
前記補償出力が「負」のとき、前記レジスタが保持する推定値と前記補正定数とを減算し、その減算結果を推定値として出力することを特徴とする、請求項１〜４のいずれかに記載の直流オフセット補償装置。
【請求項１２】
前記推定手段は、
前記時定数制御信号に応じた正の補正定数と負の補正定数とを発生し、前記補償出力に応じて、いずれか一方の補正定数を出力する補正定数発生器と、
前記推定値を保持するレジスタと、
前記補正定数発生器が出力した補正定数と、前記レジスタが保持する推定値とを加算し、その加算結果を推定値として出力する加算器とを含み、
前記補正定数発生器は、
前記補償出力が正のとき、正の補正定数を出力し、
前記補償出力が負のとき、負の補正定数を出力することを特徴とする、請求項１〜４のいずれかに記載の直流オフセット補償装置。
【請求項１３】
自動利得制御増幅器（ＡＧＣ）から出力されたバースト状の入力信号に含まれる直流オフセットを補償するための装置であって、
前記入力信号の振幅の変化を検出することにより、当該入力信号の先頭部を規定するためのレベル信号を生成し出力するレベル検出手段と、
前記レベル信号に基づき、前記先頭部に応じた期間の時定数を前記先頭部に応じた期間が終了以後の前記入力信号存続期間の時定数よりも小さくする時定数制御信号を発生し出力する時定数制御手段と、
前記入力信号の値から前記直流オフセットの推定値を減算し補償出力を出力する補償手段と、
前記入力信号を入力し、前記時定数制御信号に対応して変化する時定数で、当該入力信号の直流オフセットを推定し、推定値を出力して前記補償手段にフィードフォワードする推定手段とを備える、直流オフセット補償装置。
【請求項１４】
前記推定手段は、前記時定数制御信号に応じてタップ係数を変更する低域通過フィルタであることを特徴とする、請求項１３に記載の直流オフセット補償装置。
【請求項１５】
前記レベル検出手段は、前記入力信号を入力し、
前記入力信号の低周波成分を除去した高域通過信号を生成し出力する高域通過フィルタと、
前記高域通過信号を整流した整流出力を生成し出力する整流器と、
前記整流出力の時間変動を低減させた平滑出力を生成し出力する平滑器とを含み、
前記レベル検出手段は、前記平滑出力に基づいてレベル信号を出力することを特徴とする、請求項１〜１４のいずれかに記載の直流オフセット補償装置。
【請求項１６】
前記レベル検出手段は、前記補償出力を入力し、
前記補償出力を整流した整流出力を生成し出力する整流器と、
前記整流出力の時間変動を低減させた平滑出力を生成し出力する平滑器とを含み、
前記レベル検出手段は、前記平滑出力に基づいてレベル信号を出力することを特徴とする、請求項１〜１４のいずれかに記載の直流オフセット補償装置。
【請求項１７】
前記レベル信号は、第１の値または第２の値を有する２値信号であり、
前記レベル検出手段は、前記平滑出力と所定の基準値とを比較し、当該平滑出力が所定の判定時間だけ連続して当該所定の基準値より大となったとき前記レベル信号を第２の値とし、それ以外のとき前記レベル信号を第１の値とすることを特徴とする、請求項１５または１６に記載の直流オフセット補償装置。
【請求項１８】
前記レベル検出手段は、前記入力信号を入力し、
前記入力信号の低周波成分を除去した高域通過信号を生成し出力する高域通過フィルタと、
前記高域通過信号を整流した整流出力を生成し出力する整流器と、
前記整流出力の時間変動を低減させた平滑出力を生成し出力する平滑器と、
前記平滑出力を時間平均し、時間平均した平滑出力に１以上の所定の係数を乗じて成るしきい値を生成し出力するしきい値生成手段と、
前記平滑器から入力した平滑出力と前記しきい値とを比較し、当該平滑出力が当該しきい値より大か小かを表す判定出力を生成し出力する判定手段とを含み、
前記レベル検出手段は、前記判定出力に基づくレベル信号を出力することを特徴とする、請求項１〜１４のいずれかに記載の直流オフセット補償装置。
【請求項１９】
前記レベル信号は、第１の値または第２の値を有する２値信号であり、
前記レベル検出手段は、前記判定出力が所定の判定時間だけ連続して大を表す値となったとき、前記レベル信号を第２の値とし、それ以外のとき前記レベル信号を第１の値とすることを特徴とする、請求項１８に記載の直流オフセット補償装置。
【請求項２０】
前記レベル信号は、第１の値または第２の値を有する２値信号であり、
前記レベル検出手段は、前記入力信号を入力し、
前記入力信号の低周波成分を除去した高域通過信号を生成し出力する高域通過フィルタと、
前記高域通過信号を整流した整流出力を生成し出力する整流器と、
前記整流出力の時間変動を低減させた平滑出力を生成し出力する平滑器と、
前記平滑出力を時間平均し１以上の所定の係数を乗じて成るしきい値を生成し出力するしきい値生成手段と、
前記しきい値を所定の判定時間以上遅延させて遅延しきい値を生成し出力する遅延手段と、
前記平滑出力を前記遅延しきい値と比較し、前記しきい値より大か小かを表す判定出力を生成し出力する判定手段とを含み、
前記レベル検出手段は、前記判定出力が所定の判定時間だけ連続して大を表す値となったとき前記レベル信号を第２の値とし、それ以外のとき前記レベル信号を第１の値とすることを特徴とする、請求項１〜１４のいずれかに記載の直流オフセット補償装置。
【請求項２１】
自動利得制御増幅器（ＡＧＣ）から出力されたバースト状の入力信号に含まれる直流オフセットを推定して補償する装置であって、
前記入力信号の振幅の変化に基づいて時定数を制御する時定数制御手段と、
前記入力信号の値から前記直流オフセットの推定値を減算し補償出力を出力する補償手段と、
前記時定数で、前記入力信号の直流オフセットを前記補償出力に基づいて推定し、推定値を出力する推定手段とを備え、
前記時定数制御手段は、前記入力信号の振幅の変化に基づいて規定した前記入力信号の先頭部の入力開始時点から所定期間において、前記時定数を前記所定期間終了時刻以後の入力信号存続期間の時定数よりも小さい値に制御する直流オフセット補償装置。
【請求項２２】
自動利得制御増幅器（ＡＧＣ）から出力されたバースト状の入力信号に含まれる直流オフセットを推定する際の時定数を制御する制御方法であって、
前記入力信号の入力開始により前記入力信号の振幅が基準値を超えた場合に、前記入力信号の振幅が基準値を超えた時点から所定の期間に亘って前記時定数を前記所定の期間終了後の値よりも小さい値に制御する制御方法。
【請求項２３】
前記所定の期間は、前記入力信号の振幅が前記基準値を下回った第１時刻から前記第１時刻から所定時間経過後の第２時刻までの期間を含む請求項２２記載の制御方法。
【請求項２４】
前記基準値は、所定の値である請求項２２記載の制御方法。
【請求項２５】
前記基準値は、過去の入力信号の振幅に基づいて決定される請求項２２記載の制御方法。
【請求項２６】
推定に用いる時定数を変化させながら自動利得制御増幅器（ＡＧＣ）から出力されたバースト状の入力信号に含まれる直流オフセットを推定し、補償する直流オフセット補償装置であって、
前記入力信号の入力開始により前記入力信号の振幅が基準値を超えた場合に、前記入力信号の振幅が基準値を超えた時点から所定の期間に亘って前記時定数を前記所定の期間終了後の値よりも小さい値とする時定数制御手段を備えた直流オフセット補償装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、直流オフセット補償装置に関し、より特定的には、自動利得制御機能によって増幅された受信信号や検波信号等に含まれる直流オフセット成分を自動的に除去する直流オフセット補償装置に関する。
【０００２】
【従来の技術】
電圧レベルの低い信号を受信する際、増幅器やＡ／Ｄ変換器により生じる直流オフセット成分は、正確な信号受信を妨げる大きな要因となる。そのため、受信信号の直流オフセット成分を除去することは重要である。それゆえに、受信信号の直流オフセット成分を除去するための直流オフセット補償装置が、受信機には設置される。従来の直流オフセット補償装置として、例えば「特開昭６２−５３０２３」号公報に開示されたものがある。以下、図面を参照しながら従来の直流オフセット補償装置について説明する。
【０００３】
図２１は、従来の直流オフセット補償装置の構成を示すブロック図である。図２１において、直流オフセット補償装置は、加算器１０１と、Ａ／Ｄ変換器（ＡＤＣ）１０２と、チャージポンプ１０３とを備える。直流オフセット補償装置には、帯域制限され、振幅分布の平均が「０」となる広帯域信号であるアナログ入力信号ａｉｎが入力する。アナログ入力信号ａｉｎは、加算器１０１で補正信号ｐｏｕｔと加算され、Ａ／Ｄ変換器１０２でディジタル出力ｄｏｕｔに変換される。チャージポンプ１０３は、ディジタル出力ｄｏｕｔの最上位ビット（ＭＳＢ；Ｍｏｓｔ  Ｓｉｇｎｉｆｉｃａｎｔ  Ｂｉｔ）ｓｇｎを入力し、これを積分して補正信号ｐｏｕｔとする。ここで、ディジタル出力ｄｏｕｔは２の補数で表現されていることから、その最上位ビットｓｇｎはディジタル出力ｄｏｕｔの符号を表す。すなわち、最上位ビットｓｇｎは、デジタル出力ｄｏｕｔが正のとき「０」に、デジタル出力ｄｏｕｔが負のとき「１」になる。したがって、デジタル出力ｄｏｕｔが平均的に負の側に偏っていると、チャージポンプ１０３は「１」を積分することとなるので、補正信号ｐｏｕｔは徐々に増加する。これに応じて、加算器１０１が出力する信号の電圧レベルは正の側に動く。そのため、ディジタル出力ｄｏｕｔも徐々に正の側に動き、当該デジタル出力の偏りが自動的に補正されることになる。これによって、直流オフセット補償装置は、直流オフセット成分の無いディジタル出力ｄｏｕｔを出力する。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記のような構成の直流オフセット補償装置が自動利得制御増幅器（以下、ＡＧＣ（Ａｕｔｏｍａｔｉｃ  Ｇａｉｎ  Ｃｏｎｔｒｏｌ）増幅器と称する）を有する受信機に適用されると、以下に述べるような問題が生じる。
【０００５】
図２２は、図２１に示す直流オフセット補償装置がＡＧＣ増幅器を有する受信機に適用される際の問題点を説明するための図である。図２２（ａ）は、ＡＧＣ増幅器に入力する信号の時間波形を模式的に示している。図２２（ｂ）は、ＡＧＣ増幅器の利得の時間変化を示している。図２２（ｃ）は、ＡＧＣ増幅器が出力する信号の時間波形を模式的に示している。図２２（ｄ）は、ＡＧＣ増幅器が出力する信号（図２２（ｃ）参照）を従来の直流オフセット補償装置に加えたときのディジタル出力ｄｏｕｔに含まれる直流オフセット成分の電圧レベルの時間変化を示している。
【０００６】
図２２（ａ）において、ＡＧＣ増幅器に入力する入力信号は、前述したように、帯域制限され、振幅分布の平均が「０」となる広帯域信号である。しかしながら、この入力信号は、直流オフセット成分（一点鎖線参照）を含むため正の側に偏る。なお、図２２（ａ）では、入力信号の包絡線（斜線部参照）だけを示している。
【０００７】
図２２（ｂ）において、ＡＧＣ増幅器の利得は、受信信号が急激に立ち上がる場合、その先頭部において高利得から低利得へと変化する。その先頭部において高利得となるのは、ＡＧＣ増幅器が受信した信号の振幅を一定の電圧レベルに保つように利得を制御するからである。また、ＡＧＣ増幅器は、適正な利得に制御するまで多少の時間を要する。そのため、ＡＧＣ増幅器が出力する信号は、図２２（ｃ）に示すように、先頭部において振幅が非常に大きくなり、その後一定の振幅に収束する。なお、図２２（ｃ）においても、出力信号の包絡線（斜線部参照）だけを図示している。
【０００８】
上記のように、ＡＧＣ増幅器に入力する信号が一定の直流オフセット成分を含む場合、ＡＧＣ増幅器が出力する信号に現れる直流オフセット成分は、利得の変化に応じて大きく変化する。すなわち、図２２（ｃ）に示すように、信号の先頭部において直流オフセット成分の電圧レベルが大きく変化することになる（一点鎖線部参照）。しかも、いろいろな強度の信号が受信されると、ＡＧＣ増幅器の出力信号に現れる直流オフセット成分の大きさが信号毎に異なってしまう。
【０００９】
このような状況で、従来の直流オフセット補償装置を使用すると、信号を歪ませないように十分大きな時定数を持たせているため、図２２（ｄ）に示すように、信号の先頭部で大きく変化した直流オフセット成分を速やかに補償することができず、ディジタル出力ｄｏｕｔ中に長時間直流オフセット成分が残ることになる。逆に、信号の先頭部で速やかに直流オフセット成分を補償できるように時定数を小さく定めると、信号自身の変化に追従してしまい、信号を歪ませることになる。加えて、信号の先頭部では、振幅が非常に大きく、しかも飽和したり歪んでいたりすることが多い。そのため、時定数が小さいと直流オフセット補償装置の動作が乱され、誤動作の原因となる。
【００１０】
それゆえに、本発明の目的は、ＡＧＣ増幅器を有する受信機で急激に立ち上がる信号を受信する場合に、信号の先頭部における速やかな直流オフセット補償と、その後の信号を歪ませない安定した直流オフセット補償とを両立する直流オフセット補償装置を提供することである。
【００１１】
【課題を解決するための手段および効果】
第１の発明は、自動利得制御増幅器（ＡＧＣ）から出力されたバースト状の入力信号に含まれる直流オフセットを補償するための装置であって、
入力信号の振幅の変化を検出することにより、当該入力信号の先頭部を規定するためのレベル信号を生成し出力するレベル検出手段と、
レベル信号に基づき、前記先頭部に応じた期間の時定数を前記先頭部に応じた期間が終了以後の前記入力信号存続期間の時定数よりも小さくする時定数制御信号を発生し出力する時定数制御手段と、
入力信号の値から直流オフセットの推定値を減算し補償出力を出力する補償手段と、
補償出力を入力し、時定数制御信号に対応して変化する時定数で、入力信号の直流オフセットを当該補償出力に基づいて推定し、推定値を出力して補償手段にフィードバックする推定手段とを備える。
【００１２】
第１の発明では、レベル検出手段は、入力信号の振幅の変化を検出する。時定数制御手段は、入力信号の先頭部に応じた期間においては時定数を変化させるための時定数制御信号を生成する。これに応じて、推定手段は、時定数制御信号に対応する時定数で、入力した補償出力に基づいて直流オフセットを推定する。したがって、推定手段は、入力信号の先頭部に応じた期間においては直流オフセットを推定する速度（時定数）を変更することができる。これによって、入力信号の先頭部における高速な直流オフセット補償と、それ以外の部分における安定した直流オフセット補償とを両立した直流オフセット補償装置を構成することができる。
【００１３】
第２の発明は、第１の発明において、レベル信号は、第１の値または第２の値を有する２値信号であり、
レベル信号が第１の値から第２の値に変化した時刻を第１時刻とし、
レベル信号が第２の値を有する状態であって、第１時刻から所定の時間だけ経過した時刻を第２時刻とするとき、
時定数制御手段は、第２時刻以後において、レベル信号が第２の値を有する状態を保っている期間には時定数を最大にするための時定数制御信号を出力することを特徴とする。
【００１４】
第２の発明では、レベル検出手段は、入力信号の振幅の変化に応じて、第１の値または第２の値を有するレベル信号を生成する。時定数制御手段は、第２時刻以後において、レベル検出手段から第２の値を有するレベル信号を入力し続けている期間には、時定数を最大にするための時定数制御信号を生成し出力する。したがって、推定手段は、時定数を最大にするための時定数制御信号を入力しているとき、時定数を最大にして直流オフセットを推定する。これによって、直流オフセット補償装置は、第２時刻以降において入力信号の直流オフセットが０付近に収束したときには、安定した直流オフセット補償を行うことができる。
【００１５】
第３の発明は、第２の発明において、時定数制御手段は、第１時刻から第２時刻までの期間には時定数を最小にするための時定数制御信号を発生し出力することを特徴とする。
【００１６】
第３の発明では、時定数制御手段は、第１時刻から第２時刻までの期間において、時定数を最小にするための時定数制御信号を生成し出力する。したがって、推定手段は、時定数を最小にするための時定数制御信号を入力しているとき、時定数を最小にして直流オフセットを推定する。これによって、直流オフセット補償装置は、第１時刻から第２時刻までの期間においては高速な直流オフセット補償を行うことができる。
【００１７】
第４の発明は、第２の発明において、時定数制御手段は、第１時刻から第２時刻までの期間には、時定数を最小から最大まで連続的あるいは段階的に単調増加させるための時定数制御信号を発生し出力することを特徴とする。
【００１８】
第４の発明では、時定数制御手段は、第１時刻から第２時刻までの期間には、時定数を最小から最大まで連続的あるいは段階的に単調増加させるための時定数制御信号を生成し出力する。したがって、推定手段は、時定数を最小にするための時定数制御信号を入力してから、当該時定数制御信号の変化に応じて時定数を変更して直流オフセットを推定する。これによって、直流オフセット補償装置は、第１時刻から第２時刻までの期間において、高速かつ精密な直流オフセット補償を行うことができる。
【００１９】
第５の発明は、第１〜第４のいずれかの発明において、推定手段は、
補償信号を積分し第１積分値を出力する第１積分器と、
時定数制御信号に基づいて上限基準値および下限基準値を決定し、第１積分値と、決定した上限基準値および下限基準値とをそれぞれ比較し比較出力を出力する比較器と、
比較出力を積分し推定値を出力する第２積分器とを含み、
比較器は、
第１積分値が下限基準値より大なるときであって、かつ上限基準値より小なるとき、比較出力を「０」とし、
第１積分値が上限基準値以上のとき、比較出力を「＋１」とし、
第１積分値が下限基準値以下のとき、比較出力を「−１」とし、
第１積分器は、比較出力が「＋１」または「−１」であるときは、第１積分値をリセットすることを特徴とする。
【００２０】
第５の発明では、比較器は、第１積分値と、決定した上限基準値および下限基準値とをそれぞれ比較する。このとき、比較器は、第１積分値が下限基準値より大なるときであって、かつ上限基準値より小なるときは比較出力を「０」とする。比較器は、第１積分値が上限基準値以上のときは比較出力を「＋１」する。比較器は、第１積分値が下限基準値以下のときは比較出力を「−１」とする。第２積分器は、比較出力を積分し、推定値を生成する。したがって、推定手段は、時定数制御信号に応じて異なる比較出力を生成し、これを累積加算した推定値を生成する。これによって、比較器は、時定数制御信号が小さい値を有する場合、「＋１」あるいは「−１」で表される比較出力を出力する頻度が高くなる。また、推定手段は、「＋１」あるいは「−１」で表される比較出力が出力される頻度に応じて、直流オフセットを推定する速度（時定数）を早くすることができる。
【００２１】
第６の発明は、第５の発明において、第１積分器は、
補償出力をその振幅に応じて量子化し、量子化信号を生成し出力する量子化器と、
第１積分値を保持する第１レジスタと、
量子化信号と第１レジスタが保持する第１積分値とを加算し、その加算結果を第１積分値とする第１加算器とを有する。
【００２２】
第６の発明では、量子化器は、補償出力をその振幅に応じて量子化する。第１レジスタは、第１積分値を保持する。第１加算器は、量子化信号と第１レジスタが保持する第１積分値とを加算し、その加算結果を第１積分値とする。したがって、第１積分器は、補償出力を累積加算することとなる。
【００２３】
第７の発明は  第５の発明において、第１積分器は、
補償出力をその振幅に応じて量子化し、量子化信号を生成し出力する量子化器と、
量子化信号に基づいて、第１積分値を生成し出力する第１アップダウンカウンタとを有し、
第１アップダウンカウンタは、量子化信号に応じて、カウント方向を変更させることを特徴とする。
【００２４】
第７の発明では、第１積分器は、第１アップダウンカウンタを含み、これによって補償出力を累積加算する。そのため、第１積分器の構成部を減らすことができ、直流オフセット補償装置の回路構成を簡単かつ小型にすることができる。
【００２５】
第８の発明は、第６または第７の発明において、量子化器は、補償出力の振幅に応じて、｛「＋１」，「−１」｝の２値または｛「＋１」，「０」，「−１」｝の３値に量子化し量子化信号を出力することを特徴とする。
【００２６】
第８の発明では、量子化器は、補償出力の振幅に応じて２値あるいは３値に量子化する。したがって、推定手段が直流オフセットを推定する際に、補償出力の振幅が無関係となる。これによって、入力信号の先頭部が大振幅である信号などの直流オフセット補償を行うときに誤作動が起こりにくくなる。
【００２７】
第９の発明は、第５〜第８のいずれかの発明において、第２積分器は、
推定値を保持する第２レジスタと、
比較出力と、第２レジスタが保持する推定値とを加算し、その加算結果を推定値とする第２加算器とを有する。
【００２８】
第９の発明では、第２レジスタは、推定値を保持する。加算器は、比較出力と第２レジスタが保持する推定値とを加算し、その加算結果を推定値とする。したがって、第２積分器は、比較出力を積分し推定値を出力する。
【００２９】
第１０の発明は、第５〜第８のいずれかの発明において、第２積分器は、比較出力に基づいて、推定値を生成し出力する第２アップダウンカウンタを有し、
第２アップダウンカウンタは、入力した比較出力に応じてカウント方向を変化させることを特徴とする。
【００３０】
第１０の発明では、第２積分器は、第２アップダウンカウンタを含み、これによって比較出力を累積加算する。そのため、第２積分器の構成部を減らすことができ、直流オフセット補償装置の回路構成を簡単かつ小型にすることができる。
【００３１】
第１１の発明は、第１〜第４の発明において、推定手段は、
時定数制御信号に応じた補正定数を発生する補正定数発生器と、
補償出力に応じて加算するか減算するかを選択する加減算器と、
推定値を保持するレジスタとを含み、
加減算器は、
補償出力が「正」のとき、レジスタが保持する推定値と補正定数とを加算し、その加算結果を推定値として出力し、
補償出力が「負」のとき、レジスタが保持する推定値と補正定数とを減算し、その減算結果を推定値として出力することを特徴とする。
【００３２】
第１１の発明では、補正定数発生器は、加減算器を含んでおり、当該加減算器は、補償出力の符号に基づいて加算するか減算するかを選択する。したがって、補正定数発生器は、正負をそれぞれ示す補正定数を発生する必要がなくなる。これによって、補正定数発生器の構成部を減らすことができ、直流オフセット補償装置の回路構成を簡単かつ小型にすることができる。
【００３３】
第１２の発明は、第１〜第４の発明において、推定手段は、
時定数制御信号に応じた正の補正定数と負の補正定数とを発生し、補償出力に応じて、いずれか一方の補正定数を出力する補正定数発生器と、
推定値を保持するレジスタと、
補正定数発生器が出力した補正定数と、レジスタが保持する推定値とを加算し、その加算結果を推定値として出力する加算器とを含み、
補正定数発生器は、
補償出力が正のとき、正の補正定数を出力し、
補償出力が負のとき、負の補正定数を出力することを特徴とする。
【００３４】
第１２の発明では、補正定数発生器は、時定数制御信号に応じて正の補正定数と負の補正定数とを発生する。したがって、正の補正定数と負の補正定数とを独立的に設定することができる。さらに、推定手段は加算器から構成されるため、直流オフセット補償装置の回路構成を簡単かつ小型にすることができる。
【００３５】
第１３の発明は、自動利得制御増幅器（ＡＧＣ）から出力されたバースト状の入力信号に含まれる直流オフセットを補償するための装置であって、
入力信号の振幅の変化を検出することにより、当該入力信号の先頭部を規定するためのレベル信号を生成し出力するレベル検出手段と、
レベル信号に基づき、前記先頭部に応じた期間の時定数を前記先頭部に応じた期間が終了以後の前記入力信号存続期間の時定数よりも小さくする時定数制御信号を発生し出力する時定数制御手段と、
入力信号の値から直流オフセットの推定値を減算し補償出力を出力する補償手段と、
入力信号を入力し、時定数制御信号に対応して変化する時定数で、当該入力信号の直流オフセットを推定し、推定値を出力して補償手段にフィードフォワードする推定手段とを備える。
【００３６】
第１３の発明では、レベル検出手段は、入力信号の振幅の変化を検出する。時定数制御手段は、入力信号の先頭部に応じた期間においては時定数を変化させるための時定数制御信号を生成する。これに応じて、推定手段は、時定数制御信号に対応する時定数で、入力した入力信号から直流オフセットを推定する。したがって、推定手段は、入力信号の先頭部に応じた期間においては直流オフセットを推定する速度を変更することができる。これによって、入力信号の先頭部における高速な直流オフセット補償と、それ以外の部分における安定した直流オフセット補償とを両立した直流オフセット補償装置を構成することができる。
【００３７】
第１４の発明は、第１３の発明において、推定手段は、時定数制御信号に応じてタップ係数を変更する低域通過フィルタであることを特徴とする。
【００３８】
第１４の発明では、推定手段は、時定数制御信号と、入力信号とに応じて適応的にタップ係数を変更することが可能な低域通過フィルタである。したがって、推定手段は、時定数制御信号に応じて直流オフセット成分を推定する速度（時定数）を変更することができる。これによって、入力信号の先頭部におけるより高速な直流オフセット補償と、それ以外の部分における安定した直流オフセット補償とを両立した直流オフセット補償装置を構成することができる。
【００３９】
第１５の発明は、第１〜第１４のいずれかの発明において、レベル検出手段は、入力信号を入力し、
入力信号の低周波成分を除去した高域通過信号を生成し出力する高域通過フィルタと、
高域通過信号を整流した整流出力を生成し出力する整流器と、
整流出力の時間変動を低減させた平滑出力を生成し出力する平滑器とを含み、
レベル検出手段は、平滑出力に基づいてレベル信号を出力することを特徴とする。
【００４０】
第１５の発明では、高域通過フィルタは、入力信号の低周波成分を除去した高域通過信号を生成し出力する。整流器は、高域通過信号を整流した整流出力を生成し出力する。平滑器は、整流出力の時間変動を低減させた平滑出力を生成し出力する。したがって、レベル検出手段は、平滑出力に応じたレベル信号を出力するため、ＡＧＣ増幅器から入力した入力信号の先頭部を検出することができる。
【００４１】
第１６の発明は、第１〜第１４のいずれかの発明において、レベル検出手段は、補償出力を入力し、
補償出力を整流した整流出力を生成し出力する整流器と、
整流出力の時間変動を低減させた平滑出力を生成し出力する平滑器とを含み、
レベル検出手段は、平滑出力に基づいてレベル信号を出力することを特徴とする。
【００４２】
第１６の発明では、整流器は、補償出力を整流した整流出力を生成し出力する。これに応じて、平滑器は、整流出力の時間変動を低減させた平滑出力を生成し出力する。したがって、レベル検出手段は、平滑出力に基づくレベル信号を出力するため、ＡＧＣ増幅器から入力した入力信号の先頭部を検出することができる。さらに、補償出力は直流オフセット成分がほとんど除去されているため高域通過フィルタを必要としない。これによって、レベル検出手段の構成部を減らすことができ、直流オフセット補償装置の回路構成を簡単かつ小型にできる。
【００４３】
第１７の発明は、第１５または第１６の発明において、レベル信号は、第１の値または第２の値を有する２値信号であり、
レベル検出手段は、平滑出力と所定の基準値とを比較し、当該平滑出力が所定の判定時間だけ連続して当該所定の基準値より大となったときレベル信号を第２の値とし、それ以外のときレベル信号を第１の値とすることを特徴とする。
【００４４】
第１７の発明では、レベル検出手段は、平滑出力を所定の基準値と比較し、平滑出力が所定の判定時間だけ連続して所定の基準値より大となったときのみレベル信号を第２の値とする。したがって、平滑出力が雑音や信号の変動により瞬間的に基準値を越えても、誤ったレベル信号を生成することが無いので、レベル検出手段の誤動作の確率を小さくすることができる。
【００４５】
第１８の発明は、第１〜第１４のいずれかの発明において、レベル検出手段は、入力信号を入力し、
入力信号の低周波成分を除去した高域通過信号を生成し出力する高域通過フィルタと、
高域通過信号を整流した整流出力を生成し出力する整流器と、
整流出力の時間変動を低減させた平滑出力を生成し出力する平滑器と、
平滑出力を時間平均し、時間平均した平滑出力に１以上の所定の係数を乗じて成るしきい値を生成し出力するしきい値生成手段と、
平滑器から入力した平滑出力としきい値とを比較し、当該平滑出力が当該しきい値より大か小かを表す判定出力を生成し出力する判定手段とを含み、
レベル検出手段は、判定出力に基づくレベル信号を出力することを特徴とする。
【００４６】
第１８の発明では、しきい値生成手段は、平滑出力を時間平均し１以上の所定の係数を乗じて成るしきい値を生成し出力する。レベル判定手段は、平滑出力が上記しきい値より大か小かの判定結果に基づいてレベル信号を出力する。したがって、信号の先頭部で平滑出力のレベルが十分大きくならない場合でも、信号の先頭部を的確に検出することができる。
【００４７】
第１９の発明は、第１８の発明において、レベル信号は、第１の値または第２の値を有する２値信号であり、
レベル検出手段は、判定出力が所定の判定時間だけ連続して大を表す値となったとき、レベル信号を第２の値とし、それ以外のときレベル信号を第１の値とすることを特徴とする。
【００４８】
第１９の発明では、レベル検出手段は、判定出力が所定の判定時間だけ連続して大を表す値となったときのみレベル信号を第２の値とする。したがって、平滑出力が雑音や信号の変動により瞬間的に基準値を越えても、誤ったレベル信号を生成することが無いので、レベル検出手段の誤動作の確率を小さくすることができる。
【００４９】
第２０の発明は、第１〜第１４のいずれかの発明において、レベル信号は、第１の値または第２の値を有する２値信号であり、
レベル検出手段は、入力信号を入力し、
入力信号の低周波成分を除去した高域通過信号を生成し出力する高域通過フィルタと、
高域通過信号を整流した整流出力を生成し出力する整流器と、
整流出力の時間変動を低減させた平滑出力を生成し出力する平滑器と、
平滑出力を時間平均し１以上の所定の係数を乗じて成るしきい値を生成し出力するしきい値生成手段と、
しきい値を所定の判定時間以上遅延させて遅延しきい値を生成し出力する遅延手段と、
平滑出力を遅延しきい値と比較し、しきい値より大か小かを表す判定出力を生成し出力する判定手段とを含み、
レベル検出手段は、判定出力が所定の判定時間だけ連続して大を表す値となったときレベル信号を第２の値とし、それ以外のときレベル信号を第１の値とすることを特徴とする。
【００５０】
第２０に発明では、しきい値生成手段は、平滑出力を時間平均し１以上の所定の係数を乗じて成るしきい値を生成し出力する。遅延手段は、しきい値を所定の判定時間以上遅延させて遅延しきい値を生成し出力する。レベル判定手段は、平滑出力が上記遅延しきい値より所定の判定時間だけ連続して大となったときのみレベル信号を第２の値とする。したがって、信号の先頭部において、しきい値が信号のレベル変動に追従して変動しても、遅延しきい値は、判定時間の間は、レベル変動の影響を受けずに変動前の値を保持しているため、信号の先頭部の検出における誤動作を防ぐことができる。
【００５１】
第２１の発明は、自動利得制御増幅器（ＡＧＣ）から出力されたバースト状の入力信号に含まれる直流オフセットを推定して補償する装置であって、
入力信号の振幅の変化に基づいて時定数を制御する時定数制御手段と、
入力信号の値から直流オフセットの推定値を減算し補償出力を出力する補償手段と、
時定数で、入力信号の直流オフセットを補償出力に基づいて推定し、推定値を出力する推定手段とを備え、
時定数制御手段は、入力信号の振幅の変化に基づいて規定した入力信号の先頭部の入力開始時点から所定期間において、時定数を所定期間終了時刻以後の入力信号存続期間の時定数よりも小さい値に制御する。
【００５２】
第２２の発明は、自動利得制御増幅器（ＡＧＣ）から出力されたバースト状の入力信号に含まれる直流オフセットを推定する際の時定数を制御する制御方法であって、
入力信号の入力開始により入力信号の振幅が基準値を超えた場合に、入力信号の振幅が基準値を超えた時点から所定の期間に亘って時定数を所定の期間終了後の値よりも小さい値に制御する。
【００５３】
第２３の発明は、第２２の発明において、所定の期間は、入力信号の振幅が基準値を下回った第１時刻から第１時刻から所定時間経過後の第２時刻までの期間を含む。
【００５４】
第２４の発明は、第２２の発明において、基準値は、所定の値である。
【００５５】
第２５の発明は、第２２の発明において、基準値は、過去の入力信号の振幅に基づいて決定される。
【００５６】
第２６の発明は、推定に用いる時定数を変化させながら自動利得制御増幅器（ＡＧＣ）から出力されたバースト状の入力信号に含まれる直流オフセットを推定し、補償する直流オフセット補償装置であって、
入力信号の入力開始により入力信号の振幅が基準値を超えた場合に、入力信号の振幅が基準値を超えた時点から所定の期間に亘って時定数を所定の期間終了後の値よりも小さい値とする時定数制御手段を備える。
【００５７】
【発明の実施の形態】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る直流オフセット補償装置の構成を示すブロック図である。図１において、直流オフセット補償装置は、補償器１と、レベル検出器２と、時定数制御回路３と、推定器４とを備える。補償器１は、ＡＧＣ増幅器（図示せず）から入力した入力信号ａ（図２０（ａ）参照）と、推定器４から入力した推定値ｄとを減算する。補償器１は、その減算結果を補償出力ｅとして出力する。推定器４は、補償出力ｅを入力し、推定値ｄを生成する。具体的には、推定器４は、補償出力ｅの直流オフセット成分が正であれば推定値ｄを増加させ、補償出力ｅの直流オフセット成分が負であれば推定値ｄを減少させる。補償器１と推定器４とは、フィードバック制御ループを構成していることとなり、結果として補償出力ｅの直流オフセット成分は０に収束する。すなわち、推定値ｄは、入力信号ａの直流オフセット成分の値に収束することとなる。また、入力信号ａは、レベル検出器２にも供給されている。レベル検出器２は、入力信号ａの振幅の変化に応じて、「高」を表す第１の値または「低」を表す第２の値を有するレベル信号ｂを生成し、時定数制御回路３へ出力する。ここで「高」および「低」は、例えば論理回路の「ＨＩＧＨ」および「ＬＯＷ」によりそれぞれ表現される。時定数制御回路３は、レベル信号ｂに基づいて時定数制御信号ｃを生成し、推定器４へ供給する。推定器４は、この時定数制御信号ｃに基づいて推定動作の時定数を変化させる。
【００５８】
以下、第１の実施の形態の直流オフセット補償装置の構成および動作を、図２〜図８を参照しながらより詳しく説明する。図２〜図７は図１に示す直流オフセット補償装置の各部のより詳細な構成を示す図である。また、図８は、図１に示す直流オフセット補償装置の要部における波形を摸式的に示した図である。図８（ａ）は、直流オフセット補償装置に入力する信号（入力信号ａ）の時間波形を示している。なお、図８（ａ）において、入力信号ａは、図２０（ｃ）に示すものと同一であるためその説明を省略する。なお、図８（ｂ）〜（ｆ）については、適時説明する。
【００５９】
図２は、図１に示すレベル検出器２の詳細な構成を示すブロック図である。図２において、レベル検出器２は、高域通過フィルタ２１と、整流器２２と、平滑器２３と、比較器（請求項における判定手段に相当）２４と、シフトレジスタ２５と、論理積回路２６とを含む。高域通過フィルタ２１は、入力信号ａにおける直流付近の低域成分を除去し、高域通過信号ａ１を生成する。高域通過フィルタ２１は、入力信号ａの直流オフセット成分によりレベル検出器２が誤動作するのを防止するためのものである。整流器２２は、高域通過信号ａ１の絶対値を算出し整流出力ａ２を生成する。平滑器２３は、整流出力ａ２の波形を滑らかにして平滑出力ａ３を生成するための低域通過フィルタまたは積分器である。平滑出力ａ３は、一定のサンプル時間毎にサンプル値の列として出力される。比較器２４は、平滑出力ａ３が所定の基準値より大か小かを、サンプル時間毎に比較判定する。比較器２４は、この比較判定の結果、平滑出力ａ３が基準値より大きい場合に「１」の値を、また、平滑出力ａ３が基準値より小さい場合に「０」の値を有する比較出力ｂ０（判定出力ｂ０）を出力する。シフトレジスタ２５は、比較出力ｂ０をサンプル時間毎に入力しながら内容をシフトし、最近の３ビット分の比較出力ｂ０を蓄えて並列に出力する。論理積回路２６は、この３ビット分の比較出力ｂ０から論理積を求める。論理積回路２６は、求めた論理積が「１」の場合に「高」を、また、「０」の場合に「低」を表すレベル信号ｂ（図８（ｂ）参照）を生成し、これを時定数制御回路３に出力する。つまり、レベル信号ｂは、比較出力ｂ０が３サンプル連続して「１」であった場合に「高」になり、それ以外の場合に「低」になる。ここで、所定の基準値は、利得が一定に収束した状態のＡＧＣ増幅器が出力する信号を、上記レベル検出器２の入力信号ａとしたときに、平滑器２３の出力として得られる平滑出力ａ３の電圧レベルより高い値（好ましくは１．５倍ないし３倍程度）に設定されている。
【００６０】
上述したシフトレジスタ２５と論理積回路２６とは、雑音等の影響によってレベル検出器２が誤動作することを防ぐ目的で設けられている。すなわち、レベル検出器２は、雑音等により瞬間的に比較出力ｂ０が「１」になった場合にレベル信号ｂを「低」のままにしておき、本来の信号のレベル変化の場合には比較出力ｂ０が「１」の状態が一定期間持続する性質を利用してレベル信号ｂを「高」にする。これによって、レベル検出器２は誤動作しなくなる。なお、上述したシフトレジスタ２５と論理積回路２６とのビット数は３としたが、このビット数は３に限るものではなく、システムの設計要件に応じて定められるべきものである。また、シフトレジスタ２５と論理積回路２６とを省略し、平滑器出力ａ３をそのままレベル信号ｂとすることもできる（この場合、上記ビット数を０としたことに相当する）。また、ビット数を大きくするほど、雑音等により誤ってレベル信号ｂが「高」になる確率を小さくできる反面、本来の信号のレベル変化の検出を失敗する確率が大きくなる。
【００６１】
ここで、レベル信号ｂについて説明する。図８（ｂ）は、レベル検出器２が生成するレベル信号ｂの時間波形を示している。レベル検出器２に入力信号ａ（図８（ａ）参照）が入力されると、その先頭部、すなわちＡＧＣ増幅器の利得が収束するまでの期間において、当該入力信号ａの振幅が大きくなる。したがって、図８に示すレベル信号ｂは、入力信号ａの先頭部における短時間だけ「高」になり、それ以外の期間には「低」となる。
【００６２】
図３は、図１に示す時定数制御回路３の詳細な構成を示すブロック図である。図３において、時定数制御回路３は、カウンタ３１を含む。カウンタ３１は、０から２の（ｎ−１）乗まで一定時間毎にカウントアップするカウンタであり、カウント値が２の（ｎ−１）乗に達すると停止するよう構成されている。より詳細には、カウンタ３１は、リセット端子を介してレベル信号ｂを入力する。カウンタ３１は、レベル信号ｂが「低」のときカウント動作を行い、レベル信号ｂが「高」のときはカウント動作をリセットし、カウント値Ｑが０になる。このとき、カウンタ３１は、カウント値Ｑの上位ｍビット（ｍ≦ｎ−１）を、時定数制御信号ｃとしてＱ端子から出力する。同時に、カウント値Ｑの最上位ビット（ＭＳＢ）は、／イネーブル端子（図３においては、ＥＮＡＢＬＥの上部にバーを記述）に入力される。カウンタ３１は、２の（ｎ−１）乗の最上位ビットが／イネーブル端子に入力するとカウント動作を停止する。典型的な回路としてｍ＝１とすれば、回路規模が最も小さく済む。この場合は、時定数制御信号ｃは２値信号になる。ここで、時定数制御信号ｃとは、直流オフセット成分を補償する時間を制御するための信号である。すなわち、時定数制御信号ｃとして出力される上位ｍビットの数値が小さい程、直流オフセット成分を補償する時間が短くなる。また、この上位ｍビットの数値が大きい程、直流オフセット成分を補償する時間が長くなる。また、ｍ≧２とすれば更にきめ細かく、直流オフセットを補償する時間を制御することができる。
【００６３】
図８（ｃ）は、時定数制御信号ｃ（ｍ＝１）を示す図である。図８（ｃ）において、時定数制御信号ｃは、「０」もしくは「１」の２値信号となる。カウンタ３１は、レベル信号ｂが「高」のとき、上記から明らかなように、時定数制御信号ｃとして「０」を出力する。また、カウンタ３１は、レベル信号ｂが「低」のときには、「０」からカウントアップする。したがって、上位ｍビットの数値は、一定期間経過後に「０」から「１」へと変化し、時定数制御信号ｃは「１」になる。したがって、カウンタ３１は、一定期間経過前において時定数制御信号ｃとして「０」を出力し続ける。また、図８（ｄ）および（ｅ）はそれぞれ、ｍ＝２およびｍ≫１の場合における時定数制御信号ｃを示している。なお、それぞれの場合における時定数制御信号ｃの生成方法は、基本的に図８（ａ）に示すものと同様であるためその説明を省略する。図８（ｄ）または（ｅ）に示すように時定数制御信号ｃを、最小から最大まで段階的または連続的に単調増加させると、上述したように、直流オフセットを補償する時間をきめ細かく制御することができる。
【００６４】
図４は、図１に示す推定器４の詳細な構成を示すブロック図である。図４において、推定器４は、第１積分器４１と、比較器４２と、第２積分器４３とを含む。補償信号ｅは、まず第１積分器４１で積分され第１積分出力ｅ１となる。比較器４２は、第１積分出力ｅ１を時定数制御信号ｃで決まる基準値（後述）と比較し、比較出力ｅ２を得る。第２積分器４３は、比較出力ｅ２を積分し推定値ｄとする。また、第１積分器４１は、比較出力ｅ２が「０」以外の値のときにリセットされる。
【００６５】
図５は、図４に示す第１積分器４１の第１の構成例を示すブロック図である。図５において、第１積分器４１は、加算器４１１と、レジスタ４１２とを含む。レジスタ４１２は、通常は加算器４１１の出力を蓄積しており、リセット信号を受けとるとその保持値ｅ０を「０」にリセットする。ここで、リセット信号とは、比較器４２が出力する「０」以外の値を有する比較出力ｅ２（後述）である。加算器４１１は、補償出力ｅとレジスタ４１２の保持値ｅ０とを加算し、第１積分出力ｅ１とする。したがって、この第１積分器４１は、比較出力ｅ２によってリセットされない期間は入力した信号を累積加算することになる。
【００６６】
図６は、図４に示す比較器４２のより詳細な構成を示すブロック図である。図６において、比較器４２は、第１セレクタ４２１と、第２セレクタ４２２と、第１比較器４２３と、第２比較器４２４と、合成器４２５とを含む。第１セレクタ４２１は、所定の定数Ｕ１〜Ｕｊの中から１つの定数を、時定数制御信号ｃに基づいて選択し、選択した定数を上限基準値Ｕとする。また、第２セレクタ４２２は、所定の定数Ｌ１〜Ｌｊの中から１つの定数を、時定数制御信号ｃに基づいて選択し、選択した定数を下限基準値Ｌとする。ただし、ｊは２のｍ乗である。ここで、上限基準値Ｕは、正の数であって、時定数制御信号ｃが大きい程大きい値を選択されるように設定されている。また、下限基準値Ｌは、負の数であって、時定数制御信号ｃが大きい程小さい値を選択されるように設定されている。第１比較器４２３は、第１積分出力ｅ１が上限基準値Ｕ以上のときには「１」を表す第１比較出力ｃ１を出力し、それ以外のときには「０」を表す第１比較出力ｃ１を出力する。また、第２比較器４２４は、第１積分出力ｅ１が下限基準値Ｌ以下のとき「−１」を表す第２比較出力ｃ２を出力し、それ以外のときは「０」を表す第２比較出力ｃ２を出力する。合成器４２５は、第１比較器４２３から「１」を表す第１比較出力ｃ１を入力したとき、比較出力ｅ２として「＋１」を出力する。また、合成器４２５は、第２比較器４２４から「−１」を表す第２比較出力ｃ２を入力したとき、比較出力ｅ２として「−１」を出力する。さらに、合成器４２５は、第１比較器４２３および第２比較器４２４からそれぞれ「０」を表す第１比較出力ｃ１および第２比較出力ｃ２を入力したとき、比較出力ｅ２として「０」を出力する。
【００６７】
図７は、図４に示す第２積分器４３の第１の構成例を示すブロック図である。図７において、第２積分器４３は、加算器４３１と、レジスタ４３２とを含む。第２積分器４３は、図５に示す第１積分器とほぼ同様の構成であり、比較出力ｅ２を累積加算して推定値ｄとする。
【００６８】
このような構成によって、推定器４においては、時定数制御信号ｃが小さいほど、上限基準値Ｕの値は小さくなり、逆に下限基準値Ｌの値は大きくなる。さらに、第１積分出力ｅ１は、補償出力ｅを「０」から累積加算した値を有する。したがって、時定数制御信号ｃが小さければ、第１積分出力ｅ１は、高速に上限基準値Ｕまたは下限基準値Ｌに達することとなる。これによって、合成器４２５は、比較出力ｅ２として「＋１」または「−１」を出力する頻度が高くなる。また、第２積分器４３は、比較出力ｅ２を累積加算して推定値ｄとする。そのため、比較出力ｅ２として「＋１」または「−１」が出力される頻度が高くなれば、第２積分器４３は、その頻度に伴う推定値ｄを出力する。これによって、補償器１は、時定数制御信号ｃの値が小さい場合、高速に直流オフセット成分を補償して補償出力ｅを出力することとなる。
【００６９】
図８（ｆ）は、補償出力ｅに含まれる直流オフセット成分の時間波形を示している。図８（ｆ）において、補償出力ｅに含まれる直流オフセット成分は、上述したように、時定数制御信号ｃが小なる期間では高速に０に近付く。また、時定数制御信号ｃが大なる期間では、直流オフセット補償装置は、補償出力ｅに含まれる直流オフセット成分を低速で減少させ０付近で安定的に保持する。このようにして、上記直流オフセット補償装置は、入力信号の先頭部における高速な直流オフセット補償と、他の期間における安定した直流オフセット補償が両立する。
【００７０】
なお、図４に示す第１積分器４１は、図５に示す構成に限るものではなく、例えば、以下に述べるような構成としても良い。図９は、図４に示す第１積分器４１の第２の構成例を示すブロック図である。図９において、第１積分器４１は、図５に示す構成と比較すると、加算器４１１の入力側に量子化器４１３を含む点が異なる。その他の構成については、図５において同一の参照番号が付された構成と同一のものであるためその説明を省略する。量子化器４１３は、補償出力ｅを入力し、当該補償出力ｅが正のとき「＋１」を、補償出力ｅが負のとき「−１」を、また、補償出力ｅが０のとき「０」を量子化信号ｑ１として出力する。このように構成すると、量子化器４１３よりも後段に設置されている各部における動作が、補償出力ｅの振幅に無関係になるので、図５に示す第１積分器４１の構成と比べて、大きな直流オフセット成分に対する推定動作の速度で不利になる反面、信号先頭部の大振幅の入力信号や他の大振幅の雑音に起因する誤動作が起こりにくいという利点がある。
【００７１】
図１０は、図４に示す第１積分器４１の第３の構成例を示すブロック図である。図１０において、第１積分器４１は、図９に示す構成と比較すると、加算器４１１およびレジスタ４１２に代えて、アップダウンカウンタ４１４を含む点が異なる。その他の構成については、図９において同一の参照番号が付された構成と同一のものであるためその説明を省略する。すなわち、図９においては、加算器４１１とレジスタ４１２とによって構成されていた累積加算器が、図１０においては、アップダウンカウンタ４１４によって構成される。量子化器４１３は、上記と同様に、量子化信号ｑ１を出力し、アップダウンカウンタ４１４のカウント方向を制御する。より詳細には、アップダウンカウンタ４１４は、量子化信号ｑ１が「＋１」のときはアップカウントを行い、量子化信号ｑ１が「−１」のときはダウンカウントを行い、量子化信号ｑ１が「０」のときはカウントを停止する。また、比較出力ｅ２が「０」以外を出力する場合は保持しているカウント値を０にリセットする。これによって、図１０に示す第１積分器４１は、図９に示す第１積分器４１と同様に動作する。
【００７２】
図９および図１０に示す第１積分器４１において、量子化器４１３は補償出力ｅが０のとき量子化信号ｑ１として「０」を出力するとしたが、実際の信号受信中において補償出力ｅが０になる確率は非常に小さいので、補償出力ｅが０のときに量子化信号ｑ１を「＋１」または「−１」として、２値に量子化しても良い。
【００７３】
また、第１の実施形態に係る直流オフセット補償装置において、図４に示す第２積分器４３は、図７に示す構成に限るものではなく、例えば、図１１に示す構成にしても良い。図１１は、図４に示す第２積分器４３の第２の構成例を示すブロック図である。図１１において、第２積分器４３は、アップダウンカウンタ４３３を含む。すなわち、図７においては、加算器４３１とレジスタ４３２とによって構成されていた累積加算器が、図１１においては、アップダウンカウンタ４３３によって構成される。アップダウンカウンタ４３３は、比較出力ｅ２が「＋１」のときはアップカウントを行い、比較出力ｅ２が「−１」のときはダウンカウントを行い、比較出力ｅ２が「０」のときはカウントを停止する。これにより、図１１に示す第２積分器４３は、図７に示す第２積分器４３と同様に動作する。
【００７４】
また、第１の実施形態に係る直流オフセット補償装置において、図１に示す推定器４は、図４に示す構成に限るものではなく、例えば、以下に述べるような構成にしても良い。図１２は、図１に示す推定器４の第２の構成例を示すブロック図である。図１２において、推定器４は、量子化器４０１と、レジスタ４０２と、加減算器４０３と、補正定数発生器４０４とを含む。量子化器４０１は、推定器４に入力される補償出力ｅを「＋１」，「０」または「−１」の３値に量子化し、量子化信号ｑ２として加減算器４０３に出力する。加減算器４０３は、その量子化信号ｑ２に応じて動作を変える。具体的には、加減算器４０３は、量子化信号ｑ２が「＋１」のとき、レジスタ出力ｄｄと補正定数Ｄとの和を推定値ｄとし、量子化信号ｑ２が「−１」のとき、レジスタ出力ｄｄと補正定数Ｄとの差を推定値ｄとし、量子化信号ｑ２が「０」のとき、レジスタ出力ｄｄをそのまま推定値ｄとする。また、レジスタ４０２は、直前のサンプル時刻に加減算器４０３から出力された推定値ｄを保持しレジスタ出力ｄｄとして出力する。つまり、加減算器４０３とレジスタ４０２とで累積加減算を行うことになる。補正定数発生器４０４は、予め定められた複数の正の定数から１つを、時定数制御信号ｃに応じて選択するセレクタであり、時定数制御信号ｃが大きいほど補正定数Ｄの値が小さくなるよう設定されている。補正定数発生器４０４は、選択した補正定数Ｄを加減算器４０３に出力する。
【００７５】
図１３は、図１に示す推定器４の第３の構成例を示すブロック図である。図１３において、推定器４は、図１２に示す構成と比較すると、加減算器４０３に代えて加算器４０５を含む点と、補正定数発生器４０４に代えて、補正定数発生器４０６を含む点とが異なる。その他の構成については、図１２において同一の参照番号が付された構成と同一のものであるためその説明を省略する。補正定数発生器４０６は、第１セレクタ４０７と、第２セレクタ４０８と、第３セレクタ４０９とを有する。第１セレクタ４０７は、予め定められた複数の正の定数ＤＰ１〜ＤＰｊ（ここで、ｊは２のｍ乗である）から１つの正の定数を、時定数制御信号ｃに応じて選択し、選択した定数を第１補正定数ＤＰとして第３セレクタ４０９に出力する。ここで、第１セレクタ４０７は、時定数制御信号ｃが大きい程大きな値の定数を選択する。第２セレクタ４０８は、予め定められた複数の負の定数ＤＮ１〜ＤＮｊ（ここで、ｊは２のｍ乗である）から１つの負の定数を、時定数制御信号ｃに応じて選択し、選択した定数を第２補正定数ＤＮとして第３セレクタ４０９に出力する。ここで、第２セレクタ４０８は、時定数制御信号ｃが大きい程小さな値の定数を選択する。第３セレクタ４０９は、第１補正定数ＤＰ、第２補正定数ＤＮ、「０」の中から１つの定数を、量子化信号ｑ２に応じて選択し、選択した定数を補正定数Ｄ２として加算器４０５に出力する。具体的には、第３セレクタ４０９は、量子化信号ｑ２が「＋１」のとき、第１補正定数ＤＰを補正定数Ｄ２として出力する。第３セレクタ４０９は、量子化信号ｑ２が「−１」のとき、第２補正定数ＤＮを補正定数Ｄ２として出力する。また、第３セレクタ４０９は、量子化信号ｑ２が「０」のとき、「０」を補正定数Ｄ２として出力する。この構成によると、図１２に示す構成と比較して、セレクタの個数が増えるという欠点を有する。しかしながら、同一の補正定数Ｄ（図１２参照）を加算または減算する代わりに、正の補正定数ＤＰまたは負の補正定数ＤＮを加算するので、加減算器の代わりに加算器が使用でき、また正の補正定数ＤＰと負の補正定数ＤＮを独立に設定できるという利点がある。
【００７６】
（第２の実施形態）
図１４は、本発明の第２の実施形態に係る直流オフセット補償装置の構成を示すブロック図である。図１４に示す直流オフセット補償装置は、図１に示す直流オフセット補償装置と比較すると、レベル検出器２に代えて、レベル検出器２０を備える点が異なる。その他の構成については、図１において同一の参照番号が付された構成と同一のものであるためその説明を省略する。レベル検出器２０は、補償出力ｅを入力し、当該補償出力ｅの振幅の変化に応じて、レベル信号ｂを生成する点が、図１に示すレベル検出器２と異なる。レベル検出器２０は、図２に示す構成を有していても良いが、以下に述べるような構成としても良い。
【００７７】
図１５は、図１４に示すレベル検出器２０の構成を示すブロック図である。レベル検出器２０は、図２に示すレベル検出器２と比較すると、高域通過フィルタ２１を省略した構成となっている。その他の構成については、図２において同一の参照番号が付された構成と同一のものであるためその説明を省略する。レベル検出器２０は、補償出力ｅを入力として使用するので、直流成分はほとんど除去されている。これによって、高域通過フィルタ２１を省略することが可能になる。
【００７８】
（実施の形態３）
図１６は、本発明の第３の実施形態に係る直流オフセット補償装置の構成を示すブロック図である。図１６において、直流オフセット補償装置は、図１に示す構成と比較すると、推定器４に代えて推定器４０を備える点と、当該推定器４が補償出力ｅを入力していたのに対し、当該推定器４０は入力信号ａを入力する点とが異なる。その他の構成については、図１において同一の参照番号が付された構成と同一のものであるためその説明を省略する。図１に示す直流オフセット補償装置は、推定器４と補償器１とでフィードバック制御ループを構成していたのに対し、図１６に示す直流オフセット補償装置は、推定器４０と補償器１とでフィードフォワード制御ループを構成している。この場合、推定器４０は、補償器１からの補償出力ｅとは無関係に入力信号ａから推定値ｄ２を生成する。ここで、推定器４０は、直流成分に対する利得が１の低域通過フィルタ４００から成っており、低域通過フィルタ４００は、例えば、以下に述べる構成で実現することができる。
【００７９】
図１７は、図１６に示す低域通過フィルタ４００の構成を示すブロック図である。図１７において、低域通過フィルタ４００は、シフトレジスタ４４１と、セレクタ４４２〜４４６と、乗算器４４７と、加算器４４８とを有する。シフトレジスタ４４１、乗算器４４７および加算器４４８で、トランスバーサル型の低域通過フィルタを構成している。ここで、フィルタの特性は、セレクタ４４２〜４４６の出力であるタップ係数で決定される。セレクタ４４２〜４４６は、時定数制御信号ｃに応じて、それぞれｊ個（ｊは２のｍ乗）のタップ係数から１個のタップ係数を選択する。これらのタップ係数は、時定数制御信号ｃの値が大きいほどトランスバーサルフィルタの時定数が大きくなるように（すなわちカットオフ周波数が低くなるように）定められている。この構成により、推定器４０は、時定数制御信号ｃが大きいときはカットオフ周波数を上げて入力信号ａの直流付近の成分を速やかに推定し、時定数制御信号ｃが小さいときはカットオフ周波数を下げて入力信号ａの直流付近の成分を安定して推定し、その推定結果を推定値ｄ２として出力する。
【００８０】
（実施の形態４）
本発明の第４の実施形態に係る直流オフセット装置は、図１に示す構成と比較して、レベル検出器２として、図２に示す構成に代えて、図１８に示す構成を備える点が異なる。そのため、第４の実施形態に係る直流オフセット補償装置の図示を省略し、さらに、上述した図１との相違点以外の構成については、図１において同一の参照番号が付された構成と同一であるためその説明を省略する。
【００８１】
図２に示す比較器２４は、平滑出力ａ３と固定的な値を有する基準値とを比較する。そのため、図２に示すレベル検出器２は、ＡＧＣ増幅器の利得が収束した状態と比較して、バースト状の入力信号ａにおける先頭部分で平滑出力ａ３が十分大きな値にならないと、正常にレベル信号ｂを発生することができない。特に、ＡＧＣ増幅器の利得が最大の状態である無信号時、つまり雑音のみにより生じる平滑出力ａ３が、当該ＡＧＣ増幅器の利得が収束した後における平滑出力ａ３と比較して非常に小さい場合であって、バースト状の入力信号ａが、その先頭部において平滑出力ａ３が固定的な基準値に達しない程度の小さなレベルを有している場合、図２に示すレベル検出器２は、信号対雑音比が十分であるのにも関わらず、正常にレベル信号ｂを発生することができず、その結果、直流オフセット成分の補償が迅速に行われず、受信性能を劣化させる恐れがある。そのため、図１８に示すレベル検出器２は、以下に述べるようなしきい値生成回路２７と遅延路２８とを含む。
【００８２】
図１８は、本実施形態に係る直流オフセット補償装置におけるレベル検出器２の構成を示すブロック図である。図１８において、レベル検出器２は、図２に示す構成と比較すると、しきい値生成回路２７と、遅延路２８とを含む点と、比較器２４が基準値として遅延しきい値ａ５（図２０（ｄ）参照）を入力する点とが異なる。その他の構成については、図２において同一の参照番号が付された構成と同一であるためその説明を省略する。
【００８３】
しきい値生成回路２７は、入力した平滑出力ａ３の時間変動をより一層低減させしきい値ａ４を生成するものであり、典型的には低域通過フィルタまたは積分器で実現される。図１９は、図１８に示すしきい値生成回路２７の構成例を示すブロック図である。図１９において、しきい値生成回路２７は、利得調整定数乗算器２７１と、加算器２７２と、レジスタ２７３と、忘却定数乗算器２７４とを有する。利得調整定数乗算器２７１は、入力した平滑出力ａ３と、予め定められた利得調整定数Ｇとを乗算し、利得調整乗算器出力ａ３’として出力する。レジスタ２７３は、直前のサンプル時に加算器２７２から出力されたしきい値ａ４を保持し、レジスタ出力ａ４’として出力する。忘却定数乗算器２７４は、予め定められた定数である忘却定数ω（０＜ω＜１）と、レジスタ２７３から出力されるレジスタ出力ａ４’とを乗算する。加算器２７２は、利得調整乗算器２７１から出力される利得調整乗算器出力ａ３’と、忘却定数ωを乗じたレジスタ出力ａ４’とを加算し、新たなしきい値ａ４とする。ここで、上述したしきい値生成回路２７の直流成分に対する利得（＝Ｇ／（１−ω））は、１より大きな値（好ましくは、１．５倍ないし３倍程度）に設定されている。つまり、しきい値ａ４は、平滑出力ａ３の最近の成分の時間平均に、直流成分に対する利得を乗じたものとなっている。なお、しきい値生成回路２７の実効的な平均時間（すなわち、時定数）は、入力信号ａ（図２０（ａ）参照）のシンボル時間の数倍ないし数十倍とするのが好ましい。
【００８４】
上述のようにして生成されたしきい値ａ４を、このまま比較器２４に基準値として入力すると、入力信号ａの先頭部におけるレベル変化時に基準値自体も変動するので、シフトレジスタ２５で判定出力ｂ０を蓄積している時間（以下、この時間を判定時間と称する）内に基準値も上昇する。そのため、比較器２４は、このレベル変化の検出に失敗してしまう。それゆえに、入力信号ａの入力時点から少なくとも判定時間の間は、雑音のみによる平滑出力ａ３の時間平均値に基づいて、基準値が生成される必要がある。そのため、しきい値生成回路２７の後段に遅延路２８が設置される。遅延路２８は、入力したしきい値ａ４を少なくとも判定時間だけ遅延させ、遅延しきい値ａ５として比較器２４に出力する。
【００８５】
したがって、図１８に示すレベル検出器２の要部における波形は、図２０に示すようになる。図２０（ａ）は、第４の実施形態に係る直流オフセット補償装置に入力する入力信号ａを示している。図２０（ａ）において、入力信号ａは、上述したように、十分な信号対雑音比を有しているが、その先頭部において、平滑出力ａ３が小さなレベルを有するバースト状の信号である。図２０（ｂ）は、図２０（ａ）に示す入力信号ａに基づいて生成された平滑出力ａ３を示している。図２０（ｂ）において、平滑出力ａ３は、第１の実施形態において説明したようにして生成されるためその説明を省略する。図２０（ｃ）は、図２０（ｂ）に示す平滑出力ａ３に基づいて生成されたしきい値ａ４を示している。図２０（ｃ）において、しきい値ａ４は、上述したように、平滑出力ａ３の時間変動をより一層低減したものであり、さらに上述した利得（＝Ｇ／（１−ω））を乗じられている。図２０（ｄ）は、図１８に示す比較器２４に入力する平滑出力ａ３と、遅延しきい値ａ５とを示している。図２０（ｄ）において、遅延しきい値ａ５は、しきい値ａ４を少なくとも判定時間だけ遅延させたものである。したがって、比較器２４は、バースト状の入力信号ａの先頭部においては、当該入力信号ａの入力に応じて生成された平滑出力ａ３と、雑音のみに基づいて生成された遅延しきい値ａ５とを比較することとなるため、当該入力信号ａの先頭部のレベル変動を的確に検出し、レベル信号ｂを生成することができる。
【００８６】
上述したように、図１８に示すレベル検出器２は、図２に示すレベル検出器２と比較して、バースト状の入力信号ａの先頭部のレベル変化を的確に捉えてレベル信号ｂを生成することができる。ただし、図１８に示すレベル検出器２は、図２に示すレベル検出器２と比較して、基準値自体が雑音や入力信号ａの変動によって変動するので、バースト状の信号の先頭部の検出確度が高まる反面、それ以外の部分で誤ったレベル信号ｂを生成するおそれがある。
【００８７】
なお、図１８において、シフトレジスタ２５および論理積回路２６を省略した場合、すなわち判定時間を０とした場合、遅延路２８を省略し、しきい値ａ４を直接比較器２４の基準値とすることができる。また、図１８に示すレベル検出器２の構成は、図１に示すレベル検出器２だけでなく、図１６に示すレベル検出器にも適用することができる。
【００８８】
上述した第１〜第４の実施形態それぞれにおいて、入力信号ａは、アナログ信号でも良いが、アナログ信号をＡ／Ｄ変換して得られるディジタル信号であっても良い。また、入力信号ａは、ＡＧＣ増幅器の出力であるという前提で説明を行ってきたが、ＡＧＣ増幅器の出力を検波した検波信号であっても良い。例えば、「特開平８−０３２３８３」号公報の図１０に示されるような、直交検波により生成されるベースバンド信号Ｉ，Ｑを入力信号ａとしても良い。このような検波器により得られるベースバンド信号を対象とする場合には、局部発振器の発振信号が漏れてＡＧＣ増幅器の入力に混入し干渉を起こす場合や、目的信号と同一周波数の妨害信号が同時に受信されて干渉を起こす場合に、それらの干渉がベースバンド信号において直流オフセット成分となって現れる。よってこの場合、直流オフセット補償装置は、不要信号の干渉を低減させる効果をも有することになる。
【図面の簡単な説明】
【図１】  本発明の第１の実施形態に係る直流オフセット補償装置の構成を示すブロック図である。
【図２】  図１に示すレベル検出器２の詳細な構成を示すブロック図である。
【図３】  図１に示す時定数制御回路３の詳細な構成を示すブロック図である。
【図４】  図１に示す推定器４の詳細な構成を示すブロック図である。
【図５】  図４に示す第１積分器４１の第１の構成例を示すブロック図である。
【図６】  図４に示す比較器４２のより詳細な構成を示すブロック図である。
【図７】  図４に示す第２積分器４３の第１の構成例を示すブロック図である。
【図８】  図１に示す直流オフセット補償装置の要部における波形を摸式的に示した図である。
【図９】  図４に示す第１積分器４１の第２の構成例を示すブロック図である。
【図１０】  図４に示す第１積分器４１の第３の構成例を示すブロック図である。
【図１１】  図４に示す第２積分器４３の第２の構成例を示すブロック図である。
【図１２】  図１に示す推定器４の第２の構成例を示すブロック図である。
【図１３】  図１に示す推定器４の第３の構成例を示すブロック図である。
【図１４】  本発明の第２の実施形態に係る直流オフセット補償装置の構成を示すブロック図である。
【図１５】  図１４に示すレベル検出器２０の構成を示すブロック図である。
【図１６】  本発明の第３の実施形態に係る直流オフセット補償装置の構成を示すブロック図である。
【図１７】  図１６に示す低域通過フィルタの構成を示すブロック図である。
【図１８】  本発明の第４の実施形態に係る直流オフセット補償装置におけるレベル検出器２の詳細な構成を示すブロック図である。
【図１９】  図１８に示すしきい値生成回路２７の構成例を示すブロック図である。
【図２０】  図１８に示すレベル検出器２の要部における波形を摸式的に示した図である。
【図２１】  従来の直流オフセット補償装置の構成を示すブロック図である。
【図２２】  図２１に示す直流オフセット補償装置がＡＧＣ増幅器を有する受信機に適用される際の問題点を説明するための図である。
【符号の説明】
１…補償器
２，２０…レベル検出器
２１…高域通過フィルタ
２２…整流器
２３…平滑器
２４…比較器
２７…しきい値生成回路
２７１…利得調整乗算器
２７２…加算器
２７３…レジスタ
２７４…忘却定数乗算器
２８…遅延路
３…時定数制御回路
３１…カウンタ
４，４０…推定器
４００…低域通過フィルタ
４０１…量子化器
４０２…レジスタ
４０３…加減算器
４０４…補正定数発生器
４０５…加算器
４０６…補正定数発生器
４０７…第１セレクタ
４０８…第２セレクタ
４０９…第３セレクタ
４１…第１積分器
４１１…加算器
４１２…レジスタ
４１３…量子化器
４１４…アップダウンカウンタ
４２…比較器
４２１…第１セレクタ
４２２…第２セレクタ
４２３…第１比較器
４２４…第２比較器
４２５…合成器
４３…第２積分器
４３１…加算器
４３２…レジスタ
４３３…アップダウンカウンタ
ａ…入力信号
ａ１…高域通過信号
ａ２…整流出力
ａ３…平滑出力
ａ４…しきい値
ａ５…遅延しきい値
ｂ…レベル信号
ｂ０…判定出力
ｃ…時定数制御信号
ｄ…推定値
ｅ…補償出力
ｅ１…第１積分値
ｑ１，ｑ２…量子化信号
Ｄ…補正定数
ＤＰ…正の補正定数
ＤＮ…負の補正定数
Ｌ…下限基準値
Ｕ…上限基準値
【図１】
0004091671.tif 000002
【図２】
0004091671.tif 000003
【図３】
0004091671.tif 000004
【図４】
0004091671.tif 000005
【図５】
0004091671.tif 000006
【図６】
0004091671.tif 000007
【図７】
0004091671.tif 000008
【図８】
0004091671.tif 000009
【図９】
0004091671.tif 000010
【図１０】
0004091671.tif 000011
【図１１】
0004091671.tif 000012
【図１２】
0004091671.tif 000013
【図１３】
0004091671.tif 000014
【図１４】
0004091671.tif 000015
【図１５】
0004091671.tif 000016
【図１６】
0004091671.tif 000017
【図１７】
0004091671.tif 000018
【図１８】
0004091671.tif 000019
【図１９】
0004091671.tif 000020
【図２０】
0004091671.tif 000021
【図２１】
0004091671.tif 000022
【図２２】
0004091671.tif 000023