(57)【特許請求の範囲】
【請求項１】
移動体無線通信携帯端末の送信系にてＩＦ変調信号をＲＦ信号に変換するために用いられるＰＬＬ回路であって、
第１の信号と第２の信号の位相差を電流信号に変換する電流出力型位相比較器と、
該電流出力型位相比較器の出力端に接続され、前記電流出力型位相比較器からの前記電流信号をフィルタリングして出力信号を生成するローパスフィルタと、
前記ローパスフィルタの出力端に接続され、前記ローパスフィルタからの前記出力信号に対応する周波数を有する出力信号を生成するＶＣＯと、
前記ローパスフィルタの入力端に電流を供給する電流源と、
ＰＬＬの位相ロックされた状態を解消するリセット電圧を前記ＶＣＯに印加するために、前記電流出力型位相比較器の出力端とグランドとの間に構成されたリセット用スイッチと、
前記ＶＣＯの出力信号を周波数変換して前記第２の信号を出力する周波数変換器とを具備してなり、
前記ローパスフィルタは、該ローパスフィルタへの入力信号の所定の周波数成分を遮断するための少なくとも１つの容量を含み、該容量には前記電流源によって電荷が供給され、
前記電流源は、前記ローパスフィルタの入力端に定電流を供給して前記容量に電荷を供給するための定電流源を含み、
前記定電流源によって定電流を前記定電流源から前記ローパスフィルタの入力端方向に出力し、
前記電流出力型位相比較器は、該電流出力型位相比較器を単体で動作させ、２つの入力信号の位相差を変化させた時、出力電流の直流成分の最大値、最小値をそれぞれＩＭＡＸ、ＩＭＩＮとし、前記定電流源から前記ローパスフィルタの入力端方向へ流れる前記定電流源の出力電流値をＩＯＦＦとしたとき、
（０．５（ＩＭＡＸ−｜ＩＭＩＮ｜）＋ＩＯＦＦ）／ＩＭＡＸ≦０．６
を満足することを特徴とするＰＬＬ回路。
【請求項２】
請求項１記載のＰＬＬ回路において、
前記ＶＣＯの出力端に接続され、前記ＶＣＯの出力信号を前記ＰＬＬ回路の出力端および前記周波数変換器の入力端に分配するためのカプラーを更に具備してなることを特徴とするＰＬＬ回路。
【請求項３】
請求項１または２のいずれかに記載のＰＬＬ回路において、
前記ＰＬＬ回路の入力信号の振幅を一定の振幅に制限して前記第１の信号を出力する第１のリミッタと、
前記周波数変換器の出力信号の振幅を一定の振幅に制限して前記第２の信号を出力する第２のリミッタとを具備してなることを特徴とするＰＬＬ回路。
【請求項４】
請求項３記載のＰＬＬ回路において、
前記第１のリミッタの入力端に接続され、前記ＰＬＬ回路の入力信号をフィルタリングして出力信号を生成し、該出力信号を前記第１のリミッタに供給する第２のローパスフィルタと、
前記電流出力型位相比較器の入力端に接続され、前記第１のリミッタの出力信号をフィルタリングして前記第１の信号を生成し、該第１の信号を前記電流出力型位相比較器に供給する第３のローパスフィルタと、
前記周波数変換器の出力端に接続され、前記周波数変換器の出力信号をフィルタリングして出力信号を生成し、該出力信号を前記第２のリミッタに供給する第４のローパスフィルタと、
前記第２のリミッタの出力端に接続され、前記第２のリミッタの出力信号をフィルタリングして前記第２の信号を生成し、該第２の信号を前記電流出力型位相比較器に供給する第５のローパスフィルタとを更に具備してなることを特徴とするＰＬＬ回路。
【請求項５】
請求項１または２のいずれかに記載のＰＬＬ回路において、
前記ＶＣＯの出力信号を増幅し、増幅された前記ＶＣＯの出力信号を前記周波数変換器に供給する増幅器を更に具備してなることを特徴とするＰＬＬ回路。
【請求項６】
請求項１乃至５のいずれか１項に記載のＰＬＬ回路において、
前記周波数変換器は、２つの入力端を有するミキサ回路を含んでなり、
該ミキサ回路の一方の入力端に前記ＶＣＯの出力信号が供給され、他方の入力端に所定の周波数を有する信号が供給され、
前記ミキサ回路は、前記２つの入力端に供給された２つの入力信号の周波数差に応じた出力信号を生成し、該出力信号を前記第２の信号として前記電流出力型位相比較器に供給することを特徴とするＰＬＬ回路。
【請求項７】
請求項１乃至６のいずれか１項に記載のＰＬＬ回路において、
前記電流出力型位相比較器は、ギルバート乗算器、並びに第１、第２、および第３のカレントミラー回路を含んでなり、
前記第１および第２の信号は、それぞれ前記ギルバート乗算器の差動入力端に供給され、
前記ギルバート乗算器の差動出力電流である第３の信号および第４の信号は、それぞれ前記第１および第２のカレントミラー回路に供給され、
前記第２のカレントミラー回路の出力電流は前記第３のカレントミラー回路に供給され、
前記第１のカレントミラー回路の出力電流と前記第３のカレントミラー回路の出力電流とを加算して前記電流出力型位相比較器の出力電流信号を形成することを特徴とするＰＬＬ回路。
【請求項８】
請求項１乃至７のいずれか１項に記載のＰＬＬ回路において、
ループ帯域幅が１ＭＨｚから３ＭＨｚの間であることを特徴とするＰＬＬ回路。
【請求項９】
送信器と、受信器と、アンテナと、前記送信器の出力および前記受信器の入力のいずれか一方を選択的に前記アンテナに接続するデュプレクサとを具備してなる無線通信端末機器であって、
前記送信器は、
前記第１の信号の周波数を送信周波数に変換し、周波数変換されて前記送信周波数を有した信号を前記ＶＣＯの出力信号として出力する請求項１乃至８のいずれか１項に記載のＰＬＬ回路と、
前記ＰＬＬ回路の出力信号である前記ＶＣＯの出力信号を増幅して前記送信器の出力信号を生成する出力増幅器とを具備してなることを特徴とする無線通信端末機器。
【請求項１０】
移動体無線通信携帯端末の送信系にてＩＦ変調信号をＲＦ信号に変換するために用いられるＰＬＬ回路であって、
第１の信号と第２の信号の位相差を電流信号に変換する電流出力型位相比較器と、
該電流出力型位相比較器の出力端に接続され、前記電流出力型位相比較器からの前記電流信号をフィルタリングして出力信号を生成するローパスフィルタと、
前記ローパスフィルタの出力端に接続され、前記ローパスフィルタからの前記出力信号に対応する周波数を有する出力信号を生成するＶＣＯと、
前記電流出力型位相比較器の出力端と電源との間に接続され、前記ＰＬＬ回路が位相ロックされた状態にある場合に該状態を解消するリセット電圧を前記ＶＣＯに印加するよう動作するリセット用スイッチと、
前記ＶＣＯの出力信号を周波数変換して前記第２の信号を出力する周波数変換器と、
入力信号の振幅を一定の振幅に制限して前記第１の信号を出力する第１のリミッタと、
前記周波数変換器の出力信号の振幅を一定の振幅に制限して前記第２の信号を出力する第２のリミッタとを具備してなることを特徴とするＰＬＬ回路。
【請求項１１】
請求項１０記載のＰＬＬ回路において、
前記ローパスフィルタの入力端に電流を供給する電流源を更に具備してなることを特徴とするＰＬＬ回路。
【請求項１２】
請求項１１記載のＰＬＬ回路において、
前記第１のリミッタの入力端に接続され、前記ＰＬＬ回路の入力信号をフィルタリングして出力信号を生成し、該出力信号を前記第１のリミッタに供給する第２のローパスフィルタと、
前記電流出力型位相比較器の入力端に接続され、前記第１のリミッタの出力信号をフィルタリングして前記第１の信号を生成し、該第１の信号を前記電流出力型位相比較器に供給する第３のローパスフィルタと、
前記周波数変換器の出力端に接続され、前記周波数変換器の出力信号をフィルタリングして出力信号を生成し、該出力信号を前記第２のリミッタに供給する第４のローパスフィルタと、
前記第２のリミッタの出力端に接続され、前記第２のリミッタの出力信号をフィルタリングして前記第２の信号を生成し、該第２の信号を前記電流出力型位相比較器に供給する第５のローパスフィルタとを更に具備してなることを特徴とするＰＬＬ回路。
【請求項１３】
請求項１０記載のＰＬＬ回路において、
前記第１のリミッタの入力端に接続され、前記ＰＬＬ回路の入力信号をフィルタリングして出力信号を生成し、該出力信号を前記第１のリミッタに供給する第２のローパスフィルタと、
前記電流出力型位相比較器の入力端に接続され、前記第１のリミッタの出力信号をフィルタリングして前記第１の信号を生成し、該第１の信号を前記電流出力型位相比較器に供給する第３のローパスフィルタと、
前記周波数変換器の出力端に接続され、前記周波数変換器の出力信号をフィルタリングして出力信号を生成し、該出力信号を前記第２のリミッタに供給する第４のローパスフィルタと、
前記第２のリミッタの出力端に接続され、前記第２のリミッタの出力信号をフィルタリングして前記第２の信号を生成し、該第２の信号を前記電流出力型位相比較器に供給する第５のローパスフィルタとを更に具備してなることを特徴とするＰＬＬ回路。
【請求項１４】
移動体無線通信携帯端末の送信系にてＩＦ変調信号をＲＦ信号に変換するために用いられるＰＬＬ回路であって、
第１の信号と第２の信号の位相差を電流信号に変換する電流出力型位相比較器と、
該電流出力型位相比較器の出力端に接続され、前記電流出力型位相比較器からの前記電流信号をフィルタリングして出力信号を生成するローパスフィルタと、
前記ローパスフィルタの出力端に接続され、前記ローパスフィルタからの前記出力信号に対応する周波数を有する出力信号を生成するＶＣＯと、
前記ローパスフィルタの入力端に電流を供給する電流源と、
前記電流出力型位相比較器の出力端と電源との間に接続され、前記ＰＬＬ回路が位相ロックされた状態にある場合に該状態を解消するリセット電圧を前記ＶＣＯに印加するよう動作するリセット用スイッチと、
前記ＶＣＯの出力信号を周波数変換して前記第２の信号を出力する周波数変換器とを具備してなり、
前記電流出力型位相比較器は、ギルバート乗算器、並びに第１、第２、および第３のカレントミラー回路を含んでなり、
前記第１および第２の信号は、それぞれ前記ギルバート乗算器の差動入力端に供給され、
前記ギルバート乗算器の差動出力電流である第３の信号および第４の信号は、それぞれ前記第１および第２のカレントミラー回路に供給され、
前記第２のカレントミラー回路の出力電流は前記第３のカレントミラー回路に供給され、
前記第１のカレントミラー回路の出力電流と前記第３のカレントミラー回路の出力電流とを加算して前記電流出力型位相比較器の出力電流信号を形成することを特徴とするＰＬＬ回路。
【請求項１５】
アンテナと、出力端を有する送信器と、入力端を有する受信器と、
前記送信器の前記出力端および前記受信器の前記入力端のいずれか一方を選択的に前記アンテナに接続するデュプレクサとを具備してなる無線通信端末機器であって、
前記送信器は、
前記第１の信号の周波数を送信周波数に変換し、周波数変換されて前記送信周波数を有した信号を前記ＶＣＯの出力信号として出力する請求項１０乃至１４のいずれか１項に記載のＰＬＬ回路と、
前記ＰＬＬ回路の出力信号である前記ＶＣＯの出力信号を増幅して前記送信器の出力信号を生成する出力増幅器とを具備してなることを特徴とする無線通信端末機器。
【請求項１６】
アンテナと、該アンテナに接続された出力端を有する送信器とを具備してなる無線通信端末機器であって、
前記送信器は、
前記第１の信号の周波数を送信周波数に変換し、周波数変換されて前記送信周波数を有した信号を前記ＶＣＯの出力信号として出力する請求項１乃至８のいずれか１項または請求項１０乃至１４のいずれか１項に記載のＰＬＬ回路と、
前記ＰＬＬ回路の出力信号である前記ＶＣＯの出力信号を増幅して前記送信器の出力信号を生成する出力増幅器とを具備してなることを特徴とする無線通信端末機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、主として移動体通信において、携帯端末に内蔵されるＩＦ信号をＲＦ信号に変換する送信系ＰＬＬおよびそれを用いた無線通信携帯端末に関する。
【背景技術】
【０００２】
入力信号周波数ｆＩＮを、局発信号周波数ｆＬＯを用いて、出力信号周波数ｆＬＯ−ｆＩＮに変換するＰＬＬ方式がＪｏｈｎ  Ｗｉｌｅｙ  ＆  Ｓｏｎｓ社出版の「Ｐｈａｓｅｌｏｃｋ  Ｔｅｃｈｎｉｑｕｅｓ」（ＩＳＢＮ０−４７１−０４２９４−３）１０．３章に記されており、図１０に示す。図１０において、入力信号周波数ｆＩＦは、位相比較器１８で参照信号周波数ｆＲＥＦと位相比較され、位相差に比例した信号を出力する。ローパスフィルタ（ＬＰＦ）１９において、位相比較器（ＰＤ）１８の出力信号は不要な高調波成分や雑音を除去され、ＶＣＯ２０に入力される。ＶＣＯ２０の出力周波数ｆＲＦは、カプラー２１を通じてミキサ２２へ入力され、局発信号周波数ｆＬＯとミキシングされる。ミキサ２２の出力周波数ｆＲＥＦは、ｆＲＥＦ＝ｆＬＯ−ｆＲＦで与えられる。ミキサ２２の出力周波数ｆＲＥＦは、ＰＬＬがロック状態にある時には、ｆＩＦに等しくなるため、結局、入力信号周波数ｆＩＦはＶＣＯ出力周波数ｆＲＦ＝ｆＬＯ−ｆＩＦに変換される。
【０００３】
周波数変換を行うＰＬＬ方式の他の例として、英国特許ＧＢ２２６１３４５号（特許文献１）や米国特許ＵＳ５３１３１７３号（特許文献２）が挙げられる。これらも基本原理として、同様の手法を用いている。
【特許文献１】英国特許ＧＢ２２６１３４５号
【特許文献２】米国特許ＵＳ５３１３１７３号
【発明の開示】
【発明が解決しようとする課題】
【０００４】
前記回路では、位相比較器の出力信号を直接、ローパスフィルタに入力している。そこで、より高速なセットリング時間を得るためにはＰＬＬの帯域を広くしなくてはならないが、帯域を広くすると出力雑音が増大するという問題があった。また、Ｊｏｈｎ  Ｗｉｌｅｙ  ＆  Ｓｏｎｓ社出版の「ＰｈａｓｅｌｏｃｋＴｅｃｈｎｉｑｕｅｓ」（ＩＳＢＮ０−４７１−０４２９４−３）１０．３章に記された回路では、携帯端末に用いられることが考慮されていない。
【０００５】
本発明の目的は、高速なセットリング時間と低出力雑音を両立するため、ＰＬＬの帯域を広げずセットリング時間を短縮することと、本回路が携帯端末に用いられることを考え、位相比較器を電流出力型にすることで、セットリング時間短縮用回路およびリセット用スイッチをＩＣに取り込むことを目的とする。
【課題を解決するための手段】
【０００６】
前記目的を達成するために、位相比較器を電流出力型とし、セットリング時間を短縮するために位相比較器出力に定電流源を加える。また、ＰＬＬのリセット用スイッチを位相比較器出力に接続する。位相比較器を電圧出力型にした場合、本発明と同一機能をもつための回路構成の一例を図１１に示す。電圧出力型位相比較器２３、ＶＣＯ２４、カプラー２５、ミキサ２６、リセット用スイッチ２７、セットリング時間短縮用電源２８、ローパスフィルタ２９から構成される。通常、ＰＬＬ回路ではローパスフィルタ，ＶＣＯおよびカプラーがＩＣの外付け回路となるが、リセット用スイッチ２７およびセットリング時間短縮用電源２８がローパスフィルタ２９に接続されているため、同様にＩＣの外付け回路となる。ここで、位相比較器を電流出力型とすることで、リセット用スイッチおよびセットリング時間短縮用電源は、位相比較器に接続できるようになり、ＩＣ化が可能となる。
【発明の効果】
【０００７】
以上のように本発明によれば、位相比較器の出力を電流出力とし、さらに定電流を加えるため、ＰＬＬの帯域を広げることなくセットリング時間の短縮を実現することができる。また、位相比較器にセットリング時間短縮用回路およびリセット用スイッチを接続する構成がとれるので、ＩＣ化に適した回路構成をとることが可能となる。
【発明を実施するための最良の形態】
【０００８】
本発明のＰＬＬ回路は主に、無線通信端末機器の送信器に適用するものである。
【０００９】
図１２に本発明のＰＬＬ回路を搭載する無線通信端末機器の一例を示す。この機器が利用される通信システムには、ＧＳＭ、ＰＤＣ、ＰＣＮ、ＰＨＳがある。音声信号Ａｕｄｉｏ  ｉｎをデジタル信号処理プロセッサ３０で互いに９０度位相のずれたＩ，Ｑチャネルに変換後、変調ミキサ３１で変調し、かつＩＦ帯周波数に周波数変換する。局発信号は、局部信号発生器３３で発生し、９０度分配器３２で信号の９０度位相を行い、変調ミキサ３１に供給される。この後、本発明のＰＬＬ回路３４で送信周波数帯に周波数変換する。ＰＬＬ回路３４に供給する局発信号は、局部信号発生器３５で発生する。ＰＬＬ回路３４の出力は、出力増幅器３６で増幅後、デュプレクサ３７を経て、アンテナ３８で送信する。デュプレクサ３７には、アンテナ３８、送信器３０〜３６および受信器３９が接続されている。
【００１０】
以下、本発明の実施の形態を図１から図９をもとに説明する。
【００１１】
本発明の実施の形態の概念を図１に示す。電流出力型位相比較器１、定電流源２、リセット用スイッチ３、ローパスフィルタ４、ＶＣＯ５、カプラー６、ミキサ７から構成される。定電流源２は、グランドからローパスフィルタ４の入力端の方向へ定電流を出力する。リセット用スイッチ３は、ローパスフィルタ４の入力端とグランドの間に構成される。
【００１２】
入力信号周波数ｆＩＦは、電流出力型位相比較器１で参照信号周波数ｆＲＥＦと位相比較され、位相差に比例した電流を出力する。ＰＬＬ動作時には、リセット用スイッチ３はＯＦＦである。ＰＬＬのセットリング時間短縮のため、電流出力型位相比較器１の出力電流に定電流源２から出力される定電流を加算し、和電流が、ローパスフィルタ４へ入力される。電流出力型位相比較器１を単体で動作させ、２つの入力信号の位相差を変化させた時、出力電流の直流成分の最大値をＩＭＡＸ，最小値をＩＭＩＮ，定電流源２の出力電流をＩＯＦＦとしたとき、ＰＬＬが安定なセットリングを行うための条件は実験的に求められ、次式（数１）で与えられる。
【００１３】
【数１】
0004118309.tif 000002
【００１４】
ローパスフィルタ４において、電流出力型位相比較器１と定電流源２の出力和電流は不要な高調波成分や雑音を除去され、電圧に変換されてＶＣＯ５に入力される。ＶＣＯ５の出力周波数ｆＲＦは、カプラー６を通じてミキサ７へ入力され、局発信号周波数ｆＬＯとミキシングされる。ミキサ７の出力周波数ｆＲＥＦは、ｆＲＥＦ＝ｆＬＯ−ｆＲＦで与えられる。ミキサ７の出力周波数ｆＲＥＦは、ＰＬＬがロック状態にある時には、ｆＩＦに等しくなる。したがって、入力信号周波数ｆＩＦはｆＲＦ＝ｆＬＯ−ｆＩＦに変換される。
【００１５】
図２にローパスフィルタ４の一実施の形態の具体的な回路を示す。電流出力型位相比較器１の出力電流の直流成分が、ローパスフィルタ４に電荷を蓄積し、出力電圧がＶＣＯ５に入力される。定電流源２から出力される定電流もまた同時にローパスフィルタ４のコンデンサに電荷を蓄積するため、定電流源２がない場合に比べて電荷の蓄積速度が速くなる。その結果、ＰＬＬのセットリング時間が短縮されることになる。ローパスフィルタ４の伝達関数Ｆ（ｓ）は次式（数２）で与えられる。
【００１６】
【数２】
0004118309.tif 000003
【００１７】
図１のローパスフィルタ４として、図２を用いた場合について、ＰＬＬ回路の動作を解析する。電流出力型位相比較器１の位相差変換利得をＫｄ［Ａ／ｒａｄ］，ＶＣＯ５の感度をＶｄ［ｒａｄ／ｓ／Ｖ］とすると、ＰＬＬの開ループ伝達関数Ｈｏ（ｓ）は次式（数３）で与えられる。
【００１８】
【数３】
0004118309.tif 000004
【００１９】
このとき、ＰＬＬの極ωｚ［ｒａｄ／ｓ］および零ωｐ［ｒａｄ／ｓ］はそれぞれ次式（数４),（数５）で与えられる。
【００２０】
【数４】
0004118309.tif 000005
【００２１】
【数５】
0004118309.tif 000006
【００２２】
ＰＬＬの閉ループ伝達関数Ｈｃ（ｓ）の周波数特性の一例を図３に示す。図３に示すように、ループはローパスフィルタ特性を示し、したがってループ帯域内での周波数変調および位相変調はＶＣＯ出力において再現可能で、かつ帯域外の不要信号は抑圧される。しかし、ループ帯域を狭くしすぎるとＰＬＬ出力での変調精度が悪化し、広すぎると帯域外雑音の抑圧が不十分となる。ＧＳＭ等の規格を満たすためには、ループ帯域は１ＭＨｚから３ＭＨｚの間で選択する必要がある。
【００２３】
本発明の他の実施の形態を図４に示す。電流出力型位相比較器１、定電流源２、リセット用スイッチ３、ローパスフィルタ４、ＶＣＯ５、カプラー６、ミキサ７、電源８から構成される。定電流源２は、ローパスフィルタ４の入力端からグランドの方向へ定電流を出力する。リセット用スイッチ３は、ローパスフィルタ４の入力端と電源８の間に構成される。
【００２４】
入力信号周波数ｆＩＦは、電流出力型位相比較器１で参照信号周波数ｆＲＥＦと位相比較され、位相差に比例した電流を出力する。ＰＬＬ動作時には、リセット用スイッチ３はＯＦＦである。ＰＬＬのセットリング時間短縮のため、電流出力型位相比較器１の出力電流に定電流源２から出力される定電流を加算し、和電流が、ローパスフィルタ４へ入力される。
【００２５】
電流出力型位相比較器１を単体で動作させ、２つの入力信号の位相差を変化させた時、出力電流の直流成分の最大値をＩＭＡＸ、最小値をＩＭＩＮ、ローパスフィルタ４の入力端からグランドの方向へ流れる定電流源２の出力電流をＩＯＦＦとしたとき、ＰＬＬが安定なセットリングを行うための条件は実験的に求められ、次式（数６）で与えられる。
【００２６】
【数６】
0004118309.tif 000007
【００２７】
ローパスフィルタ４において、電流出力型位相比較器１と定電流源２の出力和電流は不要な高調波成分や雑音を除去され、電圧に変換されてＶＣＯ５に入力される。ＶＣＯ５の出力周波数ｆＲＦは、カプラー６を通じてミキサ７へ入力され、局発信号周波数ｆＬＯとミキシングされる。ミキサ７の出力周波数ｆＲＥＦは、ｆＲＥＦ＝ｆＬＯ−ｆＲＦで与えられる。ミキサ７の出力周波数ｆＲＥＦは、ＰＬＬがロック状態にある時には、ｆＩＦに等しくなる。したがって、入力信号周波数ｆＩＦはｆＲＦ＝ｆＬＯ−ｆＩＦに変換される。
【００２８】
本発明の他の実施の形態を図５に示す。図１のＰＬＬと同様の構成に対して、電流出力型位相比較器１の入力部にリミッタ９，１０を挿入したことを特徴とするＰＬＬである。電流出力型位相比較器１にバイポーラを用いたミキサ型を用いた場合、入力信号振幅がｋＴ／ｑよりも小さいと、電流出力型位相比較器１の位相差変換利得が入力振幅依存性をもつこととなる。ただし、ｑは電子の電荷量、ｋはボルツマン定数、Ｔは絶対温度である。リミッタ９，１０は、電流出力型位相比較器１の入力振幅をｋＴ／ｑより大きな一定振幅にすることで、電流出力型位相比較器１の位相差変換利得を一定にする。
【００２９】
本発明の他の実施の形態を図６に示す。図５のＰＬＬと同様の構成に対して、ローパスフィルタ１１，１２，１３，１４を挿入したことを特徴とするＰＬＬである。ローパスフィルタ１３，１４は、リミッタ９，１０に不要高調波が入力されることを防ぐために用いる。リミッタ９，１０は、振幅が一定の信号を出力するため、リミッタ９，１０の出力信号には不要な高調波成分が含まれている。そこで、ローパスフィルタ１１，１２において、不要な高調波成分の除去を行う。
【００３０】
本発明の他の実施の形態を図７に示す。図１のＰＬＬと同様の構成に対して、カプラー６とミキサ７の間にアンプ１５を挿入したことを特徴とするＰＬＬである。アンプ１５を挿入することで、ＶＣＯ出力が小振幅の場合でも動作できるようになる。
【００３１】
次に、図８に電流出力型位相比較器１の実施の形態を示す。トランジスタはバイポーラを用いている。ＶＤＤは電源電圧である。１６はいわゆるギルバート乗算器で、その詳細は培風館社出版「超ＬＳＩのためのアナログ集積回路設計技術（下）」１０．３章に記されている。ギルバート乗算器１６は、入力信号ＶＩＦ＋，ＶＩＦ−と参照信号ＶＲＥＦ＋，ＶＲＥＦ−をミキシングし、互いに逆相の差動電流Ｉ４，Ｉ５を出力する。トランジスタＱ２，Ｑ３のベースにはトランジスタＱ１，Ｑ４のベースと逆相の信号ＶＲＥＦ−が入力される。同様に、トランジスタＱ６のベースには、トランジスタＱ５のベースと逆相の信号ＶＩＦ−が入力される。入力信号ＶＩＦ＋，ＶＩＦ−と参照信号ＶＲＥＦ＋，ＶＲＥＦ−の振幅がｋＴ／ｑよりも大きい場合、トランジスタＱ１１のコレクタ電流をＩ６とすると、入力信号ＶＩＦ＋，ＶＩＦ−と参照信号ＶＲＥＦ＋，ＶＲＥＦ−の位相差Φとギルバート乗算器１６の出力作動電流Ｉ４−Ｉ５の関係は次式（数７）で与えられる。
【００３２】
【数７】
0004118309.tif 000008
【００３３】
トランジスタＱ１１，Ｑ１２，Ｑ１３，抵抗Ｒ６，Ｒ７および定電流源ＩＲＥＦは、カレントミラー回路によるギルバート乗算器１６のバイアス回路であり、トランジスタＱ１１は上段にあるトランジスタＱ５，Ｑ６の電流源となる。
【００３４】
１７はチャージポンプ回路で、ギルバート乗算器１６の差動出力電流Ｉ４，Ｉ５をシングルに変換し、電流Ｉｏｕｔを出力する。トランジスタＱ７，Ｑ８，抵抗Ｒ１，Ｒ３はカレントミラー回路で、抵抗Ｒ１，Ｒ３およびトランジスタＱ７，Ｑ８の特性によって決まるカレントミラー比をａとすると、Ｉ３＝ａ・Ｉ４となる。同様に、トランジスタＱ９，Ｑ１０，抵抗Ｒ２，Ｒ４はカレントミラー回路で、カレントミラー比をｂとすると、Ｉ１＝ｂ・Ｉ５となる。トランジスタＱ１４，Ｑ１５，Ｑ１６，抵抗Ｒ８，Ｒ９もまたカレントミラー回路であり、カレントミラー比をｃとすると、Ｉ２＝ｃ・Ｉ３となる。Ｉ１，Ｉ２を用いて、ＩＯＵＴ＝Ｉ１−Ｉ２となる。
【００３５】
図９にリセット用スイッチの実施の形態を示す。すなわち、図１のリセット用スイッチ３に相当する部分である。トランジスタはバイポーラを用いている。
【００３６】
ＶＤＤは電源電圧である。定電流源ＩＥはリセット用スイッチ３のバイアス回路であり、トランジスタＱ１７，Ｑ１８にバイアス電流を与える。トランジスタＱ１９，Ｑ２０，抵抗Ｒ１１，Ｒ１２はカレントミラー回路で、カレントミラー比をｄとすると、Ｉ８＝ｄ・Ｉ７となる。入力端子ＩＮに加わる電圧が参照電圧ＶＲＥＦよりも大きい場合、トランジスタＱ１８はＯＦＦとなり、したがってＩ７およびＩ８はほとんど流れずトランジスタＱ１９，Ｑ２０もＯＦＦとなる。トランジスタＱ２１のベース電流を小さいとして無視すると、トランジスタＱ２１のベース電圧はＲ１０・Ｉ８で与えられるが、Ｉ８がほとんど流れないためトランジスタＱ２１はＯＦＦとなりトランジスタＱ２１のコレクタ電流はほとんど流れない。したがってリセット用スイッチ３はＯＦＦとなる。入力端子に加わる電圧が参照電圧ＶＲＥＦよりも小さい場合、トランジスタＱ１８はＯＮとなり、Ｉ８＝ｄ・Ｉ７〜ｄ・ＩＥとなる。したがって、トランジスタＱ２１のベース電圧はほぼＲ１０・ｄ・ＩＥとなる。ベース電圧がＲ１０・ｄ・ＩＥでトランジスタＱ２１がＯＮするように、ＩＥを設定しておけばトランジスタＱ２１はＯＮとなり、したがって端子ＯＵＴは接地され、リセット用スイッチ３はＯＮとなる。
【００３７】
図８および図９はトランジスタにバイポーラを用いたが、他の種類のトランジスタ、例えばＭＯＳＦＥＴやＭＥＳＦＥＴを用いても同様の機能を実現できる。
【図面の簡単な説明】
【００３８】
【図１】本発明の概念を表す図である。
【図２】本発明におけるローパスフィルタの具体的な実施の形態を示す図である。
【図３】本発明の閉ループ伝達関数の具体例を示す図である。
【図４】本発明の他の実施の形態を示す図である。
【図５】本発明の他の実施の形態を示す図である。
【図６】本発明の他の実施の形態を示す図である。
【図７】本発明の他の実施の形態を示す図である。
【図８】本発明における電流出力型位相比較器の具体的な実施の形態を示す図である。
【図９】本発明におけるリセット用スイッチの具体的な実施の形態を示す図である。
【図１０】従来のＰＬＬ回路を示す図である。
【図１１】本発明における電流出力型位相比較器を電圧出力型とした場合の具体例を示す図である。
【図１２】本発明のＰＬＬ回路を用いた無線通信端末機器例を示す図である。
【符号の説明】
【００３９】
１…電流出力型位相比較器、２…定電流源、３…リセット用スイッチ、４…ローパスフィルタ、５…ＶＣＯ、６…カプラー、７…ミキサ、８…電源、９，１０…リミッタ、１１，１２…ローパスフィルタ、１３…アンプ、ｆＩＦ…入力信号周波数、ｆＲＦ…ＶＣＯ出力周波数、ｆＲＥＦ…参照信号周波数、ｆＬＯ…局発信号周波数、ＶＲＥＦ＋，ＶＲＥＦ−…参照信号、ＶＩＦ＋，ＶＩＦ−…電流出力型位相比較器入力信号、ＩＯＵＴ…電流出力型位相比較器出力電流、ＩＮ…リセット用スイッチ入力端子、ＯＵＴ…リセット用スイッチ出力端子。
【図１】
0004118309.tif 000009
【図２】
0004118309.tif 000010
【図３】
0004118309.tif 000011
【図４】
0004118309.tif 000012
【図５】
0004118309.tif 000013
【図６】
0004118309.tif 000014
【図７】
0004118309.tif 000015
【図８】
0004118309.tif 000016
【図９】
0004118309.tif 000017
【図１０】
0004118309.tif 000018
【図１１】
0004118309.tif 000019
【図１２】
0004118309.tif 000020