(57)【特許請求の範囲】
【請求項１】
ラインセンサの出力信号を補正処理可能な装置であって、
前記ラインセンサの出力信号の、各画素毎のオフセットに対する補正を行う第１の補正手段と、
前記第１の補正手段によりオフセットが補正された前記ラインセンサの出力信号の、各画素毎のゲインのバラツキに対する補正を行う第２の補正手段と、
前記第２の補正手段によりゲインのバラツキが補正された前記ラインセンサの出力信号をアナログデジタル変換するＡ／Ｄ変換器と、
前記ラインセンサへの照射光を無くした状態で、前記ゲインのバラツキに対する補正値を変化させたときに、前記Ａ／Ｄ変換器の出力が変化しないような第１の調整値を検出する第１の検出手段と、
前記第１の調整値を前記オフセットに対する補正値に加算する第１の加算手段と、
前記ラインセンサへの照射光を無くした状態で、前記第１の調整値を前記オフセットに対する補正値に加算したときに、前記Ａ／Ｄ変換器の出力が０となるような第２の調整値を検出する第２の検出手段と、
前記第２の調整値を前記Ａ／Ｄ変換器の入力値に加算する第２の加算手段と、を含むことを特徴とするラインセンサ出力信号の信号処理装置。
【請求項２】
ラインセンサの出力信号を補正処理可能な方法であって、
前記ラインセンサの出力信号の、各画素毎のオフセットに対する補正を行うステップと、
前記オフセットが補正された前記ラインセンサの出力信号の、各画素毎のゲインのバラツキに対する補正を行うステップと、
前記ゲインのバラツキが補正された出力信号をアナログデジタル変換するステップと、
前記ラインセンサへの照射光を無くした状態で、前記ゲインのバラツキに対する補正値を変化させたときに、前記アナログデジタル変換した出力信号が変化しないような第１の調整値を検出するステップと、
前記第１の調整値を前記オフセットに対する補正値に加算するステップと、
前記ラインセンサへの照射光を無くした状態で、前記第１の調整値を前記オフセットに対する補正値に加算したときに、前記アナログデジタル変換した出力信号が０となるような第２の調整値を検出するステップと、
前記第２の調整値を前記アナログデジタル変換の対象となる信号に加算するステップと、
を含むことを特徴とするラインセンサ出力信号の信号処理方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ファクシミリ、デジタル複写機、スキャナー等の情報処理装置に含まれるＣＣＤ（Charge Coupled Device ）等のラインセンサ（単にセンサとも記す）の出力信号に対するオフセット補正とゲインバラツキ補正が可能な装置および方法に関する。
【０００２】
【従来の技術】
ファクシミリ、デジタル複写機、スキャナー等の情報処理装置を構成する画像処理系には、ＣＣＤ等のラインセンサの走査動作によって、画像処理対象となる原稿を読み取りラインセンサ出力信号を得て、次いでこのラインセンサ出力信号の持つオフセットとゲインバラツキの補正（本明細書において「シェーディング補正」と記す）を行い、この補正後の信号を実際の画像処理対象として画像処理を行うものがある。
【０００３】
図５は、このオフセットとゲインバラツキの概念を模式的に説明する説明図であり、オフセットは、例えばラインセンサへの照射光を無くした状態（例えば基準黒色板を走査する）においてラインセンサの各画素が本来出力すべき基準信号との差分のことを指し（オフセット分）、また、ゲインバラツキは、ラインセンサに照射する光量を所定量とした状態（例えば基準白色板を走査する）において、ラインセンサの各画素の出力信号が本来フラットになるべきものが、光学系の歪み、傷等によって、ピーク値を境に増減するものである。このゲインバラツキを補正するには、ピーク値を基準として、例えばピーク値の０．５倍の出力信号の画素のゲインを「２（＝１／０．５）」となるようにし、各画素の所定光量照射状態での出力信号をフラットにする。
【０００４】
即ち、画素毎のオフセット（以下これを「黒歪み」、この黒歪みを補正することを「黒補正」と記す）については、ラインセンサへの照射光を無くした状態でラインセンサ出力をＡ／Ｄ変換（本明細書中「Ａ／Ｄ」はアナログデジタルを意味する）することによりオフセット補正値を検出し、一方、画素毎のゲインバラツキ（以下これを「白歪み」、この白歪みを補正することを「白補正」と記す）については、ラインセンサへの照射光量を所定量にすべく基準白色板を走査させた場合のラインセンサ出力をＡ／Ｄ変換することによりゲインバラツキ補正値を検出する。なお、黒補正を行ったものに対して白補正を行う必要があり、画像処理対象であるものをラインセンサで走査した時に得られるラインセンサ出力信号に対して、黒補正と白補正とを行うことでシェーディング補正が完了する。
【０００５】
ところで、このシェーディング補正を行う場合、ラインセンサ出力信号をＡ／Ｄ変換したものに対してシェーディング補正を行うデジタル処理方式と、ラインセンサ出力信号に対してシェーディング補正を行ったものに対してＡ／Ｄ変換を行うアナログ処理方式とがある。デジタル処理方式では、原稿読み取りデータ等のラインセンサ出力信号のＡ／Ｄ変換に際し、ゲインの低いセンサ画素のデータに対して分解能とＳ／Ｎ特性が不利となるので、アナログ処理方式でシェーディング補正を行う場合に比べて、優れた分解能とＳ／Ｎ特性を有するＡ／Ｄ変換器を用いる必要があることから、原理的にアナログ処理方式の方が精度良く補正を行えるという利点を有する。
【０００６】
【発明が解決しようとする課題】
しかしながら、アナログ処理方式ではＡ／Ｄ変換時の分解能、Ｓ／Ｎ特性については、デジタル処理方式に比べて有利であるものの、例えば白補正回路を構成するアンプ等のアナログデバイスにオフセットが存在するため、Ａ／Ｄ変換結果にアナログ回路系のオフセットや歪みが含まれてしまうという問題があった。
【０００７】
この課題を理解容易とするために、従来装置の構成図である図６を参照してより詳細に説明する。黒補正回路１が黒補正検出回路４が検出した黒補正値Ａを用いてセンサ出力信号を黒補正し、次いで白補正回路２が白補正検出回路５が検出した白補正値αを用いて黒補正されたセンサ出力信号を白補正し、Ａ／Ｄ変換器３がこの白補正結果をＡ／Ｄ変換してデジタル信号を出力することによって、真のセンサ出力値であるアナログ値とオフセットとゲインバラツキとを含むセンサ出力信号から、オフセットとゲインバラツキを除去したセンサ出力信号をデジタル出力する。
【０００８】
このとき、アナログ回路系を用いているため、ｏｆｓ１（黒補正回路１と黒補正検出回路４との間に生じるオフセットと、黒補正回路１と白補正回路２との間に生じるオフセットを加えたもの）、ｏｆｓ２（白補正回路２と白補正検出回路５との間に生じるオフセットと、白補正回路２とＡ／Ｄ変換器３との間に生じるオフセットを加えたもの）が存在するため、これらのオフセットｏｆｓ１、ｏｆｓ２により、Ａ／Ｄ変換器２によるＡ／Ｄ変換によって得られるデジタル出力信号にアナログ回路系のオフセットと歪みが残ることになる。
【０００９】
ここで、センサ出力信号のうちの真の信号分をＳＤ、センサゲインをβ、センサオフセットをＢとすると、センサ出力信号Ｓは次式（１）のように表される。
Ｓ＝β×ＳＤ＋Ｂ    （１）
黒補正値をＡ（＝−Ｂ）、白補正値をα（＝１／β）とすると、Ａ／Ｄ変換器３への入力信号ＳＡＤは次式（２）のように表される。
【００１０】
0004083291.tif 000002
したがって、真の信号分ＳＤに「ｏｆｓ１×（１／β）＋ｏｆｓ２」を加えたデータをＡ／Ｄ変換してしまうことになり、Ａ／Ｄ変換結果にアナログ回路系のオフセットや歪みが含まれてしまうという問題があった。
【００１１】
また近年、情報処理装置のカラー化、高画質化に伴って、ラインセンサ出力信号に対する画像処理も高分解能化が要求されるようになっており、しかもＡ／Ｄ変換器の性能要求に対する負担を軽減し、低コストで高分解能なシェーディング補正が可能なものの出現が期待されているのが実情である。
【００１２】
本発明はこのような従来の課題を鑑みてなされたもので、その目的はＣＣＤ等のラインセンサの出力信号をオフセット補正、ゲインバラツキ補正可能で、これらの補正が行われた信号のアナログデジタル変換結果にアナログ回路系のオフセットや歪みを含まないようにする手段を提供することにある。
【００１３】
【課題を解決するための手段】
上記目的を達成するために、請求項１に係る発明は、ラインセンサの出力信号を補正処理可能な装置であって、前記ラインセンサの出力信号の、各画素毎のオフセットに対する補正を行う第１の補正手段と、前記第１の補正手段によりオフセットが補正された前記ラインセンサの出力信号の、各画素毎のゲインのバラツキに対する補正を行う第２の補正手段と、前記第２の補正手段によりゲインのバラツキが補正された前記ラインセンサの出力信号をアナログデジタル変換するＡ／Ｄ変換器と、前記ラインセンサへの照射光を無くした状態で、前記ゲインのバラツキに対する補正値を変化させたときに、前記Ａ／Ｄ変換器の出力が変化しないような第１の調整値を検出する第１の検出手段と、前記第１の調整値を前記オフセットに対する補正値に加算する第１の加算手段と、前記ラインセンサへの照射光を無くした状態で、前記第１の調整値を前記オフセットに対する補正値に加算したときに、前記Ａ／Ｄ変換器の出力が０となるような第２の調整値を検出する第２の検出手段と、前記第２の調整値を前記Ａ／Ｄ変換器の入力値に加算する第２の加算手段と、を含むことを特徴とするラインセンサ出力信号の信号処理装置である。
【００１４】
この発明によれば、第１、第２の補正手段およびＡ／Ｄ変換器によって、ラインセンサの出力信号に対するオフセット補正がされ、このオフセット補正されたものに対してゲインバラツキ補正が行われ、この補正されたものがＡ／Ｄ変換されるが、その際に、Ａ／Ｄ変換結果が理想値となるように、調整手段がオフセット補正値の調整を行うと共にＡ／Ｄ変換器の入力値を調整するので、センサ出力信号のシェーディング補正を行い、さらに、アナログ回路系のオフセットや歪みの無い出力信号を得ることが可能となる。
【００１６】
また、この発明によれば、ゲインバラツキ補正値の値を変化させてＡ／Ｄ変換器の出力が変化しないようにする調整値、および、Ａ／Ｄ変換器の出力が０となるような調整値の双方を用いて調整動作を行うので、簡単な構成で高速に調整動作を行うことが可能となる。
【００１７】
また、請求項２に係る発明は、ラインセンサの出力信号を補正処理可能な方法であって、前記ラインセンサの出力信号の、各画素毎のオフセットに対する補正を行うステップと、前記オフセットが補正された前記ラインセンサの出力信号の、各画素毎のゲインのバラツキに対する補正を行うステップと、前記ゲインのバラツキが補正された出力信号をアナログデジタル変換するステップと、前記ラインセンサへの照射光を無くした状態で、前記ゲインのバラツキに対する補正値を変化させたときに、前記アナログデジタル変換した出力信号が変化しないような第１の調整値を検出するステップと、前記第１の調整値を前記オフセットに対する補正値に加算するステップと、前記ラインセンサへの照射光を無くした状態で、前記第１の調整値を前記オフセットに対する補正値に加算したときに、前記アナログデジタル変換した出力信号が０となるような第２の調整値を検出するステップと、前記第２の調整値を前記アナログデジタル変換の対象となる信号に加算するステップと、を含むことを特徴とするラインセンサ出力信号の信号処理方法である。
【００１８】
この発明によっても、ラインセンサの出力信号に対するオフセット補正がされ、このオフセット補正されたものに対してゲインバラツキ補正が行われ、この補正されたものがアナログデジタル変換されるが、その際に、アナログデジタル変換結果が理想値となるように、オフセット補正値の調整を行うと共にアナログデジタル変換対象となる信号を調整するので、センサ出力信号のシェーディング補正を行い、さらに、アナログ回路系のオフセットや歪みの無い出力信号を得ることが可能となる。
【００１９】
より具体的には、調整ステップを、ゲインバラツキ補正値が変化しても前記アナログデジタル変換結果の出力が変化しないようにする調整値を用いて前記オフセットに対する補正値を調整すると共に、アナログデジタル変換結果が０となるような調整値を用いてアナログデジタル変換対象となる信号を調整するステップとすればよい。
【００２５】
なお、以上の発明において、ラインセンサは複数画素分の画像情報を信号出力するものであり、例えばＣＣＤやＣＩＳ（Contact Image Sensor）、その他、フォトダイドードを複数個配列したフォトダイオードアレイ、平面視長方形のシリコンダイオードの夫々の長手方向を平行にして複数個配列した空間フィルタ型の受光素子等のデバイスが挙げられる。また、アナログデジタル変換結果が理想値であるとは、アナログデジタル変換結果にアナログ回路系のオフセットや歪み等が含まれないことを意味する。
【００２６】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照しつつ説明する。
この実施の形態は、前述した式（２）におけるｏｆｓ１、ｏｆｓ２を除去するために、黒補正値Ａを「Ａ−ｏｆｓ１」とするように調整すると共に、Ａ／Ｄ変換器への入力信号ＳＡＤを「ＳＡＤ−ｏｆｓ２」とするように調整するようにした点に特徴がある。
【００２７】
この実施形態の信号処理装置は、真の信号分（アナログ値）とオフセットとゲインバラツキとを含む、ＣＣＤ等のラインセンサのセンサ出力信号を黒補正する黒補正回路１１と、この黒補正結果に対して、白補正値検出回路１９が検出した白補正値αを用いて白補正を行う白補正回路１２と、入力信号ＳＡＤをＡ／Ｄ変換してデジタル出力信号を出力するＡ／Ｄ変換器１４とを有する。さらに、加算回路１７が、黒補正値検出回路１５が検出した黒補正値Ａと黒オフセット調整値検出部１６がこの黒補正値Ａを調整するために出力する調整値（ｏｆｃ１）とを加算したものを、Ｄ／Ａ変換器１８がＤ／Ａ変換し、このＤ／Ａ変換値が黒補正回路１１での黒補正に用いられるようになっている。
【００２８】
さらにまた、Ａ／Ｄ変換器オフセット調整値検出部２０がＳＡＤを調整するために出力した調整値（ｏｆｃ２）がＤ／Ａ変換器２１によってＤ／Ａ変換されて加算回路１３に供給され、この加算回路１３が、調整値（ｏｆｃ２）と白補正結果とを加算したものを、Ａ／Ｄ変換器１４の入力信号ＳＡＤとして供給するようになっている。
【００２９】
次に、この装置の主要な構成要素の動作概要を説明する。
図２に示すように、白補正値検出回路１９は、検出した白補正値αを１倍としたものを出力する動作と２倍したものを出力する動作とを１周期ｔｒとする動作を繰り返す。
【００３０】
黒オフセット調整値検出部１６は、異なる白補正値に対しても同じＡ／Ｄ変換結果が得られるような調整値を検出して所定時間継続出力する。例えば、図３に示すように、調整値（ｏｆｃ１）を初期値０から１ずつ増加していき（０、１，…、３）、白補正値検出回路１９の白補正値１倍動作時と２倍動作時とでのＡ／Ｄ変換結果が同じ値になる（１５、１５）調整値を検出してこれを所定時間継続出力する。なお、白補正値１倍動作時と２倍動作時とでのＡ／Ｄ変換結果の差が最小になるような調整値（ｏｆｃ１）を検出するようにしても良い。
【００３１】
Ａ／Ｄ変換器オフセット調整値検出部２０は、デジタル出力信号が０になる調整値（ｏｆｃ２）を検出して所定時間継続出力する。例えば、図４に示すように、調整値（ｏｆｃ２）を初期値０から１ずつ増加していき（０、１，…、３）、デジタル出力信号が０になる調整値を検出してこれを所定時間継続出力する。
【００３２】
次に装置全体の動作の一例について説明する。前述したように、ラインセンサへの照射光を無くした状態でラインセンサ出力をＡ／Ｄ変換することにより、黒補正値検出回路１５によって黒補正値Ａが検出され、基準白色板を走査させた場合のラインセンサ出力をＡ／Ｄ変換することにより、白補正値検出回路１９によって白補正値αが検出されているものとする。
ここで、黒補正値Ａ、白補正値αの絶対値はセンサオフセットＢ、センサゲインβの絶対値とは値が異なる。
【００３３】
白補正値検出回路１９が、前述したような切り替え動作を行うと、黒オフセット調整値検出部１６が調整値（ｏｆｃ１）を求めると共に、Ａ／Ｄ変換器オフセット調整値検出部２０が調整値（ｏｆｃ２）を求める。
【００３４】
また、加算回路１７は、黒補正値Ａと調整値（ｏｆｃ１）とを加算し、この加算値がＤ／Ａ変換器１８でＤ／Ａ変換され、一方、調整値（ｏｆｃ２）はＤ／Ａ変換器２１でＤ／Ａ変換される。
【００３５】
そして、黒補正回路１１は、センサ信号をＤ／Ａ変換器１８によるＤ／Ａ変換を用いて黒補正（加減算処理）し、次いで、白補正回路１２は、この黒補正結果に対して白補正値αを用いた白補正（乗除算処理）を行い、さらに、加算回路１３がＤ／Ａ変換器２１によるＤ／Ａ変換結果と白補正結果とを加算して出力し、Ａ／Ｄ変換器１４がこの加算結果をＡ／Ｄ変換してデジタル出力信号として出力する。実際には、この装置は、このような処理動作をラインセンサの各画素に対して順次行う。
【００３６】
ところで、黒オフセット調整値をｏｆｃ１、Ａ／Ｄ変換器オフセット調整値をｏｆｃ２とすると、Ａ／Ｄ変換器１４の入力信号ＳＡＤは次式（３）のように表される。
【００３７】
ＳＡＤ＝（β×ＳＤ＋Ｂ＋Ａ＋ｏｆｓ１＋ｏｆｃ１）×α＋ｏｆｓ２＋ｏｆｃ２＝ＳＤ×（β×α）＋（Ｂ＋Ａ＋ｏｆｓ１＋ｏｆｃ１）×α＋（ｏｆｓ２＋ｏｆｃ２）  （３）
この式（３）において、ｏｆｓ１を除去できるようなｏｆｃ１の値は、ＳＤ＝０（即ち、ラインセンサへの照射光を無くした状態）として、ｏｆｃ１＝−（Ｂ＋Ａ＋ｏｆｓ１）であり、このとき式（３）は「ＳＡＤ＝ｏｆｓ２＋ｏｆｃ２」となり、ＳＡＤの値はαを変えても変化しなくなる。したがって、前述したようにして、白補正値αを変化させてもデジタル出力信号が変化しなくなるようなｏｆｃ１を求めれば良いということになり、前述した黒オフセット調整値検出部１６の動作によって、ｏｆｓ１を除去できるような調整値ｏｆｃ１が求められてｏｆｓ１が除去されることになる。この実施の形態では、白補正値αを１倍したものと２倍したものとが切り替えられて出力されるようにしたが、他の手法によって、白補正値αを変化させてもデジタル出力信号が変化しなくなるようなｏｆｃ１を求めるようにしておけば良い。
ここで、求められた調整値ｏｆｃ１は、ｏｆｃ１＝−（Ｂ＋Ａ＋ｏｆｓ１）であるので、ｏｆｓ１が除去されることになるほか、黒補正値Ａの絶対値とセンサオフセットＢの絶対値とのずれも結果的に除去されることになっている。
【００３８】
また、式（３）において、ｏｆｓ２を除去できるようなｏｆｃ２の値は、ｏｆｃ２＝−ｏｆｓ２であり、このとき、既にｏｆｓ１を除去しておけば、式（３）はＳＡＤ＝ＳＤ×（β×α）となるので、ＳＤ＝０として、Ａ／Ｄ変換器１４のデジタル出力が０になるようなｏｆｃ２を求めれば良いということになり、前述したＡ／Ｄ変換器オフセット調整値検出部２０の動作によって、ｏｆｓ２を除去できるような調整値ｏｆｃ２が求められてｏｆｓ２が除去されることになる。
次に、ｏｆｓ１、ｏｆｓ２を除去しておけば、式（３）はＳＡＤ＝ＳＤ×（β×α）となるので、ラインセンサへの照射光量を所定量にすべく基準白色板を走査させた場合のＳＡＤ＝ＳＤとなるような白補正値α＝１／βを求めれば良いということになる。
【００３９】
したがって、この実施形態によれば、Ａ／Ｄ変換器１４によるＡ／Ｄ変換結果において、アナログ回路系のオフセットや歪みを含まないようにすることが可能になる。
【００４０】
次に、図７を参照して、より一般化した構成の信号処理装置について説明する。この実施の形態の装置は、真の信号分（アナログ値）とオフセットとゲインバラツキとを含む、ラインセンサのセンサ出力信号に対してオフセット補正を行うオフセット補正回路３１と、このオフセット補正結果に対して、ゲイン補正値検出回路３６が検出したゲイン補正値αを用いてゲイン補正を行うゲイン補正回路３２と、入力信号ＳＡＤをＡ／Ｄ変換してデジタル出力信号を出力するＡ／Ｄ変換器３４とを有する。さらに、加算回路３５が、オフセット補正値検出回路３８が検出したオフセット補正値Ａと第１調整値検出部３９がこのオフセット補正値Ａを調整するために出力する調整値（ｏｆｃ１）とを加算したものを、オフセット補正回路３１でのオフセット補正に用いられるようになっている。
【００４１】
さらにまた、第２調整値検出部３７がＳＡＤを調整するために出力した調整値（ｏｆｃ２）が加算回路３３に供給され、この加算回路３３が、調整値（ｏｆｃ２）とゲイン補正結果とを加算したものを、Ａ／Ｄ変換器３４の入力信号ＳＡＤとして供給するようになっている。
【００４２】
また、ゲイン補正値検出回路３６は、検出したゲイン補正値αを第１の所定数倍したものを出力する動作と第２の所定数倍したものを出力する動作とを１周期とする動作を繰り返す。
【００４３】
第１調整値検出部３９は、異なるゲイン補正値に対しても同じＡ／Ｄ変換結果が得られるような調整値を検出して所定時間継続出力するもので、より具体的には、調整値（ｏｆｃ１）を初期値から所定増分ずつ増加していき、白補正値検出回路１９が、検出したゲイン補正値αを第１の所定数倍したものを出力しても、また、検出したゲイン補正値αを第２の所定数倍したものを出力しても、Ａ／Ｄ変換器３４のＡ／Ｄ変換結果が同じ値になる調整値を検出してこれを所定時間継続出力する。
【００４４】
第２調整値検出部３７は、デジタル出力信号が０になる調整値（ｏｆｃ２）を検出して所定時間継続出力するもので、より具体的には、調整値（ｏｆｃ２）を初期値から所定増分ずつ増加していき、デジタル出力信号が０になる調整値を検出してこれを所定時間継続出力する。
【００４５】
次に装置全体の動作の一例について説明する。前述したように、ラインセンサへの照射光を無くした状態でラインセンサ出力をＡ／Ｄ変換することにより、オフセット補正値検出回路３８によってオフセット補正値Ａが検出され、基準白色板を走査させた場合のラインセンサ出力をＡ／Ｄ変換することにより、ゲイン補正値検出回路３６によってゲイン補正値αが検出されているものとする。
ここで、オフセット補正値Ａ、ゲイン補正値αの絶対値はセンサオフセットＢ、センサゲインβの絶対値とは値が異なる。
【００４６】
ゲイン補正値検出回路３６が、前述したような切り替え動作を行うと、第１調整値検出部３９が調整値（ｏｆｃ１）を求めると共に、第２調整値検出部３７が調整値（ｏｆｃ２）を求める。
【００４７】
また、加算回路３５は、オフセット補正値Ａと調整値（ｏｆｃ１）とを加算し、この加算結果がオフセット補正回路３１に供給され、一方、調整値（ｏｆｃ２）は加算回路３３に供給される。
【００４８】
そして、オフセット補正回路３１は、加算回路３５の加算結果を用いてオフセット補正（加減算処理）し、次いで、ゲイン補正回路３２は、このオフセット補正結果に対してゲイン補正値αを用いたゲイン補正（乗除算処理）を行い、さらに、加算回路３３が調整値（ｏｆｃ２）とゲイン補正結果とを加算して出力し、Ａ／Ｄ変換器３４がこの加算結果をＡ／Ｄ変換してデジタル出力信号として出力する。実際には、この装置は、このような処理動作をラインセンサの各画素に対して順次行う。
【００４９】
ところで、第１調整値検出部３９が検出したオフセット調整値をｏｆｃ１、第２調整値検出部３７が検出したオフセット調整値をｏｆｃ２とすると、Ａ／Ｄ変換器１４の入力信号ＳＡＤは、この実施形態においても次式（３）のように表される。
【００５０】
ＳＡＤ＝（β×ＳＤ＋Ｂ＋Ａ＋ｏｆｓ１＋ｏｆｃ１）×α＋ｏｆｓ２＋ｏｆｃ２＝ＳＤ×（β×α）＋（Ｂ＋Ａ＋ｏｆｓ１＋ｏｆｃ１）×α＋（ｏｆｓ２＋ｏｆｃ２）  （３）
この式（３）において、ｏｆｓ１を除去できるようなｏｆｃ１の値は、ＳＤ＝０として、ｏｆｃ１＝−（Ｂ＋Ａ＋ｏｆｓ１）であり、このとき式（３）は「ＳＡＤ＝ｏｆｓ２＋ｏｆｃ２」となり、ＳＡＤの値はαを変えても変化しなくなる。したがって、この実施形態においても、ゲイン補正値αを変化させてもデジタル出力信号が変化しなくなるようなｏｆｃ１を求めれば良いということになり、第１調整値検出部３９の動作によって、ｏｆｓ１を除去できるような調整値ｏｆｃ１が求められてｏｆｓ１が除去されることになる。
ここで、求められた調整値ｏｆｃ１は、ｏｆｃ１＝−（Ｂ＋Ａ＋ｏｆｓ１）であるので、ｏｆｓ１が除去されることになるほかに、オフセット補正値Ａの絶対値とセンサオフセットＢの絶対値とのずれも結果的に除去されることになっている。
【００５１】
また、式（３）において、ｏｆｓ２を除去できるようなｏｆｃ２の値は、ｏｆｃ２＝−ｏｆｓ２であり、このとき、既にｏｆｓ１を除去しておけば、式（３）はＳＡＤ＝ＳＤ×（β×α）となるので、ＳＤ＝０として、Ａ／Ｄ変換器３４のデジタル出力が０になるようなｏｆｃ２を求めれば良いということになり、第２調整値検出部３７の動作によって、ｏｆｓ２を除去できるような調整値ｏｆｃ２が求められてｏｆｓ２が除去されることになる。
最後に、既にｏｆｓ１、ｏｆｓ２を除去しておけば、式（３）はＳＡＤ＝ＳＤ×（β×α）となるので、ラインセンサへの照射光量を所定量にすべく基準白色板を走査させた場合のＳＡＤ＝ＳＤとなるゲイン補正値α＝１／βを求めれば良いということになる。
【００５２】
以上のようにして、この実施形態によっても、センサ出力信号のオフセット補正とゲイン補正とを行いつつも、Ａ／Ｄ変換器３４によるＡ／Ｄ変換結果において、アナログ回路系のオフセットや歪みを含まないようにすることが可能になる。
【００５３】
以上説明してきたように、本発明の実施の形態によれば、アナログ処理方式でのシェーディング補正を行う際に、オフセット補正値を調整するための手段と、Ａ／Ｄ変換器の入力値を調整するための手段とを備え、これらを用いた調整動作を行うことによって、高精度で高速なシェーディング補正を低コストで実現することが可能になる。
【００５４】
また、図１や図７に示す装置は各ブロックをＬＳＩ化して総てハードウエアで実現することが可能であると共に、その一部をＣＰＵ（中央処理装置）がＲＯＭ等の記憶媒体に記憶しておいた処理プログラムにしたがった処理を実行するようにしても実現可能である。
【００５５】
【発明の効果】
以上説明したように、本発明の実施の形態によれば、ＣＣＤ等のラインセンサの出力信号をオフセット補正、ゲインバラツキ補正可能で、さらに、これらの補正が行われた信号のアナログデジタル変換結果にアナログ回路系のオフセットや歪みを含まないようにすることが可能になるという効果が得られる。
【００５６】
さらに、本発明の実施の形態によれば、ゲインバラツキ補正値を変化させてＡ／Ｄ変換器の出力が変化しないようにする調整値、および、Ａ／Ｄ変換器の出力が０となるような調整値の双方を用いて調整動作を行うので、簡単な構成で高速に調整動作を行うことが可能になるという効果が得られる。
【００５７】
また、本発明の実施の形態によれば、オフセット補正回路がラインセンサ出力信号のオフセット補正を行い、次いで、ゲイン補正回路がオフセット補正されたものに対してゲインバラツキ補正を行い、これをＡ／Ｄ変換器によってアナログデジタル変換する際に、第１調整値検出部が生成した調整値を用いてオフセット補正の補正値を調整すると共に、第２調整値検出部が検出した調整値を用いてＡ／Ｄ変換器への入力信号を調整するので、これによって、センサ出力信号のシェーディング補正を行いつつ、アナログ回路系のオフセットや歪みの無い出力信号を得ることが可能となる。
【００５８】
さらに、本発明の実施の形態によれば、第１調整値検出部がゲインバラツキ補正値の値を変化させてＡ／Ｄ変換器の出力が変化しないようにする調整値を生成すると共に、第２調整値検出部が、Ａ／Ｄ変換器の出力が０となるような調整値を生成し、これら双方の調整値を用いて調整動作を行うので、簡単な構成で高速に調整動作を行うことが可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態である信号処理装置のブロック構成図である。
【図２】白補正値検出回路の動作タイミングを示す説明図である。
【図３】黒オフセット調整値検出部の動作を説明するための説明図である。
【図４】Ａ／Ｄ変換器オフセット調整値の動作を説明するための説明図である。
【図５】ＣＣＤ（ラインセンサ）出力信号のオフセットとゲインバラツキの説明図である。
【図６】従来の信号処理装置のブロック構成図である。
【図７】本発明の他の実施形態の信号処理装置のブロック構成図である。
【符号の説明】
１  黒補正回路
２  白補正回路
３  Ａ／Ｄ変換器
４  黒補正検出回路
５  白補正検出回路
１１  黒補正回路
１２  白補正回路
１３  加算回路
１４  Ａ／Ｄ変換器
１５  黒補正値検出回路
１６  黒オフセット調整値検出部
１７  加算回路
１８  Ｄ／Ａ変換器
１９  白補正値検出回路
２０  Ａ／Ｄ変換器オフセット調整値検出部
２１  Ｄ／Ａ変換器
３１  オフセット補正回路
３２  ゲイン補正回路
３３  加算回路
３４  Ａ／Ｄ変換器
３５  加算回路
３６  ゲイン補正値検出回路
３７  第２調整値検出部
３８  オフセット補正値検出回路
３９  第１調整値検出部
【図１】
0004083291.tif 000003
【図２】
0004083291.tif 000004
【図３】
0004083291.tif 000005
【図４】
0004083291.tif 000006
【図５】
0004083291.tif 000007
【図６】
0004083291.tif 000008
【図７】
0004083291.tif 000009