(57)【特許請求の範囲】
【請求項１】
ＦＥＴ増幅器のドレイン電流を周囲温度の変化に合わせて増減し、前記ＦＥＴ増幅器が一定の増幅度を保つように作動させるＦＥＴ増幅器バイアス回路であって、
周囲温度を検知して該検知した温度に対して一定の傾きで電圧を出力する温度素子と、
前記温度素子の出力を前記温度素子が検知した第１の温度から制御するようにして出力する第１の折れ線回路と、
前記温度素子の出力を前記温度素子が検知した第２の温度から制御するようにして出力する第２の折れ線回路と、
前記温度素子の出力と前記第１の折れ線回路の出力と前記第２の折れ線回路の出力とを加算もしくは減算してＦＥＴ増幅器へ出力する加算回路と
を有し、
前記温度素子の出力を前記第１の折れ線回路と前記第２の折れ線回路とで制御することにより、前記温度素子で検知した温度に応じてドレイン電流を増減して、前記ＦＥＴ増幅器の増幅度を周囲温度の変化に対して一定とする
ことを特徴とするＦＥＴ増幅器バイアス回路。
【請求項２】
請求項１に記載のＦＥＴ増幅器バイアス回路において、さらに、
前記加算回路の出力のレベルを制御するレベル変換回路と
を有することを特徴とするＦＥＴ増幅器バイアス回路。
【請求項３】
請求項１または２のいずれか１項に記載のＦＥＴ増幅器バイアス回路において、
前記第１の折れ線回路は第１の整流回路よりなり、
前記第２の折れ線回路は第２の整流回路よりなる
ことを特徴とするＦＥＴ増幅器バイアス回路。
【請求項４】
請求項３に記載のＦＥＴ増幅器バイアス回路において、
前記温度素子の出力を前記第１の整流回路および前記第２の整流回路で制御して、前記温度素子が検知した任意の温度からバイアス電流制御を開始する
ことを特徴とするＦＥＴ増幅器バイアス回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＦＥＴ増幅器バイアス回路に関し、さらに詳細には、ＦＥＴ増幅器を多段構成した衛星通信システムにおける低雑音増幅装置（ＬＮＡ：Ｌｏｗ  Ｎｏｉｓｅ  Ａｍｐｌｉｆｉｅｒ）などに用いて好適なＦＥＴ増幅器バイアス回路に関する。
【０００２】
なお、本明細書における「ＦＥＴ増幅器」とは、電界効果トランジスタ（ＦＥＴ：Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）あるいはＦＥＴの代わりに高電子移動度トランジスタ（ＨＥＭＴ：Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ）を用いた増幅器を意味するものとする。
【０００３】
また、本明細書においては、ＦＥＴとＨＥＭＴとを総称して「電界効果型トランジスタ」と称するものとする。
【０００４】
【従来の技術】
従来のＦＥＴ増幅器バイアス回路としては、例えば、特公平３−１１６８２号公報（以下、「第１公報」と称する。）に開示された「電界効果トランジスタ用温度補償バイアス回路」や、第１公報に開示されたＦＥＴ増幅器バイアス回路を改良した特開平９−２７０６４１号公報（以下、「第２公報」と称する。）に開示された「電界効果トランジスタ用バイアス回路」が知られている。
【０００５】
ここで、図１には、第１公報に開示されたＦＥＴ増幅器バイアス回路が示されている。
【０００６】
この図１に示されたＦＥＴ増幅器バイアス回路は、電界効果トランジスタに一定のドレイン電流、ドレイン・ソース間電圧を自動的に供給し、電界効果トランジスタを使用したマイクロ波増幅器の利得の温度変動を補償することを目的として、ソース接地形の電界効果トランジスタのゲートバイアスを自動的に決定してドレイン電流を制御するオートバイアス回路である。
【０００７】
一方、図２には、第２公報に開示されたＦＥＴ増幅器バイアス回路が示されている。
【０００８】
この図２に示されたＦＥＴ増幅器バイアス回路は、図１に示されたＦＥＴ増幅器バイアス回路において問題となる、ＰＮＰバイポーラトランジスタのＶＢＥの温度特性を補償することを目的として提案されたものである。
【０００９】
この目的を達成するために、図２に示されたＦＥＴ増幅器バイアス回路においては、所定の温度係数を備える温度素子が、ブリーダ抵抗に直列に接続されている。
【００１０】
ここで、温度素子として、ＰＮＰバイポーラトランジスタのＶＢＥの温度特性と似た温度特性を備える温度素子を用いれば、図２に示すＦＥＴ増幅器バイアス回路の温度特性を安定させることができる。
【００１１】
図２に示すＦＥＴ増幅器バイアス回路においては、温度素子の温度特性がＰＮＰバイポーラトランジスタのＶＢＥの温度特性を打ち消す方向に働くことになり、これによって電界効果トランジスタのドレイン電流が一定に保持され、電気特性の劣化、熱暴走などが防止される。
【００１２】
ところで、従来のＦＥＴ増幅器バイアス回路は、上記において説明したように構成されているものであって、ＦＥＴバイアス段トランジスタのＶＢＥに対する温度補償を行うものであり、また、温度素子の温度係数に依存しているものであって自由に温度係数の設定を行うことができず、温度素子で決まるほぼ直線的な温度補償をかけることしかできないという問題点があった。
【００１３】
【発明が解決しようとする課題】
本発明は、上記したような従来の技術の有する種々の問題点に鑑みてなされたものであり、その目的とするところは、ＦＥＴ増幅器の温度変化にともなう増幅度の増減に起因する相互変調歪みの悪化や発振、あるいは、ドレイン電流の増減に起因する消費電流の増大などの問題を解消するために、ドレイン電流をきめ細かく制御することを可能としたＦＥＴ増幅器バイアス回路を提供しようとするものである。
【００１４】
【課題を解決するための手段】
上記目的を達成するために、本発明によるＦＥＴ増幅器バイアス回路は、温度素子により周囲温度を検知し、折れ線回路により温度素子が検知した周囲温度の傾きを制御してドレイン電流を周囲温度によって増減させ、ＦＥＴ増幅器の増幅度を一定に保たせるように動作させるものである。
【００１５】
さらに、本発明によるＦＥＴ増幅器バイアス回路は、温度素子の後段に整流回路を配置して、任意の温度からバイアス電流の制御を開始するようにして、部分的な温度補償を可能とした温度補償回路を実現し、ＦＥＴ増幅器の増幅度を一定に保たせるように動作させるものである。
【００１６】
こうした本発明によるＦＥＴ増幅器バイアス回路は、例えば、ＦＥＴ増幅器を多段構成した低雑音増幅器などのようなＦＥＴ増幅器に、温度素子とオペアンプとにより増幅度の補償を行うＦＥＴ増幅器バイアス回路として用い、全体の増幅度の安定化を図ることができる。
【００１７】
即ち、本発明のうち請求項１に記載の発明は、ＦＥＴ増幅器のドレイン電流を周囲温度の変化に合わせて増減し、上記ＦＥＴ増幅器が一定の増幅度を保つように作動させるＦＥＴ増幅器バイアス回路であって、周囲温度を検知して該検知した温度に対して一定の傾きで電圧を出力する温度素子と、上記温度素子の出力を上記温度素子が検知した第１の温度から制御するようにして出力する第１の折れ線回路と、上記温度素子の出力を上記温度素子が検知した第２の温度から制御するようにして出力する第２の折れ線回路と、上記温度素子の出力と上記第１の折れ線回路の出力と上記第２の折れ線回路の出力とを加算もしくは減算してＦＥＴ増幅器へ出力する加算回路とを有し、上記温度素子の出力を上記第１の折れ線回路と上記第２の折れ線回路とで制御することにより、上記温度素子で検知した温度に応じてドレイン電流を増減して、上記ＦＥＴ増幅器の増幅度を周囲温度の変化に対して一定とするようにしたものである。
【００１８】
また、本発明のうち請求項２に記載の発明は、本発明のうち請求項１に記載の発明において、さらに、上記加算回路の出力のレベルを制御するレベル変換回路とを有するようにしたものである。
【００１９】
また、本発明のうち請求項３に記載の発明は、本発明のうち請求項１または２のいずれか１項に記載の発明において、上記第１の折れ線回路は第１の整流回路よりなり、上記第２の折れ線回路は第２の整流回路よりなるようにしたものである。
【００２０】
また、本発明のうち請求項４に記載の発明は、本発明のうち請求項３に記載の発明において、上記温度素子の出力を上記第１の整流回路および上記第２の整流回路で制御して、上記温度素子が検知した任意の温度からバイアス電流制御を開始するようにしたものである。
【００２１】
【発明の実施の形態】
以下、添付の図面に基づいて、本発明によるＦＥＴ増幅器バイアス回路の実施の形態の一例を詳細に説明するものとする。
【００２２】
図３には、本発明によるＦＥＴ増幅器バイアス回路の実施の形態の一例を示す回路図が示されている。この図３に示すＦＥＴ増幅器バイアス回路は、基本的には図１および図２を参照しながら説明した従来のＦＥＴ増幅器バイアス回路に、さらに温度素子と、整流回路による折れ線回路と、加算回路と、非反転増幅回路によるレベル変換回路とを接続した構成となっている。
【００２３】
また、図４には、ＦＥＴ増幅器における周囲温度対増幅度を表すグラフが示されており、さらに、図５には、ＦＥＴ増幅器におけるドレイン電流対増幅度を表すグラフが示されている。
【００２４】
ここで、ＦＥＴ増幅器においては、図４の周囲温度対増幅度を表すグラフに示されているように、常温に対し周囲温度が上がるに従って増幅度は下がり、逆に、周囲温度が下がれば増幅度は上がるようになる。
【００２５】
一方、ＦＥＴ増幅器においては、図５のドレイン電流対増幅度を表すグラフに示されているように、一定のバイアス状態からドレイン電流を増やすと増幅度が上がり、ドレイン電流を下げると増幅度が下がるようになる。
【００２６】
上記したことを勘案して、図３に示すＦＥＴ増幅器バイアス回路においては、周囲温度の変化を温度素子で検知し、折れ線回路により図６の周囲温度対ドレイン電流の補正グラフに示すように温度の傾きを制御して、レベル変換回路を介してバイアス回路に電圧を供給するようにしている。このようにして、周囲温度によってドレイン電流を制御することにより、図７の周囲温度対増幅度の補正後のグラフに示すように温度にかかわらず一定の増幅度が得られるようになる。
【００２７】
次に、上記した図３に示すＦＥＴ増幅器バイアス回路について、さらに詳細に説明する。
【００２８】
この図３に示すＦＥＴ増幅器バイアス回路は、ＰＮＰバイポーラトランジスタ１８のエミッタ端子と正電源＋Ｖ１との間に、温度素子４８と、整流回路１００および整流回路１０２による折れ線回路と、加算回路１０４と、非反転増幅回路１０６によるレベル変換回路とを介して、ドレイン電流制御用の抵抗２１を直列に接続している。
【００２９】
さらに、ＰＮＰバイポーラトランジスタ１８のベース端子とＧＮＤとの間に直列に抵抗２０を接続し、ＰＮＰバイポーラトランジスタ１８のベース端子と正電源＋Ｖ４との間に直列に抵抗１９を接続し、ＰＮＰバイポーラトランジスタ１８のコレクタ端子と負電源−Ｖ５との間に直列に抵抗１７を接続し、ＦＥＴ１６のゲート端子をＰＮＰバイポーラトランジスタ１８のコレクタ端子に接続し、ＦＥＴ１６のドレイン端子をＰＮＰバイポーラトランジスタ１８のエミッタ端子に接続し、ＦＥＴ１６のソース端子を接地している。
【００３０】
正電源＋Ｖ１に接続された温度素子４８には、整流回路１００を構成する抵抗３７と、整流回路１０２を構成する抵抗４５と、加算回路１０４を構成する抵抗３８とが並列に接続される。
【００３１】
ここで、整流回路１００は、抵抗３１と抵抗３５と抵抗３６と抵抗３７とダイオード３２とダイオード３３とオペアンプ３４とにより構成されている。なお、こうした整流回路１００の回路構成は公知であるので、図３を参照することにより、各回路構成要素の詳細な接続関係の説明は省略する。
【００３２】
また、整流回路１０２は、抵抗４０と抵抗４４と抵抗４５と抵抗４６とダイオード４１とダイオード４２とオペアンプ４３とにより構成されている。なお、こうした整流回路１０２の回路構成は公知であるので、図３を参照することにより、各回路構成要素の詳細な接続関係の説明は省略する。
【００３３】
また、加算回路１０４は、オペアンプ２７と抵抗２８と抵抗２９と抵抗３０と抵抗３８と抵抗３９とで構成されている。なお、こうした加算回路１０４の回路構成は公知であるので、図３を参照することにより、各回路構成要素の詳細な接続関係の説明は省略する。
【００３４】
また、非反転増幅回路１０６は、加算回路１０４からの出力が入力されるオペアンプ２５と抵抗２２と抵抗２３と可変抵抗２４とにより構成されている。なお、こうした非反転増幅回路１０６の回路構成は公知であるので、図３を参照することにより、各回路構成要素の詳細な接続関係の説明は省略する。
【００３５】
この図３に示すＦＥＴ増幅器バイアス回路においては、温度素子４８で周囲温度を検知するものであるが、温度素子４８で検知される周囲温度に対する電圧の変化の特性は、図８の周囲温度対増幅度を表すグラフに示された特性であるものとする。
【００３６】
温度素子４８からの出力は、図３における（１）のルートである抵抗３８を通り、オペアンプ２７と抵抗２８と抵抗２９と抵抗３０と抵抗３８と抵抗３９とにより構成される加算回路１０４に入力される。
【００３７】
ここで、抵抗３８に入力される特性は、図９の周囲温度対増幅度を表すグラフにより示される。
【００３８】
一方、図３における（２）のルートを通る温度素子４８の出力は、抵抗３１と抵抗３５と抵抗３６と抵抗３７とダイオード３２とダイオード３３とオペアンプ３４とにより構成される整流回路１００に入力され、正電源＋Ｖ２を可変してその電圧を温度素子４８の温度による出力電圧の任意の電圧に設定する。このことにより、抵抗３７と抵抗３１とにより決定する増幅度の傾きにより、任意の温度から、温度素子４８の出力電圧の傾きの「−（抵抗３１の抵抗値／抵抗３７の抵抗値）倍」の電圧出力の傾きを得ることができる。
【００３９】
この整流回路１００におけるダイオード３３の出力は、図１０の周囲温度対電圧のグラフに示すようになり、図１０の周囲温度対電圧のグラフにおけるＡ点は正電源＋Ｖ２によって決まり、その出力電圧の傾きは、以下の式１によって決定される。
【００４０】
式１−（抵抗３１の抵抗値／抵抗３７の抵抗値）×温度素子４８の温度係数
さらに、図３における（３）のルートを通る温度素子４８の出力は、抵抗４０と抵抗４４と抵抗４５と抵抗４６とダイオード４１とダイオード４２とオペアンプ４３とにより構成される整流回路１０２に入力され、負電源−Ｖ３を可変してその電圧を温度素子４８の温度による出力電圧の任意の電圧に設定する。このことにより、抵抗４０と抵抗４５とで決定する増幅度の傾きにより、任意の温度から、温度素子４８の出力電圧の傾きの「−（抵抗４０の抵抗値／抵抗４５の抵抗値）倍」の電圧出力の傾きを得ることができる。
【００４１】
この整流回路１０２におけるダイオード４２の出力は、図１１の周囲温度対電圧のグラフに示すようになり、図１１の周囲温度対電圧のグラフにおけるＢ点は負電圧−Ｖ３によって決まり、その出力電圧の傾きは、以下の式２によって決定される。
【００４２】
式２  −（抵抗４０の抵抗値／抵抗４５の抵抗値）×温度素子４８の温度係数これら（１）のルートを通った出力は抵抗３８に入力され、（２）のルートを通った出力は抵抗３０に入力され、（３）のルートを通った出力は抵抗３９に入力されて、抵抗３０と抵抗３８と抵抗３９と抵抗２８と抵抗２９とオペアンプ２７とで構成される加算回路１０４に入力されることになる。
【００４３】
この加算回路１０４において、（１）のルートの出力から（２）のルートの出力と（３）のルートの出力とがそれぞれ減算され、図１２の周囲温度対出力電圧のグラフに示す周囲温度対出力電圧特性が得られる。
【００４４】
ここで、図３に示すＦＥＴ増幅器バイアス回路における抵抗３８に代えて、図１３に示す抵抗４９と抵抗５０と抵抗５１とオペアンプ５２とで構成する演算回路を使用することにより、（１）のルートと（２）のルートと（３）のルートとを通った出力は、図３に示すＦＥＴ増幅器バイアス回路における抵抗３０と抵抗３８に代えて使用する図１３に示す演算回路と抵抗３９と抵抗２８と抵抗２９とオペアンプ２７とで構成される加算回路に入力されて加算されるため、図１４の周囲温度対出力電圧のグラフに示す周囲温度対出力電圧特性が得られる。
【００４５】
そして、上記した加算回路１０４の出力を、オペアンプ２５と抵抗２２と抵抗２３と可変抵抗２４とで構成する非反転増幅回路１０６へ入力することにより、可変抵抗２４の抵抗値によってオフセット電圧を調整することにより出力レベルを調整する。この非反転増幅回路１０６の出力は、ＰＮＰバイポーラトランジスタ１８と抵抗１９と抵抗２０と抵抗１７とにより構成されるオートバイアス回路に抵抗２１を通して入力され、抵抗１９と抵抗２０とＰＮＰバイポーラトランジスタ１８のＶＢＥとで決まるＶＥを温度に対してほぼ一定として、オペアンプ２５の出力をＶＯとすると「（ＶＯ−ＶＥ）／抵抗２１の抵抗値」で決まるドレイン電流ＩＤが流れることになる。
【００４６】
このＶＯは、図１２あるいは抵抗３８に代えて図１３に示す演算回路を用いた場合には図１４に示す温度対出力電圧特性を持っており、抵抗２１と温度の傾きと図１２あるいは図１４におけるＡ点ならびにＢ点の温度の補正カーブの変更点とを設定することにより、図７で示す周囲温度対増幅度のグラフの特性に近づけることが可能になり、一般的に図４あるいは図５で示すような直線的ではない周囲温度対増幅度特性あるいはドレイン電流対増幅度特性の補正に対応可能となり、各温度に対して一定の増幅度を得られることになる。
【００４７】
次に、図１５には、本発明によるＦＥＴ増幅器バイアス回路の他の実施の形態の一例を示す回路図が示されている。この図１５に示すＦＥＴ増幅器バイアス回路は、基本的には図１および図２を参照しながら説明した従来のＦＥＴ増幅器バイアス回路に、さらに温度素子と、整流回路と、非反転増幅回路によるレベル変換回路とを接続した構成となっている。
【００４８】
以下、上記した図１５に示すＦＥＴ増幅器バイアス回路について、さらに詳細に説明する。
【００４９】
この図１５に示すＦＥＴ増幅器バイアス回路は、ＰＮＰバイポーラトランジスタ５４のエミッタ端子と正電源＋Ｖ６との間に、温度素子６９と、整流回路２００と、非反転増幅回路２０２によるレベル変換回路とを介して、ドレイン電流制御用の抵抗５８を直列に接続している。
【００５０】
さらに、ＰＮＰバイポーラトランジスタ５４のベース端子とＧＮＤとの間に直列に抵抗５７を接続し、ＰＮＰバイポーラトランジスタ５４のベース端子と正電源＋Ｖ８との間に直列に抵抗５６を接続し、ＰＮＰバイポーラトランジスタ５４のコレクタ端子と負電源−Ｖ９との間に直列に抵抗５５を接続し、ＦＥＴ５３のゲート端子をＰＮＰバイポーラトランジスタ５４のコレクタ端子に接続し、ＦＥＴ５３のドレイン端子をＰＮＰバイポーラトランジスタ５４のエミッタ端子に接続し、ＦＥＴ５３のソース端子を接地している。
【００５１】
正電源＋Ｖ６に接続された温度素子６９には、整流回路２００を構成する抵抗６７が直列に接続される。
【００５２】
ここで、整流回路２００は、抵抗６３と抵抗６６と抵抗６７と抵抗６８とダイオード６４とダイオード６５とオペアンプ７０とにより構成されている。なお、こうした整流回路２００の回路構成は公知であるので、図１５を参照することにより、各回路構成要素の詳細な接続関係の説明は省略する。
【００５３】
また、非反転増幅回路２０２は、整流回路２００からの出力が入力されるオペアンプ６２と抵抗５９と抵抗６０と可変抵抗６１とにより構成されている。なお、こうした非反転増幅回路２０２の回路構成は公知であるので、図１５を参照することにより、各回路構成要素の詳細な接続関係の説明は省略する。
【００５４】
この図１５に示すＦＥＴ増幅器バイアス回路においては、温度素子６９で周囲温度を検知するものであるが、温度素子６９で検知される周囲温度に対する電圧の変化の特性は、図８の周囲温度対増幅度を表すグラフに示された特性であるものとする。
【００５５】
温度素子６９からの出力は、抵抗６３と抵抗６６と抵抗６７と抵抗６８とダイオード６４とダイオード６５とオペアンプ７０とにより構成される整流回路２００に入力され、正電源＋Ｖ７を可変してその電圧を温度素子６９の温度による出力電圧の任意の電圧に設定する。このことにより、抵抗６７と抵抗６３とにより決定する増幅度の傾きにより、任意の温度から、温度素子６９の出力電圧の傾きの「−（抵抗６３の抵抗値／抵抗６７の抵抗値）倍」の電圧出力の傾きを得ることができる。
【００５６】
この整流回路２００におけるダイオード６５の出力特性は、図１０の周囲温度対電圧のグラフに示すようになり、図１０の周囲温度対電圧のグラフにおけるＡ点は正電源＋Ｖ７によって決まり、その出力電圧の傾きは「−（抵抗６３の抵抗値／抵抗６７の抵抗値）」で決まる。
【００５７】
そして、上記した整流回路２００の出力を、オペアンプ６２と抵抗５９と抵抗６０と可変抵抗６１とで構成する非反転増幅回路２０２へ入力することにより、可変抵抗６１の抵抗値によってオフセット電圧を調整することにより出力レベルを調整する。この出力は、ＰＮＰバイポーラトランジスタ５４と抵抗５６と抵抗５７と抵抗５５とで構成するオートバイアス回路に抵抗５８を通して入力され、抵抗５６と抵抗５７とＰＮＰバイポーラトランジスタ５４のＶＢＥとで決まるＶＥを温度に対してほぼ一定として、オペアンプ６２の出力をＶＯとすると「（ＶＯ−ＶＥ）／抵抗５８の抵抗値」で決まるドレイン電流ＩＤが流れることになる。
【００５８】
このＶＯは、図１０に示す温度対出力電圧特性を持っており、抵抗５８と温度の傾きと図１０におけるＡ点の温度の補正カーブの変更点とを設定することにより、一定のドレイン電流から抵抗６３と抵抗６７とで決まる傾きで補正をかけることが可能となる。
【００５９】
ところで、この図１５に示すＦＥＴ増幅器バイアス回路は、電界効果型トランジスタの多段構成の回路において、図３に示すＦＥＴ増幅器バイアス回路と組みあわせて用いることが有効であり、特に、ＦＥＴ増幅器全体の増幅度を一定にする際に高温のみ補償が不足した場合に用いると有効である。
【００６０】
一方、図１６の抵抗７０と抵抗７１と抵抗７２と抵抗７３とダイオード７４とダイオード７５とオペアンプ７６とで構成される整流回路３００を、図１５に示すＦＥＴ増幅器バイアス回路におけるＸ点とＹ点との間に接続された整流回路２００の代わりに用いるようにすると、特に、ＦＥＴ増幅器全体の増幅度を一定にする際に低温のみ補償が不足した場合に有効となる。
【００６１】
さらに、図１７の抵抗７７と抵抗７８と抵抗７９とオペアンプ８０とで構成される演算回路を、図１５に示すＦＥＴ増幅器バイアス回路におけるＸ点とＹ点との間に接続された整流回路２００の代わりに使用することで、一定の温度係数を持った補償が可能である。
【００６２】
従って、多段構成の低雑音増幅器においては、それぞれのバイアス回路として図３、図１３、図１５、図１６ならびに図１７に示す各回路構成を組みあわせて用いることにより、多段構成の低雑音増幅器における細かい温度補償を実現することが可能となる。
【００６３】
即ち、ＦＥＴ増幅器を多段構成したＬＮＡなどの増幅器のバイアス回路として、図３、図１３、図１５、図１６ならびに図１７に示す各回路構成を組みあわせた本発明によるＦＥＴ増幅器バイアス回路を使用することにより、ドレイン電流の細かい制御が可能となって増幅度の安定化を図ることができるようになる。このため、ＦＥＴ増幅器の温度による増幅度の増加による相互変調歪みの悪化、低温時の増幅度の増加による発振、高温時のドレイン電流の増加による消費電流の増大などのような、従来のＦＥＴ増幅器バイアス回路による温度素子の温度特性に依存した直線的な電圧特性による温度補償では補償しきれなかった問題点を、本発明によるＦＥＴ増幅器バイアス回路を用いることにより解決することが可能になる。
【００６４】
なお、上記した実施の形態においては、電界効果型トランジスタとしてＦＥＴを用いた場合について説明したが、本発明はこれに限られるものではないものであり、電界効果型トランジスタとしてＨＥＭＴを用いるようにしてもよいことは勿論である。
【００６５】
【発明の効果】
本発明は、以上説明したように構成されているので、ＦＥＴ増幅器の温度変化にともなう増幅度の増減に起因する相互変調歪みの悪化や発振、あるいは、ドレイン電流の増減に起因する消費電流の増大などの問題を、ドレイン電流をきめ細かく制御することにより解消することのできるＦＥＴ増幅器バイアス回路を提供することができるという優れた効果を奏する。
【図面の簡単な説明】
【図１】特公平３−１１６８２号公報（第１公報）に開示されたＦＥＴ増幅器バイアス回路の回路図である。
【図２】特開平９−２７０６４１号公報（第２公報）に開示されたＦＥＴ増幅器バイアス回路の回路図である。
【図３】本発明によるＦＥＴ増幅器バイアス回路の実施の形態の一例を示す回路図である。
【図４】ＦＥＴ増幅器における周囲温度対増幅度を表すグラフである。
【図５】ＦＥＴ増幅器におけるドレイン電流対増幅度を表すグラフである。
【図６】周囲温度対ドレイン電流の補正グラフである。
【図７】周囲温度対増幅度の補正後のグラフである。
【図８】図３における温度素子４８で検知される周囲温度に対する電圧の変化の特性を示す周囲温度対出力電圧を表すグラフである。
【図９】図３における抵抗３８に入力される特性を示す周囲温度対増幅度を表すグラフである。
【図１０】図３の整流回路１００におけるダイオード３３の出力特性を示す周囲温度対電圧のグラフである。
【図１１】図３の整流回路１０２におけるダイオード４２の出力特性を示す周囲温度対電圧のグラフである。
【図１２】図３における加算回路１０４の出力特性を示す周囲温度対出力電圧のグラフである。
【図１３】図３における抵抗３８Ｒに代えて使用することのできる演算回路を示す回路図である。
【図１４】図１３に示す演算回路を図３における抵抗３８Ｒに代えて使用した場合における、図３における加算回路１０４の出力特性を示す周囲温度対出力電圧のグラフである。
【図１５】本発明によるＦＥＴ増幅器バイアス回路の他の実施の形態の一例を示す回路図である。
【図１６】図１５における整流回路２００に代えて使用することのできる整流回路を示す回路図である。
【図１７】図１５における整流回路２００に代えて使用することのできる演算回路を示す回路図である。
【符号の説明】
１６、５３      ＦＥＴ
１８、５４      ＰＮＰバイポーラトランジスタ
４８、６９      温度素子
１７、１９、２０、２１、２２、２３、２８、２９、３０、３１、３５、３６、３７、３８、３９、４０、４４、４５、４６、４９、５０、５１、５５、５６、５７、５８、５９、６０、６３、６６、６７、６８、７１、７２、７３、７７、７８、７９      抵抗
２４、６１      可変抵抗
２５、２７、３４、４３、５２、６２、７０、７６、８０      オペアンプ
３２、３３、４１、４２、６４、６５、７４、７５      ダイオード
１００、１０２、２００、３００      整流回路
１０４      加算回路
１０６、２０２      非反転増幅回路
【図１】
0004083438.tif 000002
【図２】
0004083438.tif 000003
【図３】
0004083438.tif 000004
【図４】
0004083438.tif 000005
【図５】
0004083438.tif 000006
【図６】
0004083438.tif 000007
【図７】
0004083438.tif 000008
【図８】
0004083438.tif 000009
【図９】
0004083438.tif 000010
【図１０】
0004083438.tif 000011
【図１１】
0004083438.tif 000012
【図１２】
0004083438.tif 000013
【図１３】
0004083438.tif 000014
【図１４】
0004083438.tif 000015
【図１５】
0004083438.tif 000016
【図１６】
0004083438.tif 000017
【図１７】
0004083438.tif 000018