(57)【特許請求の範囲】
【請求項１】
複数の列を構成するように配された複数の光電変換部と、該複数の光電変換部の複数の列にそれぞれ対応して設けられ、各列の光電変換部から読出された画素信号を転送する複数の垂直レジスタと、該複数の垂直レジスタからの画素信号を転送する水平レジスタとを備えるインターライン転送方式のＣＣＤ撮像素子と、
該ＣＣＤ撮像素子を駆動するＣＣＤ駆動回路と、
上記ＣＣＤ撮像素子に対する光の入射を制御する遮光手段と、
を有するＣＣＤ撮像装置において、
露光期間の終了後の画素読出し期間の始めに、１垂直周期期間以上かつ垂直周期期間の倍数の期間の間、上記垂直レジスタ及び上記水平レジスタの空転送を行った後、上記複数の光電変換部からの画素信号の読出し並びに上記垂直レジスタ及び上記水平レジスタによる上記読み出された画素信号の転送を行うように、上記ＣＣＤ駆動回路によって、上記ＣＣＤ撮像素子を制御するようにした
ことを特徴とするＣＣＤ撮像装置。
【請求項２】
前記１垂直周期期間の空転送は、１フィールドの画素信号の出力期間と同一の垂直転送速度、及び垂直転送間隔で行われる
ことを特徴とする請求項１に記載のＣＣＤ撮像装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はインターライン転送方式のＣＣＤ撮像素子及びメカニカルシャッタ、液晶シャッタ等の遮光手段を有するＣＣＤ撮像装置に関する。
【０００２】
【従来の技術】
先ず、図３を参照して、ＩＴ方式（インターライン転送方式）のＣＣＤ（電荷結合デバイス）撮像素子を用いたＣＣＤ撮像装置について説明する。１はＩＴ方式のＣＣＤ撮像素子、２はＣＣＤ撮像素子１を駆動するＣＣＤ駆動回路である。ＣＣＤ撮像素子１は、イメージ部を構成する被写体像が投影されるマトリックス状に配された多数の光電変換部（フォトダイオードから構成される）ＰＥＣ及び各列の光電変換部ＰＥＣより１フィールド期間の受光によって得られた画素信号が、垂直ブランキング期間毎にそれぞれ一斉に転送されて読み出されるそれぞれアルミニウム薄膜で遮光された各列の垂直レジスタＶＲ（それぞれ多段のＣＣＤから構成されるている）と、各列の垂直レジスタＶＲからのライン毎の画素信号が水平ブランキング期間毎に転送される１個の水平レジスタＨＲ（多段のＣＣＤから構成されるている）から構成され、水平レジスタＨＲからフィールド毎の映像信号が出力される。
【０００３】
この図１のＣＣＤ撮像装置では、図示を省略するも、被写体よりの光が、対物レンズ、アイリス及びメカニカルシャッタ（液晶シャッタ等の他の遮光手段も可能である）を通じて、ＣＣＤ撮像素子１の受光面に照射されるようになされている。メカニカルシャッタはシステム制御装置（ＣＰＵが内蔵されている）によって制御される。上述のＣＣＤ駆動回路２も、このシステム制御装置によって制御される。
【０００４】
尚、このＣＣＤ撮像素子では、フィールド読み出しが採用されており、各列の光電変換部ＰＥＣの連続する２つの画素信号が、垂直レジスタＶＲの１段のＣＣＤに転送される。従って、各列の光電変換部ＰＥＣがＲ個あれば、垂直レジスタＶＲのＣＣＤの段数はＲ／２となる。この場合、各列の光電変換部ＰＥＣの連続する２つの画素信号は、奇数フィールド及び偶数フィールドで、その組み合わせが変更される。勿論、フレーム読み出しも可能である。
【０００５】
次に、図４を参照して、ＩＴ方式のＣＣＤ撮像素子における暗信号について説明する。図４ＡのＶφは、垂直レジスタＶＲに関するクロックを示し、このクロックＶφは、各列の光電変換部ＰＥＣから各列の垂直レジスタＶＲへの画素信号の読み出しクロックＲＣＫと、各列の垂直レジスタＶＲに蓄積された画素信号を、水平ブランキング期間毎に水平レジスタＨＲに向かってラインシフトする垂直転送クロックＶＴＣＫからなる。
【０００６】
図４Ｂは、読み出しクロックＲＣＫの発生直前にＣＣＤ撮像装置の電源が投入され（電源がＯＮとされ）、その後読み出しクロックＲＣＫの発生により、未受光の各列の光電変換部ＰＥＣからの画素信号が、各列の垂直レジスタＶＲによって読み出された直後の垂直レジスタＶＲに蓄積されている画素信号の状態を示す。尚、各列の光電変換部ＰＥＣの連続する２個の画素信号が、垂直レジスタＶＲの１段のＣＣＤに転送されるものとする。ＣＲ２、ＣＲ１はそれぞれ上下の垂直方向の画素数がｂ個、ａ個の遮光領域の画素信号を示す。ＰＲは垂直方向の画素数がｎ個の有効画素領域の画素信号を示す。この場合の各列の垂直レジスタの段数は、（ｎ＋ａ＋ｂ）／２となる。
【０００７】
図４Ｃは、各列の垂直レジスタＶＲに蓄積された画素信号が、水平ブランキング期間毎に水平レジスタＨＲに向かって転送（ラインシフト）されたときの、１ｆ（フィールド）期間における水平レジスタＨＲの暗信号出力波形（ダークシェーディング）▲１▼を示し、時間の経過に従って、画素信号の垂直レジスタＶＲ内における蓄積時間に比例してレベルが大きくなる特性を有する。
【０００８】
図４Ｄは、電源ＯＮの後の２つ目の読み出しクロックＲＣＫが発生した直後の、未受光の各列の光電変換部ＰＥＣからの画素信号が、各列の垂直レジスタＶＲによって読出された直後の垂直レジスタＶＲに蓄積されている画素信号の状態を示す。この各列の垂直レジスタＶＲに蓄積されている画素信号には、前の１フィールド期間のラインシフト時に形成された垂直レジスタＶＲの上端からから下端に行くに従って、レベルがリニアに増大する特性Ｓにて示す暗信号が含まれている。
【０００９】
図４Ｅは、２つ目の読み出しクロックＲＣＫの直後に各列の垂直レジスタＶＲに蓄積された画素信号が、水平ブランキング期間毎に水平レジスタＨＲに向かって転送（ラインシフト）されたときの、１ｆ（フィールド）期間における水平レジスタの暗信号出力波形（ダークシェーディング）▲２▼を示し、この波形▲２▼は、時間の経過に従って、画素信号の垂直レジスタ内における蓄積時間に比例してレベルが大きくなる特性▲１▼に、図４Ｄに示した特性Ｓに示すように垂直レジスタの上端からから下端に行くに従って、レベルがリニアに増大する暗信号が加算された信号であって、時間の経過に従って、レベルの一定な特性を有する。電源ＯＮの後の３つ目以降の読み出しクロックＲＣＫが発生した後の水平レジスタの暗信号出力波形は、図４Ｅの▲２▼と同様になる。
【００１０】
メカニカルシャッタを使用する電子スチルカメラでは、ＣＣＤ撮像素子のフレーム読出し方式、又は、垂直レジスタ中で信号を混合しない全画素読出し方式が採用されている。フレーム読出し方式では、１フレーム分の映像信号を得るためには、２フィールド分の映像信号が必要であり、電子スチルカメラのように、１回の露光で１枚の画像の映像信号を得る場合は、第１及び第２フィールドの画像の映像信号を変化させないために、露光完了後メカニカルシャッタ等で遮光する必要がある。
【００１１】
次に、図５を参照して、従来のメカニカルシャッタを使用するインターライン方式のＣＣＤ撮像素子の暗信号について説明する。図５Ａはメカニカルシャッタの開閉状態を示す。図５ＢのφＳＵＢは基板クロックを示し、電子シャッタを動作させるためのクロックである。この基板クロックφＳＵＢにより、電子シャッタによる信号電荷の排出を行っており、この基板クロックφＳＵＢの終わりが露光期間の開始点となる。図５ＣのＶφは、垂直レジスタＶＲに関するクロックを示し、このクロックＶφは、各列の光電変換部ＰＥＣから各列の垂直レジスタへＶＲの画素信号の読み出しクロックＲＣＫと、各列の垂直レジスタＶＲに蓄積された画素信号を、水平ブランキング期間毎に水平レジスタＨＲに向かって転送する垂直転送クロックＶＴＣＫからなる。ＳＯＴは、各列の垂直レジスタの掃き出し転送を示し、ここでは読み出しクロックＲＣＫの直前にその掃き出し転送が行われている。
【００１２】
次に、図５Ｄ〜Ｇを参照して、ＩＴ方式のＣＣＤ撮像素子における暗信号がどのように変化するかを説明する。図５Ｃに示す如く、ＣＣＤ撮像装置の電源が投入されると同時に、露光期間の終了後、メカニカルシャッタが開状態から閉状態に移行すると共に、スミア信号等の除去のために、掃き出し転送ＳＯＴが開始される。尚、全画素読出し方式の場合には、メカニカルシャッタを使用しなくても、１回の露光で１枚の画像分の映像信号を得ることが可能であるが、スミア成分等の除去を行うために、同様の掃き出し転送を行う場合がある。
【００１３】
図５Ｄは、電源投入後の１回目の掃き出し転送ＳＯＴの終了後、垂直レジスタＶＲに蓄積されている画素信号の状態を示し、掃き出し転送ＳＯＴは垂直クロックによるラインシフトに較べて、頗る高速に行われるので、ラインシフト時とは異なり、各列の垂直レジスタにおける画素信号の滞留によって発生する特性Ｓにで示す暗信号のレベルは無視できる程度に低い。即ち、垂直レジスタＶＲに蓄積されている信号が殆ど無いことを示す。
【００１４】
図５Ｅは、第１のフィールド期間における水平レジスタの暗信号出力波形▲１▼を示し、暗信号の有効画素信号の垂直レジスタ内における滞留時間に比例してレベルが高くなり、即ち、暗信号が画面の位置により異なってしまうので、黒いもの又は暗い所を撮像したときに画面位置により、若干異なった見え方をしてしまう。このため、より高画質が要求される電子スチルカメラでは問題がある場合がある。
【００１５】
図５Ｃに示す如く、電源投入後の２回目の掃き出し転送が行われ、スミア信号と共に、暗信号が除去され、その２回目の掃き出し転送ＳＯＴの終了後、直ちに２回目の読み出しクロックＲＣＫが発生する。
【００１６】
図５Ｆは、図５Ｄと同様であり、垂直レジスタＶＲに蓄積されている信号が殆ど無いことを示す。
【００１７】
図５Ｇは、第２のフィールド期間における水平レジスタの暗信号出力波形▲２▼を示し、暗信号の有効画素信号の垂直レジスタ内における滞留時間に比例してレベルが高くなり、即ち、暗信号が画面の位置により異なってしまうので、黒いもの又は暗い所を撮像したときに画面位置により、若干異なった見え方をしてしまう。このため、より高画質が要求される電子スチルカメラでは問題がある場合がある。
【００１８】
又、掃き出し転送は、露光期間中のスミア成分を除去できれば良いので、必ずしも図５Ｃに示す如く、第２フィールドの読出し直前に行う必要はない。
【００１９】
図６に、第２フィールドの読み出し直前に掃き出し転送を行わない場合の例を示す。尚、図６Ａ〜Ｇは、それぞれ図５Ａ〜Ｇに対応する図である。図６Ｆは、電源ＯＮの後の２つ目の読み出しクロックＲＣＫが発生した直後の、未受光の各列の光電変換部ＰＥＣからの画素信号が、各列の垂直レジスタＶＲによって読出された直後の垂直レジスタＶＲに蓄積されている画素信号の状態を示す。この各列の垂直レジスタＶＲに蓄積されている画素信号には、図４Ｄと同様に、前の１フィールド期間のラインシフト時に形成された、特性Ｓに示すように垂直レジスタＶＲの上端からから下端に行くに従って、レベルがリニアに増大する暗信号が含まれている。
【００２０】
図６Ｇは、図４Ｅと同様に、時間の経過に従って、画素信号の垂直レジスタＶＲ内における蓄積時間に比例してレベルが大きくなる特性▲１▼に、図６Ｆに示した特性Ｓに示すように垂直レジスタＶＲの上端から下端に行くに従って、レベルがリニアに増大する暗信号が加算された信号であって、時間の経過に従ってレベルの一定な特性を有する。尚、その他は、図５同様なので、説明を省略する。
【００２１】
【発明が解決しようとする課題】
上述の点に鑑み、本発明は、インターライン方式のＣＣＤ撮像素子及びメカニカルシャッタを有するＣＣＤ撮像装置において、掃き出し転送を行った場合の信号シェーディングを補正して、一定値にすることのできるものを提案しようとするものである。
【００２２】
【課題を解決するための手段】
本発明は、複数の列を構成するように配された複数の光電変換部と、その複数の光電変換部の複数の列にそれぞれ対応して設けられ、各列の光電変換部から読出された画素信号を転送する複数の垂直レジスタと、その複数の垂直レジスタからの画素信号を転送する水平レジスタとを備えるインターライン転送方式のＣＣＤ撮像素子と、そのＣＣＤ撮像素子を駆動するＣＣＤ駆動回路と、ＣＣＤ撮像素子に対する光の入射を制御する遮光手段とを有するＣＣＤ撮像装置において、露光期間の終了後の画素読出し期間の始めに、１垂直周期期間以上かつ垂直周期期間の倍数の期間の間、垂直レジスタ及び水平レジスタの空転送を行った後、複数の光電変換部からの画素信号の読出し並びに垂直レジスタ及び水平レジスタによる読み出された画素信号の転送を行うように、ＣＣＤ駆動回路によって、ＣＣＤ撮像素子を制御するようにしたものである。
【００２３】
かかる本発明によれば、メカニカルシャッタが開状態にある露光期間の終了後の、メカニカルシャッタが閉状態にある画素読出し期間の始めに、１垂直周期期間以上かつ垂直周期期間の倍数の期間の間、垂直レジスタ及び水平レジスタの空転送を行った後、複数の光電変換部からの画素信号の読出し並びに垂直レジスタ及び水平レジスタによる読み出された画素信号の転送を行うように、ＣＣＤ駆動回路によって、ＣＣＤ撮像素子を制御するようにする。
【００２４】
【発明の実施の形態】
本発明は、複数の列を構成するように配された複数の光電変換部と、その複数の光電変換部の複数の列にそれぞれ対応して設けられ、各列の光電変換部から読出された画素信号を転送する複数の垂直レジスタと、その複数の垂直レジスタからの画素信号を転送する水平レジスタとを備えるインターライン転送方式のＣＣＤ撮像素子と、そのＣＣＤ撮像素子を駆動するＣＣＤ駆動回路と、ＣＣＤ撮像素子に対する光の入射を制御する遮光手段とを有するＣＣＤ撮像装置において、露光期間の終了後の画素読出し期間の始めに、１垂直周期期間以上かつ垂直周期期間の倍数の期間の間、垂直レジスタ及び水平レジスタの空転送を行った後、複数の光電変換部からの画素信号の読出し並びに垂直レジスタ及び水平レジスタによる読み出された画素信号の転送を行うように、ＣＣＤ駆動回路によって、ＣＣＤ撮像素子を制御するようにしたＣＣＤ撮像装置である。
【００２５】
〔発明の実施の形態の具体例〕
本発明の実施の形態の具体例のＣＣＤ撮像装置は、図３について説明したような、複数の列を構成するように配された複数の光電変換部ＰＥＣと、その複数の光電変換部ＰＥＣの複数の列にそれぞれ対応して設けられ、各列の光電変換部から読出された画素信号を転送する複数の垂直レジスタＶＲと、その複数の垂直レジスタＶＲからの画素信号を転送する水平レジスタＨＲするとを備えるインターライン転送方式のＣＣＤ撮像素子１と、そのＣＣＤ撮像素子１を駆動するＣＣＤ駆動回路２と、ＣＣＤ撮像素子１に対する光の入射を制御する遮光手段としてのメカニカルシャッタ（液晶シャッタ等の他の遮光手段も可能である）とを有するＣＣＤ撮像装置において、メカニカルシャッタが開状態にある露光期間の終了後の、メカニカルシャッタが閉状態にある画素読出し期間の始めに、１垂直周期期間以上（垂直周期期間の１、２、３、‥‥‥倍の期間）の間、垂直レジスタＶＲ及び水平レジスタＨＲの空転送を行った後、複数の光電変換部ＰＥＣからの画素信号の読出し並びに垂直レジスタＶＲ及び水平レジスタＨＲによる読み出された画素信号の転送を行うように、ＣＣＤ駆動回路２によって、ＣＣＤ撮像素子１を制御するようにする。
【００２６】
次に、図１を参照して、具体例のメカニカルシャッタを使用するインターライン方式のＣＣＤ撮像素子の暗信号について説明する。図１Ａはメカニカルシャッタの開閉状態を示す。図１ＢのφＳＵＢは基板クロックを示し、電子シャッタを動作させるためのクロックである。この基板クロックφＳＵＢにより、電子シャッタによる信号電荷の排出を行っており、この基板クロックφＳＵＢの終わりが露光期間の開始点となる。図１ＣのＶφは、垂直レジスタＶＲに関するクロックを示し、このクロックＶφは、各列の光電変換部ＰＥＣから各列の垂直レジスタへＶＲの画素信号の読み出しクロックＲＣＫと、各列の垂直レジスタＶＲに蓄積された画素信号を、水平ブランキング期間毎に水平レジスタＨＲに向かって転送する垂直転送クロックＶＴＣＫからなる。ＳＯＴは、各列の垂直レジスタの掃き出し転送を示し、ここでは読み出しクロックＲＣＫの直前にその掃き出し転送が行われている。
【００２７】
次に、図１Ｄ〜Ｇを参照して、ＩＴ方式のＣＣＤ撮像素子における暗信号がどのように変化するかを説明する。図１Ｃに示す如く、ＣＣＤ撮像装置の電源が投入されると同時に、露光期間の終了後、メカニカルシャッタが開状態から閉状態に移行すると共に、スミア信号等の除去のために、掃き出し転送ＳＯＴが開始される。尚、全画素読出し方式の場合には、メカニカルシャッタを使用しなくても、１回の露光で１枚の画像分の映像信号を得ることが可能であるが、スミア成分等の除去を行うために、同様の掃き出し転送を行う場合がある。
【００２８】
図１Ｄは、電源投入後の１回目の掃き出し転送ＳＯＴの終了後、垂直レジスタＶＲに蓄積されている画素信号の状態を示し、掃き出し転送ＳＯＴは、垂直クロックによるラインシフトに較べて頗る高速に行われるので、ラインシフト時とは異なり、各列の垂直レジスタにおける画素信号の滞留によって発生する特性Ｓにて示す暗信号のレベルは無視できる程度に低い。即ち、垂直レジスタＶＲに蓄積されている信号が殆ど無いことを示す。
【００２９】
図１Ｅは、空転送によるラインシフトが行なわれるときの、暗信号出力波形▲１▼を示し、暗信号の垂直レジスタ内における滞留時間に比例してレベルが高くなり、即ち、暗信号が画面の位置により異なってしまう。
【００３０】
図１Ｃに示す如く、電源投入後の１回目の読出しクロックＲＣＫによって、複数の光電変換部ＰＥＣから画素信号が読み出される。
【００３１】
図１Ｆは、電源ＯＮの後の１つ目の読み出しクロックＲＣＫが発生した直後の、未受光の各列の光電変換部ＰＥＣからの画素信号が、各列の垂直レジスタＶＲによって読出された直後の垂直レジスタＶＲに蓄積されている画素信号の状態を示す。この各列の垂直レジスタＶＲに蓄積されている画素信号には、前の１フィールド期間の空転送時に形成された、特性Ｓに示すように垂直レジスタＶＲの上端からから下端に行くに従って、レベルがリニアに増大する暗信号が含まれている。
【００３２】
図１Ｇは、１つ目の読み出しクロックＲＣＫの直後に各列の垂直レジスタＶＲに蓄積された画素信号が、水平ブランキング期間毎に水平レジスタＨＲに向かって転送（ラインシフト）されたときの、１ｆ（フィールド）期間における水平レジスタの暗信号出力波形（ダークシェーディング）▲２▼を示し、この波形▲２▼は、時間の経過に従って、画素信号の垂直レジスタ内における蓄積時間に比例してレベルが大きくなる特性▲１▼に、特性Ｓに示すように垂直レジスタの上端からから下端に行くに従って、レベルがリニアに増大する暗信号が加算された、時間の経過に従って、レベルの一定な特性を呈する。
【００３３】
図１Ｃに示す如く、電源投入後の２回目の読出しクロックＲＣＫによって、複数の光電変換部ＰＥＣから画素信号が読み出される。
【００３４】
電源ＯＮの後の２つ目の読み出しクロックＲＣＫが発生した直後の、未受光の各列の光電変換部ＰＥＣからの画素信号が、各列の垂直レジスタＶＲによって読出された直後の垂直レジスタＶＲに蓄積されている画素信号の状態は、図１Ｆと同様である。この各列の垂直レジスタＶＲに蓄積されている画素信号には、前の１フィールド期間のラインシフト時に形成された、特性Ｓに示すように垂直レジスタＶＲの上端からから下端に行くに従って、レベルがリニアに増大する暗信号が含まれている。
【００３５】
図１Ｈは、２つ目の読み出しクロックＲＣＫの直後に各列の垂直レジスタＶＲに蓄積された画素信号が、水平ブランキング期間毎に水平レジスタＨＲに向かって転送（ラインシフト）されたときの、１ｆ（フィールド）期間における水平レジスタの暗信号出力波形（ダークシェーディング）▲３▼を示し、この波形▲３▼は、時間の経過に従って、画素信号の垂直レジスタ内における蓄積時間に比例してレベルが大きくなる特性▲２▼に、特性Ｓに示すように垂直レジスタの上端からから下端に行くに従って、レベルがリニアに増大する暗信号が加算された、時間の経過に従って、レベルの一定な特性を呈する。
【００３６】
ところで、図１の具体例では、電源投入後の１垂直周期期間は、光電変換部ＰＥＣらの画素信号の読出しを行わず、垂直レジスタＶＲ及び水平レジスタＨＲの空転送を行うので、この間にスミア信号の除去が可能であるので、図１の具体例における図１Ｃの掃き出し転送ＳＯＴを省略することができ、その場合の具体例を図２に示す。尚、図２において、図１のＡ、Ｂ、Ｃはそれぞれ図２のＡ、Ｂ、Ｃに対応し、図１のＥ、Ｆ、Ｇ、Ｈはそれぞれ図２のＤ、Ｅ、Ｆ、Ｇに対応する。
【００３７】
図２Ｄは、空転送によるラインシフトが行なわれるときの、暗信号出力波形▲１▼を示し、暗信号の垂直レジスタ内における滞留時間に比例してレベルが高くなり、即ち、暗信号が画面の位置により異なってしまう。
【００３８】
図２Ｃに示す如く、電源投入後の１回目の読出しクロックＲＣＫによって、複数の光電変換部ＰＥＣから画素信号が読み出される。
【００３９】
図２Ｅは、電源ＯＮの後の１つ目の読み出しクロックＲＣＫが発生した直後の、未受光の各列の光電変換部ＰＥＣからの画素信号が、各列の垂直レジスタＶＲによって読出された直後の垂直レジスタＶＲに蓄積されている画素信号の状態を示す。この各列の垂直レジスタＶＲに蓄積されている画素信号には、前の１フィールド期間の空転送時に形成された、特性Ｓに示すように垂直レジスタＶＲの上端からから下端に行くに従って、レベルがリニアに増大する暗信号が含まれている。
【００４０】
図２Ｆは、１つ目の読み出しクロックＲＣＫの直後に各列の垂直レジスタＶＲに蓄積された画素信号が、水平ブランキング期間毎に水平レジスタＨＲに向かって転送（ラインシフト）されたときの、１ｆ（フィールド）期間における水平レジスタの暗信号出力波形（ダークシェーディング）▲２▼を示し、この波形▲２▼は、時間の経過に従って、画素信号の垂直レジスタ内における蓄積時間に比例してレベルが大きくなる特性▲１▼に、特性Ｓに示すように垂直レジスタの上端からから下端に行くに従って、レベルがリニアに増大する暗信号が加算された、時間の経過に従って、レベルの一定な特性を呈する。
【００４１】
図２Ｃに示す如く、電源投入後の２回目の読出しクロックＲＣＫによって、複数の光電変換部ＰＥＣから画素信号が読み出される。
【００４２】
電源ＯＮの後の２つ目の読み出しクロックＲＣＫが発生した直後の、未受光の各列の光電変換部ＰＥＣからの画素信号が、各列の垂直レジスタＶＲによって読出された直後の垂直レジスタＶＲに蓄積されている画素信号の状態は、図２Ｅと同様である。この各列の垂直レジスタＶＲに蓄積されている画素信号には、前の１フィールド期間のラインシフト時に形成された、特性Ｓに示すように垂直レジスタＶＲの上端からから下端に行くに従って、レベルがリニアに増大する暗信号が含まれている。
【００４３】
図２Ｇは、２つ目の読み出しクロックＲＣＫの直後に各列の垂直レジスタＶＲに蓄積された画素信号が、水平ブランキング期間毎に水平レジスタＨＲに向かって転送（ラインシフト）されたときの、１ｆ（フィールド）期間における水平レジスタの暗信号出力波形（ダークシェーディング）▲３▼を示し、この波形▲３▼は、時間の経過に従って、画素信号の垂直レジスタ内における蓄積時間に比例してレベルが大きくなる特性▲２▼に、特性Ｓに示すように垂直レジスタの上端からから下端に行くに従って、レベルがリニアに増大する暗信号が加算された、時間の経過に従って、レベルの一定な特性を呈する。
【００４４】
【発明の効果】
本発明によれば、複数の列を構成するように配された複数の光電変換部と、その複数の光電変換部の複数の列にそれぞれ対応して設けられ、各列の光電変換部から読出された画素信号を転送する複数の垂直レジスタと、その複数の垂直レジスタからの画素信号を転送する水平レジスタとを備えるインターライン転送方式のＣＣＤ撮像素子と、そのＣＣＤ撮像素子を駆動するＣＣＤ駆動回路と、ＣＣＤ撮像素子に対する光の入射を制御する遮光手段とを有するＣＣＤ撮像装置において、露光期間の終了後の画素読出し期間の始めに、１垂直周期期間以上かつ垂直周期期間の倍数の期間の間、垂直レジスタ及び水平レジスタの空転送を行った後、複数の光電変換部からの画素信号の読出し並びに垂直レジスタ及び水平レジスタによる読み出された画素信号の転送を行うように、ＣＣＤ駆動回路によって、ＣＣＤ撮像素子を制御するようにしたので、メカニカルシャッタ及びインターライン方式のＣＣＤ撮像素子を有するＣＣＤ撮像装置において、掃き出し転送を行った場合の信号シェーディングを補正して、一定値にすることのできるＣＣＤ撮像装置を得ることができるものである。
【図面の簡単な説明】
【図１】本発明の実施の形態の具体例のＩＴ方式のＣＣＤ撮像素子及びメカニカルシャッタを有するＣＣＤ撮像装置におけるそのＣＣＤ撮像素子のシェーディング補正の説明図である。
【図２】本発明の実施の形態の他の具体例のＩＴ方式のＣＣＤ撮像素子及びメカニカルシャッタを有するＣＣＤ撮像装置におけるそのＣＣＤ撮像素子のシェーディング補正の説明図である。
【図３】ＩＴ方式のＣＣＤ撮像素子を有するＣＣＤ撮像装置を示すブロック線図である。
【図４】ＩＴ方式のＣＣＤ撮像素子における暗信号の説明図である。
【図５】従来例のＩＴ方式のＣＣＤ撮像素子及びメカニカルシャッタを有するＣＣＤ撮像装置におけるそのＣＣＤ撮像素子のシェーディング補正の説明図である。
【図６】他の従来例のＩＴ方式のＣＣＤ撮像素子及びメカニカルシャッタを有するＣＣＤ撮像装置におけるそのＣＣＤ撮像素子のシェーディング補正の説明図である。
【符号の説明】
１  ＩＴ方式のＣＣＤ撮像素子、２  ＣＣＤ駆動回路、ＰＥＣ  光電変換部、ＶＲ  垂直レジスタ、ＨＲ  水平レジスタ。
【図１】
0004174860.tif 000002
【図２】
0004174860.tif 000003
【図３】
0004174860.tif 000004
【図４】
0004174860.tif 000005
【図５】
0004174860.tif 000006
【図６】
0004174860.tif 000007