(57)【特許請求の範囲】
【請求項１】
半導体基板上にゲート絶縁膜を介して設けられたゲート電極と、そのゲート電極の少なくとも一部を覆う層間絶縁膜と、その層間絶縁膜上に設けられた金属電極とを有するＭＯＳ半導体装置において、ゲート電極が多結晶シリコン膜からなり、ゲート電極の平面的な角部を削除し、もしくは円弧状としてゲート電極上面の端を鈍角に傾斜させたことを特徴とするＭＯＳ半導体装置。
【請求項２】
半導体基板上にゲート絶縁膜を介して設けられた多結晶シリコン膜からなるゲート電極と、そのゲート電極の少なくとも一部を覆う層間絶縁膜と、その層間絶縁膜上に設けられた金属電極とを有するＭＯＳ半導体装置の製造方法において、多結晶シリコン膜を被着し、その表面層にイオンを照射した後、エッチングで多結晶シリコン膜の平面的な角部を削除し、もしくは円弧状とすることを特徴とするＭＯＳ半導体装置の製造方法。
【請求項３】
多結晶シリコン膜へ照射するイオンのドーズ量を１×１０14〜３×１０15ｃｍ-2とすることを特徴とする請求項２記載のＭＯＳ半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、金属−酸化膜−半導体（ＭＯＳ）構造のゲートをもつＭＯＳ半導体装置において例えば多結晶シリコン膜のようなゲート電極を有する半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
図４は、ＭＯＳ半導体装置の最も基本的な例であるＭＯＳ電界効果トランジスタ（以下ＭＯＳＦＥＴと記す）の部分断面図である。高比抵抗のｎドリフト層１ｂの表面層にｐウェル領域２が形成され、そのｐウェル領域２内にｎ+ ソース領域３が形成されている。ｎドリフト層１ｂの表面露出部とｎ+ ソース領域３とに挟まれたｐウェル領域２の表面上にゲート酸化膜５を介して多結晶シリコン膜のゲート電極６ａが設けられている。ｎドリフト層１ｂの表面露出部上は厚いフィールド酸化膜４で覆われており、ゲート電極６はそのフィールド酸化膜４上に延びている。７はｎ+ ソース領域３とｐウェル領域２とにともに接触するソース電極である。ソース電極７とゲート電極６ａとは、ほう素燐シリカガラス（ＢＰＳＧ）からなる層間絶縁膜９で絶縁されている。層間絶縁膜９に設けられた窓を通じてゲート電極６ａと接触するゲート金属電極６ｂが設けられている。ｎドリフト層１ｂの裏面側には高不純物濃度のｎ+ ドレイン層１ａを介してドレイン電極８が設けられている。チップの周縁部分にはドレイン電極８と同電位の周縁金属電極１０が設けられている。周縁金属電極１０と接触している多結晶シリコン膜の周縁電極６ｃとゲート金属電極６ｂとの間も層間絶縁膜９で絶縁されている。
【０００３】
【発明が解決しようとする課題】
半導体素子の微細化に伴い、層間絶縁膜９の厚さも薄くなり、ゲート高温印加試験などの信頼性試験で、ソース電極７とゲート電極６ａ間やゲート金属電極６ｂと周縁電極６ｃ間で、絶縁劣化や破壊が発生するものが見られた。
不良品の断面を観察したところ、ゲート電極６ａおよび周縁電極６ｃのエッジ部（Ｂ、Ｃ部）においてゲート電極６ａおよび周縁電極６ｃの上面の端が尖り、層間絶縁膜９の厚さが約１／３或いはそれ以下に薄くなっているものが見られた。
【０００４】
特に、図３（ａ）に斜視図を示したような、ゲート電極６ａや周縁電極６ｃのパターンに９０度或いはそれ以下の角部があるものでは、その角部に鋭い尖りが見られ、層間絶縁膜９が薄くなることがわかった。絶縁劣化や破壊は、そのような層間絶縁膜９の薄くなった部分で電界の集中や電荷の注入等が起きたためと考えられる。
以上の問題に鑑み本発明の目的は、ゲート電極上の層間絶縁膜の薄層化を防止し、高信頼性の半導体装置およびその製造方法を提供することにある。
【０００５】
【課題を解決するための手段】
上記の課題解決のため本発明は、半導体基板上にゲート絶縁膜を介して設けられた例えば多結晶シリコン膜からなるゲート電極と、そのゲート電極の少なくとも一部を覆う層間絶縁膜と、その層間絶縁膜上に設けられた金属電極とを有するＭＯＳ半導体装置において、ゲート電極上面の端を鈍角に傾斜させるものとする。
【０００６】
そのようにすれば、層間絶縁膜のゲート電極の端部上を覆う被覆性が改善され、層間絶縁膜の薄層化が防止される。
特に、ゲート電極の平面的な角部を削除し、もしくは円弧状とすれば、ゲート電極上面の端の三次元的な尖端を生じない。
ゲート電極上面の端を鈍角に傾斜させたＭＯＳ半導体装置の製造方法としては、多結晶シリコン膜を被着し、その表面層にイオンを照射した後、エッチングをおこなうとよい。
【０００７】
そのようにすれば、イオン照射によって表面層にダメージ層が形成され、エッチング速度が速くなるため、ゲート電極上面の端を鈍角に傾斜させることができる。
イオンのドーズ量としては、１×１０14〜３×１０15ｃｍ-2とする。
ドーズ量が増す程、ゲート電極上面の端の角度が緩くなるが、後記の実験結果が示すように、１×１０14〜３×１０15ｃｍ-2の範囲が最も適当である。
【０００８】
【発明の実施の形態】
［実施例１］
図１は本発明第一の実施例の縦型ＭＯＳＦＥＴの部分断面図である。
基本的な構造は、図３と変わらない。高比抵抗のｎドリフト層１１ｂの表面層にｐウェル領域１２が形成され、そのｐウェル領域１２内にｎ+ ソース領域１３が形成されている。ｎドリフト層１１ｂの表面露出部とｎ+ ソース領域１３とに挟まれたｐウェル領域１２の表面上にゲート酸化膜１５を介して多結晶シリコン膜のゲート電極１６ａが設けられている。ｎドリフト層１１ｂの表面露出部上は厚いフィールド酸化膜１４で覆われており、ゲート電極１６ａはそのフィールド酸化膜１４上に延びている。１７はｎ+ ソース領域１３とｐウェル領域１２とにともに接触するソース電極である。ソース電極１７とゲート電極１６ａとは、ほう素燐シリカガラス（ＢＰＳＧ）からなる層間絶縁膜１９で絶縁されている。層間絶縁膜１９に設けられた窓を通じてゲート電極１６ａと接触するゲート金属電極１６ｂが設けられている。ｎドリフト層１１ｂの裏面側には高不純物濃度のｎ+ ドレイン層１１ａを介してドレイン電極１８が設けられている。チップの周縁部分にはドレイン電極１８と同電位の周縁金属電極２０が設けられている。周縁金属電極２０と接触している多結晶シリコン膜の周縁電極１６ｃとゲート金属電極１６ｂとの間も層間絶縁膜１９で絶縁されている。
【０００９】
例えばゲート酸化膜１５の厚さは１００ｎｍ、フイールド酸化膜１４は４５０ｎｍ、ゲート電極１６ａの厚さは０．８μｍ、層間絶縁膜１９は０．５μｍ、ソース電極１３の厚さは５μｍである。
図４との違いは、ゲート電極１６ａおよび周縁電極１６ｃの上面の端部Ｂ、Ｃ部（図４）が鈍角になるように傾斜加工されており、その上の層間絶縁膜１９が薄くなっていないことである。
【００１０】
ゲート電極１６ａおよび多結晶シリコン層１６ｃの端部の傾斜加工は、次のような工程でおこなった。
減圧ＣＶＤ法により多結晶シリコン膜を堆積、アニール後、全面に加速電圧５０ｋｅＶ、ドーズ量１×１０15ｃｍ-2の条件でひ素イオン注入をおこなう。次に、表面の酸化膜を除去し、フォトレジストを塗布し、フォトリソグラフィにより、マスクを形成する。続いて四ふっ化炭素ガスを用いたドライエッチングにより、多結晶シリコン膜をエッチングし、パターニングしてゲート電極１６ａおよび多結晶シリコン層１６ｃを形成する。
【００１１】
このような方法によって、ゲート電極１６ａおよび多結晶シリコン層１６ｃの上面端部は鈍角となり、従来のように尖ることは無い。上面端部の角度を直接測定するのは困難なため、下部の角度（以後テーパー角と呼ぶ）Ａを測定したところ、約３０度であった。
このようにしてゲート電極１６ａおよび多結晶シリコン層１６ｃの上端を鈍角にすることにより、その上に被着した絶縁膜１９はリフロー後も薄くならず、信頼性試験における不良も激減した。
【００１２】
図２は、加速電圧５０ｋｅＶで、ドーズ量を変えてひ素イオン注入をおこなった際の、端部のテーパー角Ａのドーズ量依存性を示す特性図である。ひ素使用の場合は、１×１０14〜３×１０15ｃｍ-2のドーズ量でエッチング形状を適当な角度のテーパー化ができている。
１×１０14ｃｍ-2より少ないドーズ量では、端部のテーパー角Ａが十分小さくならない。特にテーパー角Ａは一様ではなく、上面に近づくほど傾斜がきつくなる。全体としては６０度であっても上端は９０度に近く、かなり尖っている。逆に３×１０15ｃｍ-2より多いドーズ量とすると、テーパー角Ａが十分小さくなるが、工程に要する時間が長くなるばかりで無駄である。従って、１×１０14〜３×１０15ｃｍ-2の範囲が適当である。
【００１３】
［実施例２］上の方法は、平面的な角部の尖りを緩和する効果もある。図３（ｂ）は、上の方法を適用した平面的な角部の斜視図である。図３（ａ）より、角部の尖りが緩和されているのがわかる。
【００１４】
しかし、層間絶縁膜９が薄いときなど、稀に信頼性試験で劣化するものが見られた。その対策として、角部に加工をしたパターンを試みた。
図３（ｃ）は二等辺三角形状の角部を削ったもの、同図（ｄ）は角部を円弧状のパターンとしたものであり、実施例１の方法でエッチングした後の斜視図である。どちらも、多結晶シリコン層の上端の尖りがなくなり、信頼性試験においても不良は見られなくなった。
【００１５】
なお、実施例はいずれも半導体基板の両面に主電極が設けられた縦型半導体装置の例を挙げたが、本発明は縦型半導体装置に限らず、半導体基板の一方の主面に主電極が設けられた横型半導体装置にも適用できるものである。更に、半導体基板表面にトレンチを設け、そのトレンチ内にゲート電極を埋め込んだ形のいわゆるトレンチゲート型の半導体装置においても有効である。
【００１６】
【発明の効果】
以上説明したように本発明によれば、ゲート電極上面の端を鈍角に傾斜させることにより、層間絶縁膜の被覆性を向上させることができた。
更に、ゲート電極の平面的な角部においては、角を削除し、もしくは曲率をつけた形状とすることにより、三次元的な尖端の形状を平滑化し、層間絶縁膜の被覆性を向上させることができた。
【００１７】
これらにより、電界集中や電荷の注入が緩和され、ゲート高温印加試験に対する耐性が大幅に向上した半導体装置とすることができる。
【図面の簡単な説明】
【図１】  本発明実施例のＭＯＳＦＥＴの部分断面図
【図２】  テーパー角Ａのひ素ドーズ量依存性を示す特性図
【図３】  （ａ）は従来技術による角部の斜視図、（ｂ）は実施例１の方法による角部の斜視図、（ｃ）は角部を削除したものの斜視図、（ｄ）は角部を円弧状としたものの斜視図
【図４】  従来技術によるＭＯＳＦＥＴの部分断面図
【符号の説明】
１ａ、１１ａ  ｎ+ ドレイン層
１ｂ、１１ｂ  ｎドリフト層
２、  １２    ｐウェル領域
３、  １３    ｎ+ ソース領域
４、  １４    フィールド酸化膜
５、  １５    ゲート酸化膜
６ａ、１６ａ  ゲート電極
６ｂ、１６ｂ  ゲート金属電極
６ｃ、１６ｃ  周縁電極
７、  １７    ソース電極
８、  １８    ドレイン電極
９、  １９    層間絶縁膜（ＢＰＳＧ膜）
１０、  ２０    周縁金属電極
【図１】
0004061751.tif 000002
【図２】
0004061751.tif 000003
【図３】
0004061751.tif 000004
【図４】
0004061751.tif 000005