(57)【特許請求の範囲】
【請求項１】
走行速度をデジタル表示する電子メータと、該電子メータのＬＣＤ等の動作を制御するとともに時計更新処理を行う制御手段と、走行距離等のデータを記憶する記憶手段と、上記制御手段を初期化するリセット手段とを備えた車両用表示装置において、
バッテリ電圧を所定の定電圧にして出力する定電圧回路を設け、該定電圧回路の出力を上記制御手段，記憶手段，及びリセット手段の電源とし、
上記時刻表示用の時計用クロックを発生する時計用クロック回路を設け、上記制御手段は、メインスイッチをオフした待機状態における時計更新処理を上記時計用クロックにより行ない、
上記リセット手段にウォッチドッグタイマ機能を持たせ、時計更新よりも長い間タイマをクリアするパルスが入らない場合は上記制御手段を初期化するようにしたことを特徴とする車両用表示装置。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、自動車等に用いられるデジタル表示式の表示装置に関し、特にメインスイッチオフの待機状態（スタンバイ状態）における消費電流を低減でき、時計精度を向上できるようにした電源及びクロックの改善に関する。
【０００２】
【従来の技術】
例えば自動車の車速，走行距離，時刻等をデジタル表示するようにした表示装置では、メインスイッチであるイグニッションスイッチがオン位置に操作され、走行が開始されると速度の表示が行われるとともに、走行距離が積算表示される。そしてイグニッションスイッチがオフ位置に操作されると、スタンバイ状態となり、走行距離データは所定の書き換え可能な不揮発性メモリ（ＥＥＰＲＯＭ）に書き込まれる。
【０００３】
図３は従来の表示装置の概略構成を示す。
図中、５１は、上記電子メータのＬＣＤ（液晶ディスプレイ）５２の表示制御やメモリへの書込み制御，時刻更新等を行うＣＰＵ５１である。該ＣＰＵ５１には、上記ＬＣＤ５２と、上記Ｅ2 ＰＲＯＭ（ＥＥＰＲＯＭ）５３と、該ＣＰＵ５１を初期化するリセット回路５４と、アラーム表示用ＬＥＤ等を制御する出力回路５５とが接続されている。また該ＣＰＵ５１には、制御処理タイミングを設定するための高速（例えば数ＭＨｚ）のメインクロックを発生するメインクロック回路５６、及び上記時刻を設定する低速（例えば３２．７６８ＫＨｚ）の時計用クロックを発生する時計用クロック回路５７も接続されている。
【０００４】
また、上記表示装置は、１２Ｖのバッテリ５８から電源Ｖｃｃ１に５Ｖの定電圧を常時供給する定電圧回路５９と、イグニッションスイッチ５０のオフ時に、ＮＯＴ回路６０により反転された操作信号と自己保持回路６１からの保持信号とにより電源Ｖｃｃ２に所定の電圧を供給するスイッチ素子６２とを備えている。
【０００５】
なお、上記自己保持回路６１は、上記ＣＰＵ５１により制御されて、スイッチ素子６２によるＶｃｃ２の出力を安定維持させるものであり、かつイグニッションスイッチオフ時に走行距離等をＥ2 ＰＲＯＭに記憶するまでの間、Ｖｃｃ２を保持するためのものである。また、上記イグニッションスイッチ５０のオンオフは入力検出回路６３により検出されて上記ＣＰＵ５１に入力される。
【０００６】
上記従来装置では、イグニッションスイッチ５０がオンされると、Ｖｃｃ２が供給され、リセット回路５４からリセット信号がＣＰＵ５１に出力されて、ＣＰＵ５１がリセットスタートする。
【０００７】
また上記従来装置では、上記イグニッションスイッチ５０がオンからオフに操作されると、上記Ｅ2 ＰＲＯＭ５３に接続されたＶｃｃ２に電源が自己保持回路６１により供給されて、走行距離データ等の書込み制御が行なわれる。
【０００８】
また、上記時計用クロック回路５７からのクロックに基づくタイミングで上記ＣＰＵ５１により時刻が演算される。この時ＣＰＵ５１はメインクロックで動作する。
【０００９】
このように上記従来例では、上記電源Ｖｃｃ２を、上記Ｅ2 ＰＲＯＭ５３, リセット回路５４とともにイグニッションスイッチ５０のオフ時に作動の必要のない他の回路に接続し、これらの回路への電源供給を上記オフ時に停止することで、消費電力を低減している。そして上記電源Ｖｃｃ２はイグニッションスイッチ５０のオフ時には停止されるため、上記Ｅ2 ＰＲＯＭ５３への走行距離データ等の書込みの必要から上記自己保持回路６１が設けられている。
【００１０】
【発明が解決しようとする課題】
ところが上記従来の回路構成では、イグニッションスイッチをオフからオンに操作すると、リセット回路５４が起動し、ＣＰＵ５１を初期化することとなる。
【００１１】
一般にＣＰＵはリセットされると、その出力が「Ｈ」でも「Ｌ」でもないハイインピーダンスとなるため、プログラムにより上記出力を再度「Ｈ」又は「Ｌ」とする処理が必要となり、この処理が終了するまでの間は極一瞬ではあるが本来意図していない状態になってしまうという問題がある。
【００１２】
また、イグニッションスイッチのオンのたびにリセットがかかり、該リセットにより時計用クロック回路の動作が中断されるため、時刻に遅れが生じ、時計精度が低下するという問題もある。
【００１３】
さらにまた、従来装置は時計更新の為に、スタンバイ中も時計クロックによるタイマ割り込みで間欠的にメインクロックでＣＰＵを動作させていたので、スタンバイ中の消費電流が大きいという問題がある。即ち、メインクロックは高速であるからそれ自体の消費電流が大きく、しかも止まっていたものを再起動させることからクロックが安定するまで待ち時間が必要であり、この点からも消費電流が大きい。
【００１４】
一方、上記消費電流を低減するために、イグニッションスイッチのオフ時に停止する電源Ｖｃｃ２をＥ2 ＰＲＯＭやリセット回路に供給して上記自己保持回路を設けた場合、この自己保持回路自体が電流を消費するという問題もある。
【００１５】
本発明は、上記従来の問題に鑑みてなされたもので、消費電流を減少でき、また、時計精度を向上することができる車両用表示装置を提供することを課題としている。
【００１６】
【課題を解決するための手段】
本発明は、走行速度をデジタル表示する電子メータと、該電子メータのＬＣＤ等の動作を制御するとともに時計更新処理を行う制御手段と、走行距離等のデータを記憶する記憶手段と、上記制御手段を初期化するリセット手段とを備えた車両用表示装置において、
バッテリ電圧を所定の定電圧にして出力する定電圧回路を設け、該定電圧回路の出力を上記制御手段，記憶手段，及びリセット手段の電源とし、
上記時刻表示用の時計用クロックを発生する時計用クロック回路を設け、上記制御手段は、メインスイッチをオフした待機状態における時計更新処理を上記時計用クロックにより行ない、
上記リセット手段にウォッチドッグタイマ機能を持たせ、時計更新よりも長い間タイマをクリアするパルスが入らない場合は上記制御手段を初期化するようにしたことを特徴としている。
【００１８】
【発明の作用効果】
請求項１の発明に係る車両用表示装置によれば、制御手段及び記憶手段の電源として定電圧回路の出力を用いたので、上記従来装置では必要であったスイッチ素子の出力を安定させ、かつイグニッションスイッチのオフ時に走行距離等をＥ2ＰＲＯＭに記憶するまでの間Ｖｃｃ2を保持するための自己保持回路を不要にでき、それだけ消費電流を低減できる効果がある。
【００１９】
また、リセット手段の電源として、上記従来装置のスイッチ素子の出力ではなく、定電圧回路の出力を用いたので、メインスイッチのオンオフによりＣＰＵにリセットがかかることをなくすことができ、そのためＣＰＵの出力がハイインピーダンスとなることはない。
【００２０】
さらにまた、スタンバイ中には制御手段により、時計用クロック回路からのクロックにより時計更新処理を行うようにしたので、メインクロックを使用する場合に比べて消費電流を減少することができる効果がある。即ち、時計用クロックは低速なためそれ自体の消費電流が小さく、しかも時計用クロックは常時動作しているので、止まっているものを再起動する場合のような待ち時間は不要であり、この点からも消費電流を小さくできる。
【００２１】
【発明の実施の形態】
以下、本発明の実施形態を添付図面に基づいて説明する。
図１, 図２は本発明の一実施形態による表示装置を説明するための図であり、図１は上記表示装置の回路構成を説明するための図、図２は上記装置の動作を説明するための図である。
【００２２】
図に示すように、本実施形態の表示装置１は、メインスイッチとしてのイグニッションスイッチ２の操作信号に基づいて、該装置１の動作を制御するＣＰＵ（制御手段）３を備えている。
【００２３】
上記ＣＰＵ３には、走行速度が表示されるＬＣＤ４と、走行距離等の所定のデータが記憶される書き換え可能のＥ2 ＰＲＯＭ（ＥＥＰＲＯＭ, 記憶手段）５と、このＣＰＵ３を初期化するリセット回路（リセット手段）６と、ＬＥＤやアラームブザー等を制御する出力回路７と、このＣＰＵ３による制御処理のタイミングの基準となる高速の標準周波数（例えば数ＭＨｚ）のクロック信号を発生するメインクロック回路８と、上記表示される時刻の基準となる低速の周波数（例えば３２．７６８ＫＨｚ）のクロック信号を発生する時計用クロック回路９とが接続されている
【００２４】
また、１２Ｖのバッテリ１０から電源Ｖｃｃ１に５Ｖの電圧を常時供給する定電圧回路１１と、上記イグニッションスイッチ２のオン, オフを検出して上記ＣＰＵ３に出力する入力検出回路（入力検出手段）１２と、上記イグニッションスイッチ２のオフ時に、ＮＯＴ回路１３により反転された操作信号により電源Ｖｃｃ２に所定の電圧を供給するスイッチ素子１４とを備えている。なお、電源Ｖｃｃ２を出力するスイッチ素子１４を備えたスイッチ回路１５は本発明では設けなくても良い。
【００２５】
そして本実施形態装置１では、上記ＣＰＵ３，Ｅ2 ＰＲＯＭ５，及びリセット回路６には、何れにも同じ上記定電圧回路１１の出力電源Ｖｃｃ１が接続されている。
【００２６】
本実施形態表示装置１では、上記イグニッションスイッチ２がオフからオンに操作されると、図２に示すように、上記メインクロック回路８, 時計用クロック回路９から共に作動クロックが発信され、上記メインクロック回路８からのクロックに基づいて上記ＣＰＵ３により制御処理が行なわれて、上記ＬＣＤ４に走行速度が表示される。
【００２７】
また、上記イグニッションスイッチ２がオンからオフに操作されると、上記メインクロック回路８からのクロックが停止されて速度表示処理が停止し、スタンバイ状態となる。このスタンバイ状態における現在時刻の更新処理は、上記ＣＰＵ３により、上記時計用クロック回路９からのクロックによるタイマ割り込みで、間欠的にメインクロックではなく時計クロックで行われる。
【００２８】
このように、本実施形態の表示装置１では、上記ＣＰＵ３の電源を定電圧回路１１の出力Ｖｃｃ１とするとともに、Ｅ2 ＰＲＯＭ５の電源についても上記定電圧回路１１の出力Ｖｃｃ１としたので、スイッチ素子１４の出力Ｖｃｃ２を安定させる自己保持回路を不要にでき、それだけ消費電流を低減することができる。
【００２９】
また、リセット回路６の電源についても定電圧回路１１の出力Ｖｃｃ１を用いるようにしたので、上記従来例のように、イグニッションスイッチ２のオンオフによりＣＰＵ３にリセットがかかることはなく、ＣＰＵ３のリセットによる時刻の遅れを防止することができる。
【００３０】
また、上記イグニッションスイッチ２のオフ時において、ＣＰＵ３による時計更新処理を、時計用クロック回路９からの時計クロックにより行うようにしたので、メインクロック回路８からのメインクロックを使用する場合と比べて消費電流を減少することができる。
【００３１】
即ち、メインクロックは高速であるからそれ自体の消費電流が大きく、しかも止まっていたものを再起動させることからクロックが安定するまで待ち時間が必要であり、この点からも消費電流が大きい。これに対し、時計用クロックは低速なためそれ自体の消費電流が小さく、しかも時計用クロックは常時動作しているので、止まっているものを再起動する場合のような待ち時間は不要であり、この点からも消費電流を小さくできる。なお、時計用クロックはプログラムの実行そのものの処理には時間がかかるが、処理内容自体が時計更新だけと極めて少ないので消費電流を抑えることができる。
【００３２】
また、上記リセット回路６は、ＣＰＵの暴走を検出するウォッチドッグタイマ機能を備えており、時計更新よりも長い間、タイマをクリアするパルスが入らない場合はリセットするようになっている。なお、タイマをクリアするパルスは時計更新でＣＰＵが作動したタイミングでＣＰＵから出力するように構成するのが望ましい。この場合、ウォッチドッグタイマが作動してリセットがかかるまでに零点数秒〜数秒と長くかかるので、ＣＰＵ内蔵のウォッチドッグタイマを短時間に設定し併用すると良い。
【図面の簡単な説明】
【図１】本発明の一実施形態による車両用表示装置を説明するためのブロック構成図である。
【図２】上記実施形態装置の動作を説明するための図である。
【図３】従来の車両用表示装置を説明するためのブロック構成図である。
【符号の説明】
１  表示装置
３  ＣＰＵ（制御手段）
４  ＬＣＤ
５  Ｅ2 ＰＲＯＭ（記憶手段）
６  リセット回路（リセット手段）
９  時計用クロック回路
１０  バッテリ
１１  定電圧回路
【図１】
0004037953.tif 000002
【図２】
0004037953.tif 000003
【図３】
0004037953.tif 000004