(57)【特許請求の範囲】
【請求項１】
モータ回転パルスカウンタが速度パルス検出器からの信号を４倍周した信号をセット数カウントする間クロックカウンタがクロックをカウントし、モータ回転パルスカウンタのセットカウント値とクロックカウンタのカウント値からエレベータの速度を検出する速度検出回路と、速度指令値と速度検出値との偏差をＰＩ演算する速度制御アンプとを備えたエレベータの速度制御装置において、
速度検出値が定格速度に対し予め設定した一定値以下の場合に、モータ回転パルスカウンタにセットする値を４の整数倍から１の整数倍に切り替える制御を行うと共に、前記速度制御アンプのＰゲインを下げる制御を行うことを特徴とするエレベータの速度制御装置。
【請求項２】
速度制御アンプのＰゲインの切り替えにあたって、適用するＰゲインに１次遅れフィルタを使用することを特徴とする請求項１記載のエレベータの速度制御装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、エレベータにおける速度制御装置に関する。
【０００２】
【従来の技術】
エレベータの速度制御装置には、図９に示すようなベクトル制御装置が使用される。図中、１はエレベータのモータ、２はモータ１の軸又はエレベータのかごと等速で動作する部分に取り付けられた速度パルス検出器、３はこの速度パルスからモータ速度ωnを検出する速度検出回路、４は速度指令Ｎと速度検出値ωnとの偏差をＰＩ演算する速度制御アンプ。
【０００３】
５はアンプ４からのトルク電流指令値Ｉtを励磁電流設定値Ｉ0からモータの一次電流値Ｉ1を求める一次電流演算回路、６はＩtとＩ0の位相角φを求める位相演算部、７はＩtとＩ0及び回路１１〜１３で求めた２次時定数からすべり周波数ωsを求めるすべり周波数演算部、８はωsとωnを加算して角周波数ω0を出力する加算器。
【０００４】
９はＩ1，φ，ω0からモータ１の一次電流Ｉa，Ｉb，Ｉcを求める一次電流演算部、１０はこの一次電流を電線指令値としてモータに一次電流Ｉa，Ｉb，Ｉcを出力するインバータである。なお、１１は電流検出器、１２はＡ／Ｄ変換器、１３は二次時定数演算部を示す。
【０００５】
図１に上記エレベータの速度制御装置における速度検出回路３の構成を示す。この速度検出回路は、２種類のカウンタ３１及び３２と、カウンタ３１の同期を制御する同期制御部３３とカウンタ３１又は３２からのキャリー信号ＣＹを通す論理和回路３４と、この論理和回路からの信号を受けて同期制御部３３にカウンタ停止信号を出力するカウンタ停止出力部３５で構成されている。
【０００６】
一方のカウンタ３１は上記速度検出器２（図９）の出力周波数を４倍周した信号ＦＰ４をカウントする。このカウンタを「モータ回転パルスカウンタ」と以後説明する。速度パルス検出器２の出力周波数を４倍周した信号ＦＰ４の波形例を図２に示す。ここでは、速度パルス検出器２の出力のそれぞれ立ち上がりエッジから一定幅のパルスを生成した場合の波形を示している。
【０００７】
他方のカウンタ３２は、ＣＰＵクロック等の高速クロック信号（数ＭＨｚ〜数十ＭＨｚ）をカウントする。このカウンタ３２を「クロックカウンタ」と以後説明する。
【０００８】
図１の構成において、モータ回転パルスカウンタ３１には初期値を書き込むことができるようにして、クロックカウンタ３２にはカウンタ・リセット信号の入力により、カウンタの状態を初期値へ戻すことができるようにしている。
【０００９】
そこで、速度パルス検出器からの信号を４倍周した信号ＦＰ４をトリガとして、クロックカウンタ３２の動作を開始させ、モータ回転パルスカウンタ３１がオーバフローしたところで、このカウンタのＣＹ（キャリー）信号を出力させ、論理和回路３４を介してカウンタ停止出力部３５からカウンタ同期制御部３３にカウンタ停止信号を出力してクロックカウンタ３２を停止させる。
【００１０】
こうすると、速度パルス検出器からの信号を４倍周した信号ＦＰ４のパルスが設定数発生する間の時間をクロックカウンタ３２の値から知ることができることになる。この時間を検出して演算することによりエレベータの速度検出を行っている。
【００１１】
モータ回転速度の計算式は（１）式で示される。
【００１２】
【数１】
0004038563.tif 000002
【００１３】
また、次回の検出のための、モータ回転パルスカウンタ３１にセットするカウント値ＲＮＣＴのセット値は（２）式のように計算して決定している。
【００１４】
【数２】
0004038563.tif 000003
【００１５】
（２）式によると、クロックカウンタ３２が多くカウントしたときは、次回検出のためのモータ回転パルスカウンタ１にセットする値ＲＮＣＴを小さくセットすることになる。実際には、制御装置の速度制御周期よりも短い時間間隔、つまりＲＭＣＴの値となるように、ＲＮＣＴを選択して速度検出を行うことになる。
【００１６】
ここで、モータ回転パルスカウンタにセットする値ＲＮＣＴは、通常４の倍数に設定される。つまり最小値は４で、速度が増加するに伴い８，１２，１６…と増加させる演算を行う。これは、速度パルス検出器の特性によるもので、図３に示す、Ａ−Ｅの区間や、Ｂ−Ｆの区間のように、同じ相の立ち上がりから次回の立ち上がりまでの区間で速度検出演算を行うと検出誤差が抑えられるが、Ａ−Ｂの区間やＡ−Ｃの区間で検出すると検出誤差が大きくなるということによる。
【００１７】
【発明が解決しようとする課題】
しかし、上記従来の速度検出方法を用いてエレベータの速度制御をした場合には、次のような問題を生ずる。
エレベータの動作開始時に、速度パルス検出器からのパルスが４個以上来ないと制御装置はエレベータが動作したことを認識できない。つまり、運転開始時の速度検出に時間遅れを生ずることとなり、図８に示すように、かごの振動（スタートショック）を生ずることとなる。
【００１８】
これは、速度指令ＳＰ（＝Ｎ）が立ち上がり始めても運転開始時の速度検出には遅れを生ずるため、速度検出ＳＦＢ＝（ωn）は立ち上がらない。この場合、速度制御アンプは検出速度を指令に追従させようとＰＩ出力を増加させるように制御する。そして、速度パルス検出器からのパルスが４個きた時点で第１回目の速度検出を完了する。このとき速度制御アンプのＰＩ出力ＰＩＯＵＴ（＝Ｉt）が大きすぎることとなり、その結果、速度検出ＳＦＢの立ち上がりが急峻となり、振動を引き起こすことになる。
【００１９】
本発明は、従来のこのような問題点に鑑みてなされたものであり、その目的とするところは、極低速領域における速度制御性能を高めることができるエレベータの速度制御装置を提供することにある。
【００２０】
【課題を解決するための手段】
本発明は、モータ回転パルスカウンタが速度パルス検出器からの信号を４倍周した信号をセット数カウントする間クロックカウンタがクロックをカウントし、モータ回転パルスカウンタのセットカウント値とクロックカウンタのカウント値からエレベータの速度を検出する速度検出回路と、速度指令値と速度検出値との偏差をＰＩ演算する速度制御アンプとを備えたエレベータの速度制御装置において、
速度検出値が定格速度に対し予め設定した一定値以下の場合に、モータ回転パルスカウンタにセットする値を４の整数倍から１の整数倍に切り替える制御を行うと共に、前記速度制御アンプのＰゲインを下げる制御を行う。
【００２１】
これにより極低速領域での速度検出精度が高まるので、低速運転時、スタート時、ストップ時の速度制御性が高まる。
【００２２】
また、上記モータ回転パルスカウンタのカウント条件の変更に加えて同時に速度制御アンプのＰゲインを変えて振動を抑える。
【００２３】
また、上記速度制御アンプのＰゲインを変えるとき、速度制御アンプに１次遅れフィルタを適用することで、Ｐゲイン切り替えに起因するアンプ出力の急変を抑える。
【００２４】
【発明の実施の形態】
実施の形態１
本発明は、従来の技術の項で説明したエレベータの速度制御回路（図９）における速度検出回路（図１）を図４のフローで制御するものである。
【００２５】
すなわち、図１の速度検出回路において、従来はモータ回転パルスカウンタ３１にセットする値ＲＮＣＴは、エレベータの動作開始時に最小値の４とし、速度が増加するに伴い８，１２，１６…と増加する演算をして制御しているが、本発明は、図４に示すように現在の速度検出値ＤＳＰが定格速度に対して予め設定した一定値以下（例えば２％以下）である場合に、モータ回転パルスカウンタ３１にセットする値ＲＮＣＴを通常４として制御していたのを１として制御する（１０１，１０２）。
【００２６】
これにより、エレベータの動作開始時に、速度パルス検出器２からのパルスが４個以上こないと制御装置はエレベータが動作を開始したことを認識できなかったが、パルス１個で認識できるため、図４に示した速度制御アンプ４（図９）の出力ＰＩＯＵＴの振れが早期に抑えられて、図５に示すように、スタートショックを抑えることが可能となる。
【００２７】
実施の形態２
実施の形態１のモータ回転パルスカウンタ３１にセットする値ＲＮＣＴの最小値を従来４として制御していたのを１として制御する方法に加えて、次の制御を行う。
【００２８】
現在の速度検出値ＤＳＰが定格速度に対して予め設定した一定値以下（例えば２％以下）である場合に、速度制御アンプ４（図９）のＰ（比例）ゲインを下げる。速度制御アンプ４は速度指令Ｎ（＝ＳＰ）と速度検出ωn（＝ＤＳＰ）の偏差からトルク指令を演算しており、Ｐゲインはこのアンプの増幅度ということになる。
【００２９】
低速領域で速度制御アンプ４のＰゲインを下げることにより、速度制御ＰＩアンプの振れが小さくなり、図６に示すように、追従は遅れるもののスタートショックを更に抑えることが可能となる。
【００３０】
なお、この例では、速度制御アンプのＰゲインの切り替え点でアンプ出力ＰＩＯＵＴが急変する。この出力急変は、エレベータのかごを動かすトルクが急変することとなるためである。
【００３１】
実施の形態３
実施の形態２に示した速度制御アンプ４のＰゲインの切り替えにあたって、適用するＰゲインにフィルタをかける。フィルタ処理は、通常の１次遅れフィルタを使用する。これにより、速度制御アンプ出力ＰＩＯＵＴの出力の急変がなくなるため、図７に示すように、従来のようにトルク急変（図８）もなくなり、エレベータとしてより安定した乗心地を実現することが可能となる。
【００３２】
【発明の効果】
本発明は、上述のとおり構成されているので、次に記載する効果を奏する。
【００３３】
（１）エレベータの極低速領域において、速度パルス検出器からのパルスを計数するカウンタのカウント条件を変更しているので、速度検出精度が高まり、低速運転時、スタート時、ストップ時の速度制御性が向上する。
【００３４】
（２）前記カウント条件を変更するレベルを調整することにより、速度や負荷条件の異なるエレベータにおいても適用することが可能となる。
【００３５】
（３）前記速度パルス検出器からのパルスを計数するカウント条件の変更と併せて、速度制御ＰＩアンプのＰゲインを変更することにより、振動を抑えた制御が可能となる。
【００３６】
（４）前記速度パルス検出器からのパルスを計数するカウント条件の変更と併せて、速度制御ＰＩアンプのＰゲインを変更する制御において、このＰゲインの切り替えにあたり１時遅れフィルタを適用することで、Ｐゲインの切り替えに起因する振動を抑えた制御が可能となる。
【図面の簡単な説明】
【図１】速度検出回路の構成説明図。
【図２】４倍周波数形例を示す波形図。
【図３】速度パルス検出器の特性説明図。
【図４】実施の形態１の制御説明図。
【図５】実施の形態１の制御特性説明図。
【図６】実施の形態２の制御特性説明図。
【図７】実施の形態３の制御特性説明図。
【図８】従来例の制御特性説明図。
【図９】エレベータの速度制御装置の回路構成図。
【符号の説明】
１…エレベータのモータ
２…速度パルス検出器
３…速度検出回路
４…速度制御アンプ
５…一次電流値演算部
６…位相演算部
７…すべり周波数演算部
９…一次電流演算部
１０…インバータ
１１…電流検出器
１２…Ａ／Ｄ変換器
１３…二次時定数演算部
３１…モータ回転パルスカウンタ
３２…クロックカウンタ
３４…カウンタ停止出力部
３５…カウンタ同期制御部
Ｎ，ＳＰ…速度指令
Ｉ0…励磁電流
Ｉt…トルク電流指令
Ｉ1…一次電流値
Ｉa，Ｉb，Ｉc…一次電流
φ…位相角
ωn，ＳＦＢ…速度検出値
ω0…角周波数
ωs…すべり周波数
τ2…二次時定数
ＣＹ…キャリー信号
ＤＳＰ…モータ回転速度
ＫＮＰ…変換係数
ＲＮＣＴ…モータ回転パルスカウンタにセットするカウント値
ＲＭＣＴ…クロックカウンタのカウント値
【図１】
0004038563.tif 000004
【図２】
0004038563.tif 000005
【図３】
0004038563.tif 000006
【図４】
0004038563.tif 000007
【図５】
0004038563.tif 000008
【図６】
0004038563.tif 000009
【図７】
0004038563.tif 000010
【図８】
0004038563.tif 000011
【図９】
0004038563.tif 000012