(57)【特許請求の範囲】
【請求項１】
振動型アクチュエータの振動体に振動を励起するために、前記振動体の電気−機械エネルギー変換手段に駆動信号を印加する振動型アクチュエータの駆動回路において、基準パルス信号を発生する基準パルス発生手段と、前記基準パルス信号を所望の分周率に基づき分周し、基準パルス信号の整数倍の周期のパルス信号を出力する分周手段と、周波数指令に基づいて前記分周手段の前記分周率及び前記分周手段のパルス信号に対する遅延データを演算する演算手段と、前記演算手段で演算された前記遅延データに基づいて前記分周手段のパルス信号のエッジのシフト量を前記分周手段からパルス信号が出力される毎に変更する遅延手段とを有し、該遅延手段にて遅延されたパルス信号を生成する周波信号生成回路を設け、該周波信号形成回路からのパルス信号により前記駆動信号を形成させるとともに、前記遅延手段として、前記基準パルスに応じた周期のパルスと位相比較することで位相が合わされたパルスを形成するＰＬＬ回路であって、該ＰＬＬ回路ループ内に前記位相が合わされたパルスを単位時間づつシフトした複数のパルスとして形成するリングオシレータが配設されるＰＬＬ回路と該リングオシレータのパルスを前記遅延データに基づいて選択する選択手段を含む構成とし、該選択手段にて選択されたパルスの周期に応じたパルス信号を前記遅延されたパルス信号として形成させたことを特徴とする振動型アクチュエータの駆動回路。
【請求項２】
振動型アクチュエータの振動体に振動を励起するために、前記振動体の電気−機械エネルギー変換手段に駆動信号を印加する振動型アクチュエータの駆動回路において、基準パルス信号を発生する基準パルス発生手段と、前記基準パルス信号を所望の分周率に基づき分周し、基準パルス信号の整数倍の周期のパルス信号を出力する分周手段と、周波数指令に基づいて前記分周手段の前記分周率及び前記分周手段のパルス信号に対する遅延データを演算する演算手段と、前記演算手段で演算された前記遅延データに基づいて前記分周手段のパルス信号のエッジのシフト量を前記分周手段からパルス信号が出力される毎に変更する遅延手段とを有し、該遅延手段にて遅延されたパルス信号を生成する周波信号生成回路を設け、該周波信号形成回路からのパルス信号により前記駆動信号を形成させるとともに、前記遅延手段は、前記基準パルス発生手段の基準パルス信号に同期して所定の周波数で発振するように構成され、それぞれが所定の単位遅延時間を有するように制御された奇数個の論理反転手段をリング状に接続したリング・オシレータと、前記遅延データに基づいて前記複数の論理反転手段の出力信号の一つを選択して任意の前記単位遅延時間の整数倍の遅延時間を持つ遅延パルスを出力する選択手段とを有することを特徴とする振動型アクチュエータの駆動回路。
【請求項３】
前記リングオシレータの発振周波数は、前記基準パルス信号の2分の1の周波数であることを特徴とする請求項２に記載の振動型アクチュエータの駆動回路。
【請求項４】
前記リングオシレータの論理反転手段の直列接続数は、2のN乗−1（Nは2以上の整数）であることを特徴とする請求項２または３に記載の振動型アクチュエータの駆動回路。
【請求項５】
前記選択手段は、偶数番目と奇数番目の論理反転手段の出力の論理をそろえる為の排他的論理和手段と、必要な信号エッジを取り出す為のパルスエッジ選択手段と、選択を許可するゲートパルスを発生するゲートパルス発生手段からなり、パルスエッジ選択手段によって指定された遅延時間の信号を選択し、この選択された信号が前記奇数番目の論理反転手段の出力信号かどうかによって前記排他的論理和手段で反転と非反転を切り替えて出力し、その立ち上がり又は立ち下がりエッジを、前記ゲート・パルスで選択して出力することを特徴とする請求項２または３または４に記載の振動型アクチュエータの駆動回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、振動型アクチュエータの駆動回路に関するものである。
【０００２】
【従来の技術】
従来、振動型アクチュエータの駆動回路を構成する発振手段は従来VCOを用いたものや高周波のパルス信号を分周して出力するものが用いられていた。
【０００３】
【発明が解決しようとする課題】
アナログの発振手段は周波数の温度依存性が高いため、電力増幅手段と一体にすると周波数精度が悪くなり、水晶発振子を用いたVCOは周波数の設定範囲が狭いと言う問題があった。またディジタル的に水晶発振器の周波数を分周して周波数を設定する場合は周波数の分解能が低く振動型アクチュエータの速度を制御するには不向きであると言う問題があった。
【０００４】
【課題を解決するための手段】
本発明の請求項１では、振動型アクチュエータの振動体に振動を励起するために、前記振動体の電気−機械エネルギー変換手段に駆動信号を印加する振動型アクチュエータの駆動回路において、基準パルス信号を発生する基準パルス発生手段と、前記基準パルス信号を所望の分周率に基づき分周し、基準パルス信号の整数倍の周期のパルス信号を出力する分周手段と、周波数指令に基づいて前記分周手段の前記分周率及び前記分周手段のパルス信号に対する遅延データを演算する演算手段と、前記演算手段で演算された前記遅延データに基づいて前記分周手段のパルス信号のエッジのシフト量を前記分周手段からパルス信号が出力される毎に変更する遅延手段とを有し、該遅延手段にて遅延されたパルス信号を生成する周波信号生成回路を設け、該周波信号形成回路からのパルス信号により前記駆動信号を形成させるとともに、前記遅延手段として、前記基準パルスに応じた周期のパルスと位相比較することで位相が合わされたパルスを形成するＰＬＬ回路であって、該ＰＬＬ回路ループ内に前記位相が合わされたパルスを単位時間づつシフトした複数のパルスとして形成するリングオシレータが配設されるＰＬＬ回路と該リングオシレータのパルスを前記遅延データに基づいて選択する選択手段を含む構成とし、該選択手段にて選択されたパルスの周期に応じたパルス信号を前記遅延されたパルス信号として形成させることで、温度変化の影響を防止しかっ周波数の分解能の高い振動型アクチュエータの駆動回路を提供するものである。
【０００５】
請求項２の本発明では、振動型アクチュエータの振動体に振動を励起するために、前記振動体の電気−機械エネルギー変換手段に駆動信号を印加する振動型アクチュエータの駆動回路において、基準パルス信号を発生する基準パルス発生手段と、前記基準パルス信号を所望の分周率に基づき分周し、基準パルス信号の整数倍の周期のパルス信号を出力する分周手段と、周波数指令に基づいて前記分周手段の前記分周率及び前記分周手段のパルス信号に対する遅延データを演算する演算手段と、前記演算手段で演算された前記遅延データに基づいて前記分周手段のパルス信号のエッジのシフト量を前記分周手段からパルス信号が出力される毎に変更する遅延手段とを有し、該遅延手段にて遅延されたパルス信号を生成する周波信号生成回路を設け、該周波信号形成回路からのパルス信号により前記駆動信号を形成させるとともに、前記遅延手段の構成として、前記基準パルス発生手段の基準パルス信号に同期して所定の周波数で発振するように構成され、それぞれが所定の単位遅延時間を有するように制御された奇数個の論理反転手段をリング状に接続したリング・オシレータと、前記遅延データに基づいて前記複数の論理反転手段の出力信号の一つを選択して任意の前記単位遅延時間の整数倍の遅延時間を持つ遅延パルスを出力する選択手段とから構成させ、温度変化の影響を防止しかっ周波数の分解能の高い振動型アクチュエータの駆動回路を提供するものである。
【０００６】
請求項３の発明は請求項１または２の駆動回路構成において、前記リングオシレータの発振周波数を、前記基準パルス信号の2分の1の周波数にした振動型アクチュエータの駆動回路を提供するものである。
【０００７】
請求項４の発明では請求項２または３の駆動回路構成として、前記リングオシレータの論理反転手段の直列接続数を、2のN乗−1（Nは2以上の整数）にした振動型アクチュエータの駆動回路を提供するものである。
【０００８】
請求項５の発明では請求項２または３または４の駆動回路において、前記選択手段を、偶数番目と奇数番目の論理反転手段の出力の論理をそろえる為の排他的論理和手段と、必要な信号エッジを取り出す為のパルスエッジ選択手段と、選択を許可するゲートパルスを発生するゲートパルス発生手段からなり、パルスエッジ選択手段によって指定された遅延時間の信号を選択し、この選択された信号が前記奇数番目の論理反転手段の出力信号かどうかによって前記排他的論理和手段で反転と非反転を切り替えて出力し、その立ち上がり又は立ち下がりエッジを、前記ゲート・パルスで選択して出力する構成とした振動型アクチュエータの駆動回路を提供するものである。
【０００９】
【発明の実施の形態】
図１は本発明の実施の形態を示すブロック図で、１は不図示の外部発振器（例えば水晶発振器等を使って発生させた10MHzの基準パルスを発生する発振器）から基準のパルスが供給される分周移相手段である。２は移相手段１からの出力を受けて増幅するフルブリッジ回路である。該ブリッジ回路の出力ＰＡ１，ＰＡ２にて不図示の振動波モータの一方の相に周波信号が印加され、ＰＢ１、ＰＢ２にて他方の相に９０゜移相の異なる周波信号が印加され、不図示の振動波モータが駆動される。
【００１０】
図２に分周移相手段１の構成例を示す。３は周波数指令に基づき、分周率と遅延時間を計算する演算手段、４は演算手段３で計算される分周率に従って10MHzのクロックを分周して出力する分周手段、５は分周手段４からのパルス信号の立ち上がりエッジを演算手段３からの遅延時間指令に基づき遅延したパルスを出力するプログラマブル遅延手段、演算手段３は遅延手段５の出力パルスが出力されるごとに次の分周率と遅延時間を演算している。６は遅延手段５の出力パルスに同期してカウントするリングカウンタで方向指令によって、カウント方向が反転するように構成されている。リングカウンタ６の動作波形を図3に示す。方向指令によってR1、R2、R3、R4の位相関係が反転している。これによって、振動型アクチュエータの回転方向が変更される。７はリングカウンタから出力される4相の90度づつ位相のずれた入力信号のパルス幅を設定するパルス幅設定手段である。入力される4相のパルス信号は、パルス幅指令に比例するパルス幅が設定されA1、A2、B1、B2のパルスを形成する。又、ON/OFF指令がOFFならばA1、A2、B1、B2の全ての出力信号がOFFされる。
【００１１】
図２の動作原理を説明する。本実施の形態では、分周によって得られたパルスの立ち上がりエッジをプログラマブル遅延手段によって任意の時間遅らせることで、所望のパルスエッジを発生させることにより、高精度で温度依存性の少ない発振手段を構成している。具体的に説明すると、必要とするパルスの一周期の時間が例えば2,005nSec（周期2,005nSecの周波数を表す周波数指令が演算手段３に入力された場合）である場合は、分周手段４の分周率として分周回数２０を設定する。これで１０ＭＨｚのパルスを分周手段４での分周回数を20にしてカウントされるので、100nSec周期のパルスを20回カウントすることで分周手段４から出力Ｐ０が出力される。従って、分周手段での分周回数を２０に設定することで、分周手段からは２０００nSecごとにＰ０が出力される。このＰ０に対して遅延手段５にて遅延時間を5nSecとしてＰ１を出力させると初回の分周手段４からのパルスＰ０が出力された時点から５nSec後に初回のＰ１が出力されるので初回のＰ１は、分周手段が１０ＭＨｚのパルスをカウント開始した時点から２００５nSec後に出力される。また、分周手段は以後も１０ＭＨｚのパルスをカウントし続けるので、更に２０カウントした時点で２回目のパルスＰ０を出力する。この２回目のＰ０は分周手段がパルスをカウントし始めてから４０００nSec後に出力される。この２回目のパルスＰ０に対して遅延手段５での遅延時間を前記の5nSecのまま設定していると２回目のＰ１は分周手段がパルスをカウントし始めてから４００５nSec後に出力されることとなり、前記２００５nSec周期でのパルスＰ１を形成出来なくなる。そこで本実施の形態では、２回目の遅延手段での遅延時間を5nSec増加し１０nSecに設定するように構成している。従って２回目のＰ１は、分周手段がパルスをカウントし始めてから100nSec周期のパルスを計４０回カウントしてから遅延時間を10nSec後即ち４０１０nSec後に２回目のパルスＰ１が形成され、Ｐ１のエッジ間の時間差が常に2,005nSecとなるように制御される。この様に、分周手段からパルスＰ０が出力されるごとに遅延時間を５nSecずつ累積していくように設定することで、10MHzのクロックの分解能より細かい分解能で周波数を設定出来るのである。そして更に、累積値が分周手段に入力されるパルスの周期100nSecを超えたなら累積値から100nSec減算し、分周回数を1増やすことで連続的にパルス信号を発生させるように構成されている。
【００１２】
次に遅延手段の回路例を図４に示す。8は10MHzのクロックを入力して5MHzのパルス信号を出力する分周手段、９は5MHzのパルス信号とS0信号の位相を比較する位相比較手段、１０は位相比較手段で９の出力が入力されノイズを除去するローパスフィルタ、１１は反転素子が255個リング状に接続され、ローパスフィルタ１０の出力信号で発振周波数が決まるリングオシレータである。リングオシレータ１１の構成は図５に示すように反転手段が255個リング状に接続されており、全ての反転手段は電源を変化させることで個々の遅延時間が制御され、この単位遅延時間の510倍の時間の逆数が発振周波数となる。ここで言うリングオシレータ１１は公知のVCO（電圧制御発振器）の一つであり、位相比較手９とローパスフィルタ１０と共にPLL発振回路を構成している。分周手段８の出力する5MHzのパルス信号とS0信号の位相差が0度になるようにリングオシレータ１１の周波数が制御される。従って、S0〜S254は全て5MHzのパルス信号であり、前記反転素子一個の遅延時間ずつそれぞれのパルスのエッジがずれている。従って、単位遅延時間がPLLによって制御され、100nSecの255分の1に正確に設定される。ただし、隣り合う番号の信号は前記反転素子によって論理が反転しており、S1の立ち上がりエッジとS2の立ち下がりエッジの位相のずれが単位遅延量となっている。ここではリングオシレータ１１の出力信号は255まであるが、３以上の奇数であればいくつでも良いが2のN乗−1に設定すると効率的である。１２はセレクタで遅延指令で選択されたS0〜S254の信号のうちの一つをSoutに出力する。１３は論理切り替え手段で、遅延指令の最下位ビットと5MHzの信号に応じてSout信号を反転するかどうかを切り替えている。遅延指令の最下位ビットで切り替える理由は上記したようにリングオシレータ１１の出力は隣接するどうしが反転しているため、一つおきに反転しており、これに対処するために用いている。１４はTckが入力されるごとに出力P1を反転するトグル制御回路で、P0信号から作られるイネーブル信号によって反転するかどうかが制御される。図６に論理切り替え手段１３とトグル制御回路１４の回路例を、図７、８にその動作を示すタイミングチャートを示す。図６において１５、１６はイネーブル付きのDフリップフロップで、EN入力がハイレベルの時にクロック入力の立ち上がりでD入力の信号レベルを内部レジスタに設定しQ出力にそのレジスタの値を出力している。１７、１８、１９は公知のDフリップフロップで、２０がエクスクルーシブOR素子（XOR）、２１はエクスクルーシブNOR素子（XNOR）、２２はAND素子、２３はNOT素子である。P0信号は分周手段４より100nSecのパルス信号であり、このパルスより所定時間遅延したパルスをリングオシレータ１１の複数のパルスから選択し出力することがこの回路の目的である。セレクタ１２から出力されるSout信号は論理が反転している場合や不必要な信号成分も含まれており、必要な部分のみ正しい論理で出力するように構成されている。図７、８を用いて各部の動作を説明する。P1出力はP0パルスの立ち上がりエッジから200〜300nSecの間で反転するように構成されている。点線で囲まれている部分がこの期間にあたる。100nSec幅のP0パルスが出力されている時に5MHzのパルスがローレベルかハイレベルなのかによっ���動作が異なるため、図７と図８に分けて説明する。ここで、遅延指令の最下位ビットはローレベルに固定されているものとする。図７は5MHzの信号がハイレベルである場合である。CK5信号はP0パルスの立ち下がりでローになる。そのため、Tck信号はSoutがそのまま出力される。また、Oen信号はP0パルスの立ち上がりエッジから150nSec後にオンし、200nSecのパルス幅のパルスが出力され、Oenがハイの期間内のTck信号の立ち上がりエッジでP1信号が反転する。図８はP0パルスがハイの間5MHzの信号がローになる場合の動作を示している。CK5信号はP0パルスの立ち下がりでハイになる。そのため、Tck信号はSoutの反転信号となる。以下図７の説明と同様にしてP1信号が反転する。このような周波数が固定のPLL回路は安定であり、遅延時間が安定しているので周波数がディジタル的に設定出来、特別な調整が必要無いため信頼性の高い駆動回路を供給できる。以上要するに図４の遅延手段はリングオシレータで形成される単位遅延時間ずつずれたＳ０からＳ２５４までのパルスを演算手段３からの遅延時間（遅延指令）に応じて選択することで、Ｐ１を形成する。このようにして形成されたＰ１の周波数に応じた周波信号で前記リングカウンタ６，パルス幅設定手段７，フブリッジ回路２により振動波モータの各相の電気ー機械エネルギー変換素子としての圧電体に駆動信号が印加される。
【００１３】
【発明の効果】
以上のように請求項１または２及び３から５に記載した駆動回路では、温度に対して変動の少なく温度変化に強く、更に周波数の分解能の高い周波数の駆動信号を形成できるのでモータ駆動特性が良好な振動型アクチュエータの駆動回路を提供できる。
【図面の簡単な説明】
【図１】本発明にかかる振動型アクチュエータの駆動回路の実施の形態を示すブロック図である。
【図２】図１の分周移相手段の例を示すブロック図である。
【図３】図２のリングカウンタの出力波形を示すタイミング図である。
【図４】図２の遅延手段の例を示すブロック図である。
【図５】図４のリングオシレータの構成を示す回路図である。
【図６】図４の論理切り替え手段とトグル制御回路の回路例を示す回路図である。
【図７】図４の動作を説明するための波形を示すタイミング図である。
【図８】図４の動作を説明するための波形を示すタイミング図である。
【符号の説明】
１  分周移相手段
２  フルブリッジ回路
３  演算手段
４  分周手段
５  遅延手段
６  リングカウンタ
【図１】
0004035231.tif 000002
【図２】
0004035231.tif 000003
【図３】
0004035231.tif 000004
【図４】
0004035231.tif 000005
【図５】
0004035231.tif 000006
【図６】
0004035231.tif 000007
【図７】
0004035231.tif 000008
【図８】
0004035231.tif 000009