(57)【特許請求の範囲】
【請求項１】
半導体基板上に共振器が形成され、前記半導体基板に垂直な方向に光を出射する面発光型半導体レーザの製造方法であって、
（ａ）前記半導体基板上に半導体多層膜を形成する工程、
（ｂ）前記半導体基板において前記半導体多層膜形成面と反対側の面上に、反り補償層を形成する工程、および
（ｃ）前記半導体多層膜の少なくとも一部をエッチングして、少なくとも一部に柱状部を含む共振器を形成する工程、
を含み、
前記反り補償層は、前記半導体多層膜と同じ成分からなる、面発光型半導体レーザの製造方法。
【請求項２】
請求項１において、
さらに、
（ｄ）前記反り補償層を除去する工程を含む、面発光型半導体レーザの製造方法。
【請求項３】
請求項１または２において、
前記半導体基板は、ガリウム−砒素基板、インジウム−リン基板、ガリウムナイトライド基板、またはサファイア基板からなる、面発光型半導体レーザの製造方法。
【請求項４】
請求項１〜３に記載のいずれかの製造方法で製造された面発光型半導体レーザ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、安定性および操作性に優れた面発光型半導体レーザの製造方法および面発光型半導体レーザに関する。
【０００２】
【背景技術】
半導体装置の製造において、基板上に多層膜を形成する方法の一つとして、エピタキシャル成長がある。このエピタキシャル成長によれば、前記基板と同じ面方位を有する結晶からなる単結晶層を前記基板上に形成させることができる。このエピタキシャル成長は一般に、高温条件下で行われる。例えば、ＧａＡｓ基板上にＡｌＧａＡｓを含む多層膜をエピタキシャル成長にて形成する場合、約７００〜８００℃にて結晶成長を行なう必要がある。この場合、前記基板に形成された多層膜と前記基板との組成が異なるため、通常、前記多層膜と前記基板とは熱膨張率が異なる。このため、結晶成長後前記基板を常温に戻すと、前記基板と前記多層膜との間の熱膨張率の差によって、前記基板に反りが生じる。反りの発生は、素子の信頼性を低下させる等の原因となる。また、この場合、前記基板を用いて、例えば面発光型半導体レーザを製造する場合、前記多層膜の一部をエッチングして、少なくとも一部に柱状部を含む共振器を形成する。この工程において、前記基板に反りが生じていると、前記基板を均一にエッチングすることができず、前記柱状部を所定の形状に形成することができない。その結果、所望の特性を有する面発光型半導体レーザを得ることができない場合がある。
【０００３】
また、例えば、ガリウムナイトライド基板やサファイア基板に反りが発生すると、劈開が困難になる場合が多い。
【０００４】
以上説明したように、基板に発生した反りは、その後の半導体装置の製造プロセスに大きな影響を与えることがある。
【０００５】
【発明が解決しようとする課題】
本発明の目的は、安定性に優れた半導体装置が得られ、かつ操作性に優れた面発光型半導体レーザの製造方法および面発光型半導体レーザを提供することにある。
【０００６】
【課題を解決するための手段】
（半導体装置の製造方法）
本発明の半導体装置の製造方法は、以下の工程（ａ）および工程（ｂ）を含む。
【０００７】
（ａ）前記半導体基板上に、少なくとも１の層を形成する工程、および
（ｂ）前記半導体基板において前記少なくとも１の層が形成される面と反対側の面上に、反り補償層を形成する工程。
【０００８】
本発明によれば、前記半導体基板に反りが生じるのを防止することができる。
これにより、前記半導体基板に反りがない状態でその後の製造工程を行なうことにより、所望の特性を有する半導体装置を得ることができるため、安定性に優れた装置を得ることができる。また、例えば、その後の工程において前記半導体基板の劈開を行なう場合には、前記半導体基板の劈開を容易に行なうことができる等、半導体装置の製造プロセスにおける操作性の向上を図ることができる。
【０００９】
前記半導体装置の製造方法は、以下に示す（１）〜（８）の態様をとることができる。
【００１０】
（１）前記少なくとも１の層を形成した後、前記反り補償層を形成することができる。
【００１１】
この場合、前記多層膜を形成した後、前記反り補償層を形成する前に、前記少なくとも１の層上に保護層を形成することができる。
【００１２】
（２）前記反り補償層を形成した後、前記少なくとも１の層を形成することができる。
【００１３】
（３）前記反り補償層は、前記少なくとも１の層と前記半導体基板との熱膨張率の差を調整するために形成されることができる。
【００１４】
（４）前記反り補償層は、前記少なくとも１の層と熱膨張率がほぼ等しくなるよう形成することができる。
【００１５】
（５）前記反り補償層は、前記少なくとも１の層と熱膨張率が異なるように形成することができる。
【００１６】
（６）前記少なくとも１の層は、多層膜からなることができる。
【００１７】
（７）前記工程（ａ）において、
前記少なくとも１の層を、エピタキシャル成長により形成することができる。
【００１８】
（８）前記工程（ｂ）において、
前記反り補償層を、エピタキシャル成長により形成することができる。
【００１９】
（面発光型半導体レーザの製造方法）
本発明の面発光型半導体レーザの製造方法は、半導体基板上に共振器が形成され、前記半導体基板に垂直な方向に光を出射する面発光型半導体レーザの製造方法であって、以下の工程（ａ）〜工程（ｃ）を含む。
【００２０】
（ａ）前記半導体基板上に半導体多層膜を形成する工程、
（ｂ）前記半導体基板において前記半導体多層膜形成面と反対側の面上に、反り補償層を形成する工程、および
（ｃ）前記半導体多層膜の少なくとも一部をエッチングして、少なくとも一部に柱状部を含む共振器を形成する工程。
【００２１】
本発明の面発光型半導体レーザの製造方法は、
半導体基板上に共振器が形成され、前記半導体基板に垂直な方向に光を出射する面発光型半導体レーザの製造方法であって、
（ａ）前記半導体基板上に半導体多層膜を形成する工程、
（ｂ）前記半導体基板において前記半導体多層膜形成面と反対側の面上に、反り補償層を形成する工程、および
（ｃ）前記半導体多層膜の少なくとも一部をエッチングして、少なくとも一部に柱状部を含む共振器を形成する工程、
を含み、
前記反り補償層は、前記半導体多層膜と同じ成分からなる。
本発明の面発光型半導体レーザの製造方法において、
さらに、
（ｄ）前記反り補償層を除去する工程を含むことができる。
本発明の面発光型半導体レーザの製造方法において、
前記半導体基板は、ガリウム−砒素基板、インジウム−リン基板、ガリウムナイトライド基板、またはサファイア基板からなることができる。
本発明の面発光型半導体レーザは、
前記に記載のいずれかの製造方法で製造される。
本発明によれば、前述した本発明の半導体装置の製造方法と同様の作用および効果を有することができる。さらに、前記柱状部を形成するための工程において、前記半導体基板に反りが殆ど生じていない状態でエッチングを行なうことができるため、均一にエッチングをすることができる。これにより、前記柱状部の上面が前記半導体基板の表面にほぼ平行になるように、前記柱状部を形成することができる。その結果、所望の特性を有する半導体装置を得ることができる。なお、ここで、前記半導体基板の表面とは、前記半導体基板において前記共振器が設置されている面をいう。
【００２２】
前記面発光型半導体レーザの製造方法は、以下に示す（１）〜（４）の態様をとることができる。
【００２３】
（１）さらに下記の工程（ｄ）を含むことができる。
【００２４】
（ｄ）前記反り補償層を除去する工程。
【００２５】
（２）前記半導体基板は、ガリウム−砒素基板、インジウム−リン基板、ガリウムナイトライド基板、またはサファイア基板からなることができる。
【００２６】
（３）前記反り補償層は、前記半導体多層膜と同じ成分からなることができる。
【００２７】
（４）前記反り補償層は、ＳｉＯ2、ＴｉＯ2、ＳｉＮ、およびＴａ2Ｏ5のうち少なくとも１の材料からなることができる。
【００２８】
【発明の実施の形態】
以下、本発明の好適な実施の形態について、図面を参照しながら説明する。
【００２９】
（第１の実施の形態）
（半導体装置の製造方法）
まず、本発明の第１の実施の形態の半導体装置の製造方法について、図１〜５を用いて説明する。図１〜図４は、本実施の形態の半導体装置の一製造工程を模式的に示す断面図である。図５は、図１〜図４に示す工程によって得られた半導体装置１００を模式的に示す断面図である。
【００３０】
なお、本実施の形態においては、半導体装置が面発光型半導体レーザである場合について説明するが、半導体装置は面発光型半導体レーザに限定されるわけではない。また、半導体基板上に積層される層は半導体多層膜に限定されない。すなわち、半導体基板上に少なくとも１の層を形成する工程を経て製造される半導体装置であれば、本発明を適用することができる。本発明が適用される半導体装置としては、面発光型半導体レーザのほか、例えば、ＬＥＤ素子、端面発光型半導体レーザ、フォトダイオード、ＨＢＴ等が挙げられる。また、後述する第２の実施形態の半導体装置の製造方法においても本実施の形態と同様に、上記の半導体装置に適用することができる。
【００３１】
本実施の形態の半導体装置の製造方法は、半導体基板１０１上に半導体多層膜１５０を形成する工程と、半導体基板１０１において半導体多層膜１５０が形成される面と反対側の面上に反り補償層１３０を形成する工程を含む。
【００３２】
（１）まず、図１に示すように、ｎ型ＧａＡｓからなる半導体基板１０１において、後の工程で半導体多層膜１５０が形成される面と反対側の面上に、反り補償層１３０を形成する。この反り補償層１３０は、半導体基板１０１と、後の工程にて形成される半導体多層膜１５０との熱膨張率の差を調整するために形成される。このため、反り補償層１３０は、半導体基板１０１と半導体多層膜１５０との熱膨張率の差に応じて、所定の熱膨張率および膜厚となるように形成される。
【００３３】
また、本実施の形態において、反り補償層１３０は、後述する半導体多層膜１５０と同様に、エピタキシャル成長によって形成される。この反り補償層１３０を形成するために用いるエピタキシャル成長方法は、後の工程で半導体多層膜１５０を形成する際に用いるエピタキシャル成長方法と同様の方法にて行なう。
【００３４】
また、本実施の形態においては、反り補償層１３０は、後述する半導体多層膜１５０と同様に、Ａｌ、Ｇａ、およびＡｓから構成される。反り補償層１３０の詳しい組成については後述する。一般に、Ａｌ、Ｇａ、およびＡｓを主成分とする層では、Ａｌの割合が増加するほど熱膨張率は小さくなる。したがって、反り補償層１３０はＡｌを含むため、ＧａＡｓからなる半導体基板１０１より熱膨張率が小さい。
【００３５】
また、反り補償層１３０のように、Ａｌ、Ｇａ、およびＡｓからなる単結晶層を形成するためのエピタキシャル成長は一般に、６００〜８００℃の高温条件下で行われる。このため、かかる高温条件下で反り補償層１３０を形成した後に半導体基板１０１を常温に戻すと、半導体基板１０１よりも反り補償層１３０のほうが、熱膨張率が小さいため、図２に示すように、半導体基板１０１に、反り補償層１３０側が凸にして反りが生じる。この反りは、後述する図３に示す工程において、半導体堆積層１５０をエピタキシャル成長によって形成するために再度高温条件下に戻すと解消する。
【００３６】
（２）つづいて、図３に示すように、半導体基板１０１において反り補償層１３０が形成された面と反対側の面上に、半導体多層膜１５０を形成する。本実施の形態において、この半導体多層膜１５０はエピタキシャル成長により形成される。例えば、ＭＯＣＶＤ法（Metal-Organic Chemical Vapor Deposition）、ＭＢＥ法（Molecular Beam Epitaxy）法、あるいはＬＰＥ法（Liquid Phase Epitaxy）を用いて組成を変調させながら半導体多層膜１５０を形成する。
【００３７】
エピタキシャル成長を行う際の温度は、半導体基板１０１の種類、あるいは半導体堆積層１５０を構成する層の種類や厚さによって適宜決定されるが、一般に、６００〜８００℃であるのが好ましい。また、エピタキシャル成長を行う際の所要時間も、温度と同様に適宜決定される。
【００３８】
本実施の形態においては、前述したように、半導体基板１０１はＧａＡｓからなる。また、半導体多層膜１５０は、組成が異なる複数の層（後述する）から構成されている。半導体多層膜１５０を構成する各層は、Ａｌ、Ｇａ、およびＡｓのうち少なくとも１の成分を含む。半導体基板１０１と半導体多層膜１５０は組成が異なるため、通常、熱膨張率が異なる。前述したように、Ａｌ、Ｇａ、およびＡｓから構成される層の場合、Ａｌの割合が増加するほど熱膨張率は小さくなることから、ＧａＡｓからなる半導体基板１０１は、Ａｌ、Ｇａ、およびＡｓから構成される半導体多層膜１５０より熱膨張率が大きい。この熱膨張率の差を相殺するために、反り補償層１３０が設けられている。
【００３９】
本実施の形態においては、半導体多層膜１５０は、ｎ型Ａｌ0.9Ｇａ0.1ＡｓとＡｌ0.2Ｇａ0.8Ａｓとを交互に積層した３１．５ペアの下部ＤＢＲミラー層、ｎ型Ａｌ0.5Ｇａ0.5Ａｓからなるｎ型クラッド層、例えば厚さ４ｎｍのＧａＡｓウエル層と厚さ４ｎｍのＡｌ0.3Ｇａ0.7Ａｓとのバリア層からなり、該ウエル層が３層で構成される量子井戸構造の活性層、ｐ型Ａｌ0.5Ｇａ0.5Ａｓからなるｐ型クラッド層、およびｐ型Ａｌ0.9Ｇａ0.1ＡｓとＡｌ0.2Ｇａ0.8Ａｓとを交互に積層した２５ペアの上部ＤＢＲミラー層（いずれも図示せず）を順に半導体基板１０１上に積層させることにより形成される。
【００４０】
ここで、最終的に得られる面発光型半導体レーザの共振波長をλとすると、上部ＤＢＲミラー層および下部ＤＢＲミラー層を構成する各層の膜厚は、λ／４となるように形成される。また、クラッド層および活性層の膜厚は、前記共振波長と同様に、λとなるように形成される。以上に示した半導体多層膜１５０を構成する各層の組成および膜厚から、本実施の形態の半導体装置１００においては、半導体多層膜１５０におけるＡｌの組成の平均を０．６と見積もることができる。これに基づいて、前述した反り補償層１３０は、Ａｌ0.6Ｇａ0.4Ａｓからなり、かつ半導体多層膜１５０と同じ膜厚に形成される。この結果、反り補償層１３０と半導体多層膜１５０との熱膨張率がほぼ等しくなる。これにより、半導体基板１０１上に形成された半導体多層膜１５０と、半導体基板１０１において半導体多層膜１５０が形成される面と反対側の面上に形成された反り補償層１３０とによって反りが相殺されるため、エピタキシャル成長工程後、この半導体基板１０１を常温に戻したときに、半導体基板１０１に反りが発生するのを防止することができる。
【００４１】
なお、本実施の形態においては、反り補償層１３０がＡｌ0.6Ｇａ0.4Ａｓからなる場合について示したが、反り補償層１３０の組成および膜厚はこれに限定されるわけではなく、半導体多層膜１５０の熱膨張率および膜厚に応じて決定することができる。例えば、反り補償層１３０におけるＡｌの割合をさらに大きくすることで、反り補償層１３０の熱膨張率をより小さくする一方、反り補償層１３０の膜厚を薄くする。この構成によれば、反り補償層１３０におけるＡｌの割合をさらに大きくすることで、反り補償層１３０の熱膨張率を半導体多層膜１５０の熱膨張率よりも小さくするとともに、反り補償層１３０の膜厚を半導体多層膜１５０の膜厚より薄く形成することで、半導体基板１０１の反りを相殺することができる。その結果、形成する反り補償層１３０の膜厚を小さくすることができる。
【００４２】
（３）以下、図３に示す半導体基板１０１を用いて、面発光型半導体レーザである半導体装置１００を製造する。この半導体装置１００の製造は、公知の方法を用いることができる。
【００４３】
まず、半導体多層膜１５０上に、フォトレジスト（図示しない）を塗布した後フォトリソグラフィにより該フォトレジストをパターニングすることにより、所定のパターンのレジスト層（図示しない）を形成する。ついで、このレジスト層をマスクとしてドライエッチング法により、半導体多層膜１５０のうち上部ＤＢＲミラー１０８から活性層１０５にかけてエッチングして、図４に示すように、半導体基板１０１上に、柱状部１１０を含む共振器１２０を形成する。共振器１２０は、下部ＤＢＲミラー１０３、活性層１０５、および上部ＤＢＲミラー１０８より構成される。
【００４４】
なお、上部ＤＢＲミラー１０８は、Ｚｎがドーピングされることによりｐ型にされ、下部ＤＢＲミラー１０３は、Ｓｅがドーピングされることによりｎ型とされる。したがって、上部ＤＢＲミラー１０８、不純物がドーピングされていない量子井戸活性層１０５、および下部ＤＢＲミラー１０３とで、ｐｉｎダイオードが形成される。
【００４５】
柱状部１１０は、図４に示すように、共振器１２０の少なくとも一部に形成された柱状の半導体堆積体であり、少なくとも上部ミラー１０８を含むものである。なお、柱状部１１０の形状は任意の形状をとることが可能である。
【００４６】
（４）続いて、モノシランを原料としたＣＶＤ法により、柱状部１１０の側面および下部ミラー１０３の上面に、例えばシリコン酸化膜（ＳｉＯｘ膜）からなる絶縁層１１２を形成する。絶縁層１１２の種類はシリコン酸化膜に限定されるものではなく、窒化シリコン膜（ＳｉＮｘ膜）などの他の絶縁膜を用いてもよい。あるいは、ポリイミド等の樹脂材料を用いた埋め込み構造を用いてもよい。
【００４７】
さらに、上部ミラー１０８の上面に、真空蒸着法により金と亜鉛との合金からなる合金層（図示しない）を形成する。続いて、フォトリソグラフィ法を用いて前記合金層をパターニングして上部電極１１３を形成する。
【００４８】
次に、反り補償層１３０を除去した後、半導体基板１０１の裏面（半導体基板１００において共振器１２０が設置されている面と反対側の面）に、真空蒸着法により、金とゲルマニウムとの合金からなる下部電極１１５を形成する。最後に、上記工程により得られた構造体を３５０℃で加熱処理し、上部電極１１３と共振器１２０と下部電極１１５とをオーミック接触させる。以上のプロセスを経て、図５に示す半導体装置１００が得られる。
【００４９】
なお、上記工程では、反り補償層１３０を除去した後、半導体基板１０１の裏面に下部電極１１５を形成する方法について説明したが、反り補償層１３０を除去せずに、半導体基板１０１を貫通するコンタクト部（図示せず）を設けて、上部電極１１３と同じ側に上部電極を形成することもできる。
【００５０】
上記工程により得られた半導体装置１００の一般的な動作を以下に示す。
【００５１】
上部ＤＢＲミラー１０８、活性層１０５、および下部ＤＢＲミラー１０３で構成されるｐｉｎダイオードに、上部電極１１３と下部電極１１５とで順方向の電圧を印加すると、活性層１０５において、電子と正孔との再結合が起こり、前記再結合による発光が生じる。そこで生じた光が上部ミラー１０８と下部ミラー１０３との間を往復する際に誘導放出が起こり、光の強度が増幅される。光利得が光損失を上まわると、レーザ発振が起こり、上部電極１１３の出射口１１６から半導体基板１０１に対して垂直方向にレーザ光が出射される。
【００５２】
なお、本実施の形態においては、半導体多層膜の熱膨張率が半導体基板の熱膨張率よりも小さい場合について示したが、半導体多層膜の熱膨張率が半導体基板の熱膨張率よりも大きくなる場合でも本発明を適用することができる。この場合、半導体基板より熱膨張率が大きな材料から反り補償層を形成し、この反り補償層を、半導体基板において半導体多層膜が形成される面と反対側の面上に形成することにより、半導体基板に反りが発生するのを防止することができる。
【００５３】
（作用および効果）
本実施の形態の半導体装置の製造方法によれば、半導体基板１０１において半導体多層膜１５０が形成される面と反対側の面上に、反り補償層１３０を形成することにより、半導体基板１０１に反りが生じるのを防止することができる。これにより、半導体基板１０１に反りがない状態で各工程を行なうことにより、所望の特性を有する半導体装置を得ることができるため、安定性に優れた装置を得ることができる。また、例えば、その後の工程において半導体基板１０１の劈開を行なう場合、劈開を容易に行なうことができる等、半導体装置の製造プロセスにおける操作性の向上を図ることができる。なお、本実施の形態では、半導体基板１０１がＧａＡｓ基板である場合について説明したが、例えば、半導体基板１０１がＧａＮ（ガリウムナイトライド）基板やサファイア基板である場合、反りの発生を防止することにより、劈開の困難性を回避できるという効果が特に大きい。
【００５４】
また、本実施の形態のように、半導体装置１００が面発光型半導体レーザである場合、柱状部１１０を形成するための工程（図４参照）において、半導体基板１０１に反りが殆ど生じていない状態でエッチングを行なうことができるため、均一にエッチングをすることができる。これにより、柱状部１１０の上面が半導体基板１０１の表面（半導体基板１０１において共振器１２０が設置されている面）にほぼ平行になるように柱状部１１０を形成することができる。その結果、所望の特性を有する半導体装置１００を得ることができる。
【００５５】
（第２の実施の形態）
（半導体装置の製造方法）
次に、本発明の第２の実施の形態の半導体装置の製造方法について、図６〜９を用いて説明する。図６〜９は、本実施の形態の半導体装置の一製造工程を模式的に示す断面図である。本実施の形態の製造方法によれば、第１の実施の形態の製造方法と同様に、図５に示す半導体装置１００を製造することができる。
【００５６】
本実施の形態の半導体装置の製造方法は、反り補償層２３０が半導体多層膜１５０よりも熱膨張率が低い材料からなる点、および半導体基板１０１上に半導体多層膜１５０を形成した後に反り補償層２３０を形成する点で、第１の実施の形態の半導体装置の製造方法と異なる。本実施の形態の半導体装置の製造方法において、この他の点については、第１の実施の形態の半導体装置の製造方法とほぼ同様である。このため、第１の実施の形態と同様の製造工程については説明を省略する。
【００５７】
（１）まず、図６に示すように、ｎ型ＧａＡｓからなる半導体基板１０１上に、６００〜８００℃の高温条件下でエピタキシャル成長により半導体多層膜１５０を形成する。本実施の形態において、この半導体多層膜１５０は、第１の実施の形態で形成する半導体多層膜１５０と同様の組成および構造を有する。続いて、半導体多層膜１５０上に、必要に応じて、例えばＳｉＯ2、ＴｉＯ2、ＳｉＮ等からなる保護層１６０を形成する。この保護層１６０は、半導体多層膜１５０の表面の荒れを防止するために形成され、半導体基板１０１全体の熱膨張率に影響を与えない程度の組成および膜厚に形成する。
【００５８】
この工程において、高温条件下で半導体多層膜１５０を形成した後に半導体基板１０１を常温に戻すと、半導体基板１０１と半導体多層膜１５０との間の熱膨張率の差により、図７に示すように、半導体基板１０１に、半導体多層膜１５０側が凸となるような反りが生じる。この反りは、後述する図８に示す工程において、反り補償層２３０を形成することにより相殺される。
【００５９】
（２）つづいて、図８に示すように、半導体基板１０１において半導体多層膜１５０が形成された面と反対側の面上に、反り補償層２３０を形成する。この反り補償層２３０は、第１の実施の形態の反り補償層１３０と同様に、半導体基板１０１と半導体多層膜１５０との熱膨張率の差を調整するために設けられる。
【００６０】
反り補償層２３０は、半導体多層膜１５０よりも熱膨張率が低い材料からなる。本実施の形態において、このような反り補償層２３０としては、例えば、ＳｉＯ2、ＴｉＯ2、ＳｉＮ、およびＴａ2Ｏ5等が挙げられる。これらは、半導体基板１０１を構成するＧａＡｓ層よりも熱膨張率が小さいため、半導体基板１０１と半導体多層膜１５０との熱膨張率の差を調整するのに適している。例えば、ＧａＡｓ層およびＡｌＡｓ層の熱膨張率はそれぞれ５．７〜７．３×１０6（Ｋ・１）、５．２×１０6（Ｋ・１）であるのに対し、ＳｉＯ2の熱膨張率は約０．５×１０6（Ｋ・１）である。したがって、ＳｉＯ2の熱膨張率はＧａＡｓ層やＡｌＡｓ層の熱膨張率の約１０〜１５分の１以下であるため、ＳｉＯ2を反り補償層２３０に用いる場合、半導体多層膜１５０の約１０〜１５分の１程度の膜厚に形成すれば、半導体基板１０１と半導体多層膜１５０との熱膨張率の差を十分調整することができる。
【００６１】
例えば、ＳｉＯ2からなる反り補償層２３０を形成する場合、ＳｉＯ2ＣＶＤ装置を用いて約５００℃にて成膜を行なうことにより、反り補償層２３０を形成する。
【００６２】
（３）以下の工程は、第１の実施の形態の半導体装置の製造方法とほぼ同様である。
【００６３】
すなわち、第１の実施の形態と同様に、図９に示すように、半導体基板１０１上に、柱状部１１０を含む共振器１２０を形成した後、柱状部１１０の側面および下部ミラー１０３の上面に、例えばシリコン酸化膜（ＳｉＯｘ膜）からなる絶縁層１１２を形成する。さらに、上部ミラー１０８の上面、ならびに柱状部１１０の側面および上面の一部に上部電極１１３を形成した後、エッチング等によって反り補償層２３０を除去する。さらに、半導体基板１０１の裏面に下部電極１１５を形成した後、上記工程により得られた構造体を３５０℃で加熱処理し、上部電極１１３と共振器１２０と下部電極１１５とをオーミック接触させる。以上のプロセスを経て、図５に示す半導体装置１００が得られる。
【００６４】
なお、第１の実施形態の欄で説明したのと同様に、反り補償層２３０を除去せずに、半導体基板１０１を貫通するコンタクト部（図示せず）を設けて、上部電極１１３と同じ側に上部電極を形成することもできる。
【００６５】
また、本実施の形態においては、半導体基板１０１上に半導体多層膜１５０を形成した後、反り補償層２３０を形成する場合について説明したが、第１の実施の形態と同様に、半導体基板１０１上に反り補償層２３０を形成した後、半導体多層膜１５０を形成することもできる。
【００６６】
さらに、第１の実施の形態においても、本実施の形態と同様に、半導体基板１０１上に半導体多層膜１５０を形成した後、反り補償層１３０を形成することもできる。
【００６７】
（作用および効果）
本実施の形態の半導体装置の製造方法によれば、第１の実施の形態の半導体装置の製造方法と同様の作用および効果を有する。さらに、本実施の形態においては、反り補償層２３０が半導体多層膜１５０よりも熱膨張率が小さい材料から形成されていることにより、反り補償層２３０の膜厚をより小さくすることができる。これにより、反り補償層２３０の膜厚が半導体多層膜１５０よりもかなり小さい場合であっても、半導体基板１０１の反りを防止することができる。
【００６８】
なお、上記実施の形態では、半導体装置として、ＡｌＧａＡｓ系の材料からなる面発光型半導体レーザの製造方法について説明したが、その他の材料系を用いた半導体装置、例えばＧａＩｎＰ系、ＺｎＳＳｅ系、ＩｎＧａＮ系、ＧａＩｎＮＡｓ系、ＧａＡｓＳｂ系、ＧａＮ系の化合物半導体装置、あるいはＳｉ系半導体装置にも本発明を適用できる。また、上記実施の形態では、ＧａＡｓ基板を用いた面発光型半導体レーザの例について説明したが、ＧａＡｓ基板のかわりにＩｎＰ基板、ＧａＮ基板、またはサファイア基板を用いた場合でも同様の作用および効果を得ることができる。また、上記の実施の形態において、各半導体層におけるｐ型とｎ型とを入れ替えても本発明の趣旨を逸脱するものではない。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の半導体装置の製造方法における一製造工程を模式的に示す断面図である。
【図２】本発明の第１の実施の形態の半導体装置の製造方法における一製造工程を模式的に示す断面図である。
【図３】本発明の第１の実施の形態の半導体装置の製造方法における一製造工程を模式的に示す断面図である。
【図４】本発明の第１の実施の形態の半導体装置の製造方法における一製造工程を模式的に示す断面図である。
【図５】図１〜図４に示す工程、もしくは図５〜図９に示す工程によって得られた半導体装置を模式的に示す断面図である。
【図６】本発明の第２の実施の形態の半導体装置の製造方法における一製造工程を模式的に示す断面図である。
【図７】本発明の第２の実施の形態の半導体装置の製造方法における一製造工程を模式的に示す断面図である。
【図８】本発明の第２の実施の形態の半導体装置の製造方法における一製造工程を模式的に示す断面図である。
【図９】本発明の第２の実施の形態の半導体装置の製造方法における一製造工程を模式的に示す断面図である。
【符号の説明】
１００  半導体装置
１０１  半導体基板
１０３  下部ミラー
１０５  活性層
１０８  上部ミラー
１１０  柱状部
１１２  絶縁層
１１３  上部電極
１１５  下部電極
１１６  出射口
１１７  絶縁層
１２０  共振器
１３０，２３０  反り補償層
１５０  半導体多層膜
１６０  保護層
【図１】
0004035689.tif 000002
【図２】
0004035689.tif 000003
【図３】
0004035689.tif 000004
【図４】
0004035689.tif 000005
【図５】
0004035689.tif 000006
【図６】
0004035689.tif 000007
【図７】
0004035689.tif 000008
【図８】
0004035689.tif 000009
【図９】
0004035689.tif 000010