(57)【特許請求の範囲】
【請求項１】
シリコン基板上に高誘電率金属酸化物膜を形成する工程と、
前記高誘電率金属酸化物膜形成工程後に、前記高誘電率金属酸化物膜が露出した状態で、酸素及び水の分圧の和が、１３３＊１０11.703-18114/TＰａ（Ｔは前記熱処理温度（Ｋ））以下であり、かつＨｅ若しくはＮｅの少なくとも一種であるガスが存在する雰囲気下で６５０℃以上の熱処理を行う工程と、
前記高誘電率金属酸化物膜を用いたＭＩＳ型トランジスタを形成する工程を備えることを特徴とする高誘電率金属酸化物膜を有する半導体装置の製造方法。
【請求項２】
前記熱処理工程の雰囲気中に含まれる酸素及び水の分圧の和は、１３３＊１０8.903-18114/TＰａ（Ｔは前記熱処理温度（Ｋ））以下であることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
シリコン基板上に高誘電率金属酸化物膜を形成する工程と、
前記高誘電率金属酸化物膜上に薄膜を形成する工程と、
前記薄膜をパターニングする工程と、
前記薄膜をパターニングする工程後に、前記高誘電率金属酸化物膜が露出した状態で、酸素及び水の分圧の和は、１３３＊１０11.703-18114/TＰａ（Ｔは前記熱処理温度（Ｋ））以下であり、かつＨｅ若しくはＮｅの少なくとも一種であるガスが存在する雰囲気下で６５０℃以上の熱処理を行う工程と、
前記高誘電率金属酸化物膜を用いたＭＩＳ型トランジスタを形成する工程を備えることを特徴とする高誘電率金属酸化物膜を有する半導体装置の製造方法。
【請求項４】
前記熱処理工程の雰囲気中に含まれる酸素及び水の分圧の和は、１３３＊１０8.903-18114/TＰａ（Ｔは前記熱処理温度（Ｋ））以下であることを特徴とする請求項３記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関わり、とくにＭＩＳ（ＭｅｔａｌＩｎｓｕｌａｔｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造を有する半導体装置のゲート絶縁膜として用いるに適した高誘電率金属酸化物膜を有する半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
シリコン半導体集積回路の微細化にともなって、ＭＩＳ型（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ）半導体素子の寸法が微細化している。ＩＴＲＳ（Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｔｅｃｈｎｏｌｏｇｙ  Ｒｏａｄｍａｐ  ｆｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ）の２０００年ｕｐｄａｔｅ版によると、６０ｎｍのテクノロジー・ノードで、シリコン酸化膜換算膜厚（Ｅｑｕｉｖａｌｅｎｔ  Ｐｈｙｓｉｃａｌ  Ｏｘｉｄｅ  Ｔｈｉｃｋｎｅｓｓ；  以下、ＥＯＴと呼ぶ）が０．８−１．２ｎｍのゲート絶縁膜が必要とされている。この膜厚でリーク電流の抑制されたゲート絶縁膜を実現するためには、シリコン酸化膜若しくはシリコン酸窒化膜では不十分であり、誘電率の高い絶縁膜、すなわち高誘電率金属酸化物絶縁膜が必要とされている。
【０００３】
近年研究が活発に進められている次世代高誘電率金属酸化物絶縁膜として、Ｔａ2Ｏ5、ＴｉＯ2、Ａｌ2Ｏ3、ＺｒＯ2、ＨｆＯ2、Ｚｒシリケート（ＺｒＳｉＯｘ）及びＨｆシリケート（ＨｆＳｉＯｘ）が挙げられる。特にその中でもＳｉ基板上での熱力学的安定性が良く、誘電率及びバンドギャップが大きいＺｒＯ2、ＨｆＯ2及びそれらのシリケートがｓｕｂ−１ｎｍ世代のゲート絶縁膜として有望視されている。
【０００４】
しかしこれらの高誘電率金属酸化物絶縁膜とＳｉ基板界面の熱的安定性において、以下の問題が指摘されている。一つは、通常、絶縁膜形成後の熱処理は、例えば、窒素中５３２Ｐａの圧力で９５０℃〜１０００℃の温度範囲で行われている。しかしながらこれらの条件では酸化種（Ｏ2、Ｈ2Ｏ）を含み、金属酸化物絶縁膜中は酸化種（Ｏ2、Ｈ2Ｏ）の拡散が比較的早く、半導体装置の製造工程中における各種熱処理工程において雰囲気中に微量に含まれる酸化種が絶縁膜中を容易に通り抜け、絶縁膜／Ｓｉ基板界面に厚いＳｉＯ2膜が形成されてしまう点である。これにより膜全体の誘電率が低下し、ＥＯＴ増加を招いている。
【０００５】
また逆に熱処理雰囲気中の酸化種分圧を下げた超高真空中（Ｕｌｔｒａ  Ｈｉｇｈ  Ｖａｃｕｕｍ；  以下ＵＨＶと呼ぶ）での熱処理の場合、９００℃以上の加熱処理により高誘電体絶縁膜とＳｉ基板界面においてシリサイド（ＭＳｉｘ）反応が生じ、絶縁性の劣化や界面の平坦性の劣化が起きることが確認されている（２００１  ＭＲＳ  Ｓｐｒｉｎｇ  Ｍｅｅｔｉｎｇ，  Ｓｙｍｐｏｓｉｕｍ  Ｋ，  Ｇａｔｅ  Ｓｔａｃｋ  ａｎｄ  Ｓｉｌｉｃｉｄｅ  Ｉｓｓｕｅｓ  ｉｎＳｉ  Ｐｒｏｃｅｓｓｉｎｇ  ＩＩなど）。この現象は金属酸化物絶縁膜／Ｓｉ基板界面のみならず、ｐｏｌｙ−Ｓｉもしくはｐｏｌｙ−ＳｉＧｅゲート電極との界面においても同様の反応が起きる。これらの現象について、例えばＺｒＯ2に関しては以下の反応が考えられている。
ＺｒＯx＋（ｘ＋２）Ｓｉ→ＺｒＳｉ2＋ｘＳｉＯ↑
（Ｄ．  Ｗｉｃａｋｓａｎａ  ｅｔ  ａｌ．，  ＭＲＳ  Ｋ１．７）          ・・・（１）
Ｓｉ＋ＳｉＯ2＋ＺｒＯ2→ＺｒＳｉ2＋ＺｒＳｉ＋ＳｉＯ↑
（Ｍ．  Ａ．  Ｇｒｉｂｅｌｙｕｋ  ｅｔ  ａｌ．，  ＭＲＳ  Ｋ２．８）    ・・・（２）
ＺｒＯ2＋６ＳｉＯ↑→ＺｒＳｉ2＋４ＳｉＯ2
（Ｔ．  Ｓ．  Ｊｅｏｎ  ｅｔ  ａｌ．，  Ａｐｐｌ．  Ｐｈｙｓ．  Ｌｅｔｔ．  ７８，  ３６８  （２００１）．）    ・・・（３）
これらの反応はＺｒＯ2に限ったことではなく、ＨｆＯ2及びそれらを含むシリケートにおいても同様に起きる。またこれらの反応式から、ゲート電極／金属酸化物絶縁膜界面や金属酸化物絶縁膜／Ｓｉ基板界面でのＳｉＯガスの発生がシリサイド形成のトリガーになること分かる。
【０００６】
以上のことから、金属酸化物絶縁膜／Ｓｉ基板界面のＳｉＯ2膜を増やさないためには雰囲気中の酸化種の分圧を下げなければならないが、逆に下げ過ぎるとシリサイドの形成が起きてしまうという相反関係が存在する。酸化とシリサイド化を抑制する最適な酸化種分圧の範囲は非常に狭く、活性化熱処理等の高温熱工程を多く有する現状の半導体プロセスにこれら高誘電体金属酸化物絶縁膜を適用する上で、ゲート電極／金属酸化物絶縁膜界面や金属酸化物絶縁膜／Ｓｉ基板界面金属酸化物絶縁膜／Ｓｉ基板界面にＳｉＯ2膜やシリサイド膜の形成を抑制することは困難であった。
【０００７】
【発明が解決しようとする課題】
上記のように、高誘電率金属酸化物絶縁膜形成後の熱処理工程において、雰囲気中の僅かな酸素及び水により、容易に金属酸化物絶縁膜／Ｓｉ基板界面に厚いＳｉＯ2膜が形成されてしまい、誘電率の低下を招く。逆にＵＨＶ等の低酸素・水分圧雰囲気中での加熱を行うと、金属酸化物絶縁膜／Ｓｉ基板界面にシリサイドが形成され、絶縁性の劣化や界面の平坦性の劣化を引き起こす。
【０００８】
本発明はこれらの問題点を解決するためになされたものであり、金属酸化物絶縁膜／Ｓｉ基板界面におけるＳｉＯ2膜の増加や、ゲート電極／金属酸化物絶縁膜界面や金属酸化物絶縁膜／Ｓｉ基板界面のシリサイドの形成が抑制され、ゲート電極／金属酸化物絶縁膜及び金属酸化物絶縁膜／Ｓｉ基板界面のラフネスの低減と、高誘電率金属酸化物絶縁膜の誘電率低下抑制の両立が可能となり、また、リーク電流の少ない高信頼性の絶縁膜を有する半導体装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記の目的を達成するための本発明に係わる第１の半導体装置の製造方法は、
シリコン基板上に高誘電率金属酸化物膜を形成する工程と、
前記高誘電率金属酸化物膜形成工程後に、前記高誘電率金属酸化物膜が露出した状態で、酸素及び水の分圧の和が、１３３＊１０11.703-18114/TＰａ（Ｔは前記熱処理温度（Ｋ））以下であり、かつＨｅ若しくはＮｅの少なくとも一種であるガスが存在する雰囲気下で６５０℃以上の熱処理を行う工程と、
前記高誘電率金属酸化物膜を用いたＭＩＳ型トランジスタを形成する工程を備えること
を特徴とする高誘電率金属酸化物膜を有する半導体装置の製造方法である。
【００１０】
第１の製造方法において、前記熱処理工程の雰囲気中に含まれる酸素及び水の分圧の和は、１３３＊１０8.903-18114/TＰａ（Ｔは前記熱処理温度（Ｋ））以下であることが望ましい。
【００１１】
また、本発明に係わる第２の半導体装置の製造方法は、
シリコン基板上に高誘電率金属酸化物膜を形成する工程と、
前記高誘電率金属酸化物膜上に薄膜を形成する工程と、
前記薄膜をパターニングする工程と、
前記薄膜をパターニングする工程後に、前記高誘電率金属酸化物膜が露出した状態で、酸素及び水の分圧の和は、１３３＊１０11.703-18114/TＰａ（Ｔは前記熱処理温度（Ｋ））以下であり、かつＨｅ若しくはＮｅの少なくとも一種であるガスが存在する雰囲気下で６５０℃以上の熱処理を行う工程と、
前記高誘電率金属酸化物膜を用いたＭＩＳ型トランジスタを形成する工程を備えることを特徴とする高誘電率金属酸化物膜を有する半導体装置の製造方法である。
【００１２】
第２の製造方法において、さらに前記熱処理工程の雰囲気中に含まれる酸素及び水の分圧の和は、１３３＊１０8.903-18114/TＰａ（Ｔは前記熱処理温度（Ｋ））以下であることが望ましい。
【００１６】
本発明の第１及び第２の半導体装置の製造方法によれば、金属酸化物絶縁膜／Ｓｉ基板界面に不可避的に形成されるＳｉＯ2膜の増加や、ゲート電極／金属酸化物絶縁膜界面や金属酸化物絶縁膜／Ｓｉ基板界面のシリサイドの形成が抑制され、ゲート電極／金属酸化物絶縁膜及び金属酸化物絶縁膜／Ｓｉ基板界面のラフネスの低減と、高誘電率金属酸化物絶縁膜の誘電率低下抑制の両立が可能となり、また、リーク電流の少ない高信頼性の絶縁膜を有する半導体装置を提供される。
【００１８】
なお、本明細書において高誘電率金属酸化物とは、シリコン酸化物よりも比誘電率の高い金属酸化物を意味し、さらに金属酸窒化物、金属とシリコンと酸素を構成元素として含むシリケートもその範疇にあるものとする。たとえば、ＺｒＯ2，ＨｆＯ2、ＢｅＯ、ＭｇＯ、ＣａＯ、ＳｒＯ、ＢａＯ、Ｙ2Ｏ3、ＣｅＯ2、ＰｒｘＯｙ、Ｎｄ2Ｏ3、ＴｈＯ2、ＲｕＯ2、ＩｒＯ2、Ａｌ2Ｏ3、Ｉｎ2Ｏ3、ＺｒＯＮ、ＨｆＯＮ、ＺｒＳｉＯ4、ＨｆＳｉＯ4膜などの形成にも本発明は適用可能である。特に望ましくはＳｉとの熱力学的安定性、低欠陥及び低潮解性の観点からジルコニウム及びハフニウムの酸化物、酸窒化物もしくはシリケートである。また、高誘電率金属酸化物膜は、高誘電率金属酸化物、酸窒化物もしくはシリケート単独からなる膜以外にも高誘電率金属酸化物を含む混合膜及び高誘電率金属酸化物膜を含む積層膜などであってもよい。
【００１９】
【発明の実施の形態】
以下では、図面を参照しながら本発明の実施の形態（以下、実施例という）を説明する。
（第１の実施例）
本発明の第１の製造方法を、ＭＩＳトランジスタ形成を例にして説明する。
まず、図１に示すように、単結晶のｐ型シリコン基板１１の表面に、素子分離の役割を果たす深い溝を形成し、ＣＶＤ法によりシリコン酸化膜１３で埋め込み、素子分離領域１２を形成する。（第１工程）
次に、図２に示すように、高誘電率金属酸化物膜であるＺｒＯ2膜１４を形成する（ＺｒＯ2膜の形成方法は、後で詳細に述べる）。（第２工程）
次に、図３に示すように、ＺｒＯ2膜１４の上部にゲート電極としてポリシリコン膜１５をＣＶＤ法によって形成する。（第３工程）
次に、図４に示すように、ポリシリコン１５上にフォトレジストパターン１６を形成する。（第４工程）
次に、図５に示すように、フォトレジストパターン１６をマスクとして、ポリシリコン膜１５を反応性イオンエッチングし、第１のゲート電極１５を形成する。
（第５工程）
次に、砒素のイオン注入を、例えば加速電圧４０ｋｅＶ、ドーズ量２ｘ１０15ｃｍ-2の条件で行い活性化熱処理することで、高不純物濃度のｎ+型ゲート電極１５、ｎ+型ソース領域１７、ｎ+型ドレイン領域１８を同時に形成する。（第６工程）
次に、図６に示すように、全面に３００ｎｍのシリコン酸化膜をＣＶＤ法により堆積し、層間絶縁膜１９を形成する。この後、層間絶縁膜１９上にコンタクトホール形成用のフォトレジストパターン（不図示）を形成し、これをマスクとして反応性イオンエッチング法により層間絶縁膜１９をエッチングして、コンタクトホールを開口する。最後に、全面にＡｌ膜をスパッタ法により形成した後、これをパターニングして、ソース電極１１０、ドレイン電極１１１、および第２のゲート電極１１２を形成してｎ型ＭＩＳトランジスタが完成する。（第７工程）なお、本実施例では、ｎ型ＭＩＳトランジスタの製造工程を示したが、ｐ型ＭＩＳトランジスタでは導電型がｎ型とｐ型で入れ替わる点が異なるだけであり、基本的な製造工程はまったく同じである。
【００２０】
ここで高誘電率金属酸化物絶縁膜であるＺｒＯ2膜１４の形成工程の詳細を説明する。
【００２１】
まず、前処理としてシリコン・ウェハに対して表面汚染を効果的に除去するために、塩酸／オゾン水処理を用いた。これによりＳｉ表面に約１ｎｍのＣｈｅｍｉｃａｌ  Ｏｘｉｄｅが形成される（ＥＯＴ低減のため、この後に希フッ酸処理を追加してもよい）。
【００２２】
次に、前処理が終了したウェハをスパッタ装置中へ搬送する。ウェハの温度を室温に保ち、ＺｒＯ2ターゲットを用いてＡｒ／Ｏ2ガスＲＦプラズマ（４００Ｗ）によるスパッタを行い、Ｃｈｅｍｉｃａｌ  Ｏｘｉｄｅ上に約２ｎｍのＺｒＯ2膜を形成した。
【００２３】
次にＺｒＯ2膜の緻密化及び欠陥低減のための熱処理を行った。この時の熱処理条件は以下の通り。
＜Ｈｅ雰囲気中＞
バックグランド真空度：１３３＊５．４Ｅ-10Ｐａ
Ｈｅ圧力：１３３Ｐａ
雰囲気中の酸素及び水分圧の和：１３３＊１Ｅ-9Ｐａ
基板温度：９２０℃
加熱時間：１０分
比較のため熱処理条件のみを変えて上記実施例と同様にしてサンプルを作成した。
【００２４】
熱処理条件は以下のとおり。
＜ＵＨＶ中＞
真空度：１３３＊１Ｅ-9Ｐａ
基板温度：９２０℃
加熱時間：１０分
＜Ｎ2雰囲気中＞
バックグラウンド真空度：１３３＊５．４Ｅ-10Ｐａ、
Ｎ2圧力：１３３Ｐａ、
酸素及び水分圧はＨｅの場合と同じ、
基板温度：９２０℃
以上の３種のサンプルについての熱処理前後でのＺｒＯ2／ＳｉＯ2積層膜の結合状態変化を、その場観察Ｘ線光電子分光法（Ｉｎ−ｓｉｔｕ  Ｘ−ｒａｙ  Ｐｈｏｔｏｅｌｅｃｔｒｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ；  以下Ｉｎ−ｓｉｔｕ
ＸＰＳと呼ぶ）により導出した。
【００２５】
図７に各種熱処理条件でのＺｒ３ｄ及びＳｉ２ｐスペクトル変化を示す。Ｘ線源はＭｇＫα光電子脱出角度は４５度で測定を行った。比較のため、ＵＨＶ中、Ｎ２雰囲気中の結果も示す。
【００２６】
Ｚｒ３ｄスペクトルより、９００℃を超える高温熱処理にも係らずＨｅ熱処理ではＺｒＳｉｘが全く形成されない。ここでＺｒＯ2ピーク形状がシャープになり若干高エネルギー側にシフトするのは、ＺｒＯ2層の結晶化が進むと共に絶縁性が向上し、Ｘ線照射によるチャージアップが起きているためである。それに対しＵＨＶ中及びＮ2中ではＺｒＯ2層は完全に消失し、ＺｒＳｉｘが形成されていることが確認できる。これは従来の報告例と同じであり、前記（１）〜（３）式の反応が生じたためである。Ｓｉ２ｐスペクトルにおいても、Ｈｅ雰囲気中の熱処理により界面ＳｉＯｘ膜の還元が起きていないことが確認できる。ここでもブロードなＳｉＯｘピークが、熱処理により形状がシャープになると共に高エネルギー側にシフトし、より熱的に安定なＳｉＯ2膜に変化したことが分かる。しかしながら、ＳｉＯ2膜の量は増大していない。他の雰囲気中ではＳｉＯｘ膜が還元されると共にＺｒＳｉｘが形成され、特にＮ2中では更に窒化が進みＳｉＮｘ膜がＺｒＳｉｘ表面に形成されていることが分かる。またＳｉ２ｐのＺｒＳｉｘ強度が増大し、Ｚｒ３ｄのＺｒＳｉｘ強度がＺｒＯ2強度と比べて減少していることから、ＺｒＯ2膜の大半は下層からのＳｉＯガス脱離に伴い蒸発してしまい、僅かに残ったＺｒ原子が清浄Ｓｉ基板表面と反応してＺｒＳｉｘ層を形成していることが分かる。
【００２７】
次に、このＨｅ雰囲気中での熱処理効果が残留酸化種分圧及び加熱温度に対してどの範囲まで有効か確認を行った。
【００２８】
図８に各種熱処理温度に対する酸化種分圧（酸素及び水分圧の和）の酸化還元境界を示す。黒丸はＳｉＯ2／Ｓｉ界面を調べたときの酸化還元境界（Ｓｉ＋ＳｉＯ2←→２ＳｉＯ↑）の実験値であり、黒丸をつないだ実線より上側が酸化領域（ＳｉＯ２形成領域）下側が還元領域（ＳｉＯガス形成領域）である。下側の領域は酸化種分圧が１３３＊１０11.703-18114/TＰａ（Ｔは前記熱処理温度（Ｋ））以下の範囲と記述できる。また、この還元領域はＳｉＯ2表面に形成される金属酸化物絶縁膜によって若干変化する。一例としてＺｒＯ2／ＳｉＯ2／Ｓｉ構造における還元境界の実験値を黒四角で示す。黒四角をつないだ点線より下側の領域は還元領域（シリサイド化領域）である。これは酸化種分圧が１３３＊１０8.903-18114/TＰａ以下（Ｔは前記熱処理温度（Ｋ））と記述できる。ＳｉＯ2／Ｓｉと比べて約３桁境界線が下がることが分かる。境界線が下がる理由は、ＺｒＯ2膜中を酸化種が拡散する際に触媒作用が働き、これら酸化種が活性化されるため、より低酸化種分圧でも還元反応が起きにくくなるためである。
【００２９】
なお、実線と点線の間の領域ではＺｒＯ2／ＳｉＯ2／Ｓｉの場合、遷移領域であり、還元反応は生じず、ＳｉＯ2量は変化しない領域である。ただし、この範囲はきわめて狭く、この領域への雰囲気制御は困難である。
【００３０】
高誘電率金属酸化物絶縁膜の場合、本発明の雰囲気中への希ガス添加により、実線の領域より下の領域はもちろん、点線の領域よりも下の領域であっても酸化反応抑制はもちろん還元反応（シリサイド化）抑制効果を発揮する。Ｈｅ  １１３３Ｐａ熱処理中の酸化種分圧を振った範囲を黒三角で示すが、この範囲はＺｒＯ2／ＳｉＯ2／Ｓｉの還元反応領域であるにも係らず、全て図７に示したようにシリサイド化が無く、界面酸化膜厚の増加も確認されなかった。他の雰囲気（ＵＨＶ、Ｎ2）では全てＺｒＳｉｘが形成されているため、前記酸化種分圧範囲内においてＨｅ添加が有効であることが示された。
【００３１】
但し、本発明の第１の製造方法においては、高誘電体金属酸化物絶縁膜上にキャップ層となる薄膜を形成しない限り、前記高誘電率金属酸化物絶縁膜形成後の熱処理時に酸化種（酸素及びＨ2Ｏ）の分圧を実線より下の領域に制御することが必要となる。
【００３２】
次にＨｅ添加の適用可能な温度範囲についても確認を行った。電子スピン共鳴法（Ｅｌｅｃｔｒｏｎ  Ｓｐｉｎ  Ｒｅｓｏｎａｎｃｅ；  以下ＥＳＲと呼ぶ）によるＳｉＯ2／Ｓｉ界面評価によると、ＳｉＯ2／Ｓｉ界面でダングリングボンドが形成される温度が６５０℃以上であったため、結合切断に伴うＳｉＯ脱離の抑制という観点では６５０℃以上の範囲で希ガス添加することで最大限の効果を発揮することが明らかになった。一方、熱処理温度の上限は特に限定されないが、ＺｒＯ2膜が劣化しない１２００℃以下であることが望ましい。より好ましくは１０５０℃以下である。
【００３３】
以上のことから、本発明の第１の製造方法において、Ｈｅ添加が最も効果を発揮する条件は、基板温度６５０℃以上（図８中の縦の破線から左側の領域）且つ酸化種分圧が１３３＊１０11.703-18114/TＰａ（Ｔは前記熱処理温度（Ｋ））以下の範囲（図８中の黒丸を結ぶ実線より下側の領域）、より好ましくは１３３＊１０8.903-18114/TＰａ以下の範囲（図８中の黒四角を結ぶ点線より下側の領域）となる。
【００３４】
上記結果は主にＺｒＯ2膜に関して記載しているが、ＨｆＯ2膜でも同様の改善効果を確認している。
【００３５】
希ガス（たとえばＨｅ）添加によるシリサイド化抑制のメカニズムについて図９を用いて説明する。従来方法では、前記（２）式の反応により界面でシリサイド及びＳｉＯガスを形成し、ＺｒＯ2膜中を拡散するＳｉＯガスが前記（３）式の反応を引き起こすことで更にシリサイド化が進んでしまう。それに対し熱処理雰囲気中にＨｅを添加する本発明は、Ｈｅが窒素原子に比べて原子半径及び質量が小さいため絶縁膜中の拡散速度が大きく、界面から外方拡散しようとするＳｉＯにＨｅが衝突し、物理的に脱離を押さえ込む効果がある。同時にＨｅが熱的に振動する界面のＳｉ−Ｏ結合を冷却するため（クエンチ効果）、ＳｉＯの発生そのものを抑制している。また原子半径が小さいことがＳｉＯ2中のＨｅの固溶限を大きくし、ＳｉＯのＳｉＯ2中拡散を更に抑制できる。加えてＨｅは不活性ガスであるため、添加ガスそのものによる酸化・還元反応が起きないため、ゲート絶縁膜の膜質を劣化させることがない。
【００３６】
以上のことから、界面酸化膜厚増加抑制とシリサイド化抑制を両立させるため
には、６５０℃を超える高温熱処理工程雰囲気中にＨｅ若しくはＮｅの少なくとも一種であるガスを添加すると共に雰囲気中の酸化種分圧を熱処理温度に応じて制御するのが効果的である。
【００３７】
本実施例では、熱処理に１００％Ｈｅガスを用いた場合の結果を主に示したが、窒素原子よりも原子半径の小さいＮｅ、Ａｒ及びそれらの混合ガスでも同様の改善効果を確認している。
【００３８】
本発明の第１の製造方法、及び後述する第２の製造方法において用いられる希ガスとしては、発明の効果を得るにあたり、最も望ましくはＨｅガスであり、次に望ましくはＮｅである。またこれらの希ガスを窒素ガス若しくは窒素原子よりも原子半径の大きい希ガス（Ｋｒ、Ｘｅなど）で希釈しても、その効果は維持される。加えて熱処理時の希ガス分圧は、減圧、常圧であっても良く、更には加圧にすることで更に効果が現れる。具体的には１．３３Ｐａ以上１０１０８００Ｐａ以下であることが望ましい。特に望ましい希ガス分圧は希ガスの純度確保のため１３３Ｐａ以上１３３００Ｐａ以下であることが望ましい。
【００３９】
なお、本発明の第１の製造方法及び第２の製造方法において高誘電率金属酸化物絶縁膜の成膜手法は、スパッタ以外にＡＬＣＶＤ（Ａｔｏｍｉｃ  ＬａｙｅｒＣＶＤ）、蒸着及びプラズマＣＶＤ等で形成した金属絶縁膜であっても同様の効果を得ることができる。
（第２の実施例）
本発明の第２の製造方法をＭＩＳトランジスタ形成を例にして説明する。
第２の実施例に係わるＭＩＳトランジスタの素子構造は、第１の実施例と同様なので詳細な説明は省略する。
【００４０】
本実施例は、第１工程、第３工程、第４工程〜第５工程、及び第７工程については第１の実施例と同様に行ったが、第２工程の高誘電率金属酸化物膜形成工程と、第６工程である活性化熱処理工程のみ第１の実施例と異なる。そこで、この第２工程は図２、第６工程である活性化熱処理工程は図５を用いて説明する。
【００４１】
第２工程は、製膜後のＺｒＯ2膜１４の緻密化及び欠陥低減のための熱処理を行わない以外は第１の実施例の第２工程と同様に行った。
【００４２】
活性化熱処理工程は、第１のゲート電極１５に砒素のイオン注入を、例えば加速電圧４０ｋｅＶ、ドーズ量２ｘ１０15ｃｍ-2の条件で行い活性化熱処理することで、高不純物濃度のｎ+型ゲート電極１５、ｎ+型ソース領域１７、ｎ+型ドレイン領域１８を同時に形成した。
【００４３】
この時の活性化熱処理条件を以下に示す。
＜Ｎｅ雰囲気中＞
バックグランド真空度：１３３＊１Ｅ-7Ｐａ
Ｎｅ圧力：１ａｔｍ
雰囲気中の酸素及び水分圧の和：１３３＊１Ｅ-6Ｐａ
基板温度：１０００℃
加熱時間：１０秒
本熱処理条件は実施例１に係る図８中の還元領域に相当し、更にｐｏｌｙ−Ｓｉゲートがキャップ層、即ち酸化種の拡散ブロックとして働くため、通常のＵＨＶ若しくはＮ2熱処理では前記（１）式の反応によりｐｏｌｙ−Ｓｉ／ＺｒＯ2界面にシリサイドが形成されてしまう。しかし例えば本実施例のＮｅ熱処理の如く希ガス存在下で熱処理を行うことにより、実施例１で述べた本発明の第１の製造方法による作用と同様の作用により界面のシリサイド化が抑制され、ラフネス増加を抑制できる。さらに本発明の第１の製造方法においては、界面のＳｉＯ2の酸化膜の増加を防ぐために、熱処理雰囲気中の酸化種の分圧を１３３＊１０11.703-18114/TＰａは前記熱処理温度（Ｋ））以下にする必要があるが、第２の製造方法においては、キャップ層となる薄膜の存在によりＳｉＯ2の増加が抑制されるため、上記範囲に制御する必要は無い。しかしながら、望ましくは、酸化種の分圧を１３３＊１０11.703-18114/TＰａ（Ｔは前記熱処理温度（Ｋ））以下、さらに望ましくは酸化種の分圧を１３３＊１０8.903-18114/TＰａ（Ｔは前記熱処理温度（Ｋ））以下とすることが、本発明の効果を得る上で望ましい。
【００４４】
キャップ層となる金属酸化物絶縁膜上に設ける薄膜は、本実施例のようにゲート電極を兼ねていても良いし、ゲート電極とは別に設けても良い。前記薄膜は、ｐｏｌｙ−Ｓｉに限ることなく、ｐｏｌｙ−ＳｉＧｅ等のＳｉ原子を含む全てのゲート電極に用いられる材料においても有効である。また、前記薄膜の厚さは５ｎｍ〜５００ｎｍの範囲であることが望ましい。
【００４５】
本実施例では、熱処理に１００％Ｎｅガスを用いた場合の結果を主に示したが、窒素原子よりも原子半径の小さいＨｅ、Ａｒ及びそれらの混合ガスでも同様の改善効果を確認している。
【００４６】
また、本実施例では主にＺｒＯ2膜に関して記載しているが、ＨｆＯ2膜でも同様の改善効果を確認している。
【００４７】
なお、本発明の第２の製造方法においても第１の製造方法と同様の理由で，熱処理温度は６５０℃以上とすることで最大限の効果を発揮することが明らかになった。一方、熱処理温度の上限は特に限定されないが、ＺｒＯ2膜が劣化しない１２００℃以下であることが望ましい。さらに好ましくは１０５０℃以下である。
【００４９】
図１０は、第２の実施例における、活性化熱処理前後におけるＺｒＯ2／ＳｉＯ2積層膜中のＮｅ原子の深さ方向分布変化を２次イオン質量分析法（Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｓｃｏｐｙ；  以下ＳＩＭＳと呼ぶ）を用いて調べたものである。熱処理前と比較して、膜中にＮｅが存在することが確認され、バルク中におおよそ均一に分布していることが分かる。
【００５０】
又，第１の実施例の製造方法においても同様に膜中にＨｅが存在していることを別途確認した。
【００５１】
このように高誘電率金属酸化物絶縁膜中にＨｅ原子が含有されることにより、膜中や、基板界面、ゲート電極との界面でのストレスが緩和されるとともに、結合の熱的振動を０族元素が冷却する効果により、膜中電荷や界面準位密度が低減され、高い誘電率を有するとともにリーク電流が少ないゲート絶縁膜とすることができる。実際、Ｈｅアニールを行ったＭＩＳキャパシタのリーク電流を測定したところ、Ｎ２アニールの場合と比べて約一桁以上リーク電流が低減され、本発明のトランジスタが優れた特性を有することがわかる。
【００５２】
本例の半導体装置においてゲート絶縁膜として用いられる高誘電率金属酸化物絶縁膜中に含有される０族元素としてはＨｅ、Ｎｅ、Ａｒが挙げられ、冷却効率（熱伝導率）の観点からＨｅが最も好ましく、次に望ましくはＮｅである。
【００５３】
高誘電率金属酸化物絶縁膜中に含有される０族元素の濃度としては１Ｅ17ａｔｏｍｓ／ｃｍ3以上１Ｅ21ａｔｏｍｓ／ｃｍ3以下の範囲が膜構造変化を伴わないため望ましい。
【００５４】
【発明の効果】
以上述べたごとく、本発明によれば、金属酸化物絶縁膜／Ｓｉ基板界面におけるＳｉＯ2膜の増加や、ゲート電極／金属酸化物絶縁膜界面や金属酸化物絶縁膜／Ｓｉ基板界面のシリサイドの形成が抑制され、ゲート電極／金属酸化物絶縁膜及び金属酸化物絶縁膜／Ｓｉ基板界面のラフネスの低減と、高誘電率金属酸化物絶縁膜の誘電率低下抑制の両立が可能となり、また、リーク電流の少ない高信頼性の絶縁膜を有する半導体装置を提供することができる。
【図面の簡単な説明】
【図１】  本発明の一実施例に係るｎ型ＭＯＳトランジスタの製造工程を示す断面図。
【図２】  本発明の一実施例に係るｎ型ＭＯＳトランジスタの製造工程を示す断面図。
【図３】  本発明の一実施例に係るｎ型ＭＯＳトランジスタの製造工程を示す断面図。
【図４】  本発明の一実施例に係るｎ型ＭＯＳトランジスタの製造工程を示す断面図。
【図５】  本発明の一実施例に係るｎ型ＭＯＳトランジスタの製造工程を示す断面図。
【図６】  本発明の一実施例に係るｎ型ＭＯＳトランジスタの製造工程を示す断面図。
【図７】  本発明の第１の実施例に係わる各種熱処理条件でのＺｒ３ｄ及びＳｉ２ｐスペクトル変化。
【図８】  本発明の第１の実施例に係わる各種熱処理温度に対する酸化種分圧の酸化・還元境界を示す特性図。
【図９】  本発明の第１の実施例に係わる作用の説明図。
【図１０】  本発明の第２の実施例に係わるＺｒＯ2／ＳｉＯ2積層膜中のＮｅ原子の深さ方向分布。
【符号の説明】
１１  ｐ型シリコン基板
１２  素子分離用の溝
１３  シリコン酸化膜（素子分離領域）
１４  ＺｒＯ2膜
１５  ポリシリコン膜
１６  フォトレジストパターン
１７  ｎ+型ソース領域
１８  ｎ+型ドレイン領域
１９  シリコン酸化膜（層間絶縁膜）
１１０  ソース電極（金属電極）
１１１  ドレイン電極（金属電極）
１１２  ゲート電極（金属電極）
【図１】
0004190175.tif 000002
【図２】
0004190175.tif 000003
【図３】
0004190175.tif 000004
【図４】
0004190175.tif 000005
【図５】
0004190175.tif 000006
【図６】
0004190175.tif 000007
【図７】
0004190175.tif 000008
【図８】
0004190175.tif 000009
【図９】
0004190175.tif 000010
【図１０】
0004190175.tif 000011