(57)【特許請求の範囲】
【請求項１】
電源電圧を昇圧して第１の電圧を出力する昇圧回路と、
上記第１の電圧が供給され、この第１の電圧を用いて第１の電圧よりも値が低い少なくとも２つの電圧を出力ノードから時系列的に順次出力する第１の電圧出力回路と、
上記第１の電圧のノードと上記第１の電圧出力回路の出力ノードとの間を短絡する短絡回路とを具備し、
前記短絡回路は、前記昇圧回路で昇圧動作が開始されるのに伴って前記第１の電圧のノードと前記第１の電圧出力回路の出力ノードとの間の短絡を開始し、昇圧動作が開始されてから所定期間が経過した後に短絡状態を解除し、
前記短絡回路が前記第１の電圧のノードと前記第１の電圧出力回路の出力ノードとの間の短絡を行っている期間は、前記第１の電圧出力回路は非活性化し、前記短絡回路が前記短絡状態を解除した後に、前記第１の電圧出力回路が活性化することを特徴とする半導体装置。
【請求項２】
電源電圧を昇圧して第１の電圧を出力する昇圧回路と、
上記第１の電圧が供給され、この第１の電圧を用いて第１の電圧よりも値が低い少なくとも２つの電圧を出力ノードから時系列的に順次出力する第１の電圧出力回路と、
上記第１の電圧のノードと上記第１の電圧出力回路の出力ノードとの間を短絡する短絡回路とを具備し、
前記短絡回路は、前記昇圧回路で昇圧動作が開始されるのに伴って前記第１の電圧のノードと前記第１の電圧出力回路の出力ノードとの間の短絡を開始し、昇圧動作が開始されて前記第１の電圧が所定値に達した後に短絡状態を解除し、
前記短絡回路が前記第１の電圧のノードと前記第１の電圧出力回路の出力ノードとの間の短絡を行っている期間は、前記第１の電圧出力回路は非活性化し、前記短絡回路が前記短絡状態を解除した後に、前記第１の電圧出力回路が活性化することを特徴とする半導体装置。
【請求項３】
前記第１の電圧出力回路の非動作時に、前記第１の電圧出力回路の出力ノードに前記第１の電圧よりも低い値の第２の電圧を出力する第２の電圧出力回路をさらに具備したことを特徴とする請求項１または２記載の半導体装置。
【請求項４】
データを記憶するデータ消去可能なメモリセルと、
上記メモリセルのゲートに第１の電圧を供給し、ドレインに第２の電圧及び第３の電圧のいずれか一方を供給して、上記メモリセルのデータ書込みを行う書込み回路と、
上記メモリセルが形成されている半導体領域に第４の電圧を供給して、上記メモリセルのデータ消去を行う消去回路と、
電源電圧を昇圧して第５の電圧を出力する昇圧回路と、
上記第５の電圧が供給され、この第５の電圧を用いて第５の電圧よりも値が低い上記第１の電圧を出力ノードから出力する第１の電圧出力回路と、
前記第５の電圧のノードと前記第１の電圧出力回路の出力ノードとの間を短絡する短絡回路とを具備し、
前記短絡回路は、前記昇圧回路で昇圧動作が開始されるのに伴って前記第５の電圧のノードと前記第１の電圧出力回路の出力ノードとの間の短絡を開始し、昇圧動作が開始されてから所定期間が経過した後に短絡状態を解除し、
前記短絡回路が前記第５の電圧のノードと前記第１の電圧出力回路の出力ノードとの間の短絡を行っている期間は、前記第１の電圧出力回路は非活性化し、前記短絡回路が前記短絡状態を解除した後に、前記第１の電圧出力回路が活性化することを特徴とする半導体記憶装置。
【請求項５】
データを記憶するデータ消去可能なメモリセルと、
上記メモリセルのゲートに第１の電圧を供給し、ドレインに第２の電圧及び第３の電圧のいずれか一方を供給して、上記メモリセルのデータ書込みを行う書込み回路と、
上記メモリセルが形成されている半導体領域に第４の電圧を供給して、上記メモリセルのデータ消去を行う消去回路と、
電源電圧を昇圧して第５の電圧を出力する昇圧回路と、
上記第５の電圧が供給され、この第５の電圧を用いて第５の電圧よりも値が低い上記第１の電圧を出力ノードから出力する第１の電圧出力回路と、
前記第５の電圧のノードと前記第１の電圧出力回路の出力ノードとの間を短絡する短絡回路とを具備し、
前記短絡回路は、前記昇圧回路で昇圧動作が開始されるのに伴って前記第５の電圧のノードと前記第１の電圧出力回路の出力ノードとの間の短絡を開始し、昇圧動作が開始されて前記第５の電圧が所定値に達した後に短絡状態を解除し、
前記短絡回路が前記第５の電圧のノードと前記第１の電圧出力回路の出力ノードとの間の短絡を行っている期間は、前記第１の電圧出力回路は非活性化し、前記短絡回路が前記短絡状態を解除した後に、前記第１の電圧出力回路が活性化することを特徴とする半導体記憶装置。
【請求項６】
前記第１の電圧出力回路の非動作時に、前記第１の電圧出力回路の出力ノードに前記第１の電圧よりも低い値の第６の電圧を出力する第２の電圧出力回路をさらに具備したことを特徴とする請求項４または５記載の半導体記憶装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、電源電圧を昇圧する昇圧回路を備えた半導体装置に係り、特にメモリセルを有し、このメモリセルのデータ消去及び書込みの際に使用される高電圧を昇圧回路で得るようにした半導体記憶装置に関する。
【０００２】
【従来の技術】
半導体記憶装置の１つにフラッシュメモリがある。図１３はこのフラッシュメモリにおける１つのメモリセルの素子断面構造を示している。図において、Ｐ型半導体基板（Ｐ−substrate）７１内にはＮ型ウエル領域（Ｎ−well）７２が形成されている。さらにこのＮ型ウエル領域７２内にはＰ型ウエル領域（Ｐ−well）７３が形成されている。上記Ｐ型ウエル領域７３内には、それぞれｎ＋型領域からなるメモリセルのソース、ドレイン領域７４、７５が互いに離間して形成されている。そして、このソース、ドレイン領域７４、７５相互間のチャネル領域上には、図示しない絶縁膜を介してフローティングゲート（floating gate）７６が形成され、さらにこのフローティングゲート７６上には、図示しない絶縁膜を介してコントロールゲート（control gate）７７が形成されている。
【０００３】
また、上記Ｐ型半導体基板７１にはｐ＋型領域からなるコンタクト領域７８が、Ｎ型ウエル領域７２にはｎ＋型領域からなるコンタクト領域７９が、Ｐ型ウエル領域７３にはｐ＋型領域からなるコンタクト領域８０がそれぞれ形成されている。
【０００４】
動作時に、メモリセルのコントロールゲート７７にはゲート電圧Ｖｇが、ドレイン領域７５にはドレイン電圧Ｖｄが、ソース領域７４にはソース電圧Ｖｓがそれぞれ供給される。また、コンタクト領域７９及び８０にはソース電圧Ｖｓと同じ電圧が、コンタクト領域７８には０Ｖの接地電圧がそれぞれ供給される。
【０００５】
上記メモリセルは、フローティングゲート７６に蓄積される電子の量によってデータの“１”レベル、“０”レベルを記憶する。そして、記憶データのレベルに応じてコントロールゲート７７からみたしきい値電圧が変わる。
【０００６】
このようなメモリセルが複数設けられることによってメモリセルアレイが構成される。図１４はＮＯＲ型フラッシュメモリのメモリセルアレイの回路例を示している。複数のメモリセルＭＣが行列状に配置されており、同一行に配置されたメモリセルＭＣのコントロールゲートは、複数のワード線ＷＬ０〜ＷＬｎのうち対応する１つのワード線に共通に接続されている。また、同一列に配置されたメモリセルＭＣのドレイン領域は、複数のビットＢＬ０〜ＢＬｍのうち対応する１つのビット線に共通に接続されている。通常、メモリセルは複数のブロックに分割されており、同じブロック内のメモリセルＭＣのソース領域は複数のソース線ＳＬｉのうち対応するブロックのソース線に共通に接続されている。
【０００７】
図１５は、動作時に、メモリセルのコントロールゲートに供給されるゲート電圧と、メモリセルのドレインに流れるドレイン電流との関係を示している。ここでは、フローティングゲートに蓄積される電子の量が比較的多い状態、すなわちメモリセルのしきい値電圧Ｖｔが高い状態を“０”データ（“０”データを記憶しているメモリセルを“０”cellと称する）とし、逆に比較的少ない状態、すなわちメモリセルのしきい値電圧Ｖｔが低い状態を“１”データ（“１”データを記憶しているメモリセルを“１”cellと称する）としている。
【０００８】
データの読み出し、書込み、消去時のバイアス条件を図１６に示す。図１６は、動作時にメモリセルに対して供給される先の電圧Ｖｇ、Ｖｄ、Ｖｓの値の一例を示している。データの読み出し時には、Ｖｇ、Ｖｄ、Ｖｓはそれぞれ５Ｖ、１Ｖ、０Ｖにされる。データの書込み時には、Ｖｇ、Ｖｓはそれぞれ９Ｖ、０Ｖにされ、Ｖｄは“０”データを書込むメモリセルについては５Ｖ、そうでないメモリセル（元の“１”データのままにされるメモリセル）については０Ｖにされる。さらに、消去時には、Ｖｇ、Ｖｓはそれぞれ−７Ｖ、１０Ｖにされ、Ｖｄはフローティング状態にされる。
【０００９】
データの読み出しは、ドレイン領域に所定の電圧（本例では１Ｖ）を供給した状態でコントロールゲートにゲート電圧Vread（本例では５Ｖ）を供給した時に、セル電流が流れる否かによって判定される。この判定は、図示しないセンスアンプにより、リファレンスセルに流れるリファレンス電流（Ｉref）との比較により行われる。
【００１０】
消去は、Ｐ型ウエル領域７３（図１３に図示）を共有する複数のメモリセルで一括して行われる。この消去時には、ファウラ・ノルトハイム（Ｆ・Ｎ）トンネル現象によってフローティングゲート７６からＰ型ウエル領域７３に電子が流れ、消去対象のメモリセルは全て“１”cellにされる。
【００１１】
書込みはメモリセル１個毎に行われる。“０”データを書込むメモリセルのビット線を５Ｖにバイアスして、チャネルホットエレクトロン現象で発生した高エネルギーの電子をフローティングゲート７６に注入する。元の“１”データのままとしたい“１”cellのビット線は０Ｖにされる。これにより、非書込みのメモリセルでは、フローティングゲート７６に対する電子の注入が起きず、しきい電圧Ｖｔの変化は生じない。
【００１２】
また、フラッシュメモリでは、書込み時及び消去時に、書込みや消去の程度を確認するために書込みベリファイ動作や消去ベリファイ動作が行われる。書込みベリファイ動作は、コントロールゲート  の電圧を、読出し時の電圧Ｖread（本例では５Ｖ）に比べて高い電圧Ｖｐｖ（例えば７Ｖ）に設定して“０”読み動作を行う。そして、書込み動作と書込みベリファイ動作とを交互に繰り返して実行し、書込み対象のメモリセルのデータが全て“０”になったら書込み動作が終了する。
【００１３】
消去時の場合には、コントロールゲート７７の電圧を、読出し時の電圧Ｖreadに比べて低い電圧Ｖｅｖ（例えば３．５Ｖ）に設定して“１”読み動作を行う。そして、消去動作と消去ベリファイ動作とを交互に繰り返して実行し、消去対象のメモリセルのデータが全て“１”になったら消去動作が終了する。これにより、セル電流Ｉcellが十分に確保される。
【００１４】
このようにメモリセルのコントロールゲートに供給される電圧は、動作モードに応じて、例えば９Ｖ、７Ｖ、５Ｖ、３．５Ｖというように様々の値に変化する。これらの電圧のうち９Ｖ、７Ｖ、５Ｖは、外部から供給される電源電圧よりも高い電圧である。
【００１５】
ところで、従来では、上記のような９Ｖ、７Ｖ、５Ｖなど、外部から供給される電源電圧よりも高い種々の電圧を生成するために、電源電圧を昇圧する昇圧回路を必要な数だけ設けるようにしており、これら複数の昇圧回路の出力をスイッチによって適宜選択し、メモリセルのコントロールゲートに供給するようにしている。
【００１６】
しかしながら、昇圧回路はキャパシタ等、チップ上で大きな面積を占める素子を必要とするために、複数の昇圧回路を設けるとチップ面積が大型化するという問題がある。さらに、昇圧回路における消費電流が比較的多いので、チップ全体の消費電流が多くなるという問題もある。
【００１７】
【発明が解決しようとする課題】
上述したように、外部から供給される電源電圧よりも高い種々の電圧を必要とする従来の半導体装置では複数の昇圧回路を設けるようにしているために、集積化する際にチップ面積が大型化する、消費電流が多くなるという問題がある。
【００１８】
この発明は上記のような事情を考慮してなされたものであり、その目的は、集積化する際にチップ面積が大きくならず、かつ消費電流も少ない半導体装置を提供することである。
【００１９】
【課題を解決するための手段】
この発明の半導体装置は、電源電圧を昇圧して第１の電圧を出力する昇圧回路と、上記第１の電圧が供給され、この第１の電圧を用いて第１の電圧よりも値が低い少なくとも２つの電圧を出力ノードから時系列的に順次出力する第１の電圧出力回路と、上記第１の電圧のノードと上記第１の電圧出力回路の出力ノードとの間を短絡する短絡回路とを具備し、前記短絡回路は、前記昇圧回路で昇圧動作が開始されるのに伴って前記第１の電圧のノードと前記第１の電圧出力回路の出力ノードとの間の短絡を開始し、昇圧動作が開始されてから所定期間が経過した後に短絡状態を解除し、前記短絡回路が前記第１の電圧のノードと前記第１の電圧出力回路の出力ノードとの間の短絡を行っている期間は、前記第１の電圧出力回路は非活性化し、前記短絡回路が前記短絡状態を解除した後に、前記第１の電圧出力回路が活性化することを特徴とする。
この発明の半導体装置は、電源電圧を昇圧して第１の電圧を出力する昇圧回路と、上記第１の電圧が供給され、この第１の電圧を用いて第１の電圧よりも値が低い少なくとも２つの電圧を出力ノードから時系列的に順次出力する第１の電圧出力回路と、上記第１の電圧のノードと上記第１の電圧出力回路の出力ノードとの間を短絡する短絡回路とを具備し、前記短絡回路は、前記昇圧回路で昇圧動作が開始されるのに伴って前記第１の電圧のノードと前記第１の電圧出力回路の出力ノードとの間の短絡を開始し、昇圧動作が開始されて前記第１の電圧が所定値に達した後に短絡状態を解除し、前記短絡回路が前記第１の電圧のノードと前記第１の電圧出力回路の出力ノードとの間の短絡を行っている期間は、前記第１の電圧出力回路は非活性化し、前記短絡回路が前記短絡状態を解除した後に、前記第１の電圧出力回路が活性化することを特徴とする。
【００２０】
この発明の半導体記憶装置は、データを記憶するデータ消去可能なメモリセルと、上記メモリセルのゲートに第１の電圧を供給し、ドレインに第２の電圧及び第３の電圧のいずれか一方を供給して、上記メモリセルのデータ書込みを行う書込み回路と、上記メモリセルが形成されている半導体領域に第４の電圧を供給して、上記メモリセルのデータ消去を行う消去回路と、電源電圧を昇圧して第５の電圧を出力する昇圧回路と、上記第５の電圧が供給され、この第５の電圧を用いて第５の電圧よりも値が低い上記第１の電圧を出力ノードから出力する第１の電圧出力回路と、前記第５の電圧のノードと前記第１の電圧出力回路の出力ノードとの間を短絡する短絡回路とを具備し、前記短絡回路は、前記昇圧回路で昇圧動作が開始されるのに伴って前記第５の電圧のノードと前記第１の電圧出力回路の出力ノードとの間の短絡を開始し、昇圧動作が開始されてから所定期間が経過した後に短絡状態を解除し、前記短絡回路が前記第５の電圧のノードと前記第１の電圧出力回路の出力ノードとの間の短絡を行っている期間は、前記第１の電圧出力回路は非活性化し、前記短絡回路が前記短絡状態を解除した後に、前記第１の電圧出力回路が活性化することを特徴とする。
【００２１】
【発明の実施の形態】
以下、図面を参照してこの発明の実施の形態を詳細に説明する。
【００２２】
図１は、この発明の第１の実施の形態による半導体装置の一部の回路構成を示すブロック図である。図１に示した回路は例えばフラッシュメモリに内蔵され、前記したように種々の動作モードの際にメモリセルのコントロールゲートに供給すべき種々の電圧を生成する電圧生成回路であり、昇圧回路（Ｖｐｐ generator）１１と、レギュレータ回路（regulator）１２とから構成されている。
【００２３】
昇圧回路１１は、昇圧活性化信号ＶＰＰＥが活性化されると動作し、外部から供給される電源電圧を昇圧して電源電圧よりも高い値を有する電圧Ｖｐｐを出力する。この電圧Ｖｐｐはレギュレータ回路１２に供給される。
【００２４】
レギュレータ回路１２は、上記電圧Ｖｐｐからそれよりも値が低い複数の電圧を電圧Ｖｒｅｇとして時系列的に順次出力する。このレギュレータ回路１２の動作は、レギュレータ活性化信号ＲＥＧＥ、メモリセルが書込み動作の時に活性化される書込み時信号ＰＲＯＧ、及びメモリセルが書込みベリファイ動作の時に活性化されるベリファイ時信号ＶＲＦＹに応じて制御される。
【００２５】
次に、図１の回路の動作の一例を図２のタイミングチャートを用いて説明する。なお、図２中の時刻ｔ０以前では、電圧Ｖｐｐ、Ｖｒｅｇは共に、図示しない他の昇圧回路の出力電圧である５Ｖの読み出し電圧に設定されているとする。
【００２６】
時刻ｔ０に昇圧活性化信号ＶＰＰＥが活性化されると、昇圧回路１１が動作を開始し、外部から供給される電源電圧の昇圧が開始される。この後、電圧Ｖｐｐは上昇する。昇圧回路１１の動作が安定すると、この電圧Ｖｐｐは規定値に達して安定する。電圧Ｖｐｐの規定値は、メモリセルで消去を行う際にソース領域に供給されるソース電圧Ｖｓと同じ電圧であり、例えば１０Ｖである。このときの１０Ｖの電圧Ｖｐｐは、消去動作の際にソース領域に供給されるソース電圧Ｖｓとして使用してもよい。
【００２７】
一方、時刻ｔ０にレギュレータ活性化信号ＲＥＧＥが活性化され、かつこれと同時に書込み時信号ＰＲＯＧが活性化される。これにより、レギュレータ回路１２が動作し、電圧Ｖｒｅｇが電圧Ｖｐｐよりも低い値、例えば９Ｖに向かって上昇し、その後、９Ｖに達すると安定する。信号ＰＲＯＧが“Ｈ”レベルの期間に電圧Ｖｒｅｇとして出力される９Ｖの電圧は、消去動作の際にメモリセルのコントロールゲートに供給される先のゲート電圧Ｖｇとして使用される。
【００２８】
次に、時刻ｔ１に書込み時信号ＰＲＯＧが非活性化となり、ベリファイ時信号ＶＲＦＹが活性化される。これにより、レギュレータ回路１２の出力電圧Ｖｒｅｇは、先の９Ｖからそれよりも低い７Ｖに低下し始め、その後、７Ｖに達すると安定する。そして、信号ＶＲＦＹが“Ｈ”レベルの期間に電圧Ｖｒｅｇとして出力される７Ｖの電圧は、書込みベリファイ動作の際にメモリセルのコントロールゲートに供給される先の電圧Ｖｐｖとして使用される。
【００２９】
次に時刻ｔ２にベリファイ時信号ＶＲＦＹが非活性になると、レギュレータ回路１２の出力電圧Ｖｒｅｇは先の７Ｖから元の５Ｖに向かって低下し始める。また時刻ｔ３に昇圧活性化信号ＶＰＰＥが非活性化されると、昇圧回路１１の動作が停止し、電圧Ｖｐｐが元の５Ｖに向かって低下し始める。
【００３０】
このように図１の回路では、メモリセルの種々の動作モードの際にメモリセルのコントロールゲートに供給するための値の異なる電圧を、昇圧回路１１から出力される電圧Ｖｐｐを用いて、レギュレータ回路１２によって時系列的に順次生成するようにしたので、従来のように生成すべき電圧の数だけ昇圧回路を設ける必要がなくなる。これにより、集積化した際にチップに占める占有面積を小さくすることができ、また消費電流も少なくすることができる。
【００３１】
図３は、図１中の昇圧回路１１の具体的な回路構成を示している。この昇圧回路１１は周知のものであり、発振器（oscillator）２１、チャージポンプ回路（charge pump）２２及び電圧検知回路（voltage detector）２３によって構成されている。
【００３２】
発振器２１は、ＮＡＮＤゲートＮＡ１及び２個のインバータＩＶ１、ＩＶ２からなる負帰還回路を有し、電圧検知回路２３から出力される発振活性化信号ＯＳＣＥに応じてこの負帰還回路の動作が制御され、負帰還回路の動作時に所定の周波数で発振する。
【００３３】
チャージポンプ回路２２は、電源電圧Ｖｃｃの供給ノードと電圧Ｖｐｐの出力ノードとの間にソース・ドレイン間が直列に挿入された３個のＩタイプ（intrinsic type：しきい値が０Ｖ近傍）のＭＯＳトランジスタＱＩ１〜ＱＩ３と、トランジスタＱＩ１とＱＩ２との直列接続ノードと上記発振器２１内のインバータＩＶ２の出力ノードとの間に接続されたキャパシタＣ１と、トランジスタＱＩ２とＱＩ３との直列接続ノードと上記発振器２１内のインバータＩＶ１の出力ノードとの間に接続されたキャパシタＣ２とから構成されている。
【００３４】
そして、電源電圧Ｖｃｃの供給ノードに最も近い位置に配置されているトランジスタＱＩ１のゲートには電圧検知回路２３から出力される発振活性化信号ＯＳＣＥが供給され、他の２個のトランジスタＱＩ２、ＱＩ３のゲートはそれぞれのソース、すなわちキャパシタＣ１またはＣ２の一端に接続されている。
【００３５】
電圧検知回路２３は、昇圧活性化信号ＶＰＰＥが入力されるインバータＩＮ３と、このインバータＩＮ３の出力が入力されるインバータＩＮ４と、ＰチャネルのＭＯＳトランジスタＱＰ１、ＱＰ２及びＮチャネルのＭＯＳトランジスタＱＮ１、ＱＮ２からなり、上記インバータＩＮ３、ＩＮ４の出力がＮチャネルのＭＯＳトランジスタＱＮ１、ＱＮ２のゲートに入力されるレベルシフト回路２４と、ゲートに上記レベルシフト回路２４の出力が入力され、ソース・ドレイン間の一端が電圧Ｖｐｐの出力ノードに接続されたＰチャネルのＭＯＳトランジスタＱＰ３と、上記トランジスタＱＰ３のソース・ドレイン間の他端と接地電圧の供給ノードとの間に直列接続された電圧分割用の２個の抵抗Ｒ１、Ｒ２と、上記抵抗Ｒ１、Ｒ２によって分割された分割電圧Ｖｄｉｖを基準電圧Ｖｒｅｆと比較して前記発振活性化信号ＯＳＣＥを発生するコンパレータ２５とから構成されている。
【００３６】
このような構成の昇圧回路において、昇圧活性化信号ＶＰＰＥが“Ｈ”レベルになると、電圧検知回路２３内のインバータＩＶ３の出力が“Ｌ”レベル、インバータＩＶ４の出力が“Ｈ”レベルとなり、レベルシフト回路２４の出力が“Ｌ”レベルになる。すると、ＰチャネルのＭＯＳトランジスタＱＰ３がオンし、電圧Ｖｐｐが２個の抵抗Ｒ１、Ｒ２によって抵抗分割される。そして、この分割電圧Ｖｄｉｖがコンパレータ２５により基準電圧Ｖｒｅｆと比較される。
【００３７】
昇圧回路１１の動作直後では電圧Ｖｐｐの値が低いので、Ｖｒｅｆ＞Ｖｄｉｖの関係となり、コンパレータ２５の出力である発振活性化信号ＯＳＣＥは“Ｈ”レベルになる。この発振活性化信号ＯＳＣＥが“Ｈ”レベルのとき、発振器２１は所定の周波数で発振する。また、信号ＯＳＣＥが“Ｈ”レベルのときは、チャージポンプ回路２２内のトランジスタＱＩ１がオンし、かつチャージポンプ回路２２内のトランジスタＱＩ２、ＱＩ３のソースにはキャパシタＣ１、Ｃ２を介して発振器２１における発振信号が供給されるので、Ｖｐｐの出力ノードに対して正の電荷が順次転送され、これによりＶｐｐの電圧値が順次上昇していく。
【００３８】
そして、電圧Ｖｐｐが規定値以上に上昇すると、Ｖｒｅｆ＜Ｖｄｉｖの関係となり、発振活性化信号ＯＳＣＥが“Ｌ”レベルになり、これにより発振器２１の発振動作が停止し、チャージポンプ回路２２における電荷の転送動作も停止する。
【００３９】
この状態で電圧Ｖｐｐが規定値よりも低下すると、再び発振活性化信号ＯＳＣＥは“Ｈ”レベルになり、発振動作が再開され、チャージポンプ回路２２における電荷の転送動作も再開される。このような動作は、昇圧活性化信号ＶＰＰＥが“Ｈ”レベルにされている期間中繰り返して行われ、これにより電圧Ｖｐｐの出力ノードからは昇圧された電圧が出力される。
【００４０】
図４は、図１中のレギュレータ回路１２の具体的な回路構成を示している。このレギュレータ回路１２は、レギュレータ活性化信号ＲＥＧＥによって活性化制御される２個のコンパレータ２６、２７と、ソースが電圧Ｖｐｐの供給ノードに接続され、ゲートがドレインに接続されたＰチャネルのＭＯＳトランジスタＱＰ４と、ソースが電圧Ｖｐｐの供給ノードに接続され、ゲートが上記トランジスタＱＰ４のゲートと共通接続され、ドレインが電圧Ｖｒｅｇの出力ノードに接続されて上記トランジスタＱＰ４と共にカレントミラー回路を構成するＰチャネルのＭＯＳトランジスタＱＰ５と、ドレインが上記トランジスタＱＰ４のドレインに接続され、ソースが接地電圧のノードに接続され、ゲートに上記コンパレータ２６の出力が供給されるＮチャネルのＭＯＳトランジスタＱＮ３と、ドレインが上記トランジスタＱＰ５のドレインに接続され、ソースが接地電圧のノードに接続され、ゲートに上記コンパレータ２７の出力が供給されるＮチャネルのＭＯＳトランジスタＱＮ４と、電圧Ｖｒｅｇの出力ノードと接地電圧のノードとの間に直列に挿入された電圧分割用の３個の抵抗Ｒ３、Ｒ４、Ｒ５と、上記３個の抵抗Ｒ３、Ｒ４、Ｒ５のうち接地電圧のノードに最も近い側に配置された抵抗Ｒ５と接地電圧のノードとの間にソース・ドレイン間が挿入され、ゲートにベリファイ時信号ＶＲＦＹが供給されるＮチャネルのＭＯＳトランジスタＱＮ５と、上記３個の抵抗Ｒ３、Ｒ４、Ｒ５のうち抵抗Ｒ４とＲ５の直列接続ノードと接地電圧のノードとの間にソース・ドレイン間が挿入され、ゲートに書込み時信号ＰＲＯＧが供給されるＮチャネルのＭＯＳトランジスタＱＮ６とから構成されている。
【００４１】
そして、上記一方のコンパレータ２６の非反転入力端子（＋）及び他方のコンパレータ２７の反転入力端子（−）にはそれぞれ基準電圧Ｖｒｅｆが供給され、一方のコンパレータ２６の反転入力端子（−）及び他方のコンパレータ２７の非反転入力端子（＋）には上記２個の抵抗Ｒ３、Ｒ４の直列接続ノードにおける分割電圧がそれぞれ供給される。上記両コンパレータ２６、２７は、レギュレータ活性化信号ＲＥＧＥが“Ｈ”レベルにされたときに動作し、それぞれの入力電圧を比較する。
【００４２】
このような構成において、レギュレータ活性化信号ＲＥＧＥが“Ｈ”レベルにされ、書込み時信号ＰＲＯＧが“Ｈ”レベルにされている図２中の時刻ｔ０〜ｔ１の期間では、トランジスタＱＮ６がオンし、電圧Ｖｒｅｇが２個の抵抗Ｒ３、Ｒ４によって分割され、このときの分割電圧がコンパレータ２６、２７に入力される。
【００４３】
ここで、レギュレータ活性化信号ＲＥＧＥが“Ｈ”レベルにされた直後では電圧Ｖｒｅｇはほぼ０Ｖであり、この電圧を２個の抵抗Ｒ３、Ｒ４によって分割した分割電圧はＶｒｅｆよりも低いので、一方のコンパレータ２６の出力は“Ｈ”レベル、他方のコンパレータ２７の出力は“Ｌ”レベルとなる。これにより、トランジスタＱＮ３がオンし、トランジスタＱＮ４がオフ状態となり，トランジスタＱＰ４及びトランジスタＱＮ３を介して、図中に示す電流Ｉ１が電圧Ｖｐｐのノードから接地電圧のノードに向かって流れる。この電流Ｉ１が流れることにより、トランジスタＱＰ５を介して、図中に示す電流Ｉ２が電圧Ｖｐｐ（規定値が１０Ｖ）のノードから電圧Ｖｒｅｇのノードに向かって流れ、電圧Ｖｒｅｇのノードが充電される。この結果、前記図２に示すように電圧Ｖｒｅｇが上昇を開始する。そして、この電圧Ｖｒｅｇが規定値である９Ｖを超えると、抵抗Ｒ３とＲ４の直列ノードにおける分割電圧の値が基準電圧Ｖｒｅｆよりも高くなり、一方のコンパレータ２６の出力は“Ｈ”レベルから“Ｌ”レベルに反転し、逆に他方のコンパレータ２７の出力は“Ｌ”レベルから“Ｈ”レベルに反転する。これにより、今度はトランジスタＱＮ３がオフ状態、トランジスタＱＮ４がオン状態となり、先の電流Ｉ１は流れなくなり、電圧ＶｒｅｇのノードがトランジスタＱＮ４を介して接地電圧のノードに向かって放電され、電圧Ｖｒｅｇが低下を始める。
【００４４】
このようにして、コンパレータ２６、２７により、抵抗Ｒ３とＲ４の直列ノードにおける分割電圧と基準電圧Ｖｒｅｆとが比較され、その比較結果に基づいてＮチャネルのＭＯＳトランジスタＱＮ３、ＱＮ４がオン／オフ制御され、電圧Ｖｒｅｇのノードが充放電されることによって電圧Ｖｒｅｇが常に書込み時の規定値（９Ｖ）に一致するように制御される。
【００４５】
次に、書込み時信号ＰＲＯＧが“Ｌ”レベルにされ、ベリファイ時信号ＶＲＦＹが“Ｈ”レベルにされている図２中の時刻ｔ１〜ｔ２の期間では、トランジスタＱＮ６がオフし、トランジスタＱＮ５がオンするので、電圧Ｖｒｅｇが３個の抵抗Ｒ３、Ｒ４、Ｒ５によって分割され、書込み時よりも抵抗分割比率が小さな分割電圧がコンパレータ２６、２７に入力される。この場合、電圧Ｖｒｅｇが先の規定値である９Ｖよりも低い７Ｖに達した時に得られる上記分割電圧の値が、電圧Ｖｒｅｇが９Ｖのときに得られる分割電圧の値と等しくなるように抵抗Ｒ３、Ｒ４、Ｒ５の各抵抗値が設定されている。
【００４６】
従って、ベリファイ時には、コンパレータ２６、２７により、抵抗Ｒ３とＲ４の直列ノードにおける分割電圧と基準電圧Ｖｒｅｆとが比較され、その比較結果に基づいてＮチャネルのＭＯＳトランジスタＱＮ３、ＱＮ４がオン／オフ制御され、電圧Ｖｒｅｇのノードが充放電されることによって電圧Ｖｒｅｇが常にベリファイ時の規定値（７Ｖ）に一致するように制御される。
【００４７】
図５は、図４におけるコンパレータ２６、２７の具体的な回路構成を示している。電源電圧Ｖｃｃの供給ノードにはＰチャネルのＭＯＳトランジスタＱＰ６のソースが接続されている。このトランジスタＱＰ６のドレインには２個のＰチャネルのＭＯＳトランジスタＱＰ７、ＱＰ８の各ソースが接続されている。上記両トランジスタＱＰ７、ＱＰ８のゲートは共通に接続され、さらにトランジスタＱＰ８のドレインは上記ゲート共通接続ノードに接続されている。また、上記トランジスタＱＰ７のドレインにはＮチャネルのＭＯＳトランジスタＱＮ７のドレインが接続されている。このトランジスタＱＮ７のゲートは前記反転入力端子（−）として使用される。上記トランジスタＱＰ８のドレインにはＮチャネルのＭＯＳトランジスタＱＮ８のドレインが接続されている。このトランジスタＱＮ８のゲートは前記非反転入力端子（＋）として使用される。上記両トランジスタＱＮ７、ＱＮ８のソースは共通に接続され、このソース共通接続ノードと接地電圧のノードとの間には電流源２８が接続されている。すなわち、トランジスタＱＰ６、ＱＰ７、ＱＰ８、ＱＮ７、ＱＮ８及び電流源２８は、カレントミラー負荷を有する差動増幅器を構成している。
【００４８】
一方、レギュレータ活性化信号ＲＥＧＥはインバータ２９に入力され、このインバータ２９の出力は前記ＰチャネルのＭＯＳトランジスタＱＰ６のゲートに入力される。さらに、上記インバータ２９の出力は、前記ＰチャネルのＭＯＳトランジスタＱＰ７とＮチャネルのＭＯＳトランジスタＱＮ６のドレイン共通接続ノードである差動増幅器の出力ノードＯＵＴにソースが接続され、接地電圧のノードにドレインが接続されたＮチャネルのＭＯＳトランジスタＱＮ９のゲートに入力される。
【００４９】
このような構成でなるコンパレータにおいて、レギュレータ活性化信号ＲＥＧＥが“Ｌ”レベルにされているときはインバータ２９の出力が“Ｈ”レベルとなり、ＰチャネルのＭＯＳトランジスタＱＰ６がオフし、ＮチャネルのＭＯＳトランジスタＱＮ９がオンする。このとき、差動増幅器は動作せず、出力ノードＯＵＴはトランジスタＱＮ９を介して接地電圧のノードに接続されるので、出力ノードＯＵＴの信号は、反転入力端子（−）と非反転入力端子（＋）に入力される電圧にかかわらずに“Ｌ”レベルになる。
【００５０】
レギュレータ活性化信号ＲＥＧＥが“Ｈ”レベルになると、インバータ２９の出力が“Ｌ”レベルとなり、ＰチャネルのＭＯＳトランジスタＱＰ６がオンし、差動増幅器は動作状態となり、反転入力端子（−）と非反転入力端子（＋）に入力される電圧が比較される。このとき、反転入力端子（−）に入力される電圧に対し非反転入力端子（＋）に入力される電圧の方が高い場合、ＮチャネルのＭＯＳトランジスタＱＮ８がオンし、出力ノードＯＵＴの信号は“Ｈ”レベルになる。上記とは逆に反転入力端子（−）に入力される電圧に対し非反転入力端子（＋）に入力される電圧の方が低い場合、ＮチャネルのＭＯＳトランジスタＱＮ７がオンし、出力ノードＯＵＴの信号は“Ｌ”レベルになる。
【００５１】
ところで、図４に示すレギュレータ回路１２では、書込み動作の開始直後にトランジスタＱＰ４及びＱＮ３を直列に介して接地電圧のノードに流れる電流Ｉ１の値が大きなものとなり、電圧Ｖｐｐの立ち上がり、ひいては電圧Ｖｒｅｇの立ち上がりが遅くなることがある。
【００５２】
そこで、このように電圧Ｖｐｐ、電圧Ｖｒｅｇの立ち上がりの遅れが問題となるような場合には、図６に示す第２の実施の形態の電圧生成回路のように、電圧Ｖｐｐのノードと電圧Ｖｒｅｇのノードとの間に、両ノード間を短絡制御する短絡回路（Equalizer）１３を接続すればよい。
【００５３】
上記短絡回路１３は、短絡制御信号ＥＱＬＥによって動作が制御され、信号ＥＱＬＥが活性化（“Ｈ”レベル）されているときに電圧Ｖｐｐのノードと電圧Ｖｒｅｇのノードとの間が短絡される。
【００５４】
次に、図６の回路の動作の一例を図７のタイミングチャートを用いて説明する。なお、この場合にも、図７中の時刻ｔ０以前では、電圧Ｖｐｐ、Ｖｒｅｇは共に、図示しない他の昇圧回路の出力電圧である５Ｖの読み出し電圧に設定されているとする。
【００５５】
時刻ｔ０に昇圧活性化信号ＶＰＰＥが活性化されると、昇圧回路１１が動作を開始し、電圧Ｖｐｐが上昇を開始する。また、これと同時に短絡制御信号ＥＱＬＥが活性化され、短絡回路１３によって電圧Ｖｐｐのノードと電圧Ｖｒｅｇのノードとの間が短絡され、電圧Ｖｒｅｇは電圧Ｖｐｐと同様に上昇していく。
【００５６】
次に、時刻ｔ１に短絡制御信号ＥＱＬＥが“Ｌ”レベルになると、短絡回路１３による短絡状態が解除される。この後、昇圧回路１１の出力電圧Ｖｐｐは規定値に達して安定する。電圧Ｖｐｐの規定値は、メモリセルで消去を行う際にソース領域に供給されるソース電圧Ｖｓと同じ電圧であり、例えば１０Ｖである。このときの１０Ｖの電圧Ｖｒｅｇは、消去動作の際にソース領域に供給されるソース電圧Ｖｓとして使用してもよい。
【００５７】
電圧Ｖｒｅｇがある程度上昇した後の時刻ｔ２にレギュレータ活性化信号ＲＥＧＥが活性化される。なお、書込み時信号ＰＲＯＧは昇圧活性化信号ＶＰＰＥの活性化と同時に活性化されている。信号ＲＥＧＥが活性化されることにより、レギュレータ回路１２が動作し、電圧Ｖｒｅｇが電圧Ｖｐｐよりも低い値、例えば９Ｖとなるように安定化される。
【００５８】
次に、時刻ｔ３に書込み時信号ＰＲＯＧが非活性化となり、ベリファイ時信号ＶＲＦＹが活性化される。これにより、レギュレータ回路１２の出力電圧Ｖｒｅｇは９Ｖから７Ｖに低下し始め、その後、７Ｖに達すると安定する。
【００５９】
次に時刻ｔ４にベリファイ時信号ＶＲＦＹが非活性になると、レギュレータ回路１２の出力電圧Ｖｒｅｇは７Ｖから５Ｖに向かって低下する。また時刻ｔ５に昇圧活性化信号ＶＰＰＥが非活性化されると、昇圧回路１１の動作が停止し、電圧Ｖｐｐが元の５Ｖに向かって低下する。
【００６０】
図８は、図６中の短絡回路１３の具体的な回路構成を示している。この短絡回路１３は、短絡制御信号ＥＱＬＥが入力されるインバータＩＶ５と、このインバータＩＶ５の出力が入力されるインバータＩＶ６と、ＰチャネルのＭＯＳトランジスタＱＰ９、ＱＰ１０及びＮチャネルのＭＯＳトランジスタＱＮ１０、ＱＮ１１からなり、上記インバータＩＶ５、ＩＶ６の出力がＮチャネルのＭＯＳトランジスタＱＮ１０、ＱＮ１１のゲートに入力されるレベルシフト回路３０と、ゲートに上記レベルシフト回路３０の出力が入力され、ソースが電圧Ｖｐｐの出力ノードに、ドレインが電圧Ｖｒｅｇの出力ノードにそれぞれ接続されたＰチャネルのＭＯＳトランジスタＱＰ１１とから構成されている。
【００６１】
図８の短絡回路１３において、短絡制御信号ＥＱＬＥが“Ｈ”レベルのとき、インバータＩＶ５の出力は“Ｈ”レベル、インバータＩＶ６の出力は“Ｌ”レベルとなり、トランジスタＱＮ１０がオフ、トランジスタＱＮ１１がオンして、レベルシフト回路３０の出力が“Ｌ”レベルになる。これによりトランジスタＱＰ１１がオンして電圧Ｖｐｐのノードと電圧Ｖｒｅｇのノードとが短絡される。
【００６２】
一方、短絡制御信号ＥＱＬＥが“Ｌ”レベルのときは、インバータＩＶ５の出力が“Ｌ”レベル、インバータＩＶ６の出力が“Ｈ”レベルとなり、トランジスタＱＮ１０がオン、トランジスタＱＮ１１がオフして、レベルシフト回路３０の出力か゜“Ｈ”レベル（Ｖｐｐ）になる。これによりトランジスタＱＰ１１はオフし、電圧Ｖｐｐのノードと電圧Ｖｒｅｇのノードとの間の短絡状態が解除される。
【００６３】
このように図６の回路でも、図１の場合と同様に、メモリセルの種々の動作モードの際に、メモリセルのコントロールゲートに供給するための値の異なる電圧を、昇圧回路１１から出力される電圧Ｖｐｐを用いてレギュレータ回路１２で時系列的に順次生成するようにしたので、図１の場合と同様の効果が得られる他に次のような効果が得られる。
【００６４】
すなわち、昇圧回路１１における昇圧動作の開始直後ではレギュレータ回路１２を動作させず、その代わりに短絡回路１３を動作させて電圧Ｖｐｐのノードと電圧Ｖｒｅｇのノードとを短絡させるようにしている。このため、電圧Ｖｐｐの立ち上がり時に接地電圧のノードに流れ出ていた大きな電流Ｉ１は流れず、電圧Ｖｐｐの立ち上がり、ひいては電圧Ｖｒｅｇの立ち上がりを早くすることができる。また、昇圧回路１１における昇圧動作の開始直後に接地電圧のノードに流れ出ていた大きな電流は流れなくなるので、消費電流も図１の場合と比べて大幅に削減することができる。
【００６５】
図９は、図１もしくは図６中のレギュレータ回路１２の他の具体的回路構成を、レギュレータ活性化信号ＲＥＧＥや短絡制御信号ＥＱＬＥ等の制御信号を生成する制御信号生成回路などの回路と共に示している。
【００６６】
図９に示すレギュレータ回路１２が図４に示すものと異なる点は、コンパレータ２７の活性化動作がレギュレータ活性化信号ＲＥＧＥではなく、後述する信号生成回路で生成される別の制御信号で制御される点である。
【００６７】
３１は、昇圧活性化信号ＶＰＰＥ、書込み時信号ＰＲＯＧ及びベリファイ時信号ＶＲＦＹなどから、レギュレータ活性化信号ＲＥＧＥ、短絡制御信号ＥＱＬＥなどを生成する制御信号生成回路である。この回路３１は、基準電圧Ｖｒｅｆとレギュレータ回路１２内の抵抗Ｒ２及びＲ３の直列接続ノードにおける分割電圧とを比較するコンパレータ３２と、昇圧活性化信号ＶＰＰＥが入力されるインバータ３３と、それぞれ一方の入力端子にコンパレータ３２及びインバータ３３の出力が入力され、他方の入力端子と出力端子とが交差接続されてラッチ回路３４を構成する２個のＮＯＲゲートＮＯＲ１、ＮＯＲ２と、ＮＯＲゲートＮＯＲ２の出力とインバータ３３の出力とが入力されるＮＯＲゲートＮＯＲ３と、書込み時信号ＰＲＯＧ及びベリファイ時信号ＶＲＦＹが入力されるＮＯＲゲートＮＯＲ４と、ＮＯＲゲートＮＯＲ４の出力が入力されるインバータ３５とから構成されている。
【００６８】
そして、上記ＮＯＲゲートＮＯＲ２からの出力はレギュレータ活性化信号ＲＥＧＥとしてレギュレータ回路１２内のコンパレータ２６に入力され、ＮＯＲゲートＮＯＲ３からの出力は短絡制御信号ＥＱＬＥとして図８に示す短絡回路３０に入力される。また、インバータ３５からの出力は活性化信号としてレギュレータ回路１２内のコンパレータ２７に入力される。
【００６９】
３６は、昇圧回路１１における昇圧動作の開始前及び昇圧動作の停止後に、電圧Ｖｒｅｇのノード及び電圧Ｖｐｐのノードを昇圧された電圧、例えば５Ｖに設定するための電圧設定回路である。この回路３６は、制御信号生成回路３１内のインバータ３５の出力が入力されるインバータＩＶ７と、ＰチャネルのＭＯＳトランジスタＱＰ１２、ＱＰ１３及びＮチャネルのＭＯＳトランジスタＱＮ１２、ＱＮ１３からなり、上記インバータ３４、ＩＶ７の出力がＮチャネルのＭＯＳトランジスタＱＮ１２、ＱＮ１３のゲートに入力されるレベルシフト回路３７と、ゲートに上記レベルシフト回路３７の出力が入力され、ソースが５Ｖの電圧の供給ノードに、ドレインが電圧Ｖｒｅｇの出力ノードにそれぞれ接続されたＰチャネルのＭＯＳトランジスタＱＰ１４と、ソースが５Ｖの電圧の供給ノードに、ドレインが電圧Ｖｐｐのノードにそれぞれ接続されたＰチャネルのＭＯＳトランジスタＱＰ１５とから構成されている。
【００７０】
次に、図９に示す回路の動作の一例を図１０のタイミングチャートを用いて説明する。まず、時刻ｔ０以前では書込み時信号ＰＲＯＧ及びベリファイ時信号ＶＲＦＹが共に“Ｌ”レベルになっているので、信号生成回路３１内のＮＯＲゲートＮＯＲ４の出力は“Ｈ”レベル、このＮＯＲゲートＮＯＲ４の出力が入力されるインバータ３５の出力は“Ｌ”レベルとなる。さらにインバータ３５の出力が入力される電圧設定回路３６内のインバータＩＶ７の出力は“Ｈ”レベルとなる。このとき、電圧設定回路３６内のレベルシフト回路３７のＮチャネルのＭＯＳトランジスタＱＮ１２がオフ、ＱＮ１３がオンとなり、レベルシフト回路３７の出力は“Ｌ”レベルになる。これにより、このレベルシフト回路３７の出力がゲートに入力される２個のＰチャネルのＭＯＳトランジスタＱＰ１４、ＱＰ１５がオンし、電圧Ｖｒｅｇのノード及び電圧Ｖｐｐのノードに５Ｖの電圧が出力され、電圧Ｖｒｅｇ及び電圧Ｖｐｐが共に５Ｖに設定される。
【００７１】
時刻ｔ０に昇圧活性化信号ＶＰＰＥが活性化（“Ｈ”レベル）されると、昇圧回路１１が動作を開始し、電圧Ｖｐｐが上昇を開始する。また、信号ＶＰＰＥが“Ｈ”レベルになると、信号生成回路３１内のインバータ３３の出力が“Ｌ”レベルになる。ここで、予めラッチ回路３４を構成するＮＯＲゲートＮＯＲ２の出力であるレギュレータ活性化信号ＲＥＧＥが“Ｌ”レベルになっているとすると、ＮＯＲゲートＮＯＲ３の出力である短絡制御信号ＥＱＬＥは“Ｈ”レベルになる。この信号ＥＱＬＥを受けて、先に説明したように図８の短絡回路３０内のトランジスタＱＰ１１がオンし、電圧Ｖｐｐのノードと電圧Ｖｒｅｇのノードとの間が短絡される。
【００７２】
また、時刻ｔ０に書込み時信号ＰＲＯＧが“Ｈ”レベルになると、信号生成回路３１内のＮＯＲゲートＮＯＲ４の出力が“Ｌ”レベルに反転し、インバータ３５の出力が“Ｈ”レベルに反転し、電圧設定回路３６内のレベルシフト回路３７のＮチャネルのＭＯＳトランジスタＱＮ１２がオン、ＱＮ１３がオフとなり、レベルシフト回路３７の出力が“Ｈ”レベルに反転する。これにより、このレベルシフト回路３７の出力がゲートに入力される２個のＰチャネルのＭＯＳトランジスタＱＰ１４、ＱＰ１５がオフし、電圧Ｖｒｅｇのノード及び電圧Ｖｐｐのノードが５Ｖの電圧のノードから切り離される。従って、電圧Ｖｐｐ及びＶｒｅｇは昇圧回路１１の出力によって順次上昇していく。
【００７３】
一方、昇圧回路１１の出力電圧Ｖｐｐの上昇に伴ってレギュレータ回路１２の出力電圧Ｖｒｅｇが上昇し、時刻ｔ１において電圧Ｖｒｅｇが規定値（９Ｖ）に達し、先に述べたようにレギュレータ回路１２内の２個の抵抗Ｒ３、Ｒ４による分割電圧が基準電圧Ｖｒｅｆを超えると、制御信号生成回路３１内のコンパレータ３２の出力が“Ｈ”レベルになり、これによりラッチ回路３４内のＮＯＲゲートＮＯＲ２の出力であるレギュレータ活性化信号ＲＥＧＥが“Ｌ”レベルから“Ｈ”レベルに反転し、レギュレータ回路１２内のコンパレータ２６が活性化される。このとき、書込み時信号ＰＲＯＧは“Ｈ”レベルであり、信号生成回路３１内のＮＯＲゲートＮＯＲ４の出力は“Ｌ”レベル、インバータ３５の出力は“Ｈ”レベルなので、レギュレータ回路１２内のコンパレータ２７も活性化されている。従って、この後は、前述のように、この２個のコンパレータ２６、２７の出力によってＮチャネルのＭＯＳトランジスタＱＮ３、ＱＮ４がオン、オフ制御されることにより、電圧Ｖｒｅｇの安定化制御が行われる。
【００７４】
また、レギュレータ活性化信号ＲＥＧＥが“Ｈ”レベルに反転すると、ＮＯＲゲートＮＯＲ３の出力である短絡制御信号ＥＱＬＥが“Ｌ”レベルになる。これにより、短絡回路１３による短絡状態は解除される。
【００７５】
次に、時刻ｔ２に書込み時信号ＰＲＯＧが“Ｌ”レベルになり、ベリファイ時信号ＶＲＦＹが“Ｈ”レベルになる。このとき信号生成回路３１内のインバータ３５の出力は“Ｈ”レベルのまま変化しないので、レギュレータ回路１２内のコンパレータ２７は活性状態のままとなる。また、このとき、レギュレータ回路１２ではＮチャネルのＭＯＳトランジスタＱＮ６に代わってＮチャネルのＭＯＳトランジスタＱＮ５がオンし、前述したように電圧Ｖｒｅｇの分割比率が変化する。この結果、前述したように電圧Ｖｒｅｇは９Ｖから７Ｖに低下し、その後は７Ｖに安定するように制御される。
【００７６】
次に、時刻ｔ３に昇圧活性化信号ＶＰＰＥが非活性（“Ｌ”レベル）にされる。これにより、昇圧回路１１が昇圧動作を停止する。また信号ＶＰＰＥが“Ｌ”レベルになると、信号生成回路３１内のインバータ３３の出力が“Ｈ”レベルになり、ラッチ回路３４を構成するＮＯＲゲートＮＯＲ２の出力であるレギュレータ活性化信号ＲＥＧＥが“Ｌ”レベルになり、レギュレータ回路１２の動作が停止する。さらに、昇圧活性化信号ＶＰＰＥの非活性化と同時にベリファイ時信号ＶＲＦＹが“Ｌ”レベルになる。このとき、書込み時信号ＰＲＯＧは既に“Ｌ”レベルになっているので、信号生成回路３１内のＮＯＲゲートＮＯＲ４の出力は“Ｈ”レベル、インバータ３５の出力は“Ｌ”レベルとなり、先に説明したように電圧設定回路３６内の２個のＰチャネルのＭＯＳトランジスタＱＰ１４、ＱＰ１５がオンし、電圧Ｖｒｅｇのノード及び電圧Ｖｐｐのノードに５Ｖの電圧が出力され、電圧Ｖｒｅｇ及び電圧Ｖｐｐが再び共に５Ｖに設定されるようになる。
【００７７】
このように図９に示した回路では、昇圧活性化信号ＶＰＰＥの立ち上がりに同期して短絡制御信号ＥＱＬＥが立ち上がり、Ｖｒｅｇが規定値である９Ｖに達した後に短絡制御信号ＥＱＬＥが立ち下がり、かつレギュレータ活性化信号ＲＥＧＥが立ち上がるようにしている。この結果、短絡制御信号ＥＱＬＥが立ち下がった後から次にレギュレータ活性化信号ＲＥＧＥが立ち上がるまでの間の時間を実質的になくすことができ、これにより図７のタイミングチャートの場合と比較して、不要に長くタイミングを確保する必要がなくなり、最適なタイミングで動作させることができる。
【００７８】
図１１はこの発明の第３の実施の形態による電圧生成回路を示している。図１１の電圧生成回路には、図６に示すものと同様に昇圧回路１１と、レギュレータ回路１２と、短絡回路１３とが設けられていると共に、さらにスイッチ回路（Switch）１４が設けられている。
【００７９】
上記スイッチ回路１４には昇圧回路１１から出力される電圧Ｖｐｐが供給され、スイッチ回路１４は消去時に消去選択信号ＥＲＳＥｉに応じて電圧Ｖｐｐを、前記図１５中に示されるソース線ＳＬｉに選択的に出力する。
【００８０】
すなわち、この実施の形態による電圧生成回路では、昇圧回路１１によって得られる１０Ｖの電圧Ｖｐｐを、メモリセルの消去時にソース線ＳＬｉに供給するためのソース電圧Ｖｓとして使用するようにしたものである。なお、この場合、消去選択信号ＥＲＳＥｉの“Ｈ”レベルはＶｐｐである。
【００８１】
図１２はこの発明をフラッシュメモリに適用した場合のメモリ全体の構成を示すブロック図である。アドレスバッファ（Address buffer）４１は、外部アドレスを受け、読み出しまたは書込みまたは消去するメモリセルに対応した内部アドレスを出力する。Ｉ／Ｏバッファ（Ｉ／Ｏ buffer）４２は、読み出し時にセンスアンプ（sense amp）４３でセンスされるメモリセルのデータを外部に出力し、書込み時には外部から供給される書込みデータを書込み回路（Program circuit）４４に入力する。書込み回路４４はカラムゲート回路（column gates）４５を介して、メモリセルアレイ（Memory Cell Array）４６内の対応するビット線に書込み電圧を供給する。
【００８２】
コマンドレジスタ（Command register）４７は書込みや消去コマンドなど、外部から入力されるコマンドを保持し、コントローラ（Controller）４８はコマンドレジスタ４７で保持されているコマンドを受けて、メモリ内の各回路を制御するための制御信号を発生する。ロウデコーダ（Row decoder）４９はアドレスバッファ４１から出力される内部アドレスを受け、メモリセルアレイ４６内の対応するワード線を選択する。カラムデコーダ（Column decoder）５０はアドレスバッファ４１から出力される内部アドレスを受け、カラムゲート回路４５内のカラムゲートを内部アドレスに応じて選択駆動する。これにより、メモリセルアレイ４６内の選択ビット線が、カラムゲート回路４５を介してセンスアンプ４３に接続される。
【００８３】
チャージポンプ回路（Charge pumps）５１は、外部電源電圧を昇圧して書込み用の５Ｖの電圧、消去用の１０Ｖ（Ｖｐｐ）及び−７Ｖの電圧を発生する。チャージポンプ回路５１で発生された５Ｖの電圧は書込み回路４４に供給される。チャージポンプ回路５１で発生された−７Ｖの電圧はメモリセルアレイ４６に供給される。
【００８４】
また、チャージポンプ回路５１で発生された１０Ｖの電圧Ｖｐｐはレギュレータ回路（Regulator）１２に供給される。このレギュレータ回路１２の機能については先に説明した通りなので、その説明は省略する。またチャージポンプ回路５１とレギュレータ回路１２との間には、先に説明した短絡回路（Equalizer）１３が接続されている。この短絡回路（Equalizer）１３の機能についても先に説明した通りなので、その説明は省略する。
【００８５】
このような構成のフラッシュメモリでは、メモリセルの書込み時や読み出し時にワード線、つまりメモリセルのコントロールゲートに供給するための種々の電圧Ｖｒｅｇを、レギュレータ回路１２を用いて、１つのチャージポンプ回路で得られる電圧から時系列的に順次出力するために、いくつものチャージポンプ回路を設ける必要がなくなる。この結果、チップ全体の面積の大型化を防ぐことができる。しかも、チャージポンプ回路には比較的大きな電流が流れ、消費電流が多いために、チャージポンプ回路の数を減らすことによって全体の消費電流を削減することができる。なお、電圧Ｖｒｅｇはロウデコーダ４９を経由してメモリセルアレイ４６内のワード線、つまりメモリセルのコントロールゲートに供給される。
【００８６】
【発明の効果】
以上説明したようにこの発明によれば、昇圧回路の出力を用いて電圧出力回路から値が異なるいくつかの電圧を時系列的に順次出力するようにしたので、昇圧回路の数を減らすことができ、これによって集積化する際にチップ面積が大きくならず、かつ消費電流も少ない半導体装置を提供することができる。
【図面の簡単な説明】
【図１】この発明の第１の実施の形態に係る電圧生成回路のブロック図。
【図２】  図１の回路の動作の一例を示すタイミングチャート。
【図３】図１中の昇圧回路１１の具体的な回路構成を示す図。
【図４】図１中のレギュレータ回路１２の具体的な回路構成を示す図。
【図５】図４におけるコンパレータ２６、２７の具体的な回路構成を示す図。
【図６】第２の実施の形態に係る電圧生成回路のブロック図。
【図７】図６の回路の動作の一例を示すタイミングチャート。
【図８】図６中の短絡回路１３の具体的な回路構成を示す図。
【図９】図１もしくは図６中のレギュレータ回路１２の他の具体的回路構成を制御信号生成回路などの他の回路と共に示す回路図。
【図１０】図９に示す回路の動作の一例を示すタイミングチャート。
【図１１】この発明の第３の実施の形態による電圧生成回路のブロック図。
【図１２】この発明をフラッシュメモリに適用した場合のメモリ全体の構成を示すブロック図。
【図１３】フラッシュメモリにおける１つのメモリセルの素子断面構造を示す図。
【図１４】ＮＯＲ型フラッシュメモリのメモリセルアレイの回路例を示す図。
【図１５】メモリセルのコントロールゲートに供給されるゲート電圧とメモリセルのドレインに流れるドレイン電流との関係を示す特性図。
【図１６】動作時にメモリセルに対して供給される電圧Ｖｇ、Ｖｄ、Ｖｓの値の一例を示す図。
【符号の説明】
１１…昇圧回路（Ｖｐｐ generator）、
１２…レギュレータ回路（regulator）、
１３…短絡回路（Equalizer）、
１４…スイッチ回路（Switch）、
２１…発振器（oscillator）、
２２…チャージポンプ回路（charge pump）、
２３…電圧検知回路（voltage detector）、
２４…レベルシフト回路、
２５、２６、２７、３２…コンパレータ、
２８…電流源、
２９、３３、３５…インバータ、
３０…レベルシフト回路、
３１…制御信号生成回路、
３４…ラッチ回路、
３６…電圧設定回路、
３７…レベルシフト回路、
４１…アドレスバッファ（Address buffer）、
４２…Ｉ／Ｏバッファ（Ｉ／Ｏ buffer）、
４３…センスアンプ（sense amp）、
４４…書込み回路（Program circuit）、
４５…カラムゲート回路（column gates）、
４６…メモリセルアレイ（Memory Cell Array）、
４７…コマンドレジスタ（Command register）、
４８…コントローラ（Controller）、
４９…ロウデコーダ（Row decoder）、
５０…カラムデコーダ（Column decoder）、
５１…チャージポンプ回路（Charge pumps）、
ＩＶ１〜ＩＶ７…インバータ、
ＱＩ１〜ＱＩ３…ＩタイプのＭＯＳトランジスタ、
Ｃ１、Ｃ２…キャパシタ、
ＱＰ１〜ＱＰ１５…ＰチャネルのＭＯＳトランジスタ、
ＱＮ１〜ＱＮ１３…ＮチャネルのＭＯＳトランジスタ、
Ｒ１〜Ｒ５…抵抗、
ＮＯＲ１〜ＮＯＲ４…ＮＯＲゲート、
ＮＡ１…ＮＡＮＤゲート。
【図１】
0004149637.tif 000002
【図２】
0004149637.tif 000003
【図３】
0004149637.tif 000004
【図４】
0004149637.tif 000005
【図５】
0004149637.tif 000006
【図６】
0004149637.tif 000007
【図７】
0004149637.tif 000008
【図８】
0004149637.tif 000009
【図９】
0004149637.tif 000010
【図１０】
0004149637.tif 000011
【図１１】
0004149637.tif 000012
【図１２】
0004149637.tif 000013
【図１３】
0004149637.tif 000014
【図１４】
0004149637.tif 000015
【図１５】
0004149637.tif 000016
【図１６】
0004149637.tif 000017