(57)【特許請求の範囲】
【請求項１】
全画素読み出し方式の固体撮像素子であって、マトリックス状に配列された画素と、各画素列毎に設けられた垂直転送レジスタと、各画素に対応する読み出しゲート部と、前記各読み出しゲート部内の複数種の読み出しゲート電極に位相のずれた読み出しパルスを印加する手段を備えて成る ことを特徴とする固体撮像素子。
【請求項２】
全画素読み出し方式の固体撮像素子であって、マトリックス状に配列された画素と、各画素列毎に設けられた垂直転送レジスタと、各画素に対応する読み出しゲート部と、前記各読み出しゲート部内の複数種の読み出しゲート電極に位相のずれた読み出しパルスを印加し、且つ複数の画素群毎の前記読み出しゲート部に位相のずれた読み出しパルスを印加する手段を備えて成ることを特徴とする固体撮像素子。
【請求項３】
全画素読み出し方式の固体撮像素子の駆動方法であって、各画素毎に対応する読み出しゲート部内の複数種の読み出しゲート電極に位相のずれた読み出しパルスを印加することを特徴とする固体撮像素子の駆動方法。
【請求項４】
全画素読み出し方式の固体撮像素子の駆動方法であって、各画素毎に対応する読み出しゲート部内の複数種の読み出しゲート電極に位相のずれた読み出しパルスを印加し且つ複数の画素群毎に位相のずれた読み出しパルスを印加することを特徴とする固体撮像素子の駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、全画素読み出し方式の固体撮像素子及びその駆動方法に関する。
【０００２】
【従来の技術】
図８は、従来の３相駆動による全画素読み出し方式のＣＣＤ固体撮像素子、特にその撮像領域の要部の構成を示す。
このＣＣＤ固体撮像素子１は、いわゆる縦型オーバーフロー構造の撮像素子であって、画素となる複数の受光部２がマトリックス状に配列され、各受光部列毎にその一側にＣＣＤ構造の垂直転送レジスタ３が形成され、各受光部２と垂直転送レジスタ３間に受光部２からの信号電荷を垂直転送レジスタ３へ読み出すための読み出しゲート部４が形成されて撮像領域５が構成され、さらに、図示せざるも垂直転送レジスタ３からの信号電荷を出力部へ転送するためのＣＣＤ構造の水平転送レジスタが設けられて成る。６は垂直転送レジスタ３の転送チャネル領域を示す。
【０００３】
垂直転送レジスタ３は、各受光部２に対して３相構造による３つの転送電極７〔Ｖ1 ，Ｖ2 ，Ｖ3 〕を対応させて構成される。即ち、転送チャネル領域６上にゲート絶縁膜を介して例えば第１層目の多結晶シリコン層からなる第１転送電極Ｖ 1、第２層目の多結晶シリコン層からなる第２転送電極Ｖ2 及び第３層目の多結晶シリコン層からなる第３転送電極Ｖ3 が順次電荷転送方向に沿って繰り返し配列される。
読み出しゲート部４は、転送電極７〔Ｖ1 ，Ｖ2 ，Ｖ3 〕のうちの例えは第２転送電極Ｖ2 の延長部を読み出しゲート電極８2 として、或いは例えば第２、第３転送電極Ｖ2 ，Ｖ3 の延長部を読み出しゲート電極８2 ，８3 として形成される。
【０００４】
このＣＣＤ固体撮像素子１では、第１転送電極Ｖ1 、第２転送電極Ｖ2 および第３転送電極Ｖ3 に３相の垂直駆動パルスφＶ1 ，φＶ2 及びφＶ3 が印加され、その垂直駆動パルスφＶ1 〜φＶ3 のうちの所要の駆動パルスに読み出しパルスφSG（図示せず）が重畳され、全画素読み出し時には、各受光部２の信号電荷を同時に読み出すようにしている。例えば第２転送電極Ｖ2 にのみ読み出しパルスφSGを与えて読み出しゲート部４から読み出す方式、或は第２、第３転送電極Ｖ2 ，Ｖ3 に読み出しパルスを与えて読み出しゲート部４の間口を広げて読み出す方式がとられる。以後信号電荷は、垂直駆動パルスφＶ1 〜φＶ3 によって垂直転送される。
【０００５】
【発明が解決しようとする課題】
ところで、従来の全画素読み出し方式のＣＣＤ固体撮像素子１では、全ての受光部２の信号電荷を同時に垂直転送レジスタ３へ読み出す為に、読み出しパルスφSGが印加された際に、受光部２のオーバーフローバリアのポテンシャルが深くなる度合いが大きく、受光部２から垂直転送レジスタ３への転送に必要な読み出しパルスφSGの電圧値（以後、読み出し電圧と呼ぶ）を下げることが困難であった。
また、この読み出しパルスφSGの印加により、オーバーフローバリアが深くなる現象があるために、読み出しパルスφSGの印加される領域、つまり受光部２から垂直転送レジスタ３への間口、したがって読み出しゲート部４の間口（幅）を単に広げただけでは読み出し電圧の低減を大幅に改善することができなかった。
【０００６】
即ち、例えば、図８の構成において、第２、第３転送電極Ｖ2 ，Ｖ3 に読み出しパルスφSGを印加し、読み出しゲート電極８2 ，８3 として読み出しゲート部４の間口を広げて信号電荷を読み出す場合には、全ての画素領域の２／３に高い電圧が印加される為、受光部２のオーバーフローバリアも深くなり、読み出し電圧が高くなるという問題が発生してしまう。
また、この減少を抑えようとして、第２転送電極Ｖ2 のみに読み出しパルスφSGを印加し、読み出し電極８2 のみとして読み出す場合には、逆に読み出しゲート部４の間口が狭くなって信号電荷が流れにくくなり、この場合も読み出し電圧が高くなってしまう。
【０００７】
現在急速に進んでいるチップサイズの小型化や多画素化により読み出し電圧を下げることは更に困難になってきている。読み出し電圧が高くなると当然のことながら周辺システムを含めた消費電力の増加を招く。
【０００８】
本発明は、上述の点に鑑み、読み出し電圧を低減して消費電力の低減化を図り、併せて、画素サイズの小型化を可能にした全画素読み出し方式の固体撮像素子及びその駆動方法を提供するものである。
【０００９】
【課題を解決するための手段】
本発明は、全画素読み出しの際、各画素に対応する読み出しゲート部内の複数種の読み出しゲート電極に位相のずれた読み出しパルスを印加し、又は／及び複数の画素群毎の読み出しゲート部に位相のずれた読み出しパルスを印加して全画素読み出しを行う。
【００１０】
このように、読み出しゲート部内の複数種の読み出しゲート電極に、又は／及び複数の画素群毎の読み出しゲート部に位相のずれた読み出しパルスを印加することにより、全ての画素領域に対して同時に読み出しパルスが印加される領域が従来に較べて少なくなり、オーバーフローバリアへの変調が小さく抑えられ、また読み出しゲート部の間口が大きくとれるので、読み出しパルスの電圧値を下げることができる。
【００１１】
【発明の実施の形態】
本発明に係る固体撮像素子は、全画素読み出し方式の固体撮像素子であって、マトリックス状に配列された画素と、各画素列毎に設けられた垂直転送レジスタと、各画素に対応する読み出しゲート部と、各読み出しゲート部内の複数種の読み出しゲート電極に位相のずれた読み出しパルスを印加する手段を備えた構成とする。
【００１２】
本発明に係る固体撮像素子は、全画素読み出し方式の固体撮像素子であって、マトリックス状に配列された画素と、各画素列毎に設けられた垂直転送レジスタと、各画素に対応する読み出しゲート部と、複数の画素群毎の読み出しゲート部に位相のずれた読み出しパルスを印加する手段を備えた構成とする。
【００１３】
本発明に係る固体撮像素子は、全画素読み出し方式の固体撮像素子であって、マトリックス状に配列された画素と、各画素列毎に設けられた垂直転送レジスタと、各画素に対応する読み出しゲート部と、各読み出しゲート部内の複数種の読み出しゲート電極に位相のずれた読み出しパルスを印加し、且つ複数の画素群毎の読み出しゲート部に位相のずれた読み出しパルスを印加する手段を備えた構成とする。
【００１４】
本発明に係る固体撮像素子の駆動方法は、全画素読み出し方式の固体撮像素子の駆動方法であって、各画素毎に対応する読み出しゲート部の複数種の読み出しゲート電極に位相のずれた読み出しパルスを印加する。
【００１５】
本発明に係る固体撮像素子の駆動方法は、全画素読み出し方式の固体撮像素子の駆動方法であって、複数の画素群毎に位相のずれた読み出しパルスを印加する。
【００１６】
本発明に係る固体撮像素子の駆動方法は、全画素読み出し方式の固体撮像素子の駆動方法であって、各画素毎に対応する読み出しゲート部内の複数種の読み出し電極に位相のずれた読み出しパルスを印加し、且つ複数の画素群毎に位相のずれた読み出しパルスを印加する。
【００１７】
以下、図面を参照して本発明の実施の形態を説明する。
【００１８】
図１は、本発明の全画素読み出し方式の固体撮像素子の一実施の形態を示す。本実施の形態は、３相駆動による全画素読み出し方式のＣＣＤ固体撮像素子に適用した場合であり、同図は、その撮像領域の要部の構成を示す。
【００１９】
本実施の形態に係るＣＣＤ固体撮像素子１１は、いわゆる縦形オーバーフロー構造を採り、画素となる複数の受光部１２がマトリックス状に配列され、各受光部列毎にその一側にＣＣＤ構造の垂直転送レジスタ１３が形成され、各受光部１２と垂直転送レジスタ１３間に受光部２からの信号電荷を垂直転送レジスタ１３へ読み出すための読み出しゲート部１４が形成され撮像領域１５が構成される。さらに、図示さぜるも、垂直転送レジスタ１３からの信号電荷を出力部へ転送するためのＣＣＤ構造の水平転送レジスタが設けられる。１６は垂直転送レジスタ１３の転送チャネル領域を示す。
【００２０】
垂直転送レジスタ１３は、各受光部１２に対して３層構造による３つの転送電極１７〔Ｖ1 ，Ｖ2 ，Ｖ3 〕が対応するも、特に、奇数ラインの受光部１２に対応する第２、第３転送電極と、偶数ラインの受光部１２に対応する第２、第３転送電極が分離して構成される。
【００２１】
即ち、本実施の形態においては、転送チャネル領域１６上にゲート絶縁膜を介して、例えば各奇数ラインの受光部１２に対応して第１層目の多結晶シリコン層からなる第１転送電極Ｖ1 、第２層目の多結晶シリコン層からなる第２転送電極Ｖ2A及び第３層目の多結晶シリコン層からなる第３転送電極Ｖ3Aが配列され、例えば各偶数ラインの受光部１２に対応して第１層目の多結晶シリコン層からなる第１転送電極Ｖ1 、第２層目の多結晶シリコン層からなる第２転送電極Ｖ2B及び第３層目の多結晶シリコン層からなる第３転送電極Ｖ3Bが配列され、之等転送電極Ｖ1 ，Ｖ2A，Ｖ3A，Ｖ1 ，Ｖ2B及びＶ3Bが電荷転送方向に順次に繰り返し配列される。
【００２２】
読み出しゲート部１４は、複数種、本例では２種の読み出しゲート電極を有して構成される。図１では、第２転送電極Ｖ2A及び第３転送電極Ｖ3Aの延長部が奇数ラインの読み出しゲート部１４の２種の読み出しゲート電極１８２Ａ，１８３Ａとなり、第２転送電極Ｖ2B及び第３転送電極Ｖ3Bの延長部が偶数ラインの読み出しゲート部１４の２種の読み出しゲート電極１８２Ｂ，１８３Ｂとなる。
【００２３】
このＣＣＤ固体撮像素子では、垂直転送レジスタ１３の各転送電極Ｖ1 ，Ｖ2A，Ｖ3A，Ｖ2B及びＶ3Bに夫々例えば図２に示すような垂直駆動パルスφＶ1 ，φＶ2A，φＶ3A，φＶ2BおよびφＶ3Bが印加される。奇数ラインの第２、第３の転送電極Ｖ2A，Ｖ3Aに印加される駆動パルスφＶ2A及びφＶ3Aは、読み出しパルスφSGが重畳された３値パルス（例えば−７Ｖ，０Ｖ，＋１５Ｖ）であり、偶数ラインの第２、第３の転送電極Ｖ2B，Ｖ3Bに印加される駆動パルスφＶ2B及びφＶ3Bは、読み出しパルスφSG′が重畳された３値パルス（例えば−７Ｖ，０Ｖ，＋１５Ｖ）である。
【００２４】
この垂直駆動パルスにおいて、通常の垂直転送のためのクロックパルスφＶ2AとφＶ2B、φＶ3AとφＶ3Bは、夫々互に同相とし、読み出しパルスφSGとφSG′とは互に立ち上りのタイミングをずらしている。この図２の例では、φＶ2AとφＶ3Aの読み出しパルスφSGを同相とし、φＶ2BとφＶ3Bの読み出しパルスφSG′を同相としている。
【００２５】
本実施の形態に係るＣＣＤ固体撮像素子１１では、全画素読み出し時に、一方の第２、第３転送電極Ｖ2A，Ｖ3A、従って読み出しゲート電極１８２Ａ，１８３Ａに同時に読み出しパルスφSGが印加されることにより、奇数ラインの受光部１２の信号電荷が先に垂直転送レジスタ１３の第２、第３転送電極Ｖ2A，Ｖ3A下に読み出され、これより少し遅れて他方の第２、第３転送電極Ｖ2B，Ｖ3B、従って読み出しゲート電極１８２Ｂ，１８３Ｂに同時に読み出しパルスφSG′が印加されることにより、偶数ラインの受光部１２の信号電荷が垂直転送レジスタ１３の第２、第３転送電極Ｖ2B，Ｖ3B下に読み出され、これによって、いわゆる全画素読み出しが行われる。以後、信号電荷は、垂直駆動パルスφＶ1 ，φＶ2A，φＶ2B，φＶ3A，φＶ3Bによって、垂直転送される。
【００２６】
上述の本実施の形態によれば、奇数ラインの読み出しゲート部１４の読み出しゲート電極１８２Ａ，１８３Ａと、偶数ラインの読み出しゲート部１４の読み出し電極１８２Ｂ，１８３Ｂとを夫々分離し、全画素読み出し時に奇数ラインの読み出しゲート電極１８２Ａ，１８３Ａへの読み出しパルスφSGと、偶数ラインの読み出しゲート電極１８２Ｂ，１８３Ｂへの読み出しパルスφSG′を位相をずらして印加することにより、例え２つの転送電極Ｖ2AとＶ3A及び転送電極Ｖ2BとＶ3Bに夫々読み出しパルスφSG及びφSG′が印加されても、全ての画素の領域に対して読み出しパルスφSG又はφSG′が印加されている領域は１／３であり、前述した従来の全画素読み出し方式のＣＣＤ固体撮像素子１に較べて読み出し時のオーバーフローバリアへの変調を小さくすることができる。
【００２７】
また、読み出しゲート部１４の間口を２電極分（１８２Ａ，１８３Ａ、又は１８２Ｂ，１８３Ｂ）として広くとれるので、オーバーフローバリアへの変調が小さくなることと相俟って読み出しパルスφSG，φSG′の電圧値（即ち読み出し電圧）を低く抑えることができる。従って、周辺システムを含めた全画素読み出し方式のＣＣＤ固体撮像素子における消費電力を低下することができる。また、このように読み出しゲート部１４の間口を広げても読み出し電圧を低減できるので、画素サイズの小型化も可能になる。
【００２８】
図３は、奇数ラインの第２、第３転送電極Ｖ2A，Ｖ3Aと偶数ラインの第２、第３転送電極Ｖ2B，Ｖ3Bに印加する読み出しパルスφSGとφSG′の立ち上り時間の差（いわゆるタイミングずれ量）による読み出し電圧の変化を評価した実測結果を示す。
図３において横軸は読み出しパルスφSGとφSG′のタイミングずれ量を取り、図２の両読み出しパルスφSG及びφSG′が同相のときのずれ両を「０」とし、両パルスφSGとφSG′が丁度パルス幅分ずれたときのずれ量を「１」として示す。縦軸は読み出し電圧（即ち読み出しパルスの電圧値）を取り、数値は相対値で示す。
【００２９】
図３によれば、読み出しパルスφSGとφSG′の立ち上り時間を少し変えるだけで大幅な読み出し電圧の低下が見られる。ＣＣＤ固体撮像素子のサイズにもよるが、タイミングずれ量（即ち、図２のφSGのパルス幅からφSG′のオーバーラップ分の差分）がパルス幅の略１／２を超えると読み出し電圧はそれ以上低下せず略一定となる。
【００３０】
本実施の形態においては、読み出しパルスφSGとφSG′のずれ量が極短時間であるので、このタイミングのずれによる奇数ラインと偶数ラインの受光部１２での露光時間の差が無視でき、問題とならない。この露光時間差が無視できる点は、以後説明する他の実施の形態でも同様である。
【００３１】
図４は、本発明の全画素読み出し方式のＣＣＤ固体撮像素子の他の実施の形態、特にその受光部から垂直転送レジスタへの読み出しタイミングの他の例を示す。
【００３２】
本実施の形態においては、図１のＣＣＤ固体撮像素子１１の構成において、全画素読み出し時に、各受光部１２毎の読み出しゲート部、即ち同一画素の読み出しゲート部１４内の２種の読み出しゲート電極１８２Ａ，１８２Ｂと、１８３Ａ，１８３Ｂとに夫々位相のずれた読み出しパルスφSGとφSG′を印加するようになす。
ここで、奇数ラインと偶数ラインの夫々の第２転送電極Ｖ2A及びＶ2Bには同相の読み出しパルスφSGが印加され、奇数ラインと偶数ラインの夫々の第３転送電極Ｖ3A及びＶ3Bには同相の読み出しパルスφSG′が印加される。
この垂直駆動パルスにおいて、通常の垂直転送のためのクロックパルスφＶ1 ，φＶ2A，φＶ2B，φＶ3A，φＶ3Bは、前述の図２と同様である。
【００３３】
図４の本実施の形態によれば、全画素読み出し時に、各読み出しゲート部１４内の２種の読み出しゲート電極１８２Ａと１８３Ａ、１８２Ｂと１８３Ｂに夫々位相のずれた読み出しパルスφSG及びφSG′を印加することにより、前述の図２の場合と同様に、読み出しパルスが同時に印加する領域が、全ての画素の領域に対して１／３となるので、従来に較べてオーバーフローバリアへの変調を小さくすることができ、また、読み出しゲート部１４の間口としては２電極分（１８２Ａ，１８３Ａ、又は１８２Ｂ，１８３Ｂ）と広くとれるので、読み出し電圧を低減することができる。
従って、周辺システムを含めて全画素読み出し方式のＣＣＤ固体撮像素子における消費電力の低減を図ることができ、また、画素サイズの小型化を可能にする。
【００３４】
図５は、本発明の全画素読み出し方式のＣＣＤ固体撮像素子のさらに他の実施の形態、特にその受光部から垂直転送レジスタへの読み出しタイミングの他の例を示す。
【００３５】
本実施の形態は、図２及び図４の読み出しタイミングを組み合せたものであり、図１のＣＣＤ固体撮像素子の構成において、全画素読み出し時に、奇数ラインの読み出しゲート部１４と偶数ラインの読み出しゲート部１４に印加する読み出しパルス（φSG1 ，φSG2 ）と（φSG1 ′，φSG2 ′）との位相をずらすと同時に、奇数ライン側の各読み出しゲート部１４内の２種の読み出しゲート電極１８２Ａと１８３Ａに印加する読み出しパルスφSG1 とφSG2 との位相、及び偶数ライン側の各読み出しゲート部１４内の２種の読み出しゲート電極１８２Ｂと１８３Ｂに印加する読み出しパルスφSG1 ′とφSG2 ′との位相をも夫々ずらすようにする。なお、駆動パルスにおいて、垂直転送のためのクロックパルスφＶ1 ，φＶ2A，φＶ2B，φＶ3A，φＶ3Bのタイミングは前述の図２と同様である。
【００３６】
本実施の形態によれば、全画素読み出し時に、奇数ラインと偶数ラインの読み出しゲート部１４への夫々の読み出しパルス（φSG1 ，φSG2 ）と（φSG1 ′，φSG2 ′）の位相をずらすと共に、同一読み出しゲート部１４内でその２種の読み出しゲート電極１８２Ａと１８３Ａ、１８２Ｂと１８３Ｂへの夫々の読み出しパルスφSG1 とφSG2 、φSG1 ′とφSG2 ′の位相をずらすことにより、さらに、全ての画素の領域に対して読み出しパルスが同時に印加される領域の割合が小さくなり、読み出し電圧の更なる低減が可能となって、消費電力の更なる低減が図られる。同時に画素サイズのさらなる小型化も可能となる。
【００３７】
一方、垂直転送レジスタの転送電極を図１のような特別な構造にしなくても、通常の３相駆動の転送電極構造において、各読み出しゲート部内の２種の読み出しゲート電極に印加する読み出しパルスの位相をずらすようにしても、読み出し電圧の低減を図ることができる。
図６及び図７は、このような場合の本発明に係る全画素読み出し方式のＣＣＤ固体撮像素子のさらに他の実施の形態を示す。
本実施の形態のＣＣＤ固体撮像素子２１は、いわゆる縦形オーバーフロー構造の撮像素子であって、画素となる複数の受光部１２がマトリックス状に配列され、各受光部列毎にその一側にＣＣＤ構造の垂直転送レジスタ１３が形成され、各受光部１２と垂直転送レジスタ１３間に受光部１２からの信号電荷を垂直転送レジスタ１３へ読み出すための読み出しゲート部１４が形成されて撮像領域が構成され、さらに、図示せざるも、垂直転送レジスタ１３からの信号電荷を出力部へ転送するためのＣＣＤ構造の水平転送レジスタが設けられて成る。１６は垂直転送レジスタの転送チャネル領域を示す。
【００３８】
垂直転送レジスタ１３は、各受光部１２に対して前述の図８と同様に３層構造による３つの転送電極２７〔Ｖ1 ，Ｖ2 ，Ｖ3 〕を対応させて構成される。即ち、転送チャネル領域１６上にゲート絶縁膜を介して例えば第１層目の多結晶シリコン層からなる第１転送電極Ｖ1 、第２層目の多結晶シリコン層からなる第２転送電極Ｖ2 及び第３層目の多結晶シリコン層からなる第３転送電極Ｖ3 が順次電荷転送方向に沿って繰り返し配列される。
【００３９】
そして、本実施の形態においては、読み出しゲート部１４の読み出しゲート電極２８２，２８３が、転送電極２７のうちの、例えば第２転送電極Ｖ2 と第３転送電極Ｖ3 の延長部によって形成される。
【００４０】
このＣＣＤ固体撮像素子２１には、その垂直転送レジスタ１３の転送電極２７〔Ｖ1 ，Ｖ2 ，Ｖ3 〕に図７に示すような垂直駆動パルスφＶ1 ，φＶ2 及びφＶ3 が印加される。駆動パルスφＶ2 ，φＶ3 は、夫々読み出しパルスφSG，φSG′が重畳された３値パルスである。読み出しパルスφSGとφSG′とは互に立ち上りのタイミングをずらしている。
【００４１】
従って、全画素読み出し時には、転送電極Ｖ2 を通じて読み出しゲート電極２８２に読み出しパルスφSGを印加した後で、転送電極Ｖ3 を通して読み出しゲート電極２８３に読み出しパルスφSG′を印加し、転送電極Ｖ3 に読み出しパルスφSG′が印加されている状態で転送電極Ｖ2 の読み出しパルスφSGを立ち下げる。即ち、受光部１２の信号電荷が先に読み出しゲート電極２８２下を通じて転送電極Ｖ2 下に読み出され、少し遅れて読み出しゲート電極２８３下を通じて残りの信号電荷が転送電極Ｖ3 下に読み出され、いわゆる全画素読み出しが行われる。
【００４２】
本実施の形態によれば、通常の電極配置で１つの受光部１２に対して２つの読み出しゲート電極２８２，２８３を設けて、夫々に図７に示すタイミングで読み出しパルスφSG及ぶφSG′を印加することにより、前述の実施の形態と同様に、オーバーフローバリアが深くなるのを抑え、また受光部１２のポテンシャルを浅くする効果もあるので、読み出し電圧を下げることができる。
従って、周辺システムを含めた全画素読み出し方式のＣＣＤ固体撮像素子における消費電力を低下することができ、併せて画素サイズの小型化を可能にする。
【００４３】
なお、上例では３相駆動の全画素読み出し方式のＣＣＤ固体撮像素子に適用したが、その他４相駆動の全画素読み出し方式のＣＣＤ固体撮像素子にも適用できる。この４相駆動方式の場合には、読み出しゲート電極としては、２相分に相当する転送電極の延長部で形成してもよいし（即ち２種の読み出しゲート電極を有する読み出しゲート部とする）、３相分に相当する転送電極の延長部で形成するようにしてもよい（３種の読み出しゲート電極を有する読み出しゲート部とする）。３種の読み出しゲート電極の場合には、図４の全画素読み出し方式を応用すると３種の読み出しゲート電極に与える読み出しパルスを少しずつ位相をずらして与えるようにする。
【００４４】
上例の図２、図５では、奇数ラインの画素（受光部）群と偶数ラインの画素（受光部）群に位相のずれた読み出しパルスφSGとφSG′を印加するようにしたが、その他、任意の複数の画素群毎の読み出しゲート部に夫々位相のずれた読み出しパルスを印加することも可能である。
【００４５】
【発明の効果】
本発明に係る全画素読み出し方式の固体撮像素子によれば、各画素に対応する読み出しゲート部内に複数種の読み出しゲート電極を設け、夫々の読み出しゲート電極に位相のずれた読み出しパルスを印加する手段を有することにより、全ての画素の領域に対して同時に読み出しパルスを印加する領域が減り、読み出し電圧を低減することができ、消費電力を低減することができる。さらに画素サイズの小型化を可能にする。
【００４６】
本発明に係る全画素読み出し方式の固体撮像素子によれば、複数の画素群毎の読み出しゲート部に位相のずれた読み出しパルスを印加する手段と有することにより、全ての画素の領域に対して同時に読み出しパルスを印加する領域が減り、読み出し電圧を低減することができ、消費電力を低減することができる。さらに、画素サイズの小型化を可能にする。
【００４７】
本発明に係る全画素読み出し方式の固体撮像素子によれば、各画素に対応する読み出しゲート部内に複数種の読み出しゲート電極を設け、その複数種の読み出しゲート電極に位相のずれた読み出しパルスを印加し、且つ複数画素群毎の読み出しゲート部に位相のずれた読み出しパルスを印加する手段を有することにより、全ての画素の領域に対して同時に読み出しパルスを印加する領域が更に減り、更なる消費電力の低減を可能にし、併せて、更なる画素サイズの小型化を可能にする。
【００４８】
本発明に係る全画素読み出し方式の固体撮像素子の駆動方法によれば、各画素毎に対応する読み出しゲート部内の複数種の読み出しゲート電極に位相のずれた読み出しパルスを印加することにより、読み出し電圧を低減し、消費電力の低減を可能にする。併せて、画素サイズの小さい固体撮像素子における低消費電力の駆動を可能にする。
【００４９】
本発明に係る全画素読み出し方式の固体撮像素子の駆動方法によれば、複数の画素群毎に位相のずれた読み出しパルスを印加することにより、読み出し電圧を低減し、消費電力の低減を可能にする。併せて、画素サイズの小さい固体撮像素子における低消費電力の駆動を可能にする。
【００５０】
本発明に係る全画素読み出し方式の固体撮像素子の駆動方法によれば、各画素毎に対応する読み出しゲート部内の複数種の読み出し電極に位相のずれた読み出しパルスを印加し且つ複数の画素群毎に位相のずれた読み出しパルスを印加することにより、更に、読み出し電圧を低減し、消費電力の低減を可能にする。併せて、画素サイズの小さい固体撮像素子における低消費電力の駆動を可能にする。
【図面の簡単な説明】
【図１】本発明に係る固体撮像素子の一実施の形態を示す要部の構成図である。
【図２】本発明に係る垂直駆動パルスの一実施の形態を示すタイミング図である。
【図３】読み出しパルスのタイミングずれ量による読み出し電圧（電圧値）の変化を示すグラフである。
【図４】本発明に係る垂直駆動パルスの他の実施の形態を示すタイミング図である。
【図５】本発明に係る垂直駆動パルスの他の実施の形態を示すタイミング図である。
【図６】本発明に係る固体撮像素子の他の実施の形態を示す要部の構成図である。
【図７】図６の垂直駆動パルスのタイミング図である。
【図８】従来の固体撮像素子の要部の構成図である。
【符号の説明】
１１，２１‥‥固体撮像素子、１２‥‥受光部、１３‥‥垂直転送レジスタ、１４‥‥読み出しゲート部、１７〔Ｖ1 ，Ｖ2A，Ｖ2B，Ｖ3A，Ｖ3B〕，２７〔Ｖ1 ，Ｖ2 ，Ｖ3 〕‥‥転送電極、１８２，１８３，２８２，２９３‥‥読み出しゲート電極、φSG，φSG1 ，φSG2 ，φSG′，φSG1 ′，φSG2 ′‥‥読み出しパルス、φＶ1 ，φＶ2A，φＶ2B，φＶ3A，φＶ3B‥‥垂直パルス駆動
【図１】
0004178638.tif 000002
【図２】
0004178638.tif 000003
【図３】
0004178638.tif 000004
【図４】
0004178638.tif 000005
【図５】
0004178638.tif 000006
【図６】
0004178638.tif 000007
【図７】
0004178638.tif 000008
【図８】
0004178638.tif 000009