(57)【特許請求の範囲】
【請求項１】
半導体基体の一方の面に露出させて形成してなる第１導電型の第１の導電領域と、前記一方の面に露出させて形成するとともに前記第１の導電領域内に形成してなる前記第１導電型とは反対型の第２導電型の第２の導電領域と、前記第１の導電領域および前記第２の導電領域上に設けてなる導電材と、前記導電材上に設けてなる電極端子とを有する半導体装置において、
前記第１の導電領域と前記第２の導電領域との境界またはその近傍で、かつ前記導電材を設ける部位に、前記一方の面から突出する支持体を設けてなることを特徴とする半導体装置。
【請求項２】
さらに、前記第１の導電領域の縁辺またはその近傍に絶縁膜を有し、
前記支持体を、その上端が前記絶縁膜の上端よりも上方に、かつ前記導電材の上端よりも下方に位置するように形成してなることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記支持体は、ガラス材料からなることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記支持体は、前記絶縁膜と同じ材質からなる膜とガラス材料からなる層の積層構造を有することを特徴とする請求項２に記載の半導体装置。
【請求項５】
前記支持体は、接着剤からなる膜とガラス材料からなる層の積層構造を有することを特徴とする請求項１又は２に記載の半導体装置。
【請求項６】
前記支持体は、前記絶縁膜と同じ材質で形成されてなることを特徴とする請求項２に記載の半導体装置。
【請求項７】
前記支持体の厚みは１０μｍ以上であることを特徴とする請求項１乃至６のいずれかに記載の半導体装置。
【請求項８】
前記第２の導電領域を前記第１の導電領域のいずれかの縁辺寄りに偏して形成し、
前記支持体を前記第２の導電領域が偏している側と反対側の前記境界またはその近傍に設けてなることを特徴とする請求項１ないし７のいずれかに記載の半導体装置。
【請求項９】
前記半導体基体の一方の面に前記第１の導電領域を複数個形成し、前記第１の導電領域内に第２の導電領域を形成し、前記支持体を前記第２の導電領域が対向している領域またはその近傍に設けてなることを特徴とする請求項１ないし７のいずれかに記載の半導体装置。
【請求項１０】
前記第２の導電領域を、前記第１の導電領域の中央部に形成し、
前記支持体をこの第２の導電領域の周辺部に複数個設けてなることを特徴とする請求項１ないし７のいずれかに記載の半導体装置。
【請求項１１】
さらにゲート電位を与えるための領域を前記第１の導電領域内に有し、このゲート電位を与えるための領域と前記第２の導電領域とが対向する領域またはその近傍に前記支持体を設けてなることを特徴とする請求項１ないし７に記載の半導体装置。
【請求項１２】
さらに、他方の面から突出する別の支持体と、前記他方の面上に設けてなる別の導電材と、この別の導電材上に設けてなる別の電極端子とを有することを特徴とする請求項１ないし１１のいずれかに記載の半導体装置。
【請求項１３】
半導体基体の一方の面に露出させて形成してなる第１導電型の第１の導電領域と、前記一方の面に露出させて形成するとともに前記第１の導電領域内に形成してなる前記第１導電型とは反対型の第２導電型の第２の導電領域と、前記第１の導電領域および前記第２の導電領域上に設けてなる導電材と、前記導電材上に設けてなる電極端子とを有する半導体装置において、
前記電極端子の前記第１の導電領域と前記第２の導電領域との境界またはその近傍に相対向する面に、当該面から突出する支持体を設けてなることを特徴とする半導体装置。
【請求項１４】
半導体基体の一方の面に形成され、互いに電気的に分離された複数の領域と、前記複数の領域を電気的に分離するための素子分離領域と、前記半導体基体の一方の面上に設けてなる導電材と、前記導電材上に設けてなる電極端子とを有する半導体装置において、前記素子分離領域上に、表面から突出する支持体を設けてなることを特徴とする半導体装置。
【請求項１５】
半導体基体の一方の面に形成された複数のウエルと、
前記複数ウエルを跨ぐように形成された絶縁ゲートと、前記ウエルの表面近傍における前記絶縁ゲートの直下に位置するチャネル形成領域とを有し、前記チャネル形成領域を通り前記半導体基体の厚さ方向に流れる電流のスイッチングを行う絶縁ゲートトランジスタと、
前記半導体基体の一方の面上に設けてなる導電材と、
前記導電材上に設けてなる電極端子とを有する電力制御用の半導体装置において、
前記絶縁ゲートトランジスタのゲート電極上に、絶縁膜を介して、支持体を設けてなるとともに、前記ウエル上に支持体を設けてなることを特徴とする半導体装置。
【請求項１６】
プリント基板と、このプリント基板上に配置された半導体基体と、この半導体基体上に配置された金属電極と、を備え、前記半導体基体は、この半導体基体の一方の面に形成された導電領域が前記プリント基板の表面に導電材料を介して接続され、この半導体基体の他方の面に形成された導電領域が前記金属電極に別の導電材料を介して接続されてなる電力制御用の半導体装置であって、前記半導体基体の一方の面および他方の面には、これらの面から突出する支持体を設けてなることを特徴とする半導体装置。
【請求項１７】
ダイオードを構成する半導体基体２個と、この２個の半導体基体の一方の面に共通に接続される共通電極と、この２個の半導体基体の他方の面にそれぞれに接続される第１の電極端子および第２の電極端子と、を備え、前記２個の半導体基体の一方の面に形成された導電領域は前記共通電極に導電材料を介して接続され、前記２個の半導体基体の他方の面に形成された導電領域は、それぞれ、前記第１の電極端子および第２の電極端子に別の導電材料を介して接続されてなる電力制御用の半導体装置であって、前記２個の半導体基体は、いずれも、その一方の面およびその他方の面に、これらの面から突出する支持体を設けてなることを特徴とする半導体装置。
【請求項１８】
一方の面と他方の面とを有する半導体基体を製造する工程と、
前記一方の面に前記一方の面から突出する支持体を形成する工程と、
前記一方の面に前記支持体の厚みよりも厚く導電材を塗布する工程と、
前記導電材上に電極端子を設けた状態でリフローを行い、一方の面に設けられた所定の導電領域と前記電極端子とを電気的に接続する工程と、をこの順序で有することを特徴とする半導体装置の製造方法。
【請求項１９】
一方の面と他方の面とを有する半導体基体を製造する工程と、
前記一方の面に前記一方の面から突出する支持体を形成し、前記他方の面に前記他方の面から突出する別の支持体を形成する工程と、
前記一方の面に前記支持体の厚みよりも厚く導電材を塗布し、前記他方の面に前記別の支持体の厚みよりも厚く別の導電材を塗布する工程と、
前記導電材上に電極端子を設けるとともに前記別の導電材上に別の電極端子を設けた状態でリフローを行い、一方の面に設けられた所定の導電領域と前記電極端子とを電気的に接続するとともに他方の面に設けられた所定の導電領域と前記別の電極端子とを電気的に接続する工程と、をこの順序で有することを特徴とする半導体装置の製造方法。
【請求項２０】
第１導電型の第１の導電領域を半導体基板の一方の面に露出させて形成する工程と、
前記第１の導電領域内に前記第１導電型とは反対型の第２導電型の第２の導電領域を前記一方の面に露出させて形成する工程と、
前記第１の導電領域と前記第２の導電領域との境界またはその近傍に、前記一方の面から突出する支持体を形成する工程と、
前記半導体装置の前記第１の導電領域および前記第２の導電領域上に前記支持体の厚みよりも厚く導電材を塗布する工程と、
前記導電材上に電極端子を設けた状態でリフローを行い、前記第１の導電領域および前記第２の導電領域と前記電極端子とを電気的に接続する工程と、をこの順序で有することを特徴とする半導体装置の製造方法。
【請求項２１】
前記第２の導電領域を形成する工程と前記支持体を形成する工程との間に、前記第１の導電領域の縁辺またはその近傍に絶縁膜を形成する工程をさらに有し、
前記支持体を形成する工程においては、前記支持体の上端が前記絶縁膜の上端よりも上方に位置するように支持体を形成することを特徴とする請求項２０に記載の半導体装置の製造方法。
【請求項２２】
前記第２の導電領域を形成する工程と前記支持体を形成する工程との間に、前記第１の導電領域の縁辺またはその近傍並びに前記第１の導電領域と前記第２の導電領域との境界またはその近傍に絶縁膜を形成する工程をさらに有し、
前記支持体を形成する工程においては、前記前記第１の導電領域と前記第２の導電領域との境界またはその近傍において形成した前記絶縁膜上にガラス層を形成することを特徴とする請求項２０に記載の半導体装置の製造方法。
【請求項２３】
前記第２の導電領域を形成する工程と前記支持体を形成する工程との間に、前記第１の導電領域の縁辺またはその近傍に絶縁膜を形成する工程をさらに有し、
前記支持体を形成する工程は、
前記前記第１の導電領域と前記第２の導電領域との境界またはその近傍に接着剤からなる層を形成する工程と、
前記接着剤からなる層上に所定のガラスを載置する工程と、を有することを特徴とする請求項２０に記載の半導体装置の製造方法。
【請求項２４】
前記支持体を形成する工程は、
前記一方の面に絶縁厚膜を形成する工程と、
前記絶縁厚膜の所定の位置を残してエッチングを行い、第１の導電領域の縁辺またはその近傍並びに前記第１の導電領域と前記第２の導電領域との境界またはその近傍に絶縁厚膜を形成する工程と、
前記絶縁厚膜のうち第１の導電領域の縁辺またはその近傍についてエッチングを行い、その膜厚を減じて絶縁膜とするとともに、前記第１の導電領域と前記第２の導電領域との境界またはその近傍についてはエッチングを行わないようにして支持体の厚みを前記絶縁膜よりも厚くする工程と、を有することを特徴とする請求項２０に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置およびその製造方法に係り、特に電源回路等に利用されるサイリスタ型の半導体装置およびその製造方法に関するものである。
【０００２】
【背景技術】
図２６は、従来技術に係るサイリスタ型の半導体装置を示す断面図であり、（ａ）は電極端子が正しく設けられた半導体装置の断面図であり、（ｂ）は電極端子がシリコン基板に接触して設けられた半導体装置の断面図である。図中、９１０は半導体装置、９１２ａ，９１２ｂ，９１２ｃははんだ、９１３はカソード電極端子、９１４，９２１はアノード電極端子、９１５ａ〜９１５ｄは絶縁膜、９１６は第１Ｎ型層、９１７は第１Ｐ型層、９１８は第２Ｎ型層、９１９は第２Ｐ型層、９２０はシリコン基板である。
【０００３】
図２６（ａ）に示すように、半導体装置９１０は、シリコン基板９２０の内部に第１Ｎ型層９１６、第１Ｐ型層９１７、第２Ｎ型層９１８および第２Ｐ型層９１９を積層して形成している。特に、第２Ｐ型層９１９は、第２Ｎ型層９１８の内部に形成されている。また、シリコン基板９２０の第１Ｎ型層９１６が形成された側の表面には、カソード電極端子９１３を設けており、このカソード電極端子９１３ははんだ９１２ａによって第１Ｎ型層９１６と接続されている。同様に、第２Ｎ型層９１８および第２Ｐ型層９１９が形成された側の表面には、アノード電極端子９１４を設けており、このアノード電極端子９１４ははんだ９１２ｂによって第２Ｎ型層９１８および第２Ｐ型層９１９と接続されている。
【０００４】
さらに、シリコン基板９２０において、第１Ｎ型層９１６と第１Ｐ型層９１７との境界およびその近傍、ならびに第２Ｎ型層９１８と第１Ｐ型層９１７との境界およびその近傍の上には、それぞれガラス材料で形成された絶縁膜９１５ａ，９１５ｃおよび絶縁膜９１５ｂ，９１５ｄを設けている。くわえて、第１Ｐ型層９１７には、図示しないゲート電極が接続されている。なお、サイリスタの種類によっては、ゲート電極が設けられていない構造のものもある。
【０００５】
以上の構成において、カソード電極端子９１３に負、アノード電極端子９１４に正の電圧を印加するとともに、図示しないゲート電極に所定閾値以上の正の電圧を印加すると、第１Ｎ型層９１６、第１Ｐ型層９１７、第２Ｎ型層９１８および第２Ｐ型層９１９の間で正孔と電子の交換が行なわれて、カソード電極端子９１３とアノード電極端子９１４との間に電流が流れる。
【０００６】
カソード電極端子９１３およびアノード電極端子９１４をシリコン基板９２０に設ける手順は、概ね以下のものとなる。すなわち、最初にシリコン基板９２０の表面にはんだ９１２ａを印刷し、シリコン基板９２０の他方の表面にはんだ９１２ｂを印刷する。次に、はんだ９１２ａ上にカソード電極端子９１３を載置し、はんだ９１２ｂ上にアノード電極端子９１４を載置する。そして、シリコン基板９２０をリフロー炉に入れ、はんだ９１２ａおよびはんだ９１２ｂを溶融してそれぞれカソード電極端子９１３およびアノード電極端子９１４に付着させる。
【０００７】
ところで、はんだ９１２ａ，９１２ｂ上にカソード電極端子９１３およびアノード電極端子９１４を載置する際に、いずれかの方向に位置ずれした状態で載置される場合がある。位置ずれした状態のままはんだ９１２ａ，９１２ｂをリフロー炉で溶融させると、例えば図２６（ｂ）に示すように、アノード電極端子９２１が傾き、傾いた状態のままはんだ９１２ｂ，９１２ｃが付着することがある。
【０００８】
カソード電極端子９１３またはアノード電極端子９１４が傾いてシリコン基板９２０に接触すると、電流の流れに偏りが生じるなどの不具合が生じる。さらに、半導体装置９１０を回路基板等に実装する際に、傾いた電極端子と回路基板等との接続に不良を生じる原因となる。このような問題は、カソード電極端子９１３およびアノード電極端子９１４をはんだ９１２ａ，９１２ｂに精確に載置すれば解消するが、高価な製造装置を必要とするので、半導体装置の製造コストを押し上げる原因となる。
【０００９】
また、半導体装置９１０が大きなサイズの大電流用半導体装置の場合、シリコン基板９２０のそりうねりの影響で、カソード電極端子９１３またはアノード電極端子９１４がシリコン基板９２０に接触することがある。この場合にも、電流の流れに偏りが生じるなどの不具合が生じる。さらに、半導体装置９１０を回路基板等に実装する際に、電極端子と回路基板との接続に不良を生じる原因となる。
【００１０】
【発明が解決しようとする課題】
本発明は、上述の課題を解決するために、シリコン基板上に電極端子を設ける際に、従来の製造装置を用いても電極端子が大きく傾いてシリコン基板に接触した状態で設けられることを防止するとともに、シリコン基板にそりうねりがあってもカソード電極端子９１３またはアノード電極端子９１４がシリコン基板９２０に接触した状態で設けられることを防止することが可能なサイリスタ型の半導体装置及びその製造方法を提供することを目的とするものである。
【００１１】
【課題を解決するための手段】
上記課題を解決するための手段として、本発明は、半導体基体の一方の面に露出させて形成してなる第１導電型の第１の導電領域と、前記一方の面に露出させて形成するとともに前記第１の導電領域内に形成してなる前記第１導電型とは反対型の第２導電型の第２の導電領域と、前記第１の導電領域および前記第２の導電領域上に設けてなる導電材と、前記導電材上に設けてなる電極端子とを有する半導体装置において、前記第１の導電領域と前記第２の導電領域との境界またはその近傍で、かつ前記導電材を設ける部位に、前記一方の面から突出する支持体を設けてなることを特徴とするものとした。
【００１２】
したがって、本発明に係る半導体装置は、電極端子を導電材上に設ける際に、電極端子が位置ずれして傾いても、電極端子の下方に位置する支持体が電極端子を支持するので、電極端子の傾きを一定の範囲内に抑えることが可能になる。また、シリコン基板にそりうねりがあっても電極端子がシリコン基板に接触した状態で設けられることを防止することができる。
【００１３】
さらに、前記第１の導電領域の縁辺またはその近傍に絶縁膜を有し、前記支持体を、その上端が前記絶縁膜の上端よりも上方に、かつ前記導電材の上端よりも下方に位置するように形成できる。このようにすれば、支持体が導電材から突き出して、電極端子に導電材が付着するのを妨げることを防止できる。また、電極端子が傾いたときやシリコン基板のそりうねりがあるときでも、支持体が電極端子に届かずに電極端子が第１の導電領域または前記第２の導電領域に接触してしまうことを防止できる。
【００１４】
前記支持体は、ガラス材料からなることが好ましい。このようにすれば、２，３μｍの高さのものを形成するのが限度であるシリコン酸化膜とは異なり、１０μｍ以上の高さを有する支持体を容易に形成することができる。
【００１５】
また、前記支持体は、前記絶縁膜と同じ材質からなる膜とガラス材料からなる層の積層構造を有するものとすることもできる。このようにすれば、熱応力に強い構造となる。
【００１６】
さらに、前記支持体は、接着剤からなる膜とガラス材料からなる層の積層構造を有するものとすることもできる。このようにすれば、比較的大面積の半導体装置に支持体を形成する場合に作業性がよく好適である。
【００１７】
さらにまた、支持体を前記絶縁膜と同じ材質で形成することもできる。このようにすれば、支持体と絶縁膜を同一の工程で製造することができるので、支持体を設けるための特別な工程が不要になる。
【００１８】
支持体の厚みは１０μｍ以上であることが好ましく、２０μｍ以上であることがさらに好ましい。これによって、電極端子を導電材上に設ける際に、電極端子が位置ずれして傾いても、電極端子の下方に位置する支持体が確実に電極端子を支持するので、電極端子の傾きを一定の範囲内に抑えることが可能になる。また、シリコン基板に比較的大きなそりうねりがあっても電極端子がシリコン基板に接触した状態で設けられることを防止することができる。
【００１９】
また、前記第２の導電領域を前記第１の導電領域のいずれかの縁辺寄りに偏して形成し、前記支持体を前記第２の導電領域が偏している側と反対側の前記境界またはその近傍に設けることができる。このようにすれば、第２の導電領域が偏している側と反対側は電流の流れが少ないので、支持体が電流の流れを妨げるのを極力抑えることができる。
【００２０】
また、前記半導体基体の一方の面に前記第１の導電領域を複数個形成し、前記第１の導電領域内に第２の導電領域を形成し、前記支持体を前記第２の導電領域が対向している領域またはその近傍に設けることができる。このようにすれば、第２の導電領域が対向している領域においては電流の流れが少ないので、支持体が電流の流れを妨げるのを極力抑えることができる。
【００２１】
また、支持体を円柱状に形成することが好ましい。このようにすればリフロー工程においてボイドの発生を効果的に抑制することができる。
【００２２】
また、前記第２の導電領域を、前記第１の導電領域の中央部に形成し、
前記支持体をこの第２の導電領域の周辺部に複数個設けることができる。このようにすれば、第２の導電領域の周辺部においては電流の流れが少ないので、支持体が電流の流れを妨げるのを極力抑えることができる。
【００２３】
また、さらにゲート電位を与えるための領域を前記第１の導電領域内に有し、このゲート電位を与えるための領域と前記第２の導電領域とが対向する領域またはその近傍に前記支持体を設けることができる。このようにすれば、ゲート電位を与えるための領域と前記第２の導電領域とが対向する領域においては電流の流れが少ないので、支持体が電流の流れを極力妨げるのを抑えることができる。
【００２４】
さらに、本発明においては、前記他方の面に設けてなる別の導電材と、前記他方の面から突出する別の支持体と、前記導電材上に設けてなる別の電極端子とを有するように構成できる。
【００２５】
この場合、他方の面に露出させて形成してなる第１導電型の第３の導電領域と、前記第３の導電領域上に設けてなる別の導電材と、前記他方の面の第３の導電領域から突出する別の支持体と、前記導電材上に設けてなる別の電極端子とを有するように構成できる。
【００２６】
また、他方の面に露出させて形成してなる第１導電型の第３の導電領域と、前記他方の面に露出させて形成するとともに前記第３の導電領域内に形成してなる前記第１導電型とは反対側の第２導電型の第４の導電領域と、前記第３の導電領域および前記第４の導電領域上に設けてなる別の導電材と、前記第３の導電領域と前記第４の導電領域との境界またはその近傍で、かつ前記別の導電材を設けた部位に、前記他方の面から突出する別の支持体と、前記導電材上に設けてなる別の電極端子とを有するように構成できる。
【００２７】
このようにすれば、例えば双方向サイリスタなど他方の面にも電極端子が設けられる半導体装置において、他方の面の電極端子が位置ずれして傾いても、電極端子の下方に位置する支持体が電極端子を支持するので、電極端子の傾きを一定の範囲内に抑えることが可能になる。またシリコン基板にそりうねりがあっても別の電極端子がシリコン基板と接触した状態で設けられることを防止することができる。
【００２８】
さらに、本発明は、半導体基体の一方の面に露出させて形成してなる第１導電型の第１の導電領域と、前記一方の面に露出させて形成するとともに前記第１の導電領域内に形成してなる前記第１導電型とは反対型の第２導電型の第２の導電領域と、前記第１の導電領域および前記第２の導電領域上に設けてなる導電材と、前記導電材上に設けてなる電極端子とを有する半導体装置において、前記電極端子の前記第１の導電領域と前記第２の導電領域との境界またはその近傍に相対向する面に、当該面から突出する支持体を設けてなることを特徴とするものとした。
【００２９】
したがって、本発明に係る半導体装置は、電極端子を導電材上に設ける際に、電極端子が位置ずれして傾いても、電極端子に設けた支持体が半導体装置の第１の導電領域および前記第２の導電領域を設けた面に当接して、電極端子が一定程度以上傾くことを阻止するので、電極端子の傾きを一定の範囲内に抑えることが可能になる。またシリコン基板にそりうねりがあっても電極端子がシリコン基板と接触した状態で設けられることを防止することができる。
【００３０】
さらに、本発明は、半導体基体の一方の面に形成され、互いに電気的に分離された複数の領域と、前記複数の領域を電気的に分離するための素子分離領域と、前記半導体基体の一方の面上に設けてなる導電材と、前記導電材上に設けてなる電極端子とを有する半導体装置において、前記素子分離領域上に、表面から突出する支持体を設けてなることを特徴とするものとした。
【００３１】
したがって、電極端子を導電材を介して半導体基体の導電領域に接続する際に、電極端子が位置ずれして傾いても、電極端子の下方に位置する支持体が電極端子を支持するので、電極端子の傾きを一定の範囲内に抑えることが可能になる。また、シリコン基板にそりうねりがあっても電極端子がシリコン基板に接触した状態で設けられることを効果的に防止することができる。また、素子分離領域上においては電流の流れが少ないので、支持体が電流の流れを妨げるのを極力抑えることができる。
【００３２】
さらに、本発明は、半導体基体の一方の面に形成された複数のウエルと、前記複数ウエルを跨ぐように形成された絶縁ゲートと、前記ウエルの表面近傍における前記絶縁ゲートの直下に位置するチャネル形成領域とを有し、前記チャネル形成領域を通り前記半導体基体の厚さ方向に流れる電流のスイッチングを行う絶縁ゲートトランジスタと、前記半導体基体の一方の面上に設けてなる導電材と、前記導電材上に設けてなる電極端子とを有する電力制御用の半導体装置において、前記絶縁ゲートトランジスタのゲート電極上に、絶縁膜を介して、支持体を設けてなるとともに、前記ウエル上に支持体を設けてなることを特徴とするものとした。
【００３３】
したがって、電極端子を導電材を介して半導体基体の導電領域に接続する際に、電極端子が位置ずれして傾いても、電極端子の下方に位置する支持体が電極端子を支持するので、電極端子の傾きを一定の範囲内に抑えることが可能になる。また、シリコン基板にそりうねりがあっても電極端子がシリコン基板に接触した状態で設けられることを効果的に防止することができる。また、絶縁ゲート型トランジスタ上においては電流の流れが少ないので、支持体が電流の流れを妨げるのを極力抑えることができる。さらにまた、前記絶縁ゲート型トランジスタが形成されたウエルは比較的面積が広いのでその電流の流れが少ない部分を選んで支持体を形成することにより、支持体が電流の流れを妨げるのを極力抑えることができる。
【００３４】
さらに、本発明の半導体装置は、プリント基板と、このプリント基板上に配置された半導体基体と、この半導体基体上に配置された金属電極と、を備え、前記半導体基体は、この半導体基体の一方の面に形成された導電領域が前記プリント基板の表面に導電材料を介して接続され、この半導体基体の他方の面に形成された導電領域が前記金属電極に別の導電材料を介して接続されてなる電力制御用の半導体装置であって、前記半導体基体の一方の面および他方の面には、これらの面から突出する支持体を設けてなることを特徴とするものとした。
【００３５】
したがって、リフローを行う際に、プリント基板に半導体基体が傾いて設置されても、また、半導体基体に金属電極が傾いて設置されても、これらの支持体の存在により、プリント基板と半導体基体との傾きや半導体基体と金属電極との傾きを一定の範囲内に抑えることが可能になる。また、シリコン基板やプリント基板にそりうねりがあってもプリント基板の電極および金属電極が半導体基体に接触した状態で設けられることを効果的に防止することができる。
【００３６】
さらに、本発明の半導体装置は、ダイオードを構成する半導体基体２個と、この２個の半導体基体の一方の面に共通に接続される共通電極と、この２個の半導体基体の他方の面にそれぞれに接続される第１の電極端子および第２の電極端子と、を備え、前記２個の半導体基体の一方の面に形成された導電領域は前記共通電極に導電材料を介して接続され、前記２個の半導体基体の他方の面に形成された導電領域は、それぞれ、前記第１の電極端子および第２の電極端子に別の導電材料を介して接続されてなる電力制御用の半導体装置であって、前記２個の半導体基体は、いずれも、その一方の面およびその他方の面に、これらの面から突出する支持体を設けてなることを特徴とするものとした。
【００３７】
したがって、半導体基体と共通電極と各電極端子とを所定の位置関係で配置した状態でリフローを行う際に、半導体基体と共通電極とが傾いて設置されても、また、半導体基体と各電極端子とが傾いて設置されても、支持体の存在により、半導体基体と共通電極との傾きや半導体基体と各電極端子との傾きを一定の範囲内に抑えることが可能になる。また、半導体基体や共通電極や電極端子にそりうねりがあっても共通電極や電極端子が半導体基体に接触した状態で設けられることを効果的に防止することができる。
【００３８】
さらに、本発明の半導体装置の製造方法は、
一方の面と他方の面とを有する半導体基体を製造する工程と、
前記一方の面に前記一方の面から突出する支持体を形成する工程と、
前記一方の面に前記支持体の厚みよりも厚く導電材を塗布する工程と、
前記導電材上に電極端子を設けた状態でリフローを行い、一方の面に設けられた所定の導電領域と前記電極端子とを電気的に接続する工程と、をこの順序で有することを特徴とするものとした。
【００３９】
したがって、本発明の半導体装置の製造方法は、電極端子を接続する工程において電極端子の傾きを一定の範囲内に抑えることが可能になる。また、シリコン基板にそりうねりがあっても電極端子がシリコン基板に接触した状態で設けられることを防止することができる。
【００４０】
また、本発明の半導体装置の製造方法は、
一方の面と他方の面とを有する半導体基体を製造する工程と、
前記一方の面に前記一方の面から突出する支持体を形成し、前記他方の面に前記他方の面から突出する別の支持体を形成する工程と、
前記一方の面に前記支持体の厚みよりも厚く導電材を塗布し、前記他方の面に前記別の支持体の厚みよりも厚く別の導電材を塗布する工程と、
前記導電材上に電極端子を設けるとともに前記別の導電材上に別の電極端子を設けた状態でリフローを行い、一方の面に設けられた所定の導電領域と前記電極端子とを電気的に接続するとともに他方の面に設けられた所定の導電領域と前記別の電極端子とを電気的に接続する工程と、をこの順序で有することを特徴とするものとした。
【００４１】
したがって、本発明の半導体装置の製造方法は、電極端子を接続する工程において電極端子の傾きを一定の範囲内に抑えることが可能になる。また、シリコン基板にそりうねりがあっても電極端子がシリコン基板に接触した状態で設けられることを防止することができる。
【００４２】
形成する支持体の厚みは１０μｍ以上とすることが好ましく、２０μｍ以上とすることがさらに好ましい。これによって、電極端子を導電材上に設ける際に、電極端子が位置ずれして傾いても、電極端子の下方に位置する支持体が確実に電極端子を支持するので、電極端子の傾きを一定の範囲内に抑えることが可能になる。また、シリコン基板に比較的大きなそりうねりがあっても電極端子がシリコン基板に接触した状態で設けられることを防止することができる。
【００４３】
また、本発明の半導体装置の製造方法は、
第１導電型の第１の導電領域を半導体基板の一方の面に露出させて形成する工程と、
前記第１の導電領域内に前記第１導電型とは反対型の第２導電型の第２の導電領域を前記一方の面に露出させて形成する工程と、
前記第１の導電領域と前記第２の導電領域との境界またはその近傍に、前記一方の面から突出する支持体を形成する工程と、
前記半導体装置の前記第１の導電領域および前記第２の導電領域上に前記支持体の厚みよりも厚く導電材を塗布する工程と、
前記導電材上に電極端子を設けた状態でリフローを行い、前記第１の導電領域および前記第２の導電領域と前記電極端子とを電気的に接続する工程と、をこの順序で有することを特徴とするものとした。
【００４４】
したがって、本発明の半導体装置の製造方法は、支持体を形成する工程を追加するだけの比較的簡単な方法で、電極端子を接続する工程において電極端子の傾きを一定の範囲内に抑えることが可能になる。また、シリコン基板にそりうねりがあっても電極端子がシリコン基板に接触した状態で設けられることを防止することができる。また、支持体が導電材から突き出して、電極端子に導電材が付着するのを妨げることを防止できる。
【００４５】
さらに、本発明の半導体装置の製造方法においては、前記第２の導電領域を形成する工程と前記支持体を形成する工程との間に、前記第１の導電領域の縁辺またはその近傍に絶縁膜を形成する工程をさらに有し、
前記支持体を形成する工程においては、前記支持体の上端が前記絶縁膜の上端よりも上方に位置するように支持体を形成するものとすることができる。
【００４６】
このようにすれば、半導体装置の製造方法には通常上記した絶縁膜形成工程が含まれているのであるが、この絶縁膜形成工程の後に、前記支持体の上端が前記絶縁膜の上端よりも上方に位置するように支持体を形成することにより、シリコン基板にそりうねりがあっても支持体が電極端子に届かずに電極端子がシリコン基板に接触した状態で設けられてしまうことをより確実に防止することができる。
【００４７】
また、本発明の半導体装置の製造方法においては、前記第２の導電領域を形成する工程と前記支持体を形成する工程との間に、前記第１の導電領域の縁辺またはその近傍並びに前記第１の導電領域と前記第２の導電領域との境界またはその近傍に絶縁膜を形成する工程をさらに有し、
前記支持体を形成する工程においては、前記前記第１の導電領域と前記第２の導電領域との境界またはその近傍において形成した前記絶縁膜上にガラス層を形成するものとすることができる。
【００４８】
このようにすれば、半導体装置の製造方法には通常上記した絶縁膜形成工程が含まれているのであるが、この絶縁膜形成工程において後に支持体を形成する部分において絶縁膜を形成し、この絶縁膜形成工程の後に前記ガラス層を形成することにより、シリコン基板にそりうねりがあっても支持体が電極端子を支持できずに電極端子がシリコン基板に接触した状態で設けられてしまうことをより確実に防止することができる。さらに、支持体自身が熱応力に強い構造となる。
【００４９】
また、本発明の半導体装置の製造方法においては、前記第２の導電領域を形成する工程と前記支持体を形成する工程との間に、前記第１の導電領域の縁辺またはその近傍に絶縁膜を形成する工程をさらに有し、
前記支持体を形成する工程は、
前記第１の導電領域と前記第２の導電領域との境界またはその近傍に接着剤からなる層を形成する工程と、
前記接着剤からなる層上に所定のガラスを載置する工程と、を有するものとすることができる。
【００５０】
このようにすれば、半導体装置の製造方法には通常上記した絶縁膜形成工程が含まれているのであるが、この絶縁膜形成工程の後に、前記前記第１の導電領域と前記第２の導電領域との境界またはその近傍に接着剤からなる層を形成する工程と、前記接着剤からなる層上に所定のガラスを載置する工程を経ることにより、シリコン基板にそりうねりがあっても支持体が電極端子に届かずに電極端子がシリコン基板に接触した状態で設けられてしまうことをより確実に防止することができる。この方法は、比較的大面積の半導体装置に支持体を形成する場合に作業性がよく好適である。
【００５１】
また、本発明の半導体装置の製造方法においては、前記支持体を形成する工程は、
前記一方の面に絶縁厚膜を形成する工程と、
前記絶縁厚膜の所定の位置を残してエッチングを行い、第１の導電領域の縁辺またはその近傍並びに前記第１の導電領域と前記第２の導電領域との境界またはその近傍に絶縁厚膜を形成する工程と、
前記絶縁厚膜のうち第１の導電領域の縁辺またはその近傍についてエッチングを行い、その膜厚を減じて絶縁膜とするとともに、前記第１の導電領域と前記第２の導電領域との境界またはその近傍についてはエッチングを行わないようにして支持体の厚みを前記絶縁膜よりも厚くする工程と、を有するものとすることができる。
【００５２】
このようにすれば、シリコン基板にそりうねりがあっても支持体が電極端子に届かずに電極端子がシリコン基板に接触した状態で設けられてしまうことをより確実に防止することができる。さらに、半導体装置の製造方法には通常上記した絶縁膜形成工程が含まれているのであるが、上記した方法を用いることによって、前記絶縁膜と前記支持体とを同時に作り込めるという利点がある。
【００５３】
【発明の実施の形態】
［第１の実施の形態］
以下に本発明の第１の実施の形態に係る半導体装置を図面に基づいて詳細に説明する。図１は、本発明の第１の実施の形態に係る半導体装置を示す説明図であり、（ａ）は半導体装置の平面図であり、（ｂ）は半導体装置のＡ−Ａ線断面図である。本発明の半導体装置１１０は、図１に示されるように３端子逆阻止サイリスタである。図中、１１０は半導体装置、１１ａ，１１ｂは支持体、１２ａ，１２ｂははんだ、１３はカソード電極端子、１４はアノード電極端子、１５ａ〜１５ｄは絶縁膜、１６は第１Ｎ型層、１７は第１Ｐ型層、１８は第２Ｎ型層、１９は第２Ｐ型層、２０はシリコン基板、２１はＰＮ接合面近傍部分、２２は周側面である。なお、図１（ａ）においては、はんだ１２ｂ、アノード電極端子１４、絶縁膜１５ｂ，１５ｄの記載は省略している。また、以下に記載する他の実施の形態においても、説明を容易にするために、必要に応じて電極端子、はんだ及び絶縁膜の記載を省略するものとする。
【００５４】
図１（ｂ）に示すように、半導体装置１１０は、Ｐ型のシリコン基板２０の内部に、第１Ｎ型層１６、第２Ｎ型層１８および第２Ｐ型層１９を形成しており、これら３つの層を形成していない残余の部分を第１Ｐ型層１７としている。第１Ｎ型層１６は、シリコン基板２０にＮ型の不純物を添加して形成されており、シリコン基板２０の他方の面から内奥に向けて拡がっている。
【００５５】
第１Ｐ型層１７は、シリコン基板２０の２つの面の縁辺と、シリコン基板２０の周側面に露出しており、第１Ｎ型層１６および第２Ｎ型層１８と接している。また、図示しないゲート電極に接続されている。第２Ｎ型層１８は、シリコン基板２０にＮ型の不純物を添加して形成されており、シリコン基板２０の一方の面、すなわち第１Ｎ型層１６を形成した面と反対側の面から内奥に向けて拡がっている。なお、ゲート電極は、半導体装置１１０の用途に応じて複数個設けるようにしても良いし、全く設けなくとも良い。
【００５６】
第２Ｐ型層１９は、第２Ｎ型層１８の内部に、半導体装置１１０の周側面２２に近づくように偏って形成されており、シリコン基板２０の一方の面から内奥に向けて拡がっている。また、図１（ａ）に示すように、第２Ｎ型層１８および第２Ｐ型層１９は矩形状に形成されており、ここで図示しない第１Ｎ型層１６も矩形状としている。これらの第１Ｎ型層１６、第１Ｐ型層１７、第２Ｎ型層１８および第２Ｐ型層１９は、積層して形成されており、ＰＮＰＮの接合をなしている。なお、第１Ｎ型層１６、第１Ｐ型層１７、第２Ｎ型層１８および第２Ｐ型層１９は、矩形状に形成するほかに、例えば楕円形など他の形状に形成しても良い。
【００５７】
また、シリコン基板２０の一方の面には、支持体１１ｂ、はんだ１２ｂ、アノード電極端子１４および絶縁膜１５ｂ，１５ｄを形成している。支持体１１ｂは、支持体１１ａと同様にガラス材料によって形成されており、第２Ｎ型層１８と第２Ｐ型層１９との境界のうち周側面２２と反対側の部分に配置されている。はんだ１２ｂは、第２Ｎ型層１８を形成した領域上に、支持体１１ｂを覆うようにほぼ平坦に形成されている。
【００５８】
支持体１１ｂは、絶縁膜１５ｂ，１５ｄよりも高く（厚く）形成するようにする。これは、後述するように、アノード電極端子１４が傾いてシリコン基板２０に接触して設けられることを防止するためには、アノード電極端子１４を下方から支持することが可能な高さ（厚さ）、すなわち絶縁膜１５ｂ，１５ｄよりも高く（厚く）することが好ましいからである。
【００５９】
また、支持体１１ｂは、はんだ１２ｂよりも（低く）薄く形成し、好ましくははんだ１２ｂよりもわずかに低くなるように形成する。これは、はんだ１２ｂの下面から突き出した支持体１１ｂが、アノード電極端子１４にはんだ１２ｂが付着することを阻害しないようにすることが好ましいことによる。
【００６０】
アノード電極端子１４は、はんだ１２ｂ上に形成され、はんだ１２ｂを介して第２Ｎ型層１８および第２Ｐ型層１９に対して電気的に接続されている。絶縁膜１５ｂは、ガラス材料によって形成されており、第１Ｐ型層１７と第２Ｎ型層１８との境界のうち周側面２２と反対側の部分およびその近傍を覆って、これらの覆われた部分を保護している。同様に、絶縁膜１５ｄもガラス材料によって形成されており、第１Ｐ型層１７と第２Ｎ型層１８との境界および第２Ｎ型層１８と第２Ｐ型層１９との境界のうち周側面２２側の部分ならびにそれらの近傍を覆って、これらの覆われた部分を保護している。
【００６１】
さらに、シリコン基板２０の他方の面に、支持体１１ａ、はんだ１２ａ、カソード電極端子１３および絶縁膜１５ａ，１５ｃを設けている。支持体１１ａは、ガラス材料によって形成されており、第１Ｎ型層１６の表面領域のほぼ中央に配置されている。
【００６２】
支持体１１ａは、絶縁膜１５ａ，１５ｃよりも高く（厚く）形成するようにする。これは、後述するように、カソード電極端子１３が傾いてシリコン基板２０に接触して設けられることを防止するためには、カソード電極端子１３を下方から支持することが可能な高さ（厚さ）、すなわち絶縁膜１５ａ，１５ｃよりも高く（厚く）することが好ましいからである。
【００６３】
また、支持体１１ａは、はんだ１２ａよりも（低く）薄く形成し、好ましくははんだ１２ａよりもわずかに低くなるように形成する。これは、はんだ１２ａの上面から突き出した支持体１１ａが、カソード電極端子１３にはんだ１２ａが付着することを阻害しないようにすることが好ましいことによる。
【００６４】
はんだ１２ａは、第１Ｎ型層１６を形成した領域上に、支持体１１ａを覆うようにほぼ平坦に形成されている。なお、はんだ１２ａをシリコン基板２０の表面に印刷して設ける際には、上述の理由により、支持体１１ａがその内部に隠れる程度の厚さとなるようにする。
【００６５】
カソード電極端子１３は、はんだ１２ａ上に形成され、はんだ１２ａを介して第１Ｎ型層１６に電気的に接続されている。絶縁膜１５ａ，１５ｃは、ガラス材料によって形成されており、第１Ｎ型層１６と第１Ｐ型層１７との境界およびその近傍を覆って当該部分を保護している。なお、絶縁膜１５ａ，１５ｃおよび絶縁膜１５ｂ，１５ｄは、ガラス材料のほかに、シリコン酸化膜（ＳｉＯ２）など他の絶縁性材料で形成しても良い。
【００６６】
以上の構成を有する半導体装置１１０の動作は、概ね以下の通りになる。すなわち、カソード電極端子１３に負、アノード電極端子１４に正となる電圧を印加するとともに、図示しないゲート電極に所定閾値以上の正の電圧を印加すると、第１Ｎ型層１６、第１Ｐ型層１７、第２Ｎ型層１８および第２Ｐ型層１９の間で正孔と電子の交換が行なわれて、カソード電極端子１３とアノード電極端子１４との間に電流が流れる。
【００６７】
また、この電流は、立ちあがり時にははんだ１２ｂから第２Ｎ型層１８へ流れるが、時間の経過とともに、はんだ１２ｂから第２Ｐ型層１９を介して第２Ｎ型層１８へ流れる電流が増える。また、第２Ｐ型層１９を周側面２２寄りに偏らせて設けているので、電流の大半が第２Ｐ型層１９を介して流れているときには、その流れは第２Ｐ型層１９の中央に集中しており、第２Ｎ型層１８と第２Ｐ型層１９との境界面に近いＰＮ接合面近傍部分２１にはほとんど電流が流れない。したがって、半導体装置１１０をターンオンしたときに、支持体１１ａ，１１ｂが電流の流れを阻害することはない。
【００６８】
また、カソード電極端子１３およびアノード電極端子１４をシリコン基板２０に設ける手順は、概ね以下のようになる。すなわち、最初にシリコン基板２０の表面にあらかじめ支持体１１ａ，１１ｂおよびはんだ１２ａ，１２ｂを設けておく。次に、はんだ１２ａ上にカソード電極端子１３を載置するとともにはんだ１２ｂ上にアノード電極端子１４を載置する。そして、シリコン基板２０をリフロー炉に入れ、はんだ１２ａ，１２ｂを溶融してカソード電極端子１３およびアノード電極端子１４に付着させる。
【００６９】
ところで、はんだ１２ａ，１２ｂ上にカソード電極端子１３およびアノード電極端子１４を載置する際に、いずれかの方向に位置ずれした状態で載置される場合がある。しかし、半導体装置１１０においては、支持体１１ａ，１１ｂをあらかじめ設けているので、支持体１１ａ，１１ｂがこれらの電極端子を下方から支持して、電極端子が大きく傾いて電極端子とシリコン基板２０が接触することを防止できる。
【００７０】
以上のように、本発明の第１の実施の形態に係る半導体装置１１０は、支持体１１ａ，１１ｂを設けたことによって、カソード電極端子１３およびアノード電極端子１４をシリコン基板２０に設ける際に、これらの電極端子が大きく傾いてシリコン基板２０に接触した状態のままで設けられることを防止できる。また、支持体１１ａ，１１ｂは、シリコン基板２０の表面の電流が流れにくい部位に設けたので、半導体装置１１０をターンオンしたときに、支持体１１ａ，１１ｂが電流の流れを阻害することがない。
【００７１】
なお、支持体１１ａ，１１ｂを絶縁膜１５ａ，１５ｃおよび絶縁膜１５ｂ，１５ｄと同じ材質でかつ同じ高さ（厚さ）で形成することもできる。この場合には、支持体１１ａ，１１ｂと絶縁膜１５ａ，１５ｃおよび絶縁膜１５ｂ，１５ｄとを同じ工程で設けることが可能になるので、支持体１１ａ，１１ｂを設けるための特別な工程を必要としない。
【００７２】
なお、以上の実施の形態は、半導体装置１１０に対して板状の電極端子を設ける場合について説明したが、板状の電極端子に代えて、例えば板状体の片面に棒状体を設けたものなど、板状でない電極端子を設けることもできる。
【００７３】
次に、図２を用いて、本発明の第１の実施の形態に係る半導体装置１１０の製造方法を説明する。図２に示されるように、第１の実施の形態に係る半導体装置１１０は、以下の工程によって製造される。
【００７４】
（１）半導体装置（本体部分）の製造工程
まず、シリコン基板２０の一方の面に露出させて形成してなる第２Ｎ型層１８と、前記一方の面に露出させて形成するとともに前記第２Ｎ型層１８内に形成してなる第２Ｐ型層１９と、他方の面に露出させて形成してなる第１Ｎ型層１６と、を有する半導体装置（本体部分）を製造する（図示せず。）。
【００７５】
（２）絶縁膜形成工程
次に、前記第２Ｎ型層１８の縁辺またはその近傍に絶縁膜１５ｂ，１５ｄを形成し、前記第１Ｎ型層１６の縁辺またはその近傍に絶縁膜１５ａ，１５ｃを形成する（図２（ａ）参照。）。
【００７６】
（３）支持体形成工程
次に、前記第２Ｎ型層１８と前記第２Ｐ型層１９との境界またはその近傍に、支持体の上端が前記絶縁膜１５ｂ，１５ｄの上端よりも上方に位置するように前記一方の面から突出する支持体１１ｂを形成し、前記第１Ｎ型層１６に、支持体の上端が前記絶縁膜１５ａ，１５ｃの上端よりも上方に位置するように前記他方の面から突出する支持体１１ａを形成する（図２（ｂ）参照。）。
【００７７】
支持体１１ｂ，１１ａの製造は、メタルマスクによってガラス材料を含有するレジストを半導体装置（本体部分）にコートする。この後、半導体装置（本体部分）全体を焼成して、パターン化されたレジストをガラス化することにより行った。
【００７８】
（４）導電材塗布工程
次に、前記半導体装置の前記第２Ｎ型層１８および前記第２Ｐ型層１９上に前記支持体１１ｂの厚みよりも厚く導電材としてのはんだ１２ｂを塗布し、前記半導体装置の前記第１Ｎ型層１６上に前記支持体１１ａの厚みよりも厚くはんだ１２ａを塗布する（図示せず。）。
【００７９】
（５）リフロー工程
最後に、はんだ１２ｂ，１２ａ上にそれぞれアノード電極端子１４およびカソード電極端子１３を設けた状態でリフローを行い、前記第２Ｎ型層１８および前記第２Ｐ型層１９と前記アノード電極端子１４とを電気的に接続するとともに、前記第１Ｎ型層１６と前記カソード電極端子１３とを電気的に接続する（図２（ｃ）参照。）。
【００８０】
以上の製造工程を経て、本発明の第１の実施の形態に係る半導体装置１１０が製造される。第１の実施の形態に係る半導体装置の製造方法によれば、絶縁膜形成工程の後に支持体形成工程を追加するだけの比較的簡単な方法で、上記したように優れた効果を有する半導体装置を製造することができる。
【００８１】
［第２の実施の形態］
次に、図３を用いて、本発明の第２の実施の形態に係る半導体装置１２０の製造方法を説明する。図３に示されるように、第２の実施の形態に係る半導体装置１２０は、以下の工程によって製造される。
【００８２】
（１）半導体装置（本体部分）の製造工程
まず、第１の実施の形態と同様に半導体装置（本体部分）を製造する（図示せず。）。
【００８３】
（２）絶縁膜形成工程
次に、前記第２Ｎ型層１８の縁辺またはその近傍並びに前記第２Ｎ型層１８と前記第２Ｐ型層１９との境界またはその近傍に絶縁膜１５ｂ，１５ｄ，３０ｂを形成し、前記第１Ｎ型層１６の縁辺またはその近傍並びに前記第１Ｎ型層１６の中央部に絶縁膜１５ａ，１５ｃ，３０ａを形成する（図３（ａ）参照。）。
【００８４】
（３）支持体形成工程
次に、前記第２Ｎ型層１８と前記第２Ｐ型層１９との境界またはその近傍に形成された絶縁膜３０ｂ上に、第１の実施の形態と同様な方法で、ガラス層３１ｂを形成し、支持体１１ｂ２とする。同様に、前記第１Ｎ型層１６の中央部に形成された絶縁膜３０ａ上に、ガラス層３１ａを形成し、支持体１１ａ２とする（図３（ｂ）参照。）。
【００８５】
（４）導電材塗布工程
次に、前記半導体装置の前記第２Ｎ型層１８および前記第２Ｐ型層１９上に前記支持体１１ｂ２の厚みよりも厚くはんだ１２ｂを塗布し、前記半導体装置の前記第１Ｎ型層１６上に前記支持体１１ａ２の厚みよりも厚くはんだ１２ａを塗布する（図示せず。）。
【００８６】
（５）リフロー工程
最後に、はんだ１２ｂ，１２ａ上にそれぞれアノード電極端子１４およびカソード電極端子１３を設けた状態でリフローを行い、前記第２Ｎ型層１８および前記第２Ｐ型層１９と前記アノード電極端子１４とを電気的に接続するとともに、前記第１Ｎ型層１６と前記カソード電極端子１３とを電気的に接続する（図３（ｃ）参照。）。
【００８７】
以上の製造工程を経て、本発明の第２の実施の形態に係る半導体装置１２０が製造される。第２の実施の形態に係る半導体装置の製造方法は、第１の実施の形態に係る半導体装置の製造方法と同様の効果を有しているが、これに加えて、熱応力に強い構造を有する支持体１１ｂ２，１１ａ２を製造できるという効果を有している。
【００８８】
［第３の実施の形態］
次に、図４を用いて、本発明の第３の実施の形態に係る半導体装置１３０の製造方法を説明する。図４に示されるように、第３の実施の形態に係る半導体装置１３０は、以下の工程によって製造される。
【００８９】
（１）半導体装置（本体部分）の製造工程
まず、第１の実施の形態と同様に半導体装置（本体部分）を製造する（図示せず。）。
【００９０】
（２）絶縁膜形成工程
次に、前記第２Ｎ型層１８の縁辺またはその近傍に絶縁膜１５ｂ，１５ｄを形成し、前記第１Ｎ型層１６の縁辺またはその近傍に絶縁膜１５ａ，１５ｃを形成する（図４（ａ）参照。）。
【００９１】
（３）支持体形成工程
次に、前記第２Ｎ型層１８と前記第２Ｐ型層１９との境界またはその近傍に接着剤からなる層３２ｂを形成し（図４（ｂ）参照。）、この層３２ｂ上に、ガラス層３３ｂを形成し、支持体１１ｂ３とする（図４（ｃ）参照。）。同様に、前記第１Ｎ型層１６の中央部に接着剤からなる層３２ａを形成し（図４（ｂ）参照。）、この層３２ａ上に、ガラス層３３ａを形成し、支持体１１ａ３とする（図４（ｃ）参照。）。
【００９２】
（４）導電材塗布工程
次に、前記半導体装置の前記第２Ｎ型層１８および前記第２Ｐ型層１９上に前記支持体１１ｂ３の厚みよりも厚くはんだ１２ｂを塗布し、前記半導体装置の前記第１Ｎ型層１６上に前記支持体１１ａ３の厚みよりも厚くはんだ１２ａを塗布する（図示せず。）。
【００９３】
（５）リフロー工程
最後に、はんだ１２ｂ，１２ａ上にそれぞれアノード電極端子１４およびカソード電極端子１３を設けた状態でリフローを行い、前記第２Ｎ型層１８および前記第２Ｐ型層１９と前記アノード電極端子１４とを電気的に接続するとともに、前記第１Ｎ型層１６と前記カソード電極端子１３とを電気的に接続する（図４（ｄ）参照。）。
【００９４】
以上の製造工程を経て、本発明の第３の実施の形態に係る半導体装置１３０が製造される。第３の実施の形態に係る半導体装置の製造方法は、第１の実施の形態に係る半導体装置の製造方法と同様の効果を有しているが、これに加えて、比較的大面積の半導体装置に支持体を形成する場合に作業性がよいという効果を有している。
【００９５】
［第４の実施の形態］
次に、図５を用いて、本発明の第４の実施の形態に係る半導体装置１４０の製造方法を説明する。図５に示されるように、第４の実施の形態に係る半導体装置１４０は、以下の工程によって製造される。
【００９６】
（１）半導体装置（本体部分）の製造工程
まず、第１の実施の形態と同様に半導体装置（本体部分）を製造する（図示せず。）。
【００９７】
（２）絶縁厚膜形成工程
次に、前記半導体装置（本体部分）の一方の面全体に絶縁厚膜３４ｂを形成し、前記半導体装置（本体部分）の他方の面全体にも絶縁厚膜３４ａを形成する（図５（ａ）参照。）。
【００９８】
（３）支持体形成工程
次に、前記絶縁厚膜３４ｂの所定の位置を残してエッチングを行い、第２Ｎ型層１８の縁辺またはその近傍並びに前記第２Ｎ型層１８と前記第２Ｐ型層１９との境界またはその近傍に絶縁厚膜３５ｂ，３５ｄ，１１ｂ４を形成する。これによって、絶縁厚膜１１ｂ４は支持体１１ｂ４となる（図５（ｂ）参照。）。同様に、前記絶縁厚膜３４ａの所定の位置を残してエッチングを行い、前記第１Ｎ型層１６の縁辺またはその近傍並びに前記第１Ｎ型層１６の中央部に絶縁厚膜３５ａ，３５ｃ，１１ａ４を形成する。これによって、絶縁厚膜１１ａ４は支持体１１ａ４となる（図５（ｂ）参照。）。
【００９９】
その後、絶縁厚膜３５ｂ，３５ｄ，３５ａ，３５ｃについては、このままにすることもできるが、この部分だけ選択的にエッチングを行い膜厚を減ずることによって、これらの絶縁厚膜を薄膜状の絶縁膜１５ｂ，１５ｄ，１５ａ，１５ｃにすることもできる（図５（ｃ）参照。）。
【０１００】
（４）導電材塗布工程
次に、前記半導体装置の前記第２Ｎ型層１８および前記第２Ｐ型層１９上に前記支持体１１ｂ４の厚みよりも厚くはんだ１２ｂを塗布し、前記半導体装置の前記第１Ｎ型層１６上に前記支持体１１ａ４の厚みよりも厚くはんだ１２ａを塗布する（図示せず。）。
【０１０１】
（５）リフロー工程
最後に、はんだ１２ｂ，１２ａ上にそれぞれアノード電極端子１４およびカソード電極端子１３を設けた状態でリフローを行い、前記第２Ｎ型層１８および前記第２Ｐ型層１９と前記アノード電極端子１４とを電気的に接続するとともに、前記第１Ｎ型層１６と前記カソード電極端子１３とを電気的に接続する（図５（ｄ）参照。）。
【０１０２】
以上の製造工程を経て、本発明の第４の実施の形態に係る半導体装置１４０が製造される。第４の実施の形態に係る半導体装置の製造方法は、第１の実施の形態に係る半導体装置の製造方法と同様の効果を有しているが、これに加えて、絶縁膜と支持体とを同時に作り込めるという効果を有している。
【０１０３】
［第５の実施の形態］
次に、本発明の第５の実施の形態に係る半導体装置１５０について説明する。図６は、本発明の第５の実施の形態に係る半導体装置を示す平面図である。
【０１０４】
本発明の第５の実施の形態に係る半導体装置１５０は、図６に示すように、支持体１１ｂ５を第２Ｐ型層１９の領域内部の周辺域に設けている。なお、第５の実施の形態における支持体１１ｂ５は、半導体装置１５０をターンオンしたときに電流の流れに対する影響を少なくするために、第２Ｎ型層１８と第２Ｐ型層１９との境界のうち周側面２２とは反対側の部分の近傍に設けている。
【０１０５】
［第６の実施の形態］
次に、本発明の第６の実施の形態に係る半導体装置１６０について説明する。図７は本発明の第６の実施の形態に係る半導体装置を示す平面図である。
【０１０６】
本発明の第６の実施の形態に係る半導体装置１６０は、図７に示すように、支持体１１ｂ６を第２Ｎ型層１８の領域内部の周辺域に設けている。なお、第６の実施の形態における支持体１１ｂ６は、半導体装置１６０をターンオンしたときに電流の流れに対する影響少なくするために、第２Ｎ型層１８と第２Ｐ型層１９との境界のうち周側面２２とは反対側の部分の近傍に設けている。
【０１０７】
上記したように、本発明の第５および第６の実施の形態に係る半導体装置１５０，１６０によれば、支持体１１ｂ５，１１ｂ６を第２Ｎ型層１８と第２Ｐ型層１９との境界上以外の部位に設けるので、本発明の第１の実施の形態に係る半導体装置１１０よりもターンオン時の電流に対する影響がわずかに大きくなるが、支持体を設ける部位の自由度が大きくなる。よって、アノード電極端子１４の大きさ等の諸条件に応じて支持体を設ける部位を適宜設定できる。
【０１０８】
［第７の実施の形態］
次に、本発明の第７の実施の形態に係る半導体装置１７０について説明する。図８は、本発明の第７の実施の形態に係る半導体装置１７０を示す断面図である。図中の符号は、図１のものと同じである。図中、２３ａ，２３ｂは支持体であり、その他の符号は図１で用いたものと同じである。
【０１０９】
本発明の第７の実施の形態に係る半導体装置１７０は、図８に示すように、シリコン基板２０の表面に支持体を設けるのではなく、カソード電極端子１３およびアノード電極端子１４にそれぞれ支持体２３ａ，２３ｂを設けている。なお、支持体２３ａ，２３ｂの高さは、支持体１１ａ，１１ｂと同じ条件で設定することが好ましい。
【０１１０】
上記の本発明の第７の実施の形態に係る半導体装置１７０によれば、カソード電極端子１３およびアノード電極端子１４のシリコン基板と相対向する面にそれぞれ支持体２３ａ，２３ｂを設けるようにしたので、カソード電極端子１３またはアノード電極端子１４を設ける際に、これらの電極端子が傾いても、支持体２３ａ，２３ｂがシリコン基板２０の表面に当接してこれらの電極端子が一定程度以上傾くのを阻止する。また、はんだ１２ａ，１２ｂや絶縁膜１５ａ〜１５ｄを設ける工程を改変せずに、本発明の第１の実施の形態に係る半導体装置と同様の効果を奏する半導体装置を得ることができる。
【０１１１】
なお、上述の各実施の形態においては、支持体を函体状に形成するものとしたが、例えば円筒状、半球状など他の形状に形成しても良い。また、支持体をカソード電極端子およびアノード電極端子に対してそれぞれ１つずつ設けるものとしたが、半導体装置のターンオン時に電流の流れを阻害しないのであれば、双方またはいずれか一方の電極端子に対して支持体を２個、３個または４個など複数個設けて電極端子が傾きをより確実に抑えられるようにすることが好ましい。さらに、上述の各実施の形態は、サイリスタ型の半導体装置を例として取り上げたが、ＰＮ接合面上に支持体を形成することが可能なものであれば、例えばトライアックなど他の型の半導体装置であっても良い。
【０１１２】
［第８の実施の形態］
次に、本発明の第８の実施の形態に係る半導体装置１８０について説明する。図９は、本発明の第８の実施の形態に係る半導体装置１８０を示す図であり、（ａ）は半導体装置の平面図であり、（ｂ）は半導体装置のＡ−Ａ断面図である。
【０１１３】
第８の実施の形態に係る半導体装置１８０が第１の実施の形態に係る半導体装置１１０と異なるのは、その他方の面の構造である。すなわち、第１の実施の形態に係る半導体装置１１０における他方の面には、第１Ｎ型層１６が形成されているのに対して、第８の実施の形態に係る半導体装置１８０における他方の面には、第１Ｎ型層１６と、前記第１Ｎ型層内に形成してなる前記第３Ｐ型層２４とが形成されている。このため、第８の実施の形態に係る半導体装置１８０は、双方向サイリスタとなる。
【０１１４】
第８の実施の形態に係る半導体装置１８０は、一方の面においても他の面においても、第１の実施の形態に係る半導体装置１１０における一方の面と同じ構造を有しているため、第１の実施の形態に係る半導体装置１１０と同様の効果を有している。
【０１１５】
［第９の実施の形態］
次に、本発明の第９の実施の形態に係る半導体装置１９０について説明する。図１０は、本発明の第９の実施の形態に係る半導体装置１９０を示す図であり、（ａ）は半導体装置の平面図であり、（ｂ）は半導体装置のＡ−Ａ断面図である。
【０１１６】
第９の実施の形態に係る半導体装置１９０が第８の実施の形態に係る半導体装置１８０と異なるのは、半導体装置に含まれているサイリスタの数である。すなわち、第８の実施の形態に係る半導体装置１８０に含まれる双方向サイリスタが１個であるのに対して、第９の実施の形態に係る半導体装置１９０に含まれる双方向サイリスタは２個である。
【０１１７】
そして、そのため、第９の実施の形態に係る半導体装置１９０においては、その一方の面に２個の第２Ｎ型層１８が形成され，この２個の第２Ｎ型層１８の中にそれぞれ第２Ｐ型層１９が形成されている。
【０１１８】
第９の実施の形態に係る半導体装置１９０においては、この２個の第２Ｎ型層１８が対向する領域に支持体１１ｂ９が形成されている。そして、２個の第２Ｎ型層１８が対向する領域においては、元来電流の流れが少ないので、支持体１１ｂ９が電流の流れを妨げることが極力抑制された構造となっている。
【０１１９】
［第１０の実施の形態］
次に、本発明の第１０の実施の形態に係る半導体装置２００について説明する。図１１は、本発明の第１０の実施の形態に係る半導体装置２００を示す図であり、（ａ）は半導体装置の平面図であり、（ｂ）は半導体装置のＡ−Ａ断面図である。
【０１２０】
第１０の実施の形態に係る半導体装置２００が第９の実施の形態に係る半導体装置１９０と異なるのは、アノード電極１４の数である。すなわち、第９の実施の形態に係る半導体装置１９０に含まれるアノード電極１４が１個であるのに対して、第１０の実施の形態に係る半導体装置２００に含まれるアノード電極は２個である。
【０１２１】
これに対応して、第１０の実施の形態に係る半導体装置２００においては、２個の支持体１１ｂ１０が、２個の第２Ｎ型層１８が対向する領域に併設して形成されている。そして、この２個の第２Ｎ型層１８が対向する領域においては、元来電流の流れが少ないので、２個の支持体１１ｂ１０が電流の流れを妨げることが極力抑制された構造となっている。
【０１２２】
［第１１の実施の形態］
次に、本発明の第１１の実施の形態に係る半導体装置２１０について説明する。図１２は、本発明の第１１の実施の形態に係る半導体装置２１０を示す断面図であり、図１３は、本発明の第１１の実施の形態に係る半導体装置２１０を示す平面図である。図１３（ａ）は半導体装置の一方の面における平面図であり、（ｂ）は半導体装置の他方の面における平面図である。
【０１２３】
第１１の実施の形態に係る半導体装置２１０が第１の実施の形態に係る半導体装置１１０と異なるのは、一方の面において第２Ｐ型層１９が形成される位置と、支持体１１ｂ１１の位置と数である。すなわち、第１の実施の形態に係る半導体装置１１０においては第２Ｐ型層１９が半導体装置１１０の周側面２２に近づくように偏って形成されているのに対して、第１１の実施の形態に係る半導体装置２１０においては第２Ｐ型層１９は半導体装置２１０に形成された第２Ｎ型層１８の中央部に形成されている。また、第１の実施の形態に係る半導体装置１１０においては支持体１１ｂが前記第２Ｎ型層１８と前記第２Ｐ型層１９との境界に１個形成されているのに対して、第１１の実施の形態に係る半導体装置２１０においては支持体１１ｂ１１は第２Ｐ型層１９の周辺部に分散して４個形成されている。
【０１２４】
この場合にも、第２Ｐ型層１９の周辺部においては電流の流れが少ないので、支持体１１ｂ１１が電流の流れを妨げるのを極力抑えることができる。
【０１２５】
また、第１１の実施の形態に係る半導体装置２１０においては、他方の面においても、支持体１１ａ１１は、第１Ｎ型層１６と、第１Ｎ型層１６の周辺部に形成された第４Ｐ型層３６との境界部分に分散して４個形成されている。
【０１２６】
このため、この部分においても電流の流れが少ないので、支持体１１ａ１１が電流の流れを妨げるのを極力抑えることができる。
【０１２７】
また、第１１の実施の形態に係る半導体装置２１０においては、支持体１１ｂ１１，１１ａ１１の形状を円柱状としている。このため、リフロー工程においてボイドの発生を効果的に抑制することができる。
【０１２８】
［第１２の実施の形態］
次に、本発明の第１２の実施の形態に係る半導体装置２２０について説明する。図１４は、本発明の第１２の実施の形態に係る半導体装置２２０を示す平面図である。このうち図１４（ａ）は半導体装置の一方の面における平面図であり、図１４（ｂ）は半導体装置の他方の面における平面図である。
【０１２９】
第１２の実施の形態に係る半導体装置２２０が第１１の実施の形態に係る半導体装置２１０と異なるのは、支持体の数である。すなわち、第１１の実施の形態に係る半導体装置２１０においては支持体の数がそれぞれの面に４個形成されているのに対して、第１２の実施の形態に係る半導体装置２２０においては支持体の数がそれぞれの面に３個形成されている。
【０１３０】
このように、第１２の実施の形態においては、第１１の実施の形態の場合と支持体の個数が異なっているが、第１１の実施形態の場合と同様の効果が得られた。
【０１３１】
［第１３の実施の形態］
次に、本発明の第１３の実施の形態に係る半導体装置２３０について説明する。図１５は、本発明の第１３の実施の形態に係る半導体装置２３０を示す断面図であり、図１６は、本発明の第１３の実施の形態に係る半導体装置２３０の一方の面における平面図であり、図１７は、半導体装置２３０の他方の面における平面図である。なお、図１５に示されるように、第１３の実施の形態に係る半導体装置２３０においては、第１の実施の形態に係る半導体装置１１０とは基板の導電型が逆になっている。
【０１３２】
第１３の実施の形態に係る半導体装置２３０が第１の実施の形態に係る半導体装置１１０と異なるのは支持体の形成される位置である。すなわち、第１の実施の形態に係る半導体装置１１０においては支持体１１ｂが前記第２Ｎ型層１８と前記第２Ｐ型層１９との境界に形成されているのに対して、第１３の実施の形態に係る半導体装置２３０においては支持体１１ｂ１３は、第２Ｎ型層１１９の周囲部分に分散して複数個に形成されている。このうち１個は、第２Ｎ型層１１９におけるゲートに電位を与えるための領域１３７に対向する位置に形成されている。
【０１３３】
このように、第１３の実施の形態に係る半導体装置２３０は、第１の実施の形態に係る半導体装置１１０とは異なった位置に支持体１１ｂ１３が形成されているが、この部分においても、電流の流れが少ないので、支持体が電流の流れを妨げるのが極力抑制された構造となっている。
【０１３４】
また、第１３の実施の形態に係る半導体装置２３０においては、他方の面においても、支持体１１ａ１３が前記第１Ｐ型層１１６中に形成された第３Ｐ型層１３８の周囲部分に分散して複数個に形成されている。このように、第１３の実施の形態に係る半導体装置２３０は、他方の面においても、第１の実施の形態に係る半導体装置１１０とは異なった位置に支持体１１ａ１３が形成されているが、この部分においても、電流の流れが少ないので、支持体が電流の流れを妨げるのが極力抑制された構造となっている。
【０１３５】
なお、図１７中に（１１ａ１３'）で示された支持体が示されている。このように、電流の流れをあまり阻害しないように形成された小面積の支持体を、第３Ｐ型層１３８中に配置することもできる。
【０１３６】
また、第１３の実施の形態に係る半導体装置２３０においては、ゲートに電位を与えるための領域１３７内においても２個の支持体１１ｃが形成されている（図１６参照。）。
【０１３７】
［第１４の実施の形態］
次に、本発明の第１４の実施の形態に係る半導体装置２４０について説明する。図１８は、本発明の第１４の実施の形態に係る半導体装置２４０を示す断面図である。
【０１３８】
第１４の実施の形態に係る半導体装置２４０が第１３の実施の形態に係る半導体装置２３０と異なるのは、ゲート電位を与える領域１３７の位置である。すなわち、第１３の実施の形態に係る半導体装置２３０においてはゲート電位を与える領域１３７が半導体装置２３０の周縁部に形成されているのに対して、第１４の実施の形態に係る半導体装置２４０においてはゲート電位を与える領域１３７が半導体装置２４０の中央部に形成されている。
【０１３９】
このように、第１４の実施の形態に係る半導体装置２４０は、第１３の実施の形態に係る半導体装置２３０とは異なった位置にゲート電位を与える領域１３７が形成されているが、この場合にも、支持体１１ｂ１４は、もともと電流の流れが少ない部分である「第２Ｎ型層１１９とゲート電位を与える領域１３７との境界部分」に形成されているので、支持体が電流の流れを妨げるのが極力抑制された構造となっている。
【０１４０】
［第１５の実施の形態］
次に、本発明の第１５の実施の形態に係る半導体装置２５０について説明する。図１９は、本発明の第１５の実施の形態に係る半導体装置２５０を示す断面図である。
【０１４１】
第１５の実施の形態に係る半導体装置２５０は、半導体基体の一方の面に、互いに電気的に分離された複数の領域を有する半導体装置である。そして、半導体装置２５０においては、この複数の領域を電気的に分離するための素子分離領域４４上に支持体５１を設けてなることを特徴としている。
【０１４２】
このため、電極端子５０を導電材４９を介して半導体基体の導電領域に接続する際に、電極端子５０が位置ずれして傾いても、電極端子５０の下方に位置する支持体５１が電極端子５０を支持するので、電極端子５０の傾きを一定の範囲内に抑えることが可能になる。また、シリコン基板にそりうねりがあっても電極端子５０がシリコン基板に接触した状態で設けられることを極力防止することができる。また、素子分離領域４４上においては電流の流れが少ないので、支持体５１が電流の流れを妨げない。
【０１４３】
［第１６の実施の形態］
次に、本発明の第１６の実施の形態に係る半導体装置２６０について説明する。図２０は、本発明の第１６の実施の形態に係る半導体装置２６０を示す断面図である。
【０１４４】
第１６の実施の形態に係る半導体装置２６０は、図２０に示されるように、第１５の実施の形態に係る半導体装置２５０と基本的には同じ構造を有している。第１６の実施の形態に係る半導体装置２６０が第１５の実施の形態に係る半導体装置２５０と異なるのは、その素子分離構造の構造である。すなわち、第１５の実施の形態に係る半導体装置２５０における素子分離構造がＰＮ接合による素子分離構造４４であるのに対して、第１６の実施の形態に係る半導体装置２６０における素子分離構造はＳｉＯ２絶縁膜をＳＯＩのＩ層であるＳｉＯ２絶縁層５５まで埋め込むことによる素子分離構造５８である。
【０１４５】
このように、素子分離構造の構造は異なるが、第１６の実施の形態に係る半導体装置２６０は、この素子分離構造５８上に支持体６５が形成されてなる点は、第１５の実施の形態に係る半導体装置２５０と同じであり、第１５の実施の形態で得られるのと同様の効果が得られている。
【０１４６】
［第１７の実施の形態］
次に、本発明の第１７の実施の形態に係る半導体装置２７０について説明する。図２１は、本発明の第１７の実施の形態に係る半導体装置２７０を示す断面図である。第１７の実施の形態に係る半導体装置２７０は、図２１に示されるように、半導体基体の一方の面に、この半導体基体の厚さ方向に流れる電流のスイッチングを行う絶縁ゲートトランジスタが形成された電力制御用の半導体装置である。
【０１４７】
このような構造の半導体装置においても、前記絶縁ゲートトランジスタのゲート電極７１上に絶縁膜を介して支持体７２を設けるとともに、ソース領域６９，７０が形成されたＰウエル６７，６８上に支持体７３を設けることによって、以下の効果が得られている。
【０１４８】
すなわち、電極端子７６を導電材７５を介して半導体基体の導電領域に接続する際に、電極端子７６が位置ずれして傾いても、電極端子７６の下方に位置する支持体７２，７３が電極端子７６を支持するので、電極端子７６の傾きを一定の範囲内に抑えることが可能になる。また、シリコン基板にそりうねりがあっても電極端子７６がシリコン基板に接触した状態で設けられることを効果的に防止することができる。また、絶縁ゲート上においては電流の流れが少ないので、支持体７２は電流の流れを妨げない。さらにまた、Ｐウエル６７，６８は比較的面積が広いのでその電流の流れが少ない部分を選んで支持体７３を形成することにより、支持体７３が電流の流れを妨げないようにすることができる。
なお、第１７の実施の形態においては、支持体７３をＰウエル上に設けたが、電流の流れの少ない領域であればこれに限られず好適に設けることができる。例えば、半導体基体の非能動領域上に設けることもできる。
【０１４９】
また、半導体装置２７０の他方の面に設けられたドレイン領域６５上に支持体７７を設けることによって、以下の効果が得られている。
すなわち、電極端子７９を導電材７８を介して半導体基体のドレイン領域６５に接続する際に、電極端子７９が位置ずれして傾いても、電極端子７９の下方に位置する支持体７７が電極端子７９を支持するので、電極端子７９の傾きを一定の範囲内に抑えることが可能になる。また、シリコン基板にそりうねりがあっても電極端子７９がシリコン基板に接触した状態で設けられることを効果的に防止することができる。
【０１５０】
［第１８の実施の形態］
次に、本発明の第１８の実施の形態に係る半導体装置２８０について説明する。図２２は、本発明の第１８の実施の形態に係る半導体装置２８０を示す断面図である。第１８の実施の形態に係る半導体装置２８０は、図２２に示されるように、半導体基体８０がプリント基板９５に実装された電力制御用の半導体装置２８０である。
【０１５１】
この半導体装置２８０においては、半導体基体８０に形成されたドレイン電極部８１は、導電性接着剤８５を介してドレイン金属電極８６に接続されている。そして、このドレイン金属電極８６ははんだ８７を経てプリント基板９５のドレイン電極部８８に接続されている。また、半導体基体８０に形成されたソース電極部８２は、はんだ９１を介してプリント基板９５のソース電極部９３に接続されている。また、半導体基体８０に形成されたゲート電極部８３は、はんだ９２を介してプリント基板９５のゲート電極部９４に接続されている。
このような半導体装置２８０においても、半導体基体８０上の電流の流れを阻害しない部位に支持体を（図２２では、ドレイン電極部８１が形成された領域に支持体８４を、ソース電極部８２が形成された領域に支持体８９を、ゲート電極部８３が形成された領域に支持体９０を）設けることによって、以下の効果が得られている。
【０１５２】
すなわち、リフローを行う際に、プリント基板９５に半導体基体８０が傾いて設置されても、また、半導体基体８０に金属ドレイン電極８６が傾いて設置されても、これらの支持体８４，８９，９０の存在により、プリント基板９５と半導体基体８０との傾きや半導体基体８０と金属ドレイン電極８６との傾きを一定の範囲内に抑えることが可能になる。また、シリコン基板やプリント基板９５にそりうねりがあってもプリント基板９５上側のソース電極部９３、プリント基板９５上側のゲート電極部９４およびドレイン金属電極８６が半導体基体８０に接触した状態で設けられることを効果的に防止することができる。
【０１５３】
［第１９の実施の形態］
次に、本発明の第１９の実施の形態に係る半導体装置２９０について説明する。図２３は、本発明の第１９の実施の形態に係る半導体装置２９０を示す断面図である。第１９の実施の形態に係る半導体装置２９０は、図２３に示されるように、半導体基体８０がプリント基板９５に実装された電力制御用の半導体装置２９０である。
【０１５４】
第１９の実施の形態に係る半導体基体２９０が第１８の実施の形態に係る半導体装置２８０と異なるのは、支持体の構造である。すなわち、第１８の実施の形態に係る半導体装置２８０においては、支持体８４が導電性接着剤８５の厚みよりも薄く形成されており、その結果半導体基体８０にドレイン金属電極８６が正常に設置された場合には、支持体８４とドレイン金属電極８６とは接触しないのに対して、第１９の実施の形態に係る半導体装置２９０においては、支持体９６とドレイン金属電極８６とは常に接触している。言い換えると、第１９の実施の形態に係る半導体装置２９０においては、支持体９６は半導体基体８０とドレイン金属電極８６とのスペーサーとしての役割を果たしている。
【０１５５】
このような半導体装置２９０においては、ドレイン金属電極８６は常にスペーサーとしての支持体９６を介して半導体基体８０の一方の面と相対向することになるため、リフローを行う際に、半導体基体８０にドレイン金属電極８６が傾いて設置されることはなくなるという効果がある。
【０１５６】
［第２０の実施の形態］
次に、本発明の第２０の実施の形態に係る半導体装置３００について説明する。図２４は、本発明の第２０の実施の形態に係る半導体装置３００を示す断面図である。
【０１５７】
第２０の実施の形態に係る半導体装置３００は、第８の実施の形態に係る半導体基体１８０と類似している。第２０の実施の形態に係る半導体装置３００が第８の実施の形態に係る半導体基体１８０と異なるのは電極端子の構造である。すなわち、第８の実施の形態に係る半導体基体１８０においては、各電極端子１３，１４が平板形状をしているのに対して、第２０の実施の形態に係る半導体基体３００においては、各電極端子９７，９８は内面に凸部が形成されているとともにリード線がついている。
【０１５８】
このような半導体装置３００においても、実施形態８に係る半導体装置１８０の場合と同様の効果を有している。
【０１５９】
［第２１の実施の形態］
次に、本発明の第２１の実施の形態に係る半導体装置３１０について説明する。図２５は、本発明の第２１の実施の形態に係る半導体装置３１０を示す断面図である。第２１の実施の形態に係る半導体装置３１０は、図２５に示されるように、面実装型の半導体装置３１０である。
【０１６０】
この半導体装置３１０においては、Ｎ型領域３１６中にＰ型領域３１４が形成されたＰＮダイオード構造を有する半導体基体３１２が２個逆向きに直列接続された状態で樹脂モールド３３９によりモールドされている。これら２個の半導体基体３１２のＰ型領域３１４ははんだ３３０及び金属電極３３４を介して互いに接続されている。また、これら２個の半導体基体３１２のＮ型領域３１６は、それぞれ、はんだ３３２を介して別個の金属電極３３６，３３８に接続されている。
【０１６１】
第２１の実施の形態に係る半導体装置３１０においては、Ｐ型領域３１４の表面に支持体３２２が形成されており、Ｎ領域３１６の表面に支持体３２８が形成されている。このため、半導体基体３１２と金属電極３３４と金属電極３３６，３３８とを所定の位置関係で配置した状態でリフローを行う際に、半導体基体３１２と金属電極３３４とが傾いて設置されても、また、半導体基体３１２と金属電極３３６，３３８とが傾いて設置されても、支持体３２２，３２８の存在により、半導体基体３１２と金属電極３３４との傾きや半導体基体３１２と金属電極３３６，３３８との傾きを一定の範囲内に抑えることが可能になる。また、半導体基体３１２や金属電極３３４，３３６，３３８にそりうねりがあっても金属電極３３４，３３６，３３８が半導体基体３１２に接触した状態で設けられることを効果的に防止することができる。
【０１６２】
なお、以上の実施の形態において、はんだ以外の導電材、例えば導電性接着剤などを用いて電極端子を接合してもよい。導電性接着剤などを用いた場合、導電材において応力吸収が可能になる上に、低温で接合することが可能になる。また、支持体を接着剤でシリコン基板に接合してもよい。ここで用いる接着剤としては、等方導電性接着剤、異方導電性接着剤、耐熱性接着剤、リサイクル性接着剤などが好ましい。また、支持体に用いるガラス材料は、シリコン基板に近い熱膨張係数を有しているものが好ましく、耐熱衝撃性、被覆封着温度、電気的特性、ガラス中の電荷、密着性の点で優れているものが好ましく、加えて、半導体素子表面に悪影響を与えるアルカリ成分などの不純物を含まないものが好ましい。また、引っ張り強度、量産性、クラックの発生しにくさの点で優れているものが好ましい。さらに、支持体は、環境に優しい材料としてもよい。例えば、鉛フリーガラスなどが好ましい。
【０１６３】
以上詳述したように、本発明は、シリコン基板または電極端子に支持体を設けるようにしたので、シリコン基板に対して電極端子を設けるときに、電極端子が大きく傾いてシリコン基板に接触した状態で設けられることを防止できる。また、シリコン基板にそりうねりがあっても電極端子がシリコン基板に接触した状態で設けられることを防止することができる
【０１６４】
産業上の利用可能性
本発明の半導体装置は、半導体基体上または電極端子上に支持体を形成してなるので、「シリコン基板上に電極端子を設けるときに従来の製造装置を用いても、電極端子が大きく傾いてシリコン基板に接触した状態で設けられることを防止すること」を可能にするとともに、「シリコン基板等にそりうねりがあっても電極端子がシリコン基板に接触した状態で設けられることを防止すること」を可能にする。また、本発明の半導体装置においては、電流の流れが少ない部分（例えばＰＮ接合面上）に支持体を形成することもできる。このため、例えばＰＮ接合面を有するサイリスタやトライアック、ダイオード、ＭＯＳＦＥＴ、ＩＧＢＴ、ＧＴＯなどのパワー半導体装置を、半導体装置の性能を損なうことなく、歩留まりよく製造することが可能となる。
【図面の簡単な説明】
図１は、本発明の第１の実施の形態に係る半導体装置を示す説明図であり、（ａ）は半導体装置の平面図であり、（ｂ）は半導体装置のＡ−Ａ線断面図である。
図２は、本発明の第１の実施の形態に係る半導体装置の製造工程を説明するための図である。
図３は、本発明の第２の実施の形態に係る半導体装置の製造工程を説明するための図である。
図４は、本発明の第３の実施の形態に係る半導体装置の製造工程を説明するための図である。
図５は、本発明の第４の実施の形態に係る半導体装置の製造工程を説明するための図である。
図６は、本発明の第５の実施の形態に係る半導体装置を示す平面図である。
図７は、本発明の第６の実施の形態に係る半導体装置を示す平面図である。
図８は、本発明の第７の実施の形態に係る半導体装置を示す断面図である。
図９は、本発明の第８の実施の形態に係る半導体装置を示す説明図であり、（ａ）は半導体装置の平面図であり、（ｂ）は半導体装置のＡ−Ａ線断面図である。
図１０は、本発明の第９の実施の形態に係る半導体装置を示す説明図であり、（ａ）は半導体装置の平面図であり、（ｂ）は半導体装置のＡ−Ａ線断面図である。
図１１は、本発明の第１０の実施の形態に係る半導体装置を示す説明図であり、（ａ）は半導体装置の平面図であり、（ｂ）は半導体装置のＡ−Ａ線断面図である。
図１２は、本発明の第１１の実施の形態に係る半導体装置を示す断面図である。
図１３は、本発明の第１１の実施の形態に係る半導体装置を示す平面図であり、（ａ）は一方の面における平面図であり、（ｂ）は他方の面における平面図である。
図１４は、本発明の第１２の実施の形態に係る半導体装置を示す平面図であり、（ａ）は一方の面における平面図であり、（ｂ）は他方の面における平面図である。
図１５は、本発明の第１３の実施の形態に係る半導体装置を示す断面図である。
図１６は、本発明の第１３の実施の形態に係る半導体装置を示す一方の面における平面図である。
図１７は、本発明の第１３の実施の形態に係る半導体装置を示す他方の面における平面図である。
図１８は、本発明の第１４の実施の形態に係る半導体装置を示す断面図である。
図１９は、本発明の第１５の実施の形態に係る半導体装置を示す断面図である。
図２０は、本発明の第１６の実施の形態に係る半導体装置を示す断面図である。
図２１は、本発明の第１７の実施の形態に係る半導体装置を示す断面図である。
図２２は、本発明の第１８の実施の形態に係る半導体装置を示す断面図である。
図２３は、本発明の第１９の実施の形態に係る半導体装置を示す断面図である。
図２４は、本発明の第２０の実施の形態に係る半導体装置を示す断面図である。
図２５は、本発明の第２１の実施の形態に係る半導体装置を示す断面図である。
図２６は、従来技術に係るサイリスタ型の半導体装置を示す断面図であり、（ａ）は電極端子が正しく設けられた半導体装置の断面図であり、（ｂ）は電極端子がシリコン基板に接触して設けられた半導体装置の断面図である。
【図１】
0004035447.tif 000002
【図２】
0004035447.tif 000003
【図３】
0004035447.tif 000004
【図４】
0004035447.tif 000005
【図５】
0004035447.tif 000006
【図６】
0004035447.tif 000007
【図７】
0004035447.tif 000008
【図８】
0004035447.tif 000009
【図９】
0004035447.tif 000010
【図１０】
0004035447.tif 000011
【図１１】
0004035447.tif 000012
【図１２】
0004035447.tif 000013
【図１３】
0004035447.tif 000014
【図１４】
0004035447.tif 000015
【図１５】
0004035447.tif 000016
【図１６】
0004035447.tif 000017
【図１７】
0004035447.tif 000018
【図１８】
0004035447.tif 000019
【図１９】
0004035447.tif 000020
【図２０】
0004035447.tif 000021
【図２１】
0004035447.tif 000022
【図２２】
0004035447.tif 000023
【図２３】
0004035447.tif 000024
【図２４】
0004035447.tif 000025
【図２５】
0004035447.tif 000026
【図２６】
0004035447.tif 000027