(57)【特許請求の範囲】
【請求項１】
積層された複数の化合物半導体層を含み、光を生成する多層構造体を備える半導体発光素子であって、
前記多層構造体は、生成される前記光を発する光出射面を有しており、前記光に対して光学的に透明なガラス基板が、酸化シリコンからなる膜を介して前記光出射面に固定され、該酸化シリコンからなる膜が、前記多層構造体と前記ガラス基板とに直接接触し、
前記多層構造体は、前記複数の化合物半導体層として、順次に積層された第１導電型の第１分布ブラッグ反射器（ＤＢＲ）層、第１導電型の第１クラッド層、活性層、第２導電型の第２クラッド層、及び第２導電型の第２ＤＢＲ層を含み、
前記多層構造体には、前記第１ＤＢＲ層、前記第１クラッド層、前記活性層、前記第２クラッド層、及び前記第２ＤＢＲ層を含む所定の領域を囲むように絶縁化あるいは半絶縁化された電流狭窄領域が形成されており、
前記第１ＤＢＲ層は、前記第１クラッド層と前記酸化シリコンからなる膜との間に配置され、
前記多層構造体は、前記酸化シリコンからなる膜と前記第１ＤＢＲ層との間に位置すると共に前記酸化シリコンからなる膜と接触している第１導電型のコンタクト層を含み、
前記多層構造体における前記光出射面とは反対の面側には、前記電流狭窄領域に囲まれた前記所定の領域に電気的に接続された第１パッド電極と、前記コンタクト層に電気的に接続された第２パッド電極と、が配置され、
前記多層構造体は、前記光出射面とは反対の前記面から前記コンタクト層に達する開口により、前記電流狭窄領域と該電流狭窄領域に囲まれた前記所定の領域とを含む第１の部分と、前記第１の部分を囲むように前記第１の部分から隔てられた第２の部分と、に分離されており、
前記開口は、前記光出射方向から見て、前記第１の部分を囲んでおり、
前記第１パッド電極は、前記第１の部分上に配置され、
前記第２パッド電極は、前記第２の部分上に配置され且つ前記光出射方向から見て前記第１の部分を囲むように前記開口に配置されると共に、前記開口を通して前記コンタクト層に電気的に接続されている、半導体発光素子。
【請求項２】
前記第１パッド電極及び前記第２パッド電極上にそれぞれ配置されたバンプ電極を更に備える請求項１に記載の半導体発光素子。
【請求項３】
前記多層構造体は、並設された複数の前記第１の部分を有している、請求項１に記載の半導体発光素子。
【請求項４】
前記第２ＤＢＲ層上に設けられ、前記電流狭窄領域に囲まれた前記所定の領域を覆う光反射膜を更に備える請求項１に記載の半導体発光素子。
【請求項５】
前記ガラス基板は、表面及び裏面を有しており、
前記ガラス基板の表面は、前記酸化シリコンからなる膜に接触しており、
前記ガラス基板の裏面は、前記多層構造体から出射する光を受けるレンズ部を有している、請求項１〜４のいずれかに記載の半導体発光素子。
【請求項６】
前記レンズ部は、前記ガラス基板の裏面中の最も高い部分より窪んでいる、請求項５に記載の半導体発光素子。
【請求項７】
積層された複数の化合物半導体層を含み、光を生成する多層構造体を有する半導体発光素子の製造方法であって、
前記多層構造体は、前記複数の化合物半導体層として、第１導電型の第１分布ブラッグ反射器（ＤＢＲ）層、第１導電型の第１クラッド層、活性層、第２導電型の第２クラッド層、及び第２導電型の第２ＤＢＲ層を含んでおり、
表面及び裏面を有する半導体基板と、表面及び裏面を有し、生成される前記光に対して光学的に透明なガラス基板とを用意する工程と、
前記半導体基板の表面に前記第２ＤＢＲ層、前記第２クラッド層、前記活性層、前記第１クラッド層及び前記第１ＤＢＲ層を順次に積層する、及び、前記第１ＤＢＲ層を積層した後、前記多層構造体の最上部に位置する第１導電型のコンタクト層を形成する工程と、
前記多層構造体上に、酸化シリコンからなる膜を形成する工程と、
前記酸化シリコンからなる膜を前記ガラス基板の表面に直接融着して、前記多層構造体を前記ガラス板に固定する工程と、
前記多層構造体が前記ガラス基板に固定されたまま前記半導体基板を除去する工程と、
前記半導体基板を除去する前記工程の後に、前記第１ＤＢＲ層、前記第１クラッド層、前記活性層、前記第２クラッド層、及び前記第２ＤＢＲ層を含む所定の領域を囲むように絶縁化あるいは半絶縁化された電流狭窄領域を前記多層構造体中に形成する工程と、
前記多層構造体を、前記電流狭窄領域と該電流狭窄領域に囲まれた前記所定の領域とを含む第１の部分と、前記第１の部分を囲むように前記第１の部分から隔てられた第２の部分と、に分離する工程と、
前記第１の部分の上に第１パッド電極を形成しその第１パッド電極と前記所定の領域とを電気的に接続するとともに、前記第２の部分の上に第２パッド電極を形成し、その第２パッド電極と前記コンタクト層とを電気的に接続する工程と、を備え、
前記第１の部分及び前記第２の部分を分離する前記工程は、前記第１の部分及び前記第２の部分を隔てる開口を前記第１の部分を囲むように形成することを含んでおり、
前記第２パッド電極と前記コンタクト層とを電気的に接続する前記工程は、前記光出射方向から見て前記第１の部分を囲むように前記第２パッド電極を前記開口に形成し、前記開口を通して前記第２パッド電極と前記コンタクト層とを電気的に接続することを含んでいる、半導体発光素子の製造方法。
【請求項８】
前記半導体基板を除去する前記工程は、前記半導体基板をウェットエッチングにより除去する、請求項７に記載の半導体発光素子の製造方法。
【請求項９】
前記多層構造体を形成する前記工程の前に、上記ウェットエッチングを停止させるエッチング停止層を、そのエッチング停止層が前記半導体基板と前記多層構造体との間に配置されるように形成する工程と、
前記半導体基板を除去する前記工程の後に、前記エッチング停止層をウェットエッチングにより除去する工程と、
を更に備える請求項８に記載の半導体発光素子の製造方法。
【請求項１０】
前記第２ＤＢＲ層上に、前記電流狭窄領域に囲まれた前記所定の領域を覆う光反射膜を形成する工程を更に備える請求項７に記載の半導体発光素子の製造方法。
【請求項１１】
前記ガラス基板の裏面は、前記多層構造体から出射する光を受けるレンズ部を有している、請求項７に記載の半導体発光素子の製造方法。
【請求項１２】
前記レンズ部は、前記ガラス基板の裏面中の最も高い部分より窪んでいる、請求項１１に記載の半導体発光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体発光素子及びその製造方法に関する。
【背景技術】
【０００２】
近年、ＣＰＵの駆動周波数の高速化（例えば、１０ＧＨｚ以上）に伴い、システム装置内及び装置間の信号を光で伝送する光インターコネクション技術が着目されている。この光インターコネクション技術には、半導体受光素子及び半導体発光素子といった光半導体素子が用いられる。  【０００３】
基板と、基板の一方の主面上に積層された複数の化合物半導体層とを備え、基板の他方の主面から光を出射する、いわゆる裏面出射型の半導体発光素子が特開平２−１２８４８１号公報、特開平１０−２００２００号公報、及び特開平１１−４６０３８号公報に開示されている。これらの半導体発光素子では、下記の目的で、発光領域の下方に位置する基板中の部分を部分的に薄化するとともに、当該部分を囲むように基板厚みを維持した部分が形成されている。第１の目的は、基板の光吸収による光信号劣化あるいは消失を防ぐことである。第２の目的は、半導体発光素子を外部基板の上にワイヤボンディングあるいはバンプボンディングにより実装する際に、半導体発光素子がダメージを受ける、あるいは破損するのを防ぐことである。
【０００４】
しかしながら、上述の半導体発光素子では、基板厚みを維持した部分が存在することから、半導体発光素子の小型化には限界がある。特に、複数の発光部を並設して発光素子アレイを形成する場合、発光部間のピッチを狭くすることが困難なため、発光素子アレイのサイズが大きくならざるを得ない。
【発明の開示】
【０００５】
本発明は、十分な機械的強度を有し、小型化の可能な半導体発光素子及びその製造方法を提供することを目的とする。
【０００６】
一つの側面において、本発明は、多層構造体を備える半導体発光素子に関する。この多層構造体は、積層された複数の化合物半導体層を含んでおり、光を生成する。多層構造体は、その光を発する光出射面を有している。その光に対して光学的に透明なガラス基板が、酸化シリコンからなる膜を介して光出射面に固定されている。
【０００７】
多層構造体は、複数の化合物半導体層として、順次に積層された第１導電型の第１分布ブラッグ反射器（ＤＢＲ）層、第１導電型の第１クラッド層、活性層、第２導電型の第２クラッド層、及び第２導電型の第２ＤＢＲ層を含んでいてもよい。多層構造体は、第１ＤＢＲ層、第１クラッド層、活性層、第２クラッド層、及び第２ＤＢＲ層を部分的に含む多層領域と、その多層領域を囲み、絶縁化あるいは半絶縁化された電流狭窄領域とを有していてもよい。第１ＤＢＲ層は、第１クラッド層と酸化シリコンからなる膜との間に配置されていてもよい。
【０００８】
多層構造体は、酸化シリコンからなる膜と第１ＤＢＲ層との間に位置する第１導電型のコンタクト層を更に含んでいてもよい。
【０００９】
多層構造体は、多層領域を含む発光部と、第１ＤＢＲ層、第１クラッド層、活性層、第２クラッド層、及び第２ＤＢＲ層を部分的に含むパッド電極配置部と、を有していてもよい。半導体発光素子は、発光部上に配置され、多層領域に電気的に接続された第１パッド電極と、パッド電極配置部上に配置され、コンタクト層に電気的に接続された第２パッド電極と、を更に備えていてもよい。
【００１０】
第２パッド電極は、発光部とパッド電極配置部との間に形成された開口を通してコンタクト層に電気的に接続されていてもよい。また、半導体発光素子は、第１パッド電極及び第２パッド電極上にそれぞれ配置されたバンプ電極を更に備えていてもよい。
【００１１】
多層構造体は、並設された複数の発光部を有していてもよい。
【００１２】
半導体発光素子は、第２ＤＢＲ層上に設けられ、多層領域を覆う光反射膜を更に備えていてもよい。
【００１３】
ガラス基板は、表面及び裏面を有しており、ガラス基板の表面は、酸化シリコンからなる膜に接触しており、ガラス基板の裏面は、多層構造体から出射する光を受けるレンズ部を有していてもよい。レンズ部は、ガラス基板の最下面より窪んでいてもよい。
【００１４】
別の側面において、本発明は、多層構造体を有する半導体発光素子の製造方法に関する。多層構造体は、積層された複数の化合物半導体層を含んでおり、光を生成する。本発明に係る方法は、表面及び裏面を有する半導体基板と、表面及び裏面を有し、生成される光に対して光学的に透明なガラス基板とを用意する工程と、半導体基板の表面に多層構造体を形成する工程と、多層構造体上に、酸化シリコンからなる膜を形成する工程と、酸化シリコンからなる膜をガラス基板の表面に融着して、多層構造体をガラス板に固定する工程と、多層構造体がガラス基板に固定されたまま半導体基板を除去する工程とを備えている。
【００１５】
半導体基板を除去する工程は、半導体基板をウェットエッチングにより除去してもよい。
【００１６】
多層構造体を形成する工程の前に、上記ウェットエッチングを停止させるエッチング停止層を、そのエッチング停止層が半導体基板と多層構造体との間に配置されるように形成する工程と、半導体基板を除去する工程の後に、エッチング停止層をウェットエッチングにより除去する工程と、を更に備えていてもよい。
【００１７】
多層構造体は、複数の化合物半導体層として、第１導電型の第１分布ブラッグ反射器（ＤＢＲ）層、第１導電型の第１クラッド層、活性層、第２導電型の第２クラッド層、及び第２導電型の第２ＤＢＲ層を含んでいてもよい。多層構造体を形成する工程は、半導体基板の表面に第２ＤＢＲ層、第２クラッド層、活性層、第１クラッド層及び第１ＤＢＲ層を順次に積層することを含んでいてもよい。
【００１８】
多層構造体を形成する工程は、第１ＤＢＲ層を積層した後、多層構造体の最上部に位置する第１導電型のコンタクト層を形成することを更に含んでいてもよい。
【００１９】
半導体基板を除去する工程の後、第１ＤＢＲ層、第１クラッド層、活性層、第２クラッド層、及び第２ＤＢＲ層を部分的に含む多層領域を囲み、絶縁化あるいは半絶縁化された電流狭窄領域を多層構造体中に形成する工程と、多層領域を含む発光部と、第１ＤＢＲ層、第１クラッド層、活性層、第２クラッド層、及び第２ＤＢＲ層を部分的に含むパッド電極配置部とを形成する工程と、発光部の上に第１パッド電極を形成し、その第１パッド電極と多層領域とを電気的に接続するとともに、パッド電極配置部の上に第２パッド電極を形成し、その第２パッド電極とコンタクト層とを電気的に接続する工程と、を更に備えていてもよい。
【００２０】
発光部及びパッド電極配置部を形成する工程は、発光部及びパッド電極配置部の間に開口を形成することを含んでいてもよい。第２パッド電極とコンタクト層とを電気的に接続する工程は、その開口を通して第２パッド電極とコンタクト層とを電気的に接続してもよい。
【００２１】
本発明に係る方法は、第２ＤＢＲ層上に、多層領域を覆う光反射膜を形成する工程を更に備えていてもよい。
【００２２】
ガラス基板の裏面は、多層構造体から出射する光を受けるレンズ部を有していてもよい。レンズ部は、ガラス基板の最下面より窪んでいてもよい。  
【００２３】
本発明の前記及び他の目的と新規な特徴は、以下の説明を添付図面と併せて読むことにより、より完全に明らかになる。ただし、図面は単なる例示に過ぎず、本発明の技術的範囲を限定するものではない。
【図面の簡単な説明】
【００２４】
【図１】第１実施形態に係る半導体発光素子を示す概略平面図である。
【図２】図１におけるII-II線に沿った概略断面図である。
【図３】第１実施形態に係る半導体発光素子の製造工程を示す概略断面図である。
【図４】第１実施形態に係る半導体発光素子の製造工程を示す概略断面図である。
【図５】第１実施形態に係る半導体発光素子の製造工程を示す概略断面図である。
【図６】第１実施形態に係る半導体発光素子の製造工程を示す概略断面図である。
【図７】第１実施形態に係る半導体発光素子の製造工程を示す概略断面図である。
【図８】第１実施形態に係る半導体発光素子の製造工程を示す概略断面図である。
【図９】第１実施形態に係る半導体発光素子の製造工程を示す概略断面図である。
【図１０】第１実施形態に係る半導体発光素子の製造工程を示す概略断面図である。
【図１１】第２実施形態に係る半導体発光素子を示す概略断面図である。
【図１２】第２実施形態に係る半導体発光素子の製造工程を示す概略断面図である。
【図１３】第２実施形態に係る半導体発光素子の製造工程を示す概略断面図である。
【図１４】第２実施形態に係る半導体発光素子の製造工程を示す概略断面図である。
【図１５】本実施形態に係る半導体発光素子アレイを示す概略断面図である。
【図１６】本実施形態に係る半導体発光素子アレイを示す概略断面図である。
【図１７】本実施形態に係る半導体発光素子アレイを示す概略平面図である。
【図１８】本実施形態に係る半導体発光素子アレイを示す概略平面図である。
【図１９】本実施形態に係る光インターコネクションシステムの構成を示す概略図である。
【発明を実施するための最良の形態】
【００２５】
本発明の実施形態に係る半導体発光素子について図面を参照して説明する。同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。【００２６】
第１実施形態
図１は、第１実施形態に係る半導体発光素子を示す概略平面図である。図２は、図１におけるII-II線に沿った概略断面図である。【００２７】
半導体発光素子ＬＥ１は、多層構造体ＬＳと、ガラス基板１とを備えている。この半導体発光素子ＬＥ１は、ガラス基板１側から光を発する裏面出射型の垂直共振器型面発光レーザ（ＶＣＳＥＬ：Vertical Cavity Surface Emitting Laser）である。半導体発光素子ＬＥ１は、例えば波長帯０．８５μｍの近距離光通信用発光素子である。【００２８】
多層構造体ＬＳは、順次に積層されたｐ型（第１導電型）のコンタクト層３、ｐ型の第１分布ブラッグ反射器（Distributed Bragg Reflector：ＤＢＲ）層４、ｐ型の第１クラッド層５、活性層６、ｎ型（第２導電型）の第２クラッド層７、及びｎ型の第２ＤＢＲ層８を含んでいる。多層構造体ＬＳは電圧が印加されることにより光を生成し、その光を最下面である光出射面６２から出射する。光出射面６２には、膜１０を介してガラス基板１が固定されている。ガラス基板１は、その厚みが０．３ｍｍ程度であり、多層構造体ＬＳで生成される光に対して光学的に透明である。膜１０は、多層構造体ＬＳの第１ＤＢＲ層４（コンタクト層３）側に形成される。膜１０は、酸化シリコン（ＳｉＯ２）からなり、その厚みが０．１μｍ程度である。コンタクト層３は、膜１０と第１ＤＢＲ層４との間に位置する。【００２９】
多層構造体ＬＳは、発光部１１と、パッド電極配置部３１とを有している。発光部１１及びパッド電極配置部３１は、コンタクト層３の上に、互いに分離されて配置されている。発光部１１とパッド電極配置部３１との間には、開口１３が形成される。開口１３の底は、コンタクト層３に達している。【００３０】
発光部１１は、ｐ型の第１ＤＢＲ層４ａ、ｐ型の第１クラッド層５ａ、活性層６ａ、ｎ型の第２クラッド層７ａ、及びｎ型の第２ＤＢＲ層８ａを含み、開口１３によってパッド電極配置部３１から隔てられている。発光部１１には、絶縁化あるいは半絶縁化された電流狭窄領域１１ａが形成されている。電流狭窄領域１１ａは、第１クラッド層５ａ、活性層６ａ、第２クラッド層７ａ、及び第２ＤＢＲ層８ａの各々の一部を含む多層領域１２を囲むように配置されている。電流狭窄領域１１ａは、発光部１１における第２ＤＢＲ層８ａから、第１ＤＢＲ層４ａと第１クラッド層５ａとの境界付近にまで及んでいる。【００３１】
発光部１１の表面には、絶縁膜１９が形成されている。絶縁膜１９は、例えばＳｉＮＸからなり、厚みが０．２μｍ程度である。【００３２】
発光部１１では、活性層６ａを挟む第１ＤＢＲ層４ａと第２ＤＢＲ層８ａとによって垂直共振器が構成される。また、発光部１１では、電流狭窄領域１１ａによって、活性層６ａへ供給される電流が狭窄され、発光する領域が制限される。すなわち、発光部１１において電流狭窄領域１１ａの内側に位置する上記の多層領域１２、特に第１ＤＢＲ層４ａと第２ＤＢＲ層８ａとで挟まれる第１クラッド層５ａ、活性層６ａ及び第２クラッド層７ａが発光領域１１ｂとして機能することとなる。【００３３】
発光部１１の表面には、ｎ側電極（カソード）１５が配置されている。このｎ側電極１５は、絶縁膜１９に形成されたコンタクトホール１９ａを通して、第２ＤＢＲ層８ａのうち多層領域１２中に含まれる部分と電気的に接続されている。ｎ側電極１５は、ＡｕＧｅ／Ｎｉ／Ａｕの積層体からなり、その厚みは１．０μｍ程度である。【００３４】
発光部１１の上方において絶縁膜１９の上には、ｎ側パッド電極２３（第１パッド電極）が配置されている。ｎ側パッド電極２３は、Ｔｉ／Ｐｔ／Ａｕの積層体からなり、その厚みは２μｍ程度である。ｎ側パッド電極２３上には、図２に示されるように、バンプ電極４１が設けられている。【００３５】
ｎ側電極１５とｎ側パッド電極２３とは、配線電極２５により電気的に接続されている。これにより、第２ＤＢＲ層８ａにおいて電流狭窄領域１１ａの内側に位置する部分は、ｎ側電極１５及び配線電極２５を介してｎ側パッド電極２３及びバンプ電極４１に電気的に接続される。すなわち、カソード側の電極の取り出しは、ｎ側電極１５、ｎ側パッド電極２３、配線電極２５及びバンプ電極４１により実現される。【００３６】
配線電極２５は、発光部１１の上方においてｎ側電極１５及び絶縁膜１９の上に配置されている。配線電極２５は、Ｔｉ／Ｐｔ／Ａｕの積層体からなり、その厚みは２μｍ程度である。配線電極２５は、その一部が多層領域１２及び発光領域１１ｂの上方に位置するように形成されており、その部分は光反射膜として機能する。なお、配線電極２５とは別に光反射膜を設けてもよい。【００３７】
パッド電極配置部３１は、ｐ型の第１ＤＢＲ層４ｂ、ｐ型の第１クラッド層５ｂ、活性層６ｂ、ｎ型の第２クラッド層７ｂ、及びｎ型の第２ＤＢＲ層８ｂを含んでおり、開口１３によって発光部１１から隔てられている。図１に示されるように、パッド電極配置部３１は、光出射方向から見て、発光部１１を囲むように形成されている。パッド電極配置部３１の表面にも、発光部１１と同じく、絶縁膜１９が形成されている。【００３８】
開口１３には、ｐ側電極１７が配置されている。このｐ側電極１７は、絶縁膜１９に形成されたコンタクトホール１９ｂを通して、コンタクト層３と電気的に接続されている。ｐ側電極１７はＣｒ／Ａｕの積層体からなり、その厚みは１．０μｍ程度である。【００３９】
パッド電極配置部３１の上方において絶縁膜１９の上には、ｐ側パッド電極３３（第２パッド電極）が配置されている。ｐ側パッド電極３３は、Ｔｉ／Ｐｔ／Ａｕの積層体からなり、その厚みは２μｍ程度である。ｐ側パッド電極３３は、ｐ側電極１７と接続されるように形成される。ｐ側パッド電極３３にも、ｎ側パッド電極２３と同じく、バンプ電極４１が設けられる。ｎ側パッド電極２３及びｐ側パッド電極３３のガラス基板１からの高さは、ほぼ同じである。【００４０】
ｐ側電極１７とｐ側パッド電極３３とは電気的に接続されている。これにより、第１ＤＢＲ層４ａは、コンタクト層３及びｐ側電極１７を通してｐ側パッド電極３３及びバンプ電極４１に電気的に接続される。すなわち、アノード側の電極の取り出しは、コンタクト層３、ｐ側電極１７、ｐ側パッド電極３３及びバンプ電極４１により実現される。【００４１】
コンタクト層３は、化合物半導体層であって、例えばキャリア濃度が１×１０１９／ｃｍ３程度のＧａＡｓからなる。コンタクト層３の厚みは０．２μｍ程度である。なお、コンタクト層３は、バッファ層としても機能する。【００４２】
第１ＤＢＲ層４（４ａ，４ｂ）は、組成が異なる複数の化合物半導体層を交互に積層した構造を有するミラー層である。第１実施形態において、第１ＤＢＲ層４（４ａ，４ｂ）は、ノンドープのＡｌＡｓ層上に、キャリア濃度が１×１０１８／ｃｍ３程度のＡｌＧａＡｓ（Ａｌ組成０．９）層とキャリア濃度が１×１０１８／ｃｍ３程度のＡｌＧａＡｓ（Ａｌ組成０．２）層とが交互に２０層ずつ積層されることにより構成されている。ＡｌＡｓ層の厚みは０．１μｍ程度である。各ＡｌＧａＡｓ（Ａｌ組成０．９）層の厚みは０．０４μｍ程度であり、各ＡｌＧａＡｓ（Ａｌ組成０．２）層の厚みは０．０２μｍ程度である。【００４３】
第１クラッド層５（５ａ，５ｂ）は、化合物半導体層であって、例えばキャリア濃度が１×１０１８／ｃｍ３程度のＡｌＧａＡｓからなる。第１クラッド層５（５ａ，５ｂ）の厚みは０．１μｍ程度である。【００４４】
活性層６（６ａ，６ｂ）は、異なる化合物半導体層が交互に積層された構造を有する多重量子井戸（ＭＱＷ：Multiple Quantum Well）活性層である。本実施形態において、活性層６（６ａ，６ｂ）は、ＡｌＧａＡｓ層とＧａＡｓ層とが交互に３層ずつ積層されることにより構成されている。各ＡｌＧａＡｓ層の厚みは０．１μｍ程度であり、各ＧａＡｓ層の厚みは０．０５μｍ程度である。【００４５】
第２クラッド層７（７ａ，７ｂ）は、化合物半導体層であって、例えばキャリア濃度が１×１０１８／ｃｍ３程度のＡｌＧａＡｓからなる。第２クラッド層７（７ａ，７ｂ）の厚みは０．１μｍ程度である。【００４６】
第２ＤＢＲ層８（８ａ，８ｂ）は、第１ＤＢＲ層４（４ａ，４ｂ）と同じく、組成が異なる複数の化合物半導体層を交互に積層した構造を有するミラー層である。本実施形態において、第２ＤＢＲ層８（８ａ，８ｂ）は、キャリア濃度が１×１０１８／ｃｍ３程度のＡｌＧａＡｓ（Ａｌ組成０．９）層とキャリア濃度が１×１０１８／ｃｍ３程度のＡｌＧａＡｓ（Ａｌ組成０．２）層とが交互に３０層ずつ積層され、その上にノンドープのＧａＡｓ層が積層されることにより構成されている。各ＡｌＧａＡｓ（Ａｌ組成０．９）層の厚みは０．０４μｍ程度であり、各ＡｌＧａＡｓ（Ａｌ組成０．２）層の厚みは０．０２μｍ程度である。ＧａＡｓ層はバッファ層として機能し、その厚みは０．１μｍ程度である。【００４７】
二つのバンプ電極４１を介してｎ側パッド電極２３及びｐ側パッド電極３３間に十分な電圧が印加され、素子ＬＥ１中に電流が流れると、発光領域１１ｂで光が生成されることとなる。【００４８】
以下では、半導体発光素子ＬＥ１の製造方法について、図３〜図１０を参照して説明する。図３〜図１０は、第１実施形態に係る半導体発光素子の製造方法を説明するための図であり、半導体発光素子の縦断面を示している。本製造方法では、以下の工程（１）〜（９）を順次に実行する。【００４９】
工程（１）
まず、半導体基板５１を用意する。半導体基板５１は、例えば、その厚みが３００〜５００μｍであり、キャリア濃度が１×１０１８／ｃｍ３程度のｎ型ＧａＡｓからなる。半導体基板５１の一方の主面（表面）７４上に、有機金属化学気相蒸着（ＭＯＣＶＤ）法又は分子線成長（ＭＢＥ）法等により、エッチング停止層５３、ｎ型の第２ＤＢＲ層８、ｎ型の第２クラッド層７、活性層６、ｐ型の第１クラッド層５、ｐ型の第１ＤＢＲ層４、及びｐ型のコンタクト層３を順次に成長させて、積層する（図３参照）。【００５０】
エッチング停止層５３は、ノンドープのＡｌＧａＡｓ（Ａｌ組成０．５）からなり、その厚みは１．０μｍ程度である。エッチング停止層５３は、半導体基板５１と第２ＤＢＲ層８との間に位置するように形成されることとなる。エッチング停止層５３のＡｌ組成比は０．４以上とするのが好ましい。これは、このＡｌ０．５Ｇａ０．５Ａｓは、後述するＧａＡｓをエッチングする際に使用されるエッチング液によってエッチングされにくいためである。【００５１】
工程（２）
次に、プラズマ化学気相蒸着（Plasma Chemical Vapor Deposition：ＰＣＶＤ）法により、コンタクト層３の上に膜１０を形成する（図３参照）。【００５２】
以上の工程（１）及び（２）により、多層構造体ＬＳ、エッチング停止層５３及び膜１０が半導体基板５１の表面７４上に形成されることとなる。【００５３】
工程（３）
次に、多層構造体ＬＳ、エッチング停止層５３及び膜１０が形成された半導体基板５１とガラス基板１とを接着する（図４参照）。まず、ガラス基板１を用意し、当該ガラス基板１の一方の主面（表面）７１を清浄化する。次に、ガラス基板１の清浄化された表面７１と半導体基板５１上の最上膜１０とが接触するように、ガラス基板１と半導体基板５１とを重ね合わせる。重ね合わせたガラス基板１と半導体基板５１を加圧及び加熱し、両基板１及び５１を互いに融着させて貼り合わせる。【００５４】
具体的には、重ね合わせたガラス基板１と半導体基板５１に加える圧力は約９８ｋＰａであり、加熱温度は５００〜７００℃が好ましい。半導体基板５１上の最上膜１０は酸化シリコンより成るので、このような条件で加圧及び加熱を行うことにより、最上膜１０がガラス基板１の表面７１に融着し、多層構造体ＬＳがガラス基板１に接着される。【００５５】
なお、この貼り合わせ工程を実施するに際しては、ガラス基板１の表面７１ばかりではなく、半導体基板５１上の最上膜１０も清浄であることが望ましい。そのためには、例えば、最上膜１０を形成したＰＣＶＤ装置から半導体基板５１を取り出した直後に融着作業を行うなどの工夫をするとよい。【００５６】
また、使用するガラス基板は、ＧａＡｓの熱膨張係数に近い熱膨張係数を有することが好ましい。これにより、加熱後の冷却工程において、熱膨張係数の差により半導体基板５１とガラス基板１との間に生じる応力を極力、低減でき、応力に起因する接着強度の低下及び結晶欠陥の発生を最小限に抑えることができる。【００５７】
工程（４）
次に、半導体基板５１を除去する。ガラス基板１と半導体基板５１とが貼り合わされた後には、ガラス基板１の反対側において、半導体基板５１の他方の主面（裏面）７３が露出している。この工程では、半導体基板５１の裏面７３側からエッチングを行い、半導体基板５１及びエッチング停止層５３を除去する（図５参照）。【００５８】
具体的には、まず、エッチング停止層５３に対しエッチング速度の遅いエッチング液を用いて、半導体基板５１を除去する。次に、第２ＤＢＲ層８中のＧａＡｓ層に対してエッチング速度の遅いエッチング液を用いて、エッチング停止層５３を除去する。これにより、多層構造体ＬＳを表面７１上に搭載したガラス基板１が得られる。【００５９】
使用するエッチング液としては、アンモニア水（ＮＨ４ＯＨ）と過酸化水素水（Ｈ２Ｏ２）との混合溶液（ＮＨ４ＯＨ水：Ｈ２Ｏ２水＝１：５）、及び塩酸（ＨＣｌ）が好ましい。まず、貼り合わされたガラス基板１と半導体基板５１とをＮＨ４ＯＨ水とＨ２Ｏ２水との混合溶液に浸す。これにより、半導体基板５１は裏面側よりエッチングされていく。エッチングが進み、半導体基板５１が除去されてしまうと、エッチング液中でエッチング停止層５３が露出する。エッチング停止層５３(Ａｌ０．５Ｇａ０．５Ａｓ)は、このエッチング液に対する耐性が高いので、エッチング速度が非常に遅くなる。したがって、エッチング停止層５３が露出したときにエッチングは自動的に停止する。このようにして、まず、半導体基板５１が除去される。【００６０】
続いて、エッチング停止層５３及び多層構造体ＬＳ等が残ったガラス基板１をＮＨ４ＯＨ水とＨ２Ｏ２水との混合溶液から取り出し、水洗、乾燥した後に、塩酸（ＨＣｌ）液に浸す。エッチング速度を速くするためにＨＣｌ液を予め５０℃程度に加熱しておくことが好ましい。ＧａＡｓはＨＣｌではほとんどエッチングされないので、今度はエッチング停止層５３のみがエッチングされ、第２ＤＢＲ層８のＧａＡｓ層が露出したときにエッチングが自動的に停止する。このようにして、エッチング停止層５３が除去される。なお、エッチングの代わりに、化学機械研磨（ＣＭＰ）によって半導体基板５１及びエッチング停止層５３を除去してもよい。【００６１】
工程（５）
次に、第２ＤＢＲ層８上にレジスト膜５５を形成する。レジスト膜５５は、電流狭窄領域１１ａに対応する位置に開口５６を有するようにパターニングされる。その後、パターニングされたレジスト膜５５をマスクとして使用し、イオン注入装置によってプロトン（Ｈ＋）を多層構造体ＬＳに打ち込む。プロトンは、第１ＤＢＲ層４と第１クラッド層５との境界付近まで打ち込まれる。プロトンが打ち込まれた領域は半絶縁化し、その結果、電流狭窄領域１１ａが形成されることとなる（図６参照）。なお、プロトンの代わりに、酸素イオン（Ｏ２−）や鉄イオン（Ｆｅ３＋）を用いてもよい。この後、レジスト膜５５を除去する。【００６２】
工程（６）
次に、第２ＤＢＲ層８上にレジスト膜５７を形成する。レジスト膜５７は、開口１３を形成すべき位置に開口５８を有するようにパターニングされる。その後、パターニングされたレジスト膜５７をマスクとして使用し、コンタクト層３が露出するまで多層構造体ＬＳをエッチング（本実施形態ではウェットエッチング）する。これにより、開口１３が形成され、発光部１１及びパッド電極配置部３１が互いに電気的に分離される（図７参照）。すなわち、発光部１１が、第１ＤＢＲ層４ａ、第１クラッド層５ａ、活性層６ａ、第２クラッド層７ａ、及び第２ＤＢＲ層８ａを含み、パッド電極配置部３１が、第１ＤＢＲ層４ｂ、第１クラッド層５ｂ、活性層６ｂ、第２クラッド層７ｂ、及び第２ＤＢＲ層８ｂを含むこととなる。使用するエッチング液としては、過酸化水素水及び塩酸（ＨＣｌ）が好ましい。この後、レジスト膜５７を除去する。【００６３】
工程（７）
次に、ＰＣＶＤ法により、第２ＤＢＲ層８の表面にＳｉＮＸからなる絶縁膜１９を形成する。次いで、ｐ側電極１７に対応する位置に開口を有するレジスト膜（図示せず）を絶縁膜１９上に形成する。このレジスト膜をマスクとして使用し、バッファドフッ酸（ＢＨＦ）を用いて絶縁膜１９の一部を除去することにより、コンタクトホール１９ｂを形成する（図８参照）。続いて、レジスト膜を除去する。【００６４】
次に、開口１３に対応する位置に開口を有するレジスト膜（図示せず）を絶縁膜１９上に再度形成する。そして、開口１３の形成によって露出したコンタクト層３上に、このレジスト膜をマスクとして使用する蒸着とリフトオフ法とによって、Ｃｒ／Ａｕからなるｐ側電極１７を形成する（図８参照）。続いて、レジスト膜を除去する。【００６５】
工程（８）
次に、ｎ側電極１５に対応する位置に開口を有するレジスト膜（図示せず）を形成する。そして、このレジスト膜をマスクとして使用して絶縁膜１９をＢＨＦにより除去し、絶縁膜１９にコンタクトホール１９ａを形成する（図９参照）。続いて、上記レジスト膜を除去する。【００６６】
次に、ｎ側電極１５を形成すべき位置に開口を有するようにレジスト膜を再度形成し直し、そのレジスト膜をマスクとして使用して、蒸着とリフトオフ法とにより、ＡｕＧｅ／Ｎｉ／Ａｕからなるｎ側電極１５を第２ＤＢＲ層８ａ上に形成する（図９参照）。続いて、レジスト膜を除去する。【００６７】
工程（９）
次に、ｎ側パッド電極２３、配線電極２５及びｐ側パッド電極３３に対応する位置に開口を有するレジスト膜（図示せず）を形成する。そして、このレジスト膜をマスクとして使用し、リフトオフ法により、Ｔｉ／Ｐｔ／Ａｕからなるｎ側パッド電極２３、配線電極２５及びｐ側パッド電極３３を形成する（図１０参照）。このとき、配線電極２５は発光領域１１ｂを覆うように形成される。ｎ側パッド電極２３と配線電極２５とは一体に形成されることとなる。続いて、レジスト膜を除去する。その後、Ｈ２雰囲気下でシンタリングを行う。なお、ｎ側パッド電極２３と配線電極２５とを一体に形成しているが、これに限られることなく、それぞれ別体に形成するようにしてもよい。【００６８】
これらの工程（１）〜（９）により、図１及び図２に示された構造の半導体発光素子ＬＥ１が完成する。【００６９】
なお、バンプ電極４１は、メッキ法、半田ボール搭載法や印刷法でｎ側パッド電極２３及びｐ側パッド電極３３に半田を形成し、リフローすることによって得ることができる。また、バンプ電極４１は半田に限られるものではなく、金バンプ、ニッケルバンプ、銅バンプでもよく、導電性フィラー等の金属を含む導電性樹脂バンプでもよい。【００７０】
以上のように、本実施形態では、コンタクト層３、第１ＤＢＲ層４、第１クラッド層５、活性層６、第２クラッド層７、及び第２ＤＢＲ層８を薄膜化した場合でも、多層構造体ＬＳ（積層されたコンタクト層３、第１ＤＢＲ層４、第１クラッド層５、活性層６、第２クラッド層７、及び第２ＤＢＲ層８）の機械的強度がガラス基板１によって保たれる。また、従来の半導体発光素子のように、基板厚みを維持した部分を形成する必要はなく、したがって、半導体発光素子ＬＥ１の小型化が容易である。【００７１】
本実施形態では、多層構造体ＬＳが膜１０を介してガラス基板１に固定されるので、他に接着剤を用いることなく多層構造体ＬＳにガラス基板１を接着することができる。膜１０を構成する酸化シリコンは、ガラス基板１と同様に、多層構造体ＬＳで生成される光に対して光学的に透明である。そのため、多層構造体ＬＳから出射した光は、接着剤によって吸収されることなくガラス基板１に到達することができる。【００７２】
多層構造体ＬＳは、発光部１１とパッド電極配置部３１とを含んでおり、電流狭窄領域１１ａの内側に位置する多層領域１２に電気的に接続されたｎ側パッド電極２３が発光部１１上に配置され、コンタクト層３に電気的に接続されたｐ側パッド電極３３がパッド電極配置部３１上に配置されている。これにより、ｎ側パッド電極２３及びｐ側パッド電極３３が光出射面の反対側に配置されることとなり、半導体発光素子ＬＥ１の実装が容易になる。【００７３】
ｐ側パッド電極３３は、発光部１１とパッド電極配置部３１との間に形成された開口１３を通してコンタクト層３に電気的に接続されている。これにより、第１クラッド層５側での電極の取り出しを簡易かつ確実に行うことができる。【００７４】
配線電極２５（光反射膜）は発光領域１１ｂを覆うように形成されているので、配線電極２５にて反射された光もガラス基板１から出射することとなる。これにより、発光出力を向上することができる。【００７５】
また、本実施形態に係る製造方法では、多層構造体ＬＳの表面上に形成された酸化シリコンからなる膜１０がガラス基板１の主面の一方と接触するように、多層構造体ＬＳを搭載する半導体基板５１にガラス基板１を接着し、その後、半導体基板５１を除去する。これにより、多層構造体ＬＳに膜１０を介してガラス基板１が固定された半導体発光素子ＬＥ１を容易に製造することができる。【００７６】
半導体基板５１が除去された後もガラス基板１は残るので、その後の製造工程においても、多層構造体ＬＳの機械的強度がガラス基板１によって保たれる。なお、ガラス基板１を接着する前は、半導体基板５１によって多層構造体ＬＳの機械的強度が保たれる。【００７７】
本実施形態に係る製造方法は、多層構造体ＬＳ（積層されたコンタクト層３、第１ＤＢＲ層４、第１クラッド層５、活性層６、第２クラッド層７、及び第２ＤＢＲ層８）を形成する前に、エッチング停止層５３を半導体基板５１と多層構造体ＬＳとの間に位置するように形成する工程と、半導体基板５１を除去した後に、エッチング停止層５３をウェットエッチングにより除去する工程とを備えている。したがって、半導体基板５１をエッチング可能であり、エッチング停止層５３をエッチング可能でないエッチング液と、エッチング停止層５３をエッチング可能であり、多層構造体ＬＳをエッチング可能でないエッチング液とを適宜選択して用いることで、半導体基板５１を除去し、その後に、エッチング停止層５３だけを除去できる。そのため、多層構造体ＬＳを残して半導体基板５１を確実かつ容易に除去できる。【００７８】
第２実施形態
図１１は、第２実施形態に係る半導体発光素子の構成を示す概略断面図である。第２実施形態に係る半導体発光素子ＬＥ２は、ガラス基板１にレンズ部７２ａが形成されている点で第１実施形態に係る半導体発光素子ＬＥ１と相違する。【００７９】
半導体発光素子ＬＥ２は、多層構造体ＬＳと、ガラス基板１とを備えている。この半導体発光素子ＬＥ１は、光がガラス基板１側から出射する裏面出射型のＶＣＳＥＬである。半導体発光素子ＬＥ１は、例えば波長帯０．８５μｍの近距離光通信用発光素子である。【００８０】
ガラス基板１の裏面７２には、多層構造体ＬＳから出射した光を受けるレンズ部７２ａが形成されている。裏面７２中の他の部分７２ｂは、レンズ部７２ａよりも高い。すなわち、このレンズ部７２ａは、裏面７２中の最も高い部分７２ｂよりも窪んでいる。【００８１】
次に、図１２〜図１４を参照しながら半導体発光素子ＬＥ２の製造方法を説明する。図１２〜図１４は、この製造方法を説明するための図であり、半導体発光素子の断面を示している。【００８２】
本製造方法では、以下の工程（１）〜（９）を順次に実行する。工程（１）及び（２）は第１実施形態における工程（１）及び（２）と同じであり、説明を省略する。【００８３】
工程（３）
次に、多層構造体ＬＳ、エッチング停止層５３及び膜１０が形成された半導体基板５１にガラス基板１を接着する（図１２参照）。接着方法は、第１実施形態における工程（３）と同様である。具体的には、裏面７２にレンズ部７２ａが形成されたガラス基板１を用意し、ガラス基板１の表面７１を清浄化する。次に、ガラス基板１の清浄化された表面７１と半導体基板５１上の最上膜１０とが接触するように、ガラス基板１と半導体基板５１とを重ね合わせる。重ね合わせたガラス基板１と半導体基板５１を加圧及び加熱し、両基板１及び５１を互いに融着させて貼り合わせる。具体的な接着方法は、第１実施形態における工程（３）と同じである。【００８４】
工程（４）
次に、半導体基板５１及びエッチング停止層５３を除去する（図１３参照）。除去方法は、第１実施形態における工程（４）と同じである。【００８５】
工程（５）
次に、第２ＤＢＲ層８上にレジスト膜５５を形成し、レジスト膜５５をパターニングして、電流狭窄領域１１ａを形成すべき位置に開口５６を設ける（図１４参照）。このとき、ガラス基板１の表面７１にマーカを付与し、両面露光機を用いることで、付与したマーカを基準としてレンズ部７２ａと電流狭窄領域１１ａを形成すべき位置とを容易に位置合わせすることができる。なお、マーカを付与する代わりに、レンズ部７２ａの外形をマーカとして利用してもよい。【００８６】
その後、パターニングされたレジスト膜５５をマスクとして使用し、イオン注入装置によってプロトン（Ｈ＋）を多層構造体ＬＳに打ち込む。プロトンは、第１ＤＢＲ層４と第１クラッド層５との境界付近まで打ち込まれ、プロトンが打ち込まれた領域を半絶縁化する。これにより、電流狭窄領域１１ａが形成されることとなる（図１４参照）。この後、レジスト膜５５を除去する。【００８７】
工程（６）〜（９）は、第１実施形態における工程（６）〜（９）と同じであり、ここでの説明を省略する。これらの工程（１）〜（９）により、図１１に示された構造の半導体発光素子ＬＥ２が完成する。【００８８】
以上のように、本実施形態では、第１実施形態と同じく、多層構造体ＬＳ（積層されたコンタクト層３、第１ＤＢＲ層４、第１クラッド層５、活性層６、第２クラッド層７、及び第２ＤＢＲ層８）の機械的強度がガラス基板１によって保たれると共に、半導体発光素子ＬＥ２を容易に小型化することができる。【００８９】
さらに、本実施形態では、ガラス基板１にレンズ部７２ａが設けられている。これにより、出射光の指向性を改善したり、平行光を形成したりすることができる。【００９０】
レンズ部７２ａは、ガラス基板１の裏面７２中の最も高い部分７２ｂより窪んで形成されている。このため、レンズ部７２ａが形成されたガラス基板１を多層構造体ＬＳに容易に接着することができる。また、接着前にレンズ部７２ａを加工できるので、加工方法に制限を受けることが少なく、レンズ形状等、レンズ設計の自由度が高い。【００９１】
なお、レンズ部７２ａは、多層構造体ＬＳ、エッチング停止層５３及び膜１０を搭載する半導体基板５１にガラス基板１を接着した後に形成してもよい。しかしながら、レンズ設計の自由度を考慮すると、レンズ部７２ａが予め形成されたガラス基板１を半導体基板５１に接着することが好ましい。【００９２】
次に、図１５〜図１８を参照しながら、本実施形態の変形例を説明する。これらの変形例は、発光部１１が複数並設された半導体発光素子アレイＬＥ３〜ＬＥ６である。これらの発光素子アレイＬＥ３〜ＬＥ６は、いわゆる裏面出射型である。【００９３】
発光素子アレイＬＥ３〜ＬＥ６では、図１５〜図１８にそれぞれ示されるように、複数の発光部１１が１次元もしくは２次元的に配列されている。発光素子アレイＬＥ３及びＬＥ４では、ある発光領域１１ｂに対応する発光部１１と、隣接する別の発光領域１１ｂに対応するパッド電極配置部３１とが一体化され、一つのメサ構造を成している。なお、半導体発光素子アレイＬＥ３〜ＬＥ６において、ｐ側パッド電極３３同士は互いに電気的に接続されている。【００９４】
発光素子アレイＬＥ３〜ＬＥ６では、上述した第１及び第２実施形態と同じく、多層構造体ＬＳ（積層されたコンタクト層３、第１ＤＢＲ層４、第１クラッド層５、活性層６、第２クラッド層７、及び第２ＤＢＲ層８）の機械的強度がガラス基板１により保たれる。また、発光部１１間のピッチを狭くすることができるので、発光素子アレイＬＥ３〜ＬＥ６の小型化が容易である。【００９５】
次に、図１９を参照して、上述した半導体発光素子（または半導体発光素子アレイ）を用いた光インターコネクションシステムについて説明する。図１９は、光インターコネクションシステムの構成を示す概略図である。【００９６】
光インターコネクションシステム１０１は、複数のモジュール（例えば、ＣＰＵ、集積回路チップ、メモリー）Ｍ１及びＭ２間で光信号を伝送するシステムであり、半導体発光素子ＬＥ１、駆動回路１０３、光導波路基板１０５、半導体受光素子１０７、増幅回路１０９等を含んでいる。半導体受光素子１０７には、裏面入射型の受光素子を用いることができる。モジュールＭ１は、バンプ電極を介して駆動回路１０３に電気的に接続されている。駆動回路１０３は、バンプ電極４１を介して半導体発光素子ＬＥ１に電気的に接続されている。半導体受光素子１０７は、バンプ電極を介して増幅回路１０９に電気的に接続されている。増幅回路１０９は、バンプ電極を介してモジュールＭ２に電気的に接続されている。【００９７】
モジュールＭ１から出力された電気信号は、駆動回路１０３に送られ、半導体発光素子ＬＥ１によって光信号に変換される。半導体発光素子ＬＥ１からの光信号は、光導波路基板１０５上の光導波路１０５ａを通り、半導体受光素子１０７に入射する。光信号は、半導体受光素子１０７によって電気信号に変換され、増幅回路１０９に送られて増幅される。増幅された電気信号は、モジュールＭ２に送られる。このようにして、モジュールＭ１から出力された電気信号が、モジュールＭ２に伝送されることとなる。【００９８】
なお、半導体発光素子ＬＥ１の代わりに、半導体発光素子ＬＥ２あるいは半導体発光素子アレイＬＥ３〜ＬＥ６を用いてもよい。半導体発光素子アレイＬＥ３〜ＬＥ６を用いる場合、駆動回路１０３、光導波路基板１０５、半導体受光素子１０７及び増幅回路１０９もアレイを成すように配列されることとなる。【００９９】
本発明は、前述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変形が可能である。例えば、コンタクト層３、第１ＤＢＲ層４（４ａ，４ｂ）、第１クラッド層５（５ａ，５ｂ）、活性層６（６ａ，６ｂ）、第２クラッド層７（７ａ，７ｂ）、及び第２ＤＢＲ層８（８ａ，８ｂ）等の厚み、材料等は、上述したものに限られない。また、多層構造体ＬＳの構成も、上述した実施形態に限られるものではなく、積層された複数の化合物半導体層を含むものであればよい。【０１００】
また、本実施形態では、ｐ側パッド電極３３を発光部１１とパッド電極配置部３１との間に形成された開口１３を通してコンタクト層３に電気的に接続するが、この代わりに、開口１３とは別に開口を形成し、その別の開口を通してｐ側パッド電極３３とコンタクト層３とを電気的に接続してもよい。  【０１０１】
上述の発明から明らかなように、本発明の実施形態は様々な方法で変形を加えることができる。このような変形は、本発明の範囲を逸脱するものとみなされるべきではなく、当業者にとっては明らかなように、このような全ての変形は、下記のクレームの範囲内に含まれるものと意図されている。
【産業上の利用可能性】
【０１０２】
本発明は、十分な機械的強度を有し、小型化の可能な半導体発光素子及びその製造方法を提供することができる。
【図１】
0004160597.tif 000002
【図２】
0004160597.tif 000003
【図３】
0004160597.tif 000004
【図４】
0004160597.tif 000005
【図５】
0004160597.tif 000006
【図６】
0004160597.tif 000007
【図７】
0004160597.tif 000008
【図８】
0004160597.tif 000009
【図９】
0004160597.tif 000010
【図１０】
0004160597.tif 000011
【図１１】
0004160597.tif 000012
【図１２】
0004160597.tif 000013
【図１３】
0004160597.tif 000014
【図１４】
0004160597.tif 000015
【図１５】
0004160597.tif 000016
【図１６】
0004160597.tif 000017
【図１７】
0004160597.tif 000018
【図１８】
0004160597.tif 000019
【図１９】
0004160597.tif 000020