(57)【特許請求の範囲】
【請求項１】
記録媒体に与える熱エネルギーのレベルに応じて、２色の互いに異なる発色状態を生成可能なサーマルプリンタにおいて、
前記発色状態を生成するための発熱素子と、
前記発熱素子に対応して設けられ、当該発熱素子を駆動する発熱素子駆動回路と、
前記２色の発色状態及び無発色のうちの一を指定する発色情報を受信する受信回路と、
前記受信回路で受信した前記発色情報を格納する第１〜第４の記憶部と、
記録色の数を設定する設定回路と、
前記設定回路で設定された前記記録色の数に応じて、前記記憶部に格納すべき発色情報を決定する割付回路であって、
前記記録色の数が２色に設定されている場合には、前記受信回路で受信した前記発色情報に基づき、高エネルギー印加による第１色の発色状態の現在及び過去における指定の有無をそれぞれ前記第１及び第２の記憶部に、低エネルギー印加による第２色の発色状態の現在及び過去における指定の有無をそれぞれ前記第３及び第４の記憶部に格納し、
前記記録色の数が１色に設定されている場合には、前記受信回路で受信した前記発色情報に基づき、前記第１色の発色状態の現在及び過去における指定の有無をそれぞれ前記第１及び第２の記憶部に格納するに加え、前記第２色の発色状態の現在及び過去における指定の有無に代えて、前記第１色の発色状態のさらなる過去における指定の有無を前記第３及び第４の記憶部に格納し、
前記発熱素子駆動回路の通電期間を前記第１色，第２色及び過去の指定に対応した順に期間が短くなる第１の複数の期間に分割する第１の通電期間分割回路及び、
前記発熱素子駆動回路の通電期間を前記第１色の現在及び過去の指定に対応した順に期間が短くなる複数の期間に分割する第２の通電期間分割回路を有する通電期間分割回路と、
前記第１色の発色状態の現在における指定の有無と、
前記第１色の発色状態の過去における指定の有無と、
前記第２色の発色状態の現在における指定の有無と、
前記第２色の発色状態の過去における指定の有無と、に基づいて前記第１の複数の期間における通電の有無を決定するための第１の論理回路及び、
前記第１色の発色状態の現在における指定の有無と、
前記第１色の発色状態の過去における指定の有無と、に基づいて前記第２所定の複数の期間における通電の有無を決定するための第２の論理回路を有する論理回路とを備え、
前記駆動制御回路は、
前記記録色の数が２色に設定されている場合には、前記第１の通電期間分割回路と、前記第１の論理回路とを選択して、現在及び過去の前記第１色及び第２色の指定情報とに基づき、前記発熱素子を駆動する駆動信号を供給し、
前記記録色の数が１色に設定されている場合には、前記第２の通電期間分割回路と、前記第２の論理回路とを選択して、現在及び過去の前記第１色の指定情報とに基づき、前記発熱素子を駆動する駆動信号を供給することを特徴とするサーマルプリンタ。
【請求項２】
印刷画素を形成するための複数の発熱素子により記録媒体に与える熱エネルギーのレベルに応じて、２色の互いに異なる発色状態を生成可能なサーマルプリンタの熱履歴制御方法において、
前記２色の発色状態及び無発色のうちの一を指定する発色情報を受信する工程と、
前記受信工程で受信した前記発色情報を格納する格納工程と、
記録色の数を設定する工程と、
前記設定工程で設定された前記記録色の数に応じて、前記格納工程で格納すべき発色情報を決定する工程と、
前記格納工程においては、
前記記録色の数が２色に設定されている場合には、前記受信工程で受信した前記発色情報に基づき、高エネルギー印加による第１色の発色状態の現在及び過去における指定の有無をそれぞれ第１及び第２の記憶部に、低エネルギー印加による第２色の発色状態の現在及び過去における指定の有無をそれぞれ第３及び第４の記憶部に格納し、
前記記録色の数が１色に設定されている場合には、前記受信工程で受信した前記発色情報に基づき、前記第１色の発色状態の現在及び過去における指定の有無をそれぞれ前記第１及び第２の記憶部に格納するに加え、前記第２色の発色状態の現在及び過去における指定の有無に代えて、前記第１色の発色状態のさらなる過去における指定の有無を前記第３及び第４の記憶部に格納し、
前記発色のための通電期間を前記第１色、第２色及び過去の指定に対応した順に期間が短くなる第１の複数の期間に分割する第１の通電期間分割工程及び
前記発色のための通電期間を前記第１色の現在及び過去の指定に対応した順に期間が短くなる第２の複数の期間に分割する第２の通電期間分割工程を有する分割工程と、
前記第１色の発色状態の現在における指定の有無と、
前記第１色の発色状態の過去における指定の有無と、
前記第２色の発色状態の現在における指定の有無と、
前記第２色の発色状態の過去における指定の有無と、に基づいて前記第１の複数の期間における通電の有無を決定するための第１の論理演算工程及び、
前記第１色の発色状態の現在における指定の有無と、
前記第１色の発色状態の過去における指定の有無と、に基づいて前記第２の複数の期間における通電の有無を決定するための第２の論理演算工程を有する論理演算工程とを含み、
前記発色状態生成工程においては、
前記記録色の数が２色に設定されている場合には、前記第１の通電期間分割工程と、前記第１の論理演算工程とを選択して、現在及び過去の前記第１色及び第２色の指定情報とに基づき、前記発熱素子を駆動する駆動信号を供給し、
前記記録色の数が１色に設定されている場合には、前記第２の通電期間分割工程と、前記第２の論理演算工程とを選択して、記第２の論理回路とを選択して、現在及び過去の前記第１色の指定情報とに基づき、前記発熱素子を駆動する駆動信号を供給することを特徴とする熱履歴制御方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、記録媒体に与える熱エネルギーのレベルに応じて、異なる色（濃度を含む）を該記録媒体上に発色させるサーマルプリンタに関する。
【０００２】
【従来の技術】
ラインサーマルプリンタ等のサーマルプリンタは、独立して駆動加熱される多数の発熱素子を列状に備え、これを選択的に駆動加熱して、対向配置した感熱紙の対応箇所をその熱により発色させることによって、印字を実現する。この種のプリンタにおいては、発熱素子に与えられた熱エネルギーの量によって、感熱紙の発色の状態が異なるので、対象の発熱素子が直前に駆動されたか否かによって、印刷濃度等の印刷結果が異なってしまう。
【０００３】
このような問題を回避し、印刷の品質を向上させるために、従来から過去の印刷画素データをその履歴として保持し、これを考慮して、次に発熱素子に印加する通電パルス幅を変化させ、その通電駆動時間を調整するということが行われている。
【０００４】
図１０は、過去の印刷履歴を考慮した、従来のラインサーマルプリンタの制御ブロック図である。ホストからの印刷画素データは、その１ドットライン分が、一旦印字バッファ１に格納され、セレクタ４を介して印字ヘッド部１０へ送られる。次のドットライン分の印刷画素データを、印字バッファ１に格納する場合には、これに先立って、印字バッファ１内のデータを履歴バッファ２へ移動させる。履歴バッファ２に格納されたデータと印字バッファ１に格納されたデータは、論理回路３によって、ビット毎即ち発熱素子毎に演算され、セレクタ４に出力される。セレクタ４は、一種のシーケンサであり、制御回路部５から送信されるデータセレクタ信号によって、印字バッファ１からのデータと論理回路３からのデータを順次出力する。即ち、通電期間は印字バッファ１からのデータに対応する部分（期間１）と、論理回路３からのデータに対応する部分（期間２）とに分割されており、期間１では上記のデータセレクタ信号によって印字バッファ１からのデータが、期間２では上記の論理回路３からのデータがそれぞれ出力され、印字ヘッド部１０へ与えられる。
【０００５】
一方で、感熱紙に異なる色の層を重ね、発熱素子によりこれに与える熱エネルギーを変えることによって、何れかの色が発色されるようにする印刷技術がある（例えば、特許第２８３６５８４号公報）。このようなプリンタにおいては、一方の色を印字する場合には、Ｈｉｇｈレベルの熱エネルギーを印加するように発熱素子の駆動回路のパルス幅を長くし、また他方の色を印字する場合には、Ｌｏｗレベルのエネルギーを印加するようにそのパルス幅を短くする。また、単色であっても階調印刷を行う場合には、発色させようとする濃度に応じたパルス幅の通電を行う必要がある。
【０００６】
【発明が解決しようとする課題】
このような背景において、複数色印刷や、階調印刷等の複数の発色状態を生成する印刷方法においては、通電履歴が複雑となるため、上述のような従来の熱履歴制御をそのまま利用することが困難である。また、前記履歴を考慮した高品質な単色による印刷と、前記複数発色状態による印刷の双方を切り替えて実行できるサーマルプリンタが望まれている。このようなサーマルプリンタを実現する場合において、印刷画素に対応する履歴データを保持するバッファを柔軟に制御する技術が必要であり、特に単色印刷の場合と複色印刷の場合で効率的に共用できるようにする技術が必要である。
【０００７】
従って本発明の目的は、複数発色状態を生成する印刷方法においても熱履歴制御を容易に実現する技術を提供することにある。
【０００８】
また、本発明の目的は、履歴を考慮した高品質な単色による印刷と、複数色による印刷の双方を切り替えて実行できるサーマルプリンタを提供することにある。
【０００９】
また本発明の別の目的は、このようなサーマルプリンタを実現するに際し、印刷画素データを保持するバッファを単色印刷の場合と複色印刷の場合で効率的に共用できるようにすることにある。
【００１０】
【課題を解決するための手段】
かかる目的を達成するため、本発明のサーマルプリンタは、記録媒体に与える熱エネルギーのレベルに応じて、２色の互いに異なる発色状態を生成可能なサーマルプリンタにおいて、
前記発色状態を生成するための発熱素子と、
前記発熱素子に対応して設けられ、当該発熱素子を駆動する発熱素子駆動回路と、
前記２色の発色状態及び無発色のうちの一を指定する発色情報を受信する受信回路と、
前記受信回路で受信した前記発色情報を格納する第１〜第４の記憶部と、
記録色の数を設定する設定回路と、
前記設定回路で設定された前記記録色の数に応じて、前記記憶部に格納すべき発色情報を決定する割付回路であって、
前記記録色の数が２色に設定されている場合には、前記受信回路で受信した前記発色情報に基づき、高エネルギー印加による第１色の発色状態の現在及び過去における指定の有無をそれぞれ前記第１及び第２の記憶部に、低エネルギー印加による第２色の発色状態の現在及び過去における指定の有無をそれぞれ前記第３及び第４の記憶部に格納し、
前記記録色の数が１色に設定されている場合には、前記受信回路で受信した前記発色情報に基づき、前記第１色の発色状態の現在及び過去における指定の有無をそれぞれ前記第１及び第２の記憶部に格納するに加え、前記第２色の発色状態の現在及び過去における指定の有無に代えて、前記第１色の発色状態のさらなる過去における指定の有無を前記第３及び第４の記憶部に格納し、
前記発熱素子駆動回路の通電期間を前記第１色，第２色及び過去の指定に対応した順に期間が短くなる第１の複数の期間に分割する第１の通電期間分割回路及び、
前記発熱素子駆動回路の通電期間を前記第１色の現在及び過去の指定に対応した順に期間が短くなる複数の期間に分割する第２の通電期間分割回路を有する通電期間分割回路と、
前記第１色の発色状態の現在における指定の有無と、
前記第１色の発色状態の過去における指定の有無と、
前記第２色の発色状態の現在における指定の有無と、
前記第２色の発色状態の過去における指定の有無と、に基づいて前記第１の複数の期間における通電の有無を決定するための第１の論理回路及び、
前記第１色の発色状態の現在における指定の有無と、
前記第１色の発色状態の過去における指定の有無と、に基づいて前記第２所定の複数の期間における通電の有無を決定するための第２の論理回路を有する論理回路とを備え、
前記駆動制御回路は、
前記記録色の数が２色に設定されている場合には、前記第１の通電期間分割回路と、前記第１の論理回路とを選択して、現在及び過去の前記第１色及び第２色の指定情報とに基づき、前記発熱素子を駆動する駆動信号を供給し、
前記記録色の数が１色に設定されている場合には、前記第２の通電期間分割回路と、前記第２の論理回路とを選択して、現在及び過去の前記第１色の指定情報とに基づき、前記発熱素子を駆動する駆動信号を供給することを特徴とする。
【００１７】
また、この場合において、前記通電期間分割回路は、前記駆動回路の通電期間を第１の所定の複数の異なる幅の期間に分割する第１の通電期間分割回路と、前記駆動回路の通電期間を前記第１の所定の複数の異なる幅の期間とは異なる第２の所定の複数の異なる幅の期間に分割する第２の通電期間分割回路とを有し、前記論理回路は、前記第１色の発色状態の現在における指定の有無と、前記第１色の発色状態の過去における指定の有無と、前記第２色の発色状態の現在における指定の有無と、前記第２色の発色状態の過去における指定の有無と、に基づいて当該第１の所定の複数の異なる幅の期間における通電の有無を決定するための第１の論理回路と、前記第１色の発色状態の現在における指定の有無と、前記第１色の発色状態の過去における指定の有無と、に基づいて当該第２の所定の複数の異なる幅の期間における通電の有無を決定するための第２の論理回路とを有し、前記駆動制御回路は、前記記録色の数が２色に設定されている場合には、前記第１の通電期間分割回路と、前記第１の論理回路とを選択し、前記記録色の数が１色に設定されている場合には、前記第２の通電期間分割回路と、前記第２の論理回路とを選択することが望ましい。
【００１８】
また、前記駆動制御回路は、前記設定回路により設定された前記記録色の数に応じて、一の通電から次の通電までの周期を設定するように構成されてもよい。
【００１９】
また、本発明は上記の構成に対応する制御工程を有する熱履歴制御方法としても極めて有効である。
【００２０】
【発明の実施の形態】
以下、本発明の一実施形態を図面に沿って説明する。図１は、本発明の一実施形態に係るラインサーマルプリンタの印字ヘッド部のブロック図を示している。図において、プリンタの印字ヘッド部１０は１行分の印刷画素データを同時に印刷するための多数の発熱素子（抵抗体）から構成される発熱体１１を有する。発熱体１１は、記録媒体としての感熱紙の幅方向に沿って延びる印刷ヘッドの先端に配列され、その発熱素子の選択的な加熱駆動によって、用紙上に１行分の画素を同時に形成する。発熱体１１には、その発熱素子をそれぞれ独立して加熱駆動するための複数の駆動回路１２が接続されている。駆動回路１２はＰＮＰトランジスタで構成することが可能である。該駆動回路１２を選択的に駆動することによって、対応する発熱素子が加熱され、感熱紙上のその対応する位置が発色される。駆動回路１２をＮＡＮＤ回路で表現したのは、当該回路の論理動作を示すためである。即ち、ストローブ信号が非アクティブ（Ｈｉｇｈレベル）の状態では、駆動回路１２の動作が禁止されるのである。かかる回路はＰＮＰトランジスタのベースにデータとストローブ信号（正論理）とをワイヤードオア回路構成で接続することにより容易に実現することができる。
【００２１】
駆動回路１２は、図示しない遅延回路によって生成される４つのストローブ信号／Ｓｔ1〜／Ｓｔ4の反転信号（正論理）及びラッチレジスタから出力されたデータ（正論理）を入力し、両信号のレベルに応じて駆動される。すなわち、印刷画素データとして「印刷」を意味する「１」のデータが与えられているときに、前記ストローブ信号が「Ｈｉｇｈ」から「Ｌｏｗ」、すなわち有効に遷移されると、ＮＡＮＤ回路で構成される駆動回路１２は「Ｌｏｗ」を出力する。これによって対応する発熱素子にヘッド電源電圧との電位差が生じが加熱され、感熱紙の対応領域はこの熱パルスを受けて発色する。ストローブ信号は、パルス幅の異なる３或いは４の分割された信号として供給される。この詳細については後述する。なお、４つのストローブ信号／Ｓｔ1〜／Ｓｔ4は、遅延回路によってその出力タイミングをずらして与えることができ、これによって、多数の駆動回路が同時に通電状態となることによって生じる電源電圧降下の問題を回避できる。
【００２２】
本実施形態に係るプリンタに搭載された印字ヘッド部１０は、１行分の印刷画素データを一時的に記憶するために、シフトレジスタ１３及びラッチレジスタ１４を有する。シフトレジスタ１３には、クロック信号に同期して当該期間に対応する１行分の印刷画素データが入力され、保持される。なお、印刷画素データは、１行分の各印刷画素に対応するデータであるが、厳密には、印刷画素一行分について、当該期間に通電を行うか否かを示すデータである。「通電」を意味する「１」及び「通電しない」を意味する「０」のビット列で構成される。後に説明するように、本発明においては、シフトレジスタ１３には、現在の印刷画素データと過去の印刷画素データとで所定の演算を施したものが所定の通電期間毎に入力される。ラッチレジスタ１４は、シフトレジスタ１３にパラレルに接続され、シフトレジスタ上の各ビットデータを、同時並列的に、その対応する記憶領域に移送して保持する。これにより、通電期間中にもシフトレジスタ１３に次の通電期間に対応する印刷画素データを入力することができる。シフトレジスタ１３からラッチレジスタ１４へのデータの転送タイミングは、後に説明する制御回路から出力されるラッチ信号Ｌのラッチレジスタ１４への入力タイミングによって制御される。このタイミングは、前回の通電期間の後で次回の通電期間の前であり、且つ、次回の通電期間に対応する印刷画素データがシフトレジスタ１３にセットされた後ということになる。前述のようにラッチレジスタ１４の各記憶領域は、駆動回路１２の一方の入力端に接続されており、ラッチ信号Ｌの入力によりラッチレジスタ１４に新たなデータが取り込まれると、その内容に応じて駆動回路１２への入力データが直ちに変化する。前記各駆動回路１２は、それに与えられる遅延ストローブ信号が「Ｌｏｗ」（アクティブ）である期間に、ラッチレジスタ１４のデータに従って、発熱体１１の対応する発熱素子を通電駆動する。
【００２３】
図２は、本発明の一実施形態に係るラインサーマルプリンタの制御ブロック図を示している。制御部２０は、基本的に、ホストから与えられた印刷画素データを、過去の印刷の履歴を考慮して補正して前記印字ヘッド部１０へ与えるものである。本発明に係るラインサーマルプリンタは、黒による単色印字、黒及び赤、または黒及び青等の異なる２色による２色印字の双方を、その設定の切り替えにより実現できる。以下、その制御の詳細を図面に沿って説明する。
【００２４】
図において、制御部２０は、論理的に区画された記憶領域である４つのバッファＢ1〜Ｂ4を有する。１又は複数のＲＡＭ（Random Access Memory）により、これらのバッファを確保することができる。不図示の受信回路によってホストから受信した印刷画素データの列は、ＣＰＵを介して、これらのバッファＢ1〜Ｂ4の何れかに一時的に格納される。本発明に係るラインサーマルプリンタは、２種類の印字モード、すなわち黒による単色印字（以下、単色モードという）と、黒及び赤による２色印字（以下、２色モード）とを有する（以下、２色モードの一例として黒及び赤を例に説明する。）。なお、印字モードはプリンタに設けられたＤＩＰスイッチ等の設定手段によって設定することができる。また、ホスト装置から受信した制御コマンドに応じて、印字モードを設定するようにしてもよい。後者の場合には、印字モードの設定はＲＡＭや不揮発性メモリ等の記憶装置の所定の場所に格納しておき、印刷処理の際に参照することが望ましい。
【００２５】
ラインサーマルプリンタの印字モードが、単色モードに設定されている場合、先頭のバッファＢ1には、次に印刷する印刷画素データの列（例えば一行分の印刷画素データ）が格納され、残りの３つのバッファＢ2〜Ｂ4には、その直前３回、すなわち過去に印刷された前３列の印刷画素データ（履歴データともいう）の列が格納される。従って、次の印刷画素データをＤ（ｎ）（ｎは印刷画素データの通し番号）とした場合、バッファＢ1にはデータＤ（ｎ）が、バッファＢ2にはデータＤ（ｎ−１）が、バッファＢ３にはデータＤ（ｎ−２）が、バッファＢ4にはデータＤ（ｎ−３）が、それぞれ格納される。なお、過去の印刷画素データはバッファＢ１からＢ２へ、Ｂ２からＢ３へ、Ｂ３からＢ４へと順次シフトされることによってセットされる。次回印刷すべきデータは受信回路からバッファＢ１へ送られ、格納される。
【００２６】
一方、ラインサーマルプリンタの印字モードが、２色モードに設定されている場合は、ホストから黒色の印刷画素データの列及び赤色の印刷画素データの列が順次送られてくる。即ち、黒色、赤色という発色状態のそれぞれにつき、その指定の有無がそれぞれのバッファに格納されることになる。そしてこの場合、前記バッファＢ1及びＢ2は、黒色の印刷画素データ用として用いられ、それぞれに次の印刷画素データ、その直前の印刷画素データが格納され、また、バッファＢ3及びＢ4は、赤色の印刷画素データ用として用いられ、それぞれに次の印刷画素データ、その直前の印刷画素データが格納される。すなわち、黒色の次の印刷画素データをＤｂ（ｎ）とし、赤色の次の印刷画素データをＤｒ（ｎ）とした場合、バッファＢ1にはデータＤｂ（ｎ）が、バッファＢ2にはデータＤｂ（ｎ−１）が、バッファＢ３にはデータＤｒ（ｎ）が、バッファＢ4にはデータＤｒ（ｎ−１）が、それぞれ格納される。
【００２７】
このようなバッファＢ１〜Ｂ４への印刷画素データの格納処理は、ＣＰＵ２１によって行われる。即ち、ＣＰＵ２１は不図示のプログラムＲＯＭに格納された制御プログラムに応じてメモリー割付回路として機能し、設定されている印字モードに従って上記のようなバッファへの印刷画素データの格納及び過去の履歴データのバッファ内での移動を制御する。
【００２８】
制御部２０は、更に２つの論理回路、すなわち単色用論理回路２２及び２色用論理回路２３を備える。これらの論理回路は、セレクタ２４及び２７によって、プリンタの印字モードに応じて選択的に使用される。すなわち、プリンタが単色印字モードの場合には、各バッファＢ1〜Ｂ4のデータは、セレクタ２４により、単色用論理回路２２へ入力され、セレクタ２７によりその出力が印字ヘッド部１０へ印刷画素データとして出力される。一方、プリンタが２色印字モードの場合には、同様に、各バッファＢ1〜Ｂ4のデータは、セレクタ２４により、２色用論理回路２３へ入力され、セレクタ２７によりその出力が印字ヘッド部１０へ印刷画素データとして出力されることとなる。
【００２９】
単色用論理回路２２は、単色印字モードにおいて、バッファＢ1〜Ｂ4に入力された印刷画素データ及び履歴データをビット単位で演算し、結果を数ビット（本例では４ビット）のデータとして出力する。後述するように、本例では通電期間は４つの異なる幅を有する期間に分割されており、この結果の各ビットは、当該分割された４つの期間のそれぞれに対応している。例えば、あるビットの値が「１」である場合には、そのビットに対応する期間に対応する発熱素子に通電駆動を行い、そのビットの値が「０」である場合には、通電駆動を行わないのである。
【００３０】
単色用セレクタ２５は、通電タイミングを制御する制御回路部２８からのタイミング信号に応じて、これらのビットを順次セレクタ２７にシリアルに出力する。なお、このタイミング信号は制御回路部から印字ヘッド部１０へ供給される同期信号やラッチ信号、ストローブ信号と同期しており、分割されたそれぞれの期間毎に生成される。また、単色用論理回路２２の具体的な構成及び動作については、後述する。
【００３１】
同様に、２色用論理回路２３は、２色印字モードにおいて、バッファＢ1〜Ｂ4に入力された黒及び赤の印刷画素データ及び黒及び赤の履歴データをビット単位で演算し、結果を数ビット（本例では３ビット）のデータとして出力する。上記と同様に、通電期間が互いに異なる幅を有する３つの期間に分割されており、出力結果である上記の各ビットは、それぞれの期間に対応している。
【００３２】
２色用セレクタ２６は、通電タイミングを制御する制御回路部２８からのタイミング信号に応じて、これらのビットを順次セレクタ２７にシリアルに出力する。なお、２色用論理回路２３の具体的な構成及び動作については、後述する。
【００３３】
制御回路部２８は、同期クロック出力回路２８ａ、通電タイマ２８ｂ、通電信号出力回路２８ｃ等を備え、プリンタ上の各種制御を行う。すなわち、制御回路部２８の制御信号により、バッファＢ1〜Ｂ4へのデータの入出力タイミングの発生、セレクタ２４〜２７の切り替えが行われ、また、印字ヘッド部１０へ与えられる同期クロック、ラッチ信号及びストローブ信号が生成される。
【００３４】
図３は、単色用論理回路２２の内部構成の一例を示すブロック図である。図のように、単色用論理回路２２は、４つの論理回路I、II、III及びIVを備える。各論理回路には、バッファＢ1〜Ｂ4から必要なデータが入力され、それぞれ下記に示す演算を実行して１ビットを出力する。
【００３５】
【数１】
0004041942.tif 000002
ここで、「・」は論理積を意味し、Ｄ（ｎ）は次に印刷を行う画素データ（バッファＢ1のビットデータ）、Ｄ（ｎ−１）は一列前の画素データ（バッファＢ2のビットデータ）、Ｄ（ｎ−２）は二列前の画素データ（バッファＢ3のビットデータ）、Ｄ（ｎ−３）は三列前の画素データ（バッファＢ4のビットデータ）を示す。従って例えば、Ｄ（ｎ）＝１、Ｄ（ｎ−１）＝１、Ｄ（ｎ−２）＝０、Ｄ（ｎ−３）＝１の場合（１は、印字を指す）、各論理回路の出力はＯI＝０、ＯII＝１、ＯIII＝０、ＯIV＝１の出力が得られる。これらの出力は、単色用セレクタ２５によって、先頭のＯＩから順に出力され、従って、印字ヘッド部１０には、１つのドットに対応するものとして、「０１０１」のビット列が与えられる。これらの各ビットは、上述のように、通電期間を４分割した期間のそれぞれに対応している。単色印字を行う場合、制御回路部２８は、図４に示すように、ストローブ信号として異なるパルス幅を有する４つのパルスＰI、ＰII、ＰIII及びＰIVを連続的に出力する。これらのパルスを合わせれば全通電期間となり、それぞれのパルスはその通電期間を分割したものとも考えられる。このパルス幅の割合はサーマルヘッドの熱容量や記録媒体の特性などに応じて最適値が異なるので、通常は実験によって決定することができる。本例では、ＰI：ＰII：：ＰIII：ＰIV＝１：２：３：４である。単色用セレクタ２５から出力される前記ビット列は、このストローブ信号の個々のパルスに対応しており、従って、ビットデータが「１」である箇所のパルスが対応する駆動回路１２に印加され、対応する発熱体にはそのパルス幅だけ通電される。前記「０１０１」が印字ヘッド部１０へ入力された場合、パルスII及びIVのみが印加され、その時間に応じて対応の発熱素子に与えられる熱エネルギーが決定される。
【００３６】
図５は、２色用論理回路２３の内部構成の一例を示すブロック図である。図のように、２色用論理回路２３は、３つの論理回路I、II及びIIIを備える。各論理回路には、バッファＢ1〜Ｂ4からの全データがそれぞれ入力され、それぞれ下記に示す演算を実行して１ビットを出力する。
【００３７】
【数２】
0004041942.tif 000003
ここで、「・」は論理積、「＋」は論理和を意味し、Ｄｂ（ｎ）は次に印刷を行う黒色の画素データ（バッファＢ1のビットデータ）、Ｄｂ（ｎ−１）は一列前の黒色の画素データ（バッファＢ2のビットデータ）、Ｄｒ（ｎ）は次に印刷を行う赤色の画素データ（バッファＢ3のビットデータ）、Ｄｒ（ｎ−１）は一列前の赤色の画素データ（バッファＢ4のビットデータ）を示す。従って例えば、Ｄｂ（ｎ）＝１、Ｄｂ（ｎ−１）＝０、Ｄｒ（ｎ）＝０、Ｄｒ（ｎ−１）＝１の場合（１は、印字を指す）、ＯI＝０、ＯII＝１、ＯIII＝１の出力が得られる。これらの出力は、２色用セレクタ２６によって、先頭のＯＩから順に出力され、従って、印字ヘッド部１０には、１つのドット（発熱要素）に対応するものとして、「０１１」のビット列が与えられる。２色印字を行う場合、制御回路部２８は、図６に示すように、異なるパルス幅を有する３つのパルスＰI、ＰII及びＰIIIを連続的に出力する。このパルス幅の割合は、上記と同様、実験によって決定することができる本例では、ＰI：ＰII：ＰIII＝２：３：５である。２色用セレクタ２６から出力される前記ビット列は、このストローブ信号の個々のパルスに対応しており、従って、ビットデータが「１」である箇所のパルスが印加される。前記「０１１」が印字ヘッド部１０へ入力された場合、パルスＰII及びＰIIIのみが印加され、そのパルス幅に応じて対応する発熱素子に与えられる熱エネルギーが決定される。なお、図６には、過去及び現在の印刷画素データの組み合わせに応じて決定されるパルス幅が示されている（Ａ〜Ｆ）。
【００３８】
なお、前記２色印字を行う場合においては、ラインサーマルプリンタの印字速度を、単色印字を行う場合よりも遅くすることができる。これは、単色印字の場合には、印字に際し、３回前までの印字履歴が考慮され印字データが補正されるのに対し、２色印字を行う場合は、直前１回のみの印字履歴が考慮されるだけなので、２色印字における印字品質を向上させ、双方の印字品質をできるだけ近づけるようにするためである。
【００３９】
図７は、２色印字モードにおける制御信号のタイミングチャートを示している。図に示すように、２色印字モードにおいては、ホストから一行分の印字画素データとして、黒印字を行う画素データ及び赤印字を行う画素データが順次送られる。このデータは、不図示の受信回路で受信され、ＣＰＵ２１によって、それぞれ、バッファＢ1及びバッファＢ3にセットされる（ＣＰＵデータセット）。制御回路部２８からの制御開始トリガに基いて、２色用論理回路２３の演算結果が、印刷データとして印字ヘッド部１０のシフトレジスタ１３に与えられる（データイン）。データインの信号として最初に、論理回路Iの出力データ列が与えられ、所定のタイミングをおいて、論理回路II及び論理回路IIIの出力データ列が与えられる。
【００４０】
データインに論理回路Iの出力データ列が与えられると、ラッチ信号Ｌにより、該データ列がラッチレジスタ１４にセットされ、駆動回路１２に与えられる。次いで、ストローブ信号／Ｓt1〜／Ｓt4にパルスＰIが与えられ、前記ラッチレジスタ１４にセットされたデータ列に従って、駆動回路１２が駆動される。
【００４１】
ストローブ信号／Ｓt1〜／Ｓt4へのパルスＰIの入力と並列して、シフトレジスタ１３には論理回路IIの出力データ列が与えられる。そして、次のラッチ信号Ｌにより、該データ列がラッチレジスタ１４の値を書き換える。これに対して、ストローブ信号／Ｓt1〜／Ｓt4にはパルスＰIIが与えられ、前記ラッチレジスタ１４にセットされたデータ列に従って、駆動回路１２が駆動される。同様に、論理回路IIIの出力データ列に従って、次のストローブ信号のパルス時間（パルスＰIII）だけ駆動回路１２が駆動される。以上により、一列分のドットが形成される。
【００４２】
上述したとおり、単色印字モードと２色印字モードとではストローブパルスの数即ち通電期間の分割数及びストローブパルスのパルス幅が異なる。本例では、ＣＰＵ２１が上記の印字モードの設定情報に基づき、制御回路部２８内の通電タイマ２８ｂの設定を変更することにより、ストローブパルスの仕様を変更している。しかし、本発明はこのような例に限定されるものではない。印字モードに応じて複数のストローブパルスを生成しておき、印字モードの設定情報に基づいてこれらを選択供給することによっても、同様の結果を得ることができる。
【００４３】
なお、セレクタ２７は単純なデータセレクタであり、単色用セレクタ２５からの出力と２色用セレクタ２６からの出力とを、上記の印字モード設定情報に基づく選択信号（本例ではＣＰＵ２１が生成して制御回路部２８を介して供給される）に応じて切替出力している。
【００４４】
図８は、２色用論理回路２３の他の実施形態を示すブロック図である。この実施形態においては、４つの論理回路I、II、III及びIVによって、印字ヘッド部へ出力するデータ列を生成する。この場合、ストローブ信号は、パルス幅の異なる４つの信号で構成され、２色用論理回路２３は、１つのドットに対し４ビットのデータを生成し出力する。論理回路I、II、III及びIVには、バッファＢ1〜Ｂ4からの全データがそれぞれ入力され、それぞれ下記に示す演算を実行して１ビットを出力する。
【００４５】
【数３】
0004041942.tif 000004
図９は、本発明の更に他の実施形態に係る制御部のブロック図を示している。この例は、印字ヘッド部１０に与える印字データの列を２つに分割して並列に与えるものに対応している。すなわち、図示しないが、印字ヘッド部のシフトレジスタは、論理的に２つに区分され、並列して印字データの列を取り込む構成を有しており、各シフトレジスタの区分された領域に与えられるデータが、制御部３０によって生成される。
【００４６】
制御部３０は、基本的に、図２に示した制御部２０のデータ処理部分を並列に備えたものである。すなわち、データ処理部３１及びデータ処理部３２は、それぞれ一行分の印刷画素データ列の半分を取り込み、各論理回路によってこれを補正して、印字ヘッド部１０へ出力する。データ処理部３１及び３２の各構成部分の機能は、先の実施形態のものと同様であるので、ここではその説明を省略する。
【００４７】
以上、本発明の一実施形態を図面に沿って説明したが、本発明は前記実施形態において示された事項に限定されず、特許請求の範囲及び発明の詳細な説明の記載、並びに周知の技術に基づいて、当業者がその変更・応用を行うことができる範囲が含まれる。前記実施形態においては、４つの論理的バッファを用意したが、少なくとも２つのバッファによっても本発明を実現することができる。すなわち、単色印字の場合には、次に印字するデータと直前のデータをバッファに保持するようにし、また２色印字の場合には、一方のバッファを黒印字用に、他方のバッファを赤印字用に設定することができる。
【００４８】
【発明の効果】
以上の如く本発明によれば、履歴を考慮した高品質な単色による印刷と、複数色による印刷の双方を切り替えて実行できるラインサーマルプリンタを実現できる。この場合において、印刷画素データを保持するバッファを単色印刷の場合と複色印刷の場合で効率的に共用できる。
【００４９】
また、プリンタが、単色モードにセットされているか、複色モードにセットされているかに応じて、印刷の速度を切り替えるよう構成された本発明においては、両モードにおける印刷品質を一定にすることが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係るラインサーマルプリンタの印字ヘッド部のブロック図である。
【図２】本発明の一実施形態に係るラインサーマルプリンタの制御ブロック図である。
【図３】単色用論理回路の内部構成の一例を示すブロック図である。
【図４】単色印字モード時におけるストローブ信号の例である。
【図５】２色用論理回路の内部構成の一例を示すブロック図である。
【図６】２色印字モード時におけるストローブ信号の例である。
【図７】２色印字モードにおける制御信号のタイミングチャートである。
【図８】２色用論理回路の他の実施形態を示すブロック図である。
【図９】本発明の更に他の実施形態に係る制御部のブロック図である。
【図１０】印刷履歴を考慮した従来のラインサーマルプリンタの制御ブロック図である。
【符号の説明】
１０  印字ヘッド部
１１  発熱体
１２  駆動回路
１３  シフトレジスタ
１４  ラッチレジスタ
２０  制御部
２２  単色用論理回路
２３  ２色用論理回路
２４、２７  セレクタ
２５  単色用セレクタ
２６  ２色用セレクタ
２８  制御回路部
２８ａ  同期クロック出力回路
２８ｂ  通電タイマ
２８ｃ  通電信号出力回路
Ｂ1〜Ｂ4  バッファ
【図１】
0004041942.tif 000005
【図２】
0004041942.tif 000006
【図３】
0004041942.tif 000007
【図４】
0004041942.tif 000008
【図５】
0004041942.tif 000009
【図６】
0004041942.tif 000010
【図７】
0004041942.tif 000011
【図８】
0004041942.tif 000012
【図９】
0004041942.tif 000013
【図１０】
0004041942.tif 000014