(57)【特許請求の範囲】
【請求項１】
モータの回転に応じて出力される回転信号を作る周波数発電機と、回転信号の周波数より高い周波数の基準クロックパルスを発生する基準信号発生回路と、前記回転信号からトリガパルスを作るトリガパルス発生回路と、前記基準クロックパルスを前記回転信号から生成されたトリガパルスに応じてカウントする第１カウンタと、前記第１カウンタのカウント状態と予め設定された基準周期との比較により速度偏差量を出力する速度検出回路と、この速度偏差量を入力し積分された制御信号を出力する積分アンプと、前記制御信号を入力し、モータの駆動電圧を出力するモータ駆動回路とを備えるモータ速度制御回路であって、このモータ速度制御回路はさらに、前記基準クロックパルスを前記回転信号から生成されたトリガパルスに応じてカウントする第２カウンタを備え、前記第２カウンタは第１設定時間と第２設定時間を持ち、第１設定時間に達するとモータ加速信号を出力し、さらに第２設定時間に達するとモータ減速信号を出力するように構成されたモータ速度制御回路。
【請求項２】
第１カウンタとして、回転信号に応じて基準クロックをＮ回カウントしてカウントアップ出力を出力し、そのカウントアップ出力で自らリセットするＮ進カウンタを構成し、前記カウントアップ出力までの時間と前記回転信号の周期時間との差時間に応じて速度偏差量を出力するように構成された請求項１記載のモータ速度制御回路。
【請求項３】
基準信号発生回路とは別に第２の基準信号発生回路を設け、第２カウンタが前記第２の基準信号発生回路より出力される第２の基準クロックパルスをカウントするように構成された請求項１記載のモータ速度制御回路。
【請求項４】
モータの回転に応じて出力される回転信号を作る周波数発電機と、回転信号の周波数より高い周波数の基準クロックパルスを発生する基準信号発生回路と、前記回転信号からトリガパルスを作るトリガパルス発生回路と、前記基準クロックパルスを前記回転信号から生成されたトリガパルスに応じてカウントする第１カウンタと、前記第１カウンタのカウント状態と予め設定された基準周期との比較により速度偏差量を出力する速度検出回路と、この速度偏差量を入力し積分された制御信号を出力する積分アンプと、前記制御信号を入力し、モータの駆動電圧を出力するモータ駆動回路とを備えるモータ速度制御回路であって、このモータ速度制御回路はさらに、前記速度検出回路より出力される速度偏差量のパルス幅が前記基準周期の幅以内である場合に回転数ロック検出信号を出力する回転数ロック検出回路と、前記基準クロックパルスをカウントする第２カウンタを備え、前記第２カウンタは、前記回転数ロック検出信号が出力されない場合のみ前記基準クロックパルスをカウントするように構成され、かつ前記第２カウンタは、第１設定時間と第２設定時間を持ち、第１設定時間に達するとモータ加速信号を出力し、さらに第２設定時間に達するとモータ減速信号を出力するように構成されたモータ速度制御回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はＰＰＣやプリンターなどのＯＡ機器に搭載されるモータ速度制御回路に関するものであり、詳しくは安全性を向上するための保護回路に関する。
【０００２】
【従来の技術】
近年、ＰＰＣやプリンターなどのＯＡ機器を含め全般的に安全性および環境問題に対して大きく取り上げられている。これに伴いこれらの機器に搭載されるモータは、安全性を確保することが必要とされている。
【０００３】
従来、モータ速度制御回路としては、特開平１−２３４０８号公報、特開平３−１５５３８４号公報、特開平５−３３６７７９号公報に記載されたものが知られている。図５に、その中で特開平５−３３６７７９号公報の回路の構成を示す。
【０００４】
１はトリガパルス発生回路、２は基準信号発生回路、３はＮ進カウンタ、４はＲ−Ｓフリップフロップ、５は第１のパルス発生回路、６は第２のパルス発生回路、７はパルス合成回路、８は速度検出回路、５０はモータ、５１は周波数発電機、５２はＦＧアンプ、５３はコンパレータ、５６は積分アンプ、５７はモータ駆動回路である。
【０００５】
ＦＧアンプ５２は、モータ５０と共動する周波数発電機５１より出力する回転信号が入力され、この信号を増幅した信号を出力するものである。コンパレータ５３は、ＦＧアンプ５２にて増幅された信号が入力され、この信号を矩形波に波形整形されたＦＧパルスを出力するものである。トリガパルス発生回路１は、ＦＧパルスが入力され、このＦＧパルスの立ち上がりまたは立ち下がりに応じてトリガパルスを出力するものである。速度検出回路８は、トリガパルスが入力され、この信号の周期と基準周期を比較し出力Ｅを出力する。
【０００６】
速度検出回路８の内部を説明すると、基準信号発生回路２より基準クロックパルスを出力し、第１カウンターとしてＮ進カウンタ３に入力され、前記トリガパルスに応じてカウントする。Ｒ−Ｓフリップフロップ４（以下、Ｒ−ＳＦＦと記す）は、トリガパルスがセット端子Ｓへ入力されており、リセット端子ＲにはＮ進カウンタ３のカウントアップ出力が入力されており、出力Ｑは、前記Ｎ進カウンタ３のＲＳＴ端子に入力されＮ進カウンタ３をリセットする。第１のパルス発生回路５は前記トリガパルスとＮ進カウンタ３の所定カウント出力を入力し、前記トリガパルスにてセットされ前記所定カウント出力にてリセットされる信号を出力する。第２のパルス発生回路６はＮ進カウンタ３の所定カウント出力とカウントアップ出力を入力し、前記所定カウント出力にてセットされ前記カウントアップ出力にてリセットされる信号を出力する。パルス合成回路７は、第１および第２のパルス発生回路５および６の出力入力し、パルス合成された信号Ｅを出力する。
【０００７】
積分アンプ５６は、前記信号Ｅが入力され、積分された制御信号を出力する。モータ駆動回路５７は、制御信号を入力し、モータ５０の駆動電圧を出力する。
【０００８】
以上のように構成されたモータ速度制御回路の動作を説明する。図６は第１および第２のパルス発生回路５および６とパルス合成回路７の詳細回路図であり、図７は各部の電圧または電流の波形である。図６でＮ進カウンタ３はトリガパルスによってカウント動作を始め、カウントアップ出力にてカウンタをリセットしカウント動作を止める。上記カウント動作はＲ−ＳＦＦ４の出力Ｑによってカウント動作をするか、否かが決まる構成となっている。
【０００９】
またカウントアップするまでのある所定カウント値にてＮ進カウンタ３から出力される所定カウント出力ＣＭは、Ｒ−ＳＦＦ構成の第１のパルス発生回路５のリセット端子Ｒへ入力される。なお、セット端子Ｓにはトリガパルスが入力されている。さらに、所定カウント出力ＣＭは、Ｒ−ＳＦＦ構成の第２のパルス発生回路６のセット端子Ｓへ入力され、一方リセット端子Ｒにはカウントアップ出力ＣＮが入力されている。ＮＡＮＤゲート３０には第１のパルス発生回路５の出力Ｃと第２のパルス発生回路６の出力Ｄが入力される。
【００１０】
また、ＡＮＤゲート３１には第１のパルス発生回路５の反転出力ＩＮＶＣと第２のパルス発生回路６の反転出力ＩＮＶＤが入力される。上記ＮＡＮＤゲート３０の出力Ｆはモータの速度が設定速度より高いときにローとなり、抵抗３２を介して、ＰＮＰトランジスタ３４のベースに接続されオンし、出力Ｅより電流を吐き出す。すなわち、後続する積分アンプ５６の積分素子に電流を供給する。これは減速信号として作用する。
すなわち、以下の条件の場合である。
【００１１】
ｆＦＧ＞ｆＣＴ  ……（式１）
ここでｆＦＧは、モータ回転信号の周波数、ｆＣＴは、設定速度に対応する基準の周波数である。
【００１２】
また、ＡＮＤゲート３１の出力Ｓはモータ速度が設定速度より低いときにハイとなり、抵抗３５を介して、ＮＰＮトランジスタ３７のベースに接続されオンし、出力Ｅより電流を吸いこむ。すなわち、後続する積分アンプ５６の積分素子の電流を吸収する。これは加速信号として作用する。
すなわち、以下の条件の場合である。
【００１３】
ｆＦＧ＜ｆＣＴ  ……（式２）
上記各部の電圧波形を図７に示した。すなわち、速度検出回路８はモータ速度と設定速度との差である速度偏差にもとづいて、後続する積分アンプ５６の積分素子に速度偏差に応じた量の充放電電流を供給または吸引し、積分アンプ５６の出力をモータ速度に応じたものとし、モータ駆動回路５７は積分アンプ５６の出力に応じてモータへの駆動電圧を制御することによって、モータの速度を設定速度に収束するように制御するものである。
【００１４】
３８は電源、３３，３６は抵抗でＰＮＰトランジスタ３４およびＮＰＮトランジスタ３７のベースとエミター間に接続され、トランジスタの動作を安定化させている。
【００１５】
【発明が解決しようとする課題】
しかしながら、上記従来の構成では、定常回転中に急激にモータを拘束された場合に、図８のようにノイズにより減速信号（Ｆ）が出力されカウントアップ後に次のＦＧパルスが来なければ、加速信号（Ｓ）が出力されず、モータの拘束が解除されてもモータに加速信号が与えられないためモータは回転しなくなるという課題があった。また、モータに加速信号（Ｓ）が与えられて拘束され続けるとモータ駆動回路５７の出力素子およびモータのコイルが異常発熱する恐れがあるという課題があった。
【００１６】
本発明は、このような従来の課題を解決するものでありＦＧのノイズによる誤動作によるモータの回転停止、モータ拘束による異常発熱を防いで安全性を高めたモータ速度制御回路を提供することを目的とする。
【００１７】
【課題を解決するための手段】
上記課題を解決するために本発明は、モータの回転に応じて出力される回転信号を作る周波数発電機と、回転信号の周波数より高い周波数の基準クロックパルスを発生する基準信号発生回路と、前記回転信号からトリガパルスを作るトリガパルス発生回路と、前記基準クロックパルスを前記回転信号から生成されたトリガパルスに応じてカウントする第１カウンタと、前記第１カウンタのカウント状態と予め設定された基準周期との比較により速度偏差量を出力する速度検出回路と、この速度偏差量を入力し積分された制御信号を出力する積分アンプと、前記制御信号を入力し、モータの駆動電圧を出力するモータ駆動回路とを備えるモータ速度制御回路であって、このモータ速度制御回路はさらに、前記基準クロックパルスを前記回転信号から生成されたトリガパルスに応じてカウントする第２カウンタを備え、前記第２カウンタは第１設定時間と第２設定時間を持ち、第１設定時間に達するとモータ加速信号を出力する。そしてモータに強制的に回転トルクを与えることにより、モータが拘束された瞬間ＦＧノイズによる誤動作により回転停止した後に拘束が解除されれば正常に回転復帰する。しかしモータが拘束され続けている場合は、さらに第２設定時間に達したときにモータ減速信号を出力するようにしたものである。
【００１８】
【発明の実施の形態】
本発明の請求項１に記載の発明は、モータの回転に応じて出力される回転信号を作る周波数発電機と、回転信号の周波数より高い周波数の基準クロックパルスを発生する基準信号発生回路と、前記回転信号からトリガパルスを作るトリガパルス発生回路と、前記基準クロックパルスを前記回転信号から生成されたトリガパルスに応じてカウントする第１カウンタと、前記第１カウンタのカウント状態と予め設定された基準周期との比較により速度偏差量を出力する速度検出回路と、この速度偏差量を入力し積分された制御信号を出力する積分アンプと、前記制御信号を入力し、モータの駆動電圧を出力するモータ駆動回路とを備えるモータ速度制御回路であって、このモータ速度制御回路はさらに、前記基準クロックパルスを前記回転信号から生成されたトリガパルスに応じてカウントする第２カウンタを備え、前記第２カウンタは第１設定時間と第２設定時間を持ち、第１設定時間に達するとモータ加速信号を出力し、さらに第２設定時間に達するとモータ減速信号を出力する。
この構成によりモータが拘束された瞬間ＦＧノイズによる誤動作により回転停止した後に拘束が解除されれば正常に回転復帰する。しかしモータが拘束され続けている場合は、第２設定時間に達するとモータ減速信号を出力する。これによって、モータおよび出力素子の異常発熱を防ぐことができる。
【００１９】
請求項２に記載の発明は、第１カウンタとして、回転信号に応じて基準クロックをＮ回カウントしてカウントアップ出力を出力し、そのカウントアップ出力で自らリセットするＮ進カウンタを構成し、前記カウントアップ出力までの時間と前記回転信号の周期時間との差時間に応じて速度偏差量を出力する請求項１記載のモータ速度制御回路であり、基準周期を第１カウンタのカウントアップ周期とし、回転信号との周期時間の差を速度偏差とする制御信号を出力するという作用を有する。
【００２０】
請求項３に記載の発明は、基準信号発生回路とは別に第２の基準信号発生回路を設け、第２カウンタが前記第２の基準信号発生回路より出力される第２の基準クロックパルスをカウントすることにより、前記第１カウンタと第２カウンタの時間設定が別々に設定可能であり、第２カウンタにて設定される時間は、前記第１カウンタにて設定される基準周期よりはるかに長い時間を必要とする場合は、第２の基準クロックパルスを長い周期に設定することにより少ないカウント数にて長い時間設定を可能にする作用を有する。
【００２１】
請求項４に記載の発明は、モータの回転に応じて出力される回転信号を作る周波数発電機と、回転信号の周波数より高い周波数の基準クロックパルスを発生する基準信号発生回路と、前記回転信号からトリガパルスを作るトリガパルス発生回路と、前記基準クロックパルスを前記回転信号から生成されたトリガパルスに応じてカウントする第１カウンタと、前記第１カウンタのカウント状態と予め設定された基準周期との比較により速度偏差量を出力する速度検出回路と、この速度偏差量を入力し積分された制御信号を出力する積分アンプと、前記制御信号を入力し、モータの駆動電圧を出力するモータ駆動回路とを備えるモータ速度制御回路であって、このモータ速度制御回路はさらに、前記速度検出回路より出力される速度偏差量のパルス幅が前記基準周期の幅以内である場合に回転数ロック検出信号を出力する回転数ロック検出回路と、前記基準クロックパルスをカウントする第２カウンタを備え、前記第２カウンタは、前記回転数ロック検出信号が出力されない場合のみ前記基準クロックパルスをカウントするように構成され、かつ前記第２カウンタは、第１設定時間と第２設定時間を持ち、第１設定時間に達するとモータ加速信号を出力し、さらに第２設定時間に達するとモータ減速信号を出力するように構成されたモータ速度制御回路であり、前記回転数ロック検出信号が出力されない場合即ち回転数が基準回転数から外れると第２カウンタが動作を始め、第１設定時間にてＦＧのノイズによる誤動作による回転停止を防ぎ、第２設定時間にてモータ拘束による異常発熱を防ぐ作用を有する。
【００２２】
【実施例】
以下本発明の実施例について、図面を参照して説明する。
【００２３】
図１において、１はトリガパルス発生回路で、モータ５０と共動する周波数発電機５１より出力する回転信号をＦＧアンプ５２にて増幅しコンパレータ５３にて矩形波に波形整形されたＦＧパルスを出力し、ＦＧパルスの立ち上がりまたは立ち下がりに応じてトリガパルスを出力し速度検出回路８に入力される。速度検出回路８の内部を説明すると、２は基準信号発生回路で基準クロックパルスを出力し、第１カウンターとしてＮ進カウンタ３に入力され、前記トリガパルスに応じてカウントする。
【００２４】
Ｒ−Ｓフリップフロップ４（以下、Ｒ−ＳＦＦと記す）は、トリガパルスがセット端子Ｓへ入力されており、リセット端子ＲにはＮ進カウンタ３のカウントアップ出力が入力されており、出力Ｑは、前記Ｎ進カウンタ３のＲＳＴ端子に入力されＮ進カウンタ３をリセットする。
【００２５】
第１のパルス発生回路５は前記トリガパルスとＮ進カウンタ３の所定カウント出力を入力し、前記トリガパルスにてセットされ前記所定カウント出力にてリセットされる信号を出力する。第２のパルス発生回路６はＮ進カウンタ３の所定カウント出力とカウントアップ出力を入力し、前記所定カウント出力にてセットされ前記カウントアップ出力にてリセットされる信号を出力する。
【００２６】
パルス合成回路７は、第１および第２のパルス発生回路５および６の出力入力し、パルス合成された信号Ｅを出力する。積分アンプ５６は、前記信号Ｅが入力され、積分された制御信号を出力する。モータ駆動回路５７は、制御信号を入力し、モータ５０の駆動電圧を出力する。
【００２７】
従来の速度制御回路との違いとしては、ＦＧのトリガパルスを監視する第２カウンタであるタイマー回路７０により、前記トリガパルス発生回路１より出力されるトリガパルスを入力とし、タイマーＣＬＫをタイマー用発振回路６９より供給し、前記トリガパルスを基準にタイマーを０からスタートさせることによりＦＧのトリガパルスを監視することができる。前記タイマー回路７０により出力される、Ｆｕｌｌコントロール信号は第１のパルス発生回路５および第２のパルス発生回路６のリセット端子Ｒ１へ入力され、加速指令を強制的に出力し、モータ５０の駆動電圧を最大とする。
【００２８】
また、前記タイマー回路７０により出力される、出力ＯＦＦ信号は、モータ駆動回路５７の出力ＯＦＦ端子ＰＯＦＦへ入力され、駆動を強制的に切り、たとえば出力をすべてハイインピーダンスの状態とすることによりモータへの駆動電圧を与えなくする。なおタイマー回路７０の基準クロックをタイマー用発振回路６９より供給しているが、基準信号発生回路２より供給しても良い。
【００２９】
以上のように構成されたモータ速度制御回路の動作を説明する。図２は第１および第２のパルス発生回路５および６とパルス合成回路７の詳細回路図であり、図３は各部の電圧または電流の波形である。図２でＮ進カウンタ３（請求項に記載の第１カウンタに対応する）はトリガパルスによってカウント動作を始め、カウントアップ出力にてカウンタをリセットしカウント動作を止める。上記カウント動作はＲ−ＳＦＦ４の出力Ｑによってカウント動作をするか、否かが決まる構成となっている。
【００３０】
またカウントアップするまでのある所定カウント値にて出力される所定カウント出力ＣＭは、Ｒ−ＳＦＦ構成の第１のパルス発生回路５のリセット端子Ｒへ入力される。なお、セット端子Ｓにはトリガパルスが入力されている。さらに、所定カウント出力ＣＭは、Ｒ−ＳＦＦ構成の第２のパルス発生回路６のセット端子へ入力され、一方リセット端子にはカウントアップ出力ＣＮが入力されている。ＮＡＮＤゲート３０には第１のパルス発生回路５の出力Ｃと第２のパルス発生回路６の出力Ｄが入力される。
【００３１】
また、ＡＮＤゲート３１には第１のパルス発生回路５の反転出力ＩＮＶＣと第２のパルス発生回路６の反転出力ＩＮＶＤが入力される。上記ＮＡＮＤゲート３０の出力Ｆはモータの速度が設定速度より高いときにローとなり、抵抗３２を介して、ＰＮＰトランジスタ３４のベースに接続されオンし、出力Ｅより電流を吐き出す。すなわち、後続する積分アンプ５６の積分素子に電流を供給する。これは減速信号として作用する。また、ＡＮＤゲート３１の出力Ｓはモータ速度が設定速度より低いときにハイとなり、抵抗３５を介して、ＮＰＮトランジスタ３７のベースに接続されオンし、出力Ｅより電流を吸いこむ。すなわち、後続する積分アンプ５６の積分素子の電流を吸収する。これは加速信号として作用する。
【００３２】
３８は電源、３３，３６は抵抗でＰＮＰトランジスタ３４およびＮＰＮトランジスタ３７のベースとエミター間に接続され、トランジスタの動作を安定化させている。
【００３３】
上記各部の電圧波形を図３に示している。すなわち、速度検出回路８はモータ速度と設定速度との差である速度偏差にもとづいて、後続する積分アンプ５６の積分素子に速度偏差に応じた量の充放電電流を供給または吸引し、積分アンプ５６の出力をモータ速度に応じたものとし、モータ駆動回路５７は積分アンプ５６の出力に応じてモータへの印加電圧を制御することによって、モータの速度を設定速度に収束するように制御するものである。ここまでは、従来のモータ制御回路と同様の構成である。
【００３４】
それに対して、タイマー回路７０は、内部にタイマーカウンタ７１とＲ−ＳＦＦ７２と７３にて構成されており、タイマーカウンタ７１は、トリガパルスによってカウント動作を始め、第１設定時間ＴＭ１の出力にてＲ−ＳＦＦ７２をリセットし、Ｆｕｌｌコントロール信号を出力し、Ｒ−ＳＦＦ５，６をリセットする。よって出力Ｃ，Ｄがローレベルとなり出力Ｓがハイレベルとなり積分アンプ５６の積分素子の電流を吸収する。これは、加速信号として作用する。すなわち、図３に示すように拘束された直後トリガパルスが無くなると加速信号Ｓが出力されず積分アンプの入力信号Ｅがハイインピーダンスの状態であり、モータに電流が供給されないが、第１設定時間ＴＭ１に達すると加速信号が出力されモータに電流が供給される。さらに第２設定時間ＴＭ２に達しても拘束が解除されなければ、出力ＯＦＦ信号によりモータ駆動回路５７によりモータへの電流を切り、異常発熱を防ぐという作用を有する。
【００３５】
また図４のように上記構成により第１設定時間に達すると加速信号が出力されモータに電流が供給され、モータの拘束が解除されれば自動復帰しモータは回転を再開することができる。
【００３６】
なお、以上の説明では、第１設定時間ＴＭ１にて出力されるＦｕｌｌコントロール信号を速度検出回路８に供給し加速信号Ｓにて制御する構成にて説明したが、直接モータ駆動回路５７へ供給しモータへの電流を制御しても同様に実施可能である。また、第２設定時間ＴＭ２にて出力される出力ＯＦＦ信号を速度検出回路８に供給し減速信号Ｆにて制御する構成にしても同様に実施可能である。
【００３７】
また、タイマー回路７０は、トリガパルスに応じて動作する構成にて説明したが、速度検出回路８より出力される加速信号Ｓおよび減速信号Ｆの速度偏差量のパルス幅が前記基準周期の幅以内である場合に回転数ロック検出信号を出力する回転数ロック検出回路と、前記回転数ロック検出信号が出力されない場合に動作する構成にしても同様に実施可能である。
【００３８】
【発明の効果】
上記実施例の記載から明らかなように、本発明によれば、モータが拘束されモータよりトリガパルスが出力されなくなり、積分出力Ｅがハイインピーダンス状態になっても、第２カウンタの第１設定時間に達するとモータ加速信号を出力し、モータを強制的に回転トルクを与えることによりモータが拘束された後に拘束が解除されれば正常に回転復帰する。さらにモータが拘束されつづける場合においては、第２設定時間に達するとモータ減速信号を出力しモータおよび出力素子の異常発熱を防止して安全性を向上することができるという有利な効果が得られる。
【図面の簡単な説明】
【図１】  本発明の実施例によるモータ速度制御回路を示すブロック図
【図２】  本発明の実施例におけるモータ速度制御回路の動作説明のための内部詳細回路図
【図３】  本発明の実施例によるモータ速度制御回路を示すタイミング図
【図４】  本発明の実施例によるモータ速度制御回路のモータ拘束動作時を示すタイミング図
【図５】  従来のモータ速度制御回路のブロック図
【図６】  従来のモータ速度制御回路の内部詳細回路図
【図７】  従来のモータ速度制御回路の動作を示すタイミング図
【図８】  従来のモータ速度制御回路のモータ拘束動作時を示すタイミング図
【符号の説明】
１  トリガパルス発生回路
２  基準信号発生回路
３  Ｎ進カウンタ
５  第１のパルス発生回路
６  第２のパルス発生回路
７  パルス合成回路
８  速度検出回路
３０  ＮＡＮＤ
３１  ＡＮＤ
３２、３３、３５、３６  抵抗
３４  ＰＮＰトランジスタ
３７  ＮＰＮトランジスタ
３８  電源
５０  モータ
５１  周波数発電機
５２  ＦＧアンプ
５３  コンパレータ
５６  積分アンプ
５７  モータ駆動回路
６９  タイマー用発振回路
７０  タイマー回路
７１  タイマーカウンタ
７２、７３  Ｒ−ＳＦＦ
【図１】
0004029483.tif 000002
【図２】
0004029483.tif 000003
【図３】
0004029483.tif 000004
【図４】
0004029483.tif 000005
【図５】
0004029483.tif 000006
【図６】
0004029483.tif 000007
【図７】
0004029483.tif 000008
【図８】
0004029483.tif 000009