(57)【特許請求の範囲】
【請求項１】
デューティが５０％で水平周期を有し、水平周期／６ずつ位相がずれた３原色画素信号のｘ組（ｘ＝１、２、３、‥‥‥‥）を、水平周期／２の周期を有する共通のサンプリング・ホールド・パルスによってサンプリングホールドして、ｘ組の同時化３原色画素信号を得る３原色のサンプリング・ホールド回路と、
該３原色のサンプリング・ホールド回路より得られた上記ｘ組の同時化３原色画素信号を、水平周期／２の周期を有する水平走査パルスによってサンプリングして、それぞれサンプリング電圧を得る複数のサンプリング回路、該複数のサンプリング回路にそれぞれ接続された複数のデータライン、垂直走査パルスが供給される複数のゲートライン及び上記複数のデータライン及び上記複数のゲートラインの各交叉部にそれぞれ接続された複数の３原色液晶画素を備える液晶表示パネルとを有するカラー液晶表示装置において、
上記サンプリング・ホールド・パルスの位相を、水平周期／２を偶数で除算して得た所定位相ずつ切換える位相切換え回路と、
テストパターンを表示させた上記液晶表示パネルの画面の輝度レベルを測定するビデオカメラと、
該ビデオカメラによって測定された輝度レベルの差が最小となる上記サンプリング・ホールド・パルスの位相を検出する検出回路とを有し、
上記検出回路によって検出された上記サンプリング・ホールド・パルスの位相を、水平周期／４だけずらして得た位相に、上記サンプリング・ホールド・パルスの位相を設定することを特徴とするカラー液晶表示装置のサンプリング位相調整回路。
【請求項２】
請求項１に記載のカラー液晶表示装置のサンプリング位相調整回路において、
少なくとも基準水平クロックを含む基準信号を発生する基準信号発生回路と、該基準信号発生回路よりの基準信号の位相を制御して、上記液晶表示パネルの水平シフトレジスタに供給する位相調整回路と、
上記水平走査パルスによって、ダミー画素信号をサンプリングするサンプリング回路と、
該サンプリング回路よりのサンプリングされたダミー画素信号を、基準ダミー画素信号と位相比較する位相比較回路とを有し、
上記サンプリングされたダミー画素信号及び上記基準ダミー画素信号間の位相差が、所定位相差を保持するように、上記位相比較回路よりの位相制御信号によって、上記位相調整回路を制御するようにしたことを特徴とするカラー液晶表示装置のサンプリング位相調整回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、３画素同時書込み方式のカラー液晶表示装置のサンプリング位相調整装置に関する。
【０００２】
【従来の技術】
以下に、図１を参照して、３画素同時書込み方式のカラー液晶表示装置の全体の構成を説明する。１０はカラー映像信号源で、このカラー映像信号源１０よりの青、赤、緑信号Ｉｎ（Ｂ）、Ｉｎ（Ｒ）、Ｉｎ（Ｇ）を、液晶ドライバ１１に入力し、その液晶ドライバ１１より出力された青、赤、緑信号Ｏｕｔ（Ｂ）、Ｏｕｔ（Ｒ）、Ｏｕｔ（Ｇ）を、液晶表示パネル１３に供給する。１２は液晶コントローラで、この液晶コントローラ１２よりの液晶駆動パルスとしての、互いに逆相の水平クロックＨＣＫ１、ＨＣＫ２、水平表示開始信号ＨＳＴ及びコントロール信号ＣＴＳを液晶表示パネル１３に供給する。又、液晶コントローラ１２は、後述するサンプリング・ホールド・パルスＳＨＰを、液晶ドライバ１１に供給する。
【０００３】
液晶表示パネル１３は、Ｈ（水平）シフトレジスタ１４を備える。そのＨシフトレジスタ１４は、水平クロックＨＣＫ１、ＨＣＫ２を受けて、所定の一定時間間隔を有するｎ個の水平走査パルス（サンプリングパルス）Ｇａｔｅ（１）〜Ｇａｔｅ（ｎ）を順次生成する。液晶表示パネル１３は、ｎ個のアナログスイッチＳＷ1 〜ＳＷn を備える。このアナログスイッチＳＷ1 〜ＳＷn は、Ｈシフトレジスタ１４よりの水平走査パルス（サンプリングパルス）Ｇａｔｅ（１）〜Ｇａｔｅ（ｎ）によって順次オンにされる。これらアナログスイッチＳＷ1 〜ＳＷn のそれぞれは、図示を省略するも、青、赤、緑信号用の３種類のアナログスイッチから構成される。この場合、青、赤、緑信号用の３種類のアナログスイッチに対しては、ｎ個の水平走査パルス（サンプリングパルス）Ｇａｔｅ（１）〜Ｇａｔｅ（ｎ）は、共通である。液晶ドライバ１１よりの青、赤、緑信号Ｏｕｔ（Ｂ）、Ｏｕｔ（Ｒ）、Ｏｕｔ（Ｇ）が、アナログスイッチＳＷ1 〜ＳＷn を構成するそれぞれ３種類のアナログスイッチによって順次サンプリングされて、その各サンプリング出力がそれぞれのデータラインＤＬに出力される。その各データラインも、それぞれ青、赤、緑信号用の３種類のデータラインから構成される。
【０００４】
液晶表示パネル１３は、Ｖ（垂直）シフトレジスタ１５を備える。そのＶシフトレジスタ１５は、液晶コントローラ１２よりの水平クロックＨＣＫ１、ＨＣＫ２を受けて、垂直走査パルスを生成し、その垂直走査パルスはゲートラインＧＬに供給される。その各垂直走査パルスは、青、赤、緑信号用の走査パルスから構成される。その各ゲートラインＧＬも、それぞれ青、赤、緑信号用の３種類のゲートラインから構成される。そして、各データラインＤＬ及び各ゲートラインＧＬの各交点に、それぞれ薄膜トランジスタ（ＴＦＴ）Ｔｒが接続され、その各トランジスタＴｒにそれぞれ表示電極ＤＥが接続され、その各トランジスタＴｒ及び各表示電極ＤＥにて、それぞれ液晶画素が構成される。その各液晶画素もそれぞれ青、赤、緑用の３種類の液晶画素から構成される。
【０００５】
例えば、アナログスイッチＳＷn がオンとなって、そのアナログスイッチＳＷn に接続されているデータラインＤＬに、映像信号に基づく電圧Ｖ（ｎ）が得られているときに、そのデータラインＤＬと交叉するゲートラインＧＬのいずれかに垂直走査パルスが与えられると、その液晶画素に電圧Ｖ（ｎ）が充電される。この場合は、実際には、アナログスイッチＳＷn を構成する青、赤、緑信号用のアナログスイッチがオンとなって、その青、赤、緑信号用のアナログスイッチに接続されている青、赤、緑信号用のデータラインに、青、赤、緑信号に基づく電圧が得られて、それぞれ青、赤、緑の液晶画素に充電される。
【０００６】
薄膜トランジスタＴｒがポリシリコンから構成されている場合、液晶表示パネル１３内のアナログスイッチＳＷ1 〜ＳＷn 等の遅延時間のばらつきによって、画像表示の解像度が劣化する。
【０００７】
次に、図２を参照して、３画素同時書込み方式のカラー液晶表示装置の詳細な回路を説明する。信号源１０からの青、赤、緑入力信号Ｉｎ（Ｂ）、Ｉｎ（Ｒ）、Ｉｎ（Ｇ）が、液晶ドライバ１１内のサンプリング・ホールド回路１６Ｂ、１６Ｒ、１６Ｇにそれぞれ供給されて、液晶コントローラ１２からのサンプリング・ホールド・パルスＳＨＰB 、ＳＨＰR 、ＳＨＰG によって、サンプルホールドされる。又、これらサンプリング・ホールド回路１６Ｂ、１６Ｒ、１６Ｇよりの各出力信号Ｓig（Ｂ）、Ｓig（Ｒ）、Ｓig（Ｇ）が、更に、サンプリング・ホールド回路１６ＢＡ、１６ＲＡ、１６ＧＡに供給されて、液晶コントローラ１２よりの共通のサンプリング・ホールド・パルスＳＨＰA によって、サンプルホールドされる。サンプリング・ホールド回路１６ＢＡ、１６ＲＡ、１６ＧＡによってサンプルホールドされた青、赤、緑出力信号Ｏｕｔ（Ｂ）、Ｏｕｔ（Ｒ）、Ｏｕｔ（Ｇ）が液晶表示パネル１３に供給される。液晶ドライバ１１よりの青、赤、緑出力信号Ｏｕｔ（Ｂ）、Ｏｕｔ（Ｒ）、Ｏｕｔ（Ｇ）が、アナログスイッチＳＷ1B、ＳＷ1R、ＳＷ1G〜ＳＷnB、ＳＷnR、ＳＷnGに供給されて、Ｈシフトレジスタ１４よりの、３画素に共通の水平走査パルスＧａｔｅ（１）〜Ｇａｔｅ（ｎ）によって、サンプリングされる。
【０００８】
次に、図３のタイミングチャートを参照して、図２の３画素同時書込み方式のカラー液晶表示装置の回路の一部の動作を説明する。青、赤、緑入力信号Ｉｎ（Ｂ）、Ｉｎ（Ｒ）、Ｉｎ（Ｇ）を、サンプリング・ホールド回路１６Ｂ、１６Ｒ、１６Ｇに供給して、青、赤、緑毎にタイミングを異にするサンプリング・ホールド・パルスＳＨＰB 、ＳＨＰR 、ＳＨＰG によってサンプルホールドする。この場合、サンプリング・ホールド・パルスＳＨＰG は、レベルの一定な信号で、サンプリング・ホールド回路１６Ｇでは、入力信号Ｉｎ（Ｇ）のサンプル・ホールドは行われず、入力信号Ｉｎ（Ｇ）が出力信号Ｓig（Ｇ）としてそのまま出力される。
【０００９】
そして、これらサンプリング・ホールド回路１６Ｂ、１６Ｒ、１６Ｇよりの各出力信号Ｓig（Ｂ）、Ｓig（Ｒ）、Ｓig（Ｇ）が、更に、サンプリング・ホールド回路１６ＢＡ、１６ＲＡ、１６ＧＡに供給されて、液晶コントローラ１２よりの共通なサンプリング・ホールド・パルスＳＨＰA によって、サンプルホールドされることによって、同時化された青、赤、緑出力信号Ｏｕｔ（Ｂ）、Ｏｕｔ（Ｒ）、Ｏｕｔ（Ｇ）が出力される。
【００１０】
そして、その同時化された青、赤、緑出力信号Ｏｕｔ（Ｂ）、Ｏｕｔ（Ｒ）、Ｏｕｔ（Ｇ）がアナログスイッチＳＷ1B、ＳＷ1R、ＳＷ1G〜ＳＷnB、ＳＷnR、ＳＷnGに供給されて、Ｈシフトレジスタ１４よりの、青、赤、緑で同じタイミングの水平走査パルスＧａｔｅ（ｎ）の立ち上がりエッジによってサンプリングされて、青、赤、緑信号の電圧Ｖ（１Ｂ）、Ｖ（１Ｒ）、Ｖ（１Ｇ）〜Ｖ（ｎＢ）、Ｖ（ｎＲ）、Ｖ（ｎＧ）が出力される。
【００１１】
尚、青、赤、緑入力信号Ｉｎ（Ｂ）、Ｉｎ（Ｒ）、Ｉｎ（Ｇ）は、デューティが５０％で水平周期を有し、水平周期／６ずつ位相がずれた色信号である。又、サンプリング・ホールド・パルスＳＨＰB 、ＳＨＰR 、ＳＨＰA は、周期が水平周期／２のパルスである。サンプリング・ホールド・パルスＳＨＰB 、ＳＨＰR の位相差は、水平周期／６である。
【００１２】
【発明が解決しようとする課題】
この３画素同時書込み方式のカラー液晶表示装置では、液晶表示パネル１３に対する駆動周波数が、１画素書込み方式のカラー液晶表示装置の場合の駆動周波数の１／３になるという利点があるが、その反面、液晶ドライバ１１内や液晶表示パネル１３内における信号線の遅延量のばらつきによって、画像表示の解像度が劣化するという欠点がある。
【００１３】
この画像表示の解像度が劣化する原因は、サンプリング・ホールド・パルスＳＰＨA によってサンプルホールドされた各色信号に対し、液晶表示パネル１３内の水平走査パルスによるサンプリング位相がずれたときに、隣接した液晶画素に混合書込みや誤書込みが発生するためである。
【００１４】
以下に、図４を参照して、サンプリング位相による解像度劣化の原理を説明する。図４はデータラインへのサンプリング位相が最適な状態のとき及び最悪な状態のときをそれぞれ示すタイミングチャートである。
【００１５】
図４の一段目は、タイミングを異にする青、赤、緑入力信号が、それぞれ青（赤）（緑）入力信号に同期したサンプリング・ホールドパルスＳＨＰA の立ち上がりエッジでサンプルホールドされて、同時化された青、赤、緑出力信号Ｏｕｔ（Ｂ／Ｒ／Ｇ）を示す。このアナログスイッチＳＷ1 〜ＳＷm に供給されてサンプリングされる青、赤、緑出力信号Ｏｕｔ（Ｂ／Ｒ／Ｇ）は、実際には、液晶表示パネル１３内の配線インピーダンスや配線容量によって、図４の２段目に示すＯｕｔ２（Ｂ／Ｒ／Ｇ）の波形のように、波形鈍りが生じてしまう。この場合、液晶表示パネル１３内の配線インピーダンスや配線容量による青、赤、緑出力信号の波形鈍り無くすことは、殆ど不可能である。
【００１６】
又、３画素同時書込み方式のカラー液晶表示装置の場合は、駆動周波数の低下によって、液晶ドライバ１１や液晶表示パネル１３内の信号線による遅延が問題となり、水平シフトレジスタ１４よりの水平走査パルス（サンプリングパルス）Ｇａｔｅ（１）〜Ｇａｔｅ（ｎ）に遅延ばらつきが生じる。しかし、この水平走査パルス（サンプリングパルス）のタイミングを是正することは可能である。
【００１７】
このアナログスイッチＳＷ1 〜ＳＷm に供給されてサンプリングされる青、赤、緑出力信号の波形鈍りや、水平シフトレジスタよりの水平走査パルス（サンプリングパルス）の遅延ばらつきは、カラー液晶表示装置自体の特性のばらつき、カラー液晶表示装置に供給される電源電圧の変動、カラー液晶表示装置自体の温度及びその周囲の温度によっても変化する。
【００１８】
このように、青、赤、緑出力信号Ｏｕｔ（Ｂ／Ｒ／Ｇ）に対する水平シフトレジスタ１４よりの水平走査パルス（サンプリングパルス）のタイミングが最適であれば、液晶表示パネル１３によって、高品位な映像表示を行うことができるが、そのタイミングが最適な状態から外れると、隣接した液晶画素に混合書込みや誤書込みが発生し、表示映像の解像度は劣化する。特に、液晶表示パネル１３が、ポリシリコンパネルの場合は、サンプリング期間が短いため、上述のタイミングのずれを極力抑える必要がある。
【００１９】
データラインへのサンプリング位相が最適な状態のときは、順次に発生する、水平周期／２の位相差を有する水平走査パルスＧａｔｅ１（ｎ）、Ｇａｔｅ１（ｎ＋１）それぞれの立ち上がりエッジによって、波形の鈍った青、赤、緑出力信号Ｏｕｔ２（Ｂ／Ｒ／Ｇ）の略中央の正規値がサンプリングされて、それぞれのアナログスイッチに接続されたデータラインに、青、赤、緑出力信号Ｏｕｔ２（Ｂ／Ｒ／Ｇ）がサンプリングされた正規な電圧Ｖ１（ｎ）、Ｖ１（ｎ＋１）が出力され、これら電圧Ｖ１（ｎ）、Ｖ１（ｎ＋１）の間には、
Ｖ１（ｎ）＞Ｖ１（ｎ＋１）
の関係を有する。
【００２０】
ところが、水平走査パルスＧａｔｅ２（ｎ）、Ｇａｔｅ２（ｎ＋１）が、青、赤、緑出力信号Ｏｕｔ２（Ｂ／Ｒ／Ｇ）に対し、１．５画素分遅れている場合は、順次に発生する水平走査パルスＧａｔｅ２（ｎ）、Ｇａｔｅ２（ｎ＋１）それぞれの立ち上がりエッジによって、波形の鈍った青（赤）（緑）出力信号Ｏｕｔ２（Ｂ／Ｒ／Ｇ）の中間値がサンプリングされて、それぞれのアナログスイッチに接続されたデータラインに、略同じレベルのサンプリング電圧Ｖ２（ｎ）、Ｖ２（ｎ＋１）が得られる。これら電圧Ｖ２（ｎ）、Ｖ２（ｎ＋１）間には、
Ｖ２（ｎ）≒Ｖ２（ｎ＋１）
関係があり、これが混合書込みである。
【００２１】
３画素同時書込み方式の場合、水平走査パルスによる最適なサンプル位相と最も解像度劣化が生じるサンプリング位相の差は、１．５画素となる。３画素同時書込みの場合、この位相差は水平クロックパルスＨＣＫ１が高レベルになっている水平周期／２の更に半分の期間となる。
【００２２】
水平クロックパルスＨＣＫ１が高レベルになっている水平周期／２の期間で、青、赤、緑の各１画素のサンプリングを行うため、この期間の位相を３６０度とすると、３画素同時書込み方式の場合、最適なサンプル位相と最も解像度劣化が生じるサンプリング位相の差は、１８０度に相当する。
【００２３】
かかる点に鑑み、本発明は、ｘ組（ｘ＝１、２、３、‥‥‥‥）の３原色画素信号同時書込み方式によるカラー液晶表示装置における各部回路における信号遅延量のばらつきによるｘ組の３原色画素信号の解像度劣化を、カラー液晶表示装置の歩留りを低下させることなく、確実に改善することのできるカラー液晶表示装置のサンプリング位相調整回路を提案しようとするものである。
【００２４】
【課題を解決するための手段】
第１の発明は、デューティが５０％で水平周期を有し、水平周期／６ずつ位相がずれた３原色画素信号のｘ組（ｘ＝１、２、３、‥‥‥‥）を、水平周期／２の周期を有する共通のサンプリング・ホールド・パルスによってサンプリングホールドして、ｘ組の同時化３原色画素信号を得る３原色のサンプリング・ホールド回路と、その３原色のサンプリング・ホールド回路より得られたｘ組の同時化３原色画素信号を、水平周期／２の周期を有する水平走査パルスによってサンプリングして、それぞれサンプリング電圧を得る複数のサンプリング回路、その複数のサンプリング回路にそれぞれ接続された複数のデータライン、垂直走査パルスが供給される複数のゲートライン及び複数のデータライン及び複数のゲートラインの各交叉部にそれぞれ接続された複数の３原色液晶画素を備える液晶表示パネルとを有するカラー液晶表示装置において、サンプリング・ホールド・パルスの位相を、水平周期／２を偶数で除算して得た所定位相ずつ切換える位相切換え回路と、テストパターンを表示させた液晶表示パネルの画面の輝度レベルを測定するビデオカメラと、そのビデオカメラによって測定された輝度レベルの差が最小となるサンプリング・ホールド・パルスの位相を検出する検出回路とを有し、検出回路によって検出されたサンプリング・ホールド・パルスの位相を、水平周期／４だけずらして得た位相に、サンプリング・ホールド・パルスの位相を設定するようにしたカラー液晶表示装置のサンプリング位相調整回路である。
【００２５】
第１の発明によれば、位相切換え回路によって、サンプリング・ホールド・パルスの位相を、水平周期／２を偶数で除算して得た所定位相ずつ切換え、ビデオカメラによって、テストパターンを表示させた液晶表示パネルの画面の輝度レベルを測定し、検出回路によって、そのビデオカメラによって測定された輝度レベルの差が最小となるサンプリング・ホールド・パルスの位相を検出し、その検出回路によって検出されたサンプリング・ホールド・パルスの位相を、水平周期／４だけずらして得た位相に、サンプリング・ホールド・パルスの位相を設定するようにする。
【００２６】
第２の発明は、第１の発明のカラー液晶表示装置のサンプリング位相調整回路において、少なくとも基準水平クロックを含む基準信号を発生する基準信号発生回路と、その基準信号発生回路よりの基準信号の位相を制御して、液晶表示パネルの水平シフトレジスタに供給する位相調整回路と、水平走査パルスによって、ダミー画素信号をサンプリングするサンプリング回路と、そのサンプリング回路よりのサンプリングされたダミー画素信号を、基準ダミー画素信号と位相比較する位相比較回路とを有し、サンプリングされたダミー画素信号及び基準ダミー画素信号間の位相差が、所定位相差を保持するように、位相比較回路よりの位相制御信号によって、位相調整回路を制御するようにしたカラー液晶表示装置のサンプリング位相調整回路である。
【００２７】
【発明の実施の形態】
以下に、図５を参照して、本発明の実施の形態の３画素同時書込み方式のカラー液晶表示装置のサンプリング位相調整装置の一例を詳細に説明する。尚、図５において、図１及び図２と対応する部分には、同一符号を付して説明すると共に、一部、重複説明及び重複図示を省略する。
【００２８】
図５において、図１の信号源１０からの入力信号Ｉｎ｛青、赤、緑入力信号Ｉｎ（Ｂ）、Ｉｎ（Ｒ）、Ｉｎ（Ｇ）｝が、液晶ドライバ１１内の、時間軸調整回路としての、サンプリング・ホールド回路１６に供給されて、サンプリング・ホールドパルスＳＨＰ′によってサンプリングホールドされる。このサンプリング・ホールド回路１６及びサンプリング・ホールドパルスＳＨＰ′は、それぞれ図２と同様に構成されている。即ち、青、赤、緑入力信号Ｉｎ（Ｂ）、Ｉｎ（Ｒ）、Ｉｎ（Ｇ）が、サンプリング・ホールド回路１６Ｂ、１６Ｒ、１６Ｇに供給されて、液晶コントローラ１２よりのサンプリング・ホールドパルスＳＨＰB 、ＳＨＰR 、ＳＨＰG によってサンプルホールドされる。又、サンプリング・ホールド回路１６Ｂ、１６Ｒ、１６Ｇの出力信号Ｓfg（Ｂ）、Ｓig（Ｒ）、Ｓig（Ｇ）は、サンプリング・ホールド回路１６ＢＡ、１６ＲＡ、１６ＧＡに供給されて、液晶コントローラ１２よりの共通のサンプリング・ホールドパルスＳＨＰA によってサンプルホールドされる。
【００２９】
液晶コントローラ１２内において、３０は基準パルス発生回路で、各種の基準パルス、即ち、各種の基準サンプリング・ホールド・パルスＳＨＰ、基準水平クロックパルスＨＣＫ１、ＨＣＫ２、基準水平表示開始信号ＨＳＴ及び基準ダミー画素サンプリングパルスＴＥＳＴＰ（図５においては、図示されてはいない）を発生する。
【００３０】
そして、各種の基準サンプリング・ホールド・パルスＳＨＰは、第１の位相調整回路３３によって位相調整され、その位相調整されたサンプリング・ホールド・パルスＳＨＰ′がサンプリング・ホールド回路１６に供給される。このサンプリング・ホールド・パルスＳＨＰ′は、既に詳述されている。
【００３１】
以下に、この第１の位相調整回路３３における位相調整について説明する。先ず、図５において図示を省略した信号源１０からの入力信号Ｉｎとしてのテストパターン信号が、液晶ドライバ１１のサンプリング・ホールド回路（時間軸調整回路）１６に供給される。そして、マイクロコンピュータ３５によって、第１の位相調整回路３３の位相が切換えられ、これによって、サンプリング・ホールド・パルスＳＨＰ（ＳＨＰB 、ＳＨＰR 、ＳＨＰG 、ＳＨＰA ）のタイミングが、所定位相量ずつ変化せしめられる。このため、入力信号Ｉｎとしてのテストパターン信号のタイミングが変化せしめられる。この状態で、ビデオカメラ３７によって、液晶表示パネル１３の画面を撮像して、隣接した液晶画素の輝度レベルをそれぞれ測定し、その測定された輝度レベルの差を、そのときのサンプリング・ホールド・パルスＳＨＰA の位相と共に、メモリ３６に格納する。
【００３２】
そして、サンプリング・ホールド・パルスＳＨＰA の所定位相量の総和が、サンプリング・ホールド・パルスＳＨＰA の１周期になるまで、サンプリング・ホールド・パルスＳＨＰA の位相を変化させる。メモリ３６に記憶された複数の輝度レベル差のうち、その絶対値が最も小さくなるときの、サンプリング・ホールド・パルスＳＨＰA の位相を、１８０度、即ち、サンプリング・ホールド・パルスＳＨＰA の（１／２）周期ずらした位相を、第１の位相調整回路３３におけるサンプリング・ホールド・パルスＳＨＰA の位相とする。
【００３３】
図５においては図示を省略するが、液晶ドライバ１１よりの青、赤、緑出力信号Ｏｕｔ（Ｂ）、Ｏｕｔ（Ｒ）、Ｏｕｔ（Ｇ）が、液晶表示パネル１３の、図２と同様のアナログスイッチＳＷ1B、ＳＷ1R、ＳＷ1G〜ＳＷnB、ＳＷnR、ＳＷnG（図５では、図示を省略する）によってサンプリングされる。尚、これらアナログスイッチＳＷ1B、ＳＷ1R、ＳＷ1G〜ＳＷnB、ＳＷnR、ＳＷnGには、共通な水平走査パルス（サンプリングパルス）Ｇａｔｅ（１）〜Ｇａｔｅ（ｎ）が供給される。
【００３４】
サンプリング・ホールド・パルスＳＨＰの位相調整によって、液晶表示パネル１３の内部のサンプリング信号遅延だけでなく、信号処理系の遅延に対しても、補正が可能で、カラー液晶表示装置のセット毎に固有のデバイス個体差／電源電圧による遅延ばらつきに対して、高品位のな画像の表示が可能となる。このサンプリング・ホールド・パルスＳＨＰの位相調整は、特に、温度特性による遅延変動の影響をあまり受けない低画素数の液晶表示パネルに好適である。
【００３５】
但し、サンプリング期間の特に短い高精細な液晶表示パネルに対しては、温度特性による遅延ばらつきに対しても解像度劣化の原因になるため、これについて調整する必要がある。この場合、映像信号のタイミング調整は、ビデオカメラを使用するため、常時タイミング関係をモニタすることができない。その場合には、液晶表示パネルから、隣接する液晶画素の映像信号レベルを検出する回路を設けることで、その隣接する液晶画素の映像信号レベルの比較を行うことが可能となる。信号処理系の温度特性による遅延ばらつきは、液晶表示パネル内部のサンプリング信号に対して、無視できる程小さいため、調整は液晶表示パネル側のサンプリング信号のみで行えば良い。
【００３６】
又、図１と同様に、液晶表示パネル１３は、Ｖ（垂直）シフトレジスタ１５を備えるが、ここでは、図示を省略している。又、図１と同様に、各データラインＤＬ及び各ゲートラインＧＬの各交点に、各薄膜トランジスタ（ＴＦＴ）Ｔｒが接続され、その各トランジスタＴｒにそれぞれ表示電極ＤＥが接続され、その各トランジスタＴｒ及び各表示電極ＤＥにて、それぞれ画素が構成されるが、これも、図５においては、図示を省略している。
【００３７】
上述したように、図５においては図示を省略するが、液晶ドライバ１１よりの青、赤、緑出力信号Ｏｕｔ（Ｂ）、Ｏｕｔ（Ｒ）、Ｏｕｔ（Ｇ）が、液晶表示パネル１３の、図２と同様のアナログスイッチＳＷ1B、ＳＷ1R、ＳＷ1G〜ＳＷnB、ＳＷnR、ＳＷnG（図５では、図示を省略する）によってサンプリングされる。これらアナログスイッチＳＷ1B、ＳＷ1R、ＳＷ1G〜ＳＷnB、ＳＷnR、ＳＷnGには、共通の水平走査パルス（サンプリング・パルス）Ｇａｔｅ（１）〜Ｇａｔｅ（ｎ）が供給される。
【００３８】
水平走査パルス（サンプリングパルス）Ｇａｔｅ（１）〜Ｇａｔｅ（ｎ）の位相調整を行うために、液晶表示パネル１３におけるサンプリング遅延量を検出する必要がある。そこで、図５に示す如く、Ｈシフトレジスタ１４よりの水平走査パルス（サンプリングパルス）Ｇａｔｅ（ｎ′）が供給されるダミーのアナログスイッチＳＷｄを設け、このアナログスイッチＳＷｄによってサンプリングされたダミー画素信号ＨＤＬＹを波形整形回路３４によって波形整形して、波形整形され且つサンプリングされたダミー画素信号ＨＤＬＹ（図６参照）を得る。検波及び比較回路３２において、波形整形され且つサンプリングされたダミー画素信号ＨＤＬＹと、液晶コントローラ１２内の基準ダミー画素サンプリングパルスＴＥＳＴＰ（図５においては、図示されてはいない）との間の位相を比較して、その位相差が常時一定となるように、液晶コントローラ１２内の第２の位相調整回路３１において、基準パルス発生回路３０よりの基準水平クロックパルスＨＣＫ１、ＨＣＫ２、基準水平表示開始信号ＨＳＴ及び基準ダミー画素サンプリングパルスＴＳＴＰの位相を調整する。図６に示すＴＥＳＴＰ′は、基準ダミー画素サンプリングパルスＴＥＳＴＰに対し、位相調整されたダミー画素サンプリングパルスを示す。
【００３９】
波形整形は、２値化処理を行うために一般的にはコンパレータが使用されるが、立ち下がり波形の位相変化が少ない場合であれば、他の回路を使用しても問題はない。
【００４０】
検波及び比較回路３２は、カウンタ及びラッチ回路を利用して、マスタクロックＣＬＫ（図６参照）若しくはそのマスタクロックＣＬＫの整数倍のクロックで、波形整形され且つサンプリングされたダミー画素信号ＨＤＬＹ及び液晶コントローラ１２内の基準ダミー画素サンプリングパルスＴＥＳＴＰを計数することで、波形整形され且つサンプリングされたダミー画素信号ＨＤＬＹと、液晶コントローラ１２内の基準ダミー画素サンプリングパルスＴＥＳＴＰとの間の位相差を検波すると共に、その位相差に対して補正量を決定し、第２の位相調整回路３１における位相を制御すると共に、ノイズ対策のために積分回路又はデバイド回路で平均化処理を行う。尚、図６におけるＴＰＳは、テストパターン信号を示す。
【００４１】
図５及び図６に示す如く、第２の位相調整回路３１による位相調整によって、液晶コントローラ１２内の遅延量Ｄｅｌａｙ（ＴＧ）が決定される。そして、先ず、第１の位相調整回路３３及び第２の位相調整回路３１の位相調整を同時に行って、液晶表示パネル１３に解像度の良い高品位な画像表示を行わせる。その後、第１の位相調整回路３３のみの位相調整を行わせる。この場合、仮に、温度特性などで、液晶表示パネル１３の内部のサンプリング遅延量Ｄｅｌａｙ（ＬＣＤ）が変化しても、遅延量Ｄｅｌａｙ（ＴＧ）及び遅延量Ｄｅｌａｙ（ＬＣＤ）の和Ｄｅｌａｙが一定、即ち、
Ｄｅｌａｙ（ＴＧ）＋Ｄｅｌａｙ（ＬＣＤ）＝Ｄｅｌａｙ＝一定
になるように、第２の位相調整回路３１による上述の各信号の位相調整を行う。
【００４２】
仮に、温度特性などで液晶表示パネル１３の内部のサンプリング遅延量Ｄｅｌａｙ（ＬＣＤ）が変化しても、サンプリング調整を行っており、その遅延量に対して補正が掛かるようになっているため、常に解像度の良い高品位な画像が、液晶表示パネル１３に表示される。
【００４３】
次に、図７のフローチャートを参照して、図５のカラー液晶表示装置のサンプリング位相調整回路の調整例を説明する。ステップＳＴ−１では、第２の位相調整回路３１の位相調整を開始する。ステップＳＴ−１の次は、ステップＳＴ−２に移行して、第２の位相調整回路３１の位相量をある値に設定する。このとき、基準パルス発生回路３０よりの基基準水平クロックパルスＨＣＫ１、ＨＣＫ２、基準水平表示開始信号ＨＳＴ及び基準ダミー画素サンプリングパルスＴＳＴＰが、第２の位相調整回路３１に供給されて位相調整され、その位相調整された水平クロックパルスＨＣＫ１′、ＨＣＫ２′及び水平表示開始信号ＨＳＴ′が液晶表示パネル１３に入力されると共に、位相調整されたダミー画素サンプリングパルスＴＳＴＰ′が、検波及び比較回路３２に入力される。アナログスイッチＳＷｄによってサンプリングされたダミー画素信号ＨＤＬＹが、波形整形回路３４に入力されて波形整形された後、液晶コントローラ１２に入力される。液晶コントローラ１２内の検波及び比較回路３２において、第２の位相調整回路３１から出力された、位相調整されたダミー画素サンプリングパルスＴＥＳＴＰ′の遅延量Ｄｅｌａｙ（ＴＧ）と、波形整形回路３４より出力されたダミー画素信号ＨＤＬＹの遅延量Ｄｅｌａｙ（ＬＣＤ）とを測定し、遅延量Ｄｅｌａｙ（ＴＧ）及びＤｅｌａｙ（ＬＣＤ）の和の遅延量の最長遅延量をＫとしたとき、Ｄｅｌａｙ（ＴＧ）＝Ｋ−Ｄｅｌａｙ（ＬＣＤ）の演算を行って、その得られたＤｅｌａｙ（ＴＧ）＝Ｋ−Ｄｅｌａｙ（ＬＣＤ）を、第２の位相調整回路３１の位相量として設定する。この一連の処理は、ステップＳＴ−２において、常時行われる。
【００４４】
ステップＳＴ−２の次は、ステップＳＴ−３に移行して、ステップＳＴ−２における動作が行われている状態の下で、マイクロコンピュータ３５の制御によって、第１の位相調整回路３３の位相調整を開始する。ステップＳＴ−３の次は、ステップＳＴ−４に移行して、図１の信号源１０からのテストパターン信号ＴＰＳを、液晶ドライバ１１に供給する。このテストパターン信号ＴＰＳは、図８に示す如く、デューティが０．５の水平クロックＨＣＫ１のパルス幅Ｔと同じパルス幅Ｔを有し、白／黒切り換わる信号（デューティは０．５）である。
【００４５】
ステップＳＴ−４の次は、ステップＳＴ−５に移行して、サンプリング・ホールド回路（時間軸調整回路）１６のタイミング設定を行う。
【００４６】
ここで、図１０について説明する。図１０は、図５におけるサンプリング・ホールド回路１６（その具体的回路構成は、図２について説明したのと同様である）に供給する、通常表示の場合の第１の位相調整回路３３より出力されるサンプリング・ホールド・パルスＳＨＰ、即ち、サンプリング・ホールド・パルスＳＨＰB 、ＳＨＰR 、ＳＨＰG 、ＳＨＰA の位相（マイクロコンピュータ３５の制御による）の設定の仕方を示す。サンプリング・ホールド・パルスＳＨＰB 、ＳＨＰR 、ＳＨＰG 、ＳＨＰA は、水平クロックＨＣＫ１の周期ＴH の１／２倍の周期を有する。サンプリング・ホールド・パルスＳＨＰＳＨＰB 、ＳＨＰR 、ＳＨＰG 、ＳＨＰA のパルス幅τは、その周期の１／３、即ち、水平クロックＨＣＫ１の周期ＴH の１／６である。サンプリング・ホールド・パルスＳＨＰB 、ＳＨＰR 、ＳＨＰG 、ＳＨＰA の位相を、水平クロックＨＣＫ１の周期ＴH の１／１２ずつ、即ち、サンプリング・ホールド・パルスＳＨＰB 、ＳＨＰR 、ＳＨＰG 、ＳＨＰA のパルス幅τの１／２、即ち、０．５τずる変化させる。そして、水平クロックＨＣＫ１の立ち上がり及び立ち下がりエッジに対し、τだけ遅れたサンプリング・ホールド・パルスＳＨＰA を基準として、これと同位相（０τ）、それぞれ０．５τ、１．０τ、１．５τ、２．０τ、２．５τ、３．０τ（０τ）遅延したサンプリング・ホールド・パルスＳＨＰA をそれぞれ、ＳＨＰA ０、ＳＨＰA １、ＳＨＰA ２、ＳＨＰA ３、ＳＨＰA ４、ＳＨＰA ５、ＳＨＰA ６（＝ＳＨＰA ０）とする。サンプリング・ホールド・パルスＳＨＰA ０、ＳＨＰA １、ＳＨＰA ２、ＳＨＰA ３、ＳＨＰA ４、ＳＨＰA ５、ＳＨＰA ６（＝ＳＨＰA ０）にそれぞれ対応し、それぞれ位相差τ、２τを有するサンプリング・ホールド・パルスＳＨＰB 、ＳＨＰR 及び常開サンプリング・ホールド・パルスＳＨＰG をそれぞれ、サンプリング・ホールド・パルスＳＨＰB ０、ＳＨＰR ０、ＳＨＰG ０；ＳＨＰB １、ＳＨＰR １、ＳＨＰG １；ＳＨＰB ２、ＳＨＰR ２、ＳＨＰG ２；ＳＨＰB ３、ＳＨＰR ３、ＳＨＰG ３；ＳＨＰB ４、ＳＨＰR ４、ＳＨＰG ４；ＳＨＰB ５、ＳＨＰR ５、ＳＨＰG ５；ＳＨＰB ６（＝ＳＨＰB ０）、ＳＨＰR ６（＝ＳＨＰR ０）、ＳＨＰG ６（＝ＳＨＰG ０）とする。
【００４７】
次に、図１１及び図１２について説明する。図１１及び図１２は、図５におけるサンプリング・ホールド回路１６（その具体的回路構成は、図２について説明したのと同様である）に供給する、テストパターン信号がＢＲＧ共通の場合の第１の位相調整回路３３より出力されるサンプリング・ホールド・パルスＳＨＰB 、ＳＨＰR 、ＳＨＰG 、ＳＨＰA の位相（マイクロコンピュータ３５の制御による）の設定の仕方を示す。サンプリング・ホールド・パルスＳＨＰB 、ＳＨＰR 、ＳＨＰG 、ＳＨＰA は、水平クロックＨＣＫ１の周期ＴH の１／２倍の周期を有する。サンプリング・ホールド・パルスＳＨＰB 、ＳＨＰR 、ＳＨＰG 、ＳＨＰA のパルス幅τは、その周期の１／３、即ち、水平クロックＨＣＫ１の周期ＴH の１／６である。テストパターン信号ＴＰＳは、水平クロックＨＣＫ１の周期ＴH と同じ周期ＴH を有し、水平クロックＨＣＫ１に対し、ＴH ／６の位相差を有する。サンプリング・ホールド・パルスＳＨＰB 、ＳＨＰR 、ＳＨＰG 、ＳＨＰA の位相を、水平クロックＨＣＫ１の周期ＴH の１／１２ずつ、即ち、サンプリング・ホールド・パルスＳＨＰB 、ＳＨＰR 、ＳＨＰG 、ＳＨＰA のパルス幅τの１／２、即ち、０．５τずる変化させる。そして、水平クロックＨＣＫ１の立ち上がり及び立ち下がりエッジに対し、τだけ遅れたサンプリング・ホールド・パルスＳＨＰA を基準として、これと同位相（０τ）、それぞれ０．５τ、１．０τ、１．５τ、２．０τ、２．５τ、３．０τ（０τ）遅延したサンプリング・ホールド・パルスＳＨＰA をそれぞれ、ＳＨＰA ０、ＳＨＰA １、ＳＨＰA ２、ＳＨＰA ３、ＳＨＰA ４、ＳＨＰA ５、ＳＨＰA ６（＝ＳＨＰA ０）とする。サンプリング・ホールド・パルスＳＨＰA ０、ＳＨＰA １、ＳＨＰA ２、ＳＨＰA ３、ＳＨＰA ４、ＳＨＰA ５、ＳＨＰA ６（＝ＳＨＰA ０）にそれぞれ対応し、共に位相差１．５τを有するサンプリング・ホールド・パルスＳＨＰB 、ＳＨＰR 、ＳＨＰG をそれぞれ、サンプリング・ホールド・パルスＳＨＰB ０、ＳＨＰR ０、ＳＨＰG ０；ＳＨＰB １、ＳＨＰR １、ＳＨＰG １；ＳＨＰB ２、ＳＨＰR ２、ＳＨＰG ２；ＳＨＰB ３、ＳＨＰR ３、ＳＨＰG ３；ＳＨＰB ４、ＳＨＰR ４、ＳＨＰG ４；ＳＨＰB ５、ＳＨＰR ５、ＳＨＰG ５；ＳＨＰB ６（＝ＳＨＰB ０）、ＳＨＰR ６（＝ＳＨＰR ０）、ＳＨＰG ６（＝ＳＨＰG ０）とする。
【００４８】
そして、ステップＳＴ−５では、マイクロコンピュータ３５の制御によって、図１０又は図１１及び図１２におけるサンプリング・ホールド・パルスＳＨＰA ０、ＳＨＰB ０、ＳＨＰR ０ＳＨＰG ０を初期設定サンプリング・ホールド・パルスとして、第１の位相調整回路３３からサンプリング・ホールド回路１６に供給し、これによりタイミングが設定された各色信号が、液晶ドライバ１１から液晶表示パネル１３に供給される。
【００４９】
ステップＳＴ−５の次は、ステップＳＴ−６に移行して、マイクロコンピュータ３５の制御の下に、ビデオカメラ３７によって液晶表示パネル１３の画面を撮像して、サンプリング・ホールド・パルスＳＨＰB 、ＳＨＰR 、ＳＨＰG 、ＳＨＰA の位相が変化する毎に、隣接した液晶画素の輝度レベルを測定し、次に、ステップＳＴ−７に移行して、マイクロコンピュータ３５の制御の下に、サンプリング・ホールド・パルスＳＨＰB 、ＳＨＰR 、ＳＨＰG 、ＳＨＰA の位相が変化する毎に、その測定された隣接した液晶画素の輝度レベルの差をメモリ３６に記憶する。
【００５０】
図９Ａ及びＢは、図８のテストパターン信号ＴＰＳに基づく液晶表示パネル１３に表示される白／黒ストライプ画像を示し、Ａは解像度が良い場合を、Ｂは解像度は悪い場合をそれぞれ示す。Ｔは、図８におけるテストパターン信号ＴＰＳのパルス幅Ｔに相当する白ストライプ及び黒ストライプの幅を示す。そして、ビデオカメラ３７によって、この液晶表示パネル１３に表示される白／黒ストライプ画像を撮像して、その濃淡のレベル差を測定する。そして、その濃淡のレベル差と、サンプリング・ホールド・パルスＳＨＰA の位相とをメモリ３６に記憶しておく。この場合、液晶表示パネル１３全体の輝度レベルを測定し、これをサンプリング・ホールド・パルスＳＨＰA の位相と共に、メモリ３６に記憶させるようにしても良い。
【００５１】
ステップＳＴ−７の次は、ステップＳＴ−８に移行して、サンプリング・ホールド回路（時間軸調整回路）１６のタイミングを変更する。即ち、図１０又は図１１及び図１２に示すように、第１の位相調整回路３３から、サンプリング・ホールド・パルスＳＨＰA ０、ＳＨＰA １、ＳＨＰA ２、ＳＨＰA ３、ＳＨＰA ４、ＳＨＰA ５、ＳＨＰA ６（＝ＳＨＰA ０）、ＳＨＰB ０、ＳＨＰR ０、ＳＨＰG ０；ＳＨＰB １、ＳＨＰR １、ＳＨＰG １；ＳＨＰB ２、ＳＨＰR ２、ＳＨＰG ２；ＳＨＰB ３、ＳＨＰR ３、ＳＨＰG ３；ＳＨＰB ４、ＳＨＰR ４、ＳＨＰG ４；ＳＨＰB ５、ＳＨＰR ５、ＳＨＰG ５；ＳＨＰB ６（＝ＳＨＰB ０）、ＳＨＰR ６（＝ＳＨＰR ０）、ＳＨＰG ６（＝ＳＨＰG ０）を順次に切換えて出力して、サンプリング・ホールド回路１６に供給し、各色信号のタイミングを設定し、そのタイミングが設定された各色信号が、液晶ドライバ１１から液晶表示パネル１３に供給される。
【００５２】
ステップＳＴ−８の次は、ステップＳＴ−９に移行する。ステップＳＴ−９では、図１０又は図１１及び図１２に示す、第１の位相調整回路３３から出力される、サンプリング・ホールド・パルスＳＨＰA ０、ＳＨＰA １、ＳＨＰA ２、ＳＨＰA ３、ＳＨＰA ４、ＳＨＰA ５、ＳＨＰA ６（＝ＳＨＰA ０）、ＳＨＰB ０、ＳＨＰR ０、ＳＨＰG ０；ＳＨＰB １、ＳＨＰR １、ＳＨＰG １；ＳＨＰB ２、ＳＨＰR ２、ＳＨＰG ２；ＳＨＰB ３、ＳＨＰR ３、ＳＨＰG ３；ＳＨＰB ４、ＳＨＰR ４、ＳＨＰG ４；ＳＨＰB ５、ＳＨＰR ５、ＳＨＰG ５；ＳＨＰB ６（＝ＳＨＰB ０）、ＳＨＰR ６（＝ＳＨＰR ０）、ＳＨＰG ６（＝ＳＨＰG ０）が一巡したか否かを判別し、ＮＯのときは、ステップＳＴ−６に戻り、ＹＥＳのときは、ステップＳＴ−１０に移行する。
【００５３】
ステップＳＴ−９の次は、ステップＳＴ−１０に移行して、マイクロコンピュータ３５によって、メモリ３６に記憶されている輝度レベル差を比較する。
【００５４】
ステップＳＴ−１０の次は、ステップＳＴ−１１に移行して、マイクロコンピュータ３５によって、サンプリング・ホールド・パルスＳＨＰA ０、ＳＨＰA １、ＳＨＰA ２、ＳＨＰA ３、ＳＨＰA ４、ＳＨＰA ５、ＳＨＰA ６（＝ＳＨＰA ０）のうち、最も輝度レベル差の小さい位相のサンプリング・ホールド・パルスＳＨＰA を検出し、サンプリング・ホールド・パルスＳＨＰA の位相を、最も輝度レベル差の小さい位相を１８０°、即ち、１．５τずらした位相に設定する。その場合、サンプリング・ホールド・パルスＳＨＰB 、ＳＨＰR 、ＳＨＰG も、サンプリング・ホールド・パルスＳＨＰA の位相に合わせる。
【００５５】
例えば、最も輝度レベル差の小さい位相のサンプリング・ホールド・パルスＳＨＰA がサンプリング・ホールド・パルスＳＨＰA １であったときは、第１の位相調整回路３３より出力されるサンプリング・ホールド・パルスＳＨＰA 、ＳＨＰB 、ＳＨＰR 、ＳＨＰG として、サンプリング・ホールド・パルスＳＨＰA ４、ＳＨＰB ４、ＳＨＰR ４、ＳＨＰG ４を設定する。
【００５６】
ステップＳＴ−１１の次は、ステップＳＴ−１２に移行して、ステップＳＴ−１１で設定されたサンプリング・ホールド・パルスＳＨＰA 、ＳＨＰB 、ＳＨＰR 、ＳＨＰG に基づいて、サンプリング・ホールド回路（時間軸調整回路）１６から出力されて、液晶表示パネル１３に供給される青、赤、緑信号Ｏｕｔ（Ｂ）、Ｏｕｔ（Ｒ）、Ｏｕｔ（Ｇ）のタイミングを設定する。
【００５７】
ステップＳＴ−１２の次は、ステップＳＴ−１３に移行して、第１の位相調整回路３３の位相調整を解除する。
【００５８】
次に、サンプリング位相調整装置の他の例を説明する。図７について説明したサンプリング位相調整例では、第１の位相調整回路において、サンプリングホールドパルスＳＨＰ′の位相を所定量ずつ変化させ、その位相変化を一巡させるようにした場合であるが、以下に述べるサンプリング位相調整例は、位相調整に要する時間を短縮化するようにした場合である。
【００５９】
次に、図１３のフローチャートを参照して、図５のカラー液晶表示装置のサンプリング位相調整回路の他の調整例を説明する。ステップＳＴ−２１では、第２の位相調整回路３１の位相調整を開始する。
【００６０】
ステップＳＴ−２１の次は、ステップＳＴ−２２に移行して、第２の位相調整回路３１の位相量をある値に設定する。このとき、基準パルス発生回路３０よりの基基準水平クロックパルスＨＣＫ１、ＨＣＫ２、基準水平表示開始信号ＨＳＴ及び基準ダミー画素サンプリングパルスＴＳＴＰが、第２の位相調整回路３１に供給されて位相調整され、その位相調整された水平クロックパルスＨＣＫ１′、ＨＣＫ２′及び水平表示開始信号ＨＳＴ′が液晶表示パネル１３に入力されると共に、位相調整されたダミー画素サンプリングパルスＴＳＴＰ′は、検波及び比較回路３２に入力される。アナログスイッチＳＷｄによってサンプリングされたダミー画素信号ＨＤＬＹが、波形整形回路３４に入力されて波形整形された後、液晶コントローラ１２に入力される。液晶コントローラ１２の内部で、第２の位相調整回路３１から出力された、位相調整されたダミー画素サンプリングパルスＴＥＳＴＰ′の遅延量Ｄｅｌａｙ（ＴＧ）と、波形整形回路３４より出力されたダミー画素信号ＨＤＬＹの遅延量Ｄｅｌａｙ（ＬＣＤ）とを測定する。遅延量Ｄｅｌａｙ（ＴＧ）及びＤｅｌａｙ（ＬＣＤ）の和の遅延量の最長遅延量をＫとしたとき、Ｄｅｌａｙ（ＴＧ）＝Ｋ−Ｄｅｌａｙ（ＬＣＤ）の演算を行って、その得られたＤｅｌａｙ（ＴＧ）＝Ｋ−Ｄｅｌａｙ（ＬＣＤ）を、第２の位相調整回路３１の位相量として設定する。この一連の処理が、ステップＳＴ−２２において、常時行われている。
【００６１】
ステップＳＴ−２２の次は、ステップＳＴ−２３に移行して、ステップＳＴ−２２における動作が行われている状態で、マイクロコンピュータ３５の制御によって、第１の位相調整回路３３の位相調整を開始する。ステップＳＴ−２３の次は、ステップＳＴ−２４に移行して、図１の信号源１０からのテストパターン信号ＴＰＳを、液晶ドライバ１１に供給する。このテストパターン信号ＴＰＳは、図８に示す如く、デューティが０．５の水平クロックＨＣＫ１のパルス幅Ｔと同じパルス幅Ｔを有し、白／黒切り換わる信号（デューティは０．５）である。
【００６２】
ステップＳＴ−２４の次は、ステップＳＴ−２５に移行して、サンプリング・ホールド回路（時間軸調整回路）１６のタイミング設定を行う。
【００６３】
図１０〜図１２についての重複説明を省略する。
【００６４】
そして、ステップＳＴ−２５では、マイクロコンピュータ３５の制御によって、図１０又は図１１及び図１２におけるサンプリング・ホールド・パルスＳＨＰA ０、ＳＨＰB ０、ＳＨＰR ０ＳＨＰG ０を初期設定サンプリング・ホールド・パルスとして、第１の位相調整回路３３からサンプリング・ホールド回路１６に供給し、これによりタイミングが設定された各色信号が、液晶ドライバ１１から液晶表示パネル１３に供給される。
【００６５】
ステップＳＴ−２５の次は、ステップＳＴ−２６に移行して、マイクロコンピュータ３５の制御の下に、ビデオカメラ３７によって液晶表示パネル１３の画面を撮像して、サンプリング・ホールド・パルスＳＨＰB 、ＳＨＰR 、ＳＨＰG 、ＳＨＰA の位相が変化する毎に、隣接した液晶画素の輝度差レベルを測定する。
【００６６】
図１５Ａ及びＢは、図８のテストパターン信号ＴＰＳに基づく液晶表示パネル１３に表示される白／黒ストライプ画像を示し、Ａは解像度が良い場合を、Ｂは解像度は悪い場合をそれぞれ示す。
【００６７】
図１４Ａ、Ｂは、初期調整時における液晶表示パネルに表示される画像のそれぞれ解像度が良い場合と、解像度が悪い場合とを示す。図１４Ａ、ＢにおけるＰ画素目の輝度ＬP （ｎ）と、（Ｐ＋１）画素目の輝度Ｌ(P+1) （ｎ）との差、即ち、輝度差レベルをＹ（ｎ）とすると、この輝度差レベルＹ（ｎ）は、
Ｙ（ｎ）＝Ｌ(P+1) （ｎ）−ＬP （ｎ）
のように表される。
【００６８】
次に、ステップＳＴ−２７に移行して、図５のメモリ３６にそれぞれ記憶した現在の輝度差レベルＹ（ｋ）｛そのときのサンプリング・ホールド・パルスＳＨＰA の位相をＤ（ｋ）とする｝と、１つ前の輝度差レベルＹ（ｋ−１）｛そのときのサンプリング・ホールド・パルスＳＨＰA の位相をＤ（ｋ−１）とする｝との差のレベル、即ち、
Ｙ（ｋ）−Ｙ（ｋ−１）
を図５のマイクロコンピュータ３５によって演算する。
【００６９】
ステップＳＴ−２７の次は、ステップＳＴ−２８に移行して、マイクロコンピュータ３５によって、ステップＳＴ−２７における演算結果の符号が正か否かを検査し、ＮＯ、即ち、正でないときは、ステップＳＴ−２６に戻り、ＹＥＳ、即ち、正のときは、ステップＳＴ−２９に移行して、位相Ｄ（ｋ−１）を１８０°ずらす。
【００７０】
図１５は、サンプリング・ホールド・パルスＳＨＰA の位相Ｄ（ｎ−３）、Ｄ（ｎ−２）、Ｄ（ｎ−１）、Ｄ（ｎ）、Ｄ（ｎ＋１）、Ｄ（ｎ＋２）における輝度差レベルＹ（ｎ−３）、Ｙ（ｎ−２）、Ｙ（ｎ−１）、Ｙ（ｎ）、Ｙ（ｎ＋１）、Ｙ（ｎ＋２）の変化を示す。この例では、隣接する輝度差の大小関係を示すと、次のようになる。
Ｙ（ｎ−３）＞Ｙ（ｎ−２）＞Ｙ（ｎ−１）＞Ｙ（ｎ）＜Ｙ（ｎ＋１）＜Ｙ（ｎ＋２）
従って、これら輝度差レベルのルの差であるＹ（ｋ）−Ｙ（ｋ−１）の符号は次のようになる。
Ｙ（ｎ−２）−Ｙ（ｎ−３）の符号：−
Ｙ（ｎ−１）−Ｙ（ｎ−２）の符号：−
Ｙ（ｎ）    −Ｙ（ｎ−１）の符号：−
Ｙ（ｎ＋１）−Ｙ（ｎ）    の符号：＋
Ｙ（ｎ＋２）−Ｙ（ｎ＋１）の符号：＋
この例の場合は、輝度差レベルＹ（ｎ）が最小値となり、そのときのサンプリング・ホールド・パルスＳＨＰA の位相は、Ｄ（ｎ）となる。
【００７１】
ステップＳＴ−２９の次は、ステップＳＴ−３０に移行して、ステップＳＴ−２９で設定された位相のサンプリング・ホールド・パルスＳＨＰA 、ＳＨＰB 、ＳＨＰR 、ＳＨＰG に基づいて、サンプリング・ホールド回路（時間軸調整回路）１６から出力されて、液晶表示パネル１３に供給される青、赤、緑信号Ｏｕｔ（Ｂ）、Ｏｕｔ（Ｒ）、Ｏｕｔ（Ｇ）のタイミングを設定する。
【００７２】
ステップＳＴ−３０の次は、ステップＳＴ−３１に移行して、第１の位相調整回路３３の位相調整を解除する。
【００７３】
この図１３のサンプリング位相調整例では、Ｙ（ｋ）−Ｙ（ｋ−１）の符号の変化のみで、輝度差レベルＹが最小となるサンプリング・ホールド・パルスＳＨＰA の位相を検出するのに要する時間が短縮される。例えば、測定すべき輝度差レベルが１００個あるとき、運が良ければ、最小２回の輝度差レベルの測定で、輝度差レベルが最小のときの、サンプリング・ホールド・パルスＳＨＰA の位相を検出することができる。勿論、運が悪ければ、輝度レベルを最大１００回測定しなければならない場合もある。
【００７４】
さて、図１６Ａ、Ｂは、図１４Ａ、Ｂに相当するが、ビデオカメラ３７によって、輝度レベル差を測定できない場合は、ビデオカメラ３７のズームレンズのフォーカス調整を無限大にして、ビデオカメラ３７のよって撮像される液晶表示パネルの画像があたかも図１６Ｃ（解像度が良い場合）及び図１６Ｄ（解像度が悪い場合）に示すようにして、液晶表示パネルの全体の輝度を測定する方法がある。
【００７５】
図１７は、液晶の信号レベルと輝度レベルとの間の特性を示す。この場合に、ビデオカメラ３７のズームレンズのフォーカスを無限大にすると、図１７に示すように、解像度が良い場合の輝度は、｛Ｌ（白）＋Ｌ（黒）｝／２となり、解像度が悪い場合の輝度は、Ｌ（混合）≒Ｌ（黒）となる。
【００７６】
この場合は、サンプリング・ホールド・パルスＳＨＰA の位相と、液晶表示パネルの画面全体の輝度Ｌとの間の関係は、図１８に示すようになる。
【００７７】
そこで、この場合には、図１３のフローチャートにおいて、ステップＳＴ−２７を次のよう変更する。即ち、ステップＳＴ−２７では、図５のメモリ３６にそれぞれ記憶した現在の画面全体の輝度レベルＬ（ｋ）｛そのときのサンプリング・ホールド・パルスＳＨＰA の位相をＤ（ｋ）とする｝と、１つ前の画面全体の輝度レベルＬ（ｋ−１）｛そのときのサンプリング・ホールド・パルスＳＨＰA の位相をＤ（ｋ−１）とする｝と、の差のレベル、即ち、
Ｌ（ｋ）−Ｌ（ｋ−１）
を図５のマイクロコンピュータ３５によって演算する。
【００７８】
ステップＳＴ−２７の次のステップＳＴ−２８を次のよう変更する。即ち、ステップＳＴ−２８では、マイクロコンピュータ３５によって、ステップＳＴ−２７における演算結果の符号が正か否かを検査し、ＮＯ、即ち、正でないときは、ステップＳＴ−２６に戻り、ＹＥＳ、即ち、正のときは、ステップＳＴ−２９に移行して、位相Ｄ（ｋ−１）を１８０°ずらす。
【００７９】
図１８は、サンプリング・ホールド・パルスＳＨＰA の位相Ｄ（ｎ−３）、Ｄ（ｎ−２）、Ｄ（ｎ−１）、Ｄ（ｎ）、Ｄ（ｎ＋１）、Ｄ（ｎ＋２）における画面全体の輝度レベルＬ（ｎ−３）、Ｌ（ｎ−２）、Ｌ（ｎ−１）、Ｌ（ｎ）、Ｌ（ｎ＋１）、Ｌ（ｎ＋２）の変化を示す。この例では、隣接する画面全体の輝度レベルの大小関係を示すと、次のようになる。
Ｌ（ｎ−３）＞Ｌ（ｎ−２）＞Ｌ（ｎ−１）＞Ｌ（ｎ）＜Ｌ（ｎ＋１）＜Ｌ（ｎ＋２）
従って、これら画面全体の輝度レベルのルの差であるＬ（ｋ）−Ｌ（ｋ−１）の符号は次のようになる。
Ｌ（ｎ−２）−Ｌ（ｎ−３）の符号：−
Ｌ（ｎ−１）−Ｌ（ｎ−２）の符号：−
Ｌ（ｎ）    −Ｌ（ｎ−１）の符号：−
Ｌ（ｎ＋１）−Ｌ（ｎ）    の符号：＋
Ｌ（ｎ＋２）−Ｌ（ｎ＋１）の符号：＋
この例の場合は、画面全体の輝度レベルＬ（ｎ）が最小値となり、そのときのサンプリング・ホールド・パルスＳＨＰA の位相は、Ｄ（ｎ）となる。
【００８０】
【発明の効果】
第１の発明によれば、デューティが５０％で水平周期を有し、水平周期／６ずつ位相がずれた３原色画素信号のｘ組（ｘ＝１、２、３、‥‥‥‥）を、水平周期／２の周期を有する共通のサンプリング・ホールド・パルスによってサンプリングホールドして、ｘ組の同時化３原色画素信号を得る３原色のサンプリング・ホールド回路と、その３原色のサンプリング・ホールド回路より得られたｘ組の同時化３原色画素信号を、水平周期／２の周期を有する水平走査パルスによってサンプリングして、それぞれサンプリング電圧を得る複数のサンプリング回路、その複数のサンプリング回路にそれぞれ接続された複数のデータライン、垂直走査パルスが供給される複数のゲートライン及び複数のデータライン及び複数のゲートラインの各交叉部にそれぞれ接続された複数の３原色液晶画素を備える液晶表示パネルとを有するカラー液晶表示装置において、サンプリング・ホールド・パルスの位相を、水平周期／２を偶数で除算して得た所定位相ずつ切換える位相切換え回路と、テストパターンを表示させた液晶表示パネルの画面の輝度レベルを測定するビデオカメラと、そのビデオカメラによって測定された輝度レベルの差が最小となるサンプリング・ホールド・パルスの位相を検出する検出回路とを有し、検出回路によって検出されたサンプリング・ホールド・パルスの位相を、水平周期／４だけずらして得た位相に、サンプリング・ホールド・パルスの位相を設定するようにしたので、ｘ組（ｘ＝１、２、３、‥‥‥‥）の３原色画素信号同時書込み方式によるカラー液晶表示装置における各部回路における信号遅延量のばらつきによるｘ組の３原色画素信号の解像度劣化を、カラー液晶表示装置の歩留りを低下させることなく、確実に改善することのできるカラー液晶表示装置のサンプリング位相調整回路を提案しようとするものである。
【００８１】
第２の発明によれば、第１の発明のカラー液晶表示装置のサンプリング位相調整回路において、少なくとも基準水平クロックを含む基準信号を発生する基準信号発生回路と、その基準信号発生回路よりの基準信号の位相を制御して、液晶表示パネルの水平シフトレジスタに供給する位相調整回路と、水平走査パルスによって、ダミー画素信号をサンプリングするサンプリング回路と、そのサンプリング回路よりのサンプリングされたダミー画素信号を、基準ダミー画素信号と位相比較する位相比較回路とを有し、サンプリングされたダミー画素信号及び基準ダミー画素信号間の位相差が、所定位相差を保持するように、位相比較回路よりの位相制御信号によって、位相調整回路を制御するようにしたので、ｘ組（ｘ＝１、２、３、‥‥‥‥）の３原色画素信号同時書込み方式によるカラー液晶表示装置における各部回路における信号遅延量のばらつきによるｘ組の３原色画素信号の解像度劣化を、カラー液晶表示装置の歩留りを低下させることなく、一層確実に改善することのできるカラー液晶表示装置のサンプリング位相調整回路を得ることができる。
【図面の簡単な説明】
【図１】３画素同時書込み方式のカラー液晶表示装置の概要を示すブロック線図である。
【図２】図１の３画素同時書込み方式のカラー液晶表示装置の具体回路を示す回路図である。
【図３】３画素同時書込み方式のカラー液晶表示装置の場合のタイミングチャートである。
【図４】液晶表示パネル上のサンプリング位相による解像度劣化の原理を説明するためのタイミングチャートである。
【図５】本発明の実施の形態のカラー液晶表示装置のサンプリング位相調整装置の例を示すブロック線図である。
【図６】サンプリング位相の調整原理を示すタイミングチャートである。
【図７】本発明の実施の形態のカラー液晶表示装置のサンプリング位相調整例を示すフローチャートである。
【図８】テストパターン信号を、水平クロックと共に示すタイミングチャートである。
【図９】初期調整時における液晶表示パネルに表示される画像を示す説明図である。
【図１０】通常表示のサンプリングパルスを示すタイミングチャートである。
【図１１】テストパターンがＲＧＢ共通の場合のサンプリングパルスを示すタイミングチャートである。
【図１２】テストパターンがＲＧＢ共通の場合のサンプリングパルスを示すタイミングチャートであって、図１１の続きを示す。
【図１３】本発明の実施の形態のカラー液晶表示装置の他のサンプリング位相調整例を示すフローチャートである。
【図１４】初期調整時における液晶表示パネルに表示される画像を示す説明図である。
【図１５】サンプリング・ホールド・パルスＳＨＰA の位相と輝度差との関係を示す棒グラフである。
【図１６】初期調整時における液晶表示パネルに表示される画像を示す説明図である。
【図１７】液晶の信号／輝度特性を示す特性曲線図である。
【図１８】サンプリング・ホールド・パルスＳＨＰA の位相と画面全体の輝度との関係を示す棒グラフである。
【符号の説明】
１０  信号源、１１  液晶ドライバ、１２  液晶コントローラ、１３  液晶表示パネル、１４  水平シフトレジスタ、１５  垂直シフトレジスタ、ＳＷ1 〜ＳＷn 、ＳＷ1B、ＳＷ1R、ＳＷ1G〜ＳＷnB、ＳＷnR、ＳＷnG  アナログスイッチ、Ｔｒ  薄膜トランジスタ（ＴＦＴ）、ＤＥ  表示電極、ＤＬ  データライン、ＧＬ  ゲートライン、１６（１６Ｂ、１６Ｒ、１６Ｇ、１６ＢＡ、１６ＲＡ、１６ＧＡ）  サンプリング・ホールド回路、３０  基準パルス発生回路、３１  第２の位相調整回路、３２  検波及び比較回路、３３  第１の位相調整回路、３４  波形整形回路、ＳＷｄ  ダミーのアナログスイッチ、３５  マイクロコンピュータ、３６  メモリ、３７  ビデオカメラ。
【図１】
0004158401.tif 000002
【図２】
0004158401.tif 000003
【図３】
0004158401.tif 000004
【図４】
0004158401.tif 000005
【図５】
0004158401.tif 000006
【図６】
0004158401.tif 000007
【図７】
0004158401.tif 000008
【図８】
0004158401.tif 000009
【図９】
0004158401.tif 000010
【図１０】
0004158401.tif 000011
【図１１】
0004158401.tif 000012
【図１２】
0004158401.tif 000013
【図１３】
0004158401.tif 000014
【図１４】
0004158401.tif 000015
【図１５】
0004158401.tif 000016
【図１６】
0004158401.tif 000017
【図１７】
0004158401.tif 000018
【図１８】
0004158401.tif 000019