(57)【特許請求の範囲】
【請求項１】
記録時の設定電圧に応じて、記録時の駆動電流を生成する駆動回路と、
前記駆動回路からの前記駆動電流が供給される半導体レーザと
を具備した記録装置であって、
前記駆動回路は、
１つのＭＯＳトランジスタにより構成され、前記設定電圧に対応する設定電流に応じた駆動電流を生成する駆動電流源と、
１つのＭＯＳトランジスタにより構成され、駆動信号に応じて、前記駆動電流源から供給される前記駆動電流を前記半導体レーザに供給するスイッチと、
前記駆動電流源に接続され、前記スイッチの切り換え時に前記駆動電流を安定化させる安定化回路と、
前記スイッチのノイズ電流を抑制するための、前記スイッチをなすＭＯＳトランジスタの基板に接続された抵抗と、この抵抗に並列に接続されたＭＯＳトランジスタとからなる抑制回路と
を備えることを特徴とする記録装置。
【請求項２】
前記駆動回路は、前記設定電流を検出し、この設定電流を前記設定電圧に応じて制御する制御回路をさらに備えることを特徴とする請求項１に記載の記録装置。
【請求項３】
前記安定化回路は、前記駆動電流源をなすＭＯＳトランジスタのゲートに接続された第１のキャパシタを備えることを特徴とする請求項１に記載の記録装置。
【請求項４】
前記駆動信号のレベルを反転させる第１のインバータ回路と、この第１のインバータ回路からの出力信号のレベルを反転させる第２のインバータ回路とをさらに備え、
前記第１のキャパシタは、前記第２のインバータ回路の出力信号より補正電流を生成することを特徴とする請求項３に記載の記録装置。
【請求項５】
前記駆動信号のレベルを反転させる第１のインバータ回路と、前記駆動信号のレベルを非反転させる第１のノンインバータ回路とをさらに備え、
前記第１のキャパシタは、前記第１のノンインバータ回路の出力信号より補正電流を生成することを特徴とする請求項３に記載の記録装置。
【請求項６】
前記安定化回路は、前記駆動電流源をなすＭＯＳトランジスタのゲートとソースとの間に接続された第２のキャパシタを備えることを特徴とする請求項１に記載の記録装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、記録装置に関するもので、特に、コンパクトディスク（ＣＤ−Ｒ（Ｒｅｃｏｒｄａｂｌｅ）／ＲＷ（Ｒｅａｄ  Ｗｒｉｔｅ））やデジタルバーサタイルディスク（ＤＶＤ−ＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  ｒｅａｄ  ｗｒｉｔｅ  Ｍｅｍｏｒｙ））、光磁気（ＭＯ）ディスクなどの、データを書き込むことが可能な光ディスクの記録再生装置に関するものである。
【０００２】
【従来の技術】
従来、この種の装置に適用されるレーザ駆動回路としては、たとえば特公平８−３９０４号公報（以下、従来例と記す）に記載された回路が知られている。
【０００３】
図１１は、上記の従来例に記載されているレーザ駆動回路を示している。このレーザ駆動回路１００は、演算増幅器（以下、ＯＰアンプと称す）１０１、相補出力端を有するインバータ回路１０２、ＰＮＰトランジスタ１０３，１０４，１０５、抵抗１０６、電源Ｖｃｃが供給される電源端子１１０、駆動電流ＩＬＤを設定するための設定電圧Ｖｃが供給される入力端１１１、記録用の駆動パルス信号ＣＰが供給される端子１１２、および、半導体レーザ１１４が接続される端子１１３を有して構成されている。
【０００４】
入力端１１１に供給された設定電圧Ｖｃは、上記ＯＰアンプ１０１の非反転入力端に供給される。すると、その設定電圧Ｖｃに応じて、ＰＮＰトランジスタ１０３のベース電圧が制御される。そして、このトランジスタ１０３のコレクタから出力される定電流Ｉｄが、電流スイッチを構成するＰＮＰトランジスタ１０４，１０５の各エミッタに供給される。
【０００５】
また、端子１１２に供給された駆動パルス信号ＣＰは、インバータ回路１０２に供給される。このインバータ回路１０２の相補出力信号は、それぞれ、上記トランジスタ１０４，１０５のベースに供給される。駆動パルス信号ＣＰがハイレベルのとき、インバータ回路１０２の出力信号によりトランジスタ１０５がオンされる。これにより、端子１１３を介して、半導体レーザ１１４に上記定電流Ｉｄに応じた駆動電流ＩＬＤが供給される。一方、駆動パルス信号ＣＰがローレベルのとき、インバータ回路１０２の出力信号によりトランジスタ１０４がオンされる。これにより、定電流Ｉｄは接地へと流れる。
【０００６】
しかしながら、上記した従来例のレーザ駆動回路１００は、駆動パルス信号ＣＰがハイレベルおよびローレベルのいずれの場合においても、定電流Ｉｄがトランジスタ１０４，１０５のいずれかに流れる。通常、記録時における半導体レーザ１１４の駆動電流ＩＬＤは１００ｍＡ以上必要である。したがって、上記レーザ駆動回路１００では、常に、１００ｍＡ以上の電流が消費されていることになる。そのため、消費電流が大きいという問題があった。
【０００７】
特に、半導体レーザ１１４の近傍にこのレーザ駆動回路１００を配置した場合、レーザ駆動回路１００が発する熱により半導体レーザ１１４の動作温度が上昇される。その結果、一層、半導体レーザ１１４の駆動電流ＩＬＤを増大させるという深刻な問題を発生させる。
【０００８】
一方、光ディスク記録再生装置においては、近時、データ記録に高速動作が要求されている。ところが、従来例のレーザ駆動回路１００は、ＰＮＰトランジスタ１０３，１０４，１０５を用いて構成されている。そのため、本質的にこの要求に応じることが困難であった。
【０００９】
【発明が解決しようとする課題】
上記したように、従来においては、消費電流が大きく、また、高速動作の要求に応じることができないという欠点があった。
【００１０】
そこで、この発明は、消費電流が小さく、しかも、高速動作が可能な記録装置を提供することを目的としている。
【００１１】
【課題を解決するための手段】
本願発明の一態様によれば、記録時の設定電圧に応じて、記録時の駆動電流を生成する駆動回路と、前記駆動回路からの前記駆動電流が供給される半導体レーザとを具備した記録装置であって、前記駆動回路は、１つのＭＯＳトランジスタにより構成され、前記設定電圧に対応する設定電流に応じた駆動電流を生成する駆動電流源と、１つのＭＯＳトランジスタにより構成され、駆動信号に応じて、前記駆動電流源から供給される前記駆動電流を前記半導体レーザに供給するスイッチと、前記駆動電流源に接続され、前記スイッチの切り換え時に前記駆動電流を安定化させる安定化回路と、前記スイッチのノイズ電流を抑制するための、前記スイッチをなすＭＯＳトランジスタの基板に接続された抵抗と、この抵抗に並列に接続されたＭＯＳトランジスタとからなる抑制回路とを備えることを特徴とする記録装置が提供される。
【００１４】
上記の構成によれば、ＭＯＳトランジスタによって駆動電流の発生を制御できるようになる。これにより、消費電流の削減とともに、データ記録の高速動作を実現することが可能となるものである。
【００１５】
【発明の実施の形態】
以下、この発明の実施の形態について図面を参照して説明する。
【００１６】
（第１の実施形態）
図１は、本発明の第１の実施形態にかかるレーザ駆動回路１の回路構成を示すものである。
【００１７】
このレーザ駆動回路１において、端子２には、駆動電流ＩＬＤを設定するための設定電圧Ｖｃが供給される。端子１６には、駆動パルス信号ＣＰが供給される。
【００１８】
また、上記端子２は、ＯＰアンプ（制御回路）３の非反転入力端に接続されている。このＯＰアンプ３の出力端は、ＮチャネルＭＯＳトランジスタ４のゲートに接続されている。このトランジスタ４のソースは、抵抗５を介して、接地された端子６に接続されている。また、この端子６には、上記トランジスタ４の基板も接続されている。
【００１９】
上記トランジスタ４のドレインは、ＰチャネルＭＯＳトランジスタ７，８，９の各ゲートに接続されている。これらトランジスタ７，８，９のソースおよび基板は、電源Ｖｃｃが供給される端子１０に接続されている。また、上記トランジスタ７のドレインは、ＰチャネルＭＯＳトランジスタ１１のソースに接続されている。このトランジスタ１１の基板は、上記端子１０に接続されている。トランジスタ１１のゲートは、上記端子６に接続されている。さらに、このトランジスタ１１のドレインは、上記ＯＰアンプ３の反転入力端に接続されるとともに、抵抗１２を介して、上記端子６に接続されている。
【００２０】
また、上記トランジスタ８のドレインは、そのトランジスタ８のゲートに接続されている。さらに、駆動電流源としての上記トランジスタ９のドレインは、電流スイッチとしてのＰチャネルＭＯＳトランジスタ１３のソースに接続されている。このトランジスタ１３の基板は、上記端子１０に接続されている。また、トランジスタ１３のドレインは、端子１４に接続されている。この端子１４と接地との間には、半導体レーザ１５が接続されている。
【００２１】
一方、上記端子１６には、インバータ回路ＩＶ１を構成するＰチャネルＭＯＳトランジスタ１７およびＮチャネルＭＯＳトランジスタ１８の各ゲートが接続されている。上記トランジスタ１７のソースおよび基板は、上記端子１０に接続されている。上記トランジスタ１８のソースおよび基板は、上記端子６に接続されている。
【００２２】
これらトランジスタ１７，１８の共通接続されたドレインは、上記トランジスタ１３のゲートに接続されるとともに、インバータ回路ＩＶ２を構成するＰチャネルＭＯＳトランジスタ１９およびＮチャネルＭＯＳトランジスタ２０の各ゲートに接続されている。上記トランジスタ１９のソースおよび基板は、上記端子１０に接続されている。上記トランジスタ２０のソースおよび基板は、上記端子６に接続されている。
【００２３】
これらトランジスタ１９，２０の共通接続されたドレインは、フィルタとしてのキャパシタ２１を介して、上記トランジスタ７，８，９の各ゲートに接続されている。また、上記トランジスタ９のゲートとソースとの間には、フィルタを構成するキャパシタ２２が接続されている。
【００２４】
ＰチャネルＭＯＳトランジスタ７，８の各ゲート幅Ｗ７，Ｗ８は、互いにｘに設定されている（Ｗ７＝Ｗ８＝ｘ）。ＰチャネルＭＯＳトランジスタ９のゲート幅Ｗ９は、上記トランジスタ７，８の各ゲート幅Ｗ７，Ｗ８のＮ倍に設定されている（Ｗ９＝Ｎ・ｘ）。
【００２５】
また、ＰチャネルＭＯＳトランジスタ１１のゲート幅Ｗ１１は、上記トランジスタ１３のゲート幅Ｗ１３のＮ分の１に設定されている（Ｗ１１＝Ｗ１３／Ｎ，Ｗ１３＝Ｎ・Ｗ１１）。上記トランジスタ７，８，９，１１，１３の各ゲート長は、互いに等しく設定されている。
【００２６】
上記の構成における、レーザ駆動回路１の動作について説明する。上記設定電圧Ｖｃは、端子２を介して、ＯＰアンプ３の非反転入力端に供給される。このＯＰアンプ３の出力信号により、トランジスタ４のゲートが制御される。これにより、このトランジスタ４のドレインに流れる設定電流Ｉｃが制御される。この設定電流Ｉｃは、トランジスタ８のゲートおよびドレインに供給される。
【００２７】
そして、このトランジスタ８の制御電圧Ｖｇにより、トランジスタ９のゲート電圧が制御される。よって、このトランジスタ９により、駆動電流ＩＬＤが発生される。このトランジスタ９のゲート幅Ｗ９は、前述したように、トランジスタ８のゲート幅Ｗ８のＮ倍に設定されている。このため、少ない設定電流Ｉｃにより大きな駆動電流ＩＬＤを発生することができる。
【００２８】
また、上記トランジスタ８の制御電圧Ｖｇは、トランジスタ７のゲートにも供給される。トランジスタ７とトランジスタ８のゲート幅Ｗ７，Ｗ８は、互いに等しく設定されている。そのため、トランジスタ７からは、上記設定電流Ｉｃとほぼ等しいモニタ電流Ｉｍが発生される。
【００２９】
このモニタ電流Ｉｍは、トランジスタ１１のソースに供給される。このトランジスタ１１はゲートが接地されている。そのため、常時オンしている。これにより、上記モニタ電流Ｉｍは、トランジスタ１１のドレインを介して、抵抗１２にフィードバックされる。
【００３０】
モニタ電流Ｉｍは、抵抗１２の抵抗値をＲｍとした場合、次式で表される。
【００３１】
Ｉｍ＝Ｖｃ／Ｒｍ≒Ｉｃ
一方、トランジスタ１１のゲート幅Ｗ１１は、前述したように、トランジスタ１３のゲート幅Ｗ１３の１／Ｎに設定されている。したがって、トランジスタ７，８などにより構成されたモニタ電流発生経路と、トランジスタ１３などにより構成される駆動出力経路との相似性が保持されている。このため、駆動電流ＩＬＤの設定電流Ｉｃに対する非線形性と温度特性とが、モニタ電流Ｉｍに反映される。ゆえに、駆動電流ＩＬＤは、設定電圧Ｖｃに常に比例するように、ＯＰアンプ３により補正される。
【００３２】
また、端子１６に供給される駆動パルス信号ＣＰは、トランジスタ１７，１８により構成されたインバータ回路ＩＶ１の入力端に供給される。そして、このインバータ回路ＩＶ１によってレベルの反転された駆動パルス信号ＣＰが、トランジスタ１３のゲートに供給される。
【００３３】
したがって、駆動パルス信号ＣＰがハイレベルのとき、トランジスタ１３はオンされる。これにより、トランジスタ９により発生された駆動電流ＩＬＤが、半導体レーザ１５に供給される。また、駆動パルス信号ＣＰがローレベルのとき、トランジスタ１３はオフされる。これにより、半導体レーザ１５への駆動電流ＩＬＤの供給が遮断される。このため、トランジスタ９により発生される駆動電流ＩＬＤはゼロとなり、消費電流が削減される。
【００３４】
ところで、トランジスタ１３がオン，オフした場合、その切り換え時にトランジスタ９のバックゲートへ大きなゲート電流（バックゲート電流）が供給される。このため、制御電圧Ｖｇに大きなノイズが生じ、駆動電流ＩＬＤに大きなノイズ成分が重畳される。
【００３５】
上記キャパシタ２１，２２は、このノイズを防止して、上記駆動電流ＩＬＤを安定化させる安定化回路として機能するものである。すなわち、キャパシタ２１は、インバータ回路ＩＶ２の出力信号より補正電流（補正パルス）を生成し、これをトランジスタ９のゲートへ供給する。こうして、切り換え時に生じるトランジスタ９のバックゲート電流をキャンセルし、不要なノイズの発生を防止している。なお、キャパシタ２２をキャパシタ２１と併用することは、制御電圧Ｖｇに生じる大きなノイズを除去する上で、特に有効である。
【００３６】
図２は、キャパシタ２１の有無に応じた、駆動電流ＩＬＤのシミュレーション結果を示すものである。
【００３７】
同図において、波形３０はキャパシタ２１が無い場合を示している。この場合、トランジスタ１３の切り換え時に発生するアンダーシュートおよび大きなオーバーシュートによるノイズが、駆動電流ＩＬＤに重畳されていることが分かる。これに対して、波形３１はキャパシタ２１が有る場合を示している。この場合、トランジスタ１３の切り換え時に殆どノイズは発生せず、極めて速いパルス応答速度をもつことが分かる。
【００３８】
図３は、キャパシタ２１の有無に応じた、制御電圧Ｖｇのシミュレーション結果を示すものである。
【００３９】
同図において、波形３２はキャパシタ２１が無い場合を示している。この場合、トランジスタ１３の切り換え時に発生する大きなノイズが、制御電圧Ｖｇに重畳されていることが分かる。これは、駆動電流ＩＬＤの波形を劣化させる原因となる。これに対して、波形３３はキャパシタ２１が有る場合を示している。この場合、トランジスタ１３の切り換え時にさほどノイズは発生せず、制御電圧Ｖｇの波形は比較的平坦である。したがって、波形の劣化を著しく防止できる。
【００４０】
なお、ここには示していないが、上記キャパシタ２２を用いることにより、波形３３は一層平滑化されて、ノイズの発生が一段と抑圧される。
【００４１】
上記した第１の実施形態によれば、駆動電流源としてのトランジスタ９および電流スイッチとしてのトランジスタ１３を、ＭＯＳトランジスタにより構成するようにしている。しかも、駆動パルス信号ＣＰがハイレベルのときのみ、駆動電流ＩＬＤを発生させて半導体レーザ１５に供給するようにしている（駆動パルス信号ＣＰがローレベルのときは、駆動電流ＩＬＤを発生させない）。このため、消費電流を大幅に削減することができるとともに、これらトランジスタ９，１３からの発熱量を大幅に低減できる。
【００４２】
また、ＭＯＳトランジスタを用いることにより、従来例のバイポーラトランジスタによる回路（図１１参照）に比べて高速動作が可能となる。
【００４３】
また、キャパシタ２１によって、トランジスタ１３の切り換え時におけるトランジスタ９のバックゲート電流を抑えるようにしている。これにより、ノイズによる駆動電流ＩＬＤの波形劣化を防止できる。特に、トランジスタ９のゲートとソースとの間にキャパシタ２２を接続することにより、ノイズによる制御電圧Ｖｇの波形劣化を大幅に抑制できる。したがって、駆動電流ＩＬＤを高速にスイッチングすることができ、高速なパルス応答を実現できる。
【００４４】
さらに、互いにゲート幅Ｗ７，Ｗ８が等しいトランジスタ７，８により、トランジスタ９のゲートに供給される設定電流Ｉｃを正確にモニタできる、モニタ電流Ｉｍを生成するようにしている。また、このモニタ電流Ｉｍを、ゲート幅Ｗ１１が、トランジスタ１３のゲート幅Ｗ１３の１／Ｎに設定されたトランジスタ１１を介して、抵抗１２にフィードバックするようにしている。そして、この抵抗１２の電圧と設定電圧Ｖｃとが等しくなるように、ＯＰアンプ３により制御するようにしている。したがって、駆動電流源としてのトランジスタ９と電流スイッチとしてのトランジスタ１３とで生じる非線形性および温度特性が反映された、正確な設定電流Ｉｃを発生させることができる。
【００４５】
（第２の実施形態）
図４は、本発明の第２の実施形態にかかるレーザ駆動回路の構成を簡略化して示すものである。
【００４６】
上述の図１に示した構成のレーザ駆動回路１においては、半導体レーザ１５のアノードを端子１４に接続し、カソードを接地するとともに、ＰチャネルＭＯＳトランジスタ９，１３により駆動するようにしている。これに対して、半導体レーザ１５のアノードを電源Ｖｃｃに接続し、カソードを端子１４に接続する構成とした場合には、半導体レーザ１５をＮチャネルＭＯＳトランジスタにより駆動することができる。
【００４７】
この場合、図４に示すように、駆動パルス信号ＣＰが供給されるインバータ回路ＩＶ１は、電流スイッチとしてのＮチャネルＭＯＳトランジスタ３８のゲートに接続されている。このトランジスタ３８のソースは、駆動電流源としてのＮチャネルＭＯＳトランジスタ３９のドレインに接続されている。また、トランジスタ３８のドレインは、端子１４に接続されている。この端子１４と電源Ｖｃｃとの間には、半導体レーザ１５が接続されている。
【００４８】
さらに、上記インバータ回路ＩＶ１は、インバータ回路ＩＶ２に接続されている。このインバータ回路ＩＶ２は、フィルタとしてのキャパシタ２１を介して、上記トランジスタ３９のゲートに接続されている。また、上記トランジスタ３９のゲートとソース（接地）との間には、フィルタを構成するキャパシタ２２が接続されている。
【００４９】
なお、上記トランジスタ３８の基板、並びに、上記トランジスタ３９のソースおよび基板は、それぞれ接地されている。また、図中のキャパシタＣｄｇは、上記トランジスタ３９のゲート−ドレイン間に存在する寄生容量である。
【００５０】
このような構成によっても、上述した第１の実施形態の場合と同様の効果が期待できる。たとえば、消費電流を大幅に削減することができるとともに、トランジスタ３８，３９からの発熱量を大幅に低減できる。
【００５１】
また、従来例のバイポーラトランジスタによる回路（図１１参照）に比べて高速動作が可能となる。
【００５２】
さらに、駆動電流ＩＬＤを高速にスイッチングすることができ、高速なパルス応答を実現できる。
【００５３】
（第３の実施形態）
図５は、本発明の第３の実施形態にかかり、図１に示したレーザ駆動回路を用いた光ディスク記録再生装置の概略構成を示すものである。なお、図６は、図５における光ディスク記録再生装置の動作の一例を示すタイミングチャートである。
【００５４】
この光ディスク記録再生装置４１において、端子４２には、再生時の駆動電流を設定するための再生時駆動電流設定電圧ＶＲＤＣが、端子４３には、記録時の駆動電流を設定するための記録時駆動電流設定電圧ＶＷＤＣ１が、端子４４には、記録時のオーバードライブ電流を設定するためのオーバードライブ電流設定電圧ＶＷＤＣ２が、端子４５には、消去時の駆動電流を設定するための消去時駆動電流設定電圧ＶＥＤＣが、それぞれ供給される。
【００５５】
これら設定電圧ＶＲＤＣ，ＶＷＤＣ１，ＶＷＤＣ２，ＶＥＤＣは、それぞれ電圧信号Ｖｒ，Ｖｗ１，Ｖｗ２，Ｖｅとして、駆動回路４６，４７，４８，４９の一方の入力端に供給される。これら駆動回路４６，４７，４８，４９は、図１に示した構成とされており、各駆動回路４６，４７，４８，４９の一方の入力端は図１の端子２に相当している。
【００５６】
また、端子５０には、各駆動回路４６，４７，４８，４９をオン，オフする制御信号ＥＮＢＬが、端子５１には、半導体レーザ１５のオン，オフを設定する制御信号／ＯＵＴＲが、端子５２には、記録パルス信号／ＯＵＴＷ１が、端子５３には、オーバードライブ記録パルス信号／ＯＵＴＷ２が、端子５４には、消去パルス信号／ＯＵＴＥが、端子５５には、高周波重畳回路５７をオン，オフ制御する制御信号ＨＦＭが、それぞれ供給される。
【００５７】
これら信号ＥＮＢＬ，／ＯＵＴＲ，／ＯＵＴＷ１，／ＯＵＴＷ２，／ＯＵＴＥ，ＨＦＭは、ロジック回路５６に供給される。このロジック回路５６は、図６に示すように、信号ＥＮＢＬ，／ＯＵＴＲ，／ＯＵＴＷ１，／ＯＵＴＷ２，／ＯＵＴＥ，ＨＦＭに応じて、再生時の駆動パルス信号ＣＰＲ、記録時の駆動パルス信号ＣＰＷ１、記録時オーバードライブの駆動パルス信号ＣＰＷ２、消去時の駆動パルス信号ＣＰＥ、高周波信号重畳回路５７の駆動パルス信号ＣＰＨＦＭを、それぞれ生成する。
【００５８】
上記各駆動パルス信号ＣＰＲ，ＣＰＷ１，ＣＰＷ２，ＣＰＥは、上記駆動回路４６，４７，４８，４９の他方の入力端（図１の端子１６に相当する）にそれぞれ供給される。上記駆動パルス信号ＣＰＨＦＭは、高周波信号重畳回路５７を構成する発振器（ＯＳＣ）５７ａに供給される。
【００５９】
各駆動回路４６，４７，４８，４９は、各設定電圧ＶＲＤＣ，ＶＷＤＣ１，ＶＷＤＣ２，ＶＥＤＣ、および、各駆動パルス信号ＣＰＲ，ＣＰＷ１，ＣＰＷ２，ＣＰＥに応じて、図６に示すように、再生電流Ｉｄｒ、記録電流Ｉｄｗ１、記録時オーバードライブ電流Ｉｄｗ２、消去電流Ｉｄｅを生成する。また、再生時および消去時には、再生電流Ｉｄｒ、消去電流Ｉｄｅに対し、高周波信号重畳回路５７から供給される高周波信号（重畳電流）が重畳される。
【００６０】
図６に示すように、光ディスクに記録されたデータの再生、消去、および、光ディスクに対するデータの記録動作において、半導体レーザ１５を駆動するための駆動電流ＩＬＤは、再生電流Ｉｄｒをベースとして生成される。すなわち、消去時には、再生電流Ｉｄｒに消去電流Ｉｄｅが重畳される。記録時には、再生電流Ｉｄｒに記録電流Ｉｄｗ１、記録時オーバードライブ電流Ｉｄｗ２がさらに重畳される。このようにして生成された駆動電流ＩＬＤは、端子５８（図１の端子１４に相当する）を介して、半導体レーザ１５に供給される。
【００６１】
また、光ディスク記録再生装置４１の端子５９には、再生時または消去時における、上記重畳電流の振幅を設定するための切り換え信号Ａｓｅｔが供給される。この切り換え信号Ａｓｅｔは、上記発振器５７ａに接続された増幅器５７ｂに供給される。
【００６２】
さらに、端子６０，６１，６２には、抵抗６３，６４，６５がそれぞれ接続されている。抵抗６３は、再生時における、上記発振器５７ａの発振振幅を調整するための抵抗である。抵抗６４は、消去時における、前記発振器５７ａの発振振幅を調整するための抵抗である。これら抵抗６３，６４は、上記増幅器５７ｂに接続されている。また、上記抵抗６５は、発振器５７ａの発振周波数を調整するための抵抗であり、発振器５７ａに接続されている。
【００６３】
さらに、端子６６，６７には、上記半導体レーザ１５の発光出力をモニタするための光検出器７３が接続されている。この光検出器７３により検出された半導体レーザ１５の発光出力は、ＯＰアンプ６８に供給される。このＯＰアンプ６８により、上記発光出力は電流／電圧変換されて、出力端子６９から出力（ＡＯＵＴ）される。
【００６４】
なお、端子７０は電源Ｖｃｃが接続される電源端子であり、端子７１，７２は接地（ＧＮＤ）端子である。
【００６５】
上記した第３の実施形態の構成によれば、再生電流Ｉｄｒ、記録電流Ｉｄｗ１、記録時オーバードライブ電流Ｉｄｗ２、消去電流Ｉｄｅを、図１に示した構成からなる駆動回路４６，４７，４８，４９により生成している。このため、消費電流を大幅に削減することができるとともに、高速動作が可能な光ディスク記録再生装置４１を実現できる。
【００６６】
しかも、各駆動回路４６，４７，４８，４９におけるノイズの発生をも防止できる。そのため、光ディスク記録再生装置４１における全体のノイズを低減できる利点を有している。
【００６７】
（第４の実施形態）
図７は、本発明の第４の実施形態にかかるレーザ駆動回路の構成を簡略化して示すものである。
【００６８】
上述の図１に示したレーザ駆動回路１においては、駆動電流ＩＬＤに重畳されるノイズ成分をキャパシタ２１によって除去する構成とした場合について説明した。この構成において、さらにトランジスタ１３の切り換え時にバックゲートに生じる切り換え電流（幅狭スイッチングノイズ電流）が、駆動電流ＩＬＤに加算されるのを阻止できるようにすることも可能である。
【００６９】
この場合、図７に示すように、駆動パルス信号ＣＰが供給されるインバータ回路ＩＶ１は、インバータ回路ＩＶ２、および、電流スイッチとしてのＰチャネルＭＯＳトランジスタ１３のゲートに接続されている。
【００７０】
このトランジスタ１３のソースは、駆動電流源としてのＰチャネルＭＯＳトランジスタ９のドレインに接続されている。また、トランジスタ１３の基板は、抵抗８１およびＰチャネルＭＯＳトランジスタ８２のドレインに接続されている。さらに、トランジスタ１３のドレインは、端子１４に接続されている。この端子１４と接地との間には、半導体レーザ１５が接続されている。
【００７１】
上記インバータ回路ＩＶ２は、上記トランジスタ８２のゲートに接続されるとともに、フィルタとしてのキャパシタ２１を介して、上記トランジスタ９のゲートに接続されている。このトランジスタ９の基板およびソースは、電源Ｖｃｃに接続されている。また、この電源Ｖｃｃには、上記抵抗８１、並びに、上記トランジスタ８２の基板およびソースが接続されている。
【００７２】
このような構成とした場合、切り換え時に生じるトランジスタ９のバックゲート電流（トランジスタ９のゲート−ドレイン間に存在する寄生容量Ｃｄｇによるノイズ成分）を、キャパシタ２１により生成される補正電流（逆相のノイズ成分である補正パルス）によってキャンセルすることができる。これにより、不要なノイズの発生を防止でき、駆動電流ＩＬＤに大きなノイズ成分が重畳されるのを防ぐことが可能となる。
【００７３】
また、トランジスタ８２と、このトランジスタ８２に並列に接続された抵抗８１とによって、トランジスタ１３の切り換え時に生じる、そのバックゲートからの切り換え電流Ｉｂｇを抑制することができる。すなわち、トランジスタ１３のバックゲートと電源Ｖｃｃとの間に抵抗８１を挿入するようにしている。これにより、トランジスタ１３のバックゲートからの非常に急峻な切り換え電流Ｉｂｇを抑制できる。
【００７４】
しかし、抵抗８１を挿入するようにした場合、バックゲート電圧がスイッチングパルス列に応じて変動する。これを改善するために、トランジスタ１３がオフのときには、トランジスタ８２をオンさせて、バックゲート電圧を電源Ｖｃｃへとリセットさせる。こうすることにより、切り換え電流Ｉｂｇが駆動電流ＩＬＤに加算されるのを防いで、駆動電流ＩＬＤに発生するオーバーシュートを大幅に低減させることが可能となる。
【００７５】
しかも、トランジスタ１３がオフのとき、そのバックゲートは電源Ｖｃｃの電位に固定される。よって、パルス列の周期の変動を受けない、高速かつ高精度のレーザ駆動回路を実現できる。
【００７６】
（第５の実施形態）
図８は、本発明の第５の実施形態にかかるレーザ駆動回路の回路構成を示すものである。なお、図９は、図８におけるレーザ駆動回路の構成を簡略化して示すものである。
【００７７】
図８において、このレーザ駆動回路１’の端子２には、駆動電流ＩＬＤを設定するための設定電圧Ｖｃが供給される。端子１６には、駆動パルス信号ＣＰが供給される。
【００７８】
また、上記端子２は、ＯＰアンプ３の非反転入力端に接続されている。このＯＰアンプ３の出力端は、ＮチャネルＭＯＳトランジスタ４のゲートに接続されている。このトランジスタ４のソースは、抵抗５を介して、接地された端子６に接続されている。また、この端子６には、上記トランジスタ４の基板も接続されている。
【００７９】
上記トランジスタ４のドレインは、ＰチャネルＭＯＳトランジスタ７，８，９の各ゲートに接続されている。これらトランジスタ７，８，９のソースおよび基板は、電源Ｖｃｃが供給される端子１０に接続されている。
【００８０】
また、上記トランジスタ７のドレインは、ＰチャネルＭＯＳトランジスタ１１のソースに接続されている。このトランジスタ１１の基板は、上記端子１０に接続されている。トランジスタ１１のゲートは、上記端子６に接続されている。さらに、このトランジスタ１１のドレインは、上記ＯＰアンプ３の反転入力端に接続されるとともに、抵抗１２を介して、上記端子６に接続されている。
【００８１】
また、上記トランジスタ８のドレインは、そのトランジスタ８のゲートに接続されている。さらに、駆動電流源としての上記トランジスタ９のドレインは、電流スイッチとしてのＰチャネルＭＯＳトランジスタ１３のソースに接続されている。このトランジスタ１３の基板は、ＭＯＳトランジスタ９１のドレインに接続されるとともに、抵抗９２を介して、上記端子１０に接続されている。また、トランジスタ１３のドレインは、端子１４に接続されている。この端子１４と接地との間には、半導体レーザ１５が接続されている。
【００８２】
一方、上記端子１６には、上記トランジスタ９１のゲートが接続されている。このトランジスタ９１のソースおよび基板は、上記端子１０に接続されている。
【００８３】
また、上記端子１６には、インバータ回路ＩＶ１を構成するＰチャネルＭＯＳトランジスタ１７およびＮチャネルＭＯＳトランジスタ１８の各ゲートが接続されている。上記トランジスタ１７のソースおよび基板は、上記端子１０に接続されている。上記トランジスタ１８の基板は、上記端子６に接続されるとともに、ソースは、抵抗９３を介して、上記端子６に接続されている。これらトランジスタ１７，１８の共通接続されたドレインは、上記トランジスタ１３のゲートに接続されている。
【００８４】
さらに、上記端子１６には、バッファ回路（ノンインバータ回路）ＢＦ１を構成する、ＰチャネルＭＯＳトランジスタ１９ａおよびＮチャネルＭＯＳトランジスタ２０ａの各ゲートが接続されている。上記トランジスタ１９ａのソースおよび基板は、上記端子１０に接続されている。上記トランジスタ２０ａのソースおよび基板は、上記端子６に接続されている。
【００８５】
これらトランジスタ１９ａ，２０ａの共通接続されたドレインは、バッファ回路ＢＦ１を構成する、ＰチャネルＭＯＳトランジスタ１９ｂおよびＮチャネルＭＯＳトランジスタ２０ｂの各ゲートに接続されている。上記トランジスタ１９ｂのソースおよび基板は、上記端子１０に接続されている。上記トランジスタ２０ｂのソースおよび基板は、上記端子６に接続されている。
【００８６】
これらトランジスタ１９ｂ，２０ｂの共通接続されたドレインは、フィルタとしてのキャパシタ２１を介して、上記トランジスタ７，８，９の各ゲートに接続されている。また、上記トランジスタ９のゲートとソースとの間には、フィルタを構成するキャパシタ２２が接続されている。
【００８７】
ＰチャネルＭＯＳトランジスタ７，８の各ゲート幅Ｗ７，Ｗ８は、互いにｘに設定されている（Ｗ７＝Ｗ８＝ｘ）。ＰチャネルＭＯＳトランジスタ９のゲート幅Ｗ９は、上記トランジスタ７，８の各ゲート幅Ｗ７，Ｗ８のＮ倍に設定されている（Ｗ９＝Ｎ・ｘ）。
【００８８】
また、ＰチャネルＭＯＳトランジスタ１１のゲート幅Ｗ１１は、上記トランジスタ１３のゲート幅Ｗ１３のＮ分の１に設定されている（Ｗ１１＝Ｗ１３／Ｎ，Ｗ１３＝Ｎ・Ｗ１１）。上記トランジスタ７，８，９，１１，１３の各ゲート長は、互いに等しく設定されている。
【００８９】
上記の構成における、レーザ駆動回路１’の動作について説明する。上記設定電圧Ｖｃは、端子２を介して、ＯＰアンプ３の非反転入力端に供給される。このＯＰアンプ３の出力信号により、トランジスタ４のゲートが制御される。これにより、このトランジスタ４のドレインに流れる設定電流Ｉｃが制御される。
【００９０】
この設定電流Ｉｃは、トランジスタ８のゲートおよびドレインに供給される。そして、このトランジスタ８の制御電圧Ｖｇにより、トランジスタ９のゲート電圧が制御される。よって、このトランジスタ９により、駆動電流ＩＬＤが発生される。
【００９１】
このトランジスタ９のゲート幅Ｗ９は、前述したように、トランジスタ８のゲート幅Ｗ８のＮ倍に設定されている。このため、少ない設定電流Ｉｃにより大きな駆動電流ＩＬＤを発生することができる。
【００９２】
また、上記トランジスタ８の制御電圧Ｖｇは、トランジスタ７のゲートにも供給される。トランジスタ７とトランジスタ８のゲート幅Ｗ７，Ｗ８は、互いに等しく設定されている。そのため、トランジスタ７からは、上記設定電流Ｉｃとほぼ等しいモニタ電流Ｉｍが発生される。
【００９３】
このモニタ電流Ｉｍは、トランジスタ１１のソースに供給される。このトランジスタ１１はゲートが接地されている。そのため、常時オンしている。これにより、上記モニタ電流Ｉｍは、トランジスタ１１のドレインを介して、抵抗１２にフィードバックされる。
【００９４】
モニタ電流Ｉｍは、抵抗１２の抵抗値をＲｍとした場合、次式で表される。
【００９５】
Ｉｍ＝Ｖｃ／Ｒｍ≒Ｉｃ
一方、トランジスタ１１のゲート幅Ｗ１１は、前述したように、トランジスタ１３のゲート幅Ｗ１３の１／Ｎに設定されている。したがって、トランジスタ７，８などにより構成されたモニタ電流発生経路と、トランジスタ１３などにより構成される駆動出力経路との相似性が保持されている。このため、駆動電流ＩＬＤの設定電流Ｉｃに対する非線形性と温度特性とが、モニタ電流Ｉｍに反映される。ゆえに、駆動電流ＩＬＤは、設定電圧Ｖｃに常に比例するように、ＯＰアンプ３により補正される。
【００９６】
また、端子１６に供給される駆動パルス信号ＣＰは、トランジスタ１７，１８により構成されたインバータ回路ＩＶ１の入力端に供給される。そして、このインバータ回路ＩＶ１によってレベルの反転された駆動パルス信号ＣＰが、トランジスタ１３のゲートに供給される。したがって、駆動パルス信号ＣＰがハイレベルのとき、トランジスタ１３はオンされる。これにより、トランジスタ９により発生された駆動電流ＩＬＤが、半導体レーザ１５に供給される。
【００９７】
また、駆動パルス信号ＣＰがローレベルのとき、トランジスタ１３はオフされる。これにより、半導体レーザ１５への駆動電流ＩＬＤの供給が遮断される。このため、トランジスタ９により発生される駆動電流ＩＬＤはゼロとなり、消費電流が削減される。
【００９８】
次に、図９を参照して、電流スイッチとしてのＰチャネルＭＯＳトランジスタ１３の切り換え時に生じる、バックゲートからの切り換え電流Ｉｂｇを抑制する方法について説明する。
【００９９】
図９において、キャパシタ２１によって、バッファ回路ＢＦ１の出力信号より補正電流（逆相のノイズ成分である補正パルス）が生成される。そして、この補正電流がトランジスタ９のゲートに供給されることにより、不要なノイズの発生が防止される。なお、バッファ回路ＢＦ１は、トランジスタ１３の切り換え時に生じるトランジスタ９のバックゲート電流をキャンセルするための補正電流を、トランジスタ９のゲートに供給するタイミングを調整する目的で設けられている。
【０１００】
また、トランジスタ１３のバックゲートからの切り換え電流Ｉｂｇは、トランジスタ１３の基板と電源Ｖｃｃとの間に挿入された抵抗９２によって抑制することができる。
【０１０１】
その際、抵抗９２を挿入したことによって、バックゲート電圧がスイッチングパルス列に応じて変動する。このバックゲート電圧の変動は、トランジスタ１３がオフの場合、抵抗９２と並列に配置されたトランジスタ９１をオンさせて、バックゲート電圧を電源Ｖｃｃへとリセットさせることにより改善される。
【０１０２】
さらに、トランジスタ１３のバックゲートからの切り換え電流Ｉｂｇは、インバータ回路ＩＶ１と接地との間に挿入された抵抗９３によっても抑制できる。つまり、切り換え電流Ｉｂｇは、抵抗９３とゲート寄生容量との時定数を利用して、トランジスタ１３をオンする際のゲート電圧の立下りを遅らせることによっても抑制することが可能である。
【０１０３】
このような構成とすることにより、切り換え電流Ｉｂｇが駆動電流ＩＬＤに加算されるのを防いで、駆動電流ＩＬＤに発生するオーバーシュートを大幅に低減できる。しかも、トランジスタ１３がオフのとき、そのバックゲート電圧は電源Ｖｃｃの電位に固定される。よって、パルス列の周期の変動を受けない、高速かつ高精度のレーザ駆動回路を実現できる。
【０１０４】
（第６の実施形態）
図１０は、本発明の第６の実施形態にかかるレーザ駆動回路の構成を簡略化して示すものである。
【０１０５】
このレーザ駆動回路は、上述の図４に示した、半導体レーザ１５をＮチャネルＭＯＳトランジスタ３８，３９により駆動する構成とした場合のレーザ駆動回路において、さらに、電流スイッチとしてのＮチャネルＭＯＳトランジスタ３８の切り換え時に生じるバックゲートからの切り換え電流Ｉｂｇを抑制できるように構成した場合の例である。
【０１０６】
この場合、図１０に示すように、駆動パルス信号ＣＰが供給されるインバータ回路ＩＶ１は、電流スイッチとしてのＮチャネルＭＯＳトランジスタ３８のゲートに接続されている。このトランジスタ３８のソースは、駆動電流源としてのＮチャネルＭＯＳトランジスタ３９のドレインに接続されている。また、トランジスタ３８のドレインは、端子１４に接続されている。この端子１４と電源Ｖｃｃとの間には、半導体レーザ１５が接続されている。
【０１０７】
上記トランジスタ３８の基板は、ＭＯＳトランジスタ９１のドレインおよび接地された抵抗９２に、それぞれ接続されている。上記トランジスタ９１のゲートには、駆動パルス信号ＣＰが供給される。このトランジスタ９１の基板およびソースは、接地されている。
【０１０８】
また、駆動パルス信号ＣＰが供給されるバッファ回路ＢＦ１は、フィルタとしてのキャパシタ２１を介して、上記トランジスタ３９のゲートに接続されている。このトランジスタ３９の基板およびソースは、接地されている。また、トランジスタ３９のゲートとソース（接地）との間には、フィルタを構成するキャパシタ２２が接続されている。
【０１０９】
さらに、上記インバータ回路ＩＶ１と電源Ｖｃｃとの間には、抵抗９３が挿入されている。
【０１１０】
このような構成によれば、半導体レーザ１５をＮチャネルＭＯＳトランジスタ３８，３９により駆動できるとともに、電流スイッチとしてのＮチャネルＭＯＳトランジスタ３８の切り換え時に生じるバックゲートからの切り換え電流Ｉｂｇをも抑制できるようになる。
【０１１１】
なお、本願発明は、上記（各）実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。さらに、上記（各）実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。たとえば、（各）実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題（の少なくとも１つ）が解決でき、発明の効果の欄で述べられている効果（の少なくとも１つ）が得られる場合には、その構成要件が削除された構成が発明として抽出され得る。
【０１１２】
【発明の効果】
以上、詳述したようにこの発明によれば、消費電流が小さく、しかも、高速動作が可能な記録装置を提供できる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態にかかるレーザ駆動回路の一例を示す回路構成図。
【図２】同じく、図１の回路における駆動電流に関するノイズ特性を示す特性図。
【図３】同じく、図１の回路における制御電圧に関するノイズ特性を示す特性図。
【図４】本発明の第２の実施形態にかかるレーザ駆動回路の構成を示す要部の概略図。
【図５】本発明の第３の実施形態にかかる光ディスク記録再生装置を示す概略構成図。
【図６】同じく、図５の装置における動作の一例を示すタイミングチャート。
【図７】本発明の第４の実施形態にかかるレーザ駆動回路の構成を示す要部の概略図。
【図８】本発明の第５の実施形態にかかるレーザ駆動回路の一例を示す回路構成図。
【図９】同じく、図８に示したレーザ駆動回路の構成を示す要部の概略図。
【図１０】本発明の第６の実施形態にかかるレーザ駆動回路の構成を示す要部の概略図。
【図１１】従来技術とその問題点を説明するために示す、レーザ駆動回路の回路構成図。
【符号の説明】
１，１’…レーザ駆動回路
２，６，１０，１４，１６，４２，４３，４４，４５，５０，５１，５２，５３，５４，５５，５８，５９，６０，６１，６２，６６，６７，６９…端子
３，６８…ＯＰアンプ
４，１８，２０，２０ａ，２０ｂ，３８，３９…ＮチャネルＭＯＳトランジスタ
５，１２，６３，６４，６５，８１，９２，９３…抵抗
７，８，９，１１，１３，１７，１９，１９ａ，１９ｂ，８２…ＰチャネルＭＯＳトランジスタ
１５…半導体レーザ
２１，２２…キャパシタ
３０，３１，３２，３３…波形
４１…光ディスク記録再生装置
４６，４７，４８，４９…駆動回路
５６…ロジック回路
５７…高周波信号重畳回路
５７ａ…発振器（ＯＳＣ）
５７ｂ…増幅器
７０…電源端子
７１，７２…接地（ＧＮＤ）端子
７３…光検出器
９１…ＭＯＳトランジスタ
Ｖｃｃ…電源
ＩＶ１，ＩＶ２…インバータ回路
Ｉｃ…設定電流
Ｉｍ…モニタ電流
ＩＬＤ…駆動電流
Ｖｃ…設定電圧
Ｖｇ…制御電圧
ＣＰ…駆動パルス信号
Ｃｄｇ…寄生容量
ＶＲＤＣ（Ｖｒ）…再生時駆動電流設定電圧
ＶＷＤＣ１（Ｖｗ１）…記録時駆動電流設定電圧
ＶＷＤＣ２（Ｖｗ２）…オーバードライブ電流設定電圧
ＶＥＤＣ（Ｖｅ）…消去時駆動電流設定電圧
ＥＮＢＬ…駆動回路のオン，オフ用制御信号
／ＯＵＴＲ…半導体レーザのオン，オフ設定用制御信号
／ＯＵＴＷ１…記録パルス信号
／ＯＵＴＷ２…オーバードライブ記録パルス信号
／ＯＵＴＥ…消去パルス信号
ＨＦＭ…高周波重畳回路のオン，オフ制御用制御信号
ＣＰＲ…再生時の駆動パルス信号
ＣＰＷ１…記録時の駆動パルス信号
ＣＰＷ２…記録時オーバードライブの駆動パルス信号
ＣＰＥ…消去時の駆動パルス信号
ＣＰＨＦＭ…高周波信号重畳回路の駆動パルス信号
Ｉｄｒ…再生電流
Ｉｄｗ１…記録電流
Ｉｄｗ２…記録時オーバードライブ電流
Ｉｄｅ…消去電流
Ａｓｅｔ…切り換え信号
ＢＦ１…バッファ回路
Ｉｂｇ…切り換え電流
【図１】
0004083961.tif 000002
【図２】
0004083961.tif 000003
【図３】
0004083961.tif 000004
【図４】
0004083961.tif 000005
【図５】
0004083961.tif 000006
【図６】
0004083961.tif 000007
【図７】
0004083961.tif 000008
【図８】
0004083961.tif 000009
【図９】
0004083961.tif 000010
【図１０】
0004083961.tif 000011
【図１１】
0004083961.tif 000012