(57)【特許請求の範囲】
【請求項１】
歪点が６７０℃よりも低い低融点ガラス基板を準備し、前記基板の表面側にシリコンを含む低融点金属層を形成する工程と、
加熱処理によって、前記シリコンを含む低融点金属層を溶解して前記基板の表面側にシリコンを含む低融点金属溶融液を生成する工程と、
冷却処理を行って、前記シリコンを含む低融点金属溶融液中のシリコンを前記基板の表面側に結晶成長させて多結晶シリコン層を形成する工程と
を備えている多結晶シリコン層の製造方法。
【請求項２】
前記加熱処理における加熱温度は前記低融点ガラスの歪点未満の温度である
請求項１記載の多結晶シリコン層の製造方法。
【請求項３】
前記シリコンを含む低融点金属層の成膜時にｐ型不純物もしくはｎ型不純物を混入して前記多結晶シリコン層の導電型および不純物濃度を制御する
請求項１記載の多結晶シリコン層の製造方法。
【請求項４】
歪点が６７０℃よりも低い低融点ガラス基板を準備し、前記基板の表面側にシリコンを含む低融点金属層を形成する工程と、
加熱処理によって、前記シリコンを含む低融点金属層を溶解して前記基板の表面側にシリコンを含む低融点金属溶融液を生成する工程と、
冷却処理を行って、前記シリコンを含む低融点金属溶融液中のシリコンを前記基板の表面側に結晶成長させて多結晶シリコン層を形成する工程と、
前記多結晶シリコン層上に析出した低融点金属を除去する工程と、
前記多結晶シリコン層に所定の処理を施して半導体素子を形成する工程と
を備えている半導体装置の製造方法。
【請求項５】
前記加熱処理における加熱温度は前記低融点ガラスの歪点未満の温度である
請求項４記載の半導体装置の製造方法。
【請求項６】
前記シリコンを含む低融点金属層の成膜時にｐ型不純物もしくはｎ型不純物を混入して前記多結晶シリコン層の導電型および不純物濃度を制御する
請求項４記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、多結晶シリコン層の製造方法および半導体装置の製造方法に関し、詳しくは、低融点絶縁基板上に多結晶シリコン層を形成する多結晶シリコン層の製造方法、およびその多結晶シリコン層に形成される半導体装置の製造方法に関する。
【０００２】
【従来の技術】
表面が絶縁性の基板上に多結晶シリコン層を形成する技術として、モノシラン（ＳｉＨ4 ）ガスを原料ガスに用いた減圧ＣＶＤ（ＣＶＤ：化学的気相成長）法が知られている。この方法では、堆積温度が６００℃以下では非晶質に近いシリコン層が形成されるため、６００℃〜７５０℃程度の堆積温度が必要となる。通常、良好な膜質の多結晶シリコン層を得るために、６７０℃程度の堆積温度で多結晶シリコンの成膜を行っている。
【０００３】
【発明が解決しようとする課題】
しかしながら、減圧ＣＶＤ法では、６７０℃程度の堆積温度が必要になるため、アルミノケイ酸ガラスやホウケイ酸ガラスのような歪点が６７０℃よりも低い低融点ガラスからなる基板上に多結晶シリコン層を形成することは困難であった。また、ＣＶＤ法のように、外部と隔離されたチャンバ内で成膜を行う方法では、大型の基板、例えば１ｍ□程度の基板や長尺ロールガラス基板等に多結晶シリコン層を形成することは、装置が大型になり、製造コストが高くなるため、実現することが困難であった。
【０００４】
【課題を解決するための手段】
本発明は、上記課題を解決するためになされた多結晶シリコン層の製造方法および半導体装置の製造方法である。
【０００５】
多結晶シリコン層の製造方法は、少なくとも表面側が絶縁性を有する基板を準備し、その基板の表面側にシリコンを含む低融点金属層を形成する工程と、加熱処理によって、シリコンを含む低融点金属層を溶解して基板の表面側にシリコンを含む低融点金属溶融液を生成する工程と、冷却処理を行って、シリコンを含む低融点金属溶融液中のシリコンを絶縁性を有する基板の表面側に結晶成長させて多結晶シリコン層を形成する工程とを備えている。
【０００６】
上記多結晶シリコン層の製造方法では、基板の表面側にシリコンを含む低融点金属層を形成した後、加熱処理によって、シリコンを含む低融点金属層を溶解して基板の表面側にシリコンを含む低融点金属溶融液を生成することから、加熱温度はシリコンを含む低融点金属溶融液の温度となり、基板に加わる温度もほぼその加熱温度となる。例えばシリコンを含む低融点金属溶融液がシリコンを含むスズ溶融液の場合には、シリコンの含有量が０．０３ｗ％〜０．０００５ｗ％とすれば４００℃〜６５０℃程度で溶融状態になる。そのため、基板に加えられる温度は４００℃〜６５０℃程度となる。
【０００７】
その後、冷却処理を行って、シリコンを含む低融点金属溶融液中のシリコンを基板の表面側に結晶成長させて多結晶シリコン層を形成することから、本発明のプロセスは６５０℃以下で行える。そのため、上記基板には、いわゆる低融点ガラス基板を用いることが可能になる。また低融点ガラスで形成されている長尺ロールガラスを用いることも可能になる。しかも、上記多結晶シリコン層は、従来の減圧ＣＶＤ法により成膜した多結晶シリコン層と同程度の特性を有するものとなる。
【０００８】
半導体装置の製造方法は、絶縁性を有する基板を準備し、その基板の表面側にシリコンを含む低融点金属層を形成する工程と、加熱処理によって、シリコンを含む低融点金属層を溶解して基板の表面側にシリコンを含む低融点金属溶融液を生成する工程と、冷却処理を行って、シリコンを含む低融点金属溶融液中のシリコンを基板の表面側に結晶成長させて多結晶シリコン層を形成する工程と、多結晶シリコン層上に析出した低融点金属を除去する工程と、多結晶シリコン層に所定の処理を施して半導体素子を形成する工程とを備えている。
【０００９】
〔作用〕上記半導体装置の製造方法では、上記説明した多結晶シリコン層の第２の製造方法を用いて基板上に多結晶シリコン層を形成していることから、基板に低融点ガラスを用いて、その基板上に多結晶シリコン層が得られる。しかも、上記多結晶シリコン層は、従来の減圧ＣＶＤ法により成膜した多結晶シリコン層と同程度の特性を有するものとなる。そのような多結晶シリコン層に所定の処理を施して半導体素子を形成することから、その半導体素子は、ＣＶＤ法により形成された多結晶シリコン層を用いて形成した半導体素子と同程度の特性が得られる。例えば、多結晶シリコン層に不純物（例えばヒ素イオン、リンイオン、ホウ素イオン等の少なくともいずれかのイオン）をドーピングすることで導電性を持たせて配線を形成したり、多結晶シリコン層にチャネル領域、ソース領域、ドレイン領域を形成してＴＦＴ（Thin Film Transistor）を形成することが可能なる。
【００１０】
【発明の実施の形態】
まず多結晶シリコン層の製造方法に係わる第１例を、図１の製造工程図によって説明する。
【００１１】
図１の（１）に示すように、少なくとも表面側が絶縁性を有する基板１１を準備する。ここでは上記基板１１に低融点ガラス基板を用いた。この低融点ガラス基板には、例えば最高使用温度（ほとんど歪点と同じなので、以下歪点で記す）が６６５℃のアルミノケイ酸ガラス（例えばコーニング社のガラスコード番号１７２３）、歪点が５１０℃のホウケイ酸ガラス（例えばコーニング社のガラスコード番号７７４０）等がある。
【００１２】
その後図１の（２）に示すように、上記基板１１の表面側にシリコンを含む低融点金属溶融液１２を塗布することにより、基板１１の少なくとも表面側にシリコンを含む低融点金属溶融液１２を接触させる。このシリコンを含む低融点金属溶融液１２には、例えば、シリコンを含むスズ溶融液もしくはシリコンを含むスズ鉛合金溶融液からなるシリコンを含むスズ系金属溶融液を用いることができる。このシリコンを含むスズ系金属溶融液の温度は低融点ガラスの歪点未満の温度とする。ここでは、一例として、シリコンを含むスズ溶融液を用いた。
【００１３】
上記シリコンを含むスズ溶融液のシリコンの含有量は、０．０３ｗｔ％〜０．０００５ｗｔ％、好ましくは０．０１４ｗｔ％〜０．００３５ｗｔ％とする。シリコンの含有量が０．０００５ｗｔ％未満の場合には、多結晶シリコンの析出量が少なく、量産性が得られない。またシリコンの含有量が０．０３ｗｔ％より多い場合には、シリコンを含むスズ溶融液の温度を高くしなければならなくなり、低融点ガラス基板を用いることが困難になる。
【００１４】
また上記シリコンを含むスズ系金属溶融液にシリコンを含むスズ鉛合金溶融液を用いる場合には、例えばスズ１５％＋鉛８５％のスズ鉛合金にシリコンを０．０５ｗｔ％〜０．１４ｗｔ含む溶融液を用いる。ただし上記スズと鉛の比率は一例であって、上記値に限定されることはなく、適宜選択することができる。
【００１５】
そして一定時間、例えば１０秒〜３０分、好ましくは５分〜１０分、シリコンを含む低融点金属溶融液１２が溶融している温度で保持した後、冷却処理により、基板１１上にシリコンを含む低融点金属溶融液１２中のシリコンを結晶成長させる。
【００１６】
その結果、図１の（３）に示すように、基板１１の表面側に多結晶シリコン層１３を形成する。その際、上記多結晶シリコン層１３上には低融点金属（図示省略）が析出する。その後、塩酸等の酸を用いて多結晶シリコン層１３上の低融点金属（図示省略）を除去する。このようにして、基板１１上に多結晶シリコンを析出してなる多結晶シリコン層１３が形成され、いわゆるＳＯＩ（Silicon on Insulatorの略であり、以下ＳＯＩという）基板が形成される。
【００１７】
上記多結晶シリコン層の製造方法に係わる第１例では、基板１１の少なくとも表面側とシリコンを含む低融点金属溶融液１２とを接触させることから、基板１１に加わる温度はシリコンを含む低融点金属溶融液１２の温度となる。例えばシリコンを含む低融点金属溶融液１２がシリコンを含むスズ溶融液の場合には、シリコンの含有量が０．０３ｗ％〜０．０００５ｗ％とすれば４００℃〜６５０℃程度で溶融状態にある。そのため、基板に加えられる温度は４００℃〜６５０℃程度となる。
【００１８】
その後、冷却処理を行って、シリコンを含む低融点金属溶融液１２中のシリコンを基板１１の表面側に結晶成長させて多結晶シリコン層１３を形成することから、本発明のプロセスは６５０℃以下で行える。そのため、上記基板１１には、いわゆる低融点ガラス基板を用いることが可能になる。また低融点ガラスで形成されている長尺ロールガラスを用いることも可能になる。しかも、上記多結晶シリコン層１３は、従来の減圧ＣＶＤ法により成膜した多結晶シリコン層と同程度の特性を有するものとなる。
【００１９】
また、シリコンを含む低融点金属溶融液１２にシリコンを含むスズ系金属溶融液を用いて、そのシリコンを含むスズ系金属溶融液から多結晶シリコン層１３を析出形成していることから、出来上がった多結晶シリコン層１３にスズ系金属のスズ、鉛等が含有されたとしても、それらは多結晶シリコン層１３中でキャリアにはならない。そのため、多結晶シリコン層１３は高抵抗なものとなる。また多結晶シリコン層１３中に残留するスズは、結晶欠陥を電気的に不活性にするため、接合リークが低減され、電子移動度を高める。
【００２０】
そこで高抵抗な上記多結晶シリコン層１３にｐ型不純物もしくはｎ型不純物をドーピングすることにより、所望の導電型および不純物濃度を得ることが可能になる。例えば上記多結晶シリコン層１３にイオン注入等の不純物ドーピング技術により例えばホウ素のようなｐ型不純物をドーピングし、その際に不純物濃度を所定の量に制御しておけば、上記多結晶シリコン層１３は所望の濃度のｐ型シリコン層となる。一方、例えばリン、ヒ素、アンチモンのようなｎ型不純物をドーピングし、その際に不純物濃度を所定の量に制御しておけば、上記多結晶シリコン層１３は所望の濃度のｎ型シリコン層となる。
【００２１】
次に、多結晶シリコン層の製造方法に係わる第２例を、図２の製造工程図によって説明する。
【００２２】
図２の（１）に示すように、絶縁性を有する基板１１を準備する。ここでは上記基板１１に低融点ガラス基板を用いた。この低融点ガラス基板には、例えば最高使用温度（ほとんど歪点と同じなので、以下歪点で記す）が６６５℃のアルミノケイ酸ガラス（例えばコーニング社のガラスコード番号１７２３）、歪点が５１０℃のホウケイ酸ガラス（例えばコーニング社のガラスコード番号７７４０）等がある。
【００２３】
その後図２の（２）に示すように、上記基板１１の表面側をシリコンを含む低融点金属溶融液１２に浸漬することにより、基板１１の少なくとも表面側にシリコンを含む低融点金属溶融液１２を接触させる。このシリコンを含む低融点金属溶融液１２には、例えば、シリコンを含むスズ溶融液もしくはシリコンを含むスズ鉛合金溶融液からなるシリコンを含むスズ系金属溶融液を用いることができる。このシリコンを含むスズ系金属溶融液の温度は低融点ガラスの歪点未満の温度とする。ここでは、一例として、シリコンを含むスズ溶融液を用いた。
【００２４】
上記シリコンを含むスズ溶融液のシリコンの含有量は、０．０３ｗｔ％〜０．０００５ｗｔ％、好ましくは０．０１４ｗｔ％〜０．００３５ｗｔ％とする。シリコンの含有量が０．０００５ｗｔ％未満の場合には、多結晶シリコンの析出量が少なく、量産性が得られない。またシリコンの含有量が０．０３ｗｔ％より多い場合には、シリコンを含むスズ溶融液の温度を高くしなければならなくなり、低融点ガラス基板を用いることが困難になる。
【００２５】
また上記シリコンを含むスズ系金属溶融液にシリコンを含むスズ鉛合金溶融液を用いる場合には、例えばスズ１５％＋鉛８５％のスズ鉛合金にシリコンを０．０５ｗｔ％〜０．１４ｗｔ含む溶融液を用いる。ただし上記スズと鉛の比率は一例であって、上記値に限定されることはなく、適宜選択することができる。
【００２６】
そして一定時間、例えば１０秒〜３０分、好ましくは５分〜１０分、浸漬保持する。その後、上記シリコンを含むスズ系金属溶融液１２中より基板１１を引き上げることで、もしくはシリコンを含むスズ系金属溶融液１２中に基板１１を浸漬した状態で冷却処理することにより、基板１１の表面側にシリコンを含むスズ系金属溶融液１２中よりシリコンを結晶成長させる。
【００２７】
上記多結晶シリコンの結晶成長速度は、０．１μｍ／分〜０．３μｍ／分であり、冷却速度は０．１℃／分〜０．３℃／分であることから、例えば成長させる結晶層の厚さが３５ｎｍであれば、成長所要時間は２０秒〜６秒と短い。そのため、冷却操作は引き上げ操作となる。なお、この成長所要時間は、例えばシリコンを含む低融点金属溶融液１２中のシリコンの含有量を調整することにより最適化を図る。一方、例えば成長させる結晶層の厚さが５μｍであれば、成長所要時間は５０分〜１７分と長い。そのため、冷却操作は浸漬した状態での冷却となり、冷却時間は５０分〜１７分が必要になる。なお、この冷却時間は、例えばシリコンを含む低融点金属溶融液１３中のシリコンの含有量を調整することにより最適化を図る。
【００２８】
その結果、図２の（３）に示すように、基板１１の表面側に多結晶シリコン層１３を形成する。この浸漬工程では、基板１１の全体をシリコンを含む低融点金属溶融液１２に浸漬してもよい。その場合には、基板１１の全面に多結晶シリコン層１３が形成されることになる。その後、多結晶シリコン層１３上に析出された低融点金属（図示省略）を、塩酸等の酸を用いて除去する。このようにして、基板１１上に多結晶シリコンを析出してなる多結晶シリコン層１３が形成され、いわゆるＳＯＩ基板が形成される。
【００２９】
上記多結晶シリコン層の製造方法に係わる第２例では、基板１１の少なくとも表面側とシリコンを含む低融点金属溶融液１２とを接触させることから、基板１１に加わる温度はシリコンを含む低融点金属溶融液１２の温度となる。例えばシリコンを含む低融点金属溶融液１２がシリコンを含むスズ溶融液の場合には、シリコンの含有量が０．０３ｗ％〜０．０００５ｗ％とすれば４００℃〜６５０℃程度で溶融状態にある。そのため、基板に加えられる温度は４００℃〜６５０℃程度となる。
【００３０】
その後、冷却処理を行って、シリコンを含む低融点金属溶融液１２中のシリコンを基板１１の表面側に結晶成長させて多結晶シリコン層１３を形成することから、本発明のプロセスは６５０℃以下で行える。そのため、上記基板１１には、いわゆる低融点ガラス基板を用いることが可能になる。また低融点ガラスで形成されている長尺ロールガラスを用いることも可能になる。しかも、上記多結晶シリコン層１３は、従来の減圧ＣＶＤ法により成膜した多結晶シリコン層と同程度の特性を有するものとなる。
【００３１】
また、シリコンを含む低融点金属溶融液１２にシリコンを含むスズ系金属溶融液を用いて、そのシリコンを含むスズ系金属溶融液から多結晶シリコン層１３を析出形成していることから、出来上がった多結晶シリコン層１３にスズ系金属のスズ、鉛等が含有されたとしても、それらは多結晶シリコン層１３中でキャリアにはならない。そのため、多結晶シリコン層１３は高抵抗なものとなる。また多結晶シリコン層１３中に残留するスズは、結晶欠陥を電気的に不活性にするため、接合リークが低減され、電子移動度を高める。
【００３２】
そこで高抵抗な上記多結晶シリコン層１３にｐ型不純物もしくはｎ型不純物をドーピングすることにより、所望の導電型および不純物濃度を得ることが可能になる。例えば上記多結晶シリコン層１３にイオン注入等の不純物ドーピング技術により例えばホウ素のようなｐ型不純物をドーピングし、その際に不純物濃度を所定の量に制御しておけば、上記多結晶シリコン層１３は所望の濃度のｐ型シリコン層となる。一方、例えばリン、ヒ素、アンチモンのようなｎ型不純物をドーピングし、その際に不純物濃度を所定の量に制御しておけば、上記多結晶シリコン層１３は所望の濃度のｎ型シリコン層となる。
【００３３】
次に本発明の多結晶シリコン層の製造方法に係わる実施の形態を、図３の製造工程図によって説明する。図３では、前記図１によって説明した構成部品と同様のものには同一符号を付与する。
【００３４】
図３の（１）に示すように、絶縁性を有する基板１１を準備する。ここでは上記基板１１に低融点ガラス基板を用いた。この低融点ガラス基板には、例えば最高使用温度（ほとんど歪点と同じなので、以下歪点で記す）が６６５℃のアルミノケイ酸ガラス（例えばコーニング社のガラスコード番号１７２３）、歪点が５１０℃のホウケイ酸ガラス（例えばコーニング社のガラスコード番号７７４０）等がある。
【００３５】
次いで図３の（２）に示すように、上記基板１１の表面側に、いわゆる低温成膜技術により、シリコンを含む低融点金属層１４を形成する。このシリコンを含む低融点金属層１４は、例えば、シリコンを含むスズもしくはシリコンを含むスズ鉛合金からなるシリコンを含むスズ系金属層で形成する。ここでは、上記シリコンを含むスズ層を、例えば３０μｍの厚さに形成した。上記シリコンを含むスズ系金属層の厚さは、シリコンの含有量および析出形成する多結晶シリコン層の厚さに応じて決定される。また、上記低温成膜技術としては、例えばプロセス温度（基板温度）が例えば５００℃〜６５０℃の減圧ＣＶＤ法、プラズマＣＶＤ法、もしくは基板温度を４００℃以下に設定したスパッタリングを用いる。
【００３６】
次いで加熱処理を行う。この加熱処理は、水素雰囲気、水素と不活性なガスとの混合ガス雰囲気もしくは不活性なガス雰囲気下で、上記基板１１を４５０℃〜６００℃の範囲における所定の温度に加熱する。その結果、シリコンを含む低融点金属層１４が溶解されて、図３の（３）に示すように、上記基板１１の表面側にシリコンを含む低融点金属溶融液１５が生成される。そして上記加熱温度に、例えば６０秒〜３０分間、好ましくは５分〜１０分間保持する。ここでは例えば５分間保持する。なお、上記雰囲気は還元性雰囲気であってもよい。
【００３７】
その後、冷却処理を行う。この冷却処理により、基板１１の表面側にシリコンを含む低融点金属溶融液１５中のシリコンを結晶成長させる。
【００３８】
その結果、図３の（４）に示すように、基板１１の表面側に多結晶シリコン層１３が形成される。その際、上記シリコン層１３上には低融点金属（図示省略）が析出する。そこで、塩酸等の酸を用いて多結晶シリコン層１３上の低融点金属を除去する。このようにして、基板１１上に多結晶シリコンを析出してなる多結晶シリコン層１３が形成されて、いわゆるＳＯＩ基板が形成される。
【００３９】
上記多結晶シリコン層の製造方法に係わる実施の形態では、基板１１の表面側に、シリコンを含む低融点金属層１４を形成して、加熱処理により、そのシリコンを含む低融点金属層１４を溶解してシリコンを含む低融点金属溶融液１５を生成することから、その加熱温度はシリコンを含む低融点金属溶融液１５が生成される４００℃〜６５０℃程度の加熱処理で十分である。
【００４０】
その後、冷却処理により、基板１１の表面側にシリコンを含む低融点金属溶融液１５中のシリコンを結晶成長させていること、上記シリコンを含む低融点金属層１４は６５０℃以下の低温成膜技術で形成することが可能であること等から、上記プロセスは６５０℃以下で行える。そのため、上記基板１１には、いわゆる低融点ガラス基板を用いることが可能になる。また低融点ガラスで形成されている長尺ロールガラスを用いることも可能になる。しかも上記多結晶シリコン層１３は、通常の減圧ＣＶＤ法により形成された多結晶シリコン層と同程度の特性が得られる。
【００４１】
また、シリコンを含む低融点金属溶融液１２，１５にシリコンを含むスズ系金属溶融液を用いて、そのシリコンを含むスズ系金属溶融液から多結晶シリコン層１３を析出形成していることから、出来上がった多結晶シリコン層１３にスズ系金属のスズ、鉛等が含有されたとしても、それらは多結晶シリコン層１３中でキャリアにはならない。そのため、多結晶シリコン層１３は高抵抗なものとなる。また多結晶シリコン層１３中に残留するスズは、結晶欠陥を電気的に不活性にするため、接合リークが低減され、電子移動度を高める。
【００４２】
また、上記シリコンを含む低融点金属層１４を成膜する時に、例えばホウ素のようなｐ型不純物を混入し、その際に不純物濃度を所望の量に制御しておけば、上記シリコン層１３は所望の濃度のｐ型シリコン層となる。一方、例えばリン、ヒ素、アンチモン等のｎ型不純物を混入し、その際に不純物濃度を所望の量に制御しておけば、上記シリコン層１３は所望の濃度のｎ型シリコン層となる。
【００４３】
次に本発明の半導体装置の製造方法に係わる実施の形態を、図４〜図６の製造工程図によって以下に説明する。図４〜図６では、一例として、ＣＭＯＳトランジスタの製造方法を以下に説明し、前記図１によって説明したのと同様の構成部品には同一符号を付与する。
【００４４】
前記多結晶シリコン層の製造方法に係わる実施の形態によって説明したプロセスを行うことによって、図４の（１）に示すように、基板１１上にシリコンを析出させて多結晶シリコン層１３を形成する。その後、塩酸等の酸を用いてシリコン層１３上に析出した低融点金属（図示省略）を選択的に除去する。そしてレジスト塗布、リソグラフィー技術によるエッチングマスクの形成、そのエッチングマスクを用いたエッチングにより、上記多結晶シリコン層１３をｐチャネルＭＯＳトランジスタを形成する多結晶シリコン層１３ｐとｎチャネルＭＯＳトランジスタを形成する多結晶シリコン層１３ｎとに分離する。
【００４５】
その後、上記シリコン層１３に所定の処理を施して半導体素子を形成する。以下、半導体素子としてＣＭＯＳトランジスタを形成する製造方法を説明する。
【００４６】
図４の（２）に示すように、上記多結晶シリコン層１３（１３ｐ，１３ｎ）を被覆する状態で上記基板１１上に、ゲート絶縁膜５１を形成する。このゲート絶縁膜５１は、例えばプラズマＣＶＤ法により、まず酸化シリコン膜を例えば２００ｎｍの厚さに堆積した後、次いで窒化シリコン膜を例えば５０ｎｍの厚さに堆積して形成した。そのときの各成膜温度は、例えば４００℃に設定した。
【００４７】
次いで図４の（３）に示すように、ゲート絶縁膜５１上にレジスト膜５２を例えば回転塗布法により形成する。そしてリソグラフィー技術により、ｐチャネルＭＯＳトランジスタのチャネルを形成する領域上を開口する開口部５３を形成してレジストマスクを形成する。すなわち、多結晶シリコン層１３ｎ上はレジスト膜５２に被覆されている。その後、このレジスト膜５２をマスクに用いて、ｐチャネルＭＯＳトランジスタのチャネルイオン注入をゲート絶縁膜５１を介して多結晶シリコン層１３ｐに行う。イオン注入条件としては、例えば、不純物にリンイオン（Ｐ+ ）を用い、打ち込みエネルギーを５０ｋｅＶ、ドーズ量を１×１０11ａｔｏｍｓ／ｃｍ2 に設定する。その後、上記レジスト膜５２を除去する。なお、図面ではレジスト膜５２を除去する前の状態を示した。
【００４８】
続いて図５の（４）に示すように、ゲート絶縁膜５１上にレジスト膜５４を例えば回転塗布法により形成する。そしてリソグラフィー技術により、ｎチャネルＭＯＳトランジスタのチャネルを形成する領域上を開口する開口部５５を形成してレジストマスクを形成する。すなわち、多結晶シリコン層１３ｐ上はレジスト膜５４に被覆されている。その後、このレジスト膜５４をマスクに用いて、ｐチャネルＭＯＳトランジスタのチャネルイオン注入をゲート絶縁膜５１を介して多結晶シリコン層１３ｎに行う。イオン注入条件としては、例えば、不純物にホウ素イオン（Ｂ+ ）を用い、打ち込みエネルギーを３０ｋｅＶ、ドーズ量を２．７×１０11ａｔｏｍｓ／ｃｍ2 に設定する。その後、上記レジスト膜５４を除去する。なお、図面ではレジスト膜５４を除去する前の状態を示した。
【００４９】
次いで図５の（５）に示すように、例えばスパッタリングにより、上記ゲート絶縁膜５１上にゲート電極膜５６を、例えばモリブデン（１５％）タンタル（８５％）膜で、例えば５００ｎｍの厚さに形成する。
【００５０】
その後、ゲート電極膜５６上にレジスト膜５７を例えば回転塗布法により形成する。そしてリソグラフィー技術により、ゲート電極が形成される領域上にレジスト膜５７（５７ｐ，５７ｎ）を残す。そしてレジスト膜５７をマスクに用いてドライエッチング技術により、ゲート電極膜５６をパターニングする。その結果、図５の（６）に示すように、各多結晶シリコン層１３（１３ｐ，１３ｎ）上にゲート絶縁膜５１を介してゲート電極５８（５８ｐ，５８ｎ）を形成する。その後、上記レジスト膜５７ｐ，５７ｎを除去する。なお、図面ではレジスト膜５７ｐ，５７ｎを除去する前の状態を示した。
【００５１】
次に図６の（７）に示すように、ゲート電極５８、ゲート絶縁膜５１等を覆う状態にレジスト膜５９を例えば回転塗布法により形成する。そしてリソグラフィー技術により、ｎチャネルＭＯＳトランジスタのチャネルを形成する領域上を開口する開口部６０を形成してレジストマスクを形成する。すなわち、多結晶シリコン層１３ｐ上はレジスト膜５９に被覆されている。その後、このレジスト膜５９およびゲート電極５８ｎをマスクに用いて、ｎチャネルＭＯＳトランジスタのソース、ドレインイオン注入をゲート絶縁膜５１を介して多結晶シリコン層１３ｎに行う。イオン注入条件としては、例えば、不純物にヒ素イオン（Ａｓ+ ）を用い、打ち込みエネルギーを７０ｋｅＶ、ドーズ量を５×１０15ａｔｏｍｓ／ｃｍ2 に設定する。その後、上記レジスト膜５９を除去する。なお、図面ではレジスト膜５９を除去する前の状態を示した。
【００５２】
次いで図６の（８）に示すように、ゲート電極５８、ゲート絶縁膜５１等を覆う状態にレジスト膜６１を例えば回転塗布法により形成する。そしてリソグラフィー技術により、ｐチャネルＭＯＳトランジスタのチャネルを形成する領域上を開口する開口部６２を形成してレジストマスクを形成する。すなわち、多結晶シリコン層１３ｎ上はレジスト膜６１に被覆されている。その後、このレジスト膜６１およびゲート電極５８ｐをマスクに用いて、ｐチャネルＭＯＳトランジスタのソース、ドレインイオン注入を多結晶シリコン層１３ｐに行う。イオン注入条件としては、例えば、不純物に二フッ化ホウ素イオン（ＢＦ2 + ）を用い、打ち込みエネルギーを３０ｋｅＶ、ドーズ量を１×１０15ａｔｏｍｓ／ｃｍ2 に設定する。その後、上記レジスト膜６１を除去する。なお、図面ではレジスト膜６１を除去する前の状態を示した。
【００５３】
その後図６の（９）に示すように、ソース、ドレインの活性化アニーリングを、例えば１０００℃、１０秒間のランプ加熱により行い、上記ゲート電極５８ｐの一方側の多結晶シリコン層１３ｐにソース領域６２ｐを形成し、他方側の多結晶シリコン層１３ｐにドレイン領域６３ｐを形成して、ｐチャネルＭＯＳトランジスタ５０ｐが完成する。それとともに、上記ゲート電極５８ｎの一方側の多結晶シリコン層１３ｎにソース領域６２ｎを形成し、他方側の多結晶シリコン層１３ｎにドレイン領域６３ｎを形成して、ｎチャネルＭＯＳトランジスタ５０ｎが完成する。そしてゲート電極５８ｎ下でかつソース領域６２ｎとドレイン領域６３ｎとの間の多結晶シリコン層１３ｎがｎチャネルＭＯＳトランジスタ５０ｎのチャネル領域になり、ゲート電極５８ｐ下でかつソース領域６２ｐとドレイン領域６３ｐとの間の多結晶シリコン層１３ｐがｐチャネルＭＯＳトランジスタ５０ｐのチャネル領域になる。このようにして、ＣＭＯＳトランジスタ５０が完成する。
【００５４】
その後、図示はしないが、例えばＣＶＤ法により、上記ｎチャネルＭＯＳトランジスタ５０ｎ、ｐチャネルＭＯＳトランジスタ５０ｐ等を覆う状態に、酸化シリコン膜を例えば２００ｎｍの厚さに成膜し、さらにリンシリケートガラス（ＰＳＧ）膜を例えば５００ｎｍの厚さに成膜して、層間絶縁膜を形成する。上記ＰＳＧ膜はリン濃度の例えば３．５ｗ％〜４．０ｗ％として形成される。
【００６０】
次いで層間絶縁膜上にレジスト膜を例えば回転塗布法により成膜した後、リソグラフィー技術により、電極を形成する所定の領域上に開口部を形成してレジストマスクを形成する。その後、このレジスト膜をマスクに用いて、層間絶縁膜をエッチングし、接続孔を形成する。そして上記レジストマスクを除去した後、例えばスパッタリングにより、上記接続孔の内部を含む上記層間絶縁膜上に電極形成膜を例えばアルミニウム−シリコンを例えば１．０μｍの厚さに堆積して形成する。このスパッタリング時の基板温度は例えば１５０℃に設定した。
【００５５】
次に、上記電極形成膜上にレジスト膜を例えば回転塗布法により成膜した後、リソグラフィー技術により、上記レジスト膜をパターニングして、電極を形成する所定の領域上にレジスト膜を残す。そしてこのレジスト膜をマスクに用いて、電極形成膜をエッチングし、電極および配線を形成する。その後上記レジストマスクを除去する。
【００５６】
上記半導体装置の製造方法に係わる実施の形態では、前記説明した多結晶シリコン層の製造方法を用いて基板１１上に多結晶シリコン層１３を形成していることから、基板１１に低融点ガラスを用いて、その上に上記説明した多結晶シリコン層１３を得ることができる。そして、その多結晶シリコン層１３に所定の処理を施して半導体素子としてｎチャネルＭＯＳトランジスタ５０ｎとｐチャネルＭＯＳトランジスタ５０ｐとを形成してＣＭＯＳトランジスタ５０が完成されることから、そのＣＭＯＳトランジスタ５０は、ＣＶＤ法により成膜した多結晶シリコン層に形成したものと同様の性能が得られる。
【００５７】
上記説明では、一例として、ＣＭＯＳトランジスタを説明したが、上記多結晶シリコン層１３には、トップゲート型ＴＦＴ、ボトムゲート型ＴＦＴ、デュアルゲート型ＴＦＴ、電界放出型表示素子用トランジスタ、ダイオード、容量、抵抗、光電池（太陽電池）、発光素子、受光素子等の半導体素子を形成することも可能である。これらの半導体素子の製造方法は、従来よりしられているＣＶＤ法により成膜した多結晶シリコン層に形成する製造方法と同様である。
【００５８】
上記各実施の形態における、シリコンを含む低融点金属溶融液１２もしくはシリコンを含む低融点金属層１４の低融点金属には、上記説明した金属の他に、インジウム、ガリウム、スズ、ビスマス、鉛、アンチモンおよびアルミニウムのうちの１種もしくは複数種を用いることもできる。
【００５９】
なお、上記各実施の形態で説明した各種数値は、一例であってその値に限定されるものではなく、適宜変更することが可能である。
【００６０】
上記各実施の形態に用いたシリコンを含む低融点金属溶融液は、シリコンの割合によって融点が異なる。その一例を、シリコンを含むスズ溶融液を例にして、以下に説明する。
【００６１】
図７に示すシリコン−スズの状態図、図８に示すスズに対するシリコンの溶解度曲線（縦軸にシリコンの溶解度、下横軸に温度Ｔとしたときの１０4 ／Ｔ（Ｋ）、上横軸に温度（℃）を示す）からも明らかなように、シリコンの割合が少なくなるに応じてシリコンを含むスズ系金属溶融液の融点が低下する。例えばシリコンを０．０００５ｗ％〜０．０３ｗ％含有するシリコンを含むスズ溶融液は４００℃〜６５０℃で溶融液状態を保っている。したがって、基板１１には最高使用温度（ほぼガラスの歪点）の低い、いわゆる低融点ガラスを用いることも可能になる。この低融点ガラスには、上記説明したように、例えばアルミノケイ酸ガラス、ホウケイ酸ガラスがある。
【００６２】
なお、上記基板１１に低融点ガラスを用いた場合には、低融点ガラスの構成元素が結晶成長により形成した多結晶シリコン層１３に拡散しやすいので、低融点ガラスからなる基板１１と多結晶シリコン層１３との間に拡散を防止するバリア層として、例えば窒化シリコン膜を例えば１ｎｍ〜１００ｎｍ程度の厚さに形成しておくことが好ましい。
【００６３】
【発明の効果】
以上、説明したように本発明の多結晶シリコン層の製造方法では、絶縁性を有する基板の表面側にシリコンを含む低融点金属層を形成した後、加熱処理によって、シリコンを含む低融点金属層を溶解して基板の表面側にシリコンを含む低融点金属溶融液を生成するので、基板に加わる温度はシリコンを含む低融点金属溶融液の温度となる。そのため、基板に加えられる温度はシリコンを含む低融点金属溶融液の温度となり、基板温度を４００℃〜６５０℃程度にすることが可能になる。その後、冷却処理を行って、シリコンを含む低融点金属溶融液中のシリコンを基板の表面側に結晶成長させて多結晶シリコン層を形成することから、本発明の製造方法は６５０℃以下で行える。
【００６４】
このように、本発明の多結晶シリコン層の製造方法では、低温プロセスが可能となるので、基板には、安価な低融点ガラス基板を用いることが可能になる。また、基板には、低融点ガラスで形成されている長尺ロールガラスを用いることも可能になる。しかも多結晶シリコン層は、ＣＶＤ法で製造した多結晶シリコン層と同様なる性能を有することができる。
【００６５】
本発明の半導体装置の製造方法によれば、本発明の多結晶シリコン層の製造方法を用いて基板上に多結晶シリコン層を形成しているので、基板に低融点ガラスを用いることが可能になり、その多結晶シリコン層に形成した半導体素子は、ＣＶＤ法により成膜した多結晶シリコン層に形成した半導体素子と同様の性能が得られる。
【図面の簡単な説明】
【図１】  多結晶シリコン層の製造方法に係わる第１例を示す製造工程図である。
【図２】  多結晶シリコン層の製造方法に係わる第２例を示す製造工程図である。
【図３】  本発明の多結晶シリコン層の製造方法に係わる実施の形態を示す製造工程図である。
【図４】  本発明の半導体装置の製造方法に係わる実施の形態を示す製造工程図である。
【図５】  本発明の半導体装置の製造方法に係わる実施の形態を示す製造工程図（続き１）である。
【図６】  本発明の半導体装置の製造方法に係わる実施の形態を示す製造工程図（続き２）である。
【図７】  シリコン−スズの状態図である。
【図８】  スズに対するシリコンの溶解度曲線を示す図である。
【符号の説明】
１１…基板、１２…シリコンを含む低融点金属溶融液、１３…多結晶シリコン層
【図１】
0004174886.tif 000002
【図２】
0004174886.tif 000003
【図３】
0004174886.tif 000004
【図４】
0004174886.tif 000005
【図５】
0004174886.tif 000006
【図６】
0004174886.tif 000007
【図７】
0004174886.tif 000008
【図８】
0004174886.tif 000009