(57)【特許請求の範囲】
【請求項１】
半導体基板上にＣＭＰ遮断パターンを形成した後にこれをマスクとして異方性エッチングを行い、パターン密度が低いフィールド領域には広いトレンチを形成し、前記フィールド領域よりパターン密度が高いパターン領域には前記広いトレンチよりも狭いトレンチを形成する工程と、
前記広いトレンチおよび前記狭いトレンチを充填すると共に、ＣＭＰ遮断パターンを覆うように絶縁物質層を形成する工程と、
前記フィールド領域とパターン領域の上に形成された前記絶縁物質層を、ＣＭＰ工程によって１次的にエッチングする工程と、
前記半導体基板の表面から所定の突出した厚さが残るまで、前記絶縁物質層を、ウェットエッチングまたはドライエッチングにより２次的に除去する工程と、を具備し、
前記ＣＭＰ工程は前記ＣＭＰ遮断パターンが露出し始めるところで研磨を止めることを特徴とするトレンチ素子分離方法。
【請求項２】
ＣＭＰ遮断パターンを除去してからゲート酸化膜を形成する前に、洗浄工程などの中間処理工程をさらに行うことを特徴とする請求項１に記載のトレンチ素子分離方法。
【請求項３】
前記所定の突出した厚さは、ＣＭＰ遮断パターンを除去してからゲート酸化膜を形成する前までの中間処理工程時に除去される絶縁物質層の厚さに該当することを特徴とする請求項２に記載のトレンチ素子分離方法。
【請求項４】
（ａ）半導体基板上にＣＭＰ遮断層を形成した後にこれをパターニングして素子分離領域を露出させる窓付きＣＭＰ遮断パターンを形成する工程と、
（ｂ）前記ＣＭＰ遮断パターンをマスクとしてエッチングを行い、パターン密度が低いフィールド領域には広いトレンチを形成し、前記フィールド領域よりパターン密度が高いパターン領域には前記広いトレンチよりも狭いトレンチを形成する工程と、
（ｃ）前記広いトレンチおよび前記狭いトレンチを完全に充填すると共に、前記ＣＭＰ遮断パターンを覆うように絶縁物質層を形成する工程と、
（ｄ）前記フィールド領域とパターン領域の上に形成された前記絶縁物質層を、前記ＣＭＰ遮断パターンが露出し始めるところで研磨を止めるようにしてＣＭＰ工程により１次的に除去する工程と、
（ｅ）前記半導体基板の表面から所定の突出した厚さが残るまで、前記絶縁物質層を、ウェットエッチングまたはドライエッチングにより２次的に除去する工程と、
（ｆ）前記ＣＭＰ遮断パターンを除去する工程と、を具備することを特徴とするトレンチ素子分離方法。
【請求項５】
前記ＣＭＰ遮断パターンは、ＣＭＰ工程に対し、前記絶縁物質層を形成する物質に比べてエッチング量が小さい物質から形成されることを特徴とする請求項４に記載のトレンチ素子分離方法。
【請求項６】
前記ＣＭＰ遮断パターンは、シリコンナイトライドまたはシリコンオキシナイトライドよりなる絶縁物質から形成されることを特徴とする請求項５に記載のトレンチ素子分離方法。
【請求項７】
前記絶縁物質層は、化学気相蒸着（ＣＶＤ）方式により蒸着された、アンドープシリケートガラス（ＵＳＧ）、ホウ素リンシリケートガラス（ＢＰＳＧ）、リンシリケートガラス（ＰＳＧ）、アルコキシシラン（ＴＥＯＳ）、高温で形成されたアンドープシリケートガラスまたは高密度プラズマＣＶＤ方式により蒸着された酸化膜よりなる絶縁物質、および、スピンオンガラス（ＳＯＧ）方式により塗布された酸化膜が、単一膜またはこれらを組み合わせた複合膜になるように形成されたものであることを特徴とする請求項５に記載のトレンチ素子分離方法。
【請求項８】
前記ウェットエッチングは、フッ酸（ＨＦ）または緩衝フッ酸（緩衝ＨＦ）よりなるエッチャントを使って行われることを特徴とする請求項４に記載のトレンチ素子分離方法。
【請求項９】
前記ウェットエッチングまたはドライエッチングは、ＣＭＰ遮断パターンが損傷されないエッチング条件下で行われることを特徴とする請求項４に記載のトレンチ素子分離方法。
【請求項１０】
前記所定の突出した厚さは、ＣＭＰ遮断パターンを除去してからゲート酸化膜を形成する前までの中間処理工程時に除去される絶縁物質層の厚さに該当することを特徴とする請求項４に記載のトレンチ素子分離方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体素子の製造方法に係り、特に、ウェーハ全体に亘って平坦化をなし得る半導体素子のトレンチ素子分離方法に関する。
【０００２】
【従来の技術】
半導体素子の集積度が高くなることに伴い、ＬＯＣＯＳ（ＬＯＣａｌ  Ｏｘｉｄａｔｉｏｎ  ｏｆ  Ｓｉｌｉｃｏｎ）方法より小さい素子分離領域を有しながらも分離特性に優れたトレンチ素子分離（ＳＴＩ；Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）方法が、活発に研究され始めている。トレンチ素子分離工程は、半導体基板の素子分離領域にトレンチを形成した後に絶縁物質でこれを埋め込み、化学的機械的研磨法（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ；以下、"ＣＭＰ"と称する）によりその表面を平坦化することによって行われる。
【０００３】
ＣＭＰを用いた現在の平坦化工程では、セルアレイ領域や周辺回路領域などの密パターン領域とフィールド領域などの疎パターン領域との間に、両者間のパターン密度の差によって絶縁物質層の段差が生じ、ＣＭＰ後にも半導体基板の完全な平坦化が達成されないという問題がある。また、広い素子分離領域では、ＣＭＰ装置のパッドの曲がり（ｂｅｎｄｉｎｇ）特性によってディッシング（ｄｉｓｈｉｎｇ）が発生し、遮断層の除去後には活性領域と素子分離膜との段差がウェーハ全体に亘って均一でない現象などが発生する。
【０００４】
これをより具体的に説明すれば、ＣＭＰ時にウェーハの全体的な平坦化をなすために、すなわち、最終的に形成される素子分離膜と活性領域の半導体基板との段差の発生を無くすために、過度なＣＭＰを行うが、パターンの密疎によってエッチング量が変わるＣＭＰ工程の特性によって、密パターン領域での素子分離膜と半導体基板との段差と、疎パターン領域での素子分離膜と半導体基板との段差の不均一現象が発生する。このような段差の不均一は、素子分離膜を形成してからゲート酸化膜を形成する前の工程、例えば、洗浄工程後にも残ってウェーハ表面の全体的な平坦化に悪影響を及ぼし、半導体素子の電気的な性能がウェーハ全体に亘って均一に現れない現象を生じさせる。
【０００５】
図１ないし図５は、通常のトレンチ素子分離方法の工程手順断面図である。
【０００６】
図１を参照して、ＣＭＰ工程の前段階を説明する。まず、半導体基板１０上にＣＭＰ遮断層（以降にＣＭＰ遮断パターン１２になる）を形成した後、これをパターニングして素子分離領域を露出させる窓を有する形状のＣＭＰ遮断パターン１２を形成し、前記ＣＭＰ遮断パターン１２をマスクとしてエッチングを行い、前記半導体基板１０を所定深度までエッチングして、フィールド領域Ａ及びパターン領域Ｂにそれぞれ広いトレンチ１４ａ及び狭いトレンチ１４ｂを形成する。次に、前記トレンチ１４ａ及び１４ｂを完全に充填すると同時に、ＣＭＰ遮断パターン１２を覆う程度の厚さで絶縁物質を塗布することにより、絶縁物質層１６ａを形成する。こうして、図１に示す状態になる。
【０００７】
図２ないし図４は、それぞれＣＭＰ工程の進行に伴う、絶縁物質層１６ａ及びＣＭＰ遮断パターン１２の厚さの変化を示す断面図であって、図２は、ＣＭＰ工程により前記ＣＭＰ遮断パターン１２が完全に露出される前の段階における、絶縁物質層１６ｂのエッチングされた形状を示し、図３は、ＣＭＰ工程により前記ＣＭＰ遮断パターン１２が完全に露出されたときの絶縁物質層１６ｃ及びＣＭＰ遮断パターン１２のエッチングされた形状を示し、図４は、ＣＭＰ工程により前記ＣＭＰ遮断パターン１２がオーバーエッチングされたときの絶縁物質層１６ｄ及びＣＭＰ遮断パターン１２のエッチングされた形状を示す。
【０００８】
図２を参照すれば、広いトレンチ１４ａ近傍（Ａ領域）のＣＭＰ遮断パターン１２上に積層されている絶縁物質層１６ｂはまだ完全に除去されてない状態であり、狭いトレンチ１４ｂ近傍（Ｂ領域）のＣＭＰ遮断パターン１２上に積層されている絶縁物質層１６ｂは前記ＣＭＰ遮断パターン１２を露出し始める。ここでは、前記ＣＭＰ工程は、ＣＭＰ遮断パターン１２の密疎に全く影響されないので、塗布初期の絶縁物質層（図１の１６ａ）の段差にのみ影響を受けた状態である。
【０００９】
図３を参照すれば、全領域（Ａ及びＢ領域）に亘ってＣＭＰ遮断パターン１２上に積層されていた絶縁物質層を完全に除去、すなわち、広いトレンチ１４ａ近傍（Ａ領域）のＣＭＰ遮断パターン１２上に積層されている絶縁物質層（図２の１６ｂ）が完全に除去されるまでＣＭＰ工程を行い続けたため、前記広いトレンチ近傍のＣＭＰ遮断パターン１２は完全に露出されている状態であり、狭いトレンチ近傍のＣＭＰ遮断パターン１２は所定厚さまでエッチングされて最初の高さよりも低くなった状態である。
【００１０】
このとき、広いトレンチ１４ａと隣接するＣＭＰ遮断パターン１２（Ｃにて表示）の高さもまた前記狭いトレンチ近傍のＣＭＰ遮断パターン１２のように、最初の高さよりも低くなった状態であり、パターン領域（Ｂ）中においても、前記広いトレンチ１４ａと近づくほどＣＭＰ遮断パターン１２のエッチングの程度はより大きくなる。この理由は、ＣＭＰ工程がパターンの密度に影響される特性を有することによるものであって、フィールド領域（Ａ）に形成されている広いトレンチ１４ａで発生するディッシング現象によって広いトレンチ１４ａ周辺に形成されているＣＭＰ遮断パターン１２が他の領域に形成されているＣＭＰ遮断パターン１２に比べてより多くエッチングされるからである。
【００１１】
通常、ＣＭＰ遮断パターン１２は、前記絶縁物質層（図３の場合、１６ｃ）を構成する物質よりもＣＭＰ工程に対してエッチングされにくい物質から形成される。したがって、ＣＭＰ工程時において、このような性質をもつＣＭＰ遮断パターン１２が密集している領域（パターン領域Ｂ）は、そうでない領域（フィールド領域Ａ）よりもエッチング量が小さい。すなわち、狭いトレンチ１４ｂ内に充填されている絶縁物質層はその周辺にあるＣＭＰ遮断パターン１２によって保護されるが、広いトレンチ１４ａ内に充填されている絶縁物質層はその周辺にあるＣＭＰ遮断パターン１２によって保護されないため、結果として広いトレンチ１４ａを充填する絶縁物質層がより速くエッチングされる。
【００１２】
最初には、パターンの密度にのみ影響されていたＣＭＰ工程は、工程が進むに伴い、パターンの密度だけでなく、パッド自体の曲がり特性にも影響を受ける。したがって、両領域（Ａ及びＢ領域）間の絶縁物質層のエッチング量の差はより大きくなり、結果として広いトレンチ１４ａ内に充填された絶縁物質層１６ｄの表面が皿状にくぼむディッシング現象を深刻化させると同時に、前記広いトレンチ１４ａ周辺のＣＭＰ遮断パターンが他の領域のＣＭＰ遮断パターンよりも多くエッチングされてウェーハ全体的における前記ＣＭＰ遮断パターン１２の厚さの不均一現象が発生する。
【００１３】
図４は、最終的に形成される素子分離膜（すなわち、ゲート酸化膜形成前の素子分離膜）と半導体基板とを平坦化させるためにＣＭＰ工程を過度に行った後の断面図であって、ディッシング現象及びウェーハ全体的におけるＣＭＰ遮断パターン１２の厚さの不均一現象が一層激しくなったことを示す。広いトレンチ１４ａと隣接して形成されているＣＭＰ遮断パターン１２の高さＴ１は広いトレンチ１４ａと隣接しない領域、すなわち、パターン領域Ｂの中央部に形成されているＣＭＰ遮断パターン１２の高さＴ２に比べて遥かに低いことが分かる。
【００１４】
図４において、ＣＭＰ遮断パターンを除去すると、絶縁物質層１４ｄは露出された半導体基板１０の表面に対して僅かに突出することになるが、前記ＣＭＰ遮断パターン１２の高さがウェーハ全体に亘って均一でなかったため、絶縁物質層１６ｄと半導体基板１０との段差もまたウェーハ全体に亘って均一でない。
【００１５】
図５は、前記ＣＭＰ遮断パターン１２を除去し、洗浄工程などの後処理まで行なった後に最終的に形成される素子分離膜１６ｅ、すなわち、ゲート酸化膜形成直前の素子分離膜１６ｅを示す断面図である。広いトレンチ１４ａ内の素子分離膜１６ｅの表面が最も大きくくぼんでおり（ディッシング現象が激しい）、パターン領域の中央部に行くほどこのようなディッシング現象は次第に減る。したがって、広いトレンチ１４ａ内の素子分離膜１６ｅと狭いトレンチ１４ｂ内の素子分離膜１６ｅとは、半導体基板１０と全体的に平坦化をなしてない。
【００１６】
図５に示されたように、素子分離膜１６ｅの表面と半導体基板１０の表面とが平坦化を成していない状態で、ゲート酸化膜の形成及びゲート電極の形成などの後続工程を行うと、トランジスタの電気的特性がウェーハ全体に亘って均一に現れなかったり、ある領域では弱く現れるなどの問題が発生して、半導体素子の性能を弱化させる。
【００１７】
【発明が解決しようとする課題】
本発明の目的は、素子分離膜の表面自体の平坦化だけでなく、半導体基板との平坦化をもなしうるトレンチ素子分離膜を提供できるトレンチ素子分離方法を提供することにある。
【００１８】
【課題を解決するための手段】
前記目的を達成するために、本発明によるトレンチ素子分離方法は、半導体基板上にＣＭＰ遮断パターンを形成した後にこれをマスクとして異方性エッチングを行い、パターン密度が低いフィールド領域には広いトレンチを形成し、前記フィールド領域よりパターン密度が高いパターン領域には前記広いトレンチよりも狭いトレンチを形成する工程と、
前記広いトレンチおよび前記狭いトレンチを充填すると共に、ＣＭＰ遮断パターンを覆うように絶縁物質層を形成する工程と、前記フィールド領域とパターン領域の上に形成された前記絶縁物質層を、ＣＭＰ工程によって１次的にエッチングする工程と、前記半導体基板の表面から所定の突出した厚さが残るまで、前記絶縁物質層を、ウェットエッチングまたはドライエッチングにより２次的に除去する工程と、を具備し、前記ＣＭＰ工程は前記ＣＭＰ遮断パターンが露出し始めるところで研磨を止めることを特徴とする。
【００１９】
前記ＣＭＰ遮断パターンは、ＣＭＰ工程に対し、前記絶縁物質層をなす物質に比べてエッチング量が小さい物質、例えば、シリコンナイトライドまたはシリコンオキシナイトライドなどの絶縁物質から形成される。また、前記絶縁物質層は、化学気相蒸着（ＣＶＤ）法により蒸着された、アンドープシリケートガラス（ＵＳＧ）、ホウ素リンシリケートガラス（ＢＰＳＧ）、リンシリケートガラス（ＰＳＧ）、アルコキシシラン（ＴＥＯＳ）、高温で形成されたアンドープシリケートガラスまたはＨＤＰ酸化膜などの絶縁物質やスピンオンガラス（ＳＯＧ）方式により塗布された酸化膜を単一膜またはこれらを組み合わせた複合膜になるように形成される。
【００２０】
前記ウェットエッチングまたはドライエッチングは、ＣＭＰ遮断パターンが損傷しないエッチング条件下で行われる。前記ウェットエッチングのエッチャントとしては、例えば、フッ酸（以下、"ＨＦ"と称する）または緩衝ＨＦ（ｂｕｆｆｅｒ  ＨＦ）などが使用される。
【００２１】
したがって、本発明によれば、トレンチを充填する素子分離膜自体の平坦化だけでなく、前記素子分離膜と半導体基板との間の平坦化をもなし得るので、トランジスタの電気的特性がウェーハ全体に亘って均一に現れなかったり、ある領域で弱く現れるなどの問題点を解決して、半導体素子の性能の向上を図ることができる。
【００２２】
【発明の実施の形態】
以下、添付した図面に基づき、本発明の実施例について詳細に説明する。しかし、本発明の実施の形態は各種の形態に変形でき、本発明の範囲が後述する実施の形態によって限定されるものではない。本発明の実施の形態は、当業界における通常の知識を有する者に本発明をより完全に説明するために提供されるものである。さらに、図中、同一の要素には同一の符号を使用した。
【００２３】
本発明は、従来のトレンチ素子分離方法によりトレンチ素子分離膜を形成するときに発生する前述の問題点を解決するために、絶縁物質層のエッチング工程を二つの工程に亘って行う。すなわち、ＣＭＰ遮断パターンが露出されるまでＣＭＰを行い続ける第１工程と、次に、通常のウェットエッチング法またはドライエッチング法を利用して絶縁物質層を必要な分だけエッチングする第２工程とである。
【００２４】
図６ないし図９は、絶縁物質層を二つの工程に亘ってエッチングする本発明によるトレンチ素子分離方法を工程順に説明するために示す断面図である。
【００２５】
まず、図６を参照すれば、半導体基板３０上に、例えば、シリコンナイトライド（ＳｉＮ）やシリコンオキシナイトライド（ＳｉＯＮ）などの絶縁物質を塗布または蒸着してＣＭＰ遮断層（後でＣＭＰ遮断パターン３２になる）を形成した後に、これをパターニングして素子分離領域を露出させる窓を有する形状のＣＭＰ遮断パターン３２を形成する。次に、前記ＣＭＰ遮断パターン３２をマスクとして異方性エッチングを行い、露出された半導体基板３０を所定深度までエッチングすることにより、フィールド領域Ｉは広いトレンチ３４ａを形成し、パターン領域ＩＩには狭いトレンチ３４ｂを形成する。
【００２６】
このとき、パターン領域ＩＩはセルアレイ領域及び周辺回路領域などの密パターン領域を意味し、フィールド領域Ｉは前記パターン領域ＩＩよりは相対的に疎パターン領域を意味する。前記ＣＭＰ遮断パターン３２は、ＣＭＰ工程に対し、以降に形成される第１絶縁物質層３６ａを構成する物質に比べて研磨されにくい物質で構成されている。
【００２７】
次に、前記トレンチ３４ａ及び３４ｂを完全に充填すると共に、前記ＣＭＰ遮断パターン３２を覆う程度の厚さで、第１絶縁物質層３６ａが形成される。第１絶縁物質層３６ａは、例えば、化学気相蒸着（ＣＶＤ）方式により蒸着された、アンドープシリケートガラス（ＵＳＧ）、ホウ素リンシリケートガラス（ＢＰＳＧ）、リンシリケートガラス（ＰＳＧ）、アルコキシシラン（ＴＥＯＳ）、高温で形成されたアンドープシリケートガラスまたは高密度プラズマＣＶＤ方式により蒸着された酸化膜などの絶縁物質、および、スピンオンガラス（ＳＯＧ）方式により塗布された酸化膜などを、単一膜またはこれらを組み合わせた複合膜になるように形成されたものである。
【００２８】
図７を参照すれば、前記第１絶縁物質層（図６の３６ａ）を研磨の対象とするＣＭＰ工程を行うに当たって、前記ＣＭＰ遮断パターン３２が露出されるまでだけ行うことにより、前記広いトレンチ３４ａ及び狭いトレンチ３４ｂとＣＭＰ遮断パターン３２との空間を完全に充填し、かつ、部分的に平坦化をなす形状の第２絶縁物質層３６ｂを形成する。
【００２９】
このとき、前記ＣＭＰ工程は、前記ＣＭＰ遮断パターン３２が露出し始めるところで研磨を止めるので、ＣＭＰ遮断パターン３２のパターン密度によってそのエッチング量が影響されることはない。
【００３０】
図８を参照すれば、ウェットエッチングやドライエッチングを行い、前記第２絶縁物質層（図７の３６ｂ）を所定量エッチングすることによって、前記トレンチ３４ａ及び３４ｂを充填すると共に、半導体基板３０の表面から所定厚さＴ３突出した形状の第３絶縁物質層３６ｃを形成する。このとき、前記第２絶縁物質層（図７の３６ｂ）はＣＭＰ工程ではなく、通常のウェットエッチング法やドライエッチング法によりエッチングされる。したがって、図４及び図５のように、ＣＭＰ遮断パターンの密度差によってウェーハ全体的にＣＭＰエッチング量が不均一になる現象やディッシング現象などによりＣＭＰ遮断パターンの厚さがウェーハ全体的に不均一になり、結果としてＣＭＰ工程後の絶縁物質層と半導体基板との段差がウェーハ全体に亘って不均一になる現象は発生しない。
【００３１】
前記ウェットエッチングまたはドライエッチングは、これらのエッチング工程によってＣＭＰ遮断パターン３２が損傷されない工程条件下で行われ、前記ウェットエッチング時に使用するエッチャントとしては、例えば、ＨＦや緩衝ＨＦなどがある。
【００３２】
すなわち、図７及び図８によれば、ＣＭＰ遮断パターン３２が露出される直前までは平坦化がし易いＣＭＰ工程を行って第２絶縁物質層３６ｂの平坦度を向上させ、ＣＭＰ遮断パターン３２が露出されてからは、ＣＭＰ遮断パターンの密疎によってエッチング量が影響を受けない通常のウェットエッチング法やドライエッチング法によりオーバーエッチングを行うことにより、その表面が平坦化した第３絶縁物質層３６ｃを形成する。
【００３３】
このとき、前記第３絶縁物質層３６ｃにおいて、半導体基板３０の表面から突出する厚さＴ３は、ＣＭＰ遮断パターンを除去してからゲート酸化膜を形成する前までの中間処理工程（例えば、洗浄工程）などにより前記第３絶縁物質層３６ｃのエッチング程度を考慮して決定するが、この厚さＴ３は、ＣＭＰ遮断パターンを除去してからゲート酸化膜を形成する前の中間処理工程によって前記第３絶縁物質層３６ｃがエッチングされる厚さに等しく決定される。すなわち、半導体基板３０の表面から突出する厚さＴ３は、ＣＭＰ遮断パターン除去工程及びその後のゲート酸化膜形成前の中間処理工程によって完全に除去される厚さであるため、前記中間処理工程を行なった後に最終的に形成される素子分離膜（図９の３６ｄ）と半導体基板３０との間に段差が発生しない。
【００３４】
図９を参照すれば、例えば、リン酸（Ｈ3ＰＯ4）などのエッチャントを使って前記ＣＭＰ遮断パターン（図８の３２）を除去し、次に、洗浄工程などの中間処理工程を行ない、最終的に素子分離膜３６ｄを形成する。このとき、前記素子分離膜３６ｄは表面にディッシングが発生してない状態であり、前記半導体基板３０とはウェーハ全体に亘って平坦化を成している状態である。
【００３５】
【発明の効果】
本発明によるトレンチ素子分離方法によれば、トレンチ素子分離膜の形成に際して、絶縁物質層をエッチングする工程をＣＭＰ工程と通常のウェットエッチングまたはドライエッチング工程とに亘って行うことにより、従来の過度なＣＭＰ工程に際し、ＣＭＰ遮断パターンの密度差及びディッシィング現象により最終的に形成される素子分離膜の表面がディッシィングされたり、素子分離膜と半導体基板との全体的な平坦化がなされない問題点を解決できる。すなわち、ＣＭＰ遮断パターンが露出される直前までは平坦化がし易いＣＭＰ工程を行って１次的に平坦度を改善し、ＣＭＰ遮断パターンが露出されてからはＣＭＰ遮断パターンの密疎によってエッチング量が影響されない通常のウェットエッチング法やドライエッチング法によりオーバーエッチングを行うことによって２次的に平坦度を改善することによって、素子分離膜自体の平坦度を改善できるだけでなく、素子分離膜と半導体基板との全体的な平坦度をも改善できる。
【図面の簡単な説明】
【図１】  従来のトレンチ素子分離方法を工程順に説明するための断面図である。
【図２】  図１に続く、従来のトレンチ素子分離方法を工程順に説明するための断面図である。
【図３】  図２に続く、従来のトレンチ素子分離方法を工程順に説明するための断面図である。
【図４】  図３に続く、従来のトレンチ素子分離方法を工程順に説明するための断面図である。
【図５】  図４に続く、従来のトレンチ素子分離方法を工程順に説明するために示す断面図である。
【図６】  絶縁物質層を二つの工程に亘ってエッチングする本発明によるトレンチ素子分離方法を工程順に説明するために示す断面図である。
【図７】  図６に続く、絶縁物質層を二つの工程に亘ってエッチングする本発明によるトレンチ素子分離方法を工程順に説明するために示す断面図である。
【図８】  図７に続く、絶縁物質層を二つの工程に亘ってエッチングする本発明によるトレンチ素子分離方法を工程順に説明するために示す断面図である。
【図９】  図８に続く、絶縁物質層を二つの工程に亘ってエッチングする本発明によるトレンチ素子分離方法を工程順に説明するために示す断面図である。
【符号の説明】
３０…半導体基板、
３２…ＣＭＰ遮断パターン、
３４ａ、３４ｂ…トレンチ、
３６ａ、３６ｂ、３６ｃ、３６ｄ…素子分離膜、
Ｉ…フィールド領域、
ＩＩ…パターン領域。
【図１】
0004037597.tif 000002
【図２】
0004037597.tif 000003
【図３】
0004037597.tif 000004
【図４】
0004037597.tif 000005
【図５】
0004037597.tif 000006
【図６】
0004037597.tif 000007
【図７】
0004037597.tif 000008
【図８】
0004037597.tif 000009
【図９】
0004037597.tif 000010