(57)【特許請求の範囲】
【請求項１】
回転に対応する電荷信号を供給する第一及び第二のピックアップを伴う圧電構造を有する回転速度センサのための差動電荷増幅器であって、
前記電荷信号がそれぞれ加えられ、前記電荷信号に対応する出力信号を供給する一対の入力チャネルと、
前記２つのチャネルがテスト信号に応答して異なる出力を生成するように、前記２つの入力チャネルにテスト信号を加えるための手段と、および
前記２つの入力チャネルの前記出力の間の差に応答する出力ステージとを具備することを特徴とする差動電荷増幅器。
【請求項２】
前記テスト信号は、前記圧電構造のシャント容量を通して、前記入力チャネルの一方へと加えられることを特徴とする、請求項１に記載の差動電荷増幅器。
【請求項３】
回転に対応する電荷信号を供給する第一および第二のピックアップを伴う圧電構造を有する回転速度センサのための差動電荷増幅器において、
前記ピックアップの各々からの前記電荷信号が加えられる第一の入力と、
参照が加えられる第二の入力とを各々有する第一および第二の電荷増幅器、
前記電荷増幅器の一方の第二の入力にテスト信号を加えるための手段、および
前記電荷増幅器からの出力信号に応答する差動増幅器を備える差動電荷増幅器。
【請求項４】
前記テスト信号が加えられる前記電荷増幅器は、前記差動増幅器の非反転入力に接続されていることを特徴とする、請求項３に記載の差動電荷増幅器。
【請求項５】
前記テスト信号が加えられる前記電荷増幅器は、前記差動増幅器の反転入力に接続されていることを特徴とする、請求項３に記載の差動電荷増幅器。
【請求項６】
回転に対応する電荷信号を供給する第一および第二のピックアップを伴う圧電構造を有する回転速度センサのための差動電荷増幅器において、
前記第一のピックアップが接続される反転入力と基準レベルに接続される非反転入力とを有する第一の電荷増幅器、
前記第二のピックアップが接続される反転入力と非反転入力とを有する第二の電荷増幅器、
前記第二の電荷増幅器の前記非反転入力にテスト信号を加えるための手段、および
前記第一の電荷増幅器の出力が接続される反転入力と前記第二の電荷増幅器の出力が接続される非反転入力とを有する差動増幅器とを備える差動電荷増幅器。
【請求項７】
回転に対応する電荷信号を供給する第一および第二のピックアップを伴う圧電構造を有する回転速度センサのための差動電荷増幅器において、
前記第一のピックアップが接続される反転入力と非反転入力とを有する第一の電荷増幅器、
前記第一の電荷増幅器の前記非反転入力にテスト信号を加えるための手段、
前記第二のピックアップが接続される反転入力と基準レベルに接続される非反転入力とを有する第二の電荷増幅器、および
前記第一の電荷増幅器の出力が接続される反転入力と、前記第二の電荷増幅器の出力が接続される非反転入力とを有する差動増幅器とを備える差動電荷増幅器。
【請求項８】
回転速度センサにおける圧電構造のピックアップからの電荷信号を処理するための回路であって、
前記ピックアップからの前記電荷信号に対応する出力信号を供給するための差動電荷増幅器、および
通常の動作中に、前記出力信号が、前記電荷信号と同様に、テスト信号にも対応するように、前記テスト信号を、前記圧電構造のシャント容量を通して前記差動電荷増幅器の第一の入力に加えられ、また差動電荷増幅器の第二の入力にも直接加えるための手段を具備することを特徴とする回路。
【請求項９】
回転速度センサからの電荷信号を処理するための差動電荷増幅器であって、
通常の動作中に、前記増幅器の前記出力は、前記電荷信号と同様に、テスト信号にも対応するように、前記テスト信号を、圧電構造のシャント容量を通して前記差動電荷増幅器の第一の入力に加えられ、また差動電荷増幅器の第二の入力にも直接加えるための手段を伴う差動電荷増幅器。
【発明の詳細な説明】
【０００１】
【技術分野】
本発明は、一般的に回転速度センサに関し、より特定的には、回転速度センサにおいて使用するための組み込みテストを伴う差動電荷増幅器に関する。
【０００２】
【背景技術】
音叉などの圧電構造を伴う速度センサは、回転を感知するためのコリオリの効果に依存している。音叉の駆動側は、発振器回路において駆動され、自動利得制御（ＡＧＣ）回路は、電流を駆動結晶定数へ維持する。音叉が回転すると、ピックアップ歯（pick-up tine）は、コリオリの力による振動の面外モードを生じさせる。この振動は圧電的に検出され、その結果である電荷信号は、回転の角速度に直接比例する。その信号は、電荷増幅器として知られている装置で、電荷信号から電圧信号へと変換される。
【０００３】
一般的に使用される電荷増幅器回路が図１に示されている。これは、音叉のピックアップ高電極が、電荷増幅器ＱＡ1の反転入力に接続されており、ピックアップ低電極が、仮想グラウンドＶgに接続されているシングルエンド回路である。帰還抵抗器Ｒfおよび帰還蓄電器Ｃfは、増幅器の出力と、反転入力との間に接続される。抵抗素子はＤＣ帰還パスを提供し、および容量素子はＡＣ帰還を提供する。容量素子は、駆動音叉周波数で角速度に比例する電荷信号に関する伝達関数も提供する：
Ｖout（ｔ）＝−ｑm（ｔ）／Ｃf
【０００４】
電荷増幅器ＱＡ1の非反転入力も仮想グラウンドに接続されており、増幅器の動的範囲を最大化するために、単極電源で、仮想グラウンドは供給電圧の半分になるように設定される。両極電源では、電荷増幅器のピックアップ低電極および非反転入力は通常、仮想グラウンドの変わりに基準グラウンドに接続される。
【０００５】
図２は、アメリカ合衆国特許第５，４２６，９７０号に開示されているような、組み込みテスト回路を伴う、シングルエンド電荷増幅器を示しており、その開示は参照によってここに組み込まれている。このシステムにおいて、連続組み込みテスト信号（continuous built-in test signal）ＣＢＩＴは、ピックアップ低電極を通して、音叉のピックアップ出力に接続されている。この信号は、音叉のための駆動信号の減衰した形であり、音叉の出力に重ね合わされると、それは大きなＡＣバイアス信号として振舞う。ＣＢＩＴバイアスは、ソフトウェアまたはハードウェアのいずれかで減じられるまで、速度センサにおける信号パスのすべての素子を通過する。
【０００６】
この処理によって、音叉およびフォワード・レート・チャネル（forward rate channel）におけるすべての利得ステージが、有効に機能していることが証明される。これらの素子のいずれかが故障する場合、出力におけるＣＢＩＴバイアスは相殺信号とは等しく且つ逆とはならず、出力におけるこのシフトは故障を示すものと解釈される。
【０００７】
不平衡回路であるので、図１および２に記載の電荷増幅器は、平衡回路よりも、コモンモードのノイズの影響を受けやすい。さらにノイズ利得は、増幅器の反転入力上の浮遊容量の関数であり、および増幅器のＤＣオフセットは通常、動的範囲および線形性を保持するために、それに続くステージにおいてブロックされる必要がある。
【０００８】
図３は、ピックアップ音叉信号の差動計測のための平衡回路を供給する差動電荷増幅器を示す。この回路において、２つのピックアップ電極が、差動増幅器ＱＡ1の入力に接続され、抵抗器Ｒd1ならびに蓄電器Ｃd1は、出力と反転入力との間に接続され、および抵抗器Ｒd2ならびに蓄電器Ｃd2は、非反転入力と仮想グラウンドとの間に接続され、Ｒd2はＲd1に等しく、および蓄電器Ｃd2はＣd1に等しい。この回路において、電荷または電流は再度帰還素子を通って流れ、出力を電圧モード信号に変換するが、同じインピーダンスの２つの信号路（パス）を伴い、各々はピックアップ音叉の各出力用である。
【０００９】
差動増幅器の出力は、差動またはシングルエンドのいずれでもよい。図３に記載の電荷増幅器は、単極電源のための仮想グラウンドを基準としているものとして記載されているが、電力基準グラウンドは通常、両極電源とともに使用される。
【００１０】
差動電荷増幅器は、シングルエンド回路よりもいくつかの効果を有する。それは、差動回路における２の利得により、信号対ノイズ比（ＳＮＲ）において６ｄＢの増加を供給する。平衡構造は、向上したコモンモード除去を提供し、それはコモンモード・ノイズを減衰し、さらにＳＮＲを高める。回路はＤＣにおいて大きなコモンモード除去を有するので、ＤＣオフセットも大いに減衰される。
【００１１】
図３に記載の差動電荷増幅器も、特定の制約と欠点を有する。この回路のコモンモード除去は、演算増幅器のコモンモード除去とは対照的に、ＲＣ受動素子のマッチングによって支配されている。さらに、この回路は連続的な組み込みテスト用には構成することができない。前記回路は速度信号のような電荷の差動検出に関して平衡であるが、ピックアップ音叉のいずれかの電極に見られる電圧信号は、演算増幅器の仮想入力によって、他方の電極に自動的に存在する。
【００１２】
【発明の開示】
一般的に、本発明の目的は、新しく、改良された電荷増幅器を供給することである。
【００１３】
本発明の別の目的は、従来技術の制約や不利な点を克服する上述の特徴を持つ電荷増幅器を供給することである。
【００１４】
これら、および他の目的は、通常の動作中、増幅器の出力が、電荷信号と同様に、テスト信号にも対応するように、回転速度センサからの電荷信号を処理するための差動電荷増幅器と、およびテスト信号を差動電荷増幅器に加えるための手段とを供給することによって、本発明に従って達成される。
【００１５】
【発明を実施するための最良の形態】
図４に記載のように、差動電荷増幅器は、電荷増幅器の出力と反転入力との間に接続された帰還抵抗器Ｒd1、Ｒd2および帰還蓄電器Ｃd1、Ｃd2とともに、電荷増幅器ＱＡ1、ＱＡ2を含む一対の入力チャネル１１，１２を含む。ピックアップ音叉１３からの電荷信号が平衡な方法で２つの差動電荷増幅器に加えられ、ピックアップ高およびピックアップ低電極からの信号ＰＵ−１およびＰＵ−２は、それぞれ増幅器ＱＡ1およびＱＡ2の反転入力に加えられる。
【００１６】
テスト信号ＣＢＩＴは、通常の動作状況中に、２つの増幅器から異なる出力を生成するように、不平衡な方法で電荷増幅器の入力に加えられる。図４に記載の実施例において、これは、加算回路１４を通して電荷増幅器ＱＡ2の非反転入力へとＣＢＩＴ信号を注入することによって実行される。電荷増幅器ＱＡ1の非反転入力は、加算回路の第二の入力のように、仮想基準グラウンドＶgへと接続される。従来技術のように、ＣＢＩＴ信号は、音叉に加えられる駆動信号を縮小化したものである。
【００１７】
電荷増幅器ＱＡ1、ＱＡ2の出力は、回路の出力ステージ１７において、差動増幅器１６の反転および非反転入力に接続される。この増幅器は、シングルエンドか差動のいずれでもよく、およびそれはＣＢＩＴ信号によって生成される２つの電荷増幅器の出力の差に対応する出力信号を生成する。
【００１８】
この実施例において、ＣＢＩＴ信号が、ＱＡ2よりもむしろ電荷増幅器ＱＡ1の非反転入力に注入されることを除いて、図５に記載の実施例は、図４に記載の実施例と類似している。
【００１９】
いずれの実施例においても、圧電構造のシャント容量Ｃoは、本質的に共通の増幅係数を有する並列電圧利得パスの共通の成分になる。これは、監視されるべきオフセット信号を生成する。ＣＢＩＴ信号が基準入力に加えられが、それが加えられる電荷増幅器の高入力インピーダンスによって、平衡入力回路から分離される。
【００２０】
２つの実施例の動作は、電荷増幅器ＱＡ1の非反転入力へのＣＢＩＴ信号の注入が、負の組み込みテスト（built-in test）（ＢＩＴ）速度信号を生成する一方で、電荷増幅器ＱＡ2の非反転入力への注入は、正のＢＩＴ速度信号を生成するということを除いて類似している。ピックアップ音叉接続が遮断されると、差動増幅器１６の出力は、電荷増幅器ＱＡ1へのＣＢＩＴ注入に対して正にシフトし、および電荷増幅器ＱＡ2へのＣＢＩＴ注入に対しては負にシフトする。いずれの場合も、このシフトは、名目ゼロ速度出力レベルへのものであり、それは、記述されている実施例においては仮想グラウンドである。
【００２１】
図６に記載の通り、その基本的モードで動作するピックアップ音叉１３の等価モデルは、音叉のシャント容量Ｃoと並列な直列ＲＬＣ回路１９を含む。ＣＢＩＴ信号は、ピックアップ音叉の共鳴周波数よりはむしろ、駆動音叉周波数であるので、ＲＬＣ直列回路は本質的に、ＣＢＩＴ信号への開回路であり、すなわち高インピーダンスである。そのため、ＣＢＩＴおよび駆動信号周波数でのピックアップ音叉の等価モデルは、ちょうどシャント容量Ｃoである。図７は、等価ピックアップ音叉モデルを伴う図４に記載の実施例を示す。
【００２２】
図７に対応する等価ＣＢＩＴ回路が、図８に記載されている。この図に記載の通り、ＣＢＩＴ信号は電荷増幅器ＱＡ2の非反転入力へと注入され、それはシャント容量Ｃoを伴う非反転利得増幅器を形成する。この増幅器からの出力信号、（１＋Ｃo／Ｃd2）・ＶCBITは、差動増幅器１６の正の入力に加えられる。
【００２３】
ＣＢＩＴ信号のための他のパスは、電荷増幅器ＱＡ1およびシャント容量Ｃoによる組み合わせによって形成される反転利得増幅器である。この増幅器への入力信号は、電荷増幅器ＱＡ2の反転入力に存在するＣＢＩＴ信号であり、この増幅器からの出力信号、‐（Ｃo／Ｃd1）・ＶCBITは、差動増幅器１６の負の入力に加えられる。
【００２４】
差動増幅器の正常な、定常出力は、シングルエンドでも差動でも、次の値を有するａ．ｃ．バイアス信号である
Ｖout＝Ｋ・ＶCBIT・（１＋２Ｃo／Ｃd），
Ｋは増幅器の利得であり、Ｃd＝Ｃ1＝Ｃ2である。ピックアップ音叉が遮断されると、シャント容量Ｃoは分離され、出力信号に変化を生じて、次の値を有する。
Ｖout＝Ｋ・ＶCBIT
【００２５】
さらに、いずれかの構成要素がフォワード・レート・チャネル・パスにおいて作動しないと、ＣＢＩＴ信号および速度信号パスをさらに下ることで生成される相殺信号は、もはや互いを無効にしないので、出力において検出可能なシフトが生じる。ＣＢＩＴ故障検出に関する信号シフトの大きさは次の通りである。
ΔＶout＝Ｋ・ＶCBIT・２Ｃo／Ｃd
【００２６】
本発明は、多くの重要な特徴および効果を有する。それは故障検出のためのオフセットを生み出すＣＢＩＴ注入を伴う電荷増幅器に平衡差動回路を供給する。さらに、ピックアップ音叉接続の遮断は、フォワード・レート・チャネル・パスにおける故障として検出されうる出力信号を生成する。
【００２７】
前述の内容から、新しい、改良された電荷増幅器が供給されたことは明白である。現在好ましい一定の実施例のみが詳細に説明された一方で、当業者には明らかになるとおり、前述の特許請求の範囲によって定義されるような本発明の範囲から逸脱することなく、一定の変更および変形がなされうる。
【図面の簡単な説明】
【図１】図１は、従来技術のシングルエンド電荷増幅器の回路図である。
【図２】図２は、組み込みテストを伴う従来技術の電荷増幅器の回路図である。
【図３】図３は、従来技術の差動電荷増幅器の回路図である。
【図４】図４は、本発明を組み入れた差動電荷増幅器の一の実施例の回路図である。
【図５】図５は、本発明を組み入れた差動電荷増幅器の別の実施例の回路図である。
【図６】図６は、図４および５に記載の実施例における圧電音叉の等価モデルの回路を示す。
【図７】図７は、図４に記載の実施例の等価回路である。
【図８】図８は、図４に記載の実施例の等価回路である。
【符号の説明】
１１，１２…入力チャネル
１４…加算器
１３…ピックアップ音叉
１６…差動増幅器
１７…出力ステージ
１９…直列ＲＬＣ回路
【図１】
0004149278.tif 000002
【図２】
0004149278.tif 000003
【図３】
0004149278.tif 000004
【図４】
0004149278.tif 000005
【図５】
0004149278.tif 000006
【図６】
0004149278.tif 000007
【図７】
0004149278.tif 000008
【図８】
0004149278.tif 000009