(57)【特許請求の範囲】
【請求項１】
ラスタ化された画像データ内のエイリアスが除去された画素の検知方法であって、該方法が、
スキャンラインバッファメモリに、目標画素の位置のデータを含むデータの既定数のスキャンラインを記憶するステップを含み、
タグのバッファメモリに、目標画素の位置のために前もって推定されたタグを少なくとも含む複数のバイナリエイリアシング除去タグを記憶するステップを含み、
目標画素及び次の隣接画素の画素データ、及び目標画素の位置のために前以て推定されたタグの関数として、目標画素の位置のエイリアシング除去タグを生成するステップを含む、
ラスタ化された画像データ内のエイリアスが除去された画素の検知方法。
【請求項２】
前記エイリアシング除去タグを生成するステップが、
目標画素がノングレーであるか否かを判定するステップを含み、前記目標画素がノングレーであれば、エイリアシング除去タグをエイリアス除去されていない画素にセットして終了し、前記目標画素がノングレーでなければ、
推定されたタグを決定するためにテストし、
スキャンラインを進行させ、
エイリアシング除去タグを判定するためにテストする、
請求項１に記載の方法。
【請求項３】
前記推定されたタグを判定するためにテストするステップが、
画素が、水平方向のエッジ付近の一部であるか否かをテストするステップを含み、画素が水平方向のエッジ付近の一部である場合、
推定されたタグをエイリアスが除去された画素にセットするステップを含む、
請求項２に記載の方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、全般的に、エイリアスが除去された画像の正確なプリントを可能にする、エイリアスが除去された細線のエッジのメモリ有効検知を可能にする方法に関する。
【０００２】
【従来の技術】
テキストを含む線及び多角形のエッジ上のジャギー(jaggie)の軽減又は除去を含むいくつかの理由のため、線画及び一定の図形画像構造のディジタル化のコンテキストにおけるエイリアシング除去は、中間レベルの強度を用い、エッジのサブピクセル位置を達成する方法として最もよく知られる。ジャギーは、主に水平又は垂直に近づく斜めの線のエッジにおいて見られる。用語、エイリアシング除去とは、通常、サンプリング率が低すぎる場合に、高周波数信号のサンプリングからもたらされる低周波数の存在を表すアナログ用語、エイリアシングを連想させる。
【０００３】
垂直に近い（又は水平に近い）線のセグメントを考える。プリントされた媒体に完全に複写されるために、エッジの位置を表す位相はセグメントの長さに沿って連続的に変化しなければならない。バイレベルディスプレイ又は印刷された出力の固有のサンプリングによって位相は不連続性を示す。そのため、エイリアシングは、その構造がジャギーと呼ばれるぎざぎざの様相の誘発をもたらす。サンプル画像内において、あらゆる図形のオブジェクトは、最終的に多角形又は多角形の集合に近似する。これらの多角形は、そのうちのいくつかがエイリアシング（ジャギー及び他の配置欠陥）を示すであろうまっすぐなエッジを有する。例えば、図１は、２つのディメンションでエイリアシングを図示する。図１の上部の三角形がラスタライズされる際、図１の下部に図示される三角形に複写されるようにエッジがエイリアシングされる。特に、底部エッジに沿った位置は、図１の下部の画像に左から右に見られるようにコラム（縦列）からコラムにわずかに上向きに移動すべきである。しかしながら、例示されるように、位置は量子化され、三角形の下部に沿ってぎざぎざの様相を作り出す。更にサンプリングの結果、エイリアスが除去された画像の可視性は、ジャギーの規則正しい特質によって増加する。
【０００４】
エイリアスが除去された画素を利用するために、以下のシステム及びそれらの能力又は不能力性を考慮する。例えば、ゼロックス(Xerox) のドキュカラー(Docucolor) ４０は、エイリアスが除去された画素を付与するために高周波数アナログラインスクリーンを用いるが、それはいくつかの製品又はマークされたセグメントのための選択事項ではない。レンダリングモジュールにおいて従来のスクリーン（例えば、約130-150 ＣＰＩドットに等しい）が用いられる際、エイリアスが除去された画素はハーフトーンにされて印刷され、文字のエッジに沿って位置付けされる好ましくないハーフトーンドットをもたらす。例えば、Curry, et al. によって米国特許第５，１３８，３３９号及び米国特許第５，４８５，２８９号に述べられる超鮮鋭（ｈｙｐｅｒａｃｕｉｔｙ）プリント技術は、強化された線画において、同時にドットスクリーンハーフトーンをプリントすることが両立可能なエイリアスが除去された画素のレンダリングを提供することができる。しかしながら、これらの技術はエイリアスが除去された画素をエイリアスが除去された線画として識別するためにタグの使用を必要とする。本発明に関して述べられる好ましい実施形態において、両画像タイプを適切に処理するために、レンダリングのアーキテクチャは、バイナリテキスト／ラインをコントーン画像と区別する。本明細書に述べられるように、アルゴリズム又は方法はレンダリングモジュール又はレンダリングデバイスの他の構成装置において用いられ、ゼログラフィックプリントに好適な形態のグレーのエイリアスが除去された画素を生成することができる。
【０００５】
最終又は所望の出力解像度よりも高い解像度において画像を捕捉し、平均プロセスを用いてサブサンプリングすることにより画像の解像度を低下させることによって、エイリアスが除去された画像を生成することができる。
【０００６】
例えば、連続する階調画像をシミュレートするためにハーフトーニングプロセスを用いる多くのゼログラフィック又はインクジェットシステムなどのバイナリプリントシステムにおいて、これらのエイリアスが除去されたエッジの画素は、非常に高周波数のセル、理想的には最終的な出力画像の解像度を有するセルと共に、付与されるべきである。標準システムのハーフトーンドットが用いられる場合、アンチエイリアスされたエッジは、標準のハーフトーン周波数において鋸歯状又はぎざぎざであろう。このレンダリングはエイリアス除去を介して得られるあらゆる値を低下させるか、又は無効にしさえもする。エイリアスが除去された画像の全域にわたる非常に高い周波数のスクリーンの使用は、エイリアスが除去された画素を適切に付与するが、画像全体で階調曲線をとがらし、プリント品質の欠陥を引き起こしがちである。
【０００７】
【発明が解決しようとする課題】
そのため、本発明は、エイリアスが除去されたテキスト又はライン領域のレンダリング用に設計されたアーキテクチャ内に、エイリアスが除去されたレンダリングタグを生成するための論理ベースの方法に関し、また、それにより、画像の連続的な階調部分に適用される画素とは区別可能な方法で、エイリアスが除去された画素が付与されることを可能にする。
【０００８】
これまでに、若干の特許及び刊行物がエイリアシング除去に関連する情報を開示した。その関連部分が以下に簡潔に要約されるであろう。
【０００９】
１９９７年７月８日にMotamed et al.に対して発行された米国特許第５，６４６，７５１号は、画素のタグ付けを用いて色の変換操作の速度を向上させる方法を教示する。
【００１０】
"A Comparison of Antialiasing Techniques,"  IEEE CG&A, Vol. 1, No. 1, １９８１年１月、４０−４８ページにおいて、F. Crow はプレフィルターリングは計算処理上エイリアシング除去に有効な技術であることを教示する。
【００１１】
【課題を解決するための手段】
本発明に従って、ラスタ化された画像データ内のエイリアスが除去された画素の検知の方法が提供され、該方法が、スキャンラインバッファメモリに目標画素の位置のためのデータを含むデータの既定の数のスキャンラインを記憶するステップを含み、タグのバッファメモリに目標画素の位置のために前以て推定されたタグを少なくとも含む複数のバイナリエイリアシング除去タグを記憶するステップを含み、目標画素及び次の隣接画素の画素データ、及び目標画素の位置のために前以て推定されたタグの関数として、目標の画素の位置にエイリアスが除去されたタグを生成するステップを含む。
【００１２】
本発明の１つの態様は、特にテキスト及び線画領域のエイリアスが除去された画像のレンダリングにおける基本的な問題、すなわちエイリアスが除去された領域を識別し、次にそのエイリアスが除去された領域をレンダリングするために好適な技術を識別することに関し、その結果、許容可能なエッジの品質を得ることに関する。この態様は、更に、この問題を緩和する技術の発見に基づく。この技術は、画像タイプ（バイナリテキスト又はラインと、連続的な階調）を区別するメモリ有効画素タグ付けアーキテクチャを用い、与えられた画素がエイリアス除去されたか否かを判定する。以前のタグ付け方法は、エイリアシング除去によってグレーである細線を正確にタグ付けするために５本のスキャンラインのバッファを必要とした。本発明は、エイリアスが除去された細線及びエイリアスが除去された細いエッジを、バイナリタグのスキャンラインと共に画素のバッファリングの２本のスキャンラインのみを用いて検知する。この方法は、タグのスキャンラインを一時的に記憶するためのメモリを用いる。実質的に、タグの値は、第１に垂直方向のライン、エッジ、及び可能な水平方向のラインをタグ付けするため、第２にスキャンラインの進行後タグ付けを確認するために、画素を２回調査することによって生成される。
【００１３】
本発明は、好ましい実施形態に関連して記述されるが、記述される実施形態に発明を限定する意図はないことが理解されるであろう。逆に、添付される請求項によって定義されるような本発明の精神及び範囲内に含まれ得る全ての代替物、変更例、及び均等物を含むことが本発明の意図とされる。
【００１４】
本発明の一般的な理解のため、図が参照される。図では、同一のエレメントを称するために同様の参照番号が終始にわたって用いられている。本発明の説明では、以下の用語が記述において用いられた。
【００１５】
【発明の実施の形態】
用語、「データ」は本明細書において情報を示唆又は含む物理的な信号を表す。「画像」、即ち、物理的な光のパターンは、文字、単語、及びテキスト並びにグラフィックなどの他の特徴を含みうる。画像は「セグメント」に分けられ、その各々そのものが画像である。画像のセグメントは、画像全体までのあらゆる大きさ、及び画像全体を含む大きさであり得る。
【００１６】
画像における各位置は、「画素」と呼ばれてもよい。各画素の値は、画像の「バイナリ形態」のビットで、グレースケールの値は画像の「グレースケール形態」であるか、又は画像の「カラー座標形態」の１セットのカラースペースの座標であり、バイナリ形態、グレースケール形態、及びカラー座標形態は、それぞれが画像を定義する２次元アレイである。本明細書に連続的な階調処理として述べられるが、本発明は、各分離がグレースケール又は連続的な階調画像として効果的に処理されるカラー画像の処理にも同様に適用される。従って、本明細書における連続的な階調（コントーン）又はグレースケール画像の処理に関する参照は、カラー画像分解の処理を同様に含むことが意図される。操作は、画像の一部に関連するデータのアイテム上で動作する際に「画像処理」を行う。
【００１７】
第１の画像の「バージョン」は、第１の画像を定義するデータのアイテムを用いて作成される第２の画像である。第２の画像は、第１の画像と同一であるか、又は、解像度の損失によって、第１の画像を定義するデータを変化させることによって、又は修正されたバージョンをもたらす他のプロセスによって、修正され得る。
【００１８】
「画像入力デバイス」又は「画像入力ターミナル」は、画像を受像でき、画像のバージョンを定義するデータのアイテムを提供できるデバイスである。「スキャナ」は、ドキュメントを操作することによるなどの走査オペレーションによって画像を受像する画像入力デバイスである。
【００１９】
「画像出力デバイス」は、画像を定義するデータのアイテムを受けられ、出力として画像を提供又は付与することができるデバイスである。「ディスプレイ」とは、人間が目視可能な形態で出力画像を提供する画像出力デバイスである。
【００２０】
ここで、図２に移り、好ましいディジタル画像形成システムの実施形態が記述される。システム２０において、画像ソース３０は、画像処理システムに供給される画像データを生成するために用いられ、該画像処理システムは、当該技術においてデジタルフロントエンド（ＤＦＥ）４０として知られ、プリントエンジン５０によってレンダリング用のバイナリデータを作り出す。例えば、画像ソース３０は、スキャナ３２、コンピュータ３４、ネットワーク３６又は類似の又は同等のあらゆる画像入力ターミナルを含みうる。出力エンドプリンタエンジン５０はゼログラフィックエンジンであるのが好ましいが、エンジン５０はインクジェットなどのような同等の代替物を含みうる。本発明は、図２に記述される画像プロセッサ４０の態様に関する。特に、本発明の意図は、それによって入力画像のエイリアシングが除去された領域に沿って生成されたそれらの画素を識別及び処理することである。
【００２１】
エイリアス除去の１つの形態は、エッジに沿った空間解像度の欠如を補償するために、中間又はグレー強度の値を用いる。ジャギーの減少例に考慮されたい。白の背景上の水平に近い又は垂直に近い黒のエッジが１つのスキャンライン又は画素から次のスキャンライン又は次の画素へとはっきりしたぎざぎざを有するかわりに、遷移はグレーの中間のシェードによって緩和される。知覚されるストロークの幅及び位置は、エッジに沿ったグレー（エイリアスが除去された）の画素の付与を介してサブピクセルの精度にもコントロールされ得る。例えば、エイリアシング除去によって画素がグレーである場合、そのグレーの値は均一なグレーの領域の強度を示唆するよりもむしろ画素を通過するエッジを示唆する。従って、一般に、エッジに一致した方法で画素内のサブピクセルを構成するのが好ましいであろう。例えば、目標の画素がエイリアシング除去によってグレーであり、該画素がその右に白の隣接画素を、その左に黒の隣接画素を所有する場合、左側に黒及び右に白などの目標画素のためのサブピクセルを構成することが所望される。一方、グレーオブジェクトのサンプルであるため、画素がグレーの画素である場合、サブピクセルは、平滑化し、安定したグレーのトーンをもたらすハーフトーンのパターンを支持するように構成されるべきである。
【００２２】
ここで、図３を参照して、エイリアスが除去された画素及びグレーの画像の画素の両方の最適なレンダリングを可能にするレンダリングアーキテクチャが図示される。本発明は、軽減されたスキャンラインバッファの必要条件によって図に示されるようにアーキテクチャ内でエイリアスが除去されたタグ付け（ＡＡＴ）機能を実行するための低コストのシステムを提供する。システム４０のアーキテクチャは、連続的な階調（コントーン）／ディジタルデータを処理されたバイナリプリントデータに変換する方法を含む。
【００２３】
図３において、ページ分解などの初期の処理のために、コントーン／ディジタル画像データが、画像処理システム４０のディジタルフロントエンド（ＤＦＥ）部分１０２に提供される。特に、示唆されるように、ＤＦＥによるラスタ画像データ（１０２）出力が、次にエイリアスが除去されたタグ付け（ＡＡＴ）ブロック１０４に提供される。好ましい実施形態において、ＡＡＴブロックは、更に詳細が以下に述べられるように、エイリアスが除去されたと判定された画素をタグ付けし、タグが更に処理され得るマッピングブロック１０８にタグを出力し、マッピングブロック１０８における処理は、同等のタグに対するタグビットのマッピング及び／又はＤＦＥからパスされたタグとの組合せを含む。マップされたタグは、階調再現曲線（ＴＲＣ）ブロック１１０に出力され、ここで、画素値と共に用いられ、画素を修正する。次に、画素データ及び関連するタグが、一対の処理ブロック、即ち、ハーフトーニングブロック１１２及びエイリアスが除去されたレンダリングブロック１１４、にパスされる。並行する機能として示されるが、そこで実行される処理は、直列に動作する単一の処理ブロックを用いて達成され得る。タグは、処理を制御するために両ブロックに供給され、また、マルチプレクサー１１８において選択信号としても用いられる。更に重要なことに、本明細書において述べられるように、タグは複数ビットタグで、その中の様々なビットは、タグデータを受ける種々のサブプロセスによって用いられ得る（例えば、処理ブロックは一定のタグビットを用いるが、マルチプレクサーは他のタグビットを利用し得る）。
【００２４】
図に示されるように、実施形態は、更なる情報、例えば、画素タイプ（線画、テキスト、画像、ハーフトーン、エイリアスが除去された画素など）、を提供し得る入力タグ（タグ）も組み込む。この情報は、エイリアスが除去されたタグ付けブロック１０４によって作成されたタグと組み合わせられ、特定の画素上に更なる情報又は更に正確な情報及び特定の画素の付与の仕方を所有するレンダリングタグを付与する。１０８において実行される組合せ操作は、ルックアップテーブルによって達成され、生成されたタグは、次にエイリアスが除去されたレンダリングを指示するために用いられ得る。エイリアスが除去されたレンダリングブロック１１４及びハーフトーニングブロック１１２の出力は、共にマルチプレクサー１１８への入力として供給され、タグに応答した２つの入力のうちの１つの選択は、マルチプレクサー１１８から出力されるプロセスバイナリプリントデータを作成するために用いられる。
【００２５】
まず、エイリアスが除去されたタグ付け（ＡＡＴ）方法を再検討することが必要である。エイリアスが除去されたエッジ又は均一の領域を表すか否かに依存して、グレーの画素のレンダリングを種々に処理することが所望されるため、画素を分類することが必要である。ラスタ化が起こった際に画素をタグ付けする１つの方法は、つまり、単に構成された画素の値のタイプを記憶することである。しかしながら、このようなタグの保存／送信のコスト、エイリアシング除去されたタグを支持しない従来の（受け継いだ）アーキテクチャのため、又は第三者のエイリアシング除去の解決策がタグを提供しないための何れかのため、これは常に可能なわけではない。あらゆる場合、このようなタグが利用可能でない場合、画素のデータからの推論によってタグを構成することを試みることが可能である。グレーの画素の近隣の分析が行われ、分析が暗い領域と明るい領域とのはっきりした遷移（例えば、片側にほぼ飽和された（黒の）画素を、反対側に背景（白）の画素を有する場合）において生じる場合、この画素がエイリアスが除去されたエッジを表すと仮定することが妥当である。上部横列に沿って交差する画素は黒の画素を、中間の横列のハッシュされた画素はグレー（の画素）を、並びに下部の横列の空白の画素は白又は背景を表すこのような状況の一例が図４に示される。しかしながら、目標画素の隣接画素が全て目標画素の値と同様の値を有する場合、それは、真のグレー値であり、エイリアスが除去されたエッジではないと推定される（例えば、図５）。
【００２６】
従って、エイリアスが除去された画素を検知するために必要なことは、そのすぐ隣の画素、好ましくは目標の画素を囲む３×３のウィンドウ（Ｗ）内の隣接する８つの画素、のテンプレートマッチングのための検査である。このウィンドウを支持するために３本のスキャンラインをバッファする必要があるであろう。しかしながら、このアプローチは、例えば、図６及び７にそれぞれに図示される、均一なグレーの領域のエッジに対し、エイリアスが除去された２画素の幅にエイリアスが除去された細線が付与された場合を検知することができない。そのため、エイリアスが除去された細線を区別するために、更に大きな５×５のウィンドウ領域Ｗ’が必要とされるであろう。
【００２７】
５×５のウィンドウは、均一なグレー領域のエッジから（任意方向の）エイリアスが除去された細線を区別するために必要とされ、少なくともデータのスキャンライン５本のバッファリングを必要とする。５×５のウィンドウに基づく１つのアプローチは、より大きなＷ’ウィンドウを水平、垂直及び２つの斜めの方向に通過するカットに沿って色の遷移のパターンを見ることである。しかしながら、対象とされる目標の画素を（上部及び左へ）通過した画素のための画素値よりもむしろ遷移の比較結果のみを保存することによって、バッファメモリの量は、減少されることが可能で、それによって、上部の２本のスキャンラインを記憶する必要性を除去する。従って、画像データのスキャンライン３本及びバイナリ遷移値のスキャンライン２本を記憶させ、必要な分析を行うことができる。しかしながら、以下に述べられるように、メモリの必要条件を更に減少させることが可能である。
【００２８】
本発明の好ましい実施形態は、軽減された記憶の必要条件を有し、細線を含むエイリアスが除去された画素の検知の方法を提供する。該方法は、画素値のスキャンライン３本とバイナリエイリアシング除去タグのスキャンライン１本のみのバッファリングを必要とする。基本的な概念は、エイリアスが除去された可能性があるとして、図６及び７に図示されるあいまいな実例をタグ付けすることであるが、画素値及びタグを画像処理パイプラインの次の段階に直接送信する代わりに、次のスキャンラインが処理される間、タグは保持される。次のスキャンラインの結果は、次に、エイリアシング除去タグを確認するか、又はエイリアスが除去されていないタグ値に対する最初の割り合てを正すかの何れかのために用いられる。
【００２９】
図８は、推定及び確認のために、タグのバッファラインによって処理するプロセスを概略的に例示する。図８の画像セグメント２００において、第１の目標画素の位置（円によって示される）及び、一般的に第１の目標画素の位置付近に中心を置かれるウィンドウＷ内の第２の目標画素（三角形によって示される）が示される。示されるように、タグは第１の目標画素の位置のために生成されるであろう。好ましい実施形態において、システムは、ディジタルデータを記憶するため、及びリング又は先入れ先出しのような様式におけるアクセスのために好適なスキャンラインバッファなどのあらゆる従来のメモリバッファであり得るタグバッファ２０８を用いる。タグバッファのサイズは、少なくとも処理されるスキャンラインにおける画素の位置の数に等しいことが好ましい。バッファが記憶されるにおいて、タグは、少なくとも画素の位置の２本のスキャンラインの部分を推定する。好ましくは、スキャンラインバッファは、第１の目標画素の右に向かったライン２に沿った位置（２０４）のためのタグの推定値ｔi 及び第１の目標画素の左に向かったライン３に沿った位置（２０６）のタグの推定値によって充填される。第１の目標画素の右に向かってライン２における位置のタグの推定値は、ウィンドウ／タグ付け操作の前の経路からもたらされることも留意されるべきであろう。
【００３０】
次に、ウィンドウＷ内のタグの推定値及び画像データが抜き出され、矢印２１０で表されるように処理される。次に、第１の目標画素の位置において、エイリアスが除去されたタグ付け操作は、周囲の画素値（ｘ1 ，ｘ2 ，ｘ3 ，．．．，ｘn ）及び第１の目標画素の位置（ｔ3 ）に対応するタグの推定値を、ライン２上の第１の目標画素の最終的なタグ値Ｔ、及びライン３上に第２の目標画素の新しいタグの推定値を生成する論理関数Ｆに対する入力として用いる。続いて、第２の目標画素の目標の推定値がリングバッファに記憶されるため、第１の目標画素のためのタグを生成するようにウィンドウが最終的に移動される際に第２の目標画素用の目標の推定値が利用可能であろう。
【００３１】
本発明の実施形態の操作、及び推定されたタグを記憶するためにリングのようなバッファが用いられることができる方法を全般的に特徴づけたが、留意点は、世代及びタグの推定値の利用についての説明に移行される。エイリアスが除去された画素を検知するために、タグのスキャンラインの価値と共に、画素値の５つの画素のウィンドウによって３本のスキャンラインがどのように用いられるかに考慮されたい。一般的に、目標ウィンドウの中央の画素が検査され、その位置のためのタグがセットされるであろうが、次の走査の処理中にその値が更新されるまで、結果はその画像経路を進められないであろう。まず、タグの値の最初の設定に考慮されたい。これを行う１つの方法は、画素がグレーであるか又はグレーでないか（例えば、ほぼ飽和状態か又はほぼ背景かすなわち黒又は白）を示唆するバイナリ値に３×５のウィンドウの値を変換することである。これらのビット値（又は図９〜１０および１１〜１２に図示されるようなそれらのいくつかのサブセット）は、所望のタグの値を与えるテーブルに対するインデックスとして用いられ得る。つまり、コントーンデータは、まず２値化され（例えば、閾値処理され）、目標画素の位置（又はそのサブセット）を囲むウィンドウ化された画素から生成されたビットベクトルが、記憶される出力タグの値のテーブルにルックアップテーブル値として用いられる。
【００３２】
代替的に、ビットはタグの値を作成する論理関数によって検査され得る。好ましい実施形態において、論理関数は、ダウンロード可能なルックアップテーブルとして符号化され、これは更に一般的で、画像処理装置に容易に組み込まれるか、又は更新されるための論理の更なる改良を可能とする。
【００３３】
本発明の範囲を限定するためでなく、例示のため、このようなタグ付け論理の一例が、以下に特徴付けられる。グレー／ノングレーテストにおける３×５の領域のためのビットの値は、下記に図示されるように表示／決定されると仮定されたい。
【００３４】
【表１】
0004087528.tif 000002
ここで、「ｂ」は、特定された位置における画素のバイナリ値を示唆するプレフィックスである。前述のように、第１のステップは、ビットｂ２１を有する位置に対応する新しいタグの値を決定することである。これは、処理の第１の段階である。ｂ２１がノングレーである場合、新たな推定されるタグは第１の経路上で「エイリアスが除去されていない」とセットされる。ｂ２１がノングレーでない場合、垂直方向は以下のテストによって点検される。
ｂ２０がノングレーである場合、ｂ２１の新たな（推定された）タグは「エイリアスが除去された」とセットされる。ｂ２０がノングレーでない場合は、
ｂ２２はノングレーで、前の走査からのこの画素位置の残存タグ（ｂ２０用のタグ）が「エイリアスが除去された」にセットされる場合、
ｂ２１のための新しいタグが「エイリアスが除去された」にセットされる（これは、エイリアスが除去された２画素の幅の水平なラインである）。
【００３５】
上記のテストでなければ、以下のテストによって斜めの方向におけるエッジのための点検をすることが好ましい。
ｂ１０及びｂ３２が共にノングレーである場合又はｂ３０及びｂ１２が共にノングレーである場合、新たに推定されたタグは「エイリアスが除去された」とセットされる。
そうでなければ、新しいタグは「エイリアスが除去されていない」とセットされるべきである。
【００３６】
前の走査で計算されたこの位置の残存タグが更新され、画像経路に送られるまで、この新たなタグの値は、タグ値のバッファにおいて残存タグに取って代わるべきでない。残存タグは、ビット値ｂ２０を有する画素に対応する。残存タグの更新は、この画素の最終的なタグを生成し、これは処理の第２の段階で、２つのパートを含む。第２の段階の最初のパートのために、前の走査上に２つのノングレーの画素が垂直方向に位置合わせされているのが見出された場合、水平な細線があるという推測のもと、その残存タグがエイリアスが除去されたとセットされたことが想起されたい。ここで、その推測が点検されなくてはならない。
【００３７】
ｂ２１がノングレーである場合（又は斜線が点検され、ｂ１１又はｂ３１がノングレーである場合）、タグの値はエッジのインジケータとして残され得る。ｂ２２がノングレーである場合、タグは水平方向のラインのインジケータとして残り得る。そうでなければ、水平方向の線又は斜線に関する限り、タグは「エイリアスが除去されていない」にセットされると考えられるべきであるが、尚も可能な垂直のエッジ又はラインのために点検されるべきである。第２段階の処理の第２のパートにおいて、ビットの値の横列を検査することによってエイリアスが除去された垂直方向のライン及びエッジを点検することが可能である。水平方向のライン又はエッジの実情を確認するために、残存タグが「エイリアスが除去された」にセットされる場合及びｂ２０又はｂ２１の何れかがノングレーである場合、残存タグは「エイリアスが除去された」にセットされたまま残されることができ、そうでない場合、残存タグは「エイリアスが除去されていない」に変更されるべきである。
【００３８】
垂直方向のエッジを点検するため、上部横列の画素を考察されたい。ｂ２０がグレーである場合、残存タグは「エイリアスが除去された」にセットされ、以下の３つの実例のうちの何れか１つが事実であるとされる。
ａ）ｂ１０及びｂ３０がノングレーである
ｂ）ｂ１０及びｂ４０はノングレーで、それらの対応する画素が同じ値を有する
ｃ）ｂ００及びｂ３０はノングレーで、それらの対応する画素が同じ値を有する
【００３９】
この第２の段階の論理を実行するためにテーブルルックアップが用いられる場合、テーブルのインデックスは、残存タグの値、並びにビットｂ２２、ｂ２１、ｂ２０、ｂ１０及びｂ３０を用いて形成されるであろうことに留意されたい。しかしながら、ｂ００及びｂ４０のグレー／ノングレーテストの結果を含むかわりに、対応する画素値ｐ００及びｐ３０の等価（「ｐ」のプレフィックスは、画素値を示す）、及びｐ１０及びｐ４０の画素値の等価のためのテストの結果を含むことが可能である。これらの等価の点検は、２画素の幅のエイリアスが除去された実例が、均一な背景上の非常に細いラインで、かすれるか又はにじんだエッジではないことを確実にする。残念ながら、画素データの３本のスキャンラインのみでは、ほぼ水平方向のラインに同様のテストを行うには情報が不十分である。このプロセスは、処理の入力と出力との強力な同期を想定するため、タグの１本のスキャンラインの価値のみが記憶される必要があることに留意されたい。新しいタグは、それらが処理される際に残存タグに取って代わる。この想定では、画素のデータに必要な実際の記憶を、ウィンドウＷの領域のために小さなオーバーラップバッファリング２６０と２本のスキャンライン（２５０及び２５２）のみに減少させることも可能である。このバッファリングは、全般的に図１３に示される。矢印は、ウィンドウが走査の全域にわたって移動する際に、データのバッファへの入力（２７０）、バッファからの出力（２７２）及びバッファ間の移動（２７４）を示唆する。
【００４０】
前述のテストが完了すると、残存タグ及び対応する画素の値（ｂ２０で表される位置において）は、前に図２及び３に示された画像経路を通って送られ、新たなタグ値がタグバッファ２０８における残存タグの値に取って代わる。
【００４１】
総括して、本発明は、軽減されたバッファリングメモリを用いてエイリアスが除去された画素を検知するために画像を効率的に処理する方法である。該方法は、スキャンラインバッファメモリに、目標画素の位置のデータを含むデータの既定数のスキャンラインを記憶し、及びタグのバッファメモリに、目標の画素の位置の前に前もって推定されたタグを少なくとも含む複数のバイナリエイリアシング除去タグを記憶する。次に、記憶された画素のデータと前もって推定されたタグを用いて、目標画素の位置のためのエイリアシング除去タグが生成される。
【００４２】
従って、本発明に従って、画像内のエイリアスが除去された画素をタグ付けし、エイリアスが除去された画像のプリントを可能にするメモリ有効方法及び装置が提供されることは明白である。本発明は、その好ましい実施形態と共に述べられたが、多くの代替物、変更例、及びバリエーションが、当業者には明白であることが確実である。従って、添付の請求項の精神及び全範囲に含まれる全ての代替物、変更例及びバリエーションを包含することが意図される。
【図面の簡単な説明】
【図１】ディジタル化されたドキュメント画像において可能なエイリアシングの影響を示す平面図である。
【図２】本発明の１つ又はそれ以上の態様に好適なシステムレベルの実施形態を全般的に示すブロック図である。
【図３】本発明の１つの実施形態の汎用データフローの図である。
【図４】画素レベル上の画像の一部の例示図である。
【図５】画素レベル上の画像の一部の例示図である。
【図６】画素レベル上の画像の一部の例示図である。
【図７】画素レベル上の画像の一部の例示図である。
【図８】本発明に従った推定及び確認のためにタグのバッファラインによってエイリアスが除去された画素を識別する方法の略図である。
【図９】バイナリ（黒／白）フォーマットにおいて表される画像の一部の例示図である。
【図１０】バイナリ（黒／白）フォーマットにおいて表される画像の一部の例示図である。
【図１１】バイナリ（黒／白）フォーマットにおいて表される画像の一部の例示図である。
【図１２】バイナリ（黒／白）フォーマットにおいて表される画像の一部の例示図である。
【図１３】本発明の実施形態において用いられるバッファリング機構の略図である。
【符号の説明】
４０  画像処理システム
１０２  ディジタルフロントエンド
１０４  エイリアスが除去されたタグ付けブロック
１０８  マッピングブロック
１１０  階調再現曲線（ＴＲＣ）ブロック
１１２  ハーフトーニングブロック
１１４  エイリアスが除去されたレンダリングブロック
１１８  マルチプレクサー
【図１】
0004087528.tif 000003
【図２】
0004087528.tif 000004
【図３】
0004087528.tif 000005
【図４】
0004087528.tif 000006
【図５】
0004087528.tif 000007
【図６】
0004087528.tif 000008
【図７】
0004087528.tif 000009
【図８】
0004087528.tif 000010
【図９】
0004087528.tif 000011
【図１０】
0004087528.tif 000012
【図１１】
0004087528.tif 000013
【図１２】
0004087528.tif 000014
【図１３】
0004087528.tif 000015