(57)【特許請求の範囲】
【請求項１】
複数のインナーリードとそれぞれが前記複数のインナーリードの各々と繋がった複数のアウターリードとを有するリード部及び前記リード部と同一板厚を有するダイパッドを備えるフレーム部と、
前記ダイパッドの一部上に搭載されたパワー半導体素子と、
前記フレーム部の支持部に該当する、前記複数のインナーリードの内の少なくとも２つの支持用インナーリードの上面上のみに又は下面上のみに接合されて支持された基板と、
前記基板の少なくとも一方の主面上に形成された前記パワー半導体素子の制御回路のパターンと、
前記制御回路用パターン上に搭載された、前記パワー半導体素子を制御するための半導体素子と、
前記制御回路用パターン上に搭載された、前記半導体素子と共に前記制御回路を構成する全ての電子部品と、
前記複数のインナーリード、前記ダイパッド、前記パワー半導体素子、前記基板、前記半導体素子及び前記全ての電子部品を封止する封止樹脂とを備えており、
前記基板は前記少なくとも２つの支持用インナーリードと同数のスルーホール部を備えており、
前記スルーホール部の各々毎に、当該スルーホール部の壁面上と当該スルーホール部の周辺の前記一方及び他方の主面上とには導通用パターンが形成されており、
前記導通用パターンの前記他方の主面側部分は導電性の接合層を介して前記少なくとも２つの支持用インナーリードの内の対応する支持用インナーリードと接合されていることを特徴とする、
樹脂封止形電力用半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、樹脂封止したパワー半導体装置の構造に関するものである。
【０００２】
【従来の技術】
図１０は、第１従来技術に係る樹脂封止形電力用半導体装置を最終製品に取り付けた際の状態を示す縦断面図である。図１０において、１Ｐはパワー半導体素子、２ＡＰ及び２ＢＰは電極をなすフレームのリード部、３Ｐはパワー半導体素子１Ｐとフレームのダイパッド１９Ｐの上面とを接合するろう材、４Ｐは各電極２ＡＰ，２ＢＰと各パワー半導体素子１Ｐ間又はパワー半導体素子１Ｐ間を接続するアルミニウムワイヤ等の金属細線であり、５Ｐは封止樹脂である。
【０００３】
ここで、パワー半導体素子１Ｐの直下への熱拡散を効率良く実現するために、フレームのリード部２ＡＰ，２ＢＰ及びダイパッド１９Ｐの板厚を同一にし且つ極力厚く設定している。
【０００４】
更に、電極をなすリード部２ＡＰ，２ＢＰのアウターリードは、封止樹脂５Ｐの外部において実装可能となる様な形状にフォーミングされた上で、上記アウターリードの所定部分に半田めっき等の表面処理が成されている。
【０００５】
以上の構造を有する樹脂封止形電力用半導体装置が出荷されると、客先側においては、図１０に示す様に、本半導体装置を制御するための制御回路を構成した基板６Ｐを本半導体装置のリード部２ＡＰ，２ＢＰのめっき処理部に半田７Ｐで接合することで、本半導体装置を客先装置内に組み込んでいる。ここで、上記制御回路は、パワー半導体素子１Ｐを制御するためのマイクロコンピュータ用等の半導体素子（ＩＣ）９Ｐと、抵抗やキャパシタ等の電子部品１２Ｐとから成る。
【０００６】
又、図１１は、第２従来技術に係る樹脂封止形電力用半導体装置を示す縦断面図である。図１１の装置が既述した図１０の装置と相違する点は、図１１の本装置自身が図１０で示すマイクロコンピュータ等の半導体素子（ＩＣ）９Ｐを内包している点にあり、同素子９Ｐはリードフレーム２ＢＰのインナーリード上に搭載されている。そして、本装置を客先が用いるときにおいても、客先側において、図１０に示す様に、制御回路用の電子部品１２Ｐの全てを搭載した制御基板６Ｐを図１１の本装置のアウターリード先端と半田付けにより接合する必要がある。
【０００７】
【発明が解決しようとする課題】
（１）  既述した第１及び第２従来技術に係る何れの半導体装置においても、パワー半導体素子１Ｐからパワー半導体素子１Ｐを制御するために制御基板６Ｐ上に設けられた電子部品１２Ｐまでの経路が長く、そのためにノイズ耐量が低下するという問題点がある。
【０００８】
（２）  又、第１及び第２従来技術においては、パワー半導体素子１Ｐの発熱に対する熱拡散を効率良く実行するために、既述した様に、リード部とダイパッドとの板厚を同一にすると共に、出来る限りそれらの板厚を厚く設定している。ところで、上記問題点（１）を解決するためには、パワー半導体素子１Ｐの制御回路を成す多くの電子部品１２Ｐの全てを、本制御回路中の半導体素子（ＩＣ）９Ｐと共に、リード部のインナーリード上に搭載することが望ましい。しかし、この様に制御回路の構成部品の全てを封止樹脂内に包含させようとするときには、インナーリードのパターンは極微細なものとならざるを得ず、このため隣り合うインナーリード間のピッチが極めて狭くなる結果、上述の通り板厚が出来る限り厚く設定されているインナーリードに対して、その様な極微細パターンをプレス加工やエッチング等の方法で以て形成することは極めて困難であるという問題点に直面する。そして、本半導体装置が高機能化する程に、その様な高機能化を担う制御回路を構成する電子部品の数が増々多くなり、制御回路の規模が増々大きくなるので、インナーリードのパターンはより一層極微細化せざるを得ないこととなり、上記問題点はより一層深刻化なものとなる。
【０００９】
この発明は上記のような問題点を解決するためになされたものであり、パワー半導体素子が発する熱の拡散のレベルを従来技術と同レベルに保ちつつ、高いノイズ耐量を有し、高機能化にも容易に対応できる樹脂封止形電力用半導体装置を得ることを目的とする。
【００１０】
【課題を解決するための手段】
本発明の主題は、樹脂封止形電力用半導体装置において、複数のインナーリードとそれぞれが前記複数のインナーリードの各々と繋がった複数のアウターリードとを有するリード部及び前記リード部と同一板厚を有するダイパッドを備えるフレーム部と、前記ダイパッドの一部上に搭載されたパワー半導体素子と、前記フレーム部の支持部に該当する、前記複数のインナーリードの内の少なくとも２つの支持用インナーリードの上面上のみ又は下面上のみに接合されて支持された基板と、前記基板の少なくとも一方の主面上に形成された前記パワー半導体素子の制御回路のパターンと、前記制御回路用パターン上に搭載された、前記パワー半導体素子を制御するための半導体素子と、前記制御回路用パターン上に搭載された、前記半導体素子と共に前記制御回路を構成する全ての電子部品と、前記複数のインナーリード、前記ダイパッド、前記パワー半導体素子、前記基板、前記半導体素子及び前記全ての電子部品を封止する封止樹脂とを備えており、前記基板は前記少なくとも２つの支持用インナーリードと同数のスルーホール部を備えており、前記スルーホール部の各々毎に、当該スルーホール部の壁面上と当該スルーホール部の周辺の前記一方及び他方の主面上とには導通用パターンが形成されており、前記導通用パターンの前記他方の主面側部分は導電性の接合層を介して前記少なくとも２つの支持用インナーリードの内の対応する支持用インナーリードと接合されていることを特徴とする。
【００１６】
【発明の実施の形態】
（実施の形態１）
本実施の形態では、後述する様に定義された厚膜基板の一方の主面上にパワー半導体素子の制御回路用パターンを設け、且つ、同パターン上に同制御回路を構成する全ての部品（パワー半導体素子制御用ＩＣとその他の電子部品）を搭載すると共に、厚膜基板の一方の主面に対向する他方の主面をフレーム部の支持部に接合層を介して接合している。そして、制御回路を構成する全ての部品が搭載された上記厚膜基板と、フレーム部の支持部と、フレーム部のダイパッド上に搭載されたパワー半導体素子と、各部を繋ぐ金属細線（Ａｌワイヤ等）とを、封止樹脂で以て封止している。尚、フレーム部の各部の板厚は同一とされ、且つ、出来る限り厚く設定されている。そして、本実施の形態では、上記支持部は、複数のインナーリードの内の少なくとも２つのインナーリード（これらを支持用インナーリードと称す）によって構成されている。以下、図面を参照しつつ、本実施の形態を詳述する。
【００１７】
図１は、本実施の形態に係る樹脂封止形電力用半導体装置の内部構造を示す縦断面図である。又、図２は、図１に示す本半導体装置の中核部を模式的に示す斜視図である。両図１，２において、本装置でも、パワー半導体素子１の発熱を有効に放散ないしは拡散させるために、図１０の従来技術と同様に、共にフレーム部を構成するリード部２（２Ａ，２Ｂ）（同部２は、インナーリード２Ａ１，２Ｂ１とインナーリードに繋がったアウターリード２Ａ２，２Ｂ２とより成る）及びダイパッド１９の両板厚は同一に設定され、且つ、出来る限り厚く設定されている（例えば、板厚は０．７ｍｍないし０．８ｍｍの範囲内の値）。尚、ここでは、フレーム部のリード部２の内で、フレーム部のダイパッド１９と繋がったリード部を第２リード部２Ｂとも称し、第２リード部２Ｂ中の各インナーリードと各アウターリードとをそれぞれ第２インナーリード２Ｂ１と第２アウターリード２Ｂ２とも称す。その様な称呼との関係で、ダイパッド１９とは繋がっておらず且つダイパッド１９の上方に位置する他方のリード部（複数のインナーリードと複数のアウターリードとの集合体に相当）を第１リード部２Ａと称し、第１リード部２Ａ中の各インナーリードと各アウターリードとをそれぞれ第１インナーリード２Ａ１と第１アウターリード２Ａ２として称す。
【００１８】
ＩＧＢＴや縦型パワーＭＯＳＦＥＴ等に代表されるパワー半導体素子１は、ダイパッド１９の上面の一部上に、ろう材３を以てろう付けされている。そして、各パワー半導体素子１の電極同士はＡｌワイヤ等の金属細線で互いに接続されていると共に、パワー半導体素子１の一つの電極は、金属細線４によって、当該パワー半導体素子１が搭載されている第２インナーリード２Ｂ１とは別の（例えば隣接する）第２インナーリード（第２電極に相当）２Ｂ１に接続されている。
【００１９】
他方、厚膜基板８は、例えばろう材又は接着剤又は接着テープ等より成る接合層２０によって、複数の第１インナーリード２Ａ１中で「フレーム部の支持部」を成す複数本のインナーリード（これらを支持用インナーリードと呼ぶ）２ＡＳの上面上に接合されている。ここで、厚膜基板８とは、厚膜パターンを少なくともその一方の主面上に形成可能なセラミック基板（例えば、アルミナ基板やＡｌＮ基板）を言うものとする。そして、厚膜基板８の一方の主面ないしは上面上には、パワー半導体素子１の制御回路を構成するのに必要な全てのパターン１０が厚膜によって形成されており、その厚膜パターン１０の一部上には、パワー半導体素子１を制御するためのマイクロコンピュータ等を成す半導体素子（ＩＣ）９が半田等を介して搭載されており、且つ、パターン１０の他部上には、上記制御回路を構成する全ての電子部品（抵抗やキャパシタ等）１２が半田等を介して搭載されている。そして、半導体素子９の電極と厚膜基板８のボンディングパッド１８とは、電気的に金属細線１１によって互いに接続されていると共に、同素子９と電子部品１２の両電極もまた、金属細線１１によって電気的に互いに接続されている。更に、第１電極をなす各支持用インナーリード２ＡＳの上面と厚膜基板８上の厚膜パターン１０ないしはボンディングパッド１８とは金属細線１３で互いに接続されていると共に、パワー半導体素子１の電極と厚膜基板８のパターン１０ないしはボンディングパッド１８もまた、金属細線１３によって電気的に互いに接続されている。又、厚膜基板８のボンディングパッド１８とダイパッド１９の上面の任意の位置とは、一端が直接にダイパッド１９の上面上にボンディングされた金属細線１３Ａ（１３）によって、電気的に互いに接続されている。そして、支持用インナーリード２ＡＳを含む全ての第１インナーリード２Ａ１と、全ての第２インナーリード２Ｂ１と、半導体素子９と全ての電子部品１２とが搭載された厚膜基板８と、パワー半導体素子１と、ダイパッド１９と、各金属細線４，１１，１３とは、全て封止樹脂５で封止されており、封止樹脂５より外部に突出した複数の第１及び第２アウターリード２Ａ２，２Ｂ２の各々は、例えば断面形状が略Ｌ字状となる様に、適切な形状にフォーミングされていると共に、その先端部には半田めっき等の表面処理が施されている。
【００２０】
尚、図２では、５本の支持用インナーリード２ＡＳによって厚膜基板８が支持されている一例を示しているが、支持用インナーリード２ＡＳには、少なくとも２本のインナーリード２Ａ１が用いられれば良い。例えば、隣り合う２本のインナーリード２Ａ１を支持用インナーリード２ＡＳとして用いても良く、又は、それらの間に長さが比較的短い数本の中間インナーリード２Ａ１を挟んで、長さが比較的長い両側のインナーリード２Ａ１を支持用インナーリード２ＡＳとして用いても良い。
【００２１】
本装置によれば、次の利点が得られる。即ち、▲１▼従来技術が有していた利点である、パワー半導体素子の発熱の効率良い放散効果をなお維持しつつ、▲２▼既述した第１及び第２従来技術に比べて、パワー半導体素子１と同素子１を制御する半導体素子（ＩＣ）９及び全ての電子部品１２までの経路長を格段に短くすることができるため、ノイズ耐量を飛躍的に向上させることができる。しかも、▲３▼厚膜パターン１０に対してはより微細なパターンを形成することが可能であって、この様な厚膜基板８のパターン１０上にパワー半導体素子１の制御回路を構成する全ての電子部品１２が搭載されている。従って、厚膜基板８を利用することで、封止樹脂５内での実装密度を飛躍的に高めることが容易となり、制御回路が有している本半導体装置の機能を全て封止樹脂５内で実現することが可能となる。その結果、客先側では本半導体装置の制御基板６Ｐ（図１０）を設ける必要性が一切なくなるので、客先装置の小型化を図ることが可能となる。
【００２２】
（実施の形態１の変形例）
（１）  実施の形態１では、図２に示す様に、支持用インナーリード２ＡＳの上面上に接合層２０を介して厚膜基板８を搭載しているが、これに代えて、図３の縦断面図に例示する様に、支持用インナーリード２ＡＳの下面ないしは底面上に、半導体素子９及び全ての電子部品１２を搭載した厚膜基板８を接合層２０を介して接合する様にしても良い。これによっても、同様の効果が得られることは言うまでもない。
【００２３】
（２）  図１で示した構造を有する厚膜基板８の「支持部」としては、実施の形態１における支持用インナーリード２ＡＳに代えて、パワー半導体素子１が搭載されていないダイパッド１９の他部を用いることもできる。この様な一例を図４に示す。同図４に模式的に示す通り、本変形例では、全ての第１インナーリード２Ａ１は、単に外部側装置ないしは客先側装置と電気的に接続されるべき第１電極としてのみ機能する。
【００２４】
（３）  半導体素子９及び全ての電子部品１２を搭載する制御回路用の基板としては、実施の形態１の図１及び図２で示した厚膜基板８に代えて、その一方の主面（片面）上にのみ制御回路用パターンが形成されたガラスエポキシ基板を用いても良い。この様な一例の中核部分を、図５の斜視図に模式的に示す。同図５に示す様に、ガラスエポキシ基板１４Ａの他方の主面ないしは底面は、複数の支持用インナーリード２ＡＳの各々の上面と接着剤や接着テープ等の接合層２０を介して接合されており、同基板１４Ａの一方の主面ないしは表面上には全ての制御回路用パターン１０Ａ（ボンディングパッドを含む）が銅箔等によって形成されていると共に、同パターン１０Ａ上に半導体素子（ＩＣ）９や全電子部品１２が搭載されている。
【００２５】
尚、本変形例（３）及び後述する変形例（４）に、上述の変形例（１）又は（２）を適用することも可能である。
【００２６】
（４）  本変形例は上記変形例（３）の改良に係わるものであり、その一例を図６の縦断面図に模式的に示す。尚、図６では、図示の便宜上、全ての電子部品１２の図示化を省略している。
【００２７】
本変形例の目的は、ガラスエポキシ基板１４Ａのボンディングパッドを成す各パターン部分とそれに対応する支持用インナーリード２ＡＳとの間の電気的接続を、金属細線によるワイヤボンディングに代えて、同基板１４Ａ内に形成したスルーホール部内に設けたパターンによって実現する点にある。そのために、ガラスエポキシ基板１４Ａは、同基板１４Ａを支持する支持用インナーリード２ＡＳの数と同数個の、同基板１４Ａを貫くスルーホール部１６を有している。そして、各スルーホール部１６毎に、当該スルーホール部１６の壁面上と、当該スルーホール部１６の周辺部に該当する本基板１４の一方の主面（上面）の一部上及び他方の主面（裏面）の一部上とに、導通用パターン１５ｃが形成されている。このパターン１５ｃの上面側部分は、図６に例示する様に、本基板１４Ａ上の半導体素子９又は電子部品１２（図示せず）の一部と金属細線で以てボンディングされている。又、同パターン１５ｃの上面側部分は、本基板１４Ａが有する制御回路パターンの延長部分と電気的に繋がっていても良い。即ち、同パターン１５ｃの上面側部分は、少なくとも金属細線で対応する半導体素子９又は対応する電子部品の電極と電気的に接続されている。そして、各導通用パターン１５ｃの裏面側部分ないしは他方の主面側部分は、当該パターン１５ｃないしは当該スルーホール部１６に対応する支持用インナーリード２ＡＳの上面部分と、ろう材等の導電性の接合層１７を介して接合されている。即ち、接合層１７は、各支持用インナーリード２ＡＳと同リード２ＡＳと接するガラスエポキシ基板１４Ａの裏面部分とを互いに接合する役目を担うと共に、同基板１４Ａ上の制御回路パターン１０Ａと、外部側装置と接続されるべき第１電極をなす各支持用インナーリード２ＡＳとを互いに導通させる役割をも担っている。
【００２８】
本変形例によれば、各スルーホール部１６を、基板１４Ａ中の、当該スルーホール部１６に対応する支持用インナーリード２ＡＳと接合される部分内の任意の位置に設けることができ、基板１４Ａの端側ないしはコーナー側に支持用インナーリード２ＡＳと導通すべきパッドないしはパターンを設けなければならないという制約は一切なくなる。この点で、本変形例は、制御回路パターン１０Ａと支持用インナーリード２ＡＳとを金属細線１３で互いに接続している図５に示す変形例（３）よりも有利であり、本変形例においては、金属細線１３が基板１４Ａのコーナー部分と接触して損傷を受けて断線するという様な不具合の発生は一切生じ得なくなる。
【００２９】
以上の通り、本変形によれば、スルーホール部１６を介して、電極たる各第１インナーリード２Ａ１と基板１４Ａ上のパターン１０Ａとを互いに電気的に接続しているため、基板と上記電極とを接続するための金属細線を配する必要が全くなくなり、金属細線をボンディングするパッドも設ける必要がなくなる。ところで、基板上のパターン１０Ａと電極を成すリード部２とを金属細線によって接続した上で両部１０Ａ，２を封止する場合においては、その際に金属細線が基板に接触したりする等の不具合が発生しない様にするために、金属細線の形状を短いループ形状に設定した上で両部２，１０Ａをワイヤボンディングで接続する必要があり、且つ、そのためのボンディングパッドを基板周辺に配置する必要があり、このため基板上でパターンの引き回しをする必要が生じる。しかし、本変形例の様にスルーホール部１６を用いる場合には、同スルーホール部１６を基板１４Ａ内の任意の位置に配置することが可能であり、基板上でパターンの引き回しをする必要性がない。しかも、第１インナーリード２Ａ１とボンディングされるべきボンディングパッドの配置が一切不要となり、よりフレキシブルな回路レイアウトを実現することが可能となる。
【００３０】
尚、セラミック基板にスルーホール部を形成可能なケースでは、ガラスエポキシ基板１４Ａに代えて、セラミック基板上に厚膜パターンを設けた厚膜基板を本変形例においても用いても良い。
【００３１】
（実施の形態２）
本実施の形態に係る樹脂封止形電力用半導体装置の要部の斜視図を図７に模式的に示す。更に、図７中、断線I-II及びIII−IVに関する各断面図を、それぞれ図８及び図９に示す。但し、図示の便宜上、両断面図８，９中には、スルーホール部１６の断面図形を表示している。
【００３２】
本実施の形態は、基板として、実施の形態１の厚膜基板８に代えて、両面実装されたガラスエポキシ基板１４を用いている点に、特徴を有する。即ち、ガラスエポキシ基板１４の一方の主面（上面）上及び他方の主面（上面と対向する下面）上にそれぞれ形成された第１及び第２制御回路用パターン１５ａ，１５ｂ（両者を総称して制御回路用パターンと呼ぶ）に、制御回路を構成する全ての電子部品１２及び半導体素子（ＩＣ）９が、半田等などを介して実装されている。特に、本例では、上記素子９と電子部品１２の一部とは第１制御回路用パターン１５ａ上に半田等を介して接続され、残りの電子部品１２は第２制御回路用パターン１５ｂ上に半田等を介して搭載されている。そして、表裏パターン１５ａ，１５ｂは、本基板１４内の任意の位置に設けられたスルーホール部１６を介して、電気的に互いに接続されている。
【００３３】
加えて、このガラスエポキシ基板１４の短手方向における互いに対向し合う第１及び第２端部の裏面は、それぞれ複数のインナーリード２Ａ１中の第１及び第２支持用インナーリード２ＡＳ１，２ＡＳ２の上面部にのみ、接着剤等の接合層２０によって接合されている。そして、上記第１及び第２支持用インナーリード２ＡＳ１，２ＡＳ２間に存在する少なくとも１つのインナーリード（これらを中間インナーリードと称す）２ＡＭの長さは、第１及び第２支持用インナーリード２ＡＳ１，２ＡＳ２の長さよりも短く、しかも、上記第１及び第２端部に直交する、長手方向における互いに対向し合った本基板１４の第３及び第４端部は、いずれも上記中間インナーリード２ＡＭの上面部によって支持されてはいない。この様な状態で、各部１，１９，２Ａ１，２Ｂ１，９，１２，１４，１５ａ，１５ｂ，１６は、封止樹脂５によって封止されている。
【００３４】
本実施の形態によれば、ガラスエポキシ基板１４の両端部（第１及び第２端部）のみをそれぞれ第１及び第２支持用インナーリード２ＡＳ１，２ＡＳ２で保持した構造としているので、同基板１４の中央部において両面実装化が可能となる。この様に両面実装化を実現可能としたことで、基板の実装面積を２倍にすることができ、その分、基板及び本半導体装置の小型化が可能となる。そして、小型化により配線長を短くすることができるので、ノイズ耐量を従来技術と比較して格段に向上させることができる。
【００３５】
なお、厚膜基板に対してスルーホール部を形成できるときには、実施の形態２で述べた特徴的構造を厚膜基板を基板として用いる場合にも適用可能となる。
【００３６】
又、本実施の形態においても、既述した実施の形態１の変形例（１）と同様に、ガラスエポキシ基板１４の両端を電極上ではなくて電極下に配置する、即ち、上述した第１及び第２支持用インナーリード２ＡＳ１，２ＡＳ２の下面部上に配置することができ、このときも同様の効果を得ることができる。
【００３７】
【発明の効果】
請求項１に係る発明によれば、（１）従来技術と同様に、パワー半導体素子が発する熱をダイパッドを介して効率良く放散させることができると共に、（２）制御回路を構成する半導体素子と電子部品の全てとを封止樹脂内に配設することができ、パワー半導体素子と制御回路間の経路長が格段に短くなる結果、ノイズ耐量を従来技術の場合よりも飛躍的に向上させることができ、且つ、（３）全ての制御回路用電子部品を封止樹脂内の基板上に設けていることから、インナーリードの微細パターン化という問題点を生じさせることなく、半導体装置の高機能化に対応して生ずる制御回路用パターンの微細化を封止樹脂内で容易に実現することができる。即ち、パワー半導体素子が発する熱の放散性を良好に維持しつつ、パワー半導体素子の制御回路部のファインパターン化を実現することができ、且つ、制御回路の多機能化にコンパクトに対応することができる。
【００３９】
更に、請求項１の発明によれば、スルーホール部に設けた導通パターンを利用してインナーリードと制御回路用パターンとの電気的接続を容易に実現することができ、その様な電気的接続を実現するためにボンディングパッドを設ける必要がなくなるという効果を奏する。しかも、上記スルーホール部を任意の位置に配置できるという効果もある。
【図面の簡単な説明】
【図１】  実施の形態１に係る半導体装置を示す図である。
【図２】  実施の形態１に係る半導体装置を示す図である。
【図３】  実施の形態１の変形例に係る半導体装置を示す図である。
【図４】  実施の形態１の変形例に係る半導体装置を示す図である。
【図５】  実施の形態１の変形例に係る半導体装置を示す図である。
【図６】  実施の形態１の変形例に係る半導体装置を示す図である。
【図７】  実施の形態２に係る半導体装置を示す図である。
【図８】  実施の形態２に係る半導体装置を示す図である。
【図９】  実施の形態２に係る半導体装置を示す図である。
【図１０】  従来技術に係る半導体装置を示す図である。
【図１１】  従来技術に係る半導体装置を示す図である。
【符号の説明】
１  パワー半導体素子、２  リード部、２Ａ１  第１インナーリード（支持用インナーリード）、２Ａ２  第２アウターリード、２Ｂ１  第２インナーリード、２Ｂ２  第２アウターリード、３  ろう材、４，１１，１３  金属細線、５  封止樹脂、６Ｐ  客先制御基板、７Ｐ  半田、８  厚膜基板、９  半導体素子、１０  厚膜パターン、１０Ａ  ガラスエポキシ基板上のパターン、１２  電子部品、１４，１４Ａ  ガラスエポキシ基板、１５ａ，１５ｂ  ガラスエポキシ基板上のパターン、１５ｃ  導通用パターン、１６  スルーホール部、１７  導電性接合層、１９  ダイパッド、２０  接合層。
【図１】
0004037589.tif 000002
【図２】
0004037589.tif 000003
【図３】
0004037589.tif 000004
【図４】
0004037589.tif 000005
【図５】
0004037589.tif 000006
【図６】
0004037589.tif 000007
【図７】
0004037589.tif 000008
【図８】
0004037589.tif 000009
【図９】
0004037589.tif 000010
【図１０】
0004037589.tif 000011
【図１１】
0004037589.tif 000012