(57)【特許請求の範囲】
【請求項１】
行および列に沿ってマトリクス状に配置された複数の光電変換画素と、前記光電変換画素の行の選択を行なう垂直走査回路と、前記光電変換画素の列の選択を行なう水平走査回路とを具備し、前記垂直走査回路および水平走査回路で画素を選択して画像信号を読出す固体撮像装置であって、前記垂直走査回路または前記水平走査回路の内の少なくとも一方を、
複数行の画素からなる行グループまたは複数列の画素からなる列グループ毎に順次選択を行なうグループ走査回路と、
前記グループ走査回路で選択された行グループまたは列グループの内から選択信号に応じて所望の行または列を任意に選択して画像信号を出力する選択回路と、
を備え、
前記水平走査回路は列グループを順次選択する水平グループ走査回路と、該水平グループ走査回路で選択された列グループの内の所望の列を選択する水平選択回路を含み、該水平選択回路は各列の読出し信号を記憶する記憶手段を備え、垂直帰線期間内に複数の行を選択して読出し得られた画像信号を前記記憶手段に記憶させ、記憶された画像信号を水平読出し期間に順次読出すことを特徴とする固体撮像装置。
【請求項２】
前記複数の画素は３原色またはその補色に対応する各色の光電変換画素が所定の順序で規則的に配列されて構成され、前記垂直走査回路および水平走査回路は、前記複数の光電変換画素を間引きなしで順次読出す場合と実質的に同じ順序で各色の画素が読出されるよう規則的に間引き読出しを行なうことが可能であることを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記画素の間引き読出しは、直前に読出した画素と行及び列が共に異なる画素を次に読み出すことによって達成されることを特徴とする請求項１に記載の固体撮像装置。
【請求項４】
前記水平走査回路が列グループを順次選択する水平グループ走査回路と、該水平グループ走査回路で選択された列グループの内の所望の列を選択する水平選択回路を含み、該水平選択回路は読出しを行なわない列の回路の電源を遮断する電源遮断機能を有することを特徴とする請求項１〜３の内のいずれか１項に記載の固体撮像装置。
【請求項５】
間引かれた画素の電荷をリセット可能であることを特徴とする請求項１〜４の内のいずれか１項に記載の固体撮像装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、固体撮像装置およびこれを用いた電子カメラに関し、特に撮像前の画像の表示あるいは撮像条件の設定のために画素の適切な間引き読み出しを可能にして、より高速度の読み出しおよび消費電力の低減を図る技術に関する。
【０００２】
【従来の技術】
ビデオカメラや電子カメラは、撮像した画像をその場で再生して確認できること、あるいは、撮像素子で得られた画像を録画したり撮像する前に、カメラに内蔵された液晶表示装置で被写体の画像を確認しながら、構図や露光条件などの撮像条件を決めることができることが特徴の１つである。しかしながら、撮像素子と表示素子の画素数に関しては、両者の技術的な進歩の度合いが異なることなどから、高品質な画像を得るため多画素の撮像素子を使用すると、経済的に実装可能な同じ画素数の表示素子を得ることができない。
【０００３】
このため、従来の電子カメラでは、撮像素子としてＣＣＤなどのイメージセンサを利用してまず全画素の読み出しを行なう。そして、読み出した全画素の画像情報をいったん画像メモリに記憶し、表示素子の画素数を考慮して必要な画素数に対応する画像情報のみを画像メモリから読み出して表示を行なう。すなわち、撮像素子の画素数が例えばカメラに内蔵した表示装置の画素数より多い場合には、撮像画像のモニタ時などには前記画像メモリを使用して間引きを行なった画像情報で表示を行ない、情報の記録は全画素の画像情報を使用していた。あるいは、被写体画像のモニタは光学的なファインダだけで行ない、電子的な表示装置を使用しないカメラもあった。
【０００４】
【発明が解決しようとする課題】
このように、従来の撮像素子は必要な部分だけを間引き走査して読み出すことが困難であり、全画素を走査して読み出し、画像メモリに書き込んだ後、必要な部分だけを表示や露光条件を設定するために利用していた。このため、モニタ時などの画像走査に時間がかかると共に、撮像素子の消費電力を低減できないという問題があった。また、カラー撮像素子の場合には、単純に規則的に間引きを行なって画像情報を読み出した場合にはカラー撮像に必要な全ての色の信号を得られない場合があった。
【０００５】
本発明の目的は、撮像前などの画像表示や撮像条件の設定の際に必要な画素だけを読み出すことが可能であり、高速読み出しおよび消費電力の低減を図ることができる固体撮像装置ならびに該固体撮像装置を用いた電子カメラを提供することにある。
【０００６】
本発明の他の目的は、間引き読み出しを行なった場合にも全画素の読み出しの場合と同様な色信号情報を得ることができる固体撮像装置および該固体撮像装置を用いた電子カメラを提供することにある。
【０００７】
【課題を解決するための手段】
上記目的を達成するため、第１の発明では、行および列に沿ってマトリクス状に配置された複数の光電変換画素と、前記光電変換画素の行の選択を行なう垂直走査回路と、前記光電変換画素の列の選択を行なう水平走査回路とを具備し、前記垂直走査回路および水平走査回路で画素を選択して画像信号を読み出す固体撮像装置において、前記垂直走査回路または前記水平走査回路の内の少なくとも一方を、複数行の画素からなる行グループまたは複数列の画素からなる列グループ毎に順次選択を行なうグループ走査回路と、前記グループ走査回路で選択された行グループまたは列グループの内から選択信号に応じて所望の行または列を任意に選択して画像信号を出力する選択回路と、を備えて構成し、
前記水平走査回路は列グループを順次選択する水平グループ走査回路と、該水平グループ走査回路で選択された列グループの内の所望の列を選択する水平選択回路を含み、該水平選択回路は各列の読み出し信号を記憶する記憶手段を備え、垂直帰線期間内に複数の行を選択して読み出し得られた画像信号を前記記憶手段に記憶させ、記憶された画像信号を水平読み出し期間に順次読み出すことを特徴とする。
このような構成では、前記マトリクス状に配置された複数の光電変換画素の内、前記グループ走査回路によって行グループまたは列グループを選択し、選択された行グループまたは列グループの内から前記選択回路によって所望の行または列を任意に選択することができる。したがって、例えばシフトレジスタなどで構成されるグループ走査回路とゲート回路で構成される選択回路などの簡単な回路構成によって、所望の行または列の画素のみを的確に間引き読み出しすることができる。また、選択回路に供給する選択信号によって自由度の高い間引き読出しを行なうことが可能になる。
さらに、垂直帰線期間内に複数の行からそれぞれ所望の画素を選択して読み出すことによって得られた画像信号を前記記憶手段に記憶させ、水平読み出し期間に記憶した画像信号を順次読み出すことができる。したがって、任意の画素を任意の順序で間引き読み出しを行なうことができ、間引き読み出しによって得られた画像の品質を高めカラー撮像装置の場合でも的確に間引き読み出しが行なわれる。
【００１０】
第２の発明では、第１の発明において、前記複数の画素は３原色またはその補色に対応する各色の光電変換画素が所定の順序で規則的に配列されて構成され、前記垂直走査回路および水平走査回路は、前記複数の光電変換画素を間引きなしで順次読み出す場合と実質的に同じ順序で各色の画素が読出されるよう規則的に間引き読み出しを行なうことが可能であることを特徴とする。
このような構成により、カラー撮像装置において間引き読み出しを行なう場合にも全画素読み出しの場合と同じ順序で各色の信号が出力されるから、後の信号処理回路において色信号の順序を並べ換えるなどの処理は不要となり、装置構成が簡略化される。
第３の発明では、第１の発明において、前記画素の間引き読み出しは、直前に読み出した画素と行及び列が共に異なる画素を次に読み出すことによって達成されることを特徴とする。
このような間引き読み出しによって、同じ行または列の画素が続いて読み出されることがなくなり、各行および列から読み出される画素の数が均一になり、間引き読み出しの場合にも解像度が低下することがなくかつ自然な画像が得られ、従って高品質の撮像画像が得られる。
【００１１】
第４の発明では、第１〜３の発明のいずれかにおいて、前記水平走査回路が列グループを順次選択する水平グループ走査回路と、該水平グループ走査回路で選択された列グループの内の所望の列を選択する水平選択回路を含み、該水平選択回路は読み出しを行なわない列の回路の電源を遮断する電源遮断機能を有することを特徴とする。
読み出しを行なわない列の回路の電源を遮断することにより、撮像素子の消費電力を低減することができ、特に電池によって駆動される電子カメラなどにおける電池による動作時間を長くすることができる。
【００１８】
第５の発明では、第１〜４の発明のいずれかにおいて、間引かれた画素の電荷をリセット可能であることを特徴とする。
間引かれた画素の電荷をリセット可能にすることにより、読出されない画素の電荷が出力の映像信号に悪影響を与えることがなくなり、高品質の間引き読み出し画像を得ることができる。
【００２１】
【発明の実施の形態】
本発明の実施形態につき説明する前に、従来のＢＣＡＳＴ方式の固体撮像装置につき図７を参照して概略の説明を行う。図７は、ＢＣＡＳＴ方式の固体撮像装置の一例を示すもので、本出願人の出願に係わる特開平９−９３４９４号の図４に示されたものと同じものである。詳細は、該特開平９−９３４９４号に記載されているが、ここで本発明の理解を容易にするため概略の説明を行う。
【００２２】
図７の固体撮像装置は、２行２列のマトリクス状に配列された４つの画素Ｑ（１，１），Ｑ（１，２），Ｑ（２，１），Ｑ（２，２）を備えている。各画素は、光電変換素子であるフォトダイオードＰＤｉｊ、例えば接合型ＦＥＴからなる増幅素子ＱＡｉｊ、前記フォトダイオードＤｉｊの電荷を増幅素子ＱＡｉｊのゲートに転送するＭＯＳＦＥＴからなる転送素子ＱＴｉｊ、増幅素子ＱＡｉｊのゲート電極をプリセットするためのＭＯＳＦＥＴからなるスイッチ素子ＱＲｉｊで構成されている。なお、ｉは行番号、ｊは列番号に対応する（ｉ＝１，２；ｊ＝１，２）。
【００２３】
また、垂直読出し線ＬＶｊと水平読出しスイッチＱＨｊとの間には転送制御スイッチＴＳｊと蓄積容量ＣＴ２ｊが直列に接続されている。また、転送スイッチＴＳｊと蓄積容量ＣＴ２ｊとの接続点とグランド間に別の蓄積容量ＣＴ１ｊが接続されている。また、蓄積容量ＣＴ２ｊと水平読出しスイッチＱＨｊの接続点とグランド間にはトランジスタスイッチＱＲＣｊが接続されている。
【００２４】
このような固体撮像装置においては、垂直帰線期間中の初めに選択された行の暗出力を読み出す為に、選択された行のφＲＤをＶ１，非選択行のφＲＤをＶ２としてゲート信号φＲＧを加える。ここでＶ１は増幅素子ＱＡｉｊがオンになる電圧、Ｖ２は増幅素子ＱＡｉｊがオフになる電圧である。この時、リセット信号φＲＣとスイッチ信号φＴＳを加えてトランジスタスイッチＱＲＣｊおよび転送スイッチＴＳｊを共にオンにしておくと、選択された行の暗出力が蓄積容量ＣＴ２１とＣＴ２２に記憶される。次に、φＲＧとφＲＣの印加を止めて、画素のリセット素子ＱＲと行のリセット素子ＱＲＣをオフにして、φＴＳは加えたままで、転送信号φＴＧ１を加える。これにより、フォトダイオードＰＤに蓄積された画像信号が増幅素子ＱＡｉｊのゲートに転送されて読み出し信号が蓄積容量ＣＴ１１とＣＴ１２に蓄積される。すなわち選択された行の全画素の信号が同時に読み出されて蓄積される。これを垂直読み出しまたは行の読み出しと言う。あるいは、以下の実施例中ではｎ行目を読み出すと記す。
【００２５】
以上のようにして垂直読み出し終了後、まず水平リセット信号φＲＳＴＨを加えて、水平読み出し線の残存電荷をリセットして、次に水平駆動回路から順次列選択信号例えばφＨ１を加えると蓄積容量ＣＴ１１とＣＴ２１に蓄積されていた信号電荷が読み出される。再度φＲＳＴＨにより水平読み出し線ＬＨの電荷をリセットし、φＨ２を加えると蓄積容量ＣＴ１２とＣＴ２２に蓄積されていた信号が読み出される。これを水平読み出しまたは列の読み出しと言う。あるいは以下の実施例中ではｍ列目を読み出すと記す。
【００２６】
次に、図面を参照して本発明の実施形態を説明する。
図１は、本発明の一実施形態に係わる固体撮像装置全体の概略の構成を示す。同図の固体撮像装置は、マトリクス状に光電変換画素が配列された画素マトリクス１と、画素マトリクス１の垂直方向の走査を行なうための垂直シフトレジスタ３および垂直選択回路５、画素マトリクス１の水平方向の走査および信号読み出しを行なうための水平シフトレジスタ７および水平選択回路９を備えている。
【００２７】
画素マトリクス１における各画素は任意の光電変換画素で構成できるが、好ましくはフォトダイオードのような光電変換素子と増幅回路とを備えた増幅型光電変換画素とされる。垂直シフトレジスタ３は垂直クロック信号Ｖｃｌｋを受けて各回路段ごとに順次所定の電圧の信号を出力し所定数の行からなる行グループごとの選択を行なうものである。水平シフトレジスタ７は同様に水平クロック信号Ｈｃｌｋを受けて各回路段の出力に所定の電位の信号を順次出力し所定数の列からなる列グループごとの選択を行なうものである。垂直選択回路５および水平選択回路９は、それぞれ、垂直シフトレジスタ３および水平シフトレジスタ７からの各回路段の出力に応じて選択された行グループおよび列グループの内からさらに特定の行および列を選択するために必要な信号を出力し画素マトリクス１に印加するものである。
【００２８】
この実施形態では、垂直シフトレジスタ３および水平シフトレジスタ７はそれぞれ画素マトリクス１の垂直方向および水平方向の画素数の１／４の数の回路段を備えるものとされる。したがって、垂直シフトレジスタ３および水平シフトレジスタ７はそれぞれ垂直および水平方向の４つの画素からなる画素グループを選択または指定する。垂直選択回路５および水平選択回路９は、それぞれ、垂直シフトレジスタ３および水平シフトレジスタ７で選択された画素グループの中からさらに必要な画素を選択する。
【００２９】
図２は、本発明の１実施形態に係わる固体撮像装置の１画素だけに着目した構成を示す。同図の回路では、画素２１と、読出し回路２２と、垂直読み出し線ＬＶと、水平読出し線ＬＨなどが示されている。図２の回路は、読出し回路２２の部分を除き図７の回路と実質的に同様の構成を有する。
【００３０】
画素２１は、フォトダイオードＰＤと、転送スイッチＱＴと、増幅素子ＱＡと、リセット用スイッチ素子ＱＲを備え、図７に示されるものと同じ構成を有する。また、読出し回路２２においては、垂直読出し線ＬＶと定電流源ＣＣとの間にスイッチ素子ＰＳ２が配置されている。また、垂直読出し線ＬＶからの出力を増幅するバッファ用増幅器ＢＡの電源回路に別のスイッチ素子ＰＳ１が設けられている。その他の部分は図７に示す固体撮像装置と実質的に同じ回路でよい。
【００３１】
スイッチ素子ＰＳ１とＰＳ２は、後に説明するように、画素の間引き読出しを行う場合に、間引かれた、即ち読出しが必要でない画素についてはこれらのスイッチ素子をオフとして消費電力の低減を図るためのものである。信号読出しを行う画素については、これらのスイッチ素子ＰＳ２およびＰＳ１は共にオンとされ、画素２１の増幅素子ＱＡが定電流源ＣＣの働きによりソースフォロワとして動作すると共に、該ソースフォロワからの出力がバッファアンプＢＡを介して後段の回路へと出力できるようになる。
【００３２】
図３は、図１の固体撮像装置における垂直選択回路５および水平選択回路９の１ブロック分の回路構成を示す。図３の回路は、垂直選択回路５および水平選択回路９の双方に当てはまるもので、各選択回路の１ブロック分、即ち垂直選択回路の５の場合は４行分を、水平選択回路９の場合は４列分の回路を示している・図３の回路は、４個の３入力ＡＮＤゲートからなる第１のＡＮＤゲート群３１と、４個の２入力ＡＮＤゲートからなる第２のＡＮＤゲート群３３を備えている。第１のＡＮＤゲート群３１は例えば水平シフトレジスタ７からのアドレス信号φＨｎとブロック内の選択信号φＳ１，φＳ２，φＳ３，φＳ４と、制御信号φＴｘとのＡＮＤ操作を行ってブロック内の行または列を選択する。図３では、前記画素の制御信号φＴＧ，φＲＧ，φＲＤを一般化してφＴｘで表している。従って、第１のＡＮＤゲート群３１はこれらの制御信号の数だけ設けられる。
【００３３】
また、図３の第２のＡＮＤゲート群３３は、制御信号φＴｙとブロック内の選択信号φＳ１，φＳ２，φＳ３，φＳ４とのＡＮＤ操作を行って、φＴＹｉ（ｉ＝１，２，３，４）を得るためのものである。この第２のＡＮＤゲート群３３は、水平帰線期間内に垂直読出し線に出力される信号の蓄積などの処理を行うための信号であり、この場合もφＰＳ１，φＰＳ２，φＴＳ，φＲＣなどの制御信号を一般化してφＴｙで示している。従って、第２のＡＮＤゲート群３３はこれらの制御信号の数だけ設けられる。
【００３４】
なお、第１および第２のＡＮＤゲート群３１，３３は共に、選択信号φＳ１，…，φＳ４に従って、同じブロック内であれば複数の行や列も選択可能である。例えば、第２のＡＮＤゲート群３３において、選択信号φＳ１とφＳ３とを同時に加えれば、φＴｙ１とφＴｙ３を同時に選択して出力できる。
【００３５】
次に、一例として図４に示される色配列を有する画素マトリクスの場合につき、上記構成に係わる固体撮像装置の画像信号読み出し手順を説明する。
【００３６】
＜全画素読み出し＞
全画素読み出しの場合は、まず、垂直シフトレジスタ３で画素マトリクスの行の第１ブロックを選択し、垂直選択回路５で該第１ブロック内の１行目、すなわち撮像素子の１行目を読み出す。このために、図３の信号Ｈｎとして、垂直シフトレジスタ３の信号を加え、かつ垂直選択信号としてφＳ１を加える。水平シフトレジスタ７も同様にして別の第１ブロックを選択し、水平選択回路９で第１ブロック列の１列目すなわち画素マトリクスの１列目を読み出す。すなわち、撮像素子の画素マトリクスの１行、１列目を読み出す。これを画素の（１，１）と表示する。
【００３７】
続いて、水平シフトレジスタ７はそのままの状態で、第１ブロック列の２列目、画素では（１，２）を読み出す。同様に、（１，３），（１，４）を読み出す。次に、水平シフトレジスタ７を１段進めて第２ブロック列（５〜８列目）を選択可能とし、選択回路で順に（１，５），（１，６），（１，７），（１，８）を読み、さらに水平シフトレジスタ７を１段進めて（１，９），（１，１０），（１，１１），（１，１２）を順次読み出す。
【００３８】
このようにして以下同様の方法で１行目の画素を読み出し終えたら、次に２行目の画素の読み出しを行なう。この場合、垂直シフトレジスタ３はそのままの状態で、垂直選択回路５で第１ブロック行の２行目、すなわち画素マトリクスの２行目を読み出し、同様に水平シフトレジスタ７と水平選択回路９で２行目の信号を順次読み出す。３行目、４行目も同様に読み出し、第１ブロック行の４行分の読み出しが終了すれば、垂直シフトレジスタ３を１段進めて第２ブロック行の読み出しを可能とし、垂直選択回路５で５，６，７，８行目を順次同様にして読み出す。
【００３９】
〈単純な２分の１間引き〉
次に、各列と行を２分の１ずつ間引きして読み出す例を説明する。前と同様に、垂直シフトレジスタ３で、第１ブロック行の選択を可能とし、垂直選択回路５で最初の行、すなわち画素マトリクスの１行目を読み出す。水平列の読み出しは、まず第１列ブロックの１列目（画素マトリクスの１列目）の画素（１，１）を読み出す。次に、水平シフトレジスタ７は進めず、すなわちそのままの状態で、水平選択回路９で第１列ブロックの３列目、（１，３）の画素を読み出す。次に、水平シフトレジスタ９を１段進めて、第２列ブロックの１列目すなわち画素マトリクスの５列目を読み出し、次に第２列ブロックの３列目すなわち画素マトリクスの７列目を読み出す。ここまでの読み出しで、（１，１），（１，３），（１，５），（１，７）の画素が読み出されたことになる。同様にして、（１，９），（１，１１），（１，１３），（１，１５），…を読み出す。
【００４０】
１行目を読み終えたら、垂直選択回路で第１行ブロックの３行目すなわち画素マトリクスの３行目を選択して、（３，１），（３，３），（３，５），（３，７），…を読み出す。３行目を読み終えたら、垂直シフトレジスタ３を１段進めて第２行ブロックすなわち画素マトリクスの第５〜８行目を選択可能とし、第２行ブロックの１行目と３行目すなわち画素マトリクスの５行目と７行目を読む。以上の動作を進めると読み出される画素の順序は次の表で表わされるようになる。
【表１】
（１，１），（１，３），（１，５），（１，７）……
（３，１），（３，３），（３，５），（３，７）……
（５，１），（５，３），（５，５），（５，７）……
（７，１），（７，３），（７，５），（７，７）……
すなわち、奇数列、奇数行の画素が順次読み出される。画素マトリクス全体では行および列とも２分の１ずつ読み出すので読み出される画素数は４分の１となる。
【００４１】
〈単純な４分の１間引き〉
この場合は、第１行ブロック（１〜４行）の最初の行、すなわち、画素マトリクスの１行目から読み出し、水平走査回路では第１列ブロック（１〜４列）の最初の列すなわち１列目を読み出す。続いて、水平シフトレジスタ７を１段進めて第２列ブロック（５〜８列）の最初の列すなわち５列目を読む。以下同様に、９，１３，１７，…列を順次読み出す。１行目の最後の列が読み出されたら、垂直シフトレジスタ３を１段進め、次の行ブロックの最初の行を選択し画素マトリクスの５行目を読み出すことになる。すなわち、水平走査回路でこの場合も同様に、１，５，９，１３，…列を順次読み出す。したがって、読み出される画素の順序は次の表で示されるようになる。
【表２】
（１，１），（１，５），（１，９）……
（５，１），（５，５），（５，９）……
この場合は、行と列の４分の１ずつが読み出されるので画素全体では１６分の１が読み出される。
【００４２】
〈千鳥間引き〉
以上の読み出し例では、簡便のため各行ブロックの第１行目を読み出すようにしていた。しかしながら、読み出されない行または列にも画像の情報があるので、それらも読み出した方が高画質なより自然な画像が得られる。このため、一例として千鳥配列に読み出す場合を説明する。すなわち、読み出す画素の順序（行，列）を以下の表で示されるようにすると、全ての行と全ての列に含まれる情報を均一に読み出すことが可能になる。
【表３】
（１，１），（２，３），（１，５）……
（３，２），（４，４），（３，６）……
（５，１），（５，３），（５，５）……
このような読み出しを行なうためには、垂直帰線期間内に複数行を読み出し、垂直読み出し線の出力を記憶する手段、すなわち図２に示される容量ＣＴ１およびＣＴ２、を使用する。例えば、表３の例では、第１行ブロックを読み出すときには、水平帰線期間の始めに１行目を読み出し１，５，９，…列目をそれぞれの列の容量に記憶する。
【００４３】
このためには、図３の第２のＡＮＤゲート群３３を使い、φＳ１とφＴｙで代表してある信号として、φＴＳとφＲＣを利用する。図７の従来例では読み出された行の全ての列の信号を蓄積容量に蓄積していたが、この例では選択された列、すなわち各ブロック列の第１列すなわち１，５，９，…列の信号のみが蓄積容量ＣＴ１とＣＴ２に蓄積される。続いて２行目を読み出し、φＳ３とφＴＳとφＲＣにより、各ブロック列の第３行すなわち３，７，１１，…列目の信号を記憶する。水平読み出し期間では、第３図の第１のＡＮＤゲート群３１を利用し水平シフトレジスタ７からの信号と、選択信号φＳ１とφＳ３により各ブロック列の第１列と第３列を順次読み出す。すなわち１，３，５，７，…列が読み出されるが、このうち３，７，…列は２行目の信号であるから、表３の順に読み出されることになる。
【００４４】
以上のようにして、第１行ブロック、画素の１，２行目を読み出した後に、水平帰線期間内に第２行ブロック、画素の３，４行目を読み出す。この場合は、画素の３行目を読み出すときはφＳ２を使用して、２，６，１０，…列目を記憶し、画素の４行目を読み出すときはφＳ４を利用して４，８，１２，…列目を記憶する。このため、垂直シフトレジスタ３と水平シフトレジスタ７のアドレスの組合せで選択される画素を順次切り換える。
【００４５】
ここで図５を使用して、このような千鳥間引き読出しを行う場合の動作を前記図１〜図３の回路をも参照しながら説明する。
図５でＴ１，Ｔ２，Ｔ３，Ｔ４は水平帰線期間であり、Ｔ５以後は水平読出し期間である。図５では、ｉ行とｊ行を読み出し、ｌ列とｍ列を記憶する場合のタイミング図を示している。上の例ではｉ＝１，ｊ＝２で、ｌ＝１，５，９，…およびｍ＝３，７，１１…である。
図５のＴ１はｉ行の画素のリセット期間であり、Ｔ２はｉ行の読み出し、Ｔ３はｊ行のリセット期間であり、Ｔ４はｊ行の読出し期間である。
【００４６】
Ｔ１でｉ行の画素の増幅手段のリセットを行い、ｉ行（上記例では１行目）の各画素の暗出力を読み出す。この時水平読出し手段は、ｌ列（上記例では１，５，９…）のみが動作し、各列の蓄積手段（図２のＣＴ２）に蓄積する。
続いてＴ２でφＴＧｉを加えて、信号を増幅手段（図２図のＱＡ）に転送し、信号電圧をソースフォロワ動作で読み出す。蓄積手段に蓄積する。この時、水平読出し回路はｌ行のみが動作するので、上記の例では、ｌ行目の全画素が読み出されるが、ｌ列（１，５，９…列）の信号のみが蓄積手段（図２のＣＴ１）に蓄積される。
【００４７】
Ｔ３では、ｊ行（上記例では２行）のリセットを行って、ｍ行（上記例では、３，７，１１列）の暗出力を各列の第２蓄積手段に蓄積する。
Ｔ４では、φＴＧ１を加えて、信号を増幅手段（図２のＱＡ）に転送し、信号電圧をソースフォロワ動作で読み出す。蓄積手段に蓄積する。この時、水平読出し回路は、ｌ行のみが動作するので、上記の例では、２行目の全画素が読み出されるが、ｍ列（３，７，１１…列）の信号のみが蓄積手段（図２のＣＴ１）に記憶される。
【００４８】
Ｔ５は、水平読出し期間であり水平シフトレジスタと水平選択手段で１，３，５，７，９，１１列を読み出すが、１，５，９列にはｉ行（上記例では１行）の信号３，７，１１列にはｊ行（上記例では２行）の信号が蓄積されているので、列を順番に読み出すことにより、ｉ行ｌ列とｊ行ｍ列に読み出される。
このような動作により、前述の千鳥間引き読出しが行われ、（１，１），（２，３），（１，５），（２，７），…が順次読み出される。
【００４９】
〈カラー用単純間引き〉
カラー撮像素子の場合、単純な間引きではカラー用の各色の信号が得られない場合がある。例えば、図４の画素の配列の場合に列を２分の１に間引くとＧ（緑）の画素の信号しか読み出せない。これを避けるため、各列ブロック中の選択されるべき画素を、水平シフトレジスタ７のアドレスによって切り替える。この場合、選択される色の順序が読み出しモードによらず一定とすることが望ましい。例えば全画素読み出しと間引き読み出しで選択されかつ読み出される色の順序が同じとなるようにすることによって、後に画素の色の順序を切り替えるための処理などが不要になり好ましいからである。
【００５０】
図４の色配列を有する画素間マトリクスの場合に、全画素読み出しではＧ（緑），Ｒ（赤），Ｇ，Ｂ（青），Ｇ，Ｒ，…の順に読み出される。したがって、２分の１間引きの場合もこれと同じ色順序で読み出されるように、１行目を読み出すときには第１列ブロックの１列目と２列目すなわち画素の１列目と２列目を読み、第２列ブロックでは１列目と４列目すなわち画素では５列目と８列目、第３列ブロックでは１列目と２列目すなわち画素マトリクスの９列目と１０列目を読み出す。すなわち、偶数列ブロックではブロック内の１列目と２列目、奇数列ブロックではブロック内の１列目と４列目を読み出すようにする。
【００５１】
次に、第１行ブロックの３行目すなわち画素マトリクスの３行目を読む場合には、奇数列ブロックでは１列目と４列目、偶数列ブロックではブロック内の１列目と２列目を読むようにする。
【００５２】
これによって読み出される画素の順序は以下の表のようになる。
【表４】
（１，１），（１，２），（１，５），（１，８），（１，９）……
（３，１），（３，４），（３，５），（３，６），（３，９）……
このようにして読み出される画素の色は、図４の色配列の場合には次の表のようになる。
【表５】
ＧＲｇｂＧｒｇＢＧＲｇｂＧｒｇＢ
ｇｂｇｒｇｂｇｒｇｂｇｒｇｂｇｒ
ＧｒｇＢＧＲｇｂＧｒｇＢＧＲｇｂ
ｇｂｇｒｇｂｇｒｇｂｇｒｇｂｇｒ
ＧＲｇｂＧｒｇＢＧＲｇｂＧｒｇＢ
ｇｂｇｒｇｂｇｒｇｂｇｒｇｂｇｒ
ＧｒｇＢＧＲｇｂＧｒｇＢＧＲｇｂ
この場合、大文字で示した部分が間引き時にも読み出される画素であり、小文字は間引き時には読み出されない画素を示している。また、読み出される色の順序はＧ，Ｒ，Ｇ，Ｂ，Ｇ，Ｒ，Ｇ，Ｂ，…となって全画素読み出しと同じ順序で色情報を含めた画素の信号が読み出される。
【００５３】
次に、４分の１間引きの場合には、それぞれの行ブロックおよび列ブロックで決定されるブロック中の１つの所定の画素を選択して順次読み出すようにする。読み出す順序は例えば次の表のようになる。
【表６】
（１，１），（１，６），（１，９），（１，１６）………
（５，１），（５，８），（５，１１），（５，１４）……
この読み出し順序を色配列を含めて示せば次のようになる。
【表７】
ＧｒｇｂｇＲｇｂＧｒｇｂｇｒｇＢ
ｇｂｇｒｇｂｇｒｇｂｇｒｇｂｇｒ
ｇｒｇｂｇｒｇｂｇｒｇｂｇｒｇｂ
ｇｂｇｒｇｂｇｒｇｂｇｒｇｂｇｒ
ＧｒｇｂｇｒｇＢｇｒＧｂｇＲｇｂ
ｇｂｇｒｇｂｇｒｇｂｇｒｇｂｇｒ
ｇｒｇｂｇｒｇｂｇｒｇｂｇｒｇｂ
ｇｂｇｒｇｂｇｒｇｂｇｒｇｂｇｒ
【００５４】
〈カラー千鳥間引き〉
以上のカラー用間引きの例では、簡便のため各行ブロックに読み出されない行があった。しかしながら、読み出されない画素にも画像の情報があるので、それらも読み出した方が高画質かつ高忠実度の画像信号が得られる。このような読み出しを行なうためには、垂直帰線期間内に複数行の画素を読み出し、垂直読み出し線の出力を記憶する手段を使用する。例えば、図４の色配列を有する画素マトリクスの例では、まず、第１行ブロックの１，２行目を読み出す場合には、水平帰線期間の始めに１行目を読み出し１，８，９，１６，…列目を記憶する。続いて２行目を読み出し４，５，１２，１３，…列目の信号を記憶する。また、水平読み出し期間では１，４，５，８，９，１２，１３，１６，…列目を順次読み出す。
【００５５】
以上のようにして、画素の１，２行目を読み出した後に、次の水平帰線期間内に、第１行ブロックの３，４行目すなわち画素マトリクスの３，４行目を読み出す。この場合、画素マトリクスの３行目を読み出すときは４，５，１２，１３，…列目を記憶し、４行目を読み出すときは１，７，８，１６，…列目を記憶する。以下、第２行ブロックの１，２行目読み出し、次に第２行ブロックの３，４行目読み出しのように、同様の動作を繰り返す。このように走査することにより、全画素読み出しと同じ色の順序で間引き読み出しが行なえ、かつ各行の色の情報が得られる。
【００５６】
この場合に読み出される画素の順序は次のようになる。
【表８】
（１，１），（２，４），（２，５），（１，８），（１，９）……
（４，１），（３，４），（３，５），（４，８），（４，９）……
（５，１），（６，４），（６，５），（５，８），（５，９）……
【００５７】
また、色配列で示せば次の表に示されるようになり、大文字で示される色の画素を順次読み出すことになる。
【表９】
ＧｒｇｂｇｒｇＢＧｒｇｂｇｒｇＢ
ｇｂｇＲＧｂｇｒｇｂｇＲＧｂｇｒ
ｇｒｇＢＧｒｇｂｇｒｇＢＧｒｇｂ
ＧｂｇｒｇｂｇＲＧｂｇｒｇｎｇＲ
ＧｒｇｂｇｒｇＢＧｒｇｂｇｒｇＢ
ｇｂｇＲＧｂｇｒｇｂｇＲＧｂｇｒ
ｇｒｇＢＧｒｇｂｇｒｇＢＧｒｇｂ
ＧｂｇｒｇｂｇＲＧｂｇｒｇｂｇＲ
なお、以上の例では、読み出す画素の色の順序を全画素読み出しと同じ順序になるように保ったままで、なるべく各行と列を均一に読み出せるような場合を例示した。しかしながら、本発明はこれに限定されるものではなく、別の順序で各画素の読み出しを行なうこともでき、あるいは読み出す画素の色の順序は全画素読み出しの順序と異なってもよい。
【００５８】
〈部分読み出し〉
以上では、画素マトリクスの領域全体から間引きながら読み出す方法について説明した。次に、画素の一部のせまい領域から解像度のよい画像が必要な場合などに有効な方法として、一部の領域の画素のみを選択して読み出す方法について説明する。
【００５９】
この場合は、読み出しの必要のない行ブロックでは信号を読み出さず、ブルーミング防止のため画素のリセットのみを行なって垂直シフトレジスタ３を１段ずつ順次進める。
【００６０】
例えば、読み出したい画素が１３０行から２８３行の２６２列から３５８列の例を考える。この場合には、１２８行すなわち第３２行ブロックまでは、各行ブロック内の全行を選択しφＴＧとφＲＧを発生させる、すなわちアクティブにする。具体的には、各ブロック行内の全行を選択するために、φＳ１，φＳ２，φＳ３，φＳ４の全てを加えて、全行にφＴＧとφＲＧを発生させる。これによって、信号の読み出しを行なわず、画素に蓄積されて残っている電荷を排出してリセットが行なわれ、ブルーミングが防止される。そして、第３３行ブロックに達すると最初の行すなわち１２９行を選択し同様にリセット動作を行なう。この期間までは水平シフトレジスタ７を動作させず高速に走査させる。同じ行ブロックの第２行は目的の１３０行目であるから、φＴＧ，φＲＤおよびφＲＧによって１３０行の全列の信号を読み出す。
【００６１】
水平読み出しにおいても、不要な列ブロックは読み出さず、水平シフトレジスタ７だけを１段ずつ順次進める。読み出しの必要な列ブロック、上記例では第６６列ブロックに到達したら、この列ブロックには２６１行から２６４行まで含まれるから、この列ブロックの第２列から順次読み出しを行なう。２６４列を読み終えたら、水平シフトレジスタ７を１段進め第６７列ブロックの読み出しを行なう。この動作を同様にして進め３５８列すなわち第９０列ブロックの第２行目までの読み出しを終えたら、後は不要な画素であるから読み出しを行なわず、水平シフトレジスタ７を順次高速に進める。
【００６２】
次に、同じ行ブロックの第３行すなわち１３１行を読み出し、同様に２６２列から３５８列を読み出す。さらに、１３２行を読んだ後、垂直シフトレジスタ３を１段進め第６７行ブロックとしその第１行から第４行を読む。この動作を同様に反復する。
【００６３】
読み出す最後の行は２８３行であり、第７１行ブロックの第３行であるから、この行目まで同様の動作を繰り返す。２８３行の読み出しを終了したら後の行の読み出しは不要であるから、単に画素のリセット動作だけを行なう。
【００６４】
〈消費電力低減〉
電子カメラは通常電池で駆動されるから、消費電力を押さえることが極めて重要である。このため、間引きによって高速化されたフレーム数を、全画素読み出しのフレーム数と同じに保つ。例えば、４倍化された撮像フレーム数を、全画素と同じに保つ場合には、４倍に高速化されたフレーム数の内３フレーム分は撮像素子全体を電気的に遮断して動作を停止させることが可能になる。これによって、消費電力は４分の１で済む。また、縦横をそれぞれ１／４とした合計１／１６画素の読み出しの場合には、消費電力は１／１６に低減できる。
【００６５】
さらに、前記図２に関して説明したように、垂直読み出し線に画素のソースフォロアの動作を止めて電流を遮断する回路ＰＳ２を設け、かつ間引き読み出し時に選択されない列の垂直読み出し回路の動作を止めてカットオフさせるための制御回路ＰＳ１を設けることにより更なる消費電力の低減が可能である。
【００６６】
例えば、前述の単純間引きの場合、２，４，６，…列は読み出されない。また、千鳥間引きの場合、間引き後の１行目（ＩＳの画素では１，２行目）では２，４，６，…列目は読み出されず、間引き後の２行目（ＩＳでは、３，４行目）では１，３，５，…列目は読み出されない。したがって、読み出されない列の垂直読み出し回路は電気的に遮断させておくことが可能である。これは、図２の回路における回路ＰＳ１とＰＳ２をオフにして定電流手段とバッファアンプをカットオフさせればよい。このためには、図３の第２のＡＮＤゲート群３３を利用し、φＴｙとして電源制御信号を加える。そして、例えば、奇数列を選択し偶数列をカットオフさせるためにはφＳ１とφＳ３を同時に加え、逆に偶数列を選択し、奇数列を遮断させるためにはφＳ２とφＳ４を同時に加えて、ＡＮＤゲートの出力で、ＰＳ１とＰＳ２を制御すればよい。このようにして、撮像素子の消費電力を低減することにより、発熱量が低下し暗電流が減少しより高画質の撮像を行なうことが可能になる。
【００６７】
〈変形例〉
以上の本発明の実施形態では、水平、垂直のシフトレジスタ１段当たりそれぞれ４列、４段分の画素を割当てていたが、これは理解を容易にするためと現状の固体撮像装置と表示装置の画素数に対応させるためである。しかしながら本発明はこれに限定されるものではなく、１段当たりの画素数を他の数に割当ててもよいことはいうまでもない。また、カラー撮像装置の場合の選択画素についても、各ブロックに全色の画素が含まれるので、画素の配列にしたがって順に選択できることも明白である。すなわち各ブロックの中で、全画素読み出しの場合と同じ色の順序で読み出せるように選択信号を発生・制御すればよい。
【００６８】
また、色の配列が図４と異なる場合でも、基本的にはＲ，Ｇ，Ｂの３原色か、あるいはその補色のシアン、マゼンタ、イエローの３色の組合せで構成される。したがって、本発明の基本ブロックである４行×４列の合計１６画素の中には所望の色の画素が含まれるはずであるから、シフトレジスタの段と選択信号（φＳ１，φＳ２，φＳ３，φＳ４）の組合せで所望の色画素を選択して読み出せばよい。その場合でも原則は全画素を読み出すときと同じ色の順序とすることが好ましく、さらに好ましくは特定の行や列に片寄らずなるべく均一に分布することが望ましい。
【００６９】
〈一括プリセット〉
以上の説明では、垂直・水平シフトレジスタに通常のものを利用して説明したが、本出願人が以前に出願した一括プリセット可能なシフトレジスタを利用した場合について以下に説明する。一括プリセット可能なシフトレジスタについては、特開平８−１７２５８１および特開平９−５１４８０を参照。
【００７０】
〈複数行の同時選択〉
例えば、垂直シフトレジスタを一括プリセットすれば全段の読み出しが可能となる。この場合、本発明では、垂直シフトレジスタの後に選択手段が設けられているから、例えばφＳ１を加えると、１，５，９，…（４Ｎ＋１（Ｎ＝０，１，２，…））行が同時に選択でき、φＳ１とφＳ３を加えると奇数行が同時に選択される。あるいはφＳ１からφＳ４を加えると全行が選択できる。以上のようにして、複数行を同時に選択して読み出すと、本発明の画素は増幅手段ＱＡをソースフォロワとして動作させているから、垂直読み出し線に出力される信号は選択された行の内最大輝度の成分が読み出される。
【００７１】
〈複数行の同時選択−モノクロ用〉
したがって、白黒のイメージセンサの場合には全行を同時に選択読み出して水平選択手段で順次読み出せば、各列の画素の最大輝度の信号の水平方向の分布が得られる。この分布を読み出せば水平走査手段を１回走査するだけでよいから、例えば露光条件の設定に使用した場合にさらに高速の設定が可能になる。
【００７２】
〈複数行の同時選択−カラー用〉
カラー用のイメージセンサの場合で、本発明の図４に示した画素配列の場合には、以上のような全行読み出しを行なうと奇数列は緑（Ｇ）の信号が読み出されるが、偶数列は赤（Ｒ）と青（Ｂ）が混合して読み出される。これが望ましくない場合は、カラー用イメージセンサの場合には、φＳ１とφＳ３を加えて奇数行のみを選択すると、１，３，５，…の奇数列にはＧ信号、２，６，１０，…の偶数列…にはＲ信号、４，８，１２，…の偶数列にはＢ信号が読み出されるようになる。
【００７３】
あるいは、φＳ２とφＳ４を同時に加えて偶数行のみを選択して読み出すと１，３，５，７，…列には同様にＧ信号が出力され、２，６，１０，…行にはＢ信号が出力され、４，８，１２，…にはＲ信号が読み出される。
このどちらかを利用すれば１回の水平走査手段の走査で露光設定のための信号が得られ、両方を利用すれば２回の水平走査手段の走査でより詳しい情報が得られる。
さらに、φＳ１からφＳ４まで順に加えることにより４回の水平走査でさらに厳密な各色の輝度の分布が得られる。
【００７４】
＜複数列の同時選択＞
水平シフトレジスタとして全段プリセット可能なシフトレジスタを使用すれば複数列の読み出し信号を水平方向に合成して読み出すことが可能になる。これによって、例えば垂直方向の輝度の分布情報を得ることができる。この場合、本発明では、水平シフトレジスタの後に選択手段、すなわち水平選択回路９、が設けられているから、垂直シフトレジスタ３と垂直選択回路５により任意の１行を選択して読み出すと、選択された行の各列の画素の信号が垂直読み出し線に出力される。この場合、水平シフトレジスタを全段プリセットし、水平選択回路９に信号φＳ１，φＳ２，φＳ３，φＳ４の全部または一部を加えれば、選択された行の所望の複数列の信号が加算されて出力される。すなわち、選択された行の複数列の画素の和の信号が得られる。
【００７５】
＜複数列の同時選択−モノクロ用＞
したがって、白黒のイメージセンサの場合には、各行毎に水平シフトレジスタを全段プリセットし、かつ信号φＳ１，φＳ２，φＳ３，φＳ４を水平選択回路９に同時に加えれば、選択された行の全ての列の信号が加算されて出力される。したがって、各行毎にこの動作を行なうことにより、垂直方向の輝度の分布を高速度で得ることが可能になる。
【００７６】
＜複数列の同時選択−カラー用＞
カラー用のイメージセンサの場合で、例えば図４に示した画素配列の場合には、以上のような全列読み出しを行なうと選択行の緑（Ｇ）成分と、赤（Ｒ）と青（Ｂ）が加算された信号が得られる。
これに対し、水平シフトレジスタを全段プリセットし、信号φＳ１とφＳ３を同時に加えると、選択行の緑（Ｇ）成分の和が得られる。
また、奇数行を選択した場合に信号φＳ２を、偶数行を選択した場合には信号φＳ４だけを加えると、選択行の赤（Ｒ）成分の信号の和が得られる。
あるいは、奇数行を選択した場合に信号φＳ４を、偶数行の選択時には信号φＳ２だけを加えると、選択された行の青（Ｂ）成分の和が得られる。
このようにして、各色の信号成分の分布を得ることが可能になる。
【００７７】
図６は、このような複数列の合成信号を得るための加算回路の一例を示す。図６の加算回路は、水平読み出し線ＬＨに接続された反転入力端子と接地された非反転入力端子を備えた増幅器Ａを備えている。この増幅器Ａの出力端子と反転入力端子との間には加算容量ＣｓｕｍおよびスイッチＳｓｕｍの並列回路が接続されている。
【００７８】
図６の加算回路において、信号φＲＳＴＨによりスイッチＳｓｕｍをオンとし、水平読み出し線ＬＨの規制容量ＣＨと加算容量Ｃｓｕｍの電荷をリセットする。次に、スイッチＳｓｕｍをオフにして、水平選択信号φＨにより、所望の複数の列に対応する読み出しスイッチＱＨをオンにする。これにより、スイッチＱＨをオンにすることによって選択された蓄積容量ＣＴ２の電荷が水平読み出し線ＬＨにおいて効率よく加算され、加算容量Ｃｓｕｍに転送される。これによって、出力端子Ｏｕｔから加算容量Ｃｓｕｍに蓄積された電荷に対応する信号を読み出し信号として出力することができる。
【００７９】
なお、複数行を同時選択して垂直信号の合成信号を得る場合には、各列の画素の最大輝度の信号が得られる。これに対し、複数列の同時選択によって水平方向の合成信号を得る場合には、各行の輝度の和の信号が得られる。
【００８０】
以上のような複数行の同時選択による垂直方向の合成信号の取得によって水平方向の輝度の分布を得、さらに複数列の同時選択によって水平方向の合成信号を各行毎に得て垂直方向の輝度の分布を得ることにより、例えば電子カメラその他の露光条件の高精度な設定を行なうことが可能になる。
【００８１】
図７は、本発明に係わる固体撮像装置を使用した電子カメラの構成例を示す。同図の電子カメラは、撮像レンズ６１と、本発明に係わる固体撮像装置６３と、信号処理回路６５と、例えばマイクロプロセッサにより構成される中央処理ユニット（ＣＰＵ）６７と、メモリ６９と、表示装置７１と、露出制御回路７３を備えている。
【００８２】
固体撮像装置６３は図１などによって説明した前記固体撮像装置でよい。メモリ６９はＣＰＵ６７の処理のためのＲＡＭおよびＲＯＭの他に、画像信号の記憶用として画像メモリ部を含んでいる。画像メモリ部は、種々のメモリ装置を使用でき、例えばフロッピーディスクドライブ、フラッシュカードメモリ、ハードディスクドライブ装置、ＩＣカードなど任意のものが使用できる。表示装置７１は液晶表示装置を使用することができ、該液晶表示装置の表示画素数は固体撮像装置６３の画素数より小さくてもよい。また、表示装置７１は電子カメラに内蔵してもよくあるいは外付けでもよい。なお、前述のメモリ６９における画像メモリも電子カメラに内蔵のものとすることもでき、あるいは外付けあるいは交換可能なものとすることができる。
【００８３】
このような電子カメラにおいては、撮像前の画像表示の際は、固体撮像装置６３によって間引き読み出しを行ない信号処理回路６５、ＣＰＵ６７などを介して表示装置７１において表示が行なわれる。この場合、表示装置７１の画素数が固体撮像装置６３の画素数より少ない場合に、間引き読み出しによって両者の整合を図ることができ、かつ低消費電力高速度の表示が行なわれる。また、露出制御回路７３によって撮像条件の設定を行なう場合にも、固体撮像装置６３によって間引き読み出しを行ない得られた画像信号を信号処理回路６５およびＣＰＵ６７などで処理して高速度の露出設定を行なうことができる。このような表示および露出条件の設定後、固体撮像装置６３は全画素読み出しを行ない信号処理回路６５、ＣＰＵ６７を介して得られた画像信号データをメモリ６９に記憶する。これにより、高解像度の撮像が行なわれる。
【００８４】
【発明の効果】
以上のように、本発明によれば、固体撮像装置と該固体撮像装置で得られた画像信号により表示を行なう表示装置との画素数が異なる場合にも、走査の無駄を発生させることはなく、高速かつ必要十分な画像品質でかつ低消費電力で表示のための画像信号を得ることが可能になる。
【００８５】
また、撮像前の撮像条件を設定するために固体撮像装置から得た画像信号を使用する場合にも、間引き読み出しを行なうことによって必要十分な信号を高速度かつ低消費電力で得ることが可能になる。したがって、撮像前の撮像条件の設定が迅速に行なわれ、所望の被写体を迅速に撮像することが可能になる。
【００８６】
また、シャッタ速度や絞りなどの露光条件の設定のためには、画面内でなるべく広範囲の画像情報を得ることが望ましいが、全画素を読み出す必要はなく、上述の画像表示用に読み出した１／４や１／１６に間引いた画像信号を使用することによって露光条件の設定に必要十分な情報を短時間で得ることができる。
【００８７】
さらに、部分的に所定の箇所を読み出し、間引き読み出しの情報と組み合わせることにより、部分読み出し部分に重点を置いた露光条件の設定なども可能になる。したがって、露光条件の設定に際しても自由度の高いより的確な設定が可能になる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係わる固体撮像装置の概略の構成を示すブロック図である。
【図２】図１の固体撮像装置の構成を１画素分の回路で詳細に示す部分的回路図である。
【図３】図１の固体撮像装置における水平および垂直選択回路の１ブロック分の構成を示す部分的回路図である。
【図４】図１の固体撮像装置における画素マトリクスの各画素の色配列の例を示す色配列図である。
【図５】本発明に係わる固体撮像装置の間引き読み出しの動作を説明するためのタイミングチャートである。
【図６】複数列の画素の信号を合成して読み出すために使用される加算回路の一例を示す概略的電気回路図である。
【図７】本発明に係わる固体撮像装置を使用した電子カメラの概略の構成を示すブロック図である。
【図８】従来の固体撮像装置の概略の構成を示す電気回路図である。
【符号の説明】
１  画素マトリクス
３  垂直シフトレジスタ
５  垂直選択回路
７  水平シフトレジスタ
９  水平選択回路
２１  画素
２２  読み出し回路
ＰＤ  フォトダイオード
ＱＴ  転送用スイッチ素子
ＱＡ，Ａ  増幅素子
ＱＲ  リセット用スイッチ素子
ＬＶ  垂直読み出しライン
ＣＣ  定電流源
ＢＡ  バッファアンプ
ＣＴ１，ＣＴ２  蓄積容量
Ｃｓｕｍ  加算容量
ＰＳ１，ＰＳ２，ＴＳ，ＲＣ，Ｈｉ，Ｓｓｕｍ  スイッチ素子
ＬＨ  水平読み出しライン
３１  第１のＡＮＤゲート群
３３  第２のＡＮＤゲート群
６１  撮像レンズ
６３  固体撮像装置
６５  信号処理回路
６７  中央処理ユニット（ＣＰＵ）
６９  メモリ
７１  表示装置
７３  露出制御回路
【図１】
0004178608.tif 000002
【図２】
0004178608.tif 000003
【図３】
0004178608.tif 000004
【図４】
0004178608.tif 000005
【図５】
0004178608.tif 000006
【図６】
0004178608.tif 000007
【図７】
0004178608.tif 000008
【図８】
0004178608.tif 000009