(57)【特許請求の範囲】
【請求項１】
埋設可能な装置に使用するための低電力整流回路（６０）であって、
ハーメチックシールされたケース（５４）；
前記ケース外部に配置されていて、外部から供給されたパルス電力信号を受け取る手段；
一対の外部入力ライン（ＬＩＮＥ１，ＬＩＮＥ２）であって、該ラインによって、パルス電力信号を受け取る前記手段から、前記ケース内に、前記外部から供給されたパルス電力信号が受け取られる、前記一対の外部入力ライン（ＬＩＮＥ１，ＬＩＮＥ２）；
一対の出力ライン（Ｖ＋，Ｖ−）であって、該ラインによって、動作電圧が利用可能とされる、前記一対の出力ライン（Ｖ＋，Ｖ−）；
前記ケース内のＮ−ＭＯＳ及びＰ−ＭＯＳ電界効果トランジスタ（ＦＥＴ）スイッチ（Ｍ１−Ｍ４）であって、前記外部から供給されたパルス電力信号の正及び負のパルスと同期して、前記一対の入力ライン（ＬＩＮＥ１，ＬＩＮＥ２）の内の適当なものを前記一対の出力ライン（Ｖ＋，Ｖ−）の適当なものに自動的に接続する前記Ｎ−ＭＯＳ及びＰ−ＭＯＳ電界効果トランジスタ（ＦＥＴ）スイッチ（Ｍ１−Ｍ４）；及び
前記一対の出力ライン間に接続されたフィルタコンデンサ（Ｃ１）を備える低電力整流回路（６０）。
【請求項２】
外部から供給されたパルス電力信号を受け取る前記手段が、高周波ＡＣ信号と誘導的に結合することによって、前記入力ラインにパルス電力信号を発生する請求項１記載の低電力整流回路（６０）。
【請求項３】
前記Ｎ−ＭＯＳ及びＰ−ＭＯＳ電界効果トランジスタ（ＦＥＴ）スイッチが、
オンにされた時に、第１入力ライン（ＬＩＮＥ１）を第１出力ライン（Ｖ＋）に接続する第１Ｐ−ＭＯＳ ＦＥＴ（Ｍ１）；
オンにされた時に、第２入力ライン（ＬＩＮＥ２）を第１出力ライン（Ｖ＋）に接続する第２Ｐ−ＭＯＳ ＦＥＴ（Ｍ２）；
オンにされた時に、第１入力ライン（ＬＩＮＥ１）を第２出力ライン（Ｖ−）に接続する第１Ｎ−ＭＯＳ ＦＥＴ（Ｍ３）；
オンにされた時に、第２入力ライン（ＬＩＮＥ２）を第２出力ライン（Ｖ−）に接続する第２Ｎ−ＭＯＳ ＦＥＴ（Ｍ４）；及び
第１入力ライン上のパルス電力信号内に第２入力ラインに対して正のパルスが存在する時に、第１Ｐ−ＭＯＳ ＦＥＴ（Ｍ１）をオンにし、第２Ｎ−ＭＯＳ ＦＥＴ（Ｍ４）をオンにし、第２Ｐ−ＭＯＳ ＦＥＴ（Ｍ２）をオフに維持し、且つ第１Ｎ−ＭＯＳ ＦＥＴ（Ｍ３）をオフに維持し、第１入力ライン上のパルス電力信号内に第２入力ラインに対して負のパルスが存在する時に、第２Ｐ−ＭＯＳ ＦＥＴ（Ｍ２）をオンにし、第１Ｎ−ＭＯＳ ＦＥＴ（Ｍ３）をオンにし、第１Ｐ−ＭＯＳ ＦＥＴ（Ｍ１）をオフに維持し、且つ第２Ｎ−ＭＯＳ ＦＥＴ（Ｍ４）をオフに維持する検出回路とを備える請求項１または２記載の低電力整流回路（６０）。
【請求項４】
前記検出回路が、
第１入力ライン上のパルス電力信号内の第２入力ラインに対して正のパルスが第１の閾値を越えるのに応答して、第１Ｐ−ＭＯＳ ＦＥＴ（Ｍ１）をオンにし、第１入力ライン上のパルス電力信号内の第２入力ラインに対して負のパルスが第２の閾値を越えるのに応答して、第１Ｎ−ＭＯＳ ＦＥＴ（Ｍ３）をオンにする、第１検出回路と、
第２入力ライン上のパルス電力信号内の第１入力ラインに対して正のパルスが第１の閾値を越えるのに応答して、第２Ｐ−ＭＯＳ ＦＥＴ（Ｍ２）をオンにし、第２入力ライン上のパルス電力信号内の第１入力ラインに対して負のパルスが第２の閾値を越えるのに応答して、第２Ｎ−ＭＯＳ ＦＥＴ（Ｍ４）をオンにする、第２検出回路とを備える請求項３記載の低電力整流回路（６０）。
【請求項５】
前記検出回路が、
第１入力ライン上のパルス電力信号内に、第１の閾値を越える振幅を有する第２入力ラインに対して正のパルスが存在する時のみ、第１Ｐ−ＭＯＳ ＦＥＴ（Ｍ１）をオンにする第１検出回路（１２８）；
第２入力ライン上のパルス電力信号内に、第１の閾値を越える振幅を有する第１入力ラインに対して正のパルスが存在する時のみ、第２Ｐ−ＭＯＳ ＦＥＴ（Ｍ２）をオンにする第２検出回路（１３０）；
第１入力ライン上のパルス電力信号内に、第２の閾値を越える負の振幅を有する第２入力ラインに対して負のパルスが存在する時のみ、第１Ｎ−ＭＯＳ ＦＥＴ（Ｍ３）をオンにする第３検出回路（１３２）；及び
第２入力ライン上のパルス電力信号内に、第２の閾値を越える負の振幅を有する第１入力ラインに対して負のパルスが存在する時のみ、第２Ｎ−ＭＯＳ ＦＥＴ（Ｍ４）をオンにする第４検出回路（１３４）、を備える請求項３記載の低電力整流回路（６０）。
【請求項６】
前記第１、第２、第３及び第４検出回路（１２８，１３０，１３２，１３４）の各々が、前記一対の入力ライン（ＬＩＮＥ１，ＬＩＮＥ２）上に存在するパルス電力信号のパルスがバイアス基準電圧よりも大きい振幅を有する時のみ、ＯＮにバイアスされる検出回路として接続される相補型Ｎ−ＭＯＳ及びＰ−ＭＯＳトランジスタ対を備える請求項５記載の低電力整流回路（６０）。
【請求項７】
前記検出回路（１２８，１３０，１３２，１３４）の各々の相補型Ｎ−ＭＯＳ及びＰ−ＭＯＳトランジスタ対（Ｍ１３−Ｍ２０）が、Ｐ−ＭＯＳトランジスタ（Ｍ１４，Ｍ１６，Ｍ１８，Ｍ２０）のゲート端子に接続された第１バイアス基準電圧（ＢＩＡＳ−Ｐ）と、Ｎ−ＭＯＳトランジスタ（Ｍ１３，Ｍ１５，Ｍ１７，Ｍ１９）のゲート端子に接続された第２バイアス基準電圧（ＢＩＡＳ−Ｎ）を有する請求項６記載の低電力整流回路（６０）。
【請求項８】
前記第１及び第２バイアス基準電圧（ＢＩＡＳ−Ｐ,ＢＩＡＳ−Ｎ）を発生するバイアス発生回路（１３６）を更に備え、このバイアス発生回路が、第１及び第２バイアス基準電圧を、電力信号が前記一対の入力ライン（ＬＩＮＥ１，ＬＩＮＥ２）上に存在する時は、動作レベルに、そして電力信号が前記一対の入力ラインに存在しない時は、低電力スタンバイレベルに動的に設定する手段を含む請求項７記載の低電力整流回路（６０）。
【請求項９】
前記検出回路（１２８、１３０，１３２，１３４）の各々と、この検出回路によって制御される対応する第１及び第２Ｐ−ＭＯＳ及び第１及び第２Ｎ−ＭＯＳ ＦＥＴスイッチ（Ｍ１−Ｍ４）との間に介在された相補型Ｎ−ＭＯＳ及びＰ−ＭＯＳインバータ回路(Ｍ５＋Ｍ９，Ｍ７＋Ｍ１１，Ｍ６＋Ｍ１０，Ｍ８＋Ｍ１２）を更に備える請求項７記載の低電力整流回路（６０）。
【請求項１０】
動作電圧が前記一対の出力ライン（Ｖ＋，Ｖ−）間に接続されたフィルタコンデンサ（Ｃ１）に存在しない或る時に、前記フィルタコンデンサに電圧を供給するためのスタートアップ手段（Ｑ１，Ｑ２，Ｄ１，Ｄ２）を更に備える請求項１記載の低電力整流回路（６０）。
【請求項１１】
前記スタートアップ手段が、Ｎ−ＭＯＳ ＦＥＴスイッチ(Ｍ３，Ｍ４)内の寄生ダイオード（Ｄ１，Ｄ２）、及びＰ−ＭＯＳ ＦＥＴスイッチ(Ｍ１，Ｍ２)内の寄生ＰＮＰバイポーラトランジスタ（Ｑ１，Ｑ２）を備え、これら寄生ダイオード及びトランジスタが、一対の入力ライン（ＬＩＮＥ１，ＬＩＮＥ２）上の初期電力信号によって十分に順方向にバイアスされ、初期電力信号から導かれる初期動作電圧によって前記フィルタコンデンサ（Ｃ１）が蓄電される請求項１０記載の低電力整流回路（６０）。
【請求項１２】
前記パルス電力信号が、二相パルスのパルストレインから成り、このパルストレインの各二相パルスが負のパルス及び正のパルスを有している請求項１記載の低電力整流回路（６０）。
【請求項１３】
前記パルストレイン内の二相パルスの周波数は、毎秒１０乃至５００，０００二相パルスの範囲にあり、各二相パルス内の各正及び負のパルスが約１乃至３マイクロ秒のパルス幅を有している請求項１２記載の低電力整流回路（６０）。
【請求項１４】
前記第１（Ｍ１）、第２（Ｍ２）、第３（Ｍ３）及び第４（Ｍ４）スイッチ及び対応する検出回路（１２８,１３０，１３２,１３４）の全てが、単一の集積回路の一部である請求項５記載の低電力整流回路（６０）。
【請求項１５】
前記バイアス発生回路（１３６）が、第１電圧レール（Ｖ＋）上で検出された前記フィルタコンデンサ（Ｃ１）上に存在する電圧より低い固定された値の第１バイアス信号（ＢＩＡＳ−Ｐ）を発生し、第１検出回路（１２８）は、第１入力ライン上の入力電圧信号が第１バイアス信号を越す時のみ、第１スイッチ（Ｍ１）を閉じ、第１入力ライン(ＬＩＮＥ１）を第１電圧レール（Ｖ＋）に接続する請求項８記載の低電力整流回路（６０）。
【請求項１６】
第２検出回路（１３０）は、第１入力ライン上の入力電圧信号が第２入力ラインに対して第１バイアス信号（ＢＩＡＳ−Ｐ)よりも高い正の電圧である時のみ、第２スイッチ（Ｍ２）を閉じ、第２入力ライン（ＬＩＮＥ２）を第１電圧レール（Ｖ＋）に接続する請求項１５記載の低電力整流回路（６０）。
【請求項１７】
前記バイアス発生回路（１３６）は、第１入力ライン（ＬＩＮＥ１）上の入力電圧信号が、第２入力ライン（ＬＩＮＥ２）に対して正の電圧である時は常に、第１バイアス信号（ＢＩＡＳ−Ｐ）を第１の値から第２の値に動的に変化するための手段（Ｍ２１−Ｍ２７）を有する請求項１６記載の低電力整流回路（６０）。
【請求項１８】
前記バイアス発生回路（１３６）が、第１電圧レール（Ｖ＋）に対して第２電圧レール（Ｖ−）で検知されたフィルタコンデンサ（Ｃ１）に存在する負の電圧よりも高い固定された値の第２バイアス信号（ＢＩＡＳ−Ｎ）を発生し、第３検出回路（１３２）が、第２電圧ラインに対して第１入力ライン上の入力電圧信号が第２バイアス信号よりも低い負の電圧である時のみ、第３スイッチ（Ｍ３）を閉じて第１入力ライン（ＬＩＮＥ１）を第２電圧レール（Ｖ−）に接続する請求項８記載の低電力整流回路（６０）。
【請求項１９】
前記第４検出回路（１３４）は、第１入力ラインに対して第２入力ライン上の入力電圧信号が第２バイアス信号（ＢＩＡＳ−Ｎ）よりも低い負の電圧である時のみ、第４スイッチ（Ｍ４）を閉じて、第２入力ライン（ＬＩＮＥ２）を第２電圧レール（Ｖ−）に接続する請求項１８記載の低電力整流回路（６０）。
【請求項２０】
前記バイアス発生回路（１３６）は、第１入力ライン(ＬＩＮＥ１)上の入力電圧信号が、第２入力ライン（ＬＩＮＥ２）に対して負の電圧である時は常に、第２バイアス信号（ＢＩＡＳ−Ｎ）を第１の値から第２の値に動的に変化するための手段（Ｍ２１−Ｍ２７）を含む請求項１９記載の低電力整流回路（６０）。
【請求項２１】
前記フィルタコンデンサ（Ｃ１）から動作電圧を得る検出回路であって、前記ハーメチックシールされたケース内にある前記検出回路を更に備える請求項１記載の低電力整流回路（６０）。
【請求項２２】
埋設可能な装置であって、
ハーメチックシールされたケース（５４）；
前記ケース外部に配置されていて、外部から供給されたパルス電力信号を受け取る手段；
前記外部から供給されたパルス電力信号を前記ハーメチックシールされたケース内へ結合するための手段；
前記ケース内にあって、前記外部から供給されたパルス電力信号を整流し、これから動作電圧を発生する整流回路（６０）；および
前記ハーメチックシールされたケース内にあって、前記動作電圧によって、特定の機能を達成する電気回路を備え、
前記整流回路が、
一対の外部入力ライン（ＬＩＮＥ１，ＬＩＮＥ２）であって、該ラインによって、前記外部から供給されたパルス電力信号が受け取られる、前記一対の外部入力ライン（ＬＩＮＥ１，ＬＩＮＥ２）；
一対の出力ライン（Ｖ＋，Ｖ−）であって、該ラインによって、動作電圧が利用可能とされる、前記一対の出力ライン（Ｖ＋，Ｖ−）；
Ｎ−ＭＯＳ及びＰ−ＭＯＳ電界効果トランジスタ（ＦＥＴ）スイッチ（Ｍ１−Ｍ４）であって、前記外部から供給されたパルス電力信号の正及び負のパルスと同期して、前記一対の入力ライン（ＬＩＮＥ１，ＬＩＮＥ２）の内の適当なものを前記一対の出力ライン（Ｖ＋，Ｖ−）の適当なものに自動的に接続する前記Ｎ−ＭＯＳ及びＰ−ＭＯＳ電界効果トランジスタ（ＦＥＴ）スイッチ（Ｍ１−Ｍ４）、及び
前記一対の出力ライン間に接続されたフィルタコンデンサ（Ｃ１）を備える埋設可能な装置。
【請求項２３】
前記Ｎ−ＭＯＳ及びＰ−ＭＯＳ 電界効果トランジスタ（ＦＥＴ）スイッチが、
オンにされた時に、第１入力ライン（ＬＩＮＥ１）を第１出力ライン（Ｖ＋）に接続する第１Ｐ−ＭＯＳ ＦＥＴ（Ｍ１）；
オンにされた時に、第２入力ライン（ＬＩＮＥ２）を第１出力ライン（Ｖ＋）に接続する第２Ｐ−ＭＯＳ ＦＥＴ（Ｍ２）；
オンにされた時に、第１入力ライン（ＬＩＮＥ１）を第２出力ライン（Ｖ−）に接続する第１Ｎ−ＭＯＳ ＦＥＴ（Ｍ３）；
オンにされた時に、第２入力ライン（ＬＩＮＥ２）を第２出力ライン（Ｖ−）に接続する第２Ｎ−ＭＯＳ ＦＥＴ（Ｍ４）；
第２入力ラインに対する第１入力ライン上の電力信号が、第１の閾値を越える正の振幅を有する時のみ、第１Ｐ−ＭＯＳ ＦＥＴスイッチ（Ｍ１）をオンにする第１検出回路（１２８）；
第１入力ラインに対する第２入力ライン上の電力信号が、第１の閾値を越える正の振幅を有する時のみ、第２Ｐ−ＭＯＳ ＦＥＴスイッチ（Ｍ２）をオンにする第２検出回路（１３０）；
第２入力ラインに対する第１入力ライン上の電力信号が、第２の閾値を越える負の振幅を有する時のみ、第１Ｎ−ＭＯＳ ＦＥＴスイッチ（Ｍ３）をオンにする第３検出回路（１３２）；
第１入力ラインに対する第２入力ライン上の電力信号が、第２の閾値を越える負の振幅を有する時のみ、第２Ｎ−ＭＯＳ ＦＥＴスイッチ（Ｍ４）をオンにする第４検出回路（１３４）；を含む請求項２２記載の埋設可能な装置。
【請求項２４】
前記第１（１２８）、第２（１３０）、第３（１３２）、及び第４（１３４）の検出回路の各々が、バイアス基準電圧よりも大きい電力信号が前記一対の入力ライン（ＬＩＮＥ１，ＬＩＮＥ２）上に存在する時のみバイアスされる検出回路として接続された相補型Ｎ−ＭＯＳ及びＰ−ＭＯＳトランジスタ対（Ｍ１３−Ｍ２０）を含む請求項２３記載の埋設可能な装置。
【請求項２５】
前記検出回路（１２８，１３０，１３２，１３４）の各々の相補型Ｎ−ＭＯＳ及びＰ−ＭＯＳトランジスタ対が、Ｐ−ＭＯＳトランジスタ（Ｍ１４，Ｍ１６，Ｍ１８，Ｍ２０）のゲート端子に接続された第１バイアス基準電圧（ＢＩＡＳ−Ｐ）、及びＮ−ＭＯＳトランジスタ（Ｍ１３，Ｍ１５，Ｍ１７，Ｍ１９）のゲート端子に接続された第２バイアス基準電圧（ＢＩＡＳ−Ｎ）を有する請求項２４記載の埋設可能な装置。
【請求項２６】
前記第１及び第２基準電圧（ＢＩＡＳ−Ｐ，ＢＩＡＳ−Ｎ）を発生するバイアス発生回路（１３６）を更に備え、前記バイアス発生回路が、前記第１及び第２基準電圧を、電力信号が前記一対の入力ライン（ＬＩＮＥ１，ＬＩＮＥ２）に存在する時に、動作レベルに、そして電力信号が前記一対の入力ライン上に存在しない時に、低電力スタンバイレベルに動的に設定するための手段（Ｍ２１−Ｍ２７)を含む請求項２５記載の埋設可能な装置。
【請求項２７】
前記検出回路（１２８，１３０，１３２，１３４）の各々と検出回路によって制御される対応する第１及び第２Ｐ−ＭＯＳ及び第１及び第２Ｎ−ＭＯＳ ＦＥＴスイッチ（Ｍ１−Ｍ４）との間に介在された相補型Ｎ−ＭＯＳ及びＰ−ＭＯＳインバータ回路（Ｍ５＋Ｍ９,Ｍ６＋Ｍ１０，Ｍ７＋Ｍ１１，Ｍ８＋Ｍ１２)を含む請求項２４記載の埋設可能な装置。
【請求項２８】
動作電圧が前記フィルタコンデンサに存在しない或る時に、前記一対の出力ライン（Ｖ＋，Ｖ−）の間に接続された前記フィルタコンデンサ（Ｃ１）に電圧を供給するためのスタートアップ手段を更に含む請求項２２記載の埋設可能な装置。
【請求項２９】
前記スタートアップ手段が、Ｎ−ＭＯＳ ＦＥＴスイッチ（Ｍ３−Ｍ４）内の寄生ダイオード（Ｄ１，Ｄ２）、及びＰ−ＭＯＳ ＦＥＴスイッチ（Ｍ１，Ｍ２）内の寄生ＰＮＰバイポーラトランジスタ（Ｑ１，Ｑ２）を含み、これら寄生ダイオード及びトランジスタが、一対の入力ライン（ＬＩＮＥ１，ＬＩＮＥ２）上の初期電力信号によって十分に順方向にバイアスされ、初期電力信号から導かれる初期動作電圧によって前記フィルタコンデンサ（Ｃ１）が蓄電される請求項２８記載の埋設可能な装置。
【請求項３０】
前記電気回路が、
外部入力ラインの対（ＬＩＮＥ１，ＬＩＮＥ２）上のデータを受け取り且つ該対上にデータを送信するように適合されたセンサー回路（５２）を更に備え、前記データが前記電力信号でもある請求項２２乃至２９何れか記載の埋設可能な装置。
【請求項３１】
前記センサー回路(５２)が、二相パルスでデータの送受信を行うように適合されている請求項３０記載の埋設可能な装置。
【発明の詳細な説明】
【０００１】
【発明の技術分野】
本発明は、埋設可能な医療装置に関し、特に詳細には、埋設可能なセンサー又は同様の装置内で使用することができ、且つ低レベルパルス又はａｃ信号をこの様な信号に含まれるエネルギーが、埋設可能な装置の他の回路のための動作電力を提供するｄｃ電位に変換できる様に整流する極低電力整流回路に関係する。
【０００２】
【発明の背景】
埋設可能な医療装置分野において、所望の医療機能を達成する様に構成された、医療装置が、患者のために必要とされる所望の機能が実現出来る様に、患者の生体組織内に埋設される。埋設可能なペースメーカ、蝸牛刺激器、筋肉刺激器、グルコースセンサー等の埋設可能な医療装置の数々の例が、この分野で知られている。
【０００３】
或る埋設可能な医療装置は、検知機能、即ち、特定のパラメータ、例えば、患者の血液又は組織内の特定の物質の量を検知し、且つ検知された物質の量又は濃度レベルを示す電気信号を発生する様に構成されている。この様な電気信号は次に、埋設しても良いし、埋設しなくても良い好適なコントローラに接続される。このコントローラは、或る意味で検知された情報に応答して、医療装置がその意図された機能、例えば、検知された物資の測定を表示及び／又は記録することを達成することを可能にする。検知機能を達成する埋設可能な医療装置の例が、例えば、米国特許第４，６７１，２８８号に示されている。
【０００４】
近年、医療装置がより有益になり且つ数が増えるにつれて、装置の所望の機能を大量の電力（埋設される装置では、この電力は通常制限されている）の消費無しに実行することができるようにする、この様な装置に接続されるか又は内部に含まれる極低電力センサーを提供することの継続的な要求が存在する。
【０００５】
高周波ａｃ信号を埋設された医療装置に誘導的に結合して、動作電力を装置の回路に提供することはこの分野で知られている。埋設された装置内に一旦受け入れられると、整流回路、典型的には、半導体ダイオードによって実現される単純全波又は半波整流回路が、整流機能を提供するのに使用される。不幸にもこのことが行われると、大きな信号損失、即ち、0.７ボルトが半導体ダイオードを横切って発生する。１ボルト又は２ボルトのみの低いレベルの入力に対しては、整流器の効率を相当低下することか認められる。
【０００６】
近年発展された極低電力埋設可能な装置及びセンサーにとって、例えば、２乃至３ボルトの低い動作電力が、全体の動作電力を低く保つために好ましい。不幸にも、この様な低い動作電圧が使用されると、0.７ボルトのダイオード電圧降下は、全電圧のかなりの部分を表し、従って、極めて非効率的な電圧整流又は変換プロセスが結果される。非効率的な電圧変換は、逆に、入力電力を増大することに直接意味し、増大された入力電力は低電力装置の総合設計目標を達成不可能にする。従って、必要とされることは、低振幅交番入力信号を低出力動作電圧に効率的に変換する低電力整流回路である。
【０００７】
更に、通常のプロセス技術を使用してでは、ＣＭＯＳまたはバイポーラチップ上にダイオード形態のブリッジ整流子を製造することは常には可能ではない。チップの基板でない正のレール又は正の電力供給と良好な接続を行うことが特に困難である。従って、問題のあるダイオードを使用することを大体において避ける低電力整流回路がこの分野で必要とされている。
【０００８】
ダイオードの代わりに、スイッチを整流回路内で使用することができる。この様なスイッチは、例えば、５０mVのオーダの、極めて低いターンオン電圧を示す様に構成することができる。不利益にも、この様なスイッチング回路が動作する以前に、所望の動作に対してスイッチをバイアスする（動作電圧を与える）ことができる既に利用可能動作電位（供給電圧）が存在する必要がある。多くの埋設可能なセンサー応用においては、整流回路が入力電力信号を整流する様な時までに、動作電位が存在しない。従って、整流は、動作電位が存在するまで、発生せず、動作電位は、整流が生じる迄動作電位が存在することが出来ず、全く行き詰まってしまう。
【０００９】
従って、重大な改良が、入力ａｃ又はパルス信号によって電力供給される埋設可能なセンサーの様な、低電力埋設可能な装置内で使用される整流回路において必要であることは明白である。
【００１０】
【発明の要約】
本発明は相補型Ｐ−ＭＯＳ及びＮ−ＭＯＳ（ＣＭＯＳ）ＦＥＴスイッチを使用して実現される極電力整流回路を提供することによって、上述及び他の要求を処理する。ＦＥＴスイッチは、所望の整流機能を提供するために、適時に制御回路によってオン又はオフにされる。制御回路は整流回路の集積部分を形成し、殆ど電力を消費しない。
【００１１】
本発明の一側面に従うと、寄生ダイオード及びトランジスタは制御／整理回路の集積部分を形成する。この様な寄生要素は、通常、集積回路で問題とされるのであるが、入力信号が最初に受け入れられる時、即ち、供給電圧が依然として存在しない時に、入力電力信号に応答して、これを整流し、ＣＭＯＳ  ＦＥＴスイッチにスタートアップ動作電圧を提供し、スイッチが、意図された整流機能を達成することを開始できる様にする。
【００１２】
本発明の他の側面に従って、整流回路の電力消費を最小レベルに保つように入力パルス電力信号によって適当な時間に制御回路で、ＣＭＯＳ  ＦＥＴスイッチは自動的にＯＮ及びＯＦＦにスイッチされる。より詳細には、入力パルスの存在しない際、即ち、（デューティーサイクルの観点から、トータル時間の相当部分を表している）パルス間時間に、整流回路は極小静的バイアス電流によってバイアスされるが、入力パルスの存在する際、即ち、（デューティーサイクルの観点から、トータル時間の極めて小さい部分を表している）パルスが実際に受信されている時、比較的相当大きい動的バイアス電流がトリガーされる。この仕方で、バイアス電流に２つのレベルを使用すると、所望の整流機能が自動的に実行される時に、ＣＭＯＳ  ＦＥＴスイッチの高い動作効率が可能となる。
【００１３】
本発明の更に別の側面に従うと、低電力整流回路は、（例えば、電極、接続端子、及び／又は体液又は組織と接触する必要があるセンサー材料を含む）ハーメチックシールされていない部分と、（本発明の整流回路を含み、ハーメチックシールされていない部分を管理し、監視し、及び／又は制御する電気回路を含む）ハーメチックシールされた部分の両方を含む埋設可能なセンサーのハーメチックシールされた部分内に含まれることができる。端子の第１の対がハーメチックシールされていない部分の一部分として含まれ、埋設可能なセンサーが、２つのみの導体を含み、一方の導体が各端子に接続されている接続バスを介して埋設可能な医療装置に接続するための入力／出力端子として機能する。動作電力及び制御データの両方が、２導体バスを介して医療装置からセンサーに送信される。検知されたデータが同じ２導体バスを介して埋設可能なセンサーから医療装置へ送信される。端子の第１の対（又は端子の第１の対に電気的に接続された端子の第２の対）は、1997年12月9日付け米国出願番号08/928,867（代理人整理番号５６２８７）でDAISY-CHAINABLE SENSORS AND STIMILATORS FOR IMPLANTATION IN LIVING TISSUE と題される本出願人の同時継続出願に開示されるデイジーチェイン流で、追加の埋設可能なセンサーを接続バスに取り付けるための接続端子として機能することができる。
【００１４】
従って、本発明の特徴は、例えば、５０mVのオーダの極低ターンオン電圧を示し、且つ事前に蓄電された動作電圧が存在しない時でさえ、入力ａｃ又はパルス電力信号からスタートアップ及び動作することが出来る埋設可能なグルコースセンサーな様な埋設可能なセンサー又は他の装置内で使用するための極低電力の、埋設可能な、スイッチ整流回路を提供することにある。
【００１５】
本発明の他の特徴は、埋設可能な医療装置又は他の低電力装置と伴に使用するための極低ターンオン電圧を示し高効率スイッチ整流回路を提供することにある。
【００１６】
本発明の更なる特徴は、自己スタート、即ち、動作電圧が現在存在しない時でも、二相パルスのパルストレインの様な、入力ａｃ又はパルス電力信号に応答する低電力整流回路を提供することにある。
【００１７】
本発明の追加的な特徴は、入力ａｃ信号の関数として、適当な時間に整流スイッチをＯＮ及びＯＦＦに切り替えるために、全ての必要な制御信号を自己発生する低電力整流回路を提供することにある。
【００１８】
本発明の更に追加的な特徴は、回路が動作する時間の大部分で、極低静的バイアス電流を使用して動作し、入力パルスが存在する時間中により大きい動的バイアス電流を自動的にトリガーし、デューティーサイクルの観点からの動的バイアス電流は全動作時間の小さい部分に対してだけ通常存在する低電力整流回路を提供することにある。
【００１９】
以下の説明は、本発明を実施するために現在考えられている最善の方法である。この説明は、限定的なものではなく、単に本発明の一般的概念を説明する目的にすぎない。本発明の範疇は、請求の範囲を参照して決定される。
【００２０】
本発明はきわめて低電力で、高い効率性を持つ、埋設可能医療装置や他の電子装置での使用に特に適している整流回路に関するものであり、動作電力は受信された低レベルａｃ又はパルス信号から得られ、装置の電力消費はできる限り最低限に抑えられる。該整流回路の説明は、以下に図９乃至１３を参照してより詳細に説明される。
【００２１】
本発明により供給される整流回路は、図１乃至８を参照して説明されている種類の埋設可能センサー内での使用に特に適している。しかしながら、本発明は、図１乃至８を参照して説明されている種類のセンサー内での使用に限定されないことが理解されるべきであり、むしろ図１乃至８を参照して説明されている種類のセンサー及びセンサー・システムは、該整流回路を使用するために現在考えられている最善の方法を表しているにすぎない。
【００２２】
ここに説明されている整流回路の顕著な特徴を評価し、理解するために、図１乃至８に図示されているセンサー及びセンサー・システムを完全に理解する必要はない。しかしながら、該センサー及びセンサー・システムを全体的に理解することは、本発明が使用される方法に関連する有用な背景情報を供給するかもしれないので、あるいは、本発明のある実施例が図１乃至８に説明されている種類のセンサー内で使用される、以下図９乃至１３で説明された整流回路を具備するので、ここでは図１乃至８を一通り説明するにとどめる。図１乃至８の各々のより完全な説明は、ここに参照文献として採用されている出願人の同時係属中特許出願、生体組織への埋設のためのデイジーチェーン接続センサー及び刺激器、米国出願番号08/928,867、出願日１９９７年９月１２日（代理人整理番号５６２８７）に記載されている。
好ましい埋設可能センサーの概観
図１を参照すると、複数のセンサー１２ａ、１２ｂ、．．． １２ｎ、あるいは他の埋設可能装置が、たった二つの共通導体１４及び１６を用いて、コントローラ（図１には示されていない）と同様に、互いに接続されている。二つの導体１４及び１６は、一般的には２導体接続「バス」と称され、装置１２ａ、１２ｂ、．．．１２ｎからコントローラに転送されるデータ信号に対する共通信号及び戻り線路を供給するのと同様に、コントローラから装置１２ａ、１２ｂ、．．．１２ｎに送信されるデータ信号及び電力信号に、共通信号及び戻り線路を供給する。
【００２３】
図２は、埋設可能センサー／刺激器１８ａが遠隔コントローラ２０及び他の埋設可能装置１８ｂ、．．．１８ｎに、直列に又はデイジーチェーンでどのように接続されるのかを図示している。図２が示すように、装置１８ａは、接続バスの二つの導体１４'及び１６'によってコントローラ２０に接続されており、それらは装置１８ａの隣接面（すなわち、コントローラ２０に最も近接した面）にある第一の一対のパッド、すなわちターミナル１３及び１５に接着されている。他の一対のパッド、すなわちターミナル１７及び１９は、装置１８ａの遠位面（すなわち、コントローラ２０から最も遠い面）に沿って位置している。遠位パッド１７は、装置１８ａにある回路２１を通って、隣接パッド１３に電子的に接続されている。同様に、遠位パッド１９は、装置１８ａに含まれる回路２１を通って、隣接パッド１５に電子的に接続されている。二つの追加の導体１４''及び１６''は、装置１８ａの遠位パッド１７及び１９を、デイジーチェーンで接続された隣の装置１８ｂの対応する隣接パッド１３'及び１５'に接続するために使用される。このようにして、所望の数の装置が、たった二つの導体を用いてコントローラ２０に直列に接続されてもよい。
【００２４】
図１又は２に示されたデイジーチェーン接続センサー１２又は１８に関する数多くの異なる出願が存在する。通常、センサー１２又は１８は埋設されると、生体組織あるいは液体に見られる一つ以上の生体パラメータあるいは生体物質、例えばグルコース・レベル、血液ペーハー、酸素、温度等を感知するよう設計されている。この測定は、患者の状態に関する重要な情報を供給することができる。
【００２５】
次に図３Ａ、３Ｂ、３Ｃ、及び３Ｄを参照すると、本発明での使用に適している種類の、典型的な埋設可能センサー装置３０の透視分解図（図３Ａ）、側面断面図（図３Ｂ）、上部断面図（図３Ｃ）、及び末端断面図（図３Ｄ）が個別に示されている。図３Ａに最も良く示されているが、センサー装置３０は通常、集積回路（ＩＣ）３８及び他の構成要素、例えばコンデンサ４０が搭載されているキャリア又は基板３６を含む。ある実施例においては、キャリア又は基板３６は、ＩＣ３８が組み立てられている基板を実際に含んでいてもよいが、以下に説明する目的のため、個別の基板又はキャリア３６は、ハイブリッド回路を形成するためにそこに搭載されている様々な回路構成要素とともに使用されることが前提となる。所望の感知（又は他の）機能を実行するハイブリッド回路を形成するためのＩＣ３０、コンデンサ４０、及び他の構成要素と相互接続するために、キャリア又は基板は、エッチングされ、あるいは設置された導電配線基板を具備する。
【００２６】
ハイブリッド回路のすべての構成要素は、基板３６に埋め込まれたふた又はカバー４２によって形成される空洞内にハーメチックシールされている。隣接パッド、すなわちターミナル１３及び１５は、遠位パッド、すなわちターミナル１７及び１９と同様に、ハイブリッド回路のハーメチックシールされた部分の外側にある。しかしながら、これらの隣接パッド及び遠位パッドは、適切なフィードスルー接続を介して、ハーメチックシールされた部分内の回路に電子的に接続されている。このフィードスルー接続をする一つの方法は、同時係属中の特許出願に開示されているはしご段方式（縦部分及び横部分の両方を含む）で、キャリア又は基板を通過するフィードスルー接続を使用することである。前記同時係属中の特許出願は、出願番号０８／５１５，５５９号、出願日１９９５年８月１６日、発明の名称「埋設可能電子装置に使用するためのハーメチックシールされた電子フィードスルー」であり、該出願は本出願と同じ譲受人に譲渡され、ここに参照文献として採用されている。
【００２７】
ハイブリッド電子回路の反対側にあるキャリア又は基板には、適切な電気化学センサー４４又は他の所望の種類のセンサーあるいは刺激器が形成され、又は存在する。使用されるであろう種類の電気化学センサーは、例えば、ここに参照文献として採用されているアメリカ合衆国特許５，４９７，７７２号の、特に図２Ａ、２Ｂ、２Ｃ、３、４Ａ及び４Ｂにおいて説明されている酵素電極センサーである。
【００２８】
本発明の目的のためには、センサー４４の詳細な性質、又は装置３０で使用される他の構成要素は重要ではない。重要なことは、センサー又は他の構成要素が、その動作電力を、入力するパルス信号又はａｃ信号から抽出することである。
【００２９】
基板又はキャリア３６のハイブリッド回路側（図３Ｂ又は図３Ｄにおいて装置３０が向いている方向からみて上部であり、その上部は装置のハーメチックシールされた部分を含む）と、装置３０のセンサー側（図３Ｂ又は３Ｄにおいて下部である）との間の信号通信は、装置３０のハイブリッド（上部）側から基板又はキャリアを通って徐々に通過する適切なハーメチックシールされたフィードスルーによる方法で、例えば上述されている特許出願０８／５１５，５５９号に説明されている方法で達成される。
【００３０】
図２に示されている構成は、図４に示されているように、単一のリード線３２を形成するようにいくつかの埋設可能な装置がデイジーチェーンで接続される場合に、特に適している。図４に見られるように、三つのセンサータイプの装置３０ａ、３０ｂ、及び３０ｃは、リード線部分４６ａ、４６ｂ、及び４６ｃを介して互いに接続されている。リード線部分４６ａ、４６ｂ、及び４６ｃの各々は、二つの導体１４、１６、を含み、適切な方法で、例えば二つの導体がらせん状にリード線部分に巻きつけられたり、リード線業界では周知のように、らせん状の巻きつきがシリコンゴムの鞘に覆われたりする方法で、構築されてもよい。遠位キャップ３４は、末端の遠位パッド又はリード線３２の最も遠位の装置３０ｃを覆っている。
【００３１】
本発明の低電力整流回路は、埋設可能装置３０の「ハイブリッド回路部分」として上述されているものに含まれている、又はその一部として含まれている電子回路の一部に含まれてもよい。通常、該電子回路によって、埋設可能装置３０は他の類似した埋設可能装置とデイジーチェーンで接続されることができるが、さらに、各個別の装置が単一のコントローラ２０から個別にアドレス指定され、制御され、かつ監視されることもできる。特に、本発明の整流回路は、低レベル入力ａｃ信号、例えばコントローラ２０によって生成される二相パルス列を、装置に含まれる回路に動作電圧を供給する適切な動作電位に効率良く整流する。
【００３２】
装置３０のハーメチックシールされた部分に含まれる回路は、多くのかつ様々な形態を取ってよい。図５Ａ、５Ｂ、及び５Ｃは、三つの変形を示している。図５Ａは、例えば、センサー５２と使用するための制御／インタフェース回路５０の基本構造の機能的ブロック図である。点線５４は、回路５０と及びセンサー５２の一部を除くすべてをハーメチックシールするハーメチックシールを示している。入力パッド１３及び１５は、出力パッド１７及び１９と同様にハーメチックシールされないので、そのことによってこれらのパッドが、コントローラ２０から二つの導体１４及び１６（図１参照）に容易に接続されることができる。
【００３３】
図５Ａに示されているように、パッド１３及び１５は、装置３０をそのコントローラ２０又は他の装置に接続する２導体バスの二つの導体を表す、ＬＩＮＥ１（入力）及びライン２（入力）と示されている個別の導電トレースに接続されている。ＬＩＮＥ１及びライン２の導電トレースの各々は、個別のフィードスルー５３及び５５を通過して、回路５０のハーメチックシールされた部分につながる。回路の別の側にあるパッド１７及び１９は、同様にＬＩＮＥ１（出力）及びライン２（出力）と示されている個別の導電トレースに接続され、これら導電トレースの各々は、個別のフィードスルー５７及び５９を通過して、回路５０のハーメチックシールされた部分５４につながる。ハーメチックシールされた部分の内部では、ＬＩＮＥ１（入力）は導電トレース５６を介してＬＩＮＥ１（出力）と接続しており、ライン２（入力）は導電トレース５８を介してライン２（出力）と接続している。この方法で、パッド１３はハーメチックシールされた部分５４を通過してフィードスルー５３及び５７の間を通るトレース５６を介して、パッド１７と電子的に接続している。このパッド１３、トレース５６及びパッド１７の相互接続は、以下単にＬＩＮＥ１と称する。同様に、パッド１５はトレース５８を介してパッド１９と接続し、このトレースもまた、ハーメチックシールされた部分５４を通過してフィードスルー５５及び５９の間を通る。この相互接続は、以下ＬＩＮＥ２と称する。
【００３４】
図５Ａに示されているように、電力整流回路６０は、ＬＩＮＥ１及びＬＩＮＥ２の間を接続している。この整流回路は、以下に図９乃至１３を参照してさらに説明されているが、ＬＩＮＥ１及びＬＩＮＥ２で検出される信号パルスを引き出して整流し、回路５０に電力を与えるための動作電圧、＋Ｖ及び−Ｖを生成する。この整流は、通常ＬＩＮＥ１及びＬＩＮＥ２に現れる断続的低レベル信号を与えられる些細な役割ではない。本発明の主たる内容を構成しているのは、この整流回路６０、又はそれに相当する回路である。
【００３５】
ラインインタフェース回路６２も、ＬＩＮＥ１及びＬＩＮＥ２の間に接続されている。回路６２は、回路５０とＬＩＮＥ１及びＬＩＮＥ２との間のインタフェースとして機能する。この目的のために、インタフェース回路５０は、ＬＩＮＥ１／ＬＩＮＥ２に現れる入力データ・パルスを受信し、そこからライン６４にデータ入力（データ・イン）信号を生成する。インタフェース回路６２はさらに、入力データ信号と同期をとるクロック信号をライン６６に生成する。インタフェース回路５０も、デジタル出力データ、すなわちデータ出力（データ・アウト）を計数回路６８から受信し、出力データをＬＩＮＥ１／ＬＩＮＥ２に戻す前に、この出力データを適切なフォーマットに変換する。回路５０と使用されてもよい一種のラインインタフェース回路６２が、以下に図９を参照して図示され、説明される。
【００３６】
さらに図５Ａを参照すると、センサー５２は、装置３０が埋設されている埋設可能組織での所望の状態、パラメータ、又は物質の有無を感知するために使用されている適切なセンサーでもよい。例えば、センサー５２は、ライン６９において現れ、感知されたグルコースの関数によって変わる大きさを有する出力アナログ電流、Ｉを生成するグルコース・センサーを具備してもよい。
【００３７】
実際には、使用されるセンサー５２の種類にかかわらず、アナログ出力電圧か、アナログ出力電流のいずれかが、感知されるパラメータの濃度、大きさ、構成あるいは他の属性の関数として通常生成されるであろう。該アナログ電流又は電圧は、適切なコンバータ回路７０を用いて、ライン７２に現れる周波信号に変換されてもよい。通常は、ライン７２の周波信号は、入力電圧又は電流の関数によって変わる周波数（又は繰返し数）を有するパルス列を具備する。図５Ａにおいては、例えば、センサー５２が出力電流Ｉを生成し、コンバータ回路７０が、電流周波数（Ｉ−ｔｏ−Ｆ）コンバータ回路を具備し、電流Ｉの大きさが変化すると変化する周波数を有する出力パルス列をライン７２に生成することが前提となる。
【００３８】
センサー５２によって感知されるパラメータの関数によって変化する周波数を有するパルス列７２、又は他のａｃ信号が生成されると、該信号は計数回路６８に使用される。（注、本出願において使用される略式表記として、信号ラインに現れ、参照番号を付されている信号は、該参照番号を付された信号として参照されてもよい。すなわち、信号ライン７２に現れる信号は、単に「信号７２」と称されてもよい。）計数回路は単に、指定された時間内、例えば１秒の設定時間枠で、信号７２におけるパルス数を数え、それによって信号７２の周波数を測定する。このようにして、各測定時間の最初にカウンタ６８をゼロに戻すことで、測定時間の最後にカウンタに残った計数が、信号７２の周波数を表す信号を示す。該計数信号は、図５Ａに示された基本実施例のように、信号ライン７４を介してラインインタフェース回路６２に送信される出力データ信号、出力データ（データ・アウト）として機能する。
【００３９】
カウンタ６８の制御、すなわちカウンタをゼロに戻し、あるいは指定の測定時間の後にカウンタを止めることは、制御ロジック７６によって制御されている。簡単な実施例では、測定時間は、固定された時間でもよい。他の実施例では、測定時間は、信号ライン６４を介してラインインタフェース回路６２から受信された入力データによって設定されてもよい。クロック信号６６は、カウンタ６８がその出力データ（データ・アウト）信号７４をラインインタフェース回路６２に送信する時を調整するためと同様に、経過時間の測定に使用されてもよい。
【００４０】
必要であれば、電圧生成回路７８（整流回路６０の一部を形成していてもよい）は、アナログ電流信号６９を周波信号７２に変換する機能を実行する時に、電流周波数（Ｉ−ｔｏ−Ｆ）コンバータ回路７０によって使用される参照電圧ＶREF及び一つ以上のバイアス信号（ｓ）ＶBIASを生成する。電流周波数コンバータ回路に関連するさらなる詳細は、出願人の同時係属中の米国特許出願08/928,868、本出願と同じく出願日１９９７年9月12日（代理人整理番号５７７９４）、発明の名称「埋設可能センサーで使用する低電力電流周波数コンバータ回路」に記載があるかもしれない。該出願は、本出願と同じ譲受人に譲渡されており、ここに参照文献として採用されている。
【００４１】
同様の方法で、上述の同時係属中特許出願「生体組織への埋設のためのデイジーチェーン接続センサー及び刺激器」に記載されているように、一つ以上のＩ−ｔｏ−Ｆコンバータ回路が図５Ｂ及び５Ｃに図示された装置の中で使用されてもよい。
【００４２】
図２に戻ると、複数の埋設可能なデイジーチェーン接続センサー１８ａ、１８ｂ、．．．１８ｎが直列に接続されている場合、コントローラ２０の好ましい動作方法とは、個別のアドレスと同様に、導体１４及び１６を具備する２導体バスを介して、そこに接続される装置１８の各々に動作電力を供給し、データを送信し、かつそこからデータを受信することである。この電力供給及び個別アドレスを実行する一つの方法は、図６、７及び８に示されている。図６は、例えば、埋設可能装置に送信される入力データ（上の波形）と埋設可能装置から受信された出力データ（下の波形）との間の好ましい関係を表したタイミング図であり、該データはすべての装置を接続する二つのＬＩＮＥ１／ＬＩＮＥ２導体に現れる。図６に示されたように、入力データの好ましい波形は、二相パルスである。各二相パルスは、第1の極の第一の電流パルスを含んでおり、反対極の同じ大きさの第二の電流パルスがそれに続く。このように、各二相パルスの実効電流はゼロが好ましく、負電流パルスを効果的に相殺する正電流パルスを伴う。図６に示されたパルス列の周波数（すなわち時間帯Ｔ１の逆）は、通常約４０００パルス毎秒（ｐｐｓ）であるが、１０ｐｐｓから５００，０００ｐｐｓまで変化してよい。電流パルスの通常の幅は１乃至３マイクロ秒（μｓｅｃ）で、各電流パルスの大きさは通常１００から１０００マイクロアンペアまで変化する。二進法又はロジカルの「１」は、一つの位相の二相パルス、例えば次に負電流パルスが続く正電流パルスによって表示される一方で、二進法又はロジカルの「０」は、反対の位相の二相パルス、例えば次に正パルスが続く負パルスによって表示される。このように図６に示されたように、二進法の「１」は次に負電流パルスが続く正電流パルスとして表示され、二進法の「０」は次に正電流パルスが続く負電流パルスによって表示される。
【００４３】
図６に示されているように、出力データの好ましい波形も、二相パルス、つまり出力データが二進法の「１」であるか「０」であるかの関数として変調された（又は好ましくはＯＮ／ＯＦＦ変調された）振幅である。好ましい実施例では、二進法の「１」に対する出力データ・パルスの振幅ピークはＩpである一方で、二進法の「０」に対する出力データ・パルスの振幅ピークは、ゼロである。このように、好ましいＯＮ／ＯＦＦ変調体系においては、出力データ・パルスが存在する時は二進法の「１」を表しており、出力データ・パルスが存在しない時は二進法の「０」を表している。出力データ・パルスは、入力データ・パルスに分類されるよう、入力データ・パルスからＬＩＮＥ１／ＬＩＮＥ２導体・パルスに現れるデータ・ストリームに、特定された時間Ｔ２に時間割多重方法で挿入される。出力データ・パルスの好ましい波形は二相パルスであるが（電流のバランスを取るため）、場合によっては、時間Ｔ２での一相パルス（あるいはＩp又はゼロの振幅をともなって）が使用されてもよいことが理解される。
【００４４】
図７及び８に示されているように、ＬＩＮＥ１／ＬＩＮＥ２の導体を介してコントローラによって送信される入力データ及び電力は、長さＴ３のデータ・フレームに分割される。各データ・フレーム内には、Ｎビットのデータがあり、Ｎは通常８から６４の整数である。データ・フレームに含まれるデータ・ビットのの代表的な割り当ては、図７に図示されている。
【００４５】
入力データ／電力は、決められた間隔又は速度（例えばＴ１秒毎）で発生する二相パルスを含むので、該パルスに含まれるエネルギは、装置５０''に含まれる回路に動作電力を供給するために利用されてもよい。これは整流回路６０、６０'又は６０''（図５Ａ、５Ｂ又は５Ｃ参照）を使用することで達成され、その詳細は以下、図９乃至１３を参照して説明される。
【００４６】
図６及び８に示されている種類の入力及び出力データ・パルスは、ラインインタフェース回路６２、６２'又は６２''によって生成される。好ましいラインインタフェース回路の体系図は、上述の同時係属中米国特許出願08/928,867、代理人整理番号５６２８７に記載されている（参照出願の、特に図９及びそれに付随する文章を参照のこと）。
【００４７】
低電力整流回路
次に本発明の低電力整流回路が、図９乃至１３を参照して説明される。図９を参照すると、低電力整流回路６０の機能図が示されている。図９に見られるように、整流回路６０は、機能的には４つのスイッチＳ１、Ｓ２、Ｓ３、及びＳ４を含む。スイッチＳ１及びＳ３は直列に接続されており、スイッチＳ１の上部ターミナルはＶ＋列１２０に接続され、スイッチＳ３の下部ターミナルはＶ−列１２２に接続されている（「上部」及び「下部」とは、図９に示されているスイッチの位置を表している）。スイッチＳ１の下部ターミナルは、スイッチＳ３の上部ターミナルに接続され、ＬＩＮＥ１（Ｌ１）の入力信号ラインに接続される第一の入力ノード１２４を形成する。同様の方法で、スイッチＳ２及びＳ４は直列に接続され、スイッチＳ２の上部ターミナルはＶ＋列１２０に接続され、スイッチＳ４の下部ターミナルはＶ−列１２２に接続される。スイッチＳ２の下部ターミナルは、スイッチＳ４の上部ターミナルに接続され、ＬＩＮＥ２（Ｌ２）の入力信号ラインに接続される第二の入力ノード１２６を形成する。蓄電コンデンサＣ１はＶ＋列１２０及びＶ−列１２２の間に接続される。Ｖ＋列及びＶ−列はこのように、整流回路の出力ターミナルを供給する。
【００４８】
さらに図９を参照すると、第一のスイッチ制御回路１２８は、スイッチＳ１のオペレーション（閉じる又は開ける）を制御する。同様の方法で、第二のスイッチ制御回路１３０は、スイッチＳ２のオペレーションを制御し、第三のスイッチ制御回路１３２は、スイッチＳ３のオペレーションを制御し、第四の制御回路１３４は、スイッチＳ４のオペレーションを制御する。制御回路１２８及び１３２は、ＬＩＮＥ１に接続されている一方で、制御回路１３０及び１３４は、ＬＩＮＥ２に接続されている。スイッチＳ１乃至Ｓ４のいずれかが切断されていると、そのスイッチは「開放されている」と言われ、その上部及び下部ターミナルの間に大変高いインピーダンスを供給する。同様に、スイッチＳ１乃至Ｓ４のいずれかが接続されると、そのスイッチは「閉じている」と言われ、その上部及び下部ターミナルの間に大変低いインピーダンス・パスを供給する。制御回路１２８及び１３０は、それぞれのスイッチＳ１あるいはＳ２を閉じることによって、ＬＩＮＥ１あるいはＬＩＮＥ２の高入力信号に応答する。制御回路１３２及び１３４は、各々のスイッチＳ３あるいはＳ４を閉じることによって、ＬＩＮＥ１あるいはＬＩＮＥ２の低入力信号に応答する。
【００４９】
オペレーションにおいては、二相パルスが入力信号ライン、ＬＩＮＥ１及びＬＩＮＥ２を介して受信されると、前半のあるいは第一相のパルスはＬＩＮＥ１がＬＩＮＥ２に比較して正になるようにする。実際には、これは、前半の二相パルスの間は、ＬＩＮＥ１が正でＬＩＮＥ２が負であることを意味する。同様に、これによって、スイッチ制御回路１２８はスイッチＳ１を閉じ、スイッチ制御回路１３４は、スイッチＳ４を閉じる。スイッチＳ２及びＳ３は開放されたままである。スイッチＳ１及びＳ４を閉じた状態で、ＬＩＮＥ１及びＬＩＮＥ２はコンデンサＣ１と交差して接続され、二相パルス内に含まれるエネルギをＣ１に蓄えておくことが可能になる。
【００５０】
後半のあるいは第二相のパルスの間、ＬＩＮＥ１はＬＩＮＥ２に比べて負になる。これにより、スイッチＳ３及びＳ２は閉じ、スイッチＳ１及びＳ４は開放されるが、実際にはコンデンサＣ１をＬＩＮＥ２及びＬＩＮＥ１と交差して接続するが、以前に接続されたものとは反対の極に接続される。後半のあるいは第二相のパルスは前半のあるいは第一相のパルスとは反対の極なので、スイッチＳ２及びＳ３の反対極接続と関連する電荷は、スイッチＳ１及びＳ４の接続から得られる電荷に付加される。この方法で、入力二相パルスの完全な全波整流は、二相パルスの位相と同期をとるスイッチＳ１／Ｓ４及びＳ２／Ｓ３の自動順次閉鎖を通じて得られる。
【００５１】
スイッチＳ１、Ｓ２、Ｓ３及びＳ４は、スイッチ制御回路１２８、１３０、１３２及び１３４と同様に、適切なスイッチあるいは検出装置を用いて実行される。当然、埋設の目的で、すべての構成要素は半導体構成要素、例えば低電力ＣＭＯＳ  ＦＥＴ装置（Ｎ−ＭＯＳ及びＰ−ＭＯＳ  ＦＥＴトランジスタの両方を含む）を用いて実行されることが好ましい。
【００５２】
図９に示された種類のスイッチ整流回路に関連する一つの問題は、スイッチ制御回路１２８、１３０、１３２及び１３４が動作するために、すなわち二相パルスの位相を検出できるようにして、スイッチＳ１、Ｓ２、Ｓ３及びＳ４が該位相と同期をとって閉じられ、あるいは開放されることができるようにするために、制御回路に電力を供給することができる動作電圧がなければならない。該動作電圧は通常、Ｖ＋列１２０及びＶ−列１２２から、すなわち蓄電コンデンサＣ１に蓄えられた電荷から得られる。しかしながら、コンデンサＣ１が充電されてから十分な長さの時間が経過すると、有効な電荷はコンデンサＣ１には残らず、それは動作電圧が存在しないことを意味し、スイッチ制御回路１２８、１３０、１３２、及び１３４は動作しないであろう。
【００５３】
コンデンサＣ１に初期始動充電がされる様々な方法で、それによって制御回路に動作電力を供給し、整流回路がその機能を実行できるようにする様々な方法が存在する。例えば、特別なモニタリング回路は、いつ不充分な動作電圧がＣ１に存在していたかを検出することができ、もしそうであれば、入力信号からＣ１に蓄えるための充分な蓄電をする個別の充電回路を始動させることができる。あるいは、Ｃ１の充電が制御回路を動作するには不充分である時に、例えば遠隔地からコンデンサＣ１を充電するために、Ｃ１に一時的に接続されるバックアップ電池が使用されてもよい。
【００５４】
しかしながら、整流回路を始動させる好ましい方法は、組み立て回路に本来存在する寄生ダイオード及びトランジスタに依存することである。該寄生構成要素がなぜ存在するのかを示すために、図１０A及び１０Bが参照され、そこにはＮ−ＭＯＳ  ＦＥＴ１３６（図１０A参照）及びＰ−ＭＯＳ  ＦＥＴ１３８（図１０B参照）が図示されている。Ｎ−ＭＯＳ  ＦＥＴ１３６は、Nドープ領域１４２及び１４４のソース及びドレインが置かれているPドープ基板１４０を含む。（簡単にするために、図１０Ａ及び図１０Ｂに示されているＦＥＴ装置と関連するゲート構造は、省略されてきた。）Ｐ−ＭＯＳ  ＦＥＴ１３８は同様に、Ｐドープ・ソース及びドレイン領域１４６及び１４８を、Ｐドープ基板１５２のＮドープ・ウェル領域１５０内に含む。寄生Ｐ−Ｎダイオードは、図１０ＡのＮ−ＭＯＳ装置１３６に、Ｎドープ・ソース及びドレイン領域１４２及び１４４に近接するＰドープ基板１４０に基づいて形成される。同様の方法で、寄生ＰＮＰ二極トランジスタは、図１０ＢのＰ−ＭＯＳ装置１３８に、ソースあるいはドレイン領域１４６又は１４８のいずれかに近接しているＮウェル１５０に近接したＰ基板１５２に基づいて形成される。
【００５５】
ほとんどのＮ−ＭＯＳ又はＰ−ＭＯＳ装置では、Ｎ−ＭＯＳ装置１３６におけるＰＮダイオードや、Ｐ−ＭＯＳ装置１３８におけるＰＮＰトランジスタのような寄生構成要素の存在は、該寄生構成要素にはバイアスがかからず、従って動作不可能となるような方法で装置にバイアスがかかっているので、重要な要素ではない。しかしながら、本発明は、導体Ｃ１に蓄積された電圧供給がなくても初期整流を発生させているのは該寄生構成要素であるという理由で、該寄生構成要素が存在するという事実を効果的に利用している。
【００５６】
前記寄生構成要素がこの初期整流をどのように達成するかを図示するために、本発明の低電力整流回路の好ましい実施例のブロック図／体系図を示す図１１を次に参照する。図１１において、四つの整流スイッチは、四つのＦＥＴトランジスタＭ１、Ｍ２、Ｍ３及びＭ４を用いて実行される。ＦＥＴトランジスタＭ１及びＭ２は、Ｐ−ＭＯＳトランジスタであり、トランジスタＭ３及びＭ４はＮ−ＭＯＳトランジスタである。（本出願の図面では、Ｐ−ＭＯＳトランジスタはソース・ターミナルをドレイン・ターミナルに接続する斜線によって識別され、一方Ｎ−ＭＯＳトランジスタは、その斜線がないことによって識別される。）
寄生ＰＮＰトランジスタＱ１及びＱ２も、Ｐ−ＭＯＳスイッチＭ１及びＭ２と交差して並列に接続されている様子を示している図１１に（想像線で）示されている。より特定的には、図１１に示されているように、Ｑ１及びＱ２のベース・ターミナルは相互に、かつＶ＋列１２０に接続されている。Ｑ１のエミッタ・ターミナルはＬＩＮＥ１に接続され、Ｑ２のエミッタ・ターミナルは、線２に接続される。Ｑ１及びＱ２の両方のコレクタ・ターミナルは、Ｖ−列１２２に接続される。
【００５７】
寄生ＰＮダイオードＤ１及びＤ２も同様に、Ｎ−ＭＯＳスイッチＭ３及びＭ４と交差して並列に接続されている様子を示している図１１に（想像線で）示されている。より特定的には、図１１に示されているように、ダイオードＤ１及びダイオードＤ２の両方の陽極が、Ｖ−列１２２に接続されている一方で、ダイオードＤ１の陰極はＬＩＮＥ１に接続され、ダイオードＤ２の陰極はＬＩＮＥ２に接続されている。
【００５８】
動作では、コンデンサＣ１に供給電圧が蓄積されていないとき、すなわちＶ＋  レール１２０とＶ−  レール１２２の間の供給電圧がゼロである時に、入ってくる二相性の（又は他のパルスあるいは交流の）信号が、ＬＩＮＥ１とＬＩＮＥ２との間に最初に現われる場合に、そのような入ってくる信号の正の位相は、寄生トランジスタ(parasitic transistor)のＰＮエミッタ−ベース接合を順バイアスし、それにより信号の正の位相の１／β（ここでβはＱ１の電流利得）の部分は、Ｖ＋  レール１２０を通してコンデンサＣ１に通り抜け、同時に寄生ダイオードＤ１は逆バイアスされ、この正の位相がＶ−  レール１２２に通り抜けることを妨げる。正の位相がＬＩＮＥ１上にあると同時に、ＬＩＮＥ２はＬＩＮＥ１に関して負である。ＬＩＮＥ２が負であるとき、寄生トランジスタＱ２のＰＮエミッタ−ベース接合は逆バイアスされ、ＬＩＮＥ２のＶ＋  レール１２０へのいかなる接続も妨げるが、寄生ダイオードＤ２は順バイアスされ、それによりＬＩＮＥ２はダイオードＤ２を通してＶ−  レール１２２に接続される。
【００５９】
同様にして、（ＬＩＮＥ１をＬＩＮＥ２に関して負にする）入ってくる信号の負の位相は、寄生ダイオードＤ１を順バイアスし、ＬＩＮＥ２をＶ−  レール１２２に接続し、そして寄生トランジスタＱ２のエミッタ−ベース接合を順バイアスし、ＬＩＮＥ２をＶ＋  レール１２０に接続する。同時に（入ってくる信号の負の位相の間に）、Ｑ１のエミッタ−ベース接合は逆バイアスされ、ＬＩＮＥ１とＶ＋  レール１２０とのいかなる接続も妨げ、ダイオードＤ２は逆バイアスされ、ＬＩＮＥ２とＶ−レールとの間のいかなる接続も妨げる。
【００６０】
このようにして、寄生素子Ｑ１、Ｑ２、Ｄ１及びＤ２は、ある程度不十分な整流回路（ＰＮ接合での電圧降下は、典型的には０．７ボルトであり、ｐｎｐエミッタ電流のかなりの部分は、コレクタ電流としてＶ−へと失われる）であるが、Ｖ＋及びＶ−  レール上に動作電圧が存在しない時でさえ、実際には全波整流回路として機能する。この点で、もし全般のＰＦＥＴの設計が、寄生トランジスタのβの値を最小にし、それによりこの不十分な整流回路の動作を、そうでない場合より、幾分より効率的にさせるなら、それは有用である。
【００６１】
寄生素子による非効率的な数周期の後、Ｖ＋及びＶ−の電圧供給レール１２０と１２２との間に動作電圧を提供するため、十分な電荷がコンデンサＣ１に蓄積される。一旦、供給電圧が存在すると、スイッチＭ１、Ｍ２、Ｍ３及びＭ４だけでなく、スイッチ制御回路１２８、１３０、１３２及び１３４も、それらの意図された、高い効率の、整流機能を実行するように動作することができる。
【００６２】
図１１に示すように、スイッチ制御回路１２８は、検出器回路１６０とインバータ回路１６２とから構成される。検出器回路１６０は、ＬＩＮＥ１上の信号がＢＩＡＳ−Ｐ基準電圧を約一閾値分だけ超過するときのみ、オンにバイアスされる。オフにバイアスされるとき、信号ライン１６４上の検出器１６０の出力はローのままであり、そのローはインバータ１６２の出力でハイになる。このハイは、Ｐ−ＭＯＳスイッチＭ１のゲートにかけられ、Ｍ１をオフに保持する。（ここで使用するように、「ハイ」及び「ロー」の用語は、（供給電圧が存在するとき）Ｖ＋  レールが「ハイ」に維持され、Ｖ−  レールが「ロー」に維持されるところで、電圧供給レールＶ＋及びＶ−に関して所定の信号ライン上に存在する電圧を呼ぶことに注意する。）検出器１６０がオンにバイアスされるとき、信号ライン１６４上のその出力は、ハイになる。このハイの信号は、インバータ回路１６２の出力のところでローの信号になり、Ｐ−ＭＯＳスイッチＭ１のゲートをローにさせてＭ１をオンにし、それによって効率的にＬＩＮＥ１をＶ＋  レール１２０に接続する。
【００６３】
図１１に更に示されるように、Ｎ−ＭＯＳスイッチＭ３を制御するスイッチ制御回路１３２は、検出器回路１６６及びインバータ回路１６８から同様に構成される。検出器回路１６６は、ＬＩＮＥ１上の負の信号がＢＩＡＳ−Ｎ基準電圧より約一閾値分だけ、より低電位であるときのみ、オンにバイアスされる。他の全てのとき、検出器回路１６６はオフにバイアスされる。オフにバイアスされるとき、信号ライン１７０上の検出器１６６の出力はハイであり、そのハイはインバータ１６８の出力でローになる。このローは、Ｎ−ＭＯＳスイッチＭ３のゲートにかけられ、Ｍ３をオフに保持する。オンにバイアスされるとき、信号ライン１７０上の検出器１６６の出力は、ローになる。このローの信号は、インバータ回路１６８の出力のところでハイの信号に変換され、Ｎ−ＭＯＳスイッチＭ３のゲートをハイにさせてＭ３をオンにし、それによって効率的にＬＩＮＥ１をＶ−  レール１２２に接続する。
【００６４】
スイッチ制御回路１２８及び１３２は、望むなら、ＬＩＮＥ１上の電圧パルスがＬＩＮＥ２に関して十分正電位であるときはいつもＰ−ＭＯＳスイッチＭ１がオンにされ、ＬＩＮＥ１上の電圧パルスがＬＩＮＥ２に関して十分負電位であるときはいつもＮ−ＭＯＳスイッチＭ３がオンにされるようにして、単一の制御回路中に結合させることができるであろうということは注意すべきである。
【００６５】
Ｐ−ＭＯＳスイッチＭ２を制御するスイッチ制御回路１３０の動作は、入ってくる信号はＬＩＮＥ１ではなく、ＬＩＮＥ２上であることを除くと、上述のスイッチ制御回路１２８の動作と等しい。同様に、Ｎ−ＭＯＳスイッチＭ４を制御するスイッチ制御回路１３４の動作は、入ってくる信号はＬＩＮＥ１ではなく、ＬＩＮＥ２上であることを除くと、上述のスイッチ制御回路１３２の動作と等しい。
【００６６】
２つのスイッチ制御回路１３０及び１３４は、望むなら、ＬＩＮＥ２上の電圧パルスがＬＩＮＥ１に関して十分正電位であるときはいつもＰ−ＭＯＳスイッチＭ２がオンにされ、ＬＩＮＥ２上の電圧パルスがＬＩＮＥ１に関して十分負電位であるときはいつもＮ−ＭＯＳスイッチＭ４がオンにされるようにして、単一の制御回路中に結合させることができるであろう。
【００６７】
バイアス及び基準生成器回路１３６は、基準電圧ＢＩＡＳ−Ｐ及びＢＩＡＳ−Ｎを生成する。これらの基準電圧は、ＬＩＮＥ１及びＬＩＮＥ２上のロー及びハイ信号の簡単な検出を可能にする任意の値でよいが、図１２Ａ、１２Ｂ及び１３に関して以下に説明する好適な実施形態では、ＢＩＡＳ−Ｐ基準は、Ｖ＋  レール１２０上の電圧より約一ＦＥＴ閾値電圧（約０．９ボルト）分小さいものに等しい。同様に、ＢＩＡＳ−Ｎ基準は、Ｖ−  レール１２２上の電圧より約一ＦＥＴＦ閾値電圧分大きい電圧に維持される。このようにして、Ｖ＋  レール１２０が例えば３．５ボルトに維持され、Ｖ−  レール１２２がゼロボルト（アース）に維持されるなら、ＢＩＡＳ−Ｐ基準は約３．５−０．９＝２．６ボルトとなり、ＢＩＡＳ−Ｎ基準は約０＋０．９＝０．９ボルトとなる。これらのＶ＋及びＶ−及びＢＩＡＳ−Ｐ及びＢＩＡＳ−Ｎの値は、もちろん単なる例示であり、限定ではない。
【００６８】
図１１に示す低電力整流回路の好適な実施は、図１２Ａ、１２Ｂ及び１３の概略図中に示すように、スイッチＭ１、Ｍ２、Ｍ３及びＭ４のためだけでなく、４つの検出器回路、４つのインバータ回路、及びバイアス及び基準生成器１３６のためにもＮ−ＭＯＳ及びＰ−ＭＯＳトランジスタを使用することにより実現される。図１２Ａは、スイッチＭ１およびＭ２を、それらと対応するインバータ回路及び検出器回路と共に示す。図１２Ｂは、スイッチＭ３およびＭ４を、それらと対応するインバータ回路及び検出器回路と共に示す。図１３は、バイアス及び基準生成器回路１３６を示す。
【００６９】
図１２Ａ、１２Ｂ及び１３を一緒に考えるとき、本発明の低電力整流回路は、それぞれがスイッチＭ１、Ｍ２、Ｍ３又はＭ４の１つに関連する、バイアス回路と共に、整流を行う同様な配置を有する、４つの別個の整流回路を含むことが分かる。ＬＩＮＥ１及びＬＩＮＥ２上への入力パルスの間、整流回路の２つは、ブリッジ整流器の方法で作動させられ（オンにされ）、及び整流回路の２つはオフにさせられる。どの２つのスイッチがオンにされ、どの２つがオフにされるかは、入ってくるパルスの極性による。（正及び負の両方の位相を有する）二相性のパルスに対して、（１）２つのスイッチのオンにし、及び２つのスイッチのオフにする、に続いて（２）オフであった２つのスイッチをオンにし、及びオンであった２つのスイッチをオフにする、というシーケンスが、前述のように発生する。それぞれの整流回路の動作及び配置は同様であるため、整流回路の２つの動作のみが起きるだろう（図１２Ａに示す２つ）。図１２Ｂに示す２つの整流回路の動作は、ＬＩＮＥ１とＬＩＮＥ２との逆転を除けば、図１２Ａで説明した２つの動作と同一である。
【００７０】
図１２Ａでは、Ｐ−ＭＯＳ電界効果トランジスタ（ＦＥＴＦ）Ｍ１６及びＮ−ＭＯＳ  ＦＥＴ  Ｍ１５は、（図１１に示す）検出器回路１６０を形成し、またＰ−ＭＯＳ  ＦＥＴ  Ｍ９及びＮ−ＭＯＳ  ＦＥＴ  Ｍ５は、（同じく図１１に示す）インバータ回路１６２を形成する。整流器ＦＥＴスイッチＭ１は、Ｍ１５／Ｍ１６検出器回路から（信号ライン１６４上の）入力が来るＭ５／Ｍ９インバータから動かされる。オンにされるとき、スイッチＭ１（他のスイッチＭ２、Ｍ３及びＭ４だけでなく）は、例えば５０mVの非常に低いドレインからソースへの電圧を示す。Ｍ１５／Ｍ１６検出器は、２つの別個の入力を有する。Ｎ−ＭＯＳ  ＦＥＴ  Ｍ１５は、（それのゲート端子にかけられる）それの入力としてバイアス信号ＢＩＡＳ−Ｎを有し、またＰ−ＭＯＳ  ＦＥＴ  Ｍ１６は、それの入力としてバイアス信号ＢＩＡＳ−Ｐを有する。もし、Ｍ１５／Ｍ１６  ＦＥＴが、Ｖ＋及びＶ−  ライン１２０及び１２２に接続されていたなら、それぞれのゲート端子にかけられたこれらのバイアス電圧は、それぞれのトランジスタＭ１５及びＭ１６がある電流を流すようにするであろう。しかし、Ｍ１６は、単にＶ＋及びＶ−のラインに接続されていない。と言うよりは、Ｐ−ＭＯＳ  Ｍ１６は、整流スイッチＭ１が接続される同じラインである、ＬＩＮＥ１入力ラインに直接接続される。これは、ＬＩＮＥ１上に正のパルスがないと、ＬＩＮＥ１電圧はＶ＋とＶ−の間のどこかとなるであろうから、Ｍ１５／Ｍ１６検出器はオフにバイアスされることを意味し、それは（ゲートからソースへの電圧は反転するため）Ｐ−ＭＯＳ  ＦＥＴ  Ｍ１６はオフにされるであろうということを意味する。この時間の間（ＬＩＮＥ１上に正のパルスがないとき）、Ｎ−ＭＯＳ  ＦＥＴ  Ｍ１５はオンであり（それのゲートからソースへの電圧は、ゲートにかけられるＢＩＡＳ−Ｎ電圧である）、それにより信号ライン１６４はローにされる。このローは、メインスイッチＭ１のゲートにかけられるＭ５／Ｍ９インバータの出力がハイであり、Ｍ１をオフに保持するように、Ｍ５／Ｍ９インバータを動かす。
【００７１】
Ｖ＋よりも大きな（通常そのようになる）正パルスがＬＩＮＥ１を進むと、Ｐ−ＭＯＳ  ＦＥＴ  Ｍ１６のゲート−ソース電圧は、Ｍ１をＯＮにバイアスする。ＦＥＴ  Ｍ１６は、Ｎ−ＭＯＳ  ＦＥＴ  Ｍ１５よりも幅広いＦＥＴとして製造されている（図１２Ａ、図１２Ｂ及び図１３に使用されている様々なＦＥＴの寸法について下記の表１を参照）ので、Ｍ１６は多くの電流を引き出してＭ５／Ｍ９インバータの入力（信号ライン１６４）上の電圧を反転させる。この反転が、Ｐ−ＭＯＳ  ＦＥＴスイッチＭ１のゲートをローにし、Ｍ１をＯＮにし、それにより、ＬＩＮＥ１をＶ＋ライン又はレール１２０に接続する。ＯＮの間に、整流器スイッチＭ１がＬＩＮＥ１からＶ＋ラインへ電流を導き、それにより、コンデンサＣ１を充電する。ＬＩＮＥ１上の入力パルスが、その入力パルスがＢＩＡＳ−Ｐよりも１スレッショルドだけ大きい点よりもはや大きくない点まで減衰するやいなや、Ｐ−ＭＯＳ  ＦＥＴ  Ｍ１６がＯＦＦになり、従って、Ｍ１６／Ｍ１５検出器がＯＦＦにバイアスされ、ライン１６４をローにし、（Ｍ５／Ｍ９インバータを介して）、ＦＥＴ  Ｍ１のゲートをハイにし、Ｐ−ＭＯＳ  ＦＥＴ  Ｍ１をＯＦＦにする。Ｍ５／Ｍ９インバータステージの１つの足すなわちＮ−ＭＯＳ  ＦＥＴ  Ｍ５のソースは、Ｖ−ではなくＬＩＮＥ２に接続されている。この接続は、始動を助け、整流器ＦＥＴ  Ｍ１のドライブのターンオンを増大させる。
【００７２】
さらに図１２Ａを参照すると、Ｐ−ＭＯＳ  ＦＥＴ  Ｍ１４及びＮ−ＭＯＳ  ＦＥＴ  Ｍ１３は、検出器回路１６６（図１１に示されている）を形成し、Ｐ−ＭＯＳ  ＦＥＴ  Ｍ７及びＮ−ＭＯＳ  ＦＥＴ  Ｍ１１は、インバータ回路１６８（図１１に示されている）を形成する。整流器ＦＥＴスイッチＭ３は、Ｍ７／Ｍ１１インバータにより駆動され、Ｍ７／Ｍ１１インバータの入力（信号ライン１７０の上）は、Ｍ１３／Ｍ１４検出器回路から到来する。Ｍ１３／Ｍ１４検出器は、２つの別個の入力を有する。Ｎ−ＭＯＳ  ＦＥＴ  Ｍ１３は、その入力（そのゲート端子に加えられる）としてバイアス信号ＢＩＡＳ−Ｎを有し、Ｐ−ＭＯＳ  ＦＥＴ  Ｍ１４は、その入力としてバイアス信号ＢＩＡＳ−Ｐを有する。Ｎ−ＭＯＳ  ＦＥＴ  Ｍ１３はＬＩＮＥ１入力ラインに直接接続され、その入力ラインは、整流スイッチＭ３が接続されているラインと同じラインである。これは、ＬＩＮＥ１上に負パルスが存在しないと、ＬＩＮＥ１電圧がＶ＋とＶ−の間のいずれかになるのでＭ１４／Ｍ１５検出器がＯＦＦにバイアスされることを意味し、Ｎ−ＭＯＳ  ＦＥＴ  Ｍ１３がターンオフされることを意味する（そのゲート−ソース電圧が反転されるので）。このとき（ＬＩＮＥ１上に負パルスが存在しない時）に、Ｐ−ＭＯＳ  ＦＥＴ  Ｍ１４はＯＮにされ（そのゲート−ソース電圧はゲートに加えられたＢＩＡＳ−Ｐ電圧及びそのソースに加えられたＶ＋電圧によりバイアスされる）、信号ライン１７０をハイにする。信号ライン１７０がハイになると、Ｍ７／Ｍ１１インバータを駆動し、メインのＦＥＴスイッチのゲートに加えられているその出力がローになり、Ｍ３をＯＦＦに維持する。
【００７３】
大きさがＶ−よりも大きな（通常そのようになる）負パルスがＬＩＮＥ１を進む（すなわち、２相パルスの負の半分）と、Ｎ−ＭＯＳ  ＦＥＴ  Ｍ１３のゲート−ソース電圧はスレッショルドに到達し、それにより、Ｎ−ＭＯＳ  ＦＥＴ  Ｍ１３をＯＮにバイアスする。ＦＥＴ  Ｍ１３は、Ｐ−ＭＯＳ  ＦＥＴ  Ｍ１４よりも幅広いＦＥＴとして製造されている（表１を参照）ので、Ｍ１３は多くの電流を引き出してＭ７／Ｍ１１インバータの入力（信号ライン１７０）上の電圧を反転させる。この反転が、Ｎ−ＭＯＳ  ＦＥＴスイッチＭ３のゲートをハイにし、Ｍ３をＯＮにし、それにより、ＬＩＮＥ１をＶ−ライン又はレール１２２に接続する。ＯＮの間に、整流器スイッチＭ３がＬＩＮＥ１からＶ−ラインへ電流を導き、それにより、コンデンサＣ１を更に充電する。ＬＩＮＥ１上の負の入力パルスが、その入力パルスがＢＩＡＳ−Ｎの１ダイオード降下点よりももはや大きくない点まで減衰するやいなや、Ｎ−ＭＯＳ  ＦＥＴ  Ｍ１３がＯＦＦになり、従って、Ｍ１３／Ｍ１４検出器がＯＦＦにバイアスされ、ライン１７０をハイにし、（Ｍ７／Ｍ１１インバータを介して）、ＦＥＴ  Ｍ３のゲートをローにし、Ｎ−ＭＯＳ  ＦＥＴ  Ｍ３をＯＦＦにする。Ｍ７／Ｍ１１インバータステージの１つの足すなわちＰ−ＭＯＳ  ＦＥＴ  Ｍ７のソースは、Ｖ＋ではなくＬＩＮＥ２に接続されている。この接続は、始動を助け、整流器ＦＥＴ  Ｍ３のドライブのターンオンを増大させる。
【００７４】
図１２Ｂは、整流器ＦＥＴスイッチＭ３及びＭ４を駆動する検出器及びインバータの回路を示している。すべての点において、このような回路のトポロジー及び動作は、ＬＩＮＥ１及びＬＩＮＥ２が反転されている点を除き、図１２Ａについて上述したのと同じである。
【００７５】
図１３を参照すると、好ましいバイアス及び基準発生回路１３６が示されている。このような回路１３６は、７つのＦＥＴ、Ｍ２１〜Ｍ２７を含む。長いＰ−ＭＯＳ  ＦＥＴ  Ｍ２１は、バイアス電圧ＢＩＡＳ−Ｎを与えるダイオード接続Ｎ−ＭＯＳ  ＦＥＴ  Ｍ２１をフィードする電流制限抵抗として使用される。バイアス又は基準電圧ＢＩＡＳ−Ｎは、従って、Ｖ−ライン１２２上の電圧よりも約１スレッショルド電圧だけ大きい。
【００７６】
Ｍ２１を流れる電流１１は、静的バイアス電流と呼ばれる。というのは、その電流は、低電力整流回路がパワーオンされているすべての時間において、すなわち、動作電圧がＶ＋及びＶ−のライン又はレールの上に存在するすべての時間において存在するからである。静的バイアス電流Ｉ１の代表的な値は、約０．２μａである。
【００７７】
さらに図１３を参照すると、ダイオード接続Ｎ−ＭＯＳ  ＦＥＴ  Ｍ２２が別のＮ−ＭＯＳ  ＦＥＴ  Ｍ２３を駆動することが示されている。このＦＥＴ  Ｍ２３は、静的バイアス電流I１を、バイアス電圧ＢＩＡＳ−Ｐを与える別のダイオード接続Ｐ−ＭＯＳ  ＦＥＴ  Ｍ２４にミラーリングする。従って、バイアス又は基準電圧ＢＩＡＳ−Ｐは、Ｖ＋ライン１２０上の電圧よりも１スレッショルド電圧だけ小さいことが示されている。
【００７８】
さらに、図１３に示されるように、２つのＰ−ＭＯＳ  ＦＥＴ  Ｍ２５及びM２６は、ＬＩＮＥ１及びＬＩＮＥ２に交差接続され、２相パルスがＬＩＮＥ１／ＬＩＮＥ２の上に存在するときにはいつでもより多くの正の相がオンされる。すなわち、２相パルスの正の相の間、Ｍ２５がオンになり、２相パルスの負の相の間、Ｍ２６がオンになる。ＬＩＮＥ１／ＬＩＮＥ２接続のＦＥＴ  Ｍ２５／Ｍ２６からの電流が、常時オンにバイアスされ、Ｍ２５／M２６及びＭ２７を流れる電流を値Ｉ２に制限するために使用される別のＰ−ＭＯＳ  ＦＥＴ  Ｍ２７を通して流れる。
【００７９】
電流Ｉ２は、動的バイアス電流と呼ばれ、代表的には、Ｉ１の値の約１００倍の値、すなわち、２０μａを有する。しかしながら、Ｉ２はＬＩＮＥ１／ＬＩＮＥ２に入力パルスが存在する時間しか流れることができないことに留意されたい。その時間は、（デューティサイクルの観点から）、比較的短い時間、例えば、２４０μｓｅｃのうちの４μｓｅｃだけである。動的バイアス電流Ｉ２が流れているとき、ダイオード接続Ｍ２２及びダイオード接続Ｍ２４を流れる電流も増大し、それにより、バイアス／基準電圧ＢＩＡＳ−Ｎ及びＢＩＡＳ−Ｐは適当に調節される（両方ともわずかに増大する）。
【００８０】
静的バイアス電流Ｉ１は、バックグラウンド又は予備バイアス電流として働き、入力信号ラインＬＩＮＥ１及びＬＩＮＥ２の上のパルス間の時間中に、すなわち、ラインＬＩＮＥ１及びＬＩＮＥ２の間に電圧差があるほとんどわずかな時間の間にすべてが適当に動作するように維持する。入力パルスが到達するとき、すなわち、ＬＩＮＥ１及びＬＩＮＥ２の間に大きな電圧差があるときに、動的バイアス電流がキックインし、バイアス電流及び得られたＢＩＡＳ−Ｐ及びＢＩＡＳ−Ｎ基準電圧が入力パルスが存在する時間に適した値に設定される動作モードを与える。動作モード中のＢＩＡＳ−Ｐ及びＢＩＡＳ−Ｎ基準電圧の増大は、適当な検出器回路を迅速にＯＮ又はＯＦＦに駆動するための高い電流を与え、対応する整流器スイッチＭ１〜Ｍ４が迅速にＯＮ又はＯＦＦにスイッチイングし、それにより、所望の整流作用を与える。大きな動的バイアス電流は、比較的短い時間である動作モードの間しか存在しないので、整流器回路の全消費電力は小さく維持される。
【００８１】
以下に示す表１は、図１２Ａ、図１２Ｂ及び図１３の概略図に示される様々なＰ−ＭＯＳ及びＮ−ＭＯＳトランジスタをサイズにより特徴づけし、更に、ストレージコンデンサの好ましい値を含むものである。１つのＩＣ内で使用される様々なＰ−ＭＯＳ及びＮ−ＭＯＳトランジスタの特徴づけのタイプ（寸法又はサイズ）は、半導体処理分野の当業者により知られており理解されている。有利な点は、ＩＣ処理ステップの間にこのようなトランジスタのサイズ（寸法）を選択的に制御することにより、Ｐ−ＭＯＳ及びＮ−ＭＯＳトランジスタの性能を、そのトランジスタが使用される特定の設計に対して制御できるすなわち適合させ得ることである。従って、比較的「長い」Ｎ−ＦＥＴ、例えば、５／１０（ただし、最初の数は幅を表し、２番目の数は長さを表す）のサイズを有するＮ−ＦＥＴは、例えば、４０／２のサイズを有する、比較的「幅広く」且つ「短い」Ｎ−ＦＥＴよりも高いターンオン抵抗（従って遅いターンオン時間）を示す。一般的に、ＦＥＴは幅広ければ広いほど、より多くの電流を運ぶキャパシティを有し、長ければ長いほどより大きな抵抗を示す。
表１
図１２Ａ、図１２Ｂ及び図１３におけるトランジスタのサイズ及び素子の値
0004153163.tif 000002
【００８２】
上述したように、本発明は、特に埋め込み可能なセンサーのような埋め込み可能なデバイス内で使用するのに適した非常に低電力の整流器回路を提供しており、この回路は、非常に低いターンオン電圧を示し、自己始動し、すなわち、動作電圧が一般に与えられないときでも、２相パルスのパルス列のような到来する交流信号に応答する。
【００８３】
さらに、本発明は、到来する交流信号の関数として適当な時間に整流スイッチをＯＮ及びＯＦＦさせるのに必要な制御信号をすべて自己発生する低電力整流器回路を提供することが理解される。特に、回路は、整流器回路が予備モードで動作する時間のほとんどについて非常に低い静的バイアス電流を使用して動作するが、整流されるべき到来パルスが存在する時間の間は大きな動的バイアス電流を自動的にトリガするることが理解される。
【００８４】
ここに開示した発明は、特定の実施例及びその用途について説明したが請求の範囲に記載された発明の範囲から逸脱することなく当業者によって多くの修正及び変形がなされるであろう。
【図面の簡単な説明】
本発明の上述の及び他の特徴や特性は、以下の図面を参照して示された、以下のより詳細な説明から明らかになるであろう。
【図１】  図１は、コントローラに接続されていてもよい、２導体バスを用いて互いに接続された複数のセンサー／刺激器を示したブロック図である。
【図２】  本発明に従って生成されたセンサーが、直列に又はデイジーチェーンでコントローラや他のセンサーに接続される好ましい方法を図示している。
【図３Ａ】  図３Ａは、図２のデイジーチェーン接続で使用される種類のセンサーを、部分的に分解組立図で示した透視図である。
【図３Ｂ】  図３Ｂは、図３Ａのセンサーの側面断面図を示す。
【図３Ｃ】  図３Ｃは、図３Ａのセンサーの上部断面図を示す。
【図３Ｄ】  図３Ｄは、図３Ａのセンサーの末端断面図を示す。
【図４】  図４は、図３Ａ乃至３Ｄの複数のセンサーを含む埋設可能なリード線を示す。
【図５Ａ】  図５Ａは、本発明に従って整流回路を含む単純なデイジーチェーン接続ができる埋設可能なセンサーの機能的ブロック図である。
【図５Ｂ】  図５Ｂは、図５Ａの機能的ブロック図であるが、追加センサーを取り付けるための代替的接続体系が使用されている。
【図５Ｃ】  図５Ｃは、図５Ａの機能的ブロック図であるが、様々な異なるセンサー及び刺激器が同じ埋設可能センサー装置に含まれるように、追加の回路機能が供給されている。
【図６】  図６は、図５Ａ、５Ｂ又は５Ｃに示された種類の埋設可能センサーに送信され、あるいはそこから受信される入力データ及び出力データを示すタイミング図である。該入力データは、埋設可能センサーに動作電力を供給するために使用されてもよい。
【図７】  図７は、埋設可能センサーと通信するために使用されるデータ・フレームを示している。
【図８】  図８は、図５Ａ、５Ｂ又は５Ｃに示された種類の複数のデイジー・チェーン接続装置に接続しているツー導体バスに現れたデータ・フレーム内の多重入力データ及び多重出力データの時間を示すタイミング図である。
【図９】  図９は、本発明に従って生成された低電力スイッチ整流回路の機能図である。
【図１０Ａ】  図１０Ａは、寄生ダイオードがＮ−ＭＯＳ装置で生成される方法を示している。
【図１０Ｂ】  図１０Ｂも同様に、寄生ＰＮＰトランジスタがＰ−ＭＯＳ装置で生成される方法を示している。
【図１１】  図１１は、本発明に従って生成された低電力整流回路のブロック図であり、二つのＰ−ＭＯＳスイッチ及び二つのＮ−ＭＯＳスイッチの使用を、該スイッチに固有の付随する寄生ダイオード及びトランジスタとともに示している。
【図１２Ａ及びＢ】  図１２Ａ及びＢは、図１１の低電力整流回路のスイッチ、インバータ及びディテクタの好ましい実施例を図示している。
【図１３】  図１３は、図１１のバイアス及び基準ジェネレータを図示している。
図面の中のいくつかの図を通じて、対応の参照文字は対応する構成要素を示す。
【図１】
0004153163.tif 000003
【図２】
0004153163.tif 000004
【図３Ａ】
0004153163.tif 000005
【図３Ｂ】
0004153163.tif 000006
【図３Ｃ】
0004153163.tif 000007
【図３Ｄ】
0004153163.tif 000008
【図４】
0004153163.tif 000009
【図５Ａ】
0004153163.tif 000010
【図５Ｂ】
0004153163.tif 000011
【図５Ｃ】
0004153163.tif 000012
【図６】
0004153163.tif 000013
【図７】
0004153163.tif 000014
【図８】
0004153163.tif 000015
【図９】
0004153163.tif 000016
【図１０Ａ】
0004153163.tif 000017
【図１０Ｂ】
0004153163.tif 000018
【図１１】
0004153163.tif 000019
【図１２Ａ】
0004153163.tif 000020
【図１２Ｂ】
0004153163.tif 000021
【図１３】
0004153163.tif 000022