(57)【特許請求の範囲】
【請求項１】
独立に変調可能なＮ本の光ビームを同時走査するマルチビーム走査による画像記録装置であって、
階調を含む画像データに基づいて画像を記録する際、前記Ｎ本の光ビームの副走査方向の走査密度をｎｄｐｉ（ドット／インチ）、前記画像データの解像度をｍｄｐｉとし、かつｎ＞ｍなる関係をみたす場合、少なくとも副走査方向にｋ個のｎｄｐｉの画素で構成された画像を記録するための副走査方向のライン数ｋが、Ｎの約数であってｎとｍとの比に基づいて決定され、前記マルチビーム走査がＮ本の光ビームを記録媒体上を１回走査する毎に生成される主走査同期信号の一周期間にＮ／ｋ回のライン同期信号を生成する同期信号生成手段と、
記録すべき画像データからｍｄｐｉの画像データを前記ライン同期信号に合わせて受け取って、前記ｋ個のｎｄｐｉの画素で構成された画像毎に副走査方向にｋライン分の光ビーム変調信号を生成する光ビーム変調信号生成手段と、
前記光ビーム変調信号をラインバッファメモリに順次書きこみ、副走査方向にＮライン分のデータを揃えてから前記マルチビーム走査で画像記録する画像記録手段と、
副走査方向の画像記録開始を指示するページ同期信号と前記主走査同期信号との位相差を判定し、前記位相差に応じて前記ラインバッファメモリへの書きこみに余白データを付与し、記録媒体上の副走査方向の画像記録位置を調整する副走査方向画像記録位置調整手段と、
を有する画像記録装置。
【請求項２】
前記ライン数ｋがｋ＝ｎ／ｍかつＮの約数である請求項１記載の画像記録装置。
【請求項３】
前記ラインバッファメモリへの余白データの書きこみでは調整しきれない細かな位相差に対して、前記ラインバッファメモリからデータを読み出す際に細かな前記位相差に相当するビットシフトを行い、前記Ｎ本の光ビームを変調することを特徴とする請求項１又は請求項２に記載の画像記録装置。
【請求項４】
前記光ビームの走査時のブランク期間において、複数のラインバッファメモリのメモリ領域を共有することを特徴とする請求項１から請求項３のいずれか１項に記載の画像記録装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、画像記録方法及び画像記録装置に関し、特に、複数の光ビームを同時走査して画像を記録する画像記録方法及び画像記録装置に関する。
【０００２】
【従来の技術】
レーザープリンタを用いて画像を記録する場合、高画質の画像を記録するために光ビーム（レーザービーム）の走査密度の向上及びプリント速度の向上という要求から、レーザービームを走査する回転多面鏡（ポリゴンミラー）の回転の高速化が図られてきた。さらには、一度に２本のレーザービームを同時に走査する２ビーム走査装置も実用化され、画像記録の高速化及び高画質化が進められてきた（富士ゼロックステクニカルレポート第十号１９９５年）。
【０００３】
この２ビーム走査装置を搭載したレーザープリンタでは、レーザービームの本数を増加させた分だけ高速画像記録が可能になる反面、複数ラインを単位として走査するために画像書き出し位置の制御が粗くなってしまう、或いはレーザービームの本数が増えるために画像データのアクセスに関わる回路規模が大きくなってしまう、という問題が生じてしまう場合があった。とりわけ、複数の色画像を重ねてカラー画像を形成するカラープリンタにおいて画像書き出し位置の制御の精度の向上は必須な技術課題である。
【０００４】
これらを解決するため、実開昭６３−１７０８１９公報、特開平３−２５７４６９公報に記載の技術が考案されている。また、同様の技術が特開平８−１４２４１２公報、特開平１１−２２０５０４公報などにも記されている。
【０００５】
図１には、前記２ビーム走査装置の概略が示されている。
【０００６】
２ビームレーザーダイオードアレイ１０の各発光部１０ａ、１０ｂから出射した２本のレーザービームは、共通光路を通って感光体１２上の隣接する２本のライン１４を走査するように導かれている。なお、この共通光路の途中には、前記２本のレーザービームの副走査方向の間隔ずれが許容範囲内になるように、コリメータレンズ、シリンダーミラー、ポリゴンミラー、ｆ−θレンズ、シリンダー光学系が設置されている。
【０００７】
図２には、２ビーム走査装置とラインバッファとの構成が示されている。
前記２ビーム走査装置で画像データを記録するにあたって、実開昭６３−１７０８１９公報に記載の技術では、４本のラインバッファメモリＬＢ１１、ＬＢ１２、ＬＢ２１、ＬＢ２２と、入力選択回路１６と、出力選択回路１８、２０とを組み合わせて構成されたマルチチャンネル出力装置によって、２ビームレーザーダイオードアレイ１０の各発光部１０ａ、１０ｂに出力するデータラインが切り替えられている。
【０００８】
図３には、前記２ビーム走査装置のラインバッファのアクセスのタイムチャートが示されている。
【０００９】
ここで、ＰＲＱは画像記録開始を指示するプリントリクエスト信号であり、マシンコントローラ２２が前記ＰＲＱを出力する。ＳＯＳは走査ビームが感光体１２に入射する直前の位置に到達したことを示す主走査同期信号である。前記感光体１２に入射する直前の位置に設置されているミラー２４で反射された前記走査ビームが走査開始センサ２６に検知されると、ＳＯＳ発生器２８から前記ＳＯＳが出力される。また、Ｐａｇｅ、Ｌｉｎｅはそれぞれ信号発生器が生成するページ同期信号、ライン同期信号である。
【００１０】
前記Ｌｉｎｅは前記ＳＯＳ一周期中に２回出力される。前記Ｐａｇｅは前記ＰＲＱ発生後の前記Ｌｉｎｅの最初の立下り時に発生する。したがって、前記ＰＲＱが前記ＳＯＳの周期の前半で発生する（図３（ａ）参照）か後半で発生する（図３（ｂ）参照）かが判定でき、この判定結果に基づいて前記４本のラインバッファメモリ（ＬＢ１１、ＬＢ１２、ＬＢ２１、ＬＢ２２）への書き込み信号と前記４本のラインバッファメモリ（ＬＢ１１、ＬＢ１２、ＬＢ２１、ＬＢ２２）からの読み出し信号とを前記入力選択回路１６と前記出力選択回路１８、２０とで切り替え、前記各発光部１０ａ、１０ｂに出力する画像データを図３（ａ）あるいは図３（ｂ）に示すように制御して感光体１２上での書き出し位置を１走査線単位で設定している。
【００１１】
ここでは、前記発光部１０ａ、１０ｂから発光される２本のレーザービームを同時に走査して画像を記録するために前記４本のラインバッファメモリＬＢ１１、ＬＢ１２、ＬＢ２１、ＬＢ２２を使用している。Ｎ本のレーザービームを同時に走査して画像を記録する場合では、単純に拡張するとＮ×Ｎ本ものラインバッファメモリを必要とするが、出力選択回路をチャンネル間にまたがって選択するよう工夫することで２Ｎ本に削減することができる。
【００１２】
特開平８−１４２４１２公報に記載の技術では、データの切り替えで書き出し位置を１ライン単位に設定することを述べているが、そのためのデータアクセスに関して具体的な記載はない。また、特開平１１−２２０５７４公報に記載の技術では、２ビーム走査装置であってもインターフェースのバス幅を大きくしないように１ライン単位でデータアクセスすることを主旨としている。これら２件の先願を組み合わせると、前記実開昭６３−１７０８１９公報に記載の技術とほぼ同じ内容となり、Ｎ本レーザービームを同時に走査して画像を記録する場合では必ず２Ｎ本以上のラインバッファメモリを必要とする。
【００１３】
一方で、半導体レーザーの技術の進歩によって、面発光によるレーザービームの同時発光数が１０本を超えるようなレーザー素子が実現され、このようなレーザー素子を使ったマルチビーム走査装置が特開平５−２９４００５公報に記載されている。図４に、４つの発光点を持つマルチビーム走査装置の概略図を示す。
【００１４】
前記レーザー素子を使ったマルチビーム走査装置に従来技術をそのまま適応すると次の２つのケースが考えられる。
【００１５】
▲１▼マルチビーム全てのチャンネルに対応して上位の画像データ生成装置からパラレルのデータチャンネルが構成される。
【００１６】
▲２▼上位の画像データ生成装置に対して１ラインずつの完全な画像データのアクセスを行う。（一走査間にＮ回のライン同期信号で画像データのアクセスをする。）
【００１７】
▲１▼の場合では、レーザービームの本数を一単位として全ての動作が行われるため画像データの転送速度は遅くてよいが、書き出し位置の制御を精度良く行うことが困難になり、更に前記マルチビーム走査装置のレーザービームの本数毎に上位システムの設計を変えなくてはならない。
【００１８】
▲２▼の場合では、上位の画像データ生成装置に対して１ビーム走査の記録装置と同等であり、インターフェイスとしては汎用的である。しかし、マルチビームの本数が増えるほど高解像度記録が要求されることから、画像データのアクセス速度(特にラインバッファメモリへの書き込み）が高速であることが必要とされるが、このアクセス速度に対応できるラインバッファメモリはほとんどない。
【００１９】
例えば、２００ｍｍ／ｓで移動する感光体に、２４００ｄｐｉ、１ビットの画像データを走査幅３００ｍｍで記録した場合、
２００ｍｍ／ｓ（７．８４インチ／秒）→７．８４×２４００＝１８８９８ライン／秒→１ラインアクセス時間５３μｓ
となる。
【００２０】
この１ラインアクセス時間に１１．８インチ（３００ｍｍ）×２４００＝２８３４６ｂｉｔのデータを転送するには、
２８３４６／５３μｓ＝５３５Ｍｂｉｔ／ｓ
もの高速データ転送が要求される。
【００２１】
このような高速転送される画像データを直接書き込めるラインバッファメモリはほとんどなく、現実にはこの画像データを１６もしくは３２ビット単位程度にまとめながらパラレルデータに変換しなければラインバッファメモリを構成することは不可能であり、さらに前記マルチビーム走査装置の出力部ではパラレルシリアル変換が必要となり回路構成を複雑にしてしまう。
【００２２】
この場合では画像の書き出し位置の制御を精度良く行うことができるが、前述のような１チャンネル毎に複雑な構成を持つラインバッファメモリがレーザービームの本数の２倍程度必要となり回路規模を大きくし、さらにコストアップも招いてしまう。
【００２３】
【発明が解決しようとする課題】
本発明は上記問題を解決すべく成されたもので、レーザービームの同時発光数が１０本を超えるようなマルチビーム走査装置において、画像データを一時的に記憶保持するラインバッファメモリの数を削減し、尚且つ、副走査方向の画像書き出し位置の制御を１ライン単位で実現する画像記録装置を提供することを目的とする。更に、画像データ生成装置と画像記録装置との間で汎用性の高いインターフェイスを有する画像記録装置を提供することを目的とする。
【００２６】
【課題を解決するための手段】
第１の発明は、独立に変調可能なＮ本の光ビームを同時走査するマルチビーム走査による画像記録装置であって、階調を含む画像データに基づいて画像を記録する際、前記Ｎ本の光ビームの副走査方向の走査密度をｎｄｐｉ（ドット／インチ）、前記画像データの解像度をｍｄｐｉとし、かつｎ＞ｍなる関係をみたす場合、少なくとも副走査方向にｋ個のｎｄｐｉの画素で構成された画像を記録するための副走査方向のライン数ｋが、Ｎの約数であってｎとｍとの比に基づいて決定され、前記マルチビーム走査がＮ本の光ビームを記録媒体上を１回走査する毎に生成される主走査同期信号の一周期間にＮ／ｋ回のライン同期信号を生成する同期信号生成手段と、記録すべき画像データからｍｄｐｉの画像データを前記ライン同期信号に合わせて受け取って、前記ｋ個のｎｄｐｉの画素で構成された画像毎に副走査方向にｋライン分の光ビーム変調信号を生成する光ビーム変調信号生成手段と、前記光ビーム変調信号をラインバッファメモリに順次書きこみ、副走査方向にＮライン分のデータを揃えてから前記マルチビーム走査で画像記録する画像記録手段と、副走査方向の画像記録開始を指示するページ同期信号と前記主走査同期信号との位相差を判定し、前記位相差に応じて前記ラインバッファメモリへの書きこみに余白データを付与し、記録媒体上の副走査方向の画像記録位置を調整する副走査方向画像記録位置調整手段と、を有することを特徴としている。
【００２７】
また、前記ライン数ｋがｋ＝ｎ／ｍかつＮの約数であることを特徴としている。
【００２９】
更に，前記ラインバッファメモリへの余白データの書きこみでは調整しきれない細かな位相差に対して、前記ラインバッファメモリからデータを読み出す際に細かな前記位相差に相当するビットシフトを行い、前記Ｎ本の光ビームを変調することを特徴としている。
【００３２】
更に、前記光ビームの走査時のブランク期間において、複数のラインバッファメモリのメモリ領域を共有することを特徴としている。
【００３６】
第１の発明によれば、記録すべき画像データがｍｄｐｉの解像度の階調を含む画像データである場合、ｎｄｐｉの解像度の副走査方向のｋ本のラインによって、画像を例えば網点で階調の表現ができる。また、同期信号生成手によって、ｋ＝ｎ／ｍ（ｋは正の整数）の関係の基にマルチビーム走査装置の主走査同期信号の１周期の間にＮ／ｋ回のライン同期信号を生成する。さらに、光ビーム変調信号生成手段によって、ｍｄｐｉの画像データをライン同期信号に合わせて受け取って、前記ｋ個のｎｄｐｉの画素で構成された画像毎に副走査方向にｋライン分の光ビーム変調信号を生成する。そして、画像記録手段によって、ｋライン分の光ビーム変調信号をｋビットのラインバッファメモリに順次書きこみ、副走査方向にラインＮ本分のデータを揃えてからＮ本の光ビームで画像記録を行う。その際、副走査方向画像記録位置調整手段が、副走査方向の画像記録開始を指示するページ同期信号と前記主走査同期信号との位相差を判定し、前記位相差に応じて前記ラインバッファメモリへの書きこみに余白データを付与し、記録媒体上の副走査方向の画像記録位置を調整する。従って、ラインバッファメモリの数を（Ｎ／ｋ）〜２×（Ｎ／ｋ）本に削減することができ、ページ同期信号と主走査同期信号との位相差をライン同期信号単位で判定し、ラインバッファメモリへの書きこみに余白データを付与することで、ｋライン単位で副走査方向の画像記録位置を調整することができる。
【００３７】
また、前記ライン数ｋがｋ＝ｎ／ｍかつＮの約数であるので、ラインバッファメモリの数を（Ｎ／ｋ）〜２×（Ｎ／ｋ）本に削減することができ、ページ同期信号と主走査同期信号との位相差をライン同期信号単位で判定し、ラインバッファメモリへの書きこみに余白データを付与することで、ｋライン単位で副走査方向の画像記録位置を調整することができる。
【００３８】
ページ同期信号と主走査同期信号との位相差をライン同期信号単位よりもさらに細かく判定し、ビットシフトをしながらラインバッファメモリの読みだしを行うことで１ライン単位の書き出し位置の制御を実現することができる。
【００４０】
また、光ビームの走査時のブランク期間に、画像データの記憶をラインバッファメモリを用いて行う際に、複数のラインバッファメモリのメモリ領域を共有するように構成することで、複数のラインバッファメモリのメモリ総数を（Ｎ／ｋ）〜２×（Ｎ／ｋ）本に削減することができ、ページ同期信号と主走査同期信号との位相差をライン同期信号単位で判定し、ラインバッファメモリへの書きこみに余白データを付与することで、ｋライン単位で副走査方向の画像記録位置を調整することができる。
【００４１】
【発明の実施の形態】
（第１の実施の形態）
以下に第１の実施の形態の構成を説明する。
【００４２】
図５には、本発明の画像記録装置で用いる面発光レーザーＶＣＳＥＬ３０の概略が示されている。
【００４３】
ＶＣＳＥＬはＶｅｒｔｉｃａｌ−Ｃａｖｉｔｙ  Ｓｕｒｆａｃｅ−Ｅｍｉｔｔｉｎｇ  Ｌａｓｅｒの略であり、二次元平面上に発光点を形成するため、６×６（計３６）点といった多数の光ビーム（レーザービーム）の同時発光が可能であり、これを従来のレーザー走査装置の光源と置きかえることで容易にマルチビーム走査装置を構成することができる（図４参照）。
【００４４】
本実施の形態では、この３６点の光源のうち３２点が使用されている。なお、３２点を選択したのは８の倍数の方が信号系の構成上無駄が無いためであるが、技術上８の倍数にしなければならない制約があるわけではない。
【００４５】
前記ＶＣＳＥＬ３０は各発光点が平行四辺形の各頂点に位置しており、前記ＶＣＳＥＬ３０を適切な角度に傾けることで感光体上に２４００ｄｐｉの走査線を構成することができる。また、主走査方向の結像位置がずれているため各レーザーの変調信号に遅延制御を行ない、感光体上では３２本のレーザービームが同時に隣接走査しているのと同等なマルチビーム走査装置となっている。
【００４６】
図６には、画像記録装置を用いたプリンタシステムの基本構成が示されている。前記ＶＣＳＥＬ３０を用いてレーザービームを発光するマルチＬＤ３２に前記マルチＬＤ３２の駆動回路であるマルチＬＤＤ３４が接続されている。前記マルチＬＤＤ３４には前記遅延制御を行う遅延調整器３６が接続されている。さらに前記マルチＬＤＤ３４の上側流に接続された破線部内の装置が画像記録装置の信号処理部Ｓである（信号処理部Ｓの構成は後述）。
【００４７】
一方、画像データ生成装置３８には、スキャナやコンピュータ、さらにはネットワークを介したクライアント（コンピュータ）などが接続され、中間調画像（階調画像）あるいは文字画像情報から前記画像記録装置の解像度単位の信号（ビットマップデータ）が前記画像データ生成装置３８によって生成され、前記信号が前記画像記録装置に送られる。
【００４８】
（信号処理部Ｓの構成）
前記マシンコントローラ４０には前記信号処理部Ｓのタイミング信号発生器４２が接続されている。前記マシンコントローラ４０からは画像の書き出しを指示するプリントリクエスト信号ＰＲＱがバスを介してタイミング信号発生器４２に伝えられる。前記タイミング信号発生器４２にはＳＯＳ発生器４４が接続されている。前記タイミング信号発生器４２には主走査同期信号ＳＯＳが前記ＳＯＳ発生器４４から伝えられるようになっている。
【００４９】
また、前記マシンコントローラ４０にはＩ／Ｆ部４６が接続されている。前記マシンコントローラ４０からは、通信制御信号及びＣｏｌｏｒ Ｓｅｌｅｃｔ信号が前記Ｉ／Ｆ部４６に伝えられるようになっている。
【００５０】
メモリコントローラ４８にはラインバッファメモリ群５０が接続されている。また、前記タイミング信号発生器４２には前記メモリコントローラ４８と前記ラインバッファメモリ群５０とが接続されている。前記タイミング信号発生器４２からは、画素クロック信号ＰＣＫが前記メモリコントローラ４８と前記ラインバッファメモリ群５０とに伝達されるようになっている。
【００５１】
また、前記タイミング信号発生器４２からは、前記マルチビーム走査装置の書き出し基準となる信号ＲＯＳ＿ＰＳ、前記ＳＯＳより生成される読み出し基準となる信号ＲＯＳ＿ＬＳ、前記ＳＯＳが前記メモリコントローラ４８にバスを介して入力されるようになっている。
【００５２】
また、前記タイミング信号発生器４２には前記Ｉ／Ｆ部４６が接続されている。前記タイミング信号発生器４２からのＬｉｎｅ信号とＰａｇｅ信号がそれぞれ前記メモリコントローラ４８と前記Ｉ／Ｆ部４６とに伝達される。
【００５３】
前記Ｌｉｎｅ信号は、マルチビーム走査装置によって複数のレーザービームが記録媒体上を１回走査されるごとに生成される主走査同期信号ＳＯＳの一周期間に複数回生成される。前記Ｌｉｎｅ信号に同期して画像データが前記画像データ生成装置３８から前記画像記録装置に送られる。
【００５４】
前記メモリコントローラ４８は前記Ｉ／Ｆ部４６にもバスを介して接続されており、前記メモリコントローラ４８からの種々の信号が伝達される。
【００５５】
前記Ｉ／Ｆ部４６は前記画像データ生成装置３８内の変調信号生成部５２にも接続されており、前記信号処理部Ｓと前記画像データ生成装置３８との間で信号の入出力が前記Ｉ／Ｆ部４６を介して行われる。
【００５６】
一方、前記Ｉ／Ｆ部４６は前記ラインバッファメモリ群５０にも信号が伝達できるように接続されている。
【００５７】
前記ラインバッファメモリ群５０には前記遅延調整器３６が接続されている。前記ラインバッファメモリ群５０からの出力信号が前記遅延調整器３６に伝達されるようになっている。
【００５８】
図７は前記画像データ生成装置３８から送信されるビットマップデータと前記変調信号生成部５２から出力されるレーザー変調信号との対応が示されている。ここで、レーザーの本数ＮをＮ＝３２本、走査解像度ｎをｎ＝２４００ｄｐｉとし、ラインバッファメモリとしてＦＩＦＯメモリを使用する。
【００５９】
マルチビームを同時に走査して画像を記録する場合、画像データのアクセス速度（特にラインバッファメモリへの書き込み）を考慮すると、理論上では、パラレルビット数が非常に大きいラインバッファメモリを用いれば、画像記録の高速化が図れる。しかし、実際には、一走査分の画像データを高速に記録でき、なお且つ、パラレルビット数が非常に大きいラインバッファメモリはほとんどない。
【００６０】
一方、ラインバッファメモリのパラレルビット数を小さくすると前記ラインバッファメモリに画像データを書き込む時間は短くなるが、前記マルチビーム走査装置で画像を記録する場合に必要とされる前記ラインバッファメモリの本数が多くなってしまい、前記画像データのアクセスに関わる回路規模が大きくなってしまう。
【００６１】
以上のような理由から、前記マルチビーム走査装置の画像データの書き込み及び読み出しに必要なラインバッファメモリには、４ビットパラレルから１６ビットパラレル程度のメモリが妥当である。
【００６２】
このため、本実施の形態で用られるラインバッファメモリは、８ビットパラレルのラインバッファメモリを使用する。
【００６３】
この８ビットパラレルのラインバッファメモリが使用されることから、画像データを取り込むライン数ｋの値をｋ＝８に設定する。
【００６４】
前記Ｉ／Ｆ部４６で受けとった８ビットパラレルの２４００ｄｐｉのビットマップデータを走査幅３００ｍｍ分蓄えた場合の画像データ量は、
（３００／２５．４）×２４００≒２８，３００ｂｉｔ
となり、約３０ｋワード×８−ｂｉｔの容量のＦＩＦＯメモリを必要とするが、例えばＭＳＭ５１Ｖ８２２１Ａ（沖電気工業）のように２６２，２１４−Ｗｏｒｄ×８−ｂｉｔといったＦＩＦＯメモリが一般的に利用できるので回路設計に問題はない。
【００６５】
ＳＯＳの１周期の間に書きこみが必要となるラインバッファメモリの本数は、Ｎ／ｋ＝３２／８＝４より４本であり、読みだし動作をするのに必要なラインバッファメモリの本数も４本であるから、Ｎ＝３２本のマルチビームの１走査で必要なラインバッファメモリは、８ビットＦＩＦＯ（Ｆｉｒｓｔ−Ｉｎ  Ｆｉｒｓｔ−Ｏｕｔ）メモリ８本である。
【００６６】
図８には、４本のＦＩＦＯメモリにデータを書き込むためのタイミングチャートが示されており、併せて、画像の書き出し位置制御の手順も示されている。
【００６７】
本実施の形態では、Ｎ＝３２、ｎ＝２４００、ｋ＝８であるから、Ｎ／ｋ＝３２／８＝４より、１走査中に生成されるＬｉｎｅの数はＦＩＦＯメモリの数と同じく４である。
【００６８】
ＰＲＱはプリンタの機械的制御で生成されるためＳＯＳとは非同期であり、前記ＰＲＱは、前記ＳＯＳがアクティブの間のどこで発生するか予測ができない。本実施の形態では余白数＝３のエリアでＰＲＱが発生している。マルチビーム走査装置側の書き出し基準となるＲＯＳ＿ＰＳは前記ＰＲＱ直後の前記ＳＯＳを基準にアクティブとしているが、前記画像データ生成装置３８へは前記Ｉ／Ｆ部４６を介してＬｉｎｅを３周期分遅らせたＰａｇｅが送られる。
【００６９】
前記メモリコントローラ４８では前記ＲＯＳ＿ＰＳと前記Ｐａｇｅとの双方を比較し、Ｐａｇｅの遅れている期間は変調信号生成部５２を制御して３つの白データを１つずつ順にＦＩＦＯ＿１乃至ＦＩＦＯ＿３に書きこむ。Ｐａｇｅがアクティブになると、前記Ｐａｇｅがアクティブになった直後のＬｉｎｅより前記変調信号生成部５２で生成されたデータをＦＩＦＯ＿４から画素順に書き込み、１主走査が終了するときには前記ＦＩＦＯ＿１から前記ＦＩＦＯ＿４までの書き込みが終わる。ここで書きこみ処理したＦＩＦＯメモリ４本をＦＩＦＯ群５０Ａ（６１乃至６４）とし、次のＳＯＳに同期したＲＯＳ＿ＬＳ信号で前記ＦＩＦＯ群５０Ａに書き込まれたデータを同時に読みだし、前記データに基づいて３２個のレーザーが変調される。
【００７０】
ＦＩＦＯ群５０Ａ（６１乃至６４）が読みだし動作中には同じ構成のＦＩＦＯ群５０Ｂ（７１乃至７４）に次の画像データが順に書きこまれていき、以後、ＦＩＦＯ群５０Ａ、５０Ｂの動作を交互に行う。このようにすることで、ラインバッファメモリとしてのＦＩＦＯメモリは８本（２×Ｎ／ｋ）で済む。更に、画像書き出し位置が２４００ｄｐｉの８ライン単位（３００ｄｐｉ）の分解能で実現できる。
【００７１】
以下、第１の実施の形態の作用を説明する。
【００７２】
まず、走査密度ｎをｎ＝２４００ｄｐｉ（ドット／インチ）とするＮ＝３２本マルチビーム走査装置において、このＮ＝３２本のレーザービームをｋ＝８本ずつグループ化し、前記マルチビーム走査装置の主走査同期信号ＳＯＳの１周期の間にＮ／ｋ＝４回のＬｉｎｅを生成し、前記画像データ生成装置３８に送る。
【００７３】
前記画像データ生成装置３８では、Ｐａｇｅが有効になった後のＬｉｎｅから順にｎ＝２４００ｄｐｉの画像データを８ビットずつパラレルに画像記録装置に送る。前記画像記録装置では、副走査方向に８ビット分のデータをラインバッファメモリに順次書きこみ、副走査方向に３２ビットのデータを揃えてからＮ＝３２本のレーザービームで画像記録を行う。したがって、主走査同期信号１周期の間に書きこみが必要となるラインバッファメモリはＮ／ｋ＝４本であり、各メモリのビット幅は８ビットである。
【００７４】
ここでＳＯＳの１周期中に書き込まれたラインバッファメモリ群５０Ａは、次のＳＯＳの１周期中に読みだし動作をしているので、もう一組のラインバッファメモリ群５０Ｂが画像データの書きこみ動作をするために必要になる。そのため全部で２×（Ｎ／ｋ）＝８本のＦＩＦＯメモリを使う。なお、一走査中には感光体の外部を走査しているブランク時間があり、この時間に対応するＦＩＦＯメモリを前記ラインバッファメモリ群５０Ａと５０Ｂとで共有することでラインバッファメモリ数は（Ｎ／ｋ）＝４本から２×（Ｎ／ｋ）＝８本までの間の数にすることができる。
【００７５】
（第２の実施の形態）
次に、第２の実施の形態について説明する。なお、上述第１の実施の形態に係る画像記録装置と同一構成の部分については同一符号を付して説明を省略する。
【００７６】
図９には、画像データ生成装置３８から多値の中間調データ（階調画像データ）を受け取るようなプリンタシステムの基本構成が示されている。
【００７７】
第１の実施の形態では、前記変調信号生成部５２は前記画像データ生成装置３８の内部に設けられていたが、本実施の形態では、変調信号生成部８０は画像データ生成装置３８の内部には設けられておらず、信号処理部Ｓの内部に設けられており、Ｉ／Ｆ部４６とラインバッファメモリ群５０との間に接続されている。
【００７８】
前記変調信号生成部８０にはタイミング信号発生器４２が接続されている。前記変調信号生成部８０はタイミング信号発生器４２からのＬｉｎｅ信号及びＰａｇｅ信号を入力できるようになっている。
【００７９】
更に、前記変調信号生成部８０にはマシンコントローラ４０が接続されており、前記マシンコントローラ４０からはＣｏｌｏｒ Ｓｅｌｅｃｔ信号が入力されるようになっている。
【００８０】
また、メモリコントローラ４８から出力された信号が前記変調信号生成部８０に入力できるように接続されている。
【００８１】
図１０には、前記画像データ生成装置３８の中間調データと前記変調信号生成部５２から出力されるレーザー変調信号との対応が示されている。ここで、レーザービームの本数Ｎ＝３２本、走査解像度ｎ＝２４００ｄｐｉ、前記画像データ生成装置３８の中間調データは解像度ｍ＝６００ｄｐｉ、前記画像データ生成部３８の各画素は８ビットの濃度値を持つものとする。また、ラインバッファメモリとしてＦＩＦＯメモリを使用する。
【００８２】
マルチビームを同時に走査して画像を記録する場合、画像データのアクセス速度（特にラインバッファメモリへの書き込み）を考慮すると、理論上では、メモリのパラレルビット数が非常に大きいメモリを用いれば画像記録の高速化が図れる。しかし、実際には、一走査分の画像データを高速に記録でき、なお且つ、パラレルビット数が非常に大きいメモリはほとんどない。
【００８３】
一方、メモリのパラレルビット数を小さくすると前記メモリに画像データを書き込む時間は短くなるが、前記マルチビーム走査装置で画像を記録する場合に必要とされる前記メモリの本数が多くなってしまい、前記画像データのアクセスに関わる回路規模が大きくなってしまう。
【００８４】
そこで、マルチビーム走査装置の中間調データである画像データの書き込み及び読み出しに必要なラインバッファメモリには、４ビットパラレルから１６ビットパラレル程度のメモリが妥当である。
【００８５】
また、前記画像中間調データの解像度はｍ＝６００ｄｐｉであるから、ｎ／ｍ＝２４００／６００＝４より、ｎ＝２４００ｄｐｉの解像度の４ライン分の画像データが記録される。このｎ／ｍの値をｋとする。すなわち、ｋ＝ｎ／ｍ＝４となる。
【００８６】
このため、本実施の形態で用いるラインバッファメモリは、４ビットパラレルのラインバッファメモリを使用する。
【００８７】
変調信号生成部８０では、前記Ｉ／Ｆ部４６で受けとった６００ｄｐｉの多値データ１画素につき２４００ｄｐｉのビットマップの網点画像データ（１６ビット）を生成する。これを４ビット単位でＦＩＦＯメモリに書きこむ。この様な方法で画像データを処理するには２４００ｄｐｉの４ライン分のデータを蓄えなければならない。走査幅を３００ｍｍとすると、
（３００／２５．４）×２４００  ≒  ２８３００ｂｉｔ
となり、約３０ｋワード×４−ｂｉｔの容量のＦＩＦＯメモリを必要とするが、例えば、ＭＳＭ５１Ｖ４２２２Ｃ（沖電気工業）のように、２６２，２６３−Ｗｏｒｄ×４−ｂｉｔといったＦＩＦＯメモリが一般的に利用できるので回路設計に問題はない。
【００８８】
ＳＯＳの１周期の間に書きこみが必要となるラインバッファメモリの本数は、Ｎ／ｋ＝３２／４＝８より８本であり、読みだし動作をするのに必要なラインバッファメモリの本数も８本であるから、Ｎ＝３２本のマルチビームの１走査で必要なラインバッファメモリは、４ビットＦＩＦＯ（Ｆｉｒｓｔ−Ｉｎ  Ｆｉｒｓｔ−Ｏｕｔ）メモリ１６本である。
【００８９】
網点画像データの生成方法については、ディザマトリクス法、誤差拡散法など多数あり、どのような技術を用いても構わない。
【００９０】
図１１には、８本のＦＩＦＯメモリにデータを書き込むためのタイミングチャートが示されており、併せて、画像の書き出し位置制御の手順も示されている。
【００９１】
本実施の形態では、Ｎ＝３２、ｋ＝４であるから、Ｎ／ｋ＝３２／４＝８より、１走査中に生成するＬｉｎｅの数はＦＩＦＯメモリの数と同じく８である。
【００９２】
ＰＲＱはプリンタの機械的制御で生成されるためＳＯＳとは非同期であり、前記ＰＲＱが前記ＳＯＳ間のどこで発生するか予測ができない。本実施の形態では余白数＝３のエリアでＰＲＱが発生している。走査装置側の書き出し基準となるＲＯＳ＿ＰＳは前記ＰＲＱ直後の前記ＳＯＳを基準にアクティブとしているが、前記画像データ生成装置３８へは前記Ｉ／Ｆ部４６を介してＬｉｎｅを３周期分遅らせたＰａｇｅが送られる。
【００９３】
前記メモリコントローラ４８では前記ＲＯＳ＿ＰＳと前記Ｐａｇｅとの双方を比較し、前記Ｐａｇｅの遅れている期間は前記変調信号生成部８０を制御して３つの白データを１つずつ順にＦＩＦＯ＿１乃至ＦＩＦＯ＿３に書きこむ。前記Ｐａｇｅがアクティブになると、前記Ｐａｇｅがアクティブになった直後のＬｉｎｅより前記変調信号生成部８０で生成したデータをＦＩＦＯ＿４から画素順に書き込み、１主走査が終了するときには前記ＦＩＦＯ＿１からＦＩＦＯ＿８までの書き込みが終わる。ここで書きこみ処理したＦＩＦＯメモリ８本をＦＩＦＯ群５０Ｃ（８１乃至８８）とし、次のＳＯＳに同期したＲＯＳ＿ＬＳ信号で同時に読みだし３２個のレーザーを変調する。
【００９４】
ＦＩＦＯ群５０Ｃ（８１乃至８８）が読みだし動作中には同じ構成のＦＩＦＯ群５０Ｄ（９１乃至９８）に次の画像データを順に書き込んでいき、以後、前記ＦＩＦＯ群５０Ｃ、５０Ｄの動作を交互に行う。このようにすれば、ラインバッファメモリとしてのＦＩＦＯメモリは２×Ｎ／ｋ＝１６本で済む。
【００９５】
図１２にはラインバッファメモリアクセスのタイミングチャートが示されている。
【００９６】
レーザー走査装置のブランク期間（ＲＯＳ＿ＬＳが非有効な期間）に対応するＦＩＦＯメモリ８６乃至８８を、前記ＦＩＦＯメモリ群５０Ｃ、５０Ｄとで共有することで、さらにＦＩＦＯメモリの数を削減することができる。
【００９７】
図１３には、前記メモリコントローラ４８周辺の詳細が示されている。タイミング信号発生器４２では、ＳＯＳとＰＲＱより各種制御信号（ＲＯＳ＿ＰＳ、ＲＯＳ＿ＬＳ、Ｌｉｎｅ、Ｐａｇｅ、画素クロックＰＣＫ）を生成し各部に供給する。前記メモリコントローラ４８では、ＦＩＦＯのライトクロック（ＦＩＦＯ＿ＷＣＫ）を生成するとともに、これを４分周した転送クロックが前記Ｉ／Ｆ部４６を介して前記画像データ生成装置３８に送られる。前記画像データ生成装置３８はＰａｇｅ、Ｌｉｎｅがアクティブになると、転送クロックに同期して８ビットの画像データを送るようになっている。前記変調信号生成部８０では、１画素８ビットの中間調データから１６ビットのビットマップデータを生成し、これを４ビット単位でＦＩＦＯメモリに書き込むため、転送クロックより４倍の周波数のＦＩＦＯ＿ＷＣＫをライトクロックとして使用する。この時、前記変調信号生成部８０の出力は前記ＦＩＦＯ群５０Ｃ、５０Ｄの全ＦＩＦＯメモリの入力につなげられ、前記メモリコントローラ４８が順にライトイネーブル制御をとりおこなう。
【００９８】
ＦＩＦＯメモリからは、前記ＳＯＳより生成される前記ＲＯＳ＿ＬＳを読みだし基準とし、前記ＰＣＫに同期して読み出される。このときの、前記ＦＩＦＯメモリ群５０Ｃ、５０Ｄの切り替えは前記メモリコントローラ４８が各ＦＩＦＯメモリのリードイネーブル制御と出カイネーブル制御とで行う。
【００９９】
図１４には、画像記録を行う際の１ライン調整のためのラインバッファメモリアクセスのタイムチャートが示されている。ここでは、ＳＯＳ間をＮ／ｋ＝８等分した粗調エリアと、さらにその内部をｋ＝４等分した微調エリアでＰＲＱの位相を判定している。
【０１００】
図１５にはラインバッファ群５０におけるデータ処理の概略が示されている。
【０１０１】
初め、前記粗調エリアの位相差に対してはＦＩＦＯメモリへの余白の書きこみ制御を行う。次に、前記微調エリアの位相差に対して、最初にデータを読み出すＦＩＦＯ群５０Ｃからの３２ビットデータのビットシフトを行う。本実施の形態では２ビットシフトしている場合が示されている。ここでＦＩＦＯ＿８からシフトして飛び出したデータを余り調整ＦＩＦＯ１００Ａに入力し１走査の間バッファリングしておく。次に、ＦＩＦＯ群５０Ｄを読み出すときに、先にバッファリングしておいた前記ＦＩＦＯ群５０Ｃの余りを前記ＦＩＦＯ群５０ＤのＦＩＦＯ＿１にビットシフトして加え、順にシフトする。ここでも前記ＦＩＦＯ群ＤのＦＩＦＯ＿８からシフトして飛び出すデータがあるので、余り調整ＦＩＦＯ１００Ｂに１走査の間バッファリングしておく。再度前記ＦＩＦＯ群５０Ｃの読み出しのときには、余り調整ＦＩＦＯ１００Ｂのデータを加えてビットシフトすれば順にデータの切れ目なく１ライン単位の書き出し位置制御が完結する。
【０１０２】
以下に第２の実施の形態の作用を説明する。
【０１０３】
前記画像記録装置の光ビームの走査密度ｎをｎ＝２４００ｄｐｉ（ドット／インチ）、前記画像データ生成装置３８から送られてくる画像データがｍ＝６００ｄｐｉの多値中間調データである場合に、前記ｋ＝４の値に基づいてマルチビーム走査装置のＳＯＳの１周期の間にＮ／ｋ＝８回のライン同期信号を生成し、前記画像データ生成装置３８に送る。
【０１０４】
前記画像データ生成装置３８では、Ｐａｇｅが有効になった後のＬｉｎｅから順にｍ＝６００ｄｐｉの前記画像データを前記画像記録装置に送る。前記画像記録装置では、副走査方向に２４００ｄｐｉの解像度のライン４本分毎に光ビーム変調信号を生成し、前記光ビーム変調信号をラインバッファメモリに順次書きこみ、副走査方向に３２ビット分のデータを揃えてから３２本のレーザービームで画像記録を行う。
【０１０５】
したがって、ＳＯＳの１周期の間に書きこみが必要となるラインバッファメモリはＮ／ｋ＝８本であり、各メモリのビット幅は４ビットである。ここで書き込まれたラインバッファメモリ群５０Ｃは、次の１周期中は読みだし動作をしているので、もう一組のラインバッファメモリ群５０Ｄが画像データの書きこみ動作をするために必要になる。そのため全部で２（Ｎ／ｋ）＝１６本のラインバッファメモリを使う。ただし、レーザー走査装置では感光体の外部を走査しているブランク時間があり、この時間に対応するＦＩＦＯメモリを前記ラインバッファメモリ５０Ｃ、５０Ｄとで共有することでラインバッファメモリ数は（Ｎ／ｋ）＝８から２（Ｎ／ｋ）＝１６本の間の値となる。
【０１０６】
更に、ＰａｇｅとＳＯＳとの位相差をＬｉｎｅ単位で判定し、この位相差に相当するデータを余白としてラインバッファメモリに付与してから実際の先頭画像をラインバッファメモリに書き込む。この先頭数ラインに余白データが入ったＮ／ｋ＝８本のラインバッファメモリを同時に読みだし画像記録上の位置制御を行う。
【０１０７】
更に、位相差判定を粗調エリアの位相差判定よりｋ＝４倍細かく行い、ｋ＝４ライン単位の位置制御を前記粗調エリアの位相差に基づく画像の書き出し位置制御と同様に行うことに加え、ラインバッファメモリから３２ビットパラレルにデータを読みだす際に１ライン単位でビットシフトを行ってＮ＝３２本のレーザーを変調する。
【０１０８】
以上の実施の形態では、前記画像データ生成装置３８が出力する画像データをビットマップデータのケースと中間調データについてそれぞれ説明したが、プリンタシステムとしては中間調データ及びベクター情報として送られてきた文字／線画情報の双方を画像記録デ―夕として生成し画像記録装置に送らなくてはならない。その方法として次の三つが代表的な方式である。
【０１０９】
▲１▼中間調画像とベクター情報とを等しい解像度の二値データ（ビットマップに展開する。
【０１１０】
▲２▼中間調画像より高い解像度でベクター情報を展開し、中間調画像と同じ解像度の多値データ（グレーマップ）に変換、あるいはベクター情報を低解像度ビットマップからパターンマッチングなどの手法で中間調画像と同じ解像度の多値データ（グレーマップ）に変換し、多値情報として中間調データとベクター情報とを統合する。
【０１１１】
▲３▼中間調画像より高い解像度単位でベクター情報を展開し高解像度ビットマップと中間調データとを統合し画像記録装置に送る。
【０１１２】
これらは以下のように処理で対応可能である。
【０１１３】
▲１▼第１の実施の形態そのものである。
【０１１４】
▲２▼グレーマップを中間調データとして第２の実施の形態の方式で処理をする。ただし、特開平９−１８７１０公報に記載の技術のように、グレーマップデータとともに画素毎の濃度勾配を示すフラグを添付する方法もあり、この場合には変調信号生成部でフラグに対応したルックアップテーブルを用意すればよい。
【０１１５】
▲３▼画像データ生成装置と画像記録装置とのインターフェイスの整合上、高解像度ビットマップデー夕であっても必ず中間調データと同じ解像度単位でデータをパッキングしなくてはならない。したがって、データには画素単位で中間調か高解像ビットマップかを識別するフラグが添付される、あるいは領域として明示されるので、変調信号生成部において中間調データなら第２の実施の形態の処理を通し、高解像ビットマップならば第１の実施の形態のようにビットマップデータとして取り扱えば良い。
【０１１６】
以上、文字／線画のようなベクター情報と中間調データとに基づいて画像記録される階調画像を混在して取り扱うシステムであっても、データの種別判定と本発明インターフェイス技術とを組合せれば全ての画像データに適合可能である。
【０１１７】
【発明の効果】
以上述べたように本発明によれば、１０本を超えるようなマルチビーム走査装置を用いたときに発生するラインバッファメモリ数の増加と、副走査方向の画像書き出し位置の制御の精度の悪化というマルチビーム走査固有の問題を解決することができる。画像書き出し位置の制御の精度の悪化の解決はプリント画質の向上に寄与し、ラインバッファメモリ数の増加の解決は回路規模の縮小による低コスト化に寄与する。
【０１１８】
加えて、画像データ生成装置とのインターフェースに対して特殊構成を必要としないことから汎用性が高く、通常のインターフェースに接続する画像データ生成装置を制約しない。更に、マルチビーム素子の利用によって走査装置の駆動の低速化が図られるので、低騒音、低消費電力にも貢献することができる。
【図面の簡単な説明】
【図１】  ２ビーム走査装置の概略図である。
【図２】  ２ビーム走査装置とラインバッファの構成図である。
【図３】  ２ビーム走査装置のラインバッファのアクセスを示すタイムチャートである。
【図４】  面発光レーザーアレイ走査装置の概略図である。
【図５】  ＶＣＳＥＬ（６×６）の概略図である。
【図６】  プリンタシステムの構成図である。
【図７】  データ処理概略図である。
【図８】  ラインバッファメモリアクセスのタイミングチャートである。
【図９】  プリンタシステムの構成図である。
【図１０】  データ処理概略図である。
【図１１】  ラインバッファメモリアクセスのタイミングチャートである。
【図１２】  ラインバッファメモリアクセスのタイミングチャートである。
【図１３】  ラインバッファメモリ制御回路の構成図である。
【図１４】  １ライン調整のためのラインバッファメモリアクセスのタイムチャートである。
【図１５】  データ処理概略図である。
【符号の説明】
３０        面発光レーザーＶＣＳＥＬ
３２        マルチＬＤ
３４        マルチＬＤＤ
３６        遅延調整器
３８        画像データ生成装置
４０        マシンコントローラ
４２        タイミング信号発生器
４４        ＳＯＳ発生器
４６        Ｉ／Ｆ部
４８        メモリコントローラ
５０        ラインバッファメモリ群
５２        変調信号生成部
８０        変調信号生成部
１００Ａ    余り調整ＦＩＦＯ
１００Ｂ    余り調整ＦＩＦＯ
【図１】
0004035944.tif 000002
【図２】
0004035944.tif 000003
【図３】
0004035944.tif 000004
【図４】
0004035944.tif 000005
【図５】
0004035944.tif 000006
【図６】
0004035944.tif 000007
【図７】
0004035944.tif 000008
【図８】
0004035944.tif 000009
【図９】
0004035944.tif 000010
【図１０】
0004035944.tif 000011
【図１１】
0004035944.tif 000012
【図１２】
0004035944.tif 000013
【図１３】
0004035944.tif 000014
【図１４】
0004035944.tif 000015
【図１５】
0004035944.tif 000016