(57)【特許請求の範囲】
【請求項１】
容量性素子の一端に接続されたプリチャージ回路と、前記容量素子の他端に接続されたブースト回路を有するメモリ装置用のブースト信号生成回路であって、
前記プリチャージ回路は、
外部からの供給電源に昇圧ノードを接続する第１のトランジスタと、
前記昇圧ノードの電位を、前記供給電源の電位から前記供給電源よりも電圧レベルが低いプリチャージレベルに引き下げる第１の回路と、
前記第１のトランジスタと前記第１の回路に接続されるとともに、アドレス信号に応答して前記第１のトランジスタを非導通にして前記第１の回路を起動させる論理回路と、
を含み、
前記ブースト回路は、
前記供給電源に接続され、前記昇圧ノードの電位を前記プリチャージレベルから前記供給電源よりも電圧レベルが高いブーストレベルに昇圧させる駆動信号を出力する第２の回路
を有し、
前記第１の回路は、
当該第１の回路の動作を切り換えるスイッチと、
前記スイッチに直列接続される、ダイオード接続された１以上の第２のトランジスタと、を備え、
前記第２の回路は、
前記外部からの供給電源と前記駆動信号の出力端の間に位置する出力トランジスタと、
前記出力トランジスタのゲートに接続される、ダイオード接続された１以上の第３のトランジスタと、を備えること
を特徴とするブースト信号生成回路。
【請求項２】
請求項１のブースト信号生成回路において、
前記第１の回路の前記スイッチは、
一端が前記第２のトランジスタに接続されるとともに他端が接地され、そのゲートに前記アドレス信号が供給されること
を特徴とするブースト信号生成回路。
【請求項３】
請求項１又は２のブースト信号生成回路において、
前記第２の回路は、
前記出力トランジスタに接続され、ゲートにブースト制御信号を受ける第４トランジスタを備えること
を特徴とするブースト信号生成回路。
【請求項４】
請求項１のブースト信号生成回路において、
前記ブースト信号生成回路は、
前記アドレス信号に応じて、前記第１の回路で前記昇圧ノードの電位を前記プリチャージレベルに設定する第１の動作期間と、
前記第１の動作期間に続いて、前記第２の回路で前記昇圧ノードを昇圧する第２の動作期間と、
前記第２の動作期間の後に、前記昇圧ノードの電位を前記外部からの供給電源の電位に戻す第３の動作期間と、
と有することを特徴とするブースト信号生成回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は低電力メモリ装置で用いられるブースト回路に関し、特に、供給電圧に依存することなくワード線の信号レベルを高めることのできるブースト回路およびブースト方法に関する。
【０００２】
【従来の技術】
フラッシュメモリなどメモリ装置の低電圧動作のために、ワード線の電圧レベルを必要に応じて高める（ブーストする）電圧ブーストが行われている。図１は、メモリ装置で使用されている一般的なブースト回路の概略図である。ブースト回路１００は、供給電圧（Ｖcc）およびブースト制御信号１０２を受け取り、メモリ装置で使用されるブースト信号（ＶＰＸＧ）を生成する。ＶＰＸＧ信号はたとえば、セクタ選択回路１０４に入力されるグローバルプログラムパルスである。セクタ選択回路１０４は、選択された段のセクタセレクタ１０４を駆動するセクタ選択信号１０６を受け取って、ＶＰＸＧ信号からセクタプログラムパルス１０８を生成する。セクタプログラムパルス１０８は、Ｘデコーダ回路１１０に送られる。Ｘデコーダ回路１１０は、デコード信号の受信に応じて、セクタプログラムパルス１０８から、電圧がブーストされたブーストワード線信号１１２を出力する。
【０００３】
しかし、従来のブースト回路１００で生成され出力されたグローバルＶＰＸＧ信号は、供給電圧（Ｖcc）に依存しており、結果的に、ＶＰＸＧブースト信号の電圧レベルも変動する。このように変動するブースト信号からワード線信号を生成すると、生成されたワード線信号が、メモリ装置の動作に必要な上限電圧マージンと下限電圧マージンを満たさなくなる。
【０００４】
図２は、従来のブースト回路におけるコアセル電流（Ｉ）と、コアセル電流から得られる電圧との依存関係を示すグラフである。ワード線の電圧をブーストすることによって、ブーストされたワード線電圧に応じた電流がコアセルに流れ、このコアセル電流が電圧に変換されて２進値が決まる。図２のグラフにおいて、Ｉrefは、基準として用いられる電流レベルを示す。コアセルに流れる電流を基準電流Ｉrefと比較することによって、メモリ装置のデータ値が決まる。グラフにおいて、I1 は、コアセルから読み取られてデータ値「１」を与える電流レベルを示し、Ｉ0 は、コアセルから読み取られてデータ値「０」を与える電流レベルである。
【０００５】
【発明が解決しようとする課題】
ブーストされたワード線の電圧が供給電圧に依存する場合、変動するワード線電圧から生成されたコアセル電流は、電流マージンを損ない、コアセルデータ値の読み取りが困難になる。たとえば、ワード線電圧が所定値よりも低すぎると、「１」のデータ値を読み取るための電流マージンが小さくなり、所定値よりも高すぎると、「０」のデータ値を読み取る電流マージンが小さくなる。すなわち、ブーストされたワード線の信号レベルが電力供給に依存する場合、電力供給における変動、ばらつきの影響でメモリ動作の信頼性が損なわれてしまう。
【０００６】
このような背景から、供給電圧に依存することなく作動してメモリ装置のブースト信号を生成するブースト回路が望まれている。
【０００７】
【課題を解決するための手段】
上述した問題点に鑑み、本発明は、供給電圧に依存せずにワード線の電圧ブーストを行うシステムを提供する。このシステムは、２段階方式により、供給電圧に依存しない電圧ブーストを実現する。すなわち、容量性のブースト素子をあらかじめ初期レベルに設定するプリチャージ段階と、初期レベルの信号からブーストされたメモリ信号を生成するブースト段階を備える。これにより、メモリ信号は、供給電圧（Ｖcc）の変動の影響を受けることなく、所望のレベルにブーストされるのである。
【０００８】
本発明の一実施形態では、メモリ装置でワード線信号の生成に用いられるブースト信号を生成するブースト信号生成回路を提供する。ブースト信号生成給回路は、プリチャージ手段とブースト手段とを備える。プリチャージ手段は、アドレス信号とブースト制御信号をそれぞれ受信する２つの入力端子と、１つの出力端子を有し、その出力端子においてあらかじめプリチャージレベルに設定されたプリチャージ信号を生成する。ブースト信号生成回路はまた、第１端子および第２端子を有する容量性素子を有する。容量性素子の第１端子は、プリチャージ手段の出力端子に接続され、第２端子は、ブースト手段の出力端子に接続される。ブースト手段は、ブースト制御信号を受信して、その出力端子でブースト駆動信号を生成する。ブースト駆動信号がアクティブのときに、プリチャージ信号は、供給電圧に依存することなく、所定のブーストレベルに立ち上げられる。
【０００９】
本発明の別の実施形態においては、メモリ装置でワード線信号の生成に用いられるブースト信号を生成する方法が提供される。この方法は、アドレス信号を受信する工程と、アドレス信号に応じてあらかじめ所定のプリチャージレベルに設定したプリチャージ信号を生成する工程と、ブースト制御信号を受信する工程と、ブースト制御信号に基づいて、供給電圧に依存することなく、プリチャージ信号を所定のブーストレベルまで高める工程とを含む。
【００１０】
【発明の実施の形態】
以下で、図面を参照して、本発明の実施の形態について詳細に説明する。
図３は、本発明の一例として、供給電圧に依存しないブースタ回路３００を示す。ブースタ回路３００は、プリチャージ回路３０２、ブースト回路３０４、および容量性素子３０６を含む。容量性素子はキャパシタンスＣbを有する。
【００１１】
プリチャージ回路３０２は、インバータ３０８と、ＮＯＲゲート３１０を含む。インバータ３０８はブースト制御信号ＫＩＣＫＢを入力として受け取り、ＮＯＲゲートのひとつの入力端子に、アドレス信号ＡＴＤ（Address Transit Detection）が入力される。ブースト制御信号ＫＩＣＫＢは、ブースタ回路３００が駆動されるべきことを示す信号であり、ＡＴＤ信号は、メモリ装置のアドレス指定と関連して、新たなワード線が駆動されるべきタイミングを示す信号である。
【００１２】
プリチャージ回路３０２はまた、トランジスタ３１２、３１４、３１６、３１８を含む。これらのトランジスタはともに、電源端子（Ｖcc）と接地端子の間に接続される。トランジスタ３１２（第１トランジスタ）と、トランジスタ３１４（第２トランジスタ）は、共通のノード３２０に接続され、ノード３２０では、グローバルな出力信号（ＶＰＸＧ）を生成する。
【００１３】
ブースタ回路３０４は、トランジスタ３２２、３２４、３２６を含み、これらはともにＶccとグラウンドの間に接続される。ブースト回路３０４はまた、トランジスタ３２８、３３０、３３２を含み、これらもＶccとグラウンドの間に接続される。トランジスタ３２８、３２２、３２６のゲートには、ブースト制御信号ＫＩＣＫＢが印加される。トランジスタ３２４と３２６は、共通のノード３３４に接続され、ノード３３４でブースト駆動信号ＫＩＣＫ０を生成する。ブースト駆動信号ＫＩＣＫ０は、容量性素子３０６を経て、あらかじめプリチャージレベルに設定されているＶＰＸＧに連結する。ＶＰＸＧ信号は、その他のメモリロジックにも接続されており、キャパシタンスＣpを有する寄生容量３４０が存在する。
【００１４】
ブースタ回路３００の動作において、アドレス信号ＡＴＤがハイレベルのときに、電源電圧Ｖccと無関係に、初期電圧レベル（プリチャージレベル）に充電されたプリチャージＶＰＸＧ信号がノード３２０から出力される。このプリチャージＶＰＸＧは式（１）で表わされる。
【００１５】
【数１】
0004178205.tif 000002
ここで、Ｖtp1 はトランジスタ３１４のしきい電圧、Ｖtnlはトランジスタ３１６のしきい電圧である。ブースト制御信号ＫＩＣＫＢがハイレベルからローレベルに変わると、所定のプリチャージレベルに設定されていたプリチャージＶＰＸＧ信号はブーストされる。このとき、ＫＩＣＫＢの変化によりブースト回路３０４から出力されるブースト駆動信号ＫＩＣＫ０は、式（２）で表わされる。
【００１６】
【数２】
0004178205.tif 000003
ここでＶtp3 はトランジスタ３３０のしきい電圧、Ｖtn4はトランジスタ３３２のしきい電圧、Ｖtz5 はトランジスタ３２４のしきい電圧である。結果として、ブースタ回路３００から出力されるブーストＶＰＸＧ信号は、式（３）で表わされる。
【００１７】
【数３】
0004178205.tif 000004
ここで、デルタ（Δ）は式（４）で表わされる。
【００１８】
【数４】
0004178205.tif 000005
ブースト回路３０４の出力であるブースト駆動信号ＫＩＣＫ０は、電源電圧Ｖccに依存しないので、デルタの値もＶccへの依存性を有さない。ブースト動作中、プリチャージ回路３０２のノードＮＮ１の電位はＶssにあるので、トランジスタ３１２はオフにされる。
【００１９】
図４は、図３に示したブースタ回路３００の動作に関連する信号のタイミング図４００である。アドレス信号ＡＴＤがハイレベルになると、ＶＰＸＧ信号は、外部から供給される電源電圧Ｖｃｃから、式（１）で表わされる初期レベル（プリチャージレベル）にあらかじめ設定される。ブースト制御信号ＫＩＣＫＢがローレベルになるタイミングで、ブースタ回路３００の出力ＶＰＸＧは、プリチャージレベルから、式（３）で表わされるブーストレベルに立ち上げられる。このブーストレベルは、電源電圧Ｖccに依存しない。制御信号ＫＩＣＫＢがローレベルにある間、すなわちＶＰＸＧがブーストされている間、ブースト回路３０４の出力であるブースト駆動信号ＫＩＣＫ０は、式（２）で表わされる駆動レベルにある。式（４）で表されるように、ブースト駆動信号ＫＩＣＫ０に、総キャパシタンスに対する容量性素子３０６のキャパシタンスの比を乗じた電圧が、プリチャージレベルの電圧に加算されて、プリチャージ信号の電圧レベルが高められる。このブースト信号に基づいて、任意のメモリ装置のワード線信号が生成されるので、結果として生成されるワード線信号も、供給電圧に依存せずに適正なレベルにブーストされた信号となる。なお、図４のタイミングチャートに示される電源電圧Ｖｃｃは、正確には、図３のトランジスタ３１２の閾値電圧Ｖthを差し引いた値、すなわちＶｃｃ−Ｖth(312)となるが、説明の便宜上、ここではＶｃｃとする。
このように、本発明は、供給電圧への依存性なしに、ワード線電圧をブーストするシステムを提供する。上述した実施形態は、本発明の一例を例示したにすぎず、本発明の技術的範囲を限定するものではない。したがって、当業者にとって本発明の基本的思想を逸脱することなく、多様な変形、代替が可能なことは言うまでもない。
【００２０】
【発明の効果】
プリチャージ回路とブースト回路の２段構成としたことにより、メモリ装置のワード線の信号電圧が、電源電圧の変動の影響を受けることなく、適正レベルにブーストされる。結果として、メモリ装置の動作の信頼性が向上する。
【図面の簡単な説明】
【図１】メモリ装置のワード線信号電圧をブーストする従来のブースト回路の構成図である。
【図２】従来のブースト回路におけるコアセル電流（Ｉ）と供給電圧（Ｖcc）の関係を示すグラフである。
【図３】本発明に係る供給電圧への依存性のないブースタの回路図である。
【図４】図３のブースタ回路に関連する信号のタイミング図である。
【符号の説明】
３００  ブースタ
３０２  プリチャージ回路
３０４  ブースト回路
３０６  容量性素子
ＫＩＣＫＢ  ブースト制御信号
ＡＴＤ  アドレス信号
【図１】
0004178205.tif 000006
【図２】
0004178205.tif 000007
【図３】
0004178205.tif 000008
【図４】
0004178205.tif 000009