(57)【特許請求の範囲】
【請求項１】
力率改善機能を有して三相交流電圧を直流電圧に変換するための三相スイッチング整流装置であって、
前記三相交流電圧を入力するための第１、第２及び第３の交流入力端子（１ａ、１ｂ、１ｃ）と、
負荷（２）に直流電圧を供給するための第１及び第２の直流出力端子（２ａ、２ｂ）と、
前記第１及び第２の直流出力端子（２ａ、２ｂ）間の電圧を分割して中間電位を得るために前記第１及び第２の直流出力端子（２ａ、２ｂ）間に接続された第１及び第２の分割用コンデンサ（Ｃ1、Ｃ2）と、
前記第１の交流入力端子（１ａ）と前記第１の直流出力端子（２ａ）との間に接続され且つ前記第１の交流入力端子（１ａ）から前記第１の直流出力端子（２ａ）に向って順方向となる極性を有している第１及び第２のダイオ−ド（Ｄ1、Ｄ2）の直列回路と、
前記第１の交流入力端子（１ａ）と前記第２の直流出力端子（２ｂ）との間に接続され且つ前記第２の直流出力端子（２ｂ）から前記第１の交流入力端子（１ａ）に向って順方向となる極性を有している第３及び第４のダイオ−ド（Ｄ3、Ｄ4）の直列回路と、
前記第１及び第２の分割用コンデンサ（Ｃ1、Ｃ2）を相互に接続する第１の接続点（Ｊ1）と前記第１及び第２のダイオ−ド（Ｄ1、Ｄ2）を相互に接続する第２の接続点（Ｊ2）との間に接続され且つ前記第１の接続点（Ｊ1）から前記第２の接続点（Ｊ2）に向って順方向となる極性を有している第５のダイオ−ド（Ｄ5）と、
前記第３及び第４のダイオ−ド（Ｄ3、Ｄ4）を相互に接続する第３の接続点（Ｊ3）と前記第１の接続点（Ｊ1）との間に接続され且つ前記第３の接続点（Ｊ3）から前記第１の接続点（Ｊ1）に向って順方向となる極性を有している第６のダイオ−ド（Ｄ6）と、
前記第２の接続点（Ｊ2）と前記第３の接続点（Ｊ3）との間に接続された第１のスイッチ（Ｑ1）と、
前記第２の交流入力端子（１ｂ）と前記第１の直流出力端子（２ａ）との間に接続され且つ前記第２の交流入力端子（１ｂ）から前記第１の直流出力端子（２ａ）に向って順方向となる極性を有している第７及び第８のダイオ−ド（Ｄ7、Ｄ8）の直列回路と、
前記第２の交流入力端子（１ｂ）と前記第２の直流出力端子（２ｂ）との間に接続され且つ前記第２の直流出力端子（２ｂ）から前記第２の交流入力端子（１ｂ）に向って順方向となる極性を有している第９及び第１０のダイオ−ド（Ｄ9、Ｄ10）の直列回路と、
前記第７及び第８のダイオ−ド（Ｄ7、Ｄ8）を相互に接続する第４の接続点（Ｊ4）と前記第１の接続点（Ｊ1）との間に接続され且つ前記第１の接続点（Ｊ1）から前記第４の接続点（Ｊ4）に向って順方向となる極性を有している第１１のダイオ−ド（Ｄ11）と、
前記第９及び第１０のダイオ−ド（Ｄ9、Ｄ10）を相互に接続する第５の接続点（Ｊ5）と前記第１の接続点（Ｊ1）との間に接続され且つ前記第５の接続点（Ｊ5）から前記第１の接続点（Ｊ1）に向って順方向となる極性を有している第１２のダイオ−ド（Ｄ12）と、
前記第４の接続点（Ｊ4）と前記第５の接続点（Ｊ5）との間に接続された第２のスイッチ（Ｑ2）と、
前記第３の交流入力端子（１ｃ）と前記第１の直流出力端子（２ａ）との間に接続され且つ前記第３の交流入力端子（１ｃ）から前記第１の直流出力端子（２ａ）に向って順方向となる極性を有している第１３及び第１４のダイオ−ド（Ｄ13、Ｄ14）の直列回路と、
前記第３の交流入力端子（１ｃ）と前記第２の直流出力端子（２ｂ）との間に接続され且つ前記第２の直流出力端子（２ｂ）から前記第３の交流入力端子（１ｃ）に向って順方向となる極性を有している第１５及び第１６のダイオ−ド（Ｄ15、Ｄ16）の直列回路と、
前記第１3及び第１４のダイオ−ド（Ｄ13、Ｄ14）を相互に接続する第６の接続点（Ｊ6）と前記第１の接続点（Ｊ1）との間に接続され且つ前記第１の接続点（Ｊ1）から前記第６の接続点（Ｊ6）に向って順方向となる極性を有している第１７のダイオ−ド（Ｄ17）と、
前記第１５及び第１６のダイオ−ド（Ｄ15、Ｄ16）を相互に接続する第７の接続点（Ｊ7）と前記第１の接続点（Ｊ1）との間に接続され且つ前記第７の接続点（Ｊ7）から前記第１の接続点（Ｊ1）に向って順方向となる極性を有している第１８のダイオ−ド（Ｄ18）と、
前記第６の接続点（Ｊ6）と前記第７の接続点（Ｊ7）との間に接続された第３のスイッチ（Ｑ3）と、
を具備する三相スイッチング整流装置において、
前記第１のダイオ−ド（Ｄ1）又は前記第２のダイオ−ド（Ｄ2）又は前記第５のダイオ−ド（Ｄ5）に並列に接続された第１のスナバコンデンサ（Ｃ11）と、
前記第３のダイオ−ド（Ｄ3）又は前記第４のダイオ−ド（Ｄ4）又は前記第６のダイオ−ド（Ｄ6）に並列に接続された第２のスナバコンデンサ（Ｃ12）と、
前記第７のダイオ−ド（Ｄ7）又は前記第８のダイオ−ド（Ｄ8）又は前記第１１のダイオ−ド（Ｄ11）に並列に接続された第３のスナバコンデンサ（Ｃ13）と、
前記第９のダイオ−ド（Ｄ9）又は前記第１０のダイオ−ド（Ｄ10）又は前記第１２のダイオ−ド（Ｄ12）に並列に接続された第４のスナバコンデンサ（Ｃ14）と、
前記第１３のダイオ−ド（Ｄ13）又は前記第１４のダイオ−ド（Ｄ14）又は前記第１７のダイオ−ド（Ｄ17）に並列に接続された第５のスナバコンデンサ（Ｃ15）と、
前記第１５のダイオ−ド（Ｄ15）又は前記第１６のダイオ−ド（Ｄ16）又は前記第１８のダイオ−ド（Ｄ18）に並列に接続された第６のスナバコンデンサ（Ｃ16）と、
第１の補助直流電源（Ｅａ）と第１の転流用スイッチ（Ｑａ）と第１の転流用インダクタ（Ｌａ）との直列回路から成り且つこの直列回路の一端が前記第１の接続点（Ｊ1）に接続されている第１の転流回路（１０ａ）と、
第２の補助直流電源（Ｅｂ）と第２の転流用スイッチ（Ｑｂ）と第２の転流用インダクタ（Ｌｂ）との直列回路から成り且つこの直列回路の一端が前記第１の接続点（Ｊ1）に接続されている第２の転流回路（１０ｂ）と、
前記第２の接続点（Ｊ2）と前記第１の転流回路（１０ａ）の他端との間に接続され且つ前記第２の接続点（Ｊ2）から前記第１の転流回路（１０ａ）に向って順方向となる極性を有している第１９のダイオ−ド（Ｄ19）と、
前記第２の転流回路（１０ｂ）の他端と前記第３の接続点（Ｊ3）との間に接続され且つ前記第２の転流回路（１０ｂ）から前記第３の接続点（Ｊ3）に向って順方向となる極性を有している第２０のダイオ−ド（Ｄ20）と、
前記第４の接続点（Ｊ4）と前記第１の転流回路（１０ａ）の他端との間に接続され且つ前記第４の接続点（Ｊ4）から前記第１の転流回路（１０ａ）に向って順方向となる極性を有している第２１のダイオ−ド（Ｄ21）と、
前記第２の転流回路（１０ｂ）の他端と前記第５の接続点（Ｊ5）との間に接続され且つ前記第２の転流回路（１０ｂ）から前記第５の接続点（Ｊ5）に向って順方向となる極性を有している第２２のダイオ−ド（Ｄ22）と、
前記第６の接続点（Ｊ6）と前記第１の転流回路（１０ａ）の他端との間に接続され且つ前記第６の接続点（Ｊ6）から前記第１の転流回路（１０ａ）に向って順方向となる極性を有している第２３のダイオ−ド（Ｄ23）と、
前記第２の転流回路（１０ｂ）の他端と前記第７の接続点（Ｊ7）との間に接続され且つ前記第２の転流回路（１０ｂ）から前記第７の接続点（Ｊ7）に向って順方向となる極性を有している第２４のダイオ−ド（Ｄ24）と、
前記第１、第２及び第３のスイッチ（Ｑ1、Ｑ2、Ｑ3）を前記三相交流電圧の周波数よりも高い繰返し周波数でオン・オフ制御する機能、及び前記第１及び第２の転流用スイッチ（Ｑａ、Ｑｂ）を前記第１、第２及び第３のスイッチ（Ｑ1、Ｑ2、Ｑ3）のタ−ンオン時点よりも所定時間前からタ−ンオン時点又はタ−ンオン時点から所定時間後までの期間にオン制御する機能を有している制御回路（３）と
を具備していることを特徴とする三相スイッチング整流装置。
【請求項２】
力率改善機能を有して三相交流電圧を直流電圧に変換するための三相スイッチング整流装置であって、
前記三相交流電圧を入力するための第１、第２及び第３の交流入力端子（１ａ、１ｂ、１ｃ）と、
負荷（２）に直流電圧を供給するための第１及び第２の直流出力端子（２ａ、２ｂ）と、
前記第１及び第２の直流出力端子（２ａ、２ｂ）間の電圧を分割して中間電位を得るために前記第１及び第２の直流出力端子（２ａ、２ｂ）間に接続された第１及び第２の分割用コンデンサ（Ｃ1、Ｃ2）と、
前記第１の交流入力端子（１ａ）と前記第１の直流出力端子（２ａ）との間に接続され且つ前記第１の交流入力端子（１ａ）から前記第１の直流出力端子（２ａ）に向って順方向となる極性を有している第１及び第２のダイオ−ド（Ｄ1、Ｄ2）の直列回路と、
前記第１の交流入力端子（１ａ）と前記第２の直流出力端子（２ｂ）との間に接続され且つ前記第２の直流出力端子（２ｂ）から前記第１の交流入力端子（１ａ）に向って順方向となる極性を有している第３及び第４のダイオ−ド（Ｄ3、Ｄ4）の直列回路と、
前記第１及び第２の分割用コンデンサ（Ｃ1、Ｃ2）を相互に接続する第１の接続点（Ｊ1）と前記第１及び第２のダイオ−ド（Ｄ1、Ｄ2）を相互に接続する第２の接続点（Ｊ2）との間に接続され且つ前記第１の接続点（Ｊ1）から前記第２の接続点（Ｊ2）に向って順方向となる極性を有している第５のダイオ−ド（Ｄ5）と、
前記第３及び第４のダイオ−ド（Ｄ3、Ｄ4）を相互に接続する第３の接続点（Ｊ3）と前記第１の接続点（Ｊ1）との間に接続され且つ前記第３の接続点（Ｊ3）から前記第１の接続点（Ｊ1）に向って順方向となる極性を有している第６のダイオ−ド（Ｄ6）と、
前記第２の接続点（Ｊ2）と前記第３の接続点（Ｊ3）との間に接続された第１のスイッチ（Ｑ1）と、
前記第２の交流入力端子（１ｂ）と前記第１の直流出力端子（２ａ）との間に接続され且つ前記第２の交流入力端子（１ｂ）から前記第１の直流出力端子（２ａ）に向って順方向となる極性を有している第７及び第８のダイオ−ド（Ｄ7、Ｄ8）の直列回路と、
前記第２の交流入力端子（１ｂ）と前記第２の直流出力端子（２ｂ）との間に接続され且つ前記第２の直流出力端子（２ｂ）から前記第２の交流入力端子（１ｂ）に向って順方向となる極性を有している第９及び第１０のダイオ−ド（Ｄ9、Ｄ10）の直列回路と、
前記第７及び第８のダイオ−ド（Ｄ7、Ｄ8）を相互に接続する第４の接続点（Ｊ4）と前記第１の接続点（Ｊ1）との間に接続され且つ前記第１の接続点（Ｊ1）から前記第４の接続点（Ｊ4）に向って順方向となる極性を有している第１１のダイオ−ド（Ｄ11）と、
前記第９及び第１０のダイオ−ド（Ｄ9、Ｄ10）を相互に接続する第５の接続点（Ｊ5）と前記第１の接続点（Ｊ1）との間に接続され且つ前記第５の接続点（Ｊ5）から前記第１の接続点（Ｊ1）に向って順方向となる極性を有している第１２のダイオ−ド（Ｄ12）と、
前記第４の接続点（Ｊ4）と前記第５の接続点（Ｊ5）との間に接続された第２のスイッチ（Ｑ2）と、
前記第３の交流入力端子（１ｃ）と前記第１の直流出力端子（２ａ）との間に接続され且つ前記第３の交流入力端子（１ｃ）から前記第１の直流出力端子（２ａ）に向って順方向となる極性を有している第１３及び第１４のダイオ−ド（Ｄ13、Ｄ14）の直列回路と、
前記第３の交流入力端子（１ｃ）と前記第２の直流出力端子（２ｂ）との間に接続され且つ前記第２の直流出力端子（２ｂ）から前記第３の交流入力端子（１ｃ）に向って順方向となる極性を有している第１５及び第１６のダイオ−ド（Ｄ15、Ｄ16）の直列回路と、
前記第１3及び第１４のダイオ−ド（Ｄ13、Ｄ14）を相互に接続する第６の接続点（Ｊ6）と前記第１の接続点（Ｊ1）との間に接続され且つ前記第１の接続点（Ｊ1）から前記第６の接続点（Ｊ6）に向って順方向となる極性を有している第１７のダイオ−ド（Ｄ17）と、
前記第１５及び第１６のダイオ−ド（Ｄ15、Ｄ16）を相互に接続する第７の接続点（Ｊ7）と前記第１の接続点（Ｊ1）との間に接続され且つ前記第７の接続点（Ｊ7）から前記第１の接続点（Ｊ1）に向って順方向となる極性を有している第１８のダイオ−ド（Ｄ18）と、
前記第６の接続点（Ｊ6）と前記第７の接続点（Ｊ7）との間に接続された第３のスイッチ（Ｑ3）と、
を具備する三相スイッチング整流装置において、
前記第１のダイオ−ド（Ｄ1）又は前記第２のダイオ−ド（Ｄ2）又は前記第５のダイオ−ド（Ｄ5）に並列に接続された第１のスナバコンデンサ（Ｃ11）と、
前記第３のダイオ−ド（Ｄ3）又は前記第４のダイオ−ド（Ｄ4）又は前記第６のダイオ−ド（Ｄ6）に並列に接続された第２のスナバコンデンサ（Ｃ12）と、
前記第７のダイオ−ド（Ｄ7）又は前記第８のダイオ−ド（Ｄ8）又は前記第１１のダイオ−ド（Ｄ11）に並列に接続された第３のスナバコンデンサ（Ｃ13）と、
前記第９のダイオ−ド（Ｄ9）又は前記第１０のダイオ−ド（Ｄ10）又は前記第１２のダイオ−ド（Ｄ12）に並列に接続された第４のスナバコンデンサ（Ｃ14）と、
前記第１３のダイオ−ド（Ｄ13）又は前記第１４のダイオ−ド（Ｄ14）又は前記第１７のダイオ−ド（Ｄ17）に並列に接続された第５のスナバコンデンサ（Ｃ15）と、
前記第１５のダイオ−ド（Ｄ15）又は前記第１６のダイオ−ド（Ｄ16）又は前記第１８のダイオ−ド（Ｄ18）に並列に接続された第６のスナバコンデンサ（Ｃ16）と、
第１のトランス（Ｔ1）の１次巻線(Ｎ1ａ)と第１の転流用スイッチ（Ｑａ）と第１の転流用インダクタ（Ｌａ）との直列回路から成り且つこの直列回路の一端が前記第１の接続点（Ｊ1）に接続されている第１の転流回路（１０ａ´）と、
前記第１のトランス（T1）の前記１次巻線（N1a）に電磁結合され且つ逆流阻止用ダイオ−ド（D25）を介して前記第１の分割用コンデンサ（C1）に並列に接続された前記第１のトランス（Ｔ1）の２次巻線（N2a）と、
第２のトランス（T2）の１次巻線（N1b）と第２の転流用スイッチ（Ｑｂ）と第２の転流用インダクタ（Ｌｂ）との直列回路から成り且つこの直列回路の一端が前記第１の接続点（Ｊ1）に接続されている第２の転流回路（１０ｂ´）と、
前記第２のトランス（T2）の前記１次巻線（N1b）に電磁結合され且つ逆流阻止用ダイオ−ド（D26）を介して前記第２の分割用コンデンサ（C2）に並列に接続された前記第２のトランス（Ｔ2）の２次巻線（N2b）と、
前記第２の接続点（Ｊ2）と前記第１の転流回路（１０ａ´）の他端との間に接続され且つ前記第２の接続点（Ｊ2）から前記第１の転流回路（１０ａ´）に向って順方向となる極性を有している第１９のダイオ−ド（Ｄ19）と、
前記第２の転流回路（１０ｂ´）の他端と前記第３の接続点（Ｊ3）との間に接続され且つ前記第２の転流回路（１０ｂ´）から前記第３の接続点（Ｊ3）に向って順方向となる極性を有している第２０のダイオ−ド（Ｄ20）と、
前記第４の接続点（Ｊ4）と前記第１の転流回路（１０ａ´）の他端との間に接続され且つ前記第４の接続点（Ｊ4）から前記第１の転流回路（１０ａ´）に向って順方向となる極性を有している第２１のダイオ−ド（Ｄ21）と、
前記第２の転流回路（１０ｂ´）の他端と前記第５の接続点（Ｊ5）との間に接続され且つ前記第２の転流回路（１０ｂ´）から前記第５の接続点（Ｊ5）に向って順方向となる極性を有している第２２のダイオ−ド（Ｄ22）と、
前記第６の接続点（Ｊ6）と前記第１の転流回路（１０ａ´）の他端との間に接続され且つ前記第６の接続点（Ｊ6）から前記第１の転流回路（１０ａ´）に向って順方向となる極性を有している第２３のダイオ−ド（Ｄ23）と、
前記第２の転流回路（１０ｂ´）の他端と前記第７の接続点（Ｊ7）との間に接続され且つ前記第２の転流回路（１０ｂ´）から前記第７の接続点（Ｊ7）に向って順方向となる極性を有している第２４のダイオ−ド（Ｄ24）と、
前記第１、第２及び第３のスイッチ（Ｑ1、Ｑ2、Ｑ3）を前記三相交流電圧の周波数よりも高い繰返し周波数でオン・オフ制御する機能、及び前記第１及び第２の転流用スイッチ（Ｑａ、Ｑｂ）を前記第１、第２及び第３のスイッチ（Ｑ1、Ｑ2、Ｑ3）のタ−ンオン時点よりも所定時間前からタ−ンオン時点又はタ−ンオン時点から所定時間後までの期間にオン制御する機能を有している制御回路（３）と
を具備していることを特徴とする三相スイッチング整流装置。
【請求項３】
力率改善機能を有して三相交流電圧を直流電圧に変換するための三相スイッチング整流装置であって、
前記三相交流電圧を入力するための第１、第２及び第３の交流入力端子（１ａ、１ｂ、１ｃ）と、
負荷（２）に直流電圧を供給するための第１及び第２の直流出力端子（２ａ、２ｂ）と、
前記第１及び第２の直流出力端子（２ａ、２ｂ）間の電圧を分割して中間電位を得るために前記第１及び第２の直流出力端子（２ａ、２ｂ）間に接続された第１及び第２の分割用コンデンサ（Ｃ1、Ｃ2）と、
前記第１の交流入力端子（１ａ）と前記第１の直流出力端子（２ａ）との間に接続され且つ前記第１の交流入力端子（１ａ）から前記第１の直流出力端子（２ａ）に向って順方向となる極性を有している第１及び第２のダイオ−ド（Ｄ1、Ｄ2）の直列回路と、
前記第１の交流入力端子（１ａ）と前記第２の直流出力端子（２ｂ）との間に接続され且つ前記第２の直流出力端子（２ｂ）から前記第１の交流入力端子（１ａ）に向って順方向となる極性を有している第３及び第４のダイオ−ド（Ｄ3、Ｄ4）の直列回路と、
前記第１及び第２の分割用コンデンサ（Ｃ1、Ｃ2）を相互に接続する第１の接続点（Ｊ1）と前記第１及び第２のダイオ−ド（Ｄ1、Ｄ2）を相互に接続する第２の接続点（Ｊ2）との間に接続され且つ前記第１の接続点（Ｊ1）から前記第２の接続点（Ｊ2）に向って順方向となる極性を有している第５のダイオ−ド（Ｄ5）と、
前記第３及び第４のダイオ−ド（Ｄ3、Ｄ4）を相互に接続する第３の接続点（Ｊ3）と前記第１の接続点（Ｊ1）との間に接続され且つ前記第３の接続点（Ｊ3）から前記第１の接続点（Ｊ1）に向って順方向となる極性を有している第６のダイオ−ド（Ｄ6）と、
前記第２の接続点（Ｊ2）と前記第３の接続点（Ｊ3）との間に接続された第１のスイッチ（Ｑ1）と、
前記第２の交流入力端子（１ｂ）と前記第１の直流出力端子（２ａ）との間に接続され且つ前記第２の交流入力端子（１ｂ）から前記第１の直流出力端子（２ａ）に向って順方向となる極性を有している第７及び第８のダイオ−ド（Ｄ7、Ｄ8）の直列回路と、
前記第２の交流入力端子（１ｂ）と前記第２の直流出力端子（２ｂ）との間に接続され且つ前記第２の直流出力端子（２ｂ）から前記第２の交流入力端子（１ｂ）に向って順方向となる極性を有している第９及び第１０のダイオ−ド（Ｄ9、Ｄ10）の直列回路と、
前記第７及び第８のダイオ−ド（Ｄ7、Ｄ8）を相互に接続する第４の接続点（Ｊ4）と前記第１の接続点（Ｊ1）との間に接続され且つ前記第１の接続点（Ｊ1）から前記第４の接続点（Ｊ4）に向って順方向となる極性を有している第１１のダイオ−ド（Ｄ11）と、
前記第９及び第１０のダイオ−ド（Ｄ9、Ｄ10）を相互に接続する第５の接続点（Ｊ5）と前記第１の接続点（Ｊ1）との間に接続され且つ前記第５の接続点（Ｊ5）から前記第１の接続点（Ｊ1）に向って順方向となる極性を有している第１２のダイオ−ド（Ｄ12）と、
前記第４の接続点（Ｊ4）と前記第５の接続点（Ｊ5）との間に接続された第２のスイッチ（Ｑ2）と、
前記第３の交流入力端子（１ｃ）と前記第１の直流出力端子（２ａ）との間に接続され且つ前記第３の交流入力端子（１ｃ）から前記第１の直流出力端子（２ａ）に向って順方向となる極性を有している第１３及び第１４のダイオ−ド（Ｄ13、Ｄ14）の直列回路と、
前記第３の交流入力端子（１ｃ）と前記第２の直流出力端子（２ｂ）との間に接続され且つ前記第２の直流出力端子（２ｂ）から前記第３の交流入力端子（１ｃ）に向って順方向となる極性を有している第１５及び第１６のダイオ−ド（Ｄ15、Ｄ16）の直列回路と、
前記第１3及び第１４のダイオ−ド（Ｄ13、Ｄ14）を相互に接続する第６の接続点（Ｊ6）と前記第１の接続点（Ｊ1）との間に接続され且つ前記第１の接続点（Ｊ1）から前記第６の接続点（Ｊ6）に向って順方向となる極性を有している第１７のダイオ−ド（Ｄ17）と、
前記第１５及び第１６のダイオ−ド（Ｄ15、Ｄ16）を相互に接続する第７の接続点（Ｊ7）と前記第１の接続点（Ｊ1）との間に接続され且つ前記第７の接続点（Ｊ7）から前記第１の接続点（Ｊ1）に向って順方向となる極性を有している第１８のダイオ−ド（Ｄ18）と、
前記第６の接続点（Ｊ6）と前記第７の接続点（Ｊ7）との間に接続された第３のスイッチ（Ｑ3）と、
を具備する三相スイッチング整流装置において、
前記第１のダイオ−ド（Ｄ1）又は前記第２のダイオ−ド（Ｄ2）又は前記第５のダイオ−ド（Ｄ5）に並列に接続された第１のスナバコンデンサ（Ｃ11）と、
前記第３のダイオ−ド（Ｄ3）又は前記第４のダイオ−ド（Ｄ4）又は前記第６のダイオ−ド（Ｄ6）に並列に接続された第２のスナバコンデンサ（Ｃ12）と、
前記第７のダイオ−ド（Ｄ7）又は前記第８のダイオ−ド（Ｄ8）又は前記第１１のダイオ−ド（Ｄ11）に並列に接続された第３のスナバコンデンサ（Ｃ13）と、
前記第９のダイオ−ド（Ｄ9）又は前記第１０のダイオ−ド（Ｄ10）又は前記第１２のダイオ−ド（Ｄ12）に並列に接続された第４のスナバコンデンサ（Ｃ14）と、
前記第１３のダイオ−ド（Ｄ13）又は前記第１４のダイオ−ド（Ｄ14）又は前記第１７のダイオ−ド（Ｄ17）に並列に接続された第５のスナバコンデンサ（Ｃ15）と、
前記第１５のダイオ−ド（Ｄ15）又は前記第１６のダイオ−ド（Ｄ16）又は前記第１８のダイオ−ド（Ｄ18）に並列に接続された第６のスナバコンデンサ（Ｃ16）と、
第１の転流用スイッチ（Ｑａ）と第１のトランス（T1）の１次巻線（N1a）と第１の転流用インダクタ（Ｌａ）との直列回路から成り且つ前記第１の転流用スィツチ（Qａ）がこの直列回路の一端側に配置され且つこの直列回路の一端が前記第１の接続点（Ｊ1）に接続されている第１の転流回路（１０ａ″）と、
前記第１のトランス（T1）の前記１次巻線（N1a）に電磁結合され且つ逆流阻止用ダイオ−ド（D25）を介して前記第１の分割用コンデンサ（C1）に並列に接続された前記第１のトランス（Ｔ1）の２次巻線（N2a）と、
前記第１の転流用スイッチ（Qa）の前記第１の接続点（J1）側の端子と反対側の端子と前記第1の分割用コンデンサ（C1）との間に接続された第１のクランプ用ダイオ−ド（D27）と、
第２の転流用スイッチ（Ｑｂ）と第２のトランス（T2）の１次巻線（N1b）と第２の転流用インダクタ（Ｌｂ）との直列回路から成り且つ前記第２の転流用スイッチ（Qｂ）がこの直列回路の一端側に配置され且つこの直列回路の一端が前記第１の接続点（Ｊ1）に接続されている第２の転流回路（１０ｂ″）と、
前記第２のトランス（T2）の前記１次巻線（N1b）に電磁結合され且つ逆流阻止用ダイオ−ド（D26）を介して前記第２の分割用コンデンサ（C2）に並列に接続された前記第２のトランス（Ｔ2）の２次巻線（N2b）と、
前記第２の転流用スイッチ（Qb）の前記第１の接続点（J1）側の端子と反対側の端子と前記第２の分割用コンデンサ（C2）との間に接続された第２のクランプ用ダイオ−ド（D28）と、
前記第２の接続点（Ｊ2）と前記第１の転流回路（１０ａ″）の他端との間に接続され且つ前記第２の接続点（Ｊ2）から前記第１の転流回路（１０ａ″）に向って順方向となる極性を有している第１９のダイオ−ド（Ｄ19）と、
前記第２の転流回路（１０ｂ″）の他端と前記第３の接続点（Ｊ3）との間に接続され且つ前記第２の転流回路（１０ｂ″）から前記第３の接続点（Ｊ3）に向って順方向となる極性を有している第２０のダイオ−ド（Ｄ20）と、
前記第４の接続点（Ｊ4）と前記第１の転流回路（１０ａ″）の他端との間に接続され且つ前記第４の接続点（Ｊ4）から前記第１の転流回路（１０ａ″）に向って順方向となる極性を有している第２１のダイオ−ド（Ｄ21）と、
前記第２の転流回路（１０ｂ″）の他端と前記第５の接続点（Ｊ5）との間に接続され且つ前記第２の転流回路（１０ｂ″）から前記第５の接続点（Ｊ5）に向って順方向となる極性を有している第２２のダイオ−ド（Ｄ22）と、
前記第６の接続点（Ｊ6）と前記第１の転流回路（１０ａ″）の他端との間に接続され且つ前記第６の接続点（Ｊ6）から前記第１の転流回路（１０ａ″）に向って順方向となる極性を有している第２３のダイオ−ド（Ｄ23）と、
前記第２の転流回路（１０ｂ″）の他端と前記第７の接続点（Ｊ7）との間に接続され且つ前記第２の転流回路（１０ｂ″）から前記第７の接続点（Ｊ7）に向って順方向となる極性を有している第２４のダイオ−ド（Ｄ24）と、
前記第１、第２及び第３のスイッチ（Ｑ1、Ｑ2、Ｑ3）を前記三相交流電圧の周波数よりも高い繰返し周波数でオン・オフ制御する機能、及び前記第１及び第２の転流用スイッチ（Ｑａ、Ｑｂ）を前記第１、第２及び第３のスイッチ（Ｑ1、Ｑ2、Ｑ3）のタ−ンオン時点よりも所定時間前からタ−ンオン時点又はタ−ンオン時点から所定時間後までの期間にオン制御する機能を有している制御回路（３）と
を具備していることを特徴とする三相スイッチング整流装置。
【請求項４】
力率改善機能を有して三相交流電圧を直流電圧に変換するための三相スイッチング整流装置であって、
前記三相交流電圧を入力するための第１、第２及び第３の交流入力端子（１ａ、１ｂ、１ｃ）と、
負荷（２）に直流電圧を供給するための第１及び第２の直流出力端子（２ａ、２ｂ）と、
前記第１及び第２の直流出力端子（２ａ、２ｂ）間の電圧を分割して中間電位を得るために前記第１及び第２の直流出力端子（２ａ、２ｂ）間に接続された第１及び第２の分割用コンデンサ（Ｃ1、Ｃ2）と、
前記第１の交流入力端子（１ａ）と前記第１の直流出力端子（２ａ）との間に接続され且つ前記第１の交流入力端子（１ａ）から前記第１の直流出力端子（２ａ）に向って順方向となる極性を有している第１及び第２のダイオ−ド（Ｄ1、Ｄ2）の直列回路と、
前記第１の交流入力端子（１ａ）と前記第２の直流出力端子（２ｂ）との間に接続され且つ前記第２の直流出力端子（２ｂ）から前記第１の交流入力端子（１ａ）に向って順方向となる極性を有している第３及び第４のダイオ−ド（Ｄ3、Ｄ4）の直列回路と、
前記第１及び第２の分割用コンデンサ（Ｃ1、Ｃ2）を相互に接続する第１の接続点（Ｊ1）と前記第１及び第２のダイオ−ド（Ｄ1、Ｄ2）を相互に接続する第２の接続点（Ｊ2）との間に接続され且つ前記第１の接続点（Ｊ1）から前記第２の接続点（Ｊ2）に向って順方向となる極性を有している第５のダイオ−ド（Ｄ5）と、
前記第３及び第４のダイオ−ド（Ｄ3、Ｄ4）を相互に接続する第３の接続点（Ｊ3）と前記第１の接続点（Ｊ1）との間に接続され且つ前記第３の接続点（Ｊ3）から前記第１の接続点（Ｊ1）に向って順方向となる極性を有している第６のダイオ−ド（Ｄ6）と、
前記第２の接続点（Ｊ2）と前記第３の接続点（Ｊ3）との間に接続された第１のスイッチ（Ｑ1）と、
前記第２の交流入力端子（１ｂ）と前記第１の直流出力端子（２ａ）との間に接続され且つ前記第２の交流入力端子（１ｂ）から前記第１の直流出力端子（２ａ）に向って順方向となる極性を有している第７及び第８のダイオ−ド（Ｄ7、Ｄ8）の直列回路と、
前記第２の交流入力端子（１ｂ）と前記第２の直流出力端子（２ｂ）との間に接続され且つ前記第２の直流出力端子（２ｂ）から前記第２の交流入力端子（１ｂ）に向って順方向となる極性を有している第９及び第１０のダイオ−ド（Ｄ9、Ｄ10）の直列回路と、
前記第７及び第８のダイオ−ド（Ｄ7、Ｄ8）を相互に接続する第４の接続点（Ｊ4）と前記第１の接続点（Ｊ1）との間に接続され且つ前記第１の接続点（Ｊ1）から前記第４の接続点（Ｊ4）に向って順方向となる極性を有している第１１のダイオ−ド（Ｄ11）と、
前記第９及び第１０のダイオ−ド（Ｄ9、Ｄ10）を相互に接続する第５の接続点（Ｊ5）と前記第１の接続点（Ｊ1）との間に接続され且つ前記第５の接続点（Ｊ5）から前記第１の接続点（Ｊ1）に向って順方向となる極性を有している第１２のダイオ−ド（Ｄ12）と、
前記第４の接続点（Ｊ4）と前記第５の接続点（Ｊ5）との間に接続された第２のスイッチ（Ｑ2）と、
前記第３の交流入力端子（１ｃ）と前記第１の直流出力端子（２ａ）との間に接続され且つ前記第３の交流入力端子（１ｃ）から前記第１の直流出力端子（２ａ）に向って順方向となる極性を有している第１３及び第１４のダイオ−ド（Ｄ13、Ｄ14）の直列回路と、
前記第３の交流入力端子（１ｃ）と前記第２の直流出力端子（２ｂ）との間に接続され且つ前記第２の直流出力端子（２ｂ）から前記第３の交流入力端子（１ｃ）に向って順方向となる極性を有している第１５及び第１６のダイオ−ド（Ｄ15、Ｄ16）の直列回路と、
前記第１3及び第１４のダイオ−ド（Ｄ13、Ｄ14）を相互に接続する第６の接続点（Ｊ6）と前記第１の接続点（Ｊ1）との間に接続され且つ前記第１の接続点（Ｊ1）から前記第６の接続点（Ｊ6）に向って順方向となる極性を有している第１７のダイオ−ド（Ｄ17）と、
前記第１５及び第１６のダイオ−ド（Ｄ15、Ｄ16）を相互に接続する第７の接続点（Ｊ7）と前記第１の接続点（Ｊ1）との間に接続され且つ前記第７の接続点（Ｊ7）から前記第１の接続点（Ｊ1）に向って順方向となる極性を有している第１８のダイオ−ド（Ｄ18）と、
前記第６の接続点（Ｊ6）と前記第７の接続点（Ｊ7）との間に接続された第３のスイッチ（Ｑ3）と、
を具備する三相スイッチング整流装置において、
前記第１のダイオ−ド（Ｄ1）又は前記第２のダイオ−ド（Ｄ2）又は前記第５のダイオ−ド（Ｄ5）に並列に接続された第１のスナバコンデンサ（Ｃ11）と、
前記第３のダイオ−ド（Ｄ3）又は前記第４のダイオ−ド（Ｄ4）又は前記第６のダイオ−ド（Ｄ6）に並列に接続された第２のスナバコンデンサ（Ｃ12）と、
前記第７のダイオ−ド（Ｄ7）又は前記第８のダイオ−ド（Ｄ8）又は前記第１１のダイオ−ド（Ｄ11）に並列に接続された第３のスナバコンデンサ（Ｃ13）と、
前記第９のダイオ−ド（Ｄ9）又は前記第１０のダイオ−ド（Ｄ10）又は前記第１２のダイオ−ド（Ｄ12）に並列に接続された第４のスナバコンデンサ（Ｃ14）と、
前記第１３のダイオ−ド（Ｄ13）又は前記第１４のダイオ−ド（Ｄ14）又は前記第１７のダイオ−ド（Ｄ17）に並列に接続された第５のスナバコンデンサ（Ｃ15）と、
前記第１５のダイオ−ド（Ｄ15）又は前記第１６のダイオ−ド（Ｄ16）又は前記第１８のダイオ−ド（Ｄ18）に並列に接続された第６のスナバコンデンサ（Ｃ16）と、
第１の正側転流用スイッチ（Ｑａ1）と第１の正側転流用インダクタ（Ｌａ1）との直列回路から成り且つこの直列回路の一端が独立又は共通の補助直流電源又はトランスを介して前記第１の接続点（Ｊ1）に接続されている第１の正側転流回路（１０ａ1）と、
第２の正側転流用スイッチ（Ｑａ2）と第２の正側転流用インダクタ（Ｌａ2）との直列回路から成り且つこの直列回路の一端が独立又は共通の補助直流電源又はトランスを介して前記第１の接続点（Ｊ1）に接続されている第２の正側転流回路（１０ａ2）と、
第３の正側転流用スイッチ（Ｑａ3）と第3の正側転流用インダクタ（Ｌａ3）との直列回路から成り且つこの直列回路の一端が独立又は共通の補助直流電源又はトランスを介して前記第１の接続点（Ｊ1）に接続されている第３の正側転流回路（１０ａ3）と、
第１の負側転流用スイッチ（Ｑｂ1）と第１の負側転流用インダクタ（Ｌｂ1）との直列回路から成り且つこの直列回路の一端が独立又は共通の補助直流電源又はトランスを介して前記第１の接続点（Ｊ1）に接続されている第1の負側転流回路（１０ｂ1）と
第2の負側転流用スイッチ（Ｑｂ2）と第2の負側転流用インダクタ（Ｌｂ2）との直列回路から成り且つこの直列回路の一端が独立又は共通の補助直流電源又はトランスを介して前記第１の接続点（Ｊ1）に接続されている第２の負側転流回路（１０ｂ2）と
第３の負側転流用スイッチ（Ｑｂ3）と第３の負側転流用インダクタ（Ｌｂ3）との直列回路から成り且つこの直列回路の一端が独立又は共通の補助直流電源又はトランスを介して前記第１の接続点（Ｊ1）に接続されている第３の負側転流回路（１０ｂ3）と、
前記第２の接続点（Ｊ2）と前記第１の正側転流回路（１０ａ1）の他端との間に接続され且つ前記第２の接続点（Ｊ2）から前記第１の正側転流回路（１０ａ1）に向って順方向となる極性を有している第１９のダイオ−ド（Ｄ19）と、
前記第１の負側転流回路（１０ｂ1）の他端と前記第３の接続点（Ｊ3）との間に接続され且つ前記第１の負側転流回路（１０ｂ1）から前記第３の接続点（Ｊ3）に向って順方向となる極性を有している第２０のダイオ−ド（Ｄ20）と、
前記第４の接続点（Ｊ4）と前記第２の正側転流回路（１０ａ2）の他端との間に接続され且つ前記第４の接続点（Ｊ4）から前記第２の正側転流回路（１０ａ2）に向って順方向となる極性を有している第２１のダイオ−ド（Ｄ21）と、
前記第２の負側転流回路（１０ｂ2）の他端と前記第５の接続点（Ｊ5）との間に接続され且つ前記第２の負側転流回路（１０ｂ2）から前記第５の接続点（Ｊ5）に向って順方向となる極性を有している第２２のダイオ−ド（Ｄ22）と、
前記第６の接続点（Ｊ6）と前記第３の正側転流回路（１０ａ3）の他端との間に接続され且つ前記第６の接続点（Ｊ6）から前記第３の正側転流回路（１０ａ3）に向って順方向となる極性を有している第２３のダイオ−ド（Ｄ23）と、
前記第３の負側転流回路（１０ｂ3）の他端と前記第７の接続点（Ｊ7）との間に接続され且つ前記第３の負側転流回路（１０ｂ3）から前記第７の接続点（Ｊ7）に向って順方向となる極性を有している第２４のダイオ−ド（Ｄ24）と、
前記第１、第２及び第３のスイッチ（Ｑ1、Ｑ2、Ｑ3）を前記三相交流電圧の周波数よりも高い繰返し周波数でオン・オフ制御する機能、及び前記第１及び第２の転流用スイッチ（Ｑａ、Ｑｂ）を前記第１、第２及び第３のスイッチ（Ｑ1、Ｑ2、Ｑ3）のタ−ンオン時点よりも所定時間前からタ−ンオン時点又はタ−ンオン時点から所定時間後までの期間にオン制御する機能を有している制御回路（３）と
を具備していることを特徴とする三相スイッチング整流装置。
【請求項５】
前記第１、第２及び第３のスイッチ（Q1、Q2、Q3）を同時にタ−ンオンすることを特徴とする請求項１又は２又は３又は４記載の三相スイッチング整流装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、力率改善機能を有して三相交流電力を直流電力に変換する三相スイッチング整流装置に関する。
【０００２】
【従来の技術】
従来の代表的なスイッチング整流装置は、一般にＰＷＭ整流器とも呼ばれており、図１に示すように第１、第２及び第３の交流入力端子（１ａ、１ｂ、１ｃ）と第１及び第２の直流出力端子（２ａ、２ｂ）との間に第１、第２、第３、第４、第５及び第６のダイオードＤa 、Ｄb 、Ｄc 、Ｄd 、Ｄe 、Ｄf と第１、第２、第３、第４、第５及び第６のスイッチＱ11、Ｑ12、Ｑ13、Ｑ14、Ｑ15、Ｑ16とを接続することによって構成されている。第１〜第６のダイオードＤa 〜Ｄf はブリッジ接続され、第１〜第６のスイッチＱ11〜Ｑ16は第１〜第６のダイオードＤa 〜Ｄf にそれぞれ逆方向並列に接続されている。第１〜第６のダイオードＤa 〜Ｄf のブリッジ回路と第１、第２及び第３の交流入力端子１ａ、１ｂ、１ｃとの間には第１、第２及び第３のリアクトル即ちインダクタＬ1 、Ｌ2 、Ｌ3 が接続されている。また、第１及び第２の直流出力端子２ａ、２ｂ間には第１及び第２の分割用コンデンサＣ1 、Ｃ2 の直流回路が接続され、第１及び第２の分割用コンデンサＣ1 、Ｃ2 の相互接続点Ｊ1 はグランド即ち共通電位点に接続されている。第１、第２及び第３の交流入力端子１ａ、１ｂ、１ｃは三相交流電源Ｅに接続されている。三相交流電源Ｅは、例えば星形結線されたトランスを含むものであって、等価的に星形結線された第１、第２及び第３の相交流電源Ｅ1 、Ｅ2 、Ｅ3 で示すことができる。第１、第２及び第３相交流電源Ｅ1 、Ｅ2 、Ｅ3 は相互に１２０度の位相差を有して例えば５０Hzの正弦波交流電圧を発生するものであり、これ等の相互接続点Ｊo はグランドに接続されている。なお、三相３線式交流電源の場合には、接続点Ｊｏ、Ｊ1のグランドに対する接続は不要である。
【０００３】
第１、第２及び第３の交流入力端子１ａ、１ｂ、１ｃの三相交流電圧は、第１〜第６のダイオードＤa 〜Ｄf で整流されると共に第１〜第６のスイッチＱ11〜Ｑ16で制御されて直流電圧に変換され、この直流電圧が第１及び第２の直流出力端子２ａ、２ｂ間に接続された負荷２に供給される。第１〜第６のスイッチＱ11〜Ｑ16は三相交流電圧の周波数よりも十分に高い周波数、例えば２０kHz でオン・オフされる。これにより、第１、第２及び第３のインダクタＬ1 、Ｌ2 、Ｌ3 を通して力率改善用の電流を流すことができる。例えば、第１の交流入力端子１ａの電流を入力方向に増加させる場合には、第２のスイッチＱ12のオン期間を長くし、逆に第１の交流入力端子１ａの電流を減少させる場合には第１のスイッチＱ11のオン期間を長くする。即ち、第１〜第６のスイッチＱ11〜Ｑ16のオン・オフ比率を制御することによって、第１、第２及び第３の交流入力端子１ａ、１ｂ、１ｃの電流を第１、第２及び第３相交流電源Ｅ1 、Ｅ2 、Ｅ3 の電圧と同相の正弦波電流にすることができる。
【０００４】
ところで、図１のスイッチング整流装置では、第１及び第２の分割用コンデンサＣ1 、Ｃ2 の端子電圧をそれぞれＶc とした場合に第１〜第６のスイッチＱ11〜Ｑ16及び第１〜第６のダイオードＤa 〜Ｄf に２Ｖc の端子電圧が印加される。このため、第１〜第６のスイッチＱ11〜Ｑ16及び第１〜第６のダイオードＤa 〜Ｄf として比較的高価な高耐圧デバイスを使用しなければならず、スイッチング整流装置のコストが必然的に高くなった。
【０００５】
上記問題は図２に示すＶＩＥＮＮＡ整流器と呼ばれているＰＷＭスイッチング整流装置によって解決することができる。図２の回路において、図１の回路と共通する部分には同一の符号が付されている。図２のスイッチング整流装置は、図１の第１〜第６のスイッチＱ11〜Ｑ16及び第１〜第６のダイオードＤa 〜Ｄf の代りに、第１〜第３のスイッチＱ1 〜Ｑ3 と、第１〜第１８のダイオードＤ1 〜Ｄ18によって整流回路が構成されている。第１相の整流回路においては、第１及び第２のダイオードＤ1 、Ｄ2 の相互接続点Ｊ2 と第３及び第４のダイオードＤ3 ，Ｄ4 の相互接続点Ｊ3 との間に第１のスイッチＱ1 が接続されている。第１の交流入力端子１ａは第１のインダクタＬ1 を介して第１及び第４のダイオードＤ1 、Ｄ4 の相互接続点Ｐ1 に接続されている。第５及び第６のダイオードＤ5 、Ｄ6 の相互接続点は第１及び第２の分割用コンデンサＣ1 、Ｃ2 の相互接続点Ｊ1 即ち中間電位点に接続されている。
【０００６】
図２の回路で、Ｅ1 ＞Ｅ2 ＞Ｅ3 であり且つ第１〜第３のスイッチＱ1 〜Ｑ3 がオンの期間にはＥ1−Ｌ1−Ｄ1−Ｑ1−Ｄ6−Ｄ17−Ｑ3−Ｄ16−Ｌ3−Ｅ3 、及びＥ2−Ｌ2−Ｄ7−Ｑ2−Ｄ12−Ｄ17−Ｑ3−Ｄ16−Ｌ3 −Ｅ3の経路に力率改善用の電流が流れる。Ｅ1 ＞Ｅ2 ＞Ｅ3 であり且つ第１〜第３のスイッチＱ1 〜Ｑ3 がオフの期間には、Ｅ1−Ｌ1 −Ｄ1−Ｄ2−Ｃ1の経路、Ｅ2−Ｌ2−Ｄ7−Ｄ8−Ｃ1の経路、Ｅ3−Ｃ2 −Ｄ15−Ｄ16−Ｌ3の経路で第１及び第２の分割用コンデンサＣ1 、Ｃ2 の充電電流が流れる。第１のスイッチＱ1 のオン期間には、第２及び第３の接続点Ｊ2 、Ｊ3 の電位がそれぞれグランドとなる。従って、第２及び第３のダイオードＤ2 、Ｄ3 には第１及び第２の分割用コンデンサＣ1 、Ｃ2の端子電圧Ｖc1、Ｖc2がそれぞれ印加される。第１のスイッチＱ1 のオフ期間には第１及び第２のダイオードＤ1 、Ｄ2 がオン状態になるので、接続点Ｊ2 、Ｐ1 の電位が＋Ｖc1となり、第３のダイオードＤ3 のアノードが−Ｖc2となる。第３及び第４のダイオードＤ3 、Ｄ4 の逆方向バイアス時の抵抗が互いに等しいとすれば、第３及び第４のダイオードＤ3 、Ｄ4 に｛＋Ｖc1−（−Ｖc2）｝／２の端子電圧がそれぞれ印加される。通常Ｖc1＝Ｖc2＝Ｖc であるから、第３及び第４のダイオードＤ3 、Ｄ4 にはＶc の端子電圧が印加される。この時、第１のスイッチＱ1 のコレクタ・エミッタ間の電圧は並列接続された第４のダイオードＤ4 の端子電圧Ｖc と同一である。従って、図２の第１〜第３のスイッチＱ1 〜Ｑ3 及び第１〜第１８のダイオードＤ1 〜Ｄ18のオフ時の端子電圧はいずれもＶcであり、図１の第１〜第６のスイッチＱ11〜Ｑ16及び第１〜第６のダイオードＤa 〜Ｄf のオフ時の端子電圧の約半分になる。このため、図２では比較的低コストの低耐圧スイッチＱ1〜Ｑ3 及びダイオードＤ1〜Ｄ18を使用することが可能になり、スイッチング整流装置のコストの低減を図ることができる。
【０００７】
【発明が解決しようとする課題】
ところで、図２の回路において、例えば第２のダイオードＤ2 が導通している状態で第１のスイッチＱ1 にターンオンさせるためのゲート信号を供給すると、第２のダイオードＤ2 が蓄積時間即ち逆回復時間の間導通を維持し、第１のスイッチＱ1 に第６のダイオードＤ6 を介して第１の分割用コンデンサＣ1 の端子電圧Ｖc1＝Ｖc が印加された状態でターンオンし、ターンオン時のスイッチング損失が大きくなり且つスイッチングサージが発生する。
【０００８】
そこで、本発明の目的は、図２の回路における第１、第２及び第３のスイッチＱ1、Ｑ2、Ｑ3のスイッチング損失及びスイッチングサージを低減することができる三相スイッチング整流装置を提供することにある。
【０００９】
【課題を解決するための手段】
上記課題を解決し、上記目的を達成するための本発明を実施形態を示す図面の参照符号を伴なって説明する。但し、本願特許請求の範囲及びここでの本願発明の説明における参照符号は、本願発明の理解を助けるためのものであって、本願発明を限定するものではない。
本願請求項１に係る発明は、力率改善機能を有して三相交流電圧を直流電圧に変換するための三相スイッチング整流装置であって、
前記三相交流電圧を入力するための第１、第２及び第３の交流入力端子（１ａ、１ｂ、１ｃ）と、
負荷（２）に直流電圧を供給するための第１及び第２の直流出力端子（２ａ、２ｂ）と、
前記第１及び第２の直流出力端子（２ａ、２ｂ）間の電圧を分割して中間電位を得るために前記第１及び第２の直流出力端子（２ａ、２ｂ）間に接続された第１及び第２の分割用コンデンサ（Ｃ1、Ｃ2）と、
前記第１の交流入力端子（１ａ）と前記第１の直流出力端子（２ａ）との間に接続され且つ前記第１の交流入力端子（１ａ）から前記第１の直流出力端子（２ａ）に向って順方向となる極性を有している第１及び第２のダイオ−ド（Ｄ1、Ｄ2）の直列回路と、
前記第１の交流入力端子（１ａ）と前記第２の直流出力端子（２ｂ）との間に接続され且つ前記第２の直流出力端子（２ｂ）から前記第１の交流入力端子（１ａ）に向って順方向となる極性を有している第３及び第４のダイオ−ド（Ｄ3、Ｄ4）の直列回路と、
前記第１及び第２の分割用コンデンサ（Ｃ1、Ｃ2）を相互に接続する第１の接続点（Ｊ1）と前記第１及び第２のダイオ−ド（Ｄ1、Ｄ2）を相互に接続する第２の接続点（Ｊ2）との間に接続され且つ前記第１の接続点（Ｊ1）から前記第２の接続点（Ｊ2）に向って順方向となる極性を有している第５のダイオ−ド（Ｄ5）と、
前記第３及び第４のダイオ−ド（Ｄ3、Ｄ4）を相互に接続する第３の接続点（Ｊ3）と前記第１の接続点（Ｊ1）との間に接続され且つ前記第３の接続点（Ｊ3）から前記第１の接続点（Ｊ1）に向って順方向となる極性を有している第６のダイオ−ド（Ｄ6）と、
前記第２の接続点（Ｊ2）と前記第３の接続点（Ｊ3）との間に接続された第１のスイッチ（Ｑ1）と、
前記第２の交流入力端子（１ｂ）と前記第１の直流出力端子（２ａ）との間に接続され且つ前記第２の交流入力端子（１ｂ）から前記第１の直流出力端子（２ａ）に向って順方向となる極性を有している第７及び第８のダイオ−ド（Ｄ7、Ｄ8）の直列回路と、
前記第２の交流入力端子（１ｂ）と前記第２の直流出力端子（２ｂ）との間に接続され且つ前記第２の直流出力端子（２ｂ）から前記第２の交流入力端子（１ｂ）に向って順方向となる極性を有している第９及び第１０のダイオ−ド（Ｄ9、Ｄ10）の直列回路と、
前記第７及び第８のダイオ−ド（Ｄ7、Ｄ8）を相互に接続する第４の接続点（Ｊ4）と前記第１の接続点（Ｊ1）との間に接続され且つ前記第１の接続点（Ｊ1）から前記第４の接続点（Ｊ4）に向って順方向となる極性を有している第１１のダイオ−ド（Ｄ11）と、
前記第９及び第１０のダイオ−ド（Ｄ9、Ｄ10）を相互に接続する第５の接続点（Ｊ5）と前記第１の接続点（Ｊ1）との間に接続され且つ前記第５の接続点（Ｊ5）から前記第１の接続点（Ｊ1）に向って順方向となる極性を有している第１２のダイオ−ド（Ｄ12）と、
前記第４の接続点（Ｊ4）と前記第５の接続点（Ｊ5）との間に接続された第２のスイッチ（Ｑ2）と、
前記第３の交流入力端子（１ｃ）と前記第１の直流出力端子（２ａ）との間に接続され且つ前記第３の交流入力端子（１ｃ）から前記第１の直流出力端子（２ａ）に向って順方向となる極性を有している第１３及び第１４のダイオ−ド（Ｄ13、Ｄ14）の直列回路と、
前記第３の交流入力端子（１ｃ）と前記第２の直流出力端子（２ｂ）との間に接続され且つ前記第２の直流出力端子（２ｂ）から前記第３の交流入力端子（１ｃ）に向って順方向となる極性を有している第１５及び第１６のダイオ−ド（Ｄ15、Ｄ16）の直列回路と、
前記第１3及び第１４のダイオ−ド（Ｄ13、Ｄ14）を相互に接続する第６の接続点（Ｊ6）と前記第１の接続点（Ｊ1）との間に接続され且つ前記第１の接続点（Ｊ1）から前記第６の接続点（Ｊ6）に向って順方向となる極性を有している第１７のダイオ−ド（Ｄ17）と、
前記第１５及び第１６のダイオ−ド（Ｄ15、Ｄ16）を相互に接続する第７の接続点（Ｊ7）と前記第１の接続点（Ｊ1）との間に接続され且つ前記第７の接続点（Ｊ7）から前記第１の接続点（Ｊ1）に向って順方向となる極性を有している第１８のダイオ−ド（Ｄ18）と、
前記第６の接続点（Ｊ6）と前記第７の接続点（Ｊ7）との間に接続された第３のスイッチ（Ｑ3）と、
を具備する三相スイッチング整流装置において、
前記第１のダイオ−ド（Ｄ1）又は前記第２のダイオ−ド（Ｄ2）又は前記第５のダイオ−ド（Ｄ5）に並列に接続された第１のスナバコンデンサ（Ｃ11）と、
前記第３のダイオ−ド（Ｄ3）又は前記第４のダイオ−ド（Ｄ4）又は前記第６のダイオ−ド（Ｄ6）に並列に接続された第２のスナバコンデンサ（Ｃ12）と、
前記第７のダイオ−ド（Ｄ7）又は前記第８のダイオ−ド（Ｄ8）又は前記第１１のダイオ−ド（Ｄ11）に並列に接続された第３のスナバコンデンサ（Ｃ13）と、
前記第９のダイオ−ド（Ｄ9）又は前記第１０のダイオ−ド（Ｄ10）又は前記第１２のダイオ−ド（Ｄ12）に並列に接続された第４のスナバコンデンサ（Ｃ14）と、
前記第１３のダイオ−ド（Ｄ13）又は前記第１４のダイオ−ド（Ｄ14）又は前記第１７のダイオ−ド（Ｄ17）に並列に接続された第５のスナバコンデンサ（Ｃ15）と、
前記第１５のダイオ−ド（Ｄ15）又は前記第１６のダイオ−ド（Ｄ16）又は前記第１８のダイオ−ド（Ｄ18）に並列に接続された第６のスナバコンデンサ（Ｃ16）と、
第１の補助直流電源（Ｅａ）と第１の転流用スイッチ（Ｑａ）と第１の転流用インダクタ（Ｌａ）との直列回路から成り且つこの直列回路の一端が前記第１の接続点（Ｊ1）に接続されている第１の転流回路（１０ａ）と、
第２の補助直流電源（Ｅｂ）と第２の転流用スイッチ（Ｑｂ）と第２の転流用インダクタ（Ｌｂ）との直列回路から成り且つこの直列回路の一端が前記第１の接続点（Ｊ1）に接続されている第２の転流回路（１０ｂ）と、
前記第２の接続点（Ｊ2）と前記第１の転流回路（１０ａ）の他端との間に接続され且つ前記第２の接続点（Ｊ2）から前記第１の転流回路（１０ａ）に向って順方向となる極性を有している第１９のダイオ−ド（Ｄ19）と、
前記第２の転流回路（１０ｂ）の他端と前記第３の接続点（Ｊ3）との間に接続され且つ前記第２の転流回路（１０ｂ）から前記第３の接続点（Ｊ3）に向って順方向となる極性を有している第２０のダイオ−ド（Ｄ20）と、
前記第４の接続点（Ｊ4）と前記第１の転流回路（１０ａ）の他端との間に接続され且つ前記第４の接続点（Ｊ4）から前記第１の転流回路（１０ａ）に向って順方向となる極性を有している第２１のダイオ−ド（Ｄ21）と、
前記第２の転流回路（１０ｂ）の他端と前記第５の接続点（Ｊ5）との間に接続され且つ前記第２の転流回路（１０ｂ）から前記第５の接続点（Ｊ5）に向って順方向となる極性を有している第２２のダイオ−ド（Ｄ22）と、
前記第６の接続点（Ｊ6）と前記第１の転流回路（１０ａ）の他端との間に接続され且つ前記第６の接続点（Ｊ6）から前記第１の転流回路（１０ａ）に向って順方向となる極性を有している第２３のダイオ−ド（Ｄ23）と、
前記第２の転流回路（１０ｂ）の他端と前記第７の接続点（Ｊ7）との間に接続され且つ前記第２の転流回路（１０ｂ）から前記第７の接続点（Ｊ7）に向って順方向となる極性を有している第２４のダイオ−ド（Ｄ24）と、
前記第１、第２及び第３のスイッチ（Ｑ1、Ｑ2、Ｑ3）を前記三相交流電圧の周波数よりも高い繰返し周波数でオン・オフ制御する機能、及び前記第１及び第２の転流用スイッチ（Ｑａ、Ｑｂ）を前記第１、第２及び第３のスイッチ（Ｑ1、Ｑ2、Ｑ3）のタ−ンオン時点よりも所定時間前からタ−ンオン時点又はタ−ンオン時点から所定時間後までの期間にオン制御する機能を有している制御回路（３）と
を具備していることを特徴とする三相スイッチング整流装置に係わるものである。
【００１０】
なお、請求項２及び第３に示すように、第１及び第２の補助直流電源（Ea、Eb）の代りに第１及び第２のトランス(T１、T2)を設けることができる。
また、請求項３に示すように第１及び第２のクランプ用ダイオ−ドD27、D28を設けることができる。
また、請求項４に示すように、各相独立に転流回路を設けることができる。
また、請求項５に示すように、前記第１、第２及び第３のスイッチ（Q1、Q2、Q3）を同時にタ−ンオンすることが望ましい。
【００１１】
【発明の効果】
本発明によれば、三相スイッチング整流装置の第１〜第３のスイッチ（Ｑ1 、Ｑ2 、Ｑ3 ）の低耐圧化を達成することができ、且つ、第１〜第６のスナバコンデンサ（Ｃ11〜Ｃ16）、第１９〜第２４のダイオード（Ｄ19〜Ｄ24）、第１及び第２の転流用インダクタ（Ｌa 、Ｌb ）、第１及び第２の転流用スイッチ（Ｑa 、Ｑb ）、第１及び第２の補助直流電源（Ｅa 、Ｅb ）又はトランス（T1、T2）の追加によって第１〜第３のスイッチ（Ｑ1 〜Ｑ3 ）のソフトスイッチングが可能になり、スイッチング損失及びスイッチングサージを比較的簡単な回路で低減することができる。
【００１２】
【第１の実施形態】
次に、図３〜図９を参照して第１の実施形態の三相スイッチング整流装置を説明する。
【００１３】
図３に示す三相スイッチング整流装置は、図２の回路に本発明に従う３相一括のソフトスイッチング回路を付加したものである。図３に示す三相スイッチング整流装置の主回路は、図２の回路と同様に第１、第２及び第３の交流入力端子１ａ、１ｂ、１ｃと、第１及び第２の直流出力端子２ａ、２ｂと、主インダクタ又は主リアクトルとも呼ぶことができる第１、第２及び第３のインダクタＬ1 、Ｌ2 、Ｌ3 と、第１及び第２の分割用コンデンサＣ1 、Ｃ2 と、第１〜第１８のダイオードＤ1 〜Ｄ18と、主スイッチとも呼ぶことができる第１〜第３のスイッチＱ1 〜Ｑ3 と、制御回路３とから成る。追加されたソフトスイッチング回路は、第１９〜第２４のダイオードＤ19〜Ｄ24と、第１〜第６のスナバコンデンサＣ11〜Ｃ16と、補助インダクタ又は補助リアクトルとも呼ぶことができる第１及び第２の転流用インダクタＬa 、Ｌb と、補助スイッチと呼ぶこともできる第１及び第２の転流用スイッチＱa 、Ｑb と、第１及び第２の補助直流電源Ｅa 、Ｅb とから成る。
なお、制御回路３に対して、第１、第２及び第３相の電流を検出するための第１、第２及び第３の電流検出器４ａ、４ｂ、４ｃがライン５ａ、５ｂ、５ｃを介して接続され、且つ第１、第２及び第３の交流入力端子１ａ、１ｂ、１ｃが第１、第２及び第３の電圧検出ライン６ａ、６ｂ、６ｃを介して接続され、且つ第１の分割用コンデンサＣ1 の直流電圧検出回路７がライン７ａを介して接続されている。図３では図示を簡単にするためにライン５ａ、５ｂ、６ａ、６ｂ、７ａと制御回路３との間の接続、及び制御回路３の出力ライン８ａ、８ｂ、８ｃ、８ｄ、８ｅと第１〜第３のスイッチＱ1 〜Ｑ3 及び第１及び第２の転流用スイッチＱa 、Ｑb との間の接続が省略されている。
【００１４】
第１、第２及び第３の交流入力端子１ａ、１ｂ、１ｃは、例えば５０Hzの三相交流電源Ｅに接続されている。三相交流電源Ｅは、例えば星形結線された２次巻線を有するトランスを含む回路であって、図３では等価的に星形結線された第１、第２及び第３相交流電源Ｅ1 、Ｅ2 、Ｅ3 で示されている。第１、第２及び第３相交流電源Ｅ1 、Ｅ2 、Ｅ3 は互いに１２０度の位相差を有する正弦波から成る第１、第２及び第３相電源電圧Ｖr 、Ｖs 、Ｖt を供給する。なお、第１、第２及び第３相交流電源Ｅ1 、Ｅ2 、Ｅ3 の共通接続点Ｊo はグランド即ち共通電位点に接続されている。
【００１５】
第１及び第２の直流出力端子２ａ、２ｂ間には負荷２が接続されている。また、第１及び第２の直流出力端子２ａ、２ｂ間には第１及び第２の分割用コンデンサＣ1 、Ｃ2 の直列回路が接続されている。同一容量の第１及び第２の分割用コンデンサＣ1 、Ｃ2 を相互に接続する第１の接続点Ｊ1 は中間電位点接続手段としての導体９によってグランド即ち共通電位点に接続されている。なお、三相３線式の交流電源の場合には、接続点Ｊｏ、Ｊ1のグランドへの接続は不要になる。第１及び第２の分割用コンデンサＣ1 、Ｃ2 は平滑用又は電源用コンデンサとも呼ぶことができるものであって比較的大きな容量を有し、負荷２に対する直流電源として機能する。
【００１６】
第１相の整流回路を構成するための第１及び第２のダイオードＤ1 、Ｄ2 の直列回路は、第１の交流入力端子１ａと第１の直流出力端子２ａとの間に第１のインダクタＬ1 を介して接続されている。第１及び第２のダイオードＤ1 、Ｄ2 の極性は、第１の交流入力端子１ａから第１の直流出力端子２ａに向って順方向電流が流れるように決定されている。第１のインダクタＬ1 は第１の交流入力端子１ａと第１の整流入力端子Ｐ1 との間に接続されている。なお、第１の整流入力端子Ｐ1 は第１及び第４のダイオードＤ1 、Ｄ4 の相互接続点である。
【００１７】
第３及び第４のダイオードＤ3 、Ｄ4 の直列回路は第２の直流出力端子２ｂと第１の交流入力端子１ａとの間に第１のインダクタＬ1 を介して接続されている。第３及び第４のダイオードＤ3 、Ｄ4 の極性は、第２の直流出力端子２ｂから第１の交流入力端子１ａの方向に順方向電流が流れるように決定されている。即ち、第１相電源電圧Ｖr によって第１及び第２のダイオードＤ1 、Ｄ2 に順方向電圧が印加された時には、第３及び第４のダイオードＤ3 、Ｄ4 に逆方向電圧が印加される。
【００１８】
第５のダイオードＤ5 のアノードは第１の接続点Ｊ1 即ち中間電位点に接続され、そのカソードは第１及び第２のダイオードＤ1 、Ｄ2 を相互に接続する第２の接続点Ｊ2 に接続されている。
第６のダイオードＤ6 のアノードは第３及び第４のダイオードＤ3 、Ｄ4 を相互に接続する第３の接続点Ｊ3 に接続され、そのカソードは第１の接続点Ｊ1 即ち中間電位点に接続されている。
【００１９】
ＩＧＢＴで示されている第１のスイッチＱ1 は第２及び第３の接続点Ｊ2 、Ｊ3 間に接続されている。即ち、第１のスイッチＱ1 のコレクタは第２の接続点Ｊ2 に接続され、エミッタは第３の接続点Ｊ3 に接続されている。換言すれば、第１のスイッチＱ1 は第１、第４、第５及び第６のダイオードＤ1 、Ｄ4 、Ｄ5 、Ｄ6 から成るダイオードブリッジ回路の対の接続点Ｊ2 、Ｊ3 間に接続されている。
【００２０】
第１のスナバコンデンサＣ11は第５のダイオードＤ5 に並列に接続されている。第２のスナバコンデンサＣ12は第６のダイオードＤ6 に並列に接続されている。従って、第１及び第２のスナバコンデンサＣ11、Ｃ12の直列回路は第１のスイッチＱ1 に並列に接続されている。第１及び第２のスナバコンデンサＣ11、Ｃ12の容量は第１及び第２の分割用コンデンサＣ1 、Ｃ2 の容量よりも十分に小さい。
【００２１】
第２相の整流回路を構成するための第７及び第８のダイオードＤ7 、Ｄ8 の直列回路は、第２の交流入力端子１ｂと第１の直流出力端子２ａとの間に第２のインダクタＬ2 を介して接続されている。第７及び第８のダイオードＤ7 、Ｄ8 の極性は、第２の交流入力端子１ｂから第１の直流出力端子２ａに向って順方向電流が流れるように決定されている。第２のインダクタＬ2 は第２の交流入力端子１ｂと第２の整流入力端子Ｐ2 との間に接続されている。なお、第２の整流入力端子Ｐ2 は第７及び第１０のダイオードＤ7 、Ｄ10 の相互接続点である。
【００２２】
第９及び第１０のダイオードＤ9 、Ｄ10の直列回路は第２の直流出力端子２ｂと第２の交流入力端子１ｂとの間に第２のインダクタＬ2 を介して接続されている。第９及び第１０のダイオードＤ9 、Ｄ10の極性は、第２の直流出力端子２ｂから第２の交流入力端子１ｂの方向に順方向電流が流れるように決定されている。即ち、第２相電源電圧Ｖs によって第７及び第８のダイオードＤ7 、Ｄ8 に順方向電圧が印加された時には、第９及び第１０のダイオードＤ9 、Ｄ10に逆方向電圧が印加される。
【００２３】
第１１のダイオードＤ11のアノードは第１の接続点Ｊ1 即ち中間電位点に接続され、そのカソードは第７及び第８のダイオードＤ7 、Ｄ8 を相互に接続する第４の接続点Ｊ4 に接続されている。
第１２のダイオードＤ12のアノードは第９及び第１０のダイオードＤ9 、Ｄ10を相互に接続する第５の接続点Ｊ5 に接続され、そのカソードは第１の接続点Ｊ1 即ち中間電位点に接続されている。
【００２４】
ＩＧＢＴで示されている第２のスイッチＱ2 は第４及び第５の接続点Ｊ4 、Ｊ5 間に接続されている。即ち、第２のスイッチＱ2 のコレクタは第４の接続点Ｊ4 に接続され、エミッタは第５の接続点Ｊ5 に接続されている。換言すれば、第２のスイッチＱ2 は第７、第１０、第１１及び第１２のダイオードＤ7 、Ｄ10、Ｄ11、Ｄ12から成るダイオードブリッジ回路の対の接続点Ｊ4 、Ｊ5 間に接続されている。
【００２５】
第３のスナバコンデンサＣ13は第１１のダイオードＤ11に並列に接続されている。第４のスナバコンデンサＣ14は第１２のダイオードＤ12に並列に接続されている。従って、第３及び第４のスナバコンデンサＣ13、Ｃ14の直列回路は第２のスイッチＱ2 に並列に接続されている。第３及び第４のスナバコンデンサＣ13、Ｃ14の容量は第１及び第２の分割用コンデンサＣ1 、Ｃ2 の容量よりも十分に小さい。
【００２６】
第３相の整流回路を構成するための第１３及び第１４のダイオードＤ13、Ｄ14の直列回路は、第３の交流入力端子１ｃと第１の直流出力端子２ａとの間に第３のインダクタＬ3 を介して接続されている。第１３及び第１４のダイオードＤ13、Ｄ14の極性は、第３の交流入力端子１ｃから第１の直流出力端子２ａに向って順方向電流が流れるように決定されている。第３のインダクタＬ3 は第３の交流入力端子１ｃと第３の整流入力端子Ｐ3 との間に接続されている。なお、第３の整流入力端子Ｐ3 は第１３及び第１６のダイオードＤ13、Ｄ16の相互接続点である。
【００２７】
第１５及び第１６のダイオードＤ15、Ｄ16の直列回路は第２の直流出力端子２ｂと第３の交流入力端子１ｃとの間に第３のインダクタＬ3 を介して接続されている。第１５及び第１６のダイオードＤ15、Ｄ16の極性は、第２の直流出力端子２ｂから第３の交流入力端子１ｃの方向に順方向電流が流れるように決定されている。即ち、第３相電源電圧Ｖt によって第１３及び第１４のダイオードＤ13、Ｄ14に順方向電圧が印加された時には、第１５及び第１６のダイオードＤ15、Ｄ16に逆方向電圧が印加される。
【００２８】
第１７のダイオードＤ17のアノードは第１の接続点Ｊ1 即ち中間電位点に接続され、そのカソードは第１３及び第１４のダイオードＤ13、Ｄ14を相互に接続する第６の接続点Ｊ6 に接続されている。
第１８のダイオードＤ18のアノードは第１５及び第１６のダイオードＤ15、Ｄ16を相互に接続する第７の接続点Ｊ7 に接続され、そのカソードは第１の接続点Ｊ1 即ち中間電位点に接続されている。
【００２９】
ＩＧＢＴで示されている第３のスイッチＱ3 は第６及び第７の接続点Ｊ6 、Ｊ7 間に接続されている。即ち、第３のスイッチＱ3 のコレクタは第６の接続点Ｊ6 に接続され、エミッタは第７の接続点Ｊ7 に接続されている。換言すれば、第３のスイッチＱ3 は第１３、第１６、第１７及び第１８のダイオードＤ13、Ｄ16、Ｄ17、Ｄ18から成るダイオードブリッジ回路の対の接続点Ｊ6 、Ｊ7 間に接続されている。
【００３０】
第５のスナバコンデンサＣ15は第１７のダイオードＤ17に並列に接続されている。第６のスナバコンデンサＣ16は第１８のダイオードＤ18に並列に接続されている。従って、第５及び第６のスナバコンデンサＣ15、Ｃ16の直列回路は第３のスイッチＱ3 に並列に接続されている。第５及び第６のスナバコンデンサＣ15、Ｃ16の容量は第１及び第２の分割用コンデンサＣ1 、Ｃ2 の容量よりも十分に小さい。
【００３１】
第１の転流用インダクタＬa と第１の転流用スイッチＱa と第１の補助直流電源Ｅa との直列回路によって第１の転流回路１０ａが形成され、第２の転流用インダクタＬb と第２の転流用スイッチＱb と第２の補助直流電源Ｅb との直列回路によって第２の転流回路１０ｂが形成されている。
【００３２】
第１の転流回路１０ａの一端は中間電位の第１の接続点Ｊ1 に接続されている。第１の転流回路１０ａの他端は第１９、第２１及び第２３のダイオードＤ19、Ｄ21、Ｄ23を介して第２、第４、第６の接続点Ｊ2 、Ｊ4 、Ｊ6 にそれぞれ接続されている。第２の転流回路１０ｂの一端は中間電位の第１の接続点Ｊ1 に接続されている。第２の転流回路１０ｂの他端は第２０、第２２及び第２４のダイオードＤ20、Ｄ22、Ｄ24を介して第３、第５及び第７の接続点Ｊ3 、Ｊ5 、Ｊ7 にそれぞれ接続されている。第１９、第２１及び第２３のダイオードＤ19、Ｄ21、Ｄ23の極性は第２、第４及び第６の接続点Ｊ2 、Ｊ4 、Ｊ6 から第１の転流回路１０ａに向って順方向電流が流れるように決定されている。第２０、第２２及び第２４のダイオードＤ20、Ｄ22、Ｄ24の極性は第２の転流回路１０ｂから第３、第５及び第７の接続点Ｊ3、Ｊ5、Ｊ7に向って順方向電流が流れるように決定されている。
【００３３】
ＩＧＢＴで示されている第１及び第２の転流用スイッチＱa 、Ｑb は第１、第２及び第３のスイッチＱ1 、Ｑ2 、Ｑ3 のターンオン時点の少し前からターンオン時点又はこれよりも少し後までの所定期間にオンになり、第１、第２及び第３のスイッチＱ1 、Ｑ2 、Ｑ3 のソフトスイッチングに寄与する。第１及び第２の補助直流電源Ｅa 、Ｅbの電圧Ｖａ、Ｖｂの値は第１及び第２の分割用コンデンサＣ1 、Ｃ2 の端子電圧Ｖc1、Ｖc2よりも低く設定され、好ましくはＶｃ1、Ｖｃ2の１／３〜２／３程度に設定されている。なお、実質的にＶｃ1＝Ｖｃ2、Ｖａ＝Ｖｂである。
【００３４】
第１及び第２の転流回路１０ａ、１０ｂは第１、第２及び第３のスイッチＱ1 、Ｑ2 、Ｑ3 のソフトスイッチングに共用されている。従って、比較的簡単なソフトスイッチング回路で第１、第２及び第３のスイッチＱ1 、Ｑ2 、Ｑ3 の全部のソフトスイッチングが達成される。
第１、第２及び第３のスイッチＱ1 、Ｑ2 、Ｑ3 のターンオフ時のソフトスイッチングは、第１〜第６のスナバコンデンサＣ11〜Ｃ16が徐々に充電されることによって達成される。第１、第２及び第３のスイッチＱ1 、Ｑ2 、Ｑ3 のターンオン時のソフトスイッチングは、ターンオン時点よりも前に第１、第２及び第３のスイッチＱ1 、Ｑ2 、Ｑ3 の端子電圧を零にすることによって達成される。ソフトスイッチング動作の詳細は後述する。
【００３５】
図３の制御回路３は、次の３つの機能を有する。
（１）  第１、第２及び第３の交流入力端子１ａ、１ｂ、１ｃを通る第１、第２及び第３相電流Ｉr 、Ｉs 、Ｉt が図５（Ｃ）に概略的に示すように、図５（Ａ）の第１、第２及び第３相電源電圧Ｖr 、Ｖs 、Ｖt に同期し且つ正弦波に近似するように第１、第２及び第３のスイッチＱ1 、Ｑ2 、Ｑ3 をオン・オフ制御する第１の機能。
（２）  第１及び第２の分割用コンデンサＣ1 、Ｃ2 の端子電圧Ｖc1、Ｖc2を一定に保つように第１、第２及び第３のスイッチＱ1 、Ｑ2 、Ｑ3 をオン・オフ制御する第２の機能。
（３）  第１、第２及び第３のスイッチＱ1 、Ｑ2 、Ｑ3 のソフトスイッチングを達成するように第１及び第２の転流用スイッチＱa 、Ｑb を制御する第３の機能。
【００３６】
図４は図３の制御回路３の詳細を示す。この制御回路３は上記第１、第２及び第３の機能を得るために、交流電圧検出回路１１と、第１の減算器１２と、基準電圧源１３と、第１の比例積分（ＰＩ）回路１４と、第１及び第２の乗算器１５、１６と、第２、第３、第４及び第５の減算器１７，１８、１９、２０と、第２及び第３の比例積分（ＰＩ）回路２１、２２と、スイッチ指令値演算回路２３と、鋸波発生器２４と、第１、第２及び第３の比較器２５、２６、２７と、転流制御信号形成回路２８とを有する。
【００３７】
交流電圧検出回路１１は、第１及び第２の電圧検出トランスＴr1、Ｔr2から成る。第１の電圧検出トランスＴr1の１次巻線Ｎ1は第１及び第２相電圧検出ライン６ａ、６ｂ間に接続され、第２の電圧検出トランスＴr2の１次巻線Ｎ1´は第２及び第３相電圧検出ライン６ｂ、６ｃ間に接続されている。従って、第１の電圧検出トランスＴr1の２次巻線Ｎ2からは第１及び第２相間の第１の線間電圧Ｖrsが得られ、第２の電圧検出トランスＴr2の２次巻線Ｎ2´からは第２及び第３相間の第２の線間電圧Ｖstが得られる。
第１及び第２の線間電圧Ｖrs、Ｖst、及び第３相と第１相との間の線間電圧Ｖtrは図５（Ｂ）に示されている。
【００３８】
第１の減算器１２は、直流電圧検出ライン７ａと基準電圧源１３とに接続されており、第１の分割用コンデンサＣ1 の端子電圧Ｖc1と基準電圧源１３の電圧Ｖref との差を示す信号を出力する。
なお、ここでは説明を簡単にするために図３の直流電圧検出回路７の入力及び出力の両方が同一のＶc1で示され且つ第１、第２及び第３の電流検出器４ａ、４ｂ、４ｃの入力及び出力の両方が同一のＩr 、Ｉs 、Ｉt で示されている。
【００３９】
第１の減算器１２に接続された第１の比例積分回路１４は、第１の減算器１２の出力を平滑及び増幅するものである。第１の比較積分回路１４からはＶref −Ｖc1＝Ｖdcで示すことができる直流出力制御指令値が得られる。なお、第１の減算器１２と第１の比例積分回路１４とを一体に形成することができる。また、第１の比例積分回路１４を省くこともできる。
【００４０】
第１の乗算器１５は第１の電圧検出トランスＴr1の２次巻線Ｎ2と第１の比例積分回路１４とに接続され、正弦波電圧から成る第１の線間電圧Ｖrsに直流出力制御指令値Ｖdcを乗算した出力Ｖrs1 を形成する。第２の乗算器１６は第２の電圧検出トランスＴr2の２次巻線Ｎ2´と第１の比例積分回路１４とに接続され、正弦波電圧から成る第２の線間電圧Ｖstに直流出力制御指令値Ｖdcを乗算した出力Ｖst1 を形成する。この実施形態では第１及び第２の乗算器１５、１６の出力Ｖrs1 、Ｖst1 の振幅がライン７ａの直流検出電圧Ｖc1に反比例的に変化する。
【００４１】
第２の減算器１７は第１及び第２の電流検出ライン５ａ、５ｂに接続され、Ｉr −Ｉs の演算によって第１及び第２相間の線間電流Ｉrsに相当する信号を形成する。第３の減算器１８は第２及び第３の電流検出ライン５ｂ、５ｃに接続され、Ｉs −Ｉt の演算によって第２及び第３相間の線間電流Ｉstに相当する信号を形成する。第２及び第３の減算器１７、１８の出力信号Ｉrs、Ｉstはスイッチング整流装置の正常動作時には正弦波又は近似正弦波電圧である。
【００４２】
第４の減算器１９は第１の乗算器１５と第２の減算器１７とに接続され、第１の乗算器１５の出力Ｖrs1 と第２の減算器１７の出力Ｉrsとの差を示す信号Ｖrs1 −Ｉrs＝Ｖrs2 を形成する。第５の減算器２０は第２の乗算器１６と第３の減算器１８とに接続され、第２の乗算器１６の出力Ｖst1 と第３の減算器１８の出力信号Ｉstとの差を示す信号Ｖst1 −Ｉst＝Ｖst2 を形成する。
【００４３】
第２の比例積分回路２１は第４の減算器１９に接続され、第４の減算器１９の出力Ｖrs2 を増幅及び平滑して第１の電圧指令値Ｖrs′を形成する。第３の比例積分回路２２は第５の減算器２０に接続され、第５の減算器２０の出力Ｖst2を増幅及び平滑して第２の電圧指令値Ｖst′を形成する。なお、第４の減算器１９と第２の比例積分回路２１とを一体化すること、第５の減算器２０と第３の比例積分回路２２とを一体化することができる。また、第２及び第３の比例積分回路２１、２２を省いてＶrs2 ＝Ｖrs′、Ｖst2 ＝Ｖst′とすることもできる。
【００４４】
第２及び第３の比例積分回路２１、２２に接続されたスイッチ指令値演算回路２３は、第１及び第２の電圧指令値Ｖrs′、Ｖst′に基づいて第１、第２及び第３のスイッチ制御指令値Ｖr ′、Ｖs ′、Ｖt ′を形成し、ライン２９、３０、３１に出力するものである。即ち、スイッチ指令値演算回路２３はまず、第１及び第２の電圧指令値Ｖrs′、Ｖst′に基づいて第３相と第１相との間の電圧指令値Ｖtr′を得るために次の演算を行う。
−Ｖrs′−Ｖst′＝Ｖtr′
次に、第１、第２及び第３の電圧指令値Ｖrs′、Ｖst′、Ｖtr′に基づいて次の演算を行う。
Ｖr ″＝（Ｖrs′−Ｖtr′）／√３
Ｖs ″＝（Ｖst′−Ｖrs′）／√３
Ｖt ″＝（Ｖtr′−Ｖst′）／√３
次に、上記演算結果Ｖr ″、Ｖs ″、Ｖt ″の絶対値を求めて図6に示す第１、第２及び第３のスイッチ制御指令値Ｖr ′、Ｖs ′、Ｖt ′を得る。
第１、第２及び第３のスイッチ制御指令値Ｖr ′、Ｖs ′、Ｖt ′は、第１、第２及び第３相電流Ｉr 、Ｉs 、Ｉt を第１、第２及び第３相電源電圧Ｖr 、Ｖs 、Ｖt に同期させ且つ正弦波又は近似正弦波にするように第１、第２及び第３のスイッチＱ1 、Ｑ2 、Ｑ3 をオン・オフするための情報と、第１の分割用コンデンサＣ1 の端子電圧Ｖc1を所定値に保つように第１、第２及び第３のスイッチＱ1 、Ｑ2 、Ｑ3 をオン・オフするための情報とを含み、図５の第１、第２及び第３相電源電圧Ｖr 、Ｖs 、Ｖt を全波整流した波形と同一の周期を有して図６に示すように正弦波の全波整流波形状に変化する。
なお、第１、第２及び第３相電源電圧Ｖｒ、Ｖｓ、Ｖｔを３相４線式で検出し、電圧検出回路１１、第２及び第３の減算器１７、１８を省き、且つスイッチ指令値演算回路２３における線間電圧から相電圧への変換を省くことができる。
【００４５】
鋸波発生器２４はＰＷＭ信号を形成するためのキャリアとして鋸波電圧Ｖcar を第１、第２及び第３相電源電圧Ｖr 、Ｖs 、Ｖt の周波数（例えば５０Hz）よりも十分に高い繰返し周波数（例えば２０kHz ）で図６に概略的に示すように発生するものである。鋸波電圧Ｖcar は周期Ｔ1 を有して繰返して発生し、且つ第１、第２及び第３のスイッチ制御指令値Ｖr ′、Ｖs ′、Ｖt ′の最大振幅よりも大きな振幅を有する。
【００４６】
第１、第２及び第３の比較器２５、２６、２７は、スイッチ指令値演算回路２３の第１、第２及び第３の出力ライン２９、３０、３１と鋸波発生器２４に接続され、第１、第２及び第３のスイッチ制御信号Ｇr 、Ｇs 、Ｇt をライン８ａ、８ｂ、８ｃに出力する。即ち、第１、第２及び第３の比較器２５、２６、２７は２値の出力を形成する周知のコンパレータであって、図６に示すように第１、第２及び第３のスイッチ制御指令値Ｖr ′、Ｖs ′、Ｖt ′と鋸波電圧Ｖcar とを比較し、図７に示すＰＷＭ信号から成る第１、第２及び第３のスイッチ制御信号Ｇr 、Ｇs 、Ｇt を形成する。なお、図７に示す位相角は図６の位相角に対応している。
【００４７】
図８は図６及び図７のｔ1 〜ｔ4 及びこの近傍の状態を拡大して示す。図８（Ａ）〜（Ｄ）から明らかなように、第１、第２及び第３のスイッチ制御指令値Ｖr ´、Ｖs ′、Ｖt ′が鋸波電圧Ｖcar よりも高い時に第１、第２及び第３の比較器２５、２６、２７から高レベルの出力が得られ、逆に鋸波電圧Ｖcar よりも低い時に低レベル出力が得られる。
【００４８】
この実施形態とは逆に、第１、第２及び第３のスイッチ制御指令値Ｖr ′、Ｖs ′、Ｖt ′が直流出力電圧Ｖdcに比例するように第１、第４及び第５の減算器１２、１９、２０の２つの入力を設定することができる。この場合には、鋸波電圧Ｖcar が第１、第２及び第３のスイッチ制御指令値Ｖr ′、Ｖs ′、Ｖt ′よりも高くなった時に、第１、第２及び第３の比較器２５、２６、２７の出力が高レベルになるように、第１、第２及び第３の比較器２５、２６、２７の入力の極性を決定する。
【００４９】
転流制御信号形成回路２８は、図８（Ｇ）に示す転流制御信号Ｇa を形成するために第１及び第２の転流用比較器３２、３３と、第１及び第２の転流用基準電圧源３４、３５と、第１及び第２のトリガ回路３６、３７と、ＲＳフリップフロップ３８とを有している。第１の転流用比較器３２の正入力端子は鋸波発生器２４に接続され、この負入力端子は第１の転流用基準電圧源３４に接続されている。第１の転流用基準電圧源３４の基準電圧Ｖ1 は図８（Ａ）に示すように第１、第２及び第３のスイッチ制御指令値Ｖr ′、Ｖs ′、Ｖt ′よりも高く且つ鋸波電圧Ｖcar の最大値よりも低く設定されている。この結果、第１の転流用比較器３２から図８（Ｅ）に示すパルスＣＰ1 が得られる。第２の転流用比較器３３の負入力端子は鋸波発生器２４に接続され、この正入力端子は第２の転流用基準電圧源３５に接続されている。第２の転流用基準電圧源３５の基準電圧Ｖ2 は基準電圧Ｖ1 よりも低く設定され且つ図８（Ａ）に示すように鋸波電圧Ｖcar の下部を横切るように設定されている。この結果、第２の転流用比較器３３から図８（Ｆ）に示すパルスＣＰ2 が得られる。第１の転流用比較器３２とＲＳフリップフロップ３８のセット入力端子Ｓとの間に接続された第１のトリガ回路３６は図８（Ｅ）のパルスＣＰ1 の前縁を示すトリガパルスを形成し、ＲＳフリップフロップ３８をセットする。第２の転流用比較器３３とＲＳフリップフロップ３８のリセット入力端子Ｒとの間に接続された第２のトリガ回路３７は図８（Ｆ）に示すパルスＣＰ2 の後縁を示すトリガパルスを形成し、ＲＳフリップフロップ３８をリセットする。これにより、ＲＳフリップフロップ３８から図８（Ｇ）に示す転流制御信号Ｇa が得られる。この転流制御信号Ｇa はライン８ｄ、８ｅによって第１及び第２の転流用スイッチＱa 、Ｑb の制御端子の両方に供給される。図４におけるライン８ｄの転流制御信号Ｇa及びライン８ｅの転流制御信号Ｇｂは共にＲＳフリップフロップ３８の出力である。
【００５０】
次に、図３の三相スイッチング整流装置の動作を図８〜図２１を参照して説明する。なお、説明を簡略化するために、電流経路を図３の回路要素の参照符号のみで示す。
【００５１】
図８及び図９の波形及び図１０〜図２１の電流経路は、図５のｔ1、図６及び図７のｔ1 〜ｔ4 期間及びこの近傍の動作を説明するものである。この期間には図５のＶr 、Ｖs 、Ｖt はＶr ＞Ｖs ＞Ｖt の状態にあり、図６のＶr ′、Ｖs ′、Ｖt ′はＶt ′＞Ｖr ′＞Ｖs ′の状態にある。
【００５２】
図８のｔ0 〜ｔ1 期間には第１、第２及び第３のスイッチＱ1 、Ｑ2 、Ｑ3 の全てがオン制御され、且つ第１及び第２の転流用スイッチＱa 、Ｑb がオフ制御されている。この結果、図１０に示す回路が形成され、第１、第２及び第３のインダクタＬ1 、Ｌ2 、Ｌ3 に電圧Ｖr 、Ｖs 、Ｖt が印加され、電流Ｉｒ、Ｉｓ、Ｉｔが流れる。即ち、Ｅ1−Ｌ1−Ｄ1−Ｑ1−Ｄ6−Ｊ1 −Ｄ17−Ｑ3−Ｄ16−Ｌ3−Ｅ3の経路、Ｅ2 −Ｌ2−Ｄ7−Ｑ2−Ｄ12−Ｊ1−Ｄ17−Ｑ3−Ｄ16−Ｌ3−Ｅ3の経路で電流Ｉｒ、Ｉｓ、Ｉｔが流れる。電流Ｉr 、Ｉs 、Ｉt のピーク値は電圧Ｖr 、Ｖs 、Ｖtの振幅に比例する。従って、第１、第２及び第３のインダクタＬ1 、Ｌ2 、Ｌ3 を流れる電流は力率改善及び波形改善に寄与する。負荷２には第１及び第２の分割用コンデンサＣ1 、Ｃ2 の端子電圧Ｖc1、Ｖc2の和の電圧Ｖc1＋Ｖc2＝２Ｖｃが印加される。なお、図１０の動作期間には第１、第２及び第３のスイッチＱ1 、Ｑ2 、Ｑ3 がオンであるので、第１〜第６のスナバコンデンサＣ11〜Ｃ16の端子電圧は零である。
【００５３】
図８のｔ1 時点及び図９のｔ1 時点で第２のスイッチＱ2 がオフ制御状態に転換すると、図１０の状態から図１１の状態に遷移する。図１１において第１及び第３のインダクタＬ1 、Ｌ3 を通る電流は図１０と同様に流れるが、第２のインダクタＬ2 を通る電流Ｉs の経路が、Ｅ2 −Ｌ2 −Ｄ7 −Ｃ13−Ｊ1 に変化する。これにより、第３のスナバコンデンサＣ13の充電が徐々に進む。第３のスナバコンデンサＣ13は第１２のダイオードＤ12を介して第２のスイッチＱ2 に並列に接続されているので、第２のスイッチＱ2 の電圧Ｖq2が図９（Ｂ）に示すようにｔ1 時点の零から傾斜を有して立上り、ターンオフ時のソフトスイッチングが達成され、スイッチング損失及びスイッチングサージ又はノイズが低減する。
【００５４】
図１１の状態で第３のスナバコンデンサＣ13の端子電圧が第１の分割用コンデンサＣ1 の端子電圧よりも高くなると、図１２に示すように第８のダイオードＤ8 が順バイアス状態となり、導通する。これにより、Ｅ2 −Ｌ2 −Ｄ7 −Ｄ8 −Ｃ1 の経路で第１の分割用コンデンサＣ1 の充電電流が流れる。第２のインダクタＬ2 には第２相電源電圧Ｖs と第１の分割用コンデンサＣ1 の端子電圧Ｖc1との差の電圧Ｖs −Ｖc1が印加され、この差の電圧は負の方向性を有しているので、第２のインダクタＬ2 の電流Ｉs は徐々に低下する。図１２の状態において第１及び第３のインダクタＬ1 、Ｌ3 には図１１の時と同一の経路で電流が流れる。
【００５５】
図８及び図９のｔ2 時点で第１のスイッチＱ1 がターンオフ制御されると、図１３に示すようにＥ1 −Ｌ1 −Ｄ1 −Ｃ11−Ｊ1 の経路で第１のスナバコンデンサＣ11の充電電流が流れる。これにより、第１のスナバコンデンサＣ11の端子電圧が徐々に高くなり、第１のスイッチＱ1 の端子電圧Ｖq1も図９（Ａ）に示すように零から傾斜を有して高くなり、ターンオフ時のソフトスイッチングが達成され、スイッチング損失及びスイッチングサージ即ちノイズが低減する。図１３において第２及び第３のインダクタＬ2 、Ｌ3 には図１２と同一の経路で電流が流れる。
【００５６】
第１のスナバコンデンサＣ11の端子電圧が第１の分割用コンデンサＣ1 の端子電圧Ｖc1よりも高くなると、図１４に示すように第２のダイオードＤ2 が順バイアスされて導通し、Ｅ1 −Ｌ1 −Ｄ1−Ｄ2 −Ｃ1 の経路で第１の分割用コンデンサＣ1 の充電電流が流れる。図１４において第１のインダクタＬ1 には第１相電源電圧Ｖr と第１の分割用コンデンサＣ1 の端子電圧Ｖc1との差の電圧Ｖr −Ｖc1が印加される。この差の電圧は負の方向性を有するので、第１のインダクタＬ1 の電流は徐々に低下する。図１４において第２及び第３のインダクタＬ2 、Ｌ3 には図１３と同一経路で電流が流れる。
【００５７】
図８及び図９のｔ3 時点で第３のスイッチＱ3 をターンオフ制御すると、図１５に示すようにＪ1 −Ｃ16−Ｄ16−Ｌ3 −Ｅ3の経路で第６のスナバコンデンサＣ16の充電電流が流れる。これにより、第６のスナバコンデンサＣ16の端子電圧及び第３のスイッチＱ3 の端子電圧Ｖq3が図９（Ｃ）に示すように零から徐々に高くなり、ターンオフ時のソフトスイッチングが達成され、スイッチング損失及びスイッチングサージが低減する。
【００５８】
第６のスナバコンデンサＣ16の端子電圧が第２の分割用コンデンサＣ2 の端子電圧Ｖc2よりも高くなると、図１６に示すように第１５のダイオードＤ15が順バイアスされて導通し、Ｅ3 −Ｊ1 −Ｃ2 −Ｄ15−Ｄ16−Ｌ3 の経路で第３のインダクタＬ3 の電流Ｉt が流れる。図１６においては、第３相電源電圧Ｖt と第２の分割用コンデンサＣ2 の端子電圧Ｖc2との和の電圧Ｖt ＋Ｖc2が印加される。この和の電圧は第３のインダクタＬ3 に今迄印加されていた電圧と反対の向きを有するので、第３のインダクタＬ3 の電流Ｉt は徐々に減少する。
【００５９】
図８及び図９のｔ4 時点で第１及び第２の転流用スイッチＱa 、Ｑb をターンオン制御すると、図１７に示すように図１６の電流経路にＪ2 −Ｄ19−Ｌa −Ｑa −Ｅa −Ｊ1 の電流経路、Ｊ4 −Ｄ21−Ｌa −Ｑa −Ｅa −Ｊ1 の電流経路、及びＪ1 −Ｅb −Ｑb −Ｌb −Ｄ24−Ｊ7 の電流経路が付加される。第２及び第４の接続点Ｊ2 、Ｊ4 の電位は第２及び第８のダイオードＤ2 、Ｄ8 が導通している時は第１の分割用コンデンサＣ1 の端子電圧Ｖc1と見なすことができる。従って、図１７において第１の転流用インダクタＬa には第１の分割用コンデンサＣ1 の端子電圧Ｖc1と第１の補助直流電源Ｅa の電圧Ｖa との差Ｖc1−Ｖa が印加され、この第１の転流用インダクタＬa 及び第１の転流用スイッチＱa を流れる電流Ｉa は図９（Ｄ）に示すように零から傾斜を有して増大する。この結果、第１の転流用スイッチＱa のターンオン時の零電流スイッチングが達成され、スイッチング損失が抑制される。また、図１７において第７の接続点Ｊ7 の電位は第１５のダイオードＤ15が導通しているので、第２の分割用コンデンサＣ2 の端子電圧−Ｖc2と見なすことができる。このため、第２の転流用インダクタＬb には第２の分割用コンデンサＣ2 の端子電圧−Ｖc2と第２の補助直流電源Ｅb の電圧−Ｖb との差の電圧が印加され、この第２の転流用インダクタＬb 及び第２の転流用スイッチＱb を流れる電流Ｉb は図９（Ｅ）に示すように零から徐々に増大し、ターンオンが零電流スイッチングとなる。
【００６０】
第１の転流用インダクタＬa の電流が第１及び第２のインダクタＬ1 、Ｌ2 の電流Ｉr 、Ｉs の和を超え且つ第２の転流用インダクタＬb の電流が第３のインダクタＬ3 の電流Ｉt を超えると、図１８の状態に移行する。即ち、第１の転流用インダクタＬa の電流がＩr ＋Ｉs を超えると、第２及び第８のダイオードＤ2 、Ｄ8 が逆回復し、第２の転流用インダクタＬb の電流がＩt を超えると、第１５のダイオードＤ15が逆回復する。これと同時に、第１、第３及び第６のスナバコンデンサＣ11、Ｃ13、Ｃ16の第２、第８及び第１５のダイオードＤ2 、Ｄ8 、Ｄ15を通した第１及び第２の分割用コンデンサＣ1 、Ｃ2 によるクランプが解除され、Ｃ11−Ｄ19−Ｌa −Ｑa −Ｅa の共振回路、Ｃ13−Ｄ21−Ｌa −Ｑa −Ｅa の共振回路、Ｃ16−Ｅb −Ｑb −Ｌb −Ｄ24の共振回路が形成される。この結果、第１、第３及び第６のスナバコンデンサＣ11、Ｃ13、Ｃ16が放電し、これ等の端子電圧及び第１、第２及び第３のスイッチＱ1 、Ｑ2 、Ｑ3 の端子電圧Ｖq1、Ｖq2、Ｖq3は図９（Ａ）（Ｂ）（Ｃ）のｔ4 ′から傾斜を有して低下し、ｔ4 ″時点で零になる。
【００６１】
第１、第３及び第６のスナバコンデンサＣ11、Ｃ13、Ｃ16の端子電圧が零になると、図１９の状態に移行する。即ち、第１、第３及び第６のスナバコンデンサＣ11、Ｃ13、Ｃ16の端子電圧が零になると、第２、第４及び第７の接続点Ｊ2 、Ｊ4 、Ｊ7 の電位が第１の接続点Ｊ1 の電位よりも低くなり、第５、第１１及び第１８のダイオードＤ5 、Ｄ11、Ｄ18が導通状態となる。図１９の状態では、第１、第２及び第３のスイッチＱ1 、Ｑ2 、Ｑ3 の端子電圧Ｖq1、Ｖq2、Ｖq3が零に保たれている。そこで、図１９の状態で第１、第２及び第３のスイッチＱ1 、Ｑ2 、Ｑ3 をターンオン制御する。
【００６２】
図２０は、図８及び図９のｔ5 時点で零電圧の第１、第２及び第３のスイッチＱ1 、Ｑ2 、Ｑ3 をオン制御した状態を示す。図９のｔ4 ″で第１、第３及び第６のスナバコンデンサＣ1 、Ｃ3 、Ｃ6 の端子電圧が零になった後には、第１の転流用インダクタＬa に第１の補助直流電源Ｅa の電圧Ｖa が印加され、第２の転流用インダクタＬb に第２の補助直流電源Ｅb の電圧Ｖb が印加されるので、第１及び第２の転流用インダクタＬa 、Ｌb を通る電流Ｉa 、Ｉb は図９（Ｄ）（Ｅ）に示すように徐々に減少する。図９のｔ5 ′で第１の転流用インダクタＬa の電流Ｉa が第１及び第２のインダクタＬ1 、Ｌ2 の電流Ｉr 、Ｉs の和（Ｉr ＋Ｉs ）以下になると、第５及び第１１のダイオードＤ5 、Ｄ11が逆バイアス状態となり、代って第１及び第２のスイッチＱ1 、Ｑ2 と第６及び第１２のダイオードＤ6 、Ｄ12とが順バイアス状態となり、図２１に示すように第１及び第２のスイッチＱ1 、Ｑ2 を通る電流Ｉq1、Ｉq2が図９（Ａ）（Ｂ）で点線で示すように流れ始める。また、第２の転流用インダクタＬb の電流Ｉb が第３のインダクタＬ3 の電流Ｉt 以下になると、第１８のダイオードＤ18が逆バイアス状態となり、代って第３のスイッチＱ3 と第１７のダイオードＤ17とが順バイアス状態となり、第３のスイッチＱ3 を通る電流Ｉq3が図９（Ｃ）で点線で示すように流れ始める。図２１は第１、第２及び第３のスイッチＱ1 、Ｑ2 、Ｑ3 に電流Ｉq1、Ｉq2、Ｉq が流れている状態を示す。
【００６３】
第１及び第２の転流用スイッチＱa 、Ｑb は、第１、第２及び第３のスイッチＱ1 、Ｑ2 、Ｑ3 のターンオン時点ｔ5 又はこれよりも後の任意時点ｔ6 でオフ制御される。なお、第１及び第２の転流用スイッチＱa 、Ｑb のターンオフ時の零電流スイッチングを達成するために、第１及び第２の転流用スイッチＱa 、Ｑb のターンオフ時点は図９（Ｄ）（Ｅ）に示す電流Ｉa 、Ｉbが零になる時点又はこれよりも後であることが望ましく、また、第１、第２及び第３のスイッチＱ1 、Ｑ2 、Ｑ3 の最も遅いターンオフ時点よりも前であることが望ましい。
【００６４】
第１及び第２の転流用スイッチＱa 、Ｑb のターンオフ後は図１０の状態に戻り、再び図１０〜図２１と同様な動作の繰返しが生じる。
図９〜図２１は、第１、第２及び第３相電源電圧Ｖr 、Ｖs 、Ｖt の１周期中の一部の期間の動作を示しているが、他の期間においても同様な原理の動作が生じる。
【００６５】
第１の実施形態は次の効果を有する。
（１）  第１、第２及び第３のスイッチＱ1 、Ｑ2 、Ｑ3 の零電圧スイッチング即ちソフトスイッチングが可能になり、スイッチング損失及びスイッチングサージ（ノイズ）を低減することができる。
（２）  第１及び第２の転流用スイッチＱa 、Ｑb を零電流スイッチングすることができ、ここでのスイッチング損失を低減することができる。
（３）  第１及び第２の転流回路１０ａ、１０ｂは３相で共用されているので、簡単な構成で第１、第２及び第３のスイッチＱ1 、Ｑ2 、Ｑ3 のソフトスイッチングを達成できる。
（４）  図２の回路と同様に第１、第２及び第３のスイッチＱ1 、Ｑ2 、Ｑ3 の低耐圧化を図ることができる。
【００６６】
【第２の実施形態】
図２２に示す第２の実施形態の三相スイッチング整流装置は、図３の第１及び第２の転流回路１０ａ、１０ｂを変形した第１及び第２の転流回路１０ａ′、１０ｂ′を設け、この他は図３と同一に形成したものである。従って、図２２において図３と実質的に同一部分には同一の符号を付してその説明を省略する。
【００６７】
図２２の第１及び第２の転流回路１０ａ′、１０ｂ′における第１及び第２のトランスＴ1 、Ｔ2 は図３の第１及び第２の補助直流電源Ｅ1 、Ｅ2 と同一の機能を有する。第１及び第２のトランスＴ1 、Ｔ2 の１次巻線Ｎ1ａ、Ｎ1ｂは第１及び第２の転流用インダクタＬa 、Ｌb 及び第１及び第２の転流用スイッチＱa 、Ｑb にそれぞれ直列に接続されている。第１及び第２のトランスＴ1 、Ｔ2 の２次巻線Ｎ2ａ、Ｎ２ｂは第２５及び第２６のダイオードＤ25、Ｄ26を介して第１及び第２の分割用コンデンサＣ1 、Ｃ2 に並列に接続されている。第１及び第２のトランスＴ1 、Ｔ2 の巻数比Ｎ1ａ ／Ｎ2ａ及びＮ1ｂ／Ｎ2ｂは１／３〜１／２の範囲に設定されている。
【００６８】
図２２の第１〜第３のスイッチＱ1 〜Ｑ3 、第１及び第２の転流用スイッチＱa 、Ｑb は図３のこれに対応するものと同様にオン・オフ制御される。第１の転流用スイッチＱa が導通し、第１の転流用インダクタＬa を介して第１のトランスＴ1 の１次巻線Ｎ1ａ に電流が流れると、第２５のダイオードＤ25を介して２次巻線Ｎ2ａに電流が流れる。この時、第１のトランスＴ1 の１次巻線Ｎ1ａと第１の転流用スイッチＱa との接続点の電位は、第１のトランスＴ1 の巻数比に応じて第１の分割用コンデンサＣ1 の端子電圧Ｖc1の１／３〜１／２の値になる。第２のトランスＴ2 の１次巻線Ｎ1ｂと第２の転流用スイッチＱb との接続点の電位も同様に第２の分割用コンデンサＣ2 の端子電圧Ｖc2の１／３〜１／２の値になる。この結果、第１及び第２のトランスＴ1 、Ｔ2 は図３の第１及び第２の補助直流電源Ｅ1 、Ｅ2 と同様に機能する。
【００６９】
図２２の第２の実施形態は図３の第１の実施形態と同一の効果を有する他に、所定の電圧を得るための電圧制御手段を伴なう補助直流電源Ｅ1 、Ｅ2 が不要になり、回路が簡単になるという効果、及びトランスＴ1 、Ｔ2 の巻数比の調整によって任意の電圧を容易に得ることができるという効果を有する。
【００７０】
【第３の実施形態】
図２３に示す第３の実施形態は、図２２の第１及び第２の転流回路１０ａ′、１０ｂ′を変形した第１及び第２の転流回路１０ａ″、１０ｂ″を設け、この他は図２２と同一に形成したものである。従って、図２３において図３及び図２２と実質的に同一の部分には同一の符号を付してその説明を省略する。
【００７１】
図２３の第１及び第２の転流回路１０ａ″、１０ｂ″は、クランプ用の第２７及び第２８のダイオードＤ27、Ｄ28を付加し、且つ第１及び第２のトランスＴ1 、Ｔ2 を第１及び第２の転流用インダクタＬa 、Ｌb と第１及び第２の転流用スイッチＱa 、Ｑb との間に配置した点で図２２の第１及び第２の転流回路１０ａ′、１０ｂ′と相違している。第１及び第２の転流用スイッチＱa 、Ｑb は各１次巻線Ｎ1ａ、Ｎ1ｂと第１の接続点Ｊ1 との間に接続されている。クランプ用の第２７のダイオードＤ27の一端（アノード）は第１のトランスＴ1 の１次巻線Ｎ1ａと第１の転流用スイッチＱa との接続点との間に接続され、その他端（カソード）は第１のトランスＴ1 の２次巻線Ｎ2ａと第１の分割用コンデンサＣ1 との接続点に接続されている。第２８のダイオードＤ28の一端（アノード）は第２のトランスＴ2 の２次巻線Ｎ2ｂと第２の分割用コンデンサＣ2 とに接続され、その他端（カソード）は第２のトランスＴ2 の１次巻線Ｎ1ｂと第２の転流用スイッチＱb との接続点に接続されている。
図２３のスイッチＱ1 〜Ｑ3 、Ｑa 、Ｑb は図３の回路のこれ等と同様に制御される。
【００７２】
図２３の第３の実施形態は、図２２の第２の実施形態と同一の効果を有する他に、第１及び第２の転流用スイッチＱa 、Ｑb の端子電圧を第２７及び第２８のダイオードＤ27、Ｄ28を介して第１及び第２の分割用コンデンサＣ1 、Ｃ2 の端子電圧にクランプし、過電圧の印加を防止するという効果を有する。
【００７３】
【第４の実施形態】
図２４に示す第４の実施形態は、図３の第１の実施形態の第１〜第６のスナバコンデンサＣ11〜Ｃ16の接続位置を変え、その他は図３と同一に形成したものである。従って、図２４において、図３と実質的に同一の部分には同一の符号を付してその説明を省略する。
【００７４】
図２４では第１、第２、第３、第４、第５及び第６のスナバコンデンサＣ11、Ｃ12、Ｃ13、Ｃ14、Ｃ15、Ｃ16が第２、第３、第８、第９、第１４及び第１５のダイオードＤ2 、Ｄ3 、Ｄ8 、Ｄ9 、Ｄ14、Ｄ15にそれぞれ並列に接続されている。図２４に示す第１〜第６のスナバコンデンサＣ11〜Ｃ16は、第１〜第３のスイッチＱ1 〜Ｑ3 のそれぞれのターンオフ時に徐々に充電され、零電圧スイッチングに寄与し、また、第１及び第２の転流用スイッチＱa 、Ｑb のオン制御によって第１〜第３のスイッチＱ1 〜Ｑ3 のターンオンの直前に放電を完了し、零電圧スイッチングに寄与する。従って、図２４の三相スイッチング整流装置は図３の第１の実施形態と同一の効果を有する。
【００７５】
【第５の実施形態】
図２５に示す第５の実施形態は、図３の第１の実施形態の第１〜第６のスナバコンデンサＣ11〜Ｃ16の接続位置を変え、その他は図３と同一に形成したものである。従って、図２５において、図３と実質的に同一の部分には同一の符号を付してその説明を省略する。
【００７６】
図２５では第１、第２、第３、第４、第５及び第６のスナバコンデンサＣ11、Ｃ12、Ｃ13、Ｃ14、Ｃ15、Ｃ16が第１、第４、第７、第１０、第１３及び第１６のダイオードＤ1 、Ｄ4 、Ｄ7 、Ｄ10、Ｄ13、Ｄ16にそれぞれ並列に接続されている。
【００７７】
第１〜第６のスナバコンデンサＣ11〜Ｃ16の接続位置を図２５に示すように変えても図３の回路と同一の効果を得ることができる。
【００７８】
なお、第１〜第６のスナバコンデンサＣ11〜Ｃ16の接続を例えば次のように変形することができる。
（１）  第１、第３及び第５のスナバコンデンサＣ11、Ｃ13、Ｃ15を図３と同一の位置に接続し、第２、第４及び第６のスナバコンデンサＣ12、Ｃ14、Ｃ16を図２５の位置に接続する。
（２）  上記（１）と逆に第１、第３及び第５のスナバコンデンサＣ11、Ｃ13、Ｃ15を図２５の位置に接続し、第２、第４及び第６のスナバコンデンサＣ12、Ｃ14、Ｃ16を図３の位置に接続する。
（３）  図３の第１〜第６のスナバコンデンサＣ11〜Ｃ16をそのままとして、図２５のスナバコンデンサＣ11〜Ｃ16に相当する第７〜第１２のスナバコンデンサを図３の回路に追加して接続する。
（４）  図３のスナバコンデンサＣ11〜Ｃ16に追加して図２４のスナバコンデンサＣ11〜Ｃ16に相当する第７〜第１２のスナバコンデンサを設ける。
（５）  スナバコンデンサの接続形態を第１、第２及び第３相に応じて変える。例えば、第１相の第１及び第２のスナバコンデンサＣ11、Ｃ12を図３のように接続し、第２相の第３及び第４のスナバコンデンサＣ13、Ｃ14を図２４又は図２５のように接続する。
上述から明らかなようにスナバコンデンサＣ11〜Ｃ16を、第１〜第３のスイッチＱ1 〜Ｑ3 に等価的又は実質的に並列接続すれば本発明の目的を達成することができる。
【００７９】
【第６の実施形態】
第６の実施形態は第１の実施形態の図４に示す制御回路３の一部を図２６に示すように変形し、この他は第１の実施形態と同一に構成したものである。従って、第６の実施形態においても図３及び図４を参照し、且つ第１の実施形態と共通する部分の説明を省略する。
【００８０】
図２６のスイッチ指令値演算回路２３ａの入力側は図４と同一に形成されている。スイッチ指令値演算回路２３ａは絶対値から成る第１、第２及び第３のスイッチ制御指令値Ｖr ′、Ｖs ′、Ｖt ′を出力しないで、第１の実施形態で説明した絶対値にする前の値Ｖr ″、Ｖs ″、Ｖt ″を図２７に示すように出力する。また、図２６では正鋸波電圧発生器２４ａと負鋸波電圧発生器２４ｂとが設けられており、図２７に示す例えば２０kHz の正鋸波電圧＋Ｖcar と負鋸波電圧−Ｖcar とが選択回路２４ｃで選択されて第１、第２及び第３の比較器２５、２６、２７に送られる。選択回路２４ｃは、第１、第２及び第３相電源電圧Ｖr 、Ｖs 、Ｖt 又はこれに同期しているスイッチ指令値演算回路２３ａの出力ライン２９、３０、３１の第１、第２及び第３のスイッチ制御指令値Ｖr ″、Ｖs ″、Ｖt ″に基づいて、正鋸波電圧＋Ｖcar と負鋸波電圧−Ｖcar との選択期間を決定する。即ち、選択回路２４ｃは、第１、第２及び第３のスイッチ制御指令値Ｖr ″、Ｖs ″、Ｖt ″が正の値の時には正鋸波電圧＋Ｖcar を第１、第２及び第３の比較器２５、２６、２７に送り、第１、第２及び第３のスイッチ制御指令値Ｖr ″、Ｖs ″、Ｖt ″が負の値の時には負鋸波電圧−Ｖcar を第１、第２及び第３の比較器２５、２６、２７に送る。第１、第２及び第３の比較器２５、２６、２７からは図２８（Ａ）（Ｂ）（Ｃ）に示すように周期Ｔ1 を有してＰＷＭパルスから成る第１、第２及び第３のスイッチ制御信号Ｇr 、Ｇs 、Ｇt が得られる。図２８の各制御信号は図７に示すものと実質的に同一である。従って、第６の実施形態によっても第１の実施形態と同一の効果を得ることができる。
【００８１】
【第７の実施形態】
第７の実施形態の三相スイッチング整流装置は、図２９及び図３０の制御を実行することができるように第６の実施形態の演算回路２３ａを変形し、この他は第１の実施形態と同一に構成したものである。従って、第７の実施形態の説明においては回路構成の図示を省略し、必要に応じて図３、図４及び図２６を参照し、且つ第１の実施形態と共通する部分の説明を省略する。
【００８２】
第７の実施形態では、図２９に示す第１、第２及び第３のスイッチ制御指令値Ｖr ＊  、Ｖs ＊  、Ｖt ＊  を図２６のスイッチ指令値演算回路２３ａに相当するもので形成し、これを第１、第２及び第３の比較器２５、２６、２７に送る。図２９の第１、第２及び第３のスイッチ制御指令値Ｖr ＊  、Ｖs ＊  、Ｖt ＊  は、次式で示される。
Ｖr ＊  ＝Ｖr ″−Ｖm
Ｖs ＊  ＝Ｖs ″−Ｖm
Ｖt ＊  ＝Ｖt ″−Ｖm
ここで、Ｖm は次式の値を有する。
0004061480.tif 000002
上記ＭＡＸ（Ｖr ″、Ｖs ″、Ｖt ″）はＶr ″、Ｖs ″、Ｖt ″の内の最大のものの値を示し、上記ＭＩＮ（Ｖr ″、Ｖs ″、Ｖt ″）はＶr ″、Ｖs ″、Ｖt ″の内の最小のものの値を示す。また、上記Ｖr ″、Ｖs ″、Ｖt ″は図２６の演算回路２３ａの同一の値を有する。
【００８３】
図２９の正鋸波電圧Ｖcar と負鋸波電圧−Ｖcar とは図２７に示すものと同一である。図２９から明らかなように、第１、第２及び第３のスイッチ制御指令値Ｖr ＊  、Ｖs ＊  、Ｖt ＊  は１８０度毎に６０度の休止期間を有している。従って、第１、第２及び第３の比較器２５、２６、２７からは図３０に示すように休止期間を有する第１、第２及び第３のスイッチ制御信号Ｇr 、Ｇs 、Ｇt が得られる。
【００８４】
第７の実施形態は第１及び第６の実施形態と同一の効果を有する他に第１〜第３のスイッチＱ1 〜Ｑ3 のスイッチング回数が少なくなる分だけ効率が向上するという効果を有する。
【００８５】
【第８の実施形態】
第８の実施形態の三相スイッチング整流装置は、第１の実施形態のスイッチ指令値演算回路２３を変形し、この他は第１の実施形態と同一に構成したものである。従って、第８の実施形態の説明においては回路構成の図示を省略し、必要に応じて図３、図４を参照し、且つ第１の実施形態と共通する部分の説明を省略する。
【００８６】
第８の実施形態では図４のスイッチ指令値演算回路２３に相当するもので、図３１の第１、第２及び第３のスイッチ制御指令値Ｖr ＊＊、Ｖs ＊＊、Ｖt ＊＊を形成し、第１、第２及び第３の比較器２５、２６、２７で図３１に示す鋸波電圧Ｖcar と比較する。図３１の第１、第２及び第３のスイッチ制御指令値Ｖr ＊＊、Ｖs ＊＊、Ｖt ＊＊は図２９に示した第１、第２及び第３のスイッチ制御指令値Ｖr ＊  、Ｖs ＊  、Ｖt ＊  の絶対値に相当する。
【００８７】
第１、第２及び第３の比較器２５、２６、２７によって図３１の第１、第２及び第３のスイッチ制御指令値Ｖr ＊＊、Ｖs ＊＊、Ｖt ＊＊と鋸波電圧Ｖcar とを比較すると、図３２に示すように１８０度毎に６０度の休止期間を有するＰＷＭパルス列から成る第１、第２及び第３のスイッチ制御信号Ｇr 、Ｇs 、Ｇt が得られる。従って、第８の実施形態によって第７の実施形態と同一の効果を得ることができる。
【００８８】
【第９の実施形態】
第９の実施形態は第１〜第８の実施形態の転流制御信号形成回路２８を図３３に示す転流制御信号形成回路２８ａに変形し、この他は第１〜第８の実施形態と同様に形成したものである。図３３の変形された転流制御信号形成回路２８ａはタイマ４１とタイマとして機能するモノマルチバイブレータ即ちＭＭＶ４２とから成る。タイマ４１は鋸波発生器２４に接続され、鋸波電圧Ｖcar の発生開始時点から図８のｔ4 時点即ち転流制御信号Ｇa の発生開始時点までを計測し、ＭＭＶ４２のトリガパルスを発生する。ＭＭＶ４２はトリガパルスに応答して図８のｔ4 〜ｔ6 期間のパルスを転流制御信号Ｇa として出力する。
【００８９】
【第１０の実施形態】
次に、第１０の実施形態を図３４を参照して説明する。図３４の第１０の実施形態は、図３の第１及び第２の転流回路１０ａ、１０ｂを変形し、三相独立に第１、第2、第３、第４、第５及び第６の転流回路１０ａ1、１０ａ2、１０ａ3、１０ｂ1、１０ｂ2、１０ｂ3を設け、この他は図３と同一に構成したものである。従って、図３４において図３と共通する部分には同一の符号を付し、その説明を省略する。
【００９０】
図３４の第１、第２の、第３、第４、第５及び第６の転流回路１０ａ1、１０ａ2，１０ａ3、１０ｂ1、１０ｂ2、１０ｂ3は、第１〜第６の転流用インダクタＬa1、Ｌa2、Ｌa3、Ｌb1、Ｌb2、Ｌb3、及び第１〜第６の転流用スイッチＱa1、Ｑa2、Ｑa3、Ｑb1、Ｑb2、Ｑb3を有している。第１相の正側のインダクタＬa1とスイッチＱa1との直列回路は第１９のダイオードＤ19と第１の補助直流電源Ｅa との間に接続されている。第２相の正側インダクタＬa2とスイッチＱa2との直列回路は第２１のダイオードＤ21と第１の補助直流電源Ｅa との間に接続されている。第３相の正側インダクタＬa3とスイッチＱa3との直列回路は第２３のダイオードＤ23と第１の補助直流電源Ｅa との間に接続されている。第１相の負側のインダクタＬb1とスイッチＱb1との直列回路は第２０のダイオードＤ20と第２の補助直流電源Ｅb との間に接続されている。第２相の負側インダクタＬb2とスイッチＱb2との直列回路は第２２のダイオードＤ22と第２の補助直流電源Ｅb との間に接続されている。第３相の負側インダクタＬb3とスイッチＱb3との直列回路は第２４のダイオードＤ24と第２の補助直流電源Ｅb との間に接続されている。
【００９１】
第１、第２及び第３相の正側転流用スイッチＱa1、Ｑa2、Ｑa3と第１、第２及び第３相の負側転流用スイッチＱb1、Ｑb2、Ｑb3は、図８（Ｇ）に示す転流制御信号Ｇa によって同時にオン・オフ制御される。これにより、図３４の回路によっても図３の回路と同一の効果が得られる。
なお、第１、第２及び第３相の正側転流用スイッチＱa1、Ｑa2、Ｑa3及び負側転流用スイッチＱb1、Ｑb2、Ｑb3をオン・オフ制御するために独立に第１、第２及び第３相転流制御信号形成回路を設けることができる。また、第１の実施形態では、第１〜第３のスイッチＱ1 〜Ｑ3 が同時にターンオンされているが、図３４の実施形態の場合には第１〜第３のスイッチＱ1 〜Ｑ3 のターンオン時点を互いに相違させ、各相のスイッチＱ1 〜Ｑ3 のターンオン時点の少し前に図３４の各相の転流用スイッチＱa1〜Ｑa3、Ｑb1〜Ｑb3をオン制御し、ターンオン時点又はその後にオフ制御することができる。
【００９２】
【変形例】
本発明は上述の実施形態に限定されるものでなく、例えば次の変形が可能なものである。
（１）  スイッチＱ1 〜Ｑ3 、Ｑa 、Ｑb をＩＧＢＴ以外のＦＥＴ、トランジスタ等の制御可能な半導体スイッチとすることができる。
（２）  第１、第２及び第３のインダクタＬ1 、Ｌ2 、Ｌ3 は電力伝送系統のインピーダンス又はインダクタンスであってもよい。
（３）  図２２及び図２３のトランスＴ1 、Ｔ2 を含む転流回路を第４〜第９の実施形態の三相スイッチング整流装置に適用することができる。
（４）  第６、第７、第８及び第９の実施形態の制御回路の技術を第２〜第５及び第１０の実施形態の三相スイッチング整流装置にも適用することができる。
（５）  図３、図２４、図２５及び図３４の第１及び第２の補助直流電源Ｅa 、Ｅb は安定化直流電源回路で構成されているが、蓄電池とすることもできる。
（６）  図４において電圧検出回路１１を制御回路３の外に設けることができる。
（７）  制御回路３の一部をディジタル回路にすることができる。
（８）  交流電源Ｅを三相３線式として接続点Ｊｏ、Ｊ1のグランドに対する接続を省くことができる。この場合には第１及び第２の分割用コンデンサＣ1、Ｃ2が第１、第２、第３、第４、第７、第８、第９、第１０、第１３、第１４、第１５及び第１６のダイオ−ドＤ1、Ｄ2、Ｄ3、Ｄ4、Ｄ7、Ｄ8、Ｄ9、Ｄ10、Ｄ13、Ｄ14、Ｄ15、Ｄ16を介して充電される。
【図面の簡単な説明】
【図１】従来の三相スイッチング整流装置を示す回路図である。
【図２】別の従来の三相スイッチング整流装置を示す回路図である。
【図３】本発明の第１の実施形態の三相スイッチング整流装置を示す回路図である。
【図４】図３の制御回路を詳しく示す回路図である。
【図５】図３の各部の状態を示す波形図である。
【図６】図４の比較器の入力の１周期分を示す波形図である。
【図７】図４の比較器の出力を示す波形図である。
【図８】図４の各部の状態を示す波形図である。
【図９】図３の各部の状態を示す波形図である。
【図１０】図３の三相スイッチング整流装置の動作遷移を説明するための回路図である。
【図１１】図３の三相スイッチング整流装置の動作遷移を説明するための回路図である。
【図１２】図３の三相スイッチング整流装置の動作遷移を説明するための回路図である。
【図１３】図３の三相スイッチング整流装置の動作遷移を説明するための回路図である。
【図１４】図３の三相スイッチング整流装置の動作遷移を説明するための回路図である。
【図１５】図３の三相スイッチング整流装置の動作遷移を説明するための回路図である。
【図１６】図３の三相スイッチング整流装置の動作遷移を説明するための回路図である。
【図１７】図３の三相スイッチング整流装置の動作遷移を説明するための回路図である。
【図１８】図３の三相スイッチング整流装置の動作遷移を説明するための回路図である。
【図１９】図３の三相スイッチング整流装置の動作遷移を説明するための回路図である。
【図２０】図３の三相スイッチング整流装置の動作遷移を説明するための回路図である。
【図２１】図３の三相スイッチング整流装置の動作遷移を説明するための回路図である。
【図２２】本発明の第２の実施形態の三相スイッチング整流装置を示す回路図である。
【図２３】本発明の第３の実施形態の三相スイッチング整流装置を示す回路図である。
【図２４】本発明の第４の実施形態の三相スイッチング整流装置を示す回路図である。
【図２５】本発明の第５の実施形態の三相スイッチング整流装置を示す回路図である。
【図２６】本発明の第６の実施形態の制御回路の一部を示す回路図である。
【図２７】図２６の比較器の入力を示す波形図である。
【図２８】図２６の比較器の出力を示す波形図である。
【図２９】本発明の第７の実施形態の制御回路における比較器の入力を図２７と同様に示す波形図である。
【図３０】図２９の比較器の入力に対応する比較器の出力を示す波形図である。
【図３１】本発明の第８の実施形態の制御回路における比較器の入力を図６と同様に示す波形図である。
【図３２】図３１の比較器入力に対応する比較器出力を示す波形図である。
【図３３】本発明の第９の実施形態の制御回路の一部を示す回路図である。
【図３４】本発明の第１０の実施形態の三相スイッチング整流装置を示す回路図である。
【符号の説明】
Ｑ1 、Ｑ2 、Ｑ3   第１、第２及び第３のスイッチ
Ｑa 、Ｑb   第１及び第２の転流用スイッチ
Ｄ1 〜Ｄ24  第１〜第２４のダイオード
Ｃ1 、Ｃ2   第１及び第２の分割用コンデンサ
Ｃ11〜Ｃ16  第１〜第６のスナバコンデンサ
Ｌ1 、Ｌ2 、Ｌ3   第１、第２及び第３のインダクタ
Ｌa 、Ｌb   第１及び第２の転流用インダクタ
Ｅa 、Ｅb   第１及び第２の補助直流電源
【図１】
0004061480.tif 000003
【図２】
0004061480.tif 000004
【図３】
0004061480.tif 000005
【図４】
0004061480.tif 000006
【図５】
0004061480.tif 000007
【図６】
0004061480.tif 000008
【図７】
0004061480.tif 000009
【図８】
0004061480.tif 000010
【図９】
0004061480.tif 000011
【図１０】
0004061480.tif 000012
【図１１】
0004061480.tif 000013
【図１２】
0004061480.tif 000014
【図１３】
0004061480.tif 000015
【図１４】
0004061480.tif 000016
【図１５】
0004061480.tif 000017
【図１６】
0004061480.tif 000018
【図１７】
0004061480.tif 000019
【図１８】
0004061480.tif 000020
【図１９】
0004061480.tif 000021
【図２０】
0004061480.tif 000022
【図２１】
0004061480.tif 000023
【図２２】
0004061480.tif 000024
【図２３】
0004061480.tif 000025
【図２４】
0004061480.tif 000026
【図２５】
0004061480.tif 000027
【図２６】
0004061480.tif 000028
【図２７】
0004061480.tif 000029
【図２８】
0004061480.tif 000030
【図２９】
0004061480.tif 000031
【図３０】
0004061480.tif 000032
【図３１】
0004061480.tif 000033
【図３２】
0004061480.tif 000034
【図３３】
0004061480.tif 000035
【図３４】
0004061480.tif 000036