(57)【特許請求の範囲】
【請求項１】
接続される負荷に多相交流で電力を出力する電力変換装置であって、
前記多相交流の各相を構成する複数の各相電力経路と、
前記複数の各相電力経路にそれぞれ交流側が直列に接続される複数の単相インバータと、
前記複数の単相インバータの直流側にそれぞれ接続される複数の各相電力蓄積手段と、
前記複数の各相電力経路に接続される多相インバータと、
前記多相インバータの直流側に接続される直流電源と、
前記複数の単相インバータと前記多相インバータとを制御して、前記複数の各相電力経路を経由して前記負荷に電力を出力させる制御回路と
を備え、
前記複数の単相インバータは、
前記制御回路の制御に基づいて、接続される前記各相電力蓄積手段に蓄積される電力を接続される前記各相電力経路に出力すること、または前記接続される各相電力経路を経由して入力される電力を前記接続される各相電力蓄積手段に蓄積することを可能とし、
前記多相インバータは、
前記制御回路の制御に基づいて、前記直流電源の電力を前記各相電力経路に出力することを可能とし、
前記制御回路は、
前記各相電力蓄積手段へ電力を蓄積し、かつ、前記各相電力蓄積手段から電力を出力して、前記複数の各相電力経路における出力電圧が、所定の交流電圧となるように、前記複数の単相インバータと前記多相インバータとを制御すること
を特徴とする電力変換装置。
【請求項２】
前記制御回路は、
前記各相電力蓄積手段に蓄積される電力と、前記各相電力蓄積手段から出力される電力とが所定期間において等しくなるように制御すること
を特徴とする請求項１に記載の電力変換装置。
【請求項３】
前記制御回路は、
前記各相電力蓄積手段に電力が蓄積される期間と、前記各相電力蓄積手段から電力が出力される期間とが時間的に等しくなるように制御すること
を特徴とする請求項１または２に記載の電力変換装置。
【請求項４】
前記制御回路は、
前記各相電力蓄積手段に電力が蓄積される期間と、前記各相電力蓄積手段から電力が出力される期間とを前記交流の周期に基づいて設定すること
を特徴とする請求項１から３のいずれか１項に記載の電力変換装置。
【請求項５】
前記制御回路は、
いずれか一方の期間と他方の期間とを所定周期毎に入れ替えるように制御すること
を特徴とする請求項３または４に記載の電力変換装置。
【請求項６】
前記制御回路は、
前記各相電力蓄積手段の検出電圧に基づいて、前記各相電力蓄積手段に電力を蓄積し、または前記各相電力蓄積手段から電力を出力するよう制御すること
を特徴とする請求項１から５のいずれか１項に記載の電力変換装置。
【請求項７】
前記直流電源は多相電力蓄積手段を含んで構成され、
前記多相電力蓄積手段に蓄積される電力の電圧は、前記各相電力蓄積手段に蓄積される電力の電圧よりも大きいこと
を特徴とする請求項１から６のいずれか１項に記載の電力変換装置。
【請求項８】
前記多相インバータが出力する電力の電圧は、絶対値が等しい正極、または負極の電圧であること
を特徴とする請求項１から７のいずれか１項に記載の電力変換装置。
【請求項９】
前記絶対値は一つであること
を特徴とする請求項８に記載の電力変換装置。
【請求項１０】
前記絶対値は複数個であること
を特徴とする請求項８に記載の電力変換装置。
【請求項１１】
前記単相インバータは、
スイッチング素子をフルブリッジに構成した回路を備えること
を特徴とする請求項１から１０のいずれか１項に記載の電力変換装置。
【請求項１２】
前記スイッチング素子は半導体素子であること
を特徴とする請求項１１に記載の電力変換装置。
【請求項１３】
接続される負荷に多相交流で電力を出力する電力変換装置であって、
前記多相交流の各相を構成する複数の各相電力経路と、
前記複数の各相電力経路にそれぞれ交流側が直列に接続される複数の単相インバータと、
前記複数の単相インバータの直流側にそれぞれ接続される複数の各相電力蓄積手段と、
前記複数の各相電力経路に接続される多相インバータと、
前記多相インバータの直流側に接続される直流電源と、
前記複数の単相インバータと前記多相インバータとを制御して、前記複数の各相電力経路を経由して前記負荷に電力を出力させる制御回路と
を備え、
前記複数の単相インバータは、
前記制御回路の制御に基づいて、接続される前記各相電力蓄積手段に蓄積される電力を正の極性の電圧、または負の極性の電圧として接続される前記各相電力経路に出力することを可能とし、
前記多相インバータは、
前記制御回路の制御に基づいて、前記直流電源の電力を正の極性の電圧、または負の極性の電圧として前記各相電力経路に出力することを可能とし、
前記制御回路は、
前記単相インバータから出力される電力の電圧の極性と、前記単相インバータが接続される前記各相電力経路における出力電圧の極性とが異なることを可能とし、かつ、
前記複数の各相電力経路における出力電圧が、所定の交流電圧となるように、前記複数の単相インバータと前記多相インバータとを制御すること
を特徴とする電力変換装置。
【請求項１４】
前記制御回路は、
前記複数の各相電力経路における出力電圧が所定の交流電圧となるように、前記単相インバータから電力が出力される期間と、前記多相インバータから電力が出力される期間と、前記単相インバータと多相インバータとから電力が出力される期間と、前記多相インバータから電力が出力され前記単相インバータの直流側に接続される各相電力蓄積手段に電力が蓄積される期間とが存在するように制御すること
を特徴とする請求項１または１３に記載の電力変換装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、複数のインバータを組み合わせて滑らかな交流出力波形を得ることが可能な電力変換器に関するものである。
【０００２】
【従来の技術】
従来の３相インバータ装置は、交流電源からトランスを介して入力された交流電力を３相コンバータで整流して直流電力に変換し、その直流電力をコンデンサにて平滑化し、さらにこのコンデンサによる直流電力を３相インバータで交流電力に変換する。
このような従来の３相インバータ装置のインバータ部は、例えばダイオードがそれぞれ逆並列に接続された複数の自己消弧型半導体スイッチング素子で構成され、各半導体スイッチング素子をＰＷＭ制御によりオン・オフ制御することで、コンデンサの直流電力を交流電力に変換して出力を得る（例えば、非特許文献１参照）。
【０００３】
【非特許文献１】
「半導体電力変換回路」第５版、電気学会発行、オーム社発売、１９９０年４月１０日、ｐ．２１２−２１９
【０００４】
【発明が解決しようとする課題】
従来の３相インバータ装置は、以上のように構成されてＰＷＭ制御にて出力電圧を調整しているため、出力端の電圧変化が大きく、また高調波を抑制するために、図３０に示すようにインバータ１の出力側に複雑で大容量の出力フィルタ２が必要であった。このため、装置が大型化すると共に、この出力フィルタ２の電圧降下分だけ３相インバータの皮相電力を増加しておく必要があった。
【０００５】
この発明は、上記のような問題点を解消するために成されたものであって、大容量の出力フィルタを必要とせずに滑らかな交流出力波形を得ることが可能で、小型化、低コスト化の促進された電力変換装置の構造を提供することを目的とする。
【０００６】
【課題を解決するための手段】
この発明に係る電力変換装置は、
接続される負荷に多相交流で電力を出力する電力変換装置であって、
前記多相交流の各相を構成する複数の各相電力経路と、
前記複数の各相電力経路にそれぞれ交流側が直列に接続される複数の単相インバータと、
前記複数の単相インバータの直流側にそれぞれ接続される複数の各相電力蓄積手段と、
前記複数の各相電力経路に接続される多相インバータと、
前記多相インバータの直流側に接続される直流電源と、
前記複数の単相インバータと前記多相インバータとを制御して、前記複数の各相電力経路を経由して前記負荷に電力を出力させる制御回路と
を備え、
前記複数の単相インバータは、
前記制御回路の制御に基づいて、接続される前記各相電力蓄積手段に蓄積される電力を接続される前記各相電力経路に出力すること、または前記接続される各相電力経路を経由して入力される電力を前記接続される各相電力蓄積手段に蓄積することを可能とし、
前記多相インバータは、
前記制御回路の制御に基づいて、前記直流電源の電力を前記各相電力経路に出力することを可能とし、
前記制御回路は、前記各相電力蓄積手段へ電力を蓄積し、かつ、前記各相電力蓄積手段から電力を出力して、前記複数の各相電力経路における出力電圧が、所定の交流電圧の波形となるように、前記複数の単相インバータと前記多相インバータとを制御すること
としたものである。
【００１６】
【発明の実施の形態】
実施の形態１．
以下、この発明の実施の形態１を図について説明する。
図１は、この発明の実施の形態１による３相負荷駆動用の電力変換器の構成を示す図である。図に示すように、３相電力変換器全体は、各相がスター結線されて３相負荷４に電力供給するもので、それぞれの相は３つの単相インバータであるＶaインバータ３ａ、Ｖbインバータ３ｂ、Ｖcインバータ３ｃを直列接続された単相多重変換器から成る。各単相インバータ３ａ、３ｂ、３ｃは、系統からトランス５を通して引き込まれる３相交流電力を整流して直流電力に変換する３相コンバータ部と、その直流電力を平滑するコンデンサと、該コンデンサを直流電源として直流電力を交流電力に変換する単相インバータ部とを備え、上記３相コンバータ部の例を図２に、単相インバータ部の例を図３に示す。
【００１７】
図２（ａ）に示す３相コンバータ部（コンデンサを含む）は、ダイオード整流回路６ａと平滑フィルタ（L,C）７ａとで構成されるものである。また図２（ｂ）に示す３相コンバータ部（コンデンサを含む）は、サイリスタ整流回路６ｂと平滑フィルタ（L,C）７ａとで構成され、さらに図２（ｃ）に示す３相コンバータ部（コンデンサを含む）は、３相昇圧チョッパ６ｃとコンデンサフィルタ７ｃとで構成される。
図３（ａ）〜図３（ｄ）は、単相インバータ部（コンデンサを含む）の４つの構成例を示したもので、ダイオードを逆並列に接続した自己消弧型半導体スイッチング素子でフルブリッジのインバータを構成した。図３（ａ）、図３（ｃ）では、自己消弧型半導体スイッチング素子にＩＧＢＴを用いたものが、図３（ｂ）、図３（ｄ）では、自己消弧型半導体スイッチング素子に、ＧＣＴを用いたものが示される。その他、ＧＴＯ、トランジスタ、ＭＯＳＦＥＴ等のものでも良い。また自己消弧機能がないサイリスタ等でも強制転流動作が可能であれば使用できる。また、図３（ｃ）、図３（ｄ）に示すように、素子を複数個直列に接続してインバータを構成しても良い。
【００１８】
このように構成される単相インバータ（Ｖaインバータ３ａ、Ｖbインバータ３ｂ、Ｖcインバータ３ｃ）は、それぞれコンデンサに充電される電圧Ｖa、Ｖb、Ｖcを電圧源として電圧を出力するが、Ｖa、Ｖb、Ｖcの関係は、それぞれ異なる値（Ｖa＜Ｖb＜Ｖc）で、１：２：４、１：３：４、１：３：５、１：３：６、１：３：７、１：３：８、１：３：９のいずれかの関係となる。それぞれの場合について、Ｖaインバータ３ａ、Ｖbインバータ３ｂ、Ｖcインバータ３ｃの各インバータの出力論理とそれらを直列接続した単相多重変換器の出力階調（電圧レベル）との関係を図４のＡ〜Ｇの論理表に示す。
まず、図４のＡ表の場合について説明する。
Ｖa、Ｖb、Ｖcは、１：２：４の関係で、最小電圧値Ｖaの２ｎ（ｎ＝０，１，２）の関係である。Ａ表に示すように、最下位ビット、中間ビット、最上位ビットの３つの単相インバータ３ａ、３ｂ、３ｃの組み合わせにより、これらの発生電圧の総和で０〜７の８階調の出力電圧が得られる。正弦波出力階調を得るための各単相インバータ出力波形を、図５に示す。Ｖa、Ｖb、Ｖcが１：２：４の場合は、図５（ａ）に示されるもので、３つの単相インバータ３ａ、３ｂ、３ｃの発生電圧の組み合わせにより、非常に滑らかな出力階調電圧が得られていることがわかる。このため、従来の電力変換器の後段に設けられていた平滑用の出力フィルタ２をなくす、あるいは小さな容量にすることができ、電力変換器を低コスト化、小型化、簡略化できる。
【００１９】
次に、図４のＢ〜Ｇ表の場合について説明する。
Ｖa、Ｖb、Ｖcは、１：３：４、１：３：５、１：３：６、１：３：７、１：３：８、１：３：９の関係で、各表に示すように、最下位ビット、中間ビット、最上位ビットの３つの単相インバータ３ａ、３ｂ、３ｃの組み合わせにより、これらの発生電圧の総和で９階調、１０階調、１１階調、１２階調、１３階調、１４階調の出力電圧が得られる。これらの場合、単相インバータ３ａ、３ｂ、３ｃの発生電圧の中で、単相多重変換器の出力階調の極性と、逆極性のものが存在することがある。例えば、Ｖa、Ｖb、ＶcがＣ表に示す１：３：５の場合、出力階調が１、３、４、５、６、８、９の場合には、それぞれの単相インバータ３ａ、３ｂ、３ｃは出力階調の極性と同じ極性に電圧を発生するが、出力階調が２、７の場合にはＶaインバータ３ａは、逆極性である電圧（−Ｖa）を発生することになる。これは、Ｖaインバータ３ａ内のコンデンサが、回生により充電されることを示す。これにより、連続的な出力階調が得られる。
正弦波出力階調を得るための各単相インバータ出力波形で、Ｖa、Ｖb、Ｖcが１：３：５の場合は、図５（ｂ）に示されるもので、この場合も３つの単相インバータ３ａ、３ｂ、３ｃの発生電圧の組み合わせにより、非常に滑らかな出力階調電圧が得られていることがわかる。このため、平滑用の出力フィルタ２をなくす、あるいは小さな容量にすることができ、電力変換器が低コスト化、小型化、簡略化できる。
他のＢ、Ｄ〜Ｇ表の場合も同様に、非常に滑らかな出力階調電圧が得られ、平滑用の出力フィルタ２を不要化、あるいは小型化でき、電力変換器が低コスト化、小型化、簡略化できる。
【００２０】
実施の形態２．
図６は、この発明の実施の形態２による３相電力変換器の構成を示す図である。図に示すように、上記実施の形態１で示した３相電力変換器の最下位ビットのＶaインバータ３ａの出力に個別のフィルタ８を接続する。
図７は、Ｖaインバータ３ａとフィルタ８との構成例、および最下位ビットのＶaインバータ３ａの出力波形とそれがフィルタ８で平滑化された出力波形を示す。図に示すように、Ｖaインバータ３ａの出力にＬ，Ｃからなるフィルタ８を接続する。さらに、このように出力フィルタ８を備えた最下位ビットのＶaインバータ３ａをＰＷＭ制御あるいはチョッパ制御により出力パルス幅を制御して動作させる。ＰＷＭ制御あるいはチョッパ制御により動作させたＶaインバータ３ａの出力波形はフィルタ８にて平滑化され、図に示すように滑らかな波形が得られる。
図８はＶaインバータ３ａ、Ｖbインバータ３ｂ、Ｖcインバータ３ｃを直列接続した単相多重変換器により正弦波出力を得る場合の動作波形である。この場合、Ｖb：Ｖc＝２：４の関係となっている。またＶaの大きさは、Ｖa≧1/2・Ｖbであれば、ＰＷＭ制御あるいはチョッパ制御でフィルタ出力電圧を調整することで各出力階調間の電圧の段差を滑らかにすることができ、極めて滑らかな出力電圧波形が得られる。
【００２１】
なお、Ｖb、Ｖcの関係は図４の表のいずれの場合でもよく、そのときＶaは、その表内に示されたＶaの値より等しいか大きく設定しておけば、動作上問題ない。
【００２２】
また、上記実施の形態では、各単相多重変換器のＶaインバータ３ａに個別のフィルタ８を備え、ＰＷＭ制御あるいはチョッパ制御により動作させたが、他の単相インバータ３ｂ、３ｃに適用することもでき、また、複数の単相インバータ３ａ、３ｂ、３ｃに同時に適用することも可能である。
【００２３】
実施の形態３．
次に、この発明の実施の形態３について説明する。
図９は、図１、図６に示した上記実施の形態１、２による３相電力変換器におけるトランス５の変形例を示すものである。上記実施の形態１、２で多数独立に存在していたトランス５の１次側を共通化し、共通一次巻線５ｂと各単相インバータ３ａ、３ｂ、３ｃに接続される多数の２次巻線５ａとで１つのトランス５ｃを構成する。これにより、トランス５ｃの個数が大幅に低減でき、電力変換器の小型・低コスト化が一層促進できる。
【００２４】
実施の形態４．
図１０は、この発明の実施の形態４による３相電力変換器の構成を示す図である。上記実施の形態１、２では３相電力変換器の各単相多重変換器は３つの単相インバータ３ａ、３ｂ、３ｃを直列接続して構成したが、この実施の形態では、図に示すように、２つの単相インバータ３ａ、３ｂを直列接続して各単相多重変換器を構成する。
Ｖa、Ｖbは、互いに異なる値（Ｖa＜Ｖb）で、１：２または１：３の関係となる。Ｖaインバータ３ａ、Ｖbインバータ３ｂの各インバータの出力論理とそれらを直列接続した単相多重変換器の出力階調（電圧レベル）との関係は、図４に示す表において、Ｖcインバータ３ｃの出力論理が０の場合に相当する。即ち、２つの単相インバータ３ａ、３ｂの組み合わせにより、これらの発生電圧の総和で、Ｖa、Ｖbが１：２の場合は０〜３の４階調の出力電圧が、また、Ｖa、Ｖbが１：３の場合は０〜４の５階調の出力電圧が得られる。これにより、連続的な出力階調が得られ、滑らかな出力電圧波形による正弦波出力階調を得ることができる。
また、出力階調数は単相インバータが３つある場合に比べて少ないが、装置構成が一層簡略化され、低コスト化、小型化が図れる。
【００２５】
なお、この場合も、上記実施の形態２を適用することができ、単相インバータ３ａ、３ｂのいずれか一方、あるいは双方に出力フィルタ８を設け、ＰＷＭ制御あるいはチョッパ制御により出力パルス幅を制御して動作させても良く、より滑らかな出力電圧波形が得られる。
【００２６】
実施の形態５．
図１１は、この発明の実施の形態５による３相電力変換器の構成を示す図である。上記実施の形態４では３相電力変換器の各単相多重変換器をスター結線して３相負荷４に電力供給するものを示したが、ここでは、上記実施の形態４の各単相多重変換器をΔ結線にした場合を示す。Ｖa、Ｖbの設定は上記実施の形態４と同様であり、同様の効果を奏する。
また、上記実施の形態１、２で示した３相電力変換器をΔ結線で構成した場合の構成図を図１２、図１３に示す。図に示すように、３つの単相インバータ３ａ、３ｂ、３ｃを直列接続した単相多重変換器をΔ結線して３相負荷に電力供給する。この場合も、Ｖa、Ｖb、Ｖcの設定はそれぞれ上記実施の形態１、２と同様であり、同様の効果を奏する。
【００２７】
実施の形態６．
図１４（ａ）、図１４（ｂ）は、３つの単相インバータ３ａ、３ｂ、３ｃを直列接続した単相多重変換器の構成図である。なお、コンデンサに接続される３相コンバータ部は図示を省略する。図１４（ａ）に示す各単相インバータ３ａ、３ｂ、３ｃは、ダイオードを逆並列に接続した自己消弧型半導体スイッチング素子にＩＧＢＴ９を用いたもので、ＩＧＢＴ９はスイッチングの周波数が高く高速のスイッチングが可能なため、スイッチング動作の高速化が図れる。
また、図１４（ｂ）に示す各単相インバータ３ａ、３ｂ、３ｃは、ダイオードを逆並列に接続した自己消弧型半導体スイッチング素子にＧＣＴ１０を用いたもので、ＧＣＴ１０はオン電圧が低いため、全体の損失が低下できる。
【００２８】
また、各ビットの単相インバータ３ａ、３ｂ、３ｃが異なる素子によって構成された場合の例を図１５に示す。最下位ビットのＶaインバータ３ａと中間ビットのＶbインバータ３ｂとはＩＧＢＴ９で構成し、最上位ビットのＶcインバータ３ｃはＧＣＴ１０で構成する。電圧値の大きい最上位ビットのＶcインバータ３ｃをオン電圧の低いＧＣＴ１０で構成することで、特に電圧値の大きい最上位ビットのオンロスが小さくなり、全体の損失が低減できる。またスイッチング回数の大きい最下位ビットを高速でスイッチング動作するＩＧＢＴ９で構成するため、スイッチング動作の高速化が効率的に図れる。
【００２９】
さらにまた、図１６は、各ビットの単相インバータ３ａ、３ｂ、３ｃが異なる直列数によって構成された場合を示す図であり、図１６（ａ）は自己消弧型半導体スイッチング素子にＩＧＢＴ９を使用した場合、図１６（ｂ）は自己消弧型半導体スイッチング素子にＧＣＴ１０を使用した場合の例である。図では最上位ビットが２直列の構成となっているため、より高い電圧を出力することが可能となり、容量の大きな電力変換器の構成が容易となる。
また、図１７は、各ビットの単相インバータ３ａ、３ｂ、３ｃを異なる素子、異なる直列数で構成した場合を示す図である。スイッチング回数の大きな最下位ビットのＶaインバータ３ａに高速スイッチングの可能なＩＧＢＴ９を用いる。また電圧値の大きい最上位ビットのＶcインバータ３ｃにはＧＣＴ１０の２直列の構成とし、中間ビットのＶbインバータ３ｂはＩＧＢＴ９の２直列の構成とする。このような構成とすることにより、全体の損失が低下でき、効率的にスイッチング動作の高速化が図れ、また容量の大きな電力変換器の構成が容易となる。
【００３０】
また、各ビットの単相インバータ３ａ、３ｂ、３ｃが異なる素子によって構成される別例として、発生電圧が所定値より低い単相インバータ、例えば最下位ビットのＶaインバータ３ａのみを、半導体スイッチング素子にＭＯＳＦＥＴを用いる。ＭＯＳＦＥＴは、高速スイッチングが可能でスイッチング時の損失も小さい素子であるが、耐電圧が比較的低いため、発生電圧の高いインバータには適さないが、発生電圧が低くスイッチング回数の大きなビットのインバータのみに用いることにより、全体の損失が低下でき、効率的にスイッチング動作の高速化が図れる。
【００３１】
実施の形態７．
上記実施の形態１、２では、図１８に示すように３つの単相インバータ３ａ、３ｂ、３ｃを直列接続した単相多重変換器をスター結線して３相負荷４に電力供給するため、９個の単相インバータ３ａ、３ｂ、３ｃを要するものであったが、この実施の形態では、スター結線接続点側の各相の単相インバータ、この場合、最下位ビットのＶaインバータ３ａに替わって３相インバータ１１を設ける。即ち、図１９に示すように、１つのビット分のインバータを３相の中性点を共通として３相インバータ１１で構成する。このため、１つの３相インバータ１１と６個の単相インバータ３ｂ、３ｃで３相電力変換器を構成できる。
図２０は図１９の詳細構成図を示したものである。３相インバータ１１は２レベルインバータにて構成されている。３相インバータの出力電圧は３相負荷から見ると線間電圧であるから、上記実施の形態１によるＶaインバータ３ａの発生電圧Ｖａに対して、√３倍の電圧を３相インバータ１１が出力する必要がある。従って、３相インバータ１１の図示しない３相コンバータ部から供給される電圧は√３Ｖａとなる。
【００３２】
この実施の形態では、スター結線接続点側の１つのビット分を３相インバータ１１で構成したため、インバータの個数、およびトランス５や３相コンバータの個数も低減でき、装置構成が簡略化される。このため、装置の小型化、低コスト化も一層促進できる。
【００３３】
実施の形態８．
上記実施の形態７では、３相電力変換器のスター結線接続点側の１つのビット分を３相インバータ１１で構成したが、この実施の形態では、図２１に示すように、スター結線接続点側の２つのビット分を３相マルチレベルインバータ１２で構成する。即ち、中性点を共通として３相コンバータ部（図示せず）を備えた３相マルチレベルインバータ１２を設け、この３相マルチレベルインバータ１２の出力側には、各単相インバータ３ｄを直列に接続して３相負荷４に電力供給する。
図２２は図２１の詳細構成図を示したものである。図に示すように、３相マルチレベルインバータ１２の構成は、通常の３レベルインバータと同様である。
【００３４】
また、図２３に示すように、３相マルチレベルインバータ１２の２つの電源コンデンサの電圧Ｖx、Ｖyの値を異なるものとすることで、出力電圧の階調数を増加させることができ、Ｗ−Ｖの線間電圧は０、Ｖx、Ｖy、Ｖx＋Ｖyが得られる。すなわち、上記実施の形態の図４に示す論理表のおいて、Ｖx、Ｖyに対応する出力論理は、−１の論理以外であれば出力可能となる。従って、３相マルチレベルインバータ１２の２つの電源コンデンサの電圧Ｖx、Ｖyと、単相インバータ３ｄのコンデンサ電圧Ｖzとを、以下のように設定すれば、連続的な出力階調が得られる。なお、図４における対応する論理表を共に示す。
▲１▼Ｖx、Ｖy＝１：２のとき、Ｖz＝（４/√３）・Ｖx        論理表Ａ
▲２▼Ｖx、Ｖy＝２：４のとき、Ｖz＝１/（２√３）・Ｖx      論理表Ａ
▲３▼Ｖx、Ｖy＝１：４のとき、Ｖz＝（２/√３）・Ｖx        論理表Ａ
▲４▼Ｖx、Ｖy＝３：４のとき、Ｖz＝１/（３√３）・Ｖx      論理表Ｂ
▲５▼Ｖx、Ｖy＝３：５のとき、Ｖz＝１/（３√３）・Ｖx      論理表Ｃ
▲６▼Ｖx、Ｖy＝３：６のとき、Ｖz＝１/（３√３）・Ｖx      論理表Ｄ
このような条件でＶx、Ｖy、Ｖzを設定すれば、図４の論理表Ａ、Ｂ、Ｃ、Ｄの階調相当の滑らかな出力電圧波形が得られる。
【００３５】
上記のように、この実施の形態ではスター結線接続点側の２つのビット分を３相マルチレベルインバータ１２で構成したため、さらに装置構成が簡略化できる。
なお、図４の論理表Ｅ、Ｆ、Ｇに適用するようにＶx、Ｖy、Ｖzを設定して用いることも可能であるが、その場合、途中に出力できない階調が存在し、やや不連続出力階調となる。
【００３６】
実施の形態９．
図２４は、この発明の実施の形態９による３相電力変換器の構成を示す図である。図に示すように、上記実施の形態１で示した３相電力変換器の最下位ビットの単相インバータを、交流電源からの電力供給を不要としてトランス５およびコンバータ部を省略した単相インバータ１３ａとする。このような単相インバータ１３ａは、Ｖaインバータ３ａと同様に電圧Ｖaを発生するもので、回路構成例を図２５に示す。図に示すように、平滑コンデンサと単相インバータ部とのみで構成されており、３相コンデンサ部はない。図２５（ａ）では、半導体スイッチング素子にＩＧＢＴ９を用い、図２５（ｂ）では、半導体スイッチング素子にＧＣＴ１０を用いたものを示す。
【００３７】
このように構成される３相電力変換器の動作について図２６に基づいて以下に説明する。
Ｖa、Ｖb、Ｖcを１：２：４の関係とすると、図２６に示すように、同じ階調レベルを出力する論理として、２種類の場合が存在する。左図（周期Ａ）の場合、最下位ビットの単相インバータ１３ａは、出力時の論理値が全て１で、３相負荷４の力率が１の場合には「力行」動作となる。次に右図（周期Ｂ）の場合、単相インバータ１３ａは、出力時の論理値が全て負で−1であり、３相負荷４の力率が１の場合には「回生」動作となる。周期Ａと周期Ｂとの論理を交互に選択すると、単相インバータ１３ａは力行動作と回生動作とをある周期で交互に繰り返し、負荷が安定であれば、力行時と回生時とのエネルギー収支は概ゼロとなり、交流電源からのトランスおよびコンバータを介してのエネルギー供給は不要となる。
図２６では、周期Ａと周期Ｂとの交互の選び方を示している。図２６（ａ）では、正弦波出力の半周期毎に交互に入れ替えている。図２６（ｂ）では、１周期毎に、図２６（ｃ）では、１/４周期毎に交互に入れ替えている。これにより、単相インバータ１３ａは力行と回生とを交互に繰り返し、単相インバータ１３ａの電圧源であるコンデンサは放電と充電とを交互に繰り返すことにより、電圧発生する。
【００３８】
これにより、単相インバータ１３ａは入力側のトランス５、コンバータ部が省略された簡略な構成でも出力でき、３相電力変換器の装置構成を更に簡略化できる。
なお、周期Ａの力行動作と周期Ｂの回生動作との交互の選び方については、上述したものに限るものではなく、エネルギー収支の総和が概ゼロとなるような選択の仕方であれば良い。例えば、単相インバータ１３ａの電圧源であるコンデンサ電圧を監視し、予め設定された上限値、下限値により、力行と回生との動作を切り替えても良い。
【００３９】
また、この実施の形態は、各単相多重変換器をスター結線したが、図２７に示すようにΔ結線としても良く、同様の効果を奏する。
さらにまた、図２８、図２９に示すように、この実施の形態のスター結線の場合に、上記実施の形態７、８をそれぞれ適用しても良く、さらに装置構成が簡略化される。図２８は、図２４のスター結線接続点側の１つのビット分を３相の中性点を共通として３相インバータ１１ｃで構成したものである。また、図２９は、図２４のスター結線接続点側の２つのビット分を３相の中性点を共通として３相マルチレベルインバータ１２で構成したものである。
【００４０】
実施の形態１０．
上記実施の形態１〜６では、直列接続された複数の単相インバータ３ａ、３ｂ、３ｃ内にそれぞれ電圧が異なる１つのコンデンサを備えたが、各単相インバータ内に複数のコンデンサを備えたものを以下に示す。
図３０は、この発明の実施の形態１０による電力変換装置内の１つの単相インバータ２０ｃの構成を示したものである。なお、３つの単相インバータ２０ａ、２０ｂ、２０ｃの交流側を直列接続した単相多重変換器を３相に結線して電力変換器を構成するが、１相分の単相多重変換器の例を図３１に示す。
図３０に示すように、単相インバータ２０ｃは、例えばダイオードを逆並列に接続したＩＧＢＴ等の自己消弧型半導体スイッチング素子から成る４個のスイッチ9sw31〜9sw34でフルブリッジのインバータ部２１を構成し、２個のコンデンサＶ３１、Ｖ３２と４個の切替スイッチ9sw35〜9sw38とから成る電源２２をインバータ部２１の入力電源として備える。２個のコンデンサＶ３１、Ｖ３２は、その充電電圧の比を１：２とする。なお、例えばコンデンサＶ３１、Ｖ３２の静電容量比を２：１にすることで、直列接続されたコンデンサＶ３１、Ｖ３２の充電電圧を容易に１：２にすることができる。
【００４１】
このような構成の単相インバータ２０ｃでは、４個の切替スイッチ9sw35〜9sw38の切替制御により各コンデンサＶ３１、Ｖ３２の電圧を組み合わせて、単相インバータは０〜３の４階調の発生電圧（絶対値）が得られる。
インバータ部のスイッチ9sw31〜9sw34を含む各スイッチ9sw31〜9sw38のオンオフと単相インバータ２０ｃの出力階調（電圧レベル）の関係を図３２に示す。また、各スイッチ9sw31〜9sw38のゲート駆動信号ｇ３１〜ｇ３８によるオンオフタイミングと単相インバータ２０ｃの出力電圧波形の関係を図３３に示す。このように、単相インバータ２０ｃの２つのコンデンサＶ３１、Ｖ３２の電圧を組み合わせることにより、０〜３の４階調の電圧を出力できる。
【００４２】
また、図３１に示すように、最下位ビット、中間ビット、最上位ビットの３つの単相インバータ２０ａ、２０ｂ、２０ｃを直列接続して単相多重変換器を構成するが、各単相インバータ２０ａ、２０ｂ、２０ｃはそれぞれ、上述したようにインバータ部２１と入力電源２２とを備え、各入力電源２２内の２個のコンデンサＶ１１・Ｖ１２、Ｖ２１・Ｖ２２、Ｖ３１・Ｖ３２は、それぞれ充電電圧の比は１：２である。また、各単相インバータ２０ａ、２０ｂ、２０ｃのそれぞれのコンデンサＶ１１・Ｖ１２、Ｖ２１・Ｖ２２、Ｖ３１・Ｖ３２は、図示しない交流電源からトランス５を介して引き込まれる交流電力を整流器２３により整流して変換した直流電力により充電されると共に、インバータ部２１に入力される直流電力の平滑コンデンサとして用いられる。
また、各単相インバータ２０ａ、２０ｂ、２０ｃの電圧の小さい方のコンデンサＶ１１、Ｖ２１、Ｖ３１における充電電圧の比を１：４：４２とする。即ち、６個のコンデンサＶ１１、Ｖ１２、Ｖ２１、Ｖ２２、Ｖ３１、Ｖ３２の充電電圧比は、１：２：４：８：１６：３２となる。
【００４３】
各単相インバータ２０ａ、２０ｂ、２０ｃにおいては、２個のコンデンサの電圧を組み合わせてそれぞれ０〜３の４階調の電圧を出力するため、例えば最も小さいコンデンサ電圧の電圧レベルを１とすると、最下位ビットの単相インバータ２０ａでは０、１、２、３の４階調、中間ビットの単相インバータ２０ｂでは０、４、８、１２の４階調、最上位ビットの単相インバータ２０ｃでは０、１６、３２、４８の４階調の出力電圧が得られる。これら各単相インバータ２０ａ、２０ｂ、２０ｃの発生電圧をさらに組み合わせることにより、各単相インバータ２０ａ、２０ｂ、２０ｃの発生電圧の総和で０〜６３の６４階調の出力電圧（絶対値）が得られる。これにより飛躍的に出力電圧の階調数が多くなり、ほぼ正弦波に近い滑らかな出力階調電圧が得られ、平滑用の出力フィルタ２を不要化、あるいは小型化でき、電力変換器が低コスト化、小型化、簡略化できる。
【００４４】
なお、上記実施の形態では、３つの単相インバータ２０ａ、２０ｂ、２０ｃを直列接続したが、４つ以上の単相インバータを直列接続しても良く、その場合、各単相インバータ内の電圧の小さい方のコンデンサにおける充電電圧の比は該４Ｋ（Ｋ＝０，１，２，・・）となる。
【００４５】
また、負荷がＬ負荷で電流遅れ位相となる場合には以下のような注意が必要である。ここでは図３０に示す単相インバータ２０ｃを用いて説明する。
例えば単相インバータ２０ｃが−３〜３の出力階調の内、−１を出力する場合、抵抗負荷であれば、入力→スイッチ9sw32→コンデンサＶ３１(正出力)→スイッチ9sw38→スイッチ9sw35のダイオード→スイッチ9sw33→出力、の経路で動作させることができる。しかしながら電流遅れ位相の場合には、後述する処置（スイッチ9sw35、9sw35の制御）をしない場合、スイッチ9sw32、9sw38、9sw33がオンした状態で、左入力→スイッチ9sw33のダイオード→スイッチ9sw37のダイオード→コンデンサＶ３２(負出力)→スイッチ9sw38のダイオード→コンデンサＶ３１(負出力)→スイッチ9sw32のダイオード→右出力、の経路で誤って−３の階調を出力してしまう。
これを防ぐため、−１を出力する場合にはスイッチ9sw35をオンして、左入力→スイッチ9sw33のダイオード→スイッチ9sw35→スイッチ9sw38のダイオード→コンデンサＶ３１(負出力)→スイッチ9sw32のダイオード→右出力、の経路で出力動作させると、確実に−１の階調で出力できる。
同様に、＋１の階調を出力する場合にもスイッチ9sw35をオンし、±３の階調を出力する場合にはスイッチ9sw36をオンする。これにより電流遅れ位相が発生する場合にも、信頼性良く確実に階調制御できる。
【００４６】
上述したような、負過電流に位相差が生じない条件、例えば抵抗負荷を用いる場合は、スイッチ9sw35、9sw36は常時オフでよく、そのときのスイッチ9sw31〜9sw38のオンオフと単相インバータ２０ｃの出力階調（電圧レベル）の関係を図３４に示す。また、各スイッチ9sw31〜9sw38のゲート駆動信号ｇ３１〜ｇ３８によるオンオフタイミングと単相インバータ２０ｃの出力電圧波形の関係を図３５に示す。このように、スイッチ9sw35、9sw36を常時オフで用いる場合、スイッチ9sw35、9sw36は、ＩＧＢＴ等の能動素子を用いる必要はなくダイオードを用いることができる。これにより安価な回路構成となり、制御系も簡略にできる。
【００４７】
実施の形態１１．
この実施の形態では、上記実施の形態１０において、各単相インバータ２０ａ、２０ｂ、２０ｃの電圧の小さい方のコンデンサＶ１１、Ｖ２１、Ｖ３１における充電電圧の比を１：７：７２とする。即ち、６個のコンデンサＶ１１、Ｖ１２、Ｖ２１、Ｖ２２、Ｖ３１、Ｖ３２の充電電圧比は、１：２：７：１４：４９：９８となる。
各単相インバータ２０ａ、２０ｂ、２０ｃにおいては、２個のコンデンサの電圧を組み合わせてそれぞれ０〜３の４階調の電圧を出力するため、例えば最も小さいコンデンサ電圧の電圧レベルを１とすると、最下位ビットの単相インバータ２０ａでは０、１、２、３の４階調、中間ビットの単相インバータ２０ｂでは０、７、１４、２１の４階調、最上位ビットの単相インバータ２０ｃでは０、４９、９８、１４７の４階調の出力電圧が得られる。各単相インバータ２０ａ、２０ｂ、２０ｃの出力階調Ｖ１、Ｖ２、Ｖ３をそれぞれ−３〜３として、その各出力階調Ｖ１、Ｖ２、Ｖ３と、各単相インバータ２０ａ、２０ｂ、２０ｃを直列接続した単相多重変換器の出力階調との関係を図３６に示す。なお、Ｖ１、Ｖ２、Ｖ３のそれぞれの出力最小単位の電圧レベルは、１、７、４９である。
この場合、単相インバータ２０ａ、２０ｂ、２０ｃの中で、単相多重変換器の出力電圧の極性と逆極性のものが存在することがある。即ち、コンデンサＶ１１〜Ｖ３２の中で逆極性の電圧を出力させるものがあり、その場合、該コンデンサは回生により充電されることを示す。これにより、さらに階調数を増大させて０〜１７１の１７２階調の電圧（絶対値）を出力でき、一層滑らかで正弦波に近い出力電圧波形が得られる。
【００４８】
なお、上記実施の形態においても４つ以上の単相インバータを直列接続しても良く、その場合、各単相インバータ内の電圧の小さい方のコンデンサにおける充電電圧の比は該７Ｋ（Ｋ＝０，１，２，・・）となる。
【００４９】
また、上記実施の形態１０、１１では、各単相インバータに２つのコンデンサを備えたが、例えば単相インバータ内にて最小のコンデンサ電圧に対して概２Ｋ倍（Ｋ＝０，１，２，・・）の電圧の３個以上のコンデンサを、それぞれの単相インバータに備えても良く、各単相インバータの発生電圧が大きな階調数で階調制御でき、さらに格段と多い階調数で単相多重変換器からの出力電圧が得られる。
【００５０】
実施の形態１２．
上記実施の形態１０、１１では、各単相インバータ内の２個のコンデンサは、その充電電圧の比を１：２としたが、２個のコンデンサを同じ充電電圧とするものを以下に示す。
図３９に示すように、４個のスイッチ9sw31〜9sw34でフルブリッジのインバータ部２１を構成し、電圧の等しい２個のコンデンサＶ３１、Ｖ３２と切替スイッチ9sw37とダイオード４２とから成る電源２２を備える。
このような構成の単相インバータ２０ｃでは、切替スイッチ9sw37の切替制御により各コンデンサＶ３１、Ｖ３２の電圧を組み合わせて、単相インバータは０〜２の３階調の発生電圧（絶対値）が得られる。
【００５１】
このように構成された最下位ビット、中間ビット、最上位ビットの３つの単相インバータ２０ａ、２０ｂ、２０ｃを直列接続して単相多重変換器を構成するとき、各単相インバータ２０ａ、２０ｂ、２０ｃの１つのコンデンサにおける充電電圧の比を１：３：３２とする。即ち、６個のコンデンサＶ１１、Ｖ１２、Ｖ２１、Ｖ２２、Ｖ３１、Ｖ３２の充電電圧比は、１：１：３：３：９：９となる。各単相インバータ２０ａ、２０ｂ、２０ｃにおいては、２個のコンデンサの電圧を組み合わせてそれぞれ０〜２の３階調の電圧を出力するため、例えば最も小さいコンデンサ電圧の電圧レベルを１とすると、最下位ビットの単相インバータ２０ａでは０、１、２の３階調、中間ビットの単相インバータ２０ｂでは０、３、６の３階調、最上位ビットの単相インバータ２０ｃでは０、９、１８の３階調の出力電圧が得られる。
【００５２】
各単相インバータ２０ａ、２０ｂ、２０ｃの出力階調Ｖ１、Ｖ２、Ｖ３と、各単相インバータ２０ａ、２０ｂ、２０ｃを直列接続した単相多重変換器の出力階調との関係を図３８に示す。なお、Ｖ１、Ｖ２、Ｖ３のそれぞれの出力最小単位の電圧レベルは、１、３、９である。図に示すように、各単相インバータ２０ａ、２０ｂ、２０ｃの発生電圧をさらに組み合わせることにより、各単相インバータ２０ａ、２０ｂ、２０ｃの発生電圧の総和で０〜２６の２７階調の出力電圧（絶対値）が得られる。
このように、各単相インバータ２０ａ、２０ｂ、２０ｃ内の２個のコンデンサの電圧を同じものにしても、異なる場合に比して階調数は低減するが、同様に他段階の階調数の出力電圧が得られる。この場合、コンデンサＶ１１〜Ｖ３２の電圧を選択出力するための切替回路（切替スイッチ9sw37およびダイオード４２）の構成が簡略となる。
【００５３】
なお、単相インバータ２０ｃが図３７で示す構成では、上述したよう、負荷がＬ負荷で電流遅れ位相となる場合、例えば単相インバータ２０ｃが−２〜２の出力階調の内、−１を出力する場合、スイッチ9sw32、9sw33がオンした状態で、左入力→スイッチ9sw33のダイオード→スイッチ9sw37のダイオード→コンデンサＶ３２(負出力)→コンデンサＶ３１(負出力)→スイッチ9sw32のダイオード→右出力、の経路で誤って−２の階調を出力してしまう。このため、このような電流遅れ位相が生じる条件では、図３９に示すように、ダイオード４２の替わりにスイッチ9sw35を配して用いる。この場合、スイッチ9sw35をオンして、左入力→スイッチ9sw33のダイオード→スイッチ9sw35→コンデンサＶ３１(負出力)→スイッチ9sw32のダイオード→右出力、の経路で出力動作させると、確実に−１の階調で出力できる。このようにスイッチ9sw35をオンしておけば、スイッチ9sw37のダイオードはコンデンサＶ３１の充電電圧により逆バイアスされているので導通せず、コンデンサＶ３１を通る経路には電流が流れない。
【００５４】
またこの場合も、単相多重変換器の出力電圧の極性と逆極性の電圧をコンデンサＶ１１〜Ｖ３２の中から出力させることを可能にすると、さらに階調数が増大する。この場合、各単相インバータ２０ａ、２０ｂ、２０ｃの１つのコンデンサにおける充電電圧の比を１：５：５２として、各単相インバータ２０ａ、２０ｂ、２０ｃの各出力階調Ｖ１、Ｖ２、Ｖ３（−２〜２）と、各単相インバータ２０ａ、２０ｂ、２０ｃを直列接続した単相多重変換器の出力階調との関係を図４０に示す。なお、Ｖ１、Ｖ２、Ｖ３のそれぞれの出力最小単位の電圧レベルは、１、５、２５である。これにより、さらに階調数を増大させて０〜６２の６３階調の電圧（絶対値）を出力でき、一層滑らかで正弦波に近い出力電圧波形が得られる。
【００５５】
さらに、上記実施の形態１０〜１２では、各単相インバータに２つのコンデンサを備えたが、図４１に示すように例えば単相インバータ３０内にて最小のコンデンサ電圧に対して概２Ｋ倍（Ｋ＝０，１，２，・・）の電圧の３個以上のコンデンサＶ３１〜Ｖ３ｎを、それぞれの単相インバータ３０に備えても良く、各単相インバータ３０の発生電圧が大きな階調数で階調制御でき、さらに格段と多い階調数で単相多重変換器からの出力電圧が得られる。
【００５６】
実施の形態１３．
上記実施の形態１０、１１では、１つの単相インバータで０〜３の４階調の出力が得られ、３つの単相インバータ２０ａ、２０ｂ、２０ｃを直列接続すると、非常に多くの出力階調か得られた。このように多段階の階調数が出力可能な回路構成で、出力可能な階調数よりも少なくて十分な場合、最下位ビットの単相インバータ２０ａでのスイッチングを間引く様に制御する。例えば、図３６で示した最下位ビットの単相インバータ２０ａの出力階調を、−３〜３の中で、−３、−１、０、１、３のみとする。これにより単相多重変換器の出力電圧（絶対値）は１２３階調と低減するが、最下位ビットの単相インバータ２０ａを構成するスイッチング素子のスイッチング回数を低減できるので、スイッチング損失を減少させることができる。
【００５７】
実施の形態１４．
次に、この実施の形態１４による単相多重変換器内の単相インバータの構成を示す。
図４２に示すように、スイッチ9sw38、9sw37が直列に接続された各コンデンサＶ３１、Ｖ３２に並列に、抵抗２６ａ、２６ｂとスイッチ9sw40、9sw39とから成る放電回路２７ａ、２７ｂを配し、各コンデンサＶ３１、Ｖ３２が過充電状態となった場合に放電させる。
負荷によっては回生時に大きなエネルギが負荷側から単相インバータ２５に戻ってくる場合があり、回生電流によって単相インバータ２５内のコンデンサＶ３１、Ｖ３２が充電される。回生動作の初期には、例えば、左入力→スイッチ9sw33のダイオード→スイッチ9sw37のダイオード→コンデンサＶ３２→スイッチ9sw38のダイオード→コンデンサＶ３１→スイッチ9sw32のダイオード→右出力、の経路で単相インバータ２５内のコンデンサＶ３１、Ｖ３２を充電する。
【００５８】
コンデンサＶ３２が所定の電圧を越えたことを検出すると、スイッチ9sw37をオンしてスイッチ9sw37のダイオードを逆バイアスし、スイッチ9sw39をオンして回生電流が抵抗２６ｂを通るようにする。これにより余分な回生エネルギを抵抗２６ｂで消費することができる。同様に、コンデンサＶ３１が所定の電圧を越えたことを検出すると、スイッチ9sw38をオンしてスイッチ9sw38のダイオードを逆バイアスし、スイッチ9sw40をオンして回生電流が抵抗２６ａを通るようにして、余分な回生エネルギを抵抗２６ａで消費することができる。
これにより、コンデンサＶ３１、Ｖ３２の信頼性が向上し、階調制御による出力電圧制御の信頼性がより向上する。
【００５９】
実施の形態１５．
次に、この実施の形態１５による電力変換器の構成を図４３に基づいて以下に説明する。
上記実施の形態１０では、複数（２個）のコンデンサを備えて発生電圧を階調制御する単相インバータの交流側を複数個直列接続して単相多重変換器を構成したが、負荷４と反対側の端に接続される単相インバータを３レベルインバータ４０で構成してもよい。３レベルインバータは、同じ電圧の２個のコンデンサを用いて３レベルの電圧出力を可能にするものであり、広く用いられており、安価な装置構成で多段階の階調制御による出力電圧が得られる。
また、２つの単相インバータを直列接続して単相多重変換器を構成し、該単相多重変換器を３相にスター結線した電力変換器において、スター結線接続点側の各相分の単相インバータに替わって、図４３に示すように、コンデンサ４１を共用とする多相３レベルインバータ４０を設ける。このように３相電力変換器を構成することで、安価な装置構成で出力電圧の多段階の階調制御可能な３相電力変換器が得られる。これにより平滑用の出力フィルタを不要化、あるいは小型化でき、３相電力変換器が低コスト化、小型化、簡略化できる。
なお、図４３では３レベルインバータ４０の各相出力側に単相インバータ２０を１つ接続したが、２つ以上の単相インバータ２０を直列接続したものを３レベルインバータ４０の各相出力側に接続しても良く、さらに階調数が多くなり、一層滑らかな出力電圧波形が得られる。
【００６０】
【発明の効果】
以上のようにこの発明に係る電力変換装置は、接続される負荷に多相交流で電力を出力する電力変換装置であって、前記多相交流の各相を構成する複数の各相電力経路と、前記複数の各相電力経路にそれぞれ交流側が直列に接続される複数の単相インバータと、前記複数の単相インバータの直流側にそれぞれ接続される複数の各相電力蓄積手段と、前記複数の各相電力経路に接続される多相インバータと、前記多相インバータの直流側に接続される直流電源と、前記複数の単相インバータと前記多相インバータとを制御して、前記複数の各相電力経路を経由して前記負荷に電力を出力させる制御回路とを備え、前記複数の単相インバータは、前記制御回路の制御に基づいて、接続される前記各相電力蓄積手段に蓄積される電力を接続される前記各相電力経路に出力すること、または前記接続される各相電力経路を経由して入力される電力を前記接続される各相電力蓄積手段に蓄積することを可能とし、前記多相インバータは、前記制御回路の制御に基づいて、前記直流電源の電力を前記各相電力経路に出力することを可能とし、前記制御回路は、前記各相電力蓄積手段へ電力を蓄積し、かつ、前記各相電力蓄積手段から電力を出力して、前記複数の各相電力経路における出力電圧が、所定の交流電圧の波形となるように、前記複数の単相インバータと前記多相インバータとを制御することとしたので、各相電力蓄積手段に電力を蓄積する構成を簡略化することが可能となる。
【図面の簡単な説明】
【図１】  この発明の実施の形態１による電力変換器の構成図である。
【図２】  この発明の実施の形態１による３相コンバータ部の構成図である。
【図３】  この発明の実施の形態１による３相インバータ部の構成図である。
【図４】  この発明の実施の形態１による各単相インバータの出力論理と出力階調レベルとの関係を示す論理表である。
【図５】  この発明の実施の形態１による各単相インバータと単相多重変換器とによる出力波形である。
【図６】  この発明の実施の形態２による電力変換器の構成図である。
【図７】  この発明の実施の形態２による単相インバータの詳細および動作説明の図である。
【図８】  この発明の実施の形態２による各単相インバータと単相多重変換器とによる出力波形である。
【図９】  この発明の実施の形態３によるトランスの構成図である。
【図１０】  この発明の実施の形態４による電力変換器の構成図である。
【図１１】  この発明の実施の形態５による電力変換器の構成図である。
【図１２】  この発明の実施の形態５の別例による電力変換器の構成図である。
【図１３】  この発明の実施の形態５の別例による電力変換器の構成図である。
【図１４】  この発明の実施の形態６による単相多重変換器の構成図である。
【図１５】  この発明の実施の形態６の別例による単相多重変換器の構成図である。
【図１６】  この発明の実施の形態６の別例による単相多重変換器の構成図である。
【図１７】  この発明の実施の形態６の別例による単相多重変換器の構成図である。
【図１８】  この発明の実施の形態７の比較例としての実施の形態１による電力変換器の構成図である。
【図１９】  この発明の実施の形態７による電力変換器の構成図である。
【図２０】  この発明の実施の形態７による電力変換器の詳細構成図である。
【図２１】  この発明の実施の形態８による電力変換器の構成図である。
【図２２】  この発明の実施の形態８による電力変換器の詳細構成図である。
【図２３】  この発明の実施の形態８による電力変換器の別例による詳細構成図である。
【図２４】  この発明の実施の形態９による電力変換器の構成図である。
【図２５】  この発明の実施の形態９による単相インバータの構成図である。
【図２６】  この発明の実施の形態９による電力変換器の動作を説明する図である。
【図２７】  この発明の実施の形態９の別例による電力変換器の構成図である。
【図２８】  この発明の実施の形態９の別例による電力変換器の構成図である。
【図２９】  この発明の実施の形態９の別例による電力変換器の構成図である。
【図３０】  この発明の実施の形態１０による単相インバータの構成図である。
【図３１】  この発明の実施の形態１０による単相多重変換器の構成図である。
【図３２】  この発明の実施の形態１０による各単相インバータのスイッチング動作と出力階調レベルとの関係を示す図である。
【図３３】  この発明の実施の形態１０による各単相インバータのスイッチングのタイミングと出力電圧波形とを示す図である。
【図３４】  この発明の実施の形態１０の別例による各単相インバータのスイッチング動作と出力階調レベルとの関係を示す図である。
【図３５】  この発明の実施の形態１０の別例による各単相インバータのスイッチングのタイミングと出力電圧波形とを示す図である。
【図３６】  この発明の実施の形態１１による各単相インバータの出力階調と、単相多重変換器の出力階調との関係を示す図である。
【図３７】  この発明の実施の形態１２による単相インバータの構成図である。
【図３８】  この発明の実施の形態１２による各単相インバータの出力階調と、単相多重変換器の出力階調との関係を示す図である。
【図３９】  この発明の実施の形態１２の別例による単相インバータの構成図である。
【図４０】  この発明の実施の形態１２の別例による各単相インバータの出力階調と、単相多重変換器の出力階調との関係を示す図である。
【図４１】  この発明の実施の形態１２の他の別例による単相インバータの構成図である。
【図４２】  この発明の実施の形態１４による単相インバータの構成図である。
【図４３】  この発明の実施の形態１５による３相電力変換器の構成図である。
【図４４】  従来の３相インバータ装置の問題点を説明する図である。
【符号の説明】
３ａ，３ｂ，３ｃ，３ｄ  単相インバータ（３相コンバータ部を含む）、
４  ３相負荷、５，５ｃ  トランス、６ａ，６ｂ，６ｃ  ３相コンバータ部、
８  出力フィルタ、９  半導体スイッチング素子としてのＩＧＢＴ、
１０  半導体スイッチング素子としてのＧＣＴ、
１１，１１ｃ  ３相インバータ、１２  ３相マルチレベルインバータ、
１３ａ，２０，２０ａ，２０ｂ，２０ｃ，２５，３０  単相インバータ、
２１  インバータ部、２２  電源、２６ａ，２６ｂ  抵抗、
２７ａ，２７ｂ  放電回路、４０  ３レベルインバータ、
４１，Ｖ１１，Ｖ１２，Ｖ２１，Ｖ２２，Ｖ３１〜Ｖ３ｎ  コンデンサ、
9SW15〜9SW18，9SW25〜9SW28，9SW35〜9SW38  切替スイッチ、
9SW39，9SW40  スイッチ。
【図１】
0004029709.tif 000002
【図２】
0004029709.tif 000003
【図３】
0004029709.tif 000004
【図４】
0004029709.tif 000005
【図５】
0004029709.tif 000006
【図６】
0004029709.tif 000007
【図７】
0004029709.tif 000008
【図８】
0004029709.tif 000009
【図９】
0004029709.tif 000010
【図１０】
0004029709.tif 000011
【図１１】
0004029709.tif 000012
【図１２】
0004029709.tif 000013
【図１３】
0004029709.tif 000014
【図１４】
0004029709.tif 000015
【図１５】
0004029709.tif 000016
【図１６】
0004029709.tif 000017
【図１７】
0004029709.tif 000018
【図１８】
0004029709.tif 000019
【図１９】
0004029709.tif 000020
【図２０】
0004029709.tif 000021
【図２１】
0004029709.tif 000022
【図２２】
0004029709.tif 000023
【図２３】
0004029709.tif 000024
【図２４】
0004029709.tif 000025
【図２５】
0004029709.tif 000026
【図２６】
0004029709.tif 000027
【図２７】
0004029709.tif 000028
【図２８】
0004029709.tif 000029
【図２９】
0004029709.tif 000030
【図３０】
0004029709.tif 000031
【図３１】
0004029709.tif 000032
【図３２】
0004029709.tif 000033
【図３３】
0004029709.tif 000034
【図３４】
0004029709.tif 000035
【図３５】
0004029709.tif 000036
【図３６】
0004029709.tif 000037
【図３７】
0004029709.tif 000038
【図３８】
0004029709.tif 000039
【図３９】
0004029709.tif 000040
【図４０】
0004029709.tif 000041
【図４１】
0004029709.tif 000042
【図４２】
0004029709.tif 000043
【図４３】
0004029709.tif 000044
【図４４】
0004029709.tif 000045