(57)【特許請求の範囲】
【請求項１】
端末装置間で送受信するデータと通信回線間で送受信する信号との変復調を行うモデムであって、
上記端末装置から送られた送信データをリング状に蓄積する第１送信バッファと、
上記端末装置から選択指示されたＨＤＬＣモードおよび透過モードを含む送信形式モードを判別する指示手段と、
上記第１送信バッファに蓄積した送信データを上記指示手段が判別したモードに対応するデータ変換方式に従って変換するデータ変換手段と、
該データ変換手段で変換されたデータをリング状に蓄積する第２送信バッファと、
該第２送信バッファに蓄積されたデータを、回線上に送出する信号に変換する変復調処理手段と
を有し、
上記データ変換手段は、
上記指示手段が判別したモードがＨＤＬＣモードで、当該送信データがフレームの終端位置を示すフレーム終端指示ビットを有していれば、当該フレーム終端指示ビット位置におけるＣＲＣの値にゼロ挿入処理を行い１個のフラグパターンを生成し、
当該送信データが上記フレーム終端指示ビットと上記フラグパターンの個数を示すフラグ個数指示ビットとを有していれば、上記ゼロ挿入処理を行うと共に、上記フラグ個数指示ビットで示される個数のフラグパターンを生成する
ことを特徴とするモデム。
【請求項２】
端末装置間で送受信するデータと通信回線間で送受信する信号との変復調を行うモデムであって、
上記端末装置から送られた送信データをリング状に蓄積する第１送信バッファと、
上記端末装置から選択指示されたＨＤＬＣモードおよび透過モードを含む送信形式モードを判別する指示手段と、
上記第１送信バッファに蓄積した送信データを上記指示手段が判別したモードに対応するデータ変換方式に従って変換するデータ変換手段と、
該データ変換手段で変換されたデータをリング状に蓄積する第２送信バッファと、
該第２送信バッファに蓄積されたデータを、回線上に送出する信号に変換する変復調処理手段と
を有し、
上記データ変換手段は、
上記指示手段が判別したモードがＨＤＬＣモードで、当該送信データがフレームの終端位置を示すフレーム終端指示ビットを有していれば、当該フレーム終端指示ビット位置におけるＣＲＣの値にゼロ挿入処理を行い１個のフラグパターンを生成し、
上記フレーム終端指示ビットを有する送信データのデータ領域に、上記フラグパターンの個数を示すフラグ個数指示情報を有していれば、上記ゼロ挿入処理を行うと共に、上記データ領域におけるフラグ個数指示情報で示される個数のフラグパターンを生成する
ことを特徴とするモデム。
【請求項３】
請求項１もしくは請求項２のいずれかに記載のモデムであって、
上記通信回線から受信したデータを復調する変復調処理手段と、
該変復調処理手段が復調したビットストリームデータをリング状に蓄積する第１受信バッファと、
上記端末装置から選択指示されたＨＤＬＣモードおよび透過モードを含む受信形式モードを判別する指示手段と、
上記第１受信バッファに蓄積した上記ビットストリームデータを上記指示手段が判別したモードに対応するデータ変換方式に従って上記端末装置に送信するためのデータ形式に変換するデータ変換手段と、
該データ変換手段で変換されたデータをリング状に蓄積する第２受信バッファと、
該第２受信バッファに蓄積されたデータを上記端末装置に送信する端末インタフェース手段と
を有し、
上記データ変換手段は、
上記指示手段が判別したモードがＨＤＬＣモードであれば、
上記第１受信バッファに蓄積されたビットストリームデータに対し、フレーム間フラグの削除およびゼロ削除処理を行うと共に、
当該ビットストリームデータにフレーム終端を示すフラグパターンがあれば、連続したフラグパターンの個数を計測し、上記端末装置に、当該フレームの終端を示すフレーム終端通知ビットとフラグパターンの個数を示すフラグ個数ビットとを付与したダミーデータを生成する
ことを特徴とするモデム。
【請求項４】
端末装置間で送受信するデータと通信回線間で送受信する信号との変復調を行うモデムであって、
上記通信回線から受信したデータを復調する変復調処理手段と、
該変復調処理手段が復調したビットストリームデータをリング状に蓄積する第１受信バッファと、
上記端末装置から選択指示されたＨＤＬＣモードおよび透過モードを含む受信形式モードを判別する指示手段と、
上記第１受信バッファに蓄積した上記ビットストリームデータを上記指示手段が判別したモードに対応するデータ変換方式に従って上記端末装置に送信するためのデータ形式に変換するデータ変換手段と、
該データ変換手段で変換されたデータをリング状に蓄積する第２受信バッファと、
該第２受信バッファに蓄積されたデータを上記端末装置に送信する端末インタフェース手段と
を有し、
上記データ変換手段は、
上記指示手段が判別したモードがＨＤＬＣモードであれば、
上記第１受信バッファに蓄積されたビットストリームデータに対し、フレーム間フラグの削除およびゼロ削除処理を行うと共に、
当該ビットストリームデータにフレーム終端を示すフラグパターンがあれば、連続したフラグパターンの個数を計測し、上記端末装置に、当該フレームの終端を示すフレーム終端通知ビットとフラグパターンの個数を示すフラグ個数ビットとを付与したダミーデータを生成する
ことを特徴とするモデム。
【請求項５】
請求項３もしくは請求項４のいずれかに記載のモデムであって、
上記データ変換手段が計測する連続したフラグパターンの個数が予め設定した数になれば、該データ変換手段によるフラグパターンの計測を終了するクランプ手段を有することを特徴とするモデム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えば、ファクシミリ通信を行う機能を有する通信装置で用いられるモデムに係わり、特に、ファクシミリ装置等の通信装置の性能を向上させるのに好適なモデムに関するものである。
【０００２】
【従来の技術】
例えば、内部構成として、制御部とモデム部を有するファクシミリ通信装置において、ＨＤＬＣ（High level Data Link Control procedures）送信を行う場合、モデム側にＨＤＬＣフレーミング機能を持たせ、これを利用する技術が一般に用いられている。
【０００３】
すなわち、ＨＤＬＣ送信時、制御部からは、フレームの内容を構成するオクテット単位のデータと、フレームの終端を示す情報とをモデムに送信し、モデム側において、「０」挿入（ゼロインサーション、０insertion）などのビット処理や、フレーム終端のＣＲＣ（Cyclic Redundancy Check）およびフレーム終結フラグの付加を行い、これを回線上の信号への変調に用いる技術である。
【０００４】
このような技術（モデム側のＨＤＬＣ送信モード）においては、制御部側が送信用データのビット変換処理から解放されるメリットがあるので、ファクシミリ通信用のモデム、とりわけ高速送受信に用いられるモデムにおいては通常用意されているモードである。
【０００５】
ところで、モデムのＨＤＬＣ送信モードにおいて、送信フレーム間フラグおよびフレーム終結フラグの個数を制御部から指示したい場合がある。これを実現する技術としては下記に示す２通りの技術が従来から知られている。
【０００６】
第１の技術では、制御部からモデムへのデータ送信時に、各送信フレームの終端位置を制御部から指示すると、モデムがＦＣＳ（Frame Check Sequence）及びフラグ送信を行うと同時に、フラグ送信中であることをリアルタイムで表示する機構を用意し、制御部はこれをポーリング等によりチェックし、フラグ送出が行われている時間を管理することにより、実送出フラグの個数を制御する技術である。
【０００７】
この技術で、フレーム間フラグの個数やフレーム終結フラグの個数を制御するには、所望のタイミングにて次フレームの送信を開始するか、または、送出キャリア停止指示を出すことにより行う。
【０００８】
この技術はモデムの構造が簡単で済む反面、端末装置がこれら正確性を要求される時間管理に処理負荷を割く必要がある。例えば、ファクシミリ通信装置においては、端末装置に相当する制御部は、通信中にもモデム以外の処理、たとえばスキャナやプリンタ等などの制御も行う必要があり、モデムの時間管理に処理負荷を割かれることはデメリットとなる。
【０００９】
このような第１の技術に関しては、例えば、コネクサント・システムズ・ジャパン株式会社発行の「ＦＭ３３６モデム仕様書」に記載されている。
【００１０】
また、第２の技術では、モデムに有限個の送信フレームバッファを用意し、それぞれの送信バッファごとに、フレーム終結時のフラグ（フレーム終結フラグ）個数を指定できるようにする技術が実用化されている。
【００１１】
この技術では、第１の技術にみられるような制御部のタイミング的な負担の問題は解決されている。しかし、制御部は、これらのフレームバッファの状態を管理する必要があり、若干ではあるが処理が煩雑になる。また、一度に送信指示できるフレーム数が、予めモデムに用意されている送信フレームバッファの個数に束縛される点もデメリットとなることがある。
【００１２】
尚、この第２の技術は、例えば、松下電送株式会社発行の「ＭＭＤ−Ｈ３５００  ＴＹＰＥ３  インタフェース  モデムモード仕様書（ＦＡＸ用）」等に記載されている。
【００１３】
また、このような「ＨＤＬＣ送信」に対して、内部構成として制御部とモデム部を有するファクシミリ通信装置において「ＨＤＬＣ受信」を行う場合には、モデム側にＨＤＬＣデフレーミング機能を持たせ、これを利用する技術が一般に用いられている。
【００１４】
すなわち、ＨＤＬＣ受信時、回線上の信号をディジタルデータへ変換したままのビットストリームデータから、制御部が使用する形式であるオクテット単位のデータ形式へ変換するため、モデム側で「０」削除（ゼロデリション、deletion）などのビット処理、フレーム終端のＣＲＣチェック、およびフレーム終結フラグのチェックを行う技術である。
【００１５】
この技術（モデム側のＨＤＬＣ受信モード）においては、制御部側が受信データのビット変換処理から解放されるメリットがあるので、ファクシミリ通信用のモデム、とりわけ高速送受信に用いられるモデムにおいては通常用意されているモードである。
【００１６】
ところで、モデムのＨＤＬＣ受信モードにおいて、受信ビットストリーム中に現れた受信フレーム間フラグおよびフレーム終結フラグの個数に関する情報を、制御部が必要とする場合がある。これを実現する技術としては下記に示す技術が従来から知られている。
【００１７】
これまで、モデムに有限個の受信フレームバッファを用意し、それぞれの受信バッファごとに、フレーム終結時のフラグ（フレーム終結フラグ）個数を格納できるようにする技術が実用化されている。
【００１８】
しかし、この技術では、制御部は、これらのフレームバッファの状態を個々に管理する必要があり、若干ではあるが処理が煩雑になる。また、一度に受信できるフレーム数が、予めモデムに用意されている受信フレームバッファの個数に束縛される点もデメリットとなることがある。
【００１９】
尚、この技術は、前述した松下電送株式会社発行の「ＭＭＤ−Ｈ３５００  ＴＹＰＥ３  インタフェース  モデムモード仕様書（ＦＡＸ用）」等に記載されている。
【００２０】
【発明が解決しようとする課題】
解決しようとする問題点は、従来の技術では、モデムのＨＤＬＣ送信モードにおいての制御部からの送信フレーム間フラグおよびフレーム終結フラグの個数の指示を効率的に行うことができない点と、モデムのＨＤＬＣ受信モードにおいては、受信ビットストリーム中に現れた受信フレーム間フラグおよびフレーム終結フラグの個数に関する情報を制御部に効率的に通知することができない点である。
【００２１】
本発明の目的は、これら従来技術の課題を解決し、例えば、ファクシミリ装置の性能の向上を図ることを可能とするモデムを提供することである。
【００２２】
【課題を解決するための手段】
上記目的を達成するため、本発明のモデムは、モデム内部に２重の送信バッファや２重の受信バッファを設けることを特徴とする。例えば、図１，２に示すように、端末装置２間で送受信するデータと通信回線間で送受信する信号との変復調を行うモデム１であって、端末装置２から送られたオクテット単位の送信データをリング状に蓄積する第１送信バッファ１ｂと、この第１送信バッファ１ｂに蓄積した送信データを通信回線上に送信する形式に変換するデータ変換機構１ｃと、このデータ変換機構１ｃで変換された通信回線上へ送信するデータをリング状に蓄積する第２送信バッファ１ｄとを有し、また、通信回線から受信したビットストリームデータをリング状に蓄積する第１受信バッファ５１ｄと、この第１受信バッファ５１ｄに蓄積したビットストリームデータを端末装置２に送信するためにオクテット形式に変換するデータ変換機構５１ｃと、このデータ変換機構５１ｃで変換された端末装置２へ送信するデータをリング状に蓄積する第２受信バッファ５１ｂとを有することを特徴とする。
【００２３】
【発明の実施の形態】
以下、本発明の実施の形態を、図面により詳細に説明する。
【００２４】
図１は、本発明に係わるモデムの第１の構成例を示すブロック図であり、図２は、図１におけるモデムを用いた通信装置の構成例を示すブロック図、図３は、図１における第１送信バッファ上の第１のデータ形式例を示す説明図、図４は、図１における第１送信バッファ上の第２のデータ形式例を示す説明図である。
【００２５】
図２においては、標準的な通信装置の構成を示しており、例えば、ファクシミリ装置であれば、端末装置２の部分は、スキャナやプリンタ等ファクシミリ固有の入出力制御機構を含む装置制御部が相当し、モデム１は、端末装置２から受け取った送信データを必要に応じて加工し、網制御装置３を介して通信回線上に送信する形式に変調する部分を担う。
【００２６】
図１に示すように、モデム１は、端末インタフェース（図中、「端末Ｉ／Ｆ」と記載）１ａと、第１送信バッファ１ｂ、データ変換機構１ｃ、第２送信バッファ１ｄ、モード変換指示機構１ｅ、変復調処理部１ｆ、網制御装置インタフェース（図中、「網制御装置Ｉ／Ｆ」と記載）１ｇを有する。
【００２７】
端末インタフェース１ａは、図２における端末装置２との接続制御を行ない、第１送信バッファ１ｂは、端末装置２から送られたオクテット単位の送信データをリング状に蓄積し、モード変換指示機構１ｅは、端末装置２から選択指示された送信形式モードを判別し、データ変換機構１ｃは、モード変換指示機構１ｅで判別した送信形式モードに従ったデータ変換を行う。
【００２８】
第２送信バッファ１ｄは、データ変換機構１ｃで変換され、通信回線上へ送信するデータをリング状に蓄積し、変復調処理部１ｆは、第２送信バッファ１ｄに蓄積されたデータを変調し、網制御装置インタフェース１ｇは、図２における網制御装置３との接続制御を行なう。
【００２９】
ファクシミリ通信においては、主としてＨＤＬＣモードと透過モードが用いられるため、これらの切り替えが必要となる。このため、本例においては、端末装置２が、このモードの切り替えを指示すると、モデム１側では、モード変換指示機構１ｅにより、このモード選択指示の示すモードを判別し、このモードに従ったデータ変換方式に従ってデータ変換機構１ｃにより、第１送信バッファ１ｂに蓄積した送信データを変換し、第２送信バッファ１ｄに蓄積する。
【００３０】
以下、端末装置２からＨＤＬＣモードが選択されている場合の動作について説明する。
【００３１】
ＨＤＬＣモードでは、図２の端末装置２から送られたデータは、一旦、第１送信バッファ１ｂに蓄積され、データ変換機構１ｃによる処理を経て第２送信バッファ１ｄへ送られる。
【００３２】
データ変換機構１ｃでは、第１送信バッファ１ｂから読み出したデータに対し、そのビットパターンの内容によって必要に応じてゼロ挿入処理を行い、ＣＲＣの演算処理を行い、その中間結果を自身で保持し、変換したビットパターンを第２送信バッファ１ｄに格納する。
【００３３】
このようにして第２送信バッファ１ｄにビット列として格納されたデータは、そのまま変復調処理部１ｆに送られ、ここで回線上に送出される信号へ変換される。
【００３４】
本例における第１送信バッファ１ｂ上のデータは、図２の端末装置２から送信されたバイト単位のデータであるが、図３に示すように、端末装置２から指示されたフレーム終端位置を示すフレーム終端指示ビット（１bit）及びフラグ個数指示ビット（１bit）を有する。
【００３５】
データ変換機構１ｃでは、第１送信バッファ１ｂ上のデータに、フレーム終端指示ビットが現れたとき、フレームを閉じる処理を行う。すなわち、フレーム終端指示ビット位置におけるＣＲＣの値にゼロ挿入処理を行い、第２送信バッファ１ｄに格納し、続けて１個のフラグパターン（フレーム間フラグやフレーム終結フラグのビットパターン）を第２送信バッファ１ｄに格納する。
【００３６】
また、同じく、データ変換機構１ｃでは、第１送信バッファ１ｂ上のデータに、フラグ個数指示ビットが現れたとき、そこで指示された個数に相当するフラグパターンを第２送信バッファ１ｄに格納する。
【００３７】
通常、フレーム間フラグは１個で良いが、今閉じようとしているフレームが当該変調信号区間における最終フレームの場合、フレーム終結フラグの個数を指示する必要がある場合があり、このような場合に、本例では、フラグ個数指示ビット及びデータ領域の値を用い、図２の端末装置２側からフレーム終結フラグ個数指示を行う機構を提供する。
【００３８】
これにより、端末装置２側からは、第１送信バッファ１ｂの容量の許す範囲で、任意個数のフレームを実送信前の任意の時点でモデム１に送信する事が可能となり、また、フレーム間フラグ及びフレーム終結フラグの個数についても、実送信の前に予め指示しておくことができるので、端末装置２は、フラグ個数制御に関わるリアルタイム処理から解放されることができるメリットがある。
【００３９】
尚、図３の例では、フレーム終端指示ビット及びフラグ個数指示ビットの両方が用いられているが、これらを兼用し、図４に示すように、フレーム終端指示ビットのセットされたデータのデータ領域でフラグ個数を指示することもできる。
【００４０】
このように、図１に示すモデム１においては、送信データの通過経路として第１送信バッファ１ｂ及び第２送信バッファ１ｄを有するので、例えば、ＨＤＬＣモードにおける送信フラグ個数制御を容易に行うことができる。
【００４１】
また、端末装置２からのモード選択指示に従って、データ変換機構１ｃにおいて、複数のモードから例えばＨＤＬＣモードでのデータ変換を選択して行うので、端末装置２からモード設定を容易に行うことができる。
【００４２】
また、データ変換機構１ｃにおいては、第１送信バッファ１ｂから第２送信バッファ１ｄへのデータ転送時にゼロ挿入及びＣＲＣ付加処理等のビット処理を行うので、端末装置２上でのこれらビット処理が不要となる。
【００４３】
また、図３に示す第１送信バッファ１ｂのデータ形式を用いれば、端末装置２から指示されたフラグ個数データを第１送信バッファ１ｂ上に蓄積することができるので、端末装置２において、送出するフラグ個数をリアルタイムで管理する必要がなくなる。
【００４４】
また、データ変換機構１ｃにおいては、フラグ個数指示ビットによって指示された個数のフラグを第２送信バッファ１ｄに展開するので、端末装置２において、送出するフラグ個数をリアルタイムで管理する必要がなくなる。
【００４５】
次に、図５を用いて、図２におけるモデムの受信動作に係わる構成例を説明する。
【００４６】
図５は、本発明に係わるモデムの第２の構成例を示すブロック図であり、図６は、図５における第２受信バッファ上のデータ形式例を示す説明図である。
【００４７】
図５に示す構成のモデム５１は、図１に示したモデム１の受信動作に係わる部分の構成を示すものであり、通信回線から受信したデータを復調し、必要に応じて図２の端末装置２に渡す形式に加工する機能を有する。
【００４８】
上述したように、ファクシミリ通信においては、主としてＨＤＬＣモードと透過モードが用いられるため、これらの切り替えが必要となる。このため、本例においては、図２の端末装置２から「モード」の切り替えを指示し、モデム５１側では、モード変換指示機構５１ｅにより、指示されたモードを判別し、データ変換機構５１ｃにより、指示されたモードに従ったデータ変換方式によって、第１受信バッファ５１ｄから第２受信バッファ５１ｂへのデータ転送及び変換を行う。
【００４９】
以下、図２の端末装置２からＨＤＬＣモードが選択されている場合の動作について説明する。
【００５０】
ＨＤＬＣモードでは、通信回線から網制御装置３を介して受信し、変復調処理部５１ｆで復調したデータは、一旦、第１受信バッファ５１ｄに蓄積し、データ変換機構５１ｃによる処理を経て第２受信バッファ５１ｂに送る。
【００５１】
データ変換機構５１ｃでは、第１受信バッファ５１ｄから読み出したデータに対し、そのビットパターンの内容によって必要に応じてゼロ削除処理及びＣＲＣのチェックを行い、バイト単位のデータに変換して第２受信バッファ５１ｂに格納する。
【００５２】
このようにして、第２受信バッファ５１ｂにバイト単位で格納されたデータは、端末インタフェース５１ａを介して図２の端末装置２に送られる。
【００５３】
本例における第２受信バッファ５１ｂ上のデータ形式は、図６に示したものとなる。すなわち、第２受信バッファ５１ｂ上のデータは、図２の端末装置２へ渡すバイト単位のデータであり、通信回線から受信したデータ上から検出されたフレーム終端位置を示すフレーム終端通知ビット及びフラグ個数通知ビットを有する。
【００５４】
データ変換機構５１ｃでは、第１受信バッファ５１ｄ上のビットストリームデータ上にフレーム終端を示すフラグパターンが現れたとき、フレームを閉じる処理を行う。
【００５５】
すなわち、フレーム終端通知ビットを「１」としたダミーデータを第２受信バッファ５１ｂに格納し、その後に連続して現れるフラグパターンの個数計測を開始し、次に、フラグパターン以外のデータが現れた時点でフラグ個数計測を終了し、第２受信バッファ５１ｂ上に、計測されたフラグ個数を格納する。
【００５６】
このとき、フラグ個数を示すデータのフラグ個数通知ビットは「１」とする。また、１個目のフラグが発見されてから長時間にわたってフラグ受信が連続する場合が考えられる。このような場合を想定し、予め設定した一定数のフラグが連続して現れた時点でフラグ個数計測を終了する、いわゆるクランプ機能を備えても良い。
【００５７】
このように、データ変換機構５１ｃにより第２受信バッファ５１ｂに格納したフラグ個数情報などは、端末装置２からのアクセスに対応して端末インタフェース５１ａを介して端末装置２に通知される。
【００５８】
以上のように、図５に示す構成のモデム５１においては、受信データの通過経路として第１受信バッファ５１ｄ及び第２受信バッファ５１ｂを有するので、例えばＨＤＬＣモードにおける受信フラグ個数通知を容易に行うことができる。
【００５９】
また、図２の端末装置２から、モード変換指示機構５１ｅを介して、受信モードを、複数のモードから、ＨＤＬＣモードを含む任意のモードを選択して、容易に設定することができる。
【００６０】
また、データ変換機構５１ｃにおいては、第１受信バッファ５１ｄから第２受信バッファ５１ｂへのデータ転送時にゼロ削除及びＣＲＣチェック処理等のビット処理を行うので、図２の端末装置２上でのこれらビット処理が不要となる。
【００６１】
また、データ変換機構５１ｃにおいて、第１受信バッファ５１ｄ上のデータの中に検出されたフレーム間フラグの個数を計測し、その計測結果（フラグ個数データ）を、図６に示す第２受信バッファのデータ形式でフラグ個数通知ビットとして保持することができるので、図２の端末装置２において、送出されるフラグ個数を計測する必要がなくなる。
【００６２】
また、データ変換機構５１ｃにおいて、端末装置２に通知するフラグ個数情報を第２受信バッファ５１ｂに格納し、このフラグ個数情報を、端末インタフェース５１ａを介して端末装置２に通知するので、端末装置２へのフラグ個数の通知を容易に行うことができる。
【００６３】
以上、図１〜図６を用いて説明したように、本例のモデムでは、モデム内部に２重の送信リングバッファ（第１送信バッファ１ｂ、第２送信バッファ１ｄ）および受信リングバッファ（第１受信バッファ５１ｄ、第２受信バッファ５１ｂ）を設けることにより、従来技術で述べた「ＦＭ３３６モデム仕様書」や「ＭＭＤ−Ｈ３５００  ＴＹＰＥ３インタフェース  モデムモード仕様書（ＦＡＸ用）」に記載の技術の各デメリット（「モデムの時間管理に処理負荷を割かれる」、「フレームバッファの状態管理が煩雑になる」、「一度に送信指示できる／受信できるフレーム数が、予めモデムに用意されている送信フレームバッファ／受信フレームバッファの個数に束縛される）を解決することができる。
【００６４】
尚、本発明は、図１〜図６を用いて説明した例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。例えば、本例では、端末装置と送受信するデータは、８バイト（オクテット）単位としているが、他のビット単位での転送データにも適用可能である。
【００６５】
また、本例では、図１と図５とにより、送信に係わる機能と受信に係わる機能とを分けて説明しているが、１つのモデムに両（送受信）機能を設けた構成でよい。
【００６６】
【発明の効果】
本発明によれば、ＨＤＬＣモードにおいての、制御部からの送信フレーム間フラグとフレーム終結フラグの個数の指示や、受信フレーム間フラグとフレーム終結フラグの個数に関する情報の制御部への通知を効率的に行うことが可能となり、例えば、ファクシミリ装置の性能の向上を図ることが可能である。
【図面の簡単な説明】
【図１】本発明に係わるモデムの第１の構成例を示すブロック図である。
【図２】図１におけるモデムを用いた通信装置の構成例を示すブロック図である。
【図３】図１における第１送信バッファ上の第１のデータ形式例を示す説明図である。
【図４】図１における第１送信バッファ上の第２のデータ形式例を示す説明図である。
【図５】本発明に係わるモデムの第２の構成例を示すブロック図である。
【図６】図５における第２受信バッファ上のデータ形式例を示す説明図である。
【符号の説明】
１：モデム、１ａ：端末インタフェース、１ｂ：第１送信バッファ、１ｃ：データ変換機構、１ｄ：第２送信バッファ、１ｅ：モード変換指示機構、１ｆ：変復調処理部、１ｇ：網制御装置インタフェース、２：端末装置、３：網制御装置、５１：モデム、５１ａ：端末インタフェース、５１ｂ：第２受信バッファ、５１ｃ：データ変換機構、５１ｄ：第１受信バッファ、５１ｅ：モード変換指示機構、５１ｆ：変復調処理部、５１ｇ：網制御装置インタフェース。
【図１】
0004197398.tif 000002
【図２】
0004197398.tif 000003
【図３】
0004197398.tif 000004
【図４】
0004197398.tif 000005
【図５】
0004197398.tif 000006
【図６】
0004197398.tif 000007