(57)【特許請求の範囲】
【請求項１】
第１導電型のGaP基板と、
前記GaP基板上に配設され、前記第１導電型のＧａＰから実質的になる第１接着層と、
前記第１接着層上に配設され、前記第１接着層と結晶の面方位が一致し、前記第１導電型のＩｎｘＧａｙＰ（ただし、０≦ｘ，ｙ≦1、且つｘ＋ｙ＝１）から実質的になる第２接着層と、
前記第２接着層上に順次配設された前記第１導電型の第１クラッド層と活性層と第２導電型の第２クラッド層とを有する発光層と、
を具備し、
前記活性層、前記第１クラッド層、および前記第２クラッド層は、ＩｎｘＧａｙＡｌｚＰ（ただし、ｘ＋ｙ＋ｚ＝１、且つ０≦ｘ，ｙ，ｚ≦１）から実質的になることを特徴とする半導体発光素子。
【請求項２】
前記第１接着層が、前記基板の（−１００）面から［０−１−１］方向に７乃至１６°の範囲で傾斜することを特徴とする請求項１に記載の半導体発光素子。
【請求項３】
前記第１接着層および前記第２接着層の不純物濃度が１×１０18〜１×１０19ｃｍ-3であることを特徴とする請求項１に記載の半導体発光素子。
【請求項４】
前記第２クラッド層上に配設され、前記第２導電型のＩｎｘＧａｙＡｌｚＰ（ただし、ｘ＋ｙ＋ｚ＝１、且つ０≦ｘ，ｙ，ｚ≦１）から実質的になる電流拡散層と、
前記電流拡散層上に配設され、ＩｎｘＧａｙＡｌｚＰ（ただし、ｘ＋ｙ＋ｚ＝１、且つ０≦ｘ，ｙ，ｚ≦１）から実質的になる、電流ブロック層と、
をさらに具備することを特徴とする請求項１に記載の半導体発光素子。
【請求項５】
前記活性層が多重量子井戸構造であることを特徴とする請求項１乃至請求項４のいずれか１項に記載の半導体発光素子。
【請求項６】
第１導電型のＧａＡｓから実質的になる第１基板上に前記第１導電型のＧａＡｓから実質的になるバッファ層を形成し、前記バッファ層上に前記第１導電型の電流拡散層を形成し、前記電流拡散層上に前記第１導電型の第１クラッド層を形成し、前記第１クラッド層上に活性層を形成し、前記活性層上に第２導電型の第２クラッド層を形成し、前記第２クラッド層上に前記第２導電型のＩｎＧａＰから実質的になる第１接着層を形成することにより、第１半導体層を形成する工程と、
前記第２導電型のＧａＰから実質的になる第２基板上に前記第２導電型のＧａＰから実質的になる第２接着層を形成することにより、第２半導体層を形成する工程と、
前記第１接着層と前記第２接着層とを接合界面として、前記第１半導体層と前記第２半導体層とを接合する工程と、
前記第１基板および前記バッファ層を除去する工程と、
を具備し、
前記電流拡散層、前記活性層、前記第１クラッド層、および前記第２クラッド層は、ＩｎｘＧａｙＡｌｚＰ（ｘ＋ｙ＋ｚ＝１、且つ０≦ｘ，ｙ，ｚ≦１）から実質的になることを特徴とする半導体発光素子の製造方法。
【請求項７】
ｎ型のＧａＡｓから実質的になる基板上にｐ型のエッチングストップ層を形成する工程と、
前記エッチングストップ層上にｐ型のＧａＡｓから実質的になるコンタクト層を形成する工程と、
前記コンタクト層上にｐ型のＩｎＧａＡｌＰから実質的になる電流拡散層を形成する工程と、
前記電流拡散層上にｐ型の第１クラッド層を形成する工程と、
前記第１クラッド層上に活性層を形成する工程と、
前記活性層上にｎ型の第２クラッド層を形成する工程と、
前記第２クラッド層上にｎ型のInGaAlP接着層を形成する工程と、
前記InGaAlP接着層上にｎ型のＧａＰから実質的になる半導体層を形成する工程と、
前記基板および前記エッチングストップ層を除去する工程と
を具備し、
前記エッチングストップ層、前記活性層、前記第１クラッド層、前記第２クラッド層、および前記接着層は、ＩｎｘＧａｙＡｌｚＰ（ただし、ｘ＋ｙ＋ｚ＝１、且つ０≦ｘ，ｙ，ｚ≦１）から実質的になることを特徴とする半導体発光素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えばＩｎＧａＡｌＰ材料を用いた半導体発光素子及びその製造方法に関する。
【０００２】
【従来の技術】
ＬＥＤ（発光ダイオード）等の半導体発光素子は、素子両端の電極より印加された電圧に応じて、発光層において光が発生される。発光素子の発光効率を上げるためには、発光層において発生された光が素子内で反射及び吸収されることを防ぐ必要がある。
【０００３】
従来から、ＩｎＧａＡｌＰ系材料を用いたＬＥＤの基板として、ｎ型のＧａＡｓが一般的に用いられている。
【０００４】
図１５は、上記材料を使用した半導体発光素子の第１の従来例を示している。この素子は、ＧａＡｓ基板２１上に、バッファ層２２を介して、光反射層２３が形成されている。この光反射層２３上に、ｎ−クラッド層２４、活性層２５、ｐ−クラッド層２６により構成された発光層２７、ｐ−ＧａＡｌＡｓ電流拡散層２９が形成されている。
【０００５】
【発明が解決しようとする課題】
ところで、上記ＧａＡｓ基板２１は可視光に対して透明ではない。このため、発光層２７から発せられた光のうち、下方に向かうものは全てＧａＡｓ基板２１に吸収されてしまう。これは、ＬＥＤの高輝度化の大きな障害となっている。
【０００６】
そこで、基板としてＧａＰ基板を使用する方法が考えられている。図１６は、半導体発光素子の第２の従来例を示している。図１６において、図１５と同一部分には同一符号を付す。
【０００７】
第２の従来例は、図１６に示すように、図示せぬＧａＡｓ基板上にＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）により発光層２７が形成された後に、厚い（５０μｍ）ｐ型ＧａＰ層３０がＨＶＰＥ（Hydride Vapor Phase Epitaxy）により形成され、ＧａＡｓ基板が除去され、代わりに可視光に対して透明なｎ型のＧａＰ基板２８が接着される。こうすることによって、発光層２７から発せられた光は、下方、上方、及び前後左右、すなわち全ての方向から取り出される。このため、第１の従来例に比べ、２〜３倍の発光輝度が得られる。
【０００８】
しかし、この構成の発光素子によると、発光層２７にＧａＰ基板２８を接着する際、ＭＯＣＶＤの熱処理温度（約７００℃）よりも高温での熱処理が必要となる。このため、この接着のプロセスにおいて、発光層２７が熱によるダメージを受ける。特に、ｐ−クラッド層２６のｐ型不純物に亜鉛を用いた場合、高温の熱処理により亜鉛が活性層２５に大量に拡散し、活性層２５の結晶性を悪化させてしまう。この結果、第２の従来例の発光層２７から発生する光のパワーは第１の従来例より著しく劣ることになる。したがって、第２の従来例の輝度は第１の従来例のそれに比べて２倍にも達しなくなる。
【０００９】
そこで、熱による発光層へのダメージを避けるために、接着時の熱処理温度を低くする方法が考えられる。しかしながら、この方法によると、ｎ−クラッド層２５とＧａＰ基板２８の接着界面に良好なオーミック接触を形成することができなくなり、素子の動作電圧が上昇してしまう。
【００１０】
図１７は第２の従来例における、接着時の熱処理温度と、素子の相対光出力及び動作電圧の関係を示している。図１７において、実線は接着温度と相対光出力との関係を示し、破線は接着温度と動作電圧との関係を示している。図１７の破線で示すように、接着時の熱処理温度が高くなると動作電圧は低くなり、８００℃程度で良好なオーミック接触が得られる。しかし、その一方、実線で示すように熱処理温度が高くなるに従って素子の光出力は低下してしまう。このため、ある程度の素子の出力を得て、かつ素子の動作電圧を低くするためには、接着時の熱処理温度を、適正温度範囲で示す非常に狭い幅（８００℃前後）で選択する必要がある。したがって、透明なＧａＰ基板２８を接着したことによる光出力向上の効果が十分に得られないばかりか、高い歩留りで安定して生産することが難しいという問題点がある。
【００１１】
本発明は、上記課題を解決するためになされたものであり、その目的とするところは、ＧａＰ基板を使用した際においても、光出力が高く、低電圧で動作が可能な半導体発光素子を提供しようとするものである。
【００１２】
【課題を解決するための手段】
本発明の半導体発光素子は、上記課題を解決するために、第１導電型のGaP基板と、前記GaP基板上に配設され、前記第１導電型のＧａＰから実質的になる第１接着層と、前記第１接着層上に配設され、前記第１接着層と結晶の面方位が一致し、前記第１導電型のＩｎｘＧａｙＰ（ただし、０≦ｘ，ｙ≦1、且つｘ＋ｙ＝１）から実質的になる第２接着層と、
前記第２接着層上に順次配設された前記第１導電型の第１クラッド層と活性層と第２導電型の第２クラッド層とを有する発光層とを具備し、
前記活性層、前記第１クラッド層、および前記第２クラッド層は、ＩｎｘＧａｙＡｌｚＰ（ただし、ｘ＋ｙ＋ｚ＝１、且つ０≦ｘ，ｙ，ｚ≦１）から実質的になることを特徴とする。
【００１３】
前記第１接着層を、前記基板の（−１００）面から［０−１−１］方向に７乃至１６°の範囲で傾斜させることができる。
【００１４】
前記第１接着層および前記第２接着層の不純物濃度を１×１０18〜１×１０19ｃｍ-3とすることができる。
【００１５】
前記第２クラッド層上に配設され、前記第２導電型のＩｎｘＧａｙＡｌｚＰ（ただし、ｘ＋ｙ＋ｚ＝１、且つ０≦ｘ，ｙ，ｚ≦１）から実質的になる電流拡散層と、前記電流拡散層上に配設され、ＩｎｘＧａｙＡｌｚＰ（ただし、ｘ＋ｙ＋ｚ＝１、且つ０≦ｘ，ｙ，ｚ≦１）から実質的になる、電流ブロック層と、をさらに具備することができる。
【００１６】
前記活性層を多重量子井戸構造にできる。
【００１７】
本発明の半導体発光素子の製造方法は、第１導電型のＧａＡｓから実質的になる第１基板上に前記第１導電型のＧａＡｓから実質的になるバッファ層を形成し、前記バッファ層上に前記第１導電型の電流拡散層を形成し、前記電流拡散層上に前記第１導電型の第１クラッド層を形成し、前記第１クラッド層上に活性層を形成し、前記活性層上に第２導電型の第２クラッド層を形成し、前記第２クラッド層上に前記第２導電型のＩｎＧａＰから実質的になる第１接着層を形成することにより、第１半導体層を形成する工程と、前記第２導電型のＧａＰから実質的になる第２基板上に前記第２導電型のＧａＰから実質的になる第２接着層を形成することにより、第２半導体層を形成する工程と、前記第１接着層と前記第２接着層とを接合界面として、前記第１半導体層と前記第２半導体層とを接合する工程と、前記第１基板および前記バッファ層を除去する工程とを具備し、前記電流拡散層、前記活性層、前記第１クラッド層、および前記第２クラッド層は、ＩｎｘＧａｙＡｌｚＰ（ｘ＋ｙ＋ｚ＝１、且つ０≦ｘ，ｙ，ｚ≦１）から実質的になることを特徴とする。
【００１８】
本発明の別の半導体発光素子の製造方法は、ｎ型のＧａＡｓから実質的になる基板上にｐ型のエッチングストップ層を形成する工程と、前記エッチングストップ層上にｐ型のＧａＡｓから実質的になるコンタクト層を形成する工程と、前記コンタクト層上にｐ型のＩｎＧａＡｌＰから実質的になる電流拡散層を形成する工程と、前記電流拡散層上にｐ型の第１クラッド層を形成する工程と、前記第１クラッド層上に活性層を形成する工程と、前記活性層上にｎ型の第２クラッド層を形成する工程と、前記第２クラッド層上にｎ型のInGaAlP接着層を形成する工程と、前記InGaAlP接着層上にｎ型のＧａＰから実質的になる半導体層を形成する工程と、前記基板および前記エッチングストップ層を除去する工程とを具備し、前記エッチングストップ層、前記活性層、前記第１クラッド層、前記第２クラッド層、および前記接着層は、ＩｎｘＧａｙＡｌｚＰ（ただし、ｘ＋ｙ＋ｚ＝１、且つ０≦ｘ，ｙ，ｚ≦１）から実質的になることを特徴とする。
【００２４】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【００２５】
（第１の実施例）
図１は、本発明に係る半導体発光素子を概略的に示す断面図である。図1において、１は面方位が（−１００）面から[０−１−１]方向（[０−１−１]方向は、[０１１]方向とは１８０°逆の方向を示し、以下同様に記載する。）に７〜１６°傾斜し、２５０μｍの厚さを有するｐ型のＧａＰ基板である（以下、ｐ型をｐ−、ｎ型をｎ−と略記する）。このＧａＰ基板１上に、厚さが例えば０．５μｍのｐ−ＧａＰによる第２接着層２、厚さが例えば０．０３μｍ〜０．１μｍのｐ−ＩｎＧａＰによる第１接着層３が形成されている。この第２接着層２、第１接着層３は、前記ＧａＰ基板１と、後述する各層を接着するために設けられる。
【００２６】
上記第１接着層３上には、ｐ−ＩｎＡｌＰによるｐ−クラッド層４、ＩｎＧａＡｌＰによる活性層５、ｎ−ＩｎＡｌＰによるｎ−クラッド層６が順次形成されている。各層の厚さは、例えばｐ−クラッド層４が１．０μｍ、活性層５が０．６μｍ、ｎ−クラッド層６が０．６μｍである。ｐ−クラッド層４、活性層５、ｎ−クラッド層６によりダブルへテロ構造の発光層７を形成している。
【００２７】
ｎ−クラッド層６上には、例えば１．５μｍの厚さを有する、ｎ−ＩｎＧａＡｌＰによる電流拡散層８が形成されている。この電流拡散層８は後述する電極より印加された電流を拡散させることにより、前記発光層７において効率よく発光させる機能を有する。
【００２８】
上記電流拡散層８上には、例えば０．１μｍの厚さを有する、ｎ−ＧａＡｓによるコンタクト層９を介して例えばＡｕＧｅ系の表面電極１０が設けられている。また、前記ＧａＰ基板１の、第２接着層２の界面と反対面には、例えばＡｕＺｎ系の裏面電極１１が設けられている。
【００２９】
上記構成において、表面電極１０と裏面電極１１に所定の電圧が印加されると前記発光層７から光が発生される。
【００３０】
図２（ａ）、（ｂ）は、上記構成の半導体発光素子の製造方法を示しており、図２（ａ）、（ｂ）において、図1と同一部分は同一符号を付す。以下、図２（ａ）、（ｂ）を用いて製造方法について説明する。
【００３１】
図２（ａ）において、ｎ型のＧａＡｓ基板１２は、面方位が（１００）面から[０１１]方向に７〜１６°、すなわち前記ＧａＰ基板１の面方位とは反対の方向に同じ角度傾斜し、厚さが２５０μｍである。図２（ａ）に示すように、このＧａＡｓ基板１２上に、０．５μｍの厚さを有した、ｎ−ＧａＡｓによるバッファ層１３が、ＭＯＣＶＤにより、エピタキシャル成長し、堆積される。
【００３２】
上記ＭＯＣＶＤの際、材料として、例えばＴＭＧ（トリメチルガリウム）、ＴＭＡ（トリメチルアルミニウム）、ＴＭＩ（トリメチルインジウム）などの有機金属及びアルシン、ホスフィンなどの水素化物ガスが用いられる。また、ＭＯＣＶＤの際、実施温度は約７００℃である。以下、各工程のＭＯＣＶＤも同様の条件、材料により行われる。
【００３３】
次に、上記ＧａＡｓバッファ層１３上に、コンタクト層９、電流拡散層８、ｎ−クラッド層６がＭＯＣＶＤにより、順次エピタキシャル成長して堆積される。続いて、これらコンタクト層９、電流拡散層８、ｎ−クラッド層６に不純物として例えばシリコンがドープされる。シリコンの材料としては、例えばシランが使用される。なお、電流拡散層８のＡｌ含有率は２〜１０％であることが好ましい。
【００３４】
続いて、ｎ−クラッド層６上に活性層５が、ＭＯＣＶＤにより形成される。この活性層５の組成は、発光波長に応じて決定される。すなわち、ＩｎＧａＡｌＰ中のＧａとＡｌとのバランスを変えることにより、赤色、橙色、黄色、黄緑色、緑色の光が得られる。
【００３５】
次に、上記活性層５上にｐ−クラッド層４、第１接着層３が、ＭＯＣＶＤにより順次堆積される。この後、ｐ−クラッド層４、第１接着層３に例えばＤＭＺ（ジメチル亜鉛）を材料として不純物としての亜鉛がドープされる。このようにして、第1の半導体層（第1のウェハ）１４が形成される。第１接着層３の不純物濃度は、１×１０18ｃｍ-3〜１×１０19ｃｍ-3に設定される必要があり、最適値は例えば３〜４×１０18ｃｍ-3である。
【００３６】
続いて、図２（ｂ）に示すように、ＧａＰ基板１上に、例えばＴＭＧ及びホスフィンを使用して、ＭＯＣＶＤにより、第２接着層２が形成される。この後、第２接着層２にＤＭＺを用い、不純物としての亜鉛がドープされる。第２接着層２の不純物濃度は１×１０18ｃｍ-3〜１×１０19ｃｍ-3に設定される必要があり、最適値は例えば３〜４×１０18ｃｍ-3である。このようにして、第２の半導体層（第２のウェハ）１５が形成される。
【００３７】
尚、第２接着層２は、ｐ−ＧａＰにより形成したが、ＡｌＰとＧａＰとの混晶であるＡｌＧａＰを用いることもできる。また、ＧａＰとＡｌＧａＰとが複数層積層された構造であってもよい。
【００３８】
次に、第２接着層２及び第１接着層３を界面として、前記第1の半導体層１４と第２の半導体層１５とを室温で貼り合わせる。この後、不活性ガス雰囲気中で、約５００〜７００℃で１時間の熱処理することにより、第１の半導体層１４、第２の半導体層１５が強く接着される。
【００３９】
続いて、前記ＧａＡｓ基板１２、バッファ層１３が機械的研磨及びエッチングにより除去される。この後、コンタクト層９上にＡｕＧｅ系の金属が堆積され、リソグラフィ工程により加工されることにより、表面電極１０が形成される。また、ＧａＰ基板１上にＡｕＺｎ系の金属が堆積され、リソグラフィ工程により加工され、裏面電極１１が形成される。
【００４０】
図３は上記第１の実施例における半導体発光素子の、接着時の熱処理温度と、素子の相対光出力及び動作電圧の関係を示している。図３において、実線は接着温度と相対光出力との関係を示し、破線は接着温度と動作電圧との関係を示している。図３の破線で示すように、比較的低い接着温度により熱処理をした際も、動作電圧は低くなっている。このため、光出力を低下させることなく低い動作電圧を実現できる。よって、適正温度範囲は、図３に示すように、約６００〜７２０℃程度となる。
【００４１】
上記第１の実施例によれば、第１接着層３と第２接着層２を介して発光層７とＧａＰ基板１とを接着している。このため、両者を熱処理する際、約５００〜７００℃と、従来例に比べて低い温度で行うことができる。したがって、熱処理によりｐ−クラッド層４中の亜鉛が活性層５に拡散されることを低減することができ、結晶性が悪化することを防止することができる。よって、十分な光量を得ることができ、高出力な半導体発光素子を実現できる。さらに、従来は、熱処理の温度を８００℃前後と狭い範囲に制御する必要があったが、約５００〜７００℃の範囲を用いることができるため、温度制御が容易であり、歩留りの低下を防ぐことができる。
【００４２】
続いて、図４、図５を参照して、第１接着層３と第２接着層２の界面における格子整合の効果について説明する。図４（ａ）は、図１に示す第１、第２接着層２、３のバンド構造図である。
【００４３】
一般に異なる材料の接合（ヘテロ接合）を行う際、両材料の接合部の構造は重要である。まず、両者の表面は平坦である必要がある。つまり、欠陥の少ない良好な結晶成長ができることが重要である。このためには、両層は各々の基板に格子整合していなければならない。
【００４４】
しかし、両層がそれぞれの基板に格子整合した結果、両層は格子定数の違う、異なる材料になる。一般に、ヘテロ接合の界面には、伝導体と価電子帯のバンド不連続が生じ、その不連続量が大きいとキャリアの拡散、すなわち電気の伝導が妨げられてしまう。これが、電流に対する抵抗となり、素子の動作電圧を上昇させてしまうことになる。したがって、両層はそれぞれの基板に格子整合して、かつバンド不連続が小さくなる組み合わせでなければならない。
【００４５】
第１の実施例によれば、ｐ−ＩｎＧａＰによる第１接着層３とｐ−ＧａＰによる第２接着層２によってヘテロ接合を形成している。こうすることによって、図４（ａ）に示すように、伝導体と価電子帯のバンド不連続量はそれぞれ０．３ｅｖ、０ｅｖとなる。本発明の場合、第１接着層３、第２接着層２の電気伝導を支配する多数キャリアはホールなので、価電子帯中のホールはバンド不連続に邪魔されず両者間を移動できる。すなわち、低抵抗のオーミック接合が形成される。
【００４６】
しかし、上記した材料による組み合わせにおいても、常に低抵抗のオーミック接合が形成できるとは限らない。図４（ｂ）は図４（ａ）において、接合界面の結晶性が悪い場合のバンド構造図である。図４（ｂ）に示すように、接合界面の結晶性が悪いと、界面準位が多くできてしまう。このため、接合界面付近では、キャリア（主にホール）は界面準位に捕獲されてしまい、接合部付近が空乏層化し、障壁が形成されてしまう。この空乏層と障壁によりキャリアの拡散が妨げられる。したがって、低抵抗のオーミック接合を形成するには、接合界面の界面準位を少なくし、かつ両接着層のキャリア濃度を高くして、界面準位に一部のキャリアがトラップされても接合界面が空乏層化しないようにする必要がある。
【００４７】
また、界面準位の発生を少なくするには、接合部での結晶欠陥を減らすことが重要である。第１接着層３、第２接着層２は格子整合していないので、欠陥を完全に無くすことは不可能であるが、接着する表面の結晶面方位を揃えるようにすれば、接合界面のダングリングボンド等による界面準位を低減できる。
【００４８】
そこで、第１の実施例によれば、（１００）面から[０１１]方向に７〜１６°傾斜したＧａＡｓ基板１２上に第１接着層３を形成し、（−１００）面から[０−１−１]方向に７〜１６°傾斜したＧａＰ基板１上に第２接着層２を形成している。このようにして形成された第１接着層３、第２接着層２を張り合わせて接合界面を形成している。こうすることによって、両接着層の結晶の面方位が一致する。したがって、接合界面における界面準位によりキャリアのトラップを低減でき、発光効率を向上することができる。
【００４９】
また、第１接着層３、第２の接着層２の各キャリア濃度を１×１０18ｃｍ-3以上としている。こうすることによって、接合界面が空乏層化することを防ぐことができる。このため、第１、第２接着層のキャリア濃度と動作電圧の関係を表す図５に示すように、動作電圧を低減することができる。さらに、面方位を一致させることにより、一致させないときに比べ、動作電圧をより低下させることができ、２．１Ｖ以下まで、低減化することができる。
【００５０】
続いて、第１接着層２の厚さによる、高光出力及び低動作電圧効果について説明する。図６は第１接着層２の厚さと光出力及び動作電圧の関係を示している。図６において、実線は第１接着層２の厚さと相対光出力との関係を示し、破線は層の厚さと動作電圧との関係を示している。図６の実線で示すように、第１接着層２の厚さが、０．１μｍ〜１μｍのように厚すぎると、活性層５からの光を吸収してしまい、光出力が低下する。したがって、第１接着層２は薄いほうがよい。しかし、０．０３μｍ以下のようにあまり薄すぎると、図６に破線で示すように動作電圧が上昇してしまう。したがって、層の厚さは０．０３μｍ〜０．１μｍ程度が最適である。こうすることによって、半導体発光素子の光出力を高くし、かつ動作電圧を低くすることができる。
【００５１】
さらに、電流拡散層８のＡｌ含有率を例えば２〜７％としている。電流拡散層８の材料はＩｎＧａＡｌＰとしたが、Ｇａの含有率は小さければ小さいほどよい。しかし、そうすることによってＡｌの含有率が増加し、抵抗率が増加してしまう。すると、十分な電流拡散効果が得られない。このため、Ａｌ含有率を例えば２〜７％とすることによって、十分な拡散効果を得ることができる。
【００５２】
（第２の実施例）
図７は本発明に係る半導体発光素子の第２の実施例を示している。図７において、図１と同一部分は同一符号を付し、説明は省略する。
【００５３】
図７において、１６はＩｎＧａＡｌＰによる電流ブロック層である。この電流ブロック層１６は、図２（ａ）に示すバッファ層１３の堆積後に形成される。すなわち、バッファ層１３上にＩｎＧａＡｌＰ層が堆積され、この上にコンタクト層９以降が順次堆積される。この後、第１の半導体層１４ａと第２の半導体層１５が接着され、ＧａＡｓ基板１２及びバッファ層１３が除去される。続いて、前記ＩｎＧａＡｌＰからなる電流ブロック層１６がフォトリソグラフィ工程により加工され、ＡｕＧａ系の金属が堆積され、表面電極１０が形成される。
【００５４】
上記構成とすることにより、第１の実施例を同様の効果が得られる。さらに、第２の実施例では、表面電極１０内に電流ブロック層１６を設けている。こうすることによって、電流が表面電極１０直下に流れることを防ぎ、表面電極１０直下で発光することを低減することができる。したがって、光が表面電極１０に吸収されることを回避し、光出力を上げることができる。
【００５５】
（第３の実施例）
第３の実施例は、第２の実施例の変形例である。第３の実施例では、図７中の活性層５を多重量子井戸構造としている。この多重量子井戸構造による活性層５ａは、図８に示すように、例えば、層の厚さが５ｎｍ、Ａｌ含有率が１５％のＩｎＧａＡｌ層５ｂと、層の厚さが８ｎｍ、Ａｌ含有率が２．５％のＩｎＧａＡｌＰ層５ｃを交互に堆積することにより形成される。堆積される層数は、例えばＩｎＧａＡｌＰ層５ｂが４１層、ＩｎＧａＡｌＰ層５ｃが４０層である。
【００５６】
上記第３の実施例によれば、活性層５を多重量子井戸構造とすることにより、第１、第２の実施例よりさらに高出力の半導体発光素子を実現できる。
【００５７】
図９は代表的な色として、例えば赤色及び黄色のＬＥＤについて、従来例及び第３の実施例による半導体発光素子の発光効率を示している。図９に示すように、第３の実施例によれば、各色において、従来に比べて発光効率の高い半導体発光素子を提供できる。
【００５８】
（第４の実施例）
上記第１乃至第３の実施例では、ｎ−ＧａＡｓ基板上に、下から順にｎ−クラッド層、活性層、ｐ−クラッド層により構成される発光層を形成し、ｐクラッド層上にｐ−ＧａＰ基板を接合する構成である。しかしながら、基板に使用するｐ−ＧａＰは一般に入手が容易でなく、また、ｐ−ＧａＰ基板を接着する際にｐ型不純物が活性層に拡散することを回避するのは難しい。そこで第４の実施例では、ｎ−ＧａＡｓ基板上に発光層としてのｐクラッド層が形成される所謂ｐｎ反転構造をとり、この発光層上にｎ−ＧａＰ基板を接合している。
【００５９】
図１０は、本発明に係る半導体発光素子の第４の実施例を示している。図１０中の４０は例えば２５０μｍの厚さを有するｎ型のＧａＰ基板であり、このｎ−ＧａＰ基板４０上に厚さが例えば０．０５μｍのｎ−ＩｎＧａＡｌＰによる接着層４１が形成されている。接着層４１上にはｎ−クラッド層６、活性層５、ｐ−クラッド層４が順次形成されている。各層の厚さは、例えばｎ−クラッド層６及びｐ−クラッド層４が１．０μｍ、活性層５が０．５μｍである。
【００６０】
前記ｐ−クラッド層４上には、例えば厚さが３．０μｍのｐ−ＩｎＧａＡｌＰによる電流拡散層４２が形成され、この電流拡散層４２上には厚さが例えば０．０１μｍのｐ−ＧａＡｓによるコンタクト層４３が形成されている。１０、１１はそれぞれ表面電極、裏面電極である。尚、図１０に示す符号４２ａについては第５の実施例において説明する。
【００６１】
図１１（ａ）、（ｂ）は、上記構成の半導体発光素子の製造方法を示しており、図１１（ａ）、（ｂ）において、図２及び図１０と同一部分には同一符号を付す。以下、図１１（ａ）、（ｂ）を参照して第４の実施例の半導体発光素子の製造方法を説明する。
【００６２】
図１１（ａ）に示すように、ｎ−ＧａＡｓ基板１２を有機溶剤、硫酸系エッチャントによりクリーニングする。この後、ｎ−ＧａＡｓ基板１２を第１の実施例と同様に例えば７００℃に加熱し、ＭＯＣＶＤによりｎ−ＧａＡｓ基板１２上にｐ−ＩｎＧａＰによるエッチングストップ層４４が形成される。このエッチングストップ層４４は後の工程でｎ−ＧａＡｓ基板１２を選択的にエッチングするために設けられる。
【００６３】
ＭＯＣＶＤの材料として、第１の実施例の際と同様に例えばＧａ源にはトリメチルガリウム、Ａｌ源にはトリメチルアルミニウム、Ｉｎ源にはトリメチルインジウム、Ｐ源にはホスフィンなどが用いられる。また、ｎ型不純物及びｐ型不純物としてはそれぞれモノシラン、ジメチル亜鉛などが用いられ、以下の工程においても同様である。
【００６４】
次にＭＯＣＶＤにより、エッチングストップ層４４上にコンタクト層４３、電流拡散層４２、ｐ−クラッド層４、活性層５、ｎ−クラッド層６、接着層４１が順次形成される。尚、上記エッチングストップ層４４〜接着層４１は全てｎ−ＧａＡｓ基板１２に格子整合して形成されている。
【００６５】
続いて接着層４１上に、厚さ２５０μｍのｎ−ＧａＰ基板４０としての半導体層が接着される。次に、エッチングストップ層４４を利用してｎ−ＧａＡｓ基板１２がエッチングにより除去され、エッチングストップ層４４も続いて除去される。
【００６６】
この後、図１１（ｂ）に示すように、コンタクト層４３が電極の形状に合わせてエッチングされ、このコンタクト層４３の上に図１０に示すように表面電極１０が形成される。一方、ｎ−ＧａＰ基板４０上には裏面電極が形成される。尚、コンタクト層４３上にＡｕＧｅ系の金属層を堆積し、コンタクト層４３及びこの金属層を同時にエッチングすることにより表面電極を形成してもよい。
【００６７】
上記第４の実施例では、ｎ−ＧａＡｓ基板１２の上に下から順にｐ−クラッド層、活性層５、４ｎ−クラッド層６により構成された発光層７を形成するｐｎ反転構造とし、この発光層７の上にｎ−ＧａＰ半導体層４０を接着している。従来ｐｎ反転構造の発光層を形成する場合、基板と発光層との間に形成されるｐｎ接合部において通電しにくくなる。これを避けるためｐ−ＧａＡｓ基板が用いられる。しかし、ｐ−ＧａＡｓ基板を使用すると、基板中に多く含まれるアクセプタ不純物（この場合は亜鉛）が発光層まで拡散してしまう。このため、発光特性が低下することが知られている。また、ｐ−ＧａＡｓ基板を用いた場合、ｎ−ＧａＰ基板を接着する際の熱工程において不純物が拡散されてしまうため、問題はさらに大きくなる。
【００６８】
そこで、第４の実施例で示すようにｐ−ＧａＡｓ基板ではなくｎ−ＧａＡｓ基板１２を使用することにより、上記問題が解決される。さらに、製造過程においてｎ−ＧａＡｓ基板１２は除去されるためｐｎ接合部は形成されず、素子に対する電流が流れにくくなる問題も回避することができる。
【００６９】
また、第４の実施例ではｎ−ＧａＰ半導体層４０を使用している。一般にｐ−ＧａＰは他のｐ型層に比べ不純物濃度が高い。このｐ−ＧａＰを使用しないため、ｎ−ＧａＰ半導体層４０を接着する際の熱工程において、不純物が発光層７に拡散し、発光特性が低下するのを抑制することができる。
【００７０】
尚、第４の実施例において、活性層５としてＡｌ含有率が２．５％のＩｎＧａＡｌＰを用い、表面電極１０、裏面電極１１にバイアスを印加することにより、６２５ｎｍにピークを持つ赤色発光が観察された。動作電流２０ｍＡにおける光出力は、放射角１０°のパッケージにおいて７．５ｃｄである。これは、第１の実施例による半導体発光素子の光出力より高い。
【００７１】
（第５の実施例）
第４の実施例では、電流拡散層４２としてｐ−ＩｎＧａＡｌＰを使用した。一方、第５の実施例では電流拡散層４２ａとしてのｐ−ＧａＡｌＡｓを使用しており、この点が第４の実施例と異なる。このため、図１０を用いて説明し、その他の構造、動作、製造方法等、同一部分についての説明は省略する。図１０に示すｐ−ＧａＡｌＡｓ電流拡散層４２ａは厚さが例えば３．０μｍである。
【００７２】
一般に電流拡散層は、上記したように電極より注入された電流を素子内の広域に広げるために設けられるため、抵抗率は低いほうが望ましい。第５の実施例において、Ａｌ含有率が３５％のｐ−ＧａＡｌＡｓを使用している。このため、抵抗率をｐ−ＩｎＧａＡｌＰより低くすることができる。
【００７３】
図１２は上記各材料におけるキャリア濃度、抵抗率を示している。図１２に示すように、ＧａＡｌＡｓを使用することにより、ＩｎＧａＡｌＰを使用する場合より抵抗率を大きく減少させることができる。尚、キャリア濃度を高めることにより、抵抗率をさらに低下させることも可能であるが、亜鉛が拡散することを考慮すると望ましくない。また、電流拡散層４２ａの他の候補として、例えばＧａＰなどの材料も考えられる。しかし、ＧａＡｌＡｓは基板に使用されるＧａＡｓに略格子整合するため、活性層７へ格子欠陥が伝播することによる影響が無い。このため、ＧａＡｌＡｓを使用することが非常に有効である。
【００７４】
第５の実施例において、動作電流２０ｍＡをバイアスした際の光出力は、放射角１０°のパッケージにおいて８ｃｄある。
【００７５】
上記第５の実施例によれば、電流拡散層４２ａとしてＧａＡｌＡｓを使用することにより、電流拡散層４２ａの抵抗率を低下させることができる。このため、素子内部での電流の広がりが増し、素子外部への光の取り出し効率を向上することができる。
【００７６】
（第６の実施例）
第１乃至第５の実施例では素子のｎ側が下側に来る構造であった。これに対して、第６の実施例では、ｐ側を下側にしている点が異なる。その他の部分については第１乃至第５の実施例と同様である。
【００７７】
図１３は第１、第４の実施例における各電流拡散層のキャリア濃度、抵抗率を示している。図１３に示すように、第４の実施例の電流拡散層は第１の実施例のそれより抵抗率の点で劣っている。すなわち、同一の材料においてｐ型とｎ型では抵抗率が大きく異なり、ｐ型による材料は電流拡散の働きに関して不利になる。
【００７８】
図１４は本発明の第６の実施例を示している。図１４に示すように、ｐ側電極としての裏面電極１１を電流拡散層４２の全面に形成し、ｎ側電極側から主に光を取り出すマウントとしている。こうすることによって、裏面電極１１より注入された電流が素子内部全域に広がる。
【００７９】
また、通常マウント材として用いられるＡｇペーストでは、マウントの際、素子側面へＡｇペーストが這い上がり、ショートを起こしてしまう。そこでマウント面上に設けられたＡｕＳｎによるマウント層４５と裏面電極１１上に形成された例えばＡｕ系金属による電極層４６とを共晶化させた共晶電極によりマウントしている。
【００８０】
上記構成の半導体発光素子にバイアスを印加することにより、素子表面の全領域からの発光が確認できる。また、これまでＡｇペーストの這い上がりにより閉ざされていた側面領域からも有効に光を取り出すことができる。動作電流２０ｍＡにおける光出力は、放射角１０°のパッケージにおいて１０ｃｄである。
【００８１】
第６の実施例によれば、電流拡散層４２が光の取り出し側と反対側に形成されているため、裏面電極１１を全面に形成できる。このため、電流を素子内部全域に広げることができる。また、マウント層４５にＡｕＳｎを使用した共晶電極により素子をマウントしているため、素子の側面領域からも有効に光を取り出すことができ、素子の光出力を上げることができる。
【００８２】
尚、上記第４乃至第６の実施例において、活性層５を単結晶構造としたが、例えば第３の実施例で示したような多重量子井戸構造とすることもできる。こうすることによって、さらに光出力を高めることができ、さらに多数の界面が存在するため不純物拡散に強い構造となる利点も有する。
【００８３】
また、上記各実施例において裏面電極はオーミック電極による構造に限らず、例えば部分的に反射特性を高めた金属膜を形成することが可能である。さらに、反射特性を持たせたオーミック電極を形成することにより、活性層７から裏面電極方向へ放射された光を有効に素子外部へ取り出すこともできる。
【００８４】
また、ｎ−ＧａＰ半導体層４０は接着層４１上に接着することにより形成したが、ＭＯＣＶＤにより結晶成長させて形成してもよい。
【００８５】
さらに、電極として例えばＩＴＯ（インジウムティンオキサイド）や薄膜金属等による透光性で且つ電流を透過させ易い材料を用いることにより、電流拡散層において電流の広がりに問題のある実施例においても、光の取り出し効率を上げることもできる。
【００８６】
その他、本発明の要旨を変えない範囲において種々変形実施可能なことは勿論である。
【００８７】
【発明の効果】
以上、詳述したように本発明によれば、ＧａＰ基板を使用した際においても、光出力が高く、低電圧で動作が可能な半導体発光素子を提供できる。
【図面の簡単な説明】
【図１】本発明に係る半導体発光素子の第１の実施例を示す断面図。
【図２】本発明に係る半導体発光素子の第１の実施例における、製造方法を示す図。
【図３】図1に示す例の例接着温度と、動作電圧及び相対光出力との関係を示す図。
【図４】本発明に係る半導体発光素子のバンド構造を示す断面図。
【図５】第１、第２接着層のキャリア濃度と動作電圧との関係を示す図。
【図６】第１接着層の厚さと、相対光出力及び動作電圧との関係を示す図。
【図７】本発明に係る半導体発光素子の第２の実施例を示す断面図。
【図８】本発明の第３の実施例を示すものであり、多重量子井戸構造の活性層を示す図。
【図９】従来例と本発明の実施例による発光効率を示す図。
【図１０】本発明に係る半導体発光素子の第４の実施例を示す断面図。
【図１１】本発明に係る半導体発光素子の第４の実施例における製造方法を示す図。
【図１２】各材料の電流拡散層におけるキャリア濃度、抵抗率を示す図。
【図１３】各材料の電流拡散層におけるキャリア濃度、抵抗率を示す図。
【図１４】本発明に係る半導体発光素子の第６の実施例を示す図。
【図１５】第１の従来例を示す図。
【図１６】第２の従来例を示す図。
【図１７】図１１に示す例の接着温度と、動作電圧及び相対光出力との関係を示す図。
【符号の説明】
１…ｐ型ＧａＰ基板、
２…第２接着層、
３…第１接着層、
４…ｐ−クラッド層、
５…活性層、
６…ｎ−クラッド層、
７…発光層、
８…電流拡散層、
９…コンタクト層、
１０…表面電極、
１１…裏面電極、
１２…ｎ型ＧａＡｓ基板、
１３…バッファ層、
１４…第１の半導体層、
１５…第２の半導体層。
【図１】
0004091261.tif 000002
【図２】
0004091261.tif 000003
【図３】
0004091261.tif 000004
【図４】
0004091261.tif 000005
【図５】
0004091261.tif 000006
【図６】
0004091261.tif 000007
【図７】
0004091261.tif 000008
【図８】
0004091261.tif 000009
【図９】
0004091261.tif 000010
【図１０】
0004091261.tif 000011
【図１１】
0004091261.tif 000012
【図１２】
0004091261.tif 000013
【図１３】
0004091261.tif 000014
【図１４】
0004091261.tif 000015
【図１５】
0004091261.tif 000016
【図１６】
0004091261.tif 000017
【図１７】
0004091261.tif 000018