(57)【特許請求の範囲】
【請求項１】
第１および第２供給電位（Ｖ１，Ｖ２）の間に配置されている電荷コンデンサ（Ｃ）と、
制御可能な電力スイッチ（Ｓ）と、
この電力スイッチ（Ｓ）の負荷経路に対して並列接続されているフリーホイールダイオード（Ｄ）と、
インダクタンス（ＬR）およびコンデンサ（ＣK）を備えた共振回路（ＬR，ＣK）であって電力スイッチ（Ｓ）の負荷経路に接続されている共振回路（ＬR，ＣK）とを有する、無負荷スイッチングのための回路構造において、
上記電力スイッチ（Ｓ）が、半導体本体（１）に配置されており、
さらに、この電力スイッチ（Ｓ）が、
第１伝導型を有する少なくとも１つの内部ゾーン（２）と、
この内部ゾーン（２）に埋設されており、半導体本体（１）の第１表面（３）に隣接しており、第２伝導型を有する少なくとも１つのベースゾーン（４）と、
各ベースゾーン（４）に配置されており、第１伝導型を有する少なくとも１つのエミッタゾーン（５）と、
上記内部ゾーン（２）に隣接しており、第１伝導型を有し、内部ゾーン（２）よりも高いドーピング濃度である少なくとも１つの電界阻止ゾーン（１２）と、
この電界阻止ゾーン（１２）に隣接しており、第２伝導型を有する少なくとも１つのコレクタゾーン（１３）とを有していることを特徴とする回路構造。
【請求項２】
上記内部ゾーン（２）および電界阻止ゾーン（１２）が、この場所では両極性の電荷キャリア寿命が、電荷キャリア寿命を縮める擾乱のない半導体本体の電荷キャリア寿命に相当するように設計されていることを特徴とする、請求項１に記載の回路構造。
【請求項３】
上記両極性の電荷キャリア寿命は５μ秒以上であることを特徴とする、請求項２に記載の回路構造。
【請求項４】
上記電界阻止ゾーン（１２）が第１層厚（ｄ１）を有しており、この第１層厚（ｄ１）が、３０μｍ以下であることを特徴とする、請求項１〜３のいずれかに記載の回路構造。
【請求項５】
上記第１層厚（ｄ１）が、５μｍ以下であることを特徴とする、請求項４に記載の回路構造。
【請求項６】
上記コレクタゾーン（１３）が第２層厚（ｄ２）を有しており、この第２層厚（ｄ２）が、５μｍ以下、特に１μｍ以下であることを特徴とする、請求項１〜５のいずれかに記載の回路構造。
【請求項７】
上記電力スイッチ（Ｓ）は、電界阻止ＩＧＢＴまたはパンチ・スルーＩＧＢＴ（ＰＴ−ＩＧＢＴ）として構成されていることを特徴とする、請求項１〜６のいずれかに記載の回路構造。
【請求項８】
−４０℃から１５０℃までの温度範囲では、上記回路構造におけるスイッチングに起因する電力損失が、−４０℃の低温と１５０℃の高温との間で５０〜８０％だけ上昇することを特徴とする、請求項１〜７のいずれかに記載の回路構造。
【請求項９】
上記共振回路（ＬR，ＣK）が並列共振回路として構成されており、インダクタンス（ＬR）とコンデンサ（ＣK）とが互いに並列に配置されており、また、電力スイッチ（Ｓ）と共振回路（ＬR，ＣK）の負荷経路とが直列に接続されており、第１および第２供給電位（Ｖ１，Ｖ２）の間に配置されていることを特徴とする、請求項１〜８のいずれかに記載の回路構造。
【請求項１０】
上記共振回路（ＬR，ＣK）は、さらに理想的な並列共振回路として構成されており、以下の方程式：
1/2 ＣK ＵCK,max2＝1/2 ＬR ＩLR,,max2
ＵCK,max；コンデンサ（ＣK）において下降する最大電圧
ＩLR,,max；インダクタンス（ＬR）を流れる最大電流
を満たしていることを特徴とする、請求項１〜９のいずれかに記載の回路構造。
【請求項１１】
上記コンデンサ（ＣK）は、負荷コンデンサ（ＣL）よりも小さな容量であることを特徴とする、請求項９または１０に記載の回路構造。
【請求項１２】
上記共振回路（ＬR，ＣK）が直列共振回路として構成されており、インダクタンス（ＬR）と、電力スイッチ（Ｓ）の負荷経路に対して並列に接続されているコンデンサ（ＣK）とが、相互に直列に、第１および第２供給電位（Ｖ１，Ｖ２）の間に配置されていることを特徴とする、請求項１〜８のいずれかに記載の回路構造。
【請求項１３】
上記共振回路は、２つの駆動段階（Ｉ，ＩＩ）を備え、
第１駆動段階（Ｉ）の間に電力スイッチ（Ｓ）がちょうど入力され、続いてスイッチの入った状態となり、
第２駆動段階（ＩＩ）の間に電力スイッチ（Ｓ）が切断され、共振回路が自由振動することを特徴とする、請求項１〜１２のいずれかに記載の回路構造。
【請求項１４】
上記電力スイッチ（Ｓ）の入力時点、すなわち第１駆動段階（Ｉ）のスタート時点を、自由に決定できることを特徴とする、請求項１３に記載の回路構造。
【請求項１５】
駆動回路（ＡＳ）を備えており、
上記電力スイッチに対する制御信号のパルス幅を、駆動回路（ＡＳ）にプログラムできることを特徴とする請求項１３または１４に記載の回路構造。
【請求項１６】
請求項１〜１５のいずれかに記載の回路構造の、スイッチ回路網，電圧調節器またはランプ駆動スイッチへの使用。
【発明の詳細な説明】
本発明は、特許請求項１の前提構成で言及したタイプの、無負荷スイッチングのための回路構造、ならびに、この回路構造の駆動方法に関するものである。
【０００１】
本発明の、無負荷スイッチングのための回路構造は、
第１供給電位と第２供給電位との間に配置された電荷コンデンサと、
制御可能な電力スイッチと、
電力スイッチの負荷経路に対して逆並列接続されているダイオードと、
インダクタンスおよびコンデンサを有する共振回路とを備えている。
【０００２】
この種の回路構造は、欧州審査済登録特許第０６８１７５９号（ＥＰ０６８１７５９Ｂ１）に記載されている。これらの回路は、例えば、スイッチ回路網（Schaltnetzteil）、逆変換器、半（または全）ブリッジ回路などとして備えられるものである。これら回路における主要な構成部分は、負荷を切り替えるための電力スイッチをなす半導体部品である。
【０００３】
電力エレクトロニクス回路（Schaltungen fuer die Leistungselektronik）の小型化が進むにつれて、また、これに伴う電力密度の増加につれて、特に電力スイッチを、より高いスイッチング周波数で駆動する必要がある。これは、受動構成素子のサイズを更に減少させるためである。このような回路構想を市場で成功させるためには、電力スイッチの消費電力をできる限り小さくすることが必要不可欠である。なお、電力スイッチ（理想的には電力を全く消費しない）における電力消費とは、電力損失（Verlustleistung）も含むものである。
【０００４】
半導体スイッチの場合、基本的には、電力損失は２つの異なる型に分別できる。すなわち、１つは、電力スイッチがＯＮとなっており、低抵抗に調整されている「入力状態」の間の電力損失である。この損失は、半導体スイッチのチャネル領域の電流によって降下された電圧と、ドリフトゾーン損失（Driftzonenverluste）とから生じる。もう１つは、電力スイッチにおける交互のＯＮ／ＯＦＦのスイッチング過程において生じる、スイッチング損失である。このスイッチング損失は、スイッチング過程の間に、半導体スイッチに対して高電流密度と高電圧とが同時にかかることによって生じる。しかし、これらは、時間的に非常に短い間隔、つまり、スイッチを入れる際に電流の上昇する間、およびスイッチを切る際に電流がゼロに減衰する間のみで生じる。しかし、スイッチング周波数の上昇につれて、全電力損失バランスにおけるスイッチング損失の重要性が増す。
【０００５】
上記の理由から、現在、スイッチング条件を適切に選択することによって、このようなスイッチング損失を減少させる回路構想が開発されている。このような構想としては、いわゆるゼロ電圧スイッチング（ＺＶＳ）があり、関連専門文献に記載されている。このための回路は、共振回路またはゼロ電圧スイッチングあるいは無電圧スイッチング回路として知られている。このような回路構造では、半導体スイッチの入力時には、スイッチには電圧がかかっていないか、あるいは、ほんの僅かの電圧しかかっていない。また、このとき、半導体スイッチが、他の回路部分からの整流電流を全く引き継がない理想的な状態にある場合、スイッチング損失を無視できる。また、このような構想では、スイッチの切断時における構成部品にかかる電圧の上昇が遅いので、電力スイッチには、最大電流密度および最大電圧は同時にはかからないことに注意する必要がある。
【０００６】
上記の欧州審査済登録特許第０６８１７５９号（ＥＰ０６８１７５９Ｂ１）には、電圧負荷のないスイッチングのための、このような回路構造が示されている。ここに記載されている半導体スイッチは、電解効果制御の電力トランジスタ（例えば、ＭＯＳＦＥＴまたはＪＦＥＴ）として形成されている。このような電力スイッチの長所は、単極性の構成部品のように、損失を伴う除去を実行する必要のあるオーバーシュート電荷がほとんどないことである。従って、電界効果制御の電力トランジスタでは、スイッチング損失は非常に少ない。しかし、このような半導体部品には、接続駆動での電圧降下が高くなり、また、それに伴う「入力状態」間の電力損失が非常に高くなる、という大きな短所がある。この電力損失は、バイポーラに形成されている半導体スイッチの場合よりも非常に高い。特に、このような回路に必要とされる高い遮断電圧（一般的には８００Ｖよりも大きい）を用いる場合、多くの電力損失が生じる。なお、この問題は、半導体スイッチ用のチップ面を拡げることにより修正できるが、大抵の場合、経済的な理由からだけでも実現されない。
【０００７】
従って、このような、電界効果によって制御可能な単極性の電力トランジスタは、極めて高い遮断電圧用に設計する必要のある回路には、条件付きでしか（あるいは全く）適用できない。
【０００８】
このような従来技術を鑑み、本発明の目的は、高電圧用のスイッチング条件にあわせて最適化された電力スイッチを有する、電圧負荷のない場合におけるスイッチングのための回路構造を提供することにある。さらに、この回路構造および電力スイッチは、特に、気温が上昇しても、安定した状態で（すなわち、電力損失をできるだけ変化させずに）駆動できるものである。
【０００９】
この目的は、本発明に基づき、特許請求項１の特徴を有する回路構造によって達成される。
【００１０】
本発明によれば、この種の回路構造は、無負荷スイッチングのためのものであり、半導体本体に配置された電力スイッチが、
第１伝導型を有する少なくとも１つの内部ゾーンと、
この内部ゾーンに埋設されており、半導体本体の第１表面に隣接している、第２伝導型を有する少なくとも１つのベースゾーンと、
各ベースゾーンに配置されている、第１伝導型を有する少なくとも１つのエミッタゾーンと、
上記内部ゾーンに隣接しており、内部ゾーンより高いドーピング濃度である第１伝導型を有する少なくとも１つの電界阻止ゾーン（Feldstoppzone）と、
この電界阻止ゾーンに隣接している、第２伝導型を有する少なくとも１つのコレクタゾーンとを備えていることにより特徴付けられる。
【００１１】
電圧負荷のない回路構造用の本発明の電力スイッチは、その半導体構造の垂直な最適化（Optimierung）によって特徴付けられている。電力スイッチの遮断能力は、異なってドープされた２つの層、つまり、低ドープされた内部ゾーン、および、これと比較して非常に高くドープされた、しかし同じ伝導型を有する薄い電界阻止ゾーンによって保証される。スイッチの入った状態では、内部ゾーンも、電界阻止ゾーンも、電子ホールプラズマによって、オーバーシュート（ueberschwemmt）になっている。ドーピングレベルを適切に選択することにより、オーバーシュート電荷を低い電圧においてあらかじめ取り除くことができる。このことは、構成部品による所定の電圧の場合、電力スイッチの裾電流がほとんどゼロに減少されるということに繋がる。
【００１２】
電力スイッチは、両極性の電荷キャリア寿命（life time killing）を短縮する手段を（事実上）備えていないことが好ましい。両極性の電荷キャリア寿命（Ladungstraeger-Lebensdauer）とは、ホールと電子との間だけで、つまり妨害箇所が共に作用しない状態で、再結合が行われることと理解できる。この目的のため、内部ゾーンと電界阻止ゾーンとは、その場所で、両極性の電荷キャリア寿命が、電荷キャリア寿命を縮める擾乱のない半導体本体の電荷キャリア寿命に相当するように設計されている。半導体本体が、まだ処理されておらず、従って、半導体本体に再結合中心が（事実上）存在していない場合に、電荷キャリア寿命を縮める擾乱のない半導体本体が存在する。
【００１３】
両極性の電荷キャリア寿命は、少なくとも５μ秒であることが好ましい。そして、半導体部品は、改善された伝導性能力を備えているので、寿命は、典型的には、約７０μ秒である。これは、上記のように使用される既知の電力スイッチでの両極性の電荷キャリア寿命である約２００〜３００ｎ秒より、極めて短い。このことは、このような電力スイッチの場合、温度の関数としてのプラズマ濃度が大きく変動するという短所がある。
【００１４】
従来技術、特に、いわゆるパンチ・スルーＩＧＢＴ（ＰＴ−ＩＧＢＴ）に基づく半導体部品は、スイッチング損失を還元するために、両極性のキャリア寿命を大幅に短縮する必要がある。捕獲断面（Einfangsquerschnitts）の還元により温度が上昇する場合、短縮は、ほとんど効果的ではない。このことから、温度の関数としてのプラズマ密度が上昇する。従って、取り除かれるべき電荷量が著しくより大きいので、スイッチを切る際に切断損失も上昇する。
【００１５】
本発明では、電界阻止ゾーンの層の厚さは、３０μｍ以下である。電界阻止ゾーンの層の厚さが１０〜２０μｍの場合が特に好ましい。コレクタゾーンの層の厚さは、典型的には、５μｍ以下であり、好ましくは１μｍ以下である。既知の電力スイッチでは、この層は、とりわけ半導体本体を安定させるために使用されるので、層の厚さは、２００μｍより大きな範囲にある。本発明では、コレクタゾーンは、半導体本体を安定させるためには使用されず、相応に薄く形成されていてもよい。
【００１６】
電力スイッチとしては、いわゆる電界阻止ＩＧＢＴが使用されると特に好ましい。これは、この電界阻止ＩＧＢＴが、ＰＴおよびＮＰＴ−ＩＧＢＴの長所を折衷しているからである。寿命の設定を省くことによって、臨界温度が測定されなくなる。この臨界温度とは、温度上昇にともなって、オーバーシュート電荷すなわちスイッチング損失が大幅に増加するような温度、および、部品が温度的に不安定になり、ひどい場合には半導体回路の破損に繋がるような温度のことである。寿命の設定を省くことによって、接続電圧（Durchlassspannung）の温度係数はプラスになる、すなわち、複数の同種類の電力スイッチが並列接続されている場合（例えば、ブリッジ回路のような場合）に、最も高温の電力スイッチに最も少ない電流の流れることが好ましい。しかしながら、本発明では、電界阻止ＩＧＢＴを用いる場合に、より効果的でより好ましいが、パンチ・スルーＩＧＢＴとして形成されている電力スイッチにも非常に好ましく使用することができる。
【００１７】
本発明の回路構造の特別な長所は、−４０℃から１５０℃の温度範囲ではスイッチングに基づく電力損失（Leistungsverluste）が、ほとんど温度に依存していないということである。この場合、損失は、低温（−４０℃）と高温（１５０℃）との間で、約５０〜８０％だけ上昇する。
【００１８】
本発明の第１の好ましい形態では、共振回路は、スイッチの切れている状態で、（ほぼ）理想的に、つまり、損失の無い並列共振回路のように作用する。この場合、インダクタンスＬRとコンデンサＣKとが相互に並列に配置されている。一方、電力スイッチの負荷経路と共振回路とは、直列に接続されており、第１および第２供給電位の間に配置されている。並列共振回路ＬR，ＣKの部品は、一般的に知られている以下の方程式を満たす。
1/2 ＣK ＵCK,max2＝1/2 ＬR ＩLR,,max2
ただし、ＵCK,maxは、いわゆる整流コンデンサＣKにおいて下降する最大電圧であり、ＩLR,,maxは、いわゆる共振インダクタンスＬRを流れる最大電流である。回路構造が駆動されているとき、最大コイル電流ＩLR,,maxによって共振インダクタンスＬRに蓄積されたエネルギーは、連続的に整流コンデンサＣKに放出される。これは、最大コイル電流がゼロに下降し、整流コンデンサＣKに最大電圧ＵCK,maxが印加されるまで続く。次に、整流コンデンサＣKは、反対の方向に再び放電する。この方向は、それ自体にエネルギーを蓄積する共振インダクタンスＬRの方向である。
【００１９】
上記した並行共振回路の典型的な形態では、上記コンデンサは、負荷コンデンサ（Lastkondensator）よりも極めて小さな容量を備えている。
【００２０】
本発明の第２の好ましい形態では、（ほぼ）理想的な直列共振回路として、共振回路が形成されている。ここでは、インダクタンスと電力スイッチの負荷経路に対して並列に接続されているコンデンサとは、相互に直列に、第１および第２供給電位の間に配置されている。
【００２１】
本発明は、スイッチ回路網、クロック電流供給部、電圧調整器、ランプ駆動スイッチ等として形成されている回路構造に使用されることが特に好ましい。
【００２２】
共振回路は、典型的には、２つの駆動段階（Betriepsphase）を備えている。
すなわち、第１駆動段階では、電力スイッチがちょうど入力され、続いてスイッチＯＮ状態になる。この段階の初めでは、電力スイッチはまだ導通しておらず、このとき、ダイオード電流もゼロである。次に、駆動信号によって、電力スイッチが入力されている状態に制御される。第２駆動段階の間では、電力スイッチが切断されており、共振回路は自由振動する。この場合、共振回路の周波数は、典型的には共振回路の部品によってあらかじめ決定されている。
【００２３】
電力スイッチを入力する時点、すなわち第１駆動段階のスタート時点は、自由に決定できることが好ましい。さらに、回路構造のパルス幅を第１駆動段階の期間において調整できることが特に好ましい。例えば、電力スイッチが切断される間に、パルス幅を長くあるいは短く補正できる。切断時点、すなわちパルス幅は、駆動回路によってあらかじめ決定されており、そこでプログラム化できることが好ましい。
【００２４】
コレクタ電位もしくは電力スイッチを経て下降する電圧は、第１段階ではほぼゼロであり、−電力スイッチの接続電圧に相当−第２段階でほぼ正弦波形に形成されることが特に好ましい。この場合、放電および共振回路の損失を特に小さくできる。
【００２５】
本発明の更に有利な形態と発展形とは、従属請求項ならびに図を参照した既述から理解できる。
【００２６】
以下に、本発明を、図に示す実施例を参考に詳述する。
図１は、放電部品を有するランプ駆動回路として形成されている本発明の回路構造の第１実施例を示す図である。図２は、誘導性の連結を有するスイッチ回路網として形成されている本発明の回路構造の第２実施例を示す図である。図３は、図１および図２に相当する本発明の回路構造の場合の様々な電流および電圧の時間的な経過を示す図である。図４は、本発明の回路構造の第３実施例を示す。図５は、ここでは電界阻止ＩＧＢＴとして形成されている最適化された電力スイッチの構造の一部分を示す図である。図６は、電界阻止ＩＧＢＴ（ａ）とＰＴ−ＩＧＢＴ（ｂ）の場合のスイッチング損失の温度との関係をグラフに示す図である。図７は、電界阻止ＩＧＢＴ（ａ）とＮＰＴ−ＩＧＢＴ（ｂ）とを例として、負荷のない条件下で電力スイッチを切断する際の、電流および電圧推移の上記依存性を示すグラフである。
【００２７】
全ての図では、他に記述のない限り、同じ部品もしくは機能的に同じ部品に対し、同じ参照番号を付けている。
【００２８】
図１は、本発明の回路構造の第１実施例を示す図である。図１の回路構造は、放電部品を有するランプ駆動部を備えており、この場合、放電部品は、並列共振回路（Parallelschwingkreis）として形成されている。
【００２９】
この回路は、入力電圧ＵE（例えばネット電圧）が印加されている入力部Ｅを備えている。入力電圧ＵEが導入される整流回路ＧＳは、その出力部に２つの整流された供給電位Ｖ１，Ｖ２、すなわち、中間回路電圧ＵZK＝Ｖ２−Ｖ１を提供する。本実施例では、これら供給電位Ｖ１，Ｖ２の間に、電解質コンデンサとして形成されており、回路構造の中間回路を構成する電荷コンデンサ（Ladekondensator）Ｃが接続されている。
【００３０】
また、制御可能な電力スイッチＳが、同じく電位Ｖ１，Ｖ２の間に、電解質コンデンサＣに対して並列に配置されている。本発明では、制御可能な電力スイッチは、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）として形成されている。以下に、ＩＧＢＴの構造と駆動方法とを、図６を参照しながら更に詳しく説明する。電力スイッチＳの負荷経路に対して並列に、つまり、そのコレクタ−エミッタ−端子の間に、フリーホイールダイオードＤが備えられている。ＩＧＢＴは、電位Ｖ１，Ｖ２の間に同様に接続されている駆動回路ＡＳによって駆動される。駆動回路ＡＳと電位Ｖ１用の端子との間には、典型的には、いわゆるスタート・アップ抵抗ＲSTART-UPが配置されている。スタート・アップ抵抗ＲSTART-UPは、切断されている状態もしくはパワー・ダウン・モードの場合にはエネルギーを消費しない駆動回路ＡＳに対し、スイッチのＯＮされたときに、必要な電気的エネルギーを直ちに供給する。あるいは、ここでは、駆動回路ＡＳを電流源と、駆動回路ＡＳを電流源と、例えば、ＭＯＳトランジスタと連結すること、または、低電圧降下によって、スイッチＳとインダクタンスＬRとの間に、エネルギーを供給するようにしてもよい。
【００３１】
また、電力スイッチＳの負荷経路に対して直列に、理想的な、つまり、できるだけ損失の少ない共振回路ＬR，ＣRが接続されている。共振回路ＬR，ＣKは、インダクタンスＬRとコンデンサＣKとの並列接続から構成されており、回路構造がスイッチを切られたときに、共振回路インダクタンスＬRに蓄積されているエネルギーを、共振回路コンデンサＣKに連続的に引き継がせるために使用される。これにより、蓄積されたエネルギーが消費される。
【００３２】
実際の典型的な回路構造は、これに加えて、寄生拡散インダクタンスＬＳを備えている。このインダクタンスＬＳは、電力スイッチＳの負荷経路と共振回路ＬR，ＣKとの間に配置されており、可能な限り（例えば、短絡配線によって）回避するべきである。
【００３３】
回路構造の出力部には、共振回路ＬR，ＣKに対して並列に、負荷ＺLが備えられている。本実施例では、負荷ＺLは、直列に接続されている負荷コンデンサＣLと負荷抵抗ＲLとから構成されている。負荷抵抗ＲLおよび負荷コンデンサＣLは、負荷（例えば、ランプ）での損失を象徴するものである。以下に説明する共振回路コンデンサＣKのサイズ決定の際には、負荷コンデンサＣLの容量は、典型的には、共振回路コンデンサＣKの容量よりもはるかに大きいということに注意しなければならない。
【００３４】
図２は、ここでは、誘導性の連結を有するスイッチ回路網として形成されている本発明の回路構造の第２実施例を示す。図２では、図１と比較して、簡易化した形状で回路構造を示している。つまり、ここでは、寄生拡散インダクタンスＬＳ、負荷ＺLならびにスタート・アップ抵抗ＲSTART-UPの表示を省いている。並列共振回路のインダクタンスＬRは、ここでは、同時に、変換機ＴRの一次側のインダクタンスを構成している。これに加えて、変換機ＴRは、二次側のインダクタンスＬ１およびこれに対して直列に接続されているダイオードＤ１を備えている。また、ダイオードＤ１とインダクタンスＬ１とからなる直列接続に対して並列に、つまり、出力電圧ＵＡをタップで下げることの可能（abgreifbar）な回路構造の出力部Ａに対して並列に、バッファーコンデンサＣ１が備えられている。
【００３５】
以下に、図１および図２に相当する本発明の回路構造の駆動方法を、図３に基づいて詳しく説明する。この場合、当業者には一般的に知られていることを条件として、ランプ駆動回路もしくはスイッチ回路網の原則的な作動方法は省略する。すなわち、並列共振回路および電力スイッチＳ、ならびに、これらに並列に接続されているダイオードＤにおける、電力および電圧の連動についてのみ説明する。
【００３６】
図３（ａ）に、インダクタンスＬRにおいて降下する電圧ＵCK（実線）、および、スイッチＳにおいて降下する電圧ＵC（破線）の時間的な電圧推移を示す。また、図３（ｂ）に、時間的な電流の推移を示す。この際、ここでは、実線の曲線はインダクタンスＬRを通る電流ＩLRを、また、破線の曲線は電力スイッチＳのコントローラにおける電流ＩCを、さらに、点線は、ダイオードＤを通るダイオード電流ＩＤを示す。
【００３７】
電流および電圧の推移は、大まかに、２つの異なる段階Ｉ，ＩＩに分割される。この際、Ｉは、電力スイッチＳの入力段階、すなわち、ちょうど電力スイッチＳが入力され、続いてスイッチＯＮ状態となる段階を示している。また、ＩＩは、電力スイッチＳが切断されており、共振回路が自由振動できる段階を示している。
【００３８】
段階Ｉでは、インダクタンス電流ＩLRが直線的に上昇する。コイル電圧ＵCKは、ここでは、ハイレベル（ＵCK,0）である。一方、電力スイッチＳでの降下電圧ＵCは、事実上ゼロである。時点ｔ１で、電力スイッチＳのスイッチが切られると、電力スイッチでの下降電圧ＵCは少しずつ上昇する一方、コイル電圧ＵCKが同程度に降下する。スイッチを切るプロセスによって、電力スイッチＳを通るコレクタ電流ＩＣは、ゼロに落ち込む。しかし、一方、コイル電流ＩLRは、まだある程度の期間、なだらかさを増しながら上昇し続ける。コイル電流ＩLRのいわゆるオーバーシュートは、インダクタンスＬRとコンデンサＣKとの並列接続に起因する。スイッチを切る際に、コンデンサＣKは、インダクタンスＬRを介してさらに放電する。これにより、コイル電流ＩLRが発生し、オーバーシュートが生じる。実際には、コレクタ電流ＩＣは、すぐにゼロに減少するわけではなく、緩やかにゼロに向かう。これは、電力スイッチＳの切られた後の減衰過程に起因する電流によって生じる裾電流（Tailstrom）である。
【００３９】
時点ｔ２では、コイル電圧ＵCKはマイナスになり、理想的には、近似的に正弦曲線におけるマイナスの半波形の形状となる。また、時点ｔ３では、再びプラスになる。時点ｔ２とｔ３との間では、コイル電流ＩLRは減少し、マイナスにさえなる。この同じ期間に、電力スイッチＳでの降下電圧ＵCは上昇する。この場合、電圧の推移は、理想的には、プラスの正弦波形（半波形）と同じである。しかし、通常は、無視できないほどの減衰が負荷によって生じているので、実際、正弦曲線は、指数関数的に積み重なる。ランプ（特に、ガス放電ランプ）として形成されている負荷は減衰性が高いので、正弦曲線は大きく歪曲する。
【００４０】
時点ｔ４以降では、電力スイッチＳのゲートキャパシタに、少しずつ電荷が蓄積される。時点ｔ４で、コイル電圧は、印加されている中間回路電圧に達する。スイッチにかかっている電圧はゼロである。小さな電圧でもダイオードが伝導してコイル電流を伝達するので、共振回路の自由振動は、時点ｔ４で終了する。この際、コイル電流ＩLRは、再度、直線的に上昇する。これまでゼロであったダイオード電流ＩLRは、時点ｔ４で突然増加し、大きくマイナスになる。ダイオード電流ＩDは、時点ｔ４から、まず全体のコイル電流ＩLRを引き継ぐ。電力スイッチＳはまだ接続されていないので、コイル電流ＩLRとダイオードＤを通る逆電流ＩDとは、この時点ではまだマイナスである。時点ｔ５では、コイル電流がその符号を変え、電力スイッチＳは既に入力されている。ダイオード電流ＩDは、同時にゼロになる。そして、電力スイッチＳを通るコレクタ電流ＩＣは、全コイル電流ＩLRを引き継ぎ、電力スイッチＳが再び切られる時点まで、安定して直線的に上昇する。
【００４１】
従って、入力段階Ｉは、ダイオードＤが伝導している間の第１スイッチング領域Ｉａと、電力スイッチＳが伝導している第２スイッチング領域ＩＩａとに分割される。この場合、電力スイッチＳの実際の入力時点は、時間間隔ｔ５−ｔ４の範囲内で自由に決定できる。重要なことは、入力時点で、電力スイッチＳの電圧も同じくゼロでなければならないことである。従って、入力時点は、時間間隔ｔ５−ｔ４の間で、事実上、自由に決定ができる。しかし、決まったやり方で電力スイッチＳを入力できるように、ダイオード電流ＩDも可能な限り小さくなければならない。つまり、理想的には、入力時点ｔ５＝ｔ４である。しかし、電力スイッチＳをいつも決まったやり方で入力できるようにするためには、間隔ｔ５−ｔ４は、同じように十分に長くなければならない。
【００４２】
切断時点ｔ１は、ダイオードＤの逆電流ＩDの大きさを決定し、負荷の大きさに強く依存している。共振回路が自由振動している間、つまり、時間間隔ｔ４−ｔ１の間は、周波数は、共振回路自体によってあらかじめ決定されている。
【００４３】
回路構造のパルス幅は、入力時点および切断時点ｔ４、ｔ１によって調節できる。
【００４４】
電流ＩLRにおける最大値と最小値との差は、負荷によって消費されるエネルギー量である。
【００４５】
図４は、ＴＶ負荷用の駆動回路として形成されている本発明の回路構造の第４実施例を示す。これは、図１および図２に相当する実施例の変形であり、共振回路が直列共振回路として形成されているものである。この構成では、コンデンサＣKが、ダイオードＤと電力スイッチＳの負荷経路とに対して並列に配置されている。また、この並列回路は、インダクタンスＬRに対して直列に配置されている。
【００４６】
図４に示した回路構造の電流・電圧推移は、基本的には、図３に示した推移に相当している。電圧ＵCKは、ここでは、インダクタンスＬRにおいて降下する。唯一の違いは、電力スイッチＳを切った後、コイル電流ＩLRのオーバーシュートが生じないことである。なぜなら、コンデンサＣKは、インダクタンスＬRを介した放電を行えないからである。従って、コイル電流ＩLRはすぐに減少する、つまり、時点ｔ１から連続的に減少する。しかし、当然、まずコンデンサＣを、電圧ＵCK,0に充電しなければならない。
【００４７】
次に、本発明の構造を、図１，２，および図４に相当するＩＧＢＴとして形成されている電力スイッチＳとして、図５に示した部分断面図を参考にして、詳しく説明する。
【００４８】
図５に示すＩＧＢＴ電力スイッチＳは、半導体本体１（例えばシリコンから構成される）に配置されている。半導体本体１は、ｎドープされた内部ゾーン２を備えている。第１表面３には、ｐ+にドープされたベースゾーン４が、内部ゾーン２に埋設されている。同様に、少なくとも１つのｎ+にドープされたエミッタゾーン５は、ベースゾーン４が半導体本体１の表面３の様々な箇所６，７に現れ、残りの領域がエミッタゾーン５によって覆われるように、各ベースゾーン４に埋設されている。表面３に現れる箇所６，７は、一つには、チャネルゾーン６、ならびに、それぞれ１つのエミッタ電極８と接続されているコンタクト領域７である。更に、ゲート電極９が、チャネルゾーン６の制御のために備えられている。このゲート電極９は、酸化物１０ａによってエミッタ電極８から分離・絶縁されており、また、誘電体１０ｂによってチャネルゾーン６の領域の半導体本体１から分離・絶縁されている。ゲート電極９は、少なくとも、ベースゾーン４の表面３に現れているチャネルゾーン６の領域を覆うように、半導体本体１に配置されている。
【００４９】
また、半導体本体１の背面側には、まず、その大部分を内部ゾーン２に隣接させている、ｎにドープされた電界阻止ゾーン１２と、電界阻止ゾーン１２に隣接した、ｐ+にドープされたコレクタゾーン１３とが、第２表面１１と内部ゾーン２との間に備えられている。コレクタゾーン１３は、第２表面１１のコレクタ電極１４と広範囲で接触している。
【００５０】
このように、図５は、電界阻止ＩＧＢＴとして形成されている垂直半導体部品を示している。この部品では、ゲート端子Ｇを有するゲート電極９およびエミッタ端子Ｅ´を有するエミッタ電極８が、半導体本体１の（ディスク）前面側３に配置されており、（ディスク）背面側１１において、コレクタ電極１４が、コレクタ端子Ｋと接続されている。チャネルゾーン６を流れる電荷キャリアは、まず、内部ゾーン２を通って、電界阻止ゾーン１２とコレクタゾーン１３とに流れ、この場所で、コレクタ電極１４によって吸引される。コレクタゾーン１３は、少数の電荷キャリアを内部ゾーン２に注入するために、つまり、半導体部品の接続駆動における伝導性を上げるために使用される。
【００５１】
ゲート電極９は、通常は、高ドープされたポリシリコンから構成される、しかし、一般的な金属化によっても、または、シリコン化によっても形成できる。ソース電極８とドレイン電極１４とは、一般的な金属化によって、例えばアルミニウム、銅、金などから形成される。ゲート電極９と半導体本体１との間の誘電体１０ｂおよび酸化物１０ａは、通常は、酸化シリコン（ＳｉＯ２）を含有しているが、当然、他の物質、例えば窒化シリコン（Ｓｉ3Ｎ4）のような、または、上記した物質の混合物から構成されてもよい。
【００５２】
図５に示した実施例に対し、全伝導性タイプｎ・ｐを変更すること、および、ドーピングの濃度を変化させることによって、当然、更なる実施例を構成できる。さらに、図５には、Ｄ−ＭＯＳとして形成されたＩＧＢＴを示したが、この半導体部品は、Ｖ型のもの，トレンチＩＧＢＴまたは同様のものによって代用することもできる。
【００５３】
図５に示した電界阻止ＩＧＢＴは、例えばＰＴ−ＩＧＢＴ（パンチ・スルーＩＧＢＴ）のような他のＩＧＢＴ変形型に対して、コレクタゾーン１３ならびに電界阻止ゾーン１２が非常に薄く形成されていること、典型的には、これらゾーン１２，１３の層の厚さｄ１、ｄ２が１００ｎｍ〜３０μｍであることによって特徴付けられている。これに比べて、ＰＴ−ＩＧＢＴの場合の電界阻止ゾーン１２とコレクタゾーン１３とは、３０μｍよりも明らかに大きい。これに関し、電界阻止ゾーン１２とコレクタゾーン１３とのサイズについて重要な点は、これらのドーピング濃度を非常に高くする必要のあることである。特に電界阻止ゾーン１２は、内部ゾーン２よりも数桁高いドーピング濃度でなければならない。
【００５４】
従来のＰＴ−ＩＧＢＴと比較して、図５に示す電界阻止ＩＧＢＴの特別な長所は、上記したようにコレクタゾーン１３の厚さｄ２＜５μｍである場合、そのエミッタ効率（Emitter-Wirkungsgrad）が小さいことである。これにより、寿命の減衰（Lebensdauerabsenkung）がほとんど（あるいは全く）なくなる。このことから、電界阻止ゾーン１２を、同様に非常に薄く（ｄ１＜５μｍ）形成できることが好ましい。導入部に記載したように、寿命（Lebensdauereinstellung）は温度に大きく依存しているので、電界阻止ＩＧＢＴにより、電力損失を温度にほとんど（あるいは全く）関係させないことが好ましい。従って、電界阻止ＩＧＢＴは、図１，２，４に示したような、電圧負荷のないときにスイッチされる回路に非常に適している。これは、これらの回路が、非常に高い遮断電圧によって駆動され、ほとんど電力損失がなく、さらに、電力損失が事実上温度に全く影響されないからである。
【００５５】
図５に示す電界阻止ＩＧＢＴの構造は、例えば、ドイツ登録特許第１９７３１４９５号（ＤＥ１９７３１４９５Ｃ２）に開示されている。電解阻止ＩＧＢＴの更なる詳細、特徴、その長所および駆動方法は、ドイツ登録特許第１９７３１４９５号（ＤＥ１９７３１４９５Ｃ２）に関するものであり、その出願を引用によってここに含める（「Incorporated by Reference」）。
【００５６】
無負荷スイッチング用、つまり、図１，２，４に示した電圧印加のないスイッチング用の回路構成のためには、上記した電界阻止ＩＧＢＴのほかに、当然、ＰＴ−ＩＧＢＴも使用できる。電圧が非常に高い場合でも、始めに言及したＭＯＳＦＥＴよりも電力損失は明らかに小さいので、ＰＴ―ＩＧＢＴは、電圧負荷のない回路に非常に適している。しかし、ＰＴ―ＩＧＢＴの場合の問題は、その高いエミッタ効率と、これに伴う内部ゾーンでのプラズマオーバーシュートである。電荷キャリアオーバーシュートを減少させるために、電荷キャリア寿命の短縮が必要である。電荷キャリア寿命の短縮は、電界阻止ゾーンの適当なサイズ決定、特にそのドーピング濃度および層の厚さによって調節される。とりわけ、電界阻止ゾーンにおける電荷キャリア寿命の短縮は、強く温度に依存しており、このことから、ＰＴ−ＩＧＢＴの場合、温度上昇につれてスイッチングに起因する電力損失は大きく上昇する。
【００５７】
最後に、電力スイッチＳとして、いわゆるＮＰＴ−ＩＧＢＴ（ノン・パンチ・スルー・ＩＧＢＴ）が考えられる。ＮＰＴ−ＴＧＢＴおよびＰＴ−ＩＧＢＴの構造は、「電力ＭＯＳ−ＦＥＴ演習」（Jens Peer Stengl， Jenoe Tihanyi， “Leistungs-MOS-FET-Praxis” Pflaum Verlag， Muenchen， 1992）に詳しく記載されている。このようなＮＰＴ−ＩＧＢＴは、寿命調節を完全に省いており、その結果、スイッチングに起因する電力損失はほんの少しだけ温度に依存している。ここでは、オーバーシュートは、ＦＳ−ＩＧＢＴでのように、エミッタとコレクタとの間に印加されている電圧によって取り除かれる。従って、ＮＰＴ−ＩＧＢＴは、電圧負荷のないスイッチング条件用にのみ条件付きで適切である。
【００５８】
内部ゾーンを厚くし、電界阻止ゾーン１２を完全に省略した、ＰＴ−ＩＧＢＴおよびＦＳ−ＩＧＢＴにはない垂直構造では、破損電圧（Durchbruchsspannung）の領域に電圧がかかって初めてオーバーシュートを排除できるような電界分布が、スイッチに生じる。ＰＴ−ＩＧＢＴおよびＦＳ−ＩＧＢＴの場合、電場における印加電圧によって電界阻止ゾーン１１が潰れた直後に、プラズマ電荷の大部分が取り除かれる。このことは、破壊電圧より下の電圧の際に典型的である。ＰＴ−ＩＧＢＴおよびＦＳ−ＩＧＢＴの場合、コレクタ−エミッタ電圧が既に低い場合でも、電場は、背面の手前のｎドープされた層によって、電界阻止ゾーンに達する。従って、プラズマは、電圧の低い場合でも既に取り除かれており、その結果、高電圧では電流が流れない。このような半導体部品は、電圧負荷のないスイッチングでは、特に低い損失によって特徴付けられる。
【００５９】
これと比較して、ＮＰＴ−ＩＧＢＴの場合、電場自体は、特定の破損電圧では半導体本体の背面側のエミッタ領域に達しない。その結果、高電圧の場合にも部分電圧になる。従って、電圧負荷のないスイッチングでは、上記した半導体部品と比べて、明らかに損失が高い。
【００６０】
図６は、電界阻止ＩＧＢＴ（ａ）とＰＴ−ＩＧＢＴ（ｂ）の場合の、スイッチング損失の温度依存性を示すグラフである。図６（ａ）のグラフでは、入力電力損失ＥONと切断電力損失ＥOFFとは、温度範囲ＴJ＝２０℃〜１４０℃で、それぞれ約５０％だけ上昇している。これと比較して、スイッチングに起因する電力損失は、図６（ｂ）のグラフのＰＴ−ＩＧＢＴの場合、２０℃〜１４０℃の温度範囲において、測定値が対数関数的にプロットされ、約３倍に増加する。
【００６１】
図７は、電界阻止ＩＧＢＴ（ａ）とＮＰＴ−ＩＧＢＴ（ｂ）とを例として、負荷のない条件下で電力スイッチを切断する際の、電流および電圧推移の上記依存性を示すグラフである。電界阻止ＩＧＢＴの場合とＮＰＴ−ＩＧＢＴの場合とでは、時点ｔ１０でスイッチを切断すると、コレクタ−エミッタ電圧ＵCは直線的に上昇する。同様に、コレクタ電流ＩＣは、時点ｔ２０で、ほぼゼロに減少するまで下降する。次に、コレクタ電流ＩＣは、最後に再び約ゼロとなる前に、コンデンサの放電（裾電流）が原因で、再び僅かに上昇する。電界阻止ＩＧＢＴの場合、コレクタ電流ＩＣは、既に非常に急速に、つまり、時点ｔ３０で、その電流の無い状態に達している。ここでは、裾電流は、非常に短く、典型的には約２００Ｖで終了している。これと比較して、ＮＰＴ−ＩＧＢＴ（図７（ｂ））のコレクタ電流ＩＣは、時点ｔ３０で、まだ十分に高い（約１０〜２０倍高い）電流値を示す。このことは、明らかに、電力損失がより高いことを意味している。裾電流は、ここでは非常に長い間続き、最大電圧にまで達する。
【００６２】
ＰＴ−ＩＧＢＴの電流および電圧の推移は、電界阻止ＩＧＢＴのものと似ているが、温度に大きく依存している。
【００６３】
基本的に、ＰＴ−ＩＧＢＴは、そのスイッチングに起因する電力損失が、電界阻止ＩＧＢＴの場合よりも非常に強く温度に依存しているという事実を鑑みると、電圧は非常に高いが、温度振幅の小さい半導体部品に使用するような場合に特に適しているとも言える。これと比較して、ＰＴ−ＩＧＢＴとＮＰＴ−ＩＧＢＴとの全体の長所を備えており、さらに、スイッチングに起因する電力損失が事実上温度に依存していない電界阻止ＩＧＢＴは、従って、図１，２，４の回路構造の場合の電力スイッチとして本発明に基づいて使用するために最適な解決策である。
【００６４】
本発明は、例えば、スイッチ回路網、半または全ブリッジ回路、整流器または逆変換器、電圧調整器、電流供給器、ランプ駆動回路などの、電圧の無いスイッチングの好ましい回路に特に適している。
【００６５】
以上のように、上記のように形成・駆動される電界阻止ＩＧＢＴもしくはＰＴ−ＩＧＢＴによって、従来では受け入れるしかなかったＭＯＳＦＥＴからなる半導体部品のもつ不都合を回避可能な、電圧負荷のないスイッチングのために最適な半導体部品を提供できる。特に、電力スイッチを電界阻止ＩＧＢＴから形成すると、スイッチングに起因する損失は全く温度に依存しない。従って、この電力スイッチは、特に、高温での駆動に適している。
【００６６】
また、以下の回路構造の駆動方法も可能である。
（１）負荷（ＺL）用に供給する電力を、パルス数、および／または、パルス幅、および／または、第１駆動段階（Ｉ）での２つのパルスの間隔、によって変調する第１駆動モードによって特徴付けられる、請求項に記載されたいずれか１つの回路構造の駆動方法。
（２）負荷（ＺL）用に供給する電力を、第１駆動段階（Ｉ）の範囲内における電力スイッチ（Ｓ）の入力時点（ｔ５）によって変調する第２駆動モードによって特徴付けられる、請求項に記載されたいずれか１つの回路構造の駆動方法。
（３）上記負荷（ＺL）用に供給する電力を、第１駆動段階（Ｉ）の範囲内における電力スイッチ（Ｓ）の入力時点（ｔ５）、および、パルスモジュレータによって変調する第３駆動モードによって特徴付けられる、上記（１）あるいは上記（２）に記載の方法。
【００６７】
上述の事項は、本発明の原則とその実用的使用とを最適に説明するためになされたものである。本発明は、当然、当業者の技術および知識の範囲内において、適切な方法で、多くの異なる実施形態および変化形として実施されるものである。
【図面の簡単な説明】
【図１】  放電部品を有するランプ駆動回路として形成されている本発明の回路構造の第１実施例を示す図である。
【図２】  誘導性の連結を有するスイッチ回路網として形成されている本発明の回路構造の第２実施例を示す図である。
【図３】  図１および図２に相当する本発明の回路構造の場合の様々な電流および電圧の時間的な経過を示す図である。
【図４】  本発明の回路構造の第３実施例を示す図である。
【図５】  電界阻止ＩＧＢＴとして形成されている最適化された電力スイッチの構造の部分断面図である。
【図６】  電界阻止ＩＧＢＴ（ａ）およびＰＴ−ＩＧＢＴ（ｂ）における、スイッチング損失の温度依存性を示すグラフである。
【図７】  電界阻止ＩＧＢＴ（ａ）とＮＰＴ−ＩＧＢＴ（ｂ）とを例として、負荷のない条件下で電力スイッチを切断する際の、電流および電圧推移の上記依存性を示すグラフである。
【図１】
0004037106.tif 000002
【図２】
0004037106.tif 000003
【図３】
0004037106.tif 000004
【図４】
0004037106.tif 000005
【図５】
0004037106.tif 000006
【図６】
0004037106.tif 000007
【図７】
0004037106.tif 000008