(57)【特許請求の範囲】
【請求項１】
再生すべき元の２値信号の立上がりおよび立下りのタイミングに応じて逆方向に符号が反転する符号反転パルス対信号を受信して前記元の２値信号に対応する信号を再生する信号再生回路であって、
前記符号反転パルス対信号が入力され、高識別レベルが前記符号反転パルス対信号の変化エッジに対応するゼロレベルに、低識別レベルが前記ゼロレベルから所定レベル以上離れた第１負レベルに、設定された第１ヒステレシスインバータと、
前記符号反転パルス対信号が入力され、高識別レベルが前記ゼロレベルから所定レベル以上離れた第１正レベルに、低識別レベルが前記ゼロレベルに、設定された第２ヒステレシスインバータと、
前記符号反転パルス対信号が入力され、高識別レベルが前記符号反転パルス対信号のノイズレベル範囲より高い第２正レベルに、低識別レベルが前記符号反転パルス対信号のノイズレベル範囲より低い第２負レベルに、設定された第３ヒステレシスインバータと、
前記第１ヒステレシスインバータの非反転出力を前記元の２値信号の最小パルス間隔より小さい第１遅延時間遅延させる第１遅延手段と、
前記第２ヒステレシスインバータの非反転出力を前記第１遅延時間遅延させる第２遅延手段と、
前記第３ヒステレシスインバータの非反転出力を、前記第１遅延時間より小さい第２遅延時間遅延させる第３遅延手段と、
前記第１遅延時間遅延された前記第１ヒステレシスインバータの非反転出力と前記第３ヒステレシスインバータの反転出力の論理和を出力する第１ＯＲゲートと、
前記第１遅延時間遅延された前記第２ヒステレシスインバータの非反転出力と前記第２遅延時間遅延された前記第３ヒステレシスインバータの非反転出力の論理和を出力する第２ＯＲゲートと、
前記第１および第２ＯＲゲートの出力の論理積を出力するＡＮＤゲートと、を備え、
前記元の２値信号の最小パルス間隔は、前記元の２値信号の立上がりおよび立下りのタイミングの間隔であることを特徴とする信号再生回路。
【請求項２】
再生すべき元の２値信号の立上がりおよび立下りのタイミングに応じて逆方向に符号が反転する符号反転パルス対信号を受信して前記元の２値信号に対応する信号を再生する信号再生回路であって、
前記符号反転パルス対信号を前記元の２値信号の最小パルス間隔の１／２より小さい所定の遅延時間遅延させる第１遅延手段と、
前記符号反転パルス対信号を前記所定の遅延時間遅延させる第２遅延手段と、
前記所定の遅延時間遅延された前記符号反転パルス対信号が入力され、高識別レベルが前記符号反転パルス対信号の変化エッジに対応するゼロレベルに、低識別レベルが前記ゼロレベルから所定レベル以上離れた第１負レベルに、設定された第１ヒステレシスインバータと、
前記所定の遅延時間遅延された前記符号反転パルス対信号が入力され、高識別レベルが前記ゼロレベルから所定レベル以上離れた第１正レベルに、低識別レベルが前記ゼロレベルに、設定された第２ヒステレシスインバータと、
前記符号反転パルス対信号が入力され、高識別レベルが前記符号反転パルス対信号のノイズレベル範囲より高い第２正レベルに、低識別レベルが前記符号反転パルス対信号のノイズレベル範囲より低い第２負レベルに、設定された第３ヒステレシスインバータと、
前記第１ヒステレシスインバータの反転出力を前記所定の遅延時間遅延させる第３遅延手段と、
前記第２ヒステレシスインバータの反転出力を前記所定の遅延時間遅延させる第４遅延手段と、
前記第３ヒステレシスインバータの反転出力を、前記所定の遅延時間遅延させる第５遅延手段と、
前記所定の遅延時間遅延された前記第１ヒステレシスインバータの反転出力と前記第３ヒステレシスインバータの非反転出力の論理積を出力する第１ＡＮＤゲートと、
前記所定の遅延時間遅延された前記第２ヒステレシスインバータの反転出力と前記所定の遅延時間遅延された前記第３ヒステレシスインバータの反転出力の論理積を出力する第２ＡＮＤゲートと、
前記第１および第２ＡＮＤゲートの出力の否定論理和を出力するＮＯＲゲートと、を備え、
前記元の２値信号の最小パルス間隔は、前記元の２値信号の立上がりおよび立下りのタイミングの間隔であることを特徴とする信号再生回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、再生すべき元の２値信号の立上がりおよび立下がりのタイミングに応じて逆方向に符号が反転する符号反転パルス対信号を受信して元の２値信号に対応する信号を再生する信号再生回路に関し、特に立上がりおよび立下がりのタイミングの時間関係を簡単な構成で正確に再生する信号再生回路に関する。
【０００２】
【従来の技術】
現在ＩＣテスタ内の信号伝送は全て電気信号で行っているが、最大伝送距離および周波数特性においてより優れており、かつ伝送媒体（光ファイバ）が細く軽量であると言う長所から、特にテスタ本体とテストヘッド間の信号伝送に対しては光伝送を使用した方が有利であると考えられている。
【０００３】
しかしながら、テスタ本体とテストヘッド間の信号には、多数のパルス幅が混在する上に非常に高いタイミング精度が要求されるため、一般のデジタルデータ伝送と同様の方法で光伝送に置き換えることは困難である。従って、この様な信号を光で伝送するためには、伝送波形を光伝送により適した形に変換して伝送し、受信時には変換された波形を識別して元の伝送波形に変換し直す必要がある。
【０００４】
送信時の波形を光伝送により適した形に変換するための方法として、既に同一出願人によるＰＣＴ出願（ＰＣＴ／ＪＰ９８／００２４６）が存在する。この出願に記載されたシステムでは、伝送すべき信号の立上がりおよび立下がりのタイミングを検出し、このタイミングに基づく両極性パルスを形成する。次にこの両極性パルスを基にして、立上がりおよび立下がりのタイミングを示す光強度変調信号を形成して、これを光ファイバによって伝送するものである。
【０００５】
この様に、信号の立上がりおよび立下がりのタイミングのみを光伝送することによって、ＩＣテスタ内の信号の様に多数のパルス幅が混在する上に高いタイミング精度が要求される信号であっても、安定した光伝送を行うことができる。
図１は、上記の光伝送方式を説明するための波形図である。伝送すべき信号波形の立上がりおよび立下がりのタイミングを示す両極性パルスである光強度信号図１（ａ）は、オフセット光を含んだ形で光ファイバによって伝送される。このオフセット光は、通常状態で発光素子を弱く発光させておくことによって、発光時の立上がりの遅れを取り除くためのものである。
【０００６】
受信側では、伝送された光強度信号図１（ａ）を受光し光電変換してＤＣ成分（オフセット光）を取り除くことにより、元の信号の立上がりおよび立下がりのタイミングを示す両極性パルス図１（ｂ）を得る。この両極性パルス図１（ｂ）を信号処理することにより、立上がりおよび立下がり信号図１（ｃ）を得て、元の２値信号を再現する。
【０００７】
両極性パルス図１（ｂ）から立上がりおよび立下がりエッジを識別し、２値の電気信号に変換し直して出力する簡単な方法として、図２に示すヒステリシスコンパレータ１を用いたものがある。一般にヒステリシスコンパレータは、高識別レベルおよび低識別レベルを有し、入力信号が高識別レベルより大きいと判定した後は入力信号を低識別レベルと比較してその比較結果を出力し、一旦低識別レベルより小さいと判定した後は入力信号を高識別レベルと比較してその比較結果を出力するといった具合に識別レベルにヒステリシス特性を有する比較器（コンパレータ）である。すなわち、ヒステリシスコンパレータは、入力信号の立上がりエッジに対する識別レベルと立下がりエッジに対する識別レベルを異なったレベルに設定できることに加えて、一度何れかのエッジを識別すると、次に逆のエッジを識別するまで前のエッジに対応した出力を保持する機能を持っている。
【０００８】
従って、ヒステリシスコンパレータにおいて、立上がりおよび立下がりエッジ用の識別レベルをそれぞれ予め設定して置くことによって、ヒステリシスコンパレータの上記機能そのものを使用し、入力側に導入された両極性パルスから出力側において元の２値信号を容易に再現することができる。
図１に示した両極性パルスを伝送する方式とは異なって、信号の立上がりおよび立下がりのタイミングを示す符号反転パルス対信号を光伝送に利用した信号伝送方式における波形を図３に示す。この方式に関しては、同一出願人による特許出願特願平９−９２７１号「光伝送システムおよび光伝送方式」に詳細に示されている。
【０００９】
伝送される光強度信号図３（ａ）は、符号反転パルス対信号の符号反転のタイミングで、元の信号の立上がりおよび立下がりのタイミングを示す。この符号反転パルス対信号は、受信側で光電変換され、ＤＣ成分（オフセット光）が除去されて、図３（ｂ）に示すような符号反転パルス対信号が形成される。このパルス対の符号反転タイミングを識別することにより、図３（ｃ）に示すような、元の伝送すべき波形の立上がりおよび立下がりタイミングを示す、立上がり信号および立下がり信号が形成される。
【００１０】
本発明は、図３の示したような符号反転パルス対信号の符号反転のタイミングで変化する２値信号を生成する信号再生回路に関する。
図３に示した符号反転パルス対信号から立上がり信号および立下がり信号を生成するのに、図２に示したヒステリシスコンパレータが使用できる。図４は、ヒステリシスコンパレータの入力側で受信された符号反転パルス対信号の波形と、ヒステリシスコンパレータの立上がりおよび立下がりエッジ識別レベル、及び再生された２値信号を示す図である。図４に示すように、ヒステリシスコンパレータの高識別レベルＬａを符号反転パルス対信号のノイズレベル範囲より高い立上がりエッジ用識別に、低識別レベルＬｂをノイズレベル範囲より低い立下がりエッジ用識別レベルに設定すると、図示のような電気信号が得られる。
【００１１】
【発明が解決しようとする課題】
２値信号の再生のためにヒステリシスコンパレータを用いる方法は、それが簡単な回路で実現できる点で非常に有利であるが、識別レベルの設定に関してタイミング精度を劣化させる重要な問題が生じる。
図４に示す様に、実際の受信信号には通常ある程度のノイズレベルおよびリンギングが加わっているため、高識別レベルＬａ及び低識別レベルＬｂの絶対値の設定が低すぎる場合には、ノイズおよびパルス信号に続くリンギングが識別レベルを越える確率が増加し、両極性パルス以外のところで誤ってエッジを識別してしまう可能性が高くなる。従って、上記の方法で各エッジをより確実に（少ない誤り率で）識別させるためには、図４に示す様に、立上がりエッジ用の高識別レベルＬａと立下がりエッジ用の低識別レベルＬｂとの差を十分大きく確保して置く必要がある。
【００１２】
しかしながら、図３からも分かるように、符号反転パルス対信号では、２値信号の立上がりおよび立下がりタイミングは、正確にはそれぞれに対応した符号反転パルス対におけるパルス符号の極性が反転するタイミング、すなわち、信号がゼロレベルを横切るタイミングである。識別レベルＬａとＬｂがゼロレベルでないためにタイミングのずれが生じる。以下、このずれの発生を図５の立下がりエッジの正−負の反転パルス対を参照して説明する。
【００１３】
図５の例では、パルス符号の極性が反転するタイミングは、信号がゼロレベルを横切るタイミングＡに相当している。ところが、図示する様に識別レベルＬｂ（Ｌａも同様）がゼロレベルから大きく離れている場合には、識別されるタイミングはＣとなり、本来のタイミングからのずれ、即ちスキューが発生する。また受信する符号反転パルス対の振幅が何らかの原因で時間的に変動し、図５で点線に示す様で波形となった場合には、エッジが識別されるタイミングは更にずれてタイミングＢとる。この結果、スキューの時間的な変動が発生する。
【００１４】
以上の様に、入力信号が図３に示す符号反転パルス対の場合でも、エッジの識別レベルが本来の識別レベル（この場合、ゼロレベル）から離れていると、再生される信号のタイミング精度が劣化すると言う問題が発生する。上記のようなスキューや特にその変動は、そのままタイミング精度を劣化させる原因となるため、高いタイミング精度が要求されるＩＣテスタの信号伝送においては重大な問題となる。
【００１５】
この様なタイミング精度の劣化を解消する一つの方法として、両極性パルスあるいは符号反転パルス対の立上がりおよび立下がり時間を十分に高速化し（図５の符号反転パルス対のエッジの傾きを急にして）、図５に示すタイミングのずれを小さくしていく方法が有効であるが、そのためには発光素子の特に立下がり時間を短くすることが必要であり、また受光素子や受信側の増幅器にも高速動作の可能な回路または素子が必要となる。ところが、発光素子の立下がり時間を短くすることは非常に困難であり、かつ高速動作可能な受光素子および増幅器を用いることによって装置の製造コストが大幅に増加すると言う欠点を有しており、その実現性には問題がある。
【００１６】
本発明は上記の問題を解決するために成されたものであり、装置の大幅なコスト上昇を伴うことなく、光伝送された符号反転パルス対信号から高いタイミング精度で元の２値の電気信号を再生することが可能な新規な信号再生回路の実現を目的とする。
【００１７】
【課題を解決するための手段】
上記目的を実現するため、本発明の信号再生回路は、符号反転パルス対信号の立上がり又は立下がりエッジに対応する信号の変化が開始されることをそれぞれ検出して変化した後、立上がり又は立下がりエッジに正確に対応して変化する２つの信号と、変化エッジの間の状態（符号）を示す状態検出信号とを論理回路で合成して、立上がり又は立下がりエッジに正確に対応して変化する２値信号を生成する。
【００１８】
すなわち、本発明の信号再生回路は、再生すべき元の２値信号の立上がりおよび立下がりのタイミングに応じて逆方向に符号が反転する符号反転パルス対信号を受信して元の２値信号に対応する信号を再生する信号再生回路であって、少なくとも立上がりエッジに対応する符号反転パルス対信号の変化が開始されることを検出して変化した後、符号反転パルス対信号の立上がりエッジに対応して変化する立上がり信号を出力する立上がりエッジ検出回路と、少なくとも立下がりエッジに対応する符号反転パルス対信号の変化が開始されることを検出して変化した後、符号反転パルス対信号の立下がりエッジに対応して変化する立下がり信号を出力する立下がりエッジ検出回路と、符号反転パルス対信号の立上がりおよび立下がりエッジであったことをそれぞれ識別して変化し、一旦符号反転パルス対信号の立上がりおよび立下がりの何れか一方を識別すると識別した変化に対応する出力を立上がりおよび立下がりの他方を識別するまで維持する状態信号を出力する状態検出回路と、立上がり信号、立下がり信号および状態信号から、符号反転パルス対信号の立上がりエッジおよび立下がりエッジに対応して交互に反転する２値信号を再生する論理回路とを備えることを特徴とする。
【００１９】
本発明によれば、符号反転パルス対信号の立上がりエッジのみを検出する立上がりエッジ検出回路、符号反転パルス対信号の立下がりエッジのみを検出する立下がりエッジ検出回路、及びエッジ間の状態信号、すなわち元の２値信号のエッジ間の論理符号を検出する状態検出回路の３つの独立した経路で、元の２値信号のエッジを再生するのに必要な信号を生成し、論理回路がこれらの信号から元の２値信号を再生している。立上がりおよび立下がりエッジ検出回路は、正確に符号反転パルス対信号の立上がりおよび立下がりエッジに対応して変化する信号をそれぞれ正確に生成するので、波形レベルや遅延量の細かい設定を行わなくても、単純な論理素子の組合せで、エッジの相対関係を正確に維持して２値信号を再生できる。
【００２０】
立上がりエッジ検出回路は、例えば、高識別レベルと低識別レベルとを有し、符号反転パルス対信号が一旦低識別レベルより小さいと判定した後は符号反転パルス対信号と高識別レベルとの比較を行い、符号反転パルス対信号が一旦高識別レベルより大きいと判定した後は符号反転パルス対信号と低識別レベルとの比較を行うという具合に交互に識別レベルを変化させて比較結果を出力し、少なくとも立上がりエッジに対応する符号反転パルス対信号の変化が開始されることを検出した時に変化して符号反転パルス対信号の立上がりエッジで元の状態値に戻る信号を出力する比較器、例えばヒステリシスコンパレータで実現される。例えば、符号反転パルス対が立上がりエッジでは負から正のパルスに反転する場合には、低識別レベルを絶対値がノイズレベルより大きな負のレベルに設定し、高識別レベルを符号反転パルス対が反転するレベル、すなわちゼロレベルに設定する。これであれば、少なくとも立上がりエッジの負パルスで変化し、その後ゼロレベルを通過する時に基に戻る信号が生成される。この信号の元に戻るタイミングは、符号反転パルス対が反転するタイミングに正確に対応する。
【００２１】
立下がりエッジ検出回路についても同様にヒステリシスコンパレータのような比較器で実現され、少なくとも立下がりエッジに対応する符号反転パルス対信号の変化が開始されることを検出した時に変化して符号反転パルス対信号の立下がりエッジで元の状態値に戻る信号を出力するようにする。符号反転パルス対が立下がりエッジでは正から負のパルスに反転する場合には、高識別レベルを絶対値がノイズレベルより大きな正のレベルに設定し、低識別レベルを符号反転パルス対が反転するレベル、すなわちゼロレベルに設定する。これであれば、少なくとも立下がりエッジの正パルスで変化し、その後ゼロレベルを通過する時に戻る信号が生成される。この信号の元に戻るタイミングも、符号反転パルス対が反転するタイミングに正確に対応する。
【００２２】
状態検出回路も同様にヒステリシスコンパレータのような比較器で実現される。この比較器（ヒステリシスコンパレータ）は、識別結果を相補の信号として出力する。
論理回路は、立上がり信号及び立下がり信号を遅延する遅延素子と、状態信号の非反転信号と反転信号にいずれかを遅延する遅延素子と、複数の論理ゲートとで構成される。
【００２３】
【発明の実施の形態】
本発明の実施例の信号再生回路で再生する信号は、例えば、ＩＣテスタとテストヘッドの間で光信号の形で伝送されてくる信号を光電変換した信号である。送信元では、２値信号の変化エッジに応じて符号反転パルス対信号を生成し、電気−光変換して光信号を生成して伝送する。受信側では、送られてきた光信号を光−電気変換してＤＣ成分をカットし、符号反転パルス対信号を生成する。信号再生回路は、この符号反転パルス対信号から、変化エッジに正確に対応して変化する２値信号を再生する。符号反転パルス対信号は、図４に示すように、立上がりエッジでは負−正の符号反転パルス対が生成され、立下がりエッジでは正−負の符号反転パルス対が生成されるものとして説明を行う。
【００２４】
図６は、本発明の実施例の符号反転パルス対信号を再生する信号再生回路の回路構成を示す図である。
図６に示すように、実施例の信号再生回路は、符号反転パルス対信号Ｓｉが入力される３個のヒステリシスコンパレータ１１〜１３と、論理回路１４とを有している。論理回路１４は、第１のヒステリシスコンパレータ１１の非反転出力Ｑを遅延させるディレイ素子１５と、第２のヒステリシスコンパレータ１２の非反転出力Ｑを遅延させるディレイ素子１６と、第３のヒステリシスコンパレータ１３の非反転出力Ｑを遅延させるディレイ素子１７と、ディレイ素子１５で遅延された信号ａと第３のヒステリシスコンパレータ１３の反転出力／Ｑ（ｄ）の論理和を求めるＯＲゲート１８と、ディレイ素子１６と１７でそれぞれ遅延された信号ｂ、ｃの論理和を求めるＯＲゲート１９と、ＯＲゲート１８と１９の出力ｅ、ｆの論理積を求めるＡＮＤゲート２０とを有する。
【００２５】
第１のヒステリシスコンパレータ１１は、高識別レベルがゼロレベルに設定されており、立上がりエッジに対応する負−正の符号反転パルスの反転タイミングを正確に検出する。第２のヒステリシスコンパレータ１２は、低識別レベルがゼロレベルに設定されており、立下がりエッジに対応する正−負の符号反転パルスの反転タイミングを正確に検出する。しかし、第１および第２のヒステリシスコンパレータ１１、１２では不用なエッジも検出されるため、元の２値信号を再生するにはこれらを除去して、立上がりおよび立下がりエッジでのみ変化するように合成する必要がある。そのために、識別レベルを図４のように設定した第３のヒステリシスコンパレータ１３で、立上がりエッジと立下がりエッジの間の論理符号を判定し、その判定結果を使用する。
【００２６】
図７は図６の回路の動作を示すタイムチャートである。以下、図７を参照して図６の回路の動作を説明する。
図７において、Ｓｉ−１〜Ｓｉ−３は、符号反転パルス対信号Ｓｉに対する第１〜第３のヒステリシスコンパレータ１１〜１３の識別レベルを示す。図７のＳｉ−１に示すように、第１のヒステリシスコンパレータ１１の高識別レベルＬａ１は、変化エッジのレベルに相当するゼロレベルに設定されており、低識別レベルＬｂ１はゼロレベルからノイズレベル以上離れた負のレベルに設定されている。従って、第１のヒステリシスコンパレータ１１の出力は、図７のａで点線で示すように、立上がりエッジの符号反転パルス対の負のパルスの最初の部分でパルス対信号が第２の識別レベルＬｂ１より小さくなると「低（Ｌ）」レベルになり、パルス対信号が反転する二重丸で示したタイミングで「高（Ｈ）」に戻る。第１のヒステリシスコンパレータ１１の出力は、論理回路１４のディレイ素子１５でΔＴだけ遅延されて信号ａ（実線）となる。この変化エッジＰのタイミングは、パルス対信号が反転するタイミング、すなわち元の２値信号の立上がりエッジに対応している。第１のヒステリシスコンパレータ１１の出力は、立下がりエッジの符号反転パルス対の負のパルスで再び「Ｌ」になり、パルス対がない部分になるとリンギングなどで再び「Ｈ」に戻るが、この変化エッジＱのタイミングは不安定である。
【００２７】
同様に、図７のＳｉ−２に示すように、第２のヒステリシスコンパレータ１２の高識別レベルＬａ２はゼロレベルからノイズレベル以上離れた正のレベルに設定されており、低識別レベルＬｂ２はゼロレベルに設定されている。従って、第２のヒステリシスコンパレータ１２の出力は、図７のｂで点線で示すように、立下がりエッジの符号反転パルス対の正のパルスの最初の部分でパルス対信号が高識別レベルＬａ２より大きくなると「Ｈ」レベルになり、パルス対信号が反転する二重丸で示したタイミングで「Ｌ」に戻る。第２のヒステリシスコンパレータ１２の出力は、論理回路１４のディレイ素子１６で、ディレイ素子１５と同じ遅延量ΔＴだけ遅延されて信号ｂ（実線）となる。この変化エッジＳのタイミングは、パルス対信号が反転するタイミング、すなわち元の２値信号の立下がりエッジに対応している。第２のヒステリシスコンパレータ１２の出力は、立上がりエッジの符号反転パルス対の正のパルスでも「Ｈ」になり、パルス対がない部分になるとリンギングなどで再び「Ｌ」に戻るが、この信号ｂの立下がりエッジＲのタイミングは不安定である。
【００２８】
上記のように、信号ａとｂは元の２値信号の変化エッジで正確に変化する信号であるが、他の部分でも変化する信号である。そこで、第３のヒステリシスコンパレータ１３の出力を利用して、信号ａとｂから元の２値信号の変化エッジでのみ正確に変化する信号を合成する。
図７のＳｉ−３に示すように、第３のヒステリシスコンパレータ１３では、高識別レベルＬａ３は絶対値がゼロレベルに対してノイズレベルより大きい正のレベルに設定されており、低識別レベルＬｂ３は絶対値がゼロレベルに対してノイズレベルより大きい負のレベルに設定されている。言い換えれば、図４のヒステリシスコンパレータと同じような識別レベルを有する。従って、符号反転パルス対信号Ｓｉに対して、ｃで点線で示すような非反転出力Ｑと、ｄに示すような反転出力／Ｑが得られる。この非反転出力Ｑはディレイ素子１７でΔｔだけ遅延されて、信号ｃとなる。
【００２９】
信号ａとｄをＯＲゲート１８で合成すると図７の信号ｅが得られる。信号ｅでは不安定なエッジが消えている。同様に、信号ｂとｃをＯＲゲート１９で合成すると図７の信号ｆが得られ、不安定なエッジが消える。
ここで、ディレイ素子１５、１６の遅延量ΔＴは、（元の２値信号の最小パルス間隔）＞ΔＴ＞（論理ゲート１８〜２０で使用可能な最小符号間隔）という条件を満たす必要がある。また、ディレイ素子１７の遅延量Δｔは、ΔＴ＞Δｔ＞０である。通常は、Δｔ≒ΔＴ／２＞（論理ゲート１８〜２０で使用可能な最小符号間隔）という条件を満たせば十分に動作する。
【００３０】
信号ｅとｆをＡＮＤゲート２０で合成すると出力Ｓｏが得られる。図からも明らかなように、出力Ｓｏの変化エッジは元の２値信号の変化エッジに正確に対応しており、もとのタイミングで変化する２値信号が正確に再生される。
以上のように、第１実施例の信号再生回路では、第１及び第２ヒステリシスコンパレータの識別レベルの一方がそれぞれ符号反転のレベルであるゼロレベルにに設定されているため、従来タイミング補償のために必要であった波形レベルや遅延量の細かい調整を行わなくても、単純な論理素子の組合せで常に正確なタイミングで変化する２値信号を再生できる。
【００３１】
第１実施例では、３個のヒステリシスコンパレータの出力を２個のＯＲゲートと１個のＡＮＤゲートで合成して２値信号を再生したが、これを信号ａ〜ｄの論理式で表すと、（（ａ）＋（ｄ））・（（ｂ）＋（ｃ））で表される。従って、ド・モルガンの定理によってこれと等価となるような論理演算を行えば、まったく同じ出力をえることができる。例えば、上記の式をド・モルガンの定理によって変形すると、／（（／ａ・／ｄ）＋（／ｂ・／ｃ））であり、これに相当する図８に示すような回路を使用しても図６の回路と同様の出力が得られる。
【００３２】
以上本発明の実施例について説明したが、本発明はこれに限られるものではなく、例えば、ヒステリシスコンパレータの替わりに異なる閾値レベルを有する２個のコンパレータと論理回路を組み合わせたヒステリシスコンパレータと同様の機能を有する回路を使用することも可能である。
【００３３】
【発明の効果】
以上説明したように、本発明の信号再生回路によれば、簡単な回路構成で、受信信号の振幅の変動に影響されず高いタイミング精度で元の２値信号を再生する回路を実現することができる。またそのための回路エレメントとして、何ら特別なものを必要としないので、その実用上の効果が大きい。
【図面の簡単な説明】
【図１】伝送波形である光強度信号から受信信号として両極性パルスを得て、これを伝送前の２値信号に再生するための手順を示す波形図。
【図２】図１の２値信号再生のために使用されるヒステリシスコンパレータを示す図である。
【図３】伝送波形である光強度信号から受信信号として符号反転パルス対を得て、これを伝送前の２値信号に再生するための手順を示す波形図。
【図４】従来の回路におけるヒステリシスコンパレータの識別レベルの設定を説明する図である。
【図５】従来の回路の問題点を説明する波形図である。
【図６】本発明の実施例の信号再生回路を示す回路図である。
【図７】図６の回路の動作を説明する波形図である。
【図８】変形例の信号再生回路を示す回路図である。
【符号の説明】
１…ヒステリシスコンパレータ
１１…第１のヒステリシスコンパレータ
１２…第２のヒステリシスコンパレータ
１３…第３のヒステリシスコンパレータ
１４…論理回路
１５〜１７…ディレイ素子
１８、１９…ＯＲゲート
２０…ＡＮＤゲート
【図１】
0004155665.tif 000002
【図２】
0004155665.tif 000003
【図３】
0004155665.tif 000004
【図４】
0004155665.tif 000005
【図５】
0004155665.tif 000006
【図６】
0004155665.tif 000007
【図７】
0004155665.tif 000008
【図８】
0004155665.tif 000009