(57)【特許請求の範囲】
【請求項１】
各遊技機に固有の初期値ａi及び背番号ｉ（１〜ｋ）または背番号ｉ（１〜ｋ）としてｎビットのデータが記憶された固有データ記憶手段１と、
該固有データ記憶手段１に格納された初期値ａi及び背番号ｉ（１〜ｋ）または背番号ｉ（１〜ｋ）が入力されるｎビットの乱数を出力するＭ系列疑似乱数発生回路２と、
該Ｍ系列疑似乱数発生回路２から出力されたｎビットの乱数を、前記固有データ記憶手段１に記憶された背番号ｉ（１〜ｋ）をスクランブル設定値としてビット割り付けを行い、乱数を提供するビットスクランブル回路３と、
前記ビットスクランブル回路３でビット割り付けされた乱数を所定のビット幅で格納する読み出しレジスタ４ａ乃至４ｃとからなる遊技機用乱数装置。
【請求項２】
遊技機に固有の初期値ａi及び背番号ｉ（１〜ｋ）または背番号ｉ（１〜ｋ）としてｎビットのデータが記憶された固有データ記憶手段１と、
該固有データ記憶手段１に格納された初期値ａi及び背番号ｉ（１〜ｋ）または背番号ｉ（１〜ｋ）が一時格納されるメモリ５と、
該メモリに格納された初期値ａi及び背番号ｉ（１〜ｋ）または背番号ｉ（１〜ｋ）が入力されるｎビットの乱数を出力するＭ系列疑似乱数発生回路２と、
該Ｍ系列疑似乱数発生回路２から出力されたｎビットの乱数を、前記固有データ記憶手段１に記憶された背番号ｉ（１〜ｋ）をスクランブル設定値としてビット割り付けを行い、乱数を提供するビットスクランブル回路３と、
前記ビットスクランブル回路３でビット割り付けされた乱数を所定のビット幅で格納する読み出しレジスタ４ａ乃至４ｃとからなり、
前記Ｍ系列疑似乱数発生回路２が出力する乱数を前記メモリ５に記憶するように構成したことを特徴とする遊技機用乱数装置。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、遊技機、特にパチンコ遊技機に使用される乱数発生装置の改良に関するものである。
【０００２】
【従来の技術】
現在の遊技機用制御プログラムでは、一定周期に外部より入力されるリセット信号により内部のカウンタ値を更新し、スタート入賞口に入賞するタイミングでカウンタ値を乱数として使用している。しかしこの方法では、第三者にプログラム解析され、外部より大当たりのタイミングで入賞信号を発生させる不正行為を誘発させている。そこで、チップ内またはチップ外部に独立した乱数発生回路を設け、上記のようなカウンタ値を１つずつ更新して入賞タイミングでのカウンタ値を乱数として取り出す、いわゆる「プラス１方式」とは異なり、不規則な乱数を発生させることで、かかる不正行為に対処しようとすることが考えられる。該乱数発生回路に使用する乱数発生方式としては、線形合同法やＭ系列などが知られている。特に乱数発生方式としてのＭ系列（Maximum length sequence）は、スペクトル拡散通信などの通信分野、制御系のシミュレーション等で用いられる雑音（ノイズ）の代用、ＲＡＭの故障診断等の計測制御分野で幅広く用いられている。Ｍ系列は１周期内における統計的ばらつきが無いことが判明しており、大型計算機やワークステーションの環境下ではシフトレジスタの段数が概ね５００段〜１０００段のＭ系列のものが利用され、最大周期は２500−１〜２1000−１であり実質上無限大の周期をもつものとして扱っている。
【０００３】
【発明が解決しようとする課題】
しかし、かかる方法は、一時的には、つまり、該乱数発生回路が解析されるまでは有効であるが、長期的にみれば、このような回路は時間をかければ解析される可能性があり、一旦解析されると、その解析結果がすべての遊技機に及ぶことになるため、必ずしも有効な手段とは言えない。そこで、一つの遊技機の制御チップについて解析されても、その効果が他の遊技機のチップには及ばないようにする手段が必要となる。本発明はかかる要請に応えるべくなされたものであり、遊技機毎に発生する乱数の予測が極めて困難な乱数発生装置を提供することを目的とする。
【０００４】
【課題を解決するための手段】
すなわち本発明は、各遊技機に固有の初期値ａi及び背番号ｉ（１〜ｋ）または背番号ｉ（１〜ｋ）としてｎビットのデータが記憶された固有データ記憶手段と、該固有データ記憶手段に格納された初期値ａi及び背番号ｉ（１〜ｋ）背番号ｉ（１〜ｋ）または背番号ｉ（１〜ｋ）が入力されるｎビットの乱数を出力するＭ系列疑似乱数発生回路と、該Ｍ系列疑似乱数発生回路から出力されたｎビットの乱数を、前記固有データ記憶手段に記憶された背番号ｉ（１〜ｋ）をスクランブル設定値としてビット割り付けを行い、乱数を提供するビットスクランブル回路３、前記ビットスクランブル回路でビット割り付けされた乱数を所定のビット幅で格納する読み出しレジスタとからなる遊技機用乱数装置により本目的を達成する。請求項２の発明は、前記固有データ記憶手段からの初期値データを一旦一時記憶メモリに記憶されるように構成したもので、さらにＭ系列疑似乱数発生回路の出力データ（ｎビットの乱数データ）をビットスクランブル回路に出力すると共に初期値格納メモリに記憶するように構成したものである。
【０００５】
【作用】
本発明にかかる装置では、各遊技機を作動した時に、固有データ記憶手段に各遊技機固有の初期値及び装置のスクランブル回路へのスクランブル設定値としての遊技機の識別番号としての背番号ｉが格納されているので、入賞等により抽選が行われる時に、各遊技機において共通のＭ系列疑似乱数発生回路及びビットスクランブル回路及びレジスタを使用しながらも、該乱数発生回路に入力される初期値が遊技機毎に異なる（例えば初期値ａi又は背番号ｉ）ためにそこで算出される乱数データは原則として異なったものとなる。さらに、Ｍ系列疑似乱数発生回路で出力された乱数データがビットスクランブル回路において、異なるスクランブル設定値（背番号ｉ）を入力することによりスクランブルされる結果、遊技機毎に抽選される乱数の値が全く異なるものを１６ビットデータの場合には少なくとも２16（65,536）種類の背番号を設定することが可能となり、各遊技機毎の乱数の発生状況を分析することが困難なものとなる。
【０００６】
【発明の実施の形態】
以下に本発明を図示された実施例に従って詳細に説明する。図１は本発明にかかる実施例の概念を示すブロック図であり、各遊技機固有の背番号ｉ（識別番号）及び初期値ａi（背番号ｉを使用しても良い）または背番号ｉ（１〜ｋ）とが記憶された固有データ記憶手段１と、該固有データ記憶手段１に格納された背番号ｉ（ｎビット）又は初期値ａiを初期値としてｎビットデータを出力するＭ系列疑似乱数発生回路２と、該Ｍ系列疑似乱数発生回路２の出力データ（乱数）を固有データ記憶手段１に記憶された背番号ｉをスクランブル設定値として入力されるビットスクランブル回路３と、前記ビットスクランブル回路３でスクランブルされたビットデータを例えば８ビット毎に任意の個数のビットデータを読み出すための読み出しレジスタ０、１・・・Ｚ（４ａ〜４ｃ）とで遊技機固有の乱数発生装置は構成されている。
【０００７】
前記固有データ記憶手段１は、乱数を生成する為の最初の乱数列の基点となる初期値データａi又は背番号ｉと、任意のビットの組み合わせ及び読み出しレジスタ４ａ〜４ｃへのビット割り付けの基となる背番号データ（背番号ｉ）を内蔵し、これらのデータをＭ系列疑似乱数発生回路２及びビットスクランブル回路３へ送出する。なお、背番号ｉ（固有データ）はチップ１〜ｋ（ｋ：整数）ごとに付与される固有の識別コードを意味するものとする。Ｍ系列疑似乱数発生回路２は、固有データ記憶手段１からの初期値データを基に乱数を生成するｎビット幅のＭ系列発生回路を内蔵し、生成された乱数はビットスクランブル回路３へ送られる。ビットスクランブル回路３は、例えば図３に示すように任意のマトリクス状のスイッチ群で構成され、Ｍ系列疑似乱数発生回路２の各ビットが個々に任意に各マトリクス状のスイッチ群へ接続されており、固有データ記憶手段１からの固有データにより任意の各ビットの選択及び読み出しレジスタ４ａ〜４ｃへのビット割り付けが決定される。
【０００８】
例えば、固有データ（背番号ｉ）が１６ビットの“１”の場合、Ｍ系列疑似乱数発生回路２の例えば７、１３、５、８、１、６、９、１６番目の各ビットが読み出しレジスタ４ａの最下位ビット（ＬＳＢ）から順に割り付けられ、また同様に、Ｍ系列疑似乱数発生回路２の例えば３、１０、１４、２、４、１１、１５、１２番目の各ビットが読み出しレジスタ４ｂの最下位ビットから順に割り付けられる。上記の例は固有データが１６ビットの場合を示したが、一般にｎビット（＝８×Ｚ）の場合は、読み出しレジスタ４ａ〜４ｃの個数がＺ個となり、それらへのビット割り付けパターンを任意に変化させることで、容易に解析されにくい乱数を提供することが可能となる。なお、読み出しレジスタ４ａ〜４ｃは、ビットスクランブル回路３からの乱数データを格納する８ビット幅のレジスタである。固有データ記憶手段としては、例えば、ＥＰＲＯＭ、ＥＥＰＲＯＭ、フラッシュＲＯＭなどが使用される。
【０００９】
複数の遊技機のチップに本発明にかかる乱数発生回路を組み込んだ状態の概念を示すものが図２であり、固有データ記憶手段１にはチップ毎に背番号１〜背番号ｋ（ｋは整数であってｋ＜２n）種類の識別番号が付与されている．この背番号の種類はビットスクランブル回路３のビット数により制限されるものであり、  例えば１６ビットの場合には２16であるので65,536種類の背番号を選ぶことが可能であり、それ以上の台数について背番号ｉを付与する場合には前述の番号反復使用することになる。しかしながら65,536種類あれば、一つのパチンコホールに同一背番号の機種が配置される確率は極めて低いものとなり、ほとんどあり得ない。その結果、パチンコホールに設置された遊技機の乱数発生回路は、それぞれが固有の初期値及び背番号ｉに基づいて、Ｍ系列疑似乱数発生回路２及びビットスクランブル回路３によりスクランブル（暗号化）されるので、一つとして同じ乱数が出現することはない。
【００１０】
次に、図４に示すものは、前記乱数発生装置をさらに解読不能にするようにした構成であり、固有データ記憶手段１からの初期値データは一旦一時記憶メモリ５に記憶されるように構成したもので、さらにＭ系列疑似乱数発生回路２の出力データ（ｎビットの乱数データ）はビットスクランブル回路３に出力されると共に初期値格納メモリ５にも記憶される。その結果、遊技機を再スタートしたときには固有データ記憶手段１に格納された初期値データａiではなく、メモリ５に記憶された初期値データをもってＭ系列疑似乱数発生回路２にて乱数データを発生させることになり、乱数値の偏りを極力減らすことが可能となる。
【００１１】
【発明の効果】
以上述べたように本発明にかかる乱数発生回路はＭ系列疑似発生回路及びビットスクランブル発生回路自体は共通のものを使用しながら、各遊技機に設定される固有データ記憶手段に書き込まれる初期値及びスクランブル設定値が、遊技機によって異なる結果、遊技機１台について時間をかけて乱数の発生状況を予測分析しても、他の遊技機の乱数発生回路のものにその分析結果を応用することができないので不正行為を防ぐことが可能となる。
【図面の簡単な説明】
【図１】 本発明にかかる乱数発生装置の第一実施例の動作説明するブロック図である。
【図２】 本発明にかかる第一実施例の乱数発生装置をｋ個の遊技機に設置した状態を示す概念ブロック図である。
【図３】 本発明にかかるビットスクランブル回路の設定例を示す概念図である。
【図４】 本発明にかかる乱数発生装置の第２実施例の動作説明するブロック図である。
【符号の説明】
１ 固有データ記憶手段
２ Ｍ系列疑似乱数発生回路
３ ビットスクランブル回路
４ａ〜４ｃ 任意の数量の読み出しレジスタ０、１・・・Ｚ
５ メモリ
【図１】
0004160150.tif 000002
【図２】
0004160150.tif 000003
【図３】
0004160150.tif 000004
【図４】
0004160150.tif 000005