(57)【特許請求の範囲】
【請求項１】
光透過性の基板上に、平面的に配列された複数の発光素子層と、前記発光素子層に接続された駆動素子と、前記複数の発光素子層間に配置されたバンク層と、前記駆動素子に接続された配線とを備えた表示装置を製造する表示装置の製造方法であって、
前記基板上に、一又は複数の遮光性の導電膜を、平面視したとき前記バンク層の平面形状に一致する平面形状にパターニングすることにより前記配線を形成する配線形成工程と、
前記配線をマスクとして前記基板の裏側から露光することにより、前記基板上における前記配線の上方に、前記バンク層を自己整合的に形成するバンク層形成工程と、
前記バンク層で囲まれた領域内に前記発光素子層を形成する発光素子層形成工程と、
を含むことを特徴とする表示装置の製造方法。
【請求項２】
前記配線形成工程と前記バンク層形成工程との間に、前記境界領域に前記駆動素子を形成する駆動素子形成工程を含むことを特徴とする請求項１に記載の表示装置の製造方法。
【請求項３】
光透過性の基板上に、平面的に配列された複数の発光素子層と、該発光素子層に接続された駆動素子と、前記複数の発光素子層間に配置されたバンク層と、前記駆動素子を少なくとも部分的に遮光する遮光膜とを備えた表示装置を製造する表示装置の製造方法であって、
前記基板上に、前記遮光膜を前記バンク層の平面形状に対応する平面形状にパターニングする遮光膜形成工程と、
前記遮光膜をマスクとして前記基板の裏側から露光することにより、前記基板上における前記遮光膜の上方に、前記バンク層を自己整合的に形成するバンク層形成工程と、
前記バンク層で囲まれた領域内に前記発光素子層を形成する発光素子層形成工程と、
を含むことを特徴とする表示装置の製造方法。
【請求項４】
前記遮光膜形成工程と前記バンク層形成工程との間に、前記境界領域に前記駆動素子を形成する駆動素子形成工程を含むことを特徴とする請求項３に記載の表示装置の製造方法。
【請求項５】
前記駆動素子は、薄膜トランジスタを含み、
前記遮光膜形成工程では、前記薄膜トランジスタの少なくともチャネル領域を前記透明基板側から覆うように前記遮光膜をパターニングすることを特徴とする請求項３又は４に記載の表示装置の製造方法。
【請求項６】
前記遮光膜形成工程では、前記遮光膜として、配線の機能を有する導電性の遮光膜を形成することを特徴とする請求項３から５のいずれか一項に記載の表示装置の製造方法。
【請求項７】
前記発光素子層形成工程は、インクジェット法により前記発光素子層の少なくとも一部を形成する工程を含むことを特徴とする請求項１から６のいずれか一項に記載の表示装置の製造方法。
【請求項８】
前記発光素子層形成工程は、有機エレクトロルミネッセンス膜或いは有機半導体膜を形成する工程を含むことを特徴とする請求項１から７のいずれか一項に記載の表示装置の製造方法。
【請求項９】
光透過性の基板上に、
平面的に配列された複数の発光素子層と、
該発光素子層に接続された駆動素子と、
前記複数の発光素子層間に配置されたバンク層と、
遮光性の導電膜からなり前記駆動素子に接続された一又は複数の配線と
を備えており、
前記バンク層は、前記基板上における前記配線の上方に、前記配線をマスクとして前記基板の裏側から露光することにより自己整合的に形成されており、前記一又は複数の配線を平面視したときの平面形状は、前記バンク層の平面形状に一致してなることを特徴とする表示装置。
【請求項１０】
前記配線は、データ線、走査線、容量線及び共通給電線のうち少なくとも一つを含むことを特徴とする請求項９に記載の表示装置。
【請求項１１】
光透過性の基板上に、
平面的に配列された複数の発光素子層と、
該発光素子層に接続された駆動素子と、
前記複数の発光素子層間に配置されたバンク層と、
前記駆動素子を少なくとも部分的に遮光する遮光膜と
を備えており、
前記バンク層は、前記基板上における前記遮光膜の上方に、前記遮光膜をマスクとして前記基板の裏側から露光することにより自己整合的に形成されており、
前記遮光膜の平面形状は、前記バンク層の平面形状に一致してなることを特徴とする表示装置。
【請求項１２】
前記駆動素子は、薄膜トランジスタを含み、
前記遮光膜は、前記薄膜トランジスタの少なくともチャネル領域を下側から覆うことを特徴とする請求項１１に記載の表示装置。
【請求項１３】
前記駆動素子は、薄膜トランジスタを含み、
前記遮光膜は、前記薄膜トランジスタの少なくともチャネル領域を上側から覆うことを特徴とする請求項１１に記載の表示装置。
【請求項１４】
前記発光素子層は、有機エレクトロルミネッセンス膜或いは有機半導体膜からなることを特徴とする請求項９から１３のいずれか一項に記載の表示装置。
【請求項１５】
前記駆動素子は、前記発光素子層毎に複数の薄膜トランジスタからなることを特徴とする請求項９から１４のいずれか一項に記載の表示装置。
【請求項１６】
前記基板上における周辺領域に、前記駆動素子又は前記配線と接続された周辺回路を更に備えており、
前記配線又は前記遮光膜と同一層から、前記周辺回路における配線の少なくとも一部が形成されていることを特徴とする請求項９から１５のいずれか一項に記載の表示装置。
【請求項１７】
請求項９から１６のいずれか一項に記載の表示装置を備えたことを特徴とする電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、エレクトロルミネッセンス（Electro-Luminescence、以下ＥＬという）素子、ＬＥＤ（Light Emitting Diode）素子等の発光素子を備えた表示装置を製造する表示装置の製造方法の技術分野及びそのような製造方法により製造される表示装置の技術分野に属する。
【０００２】
【背景技術】
有機ＥＬ素子、ＬＥＤ素子等の電流制御型発光素子を用いたアクティブマトリクス型の表示装置は、発光素子が自己発光するため、液晶表示装置等の場合と異なり、バックライトを必要とせず、視野角依存性が小さいなどの利点もある。
【０００３】
この種の表示装置では、一般に複数の発光素子がマトリクス状に配列されている。そして特に相隣接する発光素子相互間の境界領域にはバンク層と呼ばれる絶縁性且つ遮光性の凸部が形成されている。
【０００４】
係る表示装置を製造する際には、バンク層で区切られた各区画内即ち各画素内に、例えばインクジェット法により正孔注入層を構成するための液状の材料を吐出し、更に有機ＥＬ膜或いは有機半導体膜を構成するための液状の材料を吐出することにより、正孔注入層及び有機ＥＬ膜或いは有機半導体膜を各区画内に積層形成する。このような吐出の際に、凸状のバンク層によって、各前駆体が隣接する区画内にはみ出す事態を防止できる。
【０００５】
更に、製品完成後の動作の際に、遮光性を有するバンク層によって、各画素の間隙における光抜けや隣接画素間における混色を防止することにより、コントラスト比を高めることも可能である。
【０００６】
他方、発光素子相互間の境界領域には、発光素子を駆動するための薄膜トランジスタ（以下適宜、ＴＦＴと称す）等の駆動素子が作り込まれ、更に、このような駆動素子に接続される、例えばＡｌ（アルミニウム）等からなる各種配線が配置される。加えて、このような境界領域には、当該ＴＦＴにおける光リーク電流の発生を防止するための遮光膜が形成されたりする。
【０００７】
【発明が解決しようとする課題】
この種の表示装置の製造方法においても、製造コストの削減及び画質の向上という一般的要請は強い。
【０００８】
しかしながら、前述した背景技術における製造方法によれば、バンク層を形成するために専用のフォトマスクが必要となる。このため、バンク層を形成するために製造コストが上昇するという問題点がある。
【０００９】
更に、前述した背景技術における表示装置によれば、バンク層を専用のフォトマスクで形成するために、遮光性を有する各種配線や駆動素子とバンク層との間における位置合わせ精度に応じて、各画素における開口率が低下したり、開口率がばらつくことになり、明るく高品位の画像表示を行なうことが困難になるという問題点がある。
【００１０】
本発明は上述した問題点に鑑みなされたものであり、製造コストの低減を図りつつ、各画素における開口率が高く且つ開口率のばらつきが低減された表示装置を製造することができる表示装置の製造方法及び明るく高品位の画像表示を行なうことができる表示装置を提供することを課題とする。
【００１１】
【課題を解決するための手段】
本発明の第1の表示装置の製造方法は、光透過性の基板上に、平面的に配列された複数の発光素子層と、前記発光素子層に接続された駆動素子と、前記複数の発光素子層相互間の境界領域に配置されたバンク層と、前記駆動素子に接続された配線とを備えた表示装置を製造する表示装置の製造方法であって、前記基板上に、遮光性の導電膜を前記バンク層の平面形状に対応する平面形状にパターニングすることにより前記配線を形成する配線形成工程と、前記配線をマスクとして前記基板の裏側から露光することにより、前記基板上における前記配線の上方に、前記バンク層を自己整合的に形成するバンク層形成工程と、前記バンク層で囲まれた領域内に前記発光素子層を形成する発光素子層形成工程とを含む。
【００１２】
本発明の第1の表示装置の製造方法によれば、配線形成工程では、光透過性基板上で、遮光性の導電膜をバンク層の平面形状に対応する平面形状にパターニングすることにより、配線を形成する。その後、バンク層形成工程では、遮光性の配線をマスクとして基板の裏側から露光することにより、配線の上方に、バンク層を自己整合的に形成する。より具体的には、例えば、黒色のレジストに対するフォトリソグラフィ及びエッチングにより、配線をマスクとしてバンク層を自己整合的に形成する。従って、バンク層を形成するために専用のフォトマスクは必要ない。その後、発光素子層形成工程では、バンク層で囲まれた領域内に、発光素子層を形成する。従って、バンク層で囲まれた領域外に発光素子層がはみ出ないようにできる。しかも、装置完成後には、配線とバンク層とは、平面形状が殆ど同じとなるので、背景技術の如く両者間の位置合わせ精度に応じて画素の開口率が低下することは殆ど無くなり且つ各画素における開口率のばらつきも低減される。これらの結果、明るく高品位の画像表示可能なアクティブマトリクス駆動型の表示装置を、比較的低コストで製造できる。
【００１３】
尚、本発明に係る発光素子としては、例えば、有機EL膜或いは有機半導体膜等を備えてなる有機ＥＬ素子、ＬＥＤなどの発光素子が挙げられる。
【００１４】
また、バンク層は、発光素子層のはみ出しを防止する観点からは、例えば、１μｍ以上の、発光素子層と比較して厚い膜厚を持つように形成するのが好ましく、或いは、撥水性の材料から形成するのが好ましい。更に、駆動素子の形成された領域上に発光素子層を形成しても、表示に寄与しないばかりか、無効電流の増加につながるので、駆動素子の形成された領域に、バンク層を形成することにより、発光素子層を形成しない方が有利である。
【００１５】
本発明の第１の表示装置の製造方法の一態様では、前記配線形成工程と前記バンク層形成工程との間に、前記境界領域に前記駆動素子を形成する駆動素子形成工程を含む。
【００１６】
この態様によれば、配線及びバンク層間に、ＴＦＴ等の駆動素子が積層形成された構造を有する表示装置を比較的低コストで製造できる。
【００１７】
本発明の第２の表示装置の製造方法は、光透過性の基板上に、平面的に配列された複数の発光素子層と、該発光素子層に接続された駆動素子と、前記複数の発光素子層相互間の境界領域に配置されたバンク層と、前記駆動素子を少なくとも部分的に遮光する遮光膜とを備えた表示装置を製造する表示装置の製造方法であって、前記基板上に、で、前記遮光膜を前記バンク層の平面形状に対応する平面形状にパターニングする遮光膜形成工程と、前記遮光膜をマスクとして前記基板の裏側から露光することにより、前記基板上における前記遮光膜の上方に、前記バンク層を自己整合的に形成するバンク層形成工程と、前記バンク層で囲まれた領域内に前記発光素子層を形成する発光素子層形成工程とを含む。
【００１８】
本発明の第２の表示装置の製造方法によれば、遮光膜形成工程では、光透過性基板上で、遮光膜をバンク層の平面形状に対応する平面形状にパターニングする。その後、バンク層形成工程では、パターニング後の遮光膜をマスクとして基板の裏側から露光することにより、遮光膜の上方に、バンク層を自己整合的に形成する。より具体的には、例えば、黒色のレジストに対するフォトリソグラフィ及びエッチングにより、遮光膜をマスクとしてバンク層を自己整合的に形成する。従って、バンク層を形成するために専用のフォトマスクは必要ない。その後、発光素子層形成工程では、バンク層で囲まれた領域内に、発光素子層を形成する。従って、バンク層で囲まれた領域外に発光素子層がはみ出ないようにできる。しかも、装置完成後には、遮光膜とバンク層とは、平面形状が殆ど同じとなるので、背景技術の如く両者間の位置合わせ精度に応じて画素の開口率が低下することは殆ど無くなり且つ各画素における開口率のばらつきも低減される。これらの結果、明るく高品位の画像表示可能なアクティブマトリクス駆動型の表示装置を、比較的低コストで製造できる。
【００１９】
本発明の第２の表示装置の製造方法の一態様では、前記遮光膜形成工程と前記バンク層形成工程との間に、前記境界領域に前記駆動素子を形成する駆動素子形成工程を含む。
【００２０】
この態様によれば、遮光膜及びバンク層間に、ＴＦＴ等の駆動素子が積層形成された構造を有する表示装置を比較的低コストで製造できる。
【００２１】
本発明の第２の表示装置の製造方法の他の態様では、前記駆動素子は、薄膜トランジスタを含み、前記遮光膜形成工程では、前記薄膜トランジスタの少なくともチャネル領域を前記基板側から覆うように前記遮光膜をパターニングする。
【００２２】
この態様によれば、基板上における薄膜トランジスタの上方或いは下方からその少なくともチャネル領域を遮光膜により覆う構造を持ち、当該薄膜トランジスタにおける光リーク電流の発生が低減されており、優れたトランジスタ特性を持つ薄膜トランジスタで発光素子を駆動可能な表示装置を比較的低コストで製造できる。
【００２３】
本発明の第２の表示装置の製造方法の他の態様では、前記遮光膜形成工程では、前記遮光膜として、配線の機能を有する導電性の遮光膜を形成する。
【００２４】
この態様によれば、遮光膜本来の機能に加えて配線としての機能をも有する遮光膜を備えており、積層構造が簡略化された表示装置を比較的容易に製造できる。例えば、このような遮光膜を定電位配線とすれば、駆動素子の近傍における電位安定により、駆動素子の動作をより良好とすることも可能となる。
【００２５】
本発明の第１又は第２の表示装置の製造方法の他の態様では、前記発光素子層形成工程は、インクジェット法により前記発光素子層の少なくとも一部を形成する工程を含む。
【００２６】
この態様によれば、インクジェット法によりバンク層で区切られた各区画内に、例えば、正孔注入層を構成するための液状の材料たる一の前駆体を吐出し、更に有機ＥＬ膜或いは有機半導体膜を構成するための液状の材料たる他の前駆体を吐出することにより、正孔注入層及び有機ＥＬ膜或いは有機半導体膜を各区画内に積層形成できる。
【００２７】
本発明の第１又は第２の表示装置の製造方法の他の態様では、前記発光素子層形成工程は、有機ＥＬ膜或いは有機半導体膜を形成する工程を含む。
【００２８】
この態様によれば、バンク層によって有機ＥＬ膜或いは有機半導体膜が隣接する区画内にはみ出す事態を防止しつつ、比較的簡単に有機ＥＬ素子、ＬＥＤ等を備えた表示装置を製造できる。
【００２９】
本発明の第1の表示装置は、光透過性の基板上に、平面的に配列された複数の発光素子層と、該発光素子層に接続された駆動素子と、前記複数の発光素子層相互間の境界領域に配置されたバンク層と、遮光性の導電膜からなり前記駆動素子に接続された配線とを備えており、前記バンク層は、前記基板上における前記配線の上方に、前記配線をマスクとして前記基板の裏側から露光することにより自己整合的に形成されている。
【００３０】
本発明の第1の表示装置によれば、配線とバンク層とは、平面形状が殆ど同じであるので、背景技術の如く両者間の位置合わせ精度に応じて画素の開口率が低下することは殆ど無く且つ各画素における開口率のばらつきも低減されている。これらの結果、明るく高品位の画像表示が可能となる。
本発明の第２の表示装置は、光透過性の基板上に、平面的に配列された複数の発光素子層と、該発光素子層に接続された駆動素子と、前記複数の発光素子層相互間の境界領域に配置されたバンク層と、遮光性の導電膜からなり前記駆動素子に接続された配線とを備えており、前記配線の少なくとも一部の平面形状は、前記バンク層の平面形状に対応してなる。
【００３１】
本発明の第１または第２の表示装置の一態様では、前記配線は、データ線、走査線、容量線及び共通給電線のうち少なくとも一つを含む。
【００３２】
この態様によれば、データ線、走査線、容量線や共通給電線により比較的複雑なアクティブマトリクス駆動を行なうことが可能となる。そして、データ線、走査線、容量線や共通給電線とほぼ同一の平面形状を有するバンク層の存在により、明るく高品位の画像表示が可能となる。
【００３３】
本発明の第３の表示装置は、光透過性の基板上に、平面的に配列された複数の発光素子層と、該発光素子層に接続された駆動素子と、前記複数の発光素子層相互間の境界領域に配置されたバンク層と、前記駆動素子を少なくとも部分的に遮光する遮光膜とを備えており、前記バンク層は、前記基板上における前記遮光膜の上方に、前記遮光膜をマスクとして前記基板の裏側から露光することにより自己整合的に形成されている。
【００３４】
本発明の第３の表示装置によれば、遮光膜とバンク層とは、平面形状が殆ど同じであるので、背景技術の如く両者間の位置合わせ精度に応じて画素の開口率が低下することは殆ど無く且つ各画素における開口率のばらつきも低減されている。これらの結果、明るく高品位の画像表示が可能となる。
本発明の第４の表示装置は、光透過性の基板上に、平面的に配列された複数の発光素子層と、該発光素子層に接続された駆動素子と、前記複数の発光素子層相互間の境界領域に配置されたバンク層と、前記駆動素子を少なくとも部分的に遮光する遮光膜とを備えており、前記遮光膜の平面形状は、前記バンク層の平面形状に対応してなる。
【００３５】
本発明の第３または第４の表示装置の一の態様では、前記駆動素子は、薄膜トランジスタを含み、前記遮光膜は、前記薄膜トランジスタの少なくともチャネル領域を下側から覆う。
【００３６】
この態様によれば、基板上における薄膜トランジスタの下側からその少なくともチャネル領域を遮光膜により覆っているので、当該薄膜トランジスタにおける光リーク電流の発生が低減されており、優れたトランジスタ特性の薄膜トランジスタにより発光素子を駆動できる。この結果、より高品位の画像表示が可能となる。
【００３７】
本発明の第３または第４の表示装置の他の態様では、前記駆動素子は、薄膜トランジスタを含み、前記遮光膜は、前記薄膜トランジスタの少なくともチャネル領域を上側から覆う。
【００３８】
この態様によれば、基板上における薄膜トランジスタの上側からその少なくともチャネル領域を遮光膜により覆っているので、当該薄膜トランジスタにおける光リーク電流の発生が低減されており、優れたトランジスタ特性の薄膜トランジスタにより発光素子を駆動できる。この結果、より高品位の画像表示が可能となる。
【００３９】
尚、このような遮光膜を薄膜トランジスタの上側及び下側の両方に設けてもよい。
【００４０】
本発明の第１から第４の表示装置の他の態様では、前記発光素子層は、有機ＥＬ膜或いは有機半導体膜からなる。
【００４１】
この態様によれば、バンク層によって有機ＥＬ膜或いは有機半導体膜が隣接する区画内にはみ出す事態が防止されており、高信頼性の有機ＥＬ素子、ＬＥＤ等を用いて高品位の画像表示が可能となる。
【００４２】
本発明の第１から第４の表示装置の他の態様では、前記駆動素子は、前記発光素子層毎に複数の薄膜トランジスタからなる。
【００４３】
この態様によれば、例えば、２つの薄膜トランジスタを組み合わせることにより、各画素における有機ＥＬ素子等の電流制御型の発光素子を制御可能となる。
【００４４】
本発明の第１から第４の表示装置の他の態様では、前記基板上における周辺領域に、前記駆動素子又は前記配線と接続された周辺回路を更に備えており、前記配線又は遮光膜と同一層から、前記周辺回路における配線の少なくとも一部が形成されている。
【００４５】
この態様によれば、画像表示領域における配線や遮光膜と同一層からなる配線を有する走査線駆動回路、データ線駆動回路等の周辺回路を内蔵した所謂周辺回路内蔵型の表示装置が実現される。
本発明の電子機器は、上記第１から第４のいずれかの表示装置を備えてなる。
【００４６】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされる。
【００４７】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。以下の実施形態は、本発明の表示装置を、電流制御型発光素子の一例たる電荷注入型の有機薄膜ＥＬ素子を用いたアクティブマトリクス駆動方式の表示装置に適用したものである。
【００４８】
（表示装置の全体構成）
図１は、本実施形態における表示装置の全体のレイアウトを模式的に示す平面図であり、図２は、表示装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路を、駆動回路と共に示すブロック図である。
【００４９】
図１に示すように、表示装置１では、その基体たる光透過性の透明基板１０の中央領域が画像表示領域２とされている。透明基板１０における画像表示領域２の周辺に位置する周辺領域のうち、データ線７６の両端側には画像信号を出力するデータ線駆動回路３及び検査回路５が設けられている。周辺領域のうち、走査線７３の両端側には走査信号を出力する走査線駆動回路４が構成されている。データ線駆動回路３及び走査線駆動回路４内には、Ｎ型のＴＦＴとＰ型のＴＦＴとによって相補型ＴＦＴが多数設けられており、これらの相補型ＴＦＴから、シフトレジスタ、レベルシフタ、アナログスイッチなどが構成されている。なお、透明基板１０上において、データ線駆動回路３よりも外周の領域には、画像信号や各種の電位、パルス信号を入力するための端子群とされる実装用パッド６が形成されている。
【００５０】
このように構成した表示装置１では、透明基板１０上に、複数の走査線７３と、該走査線７３の延設方向に対して交差する方向に延設された複数のデータ線７６とが設けられ、これらのデータ線７６と走査線７３との各交点に対応して、マトリクス状に配列された複数の画素が規定されている。
【００５１】
また、データ線７６と横並びに、共通給電線７８が設けられている。共通給電線７８には、各画素における有機ＥＬ発光素子を発光させるための電流が供給される。
【００５２】
図２に示すように、各画素領域７には、走査線７３を介して走査信号がゲート電極２１（第１のゲート電極）に供給される第１のＴＦＴ２０が構成されている。このＴＦＴ２０のソース領域及びドレイン領域の一方は、データ線７６に電気的に接続され、他方は電位保持電極７４に電気的に接続されている。更に、走査線７３に対しては容量線７１が横並びに配線されており、この容量線７１の一部と、電位保持電極７４とが誘電体膜を介して対向配置されることにより、蓄積容量７０が形成されている。従って、走査信号によって選択されて第１のＴＦＴ２０がオン状態になると、データ線７６から画像信号が第１のＴＦＴ２０を介して蓄積容量７０に書き込まれる。
【００５３】
尚、図２では、図１で画像表示領域２の下側に図示したデータ線駆動回路３を便宜上、上側に図示している。
【００５４】
電位保持電極７４には第２のＴＦＴ３０のゲート電極３１（第２のゲート電極）が電気的に接続されている。第２のＴＦＴ３０のソース領域及びドレイン領域の一方は、共通給電線７８に電気的に接続されており、他方は発光素子４０の一方の電極（後述する画素電極）に電気的に接続されている。共通給電線７８は、定電位に保持されている。従って、第２のＴＦＴ３０がオン状態になったときに、第２のＴＦＴ３０を介して共通給電線７８の電流が発光素子４０に流れ、発光素子４０を発光させる。
【００５５】
本実施形態で、共通給電線７８の両側には、共通給電線７８との間で駆動電流の供給が行われる発光素子４０を有する画素領域７が配置され、これらの画素領域７に対して共通給電線７８とは反対側を２本のデータ線７６が通っている。すなわち、データ線７６、それに接続する画素群、１本の共通給電線７８、それに接続する画素群、及び該画素群に画素信号を供給するデータ線７６を１つの単位としてそれを走査線７３の延設方向に繰り返してあり、共通給電線７８は、１本で２列分の画素に対して駆動電流を供給する。従って、１列の画素群ごとに共通給電線７８を形成する場合と比較して、共通給電線７８の形成領域が狭くて済み、発光面積を増やすことができるので、輝度、コントラスト比などの表示性能を向上させることができる。なお、このように１本の共通給電線７８に２列分の画素が接続される構成としたため、データ線７６は２本ずつ並列する状態にあって、夫々の列の画素群に対して画像信号を供給することになる。
【００５６】
但し、本発明に適用可能な共通給電線、容量線、データ線等の配置については、各種形態が考えられる。例えば、ＴＦＴを構成するための半導体膜を低抵抗化した導電膜を利用して蓄積容量７０を構成してもよいし、共通給電線７８を容量線として利用してもよい。
【００５７】
（各画素における構成）
次に、以上の如く構成された実施形態の表示装置１の画像表示領域２内における各画素における構成について、図３から図６を参照して説明する。図３は、データ線、走査線、発光素子、ＴＦＴ等が形成された透明基上における相隣接する複数の画素群の平面図である。図４は、図３のＡ−Ａ’断面図であり、図５は、図３のＢ−Ｂ’断面図であり、図６は、図３のＣ−Ｃ’断面図である。尚、図４から図６においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００５８】
先ず図３におけるＡ−Ａ′線に相当する位置では、図４に示すように、透明基板１０上に、後に詳述する下側遮光膜１１及び下地絶縁膜１２を介して、各画素領域７の各々に第１のＴＦＴ２０を形成するための島状のシリコン膜２００が形成され、その表面にはゲート絶縁膜５０が形成されている。また、ゲート絶縁膜５０の表面にはゲート電極２１が形成され、該ゲート電極２１に対して自己整合的に高濃度の不純物が導入されたドレイン領域２２及びソース領域２３が形成されている。尚、ソース領域とドレイン領域とは、本実施形態におけるＴＦＴでは逆でも構わないが、ここでは図４で外側に位置するソース及びドレイン領域の一方をドレイン領域２２とし、内側に位置するソース及びドレイン領域の他方をソース領域２３として説明を続ける。ゲート絶縁膜５０の表面側には第１の層間絶縁膜５１が形成され、この層間絶縁膜５１に開孔されたコンタクトホール６１及び６２を介して、ドレイン領域２２及びソース領域２３には、電位保持電極７４及びデータ線７６が夫々電気的に接続されている。
【００５９】
各画素領域７には走査線７３と並列するように、走査線７３やゲート電極２１と同一の層間（ゲート絶縁膜５０と第１の層間絶縁膜５１との間）には容量線７１が形成されており、この容量線７１に対しては、第１の層間絶縁膜５１を介して電位保持電極７４の延設部分７５が重なっている。このため、容量線７１と電位保持電極７４の延設部分７５とは、第１の層間絶縁膜５１を誘電体膜とする蓄積容量７０を構成している。なお、電位保持電極７４及びデータ線７６の表面側には第２の層間絶縁膜５２が形成されている。
【００６０】
図３におけるＢ−Ｂ′線に相当する位置では、図５に示すように、透明基板１０上に、後に詳述する下側遮光膜１１及び下地絶縁膜１２を介して、形成された第１の層間絶縁膜５１及び第２の層間絶縁膜５２の表面に各画素領域７に対応するデータ線７６が２本、並列している状態にある。
【００６１】
図３におけるＣ−Ｃ′線に相当する位置では、図６に示すように、透明基板１０上には、後に詳述する下側遮光膜１１及び下地絶縁膜１２を介して、共通給電線７８を挟む２つの画素領域７に跨がるように、第２のＴＦＴ３０を形成するための島状のシリコン膜３００が形成され、その表面にはゲート絶縁膜５０が形成されている。また、ゲート絶縁膜５０の表面には、共通給電線７８を挟むように、各画素領域７の各々にゲート電極３１が夫々形成され、このゲート電極３１に対して自己整合的に高濃度の不純物が導入されたドレイン領域３２及びソース領域３３が形成されている。ゲート絶縁膜５０の表面側には第１の層間絶縁膜５１が形成され、この層間絶縁膜５１に形成されたコンタクトホール６３を介して、ドレイン領域３２に中継電極３５が電気的に接続されている。一方、シリコン膜３００の中央の２つの画素領域７において共通のソース領域３３となる部分に対しては、第１の層間絶縁膜５１のコンタクトホール６４を介して、共通給電線７８が電気的に接続されている。これらの共通給電線７８、及び中継電極３５の表面には第２の層間絶縁膜５２が形成されている。第２の層間絶縁膜５２の表面にはＩＴＯ膜からなる画素電極４１が形成されている。この画素電極４１は、第２の層間絶縁膜５２に形成されたコンタクトホール６５を介して中継電極３５に電気的に接続され、また中継電極３５を介して第２のＴＦＴ３０のドレイン領域３２に電気的に接続されている。
【００６２】
ここで、画素電極４１は発光素子４０の一方の電極を構成している。すなわち、画素電極４１の表面には正孔注入層４２及び有機半導体膜４３が積層され、さらに有機半導体膜４３の表面には、リチウム含有アルミニウム、カルシウムなどの金属膜からなる対向電極９０が形成されている。この対向電極９０は、少なくとも画素電極４１の全面に対向して、あるいはストライプ状に形成された共通の電極であって、一定の電位に保持されている。
【００６３】
このように構成された発光素子４０では、対向電極９０及び画素電極４１を夫々正極及び負極として電圧が印加され、印加電圧がしきい値電圧を越えた領域で有機半導体膜４３に流れる電流（駆動電流）が急激に増大する。その結果、発光素子４０は、エレクトロルミネッセンス素子あるいはＬＥＤ素子として発光し、発光素子４０の光は、対向電極９０に反射されて透明な画素電極４１及び透明基板１０を透過して出射される。
【００６４】
このような発光を行うための駆動電流は、対向電極９０、有機半導体膜４３、正孔注入層４２、画素電極４１、第２のＴＦＴ３０、及び共通給電線７８から構成される電流経路を流れるため、第２のＴＦＴ３０がオフ状態になると、流れなくなる。但し、本形態の表示装置１では、走査信号によって選択されて第１のＴＦＴ２０がオン状態になると、データ線７６から画像信号が第１のＴＦＴ２０を介して蓄積容量７０に書き込まれる。従って、第２のＴＦＴ３０のゲート電極は、第１のＴＦＴ２０がオフ状態になっても、蓄積容量７０によって画像信号に相当する電位に保持されるので、第２のＴＦＴ３０はオン状態のままである。それ故、発光素子４０には駆動電流が流れ続け、この画素は点灯状態のままである。この状態は、新たな画像データが蓄積容量７０に書き込まれて、第２のＴＦＴ３０がオフ状態になるまで維持される。
【００６５】
尚、共通給電線７８には、各発光素子４０を駆動するための駆動電流が流れるので、データ線７６に比較して大きな電流が流れる。そこで、共通給電線７８の単位長さ当たりの抵抗値を、データ線７６の単位長さ当たりの抵抗値よりも小さくするのが望ましい。例えば、共通給電線７８とデータ線７６とを同一材料から形成するのであれば、前者の線幅や膜厚を後者より大きくするのが望ましい。
【００６６】
本実施形態では特に図３から図６に示すように、駆動素子の一例たるＴＦＴ２０及び３０を、透明基板１０における下側から遮光する導電性の下側遮光膜１１を透明基板１０上に備えて構成されている。下側遮光膜１１は、例えばＴｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）、Ｐｂ（鉛）等の高融点金属のうち少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等から形成される。そして、バンク層８０は、透明基板１０上における下側遮光膜１１の上方に、後述の製造方法の如く下側遮光膜１１をマスクとして透明基板１０の裏側から露光することにより自己整合的に形成されている。即ち、下側遮光膜１１とバンク層８０とは、相互にほぼ同一の平面形状を有する。
【００６７】
下側遮光膜１１上には、下地絶縁膜１２が形成されており、下地絶縁膜１２上に、上述したＴＦＴ２０及び３０を夫々構成する半導体層２００及び３００が形成されている。下地絶縁膜１２は、下側遮光膜１１からＴＦＴ２０及び３０を層間絶縁する機能の他、透明基板１０の全面に形成されることにより、透明基板１０の表面の研磨時における荒れや、洗浄後に残る汚れ等でＴＦＴ２０及び３０の特性の変化を防止する機能を有する。
【００６８】
従って、本実施形態によれば、下側遮光膜１１とバンク層８０とは、図３に示した如く平面形状が殆ど同じであるので、背景技術の如く両者間の位置合わせ精度に応じて各画素の開口率が低下することは殆ど無く且つ各画素における開口率のばらつきも低減されている。
【００６９】
加えて、本実施形態では、透明基板１０上におけるＴＦＴ２０及び３０の下側からそれらのチャネル領域を下側遮光膜１１により覆っているので、当該ＴＦＴ２０及び３０における光リーク電流の発生が低減されており、優れたトランジスタ特性のＴＦＴ２０及び３０により発光素子４０を駆動できる。
【００７０】
更に、本実施形態では、ＴＦＴ２０及び３０のみならず、平面的に見てデータ線７６、共通給電線７８、走査線７３、容量線７１等の配線の形成領域にも、下側遮光膜１１及びこれとほぼ同一平面形状のバンク層８０が形成されている。そして、これらの下側遮光膜１１及びバンク層８０により各画素の開口領域を規定すると共に、表示に寄与しない領域で発光素子４０に駆動電流が流れることを阻止することで無効電流の発生を効果的に防止できる。特に、バンク層８０は黒色のレジストからなり、下側遮光膜１１は高融点金属膜等の遮光膜からなるので、ほぼ同一の平面形状を有する下側遮光膜１１とバンク層８０との両者がブラックマトリクスとして機能し、表示画像におけるコントラスト比が向上する。または、バンク層８０を、ポリイミド等の樹脂により形成してもよく、２層以上の構造にしてもよい。
【００７１】
尚、本実施形態では、下側遮光膜１１を周辺領域において、固定電位に落とすことが好ましい。このように構成すれば、下地絶縁膜１２の膜厚によらずに、ＴＦＴ２０及び３０に対して、下地絶縁膜１２を介して直下に位置する導電性の下地遮光膜１１の電位変動が及ぼす悪影響を低減できる。
【００７２】
但し、例えば、下地絶縁膜１２の膜厚をある程度厚くすることにより、導電性の下側遮光膜１１を画像表示領域２内における配線として利用することも可能である。更に、このような導電性の下側遮光膜１１は、少なくとも周辺領域（図１参照）における配線として利用することは可能である。
【００７３】
以上の結果、本実施形態の表示装置によれば、明るく高品位の画像表示が可能となる。
【００７４】
以上説明した実施形態では、下側遮光膜１１とバンク層８０とを同一平面形状にしたが、ＴＦＴ２０及び３０を透明基板１０上において上側から覆う上側遮光膜を設け、この上側遮光膜と自己整合的にバンク層８０を形成してもよい。このように構成すれば、上側からの光入射によるＴＦＴ２０及び３０における光リーク電流の発生を防ぐことができ、更に各画素の開口率を低下させない利益や、各画素における開口率のばらつきを低減する利益は得られる。尚、このような遮光膜を薄膜トランジスタの上側及び下側の両方に設けてもよいし、上側遮光膜は、例えば高融点金属を含む膜等の下側遮光膜１１と同一材料から形成してもよい。
【００７５】
更に、上述の如き下側遮光膜１１或いは上側遮光膜に加えて又は代えて、若しくは部分的に代えて、遮光性の導電膜からなりＴＦＴ２０及び３０に接続されたデータ線７６等の配線をマスクとして透明基板１０の裏側から露光することによりバンク層８０を自己整合的に形成することも可能である。このように構成しても、各画素の開口率を低下させない利益や、各画素における開口率のばらつきを低減する利益は得られる。
また、基板は必ずしも透明基板でなくてもよく、裏面からの露光が十分に行える程度の光透過性を有する基板であればよい。
【００７６】
（製造プロセス）
次に、上述した実施形態の表示装置の製造プロセスについて図７を参照して説明する。ここに図７は、製造プロセスの各工程における表示装置の積層構造を、ＴＦＴ２０及び３０、容量線７１並びにゲート電極３１の延設部分３１０を含む断面で順を追って示す工程図である。
【００７７】
先ず図７の工程（１）に示すように、石英基板、ハードガラス等の透明基板１０を用意する。ここで、好ましくはＮ２（窒素）等の不活性ガス雰囲気且つ約９００〜１３００℃の高温でアニール処理し、後に実施される高温プロセスにおける透明基板１０に生じる歪みが少なくなるように前処理しておく。
【００７８】
続いて、このように処理された透明基板１０の全面に、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂ等の金属や金属シリサイド等の金属合金膜を、スパッタリングにより、１００〜５００ｎｍ程度の膜厚、好ましくは約２００ｎｍの膜厚の遮光膜１１’を形成する。
【００７９】
次に工程（２）に示すように、フォトリソグラフィ及びエッチングにより、バンク層８０と同一平面形状を有する格子状の下側遮光膜１１を形成する。続いて、下側遮光膜１１上に、例えば、常圧又は減圧ＣＶＤ法等によりＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、ＴＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる下地絶縁膜１２を形成する。この下地絶縁膜１２の膜厚は、例えば約２００〜２０００ｎｍ程度とする。
【００８０】
次に工程（３）に示すように、基板の温度を約３５０℃に設定して、下地絶縁膜１２の表面にプラズマＣＶＤ法により厚さが約３０〜７０ｎｍのアモルファスのシリコン膜からなる半導体膜１００を形成する。次にアモルファスのシリコン膜からなる半導体膜１００に対して、レーザアニールまたは固相成長法などの結晶化工程を行い、半導体膜１００をポリシリコン膜に結晶化する。レーザアニール法では、たとえば、エキシマレーザでビームの長寸が４００ｍｍのラインビームを用い、その出力強度はたとえば２００ｍＪ／ｃｍ2 である。ラインビームについてはその短寸方向におけるレーザ強度のピーク値の９０％に相当する部分が各領域毎に重なるようにラインビームを走査していく。
【００８１】
次に工程（４）に示すように、半導体膜１００をパターニングして島状の半導体膜２００及び３００とし、その表面に対して、ＴＥＯＳや酸素ガスなどを原料ガスとしてプラズマＣＶＤ法により厚さが約６０〜１５０ｎｍのシリコン酸化膜または窒化膜からなるゲート絶縁膜５０を形成する。
【００８２】
次に工程（５）に示すように、アルミニウム、タンタル、モリブデン、チタン、タングステンなどの金属膜からなる導電膜をスパッタ法により形成した後、パターニングし、ゲート電極２１及び３１を形成する。この工程では、走査線７３及び容量線７１も形成する。なお、図中、３１０は、ゲート電極３１の延設部分である。
【００８３】
この状態で、高濃度のリンイオンを打ち込んで、シリコン薄膜２００及び３００にはゲート電極２１及び３１に対して自己整合的にドレイン領域２２、ソース領域２３、ドレイン領域３２及びソース領域３３を夫々形成する。なお、不純物が導入されなかった部分がチャネル領域２７及び３７となる。
【００８４】
次に工程（６）に示すように、第１の層間絶縁膜５１を形成した後、コンタクトホール６１、６２、６３、６４及び６９をドライエッチング、ウエットエッチング若しくはドライエッチングとウエットエッチングとの組み合わせにより開孔し、データ線７６、容量線７１及びゲート電極３１の延設部分３１０に重なる延設部分７５を備える電位保持電極７４、共通給電線７８、及び中継電極３５を形成する。その結果、電位保持電極７４はコンタクトホール６９及び延設部分３１０を介してゲート電極３１に電気的に接続する。このようにして第１のＴＦＴ２０及び第２のＴＦＴ３０を形成する。また、容量線７１と電位保持電極７４の延設部分７５とによって蓄積容量７０が形成される。
【００８５】
次に工程（７）に示すように、第２の層間絶縁膜５２を形成し、この層間絶縁膜には、中継電極３５に相当する部分にコンタクトホール６５を開孔する。次に、第２の層間絶縁膜５２の表面全体にＩＴＯ（Indium Tin Oxide）膜を形成した後、パターニングし、コンタクトホール６５を介して第２のＴＦＴ３０のドレイン領域３２に電気的に接続する画素電極４１を形成する。
【００８６】
次に工程（８）に示すように、第２の層間絶縁膜５２の表面側に黒色のレジスト層を形成した後、このレジストを発光素子４０の正孔注入層４２及び有機半導体膜４３を形成して発光領域とすべき領域を囲むように残し、バンク層８０をフォトリソグラフィ及びエッチングに形成する。
【００８７】
本実施形態では特に、このようなバンク層８０を形成するために、専用のフォトマスクを用いず、予め工程（２）において、バンク層８０を形成すべき領域に形成しておいた下側遮光膜１１をフォトマスクとして、透明基板１０の裏側から露光することにより、このようなバンク層８０を自己整合的に形成する。
【００８８】
続いて、バンク層８０の内側領域に対してインクジェットヘッド５００から、正孔注入層４２を構成するための液状の材料（前駆体）を吐出し、バンク層８０の内側領域に正孔注入層４２を形成する。同様に、バンク層８０の内側領域に対してインクジェットヘッド５００から、有機半導体膜４３を構成するための液状の材料（前駆体）を吐出し、バンク層８０の内側領域に有機半導体膜４３を形成する。ここで、バンク層８０はレジストから構成されているため、撥水性である。これに対して、有機半導体膜４３の前駆体は親水性の溶媒を用いているため、有機半導体膜４３の塗布領域はバンク層８０によって確実に規定され、隣接する画素にはみ出ることがない。それ故、有機半導体膜４３などを所定領域内だけに形成できる。但し、予めバンク層８０からなる隔壁が１μｍほどの高さであれば、バンク層８０が撥水性でなくても、バンク層８０は隔壁として十分に機能する。なお、バンク層８０を形成しておけば、インクジェット法に代えて、塗布法で正孔注入層４２や有機半導体膜４３を形成する場合でもその形成領域を規定できる。
【００８９】
次に工程（９）に示すように、透明基板１０の表面全体に対して、あるいはストライプ状に対向電極９０を形成する。
【００９０】
以上説明したように本実施形態の製造プロセスによれば、工程（２）でパターニングした下側遮光膜１１をマスクとして、工程（８）で透明基板１０の裏側から露光することによりバンク層８０を自己整合的に形成する。このため、装置完成後には、下側遮光膜１１とバンク層８０とは、平面形状が殆ど同じとなるので、画素の開口率が高く且つ各画素における開口率のばらつきも低減された明るく高品位の画像表示可能なアクティブマトリクス駆動型の表示装置を、比較的低コストで製造できる。
【００９１】
他方、図１に示すデータ線駆動回路３や走査線駆動回路４にもＴＦＴが形成されるが、これらのＴＦＴは画素領域７にＴＦＴを形成していく工程の全部あるいは一部を援用して行われる。それ故、駆動回路を構成するＴＦＴも、画素領域７のＴＦＴと同一の層間に形成されることになる。
【００９２】
尚、前記第１のＴＦＴ２０、及び第２のＴＦＴ３０については、双方がＮ型、双方がＰ型、一方がＮ型で他方がＰ型のいずれでもよいが、このようないずれの組合せであっても周知の方法でＴＦＴを形成していけるので、その説明を省略する。
【００９３】
また発光素子４０としては、発光効率（正孔注入率）がやや低下するものの、正孔注入層４２を省くこともある。また、正孔注入層４２に代えて電子注入層を有機半導体膜４３に対して正孔注入層４２とは反対側に形成する場合、正孔注入層４２及び電子注入層の双方を形成する場合がある。
【００９４】
また特に、下側遮光膜１１に代えて、上側遮光膜或いは遮光性の配線と自己整合的にバンク層８０を形成する場合には、予め、このような上側遮光膜等をバンク層８０を形成すべき領域に形成しておき、図７の工程（８）で、このような上側遮光膜等をマスクとして透明基板１０の裏側から露光すれば、バンク層８０を自己整合的に形成可能である。
上述した表示装置は、例えば、モバイル型のパーソナルコンピュータ、携帯電話、ディジタルスチルカメラ等の各種電子機器に適用することができる。
図８は、モバイル型のパーソナルコンピュータの構成を示す斜視図である。
図８において、パーソナルコンピュータ１００は、キーボード１０２を備えた本体部１０４と、上述した表示装置からなる表示ユニット１０６とから構成されている。
図９は、携帯電話の斜視図である。図９において、携帯電話２００は、複数の操作ボタン２０２の他、受話口２０４、送話口２０６と共に、上述した表示装置２０８を備えている。
なお、上述した表示装置を表示部等として適用できる電子機器としては、図８のパーソナルコンピュータ、図９の携帯電話の他にも、デジタルカメラ、テレビ、ビューファインダ型またはモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、およびタッチパネルを備えた機器等を挙げることができる。
【００９５】
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴なう表示装置の製造方法及び表示装置もまた本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【図１】本発明の実施形態における表示装置の全体のレイアウトを模式的に示す平面図である。
【図２】実施形態の表示装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路を、駆動回路と共に示すブロック図である。
【図３】実施形態の表示装置の画素領域を拡大して示す平面図である。
【図４】図３のＡ−Ａ′断面図である。
【図５】図３のＢ−Ｂ′断面図である。
【図６】図３のＣ−Ｃ′断面図である。
【図７】実施形態に係る表示装置の製造プロセスの各工程における透明基板上の積層構造を順を追って示す工程図である。
【図８】実施形態の表示装置を適用した電子機器の一例に相当するパーソナルコンピュータの構成を示す斜視図である。
【図９】実施形態の表示装置を適用した電子機器の一例に相当する携帯電話の構成を示す斜視図である。
【符号の説明】
１  表示装置
２  画像表示領域
３  データ線駆動回路
４  走査線駆動回路
５  検査回路
６  実装用パッド
７  画素領域
１０  透明基板
１１  下側遮光膜
１２  下地絶縁膜
２０  第１のＴＦＴ
２１  第１のＴＦＴのゲート電極
３０  第２のＴＦＴ
３１  第２のＴＦＴのゲート電極
４０  発光素子
４１  画素電極
４２  正孔注入層
４３  有機半導体膜
５０  ゲート絶縁膜
５１  第１の層間絶縁膜
５２  第２の層間絶縁膜
７０  蓄積容量
７１  容量線
７３  走査線
７４  電位保持電極
７５  延設部
７６  データ線
７８  共通給電線
８０  バンク層
９０  対向電極
５００  インクジェットヘッド
【図１】
0004096585.tif 000002
【図２】
0004096585.tif 000003
【図３】
0004096585.tif 000004
【図４】
0004096585.tif 000005
【図５】
0004096585.tif 000006
【図６】
0004096585.tif 000007
【図７】
0004096585.tif 000008
【図８】
0004096585.tif 000009
【図９】
0004096585.tif 000010