(57)【特許請求の範囲】
【請求項１】
半導体基板に複数のレーザダイオードが並列にモノリシックに設けられた半導体レーザアレイ素子であって、
前記半導体基板の一主面側には多層の半導体層が設けられ、
前記多層の半導体層中の最下層の半導体層と前記半導体基板との間には、前記最下層の半導体層及び前記半導体基板とは逆導電型の半導体層が設けられ、
前記各レーザダイオードは、前記多層の半導体層に形成され、
前記各レーザダイオードは、前記半導体基板、前記逆導電型の半導体層、及び前記最下層の半導体層からなるＰＮＰ構造、又はＮＰＮ構造と、前記多層の半導体層を貫き、前記半導体基板まで到達するアイソレーション溝によって電気的に独立しており、
前記半導体基板の一主面側には前記各レーザダイオードの全てのアノード電極及びカソード電極が設けられているとともに、前記半導体基板の一主面とは反対側の他面側には裏面電極が設けられており、
前記裏面電極は、前記アイソレーション溝の底部で前記半導体基板に接続された導電層及び前記半導体基板を介して、前記半導体基板の一主面側に設けられた少なくとも一つの電極と電気的に接続されていることを特徴とする半導体レーザアレイ素子。
【請求項２】
前記アイソレーション溝は、絶縁膜で被われており、
前記導電層は、前記アイソレーション溝の底部の前記絶縁膜に形成された孔を通して前記半導体基板に接続されていることを特徴とする請求項１に記載の半導体レーザアレイ素子。
【請求項３】
前記レーザダイオードのアノード電極またはカソード電極のうちの一方の電極は、前記導電層を介して他のレーザダイオードの同極の電極に電気的に接続されていることを特徴とする請求項１に記載の半導体レーザアレイ素子。
【請求項４】
前記レーザダイオードはＮ導電型のブロック層で正孔の流れ域を規定する電流狭窄構造になっていることを特徴とする請求項１に記載の半導体レーザアレイ素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体レーザアレイ素子および半導体レーザアレイ装置に関する。
【０００２】
【従来の技術】
半導体レーザは光通信用光源や情報機器用光源として多用されている。
半導体レーザの一つとして、複数本のレーザ光を出射する半導体レーザアレイ（マルチビームレーザ）が知られている。
【０００３】
半導体レーザアレイは、化合物半導体基板（以下単に半導体基板とも呼称する）にモノリシックに形成されるが、この半導体素子（半導体チップ）を半導体レーザアレイ素子（半導体レーザアレイチップ）と呼称する。また、この半導体レーザアレイ素子を組み込んだ半導体レーザアレイ製品を半導体レーザアレイ装置と呼称する。
【０００４】
工業調査会発行「電子材料」1987年６月号、P107〜P111には、モノリシック形３ビーム半導体レーザ素子（半導体レーザアレイ素子）が開示されている。この文献には、ＣＤ，ＶＤ機器，レーザプリンタ，ＰＯＳ，バーコードリーダをはじめ、文書ファイルシステムなどに使用される信号読み取り用光源としての可視光半導体レーザについて記載されている。
【０００５】
また、株式会社、日立製作所、半導体事業部発行「日立オプトデバイスデータブック」平成８年２月発行、第７版、Ｐ12〜Ｐ18には、ＧａＡｌＡｓ多重量子井戸（ＭＱＷ）構造の０．７８μｍ帯の可視レーザダイオードについて記載されている。
【０００６】
【発明が解決しようとする課題】
半導体レーザ（レーザダイオード）の構造の一つとして、一対のブロック層でクラッド層に生成されたリッジを挟持して電流狭窄を行う構造がある。
【０００７】
この構造の半導体レーザ素子（半導体レーザチップ）１は、たとえば、図１９に示すように、第１導電型の化合物半導体基板（半導体基板２）の一面（上面）側に第１導電型のクラッド層３，活性層４、第２導電型のクラッド層５を順次積層した構造になっている。
【０００８】
また、前記第２導電型のクラッド層５にはストライプ状のリッジ６が設けられている。このリッジ６は前記第２導電型のクラッド層５の表面を一定の厚さに亘ってエッチングすることによって形成される。
【０００９】
また、前記リッジ６の両側は第１導電型のブロック層７で埋め込まれている。また、前記リッジ６およびブロック層７は第１導電型のキャップ層８で被われている。そして、前記キャップ層８上および半導体基板２の他面（裏面）側にはアノード電極またはカソード電極からなる電極９，１０が形成された構造になっている。
【００１０】
このような半導体レーザでは、前記電極９および電極１０に所定の電圧を印加することによって、前記リッジ６に対応する活性層４部分の端からレーザ光を出射する。
【００１１】
図２０は半導体基板としてＮ型のＧａＡｓ基板を用いた半導体レーザチップを示す断面図であり、図２１はＰ型のＧａＡｓ基板を用いた半導体レーザチップを示す断面図である。これらの図において、各部を示す符号は図１９と同一であるが、Ｎ型のＧａＡｓ基板を用いた半導体レーザチップの場合は符号の後にＮを付し、Ｐ型のＧａＡｓ基板を用いた半導体レーザチップの場合は符号の後にＰを付してある。
【００１２】
また、リッジ６部分の丸印は、図２０では正孔（ホール）１１を示し、図２１では電子１２を示す。
なお、図の明瞭化のために、電極部分を除いてハッチングは省略してある。
【００１３】
このような構造の半導体レーザチップ１Ｎ，１Ｐでは、図２０に示すようにＮ型のクラッド層５Ｎによって正孔１１の流れ域を狭窄するか、または図２１に示すようにＰ型のクラッド層５Ｐによって電子１２の流れ域を狭窄する。
【００１４】
電子は正孔に比較して移動度が大きく、拡がり易く電流が広がる。この結果、無効電流が増加し、しきい値Ｉthが上昇して効率が低下する。
【００１５】
このように、電子は正孔に比較して移動度が大きいことから、半導体基板としてはＮ型基板を用いた半導体レーザチップが多用されている。
【００１６】
従来の半導体レーザチップは、半導体基板の表裏面のうちの一面（表面）側にカソード電極（またはアノード電極）を設け、他面（裏面）側にカソード電極（またはアノード電極）を設ける構造になっている。
【００１７】
この結果、半導体基板の裏面電位がパッケージの本体の基板電位となる構造の半導体レーザ装置では、基板電位が特定され、そのままでは電子機器に直接搭載できない場合も発生し、電子機器の回路設計に工夫を要する場合もある。たとえば、レーザビームプリンタにおいては、雑音の低減を目的として、半導体レーザチップの基板電位をマイナス電位にして使用する回路構成（ドライブ回路）もある。
【００１８】
他方、レーザビームプリンタ（ＬＢＰ），光ディスク，光磁気ディスク等の高速化を図るために、光源となる半導体レーザをマルチビーム化することが知られている。
【００１９】
本発明の目的は、しきい値を低くできる半導体レーザアレイ素子を提供することにある。
本発明の他の目的は、使い勝手が半導体レーザアレイ素子の半導体基板の電気的極性に作用されない半導体レーザアレイ素子および半導体レーザアレイ装置を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。
【００２０】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。
（１）半導体基板に複数のレーザダイオードが並列にモノリシックに設けられた半導体レーザアレイ素子であって、前記半導体基板の一面側には前記各レーザダイオードの全てのアノード電極およびカソード電極が設けられている。前記各レーザダイオードは前記半導体基板の一面側に設けられた多層の半導体層部分に形成されているとともに、各レーザダイオードはレーザダイオードを構成する最下層の前記半導体層の下に形成された絶縁手段と、前記半導体基板の一面に設けられ前記絶縁手段に到達するアイソレーション溝によって電気的に独立している。前記半導体基板と前記最下層の半導体層との間に逆導電型の半導体層を介在させかつこれら３層によってＮＰＮ構造またはＰＮＰ構造として前記絶縁手段を構成し、または前記半導体基板を半絶縁性半導体基板としかつこの半導体基板上に最下層の前記半導体層を配置して前記絶縁手段を構成する。前記レーザダイオードはＮ導電型のブロック層で正孔の流れ域を規定する電流狭窄構造になっている。
【００２１】
このような半導体レーザアレイ素子を組み込んだ半導体レーザアレイ装置は以下の構成になっている。
パッケージ本体およびレーザ光を透過させる光透過窓を有する蓋体とからなるパッケージと、前記パッケージ本体に固定されかつ複数のレーザ光を出射する半導体レーザアレイ素子と、前記パッケージ本体に取り付けられかつ前記パッケージの内外に亘って延在する複数の外部電極端子と、前記半導体レーザアレイ素子の各電極と前記外部電極端子を接続する接続手段とを有する半導体レーザアレイ装置であって、前記半導体レーザアレイ素子は前記手段（１）の構成になっている。
【００２２】
（２）前記手段（１）の構成において、前記半導体基板の一面側には前記各レーザダイオードの全てのアノード電極およびカソード電極が設けられているとともに、前記半導体基板の他面側には前記半導体基板の一面側に設けられた少なくとも一つの電極に接続部を介して電気的に接続される電極が設けられている。
【００２３】
（３）前記手段（１）または（２）の構成において、前記レーザダイオードのアノード電極またはカソード電極のうちの一方の電極は前記半導体基板の一面側に設けられた導電層を介して他のレーザダイオードの同極の電極に電気的に接続されている。
【００２４】
前記（１）の手段によれば、（ａ）各レーザダイオードは移動度の小さい正孔を狭窄することから、電流狭窄部分での電流の拡がりを抑えることができ、無効電流を低減することができる。この結果、しきい値が小さくなり、動作電流の低減が達成できる。
【００２５】
（ｂ）半導体レーザアレイ素子に形成される各レーザダイオードは、半導体基板から電気的に独立し、かつ各レーザダイオードのアノードおよびカソード電極は半導体基板の一面に設けられていることから、使用時、半導体基板の電気的極性に左右されず使い勝手が良くなる。また、この使い勝手の良さは、半導体レーザアレイ素子を組み込んだ半導体レーザアレイ装置についても同様である。
【００２６】
前記（２）の手段によれば、前記手段（１）の効果に加え、前記半導体基板の他面側には前記半導体基板の一面側に設けられた少なくとも一つの電極に接続部を介して電気的に接続される電極が設けられていることから、この半導体基板の他面側の電極もレーザダイオードの駆動用の一方の電極として使用することができ、半導体レーザアレイ装置に組み込む場合には、電極取り出し設計が容易になる。
【００２７】
前記（３）の手段によれば、前記手段（１）または手段（２）の効果に加え、複数のレーザダイオードのうちの一部の同極の電極は半導体基板の一面側に設けられた導電層を介して相互に接続される構造になることから、半導体レーザアレイ装置での外部電極端子を少なくすることができる。
【００２８】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００２９】
（実施形態１）
図１乃至図１３は本発明の一実施形態（実施形態１）である半導体レーザアレイ素子および半導体レーザアレイ装置に係わる図である。
【００３０】
本実施形態１では、たとえば０．７８μｍ帯のレーザビームを２本出射する半導体レーザに本発明を適用した例について説明する。
【００３１】
図１に示すように、本実施形態１の半導体レーザアレイ素子（半導体レーザアレイチップ）２０は、たとえば光導波路の延在方向に沿う縦（奥行き）の長さが２５０μｍ、横幅が３００μｍ、厚さが１００μｍの矩形体からなっている。
【００３２】
半導体レーザアレイチップ２０の表面（一面、図で上面）の横幅の中央部分には、縦方向に沿ってアイソレーション溝（絶縁分離溝）２１が設けられている。このアイソレーション溝２１の両側には、それぞれレーザダイオード２２が設けられている。
【００３３】
また、各レーザダイオード２２においては、半導体レーザチップ１の上面側にそれぞれ縦方向に沿って電極分離溝２３が設けられている。この電極分離溝２３と前記アイソレーション溝２１との間のメサ部２４の上面にはアノード電極２５が設けられ、電極分離溝２２と半導体レーザチップ１の端との間の電極導出部２６の上面にはカソード電極２７が設けられている。
【００３４】
また、半導体レーザアレイチップ２０の表面（一面）は前記電極２５，２７を除いて絶縁膜２９で被われている。
【００３５】
半導体レーザアレイチップ２０は、図２の拡大断面図にも示すように化合物半導体基板に形成されている。化合物半導体基板は、本実施形態１ではＮ導電型（Ｎ型）のＧａＡｓ基板（半導体基板）３０となっている。Ｎ−ＧａＡｓ基板３０は１００μｍ弱の厚さとなり、Ｓｉを不純物とし、不純物濃度が２×１０18ｃｍ~3程度のＧａＡｓ板で形成されている。
【００３６】
前記半導体基板（Ｎ−ＧａＡｓ基板）３０の一面側、すなわち図１では表面（上面）側には多層に半導体層が形成され、この部分にそれぞれレーザダイオードが形成されている。
【００３７】
前記アイソレーション溝２１は前記多層の半導体層を貫き、Ｎ−ＧａＡｓ基板３０の表層にまで到達し、このアイソレーション溝２１でＮ−ＧａＡｓ基板３０を左右に電気的に分離している。
【００３８】
アイソレーション溝２１を隔てて設けられる左右のレーザダイオード２２は、アイソレーション溝２１に対して対称な構造である。
【００３９】
前記Ｎ−ＧａＡｓ基板３０の一面（表面）側には、前記Ｎ−ＧａＡｓ基板３０とは逆導電型（Ｐ導電型）となる半導体層３１、すなわちＰ−ＧａＡｓ層３１が設けられている。このＰ−ＧａＡｓ層３１は、Ｚｎを不純物とし、不純物濃度が１×１０18ｃｍ~3程度となる厚さ３μｍ程度の層になっている。
【００４０】
また、前記Ｐ−ＧａＡｓ層３１の上にはＮ−ＧａＡｓバッファー層３２が設けられている。このＮ−ＧａＡｓバッファー層３２は、Ｓｅを不純物とし、不純物濃度が１×１０18ｃｍ~3程度となる厚さ３μｍ程度の層になっている。このＮ−ＧａＡｓバッファー層３２がレーザダイオード２２を構成する最下層の半導体層になる。
【００４１】
前記Ｎ−ＧａＡｓ基板３０，Ｐ−ＧａＡｓ層３１，Ｎ−ＧａＡｓバッファー層３２の３層によってＮＰＮの接合による絶縁手段が形成され、このＮＰＮ構造と、前記アイソレーション溝２１によって各レーザダイオード２２は電気的に独立する構造になる。
【００４２】
半導体レーザアレイ素子をＰ型基板で形成するときは、絶縁手段はＰＮＰ構造になる。
【００４３】
アイソレーション溝２１によって区画されたＮ−ＧａＡｓ基板３０上には、前記Ｐ−ＧａＡｓ層３１およびＮ−ＧａＡｓバッファー層３２が重なって延在する。前記電極分離溝２３は前記Ｎ−ＧａＡｓバッファー層３２の表層にまで到達する。
【００４４】
前記メサ部２４および電極導出部２６において、前記Ｎ−ＧａＡｓバッファー層３２上にＮ−ＧａＡｌＡｓクラッド層３３が設けられている。このＮ−ＧａＡｌＡｓクラッド層３３は、Ｓｅを不純物とし、不純物濃度が１×１０18ｃｍ~3程度となる厚さ１．５μｍ程度の層になっている。またＡｌの混晶比ｘは０．５である。
【００４５】
前記電極導出部２６のＮ−ＧａＡｌＡｓクラッド層３３上にはＮ−ＧａＡｓコンタクト層３４が設けられるとともに、このＮ−ＧａＡｌＡｓクラッド層３３上にはカソード電極２７が設けられている。前記Ｎ−ＧａＡｓコンタクト層３４は、Ｓｅを不純物とし、不純物濃度が２×１０18ｃｍ~3程度となる厚さ１μｍ程度の層になっている。
【００４６】
前記メサ部２４のＮ−ＧａＡｌＡｓクラッド層３３上には多重量子井戸（ＭＱＷ）からなる活性層４０が設けられている。この活性層（ＭＱＷ活性層）４０は、たとえば、ＧａＡｌＡｓからなる障壁層（厚さ５ｎｍ）とＧａＡｌＡｓからなる井戸層（厚さ１０ｎｍ）を交互に積み重ねた層となり、井戸層が３層となる層であり、それぞれ厚さ１０ｎｍのＧａＡｌＡｓからなるガイド層間に設けられている。
【００４７】
また、前記ＭＱＷ活性層４０上にはＰ−ＧａＡｌＡｓクラッド層４１が設けられている。このＰ−ＧａＡｌＡｓクラッド層４１の一部にはは台形状の断面をしたストライプ状のリッジ４２が設けられている。このリッジ４２は半導体レーザアレイチップ２０の縦方向に延在し、このリッジ４２の真下のＭＱＷ活性層４０部分が光導波路となる。
【００４８】
半導体レーザアレイ素子２０の２本の光導波路の間隔は、たとえば、１００μｍ程度になっている。
【００４９】
Ｐ−ＧａＡｌＡｓクラッド層４１は、Ｚｎを不純物とし、不純物濃度が８×１０17ｃｍ~3程度となる厚さ１．５μｍ程度の層になっている。リッジ４２はＰ−ＧａＡｌＡｓクラッド層４１からおよそ１．２μｍ程度突出している。またリッジ４２の幅は、下の太い部分でおよそ５μｍである。
【００５０】
リッジ４２の両側のＰ−ＧａＡｌＡｓクラッド層４１上には、電流狭窄を行うためのＮ−ＧａＡｓブロック層４３が設けられている。このＮ−ＧａＡｓブロック層４３は、Ｓｅを不純物とし、不純物濃度が２×１０18ｃｍ~3となる厚さ１．２μｍ程度の層になっている。
【００５１】
また、前記リッジ４２およびＮ−ＧａＡｓブロック層４３上には、Ｐ−ＧａＡｓキャップ層４４が設けられている。このＰ−ＧａＡｓキャップ層４４は、Ｚｎを不純物とし、不純物濃度が５×１０19ｃｍ~3程度となる厚さ２．０μｍ程度の層になっている。
【００５２】
前記Ｐ−ＧａＡｓキャップ層４４上にアノード電極２５が設けられている。
また、アノード電極２５やカソード電極２７を除いた半導体レーザアレイチップ２０の表面は一層または多層のＳｉＯ2 膜やＰＳＧ膜からなる絶縁膜２９で被われている。
【００５３】
つぎに、本実施形態１の半導体レーザアレイ素子２０の製造方法について、図３〜図９を参照しながら説明する。
【００５４】
半導体レーザアレイ素子２０の製造においては、最初に半導体基板が用意される。実際の製造においては寸法の大きいウエハと呼称される半導体基板が用意され、素子形成の最終段階でウエハを縦横に分断して小片からなる半導体レーザアレイ素子を製造するものであるが、説明の便宜上、単一の半導体レーザアレイ素子を製造する状態で以下説明する。
【００５５】
半導体基板３０は、厚さ数百μｍのＮ導電型のＧａＡｓ基板で構成されている。このＮ−ＧａＡｓ基板３０は、Ｓｉを不純物とし、不純物濃度が２×１０18ｃｍ~3程度となっている。
【００５６】
つぎに、図３に示すように、多層の半導体層を順次ＭＯＣＶＤ（Metalorganic Chemical Vapor Deposition）法やＭＢＥ（Molecular Beam  Epitaxy)法で形成する。多層の半導体層は、最下層のＰ−ＧａＡｓ層３１とこのＰ−ＧａＡｓ層３１上に順次形成されたＮ−ＧａＡｓバッファー層３２，Ｎ−ＧａＡｌＡｓクラッド層３３，ＭＱＷ活性層４０，Ｐ−ＧａＡｌＡｓクラッド層４１からなっている。
【００５７】
前記Ｐ−ＧａＡｓ層３１は、Ｚｎを不純物とし、不純物濃度が１×１０18ｃｍ~3程度となる厚さ３μｍ程度の層になっている。
【００５８】
前記Ｎ−ＧａＡｓバッファー層３２は、Ｓｅを不純物とし、不純物濃度が１×１０18ｃｍ~3程度となる厚さ３μｍ程度の層になり、レーザダイオード２２を構成する最下層の半導体層になる。
【００５９】
また、前記Ｎ−ＧａＡｓ基板３０，Ｐ−ＧａＡｓ層３１，Ｎ−ＧａＡｓバッファー層３２の３層によってＮＰＮの接合による絶縁手段が形成される。
【００６０】
前記Ｎ−ＧａＡｌＡｓクラッド層３３は、Ｓｅを不純物とし、不純物濃度が１×１０18ｃｍ~3程度となる厚さ１．５μｍ程度の層になっている。またＡｌの混晶比ｘは０．５である。
【００６１】
前記ＭＱＷ活性層４０は、たとえば、ＧａＡｌＡｓからなる障壁層（厚さ５ｎｍ）とＧａＡｌＡｓからなる井戸層（厚さ１０ｎｍ）を交互に積み重ねた層となり、井戸層が３層となる層であり、それぞれ厚さ１０ｎｍのＧａＡｌＡｓからなるガイド層間に設けられ、全体で６０ｎｍ程度の厚さの層である。
【００６２】
前記Ｐ−ＧａＡｌＡｓクラッド層４１はＺｎを不純物とし、不純物濃度が８×１０17ｃｍ~3程度となる厚さ１．５μｍ程度の層になっている。
【００６３】
つぎに、図４に示すように、Ｎ−ＧａＡｓ基板３０の表面にストライプ状の２本のマスク５０を形成した後、このマスク５０をマスクとして前記Ｐ−ＧａＡｌＡｓクラッド層４１を厚さが０．３μｍ程度残るようにエッチングする。
前記マスク５０は幅が５μｍ程度となり、間隔は１００μｍ程度になっている。
【００６４】
このエッチングによって、ＧａＡｓ表面ＧａＡｌＡｓの結晶性およびＮ−ＧａＡｓ基板３０の表面の結晶面から、前記マスク５０の真下には、台形断面のリッジ４２が形成される。このリッジ４２の下部分の幅は５μｍ程度となり、高さは１．２μｍ程度になる。
【００６５】
つぎに、図５に示すように、マスク５０を用いて選択的に埋め込み成長を行うことによって前記リッジ４２の両側のＰ−ＧａＡｌＡｓクラッド層４１上にＮ−ＧａＡｓブロック層４３を形成するとともにマスク５０を除去後、Ｎ−ＧａＡｓ基板３０の表面全体をＰ−ＧａＡｓキャップ層４４で被う。
【００６６】
前記Ｎ−ＧａＡｓブロック層４３は、Ｓｅを不純物とし、不純物濃度が２×１０18ｃｍ~3となる厚さ１．２μｍ程度の層になり、前記エッチングによって窪んだ部分を埋め込むようになる。
【００６７】
前記Ｐ−ＧａＡｓキャップ層４４は、Ｚｎを不純物とし、不純物濃度が５×１０19ｃｍ~3程度となる厚さ２．０μｍ程度の層になっている。
【００６８】
つぎに、図６に示すように、２本のリッジ４２を含む中央領域上にマスク５１を形成する。その後、このマスク５１をマスクとして前記ＭＱＷ活性層４０までエッチングを行い、Ｎ−ＧａＡｌＡｓクラッド層３３を露出させる。このエッチングによって露出する部分が電極導出部２６となる。
【００６９】
つぎに、図７に示すように、ＭＯＣＶＤ法等によって露出した前記Ｎ−ＧａＡｌＡｓクラッド層３３の表面にＮ−ＧａＡｓコンタクト層３４を形成する。このＮ−ＧａＡｓコンタクト層３４は、Ｓｅを不純物とし、不純物濃度が２×１０18ｃｍ~3程度となる厚さ１μｍ程度の層になっている。Ｎ−ＧａＡｓコンタクト層３４を形成した後、前記マスク５１を除去する。
【００７０】
つぎに、図８に示すように、Ｎ−ＧａＡｓ基板３０の表面にマスク５２を形成した後、このマスク５２をマスクとしてＶ字状のアイソレーション溝（絶縁分離溝）２１を形成する。このアイソレーション溝２１は、多層の半導体層を貫きＮ−ＧａＡｓ基板３０の表層部分にまで到達する。このアイソレーション溝２１は相互に独立して駆動制御される二つのレーザダイオードを並列に形成するためである。アイソレーション溝２１の形成後、前記マスク５２は除去される。
【００７１】
つぎに、図９に示すように、電極導出部２６の外れに電極分離溝２３を形成する。この電極分離溝２３は、Ｎ−ＧａＡｓバッファー層３２の表層部分にまで到達する。この電極分離溝２３の形成によって、電極分離溝２３とアイソレーション溝２１との間にメサ部２４が形成される。リッジ４２はこのメサ部２４の部分に位置している。
【００７２】
つぎに、図９に示すように、Ｎ−ＧａＡｓ基板３０の表面に選択的にＳｉＯ2膜やＰＳＧ膜等からなる一層または多層の絶縁膜２９を形成するとともに、メサ部２４上にアノード電極２５を形成し、電極導出部２６上にカソード電極２７を形成する。
【００７３】
これにより、図１および図２に示される半導体レーザアレイ素子２０が製造されることになる。
【００７４】
このような半導体レーザアレイ素子２０は、封止容器に組み込まれて図１０に示されるような半導体レーザアレイ装置６０になる。図１０は一部を切り欠いた半導体レーザアレイ装置の斜視図である。
【００７５】
半導体レーザアレイ装置６０は、アセンブリの主体部品となるパッケージ本体６１と、このパッケージ本体６１の表面側に取り付けられる蓋体６２とを有している。パッケージは、パッケージ本体６１と蓋体６２によって形成される。
【００７６】
前記パッケージ本体６１は数ｍｍの厚さの円形の金属板からなり、その表面の中央から外れた部分には銅製のヒートシンク６３が鑞材等で固定されている。
【００７７】
前記ヒートシンク６３の前記パッケージ本体６１の中央に面する側面（前面）の先端側にはシリコンカーバイト（ＳｉＣ）からなるサブマウント６４が固定されている。
【００７８】
前記サブマウント６４は、図１３に示すように、半導体レーザアレイ素子２０よりも大きい矩形板からなり、一面の実装面には４本の配線６５が設けられている。これらの配線６５の一端は前記半導体レーザアレイ素子２０のアノード電極２５やカソード電極２７に重なる接続部となっている。この接続部分には、ＰｂＳｎからなる半田層６６が形成されている。半田層６６は、カソード電極２７に対する側がアノード電極２５に対する側よりも厚く形成され、アノード電極２５およびカソード電極２７との間で確実な接続が得られるようになっている。
【００７９】
半導体レーザアレイ素子２０は、電極を固定側の状態にして、前記サブマウント６４に固定される。半導体レーザアレイ素子２０が固定されたサブマウント６４が前記ヒートシンク６３に固定される。
【００８０】
図１３は半導体レーザアレイ素子２０を固定しない前のサブマウント６４と半導体レーザアレイ素子２０を示す図であり、図１２は半導体レーザアレイ素子２０を固定（実装）した状態でのサブマウント６４を示す図である。
【００８１】
これらの図から分かるように前記配線６５の他端は、半導体レーザアレイ素子２０から外れて延在する引出し部分となるとともに、ワイヤを接続するためのワイヤボンディング部６７になっている。
【００８２】
また、サブマウント６４の他面、すなわち前記ヒートシンク６３に固定される固定面にはメタライズ層６８が形成されている。
【００８３】
前記配線６５およびメタライズ層６８は、たとえば、Ｔｉ／Ｐｔ／Ａｕの３層構造となっている。
【００８４】
また、前記パッケージ本体６１の中央には、前記半導体レーザアレイ素子２０の後端から出射されるレーザ光を受光する受光素子７０が固定されている。
【００８５】
また、前記パッケージ本体６１には６本の外部電極端子（リード）７１が固定されている。５本のリード７１は絶縁体７２を介してパッケージ本体６１に貫通状態で固定されている。残りの１本のリード７１はパッケージ本体６１の裏面に突き合わせ状態で固定されている。
【００８６】
パッケージ本体６１の表面側に突出したリード７１の先端と、前記サブマウント６４の配線６５のワイヤボンディング部６７や受光素子７０の一方の電極は、導電性のワイヤ７３で電気的に接続されている。受光素子７０の裏面の電極はパッケージ本体６１を介して１本のリード７１に電気的に接続される。
【００８７】
図１１は半導体レーザアレイ装置６０の等価回路図である。二つのレーザダイオード２２および受光素子７０の各電極はそれぞれ電気的に独立したリード７１に接続されている。
【００８８】
他方、前記蓋体６２はキャップ構造からなるとともに、その中央にレーザ光（レーザビーム）７５を透過させる光透過窓７６を有している。この光透過窓７６は、蓋体６２に設けた穴の部分に透明ガラス板７７を重ねて固定することによって形成される。
【００８９】
このような半導体レーザアレイ装置６０においては、所定のリード７１にそれぞれ所定の電圧を印加することによって、一方または両方のレーザダイオード２２を動作させてレーザ光７５を光透過窓７６から放射することができる。また、これらの光出力は前記受光素子７０でモニターできることになる。
【００９０】
図１４は本実施形態１の半導体レーザアレイ装置６０をレーザビームプリンタに組み込んだ状態を示す模式図である。
【００９１】
半導体レーザアレイ装置６０から出射した２本のレーザ光（レーザビーム）７５を回転制御されるポリゴンミラー８０で反射させ、ｆθレンズ８１を通してレーザビームプリンタの感光ドラム８２の表面に集光させる。レーザビーム７５は感光ドラム８２の軸方向に沿って走査される。また、感光ドラム８２は回転する。
【００９２】
感光ドラム８２は書き込む前に一様に帯電されていることから、レーザビーム７５が照射された部分は電位が抜け、そこにカーボン粉末（トナー）が付着して現像されることになる。図示しない転写部分で静電力によって前記トナーを紙に写し取ることによってレーザビームプリンタが行われる。
【００９３】
半導体レーザアレイ装置６０は２本のレーザビーム７５を出射することから、一回の走査で２本のレーザビーム７５による幅の広い顕像化が可能になり、１本のレーザビーム７５の場合よりも所定行の印刷時間が半分になる。
【００９４】
本実施形態１によれば以下の効果を奏する。
（１）各レーザダイオード２２は移動度の小さい正孔を狭窄することから、電流狭窄部分での電流の拡がりを抑えることができ、無効電流を低減することができる。この結果、しきい値が小さくなり、動作電流の低減が達成できる。
【００９５】
（２）半導体レーザアレイ素子２０に形成される各レーザダイオード２２は、半導体基板３０から電気的に独立し、かつ各レーザダイオード２２のアノード電極２５およびカソード電極２７は半導体基板３０の一面に設けられていることから、使用時、半導体基板３０の電気的極性に左右されず使い勝手が良くなる。また、この使い勝手の良さは、半導体レーザアレイ素子２０を組み込んだ半導体レーザアレイ装置６０についても同様である。
【００９６】
（実施形態２）
図１５は本発明の他の実施形態（実施形態２）である半導体レーザアレイ素子を示す断面図である。
【００９７】
本実施形態２の半導体レーザアレイ素子２０は、前記実施形態１において、Ｎ−ＧａＡｓコンタクト層３４を設けることなく、Ｎ−ＧａＡｓバッファー層３２上にカソード電極２７を設ける構造である。
本実施形態２によれば、製造工程の簡略化が図れる。
【００９８】
（実施形態３）
図１６は本発明の他の実施形態（実施形態３）である半導体レーザアレイ素子を示す断面図である。
【００９９】
本実施形態３の半導体レーザアレイ素子２０は、前記実施形態１において、電極導出部２６でのＮ−ＧａＡｌＡｓクラッド層３３に到達するエッチングを行わず、電極分離溝２３を形成する際に電極導出部２６にコンタクトホール８５を形成し、このコンタクトホール８５の部分にカソード電極２７を形成したものである。
【０１００】
本実施形態３では、カソード電極２７の面積が広くなり、ハンダ（ソルダー）の濡れ性が向上し、電気的接続の信頼性が高くなる。
【０１０１】
（実施形態４）
図１７は本発明の他の実施形態（実施形態４）である半導体レーザアレイ素子を示す断面図である。
【０１０２】
本実施形態４の半導体レーザアレイ素子２０は、前記実施形態３において、コンタクトホール８５を複数とした構造である。
【０１０３】
本実施形態４では、カソード電極２７の面積が前記実施形態３に比較してさらに広くなり、ハンダ（ソルダー）の濡れ性が向上し、電気的接続の信頼性が高くなる。
【０１０４】
（実施形態５）
図１８は本発明の他の実施形態（実施形態５）である半導体レーザアレイ素子を示す断面図である。
【０１０５】
本実施形態５では前記実施形態３の場合とは各部の導電型が逆となっている。したがって、各部の符号は前記実施形態３（実施形態１）の数字の次にＰなる文字を付して説明することにする。
【０１０６】
本実施形態５の半導体レーザアレイ素子２０Ｐは、前記実施形態３の半導体レーザアレイ素子２０Ｐにおいて、前記アイソレーション溝２１Ｐの底部分の絶縁膜２９Ｐに孔８６を設けるとともに、前記アイソレーション溝２１Ｐを被う絶縁膜２９Ｐ上に導電層８７を設けた構造になっている。この導電層８７はアイソレーション溝２１Ｐの両側のレーザダイオード２２Ｐのアノード電極２５Ｐにそれぞれ接続されるとともに、前記孔８６の部分で半導体基板３０Ｐに電気的に接続されている。また、半導体基板３０Ｐの他面（裏面）には裏面電極８８が設けられている。
【０１０７】
すなわち、本実施形態５の半導体レーザアレイ素子２０Ｐでは、レーザダイオード２２Ｐのアノード電極２５Ｐは導電層８７，半導体基板３０Ｐを介して裏面電極８８に電気的に接続された構造になっている。
【０１０８】
換言するならば、本実施形態５では、半導体基板３０Ｐの一面側には各レーザダイオード２２Ｐの全てのアノード電極２５Ｐおよびカソード電極２７Ｐが設けられているとともに、前記半導体基板３０Ｐの一面側に設けられた少なくとも一つの電極、すなわちアノード電極２５Ｐに、接続部としての導電層８７，半導体基板３０Ｐを介して電気的に接続される裏面電極８８が、前記半導体基板３０Ｐの他面側に設けられた構造になっている。
【０１０９】
本実施形態５によれば、前記半導体基板３０Ｐの一面側にすべてのレーザダイオード２２Ｐの全ての電極が配置されているとともに、他面側には裏面電極８８が設けられていることから、この半導体基板３０Ｐの他面側の裏面電極８８もレーザダイオード２２Ｐの駆動用の一方の電極として使用することができ、半導体レーザアレイ装置に組み込む場合には、電極取り出し設計が容易になる。
【０１１０】
本実施形態５によれば、複数のレーザダイオード２２Ｐのうちの一部の同極の電極（アノード電極２５Ｐ）は半導体基板３０Ｐの一面側に設けられた導電層８７を介して相互に接続される構造になることから、半導体レーザアレイ装置での外部電極端子を少なくすることができる。
【０１１１】
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない、たとえばレーザダイオードはさらに多く配置する構造でもよい。
【０１１２】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
（１）複数のレーザダイオードを組み込んだ半導体レーザアレイ素子において、各レーザダイオードは移動度の小さい正孔を狭窄する構造になっていることから、電流狭窄部分での電流の拡がりを抑えることができ、しきい値および動作電流の低減を図ることができる。
（２）半導体レーザアレイ素子に形成される各レーザダイオードは、半導体基板から電気的に独立し、かつ各レーザダイオードのアノードおよびカソード電極は半導体基板の一面に設けられていることから、使用時、半導体基板の電気的極性に左右されず使い勝手が良くなる。
（３）前記（２）より、本発明の半導体レーザアレイ素子を組み込んだ半導体レーザアレイ装置では、各レーザダイオードの外部電極端子は相互に独立していることから、組み込まれる電子機器の回路システム如何に作用されず、その使用勝手は良好である。
【図面の簡単な説明】
【図１】本発明の一実施形態（実施形態１）である半導体レーザアレイ素子を示す斜視図である。
【図２】本実施形態１の半導体レーザアレイ素子の一部の拡大断面図である。
【図３】本実施形態１の半導体レーザアレイ素子の製造において、主面に半導体層を多層に形成した半導体基板の断面図である。
【図４】本実施形態１の半導体レーザアレイ素子の製造において、主面にレーザダイオードを形成するためのリッジを２本形成した半導体基板の断面図である。
【図５】本実施形態１の半導体レーザアレイ素子の製造において、主面に埋め込み層を含む半導体層を形成した半導体基板の断面図である。
【図６】本実施形態１の半導体レーザアレイ素子の製造において、カソード電極を形成する領域の半導体層を数層に亘ってエッチングした半導体基板の断面図である。
【図７】本実施形態１の半導体レーザアレイ素子の製造において、カソード電極を形成する領域の半導体層上にコンタクト層を形成した半導体基板の断面図である。
【図８】本実施形態１の半導体レーザアレイ素子の製造において、リッジ間に絶縁分離溝を設けた半導体基板の断面図である。
【図９】本実施形態１の半導体レーザアレイ素子の製造において、電極分離溝を設けるとともに、主面にカソード電極およびアノード電極を形成した半導体基板の断面図である。
【図１０】本実施形態１の半導体レーザアレイ素子を組み込んだ半導体レーザアレイ装置の一部を切り欠いた斜視図である。
【図１１】前記半導体レーザアレイ装置の等価回路図である。
【図１２】前記半導体レーザアレイ装置においてサブマウントに半導体レーザアレイ素子が搭載された状態を示す斜視図である。
【図１３】前記サブマウントと半導体レーザアレイ素子との固定位置関係を示す斜視図である。
【図１４】前記半導体レーザアレイ装置をレーザビームプリンタに組み込んだ状態を示す一部の概略斜視図である。
【図１５】本発明の他の実施形態（実施形態２）である半導体レーザアレイ素子を示す断面図である。
【図１６】本発明の他の実施形態（実施形態３）である半導体レーザアレイ素子を示す断面図である。
【図１７】本発明の他の実施形態（実施形態４）である半導体レーザアレイ素子を示す断面図である。
【図１８】本発明の他の実施形態（実施形態５）である半導体レーザアレイ素子を示す断面図である。
【図１９】従来の半導体レーザチップを示す断面図である。
【図２０】従来の半導体レーザチップにおいて電流狭窄されるホールの動きを示す模式図である。
【図２１】従来の半導体レーザチップにおいて電流狭窄される電子の動きを示す模式図である。
【符号の説明】
１…半導体レーザアレイ素子（半導体レーザチップ）、２…半導体基板、３…第１導電型のクラッド層、４…活性層、５…第２導電型のクラッド層、７…第１導電型のブロック層、８…第１導電型のキャップ層、９，１０…電極、１１…正孔（ホール）、１２…電子、２０…半導体レーザアレイ素子（半導体レーザアレイチップ）、２１…アイソレーション溝（絶縁分離溝）２２…レーザダイオード、２３…電極分離溝、２４…メサ部、２５…アノード電極、２６…電極導出部、２７…カソード電極、２９…絶縁膜、３０…半導体基板（Ｎ−ＧａＡｓ基板）、３１…逆導電型の半導体層（Ｐ−ＧａＡｓ層）、３２…Ｎ−ＧａＡｓバッファー層、３３…Ｎ−ＧａＡｌＡｓクラッド層、３４…Ｎ−ＧａＡｓコンタクト層、４０…活性層（ＭＱＷ活性層）、４１…Ｐ−ＧａＡｌＡｓクラッド層、４２…リッジ、４３…Ｎ−ＧａＡｓブロック層、４４…Ｐ−ＧａＡｓキャップ層、５０〜５２…マスク、６０…半導体レーザアレイ装置、６１…パッケージ本体、６２…蓋体、６３…ヒートシンク、６４…サブマウント、６５…配線、６６…半田層、６７…ワイヤボンディング部、６８…メタライズ層、７０…受光素子、７１…外部電極端子（リード）、７２…絶縁体、７３…ワイヤ、７５…レーザビーム（レーザ光）、７６…光透過窓、７７…透明ガラス板、８０…ポリゴンミラー、８１…ｆθレンズ、８２…感光ドラム、８５…コンタクトホール、８６…孔、８７…導電層、８８…裏面電極。
【図１】
0004155368.tif 000002
【図２】
0004155368.tif 000003
【図３】
0004155368.tif 000004
【図４】
0004155368.tif 000005
【図５】
0004155368.tif 000006
【図６】
0004155368.tif 000007
【図７】
0004155368.tif 000008
【図８】
0004155368.tif 000009
【図９】
0004155368.tif 000010
【図１０】
0004155368.tif 000011
【図１１】
0004155368.tif 000012
【図１２】
0004155368.tif 000013
【図１３】
0004155368.tif 000014
【図１４】
0004155368.tif 000015
【図１５】
0004155368.tif 000016
【図１６】
0004155368.tif 000017
【図１７】
0004155368.tif 000018
【図１８】
0004155368.tif 000019
【図１９】
0004155368.tif 000020
【図２０】
0004155368.tif 000021
【図２１】
0004155368.tif 000022