(57)【特許請求の範囲】
【請求項１】
標準搭載ＤＲＡＭに加えてオプションの拡張ＤＲＡＭが装着可能な印刷制御装置において、オプションの拡張ＤＲＡＭが装着され、当該拡張ＤＲＡＭの容量がＣＰＵのキャッシュ制御可能な１ブロックの容量に等しい場合、前記拡張ＤＲＡＭの装着前に前記標準搭載ＤＲＡＭがマッピングされていたブロックに当該拡張ＤＲＡＭをマッピングし、前記標準搭載ＤＲＡＭを他のキャッシュ制御可能なブロックの空き領域にマッピングすることを特徴とする印刷制御方法。
【請求項２】
前記他のキャッシュ制御可能なブロックに空き領域がない場合に、前記標準搭載ＤＲＡＭを前記ＣＰＵのアクセス対象とならない領域にマッピングすることを特徴とする請求項１に記載の印刷制御方法。
【請求項３】
標準搭載ＤＲＡＭに加えてオプションの拡張ＤＲＡＭが装着可能な印刷制御装置において、オプションの拡張ＤＲＡＭが装着され、当該拡張ＤＲＡＭの容量がＣＰＵのキャッシュ制御可能な１ブロックの容量に等しい場合、前記拡張ＤＲＡＭの装着前に前記標準搭載ＤＲＡＭがマッピングされていたブロックに当該拡張ＤＲＡＭをマッピングし、前記標準搭載ＤＲＡＭをＲＯＭの領域にマッピングし、ＲＯＭに格納されているプログラムを当該標準搭載ＤＲＡＭにコピーし、該標準搭載ＤＲＡＭ上でプログラムを実行することを特徴とする印刷制御方法。
【請求項４】
前記標準搭載ＤＲＡＭ上でプログラムを実行する際に、当該標準搭載ＤＲＡＭのバスを前記ＲＯＭのバスに切り替えることを特徴とする請求項３記載の印刷制御方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、印刷制御方法に関するものである。
【０００２】
【従来の技術】
マイクロプロセッサ（ＣＰＵ）には、キャッシュ制御できるメモリ領域とその領域ブロック数が限定されているものがある。例えば、Power PCでは、１ブロック最大２５６ＭＢであり、そのブロック数も最大４ブロックである。
【０００３】
従来、印刷制御装置は標準のＤＲＡＭを搭載し、更にオプションの拡張ＤＲＡＭを追加できるよう構成されている。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記従来例では、キャッシュ制御可能な最大ブロックサイズに等しい容量（２５６ＭＢ）の拡張ＤＲＡＭを追加すると、標準搭載ＤＲＡＭは使用できなくなってしまっていた。
【０００５】
本発明は上記問題に鑑みてなされたもので、その目的とする処は、標準搭載ＤＲＡＭを他の領域にマッピングすることにより、搭載されているＤＲＡＭを最大限に活用しパフォーマンスを向上させることができる印刷制御方法を提供することにある。
【０００６】
【課題を解決するための手段】
上記課題を解決するため、請求項１記載の発明は、標準搭載ＤＲＡＭに加えてオプションの拡張ＤＲＡＭが装着可能な印刷制御装置において、オプションの拡張ＤＲＡＭが装着され、当該拡張ＤＲＡＭの容量がＣＰＵのキャッシュ制御可能な１ブロックの容量に等しい場合、前記拡張ＤＲＡＭの装着前に前記標準搭載ＤＲＡＭがマッピングされていたブロックに当該拡張ＤＲＡＭをマッピングし、前記標準搭載ＤＲＡＭを他のキャッシュ制御可能なブロックの空き領域にマッピングすることを特徴とする。
【０００７】
請求項２記載の発明は、前記他のキャッシュ制御可能なブロックに空き領域がない場合に、前記標準搭載ＤＲＡＭを前記ＣＰＵのアクセス対象とならない領域にマッピングすることを特徴とする。
【０００８】
請求項３記載の発明は、標準搭載ＤＲＡＭに加えてオプションの拡張ＤＲＡＭが装着可能な印刷制御装置において、オプションの拡張ＤＲＡＭが装着され、当該拡張ＤＲＡＭの容量がＣＰＵのキャッシュ制御可能な１ブロックの容量に等しい場合、前記拡張ＤＲＡＭの装着前に前記標準搭載ＤＲＡＭがマッピングされていたブロックに当該拡張ＤＲＡＭをマッピングし、前記標準搭載ＤＲＡＭをＲＯＭの領域にマッピングし、ＲＯＭに格納されているプログラムを当該標準搭載ＤＲＡＭにコピーし、該標準搭載ＤＲＡＭ上でプログラムを実行することを特徴とする。
【０００９】
請求項４記載の発明は、前記標準搭載ＤＲＡＭ上でプログラムを実行する際に、当該標準搭載ＤＲＡＭのバスを前記ＲＯＭのバスに切り替えることを特徴とする。
【００１０】
【発明の実施の形態】
以下に本発明の実施の形態を添付図面に基づいて説明する。
【００１１】
先ず、本発明方法が適用される印刷制御装置の構成を図１及び図２に基づいて説明する。
【００１２】
図１は印刷制御装置の制御構成を説明するブロック図であり、同図において、１０１は装置全体の制御を司るＣＰＵ、１０２はホストコンピュータと通信を行うホストＩ／Ｆ部、１０３はビットマップ画像を生成する描画部、１０４は描画されたデータをビデオ信号に変換してプリンタエンジンに送出するビデオＩ／Ｆ部、１０５は制御プログラムやフォント情報が格納されたＲＯＭ、１０６，１０７は受信データや描画データを格納するＤＲＡＭであり、１０６が標準搭載ＤＲＡＭであり、１０７はオプションの拡張ＤＲＡＭである。
【００１３】
次に、ホストコンピュータからの印刷データ受信からプリンタエンジンヘのビデオ信号の送出までの動作の概略を説明する。
【００１４】
１．ホストＩ／Ｆ部１０２でホストからの印刷データを受信し、そのデータをＤＲＡＭに格納する。
【００１５】
２．ＣＰＵ１０１は受信データを解析し、描画部１０３が処理可能なオブジェクトデータを作成し、そのデータをＤＲＡＭに格納する。
【００１６】
３．描画部１０３は作成されたオブジェクトデータを読み込み、ビットマップデータを生成し、そのデータをＤＲＡＭに格納する。
【００１７】
４．最後にビデオＩ／Ｆ部１０４は生成されたビットマップデータを読み込んでそれをビデオデータに変換し、順次プリンタエンジンに送出し印刷する。
【００１８】
そして、標準搭載ＤＲＡＭ１０６と拡張ＤＲＡＭ１０７のマッピング方法であるが、通常は図２に示すように連続してマッピングする。
【００１９】
しかしながら、キャッシュ制御可能な最大ブロック数（４ブロック）を使用している場合、キャッシュ制御可能な最大ブロックサイズに等しい容量（２５６ＭＢ）の拡張ＤＲＡＭを装着すると連続してマッピングすることが不可能となり、標準搭載ＤＲＡＭが使用できなくなってしまう。
【００２０】
＜実施の形態１＞
本発明の実施の形態１を図３のフローチャートに基づいて説明する。
【００２１】
Ｓ１：拡張ＤＲＡＭをセンスし、装着の有無を判断する。
【００２２】
Ｓ２：拡張ＤＲＡＭが装着されている場合、その拡張ＤＲＡＭを本来のＤＲＡＭの領域にマッピングする。
【００２３】
Ｓ３：装着された拡張ＤＲＡＭの容量が２５６ＭＢか否かを判断する。
【００２４】
Ｓ４：２５６ＭＢでない場合、標準搭載ＤＲＡＭを本来のＤＲＡＭの領域にマッピングする。
【００２５】
Ｓ５：２５６ＭＢであった場合、キャッシュ制御可能な他ブロックに空き領域があるか否かを判断する。
【００２６】
Ｓ６：空き領域がない場合、標準搭載ＤＲＡＭはマッピングしない。
【００２７】
Ｓ７：空き領域がある場合、標準搭載ＤＲＡＭを他ブロックの空き領域にマッピングする。
【００２８】
そして、上記Ｓ７を実行した場合のメモリーマップを図４に示す。このメモリマップから明らかなように、搭載されている全てのメモリを有効に活用することが可能となる。
【００２９】
＜実施の形態２＞
本発明の実施の形態２は前記実施の形態１でも標準搭載ＤＲＡＭがマッピングできない場合があり、これを改善するものである。本実施の形態を図５のフローチャートに基づいて説明する。
【００３０】
Ｓ１〜Ｓ６の処理方法は、前記実施の形態１と全く同一である。
【００３１】
Ｓ７：キャッシュ制御可能な他ブロックに空き領域ない場合、標準搭載ＤＲＡＭをＣＰＵに対してはマッピングせず、ハードウェア専用領域としてマッピングする。
【００３２】
ここで、ハードウェア専用領域とは、ＣＰＵがアクセスする必要のない領域で例えばハードウェア描画を行う際の描画領域や、画像データをハードウェア圧縮／伸長する際の圧縮データ保存領域等が考えられる。
【００３３】
以上のように制御することによって、搭載されている全てのメモリを有効に活用することが可能となる。
【００３４】
＜実施の形態３＞
本発明の実施の形態３は、標準搭載ＤＲＡＭがマッピングできない場合、これを改善する別の方法である。
【００３５】
印刷制御装置には、図１で示したようにプログラム等を格納するＲＯＭ１０５を搭載しており、一般的にＲＯＭはＤＲＡＭよりも動作スピードが遅い性質がある。本実施の形態を図６のフローチャートに基づいて説明する。
【００３６】
Ｓ１〜Ｓ４までの処理方法は、前記実施の形態１と全く同一である。
【００３７】
Ｓ５：ＲＯＭの内容を一時的に拡張ＤＲＡＭにコピーする。
【００３８】
Ｓ６：標準搭載ＤＲＡＭをＲＯＭがマッピングされていた領域にマッピングする。
【００３９】
Ｓ７：Ｓ５で一時的に拡張ＤＲＡＭにコピーしたＲＯＭの内容を標準搭載ＤＲＡＭにコピーする。
【００４０】
Ｓ８：ＲＯＭの領域にマッピングされた標準搭載ＤＲＡＭ上でプログラム等を実行する。
【００４１】
ここで、上記Ｓ６を実行した場合のメモリーマップを図４に示す。
【００４２】
以上のように制御することによって、プログラム等のアクセススピードが速くなり、印刷制御装置のパフォーマンスを向上させることが可能となる。
【００４３】
＜実施の形態４＞
本発明の実施の形態４は、印刷制御装置の構成が図１と異なる場合の別の方法である。
【００４４】
前記実施の形態３において、ＲＯＭのバスが図１のようにＤＲＡＭのバスと共通であったならば確実にパフォーマンスが向上する。
【００４５】
しかしながら、図８に示すように、それぞれのバスが分離されていたとするとＲＯＭとＤＲＡＭのバスの競合が起きるようになってしまうため、逆にパフォーマンスが低下してしまう可能性がある。
【００４６】
本実施の形態を図９を用いて説明する。
【００４７】
図９において、１０９はバス切り換え機であり、標準搭載ＤＲＡＭのバスをＤＲＡＭバスとＲＯＭバスの何れかに切り替えることができる。そして、。実施の形態３で説明したように、標準搭載ＤＲＡＭでプログラム等を実行する場合、バス切り換え機１０９にて標準搭載ＤＲＡＭのバスをＲＯＭバスに切り替えることによってバスの衝突が回避され、パフォーマンスの低下を防ぐことが可能となる。
【００４８】
【発明の効果】
以上の説明で明らかなように、本発明によれば、標準搭載ＤＲＡＭを他ブロックの空き領域にマッピングすることにより使用可能メモリ容量が増加し、パフォーマンスが向上するという効果が得られる。
【００４９】
又、標準搭載ＤＲＡＭをハードウェア専用領域としてマッピングすることにより、使用可能メモリ容量が増加してパフォーマンスが向上するという効果も得られる。
【００５０】
更に、標準搭載ＤＲＡＭ上でプログラム等を実行することにより、パフォーマンスを向上させることが可能となる。
【００５１】
又、プログラム等を実行するＤＲＡＭのバスをＤＲＡＭバスからＲＯＭバスに切り替えることによりバスの衝突が回避され、パフォーマンスの低下を防ぐことが可能となる。
【図面の簡単な説明】
【図１】印刷制御装置の概略構成を示すブロック図である。
【図２】本発明の実施の形態１に係るマッピング方法を示すメモリマップである。
【図３】本発明の実施の形態１に係る制御動作を示すフローチャートである。
【図４】本発明の実施の形態２に係るマッピング方法を示すメモリマップである。
【図５】本発明の実施の形態２に係る制御動作を示すフローチャートである。
【図６】本発明の実施の形態３に係る制御動作を示すフローチャートである。
【図７】本発明の実施の形態３に係るマッピング方法を示すメモリマップである。
【図８】ＲＯＭバスとＤＲＡＭバスが分離された印刷制御装置の概略構成を示すブロック図である。
【図９】本発明の実施の形態４の構成を示すブロック図である。
【符号の説明】
１００    印刷制御装置
１０１    ＣＰＵ
１０２    ホストＩ／Ｆ部
１０３    描画部
１０４    ビデオＩ／Ｆ部
１０５    ＲＯＭ
１０６    標準搭載ＤＲＡＭ
１０７    拡張ＤＲＡＭ
１０８    メモリコントローラ
２００    プリンタエンジン
３００    ホストコンピュータ
【図１】
0004109862.tif 000002
【図２】
0004109862.tif 000003
【図３】
0004109862.tif 000004
【図４】
0004109862.tif 000005
【図５】
0004109862.tif 000006
【図６】
0004109862.tif 000007
【図７】
0004109862.tif 000008
【図８】
0004109862.tif 000009
【図９】
0004109862.tif 000010