(57)【特許請求の範囲】
【請求項１】
マスター機器から与えられる水平同期信号および垂直同期信号を含む複合同期信号に基づいて内部水平同期信号および内部垂直同期信号を生成し、この生成した内部水平同期信号および内部垂直同期信号に同期させてスレーブ機器を動作させるに当たって、
前記スレーブ機器は、前記複合同期信号を入力とし、この複合同期信号に含まれる水平同期信号および垂直同期信号を分離する同期分離回路を内蔵するタイミングコントロール回路と、前記同期分離回路で分離され、前記タイミングコントロール回路から出力される水平同期信号の位相を調整する水平位相調整回路とを備え、
前記タイミングコントロール回路は、前記水平位相調整回路で位相調整された水平同期信号を入力とし、この位相調整後の水平同期信号および前記同期分離回路で分離した垂直同期信号に基づいて前記内部水平同期信号および前記内部垂直同期信号を生成する
外部同期システム。
【請求項２】
前記同期分離回路で分離され、前記タイミングコントロール回路から出力される垂直同期信号の位相を調整する垂直位相調整回路をさらに備え、
前記タイミングコントロール回路は、前記水平位相調整回路で位相調整された水平同期信号および前記垂直位相調整回路で位相調整された垂直同期信号を入力とし、この位相調整後の水平同期信号および垂直同期信号に基づいて前記内部水平同期信号および前記内部垂直同期信号を生成する
請求項１記載の外部同期システム。
【請求項３】
前記スレーブ機器は、前記同期分離回路で分離され、前記タイミングコントロール回路から出力される垂直同期信号の位相を調整する垂直位相調整回路をさらに備え、
前記タイミングコントロール回路は、前記水平位相調整回路で位相調整された水平同期信号および前記垂直位相調整回路で位相調整された垂直同期信号を入力とし、この位相調整後の水平同期信号および垂直同期信号に基づいて前記内部水平同期信号および前記内部垂直同期信号を生成する
請求項１記載の外部同期システム。
【請求項４】
外部から与えられる水平同期信号および垂直同期信号を含む複合同期信号に基づいて内部水平同期信号および内部垂直同期信号を生成し、この生成した内部水平同期信号および内部垂直同期信号に同期してシステムの動作を行うに当たって、
前記複合同期信号を入力とし、この複合同期信号に含まれる水平同期信号および垂直同期信号を分離する同期分離回路を内蔵するタイミングコントロール回路と、
前記同期分離回路で分離され、前記タイミングコントロール回路から出力される水平同期信号の位相を調整する水平位相調整回路とを備え、
前記タイミングコントロール回路は、前記水平位相調整回路で位相調整された水平同期信号を入力とし、この位相調整後の水平同期信号および前記同期分離回路で分離した垂直同期信号に基づいて前記内部水平同期信号および前記内部垂直同期信号を生成する
カメラシステム。
【請求項５】
前記同期分離回路で分離され、前記タイミングコントロール回路から出力される垂直同期信号の位相を調整する垂直位相調整回路をさらに備え、
前記タイミングコントロール回路は、前記水平位相調整回路で位相調整された水平同期信号および前記垂直位相調整回路で位相調整された垂直同期信号を入力とし、この位相調整後の水平同期信号および垂直同期信号に基づいて前記内部水平同期信号および前記内部垂直同期信号を生成する
請求項４記載のカメラシステム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、外部同期システムおよびこれを用いたカメラシステムに関し、特にマスター機器から与えられる水平同期信号および垂直同期信号を含む複合同期信号を用いてスレーブ機器を動作させる外部同期システムおよびこれを用いたカメラシステムに関する。
【０００２】
【従来の技術】
この種の外部同期システム、例えば監視カメラシステムでは、通常、マスターカメラの同期信号（水平同期信号ＨＤ、垂直同期信号ＶＤ、これら含む複合同期信号ＳＹＮＣ）を用いてスレーブカメラに同期をかけるようにしている。これは外部同期と呼ばれる周知の技術である。この外部同期では、マスターカメラの同期信号に対して、スレーブカメラの同期信号の位相を合わせる処理が行われる。このとき、最終的には、１台のモニターに対して、複数台のカメラからビデオ信号が入力されることになる。
【０００３】
ところが、スレーブカメラの設置場所によってマスターカメラの同期信号が各々のスレーブカメラに到達するのに時間差が生じ、そのままロックさせると、モニター上に同期ずれを起こした映像が発生することになる。そのため、各スレーブカメラにおいては、モニター上で発生する同期ずれ分を吸収するようにマスターカメラから与えられる同期信号を位相シフトさせることにより、モニター上での同期ずれを無くすような調整が行われる。
【０００４】
この位相シフトによる同期ずれ調整を行うとき、マスターカメラから与えられる同期信号として、水平同期信号ＨＤおよび垂直同期信号ＶＤを用いる方式と、水平同期信号ＨＤおよび垂直同期信号ＶＤを含む複合同期信号ＳＹＮＣを用いる方式とがある。図８に、ＥＩＡ方式（ＮＴＳＣ対応の白黒方式）の水平同期信号ＨＤ、垂直同期信号ＶＤおよび複合同期信号ＳＹＮＣの各波形を示す。通常、マスターカメラから与えられる同期信号は、スレーブカメラ内のタイミングコントローラＩＣに入力される。以下に、各方式のカメラシステムの構成について説明する。
【０００５】
先ず、マスターカメラから与えられる同期信号として水平同期信号ＨＤおよび垂直同期信号ＶＤを用いるカメラシステムについて図９を用いて説明する。同図において、ＣＣＤ撮像素子１０１の出力信号は信号処理ＩＣ１０２に入力され、ここで種々の信号処理が施された後ビデオ信号Video-OUT として出力される。タイミングコントローラＩＣ１０３は、ＣＣＤ撮像素子１０１を駆動するためのＣＣＤ駆動信号や、信号処理ＩＣ１０２を駆動するための信号処理用駆動信号などを生成する。
【０００６】
ここで、マスターカメラから与えられる水平同期信号ＨＤ（マスターＨＤ）および垂直同期信号ＶＤ（マスターＶＤ）は、ＨＤ位相調整回路１０４およびＶＤ位相調整回路１０５を経た後タイミングコントローラＩＣ１０３に入力される。そして、外部垂直同期信号ＶＤは、タイミングコントローラＩＣ１０３内のＶ周期カウンタ１０６にそのリセット信号として与えられる。Ｖ周期カウンタ１０６は、１水平走査期間（１Ｈ）毎にカウントアップし、内部垂直同期信号ＶＤ′を生成する。
【０００７】
一方、外部水平同期信号ＨＤは、タイミングコントローラＩＣ１０３内の位相比較器１０７において、内部ＨＤ生成回路１０８で生成された内部水平同期信号ＨＤ′と立ち下がりエッジ同士で位相比較される。この位相比較器１０７の比較結果は、ＰＬＬ回路１０９に与えられる。ＰＬＬ回路１０９は、位相比較器１０７の比較結果に応じた直流電圧を出力し、本カメラシステムの基準クロックであるマスタークロックＭＣＫの２倍の周波数のクロック２ＭＣＫを発生するクロック発振器１１０のバリキャップ１１１の両端に印加する。
【０００８】
上記構成のカメラシステムにおいて、マスターカメラから与えられる外部水平同期信号ＨＤおよび外部垂直同期信号ＶＤに対する位相シフトは、タイミングコントローラＩＣ１０３に入力される前のＨＤ，ＶＤ位相調整回路１０４，１０５で行われる。その位相シフトには、一般的に、回路構成の簡単なアナログモノマチバイブレータが使用される。
【０００９】
このアナログモノマチバイブレータは、信号の立ち下がり、もしくは立ち上がりに対して一定量の遅延を与えることによって信号の位相を変化させることができる。したがって、図８の波形図から明らかなように、周期の一定な水平同期信号ＨＤおよび垂直同期信号ＶＤに対しては、アナログモノマチバイブレータを用いたＨＤ，ＶＤ位相調整回路１０４，１０５で位相調整を行うことができる。
【００１０】
次に、マスターカメラから与えられる同期信号として複合同期信号ＳＹＮＣを用いるカメラシステムについて図１０を用いて説明する。同図において、ＣＣＤ撮像素子２０１の出力信号は信号処理ＩＣ２０２に入力され、ここで種々の信号処理が施された後ビデオ信号Video-OUT として出力される。タイミングコントローラＩＣ２０３は、ＣＣＤ撮像素子２０１を駆動するためのＣＣＤ駆動信号や、信号処理ＩＣ２０２を駆動するための信号処理用駆動信号などを生成する。
【００１１】
ここで、マスターカメラから与えられる複合同期信号ＳＹＮＣ（マスターＳＹＮＣ信号）は、タイミングコントローラＩＣ２０３に入力され、当該ＩＣ２０３内の同期分離回路２０４で水平同期信号ＨＤおよび垂直同期信号ＶＤに分離される。そして、分離された外部垂直同期信号ＶＤは、タイミングコントローラＩＣ２０３内のＶ周期カウンタ２０５にそのリセット信号として与えられる。Ｖ周期カウンタ２０５は、１水平走査期間毎にカウントアップし、内部垂直同期信号ＶＤ′を生成する。
【００１２】
一方、分離された外部水平同期信号ＨＤは、位相比較器２０６において、内部ＨＤ生成回路２０７で生成された内部水平同期信号ＨＤ′と立ち下がりエッジ同士で位相比較される。この位相比較器２０６の比較結果は、ＰＬＬ回路２０８に与えられる。ＰＬＬ回路２０８は、位相比較器２０６の比較結果に応じた直流電圧を出力し、本カメラシステムの基準クロックであるマスタークロックＭＣＫの２倍の周波数のクロック２ＭＣＫを発生するクロック発振器２０９のバリキャップ２１０の両端に印加する。
【００１３】
【発明が解決しようとする課題】
このように、マスターカメラから与えられる同期信号として複合同期信号ＳＹＮＣを用いる後者のカメラシステムでは、図８の波形図から明らかなように、複合同期信号ＳＹＮＣには１Ｈ周期と１／２Ｈ周期の同期信号が混在し、複合同期信号ＳＹＮＣの周期が不規則であることから、タイミングコントローラＩＣ２０３への入力前において、アナログモノマチバイブレータを用いて直接複合同期信号ＳＹＮＣに対して位相調整を行うことはできない。
【００１４】
したがって、この種のカメラシステムにおいて位相調整が必要な場合は、図１１に示すように、一旦タイミングコントローラＩＣ２０３の外で、同期分離回路２１１によって水平同期信号ＨＤおよび垂直同期信号ＶＤを分離し、この分離した水平同期信号ＨＤおよび垂直同期信号ＶＤに対してＨＤ位相調整回路２１２およびＶＤ位相調整回路２１３で位相調整を行った後、タイミングコントローラＩＣ２０３に入力する必要がある。
【００１５】
その結果、図１０に示すように、同期分離回路２０４をタイミングコントローラＩＣ２０３の内部で構成した方が、外部で構成する場合よりも回路規模を飛躍的に縮小化できるにも拘らず、図１１に示すように、同期分離回路２１１をＩＣの外部回路として構成しなければならなく、しかも位相調整回路２１２，２１３も必要となることから、回路規模が非常に大きくなるとともに、コスト高を招くことになる。
【００１６】
本発明は、上記課題に鑑みてなされたものであり、その目的とするところは、マスター機器から与えられる同期信号として複合同期信号ＳＹＮＣを用いる場合において、簡単な回路を付加するのみで、複合同期信号ＳＹＮＣに対する位相調整を実現可能な外部同期システムおよびこれを用いたカメラシステムを提供することにある。
【００１７】
【課題を解決するための手段】
本発明による外部同期システムは、マスター機器から与えられる水平同期信号および垂直同期信号を含む複合同期信号に基づいて内部水平同期信号および内部垂直同期信号を生成し、この生成した内部水平同期信号および内部垂直同期信号に同期させてスレーブ機器を動作させる外部同期システムであって、スレーブ機器は上記複合同期信号を入力とし、この複合同期信号に含まれる水平同期信号および垂直同期信号を分離する同期分離回路を内蔵するタイミングコントロール回路と、このタイミングコントロール回路から出力される水平及び／又は垂直同期信号の位相を調整する水平及び／又は垂直位相調整回路とを備え、タイミングコントロール回路が、水平及び／又は垂直位相調整回路で位相調整された水平及び／又は垂直同期信号を入力とし、この位相調整後の水平及び／又は垂直同期信号および同期分離回路で分離した垂直及び／又は水平同期信号に基づいて内部水平同期信号および内部垂直同期信号を生成する構成となっている。
【００１８】
上記構成の外部同期システムにおいて、マスター機器から与えられる複合同期信号はタイミングコントロール回路に入力され、このタイミングコントロール回路内の同期分離回路によって水平同期信号および垂直同期信号に分離される。この分離された水平同期信号及び／又は垂直同期信号は一旦タイミングコントロール回路外へ出力され、水平及び／又は位相調整回路で位相調整された後、再びタイミングコントロール回路内に入力される。そして、タイミングコントロール回路内において、位相調整された水平及び／又は同期信号と、同期分離された垂直及び／又は水平同期信号とに基づいて、スレーブ機器の動作の基準となる内部水平同期信号および内部垂直同期信号が生成される。
【００１９】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しつつ詳細に説明する。本実施形態では、本発明に係る外部同期システムとして、外部から与えられる水平同期信号および垂直同期信号を含む複合同期信号を用いる外部同期のカメラシステムを例に採って説明するものとする。
【００２０】
図１は、本発明の一実施形態に係るカメラシステムの構成の概略を示すブロック図である。ここでは、カメラの信号処理系をアナログで実現する構成の場合を例に採って説明するが、デジタルで実現する構成の場合にも同様に適用できることは勿論である。このカメラシステムは、例えば監視カメラシステムにおけるスレーブカメラとして用いられるものであり、マスターカメラから与えられる同期信号として複合同期信号ＳＹＮＣを用いる方式を採っている。
【００２１】
図１において、ＣＣＤ撮像素子１１の出力信号（ＣＣＤ信号）は、信号処理ＩＣ１２に入力される。この信号処理ＩＣ１２は、ＣＣＤ撮像素子１１の出力信号をサンプルホールドする回路（Ｓ／Ｈ回路）と、そのサンプルホールド出力を一定のレベルまで増幅する回路（ＡＧＣ回路）と、ＣＣＤ信号をビデオ信号に変換する回路とを有する構成となっている。
【００２２】
タイミングコントローラＩＣ１３は、ＣＣＤ撮像素子１１を駆動するためのＣＣＤ駆動信号や、信号処理ＩＣ１２を駆動するための信号処理用駆動信号などを生成するために設けられたものである。このタイミングコントローラＩＣ１３には、マスターカメラから与えられる複合同期信号ＳＹＮＣ（マスターＳＹＮＣ信号）が入力される。タイミングコントローラＩＣ１３は、同期分離回路１４を内蔵した構成となっている。
【００２３】
タイミングコントローラＩＣ１３内において、同期分離回路１４は入力された複合同期信号ＳＹＮＣに含まれる水平同期信号ＨＤおよび垂直同期信号ＶＤをそれぞれ分離する。以降、この同期分離された水平同期信号ＨＤおよび垂直同期信号ＶＤを、外部から与えられた複合同期信号ＳＹＮＣに基づく信号であることから、外部水平同期信号ＨＤおよび外部垂直同期信号ＶＤと呼ぶものとする。同期分離回路１４で同期分離された外部水平同期信号ＨＤは、一旦タイミングコントローラＩＣ１３の外へ出力される。そして、タイミングコントローラＩＣ１３の外に設けられたＨＤ位相調整回路１５で位相調整が行われる。
【００２４】
ＨＤ位相調整回路１５としては、例えば、回路構成が簡単なアナログモノマチバイブレータが用いられる。アナログモノマチバイブレータは、信号の立ち下がり、もしくは立ち上がりに対して一定量の遅延を与え、外部水平同期信号ＨＤの位相をシフトすることによって位相調整を行う。このＨＤ位相調整回路１５で位相調整された外部水平同期信号ＨＤは再びタイミングコントローラＩＣ１３に入力される。
【００２５】
タイミングコントローラＩＣ１３内において、位相調整後再び入力された外部水平同期信号ＨＤは、Ｖ周期カウンタ１６および位相比較器１７に与えられる。Ｖ周期カウンタ１６には、同期分離回路１４で同期分離された外部垂直同期信号ＶＤも与えられる。このＶ周期カウンタ１６は、外部垂直同期信号ＶＤをリセット信号として取り込み、位相調整後の外部水平同期信号ＨＤと外部垂直同期信号ＶＤの立ち下がりを検波することにより、外部水平同期信号ＨＤの位相シフトに見合う位置で内部垂直同期信号ＶＤ′を発生させる。
【００２６】
位相比較器１７は、外部水平同期信号ＨＤと、内部ＨＤ生成回路１８で生成された内部水平同期信号ＨＤ′とを立ち下がりエッジ同士で位相比較し、その位相差に応じた比較結果を出力する。この位相比較器１７の比較結果は、ＰＬＬ回路１９に与えられる。ＰＬＬ回路１９は、位相比較器１７の比較結果に応じた直流電圧を出力し、本カメラシステムの基準クロックであるマスタークロックＭＣＫの２倍の周波数の原発振クロック２ＭＣＫを発生するクロック発振器２０のバリキャップ２１の両端に印加する。
【００２７】
図２は、タイミングコントローラＩＣ１３のより具体的な内部構成を示すブロック図であり、図中、図１と同等部分には同一符号を付して示してある。
【００２８】
タイミングコントローラＩＣ１３は、上述した同期分離回路１４、Ｖ周期カウンタ１６、位相比較器１７および内部ＨＤ生成回路１８に加え、フィールド判別回路２２、内部ＶＤ生成回路２３、１／２分周器２４、Ｈ周期カウンタ２５およびタイミング信号発生部２６を内蔵している。なお、ここでは、図１と重複する説明については省略する。
【００２９】
フィールド判別回路２２は、タイミングコントローラＩＣ１３に入力された複合同期信号ＳＹＮＣに基づいて奇数（ＯＤＤ）フィールドであるか、偶数（ＥＶＥＮ）フィールドであるかの判別を行い、その判別結果をＶ周期カウンタ１６に与える。Ｖ周期カウンタ１６は、フィールド判別回路２２の判別結果に基づいて奇数フィールドでのみ、外部垂直同期信号ＶＤの立ち下がりに同期してロードを行うようになっている。
【００３０】
すなわち、Ｖ周期カウンタ１６は、後述するように、外部垂直同期信号ＶＤの立ち下がりの次の外部水平同期信号ＨＤの立ち下がりで値“４”のロードを行うのであるが、そのロードを奇数フィールドでのみ行い、偶数フィールドでは行わないようにしている。内部ＶＤ生成回路１６は、このＶ周期カウンタ２３のカウント値に基づいて内部垂直同期信号ＶＤ′を生成することになる。
【００３１】
１／２分周器２４は、クロック発振器２０で生成された原発振クロック２ＭＣＫを１／２分周して得られるマスタークロックＭＣＫをＨ周期カウンタ２５をはじめ、タイミングコントローラＩＣ１３内の他のブロックへ供給する。なお、タイミング信号発生部２６で発生されるＣＣＤ駆動信号のうち、水平転送クロックは原発振クロック２ＭＣＫに基づいて生成されるものとする。
【００３２】
Ｈ周期カウンタ２５は、マスタークロックＭＣＫをカウントし、そのカウント値を内部ＨＤ生成回路１８に与える。内部ＨＤ生成回路１８は、Ｈ周期カウンタ２５に基づいて内部水平同期信号ＨＤ′を生成する。内部ＶＤ生成回路２３で生成された内部垂直同期信号ＶＤ′および内部ＨＤ生成回路１８で生成された内部水平同期信号ＨＤ′は、タイミングコントローラＩＣ１３外に出力されるとともに、タイミング信号発生部２６に与えられる。
【００３３】
タイミング信号発生部２６は、内部水平同期信号ＨＤ′および内部垂直同期信号ＶＤ′に基づいて内部複合同期信号ＳＹＮＣ′を生成するとともに、図１のＣＣＤ撮像素子１１を駆動するためのＣＣＤ駆動信号や、信号処理ＩＣを駆動するための信号処理用駆動信号などの各種のタイミング信号を生成する。
【００３４】
次に、上記構成の本実施形態に係るカメラシステム（スレーブカメラ）におけタイミングコントローラＩＣ１３の回路動作について、ＮＴＳＣ対応の白黒方式であるＥＩＡ方式の場合を例に採って、図３〜図６のタイミングチャートを用いて説明する。
【００３５】
図３はＥＩＡ方式の奇数フィールドの場合、図４はＥＩＡ方式の偶数フィールドの場合の複合同期信号ＳＹＮＣの入力時のタイミングチャートである。これらのタイミングチャートにおいて、（１）は外部水平同期信号ＨＤの位相を遅らせる場合を、（２）は外部水平同期信号ＨＤの位相を進める場合をそれぞれ示し、ＳＦＴ‐ＨＤ(1),(2) は分離後の外部水平同期信号ＨＤを位相シフトした後の信号を示している。
【００３６】
また、図５は奇数フィールドでの進相の場合の位相シフト動作時のタイミングチャートであり、図６は奇数フィールドでの遅相の場合の位相シフト動作時のタイミングチャートである。これらのタイミングチャートにおいて、（１）は同相の場合を、（２）は進相／遅相の場合をそれぞれ示している。
【００３７】
なお、ここでは、ＥＩＡ方式を例に採って説明するが、ＥＩＡ方式に限られるものではなく、ＮＴＳＣ方式やＰＡＬ方式、さらにはＰＡＬ対応の白黒方式であるＣＣＩＲ方式にも同様に適用可能である。
【００３８】
まず、本カメラシステムにおける位相調整の原理は、最初のステップとして同期分離回路１４で同期分離した外部水平同期信号ＨＤを、ＨＤ位相調整回路１５で位相シフトした後、内部ＨＤ生成回路１８で生成した内部水平同期信号ＨＤ′と位相比較器１７で位相比較し、その比較結果をＰＬＬ回路１９に与えることにより、原発振クロック２ＭＣＫに対して水平方向の位相同期をかけることが前提となる。
【００３９】
水平方向の位相同期がかかると、位相シフトした外部水平同期信号ＨＤの立ち下がりと、内部ＨＤ生成回路１８で生成した内部水平同期信号ＨＤ′の立ち下がりがほぼ同位相になるため、位相シフトした外部水平同期信号ＨＤを本カメラシステムの水平同期信号ＨＤに仮想して扱えることになる。
【００４０】
一方、本カメラシステムでは、図５および図６のタイミングチャートに示すように、奇数フィールドでのみ、同期分離回路１４で同期分離した外部垂直同期信号ＶＤの立ち下がりを検波すると、次の内部水平同期信号ＨＤ′の立ち下がりで値“４”をロードするようにしている。したがって、“４”をロードできない位相関係になるとＮＧとなるため、±１／２Ｈが位相シフトの有効範囲となる。すなわち、図３〜図６のタイミングチャートから明らかなように、外部から与えられる複合同期信号ＳＹＮＣに対して最大で±１／２Ｈの範囲で位相シフトを実現できることになる。
【００４１】
上述したように、外部（マスターカメラ）から与えられる同期信号として複合同期信号ＳＹＮＣを用いるカメラシステム（スレーブカメラ）において、タイミングコントローラＩＣ１３に内蔵の同期分離回路１４で分離した外部水平同期信号ＨＤを一旦タイミングコントローラＩＣ１３外に出力し、この外部水平同期信号ＨＤに対して外部のＨＤ位相調整回路１５で位相調整を行い、この位相調整後の外部水平同期信号ＨＤおよび同期分離回路１４で分離した外部垂直同期信号ＶＤに基づいて内部水平同期信号ＨＤ′および内部垂直同期信号ＶＤ′を生成するようにしたことにより、ＨＤ位相調整回路１５を付加するのみの簡単な回路構成にて複合同期信号ＳＹＮＣに対する位相調整を実現できる。
【００４２】
特に、同期分離回路１４を内蔵したタイミングコントローラＩＣ１３を用いて複合同期信号ＳＹＮＣに対する位相調整を実現できることから、同期分離回路１４をタイミングコントローラＩＣ１３の内部で構成すると回路規模を飛躍的に縮小化できるため、同期分離回路１４をタイミングコントローラＩＣ１３の外部で構成する場合に比べて、回路規模をより縮小化できることになる。
【００４３】
図７は、本発明の他の実施形態に係るカメラシステムの要部の構成を示すブロック図である。本実施形態においては、タイミングコントローラＩＣ１３の内部で同期分離した外部水平同期信号ＨＤのみに対して当該ＩＣ１３の外部のＨＤ位相調整回路１５で位相調整を行うようにした先の実施形態の構成に加え、タイミングコントローラＩＣ１３の内部で同期分離した外部垂直同期信号ＶＤに対しても外部のＶＤ位相調整回路２７で位相調整を行う構成を採っている。
【００４４】
具体的には、タイミングコントローラＩＣ１３に内蔵の同期分離回路１４で外部複合同期信号ＳＹＮＣから分離した外部水平同期信号ＨＤおよび外部垂直同期信号ＶＤを一旦タイミングコントローラＩＣ１３の外に出力し、外部に設けられたＨＤ位相調整回路１５およびＶＤ位相調整回路２７で位相調整した後再度タイミングコントローラＩＣ１３に入力する。そして、位相調整後の外部水平同期信号ＨＤを先の実施形態の場合と同様に位相比較器１７に供給し、位相調整後の外部水平同期信号ＨＤをＶ周期カウンタ１６にリセット信号として与えることで、内部水平同期信号ＨＤ′および内部垂直同期信号ＶＤ′を生成する。
【００４５】
このように、外部垂直同期信号ＶＤに対しても位相調整を行うようにしたことにより、外部水平同期信号ＨＤに対してのみ位相調整を行うようにした先の実施形態の場合には、外部複合同期信号ＳＹＮＣに対する位相調整の範囲が最大±１／２Ｈの範囲であったのに対し、外部複合同期信号ＳＹＮＣに対する位相調整の範囲を１フィールドまで広げることができる。
【００４６】
また、先の実施形態の場合と同様に、ＩＣの外部回路として構成した場合には回路規模が非常に大きくなる同期分離回路１４を、タイミングコントローラＩＣ１３の内部回路として構成しており、しかもＨＤ位相調整回路１５およびＶＤ位相調整回路２７を外部回路として付加するのみで良いため、簡単な回路構成にて外部複合同期信号ＳＹＮＣに対する位相調整を実現できることになる。なお、ＶＤ位相調整回路２７は、ＨＤ位相調整回路１５と同様に、アナログモノマルチバイブレータによって構成される。
【００４７】
なお、上記実施形態では、マスターカメラと１以上のスレーブカメラからなる監視カメラシステムに適用した場合を例に採って説明したが、本発明はこれに限定されるものではなく、複合同期信号を用いて外部同期をとって動作させることが必要な、いかなる機器によって構成されるシステムについても適用することが可能である。例えば、マスター機器がカメラであって、スレーブ機器が複数のビデオ再生機器から構成される外部同期システム、或いはマスター機器、１以上のスレーブ機器が共にビデオ再生機器で構成される外部同期システムなどが考えられる。
【００４８】
【発明の効果】
以上説明したように、本発明によれば、外部から与えられる同期信号として複合同期信号ＳＹＮＣを用いる外部同期システムにおいて、タイミングコントロール回路に内蔵の同期分離回路で分離した水平同期信号を一旦タイミングコントロール回路外に出力し、この水平同期信号に対して外部の位相調整回路で位相調整した後再度タイミングコントロール回路に入力し、この位相調整後の水平同期信号および同期分離回路で分離した垂直同期信号に基づいて内部水平同期信号および内部垂直同期信号を生成するようにしたので、位相調整回路を付加するのみの簡単な回路構成にて複合同期信号に対する位相調整を実現できることになる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係るカメラシステムの構成の概略を示すブロック図である。
【図２】一実施形態に係るカメラシステムの要部の構成を示すブロック図である。
【図３】ＥＩＡ方式の奇数フィールドの場合の複合同期信号ＳＹＮＣの入力時のタイミングチャートである。
【図４】ＥＩＡ方式の偶数フィールドの場合の複合同期信号ＳＹＮＣの入力時のタイミングチャートである。
【図５】奇数フィールドでの進相の場合の位相シフト動作時のタイミングチャートである。
【図６】奇数フィールドでの遅相の場合の位相シフト動作時のタイミングチャートである。
【図７】本発明の他の実施形態に係るカメラシステムの要部の構成を示すブロック図である。
【図８】ＥＩＡ方式の水平同期信号ＨＤ、垂直同期信号ＶＤおよび複合同期信号ＳＹＮＣの波形図である。
【図９】外部から与えられる同期信号として水平同期信号ＨＤおよび垂直同期信号ＶＤを用いるカメラシステムの構成の概略を示すブロック図である。
【図１０】外部から与えられる同期信号として複合同期信号ＳＹＮＣを用いるカメラシステムの一従来例の構成を示すブロック図である。
【図１１】外部から与えられる同期信号として複合同期信号ＳＹＮＣを用いるカメラシステムの他の従来例の構成を示すブロック図である。
【符号の説明】
１１…ＣＣＤ撮像素子、１２…信号処理ＩＣ、１３…タイミングコントロールＩＣ、１４…同期分離回路、１５…ＨＤ位相調整回路、１６…Ｖ周期カウンタ、１７…位相比較器、１８…内部ＨＤ生成回路、１９…ＰＬＬ回路、２０…クロック発振器、２１…バリキャップ、２２…フィールド判別回路、２３…内部ＶＤ生成回路、２５…Ｈ周期カウンタ、２６…タイミング信号発生部、２７…ＶＤ位相調整回路
【図１】
0004178684.tif 000002
【図２】
0004178684.tif 000003
【図３】
0004178684.tif 000004
【図４】
0004178684.tif 000005
【図５】
0004178684.tif 000006
【図６】
0004178684.tif 000007
【図７】
0004178684.tif 000008
【図８】
0004178684.tif 000009
【図９】
0004178684.tif 000010
【図１０】
0004178684.tif 000011
【図１１】
0004178684.tif 000012