(57)【特許請求の範囲】
【請求項１】
回線接続試験器において回線の送信機能及び受信機能の確認をするための音声合成データ遅延回路であって、
送信者からのアナログ音声入力信号をサンプリングホールド回路を介してデジタル化して得た信号を音声遅延メモリにおける書込み及び読み出しによって遅延したデジタル音声遅延データと、予め記憶されたデジタル音声合成データとを加算メモリ上で合成することを特徴とする回線接続試験器の音声合成データ遅延回路。
【請求項２】
前記デジタル音声合成データは予め音声合成用メモリに記憶された固定パターンの音声データであることを特徴とする請求項１記載の回線接続試験器の音声合成データ遅延回路。
【請求項３】
前記デジタル音声合成データが加算用メモリの所定の領域に予め記憶された固定パターンの音声データであることを特徴とする請求項１記載の回線接続試験器の音声合成データ遅延回路。
【請求項４】
回線接続試験器において回線の送信機能及び受信機能の確認をするための音声合成方法であって、
送信者からのアナログ音声入力信号をサンプリングホールド回路を介してデジタル化して得た信号を音声遅延メモリにおける書込み及び読み出しによって遅延したデジタル音声遅延データを得るステップと、
予め音声合成用メモリに記憶されたデジタル音声合成データを得るステップと、
加算用メモリ上で前記デジタル音声遅延データとデジタル音声合成データとを合成するステップを含むことを特徴とする回線接続試験器の音声合成方法。
【請求項５】
前記デジタル音声合成データを得るステップは、予め音声合成用メモリに記憶された固定パターンから得たデジタル音声データであることを特徴とする請求項４記載の回線接続試験器の音声合成方法。
【請求項６】
前記デジタル音声合成データを得るステップは、加算用メモリの所定の領域に予め記憶された固定パターンのデジタル音声データから得ることを特徴とする請求項４記載の回線接続試験器の音声合成方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は音声合成に関し、特に携帯電話機の回線接続用測定器等に機能として備えられている音声合成遅延折り返し回路及び音声合成方法に関するものである。
【０００２】
【従来の技術】
音声データ遅延回路の従来例について図４を参照して説明する。
図４において、１は音声入力信号、２は低域通過フィルタ、３はOPアンプ（OP)によってゲイン調整された出力をサンプル・ホールドするサンプル・ホールド回路、４はサンプル・ホールドされたアナログ値を量子化してデジタル値に変換するアナログ・デジタル変換器、５は遅延部としての疑似シフトレジスタ20に対する入力データ信号である。６は音声遅延用メモリであり、アドレスカウンタ７によって指定されたアドレスにデータの書込み及び読み出しが行われる。18は音声合成用メモリであって、アドレスカウンタによって指定されたアドレスから音声合成用データが読み出される。10は遅延部である疑似シフトレジスタ20から遅延されて出力される音声遅延データ信号である。11は前記音声合成用メモリ18から出力される音声合成データ信号である。12は前記デジタル信号である音声遅延データをアナログ信号に変換する遅延音声用のデジタル・アナログ変換器、13は前記音声合成用メモリ18から出力される音声合成データ信号をアナログ信号に変換する音声合成用のデジタル・アナログ変換器である。
【０００３】
また、14は前記音声遅延データ信号10及び前記音声合成データ信号11をアナログ的に合成するためのアンプであり、15は前記アンプ14からの合成出力の低域のみを通過せる低域通過フィルタ、16は音声出力信号である。
【０００４】
このような回路構成によって、
まず、音声入力信号は低域通過フィルタ２を介してサンプル・ホールド回路３とアナログ・デジタル変換器４により量子化されたデジタル信号に変換される。
次に、遅延部としての擬似シフトレジスタ20のメモリ６に前記デジタル化された音声データ信号をアドレスカウンタの指示によって、所定のアドレスに書込み、読み出すことによって、入力された音声データ信号に対して所定の遅延を発生させたデジタル信号である遅延音声データ信号10が出力される。
【０００５】
その遅延音声データ出力10は、前記デジタル・アナログ変換器12でアナログ信号に変換された後に、前記音声合成用メモリ18から読み出されたデジタル信号である音声合成データ信号11をデジタル・アナログ変換器13によってアナログ信号に変換した信号とを、アンプ14でアナログ的に合成して低域通過フィルタ15を介して出力することによって、音声入力信号１に対しある所定時間遅延した遅延音声データ信号及び音声合成データ信号とを合成した音声出力信号16を得られる。
【０００６】
【発明が解決しようとする課題】
携帯電話機の回線接続試験器に機能として備えられている音声遅延折り返し回路では、送信者のエコーと明確に分けて送話音声を遅延させ自身のハンドセットで識別させ、回線の送信（上り）機能の確認また、音声を合成することにより回線の受信（下り）機能の確認をすることができた。
しかし、従来技術では下り音声信号を遅延させ、上りに上り音声を合成するには２個のデジタル・アナログ変換器（12，13）及び合成のためのアンプ14を必要とすると共に、２つの信号の合成をアナログ信号で行なっているため、合成に際して、それぞれのアナログ信号の音声ゲインの調整を行なうことが必要であるため、回路構成が複雑であると共に、調整が面倒であるという欠点があった。
【０００７】
【課題を解決するための手段】
上記課題を解決するために、回線接続試験器において回線の送信機能及び受信機能の確認をするための音声合成データ遅延回路であって、送信者からのアナログ音声入力信号をサンプリングホールド回路を介してデジタル化して得た信号を音声遅延メモリにおける書込み及び読み出しによって遅延したデジタル音声遅延データと、予め記憶されたデジタル音声合成データとを加算メモリ上で合成する。（請求項１）
また、前記デジタル音声合成データは予め音声合成用メモリに記憶された固定パターンの音声データを用いる。（請求項２）
また、前記デジタル音声合成データが加算用メモリの所定の領域に予め記憶された固定パターンの音声データを用いる。（請求項３）
【０００８】
回線接続試験器において回線の送信機能及び受信機能の確認をするための音声合成方法であって、送信者からのアナログ音声入力信号をサンプリングホールド回路を介してデジタル化して得た信号を音声遅延メモリにおける書込み及び読み出しによって遅延したデジタル音声遅延データを得るステップと、予め音声合成用メモリに記憶されたデジタル音声合成データを得るステップと、加算用メモリ上で前記デジタル音声遅延データとデジタル音声合成データとを合成するステップとによって音声合成を行なう。（請求項４）
また、前記デジタル音声合成データを得るステップは、予め音声合成用メモリに記憶された固定パターンから得たデジタル音声データとする。（請求項５）
また、前記デジタル音声合成データを得るステップは、加算用メモリの所定の領域に予め記憶された固定パターンのデジタル音声データとする。（請求項６）
【０００９】
【発明の実施の形態】
図１（A）は本発明第１の実施の形態の構成を示す図である。、
以下、本発明の第１の実施の形態について図１（A）を参照して説明する。
図において、１は音声入力信号、２は音声入力信号１の低域（音声部分）のみを通過させる低域通過フィルタ、３はOPアンプ（OP)によってゲイン調整された出力をサンプル・ホールドするサンプル・ホールド回路、４はサンプル・ホールドされたアナログ値を量子化してデジタル値に変換するアナログ・デジタル変換器、５は遅延部としての疑似シフトレジスタ20に対する入力データ信号である。６は音声遅延用メモリであり、アドレスカウンタ７によって指定されたアドレスにデータの書込み及び読み出しが行われる。８はサンプリングクロック毎に２つのアドレスを生じるようにサンプリングクロック信号を２分割するアドレス制御回路である。
【００１０】
また、18は音声合成用メモリであって、アドレスカウンタによって指定されたアドレスから音声合成データが読み出される。10は遅延部である疑似シフトレジスタ20から遅延されて出力される音声遅延データ信号である。11は前記音声合成用メモリ18から出力される音声合成データ信号であり、９はアドレスカウンタに供給されるクロック信号である。
17は、どちらもデジタルデータである２つの信号（前記音声遅延データ信号10と前記音声合成データ信号11）を合成する加算用メモリであり、該加算用メモリによって合成されたデジタル信号出力は、デジタル・アナログ変換器13によってアナログ信号に変換されて、アンプOP14によってゲイン調整された後に、低域通過フィルタ（LPF)15によって、低域（音声部分）のみが通過されて音声出力信号16として出力される。
【００１１】
次に本発明の第１の実施の形態における特徴点である加算用メモリ１７について、その作用をさらに詳しく説明する。
この加算用メモリ17における２つのデジタルデータの合成の過程を図３（A）のタイミングチャートを用いて説明する。
図3(A）において、(a)はサンプリングクロックを示し、(b)は前記サンプリングクロック毎に対応して読み出される音声合成用メモリ18のメモリアドレスを示し、そのアドレスに対応した音声合成データが（C)で示されている。
【００１２】
また、(d)は前記サンプリングクロックの半分の周期で指定される遅延音声用メモリ６のメモリアドレスを示し、(e)は、その指定されたアドレスに対応した遅延音声用メモリ６のデータである。
また、(f)は加算用メモリ17の前記サンプリングクロックに対応したメモリアドレスを示し、(g)はそのアドレスに対応する加算用メモリ17のデータを示している。
【００１３】
加算用メモリ17では、デジタルデータである２つの信号、前記音声遅延データ信号10と前記音声合成データ信号11とを、アドレスカウンタからのアドレスの指定によって、該加算用メモリ17の所定アドレスに交互に上記２つのデータを書き込むことによって、音声遅延データ10と合成音声データ11とを合成することができる。
【００１４】
アドレスカウンタ７はシステムクロック９の立ち上りでカウントアップし、サンプリングクロックの半分の周期毎に遅延音声メモリ６に対するアドレス信号を制御して、遅延音声メモリ６に対する書込みタイミング及び読み出しタイミングを交互に実行する。
図３（A）において、サンプリングクロックのカウンタ値０における遅延音声メモリアドレス(6)における書込みアドレスは(AA0)、読み出しアドレスは（AA4）であり、遅延音声メモリ6の書込みデータは(DB0)であり、読み出しデータは(DBア)である。
このように、各サンプリングクロック毎に、アドレス値を２分割して、先頭アドレスから＋１増加しながら音声データを書き込み、同様にアドレスの分割点から＋１しながら音声データを読み出すことで一定の遅延時間（図３（A）では４サンプリングクロックの遅延）が得られる。
【００１５】
上記遅延音声メモリ６から読み出された遅延音声データ信号10と音声合成用メモリ18から読み出された音声合成データ11とをアドレスカウンタによって指定された加算用メモリ17のアドレス（DBア＋DA0）に書込むことによって、２つのデジタルデータ（遅延音声データ10と音声合成データ11）の合成が行なわれる。
このように、第１の実施の形態では、遅延音声データと音声合成データをデジタル信号の状態で加算メモリにおいて合成しているので、デジタル信号をアナログ信号に変換するための変換器が１個で済む（従来は２個必要）と共に、アンプにおける加算に際して、２つのアナログ入力のゲイン調整していたのが、アンプにおいて１つのアナログ入力信号のゲイン調整をするだけで済む。
【００１６】
加算メモリ１７のデータはサンプリング方式によって異なるがμ−ｌａｗ方式について説明する。また加算メモリについてはアドレス幅を１６ｂｉｔとし上位８ｂｉｔを遅延音声データ下位８ｂｉｔを合成音声データとする。
アドレスが＆ｈ００００の場合はデータ出力は＆ｈ００、アドレスが＆ｈ８０００及び＆ｈ００８０の場合はデータ出力は＆ｈＦＦ、アドレスが＆ｈ４Ｆ４Ｆの場合はデータ出力は＆ｈ４１、アドレスが＆ｈＦＦＦＦの場合はデータ出力は＆ｈＦＦとなる。表１に加算データ例を示す。
【００１７】
加算データの例（μ−ｌａｗ方式）である。
【表１】
0004196147.tif 000002
【００１８】
図１（B）は本発明第２の実施の形態の構成を示す図である。次に、本発明の第２の実施の形態について図１（B）を参照して説明する。
図において、１は音声入力信号、２は音声入力信号１の低域（音声部分）のみを通過させる低域通過フィルタ、３はOPアンプ（OP)によってゲイン調整された出力をサンプル・ホールドするサンプル・ホールド回路、４はサンプル・ホールドされたアナログ値を量子化してデジタル値に変換するアナログ・デジタル変換器、５は遅延部である疑似シフトレジスタ20に対する入力データ信号である。６は音声遅延用メモリであり、アドレスカウンタ７によって指定されたアドレスにデータの書込み及び読み出しが行われる。８はサンプリングクロック毎に２つのアドレスを生じるように２分割するアドレス制御回路である。
【００１９】
10は遅延部である疑似シフトレジスタ20から遅延されて出力される音声遅延データ信号である。11は前記音声合成用メモリ18から出力される音声合成データ信号であり、９はアドレスカウンタに供給されるクロック信号である。
17は、どちらもデジタルデータである２つの信号、前記音声遅延データ信号10と音声合成データ信号11とを合成する加算用メモリであるが、該加算用メモリの所定のアドレスには、前記第１の実施の形態における音声合成用メモリ18の音声合成データ予め計算されて、所定のアドレスに書込まれている。
【００２０】
加算用メモリ17によって合成された２つのデジタルデータよりなる出力は、デジタル・アナログ変換器13によってアナログ信号に変換されて、アンプOP14によってゲイン調整された後に、低域通過フィルタ（LPF)15によって、低域（音声部分）のみが通過されて音声出力信号16として出力される。
【００２１】
このように、第２の実施の形態では、遅延音声データと音声合成データをデジタル信号の状態で加算メモリにおいて合成しているが、音声合成データは予め計算されて、加算用メモリの所定のアドレスに記憶されているので、音声合成用メモリが省略できる。また、第１の実施の態様と同様に、デジタル信号をアナログ信号に変換するための変換器が１個で済む（従来は２個必要）と共に、アンプにおける加算に際して、２つのアナログ入力のゲイン調整していたのが、アンプにおいて１つのアナログ入力信号のゲイン調整をするだけですむことはいうまでもない。
【００２２】
図２は本発明第３の実施の形態の構成を示す図である。次に、本発明の第３の実施の形態について図２を参照して説明する。図において、１は音声入力信号、２は音声入力信号１の低域（音声部分）のみを通過させる低域通過フィルタ、３はOPアンプ（OP)によってゲイン調整された出力をサンプル・ホールドするサンプル・ホールド回路、４はサンプル・ホールドされたアナログ値を量子化してデジタル値に変換するアナログ・デジタル変換器、５は遅延部である疑似シフトレジスタ20に対する入力データ信号である。６は音声遅延用メモリであり、アドレスカウンタ７によって指定されたアドレスにデータの書込み及び読み出しが行われる。８はサンプリングクロック毎に２つのアドレスを生じるように２分割するアドレス制御回路である。
【００２３】
21は音声遅延用メモリ６から読み出したデータを一時的に保持するレジスタであって、該レジスタに保持されたデータは音声遅延用メモリの書込み時に書込まれる。
10は遅延部である疑似シフトレジスタ20から遅延され、且つ合成された音声合成遅延データ信号である。
前記遅延部である疑似シフトレジスタからの出力は、デジタル・アナログ変換器13によってアナログ信号に変換されて、アンプOP14によってゲイン調整された後に、低域通過フィルタ（LPF)15によって、低域（音声部分）のみが通過されて音声出力信号16として出力される。
【００２４】
上記第３の実施の態様の動作を図３(B)を用いてさらに詳細に説明する。
図３（B）において、（ｈ）はシステムクロックであり、(i)サンプリングクロックで、同じものである、図３(A)の(a)のサンプリングクロックにはシステムクロックが８個含まれる状態が示されている。
(j)はサンプリングクロック(i)の半分の周期で変化する音声遅延メモリ６のメモリアドレスを示し、該メモリアドレスに対する読み出しと書込みは同じアドレスに対して時分割で行ない読み出したデータは一時的にレジスタ21に保持される。
【００２５】
該音声遅延用メモリ６へのデータ読み出しと書き込みはＯＥ信号(k)とＷＥ信号(l)で行なわれ、レジスタに一時的に保管されたデータは所定の遅延の後に、再度書込まれ、音声データを出力する。
このように、音声データの格納先頭アドレスから＋１増加しながら音声データを読み書きする、同様にアドレスの＋１しながら音声データを読み出すことで一定の遅延時間を持ったデータとの加算が行なわれる。
【００２６】
このように、第３の実施の形態では、遅延音声データと音声合成データをデジタル信号の状態で遅延部である疑似シフトレジスタ内で合成しているので、第２の実施の形態のものに比べて、更に加算用メモリも省略することができる。
なお、第１の実施の態様と同様に、デジタル信号をアナログ信号に変換するための変換器が１個で済む（従来は２個必要）と共に、アンプにおける加算に際して、２つのアナログ入力のゲイン調整していたのが、アンプにおいて１つのアナログ入力信号のゲイン調整をするだけですむことはいうまでもない。
【００２７】
【発明の効果】
請求項１記載の発明では、回線接続試験器において回線の送信機能及び受信機能の確認をするための音声合成データ遅延回路であって、送信者からのアナログ音声入力信号をサンプリングホールド回路を介してデジタル化して得た信号を音声遅延メモリにおける書込み及び読み出しによって遅延したデジタル音声遅延データと、予め記憶されたデジタル音声合成データとを加算メモリ上で合成することによって、従来２つ必要であったデジタル・アナログ変換器が1つで済むと共に、アンプでの面倒なゲイン調整を行なわずに済むという効果を奏する。
請求項２記載の発明では、前記デジタル音声合成データは予め音声合成用メモリに記憶された固定パターンの音声データを用いることによって、予め計算されたデータを用いることができるので、より良好な回線接続試験が可能になるという効果を奏する。
また、請求項３記載の発明では、前記デジタル音声合成データが加算用メモリの所定の領域に予め記憶された固定パターンの音声データを用いることによって、音声合成用メモリを省くことが可能であって、よりシンプルな構成になるという効果を奏する。
【００２８】
請求項４記載の発明では、回線接続試験器において回線の送信機能及び受信機能の確認をするための音声合成方法であって、送信者からのアナログ音声入力信号をサンプリングホールド回路を介してデジタル化して得た信号を音声遅延メモリにおける書込み及び読み出しによって遅延したデジタル音声遅延データを得るステップと、予め音声合成用メモリに記憶されたデジタル音声合成データを得るステップと、加算用メモリ上で前記デジタル音声遅延データとデジタル音声合成データとを合成するステップとで音声合成を行なうことによって、従来２つ必要であったデジタル・アナログ変換器が1つで済むと共に、アンプでの面倒なゲイン調整を行なわずに済むという効果を奏する。
請求項５記載の発明では、前記デジタル音声合成データを得るステップは、予め音声合成用メモリに記憶された固定パターンから得たデジタル音声データとすることによって、予め計算されたデータを用いることができるので、より良好な回線接続試験が可能になるという効果を奏する。
請求項６記載の発明では、前記デジタル音声合成データを得るステップは、加算用メモリの所定の領域に予め記憶された固定パターンのデジタル音声データとすることによって、音声合成用メモリを省くことが可能であって、よりシンプルな構成になるという効果を奏する。
【図面の簡単な説明】
【図１】  (A)  加算用メモリによる音声合成データ遅延回路である。
(B)  加算用メモリによる音声合成データ遅延回路の別の例である。
【図２】遅延用メモリによる音声合成データ遅延回路である。
【図３】  (A)  図１(A)(B)に示した回路の各部のタイミングチャートである。
(B)  図２に示した回路の各部のタイミングチャートである。
【図４】従来のアンプによる音声合成データ遅延回路である。
【符号の説明】
１    音声入力信号
２    低域通過フィルタ
３    サンプル・ホールド回路
４    アナログ・デジタル変換器
５    データ入力
６    遅延音声用メモリ
７    アドレスカウンタ
８    アドレス制御回路
９    クロック信号
１０    遅延音声データ出力
１１    音声合成データ出力
１２    デジタル・アナログ変換器
１３    デジタル・アナログ変換器
１４    アンプ
１５    低域通過フィルタ
１６    音声出力信号
１７    加算用メモリ
１８    音声合成用メモリ
２０    擬似シフトレジスタ
２１    遅延用レジスタ
【図１】
0004196147.tif 000003
【図２】
0004196147.tif 000004
【図３】
0004196147.tif 000005
【図４】
0004196147.tif 000006