【事件の表示】
　昭和６１年特許願第２３１０８３号「デイジタル−アナログ変換器」拒絶査定に対する審判事件（昭和６２年４月１６日出願公開、特開昭６２−８２８１９）について、次のとおり審決する。
【結論】
　本件審判の請求は、成り立たない。
【理由】
Ｉ．手続の経緯及び本願発明の要旨
　本件審判の請求にかかる特許出願（以下、「本願」という）は、昭和６１年９月２９日（優先権主張１９８５年９月３０日ドイツ連邦共和国）の出願であって、その発明の要旨は、平成７年９月２７日付けの手続補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲の欄第１項記載の次のとおりのものと認める。
「参照電圧（ＵＲＥＦ）と、ディジタル入力コードをアナログ出力電流に変換するための抵抗およびスイッチ回路網（ＷＳＮ）と、負帰還抵抗（ＲＧ）を通じて負帰還される反転演算増幅器（ＯＰＡ）とを有する電圧出力のディジタル−アナログ変換器において、１つの参照電流源が参照電圧（ＵＲＥＦ）と、抵抗およびスイッチ回路網（ＷＳＮ）に給電する参照電流（ＩＲＥＦ）を決定する１つの抵抗（Ｒ）とにより形成され、該参照電流（ＩＲＥＦ）を決定する抵抗（Ｒ）は演算増幅器（ＯＰＡ）の負帰還回路内の負帰還抵抗（ＲＧ）と同一の温度特性を有することを特徴とするディジタル−アナログ変換器」
ＩＩ．原査定の理由
　これに対して、特願昭６０−３７３７７号（昭和６０年２月２８日出願、昭和６１年９月３日出願公開、特開昭６１−１９８９２３号公報）を提示しての原査定の拒絶の理由の概要は、本願発明は、本願出願の前の他の出願であって、その出願後に出願公開された特許出願の願書に最初に添付した明細書又は図面（以下、先願明細書等という）に記載された発明と同一であり、しかも、本願発明の発明者がその出願前の他の出願に係る上記発明をした者と同一であるとも、また本願の出願の時に、その出願人が上記他の出願の出願人と同一であるとも認められないので、特許法２９条の２の規定により特許を受けられないというものである。
ＩＩＩ．先願明細書等に記載された発明
　先願明細書等には、その特許請求の範囲の欄に、
　「電流出力型のデジタル・アナログ変換回路と、
　該デジタル・アナログ変換回路からの入力デジタル信号値に対応した出力アナログ電流を電圧に変換して出力する出力用電流−電圧変換回路と、
　前記デジタル・アナログ変換回路を定電流駆動する第１手段と、
　該第１手段によって制御され、前記電流−電圧変換回路を定電流駆動する第２手段とを具えたことを特徴とするデジタル・アナログ変換器。」が記載され、更に、発明の詳細な説明の欄に、以下の記載がある。
・「本発明の目的は、以上のような問題を解消し、フルスケール調整が１ヶ所で可能であり、単一電源で動作する複数のＤＡコンバータが内蔵可能なＤＡ変換器を提供することにある。」（明細書第２頁第２０行〜第３頁第３行）
・「第１図は本発明にかかるＤＡ変換器の一実施例を示す。第１図において１１はバイアス回路、１２はＤＡ変換回路、１３はＤＡ変換回路１２内の出力部としての電流−電圧変換回路である。
　バイアス回路１１の端子１には、基準電圧Ｖｒｅｆからブリーダ（可変抵抗）を介して電圧Ｖ０を印加し、抵抗Ｒ１およびＲ２によって電圧Ｖ０を分圧した電圧を第１作動増幅器Ａ１の＋入力端に印加し、抵抗Ｒ３を介して電圧Ｖ０から降下した電圧を第２作動増幅器Ａ２の＋入力端に入力する。
　第１作動増幅器Ａ１の出力端はトランジスタＱ１（・・・）のベースに接続し、−入力端は同トランジスタＱ１のコレクタに接続する。トランジスタＱ１のエミッタは抵抗２Ｒ（・・・）を介して接地する。トランジスタＱ１のベースにはトランジスタＱ２（・・・）のベースを接続する。トランジスタＱ１のコレクタは第２作動増幅器Ａ２の＋入力端に接続する。
　トランジスタＱ２のエミッタは抵抗２Ｒを介して接地し、コレクタにはトランジスタＱ９（・・・）のコレクタを接続する。トランジスタＱ９のベースには第２作動増幅器Ａ２の出力端を接続し、同第２作動増幅器Ａ２の−入力端をトランジスタＱ９のコレクタに接続する。
　トランジスタＱ９のエミッタには、電源電圧Ｖｃｃを印加する。
　このような構成のバイアス回路１１においては、第１作動増幅器Ａ１の＋入力端電圧は、Ｒ２ｘＶ０／（Ｒ１＋Ｒ２）となり、この電圧がトランジスタＱ１のコレクタ電圧となる。
　よって、抵抗Ｒ３には、｛Ｖ０−Ｒ２×Ｖ０／（Ｒ１＋Ｒ２）｝／Ｒ３の電流Ｉ０が流れる。２つの作動増幅器Ａ１およびＡ２の入力バイアス電流（＋入力端に流れる電流）を無視すれば、この電流Ｉ０がトランジスタＱ１のコレクタ電流となり、これがベース・エミッタ間電圧を共通にするトランジスタＱ２にミラーされ、同トランジスタＱ２のコレクタ電流もＩ０となる。また、トランジスタＱ９のコレクタ電流もＩ０となる。」（第３頁第７行〜第５頁第４行）
・「ＤＡ変換回路１２の入力端２２には電源電圧Ｖｃｃを供給し、端子３にはトランジスタＱ９のベース電圧を供給し、端子４にはトランジスタＱ２のベース電圧を供給する。
　ＤＡ変換回路１２においては、６ビットのＤＡ変換手段として、Ｒ−２Ｒはしご型回路網と、エミッタ面積をデジタル信号の各桁に対応した重みを持つようにトランジスタＱ１およびＱ２のエミッタに対応して各々異ならせた６つのトランジスタＱ３〜Ｑ８とを組合わせたものを使用する。各トランジスタＱ３〜Ｑ８は、そのべース−エミッタ間電圧をトランジスタとＱ２のべース−エミッタ電圧と共通にする。したがって各トランジスタＱ３〜Ｑ８は、そのエミッタ面積に応じたコレクタ電流が流れる。」（第５頁第４〜１８行）
・「電流−電圧変換回路１３においては、入力端子２からの電源電圧Ｖｃｃを２つのトランジスタＱ１０およびＱ１１（・・・）のコレクタに印加し、同トランジスタＱ１０およびＱ１１のベースに入力端子３からのトランジスタＱ３のベース電圧を印加する。
　一方のトランジスタＱ１０のエミッタは抵抗Ｒ４を介して接地すると共に第３作動増幅器Ａ３の＋入力端に接続する。他方のトランジスタＱ１１のエミッタは第３作動増幅器Ａ３の−入力端に接続すると共に抵抗Ｒ５を介して第３作動増幅器Ａ３の出力端に接続する。
　２つのトランジスタＱ１０およびＱ１１は、べース−エミッタ間電圧をバイアス回路１１のトランジスタＱ９のべース−エミッタ間電圧と共通にするからトランジスタＱ９に流れるコレクタ電流がミラーされて、２つのトランジスタＱ１０およびＱ１１のコレクタ電流もＩ０となる。
　各トランジスタＱ３〜Ｑ８のコレクタには、デジタル信号入力端からのデジタル信号のレベル（・・・）に応じて作動するアナログスイッチＳ１〜Ｓ６を介して電源電圧ＶｃｃまたはトランジスタＱ１１のエミッタを接続する。デジタル信号レベルがＬｏｗのときは電源電圧Ｖｃｃを接続し、ＨｉｇｈのときはトランジスタＱ１１のエミッタを接続する。」（第５頁第１９行〜第７頁第１行）
・「電流−電圧変換回路１３においては、抵抗Ｒ４の抵抗値とＲ５の抵抗値とを等しくする。したがって、６つのデジタル信号端がすべてＬｏｗレベルになったときはトランジスタＱ１１のコレクタ電流Ｉ０は、すべて抵抗Ｒ５に流れ、ＤＡ変換回路１２のＡＤ変換出力端としての第３作動増幅器Ａ３の出力端電圧は０となる。また、６つのデジタル信号入力端がすべてＨｉｇｈレベルになったときは、トランジスタＱ１１のコレクタ電流および第３作動増幅器Ａ３の出力端からの電流の合計電流がトランジスタＱ３〜Ｑ８に流れ、その結果、第３作動増幅器Ａ３の出力端電圧は２・Ｉ０・Ｒ５（Ｒ５に流れる電流はＩ０）となる。
　したがって、各重みをもった６つのデジタル信号入力端５〜１０に、ＤＡ変換すべき実際のデジタル信号が入力された場合には、第３作動増幅器Ａ３の出力端には、入力デジタル信号値に対応した０から２・Ｉ０・Ｒ５までの値のアナログ電圧がとり出される。」（第７頁第２〜１９行）
・「以上のような構成においては、トランジスタＱ１、抵抗Ｒ１およびＲ２の比で定まるバイアス電圧を印加される第１作動増幅器Ａ１およびトランジスタＱ１のコレクタ電流を定める抵抗Ｒ３によって、ＤＡ変換手段を構成するトランジスタＱ３〜Ｑ８に流す電流を定電流制御すると共に、トランジスタＱ２およびＱ９、および第２作動増幅器Ａ２を介してアナログ変換出力電圧をとり出す電流ー電圧変換回路１２を定電流制御する。しかもバイアス回路１１とＤＡ変換回路１２とは単一電源に接続する。」（第７頁第２０行〜第８頁第９行）
・「したがって、フルスケール調整はブリーダＶＲを調節するだけで行うことができ、また、抵抗Ｒ３と抵抗Ｒ４およびＲ５とは、通常同じ温度環境下に置かれるから、フルスケール調整後、抵抗Ｒ３の値が、温度変化等により変化したとすると、Ｉ０が変化するが抵抗Ｒ３の値の変化と同一変化を抵抗Ｒ４およびＲ５もおこすことになる。したがって、結果的に第３作動増幅器Ａ３の出力は変化しない。しかも、Ｉ０が変化してもトランジスタＱ３〜Ｑ８のコレクタ電流もＩ０と同調して変化するので第３作動増幅器Ａ３の出力は変化しない。」（第８頁第１０〜２０行）
　以上の記載を第１図を参照して、整理すると、結局、先願明細書等には、以下のとおりの発明（以下、先願発明という）が記載されているものと認める。（なお、各要素の後に記した符号は先願明細書等で付された符号である。）
「電圧Ｖ０を印加することにより抵抗Ｒ３を流れる電流Ｉ０に相当する電流Ｉ０を次段のＤＡ変換回路のトランジスタＱ１１を介して、定電流源として供給するバイアス回路１１と、
　デジタル信号入力端からのデジタル信号のレベルに応じて作動するアナログスイッチＳ１〜Ｓ６を介して定電流Ｉ０を供給するトランジスタＱ１１のエミッタに接続されるＲ−２Ｒはしご型回路網と、エミッタ面積をデジタル信号の各桁に対応した重みを持つようにトランジスタＱ１及びＱ２のエミッタに対応して各々異ならせたトランジスタＱ３〜Ｑ８とを組合わせて、入力されたデジタル信号に対応する電流値をトランジスタＱ３〜Ｑ８に流れる電流の総和として出力するＤＡ変換回路１２と、
　バイアス回路１１の抵抗Ｒ３の値の変化と同一変化をおこす抵抗Ｒ４及びＲ５を有して、温度変化によっても、第３作動増幅器Ａ３の出力を変化しないようにし、ディジタル信号に対応してトランジスタＱ３〜Ｑ８に流れる電流の総和に応じた電圧を出力する電流−電圧変換回路１３
を有するディジタルーアナログ変換器」
ＩＶ．本願発明と先願発明との対比
　次に、本願発明と先願発明とを対比する。
　いずれの発明も、ディジタル入力信号に応じてアナログ電流を出力する要素を持ち、出力されたアナログ電流を電圧変換して、ディジタル入力信号に応じたアナログ信号を電圧値として出力する点で共通するものである。
　先願発明における「バイアス回路」は、トランジスタＱ１０及びＱ１１とともにカレントミラー回路を構成するものであって、トランジスタＱ１１によって、ミラー電流を次段のＤＡ変換回路に供給しており、本願発明の「参照電流源」に相当するものであるということができ、又、所定電圧が印加される一つの抵抗（先願発明においてはＲ３、本願発明においてはＲ）に流れる電流を次段以下への電流源として出力する点でも共通するものである。
　先願発明における「ＤＡ変換回路」は、重み付けされた電流を流すための定電流制御要素としてのトランジスタＱ３〜Ｑ８を有してはいるものの、抵抗とスイッチを有する「Ｒ−２Ｒはしご型回路網」であることには相違なく、本願発明の「抵抗およびスイッチ回路網」に包含されるものといえる。
　先願発明におけるＤＡ変換回路１２の電流出力を電圧に変換する電圧変換回路１３を第３差動増幅器Ａ３とともに構成する抵抗Ｒ５は、負帰還抵抗として機能するとともに、バイアス回路１１の抵抗Ｒ３と同一の温度特性を有しているとされており、抵抗Ｒ５と抵抗Ｒ３との関係は、本願発明における抵抗Ｒと抵抗ＲＧの関係と同一の関係を有しているものといえる。
　結局、先願発明における「電圧Ｖ０」、「ＤＡ変換回路」、「抵抗Ｒ５」、「第３作動増幅器Ａ３」、「電流−電圧変換回路」及び「抵抗Ｒ３」は、それぞれ、本願発明における「参照電圧（ＵＲＥＦ）」、「抵抗およびスイッチ回路網（ＷＳＮ）」、「負帰還抵抗（ＲＧ）」、「反転演算増幅器（ＯＰＡ）」及び「抵抗（Ｒ）」に対応すると共に、全体として、ディジタル−アナログ変換器を構成する点でも一致していることから本願発明が必須の要件としている技術事項は、すべて、先願発明も備えているということができ、したがって、本願発明は、先願明細書等に記載された発明と同一である。
Ｖ．結び
　以上のとおりであるから、本願発明は、特許法２９条の２の規定により特許を受けることができないとした原査定は妥当なものである。
　よって、結論のとおり審決する。