【事件の表示】
　昭和６３年特許願第１８１３７８号「磁気ディスクの欠陥検査装置」拒絶査定に対する審判事件（平成２年２月１日出願公開、特開平２−３１１８１）について、次のとおり審決する。
【結論】
　本件審判の請求は、成り立たない。
【理由】
Ｉ．手続の経緯・本願発明
　本願は、昭和６３年７月２０日の出願であって、その請求項１及び請求項２に係る発明は、平成１１年３月２５日付の手続補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１及び請求項２に記載された事項により特定されるとおりのものと認めるところ、請求項１に係る発明（以下「本願発明１」という。）は、以下のとおりである。
「（１）磁気ディスクのトラックに連続して記録された書込みクロック信号を読出し又はトラックを消去して欠陥を検出する欠陥検査装置において、前記磁気ディスクから磁気ヘッドで読出した前記書込みクロック信号をパルス信号として出力する読出し波形パルス化回路と、この読出し波形パルス化回路からのパルス信号を受けて、これに１ビット欠陥及び連続するビットで欠陥があったときにその欠陥のビット数に応じてそれに対応する幅のパルスを生成するエラービット長パルス生成回路と、このエラービット長パルス生成回路の出力パルスを受けてそのパルス幅をカウントすることなく前記パルス幅を表す複数ビットを単位としたデータに変換するパルス幅データ変換回路と、前記１ビット欠陥または前記連続するビットのいずれかの欠陥があったときに前記データを前記磁気ディスクの前記読出し信号の読出し位置を示すデータに対応して記憶するメモリとを備えることを特徴とする磁気ディスクの欠陥検査装置。」
ＩＩ．引用例記載の発明
　これに対して、原査定の拒絶の理由に引用された、実願昭５６−１４２０６１号（実開昭５８−４６１６０号）のマイクロフィルム（以下「引用例」という。）には、磁気ディスク検査装置に関する発明について以下の記載がある。
「磁気ディスク媒体の表面欠陥を検査する装置において、表面欠陥、即ちエラーの種類とエラー発生位置とをそれぞれ一時記憶するラッチ回路と、エラーの長さをビット長でカウントするカウンタと、前記ラッチ回路の出力と前記カウンタの出力と検査くり返し回数とをエラーデータとして格納するランダムアクセスメモリ（ＲＡＭ）と、前記エラーデータを順次切り換えて前記ＲＡＭに供給するマルチプレクサ部と、前記ＲＡＭのアドレスと書き込み・読出し動作とを制御するＲＡＭリードライトコントロール部とを備え、ディスク面エラーの種類、検査くり返し回数、エラー発生位置、エラー長を１つのＲＡＭに格納するようにしたことを特徴とする磁気ディスク検査装置。」（実用新案登録請求の範囲）
「以下動作について説明する。仮に１つのエラーに対して必要な情報が、エラーの種類に４ビットくり返し回数に４ビット、エラー位置に２バイト、エラー長に２バイトとすると、合計必要なバイト数は５バイトになる。前記エラー情報をＲＡＭ６に格納する格納形式の一例を第２図に示す。まず第１バイト目に、エラー種類とくり返し回数をまとめて１バイトの情報として格納し、以下順にアドレス上位バイト、アドレス下位バイト、エラー長上位バイト、エラー長下位バイトを格納する。」（第５頁第１０行〜第１９行）
「今端子１０１に第３図Ｃに示すようなエラー信号が入力されると、エラーラッチ回路１はエラー信号としてラッチし、エラー長カウンタ３は端子１０４に入力されているクロックをカウントクロックとしてエラー長のカウントを始める。一方、アドレスラッチ回路２は、第３図Ｂに示すディスクのインデスクからのバイト数をエラー発生位置として、信号１０７の立上りにおいてラッチする。ラッチされたアドレス信号１０８は、第３図Ｄに示す様に次のエラーが発生するまで変化しない。ＲＡＭリードライトコントロール部５は、エラーラッチ回路１のラッチ信号１０７を受信すると、マルチプレクサ４をコントロールして、信号ライン１１０にエラーラッチ回路１０７とくり返し回数信号１０２とを入力してＲＡＭ６の入力データとし、信号ライン１１１でＲＡＭにデータを書込む命令を発生した後ＲＡＭのアドレス変更を行なう。同様にしてエラー位置をＲＡＭ６に書込んだ後、ＲＡＭリードライトコントロール部５はエラー信号がなくなるまで待ち、エラー長カウンタ３が、エラー長をカウントし終わった後、そのデータをＲＡＭ６に書込む。エラー長をＲＡＭ６に格納し終ったらエラー長カウンタ３をクリアして次のエラーを待つ。以上の動作のタイミングの一例を第３図Ｅ，Ｆ，Ｇ，Ｈに示す。Ｅはエラー長カウンタ３の値、ＦはＲＡＭ６の入力データ、ＧはＲＡＭ６の書込み信号、ＨはＲＡＭのアドレスをそれぞれ示す。」（第５頁第２０行〜第７行第７行）
　これらの記載を総合して整理すると、引用例には、以下のとおりの事項が記載されているものといえる。
「磁気ディスクの欠陥（エラー）を検出する欠陥検査装置において、エラー信号が入力されることにより欠陥のビット数に応じてそれに対応する幅のパルスを生成するエラーラッチ回路と、このエラーラッチ回路の出力パルスを受けてそのパルス幅をカウントして前記パルス幅を表す２バイトのデータに変換するエラー長カウンタと、前記欠陥があったときに前記データを前記磁気ディスクの前記エラー位置を示すデータに対応して記憶するメモリとを備えることを特徴とする磁気ディスクの欠陥検査装置。」
ＩＩＩ．対比
　ここで、本願の請求項１記載の発明と引用例記載の発明を対比すると、引用例記載の発明の「エラーラッチ回路」は、引用例第３図に記載されたようにｎビットの連続したエラー（欠陥）があったときにエラー信号が入力され、その欠陥のビット数に応じてそれに対応する幅のパルスを出力する機能を有しており、また、ｎビットの中には当然１ビットも含まれると認められることから、本願発明１の「エラービット長パルス生成回路」と同様に「１ビット欠陥及び連続するビットで欠陥があったときにその欠陥のビット数に応じてそれに対応する幅のパルスを生成する機能を有していると言えるので、引用例の「エラーラッチ回路」は、本願発明１の「エラービット長パルス生成回路」に相当するものと認められる。
　また、引用例記載の発明の「２バイトのデータ」は、本願発明１の「複数ビットを単位としたデータ」に相当すると認められる。
　また、引用例には明記はされていないが磁気ディスク上の信号を磁気ヘッドで読み出すことは自明のことであるので、引用例記載の発明の「エラー位置を示すデータ」は、本願発明１の「磁気ディスクの前記読出し信号の読出し位置を示すデータ」に相当するものと認められる。
　したがって、本願発明１と引用例記載の発明は、「磁気ディスクの欠陥を検出する欠陥検査装置において、１ビット欠陥及び連続するビットで欠陥があったときにその欠陥のビット数に応じてそれに対応する幅のパルスを生成するエラービット長パルス生成回路と、このエラービット長パルス生成回路の出力パルスを受けて前記パルス幅を表す複数ビットを単位としたデータに変換し、前記１ビット欠陥及び連続するビットで欠陥があったときに前記データを前記磁気ディスクの前記読出し信号の読出し位置を示すデータに対応して記憶するメモリとを備えることを特徴とする磁気ディスクの欠陥検査装置。」
である点で一致し、以下の各点で本願発明１は引用例記載の発明と相違するものと認められる。
▲１▼本願発明１では、「トラックに連続して記録された書込みクロック信号を読出し又はトラックを消去」することにより、「磁気ディスクから磁気ヘッドで読出した前記書込みクロック信号をパルス信号として出力する読出し波形パルス化回路と、この読出し波形パルス化回路からのパルス信号を受けて」エラー検出を行っているのに対し、引用例では、どのようなエラーの種類に対するエラー検出を行っているのか明らかでない点
▲２▼パルス幅を表す複数ビットを単位としたデータを得るのに、本願発明１では、パルス幅をカウントすることなくデータに変換するパルス幅データ変換回路を用いているのに対し、引用例では、エラー長カウンタを用いている点
ＩＶ．当審の判断
　相違点▲１▼について検討する。
　磁気ディスクのエラーとして「ミッシングエラー」及び「湧き出しエラー（エキストラエラー）」があること、そして、前者のエラーの検査としてトラックにクロック信号（１ビットの連続するトラックデータ）を書込んで各ビットを読出しその判定を行うこと、後者のエラーの検査として書込んだビットデータを消去して湧き出し（エキストラ）不良ビットの判定を行うことは出願人も認めるように（本願明細書の［従来の技術］の項に記載されているように）、普通に知られたことである。（必要があれば、特開昭６３−３７２７５号公報、特開昭５９−２２４５５７号公報を参照されたい。）
　したがって、引用例記載の発明において、検査対象のエラーの種類として上記「ミッシングエラー」及び「湧き出しエラー（エキストラエラー）」を選び、「トラックに連続して記録された書込みクロック信号を読出し又はトラックを消去」することにより、「磁気ディスクから磁気ヘッドで読出した前記書込みクロック信号をパルス信号として出力する読出し波形パルス化回路と、この読出し波形パルス化回路からのパルス信号を受けて」エラー検出を行うようにすることは当業者が適宜想到し得ることであると認められる。
　相違点▲２▼について検討する。
　本願発明１の「パルス幅データ変換回路」は、本願の明細書の「発明の詳細な説明」中の以下の記載の構成に相当すると認められる。即ち、
「８ビットシフトレジスタ１０に入力された欠陥ビット長に対応するエラー幅パルス信号は、ここで、パルス幅（例えば、ＨＩＧＩＨレベルにあるとき）に相当する分だけ、”１”ビットが立ったシリアルな８ビットデータに変換される。したがって、最大８ビット（１バイト）分のパルス幅に相当する欠陥（エラー）までここでデータ変換することができる。この８ビットシリアルなデータは、８ビットレジスタ１１に送られ、ここで、一旦パラレルデータに変えられて記憶装置１２に送出される。なお、８ビットシフトレジスタ１０のシフトのためのクロック信号は、タイミング回路９からの書込みクロック信号（ライトクロック）が供給されてこれに同期して行われる。また８ビットレジスタ１１は、タイミング回路９からの書込みクロック信号に同期した１バイトセットパルスを受けて、これを受けたタイミングで８ビット分のデータを記憶装置１２と８ビットＯＲ回路１３に１バイトのパラレル信号を送出する。」である。
　すなわち、本願発明１の「パルス幅データ変換回路」は、エラー幅パルス信号のパルス幅に相当する期間に複数ビット（８ビット）を単位として、発生する書き込みクロック信号の数だけ”１”ビットを立て、その”１”ビットの数に応じたデータに変換する機能を有するものであるといえる。
　一方、引用例記載の発明の「エラー長カウンタ」は、エラーラッチ回路からのエラー信号のエラー長を端子１０４に入力されているクロックをクロックカウンタとしてカウントしている。そして、エラー長カウンタの出力を受けて１つのエラー位置に対して２バイトのエラー長をメモリに記憶している。すなわち、エラー長カウンタは、複数ビット（１６ビット）を単位としたデータに変換しているといえる。
　してみれば、本願発明１の「パルス幅データ変換回路」と引用例記載の発明の「エラー長カウンタ」はその機能において同じであり、前者は具体的にシフトレジスタを用いているのに対し、後者は、カウンタである点で相違するものと認められる。しかしながら、前者のようにシフトレジスタを利用することは周知であるので、当業者にとって後者の構成を前者の構成に置き換えることは適宜想到し得ることであると認められる。
　なお、出願人は平成１０年４月１０日付意見書及び審判請求書において、本願発明１が上記前者の構成をとることで、欠陥メモリの容量を減らすことができる効果がある旨主張している。
　すなわち、出願人の主張は、まず、引用例記載の発明が上記後者の構成をとる際、全欠陥長をカウンタでカウントしているので、１ビットの欠陥も最大長の欠陥も同じ１アドレスの記憶領域をとるため欠陥メモリの容量が大きくなるが、これに対して本願発明１はカウンタを用いて記憶していないので１アドレスのデータ量は最大欠陥長に制限を受けないので欠陥メモリの容量を減らすことができるというものである。
　しかしながら、引用例の明細書及び図面には、カウンタが全欠陥長を考慮して設けられているという記載はない。そして、カウンタ出力を受けて１つのエラー位置に対して２バイトのエラー長をメモリに格納する実施例が記載されている。してみれば、カウンタもメモリの格納単位（２バイト）に相当するカウント値をとるものとするのが自然であると言わざるを得ない。
　一方、上述したように本願発明１の「パルス幅データ変換回路」と引用例記載の発明の「エラー長カウンタ」はその機能において同じである以上、出願人の主張する点は、本願発明１のカウンタではない「パルス幅データ変換回路」を採用したことで一意的に得られる効果ではなく、本願明細書において「パルス幅データ変換回路」を８ビットを単位としたシフトレジスタ等で具体的に構成したことにより得られる効果であると認められる。言わば、上記のように引用例記載の発明が１つのエラー位置に対してメモリの記憶単位を１６ビットとしたのに対し、本願明細書の実施例の構成において１つのエラー位置に対してメモリの記憶単位を８ビットにしたことによる効果である。この点についての請求項１の記載では、記憶単位は「複数ビット」とあるだけで、引用例のものと構成上の差異はなく、この記憶単位をどのような単位とするかは当業者が適宜行う設計的事項にすぎないと認められるのである。
Ｖ．むすび
　以上のとおり、各相違点は格別なものとは言えないので、本願発明１は、上記引用例に記載された発明に基いて当業者が容易に発明することができたものと認められるから、特許法第２９条第２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。