(57)【特許請求の範囲】
【請求項１】
面方位が（１１−２０）であり、４Ｈ型ポリタイプまたは１５Ｒ型ポリタイプのＳｉＣ基板と、
前記ＳｉＣ基板上に形成されたＳｉＣからなるバッファ層と、
前記バッファ層上に設けられた、ＳｉＣからなる活性層と、
を備え、
前記バッファ層の厚さが０．３μｍ以上１５μｍ以下であり、
前記バッファ層は、窒素、リン、アルミニウム、またはボロンのうちの少なくとも１つを不純物として含み、
前記バッファ層における前記不純物の密度は、２×１０１５ｃｍ−３以上３×１０１９ｃｍ−３以下であり、
前記バッファ層における前記不純物の密度は、前記ＳｉＣ基板中の不純物の密度よりも低く、
前記バッファ層における前記不純物の密度は、前記ＳｉＣ基板との界面から前記ＳｉＣからなる活性層との界面に向けて減少している、
ＳｉＣウエハ。
【請求項２】
請求項１記載のＳｉＣウエハを備えたＳｉＣ半導体デバイス。
【請求項３】
前記ＳｉＣからなる活性層の表面に金属層が設けられ、前記活性層と前記金属層によってショットキー障壁が形成されていることを特徴とする請求項２記載のＳｉＣ半導体デバイス。
【請求項４】
エピタキシャル成長またはイオン注入によって形成されたｐｎ接合を有することを特徴とする請求項２記載のＳｉＣ半導体デバイス。
【請求項５】
熱酸化または化学気相堆積法で形成された酸化膜をゲート絶縁膜として有することを特徴とする請求項２記載のＳｉＣ半導体デバイス。
【請求項６】
熱酸化または化学気相堆積法で形成された酸化膜を表面保護膜の一部として有することを特徴とする請求項２記載のＳｉＣ半導体デバイス。
【請求項７】
面方位が（１１−２０）であると共に４Ｈ型ポリタイプまたは１５Ｒ型ポリタイプのＳｉＣ基板上に、ＳｉＣからなるバッファ層を成長させること、
前記バッファ層上に、ＳｉＣからなる活性層をさらに成長させること、
を含み、
前記バッファ層の厚さが０．３μｍ以上１５μｍ以下であり、
前記バッファ層は、窒素、リン、アルミニウム、またはボロンのうちの少なくとも１つを不純物として含み、
前記バッファ層における前記不純物の密度は、２×１０１５ｃｍ−３以上３×１０１９ｃｍ−３以下であり、
前記バッファ層における前記不純物の密度は、前記ＳｉＣ基板中の不純物の密度よりも低く、
前記バッファ層における前記不純物の密度が、前記ＳｉＣ基板との界面から前記ＳｉＣからなる活性層との界面に向けて減少している、
ＳｉＣウエハの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体電子部品に適したＳｉＣウエハ、これを備えたＳｉＣ半導体デバイス、およびＳｉＣウエハの製造方法に関するものである。
【０００２】
【従来の技術】
近年、炭化珪素（ＳｉＣ）あるいは窒化ガリウム（ＧａＮ）等の軽元素で構成される化合物半導体の研究が盛んである。かかる化合物半導体は、軽元素で構成されているため結合エネルギーが強く、その結果、エネルギーの禁制帯幅（バンドギャップ）、絶縁破壊電界、熱伝導度が大きいことが特徴である。そして、このワイドバンドギャップの特徴を活かして、高効率・高耐圧パワーデバイス、高周波パワーデバイス、高温動作デバイス、あるいは青色から紫外発光デバイス用の材料として注目を集めている。しかしながら、結合エネルギーが強いため、これらの化合物は、大気圧では高温にしても融解せず、シリコン（Ｓｉ）など他の半導体で用いられる融液の再結晶化によるバルク結晶の育成が困難である。
【０００３】
例えばＳｉＣを半導体材料として使用するためには、ある程度の大きさを有する高品質な単結晶を得る必要がある。このため従来は、アチソン法と呼ばれる化学反応を利用する方法、レーリー法と呼ばれる昇華再結晶法を利用する方法によりＳｉＣ単結晶の小片を得ていた。最近は、これらの方法によって作製された炭化珪素の単結晶を基板として用い、この上に昇華再結晶化させる改良レーリー法によってＳｉＣインゴットを育成し、このＳｉＣインゴットをスライス、鏡面研磨したＳｉＣ基板が製造されるようになった。そして、その基板上に気相エピタキシャル成長法または液相エピタキシャル成長法によって目的規模のＳｉＣ単結晶を成長させることにより、不純物密度と膜厚を制御した活性層が形成され、これを用いてｐｎ接合ダイオード、ショットキーダイオードや各種のトランジスタなどのＳｉＣ半導体デバイスが作製されていた。
【０００４】
しかしながら、上記方法の内、アチソン法は珪石とコークスの混合物を電気炉で熱し、自然発生的な核形成によって結晶を析出させるので、不純物が多く、得られる結晶の形および結晶面の制御が困難である。また、レーリー法では自然核発生的な核形成によって結晶が成長するので、結晶の形および結晶面の制御が困難である。改良レーリー法では例えば特公昭第５９−４８７９２号公報記載の発明では、単一の結晶多形で成る大型のＳｉＣインゴットが得られている。しかし、かかるインゴットには、マイクロパイプという大型の欠陥（＜０００１＞軸方向に貫通する小孔)が通常１〜５０ｃｍ-2程度の密度で含まれている。また、ｃ軸方向にバーガースベクトルを持つらせん転位が１０3〜１０4ｃｍ-2程度存在する。
【０００５】
通常は、ＳｉＣ｛０００１｝面、あるいはこの面から３〜８度のオフ角度を設けた基板がエピタキシャル成長に使われる。この時、基板に存在するマイクロパイプ欠陥やらせん転位の大半がＳｉＣエピタキシャル成長層に貫通すること、およびエピタキシャル成長層を用いて作製したＳｉＣデバイスがマイクロパイプ欠陥を含むとデバイス特性が著しく悪化することが知られている。したがって、マイクロパイプ欠陥は大容量（大電流、高耐圧）ＳｉＣ半導体デバイスを高い歩留まりで製造するときの最大の障壁となっている。また、通常用いられるＳｉＣ｛０００１｝面、あるいはこの面から数度のオフ角度を有するＳｉＣ基板を用いてＳｉＣのホモエピタキシャル成長を行うと、結晶表面における原子ステップの集合合体（ステップバンチング）現象が起こり易い。このステップバンチングの度合いが大きくなるとＳｉＣエピタキシャル成長層の表面粗さが増大し、金属−酸化膜−半導体（ＭＯＳ）界面の平坦性が悪化するので、ＭＯＳ型電界効果トランジスタ(ＭＯＳＦＥＴ)の反転層チャネル移動度が低下する。また、ｐｎ接合、ショットキー障壁界面の平坦性が悪化して接合界面における電界集中が発生し、耐圧の低下、漏れ電流の増大などの問題を引き起こす。
【０００６】
ＳｉＣには多数の結晶多形が存在するが、この中で４Ｈ型ポリタイプ（４Ｈ-ＳｉＣ）が高い移動度を有し、ドナーやアクセプタのイオン化エネルギーも小さいことから、ＳｉＣ半導体デバイス作製に最適なＳｉＣポリタイプであると考えられている。しかしながら、４Ｈ−ＳｉＣ｛０００１｝面、あるいはこの面から３〜８度のオフ角度を設けた基板上のエピタキシャル成長層を用いてＭＯＳＦＥＴを作製すると、チャネル移動度が１〜１０ｃｍ2／Ｖｓ程度と非常に小さく、高性能トランジスタを実現できない。
【０００７】
これらの問題を解決するために、特許公報第２８０４８６０号ではＳｉＣの（０００１）面以外の面、例えば（１−１００）面等を持った種結晶を用いて改良レーリー法による成長を行うことで、マイクロパイプ数の少ないＳｉＣインゴットを得ている。しかしながら、ＳｉＣ（１−１００）面上にエピタキシャル成長を行うと、成長時に積層欠陥が発生しやすく、半導体デバイス作製に十分な高品質ＳｉＣ単結晶を得るのが困難である。
【０００８】
また、近年、ＳｉＣ（１−１００）基板の他に、６Ｈ型ポリタイプのＳｉＣ（１１−２０）基板を用いてＳｉＣウエハを作製する研究もなされている。そして、かかる６Ｈ型ポリタイプのＳｉＣ（１１−２０）基板を用いれば、＜０００１＞軸方向に伸びるマイクロパイプやらせん転位は基板上のエピタキシャル層に到達しないため、当該エピタキシャル層内のマイクロパイプ欠陥を低減することができる。
【０００９】
【発明が解決しようとする課題】
しかし、上記６Ｈ型ポリタイプのＳｉＣ（１１−２０）基板を用いたＳｉＣウエハには、次のような問題があった。すなわち、従来のＳｉＣ（１１−２０）基板上にＳｉＣエピタキシャル層を成長させると、ＳｉＣエピタキシャル成長とＳｉＣ基板との界面に格子不整合による歪みが発生してしまう。そして、この歪みはエピタキシャル成長層の結晶性に悪影響を与え、高品質のＳｉＣエピタキシャル成長層を作製することが困難になる。
【００１０】
また、６Ｈ型ポリタイプの６Ｈ−ＳｉＣ（１１−２０）基板を用いてデバイスを作製すると、電子移動度の異方性が問題となる。詳しくは、６Ｈ−ＳｉＣ結晶中では＜０００１＞軸方向の電子移動度が＜１−１００＞、＜１１−２０＞方向の移動度の２０〜３０％程度と小さいために、６Ｈ-ＳｉＣ（１１−２０）面上の成長層では、面内の電気伝導に３〜５倍の異方性が生じてしまう。
【００１１】
本発明は、かかる事情に鑑みてなされたものでり、半導体デバイスとして使用した場合に電子移動度の異方性が小さく、かつ、ＳｉＣ基板とＳｉＣエピタキシャル成長層との格子不整合による歪みを緩和できるＳｉＣウエハ、これを備えた半導体デバイス、およびＳｉＣウエハの製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記課題を解決するために、本発明のＳｉＣウエハは、面方位がほぼ（１１−２０）であり、４Ｈ型ポリタイプまたは１５Ｒ型ポリタイプのＳｉＣ基板と、ＳｉＣ基板上に形成されたＳｉＣからなるバッファ層と、を備えることを特徴とする。
【００１３】
本発明に係るＳｉＣウエハによれば、面方位がほぼ（１１−２０）のＳｉＣ基板を用いるため、本発明のＳｉＣウエハ上にＳｉＣの活性層をエピタキシャル成長させても、ＳｉＣ基板の＜０００１＞軸方向に伸びるマイクロパイプやらせん転位は活性層には到達しない。また、６Ｈ型ポリタイプのＳｉＣ基板と比較して電子移動度の異方性が小さい４Ｈ型ポリタイプまたは１５Ｒ型ポリタイプの基板を用いるため、ＳｉＣウエハ上に成長させた活性層における電子移動度の異方性が低減される。さらに、ＳｉＣ基板上にＳｉＣからなるバッファ層が形成されているため、本発明のＳｉＣウエハ上にＳｉＣ活性層を成長させた場合に、ＳｉＣ基板とＳｉＣ活性層との格子不整合による歪みが当該ＳｉＣ活性層に発生する事態を防止することができる。
【００１４】
また、バッファ層は、厚さが０．３μｍ以上１５μｍ以下であることが好ましい。本発明者らの鋭意研究により、本発明のバッファ層上にＳｉＣ活性層を成長させ、さらに当該バッファ層の厚さを０．３μｍ以上にした場合に、格子不整合に基づく歪みを効果的に低減でき、ＳｉＣ活性層の結晶性を良好にすることが見出された。また、バッファ層を１５μｍ以下にすれば、成長時間およびコストの低減を図ることができる。
【００１５】
さらに、バッファ層は、窒素、リン、アルミニウム、またはボロンのうちの少なくとも１つを不純物として含み、バッファ層における不純物の密度は、２×１０15ｃｍ-3以上３×１０19ｃｍ-3以下であることが好ましい。バッファ層に含まれる不純物密度をこのような範囲にするのは、不純物密度が２×１０15ｃｍ-3未満のときは格子不整合に基づく歪み緩和の効果が薄れ、３×１０19ｃｍ-3よりも大きいときは、高濃度ドーピングによりバッファ層自体の結晶性が劣化するためである。
【００１６】
また、バッファ層における上記不純物の密度は、ＳｉＣ基板中の不純物の密度よりも低いことが好ましい。バッファ層の不純物密度をこのようにすることで、ＳｉＣウエハ上にＳｉＣ活性層を形成した場合に、ＳｉＣウエハ、バッファ層、ＳｉＣ活性層の順に不純物密度を徐々に少なくすることができる。
【００１７】
また、本発明のＳｉＣウエハは、バッファ層上に、ＳｉＣからなる活性層をさらに備えることを特徴とする。さらに、この場合に、バッファ層における不純物の密度をＳｉＣ基板との界面からＳｉＣ活性層との界面に向けて減少させることが好ましい。
【００１８】
本発明のＳｉＣ半導体デバイスは、上述のＳｉＣウエハを備えることを特徴とする。上述のようにＳｉＣウエハは、電子移動度の異方性が小さく且つＳｉＣ基板とＳｉＣ活性層との格子不整合による歪みが殆ど発生しないため、かかる半導体デバイスは高品質なものとなる。
【００１９】
本発明のＳｉＣ半導体デバイスは、表面にＳｉＣ活性層と金属層とによるショットキー障壁や、エピタキシャル成長またはイオン注入によって形成されたｐｎ接合を有してもよい。さらに、熱酸化または化学気相堆積法で形成された酸化膜をゲート絶縁膜として有したり、熱酸化または化学気相堆積法で形成された酸化膜を表面保護膜の一部として有してもよい。
【００２０】
本発明のＳｉＣウエハの製造方法は、面方位がほぼ（１１−２０）であると共に４Ｈ型ポリタイプまたは１５Ｒ型ポリタイプのＳｉＣ基板上に、ＳｉＣからなるバッファ層を成長させることを特徴とする。また、バッファ層上に、ＳｉＣからなる活性層をさらに成長させてもよい。
【００２１】
【発明の実施の形態】
以下、添付図面を参照して、本発明に係るＳｉＣウエハ、ＳｉＣ半導体デバイス、およびＳｉＣウエハの製造方法の好適な実施形態について詳細に説明する。尚、同一要素には同一符号を用いるものとし、重複する説明は省略する。また、実施形態および実施例の説明で結晶の格子方向および格子面を使用する場合があるが、ここで、格子方向及び格子面の記号の説明をしておく。個別方位は［］、集合方位は＜＞、個別面は（）、集合面は｛｝でそれぞれ示すことにする。また、負の指数については、結晶学上、”−”（バー）を数字の上に付けることになっているが、明細書作成の都合上、数字の前に負号を付けることにする。
【００２２】
図１は、本実施形態のＳｉＣウエハ１の側面図である。ＳｉＣウエハ１は、４Ｈ型ポリタイプ（“Ｈ”は六方晶系、“４”は原子積層が４層で一周期となる結晶構造を意味する）の４Ｈ−ＳｉＣ（１１−２０）基板２と、当該ＳｉＣ（１１−２０）基板２上に形成されたＳｉＣからなるバッファ層４と、当該バッファ層４上に形成されたデバイス作製用のＳｉＣからなる活性層６と、から構成されている。なお、４Ｈ−ＳｉＣ（１１−２０）基板２の面方位は、（１１−２０）から多少傾けてたものとしてもよい。また、各層２〜６は、全てｎ型である。
【００２３】
次に、本実施形態のＳｉＣウエハ１の製造方法を説明する。４Ｈ−ＳｉＣ（１１−２０）基板２は、例えば４Ｈ−ＳｉＣ（０００−１）面上に改良レーリー法によって成長したインゴットを成長方向に平行にスライスし、鏡面研磨することによって作製する。このとき、４Ｈ−ＳｉＣ（１１−２０）基板２の厚さは、約１５０μｍ〜約４００μｍの範囲にすることが好ましい。また、実効ドナー密度は、約５×１０17ｃｍ-3〜約５×１０19ｃｍ-3の範囲にすることが好ましい。
【００２４】
次いで、４Ｈ−ＳｉＣ（１１−２０）基板２を鏡面仕上げして、その後、膜厚や不純物ドーピングの制御性、成長層の表面平坦性に優れた化学気相堆積(ＣＶＤ)法によりバッファ層４および活性層６をエピタキシャル成長させる。具体的には、まず、４Ｈ−ＳｉＣ（１１−２０）基板２を有機溶媒、王水、フッ酸などで洗浄した後、脱イオン水でリンスしてＳｉＣ膜で被覆されたグラファイト製サセプタに設置し、ＣＶＤ成長装置にセットする。ＣＶＤ成長には水素（Ｈ2）をキャリヤガスとする常圧の横形ＣＶＤ装置を用い、サセプタの加熱は高周波誘導加熱により行う。４Ｈ−ＳｉＣ（１１−２０）基板２を反応炉内に設置した後、ガス置換と高真空排気を数回繰り返し、Ｈ2キャリヤガスを導入してＣＶＤ成長プログラムに入る。
【００２５】
まず、約１３００℃でＨＣｌ／Ｈ2ガスによる気相エッチングを行った後、４Ｈ−ＳｉＣ（１１−２０）基板２を約１５００℃に昇温し、原料ガス(シラン：ＳｉＨ4、プロパン：Ｃ3Ｈ8など)を導入してバッファ層４および活性層６の成長を開始する。ＣＶＤ成長では、実効ドナー密度約１０16ｃｍ-3〜約１０19ｃｍ-3のｎ型ＳｉＣバッファ層４を約０．３μｍ〜約１５μｍ成長した後、実効ドナー密度約１０14ｃｍ-3〜約１０16ｃｍ-3のｎ型活性層６を約５μｍ〜約    ８０μｍ成長させる。なお、成長中に窒素ガスを添加することで、ｎ型伝導性制御を行う。
【００２６】
また、バッファ層４の厚さは、特に、０．３μｍ以上１５μｍ以下にするとよい。さらに、バッファ層４に含ませる不純物は、窒素、リン、アルミニウム、またはボロンのうちの何れかであることが好ましい。また、バッファ層４における不純物密度は、４Ｈ−ＳｉＣ（１１−２０）基板２との界面から活性層６との界面に向けて徐々に減少することが好ましい。
【００２７】
続いて、図２を参照して、本実施形態のＳｉＣウエハ１の効果を説明する。通常、ＳｉＣ基板にはマイクロパイプやらせん転位が存在するが、図２に示すように、マイクロパイプなどはＳｉＣ基板の＜０００１＞軸方向に伸びる。しかし、本実施形態のＳｉＣウエハ１では面方位が（１１−２０）のＳｉＣ基板を用いているため、マイクロパイプ（一点鎖線で示す）８やらせん転位（破線で示す）１０は活性層６に殆ど到達しない。このため、活性層６は欠陥が少なく平坦性の優れたものとなる。
【００２８】
また、本実施形態では、６Ｈ型ポリタイプのＳｉＣ基板等と比較して電子移動度の異方性が小さい４Ｈ型ポリタイプの基板を用いるため、ＳｉＣウエハ１上に成長させた活性層６における電子移動度の異方性が低減される。また、異種ポリタイプの混入も完全に防止される。さらに、ＳｉＣ基板２上にＳｉＣからなるバッファ層４が形成されているため、ＳｉＣ基板２とＳｉＣ活性層６との格子不整合による歪みが活性層６に発生する事態を防止することができる。
【００２９】
また、本発明者らの鋭意研究により、バッファ層４の厚さを０．３μｍ以上にすることで格子不整合に基づく歪みを効果的に低減でき、活性層６の結晶性を良好にすることが見出された。一方、バッファ層４を１５μｍ以下にすれば、成長時間およびコストの低減を図ることができる。
【００３０】
さらに、バッファ層４に含ませる不純物の密度は、２×１０15ｃｍ-3以上３×１０19ｃｍ-3以下にすることが好ましい。バッファ層４に含まれる不純物密度をこのような範囲にするのは、不純物密度が２×１０15ｃｍ-3未満のときは格子不整合に基づく歪み緩和の効果が薄れ、３×１０19ｃｍ-3よりも大きいときは、高濃度ドーピングによりバッファ層４自体の結晶性が劣化するためである。
【００３１】
なお、本実施形態では、４Ｈ型ポリタイプのＳｉＣ基板を用いたが、この他、１５Ｒ型ポリタイプ（“Ｒ”は菱面体系、“１５”は原子積層が１５層で一周期となる結晶構造を意味する）の１５Ｒ−ＳｉＣ（１１−２０）基板を用いても、ＳｉＣウエハ上に成長させた活性層は、マイクロパイプやらせん転位が存在せず、非常に平坦性に優れたものとなる。
【００３２】
また、本実施形態のＳｉＣウエハ１を用いて、種々のＳｉＣ半導体デバイスを製造することができる。たとえば、かかるＳｉＣ半導体デバイスは、表面に金属／ＳｉＣのショットキー障壁や、エピタキシャル成長またはイオン注入によって形成されたｐｎ接合を有するように構成することができる。さらに、熱酸化または化学気相堆積法で形成された酸化膜をゲート絶縁膜として有したり、熱酸化または化学気相堆積法で形成された酸化膜を表面保護膜の一部として有するように構成してもよい。
【００３３】
上述のように、ＳｉＣウエハ１は電子移動度の異方性が小さく且つＳｉＣ基板２とＳｉＣ活性層６との格子不整合による歪みが殆ど発生しないため、このような半導体デバイスは高品質なものとなる。より詳しくは、特に活性層６の表面平坦性が優れているので、エピタキシャル成長によって形成したｐｎ接合やエピタキシャル成長表面に形成したショットキー障壁界面での電界集中が大幅に低減され、デバイスの高耐圧化が容易となる。さらに、ＳｉＣ（１１−２０）はＳｉＣ｛０００１｝面より単位面積あたりの原子結合ボンド数が少ないので、酸化膜/ＳｉＣのＭＯＳ界面における界面準位が低減されて高品質なＭＯＳ界面を作製でき、高性能ＭＯＳ型トランジスタを実現できる。
【００３４】
【実施例】
以下、上記実施形態の実施例を説明する。但し、本発明は、実施例に限定されるものではない。
【００３５】
［実施例１］
図１を参照して、実施例１を説明する。本実施例では、ＳｉＣ基板からＳｉＣ活性層へのマイクロパイプやらせん転位の貫通、および活性層６の表面の平坦性を調べるために、n型４Ｈ−ＳｉＣ（１１−２０）基板２上に化学気相堆積(ＣＶＤ)法によりn型の活性層６を成長した。比較のために、４Ｈ−ＳｉＣ（１−１００）、および（０００１）８度オフ（＜１１−２０＞方向）を面方向とする基板にも同時に活性層を成長させて評価した。４Ｈ−ＳｉＣ（１１−２０）、（１−１００）基板は、４Ｈ−ＳｉＣ（０００−１）面上に改良レーリー法によって成長したインゴットを成長方向に平行にスライスし、鏡面研磨することによって作製した。基板は全てn型で、ショットキー障壁の容量−電圧特性から求めた実効ドナー密度は１×１０18ｃｍ-3〜２×１０18ｃｍ-3で、厚さは約３８０μｍであった。
【００３６】
これらの基板を溶融水酸化カリウム（ＫＯＨ）で５００℃、１０分の条件でエッチングした結果、いずれもマイクロパイプ密度１２ｃｍ-2〜２８ｃｍ-2、らせん転位密度５×１０3ｃｍ-2〜２×１０4ｃｍ-2程度の欠陥が存在することが分かった。ただし、（１１−２０）、（１−１００）面については、基板端部に約８０度の斜め研磨を行なって（０００１）面から約１０度傾いた面を出し、この面をエッチング後に観察して欠陥密度を見積もった。
【００３７】
次に、ＫＯＨエッチングを行った基板を再研磨し、鏡面仕上げをしてＣＶＤ成長を行った。これらの基板を有機溶媒、王水、フッ酸で洗浄した後、脱イオン水でリンスしてＳｉＣ膜で被覆されたグラファイト製サセプタに設置し、ＣＶＤ成長装置にセットした。そして、ガス置換と高真空排気を数回繰り返した後、Ｈ2キャリヤガスを導入してＣＶＤ成長プログラムに入った。
【００３８】
まず、１３００℃でＨＣｌ／Ｈ2ガスによる気相エッチングを行った後、１５００℃に昇温し、原料ガス(シラン：ＳｉＨ4、プロパン：Ｃ3Ｈ8など)を導入して成長を開始した。ＣＶＤ成長では、実効ドナー密度３×１０17ｃｍ-3〜４×１０17ｃｍ-3のn型ＳｉＣバッファ層を４．６μｍ成長させた後、実効ドナー密度１×１０16ｃｍ-3〜２×１０16ｃｍ-3のｎ型活性層を１２μｍ成長させた。このときの主な成長条件は下記の通りである。なお、一般に、（０００１）面と（１１−２０）面では不純物の取り込み効率が違うので、基板の面方位によってドーピングガス流量を調整するのが好ましい。
0004185215.tif 000002
【００３９】
エピタキシャル成長させた活性層６の表面を微分干渉光学顕微鏡で観察したところ、４Ｈ（１１−２０）および（０００１）８度オフ基板上では鏡面が得られたが、４Ｈ（１−１００）基板上では部分的に＜１１−２０＞方向に走る筋状の凹凸や溝が観測された。この４Ｈ（１−１００）面上の筋状の欠陥は、６Ｈ（１−１００）面上の成長層でも観察され、成長前の基板表面処理法の最適化や過飽和度の低い成長条件(例えば低い原料ガス流量)でＣＶＤ成長を行うと、この筋状欠陥の発生がやや低減されるが、完全に無くすことはできなかった。また、１５ｍｍ×２０ｍｍの大きさの基板上の活性層表面を観察して表面欠陥(転位などの構造欠陥とは必ずしも一致しない)の密度を見積もったところ、４Ｈ（１１−２０）基板では４×１０2ｃｍ-2、（１−１００）基板では８×１０3ｃｍ-2、（０００１）８度オフ基板では２×１０3ｃｍ-2であり、４Ｈ（１１−２０）基板上の活性層が最も優れていた。
【００４０】
図３は、原子間力顕微鏡（ＡＦＭ）観察を行い、その表面形状プロファイルを測定した結果を示すグラフである。（１−１００）基板上に形成した活性層の表面は、前述の深い溝（深さ約１００〜３００ｎｍ）が無い領域を選んでも、図３（ｂ）に示されているように凹凸が激しくなっている。また、図３（ｃ）より、（０００１）８度オフ基板上に形成した活性層の表面には、原子ステップの集合合体(ステップバンチング)に起因する階段状の凹凸が存在することが分かった。これに対して、４Ｈ（１１−２０）基板上に形成した活性層では、図３（ａ）に示されているように、溝、ヒロック、ステップ等が全く観測されず、非常に平坦性のよい表面が得られた。また、２μｍ×２μｍの範囲をＡＦＭ観察したときの表面粗さの二乗平均（Ｒｍｓ）は（１１−２０）基板上に形成した活性層で０．１８ｎｍ、（１−１００）基板上で６．４ｎｍ、（０００１）８度オフ基板上で０．２４ｎｍとなり、（１１−２０）基板上に成長させた活性層が最も優れていた。
【００４１】
次に、成長した試料を溶融ＫＯＨでエッチングして、活性層６中の構造欠陥を調べた。（０００１）８度オフ基板上の活性層では、マイクロパイプ密度が１８ｃｍ-2、らせん転位密度８×１０3ｃｍ-2となり、成長前の基板の値とほぼ同じであり、エッチングにより生じたピットの位置も成長前とよく一致していた。（１−１００）基板上の活性層をエッチングすると、多角形のピットが多数（１×１０5ｃｍ-2）見られた他に、活性層の表面に現れた筋状の欠陥がさらに深くなった。この筋状の溝は必ず＜１１−２０＞方向に伸びていることから、積層欠陥に起因すると考えられる。この溶融ＫＯＨによって深くエッチングされた溝の数は、成長前の（１−１００）基板では３〜８ｃｍ-1であったのに対し、成長後には３０〜２００ｃｍ-1と増大していた。したがって、（１−１００）基板上に活性層を成長させる場合は、ＣＶＤ成長によって新たに積層欠陥が発生するものと考えられる。
【００４２】
これに対して、（１１−２０）基板上に成長した活性層を溶融ＫＯＨでエッチングすると、転位を反映する三角形状ピットの密度が２×１０3ｃｍ-2程度、積層欠陥密度は５ｃｍ-1以下と小さかった。また、この試料を斜め研磨した面をエッチングして見積もったマイクロパイプ密度は１ｃｍ-2未満、らせん転位密度も１００ｃｍ-2未満であることが分かった。すなわち、４Ｈ−ＳｉＣ（１１−２０）基板を用いることによって、基板からのマイクロパイプ、らせん転位の貫通を大幅に抑制し、積層欠陥も極めて少ない高品質ＳｉＣエピタキシャル結晶の作製が可能となる。これは、上述のように、マイクロパイプやらせん転位が主としてＳｉＣ結晶の＜０００１＞方向に伸びる（図２参照）ため、この方位と平行な結晶面である（１１−２０）面を用いれば、ＳｉＣ基板中に存在するマイクロパイプなどがこの上の活性層に引き継がれないためである。なお、１５Ｒ−ＳｉＣ（１１−２０）基板上の活性層をエピタキシャル成長させた場合も、当該活性層は非常に平坦性に優れたものとなり、マイクロパイプやらせん転位の貫通はほとんど無かった。
【００４３】
［実施例２］
本実施例では、バッファ層が活性層に及ぼす影響を調べるために、n型４Ｈ−ＳｉＣ（１１−２０）基板上に様々な厚さのn型４Ｈ-ＳｉＣバッファ層を形成した後、活性層となる高純度厚膜エピタキシャル成長層を形成してその結晶性を評価した。用いたＳｉＣ基板２は、改良レーリー法によって４Ｈ−ＳｉＣ（１１−２０）種結晶上に成長させた４Ｈ-ＳｉＣインゴットをスライスして作製したn型４Ｈ−ＳｉＣ（１１−２０）で、ショットキー障壁の容量−電圧特性から求めた実効ドナー密度は３×１０18ｃｍ-3〜４×１０18ｃｍ-3で、厚さは約３４０μｍであった。
【００４４】
このＳｉＣ基板２上にドナー密度４×１０17ｃｍ-3〜５×１０17ｃｍ-3のn型４Ｈ-ＳｉＣバッファ層を形成した後、高純度n型４Ｈ-ＳｉＣ層(ドナー密度４×１０15ｃｍ-3)を約２４μｍ成長させた。なお、成長中に窒素ガスを添加することでn型伝導性制御を行った。そして、バッファ層の厚さを０．１μｍから２２μｍの範囲で変化させたＳｉＣウエハ、および比較のためにバッファ層を設けずに基板上に直接高純度ＳｉＣ活性層を成長したＳｉＣウエハを作製した。ＣＶＤ成長には実施例１と同じＣＶＤ装置を用いた。まず、１４００℃でＨＣｌ／Ｈ2ガスによる気相エッチングを行った後、１５６０℃に昇温し、原料ガスを導入して成長を開始した。このときの成長条件は下記の通りである。
0004185215.tif 000003
【００４５】
図４は、様々な厚さのバッファ層を持つＳｉＣウエハの活性層６のＸ線回折のロッキングカーブ測定から求めた回折ピークの半値幅(FWHM)のバッファ層膜厚依存性を示すグラフである。Ｘ線回折には、Ｇｅ単結晶（４００）回折を利用した５結晶Ｘ線回折を用い、ＳｉＣ（１１−２０）回折ピーク（2θ=60.05度）の半値幅で試料の結晶性を評価した。なお、成長前の４Ｈ−ＳｉＣ（１１−２０）基板を測定して得られた回折ピークの半値幅は３２〜３８arcsec(平均３５arcsec)であった。
【００４６】
バッファ層を用いずに基板上に直接高純度n型ＳｉＣ層（２４μｍ）を成長したＳｉＣウエハの活性層６では、Ｘ線ロッキングカーブの半値幅が５２arcsecとなり、ＳｉＣ基板２より悪化した（図４中、四角印で示す）。この問題は、n型バッファ層を導入することにより改善できた。すなわち、バッファ層厚さが０．１μｍの場合は、まだ基板より若干悪い半値幅（４３arcsec）が得られたが、バッファ層の厚さが０．３μｍ以上の場合は、基板より小さい半値幅が得られ、エピタキシャル成長によって結晶性が改善されていることが分かった。特に、バッファ層の厚さが１．２μｍ程度以上では、半値幅が２１arcsecでほぼ一定になった。溶融ＫＯＨエッチングによって（１１−２０）面上の転位密度を評価すると、基板で６×１０4ｃｍ-2、バッファ層なしで成長した活性層では２×１０5ｃｍ-2、２μｍ以上のバッファ層を設けた活性層では３×１０3ｃｍ-2〜６×１０3ｃｍ-2となり、やはりバッファ層の効果が明らかに見られた。
【００４７】
このように、バッファ層が高品質ＳｉＣエピタキシャル成長層の作製に有効である理由は、高濃度に不純物ドーピングされたＳｉＣ基板と低濃度ドーピングされた高純度ＳｉＣ活性層の間に存在する格子不整合に起因する歪みがバッファ層によって緩和されるためであると考えられる。一般に、１０18ｃｍ-3程度以上の不純物を含むＳｉＣ結晶では、その不純物の種類によってＳｉＣ結晶の格子定数が増大、あるいは減少し、しかもこの格子定数増減の割合は、（１１−２０）面上の方が｛０００１｝面上の場合より大きい。したがって、４Ｈ−ＳｉＣ（１１−２０）基板上にエピタキシャル成長を行う場合には、基板とその上に形成するデバイス作製用活性層の不純物密度の中間の値となる不純物密度を有するＳｉＣバッファ層を設けて格子不整合に起因する格子歪みを緩和することが効果的である。
【００４８】
通常、縦形のパワーデバイスを作製する際には、基板の抵抗を小さくするために不純物(ドナーあるいはアクセプタ)を高濃度にドーピングした基板が用いられるので、この基板の不純物密度より低く、かつ活性層の不純物密度より高いドーピングを行ったＳｉＣバッファ層を設けるのがよい。なお、上記の実施例では窒素（Ｎ）ドープn型ＳｉＣを用いたが、リン（Ｐ）ドープn型ＳｉＣ、アルミ（Ａｌ）、およびホウ素（Ｂ）ドープｐ型ＳｉＣを用いて実験を行ったところ、バッファ層の同様な効果が見られた。また、１５Ｒ−ＳｉＣ（１１−２０）基板を用いても、同様の効果を得ることができた。
【００４９】
［実施例３］
本実施例では、バッファ層４の膜厚を一定（３μｍ）にして、バッファ層４内の不純物密度を変化させてその効果を調べた。基板には、１０ｍｍ×１５ｍｍの大きさのｎ型１５Ｒ−ＳｉＣ（１１−２０）基板を使用し、実効ドナー密度は５×１０18ｃｍ-3、厚さは３５０μｍとした。そして、このＳｉＣ基板上に、図５（ａ）〜（ｃ）に示す窒素ドナー密度分布を持つ厚さ３μｍのバッファ層４を形成した後、ドナー密度５×１０14ｃｍ-3、厚さ３２μｍの高純度n型１５Ｒ-ＳｉＣ活性層６をエピタキシャル成長させた。また、比較のために、図５（ｄ）のように、バッファ層４なしのＳｉＣウエハ（以下、「試料（ｄ）」と称する）も作製した。図５（ａ）に示すＳｉＣウエハ（試料（ａ））では、バッファ層内のドナー密度が５×１０17ｃｍ-3で一定であるのに対し、図５（ｂ）に示すＳｉＣウエハ（試料（ｂ））では階段的に、図５（ｃ）に示すＳｉＣウエハ（試料（ｃ））では傾斜的にドナー密度を変化させた。主な成長条件は下記の通りである。
0004185215.tif 000004
【００５０】
図６は、これらの試料（ａ）〜（ｄ）について、実施例２と同様にＸ線回折のロッキングカーブを測定した結果を示す。バッファ層なしの試料(d)では、活性層と基板との格子不整合の影響で活性層のモザイク度が増大し、ロッキングカーブの半値幅が８６arcsecと基板（４３arcsec）より大きくなっている。これに対し、ドーピング密度一定のバッファ層を有する試料（ａ）では、半値幅が３５arcsecとなり、基板より結晶性が改善されている。さらに、バッファ層内部でドナー密度を徐々に減少させた試料（ｂ）、（ｃ）では半値幅が２８〜３１arcsecとなり、試料（ａ）より若干よい結果が得られた。このように、ＳｉＣ基板２から活性層６にかけて不純物密度を徐々に減少させたバッファ層４を設けることが最も有効であることが明らかになった。なお、バッファ層４内部の不純物密度分布として階段状に減少させる場合と連続的に(直線的に)変化させる場合では、特に大きな差異は認められなかった。
【００５１】
［実施例４］
本実施例では、４Ｈ−ＳｉＣ（１１−２０）基板および（０００１）８度オフ基板を使用したＳｉＣウエハを用いて、図７に示す高耐圧ダイオードを作製した。ＳｉＣ基板２は、４Ｈ-ＳｉＣ（０００−１）種結晶上に改良レーリー法によって成長したインゴットを成長方向に平行にスライスし、鏡面研磨することによって作製した。基板は共にｎ型で、ショットキー障壁の容量−電圧特性から求めた実効ドナー密度は６×１０18ｃｍ-3、厚さは約３４０μｍとした。そして、このＳｉＣ基板２上に、ＣＶＤ法によって窒素ドープn型４Ｈ-ＳｉＣ層をエピタキシャル成長させた。
【００５２】
実施例３の試料（ｂ）と同様に、３×１０18ｃｍ-3から１×１０16ｃｍ-3までドナー密度を階段的に変化させながら各層につき約０．３μｍずつ、合計約1１．５μｍのバッファ層４を形成した後、活性層６となる高純度n型４Ｈ-ＳｉＣ層を成長させた。活性層のドナー密度は６×１０15ｃｍ-3、膜厚は１６μｍである。なお、比較のためにバッファ層なしの試料も作製した。また、４Ｈ-ＳｉＣ（０００１）８度オフ基板上にも、同様にバッファ層および活性層を成長させてＳｉＣウエハを作製した。主な成長条件は下記の通りである。
0004185215.tif 000005
【００５３】
さらに、このようにして作製した各ＳｉＣウエハに、ショットキー電極１２およびオーム性電極１４を形成した。ショットキー電極１２は活性層６の上面に形成し、オーム性電極１４はＳｉＣ基板２の下面に形成した。また、ショットキー電極１２にはチタン(Ti:  180nm)、裏面のオーム性電極１４には１０００℃で２０分間の熱処理を施したニッケル(Ni:  200nm)を用いた。さらに、ショットキー電極１２は円形で、直径１００μｍから３ｍｍの範囲で変化させた。
【００５４】
そして、ショットキー電極１２端部での電界集中を緩和するために、ホウ素（Ｂ）イオンを注入して高抵抗p型領域(ガードリング)１６を形成し、ショットキーダイオードを完成させた。ホウ素イオンの注入は１２０ｋｅＶ、８０ｋｅＶ、５０ｋｅＶ、３０ｋｅＶの４段階で行い、総ドーズ量は３×１０13ｃｍ-2とした。また、ガードリングを形成するp型領域１６の幅は１００μｍ、このp型領域１６とショットキー電極１２の重なり部の幅は１０μｍである。また、イオン注入は室温で行い、注入イオン活性化のための熱処理(アニール)はアルゴンガス雰囲気中１５５０℃、３０分の条件で行った。なお、これらの選択的イオン注入用マスクや電極金属のパターニングには、フォトリソグラフィ技術を用いた。
【００５５】
図８は、作製したショットキーダイオードの典型的な電流密度−電圧特性を示すグラフである。これは４Ｈ−ＳｉＣ（１１−２０）基板上にバッファ層を設けて成長したＳｉＣウエハで作製したダイオードで、電極直径は５００μｍである。逆方向特性では耐圧２１００Ｖを達成し、しかも−１０００Ｖ印加時のリーク電流も６×１０-6Ａ／ｃｍ2と小さい。順方向特性ではオン電圧(電流密度１００Ａ／ｃｍ2時の電圧降下)が１．２Ｖ、オン抵抗が４×１０-3Ωｃｍ2という非常に優れた特性が得られた。電極面積が３００μｍ以下の小さいダイオードでは４Ｈ-ＳｉＣ（０００１）８度オフ基板上でも同様のダイオード特性が得られたが、電極面積の大きいダイオードでは両者の間に大きな差が見られた。
【００５６】
図９は、４Ｈ−ＳｉＣ（１１−２０）基板(バッファ層あり、なしの２種類)および４Ｈ-ＳｉＣ（０００１）８度オフ基板の計３種類のＳｉＣ基板上に活性層を成長させたＳｉＣウエハを用いて作製したショットキーダイオードの耐圧(平均値)の電極面積依存性を示すグラフである。各電極面積について、少なくとも１２ケのダイオードを測定して耐圧の平均値を求めた。４Ｈ-ＳｉＣ（０００１）８度オフ基板上の成長層を用いて作製したショットキーダイオードでは、電極面積が５×１０-3ｃｍ2〜１×１０-2ｃｍ2を越えると急激に耐圧が低下する。４Ｈ−ＳｉＣ（１１−２０）基板の場合でも、バッファ層を設けない場合は電極面積が１×１０-2ｃｍ2程度より大きいダイオードは耐圧が低下する。
【００５７】
これに対して、４Ｈ−ＳｉＣ（１１−２０）基板上にバッファ層を設けて作製したエピタキシャル成長層を用いた場合には、５×１０-2ｃｍ2程度の電極面積でも高い耐圧を維持しており、０．０７ｃｍ2の場合でも４０％以上の歩留まりで１５００Ｖ以上の耐圧が得られた。また、耐圧だけでなく、−１０００Ｖ印加時のリーク電流密度の平均値を電極直径５００μｍのダイオードで比較すると、４Ｈ-ＳｉＣ（０００１）８度オフ基板上に作製したダイオードでは８×１０-5Ａ／ｃｍ2、バッファ層のない（１１−２０）面上のダイオードで６×１０-5Ａ／ｃｍ2であるのに対して、バッファ層を設けた（１１−２０）面上のダイオードでは１×１０-5Ａ／ｃｍ2と最も小さかった。
【００５８】
これは、４Ｈ−ＳｉＣ（１１−２０）面を用いることによってＳｉＣ基板から活性層へのマイクロパイプやらせん転位の貫通が抑制され、しかもバッファ層の採用によって高品質ＳｉＣ結晶が得られたからであると考えられる。また、４Ｈ−ＳｉＣ（１１−２０）面を用いることによって成長表面の平坦性がよくなり、ショットキー電極／ＳｉＣ界面での電界集中が低減されるという効果もある。なお、この実施例ではショットキーダイオードの作製例を述べたが、エピタキシャル成長あるいはイオン注入で形成されたｐｎ接合ダイオードやサイリスタの場合でも、４Ｈ−ＳｉＣ（１１−２０）基板、あるいは１５Ｒ−ＳｉＣ（１１−２０）基板を用いることが有効である。
【００５９】
［実施例５］
本実施例では、（１１−２０）基板および（０００１）オフ基板により形成したＳｉＣウエハを用いて、図１０に示すnチャネル反転型ＭＯＳＦＥＴ２０を作製した。用いたＳｉＣ基板２は、改良レーリー法によって成長したインゴットをスライスし、鏡面研磨することによって作製した (1)６Ｈ−ＳｉＣ（０００１）３．５度オフ基板、 (2)６Ｈ−ＳｉＣ（１１−２０）基板、 (3)４Ｈ−ＳｉＣ（０００１）８度オフ基板、 (4)４Ｈ−ＳｉＣ（１１−２０）基板、 (5)１５Ｒ−ＳｉＣ（０００１）３．５度オフ基板、および(6)１５Ｒ−ＳｉＣ（１１−２０）基板である。
【００６０】
ＳｉＣ基板２は全てｐ型で、ショットキー障壁の容量−電圧特性から求めた実効アクセプタ密度は２×１０18ｃｍ-3〜５×１０18ｃｍ-3、厚さは３２０μｍ〜３４０μｍである。そして、各ＳｉＣ基板２上に、ＣＶＤ法によってホウ素ドープp型ＳｉＣ層をエピタキシャル成長した。まず、実施例３の試料（ｂ）と同様に、８×１０17ｃｍ-3から１×１０16ｃｍ-3までアクセプタ密度を階段的に変化させながら各層につき約０．４μｍずつ、合計約１．６μｍのバッファ層４を形成した後、活性層６となる高純度ｐ型ＳｉＣ層を成長した。活性層６のアクセプタ密度は５×１０15ｃｍ-3、膜厚は５μｍである。主な成長条件は下記の通りである。
0004185215.tif 000006
【００６１】
このようにして作製したＳｉＣウエハに、さらに、ソース、ドレイン領域形成のために、窒素（Ｎ）イオンを注入して低抵抗n型領域２２，２４を形成した。Ｎイオン注入は１４０ｋｅＶ、８０ｋｅＶ、５０ｋｅＶ、２５ｋｅＶの４段階で行い、総ドーズ量は８×１０14ｃｍ-2とした。イオン注入は室温で行い、注入イオン活性化のための熱処理はアルゴンガス雰囲気中１４５０℃、３０分の条件で行った。次に、ドライ酸化によりＳｉＣウエハ１上に絶縁層２６を形成した。酸化条件は、ＳｉＣ（０００１）オフ基板を用いる場合は１１５０℃、３時間で、ＳｉＣ（１１−２０）試料の場合は１１５０℃、１時間であり、絶縁層２６の厚さは３５〜４６ｎｍである。
【００６２】
次に、n型領域２２，２４上に、それぞれソース電極２８、ドレイン電極３０を形成した。ソース電極２８およびドレイン電極３０にはアルミ/チタン(Al:  250nm、Ti:  30nm)を用い、８００℃で６０分間の熱処理を施した。さらに、絶縁層２６上に、Ａｌ製のゲート電極３２（厚さ２００ｎｍ）を形成し、その後、フォーミングガス（Ｈ2／Ｎ2）中で４５０℃、１０分間の熱処理を行った。なお、これらの選択的イオン注入用マスクや電極金属のパターニングには、フォトリソグラフィ技術を用いた。
【００６３】
また、ＭＯＳＦＥＴ２０のチャネル長は３０μｍ、チャネル幅は２００μｍとした。さらに、ＳｉＣ（１１−２０）面上にＭＯＳＦＥＴを作製する場合には、面方位を考慮して、ドレイン電流が＜０００１＞方向または＜１−１００＞方向に流れるようにした。
【００６４】
図１１は、作製したＭＯＳＦＥＴの典型的なドレイン特性を示すグラフである。これは４Ｈ−ＳｉＣ（１１−２０）基板上に成長した活性層を用い、チャネルが＜０００１＞軸に平行になっているＭＯＳＦＥＴの特性である。線形領域と飽和領域が明確に観測され、しかもゼロゲートバイアス時にオフとなるノーマリオフ型のＭＯＳＦＥＴとして良好な動作をしている。他の試料を用いたＭＯＳＦＥＴでも、全てＦＥＴ動作は確認されたが、チャネル移動度やしきい値電圧に違いが見られた。
【００６５】
図１２は、それぞれのＭＯＳＦＥＴについて線形領域から求めた実効チャネル移動度の平均値を示す。各試料について少なくとも６個以上のＭＯＳＦＥＴを評価してチャネル移動度を測定し、その平均を求めた。また、ＳｉＣ（１１−２０）基板上に作製したＭＯＳＦＥＴについては、＜０００１＞に平行方向のチャネル移動度(μ//)と＜１−１００＞方向（＜０００１＞軸に垂直な方向）のチャネル移動度(μ⊥)とを求め、その比も示した。
【００６６】
図１２から分かるように、６Ｈ-ＳｉＣ、４Ｈ-ＳｉＣ、１５Ｒ-ＳｉＣともにμ⊥で比較すると、（０００１）オフ基板上に作製したＭＯＳＦＥＴより（１１−２０）面上に作製したＭＯＳＦＥＴの方が高いチャネル移動度が得られている。この理由として、（１１−２０）基板上の活性層６ではステップバンチングに起因する表面粗さが低減され、極めて平坦なＭＯＳ界面が得られており、表面粗さによる散乱が低減されていることが考えられる。さらに、（０００１）基板と（１１−２０）基板を比較すると、単位面積あたりのＳｉＣ結合ボンド数が（１１−２０）面の方が少ないので、酸化膜を作製した時にＭＯＳ界面に形成される界面準位密度が（１１−２０）面の方が少ないことが挙げられる。
【００６７】
次に、ポリタイプ毎に特性を比較すると、６Ｈ−ＳｉＣ（１１−２０）基板上のＭＯＳＦＥＴではμ⊥が７４ｃｍ2／Ｖｓと比較的高いものの、μ//は２２ｃｍ2／Ｖｓと小さい。これは、６Ｈ-ＳｉＣバルク中の電子移動度の異方性と同様の傾向であるので、有効質量や散乱因子の異方性が影響しているものと思われる。いずれにせよ、このように面内で３倍以上の電気伝導の異方性を示すデバイスは望ましくない。４Ｈ-ＳｉＣの場合には、（０００１）８度オフ基板上のＭＯＳＦＥＴではチャネル移動度が８．４ｃｍ2／Ｖｓと非常に小さいが、（１１−２０）基板上ではμ⊥＝４６ｃｍ2／Ｖｓ、μ//＝５５ｃｍ2／Ｖｓとなり、比較的良好な値で異方性も小さい。一方、１５Ｒ−ＳｉＣ（１１−２０）基板上のＭＯＳＦＥＴでは、μ⊥＝７６ｃｍ2／Ｖｓ、μ//＝６４ｃｍ2／Ｖｓであり、４Ｈ-ＳｉＣより高いチャネル移動度が得られた。以上の結果から、４Ｈ−ＳｉＣ（１１−２０）、あるいは１５Ｒ−ＳｉＣ（１１−２０）基板上に作製したMOＭＯＳＦＥＴではチャネル移動度が高く、かつ異方性が小さいので、高性能ＭＯＳＦＥＴ、ＩＧＢＴ(Insulated Gate Bipolar Transistor)、ＭＯＳゲートサイリスタ等を作製するのに有効である。
【００６８】
なお、ここでは熱酸化によってゲート電極用の絶縁層２６を形成したが、ＣＶＤ法によってＳｉＯ2膜を堆積させる場合でも４Ｈ-ＳｉＣあるいは１５Ｒ−ＳｉＣ（１１−２０）を用いるのが効果的である。また、ここではＭＯＳ界面の特性を調べるために反転型ＭＯＳＦＥＴを作製したが、４Ｈ-ＳｉＣあるいは１５Ｒ−ＳｉＣ（１１−２０）を用いると良好な酸化膜/ＳｉＣ界面特性が得られるので、他のデバイス作製にも適用できる。例えば、ＳｉＣ半導体デバイスに酸化膜を第一層とする表面保護膜を熱酸化または化学気相堆積法で形成する場合には、非常に安定で、界面におけるキャリヤ生成速度の低い界面特性が得られる。
【００６９】
【発明の効果】
以上説明したように、本発明に係るＳｉＣウエハによれば、面方位がほぼ（１１−２０）のＳｉＣ基板を用いるため、ウエハ上にＳｉＣの活性層をエピタキシャル成長させても、ＳｉＣ基板の＜０００１＞軸方向に伸びるマイクロパイプやらせん転位は活性層には到達しない。また、６Ｈ型ポリタイプのＳｉＣ基板と比較して電子移動度の異方性が小さい４Ｈ型ポリタイプまたは１５Ｒ型ポリタイプの基板を用いるため、ＳｉＣウエハ上に成長させた活性層における電子移動度の異方性が低減される。さらに、ＳｉＣ基板上にＳｉＣからなるバッファ層が形成されているため、ウエハ上にＳｉＣ活性層を成長させた場合に、ＳｉＣ基板とＳｉＣ活性層との格子不整合による歪みが当該ＳｉＣ活性層に発生する事態を防止することができる。
【図面の簡単な説明】
【図１】本発明のＳｉＣウエハを示す図である。
【図２】ＳｉＣ基板中のマイクロパイプおよびらせん転位を示す図である。
【図３】異なるＳｉＣ基板上に成長させたＳｉＣ活性層の表面状態を示す図である。
【図４】バッファ層の膜厚とＸ線ロッキングカーブのＦＷＨＭの関係を示すグラフである。
【図５】不純物密度が異なるバッファ層を備えたＳｉＣウエハを示す図である。
【図６】１５Ｒ−ＳｉＣ（１１−２０）基板上に形成したＳｉＣ活性層のＸ線ロッキングカーブを示すグラフである。
【図７】本発明のＳｉＣショットキーダイオードを示す図である。
【図８】４Ｈ−ＳｉＣ（１１−２０）基板上に成長させたＳｉＣ活性層を用いて作製したショットキーダイオードの電流−電圧特性を示す図である。
【図９】４Ｈ−ＳｉＣショットキーダイオードの電極面積と耐圧との関係を示すグラフである。
【図１０】本発明のＭＯＳＦＥＴを示す図である。
【図１１】４Ｈ−ＳｉＣ（１１−２０）基板上に成長させたＳｉＣ活性層を用いて作製したＭＯＳＦＥＴの電流−電圧特性を示す図である。
【図１２】複数のＳｉＣ基板を用いて作製したＭＯＳＦＥＴのチャネル移動度を示す表である。
【符号の説明】
１…ＳｉＣウエハ、２…ＳｉＣ基板、４…バッファ層、６…活性層、８…マイクロパイプ、１０…らせん転位、１２…ショットキー電極、１４…オーム性電極、２６…絶縁層、２８…ソース電極、３０…ドレイン電極、３２…ゲート電極。
【図１】
0004185215.tif 000007
【図２】
0004185215.tif 000008
【図３】
0004185215.tif 000009
【図４】
0004185215.tif 000010
【図５】
0004185215.tif 000011
【図６】
0004185215.tif 000012
【図７】
0004185215.tif 000013
【図８】
0004185215.tif 000014
【図９】
0004185215.tif 000015
【図１０】
0004185215.tif 000016
【図１１】
0004185215.tif 000017
【図１２】
0004185215.tif 000018