【事件の表示】
　昭和６３年特許願第２６６０４６号「半導体メモリ」拒絶査定に対する審判事件（平成２年４月２５日出願公開、特開平２−１１３３５３）について、次のとおり審決する。
【結論】
　本件審判の請求は、成り立たない。
【理由】
１．手続の経緯及び本願発明
　本願は昭和６３年１０月２４日に出願されたものであって、その請求項１〜７に係る発明は、平成７年２月２７日付け、平成８年１２月２６日付け、及び平成１１年２月１２日付けの手続補正書により補正された明細書並びに図面の記載からみて、特許請求の範囲の請求項１〜７に記載されたとおりのものと認められるところ、請求項１に係る発明は以下のとおりである。
「アドレスにより指定される多数ビットのデータに対して読出しまたは書込みが可能な半導体メモリであって、
　前記多数ビットのデータは複数のデータ群にグループ分けされ、該データ群の書き込み許可が外部から指定される書き込み制御信号線を該データ群に対応して備え、前記多数ビットのデータの書き込み処理に際し、前記制御信号線により書込み許可が指定されたデータ群に対して書込みが行われることを特徴とする半導体メモリ。」
２．引用例
　これに対して、原査定の拒絶の理由において引用した特開昭５４−１１１２３７号公報（以下「引用例」という。）には、主記憶装置に関する発明が記載されており、具体的内容として以下の事項が記載されている。
　「本発明の特徴は、語長が２のべき乗（Ｍ＝２ｎ）個のバイトあるいは文字で表現される場合、バイト（文字）単位で独立にアクセスできる記憶部をバイト（文字）数Ｍだけ有し、その記憶部の入出力部に語のうち該当するバイト（文字）を唯一つ選択する選択回路を設け、アドレス線の下位ｎビットを除くすべてのアドレス線を各記憶部に共通に接続し、バイト（文字）単位でアクセスする場合には、上記アドレス線の下位ｎビットの状態に従って該当する選択回路と記憶部に対し、選択信号および読み出し，書き込み信号を出力し、語単位でアクセスする場合には、上記ｎビットの状態にかかわらず、上記選択回路，記憶部に共通に上記信号を出力することによりバイト（文字）単位でも語単位でもアクセスできるようにしたことにある。」（第２頁左上欄第１７行〜右上欄第１１行）
　「第１図において１はディジタル演算処理を行うＣＰＵであり、２は本発明に係る主記憶装置である。」（第２頁右上欄第１５行〜第１６行）
「以下，記憶制御回路３の動作を詳しく説明する。信号Ｓ１，Ｓ２，Ｓ３および信号Ｗ０，Ｗ１，Ｗ２，Ｗ３は信号ＷＲＩＴ，ＢＹＴＥ，ＭＡＳによってデコードされる信号である。すなわち、信号Ｓ０，Ｓ１，Ｓ２は，語単位の書き込みの場合には各々ＷＤ１，ＷＤ２，ＷＤ３を選択するよう出力され、バイト単位の書き込みの場合には信号ＭＡＳの内容が１０進で１，２，３の場合，各々４１，４２，４３の選択回路に最下位バイトデータであるＷＤ０を選択するよう出力される。
　一方信号Ｗ０，Ｗ１，Ｗ２，Ｗ３は各々記憶部Ｍ０，Ｍ１，Ｍ２，Ｍ３に対して書込制御信号であり、語単位の書き込みの場合には、Ｍ０からＭ３までの各記憶部に同時に出力され、またバイト単位の書き込みに際しては信号ＭＡＳの内容に従って該当する記憶部に各々独立に出力され、４つの記憶部のどれか一つに，該当するバイトデータを書き込む。」（第３頁左上欄第１行〜第１６行）
　「かゝる構成において、次に具体的なバイト操作命令および語単位での命令の実行を例にとり、主記憶への読み書き動作を説明する。
　以下，主記憶のアクセスすべきアドレスバスＭＡＤＢの内容，すなわち命令のオペランド部はＡで表わすことにする。従ってオペランドＡはアドレスバスＭＡＤＢが４ビットで構成されていることより１０進で０から１５までの１６の状態を取り得る。
（１）バイト単位でデータを書き込む命令の実行。
　例としてＡが５の場合の動作を説明する。この場合，ＣＰＵ１からは書き込むべきバイトデータは書き込みデータバスＭＷＤＢの最下位バイトに出力され、同時にアドレスバスＭＡＤＢにはオペランドＡが出力され，バイト命令であることより信号ＢＹＴＥが，また書き込み命令であることより信号ＷＲＩＴが，主記憶装置２に出力される。このとき信号ＭＡの内容は１であり、一方信号ＭＳも同様に１である。以上の状態により、記憶制御回路３は各選択回路４１，４２，４３に最下位バイトＷＤ０を選択するよう信号Ｓ１，Ｓ２，Ｓ３を出力し、また記憶部Ｍ１に書き込み信号Ｗ１を出力する。以上によりＣＰＵ１からのバイトデータは記憶部Ｍ１の１番地に書き込まれ処理を終了する。上述の説明の如く，主記憶装置２に書き込まれるバイトデータは命令のオペランドＡで指定される番地のうち，下位２ビットで指定される記憶部のオペランドＡの上位２ビットで示される番地にだけ書き込まれる。」（第３頁右上欄第１４行〜右下欄第１行）
３．対比
（１）まず、引用例における「主記憶装置」は、いうまでもなくメモリの一種である。
　また、引用例に記載されている主記憶装置は、アドレスにより指定される１バイト（＝８ビット）×４＝３２ビットという多数ビットのデータに対して読み出し又は書き込みができるようになっている。
　さらに、引用例における
　「バイト（文字）単位でアクセスする場合には、上記アドレス線の下位ｎビットの状態に従って該当する選択回路と記憶部に対し、選択信号および読み出し，書き込み信号を出力し、」及び
　「信号Ｓ１，Ｓ２，Ｓ３および信号Ｗ０，Ｗ１，Ｗ２，Ｗ３は信号ＷＲＩＴ，ＢＹＴＥ，ＭＡＳによってデコードされる信号である。・・・一方信号Ｗ０，Ｗ１，Ｗ２，Ｗ３は各々記憶部Ｍ０，Ｍ１，Ｍ２，Ｍ３に対して書込制御信号であり、語単位の書き込みの場合には、Ｍ０からＭ３までの各記憶部に同時に出力され、またバイト単位の書き込みに際しては信号ＭＡＳの内容に従って該当する記憶部に各々独立に出力され、４つの記憶部のどれか一つに，該当するバイトデータを書き込む。」
　という記載等より、引用例のものも、多数ビットのデータである語単位のデータが、バイト単位の４つのデータ群にグループ分けされているとともに、各データ群の書き込み許可が指定される書き込み制御信号を備えており、多数ビットのデータの書き込み処理に際し、書き込み制御信号線により書き込み許可が指定されたデータ群に対して書き込みが行われていることが明らかである。
（２）したがって、これらの点を勘案しつつ本願の請求項１に係る発明と引用例に記載された発明とを比較すると、両者は、
　アドレスにより指定される多数ビットのデータに対して読出しまたは書込みが可能なメモリであって、
　前記多数ビットのデータは複数のデータ群にグループ分けされ、該データ群の書き込み許可が指定される書き込み制御信号線を該データ群に対応して備え、前記多数ビットのデータの書き込み処理に際し、前記制御信号線により書込み許可が指定されたデータ群に対して書込みが行われることを特徴とするメモリ。
　である点で一致し、以下の２点で相違する。
相違点１．メモリが、請求項１に係る発明では「半導体メモリ」であるのに対し、引用例に記載された発明では、半導体という限定がなされていない点。
相違点２．書き込み制御信号線に対してどのように書き込み許可を指定するのかに関する相違であって、請求項１に係る発明では、書き込み制御信号線への書き込み許可が外部から指定される構成になっているのに対して、引用例に記載された発明では、書き込み制御信号線への書き込み許可が、外部からのアドレス信号の下位ビットに基づいて指定される構成となっている点。
４．判断
（１）まず相違点１について検討すると、一般に、メモリを半導体で構成することは当業者における慣用技術であるから、引用例１におけるメモリを半導体で構成することは当業者が容易に想到し得たものである。
（２）次に相違点２について検討すると、メモリに書き込むべき多数ビットのデータが複数のデータ群にグループ化され、各データ群毎に書き込み許可を指定するに際し、データ群の書き込み許可が外部から指定される信号線をデータ群に対応して備えるようにすることは、例えば特開昭４８−７１８５２号公報に従来例として記載されているように、当業者における周知技術であるから、引用例に記載された発明において、書き込み制御信号線への書き込み許可が外部から指定される構成とすることは当業者が容易に想到し得たものである。
（３）したがって、請求項１に係る発明と引用例に記載された発明との相違点は、いずれも当業者であれば容易に想到することができた程度のものである。
４．むすび
　以上により、本願の請求項１に係る発明は、引用例に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　したがって、他の請求項について検討するまでもなく、本願は拒絶すべきものである。
　よって、結論のとおり審決する。