(57)【特許請求の範囲】
【請求項１】
顧客の獲得したパチンコ玉を貯留する玉箱から放出されるパチンコ玉を受ける玉受けホッパ（２２）を上面に有すると共に、内部には、パチンコ玉計数機全体を統括制御する玉計数機制御基板（１００）が収容されたパチンコ玉計数機ハウジング（２）内にあって、前記玉受けホッパの直下に据え付けられて、パチンコ玉の計数に供されるパチンコ玉計数用組立体（３，４）であって、
前記ホッパより落下する玉を受けて、これを玉排出口へ通ずる複数の計数レーンに整列して流すための玉整列箱（３）と、前記玉整列箱の下流端に、前記複数のレーンの上を横切るようにして横架されるパチンコ玉計数ユニット（４）とを一体に組み付けてなり、
前記パチンコ玉計数ユニットは、
前記複数のレーンの上を横切るようにして横架される密閉されたケース（４０）と、
前記ケースの底部に保持され、かつ前記複数のレーンのそれぞれ毎に設けられ、さらに、それぞれ該当するレーンを流れるパチンコ玉の通過をその通過方向と共に検出する複数のパチンコ玉通過センサ（６，６）と、
前記ケースに収容され、かつ複数のパチンコ玉通過センサからの信号を処理すると共に、その処理結果を出力する信号処理回路（４３ａ）が搭載された回路基板（４３）と、からなり、
前記回路基板に搭載される信号処理回路には、
パチンコ玉が前記パチンコ玉通過センサを玉投入口（２１ａ）から玉排出口（２２ａ）方向に通過すれば加算され、玉排出口から玉投入口方向に通過すれば減算して得られた各パチンコ玉通過センサ毎のパチンコ玉通過累積数を全レーンについて総加算して得られたパチンコ玉通過総量を、所定フォーマットの通信用データに変換して、前記玉計数機制御基板へと繋がる通信ケーブル（１１）へと送出する機能が組み込まれており、
それにより、前記玉受けホッパの直下に据え付け、かつパチンコ玉計数機全体を統括制御する前記玉計数機制御基板とケーブルで繋ぐだけで、前記玉計数機制御基板の側では、通信を介してパチンコ玉通過総量に相当するデータを取得できるように構成した、ことを特徴とするパチンコ玉計数用組立体。
【請求項２】
前記回路基板に搭載される信号処理回路には、パチンコ玉通過方向に応じたセンサ信号の形態を異常検出アルゴリズムに照らし合わせて玉流れの異常を検出する異常判定処理機能が備えられ、
前記異常判定処理機能は、
前記レーンにおいて玉詰まり異常が発生したこと、あるいはそのレーンのセンサにおいて電気的接続不良が発生したことを判定する第１の異常判定処理機能と、
パチンコ玉通過センサ内の一対の検出素子にそれぞれ対応するセンサ回路に内部異常が存在することによって、連続してパチンコ玉が流れたにも拘わらず、一方のセンサ回路の信号にレベル変化が生じないという異常を判定する第２の異常判定処理機能と、
パチンコ玉通過センサの出力中に強制的に疑似パルスが混入され、一定時間内に検出パルスが異常に増大したような状態を判定する第３の異常判定処理機能と、
パチンコ玉通過センサのヘッド部を連続して玉排出口から玉投入口方向へパチンコ玉が通過したことを判定する第４の異常判定処理機能との
全て若しくはいずれかを選択的に組み合せた玉流れ異常判定処理の結果を、前記パチンコ玉通過総量と共に、所定フォーマットの通信用データに変換して、前記玉計数機制御基板へと繋がる通信ケーブルへと送出する機能が組み込まれている、ことを特徴とする請求項１に記載のパチンコ玉計数用組立体。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、パチンコ遊戯場のフロアに設置されるパチンコ玉計数機等に好適なパチンコ玉の計数に供されるパチンコ玉計数用組立体に係り、特に、遊戯者による不正対策を強化したパチンコ玉計数用組立体に関する。
【０００２】
【従来の技術】
この種のパチンコ玉計数機は、パチンコ遊技場のフロアに、一般的には、島の各端部に対応させて設置される。その構造は、顧客が玉を放出するための受け皿となるホッパをその上面に有するハウジングと、ハウジング内にあってホッパから落ちてくる玉を受け取り、これを玉排出口へ通ずる複数の計数レーンに整列して流すための玉整列機構と、各レーンの終端部近傍に設けられて玉の通過を検出するパチンコ玉通過センサとから構成されている。
【０００３】
電気的な構成について説明すると、ハウジング内には玉計数機制御基板が内蔵されており、この制御基板には、玉計数処理、玉返却処理、玉数表示処理、外部機器との通信処理等を司るマイクロコンピュータ（ＣＰＵ）が搭載されている。
【０００４】
最近の傾向としては、パチンコ玉通過センサとして、玉流れ方向へ僅かに距離を隔てて２個の検出素子を配置させた方向判別機能付きのものがしばしば採用される。これは、いわゆる数珠玉等による計数値不正操作に対応するためである。各パチンコ玉通過センサと玉計数機制御基板との間は、少なくとも玉計数レーンの本数分だけの信号ラインを有するハーネスによって結ばれている。
【０００５】
【発明が解決しようとする課題】
しかしながら、このような従来のパチンコ玉計数機にあっては、（１）個々のパチンコ玉通過センサと玉計数機制御基板との間を結ぶ信号ラインに玉通過検出パルスが流れることから、強力な電磁波を発生するなどにより疑似パルスの混入が容易であること、（２）レーン（玉通路）数が増えることにより玉計数機の処理負荷が増えること、（３）検出素子を２個使用し玉の方向検出を行うと、制御部側での処理負荷は１レーン当たりでも倍以上になってしまうこと、（４）玉計数機の制御部は玉の計数処理以外にも、玉返却・玉数表示・外部機器との通信といった複数の処理を行っているため、多レーン数で玉の方向検知を行うと、計数機自体の制御処理が間に合わない恐れがあること、（５）レーン数が増えることでセンサのケーブル配線本数が増加し、玉計数機の制御部のコネクタ数・必要面積が増えること、等の問題点があった。
【０００６】
この発明は、このような従来の問題点に着目してなされたものであり、その目的とするところは、ノイズ（電波・静電気等）に対する耐性を向上させることができると共に、玉計数機の主制御部における処理負荷の低減が可能となり、更に玉計数機の制御基板と個々のパチンコ玉通過センサとを結ぶ配線本数の削減が可能なパチンコ玉計数用組立体を提供することにある。
【０００７】
【課題を解決するための手段】
この出願の請求項１に記載の発明は、顧客の獲得したパチンコ玉を貯留する玉箱から放出されるパチンコ玉を受ける玉受けホッパ（２２）を上面に有すると共に、内部には、パチンコ玉計数機全体を統括制御する玉計数機制御基板（１００）が収容されたパチンコ玉計数機ハウジング（２）内にあって、前記玉受けホッパの直下に据え付けられて、パチンコ玉の計数に供されるパチンコ玉計数用組立体（３，４）であって、
前記ホッパより落下する玉を受けて、これを玉排出口へ通ずる複数の計数レーンに整列して流すための玉整列箱（３）と、前記玉整列箱の下流端に、前記複数のレーンの上を横切るようにして横架されるパチンコ玉計数ユニット（４）とを一体に組み付けてなり、
前記パチンコ玉計数ユニットは、
前記複数のレーンの上を横切るようにして横架される密閉されたケース（４０）と、
前記ケースの底部に保持され、かつ前記複数のレーンのそれぞれ毎に設けられ、さらに、それぞれ該当するレーンを流れるパチンコ玉の通過をその通過方向と共に検出する複数のパチンコ玉通過センサ（６，６）と、
前記ケースに収容され、かつ複数のパチンコ玉通過センサからの信号を処理すると共に、その処理結果を出力する信号処理回路（４３ａ）が搭載された回路基板（４３）と、からなり、
前記回路基板に搭載される信号処理回路には、
パチンコ玉が前記パチンコ玉通過センサを玉投入口（２１ａ）から玉排出口（２２ａ）方向に通過すれば加算され、玉排出口から玉投入口方向に通過すれば減算して得られた各パチンコ玉通過センサ毎のパチンコ玉通過累積数を全レーンについて総加算して得られたパチンコ玉通過総量を、所定フォーマットの通信用データに変換して、前記玉計数機制御基板へと繋がる通信ケーブル（１１）へと送出する機能が組み込まれており、
それにより、前記玉受けホッパの直下に据え付け、かつパチンコ玉計数機全体を統括制御する前記玉計数機制御基板とケーブルで繋ぐだけで、前記玉計数機制御基板の側では、通信を介してパチンコ玉通過総量に相当するデータを取得できるように構成した、ことを特徴とするパチンコ玉計数用組立体にある。
【０００８】
そして、このような構成によれば、レーンを流れるパチンコ玉をその方向と共に検出する複数の（方向判別機能付き）パチンコ玉通過センサからの信号に基づいて玉投入口から玉排出口方向へ通過した通過玉のみを計数して通過玉数データを生成する玉数計数処理は、当該信号処理回路側で行われるため、パチンコ玉計数機の主制御部においてはその分だけ処理負荷の低減が可能となり、玉返却・玉数表示・外部機器との通信といった処理に専念することが可能となる。加えて、当該信号処理回路とその上位制御装置であるパチンコ計数機の主制御部との間の信号のやりとりはデータ通信を介して行われるため、ノイズ（電波・静電気等）に対する耐性が向上すると共に、レーン数の増加に対しても配線本数は一定本数で足り、省配線が可能となる。
【０００９】
さらに、このような構成によれば、玉整列箱とパチンコ玉通過センサとその信号処理回路とを一体化した製品を提供することにより、この種のパチンコ玉計数機の電気的並びに機構的構成を簡素化してコストダウンを図ることができると共に、各パチンコ玉通過センサから信号処理回路へ至る配線が全く外部へ突出しないことから、電波・静電気等によるイタズラを受ける恐れがその分だけ少なくなり、セキュリティの一層の向上を図ることができる。
【００１０】
この出願の請求項２に記載の発明は、請求項１に記載のパチンコ玉計数用組立体において、前記回路基板に搭載される信号処理回路には、パチンコ玉通過方向に応じたセンサ信号の形態を異常検出アルゴリズムに照らし合わせて玉流れの異常を検出する第１乃至第４の異常判定処理機能が備えられ、全て若しくはいずれかを選択的に組み合わせた玉流れ異常判定処理の結果を、前記パチンコ玉通過総量と共に、所定フォーマットの通信用データに変換して、前記玉計数機制御基板へと繋がる通信ケーブルへと送出する機能が組み込まれている、ことを特徴とするパチンコ玉計数用組立体にある。
【００１１】
そして、このような構成によれば、請求項１の効果に加え、方向判別機能付きパチンコ玉通過センサの信号の形態を所定の異常検出アルゴリズムに照らすことによりパチンコ玉の流れ異常を判定して異常判定データを生成する玉流れ異常判定処理についても当該信号処理回路側で行うようにしたため、使用されるパチンコ玉通過センサの形式に合わせた異常判定処理を組み込むことが容易となり、セキュリティを一層向上させることができる。
【００１２】
【発明の実施の形態】
以下に、本発明の好適な一実施例を添付図面に従って詳細に説明する。本発明が適用されたパチンコ玉計数機を、図１〜図５を参照して、まず機構的な特徴から説明する。図１は同パチンコ玉計数機の外観を示す斜視図、図２は同パチンコ玉計数機の構成部品を示す分解斜視図、図３は本発明を構成する玉整列箱と計数ユニットとの関係を示す分解斜視図。図４は玉計数ユニットの構成部品を示す分解斜視図、図５は玉通過センサの構成を示す取付状態における側面図である。
【００１３】
図１並びに図２に示されるように、このパチンコ玉計数機１は、計数機ハウジング２と、この計数機ハウジング２内に装着される、本発明のパチンコ玉計数用組立体である玉整列箱３と、この玉整列箱３の出口側に装着された計数ユニット４と、から構成される。計数機ハウジング２は、表示部、操作部、玉計数機制御基板等を搭載する下側のベース部２１と、放出された玉の受け皿として機能するホッパ部２２とから構成されている。玉整列箱３は、ホッパ部２２の玉投入口２２ａから落下するパチンコ玉を受けて、これを複数本（図では１６本）の計数レーンに分流する。図３に示されるように、各計数レーンは、玉整列箱３の底板を仕分けリブ３１にて平行に仕切ることにより構成される。各計数レーンの出口近傍には、交互に前後に位置を異ならせて１６個のセンサヘッド装着位置が設けられている。図では、玉流れ方向前方に位置するセンサヘッド装着位置を符号３ａで表わし、後方に位置するセンサヘッド装着位置を符号３ｂで表わしている。尚、符号５で表わされるのは、パチンコ玉の跳ね上がりを防止するための整列ガイド板である。
【００１４】
図３に示されるように、計数ユニット４は、底の浅い細長長方形状を有する密閉型のケース４０と、このケース４０の底面に整列状態で保持される８個のデュアルパチンコ玉通過センサ（以下、単にデュアルセンサと称する）６とから構成されている。図４に示されるように、ケース４０は、上面が開放可能なケース本体４１と、このケース本体４１の上面開口を塞ぐ蓋体４２とから構成される。ケース本体４１と蓋体４２との結合は、蓋体４２側の係止突起４２ａとケース本体４１側の係止孔４１ａとの係合により行われる。
【００１５】
ケース本体４１内には、信号処理回路を搭載する回路基板４３が収容される。回路基板４３とケース本体４１との結合は、ビス８により行われる。回路基板４３上には、信号処理回路を構成するＣＰＵ等のＩＣパッケージ４３ａの他に、８個のセンサ用コネクタ４３ｂと、１個の伝送用コネクタ４３ｃとが設けられている。
【００１６】
ケース本体４１の底板には、８個のセンサ接続孔４１ｂが開設されている。ケース本体４１と各デュアルセンサ６との結合は、それぞれ２本のビス９にて行われる。デュアルセンサ６のケース本体４１の底板と対面する位置には信号取出口としてのコネクタ６ｃが配置されている。デュアルセンサ６をケース本体４１の底板に取り付けると、ケース本体４１の底板に設けられたセンサ接続孔４１ｂには、デュアルセンサ６のコネクタ６ｃが露出する。この状態において、デュアルセンサ６のコネクタ６ｃと基板４３上のセンサ用コネクタ４３ｂとの間はフラットケーブル１０を介して電気的に接続される。一方、基板４３上の伝送用コネクタ４３ｃには、ハーネスを構成する通信ケーブル１１の一端が接続され、この通信ケーブル１１はケース蓋体４２に開設されたハーネス通過孔４２ｂからケース外へと導出される。
【００１７】
図４並びに図５に示されるように、デュアルセンサ６は、近接センサの原理でパチンコ玉の通過を検出するもので、隣接する２レーン分のセンサヘッド６ａ，６ｂを一体化した構造となっている。それら２個のヘッド６ａ，６ｂは、僅かな距離をおいて相前後するように配置されている。図３に示されるように、計数ユニット４を玉整列箱３の上に装着すると、一対のセンサヘッド６ａ，６ｂのうちで、前方に位置するセンサヘッド６ａは、玉整列箱３上の装着位置３ａに収容され、また後方に位置するセンサヘッド６ｂは後方の装着位置３ｂへと収容される。各センサヘッド６ａ，６ｂには、パチンコ玉を通過させるためのトンネル状の孔６１が形成されている。この孔６１を取り巻くようにして、センサヘッド６ａ，６ｂには、パチンコ玉の流れ方向へ僅かに距離をずらせて２個の検出コイルＡ，Ｂが同軸に内蔵されている。これらのコイルＡ，Ｂはそれぞれ近接センサの検出素子として機能する。デュアルセンサ６のケース内には、それら一対のコイルＡ，Ｂからの信号を処理して、各検出コイルＡ，Ｂの玉通過状態に対応する２値信号を生成する信号処理回路が内蔵されている。そのため、後に詳細に説明するように、デュアルセンサ６からは、一対のレーンのそれぞれ毎に、２個の検出コイルＡ，Ｂに対応して、２系統の玉通過検出信号が出力される。
【００１８】
以上説明したように、上述の計数ユニット４は、信号処理回路（内容は後に詳述する）を実現する回路部品４３ａが搭載された回路基板４３を収容する密閉型のケース４０と、この密閉型のケース４０の底面に整列状態で保持される８個の方向判別機能付きパチンコ玉通過センサ（デュアルセンサ６）とを有し、パチンコ玉通過センサの信号取出口であるコネクタ６ｃは、これと対面するケース側に開設されたセンサ接続孔４１ｂを介してケース４０内へと導入されており、かつ回路基板４３上のデータ送信用端子であるコネクタ４３ｃから引き出されたハーネス１１はケース蓋体４２に開設されたハーネス通過孔４２ｂを介してケース外へと導出されたものである。そのため、信号処理回路を構成する回路部品のみならず、デュアルセンサ６から回路基板４３へ至る信号ラインについても一切ケース４０内に収容されているため、デュアルセンサ６の出力信号中に静電気や電磁波を利用して疑似パルスを混入させようとする不正行為を排除できる構造となっている。
【００１９】
次に、図６〜図１３を参照して、電気回路的な構成について説明する。図６はパチンコ玉計数機のベース部２１に内蔵された玉計数機制御基板に搭載される制御回路並びに計数ユニット４に内蔵される信号処理基板４３に搭載される信号処理回路の構成を示すブロック図、図７は信号処理基板に搭載されたＣＰＵで実行される正常通過玉の計数処理を示すフローチャート、図８は同ＣＰＵで実行されるセンサ玉詰まり異常判定アルゴリズムの説明図、図９は同ＣＰＵで実行されるセンサ玉詰まり異常並びにセンサ未接続異常判定処理を示すフローチャート、図１０は同ＣＰＵで実行される内部センサ異常判定アルゴリズムの説明図、図１１は同ＣＰＵで実行されるセンサ過剰計数異常判定処理を示すフローチャート、図１２は同ＣＰＵで実行されるセンサ逆流異常判定アルゴリズムの説明図、図１３は同ＣＰＵで実行されるセンサ逆流異常判定処理を示すフローチャートである。
【００２０】
図６に示されるように、計数機ハウジング２のベース部２１に内蔵される玉計数機制御基板１００には、玉計数機全体を統括制御するためのＣＰＵ１０１と、システムプログラムを格納させたＲＯＭ１０２と、ワーキングエリア等として使用されるＲＡＭ１０３と、ベース部２１の外表面に取り付けられた玉数表示機を制御するための玉数表示機コントローラ１０４と、外部機器との通信を行うためのＩ／Ｆ部１０５と、玉返却機の動作を制御するための玉返却機制御部１０６と、後述する信号処理回路との間でデータ通信を行うためのシリアル通信ドライバ１０７とが搭載されている。玉計数機制御装置では、以上の構成要素１０１〜１０６を用いて、玉返却・玉数表示・外部機器との通信といった処理を行いつつ、シリアル通信ドライバ１０７を介して後述する信号処理回路から通過玉数データや異常判定データ等を適当なタイミングで受け取るように構成されている。
【００２１】
尚、この種の玉計数機制御装置の一般的な動作は、既に種々の文献で公知であるから、それらの詳細については公知文献に委ねることとする。
【００２２】
一方、計数ユニット４に内蔵される信号処理基板２００には、ＲＯＭ・ＲＡＭを内蔵するワンチップマイクロコンピュータで構成されたＣＰＵ２０１と、各レーンの一対の検出素子Ａ，Ｂに対応してデュアルセンサ６から到来する２系統の検出信号のそれぞれに対応して設けられたアンプ２０２ａ，２０２ｂ並びにコンパレータ２０３ａ，２０３ｂと、先程説明した玉計数機制御装置とのデータ通信を行うためのシリアル通信ドライバ２０４とが搭載されている。
【００２３】
尚、各レーンに取り付けられた一対の検出素子Ａ，Ｂがいわゆる近接センサの原理で動作する場合、それらの検出信号は既に２値化並びに波形整形されたものであるから、コンパレータ２０３ａ，２０３ｂは必ずしも必要ではないかもしれない。要するに、この図では、一対の素子Ａ，Ｂとして透過型玉通過センサや反射型玉通過センサをも想定している。
【００２４】
次に、信号処理回路を構成するＣＰＵ２０１で実行される正常通過玉の計数処理を図７のフローチャートを参照して説明する。
【００２５】
この処理は、素子Ａ，Ｂの下を玉が通過するよりも十分に短い一定周期の定時割り込みにより実行される。同図において処理が開始されると、一対の検出素子Ａ，Ｂの一方である素子Ｂに関する検出信号について、信号の立ち上がり若しくは立ち下がりの有無を検出する処理が実行される（ステップ７０１）。この処理は、良く知られているように、相前後して検出された信号レベルの相互比較により行われる。
【００２６】
素子Ｂからの信号について立ち上がり若しくは立ち下がりが検出されると、続いて、他方の検出素子Ａからの信号について、その信号レベルを判定する処理が実行される（ステップ７０３又は７０５）。ここで、素子Ｂに対応する検出信号の立ち上がり時に、素子Ａからの検出信号のレベルがＯＮ状態であるということは、パチンコ玉がパチンコ玉通過センサを玉投入口（２１ａ）から玉排出口（２２ａ）方向へ通過したことを意味する。これに対して、素子Ｂに対応する検出信号の立ち下がり時点において、素子Ａに対応する検出信号のレベルがＯＮ状態であるということは、パチンコ玉がパチンコ玉通過センサを玉排出口（２２ａ）から玉投入口（２１ａ）方向へ通過したことを意味する。
【００２７】
そのため、パチンコ玉がパチンコ玉通過センサを玉投入口（２１ａ）から玉排出口（２２ａ）方向へ通過したと判定された場合には（ステップ７０３ＯＮ）、当該レーンの正常な通過玉数を記憶する通過玉レジスタの内容は＋１加算されるのに対して（ステップ７０４）、パチンコ玉がパチンコ玉通過センサを玉排出口（２２ａ）から玉投入口（２１ａ）方向へ通過したと判定された場合には（ステップ７０５ＯＮ）、同通過玉数レジスタの内容は＋１減算される（ステップ７０６）。尚、素子Ｂに対応する検出信号中に立ち上がりも立ち下がりも検出されない場合には（ステップ７０２変化なし）、通過玉数レジスタの内容は変更されない。
【００２８】
最初のレーンについて、以上の処理が完了したならば、次々とレーンを変えて同様な処理が繰り返される（ステップ７０７ＮＯ）。全てのレーンについて通過玉レジスタの更新処理が完了したならば（ステップ７０７ＹＥＳ）、レーン毎の通過玉数レジスタの内容を累積加算した後（ステップ７０８）、全ての処理が終了する。
【００２９】
こうして得られたパチンコ玉通過総量である通過玉数レジスタの累積値は、適当な周期（例えば４ｍｓｅｃ）で、所定フォーマットの通信用データに変換された後、シリアル通信ドライバ２０４を介して玉計数機制御装置側へと送出される。玉計数機制御装置側では、信号処理回路側から受け取った正常な通過玉数データに基づいて、玉数表示処理等の実行を行う。
【００３０】
このように、この実施形態によれば、信号処理基板２００に搭載された信号処理装置には、それぞれ方向判別機能付きパチンコ通過玉センサに接続される１若しくは２以上の信号処理端子（アンプ２０２ａ，２０２ｂの入力側が相当する）と、データ通信ラインを介して上位制御装置である玉計数機制御基板１００に接続されるべきデータ送信用端子（シリアル通信ドライバ２０４の出力側に相当）と、信号入力端子のそれぞれから入力される信号に基づいて正常な通過玉のみを計数して通過玉数データを生成する玉数計数手段（図７のフローチャートで示される正常通過玉の計数処理に相当）と、玉数計数手段で生成された通過玉数データを所定フォーマットの通信用データに変換してデータ送信用端子へと送出するデータ送信手段（シリアル通信ドライバ２０４に相当）とが設けられている。
【００３１】
そのため、このような構成によれば、シリアル通信ドライバ２０４とシリアル通信ドライバ１０７との間におけるシリアル通信に、適当なエラー判定処理を組み込んでセキュリティを高めることにより、電磁波や静電気を利用した不正操作に対する信頼性を向上できる。又、信号処理基板２００と玉計数機制御基板１００との間の信号線の数は、検出すべき計数レーンの数に拘わらず、シリアル通信に必要な本数で足りるため、それらの間の配線引き回しが複雑化して配線スペースが増すことはない。
【００３２】
次に、信号処理基板２００のＣＰＵ２０１で実行される玉流れ異常判定処理のいくつかの例を図８〜図１３を参照して詳細に説明する。
【００３３】
まず、第１の玉流れ異常判定処理を、図８並びに図９を参照して説明する。この第１の玉流れ異常判定処理は、当該レーンにおいて玉詰まり異常が発生したこと、あるいは当該レーンのセンサにおいて電気的接続不良が発生したことを判定するものである。このような玉流れ異常は、図８（ａ）において丸付き数字１〜丸付き数字３で示される信号パターンが、一定時間以上（例えば、３秒以上）継続することに基づいて判定することができる。尚、図８（ａ）において"Ｈ"は素子がＯＮ状態（通過状態）、"Ｌ"は素子がオフ状態（非通過状態）を意味している。又、一対の素子Ａ，Ｂの配置は、図８（ｂ）に示されるように、玉流れ方向に対し、素子Ｂが前方に、素子Ａが後方に位置するものである。
【００３４】
信号処理装置のＣＰＵ２０１で実行されるセンサ玉詰まり異常並びにセンサ未接続異常判定処理の詳細が図９に示されている。この処理も、図７に示された処理と同様に、一定周期の定時割り込みにより実行される。同図において処理が開始されると、監視タイマが起動中であるかどうかの判定が行われ（ステップ９０１）、ここで監視タイマが起動中でなければ（ステップ９０１ＯＦＦ）、一対の素子Ａ，Ｂのいずれかの立ち上がりの有無が検出される（ステップ９０２）。ここで、一対の素子Ａ，Ｂのいずれにも信号の立ち上がりが検出されなければ（ステップ９０３ＮＯ）、何もせずに処理は終了するのに対し、立ち上がりが検出された場合は（ステップ９０３立ち上がり検出）、詰まり監視タイマが起動されて（ステップ９０４）、処理は終了する。次回の割り込み時の処理では、監視タイマが起動中と判定されるため（ステップ９０１起動中）、続いて当該立ち上がりが検出された素子に関する信号がなおもＯＮ状態であるかの判定が行われる（ステップ９０５）。ここで、オフ状態であれば（ステップ９０５ＯＦＦ）、センサ玉詰まり若しくはセンサ未接続はなく正常であるとして、詰まり監視タイマ並びに詰まりエラー信号はクリアされた後（ステップ９０７）、処理は終了する。また、当該素子に対応する信号がなおもＯＮ状態であっても（ステップ９０５ＯＮ）、監視タイマに設定されたタイマ時間（例えば３秒）が経過していなけれれば（ステップ９０６ＮＯ）、同様に何もせずに処理は終了する。これに対して、当該素子からの信号がＯＮ状態であって（ステップ９０５ＯＮ）、監視タイマに設定されたタイマ時間がタイムアップした場合には（ステップ９０６タイムアップ）、センサ玉詰まり異常若しくはセンサ未接続異常が存在すると判定して、詰まりエラー信号をアクティブとし（ステップ９０８）、処理は終了する。こうして得られた玉詰まりエラー信号の状態は、適当なタイミングで、所定フォーマットの通信用データに変換された後、シリアル通信ドライバ２０４を介して玉計数機制御基板１００側へと送信される。玉計数機制御基板１００の側では、受信された詰まりエラー信号に基づき、警報表示や警報音を発生させる。
【００３５】
次に、第２の玉流れ異常判定処理を、図１０を参照して説明する。この第２の玉流れ異常判定処理は、一対の素子Ａ，Ｂにそれぞれ対応するセンサ回路に内部異常が存在することによって、図１０（ｃ）に示されるように、連続してパチンコ玉が流れたにも拘わらず、一方のセンサ回路の信号にレベル変化が生じないという異常を判定するものである。このような玉流れ異常は、図１０（ａ）の表に示されるように、一方の素子からの信号が“Ｌ”若しくは“Ｈ”で固定されたまま、他方の素子からの信号中に図１０（ｂ）に示されるような“Ｈ”パルス若しくは“Ｌ”パルスが一定個数以上現れたことを判定することにより行うことができる。尚、このような判定処理は、当業者であればフローチャートに表わすまでもなく実施することができるであろうから、フローチャートによる図示は省略する。
【００３６】
次に、第３の玉流れ異常判定処理を、図１１のフローチャートを参照して説明する。この第３の玉流れ異常判定処理は、強力な電波の放射あるいは静電気の付与等により、パチンコ玉通過センサの出力中に強制的に疑似パルスが混入され、一定時間内の検出パルスが異常に増大したような状態を判定するものである。このような玉流れ異常は、一対の素子Ａ，Ｂのそれぞれからの信号中に、一定時間（例えば１秒）内に発生するパルス数が、異常時に相当する設定値に達したか否かを判定することで行うことができる。
【００３７】
同図において処理が開始されると、１秒タイマが起動中でないことを確認した後（ステップ１１０１ＮＯ）、１秒タイマの起動（ステップ１１０２）並びにカウンタバッファのクリアが行われ（ステップ１１０３）、その後１秒タイマがタイムアップするまでの間（ステップ１１０４ＮＯ）、当該レーンに関する玉計数処理（ステップ１１０９）並びに計数値のカウンタバッファへの加算処理が繰り返される（ステップ１１１０）。以上を繰り返す間に、１秒タイマがタイムアップすると（ステップ１１０４ＹＥＳ）、カウンタバッファの内容と異常検出設定の内容との比較が行われ（ステップ１１０５）、カウンタバッファの内容が異常検出設定値より少なければ（ステップ１１０５ＮＯ）、１秒タイマの再起動（ステップ１００７）並びにカウンタバッファのクリア処理（ステップ１１０８）が行われた後、次の周期の玉計数処理（ステップ１１０９）並びに計数値のカウンタバッファへの加算処理（１１１０）が繰り返される。
【００３８】
これに対して、１秒タイマのタイムアップした時点において（ステップ１１０４ＹＥＳ）、カウンタバッファの内容と異常検出設定値とを比較した結果（ステップ１１０５）、カウンタバッファの内容が異常検出設定値よりも大きいと判定されると（ステップ１１０５ＹＥＳ）、エラー処理が実行されて、所定のエラー信号の内容はアクティブとされる（ステップ１１０６）。そして、このエラー検出信号の内容は、所定の周期で所定フォーマットの通信データに変換された後、シリアル通信ドライバ２０４を介して玉計数機制御基板１００側へと送信される。その後、先の処理と同様にして、警報表示あるいは警報音の発生が行われる。
【００３９】
次に、第４の玉流れ異常判定処理を、図１２並びに図１３を参照して説明する。この第４の玉流れ異常判定処理は、図１２に示されるように、パチンコ玉通過センサのヘッド部を連続して玉排出口（２２ａ）から玉投入口（２１ａ）方向へパチンコ玉が通過したことを判定するものである。このような判定は、一対の素子Ａ，Ｂに対応する信号中に、不正計数検出個数（設定）以上にわたって玉排出口（２２ａ）から玉投入口（２１ａ）方向パルスが発生したことを判定することにより行うことができる。
【００４０】
図１３において処理が開始されると、一対の素子Ａ，Ｂに対応する２系統の検出信号に基づき、玉通過方向が判別される（ステップ１３０１）。ここで玉排出口（２２ａ）から玉投入口（２１ａ）方向と判定されると（ステップ１３０１ＹＥＳ）、玉排出口（２２ａ）から玉投入口（２１ａ）方向通過玉数を計数するマイナス値レジスタの内容は＋１加算された後（ステップ１３０２）、マイナス値レジスタの内容と設定値との比較が行われる（ステップ１３０４）。ここで設定値をオーバーしていなければ（ステップ１３０４ＮＯ）、再度最初に戻って玉通過方向の判定が行われる（ステップ１３０１）。これに対して、玉通過方向が玉投入口（２１ａ）から玉排出口（２２ａ）方向と判定されれば（ステップ１３０１ＮＯ）、それまでのマイナス値レジスタの内容は全てクリアされる（ステップ１３０３）。以上を繰り返す間に、マイナス値レジスタの内容が設定値をオーバーすると（ステップ１３０４ＹＥＳ）、所定のエラー信号の内容はアクティブとされる（ステップ１３０５）。このエラー信号の内容は、適当な周期で所定フォーマットの通信用データに変換された後、シリアル通信ドライバ２０４を介して玉計数機制御用制御基板１００へと送信され、玉計数機制御装置におけるエラー処理に供される。
【００４１】
このように、以上説明したパチンコ玉通過センサの信号処理装置にあっては、それぞれ方向判別機能付きパチンコ玉通過センサ（デュアルセンサ６に相当）に接続されるべき１若しくは２以上の信号入力用端子（図６のアンプ２０２ａ，２０２ｂの入力側に相当）と、データ通信ラインを介して上位制御装置等（玉計数機制御基板１００に相当）に接続されるべきデータ通信用端子（図６のシリアル通信ドライバ２０４に相当）と、前記信号入力用端子のそれぞれから入力される信号に基づいて正常な通過玉のみを計数して通過玉数データを生成する通過玉数計数手段（図７のフローチャートで示される処理に相当）と、前記信号入力用端子のそれぞれから入力される信号の形態を所定の異常検出アルゴリズムに照らすことによりパチンコ玉の流れの異常を判定して異常判定データを生成する玉流れ異常判定手段（図９，図１１並びに図１３のフローチャートにそれぞれ示される処理に相当）と、前記生成された通過玉数データ並びに異常判定データを所定フォーマットの通信用データに変換して前記データ送信用端子へと送出するデータ送信手段（図６のシリアル通信ドライバ２０４に相当）とを備えるものである。
【００４２】
そのため、玉計数機制御基板１００に搭載するＣＰＵ１０１の処理負荷は大幅に軽減され、ＣＰＵ１０１は玉返却処理・玉数表示処理・外部機器との通信処理といったサービス処理に専念することができ、一方信号処理基板２００からは、信頼性の高い通過玉数データ並びに異常判定データが得られることから、それらのデータに基づき適切な表示処理並びに警報処理等を実現することができる。
【００４３】
加えて、計数ユニット４を規格化することによって、適宜にバージョンアップを行えば、玉計数機制御基板の構成を大幅に変更することなく、玉計数機全体の機能をグレードアップすることができる。
【００４４】
尚、図７に示される正常通過玉の計数処理と組み合わされるべき異常判定処理としては、前述した第１〜第４の処理を全て若しくは選択的に組み合わせれば良い。また、方向判別機能付きパチンコ玉通過センサとしては、近接センサ方式に限るものではなく、従前の透過型若しくは反射型の光電センサ方式を採用することも可能である。
【００４５】
【発明の効果】
以上の実施形態でも明らかなように、本発明によれば、ノイズ（電波・静電気等）に対する耐性を向上させることができると共に、玉計数機の主制御部における処理負荷の低減が可能となり、更に玉計数機の制御基板と個々のパチンコ玉通過センサとを結ぶ配線本数の削減が可能なパチンコ玉の計数に供されるパチンコ玉計数用組立体を提供するという効果がある。
【図面の簡単な説明】
【図１】  本発明が適用されたパチンコ玉計数機の外観を示す斜視図である。
【図２】  同パチンコ玉計数機の構成部品を示す分解斜視図である。
【図３】  本発明を構成する玉整列箱と計数ユニットとの関係を示す分解斜視図である。
【図４】  計数ユニットの構成部品を示す分解斜視図である。
【図５】  方向判別機能付きパチンコ玉通過センサの取付状態における側面図である。
【図６】  玉計数機制御基板並びに信号処理基板の搭載回路を示すブロック図である。
【図７】  正常通過玉の計数処理を示すフローチャートである。
【図８】  センサ玉詰まり異常判定アルゴリズムの説明図である。
【図９】  センサ玉詰まり異常並びにセンサ未接続異常判定処理を示すフローチャートである。
【図１０】  内部センサ異常判定アルゴリズムの説明図である。
【図１１】  センサ過剰計数異常判定処理を示すフローチャートである。
【図１２】  センサ逆流異常判定アルゴリズムの説明図である。
【図１３】  センサ逆流異常判定処理を示すフローチャートである。
【符号の説明】
１  パチンコ玉計数機
２  計数機ハウジング
３  玉整列箱
４  計数ユニット
５  整列ガイド板
６  デュアル形式のパチンコ玉通過センサ
７  パチンコ玉
８，９  ビス
１０  フラットケーブル
１１  通信ケーブル（ハーネス）
３ａ  前方側センサヘッドの装着位置
３ｂ  後方側センサヘッドの装着位置
６ａ  前方側センサヘッド
６ｂ  後方側センサヘッド
６ｃ  コネクタ（パチンコ玉通過センサの信号取出口）
２１  ベース部
２２  ホッパ部
２１ａ  玉排出口
２２ａ  玉投入口
３１  仕分けリブ
４０  計数ユニットのケース
４１  ケース本体
４２  蓋体
４１ａ  係合孔
４１ｂ  センサ接続孔
４２ａ  係止突起
４２ｂ  ハーネス通過孔
６１  パチンコ玉通過孔
Ａ  センサヘッドに内蔵される検出素子の一方
Ｂ  センサヘッドに内蔵される検出素子の他方
１００  玉計数機制御基板
１０１  ＣＰＵ
１０２  ＲＯＭ
１０３  ＲＡＭ
１０４  玉数表示機コントローラ
１０５  外部Ｉ／Ｆ部
１０６  玉返却機制御部
１０７  シリアル通信ドライバ
２００  信号処理基板
２０１  ＣＰＵ
２０２ａ，２０２ｂ  アンプ
２０３ａ，２０３ｂ  コンパレータ
２０４  シリアル通信ドライバ
【図１】
0004123622.tif 000002
【図２】
0004123622.tif 000003
【図３】
0004123622.tif 000004
【図４】
0004123622.tif 000005
【図５】
0004123622.tif 000006
【図６】
0004123622.tif 000007
【図７】
0004123622.tif 000008
【図８】
0004123622.tif 000009
【図９】
0004123622.tif 000010
【図１０】
0004123622.tif 000011
【図１１】
0004123622.tif 000012
【図１２】
0004123622.tif 000013
【図１３】
0004123622.tif 000014