【事件の表示】
　昭和６２年特許願第２９２８１１号、共通メモリ制御装置」拒絶査定に対する審判事件（平成１年５月２６日出願公開、特開平１−１３４５５５）について、次のとおり審決する。
【結論】
　本件審判の請求は、成り立たない。
【理由】
（手続の経緯、本件発明）
　本願は、昭和６２年１１月１９日の出願であって、その発明の要旨は、平成５年６月２８日付け、平成８年５月７日付け、平成９年９月８日付け、平成１０年１月７日付けの各手続補正書により補正された明細書、図面の記載からみて、その特許請求の範囲の第１項及び第２項に記載されたとおりのものと認められるところ、その第１項に記載された発明（以下、本件第１発明という。）は次のとおりのものである。
「それぞれ中央演算処理装置（ＣＰＵ）、記憶装置及び記憶制御装置を有する複数の系からなる情報処理装置において、各系のシステム内において各ＣＰＵと独立バスで接続される共通メモリアダプタは、自系の各ＣＰＵと前記各独立バスを介して接続されるインターフェース制御部と、自系の各共通メモリを制御する共通メモリ制御部と、他系の共通メモリを制御する他系制御部と、他系から自系の共通メモリを制御する自系制御部から成り、前記各制御部と接続され自系の共通メモリにデータを書き込む時、自系の他系制御部から他系の制御部を経由して他系の共通メモリにも同一の前記データを書き込み、自系の共通メモリからデータを読み出すとき、該データのエラーの検出を実行すると共に、他系の他系制御部から自系の制御部を経由して同一データを読み出すアクセス制御を行い、自系と他系の共通メモリ内の同一アドレスの内容を比較する検出手段によって、該共通メモリに格納されているデータが正常であるかのパトロールを行なうことを特徴とする共通メモリ制御装置。」
（引用刊行物）
　これに対し、原査定の拒絶の理由に引用した特開昭６１−３４６４５号公報（以下、刊行物という。）には、二重メモリ制御方式に関する発明が記載されており、「本発明はプロセッサが二重化または複数構成で、メモリ装置が二重化され、両系のメモリに同一データを記憶するシステムに係り、特に、書込み動作直後に、両系のメモリ内容が同一であることを保証するに好適なメモリ制御方式に関する。」（第１頁右下欄第２〜７行）、「本発明の一実施例を図により説明する。図において１，１’はプロセッサ（各々ＣＰ，ＣＰ’），２，２’はメモリ制御装置（各々ＭＣ，ＭＣ’）３，３’は各々上記ＭＣ，ＭＣ’により制御されるメモリ（Ｍ，Ｍ’）である。ここではプロセッサ及びメモリ装置は共に二重化されたシステムについて述べる。したがって、いまＣＰ−ＭＣ−Ｍの系を現用系、一方ＣＰ’−ＭＣ’−Ｍ’の系を予備系とし、システムとしての処理は、ＣＰ及びそのソフトウエアが司るものとする。また本システムではＣＰからメモリヘの書込みは、Ｍ及びＭ’の両系に対して行われ、Ｍ及びＭ’の記録内容は常に同じにしておくことが要求されているものとする。次にこれらの動作について説明する。はじめに、４，４’はＣＰ及びＣＰ’と、各々ＭＣ及びＭＣ’との間で、メモリヘの書込み／読取り動作をする信号制御線であり、５，５’はこれらの制御信号によりＭＣ及びＭＣ’内部、さらにＭ及びＭ’の制御とするための制御回路（各々ＣＴＬ，ＣＴＬ’）である。またこれらＣＴＬとＣＴＬ’との間には、両系ＭＣ及びＭＣ’間の制御情報の授受のために、６の交差制御線がある。いま、ＣＰから両系のメモリすなわちＭ及びＭ’に同一データを書き込む動作について説明する。ＣＰからの書込みデータは、７のアドレス及び書込みデータ線を介して一旦ＭＣ内のバッファ（ＢＡ）８に保持される。次に、この保持されているアドレス及び書込みデータは、さらに９のアドレス線及び書込みデータ線を介して１０の選択回路（ＳＥＬ０）と、１１の選択回路（ＳＥＬ１）へ送られる。一方、ＳＥＬ０ではＣＴＬの制御によりまず、上記ＢＡからのアドレス及び書込みデータを選択し、これらはさらに、１２のアドレス線及び書込みデータ線を介して、１３のメモリバッファ（ＭＢＡ）へ送る。他方、ＳＥＬ１でも、上記同様ＣＴＬの制御により、まず、ＢＡからのアドレス及び書込みデータを選択し、１４の交差線を介して、予備系の選択回路（ＳＥＬ０’）の１０’へ送る。さらにＳＥＬ０’ではＣＴＬ’の制御によりこれらを選択し１２’を介して、予備系のメモリバッファ（ＭＢＡ’）の１５’へ送る。この様に、現用系のプロセッサＣＰからのメモリアドレス及び書込みデータが、現用系／予備系の両メモリバッファＭＢＡ，ＭＢＡ’にセットされた後に各々の制御回路ＣＴＬ，ＣＴＬ’の制御により各々のメモリＭ及びＭ’へ書込みが行われる。この場合、各々のメモリヘのアドレス及び書込みデータは、各々１５，１５’のアドレス、書込みデータ線を介して送られ、制御信号は各々１６，１６’の制御線を介して送られる。次に本発明の特徴となる手段及び動作について説明する。上記のように、現用系のプロセッサから、両系のメモリへ同一データを書き込んだ後に、各々の制御回路ＣＴＬ，ＣＴＬ’は、各々のメモリから、読取り、データ線１７，１７’を介して読み取り、各々１８，１８’の読取りデータバッファ（各々ＲＢ，ＲＢ’）へ保持する。次に、現用系においては、上記読取りデータは、１９の読取りデータ線を介して、ＳＥＬ１及び２０の比較回路（ＭＡＴ）へ送られる。一方予備系においては、同様に１９’の読取りデータ線を介してＳＥＬ１’及び１４’の交差線を介して現用系の比較回路ＭＡＴへ送られる。ここで、比較回路ＭＡＴにより、両系の読取りデータを比較照合し、その結果、すなわち、一致あるいは不一致かの情報を２１の信号線を介して、制御回路ＣＴＬへ送る。次に制御回路ＣＴＬは上記結果に基づいて、まず”一致”していれば２のメモリ制御装置ＭＣとプロセッサＣＰとの間の同期信号やその他の制御情報等を４の制御線を介してプロセッサＣＰへ送り、上記一連のメモリ書込み動作を終了する。ところが、上記比較結果が”不一致”の場合には、現用系の制御回路ＣＴＬは、次のような制御を行う。すなわち、８のバツフアＢＡに保持している、上記アドレス及び書込みデータを再び、両系のメモリバッファＭＢＡ及びＭＢＡ’にセットするため、自系の制御をすると共に、６の交差制御線を介して予備系の制御回路ＣＴＬ’へ通知する。しかる後に、両系の制御回路ＣＴＬ，ＣＴＬ’は各々上記アドレスに対して、同一書込みデータを各々のメモリ３，３’に再度書込む。更にこれらの書込みが完了したことを確認した後に、現用系制御回路ＣＴＬは、上記と同様に、２のメモリ制御装置ＭＣとプロセッサＣＰとの間の同期信号やその他の制御情報等を４の制御線を介して、プロセッサＣＰへ送り、一連のメモリ書込み動作を終了する。」（第２頁左下欄第５行〜第３頁左下欄第１４行）と説明されている。
（対比・判断）
　そこで本件第１発明と上記刊行物記載の発明とを対比・判断すると、
（ａ）上記刊行物記載の発明は、プロセッサは二重化または複数構成で、メモリ装置も二重化され、該メモリ装置は、メモリ制御装置により制御されるようになっているところ、これら構成は、本件発明が、それぞれ中央演算処理装置（ＣＰＵ）、記億装置及び記憶制御装置を有する複数の系からなるとする点に相当する（ただし、本件発明の「記憶装置」が、明細書記載の実施例における「専用のメモリ」を示すものであり、「記憶制御装置」が、明細書には説明されていないが、その「専用のメモリ」を制御する記憶制御装置を示しているとする場合には、その点は上記刊行物記載の発明にはないので、本件第１発明と上記刊行物記載の発明とは相違する。）、
（ｂ）上記刊行物記載の発明において、各メモリ制御装置は、各々別々の書込みデータ線、制御線、データ線によって各プロセッサに接続されており、このメモリ制御装置は、本件第１発明における、各系のシステム内において各ＣＰＵと独立バスで接続される共通メモリアダプタに相当する（以下、刊行物記載の発明において、３（記憶装置）−２（メモリ制御装置）−１（プロセッサ）からなる系を自系、３’（記憶装置）−２’（メモリ制御装置）−１’（プロセッサ）からなる系を他系という。）、（ｃ）上記刊行物記載の発明には、ＭＣ内部及びＭの制御とするための制御回路（ＣＴＬ）が設けられており、ＣＰとＭＣとの間に設けられて信号制御線を介して送られてくる制御信号により、メモリヘの書込み／読取り動作を制御するようにしているところ、上記制御回路は、本件第１発明における、自系の各共通メモリを制御する共通メモリ制御部に相当する、
（ｄ）上記刊行物記載の発明においては、自系のメモリヘデータを書き込む際には、その一方で、ＳＥＬ１によりＢＡからのアドレス及び書込みデータを選択し、さらに、他系のＳＥＬ０’を選択して、他系のメモリバッファＭＢＡ’にデータを書込み、その後他系のメモリにも自系のメモリヘの書込みデータと同じデータを書き込むようにしているところ、書込み動作に関し、上記ＳＥＬ１は、本件第１発明における、他系の共通メモリを制御する他系制御部に相当し、また、上記書込み動作は、本件第１発明における、各制御部と接続され自系の共通メモリにデータを書き込む時、自系の他系制御部から他系の制御部を経由して他系の共通メモリにも同一の前記データを書き込みを行う点に相当する、
（ｅ）上記刊行物記載の発明において、他系のメモリの読み出しに際し、他系のＳＥＬ１’を選択し、その後自系の比較回路ＭＡＴにおいて自系のメモリから読み出したデータ内容と他系のメモリから読み出したデータ内容とを比較するようにしているところ、上記比較回路は、本件第１発明における、自系と他系の共通メモリ内の同一アドレスの内容を比較する検出手段に相当し、上記動作は、本件第１発明における、自系と他系の共通メモリ内の同一アドレスの内容を比較する検出手段によって、該共通メモリに格納されているデータが正常であるかのパトロールを行なうことに相当する。
　したがって、本件第１発明と上記刊行物記載の発明とは、次の点で相違し、その余では一致する。
（ｉ）本件第１発明においては、共通メモリアダプタがインターフェース制御部を有するとしているのに対し、上記刊行物には、メモリ制御装置に関し、その点についての記載がない点、
（ｉｉ）本件第１発明においては、自系の共通メモリからデータを読み出すとき、該データのエラーの検出を実行するようにしているのに対し、上記刊行物記載の発明においてはそのようになっていない点
（ｉｉｉ）本件第１発明においては、他系から自系の共通メモリを制御する自系制御部から成り、他系の他系制御部から自系の制御部を経由して同一データを読み出すアクセス制御を行うとしているのに対し、上記刊行物記載には、ＳＥＬ０（自系のメモリヘデータを書き込む際には、ＳＥＬ０によりＢＡからのアドレス及び書込みデータを選択し、自系のメモリバッファＭＢＡにデータを書込み、その後自系のメモリへ同じデータを書き込むようにしていることからすると、書込み動作に関し、ＳＥＬ０は、本件発明の自系制御部に相当する。）ないしＳＥＬ１が、他系のＳＥＬ１’（本件発明の他系制御部に相当する。）から自系の制御部（ＳＥＬ０ないしＳＥＬ１）を経由して同一データを読み出すような選択を行うとすることについては記載されていない点
（ｉｖ）本件発明の「記憶装置」が、明細書記載の実施例における「専用のメモリ」を示すものであり、「記憶制御装置」が、明細書には説明されていないが、その「専用のメモリ」を制御する記憶制御装置を示しているとする場合にあっては、上記刊行物には、メモリ制御装置に関し、その点についての記載がない点
　そこで、上記相違点について検討する。
　上記相違点（ｉ）について
　インターフェイス部を介して各構成を接続するといったことはごく普通に行われていることであって、上記刊行物のメモリ制御装置がインターフェイス部を備えるとすることは、当業者が適宜なすことにすぎない。
　上記相違点（ｉｉ）について
　メモリからデータを読み出す際に、当該データのエラーチェックを行うとすることは、本件の出願前周知のこと（必要ならば、例えば、特開昭５７−１０５０５０号公報、特公昭６２−２６４９３号公報参照）にすぎず、上記刊行物記載の発明において、そのような構成を採用することは当業者が適宜なし得ることにすぎない。
　上記相違点（ｉｉｉ）について
　二重化したシステムにおいて、二重化システムをどのように運用するかは当業者の適宜の選択事項にすぎず（必要ならば、例えば、特開昭５７−１１４９６１号公報参照。いくつかのモードの組み合わせについて言及されている。）、また、共通メモリをそれぞれの系で共通にアクセスするといったことは、本件出願前周知のことである（本件明細書の従来例、あるいは、必要ならば、例えば、特開昭５７−１０１９２９号公報参照）から、上記刊行物記載の発明において、他系からのデータを自系の選択回路により選択できるように構成するとすることは当業者が適宜なし得ることにすぎない。
　上記相違点（ｉｖ）について
　本件の明細書記載の実施例のように、「専用のメモリ」を設けるとすることは、本件の出願前周知のこと（必要ならば、例えば、特開昭５９−１１７７９７号公報、特開昭５７−１０１９２９号公報参照（ローカルメモリ、個別メモリが上記「専用のメモリ」に相当する。））にすぎず、また、メモリを制御するために制御装置を設けるとすることも本件の出願前周知のことにすぎないから、上記刊行物記載の発明において「専用のメモリ」及びそのメモリを制御する「記憶制御装置」を設けるとすることは、当業者が適宜なし得ることにすぎない。
　なお、本件発明の構成要件から見ると、本件明細書記載の実施例で言及している自系の共通メモリから自系制御部を介してデータを読み出すことについては本件発明の内容となっていないが、当該実施例の自系の共通メモリから自系制御部を介してデータを読み出すことについて、上記刊行物記載の発明の構成と対比すると、上記刊行物記載の発明においては、ＳＥＬ１を介して自系のメモリからデータを読み出しており、上記刊行物記載の発明においては、自系の他系制御部（前記本件発明と上記刊行物記載の発明の対比を参照すると、上記ＳＥＬ１は他系制御部に相当する。）を介してデータを読み出していることになるが・自系の共通メモリからデータを読み出するに際して自系のどの制御部を介して読み出すようにするかは当業者が適宜なし得ることにすぎない。
（むすび）
　以上のとおり、本件発明は、上記刊行物記載の発明に基づき、周知技術を参酌して、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。