(57)【特許請求の範囲】
【請求項１】
入力映像信号を復調するデジタルビデオデコーダと、前記映像信号に同期する第１クロック信号を生成する第１クロック回路とを具備する映像信号再生システムにおける前記入力映像信号のジッタを補正するための映像信号のジッタ補正装置において、
前記第１クロック信号に応答して前記映像信号を書込むための書込みアドレスを発生させ、固定された周波数を有する第２クロック信号に応答して前記映像信号を読出すための読出しアドレスを発生させ、第１、第２比較信号に応答して前記書込みアドレスと前記読出しアドレスとを補正するアドレス生成器と、
前記書込みアドレスと前記読出しアドレスとの接近状態を判断し、読出しアドレスが書込みアドレスに接近する場合に前記第１比較信号、書込みアドレスが読出しアドレスに接近する場合に前記第２比較信号を生成する比較器と、
前記第１クロック信号に応答して前記書込みアドレスに相応する位置に前記映像信号を貯蔵し、前記第２クロック信号に応答して前記読出しアドレスに相応する位置に貯蔵された映像信号を出力する双方向記憶装置とを具備し、
前記アドレス生成器は、
前記第２比較信号に応答して１ずつ増加する書込みアドレスを出力したり、前記書込みアドレスを所定時間現在の値に保つ書込みアドレス生成器と、
ヘッドスイッチング信号に応答して前記読出しアドレスをリセットすなわち、前記書込みアドレスに一定のオフセット値を加えて読出しアドレスとし、前記第１比較信号に応答して読出しアドレスを１ずつ増加したり、前記読出しアドレスから１ラインのデータ成分数に相応する値を減少させて出力する読出しアドレス生成器とを具備することを特徴とする映像信号のジッタ補正装置。
【請求項２】
前記双方向記憶装置は少なくとも前記映像信号の１ライン分に相応するデータを貯蔵することを特徴とする請求項１に記載の映像信号のジッタ補正装置。
【請求項３】
前記読出しアドレス生成器は、
ビデオテープからの映像信号か否かに対応するビデオ選択信号に応答し、外部から印加される第１ヘッドスイッチング信号、または垂直同期信号に相応するラインカウンティング値によって内部的に生成される第２ヘッドスイッチング信号を出力するヘッドスイッチング信号発生部と、
前記ヘッドスイッチング信号に応答して前記読出しアドレスを補正するためのアドレス変換信号を生成し、前記書込みアドレスに一定のオフセット値を加えて読出し変換アドレスとして出力するアドレス変換器と、
前記アドレス変換信号に応答して前記読出し変換アドレスを出力し、前記第１比較信号に応答して１ずつ増加する読出しアドレスを出力し、前記第１比較信号に応答して前記読出しアドレスを１ずつ増加させたり、前記読出しアドレスから１ラインのデータ成分数に相応する値を減少させて出力する読出しアドレス出力部とを具備することを特徴とする請求項１に記載の映像信号のジッタ補正装置。
【請求項４】
映像信号のジッタ補正方法において、
(a)  周波数が変動される第１クロック信号に応答して前記映像信号の書込みアドレスを生成し、固定された周波数の第２クロック信号に応答して読出しアドレスを生成する段階と、
(b)  ヘッドスイッチング信号が発生される時点で前記読出しアドレスをリセットすなわち、現在の書込みアドレスに一定のオフセット値を加えて前記読出しアドレスとして出力させて前記書込みアドレスと読出しアドレス間の累積された誤差を補償する段階と、
(c)  前記書込みアドレスと読出しアドレスの接近状態を判断して現在の書込みアドレスまたは現在の読出しアドレスを補正する段階と、
(d)  前記補正された書込みアドレスに応答して前記映像信号を書込み、前記補正された読出しアドレスに応答して前記映像信号を読出す段階とを具備し、
前記(c)段階は、
(c１)  前記書込みアドレスが前記読出しアドレスに接近するかを判断する段階と、
(c２)  前記(c１)段階において前記書込みアドレスが前記読出しアドレスに接近すると判断されれば、１Hに該当する区間だけ前記書込みアドレスを増加させずに現在の書込みアドレスを保つ段階と、
(c３)  前記(c１)段階において前記書込みアドレスが前記読出しアドレスに接近しないと、前記読出しアドレスが前記書込みアドレスに接近するかを判断する段階と、
(c４)  前記(C３)段階において前記読出しアドレスが前記書込みアドレスに接近すると判断されれば、現在の読出しアドレスから１Hに相応する値を減算する段階と、
(c５)  前記(c３)段階において前記読出しアドレスが前記書込みアドレスに接近しないと判断されれば、前記書込みアドレスと前記読出しアドレスとを各々１ずつ増加させる段階とを具備することを特徴とする映像信号のジッタ補正方法。
【請求項５】
前記(b)段階は、
前記オフセット値と、現在の書込みアドレスに毎フィールドの映像信号のスキュー平均値を加えて前記読出しアドレスとして出力することを特徴とする請求項４に記載の映像信号ジッタ補正方法。
【請求項６】
入力映像信号から周波数が変動される第１クロック信号に応答して輝度信号を復調し、固定された周波数の第２クロック信号に応答して色信号を復調するデジタルビデオデコーダを具備する映像信号再生システムにおける前記入力映像信号のジッタを補正するための映像信号のジッタ補正装置において、
前記第１クロック信号に応答して前記輝度信号を書込むための輝度書込みアドレスを発生させ、前記第２クロック信号に応答して前記輝度信号を読出すための輝度読出しアドレスを発生させ、前記輝度書込みアドレスと前記輝度読出しアドレスとの比較結果により前記輝度信号のアドレスを補正する輝度信号アドレス生成器と、
前記第１クロック信号に応答して前記輝度書込みアドレスの位置に前記輝度信号を貯蔵し、前記第２クロック信号に応答して前記読出しアドレスの位置に貯蔵された前記輝度信号を出力する第１双方向記憶装置と、
前記第２クロック信号に応答して前記色信号を書込むための色信号書込みアドレス及び前記色信号を読出すための色信号読出しアドレスを発生させ、前記色信号書込みアドレスと前記色信号読出しアドレスとの比較結果によって前記色信号のアドレスを補正する色信号アドレス生成器と、
前記第２クロック信号に応答して前記色信号書込みアドレスの位置に前記色信号を貯蔵し、前記色信号読出しアドレスの位置に貯蔵された前記色信号を出力する第２双方向記憶装置とを具備し、
さらにヘッドスイッチング信号に応答して前記輝度および色信号読出しアドレスをリセットする手段すなわち、毎フィールドに入出力される映像信号のスキューに対する平均値を前記ヘッドスイッチング信号に応答して前記輝度および色信号書込みアドレスに反映させて、その反映された輝度および色信号書込みアドレスを輝度および色信号読出しアドレスとする手段を有することを特徴とする映像信号のジッタ補正装置。
【請求項７】
前記映像信号のジッタ補正装置は、
前記映像信号から水平同期信号と垂直同期信号とを分離する同期信号分離器と、
前記分離された水平/垂直同期信号が前記輝度書込みアドレスに相応して書込まれ、貯蔵された前記水平/垂直同期信号が前記輝度読出しアドレスに相応して読出される第３双方向記憶装置とをさらに具備することを特徴とする請求項６に記載の映像信号のジッタ補正装置。
【請求項８】
前記第１乃至第３双方向記憶装置は、
各々１ライン以上の輝度信号、色信号及び水平/垂直同期信号を貯蔵しうるラインメモリによって具現されることを特徴とする請求項７に記載の映像信号のジッタ補正装置。
【請求項９】
前記映像信号のジッタ補正装置は、
前記輝度書込みアドレスと前記輝度読出しアドレスとの接近状態を判断し、輝度読出しアドレスが輝度書込みアドレスに接近する場合に第１比較信号、輝度書込みアドレスが輝度読出しアドレスに接近する場合に第２比較信号を生成し、前記輝度信号アドレス生成器に出力する第１比較器と、
前記色信号書込みアドレスと前記色信号読出しアドレスとの接近状態を判断し、色信号読出しアドレスが色信号書込みアドレスに接近する場合に第３比較信号、色信号書込みアドレスが色信号読出しアドレスに接近する場合に第４比較信号を生成し、前記色信号アドレス生成器に出力する第２比較器とをさらに具備し、
前記輝度信号アドレス生成器は、前記第２比較信号に応答して１Ｈの間前記輝度書込みアドレスを増加させずに現在の輝度書込みアドレスを保つように補正し、前記第１比較信号に応答して現在の前記輝度読出しアドレスから１Ｈを減算するように補正し、
前記色信号アドレス生成器は、前記第４比較信号に応答して１Ｈの間前記色信号書込みアドレスを増加させずに現在の色信号書込みアドレスを保つように補正し、前記第３比較信号に応答して現在の前記色信号読出しアドレスから１Ｈを減算するように補正することを特徴とする請求項７に記載の映像信号のジッタ補正装置。
【請求項１０】
前記色信号アドレス生成器は、
前記第２クロック信号に応答して前記色信号を読出すための前記色信号読出しアドレスを発生させ、前記第２比較器から出力される第３比較信号に応答して前記色信号読出しアドレスを補正する色信号読出しアドレス生成器と、
前記第２クロック信号に応答して前記色信号を書込むための前記色信号書込みアドレスを発生させ、前記第２比較器から出力される第４比較信号に応答して前記色信号書込みアドレスを補正する色信号書込みアドレス生成器とを具備することを特徴とする請求項９に記載の映像信号のジッタ補正装置。
【請求項１１】
前記色信号読出しアドレス生成器は、
ビデオテープからの映像信号か否かに対応するビデオ選択信号に応答し、外部から印加される第１ヘッドスイッチング信号、または垂直同期信号に相応するラインカウンティング値によって内部的に生成される第２ヘッドスイッチング信号を出力するヘッドスイッチング信号発生部と、
前記ヘッドスイッチング信号と、前記第２クロック信号及び前記書込み/読出し水平同期信号に応答して第１、第２エラーを発生させるエラー発生部と、
前記第１エラーに応答して前記色信号読出しアドレスを減少させるためのスキップ信号または前記色信号読出しアドレスを増加させるためのホールド信号を発生させるスキップ/ホールド信号発生部と、
前記スキップ信号または前記ホールド信号に応答して現在の読出しアドレスを選択したり、所定数以上スキップされた読出しアドレスを選択するアドレス制御部と、
前記ヘッドスイッチング信号に応答して前記色信号読出しアドレスを補正するためのアドレス変換信号を生成し、前記色信号書込みアドレスに所定のオフセット値及び前記第２エラーを加えて読出し変換アドレスとして出力するアドレス変換器と、
前記アドレス変換信号に応答して前記読出し変換アドレスを出力し、前記第３比較信号に応答して１ずつ増加する色信号読出しアドレスを出力したり、１ライン以前の色信号読出しアドレスを出力する読出しアドレス出力部とを具備し、
前記エラー発生部は、
前記書込み水平同期信号と前記読出し水平同期信号とを比較し、その差を前記第１エラーとして生成し、ヘッドスイッチング時点で発生される前記第１エラーを出力する入出力同期差検出部と、
前記ヘッドスイッチング信号に応答して１フィールドの間に発生される入出力映像のスキュー量の平均値を求めるスキュー平均値生成部と、
前記入出力同期差検出部の出力信号と、前記スキュー平均値生成部の出力信号とを加算して前記第２エラーとして出力する第１加算器とを具備することを特徴とする請求項１０に記載の映像信号のジッタ補正装置。
【請求項１２】
前記読出しアドレス出力部は、
前記第３比較信号に応答して前記アドレス制御部の出力信号または-１Hを選択的に出力する第１マルチプレクサと、
この第１マルチプレクサの出力と前記色信号読出しアドレスとを加算し、前記加算結果を出力する加算器と、
前記アドレス変換信号に応答して前記読出し変換アドレスまたは前記加算器の出力を選択的に出力する第２マルチプレクサと、
この第２マルチプレクサの出力をデータ入力し、前記第２クロック信号に応答して前記第２マルチプレクサの出力を前記色信号読出しアドレスとして出力する第１フリップフロップとを具備することを特徴とする請求項１１に記載の映像信号のジッタ補正装置。
【請求項１３】
前記色信号書込みアドレス生成器は、
前記第４比較信号に応答して１H区間の間第１レベルを有する信号を出力する１H信号発生手段と、
この１H信号発生手段の出力と第１所定数を論理積し、論理積された結果を出力する論理積手段と、
この論理積手段の出力と前記色信号書込みアドレスとを加算し、加算結果を出力する加算器と、
この加算器の出力をデータ入力し、前記第１クロック信号に応答して前記加算器の出力を前記色信号書込みアドレスとして出力するフリップフロップとを具備することを特徴とする請求項１０に記載の映像信号のジッタ補正装置。
【請求項１４】
前記輝度信号アドレス生成器は、
前記第２クロック信号に応答して前記輝度信号を読出すための前記輝度読出しアドレスを発生させ、前記第１比較器から出力される第１比較信号に応答して前記輝度読出しアドレスを補正する輝度読出しアドレス生成器と、
前記第１クロック信号に応答して前記輝度信号を書込むための前記輝度書込みアドレスを発生させ、前記第１比較器から出力される第２比較信号に応答して前記輝度書込みアドレスを補正する輝度書込みアドレス生成器とを具備することを特徴とする請求項９に記載の映像信号のジッタ補正装置。
【請求項１５】
色信号、輝度信号及び水平/垂直同期信号を含む入力映像信号をそれぞれの双方向記憶装置に書込み、書込まれた前記映像信号を読出して前記映像信号のジッタを補正するジッタ補正方法において、
(a)  周波数が変動される第１クロック信号または周波数が一定の第２クロック信号に応答して前記輝度信号、色信号の書込みアドレスを生成し、前記第２クロック信号に応答して読出しアドレスを生成する段階と、
(b)  前記映像信号の水平周期を補正し、かつ前記映像信号の１つのフィールドから発生されるスキュー量の平均値に相応するエラー値を生成する段階と、
(c)  ヘッドスイッチング信号が発生される時点で前記エラー値に応答して前記色信号、輝度信号の読出しアドレスをリセットさせて前記書込みアドレスと読出しアドレス間の累積された誤差を補償する段階すなわち、ヘッドスイッチング信号が発生される時点で前記エラー値を前記色信号、輝度信号の書込みアドレスに反映させて、その反映された色信号、輝度信号の書込みアドレスを色信号、輝度信号の読出しアドレスとする段階と、
(d)  前記(c)段階後に前記輝度信号、色信号の書込みアドレスと、前記リセットされた読出しアドレスの接近状態を判断して前記書込みアドレスまたは読出しアドレスを補正する段階と、
(e)  前記補正された輝度信号、色信号の書込みアドレス及び読出しアドレスに応答して前記映像信号を書込み及び読出す段階とを含み、
前記(b)段階は、
(b１)  書込み水平同期信号と読出し水平同期信号との周期が相違かを判断する段階と、
(b２)  前記(b１)段階において前記周期が相違であると判断されれば、前記色信号の読出しアドレスを保ったり、スキップして前記色信号が前記輝度信号に同期されるように補正する段階と、
(b３)  前記(b２)段階後に前記書込み水平同期信号と、前記読出し水平同期信号との差及び１つのフィールドから発生される映像スキューの平均値を加えて前記エラー値を生成する段階とを含むことを特徴とする映像信号のジッタ補正方法。
【請求項１６】
前記(d)段階は、
(d１)  前記輝度信号と色信号の書込みアドレスが前記読出しアドレスに接近するかを判断する段階と、
(d２)  前記(d１)段階において前記書込みアドレスが前記読出しアドレスに接近すると判断されれば、１Hの間前記書込みアドレスを増加させずに現在の書込みアドレスを保つ段階と、
(d３)  前記(d１)段階において前記書込みアドレスが前記読出しアドレスに接近しないと、前記輝度信号と色信号の読出しアドレスが前記書込みアドレスに接近するかを判断する段階と、
(d４)  前記(d３)段階において前記読出しアドレスが前記書込みアドレスに接近すると判断されれば、現在の読出しアドレスから１Hを減算する段階と、
(d５)  前記(d３)段階において前記読出しアドレスが前記書込みアドレスに接近しないと判断されれば、前記輝度、色信号の書込みアドレスと前記輝度、色信号の読出しアドレスを各々１ずつ増加させる段階とを含むことを特徴とする請求項１５に記載の映像信号のジッタ補正方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はビデオカセットレコーダの映像再生システムに係り、特に映像再生システムから発生されるジッタを補正する映像信号のジッタ補正装置及び方法に関する。
【０００２】
【従来の技術】
一般に、テレビにディスプレイされる映像信号は放送規格に一致する。しかし、ビデオカセットレコーダ(Video Cassette Recorder:以下、VCR)のような映像再生装置はテープの走行構造が不安定なため、再生された映像信号にジッタ(jitter)が発生する。即ち、再生された映像信号にジッタが発生すると、映像信号の水平周波数が変わって画面が振れる。その結果、映像信号から正確な色副搬送波(subcarrier)周波数を検出しにくくなって録画された元の信号の色相を再現しにくくなる。
【０００３】
図１は一般のVCRの映像再生システムを説明するためのブロック図であって、映像再生システムはヘッド１１、アナログ信号処理部１２、アナログ／デジタル変換器(Analog Digital Converter:以下、ADC)１４、ビデオデコーダ１６、映像ジッタ補正装置１８及びビデオエンコーダ２０を含む。
アナログ信号処理部１２はヘッド１１から読取った磁気信号を周波数復調して色副搬送波に変調されたアナログの映像信号を出力する。ADC１４はアナログ信号処理部１２から出力されたアナログの映像信号をデジタル信号に変換する。この際、デジタル変換された映像信号はビデオデコーダ１６でデコーディングされる。また、デコーディングされた信号のうちジッタのある映像信号(Y/U/V)は映像ジッタ補正装置１８で補正されてジッタのない映像信号(Y１/U１/V１)として出力される。ジッタのない映像信号(Y１/U１/V１)はビデオエンコーダ２０でエンコーディングされて出力端子OUTを通して出力される。
【０００４】
図２(A)は正常な場合とジッタのある場合の映像信号に対する同期信号を示す。また、図２(B)は正常な場合とジッタのある場合の低域変換された色信号のパイロット信号を示す。
図２(A)下段のジッタのある映像信号は、上段の正常な場合の映像信号に対して水平周波数が一致しない。同様に、図２(B)に示された色信号のパイロット信号も正常なパイロット信号と比較する際、周波数が一致しない現象が現れる。
【０００５】
従来は前記問題点を解決するためにビデオテープ再生機器の走行構造を精密に制御して再生速度を調整することによって、映像のジッタを防止し、色相の再現を高める方法が用いられた。しかし、機械的な走行構造の制御には限界があるので、従来の方法は一定の性能以上の補正はできない問題点がある。さらに改善された解決方案として、デジタル信号処理方式を用いて映像信号のジッタを補正する方法がある。
【０００６】
従来のデジタル方式を用いた映像信号のジッタ補正装置を説明するためのブロック図が図３に示される。
図３を参照すれば、入力端子INを通して印加されるデジタルの映像信号はデジタル映像復調器３０に印加され、PLL３２から発生される書込みクロック信号WCKに応答して復調される。この際、復調された映像信号は前記書込みクロック信号WCKに応答して記憶装置３４に貯蔵される。ここで、貯蔵された映像信号は固定された周波数を有する読出しクロック信号RCKに応答し出力されてデジタル映像変調器３６に印加される。また、同期信号分離器３７は入力される映像信号から水平同期信号を検出する。検出された水平同期信号はPLL３２でライン毎にロッキングされ、ロッキングされた書込みクロック信号WCKが生成される。
【０００７】
この際、入力される映像信号にジッタが存在すれば、PLL３２で生成される書込みクロック信号WCKにもジッタが存在する。また、PLL３２それ自体より発生されるジッタによっても書込みクロック信号WCKにジッタが存在する。このように、ジッタのあるクロック信号WCKで復調された映像信号には当然ジッタが存在する。このようなジッタを除去するために、フレームまたはフィールドメモリのような記憶装置３４が要求される。
【０００８】
【発明が解決しようとする課題】
従って、従来のデジタル方式を用いた映像信号のジッタ補正装置は記憶装置３４の容量により全体的な回路サイズが大きくなり、システム具現時にコスト高となる問題点を有する。
【０００９】
また、図３に示されたデジタル映像復調器３０のサンプリング動作時に書込みクロック信号WCKにジッタが存在すれば、変調色信号を復調する場合に充実な色相再現が難しい。ここで、変調色信号は色信号を搬送周波数により変調した信号を意味する。搬送周波数の規格は数百ppm(parts per million)単位で決められた非常に精密な信号である。一方、書込みクロック信号WCKに存在するジッタ範囲は同期信号またはPLL３２自体により非常に大きく現れる。従って、書込みクロック信号WCKを用いて変調色信号をサンプリングする場合に、サンプリングポイントはジッタにより変化する。これによって、サンプリング値が不正確になり、色信号を充実に復調しにくい。
【００１０】
映像信号のジッタを補正するための他の方法で、フレームまたはフィールドメモリを使用せずに色再現を改善するために補間(Interpolation)が用いられる。即ち、従来の補間を用いたジッタ補正方法は映像信号のサンプリング時点から復調までの過程でジッタのないクロック信号を使用し、出力信号は補間を用いる方式である。ところが、実際のアナログ映像信号は各ラインの長さが相異なり、これによってライン長による映像信号の画素数も差がある。しかし、補間後の画素数は実際のライン長に関係なく一定が求められる。この際、補間は低域通過フィルタの役割をすることになって輝度信号の高周波成分が遮断される。従って、従来の補間を用いた映像信号のジッタ補正方法は輝度信号の解像度が深刻に低下することがあり、特に、規格の合わない映像信号には適しないとの問題点がある。
【００１１】
本発明は上記の点に鑑みなされたもので、その目的は、小容量の記憶装置で輝度信号の解像度を低下させず、色信号を充実に再現しうる映像信号のジッタ補正装置を提供することにある。
さらに、本発明の目的は、前記映像信号のジッタ補正装置において行われる映像信号のジッタ補正方法を提供することにある。
【００１２】
【課題を解決するための手段】
本発明は、入力映像信号を復調するデジタルビデオデコーダと、前記映像信号に同期する第１クロック信号を生成する第１クロック回路とを具備する映像信号再生システムにおいて前記入力映像信号のジッタを補正するための映像信号のジッタ補正装置に関する。本発明は、前記映像信号のジッタ補正装置において、アドレス生成器、比較器及び双方向記憶装置を具備する。アドレス生成器は第１クロック信号に応答して映像信号を書込むための書込みアドレスを発生させ、固定された周波数を有する第２クロック信号に応答して映像信号を読出すための読出しアドレスを発生させ、所定の第１、第２比較信号に応答して書込みアドレスと読出しアドレスを補正する。比較器は書込みアドレスと読出しアドレスとを比較し、比較結果に応答して第１比較信号及び第２比較信号を生成する。双方向記憶装置は第１クロック信号に応答して書込みアドレスに相応する位置に映像信号を貯蔵し、第２クロック信号に応答して読出しアドレスに相応する位置に貯蔵された映像信号を出力する。
【００１３】
さらに、本発明は、入力映像信号から周波数の変動される第１クロック信号に応答して輝度信号を復調し、固定された周波数の第２クロック信号に応答して色信号を復調するデジタルビデオデコーダを具備する映像信号再生システムにおいて入力映像信号のジッタを補正するための映像信号のジッタ補正装置に関する。本発明は、前記映像信号のジッタ補正装置において、輝度信号アドレス生成器、第１双方向記憶装置、色信号アドレス生成器及び第２双方向記憶装置を具備する。輝度信号アドレス生成器は第１クロック信号に応答して輝度信号を書込むための輝度書込みアドレスを発生させ、第２クロック信号に応答して輝度信号を読出すための輝度読出しアドレスを発生させ、輝度書込みアドレスと輝度読出しアドレスとの比較結果によって輝度信号のアドレスを補正する。第１双方向記憶装置は第１クロック信号に応答して輝度書込みアドレスの位置に輝度信号を貯蔵し、第２クロック信号に応答して読出しアドレスの位置に貯蔵された輝度信号を出力する。色信号アドレス生成器は第２クロック信号に応答して色信号を書込むための色信号書込みアドレス及び色信号を読出すための色信号読出しアドレスを発生させ、色信号書込みアドレスと色信号読出しアドレスの比較結果によって色信号のアドレスを補正する。第２双方向記憶装置は、第２クロック信号に応答して色信号書込みアドレスの位置に色信号を貯蔵し、色信号読出しアドレスの位置に貯蔵された色信号を出力する。
【００１４】
さらに、本発明は映像信号のジッタ補正方法に関する。本発明は、前記映像信号のジッタ補正方法において、次の(a)〜(d)段階を具備する。(a)段階は周波数が変動される第１クロック信号に応答して映像信号の書込みアドレスを生成し、固定された周波数の第２クロック信号に応答して読出しアドレスを生成する。(b)段階はヘッドスイッチング信号が発生される時点で読出しアドレスをリセットさせて書込みアドレスと読出しアドレス間の累積された誤差を補償する。(c)段階は書込みアドレスと読出しアドレスに関連した値を比較して現在の書込みアドレスまたは現在の読出しアドレスを補正する。(d)段階は補正された書込みアドレスに応答して映像信号を書込み、補正された読出しアドレスに応答して映像信号を読出す。
【００１５】
さらに、本発明は、色信号、輝度信号及び水平/垂直同期信号で構成された映像信号をそれぞれの双方向記憶装置に貯蔵し、貯蔵された映像信号を読出して映像信号のジッタを補正するジッタ補正方法に関する。本発明は、前記映像信号のジッタ補正方法において、次の(a)〜(e)段階を具備する。(a)段階は周波数が変動される第１クロック信号または周波数が一定の第２クロック信号に応答して輝度、色信号の書込みアドレスを生成し、第２クロック信号に応答して読出しアドレスを生成する。(b)段階は映像信号の水平周期を補正し、映像信号の１つのフィールドから発生されるスキュー量の平均値に相応するエラー値を生成する。(c)段階はヘッドスイッチング信号の発生時点でエラー値に応答して色信号、輝度信号の読出しアドレスをリセットさせて書込みアドレスと読出しアドレス間の累積誤差を補償する。(d)段階は(c)段階後に輝度、色信号の書込みアドレスと、リセットされた読出しアドレスの接近状態を判断して書込みアドレスまたは読出しアドレスを補正する。(e)段階は補正された輝度、色信号の書込みアドレス及び読出しアドレスに応答して映像信号を書込み及び読出しする。
【００１６】
以上のような本発明は、添付した図面に基づく本発明の望ましい実施形態の説明によってより明確になる。添付した図面において同一の部材番号は同一の構成要素を示す。但し、図面は本発明の原理を説明するためのものである。
【００１７】
【発明の実施の形態】
以下、本発明に係る映像信号のジッタ補正装置の実施の形態について添付した図面に基づき次のように説明する。
図４は一般のビデオテープの再生過程を説明するための図面であって、D１はテープの進行方向を、D２はヘッドの回転方向を各々示す。即ち、図４に示されたように、ビデオテープには小さな面積に多くの映像データを貯蔵するために、テープの走行方向D１と傾くようにデータが記録される。この際、記録されたデータを読出すためには、通常二つのヘッドが用いられる。従って、二つのヘッドが各々１フィールドずつの映像データを読出す。
【００１８】
図５は図４のテープ再生過程において二つのヘッドを用いて映像信号を読出すデータ読出し部を説明するためのブロック図であって、データ読出し部はプリアンプ４４、４６及びミキサ４７を含む。ここで、プリアンプ４４は第１チャンネルの第１ヘッド４２と接続されており、プリアンプ４６は第２チャンネルの第２ヘッド４５と接続される。
図５のプリアンプ４４、４６はそれぞれのヘッド４２、４５から読取った信号を所定の大きさに増幅し、増幅された結果M１、M２を出力する。ミキサ４７はプリアンプ４４、４６から出力されたそれぞれの増幅された信号M１、M２をミキシングし、ミキシングされた結果をMOを通して出力する。
【００１９】
図６(A)乃至図６(G)は図５に示されたデータ読出し部の各信号を説明するための波形図であって、図６(A)はプリアンプ４４の出力信号M１を、図６(B)はプリアンプ４６の出力信号M２を、図６(C)は第１チャンネルに対するヘッドスイッチング信号を、図６(D)は第２チャンネルに対するヘッドスイッチング信号を、図６(E)と図６(F)は各々ヘッドスイッチング信号を印加した場合のプリアンプ４４、４６の出力信号M１、M２を、図６(G)はミキサ４７の出力信号MOを各々示す。即ち、図６を参照すれば、第１チャンネルと第２チャンネルのヘッド４２、４５を用いて映像信号を１フィールドずつ読出す場合に、１つのフィールドから他のフィールドに転換される部分P１には信号の重畳が発生する。図６(A)の区間T１は重畳が発生する部分を、区間T２はノイズが発生する部分を各々示す。従って、重畳が発生する区間T１は図６(C)及び図６(D)に示されたヘッドスイッチング信号でスイッチングさせることによって、図６(E)及び図６(F)に示されたように重畳のない連続した映像信号が生成される。ここで、重畳される部分T１では映像信号が正確に接続されず、周期が短くなったり、長くなる現象が発生する。これにより、再生された画面には映像信号のスキュー(SKEW)現象が生じる。
【００２０】
図７はヘッドスイッチング信号(HSW)が発生される地点の映像信号の出力を示す図面である。図７に示されたように、映像が重畳されるヘッドスイッチング地点では画面のスキュー現象が発生する。しかし、モニタのような映像表示装置では実際に現れない余裕部分であるため、視聴者または使用者には見られない。
【００２１】
従って、本発明は、ヘッドスイッチング区間を用いて、再生しようとする映像信号の累積されたジッタを一気に補償する。また、本発明は小さな容量の記憶装置を用いて、この記憶装置に映像信号を書込み及び読出すためのアドレスの発生を制御する。従って、回路サイズを大きくしなくてもデジタル方式で映像信号を正確に再現しうる映像信号ジッタ補正装置を具現しうる。このような映像信号ジッタ補正装置はTBC(Time Based Correction)回路として名付けられる。
【００２２】
図８は映像信号再生システムを示す概略的なブロック図であって、本発明の一実施形態に係る映像信号のジッタ補正装置５３０が適用される。映像信号再生システムはデジタルビデオデコーダ５００、PLL５１０、同期信号分離器５２０、映像信号ジッタ補正装置５３０及び変調器５８０を含む。
【００２３】
デジタルビデオデコーダ５００は入力端子INを通して映像信号を入力し、PLL５１０から生成された第１クロック信号CK１によって輝度信号Y１と色信号C１とを復調する。PLL５１０は入力端子INを通して印加される映像信号に同期する書込みクロック信号WCK、即ち、第１クロック信号CK１を生成する。同期信号分離器５２０は入力端子INを通して印加される映像信号から第１垂直同期信号(V_SYNC１)と書込み水平同期信号(H_SYNC１)を分離する。
【００２４】
映像信号ジッタ補正装置５３０は読出しアドレス生成器５４０、双方向記憶装置５６０、書込みアドレス生成器５５０及び比較器５７０を含む。ここで、双方向記憶装置５６０は第１双方向記憶装置５６４と第２双方向記憶装置５６６を含む。即ち、映像信号ジッタ補正装置５３０は入力される第１輝度信号Y１、色信号C１及び第１水平/垂直同期信号H_SYNC１/V_SYNC１に現れるジッタを除去し、ジッタが除去された信号を出力する。ここで、ジッタが除去された水平/垂直同期信号は読出し水平同期信号H_SYNC２及び第２垂直同期信号V_SYNC２として示す。また、ジッタの除去された輝度信号及び色信号は各々第２輝度信号Y２及び第２色信号C２として示す。
【００２５】
次いで、映像信号ジッタ補正装置５３０について具体的に記述する。
読出しアドレス生成器５４０は読出しクロック信号の第２クロック信号CK２に応答して映像信号の読出しアドレスR_ADDを生成する。この際、生成された読出しアドレスR_ADDはヘッドスイッチング信号HSWに応答してリセットされ、第１比較信号CT１により制御される。ここで、第２クロック信号CK２は一定の周波数の発振信号を生成する水晶発振器(図示せず)により生成され、固定された周波数を有する。
【００２６】
書込みアドレス生成器５５０はPLL５１０から生成された第１クロック信号CK１に応答して映像信号の書込みアドレスW_ADDを生成する。この際、生成された書込みアドレスW_ADDは第２比較信号CT２により制御される。ここで、第１クロック信号CK１はPLL５１０に同期したクロック信号であってジッタが発生する。
【００２７】
第１双方向記憶装置５６４は第１輝度信号Y１と第１色信号C１とを、第１クロック信号CK１に応答して書込みアドレスW_ADDに相応する所定位置に書込む。また、第１双方向記憶装置５６４は第２クロック信号CK２に応答して前記読出しアドレスR_ADDに相応する所定位置に貯蔵された色信号と輝度信号とを出力する。
【００２８】
第２双方向記憶装置５６６は第１双方向記憶装置５６４と類似した方式で書込み水平同期信号H_SYNC１と第１垂直同期信号V_SYNC１とを書込み、書き込まれた信号を出力する。ここで、双方向記憶装置５６４、５６６は各々１ラインのデータが貯蔵できる程度の容量を有するラインメモリで具現される。しかし、ビデオテープ再生時の誤差を考慮すれば、前記双方向記憶装置５６４、５６６は１ライン（Ｈ）で所定のマージンを考慮して１．５ライン（Ｈ）程度の余裕分を有するように具現されることが望ましい。例えば、TV信号のような映像規格に正確に一致する映像信号の場合には、書込み用クロック信号と読出し用クロック信号との誤差が小さい。従って、１フィールドが終わる地点でも累積される誤差が数百nsに過ぎない。しかし、ビデオテープを再生する場合にはこの誤差が過度に大きくて数十μsまで達するからである。
【００２９】
比較器５７０は読出しアドレスR_ADDと書込みアドレスW_ADD間の接近状態を判断し、判断された結果により読出しアドレスR_ADD及び書込みアドレスW_ADDを調整するための第１、第２比較信号CT１、CT２を生成する。ここで、アドレス間の接近状態を判断するのは、二つのアドレス間の間隔が所定距離以上に縮まるかを検出することによってなされる。ここで、第１比較信号CT１は読出しアドレスR_ADDが書込みアドレスW_ADDに接近する場合に前記読出しアドレスR_ADDを制御するための信号として定義される。また、第２比較信号CT２は書込みアドレスW_ADDが読出しアドレスR_ADDに接近する場合に前記書込みアドレスW_ADDを制御するための信号として定義される。
【００３０】
このような過程を通してジッタの補正された輝度/色信号Y２/C２と水平/垂直同期信号H_SYNC２/V_SYNC２は変調器５８０で変調されて出力端子OUTを通して出力される。即ち、図８に示されたデジタルビデオデコーダ５００で抽出される輝度信号Y１と色信号C１は、外部から入力された映像信号とPLL５１０に同期する。従って、PLL５１０から生成される第１クロック信号CK１はジッタが発生する。この際、ジッタのある映像信号は一旦ジッタのある第１クロック信号CK１によって双方向記憶装置５６０に貯蔵される。つまり、双方向記憶装置５６０に貯蔵されたジッタのある映像信号は一定の周波数を有する第２クロック信号CK２により読出され、変調器５８０で変調されてジッタの除去された映像信号が得られる。
【００３１】
図９(A)乃至図９(C)は図８に示された装置において双方向記憶装置５６０の書込みアドレスW_ADDと読出しアドレスR_ADDの関係を説明するための図面である。説明の便宜上、書込みアドレスW_ADDと読出しアドレスR_ADDの関係はリングバッファ構造として示される。
まず、正常な場合には図９(B)のように書込みアドレスW_ADDと読出しアドレスR_ADDとが０.５ライン(H)間隔だけ離れた状態で生成される。図９(A)は書込みアドレスW_ADDと読出しアドレスR_ADDとの間隔が０.５ライン未満の場合を示す。また、図９(C)は書込みアドレスW_ADDと読出しアドレスR_ADDとの間隔が０.５ラインを超過する場合を示す。
【００３２】
一般のVCR再生の場合には書込みアドレスW_ADDと読出しアドレスR_ADD間の誤差が小さい。しかし、前記誤差が多数のフィールドの間累積されると、書込みアドレスW_ADDが読出しアドレスR_ADDに接近したり、読出しアドレスR_ADDが書込みアドレスW_ADDに接近することが生じる。この場合に、映像信号の規則性が崩れて画面が非正常的に表示される。これを防止するために、本発明では読出しアドレスR_ADDと書込みアドレスW_ADDの間隔が０.５ラインを保つように映像信号の１フィールド毎に一定の時点で調整する。この際、アドレス調整時点はビデオ再生装置のヘッドスイッチング時点が用いられ、毎フィールドの終端でなされるようにされる。即ち、映像信号ジッタ補正装置５３０は前記図７に示されたヘッドスイッチング信号HSW発生時点でジッタの累積された誤差を一気に補償する。
【００３３】
また、ビデオテープが一般再生される場合には１フィールド毎に読出しアドレスR_ADDと書込みアドレスW_ADDの間隔が０.５ラインを外れない。しかし、倍速再生、前後進再生が行われたり、ビデオテープ再生機器自体の欠陥や衝撃によって１フィールド内の読出しアドレスR_ADDと書込みアドレスW_ADD間隔が０．５ラインを外れることがある。この場合には、図８の比較器５７０でアドレス間の間隔が検出され、書込み及び読出しアドレスの発生が前記間隔の変化に相応するように制御される。
【００３４】
図１０は図８に示された映像信号のジッタ補正装置５３０を示す詳細なブロック図である。図１０を参照すれば、書込みアドレス生成器５５０は第２比較信号CT２に応答して１ずつ増加する書込みアドレスW_ADDを出力したり、現在の書込みアドレスを所定時間保つ。このために、書込みアドレス生成器５５０は１H信号発生器６１２、アンドゲート６１４、加算器６１６及びフリップフロップ６１８を含む。１H信号発生器６１２は第２比較信号CT２に応答して１H区間ローレベルを有する信号を発生する。ここで、１Hは１ライン長さ、即ち１つの水平同期信号から次の水平同期信号までの区間を示す。アンドゲート６１４は１H信号発生器６１２の出力と"１"を論理積し、論理積された結果を出力する。この際、論理積された結果は加算器６１６で以前の書込みアドレスと加えられ、加えられた結果はフリップフロップ６１８のデータ入力に印加される。フリップフロップ６１８は第１クロック信号CK１に応答して加算器６１６の出力を書込みアドレスW_ADDとして出力する。
【００３５】
読出しアドレス生成器５４０はヘッドスイッチング信号発生部６４０、アドレス変換器６２０及び読出しアドレス出力部６３０を含む。ヘッドスイッチング信号発生部６４０は外部から印加される第１ヘッドスイッチング信号HSW１またはカウンタ６４２から出力される第２ヘッドスイッチング信号HSW２をヘッドスイッチング信号HSWとして出力する。ここで、第２ヘッドスイッチング信号HSW２は垂直同期信号V_SYNC１に相応するラインカウンティング値により設定される。このために、ヘッドスイッチング信号発生部６４０はカウンタ６４２とマルチプレクサ６４４とを含む。
【００３６】
次いで、ヘッドスイッチング信号発生部６４０について具体的に説明する。カウンタ６４２は垂直同期信号V_SYNC１に応答してリセットされ、水平同期信号H_SYNC１をカウンティングして第２ヘッドスイッチング信号HSW２を生成する。マルチプレクサ６４４は所定のビデオ選択信号Video_SELに応答して第１ヘッドスイッチング信号HSW１または第２ヘッドスイッチング信号HSW２をヘッドスイッチング信号HSWとして選択的に出力する。ここで、ビデオテープに記録された映像でない外部映像信号はヘッドスイッチング信号を含まない。従って、カウンタ６４２は水平同期信号H_SYNC１をカウンティングした結果により、実際のヘッドスイッチング信号HSWの発生時点と類似した時点で第２ヘッドスイッチング信号HSW２を生成する。この際、第２ヘッドスイッチング信号HSW２は次の垂直同期信号が印加される５〜６ライン前に、現在の第２ヘッドスイッチング信号HSW２を反転させることによって生成される。
【００３７】
アドレス変換器６２０は前記ヘッドスイッチング信号HSWと書込みアドレスW_ADDに応答して読出しアドレスR_ADDを変換するためのアドレス変換信号AD_T及び読出し変換アドレスT_RADを出力する。アドレス変換器６２０の構成及び動作については図１１に基づき詳しく説明する。
【００３８】
読出しアドレス出力部６３０は第１比較信号CT１に応答して１ずつ増加する読出しアドレスを出力したり、１ライン以前の読出しアドレスを出力する。また、読出しアドレス出力部６３０はアドレス変換信号AD_Tに応答して前記読出し変換アドレスT_RADを出力する。このために、読出しアドレス出力部６３０はマルチプレクサ６３２、６３６、加算器６３４及びフリップフロップ６３８を含む。
【００３９】
次いで、読出しアドレス出力部６３０について具体的に説明する。マルチプレクサ６３２は比較器５７０から出力された第１比較信号CT１に応答して１または-１Hの信号を選択的に出力する。加算器６３４はマルチプレクサ６３２の出力と以前ラインの読出しアドレスR_ADDを加えてマルチプレクサ６３６の第２入力信号に印加する。マルチプレクサ６３６はアドレス変換信号AD_Tを選択信号として入力して読出し変換アドレスT_RADまたは加算器６３４の出力信号を選択的に出力する。フリップフロップ６３８はマルチプレクサ６３６の出力信号を第２クロック信号CK２に応答して読出しアドレスR_ADDとして出力する。
【００４０】
双方向記憶装置５６０は入力端子MINを通して色信号C１、輝度信号Y１、水平/垂直同期信号H_SYNC１、V_SYNC１及びバースト信号を入力する。従って、出力端子MOUTを通して出力される信号はジッタが除去された色信号C２、輝度信号Y２、水平/垂直同期信号H_SYNC２、V_SYNC２及びバースト信号となる。
【００４１】
まず、図１０に基づいて書込みアドレスW_ADDの発生過程を詳しく説明する。書込みアドレス生成器５５０の１H信号発生器６１２は、アドレス間の接近現象が発生されず、書込みアドレスW_ADDと読出しアドレスR_ADDとが所定間隔を保つ正常な状態ではハイレバルの出力信号を保つ。従って、書込みアドレスW_ADDはアンドゲート６１４によって書込みクロック信号CK１が印加される度に１ずつ増加される。しかし、書込みアドレスW_ADDが読出しアドレスR_ADDに接近する場合が発生して第２比較信号CT２がイネーブルされると、１H信号発生器６１２の出力はローレベルとなる。従って、アンドゲート６１４の出力信号によって現在の書込みアドレスW_ADDが１H間保たれる。また、１H信号発生器６１２の出力が再びハイレバルになれば書込みアドレスW_ADDは１ずつ増加される。
【００４２】
次いで、図１０に基づいて読出しアドレスR_ADDの発生過程を詳しく説明する。即ち、ヘッドスイッチング信号HSWが発生されず、アドレス間の接近現象が現れない時はマルチプレクサ６３２で+１が選択されて１ずつ増加される読出しアドレスR_ADDが出力される。しかし、ヘッドスイッチング信号HSWが発生される場合には、読出し変換アドレスT_RADがマルチプレクサ６３６を通して出力される。ここで、読出し変換アドレスT_RADは書込みアドレスW_ADDに所定のオフセット値OFFSETが加えられた結果を示す。一方、読出しアドレスR_ADDが書込みアドレスW_ADDに接近する場合が発生すると、第１比較信号CT１がイネーブルされる。この際、マルチプレクサ６３２は前記第１比較信号CT１により-１Hを出力する。従って、読出しアドレスR_ADDは現在の読出しアドレスから１Hを減算した値に設定される。
【００４３】
図１１は図１０に示された装置のアドレス変換器６２０を具体的に示す回路図である。アドレス変換器６２０はエッジ検出器６２２、６２８、加算器６２３、フリップフロップ６２４、６２５、６２９及びＯＲゲート６２６を含む。
【００４４】
エッジ検出器６２２は第１クロック信号CK１に応答してヘッドスイッチング信号HSWのエッジを検出し、検出された結果を第１エッジ検出信号EDGE１として出力する。加算器６２３は所定のオフセット値OFFSETを書込みアドレスW_ADDと加えて、加えられた値を出力する。この際、オフセット値OFFSETは一定の間隔、即ち０．５ラインに該当する値として設定されることが望ましい。フリップフロップ６２４は加算器６２３の出力を、クロック入力される第１エッジ検出信号EDGE１に応答して読出し変換アドレスT_RADとして出力する。フリップフロップ６２５は第１エッジ検出信号EDGE１を第１クロック信号CK１に応答して出力する。ＯＲゲート６２６は第１エッジ検出信号EDGE１とフリップフロップ６２５の出力を論理和し、論理和された結果を出力する。この際、ＯＲゲート６２６の出力は第１エッジ検出信号EDGE１を拡張させた信号として示される。
【００４５】
エッジ検出器６２８は第２クロック信号CK２に応答してＯＲゲート６２６の出力信号のエッジを検出し、検出された結果を第２エッジ検出信号EDGE２として出力する。フリップフロップ６２９は第２クロック信号CK２に応答して第２エッジ検出信号EDGE２をアドレス変換信号AD_Tとして出力する。
【００４６】
このように、アドレス変換器６２０は第１エッジ検出信号EDGE１を拡張させた信号から検出されるエッジ成分によりアドレス変換信号AD_Tを生成する。また、前記第１エッジ検出信号EDGE１に応答して書込みアドレスW_ADDとオフセットOFFSETが加えられた読出し変換アドレスT_RADを出力することによって書込みアドレスと読出しアドレスの間隔を一定に調整する。
【００４７】
図１２は図１０に示された比較器５７０を具体的に示す回路図である。比較器５７０はフリップフロップ６５１乃至６５３、エッジ検出器６５４、フリップフロップ６５５、減算器６５６、第１比較器６５７及び第２比較器６５９を含む。
【００４８】
フリップフロップ６５１は４分周された第２クロック信号CK２/４に応答して読出しアドレスR_ADDを出力する。即ち、フリップフロップ６５１の出力信号RA１は４分周された第２クロック信号CK２/４の一周期毎に４ずつ増加した読出しアドレスと同様である。
フリップフロップ６５２は４分周された第１クロック信号CK１/４に応答して書込みアドレスW_ADDを出力する。即ち、フリップフロップ６５２は４分周された第１クロック信号CK１/４の１周期毎に４ずつ増加された書込みアドレスを出力する。
フリップフロップ６５３は第１クロック信号CK１に応答し、４分周された第１クロック信号CK１/４を出力する。この際、フリップフロップ６５３の出力は、４分周された第１クロック信号CK１/４を第１クロック信号CK１の１周期だけ遅延させた信号となる。
【００４９】
エッジ検出器６５４は第２クロック信号CK２に応答してフリップフロップ６５３の出力信号のエッジを検出し、検出された結果をフリップフロップ６５５にクロック信号として印加する。この際、エッジ検出器６５４の出力はフリップフロップ６５３の出力信号が上昇エッジを示す区間で第２クロック信号CK２の１周期だけハイレバルを保つ信号となる。
フリップフロップ６５５はエッジ検出器６５４の出力信号に応答してフリップフロップ６５２の出力信号を出力する。ここで、フリップフロップ６５５の出力WA１はフリップフロップ６５２の出力信号を第１クロック信号CK１の１周期だけ遅延させた信号と同様である。
【００５０】
減算器６５６はフリップフロップ６５１の出力信号RA１からフリップフロップ６５５の出力信号WA１を減算し、減算された結果を出力する。この際、減算器６５６の出力信号はRA１-WA１のように示しうる。
第１比較器６５７は減算器６５６の出力信号RA１-WA１と第１基準値REF１を比較し、比較結果を前記第１比較信号CT１として出力する。また、第２比較器６５９は減算器６５６の出力信号RA１-WA１と第２基準値REF２とを比較し、比較結果を前記第２比較信号CT２として出力する。ここで、第１基準値REF１は第２基準値REF２をaとすれば、｜-a｜を示す。また、映像信号のジッタ補正装置を如何なる方式で設計するかに応じてa値は多様に設定され、極小の正数または負数でありうる。
【００５１】
前述したように、ビデオテープの損傷または衝撃が加えられる非正常的な場合には２つのアドレスが相互衝突する場合が発生する。即ち、正常な場合には１H以前に書込みアドレスW_ADDにより書込まれた内容が読出しアドレスR_ADDにより読出されるべきである。しかし、書込みアドレスW_ADDが読出しアドレスR_ADDに接近すれば、遅くなった読出しアドレスR_ADDにより現在のラインのデータが読出される問題点が発生する。逆に、読出しアドレスR_ADDが書込みアドレスW_ADDに接近すれば、遅くなった書込みアドレスW_ADDにより以前ラインのデータが反復的に読出される問題点が発生する。また、双方向記憶装置５６０は正確に１ライン分のデータを貯蔵するように設計されるのではなく、実際には円滑なメモリアクセスのために所定の余裕分を有するように設計される。従って、読出しアドレスR_ADDが書込みアドレスW_ADDに接近する場合、正確に１H以前のデータでなく、１H以前を基準としてその前後のデータが反復的に読出されることになる。従って、図１２の比較器５７０は前述したようなアドレス間の接近現象が発生する場合に書込みアドレスW_ADDと読出しアドレスR_ADDの発生間隔を制御する。
【００５２】
次いで、図１２に示された比較器５７０の比較信号発生過程を具体的に説明する。まず、読出しアドレスR_ADDが書込みアドレスW_ADDに接近する場合には比較器５７０の動作は次のようである。もし、減算器６５６の出力信号RA１-WA１が小さな負数であり、その大きさが第１基準値REF１より小さければ、読出しアドレスR_ADDが書込みアドレスW_ADDに接近して２つのアドレス間の間隔が狭まるということを示す。従って、この場合には第１比較器６５７により第１比較信号CT１が所定レベル、例えば、ハイレバルにイネーブルされる。
一方、書込みアドレスW_ADDが読出しアドレスR_ADDに接近する場合には比較器５７０の動作は次のようである。即ち、減算器６５６の出力信号RA１-WA１が小さな正数であり、その大きさが第２基準値REF２より小さければ、書込みアドレスW_ADDが読出しアドレスR_ADDに接近するということを示す。従って、この場合には第２比較器６５９により第２比較信号CT２がイネーブルされる。
【００５３】
図１３および図１４は本発明の一実施形態に係る映像信号のジッタ補正方法を説明するためのフローチャートである。映像信号のジッタ補正方法は、書込み及び読出しアドレス生成段階(第７００段階)、ヘッドスイッチング時点でアドレスをリセットさせる段階(第７２０段階)、アドレス接近状態を判断して書込み/読出しアドレスを補正する段階(第７４０段階)、映像信号書込み及び読出し段階(７６０段階)を含む。
【００５４】
次いで、図１０乃至図１４に基づいて本発明に係る映像信号ジッタ補正装置５３０の動作及び方法を詳しく説明する。
まず、本発明の映像信号ジッタ補正装置５３０は動作初期に第１クロック信号CK１により書込みアドレスW_ADDを生成し、第２クロック信号CK２により読出しアドレスR_ADDを生成する(第７００段階)。
図１５(A)乃至図１５(D)は正常な場合のクロック信号とアドレス関係とを示す波形図である。図１５(A)は第１クロック信号CK１を、図１５(B)は書込みアドレスW_ADDを、図１５(C)は第２クロック信号CK２を、図１５(D)は読出しアドレスR_ADDを各々表す。
即ち、図１５(A)に示された第１クロック信号CK１に応答して図１５(B)の書込みアドレスW_ADDは１ずつ増加しながら生成される。また、図１５(C)に示された第２クロック信号CK２に応答して図１５(D)に示された読出しアドレスR_ADDが１ずつ増加しながら生成される。ここで、第１クロック信号CK１は入力映像信号とPLL５１０に同期する信号であり、第２クロック信号CK２は一定の周波数の発振信号であるため、相互非同期的に増加する。即ち、ライン毎に書込みアドレスW_ADDと読出しアドレスR_ADDは０.５ラインの間隔を保ちながら生成される。
【００５５】
このような過程において２つのクロック信号CK１、CK２の周波数誤差により発生される書込みアドレスW_ADDと読出しアドレスR_ADD間の累積された誤差はヘッドスイッチング時点で補償される(第７２０段階)。即ち、ヘッドスイッチング信号HSWが発生されるかが判断される(第７２２段階)。もし、第７２２段階でヘッドスイッチング信号HSWが発生すると判断されれば、現在の書込みアドレスW_ADDに所定のオフセット値OFFSETが加えられて読出しアドレスに出力されることによって読出しアドレスR_ADDがリセットされる(第７２４段階)。
【００５６】
図１６(A)乃至図１６(K)はヘッドスイッチング信号HSWが発生される場合の動作を説明するための波形図である。図１６(A)は第１クロック信号CK１を、図１６(B)は書込みアドレスW_ADDを、図１６(C)はオフセット値が加えられた書込みアドレスを各々示す。さらに、図１６(D)はヘッドスイッチング信号HSWを、図１６(E)は第１エッジ検出信号EDGE１を、図１６(F)は読出し変換アドレスT_RADを各々示す。また、図１６(G)はＯＲゲート６２６の出力信号を、図１６(H)は第２クロック信号CK２を、図１６(I)は第２エッジ検出信号EDGE２を各々示す。図１６(J)はアドレス変換信号AD_Tを、図１６(K)は補正された読出しアドレスR_ADDを各々示す。
【００５７】
即ち、ヘッドスイッチング信号発生部６４０から図１６(D)に示されたヘッドスイッチング信号HSWが印加されると、アドレス変換器６２０のエッジ検出器６２２ではヘッドスイッチング信号HSWのエッジを検出する。この際、図１６(B)の書込みアドレスW_ADDは所定のオフセット値が加えられて図１６(C)のように示される。オフセットOFFSETが加えられた書込みアドレスはフリップフロップ６２４の入力として印加される。図１６(C)を参照する際、オフセット値を１０と仮定すれば、書込みアドレスW_ADDにはオフセット値１０が加えられる。図１６(E)に示されたように、エッジ検出信号EDGE１がハイレバルに上昇してからローレベルに下降する時点でフリップフロップ６２４の出力、即ち読出し変換アドレスT_RADが出力される。ヘッドスイッチング信号HSWが発生される時点でオフセットと加えられた書込みアドレスが１２と仮定すれば、図１６(F)の読出し変換アドレスT_RADは１２という値を有することになる。エッジ検出器６２８は図１６(H)に示された第２クロック信号CK２に応答してＯＲゲート６２６の出力信号のエッジを検出し、図１６(I)の第２エッジ検出信号EDGE２を生成する。フリップフロップ６２９は第２クロック信号CK２に応答して前記第２エッジ検出信号EDGE２を図１６(J)に示されたアドレス変換信号AD_Tとして出力する。従って、マルチプレクサ６３６は選択信号として印加されるアドレス変換信号AD_Tに応答して読出し変換アドレスT_RADをフリップフロップ６３８に出力する。つまり、フリップフロップ６３８から出力される読出しアドレスR_ADDは前記書込みアドレスにオフセットOFFSETを加えた値としてリセットされて出力される(第７２４段階)。図１６(K)を参照すれば、ヘッドスイッチング信号HSWが発生される時点で読出しアドレスR_ADDは１２となる。以後のアドレスは第２クロック信号CK２に応答して１ずつ増加されて出力される。このような過程を通して、フィールド毎にヘッドスイッチング信号HSWが発生される時点で書込みアドレスW_ADDと読出しアドレスR_ADDの間隔は初期化される。このように、リセットされた状態で書込みアドレスW_ADDと、読出しアドレスR_ADDが各々生成される(第７２６段階)。
【００５８】
図１７はヘッドスイッチング時点で映像信号のジッタが補正された結果を示す。図１７を参照すれば、双方向記憶装置５６０に入力されるジッタのある映像信号MINはヘッドスイッチング信号の発生時点でジッタの誤差が一気に補償される。従って、フィールド毎に双方向記憶装置５６０を通して出力される映像信号MOUTはジッタが除去される。
【００５９】
一方、第７２６段階後に書込みアドレスW_ADDと読出しアドレスR_ADD間の接近状態に応じて書込み/読出しアドレス間の間隔が所定の間隔以上なのかが判断される(第７４０段階)。まず、書込みアドレスW_ADDが読出しアドレスR_ADDに接近するかが判断される(第７４２段階)。第７４２段階で書込みアドレスW_ADDが読出しアドレスR_ADDに接近すると判断されれば、１H区間の間書込みアドレスを増加させずに現在の書込みアドレスW_ADDが保たれる(第７４４段階)。
【００６０】
図１８(A)乃至図１８(D)は書込みアドレスW_ADDが読出しアドレスR_ADDに接近する場合の動作を説明するための波形図である。図１８(A)は水平同期信号H_SYNC１を、図１８(B)は第２比較信号CT２を、図１８(C)は１H信号発生器６１２(図１０参照)の出力を、図１８(D)は補正された書込みアドレスを各々示す。
図１８に基づいて書込みアドレスが読出しアドレスに接近する場合の動作を詳しく説明する。即ち、書込みアドレスW_ADDが読出しアドレスR_ADDに接近すれば、比較器５７０は図１８(B)に示された第２比較信号CT２をイネーブルする。この際、図１８(C)に示された１H信号発生器６１２の出力信号は第２比較信号CT２により１H区間T８４の間ローレベルになる。これによって、書込みアドレスW_ADDは１Hの間現在のアドレスに保たれる。図１８(D)を参照する際、第２比較信号CT２がイネーブルされる直前の書込みアドレスはA４と仮定される。この際、図１８(C)に示された１H信号発生器６１２(図１０参照)の出力信号がローレベルの間、書込みアドレスW_ADDはA４を保ち続けてから１H信号発生器６１２の出力信号が再びハイレバルになれば１ずつ増加される。
【００６１】
このように、書込みアドレスW_ADDが読出しアドレスR_ADDに接近する場合が発生しても、読出しアドレスR_ADDにより現在のラインのデータが読出される現象を除去しうる。
一方、第７４２段階で書込みアドレスW_ADDが読出しアドレスR_ADDに接近しなければ、読出しアドレスR_ADDが書込みアドレスW_ADDに接近するかが判断される(第７４６段階)。第７４６段階で読出しアドレスR_ADDが書込みアドレスW_ADDに接近すると判断されれば、現在の読出しアドレスR_ADDから１Hが減算される(第７４８段階)。
【００６２】
図１９(A)乃至図１９(H)は図１０に示された装置において読出しアドレスが書込みアドレスに接近する場合の動作を説明するための波形図である。図１９(A)は第１クロック信号CK１を、図１９(B)は書込みアドレスW_ADDを、図１９(C)は４分周された第１クロック信号CK１/４を各々表す。図１９(D)はフリップフロップ６５５の出力を、図１９(E)は第２クロック信号CK２を、図１９(F)は読出しアドレスR_ADDを各々表す。図１９(G)はフリップフロップ６５１の出力を、図１９(H)は第１比較信号CT１を各々示す。
【００６３】
即ち、読出しアドレスR_ADDが書込みアドレスW_ADDに接近すると判断される場合に、第１比較器６５７(図１２参照)が動作する。従って、図１９(H)に示された第１比較信号CT１がハイレバルにイネーブルされる。もし、書込みアドレスW_ADDが図１９(B)のような値を有するとすれば、図１９(C)に示された４分周された第１クロック信号CK１/４によりフリップフロップ６５５の出力は図１９(D)と同様である。この際、第２基準値REF２(図１２参照)、即ち、aを-２０と仮定すれば、区間T８０において図１９(G)の読出しアドレスR_ADDは０となり、図１９(D)の書込みアドレスW_ADDは２０となる。従って、区間T８０において減算器６５６(図１２参照)の出力は-２０となり、この値は２０より小さいのでハイレバルの第１比較信号CT１が発生される。従って、図１９のP２地点において読出しアドレスR_ADDは正確に１H以前値に補正されて出力される。図１９(F)によれば、１H以前の読出しアドレスは１００と仮定される。
つまり、読出しアドレスR_ADDが書込みアドレスW_ADDに接近する場合には補正された読出しアドレスにより、双方向記憶装置５６０に貯蔵された１ラインのデータが２回繰り返して読出される。
一方、第７４６段階で読出しアドレスR_ADDが書込みアドレスW_ADDに接近しないと判断されれば、２つのアドレス間の発生間隔が正常なので書込みアドレスW_ADDと読出しアドレスR_ADDは各々１ずつ増加される(第７５０段階)。
【００６４】
図２０(A)及び図２０(B)は本発明に係る映像信号ジッタ補正装置５３０で行われるアドレス制御結果を説明するための図面である。即ち、図２０(A)を参照すれば、書込みアドレスW_ADDが読出しアドレスR_ADDに接近する場合、書込みアドレスW_ADDは１Hの間中断される。従って、１H後には読出しアドレスR_ADDだけ増加される。また、図２０(B)を参照すれば、読出しアドレスR_ADDが書込みアドレスW_ADDに接近する場合、読出しアドレスR_ADDから１Hが減算される。従って、読出しアドレスR_ADDは１H以前の値を有する。
前述したような過程を通してアドレス接近現象に応じるアドレスの補正が行われる。従って、第７４０段階で補正された書込み及び読出しアドレスW_ADD、R_ADDによりデータの書込み及び読出しが行われる(第７６０段階)。
また、円滑なメモリアクセスのためには双方向記憶装置５６０のようなメモリの設計時に１ライン分の容量以外に、区間T９１及びT９２だけの余裕が存在するようにそのサイズが設定される。ここで、T９１またはT９２の区間はメモリアクセス方法に応じて変わる。
【００６５】
次に、本発明の他の実施形態に係る映像信号のジッタ補正装置について図面に基づいて説明する。
図２１は映像信号再生システムを示す概略的なブロック図であって、本発明の他の実施形態に係る映像信号のジッタ補正装置８００が適用される。図２１を参照すれば、映像信号再生システムはデジタルビデオデコーダ８１０、水晶発振器８２０、同期信号分離器８３０、PLL８４０及び映像信号ジッタ補正装置８００を含む。
【００６６】
デジタルビデオデコーダ８１０は入力される映像信号INから輝度信号Y１と色信号C１とを分離する。この際、輝度信号Y１はPLL８４０に同期する第１クロック信号CK１により復調されることによって分離される。また、色信号C１は水晶発振器８２０から生成される第２クロック信号CK２により復調されることによって分離される。同期信号分離器８３０とPLL８４０は図８と同一の機能を行う。水晶発振器８２０は固定された周波数を有する第２クロック信号CK２を生成する。
【００６７】
映像信号ジッタ補正装置８００は輝度信号処理部８５０、色信号処理部８６０及び双方向記憶装置８７０を含む。まず、輝度信号処理部８５０について具体的に説明する。
輝度信号処理部８５０は第１クロック信号CK１により輝度書込みアドレスYW_ADDを生成し、この輝度書込みアドレスYW_ADDにより前記輝度信号Y１を第１双方向記憶装置８５４に書込む。また、輝度信号処理部８５０は第２クロック信号CK２により輝度読出しアドレスYR_ADDを生成し、この輝度読出しアドレスYR_ADDにより、書込まれた輝度信号を読出す。このために、輝度信号処理部８５０は輝度読出しアドレス生成器８５２、輝度書込みアドレス生成器８５８、第１双方向記憶装置８５４及び第１比較器８５６を含む。第１双方向記憶装置８５４は１ライン分の輝度信号データを貯蔵しうる容量のメモリで具現される。輝度読出しアドレス生成器８５２は水晶発振器８２０から出力される第２クロック信号CK２に応答して第１双方向記憶装置８５４に貯蔵された輝度信号を読出すための読出しアドレスYR_ADDを生成する。この際、生成された輝度読出しアドレスYR_ADDは第１比較器８５６から出力される第１比較信号CT１に応答して制御される。
【００６８】
また、輝度信号処理部８５０の輝度書込みアドレス生成器８５８は第１クロック信号CK１に応答して第１双方向記憶装置８５４に前記輝度信号Y１を書込むための輝度書込みアドレスYW_ADDを生成する。この際、生成された輝度書込みアドレスYW_ADDは第１比較器８５６から出力される第２比較信号CT２に応答して制御される。第１比較器８５６は輝度読出しアドレスYR_ADDと輝度書込みアドレスYW_ADDとを比較し、比較結果に応答して第１比較信号CT１と第２比較信号CT２とを生成する。即ち、第１比較器８５６は輝度書込みアドレスYW_ADDと輝度読出しアドレスYR_ADDの接近状態を判断して前記第１、第２比較信号CT１、CT２を生成する。従って、第１、第２比較信号CT１、CT２は輝度信号の読出し及び書込みアドレスを補正するための制御信号として用いられる。このような過程を通して第１双方向記憶装置８５４に書き込まれた輝度信号Y１は固定された周波数の第２クロック信号CK２に応答して読出される。この際、読出された輝度信号はジッタの除去された第２輝度信号Y２と定義される。
【００６９】
図２１の装置において輝度信号処理部８５０は図８の具体例と類似した方式で具現可能なので具体的な説明は省略する。但し、後述するように、ヘッドスイッチング時点ではフィールド毎に入出力される映像信号のスキューに対する平均値が反映されて入出力アドレスがリセットされるという点で差がある。
【００７０】
色信号処理部８６０は第２クロック信号CK２により色信号書込みアドレスCW_ADDを生成し、色信号書込みアドレスCW_ADDにより前記色信号C１を第２双方向記憶装置８６４に書込む。また、色信号処理部８６０は第２クロック信号CK２により色信号読出しアドレスCR_ADDを生成し、色信号読出しアドレスCR_ADDにより、書き込まれた色信号を読出す。このために、色信号処理部８６０は色信号読出しアドレス生成器８６２、色信号書込みアドレス生成器８６８、第２双方向記憶装置８６４及び第２比較器８６６を含む。
【００７１】
色信号処理部８６０の第２双方向記憶装置８６４は１ライン以上の色信号を貯蔵できる程度の容量を有するメモリで具現される。色信号読出しアドレス生成器８６２は第２クロック信号CK２に応答して第２双方向記憶装置８６４に書込まれた色信号を読出すための読出しアドレスCR_ADDを生成する。この際、色信号読出しアドレスCR_ADDは第２比較器８６６から出力される第３比較信号CT３に応答して制御される。また、色信号書込みアドレス生成器８６８は第２クロック信号CK２に応答し、色信号C１を書込むための色信号書込みアドレスCW_ADDを生成する。この際、色信号書込みアドレスCW_ADDは第２比較器８６６から出力される第４比較信号CT４に応答して制御される。第２比較器８６６は色信号読出しアドレスCR_ADDと、色信号書込みアドレスCW_ADDとを比較し、比較結果に相応する第３比較信号CT３と第４比較信号CT４を生成する。従って、第３、第４比較信号CT３、CT４は色信号の読出し及び書込みアドレスを補正するための制御信号として用いられる。このような過程を通して第２双方向記憶装置８６４に書込まれた色信号C１は第２クロック信号CK２に応答して読出される。この際、読出された色信号はジッタの除去された第２色信号C２と定義される。
【００７２】
第３双方向記憶装置８７０は同期信号分離器８３０から出力された水平同期信号H_SYNC１と垂直同期信号V_SYNC１を輝度書込みアドレスYW_ADDに応答して貯蔵する。また、第３双方向記憶装置８７０に貯蔵された水平/垂直同期信号H_SYNC１、V_SYNC１は輝度読出しアドレスYR_ADDに応答して出力される。この際、出力される水平/垂直同期信号はジッタの除去された第２水平/垂直同期信号H_SYNC２/V_SYNC２と定義される。色信号処理部８６０については図２２に基づいて詳しく説明する。
変調器８８０は図２１の映像信号ジッタ補正装置８００から出力される映像信号、例えば、第２輝度信号Y２、第２色信号C２及び第２水平/垂直同期信号H_SYNC２、V_SYNC２を入力して変調する。
【００７３】
このように、本発明の他の実施形態では色信号復調時に第１クロック信号CK１を利用せず、第２クロック信号CK２を用いることによって色信号の復調特性をさらに向上させうる。従って、図２１に示された映像信号ジッタ補正装置８００では周波数が一定の第２クロック信号CK２により色信号の書込みと読出しが行われる。このような場合に、輝度信号Y１を書込むための第１クロック信号CK１と、色信号を書込むための第２クロック信号CK２との間に相互同期の合わない問題点が現れる。しかし、このような問題点は輝度信号のジッタ補正結果により、色信号のジッタを補正することで補償されうる。一例として、輝度信号の水平同期区間を用いて色信号のジッタを補正しうる。
【００７４】
図２２は図２１に示された装置８００の色信号処理部８６０を示す詳細な回路図である。
図２２を参照すれば、色信号書込みアドレス生成器８６８はアンドゲート９３４、１H信号発生器９３２、加算器９３６及びフリップフロップ９３８を含む。色信号書込みアドレス生成器８６８の各構成要素は図１０に示された書込みアドレス生成器５５０の構成要素と類似した機能を行う。但し、１H信号発生器９３２は第２比較器８６６(図２１参照)から出力される第４比較信号CT４に応答して１H信号を発生させる。
【００７５】
色信号読出しアドレス生成器８６２はエラー発生部９００、スキップ/ホールド信号発生部９１０、アドレス制御部９２０、ヘッドスイッチング信号発生部９５０、アドレス変換器９７０及び読出しアドレス出力部９６０を含む。
エラー発生部９００はヘッドスイッチング信号HSW、第２クロック信号CK２、第１、第２読出し水平同期信号H_SYNC１、H_SYNC２に応答して第１、第２エラーError１、Error２を発生させる。ここで、第１エラーError１は毎水平ラインの第１、第２読出し水平同期信号H_SYNC１、H_SYNC２の差値を示す。即ち、エラー発生部９００は第３双方向記憶装置８７０(図２１参照)に書込まれる書込み水平同期信号H_SYNC１と、読出される読出し水平同期信号H_SYNC２の周期に応じるエラー量Error１を発生させる。言い換えれば、第１エラーError１は第１クロック信号CK１により書込まれる輝度信号と、第２クロック信号CK２により書込まれる色信号間の同期を合せるための信号である。また、前記第２エラーError２は毎フィールドから発生される入力映像のスキューに対する平均値を示す。従って、第２エラーError２はヘッドスイッチング時点で色信号と輝度信号のアドレスをリセットさせるのに反映される。エラー発生部９００については図２７乃至図３１に基づいて詳しく説明する。
【００７６】
スキップ/ホールド信号発生部９１０はエラー発生部９００から生成された第１エラーError１に応答して色信号の出力を制御するためのホールド信号HOLDとスキップ信号SKIPを発生させる。例えば、エラー発生部９００から生成される第１エラー量Error１により書込み水平同期信号H_SYNC１の周期が、読出し水平同期信号H_SYNC２の周期より大きいものと判断されれば、色信号データを減らすためにスキップ信号SKIPが発生される。また、書込み水平同期信号H_SYNC１の周期が、読出し水平同期信号H_SYNC２の周期より小さいものと判断される場合に、色信号データを増やすためにホールド信号HOLDが発生される。
【００７７】
アドレス制御部９２０はスキップ/ホールド信号発生部９１０から生成されるスキップ信号SKIPとホールド信号HOLDに応答して色信号の読出しアドレスをスキップしたり、現在のアドレスを保つように制御する。このために、アドレス制御部９２０はマルチプレクサ９２２、９２４を含む。マルチプレクサ９２２は+１と０を第１入力と第２入力として受入れ、ホールド信号HOLDに応答して入力された信号を選択的に出力する。一例として、ホールド信号HOLDがローレベルの場合には０を出力するように具現される。即ち、マルチプレクサ９２２の出力が０ならば、色信号の読出しアドレスが増加されないので現在のアドレスが保たれる。また、マルチプレクサ９２４はマルチプレクサ９２２の出力と+２値を各々第１入力と第２入力として受入れ、スキップ信号SKIPに応答して入力された信号を選択的に出力する。例えば、スキップ信号SKIPがローレベルの場合に、マルチプレクサ９２４は+２値を出力するように具現される。即ち、マルチプレクサ９２４の出力が+２ならば、以後の処理過程によって色信号の読出しアドレスCR_ADD値が+２だけ増加することになる。従って、色信号の読出しアドレスCR_ADDは現在の値から２だけスキップされる。
【００７８】
図２３(A)乃至図２３(D)は図２１に示された装置で行われる色信号補正を説明するための図面である。図２３(A)は書込まれる色信号C１を、図２３(B)は書込み水平同期信号H_SYNC１を、図２３(C)は読出される色信号C２を、図２３(D)は読出し水平同期信号H_SYNC２を各々示す。
【００７９】
図２２及び図２３に基づいて水平同期信号の周期に応じる色信号補正過程を具体的に説明する。前述したように、図２２に示された装置は色信号を書込むために、水晶発振器８２０により生成される第２クロック信号CK２を用いる。ここで、水晶発振器８２０のクロック周波数は１３.５MHzであると仮定する。図２３(B)に示されたクロック数は実際に書込み水平同期信号H_SYNC１周期を第２クロック信号CK２によりカウンティングした値である。従って、PLL８４０(図２１参照)に同期して書込み水平同期信号H_SYNC１の周期は第２クロック信号CK２によりカウンティングされる時その値が相異なる場合がある。図２３(B)を参照すれば、T７１区間のカウンティングされたクロック数は８５０個、T７２区間のカウンティングされたクロック数は８５８個で、T７３区間のカウンティングされたクロック数は８６６個と仮定される。この際、水平同期信号H_SYNC１は輝度信号と共に処理されるので、水平周期毎に第１クロック信号CK１は８５８個と一定になる。しかし、入力される映像信号が放送規格より長いか短いと、第１クロック信号CK１の数は一定していても第２クロック信号CK２をカウンティングした値は８５８個でない値となることがある。即ち、第２クロック信号CK２をカウンティングした値が８５８個のT７２区間が正常な場合なら、T７１は入力される映像信号の水平周期が規格より短い場合を示す。この際、第２クロック信号CK２をカウンティングした値は８５０個であり、基準となる８５８から８個のデータが足りなくなる。このような場合には、入力された色信号C１から８個のデータを増やす。また、T７３は入力される映像信号の水平周期が規格より長い場合を示す。この際、第２クロック信号CK２をカウンティングした値が８６６個であり、基準となる８５８個より８個のデータが超過される。従って、入力された色信号C１から８個のデータを減らす。
【００８０】
即ち、前記図２１のデジタルビデオデコーダ８１０はデータ復調時に入力される固定された周波数の第２クロック信号CK２により色信号をサンプリングする。しかし、前記色信号からジッタを補正するためには色信号データの成分数が８５８個で一定にすべきである。従って、書込み水平同期信号H_SYNC１の周期を測定した値と基準となる値との差に相応して色信号の出力データ成分の数を増減できる。この際、色信号の出力データ成分の数を増やす方法としては高次補間が用いられる。また、出力データ成分の数を減らす方法としてはデシメ―ション(decimation)が用いられる。
【００８１】
図２４(A)乃至図２４(D)は書込み水平同期信号H_SYNC１の周期により色信号データを補正する方法を示す。図２４を参照すれば、図２４(A)は色信号データの成分数が基準となる値より１つ多いか少ない場合を、図２４(B)は基準となる値より二つ多いか少ない場合を各々示す。また、図２４(C)は色信号データ成分数が基準となる値より３つ多いか少ない場合を、図２４(D)は基準となる値より４つ多いか少ない場合を各々示す。
即ち、図２３(A)乃至図２３(D)のように、増減すべき色信号のデータ数が決定されると、図２４(A)乃至図２４(D)のように、適正位置、即ち各矢印地点で色信号データが増減されるべきである。従って、全出力データの成分数は８５８個となる。図２４(A)乃至図２４(D)の各矢印地点は出力される色信号データを補償する適正位置を示す。ここで、色信号は周波数成分が極端に低いので、一部のデータを捨てたり、重畳しても容易に感知されない特性が用いられる。このような過程はアドレス制御部９２０で色信号の読出しアドレスCR_ADDを補正することによって行われる。
【００８２】
再び図２２を参照すれば、ヘッドスイッチング信号発生部９５０はカウンタ９５２とマルチプレクサ９５４とを含む。また、ヘッドスイッチング信号発生部９５０は図１０に示されたヘッドスイッチング信号発生部６４０と同一の機能を行うので具体的な説明は省略する。
【００８３】
アドレス変換器９７０はヘッドスイッチング信号発生部９５０から出力されるヘッドスイッチング信号HSWと、色信号書込みアドレスCW_ADD及びエラー発生部９００から生成された第２エラーError２に応答してアドレス変換信号AD_Tと、読出し変換アドレスT_RADを生成する。即ち、アドレス変換器９７０から生成される読出し変換アドレスT_RADは色信号書込みアドレスCW_ADDに前記エラー発生部９００から生成されたエラー量Error２が加えられた値となる。アドレス変換器９７０については図３２に基づいて詳しく説明する。
【００８４】
読出しアドレス出力部９６０は第３比較信号CT３に応答してアドレス制御部９２０の出力信号または-１Hの値を選択する。また、読出しアドレス出力部９６０はアドレス変換信号AD_Tに応答してヘッドスイッチング時点で読出し変換アドレスT_RADを出力する。このために、読出しアドレス出力部９６０はマルチプレクサ９６２、９６６、加算器９６４及びフリップフロップ９６８を含む。
比較器８６６は図１２に示された具体例の比較器５７０と同一の方式で具現される。従って、本明細書では具体的な説明は省略する。
第２双方向記憶装置８６４の入力信号MINはジッタのある色信号C１となり、出力信号MOUTはジッタの除去された色信号C２となる。
【００８５】
図２２に示された装置において、アドレス変換器９７０は輝度読出しアドレス生成器８５２(図２１参照)にも同一に適用される。即ち、エラー発生部９００から生成された第２エラーError２はヘッドスイッチング時点に輝度読出しアドレスYR_ADDと色信号読出しアドレスCR_ADDに加えられてそれぞれの読出しアドレスが変換される。もし、このような第２エラーError２、即ち、フィールド別映像信号のスキュー平均値がヘッドスイッチング時点に反映されないと、結果的に映像出力画面上には左右方向にスキューが発生される。
【００８６】
図２５(A)乃至図２５(D)は前記第２エラーError２が反映されない状態で映像信号のジッタが補正される場合を説明するための図面である。図２５(A)は絶対的な時間を基準として入力される映像信号を、図２５(B)はジッタの補正された映像信号を各々示す。また、図２５(C)はジッタの補正された映像信号が映像出力装置で実際にディスプレイされる画面を、図２５(D)は図２５(C)に示された各フィールドの画面が重畳されて実際に使用者によって見られる画面を各々示す。
【００８７】
即ち、図２５(A)乃至図２５(C)に示されたように、書込み水平同期信号H_SYNC１と、出力水平動期信号H_SYNC２との差によってのみジッタが補正され、その結果は図２５(B)のように示される。つまり、以前フィールドの最後に入力される映像信号の水平同期信号H_SYNC１に、ジッタの補正された読出し水平同期信号H_SYNC２が合わせられる。従って、図２５(B)の映像信号には以前フィールドの最後の読出し水平同期信号と、現在のフィールドの入力同期信号との差hg１乃至hg７が示される。このように、出力同期信号H_SYNC２が急に変化するフィールドの端部では、図２５(D)のJ１、J２のように左右方向にスキューが現れることがある。このような現象を防止するために、本発明の他の実施形態ではジッタの補正された出力映像信号の位置が入力信号のスキュー量によって調節されるようにする。
【００８８】
図２６(A)乃至図２６(D)は本発明に係る映像信号のジッタ補正結果を示す図面である。図２６(A)は絶対的な時間を基準として入力されるフィールド別映像信号を、図２６(B)は図２６(A)から発生されるスキュー量の平均値を求めた結果を各々示す。図２６(C)は図２６(B)から求めたスキュー量の平均値に応じて映像信号のジッタを補正した結果を、図２６(D)はジッタの補正された映像信号を実際の映像出力装置にディスプレイした画面を各々示す。
【００８９】
即ち、図２６(B)のag１乃至ag８は図２６(A)の実際のスキュー量hg１乃至hg８の平均値(AVR)を示し、前記第２エラーError２と同一である。この際、各フィールドで求められた平均値は図２６(B)に示されたように、入力信号のスキューに比べて変動量が非常に小さくなる。従って、ヘッドスイッチング信号が発生される度に前記平均値により映像信号のジッタを補正すれば図２６(C)のように示される。この際、出力される映像は前記平均値ag１乃至ag８により入力映像を追従することになる。つまり、図２６(D)の実際の画面ではスキュー量が減少されるだけでなく、スキューの方向が一方向に一定になる。
【００９０】
図２７は図２２に示された装置のエラー発生部９００を示す具体的な回路図である。エラー発生部９００は入出力同期差検出部９０、スキュー平均値生成部９５及び加算器９７を含む。
入出力同期差検出部９０は書込み水平同期信号H_SYNC１と読出し水平同期信号H_SYNC２とを比較し、その差を第１エラーError１として生成し、ヘッドスイッチング時点で発生される前記第１エラーError１を出力する。この際、出力される差値は０．５H反転及びループフィルタリングされて出力される。このために、入出力同期差検出部９０はエッジ検出器９０１、９０３、９０４、カウンタ９０２、フリップフロップ９０５、９０６、０.５H反転部９０７及びループフィルタ９０８を含む。
【００９１】
以下、入出力同期差検出部９０についてさらに具体的に説明する。エッジ検出器９０１は第３双方向記憶装置８７０から読出し水平同期信号H_SYNC２のエッジを検出し、検出された結果E１を出力する。カウンタ９０２はエッジ検出器９０１の出力信号E１に応答してリセットされ、第２クロック信号CK２をカウンティングする。この際、カウンティングされた結果はCNT１で示す。エッジ検出器９０３は書込み水平同期信号H_SYNC１のエッジを検出し、検出結果E２を出力する。また、エッジ検出器９０４はヘッドスイッチング信号HSWのエッジを検出し、検出結果E３を出力する。フリップフロップ９０５はカウンタ９０２の出力信号CNT１をデータ入力し、エッジ検出器９０３の出力信号E２をクロック入力して出力信号を生成する。この際、フリップフロップ９０５の出力信号は前記第１エラーError１となり、スキップ/ホールド信号発生部９１０(図２２参照)の入力信号として印加される。また、フリップフロップ９０６は第１エラーError１をデータ入力し、エッジ検出器９０４の出力信号E３をクロック入力して出力信号Q１を生成する。０.５H反転部９０７はフリップフロップ９０６の出力信号Q１を０.５H反転させて正/負の極性を有する出力信号を生成する。ループフィルタ９０８は０.５H反転部９０７の出力信号をフィルタリングして高周波成分を除去する。この際、ループフィルタ９０８は主体的なフィードバック特性により出力値が０となるように制御される。また、ループフィルタ９０８から出力される結果は書込み水平同期信号H_SYNC１に反映されるので、書込み水平同期信号H_SYNC１と読出し水平同期信号H_SYNC２の差は徐々に減少される。
【００９２】
スキュー平均値生成部９５はヘッドスイッチング信号HSWに応答して１フィールドの間に発生される入出力映像のスキュー量の平均値を求める。この際、求められたスキュー平均値は０．５H反転及び低域フィルタリングして出力する。このために、スキュー平均値生成部９５はエッジ検出器９１２、９１４、カウンタ９１３、フリップフロップ９１５、０.５H反転部９１６及び低域通過フィルタ９１７を含む。
【００９３】
以下、スキュー平均値生成部９５についてさらに具体的に説明する。エッジ検出器９１２はヘッドスイッチング信号HSWに同期した書込み水平同期信号H_SYNCSのエッジを検出し、検出された結果E４を出力する。カウンター９１３はエッジ検出器９１２の出力信号E４に応答してリセットされ、第２クロック信号CK２をカウンティングし、カウンティングされた結果CNT２を出力する。エッジ検出器９１４はヘッドスイッチング信号HSWのエッジを検出し、検出結果を出力する。フリップフロップ９１５はカウンタ９１３の出力信号CNT２をデータ入力し、エッジ検出器９１４の出力信号をクロック入力して出力信号Q２を生成する。０.５H反転部９１６はフリップフロップ９１５の出力信号Q２を０.５H反転させ、反転結果を正極性または負極性の出力信号として生成する。低域通過フィルタ９１７は０.５H反転部９１６の出力信号をフィルタリングし、フィルタリングされた結果を出力する。
加算器９７は入出力同期差検出部９０の出力信号と、スキュー平均値生成部９５の出力信号を加え、加えられた結果を前記第２エラー信号Error２として出力する。ここで、第２エラー信号Error２は図２５のag１乃至ag８を示す。
【００９４】
図２８(A)乃至図２８(H)は図２７に示されたエラー発生部９００の入出力同期差を求める過程を説明するための図面である。図２８(A)は第２クロック信号CK２を、図２８(B)は読出し水平同期信号H_SYNC２を各々示し、図２８(C)と２８(D)はエッジ検出器９０１の出力信号E１とカウンタ９０２の出力信号CNT１を各々示す。また、図２８(E)は書込み水平同期信号H_SYNC１を、図２８(F)はエッジ検出器９０３の出力信号E２を、図２８(G)はフリップフロップ９０５の出力信号Error１を各々示す。
【００９５】
次いで、図２７と図２８を参照してエラー発生部９００の読出し水平同期信号H_SYNC１、H_SYNC２間の差を求める過程が詳しく説明される。まず、図２７のエッジ検出器９０１は読出し水平同期信号H_SYNC２のエッジを検出して図２８(C)のような検出信号E１を生成する。カウンタ９０２はエッジ検出器９０１の出力信号E１に応答してリセットされた後、図２８(D)の第２クロック信号CK２をカウンティングし始める。例えば、第２クロック信号CK２が１４.３MHzの周波数を有すると仮定すれば、正常な場合にカウンタ９０２は０〜９０９まで順次にカウンティングする。この際、エッジ検出器９０３は図２８(E)の書込み水平同期信号H_SYNC１のエッジを検出した信号E２を図２８(F)のように出力する。ここで、カウンタ９０２の出力信号CNT１は書込み水平同期信号H_SYNC１のエッジE２でフリップフロップ９０５にラッチされる。このように、図２８(G)に示されたフリップフロップ９０５の出力信号Error１は毎ラインの書込み水平同期信号H_SYNC１と読出し水平同期信号H_SYNC２の差を示す。即ち、図２８(G)を参照すれば、エッジ検出器９０３から検出されるH_SYNC１のエッジでラッチされる値がそのままフリップフロップ９０５の出力として生成される。
【００９６】
図２９(A)乃至図２９(D)は図２７に示された回路においてヘッドスイッチング信号HSWが発生される時点の入出力同期差を求める過程を説明するための図面である。図２９を参照すれば、図２９(A)は入出力同期差検出部９０のフリップフロップ９０５の出力信号Error１を、図２９(B)はヘッドスイッチング信号HSWを各々示す。また、図２９(C)はエッジ検出器９０４の出力信号E３を、図２９(D)はフリップフロップ９０６の出力信号Q１を各々示す。
【００９７】
即ち、図２９(A)に示された、毎ラインの入出力同期信号の差、即ち、フリップフロップ９０５の出力は各々f０、f１、f２…と仮定される。この際、フィールド毎に図２９(B)のようにヘッドスイッチング信号HSWが発生されるとエッジ検出器９１４によって図２９(C)のようにヘッドスイッチング信号のエッジE３が検出される。フリップフロップ９０６の出力信号Q１はヘッドスイッチング信号HSWのエッジが検出される時点で現れるフリップフロップ９０５の出力信号Error１である。即ち、図２８(A)に示された入出力同期信号の差のうち実際のスキュー量の決定に要求されるのは図２９(D)に示された信号、即ち、ヘッドスイッチング時点における値である。つまり、入出力同期差検出部９０から出力される信号はヘッドスイッチング時点で現れる書込み水平同期信号H_SYNC１と、読出し水平同期信号H_SYNC２の差値となる。このような過程を通して求められた入出力同期信号の差値は０.５ラインだけ反転されて出力される。
【００９８】
図３０(A)及び図３０(B)は書込み水平同期信号H_SYNC１と読出し水平同期信号H_SYNC２の位相関係を説明するための図面である。
図３０を参照すれば、読出し水平同期信号H_SYNC２の１つの水平同期区間１Hにおいて０.５Hとなる地点を中心に、図３０(A)の書込み水平同期信号H_SYNC１が０.５H以前区間に存在する場合が有り得る。このような場合には第１、読出し水平同期信号の差T９７が正の値を有するように設定される。また、図３０(B)のように、前記読出し水平同期信号H_SYNC２の０.５H以降の地点に書込み水平同期信号H_SYNC１が存在する場合が有り得る。このような場合には、第１、第２読出し水平同期信号の差T９８が負の値を有するように設定される。このように、図３０に示された入力同期信号と出力同期信号との位相形態に応じて入出力同期差の符号が適切に設定される。従って、読出し水平同期信号H_SYNC２の０.５H地点に該当する値を基準として出力される映像信号のデータ数を調整することによって入力同期と出力同期間に迅速な追従が行われる。
【００９９】
図３１(A)乃至図３１(D)は図２７の回路においてスキュー平均値生成部９５の動作を説明するための波形図である。図３１(A)はヘッドスイッチング信号HSWを、図３１(B)は書込み水平同期信号H_SYNC１を、図３１(C)はカウンタ９１３の出力信号CNT２を、図３１(D)はフリップフロップ９１５の出力信号Q２を各々示す。
【０１００】
図２７乃至図３１に基づいてスキュー平均値生成部９５の動作を具体的に説明する。エッジ検出器９１２は図３１(B)の書込み水平同期信号H_SYNC１のエッジのうち、図３１(A)のヘッドスイッチング信号HSWに同期する信号を検出する。即ち、カウンタ９１３はヘッドスイッチング信号に同期した水平同期信号H_SYNCSによりリセットされて第２クロック信号CK２をカウンティングする。カウンティングされた結果は図３１(C)のようであり、０〜９０９の値が反復的にカウンティングされることがわかる。フリップフロップ９１５はヘッドスイッチング信号HSWのエッジが検出される時点で出力されるカウンタ９１３の出力値を図３１(D)のように出力する。即ち、フリップフロップ９１５の出力信号Q２は１つのフィールドの間に書込み水平同期信号H_SYNC１が読出し水平同期信号H_SYNC２に比べて抜け出す程度、即ちスキューを示す。図３１(D)のように求められたフリップフロップ９１５の出力値Q２は０.５H反転部９１６で反転されて正の値または負の値として出力される。このように、反転された値は低域通過フィルタ９１７でフィルタリングされて高周波成分の除去された信号として出力される。
【０１０１】
前述したように、ループフィルタ９０８の出力と、低域通過フィルタ９１７の出力とは各々加算器９７で加えられて前記第２エラーError２となる。即ち、前記第２エラーError２はヘッドスイッチング信号HSWが印加された時、出力同期信号が調整されるべき量、即ち、図２６(B)及び図２６(C)のag１〜ag８を示す。このような過程を経て求められる第２エラーError２は輝度読出しアドレス生成器８５２と色信号読出しアドレス生成器８６２に印加される。
【０１０２】
図３２は図２２のアドレス変換器９７０を説明するための詳細な回路図である。アドレス変換器９７０はエッジ検出器９７１、加算器９７２、フリップフロップ９７３、９７４、ＯＲゲート９７５、エッジ検出器９７６及びフリップフロップ９７７を含む。
アドレス変換器９７０の構成要素は図１１のアドレス変換器６２０と同じ構成要素であるため具体的な動作説明は省略する。しかし、加算器９７２は書込みアドレスCW_ADDと、オフセット値OFFSET及び前記第２エラー量ERROR２を加えてフリップフロップ９７３にデータ入力として印加する。ここで、オフセット値OFFSETは色信号の書込みアドレスCW_ADDと色信号の読出しアドレスCR_ADDとを適正な間隔に保たせるために、１Hに設定されることが望ましい。前述した例のように、第２クロック信号CK２が１.４３MHzならば前記オフセットOFFSETは１Hに該当する値、すなわち９１０となる。即ち、ヘッドスイッチング時点で色信号読出しアドレスCR_ADDは、書込みアドレスCW_ADDとオフセット値OFFSET及び前記エラー発生部９００から発生されたエラー量Error２が加えられて読出し変換アドレスT_RADとして出力される。
また、前記アドレス変換器９７０が輝度信号処理部８５０に適用される場合、書込みクロック信号は第１クロック信号CK１となり、読出しクロック信号は第２クロック信号CK２となる。即ち、輝度読出しアドレス生成器８５２のアドレス変換器(図示せず)にも同様な方式でエラー量Error２が適用されて輝度読出しアドレスYR_ADDが生成される。
【０１０３】
図２１の装置において比較器８５６、８６６は図１２に示された比較器５７０と同一の方式で具現される。従って、本明細書では比較器８５５、８６６に対する詳細な説明は省略する。但し、色信号処理部８６０に適用される場合には、書込みクロック信号が第２クロック信号CK２という点でのみ差がある。
【０１０４】
図３３および図３４は図２１に示された映像信号のジッタ補正装置において行われるジッタ補正方法を説明するためのフローチャートである。図３３および図３４に示されたジッタ補正方法は初期アドレス生成段階(第１１００段階)、色信号の周期補正及び書込み/読出し映像のスキュー生成段階(第１２００段階)、ヘッドスイッチング時点でのアドレスリセット段階(第１５００段階)、アドレス接近状態に応じるアドレス補正段階(第１７００段階)及び生成されたアドレスによる映像信号書込み/読出し段階(第１８００段階)を含む。
【０１０５】
図２１乃至図３４を参照して本発明の他の実施形態に係る映像信号ジッタ補正方法を説明する。
まず、動作初期に色信号と輝度信号の書込みアドレス及び読出しアドレスが生成される(第１１００段階)。前述したように、輝度信号の書込みアドレスYW_ADDはPLL８４０(図２１参照)から発生される第１クロック信号CK１により生成され、色信号の書込みアドレスCW_ADDは固定された周波数の第２クロック信号CK２により生成される(第１１２０段階)。また、前記第２クロック信号CK２により輝度信号の読出しアドレスYR_ADDと色信号の読出しアドレスCR_ADDとが生成される(第１１４０段階)。即ち、本発明において色信号は固定された水晶発振クロックCK２により書込まれて色相再現を充実に行える。この際、輝度信号及び色信号は書込みクロック信号が相異なるために同期が合わないことがある。従って、第１２００段階でかかる映像信号の水平周期補正及び各フィールドから発生される映像信号のスキュー量を求める。このために、輝度信号と共に処理される水平同期信号の周期を判断して色信号の出力データ数が調整される。具体的には、ライン毎に双方向記憶装置８７０に書込まれた書込み水平同期信号H_SYNC１と、読出し水平同期信号H_SYNC２との周期が相異なるかが判断される(第１２２０段階)。第１２２０段階で書込み水平同期信号H_SYNC１と読出し水平同期信号H_SYNC２との周期が相異なると判断されれば、色信号の現在の読出しアドレスを保ったり、スキップして輝度信号に同期されるように補正する(第１２４０段階)。色信号の読出しアドレスを補正する方法については前記図２２及び図２３と関連して詳しく説明したのでその具体的な説明は省略する。このように、色信号を輝度信号に同期させるために、出力される色信号データ数が調整される。
【０１０６】
また、ライン毎に発生される書込み/読出し水平同期信号の差と、各フィールドから発生される映像スキューの平均値とが加えられて第２エラー量Error２が生成される(第１２６０段階)。この際、ヘッドスイッチング時点で前記エラー値Error２が反映されて書込み/読出しアドレスがリセットされる(第１５００段階)。まず、ヘッドスイッチング信号HSWが発生されるかが判断される(第１５２０段階)。もし、ヘッドスイッチング信号HSWが発生されると、第１１００段階で求められた輝度信号と色信号の書込みアドレスYW_ADD、CW_ADDにオフセット値OFFSETと、前記１２６０段階で求められたエラー値Error２とが加えられて輝度、色信号の読出しアドレスYR_ADD、CR_ADDがリセットされる(第１５４０段階)。このように、使用者に感知されないヘッドスイッチング時点で書込みアドレスと、読出しアドレスの間隔は一定に保たれる。このように、輝度信号書込みアドレスと読出しアドレス、色信号書込みアドレスと読出しアドレスはリセットされた状態で生成される(第１５６０段階)。前述したように、一定の間隔を示すオフセットOFFSETは１Hに設定されることが望ましい。従って、輝度信号と色信号の書込みアドレスと、読出しアドレスの関係は一定の間隔を保つが、フィールド毎に発生されるスキュー量の平均値が反映されて各々リセットされる。
【０１０７】
第１５００段階後に、輝度、色信号の書込みアドレス及び読出しアドレスの間に接近現象が発生されるか判断され、前記判断結果によってアドレスの補正が行われる(第１７００段階)。まず、輝度と色信号の書込みアドレスYW_ADD、CW_ADDが読出しアドレスWR_ADD、CR_ADDに接近したなら、１H区間の間書込みアドレスを増加させずに現在の書込みアドレスが保たれる(第１７４０段階)。第１７４０段階は前記図１３および図１４の方法と同一に動作するので、具体的な説明は省略する。このように、書込みアドレスが読出しアドレスに接近する場合には、現在の書込みアドレスYW_ADD、CW_ADDは１H区間の間増加されず、データの書込みが中止される。
【０１０８】
一方、第１７２０段階において輝度、色信号の書込みアドレスYW_ADD、CW_ADDが読出しアドレスYR_ADD、CR_ADDに接近しないと、読出しアドレスが書込みアドレスを接近するかが判断される(第１７６０段階)。第１７６０段階において読出しアドレスが書込みアドレスに接近すると判断されれば、現在の輝度と、色信号の読出しアドレスYR_ADD、CR_ADDから１Hを減算する(第１７７０段階)。つまり、読出しアドレスが書込みアドレスに接近する場合には、前記１７７０段階で補正された読出しアドレスにより双方向記憶装置８５４、８６４に貯蔵された色信号、輝度信号のデータが２回繰返して読出される。
【０１０９】
一方、第１７６０段階において輝度、色信号の読出しアドレスYR_ADD、CR_ADDが書込みアドレスに接近しないと判断されれば、２つのアドレス間の発生間隔が正常なので書込みアドレスと読出しアドレスとを各々１ずつ増加させる(第１７８０段階)。ここで、アドレス接近状態によるアドレス補正過程は前記図１３および図１４の方法と同一なので詳細な説明は省略する。
【０１１０】
従って、第１７００段階で生成及び補正された書込み/読出しアドレスにより映像信号の書込み/読出しが行われる(第１８００段階)。即ち、１７００段階で生成及び補正された輝度書込みアドレスYW_ADDと色信号の書込みアドレスCW_ADDにより各々双方向記憶装置８５４、８６４に輝度信号Y１と色信号C１とが書込まれる。また、第１７００段階で生成及び補正された輝度信号の読出しアドレスYR_ADDと色信号の読出しアドレスCR_ADDにより輝度信号と色信号との読出しが行われる。
【０１１１】
以上、本発明は図面に示された実施形態に基づいて説明されたが、これは例示的なものに過ぎず、当業者なら本発明の請求の範囲により決まった本発明の思想及び範囲内で多様な変形及び均等な他の実施形態が可能なことが理解できる。
また、本発明に係る映像信号のジッタ補正装置はＶＣＲだけでなく、映像信号処理と関連した他の分野、例えばカムコーダ、テレビ、モニタ及びその他のディスプレイ装置に全て適用されうる。
【発明の効果】
以上詳細に説明したように本発明によれば、デジタル方式でアナログの映像信号を処理する過程で発生する映像信号のジッタを、小容量の記憶装置で補正することによって安定した出力映像が得られる。
また、固定されたクロック信号を用いて色信号を処理することによって色信号の均一性を改善でき、かつ映像のフィールド毎に発生するスキューを最小化しうる。
【図面の簡単な説明】
【図１】一般のビデオカセットレコーダの映像再生システムを説明するためのブロック図である。
【図２】図２(A)及び図２(B)はジッタのある場合の映像信号及び色副搬送波信号を説明するための図である。
【図３】従来の映像信号ジッタ補正装置を示すブロック図である。
【図４】一般のビデオテープの再生過程を示す図である。
【図５】図４のテープ再生過程で２つのヘッドを用いて映像信号を読出すデータ読出し部を説明するためのブロック図である。
【図６】図６(A)乃至図６(G)は図５に示されたデータ読出し部の各信号を説明するための波形図である。
【図７】ヘッドスイッチング信号が発生する時点における映像信号の出力を説明するための図である。
【図８】ビデオカセットレコーダの映像再生システムを概略的に示すブロック図であって、本発明の一実施形態に係る映像信号のジッタ補正装置を示すブロック図である。
【図９】図９(A)乃至図９(C)は図８に示された装置において双方向記憶装置の書込みアドレスと読出しアドレスとの関係を示す図面である。
【図１０】図８に示された映像信号ジッタ補正装置を示す詳細なブロック図である。
【図１１】図１０に示された装置のアドレス変換器を示す詳細な回路図である。
【図１２】図１０に示された装置の比較器を示す詳細な回路図である。
【図１３】本発明の一実施形態に係る映像信号のジッタ補正方法を説明するためのフローチャートである。
【図１４】本発明の一実施形態に係る映像信号のジッタ補正方法を説明するためのフローチャートである。
【図１５】図１５(A)乃至図１５(D)は図１０に示された装置において正常な場合の動作を説明するための図である。
【図１６】図１６(A)乃至図１６(K)は図１０に示された装置においてヘッドスイッチング信号が発生する場合の動作を説明するための波形図である。
【図１７】図１７は図１０に示された装置においてヘッドスイッチング信号が発生する場合の入力信号と出力信号とを示す図である。
【図１８】図１８(A)乃至図１８(D)は図１０に示された装置において書込みアドレスが読出しアドレスに接近する場合の動作を説明するための波形図である。
【図１９】図１９(A)乃至図１９(H)は図１０に示された装置において読出しアドレスが書込みアドレスに接近する場合の動作を説明するための波形図である。
【図２０】図２０(A)及び図２０(B)は図１０に示された装置のアドレス制御結果を示す図面である。
【図２１】本発明の他の実施形態に係る映像信号のジッタ補正装置を示すブロック図である。
【図２２】図２１に示された装置の色信号処理部を示す詳細なブロック図である。
【図２３】図２３(A)乃至図２３(D)は図２２に示された装置において行われる色信号補正を説明するための図面である。
【図２４】図２４(A)乃至図２４(D)は図２３に示された色信号補正時の補正位置を説明するための図面である。
【図２５】本発明に係る映像信号のジッタ補正結果を説明するための図である。
【図２６】本発明に係る映像信号のジッタ補正結果を説明するための図である。
【図２７】図２２に示された装置のエラー発生部を示すブロック図である。
【図２８】図２７に示されたエラー発生部の動作を説明するための波形図である。
【図２９】図２７に示されたエラー発生部の動作を説明するための波形図である。
【図３０】図２７に示されたエラー発生部の動作を説明するための波形図である。
【図３１】図２７に示されたエラー発生部の動作を説明するための波形図である。
【図３２】図２２に示された色信号処理部のアドレス変換器を示す詳細な回路図である。
【図３３】本発明の他の実施形態に係る映像信号のジッタ補正方法を説明するためのフローチャートである。
【図３４】本発明の他の実施形態に係る映像信号のジッタ補正方法を説明するためのフローチャートである。
【符号の説明】
５００    デジタルビデオデコーダ
５１０    PLL
５２０    同期信号分離器
５３０    映像信号のジッタ補正装置
５４０    読出しアドレス生成器
５５０    書込みアドレス生成器
５６０    双方向記憶装置
５６４    第１方向記憶装置
５６６    第２方向記憶装置
５７０    比較器
５８０    変調器
【図１】
0004046453.tif 000002
【図２】
0004046453.tif 000003
【図３】
0004046453.tif 000004
【図４】
0004046453.tif 000005
【図５】
0004046453.tif 000006
【図６】
0004046453.tif 000007
【図７】
0004046453.tif 000008
【図８】
0004046453.tif 000009
【図９】
0004046453.tif 000010
【図１０】
0004046453.tif 000011
【図１１】
0004046453.tif 000012
【図１２】
0004046453.tif 000013
【図１３】
0004046453.tif 000014
【図１４】
0004046453.tif 000015
【図１５】
0004046453.tif 000016
【図１６】
0004046453.tif 000017
【図１７】
0004046453.tif 000018
【図１８】
0004046453.tif 000019
【図１９】
0004046453.tif 000020
【図２０】
0004046453.tif 000021
【図２１】
0004046453.tif 000022
【図２２】
0004046453.tif 000023
【図２３】
0004046453.tif 000024
【図２４】
0004046453.tif 000025
【図２５】
0004046453.tif 000026
【図２６】
0004046453.tif 000027
【図２７】
0004046453.tif 000028
【図２８】
0004046453.tif 000029
【図２９】
0004046453.tif 000030
【図３０】
0004046453.tif 000031
【図３１】
0004046453.tif 000032
【図３２】
0004046453.tif 000033
【図３３】
0004046453.tif 000034
【図３４】
0004046453.tif 000035