(57)【特許請求の範囲】
【請求項１】
プラズマディスプレイパネルの容量性負荷に電荷を供給する回収コンデンサと、
第１の電圧源に接続される第１のスイッチング手段と、
前記第１のスイッチング手段と前記プラズマディスプレイとの間に接続される配線手段と、
前記第１のスイッチング手段に並列に接続され、前記第１の電圧源と前記配線手段とを接続する第１の容量性素子と、
第２の電圧源と前記配線手段とに接続される第２のスイッチング手段と、
前記第２のスイッチング手段に並列に接続され、前記第２の電圧源と前記配線手段とを接続する第２の容量性素子と、
前記回収コンデンサに接続される第３のスイッチング手段と、
前記第３のスイッチング手段と前記配線手段との間に接続されるインダクタンス素子とを備え、
前記第３のスイッチング手段をオンすることにより、前記配線手段の電位が上昇してピーク電圧から下がり始めた後に、第１のスイッチング手段をオンすることにより、前記配線手段の電位を第１の電圧源の電位とする構成としたプラズマディスプレイ装置。
【請求項２】
プラズマディスプレイパネルの容量性負荷に電荷を供給する回収コンデンサと、
第１の電圧源に接続される第１のスイッチング手段と、
前記第１のスイッチング手段と前記プラズマディスプレイとの間に接続される配線手段と、
第２の電圧源と前記配線手段とに接続される第２のスイッチング手段と、
前記回収コンデンサに接続される第３のスイッチング手段と、
前記第３のスイッチング手段と前記配線手段との間に接続されるインダクタンス素子と、
前記第３のスイッチング手段に並列に接続され、前記回収コンデンサと前記インダクタンス素子とを接続する容量性素子とを備え、
前記第３のスイッチング手段をオンすることにより、前記配線手段の電位が上昇してピーク電圧から下がり始めた後に、第１のスイッチング手段をオンすることにより、前記配線手段の電位を第１の電圧源の電位とする構成としたプラズマディスプレイ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、駆動パルスにより容量性負荷を駆動するための駆動回路を用いたプラズマディスプレイ装置に関するものである。
【０００２】
【従来の技術】
容量性負荷を駆動する従来の駆動回路としては、例えば、プラズマディスプレイパネルのサステイン電極を駆動するサステインドライバが知られている。
【０００３】
図１３は、従来のサステインドライバの構成を示す回路図である。図１３に示すように、サステインドライバ４００は、回収コンデンサＣ１１、回収コイルＬ１１、スイッチＳＷ１１，ＳＷ１２，ＳＷ２１，ＳＷ２２およびダイオードＤ１１，Ｄ１２を含む。
【０００４】
スイッチＳＷ１１は、電源端子Ｖ４とノードＮ１１との間に接続され、スイッチＳＷ１２は、ノードＮ１１と接地端子との間に接続されている。電源端子Ｖ４には、電圧Ｖｓｕｓが印加される。ノードＮ１１は、例えば４８０本のサステイン電極に接続され、図１３では、複数のサステイン電極と接地端子との間の全容量に相当するパネル容量Ｃｐが示されている。
【０００５】
回収コンデンサＣ１１は、ノードＮ１３と接地端子との間に接続されている。ノードＮ１３とノードＮ１２との間にスイッチＳＷ２１およびダイオードＤ１１が直列に接続され、ノードＮ１２とノードＮ１３との間にダイオードＤ１２およびスイッチＳＷ２２が直列に接続されている。回収コイルＬ１１は、ノードＮ１２とノードＮ１１との間に接続されている。
【０００６】
図１４は、図１３のサステインドライバ４００の維持期間の動作を示すタイミング図である。図１４には、図１３のノードＮ１１の電圧およびスイッチＳＷ２１，ＳＷ１１，ＳＷ２２，ＳＷ１２の動作が示される。
【０００７】
まず、期間Ｔａにおいて、スイッチＳＷ２１がオンし、スイッチＳＷ１２がオフする。このとき、スイッチＳＷ１１，ＳＷ２２はオフしている。これにより、回収コイルＬ１１およびパネル容量ＣｐによるＬＣ共振により、ノードＮ１１の電圧が緩やかに上昇する。次に、期間Ｔｂにおいて、スイッチＳＷ２１がオフし、スイッチＳＷ１１がオンする。これにより、ノードＮ１１の電圧が急激に上昇し、期間ＴｃではノードＮ１１の電圧がＶｓｕｓに固定される。
【０００８】
次に、期間Ｔｄでは、スイッチＳＷ１１がオフし、スイッチＳＷ２２がオンする。これにより、回収コイルＬ１１およびパネル容量ＣｐによるＬＣ共振により、ノードＮ１１の電圧が緩やかに降下する。その後、期間Ｔｅにおいて、スイッチＳＷ２２がオフし、スイッチＳＷ１２がオンする。これにより、ノードＮ１１の電圧が急激に降下し、接地電位に固定される。上記の動作を維持期間において繰り返し行うことにより、複数のサステイン電極に周期的な維持パルスＰｓｕが印加される。
【０００９】
上記のように、維持パルスＰｓｕの立ち上がり部分および立ち下がり部分は、スイッチＳＷ２１またはスイッチＳＷ２２の動作による期間Ｔａ，ＴｄのＬＣ共振部とスイッチＳＷ１１またはスイッチＳＷ１２のオン動作による期間Ｔｂ，Ｔｅのエッジ部ｅ１，ｅ２とで構成されている。
【００１０】
【発明が解決しようとする課題】
上記のスイッチＳＷ１１，ＳＷ１２，ＳＷ２１，ＳＷ２２は、通常、スイッチング素子であるＦＥＴ（電界効果型トランジスタ）により構成され、各ＦＥＴは寄生容量としてドレイン・ソース間に容量を有し、各ＦＥＴに接続される配線は、インダクタンス成分を有している。このため、スイッチＳＷ１１等がオフからオンへ変化するときに、ドレイン・ソース間の容量と配線のインダクタンス成分とによりＬＣ共振が発生し、このＬＣ共振により不要な電磁波が輻射される。
【００１１】
また、上記の各ダイオードＤ１１，Ｄ１２も、寄生容量としてアノード・カソード間に容量を有し、各ダイオードに接続される配線も、インダクタンス成分を有している。このため、スイッチＳＷ１１等がオフからオンへ変化するときに、アノード・カソード間の容量と配線のインダクタンス成分とによりＬＣ共振が発生し、このＬＣ共振により不要な電磁波が輻射される。
【００１２】
さらに、各ＦＥＴのドレイン・ソース間の容量および各ダイオードのアノード・カソード間の容量と各配線のインダクタンス成分とが小さいため、ＬＣ共振の共振周波数が高くなり、発生する電磁波の周波数も高くなる。一方、電気用品取締法による不要輻射の規格では、３０ＭＨｚ以上の高周波の電磁波に対する限度値が定められている。したがって、このような高周波の電磁波の輻射は、他の電子機器に電磁的な悪影響を及ぼす恐れがあるため、この不要な高周波の電磁波の輻射を抑制することが望まれる。
【００１３】
本発明の目的は、不要な高周波の電磁波の輻射を抑制することができる駆動回路を用いたプラズマディスプレイ装置を提供することである。
【００１４】
【課題を解決するための手段】
（１）第１の発明
第１の発明に係るプラズマディスプレイ装置は、プラズマディスプレイパネルの容量性負荷に電荷を供給する回収コンデンサと、第１の電圧源に接続される第１のスイッチング手段と、第１のスイッチング手段とプラズマディスプレイとの間に接続される配線手段と、第１のスイッチング手段に並列に接続され、第１の電圧源と配線手段とを接続する第１の容量性素子と、第２の電圧源と配線手段とに接続される第２のスイッチング手段と、第２のスイッチング手段に並列に接続され、第２の電圧源と配線手段とを接続する第２の容量性素子と、回収コンデンサに接続される第３のスイッチング手段と、第３のスイッチング手段と配線手段との間に接続されるインダクタンス素子とを備え、第３のスイッチング手段をオンすることにより、配線手段の電位が上昇してピーク電圧から下がり始めた後に、第１のスイッチング手段をオンすることにより、配線手段の電位を第１の電圧源の電位とする構成としたものである。
【００１５】
本発明に係るプラズマディスプレイ装置においては、インダクタンス素子と容量性負荷とのＬＣ共振により駆動パルスを立ち上げまたは立ち下げることができるとともに、第１のスイッチング手段および配線手段を介してプラズマディスプレイパネルの容量性負荷に第１の電圧源の電位を供給することにより駆動パルスを立ち上げ、第２のスイッチング手段および配線手段を介してプラズマディスプレイパネルの容量性負荷に第２の電圧源の電位を供給することにより駆動パルスを立ち下げることができる。また、回収コンデンサにより容量性負荷から電荷を回収することができるので、駆動回路の消費電力を低減することができる。
【００１６】
また、第１のスイッチング手段に第１の容量性素子が接続され、第２のスイッチング手段に第２の容量性素子が接続されている。それにより、ＬＣ共振経路における容量が大きくなり、第１および第２のスイッチング手段および配線手段によるＬＣ共振の共振周波数を低減することができるので、不要な高周波の電磁波の輻射を抑制することができる。
【００１７】
（２）第２の発明
第２の発明に係るプラズマディスプレイ装置は、プラズマディスプレイパネルの容量性負荷に電荷を供給する回収コンデンサと、第１の電圧源に接続される第１のスイッチング手段と、第１のスイッチング手段とプラズマディスプレイとの間に接続される配線手段と、第２の電圧源と配線手段とに接続される第２のスイッチング手段と、回収コンデンサに接続される第３のスイッチング手段と、第３のスイッチング手段と配線手段との間に接続されるインダクタンス素子と、第３のスイッチング手段に並列に接続され、回収コンデンサとインダクタンス素子とを接続する容量性素子とを備え、第３のスイッチング手段をオンすることにより、配線手段の電位が上昇してピーク電圧から下がり始めた後に、第１のスイッチング手段をオンすることにより、配線手段の電位を第１の電圧源の電位とする構成としたものである。
【００１８】
本発明に係るプラズマディスプレイ装置においては、インダクタンス素子と容量性負荷とのＬＣ共振により駆動パルスを立ち上げまたは立ち下げることができるとともに、第１のスイッチング手段および配線手段を介してプラズマディスプレイパネルの容量性負荷に第１の電圧源の電位を供給することにより駆動パルスを立ち上げ、第２のスイッチング手段および配線手段を介してプラズマディスプレイパネルの容量性負荷に第２の電圧源の電位を供給することにより駆動パルスを立ち下げることができる。また、回収コンデンサにより容量性負荷から電荷を回収することができるので、駆動回路の消費電力を低減することができる。
【００１９】
また、第３のスイッチング手段に容量性素子が接続されている。それにより、ＬＣ共振経路における容量が大きくなり、第１および第２のスイッチング手段および配線手段によるＬＣ共振の共振周波数を低減することができるので、不要な高周波の電磁波の輻射を抑制することができる。
【００４４】
【発明の実施の形態】
以下、本発明による駆動回路の一例として、プラズマディスプレイ装置に用いられるサステインドライバについて説明する。なお、本発明の駆動回路は、容量性負荷を駆動するものであれば、他の装置にも同様に適用することができ、たとえば、プラズマディスプレイパネル、液晶ディスプレイ、エレクトロルミネッセンスディスプレイ等の表示装置の駆動回路に適用できる。また、本発明の駆動回路をプラズマディスプレイパネルに用いる場合は、ＡＣ型、ＤＣ型等のいずれのプラズマディスプレイパネルの駆動回路にも適用でき、アドレス電極、サステイン電極およびスキャン電極のいずれの駆動回路にも適用できるが、サステイン電極およびスキャン電極の駆動回路に好適に用いることができる。
【００４５】
図１は、本発明の第１の実施の形態によるサステインドライバを用いたプラズマディスプレイ装置の構成を示すブロック図である。
【００４６】
図１のプラズマディスプレイ装置は、ＰＤＰ（プラズマディスプレイパネル）１、データドライバ２、スキャンドライバ３、複数のスキャンドライバＩＣ（回路）３ａおよびサステインドライバ４を含む。
【００４７】
ＰＤＰ１は、複数のアドレス電極（データ電極）１１、複数のスキャン電極（走査電極）１２および複数のサステイン電極（維持電極）１３を含む。複数のアドレス電極１１は、画面の垂直方向に配列され、複数のスキャン電極１２および複数のサステイン電極１３は、画面の水平方向に配列されている。また、複数のサステイン電極１３は、共通に接続されている。アドレス電極１１、スキャン電極１２およびサステイン電極１３の各交点には、放電セルが形成され、各放電セルが画面上の画素を構成する。
【００４８】
データドライバ２は、ＰＤＰ１の複数のアドレス電極１１に接続されている。複数のスキャンドライバＩＣ３ａは、スキャンドライバ３に接続されている。各スキャンドライバＩＣ３ａには、ＰＤＰ１の複数のスキャン電極１２が接続されている。サステインドライバ４は、ＰＤＰ１の複数のサステイン電極１３に接続されている。
【００４９】
データドライバ２は、書き込み期間において、画像データに応じてＰＤＰ１の該当するアドレス電極１１に書き込みパルスを印加する。複数のスキャンドライバＩＣ３ａは、スキャンドライバ３により駆動され、書き込み期間において、シフトパルスＳＨを垂直走査方向にシフトしつつＰＤＰ１の複数のスキャン電極１２に書き込みパルスを順に印加する。これにより、該当する放電セルにおいてアドレス放電が行われる。
【００５０】
また、複数のスキャンドライバＩＣ３ａは、維持期間において、周期的な維持パルスをＰＤＰ１の複数のスキャン電極１２に印加する。一方、サステインドライバ４は、維持期間において、ＰＤＰ１の複数のサステイン電極１３にスキャン電極１２の維持パルスに対して１８０°位相のずれた維持パルスを同時に印加する。これにより、該当する放電セルにおいて維持放電が行われる。
【００５１】
図２は、図１のＰＤＰ１におけるスキャン電極１２およびサステイン電極１３の駆動電圧の一例を示すタイミング図である。
【００５２】
初期化および書き込み期間には、複数のスキャン電極１２に初期化パルス（セットアップパルス）Ｐｓｅｔが同時に印加される。その後、複数のスキャン電極１２に書き込みパルスＰｗが順に印加される。これにより、ＰＤＰ１の該当する放電セルにおいてアドレス放電が起こる。
【００５３】
次に、維持期間において、複数のスキャン電極１２に維持パルスＰｓｃが周期的に印加され、複数のサステイン電極１３に維持パルスＰｓｕが周期的に印加される。維持パルスＰｓｕの位相は、維持パルスＰｓｃの位相に対して１８０°ずれている。これにより、アドレス放電に続いて維持放電が起こる。
【００５４】
次に、図１に示すサステインドライバ４について説明する。図３は、図１に示すサステインドライバ４の構成を示す回路図である。
【００５５】
図３のサステインドライバ４は、スイッチング素子であるｎチャネル型のＦＥＴ（電界効果型トランジスタ、以下トランジスタと称す）Ｑ１〜Ｑ４、コンデンサＣ１，Ｃ２、回収コンデンサＣｒ、回収コイルＬおよびダイオードＤ１，Ｄ２を含む。
【００５６】
トランジスタＱ１は、一端が電源端子Ｖ１に接続され、他端が配線Ｌ１を介してノードＮ１に接続され、ゲートには制御信号Ｓ１が入力される。トランジスタＱ１は、寄生容量としてドレイン・ソース間の容量ＣＰ１を有し、トランジスタＱ１のドレイン・ソース間には、コンデンサＣ１が並列に接続される。電源端子Ｖ１には、電圧Ｖｓｕｓが印加される。
【００５７】
トランジスタＱ２は、一端が配線Ｌ２を介してノードＮ１に接続され、他端が接地端子に接続され、ゲートには制御信号Ｓ２が入力される。トランジスタＱ２は、寄生容量としてドレイン・ソース間の容量ＣＰ２を有し、トランジスタＱ２のドレイン・ソース間には、コンデンサＣ２が並列に接続される。
【００５８】
ノードＮ１は、例えば４８０本のサステイン電極１３に接続されているが、図３では、複数のサステイン電極１３と接地端子との間の全容量に相当するパネル容量Ｃｐが示されている。
【００５９】
回収コンデンサＣｒは、ノードＮ３と接地端子との間に接続されている。トランジスタＱ３およびダイオードＤ１は、ノードＮ３とノードＮ２との間に直列に接続されている。ダイオードＤ２およびトランジスタＱ４は、ノードＮ２とノードＮ３との間に直列に接続されている。トランジスタＱ３のゲートには、制御信号Ｓ３が入力され、トランジスタＱ４のゲートには制御信号Ｓ４が入力される。回収コイルＬはノードＮ２とノードＮ１との間に接続されている。
【００６０】
本実施の形態では、トランジスタＱ１，Ｑ２が電気素子、スイッチング手段および維持パルス用スイッチング手段に相当し、配線Ｌ１，Ｌ２が配線手段に相当し、コンデンサＣ１，Ｃ２が周波数低減手段に相当し、電源端子Ｖ１および接地端子が電圧源に相当する。また、トランジスタＱ１が第１のスイッチング手段に相当し、トランジスタＱ２が第２のスイッチング手段に相当し、配線Ｌ１が第１の配線手段に相当し、配線Ｌ２が第２の配線手段に相当し、コンデンサＣ１が第１の容量性素子に相当し、コンデンサＣ２が第２の容量性素子に相当し、電源端子Ｖ１が第１の電圧源に相当し、接地端子が第２の電圧源に相当する。
【００６１】
次に、上記のように構成されたサステインドライバ４の維持期間の動作について説明する。
【００６２】
まず、制御信号Ｓ２がローレベルになりトランジスタＱ２がオフし、制御信号Ｓ３がハイレベルになりトランジスタＱ３がオンする。このとき、制御信号Ｓ１はローレベルにありトランジスタＱ１はオフし、制御信号Ｓ４はローレベルにありトランジスタＱ４はオフしている。したがって、回収コンデンサＣｒがトランジスタＱ３およびダイオードＤ１を介して回収コイルＬに接続され、回収コイルＬおよびパネル容量ＣｐによるＬＣ共振によりノードＮ１の電圧が滑らかに上昇する。このとき、回収コンデンサＣｒの電荷がトランジスタＱ３、ダイオードＤ１および回収コイルＬを介してパネル容量Ｃｐへ放出される。
【００６３】
また、このとき、トランジスタＱ３、ダイオードＤ１および回収コイルＬを介して流れる電流は、パネル容量Ｃｐに流入するだけでなく、配線Ｌ１を介してトランジスタＱ１のドレイン・ソース間の容量ＣＰ１およびコンデンサＣ１を流れるとともに、配線Ｌ２を介してトランジスタＱ２のドレイン・ソース間の容量ＣＰ２およびコンデンサＣ２にも流れる。このため、配線Ｌ１，Ｌ２の各インダクタンス成分とトランジスタＱ１，Ｑ２の各ドレイン・ソース間の容量ＣＰ１，ＣＰ２およびコンデンサＣ１，Ｃ２によりＬＣ共振が発生する。
【００６４】
しかしながら、本実施の形態では、このＬＣ共振に寄与する容量は、ドレイン・ソース間の容量ＣＰ１，ＣＰ２とコンデンサＣ１，Ｃ２とをそれぞれ加算した容量となるため、その共振周波数はドレイン・ソース間の容量ＣＰ１，ＣＰ２のみによる共振周波数よりも低減される。具体的には、ＬＣ共振の共振周波数が３０ＭＨｚ未満になるように、各コンデンサＣ１，Ｃ２の容量を各トランジスタＱ１，Ｑ２のドレイン・ソース間の容量ＣＰ１，ＣＰ２に対して、例えば約５〜１０倍に設定している。
【００６５】
ここで、一例として、２０００ｐＦのコンデンサをＦＥＴのドレイン・ソース間に並列に接続した場合のドレイン・ソース間の容量とドレイン・ソース間の電圧との関係について説明する。図４は、２０００ｐＦのコンデンサをＦＥＴに並列に接続した場合と接続しない場合のドレイン・ソース間の容量Ｃｄｓ（ｐＦ）とドレイン・ソース間の電圧Ｖｄｓ（Ｖ）との関係を示す図である。図４では、ＦＥＴのドレイン・ソース間にコンデンサを接続していない場合を破線で示し、２０００ｐＦのコンデンサを並列に接続した場合を実線で示している。
【００６６】
図４に示すように、２０００ｐＦのコンデンサがＦＥＴのドレイン・ソース間に並列に接続されると、接続しない場合に比べてドレイン・ソース間の容量Ｃｄｓが増加することがわかる。本実施の形態の場合、図３に示すトランジスタＱ１，Ｑ２のドレイン・ソース間の電圧Ｖｄｓが約２００Ｖであるので、２０００ｐＦのコンデンサを各トランジスタＱ１，Ｑ２のドレイン・ソース間に並列に接続することにより、各トランジスタＱ１，Ｑ２のドレイン・ソース間の容量Ｃｄｓがコンデンサを接続しない場合に対して約１０倍程度増加することがわかる。
【００６７】
上記のように、トランジスタＱ１，Ｑ２のドレイン・ソース間にコンデンサＣ１，Ｃ２を並列に接続することにより、トランジスタＱ３がオフからオンへ変化したときに発生する、配線Ｌ１，Ｌ２のインダクタンス成分とトランジスタＱ１，Ｑ２のドレイン・ソース間の容量ＣＰ１，ＣＰ２およびコンデンサＣ１，Ｃ２とによるＬＣ共振の共振周波数が３０ＭＨｚ未満となり、３０ＭＨｚ以上の不要な電磁波の輻射が抑制される。
【００６８】
次に、制御信号Ｓ１がハイレベルになりトランジスタＱ１がオンし、制御信号Ｓ３がローレベルになりトランジスタＱ３がオフする。したがって、ノードＮ１が電源端子Ｖ１に接続され、ノードＮ１の電圧が急激に上昇し、電圧Ｖｓｕｓに固定される。
【００６９】
このとき、電源端子Ｖ１からトランジスタＱ１を介して流れる電流は、パネル容量Ｃｐに流入するだけでなく、配線Ｌ１，Ｌ２を介してトランジスタＱ２のドレイン・ソース間の容量ＣＰ２およびコンデンサＣ２にも流入する。このため、配線Ｌ１，Ｌ２のインダクタンス成分とトランジスタＱ２のドレイン・ソース間の容量ＣＰ２およびコンデンサＣ２によりＬＣ共振が発生する。
【００７０】
この場合も、上記と同様に、このＬＣ共振に寄与する容量がドレイン・ソース間の容量ＣＰ２とコンデンサＣ２とを加算した容量となるので、トランジスタＱ１がオフからオンへ変化したときに発生する、配線Ｌ１，Ｌ２のインダクタンス成分とトランジスタＱ２のドレイン・ソース間の容量ＣＰ２およびコンデンサＣ２によるＬＣ共振の共振周波数が３０ＭＨｚ未満となり、３０ＭＨｚ以上の不要な電磁波の輻射が抑制される。
【００７１】
次に、制御信号Ｓ１がローレベルになりトランジスタＱ１がオフし、制御信号Ｓ４がハイレベルになりトランジスタＱ４がオンする。したがって、回収コンデンサＣｒがダイオードＤ２およびトランジスタＱ４を介して回収コイルＬに接続され、回収コイルＬおよびパネル容量ＣｐによるＬＣ共振によりノードＮ１の電圧が緩やかに降下する。このとき、パネル容量Ｃｐに蓄えられた電荷は、回収コイルＬ、ダイオードＤ２およびトランジスタＱ４を介して回収コンデンサＣｒに蓄えられ、電荷の回収が行われる。
【００７２】
また、このとき、パネル容量Ｃｐから流れる電流は、回収コイルＬ、ダイオードＤ２およびトランジスタＱ４を介して回収コンデンサＣｒへ流入するだけでなく、配線Ｌ１，Ｌ２を介してトランジスタＱ１，Ｑ２のドレイン・ソース間の容量ＣＰ１，ＣＰ２およびコンデンサＣ１，Ｃ２へも流れる。このため、配線Ｌ１，Ｌ２のインダクタンス成分とトランジスタＱ１，Ｑ２のドレイン・ソース間の容量ＣＰ１，ＣＰ２およびコンデンサＣ１，Ｃ２によりＬＣ共振が発生する。
【００７３】
この場合も、上記と同様に、このＬＣ共振に寄与する容量がドレイン・ソース間の容量ＣＰ１，ＣＰ２とコンデンサＣ１，Ｃ２とをそれぞれ加算した容量となるので、トランジスタＱ４がオフからオンへ変化したときに発生する、配線Ｌ１，Ｌ２のインダクタンス成分とトランジスタＱ１，Ｑ２のドレイン・ソース間の容量ＣＰ１，ＣＰ２およびコンデンサＣ１，Ｃ２によるＬＣ共振の共振周波数が３０ＭＨｚ未満となり、３０ＭＨｚ以上の不要な電磁波の輻射が抑制される。
【００７４】
次に、制御信号Ｓ２がハイレベルになりトランジスタＱ２がオンし、制御信号Ｓ４がローレベルになりトランジスタＱ４がオフする。したがって、ノードＮ１が接地端子に接続され、ノードＮ１の電圧が急激に降下し、接地電位に固定される。
【００７５】
このとき、トランジスタＱ２を介して接地端子へ流れる電流は、パネル容量Ｃｐから流入するだけでなく、配線Ｌ１，Ｌ２を介してトランジスタＱ１のドレイン・ソース間の容量ＣＰ１およびコンデンサＣ１からも流入する。このため、配線Ｌ１，Ｌ２のインダクタンス成分とトランジスタＱ１のドレイン・ソース間の容量ＣＰ１およびコンデンサＣ１によりＬＣ共振が発生する。
【００７６】
この場合も、上記と同様に、このＬＣ共振に寄与する容量がドレイン・ソース間の容量ＣＰ１とコンデンサＣ１とを加算した容量となるので、トランジスタＱ２がオフからオンへ変化したときに発生する、配線Ｌ１，Ｌ２のインダクタンス成分とトランジスタＱ１のドレイン・ソース間の容量ＣＰ１およびコンデンサＣ１によるＬＣ共振の共振周波数も、３０ＭＨｚ未満となり、３０ＭＨｚ以上の不要な電磁波の輻射が抑制される。
【００７７】
上記の動作を維持期間において繰り返し行うことにより、図１４に示す従来の維持パルスＰｓｕと同様の波形を有する維持パルスＰｓｕが複数のサステイン電極１３に周期的に印加されるとともに、３０ＭＨｚ以上の不要な電磁波の輻射が抑制される。
【００７８】
次に、上記のようにトランジスタＱ１，Ｑ２にコンデンサＣ１，Ｃ２を並列に接続した場合の電磁波の輻射レベルの低減効果について説明する。図５は、図１に示すプラズマディスプレイ装置から放出される電磁波の輻射レベルと周波数との関係を示す図である。図５では、コンデンサＣ１，Ｃ２をトランジスタＱ１，Ｑ２のドレイン・ソース間に並列に接続した場合を実線で示し、コンデンサＣ１，Ｃ２を接続していない場合を破線で示す。
【００７９】
図５に示すように、コンデンサＣ１，Ｃ２を接続していない場合、電磁波の輻射レベルは３０ＭＨｚより高い周波数ｆ０でピークを取り、３０ＭＨｚ以上の電磁波の輻射レベルが高くなっていることがわかる。一方、コンデンサＣ１，Ｃ２をトランジスタＱ１，Ｑ２のドレイン・ソース間に並列に接続した場合、共振周波数がｆ０からｆ１へ低減され、３０ＭＨｚより低い周波数ｆ１でピークを取るようになる。したがって、３０ＭＨｚ以上の電磁波の輻射レベルが十分に低減され、３０ＭＨｚ以上の不要な電磁波の輻射を十分に抑制できることがわかる。
【００８０】
上記のように、本実施の形態では、コンデンサＣ１，Ｃ２がトランジスタＱ１，Ｑ２のドレイン・ソース間に並列に接続されているので、トランジスタＱ１〜Ｑ４がオフからオンへ変化したときに発生するＬＣ共振の共振周波数を３０ＭＨｚ未満の低い周波数へ移動させることができる。したがって、３０ＭＨｚ以上の高周波の電磁波の輻射を抑制することができる。
【００８１】
次に、図１に示すサステインドライバ４として用いられる他のサステインドライバについて説明する。図６は、本発明の第２の実施の形態によるサステインドライバの構成を示す回路図である。
【００８２】
図６に示すサステインドライバ４ａと図３に示すサステインドライバ４とで異なる点は、コンデンサＣ１，Ｃ２が省略され、トランジスタＱ３，Ｑ４に並列に接続されるコンデンサＣ３，Ｃ４が付加された点であり、その他の点は図３に示すサステインドライバ４と同様であるので、同一部分には同一符号を付し、以下詳細な説明を省略する。
【００８３】
図６に示すように、コンデンサＣ３は、トランジスタＱ３のドレイン・ソース間に並列に接続され、コンデンサＣ４は、トランジスタＱ４のドレイン・ソース間に並列に接続される。トランジスタＱ３の一端は、配線Ｌ３を介してノードＮ３に接続され、トランジスタＱ４の一端は、配線Ｌ４を介してノードＮ３に接続されている。なお、配線Ｌ３および配線Ｌ４は、トランジスタＱ３およびトランジスタＱ４のドレイン・ソース間の配線全体を指している。トランジスタＱ３は、寄生容量としてドレイン・ソース間の容量ＣＰ３を有し、トランジスタＱ４は、寄生容量としてドレイン・ソース間の容量ＣＰ４を有する。ダイオードＤ１は、寄生容量としてアノード・カソード間の容量ＣＰ５を有し、ダイオードＤ２は、寄生容量としてアノード・カソード間の容量ＣＰ６を有する。
【００８４】
本実施の形態では、トランジスタＱ３，Ｑ４が電気素子、スイッチング手段および維持パルス用スイッチング手段に相当し、配線Ｌ３，Ｌ４が配線手段に相当し、コンデンサＣ３，Ｃ４が周波数低減手段に相当し、回収コイルＬがインダクタンス素子に相当し、回収コンデンサＣｒが回収用容量性素子に相当し、ダイオードＤ１，Ｄ２が一方向性導通素子、トランジスタＱ３，Ｑ４がスイッチング素子に相当する。
【００８５】
次に、上記のように構成されたサステインドライバ４ａの維持期間の動作について説明する。図７は、図６に示すサステインドライバ４ａの維持期間の動作を説明するためのタイミング図である。図７には、トランジスタＱ１〜Ｑ４に入力される制御信号Ｓ１〜Ｓ４およびノードＮ１〜Ｎ３の各電圧が示される。なお、図６に示すサステインドライバ４ａの基本的な動作は、図３に示すサステインドライバ４と同様であるので、ＬＣ共振の発生メカニズム等の異なる点についてのみ以下詳細に説明する。
【００８６】
まず、トランジスタＱ４のドレイン・ソース間の容量ＣＰ４および配線Ｌ４のインダクタンス成分によるＬＣ共振は、トランジスタＱ４がオフ状態にあり、かつ、トランジスタＱ４のドレイン・ソース間に急激な電圧変化が生じる場合に発生する。具体的には、図７に示す時刻ｔ１，ｔ２においてドレイン・ソース間の容量ＣＰ４および配線Ｌ４のインダクタンス成分によるＬＣ共振が発生する。
【００８７】
時刻ｔ１の場合、制御信号Ｓ３がハイレベルになりトランジスタＱ３がオンし、ノードＮ２の電位が０ＶからノードＮ３の電位約Ｖｓｕｓ／２に立ち上がる瞬間に、ＬＣ共振が発生する。このとき、ダイオードＤ２のアノード・カソード間の容量ＣＰ６、トランジスタＱ４のドレイン・ソース間の容量ＣＰ４および配線Ｌ４を介して高周波の電流がノードＮ２からノードＮ３に向かって流れようとする。このため、トランジスタＱ４のドレイン・ソース間の容量ＣＰ４および配線Ｌ４のインダクタンス成分により高周波のＬＣ共振が発生し、高周波の電磁波として輻射される。
【００８８】
また、時刻ｔ２の場合、ノードＮ１の電位が回収コイルＬおよびパネル容量ＣｐによるＬＣ共振によりピーク電圧から下がり始め、回収コイルＬに流れる電流の方向がノードＮ１からノードＮ２へと逆転すると、ダイオードＤ１が非導通となるために、電流は経路を断たれ、ノードＮ２の電位は、急激にノードＮ１の電位に向かって上昇する。このとき、ダイオードＤ１のアノード・カソード間の容量ＣＰ５等のノードＮ２に接続されている浮遊容量および回収コイルＬによるＬＣ共振を発生し、ノードＮ２の電位がリンギングしながら上昇する瞬間に、高周波のＬＣ共振が発生する。
【００８９】
このとき、ダイオードＤ２はオンし、トランジスタＱ４のドレイン・ソース間の容量ＣＰ４および配線Ｌ４を介して高周波の電流がノードＮ２からノードＮ３に向かって流れようとする。このため、トランジスタＱ４のドレイン・ソース間の容量ＣＰ４および配線Ｌ４のインダクタンス成分により高周波のＬＣ共振が発生し、高周波の電磁波として輻射される。
【００９０】
しかしながら、本実施の形態では、トランジスタＱ４に並列にコンデンサＣ４が接続されているため、トランジスタＱ４のドレイン・ソース間の容量ＣＰ４および配線Ｌ４のインダクタンス成分によるＬＣ共振に寄与する容量は、トランジスタＱ４のドレイン・ソース間の容量ＣＰ４とコンデンサＣ４とを加算した容量となるため、その共振周波数はドレイン・ソース間の容量ＣＰ４のみによる共振周波数よりも低減される。具体的には、このＬＣ共振の共振周波数が３０ＭＨｚ未満になるように、コンデンサＣ４の容量が設定され、３０ＭＨｚ以上の不要の電磁波の輻射を抑制している。
【００９１】
次に、トランジスタＱ３のドレイン・ソース間の容量ＣＰ３および配線Ｌ３のインダクタンス成分によるＬＣ共振は、トランジスタＱ３がオフ状態にあり、かつ、トランジスタＱ３のドレイン・ソース間に急激な電圧変化が生じる場合に発生する。具体的には、図７に示す時刻ｔ３，ｔ４においてドレイン・ソース間の容量ＣＰ３および配線Ｌ３のインダクタンス成分によるＬＣ共振が発生する。
【００９２】
時刻ｔ３の場合、維持パルスＰｓｕの立ち上がり時の電力回収期間が終了して制御信号Ｓ１がハイレベルになりトランジスタＱ１がオンし、電源端子Ｖ１の電圧ＶｓｕｓがノードＮ２に印加されている状態から、制御信号Ｓ４がハイレベルになりトランジスタＱ４がオンし、ノードＮ２の電位がＶｓｕｓからノードＮ３の電位約Ｖｓｕｓ／２に立ち下がる瞬間に、ＬＣ共振が発生する。
【００９３】
このとき、配線Ｌ３、トランジスタＱ３のドレイン・ソース間の容量ＣＰ３およびダイオードＤ１のアノード・カソード間の容量ＣＰ５を介して高周波の電流がノードＮ３からノードＮ２に向かって流れようとする。このため、トランジスタＱ３のドレイン・ソース間の容量ＣＰ３および配線Ｌ３のインダクタンス成分により高周波のＬＣ共振が発生し、高周波の電磁波として輻射される。
【００９４】
また、時刻ｔ４の場合、維持パルスＰｓｕの立ち下がり時の電力回収期間が終了し、回収コイルＬに流れる電流の方向がノードＮ２からノードＮ１へと逆転すると、ダイオードＤ２が非導通となるために、電流は経路を断たれ、ノードＮ２の電位は、急激にノードＮ１の電位に向かって降下する。このとき、ダイオードＤ２のアノード・カソード間の容量ＣＰ６等のノードＮ２に接続されている浮遊容量および回収コイルＬによるＬＣ共振を発生し、ノードＮ２の電位がリンギングしながら下降する瞬間に、高周波のＬＣ共振が発生する。
【００９５】
このとき、ダイオードＤ１はオンし、配線Ｌ３およびトランジスタＱ３のドレイン・ソース間の容量ＣＰ３を介して高周波の電流がノードＮ３からノードＮ２に向かって流れようとする。このため、トランジスタＱ３のドレイン・ソース間の容量ＣＰ３および配線Ｌ３のインダクタンス成分により高周波のＬＣ共振が発生し、高周波の電磁波として輻射される。
【００９６】
しかしながら、本実施の形態では、トランジスタＱ３に並列にコンデンサＣ３が接続されているため、トランジスタＱ３のドレイン・ソース間の容量ＣＰ３および配線Ｌ３のインダクタンス成分によるＬＣ共振に寄与する容量は、トランジスタＱ３のドレイン・ソース間の容量ＣＰ３とコンデンサＣ３とを加算した容量となるため、その共振周波数はドレイン・ソース間の容量ＣＰ３のみによる共振周波数よりも低減される。具体的には、このＬＣ共振の共振周波数が３０ＭＨｚ未満になるように、コンデンサＣ３の容量が設定され、３０ＭＨｚ以上の不要の電磁波の輻射を抑制している。
【００９７】
上記のように、本実施の形態でも、コンデンサＣ３，Ｃ４がトランジスタＱ３，Ｑ４のドレイン・ソース間に並列に接続されているので、配線Ｌ３，Ｌ４のインダクタンス成分とトランジスタＱ３，Ｑ４のドレイン・ソース間の容量ＣＰ３，ＣＰ４により発生するＬＣ共振の共振周波数を３０ＭＨｚ未満の低い周波数に移動させることができる。したがって、３０ＭＨｚ以上の高周波の電磁波の輻射を抑制することができる。
【００９８】
図８は、本発明の第３の実施の形態によるサステインドライバの構成を示す回路図である。
【００９９】
図８に示すサステインドライバ４ｂと図３に示すサステインドライバ４とで異なる点は、コンデンサＣ１，Ｃ２が省略され、ダイオードＤ１，Ｄ２に並列に接続されるコンデンサＣ５，Ｃ６が付加された点であり、その他の点は図３に示すサステインドライバ４と同様であるので、同一部分には同一符号を付し、以下詳細な説明を省略する。
【０１００】
図８に示すように、コンデンサＣ５は、ダイオードＤ１のアノード・カソード間に並列に接続され、コンデンサＣ６は、ダイオードＤ２のアノード・カソード間に並列に接続される。ダイオードＤ１のカソードは、配線Ｌ５を介してノードＮ２に接続され、ダイオードＤ２のアノードは、配線Ｌ６を介してノードＮ２に接続されている。ダイオードＤ１は、寄生容量としてアノード・カソード間の容量ＣＰ５を有し、ダイオードＤ２は、寄生容量としてアノード・カソード間の容量ＣＰ６を有する。なお、トランジスタＱ３，Ｑ４も第２の実施の形態と同様に寄生容量ＣＰ３，ＣＰ４を有している。
【０１０１】
本実施の形態では、ダイオードＤ１，Ｄ２が電気素子、スイッチング手段および維持パルス用スイッチング手段に相当し、配線Ｌ５，Ｌ６が配線手段に相当し、コンデンサＣ５，Ｃ６が周波数低減手段に相当し、回収コイルＬがインダクタンス素子に相当し、回収コンデンサＣｒが回収用容量性素子に相当し、ダイオードＤ１，Ｄ２が一方向性導通素子、トランジスタＱ３，Ｑ４がスイッチング素子に相当する。
【０１０２】
次に、上記のように構成されたサステインドライバ４ｂの維持期間の動作について説明する。なお、図８に示すサステインドライバ４ｂの基本的な動作は、図３および図６に示すサステインドライバ４，４ａと同様であるので、ＬＣ共振の発生メカニズム等の異なる点についてのみ以下詳細に説明する。
【０１０３】
まず、ダイオードＤ１のアノード・カソード間の容量ＣＰ５および配線Ｌ５のインダクタンス成分によるＬＣ共振は、ダイオードＤ１がオフ状態にあり、かつ、ダイオードＤ１のアノード・カソード間に急激な電圧変化が生じる場合に発生する。具体的には、図７に示す時刻ｔ２，ｔ３においてアノード・カソード間の容量ＣＰ５および配線Ｌ５のインダクタンス成分によるＬＣ共振が発生する。
【０１０４】
時刻ｔ２の場合、制御信号Ｓ３がハイレベルになりトランジスタＱ３がオンし、ノードＮ２の電位がノードＮ３の電位約Ｖｓｕｓ／２と同じ電位になっている状態から、ノードＮ１の電位が回収コイルＬおよびパネル容量ＣｐによるＬＣ共振によりピーク電圧から下がり始め、回収コイルＬに流れる電流の方向がノードＮ１からノードＮ２へと逆転すると、ダイオードＤ１が非導通となるために、電流は経路を断たれ、ノードＮ２の電位は、急激にノードＮ１の電位に向かって上昇する。このとき、ダイオードＤ１のアノード・カソード間の容量ＣＰ５等のノードＮ２に接続されている浮遊容量および回収コイルＬによるＬＣ共振を発生し、ノードＮ２の電位がリンギングしながら上昇する瞬間に、高周波のＬＣ共振が発生する。
【０１０５】
このとき、ダイオードＤ１は逆バイアスの状態にありオフされているが、トランジスタＱ３はオンしているため、配線Ｌ５およびダイオードＤ１のアノード・カソード間の容量ＣＰ５を介して高周波の電流がノードＮ２からノードＮ３に向かって流れようとする。このため、ダイオードＤ１のアノード・カソード間の容量ＣＰ５および配線Ｌ５のインダクタンス成分により高周波のＬＣ共振が発生し、高周波の電磁波として輻射される。
【０１０６】
また、時刻ｔ３の場合、維持パルスＰｓｕの立ち上がり時の電力回収期間が終了して制御信号Ｓ１がハイレベルになりトランジスタＱ１がオンし、電源端子Ｖ１の電圧ＶｓｕｓがノードＮ２に印加されている状態から、制御信号Ｓ４がハイレベルになりトランジスタＱ４がオンし、ノードＮ２の電位がＶｓｕｓからノードＮ３の電位約Ｖｓｕｓ／２に立ち下がる瞬間に、ＬＣ共振が発生する。
【０１０７】
このとき、トランジスタＱ３のドレイン・ソース間の容量ＣＰ３、ダイオードＤ１のアノード・カソード間の容量ＣＰ５および配線Ｌ５を介して高周波の電流がノードＮ３からノードＮ２に向かって流れようとする。このため、ダイオードＤ１のアノード・カソード間の容量ＣＰ５および配線Ｌ５のインダクタンス成分により高周波のＬＣ共振が発生し、高周波の電磁波として輻射される。
【０１０８】
しかしながら、本実施の形態では、ダイオードＤ１に並列にコンデンサＣ５が接続されているため、ダイオードＤ１のアノード・カソード間の容量ＣＰ５および配線Ｌ５のインダクタンス成分によるＬＣ共振に寄与する容量は、ダイオードＤ１のアノード・カソード間の容量ＣＰ５とコンデンサＣ５とを加算した容量となるため、その共振周波数はアノード・カソード間の容量ＣＰ５のみによる共振周波数よりも低減される。具体的には、このＬＣ共振の共振周波数が３０ＭＨｚ未満になるように、コンデンサＣ５の容量が設定され、３０ＭＨｚ以上の不要の電磁波の輻射を抑制している。
【０１０９】
次に、ダイオードＤ２のアノード・カソード間の容量ＣＰ６および配線Ｌ６のインダクタンス成分によるＬＣ共振は、ダイオードＤ２がオフ状態にあり、かつ、ダイオードＤ２のアノード・カソード間に急激な電圧変化が生じる場合に発生する。具体的には、図７に示す時刻ｔ１，ｔ４においてアノード・カソード間の容量ＣＰ６および配線Ｌ６のインダクタンス成分によるＬＣ共振が発生する。
【０１１０】
時刻ｔ１の場合、制御信号Ｓ３がハイレベルになりトランジスタＱ３がオンし、ノードＮ２の電位が０ＶからノードＮ３の電位約Ｖｓｕｓ／２に立ち上がる瞬間に、ＬＣ共振が発生する。このとき、配線Ｌ６、ダイオードＤ２のアノード・カソード間の容量ＣＰ６およびトランジスタＱ４のドレイン・ソース間の容量ＣＰ４を介して高周波の電流がノードＮ２からノードＮ３に向かって流れようとする。このため、ダイオードＤ２のアノード・カソード間の容量ＣＰ６および配線Ｌ６のインダクタンス成分により高周波のＬＣ共振が発生し、高周波の電磁波として輻射される。
【０１１１】
また、時刻ｔ４の場合、維持パルスＰｓｕの立ち下がり時の電力回収期間が終了し、回収コイルＬに流れる電流の方向がノードＮ２からノードＮ１へと逆転すると、ダイオードＤ２が非導通となるために、電流は経路を断たれ、ノードＮ２の電位は、急激にノードＮ１の電位に向かって降下する。このとき、ダイオードＤ２のアノード・カソード間の容量ＣＰ６等のノードＮ２に接続されている浮遊容量および回収コイルＬによるＬＣ共振を発生し、ノードＮ２の電位がリンギングしながら下降する瞬間に、高周波のＬＣ共振が発生する。
【０１１２】
このとき、ダイオードＤ２は逆バイアスの状態にありオフされているが、トランジスタＱ４はオンしているため、ダイオードＤ２のアノード・カソード間の容量ＣＰ６および配線Ｌ６を介して高周波の電流がノードＮ３からノードＮ２に向かって流れようとする。このため、ダイオードＤ２のアノード・カソード間の容量ＣＰ６および配線Ｌ６のインダクタンス成分により高周波のＬＣ共振が発生し、高周波の電磁波として輻射される。
【０１１３】
しかしながら、本実施の形態では、ダイオードＤ２に並列にコンデンサＣ６が接続されているため、ダイオードＤ２のアノード・カソード間の容量ＣＰ６および配線Ｌ６のインダクタンス成分によるＬＣ共振に寄与する容量は、ダイオードＤ２のアノード・カソード間の容量ＣＰ６とコンデンサＣ６とを加算した容量となるため、その共振周波数はアノード・カソード間の容量ＣＰ６のみによる共振周波数よりも低減される。具体的には、このＬＣ共振の共振周波数が３０ＭＨｚ未満になるように、コンデンサＣ６の容量が設定され、３０ＭＨｚ以上の不要の電磁波の輻射を抑制している。
【０１１４】
上記のように、本実施の形態でも、コンデンサＣ５，Ｃ６がダイオードＤ１，Ｄ２のアノード・カソード間に並列に接続されているので、配線Ｌ５，Ｌ６のインダクタンス成分とダイオードＤ１，Ｄ２のアノード・カソード間の容量ＣＰ５，ＣＰ６により発生するＬＣ共振の共振周波数を３０ＭＨｚ未満の低い周波数に移動させることができる。したがって、３０ＭＨｚ以上の高周波の電磁波の輻射を抑制することができる。
【０１１５】
図９は、本発明の第４の実施の形態によるサステインドライバの構成を示す回路図である。
【０１１６】
図９に示すサステインドライバ４ｃと図３に示すサステインドライバ４とで異なる点は、コンデンサＣ１，Ｃ２が省略され、電源端子Ｖ１とノードＮ２との間にダイオードＤ３およびコンデンサＣ７が付加され、ノードＮ２と接地端子との間にダイオードＤ４およびコンデンサＣ８が付加された点であり、その他の点は図３に示すサステインドライバ４と同様であるので、同一部分には同一符号を付し、以下詳細な説明を省略する。
【０１１７】
図９に示すように、ダイオードＤ３は、カソードが電源端子Ｖ１に接続され、アノードが配線Ｌ７を介してノードＮ２に接続される。ダイオードＤ３は、寄生容量としてアノード・カソード間の容量ＣＰ７を有し、ダイオードＤ３のアノード・カソード間には、コンデンサＣ７が並列に接続される。
【０１１８】
また、ダイオードＤ４は、カソードが配線Ｌ８を介してノードＮ２に接続され、アノードが接地端子に接続される。ダイオードＤ４は、寄生容量としてアノード・カソード間の容量ＣＰ８を有し、ダイオードＤ４のアノード・カソード間には、コンデンサＣ８が並列に接続される。
【０１１９】
ダイオードＤ３，Ｄ４は、電流クリップの目的で付加したものであり、トランジスタＱ３，Ｑ４の耐圧が低い場合に、トランジスタＱ３，Ｑ４に耐圧以上の電圧がかからないように保護している。したがって、ダイオードＤ３は、通常オフ状態にあり、ノードＮ２の電位がＶｓｕｓを超えるときにのみオンし、ダイオードＤ４は、通常オフ状態にあり、ノードＮ２の電位が０Ｖを下回るときにのみオンする。したがって、ノードＮ２の電位は、０Ｖ〜Ｖｓｕｓの範囲にクリップされる。
【０１２０】
本実施の形態では、ダイオードＤ３，Ｄ４が電気素子および保護手段に相当し、配線Ｌ７，Ｌ８が配線手段に相当し、コンデンサＣ７，Ｃ８が周波数低減手段に相当し、電源端子Ｖ１および接地端子が電圧源に相当し、回収コイルＬがインダクタンス素子に相当し、回収コンデンサＣｒが回収用容量性素子に相当し、トランジスタＱ３，Ｑ４およびダイオードＤ１，Ｄ２が接続手段に相当し、ダイオードＤ３，Ｄ４が一方向性導通素子、コンデンサＣ７，Ｃ８が容量性素子に相当する。
【０１２１】
次に、上記のように構成されたサステインドライバ４ｃの維持期間の動作について説明する。図１０は、図９に示すサステインドライバ４ｃの維持期間の動作を説明するためのタイミング図である。図１０には、トランジスタＱ１〜Ｑ４に入力される制御信号Ｓ１〜Ｓ４およびノードＮ１〜Ｎ３の各電圧が示される。なお、図９に示すサステインドライバ４ｃの基本的な動作は、図３および図６に示すサステインドライバ４，４ａと同様であるので、ＬＣ共振の発生メカニズム等の異なる点についてのみ以下詳細に説明する。
【０１２２】
まず、ダイオードＤ３のアノード・カソード間の容量ＣＰ７および配線Ｌ７のインダクタンス成分によるＬＣ共振は、ダイオードＤ３がオフ状態にあり、かつ、ダイオードＤ３のアノード・カソード間に急激な電圧変化が生じる場合に発生する。ここで、ダイオードＤ３のカソード側の電位が電源端子Ｖ１によりＶｓｕｓに固定されているため、ノードＮ２の電位が変化するすべてのタイミングでダイオードＤ３のアノード・カソード間の電圧が変化する。
【０１２３】
具体的には、図１０に示すように、トランジスタＱ３がオンしてノードＮ２の電位が０Ｖから約Ｖｓｕｓ／２に向かって上昇する瞬間すなわち時刻ｔ１、立ち上がり時の電力回収期間が終了してノードＮ２の電位がＶｓｕｓに向かって上昇する瞬間すなわち時刻ｔ２、トランジスタＱ４がオンしてノードＮ２の電位がＶｓｕｓから約Ｖｓｕｓ／２に向かって下降する瞬間すなわち時刻ｔ３、および立ち下がり時の電力回収期間が終了してノードＮ２の電位が０Ｖに向かって下降する瞬間すなわち時刻ｔ４の各タイミングで、ダイオードＤ３のアノード・カソード間の電圧が変化する。このとき、アノード・カソード間の容量ＣＰ７に高周波の電流が流れ、ダイオードＤ３のアノード・カソード間の容量ＣＰ７および配線Ｌ７のインダクタンス成分により高周波のＬＣ共振が発生し、高周波の電磁波として輻射される。
【０１２４】
しかしながら、本実施の形態では、ダイオードＤ３に並列にコンデンサＣ７が接続されているため、ダイオードＤ３のアノード・カソード間の容量ＣＰ７および配線Ｌ７のインダクタンス成分によるＬＣ共振に寄与する容量は、ダイオードＤ３のアノード・カソード間の容量ＣＰ７とコンデンサＣ７とを加算した容量となるため、その共振周波数はアノード・カソード間の容量ＣＰ７のみによる共振周波数よりも低減される。具体的には、このＬＣ共振の共振周波数が３０ＭＨｚ未満になるように、コンデンサＣ７の容量が設定され、３０ＭＨｚ以上の不要の電磁波の輻射を抑制している。
【０１２５】
次に、ダイオードＤ４のアノード・カソード間の容量ＣＰ８および配線Ｌ８のインダクタンス成分によるＬＣ共振は、ダイオードＤ４がオフ状態にあり、かつ、ダイオードＤ４のアノード・カソード間に急激な電圧変化が生じる場合に発生する。ここで、ダイオードＤ４のアノード側の電位が接地端子により０Ｖに固定されているため、ノードＮ２の電位が変化するすべてのタイミングでダイオードＤ３のアノード・カソード間の電圧が変化する。
【０１２６】
したがって、ダイオードＤ３と同様に、上記の時刻ｔ１〜ｔ４の各タイミングで、ダイオードＤ４のアノード・カソード間の電圧が変化する。このとき、アノード・カソード間の容量ＣＰ８に高周波の電流が流れ、ダイオードＤ４のアノード・カソード間の容量ＣＰ８および配線Ｌ８のインダクタンス成分により高周波のＬＣ共振が発生し、高周波の電磁波として輻射される。
【０１２７】
しかしながら、本実施の形態では、ダイオードＤ４に並列にコンデンサＣ８が接続されているため、ダイオードＤ４のアノード・カソード間の容量ＣＰ８および配線Ｌ８のインダクタンス成分によるＬＣ共振に寄与する容量は、ダイオードＤ４のアノード・カソード間の容量ＣＰ８とコンデンサＣ８とを加算した容量となるため、その共振周波数はアノード・カソード間の容量ＣＰ８のみによる共振周波数よりも低減される。具体的には、このＬＣ共振の共振周波数が３０ＭＨｚ未満になるように、コンデンサＣ８の容量が設定され、３０ＭＨｚ以上の不要の電磁波の輻射を抑制している。
【０１２８】
上記のように、本実施の形態でも、コンデンサＣ７，Ｃ８がダイオードＤ３，Ｄ４のアノード・カソード間に並列に接続されているので、配線Ｌ７，Ｌ８のインダクタンス成分とダイオードＤ３，Ｄ４のアノード・カソード間の容量ＣＰ７，ＣＰ８により発生するＬＣ共振の共振周波数を３０ＭＨｚ未満の低い周波数に移動させることができる。したがって、３０ＭＨｚ以上の高周波の電磁波の輻射を抑制することができる。
【０１２９】
図１１は、本発明の第５の実施の形態によるサステインドライバの構成を示す回路図である。
【０１３０】
図１１に示すサステインドライバ４ｄと図３に示すサステインドライバ４とで異なる点は、図８および図９に示すサステインドライバ４ｂ，４ｃと同様にダイオードＤ３，Ｄ４およびコンデンサＣ５〜Ｃ８が付加された点であり、その他の点は図３に示すサステインドライバ４と同様であるので、同一部分には同一符号を付し、以下詳細な説明を省略する。
【０１３１】
本実施の形態では、第１、第３および第４の実施の形態と同様にコンデンサＣ１，Ｃ２，Ｃ５〜Ｃ８がトランジスタＱ１，Ｑ２およびダイオードＤ１〜Ｄ４に並列に接続されているので、第１、第３および第４の実施の形態の各効果を得ることができ、各ＬＣ共振の共振周波数を３０ＭＨｚ未満の低い周波数に移動させ、３０ＭＨｚ以上の高周波の電磁波の輻射をより抑制することができる。なお、各実施の形態の組み合わせは、上記の例に特に限定されず、種々組み合わせることができ、組み合わせた各実施の形態の効果を同様に得ることができる。
【０１３２】
なお、上記の各説明では、駆動回路の一例としてサステインドライバについて説明したが、スキャンドライバについても上記と同様にして本発明を適用することができ、その場合も同様の効果を得ることができる。例えば、本発明を図１に示すスキャンドライバ３に適用した場合、以下のようになる。
【０１３３】
図１２は、本発明の第６の実施の形態によるスキャンドライバの構成を示す回路図である。
【０１３４】
図１２に示すスキャンドライバ３と図３に示すサステインドライバ４とで異なる点は、初期化期間において初期化パルスＰｓｅｔを発生させるためにトランジスタＱ３１〜Ｑ３６、コンデンサＣ３１〜Ｃ３４、抵抗Ｒ３１，Ｒ３２、電源Ｖｃ１，Ｖｃ２および電源端子Ｖ３１からなる初期化回路が付加されるとともに、保護用のダイオードＤ３〜Ｄ５が付加された点であり、その他の点は図３に示すサステインドライバ４と同様であるので、同一部分には同一符号を付し、以下詳細な説明を省略する。
【０１３５】
図１２に示すように、トランジスタＱ３１の一端は電源端子Ｖ３１に接続され、他端は配線Ｌ３１を介してノードＮ１に接続され、そのゲートはノードＮ３１に接続される。トランジスタＱ３１は、寄生容量としてドレイン・ソース間の容量ＣＰ３１を有し、トランジスタＱ３１のドレイン・ソース間には、コンデンサＣ３１が並列に接続される。コンデンサＣ３３は電源端子Ｖ３１とノードＮ３１との間に接続される。電源端子Ｖ３１には、セットアップ電圧Ｖｓｅｔが印加される。
【０１３６】
トランジスタＱ３３の一端は、電源Ｖｃ１を介してノードＮ１に接続され、他端は抵抗Ｒ３１の一端に接続され、そのゲートには制御信号Ｓ３１が入力される。抵抗Ｒ３１の他端はノードＮ３１に接続される。トランジスタＱ３５の一端はノードＮ３１に接続され、他端はノードＮ１に接続され、そのゲートには制御信号Ｓ３１が入力される。
【０１３７】
トランジスタＱ３２の一端は接地端子に接続され、他端は配線Ｌ３２を介してノードＮ１に接続され、そのゲートはノードＮ３２に接続される。トランジスタＱ３２は、寄生容量としてドレイン・ソース間の容量ＣＰ３２を有し、トランジスタＱ３２のドレイン・ソース間には、コンデンサＣ３２が並列に接続される。コンデンサＣ３４はノードＮ１とノードＮ３２との間に接続される。
【０１３８】
トランジスタＱ３４の一端は、電源Ｖｃ２を介して接地端子に接続され、他端は抵抗Ｒ３２の一端に接続され、そのゲートには制御信号Ｓ３２が入力される。抵抗Ｒ３２の他端はノードＮ３２に接続される。トランジスタＱ３６の一端はノードＮ３２に接続され、他端は接地端子に接続され、そのゲートには制御信号Ｓ３２が入力される。また、ダイオードＤ５とトランジスタＱ１との接続点とノードＮ２との間、ノードＮ２と接地端子との間、および電源端子Ｖ１とトランジスタＱ１との間に保護用のダイオードＤ３〜Ｄ５が接続される。
【０１３９】
本実施の形態では、トランジスタＱ３１，Ｑ３２が電気素子、スイッチング手段および初期化パルス用スイッチング手段に相当し、配線Ｌ３１，Ｌ３２が配線手段に相当し、コンデンサＣ３１，Ｃ３２が周波数低減手段に相当し、電源端子Ｖ３１および接地端子が電圧源に相当する。また、トランジスタＱ３１が第１のスイッチング手段に相当し、トランジスタＱ３２が第２のスイッチング手段に相当し、配線Ｌ３１が第１の配線手段に相当し、配線Ｌ３２が第２の配線手段に相当し、コンデンサＣ３１が第１の容量性素子に相当し、コンデンサＣ３２が第２の容量性素子に相当し、電源端子Ｖ３１が第１の電圧源に相当し、接地端子が第２の電圧源に相当する。
【０１４０】
次に、上記のように構成された初期化回路の動作について説明する。なお、スキャンドライバ３の維持期間の動作は、図１０に示すものと同様である。
【０１４１】
まず、初期化パルスＰｓｅｔの電位が０Ｖにあるとき、トランジスタＱ３１，Ｑ３２はともにオフ状態にある。すなわち、制御信号Ｓ３１，Ｓ３２がともにハイレベルになり、トランジスタＱ３５，Ｑ３６がオンし、トランジスタＱ３１，Ｑ３２のゲート・ソース間の電圧が０Ｖとなり、トランジスタＱ３１，Ｑ３２がともにオフ状態になる。
【０１４２】
次に、制御信号Ｓ３１がローレベルになると、トランジスタＱ３５がオフし、トランジスタＱ３１のゲートがノードＮ１から切り離される。このとき、トランジスタＱ３３はオンし、コンデンサＣ３３および抵抗Ｒ３１により決定される時定数で電源端子Ｖ３１から電流がトランジスタＱ３１のゲートに流れ込み、トランジスタＱ３１のゲートの電位が上昇し始める。
【０１４３】
この状態でノードＮ３１の電圧がトランジスタＱ３１をオンできるレベルに達すると、トランジスタＱ３１がオンし、トランジスタＱ３１のソース電位すなわちノードＮ１の電位が徐々に上昇し始める。ノードＮ１の電位が上昇すると、電源Ｖｃ１の電位もその上昇とともに持ち上げられ、トランジスタＱ３３はオン状態を継続する。この結果、ノードＮ１の電位が電源端子Ｖ３１のセットアップ電圧Ｖｓｅｔに等しくなり飽和する。
【０１４４】
次に、制御信号Ｓ３１をハイレベルに戻すと、トランジスタＱ３５がオンし、トランジスタＱ３１のゲートの電位は一気にソース電位と等しくなり、トランジスタＱ３１がオフする。この動作の直後に、制御信号Ｓ３２をローレベルにすると、トランジスタＱ３６がオフするとともにトランジスタＱ３４がオンし、抵抗Ｒ３２およびコンデンサＣ３２により決定される時定数でトランジスタＱ３２のゲートの電位が上昇し始める。
【０１４５】
この状態でトランジスタＱ３２のゲートの電位が所定の電位まで上昇すると、トランジスタＱ３２がオンし始めるので、ノードＮ１に蓄えられた電荷は、トランジスタＱ３２を介して徐々に放電されていき、ノードＮ１の電圧は最後には０Ｖまで降下する。
【０１４６】
上記の動作により、図２に示すように、初期化期間において０Ｖから電圧Ｖｓｅｔまでランプ波形により上昇し、Ｖｓｅｔから０Ｖまでランプ波形により降下する三角波形の初期化パルスＰｓｅｔが出力される。
【０１４７】
このように、トランジスタＱ３１，Ｑ３２は、初期化期間において初期化パルスＰｓｅｔを発生させるために用いられるが、パネル容量Ｃｐを充電および放電するための電流が流れる電流供給経路のノードＮ１に接続され、初期化期間以外の期間では、常にオフ状態にされている。したがって、ノードＮ１に対してトランジスタＱ３１，Ｑ３２のドレイン・ソース間の容量ＣＰ３１，ＣＰ３２が負荷として接続されていることになる。
【０１４８】
ここで、トランジスタＱ３１，Ｑ３２の一端の電位が固定された電位すなわち電圧Ｖｓｅｔまたは接地電位となっているため、ノードＮ１の電位が変化すると、ドレイン・ソース間の容量ＣＰ３１，ＣＰ３２に高周波電流が流れる。特に、維持パルスＰｓｃが立ち上がり時の電力回収期間からＶｓｕｓにクランプされる瞬間すなわち時刻ｔ２の直後、および維持パルスＰｓｃが立ち下がり時の電力回収期間から接地電位にクランプされる瞬間すなわち時刻ｔ４の直後に、高周波電流が流れる。このため、トランジスタＱ３１，Ｑ３２のドレイン・ソース間の容量ＣＰ３１，ＣＰ３２および配線Ｌ３１，Ｌ３２により高周波のＬＣ共振が発生し、高周波の電磁波として輻射される。
【０１４９】
しかしながら、本実施の形態では、トランジスタＱ３１，Ｑ３２にそれぞれ並列にコンデンサＣ３１，Ｃ３２が接続されているため、トランジスタＱ３１，Ｑ３２のドレイン・ソース間の容量ＣＰ３１，ＣＰ３２および配線Ｌ３１，Ｌ３２のインダクタンス成分によるＬＣ共振に寄与する容量は、トランジスタＱ３１，Ｑ３２のドレイン・ソース間の容量ＣＰ３１，ＣＰ３２とコンデンサＣ３１，Ｃ３２とをそれぞれ加算した容量となるため、その共振周波数はドレイン・ソース間の容量ＣＰ３１，ＣＰ３２のみによる共振周波数より低減される。具体的には、これらのＬＣ共振の共振周波数が３０ＭＨｚ未満になるように、コンデンサＣ３１，Ｃ３２の容量が設定され、３０ＭＨｚ以上の不要の電磁波の輻射を抑制している。
【０１５０】
上記のように、本実施の形態でも、コンデンサＣ３１，Ｃ３２がトランジスタＱ３１，Ｑ３２のドレイン・ソース間に並列に接続されているので、配線Ｌ３１，Ｌ３２のインダクタンス成分とトランジスタＱ３１，Ｑ３２のドレイン・ソース間の容量ＣＰ３１，ＣＰ３２により発生するＬＣ共振の共振周波数を３０ＭＨｚ未満の低い周波数に移動させることができる。したがって、３０ＭＨｚ以上の高周波の電磁波の輻射を抑制することができる。
【０１５１】
【発明の効果】
本発明によれば、駆動パルスを容量性負荷に供給するためのパルス供給経路に接続される電気素子の寄生容量と配線手段のインダクタンス成分とのＬＣ共振の共振周波数を低減しているので、ＬＣ共振により発生される電磁波の周波数を低減することができ、不要な高周波の電磁波の輻射を抑制することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態によるサステインドライバを用いたプラズマディスプレイ装置の構成を示すブロック図
【図２】図１に示すＰＤＰにおけるスキャン電極およびサステイン電圧の駆動電圧の一例を示すタイミング図
【図３】本発明の第１の実施の形態による図１に示すサステインドライバの構成を示す回路図
【図４】ＦＥＴのドレイン・ソース間にコンデンサを接続した場合と接続しない場合とのドレイン・ソース間の電圧と容量との関係を示す図
【図５】図１に示すプラズマディスプレイ装置から放出される電磁波の輻射レベルと周波数との関係を示す図
【図６】本発明の第２の実施の形態によるサステインドライバの構成を示す回路図
【図７】図６に示すサステインドライバの維持期間の動作を説明するためのタイミング図
【図８】本発明の第３の実施の形態によるサステインドライバの構成を示す回路図
【図９】本発明の第４の実施の形態によるサステインドライバの構成を示す回路図
【図１０】図９に示すサステインドライバの維持期間の動作を説明するためのタイミング図
【図１１】本発明の第５の実施の形態によるサステインドライバの構成を示す回路図
【図１２】本発明の第６の実施の形態によるスキャンドライバの構成を示す回路図
【図１３】従来のサステインドライバの構成を示す回路図
【図１４】図１３に示すサステインドライバの維持期間の動作を示すタイミング図
【符号の説明】
１  ＰＤＰ
２  データドライバ
３  スキャンドライバ
３ａ  スキャンドライバＩＣ
４、４ａ〜４ｄ  サステインドライバ
１１  アドレス電極
１２  スキャン電極
１３  サステイン電極
Ｃ１〜Ｃ８，Ｃ３１〜Ｃ３４  コンデンサ
Ｑ１〜Ｑ４，Ｑ３１〜Ｑ３６  電界効果型トランジスタ
Ｄ１〜Ｄ５  ダイオード
【図１】
0004116301.tif 000002
【図２】
0004116301.tif 000003
【図３】
0004116301.tif 000004
【図４】
0004116301.tif 000005
【図５】
0004116301.tif 000006
【図６】
0004116301.tif 000007
【図７】
0004116301.tif 000008
【図８】
0004116301.tif 000009
【図９】
0004116301.tif 000010
【図１０】
0004116301.tif 000011
【図１１】
0004116301.tif 000012
【図１２】
0004116301.tif 000013
【図１３】
0004116301.tif 000014
【図１４】
0004116301.tif 000015