【事件の表示】
　平成　１年　特　許　願　第１０１１９７号「絶縁ゲート型バイポーラトランジスタ」拒絶査定に対する審判事件（平成２年１１月１５日出願公開、特開平　２−２７８８８０）について、次のとおり審決する。
【結論】
　本件審判の請求は、成り立たない。
【理由】
（出願の経緯・発明の要旨）
　本願は、平成１年４月２０日に出願されたものであって、その発明の要旨は、平成９年８月２９日付手続補正書によって補正された明細書及び図面の記載よりみて、その特許請求の範囲請求項１及び２に記載されたとおりの「絶縁ゲート型バイ
ポーラトランジスタ」にあるものと認められるところ、その請求項１記載の発明（以下、第１発明という。）は下記のとおりである。なお、平成１０年７月２３日付の手続補正は平成１０年１１月２５日付で却下され確定している。
　「第１導電型の半導体基板と、　この基板上に形成された第２導電型の半導体層と、
　この半導体層の表面に形成された第１導電型のベース層と、
　このベース層表面において、該ベース層の相対しあう辺に沿って各々チャネル領域が残るように所定のパターン形状を有して形成された第２導電型のソース層と、
　前記ベース層の相対しあう辺に沿って配置された前記各々のチャネル領域上にゲート絶縁膜を介して配置されたゲート電極と、
　前記各々のチャネル領域間において、その第１接触部にて前記ソース層と接触するとともに、その第２接触部にて前記ベース層と接触するソース電極と、
　前記半導体基板の前記半導体層と対極する面に配設さ゜れるドレイン電極とを備え、
　前記第１接触部から前記チャネル領域へ至る前記ソース層での第１キャリア通路上の所定部分と前記第２接触部から前記半導体層との接合面へ至る前記ベース層での第２キャリア通路上の所定部分との間にＰＮ接合が形成される絶縁ゲート型バ
イポーラトランジスタにおいて、
　前記ベース層内における前記ソース層の前記所定のパターン形状は、相対しあう前記各々のチャネル領域に沿って互いに離間して延びる第１部分と、この相対するチャネル領域各々に対して設定された各々の第１部分間を互いに連結するととも
に前記ソース電極の前記第１接触部を設定する第２部分とを有しており、
　このソース層のパターン形状にて、前記第１キャリア通路上の所定部分と前記第１接触部との間の電気的抵抗値と前記第２キャリア通路上の所定部分と前記第２接触部との間の電気的抵抗値が、前記ＰＮ接合における電子の移動を禁止する条件
となるようにされていることを特徴とする絶縁ゲート型パイポーラトランジスタ。」
（引用例）
　原審における拒絶の理由において引用された特開昭５７−２１１７７３号公報（以下「引用例」という。）には、「本発明はパワートランジスタに係る。」　（第２頁左下欄第５行）、「本発明の構造体は主として、バーチカルなパイポーラパワートランジスタを含んでおり、そのエミッタ及びコレクタが夫々の接触と共に構造体の主電極を構成しており、ベースは絶縁ゲート型電界効果トランジスタ（ＭＯＳ）のドレインに接続されている。従って、ＭＯＳトランジスタが導通したときにパイポーラトランジスタの増幅ベース電流により生成した強い電流がエミッタとコレクタとの間に流れる。」（第２頁右下欄第１６行〜第３頁左上欄第６行）、「ソース領域は、抵抗性ソースアクセス領域を介して間接的にコレクタの金属層に電気接続されている。即ち、ソースアクセス領域の一端はソースに電気接続され、他端はコレクタの金属層に接続されている。この抵抗性ソースアクセス領域は、単結晶シリコン又は多結晶シリコンから成る。この領域の機能は、コレクタ電極とソース領域との間の電圧をドレイン電流に実質的に比例して降下させ、これにより後述する如く寄生サイリスタの発生を阻止することである。
　即ち、（コレクタ領域を強くドープし且つ広い表面を与えることによって）コレクタ領域の内部抵抗をかなり低減し同時にソースアクセスに十分に高い値の抵抗を与えたため、強い電流が流れたときにも電界効果制御のパイポーラトランジスタ
はサイリスタの作用を生じない。」　（第３頁左下欄第２〜１７行））、「第１図は、本発明の電界効果制御形バイポーラトランジスタ構造体の断面図を示す。
　ここで取扱うのはパイポーラパワートランジスタである。構造体が、直列に接続されたセルから成る１個の対称形全体ネットワークを含み、各セルが１個のパイポーラトランジスタ素子と該素子を制御する１個のＭＯＳトランジスタ素子とを有し得ることが理解されよう。以後の記載は１個のセルに関する説明であるが、隣り合う任意の２個のセルが互いに対称であることは第１図より明らかである。
　バイポーラトランジスタは、第１導電形（図示の具体例でｐ形）の基板１０を含むシリコンプレート内に形成される。基板は比較的強くドープされ、図中、記号ｐ＋で示されている。
　該基板は、第２導電形即ち反対の導電形を有しており比較的弱くドープされたエピタキシャルシリコンの均一な層１２で被覆されている。
　このエピタキシャル層１２に表面からｐ形ドープ領域が形成される。該領域はプレートの表面の大部分に拡がっており、隣り合う領域間に狭い間隔１４を残している。間隔１４に於いては最初のｎ形エピタキシャル層がシリコン表面のレベルま
で伸びて表面に露出している。　図中、上下方向寸法は実際の比率に対応しないが、水平方向寸法即ち横寸法は、エピタキシャル層１２０大部分がｐ形ドープ処理されたことが明らかになるように実際の比率に対応している。ｐ形領域の寸法は例えば約１００ミクロンであり、間隔１４０寸法は例えば約１０ミクロンである。
　実装段階ではｐ形ドーピングを２段階で実施するのが好ましい。第１段階ではイオン打込み又は拡散によって（第１図に符号ｐで示す如く）低濃度に浅くドープし、第２段階では例えば拡散によって（ｐ＋で示す如く）高濃度で深くドープする。第２段階のドープ領域は、第１段階のドープ領域よりやや小さい。従って最終的には、エピタキシャル層の表面の大部分が強く深く（ｐ＋）ドープされており、同じ導電形に弱く浅くドープされた領域が前記の部分を包囲している。中心のｐ＋形領域を符号１６、ｐ形領域を符号１８で示す。エピタキシャル層１２の露出部分１４に隣接したｐ形領域１８の縁端を符号２０で示す。
　ｐ＋形基板１０はＰＮＰ形パイポーラトランジスタのエミッタ領域を構成する。基板の下面を金属膜で被覆しエミッタ接触を形成し得る。プレートの上面にエミッタ接触を形成したいときは、表面と基板とを接続するｐ＋形アクセスシンクすなわちウエルを設けることも可能である。
　バイポーラトランジスタのベース領域はｐ＋形領域１６の下方のエピタキシャル層１２の部分から成る。ベース接触は設けられない。　ｐ＋形領域１６はＰＮＰトランジスタのコレクタ領域を構成する。上面の大部分（即ちシリコン表面の大部分）に導電層２２（例えばアルミニウム層）が蒸着されてコレクタ接触を形成している。
　ｐ形領域１８の縁端に沿って表面まで伸びたｎ形エピタキシャル層部分たる領域１４は、ＮチャネルＭＯＳ形電界効果トランジスタのドレインを構成する。ドレイン接触及びベース接触はいずれも存在せず、ｎ形エピタキシャル層１２の中にベースとトレインの双方が形成されることが理解されよう。
　先にｐ形不純物をドープした領域１６、１８に表面から強くドープしてｎ＋形領域２４を形成する。該領域は電界効果トランジスタのソース領域である。該領域は、ｐ形領域１８の縁端２０に沿って長手方向（第１図の平面に垂直な方向）伸びており、それ自体と前記縁端との間にｐ形の狭い間隔を形成している。この狭い間隔は、シリコン表面と同じレベルの部分２８を有しており電界効果トランジスタのチャネル領域を構成している。ｎ＋形ソース領域２４の深さはｐ形領域１８の深さより小さい。
　チャネル領域の露出部分２８は（好ましくは熱酸化シリコンから成る）薄い絶縁層３０で被覆されている。層３０は、ドープ多結晶シリコン又はアルミニウムから成る導電ゲート領域で被覆されている。種々のｐ形領域間の間隔１４は事実上極めて狭いため、絶縁層３０と導電ゲート３２とは、前記間隔と両隣りの２個のチャネル領域２８とを完全に被覆する。この結果、間隔１４と間隔１４に隣接の領域２８との上方に伸びる幅の狭い共通制御電極３２が形成される。該電極は、間隔１４の両側のチャネル領域２８を制御して、間隔１４によって隔てられた領域１６、１８に対応する２個のパイポーラトランジスタの導通を制御する。
　１つの特徴、即ち、各ソース領域２４と金属性コレクタ接触２２との間の抵抗性接続の特徴は第１図では明らかでない（抵抗体２６として記号的に示されている）。第２図と第３図とを比較検討すれば、抵抗性接続２６が、平面図たる第２図のＡ−Ａ線断面図たる第１図では具体的に示されない理由が理解されるであろう。」（第４頁左上欄第１３行〜第５頁左下欄第３行）及び「しかし乍ら、或る程度の内部抵抗がコレクタ内に残存しており、該抵抗が電圧降下を生起する。高電流状態ではこの電圧降下はｐ−ｎ接合の励起電圧を超える値に到達し得る。ソース領域がコレクタ接点の電位に直結していると、前記電圧降下によってソースとｐ形領域１８との間の接合が導通するであろう。その結果、ベース電流が増加し、従ってコレクタ電流も増加するであろう。このプロセスが広がって止めることができない最下コレクタ電流が発生するであろう。これがＰＮＰ形パイポーラトランジスタに生じる自己バイアス現象である。この現象は、コレクタ内の電圧降下が、導電形が交互する領域２４（ソース）と１６（コレクタ）と１２（ベース）と１０（エミッタ）との連続から成る寄生サイリスタを導通させたと説明することもできる。（ソース２４の領域に対応する）有効表面積は小さいが前記の如きサイリスタはパイポーラトランジスタを導通状態に維持し、ベースに強い電流を流す。この電流はサイリスタが一度作動を始めると消去することは不可能でありトランジスタによって増幅される。
　前記の如き好ましくない現象を阻止するために、コレクタの内部抵抗を前記手段によってできるだけ低い値に低減し、更に、ソース領域２４をコレクタ接触に直結しないで抵抗ソースアクセス領域を介して接続している。抵抗ソースアクセス領域は抵抗２６として記号で示されている。ＭＯＳトランジスタのベース電流（従ってドレイン電流）の増加によってコレクタ電流が増加すると、ドレイン電流が通る抵抗性領域に電圧降下が生じる。従って、ソースーチャネル接合の端子間の電圧降下はもはやコレクタ領域の電圧降下に等しくなく、抵抗２６内での電圧降下の値まで減少する。
　これらの電圧降下は実質的に平行に変化するため、トランジスタを通過する可能な最下電流に於いて接合を導通させない大きさの抵抗２６の値を選択すればよい。
　実際には、抵抗２６は、コレクタの内部抵抗とパイポーラトランジスタの電流利得との積より大きい値でなければならない。
　ここで取扱うパワートランジスタの場合、抵抗数オーム又は数十オームが完全に適切な値であろう。
　抵抗性ソースアクセス領域の具体的な形状が第２図及び第３図に示されている。これらの領域は、ソース領域と同時に同様の方法でコレクタ領域１６内に形成されたｎ＋形領域である。該領域は実質的に、（ｐ形領域の縁端に沿って長手方向に伸びる）ソース領域２４から横方向にｐ＋形領域１６の内部に向って伸びる狭い突出部である。ｐ＋形領域１６の表面の大部分を被覆するコレクタ接触は、ソースアクセス領域２６′の（ソースから離間した）端部にも接触しており、ソース領域２４には接触していない。このため、領域２６′を構成する横方向突出部の各個のレベルで金属接触を凹状にエッチングする。コレクタの金属層が領域２６′の端部のみと接触しｎ＋形シリコンの他の部分と接触しないように、凹部の深さは突出部の長さより勿論小さく凹部の幅は突出部の幅より大きい。
　前記の如く形成された抵抗の大きさは、領域２６′の長さ対幅の比によって決定される。ｎ＋形領域の抵抗がスクエア当り数オームに等しいときは、前記の比は一桁の値になるであろう。
　第３図は、第２図のＢ−Ｂ線に沿った即ち領域２６′のレベルでの第１図と全く同様の断面図である。第１図では明らかでない抵抗性アクセス領域２６′の構造が示されている。金属層とシリコンとの接触領域自体に凹部が形成されていることが理解されよう。第３図によれば凹部は、金属層の中断又は不連続によって形成されるのでなく、第２図の如き形状の凹部を有する酸化物層３３で金属層をシリコンから絶縁する領域によって形成される。」（第６頁左上欄第６行〜第７頁左上欄第９行）が第１図〜第３図と共に記載されている。してみると、上記引用例には、パイポーラトランジスタのエミッタ領域となる第１導電形の基板１０、該基板を被覆する上記パイポーラトランジスタのベース領域となる第２導電形のエピタキシャルシリコンの均一な層１２、該層１２の表面の大部分に広がっており、パイポーラトランジスタのコレクタ領域となる第１導電形領域１６、１８、隣り合う該領域間に残され、その表面にエピタキシャルシリコンの均一な層１２が露出しているＭＯＳ電界効果トランジスタのドレインとなる狭い間隔１４、第１導電形領域１６、１８の表面に形成されたＭＯＳ電界効果トランジスタのソース領域となる上記第１導電形領域１８の端縁２０に沿って長手方向に伸びている第２導電形領域２４、該第２導電形領域２４と上記第１導電形領域１８の端縁２０との間のＭＯＳ電界効果トランジスタのチャネル領域とな
る第１導電形の狭い間隔２８、該チャネル領域となる第１導電形の狭い間隔２８上に形成された薄い絶縁膜３０及びその上に形成された導電ゲート領域３２、エミッタ領域の下面を被覆したエミッタ接触、ソース領域２４と同時に同様の方法でコ
レクタ領域１６内に形成された、ソース領域２４から横方向にコレクタ領域１６の内部に向かって伸びる抵抗性ソースアクセス領域２６′及び抵抗性ソースアクセス領域２６′の一端のみに接触し、コレクタ領域１６の大部分と接触するコレクタ接触２２とを備え、抵抗性ソースアクセス領域２６′の抵抗２６をコレクタ領域１６の内部抵抗とバイポーラトランジスタの電流利得との積より大きくすることによりソース領域２４とチャネル領域２８間の接合を導通させないようにしたことによって寄生サイリスタが動作するのを阻止することができるようにした電界効果制御形パイポーラトランジスタ構造体が記載されているものと認められる。
（対比）
　次に、本願第１発明と上記引用例記載の発明とを対比すると、上記引用例記載の発明の「エミッタ領域となる第１導電形の基板１０」、「バイポーラトランジスタのベース領域となる第２導電形のエピタキシャルシリコンの均一な層１２」、「パイポーラトランジスタのコレクタ領域となる第１導電形領域１６、１８」、「エミッタ接触」、「コレクタ接触２２」、「ソース領域２４」、「抵抗性ソースアクセス領域２６′」、「ソース領域２４とチャネル領域２８間の接合」及び「ソース領域２４とチャネル領域２８間の接合を導通させないようにしたこと」はそれぞれ本願第１発明の「第１導電型の半導体基板」、「第２導電型の半導体層」、「第１導電型のベース層」、「ドレイン電極」、「ソース電極」、「ソース層の第１の部分」、「ソース層の第２の部分」、「第１接触部からチャネル領域へ至るソース層での第１キャリア通路上の所定部分と第２接触部から半導体層との接合面へ至るベース層での第２キャリア通路上の所定部分との間に形成されるＰＮ接合」及び「ＰＮ接合における電子の移動を禁止する条件」に相当するから、本願発明と上記引用例記載の発明とは「第１導電型の半導体基板と、
　この基板上に形成された第２導電型の半導体層と、
　この半導体層の表面に形成された第１導電型のベース層と、
　このベース層表面において、該ベース層の相対しあう辺に沿って各々チャネル領域が残るように所定のパターン形状を有して形成された第２導電型のソース層と、
　前記ベース層の相対しあう辺に沿って配置された前記各々のチャネル領域上にゲート絶縁膜を介して配置されたゲート電極と、
　前記各々のチャネル領域間において、その第１接触部にて前記ソース層と接触するとともに、その第２接触部にて前記ベース層と接触するソース電極と、
　前記半導体基板の前記半導体層と対極する面に配設されるドレイン電極とを備え、
　前記第１接触部から前記チャネル領域へ至る前記ソース層での第１キャリア通路上の所定部分と前記第２接触部から前記半導体層との接合面へ至る前記ベース層での第２キャリア通路上の所定部分との間にＰＮ接合が形成される絶縁ゲート型バ
イポーラトランジスタにおいて、
　前記ベース層内における前記ソース層の前記所定のパターン形状は、相対しあう前記各々のチャネル領域に沿って互いに離間して延びる第１部分と、この相対するチャネル領域各々に対して設定された各々の第１部分間に接するとともに前記ソ
ース電極の前記第１接触部を設定する第２部分とを有しており、
　このソース層のパターン形状にて、前記第１キャリア通路上の所定部分と前記第１接触部との間の電気的抵抗値と前記第２キャリア通路上の所定部分と前記第２接触部との間の電気的抵抗値が、前記ＰＮ接合における電子の移動を禁止する条件
となるようにされていることを特徴とする絶縁ゲート型パイポーラトランジスタ」の点で一致するが、第２部分が、本願第１発明においては互いに離間して延びる第１部分を連結しているのに対して、上記引用例記載の発明においては互いに離間
して延びる第１部分を連結してはいない点で相違するものと認められる。
　（検討）
　そこで、前記相違点につき以下検討する。
　相対し合う各チャネルに沿って互いに離間して伸びる部分とそれら互いに離間して伸びる部分を間隔をあけて連結する部分とからなるソース層を有する電導変調型ＭＯＳＦＥＴ（本願第１発明の絶縁ゲート型バイポーラトランジスタに相当）は、特開昭６１−１６４２６３号公報の第２図に示すように周知であり、上記引用例記載の発明において互いに離間して延びる第１部分を連結しないようにするのに替えて上記周知技術を採用して互いに離間して延びる第１部分を連結するようにすることに格別の創意工夫を必要としない。よって、上記相違点は当業者が容易に想到し得たことと認められる。
　なお、本願第１発明の効果とするところは当業者が容易に予測し得たことである。
　（むすび）
　本願第１発明は、上記引用例に記載された発明及び周知技術に基づいて当業者が容易に発明をすることできたものであるから、特許法第２９条第２項の規定により特許を受けることができない。そうである以上、他の発明について検討するまで
もなく本願は拒絶されるべきものである。
　よって、結論のとおり審決する。