(57)【特許請求の範囲】
【請求項１】
入力データの切り出しを行うフレーム分解回路と、
該フレーム分解回路で切り出されたデータをデスクランブルするデスクランブル回路と、
該デスクランブル回路から出力されるデータに誤り訂正を行う誤り訂正回路と、
該誤り訂正回路から連続的に出力されるデータの中からアクティブデータを検出してホールドするアクティブデータ検出手段と、
前記入力データから空線スロットを検出したときに、その検出時から次の空線スロットが検出されるまでの時間間隔を計測する空線スロット検出回路と、
前記アクティブデータ検出手段の検出結果と、前記空線スロット検出回路の検出結果とに基づいてフレーム同期を確立する同期検出コントロール回路と、
を備えていることを特徴とする空線スロット同期検出回路。
【請求項２】
前記アクティブデータ検出手段は、
前記入力データを一方の入力端子に入力するＯＲゲートと、
該ＯＲゲートの出力をホールドし、そのホールドしたデータを前記同期検出手段に出力するとともに、前記ＯＲゲートの他方の入力端子に入力するフリップフロップと、
を備えていることを特徴とする請求項１に記載の空線スロット同期検出回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、空線スロット同期検出回路に関し、さらに詳しくは、マルチチャンネルアクセスシステムのディジタル移動体通信において空線スロットの同期検出を行う回路に関する。
【０００２】
【従来の技術】
現在のディジタル移動体通信では、使用する無線チャネルを移動局毎に固定的に割り当てるのではなく、呼の生起に応じて複数の無線チャネルの中から空き状態にある１無線チャネルを割り当てて通信サービスを提供するマルチチャネルアクセス（ＭＣＡ：Multi Channel Access）システムが用いられている。
例えば、各局の信号送出時間が割り当てられているＴＤＭＡ（Time Division Multiple Access）方式を用いたＭＣＡシステムのディジタル移動体通信では、基地局からの送信スロットの中で子局との通信に用いられていないスロットのことを空線スロットと称している。この空線スロットは、スロットが通信に使用されていない状況であることを示すため、フレーム同期をとるための同期信号（以下、ＳＷともいう）部分に空線であることを示す空線ＳＷを入れることによって、同期しようとしているスロットが空線か否かを判断することができる。
【０００３】
図４は、従来の空線スロット同期検出回路を備えた受信装置２０の一構成例を示すブロック図である。
同図に示した子局側の受信装置２０は、基地局３０から送られてくる電波を補足するアンテナ１、受信信号をデジタル信号に復調して次段のＳＷ検出回路３に出力する受信・復調回路２、同期検出コントロール回路４から入力されるスロット番号に該当する３種類（空線ＳＷ、スーパーＳＷ、ノーマルＳＷ）のＳＷ検出を行うＳＷ検出回路３、コントロール回路５からのフレーム同期開始信号とスロット番号に応じてＳＷ検出回路３にスロット番号を出力するとともに、ＳＷ検出回路３によるＳＷ検出時から次のＳＷ検出時までの時間を計測すべくタイマーを起動させ、ＳＷの検出間隔が規定の時間通りであればフレーム同期の確立を行い、規定時間と異なる場合にはタイマーを再起動させてフレーム同期が確立するまで同じ動作を繰り返す同期検出コントロール回路４、フレーム同期を行う際に同期検出コントロール回路４にフレーム同期開始信号とスロット番号とを出力するとともに、フレーム同期がとれた場合はそのタイミングに従ってフレーム分解回路６にデータの切り出しを指示する信号を出力するコントロール回路５を備えている。
さらに、子局側の受信装置２０は、受信・復調回路２で復調したデジタル信号をコントロール回路５からの信号に基づいてデータの切り出しを行うフレーム分解回路６、そのフレーム分解回路６で切り出されたデータをコントロール回路５から送出されるコントロール信号に従ってデスクランブルするデスクランブル回路７、デスクランブルされたデータの誤り訂正を行う誤り訂正回路８、誤り訂正後に誤り検出を行う誤り検出回路９、誤り検出後のデータを使ってデータ処理を行うデータ処理部１０を備えている。
【０００４】
従来の受信動作は、基地局３０より送信された信号がアンテナ１を介して、受信・復調回路２に入力される。受信・復調回路２では、入力された信号がデジタル信号に復調されＳＷ検出回路３に出力される。ＳＷ検出回路３は、入力されるデジタル信号に対して、同期検出コントロール回路４から指示された３種類のＳＷ検出を行い、空線ＳＷが検出されるとその検出時から次のＳＷが見つかるまでの時間間隔を計測するために同期検出コントロール回路４でタイマー起動を行う。２度目に空線ＳＷが検出されると、同期検出コントロール回路４は前回検出時からの時間間隔を測定し、規定の時間通りであればフレーム同期の確立を行うが、規定の時間と異なる場合はタイマーを再起動させて、フレーム同期が確立するまで同じ動作が繰り返される。
フレーム同期が確立されると、そのタイミングに従ってコントローラ回路５からフレーム分解回路６にデータの切り出しを指示する信号が出力され、データが切り出される。フレーム分解回路６で切り出されたデータは、デスクランブル回路７に出力され、コントローラ回路５から送出されたコントロール信号に従ってデスクランブル回路７でデスクランブルされる。その後、誤り訂正回路８で誤り訂正を行い、誤り検出回路９で誤り検出を行って、データ処理部１０にてデータ処理される。以上のようにして、フレーム同期の確立が行われ、この同期確立の際に検出された２つのＳＷ部が空線である時、空線スロットでの同期が確立されたことになる。
このように、フレーム同期を行うためには、ある一定の周期で同じＳＷが許容ビット数以内の誤りの範囲で連続して検出されなければならなかった。
【０００５】
【発明が解決しようとする課題】
しかしながら、このような従来の空線スロット同期検出回路では、例えば同一データを連続して流しているスロットのデータの一部が空線ＳＷと完全に一致した場合、あるいは、一定の許容ビット数以内で一致した場合に、このデータ部分を空線スロットのＳＷと誤認識する可能性があり、その結果として誤ったフレーム同期を行うと、正常な空線スロットの同期検出ができなくなるという問題があった。
本発明は、上記課題に鑑てなされたものであり、フレーム同期検出を正しく行って空線スロットの同期検出を正確に行うことができる空線スロット同期検出回路を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記目的を達成するために、請求項１に記載の発明は、入力データの切り出しを行うフレーム分解回路と、該フレーム分解回路で切り出されたデータをデスクランブルするデスクランブル回路と、該デスクランブル回路から出力されるデータに誤り訂正を行う誤り訂正回路と、該誤り訂正回路から連続的に出力されるデータの中からアクティブデータを検出してホールドするアクティブデータ検出手段と、前記入力データから空線スロットを検出したときに、その検出時から次の空線スロットが検出されるまでの時間間隔を計測する空線スロット検出回路と、前記アクティブデータ検出手段の検出結果と、前記空線スロット検出回路の検出結果とに基づいてフレーム同期を確立する同期検出コントロール回路と、を備えていることを特徴とする。
本発明では、さらに入力データの中にアクティブデータ（ここでは、「１」）が検出されない場合という要件を付加することによって、誤検出が少なくなり、空線スロットの同期を正確に検出することができる。
【０００７】
請求項２に記載の発明は、請求項１に記載の空線スロット同期検出回路において、前記アクティブデータ検出手段は、前記入力データを一方の入力端子に入力するＯＲゲートと、該ＯＲゲートの出力をホールドし、そのホールドしたデータを前記同期検出手段に出力するとともに、前記ＯＲゲートの他方の入力端子に入力するフリップフロップと、を備えているものである。
これによれば、ＯＲゲートとフリップフロップとでアクティブデータ検出手段が構成され、空線スロットの入力データは全て「０」のデータから成り、空線スロット以外の入力データにはアクティブデータである「１」を必ず含んでいることから、入力データの中に「１」のデータが１ビットでもあるとフリップフロップが「１」をホールドし、これが同期検出手段に出力されるので、アクティブデータの有無を確実に検出することができる。
【０００８】
【発明の実施の形態】
以下、本発明の一実施の形態を図面に基づいて詳細に説明する。
図１は、本発明の空線スロット同期検出回路を備えた受信装置４０の構成例を示すブロック図である。
図１に示した子局側の受信装置４０の構成は、アンテナ１、受信・復調回路２、同期信号検出手段としてのＳＷ検出回路３、コントロール回路５、フレーム分解回路６、デスクランブル回路７、誤り訂正回路８、誤り検出回路９、及びデータ処理部１０について図４の従来の受信装置２０とほぼ同様であって、同一符号を付して重複説明を省略する。
本実施の形態における特徴的な構成は、上記した誤り訂正回路８から誤り検出回路９に対して連続的に出力されるデータの中からアクティブデータ（ここでは、「１」）を検出し、それをホールドするアクティブデータ検出手段としてのアクティブデータ検出回路１２と、上記ＳＷ検出回路３とアクティブデータ検出回路１２の両方の検出結果に基づき、フレーム同期の確立を判断するフレーム同期検出手段としての同期検出コントロール回路１４とを備えている点にある。
【０００９】
図２は、図１のアクティブデータ検出回路１２の一構成例を示した図である。図２のアクティブデータ検出回路１２は、ここでは、誤り訂正回路８の出力と後述するフリップフロップ（以下、ＦＦともいう）１２２の出力とが入力され、その論理和を出力するＯＲゲート１２１と、そのＯＲゲート１２１の出力結果を一時的にホールドし、上記同期検出コントロール回路１４に出力すると共に、その同期検出コントロール回路１４からのリセット信号によってホールド内容をリセットするＦＦ１２２とで構成されている。
上記したようなアクティブデータ検出回路１２を付加した理由は、以下の通りである。すなわち空線スロットを検出する際に、一定の時間間隔で空線ＳＷが検出（一定の許容ビット数以内で一致する場合を含む）されただけでは必ずしも空線スロットと断定することができない。そこで、空線スロットは、基地局からの送信スロットの中で子局との通信に用いられていないスロットであることから、誤り検出データも含めて全て「０」のデータで占められているので、この「０」データを検出するためである。また、デジタル移動体通信では、空線スロット以外の部分には、例えばデータの誤りを検出するための誤り検出符号としてＣＲＣ符号等が付加されているので、どのようなデータが入っていたとしても、誤り検出データも含めた全てのデータが「０」になることはなく、検出データが全て「０」であるなら空線スロットということができる。
すなわち、従来からの同期検出手順に従って空線ＳＷを一定の時間間隔で検出し、且つ上記アクティブデータ検出回路１２によって誤り訂正回路８の出力の検出を行って、「１」のデータが１つでも検出された場合は空線スロットと看做さず、全て「０」のデータが検出された場合のみ空線スロットと判断するようにしたため、空線スロットの同期検出をより正確に行うことができる。
【００１０】
次に、その動作について説明する。
図１において、まず、基地局３０より送信された信号がアンテナ１を介して、受信・復調回路２に入力される。受信・復調回路２では、入力された信号をデジタル信号に復調してＳＷ検出回路３に出力する。ＳＷ検出回路３は、入力されたデジタル信号に対して同期検出コントロール回路１４から指示された３種類のＳＷ検出（空線ＳＷ、スーパーＳＷ、ノーマルＳＷ）を行い、その中で空線ＳＷが検出されると、同期検出手順に従って空線ＳＷ検出時から次の空線ＳＷが見つかるまでの時間間隔を計測するため、同期検出コントロール回路１４でタイマーを起動させる。そして、２度目に空線ＳＷが検出されると、前回の空線ＳＷ検出時からの時間間隔を測定して、規定の時間通りであれば、同期検出コントロール回路１４に空線ＳＷが検出されたことを通知する。
同期検出コントロール回路１４は、この通知を受け取るとコントロール回路５にＳＷを検出したことを通知するとともに、空線スロットのデータを検出するためにアクティブデータ検出回路１２のフリップフロップ１２２（図２参照）をリセットし、誤り訂正回路８からデータが出力されるのを待機する。
その間、コントロール回路５は、通常のＳＷ検出時と同じようにコントロール信号を、フレーム分解回路６，デスクランブル回路７，誤り訂正回路８にそれぞれ送出すると共に、受信・復調回路２で復調されたデジタル信号を図３に示すような手順で処理する。
【００１１】
図３は、デジタル信号のフレーム分解処理とデスクランブル処理を説明する図であり、（ａ）は入力デジタル信号の図、（ｂ）はデジタル信号の１つのフレーム構造を示す図、（ｃ）はフレーム分解後のデータ配列を示す図、（ｄ）及び（ｅ）はフレーム分解後のデータを元のデータ配列に並べ変えるデスクランブル処理の図である。
図３（ａ）に示されるように、フレーム分解回路６には、Ａ，Ｂ，Ｃのような各フレームから成るデジタル信号が入力される。例えば、Ｂのフレーム構造を見ると、図３（ｂ）に示すようにデータとデータの間にＳＷを含んでいるため、フレーム分解を行ってＳＷ部分を取り除き、図３（ｃ）に示すようにデータ部分だけを取り出すようにする。この時、送信途中のバースト誤り（図３中にハッチングで示す）等によってデータのある部分にまとまってデータ誤りが発生すると、誤り訂正処理を行っても修復できなくなる場合がある。このため、予め送信側でデータ配列を一定の規則に従って並べ変えてから送信し、受信側で図３（ｄ）のようにデータを並べ変え、矢印方向の順に読み出して図３（ｅ）に示すような元のデータ配列に戻すことにより、バースト誤り（ハッチング部分）をランダム誤りとして分散させることが可能となり、誤り訂正処理が有効となって、データを修復することができる。
このように、デスクランブル回路７により元のデータ配列に戻されたデジタル信号は、誤り訂正回路８で誤り訂正処理が行われて、誤り検出回路９へ１ビットづつデータが出力される。これと並行して同期検出コントロール回路１４は、アクティブデータ検出回路１２に対してイネーブル信号（ここでは、ＦＦ１２２をリセットするリセット信号）を送出してアクティブデータ検出回路１２を作動可能とし、誤り訂正回路８から図２のアクティブデータ検出回路１２のＯＲゲート１２１に対して１ビットずつデータが入力される。ＯＲゲート１２１の出力データは、ＦＦ１２２でホールドされるとともに、ＯＲゲート１２１のもう一方の入力端子にフィードバックされて入力される。この時、空線スロットであれば全て「０」のデータが入力されるため、常にＦＦ１２２から同期検出コントロール回路１４へは「０」のデータが出力される。また、空線スロットでない場合は、誤り訂正回路８からの出力データに必ず「１」が含まれているため、１ビットでも「１」がＯＲゲート１２１に入力されるとＦＦ１２２がこれをホールドし、それ以降のＦＦ１２２から同期検出コントロール回路１４へは「１」が出力されることになる。このようにして、アクティブデータ検出回路１２は、誤り訂正回路８からの出力データのアクティブ部分「１」を検出することができる。
【００１２】
同期検出コントロール回路１４は、上記動作を１フレームのデータが終了するまでこの動作を繰り返し行い、終了したところでアクティブデータ検出回路１２の検出結果が「０」である場合は、全てのスロットデータが「０」であることを意味しているので、同期検出コントロール回路１４は受信スロットを空線スロットと判断して、その結果をコントロール回路５に通知する。
他方、同期検出コントロール回路１４は、アクティブデータ検出回路１２の検出結果が「１」である場合は、空線ＳＷが一定の時間間隔で検出され、空線スロットと判断される場合であっても誤同期の可能性があるため、同期検出処理を続行する。
すなわち、フレーム同期検出回路１４は、再びＳＷ検出回路３で同期検出手順に従って空線ＳＷの検出を行うと共に、アクティブデータ検出回路１２で１フレームのデータ中にアクティブ部分（ここでは、「１」）が無いか否かを検出し、両条件が満たされた場合に初めて空線スロットと判断してフレーム同期を確立するようにする。
フレーム同期が確立されると、そのタイミングに従ってコントローラ回路５からフレーム分解回路６にデータの切り出しを指示する信号が出力されて、データが切り出される。フレーム分解回路６で切り出されたデータは、デスクランブル回路７に出力され、コントローラ回路５から送出されたコントロール信号に従ってデスクランブル回路７でデスクランブルされる。その後、誤り訂正回路８で誤り訂正を行い、誤り検出回路９で誤り検出を行って、データ処理部１０にてデータ処理が行われる。このようにして、空線スロットにおけるフレーム同期を確立することができる。
以上説明したように、本実施の形態によれば、ＳＷ検出回路によって検出された空線ＳＷを通常の同期検出手順により一定の時間間隔で検出され、且つアクティブデータ検出回路によって誤り訂正回路から出力される連続したデータの中からアクティブ部分が検出されない場合にのみ、空線スロットと判断して同期検出を行うので、空線スロットの同期を正確に検出することができる。
なお、本発明は、必ずしも上記実施の形態に限定されるものではなく、発明の要旨を変更しない範囲で適宜変更することが可能である。
【００１３】
【発明の効果】
以上説明したように、請求項１に記載の発明によれば、同期検出コントロール回路においてアクティブデータ検出手段の検出結果と空線スロット検出回路の検出結果とに基づいてフレーム同期を確立するようにしたので、誤検出が少なく、空線スロットの同期を正確に検出することができる。
請求項２に記載の発明によれば、空線スロットの入力データは全て「０」のデータから成り、空線スロット以外の入力データにはアクティブデータである「１」を必ず含まれているため、入力データの中に「１」のデータが１ビットでもあるとフリップフロップが「１」をホールドし、これが同期検出手段に出力されるので、アクティブデータの有無を確実に検出することができる。
【図面の簡単な説明】
【図１】本発明の空線スロット同期検出回路を備えた受信装置の構成例を示すブロック図である。
【図２】図１のアクティブデータ検出回路の一構成例を示した図である。
【図３】デジタル信号のフレーム分解処理とデスクランブル処理を説明する図であり、（ａ）は入力デジタル信号の図、（ｂ）はデジタル信号の１つのフレーム構造を示す図、（ｃ）はフレーム分解後のデータ配列を示す図、（ｄ）及び（ｅ）はフレーム分解後のデータを元のデータ配列に並べ変えるデスクランブル処理の図である。
【図４】従来の空線スロット同期検出回路を備えた受信装置の一構成例を示すブロック図である。
【符号の説明】
１    アンテナ、
２    受信・復調回路、
３    ＳＷ検出回路、
５    コントロール回路、
６    フレーム分解回路、
７    デスクランブル回路、
８    誤り訂正回路、
９    誤り検出回路、
１０    データ処理回路、
１２    アクティブデータ検出回路、
１４    同期検出コントロール回路、
１２１    ＯＲゲート、
１２２    フリップフロップ（ＦＦ）。
【図１】
0004073114.tif 000002
【図２】
0004073114.tif 000003
【図３】
0004073114.tif 000004
【図４】
0004073114.tif 000005