【事件の表示】
　平成４年　特　許　願　第１８３７２５号「ＥＥＰＲＯＭによるビットデータ記憶装置」拒絶査定に対する審判事件（平成６年１０月１８日出願公開、特開平６−２９０１１２）について、次のとおり審決する。
【結論】
　本件審判の請求は、成り立たない。
【理由】
１．手続の経緯、本願発明の要旨
　本件特許出願は、平成４年７月１０日の出願であって、その発明の要旨は、補正された明細書及び図面の記載からみて、その特許請求の範囲に記載されたとおりの、次のものである。
「複数のビットデータを記憶するＥＥＰＲＯＭによるビットデータ記憶装置であって、
　前記複数のビットデータを３ページにして重ね記憶しかつデータの記憶時は所定の単数の同一ビットデータのみを第１ページ、第２ページ、第３ページの順にデータ値を変更することで記憶するＥＥＰＲＯＭ（１０６）から各ページの同一記憶ビットデータを読み出し、全ビットデータが一致するかを判定する全ページデーター致判定手段（４）と、
　前記全ページデーター致判定手段（４）で全データが一致しない場合に、第１及び２ページの同一記憶ビットデータを読出し、このビットデータが一致するかを判定する第１及び２ページデータ一致判定手段（５）と、
　前記第１及び２ページデータ一致判定手段（５）で前記ビットデータが一致しない場合に、第２及び３ページの同一記憶ビットデータを読出し、このビットデータが一致するかを判定しかつ一致しない場合には、全ページのビットデータが互いに一致していない第１の異常状態であるか、あるいは、第１ページと第３ページのビットデータは一致しているが、第１ページと第２ページのビットデータ、及び第２ページと第３ページのビットデータが一致していない第２の異常状態のいずれかであると判断し、前記第１の異常状態及び第２の異常状態の場合には全ビットデータを無効にする第２及び３ページデータ一致判定手段（６）と、
　前記第１及び２ページデータ一致判定手段（５）で前記ビットデータが一致する場合に、前記第３ページの前記ビットデータを一致ビットデータに補正する第３ページ記憶データ補正手段（７）と、
　前記第２及び３ページデータ一致判定手段（６）で前記ビットデータ一致する場合に、前記第１ページの前記ビットデータを一致ビットデータに補正する第１ページ記憶データ補正手段（８）とを備えるＥＥＰＲＯＭによるビットデータ記憶装置。」
２．引用発明
　当審が、平成１１年１月１３日付けで通知した拒絶の理由に引用した特開昭６２−３４２６０号公報（以下「引用例１」という。）には、以下のような記載がある。
（イ）例えば不揮発性メモリの書き込み中に電源が遮断されてメモリの内容を破壊してもメモリの復帰または更新を可能にした不揮発性メモリアクセス方式を提供することにある。（第２ページ右上欄第５行〜第８行）、
（口）不揮発性メモリ１３へのデータ書き込み時は、ブロック１〜３の相対的に等しいアドレスに同一データを書き込み、不揮発性メモリ１３の読み出し時には前記ブロック１〜３の相対的に等しいアドレスのデータを読み出し、３つのデータを比較して記憶されていたデータの判定を行う。（第２ページ右上欄第１６行〜左下欄第６行）
（ハ）不揮発性メモリ１３は機器の動作状態や手順等を決めるパラメータ、半固定のテーブル等を記憶させるためのメモリであって、機器の電源が遮断されてもその内容が保持可能なものである。いわゆるＥＥＰＲＯＭ・・・・・・等がこの種の不揮発性メモリに属する。（第２ページ右下欄第１０行〜第３ページ左上欄第１行）
（ニ）第２図は・・・ＣＰＵ１０が不揮発性メモリ１３に、あるデータを書き込む際のプログラムのフローチャートを示す。
　まずステップＳ２０でブロック１のアドレスＡに所望のデータを書き込む。続いてステップＳ２１及びＳ２２にて、それぞれのブロック２のアドレス（Ｎ＋Ａ）及びブロック３のアドレス（２Ｎ＋Ａ）に同じデータを書き込む。即ちＣＰＵ１０が、ある１種のデータを不揮発性メモリ１３に書く際には、同一のデータを３つのブロックのそれぞれ同じ相対アドレスの位置に３ステップに分けて書き込む。
　従って、万一いずれかの書き込みステップ中に機器の電源が遮断されると、書き込み実行中のブロック内のデータは不定となり得るが、他の２つのブロック内のデータは正しく書き込まれた後であるか、又は未だ書き変える前の正しいデータが残っていることになる。（第３ページ左上欄第１５行〜右上欄第１６行）
（ホ）［不揮発性メモリの読み出し動作説明
　　　　　　　（第１図）（第３図）（第４図）］
　第４図はＲＯＭ１１に格納されているＣＰＵが不揮発性メモリ１３よびあるデータを読み出すプログラムのフローチャートを示したもので、まずステップＳ４０で不揮発性メモリ１３のブロック１のアドレスＡよりデータを読み込みＲＡＭ１２のＤＩに記憶し、このデータをＤＩとする。続いてステップＳ４１で、同様にブロック２のアドレス（Ｎ＋Ａ）よりデータを読み込みＲＡＭ１２のＤ２に記憶し、このデータをＤ２とする。ステップＳ４２ではブロック３のアドレス（２Ｎ＋Ａ）よりデータを読み込みＲＡＭ１２のＤ３に記憶し、このデータをＤ３とする。（第３ページ右下欄第３行〜第１６行）
（へ）ステップＳ４３では前述のデータＤＩとＤ２を比較して等しい時はステップＳ４４に進む。ステップＳ４４ではＤ２とＤ３を比較し等しい時はステップＳ４５に進む。この際は不揮発性メモリ１３の内容に異常がない場合であるため、正しいデータとしてＤ１を採用する。
　ステップＳ４４でＤ２とＤ３が等しくない時はステップＳ４６に進む。この場合は第３図の書き込みステップ３で電源断等が発生したと考えられるため、正しいデータとしてブロック１の新データＤＩを採用し、ブロック３のアドレス（２Ｎ＋Ａ）にＤＩを書き込む（ステップＳ４７）。
　ステップＳ４８でＤ２とＤ３が等しい時はステップＳ４９に進む（注．原文は「ステップＳ４３でＤＩとＤ２が等しい時は」となっているが、第４図と対比すれば明らかに誤記であると認められる）。この場合は第３図の書き込みステップ１で電源断等が発生したと考えられるため、正しいデータとしてＤ２を採用し、ステップＳ５０でブロック１のアドレスＡにＤ２を書き込む。（第４ページ左上欄第１行〜右上欄第２行）
（ト）一方ステップＳ４８でＤ２とＤ３が異なると判断されると、ブロック１とブロック２、ブロック３のいずれのデータもが等しくないことになり、これは第３図の書き込みステップ２で電源断等が発生したと考えられる。従ってステップＳ５１で正しいデータとしてブロック１の新データのＤＩを採用し、ブロック２のアドレス（Ｎ＋Ａ）にＤＩを書き込み、ステップＳ５３でブロック３のアドレス（２Ｎ＋Ａ）にＤｌを書き込む。（第４ページ右上欄第３行〜第１１行）
　以上（イ）〜（へ）を総合すると、引用例１には、
「複数のビットデータを記憶するＥＥＰＲＯＭによるビットデータ記憶装置であって、
　複数のビットデータを３ページにして重ね記憶しかつデータの記憶時は所定のデータを第１ページ、第２ページ、第３ページの順にデータ値を変更することで記憶するＥＥＰＲＯＭから各ページの同一記憶ビットデータを読み出し、
　第１及び２ページの同一記憶ビットデータを読み出し、このビットデータが一致するかを判定する第１及び２ページデータ一致判定手段と、
　前記第１及び２ページデータ一致判定手段で前記ビットデータが一致しない場合に、第２及び３ページの同一記憶ビットデータを読み出し、このビットデータが一致するかを判定する第２及び３ページデータ一致判定手段と、
　前記第１及び２ページデータ一致判定手段で前記ビットデータが一致する場合に、前記第３ページの前記ビットデータを一致ビットデータに補正する第３ページ記憶データ補正手段と、
　前記第２及び３ページデータ一致判定手段で前記ビットデータが一致する場合に、前記第１ページの前記ビットデータを一致ビットデータに補正する第１ページ記憶データ補正手段とを備えるＥＥＰＲＯＭによるビットデータ記憶装置」に係る発明（以下、「引用例１の発明」という。）が記載されている。
３．本願発明と引用例１の発明との対比
　本願発明と引用例１の発明とを比較すると、両者は、
「複数のビットデータを記憶するＥＥＰＲＯＭによるビットデータ記憶装置であって、
　複数のビットデータを３ページにして重ね記憶しかつデータの記憶時は所定のデータを第１ページ、第２ページ、第３ページの順にデータ値を変更することで記憶するＥＥＰＲＯＭから各ページの同一記憶ビットデータを読み出し、
　第１及び２ページの同一記憶ビットデータを読み出し、このビットデータが一致するかを判定する第１及び２ページデータ一致判定手段と、
　前記第１及び２ページデータ一致判定手段で前記ビットデータが一致しない場合に、第２及び３ページの同一記憶ビットデータを読み出し、このビットデータが一致するかを判定する第２及び３ページデータ一致判定手段と、
　前記第１及び２ページデータ一致判定手段で前記ビットデータが一致する場合に、前記第３ページの前記ビットデータを一致ビットデータに補正する第３ページ記憶データ補正手段と、
　前記第２及び３ページデータ一致判定手段で前記ビットデータが一致する場合に、前記第１ページの前記ビットデータを一致ビットデータに補正する第１ページ記憶データ補正手段とを備えるＥＥＰＲＯＭによるビットデータ記憶装置」
である点で一致し、次の点で相違している。
　相違点１：本願発明は、「データの記憶時は所定の単数の同一ビットデータのみ」を変更するのに対し、引用例１の発明では、「機器の各種の動作パラメータ（例えばプリンタの印字文字ピッチ等）を同メモリ中に記憶しておく」（引用例１の第２ページ左上欄第６行〜第８行）、「不揮発性メモリ１３は機器の動作状態や手順等を決めるパラメータ、半固定のテーブル等を記憶させるためのメモリ」である（同第２ページ右下欄第１０行〜第１２行）とするのみであり、所定の単数の同一ビットデータのみを変更するか否かは明らかでない点。
　相違点２：本願発明は、「全ビットデータが一致するかを判定する全ページデータ一致判定手段（４）」を備え、「全ページデータ一致判定手段（４）で全データが一致しない場合に」、第１及び２ページの同一記憶ビットデータを読出すのに対し、引用例１の発明は、「全ページデータ一致判定手段」を備えていない点。
　相違点３：本願発明は、「全ページデータ一致判定手段（４）で全データが一致しない場合に、・・・第１及び２ページデータ一致判定手段（５）でビットデータが一致しない場合に、第２及び３ページの同一記憶ビットデータを読出し、このビットデー夕が一致するかを判定しかつ一致しない場合」には、「全ページのビットデータが互いに一致していない第１の異常状態であるか、あるいは、第１ページと第３ページのビットデータは一致しているが、第１ページと第２ページのビットデータ、及び第２ページと第３ページのビットデー夕が一致していない第２の異常状態のいずれかであると判断し、前記第１の異常状態及び第２の異常状態の場合には全ビットデータを無効にする」のに対し、引用例１の発明では、第１及び第２ページの同一記憶ビットデータが一致するかを判定しかつ一致しない場合には、第２及び第３ページの同一記憶ビットデータが一致するかを判定しかつ一致しない場合には、第２及び３ページのビットデータを第１ページのビットデータに補正しており、全ビットデータを無効にしてはいない点。
４．当審の判断
（１）相違点１について
　記憶するデータの内容によって、変更するビットの数や位置が規定されるのは技術常識であるところ、ＥＥＰＲＯＭによるビットデータ記憶装置にデータを記憶（書き込み）する際に、所定の単数の同一ビットデータのみを変更する発明は、本願の出願以前に刊行された特開昭６２−２３１３５２号公報（以下、「引用例２」という。）の第４ページ左下欄第１４行〜右上欄第４行（「第５図において、（ａ）図は未だ誤入力回数の書き込みのないエラー・ビット・エリアの状態を示すもので、（１１１）の状態にある。ここで暗証番号の誤入力があると、（ｂ）図のように最下位のエラービット（ビットＯ）は１からＯに反転される。そして、第２回目の誤入力があると、（ｃ）図に示すように書込み可能な２桁目のエラービット（ビット１）が１からＯに反転される。第３回目の誤入力があると、（ｄ）図に示すように同様にして３桁目のエラービット（ビット２）が１からＯに反転される。」）及び第５図に記載されている。該引用例２の記載は、ＥＥＰＲＯＭへのデータの記憶に関するものであり、本願発明と同一の技術分野に属するから、上記記載に基づき、引用例１の発明のＥＥＰＲＯＭによるビットデータ記憶装置にデータを記憶（書き込み）する際に、本願発明のように「所定の単数の同一ビットデータのみを変更する」ことは、当業者であれば容易に想到し得たものである。
（ｉｉ）相違点２について
　引用例１の発明では、「全ページデーター致判定手段」を備えていないが、引用例１の「ステップＳ４３では前述のデータＤＩとＤ２を比較して等しい時はステップＳ４４に進む。ステップＳ４４ではＤ２とＤ３を比較し等しい時はステップＳ４５に進む。この際は不揮発性メモリ１３の内容に異常がない場合であるため、正しいデータとしてＤＩを採用する。」との記載、及び、第４図のステップＳ４４の左下の「ＤＩ＝Ｄ２＝Ｄ３」なる記載からみて、全ページデータが一致するか否かの判定を実質的に行っていることは明らかである。
　また、本願発明の全ページデータ一致判定手段（４）を実際に作ろうとすれば、まず２つのページデータ同士（例えば、ページ１と２、ページ２と３）の一致を判定し、ともに一致する場合に全ページデータ一致と判定するよう構成するのが技術常識である。したがって、第１及び２ページデータ一致判定手段（５）、第２及び３ページデータ一致判定手段（６）に加えて、さらに全ページデータ一致判定手段（４）を備える本願発明の構成は冗長であるといえ、本願発明では、係る冗長構成の採用によって格別の作用効果を奏しているとも見られないから、引用例１の発明に基づき、本願発明のように「全ページデータ一致判定手段」を付加することが格別である困難とはいえず、当業者であれば容易に想到し得たものである。
（ｉｉｉ）相違点３について
　本願発明では、第１の異常状態と第２の異常状態のいずれに該当するかを判断する手順や手段（全ページのビットデータが互いに一致していないことを判定する手段、あるいは、第１及び３ページデータ一致判定手段）が、明細書又は図面のどこにも記載されていないことからも明らかであるように、あくまで、「第１の異常状態と、第２の異常状態のいずれかである」というところまでしか判断していない。また、第１の異常状態であれ第２の異常状態であれ、いずれの場合でも、結局は「全ビットデータを無効に」している。さらに、全ページデータが一致せず、かつ第１及び２ページのビットデータが一致せず、かつ第２及び３ページのビットデータも一致しない場合とは、全ページのビットデータが互いに一致していない場合（第１の異常状態）か、あるいは、第１及び３ページのビットデータのみが一致し、第１及び２ページのビットデータ、並びに、第２及び３ページのビットデータが一致していない場合（第２の異常状態）かのいずれかであり、それ以外の場合はあり得ないことは当業者にとっては自明である。
　以上のことから、全ページデータが一致するかを判定し、一致しない場合には、第１及び２ページのビットデータが一致するかを判定し、一致しない場合には、第２及び３ページのビットデータが一致するかを判定し、一致しない場合には、「全ページのビットデータが互いに一致していない第１の異常状態であるか、あるいは、第１ページと第３ページのビットデータは一致しているが、第１ページと第２ページのビットデータ、及び第２ページと第３ページのビットデータが一致していない第２の異常状態のいずれかであると判断」するという事項には、発明の構成として特に意味はなく、むしろ、第１の異常状態又は第２の異常状態のいずれの場合にも全ビットデータを無効にするという事項にのみ構成としての技術的意味がある。
　ところで、引用例１の上記２．の（ト）の記載、及び第４図のステップＳ５１〜Ｓ５３に示されたように、引用例１の発明においては、本願発明の異常状態に相当する場合には、正しいデータとしてＤ１を採用し、Ｄ２とＤ３をＤ１に置き換えるという処理を行っており、データを無効にしではいない。しかしながら、これは、「第３図の書込ステップ２で電源断等が発生したと考えられる」ので、Ｄ１が正しいデータであると推定して採用しているのであるから、確実に正しいといえるデータを推定できない可能性がある場合には、データを無効にするのがもっとも安全であって、この分野の当業者であれば先ずデータを無効にすることを考えるのが普通である。
　したがって、引用例１の発明のＥＥＰＲＯＭに、引用例２に記載されたように所定の単数の同一ビットデータのみを第１ページ、第２ページ、第３ページの順にデータ値を変更することで記憶するようにした場合、第１の異常状態又は第２の異常状態のいずれの場合にも全ビットデータを無効にするように設計変更することに当業者であれば容易に想到し得たものである。
　また、本願発明の要旨とする構成によってもたらされる作用効果も、引用例１及び引用例２に記載された発明から当業者であれば予測することができる程度のものであって、格別のものとはいえない。
５．むすび
　以上のとおりであるから、本願発明は、引用例１及び引用例２に記載された発明に基づいて当業者が容易に発明することができたものと認められ、特許法第２９条第２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。