(57)【特許請求の範囲】
【請求項１】
アナログ入力電圧を受信する１つのアナログ入力と、制御ワードと称されるその装置の利得を制御するＭビットのワードを受信する１つのディジタル入力と、アナログ出力電圧を供給する１つのアナログ出力とを有する利得- 制御形増幅装置において、
当該増幅装置が増幅段と選択段と利得- 制御形増幅器とを具え、
前記増幅段が前記増幅装置のアナログ入力を構成する１つの入力とＫ個の出力を有するとともに、Ｋ個の増幅器を具え、それら増幅器の各々が増幅段の入力へ接続される１つの入力と増幅段のＫ個の出力の１つを構成する１つの出力とを有し、それら増幅器が相互に異なったデシベル利得を有し、各増幅器のそのデシベル利得がＧ０と称される値の累乗であり、
前記選択段がＫ個の論理入力を有し、そのＫ個の論理入力で受信され、かつ前記制御ワードのＫ個の最上位ビットによって実現される信号の関数として、前記増幅段のＫ個の出力のうちの１つを活性化し他の出力を不活性化する手段を備え、
前記利得- 制御形増幅器が、前記選択段により活性化された時に増幅段のＫ個の出力のうちの１つを前記選択段を経て直接受信する１つのアナログ入力と、前記制御ワードのＮ個の最下位ビットにより構成されるディジタルワードを受信する１つのディジタル入力と、前記増幅装置のアナログ出力を構成する１つのアナログ出力とを有し、前記増幅器の利得がそのディジタル入力で受信されるワードの値の関数として可変される、
ことを特徴とする利得- 制御形増幅装置。
【請求項２】
アナログ入力電圧を受信する１つのアナログ入力と、制御ワードと称されるその装置の利得を制御するＭビットのワードを受信する１つのディジタル入力と、アナログ出力電圧を供給する１つのアナログ出力とを有する利得- 制御形増幅装置において、当該増幅装置が増幅段と切り換え段と利得- 制御形増幅器と復号化器とを具え、
前記増幅段が前記増幅装置のアナログ入力を構成する１つの入力とＫ個の出力を有するとともに、Ｋ個の増幅器を具え、それら増幅器の各々が増幅段の入力へ接続される１つの入力と増幅段のＫ個の出力の１つを構成する１つの出力とを有し、それら増幅器が相互に異なったデシベル利得を有し、各増幅器のそのデシベル利得がＧ０と称される値の累乗であり、
前記切り換え段が増幅段のＫ個の出力へ接続されるＫ個のアナログ入力と１つのアナログ出力とＫ個の論理入力とを有するとともに、Ｋ個のスイッチを具え、それらスイッチの各々がＫ個の論理入力のうちの１つで受信される信号により制御され、この切り換え段の１つのアナログ出力を構成すようすべてのスイッチが共通に１つの端子に接続され、このスイッチ群の他の端子群がこの切り換え段のＫ個のアナログ入力を構成し、
前記利得- 制御形増幅器が、前記切り換え段により活性化された時に前記増幅段のＫ個の出力のうちの１つを前記選択段を経て直接受信する１つのアナログ入力と、前記制御ワードのＮ個の最下位ビットにより構成されるディジタルワードを受信する１つのディジタル入力と、前記増幅装置のアナログ出力を構成する１つのアナログ出力とを有し、前記増幅器の利得がそのディジタル入力で受信されるワードの値の関数として可変され、
前記復号化器が前記制御ワードの（Ｍ−Ｎ）個の最上位ビットにより構成されるディジタルワードを受信する（Ｍ−Ｎ）ビットの１つのディジタル入力を有するとともに、前記切り換え段のＫ個の論理入力へ接続されるＫ個の論理出力を有し、複数の前記論理出力の１つが活性状態に置かれ、前記論理出力の位置が復号化器のディジタル入力で受信されるワードの値の関数である、
ことを特徴とする利得- 制御形増幅装置。
【請求項３】
請求項１または２記載の装置において、前記増幅段の複数の増幅器のデシベル利得の値がＧ０の累乗であり、前記利得- 制御形増幅器のデシベル利得が零とＧ０間で可変であることを特徴とする利得- 制御形増幅装置。
【請求項４】
請求項１から３いずれか記載の装置において、増大する利得の順序に対応する順序で増幅段の複数の増幅器を考えた場合、最小利得を有する増幅器の出力が復号化器のディジタル入力で受信される最下位ビットにより制御される論理出力で制御される切り換え段のスイッチ群の出力に接続され、他の増幅器の引き続く出力が制御ワードの値の増大の関数として上昇する順序で制御される切り換え段のスイッチ群のそれら出力にそれぞれ接続されることを特徴とする利得- 制御形増幅装置。
【請求項５】
光を検出しその光をアナログ電気信号に変換する装置と、
前記アナログ電気信号を受信する１つのアナログ信号入力と、増幅装置の利得を制御するため制御ワードと称せられるディジタルワードを受信する１つのディジタル入力と、１つのアナログ信号出力とを有する増幅装置と、
増幅装置の出力へ接続される１つのアナログ入力と１つのディジタル出力とを有するＡ／Ｄ変換器と、
そのユニットが制御ワードを増幅装置へ印加する、Ａ／Ｄ変換器の出力に接続される入力を有するディジタル処理ユニットと、
を具えたカメラにおいて、
前記増幅装置が請求項１から４いずれか記載の利得- 制御形増幅装置であることを特徴とするカメラ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、アナログ入力電圧を受信する１つのアナログ入力と、制御ワードと称されるその装置の利得を制御するＭビットのワードを受信する１つのディジタル入力と、アナログ出力電圧を供給する１つのアナログ出力とを有する利得- 制御形増幅装置に関するものである。
【０００２】
【従来の技術】
ある応用分野では、制御ワードのディジタル値の関数のような線形関係で装置のデシベル利得を可変させることが望まれる。かかる関数を実現する装置の大部分はディジタル制御ワードを変換させ、それをアナログ制御電圧に変換するため、増幅装置に適合される伝達関数と組み合わされる制御ワードのディジタル値の関数としてのその変化はその装置のデシベル利得の準−線形変化へと導かれる。
【０００３】
【発明が解決しようとする課題】
この変換システムは屡々複雑で時には回路構成を大型化する。さらにディジタルワード変換の間に発生する誤差が現実の増幅中に増倍されて作りだされる。最後に、そのアナログ特性の故に制御電圧は増幅中にまた増倍されるあるノイズを有している。結果として増幅装置の利得が高ければ高いほど名目的な線形利得に関する誤差は大きくなる。
【０００４】
従って本発明の目的は、制御ワードがアナログ入力電圧の増幅の結果に直接大きく作用する増幅器を提供することによって上述の欠点を改善せんとするものである。
【０００５】
【課題を解決するための手段】
この目的を達成するため、冒頭に記載した本発明に係る利得- 制御形増幅装置は、当該増幅装置が増幅段と選択段と利得- 制御形増幅器とを具え、前記増幅段が前記増幅装置のアナログ入力を構成する１つの入力とＫ個の出力を有するとともに、Ｋ個の増幅器を具え、それら増幅器の各々が増幅段の入力へ接続される１つの入力と増幅段のＫ個の出力の１つを構成する１つの出力とを有し、それら増幅器が相互に異なったデシベル利得を有し、各増幅器のそのデシベル利得がＧ０と称される値の累乗であり、前記選択段がＫ個の論理入力を有し、そのＫ個の論理入力で受信され、かつ前記制御ワードのＫ個の最上位ビットによって実現される信号の関数として、前記増幅段のＫ個の出力のうちの１つを活性化し他の出力を不活性化する手段を備え、前記利得- 制御形増幅器が、前記選択段により活性化された時に増幅段のＫ個の出力のうちの１つを前記選択段を経て直接受信する１つのアナログ入力と、前記制御ワードのＮ個の最下位ビットにより構成されるディジタルワードを受信する１つのディジタル入力と、前記増幅装置のアナログ出力を構成する１つのアナログ出力とを有し、前記増幅器の利得がそのディジタル入力で受信されるワードの値の関数として可変される、ことを特徴とするものである。
【０００６】
かかる増幅装置では、増幅の大部分はその増幅段で直接発生し、制御ワードには依存しない。選択段は活性化されねばならぬ増幅段のその出力を直接選択する。増幅段のデシベルでの利得は制御ワードの（Ｍ−Ｎ）個の最上位ビットの関数と完全に線形方法でエボルブ(evolve)される。制御ワードのＮ個の最下位ビットはこの増幅装置の全利得の値を改善する。もし利得- 制御形増幅器がそのディジタル入力で受信されるワード値の関数と線形的にエボルブ(evolve)されないデシベル利得を有するその時には、この誤差はこの増幅器が提供する低い最大利得で制限されるだろう。かくてこの増幅装置の全利得の名目上の線形利得に対する最小化誤差を導入するであろう。さらに、線形性に対する差は利得- 制御形増幅器にのみ起因するから、それは利得の全体の値には完全に依存せずかくてこの利得が増大する時それは増大しないであろう。それどころか、相対差は現実には減少するであろう。
【０００７】
本発明の実施態様は、アナログ入力電圧を受信する１つのアナログ入力と、制御ワードと称されるその装置の利得を制御するＭビットのワードを受信する１つのディジタル入力と、アナログ出力電圧を供給する１つのアナログ出力とを有する利得- 制御形増幅装置において、当該増幅装置が増幅段と切り換え段と利得- 制御形増幅器と復号化器とを具え、前記増幅段が前記増幅装置のアナログ入力を構成する１つの入力とＫ個の出力を有するとともに、Ｋ個の増幅器を具え、それら増幅器の各々が増幅段の入力へ接続される１つの入力と増幅段のＫ個の出力の１つを構成する１つの出力とを有し、それら増幅器が相互に異なったデシベル利得を有し、各増幅器のそのデシベル利得がＧ０と称される値の累乗であり、前記切り換え段が増幅段のＫ個の出力へ接続されるＫ個のアナログ入力と１つのアナログ出力とＫ個の論理入力とを有するとともに、Ｋ個のスイッチを具え、それらスイッチの各々がＫ個の論理入力のうちの１つで受信される信号により制御され、この切り換え段の１つのアナログ出力を構成すようすべてのスイッチが共通に１つの端子に接続され、このスイッチ群の他の端子群がこの切り換え段のＫ個のアナログ入力を構成し、前記利得- 制御形増幅器が、前記切り換え段により活性化された時に前記増幅段のＫ個の出力のうちの１つを前記選択段を経て直接受信する１つのアナログ入力と、前記制御ワードのＮ個の最下位ビットにより構成されるディジタルワードを受信する１つのディジタル入力と、前記増幅装置のアナログ出力を構成する１つのアナログ出力とを有し、前記増幅器の利得がそのディジタル入力で受信されるワードの値の関数として可変され、  前記復号化器が前記制御ワードの（Ｍ−Ｎ）個の最上位ビットにより構成されるディジタルワードを受信する（Ｍ−Ｎ）ビットの１つのディジタル入力を有するとともに、前記切り換え段のＫ個の論理入力へ接続されるＫ個の論理出力を有し、複数の前記論理出力の１つが活性状態に置かれ、前記論理出力の位置が復号化器のディジタル入力で受信されるワードの値の関数である、ことを特徴とするものである。
【０００８】
前述の利得- 制御形増幅装置の一変形は、前記増幅段の複数の増幅器のデシベル利得の値がＧ０の累乗であり、前記利得- 制御形増幅器のデシベル利得が零とＧ０間で可変であることを特徴とする。
【０００９】
増幅段の複数の増幅器のデシベル利得間の差はかくて削減され、それは利得- 制御形増幅器により導入される誤差を削減する。
【００１０】
本発明の好適な実施態様は、増大する利得の順序に対応する順序で増幅段の複数の増幅器を考えた場合、最小利得を有する増幅器の出力が復号化器のディジタル入力で受信される最下位ビットにより制御される論理出力で制御される切り換え段のスイッチ群の出力に接続され、他の増幅器の引き続く出力が制御ワードの値の増大の関数として上昇する順序で制御される切り換え段のスイッチ群のそれら出力にそれぞれ接続されることを特徴とする前述の利得- 制御形増幅装置を提供する。
【００１１】
かかる増幅装置は復号化器のＫ個の出力により、活性化されねばならぬ増幅段のその出力の直接選択を容易にする。それによって復号化器の構造は簡単化される。
【００１２】
本発明はまた、光を検出しその光をアナログ電気信号に変換する装置と、前記アナログ電気信号を受信する１つのアナログ信号入力と、増幅装置の利得を制御するため制御ワードと称せられるディジタルワードを受信する１つのディジタル入力と、１つのアナログ信号出力とを有する増幅装置と、増幅装置の出力へ接続される１つのアナログ入力と１つのディジタル出力とを有するＡ／Ｄ変換器と、そのユニットが制御ワードを増幅装置へ印加する、Ａ／Ｄ変換器の出力に接続される入力を有するディジタル処理ユニットと、を具えたカメラにおいて、前記増幅装置がこれまで述べてきた利得- 制御形増幅装置であることを特徴とするカメラに関するものである。
【００１３】
【発明の実施の形態】
以下添付図面を参照し実施例により本発明の実施の形態を詳細に説明する。
図１に示されているように、本発明に係る増幅装置ＡＭＰはアナログ入力電圧Ｖinを受信する１つのアナログ入力と、制御ワードと称されその装置の利得を制御するＭビットのワードＣ（０：Ｍ−１）を受信する１つのディジタル入力と、アナログ出力電圧Ｖout を供給する１つのアナログ出力とを有するものであって、かつ、前記増幅装置は増幅段１０と切り換え段２０と利得- 制御形増幅器ＡＧＣと復号化器３０とを具えている。
【００１４】
そして前記増幅段１０は前記増幅装置ＡＭＰのアナログ入力を構成する１つの入力とＫ個の出力を有するとともに、Ｋ個の増幅器Ａ０，----, Ａｋ−１を具え、それら各増幅器Ａｉ（ｉ＝１〜ｋ−１）が増幅段の入力へ接続される１つの入力と増幅段のＫ個の出力の１つを構成する１つの出力とを有し、それら増幅器Ａ０，-----,Ａｋ−１が相互に異なったデシベル利得を有し、各増幅器Ａｉのそのデシベル利得Ｇｉ（ｉ＝０〜ｋ−１）がＧ０と称せられる値の累乗である。
【００１５】
また前記切り換え段２０は増幅段のＫ個の出力へ接続されるＫ個のアナログ入力と１つのアナログ出力とＫ個の論理入力とを有するとともに、前記切り換え段２０はＫ個のスイッチＩ０，---,Ｉｋ−１を具え、それらスイッチの各々はＫ個の論理入力のうちの１つで受信される信号により制御され、この切り換え段の１つのアナログ出力を構成するようすべてのスイッチＩ０，---,Ｉｋ−１は共通に１つの端子に接続され、このスイッチ群Ｉ０，---,Ｉｋ−１の他の端子群はこの切り換え段のＫ個のアナログ入力を構成している。
【００１６】
さらにまた、前記利得- 制御形増幅器ＡＧＣは切り換え段２０のアナログ出力に接続される１つのアナログ入力と、前記制御ワードＣ（０：Ｍ−１）のＮ個の最下位ビットＣ（０：Ｎ−１）により構成される１つのディジタル入力と、前記増幅装置のアナログ出力を構成する１つのアナログ出力とを有し、前記増幅器ＡＧＣはそのディジタル入力で受信されるワードＣ（０：Ｎ−１）の値の関数として０とＧ０間が可変する利得を有するものである。
【００１７】
さらにまた、前記復号化器３０は前記制御ワードＣ（０：Ｍ−１）の（Ｍ−Ｎ）個の最上位ビットＣ（Ｎ：Ｍ−１）により構成されるディジタルワードを受信する（Ｍ−Ｎ）ビットの１つのディジタル入力を有するとともに、前記切り換え段２０のＫ個の論理入力へ接続される論理出力Ｓ（０：Ｋ−１）を有し、複数の前記論理出力Ｓ（０：Ｋ−１）の１つは活性状態に置かれ、前記論理出力の位置は復号化器３０のディジタル入力で受信されるワードＣ（Ｎ：Ｍ−１）の値の関数である。
【００１８】
この実施例では増幅器Ａｉ（ｉ＝０からＫ−１）の出力は復号化器の出力Ｓ（ｉ）により制御されるスイッチＩｉに接続されている。
【００１９】
図２は制御ワードＣ（０：Ｍ−１）のディジタル値ＣＯＤＥの関数として、本発明に係る増幅装置の関係Ｇ（ｄＢ）＝２０．ｌｏｇ（Ｖout ／Ｖin）により規定されるデシベルＧ（ｄＢ）の利得のエボルーション(evolution) を表わす特性曲線を示している。真直ぐなラインＤは名目的な特性曲線で、すなわち制御ワードＣ（０：Ｍ−１）のディジタル値ＣＯＤＥの関数として完全に線形的にエボルブ(evolve)されたデシベルにて表わした利得を示している。それぞれの増幅器Ａｉ（ｉ＝０からＫ−１）の利得Ｇｉを示す各点は名目的な真直ぐなラインＤ上に分布しており、それらは制御ワードＣ（０：Ｍ−１）の（Ｍ−Ｎ）個の最上位ビットの関数としての増幅段の利得のエボルーションの線形性を示している。名目的は真直ぐなラインＤに関して２つの引き続く値（Ｇｉ，Ｇｉ＋１）間に見い出される周期的差は、この図面では故意に誇張されているが、利得- 制御形増幅器ＡＧＣのデシベル利得Ｇ（ｄＢ）の線形からのずれを示している。これらは特にこの線形からのずれによって発生した誤差が増幅装置の全利得には依存しないことを示している。それは単に利得- 制御形増幅器ＡＧＣの本質的な特性にのみ依存している。もし前記増幅器ＡＧＣの伝達特性が知られていれば、最大誤差は計数可能であるかもしれない。もし、例えば、この特性が
Ｇ＝１＋Ｃ／２N+1 （ここでＣ＝０，---,２N+1 ）
でＧ０＝６ｄＢ
の形のものであれば、誤差は以下のように与えられる。
0004046802.tif 000002
ここで分母の値は最大誤差を計算するに重要ではない。
Ｃ＝２N+1 ．〔(20/6.ln10) −１〕＝0.44.2N+1 
に最大誤差がある。
この値を誤差ＥＲＲを与える等式に置換して、最大誤差ＥＲＲmax ＝0.5 ｄＢが得られる。
Ｇ０の値がこの例におけるがごとく６ｄＢである増幅器では、この誤差は増幅装置の全利得が最小値Ｇ０である時たかだか１０％以下であり、全利得が増大するにつれ急速に無視し得る値になる。
【００２０】
図３は本発明に係る利得- 制御形増幅装置を具えるカメラの部分的線図である。かかるカメラは：
光を検出しその光をアナログ電気信号ＥＳに変換する装置ＬＤと、
前記アナログ電気信号ＥＳを受信する１つのアナログ入力と、制御ワードと称せられ増幅装置ＡＭＰの利得を制御するためのディジタルワードＣ（０：Ｍ−１）を受信する１つのディジタル入力と、１つのアナログ信号出力とを有するこれまで説明してきた増幅装置ＡＭＰと、
増幅器ＡＧＣの出力へ接続される１つのアナログ入力と１つのディジタル出力とを有するＡ／Ｄ変換器ＡＤＣと、
Ａ／Ｄ変換器ＡＤＣの出力へ接続される１つの入力を有し、制御ワードＣ（０：Ｍ−１）を増幅装置ＡＭＰへ印加するディジタル処理ユニットＤＰＵと、
を具えている。
適用分野：ＣＣＤカメラの映像信号の増幅
【図面の簡単な説明】
【図１】図１は本発明実施例に係る増幅装置の部分的線図である。
【図２】図２は制御ワードのディジタル値の関数としての、本発明に係る増幅装置のデシベル利得のエボルーションを表わす特性曲線である。
【図３】図３は本発明に係る利得- 制御形増幅器を使用したカメラの部分的線図である。
【符号の説明】
１０  増幅段
２０  切り換え段
３０  復号化器
【図１】
0004046802.tif 000003
【図２】
0004046802.tif 000004
【図３】
0004046802.tif 000005