【事件の表示】
　平成４年特許願第１８９００６号「メモリシステム」拒絶査定に対する審判事件（平成５年８月２０日出願公開、特開平５−２１０５９５）について、次のとおり審決する。
【結論】
　本件審判の請求は、成り立たない。
【理由】
Ｉ　本願発明
１　本件審判請求に係る特許願は平成４年７月１６日になされ、該出願と同時に１９９１年（平成３年）９月５日に米国になした特許出願に基づいてパリ条約第４条の規定により優先権を主張されたものであって、明細書及び図面の記載からみて、
　その特許請求の範囲の欄の請求項２の記載に係る発明（以下、「本願発明」という）の目的、効果は、「システムの信頼性を高めること」であり、
　本願発明の構成は、
　複数のメモリチップによりデータワードを構成するメモリアレイと、
　上記メモリアレイから非訂正データワードを順次フェッチするためのフェッチ制御手段と、
　上記メモリアレイと結合され、順次フェッチされた上記非訂正データワードを一時的に記憶するためのバッファ手段と、
　上記バッファ手段と結合され、上記非訂正データワードの反転非訂正データワードを形成するように、上記非訂正データワードを反転するための反転制御手段と、
　上記反転制御手段および上記メモリアレイと結合され、上記非訂正データワードがフェッチされたところのロケーションの上記メモリアレイに上記反転非訂正データワードを記憶するための書込み制御手段と、
　上記メモリアレイと結合され、上記メモリアレイから上記反転非訂正データワードを取り出すための読出し制御手段と、
　上記読出し制御手段と結合され、上記メモリアレイから取り出された上記反転非訂正データワードを再反転非訂正データワードを形成するように、再反転するための再反転制御手段と、
　上記非訂正データワードを訂正再書き込みするための訂正書込み制御手段と、
　上記バッファ手段および上記再反転制御手段と結合され、各ビット位置に対して、上記再反転非訂正データワードと上記バッファ手段に記憶された上記非訂正データワードとの間の不一致数を計数するための比較および計数手段と、
　上記比較および計数手段と結合され、何れかのビット位置に関しての不一致数が所定しきい値に到達したか、あるいは超えることを決定するためのテスト手段と、
　上記テスト手段と結合され、上記ビット位置について上記メモリアレイ中のどの特定のメモリチップが上記しきい値に到達したのかを判定し、データ読取りのために上記特定のメモリチップを取り替えるために予備メモリチップを選択し、上記予備メモリチップを初期化し、上記特定のメモリチップの全ての内容を上記予備メモリチップに対してコピーするためのスペアリングベクトル生成手段と、
　上記スペアリングベクトル生成手段と結合され、上記予備メモリチップに対してコピーした後に実行される如何なるメモリ書込動作においても、上記予備メモリチップおよび上記特定のメモリチップの両者に対し書込を実行するためのメモリ書込み制御手段と、
　を備えたことを特徴とするメモリシステム、
である。
２−１　特許請求の範囲の欄の請求項２中の「上記反転手段」及び「上記再反転手段」は、夫々「上記反転制御手段」及び「上記再反転制御手段」の誤りであると認められる（用語「上記反転手段」及び「上記再反転手段」より前に「反転手段」及び「再反転手段」という技術用語は無く、「上記」されていない）。
２−２　特許請求の範囲の欄の請求項２には「上記バッファ手段および上記再反転制御手段と結合され、上記再反転非訂正データワードの各ビット位置を上記バッファに記憶された上記非訂正データワードの対応するビット位置と比較して上記非訂正データワードを訂正再書き込みし、かつ、‥‥‥（中略）‥‥‥比較および計数手段」と記載されているが、明細書及び図面の記載からみて、「比較および計数ロジック２１８」は「上記非訂正データワードを訂正再書き込み」していないし、「上記非訂正データワードを訂正再書き込み」する際「上記再反転非訂正データワードの各ビット位置を上記バッファに記憶された上記非訂正データワードの対応するビット位置と比較して」おらず、訂正書込み制御手段（「ＥＣＣロジック２１６」）が在ることは明らかであるので、上記のように認定する。
２−３　（「上記メモリアレイから取り出された」）「上記反転非訂正データワード」は、「上記メモリアレイ」に記憶する時の「上記反転非訂正データワード」と必ずしも同じでない（ハードエラーがある場合違う）。
２−４　【課題を解決するための手段】の欄には上記「メモリシステム」は記載されてない。
ＩＩ　刊行物記載の発明
１　原査定の理由において提示された、特開昭５９−１３２５００号公報（昭和５９年７月３０日特許庁発行、以下「刊行物１」という）には、
　「メモリ回路４」と、
　上記「メモリ回路４」から「読出しデータ」を順次フェッチするための（「ライン９００４」〜「ライン９００６」と「ライン４０００」を用いる）「制御回路９」と、
　上記「メモリ回路４」と結合され、順次フェッチされた上記「読出しデータ」を一時的に記憶するための「読出しレジスタ５」と、
　上記「読出しレジスタ５」と結合され、上記「読出しデータ」の「再書込みデータ」を形成するように、上記「読出しデータ」を反転するための（「ライン５００１」を用いる）「制御回路９」と、
　上記「制御回路９」および上記「メモリ回路４」と結合され、上記「読出しデータ」がフェッチされたところのロケーションの上記「メモリ回路４」に上記「再書込みデータ」を記憶するための（「選択回路３」と「ライン９００３」〜「ライン９００５」と「ライン５００１」、「ライン３０００」を用いる）「制御回路９」と、
　上記「メモリ回路４」と結合され、上記「メモリ回路４」から上記「再書込みデータ」を（「再読出しデータ」として）取り出すための「制御回路９」と、
　上記「再読出しデータ」を用い「シンドローム発生回路６」と「デコード回路７」と「訂正実行回路８」により上記「読出しデータ」をエラー訂正する手段と、
　を備えたメモリシステム、
であって、
　システムの信頼性を高めることができる、
という発明と、
　各ビット位置に対して、上記「読出しデータ」と上記「再読出しデータ」との間の一致数を計数し、ハードエラーしたビットの数を検出し、その数が所定値以上である時そのメモリが故障であると判定することが出来る、
という発明が記載されている。
　なお、刊行物１には、後者の発明に於いて、ハードエラーしたビットの数を検出し、その数が所定値以上である時そのメモリが故障であると判定することが出来ることについて明記されていないが、それは当業者に常識事項であるので上記のように認定する。
　ここで、上記発明を本願発明の用語で表現する。
　上記発明の「メモリ回路４」、「読出しデータ」、「読出しレジスタ５」、「再書込みデータ」、「再読出しデータ」は、夫々本願発明の「メモリアレイ」、「非訂正データワード」、「バッファ手段」、「反転非訂正データワード」、（読出した）「反転非訂正データワード」と等価であり、
　上記発明の「制御回路９」は、本願発明の「フェッチ制御手段」と「反転制御手段」と「書込み制御手段」と「読出し制御手段」から成る制御手段と等価であることを考慮すると、
　刊行物１には、
　メモリアレイと、
　上記メモリアレイから非訂正データワードを順次フェッチするためのフェッチ制御手段と、
　上記メモリアレイと結合され、順次フェッチされた上記非訂正データワードを一時的に記憶するためのバッファ手段と、
　上記バッファ手段と結合され、上記非訂正データワードの反転非訂正データワードを形成するように、上記非訂正データワードを反転するための反転制御手段と、
　上記反転制御手段および上記メモリアレイと結合され、上記非訂正データワードがフェッチされたところのロケーションの上記メモリアレイに上記反転非訂正データワードを記憶するための書込み制御手段と、
　上記メモリアレイと結合され、上記メモリアレイから上記反転非訂正データワードを取り出すための読出し制御手段と、
　上記非訂正データワードをエラー訂正する手段と、
　を備えたメモリシステム、
であって、
　システムの信頼性を高めることができる、
という発明（以下、「第１の発明」という）と、
　各ビット位置に対して、上記非訂正データワードと上記読出した反転非訂正データワードとの間の一致数を計数し、ハードエラーしたビットの数を検出し、その数が所定値以上である時そのメモリが故障であると判定することが出来る、
という発明（以下、「第２の発明」という）が記載されている。
２　同様に、原査定の理由において提示された、特開平３−１４７１６２号公報（平成３年６月２４日特許庁発行、以下「刊行物２」という）には、
　複数の「メモリー１２ａ」の１つにエラーが発生した時「交代メモリー１２ｂ」を選択し、エラー「メモリー１２ａ」に代えて「交代メモリー１２ｂ」を用いる「交代メモリーへの自動切替え」装置であって、メモリエラー発生後「交代メモリー１２ｂ」に、エラー「メモリー１２ａ」の全ての内容を再書き込みする（コピーする、刊行物２第３頁左下欄第７行〜第１０行参照）ようにした「交代メモリーへの自動切替え」装置、
の発明（以下、「第３の発明」という）が記載されている。
ＩＩＩ　本願発明の創作可能性
　本願発明（以下、「前者」という）と刊行物１に記載された第１の発明（以下、「後者」という）とを比較すると、
　両者が、
　システムの信頼性を高めること、を目的、効果とし、
　メモリアレイと、
　上記メモリアレイから非訂正データワードを順次フェッチするためのフェッチ制御手段と、
　上記メモリアレイと結合され、順次フェッチされた上記非訂正データワードを一時的に記憶するためのバッファ手段と、
　上記バッファ手段と結合され、上記非訂正データワードの反転非訂正データワードを形成するように、上記非訂正データワードを反転するための反転制御手段と、
　上記反転制御手段および上記メモリアレイと結合され、上記非訂正データワードがフェッチされたところのロケーションの上記メモリアレイに上記反転非訂正データワードを記憶するための書込み制御手段と、
　上記メモリアレイと結合され、上記メモリアレイから上記反転非訂正データワードを取り出すための読出し制御手段と、
　上記非訂正データワードをエラー訂正する手段と、
　を備えたメモリシステム、
を構成要件としている点で一致しており、
▲１▼　前記メモリアレイを、前者が、複数のメモリチップによりデータワードを構成するようにしているのに対して、後者がそのようにしていない点、
▲２▼　前者が、上記読出し制御手段と結合され、上記メモリアレイから取り出された上記反転非訂正データワードを再反転非訂正データワードを形成するように、再反転するための再反転制御手段と、上記バッファ手段および上記再反転制御手段と結合され、各ビット位置に対して、上記再反転非訂正データワードと上記バッファ手段に記憶された上記非訂正データワードとの間の不一致数を計数するための比較および計数手段と、上記比較および計数手段と結合され、何れかのビット位置に関しての不一致数が所定しきい値に到達したか、あるいは超えることを決定するためのテスト手段と、を設けているのに対して、後者がそのような再反転制御手段、比較および計数手段、テスト手段を設けていない点、
▲３▼　前者が、上記非訂正データワードを訂正再書き込みするための訂正書込み制御手段を設けているのに対して、後者がそのような訂正書込み制御手段を設けていない点、
▲４▼　前者が、上記テスト手段と結合され、上記ビット位置について上記メモリアレイ中のどの特定のメモリチップが上記しきい値に到達したのかを判定し、データ読取りのために上記特定のメモリチップを取り替えるために予備メモリチップを選択し、上記予備メモリチップを初期化し、上記特定のメモリチップの全ての内容を上記予備メモリチップに対してコピーするためのスペアリングベクトル生成手段を設けているのに対して、後者がそのようなスペアリングベクトル生成手段を設けていない点、
▲５▼　前者が、上記スペアリングベクトル生成手段と結合され、上記予備メモリチップに対してコピーした後に実行される如何なるメモリ書込動作においても、上記予備メモリチップおよび上記特定のメモリチップの両者に対し書込を実行するためのメモリ書込み制御手段を設けているのに対して、後者がそのようなメモリ書込み制御手段を設けていない点、
で相違している。
　従って、本願発明は、刊行物１に記載された第１の発明において、▲１▼′前記メモリアレイを、複数のメモリチップによりデータワードを構成するようにし、▲２▼′上記読出し制御手段と結合され、上記メモリアレイから取り出された上記反転非訂正データワードを再反転非訂正データワードを形成するように、再反転するための再反転制御手段と、上記バッファ手段および上記再反転制御手段と結合され、各ビット位置に対して、上記再反転非訂正データワードと上記バッファ手段に記憶された上記非訂正データワードとの間の不一致数を計数するための比較および計数手段と、上記比較および計数手段と結合され、何れかのビット位置に関しての不一致数が所定しきい値に到達したか、あるいは超えることを決定するためのテスト手段と、を設け、▲３▼′上記非訂正データワードを訂正再書き込みするための訂正書込み制御手段を設け、▲４▼′上記テスト手段と結合され、上記ビット位置について上記メモリアレイ中のどの特定のメモリチップが上記しきい値に到達したのかを判定し、データ読取りのために上記特定のメモリチップを取り替えるために予備メモリチップを選択し、上記予備メモリチップを初期化し、上記特定のメモリチップの全ての内容を上記予備メモリチップに対してコピーするためのスペアリングベクトル生成手段を設け、▲５▼′上記スペアリングベクトル生成手段と結合され、上記予備メモリチップに対してコピーした後に実行される如何なるメモリ書込動作においても、上記予備メモリチップおよび上記特定のメモリチップの両者に対し書込を実行するためのメモリ書込み制御手段を設けることにより、発明をすることができたものである。
ＩＶ　本願発明の創作容易性
　上記▲１▼′〜▲５▼′について検討する。
▲１▼′について、
　複数のメモリチップによりデータワードを構成したメモリアレイは、例えば特開昭６０−２４５８６号公報に記載されているように周知であるので、
　刊行物１に記載された第１の発明において、
　前記メモリアレイを、複数のメモリチップによりデータワードを構成するようにして本願発明のようにすることは、当業者が容易になし得たことである。
▲２▼′について、
　各ビット位置に対して、上記非訂正データワードと上記読出した反転非訂正データワードとの間の一致数を計数し、ハードエラーしたビットの数を検出し、その数が所定値以上である時そのメモリが故障であると判定することが出来るという発明は、刊行物１に第２の発明として記載されており、この記載中の上記読出した反転非訂正データワードを反転して再反転非訂正データワードを形成し不一致数を計数することが前記検出手法と等価であることは当業者に自明であり、
　不一致数を計数するための比較および計数手段は、例示するまでもなく周知であるので、
　刊行物１に記載された第１の発明において、
　上記読出し制御手段と結合され、上記メモリアレイから取り出された上記反転非訂正データワードを再反転非訂正データワードを形成するように、再反転するための再反転制御手段と、上記バッファ手段および上記再反転制御手段と結合され、各ビット位置に対して、上記再反転非訂正データワードと上記バッファ手段に記憶された上記非訂正データワードとの間の不一致数を計数するための比較および計数手段と、上記比較および計数手段と結合され、何れかのビット位置に関しての不一致数が所定しきい値に到達したか、あるいは超えることを決定するためのテスト手段と、を設けて本願発明のようにすることは、当業者が容易になし得たことである。
▲３▼′について、
　メモリの非訂正データワードを訂正し再書き込みすることは、ＥＣＣ回路として周知である（原査定の理由において提示された特開昭６２−２４５４５３号公報参照）ので、
　刊行物１に記載された第１の発明において、
　上記非訂正データワードを訂正再書き込みするための訂正書込み制御手段を設けて本願発明のようにすることは、当業者が容易になし得たことである。
▲４▼′について、
　複数の「メモリー１２ａ」（本願発明の「メモリチップ」と等価である）の１つにエラーが発生した時「交代メモリー１２ｂ」（本願発明の「予備メモリチップ」と等価である）を選択し、エラー「メモリー１２ａ」（本願発明の「特定メモリチップ」と等価である）に代えて「交代メモリー１２ｂ」を用いる「交代メモリーへの自動切替え」装置であって、メモリエラー発生後「交代メモリー１２ｂ」に、エラー「メモリー１２ａ」の全ての内容を再書き込みする（コピーする、公報第３頁左下欄第７行〜第１０行参照）ようにした「交代メモリーへの自動切替え」装置は、刊行物２に第３の発明として記載されており（複数の「記憶ブロック２〜６」の１つが故障した時「予備記憶ブロック４０」を選択し、故障「記憶ブロック」に代えて「予備記憶ブロック４０」を用いる「記憶制御装置」は、特開昭５８−４１４９６号公報に記載されているように周知である）、
　メモリを使用する際初期化することは、当業者にとって常識であるので、
　刊行物１に記載された第１の発明において、
　上記テスト手段と結合され、上記ビット位置について上記メモリアレイ中のどの特定のメモリチップが上記しきい値に到達したのかを判定し、データ読取りのために上記特定のメモリチップを取り替えるために予備メモリチップを選択し、上記予備メモリチップを初期化し、上記特定のメモリチップの全ての内容を上記予備メモリチップに対してコピーするためのスペアリングベクトル生成手段を設けて本願発明のようにすることは、当業者が容易になし得たことである。
▲５▼′について、
　データを書込む場合「現用主記憶装置」と「予備主記憶装置」の両方に書込むようにして「予備主記憶装置」をバックアップとして用いた「主記憶装置制御」装置は、例えば特開昭５７−１１１９００号公報に記載されている（第２頁左上欄第４行〜第７行参照）ように周知であり、
　故障したメモリチップであっても故障ビットは少なく、他の多くのビットは正常であり、故障ビットの位置を記憶しておくことにより、正常部分を部分的に使用可能であることは当業者に自明事項であるので、
　刊行物１に記載された第１の発明において、
　上記スペアリングベクトル生成手段と結合され、上記予備メモリチップに対してコピーした後に実行される如何なるメモリ書込動作においても、上記予備メモリチップおよび上記特定のメモリチップの両者に対し書込を実行するためのメモリ書込み制御手段を設けて本願発明のようにすることは、当業者が容易になし得たことである。
Ｖ　出願人の主張の検討
　出願人の平成７年１１月３０日付け審判請求書の７．請求の理由（３）における主張について検討する。
　出願人は、本発明の特徴は、スクラビングが定期的に又は任意に必要とされる時点で行われる旨主張している（第３頁第６行〜第１２行）。
　しかし、特許請求の範囲の欄の請求項２には、スクラビングが行われる時機について記載されておらず、まして定期的に又は任意に必要とされる時点で行われることは何も記載されて無い。
　従つて、出願人の前記の主張は根拠が無い。
　なお、原査定の理由において提示された特開昭６２−２４５４５３号公報（▲３▼′について、で参照した）には、「ＭＳパトロール」がＣＰＵユニットから行われることが記載されている。
ＶＩ　結び
　以上Ｉ〜Ｖ項を総合して判断すると、本願明細書の特許請求の範囲の欄の請求項２の記載に係る発明は、刊行物１に記載された第１の発明に基づいて当業者が容易に発明をすることができたものであるので、特許法第２９条第２項の規定により、本件審判請求人である本願出願人は本願明細書の特許請求の範囲の欄の請求項２の記載に係る発明について特許を受けることができない。
　よって、結論の通り審決する。