【事件の表示】
　平成３年特許願第１６２５７６号「半導体集積回路」拒絶査定に対する審判事件（平成５年１月２２日出願公開、特開平５−１３５６１）について、次のとおり審決する。
【結論】
　本件審判の請求は、成り立たない。
【理由】
１．出願の経緯・発明の要旨
　本願は、平成３年７月３日に出願されたものであって、その発明の要旨は、平成７年２月２０日付け、平成９年９月１日付け及び平成１０年４月９日付け手続補正書によって補正された明細書及び図面の記載よりみて、その特許請求の範囲の請求項１〜３に記載されたとおりの「半導体集積回路」にあるものと認められるところ、請求項１記載の発明（以下、第１発明という。）は下記のとおりである。
　「支持基板（１）上の絶縁膜（２）上に形成された分離領域（５）と、前記絶縁膜（２）上の前記分離領域（５）を介して相互に区画された、アナログ回路が形成されるアナログ回路領域（３）とデジタル回路が形成されるデジタル回路領域（４）とを有し、前記アナログ回路領域（３）の電源ラインと前記デジタル回路領域（４）の電源ラインとが相互に異なる電源供給端子（１１ａ〜１１ｄ）に接続される半導体集積回路において、前記分離領域（５）が一の導電型の区画ウエル（５ａ）として構成されると共に、前記絶縁膜（２）と底部を接して形成されて、前記アナログ回路と前記デジタル回路との間のノイズ干渉を防止することを特徴とする半導体集積回路。」
２．引用例
　原審における拒絶の理由において引用された特開平３−１４８８５２号公報（以下、引用例１という。）には、「従来、アナログ・デジタル回路間の干渉を防止するためには、該５図に示されるように、トレンチを用いて半導体基板を分離する方法が用いられてきた。」（第２頁左上欄第５〜８行）、「しかしながら、上記従来の回路間の干渉防止方法においては、分離された半導体基板５６がトレンチ内の絶縁膜５８を介して互いに容量結合を起こしてしまう。このため、ノイズが漏れて、回路間の干渉を完全に遮蔽することができないという問題があった。そこで本発明は、複数の回路間の干渉を完全に遮蔽し、それぞれの回路特性を向上させる半導体装置を提供することを目的とする。」（第２頁右上欄第２〜１０行）、「第１図（ａ）は本発明による半導体装置の平面図、第１図（ｂ）はその断面図である。ウェーハ基板２上に絶縁体４が設けられ、更にその上に半導体基板６が形成されて、ＳＯＩ構造を形成している。そしてアナログ回路やデジタル回路等が形成される半導体基板６には、それらの回路間において、絶縁体４に達するようなトレンチが形成されている。このトレンチ内の半導体基板６表面には絶縁膜８が形成され、更にこの絶縁膜８からなるトレンチ内には導電層１０が埋め込まれている。そしてこの導電層１０は、例えばグランドに接続されて一定電位に固定されている。・・・・すなわち本発明は、絶縁膜８を介して導電層１０が埋め込まれているトレンチが半導体基板６に形成されていることにより、半導体基板６が互いに分離される。そして更にトレンチ内の導電層１０が一定電位に固定されているため、分離された半導体基板６同士が容量結合することが防止される。」（第２頁右上欄第１３行〜同左下欄第１４行）、「第２図において、チップ１２の半導体基板上には、アナログ回路１４及びデジタル回路１６が形成されている。そしてアナログ回路１４はアナログ用ＶＤＤ電源パッド１８及びＧＮＤ電源パッド２０に接続されている。同様にデジタル回路１６もデジタル用ＶＤＤ電源パッド２２及びＧＮＤ電源パッド２４に接続されている。また、アナログ回路１４の周囲にはトレンチ構造の遮蔽領域（シールド）２６が設けられ、アナログ回路１４とデジタル回路とを分離している。」（第２頁右下欄第９〜１９行）と記載されている。
　したがって、引用例１には「ウェーハ基板上の絶縁体上に形成された絶縁膜を介して導電層が埋め込まれているトレンチと、前記絶縁体上の前記トレンチを介して相互に区画された、アナログ回路が形成されるアナログ回路領域とデジタル回路が形成されるデジタル回路領域とを有し、前記アナログ回路領域の電源ラインと前記デジタル回路領域の電源ラインとが相互に異なる電源パッドに接続される半導体集積回路において、前記トレンチが前記絶縁体と底部を接して形成されて、前記アナログ回路と前記デジタル回路との間のノイズ干渉を防止することを特徴とする半導体集積回路」が開示されている。
　同じく特開平１−２０６６４６号公報（以下、引用例２という。）には、「アナログ回路群のみからなる単体のアナログＬＳＩあるいはメモリ回路群のみからなる単体のメモリＬＳＩでは要求性能を満たしているにも拘らず、デジタル回路群とその他の回路群とが混在するＬＳＩではデジタル回路群から発生する雑音信号の影響によってアナログ回路群の性能が劣化したり、メモリ回路群の動作が異常になるという問題が発生する。」（第２頁左上欄第７〜１４行）、「本発明は、上記したようなデジタル回路群とその他の回路群とが混在する場合に各回路群相互間の干渉により性能劣化、信頼性低下などが生じる問題点を解決するためになされたもので、」（第２頁左上欄第１９〜同右上欄第２行）、「本発明の半導体集積回路は、デジタル回路群とその他の回路群とが混在し、このデジタル回路群の領域とその他の回路群の領域との間にＰ型ウエル領域またはＮ型ウエル領域が形成されており、このウエル領域はその表面部に高濃度不純物層が形成され、この高濃度不純物層に所定のバイアス電圧源が接続されていることを特徴とする。・・・・ウエル領域にバイアスが与えられることによって前記回路群相互間の分離が可能になり、回路群相互間の干渉が防止されることになる。」（第２頁右上欄第８〜１８行）と記載されている。
　したがって、引用例２にはアナログ回路とデジタル回路との間のノイズ干渉を防止するため、分離領域として一の導電型の区画ウエルを形成することが開示されている。
３．対比
　本願第１発明と上記引用例１記載の発明とを対比すると、上記引用例１記載の発明の「ウェーハ基板」、「絶縁体」、「トレンチ」及び「電源パッド」はそれぞれ本願第１発明の「支持基板」、「絶縁膜」、「分離領域」及び「電源供給端子」に相当するから、本願第１発明と上記引用例１記載の発明とは「支持基板上の絶縁膜上に形成された分離領域と、前記絶縁膜上の前記分離領域を介して相互に区画された、アナログ回路が形成されるアナログ回路領域とデジタル回路が形成されるデジタル回路領域とを有し、前記アナログ回路領域の電源ラインと前記デジタル回路領域の電源ラインとが相互に異なる電源供給端子に接続される半導体集積回路において、前記分離領域が前記絶縁膜と底部を接して形成され、前記アナログ回路と前記デジタル回路との間のノイズ干渉を防止することを特徴とする半導体集積回路」の点で一致するが、分離領域が本願第１発明では一の導電型の区画ウェルとして構成されているのに対して、引用例１記載の発明では絶縁膜を介して導電層が埋め込まれて形成されている点で両者は相違している。
４．検討
　そこで、前記相違点につき以下で検討する。
　引用例２には、アナログ回路とデジタル回路との間のノイズ干渉を防止するために、分離領域を一の導電型の区画ウエルで構成することが記載されているから、引用例１の分離領域として絶縁膜を介して導電層を埋め込んで形成するものに代えて、引用例２の一の導電型の区画ウエルを採用することに格別の創意工夫を必要としない。
　よって、上記相違点は当業者にとって容易に想到し得たことである。
５．むすび
　以上のとおりであるから、本願第１発明は引用例１，２に記載された発明に基いて、当業者が容易に発明をすることができたものであるので、特許法第２９条第２項の規定により特許を受けることができない。そうである以上、他の発明について検討するまでもなく本願は拒絶されるべきものである。
　よって、結論のとおり審決する。