(57)【特許請求の範囲】
【請求項１】
基板上にゲート電極が設けられ、前記ゲート電極上にゲート絶縁膜を介して多結晶シリコン層が設けられ、前記多結晶シリコン層はソース領域、ドレイン領域およびチャネル形成領域を有し、
前記多結晶シリコン層上に、前記チャネル形成領域および前記ドレイン領域に接して、非晶質シリコン層が設けられ、
前記チャネル形成領域の一部は前記非晶質シリコン層に覆われておらず、
前記チャネル形成領域のうち前記非晶質シリコン層に覆われていない領域の上面全体と、前記非晶質シリコン層の端部と前記チャネル形成領域の間とには、エッチングストッパーが設けられていることを特徴とする光センサ。
【請求項２】
基板上にゲート電極が設けられ、前記ゲート電極上にゲート絶縁膜を介して多結晶シリコン層が設けられ、前記多結晶シリコン層はソース領域、ドレイン領域およびチャネル形成領域を有し、
前記多結晶シリコン層上に、前記チャネル形成領域および前記ドレイン領域に接して、非晶質シリコン層が設けられ、
前記非晶質シリコン層上に可視光に対して透光性を有する導電層が設けられ、
前記チャネル形成領域の一部は前記非晶質シリコン層に覆われておらず、
前記チャネル形成領域のうち前記非晶質シリコン層に覆われていない領域の上面全体と、前記非晶質シリコン層の端部と前記チャネル形成領域の間とには、エッチングストッパーが設けられていることを特徴とする光センサ。
【請求項３】
基板上にゲート電極が設けられ、前記ゲート電極上にゲート絶縁膜を介して多結晶シリコン層が設けられ、前記多結晶シリコン層はソース領域、ドレイン領域およびチャネル形成領域を有し、
前記多結晶シリコン層上に、前記チャネル形成領域および前記ドレイン領域に接して、非晶質シリコンゲルマニウム層が設けられ、
前記チャネル形成領域の一部は前記非晶質シリコンゲルマニウム層に覆われておらず、
前記チャネル形成領域のうち前記非晶質シリコンゲルマニウム層に覆われていない領域の上面全体と、前記非晶質シリコンゲルマニウム層の端部と前記チャネル形成領域の間とには、エッチングストッパーが設けられていることを特徴とする光センサ。
【請求項４】
基板上にゲート電極が設けられ、前記ゲート電極上にゲート絶縁膜を介して多結晶シリコン層が設けられ、前記多結晶シリコン層はソース領域、ドレイン領域およびチャネル形成領域を有し、
前記多結晶シリコン層上に、前記チャネル形成領域および前記ドレイン領域に接して、非晶質シリコンゲルマニウム層が設けられ、
前記非晶質シリコンゲルマニウム層上に可視光に対して透光性を有する導電層が設けられ、
前記チャネル形成領域の一部は前記非晶質シリコンゲルマニウム層に覆われておらず、
前記チャネル形成領域のうち前記非晶質シリコンゲルマニウム層に覆われていない領域の上面全体と、前記非晶質シリコンゲルマニウム層の端部と前記チャネル形成領域の間とには、エッチングストッパーが設けられていることを特徴とする光センサ。
【請求項５】
請求項２または請求項４において、
前記導電層が、前記ドレイン領域と電気的に接続されていることを特徴とする光センサ。
【請求項６】
請求項１乃至請求項５のいずれか一において、
前記エッチングストッパーは酸化珪素膜または窒化珪素膜を用いて形成されることを特徴とする光センサ。
【請求項７】
請求項１乃至請求項６のいずれか一に記載の光センサを用いたことを特徴とするリニアイメージセンサまたはエリアセンサ。
【請求項８】
基板上にゲート電極を形成し、
前記ゲート電極上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に多結晶シリコン層を形成し、
前記多結晶シリコン層に、ソース領域、ドレイン領域およびチャネル形成領域を形成し、
前記多結晶シリコン層上に、前記チャネル形成領域の一部を覆い、且つ前記チャネル領域の一部と前記ドレイン領域を覆わないエッチングストッパーを形成し、
前記エッチングストッパーに接して、非晶質シリコン膜を形成し、
前記非晶質シリコン膜をエッチングすることによって、前記チャネル形成領域のうち前記エッチングストッパーによって覆われない領域及び前記ドレイン領域と接し、端部が前記エッチングストッパーの上になり、且つ前記チャネル形成領域のうち覆われない領域が形成されるように、非晶質シリコン層を形成することを特徴とする光センサの作製方法。
【請求項９】
基板上にゲート電極を形成し、
前記ゲート電極上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に多結晶シリコン層を形成し、
前記多結晶シリコン層に、ソース領域、ドレイン領域およびチャネル形成領域を形成し、
前記多結晶シリコン層上に、前記チャネル形成領域の一部を覆い、且つ前記チャネル領域の一部と前記ドレイン領域を覆わないエッチングストッパーを形成し、
前記エッチングストッパーに接して、非晶質シリコン膜を形成し、
前記非晶質シリコン膜をエッチングすることによって、前記チャネル形成領域のうち前記エッチングストッパーによって覆われない領域及び前記ドレイン領域と接し、端部が前記エッチングストッパーの上になり、且つ前記チャネル形成領域のうち覆われない領域が形成されるように、非晶質シリコン層を形成し、
前記非晶質シリコン層上に可視光に対して透光性を有する導電層を形成することを特徴とする光センサの作製方法。
【請求項１０】
基板上にゲート電極を形成し、
前記ゲート電極上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に多結晶シリコン層を形成し、
前記多結晶シリコン層に、ソース領域、ドレイン領域およびチャネル形成領域を形成し、
前記多結晶シリコン層上に、前記チャネル形成領域の一部を覆い、且つ前記チャネル領域の一部と前記ドレイン領域を覆わないエッチングストッパーを形成し、
前記エッチングストッパーに接して、非晶質シリコンゲルマニウム膜を形成し、
前記非晶質シリコンゲルマニウム膜をエッチングすることによって、前記チャネル形成領域のうち前記エッチングストッパーによって覆われない領域及び前記ドレイン領域と接し、端部が前記エッチングストッパーの上になり、且つ前記チャネル形成領域のうち覆われない領域が形成されるように、非晶質シリコンゲルマニウム層を形成することを特徴とする光センサの作製方法。
【請求項１１】
基板上にゲート電極を形成し、
前記ゲート電極上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に多結晶シリコン層を形成し、
前記多結晶シリコン層に、ソース領域、ドレイン領域およびチャネル形成領域を形成し、
前記多結晶シリコン層上に、前記チャネル形成領域の一部を覆い、且つ前記チャネル領域の一部と前記ドレイン領域を覆わないエッチングストッパーを形成し、
前記エッチングストッパーに接して、非晶質シリコンゲルマニウム膜を形成し、
前記非晶質シリコンゲルマニウム膜をエッチングすることによって、前記チャネル形成領域のうち前記エッチングストッパーによって覆われない領域及び前記ドレイン領域と接し、端部が前記エッチングストッパーの上になり、且つ前記チャネル形成領域のうち覆われない領域が形成されるように、非晶質シリコンゲルマニウム層を形成し、
前記非晶質シリコンゲルマニウム層上に可視光に対して透光性を有する導電層を形成することを特徴とする光センサの作製方法。
【請求項１２】
請求項９または請求項１１のいずれか一において、
前記導電層は、前記ドレイン領域と接するように形成されることを特徴とする光センサの作製方法。
【請求項１３】
請求項８乃至請求項１１のいずれか一において、
前記エッチングストッパーは酸化珪素膜または窒化珪素膜を用いて形成されることを特徴とする光センサの作製方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、可視光に対する光吸収係数の大きい非晶質シリコン層によってホトキャリアを発生させ、発生したホトキャリアを移動度の大きい多結晶シリコンを介して光電流として流す光センサに関し、具体的にはボトムゲート型の多結晶シリコン薄膜トランジスタのチャネル形成領域に接して非晶質シリコン層を設ける光センサに関する。
【０００２】
【従来の技術】
光センサは、ファクシミリ、複写機、ビデオカメラ、デジタルスチルカメラ等映像を電気信号に変換するためのセンサとして広い分野でリニアイメージセンサ又はエリアイメージセンサとして利用されている。光センサの材料としては、単結晶シリコンと非晶質シリコン層を利用したものがあるが、映像としては特殊な場合を除くと殆どが可視光の波長範囲の映像を電気信号に変換するために、可視光に対して吸収係数の大きい非晶質シリコン層として用いる。
【０００３】
非晶質シリコンを利用する光センサとしては、１）抵抗型  ２）ダイオード型に大きく分けることができる。抵抗型は、トランジスタとしての増幅作用があるために大きい電流を得ることができるが、増幅して発生するキャリアが多いため光が遮断された後も、増幅されたキャリアが消滅あるいは収集されないために光応答速度が悪いことと光の明暗によるダイナミックレンジが小さい。ダイオード型は、非晶質シリコン内に空乏層が広がり、光が入射された時に発生するホトキャリアが収集しやすく、増幅作用がないいために応答速度が速く、光の明暗によるダイナミックレンジが大きい特徴があるが、電流が小さいために、電荷保持用としてのキャパシタが必要になる。
【０００４】
光センサで検出した信号を時分割で出力信号として出力するためのスイッチとしては、単結晶半導体（主にシリコン半導体）の電界効果トランジスタをアナロノグスイッチとして用いるベアＩＣ形のもの。アナノグスイッチとして、チャネル形成領域に非晶質シリコンあるいは多結晶シリコンを用いた薄膜トランジスタを用いるＴＦＴ形のものがある。
【０００５】
ＩＣ形のものは、スイッチの速度ならびに信頼性が高いが、光センサと同数のアナログスイッチをベアチップＩＣとして必要になるために、コストが非常に高くまた非晶質シリコンなどの光吸収層（光センサ部）を形成する薄膜基板とベアＩＣチップの双方が必要になるために面積が広くなり小型化の障害要因になる。ＴＦＴ形はスイッチを薄膜によって形成するために、非晶質シリコンなどの光吸収層の形成とスイッチとしてのＴＦＴを同一基板上に形成できるために面積を狭くでき小型化が容易であり、ＩＣ形と比較してコストが非常に安価である。ＴＦＴ形のもののうち、非晶質シリコンをチャネル形成領域に用いる薄膜トランジスタ（非晶質シリコンＴＦＴ）は、光センサ部が非晶質シリコンから形成されている場合等は、スイッチ部も非晶質シリコンＴＦＴを用いるために、製造プロセスの共通ができ、多結晶シリコンＴＦＴを用いる場合と比較してコストを下げることができるが、非晶質シリコンの移動度が電子で１ｃｍ2 ／Ｖｓｅｃ程度と小さいために、スイッチの高速応答ができない。そのためにセンサ素子数が増加するエリアセンサや、高速対応のリニアセンサに用いることができない。
【０００６】
ＴＦＴ形のもののうち、多結晶シリコンをチャネル形成領域に用いる薄膜トランジスタ（多結晶シリコンＴＦＴ）は、非晶質シリコン等の光吸収層の形成以外に多結晶シリコンの形成が必要となり、非晶質シリコンＴＦＴを用いるものより製造工程は増加するが、多結晶シリコンの移動度が１０〜２００ｃｍ2 ／Ｖｓｅｃ程度と大きいために、スイッチの高速応答が可能である。そのために、光センサ部を非晶質シリコンで形成し、スイッチ部を多結晶シリコンＴＦＴで形成するイメージセンサが有効である。
【０００７】
光センサ部に非晶質シリコンを用いてスイッチ部に多結晶シリコンを用いるものは、非晶質シリコンのダイオード型光センサと多結晶シリコン薄膜トランジスタを別々に組み合わせて用いるものが多い。これは、光センサ部に抵抗形を使用すると、抵抗形の応答速度が遅いために、多結晶シリコンＴＦＴのスイッチング速度の速さを十分に生かせないためであった。
【０００８】
ダイオード型の非晶質シリコン光センサ部を形成するには、１）ＰＩＮダイオード型  又は２）ショットキーダイオード型が多く用いられる。ＰＩＮダイオード型はＰ型、Ｉ型、Ｎ型の導電型を３層積層するものであり、Ｉ型の非晶質シリコンの領域に空乏層が広がるために、そこで発生したホトキョアリアを殆ど再結合させることなく電子はＮ型領域に、正孔はＰ型領域に流すことができる。
【０００９】
ＰＩＮダイオード型の場合は構成的にＰ型とＮ型層がが必要であり、構成材料としては、炭化珪素（ＳｉＣ），微結晶シリコン（μｃ−Ｓｉ），窒化珪素（ＳｉＮ）などを用いる。このＰ型層やＮ型層は、反応ガスが２元系〜４元系必要で複雑になる。
【００１０】
ショットキーダイオード型の場合は、非晶質シリコンをオーム接触タイプではない導電材料に接触させることで、そこにショットキー壁を形成し、そのショットキー壁の空乏層を利用するもので、ＰＩＮダイオード型と比較してショットキー壁の形成が導電膜を形成するだけで簡単にできるが、空乏層の広がりがＰＩＮダイオード型と比較すると広がりが狭いために発生したホトキャリアを全て収集することが難しい。全て収集するためには、非晶質シリコン層を薄くする必要があるが、薄いと吸収できる光の量が少なく結果として発生するホトキャリアが減少して光センサとしての感度が落ちる。光吸収を大きくするために非晶質シリコンを厚くすると、空乏層が非晶質シリコン全体に広がらず抵抗部が内部に発生するために、発生したホトキャリアが収集できずに再結合してしまう。
【００１１】
ＰＩＮダイオード型およびショトッキーダイオード型のいずれの場合のダイオード形でも可視光を吸収してホトキャリアを発生させる場合に、短波長領域のうち４５０ｎｍ程度以下の光の吸収係数が大きいために、ダイオードの空乏層に光が到達する前に吸収される。そのために、短波長によって発生するホトキャリアは空乏層に達する前に再結合してしまい、出力信号にならない。これは、光センサとしては、青色の感度が弱いことを示している。
【００１２】
ショットキーダイオード型、ＰＩＮダイオード型のいずれの場合もまた、非晶質シリコンによる光センサ部と多結晶シリコンＴＦＴ部が別々の場所に形成されるために、エリアセンサを作製するさいに、一素子の中にセンサ部とＴＦＴ部を設けるために実際に光を吸収する非晶質シリコン等の光吸収部のエリアの領域が狭くなり、大きな光電気信号を得ることが難しい。
【００１３】
【発明が解決しようとする課題】
本発明は、非晶質シリコンでの光吸収の高さと多結晶シリコンの移動度の大きさを巧みに組み合わせて、光感度が高く且つ高速動作を可能とした全く新しい構成を提供するものである。
【００１４】
すなわち本発明による光センサは、多結晶シリコンＴＦＴに接するようにその上部に非晶質シリコン層を用いた光検出部を配置し、多結晶シリコンＴＦＴのソースあるいはドレイン部での空乏層を非晶質シリコン層内部にまで広げ、非晶質シリコン層が吸収して発生したホトキャリアを速やかに多結晶シリコンに流すことが可能である。非晶質シリコン層の可視光に対する感度と多結晶シリコンの移動度の大きさの２種類の材料の互いの長所を組み合わせることによって、全く新しい光センサを提供することを目的とするものである。
【００１５】
また、短波長領域の光は、非晶質シリコン層でホトキャリアを発生させるのではなく、直接多結晶シリコンのチャネル形成領域で吸収させる構成も簡単にできる。そのために、青色・緑色・赤色の可視光全ての領域に対して感度の高い光センサを提供することも目的とするものである。
【００１６】
【課題を解決しようとする手段】
多結晶シリコンＴＦＴの構成の内、ゲート電圧を変化させることで特にチャネル形成領域での電界効果移動度は、例えばＮＭＯＳの場合はゲート電圧を正に大きくすると移動度は大きくなりスイッチとしてはＯＮ状態になる。逆にゲート電圧を小さいあるいは負にすると移動度は小さくなり、スイッチとしてはＯＦＦ状態になる。
【００１７】
ＰＭＯＳでは、ゲート電圧の正負を逆に考えれば同じことである。このスイッチＯＮの状態のときに、このチャネル形成領域に接して非晶質シリコン層を配置することによって、非晶質シリコン層で発生してホトキャリアを多結晶シリコンＴＦＴに流すことが可能になる。
【００１８】
ゲート電圧とは別に、ソースドレイン間に電流を流すために、ドレイン電圧の印加が必要になる。このドレイン電圧を印加するとドレインチャネル間に空乏層が形成される。この空乏層がソースまで広がった状態を、パンチスルーといい、この状態ではゲート電圧とは無関係に電流は流れ続けるために、パンチスルーにならない程度にドレイン電圧を印加する。
【００１９】
このドレインおよびチャネル形成領域に接するように非晶質シリコン層を形成する。ドレインとチャネル間で空乏層が発生するが、そのドレインとチャネル形成領域に非晶質シリコンが接しているために、ドレインから非晶質シリコン層内部にまで空乏層を形成することができる。非晶質シリコン層は、ドレイン電圧が印加されているとその内部にドレインから広がった空乏層が形成され、非晶質シリコン層で発生したホトキャリアが当該空乏層によって発生すると同時にチャネル形成領域に流すことができる。
【００２０】
多結晶シリコンの形成は、非晶質シリコンを固相成長させて多結晶にする。光検出部としての非晶質シリコン層は、多結晶シリコンに固相成長させた後に形成しないと非晶質シリコン層が結晶化してしまう。あるいは、結晶化しないまでも非晶質シリコン中から多量の水素が抜けてダングリングボンドが多量に形成された非晶質シリコンとなり、ダングリングボンドによるホトキャリアのトラップが起こり光検出ができない。
【００２１】
基板から多結晶シリコン、ゲート絶縁膜、ゲート電極の順に形成されているトップゲート型のＴＦＴでは、チャネル形成領域がゲートの下になるために接触させることができない。非晶質シリコン層をドレイン領域に接触させるためには、ＴＦＴの上部に形成することができないので、ＴＦＴと基板の間に非晶質シリコン層を形成する必要がある。しかし、多結晶シリコンの形成前に非晶質シリコンを形成しなくてはならず、前述のように光検出ができる非晶質シリコン層を形成できない。
【００２２】
そのために、本発明は、基板からゲート電極、ゲート絶縁膜、多結晶シリコンの順に形成されるボトムゲート型ＴＦＴの多結晶シリコンの上に非晶質シリコン層層の構成にする。この構成では、先に多結晶シリコンＴＦＴを形成した後に、非晶質シリコン層を形成するために前述の問題はない。多結晶シリコン層は、ゲート電極上方にチャネル形成領域が形成され、その両側にソース領域およびドレイン領域が形成されている。したがって、その上に非晶質シリコンを形成すると、多結晶ＴＦＴのチャネル形成領域とドレイン領域に簡単に非晶質シリコン層を接触させることができる。
【００２３】
そのドレイン領域とチャネル形成領域の双方に接するように非晶質シリコン層を形成することで、ドレイン─チャネル間に形成される空乏層を非晶質シリコン層内部にまで広げることができる。この空乏層で発生したホトキャリアはスムースにチャネル形成領域に収集される。
【００２４】
ボトムゲート型のＴＦＴの場合は、その上に接触するように形成された非晶質シリコン層は、実際にはチャネル自体には接触していない。チャネルは、ゲート絶縁膜と多結晶シリコンの界面に形成される。しかし、ＴＦＴの場合は多結晶シリコン層が１００〜１５００Å程度と薄いために、ゲート電圧が印加されたときにゲート電極から多結晶シリコン層に向いた縦方向で、多結晶シリコン層全てが空乏層領域となる。したがって、チャネルと逆側の多結晶シリコン層と接している非晶質シリコンで発生したホトキャリアが、チャネル形成領域（チャネルそのものではなく、チャネルが形成される多結晶シリコン層を指す）に達すると、その空乏層に沿ってチャネルに達する。
【００２５】
さらに、非晶質シリコン層の上に透明導電膜を形成して透明導電膜とソース領域間に電圧を印加するとホトキャリアの収集は効果的である。可視光に対して透明な透明導電膜をドレインと接続すると簡単な構成で、透明導電膜とソース間にもドレイン電圧を印加することができ更に、透明導電膜と非晶質シリコンはショットキー接合になるために、ショットキー壁による空乏層も形成される。ドレイン領域から非晶質シリコン層に広がった空乏層と透明導電膜とソース間で発生している電界およびショットキー壁による空乏層によってホトキャリアはチャネル形成領域でコレクションされる。ゲート電圧が印加されてＴＦＴがＯＮ状態の時には、チャネルは導電体と同じようになるため透明導電膜とソース間だけではなく、透明導電膜とチャネル間にも電界が発生しているために有効にチャネル形成領域にホトキャリアが収集される。
【００２６】
透明導電膜を形成しない場合は、非晶質シリコン層の劣化を防ぐために可視光に対して透明な絶縁膜によって非晶質シリコン層を覆う。この場合は、ドレイン領域から非晶質シリコン層内部にまで広がった空乏層で吸収されて発生したホトキャリアの収集と、空乏層の外側で吸収されて発生したホトキャリアの拡散したものがチャネル形成領域に収集される。
【００２７】
非晶質シリコン層の抵抗率は、暗抵抗率で１×１０10Ω・ｃｍ以上と多結晶シリコンの１０6 Ω・ｃｍ程度に比較して高抵抗（３桁以上大きい）のために、多結晶シリコンＴＦＴのオフ状態の時に、非晶質シリコン層を介してリーク電流が流れるようなことはない。
【００２８】
可視光に対する非晶質シリコン層の光吸収のうち、短波長（４５０ｎｍ以下）に対しては問題がある。短波長の光に対して非晶質シリコンの吸収係数が大きいく、そのため光はドレインから広がった空乏層に達する前にほとんど全て吸収されてしまう。吸収された光は、ホトキャリアを発生させるが、空乏層に全てのホトキャリアが到達できない。空乏層に達するまえに再結合してしまうものが多く、そのため光感度が落ちる。
【００２９】
短波長の光に関しては、できるだけ多結晶シリコンＴＦＴのチャネル又はチャネル形成領域近傍で吸収させると、効率的に発生したホトキャリアをチャネルに流すことができる。多結晶シリコンＴＦＴのチャネル形成領域の一部には非晶質シリコン層が全くないような配置構成にすることで長波長と短波長の光の吸収を効率的に行なうことができる。非晶質シリコン層は、ドレイン領域とチャネル形成領域の一部には接触させ、ドレインで形成される空乏層は非晶質シリコン層の内部にまで広がり、そこで発生したホトキャリアをチャネルに収集するとができる。それとともに、非晶質シリコン層が配置されていないチャネル形成領域には、直接光が入射（実際には、エネルギーギャップの大きいエッチストッパー膜を介して）する。
【００３０】
多結晶シリコンは、薄膜トランジスタを形成する膜のために、オフ電流低減のために膜厚は１００〜１５００Å程度である。短波長が吸収されるには十分な厚さであり、チャネル形成領域で吸収された短波長光は、すぐにチャネルを通してソースに収集される。
【００３１】
このように、非晶質シリコン層の接していないチャネル形成領域を設けることで、短波長から長波長（約３００ｎｍ〜約８００ｎｍ）可視光領域全ての光に対して感度の大きい光センサを構成することができる。
【００３２】
【発明の実施の形態】
本発明のによる光センサの第１の実施の形態を実施例を用いて説明する。
【００３３】
〔実施例１〕図１（Ａ）に実施例１を示す。基板１００１としてして本実施例では、石英基板を用いている。基板としては、後に多結晶シリコンを形成するために多結晶シリコン作製の温度に耐えうる基板であればどよのうな基板でもよくサファイアやセラミックなどを用いることも可能である。光センサとして、吸収する光は基板とは逆側から入射するために、基板１００１は透明でも不透明でもよく、実際の応用に合わせればよい。
【００３４】
基板１００１上にゲート電極１００２が形成される。基板１００１とゲート電極１００２の間に下地膜が必要な場合は、下地膜を形成する。本実施例では基板１００１として石英基板を用いているために、下地膜を形成していない。石英ではなく、ホウケイ酸ガラスやナトリウムガラス、ソーダガラス、セラミックスなどを基板にする場合や、単結晶半導体基板など用いる場合はゲート電極１００２と基板１００１の間に下地膜を形成する。ゲート電極１００２の材料としては、導電性があればどのような材料でもよいが、後に形成する多結晶シリコン作製温度に耐えうる材料が必要であり本発明者等は、クロム又は陽極酸化したアルミニウムあるいはタンタルを用いた。典型的には陽極酸化したタンタルをゲート電極１００２として用いた。ゲート電極１００２の上には、ゲート絶縁膜１００３が形成されている。このゲート絶縁膜１００３としては、酸化珪素や窒化珪素の単層あるいは積層のものを用いることができるが、多結晶シリコンに接する材料としてはエネルギーギャップの大きい酸化珪素の方が窒化珪素膜より望ましい。本発明者等は、酸化珪素膜の単層をゲート絶縁膜１００３として用いた。
【００３５】
ゲート絶縁膜１００３上には、多結晶シリコン層１００４が形成されている。多結晶シリコン層１００４の形成としては、成膜時に多結晶シリコンを成膜するよりも、非晶質シリコンを形成した後に加熱、あるいはレーザ、ランプなどの強光によって多結晶シリコンの方が、結晶粒径も大きく、移動度も大きく、半導体特性が良好である。本発明者等は、非晶質シリコンを形成した後にＫｒＦエキシマレーザによってレーザ結晶化を行なって多結晶シリコン層１００４を形成している。多結晶シリコン層１００４の膜厚としては１００〜１５００Å程度であり、本実施例では４００Åの膜厚にしている。
【００３６】
多結晶シリコン層１００４は、更にチャネル形成領域１００５、ドレイン領域１００６、ソース領域１００７が形成されている。このゲート電極１００２、ゲート絶縁膜１００３とチャネル形成領域１００５、ドレイン領域１００６、ソース領域１００７を含む多結晶シリコン層１００４によって多結晶シリコン薄膜トランジスタ（ＴＦＴ）１０１０が形成される。
【００３７】
多結晶シリコンＴＦＴ１０１０としては、ドレイン領域とチャネル形成領域間あるいはソース領域とチャネル形成領域間または双方の間に、低不純物領域（ＬＤＤ）や不純物のないオフセット領域を形成しておくことも多結晶シリコンＴＦＴのオフ電流を下げることに有効である。
【００３８】
多結晶シリコン層１００４の上に非晶質シリコン層１００８を形成する。非晶質シリコン層１００８は、チャネル形成領域１００５、ドレイン領域１００６、ソース領域１００７を含む多結晶シリコン層１００４の全ての領域に少なくとも接触している。特に、チャネル形成領域１００５のほとんど全ての領域に接するように形成されている。非晶質シリコン層１００８としては、真性または実質的に真性な導電型にする。そうすることで、非晶質シリコン内部にまで空乏層が広がる。
【００３９】
実質的に真性な状態とは、非晶質シリコンは形成時に必ずしもフェルミ準位がバンドギャップの中央にくる訳ではなく、その構造的な問題からノンドープであっても若干Ｎ型になる方向にフェルミ準位がシフトする。その場合に、硼素など３族などのＰ型不純物を５×１０16〜１×１０18ｃｍ-3程度ドープされた非晶質シリコンにすることで、フェルミ準位をほぼバンド中央にすることができる。この場合に、不純物をドープしている非晶質シリコン層ではあるが、ノンドープよりもフェルミ準位の位置は真性に近いということで、これを実質的に真性な状態としている。
【００４０】
非晶質シリコン層１００８の上に、透明導電膜１００９を形成する。透明導電膜１００９としては、ＩＴＯや酸化錫などを用いる。透明導電膜１００９は、ソース領域１００７との間で電圧を印加するために用いる。本実施例では、ＩＴＯを透明導電膜１００９として用いた。ＩＴＯは透過率と抵抗値を考慮して１０００〜２０００Å、典型的には１２００Åの膜厚のものを用いる。ＩＴＯは、非晶質シリコン層との接合で、ショットキー接合を形成する材料であり、接合面から非晶質シリコン層１００８の内部に約１０００〜３０００Å程度まで、ショットキー壁による空乏層が形成される。
【００４１】
透明導電膜１００９を通して非晶質シリコン層１００８に入射した入射光１０１１は、非晶質シリコン層１００８で吸収されホトキャリアとなる。ホトキャリアは、具体的は電子と正孔のペアで発生する。発生したホトキャリアは、非晶質シリコン層１００８に電界や空乏層などが何もない状態では色々な方向にランダムに拡散する。拡散したホトキャリアは、再び電子と正孔が再結合して消滅する。再結合する前に外に収集されたものが電流となる。
【００４２】
多結晶シリコンＴＦＴ１０１０がＮ型トランジスタいわゆるＮＭＯＳの場合は、ソース領域７およびドレイン領域１００６には、燐がドープされており、ゲート電極１００２に正のしきい値以上の電圧を印加すると、チャネル形成領域１００５に電子が溜まり、チャネルが形成される。チャネルはゲート絶縁膜１００３と多結晶シリコン層１００４の界面であって且つゲート電極１００２上部であるチャネル形成領域５に形成される。
【００４３】
多結晶シリコンＴＦＴ１０１０がＯＦＦ状態の時は、チャネル形成領域に拡散して達したホトキャリアもチャネルが形成されていないために、ソース領域にコレクションされず消滅する。
【００４４】
しかし、多結晶シリコンＴＦＴ１０１０がＯＮ状態のとき、多結晶シリコン層１００４は、バルクの半導体とは異なりゲート電圧を印加した場合に、ゲート電極１００２上部のチャネル形成領域１００５の全域が空乏層化する。そのために、非晶質シリコン層８の中でもチャネル形成領域１００５に接している部分に拡散してきたホトキャリアは、チャネルにまで到達する。
【００４５】
更に、ドレインチャネル間には、ドレイン電圧が印加されているために空乏層が形成されるが、その空乏層は非晶質シリコン層１００８の内部にまで広がり、多結晶シリコンＴＦＴがＯＮ状態のときは、空乏層で発生したホトキャリアはチャネル形成領域１００５に収集されチャネルを通ってソース領域にコレクションされる。
【００４６】
透明導電膜１００９とソース領域１００７との間に電圧を印加する。このようにすることで、ドレイン領域１００６から非晶質シリコン層１００８の内部にまで広がった空乏層に加えて透明導電膜１００９に印加した電圧による電界によってホトキャリアが収集される。非晶質シリコン層１００８で発生するホトキャリアが非常に多い場合には、ＴＦＴがＯＦＦ状態でも、透明導電膜１００９とソース領域１００７の間で電流が流れないようにするために、ドレイン電圧を透明導電膜１００９と非晶質シリコン層１００８の間のショットキー壁で逆バイアスになるように印加することは有効である。
【００４７】
〔実施例２〕図１（Ｂ）に別の実施例を示すが、図中の記号は図１（Ａ）と同一であり、透明導電膜１００９をドレイン領域１００６と接続した実施例を示す。こうすることで、透明導電膜１００９には自動的にドレイン電圧が、透明導電膜１００９とソース領域１００７との間に加えられるために、別途透明導電膜１００９に電圧を印加する必要がなく光センサの構成を簡単化できる。
【００４８】
〔実施例３〕図１（Ａ）で、実施例１での透明導電膜１００９の代わりに透明絶縁層１００９を用いた例を示している。基本的に、透明導電膜に代えて透明絶縁層１００９としているだけであとは、実施例１と同じである。
【００４９】
本実施例では、非晶質シリコン層１００８で吸収されて発生したホトキャリアは、拡散してチャネル形成領域に達するか、あるいはドレイン領域１００６から非晶質シリコン層１００８の内部にまで広がった空乏層で吸収された光によって発生したホトキャリアが収集される。原理的には、透明絶縁層１００９は無くても光センサとして機能するが、非晶質シリコン層１００８の劣化を防ぐためには必要であり、透明絶縁層１００９としては、酸化珪素膜、窒化珪素膜、窒化酸化珪素膜、燐硝子膜（ＰＳＧ）等を用いる。本実施例では、ＰＳＧを用いた。
【００５０】
〔実施例４〕図２（Ａ）に本発明を用いた別の実施例を示す。図２（Ａ）（Ｂ）の名称および符号のノーテーションは、図１と同一である。つまり、１００１と２００１、あるいは１００６と２００６等は同じものを示している。実施例１と異なっているのは、非晶質シリコン層２００８および透明導電膜２００９が、多結晶シリコンＴＦＴ２０１０の全ての領域の上方に有るわけではない。非晶質シリコン層２００８は、ドレイン領域２００６とチャネル形成領域２００５の一部に接触しているが、ソース領域２００７には接触していない。
【００５１】
本実施例の構成では、チャネル形成領域２００５の一部を非晶質シリコン層２００８が配置していない構成になるが、実際にこの構成を作製磨る場合には、非晶質シリコン層２００８の一部をエッチングして、チャネル領域２００５の一部とソース領域２００７を露呈する工程が必要になる。そのために、エッチストッパー２０１５が必要になる。エッチストッパー２０１５は、光学ギャップのできるだけ大きい絶縁体がよく、酸化珪素あるいは窒化珪素膜などが有効である。本実施例では、窒化珪素膜を５００乃至１５００Å形成している。
【００５２】
本実施例の構成によって、入射光２０１１は、透明導電膜２００９を介して非晶質シリコン層２００８に入射され、吸収され、ホトキャリアを発生する。発生したホトキャアリアは、非晶質シリコン層２００８にドレイン領域２００６から広がった空乏層、透明導電膜２００９とチャネル形成領域２００５にかかっている電界、透明導電膜２００９と非晶質シリコン層２００８のショットキー接合による空乏層などによって、チャネル形成領域２００５に到達してチャネルを流れてソース領域２００７に収集される。
【００５３】
また、入射光２０１２は、エッチストッパー２０１５を介して直接チャネル形成領域２００５に入射される。入射した光は、そこで吸収されてホトキャリアを発生し、同時に発生したホトキャリアはチャネルを通してソース領域２００７に収集される。短波長の光は、多結晶シリコンに直接吸収され、短波長の光の感度を向上させることができる構成になる。
【００５４】
〔実施例５〕図２（Ｂ）に透明導電膜２００９をドレイン領域２００６と接続した実施例を示す。図中の符号は、図２（Ａ）と同じである。この構成では、透明導電膜２００９には自動的にドレイン電圧が、透明導電膜２００９とソース領域２００７との間に加えられるために、別途透明導電膜２００９に電圧を印加する必要がなく光センサの構成を簡単化できる。
【００５５】
非晶質シリコン層２００８が、ソース領域２００７には接触していないために、多結晶シリコンＴＦＴ２０１０がＯＦＦ状態の時は、チャネルにキャリアが溜まっていないために実効的な電界は、透明導電膜２００９とソース領域２００７の間にはかかっていない。しかし、多結晶シリコンＴＦＴ２０１０がＯＮ状態のときには、チャネルにキャリアが溜まっているために実質的にチャネルは抵抗を有する導電体と同様になる（電界効果半導体装置の基本原理）。そのため、多結晶シリコンＴＦＴ２０１０がＯＮ状態のときのみ、透明導電膜２００９とソース領域２００７の間にドレイン電圧が実効的に印加される。
【００５６】
非晶質シリコン層２００８で発生したホトキャリアは、多結晶シリコンＴＦＴ２０１０がＯＮ状態の時のみ、ドレイン領域２００６から、非晶質シリコン層２００８の内部にまで広がった空乏層に加えて透明導電膜２００９とソース領域２００７との間の電界によって、チャネル形成領域２００５に収集される。収集されたキャリアは、チャネルを通ってソース領域２００７にコレクションされ、光電気信号となる。
【００５７】
〔実施例６〕図５（Ａ）（Ｂ）に実施例３を応用した実施例を示す。符号の基本的なノーテーションは実施例３と同じであり、基板２００１と基板５００１、エッチストッパー２０１５とエッチストッパー５０１５というようになっている。本実施例では、チャネル形成領域５００５に接して非晶質シリコン層５００８を配置するところと、チャネル形成領域５００５にエッチストッパー５０１５が接しているが非晶質シリコン層５００８が配置されていないところが、複数の領域に分かれている構成である。入射光５０１１は、透明導電膜５００９を介して非晶質シリコン層５００８に入射され、そこで吸収され、ホトキャリアを発生する。入射光５０１２は、エッチストッパー５０１５を介してチャネル形成領域５００５に入射する。
【００５８】
非晶質シリコン層５００８で吸収される入射光５０１１とチャネル形成領域で吸収される入射光５０１２が、チャネル形成領域５００５上に複数あり、領域５０１３は丁度、非晶質シリコン層５００８に孔が開いているような状態である。
【００５９】
図５（Ｂ）は、図５（Ａ）を上からみた図になっている。上から見ると、ゲート電極５００２上に多結晶シリコンが形成されているが、上からみるとソース領域５００７とドレイン領域５００６に重なるように非晶質シリコン層５００８が配置されている。非晶質シリコン層５００８は、多結晶シリコンより面積が狭いために、多結晶シリコンのチャネル形成領域５００５の一部であるはみ出た領域５０１６がある。非晶質シリコン層５００８が無い領域が、領域５０１３である。この領域の形状は、本実施例では円形になっている。
【００６０】
しかし、当然どのような形状であってもよく四角、正方形、菱形、十字形でもなんでもよい。領域５０１３の総面積をどの程度にするかは、光センサの全体の感度との兼ね合いになる。より短波長の感度を向上させたい場合は、領域５０１３の領域の総面積を増加し、エッチストッパー５０１５を介して直接チャネル形成領域５００５で吸収される入射光５０１２を増やす。短波長の増加よりも、全体として光電流を増やす場合は、領域５０１３を減少させて、透明導電膜５００９を介して非晶質シリコン層５００８で吸収される入射光５０１１を増やす。領域５０１３の面積をゼロにすると、実施例１となる。
【００６１】
〔実施例７〕図５（Ｃ）に透明導電膜５００９をドレイン領域５００６と接続した実施例を示す。図中の符号は、図５（Ａ）（Ｂ）と同じである。この構成では、透明導電膜５００９には自動的にドレイン電圧が、透明導電膜５００９とソース領域５００７との間に加えられるために、別途透明導電膜５００９に電圧を印加する必要がなく光センサの構成を簡単化できる。
【００６２】
非晶質シリコン層５００８が、ソース領域５００７には接触していないために、多結晶シリコンＴＦＴ５０１０がＯＦＦ状態の時は、チャネルにキャリアが溜まっていないために実効的な電界は、透明導電膜５００９とソース領域５００７の間にはかかっていない。しかし、多結晶シリコンＴＦＴ５０１０がＯＮ状態のときには、チャネルにキャリアが溜まっているために実質的にチャネルは抵抗を有する導電体と同様になる（電界効果半導体装置の基本原理）。そのため、多結晶シリコンＴＦＴ５０１０がＯＮ状態のときのみ、透明導電膜５００９とソース領域５００７の間にドレイン電圧が実効的に印加される。
【００６３】
〔実施例８〕図３に、本発明による光センサをリニアイメージセンサに適用した実施例を示す。図３は、リニアイメージセンサの一素子を示しているが、実際には同一の構成を横に複数個（例えばＡ４サイズ２１６ｍｍ長で、８ドット／ｍｍの場合は、１７２８個）並んでいる。本発明による光センサ３０００は、ＴＦＴと電流源として示している。光センサ３０００のゲートはドレインと接続されさらにバイアス３００７に接続されている。バイアス３００７にバイアス電圧が印加されるとＴＦＴがＯＮになると同時にドレインに電圧が印加されるようになっている。
【００６４】
ソースに収集されたホトキャリアによる電荷を保持するためにの保持容量３００２は、別途設けてもあるいはＴＦＴの寄生容量を使ってもよい。本実施例では、別途保持容量を形成している。保持容量に蓄えられた電荷を容量３００３に移すスイッチをスイッチＴＦＴ３００１が行なう。スイッチＴＦＴ３００１のゲートは、シフトレジスタに接続され、クロックと同期して順次電圧が印加される。
【００６５】
容量３００３にある電荷をアンプ３００５を通して出力３００６に電気信号として出力する。容量３００３のリセットをするためにリセットＴＦＴ３００４が容量３００３とグランドの間に設けられている。
【００６６】
〔実施例９〕本発明による光センサをエリアセンサに使用した実施例を図４に示す。光センサ４０００は、ＴＦＴと電流源として示している。ＴＦＴのゲートはドレインと接続されさらにバイアス４００７に接続されている。
バイアス４００７にバイアス電圧が印加されるとＴＦＴがＯＮになると同時にドレインに電圧が印加されるようになっている。
【００６７】
ソースに収集されたホトキャリアによる電荷を保持するためにの保持容量４００２は、別途設けてもあるいはＴＦＴの寄生容量を使ってもよい。好ましくは、別途保持容量を形成しておく方がよい。保持容量に蓄えられた電荷を容量３００３に移すスイッチをスイッチＴＦＴ４００１が行なう。スイッチＴＦＴ４００１のゲートは、垂直シフトレジスタにに接続され、ソース又はドレインはアナログスイッチ４００９を通じて水平シフトレジスタに接続されている。それぞれのシフトレジスタはクロックと同期して順次電圧が印加される。
【００６８】
アナログスイッチ４００９を通った信号が出力４００６に出力される。走査の方式は、垂直シフトレジスタの第１行目に電圧が印加している間に、水平シフトレジスタの第１列目から最終列まで順次電圧が印加されることで、第１列の光信号を出力する。次に垂直シフトレジスタの第２行目に電圧が印加している間に、水平シフトレジスタの第１列目から最終列まで順次電圧が印加されることで、第２列の光信号を出力する。これを繰り返して垂直シフトレジスタの最終行まで電圧が印加されたところで、一画面分のセンシングが完成する。
【００６９】
【発明の効果】
以上のように、本発明によれば多結晶シリコンＴＦＴと非晶質シリコン層を巧みに組み合わせることによって、非晶質シリコン層で発生したホトキャリアを移動度の大きい多結晶シリコンＴＦＴを用いて電気信号として取り出すことによって従来にない新しい光センサを構成できる。
【００７０】
多結晶シリコンＴＦＴのチャネルが移動度と拡散係数が高く、ホトキャリアが一旦チャネルに達すると、より速い速度でドリフトすることができるために光電流が大きい。また、ドレインで形成される空乏層が非晶質シリコン層の内部にまで広がっていくために、そこで発生したホトキャリアをすぐにチャネルに収集させることができる。
【００７１】
非晶質シリコン層に入射させる光と多結晶シリコンに直接入射させる光の双方を用いる構成にすることができ、短波長から長波長までの可視光領域の全ての光に対して感度のよい光センサを構成することができる。本願は、非晶質シリコンを光吸収のための材料としているが、勿論それに限定されることはなく材料としては非晶質シリコン、硫化カドニウム、カドニウムセレン、非晶質シリコンゲルマニウムより選ばれた一よりなるものを利用することも可能である。
【図面の簡単な説明】
【図１】本発明の実施の形態を示す図である。
【図２】本発明の実施の形態を示す図である。
【図３】本発明をリニアイメージセンサに用いた場合の回路構成を示す図である
【図４】本発明をエリアイメージセンサに用いた場合の回路構成を示す図である
【図５】本発明の実施の形態を示す図である。
【符号の説明】
１００１      基板
１００２      ゲート電極
１００３      ゲート絶縁膜
１００４      多結晶シリコン層
１００５      チャネル形成領域
１００６      ドレイン領域
１００７      ソース領域
１００８      非晶質シリコン層
１００９      透明導電膜
１０１０      多結晶シリコンＴＦＴ
１０１１      入射光
【図１】
0004127416.tif 000002
【図２】
0004127416.tif 000003
【図３】
0004127416.tif 000004
【図４】
0004127416.tif 000005
【図５】
0004127416.tif 000006