(57)【特許請求の範囲】
【請求項１】
入力再生信号に位相同期し、正しい時間間隔で正確に前記入力再生信号からデータを抽出するための信号を出力する位相同期ループ回路の周波数引き込みを制御する周波数制御装置であって、
前記入力再生信号の最大振幅よりも小なる、互いに異なるｎ個（ｎは３以上の整数）の閾値のそれぞれについて当該入力再生信号が横切った回数を別々に積算したクロスカウント値をそれぞれ出力するｎ個のクロス検出器と、
ビットクロックを計数する計数手段と、
前記ｎ個のクロス検出器の各出力クロスカウント値と共通の設定値とをそれぞれ比較し、そのうちいずれかの前記クロスカウント値と前記設定値とが一致した時点でリセット信号を出力して前記ｎ個のクロス検出器と前記計数手段をそれぞれリセットするリセット手段と、
前記計数手段の出力ビットクロックカウント値が本来あるべき値からどれだけずれているかを検出してエラー信号を生成し、そのエラー信号を前記位相同期ループ回路内のループフィルタへ出力するエラー判定回路と
を有することを特徴とする周波数制御装置。
【請求項２】
入力再生信号に位相同期し、正しい時間間隔で正確に前記入力再生信号からデータを抽出するための信号を出力する位相同期ループ回路の周波数引き込みを制御する周波数制御装置であって、
前記入力再生信号の最大振幅よりも小なる、互いに異なるｎ個（ｎは３以上の整数）の閾値のそれぞれについて当該入力再生信号が横切った回数を別々に積算したクロスカウント値をそれぞれ出力するｎ個のクロス検出器と、
前記ｎ個のクロス検出器の各出力信号に基づいて、最大反転間隔を別々に検出するｎ個の反転間隔検出器と、
前記ｎ個のクロス検出器の各出力クロスカウント値と共通の設定値とをそれぞれ比較し、そのうちいずれかの前記クロスカウント値と前記設定値とが一致した時点でリセット信号を出力して前記ｎ個のクロス検出器と反転間隔検出器をそれぞれリセットするリセット手段と、
前記ｎ個のクロス検出器のうち前記設定値と一致したクロス検出器の出力クロスカウント値が入力される前記反転間隔検出器の出力最大反転間隔検出値を選択出力する選択手段と、
前記選択手段の出力最大反転間隔検出値が本来あるべき値からどれだけずれているかを検出してエラー信号を生成し、そのエラー信号を前記位相同期ループ回路内のループフィルタへ出力する比較回路と
を有することを特徴とする周波数制御装置。
【請求項３】
前記ｎ個の閾値のうちレベルが隣接する２つの閾値同士の間隔はそれぞれ等しい値Ｐであり、かつ、その値Ｐを前記入力再生信号の最小反転間隔における振幅Ｑよりも小に設定したことを特徴とする請求項１又は２記載の周波数制御装置。
【請求項４】
前記設定値は、前記入力再生信号の反転間隔に対して十分に長い期間における本来のゼロクロスカウント値に設定されており、前記計数手段は、ゼロクロスカウント値が一定の値になったとき、前記ビットクロックカウント値が本来あるべき値が初期値として設定され、前記ビットクロックが入力される毎にダウンカウントするダウンカウンタからなることを特徴とする請求項１記載の周波数制御装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は周波数制御装置に係り、特に光ディスクの再生信号に対して周波数引き込みを行う周波数制御装置に関する。
【０００２】
【従来の技術】
光ディスク等の高密度情報記録された記録媒体の再生系においては、位相同期ループ回路（ＰＬＬ回路）を用いて再生信号を位相同期させ、正しい時間間隔で正確にデータを抽出することは必要不可欠な処理である。しかし、ＰＬＬ回路が周波数を引き込める範囲は理論的には±５〜６％程度で、実際の信号では±３〜５％がせいぜいであるため、光ディスクのように信号の相対速度が大幅に切り換わるような場合（つまり、通常再生速度から２０倍速程度の高速再生速度まで大幅に再生速度を可変できる場合）でも、ＰＬＬ回路に周波数を引き込ませるための周波数制御装置が必要になる。
【０００３】
従来の周波数制御装置には大別して３つの方式がある。第１の方式の周波数制御装置は、同期信号間隔を用いる方法で、同期信号の中にはデータのランレングス制約よりも長い反転間隔パターンが埋め込まれており（ＤＶＤ等）、反転間隔の最も長いものだけを検出すると、同期信号間隔を検出することができる。また、ＣＤのＥＦＭ信号では、最大反転間隔がほぼ一定の確率で発生するため、これを検出する場合もある。上記の同期信号間隔や最大反転間隔を電圧制御発振器で発生するクロックでカウントし、正しい値か否かで判定を行う。しかし、この周波数制御装置は、１回のエラー検出が同期信号間隔なので、判定までに時間がかかる。
【０００４】
従来の第２の方式の周波数制御装置は、最大反転間隔パターンそのものの長さを用い、最大反転間隔で正しいゼロクロス検出回数が得られるかを判定する周波数制御装置である。しかし、この第２の方式の周波数制御装置は±５％〜６％程度まで精度よくＰＬＬ回路が周波数を引き込めるようにできるが、１回のエラー同期信号間隔なので、判定までに時間がかかる。
【０００５】
更に、第３の方式の周波数制御装置として、反転間隔の平均値とマスタクロックカウントとの比が、平均反転間隔になることを利用した周波数制御装置がある。図１０はこの第３の方式の従来の周波数制御装置の一例のブロック図を示す。同図において、発振器からのマスタクロックをカウンタ１でカウントして得られた値と設定値１とを比較器２で比較する。ここで、上記の設定値１は、再生信号の最大反転間隔に対して十分に長い値に設定されている。
【０００６】
比較器２からは設定した間隔で一致信号が取り出され、リセット信号としてカウンタ１及びゼロクロス検出器３に供給される。ゼロクロス検出器３は再生信号から生成したゼロレベル（閾値）を再生信号が横切る毎にゼロクロス検出信号を検出し、積算した値を出力する。これを減算器４に供給して設定値２と差分をとる。この設定値２は、平均反転間隔より演算される設定値１の長さのマスタークロック中に含まれるべき反転数を示している。この差分信号はエラー判定回路５に供給され、差分値に応じたエラー信号とされて、再生信号抽出クロック再生用の前記ＰＬＬ回路内のループフィルタに供給され、その特性を制御する。
【０００７】
この周波数制御装置によれば、設定した間隔でゼロクロス検出器３をリセットして、設定した間隔でのゼロクロスを検出させる構成で、スクランブルされている信号に対して有効であり、同期信号間隔よりも短い間隔でエラー判定ができるため、高速引き込みが可能であり、粗調整に利用される。
【０００８】
【発明が解決しようとする課題】
しかしながら、図１０に示した従来の周波数制御装置は一定時間単位でエラーを判定しているので、再生信号のレートが変わったとき（通常再生速度から高速再生速度、あるいは同じ高速再生時でも倍速比が変わったとき）は無駄が多い場合がある。
【０００９】
更に、上記のいずれの周波数制御装置も、ゼロクロスの閾値（ゼロレベルの設定）が理想的であり、反転間隔（ゼロクロス）が正しく判定されていることを前提としているが、光磁気型や相変化型等の書き換え可能な光ディスク、あるいは追記型や再生専用型の光ディスクの再生信号特性は、図１１に示すように、高周波数ほどレベル低下する特性であり、再生信号波形のピークレベルが信号周波数に応じて変化してしまう。また、これらの特有の性質として波形の上下非対称特性があり、これによりセンターレベル（ゼロレベル）が大きく変化してしまう。特に光ディスクに対して高密度記録した場合は上記の傾向が著しい。
【００１０】
このため、自動閾値制御（ＡＴＣ：Automatic Threshold Control）により再生信号のセンターレベルを最適なゼロレベルにするよう制御しているが、ＡＴＣが収束過程のときや、信号が上下非対称で、かつ、ＡＴＣが信号の最大振幅の中心にゼロクロス検出のゼロレベルを合わせようとする場合は上記の閾値にずれが生じる。
【００１１】
例えば、図１２（Ａ）に示すように、波形が上下対称の再生信号ａ１に対して閾値がＩで示すように理想的であれば、ビットクロックａ２に同期して復号データａ３が正常に得られるが、ＡＴＣが収束過程にあるときは、図１２（Ｂ）に示すように、波形が上下対称の再生信号ｂ１に対して閾値がIIで示すように理想的な位置からずれるため、ビットクロックｂ２に同期して得られる復号データはｂ３で示すように、本来の復号データａ３とは異なってしまう。
【００１２】
また、図１２（Ｃ）にｃ１で示すように、再生信号波形が上下非対称であっても、閾値がIIIで示すように理想的であれば、ビットクロックｃ２に同期して復号データｃ３が正常に得られるが、図１２（Ｄ）にIVで示すように上下非対称な再生信号ｄ１の最大振幅の中心に閾値をＡＴＣが合わせた場合は、ビットクロックｄ２に同期して得られる復号データはｄ３で示すように、本来の復号データｃ３とは異なってしまう。
【００１３】
このように、閾値が理想的な位置からずれている図１２（Ｂ）及び（Ｄ）に示す状態では、正しい反転位置の検出はできず、同期信号に含まれる最大反転間隔を正確に判別することができず、見掛け上、最大反転間隔よりも長い反転間隔が誤って検出されてしまうため、前記の第１の方式や第２の方式の従来の周波数制御装置では、誤動作を引き起こし、結果として収束を遅らせてしまう。
【００１４】
また、図１２（Ｂ）及び（Ｄ）に示す状態では、ゼロクロスカウントは正しい値を示すことができなくなるため、第３の方式の周波数制御装置では、見掛け上、信号の相対速度が下がったように検出されるため、前記ＰＬＬ回路内の電圧制御発振器から取り出されるビットクロックの周波数を下げる方向へ誤動作し、状態を悪化させ、結果として収束を遅らせてしまう。
【００１５】
本発明は以上の点に鑑みなされたもので、閾値のずれに依存せず正確な復号データを得ることができるようにＰＬＬ回路に迅速に周波数引き込みを行わせ得る周波数制御装置を提供することを目的とする。
【００１６】
【課題を解決するための手段】
本発明は上記の目的を達成するため、入力再生信号に位相同期し、正しい時間間隔で正確に入力再生信号からデータを抽出するための信号を出力する位相同期ループ回路の周波数引き込みを制御する周波数制御装置であって、入力再生信号の最大振幅よりも小なる、互いに異なるｎ個（ｎは３以上の整数）の閾値のそれぞれについて当該入力再生信号が横切った回数を別々に積算したクロスカウント値をそれぞれ出力するｎ個のクロス検出器と、ビットクロックを計数する計数手段と、ｎ個のクロス検出器の各出力クロスカウント値と共通の設定値とをそれぞれ比較し、そのうちいずれかのクロスカウント値と設定値とが一致した時点でリセット信号を出力してｎ個のクロス検出器と計数手段をそれぞれリセットするリセット手段と、計数手段の出力ビットクロックカウント値が本来あるべき値からどれだけずれているかを検出してエラー信号を生成し、そのエラー信号を位相同期ループ回路内のループフィルタへ出力するエラー判定回路とを有する構成としたものである。
【００１７】
本発明では、クロスカウント値が設定値になったときの計数手段のビットクロックカウント値が、本来あるべき値からどれだけずれているかを検出してエラー信号を生成するようにしているため、再生信号の信号レートに対応してエラー信号を生成でき、また複数の閾値を用いることにより、再生信号に対するＡＴＣ制御に依存しない周波数制御ができる。
【００１８】
また、本発明は、ｎ個の閾値のうちレベルが隣接する２つの閾値同士の間隔はそれぞれ等しい値Ｐであり、かつ、その値Ｐを入力再生信号の最小反転間隔における振幅Ｑよりも小に設定したことを特徴とする。本発明では、ｎ個の閾値のうちどれか一つが必ず正しいゼロクロス値を示すことができる。
【００１９】
【発明の実施の形態】
次に、本発明の実施の形態について図面と共に説明する。図１は本発明になる周波数制御装置の一実施の形態の回路系統図を示す。同図において、光ディスク等の記録媒体からの再生信号は、ｎ個（ｎは３以上の整数）のクロス検出器１１1〜１１nにそれぞれ供給される。ここでは上記のｎは「３」であるものとして、以下説明する。クロス検出器１１1〜１１3のそれぞれは予め定めた互いに異なる閾値（スレッショルドレベル）が設定されており、その設定閾値を再生信号が横切る毎にカウントした積算値（クロスカウント値）を出力する。
【００２０】
ここで、上記の互いに異なる３つの閾値のうち、中間レベルの第１の閾値は再生信号の本来のセンターレベルの辺りに設定されており、また、残りの第２及び第３の閾値と第１の閾値との間隔は、最小反転間隔における振幅の最小値を見込み、少なくともその値よりも細かい刻みステップとされている。
【００２１】
つまり、図２に示すように、再生信号Ｓの本来のセンターレベルの辺りに設定されている中間レベルの上記の第１の閾値Ｔｈ１及びこれよりも大レベルの第２の閾値Ｔｈ２の間隔と、Ｔｈ１よりも小レベルの第３の閾値Ｔｈ３とＴｈ１との間隔とはいずれもＰで示すように等しくされ、かつ、最小反転間隔における振幅の最小値Ｑよりも上記の間隔Ｐを小さく設定される。これにより、これら３つの閾値Ｔｈ１〜Ｔｈ３のうちのいずれかの閾値が、必ず正しいゼロクロス値を示すことになる（図２の例では、閾値Ｔｈ３）。
【００２２】
再び図１に戻って説明するに、クロス検出器１１1〜１１3のそれぞれより取り出されたクロスカウント値は、１対１に対応して設けられた比較器１２1〜１２3に供給され、ここで共通の設定値と別々に大小比較される。この設定値は反転間隔に対して十分に長い期間における本来の平均ゼロクロスカウント値に設定されている。比較器１２1〜１２3はそれぞれ上記の設定値に一致したときにハイレベルの一致信号を出力するように構成されている。
【００２３】
このため、比較器１２1〜１２3のうち入力クロスカウント値が最も早く設定値に達した比較器から一致信号が取り出され、これがＯＲ回路１３を通してリセットパルスとしてクロス検出器１１1〜１１3に供給されてそのクロスカウント値をリセットすると共に、ダウンカウンタ１４に供給されてリセットする。前述したように、３つの閾値Ｔｈ１〜Ｔｈ３のうちのいずれかの閾値が、必ず正しいゼロクロス値を示すから、最も早く設定値に達したクロスカウント値が必ず最小反転間隔を含んでいると考えられ、これをエラー演算に使用するのである。
【００２４】
ダウンカウンタ１４は初期値がロードされ、周波数制御するＰＬＬ回路内の電圧制御発振器からのビットクロックが入力される毎にダウンカウントする。ここで、再生信号の復号のために用いるビットクロックのカウント値と、正しく反転位置が判別されたときのクロスカウント値と、反転間隔制限されており、かつ、スクランブル記録されている再生信号の平均反転間隔との間には、反転間隔に対して十分に長い期間において、
（ビットクロックカウント値）／（クロスカウント値）＝（平均反転間隔）
なる関係が成立する。
【００２５】
よって、クロスカウント値が一定の値になったとき、ビットクロックカウント値が本来あるべき値からどれだけずれているかによって、補正する方向へエラー信号を出力することにより、周波数制御が可能になる。そこで、この実施の形態では、クロスカウント値が一定の値になったとき、ビットクロックカウント値が本来あるべき値を初期値としてダウンカウンタ１４に設定することにより、クロスカウント値が設定値になったとき、ビットクロックカウント値が本来あるべき値からどれだけずれているかを示す値（差分値）をダウンカウンタ１４から取り出し、その差分値をエラー判定回路１５に供給し、これより差分値の値及びその極性に応じた値（例えば、＋１、０、−１）のエラー信号を出力させる。このエラー信号の出力周期がエラー出力サイクルである。
【００２６】
次に、本発明になる周波数制御装置の他の実施の形態について説明する。図３は本発明になる周波数制御装置の他の実施の形態の回路系統図を示す。同図中、図１と同一構成部分には同一符号を付し、その説明を省略する。図３に示す実施の形態はｎ＝３の例であり、クロス検出器１１１〜１１３のそれぞれより取り出されたクロスカウント値は、１対１に対応して設けられた反転間隔検出器１６１〜１６３に供給され、ここで反転間隔の最大値が検出され、それぞれの検出結果はスイッチ回路１８に入力される。
【００２７】
一方、比較器１２１〜１２３の各出力信号はスイッチング（ＳＷ）信号生成器１７に供給されてスイッチング信号に変換された後スイッチ回路１８に供給され、比較器１２１〜１２３のうち入力クロスカウント値が最も早く設定値に達した比較器と同じクロスカウント値が入力される反転間隔検出器の出力検出信号を選択させるように、スイッチ回路１８を制御する。スイッチ回路１８により選択出力された反転間隔検出信号は、Ｄ型フリップフロップ１９のデータ入力端子に入力されて、ビットクロックに同期してラッチされた後、比較回路２０に供給される。
【００２８】
比較回路２０は入力信号に応じた既知の最大反転間隔設定値が入力されており、フリップフロップ１９から取り出された最大反転間隔検出値と一致するかどうか比較し、両者の値が一致する場合はエラー信号を出力しないが（値０の信号を出力する）、不一致の場合はその差の値、若しくは差の極性に応じた値（例えば、＋１、−１）のエラー信号を出力する。なお、図示の便宜上、フリップフロップ１９は単一で図示しているが、スイッチ回路１８から出力される最大反転間隔検出値のビット数に応じた個数、並列に設けられている。また、反転間隔検出器１６1〜１６3はＯＲ回路１３の出力信号によりリセットされる。
【００２９】
この実施の形態は、クロスカウント値が設定値に達するまでの期間、反転間隔検出器１６1〜１６3で検出される最大反転間隔は、正常状態では１回は既知の最大反転間隔設定値と同じものが出現していることに鑑みてなされたものであり、最大反転間隔検出値と最大反転間隔設定値との差により周波数エラー信号を生成してＰＬＬ回路のループフィルタへ出力するものである。最大反転間隔の検出さえできれば、エラーの演算はその最大反転間隔期間であっても、それを含む連続した反転間隔をもとに行っても構わない。
【００３０】
図４は本発明になる周波数制御装置が適用された記録媒体再生装置の一例のブロック図を示す。この記録媒体再生装置には、Ａ／Ｄ変換器２１へのシステムクロックにＰＬＬ回路内のＶＣＯ出力を用いてサンプリングする場合と、固定のシステムクロックでサンプリングしておいて、後段のＰＬＬ回路で補間する場合とがある。同図において、光ディスク等の記録媒体から再生された再生信号は、プリアンプ（図示せず）で前置増幅された後、Ａ／Ｄ変換器２１でＡ／Ｄ変換され、ＤＣ制御・利得制御回路２２において、公知のＤＣ制御（ＡＴＣ制御）及び利得制御（ＡＧＣ）がなされて、本発明になる周波数制御装置２３及びオートイコライザ２５に供給される。
【００３１】
周波数制御装置２３は入力されたディジタル再生信号と、ＰＬＬ回路２４からのビットクロックとを受け、図１と共に説明した構成によりエラー信号を出力し、ＰＬＬ回路２４内のループフィルタへ供給する。オートイコライザ２５はＰＬＬ回路２４の出力信号に基づいて、再生ディジタル信号の等化処理を行い、その出力信号を復号回路２６へ供給する。復号回路２６は入力ディジタル信号を復号し、その復号結果をＥＣＣ回路２７へ供給して誤り訂正符号を用いて誤り訂正を行って再生データを出力させる。
【００３２】
次に、周波数制御装置２３の出力エラー信号が入力されるＰＬＬ回路２４の要部について説明する。図５はＰＬＬ回路の要部の一例の回路図を示す。この回路の概要について説明するに、周波数制御装置２３の出力エラー信号は端子３１を介して演算器３２に供給され、ここで周波数エラーなしの場合以外のときはハイレベルの信号に変換されてＯＲ回路３３を通してＤ型フリップフロップ３５のイネーブル端子に供給されて動作状態とすると共に、ＡＮＤ回路３６に供給されて周波数イネーブル制御信号と論理積をとられる。
【００３３】
一方、端子３８に入力されたずれ量の比率を示す信号は、乗算器３９で後述のＤ型フリップフロップ４７の出力信号と乗算される。ここで、上記のずれ量の比率を示す信号は、前記ダウンカウンタ１４の値と目標値との比、すなわち（差分）／（初期値）の比で表される信号である。スイッチ３７は、ＡＮＤ回路３６からハイレベル信号が入力されるときは乗算器３９の信号を選択し、ＡＮＤ回路３６からローレベル信号が入力されるときは０を出力する。減算器４０はスイッチ３７の出力信号とＤ型フリップフロップ３５の出力信号を減算を行い、その減算結果を加算器４１に供給してＰＬＬ回路内の位相比較器からの位相エラー信号と加算した後、Ｄ型フリップフロップ３５のデータ入力端子に供給する。Ｄ型フリップフロップ３５はマスタークロックに同期してデータ入力端子に入力された信号をラッチして出力する。
【００３４】
減算器４０、加算器４１及びＤ型フリップフロップ３５からなるフィードバックループにより、周波数ずれ分が積分される。Ｄ型フリップフロップ３５の出力信号は加算器４２でＰＬＬ回路内の位相比較器からの位相エラー信号と加算された後、スイッチ４３を通して加算器４４に供給され、ここで周波数プリセット値と加算されてＤ型フリップフロップ４５のデータ入力端子に供給される。
【００３５】
Ｄ型フリップフロップ４５はマスタークロックに同期してデータ入力端子に入力された信号をラッチして得た信号を、ループフィルタの出力信号としてＰＬＬ回路内の電圧制御発振器（ＶＣＯ）に供給する。また、Ｄ型フリップフロップ４５はイネーブル端子にビットクロックが入力され、ビットクロックに同期してＤ型フリップフロップ４５の出力信号をＶＣＯへ供給する。また、Ｄ型フリップフロップ４７は、Ｄ型フリップフロップ３５の出力信号と周波数プリセット値を加算器４６で加算した信号をビットクロックに同期して出力する。なお、この図５の回路におけるビットクロックのパルス幅は、マスタクロックの１周期の期間である。
【００３６】
図６は本発明になる周波数制御装置が適用された記録媒体再生装置の他の例のブロック図を示す。図４ではディジタルのＰＬＬ回路２４を用いているが、この記録媒体再生装置では、ＰＬＬ回路２４を用いない例である。図６中、図４と同一構成部分には同一符号を付し、その説明を省略する。図６において、オートイコライザ２５から出力された信号（オートイコライザ２５の入力信号でも可）は、ゼロクロス検出器５１によりゼロクロス検出され、位相比較器５２で位相比較される。
【００３７】
位相比較器５２から出力された位相誤差信号は、ループフィルタ５３に供給される。このループフィルタ５３は周波数制御装置２３からのエラー信号により特性が制御される。ループフィルタ５３の出力信号は電圧制御発振器（ＶＣＯ）５４に制御電圧として印加され、その出力信号はシステムクロックとして出力される。システムクロックはビットクロックの自然数倍の周波数である。
【００３８】
次に、本実施の形態のシミュレーション結果について説明する。図７は本発明の周波数制御装置によるＰＬＬ回路のロックインの様子を示す。同図において縦軸は（マスタクロック周波数）／（ビットクロック周波数）で表される比であり、横軸は時間である。ＰＬＬ回路２４は周波数制御装置２３からのエラー信号（周波数制御信号）が入力される毎に６１、６２、６３で示すようにロックする周波数が切り替えられ、最終的に迅速に所定の周波数にロックできることがわかる。従来は上記の周波数切替が行われないか、又は誤動作により飛ばしてしまうため迅速なロックインができない。
【００３９】
図８は本発明の周波数制御装置を有する再生装置の復号信号のアイパターンの一例を示す。同図において、縦軸は量子化レベル、横軸は時間を示す。この例では、直流レベル、ゲイン及び周波数ともに正規の値に対して−２０％ずらした最悪な状態で動作を開始した場合でも、周波数制御装置２３による周波数引き込み動作がＤＣ制御・利得制御回路２２内のＡＴＣ及びＡＧＣがロックする前から始まっており、ＤＣ制御・利得制御回路２２のＡＴＣ及びＡＧＣがロックする前に、周波数を含めてＰＬＬ回路２４がロックすることが図８からわかり、またＰＬＬ回路２４のロック後に復号信号が得られることがわかる。
【００４０】
このように、この実施の形態によれば、図９（Ａ）に示すように、波形が上下対称の再生信号Ｓ１に対して３つの閾値Ｔｈ１、Ｔｈ２及びＴｈ３が理想的であれば、閾値Ｔｈ１のクロス検出結果に基づき、ビットクロックＣＬＫに同期して復号データａ１０が正常に得られることは勿論のこと、ＡＴＣが収束過程にあるときなどで、図９（Ｂ）に示すように、波形が上下対称の再生信号Ｓ２に対して、３つの閾値Ｔｈ１、Ｔｈ２及びＴｈ３が理想的な位置からずれていても、閾値Ｔｈ３のクロス検出結果に基づき、ビットクロックＣＬＫに同期して得られる復号データはｂ１０で示すように、本来の復号データａ１０と同じデータが得られる。
【００４１】
また、図９（Ｃ）に示すように、再生信号Ｓ３が上下非対称であっても、３つの閾値Ｔｈ１、Ｔｈ２及びＴｈ３が理想的であれば、閾値Ｔｈ１のクロス検出結果に基づき、ビットクロックＣＬＫに同期して復号データｃ１０が正常に得られることは勿論のこと、図９（Ｄ）に示すように上下非対称な再生信号Ｓ４の最大振幅の中心を閾値Ｔｈ１にＡＴＣが合わせた場合でも、閾値Ｔｈ３のクロス検出結果に基づき、ビットクロックＣＬＫに同期して得られる復号データはｄ１０で示すように、本来の復号データｃ１０と同一のデータが得られる。
【００４２】
なお、本発明は上記の実施の形態に限定されるものではなく、例えば図１の実施の形態ではダウンカウンタ１４を用いたが、これに代えてビットクロックを加算計数するアップカウンタを用い、クロスカウント値が設定値になったとき、本来あるべき値からどれだけずれているかを比較回路で検出することでエラー信号を出力するようにしてもよい。
【００４３】
また、以上の実施の形態では、クロスカウント値が設定値に達する毎にエラー信号を発生するようにしているが、エラー信号が複数回連続して出力された時点で最終的なエラー信号を出力するようにしてもよい。更に、本発明は光スポットを揺動させるウォブリング等を使った公知のエラー検出方法とも併用が可能である。また、一定時間内にクロス検出結果が得られなければ、無信号として検出することにも利用できる。また更に、外部に無信号検出部を備え、誤ったエラー出力を出さないようにしてもよい。
【００４４】
【発明の効果】
以上説明したように、本発明によれば、クロスカウント値が設定値になったときの計数手段のビットクロックカウント値が、本来あるべき値からどれだけずれているかを検出してエラー信号を生成することにより、再生信号の信号レートに対応してエラー信号を生成するようにしたため、高速再生速度に対応して無駄なく迅速に位相同期ループ回路に対して周波数引き込みさせることができる。
【００４５】
また、本発明によれば、再生信号に対するＡＴＣ制御に依存しない周波数制御ができるため、ＡＴＣ制御の収束を待たずに、従来よりも短時間で位相同期ループ回路に対して周波数引き込みさせることができる。
【００４６】
また、本発明によれば、すべてディジタル回路で構成できるので、集積回路化が容易であり、その場合は信頼性をアナログ回路に比べて向上できる。
【図面の簡単な説明】
【図１】本発明の一実施の形態の回路系統図である。
【図２】図１中の３つの閾値と再生信号との関係を説明する図である。
【図３】本発明の他の実施の形態の回路系統図である。
【図４】本発明装置が適用される再生装置の一例のブロック図である。
【図５】本発明装置からのエラー信号が入力されるＰＬＬ回路の要部の一例の回路図である。
【図６】本発明装置が適用される再生装置の他の例のブロック図である。
【図７】本発明の作用効果を説明する図である。
【図８】本発明装置を用いた再生装置の復号信号のアイパターンの一例を示す図である。
【図９】本発明装置による閾値と再生信号と復号データとの関係の各例を説明する図である。
【図１０】従来の一例のブロック図である。
【図１１】再生装置の一例の周波数特性図である。
【図１２】従来装置による閾値と再生信号と復号データとの関係の各例を説明する図である。
【符号の説明】
１１1〜１１n  クロス検出器
１２1〜１２n  比較器（リセット手段）
１３  ＯＲ回路（リセット手段）
１４  ダウンカウンタ（計数手段）
１５  エラー判定回路
１６1〜１６n  反転間隔検出器
１７  ＳＷ信号生成器（選択手段）
１８  スイッチ回路（選択手段）
２０  比較回路
２３  周波数制御装置
２４  位相同期ループ回路（ＰＬＬ回路）
Ｔｈ１、Ｔｈ２、Ｔｈ３  閾値
【図１】
0004114251.tif 000002
【図２】
0004114251.tif 000003
【図３】
0004114251.tif 000004
【図４】
0004114251.tif 000005
【図５】
0004114251.tif 000006
【図６】
0004114251.tif 000007
【図７】
0004114251.tif 000008
【図８】
0004114251.tif 000009
【図９】
0004114251.tif 000010
【図１０】
0004114251.tif 000011
【図１１】
0004114251.tif 000012
【図１２】
0004114251.tif 000013