(57)【特許請求の範囲】
【請求項１】
差動増幅回路を含む増幅装置において、前記差動増幅回路を構成するエミッタ結合された２つのトランジスタと、前記２つのトランジスタのエミッタに接続された定電流回路と、を有し、
前記定電流回路は、カレントミラー回路と、前記カレントミラー回路に流れる電流を決定する主電流回路と、前記カレントミラー回路を構成するトランジスタのベースに対して抵抗を介して接続されるとともに、前記主電流回路にそのコレクタが接続された、前記差動増幅回路を構成するトランジスタと同種類のトランジスタと、を有し、電流増幅率ｈｆｅに対応して、出力電流が変化することを特徴とする増幅装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は増幅装置に関し、特に、差動増幅回路を含む増幅装置に関する。
【０００２】
【従来の技術】
例えば、オペアンプ等の増幅装置は、電子装置を構成する基本単位となることから、その重要度は極めて高い。
【０００３】
近年では、回路技術の進歩によって、高性能の増幅装置が数多く市場に流通するようになっている。
図５は、従来における増幅装置（以下オペアンプと適宜呼ぶ）を用いた応用回路の回路図である。
【０００４】
この図の詳細を説明する前に、図６を参照して、この回路の概略について説明する。図６に示すように、図５に示す回路は、加算回路を構成している。この図において、Ｒ１〜Ｒ４は入力抵抗であり、入力電圧Ｖｉｎ１〜Ｖｉｎ４がそれぞれ印加される。抵抗Ｒ５は、分圧用の抵抗であり、入力電圧Ｖｉｎ１〜Ｖｉｎ４をそれぞれ抵抗Ｒ１〜Ｒ４との間で分圧する。ここで、Ｒ１＝Ｒ２＝Ｒ３＝Ｒ４＝１／２×Ｒ５であるとする。その場合、抵抗Ｒ５に印加される電圧は、入力電圧の２／３倍となる。
【０００５】
抵抗Ｒ６，Ｒ７は、帰還抵抗であり、Ｒ６＝１／８×Ｒ７となるように設定されている。その結果、このオペアンプＯＰのゲインは、（１＋Ｒ７／Ｒ６）＝９となる。
【０００６】
従って、入力電圧Ｖｉｎ１〜Ｖｉｎ４と出力電圧Ｖｏｕｔとの間には、以下の関係が成立する。
【０００７】
【数１】
Ｖｏｕｔ＝６（Ｖｉｎ１＋Ｖｉｎ２＋Ｖｉｎ３＋Ｖｉｎ４）  ・・・（１）
次に、図５に戻って、従来のオペアンプの構成例について説明する。なお、この図において、図６の場合と対応する部分には、同一の符号を付してあるので、その説明は省略する。
【０００８】
この図において、トランジスタＱ１，Ｑ２は、入力段の差動増幅回路を構成している。トランジスタＱ３〜Ｑ６は、ウィルソン型に準じたカレントミラー回路を構成しており、トランジスタＱ１，Ｑ２のエミッタに流れる電流の和が常に一定になるようにする。
【０００９】
定電流源Ｊ２は、トランジスタＱ１〜Ｑ６によって構成されるカレントミラー回路に流れる電流を決定するための主電流回路である。
トランジスタＱ７，Ｑ８は、定電流回路を構成している。トランジスタＱ９，Ｑ１０、トランジスタＱ１５〜Ｑ１７、および、定電流源Ｊ１は、前述の場合と同様に、ウィルソン型に準じたカレントミラー回路を構成している。
【００１０】
トランジスタＱ１１，Ｑ１２は、カレントミラー回路を構成している。
トランジスタＱ１３は、定電流回路であり、また、トランジスタＱ１４は、トランジスタＱ１３を負荷とするエミッタ接地回路である。これら２つのトランジスタは、この回路のゲイン段を構成している。
【００１１】
トランジスタＱ１８は定電流回路である。トランジスタＱ１９は、トランジスタＱ１８を負荷とするエミッタフォロア回路であり、この回路の出力段を構成している。
【００１２】
次に、以上の従来例の動作について説明する。
トランジスタＱ１，Ｑ２のベースに対して、電圧Ｖ＋およびＶ−がそれぞれ印加されると（変化電圧ΔＶｉｎが入力されると）、これらのトランジスタのエミッタには定電流源であるカレントミラー回路が接続されていることから、トランジスタＱ１，Ｑ２のコレクタには、対応する変化電流Δｉおよび−Δｉがそれぞれ流れることになる。
【００１３】
このとき、変化電圧ΔＶｉｎと変化電流Δｉの関係を式に表すと、以下のように示すことができる。ここで、ｒｂはトランジスタＱ１，Ｑ２のベース抵抗、ｈｆｅは電流増幅率、Ｖｔは熱電圧、ＩＣはトランジスタＱ３のコレクタ電流をそれぞれ示している。
【００１４】
【数２】
Δｉ＝ΔＶｉｎ／（４×（ｒｂ／ｈｆｅ＋２×Ｖｔ／ＩＣ））  ・・・（２）トランジスタＱ７，Ｑ８は、定電流回路であるので、それぞれのコレクタ電流からは、Δｉおよび−Δｉが差し引かれることになる。その結果、トランジスタＱ９，Ｑ１０のエミッタには、変化電流−ΔｉおよびΔｉが流れることになる。このとき、トランジスタＱ９，Ｑ１０にはベース電流が流れるので、コレクタ電流はその分だけ減少することになるが、その電流値は僅少であるので無視する。その結果、トランジスタＱ９，Ｑ１０のコレクタにも同様に、変化電流−ΔｉおよびΔｉがそれぞれ流れることになる。
【００１５】
トランジスタＱ１１，Ｑ１２は、カレントミラー回路を構成しているので、トランジスタＱ９，Ｑ１０のコレクタから出力される電流の差が、トランジスタＱ１４に対して出力される。その結果、トランジスタＱ１４のベースに対しては、変化電流−２Δｉが流入することになる。
【００１６】
トランジスタＱ１４のベースに変化電流−２Δｉが流入すると、そのコレクタには、ｈｆｅ倍された変化電流−２×ｈｆｅ×Δｉが流れることになる。
このとき、トランジスタＱ１４のコレクタに発生する変化電圧ΔＶｏは、トランジスタＱ１４の出力抵抗をｒとすると、以下の式によって表すことができる。
【００１７】
【数３】
ΔＶｏ＝ｒ×２×ｈｆｅ×Δｉ  ・・・（３）
ここで、ｒはトランジスタＱ１４のコレクタ抵抗ｒo14と、トランジスタＱ１３のコレクタ抵抗ｒo13の並列抵抗であり、これをｒo（＝ｒo14×ｒo13／（ｒo14＋ｒo13））とすると、式（３）は以下のように表すことができる。
【００１８】
【数４】
ΔＶｏ＝ｒｏ×２×ｈｆｅ×Δｉ  ・・・（４）
トランジスタＱ１９は、エミッタフォロア回路であり、そのゲインは“１”であるので、出力変化電圧ΔＶｏｕｔは、以下の式で表すことができる。
【００１９】
【数５】
ΔＶｏｕｔ＝ｒｏ×２×ｈｆｅ×Δｉ  ・・・（５）
従って、図５に示す回路のオペアンプ部分（抵抗Ｒ１〜Ｒ７を除く部分）は、図７に示すようなブロック図によって表すことができる。
【００２０】
即ち、トランジスタＱ１，Ｑ２のベースに対して入力電圧Ｖ＋とＶ−が印加されると、その差分であるΔＶｉｎが算出され、トランジスタＱ１，Ｑ２のコレクタ側には、その差分電圧ΔＶｉｎに対してブロックＣＭ１の値を乗算した差分電流Δｉが発生する。
【００２１】
トランジスタＱ１，Ｑ２に発生した差分電流Δｉは、トランジスタＱ７〜Ｑ１２によって２倍にされ、トランジスタＱ１４のベースに流入する。
トランジスタＱ１４では、ブロックＣＭ２に示すように、入力された変化電流２Δｉがｈｆｅ倍され、更に、トランジスタＱ１９のコレクタ抵抗ｒｏ倍されて出力される。また、トランジスタＱ１４のコレクタには位相補償用のコンデンサＣ１およびＲ１０が付加されているので、出力がＳＣ／（１＋ＳＣＲ）倍されて入力に帰還される。ここで、ＣはコンデンサＣ１の容量値であり、Ｒは抵抗Ｒ１０の抵抗値であり、また、Ｓ＝ｊω（ｊは虚数、ω＝２πｆ）である。
【００２２】
トランジスタＱ１４のコレクタに生じた変化電圧は、トランジスタＱ１９のベースに印加される。トランジスタＱ１９はエミッタフォロア回路であり、そのゲインは“１”であるので、トランジスタＱ１４のコレクタに発生した変化電圧が“１”倍されて出力変化電圧ΔＶｏｕｔとして出力される。
【００２３】
図８は、図５に示す従来回路（帰還回路を含む回路）に対応するブロック図である。このブロック図では、図７に示すオペアンプに対応する部分は、ブロックＣＭ３にまとめられており、抵抗Ｒ６，Ｒ７に対応するブロックＣＭ４が付加されている。また、入力部分には、入力電圧Ｖｉｎ１〜Ｖｉｎ４を加算する加算回路と、入力電圧を“２／３”倍するブロックとが付加されている。
【００２４】
【発明が解決しようとする課題】
ところで、以上のような回路を半導体基板上に形成する場合、同一の半導体基板上に形成される素子同士の相対精度は、比較的高く保つことが可能であるが、異なる基板上に形成される素子同士の相対精度（即ち、素子の絶対精度）は、充分高くすることができない。
【００２５】
従って、以上のようなオペアンプを構成する素子のばらつきにより、個々のオペアンプの特性にばらつきを生ずる場合がある。
例えば、トランジスタの電流増幅率ｈｆｅは、オペアンプの特性を決定する重要なパラメータであるが、この電流増幅率ｈｆｅにばらつきがある場合には、その周波数特性もオペアンプ毎に異なることになる。
【００２６】
図９は、図５に示すオペアンプの開放利得を示すグラフである。この図において、曲線（ａ），（ｂ），（ｃ）は、それぞれ、ｈｆｅが大、中、小の場合に対応しており、大は中の２倍、小は中の１／２のｈｆｅを有する場合を示している。この図に示すように、ｈｆｅの値に応じて利得が変化する。
【００２７】
図１０は、図５に示す回路全体の周波数特性を示している。この図においても曲線（ａ），（ｂ），（ｃ）は、それぞれ、ｈｆｅが大、中、小の場合に対応している。図５に示す加算回路は、ｈｆｅの値に応じてその周波数特性が変化する。即ち、ｈｆｅが大きい程、広帯域となる。
【００２８】
このようなｈｆｅによる周波数特性の変化の主要な原因となるのは、図７に示すブロックＣＭ１に示されているトランジスタＱ１，Ｑ２のｈｆｅの変化である。これらのトランジスタＱ１，Ｑ２のｈｆｅの変化と、ブロックＣＭ１のゲインの変化は、図１１の曲線（ａ）のようになる。この図に示すように、ｈｆｅの値に応じてブロックＣＭ１２のゲインが増加していることが分かる。また、ｈｆｅが５０の場合と１９０付近では、約１．５ｄＢ程度の差があることが分かる。
【００２９】
このように、トランジスタのｈｆｅによってオペアンプの特性にばらつきがあるので、設計時には、最悪の場合を想定して位相補償用のＲ１０，Ｃ１等を設定する必要がある。その結果、必要以上に大きな位相補償用の素子が付加され、回路の特性が無用に抑制される場合があるという問題点があった。
【００３０】
本発明はこのような点に鑑みてなされたものであり、ｈｆｅがばらつきを有する場合においても、全体の特性に与える影響が少ない増幅装置を提供することを目的とする。
【００３１】
【課題を解決するための手段】
本発明では上記課題を解決するために、差動増幅回路を含む増幅装置において、前記差動増幅回路を構成するエミッタ結合された２つのトランジスタと、前記２つのトランジスタのエミッタ側に接続された定電流回路と、を有し、前記定電流回路は、カレントミラー回路と、前記カレントミラー回路に流れる電流を決定する主電流回路と、前記カレントミラー回路を構成するトランジスタのベースに対して抵抗を介して接続されるとともに、前記主電流回路にそのコレクタが接続された、前記差動増幅回路を構成するトランジスタと同種類のトランジスタとを有し、電流増幅率ｈｆｅに対応して、出力電流が変化することを特徴とする増幅装置が提供される。
【００３２】
ここで、増幅装置に含まれている差動増幅回路を構成するエミッタ結合された２つのトランジスタのエミッタ側に接続された定電流回路は、電流増幅率ｈｆｅに対応して、出力電流が変化する。
【００３３】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。図１は、本発明の実施の形態の構成例を示す回路図である。この図において、図５の場合と対応する部分には同一の符号を付してあるので、その説明は適宜省略する。
【００３４】
この実施の形態においては、図５の場合と比較して、トランジスタＱ２０および抵抗Ｒ２０が付加されている。その他の構成は、図５の場合と同様である。
抵抗Ｒ２０は、トランジスタＱ３〜Ｑ５のベースにその一端が接続されており、他端がトランジスタＱ２０のベースに接続されている。
【００３５】
また、トランジスタＱ２０は、そのベースが抵抗Ｒ２０に接続され、コレクタがトランジスタＱ４のコレクタに接続され、また、エミッタが接地されている。
次に、以上の実施の形態の動作について説明する。
【００３６】
いま、トランジスタＱ２０のコレクタ電流をＩＣ２０とすると、トランジスタＱ２０のベース電流は、ＩＣ２０／ｈｆｅによって表される。従って、トランジスタＱ２０のベース電位は、トランジスタＱ４のベース電位からＩＣ２０×Ｒ２０／ｈｆｅを引いた値となる。
【００３７】
トランジスタＱ２０のベース電位がｈｆｅに依存することから、トランジスタＱ２０のコレクタ電流はｈｆｅに比例して増減することになる。即ち、ｈｆｅが大きい場合には電位が高くなり、小さい場合には低くなる。
【００３８】
その結果、トランジスタＱ２０のコレクタ電流は、ｈｆｅに比例して増減することになる。
ここで、定電流源Ｊ２から出力される電流は、トランジスタＱ４のコレクタ、トランジスタＱ６のベース、および、トランジスタＱ２０のコレクタに分配されているが、トランジスタＱ６のベース電流は僅少であるので、これを無視すると、定電流源Ｊ２から出力された電流は、トランジスタＱ４とトランジスタＱ２０とに分配されることになる。
【００３９】
従って、トランジスタＱ２０のコレクタ電流が増加すると、トランジスタＱ４のコレクタ電流が減少する。トランジスタＱ４とトランジスタＱ３はカレントミラー回路を構成しているので、トランジスタＱ４のコレクタ電流が減少すると、トランジスタＱ３のコレクタ電流も減少することになる。
【００４０】
一方、トランジスタＱ２０のコレクタ電流が減少すると、トランジスタＱ４のコレクタ電流が増加することになり、結果として、トランジスタＱ３のコレクタ電流が増加する。
【００４１】
まとめると、トランジスタＱ２０のｈｆｅの値と、トランジスタＱ３のコレクタ電流とは、反比例の関係を有することになる。従って、トランジスタＱ２０のｈｆｅが大きい場合には、トランジスタＱ３のコレクタ電流が減少し、また、トランジスタＱ２０のｈｆｅが小さい場合には、トランジスタＱ３のコレクタ電流が増加する。この関係を式によって表すと、以下の式（６）を得る。ここで、ｎは、Ｑ４とＱ２０の掛数の比を示しており、また、Ｉ２は、定電流源Ｊ２から出力される電流値である。
【００４２】
【数６】
Ｒ２０×（Ｉ２−ＩＣ）／（Ｖｔ×ｈｆｅ）
＝ｌｎ（ｎ×ＩＣ／（Ｉ２−ＩＣ））  ・・・（６）
また、図２は、ｈｆｅとＩＣの関係を示す図である。この図から、両者の間には反比例の関係が存在することが分かる。
【００４３】
このように、トランジスタＱ３のコレクタ電流ＩＣとｈｆｅとの間に反比例の関係が存在するようになれば、比例定数を適当に設定することにより、図７に示すブロックＣＭ１の分母を一定に保つことが可能となる。
【００４４】
なお、図７に示すブロックに出現するｈｆｅは、トランジスタＱ１，Ｑ２のものであるが、前述のように、半導体基板上に形成される素子の相対精度は高いことから、トランジスタＱ２０とトランジスタＱ１，Ｑ２のｈｆｅはほぼ等しいと考えることができる（または、所定の比に設定することが可能となる）。
【００４５】
図１１に示す曲線（ｂ）は、以上の実施の形態を用いた場合における、図７に示すブロックＣＭ１のｈｆｅと利得の関係を示している。この図に示すように、ｈｆｅが変化した場合（ｈｆｅにばらつきがある場合）でも、利得のばらつきは最大で、０．５ｄＢ程度に抑制されている。なお、この例では、Ｒ２０＝１０ｋΩに設定されている。
【００４６】
また、図３は、オペアンプの開放利得の周波数特性を示す図である。この図に示すように、電流増幅率ｈｆｅが変化した場合でも、従来回路の特性を示す図９の場合と比較して、そのばらつきが小さくなっている。
【００４７】
更に、図４は、図１に示す回路全体の周波数特性を示す図である。この図に示すように、電流増幅率ｈｆｅが変化した場合でも、従来回路の特性を示す図１０の場合と比較して、そのばらつきが小さくなっている。
【００４８】
以上に示したように、本実施の形態によれば、オペアンプの初段を構成する差動増幅回路の定電流源の出力電流をｈｆｅの値に応じて変化するようにしたので、ｈｆｅのばらつきに起因して回路の周波数特性が変化することを抑制することが可能となる。
【００４９】
また、ｈｆｅは、素子の温度によっても変化するが、以上に示す実施の形態によれば、素子の温度変化に起因して回路の特性が変化することを防止することが可能となる。
【００５０】
なお、以上の実施の形態においては、オペアンプの初段の定電流回路を例に挙げて説明を行ったが、本発明は、初段のみならず、他の段を構成する差動増幅回路に対して実施することも可能である。
【００５１】
また、以上の実施の形態では、定電流回路を構成するトランジスタＱ４に対してトランジスタＱ２０と抵抗Ｒ２０を付加するようにしたが、本発明はこのような場合のみに限定されるものではない。要は、ｈｆｅの値に応じて差動増幅回路を構成する定電流源に流れる電流が変化するようにすればよい。
【００５２】
【発明の効果】
以上説明したように本発明では、差動増幅回路を含む増幅装置において、差動増幅回路を構成するエミッタ結合された２つのトランジスタのエミッタ側に接続された定電流回路に流れる電流を、電流増幅率ｈｆｅに応じて変化するようにしたので、ｈｆｅのばらつきに起因して増幅装置の周波数特性が変化することを防止することが可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態の構成例を示す回路図である。
【図２】図１に示す実施の形態のトランジスタＱ２０のｈｆｅと、トランジスタＱ３のコレクタ電流との関係を示す図である。
【図３】図１に示す実施の形態を構成するオペアンプの開放利得の周波数特性を示す図である。
【図４】図１に示す実施の形態の周波数特性を示す図である。
【図５】従来の増幅装置を用いた応用回路の構成例を示す回路図である。
【図６】図５に示す回路と等価な回路を示す図である。
【図７】図５に示す回路の帰還回路を除いた部分に対応するブロック図である。
【図８】図５に示す回路に対応するブロック図である。
【図９】図５に示す回路の帰還回路を除いた部分の周波数特性である。
【図１０】図５に示す回路の周波数特性である。
【図１１】図１および図５に示す回路の初段にある差動増幅回路のｈｆｅと利得の関係を示す図である。
【符号の説明】
Ｒ１〜Ｒ１６……抵抗，Ｑ１〜Ｑ１９……トランジスタ，Ｊ１，Ｊ２……定電流源，Ｖｒｅｆ……基準電圧
【図１】
0004114255.tif 000002
【図２】
0004114255.tif 000003
【図３】
0004114255.tif 000004
【図４】
0004114255.tif 000005
【図５】
0004114255.tif 000006
【図６】
0004114255.tif 000007
【図７】
0004114255.tif 000008
【図８】
0004114255.tif 000009
【図９】
0004114255.tif 000010
【図１０】
0004114255.tif 000011
【図１１】
0004114255.tif 000012