(57)【特許請求の範囲】
【請求項１】
薄膜トランジスタを用いて低信号振幅の入力電圧信号を高信号振幅の出力電圧信号に変換する信号レベル変換回路において、
第１及び第２の入力トランジスタ（５，６）を有し、
前記第１の入力トランジスタ（５）のドレインは、第１の負荷トランジスタ（７）を介して電源に接続されると共に、前記第２の入力トランジスタ（６）のドレインは、第２の負荷トランジスタ（８）を介して前記電源に接続され、
前記第１の負荷トランジスタ（７）のゲートは前記第２の負荷トランジスタ（８）のゲートに接続されると共に、前記第１の負荷トランジスタ（７）のゲートは前記第１の入力トランジスタ（５）のドレインに接続され、更に前記入力電圧信号がｐチャンネル型の第３の入力トランジスタ（１３）のゲート端子に供給されると共に、前記第２の入力トランジスタ（６）のソース端子にも供給され、前記第３の入力トランジスタ（１３）のソース端子は前記第1の入力トランジスタ（５）のゲート端子に接続され、ｐチャンネル型の第４の入力トランジスタ（１４）のソース端子は前記第２の入力トランジスタ（６）のゲート端子に接続され、
第１の入力トランジスタ（５）のソースを接地して、前記第１の入力トランジスタのゲートに前記入力電圧信号に所定のバイアス電圧を加えた信号を印加し、第２の入力トランジスタ（６）のゲートに前記入力電圧信号のハイレベル電圧に等しい電圧に所定のバイアス電圧を加えた電圧を印加して、ソースに前記入力電圧信号を印加し、前記第２の入力トランジスタのドレイン側から出力電圧信号を出力するように構成し、
前記第１の負荷トランジスタ（７）及び前記第２の負荷トランジスタ（８）はｐチャンネル型のＭＯＳ−ＦＥＴを用いた信号レベル変換回路。
【請求項２】
入力電圧信号のハイレベル電圧を入力する端子を有する請求項１記載の信号レベル変換回路。
【請求項３】
入力電圧信号のハイレベル電圧を発生するバイアス電圧発生手段を内蔵した請求項１記載の信号レベル変換回路。
【請求項４】
バイアス電圧は第１の入力トランジスタのしきい値と同等の電圧に設定した請求項１記載の信号レベル変換回路。
【請求項５】
信号レベル変換出力を、液晶表示画素と薄膜トランジスタにより形成された画素駆動用トランジスタと前記画素駆動用トランジスタのソース線を駆動するソース線駆動回路と前記画素駆動用トランジスタのゲート線を駆動するゲート線駆動回路を有するアクティブマトリクス型液晶表示パネルに接続した請求項１記載の信号レベル変換回路。
【請求項６】
トランジスタの導電型を請求項１とは反転させて回路を構成した信号レベル変換回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は薄膜トランジスタを用いた信号レベル変換回路に関するものである。
【０００２】
【従来の技術】
図８に従来の信号レベル変換回路の一例を示す。
アクティブマトリクス型液晶表示装置などの薄膜トランジスタを用いた集積回路をコントローラで表示制御するに際しては、図８に示すようにコントローラ２と前記アクティブマトリクス型液晶表示装置（図示せず）の間に、インターフェイス回路として信号レベル変換回路１が設けられる。
【０００３】
信号レベル変換回路１は、２個のＮチャンネル薄膜トランジスタの入力トランジスタ５，６とカレントミラー回路を構成するＰチャンネルの薄膜トランジスタの負荷トランジスタ７，８によって構成されており、入力トランジスタ５のゲートには前記コントローラ２から入力信号３が印加され、もう一方の入力トランジスタ６には同様にコントローラ２から前記入力信号３の反転信号４が印加されている。
【０００４】
トランジスタ５〜８はおよそ３ボルト程度のしきい値電圧を有し、この信号レベル変換回路１の電源電圧ＶＤＤは１５ボルト程度となっている。一方、Ｃ−ＭＯＳゲートアレイなどで構成されているコントローラ２は電源電圧が５ボルト程度であり、出力信号３とその反転信号４の振幅は同程度の５ボルト程度で、信号レベル変換回路１の電源電圧ＶＤＤに比較して低い。
【０００５】
信号レベル変換回路１は入力信号３がハイレベルの場合には入力トランジスタ５がオンし、負荷トランジスタ７にドレイン電流を流して、トランジスタ８をオンさせる。このとき他方の入力トランジスタ６には入力信号３の反転信号であるローレベルが与えられ、入力トランジスタ６をオフさせることによって、出力信号９は信号レベル変換回路１の電源電圧ＶＤＤが出力される。
【０００６】
また、入力信号３がローレベルの場合には入力トランジスタ５がオフし、負荷トランジスタ７にはドレイン電流が流れず、トランジスタ８はオフになる。このとき他方の入力トランジスタ６には入力信号３の反転信号であるハイレベルが与えられ、入力トランジスタ６をオンさせることによって出力信号９は信号レベル変換回路１のグランド電圧が出力される。
【０００７】
このようにして信号レベル変換回路１は、低信号振幅の入力信号３とその反転信号４を薄膜トランジスタ集積回路の電源電圧ほどの高振幅の出力信号９に信号振幅を変換する。
【０００８】
【発明が解決しようとする課題】
このような従来の信号レベル変換回路１では、入力信号３とその反転信号４の２本の入力信号が必要となり、信号線数の増大、コントローラ回路の複雑化をまねく問題がある。
【０００９】
また、入力トランジスタ５，６のしきい値電圧は大きく、入力信号振幅に対して同程度かやや小さい程度であり、入力トランジスタを十分にオンさせることができず、高速な入力信号に対応した信号レベル変換ができない問題がある。
【００１０】
また、回路の省電力化のため、コントローラ２の電源電圧を下げ、入力信号を低電圧化低電圧化する動きのなかでは、従来技術の信号レベル変換回路１では、入力信号が３ボルト化して小さくなった場合には入力トランジスタ５，６をオンさせることができず信号変換回路として機能しないので、低電圧化するコントローラとのインターフェイスに対応できないという問題がある。
【００１１】
本発明は反転した入力信号を必要とせず、一つ入力信号で信号レベル変換回路を実現することができ、低入力信号振幅の場合においても信号レベル変換の高速化を図ることができる信号レベル変換回路を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記の一つの入力信号で信号レベル変換回路を実現するという目的を達成するために、本発明の信号レベル変換回路は、薄膜トランジスタを用いて低信号振幅の入力電圧信号を高信号振幅の出力電圧信号に変換する信号レベル変換回路において、第１及び第２の入力トランジスタ（５，６）を有し、前記第１の入力トランジスタ（５）のドレインは、第１の負荷トランジスタ（７）を介して電源に接続されると共に、前記第２の入力トランジスタ（６）のドレインは、第２の負荷トランジスタ（８）を介して前記電源に接続され、前記第１の負荷トランジスタ（７）のゲートは前記第２の負荷トランジスタ（８）のゲートに接続されると共に、前記第１の負荷トランジスタ（７）のゲートは前記第１の入力トランジスタ（５）のドレインに接続され、更に前記入力電圧信号がｐチャンネル型の第３の入力トランジスタ（１３）のゲート端子に供給されると共に、前記第２の入力トランジスタ（６）のソース端子にも供給され、前記第３の入力トランジスタ（１３）のソース端子は前記第1の入力トランジスタ（５）のゲート端子に接続され、ｐチャンネル型の第４の入力トランジスタ（１４）のソース端子は前記第２の入力トランジスタ（６）のゲート端子に接続され、第１の入力トランジスタ（５）のソースを接地して、前記第１の入力トランジスタのゲートに前記入力電圧信号に所定のバイアス電圧を加えた信号を印加し、第２の入力トランジスタ（６）のゲートに前記入力電圧信号のハイレベル電圧に等しい電圧に所定のバイアス電圧を加えた電圧を印加して、ソースに前記入力電圧信号を印加し、前記第２の入力トランジスタのドレイン側から出力電圧信号を出力するように構成し、前記第１の負荷トランジスタ（７）及び前記第２の負荷トランジスタ（８）はｐチャンネル型のＭＯＳ−ＦＥＴを用いたことを特徴としている。
【００１４】
この構成によって、低信号振幅の入力信号に対しても入力トランジスタのオン電流を十分に大きくすることができ、高速動作を実現した信号レベル変換回路を実現できる。
【００１５】
【発明の実施の形態】
請求項１に記載の発明は、薄膜トランジスタを用いて低信号振幅の入力信号を高信号振幅の出力信号に変換する信号レベル変換回路において、一対の入力トランジスタを有し、一方の入力トランジスタのソースを接地してゲートに前記入力信号を印加し、他方の入力トランジスタのゲートに前記入力信号のハイレベル電圧に等しい電圧を印加してソースに前記入力信号を印加し、前記入力トランジスタのドレイン側から出力信号を出力するように構成したことを特徴とする。
【００１６】
この構成によれば、一方の入力トランジスタをオンさせたときに他方のトランジスタをオフさせ、また、一方の入力トランジスタをオフさせたときに他方のトランジスタをオンさせるように、一つの入力信号を用いて入力トランジスタを交互に動作させる作用を有する。
【００１７】
請求項２に記載の発明は、薄膜トランジスタを用いて低信号振幅の入力信号を高信号振幅の出力信号に変換する信号レベル変換回路において、一対の入力トランジスタを有し、一方の入力トランジスタのソースを接地して、ゲートに前記入力信号に所定のバイアス電圧を加えた信号を印加し、他方の入力トランジスタのゲートに前記入力信号のハイレベル電圧に等しい電圧に所定のバイアス電圧を加えた電圧を印加して、ソースに前記入力信号を印加し、前記入力トランジスタのドレイン側から出力信号を出力するように構成したことを特徴とする。
【００１８】
この構成によれば、入力信号にバイアス電圧を加算して信号レベル変換回路の一方の入力トランジスタのゲートに印加することにより、入力トランジスタのオン時のゲート−ソース間電圧を大きくして、入力トランジスタのオン電流を十分に大きくすることができる。
【００１９】
また、他方の入力トランジスタのゲートに前記入力信号のハイレベル電圧に等しい電圧に所定のバイアス電圧を加えた電圧を印加して、ソースに前記入力信号を印加することによって、入力トランジスタのオン時のゲート−ソース間電圧を大きくして、入力トランジスタのオン電流を十分に大きくすることができ、入力トランジスタのゲート−ソース間に印加される電圧を大きくすることができ、低入力信号振幅の場合においても、回路の高速化が可能になる。
【００２０】
請求項３に記載の発明は、請求項１，請求項２において、入力信号のハイレベル電圧を入力する端子を有することを特徴とする。
この構成によれば、本発明の信号レベル変換回路の動作を最適化して、入力信号の振幅が変動しても安定した動作を得ることができる。
【００２１】
請求項４に記載の発明は、請求項１，請求項２において、入力信号のハイレベル電圧を発生するバイアス電圧発生手段を内蔵したことを特徴とする。
この構成によれば、信号レベル変換回路に入力ハイレベル電圧を印加する必要がなく入力信号の本数が削減でき、インターフェイスが簡単になる。
【００２２】
請求項５に記載の発明は、請求項２において、バイアス電圧は入力トランジスタのしきい値と同等の電圧に設定したことを特徴とする。
この構成によれば、入力トランジスタのゲート−ソース間に印加する信号を入力トランジスタのしきい値電圧でバイアスし、オン−オフ電流の比を最大にするように最適化できる。
【００２３】
請求項６に記載の発明は、請求項１または請求項２において、信号レベル変換出力を、液晶表示画素と薄膜トランジスタにより形成された画素駆動用トランジスタと前記画素駆動用トランジスタのソース線を駆動するソース線駆動回路と前記画素駆動用トランジスタのゲート線を駆動するゲート線駆動回路を有するアクティブマトリクス型液晶表示パネルに接続したことを特徴としている。
【００２４】
この構成によれば、薄膜トランジスタを用いた液晶表示素子と前記信号レベル変換回路を同一の製造プロセスで作ることができ、かつ、特別なインターフェイス素子を用いず、少ない信号線数で、一般的な低電源電圧のＣ−ＭＯＳ回路との直接インターフェイスを可能にできる。
【００２５】
以下、本発明の各実施の形態を図１〜図７に基づいて説明する。
（実施の形態１）
図１〜図３は本発明の（実施の形態１）を示す。
【００２６】
なお、従来例を示す図８と同じ部分には同じ符号を付けて説明する。
図１に示すように、本発明の信号レベル変換回路１０とコントローラ２とは、コントローラ２から出力される入力信号３と入力信号３のハイレベルＶＩＨに固定されたハイレベル信号１１で接続される。
【００２７】
信号レベル変換回路１０は、図８の従来例で示したカレントミラー型の信号レベル変換回路１のようにnチャンネルの入力トランジスタ５，６とpチャンネルの負荷トランジスタ７，８を同じように有してはいるが、次の点で信号レベル変換回路１とは異なっている。
【００２８】
信号レベル変換回路１０の入力トランジスタ６のソースに入力信号３が印加され、入力トランジスタ６のゲートにはコントローラ２からのハイレベル信号１１が印加される。
【００２９】
トランジスタ５〜８はおよそ３ボルト程度のしきい値電圧を有し、信号レベル変換回路１０の電源電圧ＶＤＤは１５ボルト程度となっている。コントローラ２の電源電圧は５ボルト程度であり、かつ、その出力信号３の振幅は同程度の５ボルト程度で、信号レベル変換回路１０の電源電圧ＶＤＤに比較して低い。
【００３０】
具体的には、信号レベル変換回路１０は入力信号３がハイレベルの場合には入力トランジスタ５がオンし、負荷トランジスタ７にドレイン電流を流してトランジスタ８をオンさせる。このとき他方の入力トランジスタ６のゲートにはハイレベル電圧１１が与えられ、ソースに入力信号３のハイレベルが与えられているため、入力トランジスタ６のゲート−ソース間には電圧が印加されず、入力トランジスタ６はオフとなり、出力信号９としては信号レベル変換回路１０の電源電圧が出力される。
【００３１】
また、入力信号３がローレベルの場合には入力トランジスタ５はオフし、負荷トランジスタ７にはドレイン電流が流れず、トランジスタ８はオフになる。このとき他方の入力トランジスタ６にはゲートに入力信号のハイレベル信号１１が与えられ、ソースに入力信号３のローレベルが与えられているため、入力トランジスタ６のゲート−ソース間には電圧が印加され、入力トランジスタ６をオンさせることによって、出力信号９としては信号レベル変換回路１０のグランド電圧が出力される。
【００３２】
このようにして信号レベル変換回路１０は低信号振幅の入力信号３を高振幅の出力信号９に信号振幅を変換する。
図２はこの（実施の形態１）における入力トランジスタ５，６のしきい値特性と動作点を示した図で、横軸をゲート電圧とし、縦軸をドレイン電流のルートとしたもので入力トランジスタのしきい値特性を示したものである。入力信号３がハイレベルのときには入力トランジスタ５のゲート−ソース間電圧には
Ｖｏｎ  ＝  ＶＩＮ
の電圧が印加されトランジスタ５をオンさせる。また、入力トランジスタ６のゲート−ソース間電圧には
Ｖｏｆｆ  ＝  ０ボルト
の電圧が印加されトランジスタ６をオフさせる。
【００３３】
一方、入力信号３がローレベルのときには入力トランジスタ５のゲート−ソース間電圧には
Ｖｏｆｆ  ＝  ０ボルト
の電圧が印加されトランジスタ５をオフさせる。
【００３４】
また、入力トランジスタ６のゲート−ソース間電圧には
Ｖｏｎ  ＝  ＶＩＮ
の電圧が印加されトランジスタ６をオンさせる。
【００３５】
図３はこの（実施の形態１）の信号レベル変換回路１０の入出力信号を電圧波形を示している。
このように、この（実施の形態１）によって、入力信号のハイレベル信号１１と一つの低信号振幅の入力信号３をコントローラ２から与えることによって、従来のような反転信号を生成しなくても高信号振幅の出力信号９に変換することができる。
【００３６】
なお、（実施の形態１）においては入力信号のハイレベル信号１１をコントローラ２から与える構成としたが、信号レベル変換回路１０の側で抵抗分圧やトランジスタ、ダイオードを用いて同レベルの電圧を発生させ、入力トランジスタ６のゲートに与えても同様に機能することはいうまでもない。
【００３７】
（実施の形態２）
図４〜図６は本発明の（実施の形態２）を示す。
なお、従来例を示す図８および（実施の形態１）を示す図１と同じ部分には同じ符号を付けて説明する。
【００３８】
図４に示すように、本発明の信号レベル変換回路１２とコントローラ２とは、コントローラ２から出力される入力信号３と入力信号３のハイレベルに固定されたハイレベル信号１１で接続される。
【００３９】
１０は本発明の（実施の形態１）で示したカレントミラー型の信号レベル変換回路で、nチャンネルの入力トランジスタ５，６とpチャンネルの負荷トランジスタ７，８からなり、入力トランジスタ５のゲートの接続、ならびに入力トランジスタ６のソースとゲート配線が（実施の形態１）とは異なっている。
【００４０】
具体的には、入力信号３はpチャンネル型のトランジスタ１３のゲートに接続され、かつnチャンネルの入力トランジスタ６のソースに接続されている。入力信号であるハイレベル信号１１は、pチャンネル型のトランジスタ１４のゲートに接続されている。トランジスタ１３，１４のドレインはグランドに接続されている。トランジスタ１３，１４のソースには電流源１５，１６が接続されてトランジスタ１３，１４を駆動しソースフォロワ回路を構成している。
【００４１】
トランジスタ１３，１４のソースは従来の信号レベル変換回路１０の入力トランジスタ５，６のゲートに接続されている。
なお、電流源１５，１６は抵抗、またはトランジスタを用いて信号レベル変換回路１２の集積回路の同一製造プロセスの中でつくることができる。
【００４２】
このように構成したため、入力信号３がソースフォロワのトランジスタ１３のゲートに与られると、トランジスタ１３のゲート−ソース間にはトランジスタのしきい値電圧が発生し、入力信号３にしきい値電圧をバイアス電圧として加算した信号がトランジスタ１３のソースに発生し、入力トランジスタ５のゲート印加される。
【００４３】
また、入力信号のハイレベル信号１１がソースフォロワのトランジスタ１４のゲートに与られると、トランジスタ１４のゲート−ソース間にはトランジスタのしきい値電圧が発生し、入力信号のハイレベル信号１１にしきい値電圧をバイアス電圧として加算した信号がトランジスタ１４のソースに発生し、入力トランジスタ６のゲート印加される。
【００４４】
入力信号３の信号電圧をローレベルの場合をグランド電圧と同じとして、０ボルトとし、ハイレベルの場合を入力振幅電圧ＶＩＮとし、ソースフォロワのトランジスタ１３のしきい値電圧をＶｔｐとすると、ソースフォロワトランジスタ１３のソースに発生する信号電圧は入力信号３がローレベルのときには、しきい値電圧Ｖｔｐに等しい電圧Ｖｏｆｆが、入力信号３がハイレベルのときには、しきい値電圧ＶｔｐにＶＩＮを加算した電圧Ｖｏｎが発生する。すなわち、入力信号をトランジスタのしきい値電圧Ｖｔｐでバイアスした信号となる。
【００４５】
信号レベル変換回路１０の入力トランジスタ５のゲートには上述した入力信号をソースフォロワのトランジスタのしきい値電圧でバイアスした信号が印加される。
【００４６】
また、入力信号のハイレベル信号１１の電圧をＶＩＮとし、ソースフォロワのトランジスタ１４のしきい値電圧をＶｔｐとすると、ソースフォロワトランジスタ１４のソースに発生する信号電圧はＶＩＮにしきい値電圧Ｖｔｐを加算した電圧が発生する。すなわち、入力信号のハイレベル電圧をトランジスタのしきい値電圧Ｖｔｐでバイアスした電圧となる。
【００４７】
信号レベル変換回路１０の入力トランジスタ６のゲートには上述した入力信号のハイレベル信号１１をソースフォロワのトランジスタのしきい値電圧でバイアスした電圧が印加される。
【００４８】
図５はこの（実施の形態２）における入力トランジスタのしきい値特性と動作点を示し、横軸をゲート電圧とし、縦軸をドレイン電流のルートとしたもので入力トランジスタのしきい値特性を示したものである。
【００４９】
入力信号３がハイレベルの場合には入力トランジスタ５のゲートには（Ｖｔｐ＋ＶＩN）の電圧が印加され、ゲート−ソース間の電圧はＶｏｎ＝（Ｖｔｐ＋ＶＩN）の電圧が印加され、ゲート−ソース間に印加された電圧Ｖｏｎが入力トランジスタ５のしきい値電圧よりも大きいと、入力トランジスタ５はオンし、負荷トランジスタ７にドレイン電流を流して、トランジスタ８をオンさせる。
【００５０】
このとき、他方の入力トランジスタ６のゲートには（Ｖｔｐ＋ＶＩＮ）の電圧が印加され、入力トランジスタ６のソースには入力信号３のハイレベル電圧であるＶＩＮが印加される。したがって、他方の入力トランジスタ６のゲートソース間の電圧はＶｏｆｆ＝Ｖｔｐの電圧が印加され、ゲート−ソース間に印加された電圧Ｖｏｆｆが入力トランジスタ５のしきい値電圧と等しく、またはそれ以下であると、入力トランジスタ６はオフする。
【００５１】
従って、出力信号９は信号レベル変換回路の電源電圧にほぼ等しい電圧が出力される。
また、同様に入力信号３がローレベルの場合には入力トランジスタ５のゲート−ソース間の電圧はＶｏｆｆ＝Ｖｔｐの電圧が印加され、入力トランジスタ５はオフし、負荷トランジスタ７にはドレイン電流が流れず、トランジスタ８はオフになる。
【００５２】
このとき、他方の入力トランジスタ６のゲートソース間の電圧はＶｏｎ＝（Ｖｔｐ＋ＶＩＮ）の電圧が印加され、入力トランジスタ６はオンする。
従って、出力信号９は信号レベル変換回路のグランド電圧にほぼ等しいが出力される。
【００５３】
このようにして、低信号振幅の入力信号３と入力信号のハイレベル信号１１を用いて、薄膜トランジスタ集積回路の電源電圧ほどの高振幅の出力信号９に信号振幅を変換することができる。
【００５４】
図６はこの（実施の形態２）の電圧波形を示し、１７，１８はソースフォロワトランジスタ１３，１４のソース端子でかつ、入力トランジスタ５，６のゲート端子の波形で、入力信号３と入力信号のハイレベル電圧３０２がソースフォロワトランジスタ１３，１４のしきい値電圧Ｖｔｐでバイアスされた信号波形となっている。
【００５５】
このように、この（実施の形態２）によっても、入力信号のハイレベル信号１１と一つの低信号振幅の入力信号３をコントローラ２から与えることによって、高信号振幅の出力信号９に変換することが可能になるとともに、入力信号にバイアス電圧を与えることによって、オン−オフ電流比を大きくすることが可能となり、より低電圧な入力振幅への対応と高速動作を可能にした信号レベル変換回路を実現することができた。
【００５６】
なお、（実施の形態２）においては入力信号のハイレベル信号１１をコントローラ２から与える構成としたが、信号レベル変換回路１２の側で抵抗分圧やトランジスタ、ダイオードを用いて同レベルの電圧を発生させ、ソースフォロワトランジスタ１４のゲートに与えても同様に機能することはいうまでもない。
【００５７】
（実施の形態３）
図７は（実施の形態１）または（実施の形態２）の信号レベル変換回路を内蔵した液晶表示装置の構成を示す。
【００５８】
６０１は薄膜トランジスタを用いた集積回路により構成した液晶表示装置で、６０２はＣ−ＭＯＳゲートアレイなどからなる液晶表示装置のコントローラＩＣで６１２によって液晶表示装置６０１と接続され、その制御信号を液晶表示装置６０１に与える。６１２は低信号振幅の制御信号である。
【００５９】
６０３は液晶表示装置の画素を駆動する薄膜トランジスタで、６０３は画素の蓄積容量、６０５は液晶容量を示す。６０６は画素トランジスタ６０３のソース端子に接続するソース電極で、６０７は画素トランジスタ６０３のゲート端子に接続するゲート電極で、６０８は蓄積容量、液晶の対向電極につながる共通電極を示している。
【００６０】
６０９はソース電極を駆動するソース駆動回路で、６１０はゲート電極を駆動するゲート駆動回路を示す。６１１は（実施の形態１）（実施の形態２）に示した信号レベル変換回路である。
【００６１】
これら、画素トランジスタ６０３とソース駆動回路６０９、ゲート駆動回路６１０、信号レベル変換回路６１１は薄膜トランジスタからなる集積回路として、同一ガラス基板上に同一製造プロセスによって形成される。
【００６２】
これら、薄膜トランジスタ集積回路はおよそ１５ボルト程度の電源電圧と信号振幅をもつ回路として動作し、信号レベル変換回路６１１はコントローラからの５ボルト程度の振幅の低信号振幅制御信号６１２を薄膜トランジスタ集積回路の内部で使用する１５ボルト程度の６１３高信号振幅制御信号に変換し、ソース駆動回路６０９、ゲート駆動回路６１０に制御信号を与えるものである。
【００６３】
この（実施の形態３）においては、薄膜トランジスタを用いたアクティブマトリクス型液晶表示装置に（実施の形態１）または（実施の形態２）の信号レベル変換回路を内蔵することで、特別な回路を必要とせず、直接制御することが可能となり、インターフェイスの簡略化を実現することができる。
【００６４】
なお、上記の各実施の形態のトランジスタの導電型を反転させて回路を構成することもできる。
【００６５】
【発明の効果】
以上のように本発明の信号レベル変換回路によれば、薄膜トランジスタを用いて低信号振幅の入力信号を高信号振幅の出力信号に変換する信号レベル変換回路において、一対の入力トランジスタを有し、一方の入力トランジスタ（５）のソースを接地して、ゲートに前記入力信号を印加し、他方の入力トランジスタ（６）のゲートに前記入力信号のハイレベル電圧に等しい電圧を印加して、ソースに前記入力信号を印加し、前記入力トランジスタのドレイン側から出力信号を出力するように構成したため、一つの低振幅の入力信号を高振幅の入力信号に変換する信号レベル変換回路を実現することができる。
【００６６】
また、一対の入力トランジスタを有し、一方の入力トランジスタのソースを接地して、ゲートに前記入力信号に所定のバイアス電圧を加えた信号を印加し、他方の入力トランジスタのゲートに前記入力信号のハイレベル電圧に等しい電圧に所定のバイアス電圧を加えた電圧を印加して、ソースに前記入力信号を印加することで、入力トランジスタのオン−オフ電流電流の比を大きくすることができ、低入力信号振幅の場合においても、回路の高速化が可能に信号レベル変換回路を実現することができる。
【００６７】
本発明の信号レベル変換回路を用いることで、薄膜トランジスタを用いた集積回路とＣＭＯＳゲートアレイなどの集積回路と少ない制御線数で、直接インターフェイスすることが可能になる。さらには、薄膜トランジスタを用いたアクティブマトリクス型液晶表示装置に本発明の信号レベル変換回路を用いることで、ＣＭＯＳゲートアレイで、少ない制御線数で、直接に制御することが可能になり、インターフェイス回路と信号線数を簡素化することを可能とするものである。
【図面の簡単な説明】
【図１】本発明の（実施の形態１）における信号レベル変換回路の構成図
【図２】同実施の形態における入力トランジスタのしきい値特性と動作点を示す図
【図３】同実施の形態の入力信号と出力信号波形を示す図
【図４】本発明の（実施の形態２）における信号レベル変換回路の構成図
【図５】同実施の形態２の入力トランジスタのしきい値特性と動作点を示す図
【図６】同実施の形態における入力信号と出力信号波形を示す図
【図７】本発明の（実施の形態３）における液晶表示装置と組み合わせた場合の構成図
【図８】従来の信号レベル変換回路の構成図
【符号の説明】
１    信号レベル変換回路
２    コントローラ
３    入力信号
５，６    入力トランジスタ
７，８    負荷トランジスタ
９    出力信号
１０    信号レベル変換回路
１１    ハイレベル信号（入力信号）
１３，１４    トランジスタ
１５，１６    電流源
【図１】
0004185198.tif 000002
【図２】
0004185198.tif 000003
【図３】
0004185198.tif 000004
【図４】
0004185198.tif 000005
【図５】
0004185198.tif 000006
【図６】
0004185198.tif 000007
【図７】
0004185198.tif 000008
【図８】
0004185198.tif 000009