(57)【特許請求の範囲】
【請求項１】
入力信号を遅延させた少なくとも一つの遅延信号を生成する信号遅延手段と、
前記入力信号及び遅延信号のうちの一つを入力信号ｘｉとして、該入力信号ｘｉに非線形関数Ｆを作用させる非線形化手段を有し、該非線形化手段の出力Ｆ（ｘｉ）を増幅率βｉで増幅することで加工信号ｓｉを生成すると共に、該加工信号ｓｉを予め設定された目標信号ｐｉと比較することで誤差信号ｅｉを生成し、該誤差信号ｅｉが最小となるように、前記誤差信号ｅｉと前記非線形化手段の出力Ｆ（ｘｉ）との積に比例した量だけ、前記増幅率βｉを増減させる複数の信号加工手段と、
該信号加工手段のそれぞれにて生成された加工信号ｓｉを加算して出力信号ｙを生成する信号生成手段と、
前記信号加工手段のそれぞれが生成する各誤差信号ｅｉに基づいて各加工信号ｓｉの誤差を評価し、最も誤差の小さい加工信号を生成する信号加工手段の目標信号として、外部から入力される訓練信号を設定すると共に、Ｎ番目（但しＮ≧２）に誤差の小さい加工信号を生成する信号加工手段の目標信号として、Ｎ−１番目に誤差の小さい加工信号を生成する信号加工手段の誤差信号を設定する目標信号設定手段と、
を備えることを特徴とする適応型デジタルフィルタ。
【請求項２】
前記目標信号設定手段は、前記誤差信号毎に該誤差信号の絶対値を積分してなる誤差累積値を求め、該誤差累積値が小さいほど前記加工信号の誤差が小さいと評価することを特徴とする請求項１に記載の適応型デジタルフィルタ。
【請求項３】
前記目標信号設定手段は、いずれかの前記誤差累積値が予め設定された許容値を越える毎に、前記目標信号を再設定することを特徴とする請求項２に記載の適応型デジタルフィルタ。
【請求項４】
前記信号加工手段は、前記入力信号及び遅延信号毎に、前記非線形化手段の非線形関数が互いに異なるものが複数個ずつ設けられていることを特徴とする請求項１乃至請求項３のいずれかに記載の適応型デジタルフィルタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、入力信号の性質が時間的に変化する場合に、その変化に合わせてフィルタの係数を変化させることが可能な適応型デジタルフィルタに関する。
【０００２】
【従来の技術】
従来より、この種の適応型デジタルフィルタの一つとして、有限インパルス応答デジタルフィルタ（ＦＩＲフィルタ）を適応型に構成したものが知られている。
【０００３】
この適応型デジタルフィルタ１００は、図８に示すように、入力信号ｘ(ｎ)にフィルタ処理を施して出力信号ｙ(ｎ)を生成するフィルタ部１１０と、期待する出力を表す訓練信号ｄ(ｎ)とフィルタ部１１０にて生成された出力信号ｙ(ｎ)とに基づいてフィルタ部１１０の特性を変更する係数更新部１２０とにより構成される。
【０００４】
そして、フィルタ部１１０は、入力信号ｘ(ｎ)を順次遅延させる遅延素子Ｄ１〜Ｄ３と、入力信号ｘ(ｎ)或いは遅延素子Ｄ１〜Ｄ３が出力する遅延信号ｘ(ｎ −１)〜ｘ(ｎ−３) に、それぞれ係数β０〜β３を乗ずる係数乗算器Ｍ０〜Ｍ３と、各係数乗算器Ｍ０〜Ｍ３の出力を加算して出力信号ｙ(ｎ)を生成する加算器１１２とを備えた周知のものである。なお、ここでは、タップ数（入力信号及び遅延信号の合計）が４の場合を表している。
【０００５】
一般に、タップ数がＮである場合、第ｎ番目のサンプリング時における出力信号ｙ(ｎ)は、次の（１）式にて表すことができる。
【０００６】
【数１】
0004114228.tif 000002
【０００７】
一方、係数更新部１２０は、訓練信号ｄ(ｎ)から、フィルタ部１１０が生成した出力信号ｙ(ｎ)を減じて誤差信号ｅ(ｎ)を生成する加算器１２２と、加算器１２２の出力に係数（ステップゲインという）αを乗ずる係数乗算器１２４とを備え、この係数乗算器１２４の出力に応じて、誤差信号ｅ(ｎ)がゼロとなるように、各係数乗算器Ｍ０〜Ｍ３の係数β０〜β３を更新するように構成されている。
【０００８】
そして、この係数β０〜β３の更新方法として様々なものがあるが、例えば、次の（２）式に従って係数を変更するＬＭＳアルゴリズムが知られている。
【０００９】
【数２】
0004114228.tif 000003
【００１０】
但し、βｉ(ｎ)が、今回（第ｎ番目のサンプリング）の出力信号ｙ(ｎ)を生成する処理に用いた係数であり、βｉ(ｎ＋１)が、次回（第ｎ＋１番目のサンプリング）の処理で用いる係数である。
なお、適応型デジタルフィルタ、及びＬＭＳアルゴリズムは周知のものであり、例えば、「適応信号処理」（辻井重男著，昭晃堂）等に詳述されているので、ここでは、これ以上の詳細な説明は省略する。
【００１１】
このように構成された適応型デジタルフィルタ１００は、例えば、未知の伝達特性を有する伝送路３０を介して受信した受信信号から元の送信信号を復元する信号等価器として用いられる。
つまり、伝送路３０特有の伝達特性や伝送路３０を伝送中に重畳されるノイズ等によって歪んだ受信信号を入力信号ｘ(ｎ)とし、また、歪みを受ける前の送信信号を訓練信号ｄ(ｎ)として、入力信号ｘ(ｎ)に基づいて生成される出力信号ｙ(ｎ)と訓練信号ｄ(ｎ)との誤差信号ｅ(ｎ)がゼロとなるように適応型デジタルフィルタ１００を動作させると、伝送路３０で受ける歪みの逆特性がフィルタ部１１０にて実現されるため、受信信号（入力信号ｘ(ｎ)）から送信信号（出力信号ｙ(ｎ)）を復元することができるのである。
【００１２】
実際には、訓練信号ｄ(ｎ)として本物の送信信号を用いることができないので、定期的に決められたパタンを送出することにより、受信側で同じパタンを生成して、これを訓練信号ｄ(ｎ)として用いることが行われている。
【００１３】
【発明が解決しようとする課題】
ところで、上述のように信号等価器に適用された適応型デジタルフィルタ１００では、伝送路３０の伝達特性（歪み特性）が強い非線形性を有する場合、誤差信号ｅ(ｎ)が収束せず、出力信号ｙ(ｎ)が不安定になり、場合によっては発振してしまうという問題があった。
【００１４】
即ち、適応型デジタルフィルタ１００では、ＬＭＳアルゴリズム等を用いて、（１）式が伝送路３０の伝達特性の逆特性を表現するようにフィルタ係数βｉを変化させていくのであるが、伝達特性が非線形性を有していると、その逆特性も非線形性を有するため、線形式である（１）式では、どのようにフィルタ係数βｉを組み合わせても、伝達特性の逆特性を表すことができず、誤差信号ｅ(ｎ)を収束させることができないのである。
【００１５】
なお、このような適応型デジタルフィルタ１００であっても、タップ数を増加させれば、ある程度誤差ｅ(ｎ)を収束させることが可能であるが、この場合、フィルタ部１１０の構成が大型化し、特にフィルタ部１１０を計算機の処理にて実現している場合には、その処理量が増大するため、より高速に動作する計算機を用いて装置を構成しなければならず、装置が高価なものとなってしまうという問題もあった。
【００１６】
本発明は、上記問題点を解決するために、入力信号に重畳される歪み成分が強い非線形性を有する場合でも、速やかに適応して安定した出力信号を生成する適応型デジタルフィルタを提供することを目的とする。
【００１７】
【課題を解決するための手段】
上記目的を達成するためになされた発明である請求項１に記載の適応型デジタルフィルタでは、信号遅延手段が、入力信号を遅延させた少なくとも一つの遅延信号を生成し、信号加工手段が、入力信号及び遅延信号のうちの一つを入力信号ｘｉとして、その入力信号ｘｉに非線形関数Ｆを作用させる非線形化手段を有し、該非線形化手段の出力Ｆ（ｘｉ）を増幅率βｉで増幅することで加工信号ｓｉを生成すると共に、この加工信号ｓｉを予め設定された目標信号ｐｉと比較することで誤差信号ｅｉを生成し、この誤差信号ｅｉが最小となるように、誤差信号ｅｉと非線形化手段の出力Ｆ（ｘｉ）との積に比例した量だけ、増幅率βｉを増減させる。
【００１８】
そして、本発明では、このような信号加工手段が複数設けられており、信号生成手段が、信号加工手段のそれぞれにて生成された加工信号を加算して出力信号を生成する。
また、この時、目標信号設定手段が、信号加工手段のそれぞれが生成する各誤差信号に基づいて、各加工信号の誤差を評価し、最も誤差の小さい加工信号を生成する信号加工手段の目標信号として、外部から入力される訓練信号を設定すると共に、Ｎ番目（但しＮ≧２）に誤差の小さい加工信号を生成する信号加工手段の目標信号として、Ｎ−１番目に誤差の小さい加工信号を生成する信号加工手段の誤差信号を設定する。
【００１９】
なお、各信号加工手段のフィルタ特性は、同じアルゴリズムで変化させられていたとしても、信号加工手段内部の初期状態の相違等によって、それぞれで変化の仕方が異なるため、特性の異なる複数のフィルタが同時に存在することになる。
【００２０】
つまり、最初に、全ての信号生成手段の目標信号として訓練信号を設定しておけば、その時の歪み特性に最も適応したフィルタ特性を有する信号加工手段、即ち最も誤差の小さい加工信号を生成する信号加工手段（以下、第１の信号加工手段という）が、引き続き訓練信号を目標信号として動作して、主として出力信号を生成し、次に誤差の小さい加工信号を生成する信号加工手段（以下、第２の信号加工手段という）が、第１の信号加工手段が生成する誤差信号を目標信号として動作して、第１の信号加工手段が適応しきれなかった誤差分を補償し、更に、その次に誤差の小さい加工信号を生成する信号加工手段が、第２の信号加工手段が生成する誤差信号を目標信号として動作し、第２の信号加工手段が適応しきれなかった誤差分を補償し、以下、他の信号加工手段も同様に誤差分を補償するのである。
【００２１】
このように、本発明の適応型デジタルフィルタによれば、各信号加工手段が協調し全体として誤差の小さな出力信号を生成するので、入力信号に重畳される歪み特性が、強い非線形性を有していても、速やかに適応して訓練信号との誤差の小さい出力信号を生成することができる。
また、本発明の適応型デジタルフィルタによれば、非線形な歪み特性に適応させる場合、少ない遅延素子数（タップ数）にて、誤差の小さな出力信号を生成することができる。
【００２２】
ところで、加工信号の誤差の評価は、具体的には、例えば、請求項２に記載のように、誤差信号毎に誤差信号の絶対値を積分してなる誤差累積値を求め、この誤差累積値が小さいほど加工信号の誤差が小さいと評価すればよい。
そして、請求項３に記載のように、目標信号設定手段を、いずれかの誤差累積値が予め設定された許容値を越える毎に、目標信号を再設定するように構成すれば、入力信号の歪み特性が大きく変化して、上述の第１の信号加工手段が生成する加工信号の誤差が大きくなると、自動的に目標信号が再設定され、新たな歪み特性により適応しやすい他の信号加工手段が、新たな第１の信号加工手段となり、上述の通り、他の信号加工手段と協調して誤差の小さな出力信号を生成する。
【００２３】
従って、本発明の適応型デジタルフィルタによれば、入力信号の歪み特性が大きく変化した場合でも、これに速やかに適応することができる。
【００２５】
また次に、請求項４に記載の適応型デジタルフィルタでは、信号加工手段は、入力信号及び遅延信号のうち、いずれか一つの信号のみを用いてフィルタ処理を行うと共に、入力信号及び遅延信号毎に、非線形化手段の非線形関数が互いに異なるものが複数個ずつ設けられていることを特徴とする。
【００２６】
このように構成された本発明の適応型デジタルフィルタでは、フィルタ特性に、様々な種類の非線形性を持たせることができ、入力信号の歪み特性により適応する種類の非線形性を備えたフィルタ特性を使用して加工信号を生成することができるため、より様々な歪み特性に確実に適応することができる。
【００２７】
【発明の実施の形態】
以下に本発明の実施例を図面と共に説明する。
［第１実施例］
図１は、第１実施例の適応型デジタルフィルタ２を、未知の伝達関数を有する伝送路３０を介して受信した受信信号から元の送信信号を復元する信号等価器として用いた場合の構成を表すブロック図である。
【００２８】
図１に示すように、本実施例の適応型デジタルフィルタ２は、入力信号ｘ(ｎ)を順次遅延させて遅延信号ｘ(ｎ−１)，ｘ(ｎ−２)を生成する信号遅延手段としての遅延素子Ｄ１，Ｄ２と、入力信号ｘ(ｎ)に基づいて加工信号ｓ１(ｎ)を生成する部分演算器Ｐ１と、遅延信号ｘ(ｎ−１)に基づいて加工信号ｓ２(ｎ)を生成する部分演算器Ｐ２と、遅延信号ｘ(ｎ−２)に基づいて加工信号ｓ３(ｎ)を生成する部分演算器Ｐ３と、各部分演算器Ｐ１〜Ｐ３が生成するリセット要求信号ｒ１，ｒ２，ｒ３のいずれかが入力されるとリセット信号ｒｓｔを出力する論理和回路４と、各部分演算器Ｐ１〜Ｐ３が生成する加工信号ｓ１〜ｓ３を加算して、出力信号ｙ(ｎ)を生成する信号生成手段としての加算器６とを備えている。
【００２９】
なお、入力信号ｘ(ｎ)は、連続信号ではなく、一定周期でサンプリングされた信号系列のうちｎ番目のものを表しており、訓練信号，加工信号，誤差信号，出力信号等も同様に信号系列を表している。
そして、各部分演算器Ｐｉ（ｉ＝１，２，３）は、後述する誤差信号ｅｉ(ｎ)，誤差累積値ｅｐｉ(ｎ)を出力すると共に、外部からの訓練信号ｄ(ｎ)、論理和回路４からのリセット信号ｒｓｔ、及び他の部分演算器Ｐｊ，Ｐｋ（ｊ，ｋ≠ｉ）からの誤差信号ｅｊ(ｎ)，ｅｋ(ｎ)、誤差累積値ｅｐｊ(ｎ)，ｅｐｋ(ｎ)が入力されている。
【００３０】
ここで、ｘ１(ｎ)＝ｘ(ｎ)，ｘ２(ｎ)＝ｘ(ｎ−１)，ｘ３(ｎ)＝ｘ(ｎ−２)とすると、部分演算器Ｐｉは、図２に示すように、入力信号ｘｉ(ｎ)に基づいて加工信号ｓｉ(ｎ)を生成すると共に、この加工信号ｓｉ(ｎ)と後述する目標信号ｐｉ(ｎ)との誤差を表す誤差信号ｅｉ(ｎ)を生成する信号加工手段としての演算部１０と、訓練信号ｄ(ｎ)，誤差信号ｅｊ(ｎ)，ｅｋ(ｎ)のいずれかを、演算部１０に供給する目標信号ｐｉ(ｎ)として設定する目標信号設定手段としての目標信号設定部２０とからなる。
【００３１】
このうち演算部１０は、非線形関数Ｆ(ｘ)としてサイン関数を使用し、入力信号ｘｉ(ｎ)に非線形成分を重畳する非線形化手段としての非線形フィルタ１１と、非線形フィルタ１１の出力Ｆ(ｘｉ(ｎ))を係数βｉ(ｎ)倍することにより、加工信号ｓｉ(ｎ)を生成する係数乗算器１３と、目標信号ｐｉ(ｎ)から加工信号ｓｉ(ｎ)を減算することにより誤差信号ｅｉ(ｎ)を生成する加算器１５と、誤差信号ｅｉ(ｎ)を予め設定された係数（ステップゲイン）αｉ倍する係数乗算器１７と、係数乗算器１７の出力（αｉ・ｅｉ(ｎ)）と非線形フィルタ１１の出力Ｆ(ｘｉ(ｎ))との積を求める乗算器１９とを備えている。
【００３２】
つまり、部分演算器Ｐｉの演算部１０では、（３）式にて表される加工信号ｓｉ(ｎ)、及び（４）式にて表される誤差信号ｅｉ(ｎ)が生成される。
ｓｉ(ｎ)＝βｉ(ｎ)・Ｆ(ｘｉ(ｎ))                          （３）
但し、Ｆ(ｘ)＝ｓｉｎ(ｘ)
ｅｉ(ｎ)＝ｐｉ(ｎ)−ｓｉ(ｎ)                              （４）
なお、係数乗算器１３は、乗算器１９の出力に基づき、次の（５）式に従って係数βを更新するように構成されている。
【００３３】
βｉ(ｎ＋１)＝βｉ(ｎ)＋αｉ・ｅｉ(ｎ)・Ｆ(ｘｉ(ｎ))      （５）
以下では、同時刻（同サンプリング時）に生じる動作を説明する場合など、時間的要素を考慮する必要の無い時には、各信号及び係数を単にｘｉ，ｓｉ，ｙ，ｄ，ｅｉ，ｅｐｉ，ｐｉ，βｉ等と表記する。
【００３４】
一方、目標信号設定部２０は、誤差信号ｅｉの絶対値を求める演算器２１と、演算器２１の出力を積算して、誤差累積値ｅｐｉを求める積分器２３と、誤差累積値ｅｐｉが予め設定された許容値を越えた場合に、リセット要求信号ｒｉを出力する判定器２５と、当該部分演算器Ｐｉで求められた誤差累積値ｅｐｉ及び他の部分演算器Ｐｊ，Ｐｋからの誤差累積値ｅｐｊ，ｅｐｋに基づいて選択信号ＳＬｉを生成する選択器２７と、選択信号ＳＬｉに従って、訓練信号ｄ，他の部分演算器Ｐｊ，Ｐｋからの誤差信号ｅｊ，ｅｋのいずれかを目標信号ｐｉとして、演算部１０の加算器１５に供給するスイッチ２９とを備えている。
【００３５】
なお、初期状態において、スイッチ２９は、目標信号ｐｉとして訓練信号ｄを選択するようにされている。また、積分器２３は、論理和回路４からリセット信号ｒｓｔが入力されると、誤差累積値ｅｐｉをゼロクリアするように構成されている。
【００３６】
更に、選択器２７は、リセット信号ｒｓｔの入力により起動され、誤差累積値ｅｐ１〜ｅｐ３のうち、自身の部分演算器Ｐｉにて求められた誤差累積値ｅｐｉが最も小さければ訓練信号ｄを目標信号ｐｉとして選択し、それ以外の場合、誤差累積値ｅｐｉがＮ番目に小さければ、誤差累積値がＮ−１番目に小さい部分演算器からの誤差信号を目標信号ｐｉとして選択するような選択信号ＳＬｉを生成する。
【００３７】
つまり、誤差累積値が最も小さい部分演算器（以下、第１の部分演算器という）をＰａ，２番目に小さい部分演算器（以下、第２の部分演算器という）をＰｂ，最も大きい部分演算器（以下、第３の部分演算器という）をＰｃ（即ちｅｐａ＜ｅｐｂ＜ｅｐｃ；ａ，ｂ，ｃはそれぞれ１，２，３のいずれか）とすると、第１の部分演算器Ｐａでは訓練信号ｄ、第２の部分演算器Ｐｂでは第１の部分演算器Ｐａで生成された誤差信号ｅａ、第３の部分演算器Ｐｃでは第２の部分演算器Ｐｂで生成された誤差信号ｅｃが目標信号として選択される。
【００３８】
具体的に、部分演算器Ｐ１であれば、各誤差累積値ｅｐ１〜ｅｐ３の大きさが、ｅｐ１＜ｅｐ２＜ｅｐ３，又はｅｐ１＜ｅｐ３＜ｅｐ２であれば訓練信号ｄ、ｅｐ２＜ｅｐ１＜ｅｐ３，又はｅｐ３＜ｅｐ２＜ｅｐ１であれば誤差信号ｅ２、ｅｐ３＜ｅｐ１＜ｅｐ２，又はｅｐ２＜ｅｐ３＜ｅｐ１であれば誤差信号ｅ３が、目標信号ｐ１として選択されるのである。
【００３９】
以上のように構成された適応型デジタルフィルタ２では、各部分演算器Ｐ１〜Ｐ３が、それぞれ、入力信号ｘ１(ｎ)〜ｘ３(ｎ)に基づいて加工信号ｓ１(ｎ)〜ｓ３(ｎ)を生成し、加算器６が、これら加工信号ｓ１(ｎ)〜ｓ３(ｎ)を加算することにより、出力信号ｙ(ｎ)を生成する。つまり、出力信号ｙ(ｎ)は、次の（６）式にて表すことができる。
【００４０】
【数３】
0004114228.tif 000004
【００４１】
このとき、各部分演算器Ｐｉ（ｉ＝１，２，３）では、加工信号ｓｉ及び目標信号ｐｉから誤差信号ｅｉが生成され、この誤差信号ｅｉに基づいて、加工信号ｓｉの生成に用いられる係数βｉが更新されると共に、これら誤差信号ｅｉの絶対値を積算した誤差累積値ｅｐｉが求められる。
【００４２】
そして、誤差累積値ｅｐ１〜ｅｐ３は、それぞれ誤差信号ｅ１〜ｅ３の絶対値を積算したものであるため、処理の進行に伴って必ず増大し、いずれかの誤差累積値（即ち、第３の部分演算器Ｐｃの誤差累積値）ｅｐｃが許容値を越えると、その部分演算器Ｐｃからリセット要求信号ｒｃが出力され、論理和回路４を介して、全ての部分演算器Ｐ１〜Ｐ３にリセット信号ｒｓｔが入力される。
【００４３】
すると、各部分演算器Ｐｉは、選択器２７が誤差累積値ｅｐ１〜ｅｐ３に応じて生成した選択信号ＳＬｉにより、スイッチ２９の設定を切り替えて、目標信号ｐｉの再設定を行うと共に、誤差累積値ｅｐｉをゼロクリアする。
なお、最初のリセット信号ｒｓｔが選択器２７に入力されるまでの間は、すべての部分演算器Ｐ１〜Ｐ３が訓練信号ｄを目標信号ｐ１〜ｐ３として動作し、最も訓練信号ｄに近い加工信号を生成する部分演算器（即ち、誤差累積値の最も小さい第１の部分演算器）Ｐａが、引き続き、訓練信号ｄを目標信号ｐａとして出力信号ｙの主成分となる加工信号ｓａを生成し、他の第２，第３の部分演算器Ｐｂ，Ｐｃは、第１の部分演算器Ｐａの誤差を補償する加工信号ｓｂ，ｓｃを生成するように動作する。
【００４４】
その後、いずれかの誤差累積値ｅｐ１〜ｅｐ３が許容値を越えて、リセット信号ｒｓｔが入力される毎に、その時の誤差累積値ｅｐ１〜ｅｐ３の大小関係に従って、各部分演算器Ｐ１〜Ｐ３の目標信号ｐ１〜ｐ３が再設定され、以下、同様の処理が繰り返される。
【００４５】
ここで、図４には、本実施例の適応型デジタルフィルタ２を、信号等価器として用いた場合のシミュレーション結果を、図９には、従来の適応型デジタルフィルタ１００を、信号等価器として用いた場合のシミュレーション結果を示す。
なお、伝送路３０を通過させる前の送信信号、即ち訓練信号ｄ(ｎ)として、１０サンプリング毎に、−１レベル，１レベルが交互に繰り返される交番信号を用いた。
【００４６】
また、伝送路３０上で信号に加えられる歪みを、図３に示すように設定した。即ち、上記送信信号に、（７）式に示す伝達関数Ｇ(ｚ)を作用させて得られる基本成分を２乗，３乗，４乗してなる歪み成分を生成し、これら２〜４乗歪み成分に、それぞれ係数ｄ２，ｄ３，ｄ４を乗じたものを基本成分に加算することにより受信信号、即ち適応型デジタルフィルタ２の入力信号ｘ(ｎ)を生成した。
【００４７】
Ｇ(ｚ)＝１＋ｄ１・ｚ-1                                （７）
但し、ｄ１＝１．５、ｄ２＝０．５、ｄ３＝０．６、ｄ４＝０．４である。更に、各部分演算器Ｐ１〜Ｐ３で用いられる係数α１〜α３は０．１、係数β１〜β３の初期値は０．０とした。
【００４８】
また、図４中、グラフの下に示す表は、各部分演算器Ｐ１〜Ｐ３での目標信号ｐ１〜ｐ３の設定状態を表している。つまり、最初の期間Ｔ１は、全ての目標信号ｐ１〜ｐ３が、すべて訓練信号ｄに設定されているが、次の期間Ｔ２は、部分演算器Ｐ１では訓練信号ｄ，部分演算器Ｐ２では誤差信号ｅ１，部分演算器Ｐ３では誤差信号ｅ２がそれぞれ目標信号ｐ１〜ｐ３として設定され、以下、各期間Ｔ３〜Ｔ６毎に目標信号ｐ１〜ｐ３の設定が切り替わっている。
【００４９】
そして、図４に示すように、本実施例のシミュレーション結果では、装置の立ち上げ時（Ｔ１）を除けば、訓練信号ｄを目標信号ｐａとする第１の部分演算器Ｐａが変更された時（Ｔ２→Ｔ３及びＴ３→Ｔ４）に、訓練信号ｄに対する出力信号ｙの誤差が多少大きくなるが、それも速やかに収束しており、図６に示す従来装置でのシミュレーション結果に比べて、訓練信号ｄに対する誤差の小さな出力信号ｙを生成していること、即ち、非線形性を有する伝送路３０の歪み特性に十分に適応していることがわかる。
【００５０】
以上、説明したように、本実施例の適応型デジタルフィルタ２では、目標信号に対する誤差が最も小さい加工信号を生成する第１の部分演算器Ｐａのフィルタ特性を訓練信号ｄに適応させ、同誤差が２番目に小さい加工信号を生成する第２の部分演算器Ｐｂのフィルタ特性を第１の部分演算器Ｐａの誤差信号ｅａに適応させ、更に、同誤差が一番大きい加工信号を生成する第３の部分演算器Ｐｃのフィルタ特性を第２の部分演算器Ｐｂの誤差信号ｅｃに適応させるようにしている。
【００５１】
このように本実施例の適応型デジタルフィルタ２によれば、第１の部分演算器Ｐａが生成する加工信号の誤差を、第２，第３の部分演算器Ｐｂ，Ｐｃが補償するように動作し、全ての部分演算器Ｐ１〜Ｐ３が協調して出力信号ｙを生成しているので、非線形性を有する伝送路３０の歪み特性に速やか適応して、訓練信号ｄに対する誤差の小さな出力信号ｙを生成することができる。
【００５２】
また、本実施例の適応型デジタルフィルタ２では、入力信号ｘ１〜ｘ３（即ち、入力信号ｘ(ｎ)及び遅延信号ｘ(ｎ−１)，ｘ(ｎ−２)）を、非線形フィルタ１１を通過させることにより、各部分演算器Ｐ１〜Ｐ３のフィルタ特性に非線形性を付与しているので、フィルタ特性が線形性を有する従来装置に比べて、少ないタップ数にて、誤差の小さな出力信号ｙを生成することができる。その結果、当該適応型デジタルフィルタ２を計算機等で実現する場合には、計算機での処理量を低減でき、比較的に低速で動作する計算機を用いることができるため、装置を安価に構成することができる。
［第２実施例］
次に、第２実施例について説明する。
【００５３】
なお、第１実施例と同じ構成については、同じ符号を付して説明する。
即ち、本実施例の適応型デジタルフィルタ２ａは、図５に示すように、入力信号ｘ(ｎ)を順次遅延させて遅延信号ｘ(ｎ−１)，ｘ(ｎ−２)を生成する遅延素子Ｄ１，Ｄ２と、入力信号ｘ(ｎ)（以下、入力信号ｘ１(ｎ)とも表記する）を入力とする２つの部分演算器Ｑ１，Ｑ２と、遅延信号ｘ(ｎ−１)（以下、入力信号ｘ２(ｎ)とも表記する）を入力とする２つの部分演算器Ｑ３，Ｑ４と、遅延信号ｘ(ｎ−２)（以下、入力信号ｘ３(ｎ)とも表記する）を入力とする２つの部分演算器Ｑ５，Ｑ６と、各部分演算器Ｑ１〜Ｑ６が生成するリセット要求信号ｒ１〜ｒ６のいずれかが入力されるとリセット信号ｒｓｔを出力する論理和回路４ａと、各部分演算器Ｑ１〜Ｑ６が生成する加工信号ｓ１〜ｓ６を加算して、出力信号ｙ(ｎ)を生成する加算器６ａとを備えている。
【００５４】
そして、各部分演算器Ｑｉ（ｉ＝１〜６）からは、誤差信号ｅｉ(ｎ)，誤差累積値ｅｐｉ(ｎ)が出力され、各部分演算器Ｑｉへは、訓練信号ｄ(ｎ)，論理和回路４ａからのリセット信号ｒｓｔ，及び自身以外すべての部分演算器Ｑｊ（ｊ≠ｉ）からの誤差信号ｅｊ(ｎ)，誤差累積値ｅｐｊ(ｎ)が入力されている。
【００５５】
例えば、部分演算器Ｑ１では、誤差信号ｅ１(ｎ)，誤差累積値ｅｐ１(ｎ)が出力され、訓練信号ｄ(ｎ)，リセット信号ｒｓｔ，誤差信号ｅ２(ｎ)〜ｅ６(ｎ)，誤差累積値ｅｐ２(ｎ)〜ｅｐ６(ｎ)が出力される。
即ち、第１実施例に比べて、部分演算器Ｑ１〜Ｑ６の数が増加しており、この増加に対応して、部分演算器Ｑ１〜Ｑ６間の配線、及び論理和回路４ａ，加算器６ａの構成が変更されている。
【００５６】
そして、図６に示すように、各部分演算器Ｑｉ（ｉ＝１〜６）の演算部１０ａは、部分演算器Ｐ２，Ｐ４，Ｐ６にて、非線形フィルタ１１に用いる非線形関数Ｆ(ｘ)として、サイン関数の代わりにコサイン関数が使用されている以外は、第１実施例で説明した演算部１０と全く同様に構成されている。
【００５７】
従って、第１実施例の演算部１０と同様に、演算部１０ａが生成する加工信号ｓｉ(ｎ)，誤差信号ｅｉ(ｎ)を、上述の（３）（４）式にて表すことができ、また、係数乗算器１３の係数βは、上述の（５）式に従って更新される。但し、部分演算器Ｑ１，Ｑ３，Ｑ５では、Ｆ(ｘ)＝ｓｉｎ(ｘ)であり、部分演算器Ｑ２，Ｑ４，Ｑ６では、Ｆ(ｘ)＝ｃｏｓ(ｘ)である。
【００５８】
また、各部分演算器Ｑｉの目標信号設定部２０ａは、部分演算器Ｑ１〜Ｑ６の増加に対応して、選択器２７ａとスイッチ２９ａとが一部変更されている以外は、第１実施例で説明した目標信号設定部２０と全く同様に構成されている。
そして、これら各部分演算器Ｑ１〜Ｑ６の選択器２７ａとスイッチ２９ａは入出力される信号が異なるだけで、いずれも同様な構成を有しており、例えば、部分演算器Ｑ１では、スイッチ２９ａは、自身以外の全ての部分演算器Ｑ２〜Ｑ６からの誤差信号ｅ２〜ｅ６及び訓練信号ｄの中からいずれか一つを選択信号ＳＬ１に従って選択するように構成されており、また選択器２７ａは、全ての誤差累積値ｅｐ１〜ｅｐ６のうち、自身の部分演算器Ｑ１にて求められた誤差累積値ｅｐ１が最も小さければ、訓練信号ｄを目標信号ｐ１として選択し、それ以外の場合、誤差累積値ｅｐ１がＮ番目に小さければ、誤差累積値がＮ−１番目に小さい部分演算器からの誤差信号を目標信号ｐ１として選択するような選択信号ＳＬ１を生成するように構成されている。
【００５９】
以上のように構成された本実施例の適応型デジタルフィルタ２ａでは、部分演算器Ｑ１，Ｑ２が入力信号ｘ(ｎ)（＝ｘ１(ｎ)）に基づいて加工信号ｓ１(ｎ)，ｓ２(ｎ)を生成し、部分演算器Ｑ３，Ｑ４が遅延信号ｘ(ｎ−１)（＝ｘ２(ｎ)）に基づいて加工信号ｓ３(ｎ)，ｓ４(ｎ)を生成し、部分演算器Ｑ５，Ｑ６が遅延信号ｘ(ｎ−２)（＝ｘ３(ｎ)）に基づいて加工信号ｓ５(ｎ)，ｓ６(ｎ)を生成し、加算器６が、これら加工信号ｓ１(ｎ)〜ｓ６(ｎ)を加算することにより、出力信号ｙ(ｎ)を生成する。つまり、出力信号ｙ(ｎ)は、次の（８）式にて表すことができる。
【００６０】
【数４】
0004114228.tif 000005
【００６１】
このとき、各部分演算器Ｑｉ（ｉ＝１〜６）では、誤差信号ｅｉが生成され、この誤差信号ｅｉに基づいて、係数βｉが更新されると共に誤差累積値ｅｐｉが求められる。
そして、処理が進行することにより、いずれかの誤差累積値ｅｐｊ（ｊは１〜６のいずれか）が許容値を越えると、その部分演算器Ｑｊからリセット要求信号ｒｊが出力され、論理和回路４ａを介して、全ての部分演算器Ｑ１〜Ｑ６にリセット信号ｒｓｔが入力される。すると、各部分演算器Ｑｉでは、選択器２７ａが起動されて、誤差累積値ｅｐ１〜ｅｐ６の大小関係に従ってスイッチ２９ａが切り替えられることにより、目標信号ｐｉが再設定されると共に、誤差累積値ｅｐｉがゼロクリアされる。
【００６２】
最初のリセット信号ｒｓｔが選択器２７に入力されるまでの間は、すべての部分演算器Ｑ１〜Ｑ６が訓練信号ｄを目標信号ｐ１〜ｐ６として動作し、それ以後は、最も目標信号に近い加工信号を生成する部分演算器（第１の部分演算器）Ｐａが、訓練信号ｄを目標信号ｐａとして出力信号ｙの主成分となる加工信号ｓａを生成し、他の部分演算器Ｐｋ（ｋ≠ａ）は、第１の部分演算器Ｐａの誤差を補償する加工信号ｓｋを生成するように動作する。
【００６３】
このような各部分演算器Ｑ１〜Ｑ６の動作は、入力される誤差信号ｅｉ及び誤差累積値ｅｐｉの数が増加しただけで、第１実施例と全く同様である。
ここで、本実施例の適応型デジタルフィルタ２ａを、信号等価器として用いた場合のシミュレーション結果を図７に示す。
【００６４】
なお、伝送路３０上で信号に加えられる歪みの条件や、各部分演算器Ｑ１〜Ｑ６にて使用される係数α１〜α６の値及び係数β１〜β６の初期値は、第１実施例でのシミュレーションと同じである。
図７に示すように、本実施例の適応型デジタルフィルタ２ａでは、第１実施例の場合と同様に、図６に示す従来装置でのシミュレーション結果に比べて、訓練信号ｄとの誤差の小さな出力信号ｙを生成していること、即ち、非線形性を有する伝送路３０の歪み特性に十分適応していることがわかる。
【００６５】
以上説明したように、本実施例の適応型デジタルフィルタ２ａでは、第１実施例と同様に、訓練信号ｄを目標信号ｐａとする第１の部分演算器Ｑａが生成する加工信号ｓａの誤差を、他の部分演算器Ｑｋ（ｋ≠ａ）が補償するように動作し、全ての部分演算器Ｑ１〜Ｑ６が協調して出力信号ｙを生成していると共に、各部分演算器Ｑｉに非線形フィルタ１１を備え、入力信号ｘｉから加工信号ｓｉを生成するフィルタ特性に非線形性を付与するようにしているので、第１実施例と全く同様の効果を得ることができる。
【００６６】
更に、本実施例の適応型デジタルフィルタ２ａでは、部分演算器Ｑ１〜Ｑ６のうち、その半数Ｑ１，Ｑ３，Ｑ６では、非線形フィルタ１１の非線形関数としてサイン関数を用い、残りの半数Ｑ２，Ｑ４，Ｑ６では、同じくコサイン関数を用いており、各入力信号ｘ１〜ｘ３から、それぞれ、フィルタ特性の異なる部分演算器を用いて、２種類ずつの加工信号を生成するようにされている。
【００６７】
つまり、本実施例の適応型デジタルフィルタ２ａによれば、タイプの異なる非線形性を備えたフィルタ特性を使用して処理を行うことができるため、より様々な非線形の歪み特性に確実に適応することができる。
以上、本発明の実施例について説明したが、本発明は上記実施例に限定されるものではなく、様々な態様で実施することができる。
【００６８】
例えば、上記実施例では、全ての部分演算器Ｐ１〜Ｐ３，Ｑ１〜Ｑ６が、非線形フィルタ１１を備えているが、一部又は全ての部分演算器で、この非線形フィルタ１１を省略してもよい。
また、上記実施例では、非線形フィルタ１１の非線形関数Ｆ(ｘ)として、サイン関数，コサイン関数を用いたが、その他の三角関数やシグモイト関数等、非線形性を有する関数であれば、どのようなものを用いてもよい。
【００６９】
更に、上記実施例では、各部分演算器Ｐ１〜Ｐ３，Ｑ１〜Ｑ６は、いずれも、入力信号ｘ(ｎ)又は遅延信号ｘ(ｎ−１)，ｘ(ｎ−２)のいずれか一つを入力としているが、これらのうち複数の信号を入力とするように構成してもよい。
また更に、上記実施例では、遅延信号数を２（タップ数３）にして構成したが、遅延信号数（即ち遅延素子の数）を３以上にして構成してもよい。
【図面の簡単な説明】
【図１】  第１実施例の適応型デジタルフィルタの全体構成を表すブロック図である。
【図２】  第１実施例における部分演算器の構成を表すブロック図である。
【図３】  シミュレーション時に仮定した伝送路上の歪み特性を表す説明図である。
【図４】  第１実施例のシミュレーション結果を表すグラフである。
【図５】  第２実施例の適応型デジタルフィルタの全体構成を表すブロック図である。
【図６】  第２実施例における部分演算器の構成を表すブロック図である。
【図７】  第２実施例のシミュレーション結果を表すグラフである。
【図８】  従来の適応型デジタルフィルタの全体構成を表すブロック図である。
【図９】  従来装置のシミュレーション結果を表すグラフである。
【符号の説明】
２，２ａ…適応型デジタルフィルタ      ４，４ａ…論理和回路
６，６ａ，１５…加算器      １０，１０ａ…演算部
１１…非線形フィルタ      １３，１７…係数乗算器      １９…乗算器
２０，２０ａ…目標信号設定部      ２１…演算器      ２３…積分器
２５…判定器      ２７，２７ａ…選択器      ２９，２９ａ…スイッチ
３０…伝送路      Ｄ１，Ｄ２…遅延素子
Ｐ１〜Ｐ３，Ｑ１〜Ｑ６…部分演算器
【図１】
0004114228.tif 000006
【図２】
0004114228.tif 000007
【図３】
0004114228.tif 000008
【図４】
0004114228.tif 000009
【図５】
0004114228.tif 000010
【図６】
0004114228.tif 000011
【図７】
0004114228.tif 000012
【図８】
0004114228.tif 000013
【図９】
0004114228.tif 000014