(57)【特許請求の範囲】
【請求項１】
アノード端子とカソード端子間の電圧を比較し、出力する電流を制御するダイオード回路であって、
前記カソード端子に接続された第１の電圧源と、
前記アノード端子に接続された第２の電圧源と、
前記カソード端子の電圧と、前記アノード端子の電圧と前記第２の電圧源の電圧の和と、を比較して前記カソード端子の電圧の方が高い場合には、リセット信号を出力する第1の電圧比較器と、
前記アノード端子の電圧と、前記カソード端子の電圧と前記第１の電圧源の電圧の和と、を比較して前記アノード端子の電圧の方が高い場合には、セット信号を出力する第２の電圧比較器と、
前記アノード端子と前記カソード端子の間に接続されたスイッチ回路と、
前記第１の電圧比較器の出力端子がリセット端子に接続され、前記第２の電圧比較器の出力端子がセット端子に接続され、前記スイッチ回路の制御端子に出力端子を接続した第１のラッチ回路と、
前記アノード端子にアノードが接続され、前記カソード端子にカソードが接続されたダイオードと、を備え、
前記第１のラッチ回路は、前記第１の電圧比較器からリセット信号が入力されたときには、前記スイッチ回路をＯＦＦする第１信号を出力し、前記第２の電圧比較器からセット信号が入力されたときには、前記スイッチ回路をＯＮする第２信号を出力することを特徴とするダイオード回路。
【請求項２】
アノード端子とカソード端子間の電圧を比較し、出力する電流を制御するダイオード回路であって、
前記カソード端子に接続された第１の電圧源と、
前記アノード端子に接続された第２の電圧源と、
前記カソード端子に接続された第３の電圧源と、
前記カソード端子の電圧と、前記アノード端子の電圧と前記第２の電圧源の電圧の和と、を比較して前記カソード端子の電圧の方が高い場合には、リセット信号を出力する第1の電圧比較器と、
前記アノード端子の電圧と、前記カソード端子の電圧と前記第１の電圧源の電圧の和と、を比較して前記アノード端子の電圧の方が高い場合には、セット信号を出力する第２の電圧比較器と、
前記アノード端子の電圧と、前記カソード端子の電圧と前記第３の電圧源の電圧の和と、を比較して前記アノード端子の電圧の方が高い場合には、セット信号を出力する第３の電圧比較器と、
前記アノード端子と前記カソード端子の間に接続されたスイッチ回路と、
前記第１の電圧比較器の出力端子がリセット端子に接続され、前記第２の電圧比較器の出力端子がセット端子に接続された第１のラッチ回路と、
前記第１のラッチ回路の出力端子が第１のインバータ回路を介してリセット端子に接続され、前記第３の電圧比較器の出力端子がセット端子に接続された第２のラッチ回路と、
前記第１のラッチ回路の出力端子が一方の入力端子に接続され、前記第２のラッチ回路の出力端子が第２のインバータ回路を介して他方の入力端子に接続され、前記スイッチ回路の制御端子に出力端子を接続したアンド回路と、
前記アノード端子にアノードが接続され、前記カソード端子にカソードが接続されたダイオードと、を備え、
前記第１のラッチ回路は、前記第１の電圧比較器からリセット信号が入力されたときには前記スイッチ回路をＯＦＦする第１信号を出力し、前記第２の電圧比較器からセット信号が入力されたときには前記スイッチ回路をＯＮする第２信号を出力し、
前記第２のラッチ回路は、前記第１のインバータ回路からリセット信号が入力されたときには前記スイッチ回路をＯＮする第２信号を出力し、前記第３の電圧比較器からセット信号が入力されたときには前記スイッチ回路をＯＦＦする第１信号を出力することを特徴とするダイオード回路。
【請求項３】
アノード端子とカソード端子間の電圧を比較し、出力する電流を制御するダイオード回路であって、
前記カソード端子に接続された第１の電圧源と、
前記アノード端子に接続された第２の電圧源と、
前記カソード端子の電圧と、前記アノード端子の電圧と前記第２の電圧源の電圧の和と、を比較して前記カソード端子の電圧の方が高い場合には、リセット信号を出力する第1の電圧比較器と、
前記アノード端子の電圧と、前記カソード端子の電圧と前記第１の電圧源の電圧の和と、を比較して前記アノード端子の電圧の方が高い場合には、セット信号を出力する第２の電圧比較器と、
前記アノード端子と前記カソード端子の間に接続されたスイッチ回路と、
前記第１の電圧比較器の出力端子がリセット端子に接続され、前記第２の電圧比較器の出力端子がセット端子に接続された第１のラッチ回路と、
前記第１の電圧比較器の出力端子が入力端子に接続された遅延回路と、
前記第１のラッチ回路の出力端子が一方の入力端子に接続され、前記遅延回路の出力端子が他方の入力端子に接続され、前記スイッチ回路の制御端子に出力端子を接続したアンド回路と、
前記アノード端子にアノードが接続され、前記カソード端子にカソードが接続されたダイオードと、を備え、
前記第１のラッチ回路は、前記第１の電圧比較器からリセット信号が入力されたときには、前記スイッチ回路をＯＦＦする第１信号を出力し、前記第２の電圧比較器からセット信号が入力されたときには、前記スイッチ回路をＯＮする第２信号を出力することを特徴とするダイオード回路。
【請求項４】
前記第２の電圧比較器の出力端子と前記第１のラッチ回路のセット端子の間に遅延回路を有することを特徴とする請求項２に記載のダイオード回路。
【請求項５】
前記第１の電圧源の電圧の温度特性が前記ダイオードの順方向電圧の温度特性と同符号であることを特徴とする請求項１から４のいずれかに記載のダイオード回路。
【請求項６】
請求項１から４のいずれかに記載のダイオード回路を用いたことを特徴とする電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、ダイオード回路、及び、該ダイオード回路を用いた電子機器に関するものである。
【０００２】
【従来の技術】
電流の方向を一方向に整流する整流素子としてダイオードが使われている。（たとえば、非特許文献１参照）
図２は、ダイオード単体のアノード−カソード間電圧と流れる電流を示す図である。ダイオード単体の動作を、図２に基づいて説明する。
【０００３】
アノード−カソード間電圧が負、即ち、アノード電圧がカソード電圧よりも低い場合は、理想的にはダイオードは電流を流さない。
又、アノード−カソード間電圧が正、即ち、アノード電圧がカソード電圧よりも高い場合であって、アノード−カソード間電圧がＶｆ以上であれば、ダイオードはアノードからカソードに電流を流す。
【０００４】
【非特許文献１】
「トランジスタ技術」  CQ出版社  ２００２年  4月号  P１４７
【０００５】
【発明が解決しようとする課題】
理想的には、ダイオードはアノード−カソード間電圧が正のとき電流を流すはずである。しかし、Ｖｆ分の電圧を印加しなければ、電流が流れないため、Ｖｆ×電流分のエネルギーを余分に消費するという問題が有る。
【０００６】
【課題を解決するための手段】
上記問題点を解決するために、本発明のダイオード回路では、アノード−カソード間電圧の正負により、ダイオードに並列に接続したスイッチ素子をＯＮまたＯＦＦする構成とした。
【０００７】
すなわち、本願発明では、カソード端子とアノード端子の間に接続されたダイオードと、前記二端子間の電圧を比較しその電圧差により出力が反転する第一の電圧比較器と、前記二端子間の電圧を比較し、その電圧差により出力が反転する第二の電圧比較器とを有する。さらに、前記第一の電圧比較器の出力と前記第二の電圧比較器の出力を入力とする制御回路と、前記制御回路の出力によりＯＮとＯＦＦが制御されるスイッチ回路と、を有し、前記スイッチ回路が前記二端子間に接続されており二端子の電圧差により、前記スイッチ回路のＯＮとＯＦＦを切り替えることを特徴とする。
【０００８】
【発明の実施の形態】
本発明は、端子間の電圧を比較しその電圧差により出力が反転する第一の電圧比較器と、二端子間の電圧を比較しその電圧差により出力が反転する第二の電圧比較器と前記第一の電圧比較器の出力と前記第二の電圧比較器の出力を入力とする制御回路と、を有する。さらに、前記制御回路の出力によりＯＮとＯＦＦが制御されるスイッチ回路と、を有しする。そして、前記スイッチ回路が二端子間に接続されており二端子の電圧差により、前記スイッチ回路のＯＮとＯＦＦを切り替えることを特徴とする。
【０００９】
また、本発明は、アノード端子とカソード端子間の電圧を比較し、出力する電流を制御するダイオード回路にかかるものでもある。すなわち、前記カソード端子の電圧と、前記アノード端子の電圧と第２の電圧源の電圧の和とを比較して、前記カソード端子の電圧の方が高い場合には、リセット信号を出力する第1の電圧比較器を有する。さらに、前記アノード端子の電圧と、前記カソード端子の電圧と第１の電圧源の電圧の和と、を比較して前記アノード端子の電圧の方が高い場合には、セット信号を出力する第２の電圧比較器を有する。さらに、前記アノード端子と前記カソード端子に接続されたスイッチ回路とを有する。さらに、前記第１の電圧比較器からリセット信号が入力されたときには、前記スイッチ回路をＯＦＦする第１信号を出力し、前記第２の電圧比較器からセット信号が入力されたときには、前記スイッチ回路をＯＮする第２信号を出力する第１のラッチ回路を有する。そして、前記アノード端子にアノードが前記カソード端子にカソードが接続されたダイオードを有するものである。
【００１０】
以下に、本発明の実施の形態を図面に基づいて説明する。図１は本発明のダイオード回路の概略構成例を示す回路ブロック図である。図1において、１００はダイオード回路であり、アノード端子１０２とカソード端子１０１の間にスイッチ素子８が接続されている。更に、第１の電圧比較器４の反転入力端子がカソード端子１０１に接続されており、正転入力端子がアノード端子１０２に接続されている。又、第１の電圧比較器４の出力信号により、スイッチ素子８のＯＮとＯＦＦが制御される。
【００１１】
以下に、図１のダイオード回路の動作を図３のアノード−カソード間電圧とアノード−カソード間電流の関係とともに説明する。カソード端子１０１の電圧が、アノード端子１０２より高い場合は、第１の電圧比較器４はスイッチ素子８をＯＦＦする信号を出力する。従って、カソード端子１０１とアノード端子間１０２の導通が断たれるため、カソード端子１０１からアノード端子１０２には電流は流れない。
【００１２】
又、アノード端子１０２の電圧が高くなり、カソード端子１０１の電圧がアノード端子１０２より低くなった場合には、第１の電圧比較器４はスイッチ素子８をＯＮする信号を出力する。従って、カソード端子１０１とアノード端子間１０２が導通し、アノード端子１０２からカソード端子１０１に電流が流れる。理想的には、このとき流れる電流は、アノード−カソード端子間電圧をＶ、スイッチ素子８のＯＮ抵抗の抵抗値Ｒｏｎとすると、アノード−カソード端子間電流Ｉは式（１）で表される。
【００１３】
Ｉ  ＝  Ｖ／Ｒｏ・・・（１）
以下、ダイオード回路の一例であるダイオード回路の具体的な回路構成について述べる。
【００１４】
【実施例】
図４に、本発明のダイオード回路の具体的な構成例を実施例１として示す。
図４において、ダイオード回路１００のカソード端子１０１とアノード端子１０２の間にスイッチ素子であるＮｃｈＭＯＳトランジスタ２のソース端子と基板端子をアノード端子１０２に、ドレイン端子をカソード端子１０１に接続されている。更に、カソード端子１０１にダイオード１のカソードが接続されており、アノード端子１０２にダイオード１のアノード端子が接続されている。又、第２の電圧比較器５の正転入力端子がアノード端子１０２に接続されており、反転入力端子が第１の電圧源１０のプラス端子に接続されている。更に、第１の電圧源１０のマイナス端子がカソード端子１０１に接続されている。そして、第２の電圧比較器５の出力信号は第１のラッチ回路２０のセットに入力される。第１の電圧比較器４の正転入力端子は、カソード端子１０１に接続されており、第１の電圧比較器４の反転入力端子は、第２の電圧源１１のプラス端子に接続されている。第２の電圧源１１のマイナス端子は、アノード端子１０２に接続される。第１の電圧比較器４の出力は第１のラッチ回路２０のリセットに入力される。第１のラッチ回路２０の出力はＮｃｈＭＯＳトランジスタ２のゲートに接続されている。
【００１５】
図４のダイオード回路の動作を図５のアノード−カソード間電圧とアノード−カソード間電流の関係をとともに説明する。カソード端子１０１の電圧が、アノード端子１０２の電圧と第２の電圧源１１の電圧の和よりも高い場合は、第１の電圧比較器４は第１のラッチ回路２０をリセットするリセット信号を出力する。従って、第１のラッチ回路２０からの出力により、ＮｃｈＭＯＳトランジスタ２のゲート電圧は、“Ｌ”となり、ＮｃｈＭＯＳトランジスタ２はＯＦＦ状態である。このため、カソード端子１０１からアノード端子１０２には電流が殆ど流れない。
【００１６】
次に、アノード端子１０２の電圧が高くなり、カソード端子１０１の電圧がアノード端子１０２の電圧と第２の電圧源１１の電圧の和よりも低くなると、リセット信号を出力しなくなるので、第１の電圧比較器４は第１のラッチ回路２０のリセットを解除する。
【００１７】
更に、アノード端子１０２の電圧が高くなり、カソード端子１０１の電圧と第１の電圧源１０の電圧との和が、アノード端子１０２の電圧よりも低くなると、第２の電圧比較器５は、第１のラッチ回路２０をセットする信号を出力し、ＮｃｈＭＯＳトランジスタ２のゲート電圧は、“Ｈ”となり、ＮｃｈＭＯＳトランジスタはＯＮする。これにより、アノード端子１０２からカソード端子１０１に電流が流れることとなる。この状態から、アノード端子１０２の電圧が低くなり、カソード端子１０１の電圧がアノード端子１０２の電圧と第２の電圧源１１の電圧の和よりも高くなると、第１の電圧比較器４は第１のラッチ回路２０をリセットする信号を出力するため、ＮｃｈＭＯＳトランジスタ２のゲート電圧は、“Ｌ”となり、ＮｃｈＭＯＳトランジスタ２はＯＦＦ状態となる。以上の様な回路の動作によって、図５に示す様なループ状の電流・電圧特性を示す。
【００１８】
以上のような回路構成により電圧の変動に強いダイオード回路を構成することが可能であり、電力の消費の少ないダイオード回路を提供することができる。
【００１９】
図４においては、すべてＮｃｈＭＯＳトランジスタ２によって行ったが、図９のように第１のラッチ回路２０の出力をインバータ回路３０で反転することにより、ＰｃｈＭＯＳトランジスタ３によっても実現可能である。この場合、ＰｃｈＭＯＳトランジスタ３のソース基板端子をカソード端子１０１に接続し、ドレイン端子をアノード端子１０２に接続する。以下の構成例についてＮｃｈＭＯＳトランジスタを用いて説明しているが、図４の場合と同様にＰｃｈＭＯＳトランジスタを用いても実現可能である。
【００２０】
また図４において、電圧源１０の電圧にダイオード１の順方向電圧Ｖｆの温度特性と同符号の温度特性をもつ基準電圧源を使用することも可能である。このときの温度と電圧源１０電圧、ダイオード１のＶｆの関係を図１０に示す。ダイオード１の順方向電圧Ｖｆは、温度特性をもち、通常温度が高くなるとＶｆの絶対値は小さくなる。この場合、電圧源１０の電圧も温度が上がるにつれて小さくなるため、Vfが電圧源１０の電圧よりも大きくなることがなくなる。このため図４において電圧比較器５のセット信号は、広い温度領域で出力され、従って、広い温度領域で動作するダイオード回路を構成することが可能となる。
【００２１】
次に図６に、本発明のダイオード回路の具体的な別の構成例を実施例２として示す。図４と同様な回路については説明を省略する。第３の電圧比較器６の反転入力端子が、アノード端子１０２に接続されており、正転入力端子が第３の電圧源１２のプラス端子に接続されており、第２の電圧源１２のマイナス端子がカソード端子１０１に接続されている。この第３の電圧比較器６の出力が、第２のラッチ回路２１のセットに入力される。又、第２のラッチ回路２１のリセットには、第１のラッチ回路２０の出力を第１のインバータ回路３０で反転したものが入力される。
【００２２】
更に、第２のラッチ回路２１の出力は、第２のインバータ回路３１の入力に入力され、第２のインバータ回路３１の出力は、アンド回路３２の入力に接続される。又、アンド回路３２のもう一方の入力は、第１のラッチ回路２０の出力が入力される。そして、アンド回路３２の出力はＮｃｈＭＯＳトランジスタ２のゲートに入力される。
【００２３】
ここで、図６のダイオード回路の動作を、図７のアノード−カソード間電圧とアノード−カソード間電流の関係と共に説明する。尚、図５の説明と同様の部分は省略する。
【００２４】
ＮｃｈＭＯＳトランジスタ２がＯＮしている状態では、第２のラッチ回路２１はリセットされており、第２のインバータ回路３１の出力は“Ｈ”となっている。そして、アノード端子１０２の電圧が低くなり、カソード端子１０１の電圧と第３の電圧源１２の電圧の和がアノード端子１０２の電圧よりも高くなると、第３の電圧比較器６は第２のラッチ回路２１をセットするセット信号を出力する。これにより、第２のインバータ回路３１の入力が“Ｈ”、出力が“Ｌ”となり、アンド回路３２は“Ｌ”を出力する。従って、ＮｃｈＭＯＳトランジスタ２のゲート電圧は、“Ｌ”となり、ＮｃｈＭＯＳトランジスタはＯＦＦする。このため、カソード端子１０１からアノード端子１０２には電流は殆ど流れない。
【００２５】
ここでは、第３の電圧源１２の電圧を、第１の電圧源１０の電圧より小さく設定している。これにより、逆方向に電流の流れることのないダイオード回路を構成することが可能となる。
【００２６】
従って、本実施例によっても、電力の消費の少ないダイオード回路を提供することができる。
【００２７】
次に、図８に実施例３を示す。尚、図４と同様な回路構成については省略する。図８のダイオード回路１００において、第１の電圧比較器４の出力が遅延回路４０に接続されており、遅延回路４０の出力がアンド回路３２の入力と接続されている。又、アンド回路３２のもう一方の入力が、第１のラッチ回路２０の出力に接続されている。更に、アンド回路３２の出力が、ＮｃｈＭＯＳトランジスタ２のゲートに接続されている。遅延回路４０は一定時間“Ｈ”を出力し、ＮｃｈＭＯＳトランジスタ２が一定の時間のみＯＮするよう動作するように設定する。これにより、アノード端子１０２と、カソード端子１０１の電圧が周期的に変化する場合に、逆方向に電流の流れる前に周期的に遅延回路４０によりＮｃｈＭＯＳトランジスタ２をＯＦＦすることとなる。
【００２８】
従って、ダイオード回路１００に逆方向に電流が流れることのないダイオード回路を構成することが可能となる。更に、実施例２と同様に本実施例によっても、電力の消費の少ないダイオード回路を提供することができる。
【００２９】
次に、図１１に実施例４を示す。尚、図４と同様な回路構成については省略する。図１１のダイオード回路１００において、第２の電圧比較器５の出力が遅延回路４０に接続されており、遅延回路４０の出力が第１のラッチ回路２０の出力に接続されている。遅延回路４０は入力信号が入力されたあとも一定時間“L”を出力し続け、ある遅延時間後に“Ｈ”力する。
【００３０】
このため、図１２に示すように、アノード−カソード間電圧が一瞬反転したとしてもＮｃｈＭＯＳトランジスタ２のゲート電圧は反転せず、安定した動作をするダイオード回路を構成可能である。
【００３１】
以上、本願発明のダイオード回路を用いれば、消費電力の低減可能な電子機器を構成することができる。
【００３２】
【発明の効果】
本発明は、二端子間の電圧を比較し、その大小によって二端子間に接続されたスイッチ素子のＯＮとＯＦＦを制御することにより、電力を消費することの少ないダイオード回路を提供できる。該ダイオード回路を用いれば、消費電力の低減可能な電子機器を構成することができる。
【図面の簡単な説明】
【図１】本発明のダイオード回路の概略構成を示す回路ブロック図である。
【図２】ダイオードの電圧と電流の関係を示す図である。
【図３】図１のダイオード回路の電圧と電流の関係を示す図である。
【図４】本発明のダイオード回路の構成例の一例を示す回路ブロック図である。
【図５】本発明のダイオード回路の構成例の一例を示す回路ブロック図である。
【図６】本発明のダイオード回路の電圧と電流の関係を示す図である。
【図７】本発明のダイオード回路の構成例の一例を示す回路ブロック図である。
【図８】本発明のダイオード回路の電圧と電流の関係を示す図である。
【図９】本発明のダイオード回路の構成例の一例を示す回路ブロック図である。
【図１０】本発明のダイオード回路の電圧源の電圧とダイオードＶｆの温度特性を表す図である。
【図１１】本発明のダイオード回路の構成例の一例を示す回路ブロック図である。
【図１２】本発明のダイオード回路のＮｃｈＭＯＳトランジスタのゲート電圧とアノード−カソード間の電圧の関係を示す図である。
【符号の説明】
１  ダイオード
２  ＮｃｈＭＯＳトランジスタ
３  ＰｃｈＭＯＳトランジスタ
４、５、６  電圧比較器
８  スイッチ素子
１０、１１、１２  電圧源
２０、２１  ラッチ回路
３０、３１  インバータ回路
３２  アンド回路
４０  遅延回路
１００  ダイオード回路
１０１  カソード端子
１０２  アノード端子
【図１】
0004068431.tif 000002
【図２】
0004068431.tif 000003
【図３】
0004068431.tif 000004
【図４】
0004068431.tif 000005
【図５】
0004068431.tif 000006
【図６】
0004068431.tif 000007
【図７】
0004068431.tif 000008
【図８】
0004068431.tif 000009
【図９】
0004068431.tif 000010
【図１０】
0004068431.tif 000011
【図１１】
0004068431.tif 000012
【図１２】
0004068431.tif 000013