(57)【特許請求の範囲】
【請求項１】
所定の基準電圧を発生し、前記発生した基準電圧を電圧発生端子より出力する基準電圧発生回路を有し、前記電圧発生端子を演算増幅器の動作基準電圧端子に接続して前記発生した基準電圧を前記動作基準電圧端子に印加し、前記動作基準電圧端子の電位を接地レベルに制御して前記演算増幅器の出力信号をミュートするミュート回路であって、
前記基準電圧発生回路は、
電圧源が、ゲートが接地されソースを前記電圧源側の入力端子としドレインを前記電圧発生端子側の出力端子とするＰ型ＭＯＳトランジスタと第１のスイッチと第１の抵抗とを介して前記電圧発生端子に接続され、
前記電圧発生端子がキャパシタを介し接地され、
前記電圧発生端子が、ゲートが前記電圧源に接続されソースを接地側の入力端子としドレインを前記電圧発生端子側の出力端子とするＮ型ＭＯＳトランジスタと第２のスイッチと第２の抵抗とを介して接地され、
ミュート動作時は、前記第１のスイッチをオフにし、前記第２のスイッチをオンにすることで前記動作基準電圧端子の電位を接地レベルとし、非ミュート動作時は、前記第１のスイッチをオンにし、前記第２のスイッチをオフにすることで前記動作基準電圧端子の電位を前記基準電圧とすることを特徴とするミュート回路。
【請求項２】
所定の基準電圧を発生し、前記発生した基準電圧を電圧発生端子より出力する基準電圧発生回路を有し、前記電圧発生端子を演算増幅器の動作基準電圧端子に接続して前記発生した基準電圧を前記動作基準電圧端子に印加し、前記動作基準電圧端子の電位を接地レベルに制御して前記演算増幅器の出力信号をミュートするミュート回路であって、
前記基準電圧発生回路は、
電圧源が、ゲートが接地されソースを前記電圧源側の入力端子としドレインを前記電圧発生端子側の出力端子とするＰ型ＭＯＳトランジスタと第１のスイッチと第１の抵抗とを介して前記電圧発生端子に接続され、
前記電圧発生端子がキャパシタを介し接地され、
前記電圧発生端子が第２のスイッチと第２の抵抗とを介して接地され、
ミュート動作時は、前記第１のスイッチをオフにし、前記第２のスイッチをオンにすることで前記動作基準電圧端子の電位を接地レベルとし、非ミュート動作時は、前記第１のスイッチをオンにし、前記第２のスイッチをオフにすることで前記動作基準電圧端子の電位を前記基準電圧とすることを特徴とするミュート回路。
【請求項３】
所定の基準電圧を発生し、前記発生した基準電圧を電圧発生端子より出力する基準電圧発生回路を有し、前記電圧発生端子を演算増幅器の動作基準電圧端子に接続して前記発生した基準電圧を前記動作基準電圧端子に印加し、前記動作基準電圧端子の電位を接地レベルに制御して前記演算増幅器の出力信号をミュートするミュート回路であって、
前記基準電圧発生回路は、
電圧源が、第１のスイッチと第１の抵抗とを介して前記電圧発生端子に接続され、
前記電圧発生端子がキャパシタを介し接地され、
前記電圧発生端子が、ゲートが前記電圧源に接続されソースを接地側の入力端子としドレインを前記電圧発生端子側の出力端子とするＮ型ＭＯＳトランジスタと第２のスイッチと第２の抵抗とを介して接地され、
ミュート動作時は、前記第１のスイッチをオフにし、前記第２のスイッチをオンにすることで前記動作基準電圧端子の電位を接地レベルとし、非ミュート動作時は、前記第１のスイッチをオンにし、前記第２のスイッチをオフにすることで前記動作基準電圧端子の電位を前記基準電圧とすることを特徴とするミュート回路。
【請求項４】
所定の基準電圧を発生し、前記発生した基準電圧を電圧発生端子より出力する基準電圧発生回路であって、
電圧源が、ゲートが接地されソースを前記電圧源側の入力端子としドレインを前記電圧発生端子側の出力端子とするＰ型ＭＯＳトランジスタと第１のスイッチと第１の抵抗とを介して前記電圧発生端子に接続され、
前記電圧発生端子がキャパシタを介し接地され、
前記電圧発生端子が、ゲートが前記電圧源に接続されソースを接地側の入力端子としドレインを前記電圧発生端子側の出力端子とするＮ型ＭＯＳトランジスタと第２のスイッチと第２の抵抗とを介して接地され、
前記第１のスイッチをオフにし、前記第２のスイッチをオンにすることで前記電圧発生端子の電位を接地レベルとし、前記第１のスイッチをオンにし、前記第２のスイッチをオフにすることで前記電圧発生端子の電位を前記基準電圧とすることを特徴とする基準電圧発生回路。
【請求項５】
所定の基準電圧を発生し、前記発生した基準電圧を電圧発生端子より出力する基準電圧発生回路であって、
電圧源が、ゲートが接地されソースを前記電圧源側の入力端子としドレインを前記電圧発生端子側の出力端子とするＰ型ＭＯＳトランジスタと第１のスイッチと第１の抵抗とを介して前記電圧発生端子に接続され、
前記電圧発生端子がキャパシタを介し接地され、
前記電圧発生端子が第２のスイッチと第２の抵抗とを介して接地され、
前記第１のスイッチをオフにし、前記第２のスイッチをオンにすることで前記電圧発生端子の電位を接地レベルとし、前記第１のスイッチをオンにし、前記第２のスイッチをオフにすることで前記電圧発生端子の電位を前記基準電圧とすることを特徴とする基準電圧発生回路。
【請求項６】
所定の基準電圧を発生し、前記発生した基準電圧を電圧発生端子より出力する基準電圧発生回路であって、
電圧源が、第１のスイッチと第１の抵抗とを介して前記電圧発生端子に接続され、
前記電圧発生端子がキャパシタを介し接地され、
前記電圧発生端子が、ゲートが前記電圧源に接続されソースを接地側の入力端子としドレインを前記電圧発生端子側の出力端子とするＮ型ＭＯＳトランジスタと第２のスイッチと第２の抵抗とを介して接地され、
前記第１のスイッチをオフにし、前記第２のスイッチをオンにすることで前記電圧発生端子の電位を接地レベルとし、前記第１のスイッチをオンにし、前記第２のスイッチをオフにすることで前記電圧発生端子の電位を前記基準電圧とすることを特徴とする基準電圧発生回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は基準電圧発生回路およびこれを用いたミュート回路に関し、特に、基準電圧を発生し、発生した基準電圧を制御する基準電圧発生回路と、該基準電圧発生回路で発生した基準電圧をアナログ増幅回路のアナログコモン電圧端子に印加し、発生した基準電圧を制御してアナログ増幅回路の出力信号をミュートするミュート回路に関する。
【０００２】
【従来の技術】
一般的に、図４に示すようなアナログ増幅回路において、アナログ増幅回路をパワーアップすると、アナログ増幅回路の出力ＶＯＵＴはハイインピーダンスの不安定な状態から信号が出力される安定な状態になる。このため、瞬間的に出力負荷に電流が流れる。出力負荷がヘッドフォンなどであった場合は、ボツ音（またはポップノイズ）が発生してしまい、聴感上不都合である。アナログ増幅回路をパワーダウンする際も同様であり、アナログ増幅回路の出力ＶＯＵＴは信号が出力される安定な状態からハイインピーダンスの不安定な状態になり、ボツ音が発生する。よって、アナログ増幅回路をパワーアップ、パワーダウンする際には、アナログ増幅回路の出力信号をミュートしておき、ポップノイズが発生しないようにする必要がある。
【０００３】
アナログ増幅回路の出力をミュートしてボツ音を発生させない方法としては、図５，図６に示すような方法がある。ミュート中はアナログ増幅回路のアナログコモン電圧ＶＣを０Ｖにしてアナログ増幅回路の出力ＶＯＵＴを０Ｖにしておき、ミュート中にアナログ増幅回路をパワーアップまたはパワーダウンする。図５に示すように、アナログ増幅回路のパワーアップ時は、パワーダウン信号をＨからＬにしてパワーダウンを解除した後、ミュート信号をＨからＬにしてミュートを解除する。図６に示すように、アナログ増幅回路のパワーダウン時は、ミュート信号をＬからＨにしてミュートした後、パワーダウン信号をＬからＨにしてパワーダウンする。よって、ミュート中は出力ＶＯＵＴは常に０Ｖなので、パワーダウン信号の変化時にはボツ音は発生しない。
【０００４】
しかし、図５，図６に示すように、ミュート信号の変化時に、アナログコモン電圧ＶＣが０Ｖから一定電圧ＶＡに（またはＶＡから０Ｖに）急激に変化すると、ここでもボツ音が発生する。
【０００５】
図５に示すように、アナログコモン電圧ＶＣの立ち上がり時において、アナログコモン電圧ＶＣは０ＶからＶＡになり、出力ＶＯＵＴも０ＶからＶＡになる。アナログコモン電圧ＶＣが０ＶからＶＡになる時刻をそれぞれｔ１１，ｔ１２とすれば、ボツ音は時刻ｔ１１およびｔ１２で発生する。時刻ｔ１１でのアナログコモン電圧ＶＣの傾きＶＡ／（ｔ１２−ｔ１１）が大きい程、出力ＶＯＵＴにおいて大きなレベルのボツ音が発生する。同様に、時刻ｔ１２においてもアナログコモン電圧ＶＣの傾きが大きい程、大きなレベルのボツ音が発生する。
【０００６】
図６に示すように、アナログコモン電圧ＶＣの立ち下がり時において、アナログコモン電圧ＶＣはＶＡから０Ｖになり、出力ＶＯＵＴもＶＡから０Ｖになる。アナログコモン電圧ＶＣがＶＡから０Ｖになる時刻をそれぞれｔ２１，ｔ２２とすれば、ボツ音は時刻ｔ２１およびｔ２２で発生する。時刻ｔ２１でのアナログコモン電圧ＶＣの傾きＶＡ／（ｔ２２−ｔ２１）が大きい程、出力ＶＯＵＴにおいて大きなレベルのボツ音が発生する。同様に、時刻ｔ２２においてもアナログコモン電圧ＶＣの傾きが大きい程、大きなレベルのボツ音が発生する。したがって、ミュート信号変化時の出力ＶＯＵＴにおけるボツ音の発生を防ぐために、アナログコモン電圧ＶＣは０ＶからＶＡに（またはＶＡから０Ｖに）緩やかに変化させる必要がある。
【０００７】
アナログ増幅回路のアナログコモン電圧ＶＣを変化させて出力信号をミュートするための従来の回路（ミュート回路）には、図７に示されるような回路がある。図７において、ミュート回路はアナログ増幅回路と基準電圧発生回路で構成される。アナログ増幅回路のアナログコモン端子は基準電圧発生回路の電圧発生端子に接続されている。該電圧発生端子は抵抗Ｒ２１およびスイッチＳＷ２１を介して一定電圧ＶＳを発生する電圧源に接続され、また該電圧発生端子は抵抗Ｒ２２およびスイッチＳＷ２２を介して接地されている。さらに、該電圧発生端子はキャパシタＣ２を介し接地される。
【０００８】
アナログコモン電圧ＶＣの立ち上がり時は、スイッチＳＷ２１がオフ、スイッチＳＷ２２がオンの状態から、スイッチＳＷ２１がオン、スイッチＳＷ２２がオフの状態になる。
【０００９】
図８は、図７のミュート回路における立ち上がり時のアナログコモン電圧ＶＣとアナログ出力ＶＯＵＴの状態を示すタイミングチャートである。図８に示すように、アナログコモン電圧ＶＣはＶＣ＝ＶＳ×｛１−ｅ−ｔ／（Ｒ２１×ｃ２）｝の式で表わされ、アナログコモン電圧ＶＣは０Ｖから上昇し最終的にＶＳにセトリングされ、定常状態（アナログコモン電圧ＶＣがＶＳの状態）の９５％に達する時間（セトリング時間）は、キャパシタＣ２と抵抗Ｒ２１によって任意に決定することができる。このときのセトリング時間は、３×Ｃ２×Ｒ２１となる。定常値ＶＳに緩やかに収束するため、前述した時刻ｔ１２で発生するボツ音はこの回路構成では小さい。
【００１０】
アナログコモン電圧ＶＣの立ち下がり時は、スイッチＳＷ２１がオン、スイッチＳＷ２２がオフの状態から、スイッチＳＷ２１がオフ、スイッチＳＷ２２がオンの状態になる。
【００１１】
図９は、図７のミュート回路における立ち下がり時のアナログコモン電圧ＶＣとアナログ出力ＶＯＵＴの状態を示すタイミングチャートである。図９に示すように、アナログコモン電圧ＶＣはＶＳから低下し最終的に０Ｖにセトリングされ、定常状態（アナログコモン電圧ＶＣが０Ｖの状態）の９５％に達する時間（セトリング時間）は、キャパシタＣ２と抵抗Ｒ２２によって任意に決定することができる。このときのセトリング時間は、３×Ｃ２×Ｒ２２となる。定常値０Ｖに緩やかに収束するため、前述した時刻ｔ２２で発生するボツ音はこの回路構成では小さい。
【００１２】
さらに、図８において、立ち上がり時の時刻ｔ１におけるアナログコモン電圧ＶＣの傾きは、キャパシタＣ２と抵抗Ｒ２１で決まってしまい、ＶＳ／（Ｃ２×Ｒ２１）となる。同様に、図９において、立ち下がり時の時刻ｔ２におけるアナログコモン電圧ＶＣの傾きは、ＶＳ／（Ｃ２×Ｒ２２）となる。例えば、通常使用され得る容量値、抵抗値は、それぞれＶＳ＝１Ｖ，Ｃ２＝１μＦ，Ｒ２１＝Ｒ２２＝１００ｋΩのオーダーである。このとき、立ち上がり時の時刻ｔ１（または立ち下がり時の時刻ｔ２）におけるアナログコモン電圧ＶＣ（出力ＶＯＵＴ）の傾きは、約１０Ｖ／ｓとなる。
【００１３】
【発明が解決しようとする課題】
しかし、アナログコモン電圧ＶＣは使用されるアプリケーションによって要求される時間内に完全に立ち上がるまたは立ち下がる必要があるため、それによって抵抗とキャップの値は決められてしまう。したがって、アナログコモン電圧ＶＣの立ち上がり時または立ち下がり時における傾きは、この抵抗とキャパシタの値で決まってしまい、これ以上緩やかにすることはできない。
【００１４】
また、アナログコモン電圧ＶＣを決められた時間内には完全に立ち上がるまたは立ち下がるようにした上で、アナログコモン電圧ＶＣの立ち上がり時または立ち下がり時における傾きを緩やかにするために、抵抗とキャップの値を可能な範囲で大きくしたとしても、回路規模が大きくなってしまうという問題がある。
【００１５】
そこで、本発明の目的は、抵抗とキャパシタの値を変えず、セトリング時間に影響を与えることなく、アナログコモン電圧ＶＣの立ち上がり時または立ち下がり時における傾きをさらに緩やかにすることで、アナログアンプの回路の出力ＶＯＵＴにおけるボツ音の発生を低減することができるミュート回路および基準電圧発生回路を提供することである。
【００１６】
【課題を解決するための手段】
上記の目的を達成するために請求項１の発明では、所定の基準電圧を発生し、前記発生した基準電圧を電圧発生端子より出力する基準電圧発生回路を有し、前記電圧発生端子を演算増幅器の動作基準電圧端子に接続して前記発生した基準電圧を前記動作基準電圧端子に印加し、前記動作基準電圧端子の電位を接地レベルに制御して前記演算増幅器の出力信号をミュートするミュート回路であって、前記基準電圧発生回路は、電圧源が、ゲートが接地されソースを前記電圧源側の入力端子としドレインを前記電圧発生端子側の出力端子とするＰ型ＭＯＳトランジスタと第１のスイッチと第１の抵抗とを介して前記電圧発生端子に接続され、前記電圧発生端子がキャパシタを介し接地され、前記電圧発生端子が、ゲートが前記電圧源に接続されソースを接地側の入力端子としドレインを前記電圧発生端子側の出力端子とするＮ型ＭＯＳトランジスタと第２のスイッチと第２の抵抗とを介して接地され、ミュート動作時は、前記第１のスイッチをオフにし、前記第２のスイッチをオンにすることで前記動作基準電圧端子の電位を接地レベルとし、非ミュート動作時は、前記第１のスイッチをオンにし、前記第２のスイッチをオフにすることで前記動作基準電圧端子の電位を前記基準電圧とする形態のミュート回路を実施した。
【００１７】
請求項２の発明では、所定の基準電圧を発生し、前記発生した基準電圧を電圧発生端子より出力する基準電圧発生回路を有し、前記電圧発生端子を演算増幅器の動作基準電圧端子に接続して前記発生した基準電圧を前記動作基準電圧端子に印加し、前記動作基準電圧端子の電位を接地レベルに制御して前記演算増幅器の出力信号をミュートするミュート回路であって、前記基準電圧発生回路は、電圧源が、ゲートが接地されソースを前記電圧源側の入力端子としドレインを前記電圧発生端子側の出力端子とするＰ型ＭＯＳトランジスタと第１のスイッチと第１の抵抗とを介して前記電圧発生端子に接続され、前記電圧発生端子がキャパシタを介し接地され、前記電圧発生端子が第２のスイッチと第２の抵抗とを介して接地され、ミュート動作時は、前記第１のスイッチをオフにし、前記第２のスイッチをオンにすることで前記動作基準電圧端子の電位を接地レベルとし、非ミュート動作時は、前記第１のスイッチをオンにし、前記第２のスイッチをオフにすることで前記動作基準電圧端子の電位を前記基準電圧とする形態のミュート回路を実施した。
【００１８】
請求項３の発明では、所定の基準電圧を発生し、前記発生した基準電圧を電圧発生端子より出力する基準電圧発生回路を有し、前記電圧発生端子を演算増幅器の動作基準電圧端子に接続して前記発生した基準電圧を前記動作基準電圧端子に印加し、前記動作基準電圧端子の電位を接地レベルに制御して前記演算増幅器の出力信号をミュートするミュート回路であって、前記基準電圧発生回路は、電圧源が、第１のスイッチと第１の抵抗とを介して前記電圧発生端子に接続され、前記電圧発生端子がキャパシタを介し接地され、前記電圧発生端子が、ゲートが前記電圧源に接続されソースを接地側の入力端子としドレインを前記電圧発生端子側の出力端子とするＮ型ＭＯＳトランジスタと第２のスイッチと第２の抵抗とを介して接地され、ミュート動作時は、前記第１のスイッチをオフにし、前記第２のスイッチをオンにすることで前記動作基準電圧端子の電位を接地レベルとし、非ミュート動作時は、前記第１のスイッチをオンにし、前記第２のスイッチをオフにすることで前記動作基準電圧端子の電位を前記基準電圧とする形態のミュート回路を実施した。
【００２１】
請求項４の発明では、所定の基準電圧を発生し、前記発生した基準電圧を電圧発生端子より出力する基準電圧発生回路であって、電圧源が、ゲートが接地されソースを前記電圧源側の入力端子としドレインを前記電圧発生端子側の出力端子とするＰ型ＭＯＳトランジスタと第１のスイッチと第１の抵抗とを介して前記電圧発生端子に接続され、前記電圧発生端子がキャパシタを介し接地され、前記電圧発生端子が、ゲートが前記電圧源に接続されソースを接地側の入力端子としドレインを前記電圧発生端子側の出力端子とするＮ型ＭＯＳトランジスタと第２のスイッチと第２の抵抗とを介して接地され、前記第１のスイッチをオフにし、前記第２のスイッチをオンにすることで前記電圧発生端子の電位を接地レベルとし、前記第１のスイッチをオンにし、前記第２のスイッチをオフにすることで前記電圧発生端子の電位を前記基準電圧とする形態の基準電圧発生回路を実施した。
【００２２】
請求項５の発明では、所定の基準電圧を発生し、前記発生した基準電圧を電圧発生端子より出力する基準電圧発生回路であって、電圧源が、ゲートが接地されソースを前記電圧源側の入力端子としドレインを前記電圧発生端子側の出力端子とするＰ型ＭＯＳトランジスタと第１のスイッチと第１の抵抗とを介して前記電圧発生端子に接続され、前記電圧発生端子がキャパシタを介し接地され、前記電圧発生端子が第２のスイッチと第２の抵抗とを介して接地され、前記第１のスイッチをオフにし、前記第２のスイッチをオンにすることで前記電圧発生端子の電位を接地レベルとし、前記第１のスイッチをオンにし、前記第２のスイッチをオフにすることで前記電圧発生端子の電位を前記基準電圧とする形態の基準電圧発生回路を実施した。
【００２３】
請求項６の発明では、所定の基準電圧を発生し、前記発生した基準電圧を電圧発生端子より出力する基準電圧発生回路であって、電圧源が、第１のスイッチと第１の抵抗とを介して前記電圧発生端子に接続され、前記電圧発生端子がキャパシタを介し接地され、前記電圧発生端子が、ゲートが前記電圧源に接続されソースを接地側の入力端子としドレインを前記電圧発生端子側の出力端子とするＮ型ＭＯＳトランジスタと第２のスイッチと第２の抵抗とを介して接地され、前記第１のスイッチをオフにし、前記第２のスイッチをオンにすることで前記電圧発生端子の電位を接地レベルとし、前記第１のスイッチをオンにし、前記第２のスイッチをオフにすることで前記電圧発生端子の電位を前記基準電圧とする形態の基準電圧発生回路を実施した。
【００２６】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
図１は、本発明のミュート回路および本発明の基準電圧発生回路を示す回路図である。ミュート回路はアナログ増幅回路と基準電圧発生回路で構成される。アナログ増幅回路のアナログコモン端子は基準電圧発生回路の電圧発生端子に接続される。該電圧発生端子はＰ型ＭＯＳトランジスタＭ１、抵抗Ｒ１１およびスイッチＳＷ１１を介して一定電圧ＶＳを発生する電圧源に直列に接続される。接続される順番はいずれの場合でもよいが、好ましい順番は、電圧発生端子、Ｐ型ＭＯＳトランジスタＭ１、抵抗Ｒ１１、スイッチＳＷ１１、一定電圧ＶＳを発生する電圧源の順である。
【００２７】
また該電圧発生端子はＮ型ＭＯＳトランジスタＭ２、抵抗Ｒ１２およびスイッチＳＷ１２を介して接地されている。接続される順番はいずれの場合でもよいが、好ましい順番は、電圧発生端子、Ｎ型ＭＯＳトランジスタＭ２、抵抗Ｒ１２、スイッチＳＷ１２、接地端子の順である。Ｐ型ＭＯＳトランジスタＭ１のゲートは接地され、Ｎ型トランジスタＭ２のゲートは電圧ＶＳを発生する電圧源に接続されている。さらに、該電圧発生端子はキャパシタＣ１を介し接地される。
【００２８】
図２は、アナログコモン電圧ＶＣの立ち上がり時の本発明のミュート回路を模式的に示した回路図である。図１に記載されたスイッチＳＷ１１はオン、スイッチＳＷ１２はオフしている状態である。アナログコモン端子はＰ型ＭＯＳトランジスタＭ１および抵抗Ｒ１１を介して電圧ＶＳを発生する電圧源に接続され、このＰ型ＭＯＳトランジスタＭ１のゲートは接地されている。さらに、アナログコモン端子はキャパシタＣ１を介し接地される。
【００２９】
図３は、アナログコモン電圧ＶＣの立ち下がり時の本発明のミュート回路を模式的に示した回路図である。図１に記載されたスイッチＳＷ１１はオフ、スイッチＳＷ１２はオンしている状態である。アナログコモン端子はＮ型ＭＯＳトランジスタＭ２および抵抗Ｒ１２を介して接地され、このＮ型ＭＯＳトランジスタＭ２のゲートは電圧ＶＳを発生する電圧源に接続されている。さらに、アナログコモン端子はキャパシタＣ１を介し接地される。
【００３０】
次に、本発明の実施の形態におけるミュート回路および基準電圧発生回路の動作を説明する。
【００３１】
図２において、アナログコモン電圧ＶＣの立ち上がり時には、スイッチＳＷ１１はオフ、スイッチＳＷ１２はオンしている状態から、スイッチＳＷ１１はオン、スイッチＳＷ１２はオフしている状態になるので、立ち上がり時の時刻におけるアナログコモン電圧ＶＣの初期値は０Ｖである。このとき、Ｐ型ＭＯＳトランジスタＭ１のゲート電圧とドレイン電圧は等しいため、このＰ型ＭＯＳトランジスタＭ１は飽和領域で動作し、定電流源として動作して電流Ｉ１１が流れる。
【００３２】
したがって、立ち上がり時の時刻Δｔにおけるアナログコモン電圧ＶＣの傾きはΔＶ／Δｔ＝（ΔＱ／Ｃ１）×（１／Δｔ）＝（ΔＱ／Δｔ）×（１／Ｃ１）＝Ｉ１１／Ｃ１である。ここでΔＶは時刻Δｔにおけるアナログコモン電圧ＶＣの電圧変化量、ΔＱは時刻ΔｔにおけるキャパシタＣ１の電荷変化量である。
【００３３】
例えば、通常使用され得る容量値、電流値としては、Ｃ１＝１μＦ，Ｉ１１＝３．３μＡのオーダーであり、ＶＳ＝１Ｖ、Ｐ型ＭＯＳトランジスタＭ１はＷ＝２０μｍ，Ｌ＝５μｍ，そしてＮ型ＭＯＳトランジスタＭ１はＷ＝２０μｍ，Ｌ＝２０μｍとする。このとき、立ち上がり時におけるアナログコモン電圧ＶＣ（出力ＶＯＵＴ）の傾きは、約３．３Ｖ／ｓである。この値は出力ＶＯＵＴにおいてボツ音として聞こえないレベルであり、聴感上良好な状態である。
【００３４】
次に、アナログコモン電圧ＶＣが０Ｖからさらに上昇すると、Ｐ型ＭＯＳトランジスタＭ１のドレイン電圧も上昇し、このＰ型ＭＯＳトランジスタＭ１は線形動作領域に入り、Ｐ型ＭＯＳトランジスタＭ１の抵抗成分は抵抗Ｒ１１（通常は数十ｋΩ〜数百ｋΩ）と比較して無視できるほど非常に小さい値（通常は数百Ω〜数ｋΩ）になる。
【００３５】
したがって、アナログコモン電圧ＶＣは、図８と同様に緩やかに上昇し、最終的にＶＳにセトリングされるが、定常状態（アナログコモン電圧ＶＣがＶＳの状態）の９５％に達する時間（セトリング時間）は３×Ｃ１×Ｒ１１であり、Ｐ型ＭＯＳトランジスタＭ１の影響を受けずに、キャパシタＣ１と抵抗Ｒ１１により決定することができる。
【００３６】
図３において、アナログコモン電圧ＶＣの立ち下がり時には、スイッチＳＷ１１はオン、スイッチＳＷ１２はオフしている状態から、スイッチＳＷ１１はオフ、スイッチＳＷ１２はオンしている状態になるので、立ち下がり時の時刻におけるアナログコモン電圧ＶＣの初期値はＶＳである。このとき、Ｎ型ＭＯＳトランジスタＭ２のゲート電圧とドレイン電圧は等しいため、このＮ型ＭＯＳトランジスタＭ２は飽和領域で動作し、定電流源として動作して電流Ｉ１２が流れる。
【００３７】
したがって、立ち上がり時の時刻Δｔにおけるアナログコモン電圧ＶＣの傾きは、Ｉ１２／Ｃ１であり、約３．３Ｖ／ｓである。この値は、Ｎ型ＭＯＳトランジスタを挿入しない場合と比較してはるかに小さく、出力ＶＯＵＴにおいてボツ音をさらに低減でき、聴感上良好な状態とすることができる。
【００３８】
次に、アナログコモン電圧ＶＣがＶＳから低下すると、Ｎ型ＭＯＳトランジスタＭ２のドレイン電圧も低下し、このＮ型ＭＯＳトランジスタＭ２は線形動作領域に入り、Ｎ型ＭＯＳトランジスタＭ２の抵抗成分は抵抗Ｒ１２通常は数十ｋΩ〜数百ｋΩ）と比較して無視できるほど非常に小さい値（通常は数百Ω〜数ｋΩ）になる。
【００３９】
したがって、アナログコモン電圧ＶＣは、図９と同様に緩やかに下降し、最終的に０Ｖにセトリングされるが、定常状態（アナログコモン電圧ＶＣが０Ｖの状態）の９５％に達する時間（セトリング時間）は３×Ｃｌ×Ｒ１２であり、Ｎ型ＭＯＳトランジスタの影響を受けずに、キャパシタＣ１と抵抗Ｒ１２により決定することができる。
【００４０】
【発明の効果】
以上説明したように、本発明に係る基準電圧発生回路によれば、従来回路にＭＯＳトランジスタを挿入した小規模の回路で構成することができる。ＭＯＳトランジスタは抵抗とキャパシタで決まるセトリング時間に影響を与えることなしに、基準電圧発生回路の出力電圧の立ち上がり時または立ち下がり時における傾きをさらに緩やかにできる効果がある。
【００４１】
本発明に係るミュート回路によれば、従来回路にＭＯＳトランジスタを挿入した小規模の回路で構成することができる。ＭＯＳトランジスタは抵抗とキャパシタで決まるセトリング時間に影響を与えることなしに、アナログコモン電圧ＶＣの立ち上がり時または立ち下がり時における傾きをさらに緩やかにすることができるため、アナログ増幅回路の出力ＶＯＵＴにおけるボツ音の発生を低減できる効果がある。
【図面の簡単な説明】
【図１】本発明のミュート回路および本発明の基準電圧発生回路を示す回路図である。
【図２】アナログコモン電圧の立ち上がり時の本発明のミュート回路を模式的に示す回路図である。
【図３】アナログコモン電圧の立ち下がり時の本発明のミュート回路を模式的に示す回路図である。
【図４】アナログ増幅回路を示す回路図である。
【図５】アナログコモン電圧とアナログ出力の立ち上がり時の状態を示すタイミングチャートである。
【図６】アナログコモン電圧とアナログ出力の立ち下がり時の状態を示すタイミングチャートである。
【図７】従来のミュート回路および従来の基準電圧発生回路の例を示す回路図である。
【図８】従来のミュート回路における立ち上がり時のアナログコモン電圧とアナログ出力の状態を示すタイミングチャートである。
【図９】従来のミュート回路における立ち下がり時のアナログコモン電圧とアナログ出力の状態を示すタイミングチャートである。
【符号の説明】
Ｃ１，Ｃ２  キャパシタ
Ｉ１１，Ｉ１２  電流
Ｍ１  Ｐ型ＭＯＳトランジスタ
Ｍ２  Ｎ型ＭＯＳトランジスタ
Ｒ１１，Ｒ１２，Ｒ２１，Ｒ２２  抵抗
Ｒ１１，Ｒ１２，ＳＷ１１，ＳＷ１２，ＳＷ２１，ＳＷ２２  スイッチ
ＶＡ  一定電圧
ＶＣ  アナログコモン電圧
ＶＯＵＴ  アナログ出力
ＶＳ  一定電圧（定常値）
【図１】
0004183957.tif 000002
【図２】
0004183957.tif 000003
【図３】
0004183957.tif 000004
【図４】
0004183957.tif 000005
【図５】
0004183957.tif 000006
【図６】
0004183957.tif 000007
【図７】
0004183957.tif 000008
【図８】
0004183957.tif 000009
【図９】
0004183957.tif 000010