【事件の表示】
　昭和６３年　特　許　願　第１００６３６号「マイクロシーケンサ」拒絶査定に対する審判事件（平成　１年１０月３０日出願公開、特開平　１−２７１８３８）について、次のとおり審決する。
【結論】
　本件審判の請求は、成り立たない。
【理由】
Ｉ　手続きの経緯及び本件発明
　本件出願は、昭和６３年４月２２日にされたものであって、請求項に係る発明（以下、「本件発明」という。）は、平成７年８月２８日付け、同８年５月１３日付け及び同１１年１月２５日付け各手続補正書により補正された明細書及び図面の記載からみて、「ジャンプ処理の効率改善を図って高速化を達成する」（明細書の発明の詳細な説明の〔概要〕及び〔発明が解決しようとする課題〕の項）ことを発明の目的とし、次の事項を発明の構成とするものである。
「マイクロＲＯＭと、現在実行中のアドレスを１増分したコンティニューアドレスを発生する第１のアドレス発生手段と、分岐アドレスが記憶されているジャンプアドレステーブルと、複数の分岐条件信号が入力されると、前記分岐条件信号の組に従って直接にジャンプアドレステーブルを参照し、分岐先アドレスを発生する第２のアドレス発生手段と、前記複数の分岐条件信号を入力し前記分岐条件信号の組に従って分岐が成立するか否かの判定を前記第２のアドレス発生手段における分岐先アドレスの発生と並行して実施する判定手段と、前記判定手段の判定結果に基づいて動作し、通常は前記コンティニューアドレスを選択し、また、分岐成立の場合は前記分岐先アドレスを選択する選択手段と、該選択手段で選択されたコンティニューアドレス若しくは分岐先アドレスに従って、前記マイクロＲＯＭ内の該当するアドレス内からデータを取り出して出力する出力手段と、を備えたことを特徴とするマイクロシーケンサ」
（なお、明細書の特許請求の範囲には、「…（略）…複数の分岐条件信号が入力されると、前記分岐条件信号に従って…（略）…前記複数の分岐条件信号を入力し前記分岐条件信号に従って…（略）…ジャンプアドレスを選択する…（略）…ジャンプアドレスに従って…（略）…」と記載されているが、明細書及び図面の記載を（平成１１年１月２５日付け意見書における意見を加味して）総合判断すれば、前記記載は、「…（略）…複数の分岐条件信号が入力されると、前記分岐条件信号
の組
の組
分岐先アドレス
分岐先アドレス
ＩＩ　引用刊行物に記載の発明
１　これに対して、当審において合議の結果平成１０年１０月２３日付けで通知した拒絶理由に引用した特開昭５７−２１１６４５号公報（昭和５７年１２月２５日特許庁発行、以下、「引用刊行物」という。）には、マイクロプログラムを用いて処理動作するμＰ制御方式のデータ処理装置におけるμＰアドレス制御回路が記載されており、これに関連して、次の各事項が図面と共に記載されている。
▲１▼　「従来、μＰ制御方式のデータ処理装置において、μＰアドレス生成回路が１つであったため、条件分岐する場合、分岐条件が確定した後、分岐すべきμＰアドレスの生成が行なわれていた。そのため、μＰがシーケンシャルな動作を行なう場合に比べて、分岐条件が成立した場合のμＰのアドレス生成に時間を必要とし、μＰの実行サイクルを遅らせる原因となっていた。
　本発明は、条件分岐の場合、μＰが次に実行するμＰアドレスとして現μＰアドレスに“＋１”したμＰアドレスと条件分岐した場合の条件分岐アドレスを別々の独立したμＰアドレス生成回路であらかじめ生成し、μＰの実行を高速に行なうためのμＰアドレス制御回路を有することにより、前記欠点を補うもので以下詳細に説明する。」（１頁右下欄１０行〜２頁左上欄４行）
▲２▼　「第１図は本発明におけるμＰアドレス制御部であり、１および２はアドレス生成回路（以下ＭＢＣと略称する）であり、３はＭＳＣを制御するμＰアドレス制御回路、４はμＰの内容を記憶している固定記憶装置（以下ＣＭと略称する）、５はマイクロ命令を一時記憶するマイクロ・インストラクション・レジスタ（以下ＣＭＩＲと略称する）、６は種々の分岐条件信号をＣＭＩＲの所定フィールドと接続される制御信号線８に従って選択する選択回路、７はＣＭＩＲの所定フィールドと接続され、後述するＭＳＣのＣＴＬに接続される制御信号線を示す。」（２頁左上欄５行〜１５行）
▲３▼　「第２図はＭＳＣの内部構成を示す図であり、１，２，７は第１図の同一番号と対応し１０は制御回路、１１はアドレス生成部、１２は現在実行中のμＰアドレスを保有するμＰカウンタ（以下μｐＣと略称する）、１３はＡＮＤゲート、１４はＭＳＣで生成したμＰアドレスをアドレスバス１５へ送出するための制御信号線、７は１６の制御信号線と共にＭＳＣの動作を制御する制御信号線（以下ＣＴＬと略称する）、１６はＣＴＬ７が条件分岐指定であるときの条件分岐信号（以下ＣＣと略称する）を入力するものである。」（２頁左上欄１６行〜右上欄６行）
▲４▼　「第３図は本発明における実施例であり、１，２，７および９は第１図の同一番号と対応するものであり、１７はインバータ回路、１８および１９はＡＮＤ回路、２０および２１はフリップフロップ回路、２３はＣＭＩＲへマイクロ命令がセットされるのと同じタイミングで信号が送出される制御信号線、２４はマイクロ命令がＣＭＩＲヘセットされ、そのマイクロ実行サイクルにおける制御信号線９の信号が確定した後、信号が送出される制御信号線、２５はＭＳＣ１の入力端子ＯＥ、２６は、ＭＳＣ１の入力端子ＣＣ、２７はＭＳＣ２の入力端子ＯＥ、２８はＭＳＣ２の入力端子ＣＣに各々接続される制御信号線、１５は第２図の同一番号と対応しＷＩＲＥＤ−ＯＲ結線されており、ＭＳＣ１、ＭＳＣ２の出力端子ＯＵＴへ接続され、ＣＭに対するアドレスを供給するものである。」（２頁左下欄４行〜１９行）
▲５▼　「本発明は以上述べた回路構成において、μＰの実行サイクルをｔｎとし、さらにｔｎサイクルを２分割した前半のサイクルをｔｎ′サイクル、後半のサイクルをｔｎ″とし、…（略）…条件分岐する場合はｔｎ′サイクルでＭＳＣ１において入力信号ＣＣが条件不成立指定の場合のμＰアドレス（即ち、ＭＳＣ１のμＰＣに“＋１”したアドレス）を生成し、ＭＳＣ２において入力信号ＣＣが条件成立指定の場合の分岐アドレスを生成し、しかる後、制御信号線９が条件不成立を指示するときは、ＭＳＣ１の入力端子ＯＥをイネーブルにし、ＭＳＣ１のアドレス生成部で生成したμｐｃに“＋１”したアドレスを次に実行すべきμＰアドレスとして出力し、制御信号線９が条件成立を指示するときは、ＭＳＣ２の入力端子ＯＥをイネーブルにし、ＭＳＣ２のアドレス生成部において生成した分岐アドレスを次に実行すべきμＰアドレスとして出力する。」（２頁左下欄末行〜右下欄１９行）
▲６▼　「以下ＣＴＬからの制御信号が条件分岐指定の場合について詳述する。この場合、ｔｎ′サイクルでは、ＣＭＩＲにマイクロ命令がセットされるのと同一タイミングで制御信号線２４を介して、フリップフロップ２０のＲ入力およびフリップフロップ２１のＳ入力に制御信号が引加されると、フリップフロップ２０の出力Ｑ“０”は信号をＭＳＣ１の入力端子ＣＣに供給し、ＭＳＣ１ではμｐｃに“＋１”したアドレスの生成を開始する。一方、フリップフロップ２１の出力Ｑは“１”信号をＭＳＣ２の入力端子ＣＣに供給し、ＭＳＣ２では分岐アドレスの生成を開始する。しかる後、制御信号線９の信号が確定し、制御信号線９が“０”であるときはＭＳＣｌの入力端子ＯＥに“１”信号を送出し、ＭＳＣ２の入力端子ＯＥに“０”信号を送出しＭＳＣ１で生成されたμＰアドレス、即ち、ＭＳＣ１のμｐｃに“＋１”したアドレスを次のμＰアドレスとしてＣＭに送出する。また逆に、制御信号線９が“１”であるときはＭＳＣ１の入力端子ＯＥに“０”信号を送出し、ＭＳＣ２の入力端子ＯＥに“１”信号を送出し、ＭＳＣ２で生成された分岐アドレスを次のμＰアドレスとしてＣＭに送出する。」（３頁左上欄９行〜右上欄１０行）
　以上の記載事項から、刊行物１には、分岐条件が成立した場合のμＰアドレス生成に要する時間の減少を図ることによってμＰの実行を高速に行なうことを発明の目的とし、次の事項を発明の構成とする発明（以下、「引用刊行物に記載の発明」という。）が記載されているということができる。
　固定記憶装置４と、現在実行中のμＰアドレスに“＋１”したアドレスを生成するアドレス生成回路１と、分岐アドレスを生成するアドレス生成回路２と、種々の分岐条件信号を入力し前記分岐条件信号のうちの選択した分岐条件信号に従って分岐条件が成立するか否かの判定を前記アドレス生成回路２における分岐アドレスの生成と並行して実施する（図示されない）手段と、前記手段の判定結果に基づいて動作し、通常は前記“＋１”したアドレスを選択し、また、条件成立の場合は前記分岐アドレスを選択する（アドレス生成回路１及び２のそれぞれに設けられたＡＮＤゲート１３を主要素とする）手段と、該手段で選択された“＋１”したアドレス若しくは分岐アドレスに従って、前記固定記憶装置４内の該当するアドレス内からμＰを取り出して出力する（ＣＭＩＲ５を含む）手段と、を備えた装置
ＩＩＩ　本件発明と引用刊行物に記載の発明との対比
１　引用刊行物に記載の発明の目的は、要するに、分岐処理の効率改善を図ることよりマイクロプログラムの実行の高速化を達成することであるから、この点において、本件発明の目的と引用刊行物に記載の発明の目的とは一致する。
２　また、本件発明の構成と引用刊行物に記載の発明の構成とを対比すると、本件発明の「マイクロＲＯＭ」、「第１のアドレス発生手段」、「選択手段」及び「出力手段」は、それぞれ、引用刊行物に記載の発明の「固定記憶装置４」、「アドレス生成回路１」、「（アドレス生成回路１及び２のそれぞれに設けられたＡＮＤゲート１３を主要素とする）手段」及び「（ＣＭＩＲ５を含む）手段」と同義であり、本件発明の「第２のアドレス発生手段」と引用刊行物に記載の発明の「アドレス生成回路２」及び本件発明の「判定手段」と引用刊行物に記載の発明の「（図示されない）手段」とは、それぞれ、“分岐先アドレスを発生する分岐先アドレス発生手段”及び“複数の分岐条件信号を入力し前記分岐条件信号に従って分岐が成立するか否かの判定を分岐先アドレス発生手段における分岐先アドレスの発生と並行して実施する分岐成否判定手段”である点で等価であり、また、引用刊行物に記載の発明の装置は、全体として、マイクロプログラムの実行順序を制御するもの、即ち、本件発明の表現を借りれば、「マイクロシーケンサ」に他ならないものである。
３　よって、両者は、構成上、
　マイクロＲＯＭと、現在実行中のアドレスを１増分したコンティニューアドレスを発生する第１のアドレス発生手段と、分岐先アドレスを発生する第２のアドレス発生手段と、複数の分岐条件信号を入力し前記分岐条件信号に従って分岐が成立するか否かの判定を前記第２のアドレス発生手段における分岐先アドレスの発生と並行して実施する分岐成否判定手段と、前記分岐成否判定手段の判定結果に基づいて動作し、通常は前記コンティニューアドレスを選択し、また、分岐成立の場合は前記分岐先アドレスを選択する選択手段と、該選択手段で選択されたコンティニューアドレス若しくは分岐先アドレスに従って、前記マイクロＲＯＭ内の該当するアドレス内からデータを取り出して出力する出力手段と、を備えたマイクロシーケンサ
である点で一致し、次のア及びイの点で相違する。
＜相違点＞
ア　本件発明が、分岐アドレスが記憶されているジャンプアドレステーブルを備えると共に、分岐先アドレス発生手段は、複数の分岐条件信号が入力されると、前記分岐条件信号の組に従って直接にジャンプアドレステーブルを参照し、分岐先アドレスを発生するものであるのに対して、引用刊行物に記載の発明が、前記ジャンプアドレステーブルを備えず、したがってまた、分岐先アドレス発生手段は、単に、分岐アドレスを生成するというに留まるものである点
イ　分岐成否判定手段における判定が、本件発明では、入力した複数の分岐条件信号の組に従って行なわれるものであるのに対して、引用刊行物に記載の発明では、入力した複数の分岐条件信号のうちの選択した分岐条件信号に従って行なわれるものである点
ＩＶ　相違点についての判断
１　相違点アについて
（１）マイクロシーケンサにおいて、分岐アドレスが記憶されているジャンプアドレステーブルを備えると共に、複数の分岐条件信号が入力されると、該分岐条件信号の組に従って直接に前記ジャンプアドレステーブルを参照し、分岐先アドレスを発生するようにすることは、特開昭５９−３３５５０或いは同６１−８０４２９各号公報に記載されているように、当業者に周知のことであるから、引用刊行物に記載の発明において、分岐アドレスが記憶されているジャンプアドレステーブルを備えると共に、分岐先アドレス発生手段を、複数の分岐条件信号が入力されると、該分岐条件信号の組に従って直接に前記ジャンプアドレステーブルを参照し、分岐先アドレスを発生するように構成することは、当業者が容易に為し得た構成変更に相当する。
（２）また、引用刊行物に記載の発明において、前記のように構成することによる効果も、当業者の予測の範囲のものに過ぎない。
（３）したがって、この点の相違は、格別のものではない。
２　相違点イについて
（１）マイクロシーケンサにおいて、入力した複数の分岐条件信号の組に従って分岐が成立するか否かを判定するようにすることは、特開昭５６−８０７４７、同５９一３３５５０、同６０−２４６４３或いは同６０−２０９８３７各号公報に記載されているように、当業者に周知のことであるところ、そもそも、マイクロシーケンサにおいて、入力した複数の分岐条件信号の組に従って分岐が成立するか否かの判定を行なうようにするか、又は、入力した複数の分岐条件信号のうちの選択した分岐条件信号に従って分岐が成立するか否かの判定を行うようにするかは、当業者が必要に応じて適宜に選択し得る設計事項の範囲に属する事柄であるから、引用刊行物に記載の発明において、分岐成否判定手段における判定を、入力した複数の分岐条件信号の組に従って行なうようにすることは、当業者が容易に為し得た設計変更に相当する。
（２）また、引用刊行物に記載の発明において、前記のようにすることによる効果も、当業者の予測の範囲のものに過ぎない。
（３）したがって、この点の相違も、格別のものではない。
Ｖ　結び
　以上のとおりであって、前記各相違点は、いずれも、格別のものではなく、また、これらの相違点を組み合わせても、格段の効果が生じるものでもないから、本願発明は、当業者が引用刊行物に記載の発明に基づいて容易に発明をすることができたものであって、特許法第２９条第２項の規定により特許を受けることができないものである。
　よって、結論のとおり審決する。