(57)【特許請求の範囲】
【請求項１】
表面に多数の素子搭載部を有し、前記多数の素子搭載部の夫々には、前記素子搭載部の端よりも内側に後退してなる同一形状の導電パターンを有するとともに、前記多数の素子搭載部のうちの第１の素子搭載部の導電パターンと前記第１の素子搭載部と隣接した前記多数の素子搭載部のうちの第２の素子搭載部の導電パターンは、前記第１の素子搭載部と前記第２の素子搭載部の間に設けられた連結部により電気的に接続され、裏面には前記導電パターンと電気的に接続され、前記素子搭載部に対応する領域の端よりも後退して設けられた外部電極を有し、前記連結部により前記導電パターンに電解メッキが施された絶縁基板を準備し、
前記素子搭載部の各々の前記メッキ膜と電気的に接続するとともに、前記素子搭載部に半導体チップを固着し、
各々の前記半導体チップを樹脂層で被覆するように、前記多数の素子搭載部を一括して封止し、隣接した前記素子搭載部の間にある前記樹脂層、前記連結部および前記絶縁基板とをダイシングにより分離して個々の半導体装置を形成する半導体装置の製造方法。
【請求項２】
複数の搭載部が表面において縦横に位置し、各々の前記搭載部の内側にはアイランド部とリード部の導電パターンが設けられ、前記複数の搭載部のうちの第１の搭載部にあるリード部と前記第１の搭載部と隣接した前記複数の搭載部のうちの第２の搭載部にあるリード部とは、前記アイランド部よりも幅の狭い連結部で電気的に接続され、前記表面と対向する裏面には、各々の前記搭載部に対応する領域の端から内側に後退し、前記導電パターンの下に形成されたスルーホールを介して前記連結部と電気的に接続された複数の外部電極が設けられ、前記連結部を介して電解メッキにより成るメッキ膜が前記導電パターンに設けられた絶縁基板を準備し、
各々の前記搭載部のアイランド部に半導体チップを電気的に接続して固着し、
各々の前記半導体チップを樹脂層で被覆するように、前記複数の搭載部を一括して封止し、前記搭載部毎に前記樹脂層と前記絶縁基板とをダイシングブレードにて分離して個々の半導体装置を形成する半導体装置の製造方法であって、
前記導電パターンおよび前記外部電極は、前記ダイシングにより形成された面から後退し、前記連結部は、前記ダイシングにより形成された面から露出することを特徴とする半導体装置の製造方法。
【請求項３】
前記絶縁基板は、セラミックまたはガラスエポキシから成る請求項１または請求項２に記載の半導体装置の製造方法。
【請求項４】
前記メッキ膜は、金よりなる請求項１または請求項２に記載の半導体装置の製造方法。
【請求項５】
前記樹脂層は、液状樹脂を滴下した後に硬化されたものである請求項１または請求項２に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造方法に関し、特にパッケージ外形を縮小し、実装面積を低減しコストダウンが可能な半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体装置の製造においては、ウェハからダイシングして分離した半導体チップをリードフレームに固着し、金型と樹脂注入によるトランスファーモールドによってリードフレーム上に固着された半導体チップを封止し、封止された半導体チップを個々の半導体装置毎に分離するという工程が行われている。このリードフレームには短冊状あるいはフープ状のフレームが用いられており、いずれにしろ１回の封止工程で複数個の半導体装置が同時に封止されている。
【０００３】
図６は、トランスファーモールド工程の状況を示す図である。トランスファーモールド工程では、ダイボンド、ワイヤボンドにより半導体チップ１が固着されたリードフレーム２を、上下金型３Ａ、３Ｂで形成したキャビティ４の内部に設置し、キャビティ４内にエポキシ樹脂を注入することにより、半導体チップ１の封止が行われる。このようなトランスファーモールド工程の後、リードフレーム２を各半導体チップ１毎に切断して、個別の半導体装置が製造される（例えば特開平０５−１２９４７３号）。
【０００４】
この時、図７に示すように、金型３Ｂの表面には多数個のキャビティ４ａ〜４ｆと、樹脂を注入するための樹脂源５と、ランナー６、及びランナー６から各キャビティ４ａ〜４ｆに樹脂を流し込むためのゲート７とが設けられている。これらは全て金型３Ｂ表面に設けた溝である。短冊状のリードフレームであれば、１本のリードフレームに例えば１０個の半導体チップ１が搭載されており、１本のリードフレームに対応して、１０個のキャビティ４と１０本のゲート７、及び１本のランナー６が設けられる。そして、金型３表面には例えばリードフレーム２０本分のキャビティ４が設けられる。
【０００５】
図８は、上記のトランスファーモールドによって製造した半導体装置を示す図である。トランジスタ等の素子が形成された半導体チップ１がリードフレームのアイランド８上に半田等のろう材９によって固着実装され、半導体チップ１の電極パッドとリード１０とがワイヤ１１で接続され、半導体チップ１の周辺部分が上記キャビティの形状に合致した樹脂１２で被覆され、樹脂１２の外部にリード端子１０の先端部分が導出されたものである。
【０００６】
【発明が解決しようとする課題】
従来のパッケージでは、外部接続用のリード端子１０を樹脂１２から突出させるので、リード端子１０の先端部までの距離を実装面積として考慮しなくてはならず、樹脂１２の外形寸法より実装面積の方が遥かに大きくなるという欠点がある。
【０００７】
また、従来のトランスファーモールド技術では、圧力をかけ続けた状態で硬化させることから、ランナー６とゲート７においても樹脂が硬化し、このランナー６等に残った樹脂は廃棄処分となる。そのため、上記のリードフレームを用いた手法では、製造すべき半導体装置個々にゲート７を設けるので、樹脂の利用効率が悪く、樹脂の量に対して製造できる半導体装置の個数が少ないという欠点があった。
【０００８】
【課題を解決するための手段】
本発明は、上述した各事情に鑑みて成されたものであり、多数の素子搭載部を有する絶縁基板を準備し、前記素子搭載部の各々に半導体チップを固着し、前記各々の半導体チップを樹脂層で被覆し、前記素子搭載部毎に前記樹脂層と前記絶縁基板とを分離して個々の半導体素子を形成する半導体装置の製造方法において、
前記絶縁基板の裏面側に、前記半導体チップの外部接続電極となる電極パターンを設け、
該電極パターンを、分離した絶縁基板の端部から内側に後退させたことを特徴とするものである。
【０００９】
【発明の実施の形態】
以下に本発明の実施の形態を詳細に説明する。
【００１０】
第１工程：
まず、図１に示したような、１個の半導体装置に対応する搭載部２０を複数個分、例えば１００個分を縦横に配置した、大判の共通基板２１を準備する。共通基板２１は、セラミックやガラスエポキシ等からなる絶縁基板であり、それらが１枚あるいは数枚重ね合わされて、合計の板厚が２５０〜３５０μｍと製造工程における機械的強度を維持し得る板厚を有している。以下は、第１の絶縁基板２２（板厚：約１００μｍ）の上に第２の絶縁基板２３（板厚：約２００μｍ）を重ね合わせて、大判の共通基板を形成した例を説明する。
【００１１】
共通基板２１の各搭載部２０の表面には、タングステン等の金属ペーストの印刷と、金の電解メッキによる導電パターンが形成されている。これらは、各々金属ペーストの印刷を終了した第１と第２の絶縁基板２２、２３を張り合わせ、焼成し、そして電解メッキ法よって金属ペースト上に金メッキ層を形成することによって得られる。
【００１２】
図２（Ａ）は第１の絶縁基板２２の表面に形成した導電パターンを示す平面図、図２（Ｂ）は第１の絶縁基板２２の裏面側に形成した導電パターンを示す平面図である。
【００１３】
点線で囲んだ各搭載部２０は、例えば長辺×短辺が１．０ｍｍ×０．８ｍｍの矩形形状を有しており、これらは互いに２０〜５０μｍの間隔を隔てて縦横に配置されている。前記間隔は後の工程でのダイシングライン２４となる。導電パターンは、各搭載部２０内においてアイランド部２５とリード部２６を形成し、これらのパターンは各搭載部２０内において同一形状である。アイランド部２５は半導体チップを搭載する箇所であり、リード部２６は半導体チップの電極パッドとワイヤ接続する箇所である。アイランド部２５からは２本の第１の連結部２７が連続したパターンで延長される。これらの線幅はアイランド部２５よりも狭い線幅で、例えば０．５ｍｍの線幅で延在する。第１の連結部２７はダイシングライン２４を超えて隣の搭載部２０のリード部２６に連結するまで延在する。更に、リード部２６からは各々第２の連結部２８が、第１の連結部２７とは直行する方向に延在し、ダイシングライン２４を越えて隣の搭載部２０のリード部２６に連結するまで延在する。第２の連結部２８は更に、搭載部２０周囲を取り囲む共通連結部２９に連結する。このように第１と第２の連結部２７、２８が延在することによって、各搭載部２０のアイランド部２５とリード部２６とを電気的に共通接続する。
【００１４】
図２（Ｂ）を参照して、第１の絶縁基板２２には、各搭載部２０毎にスルーホール３０が設けられている。スルーホール３０の内部はタングステンなどの導電材料によって埋設されている。そして、各スルーホール３０に対応して、裏面側に外部電極３１ａ、３１ｂ、３１ｃ、３１ｄを形成する。これらの外部電極３１ａ、３１ｂ、３１ｃ、３１ｄは、搭載部２０の端から０．０５〜０．１ｍｍ程度後退されたパターンで形成されている。電気的には、各スルーホール３０を介して共通連結部２９に接続される。
【００１５】
図３（Ａ）は第２の絶縁基板２３を張り合わせた状態を示す平面図、図３（Ｂ）は同じく断面図である。
【００１６】
第２の絶縁基板２３にはアイランド部２５の上部を開口する開口部４０が設けられ、リード部２６に対応する箇所には同じくリード部３２ａ、３２ｂが設けられる。第２の絶縁基板２３のリード部３２ａ、３２ｂの下にはスルーホール３０が設けられ、各々が第１の絶縁基板２２表面のリード部２６に電気接続する。従って、リード部３２ａ、３２ｂは各々外部電極３１ｃ、３１ｄに電気接続される。
【００１７】
これらのリード部３２ａ、３２ｂもまた、各搭載部２０の端からは０．０５〜０．１ｍｍ程度後退されたパターンで形成されている。即ち、ダイシングライン２４を横断するのは線幅が狭い第１と第２の連結部２７、２８だけである。
【００１８】
そして、第１と第２の絶縁基板２２、２３を張り合わせた状態で、導電パターンを一方の電極とする電解メッキにより、導電パターンの上に金メッキ層を形成する。各導電パターンは共通連結部２９によって電気接続されているので、電解メッキ手法を用いることが可能となる。但し第１と第２の絶縁基板２２、２３の張り合わせ面には形成されない。
【００１９】
第２工程：図４（Ａ）参照
斯様に金メッキ層を形成した共通基板２１の各搭載部２０毎に、半導体チップ３３をダイボンド、ワイヤボンドする。半導体チップ３３はアイランド部２５表面にＡｇペーストなどの接着剤によって固定し、半導体チップ３３の電極パッドとリード部３２ａ、３２ｂとを各々ワイヤ３４で接続する。半導体チップ３３としては、バイポーラトランジスタ、パワーＭＯＳＦＥＴ等の３端子の能動素子を形成している。パワーＭＯＳＦＥＴであれば、外部電極３１ａ、３１ｂがドレイン電極となり、外部電極３１ｃ、３１ｄが各々ソース電極とゲート電極になる。
【００２０】
第３工程：図４（Ｂ）参照
共通基板２１の上方に移送したディスペンサから所定量のエポキシ系液体樹脂を滴下（ポッティング）し、すべての半導体チップ３３を共通の樹脂層３５で被覆する。例えば一枚の共通基板２１に１００個の半導体チップ３３を搭載した場合は、１００個全ての半導体チップ３３を一括して被覆する。前記液体樹脂として例えばＣＶ５７６ＡＮ（松下電工製）を用いた。滴下した液体樹脂は比較的粘性が高く、表面張力を有しているので、その表面が湾曲する。
【００２１】
第４工程：図４（Ｃ）参照
樹脂層３５の湾曲した表面を、平坦面に加工する。加工するには、樹脂が硬化する前に平坦な成形部材を押圧して平坦面に加工する手法と、滴下した樹脂層３５を１００〜２００度、数時間の熱処理（キュア）にて硬化させた後に、湾曲面を研削することによって平坦面に加工する手法とが考えられる。研削にはダイシング装置を用い、ダイシングブレードによって樹脂層３５の表面が共通基板２１から一定の高さに揃うように、樹脂層３５表面を削る。この工程では、樹脂層３５の膜厚を０．３〜１．０ｍｍに成形する。平坦面は、少なくとも最も外側に位置する半導体チップ３３を個別半導体装置に分離したときに、規格化したパッケージサイズの樹脂外形を構成できるように、その端部まで拡張する。前記ブレードには様々な板厚のものが準備されており、比較的厚めのブレードを用いて、切削を複数回繰り返すことで全体を平坦面に形成する。
【００２２】
第５工程：図４（Ｄ）参照
次に、搭載部２０毎に樹脂層３５を切断して各々の半導体装置に分離する。切断にはダイシング装置を用い、ダイシングブレード３６によってダイシングライン２４に沿って樹脂層３５と共通基板２１とを同時に切断することにより、搭載部２０毎に分割した半導体装置を形成する。ダイシング工程においては共通基板２１の裏面側にブルーシート（たとえば、商品名：ＵＶシート、リンテック株式会社製）を貼り付け、前記ダイシングブレードがブルーシートの表面に到達するような切削深さで切断する。この時には、共通基板２１の表面にあらかじめ形成した合わせマークをダイシング装置側で自動認識し、これを位置基準として用いてダイシングする。
【００２３】
図５は、上述の工程によって形成された各半導体装置３３を示す図である。（Ａ）が平面図、（Ｂ）が断面図、（Ｃ）が裏面図である。
【００２４】
パッケージの周囲４側面は、樹脂層３５と共通基板２１の切断面で形成され、パッケージの上面は平坦化した樹脂層３５の表面で形成され、パッケージの下面は第１の絶縁基板２２の裏面側で形成される。第２の絶縁基板２３は、リード部３２ａ、３２ｂとアイランド部２５とに高さの差を与える。また、第２の絶縁基板２３はリード部３２ａ、３２ｂを設けた１辺に沿って残存する。
【００２５】
アイランド部２５とリード部３２ａ、３２ｂはパッケージの端面から後退されており、第１と第２の接続部２７、２８の切断部分だけがパッケージ側面に露出する。裏面側の金メッキ層による外部電極３１ａ〜３１ｄも同様に、パッケージ端面からは後退されている。
【００２６】
斯かる手法によって形成した半導体装置は、以下の効果を有する。
【００２７】
多数個の素子をまとめて樹脂でパッケージングするので、個々にパッケージングする場合に比べて、無駄にする樹脂材料を少なくでき、材料費の低減につながる。
【００２８】
リードフレームを用いないので、従来のトランスファーモールド手法に比べて、パッケージ外形を大幅に小型化することができる。
【００２９】
外部接続用の端子が共通基板２１の裏面に形成され、パッケージの外形から突出しないので、装置の実装面積を大幅に小型化できる。
【００３０】
外部電極３１ａ〜３１ｄのパターンを島状に独立させると共に、その端部を後退させたので、ダイシングで切断する際にダイシングブレードが金メッキ層に接しない構造にすることができる。金メッキ層を切断すると、これを切断しきれずに「髭」の様なものが残ってしまう外観不良の確率が高くなるが、本願ではダイシングブレードに接しない構造にしたので、斯かる外観不良を防止できる。
【００３１】
外部電極３１ａ〜３１ｄの各々を、スルーホール３０を介し更に第１と第２の接続部２７、２８によって電気的に共通接続したので、これを電極の一方とする電解メッキ法を利用することができる。そして、ダイシングする部分を第１と第２の接続部分２７、２８だけにとどめることによって、ダイシングブレードに接する金メッキ層を最小限に抑えることが可能となる。
【００３２】
【発明の効果】
以上に説明したように、本発明によれば、リードフレームを用いた半導体装置よりも更に小型化できるパッケージ構造を提供できる利点を有する。このとき、リード端子が突出しない構造であるので、実装したときの占有面積を低減し、高密度実装を実現できる。
【００３３】
さらに、キャビティを構成するための金型３Ａ、３Ｂが不要であるので、大幅なコストダウンが可能である利点を有する。
【００３４】
そして、裏面の外部電極のパターンをダイシングブレードに接しないパターンにしたことによって、金メッキ層をダイシングすることによって発生する不具合を解消できる。
【図面の簡単な説明】
【図１】本発明を説明するための斜視図である。
【図２】本発明を説明するための平面図である。
【図３】本発明を説明するための（Ａ）平面図（Ｂ）断面図である。
【図４】本発明を説明するための断面図である。
【図５】本発明を説明するための（Ａ）平面図（Ｂ）断面図（Ｃ）裏面図である。
【図６】従来例を説明するための断面図である。
【図７】従来例を説明するための平面図である。
【図８】従来例を説明するための断面図である。
【図１】
0004073098.tif 000002
【図２】
0004073098.tif 000003
【図３】
0004073098.tif 000004
【図４】
0004073098.tif 000005
【図５】
0004073098.tif 000006
【図６】
0004073098.tif 000007
【図７】
0004073098.tif 000008
【図８】
0004073098.tif 000009