(57)【特許請求の範囲】
【請求項１】
ＰｂＺｒ０．４７Ｔｉ０．４３Ａｌ０．１Ｏ3層からなるキャパシタ絶縁層と、このキャパシタ絶縁層の上面及び下面の少なくともいずれか一方の面に積層された強誘電体層からなるバッファ層とを有し、前記強誘電体層は、ＰｂＴｉＯ３にＡｌを添加した層であることを特徴とする強誘電体メモリ。
【請求項２】
前記強誘電体層は、ＰｂαＴｉ(1-β)ＡｌβＯ3の組成を有し、αの値は０．８乃至１．２、βの値は０．１５以下であることを特徴とする請求項１に記載の強誘電体メモリ。
【請求項３】
前記キャパシタ絶縁層の膜厚が５０乃至５００ｎｍであることを特徴とする請求項１又は２に記載の強誘電体メモリ。
【請求項４】
前記バッファ層の膜厚が０．５乃至３０ｎｍであることを特徴とする請求項１乃至３のいずれか１項に記載の強誘電体メモリ。
【請求項５】
前記バッファ層及びキャパシタ絶縁層は、結晶化していることを特徴とする請求項１乃至４のいずれか１項に記載の強誘電体メモリ。
【請求項６】
基板上に層間絶縁膜を形成する工程と、
前記層間絶縁膜上に第１及び第２の導電膜を形成する工程と、
Ａｌを添加したＰｂ（Ｚｒ，Ｔｉ）Ｏ３層からなるキャパシタ絶縁層用のゾルゲル液を用意する工程と、
Ａｌを添加したＰｂＴｉＯ３層からなるバッファ層用のゾルゲル液を用意する工程と、
前記第１及び第２の導電膜が形成された前記基板上に前記バッファ層用のゾルゲル液をスピンコートした後、プリベークする工程と、
前記バッファ層用のゾルゲル液をスピンコートし、プリベークした前記基板上に前記キャパシタ絶縁層用のゾルゲル液をスピンコートした後、プリベーク及びアニールを行い、結晶化したバッファ層及びキャパシタ絶縁層を形成する工程と、
上部電極を形成する工程と、
を有することを特徴とする強誘電体メモリの製造方法。
【請求項７】
前記キャパシタ絶縁層用のゾルゲル液を用意する工程が、２酢酸鉛３水和物を溶媒に溶解し、１２４℃の加熱撹拌により脱水し、降温した後、テトライソプロポキシジルコニウムとテトライソプロキシタン及びアルミニウムエトキサイドを反応系に加え、１２４℃で加熱撹拌し、溶媒を加える工程であることを特徴とする請求項６に記載の強誘電体メモリの製造方法。
【請求項８】
前記バッファ層用のゾルゲル液を用意する工程が、２酢酸鉛３水和物を溶媒に溶解し、１２４℃の加熱撹拌により脱水し、降温した後、テトライソプロキシタン及びアルミニウムエトキサイドを反応系に加え、１２４℃で加熱撹拌し、溶媒を加える工程であることを特徴とする請求項６又は７に記載の強誘電体メモリの製造方法。
【請求項９】
前記アニールは、温度が７００℃であるオーブン加熱又はＲＴＡアニールであることを特徴とする請求項６乃至８のいずれか１項に記載の強誘電体メモリの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は不揮発性半導体装置に好適な強誘電体メモリに関し、特に、リーク電流が低く疲労特性が向上した強誘電体メモリに関する。
【０００２】
【従来の技術】
従来、強誘電体メモリ（ＦｅＲＡＭ（Ferroelectric  Random  Access  Memory））中に強誘電体膜に使用される強誘電体材料として鉛系酸化物強誘電体材料及びビスマス層状構造強誘電体材料が使用されている。前者の鉛系酸化物強誘電体材料の例としては、ペブロスカイト型結晶構造を有するＰＺＴ（Ｐｂ（Ｚｒ、Ｔｉ）Ｏ3）系強誘電体材料が挙げられる。このＰＺＴ系強誘電体材料は、自発分極は大きいが疲労特性が低いという性質を有する。また、ＰＺＴ系強誘電体材料にＬａ、Ｎｂ又はＢｉ等の陽イオンを添加すると、自発分極及び比誘電率が変化すると共に、リーク電流が低減されるという効果が得られることが公知である。一方、後者のビスマス層状構造強誘電体材料の例としては、ＳＢＴ（ＳｒＢｉ2Ｔａ2Ｏ9）が挙げられる。ＳＢＴは、疲労特性は良好であるが自発分極は小さいという性質を有する。
【０００３】
強誘電体材料の疲労特性は、分極反転を多数繰り返したときの自発分極の劣化を示すものである。
【０００４】
近時、ＰＺＴ系強誘電体材料からなる絶縁膜をキャパシタ絶縁膜として使用したときのキャパシタ電極の改良により疲労を軽減する方法が検討されている。一般的にキャパシタ電極にはＰｔ電極又はＴｉ電極等が使用されるが、ＲｕＯ2電極及びＩｒＯ2電極がＰＺＴ系強誘電体膜の疲労特性を改善することができるという点で注目されている。
【０００５】
また、ＰＺＴ系強誘電体材料からなる絶縁膜をキャパシタ絶縁膜として使用したときのキャパシタ絶縁膜の改良により疲労を軽減する方法が検討されている。例えば、ＰＺＴ系強誘電体材料にＬｉを添加してＰＺＴ系強誘電体膜の疲労特性を改善したものが提案されている。
【０００６】
更には、ＰＺＴ系強誘電体材料からなる絶縁膜をキャパシタ絶縁膜として使用したときにキャパシタ電極とキャパシタ絶縁膜の間にバッファ層を設けることによりリーク電流を小さくすると共に、耐疲労特性を改善する方法が検討されている。例えば、バッファ層としてＰｂＴｉＯ3又は（Ｂａ、Ｓｒ）ＴｉＯ3等が用いられており、リーク電流の発生及び耐疲労特性が改善されている。
【０００７】
【発明が解決しようとする課題】
しかしながら、前述の強誘電体メモリでは、粒界からのリーク電流が大きく、疲労特性を著しく向上させることができないという問題点がある。
【０００８】
本発明はかかる問題点に鑑みてなされたものであって、リーク電流を低くすると共に、耐疲労特性を向上させることができる強誘電体メモリを提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明に係る強誘電体メモリは、ＰｂＺｒ０．４７Ｔｉ０．４３Ａｌ０．１Ｏ3層からなるキャパシタ絶縁層と、このキャパシタ絶縁層の上面及び下面の少なくともいずれか一方の面に積層された強誘電体層からなるバッファ層とを有し、前記強誘電体層は、ＰｂＴｉＯ３にＡｌを添加した層であることを特徴とする。
【００１２】
更にまた、前記キャパシタ絶縁層の膜厚が５０乃至５００ｎｍであること及び前記バッファ層の膜厚が０．５乃至３０ｎｍであることが好ましい。
【００１３】
本発明においては、Ａｌを含んでいるので、結晶粒径が小さくなりリーク電流を低くでき、耐疲労特性も向上させることができる。
【００１４】
【発明の実施の形態】
本願発明者等が前記課題を解決すべく、鋭意実験研究を重ねた結果、Ｐｂ（Ｚｒ、Ｔｉ）Ｏ3（以下、ＰＺＴとも言う。）及びＡｌを含有する組成を有するＰＺＴ強誘電体材料の上下いずれか一方にＰｂＴｉＯ3（以下、ＰＴＯとも言う。）、好ましくはＰＴＯにＡｌを添加した組成を有するバッファ層を設けることにより、リーク電流を低くでき、耐疲労特性を向上させることができることを見出した。
【００１５】
以下、添付の図面を参照して本発明を具体化した実施例について説明する。図１（ａ）乃至（ｄ）は、本実施例に係る強誘電体メモリを示す断面図である。
【００１６】
図１（ａ）に示す本実施例においては、シリコン基板１上にＳｉＯ2膜からなる層間絶縁層２が設けられ、その上にＴｉ膜からなる第１導電膜３、Ｐｔ膜からなる第２導電膜４が形成されている。更に、第２導電膜４の上に、ＰｂＺｒ0.47Ｔｉ0.43Ａｌ0.1からなるキャパシタ絶縁層６ｂ、ＰｂＴｉＡｌＯ3からなるバッファ層５ａ及びＰｔ膜からなる上部導電膜７が順次形成されて強誘電体メモリは構成されている。
【００１７】
図１（ｂ）に示す本実施例においては、シリコン基板１上にＳｉＯ2膜からなる層間絶縁層２が設けられ、その上にＴｉ膜からなる第１導電膜３、Ｐｔ膜からなる第２導電膜４が形成されている。更に、第２導電膜４の上に、ＰｂＴｉＡｌＯ3からなるバッファ層５ａ、ＰｂＺｒ0.47Ｔｉ0.43Ａｌ0.1からなるキャパシタ絶縁層６ｂ及びＰｔ膜からなる上部導電膜７が順次形成されて強誘電体メモリは構成されている。
【００１８】
図１（ｃ）に示す本実施例においては、シリコン基板１上にＳｉＯ2膜からなる層間絶縁層２が設けられ、その上にＴｉ膜からなる第１導電膜３、Ｐｔ膜からなる第２導電膜４が形成されている。更に、第２導電膜４の上に、ＰｂＴｉＡｌＯ3からなるバッファ層５ａ、ＰｂＺｒ0.47Ｔｉ0.43Ａｌ0.1からなるキャパシタ絶縁層６ｂ、ＰｂＴｉＡｌＯ3からなるバッファ層５ａ及びＰｔ膜からなる上部導電膜７が順次形成されて強誘電体メモリは構成されている。
【００１９】
図１（ｄ）に示す本実施例においては、シリコン基板１上にＳｉＯ2膜からなる層間絶縁層２が設けられ、その上にＴｉ膜からなる第１導電膜３、Ｐｔ膜からなる第２導電膜４が形成されている。更に、第２導電膜４の上に、ＰｂＴｉＯ3からなるバッファ層５ｂが形成され、ＰｂＺｒ0.47Ｔｉ0.43Ａｌ0.1からなるキャパシタ絶縁層６ｂ、ＰｂＴｉＯ3からなるバッファ層５ｂ及びＰｔ膜からなる上部導電膜７が順次形成されて強誘電体メモリは構成されている。
【００２０】
これらの実施例においては、Ａｌを添加した組成を有するＰＺＴ強誘電体材料からなるキャパシタ絶縁層の上下いずれか一方にＰｂＴｉＯ3（以下、ＰＴＯとも言う。）、好ましくはＰＴＯにＡｌを添加した組成を有するバッファ層を設けているので、リーク電流を低くでき、耐疲労特性が向上させることができる。
【００２１】
次に、上述のような組成を有するキャパシタ絶縁層及びバッファ層を備えた本発明の実施例に係る強誘電体メモリの製造する方法について説明する。図２（ａ）乃至（ｄ）は本発明の実施例に係る強誘電体メモリを製造する方法を工程順に示す断面図である。
【００２２】
図２（ａ）に示すように、従来の方法と同様の方法により、例えば、６インチのシリコン基板１の表面又は表面上に膜厚４５０ｎｍのＳｉＯ2膜を層間絶縁膜２として形成し、層間絶縁膜２の全面上に第１導電膜３として、膜厚が２０ｎｍのＴｉ膜、更に、第２導電膜４として膜厚が２００ｎｍのＰｔ膜を形成する。前述の組成を有するキャパシタ絶縁層６及びバッファ層５の具体的な形成方法については後述する。
【００２３】
なお、上記のメモリの第１導電膜３として膜厚が２０ｎｍのＴｉ膜，第２導電膜４として膜厚が２００ｎｍのＰｔ膜としたが、これに限定されるものではなく、Ｔｉ膜の膜厚は５乃至５０ｎｍ、Ｐｔ膜の膜厚は５０乃至５００ｎｍであることが望ましい。好ましくは、Ｔｉ膜の膜厚は５乃至２０ｎｍであり、Ｐｔ膜の膜厚は１００乃至３００ｎｍである。
【００２４】
次に、キャパシタ絶縁層６及びバッファ層５の形成方法について具体的に説明する。キャパシタ絶縁層６及びバッファ層５は種々の方法により形成することが可能であるが、ここではその一例として、ゾルゲル液を使用する形成方法を示す。
【００２５】
はじめに、キャパシタ絶縁層６の形成方法について説明する。先ず、２酢酸鉛・３水和物を溶媒であるメタキシエタノールに入れた後、８０℃で３０乃至６０分間加熱攪拌することにより、２酢酸鉛・３水和物を溶解させる。
【００２６】
次に、溶液を反応器に移し、１２４℃で１２時間の加熱攪拌により脱水を行う。
【００２７】
次いで、反応系の温度を６０℃まで降温した後、テトライソプロポキシジルコニウムとテトライソプロキシタン及びアルミニウムエトキサイドを反応系に加え、１２４℃で６時間の加熱攪拌を行う。
【００２８】
そして、攪拌終了後に溶液に溶媒を更に加えて全量を１モル／リットルとする。これにより、アルミニウムを含有するキャパシタ絶縁層６のＰＺＴゾルゲル液が作成される。コーティング使用時には上記ゾルゲル液を０．３モル／リットルにして使用する。
【００２９】
なお、全ての加熱攪拌は窒素気流下で行われる。
【００３０】
次に、バッファ層５の作成方法について説明する。上述のキャパシタ絶縁層６の作成方法とは、反応系に加える物質がテトライソプロキシタンとアルミニウムエトキサイドを加えることが異なるだけで、その他はキャパシタ絶縁層６の作成方法と同一であり、その説明は省略する。
【００３１】
上述のバッファ層５の作成方法により、アルミニウムを含有するバッファ層５のＰＴＯゾルゲル液が作成される。コーティング使用時には上記ＰＴＯゾルゲル液を０．０１モル／リットルにして使用する。
【００３２】
次に、図２（ｂ）に示すように上述のように作成されたアルミニウムを含むＰＴＯゾルゲル液に所定量のメトキシエタノールを室温で加えて、０．０１モル／リットルの濃度にして第２導電膜４の上に３０００ｒｐｍの回転数で３０秒間スピンコーティングする。そして、４００℃で１０分間プリベークする。これによりバッファ層５が形成される。
【００３３】
次いで、図２（ｃ）に示すように上述のように作成されたアルミニウムを含むＰＺＴゾルゲル液に所定量のメトキシエタノールを室温で加えて、０．３モル／リットルの濃度にしてバッファ層５の上に３０００ｒｐｍの回転数で３０秒間スピンコーティングする。そして、４００℃で１０分間プリベークする。以降、スピンコーティング及びプリベークを４回繰り返す。これによりキャパシタ絶縁層６が形成される。
【００３４】
次いで、酸素雰囲気の７００℃のオーブン中で１時間のアニールを行う。又は、酸素雰囲気の７００℃の赤外線イメージ炉（ＲＴＡ）中で１分間のアニールを行う。これにより、アモルファス状の膜が結晶化し、それぞれキャパシタ絶縁層６、バッファ層５が形成される。なお、上述のようにキャパシタ絶縁層６、バッファ層５の形成方法はゾルゲル液を使用する方法に限定されるものではなく、スパッタリング法又はＣＶＤ法等によっても形成可能である。
【００３５】
更に、図２（ｄ）に示すように形成されたキャパシタ絶縁層６の上に上部導電膜７としてＰｔ膜をスパッタリングにより膜厚２００ｎｍ形成する。
【００３６】
上述の形成方法においては、キャパシタ絶縁層６を２００ｎｍ形成したが、キャパシタ絶縁層６の膜厚はこれに限定されるのものではなく、５０乃至５００ｎｍであることが望ましい。好ましくは、膜厚は１００乃至３００ｎｍである。
【００３７】
キャパシタ絶縁層６の膜厚が５０ｎｍ未満であると、均一な膜を得ることが困難となり、リーク電流が増大することがある。一方、キャパシタ絶縁層６の膜厚が５００ｎｍを超えると、分極反転に必要な電圧が高くなり、駆動電圧が不足することがある。従って、キャパシタ絶縁膜の膜厚は５０乃至５００ｎｍであることが望ましい。
【００３８】
上述の形成方法において、バッファ層５を膜厚０．５ｎｍに形成したが、バッファ層５の膜厚はこれに限定されるものではなく、０．５乃至３０ｎｍであることが望ましい。好ましくは、膜厚は２乃至２０ｎｍである。
【００３９】
次に、他の本実施例について説明する。他の本実施例においては、実施例とは、第１導電膜３のＴｉ膜の上に形成される第２導電膜４と上部導電部７がＩｒＯ2及びＩｒであること以外は、同一であり、その説明は省略する。
【００４０】
本実施例において、ＩｒＯ2の膜厚は１０乃至２００ｎｍであることが望ましく、２０乃至１００ｎｍであることが好ましい。また、Ｉｒの膜厚は５０乃至３００ｎｍであることが望ましく、１００乃至２５０ｎｍであることが好ましい。
【００４１】
また、本実施例の上部導電膜７としては、Ｉｒ及びＩｒとその上にＩｒＯ2を形成したものでもよい。
【００４２】
いずれの実施例においても、バッファ層５をキャパシタ絶縁層６の下部に設ける構成としたが、これに限定されるものではなく、バッファ層５をキャパシタ絶縁層６の上部に設ける構成にしてもよく、更には、キャパシタ絶縁層５の上下部にバッファ層５を設ける構成としてもよい。
【００４３】
【実施例】
以下、本発明の実施例について、図１（ａ）乃至（ｄ）に示す実施例の構造の強誘電体及び図３（ａ）乃至（ｄ）に示す比較例の強誘電体を作成し、両者を比較して具体的に説明する。
【００４４】
図１（ａ）は、シリコン基板１上に層間絶縁膜２として、膜厚５００ｎｍのＳｉＯ2膜を形成し、その上に第１導電膜３として膜厚１５ｎｍのＴｉ膜、第２導電膜４として膜厚２００ｎｍのＰｔ膜を形成する。第２導電膜４の上に膜厚が２００ｎｍのＰｂＺｒ0.47Ｔｉ0.43Ａｌ0.1の組成のキャパシタ絶縁層６ａを形成し、その上にバッファ層５ａとして、膜厚５ｎｍのＰｂＴｉＡｌＯ3を形成し、バッファ層５ａの上に上部導電膜７として膜厚２００ｎｍのＰｔ膜を形成した。
【００４５】
図１（ｂ）は、シリコン基板１上に層間絶縁膜２として、膜厚５００ｎｍのＳｉＯ2膜を形成し、その上に第１導電膜３として膜厚１５ｎｍのＴｉ膜、第２導電膜４として膜厚２００ｎｍのＰｔ膜を形成する。第２導電膜４の上にバッファ層５ａとして、膜厚５ｎｍのＰｂＴｉＡｌＯ3を形成し、バッファ層５ａの上に膜厚２００ｎｍのＰｂＺｒ0.47Ｔｉ0.43Ａｌ0.1の組成のキャパシタ絶縁層６ａを形成し、キャパシタ絶縁層６ａの上に上部導電膜７として膜厚２００ｎｍのＰｔ膜を形成した。
【００４６】
図１（ｃ）は、シリコン基板１上に層間絶縁膜２として、膜厚５００ｎｍのＳｉＯ2膜を形成し、その上に第１導電膜３として膜厚１５ｎｍのＴｉ膜、第２導電膜４として膜厚２００ｎｍのＰｔ膜を形成する。第２導電膜４の上にバッファ層５ａとして、膜厚５ｎｍのＰｂＴｉＡｌＯ3を形成し、バッファ層５ａの上に膜厚２００ｎｍのＰｂＺｒ0.47Ｔｉ0.43Ａｌ0.1の組成のキャパシタ絶縁層６ａを形成し、その上にバッファ層５ａとして、膜厚５ｎｍのＰｂＴｉＡｌＯ3を形成し、バッファ層５ａの上に上部導電膜７として膜厚２００ｎｍのＰｔ膜を形成した。
【００４７】
図１（ｄ）は、シリコン基板１上に層間絶縁膜２として、膜厚５００ｎｍのＳｉＯ2膜を形成し、その上に第１導電膜３として膜厚１５ｎｍのＴｉ膜、第２導電膜４として膜厚２００ｎｍのＰｔ膜を形成する。第２導電膜４の上にバッファ層５ｂとして、膜厚５ｎｍのＰｂＴｉＯ3を形成し、バッファ層５ｂの上に膜厚２００ｎｍのＰｂＺｒ0.47Ｔｉ0.43Ａｌ0.1の組成のキャパシタ絶縁層６ａを形成し、その上にバッファ層５ｂとして、膜厚５ｎｍのＰｂＴｉＯ3を形成し、バッファ層５ｂの上に上部導電膜７として膜厚２００ｎｍのＰｔ膜を形成した。
【００４８】
図３（ａ）は、シリコン基板１上に層間絶縁膜２として、膜厚５００ｎｍのＳｉＯ2膜を形成し、その上に第１導電膜３として膜厚１５ｎｍのＴｉ膜、第２導電膜４として膜厚２００ｎｍのＰｔ膜を形成する。第２導電膜４の上に膜厚２００ｎｍのＰｂＺｒ0.47Ｔｉ0.43Ａｌ0.1の組成のキャパシタ絶縁層６ａを形成し、その上に上部導電膜７として膜厚２００ｎｍのＰｔ膜を形成した。
【００４９】
図３（ｂ）は、シリコン基板１上に層間絶縁膜２として、膜厚５００ｎｍのＳｉＯ2膜を形成し、その上に第１導電膜３として膜厚１５ｎｍのＴｉ膜、第２導電膜４として膜厚２００ｎｍのＰｔ膜を形成する。第２導電膜４の上に膜厚２００ｎｍのＰｂＺｒ0.52Ｔｉ0.48のキャパシタ絶縁層６ｂを形成し、キャパシタ絶縁層６ｂの上に上部導電膜７として膜厚２００ｎｍのＰｔ膜を形成した。
【００５０】
図３（ｃ）は、シリコン基板１上に層間絶縁膜２として、膜厚５００ｎｍのＳｉＯ2膜を形成し、その上に第１導電膜３として膜厚１５ｎｍのＴｉ膜、第２導電膜４として膜厚２００ｎｍのＰｔ膜を形成する。第２導電膜４の上にバッファ層５ａとして、膜厚５ｎｍのＰｂＴｉＡｌＯ3を形成し、バッファ層５ａの上に膜厚２００ｎｍのＰｂＺｒ0.52Ｔｉ0.48のキャパシタ絶縁層６ｂを形成し、その上にバッファ層５ａとして、膜厚５ｎｍのＰｂＴｉＡｌＯ3を形成し、バッファ層５ａの上に上部導電膜７として膜厚２００ｎｍのＰｔ膜を形成した。
【００５１】
図３（ｄ）は、シリコン基板１上に層間絶縁膜２として、膜厚５００ｎｍのＳｉＯ2膜を形成し、その上に第１導電膜３として膜厚１５ｎｍのＴｉ膜、第２導電膜４として膜厚２００ｎｍのＰｔ膜を形成する。第２導電膜４の上にバッファ層５ｂとして、膜厚５ｎｍのＰｂＴｉＯ3を形成し、バッファ層５ｂの上に膜厚２００ｎｍのＰｂＺｒ0.52Ｔｉ0.48組成のキャパシタ絶縁層６ｂを形成し、その上にバッファ層５ｂとして、膜厚５ｎｍのＰｂＴｉＯ3を形成し、バッファ層５ｂの上に上部導電膜７として膜厚２００ｎｍのＰｔ膜を形成した。
【００５２】
第１実施例
上述の実施例（ａ）乃至（ｄ）及び比較例（ａ）乃至（ｄ）を酸素雰囲気の７００℃の赤外線イメージ炉（ＲＴＡ）中で１分間のアニール処理して得られた実施例１乃至実施例４と比較例１０乃至１３の残留分極値Ｐｒ、リーク電流、耐疲労特性を測定した。残留分極値Ｐｒの測定においては、±５Ｖの電圧を印加した。リーク電流の測定においては、５Ｖの電圧を印加したときのリーク電流を測定した。耐疲労特性の測定においては、±５Ｖの電圧を２５ｋＨｚの周波数で印加したとき、初期値Ｐｒ0に対する残留分極値Ｐｒが初期値Ｐｒ0の半分になったときのサイクル数Ｃを測定した。その結果を表１に示す。
【００５３】
【表１】
0004074894.tif 000002
【００５４】
キャパシタ絶縁層としてＰｂＺｒ0.47Ｔｉ0.43Ａｌ0.1を用いた比較例１０は残留分極値Ｐｒ、耐疲労特性に関しては良好であるが、リーク電流が高い。残留分極値Ｐｒ、リーク電流、耐疲労特性ともに良好な結果が得られているのは、実施例１乃至４だけである。
【００５５】
【発明の効果】
以上詳述したように、本発明によれば、Ｐｂx（Ｚｒ(1-y)Ｔｉy）(1-Z)ＡｌZの組成を有するキャパシタ絶縁層に少なくとも上下いずれか一方にＰｂＴｉＯ3、あるいはＰＴＯにＡｌを添加した組成を有するにバッファ層を設けることにより、リーク電流を低くでき、疲労特性も向上させることができる。
【図面の簡単な説明】
【図１】（ａ）乃至（ｄ）は、実施例の強誘電体メモリの断面図である。
【図２】（ａ）乃至（ｄ）は本発明の実施例に係る強誘電体メモリを製造する方法を工程順に示す断面図である。
【図３】  （ａ）乃至（ｄ）は、比較例の強誘電体メモリの断面図である。
【符号の説明】
１；シリコン基板、  ２；層間絶縁層、  ３；第１導電膜、  ４；第２導電膜、  ５、５ａ、５ｂ；バッファ層、  ６、６ａ、６ｂ；キャパシタ絶縁層、  ７；上部導電膜
【図１】
0004074894.tif 000003
【図２】
0004074894.tif 000004
【図３】
0004074894.tif 000005