(57)【特許請求の範囲】
【請求項１】
複数のビット線と、複数のワード線と、磁気トンネル接合素子とを少なくとも有するメモリセルを複数、マトリックス状に配列して構成されるメモリセルアレイを備えた磁気記憶装置であって、
前記メモリセルは、
対をなす第１および第２のビット線に電気的に接続され、前記磁気トンネル接合素子に対する情報の読み出しのための電流経路として少なくとも機能する第１の電流経路を有し、
前記第１の電流経路は、
前記第１の電流経路内に配設された第１および第２のスイッチ素子を有し、
前記第１のスイッチ素子は、前記第１のビット線と前記磁気トンネル接合素子との電気的な接続、非接続を制御し、
前記第２のスイッチ素子は、前記第２のビット線と前記磁気トンネル接合素子との電気的な接続、非接続を制御するように配設され、
前記第１の電流経路は、前記磁気トンネル接合素子に対する情報の書き込みのための電流経路としても機能し、
前記メモリセルは、
前記磁気トンネル接合素子に対する情報の書き込みおよび読み出しのための電流経路として機能する第２の電流経路をさらに有し、
前記第１および第２の電流経路は非接触で平面視的に直交して配設され、
前記磁気トンネル接合素子は、前記第１と第２の電流経路との間に電気的に接続され、
前記メモリセルアレイは同時に２つ以上のアクセスを許容する、磁気記憶装置。
【請求項２】
前記メモリセルは、
対をなす第３および第４のビット線に電気的に接続され、前記磁気トンネル接合素子に対する情報の書き込みおよび読み出しのための電流経路として機能する第３の電流経路をさらに有し、
前記第３の電流経路は、
前記第３の電流経路内に配設された第３および第４のスイッチ素子を有し、
前記第３のスイッチ素子は、前記第３のビット線と前記磁気トンネル接合素子との電気的な接続および非接続を制御し、
前記第４のスイッチ素子は、前記第４のビット線と前記磁気トンネル接合素子との電気的な接続および非接続を制御するように配設される、請求項１記載の磁気記憶装置。
【請求項３】
マトリックス状に配列された複数の前記メモリセルのうち、ビット列が異なり隣り合って配置された前記メモリセルどうしは、その間に配設された前記第１および第２のビット線の少なくとも一方を共有する、請求項１記載の磁気記憶装置。
【請求項４】
前記第１および第２のスイッチ素子は、それぞれ第１および第２のワード線から与えられる制御信号に基づいて開閉動作する、請求項１記載の磁気記憶装置。
【請求項５】
前記第１および第２のスイッチ素子は、それぞれ第１および第２のワード線から与えられる制御信号に基づいて開閉動作し、
前記第３および第４のスイッチ素子は、それぞれ第３および第４のワード線から与えられる制御信号に基づいて開閉動作する、請求項２記載の磁気記憶装置。
【請求項６】
前記第１および第２のスイッチ素子は、第１のワード線から与えられる制御信号に基づいて開閉動作し、
前記第３および第４のスイッチ素子は、それぞれ第２および第３のワード線から与えられる制御信号に基づいて開閉動作する、請求項２記載の磁気記憶装置。
【請求項７】
前記第２の電流経路に接続される、電圧源および電流源をさらに備え、
前記第２の電流経路に対する、前記電圧源からの電圧供給および前記電流源からの電流供給は、選択的に行われる、請求項１記載の磁気記憶装置。
【請求項８】
前記メモリセルは、
第３のビット線に電気的に接続され、前記磁気トンネル接合素子に対する情報の読み出しのための電流経路として機能する第３の電流経路をさらに有し、
前記第３の電流経路は、
前記第３の電流経路内に配設された第３のスイッチ素子を有し、
前記第３のスイッチ素子は、前記第３のビット線と前記磁気トンネル接合素子との電気的な接続および非接続を制御するように配設される、請求項１記載の磁気記憶装置。
【請求項９】
前記第１および第２のスイッチ素子は、第１のワード線から与えられる制御信号に基づいて開閉動作し、
前記第３のスイッチ素子は、第２のワード線から与えられる制御信号に基づいて開閉動作する、請求項８記載の磁気記憶装置。
【請求項１０】
複数のビット線と、複数のワード線と、磁気トンネル接合素子とを少なくとも有するメモリセルを複数、マトリックス状に配列して構成されるメモリセルアレイを備えた磁気記憶装置であって、
前記メモリセルは、
対をなす第１および第２のビット線に電気的に接続され、前記磁気トンネル接合素子に対する情報の読み出しのための電流経路として少なくとも機能する第１の電流経路を有し、
前記第１の電流経路は、
前記第１の電流経路内に配設された第１および第２のスイッチ素子を有し、
前記第１のスイッチ素子は、前記第１のビット線と前記磁気トンネル接合素子との電気的な接続、非接続を制御し、
前記第２のスイッチ素子は、前記第２のビット線と前記磁気トンネル接合素子との電気的な接続、非接続を制御するように配設され、
前記メモリセルは、
前記磁気トンネル接合素子に対する情報の書き込みのための電流経路として機能する第２の電流経路と、
前記磁気トンネル接合素子に対する情報の書き込みに際して、前記磁気トンネル接合素子を構成する磁性体の磁化の方向を制御するための電流経路として機能する第３の電流経路とをさらに有し、
前記磁気トンネル接合素子は、前記第１と第２の電流経路との間に電気的に接続され、
前記メモリセルアレイは同時に２つ以上のアクセスを許容する、磁気記憶装置。
【請求項１１】
前記磁気トンネル接合素子は、
少なくとも１つの磁気トンネル接合を構成するように積層された、磁性体の多層膜を備え、
前記第１の電流経路は、前記多層膜の最上層および最下層の一方に、前記第２の電流経路は前記多層膜の最上層および最下層の他方に電気的に接続され、
前記第３の電流経路は、前記第２の電流経路とは電気的に絶縁されて、前記第２の電流経路の近傍に配設され、前記第１の電流経路に対して平面視的に直交するように配設される、請求項２記載の磁気記憶装置。
【請求項１２】
前記第２の電流経路に接続される、電流源および電圧源をさらに備え、
前記電流源は、前記第２の電流経路に流す電流の方向を選択可能な双方向電流源であって、
前記第２の電流経路に対する、前記電圧源からの電圧供給および前記電流源からの電流供給は、選択的に行われる、請求項１１記載の磁気記憶装置。
【請求項１３】
前記複数のビット線および前記複数のワード線は、階層ビット線構造および階層ワード線構造を構成する枝線である、請求項１記載の磁気記憶装置。
【請求項１４】
前記第１および第２のビット線は、それぞれセンス増幅器に接続される、請求項１記載の磁気記憶装置。
【請求項１５】
前記センス増幅器に接続される電源供給線は、階層パワーライン構造を構成する枝線である、請求項１４記載の磁気記憶装置。
【請求項１６】
前記磁気トンネル接合素子は、前記第１および第２のスイッチ素子の配設層と同じ層中に配設される、請求項１記載の磁気記憶装置。
【請求項１７】
前記磁気トンネル接合素子は、前記第１および第２のビット線の配設層よりも上層に配設される、請求項１記載の磁気記憶装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は磁気記憶装置に関し、磁気トンネル抵抗素子を個々のメモリセルに使用する不揮発性メモリアレイを有した磁気記憶装置に関する。
【０００２】
【従来の技術】
絶縁体を２つの強磁性体で挟んだ構造を磁気トンネル接合（Magnetic Tunnel Junction：ＭＴＪ）と呼称する。
【０００３】
図３９に、ＭＴＪの概略図を示す。図３９において、強磁性体層ＦＭ１およびＦＭ２の間に絶縁層ＴＢが挟まれている。強磁性体層ＦＭ１およびＦＭ２には、それぞれ端子Ｔ１およびＴ２を介して端子電圧が印加される構成となっており、端子Ｔ１とＴ２との間の抵抗を、磁気トンネル抵抗素子の抵抗と呼称する。
【０００４】
この構造において、絶縁層ＴＢをトンネルする電流を測定すると、２つの強磁性体層の磁化の向きによって電流値が異なる現象、すなわち磁気トンネル抵抗素子の抵抗が異なる現象が観測される。なお、絶縁層ＴＢの代わりに非磁性体層を用いても良い。
【０００５】
この現象はトンネル磁気抵抗（Tunnel Magnetic Resistance:ＴＭＲ）効果と呼称される。
【０００６】
＜トンネル磁気抵抗効果＞
図４０および図４１を用いて、トンネル磁気抵抗効果の概念を説明する。
図４０は、強磁性体層ＦＭ１およびＦＭ２において、磁化ベクトルの方向が一致する状態（平行状態：Parallel）を示しており、この場合には端子Ｔ１およびＴ２間の抵抗は最小となる。
【０００７】
図４１は、強磁性体層ＦＭ１とＦＭ２とで磁化ベクトルの方向が１８０°異なる状態（反平行状態：Antiparallel）を示しており、この場合には端子Ｔ１およびＴ２間の抵抗は最大となる。
【０００８】
従って、強磁性体層ＦＭ１およびＦＭ２のうち、一方の磁化ベクトルの方向を固定し、他方の磁化ベクトルの方向を、一方と同じか、正反対の方向に任意に変更可能な構成とすることで、２つの強磁性体層の磁化方向を、ビット０あるいはビット１に対応させて、情報を記憶する装置がＭＲＡＭ（Magnetic Random Access Memory）である。
【０００９】
すなわち、２つの強磁性体層の磁化方向の２つの組み合わせのうち、抵抗が高い方の組み合わせをビット１、抵抗が低い方の組み合わせをビット０、あるいはこれらの逆に設定することで、情報の記憶が可能となる。
【００１０】
図４２に、トンネル磁気抵抗効果を利用したスピンバルブ型磁気トンネル接合素子の基本構成を示す。
【００１１】
図４２において、強磁性体層ＦＭ１およびＦＭ２の間に絶縁層（非磁性体層でも可）ＴＢが挟まれ、強磁性体層ＦＭ２の下部には反強磁性体層ＡＦＭが配設されている。
【００１２】
ここで、強磁性体層ＦＭ２を保磁力が大きなＣｏＦｅを用いて構成し、強磁性体層ＦＭ１を保磁力が比較的小さなパーマロイを用いて構成し、反強磁性体層ＡＦＭをＩｒＭｎで構成することで、反強磁性体層ＡＦＭによって強磁性体層ＦＭ２の磁化の方向が固定され、また強磁性体層ＦＭ２は保磁力が大きいので、外部磁場に対して磁化の方向が反転しにくくなっている。一方、強磁性体層ＦＭ１は、外部磁場により磁化の方向を変えやすいので、外部磁場によって強磁性体層ＦＭ１の磁化の方向を変えることで、磁気トンネル抵抗素子の抵抗を変えることができる。
【００１３】
ＭＲＡＭ技術は汎用性があり、また低コストでもあるので、フラッシュメモリ、ＳＲＡＭ（Static RAM)、ＤＲＡＭ(Dynamic RAM)等のメモリ技術に代えて使用することが検討されている。
【００１４】
＜ＭＲＡＭの構成例＞
ＭＲＡＭにおいて、メモリセルを構成する磁気トンネル抵抗素子に記憶された情報は、セルに所定の電流を流して、磁気トンネル抵抗素子の両端電圧をセンスすることにより読み出すことができる。従って、トンネル磁気抵抗（ＴＭＲ）の変化率（ＴＭＲＲ）が大きいほどセンスしやすいので、スピン分極率（トンネル確率に影響を及ぼす）が大きな強磁性体材料がＭＲＡＭに有利である。
【００１５】
また、ＭＲＡＭの磁気トンネル抵抗素子への情報の書き込みは、配線（ワード線およびビット線）に所定の電流を流して発生する磁場により、２つの強磁性体層のうち、一方の磁化ベクトルの方向を決定することで行う。
【００１６】
以下、ＭＲＡＭの一例として、米国特許ＵＳＰ５,７９３,６９７およびＵＳＰ５,６４０,３４３に開示のＭＲＡＭの構造および動作について、図４３〜図４６を用いて説明する。
【００１７】
図４３はＭＲＡＭセルアレイとセルを示す斜視図である。図４３において、互いに平行に配設されたワード線１、２および３の上部において交差するように、ビット線４、５および６が互いに平行に配設されている。
【００１８】
そして、ワード線およびビット線で挟まれる各交点にＭＲＡＭセル（以後、単にセルと呼称する場合もあり）９が形成されている。図４３において拡大図として示すように、ＭＲＡＭセル９はワード線の上にシリコンｐｎ接合ダイオード７と磁気トンネル接合素子（ＭＴＪ）８が積層された構造である。
【００１９】
図４４はＭＲＡＭセル９の断面構造を示す模式図である。なお、図４４においてはワード線３上のＭＲＡＭセル９を例示しており、シリコン基板８０の上にワード線３が配設され、その上にｎ+シリコン層１０とｐ+シリコン層１１が積層され、ｐｎ接合ダイオード７が形成されている。ｐｎ接合ダイオード７はシリコン酸化膜１３等の絶縁膜で被覆される。
【００２０】
そして、ｐｎ接合ダイオード７の上部にはタングステンスタッド１２が配設され、ｐｎ接合ダイオード７はタングステンスタッド１２を介してＭＴＪ８に電気的に接続されている。なお、シリコン酸化膜１３はタングステンスタッド１２も覆うように配設され、タングステンスタッド１２とシリコン酸化膜１３の表面はＣＭＰ（Chemical Mechanical Polishing）で平坦化されている。
【００２１】
ＭＴＪ８は積層構造であり、下から順に、白金（Ｐｔ）で構成されるテンプレート層１５（膜厚１０ｎｍ）、Ｎｉ81Ｆｅ19のパーマロイで構成される初期強磁性体層１６（膜厚４ｎｍ）、Ｍｎ54Ｆｅ46で構成される反磁性体層１８（膜厚１０ｎｍ）、ＣｏＦｅあるいはＮｉ81Ｆｅ19のパーマロイで構成され、磁化方向が固定された強磁性体層（ＦＭＦ層）２０（膜厚８ｎｍ）、Ａｌ2Ｏ3で構成されるトンネルバリア層２２、膜厚２ｎｍのＣｏＦｅと膜厚２０ｎｍのＮｉ81Ｆｅ19の多層膜で構成されるソフト強磁性体層（ＦＭＳ層）２４、Ｐｔで構成されるコンタクト層２５を備えている。
【００２２】
なお、トンネルバリア層２２は、膜厚１〜２ｎｍのＡｌを堆積後、プラズマ酸化法により１００ｍＴｏｒｒの酸素圧力下で２５Ｗ／ｃｍ2のパワー密度で６０〜２４０秒間処理して形成される。
【００２３】
また、図４４には示さないが、実際には基板８０上のシリコン酸化膜１３の全面に１つの大きなＭＴＪを形成し、これをフォトレジストマスクを用いてアルゴンイオンミリングでパターニングして、図４４に示す小さなＭＴＪ８を複数形成する。個々のＭＴＪ８はシリコン酸化膜２６で被覆されている。また、図４４には示されていないが、コンタクト層２５はビット線に接続する。
【００２４】
ＭＴＪ８の磁気トンネル抵抗は、先に説明したようにソフト強磁性体層２４の磁化の方向が、強磁性体層２０の磁化の方向と同じである場合と、反対方向を向いている場合とで異なる。ソフト強磁性体層２４の磁化の方向は、ビット線とワード線を流れる電流により生成された磁場で変化させることができる。
【００２５】
また、ＭＴＪ８の磁気トンネル抵抗は、トンネルバリア層２２の膜厚、および、そのバリアハイトと、接合の下の界面のラフネス等の膜の材質特性にも大きく依存する。
【００２６】
ソフト強磁性体層２４は、イージーアクシス（easy axis）と呼称される磁化の容易な方向を持つように形成される。このイージーアクシスに沿う磁化の方向は２方向となり、それぞれメモリセルの０および１の２つのデータに対応させることができる。
【００２７】
一方、強磁性体層２０は、磁化の方向がソフト強磁性体層２４のイージーアクシスと同じで、かつ、ＭＲＡＭの動作状態によらず方向を変えないように形成される。
【００２８】
この磁化の方向を固定磁化の方向（unidirectional anisotropy directionの便宜的な訳語）と言う。ソフト強磁性体層２４のイージーアクシスは、ＭＴＪ８の真性異方性（intrinsic anisotropy）、応力誘起異方性（stress induced anisotropy）、形状に起因する異方性を組み合わせて定められる。
【００２９】
ここで、真性異方性とは、強磁性体が有する物性本来の磁化の異方性を意味し、応力誘起異方性とは、強磁性体に応力を加えた場合に生じる磁化の異方性を意味する。
【００３０】
また、図４３に示すように、ＭＴＪ８は平面視形状が、長辺長さＬ、短辺長さＷの長方形状をしている。これは、ＭＴＪ８の形状に起因する異方性を利用して、ソフト強磁性体層２４のイージーアクシスを定めているためである。
【００３１】
次に、強磁性体層２０の固定磁化の方向の設定方法を説明する。テンプレート層１５上に堆積形成される初期強磁性体層１６は、結晶方位が｛１１１｝方位となる面（｛１１１｝面）を上にして成長する。また、ＭｎＦｅで構成される反磁性体層１８は、初期強磁性体層１６の上に堆積される。
【００３２】
これらの磁性体層は、後に堆積されるソフト強磁性体層２４のイージーアクシスの方向と同じ方向に向いた磁場の下で堆積され、これにより、強磁性体層２０の固定磁化の方向が定められる。
【００３３】
また、強磁性体層２０と反磁性体層１８との間で磁束が閉じるために、強磁性体層２０の磁化の方向は、ソフト強磁性体層２４のそれよりも、外部磁場によって方向を変えにくくなり、ワード線とビット線を流れる電流により発生する磁場の大きさの範囲では、強磁性体層２０の磁化の方向は固定される。さらに、ＭＴＪ８の平面視形状を長方形にしているため、強磁性体層２０の形状に起因する磁化異方性が発生し、このことも強磁性体層２０の磁化の方向の安定に貢献している。
【００３４】
＜ＭＲＡＭの書き込み／読み出し動作の概要＞
図４３および図４４に示すＭＲＡＭの書き込みおよび読み出し動作について説明する。
【００３５】
アドレス選択を行うためのワード線およびビット線（選択ワード線および選択ビット線と呼称）に所定の電流を流すと、各線の周りに磁場が発生し、両線の交差部（選択アドレス）では各磁場が結合した結合磁場が発生する。この磁場が印加されると両線の交差部に設置されているＭＴＪ８のソフト強磁性体層２４の磁化の方向が層の面内で回転し、データの書き込みが行われる。
【００３６】
この磁場の大きさはソフト強磁性体層２４のスイッチング磁場（磁化の方向が反転し始める磁場）よりも大きくなるように設計され、主にソフト強磁性体層２４の保磁力と磁化異方性で決まる。
【００３７】
また、選択ワード線および選択ビット線の周囲に発生する磁場は、強磁性体層２０の固定磁化の方向を回転させないように、十分小さく設計しなければならない。なぜならば、半選択（Half select）セルの磁化の方向を変えないためである。なお、半選択セルとは、その上下に位置するワード線およびビット線の一方にしか電流が流れていないセルである。
【００３８】
このように、メモリセルアレイのアーキテクチャは、書き込み時の消費電力を低減するため、書き込み電流がＭＴＪ８に直接に流れないように設計される。
【００３９】
また、ＭＲＡＭセル９に書き込まれたデータは、ｐｎ接合ダイオード７とＭＴＪ８とを垂直に流れる電流をセンスすることにより読み出される。なお、動作時にはＭＲＡＭセル９中をトンネル電流が縦に流れるので、ＭＲＡＭセル９の占有面積を小さくすることができる。
【００４０】
ＭＴＪ８のＡｌ2Ｏ3で構成されるトンネルバリア層２２の抵抗は、膜厚に対してほぼ指数関数的に変化する。すなわち、トンネルバリアを流れる電流は膜厚が厚くなると低減し、接合をトンネルする電流だけが接合に対して垂直に流れる。
【００４１】
そして、ＭＲＡＭセル９のデータは、書き込み電流よりもはるかに小さいセンス電流がＭＴＪ８を垂直に流れるときに発生するＭＲＡＭセル９の電圧をモニタすることで読み出される。
【００４２】
先に説明したように、ＭＴＪ８のトンネル確率は、始状態におけるソフト強磁性体層２４中のスピンの極性と同じ極性のスピンの状態密度が、終状態における強磁性体層２０中において多く存在するほど増加する。
【００４３】
従って、ＭＴＪ８の磁気トンネル抵抗は、ソフト強磁性体層２４と強磁性体層２０のスピンの状態が同じである場合、すなわち、磁化の方向が両層で同じである場合には低く、磁化の方向が反対である場合には高くなる。それゆえ、ＭＴＪ８の抵抗を微小電流でモニタすればＭＲＡＭセル９のデータを読み出すことができる。
【００４４】
なお、センス電流が発生する磁場は無視でき、ＭＲＡＭセル９の磁化の状態に影響を与えない。また、ＭＲＡＭセル９の読み出し／書き込みに必要な配線は、図４３に示したビット線とワード線のアレイのみであるので、効率の良いメモリセルアレイを構成することができる。
【００４５】
＜書き込み動作＞
以下、ＭＲＡＭの書き込み動作について図４５および図４６を用いてさらに説明する。
【００４６】
図４５は、図４３に示すメモリセルアレイの等価回路図であり、ワード線１〜３の両端は、それぞれワード線制御回路３３接続され、ビット線４〜６の両端は、それぞれビット線制御回路３１に接続されている。なお、図４６の説明の便宜を図るため、ワード線１〜３をワード線ＷＬ１〜ＷＬ３、ビット線４〜６をビット線ＢＬ４〜ＢＬ６として示す場合もある。
【００４７】
そして、ワード線１〜３およびビット線４〜６の交点には、抵抗記号で表されるＭＴＪ８およびダイオード記号で表されるｐｎ接合ダイオード７が配設されている。
【００４８】
ここで、ワード線１およびビット線４を選択する場合を想定すると、両者の交点に位置するＭＲＡＭセル９ａが選択される。
【００４９】
選択されたＭＲＡＭセル９ａは、ビット線４を流れる電流ＩBと、ワード線１を流れる電流ＩWにより発生した結合磁場で書き込まれる。
【００５０】
電流ＩBおよびＩWのどちらか一方がセル領域内で単独に発生する磁場は、ＭＴＪ８のソフト強磁性体層２４の磁化の方向を変えるのに必要な磁場よりも小さい。
【００５１】
それゆえ、半選択セルであるＭＲＡＭセル９ｂ〜９ｅ（ワード線およびビット線に、電流ＩBかＩWのどちらか一方しか流れないセル）には書き込みは行われない。
【００５２】
しかしながら、電流ＩBおよびＩWによる磁場が結合されると、選択されたメモリセル９ａのソフト強磁性体層２４の磁化の方向を変えるのに十分な大きさとなる。
【００５３】
なお、セル９ａのソフト強磁性体層２４の磁化方向を、相反する２つの異なる磁化方向にできるように、電流ＩBおよびＩWの少なくとも一方は、双方向に流れるように設計される。なお、図４５においては、ビット線制御回路３１もワード線制御回路３３も２つペアで構成されているので、電流ＩBおよびＩWは両方とも、電流の向きを変えることができる。
【００５４】
図４６はビット線４〜６（ビット線ＢＬ４〜ＢＬ６）およびワード線１〜３（ワード線ＷＬ１〜ＷＬ３）の電圧および電流のタイミングチャートを示している。
【００５５】
図４６に示すように、書き込み時のビット線ＢＬ４〜ＢＬ６の電圧は、電流を双方向に流すのに都合が良い電圧Ｖbに設定される。また、ワード線ＷＬ１〜ＷＬ３の電圧は電圧Ｖbより大きく、かつ、正の電圧Ｖwに設定される。
【００５６】
スタンバイ時には、これらの電圧は全てのセル９のｐｎ接合ダイオード７に逆バイアスがかかるように設定される。従って、スタンバイ時に電流ＩBおよびＩWがメモリセル内を流れることはない。
【００５７】
＜読み出し動作＞
次に、ＭＲＡＭの読み出し動作について図４５および図４６を用いてさらに説明する。図４６に示すようにワード線ＷＬ１の電圧をＶwからＶbに下げ、ビット線ＢＬ４の電圧をＶbからＶwに上げて、選択されたセル９ａのｐｎ接合ダイオード７に順バイアスを印加する。
【００５８】
読み出し中は、非選択ビット線５および６はスタンバイ電圧Ｖbのままであり、非選択ワード線ＷＬ２および３はスタンバイ電圧Ｖwのままである。
【００５９】
なお、半選択セル９ｂ〜９ｅにおいてはワード線からビット線への電圧降下がない（すなわち、ｐｎ接合ダイオード７に０Ｖが印加される）ので、セル内を電流が流れることはない。
【００６０】
選択セル９ａの磁気トンネル抵抗により、ビット線ＢＬ４からセル９ａを通ってワード線ＷＬ１へ流れるセンス電流３０（図４５参照）の大きさが決定される。ビット線制御回路３１の一部を構成するセンス回路において、セルの２つの状態に対応して予測される２つの電流値の平均値を参照電流とし、センス電流と比較する。そして、両電流の差を増幅して、選択セル９ａに蓄えられているデータを読み出す。
【００６１】
なお、図４５のセンス電流３０の波形に示すように、センス電流３０は、ＭＴＪ８の２つの磁化状態に相当する２種類の電流波形を呈する。
【００６２】
データ読み出し後、ビット線ＢＬ４とワード線ＷＬ１の電圧は、それぞれのスタンバイ値に戻されるが、メモリセル９ａの磁化状態は、読み出し動作後も維持される。
【００６３】
＜ＭＲＡＭメモリセルアレイの構成例＞
図４７に、米国特許ＵＳＰ６，２７２，０４０“System and Method for programming a magnetoresistive memory device ”に開示されているＭＲＡＭメモリセルアレイの構成を模式的に示す。
【００６４】
図４７は、ＭＲＡＭメモリセルアレイの一部の構成を示し、磁気トンネル抵抗素子ＭＲ９１、ＭＲ９２、ＭＲ９３およびＭＲ９４のそれぞれを有する、４つのメモリセルを示している。
【００６５】
磁気トンネル抵抗素子ＭＲ９１およびＭＲ９２は、それぞれのビット線端子が列メモリ線（column memory line）Ｃ１に共通に接続され、列メモリ線Ｃ１は、Ｎチャネル型のＭＯＳトランジスタＱ９１を介して参照電源ＶＲ９１に電気的に接続される構成となっている。
【００６６】
さらに、磁気トンネル抵抗素子ＭＲ９１およびＭＲ９２のセレクト線端子は、それぞれ、Ｎチャネル型のＭＯＳトランジスタＱ９３およびＱ９４を介して出力線Ｄ１に共通に接続され、出力線Ｄ１は出力バッファＢ９１に接続されている。
【００６７】
そして、磁気トンネル抵抗素子ＭＲ９１およびＭＲ９２のそれぞれのディジット線端子は、メモリ線Ｒ９１に共通に接続され、メモリ線Ｒ９１は電流源Ｓ９３に接続されている。
【００６８】
また、磁気トンネル抵抗素子ＭＲ９３およびＭＲ９４は、それぞれのビット線端子が列メモリ線Ｃ２に共通に接続され、列メモリ線Ｃ２は、Ｎチャネル型のＭＯＳトランジスタＱ９２を介して参照電源ＶＲ９１に電気的に接続される構成となっている。
【００６９】
さらに、磁気トンネル抵抗素子ＭＲ９３およびＭＲ９４のセレクト線端子は、それぞれ、Ｎチャネル型のＭＯＳトランジスタＱ９５およびＱ９６を介して出力線Ｄ２に共通に接続され、出力線Ｄ２は出力バッファＢ９１に接続されている。出力線Ｄ１とＤ２との接続ノードをノードＮ１とする。
【００７０】
そして、磁気トンネル抵抗素子ＭＲ９３およびＭＲ９４のそれぞれのディジット線端子は、メモリ線Ｒ９２に共通に接続され、メモリ線Ｒ９２は電流源Ｓ９４に接続されている。
【００７１】
ここで、列メモリ線Ｃ１およびＣ２は、それぞれ双方向電流源（bidirectional current source）Ｓ９１およびＳ９２に接続されている。
【００７２】
双方向電流源Ｓ９１およびＳ９２は、それぞれグランド（ＧＮＤ）と列メモリ線Ｃ１およびＣ２との間に配設され、３パターンの動作が可能な電源である。すなわち、双方向電流源Ｓ９１を例に採れば、制御信号Ｃ９１が＋の場合には、例えば、列メモリ線Ｃ１に図面に向かって右方向へ電流を流し、制御信号Ｃ９１が−の場合では、左方向へ電流を流す。また、制御信号Ｃ９１が＋でも−でもない状態では、双方向電流源Ｓ９１は動作せず、スタンバイの状態を保つ。
【００７３】
次に、図４７を参照して、ＭＲＡＭメモリセルアレイの動作について説明する。
【００７４】
電流源Ｓ９３は、信号ＲＲ１に従って、中間レベル（medium level）としきい値レベル（threshold level）の電流をメモリ線Ｒ９１に流す。なお、メモリ線Ｒ９１には一方向しか電流が流れない。
【００７５】
ここで、しきい値レベルの電流とは、強磁性体の磁化の方向を反転するのに必要な磁場を発生する電流の大きさを指し、中間レベル（medium level）の電流とは、強磁性体の磁化の方向を反転させない程度の電流の大きさを指す。
【００７６】
ＭＯＳトランジスタＱ９１およびＱ９２は、何れも書き込み／読み出し制御信号Ｒ／Ｗを受信し、制御信号Ｒ／Ｗに応じて、列ビット線Ｃ１およびＣ２に参照電圧Ｖｒｅｆを印加するスイッチの働きをする。
【００７７】
磁気トンネル抵抗素子ＭＲ９１の情報を読み出す場合、まず、ＭＯＳトランジスタＱ１に読み出し制御信号が与えられ、ＭＯＳトランジスタＱ９１がオンし、列ビット線Ｃ１に参照電圧Ｖｒｅｆが印加される。
【００７８】
続いて、ＭＯＳトランジスタＱ９３がオンし、磁気トンネル抵抗素子に電流が流れる。その他のＭＯＳトランジスタはオフ状態にあるので、ノードＮ１には、磁気トンネル抵抗素子ＭＲ１を流れた電流が流れる。ここで、磁気トンネル抵抗素子ＭＲ１の電流値は、磁気トンネル抵抗素子ＭＲ１に保持された情報、すなわちトンネル磁気抵抗値で決定される。
【００７９】
そして、ノードＮ１へ流れた電流がバッファＢ９１で増幅されて出力電流Ioutとして出力され、図示しないセンスアンプにより、電流あるいは電圧でセンスされて、磁気トンネル抵抗素子ＭＲ１に保持された情報が、０であるか１であるかが判定されることになる。
【００８０】
磁気トンネル抵抗素子ＭＲ９１にデータを書き込む場合には、制御信号Ｃ９１と信号ＲＲ１とがオンになり、列ビット線Ｃ１およびメモリ線Ｒ９１に電流が流れる。
【００８１】
磁気トンネル抵抗素子ＭＲ９１に書き込む情報（０または１）は、列ビット線Ｃ１を流れる電流Ｉｃ１の向きによって決まる。そして、電流Ｉｃ１の向きを制御するのが、双方向電流源Ｓ９１に与えられる制御信号Ｃ９１である。
【００８２】
そして、双方向電流源Ｓ９１から供給される電流Ｉｃ１と、電流源Ｓ９３から供給される電流ＩＲ１が、磁気トンネル抵抗素子ＭＲ９１の近傍で交番磁場を発生させ、抵抗素子ＭＲ９１を構成する、強磁性体の磁化ベクトルの方向を決定する。
【００８３】
このような、読み出し、書き込みの動作は磁気トンネル抵抗素子ＭＲ９２〜ＭＲ９４においても同じである。
【００８４】
【発明が解決しようとする課題】
以上説明した従来のＭＲＡＭにおいては、同じビット線に接続されている異なるアドレスのメモリセルの情報を同時に読み出すことができなかった。
【００８５】
本発明は上記のような問題点を解消するためになされたもので、同じビット線に接続されている、異なるアドレスのメモリセルの情報を任意のタイミングで読み出すことが可能なＭＲＡＭを提供することを目的とする。
【００８６】
【課題を解決するための手段】
本発明に係る請求項１記載の磁気記憶装置は、複数のビット線と、複数のワード線と、磁気トンネル接合素子とを少なくとも有するメモリセルを複数、マトリックス状に配列して構成されるメモリセルアレイを備えた磁気記憶装置であって、前記メモリセルは、対をなす第１および第２のビット線に電気的に接続され、前記磁気トンネル接合素子に対する情報の読み出しのための電流経路として少なくとも機能する第１の電流経路を有し、前記第１の電流経路は、前記第１の電流経路内に配設された第１および第２のスイッチ素子を有し、前記第１のスイッチ素子は、前記第１のビット線と前記磁気トンネル接合素子との電気的な接続、非接続を制御し、前記第２のスイッチ素子は、前記第２のビット線と前記磁気トンネル接合素子との電気的な接続、非接続を制御するように配設され、前記第１の電流経路は、前記磁気トンネル接合素子に対する情報の書き込みのための電流経路としても機能し、前記メモリセルは、前記磁気トンネル接合素子に対する情報の書き込みおよび読み出しのための電流経路として機能する第２の電流経路をさらに有し、前記第１および第２の電流経路は非接触で平面視的に直交して配設され、前記磁気トンネル接合素子は、前記第１と第２の電流経路との間に電気的に接続され、前記メモリセルアレイは同時に２つ以上のアクセスを許容する。
【００８８】
本発明に係る請求項２記載の磁気記憶装置は、前記メモリセルが、対をなす第３および第４のビット線に電気的に接続され、前記磁気トンネル接合素子に対する情報の書き込みおよび読み出しのための電流経路として機能する第３の電流経路をさらに有し、前記第３の電流経路は、前記第３の電流経路内に配設された第３および第４のスイッチ素子を有し、前記第３のスイッチ素子は、前記第３のビット線と前記磁気トンネル接合素子との電気的な接続および非接続を制御し、前記第４のスイッチ素子は、前記第４のビット線と前記磁気トンネル接合素子との電気的な接続および非接続を制御するように配設される。
【００８９】
本発明に係る請求項３記載の磁気記憶装置は、マトリックス状に配列された複数の前記メモリセルのうち、ビット列が異なり隣り合って配置された前記メモリセルどうしは、その間に配設された前記第１および第２のビット線の少なくとも一方を共有する。
【００９０】
本発明に係る請求項４記載の磁気記憶装置は、前記第１および第２のスイッチ素子は、それぞれ第１および第２のワード線から与えられる制御信号に基づいて開閉動作する。
【００９１】
本発明に係る請求項５記載の磁気記憶装置は、前記第１および第２のスイッチ素子が、それぞれ第１および第２のワード線から与えられる制御信号に基づいて開閉動作し、前記第３および第４のスイッチ素子は、それぞれ第３および第４のワード線から与えられる制御信号に基づいて開閉動作する。
【００９２】
本発明に係る請求項６記載の磁気記憶装置は、前記第１および第２のスイッチ素子が、第１のワード線から与えられる制御信号に基づいて開閉動作し、前記第３および第４のスイッチ素子は、それぞれ第２および第３のワード線から与えられる制御信号に基づいて開閉動作する。
【００９３】
本発明に係る請求項７記載の磁気記憶装置は、前記第２の電流経路に接続される、電圧源および電流源をさらに備え、前記第２の電流経路に対する、前記電圧源からの電圧供給および前記電流源からの電流供給は、選択的に行われる。
【００９４】
本発明に係る請求項８記載の磁気記憶装置は、前記メモリセルが、第３のビット線に電気的に接続され、前記磁気トンネル接合素子に対する情報の読み出しのための電流経路として機能する第３の電流経路をさらに有し、前記第３の電流経路は、前記第３の電流経路内に配設された第３のスイッチ素子を有し、前記第３のスイッチ素子は、前記第３のビット線と前記磁気トンネル接合素子との電気的な接続および非接続を制御するように配設される。
【００９５】
本発明に係る請求項９記載の磁気記憶装置は、前記第１および第２のスイッチ素子は、第１のワード線から与えられる制御信号に基づいて開閉動作し、前記第３のスイッチ素子は、第２のワード線から与えられる制御信号に基づいて開閉動作する。
【００９６】
本発明に係る請求項１０記載の磁気記憶装置は、複数のビット線と、複数のワード線と、磁気トンネル接合素子とを少なくとも有するメモリセルを複数、マトリックス状に配列して構成されるメモリセルアレイを備えた磁気記憶装置であって、前記メモリセルは、対をなす第１および第２のビット線に電気的に接続され、前記磁気トンネル接合素子に対する情報の読み出しのための電流経路として少なくとも機能する第１の電流経路を有し、前記第１の電流経路は、前記第１の電流経路内に配設された第１および第２のスイッチ素子を有し、前記第１のスイッチ素子は、前記第１のビット線と前記磁気トンネル接合素子との電気的な接続、非接続を制御し、前記第２のスイッチ素子は、前記第２のビット線と前記磁気トンネル接合素子との電気的な接続、非接続を制御するように配設され、前記メモリセルが、前記磁気トンネル接合素子に対する情報の書き込みのための電流経路として機能する第２の電流経路と、前記磁気トンネル接合素子に対する情報の書き込みに際して、前記磁気トンネル接合素子を構成する磁性体の磁化の方向を制御するための電流経路として機能する第３の電流経路とをさらに有し、前記磁気トンネル接合素子は、前記第１と第２の電流経路との間に電気的に接続され、前記メモリセルアレイは同時に２つ以上のアクセスを許容する。
【００９７】
本発明に係る請求項１１記載の磁気記憶装置は、前記磁気トンネル接合素子が、少なくとも１つの磁気トンネル接合を構成するように積層された、磁性体の多層膜を備え、前記第１の電流経路は、前記多層膜の最上層および最下層の一方に、前記第２の電流経路は前記多層膜の最上層および最下層の他方に電気的に接続され、前記第３の電流経路は、前記第２の電流経路とは電気的に絶縁されて、前記第２の電流経路の近傍に配設され、前記第１の電流経路に対して平面視的に直交するように配設される。
【００９８】
本発明に係る請求項１２記載の磁気記憶装置は、前記第２の電流経路に接続される、電流源および電圧源をさらに備え、前記電流源は、前記第２の電流経路に流す電流の方向を選択可能な双方向電流源であって、前記第２の電流経路に対する、前記電圧源からの電圧供給および前記電流源からの電流供給は、選択的に行われる。
【００９９】
本発明に係る請求項１３記載の磁気記憶装置は、前記複数のビット線および前記複数のワード線は、階層ビット線構造および階層ワード線構造を構成する枝線である。
【０１００】
本発明に係る請求項１４記載の磁気記憶装置は、前記第１および第２のビット線は、それぞれセンス増幅器に接続される。
【０１０１】
本発明に係る請求項１５記載の磁気記憶装置は、前記センス増幅器に接続される電源供給線は、階層パワーライン構造を構成する枝線である。
【０１０２】
本発明に係る請求項１６記載の磁気記憶装置は、前記磁気トンネル接合素子が、前記第１および第２のスイッチ素子の配設層と同じ層中に配設される。
【０１０３】
本発明に係る請求項１７記載の磁気記憶装置は、前記磁気トンネル接合素子が、前記第１および第２のビット線の配設層よりも上層に配設される。
【０１０４】
【発明の実施の形態】
＜磁気トンネル抵抗素子＞
本発明に係る実施の形態の説明に先立って、一般的な磁気トンネル抵抗素子の構造および動作について、図１〜図３を用いてさらに詳細に説明する。なお、以下の実施の形態の説明においては、磁気トンネル抵抗素子という呼称を用いるが、少なくとも１つの磁気トンネル接合を有しているという意味で、磁気トンネル接合素子と呼称することもある。
【０１０５】
図１は、米国特許ＵＳＰ５，９４０，３１９“Magnetic Random Access Memory and Fabricating Method Thereof ”および米国特許ＵＳＰ５，７３２，０１６“ Memory Cell Structure in a Magnetic Random Access Memory and a Method For Fabricating Thereof ”に開示された磁気トンネル抵抗素子の断面構造を模式的に示す図である。
【０１０６】
図１に示す磁気トンネル抵抗素子ＭＲは、絶縁体層３の上部に強磁性体層２および１を順に積層し、絶縁体層３の下部に強磁性体層４を配設して磁気トンネル接合（Magnetic Tunnel Junction：ＭＴＪ）を構成している。
【０１０７】
なお、強磁性体層４の下部には反強磁性体層５が配設されている。反強磁性体層５は、強磁性体層４の磁化の方向を固定するためのもので、この構造をスピンバルブ型磁気トンネル接合と呼ぶ。
【０１０８】
そして、強磁性体層１および２のうち、強磁性体層１の方が保磁力が小さい材料で構成することで、外部磁場によって、強磁性体層１の磁化の方向が反転しやすくなっている。その結果、強磁性体層２の磁化の方向は強磁性体層１の磁化の方向に伴って反転する。
【０１０９】
磁気トンネル抵抗素子ＭＲは、層間絶縁膜ＳＺ内に埋め込まれており、強磁性体層１上には配線プラグＰＧ１が配設され、配線プラグＰＧ１の上端面が層間絶縁膜ＳＺの主面において露出している。この配線プラグＰＧ１の上端面に接するように、層間絶縁膜ＳＺ上に配線ＷＲ１が配設されている。
【０１１０】
また、反強磁性体層５の下部には金属層６が配設され、金属層６は、金属層７に接続されている。金属層７の下部には、配線ＷＲ２が配設され、その延在方向は配線ＷＲ１の延在方向と平面視的に直交する方向である。なお、配線ＷＲ２と金属層７とは電気的に絶縁されている。
【０１１１】
配線ＷＲ２の下方には配線ＷＲ３が配設され、金属層７は、層間絶縁膜ＳＺ中を垂直方向に延在する配線プラグＰＧ２を介して、配線ＷＲ３と電気的に接続されている。また、配線ＷＲ３は、ＮチャネルＭＯＳトランジスタＴＲに電気的に接続されている。
【０１１２】
なお、図１においては、配線ＷＲ１と配線プラグＰＧ１との接続ノードをノードＮＤ１、配線ＷＲ２と金属層７との接続ノードをノードＮＤ２、配線ＷＲ３と配線プラグＰＧ２との接続ノードをノードＮＤ３としている。
【０１１３】
このような構成において、配線ＷＲ１から配線ＷＲ３に向けて電流を流すと、強磁性体層１および２の磁化の方向と強磁性体層３の磁化の方向とが同一な場合と、同一でない場合とで、絶縁体層３をトンネルする電流が異なる。
【０１１４】
すなわち、磁化の方向が同一であれば、抵抗は低く、異なれば、抵抗は高くなり、磁気トンネル接合は、強磁性体層の磁化の方向の向きに応じて、２つのトンネル磁気抵抗（ＴＭＲ）を持つことになる（トンネル磁気抵抗効果）。
【０１１５】
トンネル磁気抵抗の変化率（ＴＭＲＲ）は約３０％〜５０％程度である。トンネル磁気抵抗の値は、強磁性体の磁場の方向の他に、強磁性体層の間に挟む絶縁体層の物性や膜厚等により変化する。なお、強磁性体層１から反強磁性体層５までの積層構造の上下を逆にしても、同様の効果を得ることができる。
【０１１６】
トンネル磁気抵抗を変えるには、具体的には強磁性体層１、２の磁化の方向を変えれば良い。これには、配線ＷＲ２に電流を流し、その周りに発生する磁場が、磁化の方向を変えるのに必要な臨界磁場よりも大きければ良い。このとき、強磁性体層４も同じ磁場の影響を受けるが、反磁性体層５の存在により、強磁性体層４から放出される磁束は反強磁性体層５内に入り、強磁性体層４の磁化の方向は変化しない。なお、図１においては配線ＷＲ２に流れる電流Ｉの方向を双方向として矢印で示しているが、これはどちらかの方向に電流を流せば良いことを示している。
【０１１７】
ここで、反強磁性体層５には、例えばＩｒ（イリジウム）を２０〜３０atom.％含むＩｒＭｎが用いられ、強磁性体層４および２は保磁力が大きなＣｏＦｅが用いられ、トンネルバリア層となる絶縁体層３としては、Ａｌ2Ｏ3を用い、強磁性体層１には保磁力とスピン分極率が小さなＮｉ80Ｆｅ20（パーマロイ）を使用する。
【０１１８】
図２に、トンネル磁気抵抗素子ＭＲを表す記号を示す。ここで、ＭＲとはMagnetic Resistivityの略である。
【０１１９】
図２の記号は、配線ＷＲ２に電流を流して発生する磁場により、ノードＮＤ１と、ノードＮＤ３との間の抵抗が変化する抵抗素子であることを意味している。従って、この特徴を備えているトンネル磁気抵抗素子の全てを図２の記号が包括しているのであり、図１の構造のみに限定されるものではない。
【０１２０】
図３に、強磁性体の磁化の方向が変化するのに必要な磁場の大きさとその方向を示す。図３においては、磁化の方向を反転させるのに必要な磁場（臨界磁場）Ｈｋを、磁場ＨｘとＨｙとの結合磁場で形成する場合の上記３磁場の関係を示している。
【０１２１】
ここで、強磁性体の磁化の容易な方向をイージーアクシス（easy axis）、磁化が困難な方向をハードアクシス（hard axis）と呼称し、図３においては、横軸にイージーアクシスを、縦軸にハードアクシス示し、また、ｘ軸方向の磁場の成分をＨｘ、ｙ軸方向の磁場の成分をＨｙとして示している。
【０１２２】
図３に示すように、Ｈｘ＋Ｈｙ＜Ｈｋの範囲では、磁化の方向は変化しない。一方、Ｈｘ＋Ｈｙ＞Ｈｋの範囲では、磁化の方向は変化することになる。なお、これらの磁場は、電気伝導性を有する配線に電流を流すことによって得ている。
【０１２３】
以下の説明においては、強磁性体の磁化の方向を反転するのに必要な磁場を発生する電流の大きさを、「しきい値レベル（threshold level）の電流」と呼称し、強磁性体の磁化の方向を反転させない程度の電流の大きさを、「中間レベル（medium level）の電流」と呼称する。
【０１２４】
＜デュアルポートＭＲＡＭの概念＞
これまでに説明したように、ＭＲＡＭは、バイナリ情報を磁気トンネル抵抗素子で構成されるメモリセルに蓄えているが、図４５を用いて説明したＭＲＡＭおよび図４７を用いて説明したＭＲＡＭは、メモリセルのバイナリ情報の読み出しおよび書き込みをするパスが１つであり、シングルポートＭＲＡＭと呼称されている。
【０１２５】
これに対して、デュアルポートＭＲＡＭ代表されるマルチポートＭＲＡＭは、各メモリセルに複数の読み出し、あるいは、書き込みのパスを有し、バイナリ情報の読み出し、あるいは、書き込みを独立に、かつ、非同期に行うことができる。
【０１２６】
図４は、独立した読み出しおよび書き込み制御回路を有するデュアルポートＭＲＡＭの概念構成を示すブロック図である。
【０１２７】
図４において、ＭＲＡＭ１０１は、２つのポートＰ１およびＰ２を有し、ポートＰ１には読み出し／書き込み制御回路１０２が接続され、ポートＰ２には読み出し／書き込み制御回路１０３が接続されている。そして読み出し／書き込み制御回路１０２および１０３には、それぞれマイクロプロセッサ１０４および１０５が接続され、読み出し／書き込み制御回路１０２および１０３を介してＭＲＡＭ１０１にアクセス可能となっている。
【０１２８】
読み出し／書き込み制御回路１０２および１０３は、独立に、かつ、非同期に動作し、ＭＲＡＭ１０１を構成する何れのメモリセルにもバイナリ情報の書き込み、読み出しを行うことができる。
【０１２９】
以下に説明する実施の形態においては、デュアルポートＭＲＡＭを前提として説明する。
【０１３０】
＜Ａ．実施の形態１＞
＜Ａ−１．装置構成＞
＜Ａ−１−１．平面構成＞
図５に、本発明に係る実施の形態１のＭＲＡＭ１００のメモリセルアレイ部分の平面レイアウトを模式的に示す。
【０１３１】
図５においては、メモリセルアレイのうち、４つのＭＲＡＭメモリセルが示されており、それぞれを単位セル（unit cell）ＵＣ００、ＵＣ１０、ＵＣ０１およびＵＣ１１として、破線で示している。
【０１３２】
図５に示すように、ビット線ＢＬ０ａ、ＢＬ０ｂ、ＢＬ１ａ、ＢＬ１ｂおよびダミービット線ＤＢＬが平行に配設され、これらのビット線と平面視的に直交するように、ワード線ＷＬ０ａ、ＷＬ０ｂ、ＷＬ１ａおよびＷＬ１ｂが平行に配設されている。
【０１３３】
そして、ビット線ＢＬ０ａとＢＬ０ｂとで挟まれる領域の中央（単位セルの中央）にメモリ線ＭＬ０がビット線に平行に配設され、ビット線ＢＬ１ａとＢＬ１ｂとで挟まれる領域の中央（単位セルの中央）にメモリ線ＭＬ１がビット線に平行に配設されている。
【０１３４】
また、単位セルＵＣ００およびＵＣ０１の活性領域ＡＡ上には、ＭＯＳトランジスタＱ１およびＱ２のゲート電極が、ビット線に平行に配設され、単位セルＵＣ１０およびＵＣ１１の活性領域ＡＡ上には、ＭＯＳトランジスタＱ１０およびＱ１１のゲート電極が、ビット線に平行に配設されている。
【０１３５】
そして、ビット線ＢＬ０ａ、ＢＬ０ｂ、ＢＬ１ａおよびＢＬ１ｂは、各単位セルにおいて、コンタクトプラグＰＧ１を介して、活性領域ＡＡに電気的に接続される構成となっている。
【０１３６】
なお、各ＭＯＳトランジスタＱ１のゲート電極は、コンタクトプラグＰＧ２を介してワード線ＷＬ０ａに電気的に接続されるので、ワード線ＷＬ０ａと呼称し、各ＭＯＳトランジスタＱ２のゲート電極は、コンタクトプラグＰＧ２を介してワード線ＷＬ０ｂに電気的に接続されるので、ワード線ＷＬ０ｂと呼称する場合もある。
【０１３７】
また、各ＭＯＳトランジスタＱ１０のゲート電極は、コンタクトプラグＰＧ２を介してワード線ＷＬ１ａに電気的に接続されるので、ワード線ＷＬ１ａと呼称し、各ＭＯＳトランジスタＱ１１のゲート電極は、コンタクトプラグＰＧ２を介してワード線ＷＬ１ｂに電気的に接続されるので、ワード線ＷＬ１ｂと呼称する場合もある。
【０１３８】
ここで、図５の左端部には、ダミー領域ＤＡが設けられている。ダミー領域ＤＡにおいては、ダミービット線ＤＢＬ、ダミーワード線（ダミーゲート電極）ＤＷＬおよびダミーメモリ線ＤＭＬ（その下部にはダミー磁気トンネル抵抗素子ＤＭＲ）が、メモリセル領域と同様の配列で設けられ、ダミービット線ＤＢＬはコンタクトプラグＰＧ１を介して活性領域ＡＡに電気的に接続されている。
【０１３９】
ワード線やビット線は同じピッチで繰り返し配設されるパターンを有し、当該繰り返しパターンのレジスト転写工程においては、繰り返しパターンのピッチに沿った光の定在波が発生する。しかし、繰り返しが終わるレイアウト端部では、繰り返しパターンの周期性が崩れ、異なるピッチの定在波が発生し、レイアウト端部では最終的に得られるレジストパターンのサイズが、設計値からずれる可能性がある。
【０１４０】
また、転写工程によりレジストをパターニングした後、当該レジストを用いて、異方性エッチングによりワード線やビット線を埋め込むためのトレンチを層間絶縁膜に形成する場合プラズマを生成するが、プラズマの密度は上述した繰り返しパターンのピッチに沿った周期性を有する。従って、レイアウト端部で繰り返しパターンの周期性が崩れると。プラズマの密度も端部と以外の部分で異なることになり、エッチングで形成されるトレンチの幅や深さが異なる可能性がある。
【０１４１】
ダミー領域ＤＡは、このような問題を解消するために設けられており、レイアウト端部においてもワード線（すなわちメモリ線）やビット線、磁気トンネル抵抗素子の繰り返しパターンを維持し、仕上がりサイズが設計値からずれることを抑制することができる。
【０１４２】
＜Ａ−１−２．断面構成＞
図５におけるＡ−Ａ線での矢視方向断面の構成を図６に示す。
図６に示すように、ＭＲＡＭ１００はシリコン基板ＳＢ上に配設され、シリコン基板ＳＢの表面内に設けた素子分離絶縁膜ＳＴＩによって活性領域ＡＡが規定されている。素子分離絶縁膜ＳＴＩは、シリコン基板ＳＢの表面内に設けた浅いトレンチに酸化シリコン膜等の絶縁膜を埋め込んで形成されており、Shallow Trench Isolationと呼称されている。
【０１４３】
図６に示すように、単位セルＵＣ１０は、２つのＭＯＳトランジスタＱ１０およびＱ１１と、１つの磁気トンネル抵抗素子ＭＲ１０（磁気トンネル接合素子）とを備えている。この構造は他の単位セルについても同じである。
【０１４４】
ＭＯＳトランジスタＱ１０およびＱ１１は同じ構造を有し、シリコン基板ＳＢ上に選択的に配設されたゲート絶縁膜Ｇ１上に、不純物を含んで低抵抗となったドープトポリシリコン層Ｇ２、バリアメタル層Ｇ３、金属層Ｇ４の３層で構成されるポリメタルゲート電極が配設され、金属層Ｇ４上には窒化シリコン膜Ｇ５が配設されている。
【０１４５】
ドープトポリシリコン層Ｇ２は、表面チャネル型のＮチャネルＭＯＳトランジスタの場合には、リンがドープされ、表面チャネル型のＰチャネルＭＯＳトランジスタの場合には、ホウ素がドープされる。
【０１４６】
そして、これらの多層膜の側面にはオフセット絶縁膜Ｇ６が配設されている。オフセット絶縁膜Ｇ６には、その外側に配設されるサイドウォール絶縁膜Ｇ７よりも誘電率が低い絶縁膜が用いられる。
【０１４７】
例えば、サイドウォール絶縁膜Ｇ７に窒化シリコン膜を用いる場合、その比誘電率は７．４〜９であるのに対して、オフセット絶縁膜Ｇ６には、比誘電率が３．９の酸化シリコン膜や２．８〜２．９のＳｉＯＣ膜等が用いられる。
【０１４８】
なお、サイドウォール絶縁膜Ｇ７に、ＳｉＣ（比誘電率４．８）やＳｉＯＣを用いても良い。誘電率は、比誘電率に真空中の誘電率を掛けることで得られる。
【０１４９】
なお、上述したポリメタルゲート電極の代わりに、ドープトポリシリコン層Ｇ２を備えないメタルゲート電極を使用しても良い。すなわち、ゲート絶縁膜Ｇ１上に直接にバリアメタル層Ｇ３を配設した構成としても良い。メタルゲート電極はポリメタルゲート電極よりも低い抵抗を得ることができるので、回路動作を速くすることができる。
【０１５０】
オフセット絶縁膜Ｇ６は、ゲート電極と、ゲート電極に接触するコンタクトプラグＰＧ１と間の寄生容量を低減することと、ゲート電極と、活性領域ＡＡの表面内に配設されるソース・ドレインエクステンション層ＥＸとのオーバーラップ容量を低減することを目的として配設される。
【０１５１】
なお、ソース・ドレインエクステンション層ＥＸは、ソース・ドレイン層ＳＤよりも浅い接合となるように形成される不純物層であり、ソース・ドレイン層ＳＤと同一導電型であり、ソース・ドレイン層として機能する。
【０１５２】
ソース・ドレインエクステンション層ＥＸは、オフセット絶縁膜形成後にイオン注入等により形成されるので、オフセット絶縁膜の厚さ分だけ、ソース・ドレインエクステンション層ＥＸとゲート電極とがオーバーラップする面積ＯＶが低減し、オーバーラップ容量が低減することになる。
【０１５３】
ゲート電極とコンタクトプラグＰＧ１との間の寄生容量、およびゲート電極とソース・ドレインエクステンション層ＥＸとの間のオーバーラップ容量が低減すると、回路動作が高速になる。図６の構造においては、特にビット線への情報の読み出しやビット線からの情報の書き込み動作が高速になる。
【０１５４】
ＭＯＳトランジスタＱ１０とＱ１１との間には、金属シリサイド層ＭＳ１が配設されている。金属シリサイド層ＭＳ１は活性領域ＡＡ上だけでなく素子分離絶縁膜ＳＴＩ上も覆うように配設され、素子分離絶縁膜ＳＴＩ上に対応する金属シリサイド層ＭＳ１上には、磁気トンネル抵抗素子ＭＲ１０が配設されている。
【０１５５】
なお、磁気トンネル抵抗素子ＭＲ１０は、金属シリサイド層ＭＳ１上に設けられた層間絶縁膜ＩＺ９に囲まれている。そして、その最上部の端面だけが層間絶縁膜ＩＺ９の表面において露出し、そこを覆うようにバリアメタル層ＢＭ２が配設され、バリアメタル層ＢＭ２上に金属配線のメモリ線ＭＬ０が配設されている。
【０１５６】
磁気トンネル抵抗素子ＭＲ１０は、金属シリサイド層ＭＳ１上に配設されたバリアメタル層ＢＭ１を間に介して配設されており、バリアメタル層ＢＭ１上に、反強磁性体層ＡＦＭ、強磁性体層ＦＭ２、絶縁体層ＢＴ１および強磁性体層ＦＭ１を順に積層して構成されている。そして、強磁性体層ＦＭ１の上部がバリアメタルＢＭ２に覆われ、メモリ線ＭＬ０と接続する構成となっている。
【０１５７】
なお、強磁性体層ＦＭ１およびＦＭ２のイージーアクシスの方向は、メモリ線ＭＬ１とほぼ平行の方向であっても良いし、メモリ線とほぼ垂直の方向であっても良い。反強磁性体層ＡＦＭと強磁性体層ＦＭ２とを積層することで、強磁性体膜ＦＭ２の磁化ベクトルを固定することができる。
【０１５８】
ここで、金属シリサイドＭＳ１は、ＣｏＳｉ2、ＮｉＳｉ2、ＴｉＳｉ2、ＷＳｉ2、ＰｔＳｉ2およびＺｒＳｉ2等の何れで構成しても良く、反強磁性体層ＡＦＭと、活性領域ＡＡの表面内に設けたソース・ドレイン層ＳＤとを電気的に接続する機能を有している。
【０１５９】
なお、金属シリサイド層ＭＳ１は、ポリシリコン層あるいはアモルファスシリコン層を該当領域に形成した後、その上に金属層を堆積し、ＲＴＡ（Rapid Thermal Anneal）等の熱処理を加えることにより、金属とポリシリコン（あるいは、アモルファスシリコン）とをシリサイド反応させることで形成することができる。
【０１６０】
例えば、ＣｏＳｉ2を形成する場合、１回目のＲＴＡとして、４５０〜６００℃の熱処理を行い、２回目のＲＴＡとして、７００〜８５０℃の熱処理を行うことで、コバルトとポリシリコン（あるいは、アモルファスシリコン）をシリサイド反応させて形成すれば良い。
【０１６１】
なお、強磁性体層が磁化を失う温度をキュリー温度と呼ぶが、多くの強磁性体層のキュリー温度は、これらのＲＴＡの温度よりも低いので、磁気トンネル抵抗素子は、トランジスタのソース・ドレイン層上に金属シリサイド層を形成した後に形成することが望ましい。
【０１６２】
また、ＭＯＳトランジスタＱ１０およびＱ１１の、金属シリサイド層ＭＳ１で覆われない方のソース・ドレイン層は、電気伝導性を有する材料で構成されるコンタクトプラグＰＧ１を介して、ビット線ＢＬ０ａおよびＢＬ０ｂに電気的に接続されている。
【０１６３】
コンタクトプラグＰＧ１は、層間絶縁膜ＩＺ１を貫通するように設けられたコンタクトホール内に、例えば、ドープトポリシリコンやタングステン等を充填して構成されている。
【０１６４】
なお、以上の説明においては単位セルＵＣ１０の構成について説明したが、他の単位セルについても同様の構成を有している。
【０１６５】
ビット線ＢＬ０ａ、ＢＬ０ｂ、ＢＬ１ａおよびＢＬ１ｂ（第１層の金属層）は、層間絶縁膜ＩＺ１上に配設された層間絶縁膜ＩＺ２中に配設され、層間絶縁膜ＩＺ２上には層間絶縁膜ＩＺ３およびＩＺ４が順に配設されている。なお、層間絶縁膜ＩＺ４より上層の構成は、図６においては省略している。
【０１６６】
次に、図５におけるＢ−Ｂ線での矢視方向断面の構成を図７に示す。
図７は、単位セルＵＣ１０とＵＣ００とに跨るメモリ線ＭＬ０と、その下の磁気トンネル抵抗素子ＭＲ１０およびＭＲ００の長手方向の断面を示しており、金属シリサイド層ＭＳ１上に配設されたバリアメタル層ＢＭ１上に、反強磁性体層ＡＦＭ、強磁性体層ＦＭ２、絶縁体層ＢＴ１および強磁性体層ＦＭ１が順に積層されて磁気トンネル抵抗素子ＭＲ１０およびＭＲ００を構成している。
【０１６７】
そして、磁気トンネル抵抗素子ＭＲ１０およびＭＲ００上にはバリアメタル層ＢＭ２が配設され、バリアメタル層ＢＭ２上にメモリ線ＭＬ０が配設されている。メモリ線ＭＬ０と磁気トンネル抵抗素子ＭＲ１０およびＭＲ００との間にバリアメタル層ＢＭ２を挟むのは、メモリ線ＭＬ０および磁気トンネル抵抗素子ＭＲ１０およびＭＲ００を構成する原子どうしが相互に拡散するのを防止するためである。
【０１６８】
なお、磁気トンネル抵抗素子ＭＲ１０およびＭＲ００は、単位セルＵＣ１０とＵＣ００とで電気的に分離されており、単位セルＵＣ１０の磁気トンネル抵抗素子ＭＲ１０と、単位セルＵＣ００の磁気トンネル抵抗素子ＭＲ００との間には、層間絶縁膜ＩＺ８が配設されている。
【０１６９】
ここで、図８には、磁気トンネル抵抗素子の変形例として、反強磁性体層ＡＦＭを有さない、磁気トンネル抵抗素子ＭＲＸの断面構成を示す。
【０１７０】
図８に示すように、金属シリサイド層ＭＳ１上に配設されたバリアメタル層ＢＭ１上に、強磁性体層ＦＭ２、絶縁体層ＢＴ１および強磁性体層ＦＭ１が順に積層されて磁気トンネル抵抗素子ＭＲＸを構成している。反強磁性体層を省略することで製造コストを削減できる。
【０１７１】
次に、図５におけるＣ−Ｃ線での矢視方向断面の構成を図９に示す。
図９は、単位セルＵＣ１０およびＵＣ００におけるＭＯＳトランジスタＱ１１およびＱ２のゲート電極（ワード線ＷＬ１ｂおよびワード線ＷＬ０ｂと呼び換える場合あ）の長手方向の断面構成を示している。
【０１７２】
図９に示すように、各ゲート電極は単位セルごとに電気的に独立しており、隣り合うゲート電極間には層間絶縁膜ＩＺ９が配設されている。
【０１７３】
そして、各ゲート電極は、素子分離絶縁膜ＳＴＩ上でコンタクトプラグＰＧ２１およびＰＧ２を介してワード線ＷＬ０ｂおよびＷＬ１ｂに接されている。より具体的には、コンタクトプラグＰＧ２１の一方端は、層間絶縁膜ＩＺ１および窒化シリコン膜Ｇ５を貫通して、各ゲート電極の金属層Ｇ４に到達するように設けられ、コンタクトプラグＰＧ２１の他方端は、層間絶縁膜ＩＺ２中に配設されたパッド層ＰＤ１に接続されている。なお、パッド層ＰＤ１は各ビット線と同様の第１層の金属層であり、コンタクトプラグＰＧ２とＰＧ２１とのアライメントマージンを確保する目的で配設されている。
【０１７４】
そして、コンタクトプラグＰＧ２の一方端は、層間絶縁膜ＩＺ５およびＩＺ４を貫通して、各パッド層ＰＤ１に到達するように設けられ、コンタクトプラグＰＧ２の他方端は、層間絶縁膜ＩＺ５中に配設されたワード線ＷＬ０ｂおよびＷＬ１ｂに接続されている。なお、層間絶縁膜ＩＺ５上には、層間絶縁膜ＩＺ６およびＩＺ７が順に配設されている。
【０１７５】
ここで、コンタクトプラグＰＧ２およびＰＧ２１、各パッド層ＰＤ１、ワード線ＷＬ０ｂおよびＷＬ１ｂはその表面がバリアメタルで覆われており、それぞれを構成する金属原子が周囲の絶縁膜に熱拡散することを防止する目的で配設されている。
【０１７６】
なお、各層間絶縁膜ＩＺ１〜ＩＺ９の材質の一例を以下に示す。すなわち、層間絶縁膜ＩＺ１、ＩＺ２、ＩＺ５、ＩＺ７は、低誘電率（low-ｋ）材であるＳｉＯＣで構成し、層間絶縁膜ＩＺ３、ＩＺ４、ＩＺ６はＳｉＣで構成し、層間絶縁膜ＩＺ８およびＩＺ９は、ＮＳＧ（Non-doped Silicate Glass）やＴＥＯＳ（tetraethyl orthosilicate）等で構成すれば良い。なお、層間絶縁膜ＩＺ８およびＩＺ９は、low-ｋ材であるＳｉＯＣ、ＳｉＯＦ等で構成しても良い。
【０１７７】
ここで、層間絶縁膜ＩＺ３およびＩＺ６のように金属層の上部の層間絶縁膜をＳｉＣで構成するのは、金属層の酸化を防止するためであるが、金属層の酸化を防止できる絶縁材であれば何でも良い。ただし、金属配線の寄生容量を考慮すれば、誘電率のなるべく小さな絶縁材が望ましい。
【０１７８】
また、金属配線層、パッド層、コンタクトプラグの材質としては、銅、アルミニウム、アルミニウムシリコン、アルミニウムとシリコンと銅の合金、銀、金、モリブデン、タングステン等を用いることができる。
【０１７９】
なお、以上の説明においては、ＭＲＡＭ１００をバルクシリコン基板ＳＢ上に形成する構成を示したが、バルクシリコン基板ＳＢの代わりに、ＳＯＩ（Silicon On Insulator）基板やＳＯＮ(Silicon On Nothing)基板を用いても良い。これは、以下に説明する他の実施の形態のＭＲＡＭにおいても同様である。
【０１８０】
ここで、ＳＯＮ基板とは、半導体素子の形成領域下のシリコン層中に空洞を設けた基板であり、空洞内に水素、空気、アルゴンや窒素が封入されている構成もある。
【０１８１】
＜Ａ−２．動作＞
図１０および図１１を用いてＭＲＡＭ１００の動作について説明する。
図１０にＭＲＡＭ１００の回路図を示す。なお、図１０においては、図５に示した単位セルＵＣ００、ＵＣ１０、ＵＣ０１およびＵＣ１１に対応する部分の構成を示しており、他のメモリセルについて省略している。
【０１８２】
また、以下の説明では、単位セルＵＣ００、ＵＣ１０、ＵＣ０１およびＵＣ１１に対応する構成を、アドレスＡＤ００、ＡＤ１０、ＡＤ０１およびＡＤ１１のメモリセルとして示す。なお、図１０においては、磁気抵抗素子を可変抵抗の記号を用いて記載する。
【０１８３】
図１０に示すように、アドレスＡＤ００のメモリセルは、ビット線ＢＬ０ａとＢＬ０ｂとの間に、直列に接続されたＭＯＳトランジスタＱ１およびＱ２と、磁気トンネル抵抗素子ＭＲ００とを備え、ＭＯＳトランジスタＱ１およびＱ２のゲート電極が、ワード線ＷＬ０ａおよびＷＬ０ｂに接続されている。
【０１８４】
そして、磁気トンネル抵抗素子ＭＲ００は、ＭＯＳトランジスタＱ１とＱ２との接続ノードとメモリ線ＭＬ０との間に接続され、磁気トンネル抵抗素子ＭＲ００とメモリ線ＭＬ０との接続ノードをノードＮ１、ＭＯＳトランジスタＱ１とＱ２との接続ノードをノードＮ２、ＭＯＳトランジスタＱ１とビット線ＢＬ０ａとの接続ノードをノードＮ３、ＭＯＳトランジスタＱ２とビット線ＢＬ０ｂとの接続ノードをノードＮ４と呼称する。
【０１８５】
アドレスＡＤ０１のメモリセルは、ビット線ＢＬ１ａとＢＬ１ｂとの間に、直列に接続されたＭＯＳトランジスタＱ１およびＱ２と、磁気トンネル抵抗素子ＭＲ０１とを備え、ＭＯＳトランジスタＱ１およびＱ２のゲート電極が、ワード線ＷＬ０ａおよびＷＬ０ｂに接続されている。
【０１８６】
そして、磁気トンネル抵抗素子ＭＲ０１は、ＭＯＳトランジスタＱ１とＱ２との接続ノードとメモリ線ＭＬ１との間に接続され、磁気トンネル抵抗素子ＭＲ０１とメモリ線ＭＬ１との接続ノードをノードＮ１、ＭＯＳトランジスタＱ１とＱ２との接続ノードをノードＮ２、ＭＯＳトランジスタＱ１とビット線ＢＬ１ａとの接続ノードをノードＮ３、ＭＯＳトランジスタＱ２とビット線ＢＬ１ｂとの接続ノードをノードＮ４と呼称する。
【０１８７】
また、アドレスＡＤ１０のメモリセルは、ビット線ＢＬ０ａとＢＬ０ｂとの間に、直列に接続されたＭＯＳトランジスタＱ１０およびＱ１１と、磁気トンネル抵抗素子ＭＲ１０とを備え、ＭＯＳトランジスタＱ１０およびＱ１１のゲート電極が、ワード線ＷＬ１ａおよびＷＬ１ｂに接続されている。
【０１８８】
そして、磁気トンネル抵抗素子ＭＲ１０は、ＭＯＳトランジスタＱ１０とＱ１１との接続ノードとメモリ線ＭＬ０との間に接続され、磁気トンネル抵抗素子ＭＲ１０とメモリ線ＭＬ０との接続ノードをノードＮ５、ＭＯＳトランジスタＱ１０とＱ１１との接続ノードをノードＮ６、ＭＯＳトランジスタＱ１０とビット線ＢＬ０ａとの接続ノードをノードＮ７、ＭＯＳトランジスタＱ１１とビット線ＢＬ０ｂとの接続ノードをノードＮ８と呼称する。
【０１８９】
アドレスＡＤ１１のメモリセルは、ビット線ＢＬ１ａとＢＬ１ｂとの間に、直列に接続されたＭＯＳトランジスタＱ１０およびＱ１１と、磁気トンネル抵抗素子ＭＲ１１とを備え、ＭＯＳトランジスタＱ１０およびＱ１１のゲート電極が、ワード線ＷＬ１ａおよびＷＬ１ｂに接続されている。
【０１９０】
そして、磁気トンネル抵抗素子ＭＲ１１は、ＭＯＳトランジスタＱ１０とＱ１１との接続ノードとメモリ線ＭＬ１との間に接続され、磁気トンネル抵抗素子ＭＲ１１とメモリ線ＭＬ１との接続ノードをノードＮ５、ＭＯＳトランジスタＱ１０とＱ１１との接続ノードをノードＮ６、ＭＯＳトランジスタＱ１０とビット線ＢＬ１ａとの接続ノードをノードＮ７、ＭＯＳトランジスタＱ１１とビット線ＢＬ１ｂとの接続ノードをノードＮ８と呼称する。
【０１９１】
なお、以上説明したＭＯＳトランジスタＱ１、Ｑ２、Ｑ１０およびＱ１１は、スイッチ素子であればＭＯＳトランジスタに限定されるものではない。
【０１９２】
メモリ線ＭＬ０およびＭＬ１は、それぞれＮチャネル型のＭＯＳトランジスタＱ３およびＱ３１を介して参照電圧源ＶＲ１に共通に接続されるとともに、それぞれスイッチ付き電流源Ｓ１およびＳ２に接続される構成となっている。
【０１９３】
ビット線ＢＬ０ａ、ＢＬ０ｂ、ＢＬ１ａおよびＢＬ１ｂは、それぞれ、スイッチ付きバッファＢ１、Ｂ２、Ｂ３およびＢ４の入力に接続され、電流Ｉ０ａ、Ｉ０ｂ、Ｉ１ａおよびＩ１ｂがスイッチ付きバッファＢ１〜Ｂ４に与えられ、スイッチ付きバッファＢ１〜Ｂ４で電流増幅された出力が、それぞれセンスアンプＳＡ１に与えられる構成となっている。
【０１９４】
センスアンプＳＡ１は、Ｐチャネル型のＭＯＳトランジスタＱ４およびＱ５を有し、ＭＯＳトランジスタＱ４およびＱ５のゲート電極とソース電極とが、互いに交差接続された電流センス回路（第１段の回路）と、電流センス回路の出力を受ける、第１および第２の電圧増幅器（第２段の回路）とを備えている。
【０１９５】
第１の電圧増幅器は、直列に接続されインバータ回路を構成するＰチャネル型のＭＯＳトランジスタＱ６とＮチャネル型のＭＯＳトランジスタＱ７とを有し、ＭＯＳトランジスタＱ６およびＱ７のゲート電極が、共通してＭＯＳトランジスタＱ４のゲート電極に接続され、ＭＯＳトランジスタＱ６とＱ７との接続ノードが出力ノードとなっている。
【０１９６】
第２の電圧増幅器は、直列に接続されインバータ回路を構成するＰチャネル型のＭＯＳトランジスタＱ８とＮチャネル型のＭＯＳトランジスタＱ９とを有し、ＭＯＳトランジスタＱ８およびＱ９のゲート電極が、共通してＭＯＳトランジスタＱ５のゲート電極に接続され、ＭＯＳトランジスタＱ８とＱ９との接続ノードが出力ノードとなっている。
【０１９７】
電流センス回路において、ＭＯＳトランジスタＱ４およびＱ５のソース電極は、それぞれ抵抗Ｒ１０およびＲ２０を介して電位Ｖｓｓ（接地電位）に接続されている。
【０１９８】
なお、以下の説明では、スイッチ付きバッファＢ１に接続されるセンスアンプＳＡ１を例に採って説明する。
【０１９９】
バッファＢ１の出力は、ＭＯＳトランジスタＱ４およびＱ６のドレイン電極に与えられ、電流センス回路は、バッファＢ１で電流増幅された出力電流を受け、電流−電圧変換した後、その出力電圧（ゲート電圧）を第１の電圧増幅器でに与えて、電圧増幅して出力電圧Ｖ０ａとして出力する。
【０２００】
また、ＭＯＳトランジスタＱ５およびＱ８のドレイン電極には、スイッチ付き電流源Ｓ３から参照電流Ｉｒｅｆが与えられ、電流センス回路において、参照電流Ｉｒｅｆを電流−電圧変換した後、その出力電圧（ゲート電圧）を第２の電圧増幅器に与えて、電圧増幅して出力電圧バーＶ０ａとして出力する。
【０２０１】
バッファＢ１から出力される電流により生じた信号電圧は、ダイナミックにＭＯＳトランジスタＱ６およびＱ７の論理しきい値電圧を変えるので、ゲートポテンシャルの変動と逆の方向にしきい値電圧が変化する。すなわち、ゲートポテンシャルが上がると、インバータ回路の論理しきい値電圧は下がる。その結果、電流センス回路と第１の電圧増幅器との動作点のミスマッチに対して、大きな動作マージンが得られる。これは、電流センス回路と第２の電圧増幅器との関係においても同じである。
【０２０２】
このように、センスアンプＳＡ１は、電流センス回路の出力を、第１および第２の電圧増幅器で増幅する構成となっているが、必ずしも２段構成である必要はなく、電流センス回路だけでも良い。
【０２０３】
また、図１０に示す構成以外の電流センス回路でも、また電圧センス回路でも良いが、動作速度が速い点と低電圧でも動作する点で、電流センス回路の方がより望ましい。
【０２０４】
また、センスアンプの増幅利得が十分であれば、バッファＢ１〜Ｂ４は設けずとも良い。
【０２０５】
また、バッファＢ１〜Ｂ４の代わりに、スイッチＢＢ１〜ＢＢ４をゲート電極とするＭＯＳトランジスタを用いても良い。
【０２０６】
なお、スイッチ付きバッファＢ２〜Ｂ４の出力を受けるセンスアンプＳＡ１も、上記と同様であるが、スイッチ付き電流源Ｓ３の代わりに、それぞれ、スイッチ付き電流源Ｓ４、Ｓ５およびＳ６から参照電流Ｉｒｅｆが与えられ、それぞれ、出力電圧Ｖ０ｂおよびバーＶ０ｂ、出力電圧Ｖ１ａおよびバーＶ１ａ、出力電圧Ｖ１ｂおよびバーＶ１ｂを対で出力する。
【０２０７】
次に、図１０を参照しつつ、図１１に示すタイミングチャートを用いて、ＭＲＡＭ１００の動作を説明する。なお、以下の説明においては、アドレスＡＤ００へのデータの書き込み動作および読み出し動作を例に採って説明する。
【０２０８】
＜Ａ−２−１．書き込み動作＞
図１１は、ＭＲＡＭ１００におけるアドレスＡＤ００へのデータの書き込み動作および読み出し動作に際しての、各種電圧および電流のタイミングチャートである。
【０２０９】
アドレスＡＤ００へのデータの書き込みに際しては、スイッチ付き電流源Ｓ１のスイッチＷ１をオンするようにスイッチＷ１に所定の電圧を与え、メモリ線ＭＬ０に電流Ｉ１を流す。電流が流れるため、図１１に示すようにメモリ線ＭＬ０の電位が、電圧Ｖｓｓよりも高くなる方向に変化する。そして、書き込みに要する所定期間、ビット線ＢＬ０ａに電圧Ｖｄｄを与え、その間はビット線ＢＬ０ｂに電圧Ｖｓｓを与える。なお、ビット線ＢＬ１ａおよびＢＬ１ｂ、ワード線ＷＬ１ａおよびＷ１ｂはアドレスＡＤ００へのデータの書き込み動作および読み出し動作には無関係なので、電圧Ｖｓｓの状態を保つ。
【０２１０】
また、ワード線ＷＬ０ａおよびＷＬ０ｂ共に、所定期間、電圧Ｖｄｄを与え、Ｎチャネル型のＭＯＳトランジスタＱ１およびＱ２をオン状態にする。これにより電流Ｉ２が、ノードＮ３からノードＮ４に向けて流れる。
【０２１１】
この結果、電流Ｉ１およびＩ２が生成する交番磁場により、磁気トンネル抵抗素子ＭＲ００の強磁性体層ＦＭ１の磁化ベクトルが決定され、書き込みが行われる。なお、強磁性体層ＦＭ２の磁化ベクトルは固定されており、変化しない。
【０２１２】
上述した一連の動作により、磁気トンネル抵抗素子ＭＲ００（すなわちアドレスＡＤ００）に情報が書き込まれる。この時に書き込まれる情報を、論理０とする。
【０２１３】
続いて、スイッチ付き電流源Ｓ１のスイッチＷ１をオフすることで、メモリ線ＭＬ０に電流Ｉ１が流れなくなる。この後、メモリ線ＭＬ０の電位を、電圧Ｖｓｓにプリチャージする。
【０２１４】
また、ワード線ＷＬ０ａおよびＷＬ０ｂの電圧を、共に電圧Ｖｓｓに設定して、ＭＯＳトランジスタＱ１およびＱ２をオフ状態にする。また、ビット線ＢＬ０ａおよびＢＬ０ｂに電圧Ｖｓｓを与える。この期間を、スタンバイ期間と呼称する。
【０２１５】
なお、磁気トンネル抵抗素子ＭＲ００に、上述した論理とは反対の論理１を書き込む場合には、書き込みに要する所定期間、ビット線ＢＬ０ｂに電圧Ｖｄｄを与え、その間はビット線ＢＬ０ａに電圧Ｖｓｓを与える。
【０２１６】
また、スイッチ付き電流源Ｓ１のスイッチＷ１をオンするようにスイッチＷ１に所定の電圧を与え、メモリ線ＭＬ０に電流Ｉ１を流す。電流が流れるため、図１１に示すようにメモリ線ＭＬ０の電位が、電圧Ｖｓｓよりも高くなる方向に変化する。そして、ワード線ＷＬ０ａおよびＷＬ０ｂに共に、所定期間、電圧Ｖｄｄを与え、Ｎチャネル型のＭＯＳトランジスタＱ１およびＱ２をオン状態にする。これにより電流Ｉ２が、ノードＮ４からノードＮ３に向けて流れる。
【０２１７】
この結果、電流Ｉ１およびＩ２が生成する交番磁場（結合磁場）により、磁気トンネル抵抗素子ＭＲ００の強磁性体層ＦＭ１の磁化ベクトルが決定され、書き込みが行われるが、電流Ｉ２がノードＮ４からＮ３へ流れるため、磁化ベクトルの方向は、論理０の書き込みの場合とは異なり、論理０とは反対の論理１が書き込まれる。このとき、強磁性体層ＦＭ２の磁化ベクトルは変化しない。
【０２１８】
＜Ａ−２−２．読み出し動作＞
アドレスＡＤ００からのデータの読み出しに際しては、まず、参照電圧源ＶＲ１の出力スイッチであるＭＯＳトランジスタＱ３がオン状態となるように、ゲート制御信号ＲＲ１として、所定電圧を与える。なお、所定電圧を与える期間は、読み出しに要する所定期間以上となるように設定する。
【０２１９】
この動作により、メモリ線ＭＬ０には参照電圧Ｖｒｅｆが与えられる。ここで、参照電圧Ｖｒｅｆは、電圧Ｖｄｄと同じでも、異なっていても構わないが、参照電圧Ｖｒｅｆは、トンネル磁気抵抗の変化率（ＴＭＲＲ）が十分大きくなるように設定されている。
【０２２０】
すなわち、ＴＭＲＲとメモリ線に与える電圧（ここでは参照電圧Ｖｒｅｆ）との関係は、一般的には、参照電圧Ｖｒｅｆが大きくなれば、ＴＭＲＲが小さくなる関係にある。そこで、参照電圧Ｖｒｅｆの値は、一定値以上のＴＭＲＲを得られる値に設定する。
【０２２１】
ここで、ＭＯＳトランジスタＱ１がオンする前には、磁気トンネル抵抗素子ＭＲ００にはほとんど電流が流れないので、磁気トンネル抵抗素子ＭＲ００による電圧降下は発生しない。従って、ノードＮ１およびＮ２共に、電圧Ｖｒｅｆに設定される。
【０２２２】
ビット線ＢＬ０ａに情報を読み出す場合は、ワード線ＷＬ０ａに電圧Ｖｄｄを、ワード線ＷＬ０ｂに電圧Ｖｓｓを与えることで、ＭＯＳトランジスタＱ１はオン状態となり、ＭＯＳトランジスタＱ２がオフ状態を保つようにする。
【０２２３】
ＭＯＳトランジスタＱ１がオン状態になると、磁気トンネル抵抗素子ＭＲ００に電流が流れ、磁気トンネル抵抗素子ＭＲ００の抵抗値（強磁性体の磁化の方向によって決まる）に応じた電圧降下（降下電圧Ｖｍｒ）が発生し、ノードＮ２には、参照電圧Ｖｒｅｆ−降下電圧Ｖｍｒの電圧が印加されることになる。
【０２２４】
ここで、降下電圧Ｖｍｒは、ＭＯＳトランジスタＱ１を流れる電流と磁気トンネル抵抗素子ＭＲ００を流れる電流Ｉ０ａとがほぼ一致するように決まる。
【０２２５】
そして、ＭＯＳトランジスタＱ２はオフ状態にあるので、磁気トンネル抵抗素子ＭＲ００を流れた電流は、ほとんど全てＭＯＳトランジスタＱ１を介してビット線ＢＬ０ａに電流Ｉ０ａとして流れる。
【０２２６】
スイッチ付きバッファＢ１のスイッチＢＢ１に所定電圧が与えられ、バッファＢ１がオンすると、電流Ｉ０ａが増幅されてセンスアンプＳＡ１に与えられる。センスアンプＳＡ１においては、増幅された電流Ｉ０ａと、電流源Ｓ３から出力される参照電流Ｉｒｅｆとの大小を検知して、情報が読み出される。
【０２２７】
ビット線ＢＬ０ａに情報を読み出した後は、スイッチ付きバッファＢ１のスイッチＢＢ１に所定電圧が与えられ、バッファＢ１がオフ状態となる。
【０２２８】
また、ワード線ＷＬ０ａおよびＷＬ０ｂに、共に電圧Ｖｓｓが与えられ、ＭＯＳトランジスタＱ１およびＱ２が、共にオフ状態になる。
【０２２９】
やがて、参照電圧源ＶＲ１の出力スイッチであるＭＯＳトランジスタＱ３のゲート制御信号ＲＲ１に電圧Ｖｓｓが与えられ、ＭＯＳトランジスタＱ３がオフ状態になる。また、メモリ線ＭＬ０の電位を、電圧Ｖｓｓにプリチャージする。
【０２３０】
これにより、ワード線ＷＬ０ａおよびＷＬ０ｂ、ビット線ＢＬ０ａおよびＢＬ０ｂに電圧Ｖｓｓが与えられ、メモリ線ＭＬ０の電位が電圧Ｖｓｓにプリチャージされてスタンバイ期間が始まる。
【０２３１】
なお、スイッチ付き電流源Ｓ２および参照電圧源ＶＲの出力スイッチであるＭＯＳトランジスタＱ３１は、アドレスＡＤ００へのデータの書き込み動作および読み出し動作には無関係なので、スイッチ付き電流源Ｓ２のスイッチＷ２に与えられる電圧および、ＭＯＳトランジスタＱ３１のゲート制御信号ＲＲ２は、電圧Ｖｓｓの状態を保つ。また、メモリ線ＭＬ１は電圧Ｖｓｓの状態を保つ。
【０２３２】
また、ビット線ＢＬ０ｂに情報を読み出すには、ワード線ＷＬ０ａに電圧Ｖｓｓを、ワード線ＷＬ０ｂに電圧Ｖｄｄを与えることで、ＭＯＳトランジスタＱ２はオン状態となり、ＭＯＳトランジスタＱ１がオフ状態を保つようにすれば良い。
【０２３３】
以上説明したように、ＭＯＳトランジスタＱ１およびＱ２のように、ビット線間に直列に接続されたＭＯＳトランジスタは、磁気トンネル抵抗素子に流れる電流をビット線に流したり、磁気トンネル抵抗素子への情報の書き込みのための電流の経路を構成するので、パストランジスタあるいはポートと呼称する場合もある。また、ＭＯＳトランジスタＱ１およびＱ２を接続する配線を、磁気トンネル接合素子に対する情報の書き込みおよび読み出しのための電流の経路となる配線と総称する場合もある。
【０２３４】
＜Ａ−２−３．非同期読み出し＞
次に、ビット線を共用する異なるアドレスのメモリセルから、それぞれ独立したタイミングで（非同期に）情報を読み出す動作について説明する。なお、以下の説明では、磁気トンネル抵抗素子ＭＲ００およびＭＲ１０の情報を読み出す動作を説明する。
【０２３５】
まず、参照電圧源ＶＲ１の出力スイッチであるＭＯＳトランジスタＱ３がオン状態となるように、ゲート制御信号ＲＲ１として、所定電圧を与える。この動作により、メモリ線ＭＬ０には参照電圧Ｖｒｅｆが与えられる。
【０２３６】
そして、ワード線ＷＬ０ａおよびＷＬ１ｂに電圧Ｖｄｄを、ワード線ＷＬ０ｂおよびＷＬ１ａに電圧Ｖｓｓを与えることで、ＭＯＳトランジスタＱ１およびＱ１１がオン状態となり、ＭＯＳトランジスタＱ２およびＱ１０がオフ状態を保つようにする。
【０２３７】
ＭＯＳトランジスタＱ１およびＱ１１がオン状態になると、磁気トンネル抵抗素子ＭＲ００およびＭＲ１０に電流が流れ、磁気トンネル抵抗素子ＭＲ００およびＭＲ１０の抵抗値（強磁性体の磁化の方向によって決まる）に応じた電圧降下（降下電圧Ｖｍｒ）が発生し、ノードＮ２およびＮ６には、参照電圧Ｖｒｅｆ−降下電圧Ｖｍｒの電圧が印加されることになる。
【０２３８】
ここで、降下電圧Ｖｍｒは、ＭＯＳトランジスタＱ１およびＱ１１を流れる電流と、磁気トンネル抵抗素子ＭＲ００およびＭＲ１０を流れる電流Ｉ０ａおよび電流Ｉ０ｂとがほぼ一致するように決まる。
【０２３９】
そして、ＭＯＳトランジスタＱ２はオフ状態にあるので、磁気トンネル抵抗素子ＭＲ００を流れた電流は、ほとんど全てＭＯＳトランジスタＱ１を介してビット線ＢＬ０ａに電流Ｉ０ａとして流れる。
【０２４０】
また、ＭＯＳトランジスタＱ１０はオフ状態にあるので、磁気トンネル抵抗素子ＭＲ１０を流れた電流は、ほとんど全てＭＯＳトランジスタＱ１１を介してビット線ＢＬ０ｂに電流Ｉ０ｂとして流れる。
【０２４１】
スイッチ付きバッファＢ１およびＢ２のスイッチＢＢ１およびＢＢ２に所定電圧が与えられ、バッファＢ１およびＢ２がオンすると、電流Ｉ０ａおよびＩ０ｂが増幅されて、それぞれセンスアンプＳＡ１に与えられ、それぞれのセンスアンプＳＡ１において、センス増幅されて情報が読み出される。以後は、次の書き込みあるいは読み出し動作まで、スタンバイ状態となる。
【０２４２】
＜Ａ−３．作用効果＞
以上説明したように、ＭＲＡＭ１００においては、１つのメモリセルに対して１対のビット線を配設し、２本のビット線と磁気トンネル抵抗素子の間にそれぞれスイッチ素子を介挿しているので、磁気トンネル抵抗素子の情報を読み出す際には、スイッチ素子を選択的にオンするように制御することで、ビット線を共用する異なるアドレスのメモリセルから、それぞれ独立したタイミングで（非同期に）情報を読み出すことができる。
【０２４３】
なお、ビット線を共用する異なるアドレスのメモリセルのうち、２つのアドレスを対象とするのであれば、２つのアドレスの情報を同時に読み出すことができることは言うまでもない。その場合には、２つのアドレスのメモリセルに、それぞれ接続されるワード線対に所定の電圧を与えるタイミング、および各ビット線に接続されるバッファをオンするタイミングを同期させるようにすれば良い。
【０２４４】
＜Ａ−４．変形例１＞
以上説明したＭＲＡＭ１００においては、図６を用いて説明したように、磁気トンネル抵抗素子ＭＲ００、ＭＲ１０、ＭＲ０１およびＭＲ１１をＭＯＳトランジスタのゲート電極と同じ層に配設する構成を示したが、図１２に示すＭＲＡＭ１００Ａのような構成としても良い。
【０２４５】
図１２は、図６に対応する図であり、図６の構成と同一の構成については同一の符号を付し、重複する説明は省略する。
【０２４６】
図１２に示すように、ＭＲＡＭ１００Ａにおいては、磁気トンネル抵抗素子ＭＲ００、ＭＲ１０、ＭＲ０１およびＭＲ１１（図１２においてはＭＲ１０およびＭＲ１１のみ例示）を、ビット線ＢＬ０ａ、ＢＬ０ｂ、ＢＬ１ａおよびＢＬ１ｂが形成される層の上部に配設している。
【０２４７】
すなわち、ＭＯＳトランジスタＱ１０およびＱ１１のそれぞれのソース・ドレイン層ＳＤは、何れも電気伝導性を有する材料で構成されるコンタクトプラグＰＧ１に接続されている。そのうち、同一単位セル内のＭＯＳトランジスタＱ１０およびＱ１１の、素子分離絶縁膜ＳＴＩを間に挟んで隣り合うソース・ドレイン層ＳＤに接続される２つのコンタクトプラグＰＧ１は、共通配線ＣＬに接続されている。
【０２４８】
共通配線ＣＬは、各ビット線と同じ層に、同じ材質で配設され、上記２つのコンタクトプラグＰＧ１どうしを電気的に接続するように構成されている。
【０２４９】
なお、共通配線ＣＬに接続されないコンタクトプラグＰＧ１は、単位セルＵＣ１０においてはビット線ＢＬ０ａおよびＢＬ０ｂに、単位セルＵＣ１１においてはビット線ＢＬ１ａおよびＢＬ１ｂに接続されている。
【０２５０】
そして、共通配線ＣＬ上には、バリアメタル層ＢＭ１を間に介して磁気トンネル抵抗素子ＭＲ１０およびＭＲ１１が配設されている。磁気トンネル抵抗素子ＭＲ１０およびＭＲ１１は、反強磁性体層ＡＦＭ、強磁性体層ＦＭ２、絶縁体層ＢＴ１および強磁性体層ＦＭ１を順に積層して構成されている。
【０２５１】
そして、磁気トンネル抵抗素子ＭＲ１０およびＭＲ１１のそれぞれの強磁性体層ＦＭ１がメモリ線ＭＬ０およびＭＬ１と接続する構成となっている。
【０２５２】
磁気トンネル抵抗素子ＭＲ１０およびＭＲ１１は、層間絶縁膜ＩＺ３およびＩＺ４中に配設され、メモリ線ＭＬ０およびＭＬ１は層間絶縁膜ＩＺ５中に配設され、層間絶縁膜ＩＺ５上には、層間絶縁膜ＩＺ６およびＩＺ７が順に配設されている。
【０２５３】
なお、以上の説明においては単位セルＵＣ１０およびＵＣ１１の構成について説明したが、他の単位セルについても同様の構成を有しており、ダミー領域についても同様である。なお、ＭＲＡＭ１００Ａの動作は、ＭＲＡＭ１００と同様である。
【０２５４】
このように、ＭＲＡＭ１００Ａにおいては、磁気トンネル抵抗素子をビット線の形成層よりも上層に形成したので、製造工程においては、ビット線よりも後に形成されることになる。
【０２５５】
キュリー温度よりも高い温度が磁気トンネル抵抗素子に加わると、磁性体が磁性を失うが、キュリー温度に達しないまでも、熱処理を行う時間や回数が多いと、磁性体の磁化の強度が徐々に弱くなり、磁気トンネル抵抗素子の特性が劣化する可能性がある。従って、ＭＲＡＭの製造工程においては、磁気トンネル抵抗素子は、できるだけ後の工程で形成することが望ましく、ＭＲＡＭ１００Ａはこの点において有効な構成である。
【０２５６】
＜Ｂ．実施の形態２＞
本発明に係る実施の形態１で説明したＭＲＡＭ１００においては、磁気トンネル抵抗素子をメモリ線とビット線電流が流れる配線との間に配設した構成を示したが、磁気トンネル抵抗素子を、図１を用いて説明した磁気トンネル抵抗素子ＭＲのように、強磁性体層の磁化の方向を変化させるための専用の配線を有する構成としても良い。
【０２５７】
以下、本発明に係る実施の形態２として、図１を用いて説明した磁気トンネル抵抗素子ＭＲを用いるＭＲＡＭ２００の構成および動作について説明する。
【０２５８】
＜Ｂ−１．装置構成＞
図１３に示すように、ＭＲＡＭ２００は、アドレスＡＤ２１、ＡＤ２２、ＡＤ２３およびＡＤ２４のメモリセルにおいて、それぞれ磁気トンネル抵抗素子ＭＲ２１、ＭＲ２２、ＭＲ２３およびＭＲ２４を有している。
【０２５９】
ここで、磁気トンネル抵抗素子ＭＲ２１、ＭＲ２２、ＭＲ２３およびＭＲ２４は、それぞれ、強磁性体層の磁化の方向を制御するための制御配線ＷＲ２１、ＷＲ２２、ＷＲ２３およびＷＲ２４を有し、制御配線ＷＲ２１、ＷＲ２２、ＷＲ２３およびＷＲ２４に電流を流して発生する磁場により、抵抗値が変化する抵抗素子である。
【０２６０】
アドレスＡＤ２１のメモリセルは、磁気トンネル抵抗素子ＭＲ２１の一方端が、Ｎチャネル型のＭＯＳトランジスタＱ１１を介して参照電圧源ＶＲ１１に電気的に接続され、磁気トンネル抵抗素子ＭＲ２１の他方端は、Ｎチャネル型のＭＯＳトランジスタＱ１２およびＱ１３を介して、ビット線ＢＬ１ｂおよびＢＬ１ａに電気的に接続されている。なお、ビット線ＢＬ１ｂおよびＢＬ１ａは、それぞれ、スイッチ付きバッファＢ１１およびＢ１２に接続されている。バッファＢ１１およびＢ１２は、それぞれ電流Ｉout１およびＩout２を出力する。
【０２６１】
また、ＭＯＳトランジスタＱ１２およびＱ１３のゲート電極は、それぞれワード線ＷＬ１ｂおよびＷＬ１ａに接続されている。
【０２６２】
なお、磁気トンネル抵抗素子ＭＲ２１の一方端は、双方向電流源Ｓ１１にも接続され、磁気トンネル抵抗素子ＭＲ２１の制御配線ＷＲ２１は、スイッチ付き電流源Ｓ１３から電流を供給される配線Ｒ１に接続されている。
【０２６３】
アドレスＡＤ２２のメモリセルは、磁気トンネル抵抗素子ＭＲ２２の一方端が、Ｎチャネル型のＭＯＳトランジスタＱ１１を介して参照電圧源ＶＲ１１に電気的に接続され、磁気トンネル抵抗素子ＭＲ２２の他方端は、Ｎチャネル型のＭＯＳトランジスタＱ１６およびＱ１７を介して、ビット線ＢＬ１ｂおよびＢＬ１ａに電気的に接続されている。
【０２６４】
また、ＭＯＳトランジスタＱ１６およびＱ１７のゲート電極は、それぞれワード線ＷＬ２ｂおよびＷＬ２ａに接続されている。
【０２６５】
なお、磁気トンネル抵抗素子ＭＲ２２の一方端は、双方向電流源Ｓ１１にも接続され、磁気トンネル抵抗素子ＭＲ２２の制御配線ＷＲ２２は、スイッチ付き電流源Ｓ１４から電流を供給される配線Ｒ２に接続されている。
【０２６６】
アドレスＡＤ２３のメモリセルは、磁気トンネル抵抗素子ＭＲ２３の一方端が、Ｎチャネル型のＭＯＳトランジスタＱ１４を介して参照電圧源ＶＲ１１に電気的に接続され、磁気トンネル抵抗素子ＭＲ２３の他方端は、Ｎチャネル型のＭＯＳトランジスタＱ１４およびＱ１５を介して、ビット線ＢＬ２ｂおよびＢＬ２ａに電気的に接続されている。なお、ビット線ＢＬ２ｂおよびＢＬ２ａは、それぞれ、スイッチ付きバッファＢ１３およびＢ１４に接続されている。バッファＢ１３およびＢ１４は、電流Ｉout３およびＩout４を出力する。
【０２６７】
また、ＭＯＳトランジスタＱ１４およびＱ１５のゲート電極は、それぞれワード線ＷＬ１ｂおよびＷＬ１ａに接続されている。
【０２６８】
なお、磁気トンネル抵抗素子ＭＲ２３の一方端は、双方向電流源Ｓ１２にも接続され、磁気トンネル抵抗素子ＭＲ２３の制御配線ＷＲ２３は、スイッチ付き電流源Ｓ１３から電流を供給される配線Ｒ１に接続されている。
【０２６９】
アドレスＡＤ２４のメモリセルは、磁気トンネル抵抗素子ＭＲ２４の一方端が、Ｎチャネル型のＭＯＳトランジスタＱ１４を介して参照電圧源ＶＲ１１に電気的に接続され、磁気トンネル抵抗素子ＭＲ２４の他方端は、Ｎチャネル型のＭＯＳトランジスタＱ１８およびＱ１９を介して、ビット線ＢＬ２ｂおよびＢＬ２ａに電気的に接続されている。
【０２７０】
また、ＭＯＳトランジスタＱ１８およびＱ１９のゲート電極は、それぞれワード線ＷＬ２ｂおよびＷＬ２ａに接続されている。
【０２７１】
なお、磁気トンネル抵抗素子ＭＲ２４の一方端は、双方向電流源Ｓ１２にも接続され、磁気トンネル抵抗素子ＭＲ２４の制御配線ＷＲ２４は、スイッチ付き電流源Ｓ１４から電流を供給される配線Ｒ２に接続されている。
【０２７２】
なお双方向電流源Ｓ１１およびＳ１２は、３パターンの動作が可能な電源である。すなわち、双方向電流源Ｓ１１を例に採れば、制御信号Ｃ１が＋の場合には、例えば、配線ＷＣ１に図面に向かって右方向へ電流を流し、制御信号Ｃ１が−の場合では、左方向へ電流を流す。また、制御信号Ｃ１が＋でも−でもない状態では、双方向電流源Ｓ１１は動作せず、スタンバイの状態を保つ。これは双方向電流源Ｓ１２においても同様である。
【０２７３】
次に、図１３を参照しつつ、図１４に示すタイミングチャートを用いて、ＭＲＡＭ１００の動作を説明する。なお、以下の説明においては、アドレスＡＤ２１へのデータの書き込み動作および読み出し動作を例に採って説明する。
【０２７４】
＜Ｂ−２．動作＞
図１４は、ＭＲＡＭ２００におけるアドレスＡＤ２１へのデータの書き込み動作および読み出し動作に際しての、各種電圧および電流のタイミングチャートである。
【０２７５】
＜Ｂ−２−１．書き込み動作＞
アドレスＡＤ２１へのデータの書き込みに際しては、書き込みに要する所定期間、双方向電流源Ｓ１１の制御信号Ｃ１として＋の信号を与え、配線ＷＣ１に図面に向かって右方向の電流Ｉｃ１（＋Ｉｃ１）を流す。
【０２７６】
また、スイッチ付き電流源Ｓ１３がオン状態となるように、スイッチＷ１３にオン信号を与え、電流源Ｓ１３から配線Ｒ１に電流ＩＲ１を流す。
【０２７７】
電流Ｉｃ１（この場合は＋Ｉｃ１）と電流ＩＲ１とにより発生する交番磁場により、磁気トンネル抵抗素子ＭＲ２１の強磁性体層の磁化ベクトルが決定され、書き込みが行われる。以後は、次の、書き込みあるいは読み出し動作まで、スタンバイ状態となる。
【０２７８】
上述した一連の動作により、磁気トンネル抵抗素子ＭＲ２１（すなわちアドレスＡＤ２１）に情報が書き込まれる。この時に書き込まれる情報を、論理０とする。
【０２７９】
なお、磁気トンネル抵抗素子ＭＲ２１に、上述した論理とは反対の論理１を書き込む場合には、書き込みに要する所定期間、双方向電流源Ｓ１１の制御信号Ｃ１として−の信号を与え、配線ＷＣ１に図面に向かって左方向の電流Ｉｃ１（−Ｉｃ１）を流す。
【０２８０】
また、スイッチ付き電流源Ｓ１３がオン状態となるように、スイッチＷ１３にオン信号を与え、電流源Ｓ１３から配線Ｒ１に電流ＩＲ１を流す。
【０２８１】
電流Ｉｃ１（この場合は−Ｉｃ１）と電流ＩＲ１とにより発生する交番磁場により、磁気トンネル抵抗素子ＭＲ２１の強磁性体層の磁化ベクトルが決定され、書き込みが行われる。
【０２８２】
上述した一連の動作により、磁気トンネル抵抗素子ＭＲ２１に論理１の情報が書き込まれる。以後は、次の書き込みあるいは読み出し動作まで、スタンバイ状態となる。
【０２８３】
なお、ビット線ＢＬ２ａおよびＢＬ２ｂ、ワード線ＷＬ２ａおよびＷ２ｂはアドレスＡＤ２１へのデータの書き込み動作および読み出し動作には無関係なので、電圧Ｖｓｓの状態を保つ。
【０２８４】
ここで、アドレスＡＤ２２の磁気トンネル抵抗素子ＭＲ２２には、配線ＷＣ１を流れる電流Ｉｃ１による磁場が作用するが、配線Ｒ２には電流が流れていないので、磁気トンネル抵抗素子ＭＲ２２に情報が書き込まれることはない。
【０２８５】
また、配線Ｒ１には電流Ｉｃ１が流れるが、配線ＷＣ２には電流が流れないので、アドレスＡＤ２３の磁気トンネル抵抗素子ＭＲ２３にも情報が書き込まれることはない。なお、磁気トンネル抵抗素子ＭＲ２２およびＭＲ２３のように、磁化方向を制御するための２種類の電流のうち、一方しか供給されていない状態の磁気トンネル抵抗素子を、半選択（half-select）の磁気トンネル抵抗素子と呼称する。
【０２８６】
＜Ｂ−２−２．読み出し動作＞
アドレスＡＤ２１からのデータの読み出しに際しては、参照電圧源ＶＲ１１の出力スイッチであるＭＯＳトランジスタＱ１１がオン状態となるように、ゲート制御信号ＲＲ１１として、電圧Ｖｄｄを与える。
【０２８７】
この動作により、磁気トンネル抵抗素子ＭＲ２１の一方端に参照電圧Ｖｒｅｆが与えられる。ここで、参照電圧Ｖｒｅｆは、電圧Ｖｄｄと同じでも、異なっていても構わないが、参照電圧Ｖｒｅｆは、トンネル磁気抵抗の変化率（ＴＭＲＲ）が十分大きくなるように設定されている。
【０２８８】
ビット線ＢＬ１ａに情報を読み出す場合は、ワード線ＷＬ１ａに電圧Ｖｄｄを、ワード線ＷＬ１ｂに電圧Ｖｓｓを与えることで、ＭＯＳトランジスタＱ１３はオン状態となり、ＭＯＳトランジスタＱ１２がオフ状態を保つようにする。
【０２８９】
パストランジスタであるＭＯＳトランジスタＱ１３がオン状態になると、磁気トンネル抵抗素子ＭＲ２１を介して、磁気トンネル抵抗素子ＭＲ２１の抵抗値（強磁性体の磁化の方向によって決まる）に応じた電流が流れるが、ＭＯＳトランジスタＱ１２はオフ状態にあるので、磁気トンネル抵抗素子ＭＲ２１を流れた電流は、ほとんど全てＭＯＳトランジスタＱ１３を介してビット線ＢＬ１ａに流れる。
【０２９０】
また、スイッチ付きバッファＢ１２のスイッチＢＢ１２に電圧Ｖｄｄが与えられ、バッファＢ１２がオンすると、ビット線ＢＬ１ａに流れる電流が増幅されて電流Ｉout２として出力される。
【０２９１】
なお、電流Ｉout２は、図示しないセンスアンプ、例えば、図１０に示すセンスアンプＳＡ１に与えられ、センス増幅して情報が読み出される。以後は、次の、書き込みあるいは読み出し動作まで、スタンバイ状態となる。
【０２９２】
また、ビット線ＢＬ１ｂに情報を読み出す場合は、ワード線ＷＬ１ｂに電圧Ｖｄｄを、ワード線ＷＬ１ａに電圧Ｖｓｓを与えることで、ＭＯＳトランジスタＱ１２はオン状態となり、ＭＯＳトランジスタＱ１３がオフ状態を保つようにする。
【０２９３】
パストランジスタであるＭＯＳトランジスタＱ１２がオン状態になると、磁気トンネル抵抗素子ＭＲ２１の抵抗値（強磁性体の磁化の方向によって決まる）に応じた電流が流れるが、ＭＯＳトランジスタＱ１３はオフ状態にあるので、磁気トンネル抵抗素子ＭＲ２１を流れた電流は、ほとんど全てＭＯＳトランジスタＱ１２を介してビット線ＢＬ１ｂに流れる。
【０２９４】
また、スイッチ付きバッファＢ１１のスイッチＢＢ１１に電圧Ｖｄｄが与えられ、バッファＢ１１がオンすると、ビット線ＢＬ１ｂに流れる電流が増幅されて電流Ｉout１として出力される。
【０２９５】
なお、電流Ｉout１は、図示しないセンスアンプ、例えば、図１０に示すセンスアンプＳＡ１に与えられ、センス増幅して情報が読み出される。以後は、次の、書き込みあるいは読み出し動作まで、スタンバイ状態となる。
【０２９６】
ここで、ＭＯＳトランジスタＱ１２およびＱ１３のように、ビット線間に直列に接続されたＭＯＳトランジスタは、磁気トンネル抵抗素子に流れる電流をビット線に流したり、磁気トンネル抵抗素子への情報の書き込みのための電流の経路を構成するので、ポートと呼称する場合もある。また、ＭＯＳトランジスタＱ１２およびＱ１３を接続する配線を、磁気トンネル接合素子に対する情報の書き込みおよび読み出しのための電流の経路となる配線と総称する場合もある。
【０２９７】
＜Ｂ−２−３．非同期読み出し＞
次に、ビット線を共用する異なるアドレスのメモリセルから、それぞれ独立したタイミングで（非同期に）情報を読み出す動作について説明する。なお、以下の説明では、磁気トンネル抵抗素子ＭＲ２１およびＭＲ２２の情報を読み出す動作を説明する。
【０２９８】
まず、参照電圧源ＶＲ１１の出力スイッチであるＭＯＳトランジスタＱ１１がオン状態となるように、ゲート制御信号ＲＲ１１として、電圧Ｖｄｄを与える。
【０２９９】
この動作により、磁気トンネル抵抗素子ＭＲ２１およびＭＲ２２の一方端に参照電圧Ｖｒｅｆが与えられる。
【０３００】
そして、ワード線ＷＬ１ａおよびＷＬ２ｂに電圧Ｖｄｄを、ワード線ＷＬ１ｂおよびＷＬ２ａに電圧Ｖｓｓを与えることで、ＭＯＳトランジスタＱ１３およびＱ１６がオン状態となり、ＭＯＳトランジスタＱ１２およびＱ１７がオフ状態を保つようにする。
【０３０１】
ＭＯＳトランジスタＱ１３がオン状態になると、磁気トンネル抵抗素子ＭＲ２１の抵抗値（強磁性体の磁化の方向によって決まる）に応じた電流が流れるが、ＭＯＳトランジスタＱ１２はオフ状態にあるので、磁気トンネル抵抗素子ＭＲ２１を流れた電流は、ほとんど全てＭＯＳトランジスタＱ１３を介してビット線ＢＬ１ａに流れる。
【０３０２】
また、ＭＯＳトランジスタＱ１６がオン状態になると、磁気トンネル抵抗素子ＭＲ２２の抵抗値（強磁性体の磁化の方向によって決まる）に応じた電流が流れるが、ＭＯＳトランジスタＱ１７はオフ状態にあるので、磁気トンネル抵抗素子ＭＲ２２を流れた電流は、それぞれ、ほとんど全てＭＯＳトランジスタＱ１６を介してビット線ＢＬ１ｂに流れる。
【０３０３】
スイッチ付きバッファＢ１１およびＢ１２のスイッチＢＢ１１およびＢＢ１２に電圧Ｖｄｄが与えられ、バッファＢ１１およびＢ１２がオンすると、ビット線ＢＬ１ｂおよびＢＬ１ａに流れる電流が増幅されて電流Ｉout１およびＩout２として出力される。
【０３０４】
＜Ｂ−３．作用効果＞
以上説明したように、ＭＲＡＭ２００においては、１つのメモリセルに対して１対のビット線を配設し、２本のビット線と磁気トンネル抵抗素子の間にそれぞれスイッチ素子を介挿しているので、磁気トンネル抵抗素子の情報を読み出す際には、スイッチ素子を選択的にオンするように制御することで、ビット線を共用する異なるアドレスのメモリセルから、それぞれ独立したタイミングで（非同期に）情報を読み出すことができる。
【０３０５】
なお、ビット線を共用する異なるアドレスのメモリセルのうち、２つのアドレスを対象とするのであれば、２つのアドレスの情報を同時に読み出すことができることは言うまでもない。その場合には、２つのアドレスのメモリセルに、それぞれ接続されるワード線対に所定の電圧を与えるタイミング、および各ビット線に接続されるバッファをオンするタイミングを同期させるようにすれば良い。
【０３０６】
＜Ｃ．実施の形態３＞
＜Ｃ−１．装置構成＞
＜Ｃ−１−１．回路構成＞
図１５に、本発明に係る実施の形態３のＭＲＡＭ３００の回路図を示す。
図１５においては、アドレスＡＤ００、ＡＤ１０、ＡＤ０１、ＡＤ１１、ＡＤ０ｎ、およびＡＤ１ｎのメモリセルを示しており、アドレスＡＤ０１とアドレスＡＤ０ｎとの間のメモリセル、アドレスＡＤ１１とアドレスＡＤ１ｎとの間のメモリセルについて記載を省略している。なお、図１５においては、磁気トンネル抵抗素子を、実施の形態１で説明したＭＲＡＭ１００と同様にメモリ線とビット線との間に配設した構成とし、可変抵抗の記号を用いて記載する。
【０３０７】
図１５に示すように、アドレスＡＤ００のメモリセルは、ビット線ＢＬ０とＢＬ１との間に、直列に接続されたＭＯＳトランジスタＱ１およびＱ２と、磁気トンネル抵抗素子ＭＲ００とを備え、ＭＯＳトランジスタＱ１およびＱ２のゲート電極が、ワード線ＷＬ０ａおよびＷＬ０ｂに接続されている。
【０３０８】
そして、磁気トンネル抵抗素子ＭＲ００は、ＭＯＳトランジスタＱ１とＱ２との接続ノードとメモリ線ＭＬ０との間に接続され、磁気トンネル抵抗素子ＭＲ００とメモリ線ＭＬ０との接続ノードをノードＮ１、ＭＯＳトランジスタＱ１とＱ２との接続ノードをノードＮ２、ＭＯＳトランジスタＱ１とビット線ＢＬ０との接続ノードをノードＮ３、ＭＯＳトランジスタＱ２とビット線ＢＬ１との接続ノードをノードＮ４と呼称する。
【０３０９】
アドレスＡＤ０１のメモリセルは、ビット線ＢＬ１とＢＬ２との間に、直列に接続されたＭＯＳトランジスタＱ１およびＱ２と、磁気トンネル抵抗素子ＭＲ０１とを備え、ＭＯＳトランジスタＱ１およびＱ２のゲート電極が、ワード線ＷＬ０ａおよびＷＬ０ｂに接続されている。そして、磁気トンネル抵抗素子ＭＲ０１は、ＭＯＳトランジスタＱ１とＱ２との接続ノードとメモリ線ＭＬ１との間に接続されている。
【０３１０】
なお、アドレスＡＤ０１においては、後の動作説明の便宜上、磁気トンネル抵抗素子ＭＲ０１とメモリ線ＭＬ１との接続ノードをノードＮ１０、ＭＯＳトランジスタＱ１とＱ２との接続ノードをノードＮ９、ＭＯＳトランジスタＱ１とビット線ＢＬ１との接続ノードをノードＮ４と呼称する。
【０３１１】
また、アドレスＡＤ１０のメモリセルは、ビット線ＢＬ０とＢＬ１との間に、直列に接続されたＭＯＳトランジスタＱ１０およびＱ１１と、磁気トンネル抵抗素子ＭＲ１０とを備え、ＭＯＳトランジスタＱ１０およびＱ１１のゲート電極が、ワード線ＷＬ１ａおよびＷＬ１ｂに接続されている。
【０３１２】
そして、磁気トンネル抵抗素子ＭＲ１０は、ＭＯＳトランジスタＱ１０とＱ１１との接続ノードとメモリ線ＭＬ０との間に接続され、磁気トンネル抵抗素子ＭＲ１０とメモリ線ＭＬ０との接続ノードをノードＮ５、ＭＯＳトランジスタＱ１０とＱ１１との接続ノードをノードＮ６、ＭＯＳトランジスタＱ１０とビット線ＢＬ０との接続ノードをノードＮ７、ＭＯＳトランジスタＱ１１とビット線ＢＬ１との接続ノードをノードＮ８と呼称する。
【０３１３】
アドレスＡＤ１１のメモリセルは、ビット線ＢＬ１１とＢＬ２との間に、直列に接続されたＭＯＳトランジスタＱ１０およびＱ１１と、磁気トンネル抵抗素子ＭＲ１１とを備え、ＭＯＳトランジスタＱ１０およびＱ１１のゲート電極が、ワード線ＷＬ１ａおよびＷＬ１ｂに接続されている。
【０３１４】
そして、磁気トンネル抵抗素子ＭＲ１１は、ＭＯＳトランジスタＱ１０とＱ１１との接続ノードとメモリ線ＭＬ１との間に接続されている。
【０３１５】
アドレスＡＤ１１のＭＯＳトランジスタＱ１０と、アドレスＡＤ１０のＭＯＳトランジスタＱ１１とは共通してビット線ＢＬ１に接続され、その接続ノードをノードＮ８と呼称する。
【０３１６】
このように、隣り合うメモリセルどうしは、その間に配設されたビット線を共有しており、この構成がアドレスＡＤ０ｎおよびアドレスＡＤ１ｎまで続いている。
【０３１７】
メモリ線ＭＬ０、ＭＬ１およびＭＬｎは、それぞれＮチャネル型のＭＯＳトランジスタＱ３、Ｑ３１およびＱ３ｎを介して参照電圧源ＶＲ１に共通に接続されるとともに、それぞれスイッチ付き電流源Ｓ０、Ｓ１およびＳｎに接続される構成となっている。
【０３１８】
ビット線ＢＬ０、ＢＬ１、ＢＬ２、ＢＬｎおよびＢＬｎ＋１は、それぞれ、スイッチ付きバッファＢ０、Ｂ１、Ｂ２、ＢｎおよびＢｎ＋１の入力に接続され、電流Ｉ００、Ｉ０１、Ｉ０２、Ｉ０ｎおよびＩ０ｎ＋１がスイッチ付きバッファＢ０〜Ｂｎ＋１で電流増幅されて、それぞれセンスアンプＳＡ１に与えられる構成となっている。
【０３１９】
なお、センスアンプＳＡ１の構成は、図１０において説明しているので説明は省略する。
【０３２０】
ここで、センスアンプＳＡ１の動作時には電圧Ｖｓｓ（接地電圧）が必要であるが、ＭＲＡＭ３００では、センスアンプＳＡ１に電圧Ｖｓｓを供給するラインが配線ＳＮＬに共通に接続され、配線ＳＮＬは、Ｎチャネル型のＭＯＳトランジスタＱｄを介して、サブパワー線ＳＶssに電気的に接続される構成となっている。
【０３２１】
なお、ＭＲＡＭ３００では、ビット線やワード線、電圧Ｖｓｓの供給ライン等のパワーラインが階層構造（それぞれ、階層ビット線構造、階層ワード線構造、階層パワーライン構造と呼称する場合あ）になっており、サブパワー線ＳＶｓｓはメインとなるパワーラインＶｓｓ１およびＶｓｓ２に接続されている。
【０３２２】
ここで、階層構造とは、メインとなる配線から、枝線が分岐している構造であり、メイン配線と分岐線との間には、当該分岐線への電流あるいは電圧の供給および停止を制御する供給制御手段が設けられている。
【０３２３】
従って、メモリセルアレイの規模が大きくなった場合に、メモリ領域を複数のブロックに分け、各ブロックには枝線から電流あるいは電圧の供給を行うようにすることで、使用しないブロックには電流あるいは電圧の供給を停止でき、また、メイン配線の負荷容量を低減することができる。
【０３２４】
また、ビット線ＢＬ０〜ＢＬｎおよびワード線ＷＬ０ａ、ＷＬ０ｂ、ＷＬ１ａ、ＷＬ１ｂも図示しないメインビット線およびメインワード線に接続されており、メモリセルアレイの規模が大きくなっても、信号伝達の遅延を防止する構成となっている。
【０３２５】
センスアンプＳＡ１の動作の説明に戻ると、センスアンプＳＡ１の動作時にのみ、ＭＯＳトランジスタＱｄのゲート電極に接続された制御信号線ＳＤＬに、ＭＯＳトランジスタＱｄの制御信号φとしてオン信号が与えられ、ＭＯＳトランジスタＱｄを介して配線ＳＮＬに電圧Ｖｓｓが供給されることになる。
【０３２６】
センスアンプＳＡ１が動作しないときには、制御信号φとしてオフ信号が与えられ、配線ＳＮＬはフローティング状態になる。従って、センスアンプＳＡ１の非動作時には消費電力を低減することができる。
【０３２７】
なお、センスアンプＳＡ１のセンス速度は、配線ＳＮＬにより電圧Ｖｓｓを各センスアンプＳＡ１ に供給する速度で決まる。従って、センスアンプＳＡ１が一斉に動作して、配線ＳＮＬへの電流供給が不十分になると、サブパワー線ＳＶｓｓや配線ＳＮＬの電位が変動し、センスアンプＳＡ１の動作速度が低減して、情報の読み出し時間が長くなる可能性があるが、例えば、８〜１６ビットごとに、パワーラインＶｓｓ１およびＶｓｓ２により電圧Ｖｓｓを供給して、電位固定することで、センスアンプＳＡ１の動作速度を確保することができる。
【０３２８】
なお、図１０を用いて説明した実施の形態１のＭＲＡＭ１００においても、ビット線、ワード線およびパワーラインが階層構造となった構成にしても良いことは言うまでもない。
【０３２９】
＜Ｃ−１−２．平面構成＞
図１６に、ＭＲＡＭ３００のメモリセルアレイ部分の平面レイアウトを模式的に示す。
【０３３０】
図１６においては、メモリセルアレイのうち、４つのアドレスＡＤ００、ＡＤ１０、ＡＤ０１、ＡＤ１１に対応するＭＲＡＭメモリセルが示されており、それぞれを単位セルＵＣ００、ＵＣ１０、ＵＣ０１およびＵＣ１１として、破線で示している。
【０３３１】
図１６に示すように、ビット線ＢＬ０、ＢＬ１およびＢＬ２が平行に配設され、これらのビット線と平面視的に直交するように、ワード線ＷＬ０ａ、ＷＬ０ｂ、ＷＬ１ａおよびＷＬ１ｂが平行に配設されている。
【０３３２】
そして、ビット線ＢＬ０とＢＬ１とで挟まれる領域の中央（単位セルの中央）にメモリ線ＭＬ０がビット線に平行に配設され、ビット線ＢＬ１とＢＬ２とで挟まれる領域の中央（単位セルの中央）にメモリ線ＭＬ１がビット線に平行に配設されている。
【０３３３】
また、単位セルＵＣ００およびＵＣ０１の活性領域ＡＡ上には、ＭＯＳトランジスタＱ１およびＱ２のゲート電極が、ビット線に平行に配設され、単位セルＵＣ１０およびＵＣ１１の活性領域ＡＡ上には、ＭＯＳトランジスタＱ１０およびＱ１１のゲート電極が、ビット線に平行に配設されている。
【０３３４】
そして、ビット線ＢＬ０、ＢＬ１およびＢＬ２は、各単位セルにおいて、コンタクトプラグＰＧ１２（図示されないＰＧ１１との２段構造）を介して、活性領域ＡＡに電気的に接続される構成となっている。
【０３３５】
なお、各ＭＯＳトランジスタＱ１のゲート電極は、コンタクトプラグＰＧ２を介してワード線ＷＬ０ａに電気的に接続されるので、ワード線ＷＬ０ａと呼称し、各ＭＯＳトランジスタＱ２のゲート電極は、コンタクトプラグＰＧ２を介してワード線ＷＬ０ｂに電気的に接続されるので、ワード線ＷＬ０ｂと呼称する場合もある。
【０３３６】
また、各ＭＯＳトランジスタＱ１０のゲート電極は、コンタクトプラグＰＧ２を介してワード線ＷＬ１ａに電気的に接続されるので、ワード線ＷＬ１ａと呼称し、各ＭＯＳトランジスタＱ１１のゲート電極は、コンタクトプラグＰＧ２を介してワード線ＷＬ１ｂに電気的に接続されるので、ワード線ＷＬ１ｂと呼称する場合もある。
【０３３７】
ここで、図１６の左端部には、ダミー領域ＤＡが設けられている。ダミー領域ＤＡにおいては、ダミーワード線（ダミーゲート電極）ＤＷＬおよびダミーメモリ線ＤＭＬが、メモリセル領域と同様の配列で設けられている。
【０３３８】
＜Ｃ−１−３．断面構成＞
図１６におけるＡ−Ａ線での矢視方向断面の構成を図１７に示す。なお、図６を用いて説明したＭＲＡＭ１００と同一の構成については同一の符号を付し、重複する説明は省略する。
【０３３９】
図１７に示すように、ＭＲＡＭ３００はシリコン基板ＳＢ上に配設され、シリコン基板ＳＢの表面内に設けた素子分離絶縁膜ＳＴＩによって活性領域ＡＡが規定されている。
【０３４０】
図１７に示すように、単位セルＵＣ１０は、２つのＭＯＳトランジスタＱ１０およびＱ１１と、１つの磁気トンネル抵抗素子ＭＲ１０とを備えている。この構造は他の単位セルについても同じである。
【０３４１】
ＭＯＳトランジスタＱ１０とＱ１１との間には、金属シリサイド層ＭＳ１１が配設されている。金属シリサイド層ＭＳ１１は活性領域ＡＡ上だけでなく素子分離絶縁膜ＳＴＩ上も覆うように配設され、素子分離絶縁膜ＳＴＩ上に対応する金属シリサイド層ＭＳ１１上には、磁気トンネル抵抗素子ＭＲ１０が配設されている。
【０３４２】
なお、磁気トンネル抵抗素子ＭＲ１０は、金属シリサイド層ＭＳ１１上に設けられた層間絶縁膜ＩＺ９に囲まれている。そして、その最上部の端面だけが層間絶縁膜ＩＺ９の表面において露出し、そこを覆うようにバリアメタル層ＢＭ２が配設され、バリアメタル層ＢＭ２上に金属配線のメモリ線ＭＬ０が配設されている。
【０３４３】
また、ＭＯＳトランジスタＱ１０およびＱ１１の、金属シリサイド層ＭＳ１１で覆われない方のソース・ドレイン層ＳＤは、電気伝導性を有する材料で構成されるコンタクトプラグＰＧ１１およびＰＧ１２を介して、ビット線ＢＬ０およびＢＬ１に電気的に接続されている。
【０３４４】
コンタクトプラグＰＧ１１は、層間絶縁膜ＩＺ１を貫通するように設けられたコンタクトホール内に、例えば、ドープトポリシリコンやタングステン等を充填して構成されている。また、コンタクトプラグＰＧ１２は、層間絶縁膜ＩＺ２を貫通するように設けられたコンタクトホール内に、例えば、ドープトポリシリコンやタングステン等を充填して構成されている。そして、コンタクトプラグＰＧ１１の上端部には金属シリサイド層ＭＳ１２が配設され、コンタクトプラグＰＧ１１とＰＧ１２とは金属シリサイド層ＭＳ１２を間に介して電気的に接続されている。
【０３４５】
なお、単位セルＵＣ１０のＭＯＳトランジスタＱ１１と、単位セルＵＣ１１のＭＯＳトランジスタＱ１０とは、共通の活性領域ＡＡ上に配設され、共通のソース・ドレイン層を有する構成となっている。そして、コンタクトプラグＰＧ１１はこの共通のソース・ドレイン層ＳＤに接続されている。
【０３４６】
なお、以上の説明においては単位セルＵＣ１０の構成について説明したが、他の単位セルについても同様の構成を有している。
【０３４７】
ビット線ＢＬ０、ＢＬ１およびＢＬ２（第１層の金属層）は、層間絶縁膜ＩＺ１上に配設された層間絶縁膜ＩＺ３中に配設され、コンタクトプラグＰＧ１２の上端部が、それぞれビット線ＢＬ０、ＢＬ１およびＢＬ２に接続されている。
【０３４８】
なお、層間絶縁膜ＩＺ３上には層間絶縁膜ＩＺ４が配設されており、層間絶縁膜ＩＺ４より上層の構成は、図１７においては省略している。
【０３４９】
また、図１６におけるＢ−Ｂ線およびＣ−Ｃ線での矢視方向断面の構成は、図７および図８を用いて説明した構成と同様である。
【０３５０】
＜Ｃ−２．動作＞
次に、図１５を参照しつつ、図１８および図１９に示すタイミングチャートを用いて、ＭＲＡＭ３００の動作を説明する。なお、以下の説明においては、アドレスＡＤ００へのデータの書き込み動作および読み出し動作を例に採って説明する。
【０３５１】
＜Ｃ−２−１．書き込み動作＞
図１８および図１９は、ＭＲＡＭ３００におけるアドレスＡＤ００へのデータの書き込み動作および読み出し動作に際しての、各種電圧および電流のタイミングチャートである。
【０３５２】
アドレスＡＤ００へのデータの書き込みに際しては、スイッチ付き電流源Ｓ０のスイッチＷ０をオンするようにスイッチＷ０に所定の電圧を与え、メモリ線ＭＬ０に電流Ｉ１を流す。そして、書き込みに要する所定期間、ビット線ＢＬ０に電圧Ｖｄｄを与え、その間はビット線ＢＬ１に電圧Ｖｓｓを与える。
【０３５３】
また、ワード線ＷＬ０ａおよびＷＬ０ｂ共に、所定期間、電圧Ｖｄｄを与え、Ｎチャネル型のＭＯＳトランジスタＱ１およびＱ２をオン状態にする。これにより電流Ｉ２が、ノードＮ３からノードＮ４に向けて流れる。この電流Ｉ２の方向を＋方向とし、電流＋Ｉ２と呼称する。
【０３５４】
図１９には、ＭＯＳトランジスタＱ１およびＱ２に流れる電流のタイミングチャートを示しており、上記のタイミングでは電流＋Ｉ２が流れることを示している。なお、図１９においてＭＯＳトランジスタＱ１に流れる電流は、ノードＮ３からＮ２に向けて流れる場合を正（＋）、反対方向を負（−）とし、ＭＯＳトランジスタＱ２に流れる電流は、ノードＮ２からＮ４に向けて流れる場合を正（＋）、反対方向を負（−）として表す。
【０３５５】
この結果、電流Ｉ１およびＩ２が生成する交番磁場により、磁気トンネル抵抗素子ＭＲ００の強磁性体層ＦＭ１の磁化ベクトルが決定され、書き込みが行われる。なお、強磁性体層ＦＭ２の磁化ベクトルは固定されており、変化しない。
【０３５６】
上述した一連の動作により、磁気トンネル抵抗素子ＭＲ００（すなわちアドレスＡＤ００）に情報が書き込まれる。この時に書き込まれる情報を、論理０とする。
【０３５７】
続いて、スイッチ付き電流源Ｓ０のスイッチＷ０をオフすることで、メモリ線ＭＬ０に電流Ｉ１が流れなくなる。この後、メモリ線ＭＬ０の電位を、電圧Ｖｓｓにプリチャージする。
【０３５８】
また、ワード線ＷＬ０ａおよびＷＬ０ｂの電圧を、共に電圧Ｖｓｓに設定して、ＭＯＳトランジスタＱ１およびＱ２をオフ状態にする。また、ビット線ＢＬ０ａおよびＢＬ０ｂに電圧Ｖｓｓを与える。この期間を、スタンバイ期間と呼称する。
【０３５９】
なお、磁気トンネル抵抗素子ＭＲ００に、上述した論理とは反対の論理１を書き込む場合には、スイッチ付き電流源Ｓ０のスイッチＷ０をオンするようにスイッチＷ０に所定の電圧を与え、メモリ線ＭＬ０に電流Ｉ１を流す。電流が流れるため、図１８に示すようにメモリ線ＭＬ０の電位が、電圧Ｖｓｓよりも高くなる方向に変化する。そして、書き込みに要する所定期間、ビット線ＢＬ１に電圧Ｖｄｄを与え、その間はビット線ＢＬ０に電圧Ｖｓｓを与える。
【０３６０】
また、ワード線ＷＬ０ａおよびＷＬ０ｂ共に、所定期間、電圧Ｖｄｄを与え、Ｎチャネル型のＭＯＳトランジスタＱ１およびＱ２をオン状態にする。これにより電流Ｉ２が、ノードＮ４からノードＮ３に向けて流れる。この電流Ｉ２の方向を−方向とし、電流−Ｉ２と呼称する。
【０３６１】
図１９の、ＭＯＳトランジスタＱ１およびＱ２に流れる電流のタイミングチャートにおいては、上記のタイミングでは電流−Ｉ２が流れることを示している。
【０３６２】
この結果、電流Ｉ１およびＩ２が生成する交番磁場により、磁気トンネル抵抗素子ＭＲ００の強磁性体層ＦＭ１の磁化ベクトルが決定され、書き込みが行われるが、電流Ｉ２がノードＮ４からＮ３へ流れるため、磁化ベクトルの方向は、論理０の書き込みの場合とは異なり、論理０とは反対の論理１が書き込まれる。このとき、強磁性体層ＦＭ２の磁化ベクトルは変化しない。
【０３６３】
＜Ｃ−２−２．読み出し動作＞
アドレスＡＤ００からのデータの読み出しに際しては、まず、参照電圧源ＶＲ１の出力スイッチであるＭＯＳトランジスタＱ３がオン状態となるように、ゲート制御信号ＲＲ０として、所定電圧を与える。なお、図１９に示すように、所定電圧を与える期間は読み出しに要する所定期間以上となるように設定する。
【０３６４】
この動作により、メモリ線ＭＬ０には参照電圧Ｖｒｅｆが与えられる。
【０３６５】
ここで、ＭＯＳトランジスタＱ１がオンする前には、磁気トンネル抵抗素子ＭＲ００にはほとんど電流が流れないので、磁気トンネル抵抗素子ＭＲ００による電圧降下は発生しない。従って、ノードＮ１およびＮ２共に、電圧Ｖｒｅｆに設定される。
【０３６６】
ビット線ＢＬ０に情報を読み出す場合は、ワード線ＷＬ０ａに電圧Ｖｄｄを、ワード線ＷＬ０ｂに電圧Ｖｓｓを与えることで、ＭＯＳトランジスタＱ１はオン状態となり、ＭＯＳトランジスタＱ２がオフ状態を保つようにする。
【０３６７】
ＭＯＳトランジスタＱ１がオン状態になると、磁気トンネル抵抗素子ＭＲ００に電流が流れ、ノードＮ１からノードＮ２を介してノードＮ３に電流が流れる。このとき流れる電流は、磁気トンネル抵抗素子ＭＲ００抵抗値（強磁性体の磁化の方向によって決まる）に応じて決まる。
【０３６８】
図１９において、この読み出しによりＭＯＳトランジスタＱ１に流れる電流は−の電流として示している。
【０３６９】
なお、ＭＯＳトランジスタＱ２はオフ状態にあるので、磁気トンネル抵抗素子ＭＲ００を流れた電流は、ほとんど全てＭＯＳトランジスタＱ１を介してビット線ＢＬ０に電流Ｉ００として流れる。
【０３７０】
スイッチ付きバッファＢ０のスイッチＢＢ０に電圧Ｖｄｄが与えられ、バッファＢ０がオンすると、電流Ｉ００が増幅されてセンスアンプＳＡ１に与えられる。センスアンプＳＡ１においては、増幅された電流Ｉ００がセンス増幅され、情報が読み出される。
【０３７１】
ビット線ＢＬ０に情報を読み出した後は、スイッチ付きバッファＢ０のスイッチＢＢ０に電圧Ｖｓｓが与えられ、バッファＢ０がオフ状態となる。
【０３７２】
また、ワード線ＷＬ０ａおよびＷＬ０ｂに、共に電圧Ｖｓｓが与えられ、ＭＯＳトランジスタＱ１およびＱ２が、共にオフ状態になる。
【０３７３】
やがて、参照電圧源ＶＲ１の出力スイッチであるＭＯＳトランジスタＱ３のゲート制御信号ＲＲ１に電圧Ｖｓｓが与えられ、ＭＯＳトランジスタＱ３がオフ状態になる。また、メモリ線ＭＬ０の電位を、電圧Ｖｓｓにプリチャージする。
【０３７４】
これにより、ワード線ＷＬ０ａおよびＷＬ０ｂ、ビット線ＢＬ０およびＢＬ１に電圧Ｖｓｓが与えられ、メモリ線ＭＬ０の電位が電圧Ｖｓｓにプリチャージされてスタンバイ期間が始まる。
【０３７５】
なお、スイッチ付き電流源Ｓ１および参照電圧源ＶＲの出力スイッチであるＭＯＳトランジスタＱ３１は、アドレスＡＤ００へのデータの書き込み動作および読み出し動作には無関係なので、スイッチ付き電流源Ｓ１のスイッチＷ１に与えられる電圧および、ＭＯＳトランジスタＱ３１のゲート制御信号ＲＲ１は、電圧Ｖｓｓの状態を保つ。また、メモリ線ＭＬ１は電圧Ｖｓｓの状態を保つ。
【０３７６】
また、ビット線ＢＬ１に情報を読み出すには、ワード線ＷＬ０ａに電圧Ｖｓｓを、ワード線ＷＬ０ｂに電圧Ｖｄｄを与えることで、ＭＯＳトランジスタＱ２はオン状態となり、磁気トンネル抵抗素子ＭＲ００に電流が流れ、ノードＮ１からノードＮ２を介してノードＮ４に電流が流れる。このとき流れる電流は、磁気トンネル抵抗素子ＭＲ００抵抗値（強磁性体の磁化の方向によって決まる）に応じて決まる。
【０３７７】
図１９において、この読み出しによりＭＯＳトランジスタＱ２に流れる電流は＋の電流として示している。
【０３７８】
＜Ｃ−２−３．非同期読み出し＞
次に、ビット線を共用する異なるアドレスのメモリセルから、それぞれ独立したタイミングで（非同期に）情報を読み出す動作について説明する。なお、以下の説明では、磁気トンネル抵抗素子ＭＲ００およびＭＲ０１の情報を読み出す動作を説明する。
【０３７９】
まず、参照電圧源ＶＲ１の出力スイッチであるＭＯＳトランジスタＱ３およびＱ３１がオン状態となるように、ゲート制御信号ＲＲ０およびＲＲ１として、所定電圧を与える。この動作により、メモリ線ＭＬ０およびＭＬ１には参照電圧Ｖｒｅｆが与えられる。
【０３８０】
そして、ワード線ＷＬ０ａに電圧Ｖｄｄを、ワード線ＷＬ０ｂに電圧Ｖｓｓを与えることで、アドレスＡＤ００およびＡＤ０１のＭＯＳトランジスタＱ１がオン状態となり、アドレスＡＤ００およびＡＤ０１のＭＯＳトランジスタＱ２はオフ状態を保つようにする。
【０３８１】
ＭＯＳトランジスタＱ１がオン状態になると、磁気トンネル抵抗素子ＭＲ００およびＭＲ０１に電流が流れ、アドレスＡＤ００においては、ノードＮ１からノードＮ２を介してノードＮ３に電流が流れ、アドレスＡＤ０１においては、ノードＮ１０からノードＮ９を介してノードＮ４に電流が流れる。ここで、アドレスＡＤ０１においては、ノードＮ４からノードＮ９に向けて流れる電流の方向を＋方向とする。
【０３８２】
また、図１９においてアドレスＡＤ０１のＭＯＳトランジスタＱ１に流れる電流は、ノードＮ４からＮ９に向けて流れる場合を正（＋）、反対方向を負（−）として表す。
【０３８３】
この結果、ビット線ＢＬ０には、磁気トンネル抵抗素子ＭＲ００の情報が読み出され、ビット線ＢＬ１には、磁気トンネル抵抗素子ＭＲ０１の情報が読み出されることになる。
【０３８４】
なお、図１９において、この読み出しによりアドレスＡＤ００およびＡＤ０１のＭＯＳトランジスタＱ１に流れる電流は−の電流として示している。
【０３８５】
そして、スイッチ付きバッファＢ０およびＢ１のスイッチＢＢ０およびＢＢ１に電圧Ｖｄｄが与えられ、バッファＢ０およびＢ１がオンすると、電流Ｉ００およびＩ０１が増幅されて、それぞれセンスアンプＳＡ１に与えられ、それぞれのセンスアンプＳＡ１において、センス増幅されて情報が読み出される。以後は、次の、書き込みあるいは読み出し動作まで、スタンバイ状態となる。
【０３８６】
なお、以上の説明では、磁気トンネル抵抗素子ＭＲ００およびＭＲ０１の情報を非同期に読み出す動作を説明したが、実施の形態１において説明したように、磁気トンネル抵抗素子ＭＲ００およびＭＲ１０の情報を非同期に読み出すことも可能であることは言うまでもなく、その際の動作は、図１１を用いて説明した動作と同様である。
【０３８７】
＜Ｃ−３．作用効果＞
以上説明したように、ＭＲＡＭ３００においては、１つのメモリセルに対して１対のビット線を配設し、２本のビット線と磁気トンネル抵抗素子の間にそれぞれスイッチ素子を介挿しているので、磁気トンネル抵抗素子の情報を読み出す際には、スイッチ素子を選択的にオンするように制御することで、ビット線を共用する異なるアドレスのメモリセルから、それぞれ独立したタイミングで（非同期に）情報を読み出すことができる。
【０３８８】
また、ビット列が異なり隣り合って配置されたメモリセルどうしは、その間に配設されたビット線を共有しており、ビット線の本数を削減できるので、メモリ領域の占有面積を低減することができる。さらに、ビット列が異なり隣り合って配置されたメモリセルにおいても、それぞれ独立したタイミングで（非同期に）情報を読み出すことができる。
【０３８９】
＜Ｃ−４．変形例＞
以上説明したＭＲＡＭ３００においては、図１７を用いて説明したように、磁気トンネル抵抗素子ＭＲ００、ＭＲ１０、ＭＲ０１およびＭＲ１１をＭＯＳトランジスタのゲート電極と同じ層に配設する構成を示したが、図２０に示すＭＲＡＭ３００Ａのような構成としても良い。
【０３９０】
図２０は、図１７に対応する図であり、図１７の構成と同一の構成については同一の符号を付し、重複する説明は省略する。
【０３９１】
図２０に示すように、ＭＲＡＭ３００Ａにおいては、磁気トンネル抵抗素子ＭＲ００、ＭＲ１０、ＭＲ０１およびＭＲ１１（図１７においてはＭＲ１０およびＭＲ１１のみ例示）を、ビット線ＢＬ０、ＢＬ１およびＢＬ２が形成される層の上部に配設している。
【０３９２】
すなわち、ＭＯＳトランジスタＱ１０およびＱ１１のそれぞれのソース・ドレイン層ＳＤは、何れも電気伝導性を有する材料で構成されるコンタクトプラグＰＧ１に接続されている。そのうち、同一単位セル内のＭＯＳトランジスタＱ１０およびＱ１１の、素子分離絶縁膜ＳＴＩを間に挟んで隣り合うソース・ドレイン層ＳＤに接続される２つのコンタクトプラグＰＧ１は、共通配線ＣＬに接続されている。
【０３９３】
共通配線ＣＬは、各ビット線と同じ層に、同じ材質で配設され、上記２つのコンタクトプラグＰＧ１どうしを電気的に接続するように構成されている。
【０３９４】
なお、共通配線ＣＬに接続されないコンタクトプラグＰＧ１は、単位セルＵＣ１０においてはビット線ＢＬ０およびＢＬ１に、単位セルＵＣ１１においてはビット線ＢＬ１およびＢＬ２に接続されている。
【０３９５】
そして、共通配線ＣＬ上には、バリアメタル層ＢＭ１を間に介して磁気トンネル抵抗素子ＭＲ１０およびＭＲ１１が配設されている。磁気トンネル抵抗素子ＭＲ１０およびＭＲ１１は、反強磁性体層ＡＦＭ、強磁性体層ＦＭ２、絶縁体層ＢＴ１および強磁性体層ＦＭ１を順に積層して構成されている。
【０３９６】
そして、磁気トンネル抵抗素子ＭＲ１０およびＭＲ１１のそれぞれの強磁性体層ＦＭ１がメモリ線ＭＬ０およびＭＬ１と接続する構成となっている。
【０３９７】
磁気トンネル抵抗素子ＭＲ１０およびＭＲ１１は、層間絶縁膜ＩＺ３およびＩＺ４中に配設され、メモリ線ＭＬ０およびＭＬ１は層間絶縁膜ＩＺ５中に配設され、層間絶縁膜ＩＺ５上には、層間絶縁膜ＩＺ６およびＩＺ７が順に配設されている。
【０３９８】
なお、以上の説明においては単位セルＵＣ１０およびＵＣ１１の構成について説明したが、他の単位セルについても同様の構成を有しており、ダミー領域についても同様である。なお、ＭＲＡＭ３００Ａの動作は、ＭＲＡＭ３００と同様である。
【０３９９】
このように、ＭＲＡＭ３００Ａにおいては、磁気トンネル抵抗素子をビット線の形成層よりも上層に形成したので、製造工程においては、ビット線よりも後に形成されることになる。
【０４００】
キュリー温度よりも高い温度が磁気トンネル抵抗素子に加わると、磁性体が磁性を失うが、キュリー温度に達しないまでも、熱処理を行う時間や回数が多いと、磁性体の磁化の強度が徐々に弱くなり、磁気トンネル抵抗素子の特性が劣化する可能性がある。従って、ＭＲＡＭの製造工程においては、磁気トンネル抵抗素子は、できるだけ後の工程で形成することが望ましく、ＭＲＡＭ３００Ａはこの点において有効な構成である。
【０４０１】
＜Ｄ．実施の形態４＞
＜Ｄ−１．装置構成＞
図２１に、本発明に係る実施の形態４のＭＲＡＭ４００の回路図を示す。
図２１においては、アドレスＡＤ００、ＡＤ１０、ＡＤ０１、ＡＤ１１の４つのメモリセルを示している。図２１においては、磁気抵抗素子を、実施の形態１で説明したＭＲＡＭ１００と同様にメモリ線とビット線との間に配設した構成とし、可変抵抗の記号を用いて記載する。なお、磁気抵抗素子の構成は図６を用いて説明したＭＲＡＭ１００と同じである。
【０４０２】
図２１に示すように、アドレスＡＤ００のメモリセルは、ビット線ＷＢＬ０ａとＷＢＬ０ｂとの間に、直列に接続されたＮチャネル型のＭＯＳトランジスタＱ２１およびＱ２２と、ビット線ＲＢＬ０ａとＲＢＬ０ｂとの間に、直列に接続されたＮチャネル型のＭＯＳトランジスタＱ２３およびＱ２４と、磁気トンネル抵抗素子ＭＲ００とを備えている。そして、ＭＯＳトランジスタＱ２１およびＱ２２のゲート電極が、ワード線ＷＷＬ０ａおよびＷＷＬ０ｂに接続され、ＭＯＳトランジスタＱ２３およびＱ２４のゲート電極が、ワード線ＲＷＬ０ａおよびＲＷＬ０ｂに接続されている。
【０４０３】
磁気トンネル抵抗素子ＭＲ００は、ＭＯＳトランジスタＱ２１とＱ２２との接続ノードとメモリ線ＭＬ０との間に接続され、磁気トンネル抵抗素子ＭＲ００とメモリ線ＭＬ０との接続ノードをノードＮ１、ＭＯＳトランジスタＱ２１とＱ２２との接続ノードをノードＮ２、ＭＯＳトランジスタＱ２１とビット線ＷＢＬ０ａとの接続ノードをノードＮ３、ＭＯＳトランジスタＱ２２とビット線ＷＢＬ０ｂとの接続ノードをノードＮ４、ＭＯＳトランジスタＱ２３とＱ２４との接続ノードをノードＮ５、ＭＯＳトランジスタＱ２３とビット線ＲＢＬ０ａとの接続ノードをノードＮ６、ＭＯＳトランジスタＱ２４とビット線ＲＢＬ０ｂとの接続ノードをノードＮ７と呼称する。なお、ノードＮ２とＮ５とは電気的に接続されている。
【０４０４】
アドレスＡＤ０１のメモリセルは、ビット線ＷＢＬ１ａとＷＢＬ１ｂとの間に、直列に接続されたＮチャネル型のＭＯＳトランジスタＱ２１およびＱ２２と、ビット線ＲＢＬ１ａとＲＢＬ１ｂとの間に、直列に接続されたＮチャネル型のＭＯＳトランジスタＱ２３およびＱ２４と、磁気トンネル抵抗素子ＭＲ０１とを備え、ＭＯＳトランジスタＱ２１およびＱ２２のゲート電極が、ワード線ＷＷＬ０ａおよびＷＷＬ０ｂに接続され、ＭＯＳトランジスタＱ２３およびＱ２４のゲート電極が、ワード線ＲＷＬ０ａおよびＲＷＬ０ｂに接続されている。
【０４０５】
そして、磁気トンネル抵抗素子ＭＲ０１は、ＭＯＳトランジスタＱ２１とＱ２２との接続ノードとメモリ線ＭＬ１との間に接続され、磁気トンネル抵抗素子ＭＲ０１とメモリ線ＭＬ１との接続ノードをノードＮ１、ＭＯＳトランジスタＱ２１とＱ２２との接続ノードをノードＮ２、ＭＯＳトランジスタＱ２１とビット線ＷＢＬ１ａとの接続ノードをノードＮ３、ＭＯＳトランジスタＱ２２とビット線ＷＢＬ１ｂとの接続ノードをノードＮ４、ＭＯＳトランジスタＱ２３とＱ２４との接続ノードをノードＮ５、ＭＯＳトランジスタＱ２３とビット線ＲＢＬ１ａとの接続ノードをノードＮ６、ＭＯＳトランジスタＱ２４とビット線ＲＢＬ１ｂとの接続ノードをノードＮ７と呼称する。なお、ノードＮ２とＮ５とは電気的に接続されている。
【０４０６】
また、アドレスＡＤ１０のメモリセルは、ビット線ＷＢＬ０ａとＷＢＬ０ｂとの間に、直列に接続されたＮチャネル型のＭＯＳトランジスタＱ２５およびＱ２６と、ビット線ＲＢＬ０ａとＲＢＬ０ｂとの間に、直列に接続されたＮチャネル型のＭＯＳトランジスタＱ２７およびＱ２８と、磁気トンネル抵抗素子ＭＲ１０とを備えている。そして、ＭＯＳトランジスタＱ２５およびＱ２６のゲート電極が、ワード線ＷＷＬ１ａおよびＷＷＬ１ｂに接続され、ＭＯＳトランジスタＱ２７およびＱ２８のゲート電極が、ワード線ＲＷＬ１ａおよびＲＷＬ１ｂに接続されている。
【０４０７】
そして、磁気トンネル抵抗素子ＭＲ１０は、ＭＯＳトランジスタＱ２５とＱ２６との接続ノードとメモリ線ＭＬ０との間に接続され、磁気トンネル抵抗素子ＭＲ１０とメモリ線ＭＬ０との接続ノードをノードＮ８、ＭＯＳトランジスタＱ２５とＱ２６との接続ノードをノードＮ９、ＭＯＳトランジスタＱ２５とビット線ＷＢＬ０ａとの接続ノードをノードＮ１０、ＭＯＳトランジスタＱ２６とビット線ＷＢＬ０ｂとの接続ノードをノードＮ１１、ＭＯＳトランジスタＱ２７とＱ２８との接続ノードをノードＮ１２、ＭＯＳトランジスタＱ２７とビット線ＲＢＬ０ａとの接続ノードをノードＮ１３、ＭＯＳトランジスタＱ２８とビット線ＲＢＬ０ｂとの接続ノードをノードＮ１４と呼称する。なお、ノードＮ９とＮ１２とは電気的に接続されている。
【０４０８】
アドレスＡＤ１１のメモリセルは、ビット線ＷＢＬ１ａとＷＢＬ１ｂとの間に、直列に接続されたＮチャネル型のＭＯＳトランジスタＱ２５およびＱ２６と、ビット線ＲＢＬ１ａとＲＢＬ１ｂとの間に、直列に接続されたＮチャネル型のＭＯＳトランジスタＱ２７およびＱ２８と、磁気トンネル抵抗素子ＭＲ１１とを備え、ＭＯＳトランジスタＱ２５およびＱ２６のゲート電極が、ワード線ＷＷＬ１ａおよびＷＷＬ１ｂに接続され、ＭＯＳトランジスタＱ２７およびＱ２８のゲート電極が、ワード線ＲＷＬ１ａおよびＲＷＬ１ｂに接続されている。
【０４０９】
そして、磁気トンネル抵抗素子ＭＲ１１は、ＭＯＳトランジスタＱ２５とＱ２６との接続ノードとメモリ線ＭＬ１との間に接続され、磁気トンネル抵抗素子ＭＲ１１とメモリ線ＭＬ０との接続ノードをノードＮ８、ＭＯＳトランジスタＱ２５とＱ２６との接続ノードをノードＮ９、ＭＯＳトランジスタＱ２５とビット線ＷＢＬ１ａとの接続ノードをノードＮ１０、ＭＯＳトランジスタＱ２６とビット線ＷＢＬ１ｂとの接続ノードをノードＮ１１、ＭＯＳトランジスタＱ２７とＱ２８との接続ノードをノードＮ１２、ＭＯＳトランジスタＱ２７とビット線ＲＢＬ１ａとの接続ノードをノードＮ１３、ＭＯＳトランジスタＱ２８とビット線ＲＢＬ１ｂとの接続ノードをノードＮ１４と呼称する。なお、ノードＮ９とＮ１２とは電気的に接続されている。
【０４１０】
メモリ線ＭＬ０およびＭＬ１は、それぞれＮチャネル型のＭＯＳトランジスタＱ３およびＱ３１を介して参照電圧源ＶＲ１に共通に接続されるとともに、それぞれスイッチ付き電流源Ｓ１およびＳ２に接続される構成となっている。
【０４１１】
ビット線ＲＢＬ０ａ、ＲＢＬ０ｂ、ＲＢＬ１ａおよびＲＢＬ１ｂは情報の読み出しのためのビット線であり、それぞれ、スイッチ付きバッファＢ１、Ｂ２、Ｂ３およびＢ４の入力に接続され、電流Ｉ０ａ、Ｉ０ｂ、Ｉ１ａおよびＩ１ｂがスイッチ付きバッファＢ１〜Ｂ４に与えられ、スイッチ付きバッファＢ１〜Ｂ４で電流増幅された出力が、それぞれセンスアンプＳＡ１に与えられる構成となっている。
【０４１２】
なお、ビット線ＷＢＬ０ａ、ＷＢＬ０ｂ、ＷＢＬ１ａおよびＷＢＬ１ｂは情報の書き込みのためのビット線である。
【０４１３】
また、ワード線ＲＷＬ０ａ、ＲＷＬ０ｂ、ＲＷＬ１ａおよびＲＷＬ１ｂは、情報の読み出しのためのワード線であり、ワード線ＷＷＬ０ａ、ＷＷＬ０ｂ、ＷＷＬ１ａおよびＷＷＬ１ｂは、情報の書き込みのためのワード線である。
【０４１４】
＜Ｄ−２．動作＞
次に、図２１を参照しつつ、図２２および図２３に示すタイミングチャートを用いて、ＭＲＡＭ４００の動作を説明する。なお、以下の説明においては、アドレスＡＤ００へのデータの書き込み動作および読み出し動作を例に採って説明する。
【０４１５】
＜Ｄ−２−１．書き込み動作＞
図２２および図２３は、ＭＲＡＭ４００におけるアドレスＡＤ００へのデータの書き込み動作および読み出し動作に際しての、各種電圧および電流のタイミングチャートである。
【０４１６】
アドレスＡＤ００へのデータの書き込みに際しては、スイッチ付き電流源Ｓ１のスイッチＷ１をオンするようにスイッチＷ１に所定の電圧を与え、メモリ線ＭＬ０に電流Ｉ１を流す。電流が流れるため、図２２に示すようにメモリ線ＭＬ０の電位が、電圧Ｖｓｓよりも高くなる方向に変化する。そして、書き込みに要する所定期間、ビット線ＷＢＬ０ａに電圧Ｖｄｄを与え、その間はビット線ＷＢＬ０ｂに電圧Ｖｓｓを与える。
【０４１７】
次に、ワード線ＷＷＬ０ａおよびＷＷＬ０ｂ共に、所定期間、電圧Ｖｄｄを与え、ＭＯＳトランジスタＱ２１およびＱ２２をオン状態にする。これにより電流Ｉ３が、ノードＮ３からノードＮ４に向けて流れる。この電流Ｉ３の方向を＋方向とし、電流＋Ｉ３と呼称する。
【０４１８】
図２３には、ＭＯＳトランジスタＱ２１およびＱ２２に流れる電流のタイミングチャートを示しており、上記のタイミングでは電流＋Ｉ３が流れることを示している。なお、図２３においてＭＯＳトランジスタＱ２１に流れる電流は、ノードＮ３からＮ２に向けて流れる場合を正（＋）、反対方向を負（−）とし、ＭＯＳトランジスタＱ２２に流れる電流は、ノードＮ２からＮ４に向けて流れる場合を正（＋）、反対方向を負（−）として表す。
【０４１９】
この結果、電流Ｉ１およびＩ３が生成する交番磁場により、磁気トンネル抵抗素子ＭＲ００の強磁性体層ＦＭ１の磁化ベクトルが決定され、書き込みが行われる。なお、強磁性体層ＦＭ２の磁化ベクトルは固定されており、変化しない。
【０４２０】
上述した一連の動作により、磁気トンネル抵抗素子ＭＲ００（すなわちアドレスＡＤ００）に情報が書き込まれる。この時に書き込まれる情報を、論理０とする。
【０４２１】
続いて、スイッチ付き電流源Ｓ１のスイッチＷ１をオフすることで、メモリ線ＭＬ０に電流Ｉ１が流れなくなる。この後、メモリ線ＭＬ０の電位を、電圧Ｖｓｓにプリチャージする。
【０４２２】
また、ワード線ＷＷＬ０ａおよびＷＷＬ０ｂの電圧を、共に電圧Ｖｓｓに設定して、ＭＯＳトランジスタＱ２１およびＱ２２をオフ状態にする。また、ビット線ＷＢＬ０ａおよびＷＢＬ０ｂに電圧Ｖｓｓを与える。この期間を、スタンバイ期間と呼称する。
【０４２３】
なお、磁気トンネル抵抗素子ＭＲ００に、上述した論理とは反対の論理１を書き込む場合には、スイッチ付き電流源Ｓ１のスイッチＷ１をオンするようにスイッチＷ１に所定の電圧を与え、メモリ線ＭＬ０に電流Ｉ１を流す。電流が流れるため、図２２に示すようにメモリ線ＭＬ０の電位が、電圧Ｖｓｓよりも高くなる方向に変化する。そして、書き込みに要する所定期間、ビット線ＷＢＬ０ｂに電圧Ｖｄｄを与え、その間はビット線ＷＢＬ０ａに電圧Ｖｓｓを与える。
【０４２４】
次に、ワード線ＷＷＬ０ａおよびＷＷＬ０ｂ共に、所定期間、電圧Ｖｄｄを与え、ＭＯＳトランジスタＱ２１およびＱ２２をオン状態にする。これにより電流Ｉ３が、ノードＮ４からノードＮ３に向けて流れる。この電流Ｉ３の方向を−方向とし、電流−Ｉ３と呼称する。
【０４２５】
図２３の、ＭＯＳトランジスタＱ２１およびＱ２２に流れる電流のタイミングチャートにおいては、上記のタイミングでは電流−Ｉ３が流れることを示している。
【０４２６】
この結果、電流Ｉ１およびＩ３が生成する交番磁場により、磁気トンネル抵抗素子ＭＲ００の強磁性体層ＦＭ１の磁化ベクトルが決定され、書き込みが行われるが、電流Ｉ３がノードＮ４からＮ３へ流れるため、磁化ベクトルの方向は、論理０の書き込みの場合とは異なり、論理０とは反対の論理１が書き込まれる。このとき、強磁性体層ＦＭ２の磁化ベクトルは変化しない。
【０４２７】
＜Ｄ−２−２．読み出し動作＞
アドレスＡＤ００からのデータの読み出しに際しては、まず、参照電圧源ＶＲ１の出力スイッチであるＭＯＳトランジスタＱ３がオン状態となるように、ゲート制御信号ＲＲ１として、所定電圧を与える。なお、図２３に示すように、所定電圧を与える期間は読み出しに要する所定期間以上となるように設定する。
【０４２８】
この動作により、メモリ線ＭＬ０には参照電圧Ｖｒｅｆが与えられる。
【０４２９】
ビット線ＲＢＬ０ａに情報を読み出す場合は、ワード線ＲＷＬ０ａに電圧Ｖｄｄを、ワード線ＲＷＬ０ｂに電圧Ｖｓｓを与えることで、ＭＯＳトランジスタＱ２３はオン状態となり、ＭＯＳトランジスタＱ２４がオフ状態を保つようにする。
【０４３０】
ＭＯＳトランジスタＱ２３がオン状態になると、磁気トンネル抵抗素子ＭＲ００に電流が流れ、ノードＮ１からノードＮ２、Ｎ５を介してノードＮ６に電流が流れる。このとき流れる電流は、磁気トンネル抵抗素子ＭＲ００抵抗値（強磁性体の磁化の方向によって決まる）に応じて決まる。
【０４３１】
図２３において、この読み出しによりＭＯＳトランジスタＱ２３に流れる電流は−の電流として示している。
【０４３２】
なお、ＭＯＳトランジスタＱ２４はオフ状態にあるので、磁気トンネル抵抗素子ＭＲ００を流れた電流は、ほとんど全てＭＯＳトランジスタＱ２３を介してビット線ＲＢＬ０ａに電流Ｉ０ａとして流れる。
【０４３３】
スイッチ付きバッファＢ１のスイッチＢＢ１に電圧Ｖｄｄが与えられ、バッファＢ１がオンすると、電流Ｉ０ａが増幅されてセンスアンプＳＡ１に与えられる。センスアンプＳＡ１においては、増幅された電流Ｉ０ａがセンス増幅され、情報が読み出される。
【０４３４】
ビット線ＲＢＬ０ａに情報を読み出した後は、スイッチ付きバッファＢ１のスイッチＢＢ１に電圧Ｖｓｓが与えられ、バッファＢ１がオフ状態となる。
【０４３５】
また、ワード線ＲＷＬ０ａおよびＲＷＬ０ｂに、共に電圧Ｖｓｓが与えられ、ＭＯＳトランジスタＱ２３およびＱ２４が、共にオフ状態になる。
【０４３６】
やがて、参照電圧源ＶＲ１の出力スイッチであるＭＯＳトランジスタＱ３のゲート制御信号ＲＲ１に電圧Ｖｓｓが与えられ、ＭＯＳトランジスタＱ３がオフ状態になる。また、メモリ線ＭＬ０の電位を、電圧Ｖｓｓにプリチャージする。
【０４３７】
これにより、ワード線ＲＷＬ０ａおよびＲＷＬ０ｂ、ビット線ＲＢＬ０ａおよびＲＢＬ０ｂに電圧Ｖｓｓが与えられ、メモリ線ＭＬ０の電位が電圧Ｖｓｓにプリチャージされてスタンバイ期間が始まる。
【０４３８】
また、ビット線ＲＢ０ｂに情報を読み出すには、ワード線ＲＷＬ０ａに電圧Ｖｓｓを、ワード線ＲＷＬ０ｂに電圧Ｖｄｄを与えることで、ＭＯＳトランジスタＱ２４はオン状態となり、磁気トンネル抵抗素子ＭＲ００に電流が流れ、ノードＮ１からノードＮ２およびＮ５を介してノードＮ７に電流が流れる。このとき流れる電流は、磁気トンネル抵抗素子ＭＲ００抵抗値（強磁性体の磁化の方向によって決まる）に応じて決まる。
【０４３９】
図２３において、この読み出しによりＭＯＳトランジスタＱ２４に流れる電流は＋の電流として示している。
【０４４０】
また、ＭＲＡＭ４００においては、１つの磁気トンネル抵抗素子に対して、情報の書き込みのための１対のビット線、情報の読み出しのための１対のビット線、情報の書き込みのための１対のワード線、情報の読み出しのための１対のワード線を備えているので、例えば、磁気トンネル抵抗素子ＭＲ００およびＭＲ１０に同時に異なる情報を書き込むことが可能である。
【０４４１】
すなわち、メモリ線ＭＬ０に電流源Ｓ１から電流Ｉ１を流した状態で、ビット線ＷＢＬ０ａおよびＲＢＬ０ｂに電圧Ｖｄｄを与え、ビット線ＷＢＬ０ｂおよびＲＢＬ０ａに電圧Ｖｓｓを与え、ワード線ＲＷＬ１ａおよびＲＷＬ１ｂに電圧Ｖｄｄを与え、また、ワード線ＷＷＬ０ａおよびＷＷＬ０ｂにも電圧Ｖｄｄを与えると、アドレスＡＤ１０のＭＯＳトランジスタＱ２７およびＱ２８がオン状態となり、アドレスＡＤ００のＭＯＳトランジスタＱ２１およびＱ２２がオン状態となる。
【０４４２】
このとき、ＭＯＳトランジスタＱ２７およびＱ２８に流れる電流Ｉ５の方向と、ＭＯＳトランジスタＱ２１およびＱ２２に流れる電流Ｉ３の方向とは左右逆であるので、磁気トンネル抵抗素子ＭＲ００とＭＲ１０とで、同時に異なる情報を書き込むことができる。
【０４４３】
なお、この場合には、情報の読み出しのためのビット線ＲＢＬ０ａ、ＲＢＬ０ｂ、ＲＢＬ１ａおよびＲＢＬ１ｂも、情報の書き込みのためのビット線として機能する。
【０４４４】
また、ＭＲＡＭ４００においては、１つの磁気トンネル抵抗素子に対して４つのパストランジスタ（アドレスＡＤ００ではＭＯＳトランジスタＱ２１〜Ｑ２４）を有するので、情報を読み出す際に、同じビット列について、複数のパストランジスタから同時に情報を読み出すことも可能である。
【０４４５】
この場合には、情報の書き込みのためのビット線ＷＢＬ０ａ、ＷＢＬ０ｂ、ＷＢＬ１ａおよびＷＢＬ１ｂも、情報の読み出しのためのビット線として機能する。
【０４４６】
なお、同じビット列についてアドレスの異なるメモリセルから、非同期に情報を読み出すことができることは言うまでもない。
【０４４７】
＜Ｄ−３．平面構成＞
図２４に、ＭＲＡＭ４００を構成する１つのメモリセルの平面レイアウトを模式的に示す。
【０４４８】
図２４はアドレスＡＤ００のメモリセルの各層の平面レイアウトを重ね合わせた状態を示しており、ＭＯＳトランジスタＱ２１〜Ｑ２４のそれぞれゲート電極ＧＡが、磁気トンネル抵抗素子ＭＲ００を中心に、２行２列に並列して配設されている。
【０４４９】
すなわち、ＭＯＳトランジスタＱ２１およびＱ２３のゲート電極ＧＡが、短手方向に並列して配設され、ＭＯＳトランジスタＱ２２およびＱ２４のゲート電極ＧＡが、短手方向に並列して配設され、また、ＭＯＳトランジスタＱ２１およびＱ２２のゲート電極ＧＡは、長手方向に一列に配設され、ＭＯＳトランジスタＱ２３およびＱ２４のゲート電極ＧＡは、長手方向に一列に配設されている。
【０４５０】
そして、各ゲート電極ＧＡはコンタクト部ＣＨ０を介して上層の第１金属層Ｍ１に接続され、第１金属層Ｍ１はコンタクト部ＣＨ２を介して上層の第２金属層Ｍ２に接続され、第２金属層Ｍ２はコンタクト部ＣＨ３を介して上層の第３金属層Ｍ３に接続されている。
【０４５１】
また、磁気トンネル抵抗素子ＭＲ００は第１金属層Ｍ１と第２金属層Ｍ２との間に配設され、第１金属層Ｍ１は、コンタクト部ＣＨ１を介して活性領域ＡＡに電気的に接続されている。
【０４５２】
図２５は、第１金属層Ｍ１以下の構成を示す平面レイアウトであり、各第１金属層Ｍ１がコンタクト部ＣＨ１を介して活性領域ＡＡに接続されている。
【０４５３】
図２６は、第２金属層Ｍ２を主として示す平面レイアウトであり、磁気トンネル抵抗素子ＭＲ００上にメモリ線ＭＬ０に対応する第２金属層Ｍ２が配設され、２つの活性領域ＡＡ上には、図に向かって左側から順に、ビット線ＲＢＬ０ａ、ＷＢＬ０ａ、ＲＢＬ０ｂおよびＷＢＬ０ｂに対応する複数の第２金属層Ｍ２が配設されている。
【０４５４】
なお、複数の第２金属層Ｍ２は、各ゲート電極ＧＡの長手方向に対して平面視的に直交するように並列に配設されている。
【０４５５】
図２７は、第３金属層Ｍ３を主として示す平面レイアウトであり、２つの活性領域ＡＡ上に跨るように、図に向かって上側から順に、ワード線ＷＷＬ０ａ、ＷＷＬ０ｂ、ＲＷＬ０ａおよびＲＷＬ０ｂに対応する複数の第３金属層Ｍ３が配設されている。なお、複数の第３金属層Ｍ３は、各ゲート電極ＧＡの長手方向に対して平面視的に平行するように複数並列に配設されている。
【０４５６】
このように、ＭＲＡＭ４００の平面レイアウトは、１つのメモリセル内のＭＯＳトランジスタの全てのゲート電極が、磁気トンネル抵抗素子を中心として、２行２列に並列して配設されているので、製造工程におけるゲート電極のパターニング（転写工程およびエッチング工程を含む）を行う際に、ＣＤ（Critical Dimension）シフトを低減することができる。
【０４５７】
ここで、設計値に比べて仕上がり寸法が小さくなることがＣＤロスであり、設計値に比べて仕上がり寸法が大きくなることがＣＤゲインであり、ＣＤロスおよびＣＤゲインを総称して、ＣＤシフトと呼称している。
【０４５８】
上述したようなレイアウト構成を採ることでＣＤシフトが低減するのは、メモリセルアレイ全体として見たときに、ゲート電極の配列パターンが一定になり、レジスト転写工程における光の定在波の乱れや、エッチング工程におけるプラズマの密度の偏りを防止することができるからである。これらのメカニズムについては、ダミー領域を設ける理由として、実施の形態１において説明している。
【０４５９】
＜Ｄ−４．作用効果＞
以上説明したように、ＭＲＡＭ４００においては、１つの磁気トンネル抵抗素子に対して２対のビット線を配設し、４本のビット線と磁気トンネル抵抗素子の間にそれぞれスイッチ素子を介挿しているので、磁気トンネル抵抗素子の情報を読み出す際には、スイッチ素子を選択的にオンするように制御することで、ビット線を共用する異なるアドレスのメモリセルから、それぞれ独立したタイミングで（非同期に）情報を読み出すことができる。
【０４６０】
また、１つの磁気トンネル抵抗素子に対して、２対のワード線を配設しているので同じビット列のアドレスの異なる２つのメモリセルに、同時に異なる情報を書き込むことができる。
【０４６１】
また、１つのメモリセル内のＭＯＳトランジスタの全てのゲート電極が、磁気トンネル抵抗素子を中心として、２行２列に並列して配設されるように平面レイアウトを構成するので、製造工程におけるゲート電極のパターニングを行う際に、ＣＤシフトを低減することができる。
【０４６２】
＜Ｄ−５．変形例１＞
図２１に示したＭＲＡＭ４００においては、情報の読み出しのためのワード線として、ワード線ＲＷＬ０ａ、ＲＷＬ０ｂ、ＲＷＬ１０ａおよびＲＷＬ１ｂを、情報の書き込みのためのワード線としてワード線ＷＷＬ０ａ、ＷＷＬ０ｂ、ＷＷＬ１０ａおよびＷＷＬ１ｂを備えた構成を示したが、図２８に示すＭＲＡＭ４００Ａのように、情報の書き込みのためのワード線は、メモリセルに対して１本だけ設けるようにしても良い。
【０４６３】
すなわち、図２８に示すように、アドレスＡＤ００およびアドレスＡＤ０１メモリセルにおいては、ＭＯＳトランジスタＱ２１およびＱ２２のゲート電極を、ワード線ＷＷＬ０に接続し、アドレスＡＤ１０およびアドレスＡＤ１１メモリセルにおいては、ＭＯＳトランジスタＱ２５およびＱ２６のゲート電極をワード線ＷＷＬ１に接続するように構成しても良い。その他の構成は図２１に示すＭＲＡＭ４００と同じである。
【０４６４】
このような構成を採ることで、同じビット列にある異なるアドレスのメモリセルに対して、同時に情報を書き込むことはできなくなるが、同じビット列にある異なるアドレスのメモリセルから、同時に情報を読み出すことはでき、ワード線の本数が減った分だけ、メモリ領域の占有面積を低減することができる。
【０４６５】
図２９に、ＭＲＡＭ４００Ａを構成する１つのメモリセルの平面レイアウトを模式的に示す。
【０４６６】
図２９はアドレスＡＤ００のメモリセルの各層の平面レイアウトを重ね合わせた状態を示しており、ＭＯＳトランジスタＱ２１およびＱ２２の共通化されたゲート電極ＧＡ１の短手方向に並列して、ＭＯＳトランジスタＱ２３およびＱ２４のそれぞれのゲート電極ＧＡが配設されている。なお、ＭＯＳトランジスタＱ２３およびＱ２４のそれぞれのゲート電極ＧＡは、長手方向に一列に配設されている。そして、ゲート電極ＧＡ１と、ゲート電極ＧＡの配列に挟まれる位置の中央に、磁気トンネル抵抗素子ＭＲ００が配設されている。従って、ゲート電極ＧＡ１およびゲート電極ＧＡは、左右対称に配設されていると言うことができる。
【０４６７】
そして、ゲート電極ＧＡ１および各ゲート電極ＧＡはコンタクト部ＣＨ０を介して上層の第１金属層Ｍ１に接続され、第１金属層Ｍ１はコンタクト部ＣＨ２を介して上層の第２金属層Ｍ２に接続され、第２金属層Ｍ２はコンタクト部ＣＨ３を介して上層の第３金属層Ｍ３に接続されている。
【０４６８】
また、磁気トンネル抵抗素子ＭＲ００は第１金属層Ｍ１と第２金属層Ｍ２との間に配設され、第１金属層Ｍ１は、コンタクト部ＣＨ１を介して活性領域ＡＡに電気的に接続されている。
【０４６９】
図３０は、第１金属層Ｍ１以下の構成を示す平面レイアウトであり、各第１金属層Ｍ１がコンタクト部ＣＨ１を介して活性領域ＡＡに接続されている。
【０４７０】
図３１は、第２金属層Ｍ２を主として示す平面レイアウトであり、磁気トンネル抵抗素子ＭＲ００上にメモリ線ＭＬ０に対応する第２金属層Ｍ２が配設され、２つの活性領域ＡＡ上には、図に向かって左側から順に、ビット線ＲＢＬ０ａ、ＷＢＬ０ａ、ＲＢＬ０ｂおよびＷＢＬ０ｂに対応する複数の第２金属層Ｍ２が配設されている。なお、複数の第２金属層Ｍ２は、ゲート電極ＧＡ１および各ゲート電極ＧＡの長手方向に対して平面視的に直交するように並列に配設されている。
【０４７１】
図３２は、第３金属層Ｍ３を主として示す平面レイアウトであり、２つの活性領域ＡＡ上に跨るように、図に向かって上側から順に、ワード線ＷＷＬ０、ＲＷＬ０ａおよびＲＷＬ０ｂに対応する複数の第３金属層Ｍ３が配設されている。なお、複数の第３金属層Ｍ３は、各ゲート電極ＧＡの長手方向に対して平面視的に平行するように複数並列に配設されている。
【０４７２】
このように、ＭＲＡＭ４００Ａの平面レイアウトは、１つのメモリセル内のＭＯＳトランジスタの全てのゲート電極が、磁気トンネル抵抗素子を中心として、左右対称に配設されているので、製造工程におけるゲート電極のパターニングを行う際に、ＣＤシフトを低減することができる。
【０４７３】
＜Ｄ−６．変形例２＞
＜Ｄ−６−１．装置構成＞
図２１に示したＭＲＡＭ４００においては、情報の読み出しのためのワード線として、ワード線ＲＷＬ０ａ、ＲＷＬ０ｂ、ＲＷＬ１ａおよびＲＷＬ１ｂを、情報の書き込みのためのワード線としてワード線ＷＷＬ０ａ、ＷＷＬ０ｂ、ＷＷＬ１ａおよびＷＷＬ１ｂを備え、情報の読み出しのためのビット線としてビット線ＲＢＬ０ａ、ＲＢＬ０ｂ、ＲＢＬ１ａおよびＲＢＬ１ｂを、情報の書き込みのためのビット線としてビット線ＷＢＬ０ａ、ＷＢＬ０ｂ、ＷＢＬ１ａおよびＷＢＬ１ｂを備えた構成を示したが、図３３に示すＭＲＡＭ４００Ｂのように、情報の書き込みのためのワード線および情報の読み出しのためのワード線を、メモリセルに対して１本ずつ、また、情報の読み出しのためのビット線をメモリセルに対して１本だけ設けるようにしても良い。
【０４７４】
すなわち、図３３において、アドレスＡＤ００のメモリセルは、書き込みのためのＭＯＳトランジスタとしては、ＭＯＳトランジスタＱ２３だけを備え、ＭＯＳトランジスタＱ２３は、ビット線ＲＢＬ０とノードＮ９との間に電気的に接続されている。
【０４７５】
また、アドレスＡＤ０１のメモリセルは、書き込みのためのＭＯＳトランジスタとしては、ＭＯＳトランジスタＱ２３だけを備え、ＭＯＳトランジスタＱ２３は、ビット線ＲＢＬ１とノードＮ９との間に電気的に接続されている。
【０４７６】
アドレスＡＤ１０のメモリセルは、書き込みのためのＭＯＳトランジスタとしては、ＭＯＳトランジスタＱ２７だけを備え、ＭＯＳトランジスタＱ２７は、ビット線ＲＢＬ０とノードＮ９との間に電気的に接続されている。
【０４７７】
また、アドレスＡＤ１１のメモリセルは、書き込みのためのＭＯＳトランジスタとしては、ＭＯＳトランジスタＱ２７だけを備え、ＭＯＳトランジスタＱ２７は、ビット線ＲＢＬ１とノードＮ９との間に電気的に接続されている。
【０４７８】
そして、アドレスＡＤ００およびアドレスＡＤ０１のメモリセルにおいては、ＭＯＳトランジスタＱ２１およびＱ２２のゲート電極が、ワード線ＷＷＬ０に接続され、ＭＯＳトランジスタＱ２３のゲート電極が、ワード線ＲＷＬ０に接続されている。
【０４７９】
また、アドレスＡＤ１０およびアドレスＡＤ１１のメモリセルにおいては、ＭＯＳトランジスタＱ２５およびＱ２６のゲート電極が、ワード線ＷＷＬ１に接続され、ＭＯＳトランジスタＱ２７のゲート電極が、ワード線ＲＷＬ１に接続されている。その他の構成は図２１に示すＭＲＡＭ４００と同じである。
【０４８０】
＜Ｄ−６−２．動作＞
次に、図３４および図３５に示すタイミングチャートを用いて、ＭＲＡＭ４００Ｂの動作について説明する。
【０４８１】
図３４および図３５は、ＭＲＡＭ４００ＢにおけるアドレスＡＤ００へのデータの書き込み動作および読み出し動作に際しての、各種電圧および電流のタイミングチャートである。
【０４８２】
＜Ｄ−６−２−１．書き込み動作＞
アドレスＡＤ００へのデータの書き込みに際しては、スイッチ付き電流源Ｓ１のスイッチＷ１をオンするようにスイッチＷ１に所定の電圧を与え、メモリ線ＭＬ０に電流Ｉ１を流す。
【０４８３】
そして、書き込みに要する所定期間、ビット線ＷＢＬ０ａに電圧Ｖｄｄを与え、その間はビット線ＷＢＬ０ｂに電圧Ｖｓｓを与える。
【０４８４】
次に、ワード線ＷＷＬ０に、所定期間、電圧Ｖｄｄを与え、ＭＯＳトランジスタＱ２１およびＱ２２をオン状態にする。これにより電流Ｉ３が、ノードＮ３からノードＮ４に向けて流れる。この電流Ｉ３の方向を＋方向とし、電流＋Ｉ３と呼称する。
【０４８５】
図３４には、ＭＯＳトランジスタＱ２１およびＱ２２に流れる電流のタイミングチャートを示しており、上記のタイミングでは電流＋Ｉ３が流れることを示している。なお、図３５においてＭＯＳトランジスタＱ２１に流れる電流は、ノードＮ３からＮ２に向けて流れる場合を正（＋）、反対方向を負（−）とし、ＭＯＳトランジスタＱ２２に流れる電流は、ノードＮ２からＮ４に向けて流れる場合を正（＋）、反対方向を負（−）として表す。
【０４８６】
この結果、電流Ｉ１およびＩ３が生成する交番磁場により、磁気トンネル抵抗素子ＭＲ００の強磁性体層ＦＭ１の磁化ベクトルが決定され、書き込みが行われる。なお、強磁性体層ＦＭ２の磁化ベクトルは固定されており、変化しない。
【０４８７】
上述した一連の動作により、磁気トンネル抵抗素子ＭＲ００（すなわちアドレスＡＤ００）に情報が書き込まれる。この時に書き込まれる情報を、論理０とする。
【０４８８】
続いて、スイッチ付き電流源Ｓ１のスイッチＷ１をオフすることで、メモリ線ＭＬ０に電流Ｉ１が流れなくなる。この後、メモリ線ＭＬ０の電位を、電圧Ｖｓｓにプリチャージする。
【０４８９】
また、ワード線ＷＷＬ０の電圧をＶｓｓに設定して、ＭＯＳトランジスタＱ２１およびＱ２２をオフ状態にする。また、ビット線ＷＢＬ０ａおよびＷＢＬ０ｂに電圧Ｖｓｓを与える。この期間を、スタンバイ期間と呼称する。
【０４９０】
なお、磁気トンネル抵抗素子ＭＲ００に、上述した論理とは反対の論理１を書き込む場合には、スイッチ付き電流源Ｓ１のスイッチＷ１をオンするようにスイッチＷ１に所定の電圧を与え、メモリ線ＭＬ０に電流Ｉ１を流す。
【０４９１】
そして、書き込みに要する所定期間、ビット線ＷＢＬ０ｂに電圧Ｖｄｄを与え、その間はビット線ＷＢＬ０ａに電圧Ｖｓｓを与える。
【０４９２】
次に、ワード線ＷＷＬ０に、所定期間、電圧Ｖｄｄを与え、ＭＯＳトランジスタＱ２１およびＱ２２をオン状態にする。これにより電流Ｉ３が、ノードＮ４からノードＮ３に向けて流れる。この電流Ｉ３の方向を−方向とし、電流−Ｉ３と呼称する。
【０４９３】
図３５の、ＭＯＳトランジスタＱ２１およびＱ２２に流れる電流のタイミングチャートにおいては、上記のタイミングでは電流−Ｉ３が流れることを示している。
【０４９４】
この結果、電流Ｉ１およびＩ３が生成する交番磁場により、磁気トンネル抵抗素子ＭＲ００の強磁性体層ＦＭ１の磁化ベクトルが決定され、書き込みが行われるが、電流Ｉ３がノードＮ４からＮ３へ流れるため、磁化ベクトルの方向は、論理０の書き込みの場合とは異なり、論理０とは反対の論理１が書き込まれる。このとき、強磁性体層ＦＭ２の磁化ベクトルは変化しない。
【０４９５】
＜Ｄ−６−２−２．読み出し動作＞
アドレスＡＤ００からのデータの読み出しに際しては、まず、参照電圧源ＶＲ１の出力スイッチであるＭＯＳトランジスタＱ３がオン状態となるように、ゲート制御信号ＲＲ１として、所定電圧を与える。なお、図３５に示すように、所定電圧を与える期間は読み出しに要する所定期間以上となるように設定する。
【０４９６】
この動作により、メモリ線ＭＬ０には参照電圧Ｖｒｅｆが与えられる。
【０４９７】
ビット線ＲＢＬ０に情報を読み出す場合は、ワード線ＲＷＬ０に電圧Ｖｄｄを与えることで、ＭＯＳトランジスタＱ２３をオン状態とする。
【０４９８】
ＭＯＳトランジスタＱ２３がオン状態になると、磁気トンネル抵抗素子ＭＲ００に電流が流れ、ノードＮ１からノードＮ２を介してノードＮ６に電流が流れる。このとき流れる電流は、磁気トンネル抵抗素子ＭＲ００抵抗値（強磁性体の磁化の方向によって決まる）に応じて決まる。
【０４９９】
図３５において、この読み出しによりＭＯＳトランジスタＱ２３に流れる電流は−の電流として示している。
【０５００】
なお、磁気トンネル抵抗素子ＭＲ００を流れた電流は、ほとんど全てＭＯＳトランジスタＱ２３を介してビット線ＲＢＬ０に電流Ｉ００として流れる。
【０５０１】
スイッチ付きバッファＢ１のスイッチＢＢ１に電圧Ｖｄｄが与えられ、バッファＢ１がオンすると、電流Ｉ００が増幅されてセンスアンプＳＡ１に与えられる。センスアンプＳＡ１においては、増幅された電流Ｉ００がセンス増幅され、情報が読み出される。
【０５０２】
ビット線ＲＢＬ０に情報を読み出した後は、スイッチ付きバッファＢ１のスイッチＢＢ１に電圧Ｖｓｓが与えられ、バッファＢ１がオフ状態となる。
【０５０３】
また、ワード線ＲＷＬ０に電圧Ｖｓｓが与えられ、ＭＯＳトランジスタＱ２３がオフ状態になる。
【０５０４】
やがて、参照電圧源ＶＲ１の出力スイッチであるＭＯＳトランジスタＱ３のゲート制御信号ＲＲ１に電圧Ｖｓｓが与えられ、ＭＯＳトランジスタＱ３がオフ状態になる。また、メモリ線ＭＬ０の電位を、電圧Ｖｓｓにプリチャージする。
【０５０５】
これにより、ワード線ＲＷＬ０、ビット線ＲＢＬ０ａおよびＲＢＬ０ｂに電圧Ｖｓｓが与えられ、メモリ線ＭＬ０の電位が電圧Ｖｓｓにプリチャージされてスタンバイ期間が始まる。
【０５０６】
このように、ＭＲＡＭ４００Ｂにおいては、メモリセルへの情報の書き込みラインと、メモリセルからの情報の読み出しラインとを別個に備える構成において、最小の構成を得ることができる。
【０５０７】
＜Ｄ−６−３．平面構成＞
図３６に、ＭＲＡＭ４００Ｂを構成する１つのメモリセルの平面レイアウトを模式的に示す。
【０５０８】
図３６はアドレスＡＤ００のメモリセルの各層の平面レイアウトを重ね合わせた状態を示しており、ＭＯＳトランジスタＱ２１およびＱ２２の共通化されたゲート電極ＧＡ１の短手方向に並列して、ＭＯＳトランジスタＱ２３のゲート電極ＧＡおよびダミーゲート電極ＤＧＡが配設されている。なお、ゲート電極ＧＡおよびダミーゲート電極ＤＧＡは、長手方向に一列に配設されている。そして、ゲート電極ＧＡ１と、ゲート電極ＧＡおよびダミーゲート電極ＤＧＡの配列に挟まれる位置の中央に、磁気トンネル抵抗素子ＭＲ００が配設されている。
【０５０９】
そして、ゲート電極ＧＡ１およびＧＡはコンタクト部ＣＨ０を介して上層の第１金属層Ｍ１に接続され、第１金属層Ｍ１はコンタクト部ＣＨ２を介して上層の第２金属層Ｍ２に接続され、第２金属層Ｍ２はコンタクト部ＣＨ３を介して上層の第３金属層Ｍ３に接続されている。
【０５１０】
また、磁気トンネル抵抗素子ＭＲ００は第１金属層Ｍ１と第２金属層Ｍ２との間に配設され、第１金属層Ｍ１は、コンタクト部ＣＨ１を介して活性領域ＡＡに電気的に接続されている。
【０５１１】
図３７は、第１金属層Ｍ１以下の構成を示す平面レイアウトであり、各第１金属層Ｍ１がコンタクト部ＣＨ１を介して活性領域ＡＡに接続されている。
【０５１２】
図３８は、第２金属層Ｍ２を主として示す平面レイアウトであり、磁気トンネル抵抗素子ＭＲ００上にメモリ線ＭＬ０に対応する第２金属層Ｍ２が配設され、２つの活性領域ＡＡ上には、図に向かって左側から順に、ビット線ＷＢＬ０ａ、ＲＢＬ０およびＷＢＬ０ｂに対応する複数の第２金属層Ｍ２が配設されている。なお、複数の第２金属層Ｍ２は、ダミーゲート電極ＤＧＡ、ゲート電極ＧＡ１およびＧＡの長手方向に対して平面視的に直交するように複数並列に配設されている。
【０５１３】
このように、ＭＲＡＭ４００Ｂの平面レイアウトは、１つのメモリセル内のＭＯＳトランジスタの個数が３個になって、ゲート電極の配列パターンが不規則になることを防止するため、ダミーゲート電極ＤＧＡを備えているので、製造工程におけるゲート電極のパターニングを行う際に、ＣＤシフトを低減することができる。
【０５１４】
【発明の効果】
本発明に係る請求項１記載の磁気記憶装置によれば、第１および第２のビット線に電気的に接続され、磁気トンネル接合素子に対する情報の読み出しのための電流経路として少なくとも機能する第１の電流経路内に第１および第２のスイッチ素子を配設しているので、磁気トンネル接合素子の情報を読み出す際には、第１および第２のスイッチ素子を選択的にオンするように制御することで、ビット線を共用する異なるアドレスのメモリセルから、それぞれ独立したタイミングで情報を読み出すことができる。また、第２の電流経路と第１の電流経路との間に磁気トンネル接合素子が電気的に接続され、第１および第２の電流経路が非接触で平面視的に直交して配設されているので、第１および第２の電流経路に流れる電流によって発生する磁場により磁気トンネル接合素子への情報の書き込みが行われ、磁気トンネル接合素子の情報を読み出す際には、第１および第２のスイッチ素子を選択的にオンするように制御することで、第２の電流経路から磁気トンネル接合素子を介して、第１あるいは第２のビット線に情報を読み出すことができ、同時に２つ以上のアクセスを許容して、マルチポートの磁気記憶装置を実現できる。
【０５１６】
本発明に係る請求項２記載の磁気記憶装置によれば、磁気トンネル接合素子に対する情報の書き込みおよび読み出しのための電流経路として機能する第３の電流経路内に第３および第４のスイッチ素子を配設しているので、第１の電流経路を磁気トンネル接合素子への情報の書き込み経路とし、第３の電流経路を磁気トンネル接合素子への情報の読み出し経路として使用することが可能となり、同じビット列のアドレスの異なる２つのメモリセルに、同時に異なる情報を書き込むことが可能となる。
【０５１７】
本発明に係る請求項３記載の磁気記憶装置によれば、ビット列が異なり隣り合って配置されたメモリセルどうしは、その間に配設された第１および第２のビット線の少なくとも一方を共有するので、ビット線の本数を削減できるので、メモリ領域の占有面積を低減することができる。さらに、ビット列が異なり隣り合って配置されたメモリセルにおいても、それぞれ独立したタイミングで情報を読み出すことができる。
【０５１８】
本発明に係る請求項４記載の磁気記憶装置によれば、第１および第２のスイッチ素子を選択的に制御することができる。
【０５１９】
本発明に係る請求項５記載の磁気記憶装置によれば、第１および第２のスイッチ素子、第３および第４のスイッチ素子を選択的に制御することができる。
【０５２０】
本発明に係る請求項６記載の磁気記憶装置によれば、ワード線の本数を削減できる。
【０５２１】
本発明に係る請求項７記載の磁気記憶装置によれば、第２の電流経路に対する、電圧源からの電圧供給および電流源からの電流供給を選択的に行うことで、磁気トンネル接合素子に対する情報の書き込みおよび読み出しを実現できる。
【０５２２】
本発明に係る請求項８記載の磁気記憶装置によれば、メモリセルへの情報の書き込みラインと、メモリセルからの情報の読み出しラインとを別個に備える構成において、最小の構成を得ることができる。
【０５２３】
本発明に係る請求項９記載の磁気記憶装置によれば、ワード線の本数を削減できる。
【０５２４】
本発明に係る請求項１０記載の磁気記憶装置によれば、第１および第３の電流経路に流れる電流によって発生する磁場により磁気トンネル接合素子への情報の書き込みが行われ、磁気トンネル接合素子の情報を読み出す際には、第１および第２のスイッチ素子を選択的にオンするように制御することで、第２の電流経路から磁気トンネル接合素子を介して、第１あるいは第２のビット線に情報を読み出すことができ、同時に２つ以上のアクセスを許容して、マルチポートの磁気記憶装置を実現できる。
【０５２５】
本発明に係る請求項１１記載の磁気記憶装置によれば、第１および第３の電流経路に流れる電流によって発生する磁場により磁気トンネル接合素子への情報の書き込みを実現するための、磁気トンネル接合素子と、第１〜第３の電流経路の具体的配置を得ることができる。
【０５２６】
本発明に係る請求項１２記載の磁気記憶装置によれば、第２の電流経路に対する、電圧源からの電圧供給および電流源からの電流供給を選択的に行うことで、磁気トンネル接合素子に対する情報の書き込みおよび読み出しを実現できる。また、電流源として双方向電流源を用いることで、２種類の書き込み情報を選択することができる。
【０５２７】
本発明に係る請求項１３記載の磁気記憶装置によれば、階層ビット線構造および階層ワード線構造を採用することで、メモリセルアレイの規模が大きくなっても、信号伝達の遅延を防止することができる。
【０５２８】
本発明に係る請求項１４記載の磁気記憶装置によれば、第１および第２のビット線に読み出された情報を、センス増幅できる。
【０５２９】
本発明に係る請求項１５記載の磁気記憶装置によれば、センス増幅器の電源供給線に階層パワーライン構造を採用することで、センス増幅器の非動作時には消費電力を低減することができる。
【０５３０】
本発明に係る請求項１６記載の磁気記憶装置によれば、第１および第２のスイッチ素子と磁気トンネル接合素子との電気的接続が容易にできる。
【０５３１】
本発明に係る請求項１７記載の磁気記憶装置によれば、製造工程においては、磁気トンネル接合素子がビット線よりも後に形成されることになり、ビット線形成に際しての熱処理の影響を受けず、性能低下を防止できる。
【図面の簡単な説明】
【図１】  一般的な磁気トンネル抵抗素子の断面構造を模式的に示す図である。
【図２】  磁気トンネル抵抗素子の記号表記を説明する図である。
【図３】  強磁性体の磁化の方向が変化するのに必要な磁場の大きさとその方向を示す図である。
【図４】  デュアルポートＭＲＡＭの概念構成を示すブロック図である。
【図５】  本発明に係る実施の形態１のＭＲＡＭの平面レイアウトを示す図である。
【図６】  本発明に係る実施の形態１のＭＲＡＭの構成を示す断面図である。
【図７】  本発明に係る実施の形態１のＭＲＡＭの磁気トンネル抵抗素子の構成を示す断面図である。
【図８】  本発明に係る実施の形態１のＭＲＡＭの磁気トンネル抵抗素子の変形例の構成を示す断面図である。
【図９】  本発明に係る実施の形態１のＭＲＡＭの構成を示す断面図である。
【図１０】  本発明に係る実施の形態１のＭＲＡＭの回路構成を示す図である。
【図１１】  本発明に係る実施の形態１のＭＲＡＭの動作を説明するタイミングチャートである。
【図１２】  本発明に係る実施の形態１のＭＲＡＭの変形例の構成を示す断面図である。
【図１３】  本発明に係る実施の形態２のＭＲＡＭの回路構成を示す図である。
【図１４】  本発明に係る実施の形態２のＭＲＡＭの動作を説明するタイミングチャートである。
【図１５】  本発明に係る実施の形態３のＭＲＡＭの回路構成を示す図である。
【図１６】  本発明に係る実施の形態３のＭＲＡＭの平面レイアウトを示す図である。
【図１７】  本発明に係る実施の形態３のＭＲＡＭの構成を示す断面図である。
【図１８】  本発明に係る実施の形態３のＭＲＡＭの動作を説明するタイミングチャートである。
【図１９】  本発明に係る実施の形態３のＭＲＡＭの動作を説明するタイミングチャートである。
【図２０】  本発明に係る実施の形態３のＭＲＡＭの変形例の構成を示す断面図である。
【図２１】  本発明に係る実施の形態４のＭＲＡＭの回路構成を示す図である。
【図２２】  本発明に係る実施の形態４のＭＲＡＭの動作を説明するタイミングチャートである。
【図２３】  本発明に係る実施の形態４のＭＲＡＭの動作を説明するタイミングチャートである。
【図２４】  本発明に係る実施の形態４のＭＲＡＭの１つのメモリセルの平面レイアウトを示す図である。
【図２５】  本発明に係る実施の形態４のＭＲＡＭの１つのメモリセルの最下層の平面レイアウトを示す図である。
【図２６】  本発明に係る実施の形態４のＭＲＡＭの１つのメモリセルのビット線以下の平面レイアウトを示す図である。
【図２７】  本発明に係る実施の形態４のＭＲＡＭの１つのメモリセルのワード線以下の平面レイアウトを示す図である。
【図２８】  本発明に係る実施の形態４のＭＲＡＭの変形例１の回路構成を示す図である。
【図２９】  本発明に係る実施の形態４のＭＲＡＭの変形例１の１つのメモリセルの平面レイアウトを示す図である。
【図３０】  本発明に係る実施の形態４のＭＲＡＭの変形例１の１つのメモリセルの最下層の平面レイアウトを示す図である。
【図３１】  本発明に係る実施の形態４のＭＲＡＭの変形例１の１つのメモリセルのビット線以下の平面レイアウトを示す図である。
【図３２】  本発明に係る実施の形態４のＭＲＡＭの変形例１の１つのメモリセルのワード線以下の平面レイアウトを示す図である。
【図３３】  本発明に係る実施の形態４のＭＲＡＭの変形例２の回路構成を示す図である。
【図３４】  本発明に係る実施の形態４のＭＲＡＭの変形例２の動作を説明するタイミングチャートである。
【図３５】  本発明に係る実施の形態４のＭＲＡＭの変形例２の動作を説明するタイミングチャートである。
【図３６】  本発明に係る実施の形態４のＭＲＡＭの変形例２の１つのメモリセルの平面レイアウトを示す図である。
【図３７】  本発明に係る実施の形態４のＭＲＡＭの変形例２の１つのメモリセルの最下層の平面レイアウトを示す図である。
【図３８】  本発明に係る実施の形態４のＭＲＡＭの変形例２の１つのメモリセルのビット線以下の平面レイアウトを示す図である。
【図３９】  磁気トンネル接合を示す概略図である。
【図４０】  トンネル磁気抵抗効果を説明する概念図である。
【図４１】  トンネル磁気抵抗効果を説明する概念図である。
【図４２】  スピンバルブ型磁気トンネル接合素子の基本構成を示す図である。
【図４３】  従来のＭＲＡＭセルアレイの構成を示す斜視図である。
【図４４】  従来のＭＲＡＭセルアレイの構成を示す断面図である。
【図４５】  従来のＭＲＡＭセルアレイの等価回路図である。
【図４６】  従来のＭＲＡＭセルアレイの動作を説明するタイミングチャートである。
【図４７】  従来のＭＲＡＭセルアレイの構成を示す回路図である。
【符号の説明】
ＭＲ００，ＭＲ０１，ＭＲ１０，ＭＲ１１  磁気トンネル抵抗素子、ＭＬ０１，ＭＬ０２  メモリライン。
【図１】
0004047615.tif 000002
【図２】
0004047615.tif 000003
【図３】
0004047615.tif 000004
【図４】
0004047615.tif 000005
【図５】
0004047615.tif 000006
【図６】
0004047615.tif 000007
【図７】
0004047615.tif 000008
【図８】
0004047615.tif 000009
【図９】
0004047615.tif 000010
【図１０】
0004047615.tif 000011
【図１１】
0004047615.tif 000012
【図１２】
0004047615.tif 000013
【図１３】
0004047615.tif 000014
【図１４】
0004047615.tif 000015
【図１５】
0004047615.tif 000016
【図１６】
0004047615.tif 000017
【図１７】
0004047615.tif 000018
【図１８】
0004047615.tif 000019
【図１９】
0004047615.tif 000020
【図２０】
0004047615.tif 000021
【図２１】
0004047615.tif 000022
【図２２】
0004047615.tif 000023
【図２３】
0004047615.tif 000024
【図２４】
0004047615.tif 000025
【図２５】
0004047615.tif 000026
【図２６】
0004047615.tif 000027
【図２７】
0004047615.tif 000028
【図２８】
0004047615.tif 000029
【図２９】
0004047615.tif 000030
【図３０】
0004047615.tif 000031
【図３１】
0004047615.tif 000032
【図３２】
0004047615.tif 000033
【図３３】
0004047615.tif 000034
【図３４】
0004047615.tif 000035
【図３５】
0004047615.tif 000036
【図３６】
0004047615.tif 000037
【図３７】
0004047615.tif 000038
【図３８】
0004047615.tif 000039
【図３９】
0004047615.tif 000040
【図４０】
0004047615.tif 000041
【図４１】
0004047615.tif 000042
【図４２】
0004047615.tif 000043
【図４３】
0004047615.tif 000044
【図４４】
0004047615.tif 000045
【図４５】
0004047615.tif 000046
【図４６】
0004047615.tif 000047
【図４７】
0004047615.tif 000048