(57)【特許請求の範囲】
【請求項１】
入力輝度信号を遅延する第１の遅延回路と、この第１の遅延回路の出力信号をさらに遅延する第２の遅延回路と、前記入力輝度信号、第１の遅延回路、及び第２の遅延回路の出力信号に応じて前記入力輝度信号のプリシュート及びオーバーシュートを発生させる信号処理回路と、を備えた輝度信号処理回路であって、前記第１及び第２の遅延回路の遅延量を独立に調整する遅延調整部を設けたことを特徴とする輝度信号処理回路。
【請求項２】
前記遅延調整部は、ＩＩＣバスを経由して供給されたデジタルデータをアナログデータに変換するデジタルアナログ変換部を含み、前記デジタルアナログ変換部から出力されるアナログデータに応じて前記第１及び第２の遅延回路の遅延量を調整することを特徴とする請求項１に記載した輝度信号処理回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、テレビジョン受像機上に映し出される映像の境界部をシャープに際立たせるための信号処理を行う輝度信号処理回路に関する。
【０００２】
【従来の技術】
従来、テレビジョン受像機に映し出される映像をより鮮明にするために輝度信号処理回路（一種のフィルター回路）を用いて境界部にシャープネス付すことが行われている。例えば、映像が黒から白に変化する境界部において、黒部をさらに暗い黒に表示し、白部をさらに明るい白に表示するという手法が用いられていた。
【０００３】
図４にかかる信号処理を行うための輝度信号処理回路の回路図を示す。入力端子１０に印加された輝度信号Ａは第１の遅延回路１１によって遅延される。その遅延量をＤＬ１とする。第１の遅延回路１１の出力信号はさらに第２の遅延回路１２によって遅延される。その遅延量をＤＬ２とする。そして、輝度信号Ａ、第１の遅延回路１１の出力信号Ｂ及び第２の遅延回路１２の出力信号Ｃは演算回路１３に入力され、（２Ｂ−Ａ−Ｃ）の信号が作成される。そして、この演算回路１３の出力信号と第１の遅延回路１１の出力信号Ｂとは加算回路１４によって加算され、出力端子１５に出力される。
【０００４】
図５に上記構成の輝度信号処理回路における各ノードの波形を示す。例えば、入力輝度信号Ａが図５に示すようにロウレベル（例えば黒レベル）からハイレベル（例えば白レベル）に変化すると、入力輝度信号ＡをＤＬ１だけ遅延した信号Ｂ及びこの信号ＢをＤＬ２だけ遅延した信号Ｃが発生する。そして、これらの信号Ａ，Ｂ，Ｃ，に対して上述したような信号処理を施すことにより、輝度信号Ａにプリシュートとオーバーシュートが付加された出力信号ＯＵＴを得ることができる。したがって、この輝度信号処理回路によれば、テレビジョン受像機の映像にシャープネスを付することができる。
【０００５】
【発明が解決しようとする課題】
ところでテレビジョン受像機の周波数特性によってプリシュートが大きかったり、逆にオーバーシュートが大きかったりする場合があった。しかしながら、従来の第１の遅延回路１１の遅延量ＤＬ１、第２の遅延回路１２の遅延量ＤＬ２は固定されていたために、プリシュートとオーバーシュートの量を調整することが困難であった。
【０００６】
そこで、本発明はテレビジョン受像機に適したプリシュートとオーバーシュートの量を容易に調整可能な輝度信号処理回路を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明の輝度信号処理回路は、入力輝度信号を遅延する第１の遅延回路と、この第１の遅延回路の出力信号をさらに遅延する第２の遅延回路と、前記入力輝度信号、第１の遅延回路、及び第２の遅延回路の出力信号に応じて前記入力輝度信号のプリシュート及びオーバーシュートを発生させる信号処理回路と、を備えた輝度信号処理回路であって、前記第１及び第２の遅延回路の遅延量を独立に調整する遅延調整部を設けたことを特徴とする。
【０００８】
本発明によれば、第１及び第２の遅延回路の遅延量を独立に調整する遅延調整部を設けたので、これらの遅延量を適宜設定することによりプリシュートとオーバーシュート量を独立に調整することができる。例えば、第１の遅延回路の遅延量を大きくすることによりプリシュートの量を大きくすることができる。また、第２の遅延回路の遅延量を大きくすることによりオーバーシュートの量を大きくすることができる。
【０００９】
また、前記遅延調整部は、ＩＩＣバスを経由して供給されたデジタルデータをアナログデータに変換するデジタルアナログ変換部を含み、前記デジタルアナログ変換部から出力されるアナログデータに応じて前記第１及び第２の遅延回路の遅延量を調整することを特徴とする。
【００１０】
この輝度信号処理回路が搭載されたテレビジョン信号処理用ＬＳＩの外部に設けられた、例えばマイクロコンピュータからＩＩＣ（Inter Integrated Circuit）バスを経由してデジタルデータを送信する。ここで、第１及び第２の遅延回路はアナログデータに基づいて動作するため、デジタルアナログ変換部によって変換されたアナログデータに応じて遅延量が調整される。こうして、前記第１及び第２の遅延回路の遅延量を外部から供給されるデジタルデータに応じて調整することができる。
【００１１】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照しながら説明する。図１は、本発明の実施の形態に係る輝度信号処理回路の回路図である。入力端子１０に印加された輝度信号Ａは第１の遅延回路１１によって遅延される。
【００１２】
また、第１の遅延回路１１の出力信号はさらに第２の遅延回路１２によって遅延される。そして、輝度信号Ａ、第１の遅延回路１１の出力信号Ｂ及び第２の遅延回路１２の出力信号Ｃは演算回路１３に入力され、（２Ｂ−Ａ−Ｃ）の信号が作成される。そして、この演算回路１３の出力信号と第１の遅延回路１１の出力信号Ｂとは加算回路１４によって加算され、出力端子１５に出力される。
【００１３】
ここで、第１の遅延回路１１の遅延量ＤＬ１と、第２の遅延回路１２の遅延量ＤＬ２は外部から調整可能に構成されている。輝度信号処理回路が内蔵されたテレビジョン信号処理ＬＳＩは、ＩＩＣバス２３を介してマイクロコンピュータ２１と通信可能な状態に接続されている。ＩＩＣバス２３は、アドレス・データラインとクロックラインとの２ラインから成るシリアルバスである。
【００１４】
バスインターフェース回路２０はマイクロコンピュータ２１からの命令に基づき、供給されてくるシリアル・デジタルデータを取り込んで、これをパラレルデータに変換する。そして、バスインターフェース回路２０は第１の遅延回路１１に対応するデジタルアナログ変換部３０、第２の遅延回路１２に対応するデジタルアナログ変換部３１を選択する。
【００１５】
例えば、第１の遅延回路１１に対応するデジタルアナログ変換部３０が選択された場合、デジタルアナログ変換部３０はバスインターフェース回路２０から内部バス２２を経由して供給されるデジタルデータをラッチし、これをアナログデータに変換して第１の遅延回路１１に供給する。これにより、第１の遅延回路１１の遅延量ＤＬ１は、供給されるアナログデータに基づいて調整される。
【００１６】
同様にして、第２の遅延回路１２に対応するデジタルアナログ変換部３１が選択された場合、デジタルアナログ変換部３１はバスインターフェース回路２０から内部バス２２を経由して供給されるデジタルデータをラッチし、これをアナログデータに変換して第２の遅延回路１２に供給する。これにより、第２の遅延回路１２の遅延量ＤＬ２は、供給されるアナログデータに基づいて調整される。
【００１７】
図２は、第１の遅延回路１１に対する遅延量調整部の回路図である。第１の遅延回路１１は、電流源４０，４１から供給される電流Ｉによって遅延量ＤＬ１が調整可能に構成されている。ここで、電流源４０に流れる電流はデジタルアナログ変換部３０からのアナログデータに基づいて制御される。こうして、第１の遅延回路１１に供給される電流Ｉは、デジタルアナログ変換部３０からのアナログデータに基づいて変化するため、遅延量ＤＬ１を調整することが可能となる。第２の遅延回路１２に対する遅延量調整部の構成も同様である。
【００１８】
次に、図３を参照しながら上述した構成の輝度信号処理回路の動作例について説明する。例えば、入力輝度信号Ａがロウレベル（例えば黒レベル）からハイレベル（例えば白レベル）に変化すると、第１の遅延回路１１によって入力輝度信号ＡをＤＬ１だけ遅延した信号Ｂが発生する。このとき、上述した遅延量調整部によって、第１の遅延回路１１の遅延量ＤＬ１は図５に示した遅延波形（図中、破線部分）よりも大きな値に設定されているものとする。そして、この信号ＢをＤＬ２だけ遅延した信号Ｃが発生する。そして、これらの信号Ａ，Ｂ，Ｃ，に対して上述したような信号処理を施すことにより、輝度信号Ａにプリシュートとオーバーシュートが付加された出力信号ＯＵＴを得ることができる。
【００１９】
この場合、第１の遅延回路１１の遅延量ＤＬ１は、図５に示した場合に比べて大きな値に設定されているので、プリシュート量を大きくすることができる。同様にして、第２の遅延回路１２の遅延量ＤＬ２を大きくすることによってオーバーシュートの量を大きくすることも可能である。
【００２０】
【発明の効果】
本発明によれば、映像にシャープネスを付する輝度信号処理回路中の、２つの遅延回路の遅延量を独立に調整可能に構成したので、テレビジョン受像機に適したプリシュートとオーバーシュートの量を容易に調整することが可能になる。
【００２１】
また、２つの遅延回路の遅延調整部は、ＩＩＣバスを経由して供給されたデジタルデータをアナログデータに変換するデジタルアナログ変換部を含み、デジタルアナログ変換部から出力されるアナログデータに応じて２つの遅延回路の遅延量を調整するようにしたので、例えばマイクロコンピュータからの命令に基づいて外部から２つの遅延回路の遅延量を制御し、プリシュートとオーバーシュートの量を調整することが可能になる。
【図面の簡単な説明】
【図１】本発明の実施形態に係る輝度信号処理回路の回路図である。
【図２】本発明の実施形態に係る輝度信号処理回路の遅延調整部の回路図である。
【図３】本発明の実施形態に係る輝度信号処理回路の波形図である。
【図４】従来例に係る輝度信号処理回路の回路図である。
【図５】従来例に係る輝度信号処理回路の波形図である。
【符号の説明】
１０        入力端子
１１        第１の遅延回路
１２        第２の遅延回路
１３        演算回路
１４        加算回路
１５        出力端子
２０        バスインターフェース回路
２１        マイクロコンピュータ
２２        内部バス
２３        ＩＩＣバス
３０,３１   デジタルアナログ変換部
４０,４１   電流源
【図１】
0004073170.tif 000002
【図２】
0004073170.tif 000003
【図３】
0004073170.tif 000004
【図４】
0004073170.tif 000005
【図５】
0004073170.tif 000006