【事件の表示】
　平成１年特許願第３１８９６０号「外部同期型プログラマブルデバイス」拒絶査定に対する審判事件（平成３年８月７日出願公開、特開平３−１８１２２５）について、次のとおり審決する。
【結論】
　本件審判の請求は、成り立たない。
【理由】
１．手続の経緯、本願発明
　本願は、平成１年１２月１１日の出願であって、その請求項１に係る発明は、手続補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１に記載された次のとおりもの（以下、本願発明という。）と認める。
『論理積マトリクス及び論理和マトリクスの格子点をプログラムすることによって任意のロジック回路が形成され、任意の分周比Ｎを実現する１／Ｎ分周回路として用いられ、制御信号入力端子ＣＮＴから供給される制御信号の論理レベルに応じてフリップフロップの出力信号を制御する出力バッファを備えたプログラマブルロジックデバイス部と、
　外部からの信号と前記ロジック回路で形成された内部信号との位相を比較して、その位相の遅れまたは進みを示す信号を発生する位相比較回路と、を少なくとも内蔵することを特徴とする外部同期型プログラマブルデバイス。』
２．引用例の発明
　これに対して、原査定の拒絶の理由に引用された、本願出願前に頒布された刊行物である特開昭５３ー５９号公報（以下、引用例１という。）には、ＰＬＬに関し、分周器２２からの信号ｆｒとプログラマブルカウンタ２３などの回路で形成された内部信号ともいえる比較信号ｆｐとの位相を比較して、その位相の遅れまたは進みを示す信号を発生することが明らかな位相比較器１１と、を少なくとも内蔵し、プログラマブルカウンタ２３によりプログラムデータに従って１／Ｎに分周することを含むＰＬＬ装置が第１乃至４図に関連して示されている。
　また、同じく南谷　崇著「ＰＬＡの使い方」産報出版（株）（１９７８，８，３０）Ｐ．１３２〜１３５（以下、引用例２という）には、特に図３．２３，図３．２４に関連付けて、ＡＮＤアレイとＯＲアレイを備えたＰＬＡ（プログラマブルロジックアレイ）を用いてプログラマブルカウンタを実現することが説明され、「この場合はｍｏｄｕｌｏ　１６のカウンタですが，モード選択信号を設け，いろいろなＮに対するｍｏｄｕｌｏ　ＮカウンタのＰＬＡパターンを書き込んでおけば，カウント・モード可変のプログラマブルカウンタが容易に実現できます。」と記載されており、このＰＬＡパターンの書き込み（プログラミング）に関し、例えばアレイの各交点にプログラマブル素子としてのＥＰＲＯＭが設けられて結線がプログラムできるようになっているもの（例えば特開昭６２−５８７２２号公報参照）は一般的なプログラミングに関わる具体的ものとして当然参酌できる技術的事項である点を踏まえると、引用例２には、『論理積マトリクス（ＡＮＤアレイ）及び論理和マトリクス（ＯＲアレイ）の格子点をプログラムすることによって任意のロジック回路が形成され、任意の分周比Ｎを実現する１／Ｎ分周回路』が示されているといえる。
　また、例えば原審査定で示された特開昭６４−４１０２５号公報に見られるように、プログラマブルロジックアレイにおいて、出力制御信号（ＯＥ）入力端子１２から供給される制御信号の論理レベルに応じて、ＤフリップフロップＣ１〜Ｃｎの出力信号を出力状態かフローテイング状態かを決定し制御する出力バッファＤ１〜Ｄｎを備える点、つまり『制御信号入力端子ＣＮＴから供給される制御信号の論理レベルに応じてフリップフロップの出力信号を制御する出力バッファを備えたプログラマブルロジックデバイス部』に対応する点は、本願出願前周知の事項である。
　また、ＰＬＬ回路において、外部からの信号に１／Ｎ分周器の周波数乃至位相をあわせる外部同期型のものとして用いることは、例えば特開昭６３−２５０２１９号公報、特開昭６０−７６８１２号公報に見られるように本願出願前周知の事項と認められる。
３．対比・判断
　本願発明と引用例１の発明とを対比すると、引用例１のプログラムデータに従って１／Ｎに分周するプログラマブルカウンタ２３が用いられる点は、本願発明の『任意の分周比Ｎを実現する１／Ｎ分周回路として用いられ』に対応し、引用例１の発明の分周器２２からの信号ｆｒとプログラマブルカウンタ２３などの回路で形成された信号である比較信号ｆｐとの位相を比較して、その位相の遅れまたは進みを示す信号を発生する位相比較器１１とを少なくとも内蔵したＰＬＬ装置は、本願発明の『信号と回路で形成された内部信号との位相を比較して、その位相の遅れまたは進みを示す信号を発生する位相比較回路と、を少なくとも内蔵するデバイス』に相当する。
　したがって、本願発明と引用例１の発明とは、
『任意の分周比Ｎを実現する１／Ｎ分周回路として用いられたデバイス部と、信号と回路で形成された内部信号との位相を比較して、その位相の遅れまたは進みを示す信号を発生する位相比較回路と、を少なくとも内蔵するデバイス』
である点で一致し、次の▲１▼▲２▼▲３▼の点で相違している。
▲１▼１／Ｎ分周回路として用いられるデバイス部が、本願発明は『論理積マトリクス及び論理和マトリクスの格子点をプログラムすることによって任意のロジック回路が形成されたプログラマブルロジックデバイス部』であるのに対し、引用例１の発明は、プログラマブルカウンタのものについて示されている点。
▲２▼前記▲１▼のデバイス部が、本願発明は『制御信号入力端子ＣＮＴから供給される制御信号の論理レベルに応じてフリップフロップの出力信号を制御する出力バッファを備えたプログラマブルロジックデバイス部』であるのに対し、引用例１の発明は、そのような出力バッファを備えたことについて記載がない点。
▲３▼内部信号との位相を比較するのが、本願発明は『外部からの信号と』比較する『外部同期型』であるのに対し、引用例１の発明はそのような記載がない点。
　前記相違点▲１▼▲２▼▲３▼について検討する。
▲１▼引用例２には、前記のように、論理積マトリクス（ＡＮＤアレイ）及び論理和マトリクス（ＯＲアレイ）の格子点をプログラムすることによって任意のロジック回路が形成され、任意の分周比Ｎを実現する１／Ｎ分周回路が示されているので、引用例１の任意の分周比Ｎを実現する１／Ｎ分周回路として用いられたプログラマブルカウンタに換えて、引用例２のロジック回路による前記のものを用いることは、格別これを阻害する要因があるわけでもなく、当業者が容易になし得ることである。
▲２▼プログラマブルロジックアレイにおいて、制御信号入力端子から供給される制御信号の論理レベルに応じてフリップフロップの出力信号を制御する出力バッファを備えたプログラマブルロジックデバイス部は、前記のように本願出願前周知の事項であるから、引用例１に▲１▼のプログラマブルロジックアレイを用いる際に前記のような出力バッファを備えたものとすることは、当業者が適宜なし得ることである。
▲３▼ＰＬＬ回路において、外部からの信号に１／Ｎ分周器の周波数乃至位相をあわせる外部同期型のものとすることは、前記のように本願出願前周知の事項であるから、引用例１において、外部からの信号と比較する外部同期型とすることは、当業者が容易になし得ることである。
　しかも、本願発明によって奏する効果も、引用例１，２乃至周知の事項から当然予想される範囲内のものにすぎないと認められる。
４．むすび
　したがって、本願発明は、引用例に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。