(57)【特許請求の範囲】
【請求項１】
測定信号波形をデジタルデータに変換してメモリに書き込むように構成された波形測定器において、
デジタルデータ間を補間する補間処理回路が１次データ処理回路と２次データ処理回路の間に接続され、
前記１次データ処理回路は測定信号波形が変換されたデジタルデータを時間軸設定にあったサンプルレートでバッファメモリとして機能する１次メモリへの書き込みと読み出しを行い、
前記補間処理回路は波形パラメータや波形間演算の精度を向上させるのに十分な分解能が得られるようにデジタルデータ間の補間処理を行い、
前記２次データ処理回路はアクイジションメモリに対する補間後のデータの書き込みと読み出しを行うとともに、アクイジションメモリから読み出した補間後のデータに対する各種の信号処理・演算処理を行うことを特徴とする波形測定器。
【請求項２】
基準クロックとトリガの時間差を測定する手段を設け、時間差を補正するように前記１次メモリにデジタルデータを書き込むアドレスを制御することを特徴とする請求項１記載の波形測定器。
【請求項３】
前記アクイジションメモリに書き込まれた補間後のデータに基づき、カーソル指定による波形データの読み取りを行うことを特徴とする請求項１または請求項２記載の波形測定器。
【請求項４】
前記アクイジションメモリに書き込まれた補間後のデータに基づき、波形表示処理を行うことを特徴とする請求項１または請求項２記載の波形測定器。
【請求項５】
前記アクイジションメモリに書き込まれた補間後のデータに基づきデータ出現頻度を求め、出現頻度に応じた輝度変調表示を行うことを特徴とする請求項４記載の波形測定器。
【請求項６】
測定信号波形が変換されたデジタルデータ毎に、トリガ成立時刻と基準クロックとの時間差情報と隣接するデジタルデータ間を補間する補間データ点数情報を格納し、これら時間差情報と補間データ点数情報を参照して測定信号波形が変換されたデジタルデータと補間データを識別可能に表示することを特徴とする請求項１から請求項５のいずれかに記載の波形測定器。
【請求項７】
補間データに識別用フラグビットを付加して前記アクイジションメモリに書き込み、これら識別用フラグビットを参照して補間データを識別可能に表示することを特徴とする請求項１から請求項６のいずれかに記載の波形測定器。
【請求項８】
前記アクイジションメモリに書き込まれた補間後のデータから測定信号波形が変換されたデジタルデータのみを読み出し、異なる補間処理を行うことを特徴とする請求項６または請求項７に記載の波形測定器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、デジタルオシロスコープなどの波形測定器に関するものであり、詳しくは、波形データの処理に関するものである。
【０００２】
【従来の技術】
代表的な波形測定器であるデジタルオシロスコープは、時間的に連続する信号波形をＡ／Ｄ変換器でデジタルデータに変換して離散的にメモリ上に記録し、記録されたデータを波形として表示する。
【０００３】
ここで、Ａ／Ｄ変換器のサンプリング周波数が表示器の分解能に比べて十分高い場合には、この離散的データに対応する点を表示するだけで信号波形を再生表示できる。ところが、サンプリング周波数は有限であり、T/divとよばれる時間軸方向の表示分解能を拡大すると、表示器の分解能に対してサンプリング周波数が相対的に低下し、再生表示画像から信号波形を判読することが困難になる。
【０００４】
このような相対的なサンプリング周波数の低下を補うために、デジタルオシロスコープでは、サンプリングされたデータの間を補間して表示する機能を設けている。この機能により、より真の信号波形に近い波形を、オシロスコープの再生表示画像から判読できる。
【０００５】
図４は、このようなデジタルオシロスコープの従来例を示すブロック図である。
入力回路１は減衰回路，プリアンプなどを含むものであり、入力信号の振幅がＡ／Ｄ変換器（以下ADCという）２の入力仕様に対し適切な範囲になるよう調整してADC２に出力する。
【０００６】
ADC２は入力回路１から入力される入力信号をデジタルデータに変換して、１次データ処理回路３に出力する。
【０００７】
１次データ処理回路３は、ADC２から入力されるデジタルデータを時間軸設定にあったサンプルレートでバッファメモリとして機能する１次メモリ４に書き込む。１次メモリ４に書き込まれたデータは、１次データ処理回路３を経由して２次データ処理回路５に読み出される。
【０００８】
２次データ処理回路５は、１次メモリ４から読み出されたデータをアクイジションメモリ６に書き込むとともに、アクイジションメモリ６から読み出したデータに対して、平均処理、複数波形間での加算・減算・乗算などを行う。また、波形パラメータの自動測定や、カーソル指定による波形上の値を読み取りなどもこの２次データ処理回路５で行う。
【０００９】
アクイジションメモリ６に書き込まれたデータの表示処理にあたり、アクイジションメモリ６に書き込まれたデータは２次データ処理回路５を経由して補間処理回路７に読み出され、読み出されたデータに対して補間処理が行われる。
【００１０】
補間処理されたデータは表示処理回路８に入力される。表示処理回路８は表示データを表示メモリ９に書き込むとともに、表示メモリ９の表示データを表示器やプリンタなどの出力装置１０に出力する。
【００１１】
このように、デジタルオシロスコープには、サンプリングしたデータを波形として表示するだけではなく、平均化などの信号処理機能や波形パラメータの自動測定機能などが付加されているが、図４に示す従来のデジタルオシロスコープではこれらの機能はサンプリングされたデータに基づいて行われることになる。
【００１２】
図５は、図４の構成における周期の自動測定の説明図である。周期の自動測定は、アクイジションメモリ６から読み出されるデータに基づき、縦軸の基準線を横切った点Ａから次に同じ方向に基準線を横切る点Ｂまでの時間を測定することが期待されるが、実際にサンプリングされてアクイジションメモリ６に取り込まれているデータは、2周期に対して14点である。
【００１３】
表示器の分解能に対してはデータ数が少ないが、波形の周波数に対してナイキスト周波数以上サンプリングしているので、適切な補間を行えば実線で描かれるような本来の波形と同等の波形が管面に表示される。
【００１４】
【発明が解決しようとする課題】
しかし、図４のような従来のデジタルオシロスコープの構成におけるアクイジションデータに基づく測定では、実際のサンプル点間の時間間隔よりも細かい値を測定できないので、図５に示すように、本来の周期Ｔｒと自動パラメータ測定で測定される周期Ｔｍの間には誤差が発生することになる。
【００１５】
図６は、アベレージングによるノイズ除去の説明図である。図４の構成のようにサンプリングデータが表示器の分解能に対して少ない場合には、次のような問題が生じる。
【００１６】
図６の破線で表示される信号波形に重畳されているノイズを、アベレージングによって取り除く場合を考察する。破線で示される波形上の点○は1回目の取りこみによるデータを表わし、×は2回目の取りこみによるデータを表わすものとする。複数回のデータ取りこみについて、各取りこみのサンプリング点は時間的なズレをもつ。
【００１７】
しかし、図４の従来に示す従来の構成では、各取りこみにおけるサンプル点を同じ時刻のデータとしてアベレージングするため、そのアベレージング波形は三角点△と実線で示された波形になる。こうすることによってノイズ除去は行えるが、ナイキスト周波数近くの高域で周波数特性が劣化するという問題がある。
【００１８】
本発明は、これらの問題点を解決するものであり、信号処理や波形パラメータ測定を高分解能・高精度で行える波形測定器を提供することを目的とする。
また他の目的は、実際にサンプリングされたデータと補間データとを混在させて表示させる波形測定器において、必要に応じて両者のデータを識別表示できるようにすることにある。
【００１９】
【課題を解決するための手段】
上記の目的を達成する請求項１の発明は、測定信号波形をデジタルデータに変換してメモリに書き込むように構成された波形測定器において、デジタルデータ間を補間する補間処理回路が１次データ処理回路と２次データ処理回路の間に接続され、前記１次データ処理回路は測定信号波形が変換されたデジタルデータを時間軸設定にあったサンプルレートでバッファメモリとして機能する１次メモリへの書き込みと読み出しを行い、前記補間処理回路は波形パラメータや波形間演算の精度を向上させるのに十分な分解能が得られるようにデジタルデータ間の補間処理を行い、前記２次データ処理回路はアクイジションメモリに対する補間後のデータの書き込みと読み出しを行うとともに、アクイジションメモリから読み出した補間後のデータに対する各種の信号処理・演算処理を行うことを特徴とする。
【００２０】
これにより、補間データを測定信号波形が変換されたデジタルデータと同等に扱うことができる。
【００２１】
請求項２の発明は、請求項１記載の波形測定器において、基準クロックとトリガの時間差を測定する手段を設け、時間差を補正するように前記１次メモリにデジタルデータを書き込むアドレスを制御することを特徴とする。
【００２２】
これにより、繰り返し波形を複数回メモリに取り込む場合に発生する時間的なずれを補正できる。
【００２７】
請求項３の発明は、請求項１または請求項２記載の波形測定器において、前記アクイジションメモリに書き込まれた補間後のデータに基づき、カーソル指定による波形データの読み取りを行うことを特徴とする。
【００２８】
これらにより、信号処理や波形パラメータの測定などを精度よく行うことができる。
【００２９】
請求項４の発明は、請求項１または請求項２記載の波形測定器において、前記アクイジションメモリに書き込まれた補間後のデータに基づき、波形表示処理を行うことを特徴とする。
【００３０】
請求項５の発明は、請求項４記載の波形測定器において、前記アクイジションメモリに書き込まれた補間後のデータに基づきデータ出現頻度を求め、出現頻度に応じた輝度変調表示を行うことを特徴とする。
【００３１】
これにより、波形の変化が少ない部分は明るく、変化が大きい部分は暗く表示されることになり、アナログオシロスコープの波形表示特性にきわめて近い波形表示が可能になる。
【００３２】
請求項６の発明は、請求項１から請求項５のいずれかに記載の波形測定器において、測定信号波形が変換されたデジタルデータ毎に、トリガ成立時刻と基準クロックとの時間差情報と隣接するデジタルデータ間を補間する補間データ点数情報を格納し、これら時間差情報と補間データ点数情報を参照して測定信号波形が変換されたデジタルデータと補間データを識別可能に表示することを特徴とする。
【００３３】
請求項７の発明は、請求項１から請求項６のいずれかに記載の波形測定器において、補間データに識別用フラグビットを付加して前記アクイジションメモリに書き込み、これら識別用フラグビットを参照して補間データを識別可能に表示することを特徴とする。
【００３４】
これらにより、必要に応じて、測定信号波形が変換されたデジタルデータと補間データを識別可能に表示できる。
【００３５】
請求項８の発明は、請求項６または請求項７に記載の波形測定器において、前記アクイジションメモリに書き込まれた補間後のデータから測定信号波形が変換されたデジタルデータのみを読み出し、異なる補間処理を行うことを特徴とする。
【００３６】
これにより、ユーザーは表示画面から、測定対象の測定波形に応じた最適な補間方法を確認できる。
【００３７】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。図１は本発明の実施の形態の一例を示す波形測定器のブロック図であり、図４と共通する部分には同一の符号を付けている。図１と図４の異なる点は、補間処理回路７の接続位置である。すなわち、図１では、補間処理回路７を１次データ処理回路３と２次データ処理回路５の間に接続している。そして、アクイジションメモリ６には、補間処理回路７で補間処理が施された補間後のデータが２次データ処理回路５を経由して書き込まれる。なお、補間処理回路７としては、例えば従来から用いられている回路を用いる。
【００３８】
ここで、補間による時間分解能は表示分解能によって制限されるものではなく、波形パラメータや、波形間演算の精度を向上させるのに十分な分解能が得られるように設定する。
【００３９】
アクイジションメモリ６に書き込まれる補間後のデータは、測定信号波形をADC２で変換したデジタルデータ間に補間処理回路７で補間データが挿入されたものである。これにより、２次データ処理回路５は、測定信号波形が変換されたデジタルデータと補間データとを同等に扱うことができる。そして、２次データ処理回路５は、従来と同様に、アクイジションメモリ６に書き込まれた補間後のデータに対して、移動平均処理、複数波形間での加算・減算・乗算、波形パラメータの自動測定、カーソル指定による波形上の値を読み取りなどを行う。
【００４０】
ところで、アクイジションメモリ６に着目すると、補間後のデータが書き込まれることから、従来の測定信号波形が変換されたデジタルデータのみが書き込まれる場合に比べて、桁違いの記憶容量が必要になる。
【００４１】
また、２次データ処理回路５に着目すると、大容量のアクイジションメモリ６に対するデータの読み書き制御や、アクイジションメモリ６から読み出した大量の測定データに対する各種の信号処理・演算処理などを行わなければならないことから、大量のデータに対する高速演算処理機能が要求される。
【００４２】
従来の波形測定器でアクイジションメモリ６として用いられているメモリは、部品単体での記憶容量が比較的小さく、大容量を実現するためには相当の実装スペースが必要になり、アクイジションメモリ６の大容量化は困難とされていた。
【００４３】
また、２次データ処理回路５としても、大量のデータに対して高速処理が行える適切な演算デバイスは入手が困難であった。
【００４４】
ところが、近年の半導体メモリの急速な大容量化と演算デバイスの高速化により、アクイジションメモリ６の大容量化と大量のデータに対する２次データ処理回路５の高速化は実現可能な段階になりつつある。
【００４５】
このように補間データを実サンプリングデータと同様に扱うことにより、見かけ上の時間軸方向の分解能を向上させる効果が得られる。そして、その結果として、信号処理や波形パラメータの自動測定、カーソル指定による波形パラメータの読み取りなどを高精度・高分解能で行えるという効果が得られる。
【００４６】
また、本発明によれば、デジタルオシロスコープにおける波形表示の輝度変調も実現できる。アナログオシロスコープでは、波形の変化が大きいところでは輝線が暗く、変化の少ない部分では明るく表示される特性を持つ。本発明では、補間データの挿入により、実際のサンプル点間にもデータが存在している。このことにより、補間データを含めた補間後の波形データについて、1つのデータ点近傍におけるそのデータ点の電圧値に近い値の出現頻度を求めることが可能になる。図４に示す従来の構成では、時間軸を拡大すると表示上のデータ数が減り、出現頻度を求めることは困難であった。
【００４７】
出現頻度が求まることで、出現頻度に応じた明るさでその点を画面に表示することが可能となる。このような処理を加えることにより、波形の変化が少ない部分は明るく、変化が大きい部分は暗く表示され、アナログオシロスコープの波形表示特性にきわめて近い波形表示が得られる。
【００４８】
図２は、他の実施の形態例を示すブロック図であり、図１と共通する部分には同一の符号を付けている。図２では、図１の構成に対して、トリガ回路１１と基準クロック回路１２と時間測定回路１３を設け、基準クロックとトリガの時間差を測定する機能を追加している。
【００４９】
図２の回路構成は、アベレージングによるノイズ除去にも有効である。
図２の装置では、補間データによって時間分解能が向上したデータに時間差の補正をかけてアベレージングを行う。トリガ回路１１と基準クロック回路１２の出力信号を時間測定回路１３に入力し、時間測定回路１３で基準クロックとトリガの時間差を測定する。この時間測定回路１３の測定結果に基づいて、各取りこみにおけるサンプリングデータの時間軸上の位置が一致するように、１次メモリ４に取りこむアドレスを制御する。
【００５０】
これにより、帯域制限を受けることなく、ノイズ除去を行えるアベレージング処理が実現できる。
【００５１】
なお、実施例では、１次メモリとアクイジションメモリを独立したものとして示しているが、物理的には一体化されているものを機能的に分割して使い分けるようにしてもよい。
【００５２】
図３も、他の実施の形態例を示すブロック図である。図３では、図２の構成における２次データ処理回路５に、測定信号波形が変換されたデジタルデータ毎に、トリガ成立時刻と基準クロックとの時間差情報を格納する時間差情報格納部５１と、隣接するデジタルデータ間を補間する補間データ点数情報を格納する補間データ点数情報格納部５２を設けている。
【００５３】
図３の構成は、測定信号波形が変換されたデジタルデータと補間データを識別表示したい場合に有効に機能する。
例えば測定信号波形が変換されたデジタルデータのみを表示させるのにあたっては、時間差情報格納部５１に格納されているトリガ成立時刻と基準クロックとの時間差情報に基づき、アクイジションメモリ６に格納されているデータの中から、トリガ成立時に実際にサンプリングされた測定信号波形が変換されたデジタルデータを検索する。続いて、補間データ点数情報格納部５２から実際にサンプリングされたデータ間に存在する補間データの点数を求め、その点数分だけ離れたデータのみを取り出す。
【００５４】
これに対し、補間データのみを表示させるのにあたっては、時間差情報格納部５１に格納されているトリガ成立時刻と基準クロックとの時間差情報に基づき、アクイジションメモリ６に格納されているデータの中から、トリガ成立時に実際にサンプリングされた測定信号波形が変換されたデジタルデータを検索する。続いて、補間データ点数情報格納部５２から実際にサンプリングされたデータ間に存在する補間データの点数を求め、その点数分だけ離れたデータを取り出さないようにすればよい。
【００５５】
なお、測定信号波形が変換されたデジタルデータと補間データを識別表示するのにあたっては、図３の構成の代わりに、補間データに識別用フラグビットを付加してメモリに書き込み、これら識別用フラグビットを参照するようにしてもよい。
【００５６】
また、メモリに書き込まれた補間後のデータから測定信号波形が変換されたデジタルデータのみを読み出すことにより、sin補間、線形補間、パルス補間などの異なる補間処理を行うことができ、ユーザーは表示画面から、測定対象の測定波形に応じた最適な補間方法を確認できる。
【００５７】
本発明は、設定されたデータ長と観測時間の比（データ長／観測時間）がＡ／Ｄ変換器の最大サンプリング周波数よりも大きい時に補間動作を行い、補間後のデータをメモリに書き込むことにより、補間データと測定データとを同等に扱うことを特徴としたものである。
【００５８】
これにより、周期・時間差などの波形パラメータの自動測定やカーソル指定による波形パラメータの読み取りを高精度・高分解能で行える。
【００５９】
また、補間データを元サンプルデータと区別することなく頻度情報として波形表示に利用することにより、高速信号に対してもアナログオシロスコープのような輝度変調を表示波形にかけることもできる。
【００６０】
また、トリガとサンプリングの時間差を測定する回路を設けて補間後の波形データをトリガ時刻基準で並べ替えて扱うことにより、アベレージング処理の帯域幅の向上が図れる。
【００６１】
また、必要に応じて測定信号波形が変換されたデジタルデータと補間データを識別可能に表示できる。
【００６２】
さらに、メモリに書き込まれた補間後のデータから測定信号波形が変換されたデジタルデータのみを読み出すことにより、異なる補間処理を施して測定対象の測定波形に応じた最適な補間方法を表示画面上で目視確認できる。
【００６３】
【発明の効果】
以上説明したように、本発明によれば、信号処理や波形パラメータ測定を高分解能・高精度で行える波形測定器を提供することができ、デジタルオシロスコープをはじめとする各種の波形測定器に好適である。
【図面の簡単な説明】
【図１】本発明の実施の形態の一例を示すブッロク図である。
【図２】本発明の実施の他の形態例を示すブッロク図である。
【図３】本発明の実施の他の形態例を示すブッロク図である。
【図４】従来の波形測定器の一例を示すブロック図である。
【図５】周期の自動測定説明図である。
【図６】従来のアベレージング波形の説明図である。
【符号の説明】
１  入力回路
２  Ａ／Ｄ変換器
３  １次データ処理回路
４  １次メモリ
５  ２次データ処理回路
５１  時間差情報格納部
５２  補間データ点数情報格納部
６  ２次メモリ
７  補間処理回路
８  表示処理回路
９  表示メモリ
１０  出力装置
１１  トリガ回路
１２  基準クロック回路
１３  時間測定回路
【図１】
0004078965.tif 000002
【図２】
0004078965.tif 000003
【図３】
0004078965.tif 000004
【図４】
0004078965.tif 000005
【図５】
0004078965.tif 000006
【図６】
0004078965.tif 000007