(57)【特許請求の範囲】
【請求項１】
半導体チップと、該半導体チップに接続され、外部接続端子である電極を有する配線基板と、前記半導体チップと前記配線基板との間に設けられた緩衝層とを有し、該緩衝層は通気性を有する多孔質のコア層と、該コア層の両面に形成された接着層を有し、該緩衝層のコア層の端面の少なくとも一部が露出し、かつ前記緩衝層を介して半導体装置内に通過した水分及び空気を含むガスを、前記コア層の露出された端面から外部に放出するように構成され、前記接着層は、紫外線を遮断する着色材で着色されていることを特徴とする半導体装置。
【請求項２】
半導体チップと、該半導体チップを支持する凹部を有する支持部材と、該半導体チップに接続され、外部接続端子である電極を有する、前記支持部材上の配線基板と、前記半導体チップに接続された配線基板と、前記凹部を取り囲む支持部材の配線基板に接続された緩衝層と、前記半導体チップと、前記半導体チップに接続された前記配線基板との間に接続された緩衝層とを有し、２つの緩衝層は通気性を有する多孔質のコア層と、該コア層の両面に形成された接着層を有し、該緩衝層のコア層の端面の少なくとも一部が露出し、前記緩衝層を介して半導体装置内に通過した水分及び空気を含むガスを、前記コア層の端面から外部に放出するように構成され、前記接着層は、紫外線を遮断する着色材で着色されていることを特徴とする半導体装置。
【請求項３】
第１，第２主表面および該主表面と交差する方向に延びた端面を有する半導体チップと、該半導体チップを収容する凹部を有し、前記第２主表面側に接続された支持部材と、前記第１主表面に接着された通気性を有する第１緩衝層と、前記凹部を取り囲む前記支持部材に接続され、通気性を有する第２緩衝層と、前記第２緩衝層に接続された配線基板と、前記第１主表面に形成された電極と、該電極と前記配線回路とを電気的に接続する導体と、前記第１緩衝層と第２緩衝層との間に充填され、前記導体及び前記第１主表面を封止する電気絶縁性の封止部とを備え、前記第１緩衝層と第２緩衝層は、それらの端面の少なくとも一部が前記封止材から露出し、かつ前記第１緩衝層と第２緩衝層は通気性の多孔質のコア層と、その両面に形成された接着層を有し、かつ該前記第１緩衝層と第２緩衝層のコア層は連通しており、前記緩衝層を介して半導体装置内に通過した水分及び空気を含むガスを、該コア層の端面から外部に放出するように構成したことを特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、高密度実装モジュールやマルチチップモジュール等に用いられる半導体装置とその製法および半導体装置の作製に用いる配線テープに関する。
【０００２】
【従来の技術】
近年、電子デバイスの小型化、高性能化に伴い、用いられる半導体装置も高集積度化、高密度化、処理速度の高速化が要求されている。これに対して、半導体装置の実装方法も、実装密度を上げるためにピン挿入型から表面実装型へ、また多ピン化対応のためにＤＩＰ（Ｄual Ｉnline Ｐackage）からＱＦＰ（Ｑuad Ｆlat Ｐackage）やＰＧＡ（Ｐin Ｇrid Ａrray）などのパッケージが開発されている。
【０００３】
しかし、ＱＦＰはパッケージの周辺部に実装基板との接続リードが集中し、リード自体が細く変形し易いため、多ピン化が進むに従い実装が困難になりつつある。また、ＰＧＡは実装基板と接続するための端子が細長く、非常に密集しているため電気特性的に高速化が難しく、また、ピン挿入型であるため表面実装ができず、高密度実装において不利である。
【０００４】
近年、前記の課題を解決し得る高速化対応の半導体装置を実現するため、半導体チップと配線基板との間に応力緩衝層を設け、配線基板の実装基板面側に外部端子であるバンプ電極を設けたＢＧＡ（Ｂall Ｇrid Ａrray）パッケージが開発されている（米国特許第５１４８２６５号）。しかし、上記応力緩衝層は多孔質緩衝層ではない。
【０００５】
応力緩衝層に多孔質体を用いた例としては、ベースフィルムに多孔質体を用いたＩＣ実装用フィルムキャリアがある（特開平３−６８１４９号公報）。しかし、この応力緩衝層はチップと配線基板間の応力を緩和するものではない。また、半導体装置に多孔質体を用いた他の例としては、樹脂封止型半導体装置において、レジンクラックの防止のために多孔質体を用いたものがある（特開平４−２８０６６０号公報）。しかし、上記半導体装置はＢＧＡ構造のものではない。
【０００６】
こうした構造のパッケージは、実装基板と接続するための端子がボール状はんだであることから、ＱＦＰのようなリードの変形がなく、また、実装面全体に端子が分散していることから端子間のピッチも大きくとれ表面実装が容易である。また、ＰＧＡに比べ外部端子であるバンプ電極の長さが短いために、インダクタンス成分が小さく信号速度が速いと云う利点がある。
【０００７】
【発明が解決しようとする課題】
前記ＢＧＡパッケージの応力緩衝層には弾性体を用いている。具体的にはポリイミドなどの支持体上に配線回路を形成した基板上に、シリコーン等の低弾性率の弾性体を形成し、さらに、チップと配線回路が形成された配線基板（以下、単に配線基板と称す）を支持するための支持部材を搭載した構造である。
【０００８】
この応力緩衝層の形成法としては、メタルマスク等による印刷法がある。印刷法で行う場合、印刷、加熱硬化、接着剤塗布、チップ貼付けの４工程を必要とする。また加熱硬化の際、熱硬化型シリコーンエラストマ材を用いると、揮発成分等により配線基板や組立装置等の汚染が問題となる。その結果、半導体チップとリード間の電気的接続の信頼性が低下する。
【０００９】
本発明の目的は、量産性が高く、実装リフロー時に半導体チップと配線回路中のリードと電極（例えばバンプ電極）との電気的接続不良が発生しにくい、信頼性の高い応力緩衝層を有する半導体装置を提供することにある。
【００１０】
【課題を解決するための手段】
前記目的を達成する本発明の要旨の主なものは以下のとおりである。
【００１１】
〔１〕  半導体チップと、外部接続端子である電極を有する配線基板を有し、前記半導体チップと前記配線基板との間に設けられた通気性を有する多孔質体が、半導体装置内に含まれるガスを多孔質体を通して外部に放出できるよう構成されていることを特徴とする半導体装置にある。
【００１２】
〔２〕  半導体チップと、外部接続端子である電極を有する配線基板を有し、前記半導体チップと前記配線基板との間に通気性を有する多孔質体が接着されており、半導体装置内に含まれるガスを前記多孔質体を通して外部に放出できるよう構成されていることを特徴とする半導体装置にある。
【００１３】
〔３〕  半導体チップと、外部接続端子である電極を有する配線基板を有し、前記半導体チップと前記配線基板との間に設けられた緩衝層は通気性を有する多孔質部を有し、半導体装置内に含まれるガスを前記多孔質部を通して外部に放出できるよう構成されていることを特徴とする半導体装置にある。
【００１４】
〔４〕  半導体チップと、外部接続端子である電極を有する配線基板を有し、前記半導体チップと前記配線基板との間に多孔質部を有する緩衝層が設けられており、多孔質部は３次元方向にガス透過性であり、半導体装置内に含まれるガスを前記多孔質部を通して外部に放出できるよう構成されていることを特徴とする半導体装置にある。
【００１５】
〔５〕  前記配線基板が支持部材により支持されており、配線基板と支持部材の間に前記多孔質体あるいは前記緩衝層を設け、半導体装置内に含まれるガスを前記多孔質体あるいは前記緩衝層を通して外部に放出できるよう構成されている前記半導体装置にある。
【００１６】
〔６〕  第１，第２主表面および該主表面と交差する方向に延びた端面を有する半導体チップと、
前記第１主表面の一部を除いて該第１主表面に接着された緩衝層と、該緩衝層に接着され配線回路を有する配線基板と、
前記第１主表面に形成された電極と、該電極と前記配線基板に電気的に接続された導体と、
前記配線基板の配線回路に電気的に接続された接続導線と、
前記緩衝層が接着されていない前記第１主表面および前記導体を封止する電気絶縁性の封止部を備えており、
前記緩衝層は該緩衝層からガスを外部に放出し得る多孔質部を有することを特徴とする半導体装置にある。
【００１７】
〔７〕  第１，第２主表面および該主表面と交差する方向に延びた端面を有する半導体チップと、
前記第１主表面の一部を除いて該第１主表面に接着された緩衝層と、該緩衝層に接着され配線回路を有する配線基板と、
前記第１主表面に形成された電極と、該電極と前記配線基板に電気的に接続された導体と、
前記配線基板の配線回路に電気的に接続された接続導線と、
前記第１主表面に接着された緩衝層を除いて該第１主表面および前記導体を封止する電気絶縁性の封止部を備えており、
前記緩衝層の端面の少なくとも一部が露出し、かつ、該緩衝層は少なくとも前記半導体チップの端面の方向にガスを透過し得るよう構成されている半導体装置にある。
【００１８】
〔８〕  第１，第２主表面および該主表面と交差する方向に延びた端面を有する半導体チップと、
前記第１主表面に設けられた窓を除いて該第１主表面に接着された緩衝層と、該緩衝層に接着され配線回路を有する配線基板と、
前記第１主表面に形成された電極と、該電極と電気的に接続された導体と、
前記配線基板の配線回路に電気的に接続された接続導線と、
前記緩衝層の窓に充填され、前記第１主表面および前記導体を封止する電気絶縁性の封止部を備えており、
前記緩衝層は該緩衝層および封止部からのガスを外部に放出し得る多孔質部を有することを特徴とする半導体装置にある。
【００１９】
〔９〕  第１，第２主表面および該主表面と交差する方向に延びた端面を有する半導体チップと、
該半導体チップを収容する凹部有し、前記第１主表面に接着された第１緩衝層と、
前記凹部を取り囲む基板回路の配線基板に接着された第２緩衝層と、該第２緩衝層に接着され配線回路を有する配線基板と、
前記第１主表面に形成された電極と、該電極と電気的に接続された導体（ａ）と、
前記配線基板の配線回路に電気的に接続された接続導線と、
前記第１緩衝層と第２緩衝層との間に充填され、前記導体（ａ）を封止する電気絶縁性の封止部を備えており、
前記第２緩衝層は該第２緩衝層および封止部からガスを外部に放出し得る多孔質部を有することを特徴とする半導体装置にある。
【００２０】
〔１０〕  電極を有する半導体チップと、
前記電極に電気的に接続された配線基板と、直接または他の部材を介して前記半導体チップに接着された配線基板と、
前記半導体チップと反対側の配線基板に形成された接続導体を有し、
前記緩衝層はガス透過性の多孔質部を有することを特徴とする半導体装置にある。
【００２１】
〔１１〕  電極を有する半導体チップと、
前記電極に電気的に接続された配線基板と、
該配線基板と前記半導体チップに直接または他の部材を介して接着された緩衝層と、
前記半導体チップと反対側の配線基板に形成された接続導体を有し、
前記緩衝層はガス透過性の多孔質部を有することを特徴とする半導体装置にある。
【００２２】
〔１２〕  電極を有する半導体チップと、
前記電極に電気的に接続された配線基板と、
前記半導体チップに直接または他の部材を介して接着された第１緩衝層と、
前記半導体チップと反対側の配線基板に形成された接続導体と、
前記配線基板に直接または他の部材を介して接着された第２緩衝層を有し、
少なくとも前記第２緩衝層はガス透過性の多孔質部を有することを特徴とする半導体装置にある。
【００２３】
〔１３〕  （１）通気性の多孔質部を有する緩衝層を介して配線基板と、半導体チップまたは／および配線基板の支持部材とを貼り合わせる工程、（２）前記配線基板の回路と半導体チップとを電気的に接続する工程、（３）前記電気的に接続した箇所を絶縁樹脂により封止する工程、（４）前記配線基板に実装基板との電気的接続のための外部電極を形成する工程を含む半導体装置の製法にある。
【００２４】
〔１４〕  前記の半導体装置の１個以上を、実装基板に搭載し電気的に接続したことを特徴とする半導体実装モジュールにある。
【００２５】
〔１５〕  絶縁層上に導電体により配線回路が形成されており、前記配線回路上、または、絶縁層上に通気性を有する緩衝層が形成されている配線テープにある。
【００２６】
以上により、従来の印刷法では応力緩衝層を形成する工程がエラストマ形成からチップ貼付けまで４工程を要したのに対し、本発明の緩衝層シートを用いることで２工程に短縮できる。
【００２７】
また、緩衝層のコア層として、通気性を有する多孔質体を採用したことで、緩衝層中に含まれる水分に基づく実装リフロー時の発生蒸気が、この通気性のコア層を通して外部に解放されるため、配線基板が膨れたり、半導体チップから剥離するのを防止することができる。
【００２８】
【発明の実施の形態】
本発明を図面に基づき説明する。図１（ａ）は本発明の半導体装置の模式断面図、（ｂ）は底面図、（ｃ）は配線基板の模式断面図である。
【００２９】
外部端子である電極４と半導体チップ１の端子とを接続するための配線基板３を、実装基板（図示省略）に搭載する際に、これとの間の熱応力を緩和するために、緩衝層２を設けている。該緩衝層２は、通気性を有する多孔質体からなるコア層６と、接着層５により構成されている。
【００３０】
半導体チップ１と配線基板３の電気的接続部は、封止材７で封止される。
【００３１】
さらに図２は、図１とは異なるタイプの半導体装置の模式断面図で、（ｂ）は底面図、（ｃ）は（ａ）図のＡ−Ａ’模式断面図である。
【００３２】
半導体チップ１と、外部端子である電極４を備えた配線基板３、該配線基板３の支持部材８を実装基板（図示省略）に搭載する際の熱応力を緩和するための緩衝層２を設けている。緩衝層は通気性を有する多孔質体のコア層６と、接着層５で構成される。半導体チップ１と配線基板３の電気的接続部は封止材７により封止される。
【００３３】
図３は、図１とは異なるタイプのものであるが、その構成は図１とほぼ同じである。ポリイミドフィルム１１と金メッキ配線１２とによる配線基板３のポリイミドフィルム１１側を緩衝層２に貼付けたものである。金メッキ配線１２側にはソルダーレジスト２１を電極４側となるよう形成している。
【００３４】
本発明が云う多孔質体とは、内部に微細な空隙を多数有する連続気泡構造体や３次元網目構造体である。これは部材に中性子を照射し薬品でエッチングして多孔質にするトラックエッチング法や、結晶性ポリマに熱をかけたり可塑材で可塑化した後延伸して多孔質にする延伸法や、温度により溶解度の異なる溶媒を用いてポリマを多孔質にする溶融層分離法や、ポリマに無機塩やシリカ等を均一混合し成膜した後無機塩やシリカのみを抽出して多孔質にする抽出法や、ポリマ、良溶媒、貧溶媒等を混合し成膜した後良溶媒のみを乾燥除去して多孔質にする層転移法などの方法により形成される。
【００３５】
このほかにも溶媒中で繊維状に重合させたものを漉いてシート状にした不織布も含まれる。
【００３６】
また、上記緩衝層は、少なくともはんだ実装時の温度で通気性があればよく、特に、水蒸気や空気などの気体が多孔質層の微細な空隙を通過し、半導体チップや支持部材８との剥離や、発泡を防止できるものであればよい。
【００３７】
多孔質体を造るコア層材料の例としては、ポリテトラフルオロエチレン、テトラフルオロエチレン−パーフルオロアルキルビニルエーテル共重合体、テトラフルオロエチレン−エチレン共重合体、テトラフルオロエチレン−ヘキサフルオロプロピレン共重合体、ポリビニリデンフルオライド、ポリビニルフルオライドなどのフッ化樹脂、ポリカーボネート、ポリエステル、ポリエチレン、ポリプロピレン、酢酸セルロース、ポリスルホン、ポリアクリロニトリル、ポリアミド、ポリイミド、あるいはこれらの共重合体を用いることができる。
【００３８】
また、接着層材料の例としてはエポキシ、マレイミド、フェノール、シアネート、ポリアミド、ポリイミド、ポリアミドイミド、ポリエステル、ポリオレフィン、ポリウレタン等の樹脂や、これらにシリコーンゴム、ニトリルブタジエンゴムなどのゴム成分を加えた混合物がある。この他にも加熱、乾燥、加圧、光照射等により接着力を発現するものでもよい。また、接着層は上記化合物単体のほか多孔質体やガラスクロス等の心材に上記化合物を含浸させシート状に形成されたものでもよい。
【００３９】
上記コア層の両面に接着層を塗布またはシート状接着層を貼合わせることで、通気性を有する緩衝層を得ることができる。
【００４０】
コア層の厚さ比率と半導体装置実装時の信頼性との関係を調べた結果、緩衝層全体の厚さに対するコア層の厚さ比率は０.２〜１未満であることが望ましい。
【００４１】
図４は、緩衝層２の全体の厚さに対するコア層６の厚さ比率と、実装リフロー時の不良率との関係を示すグラフである。横軸は接着完了後の厚さ（コア層の厚さ：ａ）＋（接着層の厚さ）＝ｂとした場合のａ／ｂの比率を表し、縦軸は実装リフロー時の不良率を表す。
【００４２】
上記ａ／ｂを種々変え、上記厚さｂが１００〜１５０μｍの緩衝層を用いた半導体装置（実装試験体）を多数個用意し、リフロー試験を行った。リフロー試験は、温度８５℃、相対湿度８５％の環境中に１６８時間放置して吸湿させた各実装試験体を昇温速度５℃／秒で１６０℃まで昇温し、１６０℃に６０秒間保持した後、再び昇温速度５℃／秒で２４０℃まで昇温し、２４０℃に５秒間保持した後降温させて行った。
【００４３】
図４より、コア層比率が０.１５よりも大きくなると急激に不良率が低下し、特に、コア層比率が０.２〜１未満とすることで、半導体装置の実装信頼性を飛躍的に向上させることが分かる。
【００４４】
これは吸湿した半導体装置は、実装リフロー時に加熱されても、このコア層の多数の微小空隙を通し水蒸気が外部に放出されるために、半導体チップ１と実装基板との間の破壊が防止されて実装信頼性が向上する。
【００４５】
なお、前記緩衝層は外周部側面などの一部が半導体装置外部に露出して通気性を有しており、緩衝層が吸湿した水分がリフロー時に前記多孔質層を通って外部に放出されるように構成することが重要である。
【００４６】
図２のタイプの場合、中心部の水分は水蒸気となって図２（ｃ）の矢印のように透過し外部に放出される。
【００４７】
半導体チップは、シリコンウエハ上に所定のプロセスにより形成されたメモリ、マイコンゲートアレイ等の半導体回路を持つシリコンチップを云う。該半導体チップ上の端子は、主面外周部や主面の中心部に規則的に配置されている。
【００４８】
配線基板３を支持するための支持部材８は、配線基板が変形するのを防ぎ、電極面の平坦性を確保するために用いられる。前記支持部材８は、チップに接着されチップの放熱性を向上するために取り付ける場合もある。この場合、一方の面には、その表面積を最大にして熱放散性を高めるため、フィン状に加工が施されたものを用いると放熱効果が一層向上する。こうした材料としては銅、アルミニウム、鉄、ニッケル、タングステンあるいはその他の金属またはこれらを組合せた合金、または、アルミナ等のセラミック材料が用いられる。
【００４９】
配線基板３は、ポリイミドフィルム１１などの絶縁基板上に導電体による配線回路が形成されたもので、上記絶縁基板としては、ポリイミド等の耐熱性、機械特性に優れた樹脂が好ましい。また、配線回路は金、銅、アルミニウム等の導電体が用いられ、または、これらの最表面上に金メッキを施したもので形成される。
【００５０】
図１（ｃ）に配線基板３の一例を示す。導電体のメッキ配線には、線状の配線部と円形のはんだボールと配線基板３からつき出たリードより構成される。
【００５１】
なお、上記絶縁基板とその上の導体層は、両者が接着材で接着されたもの、絶縁基板上に蒸着やメッキにより導体層を形成したもの等が用いられ、エッチングにより配線回路を形成したものでもよい。また、この配線基板３は電気的特性を考慮し、配線の他にグランド層や電源層が形成された多層板でもよい。
【００５２】
配線基板３上の外部端子である電極４としては、加熱により溶融して電気的に接続する導電体で、例えば、錫，鉛，亜鉛を含む半田合金、銀、銅または金あるいはそれらを金で被覆し、ボール状に形成したもので、加熱溶融、あるいは非加熱で接触、振動により半導体装置を電気的に接続できるものである。この他にモリブデン，ニッケル，銅，白金，チタンなどの１種以上を組合せた合金、もしくは２以上の多重膜とした構造としてもよい。
【００５３】
前記封止材７としては、半導体チップ１上の端子と配線基板３を電気的接続した部分の保護に用いられ、エポキシ、マレイミド、フェノール、シアネート、ポリアミド、ポリイミド、ポリアミドイミド、シリコーン等の樹脂やこれら樹脂にシリコーンゴム、ニトリルブタジエンゴム等の低弾性率樹脂や、シリカ，タルクなどの無機フィラ等を配合したものが用いられる。
【００５４】
前記緩衝層２の接着層５としては、半導体チップ１側と接着する側の接着層と、配線基板３と接着する側の接着層５の厚さが、異なっていてもよい。この場合、配線基板３側の接着層厚さは、配線回路の導体層の高さより厚いものが好ましい。接着層厚さが配線回路の高さより厚いものは接着剤が回路導体間に効果的に供給されて、水などの進入を防ぐことができ、より信頼性の向上に有効である。
【００５５】
また、前記緩衝層の面内方向の線膨張率は、４〜１００ｐｐｍ／Ｋが好ましい。この範囲では、半導体チップ１または配線基板３と、緩衝層２との間に生ずる熱応力に基づく界面剥離の防止に有効である。
【００５６】
前記接着層５は、コア層と同様に多孔質体であってもよい。コア層の少なくとも一方の側に形成した多孔質接着層が、より効果的にリフロー時の水蒸気を緩衝層側面から半導体装置外に解放することができる。
【００５７】
コア層に多孔質ポリテトラフルオロエチレンで代表されるフッ素樹脂を用いると吸湿率が小さくなり、水蒸気透過性も良好であるため特に好ましい。
【００５８】
また、前記接着層は８０〜１８０℃で１時間以内に硬化する熱硬化性樹脂組成物の使用が、配線基板３や緩衝層２の熱劣化が少ないので好ましい。
【００５９】
前記接着層は、多孔質体に接着剤を含浸した層と、接着剤樹脂のみの層からなる２層構造とし、上記含浸層がコア層側となるよう構成することで、接着剤樹脂のみの層が配線基板３の導体層間を効果的に充填し、水などの進入防止効果が優れている。また、含浸による接着層は、該層の強度保持や、接着剤のチップ上への余分な流出を抑えることができるので好ましい。
【００６０】
また前記接着層５は、１００〜２００℃、３０秒以下の貼合わせ工程で、配線基板３との９０度ピール強（２０〜３０℃で測定）が２００ｇ／ｃｍ以上あることが好ましい。これ未満では、半導体装置の製造工程中に緩衝層２が配線基板３より剥離し易い。
【００６１】
また、熱硬化性樹脂とゴム成分を含む硬化物からなる前記接着層は、前記熱硬化性樹脂単体の硬化物のものよりも低弾性率であるため、チップと接着層との間に生ずる熱応力の緩和に有効である。
【００６２】
さらにまた、前記接着層は熱可塑性樹脂で構成されていても好い。熱可塑性樹脂は後硬化の必要がなく材料物性が長期的に安定しており、半導体装置の製造工程の短縮や緩衝層材料の保存安定性にも優れる。特に、熱可塑性ポリイミドは耐熱性に優れているため、高温での使用に熱可塑性ポリウレタン等の接着剤を用いた場合に比較し、安定した接着強度を有する。
【００６３】
前記緩衝層は、ＵＬ−９４規格の難燃性グレードＶ−０（消炎時間最大１０秒以内）またはＶＴＭ−０であることが好ましい。こうした緩衝層を用いることにより、半導体装置の使用時の安全性が向上する。
【００６４】
前記緩衝層は温度８５℃、相対湿度８５％における飽和吸湿率が１％以下であることが好ましい。リフロー時に発生する蒸気圧が減少し、耐リフロー性が向上する。一方１％を超えると配線基板３と緩衝層２の界面に剥離が発生し易い。
【００６５】
前記緩衝層のイオン性不純物（Ｋ+，Ｎａ+，Ｃｌ-）の含有量が試料重量の１０重量倍の純水に投入し、飽和吸湿条件（１２１℃／２気圧）で１００時間抽出したときの抽出液中に１０ｐｐｍ以下であることが好ましい。１０ｐｐｍ以下の場合は、これらイオン性不純物による半導体チップ１上の端子に接続される電極パッドの腐食が、生じにくく耐湿信頼性が良好になる。
【００６６】
前記緩衝層は空気中での５％減量温度が３００℃以上であることが好ましく、リフロー時の分解等の熱劣化による多孔質体の機能低下が生じにくい。
【００６７】
また、前記緩衝層には、熱伝導率２００Ｗ／ｍＫ以上の材料を含有していることが好ましい。緩衝層は半導体チップ１と配線基板３との間に介在するため２００Ｗ／ｍＫ以上の材料を２０〜９０重量％含有させることにより、チップで発生した熱が、緩衝層から電極４を介して実装基板に放熱し易くなり、放熱性に優れた半導体装置を得ることができる。
【００６８】
前記接着層５は、着色剤が含有されていてもよい。該着色剤としてはカーボンや通常用いられる顔料、染料がある。接着層を着色することでメモリ等に有害な紫外線等を遮断でき半導体装置の動作安定性が確保できる。
【００６９】
図５を用い本発明による半導体実装モジュールを説明する。半導体装置９が電極４を介して実装基板１０の回路と電気的に接続されている。
【００７０】
実装基板１０は導体層と絶縁層から構成され、絶縁層にはエポキシ、マレイミド、フェノール、シアネート、ポリアミド、ポリイミド、ポリアミドイミド、ポリテトラフルオロエチレン等の樹脂や、これらの樹脂の共重合体、あるいは、シリコーンゴム、ニトリルブタジエンゴムなどのゴム成分を加えたもので構成される。
【００７１】
上記の樹脂に感光性を付与し露光、現像等のプロセスによりパターン形成できるものは特に好ましい。
【００７２】
絶縁層は、上記樹脂単体の他に多孔質体やガラスクロス等の心材に、上記樹脂を含浸させて形成されたものでもよい。導体層は金または銅、アルミニウムなどで構成される。また、実装基板１０は電気的特性を考慮し、配線の他にグランド層や電源層が形成された多層基板でもよい。
【００７３】
半導体チップ１と配線基板３の間に通気性の多孔質部を有するコア層と接着層の３層構造の緩衝層を用いることが好ましい。この時の緩衝層全体の厚さに対するコア層の厚さ比率を０.２〜１未満とすることが望ましく、これにより、耐リフロー性を向上することができる。
【００７４】
また、熱硬化型のシリコーン材料を用いないので、加熱硬化時に半導体チップが汚染されない。
【００７５】
また、多孔質部を含むことで半導体チップ等に貼付る際、加圧の圧力が均等にかかるため、従来の剛直なものに比べて体積変形がし易い。そのため従来のものと比べてより低荷重で半導体チップの貼付けが可能となる。
【００７６】
また、同様に低荷重でテスターの電極と半導体装置の外部端子を容易に電気的接触を行うことが可能で、半導体チップに加圧によるダメージを与えることなく、テスティングができる。また、テスター装置そのものも低荷重機能で構成できるため、安価な装置が使用できる。
【００７７】
【実施例】
次に、本発明の実施例を図面を参照して具体的に説明する。
【００７８】
〔実施例  １〕
図１のタイプの半導体装置を、以下の工程で作製した。エポキシ系接着剤が塗布された幅３５ｍｍ×厚さ５０μｍの長尺状ポリイミドフィルム１１（ユーピレックスＳ：宇部興産製）にパンチング加工を施し、チップとの接続のための窓（１.５ｍｍ幅のスリット）を形成した。次いで、上記ポリイミドフィルム１１に厚さ１８μｍの電解銅箔を１５０℃のローラで加熱圧着した。
【００７９】
次いで、上記電解銅箔上に感光性レジスト（Ｐ−ＳＲ３００Ｓ：東京応化製）を塗布後、９０℃／３０分ベークし、パターンを露光現像してエッチングマスクを形成した。次いで、４０℃の塩化鉄水溶液（塩化鉄濃度は４０°ボーメ：比重約１.３８）中で銅をエッチング後、レジストを剥離し銅配線を形成した。この配線部分を電気金メッキにより金メッキ配線１２を形成した。
【００８０】
次に、延伸法により形成した厚さ１５０μｍの３次元網目構造を持つポリテトラフルオロエチレン（ＰＴＦＥ）をコア層６とし、その両面にポリエーテルアミドイミドワニス（不揮発成分１５重量％、ＨＭ−１：日立化成工業製）を塗布，乾燥して３０μｍの接着層５が形成された緩衝層シート１７を形成した。
【００８１】
この緩衝層シート１７を金型にて所定の形状に打ち抜いた後、前記配線基板３上に、２５０℃で２秒間加熱圧着し緩衝層２を形成した。
【００８２】
上記の緩衝層上に位置合わせを行い、半導体チップ１を２５０℃，２秒で貼付けた。
【００８３】
次に、配線基板３から突き出たリード１３を２３０℃、５０ｇｆ、２０ｍｓ、６０ｋＨｚの条件の超音波を加えて、半導体チップ１のアルミニウムパッド２２上に接続した。接続部をシリコーン系封止材７（ＴＳＪ３１５０：東芝シリコーン製）で封止し、１５０℃４時間加熱硬化させた。
【００８４】
次に、配線基板３の半田ボール接続部にフラックスを塗布し、直径０.６ｍｍの共晶半田ボール（Ｐｂ３７：Ｓｎ６３）を載せ、２４０℃，５秒の赤外線リフロー加熱により電極４を形成した。この後、不要な部分を切断し半導体装置を作製した。
【００８５】
以上の工程で作製された半導体装置を実装基板（図示省略）に実装した。実装基板はガラス布基材エポキシ銅張積層板ＦＲ−４（ＭＣＬ−Ｅ−６７：日立化成工業製）を用いた。
【００８６】
これを−５５℃〜＋１２５℃の温度サイクル試験を３０００サイクル実施した。また、温度８５℃、相対湿度８５％の雰囲気中で４８時間吸湿させた後、２４０℃，５秒の実装リフロー時の不良発生試験を実施した。さらにまた、緩衝層形成から半導体チップ貼付けまでに要する時間を測定した。
【００８７】
さらに、リード１３を半導体チップ１に接合する際の接合不良率を、半導体チップと電極間の抵抗値（１ＭΩ以上：不合格）で評価した。
【００８８】
完成した半導体装置を埋込樹脂（Ｎｏ.１０５：丸本工業製）で埋め込んだ後、半導体チップ１面に対して垂直方向に沿って切断した。切断面より組立後の緩衝層の全体の厚さに対するコア層の厚さ比率（ａ／ｂ：図４参照）を測定した。
【００８９】
また、緩衝層の吸湿率、不純物濃度（Ｋ+，Ｎａ+，Ｃｌ-）、線膨張係数および緩衝層ピール強度も測定した。これらの結果を表１に示す。
【００９０】
なお、本実施例で用いた緩衝層を５℃／分で昇温して熱重量の測定を行ったところ、５重量％減量温度が３００℃以上であることを確認した。
【００９１】
【表１】
0004127884.tif 000002
【００９２】
〔実施例  ２〕
図６（ａ）は本発明の一実施例の半導体装置の模式底面図で、図６（ｂ）はＢ−Ｂ’に、また、図６（ｃ）はＣ−Ｃ’に沿って切断した模式断面図である。
【００９３】
実施例１で用いた長尺状のポリイミドフィルム１１に実施例１と同様にパンチング加工して、半導体チップ１との接続のための窓を形成し、厚さ１８μｍの電解銅箔を１５０℃のローラで加熱圧着した。
【００９４】
次いで、上記電解銅箔上に実施例１と同様にして金メッキ配線１２を形成した。
【００９５】
次に、層転移法により作製した３次元網目構造を持つ厚さ１２０μｍポリイミドのコア層６を作製した。また、メチルエチルケトン（ＭＥＫ）溶媒にビフェニル型エポキシ樹脂（ＹＸ−４０００：油化シェル製）を溶かし、オルソクレゾールノボラック型フェノール硬化剤（Ｈ−１：明和化成製）を加えて、一次粒子平均径が１２ｎｍの微小フィラ（Ｒ９７４：日本アエロジル製）と、ニトリルブタジエンゴム（ＸＥＲ−９１：日本合成ゴム製）と、触媒（トリフェニルフォスフィン：和光純薬製）と、含臭素系難燃剤（ＥＢ９０５：マナック製）および三酸化アンチモン（Ｐａｔｏｘ−Ｕ：日本精鉱製）を配合したワニス（不揮発成分４０重量％）を、５０μｍＰＥＴフィルム上に塗布，乾燥して厚さ３０μｍのシート状の接着層５を作製した。
【００９６】
前記コア層６の両面に上記接着層５を配し、ロールラミネータで貼り合わせて接着層５が形成された緩衝層シート１７を作製した。
【００９７】
前記配線基板３上に、上記緩衝層シート１７を、金型を用いて所定の形状に打ち抜いた後１２０℃で２秒間加熱圧着し、緩衝層２を形成した。この緩衝層２上に位置合わせを行い半導体チップ１を１２０℃，２秒で貼付けた。
【００９８】
次に、配線基板３から突き出たリード１３を、実施例１と同様にして超音波を加えて、半導体チップ１のアルミニウムパッド２２上に接続した。接続部をエポキシ系封止材７（ＲＣ０２１Ｃ：日立化成工業製）で封止し、８０℃３０分、１５０℃４時間加熱硬化させた。上記の加熱工程で接着層も硬化した。次に、実施例１と同様にして電極４を形成した。
【００９９】
また、本実施例で用いた緩衝層２のＵＬ−９４に基づく難燃性試験を実施したところ難燃性グレードＶ−０であった。
【０１００】
〔実施例  ３〕
図２と同じタイプの半導体装置を以下の工程で作製した。実施例１で用いた長尺状ポリイミドフィルム１１にパンチング加工を施し、半導体チップ１との接続のための窓（１.５ｍｍ幅のスリット）を４個形成した。次いで、上記ポリイミドフィルムに厚さ１８μｍの電解銅箔を１５０℃のローラで加熱圧着した。
【０１０１】
次いで、上記電解銅箔上に実施例１と同様にして金メッキ配線１２を形成した。
【０１０２】
次に、湿式法により作製した厚さ５０μｍポリイミド不織布のコア層６を作製した。次に、ＭＥＫ溶媒にビフェニル型エポキシ樹脂（ＹＸ−４０００）を溶かし，オルソクレゾールノボラック型フェノール硬化剤（Ｈ−１）を加えて、一次粒子平均径が１２ｎｍの微小フィラ（Ｒ９７４）と、ニトリルブタジエンゴム（ＸＥＲ−９１）および触媒（トリフェニルフォスフィン）を配合したワニス（不揮発成分３５重量％）を３０μｍずつ、上記コア層６の両面に塗布，乾燥した接着層５を有する緩衝層シート１７を作製した。
【０１０３】
前記配線基板上に、上記緩衝層シート１７を金型にて所定の形状に打ち抜いた後１２０℃で２秒間加熱圧着し、緩衝層２を形成した。この緩衝層２上に位置合わせを行い、半導体チップ１が付いた配線基板３を支持するための支持部材８を１２０℃，２秒で貼付けた。
【０１０４】
次に、配線基板３から突き出たリード１３を、実施例１と同様にして超音波を加えて、半導体チップ１のアルミニウムパッド２２上に接続した。接続部をシリコーン系封止材７（ＴＳＪ３１５０）で封止し、１５０℃４時間加熱硬化させた。上記加熱工程で接着層も硬化した。次に、実施例１と同様にして電極４を形成した。
【０１０５】
〔実施例  ４〕
図７は本発明の一実施例の半導体装置の模式断面図である。実施例１で用いた長尺状ポリイミドフィルム１１にパンチング加工を施し、半導体チップ１との接続のための窓（１.５ｍｍ×９.８ｍｍ）を４個形成した。次いで、上記ポリイミドフィルムに厚さ１８μｍの電解銅箔を１５０℃のローラで加熱圧着した。
【０１０６】
次いで、上記電解銅箔上に実施例１と同様にして金メッキ配線１２を形成した。
【０１０７】
次に上記配線基板上に、延伸法により厚さ１００μｍの３次元網目構造を持つＰＴＦＥのコア層６を作製した。コア層と同様にして作製した３次元網目構造の厚さ３０μｍのＰＴＦＥに、実施例３で用いた不揮発成分３５％のワニスを含浸し、乾燥して接着層５を作製した。
【０１０８】
上記コア層６の両面に接着層５をロールラミネータにより貼り合わせ緩衝層シート１７を作製し、金型にて所定の形状に打ち抜いた後１２０℃で２秒間加熱圧着した。
【０１０９】
この緩衝層２上に位置合わせを行い半導体チップ１が付いた支持部材８を１２０℃，２秒で貼付けた。
【０１１０】
次に配線基板３から突き出たリード１３を、実施例１と同様にして超音波を加えて、半導体チップ１のアルミニウムパッド２２上に接続した。接続部をエポキシ系封止材７（ＲＣ０２１Ｃ）で封止し、８０℃３０分、１５０℃４時間加熱硬化させた。上記の加熱工程で接着層も硬化した。次に実施例１と同様にして電極４を形成した。
【０１１１】
〔実施例  ５〕
図８に本発明の配線テープの作製工程の概略を示す。
【０１１２】
工程ａ：エポキシ系接着剤の付いた幅３５ｍｍ×厚さ５０μｍの長尺状ポリイミドフィルム１１（ユーピレックスＳ）にパンチング加工を施し、半導体チップ１との接続のためのスリットを形成した。
【０１１３】
工程ｂ：上記ポリイミドフィルム１１に厚さ１８μｍの銅箔１４を１５０℃のローラで加熱圧着した。
【０１１４】
工程ｃ〜ｄ：上記銅箔１４上に感光性レジスト１５（Ｐ−ＳＲ３００Ｓ）を塗布後、９０℃／３０分ベーク後、パターンを露光現像しエッチングマスク１５’を形成した。
【０１１５】
工程ｅ：４０℃の塩化鉄水溶液（塩化鉄濃度は４０°ボーメ：比重約１.３８）中でエッチングマスク１５’で被覆されていない部分の銅箔１４をエッチングし、次いでエッチングマスク１５’を剥離して銅配線を形成し、この銅配線最表面上に電気金メッキし金メッキ配線１２を形成した。
【０１１６】
工程ｆ：この配線パターンが形成された配線テープ１６を位置合わせした後、２５０℃に加熱されたステージ２０上に固定した。延伸法により３次元網目構造を持つＰＴＦＥのコア層（厚さ１００μｍ）６を作製した。コア層と同様にして作製した３次元網目構造を持つ３０μｍのＰＴＦＥに、実施例３で用いた不揮発成分３５％のワニスを含浸，乾燥し、接着層５を作製した。
【０１１７】
上記コア層６の両面に接着層５を配し、ロールラミネータにより貼り合わせ緩衝層シート１７を作製し、金型１８，１９を用いて所定の形状に打ち抜き、１秒間１５０℃で圧着し、緩衝層２を形成した。
【０１１８】
〔実施例  ６〕
図９は本発明の一実施例の半導体装置の模式断面図である。実施例３の長尺状ポリイミドフィルム１１に、同様にして電解銅箔を形成し、同じくレジストマスク法により配線部分に金メッキ配線１２を形成し、配線基板３を作製した。
【０１１９】
次に、熱伝導率が４２７Ｗ／ｍＫの銀粉を７０重量％配合したＰＴＦＥを延伸法により３次元網目構造の銀粉入りＰＴＦＥ作製し、コア層６（厚さ１００μｍ）とした。
【０１２０】
同じく延伸法で作製した３次元網目構造の１０μｍと５０μｍのＰＴＦＥのそれぞれに、実施例３で用いた不揮発成分３５％ワニスを含浸，乾燥して接着層５作製した。上記コア層の両面に上記接着層のそれぞれを配し、ロールラミネータにより貼合わせ、接着層５の厚さが異なる緩衝層シート１７を作製した。
【０１２１】
上記配線基板３上に、配線基板側に５０μｍの接着層が接着できるよう配置し、金型で所定の形状に打ち抜いた後、１２０℃，２秒間加熱圧着し、緩衝層２を形成した。
【０１２２】
上記の緩衝層２上に位置合わせを行い半導体チップ１を１２０℃，２秒で貼付けた。さらに支持部材８も同様の条件で貼付けた。
【０１２３】
次に、配線基板から突き出たリード１３を、実施例１と同様じ条件で超音波を加えて、半導体チップ１のアルミニウムパッド２２上に接続した。接続部をエポキシ系封止材７（ＲＣ０２１Ｃ）で封止し８０℃３０分、１５０℃４時間加熱硬化させた。この加熱工程で接着層も硬化した。また、配線基板３の半田ボール接続部に、実施例１と同様にして電極４を形成した。
【０１２４】
〔実施例  ７〕
図１と同じタイプの半導体装置を以下の工程で作製した。実施例１の長尺状ポリイミドフィルム１１に金メッキ配線１２を形成した配線基板３を作製した。
【０１２５】
不揮発成分３５％のワニスを、膜厚３０μｍアラミド不織布の両面に１０μｍづつ塗布，乾燥し、３次元網目構造の接着層５を作製した。この接着層を、アラミド不織布（厚さ１００μｍ）コア層６の両面に配し、ロールラミネータで貼合わせて、コア層６と接着層５が形成された緩衝層シート１７を作製した。これを金型にて所定の形状に打ち抜いた後、前記配線基板３上に１２０℃で２秒間加熱圧着し、緩衝層２を形成した。
【０１２６】
上記の緩衝層２上に位置合わせを行い半導体チップ１を１２０℃２秒で貼付けた。次に、配線基板３から突き出たリード１３を、実施例１と同じ条件で超音波を加えて半導体チップ１のアルミニウムパッド２２上に接続した。接続部をエポキシ系封止材７（ＲＣ０２１Ｃ）で封止し８０℃３０分、１５０℃４時間加熱硬化させた。この加熱工程で接着層も硬化した。
【０１２７】
次いで、実施例１と同様にして配線基板３の半田ボール接続部に電極４を形成した。
【０１２８】
〔実施例  ８〕
図１０は本発明の一実施例の半導体装置の模式断面図である。実施例１の長尺状ポリイミドフィルム１１に金メッキ配線１２を形成した配線基板３を作製した。
【０１２９】
次に、延伸法により３次元網目構造を持つＰＴＦＥのコア層６（厚さ５０μｍ）作製した。コア層と同様の方法で作製した３次元網目構造を持つ３０μｍＰＴＦＥに、実施例３で用いたワニス（但し、カーボンが配合されておりワニスの不揮発成分が３０％）を含浸，乾燥後、さらに上記ワニスを片面にのみ１０μｍコートして接着層５を作製した。
【０１３０】
上記５０μｍのコア層の両面に、１０μｍコートした側が外側となるよう接着層を配し、ロールラミネータで貼合わせ、黒色の接着層５が形成された緩衝層シート１７を作製した。これを金型で所定の形状に打ち抜いた後、前記配線基板３上に１２０℃で２秒間加熱圧着し、緩衝層２を形成した。
【０１３１】
上記の緩衝層２上に位置合わせを行い、半導体チップ１を１２０℃２秒で貼付けた。さらに支持部材８も同様の条件で貼付けた。
【０１３２】
次に、配線基板３から突き出たリード１３を実施例１と同じの条件で超音波を加えて半導体チップ１のアルミニウムパッド２２上に接続した。接続部をエポキシ系封止材７（ＲＣ０２１Ｃ）で封止し８０℃３０分、１５０℃４時間加熱硬化させた。この加熱工程で接着層５も硬化した。
【０１３３】
配線基板３の半田ボール接続部に実施例１と同様にして電極４を形成した。
【０１３４】
〔実施例  ９〕
実施例１と同じタイプの半導体装置を次の工程に基づいて作製した。実施例１の長尺状ポリイミドフィルム１１に金メッキ配線１２を形成した配線基板３を作製した。
【０１３５】
次に、延伸法により作成した２７０μｍの３次元網目構造を持つＰＴＦＥのコア層６の両面に、３０μｍの熱可塑性ポリイミドフィルム（レグルス：三井東圧製）をロールラミネータにて貼り合わせ、接着層５が形成された緩衝層シート１７を作製した。
【０１３６】
上記緩衝層シート１７を上記配線基板３上に配し、金型にて所定の形状に打ち抜いた後、２５０℃で２秒間加熱圧着し緩衝層２を形成した。
【０１３７】
上記の緩衝層２上に位置合わせを行い半導体チップ１を２５０℃２秒で貼付けた。次に配線基板３から突き出たリード１３を、実施例１と同じ条件で超音波を加えて半導体チップ１のアルミニウムパッド２２上に接続した。接続部をエポキシ系封止材７（ＲＣ−０２１Ｃ）で封止し１５０℃４時間加熱硬化させた。
【０１３８】
次いで、実施例１と同様にして配線基板３の半田ボール接続部に電極４を形成した。
【０１３９】
〔実施例  １０〕
実施例２と同じタイプの半導体装置を次の工程に基づいて作製した。実施例１の長尺状ポリイミドフィルム１１に金メッキ配線１２を形成した配線基板３を作製した。
【０１４０】
延伸法により厚さ３５０μｍの３次元網目構造を持つＰＴＦＥのコア層６を作成した。次に、ＭＥＫ溶媒にビスフェノールＡ型エポキシ樹脂（ＥＰ１０１０：油化シェル製）を溶かし、オルソクレゾールノボラック型フェノール硬化剤（Ｈ−１：明和化成製）を加え、触媒（トリフェニルフォスフィン：和光純薬社製）を配合したワニス（不揮発成分３０％）を、３０μｍの３次元網目構造を持つＰＴＦＥに含浸，乾燥して接着層５を形成した。
【０１４１】
前記コア層６と接着層５とをロールラミネータで貼合わせ緩衝層シート１７を作製した。これを金型で所定の形状に打ち抜いた後、上記配線基板３に１７０℃で２秒間加熱圧着して緩衝層２を形成した。
【０１４２】
上記の緩衝層２上に位置合わせを行い、半導体チップ１を１７０℃２秒で貼付けた。次に配線基板３から突き出たリード１３を、実施例１と同じ条件で超音波を加えて半導体チップ１のアルミニウムパッド２２上に接続した。接続部をエポキシ系封止材７（ＲＣ−０２１Ｃ）で封止し１５０℃４時間加熱硬化させた。
【０１４３】
次いで、実施例１と同様にして配線基板３の半田ボール接続部に電極４を形成した。
【０１４４】
〔実施例  １１〕
図５と同じタイプの半導体モジュールを次の工程に基づいて作製した。
【０１４５】
実施例１０の半導体装置の電極４を、ＨＣＬ−Ｅ６７を用いて作製した多層配線回路基板に位置合わせをした後、フラックスを塗布して接触させ、赤外線リフロー処理を行って実装し、半導体モジュールを作製した。
【０１４６】
〔実施例  １２〕
コア層６として３次元網目構造を持つ厚さ３０μｍＰＴＦＥを用い、その両面に３次元網目構造を持つ厚さ５０μｍＰＴＦＥに、実施例３で用いた不揮発成分３５％のワニスを含浸、乾燥して作製した接着層５をロールラミネータにより貼り合わせて緩衝層シート１７とし、実施例１と同様にして半導体装置を作製した。
【０１４７】
〔実施例  １３〕
図３に示す半導体装置を、次の工程に基づき作製した。実施例１で用いた長尺状ポリイミドフィルム１１にエッチングにより配線層を形成した。
【０１４８】
上記配線層にソルダーレジストインキ（Ｓ４０：太陽インキ製）をスクリーン印刷法で塗布し、１４０℃／２０分加熱硬化し、ソルダーレジスト２１を形成した。
【０１４９】
次に、配線の露出部を電気金メッキにより金メッキ配線１２を形成し、配線基板３を作製した。上記配線基板３のポリイミドフィルム側に、実施例９と同様にして緩衝層２を形成した。
【０１５０】
上記緩衝層２上に位置合わせを行い、半導体チップ１を２５０℃，２秒で貼合わせた。
【０１５１】
次に、配線基板３からつき出たリード１３を、実施例１と同じ条件で半導体チップ１のアルミニウムパッド２２上に接続した。接続部をエポキシ系樹脂封止剤７（ＲＣ−０２１Ｃ）で封止し１４０℃，４時間硬化した。
【０１５２】
次いで、実施例１と同様にして配線基板３のはんだボール接続部に電極４を形成した。
【０１５３】
〔比較例  １〕
コア層６として１００μｍのポリイミドフィルムを用いた以外は実施例１と同様にして接着層を持つ緩衝層２を形成し、半導体装置を作製した。
【０１５４】
〔比較例  ２〕
緩衝層として、実施例２で用いた接着層のみの膜厚１５０μｍのシートを作製し、実施例２と同様にして半導体装置を作製した。
【０１５５】
〔比較例  ３〕
実施例１で用いた配線基板３にメタルマスクを重ね、粘度が９００Ｐａ・ｓの液状付加型シリコーン樹脂（ＴＳＥ３２２：東芝シリコーン製）を、ウレタンゴム製スキージを用いて印刷し、１５０℃で１時間硬化てし緩衝層を形成した。
【０１５６】
上記の緩衝層上に、スクリーン印刷でシリコーン系接着材（ＫＥ１８２０：信越化学製）を塗布後、位置合わせを行い、半導体チップ１を１８０℃，１分で貼付けた。
【０１５７】
次に配線基板３から突き出たリード１３を、実施例１と同じ条件で超音波を加えて半導体チップ１のアルミニウムパッド２２上に接続した。接続部をシリコーン系封止材（ＴＳＪ３１５０：東芝シリコーン製）で封止し１５０℃４時間加熱硬化させた。
【０１５８】
次いで、実施例１と同様にして配線基板３の半田ボール接続部に電極４を形成した。
【０１５９】
前記実施例２〜４，実施例６〜１０，１２，１３、並びに、比較例１〜３の半導体装置を実施例１と同様にして実装基板に実装し、−５５℃〜１２５℃での温度サイクル試験、および、８５℃，相対湿度８５％の雰囲気中で４８時間吸湿させた後、２４０℃，５秒のリフロー試験を実施した。
【０１６０】
また、緩衝層２の形成から半導体チップ１の貼付けまでに要する時間を測定した。さらにリードを半導体チップ１に接合する際の接合不良率を、半導体チップ１と電極間の抵抗値（１ＭΩ以上：不合格）により評価した。
【０１６１】
また、完成した半導体装置を実施例１と同様に樹脂で埋め込み後、半導体チップ１面に対し垂直方向に沿って切断し、切断面から緩衝層２の厚さに対するコア層６厚さの比率（ａ／ｂ）を測定した。緩衝層２の吸湿率、不純物濃度（Ｋ+，Ｎａ+，Ｃｌ-）、線膨張係数および緩衝層ピール強度も測定した。これらの結果を前記表１に併せて示す。
【０１６２】
本発明による各実施例の半導体装置は、比較例３の半導体装置と比べてリード汚染が無いため接合不良率が低い。また、緩衝層形成から半導体チップ１貼付けまでの時間も短い。さらに、組立後の緩衝層２の厚さに対するコア層厚さ比率が、０（比較例２）のものに比べて、０.２以上の半導体装置は、リフロー試験で不良が発生しない。
【０１６３】
【発明の効果】
従来のシート状エラストマでは、実装リフロー時にエラストマに吸湿した水分による水蒸気圧で、半導体チップと配線基板とを接続するリードの切断、半導体チップ間の剥離等が起こり易かった。
【０１６４】
これに対し、本発明の応力緩衝層を有する半導体装置は、半導体チップと配線基板とを接続するリードの接続信頼性が高く、これを用いることで量産性にも優れている。
【０１６５】
また、緩衝層が通気性を有する多孔質体で構成されているため、実装リフロー時に発生する水蒸気がこの緩衝層を介して外部に放出され、配線基板の膨れや破損が生じない。
【０１６６】
更にまた、バンインテストにおいて、半導体チップにダメージを与えることなくテストができる。また、テストが低荷重で実施できるので、安価な試験装置が使用できると云う効果がある。
【図面の簡単な説明】
【図１】本発明の半導体装置の一例を示し、(ａ)は模式断面図、(ｂ)は底面図、(ｃ)は配線の模式図である。
【図２】本発明の半導体装置の一例を示し(ａ)は模式断面図、(ｂ)は底面図、(ｃ)は(ａ)図のＡ−Ａ’部の模式断面図である。
【図３】本発明の半導体装置の一例を示す模式断面図である。
【図４】コア層の緩衝層全体に対する厚さの比率と、実装リフロー時の不良率との関係を示すグラフである。
【図５】本発明の半導体モジュールの一例を示し、(ａ)模式断面図、(ｂ)は斜視図である。
【図６】本発明の半導体装置の一例を示し(ａ)は底面図、(ｂ)は(ａ)図のＢ−Ｂ’部の模式断面図、(ｃ)は(ａ)図のＣ−Ｃ’部の模式断面図である。
【図７】本発明の半導体装置の一例を示す模式断面図である。
【図８】本発明の配線テープの作製工程を示す模式断面図である。
【図９】本発明の半導体装置の一例を示す模式断面図である。
【図１０】本発明の半導体装置の一例を示す模式断面図である。
【符号の説明】
１…半導体チップ、２…緩衝層、３…配線基板、４…電極、５…接着層、６…コア層、７…封止材、８…支持部材、９…半導体装置、１０…実装基板、１１…ポリイミドフィルム、１２…金メッキ配線、１３…リード、１４…銅箔、１５…感光性レジスト、１５’…エッチングマスク、１６…配線テープ、１７…緩衝層シート、１８，１９…金型、２０…ステージ、２１…ソルダーレジスト、２２…アルミニウムパッド。
【図１】
0004127884.tif 000003
【図２】
0004127884.tif 000004
【図３】
0004127884.tif 000005
【図４】
0004127884.tif 000006
【図５】
0004127884.tif 000007
【図６】
0004127884.tif 000008
【図７】
0004127884.tif 000009
【図８】
0004127884.tif 000010
【図９】
0004127884.tif 000011
【図１０】
0004127884.tif 000012