(57)【特許請求の範囲】
【請求項１】
通信制御装置（１０８）であって：
デバイス（１１１）；
前記デバイスに結合された第１通信ライン（１１６）であって、第１容量を有し、かつディセーブルされることがある第１通信ライン（１１６）；
前記デバイスに結合された第２通信ライン（１１７）であって、前記第１容量とは異なる第２容量を有する第２通信ライン（１１７）；および
前記第１および第２通信ラインを駆動するコントローラ（１１０）であって、前記コントローラは、前記第１通信ラインをディセーブルする前に前記第１通信ラインを介して前記デバイスをプログラムし、かつ前記コントローラは、前記第１通信ラインがディセーブル中に、前記第２通信ラインを介して前記デバイスをプログラムする、コントローラ（１１０）；
によって構成され、前記デバイスは、
レギュレータ（１４０）と、
前記レギュレータ，前記第１通信ラインおよび前記第２通信ラインに結合されたレギュレータ制御回路（１５０）であって、前記レギュレータ制御回路は、前記第１および第２通信ライン上のプログラミングに応答して、前記レギュレータをパワーオフ状態にし、かつ前記レギュレータ制御回路は、前記第２通信ラインを介するプログラミングに応答して、前記レギュレータをパワーオン状態にする、レギュレータ制御回路（１５０）；
によって構成されることを特徴とする通信制御装置（１０８）。
【請求項２】
前記レギュレータ制御回路は、第１および第２ＡＮＤゲート（１５１，１５２）と、ＯＲゲート（１５３）とによって構成され、前記第１ＡＮＤゲートは、第１，第２および第３入力（１５４〜１５６）と、第１出力（１５７）とを有し、前記第１入力は反転され、かつ前記第２通信ラインに結合され、前記第２入力はスタンバイ信号を受けるために前記第１通信ラインに結合され、前記第３入力はイネーブル信号を受けるために前記第１通信ラインに結合され、また第２ＡＮＤゲートは、第４および第５入力（１５８，１５９）と、第２出力（１６０）とを有し、前記第４入力は反転され、かつ前記第３入力に結合され、前記第５入力は前記第２入力に結合され、前記ＯＲゲートは、第６および第７入力（１６１，１６２）と、第３出力（１６３）とを有し、前記第６入力は前記第１出力に結合され、前記第７入力は前記第２出力に結合され、前記第３出力は前記レギュレータに結合されることを特徴とする請求項１記載の装置。
【請求項３】
通信制御装置（１０８）であって：
デバイス（１１１）；
前記デバイスに結合された第１通信ライン（１１６）であって、第１容量を有し、かつディセーブルされることがある第１通信ライン（１１６）；
前記デバイスに結合された第２通信ライン（１１７）であって、前記第１容量とは異なる第２容量を有する第２通信ライン（１１７）；
前記第１および第２通信ラインを駆動するコントローラ（１１０）であって、前記コントローラは、前記第１通信ラインをディセーブルする前に前記第１通信ラインを介して前記デバイスをプログラムし、かつ前記コントローラは、前記第１通信ラインがディセーブル中に、前記第２通信ラインを介して前記デバイスをプログラムする、コントローラ（１１０）；
によって構成され、前記デバイスは、
同期整流器（１６７）を有するスイッチング・レギュレータ回路（１６５）と、
前記スイッチング・レギュレータ回路，前記第１通信ラインおよび前記第２通信ラインに結合されたスイッチング・レギュレータ制御回路（１８０）であって、前記スイッチング・レギュレータ制御回路は、前記第１および第２通信ライン上のプログラミングに応答して、同期整流器をパワーオフ状態にし、また前記スイッチング・レギュレータ制御回路は、前記第２通信ラインを介するプログラミングに応答して、前記同期整流器をパワーオン状態にする、スイッチング・レギュレータ制御回路（１８０）と
によって構成されることを特徴とする通信制御装置（１０８）。
【請求項４】
前記第１通信ラインは、多重ライン・バスであり、および前記第２通信ラインは、単一のラインであることを特徴とする請求項１または３に記載の装置。
【請求項５】
前記デバイスはレギュレータ（１４０）からなり、さらに、前記コントローラおよび前記レギュレータに結合された第１クロック（１１２）であって、前記レギュレータによって電力が供給される、第１クロック（１１２）と、
前記コントローラに結合された第２クロック（１３０）と、
を含んで構成されることを特徴とする請求項１又は３に記載の装置。
【請求項６】
前記レギュレータは、前記第１および第２通信ラインに結合され、および
前記コントローラは、前記第１クロックをパワーオフ状態にするために、前記第１クロックによって設定されるレートにて前記第１および第２通信ライン上でプログラミングを通信し、その後、前記コントローラは、前記第１クロックをパワーオン状態にするために、前記第２クロックによって設定されるレートにて前記第２通信ライン上でプログラミングを通信することを特徴とする請求項５記載の装置。
【請求項７】
前記スイッチング・レギュレータ制御回路は、第１および第２ＡＮＤゲート（１８１，１８２）と、ＯＲゲート（１８３）とによって構成され、前記第１ＡＮＤゲートは、第１および第２入力（１８４，１８５）と、第１出力（１８６）とを有し、前記第１入力は前記第２通信ラインに結合され、前記第２入力はスタンバイ信号を受けるために前記第１通信ラインに結合され、前記第２ＡＮＤゲートは、第３および第４入力（１８７，１８８）と、第２入力（１８９）とを有し、前記第３入力は反転され、かつ前記第２入力に結合され、前記第４入力はイネーブル信号を受けるために前記第１通信ラインに結合され、前記ＯＲゲートは第５および第６入力（１９０，１９１）と、第３入力（１９２）とを有し、前記第５入力は前記第１出力に結合され、前記第６入力は前記第２出力に結合され、前記第３出力は前記スイッチング・レギュレータ回路に結合されることを特徴とする請求項３記載の装置。
【請求項８】
通信制御方法であって：
第１容量を有する第１通信ライン（１１６）上で通信する段階；
前記第１通信ラインをディセーブルする段階；および
前記第１容量とは異なる第２容量を有する第２通信ライン（１１７）上で通信する段階；
によって構成され、前記ディセーブルする段階は前記第１及び第２通信ライン上のプログラミングに応答して実行され、前記第２通信ライン上で通信する段階は、プログラミングに応答してパワーオン信号を通信することを含むことを特徴とする方法。
【請求項９】
前記第１通信ライン上で通信する前記段階は、第１クロック（１１２）によって設定される第１レートにて前記第１通信ライン上で通信するサブ段階を含み、および
前記第２通信ライン上で通信する前記段階は、第２クロック（１３０）によって設定される第２レートにて前記第２通信ライン上で通信するサブ段階であって、前記第２レートは前記第１レートとは異なる、サブ段階を含むことを特徴とする請求項８記載の方法。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、一般に電子デバイスに関し、さらに詳しくは、電子デバイス内の通信制御に関する。
【０００２】
【従来の技術】
多くの電子デバイスは、バッテリによって駆動される。電力消費を最小限に抑え、かつバッテリ電力を節約するこれらのバッテリ駆動型電子デバイスは、電子デバイスの動作時間を延長するのに役立つため商業的な優位性を有する。従って、バッテリ駆動型デバイスによって消費されるエネルギ量を低減するために、かなりの量の資本と努力が費やされる。
【０００３】
無線電話は、バッテリ駆動電子デバイスの一種類である。時分割多元接続（ＴＤＭＡ）規格に従って動作するような無線装置は、２つの動作モード、すなわち、制御モードと通信モードとを採用する。制御モードのアクティブな状態では、無線電話は、発呼または着呼して、通信モードに入るのを待つ間、リモート・デバイスからのページング情報を間欠的に受信する。無線電話が制御モードで（すなわち、アイドル中に）ページング情報を受信しないと、スタンバイ・モードになり、このとき無線電話の一部は電力消費を低減するためにパワーオフ状態にされる。
【０００４】
一般にパワーオフ状態にされない無線電話の一つの部分に、マスタ・クロックがある。マスタ・クロックは、高容量バス上でプログラミングを無線電話の他の集積回路に通信するために、無線電話におけるコントローラによって用いられる高速タイミング基準を与える。マスタ・クロックをパワーオフ状態にすると、このようなプログラミングをディセーブルし、実際に、無線電話をディセーブルする。マスタ・クロックがオフのとき、コントローラは、例えば、スタンバイ状態から抜けるときにパワー・オン状態に戻るために、プログラミングを他の集積回路に通信できない。
【０００５】
【発明が解決しようとする課題】
一方、当業者であれば、マスタ・クロックは大きな電力消費の源であることが理解される。例えば、１３ＭＨｚで動作するシステム・クロックは、ページング情報を受信しないアイドル期間中に、１ｍＡもの電流を消費する。従って、電力消費の節減を最大限にするためには、マスタ・クロックなどの回路の周期的なパワーオフを可能にする、電子デバイスにおける通信制御のための装置および方法が必要とされる。
【０００６】
【実施例】
電子デバイスで用いられる通信制御装置は、デバイスと、第１および第２通信ラインと、コントローラとを含む。集積回路でもよいデバイスと、コントローラとは、コントローラによって駆動される第１および第２通信ラインによって相互接続される。第１および第２通信ラインは異なる容量を有し、第１通信ラインはディセーブルされることがある。コントローラは、ディセーブルする前にこの第１通信ラインを利用してデバイスをプログラムし、また第１通信ラインがディセーブル中に、第２通信ラインを介してデバイスをプログラムする。このような通信ラインの構成を利用することにより、通信制御装置は、マスタ・クロックを含む通信装置の部分を周期的にパワーオフ状態にすることができ、このパワーオフ状態からパワーオン状態に戻ることが可能である。
【０００７】
図１に示す通信システム１００は、通信リンク１０３を介して通信するリモート通信デバイス１０１とローカル通信デバイス１０２とによって構成される。図示の実施例では、リモートおよびローカル・デバイス１０１，１０２は、それぞれ基地局および無線電話であり、リンク１０３は無線周波数（ＲＦ）信号をなす。ローカル・デバイス１０２は、アンテナ１０４，ＲＦ部１０５，制御部１０６および電源部１０７を含み、この電源部１０７は好ましくは電源をローカル・デバイス１０２に供給する１つまたはそれ以上のバッテリからなる。ローカル・デバイス１０２の制御モードおよび通信モードのアクティブ状態では、リンク１０３のＲＦ信号はアンテナ１０４で受信され、ＲＦ部１０５によって受信データおよび音声信号に変換されて、制御部１０６によって処理され、また制御部１０６において生成された送信データおよび音声信号は、ＲＦ部１０５によってＲＦ送信信号に変換されて、アンテナ１０４によってリンク１０３のＲＦ信号として発信される。ローカル・デバイス１０２の制御モードのスタンバイ状態では、電力消費を節減するため、制御部１０６およびＲＦ部１０５の一部がパワーダウンまたはパワーオフ状態にされる
ローカル・デバイス１０２は、通信制御装置１０８を含む。通信制御装置１０８は、ＲＦ部１０５のＲＦトランシーバＩＣ１０９と、制御部１０６のコントローラ１１０と、制御部１０６の電力制御ＩＣ１１１とを含む。ＲＦトランシーバＩＣ１０９は、リンク１０３のＲＦ信号の送受信で用いられる合成周波数を生成する。ＲＦトランシーバＩＣ１０９は、外部から結合された水晶１１３によって供給されるマスタ・クロック１１２を含む。マスタ・クロック１１２は、コントローラ１１０に結合されたライン１１４上で、マスタ・クロック基準ＭＣ＿ＲＥＦを生成する高速クロックである。図示の実施例では、マスタ・クロック１１２によって生成されるマスタ・クロック基準ＭＣ＿ＲＥＦは、１３ＭＨｚのクロック信号である。マスタ・クロック１１２を含むＲＦトランシーバＩＣ１０９には電源が供給され、電源ライン１１５を介して電力制御ＩＣ１１１によってパワーオン状態またはパワーオフ状態にされる。マスタ・クロック１１２および水晶１１３は、図面ではＲＦトランシーバＩＣ１０９に内蔵されて示されるが、電力制御ＩＣ１１１によって給電される単独の基準発振器回路でも構成できることが当業者に理解される。ＲＦトランシーバＩＣ１０９は、好ましくはＡＳＩＣ(application specific IC) デバイスであるが、適切なディスクリート・デバイスによって構成してもよい。
【０００８】
コントローラ１１０は、ローカル・デバイス１０２の動作を制御するためにプログラミングを通信する。コントローラ１１０は、好ましくは、Motorola, Inc よって製造・販売される６８３３８マイクロコントローラなど、プログラム済みマイクロコントローラ・デバイスであるが、他の適切なマイクロプロセッサまたはＡＳＩＣデバイスによって構成してもよい。コントローラ１１０は、バス１１６および制御ライン１１７を含む複数の通信ラインを駆動することによってプログラミングを通信する。コントローラ１１０は、ライン１１４を介して受け取られるマスタ・クロック基準ＭＣ＿ＲＥＦによって設定されるレートあるいはマスタ基準クロックＭＣ＿ＲＥＦから導出されるレートにて、バス１１６および制御ライン１１７を駆動する。バス１１６は、比較的大量のプログラミングをＩＣまたは他のデバイスに高速で通信するのに適した高容量の通信ラインである。図示の実施例では、バス１１６は、Motorola, Inc.によって製造・販売される無線電話において採用されるようなシリアル・プログラミング・インタフェース（ＳＰＩ：Serial Programming Interface）をサポートする、３Ｍｂｉｔｓ／秒の容量を有する多重ライン・バスである。あるいはバス１１６はパラレル・バスでもよいことが当業者に理解される。マスタ・クロック１１２がパワーオフ状態にされ、かつマスタ・クロック基準ＭＣ＿ＲＥＦがコントローラ１１０によって用いるためにライン１１４上にない場合、バス１１６はディセーブルされ、プログラミングを通信するために利用できなくなる。
【０００９】
制御ライン１１７は、比較的少量のプログラミングを低速度で通信するのに適した低容量の通信ラインである。図示の実施例では、制御ライン１１７は、スタンバイ制御信号ＳＴＡＮＤＢＹ専用の単一のラインである。スタンバイ制御信号ＳＴＡＮＤＢＹは、コントローラ１１０によってプログラムされることで、論理高レベルまたは論理低レベルを有する。ＲＦトランシーバＩＣ１０９がパワーオフ状態にされ、かつマスタ・クロック基準ＭＣ＿ＲＥＦがライン１１４上にない場合、コントローラ１１０は、ライン１１８を介して電力制御ＩＣ１１１から受けるリアルタイム・クロック基準ＲＴＣ＿ＲＥＦによって設定されるレートあるいはリアルタイム・クロック基準ＲＴＣ＿ＲＥＦから導出されるレートにて、制御ライン１１７を介してスタンバイ制御信号ＳＴＡＮＤＢＹのプログラミングを実行する。
【００１０】
電力制御ＩＣ１１１は、一般にレギュレータ機能をローカル・デバイス１０２に与える。電力制御ＩＣ１１１は、バス・インタフェース１２０，リアル・タイム・クロック回路１３０，レギュレータ１４０，１４１，レギュレータ制御回路１５０，スイッチング・レギュレータ回路１６５およびスイッチング・レギュレータ制御回路１８０を含む。電力制御ＩＣ１１１は、好ましくはＡＳＩＣデバイスであるが、適切なディスクリート・デバイスによって構成してもよい。
【００１１】
バス・インタフェース１２０は、電力制御ＩＣ１１１用のプログラミングを受けるためにバス１１６に結合される。バス・インタフェース１２０は、バス１１６を介して受けたプログラミングを、電力制御ＩＣ１１１の内部のバス１２１およびライン１２２，１２３，１２４，１２５上で出力する。図示の実施例では、バス１２１はバス１１６と実質的に同様であり、ライン１２２，１２３，１２４，１２５は、それぞれレギュレータ・スタンバイ信号ＳＴＲ，レギュレータ・イネーブル信号ＥＮＲ，スイッチング・レギュレータ・スタンバイ信号ＳＴＳＲおよびスイッチング・レギュレータ・イネーブル信号ＥＮＳＲ専用の単一のラインである。各信号ＳＴＲ，ＥＮＲ，ＳＴＳＲ，ＥＮＳＲは、論理高レベルまたは論理低レベルを有するようにプログラムされる。バス・インタフェース１２０は、シリアル・インタフェース，パラレル・インタフェースまたはバス１１６と整合性のある他のインタフェースである。
【００１２】
リアルタイム・クロック回路１３０は、ライン１１８上でリアルタイム・クロック基準ＲＴＣ＿ＲＥＦを供給し、またライン１３２上で逓倍(multiplied)リアルタイム・クロック基準ＭＲＴＣ＿ＲＥＦを供給する。リアルタイム・クロック１３０は、電力制御ＩＣ１１１に外部結合された水晶１３１によって供給される。水晶１３１は、好ましくは、腕時計などで用いられるような低コストの水晶である。リアルタイム・クロック回路１３０は、好ましくは、電源部１０７の専用の再充電可能なコイン・セル型バッテリ（図示せず）によって給電される。図示の実施例では、リアルタイム・クロック基準ＲＴＣ＿ＲＥＦは３２ｋＨｚクロック信号であり、逓倍リアルタイム・クロック基準ＭＲＴＣ＿ＲＥＦの周波数は、リアルタイム・クロック基準ＲＴＣ＿ＲＥＦの周波数の約８倍である。
【００１３】
レギュレータ１４０，１４１は、電源部１０７によって給電される線形レギュレータである。レギュレータ１４０，１４１は、それぞれバス１２１に結合されたプログラミング・ポート１４２，１４３と、それぞれレギュレータ制御回路１５０に結合されたＯＮポート１４４，１４５と、それぞれ電源部１０７に結合された電源ポート１４６，１４７と、それぞれ出力ポート１４８，１４９とを含む。レギュレータ１４０，１４１は、論理高レベルがＯＮポート１４４，１４５上に存在するときに、パワーオン状態になる。パワーオン状態では、レギュレータ１４０，１４１は、プログラミング・ポート１４２，１４３にて受けたプログラミングによって構築される。いったん構築されると、レギュレータ１４０，１４１は、電源ポート１４６，１４７にある入力電圧ＶＩＮ１およびＶＩＮ２を、出力ポート１４８，１４９にて調整電圧Ｖ１およびＶ２に変換する。調整電圧Ｖ１は、ＲＦトランシーバＩＣ１０９と、そこにあるマスタ・クロック１１２とをパワーオン状態にするのに十分な電力を与えるために、電源ライン１１５に結合される。調整電圧Ｖ２は、ローカル・デバイス１０２の他の回路に給電するための追加電力を与える。レギュレータ１４０，１４１は、論理低レベルがＯＮポート１４４，１４６にある場合に、パワーオフ状態になる。パワーオフ状態では、レギュレータ１４０，１４１はディセーブルされ、調整電圧Ｖ１，Ｖ２を供給しない。この状態では、ＲＦトランシーバＩＣ１０９と、そこにあるマスタ・クロック１１２とはパワーオフ状態にされる。
【００１４】
レギュレータ制御回路１５０は、レギュレータ１４０，１４１を選択的にパワーオン状態またはパワーオフ状態にするために、レギュレータ１４０，１４１，制御ライン１１７およびライン１２２，１２３に結合される。レギュレータ制御回路１５０は複数の論理ゲートを有し、それにはＡＮＤゲート１５１，１５２およびＯＲゲート１５３が含まれる。ＡＮＤゲート１５１は、スタンバイ制御信号ＳＴＡＮＤＢＹの補数を受けるために制御ライン１１７に結合された反転入力ポート１５４と、レギュレータ・イネーブル信号ＥＮＲを受けるためにライン１２３に結合された入力ポート１５５と、レギュレータ・スタンバイ信号ＳＴＲを受けるためにライン１２２に結合された入力ポート１５６と、出力ポート１５７とを有する。ＡＮＤゲート１５２は、レギュレータ・スタンバイ信号ＳＴＲの補数を受けるためにライン１２２に結合された反転入力ポート１５８と、レギュレータ・イネーブル信号ＥＮＲを受けるためにライン１２３に結合された入力ポート１５９と、出力ポート１６０とを有する。ＯＲゲート１５３は、ＡＮＤゲート１５１，１５２の出力ポート１５７，１６０にそれぞれ結合された入力ポート１６１，１６２と、レギュレータ電源状態信号ＰＳＲを与えるためにレギュレータ１４０，１４１のＯＮポート１４４，１４５に結合された出力ポート１６３とを有する。
【００１５】
レギュレータ制御回路１５０は、次式によって定義される：
【００１６】
【数１】
ＰＳＲ＝ＳＴＡＮＤＢＹ反転・ＥＮＲ・ＳＴＲ＋ＳＴＲ反転・ＥＮＲ
数１は、レギュレータ・イネーブル信号ＥＮＲが論理高レベルを有し、かつレギュレータ・スタンバイ信号ＳＴＲが論理低レベルを有するか、スタンバイ制御信号ＳＴＡＮＤＢＹが論理低レベルを有し、かつレギュレータ・スタンバイ信号ＳＴＲが論理高レベルを有する場合に、レギュレータ電源状態信号ＰＳＲは論理高レベルを有することを表す。それ以外の場合には、レギュレータ電源状態信号ＰＳＲは論理低レベルを有する。
【００１７】
レギュレータ制御回路１５０は、２つのモードのうちの一方で動作するように構成可能である。第１モードは、好ましくは、ローカル・デバイス１０２の制御モード中に採用される。この第１モードでは、レギュレータ制御回路１５０のＡＮＤゲート１５１は、主にレギュレータ１４０，１４１の制御を促進する。制御モードのアクティブ状態に入ると、レギュレータ１４０，１４１はコントローラ１１０によってアクティブにされ、コントローラ１１０は、スタンバイ制御信号ＳＴＡＮＤＢＹを論理低レベルに設定する制御ライン１１７を介し、かつバス１１６，バス・インタフェース１２０およびライン１２２，１２３によって定められる経路であって、レギュレータ・スタンバイ信号ＳＴＲおよびレギュレータ・イネーブル信号ＥＮＲをそれぞれ論理高レベルに設定する経路を介して、プログラミングをレギュレータ制御回路１５０に通信する。これは、レギュレータ電源状態信号ＰＳＲを論理高レベルに設定する。
【００１８】
制御モードのアクティブ状態からスタンバイ状態に遷移すると、コントローラ１１０は、マスタ・クロック基準ＭＣ＿ＲＥＦによって設定されるレートにて、制御ライン１１７上のスタンバイ制御信号ＳＴＡＮＤＢＹを論理高レベルに設定する。レギュレータ電源状態信号ＰＳＲは論理低レベルになり、レギュレータ１４０，１４１ならびにそれによって給電されるＲＦトランシーバＩＣ１０９およびマスタ・クロック１１２をパワーオフ状態にする。マスタ・クロック１１２がパワーオフ状態になると、コントローラ１１０はバス１１６を介して高容量でプログラミングを通信できなくなる。
【００１９】
スタンバイ状態からアクティブ状態に遷移すると、コントローラ１１０は、リアルタイム・クロック基準ＲＴＣ＿ＲＥＦによって設定されるレートにて、制御ライン１１７上のスタンバイ制御信号ＳＴＡＮＤＢＹを論理低レベルに設定する。レギュレータ電源状態信号ＰＳＲは論理高レベルになり、レギュレータ１４０，１４１およびＲＦトランシーバＩＣ１０９をパワーオン状態にする。マスタ・クロック１１２はリスタートされ、バス１１６を介した高容量のプログラミングはイネーブルされる。従って、レギュレータ制御ライン１５０とともに制御ライン１１７を採用することにより、レギュレータ１４０，１４１と、マスタ・クロック１１２を含むＲＦトランシーバＩＣ１０９とは、周期的にパワーオフ状態にすることができ、ローカル・デバイス１０２の動作に悪影響を及ぼさずに電力消費を節減できる。
【００２０】
ローカル・デバイスの通信モード中など、スタンバイ制御信号ＳＴＡＮＤＢＹから独立して動作することが望ましい場合、レギュレータ制御回路１５０は第２動作モードを採用する。この第２モードでは、ＡＮＤゲート１５２はレギュレータ１４０，１４１の制御を促進する。このモードでは、バス１１６，バス・インタフェース１２０およびライン１２２，１２３を介してレギュレータ・イネーブル信号ＥＮＲを論理高レベルにプログラムし、かつレギュレータ・スタンバイ信号ＳＴＲを論理低レベルにプログラムすることにより、コントローラ１１０がレギュレータ電源状態信号ＰＳＲを論理高レベルに設定すると、レギュレータ１４０，１４１はパワーオン状態にされる。また、レギュレータ・イネーブル信号ＥＮＲを論理低レベルにプログラムし、かつレギュレータ・スタンバイ信号ＳＴＲを論理低レベルにプログラムすることにより、コントローラ１１０がレギュレータ電源状態信号ＰＳＲを論理低レベルに設定すると、レギュレータはパワーオフ状態にされる。
【００２１】
バス１１６および制御ライン１１７の二重通信経路は、スイッチング・レギュレータ回路１６５でも有利に利用できる。スイッチング・レギュレータ回路１６５は、スイッチャ１６６，同期整流器(synchronous rectifier) １６７，ｐチャネルＭＯＳＦＥＴ(Metal-Oxide-Semiconductor Field-Effect Transistor) １７５およびショットキー・ダイオード(Schottky diode)／インダクタ／キャパシタ回路網１７７を含む。スイッチャ１６６，ＭＯＳＦＥＴ１７５およびショットキー・ダイオード／インダクタ／キャパシタ回路網１７７は、全体でスイッチング・レギュレータを構成する。スイッチャ１６６は、バス１２１に結合されたプログラミング・ポート１６８と、ライン１３２に結合されたクロック・ポート１７０と、ＭＯＳＦＥＴ１７５に結合された制御ポート１７１と、同期整流器１６７に結合された制御ポート１７２と、スイッチング・レギュレータ回路１６５の出力ポート１７４に結合されたフィードバック・ポート１７３とを有する。同期整流器１６７は、制御ポート１７２に結合されたゲートと、ＭＯＳＦＥＴ１７５に結合されたドレインと、電力制御ＩＣ１１１の外部の電気グランドに結合されたソースとを有するｎチャネルＭＯＳＦＥＴ１７６によって構成される。ｐチャネルＭＯＳＦＥＴ１７５は、制御ポート１７１に結合されたゲートと、入力電圧ＶＩＮ３を受けるために電源部１０７に結合されたドレインと、ＭＯＳＦＥＴ１７５のドレインに結合されたソースとを有する。電力制御ＩＣ１１１の外部にあるショットキー・ダイオード／インダクタ／キャパシタ回路網１７７は、ＭＯＳＦＥＴ１７５，１７６のソース・ドレイン間接続と、スイッチング・レギュレータ回路１６５の出力ポート１７４との間で結合される。
【００２２】
スイッチャ１６６は、プログラミング・ポート１６８におけるプログラミングに応答して、スイッチング・レギュレータ回路１６５を通常モード（バック・モード(buck mode) ）で動作させる。通常モードでは、スイッチャ１６６は、ＭＯＳＦＥＴ１７５，１７６をクロック・ポート１７０で受けた逓倍リアルタイム・クロック基準ＭＲＴＣ＿ＲＥＦのレートにて交互に導通するように駆動することによって、同期整流器１６７を動作させる。これにより、出力電圧Ｖ３は、入力電圧ＶＩＮ３と、制御ポート１７１において存在する制御信号のデューティ・サイクルとを乗じたものに等しくなる。フィードバック・ポート１７３において受けた調整出力電圧Ｖ３に応答して、スイッチャ１６６は、出力電圧Ｖ３の所望の電圧レベルを得るために、制御ポート１７１におけるデューティ・サイクルを調整する。スイッチャ１６６は、より高い電流レベルにおいて効率を改善し、かつスイッチング・レギュレータ回路１６５がパルスをスキップして、スプリアス・エネルギを音声バンド内に出力することを防ぐために、同期整流器１６７を連続的に動作させる。このようなスプリアス・エネルギは、ローカル・デバイス１０２の通信モード中に送受信される音声信号と干渉する。
【００２３】
ローカル・デバイス１０２がスタンバイ状態のとき、音声信号は送受信されず、従ってスプリアス・エネルギが干渉するものがないので、同期整流器１６７は動作させる必要はない。スタンバイ・モード中に電力消費をさらに抑えるために、スイッチャ１６６は、スイッチング・レギュレータ制御回路１８０に結合されたＯＮポート１６９を含む。スイッチャ１６６は、論理低レベルがＯＮポート１６９上にある場合に、同期整流器１６７を連続的に動作させる。スイッチャ１６６は、論理高レベルがＯＮポート１６９上にある場合に、同期整流器１６７の動作を中止する。
【００２４】
スイッチング・レギュレータ制御回路１８０は、同期整流器１６７を通常モードで選択的に動作させるために、スイッチング・レギュレータ回路１６５，制御ライン１７７およびライン１２４，１２５に結合される。スイッチング・レギュレータ制御回路１８０は、ＡＮＤゲート１８１，１８２およびＯＲゲート１８３を含む複数の論理ゲートを有する。ＡＮＤゲート１８１は、スタンバイ制御信号ＳＴＡＮＤＢＹを受けるために制御ライン１１７に結合された入力ポート１８４と、スイッチング・レギュレータ・スタンバイ信号ＳＴＳＲを受けるためにライン１２４に結合された入力ポート１８５と、出力ポート１８６とを有する。ＡＮＤゲート１８２は、スイッチング・レギュレータ・スタンバイ信号ＳＴＳＲの補数を受けるためにライン１２４に結合された反転入力ポート１８７と、スイッチング・レギュレータ・イネーブル信号ＥＮＳＲを受けるためにライン１２５に結合された入力ポート１８８と、出力ポート１８９とを有する。ＯＲゲート１８３は、ＡＮＤゲート１８１，１８２の出力ポート１８６，１８９にそれぞれ結合された入力ポート１９０，１９１と、スイッチング・レギュレータ電源状態信号ＰＳＳＲを与えるためにスイッチャ１６６のＯＮポート１６９に結合された出力ポート１９２とを有する。
【００２５】
スイッチング・レギュレータ制御回路１８０は、次式によって定義される：
【００２６】
【数２】
ＰＳＳＲ＝ＳＴＡＮＤＢＹ・ＳＴＳＲ＋ＥＮＳＲ・ＳＴＳＲ反転
数２は、スタンバイ制御信号ＳＴＡＮＤＢＹが論理高レベルを有し、かつレギュレータ・スタンバイ信号ＳＴＳＲが論理高レベルを有し、あるいはスイッチング・レギュレータ・イネーブル信号ＥＮＳＲが論理高レベルを有し、かつスイッチング・レギュレータ・スタンバイ信号ＳＴＳＲが論理低レベルを有する場合に、スイッチング・レギュレータ電源状態信号ＰＳＳＲは論理高レベルを有することを表す。それ以外の場合には、スイッチング・レギュレータ電源状態信号ＰＳＳＲは論理低レベルを有する。
【００２７】
スイッチング・レギュレータ制御回路１８０は、２つのモードのうちの一方で動作するように構成可能である。ローカル・デバイス１０２の制御モード中に好ましくは採用される第１モードでは、ＡＮＤゲート１８１はスイッチング・レギュレータ回路１６５の制御を促進する。コントローラ１１０は、スタンバイ制御信号ＳＴＡＮＤＢＹを論理低レベルに設定する制御ライン１１７を介し、かつバス１１６，バス・インタフェース１２０およびライン１２４よって定められる経路であって、スイッチング・レギュレータ・スタンバイ信号ＳＴＳＲを論理高レベルに設定する経路を介して、プログラミングをスイッチング・レギュレータ制御回路１８０に通信する。これは、スイッチング・レギュレータ電源状態信号ＰＳＳＲを論理低レベルに設定し、これは同期整流器１６７をパワーオン状態にして、同期整流器１６７が動作することを可能にする。上で説明したように、スタンバイ状態に入るために、コントローラ１１０が制御ライン１１７上のスタンバイ制御信号ＳＴＡＮＤＢＹを論理高レベルに設定すると、スイッチング・レギュレータ電源状態信号ＰＳＳＲは論理高レベルになる。これは、同期整流器１６７をパワーオフ状態にし、パルス・スキップを可能にする。上で説明したように、スタンバイ状態から出るために、コントローラ１１０が制御ライン１１７上のスタンバイ制御信号ＳＴＡＮＤＢＹを論理低レベルに設定すると、スイッチング・レギュレータ電源状態信号ＰＳＳＲは論理高レベルになり、同期整流器１６７は動作する。従って、スイッチング・レギュレータ制御回路１８０とともに制御ライン１１７を利用することによって、同期整流器１６７は周期的にパワーオフ状態にすることができ、ローカル・デバイス１０２の動作に悪影響を及ぼさずに電力消費を節減できる。
【００２８】
ローカル・デバイスの通信モード中など、スタンバイ制御信号ＳＴＡＮＤＢＹから独立して動作することが望ましい場合、スイッチング・レギュレータ制御回路１８０は第２動作モードを採用する。第２モードでは、ＡＮＤゲート１８２はスイッチング・レギュレータ回路１６５の制御を促進する。このモードでは、バス１１６，バス・インタフェース１２０およびライン１２４，１２５を介してスイッチング・レギュレータ・イネーブル信号ＥＮＲを論理高レベルにプログラムし、かつスイッチング・レギュレータ・スタンバイ信号ＳＴＲを論理低レベルにプログラムすることによって、コントローラ１１０がスイッチング・レギュレータ電源状態信号ＰＳＳＲを論理高レベルに設定すると、同期整流器１６７はパワーオフ状態にされる。また、スイッチング・レギュレータ・イネーブル信号ＥＮＲを論理低レベルにプログラムし、かつスイッチング・レギュレータ・スタンバイ信号ＳＴＲを論理低レベルにプログラムすることにより、コントローラ１１０がスイッチング・レギュレータ電源状態信号ＰＳＳＲを論理低レベルに設定すると、同期整流器１６７はパワーオン状態にされる。
【００２９】
以上、高容量ラインがディセーブルされるときに、プログラミングを低容量ライン上で通信することにより、通信制御装置は電子デバイスの節電を向上できることがわかる。一つまたはそれ以上のレギュレータ，マスタ・クロックおよび同期整流器を含む電子デバイスの部分は、パワーオフ状態にすることができ、このパワーオフ状態からパワーオン状態に戻ることは、電子デバイスの動作を中断せずに可能である。
【図面の簡単な説明】
【図１】通信制御装置を利用する電子デバイスを採用する通信システムを示す部分的なブロック図および部分的な概略図である。
【符号の説明】
１００  通信システム
１０１  リモート通信デバイス
１０２  ローカル通信デバイス
１０３  通信リンク
１０４  アンテナ
１０５  ＲＦ部
１０６  制御部
１０７  電源部
１０８  通信制御装置
１０９  ＲＦトランシーバＩＣ
１１０  コントローラ
１１１  電力制御ＩＣ
１１２  マスタ・クロック
１１３  水晶
１１４  ライン
１１５  電源ライン
１１６  バス
１１７  制御ライン
１１８  ライン
１２０  バス・インタフェース
１２１  バス
１２２，１２３，１２４，１２５  ライン
１３０  リアル・タイム・クロック回路
１３１  水晶
１３２  ライン
１４０，１４１  レギュレータ
１４２，１４３  プログラミング・ポート
１４４，１４５  ＯＮポート
１４６，１４７  電源ポート
１４８，１４９  出力ポート
１５０  レギュレータ制御回路
１５１，１５２  ＡＮＤゲート
１５３  ＯＲゲート
１５４  反転入力ポート
１５５，１５６  入力ポート
１５７  出力ポート
１５８  反転入力ポート
１５９  入力ポート
１６０  出力ポート
１６１，１６２  入力ポート
１６３  出力ポート
１６５  スイッチング・レギュレータ回路
１６６  スイッチャ
１６７  同期整流器
１６８  プログラミング・ポート
１６９  ＯＮポート
１７０  クロック・ポート
１７１，１７２  制御ポート
１７３  フィードバック・ポート
１７４  出力ポート
１７５  ｐチャネルＭＯＳＦＥＴ
１７６  ｎチャネルＭＯＳＦＥＴ
１７７  ショットキー・ダイオード／インダクタ／キャパシタ回路網
１８０  スイッチング・レギュレータ制御回路
１８１，１８２  ＡＮＤゲート
１８３  ＯＲゲート
１８４，１８５  入力ポート
１８６  出力ポート
１８７  反転入力ポート
１８８  入力ポート
１８９  出力ポート
１９０，１９１  入力ポート
１９２  出力ポート
【図１】
0004185583.tif 000002