(57)【特許請求の範囲】
【請求項１】
３つ以上の高周波信号経路の何れか少なくとも一つを導通させ残りを遮断させる高周波スイッチ回路装置であって、
化合物半導体基板と、
前記化合物半導体基板上に形成された金属−半導体電界効果トランジスタからなり、前記３つ以上の高周波信号経路のそれぞれを断続する３つ以上のスイッチ要素と、
前記化合物半導体基板上に金属−半導体ショットキー接合として形成された複数のダイオードからなるダイオードロジック回路とを備え、
前記３つ以上のスイッチ要素の各々は、前記３つ以上の高周波信号経路の各々に挿入されたシリーズスイッチ要素と前記３つ以上の高周波信号経路の各々とグラウンドとの間に接続されたシャントスイッチ要素とからなり、
前記３つ以上のスイッチ要素の各シリーズスイッチ要素のゲート電極に３つ以上の制御電圧が個別に与えられ、
前記ダイオードロジック回路は、前記３つ以上の制御電圧の論理合成を行うことにより前記３つ以上のスイッチ要素毎に組み合わせの異なる少なくとも２つの制御電圧の論理和を個別の論理合成電圧としてそれぞれ出力し、
前記ダイオードロジック回路から出力される前記個別の論理合成電圧が前記３つ以上のスイッチ要素の各シャントスイッチ要素のゲート電極にそれぞれ与えられる高周波スイッチ回路装置。
【請求項２】
前記３つ以上の高周波信号経路のうちの一つの高周波信号経路とグラウンドとの間に接続されたシャントスイッチ要素のゲート電極に与えられる前記個別の論理合成電圧は、前記一つの高周波信号経路以外の他の高周波信号経路の各々に挿入されたシリーズスイッチ要素に与えられる全ての制御電圧の論理和である請求項１記載の高周波スイッチ回路装置。
【請求項３】
前記シリーズスイッチ要素およびシャントスイッチ要素はそれぞれ複数の金属−半導体電界効果トランジスタの直列回路で構成され、
前記ダイオードロジック回路は、前記全ての制御電圧の論理和を共通の論理合成電圧として出力し、
前記３つ以上のスイッチ要素のそれぞれのシリーズスイッチ要素およびシャントスイッチ要素について、前記ダイオードロジック回路から出力される前記共通の論理和電圧が前記複数の金属−半導体電界効果トランジスタの相互接続点に与えられる請求項１記載の高周波スイッチ回路装置。
【請求項４】
前記３つ以上のスイッチ要素のうちの一つのスイッチ要素のシャントスイッチ要素のゲート電極に与えられる前記個別の論理合成電圧は、前記３つ以上のスイッチ要素のうちの残りのスイッチ要素に与えられる全ての制御電圧の論理和である請求項３記載の高周波スイッチ回路装置。
【請求項５】
前記シリーズスイッチ要素およびシャントスイッチ要素はそれぞれ複数の金属−半導体電界効果トランジスタの直列回路で構成され、
前記３つ以上のスイッチ要素のそれぞれのシリーズスイッチ要素について、前記ダイオードロジック回路から出力される前記個別の論理合成電圧が前記複数の金属−半導体電界効果トランジスタの相互接続点に与えられ、
前記３つ以上のスイッチ要素のそれぞれのシャントスイッチ要素について、前記３つ以上の制御電圧が前記複数の金属−半導体電界効果トランジスタの相互接続点にそれぞれ与えられる請求項１記載の高周波スイッチ回路装置。
【請求項６】
前記３つ以上のスイッチ要素のうちの一つのスイッチ要素のシャントスイッチ要素のゲート電極とシリーズスイッチ要素を構成する金属−半導体電界効果トランジスタの相互接続点とに与えられる前記個別の論理合成電圧は、前記３つ以上のスイッチ要素のうちの残りのスイッチ要素に与えられる全ての制御電圧の論理和である請求項５記載の高周波スイッチ回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、化合物半導体基板上に形成された金属−半導体電界効果トランジスタ段で構成され、携帯電話等の通信端末装置に用いて好適な高周波スイッチ回路装置に関するものである。
【背景技術】
【０００２】
携帯電話の通信システムには、規格によってアクセス方式や無線伝送周波数が異なっている。そのため、世界の様々な地域で携帯電話機を使用するためには、サービスを利用する国・地域に応じて各々の規格に準拠した携帯電話機を携帯するか、もしくは、複数の通信システムに対応した１台のマルチバンド対応携帯電話機を携帯する必要がある。
【０００３】
後者の場合、１台で複数の通信システムを利用可能とするためには、通信システム毎に製造された部品を用いて携帯電話機を構成すればよい。ところが、対応可能なシステム数に比例して容積、重量ともに増加する。そのため、携帯用としては適さない。そこで、複数のシステムに対応した小型軽量の高周波部品が必要となっている。
【０００４】
携帯電話等の移動通信端末では、通信時にＧＨｚ帯の電波が使用される。その際、アンテナの切り替え回路や送受信切り替え回路などに、高周波での周波数特性の優れたガリウム・砒素（ＧａＡｓ）を用いた電界効果トランジスタ段をスイッチング素子として使用している。
【０００５】
この電界効果トランジスタ段は、例えば、ゲート電圧端子にピンチオフ電圧よりも十分に高いゲートバイアス電圧として、Ｈレベル（例えば３Ｖ）の電圧を印加してドレインーソース間を低インピーダンスにすることにより、電界効果トランジスタ段をオン状態に制御することができる。逆に、ゲート電圧端子にピンチオフ電圧よりも十分に低いゲートバイアス電圧として、Ｌレベル(例えば０Ｖ)の電圧を印加してドレインーソース間を高インピーダンスにすることにより、電界効果トランジスタ段をオフ状態に制御することができる。
【０００６】
図１３は、このようなスイッチング素子を用いた先行技術の第１の構成に係る高周波スイッチ回路装置の一例の回路図を示す。この高周波スイッチ回路装置は、例えばアンテナスイッチ部として使用される。ここでは、高周波スイッチ回路装置の１つである高周波用ＳＰ３Ｔ（Ｓｉｎｇｌｅ−Ｐｏｌｅ  Ｔｒｉｐｌｅ−Ｔｈｒｏｗ)スイッチを例として示す。
【０００７】
高周波用ＳＰ３Ｔスイッチは、たとえば入力された高周波信号の出力経路を切り替えるものであり、その入力側には、第１高周波信号端子ＲＦ１が配置されている。また、出力側には、第２高周波信号端子ＲＦ２、第３高周波信号端子ＲＦ３、および第４高周波信号端子ＲＦ４が配置されている。第１高周波信号端子ＲＦ１へ入力された高周波信号は、第２高周波信号端子ＲＦ２、第３高周波信号端子ＲＦ３および第４高周波信号端子ＲＦ４のいずれか一つから出力される。スイッチの入出力関係を上記とは逆にしても良い。
【０００８】
第１高周波信号端子ＲＦ１と第２高周波信号端子ＲＦ２との間には、高周波信号経路のスイッチングを行うスイッチ回路である第１電界効果トランジスタ段ＦＥＴ１が設けられている。また、第１高周波信号端子ＲＦ１と第３高周波信号端子ＲＦ３との間には、同様のスイッチ回路である第２電界効果トランジスタ段ＦＥＴ２が設けられている。第１高周波信号端子ＲＦ１と第４高周波信号端子ＲＦ４との間には、同様のスイッチ回路である第３電界効果トランジスタ段ＦＥＴ３が設けられている。以下、電界効果トランジスタ段は、電界効果トランジスタ段をスイッチング素子として用いたスイッチ回路を意味するものとする。
【０００９】
そして、第１制御電圧入力端子ＣＴＬ１、第２制御電圧入力端子ＣＴＬ２および第３制御電圧入力端子ＣＴＬ３に与えられる制御電圧により、それぞれの電界効果トランジスタ段ＦＥＴ１、ＦＥＴ２、ＦＥＴ３がオン・オフ制御される。これにより、第１高周波信号端子ＲＦ１は、第２高周波信号端子ＲＦ２、第３高周波信号端子ＲＦ３および第４高周波信号端子ＲＦ４のいずれか一つに電気的に接続される。なお、記号Ｒ１、Ｒ２およびＲ３は、第１電界効果トランジスタ段ＦＥＴ１、第２電界効果トランジスタ段ＦＥＴ２および第３電界効果トランジスタ段ＦＥＴ３の各々の電界効果トランジスタのゲートに接続された抵抗を示す。
【００１０】
一方、このようなＧａＡｓＦＥＴをスイッチング素子として用いる場合、低挿入損失、高アイソレーションの両立は難しいという問題がある。ＦＥＴ単体において高アイソレーションを得るにはＦＥＴのゲート電圧端子幅を小さくすれば良い。ところが、ゲート電圧端子幅を小さくすると、オン抵抗が増大するため、挿入損失が悪化するという問題がある。したがって、低挿入損失、高アイソレーションの両立は難しい。このようにＦＥＴ単体では低挿入損失、高アイソレーションの両立は難しいが、ＦＥＴを組み合わせることによりこの問題の解決が図られている。
【００１１】
図１４に、上記のような構成の先行技術の第２の構成に係る高周波スイッチ回路装置の例の回路図を示す。ここでは、例として、信号経路に対してシリーズＦＥＴとシャントＦＥＴをそれぞれ１個ずつ組み合わせてなる、高周波用ＳＰ３Ｔスイッチを示す。
【００１２】
この構成により、オフ状態のシリーズＦＥＴの容量成分を介して漏れるＲＦ信号をオン状態にあるシャントＦＥＴがグランドに引き込むことができ、高アイソレーションが得られるようになる。
【００１３】
この高周波スイッチ回路装置においては、第２高周波信号端子ＲＦ２と接地端子ＧＮＤとの間には第４電界効果トランジスタ段ＦＥＴ４が配置されている。これによって、第１高周波信号端子ＲＦ１と第２高周波信号端子ＲＦ２との間が遮断状態のときに、第１高周波信号端子ＲＦ１から第２高周波信号端子ＲＦ２へ第１電界効果トランジスタ段ＦＥＴ１を介して漏れ出してくる信号をグラウンドに引き込む。同様に、第３高周波信号端子ＲＦ３と接地端子ＧＮＤとの間には、第５電界効果トランジスタ段ＦＥＴ５が配置されている。さらに、第４高周波信号端子ＲＦ４と接地端子ＧＮＤとの間には、第６電界効果トランジスタ段ＦＥＴ６が配置されている。
【００１４】
以上のように、このスイッチ回路では、第４電界効果トランジスタ段ＦＥＴ４、第５電界効果トランジスタ段ＦＥＴ５、および第６電界効果トランジスタ段ＦＥＴ６からなるシャント回路が形成されている。記号Ｒ４、Ｒ５およびＲ６は、第４電界効果トランジスタ段ＦＥＴ４、第５電界効果トランジスタ段ＦＥＴ５、および第６電界効果トランジスタ段ＦＥＴ６の各電界効果トランジスタのゲートに接続された抵抗を示す。記号Ｃ１、Ｃ２およびＣ３は、第４電界効果トランジスタ段ＦＥＴ４、第５電界効果トランジスタ段ＦＥＴ５、および第６電界効果トランジスタ段ＦＥＴ６と直列に接続されたコンデンサを示す。
【００１５】
これら電界効果トランジスタ段ＦＥＴ１〜ＦＥＴ６は、第１制御電圧入力端子ＣＴＬ１ないし第６制御電圧入力端子ＣＴＬ６に与えられる制御電圧によりオン・オフ制御される。
【００１６】
具体的には、図１５の制御論理表に示すように、第１制御電圧入力端子ＣＴＬ１がハイ状態となるときは、第５制御電圧入力端子ＣＴＬ５および第６制御電圧入力端子ＣＴＬ６がハイ状態となる。同様に、第２制御電圧入力端子ＣＴＬ２がハイ状態となるときは、第４制御電圧入力端子ＣＴＬ４および第６制御電圧入力端子ＣＴＬ６がハイ状態となる。また、第３制御電圧入力端子ＣＴＬ３がハイ状態となるときは、第４制御電圧入力端子ＣＴＬ４および第５制御電圧入力端子ＣＴＬ５がハイ状態となる。これによって、各高周波信号間のアイソレーション特性を良好に保っている。
【００１７】
しかしながら、このようなアイソレーション確保用のシャントＦＥＴを有した高周波用ＳＰ３Ｔスイッチ回路の構成を採用するためには、各シャントＦＥＴのゲート電圧端子に印加する制御電圧を独立に制御するためだけに３系統の制御電圧入力端子が必要となる。したがって、シリーズＦＥＴの制御用も含めると６系統の制御電圧入力端子が必要になる。その結果、高周波スイッチ回路装置のパッケージのピン数の増加およびパッケージサイズの大型化につながるという問題があり、装置の小型化が要求される携帯端末には不適であった。
【００１８】
上記のような制御電圧入力端子数の増加を避けるための最も簡単な方法である第１の方法は、図１６に示すように、先行技術の第３の構成に係る高周波スイッチ回路装置の構成を採用することである。すなわち、各信号経路について、シリーズＦＥＴ１個に対してシャントＦＥＴをそれぞれ２個ずつ組み合わせることである。
【００１９】
具体的に言えば、上記で示したＳＰ３Ｔスイッチ構成において、第２高周波信号端子ＲＦ２と接地端子ＧＮＤとの間に第７電界効果トランジスタ段ＦＥＴ７を追加する。また同様に第３高周波信号端子ＲＦ３と接地端子ＧＮＤとの間に第８電界効果トランジスタ段ＦＥＴ８を追加する。さらに第４高周波信号端子ＲＦ４と接地端子ＧＮＤとの間に第９電界効果トランジスタ段ＦＥＴ９を追加する。
【００２０】
そして、第１制御電圧入力端子ＣＴＬ１により第１電界効果トランジスタ段ＦＥＴ１、第５電界効果トランジスタ段ＦＥＴ５および第６電界効果トランジスタ段ＦＥＴ６をオン・オフ制御する。同様に、第２制御電圧入力端子ＣＴＬ２により第２電界効果トランジスタ段ＦＥＴ２、第４電界効果トランジスタ段ＦＥＴ４および第９電界効果トランジスタ段ＦＥＴ９をオン・オフ制御する。さらに、第３制御電圧入力端子ＣＴＬ３により第３電界効果トランジスタ段ＦＥＴ３、第７電界効果トランジスタ段ＦＥＴ７および第８電界効果トランジスタ段ＦＥＴ８をオン・オフ制御する。
【００２１】
これによって、３系統の制御電圧入力端子でアイソレーションを良好に保つことができる。記号Ｒ７、Ｒ８およびＲ９は、第７電界効果トランジスタ段ＦＥＴ７、第８電界効果トランジスタ段ＦＥＴ８および第９電界効果トランジスタ段ＦＥＴ９の各々のゲートに接続された抵抗を示す。記号Ｃ４、Ｃ５およびＣ６は、第７電界効果トランジスタ段ＦＥＴ７、第８電界効果トランジスタ段ＦＥＴ８、および第９電界効果トランジスタ段ＦＥＴ９と各々直列に接続されたコンデンサを示す。
【００２２】
また、それ以外にも、差動増幅回路、およびインバータ回路による対称制御電圧発生回路を高周波スイッチ回路装置に内蔵することによりＳＰＤＴスイッチの制御電圧入力端子を削減する第２の方法が特許文献１に開示されている。また、シリーズＦＥＴの制御電圧入力端子をグラウンド端子に接続し、シャントＦＥＴのドレインまたはソースを電源端子に接続し、シャントＦＥＴの制御電圧をシリーズＦＥＴのドレインまたはソースに印加することで制御電圧入力端子を削減する第３の方法が特許文献２に開示されている。
【特許文献１】特開平６−８５６４１号公報
【特許文献２】特開平１１−１５０４６４号公報
【発明の開示】
【発明が解決しようとする課題】
【００２３】
しかしながら、上記のような方法を用いても、以下に示す問題が発生する。
【００２４】
上記第１の方法では、ＦＥＴの数が追加され、ＧａＡｓチップサイズの増大を招く。またそれとともに、シャントＦＥＴが各信号経路に１個追加されたことで、オン経路に並列に接続されているオフ状態のＦＥＴ、つまり容量成分が追加される。そのために、オン経路の挿入損失の周波数特性の悪化を招く。
【００２５】
また、第２の方法では、差動増幅回路およびインバータ回路をＧａＡｓチップ内で作成することは、極めて困難である。そのため、外部ピン数の増加および部品点数の増加、ＦＥＴ形成における全工程数の増大を招く。
【００２６】
さらに、第３の方法では、各ＦＥＴのドレインまたはソース電圧を制御しているため、多くのＦＥＴのドレインおよびソースの前後にＤＣカット用のコンデンサを接続する必要がある。したがって多くのコンデンサを高周波スイッチ回路に内蔵する必要があり、チップ面積の増大および部品点数の増加を招く。
【００２７】
本発明の目的は、上記問題点を解決するためになされたもので、チップサイズの増大、オン経路の挿入損失の周波数特性の悪化、外部ピンを通して入力すべき制御信号の数の増加を招くことなく、スイッチ要素を精細に制御することができる高周波スイッチ回路装置を提供することである。
【００２８】
本発明の他の目的は、今後進展する携帯電話機のさらなるマルチバンド化の際にも小型軽量の携帯電話機を実現するための小型軽量のアンテナスイッチを実現する高周波スイッチ回路装置を提供することである。
【００２９】
本発明のさらに他の目的は、マルチバンド化の際に困難であったアイソレーションの確保を実現し、高性能な高周波スイッチ回路装置を提供することである。
【課題を解決するための手段】
【００３０】
本発明は、上記した目的を達成するため、基本的には、以下に記載された技術構成を採用するものである。
【００３１】
本発明の高周波スイッチ回路装置は、３つ以上の高周波信号経路の何れか少なくとも一つを導通させ残りを遮断させる高周波スイッチ回路装置であって、化合物半導体基板と、前記化合物半導体基板上に形成された金属−半導体電界効果トランジスタからなり、前記３つ以上の高周波信号経路のそれぞれを断続する３つ以上のスイッチ要素と、前記化合物半導体基板上に金属−半導体ショットキー接合として形成された複数のダイオードからなるダイオードロジック回路とを備えている。
【００３２】
ここで、前記３つ以上のスイッチ要素の各々は、前記３つ以上の高周波信号経路の各々に挿入されたシリーズスイッチ要素と前記３つ以上の高周波信号経路の各々とグラウンドとの間に接続されたシャントスイッチ要素とからなり、前記３つ以上のスイッチ要素の各シリーズスイッチ要素のゲート電極に３つ以上の制御電圧が個別に与えられ、前記ダイオードロジック回路は、前記３つ以上の制御電圧の論理合成を行うことにより前記３つ以上のスイッチ要素毎に組み合わせの異なる少なくとも２つの制御電圧の論理和を個別の論理合成電圧としてそれぞれ出力し、前記ダイオードロジック回路から出力される前記個別の論理合成電圧が前記３つ以上のスイッチ要素の各シャントスイッチ要素のゲート電極にそれぞれ与えられる。
【００３３】
上記の構成において、複数のスイッチ要素のうちの一つのスイッチ要素のシャントスイッチ要素のゲート電極に与えられる個別の論理合成電圧は、例えば複数のスイッチ要素のうちの残りのスイッチ要素に与えられる全ての制御電圧の論理和である。
【００３４】
上記本発明の高周波スイッチ回路装置においては、シリーズスイッチ要素およびシャントスイッチ要素は例えば、それぞれ複数の金属−半導体電界効果トランジスタの直列回路で構成される。この場合、ダイオードロジック回路は、全ての制御電圧の論理和を共通の論理合成電圧として出力する。そして、３つ以上のスイッチ要素のそれぞれのシリーズスイッチ要素およびシャントスイッチ要素について、ダイオードロジック回路から出力される共通の論理和電圧が複数の金属−半導体電界効果トランジスタの相互接続点に与えられる。
【００３５】
上記の構成において、３つ以上のスイッチ要素のうちの一つのスイッチ要素のシャントスイッチ要素のゲート電極に与えられる個別の論理合成電圧は、例えば３つ以上のスイッチ要素のうちの残りのスイッチ要素に与えられる全ての制御電圧の論理和である。
【００３６】
上記本発明の高周波スイッチ回路装置においては、シリーズスイッチ要素およびシャントスイッチ要素は例えば、それぞれ複数の金属−半導体電界効果トランジスタの直列回路で構成される。この場合、３つ以上のスイッチ要素のそれぞれのシリーズスイッチ要素については、ダイオードロジック回路から出力される個別の論理合成電圧が複数の金属−半導体電界効果トランジスタの相互接続点に与えられ、また３つ以上のスイッチ要素のそれぞれのシャントスイッチ要素については、３つ以上の制御電圧が複数の金属−半導体電界効果トランジスタの相互接続点にそれぞれ与えられる構成でもよい。
【００３７】
上記の構成において、３つ以上のスイッチ要素のうちの一つのスイッチ要素のシャントスイッチ要素のゲート電極とシリーズスイッチ要素を構成する金属−半導体電界効果トランジスタの相互接続点とに与えられる個別の論理合成電圧は、例えば３つ以上のスイッチ要素のうちの残りのスイッチ要素に与えられる全ての制御電圧の論理和である。
【発明の効果】
【００４４】
以上のように本発明の高周波スイッチ回路装置は、ＦＥＴ作製工程で同時に作製することのできるショットキー接合よりなるダイオードを用い、複数の制御電圧入力端子の電圧を論理合成する、例えば複数の制御電圧入力端子の電圧のうち高い方を選択出力するダイオードロジック回路を、化合物半導体基板に一体的に形成している。これにより、アイソレーション確保用のシャントスイッチ要素をシリーズスイッチ要素の制御電圧入力端子の電圧により制御することができ、先行技術に比して制御系等を小型化することができる。このため、携帯電話機のマルチバンド化の際にも、パッケージのピン数の減少およびパッケージサイズの小型化および操作性の向上につながり、携帯電話機の小型化に貢献することができる。
【００４５】
また、このダイオードロジック回路をスイッチ要素を構成するＦＥＴのソースおよびドレイン、すなわち複数のＦＥＴの直列回路の中間接続点に接続することで、電源端子を追加することなく、電位を固定することができる。その結果、低挿入損失、高アイソレーション、低歪といった良好な特性を有する高周波スイッチ回路装置を実現することができる。
【００４６】
また、送受信切替えのように切り替える経路によって取り扱う電力が異なる場合においては、小電力を取り扱う受信側の電界効果トランジスタ段を一部共通にし、さらにその共通にした電界効果トランジスタ段をダイオードロジック回路によって制御することにより、制御系を増やすことなく、チップサイズを縮小することができ、更なる携帯電話機の小型化に貢献することができる。
【発明を実施するための最良の形態】
【００４７】
以下、本発明の実施の形態を、図面を参照しながら説明する。
【００４８】
（実施の形態１）
図１は、本発明の実施の形態１に係る高周波スイッチ回路装置の一例を示す回路図であり、具体的には高周波用ＳＰ３Ｔスイッチの回路構成を示す。
【００４９】
図１において、第１高周波信号端子ＲＦ１から第４高周波信号端子ＲＦ４まで、第１電界効果トランジスタ段ＦＥＴ１から第６電界効果トランジスタ段ＦＥＴ６まで、制御電圧入力端子ＣＴＬ１〜ＣＴＬ３は先行技術と同じものである。第１ダイオードＤ１から第６ダイオードＤ６までは、ダイオードロジック回路ＯＲ１を構成するダイオードであり、金属−半導体ＦＥＴのゲート電極と同一材料により金属−半導体ショットキー接合として作成されたダイオードである。このダイオードは、ＦＥＴ作製工程で同時に作製することができる。
【００５０】
第１ダイオードＤ１は、第３制御電圧入力端子ＣＴＬ３にアノードが接続され、そのカソードが第４電界効果トランジスタ段ＦＥＴ４のゲート電圧端子に接続されるとともに、抵抗Ｒ１０１を介して接地端子ＧＮＤに接続されている。第２ダイオードＤ２は、第２制御電圧入力端子ＣＴＬ２にアノードが接続され、そのカソードが第１ダイオードＤ１のカソードに接続されている。
【００５１】
第３ダイオードＤ３は、第３制御電圧入力端子ＣＴＬ３にアノードが接続され、そのカソードが第５電界効果トランジスタ段ＦＥＴ５のゲート電圧端子に接続されるとともに、抵抗Ｒ１０２を介して接地端子ＧＮＤに接続されている。第４ダイオードＤ４は、第１制御電圧入力端子ＣＴＬ１にアノードが接続され、そのカソードが第３ダイオードＤ３のカソードに接続されている。
【００５２】
第５ダイオードＤ５は、第２制御電圧入力端子ＣＴＬ２にアノードが接続され、そのカソードが第６電界効果トランジスタ段ＦＥＴ６のゲート電圧端子に接続されるとともに、抵抗Ｒ１０３を介して接地端子ＧＮＤに接続されている。第６ダイオードＤ６は、第１制御電圧入力端子ＣＴＬ１にアノードが接続され、そのカソードが第５ダイオードＤ５のカソードに接続されている。
【００５３】
次に動作について説明する。例えば、第１高周波信号端子ＲＦ１と第２高周波信号端子ＲＦ２の経路をオン状態にしたいときは以下のように動作する。第１制御電圧入力端子ＣＴＬ１にＨレベル電圧(例えば３Ｖ)を入力し、第２制御電圧入力端子ＣＴＬ２および第３制御電圧入力端子ＣＴＬ３にＬレベル電圧(例えば０Ｖ)を入力する。それによって、第１電界効果トランジスタ段ＦＥＴ１がオン状態、第２電界効果トランジスタ段ＦＥＴ２および第３電界効果トランジスタ段ＦＥＴ３がオフ状態となる。
【００５４】
このとき、第４電界効果トランジスタ段ＦＥＴ４のゲート電圧端子には、アノードが第３制御電圧入力端子ＣＴＬ３に接続されている第１ダイオードＤ１のカソードと、アノードが第２制御電圧入力端子ＣＴＬ２に接続されている第２ダイオードＤ２のカソードとが接続されている。そのため、第１ダイオードＤ１および第２ダイオードＤ２ともにアノードはＬレベル電圧の電位となる。第１ダイオードＤ１および第２ダイオードＤ２のカソードはＬレベル電位の接地端子ＧＮＤに抵抗Ｒ１０１を介して接続されている。したがって、第１ダイオードＤ１および第２ダイオードＤ２の各々のカソードとアノードの電位差がダイオードの閾値Ｖｆ以下であるので、第１ダイオードＤ１および第２ダイオードＤ２には電流が流れない。そのため、第４電界効果トランジスタ段ＦＥＴ４のゲート電圧端子には、第２制御電圧入力端子ＣＴＬ２と第３制御電圧入力端子ＣＴＬ３とへ与えられる２つの制御電圧のＯＲ電位、すなわちＬレベルの電圧が入力される。したがって、第４電界効果トランジスタ段ＦＥＴ４はオフ状態となる。
【００５５】
また、第５電界効果トランジスタ段ＦＥＴ５のゲート電圧端子には、アノードが第３制御電圧入力端子ＣＴＬ３に接続されている第３ダイオードＤ３のカソードと、アノードが第１制御電圧入力端子ＣＴＬ１に接続されている第４ダイオードＤ４のカソードとが接続されている。そのため、第３ダイオードＤ３のアノードはＬレベルの電位となり、第４ダイオードＤ４のアノードはＨレベルの電位となる。第３ダイオードＤ３および第４ダイオードＤ４のカソードはＬレベル電位の接地端子ＧＮＤに抵抗Ｒ１０２を介して接続されている。したがって、第４ダイオードＤ４のカソードとアノードの電位差がダイオードの閾値Ｖｆを超えるので、第４ダイオードＤ４に電流が流れる。その結果、第４ダイオードＤ４のカソードにはＨレベル電圧よりダイオードの電圧降下分（０．７Ｖ以下）を差し引いた電位が現れる。また、このとき第３ダイオードＤ３は、カソードとアノードの電位差がダイオードの閾値Ｖｆ以下（逆バイアス状態）であるので、第３ダイオードＤ３には電流が流れない。そのため、第５電界効果トランジスタ段ＦＥＴ５のゲート電圧端子には、第１制御電圧入力端子ＣＴＬ１と第３制御電圧入力端子ＣＴＬ３とに与えられる２つの制御電圧のＯＲ電位、正確にはＨレベル電圧よりダイオードの電圧降下分を差し引いた電位が加わる。つまり、電界効果トランジスタのピンチオフ電圧よりも十分に高いゲートバイアス電圧が第５電界効果トランジスタ段ＦＥＴ５に印加されることとなる。したがって、第５電界効果トランジスタ段ＦＥＴ５はオン状態となる。
【００５６】
同様に、第６電界効果トランジスタ段ＦＥＴ６のゲート端子には、アノードが第２制御電圧入力端子ＣＴＬ２に接続されている第５ダイオードＤ５のカソードと、アノードが第１制御電圧入力端子ＣＴＬ１に接続されている第６ダイオードＤ６のカソードとが接続されている。そのため、第５ダイオードＤ５のアノードはＬレベルの電位となり、第６ダイオードＤ６のアノードはＨレベルの電位となる。第５ダイオードＤ５および第６ダイオードＤ６のカソードはＬレベル電位の接地端子ＧＮＤに抵抗Ｒ１０３を介して接続されている。したがって、第６ダイオードＤ６のカソードとアノードの電位差がダイオードの閾値Ｖｆを超えるので第６ダイオードＤ６に電流が流れる。その結果、第６ダイオードＤ６のカソードにはＨレベル電圧よりダイオードの電圧降下分を差し引いた電位が現れる。また、このとき第５ダイオードＤ５は、カソードとアノードの電位差がダイオードの閾値Ｖｆ以下（逆バイアス状態）であるので、第５ダイオードＤ５には電流が流れない。そのため、第６電界効果トランジスタ段ＦＥＴ６のゲート電圧端子には、第１制御電圧入力端子ＣＴＬ１と第２制御電圧入力端子ＣＴＬ２とに与えられる２つの制御電圧のＯＲ電位、正確にはＨレベル電圧よりダイオードの電圧降下分を差し引いた電位が加わる。つまり、電界効果トランジスタのピンチオフ電圧よりも十分に高いゲートバイアス電圧が第６電界効果トランジスタ段ＦＥＴ６に印加されることとなる。したがって、第６電界効果トランジスタ段ＦＥＴ６はオン状態となる。
【００５７】
同様に、第１高周波信号端子ＲＦ１と第３高周波信号端子ＲＦ３の経路をオン状態にしたいとき、および第１高周波信号端子ＲＦ１と第４高周波信号端子ＲＦ４の経路をオン状態にしたいときには、第１制御電圧入力端子ＣＴＬ１、第２制御電圧入力端子ＣＴＬ２および第３制御電圧入力端子ＣＴＬ３へ図２の制御論理表に示すような制御電圧を与えればよい。その際、ダイオードロジック回路ＯＲ１は図２に示す制御論理表に示すように動作する。
【００５８】
本実施の形態１の高周波スイッチ回路では、先行技術の高周波スイッチ回路と比較して以下のような差がある。すなわち、図１４に示す先行技術の第２の構成では、アイソレーション特性を確保するため、６つの電界効果トランジスタ段の制御に６系統の制御電圧入力端子が必要である。また図１５に示す先行技術の第３の構成では、３系統の制御電圧入力端子でアイソレーションを確保するため、シャントＦＥＴの数を増やしていた。ところが、本実施の形態１の高周波スイッチ回路では、シャントＦＥＴの数を増やすことなく３系統の制御電圧入力端子で６つの電界効果トランジスタ段の制御が可能となる。このため、パッケージのピン数の減少およびパッケージサイズの小型化および操作性の向上につながり、携帯電話機の小型化に貢献することができる。
【００５９】
また、図３Ａ、３Ｂにダイオードロジック回路ＯＲ１中のダイオードをＧａＡｓ基板上スイッチ要素と一体的に作製するときの回路図とパターン構造の一例を示す。図３Ａ、３Ｂでは、２つのダイオードＤ１１，Ｄ１２を用いてダイオードロジック回路を構成する場合の例を示している。第１入力端子ＩＮ１および第２入力端子ＩＮ２は、２つのダイオードＤ１１，Ｄ１２のアノードに対応しており、各々図１の制御電圧入力端子に接続されている。第１出力端子ＯＵＴ１は、この２つのダイオードＤ１１，Ｄ１２の共通のカソードに対応している。つまり、第１出力端子ＯＵＴ１には、第１入力端子ＩＮ１および第２入力端子ＩＮ２に接続される制御電圧入力端子に与えられる制御電圧のＯＲ電圧が出力されることとなる。
【００６０】
これら２つのダイオードをＦＥＴ作製工程で同時に作製する場合、この第１入力端子ＩＮ１および第２入力端子ＩＮ２からの信号を入力する２つのダイオードのアノードは、ＧａＡｓ基板Ｓ１上に形成される活性層Ａ１と、この活性層Ａ１上に形成されるゲート電極ＧＴ１とによって形成される。また、２つのダイオードに共通のカソードは、この活性層Ａ１上にゲート電極ＧＴ１に対して櫛形に形成されるソース・ドレイン用オーミック電極ＳＤ１によって形成される。
【００６１】
このとき、ＧａＡｓ基板上に作製されるダイオード形成用のゲート長は高周波信号を通過させる電界効果トランジスタ段のゲート長と比較して１／１０以下のゲート長でよく、半導体基板内の占有面積も１／１０以下で済む。また、３つ以上のダイオードを用いてダイオードロジック回路を形成する場合においても、同様に、入力端子分の本数のゲート電極を形成し、さらにソース・ドレイン共通オーミック電極を櫛形に形成することで作製が可能である。なお、ソース・ドレイン共通オーミック電極は、櫛形に形成する必要はない。
【００６２】
本発明の実施の形態１によれば、ダイオードは、図３Ａ、３Ｂに示すように化合物半導体基板上に形成される金属−半導体ＦＥＴのゲート電極と同一材料によりＦＥＴ作製工程で同時に作製することのできるショットキー接合よりなるダイオードであり、さらにＦＥＴ形成と比較して１／１０以下の占有面積で作製が可能である。このため、先行技術と比較して大幅なチップサイズの縮小、並びに製造コストの低廉化を実現することができる。
【００６３】
（実施の形態２）
図４は、本発明の実施の形態２に係る高周波スイッチ回路装置の一例を示す図である。具体的には、高周波用ＳＰ３Ｔスイッチの回路構成を示す。
【００６４】
図４において、第１高周波信号端子ＲＦ１から第４高周波信号端子ＲＦ４まで、第１電界効果トランジスタ段ＦＥＴ１から第６電界効果トランジスタ段ＦＥＴ６まで、制御電圧入力端子ＣＴＬ１〜ＣＴＬ３は先行技術と同じものである。第１ダイオードＤ１から第６ダイオードＤ６までは、実施の形態１と同じものである。第１ダイオードＤ１ないし第９ダイオードＤ９はダイオードロジック回路ＯＲ２を構成するダイオードであり、金属−半導体ＦＥＴのゲート電極と同一材料によりＦＥＴ作製工程で同時に作製することのできるショットキー接合よりなるダイオードである。
【００６５】
第７ダイオードＤ７、第８ダイオードＤ８および第９ダイオードＤ９は、それぞれ第１制御電圧入力端子ＣＴＬ１、第２制御電圧入力端子ＣＴＬ２および第３制御電圧入力端子ＣＴＬ３にアノードが接続されている。それらのカソードは、抵抗Ｒ１０４を介して接地端子ＧＮＤに接続されている。さらに、それらのカソードは、第１電界効果トランジスタ段ＦＥＴ１から第６電界効果トランジスタ段ＦＥＴ６までの各々の電界効果トランジスタ段を構成する複数の電界効果トランジスタの中間接続点、すなわちソースまたはドレインに抵抗Ｒ２０１ないしＲ２０６を介して接続されている。
【００６６】
次に動作について説明する。図５に本実施の形態のダイオードロジック回路の制御論理表を示す。第１高周波信号端子ＲＦ１と第２高周波信号端子ＲＦ２、第３高周波信号端子ＲＦ３および第４高周波信号端子ＲＦ４との経路が各々オン状態にあるとき、各々の電界効果トランジスタ段ＦＥＴ１〜ＦＥＴ６は、実施の形態１と同様に動作する。
【００６７】
また、第７ダイオードＤ７、第８ダイオードＤ８および第９ダイオードＤ９は、アノードが制御電圧入力端子ＣＴＬ１、ＣＴＬ２、ＣＴＬ３にそれぞれ接続されており、カソードが抵抗Ｒ１０４を介して接地端子ＧＮＤに共通に接続されている。そのため、第７ダイオードＤ７、第８ダイオードＤ８および第９ダイオードＤ９のいずれか一つは、カソードとアノードの電位差がダイオードの閾値Ｖｆ以上であるので電流が流れ、カソードにはＨレベルの電圧よりダイオードの電圧降下分を差し引いた電位が現れる。
【００６８】
したがって、第１電界効果トランジスタ段ＦＥＴ１ないし第６電界効果トランジスタ段ＦＥＴ６の各々の電界効果トランジスタ段を構成する複数の電界効果トランジスタの中間接続点、すなわちソースまたはドレインが、制御電圧入力端子ＣＴＬ１、ＣＴＬ２およびＣＴＬ３のＯＲ電圧、正確にはＨレベルの電圧よりダイオードの電圧降下分を差し引いた電圧で固定されることとなる。
【００６９】
本実施の形態２の高周波スイッチ回路では、実施の形態１と同様の効果に加えて、複数の電界効果トランジスタの中間接続点をＨレベルの電圧よりダイオードの電圧降下分を差し引いた電圧で固定する。これに対し、電界効果トランジスタがオン状態のときは、ゲート端子電圧としてはＨレベルの電圧、またはＨレベルの電圧よりダイオードの電圧降下分を差し引いた電圧が与えられる。そのため、確実に０Ｖ以上の順バイアスで動作が可能となる。
【００７０】
また、電界効果トランジスタがオフ状態のときは、ゲート端子電圧としてはＬレベルの電圧が与えられる。したがって、（Ｌレベル電圧）−（Ｈレベルの電圧よりダイオードの電圧降下分を差し引いた電圧）の逆バイアスで電界効果トランジスタを確実に遮断できる。つまり、オン・オフ制御を確実に行うことができ、オフ状態の信号経路へのリークの抑制につながり、高アイソレーション、低歪といった良好な特性を有する高周波スイッチ回路装置を実現することができる。しかも、複数の電界効果トランジスタの中間接続点の電位を固定するための特別な電源が不要であり、電源供給のための端子も不要である。したがって、電位固定のために端子数が増加することもない。
【００７１】
（実施の形態３）
図６は、本発明の実施の形態３に係る高周波スイッチ回路装置の一例を示す図である。具体的には、高周波用ＳＰ３Ｔスイッチの回路構成を示す。
【００７２】
図６において、第１高周波信号端子ＲＦ１から第４高周波信号端子ＲＦ４まで、第１電界効果トランジスタ段ＦＥＴ１から第６電界効果トランジスタ段ＦＥＴ６まで、制御電圧入力端子ＣＴＬ１〜ＣＴＬ３は先行技術と同じものである。第１ダイオードＤ１から第６ダイオードＤ６までは、ダイオードロジック回路ＯＲ１を構成するダイオードであり、実施の形態１と同じものである。
【００７３】
本実施の形態３に係る高周波用ＳＰ３Ｔスイッチの回路構成では、第１電界効果トランジスタ段ＦＥＴ１のゲート電圧端子が、第４電界効果トランジスタ段ＦＥＴ４を構成する複数の電界効果トランジスタの中間接続点に抵抗Ｒ２０４を介して接続されている。同様に、第２電界効果トランジスタ段ＦＥＴ２のゲート電圧端子が、第５電界効果トランジスタ段ＦＥＴ５を構成する複数の電界効果トランジスタの中間接続点に抵抗Ｒ２０５を介して接続されている。さらに、第３電界効果トランジスタ段ＦＥＴ３のゲート電圧端子が、第６電界効果トランジスタ段ＦＥＴ６を構成する複数の電界効果トランジスタの中間接続点に抵抗Ｒ２０６を介して接続されている。
【００７４】
また、第４電界効果トランジスタ段ＦＥＴ４のゲート電圧端子が、第１電界効果トランジスタ段ＦＥＴ１を構成する複数の電界効果トランジスタの中間接続点に抵抗Ｒ２０１を介して接続されている。同様に、第５電界効果トランジスタ段ＦＥＴ５のゲート電圧端子が、第２電界効果トランジスタ段ＦＥＴ２を構成する複数の電界効果トランジスタの中間接続点に抵抗Ｒ２０２を介して接続されている。さらに、第６電界効果トランジスタ段ＦＥＴ６のゲート電圧端子が、第３電界効果トランジスタ段ＦＥＴ３を構成する複数の電界効果トランジスタの中間接続点に抵抗Ｒ２０３を介して接続されている。
【００７５】
次に動作について説明する。ダイオードロジック回路ＯＲ１の各ダイオードの動作は、実施の形態１と同様であり、図２に示す制御論理表のとおりである。本実施の形態の回路によれば、シリーズの電界効果トランジスタ段の中間接続点が常にシャントの電界効果トランジスタ段のゲート端子電圧で電位固定されており、シャントの電界効果トランジスタ段の中間接続点が常にシリーズの電界効果トランジスタ段のゲート端子電圧で電位固定されている。そのため、オン状態の電界効果トランジスタ段は、ソースおよびドレインがＬレベルの電圧で固定されることになり、確実に高い順バイアスで動作する。一方、オフ状態の電界効果トランジスタ段は、ソースおよびドレインがＨレベルもしくはＨレベルの電圧よりダイオードの電圧降下分を差し引いた電圧で固定されることになり、確実に高い逆バイアスで動作する。
【００７６】
本実施の形態３の高周波スイッチ回路によれば、実施の形態２と同様の効果に加えて、さらに電界効果トランジスタ段のオン・オフ制御を確実に行うことができるという効果がある。つまり、オン状態では、確実に順バイアスで動作することができ、オフ状態では、確実に高い逆バイアスにすることができる。そのため、実施の形態２と比較してさらに低挿入損失、高アイソレーション、低歪といった良好な特性を有する高周波スイッチ回路装置を実現することができる。
【００７７】
（実施の形態４）
図７は、本発明の実施の形態４に係る高周波スイッチ回路装置の一例を示す図である。具体的には、高周波用ＳＰ３Ｔスイッチの回路構成を示す。
【００７８】
本実施の形態４は、アンテナに対して送信受信切替えを行うというような、大小異なる２つ以上の電力を扱う通信端末装置に有効な回路構成である。この実施の形態における通信端末装置は通信帯域として準マイクロ波帯を用いるものとする。
【００７９】
図８にこの実施の形態を用いた通信端末のＲＦ信号処理部分を示す。この通信端末装置では、アンテナＡＮＴに対して少なくとも第１高周波信号と第２高周波信号と第３高周波信号とをそれぞれスイッチングする高周波スイッチ回路装置を有する。第１高周波信号が送信部ＴＸの第１送信回路ＴＸ１に接続され、第２高周波信号および第３高周波信号が受信部ＲＸの第１受信回路ＲＸ１および第２受信回路ＲＸ２に接続されている。
【００８０】
信号経路を構成する電界効果トランジスタで大電力を扱う場合、オフ状態にある電界効果トランジスタ段において歪を発生しやすい。このことから、複数の電界効果トランジスタを直列接続し、多段化することにより取り扱い電力を拡大している。本実施の形態によれば、図８の通信端末のＲＦ信号処理部分で示すように、経路間で取り扱い電力が異なり、受信側経路が複数あった場合、受信を扱う経路のオン・オフ動作を行うシリーズの電界効果トランジスタ段の複数段のうち、何段かの電界効果トランジスタ段をアンテナ側端子に共通ＦＥＴとして接続する。これにより、先行技術と同等の歪特性を有するアンテナスイッチ回路を小型化することが可能となる。
【００８１】
例えば、高周波用ＳＰ３Ｔスイッチの第１高周波信号端子ＲＦ１をアンテナ接続端子ＡＮＴとして使用し、第２高周波信号端子ＲＦ２を第１送信回路側端子ＴＸ１、第３高周波信号端子ＲＦ３を第１受信回路側端子ＲＸ１、第４高周波信号端子ＲＦ４を第２受信回路側端子ＲＸ２としてそれぞれ使用した場合において、本発明の実施の形態４を適用した回路構成について以下に説明する。
【００８２】
図７の回路構成において、第１高周波信号端子ＲＦ１ないし第４高周波信号端子ＲＦ４、第１電界効果トランジスタ段ＦＥＴ１および第４電界効果トランジスタ段ＦＥＴ４、制御電圧入力端子ＣＴＬ１ないしＣＴＬ３は先行技術と同じものを示す。第１ダイオードＤ１ないし第６ダイオードＤ６は、ダイオードロジック回路ＯＲ１を構成するダイオードであり、実施の形態１と同じものを示す。
【００８３】
アンテナ接続端子ＡＮＴ（ＲＦ１）と第１受信回路側端子ＲＸ１（ＲＦ３）との間のオン・オフ切替えを行うシリーズの電界効果トランジスタ段、すなわち実施の形態１における４段の電界効果トランジスタ段ＦＥＴ２が、２段の電界効果トランジスタ段ＦＥＴ２１と２段の電界効果トランジスタ段ＦＥＴ２２とで構成される。また、アイソレーション確保用のシャントの電界効果トランジスタ段、すなわち実施の形態１における４段の電界効果トランジスタ段ＦＥＴ５が、２段の電界効果トランジスタ段ＦＥＴ２４で構成される。
【００８４】
電界効果トランジスタ段ＦＥＴ２１のゲート端子電圧は、第２制御電圧入力端子ＣＴＬ２と第３制御電圧入力端子ＣＴＬ３とのＯＲ電圧により制御される。また、電界効果トランジスタ段ＦＥＴ２２のゲート端子電圧は第２制御電圧入力端子ＣＴＬ２により制御される。さらに、電界効果トランジスタ段ＦＥＴ２４のゲート端子電圧は第１制御電圧入力端子ＣＴＬ１と第３制御電圧入力端子ＣＴＬ３とのＯＲ電圧によって制御される。
【００８５】
また、同様に、アンテナ接続端子ＡＮＴ（ＲＦ１）と第２受信回路側端子ＲＸ２（ＲＦ４）との間のオン・オフ切替えを行うシリーズの電界効果トランジスタ段、すなわち実施の形態１における４段の電界効果トランジスタ段ＦＥＴ３が、２段の電界効果トランジスタ段ＦＥＴ２１と２段の電界効果トランジスタ段ＦＥＴ２３とで構成される。電界効果トランジスタ段ＦＥＴ２１が受信回路側経路共通の電界効果トランジスタ段となる。また、アイソレーション確保用のシャントの電界効果トランジスタ段、すなわち実施の形態１における４段の電界効果トランジスタ段ＦＥＴ６が、２段の電界効果トランジスタ段ＦＥＴ２５で構成される。
【００８６】
電界効果トランジスタ段ＦＥＴ２３のゲート端子電圧は第３制御電圧入力端子ＣＴＬ３により制御される。また、電界効果トランジスタ段ＦＥＴ２５のゲート端子電圧は第１制御電圧入力端子ＣＴＬ１と第２制御電圧入力端子ＣＴＬ２とのＯＲ電圧によって制御される。
【００８７】
次に動作について説明する。アンテナ接続端子ＡＮＴ（ＲＦ１）と第１送信回路側端子ＴＸ１（ＲＦ２）との経路をオン状態にするとき、第１制御電圧入力端子ＣＴＬ１にＨレベル電圧が与えられ、第２制御電圧入力端子ＣＴＬ２および第３制御電圧入力端子ＣＴＬ３にＬレベル電圧が与えられる。これによって、ダイオードロジック回路ＯＲ１を通して出力される制御信号およびそれらのＯＲ電圧により、電界効果トランジスタ段ＦＥＴ１、ＦＥＴ２４、ＦＥＴ２５がオン状態となり、その他の電界効果トランジスタ段ＦＥＴ４、ＦＥＴ２１、ＦＥＴ２２、ＦＥＴ２３がオフ状態となる。
【００８８】
このとき、歪特性は、オン経路（ＡＮＴ−ＴＸ１間）に対応して、オフ経路となるアンテナＡＮＴと接地端子ＧＮＤ、第１受信回路側端子ＲＸ１（ＲＦ３）および第２受信回路側端子ＲＸ２（ＲＦ４）との間にある、記号ＦＥＴ４、ＦＥＴ２１とＦＥＴ２２、ＦＥＴ２１とＦＥＴ２３で示すオフの状態の電界効果トランジスタ段によって決定される。オフ経路は、４段以上のオフ状態の電界効果トランジスタにより構成される。つまり、大電力を取り扱う送信状態のときは、本実施の形態４の回路の回路構成によれば、全ての電界効果トランジスタ段を４段にしたときと同様の歪特性を得ることができる。
【００８９】
次に、アンテナ接続端子ＡＮＴ（ＲＦ１）と第１受信回路側端子ＲＸ１（ＲＦ３）との経路をオン状態にするとき、第２制御電圧入力端子ＣＴＬ２にＨレベル電圧が与えられ、第１制御電圧入力端子ＣＴＬ１および第３制御電圧入力端子ＣＴＬ３にＬレベル電圧が与えられる。これによって、ダイオードロジック回路ＯＲ１を通して出力される、制御信号およびそれらのＯＲ電圧により、電界効果トランジスタ段ＦＥＴ４、ＦＥＴ２１、ＦＥＴ２２、ＦＥＴ２５がオン状態となり、その他の電界効果トランジスタ段ＦＥＴ１、ＦＥＴ２３、ＦＥＴ２４がオフ状態となる。
【００９０】
このとき、歪特性は、オン経路（ＡＮＴ−ＲＸ１）に対応して、オフ経路となるアンテナＡＮＴと接地端子ＧＮＤ、第１送信回路側端子ＴＸ１（ＲＦ２）および第２受信回路側端子ＲＸ２（ＲＦ４）との間にある、記号ＦＥＴ２４、ＦＥＴ１、ＦＥＴ２３で示すオフの状態の電界効果トランジスタ段によって決定される。オフ経路は、２段以上のオフ状態の電界効果トランジスタで構成される。
【００９１】
同様に、アンテナ接続端子ＡＮＴ（ＲＦ１）と第２受信回路側端子ＲＸ２（ＲＦ４）の経路をオン状態にするときも、オン経路（ＡＮＴ−ＲＸ２）に対応して、オフ経路となるアンテナＡＮＴと接地端子ＧＮＤ、第１送信回路側端子ＴＸ１（ＲＦ２）および第２受信回路側端子ＲＸ１（ＲＦ３）との間にある、記号ＦＥＴ２５、ＦＥＴ１、ＦＥＴ２２で示すオフの状態の電界効果トランジスタ段によって決定される。オフ経路は、２段以上のオフ状態の電界効果トランジスタで構成される。
【００９２】
つまり受信状態のときは、送信状態に対して小電力を取り扱うため、電界効果トランジスタの段数を少なくすることが可能であり、本実施の形態４の回路構成では、２段の電界効果トランジスタで歪特性を確保していることとなる。
【００９３】
本実施の形態４の高周波スイッチ回路装置では、送受信の切替えのように経路間の取り扱う電力が異なる場合において、受信時のような小電力を扱う経路の電界効果トランジスタ段を一部共通にすることができる。したがって、先行技術の高周波スイッチ回路装置と比較して、チップサイズの縮小が可能である。さらに、本実施の形態では、実施の形態１と同様のダイオードロジック回路を用いることで、各経路のシリーズのＦＥＴを制御する３つの制御系により全ての電界効果トランジスタ段の制御が可能である。そのため、先行技術の第２の構成に係る高周波スイッチ回路および本実施の形態１の高周波スイッチ回路と比較して、さらにパッケージサイズの小型化を実現できる。したがって、携帯電話機の小型化に貢献することができる。
【００９４】
（その他の変形例）
なお、本発明を上記の実施の形態に基づいて説明してきたが、本発明は、上記の実施の形態に限定されないのはもちろんである。以下のような場合も本発明に含まれる。
【００９５】
（１）  実施の形態１、２、３、４では、高周波スイッチ回路装置の例として１入力３出力のＳＰ３Ｔスイッチをあげたが、高周波スイッチ回路装置の入力端子および出力端子の数はこれに限定されない。また半導体回路装置が、多入力多出力の高周波スイッチ回路装置を構成する場合も勿論、本発明に含まれる。
【００９６】
図９に実施の形態１の構成を１入力４出力のＳＰ４Ｔスイッチに適用した場合の回路構成図を示す。また、図１０にこのダイオードロジック回路の制御論理表を示す。図９において、記号ＦＥＴ１０〜ＦＥＴ１７はそれぞれ電界効果トランジスタ段を示す。記号Ｒ１０〜Ｒ１７はそれぞれ抵抗を示す。記号ＲＦ５〜ＲＦ９はそれぞれ高周波信号端子を示す。記号Ｃ５〜Ｃ８はそれぞれコンデンサを示す。記号ＯＲ３はダイオードロジック回路を示す。記号Ｄ１０〜Ｄ２１はそれぞれダイオードを示す。記号Ｒ１０５〜Ｒ１０８はそれぞれ抵抗を示す。記号ＣＴＬ７〜ＣＴＬ１０はそれぞれ制御電圧入力端子を示す。
【００９７】
（２）  実施の形態１、２、３、４では、アイソレーション確保用のシャントＦＥＴを全経路に接続している形としたが、シャントＦＥＴの数はこれに限定されない。すなわち、全ての経路にシャントＦＥＴが接続されていない場合、また特定の経路だけにシャントＦＥＴが接続されている場合も勿論、本発明に含まれる。
【００９８】
図１１に実施の形態２の構成を、アイソレーション確保用シャントＦＥＴの接続されていないＳＰ３Ｔスイッチに適用した場合の回路構成を示す。
【００９９】
図１２に実施の形態３の構成をアイソレーション確保用シャントＦＥＴの接続されていないＳＰ３Ｔスイッチに適用した場合の回路構成を示す。
【０１００】
（３）  実施の形態１、２、３、４では、各高周波信号経路に設けられたスイッチ回路である電界効果トランジスタ段が、４個のＦＥＴの直列回路により構成されるとしたが、電界効果トランジスタ段の構成は、これに限らない。電界効果トランジスタ段が１個ないし複数のＦＥＴにより構成される場合も、本発明に含まれる。
【０１０１】
（４）  実施の形態４では、受信回路側の電界効果トランジスタ段のうち、２段を共通としたが、電界効果トランジスタ段の構成は、これに限らない。複数の電界効果トランジスタ段が１個ないし複数のＦＥＴを共通としている場合も、本発明に含まれる。
【０１０２】
（５）  実施の形態４では、ＳＰ３Ｔスイッチにおいて、２つの受信用経路について一部の電界効果トランジスタ段を共通としたが、共通にする経路の数は、これに限らない。ＳＰ４Ｔスイッチないし多入力多出力の高周波スイッチ回路装置を構成する場合において、３つ以上の経路で一部の電界効果トランジスタ段を共通としている場合も勿論、本発明に含まれる。
【０１０３】
（６）  上記実施の形態、および上記変形例をそれぞれ組み合わせて実施する場合も、本発明に含まれる。
【産業上の利用可能性】
【０１０４】
本発明の高周波スイッチ回路装置は、半導体回路を用いて構成される装置、中でも携帯電話機や携帯型無線情報端末において超短波帯から準マイクロ波帯での高周波信号の送受信を行う際の信号経路の切替えを行う高周波スイッチ装置として使用できる。
【図面の簡単な説明】
【０１０５】
【図１】本発明の第１の実施の形態の高周波スイッチ回路装置、例えばＳＰ３Ｔスイッチの回路構成を示す回路図である。
【図２】図１の高周波スイッチ回路装置に含まれるダイオードロジック回路ＯＲ１の制御論理表を示す図である。
【図３Ａ】図１の高周波スイッチ回路装置に含まれるダイオードロジック回路の一例を示す回路図である。
【図３Ｂ】図３Ａに示すダイオードロジック回路を構成するダイオードの構造の一例を示す平面図である。
【図４】本発明の第２の実施の形態の高周波スイッチ回路装置、例えばＳＰ３Ｔスイッチの回路構成を示す回路図である。
【図５】図４の高周波スイッチ回路装置に含まれるダイオードロジック回路ＯＲ２の制御論理表を示す図である。
【図６】本発明の第３の実施の形態の高周波スイッチ回路装置、例えばＳＰ３Ｔスイッチの回路構成を示す回路図である。
【図７】本発明の第４の実施の形態の高周波スイッチ回路装置、例えばＳＰ３Ｔスイッチの回路構成を示す回路図である。
【図８】本発明の第４の実施の形態の通信端末装置におけるＲＦ信号処理部分を示す図である。
【図９】本発明の第１の実施の形態の構成を高周波用ＳＰ４Ｔスイッチ回路装置に適用した場合の回路構成を示す図である。
【図１０】図９の高周波スイッチ回路装置に含まれるダイオードロジック回路ＯＲ３の制御論理表を示す図である。
【図１１】本発明の第２の実施の形態の構成をシャントＦＥＴの無い高周波用ＳＰ３Ｔスイッチ回路装置に適用した場合の回路構成を示す回路図である。
【図１２】本発明の第３の実施の形態の構成をシャントＦＥＴの無い高周波用ＳＰ３Ｔスイッチ回路装置に適用した場合の回路構成を示す回路図である。
【図１３】先行技術の第１の高周波スイッチ回路装置、例えばシャントＦＥＴがないＳＰ３Ｔスイッチの回路構成を示す回路図である。
【図１４】先行技術の第２の高周波スイッチ回路装置、例えばシャントＦＥＴがあって、かつ制御信号入力端子が６系統あるＳＰ３Ｔスイッチの回路構成を示す回路図である。
【図１５】図１４の高周波スイッチ回路装置の制御論理表を示す図である。
【図１６】先行技術の第３の高周波スイッチ回路装置、例えばシャントＦＥＴがあって、かつ制御信号入力端子が３系統あるＳＰ３Ｔスイッチの回路構成を示す回路図である。
【符号の説明】
【０１０６】
ＲＦ１〜ＲＦ９    高周波信号端子
ＧＮＤ    ＧＮＤ端子
ＣＴＬ１〜ＣＴＬ１０    制御信号入力用端子
ＡＮＴ    アンテナ側端子
ＴＸ    送信部
ＲＸ    受信部
ＴＸ１    送信回路側端子
ＲＸ１、ＲＸ２    受信回路側端子
ＦＥＴ１〜ＦＥＴ１７    電界効果トランジスタ段
ＦＥＴ２１〜ＦＥＴ２５    電界効果トランジスタ段
Ｒ１〜Ｒ１７    抵抗
Ｒ２１〜Ｒ２５    抵抗
Ｒ１０１〜Ｒ１０８    抵抗
Ｒ２０１〜Ｒ２０６    抵抗
Ｃ１〜Ｃ８    コンデンサ
ＯＲ１〜ＯＲ３    ダイオードロジック回路
Ｄ１〜Ｄ２１    ダイオード
ＩＮ１、ＩＮ２    入力信号
ＯＵＴ１    出力信号
Ｓ１    ＧａＡｓ基板
Ａ１    活性層
ＳＤ１    ソースおよびドレイン用オーミック電極
ＧＴ１    ゲート電極
【図１】
0004105183.tif 000002
【図２】
0004105183.tif 000003
【図３Ａ】
0004105183.tif 000004
【図３Ｂ】
0004105183.tif 000005
【図４】
0004105183.tif 000006
【図５】
0004105183.tif 000007
【図６】
0004105183.tif 000008
【図７】
0004105183.tif 000009
【図８】
0004105183.tif 000010
【図９】
0004105183.tif 000011
【図１０】
0004105183.tif 000012
【図１１】
0004105183.tif 000013
【図１２】
0004105183.tif 000014
【図１３】
0004105183.tif 000015
【図１４】
0004105183.tif 000016
【図１５】
0004105183.tif 000017
【図１６】
0004105183.tif 000018