(57)【特許請求の範囲】
【請求項１】
共通に入力信号が入力され、それぞれから増幅された信号を出力する第１及び第２の送信増幅器と、
前記第１及び第２の送信増幅器の出力を合成して出力する結合部とを有し、
前記第１及び第２の送信増幅器のそれぞれは、
主増幅器と、
前記主増幅器の入力側に置かれ、前記主増幅器の歪予測値を生成し入力信号に加算するデジタルプリディストータと、
該デジタルプリディストータの出力を直交変調する直交変調器と、
局部発振器を有し、前記直交変調器の出力周波数を変換するアップコンバータを含み、
前記第１及び第２の送信増幅器のそれぞれの主増幅器には、前記第１及び第２の送信増幅器の何れか一方のアップコンバータの出力が共通に供給され、
さらに、前記第１及び第２の送信増幅器のそれぞれは、ダウンコンバータを有し、前記結合部の出力が、前記ダウンコンバータを通して前記第１及び第２の送信増幅器に含まれるデジタルプリディストータにフィードバックされる、
ことを特徴とする送信増幅器の並列運転システム。
【請求項２】
請求項１において、
前記第１及び第２の送信増幅器のそれぞれに含まれる主増幅器とアップコンバータ間にスイッチを有し、前記スイッチの切替により前記第１及び第２の送信増幅器のそれぞれに含まれるアップコンバータのいずれか一方の出力を、前記第１及び第２の送信増幅器のそれぞれに含まれる主増幅器に共通に入力されることを特徴とする送信増幅器の並列運転システム。
【請求項３】
請求項１において、
前記第１及び第２の送信増幅器のデジタルプリディストータは、フィードバックされた前記結合部の出力の大きさに対応して前記主増幅器の歪予測値を生成し、前記入力信号に加算して出力するように構成されたことを特徴とする送信増幅器の並列運転システム。
【請求項４】
請求項１において、
前記第１及び第２の送信増幅器のそれぞれに含まれるアップコンバータのいずれか一方のみに電源供給を行い、該電源供給が行われるアップコンバータの出力を、前記第１及び第２の送信増幅器のそれぞれに含まれる主増幅器に共通に入力することを特徴とする送信増幅器の並列運転システム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、送信増幅器の並列運転システムであって、特に移動無線基地局用に適する送信増幅器の並列運転システムに関する。
【０００２】
【従来の技術】
近年の移動無線通信端末の普及に伴って、更に高速データサービスの需要増大に伴い、基地局送信出力の増大がより大きな課題となっている。基地局送信出力を大きくするためには高出力送信増幅器が必要であり、送信増幅器の電力を大きくする場合、一般に放熱フィンを大きくすることが必要である。これにより送信増幅器の装置構成が大きくなることは避けられない。
【０００３】
一方、高効率で出力を得るために送信増幅器を増幅特性の非線形領域で増幅作用を行わせる場合、非線形歪みを生じる。これを補償するために、フィードフォワード方式を採用することが一般的である。
【０００４】
フィードフォワード方式を採用する送信増幅器の構成は、例えば、特公平７−７７３３０号公報に示されるように、主増幅器の入力と出力の差分から歪み成分を求め、更に求められた歪み成分を主増幅器の出力相当レベルに増幅した後、前記主増幅器の出力に加算し、求められた歪み成分を打ち消す構成である。これにより歪み補償された増幅器出力が得られる。
【０００５】
しかし、かかるフィードフォワード方式を採用する送信増幅器の構成にあっっては求められた歪み成分を主増幅器の出力相当レベルに増幅する歪み成分用増幅器が必要であり、また歪み成分用増幅器の出力と主増幅器の出力とを加算するタイミングを調整するために遅延回路が必要である。
【０００６】
さらに、高出力の送信増幅器の非線形歪を補償する他の方法として、デジタルプリディストータ方式がある。このデジタルプリディストータ方式の原理は、増幅器の入力側において、デジタル処理により増幅器の歪み特性と逆の特性成分を用意し、これを増幅器の入力側で予めデジタル処理により付加するものである。これにより、増幅器自身において生じる歪み成分が打ち消され、増幅器からは歪のない増幅出力が得られる。
【０００７】
かかるデジタルプリディストータ方式を用いる増幅器の構成例は、先に本出願人より提案されている（特開平９−６９７３３号参照）。
【０００８】
このデジタルプリディストータ方式を用いる増幅器は、フィードフォワード方式を採用する構成に較べ、歪成分用の増幅器が不要となり、従って歪成分の増幅器の出力と、主増幅器の出力のタイミングを合わせる調整は必要がなく構成が容易であるという特徴を有する。
【０００９】
一方、移動無線基地局においては、装置の信頼性を確保するために送信増幅器の冗長構成を採用している。その一例として、フィードフォワード方式を採用する送信増幅器の冗長構成例が図１に示される。
【００１０】
図１において、それぞれ歪み補償機能を有する二つの送信増幅器１，２は、先に言及したフィードフォワード方式を採用する増幅器であり、冗長構成のために並列接続されている。正常時において、送信信号が変調部３において変調され、その出力が分岐部４により２分岐される。
【００１１】
２分岐された変調部３の出力はそれぞれ送信増幅器１，２に入力され、それぞれ所定レベルに増幅される。送信増幅器１，２の出力が結合部５により再び結合されて出力される。これにより、正常時は、送信増幅器１，２の出力パワーが結合部５において合成された出力パワーを得ることができる。
【００１２】
また、図１に示す構成においては、送信増幅器１，２の系のいずれか一方が障害である時は、出力パワーが半減されるが、出力を継続維持することができる。
【００１３】
さらに、かかる図１に示す構成において、正常時に分岐部４により２分岐される時に、レベルが半分（−３ｄＢ）になるが、分岐部４において変調部３の出力を同相で分配し、結合部５において送信増幅器１，２のそれぞれの出力を同相で結合する。これにより結合部５において、分岐部４における分岐時の損失を打ち消すことが出来る。したがって、冗長構成においても送信増幅器１，２の出力を効率良く用いることが出来る。
【００１４】
なお、図１において、変調部３は、１つのみが示されているが、これも冗長構成とする場合、二つの変調部を用意し、いずれか一方の出力が分岐部４に入力される。
【００１５】
【発明が解決しようとする課題】
ここで、先に説明したように、フィードフォワード方式の歪み補償増幅器の構成と比較して、歪成分用増幅器並びに遅延回路等が不要という意味で構成が容易なデジタルプリディストータ方式を用いる送信増幅器を、同様に冗長構成のために、並行運転においても用いることが有利に思われる。
【００１６】
図２は、かかる考えに基づきデジタルプリディストータ方式を用いる送信増幅器を並行運転する場合の想定される構成例である。デジタルプリディストータ方式を用いる送信増幅器の場合、並行運転される歪み補償される送信増幅器１，２が、それぞれ主増幅器１０−１，１０−２の前段に送信信号を分岐して入力される変調部３−１，３−２が配置される態様であるために下記の問題を有する。
【００１７】
すなわち、変調部３−１，３−２は、それぞれデジタルプリディストータ（ＤＰＤ）３０−１，３０−２，直交変調器（ＱＭＯＤ）３１−１，３１−２及び、アップコンバータ（ＵＣＯＮＶ）３２−１，３２−２、ダウンコンバータ（ＤＣＯＮＶ）３３−１，３３−２を含んで構成される。
【００１８】
ダウンコンバータ（ＵＣＯＮＶ）３２−１，３２−２は、図２において、局部発振器３２０−１，３２０−２からのキャリア周波数を乗算器３２１−１，３２１−２で乗算して周波数を変換する機能を有する。フィルタ３２２−１，３２２−２は、帯域を制限するロールオフフィルタである。
【００１９】
このように、２台の並行運転される歪み補償増幅器１，２は、それぞれのアップコンバータ（ＵＣＯＮＶ）３２−１，３２−２における周波数変換のために個別に局部発振器３２０−１，３２０−２を保有することになる。
【００２０】
しかし、２つの局部発振器３２０−１，３２０−２について、それら出力キャリアの位相差が補償される訳ではない。このために結合部５において、二つの送信増幅器１，２の出力を同相で結合することが困難である。これにより、送信信号を送信増幅器１，２に分岐入力する際の損失を結合部５において補償することが補償されない。
【００２１】
装置の信頼性を確保するために送信増幅器を冗長構成とする場合に、上記の理由によって、送信増幅器にデジタルプリディストータ方式を採用する場合、図１のフィードフォワード方式の構成に対応するように、そのまま適用することは困難であった。
【００２２】
したがって、本発明の目的は、デジタルプリディストータ方式を用いる２つの歪み補償増幅器による並行運転を可能とし、また、それぞれ単独での運転に容易に切替え可能とする送信増幅器の並列運転システムを提供することにある。
【００２３】
【課題を解決するための手段】
上記の本発明の課題を解決する送信増幅器の並列運転システムは、第１の態様として、共通に入力信号が入力され、それぞれから増幅された信号を出力する第１及び第２の送信増幅器と、前記第１及び第２の送信増幅器の出力を合成して出力する結合部とを有し、前記第１及び第２の送信増幅器のそれぞれは、主増幅器と、前記主増幅器の入力側に置かれる変調部を含み、前記第１及び第２の送信増幅器のそれぞれに含まれる変調部のいずれか一方の出力を、前記第１及び第２の送信増幅器のそれぞれに含まれる主増幅器に共通に入力するように構成されたことを特徴とする。
【００２４】
さらに、上記の本発明の課題を解決する送信増幅器の並列運転システムは、第２の態様として、共通に入力信号が入力され、それぞれから増幅された信号を出力する第１及び第２の送信増幅器と、前記第１及び第２の送信増幅器の出力を合成して出力する結合部とを有し、前記第１及び第２の送信増幅器のそれぞれは、主増幅器と、前記主増幅器の入力側に置かれ、前記主増幅器の歪予測値を生成し入力信号に加算するデジタルプリディストータと、前記デジタルプリディストータの出力を直交変調する直交変調器と、局部発振器を有し、前記直交変調器の出力周波数を変換するアップコンバータを含み、前記第１及び第２の送信増幅器のそれぞれの主増幅器には、前記第１及び第２の送信増幅器の何れか一方に含まれるアップコンバータの出力が共通に供給されることを特徴とする。
【００２５】
また、上記の本発明の課題を解決する送信増幅器の並列運転システムは、第３の態様として、前記第２の態様において、前記第１及び第２の送信増幅器のそれぞれは、ダウンコンバータを有し、前記結合部の出力が、前記ダウンコンバータを通して前記第１及び第２の送信増幅器に含まれるデジタルプリディストータにフィードバックされることを特徴とする。
【００２６】
さらにまた、上記の本発明の課題を解決する送信増幅器の並列運転システムは、第４の態様として、前記第２の態様において、前記第１及び第２の送信増幅器のそれぞれに含まれる主増幅器とアップコンバータ間にスイッチを有し、前記スイッチの切替により前記第１及び第２の送信増幅器のそれぞれに含まれるアップコンバータのいずれか一方の出力を、前記第１及び第２の送信増幅器のそれぞれに含まれる主増幅器に共通に入力されることを特徴とする。
【００２７】
さらに、上記の本発明の課題を解決する送信増幅器の並列運転システムは、第５の態様として、デジタル信号が入力されるデジタルプリディストータと、前記デジタルプリディストータの出力をアナログ信号に変換するＤ／Ａ変換器と、前記Ｄ／Ａ変換器の出力を増幅する主増幅器を有する第１及び第２の系と、前記第１及び第２の系の主増幅器の出力を合成する結合部と、前記結合部の出力をデジタル信号に変換するＤ／Ａ変換器を含むフィードバック系を有し、前記フィードバック系に含まれるＤ／Ａ変換器の出力を前記第１及び第２の系のデジタルプリディストータにフィードバックし、前記第１及び第２の系のデジタルプリディストータは、フィードバックされた結合部の出力の大きさに対応して前記主増幅器の歪予測値を生成し、前記入力されるデジタル信号に加算して出力することを特徴とする。
【００２８】
本発明の更なる特徴は、以下の図面を参照して説明される発明の実施の形態から明らかになる。
【００２９】
【発明の実施の形態】
以下に図面に従い本発明の実施の形態を説明する。なお、以下に説明する実施の形態は、本発明の理解のためのものであって、本発明の適用がこれに限定されるものではない。
【００３０】
図３は、本発明の基本構成を示すブロック図である。図３に示す冗長構成において、並行運転される一対の送信増幅器１，２が備えられる。図２に示した構成と異なる特徴は、送信増幅器１，２のそれぞれの主増幅器１０−１，１０−２と変調部３−１，３−２の間において、送信増幅器１側の変調部３−１又は送信増幅器２側の変調部３−２の現用側となる何れか一方の出力を、共通に主増幅器１０−１、１０−２に与えるように構成されている点にある。
【００３１】
このために、図２の構成では、主増幅器１０−１，１０−２のそれぞれから対応するダウンコンバータ３３−１，３３−２に入力される帰還出力を得ているが、図３に示す実施の形態例では、更に特徴として送信増幅器１，２の出力を合成する結合部５から、ダウンコンバータ（ＤＣＯＮＶ）３３−１，３３−２に入力される帰還出力を得ている。
【００３２】
ここで、変調部３−１、３−２を構成するデジタルプリディスト−タ３０−１，３０−２は、例えば、先の本出願人の出願にかかる特願平９−６９７３３号公報に記載されているように、対応する主増幅器１０−１，１０−２において付加される歪成分を補償する歪成分特性と逆の特性を有する補償値を格納するテーブルと、補償値を入力信号に加算する加算器を有している。
【００３３】
デジタルプリディスト−タ３０−１，３０−２の出力である、補償値が付加された入力信号は、直交変調器３１−１，３１−２において、直交変調信号とされる。
【００３４】
直交変調信号は、アップコンバータ３２−１，３２−２でキャリア周波数に変換され、主増幅器１０−１，１０−２に入力する。ついで、主増幅器１０−１，１０−２において、増幅されて歪みが付加されるが、前記の補償値に打ち消され、結果として歪みのない増幅出力が得られる。
【００３５】
さらに、前述したように、ダウンコンバータ３３−１，３３−２の出力はデジタルプリディストータ（ＤＰＤ）３０−１，３０−２に入力される。これにより、デジタルプリディストータ３０−１，３０−２では、主増幅器１０−１，１０−２の合成の出力レベルに応じて適応的に増幅器歪みを予測生成することが可能である。
【００３６】
図３において、先に説明したように送信増幅器１側の変調部３−１又は送信増幅器２側の変調部３−２の何れか一方の現用側出力を、共通に主増幅器１０−１、１０−２に与える実施例として、変調部３−１，３−２と主増幅器１０−１，１０−２の間にスイッチＳＷ１，ＳＷ２が設けられている。
【００３７】
現用側の変調部（図３に示す例では送信増幅器１の変調部３−１）の出力が、共通に主増幅器１０−１、１０−２に供給されるように、図示省略されている監視部によりモニタされる系の正常、異常の検知に対応してスイッチＳＷ１、ＳＷ２がそれぞれ閉接、開放されている。
【００３８】
このように、変調部３−１，３−２のいずれか一方の出力のみが主増幅器１０−１、１０−２に与えられ、従って対応する一方の局部発振器３２０−１又は３２０−２のみが主増幅器１０−１，１０−２の出力位相に関与する。この理由により結合部５において、主増幅器１０−１，１０−２の出力位相を同相で合成することが容易となる。
【００３９】
したがって、図１に示すフィードフォワード方式と同様に、同相分配、同相合成による送信増幅器１，２の並行運転が可能である。
【００４０】
図４は、上記図３により説明した本発明の基本構成である送信増幅器１側の変調部３−１又は送信増幅器２側の変調部３−２の現用側となる何れか一方の出力を、共通に主増幅器１０−１、１０−２に与えるための他の一実施例である。
【００４１】
図４に示す実施例では、アップコンバータ３２−１，３２−２のいずれか一方に対する電源供給を停止する。これにより電源供給を停止された側からの出力はなくなり、一方のアップコンバータからのみの出力が主増幅器１０−１，１−２に供給される。したがって、結合部５において、同相で主増幅器１０−１，１０−２に出力を合成することが容易である。
【００４２】
なお、図４において、アップコンバータ３２−１，３２−２のいずれか一方に対する電源供給を停止する制御は、先に図３に関して説明したと同様に、図示省略されている監視部によりモニタされる系の正常、異常の検知に対応して行われる。
【００４３】
図５は、図３及び、図４に示す実施の形態をより具体的に構成するための一実施例構成を示す図である。
【００４４】
すなわち、図５に示す実施例では、送信増幅器１，２の外部に外部コネクタ６，７（実施例として一対のコネクタ７−１，７−２で示されている）を設けている。外部コネクタ６，７は、デバイダ（ＤＩＶ）或いは、Ｕリンクの形状により構成することが出来る。
【００４５】
このような外部コネクタ６，７を使用することにより、送信増幅器１，２を独立に切り離し、又は結合して単独増幅、並列増幅運転に容易に切り分けることが可能である。特に、送信増幅器１，２を筐体架に収容する場合、外部コネクタ６，７を前記筐体のバックパネルに取り付けることにより、運用者はコネクタの接続を変えるのみで容易に単独増幅、並列増幅運転を切り替えることが可能である。
【００４６】
図６は、図５の構成において、送信増幅器１，２を独立に切り離し、又は結合して単独増幅、並列増幅運転を行う場合のダウンコンバータ３３−１，３３−２への帰還出力レベル変動に対応するべく、結合部５にアッテネータ５０，５１を挿入した構成例である。
【００４７】
すなわち、図６は、送信増幅器１，２の出力を結合部５により合成して並列増幅を行っている構成である。これに対し、図７に示す構成は、外部コネクタ６，７−２で送信増幅器２を切り離し、送信増幅器１のみによる単独運転を行っている例である。
【００４８】
図６に示す場合における結合部５における出力は、主増幅器１，２の出力を合成したものである。一方、図７に示す場合における結合部５における出力は、主増幅器１のみの出力である。このため図６においてダウンコンバータ３３−１に帰還される結合部５の出力は、図７において、ダウンコンバータ３３−１に帰還される結合部５における出力の２倍となる。
【００４９】
したがって、デジタルプリディストータ３０−１は、並列運転時と、単独運転時において、異なった結合部５における出力に対応して、主増幅器１０−１の歪予測値を出力することになる。かかる問題を避けるために、アッテネータ５０の減衰量を並列運転時と、単独運転時において切り替える。
【００５０】
すなわち、図７におけるアッテネータ５０の減衰量を図６における並列運転時の場合に対し、半分の減衰量（−３ｄＢ）を与えるように設定される。これにより、並列運転時と、単独運転時にかかわらずデジタルプリディストータ３０−１は、主増幅器１０−１の出力に対する歪予測値を正確に生成することができる。
【００５１】
なお、図６において、結合部５に置かれるアッテネータ５０、５１は、変調部３−１，３−２において、ダウンコンバータ３３−１、３３−２の入力側若しくは出力側に置くように構成することも可能である。
【００５２】
図８は、更に別の実施の形態例である。アップコンバータ３２−１、３２−２の出力側に可変アッテネータ３２３−１，３２３−２を設けた構成である。現用系から予備系への送信増幅器１，２の切替え、主増幅器１０−１、１０−２の故障等の場合、ダウンコンバータへの結合部５からのフィードバック信号の不連続を検出して可変アッテネータ３２３−１，３２３−２の減衰量を大きくする。その後徐々に減衰量を定常値に戻す。これにより、故障による送信増幅器の交換動作中の過渡応答における歪み増加を防止出来る。
【００５３】
図９は、別の実施の形態例である。主増幅器１０−１，１０−２の故障を検出する機能を持たせた構成例である。図９において、図示簡略化のために送信増幅器１側の主増幅器１０−１の故障を検出する検出器３５のみが示されているが、実際は、送信増幅器２側においても主増幅器１０−２の故障を検出する検出器が必要である。
【００５４】
さらに、ダウンコンバータ３３−１、３３−２とデジタルプリディストータ３０−１，３０−２の間に、可変アッテネータ３４−１，３４−２が備えられている。
【００５５】
主増幅器１０−１の故障を検出器３５により検出し、自系及び予備系側のアッテネータ３４−１，３４−２を制御している。実施例として、可変アッテネータ３４−１，３４−２に対し、主増幅器１０−１，１０−２の故障時に減衰量を０ｄＢに、通常時に６ｄＢに設定する。これにより、主増幅器の故障時におけるフィードバック信号の安定化を図り、過大な歪の発生を防止することが出来る。
【００５６】
ここで、予備系側のアッテネータに対しても同様に制御しているのは常に出力レベルを学習させておくためである。これにより、系を切り替えた時の安定性を増すことができる。
【００５７】
図１０は、更に別の実施の形態例であり、アップコンバータ３２−１，３２−２の局部発振器３２０−１，３２０−２をアップコンバータ３２−１，３２−２に対し、共通化する構成例である。
【００５８】
アップコンバータ３２−１，３２−２のそれぞれに、スイッチＳＷ３，ＳＷ４を設け、現用側の局部発振器３２０−１，又は３２０−２を予備系にも供給し、主増幅器１０−１，１０−２の双方に共通の局部発振器が使用されるようにする。これにより主増幅器１０−１，１０−２の出力位相を同相にすることが容易になる。
【００５９】
したがって、ダウンコンバータ３３−１、３３−２へのフィードバック入力は、結合部５からではなく、それぞれ対応する主増幅器１０−１，１０−２の出力を帰還することができる。
【００６０】
図１１は、本発明の更なる実施の形態例である。上記の各実施の形態例では、結合部５又は、主増幅器１０−１，１０−２の出力を変調部３−１，３−２のダウンコンバータ３３−１，３３−２のそれぞれにフィードバックする２系統を有する構成である。
【００６１】
これに対し、図１１においては、デジタルプリディストータ３０−１、Ｄ／Ａ変換器１００−１及び主増幅器１０−１を有する系と、デジタルプリディストータ３０−２、Ｄ／Ａ変換器１００−２及び主増幅器１０−２を有する系とを有し、さらに、１系統のフィードバック系を有している。
【００６２】
前記１系統のフィードバック系は、冗長構成のＡ／Ｄ変換器１０１−１，１０１−２と、これらの何れかの出力を選択するスイッチ１０２を有している。
【００６３】
図１１において、デジタルのベースバンド入力信号が、デジタルプリディストータ３０−１，３０−２に入力する。デジタルプリディストータ３０−１では、基準クロック（Ref CLK）を基にＩＦ帯周波数まで、入力信号周波数を変換する。
【００６４】
この逓倍された入力信号に対し、スイッチ１０２を通して入力される結合部５のＲＦ信号出力のフィードバック信号に基づき主増幅器１０−１，１０−２の歪予想値を生成し、加算する。
【００６５】
歪予想値が加算された入力信号は、Ｄ／Ａ変換器１００−１，１００−２に入力される。Ｄ／Ａ変換器１００−１，１００−２では、これをＲＦ帯のアナログ信号に変換し、主増幅器１０−１，１０−２に入力する。
【００６６】
主増幅器１０−１，１０−２の出力が結合部５で合成され、出力（ＲＦ ｏｕｔ）される。同時にフィードバック信号として、冗長構成のＡ／Ｄ変換器１０１−１，１０１−２に入力する。スイッチ１０２により、Ａ／Ｄ変換器１０１−１，１０１−２のいずれか現用となるＡ／Ｄ変換器の出力が選択出力され、先に説明したようにデジタルプリディストータ３０−１、３０−２に入力する。
【００６７】
図１２は、ベースバンド入力信号が、アナログ信号である場合の図１１の構成に対応する実施の形態例である。
【００６８】
プリディストータ３０−１、アップコンバータ３２−１及び主増幅器１０−１を有する系と、プリディストータ３０−２、アップコンバータ３２−２及び主増幅器１０−２を有する系とを有し、さらに、１系統のフィードバック系を有している。
【００６９】
前記１系統のフィードバック系は、冗長構成のダウンコンバータ３３−１，３３−２と、これらの何れかの出力を選択するスイッチ１０２を有している。
【００７０】
図１２においてアナログのベースバンド入力信号が、プリディストータ３０−１，３０−２に入力する。プリディストータ３０−１でアナログ入力信号はＩＦ帯周波数に変換される。
【００７１】
このＩＦ帯周波数に変換されたアナログ入力信号に対し、スイッチ１０２を通して入力される結合部５のＲＦ信号出力のフィードバック信号に基づき主増幅器１０−１，１０−２の歪予想値を生成し、加算する。
【００７２】
歪予想値が加算された入力信号は、アップコンバータ３２−１，３２−２に入力される。アップコンバータ３２−１，３２−２では、これを所定のＲＦ帯のアナログ信号に周波数変換し、主増幅器１０−１，１０−２に入力する。
【００７３】
主増幅器１０−１，１０−２の出力が結合部５で合成され、出力（ＲＦ ｏｕｔ）される。同時にフィードバック信号として、冗長構成のダウンコンバータ３３−１，３３−２に入力する。スイッチ１０２により、ダウンコンバータ３３−１，３３−２のいずれか現用となるダウンコンバータの周波数逓減された出力が選択出力され、先に説明したようにプリディストータ３０−１、３０−２に入力する。
【００７４】
ここで、図１２に示す実施の形態例では、共通の位相固定された参照信号がアップコンバータ３２−１，３２−２用の局部発振器１０４−１，１０４−２に供給され、またダウンコンバータ３３−１，３３−２用の局部発振器１０３に供給される。
【００７５】
これにより、冗長構成のアップコンバータ３２−１，３２−２及び、ダウンコンバータ３３−１，３３−２が共通の基準信号により同期されているので、主増幅器１０−１，１０−２の出力位相を同相にすることが容易である。
【００７６】
（付記１）
共通に入力信号が入力され、それぞれから増幅された信号を出力する第１及び第２の送信増幅器と、
前記第１及び第２の送信増幅器の出力を合成して出力する結合部とを有し、
前記第１及び第２の送信増幅器のそれぞれは、
主増幅器と、
前記主増幅器の入力側に置かれる変調部を含み、
前記第１及び第２の送信増幅器のそれぞれに含まれる変調部のいずれか一方の出力を、前記第１及び第２の送信増幅器のそれぞれに含まれる主増幅器に共通に入力する
ように構成されたことを特徴とする送信増幅器の並列運転システム。
【００７７】
（付記２）付記１において、
前記第１及び第２の送信増幅器のそれぞれに含まれる主増幅器と変調部間にスイッチを有し、
前記スイッチの切替により前記第１及び第２の送信増幅器のそれぞれに含まれる変調部のいずれか一方の出力を、前記第１及び第２の送信増幅器のそれぞれに含まれる主増幅器に共通に入力されることを特徴とする送信増幅器の並列運転システム。
【００７８】
（付記３）
共通に入力信号が入力され、それぞれから増幅された信号を出力する第１及び第２の送信増幅器と、
前記第１及び第２の送信増幅器の出力を合成して出力する結合部とを有し、
前記第１及び第２の送信増幅器のそれぞれは、
主増幅器と、
前記主増幅器の入力側に置かれ、前記主増幅器の歪予測値を生成し入力信号に加算するデジタルプリディストータと、
該デジタルプリディストータの出力を直交変調する直交変調器と、
局部発振器を有し、前記直交変調器の出力周波数を変換するアップコンバータを含み、
前記第１及び第２の送信増幅器のそれぞれの主増幅器には、前記第１及び第２の送信増幅器の何れか一方に含まれるアップコンバータの出力が共通に供給されることを特徴とする送信増幅器の並列運転システム。
【００７９】
（付記４）付記３において、
さらに、前記第１及び第２の送信増幅器のそれぞれは、ダウンコンバータを有し、前記結合部の出力が、前記ダウンコンバータを通して前記第１及び第２の送信増幅器に含まれるデジタルプリディストータにフィードバックされることを特徴とする送信増幅器の並列運転システム。
【００８０】
（付記５）付記３において、
前記第１及び第２の送信増幅器のそれぞれに含まれる主増幅器とアップコンバータ間にスイッチを有し、
前記スイッチの切替により前記第１及び第２の送信増幅器のそれぞれに含まれるアップコンバータのいずれか一方の出力を、前記第１及び第２の送信増幅器のそれぞれに含まれる主増幅器に共通に入力されることを特徴とする送信増幅器の並列運転システム。
【００８１】
（付記６）付記３において、
前記第１及び第２の送信増幅器のそれぞれに含まれるアップコンバータのいずれか一方のみに電源供給を行い、該電源供給が行われるアップコンバータの出力を、前記第１及び第２の送信増幅器のそれぞれに含まれる主増幅器に共通に入力することを特徴とする送信増幅器の並列運転システム。
【００８２】
（付記７）付記１において、
前記第１の送信増幅器と、前記第２の送信増幅器と、前記第１及び第２の送信増幅器の出力を合成して出力する結合部との間が、外部コネクタにより接続又は、切り離しにより前記第１及び第２の送信増幅器の並行運転又は、単独運転の切替が行われることを特徴とする送信増幅器の並列運転システム。
【００８３】
（付記８）付記４において、
前記結合部に前記並行運転及び、単独運転時のデジタルプリディストータへのフィードバック信号レベルの相違を調整するためのアッテネータを有することを特徴とする送信増幅器の並列運転システム。
【００８４】
（付記９）
前記アップコンバータの出力側に前記並行運転及び、単独運転時のデジタルプリディストータへのフィードバック信号レベルの相違を調整するためのアッテネータを有することを特徴とする送信増幅器の並列運転システム。
【００８５】
（付記１０）
デジタル信号が入力されるデジタルプリディストータと、前記デジタルプリディストータの出力をアナログ信号に変換するＤ／Ａ変換器と、前記Ｄ／Ａ変換器の出力を増幅する主増幅器を有する第１及び第２の系と、
前記第１及び第２の系の主増幅器の出力を合成する結合部と、
前記結合部の出力をデジタル信号に変換するＤ／Ａ変換器を含むフィードバック系を有し、
前記フィードバック系に含まれるＤ／Ａ変換器の出力を前記第１及び第２の系のデジタルプリディストータにフィードバックし、
前記第１及び第２の系のデジタルプリディストータは、フィードバックされた結合部の出力の大きさに対応して前記主増幅器の歪予測値を生成し、前記入力されるデジタル信号に加算して出力する
ように構成されたことを特徴とする送信増幅器の並列運転システム。
【００８６】
（付記１１）
アナログ信号が入力されるプリディストータと、前記プリディストータの出力を所定周波数に逓倍するアップコンバータと、前記アップコンバータの出力を増幅する主増幅器を有する第１及び第２の系と、
前記第１及び第２の系の主増幅器の出力を合成する結合部と、
前記結合部の出力を所定周波数に逓減するダウンコンバータを含むフィードバック系と、
前記アップコンバータ及びダウンコンバータに共通の基準信号が供給され、
前記フィードバック系に含まれるダウンコンバータの出力を前記第１及び第２の系のプリディストータにフィードバックし、
前記第１及び第２の系のプリディストータは、フィードバックされた結合部の出力の大きさに対応して前記主増幅器の歪予測値を生成し、前記入力されるアナログ信号に加算して出力する
ように構成されたことを特徴とする送信増幅器の並列運転システム。
【００８７】
【発明の効果】
以上図面に従い実施の形態例を説明したように、本発明によりデジタルプリディストータ方式を用いる歪み補償増幅器による並行運転を可能とする送信増幅器の並列運転システムが提供可能である。
【図面の簡単な説明】
【図１】フィードフォワード方式を採用する送信増幅器の冗長構成例を示す図である。
【図２】デジタルプリディストータ方式を用いる送信増幅器を並行運転する場合の想定される構成例を示す図である。
【図３】本発明の基本構成を示すブロック図である。
【図４】図３における変調部の現用側となる何れか一方の出力を、共通に主増幅器に与えるための一実施例である。
【図５】図３，図４に示す実施の形態をより具体的に構成するための一実施例構成を示す図である。
【図６】送信出力を変調部３−１，３−２側にフィードバックしてデジタルプレディストータにおける歪み補償をアダプティブに行うようにした実施例構成を示す図である。
【図７】図６において、結合部５には３ｄＢ減衰量のアッテネータ５０，５１を設ける実施例構成を示す図である。
【図８】図７の実施例において、送信増幅器１を単独運転する場合の状態例を示す図である。
【図９】図６に示す実施の形態に対し、更に主増幅器の故障検出機能を持たせた構成例を示す図である。
【図１０】アップコンバータ３２−１，３２−２の局部発振器３２０−１，３２０−２を共通化する構成例を示す図である。
【図１１】入力信号がデジタル信号である場合の実施の形態例であり、デジタルプリディストータへの１系統のフィードバック系を有している構成を示す図である。
【図１２】入力信号がアナログ信号である場合の図１１に対応する実施の形態例であり、デジタルプリディストータへの１系統のフィードバック系を有している構成を示す図である。
【符号の説明】
１，２送信増幅器
３，３−１，３−２  変調部
４  分離部
５  結合部
３０−１，３０−２  デジタルプリディストータ
３１−１，３１−２  直交変調器
３２−１，３２−２  アップコンバータ
１０−１，１０−２  主増幅器
６，７外部コネクタ
【図１】
0004046489.tif 000002
【図２】
0004046489.tif 000003
【図３】
0004046489.tif 000004
【図４】
0004046489.tif 000005
【図５】
0004046489.tif 000006
【図６】
0004046489.tif 000007
【図７】
0004046489.tif 000008
【図８】
0004046489.tif 000009
【図９】
0004046489.tif 000010
【図１０】
0004046489.tif 000011
【図１１】
0004046489.tif 000012
【図１２】
0004046489.tif 000013