【事件の表示】
　平成６年　特　許　願　第３１５３１２号「低電カバッファー回路」拒絶査定に対する審判事件（平成８年７月２日出願公開、特開平８−１７２３５０）について、次のとおり審決する。
【結論】
　本件審判の請求は、成り立たない。
【理由】
１．本願の手続の経緯及び本願発明の要旨
　本願は、平成６年１２月１９日の出願であって、本願発明の要旨は、平成９年１月２４日付け、及び平成１０年１月２７日付け手続補正書で補正された明細書と図面の記載からみてその特許請求の範囲に記載された次の事項のとおりのものと認める。
「所定の第１電圧を供給する第１電源と；
　上記所定の第１電圧より低い所定の第２電圧を供給するが、上記所定の第１電圧及び上記所定の第２電圧相互間には所定の電位差を有する第２電源と；
　第１ＥＣＬ信号の入力のための第１入力端と；
　上記第１ＥＣＬ信号の相補的な信号である第２ＥＣＬ信号の入力のための第２入力端と；
　上記第１電源に自身のソースが連結され上記第２入力端に自身のゲートが連結される第１ＰＭＯＳトランジスターと；
　上記第１電源に自身のソースが連結され、上記第１入力端に自身のゲートが連結される第２ＰＭＯＳトランジスターと；
　一端が上記第２電源に連結される定電流源と；
　上記定電流源の他端に自身のソースが連結され、上記第２入力端に自身のゲートが連結され、そして上記第１ＰＭＯＳトランジスターのドレインに自身のドレインが連結される第１ＮＭＯＳトランジスターと；
　上記定電流源の他端に自身のソースが連結され、上記第１入力端に自身のゲートが連結され、そして上記第２ＰＭＯＳトランジスターのドレインに自身のドレインが連結される第２ＮＭＯＳトランジスターと；
　上記第２ＰＭＯＳトランジスターのドレインに自身の一端が連結される第１出力パットと；
　上記第１ＮＭＯＳトランジスターのドレインに自身の一端が連結される第２出力パットと；
　上記第１出力パットの他端に自身の一端が連結される第１の負荷抵抗と；
　上記第２出力パットの他端に自身の一端が連結され、上記第１負荷抵抗の他端に自身の他端が連結される第２の負荷抵抗と；
　を含む出力バッファ一回路。」
２．引用例
　これに対して、原審の拒絶理由で引用された特開平６−２４４７１１号公報（平成６年９月２日発行。以下、引用例という。）の特に図５の電源「Ｖｃｃ−２０」と記載されたものは、明細書の［００１０］、［００１６］及び図４、図６に記載されたものを総合判断すると、「Ｖｃｃ−２．ＯＶ（ボルト）」と解されるので、結局図５とその説明には、
「所定の第１電圧を供給する第１電源Ｖｃｃと；
　上記所定の第１電圧より低い所定の第２電圧を供給するが、上記所定の第１電圧及び上記所定の第２電圧相互間には所定の電位差を有する第２電源Ｖｃｃ−２．ＯＶ（ボルト）と；
　第１ＥＣＬ信号の入力のための第１入力端９４、第１ＥＣＬ信号の反転信号が加えられる入力端１３０と；
　上記第１ＥＣＬ信号の相補的な信号である第２ＥＣＬ信号の入力のための第２入力端８８、第２ＥＣＬ信号の反転信号が加えられる入力端１２０と；
　一端が第１電源に連結されるソース抵抗Ｒｓと；
　上記ソース抵抗Ｒｓに自身のソースが連結され上記第２入力端８８に自身のゲートが連結される第１ＰＭＯＳトランジスターＱ１と；
　上記ソース抵抗Ｒｓに自身のソースが連結され、上記第１入力端９４に自身のゲートが連結される第２ＰＭＯＳトランジスタ−Ｑ２と；
　上記入力端１２０に自身のゲートが連結され、そして上記第１ＰＭＯＳトランジスタ−Ｑ１のドレインに自身のドレインが連結される第３ＰＭＯＳトランジスターＱ３と；
　上記入力端１３０に自身のゲートが連結され、そして上記第２ＰＭＯＳトランジスタ−Ｑ２のドレインに自身のドレインが連結される第４ＰＭＯＳトランジスターＱ４と；
　上記第２ＰＭＯＳトランジスタ−Ｑ２のドレインに第一伝送線Ｔ１を介して連結される第１出力ノ−ドＮ１と；
　上記第１ＰＭＯＳトランジスタ−Ｑ１のドレインに第二伝送線Ｔ２を介して連結される第２出力ノ−ドＮ２と；
　上記第１出力ノ−ドＮ１と上記第２出力ノードＮ２間に連結される負荷抵抗ＲＴ、ＥＣＬ回路８４と；
　を含む出力バッファ−回路。」
が記載され、
　そのトランジスタの動作は、
　「ある時点でトランジスタＱ１、Ｑ４が同時にオンし、次の時点でトランジスタＱ２、Ｑ３が同時にオンすること」
が記載され、
　また、明細書［００１１］、［００１３］には、
　「ソース抵抗Ｒｓは、温度変動等に依存して、トランジスタの抵抗が変動してもＥＣＬトランジスタが飽和しないように用いるものであること」が記載されている。
３．対比
　そこで、本願発明と引用例に記載されたものとを対比すると、引用例に記載された第１出力ノ−ドＮ１、第２出力ノ−ドＮ２は、それぞれ本願発明の第１出力パット、第２出力パットに相当し、引用例に記載された第１ＰＭＯＳトランジスタＱ１、第２ＰＭＯＳトランジスタＱ２は、それぞれ本願発明の第１ＰＭＯＳトランジスタ、第２ＰＭＯＳトランジスタに相当しているので、両者は、
（１）．引用例に記載されたものは、第３ＰＭＯＳトランジスタＱ３、第４ＰＭＯＳトランジスタＱ４を設け、該第３ＰＭＯＳトランジスタＱ３、第４ＰＭＯＳトランジスタＱ４のそれぞれのゲ−トに加える信号を、第１ＰＭＯＳトランジスタＱ１、第２ＰＭＯＳトランジスタＱ２のそれぞれのゲ−トに加える信号に対して反転信号としているのに対して、本願発明は第１ＮＭＯＳトランジスタ、第２ＮＭＯＳトランジスタを設け、該第１ＮＭＯＳトランジスタ、第２ＮＭＯＳトランジスタのそれぞれのゲートに加える信号を、第１ＰＭＯＳトランジスタ、第２ＰＭＯＳトランジスタのそれぞれのゲ−トに加える信号と同相としている点、
（２）．引用例には、第１電源と２個のＰＭＯＳトランジスタＱ１、Ｑ２のソ−スとの間にソース抵抗Ｒｓが接続されているのに対して、本願発明は、２個のＮＭＯＳトランジスタのソ−スと第２電源との間に定電流源を接続している点、
（３）．引用例には、ＰＭＯＳトランジスタＱ２のドレインと第１出力ノ−ドＮ１との間に第一伝送線Ｔ１を、ＰＭＯＳトランジスタＱ１のドレインと第２出力ノ−ドＮ２との間に第二伝送線Ｔ２を、それぞれ接続しているのに対して、本願発明ではそのような伝送線は用いない点、
で相違し、その余は一致するものと認める。
４．当審の判断
　しかしながら、相違点（１）について、
　引用例に記載された第１ＰＭＯＳトランジスタＱ１と第３ＰＭＯＳトランジスタＱ３及び第２ＰＭＯＳトランジスタＱ２と第４ＰＭＯＳトランジスタＱ４と同じ動作をするものとして、同相信号をゲ−トに印加されるＰＭＯＳトランジスタとＮＭＯＳトランジスタのゲ−ト同士を接続して用いる技術は、いわゆるＣＭＯＳ回路といわれて周知であるので、引用例に記載された第３ＰＭＯＳトランジスタＱ３、第４ＰＭＯＳトランジスタＱ４に代えて、本願発明のように第１ＮＭＯＳトランジスタ、第２ＮＭＯＳトランジスタを用いる程度のことは、引用例に記載されたものに上記周知技術を適用すれば、当業者に容易に考えることのできる程度のものと認められ、相違点（１）は格別のものでない。
　相違点（２）について、
　引用例に記載されたソ−ス抵抗Ｒｓは、温度変動等に依存して、トランジスタの抵抗が変動してもＥＣＬトランジスタが飽和しないように用いるものであるから、ソ−ス抵抗Ｒｓが「大きな抵抗値」であればその効果が顕著であることは、請求人もその審判請求理由補充書で認めているように当業者に明らかである。そして、「大きな抵抗値」は「定電流源」の機能を有するのであるから、「定電流」化のために、上記ソース抵抗Ｒｓを「定電流源」に置き換えることは、当業者が容易になしうることであり、その「定電流源」を第１電源側に接続するか、第２電源側に接続するかは当業者の単なる設計的事項であるから、相違点（２）も格別のものではない。
　相違点（３）について、
　引用例に記載されたような伝送線を用いるか用いないかは、当業者の単なる設計的事項であり、相違点（３）も格別のものではない。
　なお、請求人は、その審判請求理由補充書で、引用例に記載されたものは、３つの電源を用いていると主張しているが、この３つの電源の中には、バッファ回路の外部に接続するＥＣＬ回路８４の中の電源を含み、引用例でもバッファ回路のみを考えれば、本願発明のように２電源であるので、この主張は採用することができない。
　また、請求人は、その審判請求理由補充書で、引用例に記載されたものは、本願の電圧より高い電圧を用いなければならないから、消費電力が大きい、と主張しているが、引用例に記載されたもの利用電圧は、Ｖｃｃ−（Ｖｃｃ−２．０）＝２．０ボルトで、本願発明の実施例である４ボルトより低いから、この主張も採用することはできない。
５．むすび
　したがって、本願発明は、引用例に記載されたものに基づいて当業者が容易に発明をすることができたものと認められるので、特許法第２９条第２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。