(57)【特許請求の範囲】
【請求項１】
複数の化合物半導体層の積層体と、上側電極と、下側電極とを備えた屈折率導波型リッジ構造の半導体レーザにおいて、リッジ部の最上層が高濃度ドーピングされた化合物半導体層からなるコンタクト層であり、前記コンタクト層の下部に位置して前記コンタクト層と接する第二半導体層は、その上面の幅が前記コンタクト層の底面の幅より狭く、前記リッジ部における前記コンタクト層の上面、両側面全体、および底面に、前記上側電極が直接接しており、前記コンタクト層の上面、両側面全体、および底面以外の前記リッジ部の表面は絶縁膜で覆われていることを特徴とする半導体レーザ。
【請求項２】
前記コンタクト層の膜厚をｄ、前記コンタクト層のストライプ方向と垂直な方向の底面幅をＡ、前記第二半導体層のストライプ方向と垂直な方向の上面幅をＢとしたとき、０．１＜ｄ＜１．０μｍ、（Ａ−Ｂ）／Ｂ＜２、０．５μｍ＜Ａ＜１０μｍであることを特徴とする請求項１記載の半導体レーザ。
【請求項３】
前記コンタクト層のドーピング濃度が、５×１０18ｃｍ-3以上５×１０19ｃｍ-3以下であることを特徴とする請求項１または２記載の半導体レーザ。
【請求項４】
前記絶縁層が、ＳｉＯ2、ＳｉＮｘ、ＳｉＯＮ、Ａｌ2Ｏ3、ＺｎＯ、Ｓ
ｉＣ、非晶質Ｓｉのいずれかの単層またはこれらの複数の層で形成されたことを特徴とする請求項１〜３のいずれか１項に記載の半導体レーザ。
【請求項５】
請求項１に記載の半導体レーザを製造する方法であって、ｎ型半導体基板上に、活性層をこの活性層より禁制帯幅が大きいクラッド層で挟み込みんだダブルへテロ構造、高濃度ドーピングしたｐ型コンタクト層、およびｎ型またはアンドープ半導体層をこの順番に積層する工程と、前記ｎ型またはアンドープ半導体層の一部または全部を除去する工程と、前記ｐ型コンタクト層および前記クラッド層の一部を前記ｐ型コンタクト層が庇になるように選択的に除去する工程と、ウエーハ表面を絶縁膜で被覆する工程と、レジストを前記ｐ型コンタクト層上に開口部を有するよう形成する工程と、前記レジストをマスクとして前記絶縁膜を選択的に除去する工程と、ウエーハ表面を金属電極で被覆し電極を形成する工程とを有することを特徴とする半導体レーザの製造方法。
【請求項６】
前記コンタクト層の膜厚をｄ、前記コンタクト層のストライプ方向と垂直な方向の底面幅をＡ、前記コンタクト層の下層のストライプ方向と垂直な方向の上面幅をＢとしたとき、０．１＜ｄ＜１．０μｍ、（Ａ−Ｂ）／Ｂ＜２、０．５μｍ＜Ａ＜１０μｍであることを特徴とする請求項５記載の半導体レーザの製造方法。
【請求項７】
前記コンタクト層のドーピング濃度が、５×１０18ｃｍ-3以上５×１０19ｃｍ-3以下であることを特徴とする請求項５または６に記載の半導体レーザの製造方法。
【請求項８】
前記絶縁層が、ＳｉＯ2、ＳｉＮｘ、ＳｉＯＮ、Ａｌ2Ｏ3、ＺｎＯ、
ＳｉＣ、非晶質Ｓｉのいずれかの単層またはこれらの複数の層で形成されることを特徴とする請求項５〜７のいずれか１項に記載の半導体レーザの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体レーザに関し、特に光ディスクシステムや情報処理あるいは光通信用の光源として用いられる半導体レーザに関する。
【０００２】
【従来の技術】
従来の半導体レーザ素子の製造工程においては、第一導電型半導体基板上に少なくとも第一導電型クラッド層、活性層、第二導電型クラッド層を形成する１回目の結晶成長を行い、活性層への電流注入を行う領域を形成するストライプ形成工程を経て、ストライプ部を埋め込むエピタキシャル成長を行い、デバイスが形成される。
【０００３】
例えば、図４に示すようなリッジ型の半導体レーザ素子の製造工程では、一般的に３回の結晶成長（ダブルへテロ構造形成、電流ブロック層形成、埋め込み層形成）の工程を含む。先ず図４（ａ）に示すように、ｎ型基板１上に第１回目の結晶成長により、ｎ型クラッド層２、活性層３、およびｐ型クラッド層４を順次堆積成長させる。次に図４（ｂ）に示すように、フォトリソグラフ技術を用いて、ｐ型クラッド層４をエッチングしてリッジ部４ａを形成する。次に図４（ｃ）に示すように、第２回目の結晶成長により、ｎ型電流ブロック層８を形成する。次に図４（ｄ）に示すように、第３回目の結晶成長により、ｐ型埋込層１６を形成し、更にｐ型コンタクト層７を形成する。最後に図４（ｅ）に示すように、ｐ型コンタクト層７上にｐ側オーミックコンタクト電極１３を、ｎ型基板１の底面にｎ側オーミックコンタクト電極１２を形成する。
【０００４】
図５に示す溝型の半導体レーザ素子の場合でも、２回の結晶成長（ダブルへテロ構造形成、埋め込み層形成）が必要である。先ず図５（ａ）に示すように、ｎ型基板１上に第１回目の結晶成長により、ｎ型クラッド層２、活性層３、ｐ型クラッド層４、およびｎ型電流ブロック層８を順次堆積成長させる。次に図５（ｂ）に示すように、フォトリソグラフ技術を用いて、ｎ型電流ブロック層８をエッチングして溝部８ａを形成する。次に図５（ｃ）に示すように、第２回目の結晶成長により、ｐ型埋込層１６を形成し、更にｐ型コンタクト層７を形成する。最後に図５（ｄ）に示すように、ｐ側オーミックコンタクト電極１３およびｎ側オーミックコンタクト電極１２を形成する。
【０００５】
このような複数回の結晶成長は、レーザチップの製造コストの低減に大きな障害となっていた。そこで埋込結晶成長を省略し、１回の結晶成長で半導体レーザ素子を作製する手法として、リッジ型導波路構造を形成し、ＳｉＯ2やＳｉ3Ｎ4等の誘電体膜により電流狭窄および光の閉じ込めを行う素子が開発、生産されている（例えば、J. Hashimoto et. al., IEEE J. Quantum Electron, vol. 33, pp.66-70, 1997を参照）。その一例を図６に示す。先ず図６（ａ）に示すように、１回目の結晶成長により、ｎ型基板１上に、ｎ型クラッド層２、活性層３、ｐ型クラッド層４、およびｐ型コンタクト層７を順次堆積成長させ、ダブルへテロ構造を形成する。次に図６（ｂ）に示すように、フォトリソグラフ技術を用いて、ｐ型コンタクト層７およびｐ型クラッド層４をエッチングしてリッジ部４ｂを形成する。次に図６（ｃ）に示すように、絶縁膜（誘電体膜）１１を形成し、更にレジストマスク１１ａをパターン形成する。次に図６（ｄ）に示すように、レジストマスク１１ａを用いて絶縁膜（誘電体膜）１１をエッチングしてｐ型コンタクト層７を露出させる。最後に図６（ｅ）に示すように、ｐ側オーミックコンタクト電極１３およびｎ側オーミックコンタクト電極１２を形成する。
【０００６】
また、同様なリッジ型半導体レーザが、特開昭６３−９０８７９号公報、特開平５−３２７１１３号公報、特開平１２−１６４９８６号公報に開示されている。これらの大半は、再成長（選択成長）によるリッジ部形成手法を採用しており、製造コストの点では図６に示す構成より高くなると予想される。一方、これらの構成の共通点として、リッジ型半導体レーザで埋め込み成長が省略できることに加えて、リッジ部の最上層にコンタクト層を形成し、コンタクト層上に絶縁膜を形成せず直接電極を形成することでコンタクトを形成している点が挙げられる。従って、コンタクト層はリッジ上部の狭い領域に限られ、コンタクト面積が狭くなるため、素子抵抗の増大が大きな問題となる。図４および図５に示すように、埋め込み成長を行う従来構造の半導体レーザでは、コンタクト層が素子表面に広域に形成できるため、電極との接触面積を広く取れ、コンタクト抵抗が増大する問題は少ない。
【０００７】
絶縁膜をマスクとして、選択成長によりリッジ部を形成する製造方法を、図７に示す。まず図７（ａ）に示すように、一回目結晶成長によりｎ型基板１上に、ｎ型クラッド層２、活性層３、およびｐ型クラッド層４を順次堆積成長させ、更に酸化防止層７０を積層する。次に図７（ｂ）に示すように、絶縁層である保護膜７１を堆積させ、フォトリソグラフ技術を用いて外側部分の領域の保護膜７１を除去した後、その領域に、１回目の選択成長によりｎ型電流ブロック層８を形成する。さらに図７（ｃ）に示すように、フォトリソグラフ技術を用いて、保護膜７１の中心部分にリッジ形成用の開口部を開けた後、２回目の選択成長によりｐ型第２クラッド層７２、ｐ型コンタクト層７３を順次堆積成長させる。最後に図７（ｄ）に示すように、ｐ側オーミックコンタクト電極１３およびｎ側オーミックコンタクト電極１２を形成する。
【０００８】
この方法の場合は、コンタクト層付近に絶縁膜は存在しないため、図７（ｄ）に示すように選択成長（コンタクト層形成）後に直接電極形成を行えば、コンタクトを形成できる。しかしながら、図７（ａ）〜（ｄ）に示すように複数回の結晶成長を要するため、製造コストが高くなる問題がある。
【０００９】
一方、図６に示すような選択エッチングによりリッジ部を形成する場合は、絶縁膜をリッジ形成後に製膜するため、コンタクト層上の絶縁膜を開口する必要がある。
【００１０】
特開平４−３２９６８８号公報には、誘電体膜で電流狭窄したリッジ型半導体レーザを製造するために、埋込結晶成長を省略したリッジ型半導体レーザにおいて、リフトオフにより絶縁膜のパターン形成を行う例が開示されている。この例を図８に示す。まず図８（ａ）に示すように、ダブルヘテロ構造を形成した後レジストマスク８０を形成し、エッチングを行って、図８（ｂ）に示すようにリッジ部を形成する。次に庇を有するレジストマスク８０を残して、図８（ｃ）に示すように絶縁膜（誘電体膜）１１をスパッタリング法で形成する。次に、図８（ｄ）に示すように、レジストマスク８０とともにリッジ上の絶縁膜１１をリフトオフすることで、リッジ部の電流注入部を形成する。最後に図７（ｅ）に示すように、電極を形成する。
【００１１】
この方法では、レジストマスク８０の庇の大きさでリッジ部斜面の絶縁膜形状が大きく影響される問題がある。庇が大きい場合には、リッジ部斜面に絶縁膜が形成されにくくなるため、リッジ部形成後にコンタクト層に庇が形成されないことが望ましい。従って図９（ａ）に示すように、選択成長により作製した場合と同様のリッジ形状となり、庇形成によるコンタクト層の表面積の拡大は原理上困難である。
【００１２】
また、リッジ上部の絶縁膜を選択的に除去する公知の方法として、ドライエッチングによるエッチバック法が挙げられる。例えば、リッジ部形成後に絶縁膜を全面に形成し、レジストをリッジ上部が最も薄くなるように塗布し、Ｏ2プラズマ処理によりレジストをエッチングし、リッジ部上面の最も薄いレジストが完全にエッチングされた後、絶縁膜を選択的にエッチングする。この場合はリッジ部上の絶縁膜を選択的に除去できるが、プロセスの複雑化や高コスト化および面内分布の安定性に課題があると考えられる。また、この方法では原理上、図９（ｂ）に示すようにコンタクト層表面の絶縁膜を除去するのみであり、十分なコンタクト面積が得られず、素子抵抗の大幅な低減は困難と考えられる。
【００１３】
【発明が解決しようとする課題】
以上のように、埋め込み成長を省略したリッジ型半導体レーザでは、リッジ形成手法を選択成長法とした場合も、選択エッチング法を用いた場合も、リッジ部の一部で電極と直接コンタクトを形成する構成となる。特に選択エッチング法では、コンタクト窓部の大きさ及び位置を精度良く作製する方法が容易ではないため、コンタクト抵抗ひいては素子抵抗の増大並びにばらつきが課題となる。
【００１４】
図６（ｄ）に示したような、結晶成長が一回の低コストなリッジ型半導体レーザ素子（以下、低コストレーザ）では、リッジ部形成に選択エッチング法が必須であり、また絶縁膜をリッジ部のコンタクト層表面で選択的に除去する工程を要する構成となる。埋め込み成長を行わないため、コンタクト層表面積が小さくなることに加えて、一般的には前述のようにコンタクト窓部の大きさ及び位置精度が十分高くないため、電極との接触面積が大きく取れないことから、選択成長法の場合と比較して、コンタクト抵抗の低減は一層困難であった。
【００１５】
本発明は、結晶成長１回で安価に作製できるリッジ型半導体レーザにおいて、コンタクト抵抗を低減し、その結果、素子抵抗を低減できる半導体レーザの構造、およびその製造方法を提供することを目的とする。
【００１６】
【課題を解決するための手段】
本発明の半導体レーザは、複数の化合物半導体層の積層体と、上側電極と、下側電極とを備えた屈折率導波型リッジ構造の半導体レーザである。リッジ部の最上層が高濃度ドーピングされた化合物半導体層からなるコンタクト層であり、前記コンタクト層の下部に位置して前記コンタクト層と接する第二半導体層は、その上面の幅が前記コンタクト層の底面の幅より狭い。前記リッジ部における前記コンタクト層の上面、その両側面全体および底面に、前記上側電極が直接接しており、前記コンタクト層の上面、両側面全体、および底面以外の前記リッジ部の表面は絶縁膜で覆われている。
【００１７】
上記の構成により、コンタクト層の表面だけでなく、その両側面あるいは底面も含めて上側電極と接触するため、接触面積が増大してコンタクト抵抗が低減がされる。しかも、一般的に高Ａｌ組成となる第二半導体層（クラッド層）には電極が直接接触しないため、電極剥がれ等の問題は発生しない。また、コンタクト層は電極剥がれを抑制するため、ＧａＡｓのようにＡｌ組成の低い半導体層（Ａｌ組成＜２０％）が望ましい。
【００１８】
更に、上記構成のように、コンタクト層が庇になるようにコンタクト層の下層の幅を狭くすることにより、コンタクト層の表面積が増加し、上側電極との接触面積が更に増加して、コンタクト抵抗の更なる低減が実現できる。
【００１９】
しかし庇が大きすぎると、拡散プロセス途中で庇部の破損が発生するため、前記コンタクト層の膜厚をｄ、前記コンタクト層のストライプ方向と垂直な方向の底面幅をＡ、前記第二半導体層のストライプ方向と垂直な方向の上面幅をＢとしたとき、０．１＜ｄ＜１．０μｍ、（Ａ−Ｂ）／Ｂ＜２、０．５μｍ＜Ａ＜１０μｍであることが望ましい。
【００２１】
本発明の半導体レーザの製造方法は、ｎ型半導体基板上に、活性層をこの活性層より禁制帯幅が大きいクラッド層で挟み込みんだダブルへテロ構造、高濃度ドーピングしたｐ型コンタクト層、およびｎ型またはアンドープ半導体層をこの順番に積層する工程と、前記ｎ型またはアンドープ半導体層の一部または全部を除去する工程と、前記ｐ型コンタクト層および前記クラッド層の一部を前記ｐ型コンタクト層が庇になるように選択的に除去する工程と、ウエーハ表面を絶縁膜で被覆する工程と、レジストを前記ｐ型コンタクト層上に開口部を有するよう形成する工程と、前記レジストをマスクとして前記絶縁膜を選択的に除去する工程と、ウエーハ表面を金属電極で被覆し電極を形成する工程とを有する。
【００２２】
コンタクト層（高濃度層）の庇は、この方法のようにリッジ部をエッチングにより形成することで容易に実現できるものであり、選択成長方法では実現が難しい。
【００２３】
また素子抵抗の低減方法として、ｐ型半導体層でのＺｎドーパントの活性化が有効となる。この現象は特にＡｌＧａＩｎＰ系の赤色半導体レーザ等で使用されるＰ系半導体層で顕著である。Ｚｎドーパントの活性化には、ｐ型半導体層の形成後に熱処理を行うか、上記本発明の方法のように、高濃度ドープｐ型コンタクト層成長後に、ｎ型またはアンドープの半導体層を特定膜厚（約０．３μｍ以上）形成することが有効である。
【００２４】
図１０に、ＡｌＧａＩｎＰ系の赤色半導体レーザにおける、ｎ型またはアンドープの半導体層膜厚ｄと、Ｚｎドーパントの活性化率の関係を示す。図１０（ｂ）に示す層構造において、ｎ型（またはアンドープ）半導体層の膜厚をｄとすると、図１０（ａ）に示すように、ｄ＞３０００Å（０．３μｍ）で、ｐ型クラッド層のＺｎドーパントの活性化率は十分に高くなることが判る。
【００２５】
埋め込み成長を行う半導体レーザにおいては、埋め込み成長時にＺｎの活性化が行えるが、本発明の低コストレーザでは埋め込み成長を行わないため、Ｚｎの活性化に前述の手法が有効となる。半導体レーザでは一般的に基板はｎ型を採用するため、コンタクト層がｐ型層となり、上記内容が適用可能となる。即ち、結晶成長時にコンタクト層上にｎ型またはアンドープの半導体層を予め形成し、選択的に除去することで、コンタクト抵抗ならびに素子抵抗の低減が実現できる。
【００２６】
一方で、選択成長によりリッジ部を形成する手法を採用しても、次の点で課題が多い。（１）コンタクト層はその下層に続いて結晶成長されるため、図９（ａ）に示すようにコンタクト層は庇の無い形状となり、電極との接触面はコンタクト層の上面と側面のみに制約される。（２）コンタクト層の下層のＡｌ組成が高い（Ａｌ組成＞０．５）クラッド層にも電極が接触するため、電極剥がれの恐れがある。（３）コンタクト層上に更に半導体層を形成する場合は、その選択的な除去は非常に困難となるため、本発明のようにＺｎドーパントの活性化を行うのは難しい。
【００２７】
コンタクト層（高濃度層）のドーピング濃度は、５×１０18ｃｍ-3以上５×１０19ｃｍ-3以下が望ましい。ドーピング濃度は高いほど望ましいが、高濃度ドーピングには結晶成長温度の低下が必要となり、結晶成長温度低下により結晶性が低下するため、前記上限値以下とする。
【００２８】
また、コンタクト層の膜厚は厚いほど、コンタクト層の表面積が大きくなり、接触面積が拡大できるため望ましい。しかしながら、厚すぎるとリッジ部の高さが高くなり、リッジ部側を接合面とした組み立て時に、リッジ部が応力を受けやすくなり、素子特性の劣化に繋がる恐れがある。また、薄いと高濃度層の表面積が減少するほかに、コンタクト層の庇が大きい場合に、プロセス途中で庇が割れて、コンタクト層面積が減少する恐れもある。これは、素子のストライプ幅の設定に大きく影響される。以上の理由を考慮して、コンタクト層の膜厚は０．３〜１．０μｍが望ましい。
【００２９】
【発明の実施の形態】
以下、本発明の実施の形態について図１を参照して説明する。
【００３０】
（実施の形態１）
図１は、実施の形態１における半導体レーザ素子の構造およびその製造方法を示す。実施の形態１は、ＡｌＧａＡｓ系材料を用いたリッジ型の半導体レーザ素子に本発明を適用した例である。
【００３１】
まず図１（ａ）に示すように、ｎ−ＧａＡｓ基板１０１を結晶成長装置（図示せず）内に設置し、第一回目の結晶成長によりｎ−ＧａＡｓ基板１０１上に、ｎ−ＡｌＧａＡｓクラッド層１０２（ｎ−Ａｌ0.5Ｇａ0.5Ａｓ、キャリア濃度１Ｅ１８ｃｍ-3、厚さ１．０μｍ）、ノンドープ量子井戸活性層１０３、ｐ−ＡｌＧａＡｓ第一クラッド層１０４（ｐ−Ａｌ0.5Ｇａ0.5Ａｓ、キャリア濃度１Ｅ１８ｃｍ-3、厚さ０．２μｍ）、ｐ−ＡｌＧａＡｓエッチングストップ層１０５（ｐ−Ａｌ0.20Ｇａ0.80Ａｓ、キャリア濃度１Ｅ１８ｃｍ-3、厚さ１００Å）、ｐ−ＡｌＧａＡｓ第二クラッド層１０６（ｐ−Ａｌ0.5Ｇａ0.5Ａｓ、キャリア濃度１Ｅ１８ｃｍ-3、厚さ１μｍ）、ｐ−ＧａＡｓコンタクト層１０７（ｐ−ＧａＡｓ、キャリア濃度２Ｅ１９ｃｍ-3、厚さ０．４μｍ）、ｎ−ＡｌＧａＡｓ電流ブロック層１０８（ｎ−Ａｌ0.5Ｇａ0.5Ａｓ、キャリア濃度１Ｅ１８ｃｍ-3、厚さ０．１μｍ）及びｎ−ＧａＡｓ保護層１０９（キャリア濃度１Ｅ１８ｃｍ-3、厚さ０．４μｍ）を順次堆積成長させる。
【００３２】
活性層１０３は、Ａｌ0.07Ｇａ0.93Ａｓ井戸層（厚さ６５Å）、Ａｌ0.3Ｇａ0.7Ａｓ障壁層（厚さ５０Å）及び同組成のガイド層（厚さ５５０Å）から成る三重量子井戸構造である。
【００３３】
次に、上記の半導体層が形成されたｎ−ＧａＡｓ基板１０１を成長装置から取り出し、公知の選択エッチング技術を用いて、図１（ｂ）に示すように、ｐ−ＧａＡｓコンタクト層１０７に到達するようにｎ−ＡｌＧａＡｓ電流ブロック層１０８及びｎ−ＧａＡｓ保護層１０９をエッチングする。なお図１（ｂ）には、ｎ−ＡｌＧａＡｓ電流ブロック層１０８及びｎ−ＧａＡｓ保護層１０９が全部除去された例を示した。
【００３４】
次に公知のフォトリソグラフ技術を用いて図１（ｂ）に示すように、ｐ−ＧａＡｓコンタクト層１０７上に、ストライプ状のＳｉＯ2マスク１１０を形成する。このＳｉＯ2マスク１１０をエッチングマスクとして、公知の選択エッチング技術を用いて、図１（ｃ）に示すように、ｐ−ＡｌＧａＡｓエッチングストップ層１０５に到達するまで、ｐ−ＧａＡｓコンタクト層１０７及びｐ−ＡｌＧａＡｓ第二クラッド層１０６をリッジ状に加工する。
【００３５】
本実施の形態では、ＡｌＧａＡｓ層の選択エッチング液としてフッ化水素酸、ＧａＡｓ層の選択エッチング液としてアンモニア水に過酸化水素水を加えた溶液を用いた。また、リッジ底部の幅（ストライプ幅）は１〜４μｍとした。
【００３６】
その後、図１（ｄ）に示すように、ウエーハ表面にＳｉＯ2絶縁膜１１１を形成し、公知の高精度フォトリソグラフ技術であるステッパー露光法を用いて、レジストマスク１１４の開口部をｐ型コンタクト層１０７上に形成する。次に、図１（ｅ）に示すように、ｐ−ＧａＡｓコンタクト層１０７上のＳｉＯ2絶縁膜１１１（厚さ０．１〜０．３μｍ）をフッ化水素酸によるウエットエッチングにより除去する。最後に図１（ｆ）に示すように、ｐ−ＧａＡｓコンタクト層１０７側の上面にｐ側オーミック電極１１３を、ｎ−ＧａＡｓ基板１０１の下面にｎ側オーミック電極１１２を形成し、へき開法により共振器長を２００μｍに調整して、出射側端面には反射率３０％、反対側端面には反射率５０％のコーティング膜を各々形成する（図示せず）。
【００３７】
以上のようにして作製されたリッジ型の半導体レーザ素子における、リッジ部の拡大断面を図２（ｂ）、（ｃ）に示す。図２（ｂ）、（ｃ）は、図２（ａ）に円で示すリッジ部Ａの領域を拡大して示した図である。
【００３８】
本実施の形態における素子の場合、リッジ部を形成する際に、フッ化水素酸系の異方性エッチング液を用いて、（１００）面を主面とするＧａＡｓ基板上に形成したＡｌＧａＡｓ層を＜０１１＞方向にストライプ状にエッチングすることにより、図２（ｃ）に示す順メサ構造が得られる。また、ストライプ方向を９０°回転することにより、図２（ｂ）に示す逆メサ構造が得られる。フッ化水素酸系のエッチング液は、（１１１）結晶面のエッチング速度が（１００）面のそれと比較して十分小さいため、リッジ部の側面は（１１１）結晶面で形成される。
【００３９】
図９（ｂ）に示した従来例、すなわち、高濃度層表面のみを開口し、ｐ型コンタクト層７のドーピング濃度を５Ｅ１８ｃｍ-3としたリッジ型半導体レーザの場合、ｐ側オーミック電極１３をボンディング面としてＳｉＣサブマウントに組み立てたときの素子抵抗は、約３０Ωであった。これに対して、図２に示す本実施の形態におけるリッジ型半導体レーザの場合、高濃度層の表面に加え、側面のＳｉＯ2絶縁膜１１１も除去して電極との接触面積を拡大し、ｐ型コンタクト層１０７のドーピング濃度を２Ｅ１９ｃｍ-3としている。その結果、図２（ｃ）に示す順メサ構造のリッジ型半導体レーザ素子を、上記と同様に組み立てたときの素子抵抗は、約８Ωであった。尚、この場合の素子の高濃度層上面の幅は、約１μｍであった。
【００４０】
また、素子抵抗値を下げる方法として、図２（ｂ）に示すように、リッジ部Ａを逆メサ形状とすることが挙げられる。幾何学的な計算から、リッジＡ上部の面積は、順メサ構造に対して逆メサ構造で約２〜３倍（リッジ高さ＝１．０μｍ、ストライプ幅＝３〜５μｍの場合）となり、逆メサ構造により電極との接触面積が増すため、コンタクト抵抗が低減され、その結果、素子のシリーズ抵抗値を低減できる。
【００４１】
本実施の形態１では、ＣＤ等の読み出しに用いられる低出力の半導体レーザ素子に本発明を適用する場合について説明したが、本発明は、ＡｌＧａＩｎＰ系の赤色半導体レーザ、記録再生に用いられる高出力半導体レーザ素子、および自励発振型半導体レーザにも同様に適用できる。
【００４２】
また、図６に示す従来構造では、ｐ型コンタクト層７が結晶成長の最終層であり、Ｚｎドーパントが原子状水素により不活性化される現象（赤崎勇編著、III―
Ｖ族化合物半導体、培風館、pp.312-313参照）が発生し、素子抵抗が高くな
る課題もあった。これに対して図１に示す本実施の形態の構造では、ｎ型半導体層をｐ型コンタクト層１０７上に成長させるため、水素による不活性化が抑制できる利点もある。Ｚｎの活性化はＡｌＧａＡｓ系の半導体レーザでは顕著ではないが、特にＡｌＧａＩｎＰ系の赤色半導体レーザの場合に顕著である。
【００４３】
（実施の形態２）
実施の形態２における半導体レーザ素子の構造を図３に示す。図３（ｂ）は、図３（ａ）に円で示すリッジ部Ｂの領域を拡大して示した図である。実施の形態２においては、リッジ部のエッチングを、フッ化水素酸およびアンモニア水に過酸化水素水を加えた溶液ではなく、酒石酸に過酸化水素水を加えた溶液（混合比は酒石酸：過酸化水素水＝５：１（体積比））により形成する。それ以外は、実施の形態１と同様の構成である。エッチングストップ層１０５は、高Ａｌ組成のＡｌＧａＡｓ層（Ａｌ組成＞０．７）か、Ｐ系半導体層とする事が望ましい。
【００４４】
上記のエッチングにより、図３（ｂ）に示すように、リッジ部において高濃度コンタクト層の庇は無くなり、選択成長で形成した場合のリッジ形状と同様となる。前記の酒石酸に過酸化水素水を加えた溶液は、ＧａＡｓ層とＡｌＧａＡｓ層（Ａｌ組成＜０．６）の選択性が無く、双方をエッチングするためである。
【００４５】
本実施の形態２においても、ステッパーによる高精度マスク合わせ（パターン合わせ精度０．１μｍ以下）と選択エッチングにより、図３に示すような実施形態１と同様のＳｉＯ2絶縁膜１１１の形状が得られる。これによりＡｌ組成の高いｐ型第二クラッド層１０６表面に電極を接触させず、高濃度ドープしたｐ型コンタクト層１０７の表面と側面に電極を接触させる構成とすることで、電極剥がれが無く、コンタクト抵抗を低減させる効果が得られる。
【００４６】
【発明の効果】
本発明のリッジ型半導体レーザは、結晶成長１回で安価に作製でき、コンタクト抵抗が低減され、その結果素子抵抗が低減される。
【００４７】
また、本発明の製造方法によれば、結晶成長１回でｐ型不純物であるＺｎが十分に活性化でき、埋め込み成長を行わないにもかかわらず素子抵抗の低減が容易に実現できる。尚、本発明の製造方法によるＺｎの活性化は、赤色半導体レーザに代表されるＰ系半導体材料でより顕著である。
【図面の簡単な説明】
【図１】  本発明の実施の形態１におけるリッジ型半導体レーザの構造およびその製造方法を示す断面図
【図２】  図１の半導体レーザにおけるリッジ部を拡大して示した断面図
【図３】  本発明の実施の形態２におけるリッジ型半導体レーザの断面図
【図４】  従来例のリッジ型半導体レーザの構造およびその製造方法を示す断面図
【図５】  従来例の溝型半導体レーザの構造およびその製造方法を示す断面図
【図６】  他の従来例のリッジ型半導体レーザの構造およびその製造方法を示す断面図
【図７】  更に他の従来例のリッジ型半導体レーザの構造およびその製造方法を示す断面図
【図８】  更に他の従来例のリッジ型半導体レーザの構造およびその製造方法を示す断面図
【図９】  従来例のリッジ型半導体レーザにおけるリッジ部を拡大して示した断面図
【図１０】  （ａ）は、ＡｌＧａＩｎＰ系の赤色半導体レーザにおける、ｎ型またはアンドープの半導体層膜厚ｄと、Ｚｎドーパントの活性化率の関係を示すグラフ、（ｂ）は、（ａ）のグラフを求めるために用いられた半導体レーザの層構造を示す断面図
【符号の説明】
１  ｎ型半導体基板
２  ｎ型クラッド層
３  活性層
４  ｐ型第一クラッド層
５  ｐ型エッチングストップ層
６  ｐ型第二クラッド層
７  ｐ型コンタクト層
８  ｎ型電流ブロック層
９  ｎ型保護層
１０  ＳｉＯ2マスク
１１  絶縁膜（誘電体膜）
１２  ｎ側オーミックコンタクト電極
１３  ｐ側オーミックコンタクト電極
１０１  ｎ−ＧａＡｓ基板
１０２  ｎ−ＡｌＧａＡｓクラッド層
１０３  活性層
１０４  ｐ−ＡｌＧａＡｓ第一クラッド層
１０５  ｐ−ＡｌＧａＡｓエッチングストップ層
１０６  ｐ−ＡｌＧａＡｓ第二クラッド層
１０７  ｐ−ＧａＡｓコンタクト層
１１０  ＳｉＯ2マスク
１１１  ＳｉＯ2絶縁膜
１１２  ｎ側オーミック電極
１１３  ｐ側オーミック電極
１１４  レジストマスク
【図１】
0004056717.tif 000002
【図２】
0004056717.tif 000003
【図３】
0004056717.tif 000004
【図４】
0004056717.tif 000005
【図５】
0004056717.tif 000006
【図６】
0004056717.tif 000007
【図７】
0004056717.tif 000008
【図８】
0004056717.tif 000009
【図９】
0004056717.tif 000010
【図１０】
0004056717.tif 000011