(57)【特許請求の範囲】
【請求項１】
入力電源電圧の供給源と、
前記入力電源電圧の前記供給源に結合したインダクタンスと、
前記インダクタンスに結合され、前記電源の出力を生成する負荷回路に結合された前記インダクタンスを流れる電流パルスを生成するための周期的スイッチ制御信号に応答する第１のトランジスタスイッチと、
前記スイッチ制御信号を発生する所定の電流パルスを示す信号に応答して、電流パルス毎の基準で、電流モード制御での前記電源出力を制御する変調器と、
過電流状態が複数の前記電流パルスの間に継続する場合には、前記電源出力を減少させ、前記過電流状態が前記複数の電流パルスよりも少ない数の期間継続する場合には、電源出力減少動作を行わない過電流保護回路と、
対応する信号経路を介して、前記過電流保護回路及び前記変調器のそれぞれに結合された前記電流パルス指示信号を発生させるよう前記所定の電流パルスに応答する電流センサとを有し、
前記過電流保護回路は、
前記電流パルス指示信号に応答し、フィルタキャパシタに結合され、各電流パルスが発生する場合に、該キャパシタに関連した時定数に従って決定されるレートの傾斜で立ち上がるランプキャパシタ電圧を生成する整流器と、
前記ランプキャパシタキャパシタ電圧が前記過電流状態に関連したしきい値に達した場合を検出する検出器とを有するスイッチモード電源装置。
【請求項２】
各々の前記信号経路は前記トランジスタスイッチを含まない請求項１記載の装置。
【請求項３】
前記キャパシタは、前記第１のトランジスタスイッチの制御端子に接続された再生式スイッチに接続され、
前記キャパシタ電圧が前記再生式スイッチのトリガレベルに達したときに前記第１のトランジスタスイッチ（Ｑ３）を遮断する請求項１記載の装置。
【請求項４】
前記過電流状態が、前記所定の電流パルスの期間よりも実質的に長い間継続するときには、
前記過電流保護回路は電源出力を遮断する請求項１記載の装置。
【請求項５】
調整された共振回路を形成するよう前記インダクタンスに接続されたキャパシタンス（Ｃ６）をさらに有し、
前記第１のトランジスタスイッチがオフされているときには、前記第１のトランジスタスイッチの主電流導通端子の組の間で実質的にゼロ電圧を維持するように前記スイッチ制御信号が生成される、請求項１記載の装置。
【請求項６】
前記第１のトランジスタスイッチの所定のスイッチング期間に、
前記共振回路に半サイクルの発振を起こす前記共振回路に共振パルスが現れる、請求項５記載の装置。
【請求項７】
前記第１のトランジスタスイッチがオンしているときに、
前記第１のトランジスタスイッチの前記主電流導通端子間を実質的にゼロ電圧に維持するために前記主電流導通端子間に低インピーダンスを与える、第１のトランジスタスイッチに結合された第２のスイッチを更に有する請求項５記載の装置。
【請求項８】
前記第２のスイッチは、前記第１のトランジスタスイッチに並列に接続された制動ダイオードを有する請求項７記載の装置。
【請求項９】
第２の信号に従って、前記電源の前記出力を制御する第２の信号の供給源を更に有し、
前記電流センサは、抵抗を有し、
該抵抗は、前記電流パルスのランプ部分を示すランプ電圧を発生させるよう前記第１のトランジスタスイッチに直列に接続され、且つ、前記所定の電流パルスが前記第２の信号により決まるしきい値を超えたときに、前記所定の電流パルスの前記ランプ部分の間、前記スイッチ制御信号の状態を変化させるよう前記変調器に接続される請求項１記載の装置。
【請求項１０】
入力電源電圧の供給源と、
前記入力電源電圧の前記供給源に結合したインダクタンスと、
前記インダクタンスに結合され、前記電源の出力を生成する負荷回路に結合された前記インダクタンスを流れる電流パルスを生成するための周期的スイッチ制御信号に応答するトランジスタスイッチと、
前記スイッチ制御信号を発生させるよう所定の電流パルスに応答して、ランプ状に変化する電流パルス毎の基準で、電流モード制御での前記所定の電流パルスを制御し、且つ、前記トランジスタスイッチの前記制御端子に結合された第１の再生式スイッチに結合され、前記第１の再生式スイッチのしきい値を超えたとき、前記電流パルスの各期間で前記トランジスタスイッチを遮断する変調器と、
過電流状態が発生する場合に前記トランジスタを遮断する第２の再生式スイッチを有し、前記電流パルスに応答する過電流保護回路とを有し、
前記過電流状態は、前記電流パルスの振幅が第１の値を超え、且つ、前記所定の電流パルスの期間よりも実質的に長い第１の期間よりも長く継続するときに発生し、
前記トランジスタの動作は、前記第１の期間よりも短い期間に前記電流パルスの振幅が第１の値を超えたときは中断されない、スイッチモード電源装置。
【請求項１１】
前記過電流保護回路の信号経路中で結合し、前記変調器の信号経路中で結合しないパルス積分器を更に有する請求項１記載の装置。
【請求項１２】
前記パルス積分器は前記所定の電流パルスの一部分を積分するキャパシタを有する請求項１１記載の装置。
【発明の詳細な説明】
発明の分野
本発明は、スイッチモード電源に関する。
発明の背景
典型的なスイッチモード電源（ＳＭＰＳ）は、、入力電源電圧を受けるために入力電源端子に接続された、インダクタンスと双方向の制御可能なスイッチの直列接続を有する。スイッチは、トランジスタと制動ダイオードの平行配置により形成される。駆動又は制御回路は、スイッチを、導通状態と遮断状態の交互に駆動するために、スイッチングパルスを供する。スイッチの導通状態の継続時間は、スイッチが遮断時に生成された整流又は発振による出力電圧に応じて、制御可能である。
ある従来技術のＳＭＰＳでは、調整制御回路の変調器は、双方向スイッチの導通時間の長さを変えるために、誤差増幅器で生成された誤差信号に応答する。それによりインダクタンスのピーク電流は制御される。このように、双方向スイッチが遮断されたときに現れる共振パルス電圧の振幅は、出力電圧調整を行うために制御される。
ＳＭＰＳは電流パルス制御原理により、電流パルスにより、電流モード制御で動作し得る。トランジスタスイッチを流れる電流は、誤差信号により作られたしきい値に達すると止まる。誤差信号は、実際は、トランジスタスイッチと結合したインダクタンスを流れるピーク電流を制御する。このように、制御回路は、誤差増幅器のダイナミックレンジを使うこと無しに、瞬時に、フィードフォワードで、入力電圧変動を補正する。
トランジスタスイッチと典型的にはそれに結合しているトランスの巻線は、過電流の期間が短いときには、トランジスタスイッチの許容範囲を超えるスイッチ電流により、損害を受けないであろう。例えば、ビデオディスクドライブで使用されているモニタの動作開始期間が短くそして、ＳＭＰＳにより電源が与えられているときである。しかし、故障状態が起こり、長い間過電流が流れるときには、トランジスタスイッチとトランス巻線は損害を受けうる。
発明の概要
それゆえ、電流モード制御回路により設定される電流制限よりも低いレベルでの期間の長い過電流に対して、ＳＭＰＳを保護することが必要である。この様にして、最大電流制限が低いトランジスタスイッチを使用できる。有利なことに、最大電流制限が低いトランジスタスイッチは安価である。
本発明の実施例のスイッチモード電源装置は、入力電源電圧の供給源と入力電源電圧の供給源に結合したインダクタンスを有する。第１のトランジスタスイッチは、インダクタンスに結合し、電源の出力を生成する負荷回路に結合したインダクタンスを流れる電流パルスを生成するための周期的スイッチ制御信号に応答する。変調器は、電流パルス毎の基準で、電流モード制御での電源出力を制御するスイッチ制御信号を発生する所定の電流パルスを示す信号に応答する。過電流保護回路は、過電流状態が発生したときに、電源の出力を停止する電流パルス指示信号に応答する。電流センサは、対応する信号経路で過電流保護回路と変調器のそれぞれに結合した電流パルス指示信号を発生する所定の電流パルスに応答する。
【図面の簡単な説明】
図１は、本発明の実施例の、調整されたＳＭＰＳ（スイッチモード電源）を示す図である。
図２ａ、２ｂ、２ｃは、図１の調整されたＳＭＰＳの説明に使用する波形を示す図である。
発明の詳細な記載
図１は、本発明の実施例の調整されたＳＭＰＳ１００を示す。図１では、トランジスタスイッチとして動作するＮ型の金属酸化物半導体（ＭＯＳ）パワートランジスタＴｒは、トランスＴ１の１次巻線Ｌ１を通して、直流（ＤＣ）電圧Ｂ＋の入力電源の端子２０に結合したドレイン電極を有する。回路配置では、図示していないが、トランスは、分離トランスとして動作する。電圧Ｂ＋は、例えば、図示されていないが、主電源電圧を整流するブリッジ整流器に接続されたフィルタキャパシタから得られる。
トランジスタＴｒのソース電極は、電流センサ又は、サンプリング抵抗Ｒ１２を介してグランド又は、共通端子に接続される。
スイッチとして動作する制動ダイオードＤ６は、トランジスタＴｒと平行に接続され、双方向スイッチ２２を構成するためにトランジスタＴｒと同じパケージに含まれる。キャパシタＣ６は、ダイオードＤ６と平行に接続され、スイッチ２２が非導通の時に巻線Ｌ１のインダクタンスと共振回路２２を構成するために巻線Ｌ１と直列に接続される。
トランスＴ１の２次巻線Ｌ２は、ダイオードＤ８のカソードに接続されたフィルタキャパシタＣ１０で出力電圧ＶＯＵＴを発生するため、ピーク整流ダイオードＤ８のアノードと、グランドに接続される。電圧ＶＯＵＴは、図示されていないが、負荷回路に接続される。同様に、フィルタキャパシタＣ９の出力電圧ＶＯＵＴ’には、整流ダイオードＤ７によるピーク整流電圧が現れる。
誤差増幅器２３は、出力電圧ＶＯＵＴと基準電圧ＶＲＥＦに応答する。光カプラＩＣ１は光放射ダイオードを有する。光カプラＩＣ１のトランジスタのエミッタ電極は、抵抗Ｒ４を介して負のＤＣ電圧Ｖ３に接続される。光カプラＩＣ１のトランジスタのコレクタ電極は、キャパシタＣ３に接続される。示されていない回路配置では、光カプラは分離として働く。光カプラＩＣ１の誤差コレクタ電流Ｉｅは、電圧ＶＯＵＴが基準電圧ＶＲＥＦよりも大きい量を示し、従って、それらの差である。
コンパレータトランジスタＱ２は、ベース電極を有し、抵抗Ｒ１１を介して、トランジスタTrのソース電極と電流センサ抵抗Ｒ１２の接続点に結合している。トランジスタＱ２は、トランジスタＱ２のベース電圧ＶＢＱ２とトランジスタＱ２のエミッタに現れる誤差電圧ＶＥＱ２を比較する。電圧ＶＢＱ２はトランジスタＴｒのソース−ドレイン電流ＩＤに比例する第１部分を有する。ＤＣ電圧Ｖ２は、抵抗Ｒ６を介してトランジスタＱ２のベースに接続され、抵抗Ｒ１１ト交差して電圧ＶＢＱ２の第２部分を生じる。
ＤＣ電圧Ｖ２は、抵抗Ｒ５を介してキャパシタＣ３により構成される帰還ループフィルタに接続され、キャパシタＣ２を充電する電流源を構成する。誤差電流Ｉｅは、キャパシタＣ３に接続され、キャパシタＣ３を放電する。ダイオードＤ５は、トランジスタＱ２のエミッタとグランドの間に接続される。ダイオードＤ５は、電圧ＶＥＱ２をダイオードＤ５の順方向電圧に制限し、トランジスタＴｒの最大電流を制限する。
トランジスタＱ２のコレクタ電極は、トランジスタＱ１のべース電極に接続され、トランジスタＱ１のコレクタ電極は、トランジスタＱ２のベース電極に接続され、再生式のスイッチ３１を構成する。トランジスタＴｒの制御電圧ＶＧは、再生式スイッチ３１の出力端子を構成するトランジスタＱ１のエミッタで生じ、抵抗Ｒ１０を介してトランジスタＴｒのゲート電極に結合される。
トランスＴ１の２次巻線Ｌ３は、交流（ＡＣ）電圧Ｖ１を生成するために、抵抗Ｒ９を介して結合される。電圧Ｖ１はキャパシタＣ４と抵抗Ｒ８を介してトランジスタＱ１のエミッタにＡＣ結合され、トランジスタＴｒの駆動電圧ＶＧを発生する。ＡＣ結合された電圧Ｖ１は、コレクタ抵抗Ｒ７を介してトランジスタＱ２のコレクタ電極と、トランジスタＱ１のベース電極に接続される。電圧Ｖ１は、ダイオードＤ２により整流され、電圧Ｖ３を発生し、また、ダイオードＤ３により、電圧Ｖ２を発生する。
電圧Ｂ＋の供給源と巻線Ｌ３から離れたキャパシタＣ４の端子３０の間に結合した抵抗Ｒ３は、電源オン又は開始の際にキャパシタＣ４を充電する。トランジスタＴｒのゲート電極の電圧ＶＧが、ＭＯＳトランジスタＴｒのしきい値を超えたとき、トランジスタＴｒは導通し、トランジスタＴｒのドレイン電圧ＶＤは減少する。この結果、電圧Ｖ１は正となり、正帰還で、トランジスタＴｒを維持するために電圧ＶＧを増強し、完全にオンにする。
図２ａから２ｃは、図１の調整されたＳＭＰＳ１００の動作を説明するのに役立つ波形である。図１及び、２ａから２ｃで、同じ記号と番号は同じ項目及び、機能を示す。
図２ｃの所定の期間Ｔの期間ｔ０からｔ１の間に、図１の導通トランジスタＴｒの電流ＩＤはランプ状に上昇する。従って、巻線Ｌ１の電流１Ｌ１の対応する非共振電流パルス部分は、ランプ状に上昇し、トランスＴ１の巻線Ｌ１のインダクタンスに磁気エネルギーを蓄積する。図２ｃの時刻ｔ１で、抵抗Ｒ１２による電圧より得られたランプ状に上昇する部分を有する図１の電圧ＶＢＱ２が、再生式スイッチ３１の電圧ＶＥＱ２より決まるトリガレベルを超え、トランジスタＱ２をオンする。電流はトランジスタＱｌのベースを流れ、再生式スイッチ３１はトランジスタＴｒのゲート電極を低インピーダンスとする。従って、図２ａのゲート電極電圧ＶＧは、ゼロボルト付近に減少し、図１のトランジスタＴｒをオフする。トランジスタＴｒがオフすると、図２ｂのドレイン電圧ＶＤが上昇し、巻線Ｌ３より結合している図１の電圧Ｖ１が減少する。ゲート−ソース間キャパシタンスＣＧに蓄積されたチャージは、図２ｂの時刻ｔ２までラッチモード動作を維持する。
電圧ＶＧが、図１のトランジスタＱ１のコレクタ電流を維持するのに必要な電圧よりも低くなると、トランジスタＱ２のベース電極の順方向導通がやみ、従って、再生式スイッチ３１のラッチ動作モードが停止される。その後、減少し続ける電圧Ｖ１は、図２ａの電圧ＶＧに負部分４０を生じ、図１のトランジスタＴｒがオフのまま維持される。
トランジスタＴｒがオフすると、ドレイン電圧ＶＤは、図２ｂの期間ｔ１からｔ２に示すように上昇する。キャパシタＣ６は、電圧ＶＤが完全にゼロ電圧以上に上昇する前にトランジスタＴｒが非導通状態になり、電圧ＶＤの上昇を制限する。これによって、スイッチング損失と放射スイッチングノイズは減少される。キャパシタＣ６と巻線Ｌ１を有する共振回路２１は、図１のトランジスタＴｒがオフとなり、図２ｂの期間ｔ１からｔ３の間に、発振する。キャパシタＣ６は、電圧ＶＤのピークレベルを制限する。それゆえ、スナバダイオードと抵抗は不要であり、効率は改善され、スイッチングノイズは減少される。
図２ｂの時間ｔ３の前の電圧ＶＤの減少は、図１の電圧Ｖ１を正電圧にする。図２ｂの時刻ｔ３で、電圧ＶＤはゼロボルト付近になり、僅かに負になり、図１の制動ダイオードＤ６をオンし、図２ｂのクランプ電圧ＶＤをゼロボルトとする。この様に、図１の共振回路２１は半周期の発振を示す。前述の図１の電圧Ｖ１の極性の変化によって、図２ｂの時刻ｔ３で、図２ａの電圧ＶＧは更に正に上昇する。
その後に続くトランジスタＴｒのオンは、電圧ＶＤがほぼゼロとなったときに、図２ｂの時刻ｔ３後まで、抵抗Ｒ８とゲートキャパシタンスＣＧの時定数で決まる遅延時間だけ遅延される。これにより、ターンオン損失は最小となり、スイッチングノイズは減少される。
フィルタキャパシタンスＣ３の電圧ＶＥＱ２を変えることにより、電圧ＶＯＵＴの負帰還調整が行われる。電圧ＶＯＵＴが電圧ＶＲＥＦよりも大きい時に、電流ＩｅはキャパシタＣ３を放電し、電圧ＶＥＱ２を減少する。それゆえ、コンパレータトランジスタＱ２のしきい値レベルは減少する。従って、トランジスタＴｒの電流ＩＤのピークレベルと、負荷回路（図示していない）に供給される電力は減少される。一方、電圧ＶＯＵＴが電圧ＶＲＥＦよりも小さい場合、電流Ｉｅはゼロであり、抵抗Ｒ５の電流は電圧ＶＥＱ２を上昇する。従って、トランジスタＴｒの電流ＩＤのピーク値と負荷回路（図示していない）に供給される電力は、上昇する。この様に、再生式スイッチ３１を有するトランジスタＱ３の制御回路は、電圧ＶＥＱ２に従って、トランジスタＱ３でデューティーサイクル変調を行う。
調整されたＳＭＰＳ１００は、電流パルスごとの制御を基に、電流モード制御で動作する。図２ｃの期間ｔ０からｔ１の間の図１のトランジスタＴｒを流れる電流ＩＤの電流パルスは、図１のトランジスタＱ２の電圧ＶＥＱ２により決まるしきい値に達したとき、図２ｃの時刻ｔ１で止まり、誤差信号を形成する誤差電流Ｉｅにより確立される。誤差信号は実際に、巻線Ｌ１のインダクタンスを流れる電流ＩＤの電流パルスのピーク電流を制御する。制御回路は、誤差増幅器２３のダイナミックレンジを使用すること無しに、電圧Ｂ＋の入力電圧変動をフィードフォワードで瞬時に補正する。この様に、電流モード調整と調整されたＳＭＰＳの、両方の優位な点が得られる。
本発明の過電流保護回路２００は、整流器２００ａを有する。整流器２００ａは、電圧ＶＲ１２が現れる接続端子と積分キャパシタＣ１１の間に接続された整流ダイオードＤ１９と直列に接続された抵抗１８を有する。抵抗Ｒ１９は、キャパシタＣ１１と平行に接続され、キャパシタＣ１１に蓄積された電荷の放電経路を与える。キャパシタＣ１１の電圧は、ベース電流制限抵抗Ｒ２０を介して、トランジスタＱ６のベース電極に接続される。トランジスタＱ６は、トランジスタＱ５と接続され、Ｒ−Ｓフリップロップ又は、ラッチ２００ｂを構成する。トランジスタＱ５のエミッタは、トランジスタＱ１のベースに接続され、Ｑ５が導通したときにトランジスタＱ３を遮断してトランジスタＱ１をオンする。
抵抗Ｒ１８と積分器キャパシタＣ１１の時定数は、抵抗Ｒ１２による電圧ＶＲ１２の長期ピーク値を決定する。過度の負荷電流がトランジスタＱ３に過度の電流ＩＤを生成する場合、十分長い期間、例えば、数１００ミリ秒、電流ＩＤのあるサイクルから次のサイクルで、キャパシタＣ１１の電圧は徐々に上昇する。キャパシタＣ１１の電圧が、トランジスタＱ６をオンするのに十分高くなったとき、再生式動作はトランジスタＱ５をオンする。この結果、ラッチ２００ｂは、トランジスタＱ３のゲートから駆動電圧ＶＧを遮断する導通スイッチとして動作する。従って、電源は発振を止め、負荷への電力供給を止める。
本発明の特徴に従って、過電流状態が、トランジスタＱ３の安全動作で許されているよりも例えば、数１００ミリ秒と長い間継続するときには、過電流保護回路２００は、トランジスタＱ３を遮断する。逆に、過電流状態が短い期間のみなら、トランジスタＱ３の動作は中断されない。
有利に、電流ＩＤが高い期間の長さが比較的短い条件では、電流ＩＤのピークレベルが、短い期間の間、所定の安全値を超えることができる。回路２００は、短期間の長さと、所定の長い期間の電流ＩＤの安全値とを設定する。過電流の期間が短いときには、トランジスタＱ３は許容範囲を超える電流ＩＤにより損害を受けないのでトランジスタＱ３の要求される最大電流許容範囲は緩和できる。例えば、ビデオディスクドライブで使用されるモータのスタート期間が短く、ＳＭＰＳ１００により電力が供給されているときなどである。しかし、故障が起き、潜在的に有害な過電流が長い期間存在するときには、トランジスタＱ３はそのような過電流状態から保護される。
電力の遮断に続いて、キャパシタＣ１１は徐々に放電される。トランジスタＱ５とＱ６を流れる電流がラッチ条件を維持するレベル以下に低下した場合、導通は止み、電源は通常の開始シーケンスを始める。オン／オフサイクルは異常な高負荷が存在する限り継続する。抵抗Ｒ１９はキャパシタＣ１１に放電経路を提供し、ラッチ２００ｂのトランジスタがオンすること無しに通常のピークの負荷電流が供給される。
前述のように、ＤＣ電圧Ｖ２は抵抗Ｒ６を介してトランジスタＱ２のベースに接続され、抵抗Ｒ１１を通して電圧ＶＢＱ２の第２部分を生じる。図２ｃの期間ｔ０からｔ１では、図１の電圧Ｖ２は電圧Ｂ＋にトランスＴ１の巻線Ｌ３とＬ１の巻数比を掛けたものに等しい。
トランジスタＱ２のしきい値レベルは電圧Ｖ２に応じて変わり、そして、それゆえ、電圧Ｂ＋に応じて変わる。この様に、電流ＩＤのピーク値も電圧Ｂ＋に応じて変わる。この特徴は、ＳＭＰＳ１００の一定な電力供給能力を維持し、それによって、高ＡＣ本線電源（図示していない）で過度の電力供給がされない。
本発明の他の特徴に従って、電圧ＶＲ１２はデューティーサイクル変調器のコンパレータトランジスタＱ２及び、トランジスタＱ３を含まない信号経路の各々を経由して過電流保護回路２００ａへ結合される。デューティーサイクル変調器と過電流保護回路２００ａに共通に電圧ＶＲ１２を発生する電流センサ抵抗Ｒ１２を使用することで、回路は簡単になる。
【図１】
0004100717.tif 000002
【図２】
0004100717.tif 000003