【事件の表示】
　昭和６１年　特　許　願　第２０７０１４号「データ入出力メモリ」拒絶査定に対する審判事件（昭和６３年　３月１７日出願公開、特開昭６３−　６１３２３）について、次のとおり審決する。
【結論】
　本件審判の請求は、成り立たない。
【理由】
１．手続の経緯および本願発明
　本願は、昭和６１年９月２日の出願であって、当審において平成１０年８月３１日付けで、拒絶理由を通知したところ、請求人は、平成１０年１１月１７日付けで、意見書とともに同日付け手続補正書を提出した。本願発明の要旨は、同手続補正書によって最終的に補正された明細書および図面の記載からみて、その特許請求の範囲第１項のとおり（ただし符号（ａ）〜（ｈ）は参照のため付加した。）：
（ａ）１ライン単位のデータを記憶するメモリアレイと、
（ｂ）外部から入力された１ライン単位のデータを前記メモリアレイにライトする為に所定量の前記データを一時記憶するライトデータバッファと、
（ｃ）前記メモリアレイにライトされた前記１ライン単位のデータを外部へ出力する為に所定量の前記データを一時記憶するリードデータバッファと、
（ｄ）前記メモリアレイへの前記データのライトアドレスをカウントするライトアドレスカウンタと、
（ｅ）前記メモリアレイからの前記データのリードアドレスをカウントするリードアドレスカウンタと、
（ｆ）外部から入力されるライトクロック信号に基づいて、ライトイネーブル信号の出力期間中の所定のタイミングで、前記ライトデータバッファに一時記憶されている所定量の前記データを前記ライトアドレスカウンタからのライトアドレス信号に基づいて前記メモリアレイに順次ライトしながら前記１ライン単位のデータを分割して前記メモリアレイにライトするライトコントロール回路と、
（ｇ）外部から入力されるリードクロック信号に基づいて、リードイネーブル信号の出力期間中の所定のタイミングで、前記メモリアレイに分割してライトされている前記１ライン単位のデータを前記リードアドレスカウンタからのリードアドレスに基づいて前記リードデータバッファに順次リードしながら外部へ前記１ライン単位のデータを出力させるリードコントロール回路とを備える
（ｈ）ことを特徴とするデータ入出力メモリにあると認める。ただし、各要件中「外部」については、単に「データ入出力メモリの構成（ａ）〜（ｈ）以外の部分」の意味と解し、さらに構造上も機能上も格別特徴ある構成の意味とは解さない。
　また、本願発明の目的効果は、平成１０年１１月１７日付けで補正された本願明細書を参照し「ライト、リード動作を各々異なるサイクルで独立かつ非同期に動作可能とすることができる」ことにあると認める。なお、本願明細書には「従って、本願発明のデータ入出力メモリは、１ライン単位のデータのバッファメモリとして、たとえばレーザビームプリンタ、ディジタルコピー機などに使用できる」との記載もあるが、例示であって、本願発明の構成に欠くことができない事項のみにより得られる目的効果と認めることはできない。
２．引用発明
　当審の拒絶理由において引用例（ハ）と表示した、本願の出願前頒布された刊行物であることが明らかな特開昭６０ー１７９８３７号公報には、次の構成［ａ］〜［ｈ］を有する発明（引用発明という。）が記載されている（本願発明との対比のため引用例から記載事項を断片的に抽出するが、全体として単一の発明の構成と認められる。）：
［ａ］「（８）はデータを一時格納するためのバッファメモリ」（２頁左下欄１０〜１１行）、「バッファメモリ（８）はバッファを必要とするデータの量によって任意のものを使用できる。」（３頁右上欄３〜４行）
［ｂ］「（９）はバッファメモリ（８）に格納するデータを一時記憶させるためのライトバッファ」（２頁右下欄１〜３行）
［ｃ］「（１０）はバッファメモリ（８）から読み出したデータを一時記憶させるためのリードバッファ」
［ｄ］「（１）はバッファメモリ（８）にデータを書き込むアドレスを指定するためのライトアドレスカウンタ」（２頁左下欄１１〜１３行）
［ｅ］「（２）はバッファメモリ（８）から格納されたデータを読み出すアドレスを指定するためのリードアドレスカウンタ」（２頁左下欄１３〜１６行）
［ｆ］「（６）はライトバッファ（９）のデータをタイミングパルスＴＰ２に同期してバッファメモリ（８）へ書き込むためのタイミングパルスであり、かつライトアドレスカウンタ（１）とデータカウンタ（３）をカウントアップさせるためのタイミングパルスであるライトタイミングパルスＷＰを発生するライトタイミングパルス発生回路」（２頁右下欄６〜１２行）、「ライトパルスＷＲが入力してから次のライト期間であるタイミングパルスＴＰ２が“Ｈ”のときのみライトタイミングパルスＷＰが発生する構成となっている。このライトタイミングパルスＷＰによりバッファメモリ（８）には、ライトアドレスカウンタ（１）によって指示されるアドレスにライトバッファ（９）のデータが書き込まれる。」（３頁右上欄２０行〜左下欄６行）
［ｇ］「（７）は、上記バッファメモリ（８）から次に読み出すべきデータをリードバッファ（１０）へ記憶させるためのタイミングパルスであり、かつリードアドレスカウンタ（２）をカウントアップさせるためのタイミングパルスであるリードタイミングパルスＲＰを発生するリードタイミングパルス発生回路」（２頁右下欄１２〜１８行）、「次のタイミングパルスＴＰ２が“Ｌ”の期間、即ち次のリード期間に上記書き込まれたデータをバッファメモリ（８）からリードパッファ（１０）へラッチする」（４頁左上欄１８行〜右上欄１行）、「リードタイミングパルスＲＰによって、このときのリードアドレスカウンタ（２）の示す値即ち、次に読み出すべきデータのアドレスによってバッファメモリから読み出されたデータを、３ステートの出力を開くことによりリードバッファ（１０）ヘラッチしている」（４頁左下欄５〜１０行）、「リードバッファ（１０）からデータを読み出す毎にリードアドレスカウンタ（２）はカウントアップし‥‥アドレスで示されるバッファメモリ（８）に格納されたデータが順次読み出される」（４頁左下欄１３〜１７行）
［ｈ］「受信データバッファ回路」（発明の名称欄）。
　引用発明は、以上の構成により、目的効果として「伝送されるデータの伝送速度が受信システムの処理スピードに比べて速い場合、あるいは遅延時間をおいてから伝送されたデータを処理する場合等がある。このとき、受信システムでは処理を保留しておかなければならず、受信データを一時格納しておくためのデータバッファメモリが必要となる。これには、データを入力した順に読み出しが行なえるＦＩＦＯ（ファーストイン・ファーストアウト）メモリを用いる」（１頁右下欄１８行〜２頁左上欄行）ものと認められる。
３．本願発明と引用発明との対比
　本願発明と引用発明とを構成要件ごとに対比する。
　本願発明の（ａ）と引用発明の［ａ］とを対比すると、前者の「１ライン単位のデータを記憶する」の特定が後者にない点で相違する。しかし、前者において「１ライン単位のデータ」の構造や性質に格別の技術的特徴は認められず、一方後者において記憶容量は任意であって「１ライン単位のデータ」であることをとくに排除する理由はなく、両者間の相違は、記憶容量の特定の有無によって生じた単なる設計上の差異にすぎない。このような差異は、バッファ記憶容量を画像情報のラインと関連付けることが、特開昭６０ー１６７０２６号公報（１フィールド分の画面情報を蓄積するフィールドメモリ９）、特開昭５７ー９２９７０号公報（ラインバッファ９）、特開昭５７ー３６４０８号公報（ビデオ信号メモリ１〜３）、特開昭５５ー６７７９３号公報（ラインメモリ９）等のように当分野において周知であることから、当業者が普通に予測し得ることである。
　本願発明の（ｂ）と引用発明の［ｂ］との対比、本願発明の（ｃ）と引用発明の［ｃ］との対比によっても、前者後者間に当業者が予測し得ない相違は認められない（「１ライン単位のデータ」については前記（ａ）と［ａ］との対比の項参照）。
　本願発明の（ｄ）と引用発明の［ｄ］との対比、本願発明の（ｅ）と引用発明の［ｅ］とに対比によっても、実質的な相違は認められない。
　本願発明の（ｆ）と引用発明の［ｆ］とを対比すると、前者の「ライトクロック信号」「ライトイネーブル信号」「ライトアドレス信号」はメモリへデータを書き込む装置であれば必然的に存在する信号であって、後者にも当然存在する。そして、前者の「前記ライトデータバッファに一時記憶されている所定量の前記データを前記ライトアドレスカウンタからのライトアドレス信号に基づいて前記メモリアレイに順次ライトしながら前記１ライン単位のデータを分割して前記メモリアレイにライトする」と後者の「ライトタイミングパルスＷＰによりバッファメモリ（８）には、ライトアドレスカウンタ（１）によって指示されるアドレスにライトバッファ（９）のデータが書き込まれる」との間に、当業者の予測を超える相違は認められない（「１ライン単位のデータ」については前記（ａ）と［ａ］との対比の項参照。なお、バッファを介してデータ転送する場合、バッファの容量にしたがってデータが分割されることは当然である。）。
　本願発明の（ｇ）と引用発明の［ｇ］とを対比すると、前者の「リードクロック信号」「リードイネーブル信号」「リードアドレス信号」はメモリおよびそこからデータを読み出す装置であれば必然的に存在する信号であって、後者にも当然存在する。そして、前者の「前記メモリアレイに分割してライトされている前記１ライン単位のデータを前記リードアドレスカウンタからのリードアドレスに基づいて前記リードデータバッファに順次リードしながら外部へ前記１ライン単位のデータを出力させる」と後者の「バッファメモリ（８）から次に読み出すべきデータをリードバッファ（１０）へ記憶させる」「リードバッファ（１０）からデータを読み出す毎にリードアドレスカウンタ（２）はカウントアップし‥‥アドレスで示されるバッファメモリ（８）に格納されたデータが順次読み出される」との間に、当業者の予測を超える相違は認められない（「１ライン単位のデータ」の特定の有無の意味については前記（ａ）と［ａ］との対比の項参照）。
　本願発明の（ｈ）と引用発明の［ｈ］とは単に名称表現が相違するにすぎない。
　以上、本願発明と引用発明とを構成要件ごとに対比したところは、呼称表現の相違や設計上の相違があるとしても、いずれも当業者が普通に予測することができたものにすぎない。
　さらに、両発明の全ての構成要件を総合し、あわせて発明の目的効果について対比しても、本願発明を当業者にとって困難というべき理由は見出せない。
　請求人は、引用例や周知例には「外部から入力されるライトクロック信号に基づいて、ライトイネーブル信号の出力期間中の所定のタイミングで、外部から入力される１ライン単位のデータを分割してメモリアレイにライトし、外部から入力されるリードクロック信号に基づいて、リードイネーブル信号の出力期間中の所定のタイミングで、メモリアレイに分割してライトされている１ライン単位のデータを外部に出力する」ような本願発明の特徴がなく、「ライト、リード動作を各々異なるサイクルで独立かつ非同期に動作可能とすることができ」ないと主張する。しかし、本願発明の要旨は本書の１に認定したとおり、リードクロック、ライトクロック、リードイネーブルならびにライトイネーブル各信号および「１ライン単位のデータ」の各生起時刻や繰り返し周期の関係に格別特徴はなく（発明の詳細な説明の欄にも具体的な記載はない。）、さらに本願発明と引用発明との対比は、とくに（ｆ）と［ｆ］、（ｇ）と［ｇ］との各対比の項で述べたとおり、本願発明が、請求人の主張のように、ライト、リード動作の独立性、非同期性において格別優れるということはできない。参考までに、ＦＩＦＯバッファメモリにおいて、入力書き込みと出力読み出しとを独立で非同期にすることは、特開昭５９ー１１６８４９号公報「入力と出力とを全く非同期」（７頁発明の効果欄等）、特開昭６０ー２６２２４２号公報（発明目的欄等）、特開昭５５ー５３７４０号公報（５頁左下欄１８行〜左下欄４行等）、特開昭５４ー１２４９４３号公報（１頁右下欄周知の方法についての記述等）、特開昭５３ー２３２１８号公報（２頁左下欄ＥＳＭの説明欄）のように、普通のことである。
４．むすび
　以上のとおり、本願発明は、引用発明や当分野における周知技術に基づいて当業者が容易になしえたものと認められ、特許法第２９条第２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。