(57)【特許請求の範囲】
【請求項１】
半導体基板と、その上のパッシベーション層と、前記パッシベーション層から露出した複数のチップパッドとを含む半導体チップと、
前記半導体チップの上部に形成され、前記チップパッドに電気的に接続される銅再配線層と、
前記銅再配線層上に設けられる障壁金属層と、
前記障壁金属層上に設けられるポリマー層と、
前記ポリマー層の開口部から露出される前記銅再配線層の一部分に電気的に接続される複数の外部接続端子と、を備え、
前記障壁金属層は、Ｃｒ層、及び前記Ｃｒ層の表面をシラン系又はアゾール系化合物溶液と反応させることにより形成される金属中間複合層を含むことを特徴とする半導体素子。
【請求項２】
半導体基板と、その上のパッシベーション層と、前記パッシベーション層から露出した複数のチップパッドとを含む半導体チップと、
前記半導体チップの上部に形成され、前記チップパッドに電気的に接続される銅再配線層と、
前記銅再配線層上に設けられる障壁金属層と、
前記障壁金属層上に設けられるポリマー層と、
前記ポリマー層の開口部から露出される前記銅再配線層の一部分に電気的に接続される複数の外部接続端子と、を備え、
前記障壁金属層は、Ｎｉ層、及び前記Ｎｉ層の表面をシラン系又はアゾール系化合物溶液と反応させることにより形成される金属中間複合層を含むことを特徴とする半導体素子。
【請求項３】
前記障壁金属層の厚さは、０．１μｍ〜５０μｍであることを特徴とする請求項１又は２に記載の半導体素子。
【請求項４】
前記各外部接続端子と前記銅再配線層の間にＵＢＭ層をさらに含むことを特徴とする請求項１又は２に記載の半導体素子。
【請求項５】
前記ポリマー層は、ポリイミド、ポリベンゾオキサゾル、ベンゾシクロブテン及びエポキシよりなる群から選ばれる一種を含むことを特徴とする請求項１又は２に記載の半導体素子。
【請求項６】
第１段階として、半導体基板と、その上のパッシベーション層と、前記パッシベーション層から露出した複数のチップパッドとを含む半導体ウェーハを準備する段階と、
第２段階として、前記パッシベーション層上に第１ポリマー層を形成する段階と、
第３段階として、前記チップバッド及び第１ポリマー層上に第１ＵＢＭ層を形成する段階と、
第４段階として、第１ＵＢＭ層上に、前記チップパッドが電気的に接続されるように、銅再配線層を形成する段階と、
第５段階として、前記銅再配線層上に障壁金属層を形成する段階と、
第６段階として、前記銅再配線層により露出される前記第１ＵＢＭ層の部分を除去する段階と、
第７段階として、前記第１ポリマー層及び前記銅再配線層上に第２ポリマー層を形成する段階と、
第８段階として、前記第２ポリマー層により露出される前記銅再配線層の部分に複数の外部接続端子を形成する段階と、を含み、
前記第５段階は、前記銅再配線層上にＣｒをメッキする段階、及び前記Ｃｒの表面とシラン系又はアゾール系化合物溶液とを反応させることにより金属中間複合層を形成する段階を含むことを特徴とする半導体素子の製造方法。
【請求項７】
前記シラン系化合物は、ビニルトリアセトキシシラン、ビニルトリクロロシラン、ビニルトリメトキシシラン、ビニルトリエトキシシラン、ビニルトリス（β−メトキシエトキシ）シラン、Ｎ−β（アミノエチル）γ−アミノプロピルメチルジメトキシシラン、Ｎ−β（アミノエチル）γ−アミノプロピルトリメトキシシラン、Ｎ−β（アミノエチル）γ−アミノプロピルトリエトキシシラン、γ−アミノプロピルトリメトキシシラン、γ−アミノプロピルトリエトキシシラン、Ｎ−フェニル−γ−アミノプロピルトリメトキシシラン及びγ−クロロプロピルトリメトキシシランよりなる群から選ばれることを特徴とする請求項６に記載の半導体素子の製造方法。
【請求項８】
前記アゾール化合物は、ポリベンゾイミダゾール、ベンゾトリアゾール、８−アザアデニン及び５−カルボキシベンゾトリアゾールよりなる群から選ばれることを特徴とする請求項６に記載の半導体素子の製造方法。
【請求項９】
第１段階として、半導体基板と、その上のパッシベーション層と、前記パッシベーション層から露出した複数のチップパッドとを含む半導体ウェーハを準備する段階と、
第２段階として、前記パッシベーション層上に第１ポリマー層を形成する段階と、
第３段階として、前記チップバッド及び第１ポリマー層上に第１ＵＢＭ層を形成する段階と、
第４段階として、第１ＵＢＭ層上に、前記チップパッドが電気的に接続されるように、銅再配線層を形成する段階と、
第５段階として、前記銅再配線層上に障壁金属層を形成する段階と、
第６段階として、前記銅再配線層により露出される前記第１ＵＢＭ層の部分を除去する段階と、
第７段階として、前記第１ポリマー層及び前記銅再配線層上に第２ポリマー層を形成する段階と、
第８段階として、前記第２ポリマー層により露出される前記銅再配線層の部分に複数の外部接続端子を形成する段階と、を含み、
前記第５段階は、前記銅再配線層上にＮｉをメッキする段階、及び前記Ｎｉの表面とシラン系又はアゾール系化合物溶液とを反応させることにより金属中間複合層を形成する段階を含むことを特徴とする半導体素子の製造方法。
【請求項１０】
前記シラン系化合物は、ビニルトリアセトキシシラン、ビニルトリクロロシラン、ビニルトリメトキシシラン、ビニルトリエトキシシラン、ビニルトリス（β−メトキシエトキシ）シラン、Ｎ−β（アミノエチル）γ−アミノプロピルメチルジメトキシシラン、Ｎ−β（アミノエチル）γ−アミノプロピルトリメトキシシラン、Ｎ−β（アミノエチル）γ−アミノプロピルトリエトキシシラン、γ−アミノプロピルトリメトキシシラン、γ−アミノプロピルトリエトキシシラン、Ｎ−フェニル−γ−アミノプロピルトリメトキシシラン及びγ−クロロプロピルトリメトキシシランよりなる群から選ばれることを特徴とする請求項９に記載の半導体素子の製造方法。
【請求項１１】
前記アゾール化合物は、ポリベンゾイミダゾール、ベンゾトリアゾール、８−アザアデニン及び５−カルボキシベンゾトリアゾールよりなる群から選ばれることを特徴とする請求項９に記載の半導体素子の製造方法。
【請求項１２】
前記第８段階の前に、前記各外部接続端子の下部に第２ＵＢＭ層を形成する段階をさらに含むことを特徴とする請求項６から１１のいずれか一項に記載の半導体素子の製造方法。
【請求項１３】
前記第８段階の後に、前記半導体ウェーハを切断して個別パッケージに分離する段階をさらに含むことを特徴とする請求項６から１１のいずれか一項に記載の半導体素子の製造方法。
【請求項１４】
前記第１ＵＢＭ層上にフォトレジストパターンを形成する段階をさらに含み、
前記第３段階は、前記第１ＵＢＭ層の上部にフォトレジストパターンを形成する段階を含み、前記フォトレジストパターンは、前記銅再配線層の境界を構成し、
前記第４段階は、前記フォトレジストパターンを用いて前記第１ＵＢＭ層上に前記銅再配線層をメッキする段階を含むことを特徴とする請求項６から１１のいずれか一項に記載の半導体素子の製造方法。
【発明の詳細な説明】
【発明の属する技術分野】
本発明は、一般に半導体素子に関し、より詳しくは、再配置チップサイズパッケージ及びそのウェーハレベルでの製造方法に関する。
【従来の技術】
近年、電子産業分野では、電子機器の小型化が進行している。このような小型化は、半導体パッケージング技術に多くの影響を与えている。半導体パッケージとは、微細回路が設計された集積回路チップを電子機器に実装して使用できるように、プラスチック樹脂等で封止した形態を言う。通常、半導体パッケージは、チップのサイズより大きい。小型化に対応するため、パッケージとチップ間とのサイズ差異を縮小し、チップスケールパッケージ（又はチップサイズパッケージ）（ＣＳＰ）と呼ばれる新たなパッケージタイプを開発している。そのうち、ウェーハレベルチップサイズパッケージは、個別チップ単位でパッケージ組立を進行する典型的なパッケージ製造方法とは異なり、ウェーハレベルでＣＳＰを組立する。
ウェーハレベルチップサイズパッケージは、通常フリップチップボンディングを利用する。フリップチップボンディングでは、チップ上のアルミニウムパッドを、他の位置のより大きいパッドに接続する再配置技術を利用する。再配置されたパッド上には、各々ソルダボール等の外部接続端子が形成される。パッドの再配置及びソルダボールの形成には、一連のパッケージ製造工程がウェーハレベルで行われる。
半導体ウェーハは、半導体基板、例えばシリコン基板上に設けられた複数の集積回路チップを含む。図１は、ウェーハ１０を概略的に図示しており、図２は、図１のＡ部分の拡大平面図である。図１及び図２に示すように、集積回路チップ２０は、上面に複数のチップパッド２２を有し、スクライブライン１４により区分されている。チップパッド２２を除いたチップ２０の上面には、パッシベーション層２４が覆っている。
図３は、ウェーハレベルで製造された複数のチップサイズパッケージ３０を示す。図２のチップ２０のチップバッド２２に電気的に接続される図３の外部接続端子３６の位置は、チップパッド２２の位置と異なる。上述したように、外部接続端子３６の各パッドの位置は、再配線により対応するチップパッド２２から再配置される。スクライブライン１４に沿って図３のウェーハ１０を切断すると、個別パッケージ３０に分離される。
図４は、従来のウェーハレベルチップサイズパッケージ３０の一部分を示す断面図である。図４に示すように、半導体基板１２の上面には、チップパッド２２及びパッシベーション層２４が形成されている。パッシベーション層２４上には、ストレス吸収及び絶縁機能を有する第１ポリマー層３１が形成され、チップパッド２２及び第１ポリマー層３１上には、ＵＢＭ（Under Barrier Metal）層３２が形成される。ＵＢＭ層３２上には、再配線層３３が形成され、再配線層３３上には、第２ポリマー層３４が形成される。第２ポリマー層３４は、外部環境ストレスから再配線層３３を保護する。再配線層３３の一部には、他のＵＢＭ層３５を通り外部接続端子３６が接続される。
【発明が解決しようとする課題】
通常、再配線層３３は、導電性に優れた銅を使用して形成される。しかしながら、銅は、大気中の酸素と反応しやすく、特にポリマー層３４の硬化工程のような高温で酸化しやすい。このような銅の特性は、他の材料との接着力を低下させる要因となる。特に、図４のウェーハレベルチップサイズパッケージ３０の構造において、銅の酸化は、銅再配線層３３と第２ポリマー層３４間の接着力を低下させ、これによりパッケージの信頼性を悪化させる。
本発明の目的は、銅再配線層とポリマー層間の接着力を増加させて、信頼性を向上させることができるウェーハレベルチップサイズパッケージ及びその製造方法を提供することにある。
【課題を解決するための手段】
本発明による半導体素子は、半導体チップと、第１ポリマー層と、１つ以上の第１ＵＢＭ層と、銅再配線層と、障壁金属層と、第２ポリマー層と、外部接続端子とを含む。
半導体チップは、半導体基板と、その上のパッシベーション層と、前記パッシベーション層から露出される複数のチップパッドとを含む。
パッシベーション層上には、第１ポリマー層が形成される。チップパッド及び第１ポリマー層の上部に、第１ＵＢＭ層が形成される。銅再配線層は、前記第１ＵＢＭ層の上部に形成され、前記チップパッドに電気的に接続される。第２ポリマー層は、第１ポリマー層及び銅再配線層上に形成される。障壁金属層は、銅再配線層上に形成される。外部接続端子は、前記第２ポリマー層の開口部から露出される前記銅再配線層の一部分に電気的に接続される。
障壁金属層は、Ｃｒ、Ｎｉ又はＮｉ-Ｃｒ層を含み、その厚さは、約０.１μｍ〜約５０μｍであることが好ましい。
また、障壁金属層は、Ｃｒ、Ｎｉ又はＮｉ-Ｃｒ層の表面をシラン系又はアゾール系化合物溶液と反応させることにより形成される金属中間複合層をさらに含むことができる。
通常、半導体素子は、各外部接続端子の下部に第２ＵＢＭ層をさらに含む。
第１、第２ポリマー層は、ポリイミド、ポリベンゾオキサゾル、ベンゾシクロブテン及びエポキシよりなる群から選ばれる。
本発明の半導体素子の製造方法は、第１段階として、半導体基板と、その上のパッシベーション層と、該パッシベーション層の開口部から露出される複数のチップパッドとを含む半導体ウェーハを準備する段階と、第２段階として、前記パッシベーション上に第１ポリマー層を形成する段階と、第３段階として、前記チップバッド及び第１ポリマー層上に第１ＵＢＭ層を形成する段階と、第４段階として、第１ＵＢＭ層上に、前記チップパッド電気的に接続されるように、銅再配線層を形成する段階と、第５段階として、前記銅再配線層上に障壁金属層を形成する段階と、第６段階として、前記銅再配線層により露出される前記第１ＵＢＭ層の部分を除去する段階と、第７段階として、前記第１ポリマー層及び前記銅再配線層上に第２ポリマー層を形成する段階と、第８段階として、前記第２ポリマー層により露出される前記銅再配線層の部分に複数の外部接続端子を形成する段階とを含む半導体素子の製造方法が提供される。
前記第５段階は、前記銅再配線層上にＣｒ、Ｎｉ、又はＮｉ-Ｃｒをメッキする段階を含むことができる。
メッキ後、前記第５段階は、前記Ｃｒ又はＮｉ層の表面とシラン系又はアゾール系化合物溶液とを反応させることにより、金属中間複合層を形成する段階をさらに含むことができる。
前記シラン系化合物は、ビニルトリアセトキシシラン、ビニルトリクロロシラン、ビニルトリメトキシシラン、ビニルトリエトキシシラン、ビニルトリス（β-メトキシエトキシ）シラン、Ｎ-β（アミノエチル）γ-アミノプロピルメチルジメトキシシラン、Ｎ-β（アミノエチル）γ-アミノプロピルトリメトキシシラン、Ｎ-β（アミノエチル）γ-アミノプロピルトリエトキシシラン、γ-アミノプロピルトリメトキシシラン、γ-アミノプロピルトリエトキシシラン、Ｎ-フェニル-γ-アミノプロピルトリメトキシシラン及びγ-クロロプロピルトリメトキシシランよりなる群から選ばれる。
前記アゾール化合物は、ポリベンゾイミダゾール、ベンゾトリアゾール、８-アザアデニン及び５-カルボキシベンゾトリアゾールよりなる群から選ばれる。
前記第８段階の前に、前記各外部接続端子の下部に第２ＵＢＭ層を形成する段階をさらに含むことがでぎる。
また、前記第８段階の後に、前記半導体ウェーハを切断して個別パッケージに分離する段階をさらに含むことができる。
【発明の実施の形態】
以下、本発明の実施例を図面を参照して説明する。
（第１実施例）
図５〜図１２は、本発明の第１実施例による再配置ウェーハレベルチップサイズパッケージの製造工程を示す。図５に示すように、半導体ウェーハ４０は、半導体基板４２上に設けられた複数のチップパッド４４及びパッシベーション層４６を含む。また、半導体基板４２は、従来の集積回路製作技術により製作された集積回路素子（図示せず）を含む。チップパッド４４は、例えばアルミニウムよりなる。パッシベーション層４６は、集積回路素子を保護するため、例えば窒化膜で形成され、チップパッド４４を除いた半導体ウェーハ４０全面を覆う。前記半導体ウェーハ４０の構造は、従来のウェーハレベルチップサイズパッケージ製造用のウェーハと同一である。
まず、図６に示すように、パッシベーション層４６上に、第１ポリマー層４８を形成する。この第１ポリマー層４８には、チップバッド４４を露出させる開口４９が形成される。第１ポリマー層４８は、熱応力を吸収し、緩和する緩衝層として機能するだけでなく、絶縁層として機能する。第１ポリマー層４８の材料としては、ポリイミド、ポリベンゾオキサゾール、ベンゾシクロブテン又はエポキシを挙げることができる。第１ポリマー層４８は、ウェーハ上にポリマー材料を塗布し、チップパッド４４に対応する部分４９を除去することにより形成される。本技術分野で周知のように、スピンコート法により、ウェーハ上にポリマー材料を塗布することができ、フォトリソグラフィ工程により、チップパッド４４を露出させる開口４９を形成することができる。第１ポリマー層４８は、厚さが約２μｍ〜約５０μｍであり、約３００℃で約２時間硬化される。
次に、第１ＵＢＭ層５０を形成する。周知のように、ＵＢＭ層は、スパッタリングにより形成することができ、接着促進層、拡散防止層及びメッキ層として機能する。図７は、第１ポリマー層４８上に蒸着された第１ＵＢＭ層５０を示す。第１ＵＢＭ層は、例えば、チタニウム及び銅を組み合わせて形成することができ、必要に応じて他の金属らを組み合わせて形成することができる。
第１ＵＢＭ層５０を蒸着した後、銅再配線層５２を形成する。上述したように、銅再配線層５２は、チップパッド４４を再配置するための配線パターンであり、図８に示すように、チップパッド４４に電気的に接続される。再配線層５２を形成するためには、まず、第１ＵＢＭ層５０上にフォトレジストを塗布し、所定のパターンでパターニングする。その後、第１ＵＢＭ層５０の露出された部分に、銅をメッキする。この際、第１ＵＢＭ層５０は、メッキ電極として機能する。メッキにより形成された銅再配線層の厚さは、約５μｍである。
再配線層５２を形成した後、再配線層５２上に、障壁金属層５４を形成する。図９は、銅再配線層５２上に形成された障壁金属層５４を示す。図９に示すように、障壁金属層５４は、メッキにより形成された単一層である。障壁金属層５４は、銅の酸化を抑制することができるとともに、銅及びポリマーとの接着力に優れた金属よりなる。障壁金属層５４の材料としては、クロム又はニッケルが好ましい。
メッキ方法としては、電解メッキが好ましいが、メッキ材料によって無電解メッキを使用してもよい。電解メッキにより障壁金属層５４を形成する場合、第１ＵＢＭ層５０上に前記再配線層５０をメッキするために使用したメッキ電極（第１ＵＢＭ層５０）及びフォトレジストパターンを、再配線層５２上に障壁金属層５４をメッキするために使用することができる。従って、障壁金属層５４のメッキは、他の追加的な装置又は工程を必要としない。上記メッキ工程によると、障壁金属層５４の形成速度も速いし、且つ均一の層が得られるため、電気的特性に優れる。
障壁金属層５４の電解メッキ工程を図１３を参照として説明する。図１３に示すように、ウェーハ４０の表面がメッキ装置８０内で電解メッキされる。メッキ浴８２は、所定のメッキ材料に応じて選択された各種電解質８４が含有されている。電源８６の両極に各々連結されたウェーハ４０及びメッキ電極８８を、メッキ浴８２に浸す。ウェーハ４０上の第１ＵＢＭ層５０（図９）は、他のメッキ電極として作用する。従って、フォトレジストパターンを通り露出した銅再配線層５２（図９）上に、障壁金属層５４（図９）がメッキされる。メッキにより形成された障壁金属層５４の厚さは、約０.１μｍ〜約５０μｍである。
メッキ工程後、フォトレジストパターンを除去し、再配線層５２をマスクとして第１ＵＢＭ層５０をエッチングする。従って、図１０に示すように、再配線層５２の下部のみに、第１ＵＢＭ層５０が残存することになる。
図１１は、第２ポリマー層５６の形成段階を示す。第２ポリマー層５６は、外部環境から銅再配線層５２を保護する役目をする。第２ポリマー層５６の材質及び形成方法は、第１ポリマー層４８と同一である。第２ポリマー層５６を形成するためには、まず、ポリイミド材料を塗布した後、従来のフォトリソグラフィ及び現像工程により第２ポリマー層５６を部分的に除去することにより、外部接続端子用のパッド５８を露出させる。
外部接続端子を形成する前に、パッド５８上には、第２ＵＢＭ層６０が形成される。図１２に示すように、第２ＵＢＭ層６０上に、ソルダボール等の外部接続端子６２を形成すると、ウェーハレベルでのチップサイズパッケージ７０の製造が完了される。スクライブライン１４（図３）に沿ってウェーハを切断すると、個別パッケージ７０に分離される。
外部接続端子６２下部の第２ＵＢＭ層６０は、ニッケル、金、チタニウム、銅、パラジウム、クロム、アルミニウム等を多様に組み合わせて形成することができる。本発明の障壁金属層５４は、ＵＢＭ層の機能をも有する。従って、本発明は、第２ＵＢＭ層６０の層数を減らすことができるという利点を有する。
外部接続端子６２としては、例えばソルダボールを使用することが好ましい。また、銅、金およびニッケル等の金属からなるバンプを使用してもよい。金属バンプは、通常メッキ法により形成する。ソルダボールは、いろいろの方法により形成することができる。例えば、メッキに加えて、ボール配置、ステンシルプリント等を利用してソルダボールを形成することができ、リフロー工程によりソルダボールのボール形状を完成する。一般に、ソルダボールの直径は、約４００μｍである。
（第２実施例）
本発明の第２実施例による障壁金属層は、多層を含むことができる。図１４は、２層で構成される障壁金属層を有するパッケージ９０を示す。本実施形態では、障壁金属層９２の金属として、ニッケル、クロムを使用する。例えば、再配線層５２上にニッケル層９２ａとクロム層９２ｂを順にメッキして、障壁金属層９２を形成する。一般に、電解メッキ法が使用されるが、ニッケル等の金属は、無電解メッキも可能である。本実施形態では、障壁金属層９２を２つの異なる金属層９２ａ、９２ｂで形成するので、外部接続端子６２下部の第２ＵＢＭ層９４は、単一の層、例えば、金よりなる層だけで十分である。
（第３実施例）
図１５〜図１７は、本発明の第３実施例による再配置ウェーハレベルチップサイズパッケージの製造工程を示す。本発明の第３実施例において、障壁金属層は、メッキ及び化学処理により形成される。
図１５を参照すると、銅再配線層５２上の金属層１０２ａは、メッキにより形成し、金属層１０２ａ上の上部層１０２ｂは、化学溶液による表面処理により形成する。上部層１０２ｂは、いわゆる金属中間複合層と呼ばれる。メッキ層１０２ａを化学溶液中に浸すと、メッキ層１０２ａの表面が化学溶液と反応して、金属表面の物理的、化学的性質を変化させることにより、耐腐食性を向上させる。
本発明の実施例で使用される化学溶液は、シラン系又はアゾール系化合物を含む。シラン系化合物は、ビニルトリアセトキシシラン、ビニルトリクロロシラン、ビニルトリメトキシシラン、ビニルトリエトキシシラン、ビニルトリス（β-メトキシエトキシ）シラン、Ｎ-β（アミノエチル）γ-アミノプロピルメチルジメトキシシラン、Ｎ-β（アミノエチル）γ-アミノプロピルトリメトキシシラン、Ｎ-β（アミノエチル）γ-アミノプロピルトリエトキシシラン、γ-アミノプロピルトリメトキシシラン、γ-アミノプロピルトリエトキシシラン、Ｎ-フェニル-γ-アミノプロピルトリメトキシシラン及びγ-クロロプロピルトリメトキシシランを含む。特に、ビニルトリアセトキシシラン又はＮ-β（アミノエチル）γ-アミノプロピルトリエトキシシランが好ましい。
アゾール化合物は、ポリベンズイミダゾール、ベンゾイミダゾール、ベンゾトリアゾール、８-アザアデニン及び５-カルボキシベンゾトリアゾールを含む。特に、ポリベンズイミダゾールが好ましい。
シラン系化合物において、前記溶液の溶媒としては、溶質濃度が約０.１〜２０重量％のメトキシプロパノール又はイソプロパノールを使用する。アゾール系化合物において、溶媒としては、溶質濃度が約０.００１〜１.０重量％の水又はジメチルホルムアミドを使用する。溶媒は、使用する化合物又は溶質に応じて選択される。例えば、アゾール系化合物のベンズイミダゾールに関しては、溶媒としてジメチルホルルアミドを使用する。
前記メッキ層１０２ａを常温で２〜３分間化学溶液中に浸すと、金属中間複合層１０２ｂが形成される。ポリベンズイミダゾール等の数種の材料の場合は、約８０℃の高温が好ましい。メッキ層の表面を化学処理した後、図１６に示すように、第２ポリマー層５６を形成する。上述したように、フォトリソグラフィ工程により第２ポリマー層５６を部分的に除去することにより、外部接続端子６２用のパッド５８を露出させる。この際、金属中間複合層１０２ｂの一部も第２ポリマー層５６の一部と一緒に除去され、図１７に示すように、外部接続端子６２の下部には、第２ＵＢＭ層１０４が形成される。
図１７のパッケージ１００は、金属中間複合層１０２ｂをさらに含む。金属中間複合層１０２ｂは、金属層１０２ａの表面を化学溶液と反応させる化学処理により形成されるので、耐腐食性に優れ、且つ銅再配線層５２及び第２ポリマー層５６との接着力を向上させることができる。
【発明の効果】
以上説明したように、本発明のウェーハレベルチップサイズパッケージは、銅再配線層と上部ポリマー層との間に障壁金属層を含む。従って、ポリマー層の硬化工程のような高温下において、銅再配線層の酸化が抑制される。また、銅再配線層とポリマー層間の接着力を増加させて、パッケージの信頼性を向上させることができる。
前記メッキ方法により障壁金属層を形成するので、本発明では、追加の装置又は工程を必要とせず、製造コストを節減することができる。また、障壁金属層が従来のＵＢＭ層の機能を代理することができるので、障壁金属層を形成することにより、ＵＢＭ層の形成段階を省略するか、減少させることができる。また、メッキ工程は、障壁金属層の形成速度も速く、且つ均一の層が得られるため、電気的信頼性に優れる。
以上のように本発明の実施例を説明したが、本発明の精神及び特許請求の範囲内で、各種の変形した他実施例が可能である。
【図面の簡単な説明】
【図１】ウェーハレベルチップサイズパッケージ製造用の従来のウェーハを示す概略平面図である。
【図２】図１のＡ部分の拡大平面図である。
【図３】従来のウェーハレベルチップサイズパッケージの平面図である。
【図４】図３のパッケージの一部分を示す断面図である。
【図５】本発明の第１実施例による再配置ウェーハレベルチップサイズパッケージの製造工程を示す断面図である。
【図６】本発明の第１実施例による再配置ウェーハレベルチップサイズパッケージの製造工程を示す断面図である。
【図７】本発明の第１実施例による再配置ウェーハレベルチップサイズパッケージの製造工程を示す断面図である。
【図８】本発明の第１実施例による再配置ウェーハレベルチップサイズパッケージの製造工程を示す断面図である。
【図９】本発明の第１実施例による再配置ウェーハレベルチップサイズパッケージの製造工程を示す断面図である。
【図１０】本発明の第１実施例による再配置ウェーハレベルチップサイズパッケージの製造工程を示す断面図である。
【図１１】本発明の第１実施例による再配置ウェーハレベルチップサイズパッケージの製造工程を示す断面図である。
【図１２】本発明の第１実施例による再配置ウェーハレベルチップサイズパッケージの製造工程を示す断面図である。
【図１３】本発明の第１実施例による再配置ウェーハレベルチップサイズパッケージを製造するに使用される電解メッキ装置の概略図である。
【図１４】本発明の第２実施例による再配置ウェーハレベルチップサイズパッケージを示す断面図である。
【図１５】本発明の第３実施例によるウェーハレベルチップサイズパッケージの製造工程を示す断面図である。
【図１６】本発明の第３実施例によるウェーハレベルチップサイズパッケージの製造工程を示す断面図である。
【図１７】本発明の第３実施例によるウェーハレベルチップサイズパッケージの製造工程を示す断面図である。
【符号の説明】
４２    半導体基板
４４    チップパッド
４６    パッシベーション層
４８    第１ポリマー層
５０    第１ＵＢＭ層
５２    再配線層
５４    障壁金属層
５６    第２ポリマー層
６０    第２ＵＢＭ層
６２    外部接続端子
７０    チップサイズパッケージ
【図１】
0004068293.tif 000002
【図２】
0004068293.tif 000003
【図３】
0004068293.tif 000004
【図４】
0004068293.tif 000005
【図５】
0004068293.tif 000006
【図６】
0004068293.tif 000007
【図７】
0004068293.tif 000008
【図８】
0004068293.tif 000009
【図９】
0004068293.tif 000010
【図１０】
0004068293.tif 000011
【図１１】
0004068293.tif 000012
【図１２】
0004068293.tif 000013
【図１３】
0004068293.tif 000014
【図１４】
0004068293.tif 000015
【図１５】
0004068293.tif 000016
【図１６】
0004068293.tif 000017
【図１７】
0004068293.tif 000018