【事件の表示】
　平成１年特許願第５０２０７号「ＮＡＮＤセルを持つ電気的に消去及びプログラム可能な半導体メモリ装置及びその装置における消去方法及びプログラム方法」拒絶査定に対する審判事件（平成６年４月２７日出願公告、特公平６−３２２２７）について、次のとおり審決する。
【結論】
　本件審判の請求は、成り立たない。
【理由】
Ｉ、本件発明
　本願は、平成１年３月３日（優先権主張　１９８８年１２月２７日　大韓民国）の出願であって、平成６年４月２７日に出願公告されたところ、田中勇より特許異議の申立てがあり、この特許異議の申立てが理由あるものとする決定がなされ、その決定の理由に基づいて拒絶査定されたものである。
　本件発明は、出願公告された明細書及び図面、ならびに特許法第１７条の３の規定により提出された平成８年２月１５日付けの手続補正書の記載からみて、その特許請求の範囲の請求項１〜１２に記載されたとおりのものと認められる。
　その請求項１に係る発明は、
「１、電気的に消去及びプログラム可能な半導体アレイに於いて、
　多数の列ラインを備えると共に、列ラインと直交する多数の基準電源線を備えており、
　各列ラインの両側において各々一列に配列されると共に相互に隣接する基準電源線の間において上・下一対の行として配列された多数のメモリストリングを備えており、
　各列ラインの一側にある上下両メモリストリングは、各々、ドレイン、ソース及びゲートを持つ第１トランジスタと、ドレイン、ソース、フローティング及び制御ゲートを持ち、不純物をチャンネル領域に注入してデプレッションモードとした多数のフローティングゲートトランジスタとを備えており、
　第１トランジスタ及びフローティングゲートトランジスタ各々のドレイン−ソース通路は相互に直列に接続されており、
　各列ラインの他側にある上下両メモリストリングは、各々、ドレイン、ソース及びゲートを持つ第２トランジスタと、ドレイン、ソース、フローティング及び制御ゲートを持ち、不純物をチャンネル領域に注入してデプレッションモードとした多数のフローティングゲートトランジスタとを備えており、
　第２トランジスタ及びフローティングゲートトランジスタ各々のドレイン−ソース通路は相互に直列に接続されており、
　第１、第２両トランジスタ及びフローティングゲートトランジスタは行と列による一つのアレイに配列され、
　上部メモリストリングにあっては、第１トランジスタのゲートが第２選択ラインに、第２トランジスタのゲートが第１選択ラインに、各フローティングゲートトランジスタのゲートが対応する各上部ワードラインに各々接続され、下部メモリストリングにあっては、第１トランジスタのゲートが第４選択ラインに、第２トランジスタのゲートが第３選択ラインに、各フローティングゲートトランジスタのゲートが対応する各下部ワードラインに各々接続されており、
　第１、第２両トランジスタのドレインを一つの接触開口を通じて列ラインに連結する手段を備えており、
　上部メモリストリングの各々の直列接続の他端を上部メモリストリングに隣接した基準電源線に接続する手段を備えており、
　下部メモリストリングの各々の直列接続の他端を下部メモリストリングに隣接した基準電源線に接続する手段を備えていることを特徴とするアレイ。」
である。
ＩＩ、引用例記載発明
　特許異議申立人が甲第１号証として提示し、原査定の拒絶理由に引用された刊行物「１９８６　ＳＹＭＰＯＳＩＵＭ　ＯＮ　ＶＬＳＩ　ＴＥＣＨＮＯＬＯＧＹ」（以下「引用例」という。）の第８９乃至９０頁には、その第２、４図を参照して、
　「列方向に配列されたビットラインと行方向に配列された基準電源線とを備え、
　ビットラインと基準電源線との間に、選択トランジスタと複数のメモリセルトランジスタを直列接続したメモリセルユニットが配置され、
　このメモリセルユニットは、ビットラインの両側にそれぞれ、かつ上下に配置され、
　上記メモリセルトランジスタは、ドレイン、ソース、フローティングゲート及び制御ゲートを持つフローティングゲートトランジスタであり、選択トランジスタは、ドレイン、ソース、及びゲートを持ち、
　ビットラインの両側にそれぞれ配置されたメモリセルユニットを構成する選択トランジスタの各ゲートは異なる選択ラインに接続され、４つの選択トランジスタのドレインが同一のビットラインに共通接続され、
　フローティングゲートトランジスタの制御ゲートがワードラインにそれぞれ接続されたＥＰＲＯＭセルアレイ」
が記載されている。
ＩＩＩ、本件発明と引用例記載発明との対比
　本願請求項１記載の発明（以下「前者」という。）と引用例記載の発明（以下「後者」という。）とを対比すると、
　前者の「メモリストリング」は、後者の「メモリセルユニット」に相当するので、両者の一致点および相違点は、次の通りである。
　（一致点）
「消去及びプログラム可能な半導体アレイに於いて、
　多数の列ラインを備えると共に、列ラインと直交する多数の基準電源線を備えており、
　各列ラインの両側において各々一列に配列されると共に相互に隣接する基準電源線の間において上・下一対の行として配列された多数のメモリストリングを備えており、
　各列ラインの一側にある上下両メモリストリングは、各々、ドレイン、ソース及びゲートを持つ第１トランジスタと、ドレイン、ソース、フローティング及び制御ゲートを持つ、多数のフローティングゲートトランジスタとを備えており、
　第１トランジスタ及びフローティングゲートトランジスタ各々のドレイン−ソース通路は相互に直列に接続されており、
　各列ラインの他側にある上下両メモリストリングは、各々、ドレイン、ソース及びゲートを持つ第２トランジスタと、ドレイン、ソース、フローティング及び制御ゲートを持つ、多数のフローティングゲートトランジスタとを備えており、
　第２トランジスタ及びフローティングゲートトランジスタ各々のドレイン−ソース通路は相互に直列に接続されており、
　第１、第２両トランジスタ及びフローティングゲートトランジスタは行と列による一つのアレイに配列され、
　上部メモリストリングにあっては、第１トランジスタのゲートが第２選択ラインに、第２トランジスタのゲートが第１選択ラインに、各フローティングゲートトランジスタのゲートが対応する各上部ワードラインに各々接続され、下部メモリストリングにあっては、第１トランジスタのゲートが第４選択ラインに、第２トランジスタのゲートが第３選択ラインに、各フローティングゲートトランジスタのゲートが対応する各下部ワードラインに各々接続されており、
　第１、第２両トランジスタのドレインを一つの接触開口を通じて列ラインに連結する手段を備えており、
　上部メモリストリングの各々の直列接続の他端を上部メモリストリングに隣接した基準電源線に接続する手段を備えており、
　下部メモリストリングの各々の直列接続の他端を下部メモリストリングに隣接した基準電源線に接続する手段を備えていることを特徴とするアレイ。」
　（相違点）
　▲１▼前者では、不純物をＮチャンネル領域に注入して、フローティングゲートトランジスタをデプレッションモードとしているのに対して、後者は、そのようなトランジスタを使用するように特定していない点。
　▲２▼前者は、電気的に消去及びプログラム可能な半導体アレイ、即ちＥＥＰＲＯＭであるのに対して、後者は、紫外線を照射して消去を行うＥＰＲＯＭである点。
ＩＶ、当審の判断
　（相違点▲１▼について）
　イオン注入技術を利用して低濃度Ｎ型領域を形成することにより、メモリトランジスタをディプレッション型にした不揮発性半導体記憶装置用メモリセルは、本件出願前周知であるので（必要ならば、特開昭５１−１４７９２８号公報、特開昭６０−２４６０９９号公報参照）、本件請求項１記載の発明のように、不純物をチャンネル領域に注入して、フローティングゲートトランジスタをデプレッションモードとしたものを使用することは、当業者が容易に推考できたものと認められる。
　（相違点▲２▼について）
　上記引用例第８９頁右欄第２９〜３０行に、
「必要ならば電気的に消去することも可能である」旨の記載があることからみて、上記引用例記載の半導体アレイは、ＥＥＰＲＯＭでも構成しうることを示しているから、引用例の「紫外線を照射して消去を行うＥＰＲＯＭ」に代えて電気的書き込み消去可能なＥＥＰＲＯＭを採用することは当業者が容易になし得るものと認められる。
　なお、審判請求人は、審判請求理由において、本件発明では、セルをデプレッション形で形成して初期しきい値電圧を負とし、前記しきい値電圧範囲内で低めのしきい値電圧を初期にもつようにしてある点を強調しているが、これは、デプレッション形のトランジスタそのものの効果であって特許請求の範囲の請求項１の記載の構成に基づいた効果の主張ではないから、採用することはできない。
　そして、本件請求項２〜６記載の発明は、請求項１の発明の構成を周知の半導体集積回路技術で限定したものであり、本件請求項７記載の発明は請求項１記載の発明を方法的に記載したものであるので両者において実質的差異はなく、また、本件請求項８〜１２記載の発明は請求項７記載の発明の構成を、周知の半導体集積回路技術で限定したものであるので、いずれの発明も、上記請求項１記載の発明の場合と同様の理由で拒絶すべきものと認める。
Ｖ、むすび
　以上のとおりであるから、本件請求項１〜１２記載の発明は、いずれも引用例及び出願前周知の技術に基づいて当業者が容易に発明をすることができたものと認められるから、特許法第２９条第２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。