(57)【特許請求の範囲】
【請求項１】
定電流変圧器であって、インダクタ（１）を有しており、該インダクタ（１）は供給電圧（Ｕｂａｔ）によって駆動されるＨ形ブリッジ配列（２）内で第１ノード（４）と第２ノード（３）の間に対角的に設けられ、
前記第１のノード（４）と供給電圧（Ｕｂａｔ）の正電極の間に第１のスイッチング素子（Ｍ１）を有しており、
第２のスイッチング素子（Ｍ２）と第２のコンデンサ（Ｃ２）からなる直列回路を有しており、前記第２のコンデンサ（Ｃ２）は第１のノード（４）と供給電圧（Ｕｂａｔ）の負電極（ＧＮＤ）の間に設けられており、
第２のノード（３）と負極（ＧＮＤ）の間に第３のスイッチング素子（Ｍ３）を有しており、
第４のスイッチング素子（Ｍ４）と第１のコンデンサ（Ｃ１）からなる直列回路を有しており、前記第１のコンデンサ（Ｃ１）は第２のノード（３）と負極（ＧＮＤ）の間に設けられており、
前記第２の電子的スイッチング素子（Ｍ２）と第２のコンデンサ（Ｃ２）の間の接続点と、第２のノード（３）との間に設けられているさらなるスイッチング素子（Ｍ５）を有しており、
前記スイッチング素子（Ｍ１〜Ｍ５）を制御する出力信号を送出する制御エレクトロニクス（Ｖ１〜Ｖ５）を有していることを特徴とする、定電流変圧器。
【請求項２】
前記スイッチング素子（Ｍ１〜Ｍ５）は、ＮチャネルＭＯＳＦＥＴスイッチであり、この場合前記第２のスイッチング素子（Ｍ２）及びさらなるスイッチング素子（Ｍ５）のソース端子が相互に接続されており、それらのバルク端子は負極（ＧＮＤ）に接続されている、請求項１記載の定電流変圧器。
【請求項３】
前記第１のコンデンサ（Ｃ１）からピックアップ可能な所定の第１の出力電圧（Ｕ１）の生成のために少なくとも一度、
まず前記第１及び第３のスイッチング素子（Ｍ１，Ｍ３）を前記インダクタ（１）にエネルギが蓄積されるまで導通方向に制御し、
前記インダクタのエネルギを第１のコンデンサ（Ｃ１）に伝送するために第３のスイッチング素子（Ｍ３）を非導通方向に制御し、
前記インダクタのエネルギが第１のコンデンサ（Ｃ１）に伝送されるかまたは前記第１の出力電圧（Ｕ１）が所定の値に達した場合には、前記導通制御されている第１のスイッチング素子（Ｍ１）を非導通方向に制御する、請求項１記載の定電流変圧器の作動方法。
【請求項４】
前記インダクタ（１）から第１のコンデンサ（Ｃ１）へのエネルギの伝送の間、前記第４のスイッチング素子（Ｍ４）を導通方向に制御する、請求項３記載の方法。
【請求項５】
前記所定の第１の出力電圧（Ｕ１）が達成された後で前記インダクタ（１）内に残留する残留エネルギをさらなるスイッチング素子（Ｍ５）を介して第２のコンデンサ（Ｃ２）に充電する、請求項３記載の方法。
【請求項６】
前記第２のコンデンサ（Ｃ２）からピックアップ可能な所定の第２の出力電圧（Ｕ２）の生成のために少なくとも一度、
まず前記第１及びさらなるスイッチング素子（Ｍ１，Ｍ５）を導通方向に制御し、これによって前記インダクタ（１）にエネルギが蓄積され、第２のコンデンサ（Ｃ２）は充電され、
その後第１のスイッチング素子（Ｍ１）を非導通方向に制御し、
引続き前記第２のコンデンサ（Ｃ２）を、インダクタ（１）からまだ導通しているさらなるスイッチング素子（Ｍ５）を介してインダクタの電荷が第２のコンデンサ（Ｃ２）に伝送されるかまたは第２の出力電圧（Ｕ２）が所定の値に達するまで充電し、
その後で前記さらなるスイッチング素子（Ｍ５）を非導通方向に制御する、請求項１記載の定電流変圧器の作動方法。
【請求項７】
前記第２のコンデンサ（Ｃ２）からピックアップ可能な所定の第２の出力電圧（Ｕ２）の生成のために少なくとも一度、
まず前記第１及び第３のスイッチング素子（Ｍ１，Ｍ３）を導通方向に制御し、これによって前記インダクタ（１）にエネルギを蓄積し、
その後で前記第３のスイッチング素子(M3）を非導通方向に制御しかつ前記さらなるスイッチング素子（Ｍ５）を導通方向に制御し、これによって第２のコンデンサ（Ｃ２）がインダクタ（１）によって第２のコンデンサ（Ｃ２）にインダクタエネルギが伝送されるかまたは第２の出力電圧（Ｕ２）が所定の値に達するまで充電され、
その後で前記第１及びさらなるスイッチング素子（Ｍ１，Ｍ５）を非導通方向に制御する、請求項１記載の定電流変圧器の作動方法。
【請求項８】
供給電圧（Ｕｂａｔ）の欠落の際に、第２の所定の出力電圧（Ｕ２）の維持のために、前記第２及び第４のスイッチング素子（Ｍ２，Ｍ４）を導通方向に制御し、この場合電荷が第１のコンデンサ（Ｃ１）からインダクタ（１）及び第２のコンデンサ（Ｃ２）に伝送され、続いて第４のスイッチング素子（Ｍ４）が非導通方向に制御され、これによって残留インダクタエネルギが第２のコンデンサ（Ｃ２）に充電される、請求項１記載の定電流変圧器の作動方法。
【請求項９】
前記供給電圧（Ｕｂａｔ）からの第１及び第２の出力電圧（Ｕ１，Ｕ２）生成のための方法を、代替的に又は任意のシーケンスで適用する、請求項３〜８いずれか１項記載の方法。
【請求項１０】
前記スイッチング素子（Ｍ１〜Ｍ５）の制御のための方法ステップを制御エレクトロニクス（Ｖ１〜Ｖ５）にファイルされたプログラムに従って行う、請求項１または２記載の定電流変圧器の作動方法。
【発明の詳細な説明】
【０００１】
本発明は請求項１に記載の定電流変圧器(“Drosselwandler”)およびその作動方法に関する。
【０００２】
定電流変圧器では、インダクタへの直流電圧印加のもとでインダクタに流れる電流を時間との一次近似において線形に上昇させる効果が利用されている。インダクタにおける電圧がクロック制御されているならば、所定の出力電圧が生じる。デューティ比の変更は、所定の入力電圧のもとに出力電圧の変更を可能にする。
【０００３】
出力電圧が入力電圧よりも大きくなり得る昇圧レギュレータと、出力電圧が入力電圧よりも小さくなり得る降圧レギュレータは公知である。
【０００４】
そのような昇圧ないし降圧レギュレータは、例えば公知文献“Stengl/Tihanyi; Leistungs-MOS-FET-Praxis, Pflaum Verlag Muenchen,1992,P176-177”からも公知である。この昇圧レギュレータも降圧レギュレータもそれぞれ固有のインダクタが必要である。
【０００５】
米国特許出願 US 5,552,694 明細書からは、昇圧変圧器としても降圧変圧器としても作動可能な、インダクタを備えた定電流変圧器が公知である。
【０００６】
本発明の課題は、唯１つの固有のインダクタを用いて昇圧レギュレータとしても降圧レギュレータとしても作動が可能で、かつ唯１つの電圧源から、一方は入力電圧よりも大きく他方は入力電圧よりも小さい２つの電圧を生成することのできる、定電流変圧器のための回路を提供することである。
【０００７】
この課題は請求項１に記載の本発明による定電流変圧器によって解決される。
【０００８】
この本発明による定電流変圧器では、供給電圧が得られる限り、（入力電圧よりも）小さい電圧形成に必要なエネルギも、大きい電圧形成に必要なエネルギも供給電圧源から直接得られることが保証される。場合によって供給電圧がなくなった場合（自足状態）には、電子的スイッチング素子の制御が次のように切換えられる。すなわち所期の時間だけ２つの電圧が維持し続けられるように切換えられる。この場合２つの電圧のうちの小さい方の電圧のためのエネルギは、大きい方の電圧に割当てられるエネルギ蓄積器から取り出されてもよい。
【０００９】
本発明の別の有利な実施例は従属請求項に記載されている。
【００１０】
実施例
次に本発明を図面に基づき以下の明細書で詳細に説明する。図面は本発明による定電流変圧器、例えば自動車用エアバック制御回路の定電流変圧器のブロック回路図であり、これは１２Ｖの供給電圧Ｕｂａｔで作動されている。この場合２つの電圧Ｕ１とＵ２は、例えばＵ１＝３０Ｖ、Ｕ２＝５Ｖであり、それぞれ第１のコンデンサＣ１と第２のコンデンサＣ２から取り出され、自動車が事故に直面した場合には、車両用バッテリとエアバック制御回路の間で接続が形成され、エアバックトリガまでの所定の期間（数ｍｓ）保持され続けなければならない。
【００１１】
この定電流変圧器はインダクタ１を有しており、このインダクタは、Ｈ形ブリッジ配列２の中で符号３と４で表された２つのノード間に対角的に配設されている。第１の電子的スイッチング素子Ｍ１は、第１のノード４と供給電圧源Ｕｂａｔの正極との間に配設されている。第２のスイッチング素子Ｍ２は、第２のコンデンサＣ２と直列に接続され前記第１のノード４と供給電圧源Ｕｂａｔの負極ＧＮＤとの間に設けられている。第３のスイッチング素子Ｍ３は、第２のノード３と負極ＧＮＤとの間に配設されている。第４のスイッチング素子Ｍ４は、第１のコンデンサＣ１と直列に接続され前記第３のスイッチング素子Ｍ３と並列に、第２のノード３と負極ＧＮＤとの間に配設されている。最後にさらなるスイッチング素子Ｍ５は、第２の電子的スイッチング素子Ｍ２と第２のコンデンサＣ２の間の接続点と、第２のノード３との間に配設されている。前記スイッチング素子Ｍ１〜Ｍ５は、制御エレクトロニクスＶ１〜Ｖ５の出力信号によって制御される。
【００１２】
前記電子的スイッチング素子Ｍ１〜Ｍ５は、この実施例では集積形ＮチャネルＦＥＴであり、これは図では詳細に示されていないそれぞれ１つのインバースダイオードを有している（これらはバルク/ドレイン端子方向で導通する）。しかしながらこれらの電子的スイッチング素子Ｍ１〜Ｍ５は、例えば外部ダイオードを備えたバイポーラトランジスタであってもよい。
【００１３】
第２のスイッチング素子Ｍ２とさらなるスイッチング素子Ｍ５は、相互に接続され、それらのバルク端子が負極ＧＮＤに接続されている。これはソース電圧がドレイン電圧よりも大きい場合に生じ得るソース端子からドレイン端子への逆電流を回避するためである。
【００１４】
昇圧変圧器としての定電流変圧器の作動に対しては、第１のコンデンサＣ１において取出し可能な所定の第１の出力電圧Ｕ１生成のために、まず第１及び第３のスイッチング素子Ｍ１及びＭ３が導通方向に制御される。それによって電流が正極Ｕｂａｔからスイッチング素子Ｍ１、インダクタ１およびスイッチング素子Ｍ１を介して負極ＧＮＤに流れる。これによりインダクタ１にエネルギが充電される。このインダクタエネルギの第１のコンデンサＣ１への伝送に対して、引続き第３のスイッチング素子Ｍ３が非導通方向に制御される。これによりインダクタエネルギは、スイッチング素子Ｍ４のインバースダイオードを介して伝送される。この過程は、第１の出力電圧Ｕ１が所定の値に達するまで繰り返される。これは制御エレクトロニクスＶ１〜Ｖ５に蓄えられ、当業者に周知の方式で監視される。
【００１５】
付加的に、インダクタ１からコンデンサＣ１へのエネルギの伝送期間中に第４のスイッチング素子Ｍ４は導通方向に制御される。このことはスイッチング素子の抵抗を低減する。
【００１６】
インダクタエネルギが第１のコンデンサＣ１へ伝送されている場合、前記過程は、第１の出力電圧Ｕ１が所定の値に達するまで繰り返される。その後それまで導通されていた第１のスイッチング素子Ｍ１が非導通方向に制御される。
【００１７】
所定の第１の出力電圧Ｕ１への到達後にインダクタ１内に残っている残留電荷は、まだ導通している第１のスイッチング素子Ｍ１のもとでさらなるスイッチング素子Ｍ５を介して第２のコンデンサＣ２にロードされ得る。
【００１８】
昇降変圧器としての定電流変圧器の作動に対しては、第２のコンデンサＣ２にて取出し可能な所定の第２の出力電圧Ｕ２生成のために、第１のスイッチング素子Ｍ１とさらなるスイッチング素子Ｍ５が導通方向に制御される。それにより、インダクタ１にエネルギが蓄えられ、同時にコンデンサＣ２にも蓄えられる。引続き第１のスイッチング素子Ｍ１は非導通方向に制御される。それにより電流は、インダクタ１からスイッチング素子Ｍ５と第２のコンデンサＣ２（このコンデンサはこれによってさらに充電される）を介して負極ＧＮＤに流れる。
【００１９】
それに対して代替的にまず第１及び第３のスイッチング素子Ｍ１，Ｍ３が導通方向に制御され、引続きインダクタ１が十分なエネルギを受け取った場合に、第３のスイッチング素子Ｍ３が非導通方向に制御され、さらなるスイッチング素子Ｍ５は導通方向に制御してもよい。この手法によれば、第２の出力電圧Ｕ２も供給電圧Ｕｂａｔよりも大きくすることが可能である。このことは特に供給電圧Ｕｂａｔの低減に伴うもとで利点となり得る。その他にもこの制御過程は、前述したものよりも安定している。
【００２０】
供給電圧Ｕｂａｔの欠落にもかかわらず２つの出力電圧Ｕ１、Ｕ２が僅かな期間だけ保持されるべき（自足状態）場合には、第１のコンデンサＣ１がエネルギ源として使用される。この場合には第２及び第４のスイッチング素子Ｍ２、Ｍ４が導通方向に制御される。その際インダクタ１にはエネルギが蓄えられ、同時にコンデンサＣ２にも蓄えられる。スイッチング素子Ｍ４が非導通方向に制御された場合には、インダクタエネルギの残りがコンデンサＣ２に流れ、それが電圧Ｕ２まで充電される。スイッチング素子Ｍ３のインバースダイオードを介してインダクタ１へのフィードバックが行われる。続いて第２のスイッチング素子Ｍ２も再び非導通方向に制御される。
【００２１】
供給電圧源ＵｂａｔとコンデンサＣ１からの第２のコンデンサＣ２の充電は、ダイレクトにＭ１−Ｍ２を介してないしはＭ４−Ｍ５を介して迂回なしでインダクタ１を介しても考えられるが、但しこの手法は、スイッチング素子における損失電力が大きく制御特性の不安定化に結び付く可能性がある。
【００２２】
具体的な作動では、昇圧変圧器と降圧変圧器としての定電流変圧器の作動のための２つの方法が（但し自足状態のケースを除いて）、連続的に交互に適用されてもよいし、あるいはそれぞれ任意の順序で適用されてもよい。これにより２つの出力電圧Ｕ１およびＵ２は、相互に生成され維持される。
【００２３】
前記スイッチング素子Ｍ１からＭ５の制御のための方法ステップは、制御エレクトロニクス（Ｖ１〜Ｖ５）にファイルされているプログラムに記憶されており、このプログラムに従って処理がなされる。
【図面の簡単な説明】
【図１】  本発明による実施例のブロック回路図である。
【図１】
0004116245.tif 000002