(57)【特許請求の範囲】
【請求項１】
基板上にパッシベーション構造を形成する方法であって、この方法は、
基板の上に形成された導電層上に、４．０より大きい誘電率を有する高誘電率誘電体層を形成するステップと；
前記高誘電率誘電体層および前記導電層を、高誘電率誘電体でキャップされた相互接続および高誘電率誘電体でキャップされたボンド・パッドにパターン化するステップと；
前記高誘電率誘電体でキャップされた相互接続および前記高誘電率誘電体でキャップされたボンド・パッドの上に、かつそれらの間に、４．０以下の誘電率を有する低誘電率誘電体層を形成するステップと；
前記ボンド・パッドをキャップしている高誘電率誘電体および前記相互接続をキャップしている高誘電率誘電体が露出するまで前記低誘電率誘電体層を除去して、それにより、前記相互接続及び前記ボンド・パッドの間の低誘電率誘電体層の上面が、前記相互接続及び前記ボンド・パッドをキャップしているそれぞれの高誘電率誘電体の上面と平坦となるようにするステップと；
露出された前記高誘電率誘電体でキャップされたボンド・パッドおよび露出された前記高誘電率誘電体でキャップされた相互接続の上に、かつ前記低誘電率誘電体層の上に、４．０より大きい誘電率を有する気密封止高誘電率誘電体層を形成するステップと；
を含み、前記導電層の上には２つの高誘電率誘電体層が介在物なしに連続した状態で形成されることを特徴とする方法。
【請求項２】
基板上にパッシベーション構造を形成する方法であって、この方法は、
前記基板上に金属層を形成するステップと；
前記金属層上に、４．０より大きい誘電率を有する高誘電率材料によりハード・マスクを形成するステップと；
ハード・マスクでキャップされたボンド・パッドからギャップによって離隔されたハード・マスクでキャップされた相互接続を形成するように、前記金属層および前記ハード・マスクをパターン化するステップと；
前記ギャップ内の前記基板の上、前記ハード・マスクでキャップされた相互接続の上および前記ハード・マスクでキャップされたボンド・パッドの上に、４．０以下の誘電率を有する低誘電率材料層を形成するステップと；
前記低誘電率材料層が、前記ハード・マスクでキャップされた相互接続および前記ハード・マスクでキャップされたボンド・パッドとほぼ平坦になるとともに前記ハード・マスクでキャップされた相互接続と前記ハード・マスクでキャップされたボンド・パッドの表面が露出されるまで、前記低誘電率材料層を研磨するステップと；
前記ハード・マスクでキャップされた相互接続および前記ハード・マスクでキャップされたボンド・パッドと、前記ギャップ内の前記低誘電率材料層との上に、４．０より大きい誘電率を有する高誘電率材料により気密状態の封止誘電体層を形成するステップと；
を含み、前記金属層の上には２つの高誘電率材料層が介在物なしに連続した状態で形成されることを特徴とする方法。
【請求項３】
基板上にパッシベーション構造を形成する方法であって、この方法は、
前記基板上に金属導電層を形成するステップと；
前記金属導電層上に、窒化シリコンまたは窒酸化シリコンからなる４．０より大きい誘電率を有するハード・マスクを形成するステップと；
ハード・マスクでキャップされた相互接続およびハード・マスクでキャップされたボンド・パッドを形成するために、前記金属導電層および前記ハード・マスクをパターン化するステップと；
前記ハード・マスクでキャップされた相互接続と前記ハード・マスクでキャップされたボンド・パッドとの間にある前記基板の上、前記ハード・マスクでキャップされた相互接続の上および前記ハード・マスクでキャップされたボンド・パッドの上に、４．０以下の誘電率を有する二酸化シリコン層を形成するステップと；
前記二酸化シリコン層が、前記ハード・マスクでキャップされた相互接続および前記ハード・マスクでキャップされたボンド・パッドとほぼ平坦になるまで、及び前記ハード・マスクでキャップされた相互接続と前記ハード・マスクでキャップされたボンド・パッドの表面が露出されるまで前記二酸化シリコン層を研磨するステップと；
前記ハード・マスクでキャップされた相互接続および前記ハード・マスクでキャップされたボンド・パッドの上に、かつ前記ハード・マスクでキャップされた相互接続と前記ハード・マスクでキャップされたボンド・パッドとの間にある前記二酸化シリコン層の上に、４．０より大きい誘電率を有する窒化シリコン誘電体層を形成するステップと；
前記ハード・マスクでキャップされたボンド・パッド上のハード・マスクと前記窒化シリコン誘電体層とを通して開口を形成するステップと；
前記ボンド・パッド上に電気コンタクトを形成するステップと；
を含み、前記金属導電層の上には４．０より大きい誘電率を有する２つの高誘電率材料層が介在物なしに連続した状態で形成されることを特徴とする方法。
【請求項４】
パッシベーション構造を形成する方法であって、この方法は、
基板上に、４．０より大きい誘電率を有する高誘電率誘電体でキャップされた相互接続と同じく４．０より大きい誘電率を有する高誘電率誘電体でキャップされたボンド・パッドを形成するステップと；
前記高誘電率誘電体でキャップされた相互接続と前記高誘電率誘電体でキャップされたボンド・パッドの間に、４．０以下の誘電率を有する低誘電率誘電体層を形成するステップと；
前記低誘電率誘電体層の上面が、前記相互接続と前記ボンド・パッドとをキャップしているそれぞれの高誘電率誘電体の上面と実質的に同一平面上に存在するように前記低誘電率誘電体層を平坦化するステップと；
前記低誘電率誘電体層、前記高誘電率誘電体でキャップされたボンド・パッドおよび前記高誘電率誘電体でキャップされた相互接続上に、４．０より大きい誘電率を有する気密状態の気密封止誘電体層を形成するステップと；
を含み、前記相互接続と前記ボンド・パッドの上には２つの高誘電率誘電体層が介在物なしに連続した状態で形成されることを特徴とする方法。
【請求項５】
パッシベーション構造を形成する方法であって、この方法は、
４．０より大きい誘電率を有する高誘電率誘電体でキャップされた相互接続と同じく４．０より大きい誘電率を有する高誘電率誘電体でキャップされたボンド・パッドを形成するステップと；
前記高誘電率誘電体でキャップされた相互接続と前記高誘電率誘電体でキャップされたボンド・パッドの間に、その上面が前記相互接続と前記ボンド・パッドとをキャップしているそれぞれの高誘電率誘電体の上面と平坦な、４．０以下の誘電率を有する低誘電率誘電体層を形成するステップと；
前記高誘電率誘電体でキャップされたボンド・パッド上と、前記高誘電率誘電体でキャップされた相互接続上と、このボンド・パッドと相互接続との間の前記低誘電率誘電体層上に、４．０より大きい誘電率を有する気密状態の高誘電率誘電体層を形成するステップと；
を含み、前記相互接続と前記ボンド・パッドの上には２つの高誘電率誘電体層が介在物なしに連続した状態で形成されることを特徴とする方法。
【請求項６】
パッシベーション構造を形成する方法であって、この方法は、
基板の上に形成された導電層上面に、４．０より大きい誘電率を有する高誘電率誘電体層を形成するステップと；
前記高誘電率誘電体層および前記導電層を、高誘電率誘電体でキャップされた相互接続および高誘電率誘電体でキャップされたボンド・パッドにパターン化するステップと；
前記高誘電率誘電体でキャップされた相互接続と前記高誘電率誘電体でキャップされたボンド・パッドとの間に、その上面が前記相互接続と前記ボンド・パッドとをキャップしているそれぞれの高誘電率誘電体の上面と平坦な、４．０以下の誘電率を有する低誘電率誘電体層を形成するステップと；
前記高誘電率誘電体でキャップされたボンド・パッドと前記高誘電率誘電体でキャップされた相互接続との間の前記低誘電率誘電体層の上に、４．０より大きい誘電率を有する気密封止誘電体層を形成するステップと；
を含み、この気密封止誘電体層は前記高誘電率誘電体でキャップされた導電層の上面上にも存在し且つ気密状態の誘電体から成り、前記導電層の上には２つの高誘電率誘電体層が介在物なしに連続した状態で形成されることを特徴とする方法。
【発明の詳細な説明】
【０００１】
（発明の背景）
（１．発明の分野）
本発明は、半導体集積回路製造の分野に関し、より詳細には、パッシベーション構造とその製造方法に関する。
【０００２】
（２．関連技術の考察）
集積回路は、半導体基板上に形成されたトランジスタやコンデンサなど文字通り数百万個もの個別のデバイスからなる。デバイスは、マイクロプロセッサなどの機能回路を形成するために、導電層および絶縁層を交互に並べて一体に集積されている。堆積される最終層は通常、組立ておよびパッケージング中の機械的および化学的損傷に対して保護する絶縁層であるパッシベーション層である。
【０００３】
従来のパッシベーション構造の例を図１に示す。図１は、ボンド・パッド１０４と相互接続１０６を含む金属相互接続層１０２を外面に形成している基板１００を示す。窒化シリコン層１１０と厚いポリイミド層１１２を含むパッシベーション層１０８は、図１に示されるように、金属層１０２の上に形成される。次いで、コンタクト開口１１４が窒化シリコン層１１０とポリイミド層１１２を通して形成されて、基板への外部信号の入力と出力のためのボンド・パッド１０４にワイヤ・ボンド１１６などの電気コンタクトを作成できるようにしている。気密層である窒化シリコン層１１０は、下方金属層１０２と直接接触して形成されて、下にある基板への水分経路が特にボンド・パッド開口１１４内にできないようにしている。
【０００４】
このようなパッシベーション構造は、基板１００の優れた気密封止を提供するが、高い金属線間静電容量のためにデバイス性能が悪化する。すなわち、窒化シリコン層１１０が高い誘電率（約７．０）を有し、隣接する金属形状部１０４と１０６の間のギャップ１１８内に形成されるので、線間容量結合が増大してデバイス性能が低下する。図１に示されるパッシベーション構造に関連する他の問題は、窒化シリコン層を、十分な気密封止を得るのに必要な厚さまで高アスペクト比ギャップ１１８内に堆積することが困難なことである。
【０００５】
したがって、気密封止を形成し、かつ低い相互接続静電容量となるパッシベーション構造と方法論が望まれる。
【０００６】
（発明の概要）
新規なパッシベーション構造とその製造方法。本発明によれば、基板の上に形成された導電層の上に第１の誘電体層が形成される。次いで、その第１の誘電体層と導電層とが、第１の誘電体でキャップされた状態の相互接続および第１の誘電体でキャップされた状態のボンド・パッドにパターン化される。次に、第２の誘電体層が、誘電体でキャップされた相互接続と誘電体でキャップされたボンド・パッドの上に、かつそれらの間に形成される。誘電体でキャップされたボンド・パッドと誘電体でキャップされた相互接続を露出するために、第２の誘電体層の上部が除去される。次いで、第３の誘電体層が、露出された誘電体でキャップされたボンド・パッドと露出された誘電体でキャップされた相互接続の上に、かつ第２の誘電体層の上に形成される。
【０００７】
（発明の詳細な説明）
本発明は、低い線間相互接続静電容量を有する気密パッシベーション構造、およびその製造方法である。以下の説明では、本発明を深く理解できるようにするため、材料、厚さ、プロセスなどの特定の詳細を数多く示す。しかし、本発明をこれら特定の詳細を用いずに実施できることは当業者に明らかであろう。場合によっては、本発明を不必要に曖昧にしないために、よく知られた半導体プロセスおよび装置は詳細に説明していない。
【０００８】
本発明は、低い線間静電容量を示し、ＶＬＳＩ製造可能プロセスを有する気密パッシベーション構造である。本発明によれば、最も外側のメタライゼーションが基板の上に形成される。次いで、気密誘電体を備えるハード・マスクが金属層の上に形成される。次いで、ハード・マスクおよび金属層が、ハード・マスクでキャップされた相互接続およびボンド・パッドにパターニングされる。次いで、低ｋシリコン誘電体層などのギャップ充填誘電体層が、ハード・マスクでキャップされた相互接続およびボンド・パッドの上に、かつそれらの間に入るように一面に堆積される。次いで、ギャップ充填誘電体層が、相互接続およびボンド・パッド上に形成されたハード・マスクの上面とほぼ平坦になるまで研磨される、またはエッチングされる。次いで、窒化シリコンなど気密封止誘電体層が、ギャップ充填誘電体およびハード・マスクの上に形成される。次いで、ボンド・パッドを露出し、そこへの電気的接触を可能にするために、ボンド・パッド開口が気密封止層およびハード・マスク誘電体層を通して形成される。
【０００９】
本発明は、低ｋ材料を使用して金属相互接続とボンド・パッドとの間のギャップを充填するので、低静電容量誘電構造を生成する。ハード・マスク誘電体層および封止誘電体層が低ｋギャップ充填材料を封止する、またはカプセル封じするので、パッシベーション構造は気密である。二酸化シリコンなどの低ｋギャップ材料は、一般には水分浸透を受けやすいことを理解されたい。したがって、本出願人の製造方法は、気密性があり、かつ低い相互接続静電容量を示すパッシベーション構造を生成する。
【００１０】
図２ａ〜２ｇは、本発明によるパッシベーション構造の製造方法を示す。本発明によれば、図２ａに示されるような基板２００を用いる。基板２００は、当技術分野ではよく知られており、通常シリコン基板を含み、トランジスタやコンデンサなどのデバイスがそこに形成される。さらに、基板２００は、製造されたデバイスを機能回路に結合する相互接続構造を含む。相互接続構造は通常、二酸化シリコンなどの絶縁層によって互いに電気的に分離され、かつ金属プラグまたはバイアと電気的に結合された複数のレベルの相互接続線を含む。この点での基板２００の最外表面は、一般には、後で形成される最終金属層への電気コンタクトの望まれる位置に形成された金属プラグを有する絶縁層を含む。基板２００は、集積回路を製造するために使用される半導体基板を必ずしも含む必要はなく、フラット・パネル・ディスプレイ用に使用されるものなど任意のタイプの基板であってよいことを理解されたい。本発明のために、基板を、本発明の膜が形成され、本発明のプロセスが行われる開始材料と定義する。
【００１１】
次に、これも図２ａに示されるように、導電層２０２が基板２００の上にブランケット堆積される。導電層２０２は通常、集積回路の最外レベルのメタライゼーションであり、一般には、最終レベルの金属相互接続を形成するため、および基板２００上に形成される集積回路にコンポーネントおよびシステムを電気的に結合するためのボンド・パッドを形成するために使用される。導電層２０２は、少量の銅（Ｃｕ）でドープされたアルミニウム（Ａｌ）などの低抵抗金属である。ただし、導電層２０２は、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、タングステン（Ｗ）など、それらに限定されない任意の低抵抗材料または合金であってよい。導電層２０２は、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、チタン・タングステン（ＴｉＷ）など、それらに限定されない接着および／または障壁層を含んでよく、または含まなくてもよい。導電層２０２は、スパッタリング、化学気相成長、電気めっきなど、それらに限定されない任意のよく知られた技法によって形成することができる。導電層２０２は、１〜３ミクロンの間の厚さに形成することができる。
【００１２】
次に、これも図２ａに示されるように、ハード・マスク２０４層が導電層２０２の上に形成される。ハード・マスク２０４は耐湿性誘電材料であり、そのため導電層２０２上に気密封止を形成することができる。さらに、ハード・マスク２０４は、後でギャップ充填誘電体を研磨する際にハード・マスク２０４が研磨止めとして働くように、十分に硬い材料から形成され、十分な厚さに堆積されることが好ましい。ハード・マスク２０４は、例えば、プラズマ増速化学気相成長によって形成された窒化シリコンや窒酸化シリコンであってよい。ハード・マスク２０４は、金属形状部上に形成され、金属形状部の間には形成されないので、性能に悪影響を及ぼすことなく、高誘電率（すなわち、４．０よりも大きい）を有する耐湿性誘電体から形成することができる。ハード・マスク２０４は、１００〜５００ｎｍの間の厚さに形成することができる。
【００１３】
次に、図２ｂに示されるように、ハード・マスク２０４と導電層２０２が、ハード誘電体層２０４によってキャップされたボンド・パッド２０６と金属相互接続２０８を含む金属形状部にパターニングされる。個々の金属形状部は、ギャップ２１０によって離隔される。ギャップ２１０の最小間隔または幅（Ｗ）は、利用されるプロセスの限界寸法によって決められ、本発明では限界寸法が０．３ミクロン未満であってよい。そのような狭い間隔は、高アスペクト比ギャップ２１０（すなわち、最小幅ギャップがアスペクト比＞２．０を有することができる）を作成する。アスペクト比は、ギャップ高さ÷ギャップ幅と定義される。
【００１４】
ハード・マスク２０４および導電層２０２は、よく知られたフォトリソグラフィ技法によってハード・マスク２０４の上にフォトレジスト・マスクを形成することにより、誘電体でキャップされたボンド・パッド、および誘電体でキャップされた相互接続にパターン形成することができる。次いで、反応性イオン・エッチングなど、それに限定されないよく知られたエッチング技法を使用して、導電層２０２およびハード・マスク２０４を、ハード・マスクでキャップされたボンド・パッド２０６およびハード・マスクでキャップされた相互接続２０８にパターン化することができる。ハード・マスク２０４は、まずフォトレジスト・マスクを使用し、次いでフォトレジスト・マスクをストリップしてパターン化することができ、パターン・ハード・マスクは、導電層２０２のパターン形成用のマスクとして使用できることを理解されたい。あるいは、ハード・マスク２０４と導電層２０２を共に、フォトレジスト・マスクを除去する前にパターン化することもできる。
【００１５】
次に、図２ｃに示されるように、ハード・マスクでキャップされた相互接続２０８とハード・マスクでキャップされたボンド・パッド２０６の上に、かつギャップ２１０内の基板２００の上にギャップ充填誘電体層２１２が堆積される。ギャップ充填誘電体層２１２は、ある厚さに、ギャップ２１０を完全に充填する形で形成される。ギャップ充填誘電体層２１２は、少なくとも最小幅ギャップを充填するのに十分な最小厚さに形成されるが、誘電体層２１２の平坦化を可能にするようにより厚く堆積されることが好ましい。すなわち、ギャップ充填誘電体層２１２は、少なくとも層２０２と２０４を組み合わせた厚さと同じくらいの厚さに堆積する必要があるが、後の平坦化ステップに十分なマージンを提供するようにより厚く堆積されることが好ましい。
【００１６】
誘電体層２１２は、二酸化シリコンと同じくらいの誘電率（すなわち、誘電率≦４．０）を有する材料とすることが好ましい。本発明の一実施形態では、ギャップ充填誘電体層２１２は、３５０〜４００℃の間の基板温度でＳｉＨ4とＯ2を含む化学作用を利用する高密度プラズマ（ＨＤＰ）によって形成される二酸化シリコン（ＳｉＯ2）膜である。このようなプロセスは、高アスペクト比ギャップ２１０を充填できる優れたギャップ充填性を提供する。ギャップ充填誘電体層２１２は、膜の誘電率をさらに減少させるためにフッ素イオンでドープすることができる。ギャップ充填誘電体２１２は、インサイチュで（insitu）（膜２１２の堆積中に）、または形成後にイオン注入によってドープすることができる。エーロゲル、ポリイミド、スピンオン・ガラスなどであり、かつそれらに限定されない低ｋ誘電膜も、ギャップ充填誘電体層２１２として使用することができる。さらに、ギャップ充填誘電体層２１２は、必ずしも単一層誘電膜である必要はなく、複数の異なる誘電体層からなる複合膜であってよい。
【００１７】
次に、図２ｄに示されるように、ギャップ充填誘電体２１２が平坦化され、それにより、ギャップ充填誘電体２１２の上面が、相互接続２０８上のハード・マスク２０４およびボンド・パッド２０６上のハード・マスク２０４の上面とほぼ同じ高さに、すなわち平坦になる。ギャップ充填誘電体２１２は、よく知られた化学機械研磨技法を利用して平坦化されることが好ましい。研磨止めとしてハード・マスク２０４を使用することは、ギャップ充填材料の上面がハード・マスク２０４の上面と水平になったときに研磨ステップが停止することを保証し、それにより、ギャップ充填誘電体２１２が導電膜２０２に形成された金属形状部の上面よりも下にくぼまないことを保証する。このようにして、低誘電率ギャップ充填材料２１２が金属形状部間に形成され、低静電容量、高性能電気的相互接続を生成する。
【００１８】
今、研磨が、ギャップ充填誘電体２１２を平坦化するのに好ましい方法であるが、希望するなら、プラズマ・エッチバックなど、それに限定されない他の適したよく知られた技法を使用することもできる。
【００１９】
次に、図２ｅに示されるように、封止誘電体層２１６が、ギャップ充填誘電体層２１２の上に、かつキャップされた相互接続２０８およびキャップされたボンド・パッド２０６のハード・マスク２０４上に一面に堆積される。封止誘電体層２１６は、水分浸透に対して耐性がある材料から形成される（すなわち、気密性がある材料から形成される）。普通のチップ動作温度、典型的には１００〜１２０℃の間で、多湿環境下での水分浸透を妨げることができる場合、層に気密性があるという。封止誘電体２１６は、できるだけ薄く、それでも気密封止ができるように形成される。本発明の一実施形態では、封止誘電体層２１６は、３８０〜４００℃の間の基板温度を維持したまま、シラン（ＳｉＨ4）とアンモニア（ＮＨ3）からなる化学作用を利用するプラズマ増速化学気相成長（ＣＶＤ）によって５００〜１５００Åの厚さに形成された窒化シリコン膜である。窒化シリコンなどの気密誘電体層は高い誘電率（４．０より大きく、通常は約７）を有するので、その高い誘電率が隣接金属形状部間の容量結合を増加させてデバイスの性能を低下させることがないように、導電層２０２に形成された金属形状部の上面２１４の上方、およびギャップ２１０の外に封止誘電体層２１６を保持することが重要である。
【００２０】
次に、図２ｆに示されるように、希望するなら、キャップ誘電体層２１８を封止誘電体層２１６の上に形成することができる。キャップ誘電体層２１８は、パッケージと基板２００との間の応力を除去し、また封止誘電体層２１６を引っかきから保護し、それにより、封止誘電体層２１６によって形成された気密封止の完全性に引っかきが影響を与える恐れがない。本発明の一実施形態では、キャップ誘電体層２１８は、Ｈｉｔａｃｈｉによって製造される感光性ポリイミド１７０８番などの感光性ポリイミドである。そのようなポリイミドは、当技術分野でよく知られているように、２．０〜１０ミクロンの間の厚さに「スピンオン」することができる。あるいは、キャップ誘電体２１８は、ＣＶＤ堆積二酸化シリコン層などの、かつそれに限定されない他の材料から形成することもできる。
【００２１】
次に、図２ｇに示されるように、ボンド・パッド開口２２０が、キャップ誘電体層２１８、封止誘電体層２１６、およびハード・マスク２０４を通して形成されて、ボンド・パッド２０６の上面２２２を露出する。誘電体層２１８が感光性ポリイミドである場合、開口２２０は、ボンド・パッド開口２２０が望まれる誘電体層２１８の露光部をマスクし、露光し、次いで現像することによって、誘電体層２１８内に形成することができる。次いで、パターン形成されたキャップ誘電体層２１８を封止誘電体層２１６およびハード・マスク２０４のエッチング用のマスクとして使用することができる。封止誘電体層２１６が窒化シリコン層であり、ハードマスク２０４が窒化シリコンまたは窒酸化シリコン層である場合、封止誘電体層２１６およびハード・マスク２０４は、ＳＦ6およびＨｅを含む化学作用を用いる反応性イオン・エッチング（ＲＩＥ）によって異方性をもたせてエッチングすることができる。ボンド・パッド２０６の上面２２２が露出されると、ボンド・パッド開口２２０内のハード・マスク２０４の完全な除去を保証するようなオーバーエッチングを行うため、化学作用をＮＦ3とＡｒに変更することができる。
【００２２】
誘電体層２１８が感光性材料でない場合、誘電体層２１８の上に標準のフォトレジスト・マスクを形成して、よく知られたフォトリソグラフィ技法によってパターン形成することができる。
【００２３】
図２ｇに示されるように、ボンド・パッド開口２２０の形成は、ボンド・パッド２０６の周縁を取り囲むようにハード・マスク２０４の一部２２４を残す。ボンド・パッド２２０の周縁を取り囲むハード・マスク２０４の一部２２４の長さ（Ｌ）は、ボンド・パッド開口２２０を通してギャップ充填誘電体層２１２に水分が浸透するを防ぐのに十分な長さであり、ボンド・パッド２０６への良好な接着を行えるのに十分な長さである。ボンド・パッド２２０の周縁を取り囲むハード・マスク２２４の長さ（Ｌ）は、２〜１０ミクロンの間であってよい。図２ｈは、相互接続２０８およびボンド・パッド２０６を破線で示す、図２ｇの上面図である。図２ｈはさらに、ボンド・パッド開口２２０を介する水分浸透を防いで基板２２０を封止するために、ボンド・パッド２０６の露出部２２２がハード・マスク２２４によってどのように取り囲まれているかを示す。
【００２４】
図２ｇおよび２ｈから容易に明らかなように、本発明のプロセスは、低い金属線間静電容量を有し、基板２００の気密封止を提供するパッシベーション構造を形成する。金属線間のギャップ２１０内に低誘電率ギャップ充填誘電体層２１２が形成されるため、および封止誘電体層２１６やハード・マスク誘電体層２０４などの高誘電率材料が、金属形状部２０８および２０６の上方、およびギャップ２１０の外に保持されるため、線間静電容量が低下する。基板２００の気密封止は、封止誘電体層２１６、ハード・マスク部２２４、およびボンド・パッド２０６によって形成される。封止誘電体層２１６は、ギャップ充填誘電体２１２の上面を通して水分が侵入するのを防ぎ、ハード・マスク部２２４と封止誘電体層２１６は、ボンド・パッド開口２２０の側壁を通して水分が侵入するのを防ぐ。
【００２５】
次に、図２ｉに示されるように、電気コンタクトが、ボンド・パッド開口２２０を通して、ボンド・パッド２０６の露出面２２２に作成される。封止誘電体２１６、ハード・マスク２２４、およびボンド・パッド２０６が、基板開口２２０を介する水分浸透から基板２００を気密封止しているので、よく知られた電気的結合技法をボンド・パッド２２０に作成することができる。図２ｉは、よく知られたワイヤ・ボンドコンタクトを利用する本発明の一実施形態を示すが、Ｃ４（control chip collapse contacts）やＴＡＢ（tape automated bonding）などの、かつそれらに限定されない他のよく知られた電気的接触技法を使用することもできる。
【００２６】
以上により、気密封止を提供する低相互接続静電容量パッシベーション構造とその製造方法が記述された。
【図面の簡単な説明】
【図１】  従来のパッシベーション構造を示す断面図である。
【図２ａ】  基板上の導電層とハード・マスク誘電体層の形成を示す断面図である。
【図２ｂ】  図２ａの基板上のハード・マスクでキャップされたボンド・パッドからギャップによって離隔されたハード・マスクでキャップされた相互接続の形成を示す断面図である。
【図２ｃ】  図２ｂの基板の上のギャップ充填誘電体層の形成を示す断面図である。
【図２ｄ】  図２ｃの基板上のギャップ充填誘電体の平坦化を示す断面図である。
【図２ｅ】  図２ｄの基板上の封止誘電体層の形成を示す断面図である。
【図２ｆ】  図２ｅの基板上のポリイミド層の形成を示す断面図である。
【図２ｇ】  図２ｆの基板のボンド・パッド開口の形成を示す断面図である。
【図２ｈ】  図２ｇの基板を示す上面図である。
【図２ｉ】  図２ｇのボンド・パッド上の電気コンタクトの形成を示す断面図である。
【図１】
0004125485.tif 000002
【図２ａ】
0004125485.tif 000003
【図２ｂ】
0004125485.tif 000004
【図２ｃ】
0004125485.tif 000005
【図２ｄ】
0004125485.tif 000006
【図２ｅ】
0004125485.tif 000007
【図２ｆ】
0004125485.tif 000008
【図２ｇ】
0004125485.tif 000009
【図２ｈ】
0004125485.tif 000010
【図２ｉ】
0004125485.tif 000011