【事件の表示】
　平成３年特許願第２０３２６３号「データ転送方式」拒絶査定に対する審判事件（平成５年２月５日出願公開、特開平５−２８１０６）について、次のとおり審決する。
【結論】
　本件審判の請求は、成り立たない。
【理由】
　１．手続の経緯・本願発明
　本願は、平成３年７月２０日の特許出願であって、その請求項１に係る発明は、補正された明細書及び図面（平成９年１２月２日付手続補正書により補正されたもの）の記載からみて、その特許請求の範囲の請求項１に記載された事項により特定される次のとおりのものと認める。（以下、「本願発明」という。）
「マイクロプロセッサ間でデータ転送を行うデータ転送方式に於いて、
　前記各マイクロプロセッサは、それぞれ、
　対応するマイクロプロセッサから出力されるＮビット構成の送信データを一時保持する送信用ＦＩＦＯメモリ、
　クロックをＮ分周した１／Ｎクロックを発生する１／Ｎクロック発生手段、
　対応するマイクロプロセッサからのデータ送信要求に応答して前記送信用ＦＩＦＯメモリに保持されている送信データを前記１／Ｎクロックに同期して順次読み出し、読み出した送信データを前記クロックに同期して順次シリアルデータに変換して送信先に出力するパラレルシリアル変換手段、
　前記クロック及び前記クロックをＮ分周した１／Ｎクロックを送信先に出力するクロック送信手段及び
　前記送信用ＦＩＦＯメモリが空状態になることにより送信先にデータ送信終了信号を出力する終了信号送信手段を含むデータ送信回路と、
　送信元からのシリアルデータを送信元からのクロックに同期してパラレルデータに変換するシリアルパラレル変換手段及び
　該シリアルパラレル変換手段の変換結果を送信元からの１／Ｎクロックに同期して一時保持する受信用ＦＩＦＯメモリを含むデータ受信回路とから構成されるデータ転送回路とを備え、
　前記マイクロプロセッサは送信元からのデータ送信終了信号を受信した後に、対応する受信用ＦＩＦＯメモリからデータを読み出す構成を備えたことを特徴とするデータ転送方式。」
２．引用例
　これに対して、原査定の拒絶の理由において引用された特開平２−１４６８４２号公報（以下、「引用例１」という。）には、「クロックに同期してシリアルデータを転送するクロック同期式のシリアルインタフェース回路において、前記クロックに同期してシリアルデータを格納または転送するシフトレジスタと、前記クロックを１フレーム分計数してオーバフロー信号を発生する第１のカウンタと、この第１のカウンタのオーバフローを計数する第２のカウンタと、シリアルデータの受信と送信とのモードを切換えるモードレジスタと、前記第２のカウンタの計数値をアドレスとして、受信時には前記第１のカウンタのオーバフローごとに前記シフトレジスタの内容を記憶し、送信時には、前記第１のカウンタのオーバフローごとに前記シフトレジスタから転送すべきシリアル送信データを記憶するシリアルデータ格納レジスタ群と、シリアルデータの送信または受信のフレーム数を設定するレジスタと、このレジスタの内容と前記第２のカウンタの計数値とを比較して両方の数値が一致したとき一致信号を出力する比較回路と、前記一致信号により設定したフレーム数のシリアルデータ送信または受信の完了を中央処理装置に知らせる割込信号を出力する割込み信号発生回路とを有することを特徴とするシリアルインタフェース回路」（特許請求の範囲）およびそのデータ転送方式が記載されており、「本発明はシリアルインタフェース回路、特にマイクロコンピュータに内蔵するクロック同期式のシリアルインタフェース回路に関する。」（第１頁右欄第１２〜１４行）こと、「なお、オーバフローカウンタ２１は割込み信号発生後に、クリアしておく。
　次に、転送フレーム数レジスタ２４に２〜ｎの数値を書込むと、コンパレータ２５は転送フレーム数レジスタ２４の内容とオーバフローカウンタ２１のカウント値とをオーバフローカウンタ２１がカウントするごとに比較し、オーバフローカウンタ２１のカウンタ値が転送フレーム数レジスタ２４の数値に一致すると、一致信号２ｃを発生する。これによって割込み信号１ａは、転送フレーム数レジスタ２４の内容に相等するフレーム数のシリアルデータの受信が終了すると出力される。また、シフトレジスタ１２に入力されたシリアル受信データは、シリアルクロックカウンタ２１のカウント値をアドレス信号としてシリアルデータ格納レジスタ群２３のアドレス指定されたレジスタに、シリアルクロックカウンタ１６のオーバフローごとに順次書込まれる。」（第３頁右下欄第１３行〜第４頁左上欄第１０行）こと、「本発明のクロック同期式のシリアルインタフェース回路は、転送フレーム数のレジスタ設定値に相等するフレーム数のシリアルデータを、受信時には順次シリアルデータ格納レジスタに格納し、送信時にはシリアルデータ格納レジスタに書込んだシリアルデータを順次シフトレジスタに転送できる回路を有しているので、設定したフレーム数の受信データの格納または送信データの送信が終わった所でＣＰＵに割込み処理を行い、各シリアルデータ格納レジスタの値をリードするか、またはシリアルデータ格納レジスタにデータを書込む動作を行うことができる。従って、１度の割込み処理において、予め設定したフレーム数のシリアルデータの処理ができるので、割込み処理のための前処理や後処理が少なくなり、ＣＰＵの負担を軽減することができると云う効果がある。」（第４頁右下欄第８行〜第５頁左上欄第４行）こと、がそれぞれ記載されており、これらの記載及び図面の記載を総合すると、上記引用例１には、結局以下の発明が記載されていると認められる（以下、「引用例１の発明」という。）。
「マイクロプロセッサ間でデータ転送を行うデータ転送方式に於いて、
　前記マイクロプロセッサは、それぞれ、
　前記各マイクロプロセッサから出力されるＮビット構成の送信データを一時保持するシリアルデータ格納レジスタ群２３、
　シリアルクロックをＮ回計数するごとにオーバフロー信号を発生するシリアルクロックカウンタ１６，
　受信／送信モードレジスタ２６を送信モードにセットすることに応答して前記シリアルデータ格納レジスタ群２３に保持されている送信データを前記オーバフロー信号をカウントするオーバーフローカウンタ２１の計数値でアドレス指定して順次読み出し、読み出した送信データを前記シリアルクロックに同期して順次シリアルデータに変換して送信先に出力するシフトレジスタ１２、
　転送フレーム数レジスタ２４の数値と、前記オーバフローカウンタ２１の計数値が一致することにより送信先に割込み信号１ａを出力する手段を含み、
　受信／送信モードレジスタ２６を受信モードにセットすることに応答して前記シフトレジスタ１２は送信元からのシリアルデータをパラレルデータに変換し、
　前記シリアルデータ格納レジスタ群２３は前記シフトレジスタの変換結果を前記オーバフロー信号をカウントするオーバーフローカウンタ２１の計数値でアドレス指定して一時保持する、
シリアルインタフェース回路を備え、
　前記マイクロプロセッサは送信元からの割込み信号１ａにより前記シリアルデータ格納レジスタ群２３からデータを読み出すことを特徴とするデータ転送方式。」
３．対比
　そこで、本願発明と引用例１の発明とを対比すると、引用例１の発明の「オーバフロー信号」、「シリアルクロックカウンタ１６」、「シフトレジスタ１２」、「割込み信号１ａ」、「シリアルインタフェース回路」は、それぞれ、本願発明の「１／Ｎクロック」、「１／Ｎクロック発生手段」、「パラレルシリアル変換手段」および「シリアルパラレル変換手段」、「データ送信終了信号」、「データ転送回路」に相当する。そして、引用例１の発明の「シリアルデータ格納レジスタ群２３」と本願発明の「送信用ＦＩＦＯメモリ」及び「受信用ＦＩＦＯメモリ」はいずれもパラレルデータを一時保持する手段である点で共通し、引用例１の発明の「受信／送信モードレジスタ２６を送信モードにセットすること」は本願発明の「対応するマイクロプロセッサからのデータ送信要求」に相当するから、両者は、
「マイクロプロセッサ間でデータ転送を行うデータ転送方式に於いて、
　前記各マイクロプロセッサは、それぞれ、
　対応するマイクロプロセッサから出力されるＮビット構成の送信データを一時保持する手段、
　クロックをＮ分周した１／Ｎクロックを発生する１／Ｎクロック発生手段、
　対応するマイクロプロセッサからのデータ送信要求に応答して前記送信データを一時保持する手段に保持されている送信データを前記１／Ｎクロックに同期して順次読み出し、読み出した送信データを前記クロックに同期して順次シリアルデータに変換して送信先に出力するパラレルシリアル変換手段、
　送信先にデータ送信終了信号を出力する終了信号送信手段、
　送信元からのシリアルデータを前記クロックに同期してパラレルデータに変換するシリアルパラレル変換手段
　該シリアルパラレル変換手段の変換結果を１／Ｎクロックに同期して一時保持する手段を含むデータ転送回路を備え、
　前記マイクロプロセッサは送信元からのデータ送信終了信号を受信した後に、データを一時保持する手段からデータを読み出す構成を備えたデータ転送方式。」
である点で一致し、以下の点で相違する。
相違点▲１▼：本願発明のデータ転送回路がデータ送信回路及びデータ受信回路から構成されるのに対し、引用例１の発明のデータ転送回路は受信／送信モードレジスタの内容によりデータ送信回路としてもデータ受信回路としても使用可能である点。
相違点▲２▼：送受信されるデータを一時保持する手段が、本願発明では「送信用ＦＩＦＯメモリ」及び「受信用ＦＩＦＯメモリ」であるのに対し、引用例１の発明では「シリアルデータ格納レジスタ２３」である点。
相違点▲３▼：
　本願発明のデータ送信終了信号が、パラレルデータを一時保持する手段である送信用ＦＩＦＯメモリが空状態になることにより送信先に出力されるのに対し、引用例１の発明のデータ送信終了信号はオーバフローカウンタの計数値と転送フレームレジスタに記憶された値とが一致した時点で出力される点
相違点▲４▼：
　本願発明が「クロック及びクロックをＮ分周した１／Ｎクロックを送信先に出力するクロック送信手段」を有し、送信先の回路は該送信されたクロックに同期するのに対し、引用例１の発明では該クロック送信手段に相当する手段が明確にされていない点。
４．当審の判断
　上記相違点について検討する。
相違点▲１▼について：引用例１の発明において、受信／送信モードレジスタの内容によりデータ送信回路としてもデータ受信回路としても使用可能とする代わりに、データ送信回路とデータ受信回路とを別個に設けて本願発明の構成とする程度のことは当業者が必要に応じて適宜なし得る事項に過ぎない。
相違点▲２▼について：
　本願発明の「送信用ＦＩＦＯメモリ」及び「受信用ＦＩＦＯメモリ」と引用例１の「シリアルデータ格納レジスタ２３」はいずれも転送データを一時保持しておくメモリ手段である点では同じであり、処理装置間シリアルデータ転送装置にデータの一時保持用のＦＩＦＯメモリを設けて処理部の負荷を軽減することは、特開平２−１７０２５８号公報、特開昭６３−２２４５４５号公報等にも記載されているように周知の技術であるから、引用例１のシリアルデータ格納レジスタ２３に代えてＦＩＦＯメモリを用いて本願発明の構成とする程度のことは上記周知の技術に基づいて当業者が容易に想到し得るものである。
相違点▲３▼について：
　引用例１の発明において、送信時のオーバフローカウンタの計数値は送信されたデータのフレーム数であり、また、転送フレームレジスタに記憶された値はパラレルデータを一時保持する手段であるシリアルデータ格納レジスタ２３に保持されたデータのフレーム数であるから、その両者が一致するとはシリアルデータ格納レジスタ２３のデータが全て送信されたことを意味する。したがって、引用例１の発明の送信終了信号は、シリアルデータ格納レジスタ２３のデータが全て送信された状態、すなわち、パラレルデータを一時保持する手段であるシリアルデータ格納レジスタ２３が空状態になることにより送信先に送信されるものであるから、上記相違点▲３▼は本願発明と引用例１の発明との間の実質的な相違点とはいえない。
相違点▲４▼について：
　シリアル転送においてデータ信号とは別個の制御信号線を用いて同期制御などを行うことは、例えば原査定の拒絶の理由において引用された特開昭５４−９５１０５号公報等にも記載されているように周知の技術であり、クロックを分周して周波数の異なるクロックを生成することも周知慣用技術に過ぎない。したがって、引用例１の発明に「クロック及びクロックをＮ分周した１／Ｎクロックを送信先に出力するクロック送信手段」を儲け本願発明の構成とする程度のことは、上記周知の技術に基づいて当業者が容易になし得ることである。
５．むすび
　したがって、本願発明は、上記引用例１および上記周知の技術に基づいて当業者が容易に発明をすることができたものであるから、本願発明は特許法第２９条第２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。