(57)【特許請求の範囲】
【請求項１】
基板上に、一方向に延在した複数のドレイン信号線と、該複数のドレイン信号線に略直交して配置された複数のゲート信号線が形成され、該複数のドレイン信号線及び該複数のゲート信号線により囲われた領域に対応して画素が形成されている画像表示装置において、
前記複数のドレイン信号線は、そのほぼ中央部にて上側ドレイン信号線と下側ドレイン信号線に分離されており、
前記上側ドレイン信号線には第１映像信号駆動回路から映像信号が供給され、
前記下側ドレイン信号線には第２映像信号駆動回路から映像信号が供給され、
前記上側ドレイン信号線及び下側ドレイン信号線の分離された各々の端部は、前記ゲート信号線の走行方向と同じ方向に延在されて形成されることにより検査用端子として構成されていることを特徴とする画像表示装置。
【請求項２】
前記上側ドレイン信号線の端部の検査用端子と、前記下側ドレイン信号線の端部の検査用端子は、前記各ゲート信号線が形成された部分に形成された遮光膜とほぼ同形・同幅の遮光膜で遮光されていることを特徴とする請求項１の画像表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は画像表示装置に係り、たとえば液晶表示装置等の画像表示装置に関する。
【０００２】
【従来の技術】
アクティブ・マトリクス型の液晶表示装置は、液晶を介して対向配置される各基板のうち一方の基板の液晶側の面に、並設された複数のゲート信号線とこれらゲート信号線に交差して並設された複数のドレイン信号線が形成され、
これら各信号線に囲まれた各画素領域に、ゲート信号線からの走査信号によって差動されるスイッチング素子と、このスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極とを備えている。
【０００３】
これにより、前記各ゲート信号線ＧＬは、それらに供給される走査信号によって、その一つ（ライン）が順次選択され、前記各ドレイン信号線ＤＬのそれぞれには、前記ゲート信号線ＧＬの選択のタイミングに合わせて映像信号が供給されるようになっている。
【０００４】
【発明が解決しようとする課題】
しかしながら、このような構成の液晶表示装置において、近年の高解像度表示、あるいは高速動画像表示にともない、一ライン当たりに対する映像信号の書き込み時間が不足するということが指摘されるに至った。
【０００５】
本発明は、このような事情に基づいてなされたものであり、その目的は、一ラインに対する映像信号の書き込み時間を充分にとれ、高解像度表示、あるいは高速動画像表示のできる画像表示装置を提供することにある。
【０００６】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【０００７】
手段１．
本発明による画像表示装置は、たとえば、基板の画素形成側の面に、その一方向に延在し該一方向と交差する方向に並設される各ドレイン信号線が形成され、これら各ドレイン信号線はそのほぼ中央部にて分離され、一方の側のドレイン信号線には第１映像信号駆動回路から映像信号が供給されるとともに、他方の側のドレイン信号線には第２映像信号駆動回路から映像信号が供給され、
かつ、前記各ドレイン信号線の分離された端部は検査用端子として構成され、この検査用端子は該ドレイン信号線の走行方向に対して直交する方向に延在されて形成されていることを特徴とするものである。
【０００８】
手段２．
本発明による画像表示装置は、たとえば、基板の画素形成側の面に、並設された複数のゲート信号線とこれらゲート信号線に交差して並設された複数のドレイン信号線とで囲まれた各領域を画素領域として形成され、
前記各ドレイン信号線はそのほぼ中央部にて分離され、一方の側のドレイン信号線には第１映像信号駆動回路から映像信号が供給されるとともに、他方の側のドレイン信号線には第２映像信号駆動回路から映像信号が供給され、
かつ、前記各ドレイン信号線の分離された端部は検査用端子として構成され、この検査用端子は該ドレイン信号線の走行方向に対して直交する方向に延在されて形成され、
前記検査用端子が形成された部分は、前記各ゲート信号線が形成された部分に形成された遮光膜とほぼ同形・同幅の遮光膜で遮光されていることを特徴とするものである。
【０００９】
手段３．
本発明による画像表示装置は、たとえば、基板の画素形成側の面に、並設された複数のゲート信号線とこれらゲート信号線に交差して並設された複数のドレイン信号線とが形成され、
これら各信号線によって囲まれた画素領域に、片側のゲート信号線からの走査信号によって動作される薄膜トランジスタと、この薄膜トランジスタを介して片側のドレイン信号線から映像信号が供給される画素電極とを備え、
前記各ドレイン信号線はそのほぼ中央部にて分離され、一方の側のドレイン信号線には第１映像信号駆動回路から映像信号が供給されるとともに、他方の側のドレイン信号線には第２映像信号駆動回路から映像信号が供給され、
一方の側のドレイン信号線の映像信号を伝達する薄膜トランジスタは当該薄膜トラジスタが映像信号を伝達する画素領域に対して一方の側に配置されるゲート信号線からの走査信号によって動作されるとともに、他方の側のドレイン信号線の映像信号を伝達する薄膜トランジスタは当該薄膜トランジスタが映像信号を伝達する画素領域に対して他方の側に配置されるゲート信号線からの走査信号によって動作されることを特徴とするものである。
【００１０】
手段４．
本発明による画像表示装置は、たとえば、手段３の構成を前提とし、前記各薄膜トランジスタは、ドレイン信号線に接続された一方の電極と画素電極に接続された他方の電極を備え、これら各電極の配置によって設定される該薄膜トランジスタのチャネル方向は前記ゲート信号線とほぼ平行となっていることを特徴とするものである。
【００１１】
手段５．
本発明による画像表示装置は、たとえば、基板の画素形成側の面に、その一方向に延在し該一方向と交差する方向に並設される各ドレイン信号線が形成され、これら各ドレイン信号線はほぼ中央部にてそれぞれスイッチング素子を介して接続され、一方の側のドレイン信号線には第１映像信号駆動回路から映像信号が供給されるとともに、他方の側のドレイン信号線には第２映像信号駆動回路から映像信号が供給され、
前記各スイッチング素子は、それらに共通な検査用ゲート信号線を備え、この検査用ゲート信号線はオフ電圧を供給する電圧生成回路に接続されていることを特徴とするものである。
【００１２】
手段６．
本発明による画像表示装置は、たとえば、基板の画素形成側の面に、並設される複数のゲート信号線とこれら各ゲート信号線に交差して並設される複数のドレイン信号線に囲まれた領域を画素領域として形成され、
これら各ドレイン信号線はほぼ中央部にてそれぞれスイッチング素子を介して接続され、一方の側のドレイン信号線には第１映像信号駆動回路から映像信号が供給されるとともに、他方の側のドレイン信号線には第２映像信号駆動回路から映像信号が供給され、
前記各スイッチング素子は、それらに共通な検査用ゲート信号線を備え、この検査用ゲート信号線はこの検査用ゲート信号線側を陰極としたダイオードを介して前記各ゲート信号線に接続されていることを特徴とするものである。
【００１３】
手段７．
本発明による画像表示装置は、たとえば、基板の画素形成側の面に並設される複数のドレイン信号線が形成され、
これら各ドレイン信号線はほぼ中央部にてそれぞれスイッチング素子を介して接続され、一方の側のドレイン信号線には第１映像信号駆動回路から映像信号が供給されるとともに、他方の側のドレイン信号線には第２映像信号駆動回路から映像信号が供給され、
前記各スイッチング素子は、それらに共通な検査用ゲート信号線を備えているとともに、
画素領域に対して一方の側に配置された前記一方の側のドレイン信号線と画素領域に対して他方の側に配置された前記他方の側のドレイン信号線とが前記スイッチング素子で接続されていることを特徴とするものである。
【００１４】
手段８．
本発明による画像表示装置は、たとえば、基板の画素形成側の面に、並設された複数のゲート信号線とこれらゲート信号線に交差して並設された複数のドレイン信号線とが形成され、
これら各信号線によって囲まれた画素領域に、ゲート信号線からの走査信号によって動作される薄膜トランジスタと、この薄膜トランジスタを介してドレイン信号線から映像信号が供給される画素電極とを備え、
前記各ドレイン信号線はそのほぼ中央部にて分離され、一方の側のドレイン信号線には第１映像信号駆動回路から映像信号が供給されるとともに、他方の側のドレイン信号線には第２映像信号駆動回路から映像信号が供給され、
前記各ドレイン信号線の分離部にゲート信号線とほぼ平行に配置される容量信号線を備え、
この容量信号線の両脇に隣接する各画素領域の画素電極は前記容量信号線との間に容量を形成するとともに、
他の画素領域の画素電極は当該画素領域の薄膜トランジスタを動作させるゲート信号線と当該画素領域を挟んで隣接するゲート信号線との間に容量を形成していることを特徴とするものである。
なお、本発明は以上の構成に限定されず、本発明の技術思想を逸脱しない範囲で種々の変更が可能である。
【００１５】
手段９．
本発明による画像表示装置は、たとえば、手段８の構成を前提とし、前記一方の側のゲート信号線と他方の側のゲート信号線は走査のタイミングが少なくとも１ライン相当分ずれていることを特徴とするものである。
【００１６】
【発明の実施の形態】
以下、本発明による画像表示装置の実施例を図面を用いて説明をする。
【００１７】
実施例１．
《全体概略構成》
図２は、本発明による液晶表示装置の一実施例を示す全体概略構成図である。
【００１８】
図２は液晶を介して対向配置される各透明基板のうち一方の透明基板ＳＵＢ１の液晶側の面に形成される回路で、実際の幾何学的配置に対応させて描いている。
【００１９】
図２において、まず、そのｘ方向に延在されｙ方向に並設されるゲート信号線ＧＬと、ｙ方向に延在されｘ方向に並設されるドレイン信号線ＤＬが形成されている。
【００２０】
隣接する一対のゲート信号線ＧＬとやはり隣接する一対のドレイン信号線ＤＬとで囲まれた領域は画素領域を構成し、後に詳述するように、これら各画素領域には、片側のゲート信号線ＧＬからの走査信号によって作動される薄膜トランジスタＴＦＴと、この薄膜トランジスタＴＦＴを介して片側のドレイン信号線ＤＬからの映像信号が供給される画素電極ＰＸ等とを備えている。
【００２１】
このような構成からなる各画素領域の画素はマトリクス状に配置されて液晶表示部ＡＲを構成するようになっている。
【００２２】
そして、この液晶表示部ＡＲは、たとえばその上下を分割するかのようにして、その境界部において各ドレイン信号線ＤＬが物理的および電気的に分割されるようになっている。
【００２３】
上方に位置づけられる液晶表示部ＡＲの各ゲート信号線ＧＬは、その一端（たとえば図中左側）において走査信号駆動回路Ｖ（１）に接続され、また、各ドレイン信号線ＤＬは、その一端（たとえば図中上側）において映像信号駆動回路Ｈｅ（１）に接続されている。
【００２４】
ここで、前記走査信号駆動回路Ｖおよび映像信号駆動回路Ｈｅは、それぞれ複数の半導体回路から構成され、互いに隣接する複数の各信号線どおしに対して1個の半導体回路があてがわれるのが通常である。
【００２５】
また、同様に、下方に位置づけられる液晶表示部ＡＲの各ゲート信号線ＧＬは、その一端（たとえば図中左側）において走査信号駆動回路Ｖ（２）に接続され、また、各ドレイン信号線ＤＬは、その一端（たとえば図中下側）において映像信号駆動回路Ｈｅ（２）に接続されている。
【００２６】
このように構成された液晶表示装置において、前記各ゲート信号線ＧＬは、前記走査信号駆動回路Ｖ（１）および走査信号駆動回路Ｖ（２）から供給される走査信号によって、その一つ（ライン）が順次選択され、このゲート信号線ＧＬの選択のタイミングに合わせて、前記映像信号駆動回路Ｈｅ（１）あるいは映像信号駆動回路Ｈｅ（２）から前記各ドレイン信号線ＤＬのそれぞれに映像信号が供給されるようになっている。
【００２７】
このため、ドレイン信号線ＤＬはその長さが短くなった状態で、液晶表示駆動ができることになり、一ラインに対する映像信号の書き込み時間を充分にとれるようになる。
【００２８】
したがって、信頼性のある高解像度表示あるいは高速動画像表示を達成することができる。
【００２９】
《画素構成》
図３（ａ）は、前記液晶表示部ＡＲ内のうち、上側の液晶表示部ＡＲの画素の一実施例を示した平面図で、図３（ｂ）は図３（ａ）のｂ−ｂ線における断面図である。
【００３０】
透明基板ＳＵＢ１の液晶側の面に、まず、ｘ方向に延在しｙ方向に並設される一対のゲート信号線ＧＬが形成されている。
【００３１】
これらゲート信号線ＧＬは後述の一対のドレイン信号線ＤＬとともに矩形状の領域を囲むようになっており、この領域を画素領域として構成するようになっている。
【００３２】
また、各ゲート信号線ＧＬの間の中央には容量信号線ＳｔＬが該ゲート信号線ＧＬとほぼ平行に形成されている。この容量信号線ＳｔＬはたとえばゲート信号線ＧＬの形成の際に同時に形成されるようになっている。
【００３３】
このようにゲート信号線ＧＬおよび容量信号線ＳｔＬが形成された透明基板ＳＵＢ１の表面にはたとえばＳｉＮからなる絶縁膜ＧＩが該ゲート信号線ＧＬ等をも被って形成されている。
【００３４】
この絶縁膜ＧＩは、後述のドレイン信号線ＤＬの形成領域においては前記ゲート信号線ＧＬに対する層間絶縁膜としての機能を、後述の薄膜トランジスタＴＦＴの形成領域においてはそのゲート絶縁膜としての機能を有するようになっている。
【００３５】
そして、この絶縁膜ＧＩの表面であって、前記ゲート信号線ＧＬの一部に重畳するようにしてたとえばアモルファスＳｉからなる半導体層ＡＳが形成されている。
【００３６】
この半導体層ＡＳは、薄膜トランジスタＴＦＴのそれであって、その上面にドレイン電極ＳＤ１およびソース電極ＳＤ２を形成することにより、ゲート信号線の一部をゲート電極とする逆スタガ構造のMIS（metal  insulator  semiconductor）型トランジスタを構成することができる。
【００３７】
ここで、前記ドイレン電極ＳＤ１およびソース電極ＳＤ２はドレイン信号線ＤＬの形成の際に同時に形成されるようになっている。
【００３８】
すなわち、ｙ方向に延在されｘ方向に並設されるドレイン信号線ＤＬが形成され、その一部が前記半導体層ＡＳの上面にまで延在されてドレイン電極ＳＤ１が形成され、また、このドレイン電極ＳＤ１と薄膜トランジスタＴＦＴのチャネル長分だけ離間されてソース電極ＳＤ２が形成されている。
【００３９】
また、このソース電極ＳＤ２は画素領域内に形成される画素電極ＰＸと一体に形成されている。
【００４０】
すなわち、画素電極ＰＸは画素領域内をそのｙ方向に延在しｘ方向に並設されたたとえば一本の電極から構成されている。この画素電極ＰＸの一方の端部は前記ソース電極ＳＤ２を兼ねている。
【００４１】
このように薄膜トランジスタＴＦＴ、ドイレン信号線ＤＬ、ドレイン電極ＳＤ１、ソース電極ＳＤ２、および画素電極ＰＸが形成された透明基板ＳＵＢ１の表面には保護膜ＰＡＳが形成されている。この保護膜ＰＡＳは前記薄膜トランジスタＴＦＴの液晶との直接の接触を回避する膜で、該薄膜トランジスタＴＦＴの特性劣化を防止せんとするようになっている。
【００４２】
なお、この保護膜ＰＡＳは樹脂等の有機材料層、あるいはＳｉＮのような無機材料層と樹脂等の有機材料層の順次積層体から構成されている。このように保護膜ＰＡＳとして少なくとも有機材料層を用いているのは保護膜自体の誘電率を低減させることにある。
【００４３】
保護膜ＰＡＳの上面には対向電極ＣＴが形成されている。この対向電極ＣＴは前述の画素電極ＰＸと同様にｙ方向に延在されｘ方向に並設された複数（図では２本）の電極群から構成され、かつ、それら各電極は、平面的に観た場合、前記画素電極ＰＸを間にして位置付けられるようになっている。
【００４４】
すなわち、対向電極ＣＴと画素電極ＰＸは、一方の側のドレイン信号線から他方の側のドレイン信号線にかけて、対向電極、画素電極、対向電極の順にそれぞれ等間隔に配置されている。
【００４５】
ここで、画素領域の両側に位置づけられる対向電極ＣＴは、その一部がドレイン信号線ＤＬに重畳されて形成されているともに、隣接する画素領域の対応する対向電極ＣＴと共通に形成されている。
【００４６】
換言すれは、ドレイン信号線ＤＬ上には対向電極ＣＴがその中心軸をほぼ一致づけて重畳され、該対向電極ＣＴの幅はドレイン信号線ＤＬのそれよりも大きく形成されている。ドレイン信号線ＤＬに対して左側の対向電極ＣＴは左側の画素領域の各対向電極ＣＴの一つを構成し、右側の対向電極ＣＴは右側の画素領域の各対向電極ＣＴの一つを構成するようになっている。
【００４７】
このようにドレイン信号線ＤＬの上方にて該ドレイン信号線ＤＬよりも幅の広い対向電極ＣＴを形成することにより、該ドレイン信号線ＤＬからの電気力線が該対向電極ＣＴに終端し画素電極ＰＸに終端することを回避できるという効果を奏する。ドレイン信号線ＤＬからの電気力線が画素電極ＰＸに終端した場合、それがノイズとなってしまうからである。
【００４８】
電極群からなる各対向電極ＣＴは、ゲート信号線ＧＬを充分に被って形成される同一の材料からなる対向電圧信号線ＣＬと一体的に形成され、この対向電圧信号線ＣＬを介して基準電圧が供給されるようになっている。
【００４９】
なお、前記画素電極ＰＸは、その一部が容量信号線ＳｔＬあるいは対向電圧信号線ＣＬと重ね合わせて形成され、これにより、画素電極ＰＸと対向電圧信号線ＣＬとの間に保護膜ＰＡＳ等を誘電体膜とする容量素子Ｃｓｔｇが形成されている。
【００５０】
この容量素子Ｃｓｔｇは、たとえば画素電極ＰＸに供給された映像信号を比較的長く蓄積させる等の機能をもたせるようになっている。
【００５１】
そして、このように対向電極ＣＴが形成された透明基板ＳＵＢ１の上面には該対向電極ＣＴをも被って配向膜ＡＬ１が形成されている。この配向膜ＡＬ１は液晶と直接に当接する膜で、その表面に形成されたラビングによって該液晶の分子の初期配向方向を決定づけるようになっている。
【００５２】
なお、このように構成された透明基板ＳＵＢ１と液晶ＬＣを介して対向配置される透明基板ＳＵＢ２の液晶側の面には、カラーフィルタＣＦ、平坦化膜ＯＣ、配向膜ＡＬ２が順次形成されている。
【００５３】
《ドレイン信号線の分離部の近傍の画素構成》
図１（ａ）は、前記ドレイン信号線ＤＬの分離部の近傍の画素の一実施例を示す平面図で、図２の点線枠の部分に相当した図である。また、図１（ｂ）は，図１（ａ）のｂ−ｂ線における断面図，図１（ｃ）は、図１（ａ）のｃ−ｃ線における断面図を示している。
【００５４】
ここで、前記各ドレイン信号線ＤＬの分離部を境として、その上側の画素は該分離部から一画素部だけ上側に離間して配置されたゲート信号線ＧＬからの走査信号によって差動される薄膜トランジスタＴＦＴによって駆動されるようになっている。そして、これに対し、下側の画素は該分離部から一画素部だけ下側に離間して配置されたゲート信号線ＧＬからの走査信号によって作動される薄膜トランジスタＴＦＴによって駆動されるようになっている。
【００５５】
このような配置にすることによって、後述のように前記各ドレイン信号線ＤＬの分離部におけるスペースを各画素（ｙ方向に配置される各画素）の間のスペースと等しく設定できるようになる。
【００５６】
そして、前記各ドレイン信号線ＤＬの分離部において、その上側の画素の左側に位置づけられるドレイン信号線ＤＬの端部はｘ方向右側に屈曲するようにして延在されるように形成され、下側の画素の右側に位置づけられるドレイン信号線ＤＬの端部はｘ方向左側に屈曲するようにして延在されるように形成されている。
【００５７】
すなわち、各ドレイン信号線ＤＬの前記延在部はｘ方向に断続的に直線状に配置されるようになっている。
【００５８】
この場合、各ドレイン信号線ＤＬの前記延在部は、それぞれ検査端子ＩＴ１、ＩＴ２として機能するようになっている。すなわち、各ドレイン信号線ＤＬの分離部を境として上側の液晶表示部ＡＲにおける各ドレイン信号線ＤＬは、その映像信号駆動回路Ｈｅ（１）側にも他の検査端子を備えており、この検査端子と前記検査端子ＩＴ１との間でたとえば断線等の検査を実行することができる。
【００５９】
同様に、各ドレイン信号線ＤＬの分離部を境として下側の液晶表示部ＡＲにおける各ドレイン信号線ＤＬも、その映像信号駆動回路Ｈｅ（２）側にも他の検査端子を備えており、この検査端子と前記検査端子ＩＴ２との間でたとえば断線等の検査を実行することができる。
【００６０】
なお、各ドレイン信号線ＤＬの前記検査端子ＩＴ１、ＩＴ２は、その上層に保護膜ＰＡＳを介して対向電圧信号線ＣＬが、ゲート信号線ＧＬの形成領域と同様に，形成されている。
【００６１】
このため、検査端子ＩＴ１、ＩＴ２からの漏れ電界を該対向電圧信号線ＣＬによってシールドでき、さらに、検査端子ＩＴ１、ＩＴ２の電位差から発生するそれらの間の電界を前記対向電圧信号線ＣＬ側に吸収できるため、該検査端子ＩＴ１、ＩＴ２からの漏れ電界による液晶配列の乱れにともなう表示不良を防止することができる。
【００６２】
実施例２．
図４は、本発明による液晶表示装置の他の実施例を示す構成図で、図１（ａ）に対応した図となっている。
【００６３】
図１（ａ）と比較して異なる構成は、本発明が適用できる液晶表示装置はいわゆる縦電界方式の画素であってもよいことを示している。
【００６４】
この方式の画素電極ＰＸは画素領域の大部分を被って形成されるたとえばITO (Indium Tin Oxide)、ITZO(Indium Tin Zinc Oxide)、IZO (Indium Zinc Oxide)、SnO2（酸化スズ）、In2O3（酸化インジウム）等のような透光性の導電膜で形成されている。
【００６５】
この画素電極ＰＸとの間で電界を発生せしめる対向電極ＣＴは、透明基板ＳＵＢ１と対向配置される他の透明基板の液晶側の面に、各画素領域に共通に形成された前記ITO (Indium Tin Oxide)等のような透光性の導電膜で形成されている。
【００６６】
なお、この実施例では、画素電極ＰＸは、それが前記保護膜ＰＡＳの上面に形成されていることから、該保護膜ＰＡＳに形成されたスルーホールＴＨを通して薄膜トランジスタＴＦＴのソース電極ＳＤ２に電気的に接続されている。
【００６７】
実施例３．
図５（ａ）は、本発明による液晶表示装置の他の実施例を示す構成図で、図１（ａ）に対応した図となっている。また、図５（ｂ）は図５（ａ）のｂ−ｂ線における断面図を示している。
【００６８】
図１（ａ）と比較して異なる構成は、画素電極ＰＸを前記ITO (Indium Tin Oxide)等のような透光性の導電膜で構成するとともに、対向電極ＣＴと同層に形成していることにある。
【００６９】
このように構成することによって、画素の開口率を向上させることができるようになる。
【００７０】
この場合、前記画素電極ＰＸにおいて、その薄膜トランジスタＴＦＴのソース電極ＳＤ２との電気的導通は、該ソース電極ＳＤ２から引き出された金属層Ｓと容量信号線ＳｔＬ上に形成された保護膜ＰＡＳのスルーホールを通した接続によって行なわれている。
【００７１】
容量信号線ＳｔＬ上のスルーホールを通して画素電極ＰＸと薄膜トランジスタＴＦＴのソース電極ＳＤ２との接続を図っているのは画素の開口率を向上させんとする目的からである。
【００７２】
実施例４．
図６は、本発明による液晶表示装置の他の実施例を示す構成図で、図１（ａ）に対応した図となっている。
【００７３】
図１（ａ）の場合と比較して異なる構成は薄膜トランジスタＴＦＴにあり、そのドレイン電極ＳＤ１とソース電極ＳＤ２はそれぞれｘ線上に配置され、それら電極の離間距離および電極の幅によって、チャネル長およびチャネル幅が設定されるようになっている。
【００７４】
そして、薄膜トランジスタＴＦＴのゲート電極は前記ゲート信号線ＧＬの一部を画素領域内に延在させて構成し、その延在部の両脇の各片はｙ方向とほぼ平行になっている。
【００７５】
さらに、ソース電極ＳＤ２は、半導体層ＡＳ上から前記延在部の各片にほぼ直交するように引き出されるようになっている。
【００７６】
このように構成した場合、ドレイン信号線ＤＬおよび画素電極ＰＸの形成の際のマスクにたとえば上下方向のずれが生じても、各薄膜トランジスタＴＦＴにおけるソース電極ＳＤ２とゲート信号線ＧＬとの重畳面積が一定に維持され、各薄膜トランジスタＴＦＴの寄生容量Ｃｇｓのバラツキを抑制させることができる。
【００７７】
すなわち、このようにした場合、図７（ａ）に示すように、ゲート信号線ＧＬに対してソース電極ＳＤ２が上下方向にずれて配置されても、ゲート電極ＧＴとソース電極ＳＤ２の重ね合わされた面積は不変として構成でき、このことは、上下方向に反転して形成された画素においても同様のことが言える。
【００７８】
つまり、図２の点線枠の近傍において寄生容量Ｃｓｇが不連続に変化することを防止できる。このことから、輝度むらを防止できる。
【００７９】
したがって、ドレイン信号線ＤＬおよび画素電極ＰＸの形成の際のマスクのずれがどれだけ生じるかの経験則から、図７（ｂ）に示すように、半導体層ＡＳのドレイン電極ＳＤ２に対するｙ方向のはみ出し量Ｌ１、Ｌ２、およびゲート電極ＧＴのドレイン電極ＳＤ２に対するｙ方向のはみ出し量Ｌ３、Ｌ４を設定することが望ましい。
【００８０】
実施例５．
図８は、本発明による液晶表示装置の他の実施例を示す構成図で、図１（ａ）に対応する図である。
【００８１】
図１（ａ）と比較して異なる構成は、ブラックマトリクス（遮光膜）ＢＭの構成を示していることにある。
【００８２】
該ブラックマトリクスＢＭは各ゲート信号線ＧＬに沿って該ゲート信号線ＧＬを被って形成されているとともに、各ドレイン信号線ＤＬの一端の延在部で形成される検査端子ＩＴ１、ＩＴ２をも被って形成されている。
【００８３】
そして、各ゲート信号線ＧＬを被うブラックマトリクスＢＭと検査端子ＩＴ１、ＩＴ２を被うブラックマトリクスＢＭのそれらの幅は同じに構成されている。これにより、構造上２つに分割された液晶表示部ＡＲはそれらの各分割領域の境目を区別することができなくなる効果を奏する。
【００８４】
また、各ゲート信号線ＧＬを被うブラックマトリクスＢＭは薄膜トランジスタＴＦＴをも被う延在部を備えていることから、検査端子ＩＴ１、ＩＴ２を被うブラックマトリクスＢＭにおいても、たとえ近傍に薄膜トランジスタＴＦＴが形成されていないにも拘わらず、図中Ｌ１＝Ｌ２として、同様のパターンで構成している。
【００８５】
前記境目を極力目立たないよう配慮するためである。
【００８６】
同様の趣旨から、図９はドレイン信号線ＤＬをもブラックマトリクスＢＭで被うパターンとしているが、各ゲート信号線ＧＬを被うブラックマトリクスＢＭのパターンと、検査端子ＩＴ１、ＩＴ２を被うブラックマトリクスＢＭのパターンと同一として構成している。
【００８７】
実施例６．
図１０（ａ）は、本発明による液晶表示装置の画素の一実施例を示す平面図で、図１（ａ）に対応した図となっている。また、図１０（ｂ）は、図１０（ａ）のｂ−ｂ線における断面図である。
【００８８】
図１（ａ）の場合と比較して異なる構成は、各ドレイン信号線ＤＬの分離個所を走行するようにして検査用ゲート信号線ＧＬｉが形成されている。
【００８９】
そして、この検査用ゲート信号線ＧＬｉの上面に絶縁膜ＧＩを介して半導体層ＡＳｃが形成され、この半導体層ＡＳｃ上において、同列に配置される液晶表示部ＡＲの上側のドレイン信号線ＤＬの他端と該液晶表示部ＡＲの下側のドレイン信号線ＤＬの他端とが対向して配置されている。
【００９０】
すなわち、前記半導体層ＡＳｃは薄膜トランジスタＴＦＴｃの半導体層を構成し、前記検査用ゲート信号線ＧＬｉに電圧を印加した際には、該半導体層ＡＳｃを介して同列に配置される上下の各ドレイン信号線ＤＬは互いに電気的に接続されるようになる。
【００９１】
なお、この薄膜トランジスタＴＦＴｃは各画素領域の薄膜トランジスタＴＦＴと並行して形成することのできるものである。
【００９２】
液晶表示部ＡＲの上側のドレイン信号線ＤＬの映像信号駆動回路Ｈｅ（１）の近傍には検査用端子が形成され、また、液晶表示部ＡＲの下側のドレイン信号線ＤＬの映像信号駆動回路Ｈｅ（１）の近傍にも検査用端子が形成されていることから、これら各検査用端子を用い、上述のように各電気的接続された上下のドレイン信号線ＤＬの断線等を検査できるようになる。
【００９３】
また、図１０（ｃ）は、上述した画素を備える液晶表示装置の液晶表示部ＡＲおよびその近傍を示した図である。
【００９４】
液晶表示部ＡＲのほぼ中央にてｘ方向に走行する検査用ゲート信号線ＧＬｉは、その一端において検査用パッドＰＡＤが形成され、断線検査時には前記検査用パッドＰＡＤに電圧を印加して上下のドレイン信号線ＤＬを電気的に接続させるとともに、それ以外は前記検査用パッドＰＡＤへの電圧を解除して用いることになる。
【００９５】
実施例７．
図１１は、本発明による液晶表示装置の他の実施例を示す構成図で、図１０（ｃ）に対応した図となっている。
【００９６】
図１０（ｃ）の場合と異なる構成は、製品として完成される液晶表示装置において、検査用ゲート信号線ＧＬｉの検査用パッドＰＡＤは、該検査用ゲート信号線ＧＬｉによって駆動される前記薄膜トランジスタＴＦＴｃを積極的にＯＦＦにさせるためのＯＦＦ電圧供給線ＯＦＬに接続された状態となっている。
【００９７】
そして、このＯＦＦ電圧供給線ＯＦＬはたとえば電圧生成回路ＧＮＲに接続されている。
【００９８】
検査用ゲート信号線ＧＬｉを用いて、ドレイン信号線ＤＬの断線等の検査をした後は、液晶表示部ＡＲの上下における各ドレイン信号線ＤＬを互いに電気的に分離させる必要があることから、その後の製造工程において前記ＯＦＦ電圧供給線ＯＦＬおよび電圧生成回路ＧＮＲを形成している。
【００９９】
実施例８．
図１２（ａ）は、本発明による液晶表示装置の他の実施例を示す構成図で、図１１に対応した図となっている。
【０１００】
図１１の場合と比較して異なる構成は、ＯＦＦ電圧供給線ＯＦＬは各ゲート信号線ＧＬとの間に陰極を該ＯＦＦ電圧供給線ＯＦＬ側とするダイオードＤＩがそれぞれ接続されて構成されている。
【０１０１】
このように構成された液晶表示装置において、その検査時は、検査用パッドＰＡＤにＯＮ電位を印加することにより、検査用ゲート信号線ＧＬｉがＯＮ電位になる。
【０１０２】
この場合、他のゲート信号線ＧＬにもＯＮ電位がダイオードＤＩ経由で供給されることになるが、ドレイン信号線ＤＬの断線検査にはゲート信号線ＧＬの動作は無関係であるため、特に問題が生じることはない。
【０１０３】
また、動作時は、ゲート信号線ＧＬのＯＦＦ電位のみがダイオードＤＩによりＯＦＦ電圧供給線ＯＦＬに供給されることになる。このことから、検査用ゲート信号線ＧＬｉには安定したＯＦＦ状態が維持されることになる。
【０１０４】
なお、図１２（ｂ）は前記ダイオードＤＩの構成の一例を示したものである。図中のＴＨ１、ＴＨ２はスルーホール、ＧＬｄはゲート信号線ＧＬと同じ層の電極である。これら各ダイオードＤＬは、たとえば画素領域内の薄膜トランジスタＴＦＴと並行して形成されるようになっており、これにより製造工数の増大を回避させている。
【０１０５】
実施例９．
図１３は、本発明による液晶表示装置の他の実施例を示す構成図で、図１（ａ）に対応した図となっている。
【０１０６】
図１（１）の場合と比較して異なる構成は、液晶表示部ＡＲにおける上下の各ドレイン信号線ＤＬは検査用ゲート信号線ＧＬｉによって駆動する薄膜トランジスタＴＦＴｃを介して接続されるようになっていることにある。
【０１０７】
この場合、同じ薄膜トランジスタＴＦＴｃで接続される一方のドレイン信号線ＤＬは画素に対して一方の側のそれであり、他方のドレイン信号線ＤＬは画素に対して他方の側のそれとなっている。
【０１０８】
このような構成からなる液晶表示装置は、特にドット反転駆動で有効となる。
【０１０９】
すなわち、液晶表示部ＡＲの上下方向から同時にゲート信号線ＧＬを順次選択していく場合、再隣接する上側の画素と下側の画素を互いに逆極性で書き込むためには上側と下側でドレイン信号線ＤＬの極性を相互に反転する必要がある。
【０１１０】
このため、通常動作時には検査用ゲート信号線ＧＬｉの薄膜トランジスタＴＦＴｃの一方の電極と他方の電極で逆極性の電位が加わる。
【０１１１】
このようにすることによって、薄膜トランジスタＴＦＴｃでのリーク電流の低減、ひいては消費電力の低減を図ることができるようになる。
【０１１２】
実施例１０．
図１４は、本発明による液晶表示装置の他の実施例を示す構成図で、図１３に対応した図となっている。
【０１１３】
図１３の場合と比較して異なる構成は、検査用ゲート信号線ＧＬｉの薄膜トランジスタＴＦＴｃを介して接続される各ドレイン信号線ＤＬは同列に配置されるドレイン信号線ＤＬとなっていることにある。
【０１１４】
この場合、たとえば、最初に検査用ゲート信号線ＧＬｉの一つ下側の画素列を駆動させ、次に、該画素列の両脇（外側）に配置される各画素列を同時に駆動させ、さらに、該各画素列の外側に配置さる各画素列を同時に駆動させるというようにし、その過程でいわゆるドット反転させるようにすることによって、図１３に示したと同様の効果を奏することができるようになる。
【０１１５】
実施例１１．
図１５（ａ）、（ｂ）は、本発明による液晶表示装置の他の実施例を示す構成図で、図１５（ａ）はドレイン信号線ＤＬの断線等の検査前の構成を示し、図１５（ｂ）はドレイン信号線ＤＬの断線等の検査後であって、製品として完成した後にも同様の構成となっている。
【０１１６】
すなわち、ドレイン信号線ＤＬは液晶表示部ＡＲの上下のそれぞれにおいて一体的に形成されていたものが、ドレイン信号線ＤＬの断線等の検査後において、たとえばレーザ光の走査等によって互いに切断された状態となっているものである。
【０１１７】
なお、液晶表示部ＡＲの全体としての構成を図１３（ａ）に対応した図１６（ａ）に、図１３（ｂ）に対応した図１６（ｂ）にそれぞれ示している。
【０１１８】
実施例１２．
図１７は、本発明による液晶表示装置の他の実施例を示す構成図で、図１１に対応する図となっている。
【０１１９】
図１１の場合と比較して異なる構成は、検査用ゲート信号線ＧＬｉに代えて容量信号線ＳｔＬとして機能させたことにあり、この容量信号線ＳｔＬの両脇に位置づけられる各画素列の画素電極ＰＸとの間に容量を形成していることにある。
【０１２０】
なお、それ以外の各画素においては、該画素を駆動させるゲート信号線ＧＬとは異なる他の隣接するゲート信号線ＧＬとの間に容量素子Ｃａｄｄを形成している。
【０１２１】
このような構成において、容量素子Ｃａｄｄは大画面ではCgs補正ができるため、ゲート信号線ＧＬの延在方向での輝度ムラを低減できることが知られている。
【０１２２】
このことから、上述した画面分割方式にこの容量素子Ｃａｄｄ構造を、液晶表示部ＡＲの上側領域と下側領域の境界に容量信号線ＳｔＬを設けることで実現したものである。
【０１２３】
そして、この実施例では、さらなる画質の改善を図っている。
【０１２４】
すなわち、図示するように、縦方向でみると、容量信号線ＳｔＬに接続される容量素子Ｃａｄｄの数が2個であるのに対し、ゲート信号線ＧＬに接続される容量素子Ｃａｄｄの数が１個であるというように、異なった値となる。
【０１２５】
このため、上側領域と下側領域の境界の画素２つ（各領域それぞれ１画素）がそれ以外の他の画素に対し、薄膜トランジスタＴＦＴを書き込む際に容量信号線ＳｔＬの安定度が損なわれ、画素に書き込まれる電圧にずれが生じてしまう。
【０１２６】
これが原因となって、横方向に２ライン分、中央部にライン状の輝度ムラが生じてしまうことが見出された。
【０１２７】
それ故、上側領域と下側領域の各書き込みタイミングを少なくとも１ラインずらした。
【０１２８】
すなわち、図示のように、走査順序を、最初に容量信号線ＳｔＬの一つ下側の画素列を駆動させ、次に、該画素列の両脇（外側）に配置される各画素列を同時に駆動させ、さらに、該各画素列の外側に配置さる各画素列を同時に駆動させるというようにし、これを繰り替えすようにしたものである。
【０１２９】
これにより、時間あたりで見ると、容量信号線ＳｔＬもゲート信号線ＧＬと同様に１つの容量素子Ｃａｄｄによる飛込み電圧の影響を受けるようになるため、条件が等しくなり、ライン状の輝度ムラを解消することが出来た。このような信号の変換は、コントローラにて容易に実現することができる。
【０１３０】
なお、図１８は、上述した走査を、各ゲート信号線ＧＬに供給する走査信号ＧＬ（Ａ）ないしＧＬ（Ｆ）で示すとともに、ドレイン信号線Ｄ（Ａ）、Ｄ（Ｂ）からの映像信号により蓄積される容量素子（ＡないしＦで示す）の電位状態を示したものである。
【０１３１】
また、これより、ドレイン信号線ＤＬ（Ａ）、ＤＬ（Ｂ）を同一極性で駆動しても、隣接する画素同志の極性が反転し信号を書き込むことができ、ドット反転駆動を簡単に実現することができる。
【０１３２】
実施例１３．
図１９は、本発明による液晶表示装置の他の実施例を示す構成図で、実施例１２を具体的に示した画素の平面図である。
【０１３３】
容量信号線ＳｔＬが、たとえばゲート信号線ＧＬの形成の際に同時に形成され、この容量信号線ＳｔＬに、その両脇の各画素の画素電極ＰＸの一端がそれぞれ重ね合わされて形成されている。
【０１３４】
この場合、容量素子Ｃａｄｄの容量値を大きくするため、前記画素電極ＰＸの一端は容量信号線ＳｔＬの長手方向へ延在するように屈曲されている。
【０１３５】
実施例１４．
図２０は本発明による液晶表示装置の他の実施例を示す構成図で、図１９に対応した図である。
【０１３６】
図１９の場合と比較して異なる構成は、容量信号線ＳｔＬの両脇に位置づけられる画素以外の画素において、その画素電極ＰＸの一端は薄膜トランジスタＴＦＴの側と反対側に指向するようにして、ゲート信号線ＧＬ上を延在するようにして構成している。薄膜トランジスタＴＦＴの電気的接触を未然に回避させるためである。
【０１３７】
実施例１５．
図２１は本発明による液晶表示装置の他の実施例を示す構成図で、図１９に対応した図である。
【０１３８】
図１９の場合と比較して異なる構成は、各画素領域に容量信号線ＳｔＬが設けられていない構成となっている。
【０１３９】
なお、実施例１３から実施例１５にかけて、液晶表示部ＡＲの上下の各ドレイン信号線ＤＬは互いに分離された構成としているものであるが、前記容量信号線ＳｔＬ上に形成した薄膜トランジスタＴＦＴを介して互いに接続されるように構成しても同様の効果が得られることはいうまでもない。
【０１４０】
実施例１６．
図２２は本発明による液晶表示装置の他の実施例を示す構成図であり、いわゆる縦電界方式に上述した思想を適用させたものである。
【０１４１】
すなわち、液晶表示部ＡＲの上下の各ドレイン信号線ＤＬの間に形成される容量信号線ＳｔＬに重ねられるようにして、該容量信号線ＳｔＬの両脇の画素の画素電極ＰＸが形成されている。
【０１４２】
なお、上述した画像表示装置は、たとえば液晶表示装置について説明したものであるが、たとえば有機ＥＬ(Electro Luminescence)等の他の画像表示装置にも適用できることはいうまでもない。
【０１４３】
【発明の効果】
以上説明したことから明らかなように、本発明による画像表示装置によれば、一ラインに対する映像信号の書き込み時間を充分にとれ、高解像度表示、あるいは高速動画像表示ができる。
【図面の簡単な説明】
【図１】本発明による画像表示装置の画素の一実施例を示す構成図である。
【図２】本発明による画像表示装置の一実施例を示す概略平面図である。
【図３】本発明による画像表示装置の画素の一実施例を示す構成図である。
【図４】本発明による画像表示装置の画素の他の実施例を示す平面図である。
【図５】本発明による画像表示装置の画素の他の実施例を示す構成図である。
【図６】本発明による画像表示装置の画素の他の実施例を示す平面図である。
【図７】本発明による画像表示装置の効果を示す説明図である。
【図８】本発明による画像表示装置の画素の他の実施例を示す平面図である。
【図９】本発明による画像表示装置の画素の他の実施例を示す平面図である。
【図１０】本発明による画像表示装置の他の実施例を示す構成図である。
【図１１】本発明による画像表示装置の他の実施例を示す構成図である。
【図１２】本発明による画像表示装置の他の実施例を示す構成図である。
【図１３】本発明による画像表示装置の画素の他の実施例を示す平面図である。
【図１４】本発明による画像表示装置の画素の他の実施例を示す平面図である。
【図１５】本発明による画像表示装置の画素の他の実施例を示す平面図である。
【図１６】本発明による画像表示装置の他の実施例を示す平面図である。
【図１７】本発明による画像表示装置の他の実施例を示す平面図である。
【図１８】図１７に示す画像表示装置の動作タイミング波形図である。
【図１９】本発明による画像表示装置の画素の他の実施例を示す平面図である。
【図２０】本発明による画像表示装置の画素の他の実施例を示す平面図である。
【図２１】本発明による画像表示装置の画素の他の実施例を示す平面図である。
【図２２】本発明による画像表示装置の画素の他の実施例を示す平面図である。
【符号の説明】
ＳＵＢ１……透明基板、ＧＬ……ゲート信号線、ＤＬ……ドレイン信号線、ＳｔＬ……容量信号線、ＴＦＴ、ＴＦＴｃ……薄膜トランジスタ、ＰＸ……画素電極、ＣＴ……対向電極、ＩＴ１、ＩＴ１……検査用端子、ＧＩ……絶縁膜、ＰＡＳ……保護膜、Ｖ……走査信号駆動回路、Ｈｅ……映像信号駆動回路、ＡＳ、ＡＳｃ……半導体層。
【図１】
0004047626.tif 000002
【図２】
0004047626.tif 000003
【図３】
0004047626.tif 000004
【図４】
0004047626.tif 000005
【図５】
0004047626.tif 000006
【図６】
0004047626.tif 000007
【図７】
0004047626.tif 000008
【図８】
0004047626.tif 000009
【図９】
0004047626.tif 000010
【図１０】
0004047626.tif 000011
【図１１】
0004047626.tif 000012
【図１２】
0004047626.tif 000013
【図１３】
0004047626.tif 000014
【図１４】
0004047626.tif 000015
【図１５】
0004047626.tif 000016
【図１６】
0004047626.tif 000017
【図１７】
0004047626.tif 000018
【図１８】
0004047626.tif 000019
【図１９】
0004047626.tif 000020
【図２０】
0004047626.tif 000021
【図２１】
0004047626.tif 000022
【図２２】
0004047626.tif 000023