(57)【特許請求の範囲】
【請求項１】
電源投入後の起動動作中にヒューズ情報をラッチする半導体集積回路であって、
接地電位または負の電位を出力する負電圧生成回路と、
ロウレベルが接地電位の入力信号を前記負電圧生成回路の出力電位に変換したレベルシフト信号を出力するレベルシフト回路と、
一端が前記ヒューズ情報を出力するノードに接続されたヒューズと、ソースに電源電圧が供給されかつドレインが前記ヒューズの他端に接続されるとともに、ヒューズセットパルス信号がゲートに供給されるＰチャネルトランジスタと、前記負電圧生成回路の前記出力電位がソースに供給され、前記レベルシフト信号がゲートに供給され、前記ヒューズ情報が出力される前記ノードにドレインが接続されたＮチャネルトランジスタとを有し、前記ヒューズセットパルス信号に基づいて前記ヒューズ情報をラッチするヒューズ情報ラッチ回路とを備え、
前記負電圧生成回路は前記レベルシフト回路及び前記ヒューズ情報ラッチ回路に、前記ヒューズ情報ラッチ回路に前記ヒューズ情報がラッチされる前は前記接地電位を出力し、前記ヒューズ情報ラッチ回路に前記ヒューズ情報がラッチされた後は前記負の電位を出力することを特徴とする半導体集積回路。
【請求項２】
前記入力信号は、電源投入後に供給される電源電圧とともに立ち上がり、前記電源電圧が所定の電位に達するとロウレベルになる信号であることを特徴とする請求項１に記載の半導体集積回路。
【請求項３】
前記負の電位をメモリのワード線のリセット電位として使用することを特徴とする請求項１に記載の半導体集積回路。
【請求項４】
前記ヒューズ情報は、メモリの冗長判定情報であることを特徴とする請求項１に記載の半導体集積回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路に関し、特に、起動時に冗長回路の冗長判定を行うための冗長判定回路に用いて好適なものである。
【０００２】
【従来の技術】
従来から、メモリ等の集積回路では低消費電力化等を図るため、動作電圧の低電圧化が要求されてきた。最近では、例えばＤＲＡＭ（Dynamic Random Access Memory）において、内部の電源電圧が２．０Ｖ程度、負電圧が−０．５Ｖ程度で動作するものがある。
【０００３】
また、メモリ等の集積回路では、集積回路の欠陥による不良を救済するための冗長回路をあらかじめ設けておき、回路の一部に不良が発生した場合には、不良の発生した回路を冗長回路で置き換えて救済してきた。この冗長回路を有する集積回路では、冗長回路を使用するか否かを選択するためのヒューズ等を備えておき、そのヒューズ等を切断するか否かにより不良の発生した回路から冗長回路への置き換えが選択されてきた。そして、通常動作で使用する際には、冗長回路を使用する状態になっているか否かを冗長判定回路により起動時に判定し使用してきた。
【０００４】
図１０は、従来のメモリ等で用いられる冗長判定回路の一構成例を示す図である。
図１０において、１はスタータ信号生成回路であり、周辺回路の初期状態を決定するためのスタータ信号ＳＴＴを生成し出力する回路である。このスタータ信号ＳＴＴは、電源投入時に電源電圧Ｖｉｉとともに立ち上がり、電源電圧Ｖｉｉの電位が所定の電位Ｖｂに達するとロウレベルにリセットされる。
【０００５】
２’は負電圧生成回路であり、冗長判定回路を含む集積回路内で使用するための負電圧Ｖｎｎを生成する回路である。負電圧生成回路２’により生成される負電圧Ｖｎｎは、スタータ信号レベルシフタ３、ヒューズセットパルス生成回路４およびヒューズ情報ラッチ回路５等に供給される。
【０００６】
スタータ信号レベルシフタ３は、スタータ信号生成回路１から供給されるスタータ信号ＳＴＴのロウレベルを接地電位Ｖｓｓから負電圧Ｖｎｎの電位にレベルシフトする。また、スタータ信号レベルシフタ３は、ロウレベルを負電圧Ｖｎｎの電位にシフトした信号をヒューズスタータ信号ＳＴＴＢとして、ヒューズセットパルス生成回路４およびヒューズ情報ラッチ回路５に供給する。
【０００７】
ヒューズセットパルス生成回路４は、供給されるヒューズスタータ信号ＳＴＴＢに基づいて、冗長判定を行うためのヒューズセットパルス信号ＦＳＥＴＰを生成する回路である。そして、ヒューズセットパルス生成回路４は、生成したヒューズセットパルス信号ＦＳＥＴＰをヒューズ情報ラッチ回路５に供給する。
【０００８】
ヒューズ情報ラッチ回路５は、冗長回路を使用するか否かを選択するためのヒューズを備えており、当該ヒューズが切断されているか否かを起動時に判定し、その判定結果を保持する回路である。すなわち、ヒューズ情報ラッチ回路５は、ヒューズセットパルス生成回路４から供給されるヒューズセットパルス信号ＦＳＥＴＰを用いて、ヒューズが切断されているか否かを起動時に判定し、その判定結果を保持する。また、ヒューズ情報ラッチ回路５は、上記判定結果を出力信号ＦＳＺとして出力ノード６を介して出力する。
なお、上述したヒューズセットパルス生成回路４およびヒューズ情報ラッチ回路５からそれぞれ出力されるヒューズセットパルス信号ＦＳＥＴＰおよび出力信号ＦＳＺのロウレベルは、負電圧Ｖｎｎの電位である。
【０００９】
図１１は、図１０に示す負電圧生成回路２’の構成を示す図である。
３１は負電圧判定回路であり、負電圧生成回路２’の出力ノード３４を介して出力される負電圧Ｖｎｎの電位が所定の電位まで下がっているか否かを判定する。また、負電圧判定回路３１は、その判定結果を負電圧生成イネーブル回路３２に出力する。
【００１０】
負電圧生成イネーブル回路３２は、負電圧生成動作を制御するためのイネーブル信号ＥＮを出力する。このイネーブル信号ＥＮは、負電圧判定回路３１から供給される判定結果、および入力ノード３５を介して入力されるメモリバンク活性化信号ＢＲＡＳに基づいて生成される。なお、メモリバンク活性化信号ＢＲＡＳは、メモリバンクを活性化させる際に‘Ｈ’が出力される信号であるが、起動時は図示しない回路により‘Ｌ’にクランプされている。したがって、起動時には負電圧生成イネーブル回路３２は、負電圧判定回路３１から供給される判定結果のみに基づいてイネーブル信号ＥＮを出力する。
【００１１】
３３は発振回路・ポンピング回路であり、負電圧生成イネーブル回路３２から供給されるイネーブル信号ＥＮに従って、負電圧Ｖｎｎを生成し出力ノード３４を介して出力する。図１１に示す発振回路・ポンピング回路３３は、イネーブル信号ＥＮが、‘Ｈ’のときは負電圧生成動作を行い、‘Ｌ’のときは負電圧生成動作を行わない。
【００１２】
図１２は、図１０に示した冗長判定回路の動作を説明するためのタイミングチャートである。
図１２において、時刻Ｔ10において、電源が投入されると電源電圧Ｖｉｉが立ち上がる。また、電源電圧Ｖｉｉの立ち上がりとともに、イネーブル信号ＥＮ、スタータ信号ＳＴＴ、ヒューズスタータ信号ＳＴＴＢ、ヒューズセットパルス信号ＦＳＥＴＰおよび出力信号ＦＳＺも立ち上がる。
【００１３】
時刻Ｔ11において、電源電圧Ｖｉｉの電位が所定の電位Ｖａに達すると、負電圧生成回路２’内の発振回路・ポンピング回路３３は、イネーブル信号ＥＮが‘Ｈ’であることを検出する。これにより、発振回路・ポンピング回路３３による負電圧生成動作が開始され、負電圧生成回路２’から出力される負電圧Ｖｎｎの電位が低くなっていく。そして、発振回路・ポンピング回路３３は、負電圧Ｖｎｎの電位が所定の電位に達する時刻Ｔ12まで負電圧生成動作を継続する。
【００１４】
時刻Ｔ12において、負電圧判定回路３１が負電圧Ｖｎｎの電位が所定の電位に達したと判定すると、その判定結果を負電圧生成イネーブル回路３２に出力する。この判定結果により、負電圧生成イネーブル回路３２は、イネーブル信号ＥＮを‘Ｌ’にする。これにより、発振回路・ポンピング回路３３の負電圧生成動作は行われなくなり、負電圧生成回路２’から出力される負電圧Ｖｎｎは一定の電位となる。
【００１５】
さらに電源電圧Ｖｉｉが上昇し、時刻Ｔ13において、電源電圧Ｖｉｉが所定の電位Ｖｂに達すると、スタータ信号ＳＴＴが‘Ｌ’にリセットされる。それに伴い、スタータ信号レベルシフタ３から出力されるヒューズスタータ信号ＳＴＴＢが‘Ｌ’になる。これにより、ヒューズセットパルス信号ＦＳＥＴＰがヒューズセットパルス生成回路４により生成される。
【００１６】
そして、このヒューズセットパルス信号ＦＳＥＴＰがヒューズ情報ラッチ回路５に供給され、冗長回路の冗長判定が行われて判定結果がラッチされる。以後、ヒューズ情報ラッチ回路５は、判定結果を保持し続ける。また、ヒューズ情報ラッチ回路５は冗長判定の結果、冗長回路が非冗長時、すなわち冗長回路が使用されている場合には出力信号ＦＳＺを‘Ｌ’にし、冗長時には出力信号ＦＳＺを‘Ｈ’に維持する。
【００１７】
時刻Ｔ14において、電源電圧Ｖｉｉの電位が一定になる。その後、例えば時刻Ｔ15において、負電圧Ｖｎｎの電位が所定の電位より高くなると、所定の電位より高くなったことが負電圧判定回路３１により判定される。そして、この判定結果が負電圧生成イネーブル回路３２に入力され、負電圧生成イネーブル回路３２から出力されるイネーブル信号ＥＮが‘Ｈ’になる。これにより、発振回路・ポンピング回路３３による負電圧生成動作が再び開始される。
【００１８】
そして、時刻Ｔ16において、負電圧Ｖｎｎの電位が所定の電位より低くなると、負電圧判定回路３１が所定の電位より低くなったと判定し、それに伴い負電圧生成イネーブル回路３２はイネーブル信号ＥＮを‘Ｌ’にする。これにより、発振回路・ポンピング回路３３は負電圧生成動作を行わなくなり、負電圧Ｖｎｎの電位が一定となる。
以上のようにして、図１０に示した冗長判定回路は、冗長回路の冗長判定を行う。
【００１９】
図１０に示す冗長判定回路では、ヒューズ情報ラッチ回路５に供給されるヒューズスタータ信号ＳＴＴＢのロウレベルを負電圧Ｖｎｎの電位としている。これは、例えば、上述の冗長判定回路をメモリ等のワード線の冗長判定回路として用いた場合、リセット後（図１２の時刻Ｔ13以降）に冗長回路で貫通電流が生じてしまうことを防止するためである。すなわち、ヒューズスタータ信号ＳＴＴＢのロウレベルを負電圧Ｖｎｎの電位ではなく接地電位Ｖｓｓとすると、ワード線のリセット電圧である負電圧Ｖｎｎより高いため、リセット後に冗長回路で貫通電流が生じてしまうことがある。
【００２０】
そのため、図１０に示す冗長判定回路では、スタータ信号レベルシフタ３によりスタータ信号ＳＴＴのロウレベル（接地電位Ｖｓｓ）を負電圧Ｖｎｎの電位にレベルシフトし、ヒューズスタータ信号ＳＴＴＢとして出力している。
【００２１】
【発明が解決しようとする課題】
しかしながら、電源電圧の低電圧化に伴い、電源電圧と内部電源電位を必ずしも同じ比率で低電圧化することができないことがあった。例えば、メモリ等のワード線のリセット電位の負電圧は、スタンバイ時のリークを抑制するために電源電圧と同じ比率で低電圧化することができない。この場合には、相対的にはハイレベルが低くなる。したがって、信号がハイレベルからロウレベルに変化する場合等に、ロウレベルを接地電位から負電圧にレベルシフトすることが困難になる。
【００２２】
この問題を解決する方法の１つとして、レベルシフトするためのレベルシフタがトランジスタにより構成されている場合、レベルシフトが容易になるようにトランジスタのサイズを調整する方法がある。
【００２３】
しかしながら、トランジスタのサイズを調整する方法では、あるトランジスタのサイズを小さくする場合に、小さくできる範囲には限界がある。そのため、他のトランジスタを大きくするなどしなければならないという問題があった。さらに、電源電圧の低電圧化が進み、例えば電源電圧が０．８Ｖ、負電圧が−０．５Ｖ程度になった場合には、トランジスタのサイズを調整するだけではレベルシフトが困難であるという問題があった。
【００２４】
また、従来のレベルシフタは、レベルシフタに入力される信号にノイズがのった場合、ノイズののった信号を忠実にレベルシフトし出力してしまうという問題があった。
【００２５】
本発明は、このような問題を解決するために成されたものであり、電源電圧が低くなったとしても、トランジスタのサイズを大きくすることなく、ロウレベルを容易にレベルシフトできるようにすることを目的とする。
また、本発明の第二の目的は、ノイズののった信号が入力されたとしても、上記ノイズが出力信号に伝わりにくくして、ノイズに強くすることを目的とする。
【００２６】
【課題を解決するための手段】
本発明による半導体集積回路は、接地電位または負の電位を出力する負電圧生成回路と、ロウレベルが接地電位の入力信号を前記負電圧生成回路の出力電位に変換したレベルシフト信号を出力するレベルシフト回路と、ヒューズセットパルス信号に基づいてヒューズ情報をラッチするヒューズ情報ラッチ回路とを備える。ヒューズ情報ラッチ回路は、ヒューズ情報を出力するノードに一端が接続されたヒューズと、ソースに電源電圧が供給されかつドレインが前記ヒューズの他端に接続されるとともに、ヒューズセットパルス信号がゲートに供給されるＰチャネルトランジスタと、前記負電圧生成回路の出力電位がソースに供給され、レベルシフト信号がゲートに供給され、前記ヒューズ情報が出力される前記ノードにドレインが接続されたＮチャネルトランジスタとを有する。負電圧生成回路は、レベルシフト回路及びヒューズ情報ラッチ回路に、前記ヒューズ情報ラッチ回路にヒューズ情報がラッチされる前は接地電位を出力し、前記ヒューズ情報ラッチ回路にヒューズ情報がラッチされた後は負の電位を出力する。
【００２９】
上記のように構成した本発明によれば、ヒューズ情報がヒューズ情報ラッチ回路にラッチされるまでは、ロウレベルが接地電位にされ、ヒューズ情報がヒューズ情報ラッチ回路にラッチされた後、ロウレベルが負の電位となるように負電圧生成回路により電圧がレベルシフト回路及びヒューズ情報ラッチ回路に出力される。これにより、ロウレベルを負の電位とする場合に比べてレベルシフトする電位差が小さくなり、容易にレベルシフトできるようになる。また、ヒューズ情報がヒューズ情報ラッチ回路にラッチされた後は、信号を反転することが困難となり、入力信号にノイズがのったとしても伝わりにくくすることができるようになる。
【００３１】
【発明の実施の形態】
以下に、本発明の一実施形態を図面に基づいて説明する。
図１は、第１の実施形態による半導体集積回路を適用したメモリ等のワード線の冗長判定回路の一構成例を示すブロック図である。
図１において、１はスタータ信号生成回路であり、周辺回路の初期状態を決定するためのスタータ信号ＳＴＴを生成し出力する回路である。このスタータ信号ＳＴＴは、電源が投入されると電源電圧Ｖｉｉとともに立ち上がり、電源電圧Ｖｉｉの電位が所定の電位Ｖｂに達するとロウレベルにリセットされる。
【００３２】
２は負電圧生成回路であり、冗長判定回路を含む集積回路内で使用するための負電圧Ｖｎｎを生成し出力する回路である。この負電圧生成回路２には、上記スタータ信号生成回路１により生成されるスタータ信号ＳＴＴが入力される。そして、起動時には、スタータ信号ＳＴＴがリセットされるまで負電圧生成回路２は負電圧生成動作を行わず、負電圧Ｖｎｎの電位として最終到達電位と接地電位Ｖｓｓとの間の電位、あるいは接地電位Ｖｓｓを出力する。
また、負電圧生成回路２により生成される負電圧Ｖｎｎは、スタータ信号レベルシフタ３、ヒューズセットパルス生成回路４およびヒューズ情報ラッチ回路５等に供給される。
【００３３】
スタータ信号レベルシフタ３は、スタータ信号生成回路１から供給されるスタータ信号ＳＴＴのロウレベルを接地電位Ｖｓｓから負電圧Ｖｎｎの電位にレベルシフトする。また、スタータ信号レベルシフタ３は、ロウレベルを負電圧Ｖｎｎの電位にレベルシフトした信号をヒューズスタータ信号ＳＴＴＢとして、ヒューズセットパルス生成回路４およびヒューズ情報ラッチ回路５に供給する。
【００３４】
ヒューズセットパルス生成回路４は、供給されるヒューズスタータ信号ＳＴＴＢに基づいて、冗長判定を行うためのヒューズセットパルス信号ＦＳＥＴＰを生成する回路である。すなわち、ヒューズセットパルス生成回路４は、ヒューズスタータ信号ＳＴＴＢが‘Ｈ’から‘Ｌ’に変化した際、一定期間だけ‘Ｌ’になるヒューズセットパルス信号ＦＳＥＴＰを生成する。そして、ヒューズセットパルス生成回路４は、生成したヒューズセットパルス信号ＦＳＥＴＰをヒューズ情報ラッチ回路５に供給する。
【００３５】
ヒューズ情報ラッチ回路５は、冗長回路を使用するか否かを選択するためのヒューズを備えており、当該ヒューズが切断されているか否かを起動時に判定し、その判定結果を保持する回路である。すなわち、ヒューズ情報ラッチ回路５は、ヒューズセットパルス生成回路４から供給されるヒューズセットパルス信号ＦＳＥＴＰを用いて、ヒューズが切断されているか否かを起動時に判定し、その判定結果を保持する。
【００３６】
また、ヒューズ情報ラッチ回路５は、上記判定結果を出力信号ＦＳＺとして出力ノード６を介して出力する。この出力信号ＦＳＺは、ヒューズが切断されている場合（冗長時）には‘Ｈ’が出力され、ヒューズが切断されていない場合（非冗長時）には‘Ｌ’が出力される。
【００３７】
次に、図１に示す冗長判定回路の回路構成を各ブロック毎に説明する。
なお、以下の説明では、Ｐチャネルトランジスタを「Ｐｃｈ−Ｔｒ」と記述し、Ｎチャネルトランジスタを「Ｎｃｈ−Ｔｒ」と記述する。
【００３８】
図２は、スタータ信号生成回路１の回路構成例を示す図である。
図２において、２１はＮｃｈ−Ｔｒ２２にゲート電圧を供給するための回路であり、２つの抵抗と１つのＮｃｈ−Ｔｒからなる。２つの抵抗は、電源電圧Ｖｉｉと接地電位Ｖｓｓとの間に直列に接続され、その中間ノードからＮｃｈ−Ｔｒが接続され、Ｎｃｈ−Ｔｒ２２のゲートに電圧を供給する。
【００３９】
また、Ｎｃｈ−Ｔｒ２２のドレインは、直列に接続された４つのインバータの１段目の入力ノードと、抵抗を介して電源電圧Ｖｉｉとに接続されている。また、直列に接続された４つのインバータの４段目の出力ノードは、スタータ信号ＳＴＴを出力するための出力ノード２３に接続されている。
【００４０】
これにより、電源投入時に電源電圧Ｖｉｉが立ち上がるのに伴って、回路２１からＮｃｈ−Ｔｒ２２のゲートに供給される電位が高くなる。したがって、Ｎｃｈ−Ｔｒ２２の電流駆動能力が上がる。しかし、電源電圧Ｖｉｉの電位が所定の電位ＶｂになるまではＮｃｈ−Ｔｒ２２の電流駆動能力が十分でないため、１段目のインバータの入力ノードは‘Ｈ’であり、４段目のインバータから出力される信号は‘Ｈ’となる。すなわち、出力ノード２３を介して出力されるスタータ信号ＳＴＴは‘Ｈ’である。
【００４１】
そして、電源電圧Ｖｉｉの電位が所定の電位Ｖｂに達すると、Ｎｃｈ−Ｔｒ２２の電流駆動能力が十分に高くなり、１段目のインバータの入力ノードを‘Ｌ’にすることができるようになる。これにより、４段目のインバータから出力される信号が‘Ｌ’となり、出力ノード２３を介して出力されるスタータ信号ＳＴＴも‘Ｌ’となる。
【００４２】
図３は、負電圧生成回路２の回路構成例を示す図である。
図３において、３１は負電圧判定回路であり、発振回路・ポンピング回路３３により生成され出力ノード３４を介して出力される負電圧Ｖｎｎの電位が所定の電位まで下がっているか否かを判定する。その判定の結果、負電圧Ｖｎｎの電位が所定の電位まで下がっている場合には、負電圧生成イネーブル回路３２に‘Ｌ’を出力し、負電圧Ｖｎｎの電位が所定の電位まで下がっていない場合には、負電圧生成イネーブル回路３２に‘Ｈ’を出力する。
【００４３】
負電圧生成イネーブル回路３２は、負電圧生成動作を制御するためのイネーブル信号ＥＮを生成し出力する。このイネーブル信号ＥＮは、負電圧判定回路３１から供給される判定結果および入力ノード３５を介して入力されるメモリバンク活性化信号ＢＲＡＳに基づいて生成される。
【００４４】
負電圧生成イネーブル回路３２は、上記判定結果および上記メモリバンク活性化信号ＢＲＡＳの少なくとも一方が‘Ｈ’のときには、イネーブル信号ＥＮとして‘Ｈ’を出力する。また、上記判定結果と上記メモリバンク活性化信号ＢＲＡＳとの双方が‘Ｌ’のときには、イネーブル信号ＥＮとして‘Ｌ’を出力する。なお、上記メモリバンク活性化信号ＢＲＡＳは、メモリバンクを活性化させる際に‘Ｈ’が出力される信号であるが、起動時は図示しない回路により‘Ｌ’にクランプされている。
【００４５】
発振回路・ポンピング回路３３は、スイッチ回路３６から出力供給されるイネーブル信号ＥＮ’に従って、負電圧Ｖｎｎを生成し出力ノード３４を介して出力する。発振回路・ポンピング回路３３は、イネーブル信号ＥＮ’が、‘Ｈ’のとき負電圧生成動作を行い、‘Ｌ’のときは負電圧生成動作を行わない。
【００４６】
３６はスイッチ回路であり、負電圧生成イネーブル回路３２から供給されるイネーブル信号ＥＮを発振回路・ポンピング回路３３に出力するか否かを切り換える。スイッチ回路３６は、１つのＰｃｈ−Ｔｒ、１つのＮｃｈ−Ｔｒおよび１つのインバータから構成され、上記Ｐｃｈ−Ｔｒと上記Ｎｃｈ−Ｔｒとはトランスファーゲートを構成する。上記Ｎｃｈ−Ｔｒには、入力ノード３７を介して入力されるスタータ信号ＳＴＴを上記インバータにより反転した信号が入力され、上記Ｐｃｈ−Ｔｒには、入力ノード３７を介して入力されるスタータ信号ＳＴＴがそのまま入力される。
【００４７】
したがって、スイッチ回路３６は、入力ノード３７を介して入力されるスタータ信号ＳＴＴが‘Ｌ’のときには、供給されるイネーブル信号ＥＮをイネーブル信号ＥＮ’として発振回路・ポンピング回路３３に出力する。一方、入力ノード３７を介して入力されるスタータ信号ＳＴＴが‘Ｈ’のときには、供給されるイネーブル信号ＥＮを発振回路・ポンピング回路３３に出力しない。
【００４８】
これにより、図３に示す負電圧生成回路２では、発振回路・ポンピング回路３３は、リセット前には負電圧生成動作を行わず、リセット後でかつイネーブル信号ＥＮとして‘Ｈ’が出力されている場合のみ負電圧生成動作を行う。
【００４９】
なお、３８は発振回路・ポンピング回路３３の入力を接地電位ＶｓｓにクランプするためのＮｃｈ−Ｔｒであり、３９は負電圧Ｖｎｎを出力するための出力ノード３４を接地電位ＶｓｓにクランプするためのＮｃｈ−Ｔｒである。Ｎｃｈ−Ｔｒ３８は、スイッチ回路３６からイネーブル信号ＥＮ’が供給されないとき、発振回路・ポンピング回路３３の入力がフローティングになるのを防止する。また、Ｎｃｈ−Ｔｒ３９は、図示しない他電源とのカップリング容量により、出力ノード３４の電位が正電位、負電位になるのを防止する。例えば、出力ノード３４の電位が正電位になることで発生するラッチアップを防止する。
【００５０】
図４は、スタータ信号レベルシフタ３の回路構成例を示す図である。
図４において、４１、４２は１つのＰｃｈ−Ｔｒと１つのＮｃｈ−Ｔｒとが電源電圧Ｖｉｉと負電圧Ｖｎｎとの間に直列に接続された回路である。この回路４１、４２においては、電源電圧Ｖｉｉに対してＰｃｈ−Ｔｒが接続され、負電圧Ｖｎｎに対してＮｃｈ−Ｔｒが接続されている。
【００５１】
また、回路４１のＰｃｈ−Ｔｒには、入力ノード４３を介して入力されるスタータ信号ＳＴＴが入力され、回路４２のＰｃｈ−Ｔｒには、当該スタータ信号ＳＴＴがインバータ４４により反転された信号が入力される。回路４１のＮｃｈ−Ｔｒには、回路４２の出力が入力され、回路４２のＮｃｈ−Ｔｒには、回路４１の出力が入力される。
また、回路４２の出力は、２つのインバータが直列に接続された回路４５に入力され、ヒューズスタータ信号ＳＴＴＢを出力するための出力ノード４６を介して出力される。
【００５２】
これにより、入力ノード４３を介して入力されるスタータ信号ＳＴＴが‘Ｈ’（Ｖｉｉ）であった場合には、回路４１のＰｃｈ−Ｔｒがオフ状態、Ｎｃｈ−Ｔｒがオン状態となる。また、回路４２のＰｃｈ−Ｔｒがオン状態、Ｎｃｈ−Ｔｒがオフ状態となる。したがって、回路４２の出力は‘Ｈ’（Ｖｉｉ）となり、回路４５および出力ノード４６を介して出力されるヒューズスタータ信号ＳＴＴＢは‘Ｈ’（Ｖｉｉ）となる。
【００５３】
一方、入力ノード４３を介して入力されるスタータ信号ＳＴＴが‘Ｌ’（Ｖｓｓ）であった場合には、回路４１のＰｃｈ−Ｔｒがオン状態、Ｎｃｈ−Ｔｒがオフ状態となる。また、回路４２のＰｃｈ−Ｔｒがオフ状態、Ｎｃｈ−Ｔｒがオン状態となる。したがって、回路４２の出力は‘Ｌ’（Ｖｎｎ）となり、回路４５および出力ノード４６を介して出力されるヒューズスタータ信号ＳＴＴＢは‘Ｌ’（Ｖｎｎ）となる。
【００５４】
図５は、ヒューズセットパルス生成回路４の回路構成例を示す図である。
図５において、５１−１、５１−２、５１−３はそれぞれ電源電圧Ｖｉｉ側に接続された１つのＰｃｈ−Ｔｒと負電圧Ｖｎｎ側に接続された１つのＮｃｈ−Ｔｒとから構成されるインバータである。５２−１、５２−２、５２−３はそれぞれ抵抗とトランジスタとから構成されるディレイラインである。ディレイライン５２−１〜５２−３を構成するトランジスタは、キャパシタとして機能する。
【００５５】
また、５３はＮＯＲ回路であり、入力ノード５４を介して入力されるヒューズスタータ信号ＳＴＴＢと、上記インバータ５１−１〜５１−３および上記ディレイライン５２−１〜５２−３により、当該ヒューズスタータ信号ＳＴＴＢが反転され遅延された信号とが入力される。５５はインバータであり、ヒューズセットパルス信号ＦＳＥＴＰを出力するための出力ノード５６に、ＮＯＲ回路５３の出力を反転して出力する。
【００５６】
これにより、入力ノード５４を介して入力されるヒューズスタータ信号ＳＴＴＢが‘Ｈ’となり十分な時間が経過しているとき、上記インバータ５１−１〜５１−３および上記ディレイライン５２−１〜５２−３を介して出力される信号は‘Ｌ’である。したがって、ＮＯＲ回路５３の一方の入力には‘Ｈ’が入力され、もう一方の入力には‘Ｌ’が入力されるので、出力ノード５６を介して出力される信号は‘Ｈ’となる。
【００５７】
そして、ヒューズスタータ信号ＳＴＴＢが‘Ｈ’から‘Ｌ’に変化し、上記ディレイライン５２−１〜５２−３での総遅延時間（ＤＴ）を経過していない場合には、上記インバータ５１−１〜５１−３および上記ディレイライン５２−１〜５２−３を介して出力される信号は‘Ｌ’のままである。このとき、ＮＯＲ回路５３の一方の入力には‘Ｌ’が入力され、もう一方の入力には‘Ｌ’が入力される。したがって、出力ノード５６を介して出力される信号は‘Ｌ’になる。
【００５８】
さらに、ヒューズスタータ信号ＳＴＴＢが‘Ｈ’から‘Ｌ’に変化し、上記総遅延時間（ＤＴ）を経過した場合には、上記インバータ５１−１〜５１−３および上記ディレイライン５２−１〜５２−３を介して出力される信号が‘Ｈ’になる。したがって、ＮＯＲ回路５３の一方の入力には‘Ｌ’が入力され、もう一方の入力には‘Ｈ’が入力されるので、出力ノード５６を介して出力される信号は‘Ｈ’となる。
以上のようにして、ヒューズセットパルス生成回路４は、ヒューズスタータ信号ＳＴＴＢが‘Ｈ’から‘Ｌ’に変化したとき、上記総遅延時間（ＤＴ）だけ‘Ｌ’を出力するヒューズセットパルス信号ＦＳＥＴＰを生成する。
【００５９】
図６は、ヒューズ情報ラッチ回路５の回路構成例を示す図である。
図６において、６１は冗長回路を使用するか否か選択するためのヒューズ情報を出力するための回路であり、１つのＰｃｈ−Ｔｒ、１つのＮｃｈ−Ｔｒおよび冗長回路を使用するか否か選択するためのヒューズＦ１から構成される。回路６１は、電源電圧Ｖｉｉと負電圧Ｖｎｎとの間に電源電圧Ｖｉｉ側からＰｃｈ−Ｔｒ、ヒューズＦ１、Ｎｃｈ−Ｔｒの順に直列に接続されている。また、ヒューズＦ１とＮｃｈ−Ｔｒとの間のノードはラッチ回路６２に接続されている。
【００６０】
回路６１のＰｃｈ−Ｔｒには入力ノード６３を介してヒューズセットパルス信号ＦＳＥＴＰが入力され、Ｎｃｈ−Ｔｒには入力ノード６４を介してヒューズスタータ信号ＳＴＴＢが入力される。これにより、ヒューズスタータ信号ＳＴＴＢが‘Ｈ’の間、すなわちリセット前はラッチ回路６２に出力される信号は‘Ｌ’が出力される。
【００６１】
そして、ヒューズスタータ信号ＳＴＴＢが‘Ｈ’から‘Ｌ’に変化し、ヒューズセットパルス信号ＦＳＥＴＰが‘Ｈ’から‘Ｌ’になる。このとき、ヒューズＦ１が切断されていない場合（非冗長時）には、ラッチ回路６２に出力される信号は‘Ｈ’となり、ヒューズＦ１が切断されていた場合（冗長時）には‘Ｌ’を維持する。
【００６２】
ラッチ回路６２は上記回路６１から出力される信号をラッチする回路であり、それぞれが１つのＰｃｈ−Ｔｒと１つのＮｃｈ−Ｔｒとからなる２つのインバータ６５−１、６５−２により構成される。インバータ６５−１にはインバータ６５−２の出力が入力される。また、インバータ６５−２にはインバータ６５−１の出力および回路６１の出力が入力され、ＮＯＲ回路６６に出力される。すなわち、ラッチ回路６２は回路６１から入力された信号をラッチし、極性を反転してＮＯＲ回路６６に出力する。
【００６３】
ＮＯＲ回路６６には、上記ラッチ回路６２から出力される信号と、入力ノード６７を介して入力される冗長テスト信号ＦＴＰとが入力される。なお、上記冗長テスト信号ＦＴＰは、テスト信号であり通常時は‘Ｌ’である。６７はインバータであり、出力信号ＦＳＺを出力するための出力ノード６８に、ＮＯＲ回路６６の出力を反転して出力する。
【００６４】
これにより、ヒューズセットパルス信号ＦＳＥＴＰが‘Ｈ’から‘Ｌ’になったとき、ヒューズＦ１が切断されていた場合には、回路６１からラッチ回路６２に出力される信号は‘Ｌ’となる。ラッチ回路６２は、その信号をラッチするとともに、反転した信号をＮＯＲ回路６６に出力する。したがって、出力ノード６８を介して出力される信号は‘Ｈ’となる。
【００６５】
また、ヒューズセットパルス信号ＦＳＥＴＰが‘Ｈ’から‘Ｌ’になったとき、ヒューズＦ１が切断されていない場合には、回路６１からラッチ回路６２に出力される信号は‘Ｈ’となる。ラッチ回路６２は、その信号をラッチするとともに、反転した信号をＮＯＲ回路６６に出力する。また、このとき冗長テスト信号ＦＴＰは‘Ｌ’であるので、出力ノード６８を介して出力される信号は‘Ｌ’となる。
【００６６】
図７は、図１に示した冗長判定回路の動作を説明するためのタイミングチャートである。
なお、以下の説明では、電源投入後に負電圧生成回路２がはじめて負電圧生成動作を開始するまでの負電圧Ｖｎｎは接地電位Ｖｓｓとする。
図７において、時刻Ｔ0において、電源が投入されると、電源電圧Ｖｉｉが立ち上がる。また、電源電圧Ｖｉｉの立ち上がりとともに、イネーブル信号ＥＮ、スタータ信号ＳＴＴ、ヒューズスタータ信号ＳＴＴＢ、ヒューズセットパルス信号ＦＳＥＴＰおよび出力信号ＦＳＺが立ち上がる。そして、これらの信号は、電源電圧Ｖｉｉの電位が所定の電位Ｖｂに達する時刻Ｔ1まで単調に立ち上がっていく。このとき（時刻Ｔ0〜時刻Ｔ1）、図３に示したスイッチ回路３６内のトランスファーゲートはヒューズスタータ信号ＳＴＴによりオフ状態であるので、イネーブル信号ＥＮ’は、Ｎｃｈ−Ｔｒ３８によりクランプされている接地電位Ｖｓｓとなる。
【００６７】
時刻Ｔ1において、電源電圧Ｖｉｉの電位が所定の電位Ｖｂに達すると、スタータ信号生成回路１によりスタータ信号ＳＴＴが‘Ｌ’にリセットされる。それに伴い、ヒューズスタータ信号ＳＴＴＢが‘Ｌ’にリセットされる。
【００６８】
また、ヒューズスタータ信号ＳＴＴＢの‘Ｈ’から‘Ｌ’への変化により、ヒューズセットパルス生成回路４から出力されるヒューズセットパルス信号ＦＳＥＴＰが‘Ｌ’になる。これにより、ヒューズ情報ラッチ回路５において、冗長回路を使用するか否か選択するためのヒューズ情報をラッチ回路６２にラッチする。
【００６９】
このとき、ヒューズＦ１が切断されていない場合（非冗長時）には、ラッチ回路６２には‘Ｈ’がラッチされ、出力信号ＦＳＺは‘Ｌ’が出力される。一方、ヒューズＦ１が切断されている場合（冗長時）には、ラッチ回路６２には‘Ｌ’がラッチされ、出力信号ＦＳＺは‘Ｈ’が出力される。
【００７０】
なお、この時刻Ｔ1になるまでは、負電圧生成回路２は負電圧生成動作を開始していないため、ヒューズスタータ信号ＳＴＴＢ、ヒューズセットパルス信号ＦＳＥＴＰおよび出力信号ＦＳＺの信号のロウレベルは接地電位Ｖｓｓである。
【００７１】
この時刻Ｔ1において、ヒューズスタータ信号ＳＴＴが‘Ｌ’であることにより、図３に示したスイッチ回路３６内のトランスファーゲートがオン状態となる。これにより、イネーブル信号ＥＮがイネーブル信号ＥＮ’としては発振回路・ポンピング回路３３に出力され、発振回路・ポンピング回路３３は負電圧生成動作を開始する。したがって、時刻Ｔ1以降ロウレベルが負電圧Ｖｎｎであるヒューズスタータ信号ＳＴＴＢ、ヒューズセットパルス信号ＦＳＥＴＰおよび出力信号ＦＳＺの信号のロウレベルが低くなっていく。
【００７２】
そして、図５に示したヒューズセットパルス生成回路４内のディレイライン５２−１〜５２−３の総遅延時間（ＤＴ）が時刻Ｔ1から経過した時刻Ｔ2において、ヒューズセットパルス生成回路４から出力されるヒューズセットパルス信号ＦＳＥＴＰが‘Ｈ’になる。
【００７３】
そして、時刻Ｔ3において、図３に示した負電圧判定回路３１が負電圧Ｖｎｎの電位が所定の電位に達したと判定すると、その判定結果を負電圧生成イネーブル回路３２に出力する。これにより、負電圧生成イネーブル回路３２は、イネーブル信号ＥＮを‘Ｌ’にする。それに伴い、イネーブル信号ＥＮ’も‘Ｌ’となり、発振回路・ポンピング回路３３は負電圧生成動作を行わなくなり、負電圧Ｖｎｎが一定の電位となる。
【００７４】
時刻Ｔ4において、電源電圧Ｖｉｉの電位が安定する。その後、例えば、時刻Ｔ5において、負電圧Ｖｎｎの電位が所定の電位より高くなると、所定の電位より高くなったことが負電圧判定回路３１により判定される。そして、この判定結果が負電圧生成イネーブル回路３２に出力され、負電圧生成イネーブル回路３２はイネーブル信号ＥＮを‘Ｈ’に出力する。それに伴い、イネーブル信号ＥＮ’も‘Ｈ’となり、発振回路・ポンピング回路３３による負電圧生成動作が再び開始される。
【００７５】
そして、時刻Ｔ6において、負電圧Ｖｎｎの電位が所定の電位より低くなると、負電圧判定回路３１が所定の電位より低くなったと判定し、それに伴い負電圧生成イネーブル回路３２はイネーブル信号ＥＮを‘Ｌ’にする。それに伴い、イネーブル信号ＥＮ’も‘Ｌ’となり、発振回路・ポンピング回路３３は負電圧生成動作を行わなくなり、負電圧Ｖｎｎの値が一定となる。
【００７６】
以上詳しく説明したように、本実施形態によれば、電源投入後に電源電圧Ｖｉｉとともに立ち上がるスタータ信号ＳＴＴが‘Ｈ’のあいだは、負電源生成回路２が負電圧生成動作を行わないようにする。このとき、負電圧Ｖｎｎの電位は接地電位にクランプする。
【００７７】
そして、電源電圧Ｖｉｉの電位が所定の電位Ｖｂに達すると、スタータ信号生成回路１はスタータ信号ＳＴＴを‘Ｈ’から‘Ｌ’にリセットする。それに伴い、スタータ信号レベルシフタ３から出力されるヒューズスタータ信号ＳＴＴＢが‘Ｈ’から‘Ｌ’に変化する。この変化により、ヒューズセットパルス生成回路４により生成され出力されるヒューズセットパルス信号ＦＳＥＴＰが一定期間‘Ｌ’となり、ヒューズ情報ラッチ回路５はヒューズ情報をラッチする。
また、スタータ信号ＳＴＴが‘Ｌ’になることにより、負電圧生成回路２は負電圧生成動作を開始し、スタータ信号レベルシフタ３、ヒューズセットパルス生成回路４およびヒューズ情報ラッチ回路５に生成した負電圧Ｖｎｎを供給する。
【００７８】
これにより、スタータ信号ＳＴＴが‘Ｈ’から‘Ｌ’に変化する際、スタータ信号レベルシフタ３のロウレベル（Ｖｎｎ）は接地電位であり、スタータ信号レベルシフタ３はレベルシフトする必要がなくなる。そのため、図４に示すスタータ信号レベルシフタ内の回路４１、４２のＰｃｈ−ＴｒとＮｃｈ−Ｔｒとのサイズ比を小さくしても、スタータ信号レベルシフタ３はヒューズスタータ信号ＳＴＴＢを‘Ｈ’から‘Ｌ’に変化させ出力することができる。さらに、その後、負電圧生成回路２により生成された負電圧Ｖｎｎが供給されるので、ロウレベルを負電圧Ｖｎｎの電位にすることができる。
【００７９】
したがって、スタータ信号レベルシフタ３内の回路４１、４２のＰｃｈ−ＴｒとＮｃｈ−Ｔｒとのサイズ比を小さくしても、ロウレベルを接地電位から負電圧Ｖｎｎの電位に容易にレベルシフトすることができる。
【００８０】
また、ラッチ回路５でヒューズ情報をラッチした後に、負電圧生成回路２により生成された負電圧Ｖｎｎが供給され、ロウレベルが負電圧Ｖｎｎの電位になるので、ヒューズスタータ信号ＳＴＴにノイズがのったとしても、ヒューズスタータ信号ＳＴＴＢには、上記ノイズが伝わりにくくなり、ヒューズラッチ回路５のヒューズ情報を外乱に対して強くすることができる。
【００８１】
次に、本発明の第２の実施形態について説明する。
ここで、なお、第２の実施形態による半導体集積回路を適用したメモリ等のワード線の冗長判定回路の全体構成は図１に示した冗長判定回路と同じである。
図８は、第２の実施形態による半導体集積回路を適用した冗長判定回路の負電圧生成回路２の回路構成例を示す図である。
なお、この図８において、図３に示したブロックと同じブロックには同一の符号を付し、重複する説明は省略する。
【００８２】
図８において、８１は入力ノード３７を介して入力されるスタータ信号ＳＴＴに基づいて、負電圧生成イネーブル回路３２から入力されるイネーブル信号ＥＮを発振回路・ポンピング回路３３に出力するゲート回路である。ゲート回路８１は、インバータ８２とＮＯＲ回路８３とから構成される。インバータ８２は、負電圧生成イネーブル回路３２から入力されるイネーブル信号ＥＮの極性を反転し出力する。ＮＯＲ回路８３は、上記インバータ８２の出力と入力ノード３７を介して入力されるスタータ信号ＳＴＴとが入力される。
【００８３】
これにより、上記スタータ信号ＳＴＴが‘Ｈ’のとき、すなわちリセット前にはインバータ８２からの出力には関わらず、イネーブル信号ＥＮ’は‘Ｌ’となる。一方、上記スタータ信号ＳＴＴが‘Ｌ’のとき、すなわちリセット後には、インバータ８２の出力を反転したものが、イネーブル信号ＥＮ’として出力される。すなわち、負電圧生成イネーブル回路３２により出力されるイネーブル信号ＥＮがイネーブル信号ＥＮ’として出力される。
なお、図８に示す負電圧生成回路２を使用した冗長判定回路の動作は、図１に示した第１の実施形態による冗長判定回路と同じなので省略する。
【００８４】
以上説明したように、第２の実施形態では、第１の実施形態の負電圧生成回路２のスイッチ回路３６に代えて、１つのインバータ８２と１つのＮＯＲ回路８３とから構成されるゲート回路８１を用いて、発振回路・ポンピング回路３３にイネーブル信号ＥＮ’を出力する。これにより、発振回路・ポンピング回路３３の入力をクランプすることなく、第１の実施形態と同様の効果を得ることができる。
【００８５】
なお、上述した第１および第２の実施形態では、電源投入後に負電圧生成回路２がはじめて負電圧生成動作を開始するまでの負電圧Ｖｎｎの電位は接地電位Ｖｓｓとしているが、接地電位Ｖｓｓに限らず、負電圧Ｖｎｎの最終到達電位と接地電位Ｖｓｓとの間の電位でも良い。
【００８６】
なお、第１および第２の実施形態では、スタータ信号生成回路１から出力されるスタータ信号ＳＴＴは、電源電圧Ｖｉｉの電位が所定の電位Ｖｂに達する前（リセット前）が正で、電源電圧Ｖｉｉの電位が所定の電位Ｖｂに達した後（リセット後）に負となる信号を用いていたが、リセット前が負でリセット後に正になる信号をスタータ信号ＳＴＴとして使用するようにしても良い。この場合には、負電圧生成回路２およびスタータ信号レベルシフタ３に入力する前に、スタータ信号ＳＴＴをインバータにより相補信号にして使用すれば、第１および第２の実施形態と同様の動作を行う。
また、第１および第２の実施形態をメモリのワード線の冗長判定回路として使用する場合には、負電圧Ｖｎｎを上記メモリのワード線のリセット電位として使用するようにしても良い。
【００８７】
また、第１および第２の実施形態では、スイッチ回路３６またはゲート回路８１は、負電圧生成回路２内の負電圧生成イネーブル回路３２と発振回路・ポンピング回路３３との間に設けていたが、負電圧生成イネーブル回路３２と発振回路・ポンピング回路３３との間に限らず、図９に示す（Ａ）〜（Ｃ）の何れかの位置に図９（ｉ）のスイッチ回路３６または図９（ｉｉ）のゲート回路８１を設けることにより、同様の効果を得ることができる。
【００８８】
なお、図９において、３３−１は発振回路・ポンピング回路３３内の発振回路を示し、３３−２は発振回路・ポンピング回路３３内のポンピング回路を示す。また、負電圧判定回路３１が判定結果として、負電圧Ｖｎｎの電位が所定の電位まで下がっていないときに‘Ｌ’を出力し、所定の電位まで下がっているときに‘Ｈ’を出力する場合には、スイッチ回路３６またはゲート回路８１は図９（ｉｉｉ）に示すスイッチ回路３６または図９（ｉｖ）に示すゲート回路８１’を図９（Ａ）の位置に設けるようにすれば良い。
【００８９】
なお、図９（ｉｉｉ）において、９１はスタータ信号が‘Ｈ’であるとき（リセット前）に、負電圧生成イネーブル回路３２の入力がフローティングになることを防止するためのＰｃｈ−Ｔｒである。これにより、負電圧生成イネーブル回路３２の入力は電源電圧Ｖｉｉにクランプされる。また、図９（ｉｖ）において、９２はスタータ信号ＳＴＴの極性を反転するためのインバータ、９３はインバータ８２の出力とインバータ９２の出力とが入力されるＮＡＮＤ回路である。
【００９０】
【発明の効果】
以上説明したように、本発明によれば、ヒューズセットパルス信号に基づいてヒューズ情報をヒューズ情報ラッチ回路にラッチし、ヒューズ情報をヒューズ情報ラッチ回路がラッチした後、ロウレベルを負の電位にする。これにより、ロウレベルを負の電位にする場合に比べてレベルシフトする電位差が小さくなり、その後、レベルシフト回路およびヒューズ情報ラッチ回路のロウレベルが負の電位になるので、電源電圧が低くなったとしても、トランジスタのサイズを大きくすることなく、ロウレベルを容易にレベルシフトすることができる。
【００９１】
また、ラッチ回路が所定の情報をラッチした後に、電圧生成回路により生成された電圧が供給され、ロウレベルが最終到達電位になるので、入力信号にノイズがのったとしても、上記ノイズが伝わりにくくなり、ラッチ回路の所定の情報を外乱に対して強くすることができる。
【図面の簡単な説明】
【図１】第１の実施形態による半導体集積回路を適用した冗長判定回路の一構成例を示すブロック図である。
【図２】図１に示したスタータ信号生成回路１の回路構成例を示す図である。
【図３】図１に示した負電圧生成回路２の回路構成例を示す図である。
【図４】図１に示したスタータレベルシフタ３の回路構成例を示す図である。
【図５】図１に示したヒューズセットパルス生成回路４の回路構成例を示す図である。
【図６】図１に示したヒューズ情報ラッチ回路５の回路構成例を示す図である。
【図７】第１の実施形態による冗長判定回路の動作を説明するためのタイミングチャートである。
【図８】第２の実施形態による半導体集積回路を適用した冗長判定回路の負電圧生成回路２の回路構成例を示す図である。
【図９】図１に示した負電圧生成回路２の他の回路構成例を示す図である。
【図１０】従来の冗長判定回路の一構成例を示す図である。
【図１１】従来の負電圧生成回路の構成を示す図である。
【図１２】従来の冗長判定回路の動作を示すタイミングチャートである。
【符号の説明】
１  スタータ信号生成回路
２  負電圧生成回路
３  スタータ信号レベルシフタ
４  ヒューズセットパルス生成回路
５  ヒューズ情報ラッチ回路
６  出力ノード
ＳＴＴ  スタータ信号
ＳＴＴＢ  ヒューズスタータ信号
ＦＳＥＴＰ  ヒューズセットパルス信号
ＦＳＺ  出力信号
Ｖｎｎ  負電圧
【図１】
0004093705.tif 000002
【図２】
0004093705.tif 000003
【図３】
0004093705.tif 000004
【図４】
0004093705.tif 000005
【図５】
0004093705.tif 000006
【図６】
0004093705.tif 000007
【図７】
0004093705.tif 000008
【図８】
0004093705.tif 000009
【図９】
0004093705.tif 000010
【図１０】
0004093705.tif 000011
【図１１】
0004093705.tif 000012
【図１２】
0004093705.tif 000013