(57)【特許請求の範囲】
【請求項１】
光ディスクへの情報の記録を許可する記録許可判定装置であって、
前記光ディスクには、あらかじめアドレス情報が付与されており、
前記アドレス情報を取得するアドレス取得手段と、
記録に用いられる記録クロックの生成手段と、
記録を許可する記録許可手段とを包含し、
前記記録許可手段は、
記録したい位置より所定数前に付与されているアドレス情報のうち少なくとも１つが取得できた場合、かつ、前記記録クロックが前記ディスクのウォブルから得られるウォブル信号に位相ロックしている場合に、
記録を許可することを特徴とする記録許可判定装置。
【請求項２】
前記記録許可手段は、前記記録したい位置のアドレス情報が取得できない場合でも記録を許可する、
ことを特徴とする請求項１に記載の記録許可判定装置。
【請求項３】
光ディスクに情報の記録を行う情報記録装置であって、
前記光ディスクには、あらかじめアドレス情報が付与されており、
前記光ディスクから信号を読み取る信号読み取り手段と、
前記信号読み取り手段により読み取られた再生信号から前記アドレス情報を再生するアドレス再生手段と、
記録に用いられる記録クロックの生成手段と、
記録を許可する記録許可手段と、
前記記録許可手段の判定に基づき前記光ディスクへ情報を記録する記録手段とを包含し、前記記録許可手段は、
記録したい位置より所定数前に付与されているアドレス情報のうち少なくとも１つが再生できた場合、かつ、前記記録クロックが前記ディスクのウォブルから得られるウォブル信号に位相ロックしている場合に、
記録を許可することを特徴とする情報記録装置。
【請求項４】
前記記録許可手段は、前記記録したい位置のアドレス情報が再生できない場合でも記録を許可する、
ことを特徴とする請求項３に記載の情報記録装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は光ディスクへ情報を記録再生する光ディスク装置、及び該光ディスク装置において記録再生に必要なタイミング信号を生成するタイミング発生回路、及び光ディスクへの情報記録再生方法に関する。
【０００２】
【従来の技術】
近年、光ディスクは大容量の情報記録媒体として注目され、コンピュータの外部記憶装置や映像音声記録用として開発および商品化が進められている。一般に、光ディスクでは、ディスク面にスパイラル状のトラックを設け、レーザービームを前記トラックに沿って照射することにより情報の記録・再生を行うようになっている。また、前記トラックは更に情報データの記録・再生の最小単位となる複数のセクタに分割されている。
【０００３】
図１７は書換可能な光ディスクのセクタ構造の一例を示す模式図である。
セクタ１７０１の先頭にはヘッダ領域１７０２が設けられ、アドレス情報等を含む信号が予めピット（ディスク面の凹凸）によって記録されている。図示していないが、ヘッダ領域１７０２の先頭には、ＩＳＯにより規格化されている書換型光ディスク（ＩＳＯ／ＩＥＣ１００９０参照）のように、パターン一致検出によりセクタの頭出しが容易に行えるようにセクタマークと呼ばれる長いマークを用いたパターンが設けられているものもあるが、先頭に長いマークは設けずクロックの再生を高速にするためのＶＦＯ（Variable Frequency Oscillator）と呼ばれる所定周期の繰り返しパターンが設けられているものもある。一般に光ディスク装置ではまず、ヘッダ領域先頭のセクタマークパターンを検出したり、信号の有無をエンベロープにより検出したりして、セクタの頭出しを行い、ヘッダ領域のアドレス情報を読みだすことにより、必要なデータの位置を管理し、データの検索を高速かつ容易に出来るようになっている。
【０００４】
ヘッダ領域１７０２の後にはギャップ領域１７０３、データ記録領域１７０４、バッファ領域１７０５が順に続く。ギャップ領域１７０３にはデータの記録は行われず、例えばデータの記録再生に用いるレーザのパワー制御等に用いられる。データ記録領域１７０４は実際にユーザーデータを記録する領域であり、ユーザデータに誤り訂正符号等の冗長データを付加したディジタルデータが所定の変調則に則って変調され記録される。バッファ領域１７０５は光ディスクの回転変動等を吸収するために設けられ、信号の記録は行われない。
【０００５】
光ディスクのセクタ配置法として従来より、ＣＬＶ（Constant Linear Velocity）方式、ＣＡＶ（Constant Angular Velocity）方式、ＣＡＶ方式を改良したＺＣＡＶ（Zoned ＣＡＶ）方式、ＣＬＶ方式を改良したＺＣＬＶ（Zoned ＣＬＶ）方式が知られている。
【０００６】
ＣＬＶ方式では、トラック半径に反比例したディスク回転速度となるようにディスクモータを制御して、記録再生するトラックの線速がディスク上のどの半径位置においても一定になるようにしている。このため、記憶容量を大きくすることができ、しかも一定のクロックに同期させてデータを記録・再生することができるので、ディスク上の内外周に依らず記録・再生条件を略同じにすることができるという利点を有している。
【０００７】
ＣＡＶ方式では、ディスクモータの回転及び記録・再生の周波数が一定になるようにしている。このため、回転制御が容易であり、小型モータを使用できるという利点を有している。しかしその反面、全記憶容量が少なくなるという欠点も有している。
【０００８】
ＺＣＡＶ方式は、ＣＡＶ方式における回転制御が容易であるという利点を生かし、全記憶容量が少ないという欠点を改良した方式である。この方式では、ＣＡＶ方式のようにディスクの回転数は一定で、光ディスクを半径方向にゾーンと呼ばれる所定本数からなるトラック単位に分割し、ゾーン毎に記録・再生の周波数を内周から外周に向けて高くするように変化させる。これにより、ＣＬＶ方式に近い記憶容量を確保できる。
【０００９】
またＺＣＬＶ方式では、記録・再生の周波数は一定とし、ＺＣＡＶ方式と同様ゾーンに分割し、ゾーン毎にディスクの回転数を内周から外周に向けて低くなるように変化させる。これにより、ＣＬＶ方式に近い記憶容量を確保しつつ、ＣＬＶ方式よりもディスクモータの回転制御が簡易化されるという利点がある。
【００１０】
ところで、書換型光ディスクのフォーマットとして、トラックの中心に対して千鳥状に一定間隔のプリピットを配置し、このプリピットを再生することにより記録・再生を行うための基準クロックを得る方式（サンプルサーボ方式と呼ばれる）や、トラックの中心に対し、正弦波状に蛇行した溝部（ウォブルグルーブと呼ばれる）を形成し、再生されたウォブル信号により記録・再生のための基準クロックを得る方式が提案されている。ウォブルグルーブの蛇行周期は通常、記録データのチャネルビットの周期より十分長くとり、かつチャネルビット周期の整数倍とすることで、データの再生信号とウォブル信号との周波数分離性を良くし、基準クロックを容易に得られるようにしている。
【００１１】
ウォブルグルーブは、図１７に示したような予めピットによりアドレス情報が記録されたヘッダ領域を含むセクタ構造と組み合わせて用いることが可能である。ヘッダ領域にはアドレス情報をピットにより形成し、データ記録領域にはウォブルグルーブを形成して、溝部（グルーブ部）と溝間（ランド部と呼ぶ）の両方にユーザデータを記録できるようにしたランド／グルーブ記録方式が最近提案され、上述したＺＣＬＶ方式と合わせて最近の高密度書換型光ディスクの記録方式として採用されている。
【００１２】
【発明が解決しようとする課題】
上述したようなセクタ構造をもつ光ディスクにデータの記録・再生を行うため、一般に光ディスク装置では、ライトゲートやリードゲートなどのゲート信号を生成し、それらのゲート信号のタイミングを以って、データの記録及び再生の開始・終了を決めている。従来の装置では、上述した基準クロックをカウントするカウンタ回路を設け、そのカウント値により前記ゲート信号のタイミングを決めていた。
【００１３】
しかしながら上記に述べたようなＺＣＬＶ方式では、ゾーン毎にディスクの回転数を切り替えるため、ゾーン間に跨るような検索動作を行う場合、ディスクモータが正規の回転数に整定されるまで時間がかかる。このため、基準クロックを用いてタイミング生成を行うと、ディスクモータが基準クロックに応じた回転数に整定されるまで、データの記録・再生が開始できないという課題があった。
【００１４】
またＺＣＡＶ方式の光ディスクにおいても、上述したようにゾーン毎に記録・再生周波数が異なるため、装置の起動時もしくはゾーン間にまたがるような検索動作を行う際に、記録・再生の基準となるクロックの周波数を変える必要が生じる。
【００１５】
このことが、ＺＣＬＶ方式またはＺＣＡＶ方式の光ディスクの起動時間及び検索時間を遅くする原因となっていた。
【００１６】
本発明は上記課題に鑑みてなされ、ＺＣＬＶ方式またはＺＣＡＶ方式の光ディスクに対しても、起動時間及び検索時間を高速にし、かつアドレス情報の再生及びデータの記録・再生を精度良く行う光ディスク装置を提供するものである。
【００１７】
【課題を解決するための手段】
上述の課題を解決するために、本発明の記録許可判定装置は、光ディスクへの情報の記録を許可する記録許可判定装置であって、前記光ディスクには、あらかじめアドレス情報が付与されており、前記アドレス情報を取得するアドレス取得手段と、記録に用いられる記録クロックの生成手段と、記録を許可する記録許可手段とを包含し、前記記録許可手段は、記録したい位置より所定数前に付与されているアドレス情報のうち少なくとも１つが取得できた場合、かつ、前記記録クロックが前記ディスクのウォブルから得られるウォブル信号に位相ロックしている場合に、記録を許可することを特徴とする。
【００１８】
また、前記記録許可手段は、前記記録したい位置のアドレス情報が取得できない場合でも記録を許可することを特徴とする。
【００１９】
また、本発明の情報記録装置は、光ディスクに情報の記録を行う情報記録装置であって、前記光ディスクには、あらかじめアドレス情報が付与されており、前記光ディスクから信号を読み取る信号読み取り手段と、前記信号読み取り手段により読み取られた再生信号から前記アドレス情報を再生するアドレス再生手段と、記録に用いられる記録クロックの生成手段と、記録を許可する記録許可手段と、前記記録許可手段の判定に基づき前記光ディスクへ情報を記録する記録手段とを包含し、前記記録許可手段は、記録したい位置より所定数前に付与されているアドレス情報のうち少なくとも１つが再生できた場合、かつ、前記記録クロックが前記ディスクのウォブルから得られるウォブル信号に位相ロックしている場合に、記録を許可することを特徴とする。
【００２０】
また、前記記録許可手段は、前記記録したい位置のアドレス情報が再生できない場合でも記録を許可することを特徴とする。
【００３６】
【発明の実施の形態】
以下本発明の実施形態について、図面を参照しながら説明する。
【００３７】
図１は本発明に係る光ディスク装置の構成を示すブロック図である。図１において、ディスクモータ１０２は、光ディスク１０１を所定の回転数で回転させる。
【００３８】
光ヘッド１０３は、図示していないが半導体レーザ、光学系、光検出器等を内蔵し、半導体レーザより発光されたレーザ光が光学系により集光され、光ディスク１０１の記録面に光スポットを照射することによりデータの記録再生を行う。また記録面からの反射光は光学系により集光され光検出器で電流に変換され、さらに増幅器１０４で電圧変換及び増幅され、再生信号として出力される。
【００３９】
サーボ手段１０５は、ディスクモータ１０２の回転制御、光ヘッド１０３を光ディスク１０１の半径方向に移動させる移送制御、記録面に光スポットの焦点を合わせるためのフォーカス制御、トラックの中心に光スポットをトラッキングさせるためのトラッキング制御を行う。なお、フォーカス制御及びトラッキング制御には、増幅器１０４の出力である再生信号のうち、フォーカス誤差信号（光ディスク１０１の記録面からの光スポットのずれを示す電気信号）及びトラッキング誤差信号（光ディスク１０１の所定トラックからの光スポットのずれを示す電気信号）を用いる。
【００４０】
再生信号処理手段１０６は、再生信号より光ディスク１０１に記録された信号成分を取り出し、取り出した信号を２値化し、２値化データと基準クロックから、内蔵のＰＬＬ（Phase Locked Loopの略：位相同期ループ）によりリードクロックとリードクロックに同期したリードデータを生成する。
【００４１】
レーザ駆動手段１０８は、アドレス及びデータの再生時には再生用のパワーで、記録時には記録用のパワーで、光ヘッド１０３に内蔵される半導体レーザが発光するようにレーザ駆動信号を発生する。
【００４２】
フォーマットエンコーダ／デコーダ１０７は、再生信号処理手段１０６より出力されたリードクロックとリードデータより、光ディスク１０１のヘッダ領域に記録されたアドレス情報を再生し、再生されたアドレス位置を基準として光ディスク１０１のセクタに同期したタイミングで記録再生に必要となる各タイミング信号を発生供給するタイミング生成手段１１１が内蔵されている。たとえば、タイミング生成手段１１１は、再生信号処理手段１０６へアドレスまたはデータの２値化・ＰＬＬ処理に必要なリードゲート等のタイミング信号を出力する。レーザ駆動手段１０８へは記録時に、記録用のパワーの発光を許可するライトゲート等のタイミング信号を出力する。
【００４３】
また、フォーマットエンコーダ／デコーダ１０７は、記録時には、ホストインタフェース１０９を通じて装置外部から供給されるユーザデータに誤り訂正符号等の冗長データを付加し、所定のフォーマットに従い変調したビット系列を記録データとしてレーザ駆動手段１０８へ出力する。また再生時には、再生信号処理手段１０６より出力されたリードクロックとリードデータより、光ディスク１０１のヘッダ領域に記録されたアドレス情報を再生し、データ領域に記録されたデータの復調・誤り訂正処理を行い、訂正後のデータをホストインタフェース１０９を通じて装置外部へ送信する。
【００４４】
システム制御手段１１０は、ホストインタフェース１０９を通じて装置外部から供給されるコマンド（命令）を解釈して、光ディスク１０１の所定のセクタに対して、データの記録・再生がなされるように、サーボ手段１０５、再生信号処理手段１０６、フォーマットエンコーダ／デコーダ１０７、レーザ駆動手段１０８、及びホストインタフェース１０９の動作を制御する。
【００４５】
以下に本発明の特徴となるタイミング生成手段１１１の構成について、複数の実施例を用いて説明する。
【００４６】
（第１の実施例）
再生信号からＰＬＬにより生成したリードクロックをカウントするカウンタ回路と、記録再生の基準となる基準クロックをカウントするカウンタ回路の両方を用いてタイミング生成を行う構成。
【００４７】
（第２の実施例）
再生信号からＰＬＬにより生成したリードクロックと、記録再生の基準となる基準クロックを時分割に切り換えて１つのカウンタ回路を動作させ、そのカウンタ回路を用いてタイミング生成を行う構成。
【００４８】
（第３の実施例）
再生信号からＰＬＬにより生成したリードクロックをカウントするカウンタ回路と、ウォブルグルーブから再生されたウォブルクロックをカウントするカウンタ回路の両方を用いてタイミング生成を行う構成。
【００４９】
（第４の実施例）
再生信号のエンベロープ検出結果と、再生信号からＰＬＬにより生成したリードクロックをカウントするカウンタ回路と、記録再生の基準となる基準クロックをカウントするカウンタ回路とを用いてタイミング生成を行う構成。
【００５０】
（第５の実施例）
再生信号からＰＬＬにより生成したリードクロックと、記録再生の基準となる基準クロックを時分割に切り換えて１つのカウンタ回路を動作させ、そのカウンタ回路と再生信号のエンベロープ検出結果の両方を用いてタイミング生成を行う構成。
【００５１】
（第６の実施例）
再生信号のエンベロープ検出結果と、再生信号からＰＬＬにより生成したリードクロックをカウントするカウンタ回路と、ウォブルグルーブから再生されたウォブルクロックをカウントするカウンタ回路とを用いてタイミング生成を行う構成。
【００５２】
（第７の実施例）
再生信号のエンベロープ検出結果と、再生信号からＰＬＬにより生成したリードクロックをカウントするカウンタ回路と、ウォブルグルーブから再生されたウォブルクロックと基準クロックを時分割に切り換えてカウントするカウンタ回路とを用いてタイミング生成を行う構成。
【００５３】
図２は第１の実施例におけるタイミング生成手段１１１とその周辺の一構成例を示すブロック図である。図２において、再生信号２値化回路２０１は光ディスクからの再生信号を２値化する。ＰＬＬ回路２０２は、再生信号２値化回路２０１により２値化された再生信号と、基準クロック発生回路２０３より供給される基準クロックとの位相同期をとり、再生信号に同期したリードクロック２０８と、リードクロック２０８により同期化された再生データであるリードデータ２０９を出力する。
【００５４】
基準クロック発生回路２０３は、水晶発振器、周波数シンセサイザ等（図示せず）により構成され、前記基準クロックを発生供給する。なお、ここで基準クロックとは、１クロックの周期が、予め定められた回転数（または線速度）で光ディスクを回転させた時に、１チャネルビットの時間となるクロックである。例えば、ＣＡＶ方式、ＣＬＶ方式、ＺＣＬＶ方式の光ディスクを記録・再生する場合、ディスク上のどの半径位置においても定められた１チャネルビットの周期は一定であるため、水晶発振器の出力をそのまま用いることが出来る。また、ＺＣＡＶ方式の光ディスクを記録・再生する場合、ゾーン毎に定められた１チャネルビットの周期は異なる。従って、水晶発振器の出力を周波数シンセサイザ等により、ゾーン毎に異なる所定の比率に逓倍し、これを基準クロックとして出力する。前記基準クロックは、フォーマットエンコーダ／デコーダ１０７（図１）において記録データの生成に用いられる。すなわち、前記記録データは前記基準クロックに同期した形式で出力される。また前記基準クロックは、サーボ手段１０５においてディスクモータ１０２の回転制御の時間計測に用いても良い。
【００５５】
アドレス再生回路２０４は、リードクロック２０８とリードデータ２０９を用いてアドレスの検出・再生を行い、システム制御手段１１０に対してアドレス情報を出力するとともに、各セクタにおいてアドレスエラーが所定の基準以下である時、アドレスが検出されたタイミングを示すアドレス検出信号を出力する。アドレス検出信号は、例えばアドレス情報がエラーなく得られた時にパルス状に出力され、セクタ同期をとるための基準となる。
【００５６】
第１のセクタカウンタ２０５は、ＰＬＬ回路２０２により出力されるリードクロックを用いて１セクタの長さを計数する回路である。例えば１セクタの長さを２６９７バイト、１バイト＝１６チャネルビットとすると、第１のセクタカウンタ２０５は０から４３１５１（＝２６９７×１６−１）までを計数して再び０に戻るような１６ビットのループカウンタにより構成することが出来る。さらに、前記アドレス検出信号のタイミングでカウント値を所定の値にプリセットする事により、セクタ毎のアドレス位置を基準としたビット位置またはバイト位置をカウント出力により表現できる。
【００５７】
第２のセクタカウンタ２０６は、基準クロック発生回路により出力される基準クロックを用いて１セクタの長さを計数する回路である。第２のセクタカウンタ２０６は第１のセクタカウンタ２０５と同様にループカウンタにより構成することが出来る。また同様に、前記アドレス検出信号のタイミングでカウント値を所定の値にプリセットする事により、セクタ毎のアドレス位置を基準としたビット位置またはバイト位置をカウント出力により表現できる。
【００５８】
ゲート信号生成回路２０７は、第１のセクタカウンタ２０５のカウント出力及び第２のセクタカウンタ２０６のカウント出力を用いて、周辺ブロックの動作を制御するための各種ゲート信号を生成する。
【００５９】
ここで、第１のセクタカウンタ２０５のカウント出力と第２のセクタカウンタ２０６のカウント出力の各々に対する実際のセクタ位置との精度について考察する。前述のように、第１のセクタカウンタ２０５のカウント出力はリードクロックによる計数結果であるため、その精度はリードクロックの精度に依存する。
【００６０】
書換型光ディスクの場合、通常セクタ内にはデータを記録していない領域（図１７の例で述べれば、ギャップ領域１７０３、バッファ領域１７０５、未記録セクタのデータ記録領域１７０４など）が存在する。リードクロックは前述したように２値化された再生信号を用いて位相同期をとることで得られるため、データのない領域を再生しているときには原理的に位相同期をとることが出来ない。データのない領域の通過期間中、ＰＬＬ回路２０２の動作は通常、前記基準クロックに位相ロックさせるか、もしくはデータのない領域に至る直前の周波数を保持するように動作させる。このためデータのない領域を通過している間の線速度変化等に追従できないため、リードクロックの周波数に多少の誤差が生じる。
【００６１】
また、リードクロックの精度は再生信号の品質にも依存する。ディスクの欠陥等による再生信号の劣化により、リードクロックのジッタが増大したり、ＰＬＬ回路２０２の位相同期が不能となったりする恐れもある。
【００６２】
以上により、第１のセクタカウンタ２０５のカウント出力は、リードクロックの精度が悪化した場合にはセクタ上の位置を精度良く表現することが出来なくなる。
【００６３】
これに対し、第２のセクタカウンタ２０６のカウント出力は前記基準クロックによる計数結果であるため、絶対時間に対する誤差は水晶発振器及び周波数シンセサイザの精度の範囲内であるため、実際上無視できるようなごく小さい値である。また、再生信号の品質には依存しないため、ディスクの欠陥等によりカウント出力が影響を受けることがない。
【００６４】
しかしながら、ＣＬＶ方式、ＺＣＬＶ方式のようにディスクの半径位置により回転数を変化させるような方式では、アドレスの検索動作に伴い、光ヘッド１０３がディスクの半径方向に移動中もしくは移動直後、ディスクの回転数が基準から外れてしまう。このため、第２のセクタカウンタ２０６のカウント出力は実際のセクタ上の位置とは異なる結果を示してしまう。また、ＺＣＡＶ方式のようにゾーン毎に基準クロックの周波数が異なる場合にも、装置の起動時やゾーン間を横断するようなアドレスの検索動作に伴い、ゾーンと基準クロック周波数の関係がずれてしまうことがある。この場合にも、第２のセクタカウンタ２０６のカウント出力は実際のセクタ上の位置とは異なる結果を示してしまう。
【００６５】
上記したような、リードクロックを用いた第１のセクタカウンタ２０５のカウント出力と、基準クロックを用いた第２のカウント回路２０６のカウント出力の、各々に対する実際のセクタ位置との関係を考慮し、常にセクタ位置を精度良く示す事の出来る回路構成を以下に示す。
【００６６】
図８は、図２におけるゲート信号生成回路２０７の内部構成の一例を示すブロック図である。本例では、図１における再生信号処理手段１０６の２値化もしくはＰＬＬの動作を制御するためのリードゲートを出力する。図８において、第１のデコード回路８０１は第１のセクタカウンタ２０５のカウント出力をデコードし、例えばカウント出力がある所定値の範囲内にある時はＨレベルとなるようなディジタル信号を出力する。また同様に、第２のデコード回路８０２は第２のセクタカウンタ２０６のカウント出力をデコードしたディジタル信号を出力する。
【００６７】
選択制御手段８０３は、第１のデコード回路８０１の出力と第２のデコード回路８０２の出力を選択し、選択した信号をリードゲートとして出力する。選択はサーボ手段１０５（図１参照）より出力されるディスク回転状態信号を用いて行われる。ディスク回転状態信号はディスクモータ１０２の回転状態を示すディジタル信号であり、光ディスク１０１が規定の回転数で回転しているときにＨレベルとなる。規定の回転数であるかどうかの判別は、例えばサーボ手段１０５がディスクモータから出力されるＦＧパルスの周期を測定し、測定された周期が規定の範囲内であるかどうかを判別することにより行われる。選択制御手段８０３は、ディスク回転状態信号がＬレベルである時に第１のセクタカウンタ８０１の出力を選択し、Ｈレベルである時に第２のセクタカウンタ８０２の出力を選択するようになっている。
【００６８】
以上の構成により、リードゲートは、規定の回転数でないとき（ディスク回転状態信号がＬレベルの時）にはリードクロックを基準としたタイミングとなる。従って、リードクロックの周波数が再生されたデータに略一致している限りは、ディスクの回転数がずれていてもタイミング精度の良いゲート信号を出力することができる。また、リードゲートは、規定の回転数であるとき（ディスク回転状態信号がＨレベルの時）には基準クロックを基準としたタイミングとなる。従って、ディスクの回転数が合っているときには信号の品質に影響されることなく、タイミング精度の良いゲート信号を出力することができる。
【００６９】
図３は第２の実施例におけるタイミング生成手段１１１とその周辺の一構成例を示すブロック図である。図３において、再生信号２値化回路２０１、ＰＬＬ回路２０２、基準クロック発生回路２０３、及びアドレス再生回路２０４は、前述した図２における各々と同等の機能を有するブロックであり、その説明は省略する。
【００７０】
クロック選択回路３０１は、ＰＬＬ回路２０２により出力されたリードクロックと、基準クロック発生回路２０３により出力により出力された基準クロックのどちらかを選択し、セクタカウンタ３０２へ出力する。選択はサーボ手段１０５（図１参照）より出力される前記ディスク回転状態信号を用いて行われる。即ち、ディスク回転状態信号がＬレベルの時はリードクロックを選択し、Ｈレベルの時は基準クロックを選択する。
【００７１】
セクタカウンタ３０２は、クロック選択回路３０１による選択後のクロックを用いて１セクタの長さを計数する回路である。図２で説明したのと同様に、例えば１セクタの長さを２６９７バイト、１バイト＝１６チャネルビットとすると、セクタカウンタ３０２は０から４３１５１（＝２６９７×１６−１）までを計数して再び０に戻るような１６ビットのループカウンタにより構成することが出来る。さらに、アドレス再生回路２０４によるアドレス検出のタイミングであるアドレス検出信号を用いてカウント値を所定の値にプリセットする事により、セクタ毎のアドレス位置を基準としたビット位置またはバイト位置をカウント出力により表現できる。
【００７２】
ゲート信号生成回路３０３は、セクタカウンタ３０２のカウント出力を用いて周辺ブロックの動作を制御するための各種ゲート信号を生成する。
【００７３】
以上の構成により、各種ゲート信号は、規定の回転数でないとき（ディスク回転状態信号がＬレベルの時）にはリードクロックを基準としたタイミングとなる。従って、リードクロックの周波数が再生されたデータに略一致している限りは、ディスクの回転数がずれていてもタイミング精度の良いゲート信号を出力することができる。また、各種ゲート信号は、規定の回転数であるとき（ディスク回転状態信号がＨレベルの時）には基準クロックを基準としたタイミングとなる。従って、ディスクの回転数が合っているときには信号の品質に影響されることなく、タイミング精度の良いゲート信号を出力することができる。
【００７４】
また、図３に示した構成によると、クロック選択回路３０１によりリードクロックと基準クロックを選択１本化されるため、ゲート信号の生成に要するセクタカウンタは１系統で済む。従って、図２に示した構成に比べて回路規模を縮小出来る。
【００７５】
一方、図２に示した構成によると、ゲート信号生成回路２０７には、リードクロック同期のカウンタ出力と基準クロック同期のカウンタ出力が両方入力されるため、図８に示したように両方のカウンタ出力を用いて１本のゲート信号を生成するだけでなく、あるゲート信号についてはリードクロック同期のカウンタ出力のみを用いて生成したり、別のゲート信号については基準クロック同期のカウント出力のみを用いて生成することが可能である。従って、図３に示した構成に比べてゲート信号の発生に対する汎用性を高めることが出来る。
【００７６】
図４は第３の実施例におけるタイミング生成手段１１１とその周辺の一構成例を示すブロック図であり、特に従来の技術で述べたようなウォブルグルーブを形成した光ディスクに対して記録・再生を行う装置に適用して好適なタイミング生成手段の構成を提案するものである。図４において、再生信号２値化回路２０１、ＰＬＬ回路２０２、基準クロック発生回路２０３、及びアドレス再生回路２０４は、前述した図２における各々と同等の機能を有するブロックであり、その説明は省略する。
【００７７】
ウォブルクロック再生回路４０１は、図示していないが、光ディスクからの再生信号よりウォブル信号成分を抽出するフィルタ回路と、抽出された正弦波状のウォブル信号を２値化する２値化回路と、２値化された信号と位相同期をとりウォブル信号に同期したウォブルクロックを得るＰＬＬ等により構成される。
【００７８】
第１のセクタカウンタ４０２は、ＰＬＬ回路２０２により出力されるリードクロックを用いて１セクタの長さを計数する回路である。例えば１セクタの長さを２６９７バイト、１バイト＝１６チャネルビットとすると、第１のセクタカウンタ４０２は０から４３１５１（＝２６９７×１６−１）までを計数して再び０に戻るような１６ビットのループカウンタにより構成することが出来る。さらに、前記アドレス再生回路２０４による前記アドレス検出信号のタイミングでカウント値を所定の値にプリセットする事により、セクタ毎のアドレス位置を基準としたビット位置またはバイト位置をカウント出力により表現できる。
【００７９】
第２のセクタカウンタ４０３は、ウォブルクロック再生回路４０１により出力されるウォブルクロックを用いて１セクタの長さを計数する回路である。第２のセクタカウンタ４０３は第１のセクタカウンタ４０２と同様にループカウンタにより構成することが出来る。また同様に、前記アドレス検出信号のタイミングでカウント値を所定の値にプリセットする事により、セクタ毎のアドレス位置を基準としたビット位置またはバイト位置をカウント出力により表現できる。
【００８０】
ゲート信号生成回路４０４は、第１のセクタカウンタ４０２のカウント出力及び第２のセクタカウンタ４０３のカウント出力を用いて、周辺ブロックの動作を制御するための各種ゲート信号を生成する。
【００８１】
ここで、ウォブルクロック再生回路４０１内蔵のＰＬＬにより再生されるウォブルクロックの精度について簡単に考察する。
【００８２】
従来の技術にて述べたように、ウォブル信号の周期は通常、ヘッダ領域やデータ記録領域に記録されたアドレス情報や記録データの周期に比べて十分長い。従って、ウォブルクロックＰＬＬの引き込み速度は、リードクロックを再生する前記ＰＬＬ回路２０２の引き込み速度に比べ、十分遅い。これは、ＰＬＬが対象となる信号の変化点（エッジ）の情報を用いて、クロックの位相同期をとるためである。つまり、ウォブル信号の周期が、記録データ周期の１００倍であるとすると、単純に比較してウォブルクロックの引き込みに要する時間は、リードクロックの引き込みに要する時間の約１００倍かかる結果となる。逆に、ディスク上のキズ等の欠陥に対するＰＬＬの安定性の面では、ウォブルクロックの方が優れる。これは、同じ長さの欠陥により損なわれるエッジの情報が、ウォブル信号の周期が長い分相対的に少ないので、ＰＬＬに与える影響が少なくなるためである。
【００８３】
図９は、図４におけるゲート信号生成回路４０４の内部構成の一例を示すブロック図である。本例では、図１における再生信号処理手段１０６の２値化もしくはＰＬＬの動作を制御するためのリードゲートを出力する。図９において、第１のデコード回路９０１は第１のセクタカウンタ４０２のカウント出力をデコードし、例えばカウント出力がある所定値の範囲内にある時はＨレベルとなるようなディジタル信号を出力する。また同様に、第２のデコード回路９０２は第２のセクタカウンタ４０３のカウント出力をデコードしたディジタル信号を出力する。
【００８４】
選択制御手段９０３は、第１のデコード回路９０１の出力と第２のデコード回路９０２の出力を選択し、選択した信号をリードゲートとして出力する。選択はウォブルクロック再生回路４０１（図４参照）より出力されるウォブルクロック状態信号を用いて行われる。ウォブルクロック状態信号は、前述したウォブルクロック再生回路４０１に内蔵されたＰＬＬ回路の位相同期状態を示すディジタル信号であり、前記ＰＬＬ回路において、ウォブルクロックがウォブルの２値化信号に位相ロックしているときにＨレベルとなる。選択制御手段９０３は、ウォブルクロック状態信号がＬレベルである時に第１のセクタカウンタ９０１の出力を選択し、Ｈレベルである時に第２のセクタカウンタ９０２の出力を選択するようになっている。
【００８５】
以上の構成により、リードゲートは、ウォブルクロックがディスク上のウォブル信号に位相ロックしている時には、ウォブルクロックを基準としたタイミングとなる。従って、ディスク上に多少の欠陥があっても、ウォブルクロックの周波数が安定であるため、タイミング精度の良いゲート信号を出力することができる。
【００８６】
また、リードゲートは、ウォブルクロックが位相ロックしていない時には、リードクロックを基準としたタイミングとなる。従って、ディスクの内周から外周、また外周から内周へのアドレスの検索途中など、ウォブルクロックのＰＬＬ引き込みに時間がかかるときにも、リードクロックの周波数が再生されたデータに略一致している限りは、ディスクの回転数がずれていてもタイミング精度の良いゲート信号を出力することができる。
【００８７】
従って、常にウォブルクロックを基準にタイミングを発生する場合に比べて、より迅速にタイミング精度の良いゲート信号を出力できる。
【００８８】
なお、本実施例では、ウォブルグルーブを形成した光ディスクに対して、データの記録・再生を行う際に必要なゲート信号のタイミングをウォブルクロックを用いて生成する構成例について述べたが、本方法は、従来の技術にて述べたサンプルサーボ方式にも適用可能である。すなわち、ディスク上に形成されたクロックピットからクロックを再生するブロックを図４におけるウォブルクロック再生回路４０１と置き換えることで同様の機能・効果を実現する。
【００８９】
図５は第４の実施例におけるタイミング生成手段１１１とその周辺の別の構成例を示すブロック図である。
【００９０】
図５の構成は、図２の構成に加え、新たに再生信号のエンベロープを検出するエンベロープ検出回路５０１を設け、エンベロープ検出回路５０１により出力されるエンベロープ検出出力をタイミング信号の生成に積極的に利用しようとするものである。
【００９１】
なお、図５において、再生信号２値化回路２０１、ＰＬＬ回路２０２、基準クロック発生回路２０３、アドレス再生回路２０４、第１のセクタカウンタ２０５、及び第２のセクタカウンタ２０６は、前述した図２における各々と同等の機能を有するブロックであり、その説明は省略する。
【００９２】
上述のエンベロープ検出回路５０１は、例えば包絡線検波回路により構成され、再生信号のＲＦ振幅がある一定以上であるときにＨレベルとなるようなエンベロープ検出出力をゲート信号生成回路５０２に出力する。
【００９３】
ゲート信号生成回路５０２は、前記エンベロープ検出出力と、第１のセクタカウンタ２０５のカウント出力（リードクロック同期）、第２のセクタカウンタ２０６のカウント出力（基準クロック同期）を用いて、周辺ブロックの動作を制御するための各種ゲート信号を生成する。
【００９４】
セクタ同期状態監視手段５０３は、アドレス再生回路２０４によるアドレス検出信号を用いて、現在のセクタにおけるセクタ同期状態を監視し、セクタ同期状態信号をゲート信号生成回路５０２へ出力する。ここでセクタ同期状態とは、現在及びその直前の所定数セクタにおけるアドレスエラーの状態を示し、例えば以下に説明する４つの状態を持つ。
【００９５】
（１）正常セクタ同期状態
正常セクタ同期状態は、現在セクタにおいてアドレス検出信号が出力された状態を示す。この状態では、現在セクタのアドレス検出信号により第１のセクタカウンタ２０５及び第２のセクタカウンタ２０６はプリセットされているため、各々のカウント出力は現在セクタのアドレス位置を基準としたビット位置またはバイト位置を精度良く表現できている状態と言える。
【００９６】
（２）セクタ同期補間状態
セクタ同期補間状態は、現在セクタにおいてアドレス検出信号は出力されなかったが、直前の所定数セクタ以内に少なくとも１回アドレス検出信号が出力された状態を示す。この状態では、第１のセクタカウンタ２０５及び第２のセクタカウンタ２０６は、直前の所定数セクタ以内のあるセクタでプリセットされたものの現在セクタではプリセットされないために、各々のカウント出力は現在セクタのアドレス位置を基準としたビット位置またはバイト位置からずれてきている可能性がある。但し、ディスクの回転数が規定の回転数である時は、基準クロック同期である第２のカウント出力と、ディスク上のビット位置またはバイト位置との誤差はそれほど大きくないと言える。しかしながら、少なくとも規定のディスク回転数からの回転誤差と、ディスクの偏芯等による線速度の変動分の誤差は生じる。
【００９７】
（３）セクタ同期引き込み状態
セクタ同期引き込み状態は、現在セクタ及び直前の所定数セクタ以上連続して、アドレス検出信号が出力されなかった状態を示す。この状態では、第１のセクタカウンタ２０５及び第２のセクタカウンタ２０６は、直前の所定数以上のセクタ通過中、アドレス検出信号によりプリセットされていないため、各々のカウント出力は現在セクタのアドレス位置を基準としたビット位置またはバイト位置からかなりずれている可能性がある。
【００９８】
（４）セクタ同期停止状態
セクタ同期停止状態は、アドレス再生回路２０４がアドレス再生動作を停止している状態を示す。装置の電源がｏｎされてから（又はハードウェアリセットが入ってから）アドレスの再生動作に入るまで、ユーザのディスク交換要求等に伴い、ディスクの記録再生及びディスクの回転を停止している状態においては、少なくともセクタ同期停止状態に入る。
【００９９】
上記４つの状態は、前記セクタ同期状態監視手段５０３が出力するセクタ同期状態信号により区別され、周辺の各ブロックはセクタ同期状態信号を用いて現在のセクタ同期状態を識別できる。セクタ同期状態監視手段５０３は、４状態のステートマシンにより構成され、セクタ同期状態信号は、例えば２ビットのディジタル信号により表現される。なお、ステートマシンはフリップフロップ等を用いたディジタル回路により構成しても良いし、システム制御手段１１０またはフォーマットエンコーダ／デコーダ１０７内蔵のマイクロコードプログラムにより、ソフトウェア的に構成しても良い。
【０１００】
図１２は、本実施例におけるセクタ同期状態の遷移を説明する状態遷移図である。本図を用いて、上述の４つの状態間の遷移を説明する。
【０１０１】
装置の電源がｏｎされると、まずセクタ同期停止状態に遷移する。セクタ同期停止状態にある時、セクタ同期状態監視手段５０３は、セクタ同期状態信号"11"を出力する。セクタ同期停止状態においては、アドレス再生動作を開始するまで（言い換えると、システム制御手段１１０がフォーマットエンコーダ／デコーダ１０７にアドレスの再生開始を指示するまで）はこの状態を保持する。
【０１０２】
アドレスの再生動作を開始すると、セクタ同期引き込み状態に遷移する。セクタ同期引き込み状態にある時、セクタ同期状態監視手段５０３は、セクタ同期状態信号"00"を出力する。タイミング生成手段１１１内蔵のゲート信号生成回路５０２は、再生信号処理手段１０６内蔵の再生信号２値化回路２０１及びＰＬＬ回路２０２に対し、アドレスを再生するためのリードゲートを出力する。アドレス再生回路２０４は、ＰＬＬ回路２０２により出力されるリードデータ及びリードクロックを用いてアドレスの検出・再生を行い、アドレス検出信号を出力する。なお、セクタ同期引き込み状態では、データの記録・再生は行われない。
【０１０３】
あるセクタにおいて所定のエラーレベル以下でアドレス情報が得られ、アドレス検出信号が出力されると、正常セクタ同期状態に遷移する。正常セクタ同期状態にある時、セクタ同期状態監視手段５０３は、セクタ同期状態信号"01"を出力する。本状態は、データの記録・再生が可能な状態である。アドレスの再生を行うため、さらに必要に応じてデータの再生を行うために、タイミング生成手段１１１内蔵のゲート信号生成回路５０２は、再生信号処理手段１０６内蔵の再生信号２値化回路２０１及びＰＬＬ回路２０２に対し、リードゲートを出力する。また、ゲート信号生成回路５０２は、必要に応じてデータの記録を行うために、レーザ駆動手段１０８に対しライトゲートを出力する。本状態において、光ヘッドが正常にトラッキングしていて、かつアドレス検出信号が出力されている間は、本状態を保持する。
【０１０４】
正常セクタ同期状態にある時、検索に伴いトラッキングをオフしたり、光ヘッドが現在のトラックからトラック外れを起こすと、セクタ同期引き込み状態に遷移する。なぜなら、トラッキングオフ状態では、データの記録・再生を行えないし、再びトラッキングをオンした時、速やかにアドレス再生を行う必要があるためである。
【０１０５】
また、正常セクタ同期状態にある時、あるセクタでアドレス検出に失敗、またはアドレス情報に所定のレベル以上のエラーが検出されると、セクタ同期補間状態に遷移する。セクタ同期補間状態にある時、セクタ同期状態監視手段５０３は、セクタ同期状態信号"10"を出力する。本状態にある時、トラッキングをオフしたり、さらに所定セクタ数連続してアドレスエラーの状態が継続すると、前記セクタ同期引き込み状態に遷移する。所定セクタの数は本状態において発生するゲート信号のセクタ位置に対する誤差を考慮してあらかじめ設定しておく。つまり、アドレスが連続して検出されない状態で１セクタ当たりに発生する、第１のカウンタ２０５のカウント出力及び第２のカウンタ２０６のカウント出力と、セクタ上におけるビット位置またはバイト位置との誤差をｅ１とする。あるゲート信号に対して許容される誤差をｅ２とする。このとき所定セクタ数をｎとすると、ｅ１×ｎ＜ｅ２となるようにｎを設定すると、ｎセクタ間セクタ同期補間状態が継続しても、あるゲート信号のタイミング誤差は許容範囲内となる。このため本状態は、セクタ同期の補間を行うことによりデータの記録・再生が可能となる。
【０１０６】
但し、セクタ同期補間状態にあるセクタは、アドレス情報にエラーがあるため、データの記録に関しては、慎重に扱う必要がある。つまり、アドレス情報にエラーがあると、データ再生の信頼性が取れない場合があるため、特にコンピュータの外部記憶装置として使用する場合は、速やかに交替処理（当該セクタを欠陥セクタとして登録し、エラーの無い別のセクタにデータを記録する処理）を行う方が望ましい。
【０１０７】
一方、データの再生に関しては、セクタ同期補間状態にあっても、データ記録領域に記録されたユーザデータを再生する必要があるため、本モードが活かされる。つまり、アドレス情報にエラーがあっても、ゲート信号のタイミング誤差がある一定以内である限りは、安定にデータの再生を行うことが可能である。
【０１０８】
図１０は、本実施例におけるゲート信号生成回路５０２の内部構成の一例を示すブロック図である。本例では図１における再生信号処理手段１０６の２値化もしくはＰＬＬの動作を制御するためのリードゲートを出力する。図１０において、第１のデコード回路８０１及び第２のデコード回路８０２は、前述した図８における各々と同等の機能を有するブロックであり、その説明は省略する。
【０１０９】
遅延回路１００１は、エンベロープ検出回路５０１よりのエンベロープ検出出力を所定時間遅延させる。遅延回路１００１は、前記エンベロープ検出出力をシフトレジスタもしくはカウンタ等ディジタル回路により所定クロック数分遅延させる構成にしても良いし、アナログ遅延素子を用いてアナログ的に所定時間遅延させる構成にしても良い。
【０１１０】
ＡＮＤ回路１００２は、エンベロープ検出出力と前記遅延回路１００１の遅延出力の論理積をとり出力する。
【０１１１】
選択制御手段１００３は、セクタ同期状態監視手段５０３よりのセクタ同期状態信号と、サーボ手段１０５よりのディスク回転状態信号を用い、前記ＡＮＤ回路１００２、前記第１のデコード回路８０１、及び前記第２のデコード回路８０２の各出力を時分割に選択して、リードゲートを出力する。
【０１１２】
図１３は本実施例における前記選択制御手段１００３の動作を説明するためのタイミング図である。
【０１１３】
図１３（ａ）では、トラッキングｏｎからアドレス情報が読めて、セクタ同期が正常に保持できるまで、リードゲート生成の様子をタイミング波形として示す。なお時間は左から右に流れるとし、図中に示す連続した６セクタのうち最初のセクタ（一番左）において、セクタ同期引き込み状態にあったとして、以下に各タイミング波形を参照しながら、動作説明をする。
【０１１４】
なお、図１３（ｂ）はヘッダ領域１３０２におけるリードゲートの理想的なタイミングを示す。その立ち上がり位置（ＬレベルからＨレベルへの変化点）はヘッダ領域１３０２の先頭から所定バイト数分遅れた位置となる。所定バイト数は、ヘッダ領域１３０２の先頭にセクタマークが記録されている場合には、少なくともセクタマーク長さに相当するバイト数、セクタマークがなくＶＦＯパターンから始まっている場合には、再生信号２値化回路２０１がＶＦＯパターンに２値化スライスレベルを確実に追従できるまでの時間に相当するバイト数とする。
【０１１５】
一番上の段はディスク上の連続した６セクタ（左端から順に１３０１ａ，１３０１ｂ，１３０１ｃ，１３０１ｄ，１３０１ｅ，１３０１ｆと符号を付する）を示し、斜線入りの長方形はヘッダ領域１３０２、無地の長方形はデータ記録領域１３０３を示す。図に示す連続した６セクタの各ヘッダ領域１３０２の下に表示している○または×は、各々のヘッダ領域１３０２のアドレス情報がエラー無く得られたかどうかを示し、○の時はエラー無く得られたことを示している。
【０１１６】
エンベロープ検出出力は、図１０における遅延回路１００１及びＡＮＤ回路１００２の入力波形を示しており、各セクタ１３０１ａ〜１３０１ｆまでの各ヘッダ領域１３０２でＨレベルとなっている。但し，セクタ１３０１ｅはヘッダ領域１３０２の欠陥の為に，エンベロープ検出出力がヘッダ領域１３０２の一部でＬレベルのままになっている。
【０１１７】
ＡＮＤ回路出力は、図１０におけるＡＮＤ回路１００２の出力波形を示している。ＡＮＤ回路出力の立ち上がり位置（ＬレベルからＨレベルへの変化点）は、前記エンベロープ検出出力の立ち上がり位置に比べ所定時間遅延され、その分Ｈ区間が短くなっている。遅延する所定時間は図１３ｂにて説明した所定バイトに相当する時間となっている。但し、セクタ１３０１ｅではヘッダ領域１３０２の欠陥のため、ＡＮＤ回路出力も所定の区間でＨレベルとはならない。
【０１１８】
第１のデコード出力は、図１０における第１のデコード回路８０１の出力波形を示している。第１のデコード出力は、図８の説明において前述したように、リードクロック同期の第１のカウンタ出力値が所定のバイト位置の時にＨレベルとなるようにデコードされている。第１のカウンタはアドレス情報を正しく検出出来たタイミングで同期化されるため、そのＨ区間は、アドレス情報が検出できなかったセクタでは正しいバイト位置からずれている可能性が高い。
【０１１９】
第２のデコード出力は、図１０における第２のデコード回路８０２の出力波形を示している。第２のデコード出力は、図８の説明において前述したように、基準クロック同期の第２のカウンタ出力値が所定のバイト位置の時にＨレベルとなるようにデコードされている。第２のカウンタは、第１のカウンタと同様にアドレス情報を正しく検出出来たタイミングで同期化されるため、そのＨ区間は、アドレス情報が検出できなかったセクタでは正しいバイト位置からずれている可能性が高い。但し、ディスクの回転数が所定の範囲内であるとき、即ちディスク回転状態信号がＨレベルのときには、あるセクタでアドレス情報が正しく検出されると、以降のセクタでアドレス情報が検出出来なくても、所定セクタ数の範囲内では、そのＨ区間は所定位置からそれほどずれない。
【０１２０】
セクタ同期状態信号は、図１０における選択制御手段１００３への入力を示している。トラッキングｏｎから最初にアドレス情報が得られるまでは、セクタ同期引き込み状態を示す"00"となる。セクタ１３０１ｂでアドレス情報が得られると正常セクタ同期状態を示す"01"となり、続くセクタ１３０１ｃ、１３０１ｄでも、アドレス情報が正しく検出されているため、正常セクタ同期状態"01"を保持する。続くセクタ１３０１ｅでは、アドレス情報が検出されないため、セクタ同期補間状態を示す"10"に変化する。続くセクタ１３０１ｆでは、アドレス情報が正しく検出されたため、再び正常セクタ同期状態"01"に戻る。
【０１２１】
ディスク回転状態信号は、図１０における選択制御手段１００３への入力を示している。本図においては、トラッキングｏｎ時からセクタ１３０１ｄの通過途中までＬレベルであり、セクタ１３０１ｄの途中からＨレベルに変化している。この波形は、検索動作に伴いディスクモータ１０３の回転数を変化させている途中であることを意味し、セクタ１３０１ｄの通過途中にディスクの回転数が所定の範囲内に整定されたことを意味する。
【０１２２】
リードゲートは、図１０における選択制御手段１００３の出力を示している。なお、本図に示される各セクタでは、ヘッダ領域のアドレス情報のみを再生しており、データ記録領域に記録されたユーザデータを再生していないため、各ヘッダ領域のみリードゲートをアクティブ（Ｈレベル）にしている。
【０１２３】
リードゲートは、ＡＮＤ回路出力、第１のデコード出力、第２のデコード出力のいずれかを、図中に示すように時分割に切り替えて出力される。まず、セクタ１３０１ａ、１３０１ｂのヘッダ領域通過時は、セクタ同期引き込み状態にあるので、リードゲートとしてＡＮＤ回路出力を選択する。セクタ１３０１ｃ，１３０１ｄのヘッダ領域通過時は、正常セクタ同期状態にあり、かつディスク回転状態信号はＬレベルであるので、リードゲートとして第１のデコード出力を選択する。セクタ１３０１ｅ，１３０１ｆのヘッダ領域通過時は、それぞれセクタ同期補間状態、正常セクタ同期状態にあるが、ともにディスク回転状態信号はＨレベルであるので、リードゲートとして第２のデコード出力を選択する。
【０１２４】
上記選択方法を表１に示す。
【０１２５】
【表１】
0004078696.tif 000002
【０１２６】
選択制御手段１００３は、表１に示されるようにリードゲートを出力する。
まず、アドレス情報が正常に読みとれている状況下（正常セクタ同期状態）では、ディスクの回転数は所定の範囲外にあるときには、リードクロック同期である第１のセクタカウンタ２０５の出力を基準にしてリードゲートが出力され、ディスクの回転数は所定の範囲内にあるときには、基準クロック同期である第２のセクタカウンタ２０６の出力を基準にしてリードゲートが出力される。また、直前セクタのアドレス情報は読みとれなかったが、以前の所定数セクタのうち少なくともあるセクタでアドレス情報が正常に読みとれている状況下（セクタ同期補間状態）では、ディスクの回転数は所定の範囲外にあるときには、再生信号のエンベロープを基準にしてリードゲートが出力され、ディスクの回転数は所定の範囲内にあるときには、基準クロック同期である第２のセクタカウンタ２０６の出力を基準にしてリードゲートが出力される。また、アドレス情報が所定数以上連続して読みとれず、第１のセクタカウンタ２０５及び第２のセクタカウンタ２０６の出力がともにセクタ上のバイト位置及びビット位置を正確に示せていない状況下（セクタ同期引き込み状態）では、リードゲートは再生信号のエンベロープを基準にして出力される。
【０１２７】
これにより、いかなる状況下においても、セクタ上の位置をもっとも正確に示す対象を基準にしてリードゲートのタイミングを発生することが可能になる。従って、アドレスの再生動作を高速かつ信頼性高く行うことが可能となる。
【０１２８】
なお、アドレス情報を読む必要のないとき（セクタ同期停止状態）は、リードゲートをアクティブ（本例の場合はＨレベル）にしない。これにより、周辺ブロック、特に再生信号２値化回路２０１及びＰＬＬ回路２０２のデータ再生動作を停止させることが出来るため、無駄な消費電力を低下させる効果がある。
【０１２９】
なお、本例ではアドレスを再生するためのヘッダ領域におけるリードゲートのタイミング発生方法を示したが、本方法はユーザデータを再生するためのデータ領域におけるリードゲートのタイミング発生方法に適用できるし、セクタのバイト位置に応じてレベルが変化するような他のいかなるゲート信号のタイミング発生方法にも適用可能である。また、選択制御手段１００３は、表１を実現するディジタルロジック回路により構成しても良いし、フォーマットエンコーダ／デコーダに内蔵のマイクロコードプログラムによりソフトウェア的に構成しても良い。
【０１３０】
図６は第５の実施例におけるタイミング生成手段とその周辺の別の構成例を示すブロック図である。
【０１３１】
図６の構成は、図２の構成に対する発展例である図５の構成と同様に、図３の構成に加え、新たに再生信号のエンベロープを検出するエンベロープ検出回路５０１を設け、エンベロープ検出回路５０１により出力されるエンベロープ検出出力をタイミング信号の生成に積極的に利用しようとするものである。
【０１３２】
なお、図６において、再生信号２値化回路２０１、ＰＬＬ回路２０２、基準クロック発生回路２０３、及びアドレス再生回路２０４は、前述した図２における各々と同等の機能を有するブロックである。また、クロック選択回路３０１及びセクタカウンタ３０２は前述した図３における各々と同等の機能を有するブロックである。また、エンベロープ検出回路５０１及びセクタ同期状態監視手段５０３は前述した図５における各々と同等の機能を有するブロックである。従って、これらの説明は省略する。
【０１３３】
ゲート信号生成回路６０１は、前記エンベロープ検出回路５０１よりのエンベロープ検出出力と、前記セクタカウンタ３０１よりのカウント出力と、前記セクタ同期状態監視手段５０３よりのセクタ同期状態信号と、図１におけるサーボ手段１０５よりのディスク回転状態信号を用いて、周辺ブロックを制御するための各種ゲート信号を生成する。
【０１３４】
図１１は、図６におけるゲート信号生成回路６０１の内部構成の一例を示すブロック図である。本例では図６における再生信号２値化回路２０１の２値化動作、及びＰＬＬ回路２０２の動作を制御するためのリードゲートを出力する。
【０１３５】
デコード回路１１０１は、前記セクタカウンタ３０１よりのカウント出力をデコードし前記カウント出力がある所定の範囲内にあるときＨレベルとなるようなディジタル信号を出力する。遅延回路１００１及びＡＮＤ回路１００２は、図１０における各々と同様の機能を有するブロックであり、前記エンベロープ検出出力から、その立ち上がり位置（ＬレベルからＨレベルへの変化点）を所定時間遅延し、その分Ｈレベル区間が短くなった信号がＡＮＤ回路１００２より出力される。
【０１３６】
選択制御手段１１０２は、前記セクタ同期状態信号の前述した４つの状態、及びディスク回転状態信号のレベルに応じて、前記デコード回路１１０１のデコード出力と前記ＡＮＤ回路１００２の出力を選択し、それをリードゲートとして出力する。その選択方法を表２に示す。
【０１３７】
【表２】
0004078696.tif 000003
【０１３８】
まず、アドレス情報が正常に読みとれている状況下（正常セクタ同期状態）では、セクタカウンタ３０２の出力を基準にしてリードゲートが出力される。また、直前セクタのアドレス情報は読みとれなかったが、以前の所定数セクタのうち少なくともあるセクタでアドレス情報が正常に読みとれている状況下（セクタ同期補間状態）では、ディスクの回転数は所定の範囲外にあるときには、再生信号のエンベロープを基準にしてリードゲートが出力され、ディスクの回転数は所定の範囲内にあるときには、セクタカウンタ３０２の出力を基準にしてリードゲートが出力される。また、アドレス情報が所定数以上連続して読みとれず、セクタカウンタ３０２の出力がセクタ上のバイト位置及びビット位置を正確に示せていない状況下（セクタ同期引き込み状態）では、リードゲートは再生信号のエンベロープを基準にして出力される。
【０１３９】
これにより、いかなる状況下においても、セクタ上の位置をもっとも正確に示す対象を基準にしてリードゲートのタイミングを発生することが可能になる。従って、アドレス及びデータの再生動作を高速かつ信頼性高く行うことが可能となる。
【０１４０】
なお、アドレス情報を読む必要のないとき（セクタ同期停止状態）は、リードゲートをアクティブ（本例の場合はＨレベル）にしない。これにより、周辺ブロック、特に再生信号２値化回路２０１及びＰＬＬ回路２０２のデータ再生動作を停止させることが出来るため、無駄な消費電力を低下させる効果がある。
【０１４１】
また、図６及び図１１に示した構成によると、クロック選択回路３０１によりリードクロックと基準クロックを選択１本化されるため、ゲート信号の生成に要するセクタカウンタは１系統で済む。従って、図５及び図１０に示した構成に比べ回路規模を縮小できる。
【０１４２】
なお、本実施例で述べたリードゲートのタイミング発生方法は、セクタのバイト位置に応じてレベルが変化するような他のいかなるゲート信号のタイミング発生方法にも適用可能である。
【０１４３】
図７は第６の実施例におけるタイミング生成手段とその周辺の別の構成例を示すブロック図である。
【０１４４】
図７の構成は、図２の構成に対する発展例である図５の構成と同様に、図４の構成に加え、新たに再生信号のエンベロープを検出するエンベロープ検出回路５０１を設け、エンベロープ検出回路５０１により出力されるエンベロープ検出出力をタイミング信号の生成に積極的に利用しようとするものである。
【０１４５】
なお、図７において、再生信号２値化回路２０１、ＰＬＬ回路２０２、基準クロック発生回路２０３、及びアドレス再生回路２０４は、前述した図２における各々と同等の機能を有するブロックである。また、ウォブルクロック再生回路４０１、第１のセクタカウンタ４０２、及び第２のセクタカウンタ４０３は、前述した図４における各々と同等の機能を有するブロックである。また、エンベロープ検出回路５０１及びセクタ同期状態監視手段５０３は前述した図５における各々と同等の機能を有するブロックである。従って、これらの説明は省略する。
【０１４６】
ゲート信号生成回路７０１は、前記エンベロープ検出回路よりのエンベロープ検出出力と、前記第１のセクタカウンタ４０２よりの第１のカウント出力と、前記第２のセクタカウンタ４０３よりの第２のカウント出力と、前記セクタ同期状態監視手段５０３よりのセクタ同期状態信号と、ウォブルクロック再生回路４０１よりのウォブルクロック状態信号を用いて、周辺ブロックを制御するための各種ゲート信号を生成する。
【０１４７】
図１４は、図７におけるゲート信号生成回路７０１の内部構成の一例を示すブロック図である。本例では図１における再生信号処理手段１０６（その一部は図７の再生信号２値化回路２０１及びＰＬＬ回路２０２に相当）の２値化もしくはＰＬＬの動作を制御するためのリードゲートを出力する。また、図１における増幅器１０４もしくは再生信号処理手段１０６において、ヘッダ領域／データ記録領域での信号分離、信号検出方法（ヘッダ領域とデータ領域とで再生信号の極性を切り換える必要がある場合、ヘッダ領域は差信号・データ領域は和信号で再生信号を検出する場合等）の切換等に用いられるＩＤゲートを出力する。
【０１４８】
遅延回路１００１及びＡＮＤ回路１００２は、図１０における各々と同様の機能を有するブロックであり、前記エンベロープ検出出力から、その立ち上がり位置（ＬレベルからＨレベルへの変化点）を所定時間遅延し、その分Ｈレベル区間が短くなった信号がＡＮＤ回路１００２より出力される。
【０１４９】
デコード回路１４０１及び１４０４は、それぞれ前記第１のカウント出力をデコードし前記第１のカウント出力がある所定の範囲内にあるときＨレベルとなるようなディジタル信号を出力する。
【０１５０】
デコード回路１４０２及び１４０５は、それぞれ前記第２のカウント出力をデコードし前記第２のカウント出力がある所定の範囲内にあるときＨレベルとなるようなディジタル信号を出力する。
【０１５１】
選択制御手段１４０３は、前記セクタ同期状態信号の前述した４つの状態、及びウォブルクロック状態信号のレベルに応じて、前記デコード回路１４０１のデコード出力と前記ＡＮＤ回路１００２の出力を選択し、それをリードゲートとして出力する。その選択方法を表３に示す。
【０１５２】
【表３】
0004078696.tif 000004
【０１５３】
まず、アドレス情報が正常に読みとれている状況下（正常セクタ同期状態）では、ウォブルクロックがディスク上のウォブル信号に位相ロックしていないときには、リードクロック同期である第１のセクタカウンタ４０２の出力を基準にしてリードゲートが出力され、位相ロックしているときには、ウォブルクロック同期である第２のセクタカウンタ４０３の出力を基準にしてリードゲートが出力される。また、直前セクタのアドレス情報は読みとれなかったが、以前の所定数セクタのうち少なくともあるセクタでアドレス情報が正常に読みとれている状況下（セクタ同期補間状態）では、ウォブルクロックがディスク上のウォブル信号に位相ロックしていないときには、再生信号のエンベロープを基準にしてリードゲートが出力され、位相ロックしているときには、ウォブルクロック同期である第２のセクタカウンタ４０３の出力を基準にしてリードゲートが出力される。また、アドレス情報が所定数以上連続して読みとれず、第１のセクタカウンタ４０２及び第２のセクタカウンタ４０３の出力がともにセクタ上のバイト位置及びビット位置を正確に示せていない状況下（セクタ同期引き込み状態）では、リードゲートは再生信号のエンベロープを基準にして出力される。
【０１５４】
これにより、いかなる状況下においても、セクタ上の位置をもっとも正確に示す対象を基準にしてリードゲートのタイミングを発生することが可能になる。従って、アドレス及びデータの再生動作を高速かつ信頼性高く行うことが可能となる。  なお、アドレス情報を読む必要のないとき（セクタ同期停止状態）は、リードゲートをアクティブ（本例の場合はＨレベル）にしない。これにより、周辺ブロック、特に再生信号２値化回路２０１及びＰＬＬ回路２０２のデータ再生動作を停止させることが出来るため、無駄な消費電力を低下させる効果がある。
【０１５５】
選択制御手段１４０６は、前記セクタ同期状態信号の前述した４つの状態、及びウォブルクロック状態信号のレベルに応じて、前記デコード回路１４０４のデコード出力と前記デコード回路１４０５のデコード出力を選択し、それをＩＤゲートとして出力する。その選択方法を表４に示す。
【０１５６】
【表４】
0004078696.tif 000005
【０１５７】
まず、アドレス情報が正常に読みとれている状況下（正常セクタ同期状態）もしくは、直前セクタのアドレス情報は読みとれなかったが、以前の所定数セクタのうち少なくともあるセクタでアドレス情報が正常に読みとれている状況下（セクタ同期補間状態）では、ウォブルクロックがディスク上のウォブル信号に位相ロックしていないときには、リードクロック同期である第１のセクタカウンタ４０２の出力を基準にしてＩＤゲートが出力され、位相ロックしているときには、ウォブルクロック同期である第２のセクタカウンタ４０３の出力を基準にしてＩＤゲートが出力される。この時のＩＤゲートは、ヘッダ領域のアドレス情報を再生し、データ記録領域でユーザデータの記録・再生を行うに当たり、信号の分離・信号検出方法の切換等を確実に行うため、少なくともヘッダ領域でＨレベルであり、データ記録領域でＬレベルであることを保証する。このために、実際には余裕を持ってヘッダ領域を覆うようなタイミングでＨレベルとする。先行技術にて述べたように、一般に書換可能な光ディスクのセクタフォーマットでは、データ記録領域の前後には信号の記録を行わないギャップ領域・バッファ領域等を置くため、ＩＤゲートに要求されるタイミング精度には多少余裕がある。従って、セクタ同期補間状態において生じる多少の同期ずれが許容できる。
【０１５８】
アドレス情報が所定数以上連続して読みとれず、第１のセクタカウンタ４０２及び第２のセクタカウンタ４０３の出力がともにセクタ上のバイト位置及びビット位置を正確に示せていない状況下（セクタ同期引き込み状態）では、アドレスの再生動作を常に行い、早急にセクタの頭出しを行う必要があるため、ＩＤゲートは常にアクティブ（ここではＨレベル）とする。
【０１５９】
これにより、いかなる状況下においても、セクタ上の位置をより正確に示す対象を基準にしてＩＤゲートのタイミングを発生することが可能になる。従って、アドレス及びデータの再生動作を高速かつ信頼性高く行うことが可能となる。
【０１６０】
また、アドレス情報を読む必要のないとき（セクタ同期停止状態）は、信号の分離・信号検出方法の切換等を行う必要がないため、基本的にＩＤゲートはどちらのレベルでも差し支えない。
【０１６１】
図１５は第７の実施例におけるタイミング生成手段とその周辺の別の構成例を示すブロック図である。
【０１６２】
図１５では、図７の構成に加え、新たに基準クロックとウォブルクロックを選択出力するクロック選択回路１５０１を設け、第２のセクタカウンタ４０３の入力には、前記クロック選択回路１５０１の出力クロックを入力する構成とする。
【０１６３】
なお、図１５において、再生信号２値化回路２０１、ＰＬＬ回路２０２、基準クロック発生回路２０３、及びアドレス再生回路２０４は、前述した図２における各々と同等の機能を有するブロックである。また、ウォブルクロック再生回路４０１、第１のセクタカウンタ４０２、及び第２のセクタカウンタ４０３は、前述した図４における各々と同等の機能を有するブロックである。また、エンベロープ検出回路５０１及びセクタ同期状態監視手段５０３は前述した図５における各々と同等の機能を有するブロックである。従って、これらの説明は省略する。
【０１６４】
クロック選択回路１５０１は上述したように、基準クロック発生回路２０３よりの基準クロックと、ウォブルクロック再生回路４０１よりのウォブルクロックを入力とし、ウォブルクロック再生回路４０１よりのウォブルクロック状態信号のレベルにより、２入力を選択して出力する。すなわち、ウォブルクロック状態信号がＨレベル（ウォブル信号に位相ロックしている）のときにはウォブルクロックを出力し、Ｌレベルのときには基準クロックを出力する。
【０１６５】
ゲート信号生成回路１５０２は、前記エンベロープ検出回路よりのエンベロープ検出出力と、前記第１のセクタカウンタ４０２よりの第１のカウント出力と、前記第２のセクタカウンタ４０３よりの第２のカウント出力と、前記セクタ同期状態監視手段５０３よりのセクタ同期状態信号と、図１におけるサーボ手段１０５よりのディスク回転状態信号と、ウォブルクロック再生回路４０１よりのウォブルクロック状態信号を用いて、周辺ブロックを制御するための各種ゲート信号を生成する。
【０１６６】
図１６は、図１５におけるゲート信号生成回路１５０２の内部構成の一例を示すブロック図である。本例では図１における再生信号処理手段１０６（その一部は図７の再生信号２値化回路２０１及びＰＬＬ回路２０２に相当）の２値化もしくはＰＬＬの動作を制御するためのリードゲートを出力する。また、図１におけるレーザ駆動手段１０８に対して、データの記録時に記録用のレーザパワーの発光を許可するライトゲートを出力する。
【０１６７】
なお、図１６において、遅延回路１００１、ＡＮＤ回路１００２は、前述した図１０における各々と同等の機能を有するブロックである。また、第１のデコード回路１４０１、第２のデコード回路１４０２、及び第１の選択制御手段１４０３は、前述した図１４における各々と同等の機能を有するブロックである。従って、これらの説明は省略する。
【０１６８】
第３のデコード回路１６０１は、図１５における第２のセクタカウンタ４０３よりの第２のカウント出力をデコードし前記第２のカウント出力がある所定の範囲内にあるときＨレベルとなるようなディジタル信号を出力する。
【０１６９】
第２のＡＮＤ回路１６０２は、前記第３のデコード回路よりのデコード出力と、後述する記録許可手段１６０３よりの記録許可信号を入力とする、２入力１出力の論理積回路であり、その出力はライトゲートとして、レーザ駆動回路１０８へ送られる。
【０１７０】
記録許可手段１６０３は、前記セクタ同期状態信号の前述した４つの状態、及びウォブルクロック状態信号のレベル、及びディスク回転状態信号のレベルに応じて、ライトゲートをマスクするための記録許可信号を出力する。記録許可信号の真理値表を表５に示す。
【０１７１】
【表５】
0004078696.tif 000006
【０１７２】
すなわち、アドレス情報が正常に読みとれている状況下（正常セクタ同期状態）であり、かつウォブルクロック状態信号、ディスク回転状態信号のいずれかがＨレベルである時に、記録許可信号をＨレベル（記録可能な状態）とする。また、直前セクタのアドレス情報は読みとれなかったが、以前の所定数セクタのうち少なくともあるセクタでアドレス情報が正常に読みとれている状況下（セクタ同期補間状態）では、ウォブルクロック状態信号がＬレベルのときは記録許可信号はＬレベル（記録禁止の状態）とし、ウォブルクロック状態信号がＨレベルであるとき、記録許可信号のレベルは設定により選択可能とする。また、アドレス情報が所定数以上連続して読みとれず、第１のセクタカウンタ４０２及び第２のセクタカウンタ４０３の出力がともにセクタ上のバイト位置及びビット位置を正確に示せていない状況下（セクタ同期引き込み状態）及びアドレス情報を読む必要のないとき（セクタ同期停止状態）には、記録許可信号は常にＬレベルとする。
【０１７３】
この構成により、記録許可信号がＨレベルのときのみライトゲートをアクティブ（本例の場合Ｈレベル）にすることが可能である。従って、第２のカウンタ出力がセクタ上のバイト位置及びビット位置を精度良く示している時のみ、データの記録を行うことが可能である。従って、データの記録動作に対する信頼性を向上することが出来る。
【０１７４】
また、セクタ同期補間状態かつウォブルクロック状態信号がＨレベルの時に、記録許可信号のレベルを設定により可変にしたことにより、アドレス情報の正常な読みとりが連続的に行えない状況下でも、ライトゲートをアクティブにすることが可能となる。
【０１７５】
さらに、図１５及び図１６に示した構成により、ウォブルクロック状態信号がＨレベルのときはウォブルクロックに同期してライトゲートが発生されるので、ディスクの回転数が所定の範囲内にないときにも、記録を行うことが出来る。一方、ウォブルクロック状態信号がＬレベルのときは基準クロックに同期してライトゲートが発生されるので、ウォブルクロックの位相がずれている状態でも、ディスクの回転数が所定の範囲内にある限りは記録を行うことが出来る。従って従来の装置よりも、記録を行える状況が広がるため、データの記録をより高速に行え、装置のパフォーマンスが向上する。
【０１７６】
【発明の効果】
以上説明したように、本発明によれば、再生信号から得られるリードクロックと、所定の周期の基準クロックの両方を用いて、光ディスクのセクタ上のバイト位置及びビット位置を計測することが出来るので、ディスクの回転数が所定の範囲内にないときやリードクロックの品質が良くないときにも、片方のクロックが正規の周期で出力されている限りは、セクタ同期の各種ゲート信号のタイミングを生成できる。
【０１７７】
従って、ＺＣＬＶ方式のディスク等でゾーン間に跨る検索動作に伴い、回転数が所定の範囲からずれている場合や、ディスク上の欠陥等によりＰＬＬの位相が外れて、リードクロックの周波数がずれてしまった場合にも、安定にアドレス情報の読み取りを行うことが可能である。
【０１７８】
また、本発明によれば、セクタ毎のアドレス情報の読み取り状態を監視し、その監視結果によりセクタ同期状態を決定し、前記セクタ同期状態とディスクの回転状態によりゲート信号のタイミング生成方法を切り換えることが出来る。
【０１７９】
従って、いかなる状況下においても、セクタ上の位置をもっとも正確に示す対象を基準にしてゲート信号のタイミングを発生することが出来るので、データの記録・再生を高速かつ信頼性高く行うことが可能となる。
【０１８０】
さらに、本発明によれば、ウォブルグルーブやクロックピットなどから再生するクロックが正常に位相ロックしているときはそのクロックを用いて、ライトゲート及びライトデータを生成して記録を行い、位相同期がとれていないときは水晶発振器もしくは周波数シンセサイザ等から発生した基準クロックを用いて、ディスクの回転数が所定の範囲内にあるときのみライトゲート及びライトデータを生成して記録を行うことが出来る。
【０１８１】
従って、回転数が所定の範囲からずれている場合や、ディスク上の欠陥等によりウォブルグルーブやクロックピットからクロックを再生できない状況下でも、データの記録を行うことが出来るので、データの記録を高速かつ信頼性高く行うことが可能となる。
【図面の簡単な説明】
【図１】本発明に係る光ディスク装置の構成を示すブロック図
【図２】本発明の第１の実施例におけるタイミング生成手段１１１とその周辺の一構成例を示すブロック図
【図３】本発明の第２の実施例におけるタイミング生成手段１１１とその周辺の一構成例を示すブロック図
【図４】本発明の第３の実施例におけるタイミング生成手段１１１とその周辺の一構成例を示すブロック図
【図５】本発明の第４の実施例におけるタイミング生成手段１１１とその周辺の一構成例を示すブロック図
【図６】本発明の第５の実施例におけるタイミング生成手段１１１とその周辺の一構成例を示すブロック図
【図７】本発明の第６の実施例におけるタイミング生成手段１１１とその周辺の一構成例を示すブロック図
【図８】本発明の第１の実施例におけるゲート信号生成回路２０７の内部構成の一例を示すブロック図
【図９】本発明の第３の実施例におけるゲート信号生成回路４０４の内部構成の一例を示すブロック図
【図１０】本発明の第４の実施例におけるゲート信号生成回路５０２の内部構成の一例を示すブロック図
【図１１】本発明の第５の実施例におけるゲート信号生成回路６０１の内部構成の一例を示すブロック図
【図１２】本発明の第４の実施例におけるセクタ同期状態の遷移を説明する状態遷移図
【図１３】本発明の第４の実施例における前記選択制御手段１００３の動作を説明するためのタイミング図
【図１４】本発明の第６の実施例におけるゲート信号生成回路７０１の内部構成の一例を示すブロック図
【図１５】本発明の第７の実施例におけるタイミング生成手段１１１とその周辺の一構成例を示すブロック図
【図１６】本発明の第７の実施例におけるゲート信号生成回路１５０２の内部構成の一例を示すブロック図
【図１７】書換可能な光ディスクのセクタ構造の一例を示す模式図
【符号の説明】
１０１  光ディスク
１０２  ディスクモータ
１０３  光ヘッド
１０４  増幅器
１０５  サーボ手段
１０６  再生信号処理手段
１０７  フォーマットエンコーダ／デコーダ
１０８  レーザ駆動手段
１０９  ホストインタフェース
１１０  システム制御手段
１１１  タイミング生成手段
２０１  再生信号２値化回路
２０２  ＰＬＬ回路
２０３  基準クロック発生回路
２０４  アドレス再生回路
２０５  第１のセクタカウンタ
２０６  第２のセクタカウンタ
２０７  ゲート信号生成回路
３０１  クロック選択回路
３０２  セクタカウンタ
３０３  ゲート信号生成回路
４０１  ウォブルクロック再生回路
４０２  第１のセクタカウンタ
４０３  第２のセクタカウンタ
４０４  ゲート信号生成回路
５０１  エンベロープ検出回路
５０２  ゲート信号生成回路
５０３  セクタ同期状態監視手段
６０１  ゲート信号生成回路
７０１  ゲート信号生成回路
８０１  第１のデコード回路
８０２  第２のデコード回路
８０３  選択制御手段
９０１  第１のデコード回路
９０２  第２のデコード回路
９０３  選択制御手段
１００１  遅延回路
１００２  ＡＮＤ回路
１００３  選択制御手段
１１０１  デコード回路
１１０２  選択制御手段
１３０１  セクタ
１３０２  ヘッダ領域
１３０３  データ記録領域
１４０３  第１の選択制御手段
１４０６  第２の選択制御手段
１５０１  クロック選択回路
１５０２  ゲート信号生成回路
１６０２  第２のＡＮＤ回路
１６０３  記録許可手段
１７０１  セクタ
１７０２  ヘッダ領域
１７０３  ギャップ領域
１７０４  データ記録領域
１７０５  バッファ領域
【図１】
0004078696.tif 000007
【図２】
0004078696.tif 000008
【図３】
0004078696.tif 000009
【図４】
0004078696.tif 000010
【図５】
0004078696.tif 000011
【図６】
0004078696.tif 000012
【図７】
0004078696.tif 000013
【図８】
0004078696.tif 000014
【図９】
0004078696.tif 000015
【図１０】
0004078696.tif 000016
【図１１】
0004078696.tif 000017
【図１２】
0004078696.tif 000018
【図１３】
0004078696.tif 000019
【図１４】
0004078696.tif 000020
【図１５】
0004078696.tif 000021
【図１６】
0004078696.tif 000022
【図１７】
0004078696.tif 000023