(57)【特許請求の範囲】
【請求項１】
被試験対象を試験するＩＣテスタにおいて、
前記被試験対象を試験する試験部と、
前記被試験対象の種類ごとに試験内容が規定されるテストプログラムと、
システムプログラムにより動作し、前記テストプログラムを解釈して、前記試験部を制御し、システムプログラムの実行個所のフラグを発生するシステム手段と、
このシステム手段のフラグを記憶するフラグ記憶部と、
このフラグ記憶部のフラグの有無により、前記システム手段のシステムプログラムの不必要個所をノーオペレーションに変更する変更手段と
を有し、前記システム手段は、前記変更手段により変更後、変更されたシステムプログラムにより動作することを特徴とするＩＣテスタ。
【請求項２】
被試験対象の種類ごとに試験内容が規定されるテストプログラムを解釈するシステムプログラムに基づいて、被試験対象を試験するＩＣテスタの試験方法において、
前記システムプログラムの実行個所のフラグをフラグ記憶部に記憶し、
このフラグ記憶部のフラグの有無により、システムプログラムの不必要個所をノーオペレーションに変更し、
変更されたシステムプログラムにより、前記被試験対象の試験を行うことを特徴とするＩＣテスタの試験方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、被試験対象、例えば、ＩＣ、ＬＳＩ等の試験を行うＩＣテスタ及びＩＣテスタの試験方法に関し、テスト時間を短縮できるＩＣテスタ及びＩＣテスタの試験方法に関するものである。
【０００２】
【従来の技術】
ＩＣテスタは、被試験対象（以下ＤＵＴと略す）に試験信号を入力し、この試験信号に基づいたＤＵＴの出力信号を、期待値信号の比較や測定により、ＤＵＴの良否の判定を行っている。このＤＵＴを試験するために、ＤＵＴの種類ごとに、電圧設定や接続ピン設定等の制御指定を行うテストプログラムを作成し、このテストプログラムをシステムプログラムにより解釈して、ＩＣテスタを動作させている。
【０００３】
このようなＩＣテスタは、同じ種類のＤＵＴをハンドラ、プローバ等により取り換えられ、試験を行っている。そして、システムプログラムは、各種のＤＵＴを試験するために、汎用的にＩＣテスタを動作させるために設けられ、テストプログラムを解釈して、ＤＵＴを試験する各種ハードウェアに設定を行っている。従って、システムプログラムは、同じ種類のＤＵＴを多数試験しているにもかかわらず、同じ判断やパラメータの決定、演算をＤＵＴごとに行っている。このため、システムプログラムによる判断やパラメータの決定、演算に時間がかかり、ＤＵＴの試験時間がかかってしまうという問題点があった。
【０００４】
【発明が解決しようとする課題】
そこで、本発明の目的は、テスト時間を短縮できるＩＣテスタ及びＩＣテスタの試験方法を実現することにある。
【０００５】
【課題を解決するための手段】
本発明は、
被試験対象を試験するＩＣテスタにおいて、
前記被試験対象を試験する試験部と、
前記被試験対象の種類ごとに試験内容が規定されるテストプログラムと、
システムプログラムにより動作し、前記テストプログラムを解釈して、前記試験部を制御し、システムプログラムの実行個所のフラグを発生するシステム手段と、
このシステム手段のフラグを記憶するフラグ記憶部と、
このフラグ記憶部のフラグの有無により、前記システム手段のシステムプログラムの不必要個所をノーオペレーションに変更する変更手段と
を有し、前記システム手段は、前記変更手段により変更後、変更されたシステムプログラムにより動作することを特徴とするものである。
【０００７】
そして、本発明は、
被試験対象の種類ごとに試験内容が規定されるテストプログラムを解釈するシステムプログラムに基づいて、被試験対象を試験するＩＣテスタの試験方法において、
前記システムプログラムの実行個所のフラグをフラグ記憶部に記憶し、
このフラグ記憶部のフラグの有無により、システムプログラムの不必要個所をノーオペレーションに変更し、
変更されたシステムプログラムにより、前記被試験対象の試験を行うことを特徴とするものである。
【０００９】
【発明の実施の形態】
以下図面を用いて本発明の実施の形態を説明する。図１は本発明の一実施例を示した構成図である。
【００１０】
図１において、ＤＵＴ１は例えばＩＣ、ＬＳＩ等である。試験部２は、ＤＵＴ１を試験する。テストプログラム３は、ＤＵＴ１ごとに試験内容が規定され、図示しない記憶部に格納されている。システム手段４は、図示しないシステムプログラムにより動作し、テストプログラム３を解釈して、試験部２を制御し、実行個所のフラグを発生する。フラグテーブル５はフラグ記憶部で、システム手段４のフラグを記憶する。変更手段６は、フラグテーブル５のフラグにより、システム手段４の不必要個所を変更する。
【００１１】
このような装置の動作を以下で説明する。図２〜４は、システムプログラムの一部を示した図で、図２は高級言語で示した図で、図３，４はアセンブル言語で示した図である。また、図５，６はそれぞれ図３，４のアセンブル言語の動作を示したフローチャートである。ここで、このシステムプログラムは、ＤＵＴ１が、液晶ディスプレイを駆動する液晶駆動ドライバの場合に用いられ、ＩＣテスタも液晶駆動ドライバを試験する専用機である。
【００１２】
システム手段４は、テストプログラム３に基づいて、試験部２を制御する。そして、試験部２はＤＵＴ１に試験信号を与える。この場合、試験部２はデジタイザも含んで構成され、ＤＵＴ１の多ピンから出力される多階調（多電圧）信号を、デジタルデータで取り込む。このデジタルデータを、システム手段４は、テストプログラム３に基づいて、図２（図３，５）に示されるように、データ処理を行う。
【００１３】
システム手段４は、処理ａを行う（Ｓ１１）。そして、システム手段４は、アイテムＸが”真”かどうか判断する（Ｓ１２）。”真”のとき、システム手段４は、フラグをフラグテーブル５に書き込み（Ｓ１３）、処理ｂ，ｃを行う（Ｓ１４，Ｓ１５）。”真”でないとき、システム手段４は、処理ｃを行う（Ｓ１５）。
【００１４】
そして、システム手段４は、ＤＵＴ１の処理したピン数が６００ピン未満かどうか判断する（Ｓ１６）。６００ピン未満のときは、再び、システム手段４は、処理ａを行う（Ｓ１１）。６００ピンを未満でないとき、システム手段４は、ＤＵＴ１の出力した階調のデータ処理が、２５６階調未満かどうか判断する（Ｓ１７）。２５６階調未満のとき、再び、システム手段４は、処理ａを行う（Ｓ１１）。
【００１５】
このように、図２（図３，５）に示される処理は、汎用性を持たせるために、アイテムＸにより処理を分岐させるが、この分岐処理が二重ループの内側にあるので、その分岐判定自身（ｉｆ記述）が全体の処理時間に多大な影響を与えることになる。
【００１６】
ここで、テストプログラム３により、アイテムＸに”偽”が与えられたとすると、システム手段４により、フラグテーブル５にフラグが書き込まれない。そして、一度、一通りのＤＵＴ１のテストが終わると、変更手段６がフラグテーブル５のフラグにより、不必要個所を変更する。具体的には、図２の処理をアセンブル言語で表現すると、図３に示すようになり、図３のイ部分が不要となる。そこで、イの部分を変更手段６がＮＯＰ（ノーオペレーション）に書き換え、図４に示すように変更する。ここで、図４のロ部分は変更されていないが、同じく不要なので、ＮＯＰに変更してもよい。
【００１７】
変更後、再び、ＤＵＴ１の試験を行うと、システム手段４は図５に示すフローチャートの動作でなく、図６に示すフローチャートの動作をする。つまり、アイテムＸが”真”かどうかの判断処理がなくなり、フラグ処理、処理ｂもなくなる。この結果、判断処理を行う必要がなくなり、高速動作が可能になる。特に、二重ループ内に判断処理があるので、効果が大きい。
【００１８】
また、テストプログラム３により、アイテムＸに”真”が与えられたときは、システム手段４により、フラグテーブル５にフラグが書き込まれる。そして、一度、一通りのＤＵＴ１のテストが終わると、変更手段６がフラグテーブル５のフラグにより、不要個所を変更する。具体的には、図３のロ、ハ部分をＮＯＰに書き換える。
【００１９】
このように、システム手段４が、実行個所のフラグをフラグテーブル５に記憶させ、このフラグに基づいて、変更手段６がシステム手段４を変更するので、判断処理を無効にして、不必要個所を無効にし、システム手段４の動作時間が短縮できる。従って、ＤＵＴ１のテスト時間を短縮できる。
【００２０】
また、分岐が行われることによって発生するオペレーショナルコードのプリフェッチ（先読み）のフラッシュ等もなくなり、さらなる高速化を見込むことができる。
【００２２】
次に、第２の実施例を、図７を用いて説明する。ここで、図１と同一のものは同一符号を付し説明を省略する。
【００２３】
図７において、パラメータテーブル７はパラメータ記憶部で、パラメータを記憶する。システム手段８は、図示しないシステムプログラムにより動作し、テストプログラム３を解釈して、パラメータテーブル７に該当パラメータが格納されていない時、パラメータを決定し、このパラメータをパラメータテーブル７に格納し、パラメータテーブルに該当パラメータが格納されている時、パラメータに基づいて、試験部２を制御する。
【００２４】
このような装置の動作を以下に説明する。図８〜１０はシステム手段８の動作を示したフローチャートである。図８は試験部２の校正データ決定処理、図９はＤＵＴ１の設定処理、図１０は試験部２のオートレンジ時におけるレンジ決定処理を示す。
【００２５】
（１）試験部２の校正データ決定処理。
テストプログラム３に記述されるユーザ設定情報の「周波数」と「レベル」に応じて一定の式により試験部２に設定する校正データを算出しなければならない場合について説明する。ここで与えられる二次の要素（周波数、レベル）の範囲、組み合わせが限られたものである場合、校正データの算出を計算ではなく、テーブル化することでの高速化が考えられる。しかし、二次の要素の範囲、組み合わせが多大なものになる場合、このテーブル化は現実的に適用不能で、計算に頼らざるを得なかった。ところが、ＩＣテスタは、同一種類のＤＵＴ１を複数試験しているので、同一の計算を何度も繰り返していることになる。
【００２６】
そこで、システム手段８は、この周波数、レベルに対応する校正データがパラメータテーブル７にあるかどうか確認する（Ｓ２１）。校正データがある場合、システム手段８は校正データを読み出す（Ｓ２２）。校正データがない場合、システム手段８は、周波数、レベルにより校正データを算出し（Ｓ２３）、校正データをパラメータテーブル７に記述する（Ｓ２４）。そして、システム手段８は、校正データにより、試験部２の校正を行う（Ｓ２５）。
【００２７】
このように、一度、あるいは、複数回、システム手段８が校正データを算出し、パラメータテーブル７に入力すれば、ＤＵＴ１が交換されるごとに演算を行わなくて良いので、演算にかかる時間を短縮することができる。従って、テスト時間を短縮することができる。
【００２８】
また、図１に示す装置のように、フラグテーブル５、変更手段６を設けて、システム手段８がフラグテーブル５にフラグを記述するように構成すれば、パラメータテーブル７に校正データがあるかどうかの判断をなくし、校正データの読み出しだけ行えばよくなるので、さらにテスト時間を短縮することができる。
【００２９】
（２）ＤＵＴ１の設定処理。
テストプログラム３の先頭や主要なテストの始め、ＤＵＴ１に、一定の手順で初期化を行う場合はＤＵＴ１毎に毎回同じ設定を行うことになる。このような設定の中で、パラメータをＤＵＴ１に設定し、ＤＵＴ１の測定を行った後、所定の解析を行い、パラメータを決定し、パラメータを設定する場合がある。しかし、同じ種類のＤＵＴ１の試験を行うので、毎回同じ結論に至るにかかわらず、解析を行っている。
【００３０】
そこで、システム手段８は、設定データがパラメータテーブル７にあるかどうか確認する（Ｓ３１）。設定データがある場合、システム手段８は設定データを読み出す（Ｓ３２）。設定データがない場合、システム手段８は、所定の解析を行い、設定データを求め（Ｓ３３）、設定データをパラメータテーブル７に記述する（Ｓ３４）。そして、システム手段８は、設定データにより、ＤＵＴ１の設定を行う（Ｓ３５）。
【００３１】
（３）試験部２のオートレンジ時におけるレンジ決定処理。
ＤＵＴ１に与える電圧や電流、周波数等のソースとなる試験部２のレンジの自動決定、あるいは、ＤＵＴ１からの電圧や電流、周波数を測定する試験部２のレンジを自動決定する場合、テストプログラム３に記述されるユーザ設定値、あるいは、ＤＵＴ１からの測定値を解析し、最適な設定レンジ、あるいは、測定レンジであることを、繰返しチェックし、最終的に発生あるいは測定のための最適レンジを確定する。この動作は、発生値あるいは測定値が完全に不定である場合は、必要であるが、毎回、ほぼ同じ値を設定するため、同一の処理を何度も繰り返していることになる。
【００３２】
そこで、システム手段８は、パラメータテーブル７のレンジで、試験部２に発生または測定させる（Ｓ４１）。適正レンジの場合は処理を終了させる（Ｓ４２）。適正レンジでない場合、システム手段８は、レンジを変更し（Ｓ４２，Ｓ４３）、試験部２に発生または測定させる（Ｓ４４）。適正レンジでない場合、再び、システム手段８はレンジを変更する（Ｓ４５，Ｓ４３）。適正レンジの場合、システム手段８は、パラメータテーブル７にレンジを記述し、処理を終了する（Ｓ４５，Ｓ４６）。
【００３３】
このように、システム手段８が、テストプログラム３を解釈し、校正データ、設定データ、レンジデータ等のパラメータを決定し、パラメータテーブル７に格納し、次のＤＵＴ１の試験時に、パラメータテーブル７のパラメータを利用することができ、ＤＵＴ１のテスト時間を短縮できる。
【００３４】
なお、システム手段４，８（システムプログラム）には、ＩＣテスタの全体を制御するものだけでなく、各ハードウェアの制御ファームウェア等も含まれる。
【００３５】
【発明の効果】
本発明によれば、以下のような効果がある。
請求項１によれば、システム手段が、実行個所のフラグをフラグ記憶部に記憶させ、このフラグに基づいて、変更手段がシステム手段の不要個所を変更するので、システム手段の動作時間が短縮できる。従って、被試験対象のテスト時間を短縮できる。
【００３７】
請求項２によれば、システムプログラムの実行個所のフラグをフラグ記憶部に記憶させ、このフラグに基づいて、システムプログラムの不必要個所を変更するので、システム手段の動作時間が短縮できる。従って、被試験対象のテスト時間を短縮できる。
【図面の簡単な説明】
【図１】本発明の一実施例を示した構成図である。
【図２】システムプログラムの一部を高級言語で示した図である。
【図３】システムプログラムの一部をアセンブル言語で示した図である。
【図４】図３に示すプログラムの変更後を示した図である。
【図５】図３に示すシステムプログラムの動作を示したフローチャートである。
【図６】図４に示すシステムプログラムの動作を示したフローチャートである。
【図７】本発明の他の実施例を示した構成図である。
【図８】試験部２の校正データ決定処理を示したフローチャートである。
【図９】ＤＵＴ１の設定処理を示したフローチャートである。
【図１０】試験部２のオートレンジ時におけるレンジ決定処理を示したフローチャートである。
【符号の説明】
１  ＤＵＴ
２  試験部
３  テストプログラム
４，８  システム手段
５  フラグテーブル
６  変更手段
７  パラメータテーブル
【図１】
0004114323.tif 000002
【図２】
0004114323.tif 000003
【図３】
0004114323.tif 000004
【図４】
0004114323.tif 000005
【図５】
0004114323.tif 000006
【図６】
0004114323.tif 000007
【図７】
0004114323.tif 000008
【図８】
0004114323.tif 000009
【図９】
0004114323.tif 000010
【図１０】
0004114323.tif 000011