(57)【特許請求の範囲】
【請求項１】
ターンオフ時に主電流が転流するゲート電極を有する半導体素子が絶縁容器内に収容されてなるゲート転流型半導体装置であって、
前記半導体素子のゲート電極に接続した複数の外部端子を有しており、
前記絶縁容器には複数の貫通孔が設けられ、各貫通孔には前記各外部端子に接続されたリード線が通され、
各リード線には、前記半導体素子のゲート電極と電気的接続を得るためにリード線毎に設けられた、所定の形状を有する内部端子が接続され、各リード線は等ピッチに配設されている
ことを特徴とする半導体装置。
【請求項２】
前記リード線の内部端子の形状は円板形状であり、各リード線の端子は積み重ねられて半導体素子のゲート電極と接続されることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記リード線の内部端子の形状はリング形状であり、各リード線の端子は積み重ねられて半導体素子のゲート電極と接続されることを特徴とする請求項１記載の半導体装置。
【請求項４】
前記リード線の内部端子の形状は扇形状であり、各端子が並置されて半導体素子のゲート電極に接続されることを特徴とする請求項１記載の半導体装置。
【請求項５】
前記リード線の内部端子の形状は略Ｕ字状であり、各端子が並置されて半導体素子のゲート電極に接続されることを特徴とする請求項１記載の半導体装置。
【請求項６】
一部のリード線の内部端子の形状は円板形状であり、残りのリード線の内部端子の形状はリング形状であり、前記円板形状の内部端子を複数積み重ねて半導体素子のゲート電極の中心付近に接続し、前記リング形状の内部端子を複数積み重ねて半導体素子のゲート電極の外周部分に接続し、前記円板形状の内部端子のリード線及び前記リング形状の内部端子のリード線をそれぞれ等ピッチに配設したことを特徴とする請求項１記載の半導体装置。
【請求項７】
一部のリード線の内部端子の形状は扇形状であり、残りのリード線の内部端子の形状はリング形状であり、前記扇形状の内部端子を並置して半導体素子のゲート電極の中心付近に接続し、前記リング形状の内部端子を積み重ねて半導体素子のゲート電極の外周部分に接続し、前記並置された複数の内部端子のリード線を等ピッチに配設し、前記積み重ねられた複数の内部端子のリード線を等ピッチに配設したことを特徴とする請求項１記載の半導体装置。
【請求項８】
一部のリード線の内部端子の形状は円板形状であり、残りのリード線の内部端子の形状は略Ｕ字状であり、前記円板形状の内部端子を積み重ねて半導体素子のゲート電極の中心付近に接続し、前記略Ｕ字状の内部端子を並置して半導体素子のゲート電極の外周部分に接続し、前記並置された複数の内部端子のリード線を等ピッチに配設し、前記積み重ねられた複数の内部端子のリード線を等ピッチに配設したことを特徴とする請求項１記載の半導体装置。
【請求項９】
一部のリード線の内部端子の形状は扇形状であり、残りのリード線の内部端子の形状は略Ｕ字状であり、前記扇形状の内部端子を並置して半導体素子のゲート電極の中心付近に接続し、略Ｕ字状の内部端子を並置して半導体素子のゲート電極の外周部分に接続し、前記並置された複数の内部端子のリード線を等ピッチに配設したことを特徴とする請求項１記載の半導体装置。
【請求項１０】
前記リード線と前記内部端子との接続部において可撓部を設けたことを特徴とする請求項１ないし請求項９のいずれか一に記載の半導体装置。
【請求項１１】
前記リード線の少なくとも一部分を平板状に形成したことを特徴とする請求項１ないし請求項９のいずれか一に記載の半導体装置。
【請求項１２】
前記リード線の内部端子に無光沢メッキを施したことを特徴とする請求項１ないし請求項９のいずれか一に記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、絶縁容器内に半導体素子を収容し、その半導体素子の電極の電位を制御するための外部端子を有する半導体装置に関し、特に、ターンオフ時に主電流が転流するゲート転流型半導体装置に関する。
【０００２】
【従来の技術】
半導体装置において、主電流を全てターンオフ時にゲート側へ転流することができるゲート転流型ターンオフ（Gate Commuted Turn-off）半導体素子としてＧＣＴサイリスタがある。一般に、ＧＣＴサイリスタは、そのゲートを駆動するための回路であるゲートドライブユニットと配線で接続され、ＧＣＴユニットとして使用される。
【０００３】
図８に従来のＧＣＴサイリスタの構成を示す。同図に示すようにＧＣＴサイリスタは、アノードポスト電極１とカソードポスト電極２の間に導電性を有する緩衝材５を介して半導体基板３を配した構造を有する。アノードポスト電極１とカソードポスト電極２に挟まれた半導体基板３は絶縁性を有するセラミック筒４内に収容される。セラミック筒４の開口部にはフランジ１６及びカソードキャップ１８とが配置される。カソードキャップ１８はゲートドライブユニット基板のカソード端子台とＧＣＴサイリスタのカソード電極との接続部材となる。半導体基板３には、ゲート電極を有し、そのゲート電極に印加されるゲート信号により制御され、主電流を全てターンオフ時にゲート側へ転流することができる半導体素子が形成されている。
【０００４】
図９は、従来のＧＣＴサイリスタのリングゲート３１ａ及びリード線３１ｂを示した図である。半導体基板３へはこのリングゲート３１ａ及びリード線３１ｂを介して外部よりゲート信号が伝達される。従来のＧＣＴサイリスタでは、セラミック筒４に貫通孔が設けられており、その中にリード線３１ｂが通され、外部に取り出されていた。
【０００５】
【発明が解決しようとする課題】
ＧＣＴサイリスタにおいては、ＧＣＴサイリスタとゲートドライブユニットを接続する配線のインダクタンスが大きいと、ターンオフ時の迅速な転流を妨げ、また、半導体基板内部の局部発熱における破壊を招く場合がある。このような場合、制御電流の大容量化、高速スイッチング動作の実現が妨げられるという弊害がある。
【０００６】
図９に示す構成において、配線インダクタンスを小さくするためには複数のリード線を設ければよい。しかし、単に１つのリングゲート３１ａに対して複数のリード線３１ｂを取りつけただけでは、組立工程において、複数のリード線が妨げになり、リングゲート３１ａをセラミック筒４内に収容することは不可能である。
【０００７】
配線インダクタンスを低減するＧＣＴサイリスタの例として図１０に示す構成が考案されている。同図に示すＧＣＴサイリスタでは、図１１に示すように半導体素子の中心に対し放射状に設けた複数のゲート端子を有するゲートリング８を用いている。この構成により、インダクタンスの低減を図り、ターンオフ時のゲート逆電流上昇率（ｄｉＧＱ／ｄｔ）を大幅に上昇させ、ターンオフ時の迅速な転流を可能とし、制御電流の大容量化、高速スイッチング動作を実現する。
【０００８】
同図において、アノードポスト電極１の外側にアノードフィン１０を配置し、カソードキャップ１８の外側にカソードフィン１１を配置し、これらを圧接により接続している。ゲートリング８は、２つのセラミック筒４ａ、４ｂに挟まれ、Ａｇロー付けで固着され、ゲートとカソード間の絶縁性を保持するように支持される。また、ゲートリング８は、バネ等の弾性体７によりゲート電極であるリングゲート６に圧接される。従来において以上の構成によりインダクタンスの低減を図っている。
【０００９】
しかし、上述の様に、２つの分割したセラミック筒４ａ、４ｂを使用しているため、セラミックの加工処理が煩雑となり、また、構成部品数が増加するため部品精度の保持が困難となり、部材コストが高くなるという問題がある。
【００１０】
本発明は上記課題を解決すべくなされたものであり、その目的とするところは、絶縁容器内に半導体素子を収容し、その半導体素子の電極の電位を制御するための外部端子を有する半導体装置において、部材コストを低減しつつ制御電流の大容量化、高速スイッチング動作を実現する半導体装置を提供することにある。
【００１１】
【課題を解決するための手段】
本発明に係る半導体装置は、ターンオフ時に主電流が転流するゲート電極を有する半導体素子が絶縁容器内に収容されてなるゲート転流型半導体装置であって、半導体素子のゲート電極に接続した複数の外部端子を有する。絶縁容器には複数の貫通孔が設けられ、各貫通孔には各外部端子に接続されたリード線が通される。各リード線には、半導体素子のゲート電極と電気的接続を得るためにリード線毎に設けられた、所定の形状を有する内部端子が接続されている。各リード線は等ピッチに配設されている。
このような半導体装置によれば、ゲート電極に接続された複数の外部端子を有するため配線インダクタンスを低減でき、制御電流の大容量化、高速スイッチング動作を実現できる。また、絶縁容器に複雑な加工処理を施す必要がなく、部品点数を低減できるため、製造コストを低減できる。
【００１２】
上記の半導体装置において、リード線の端子の形状は円板形状であってもよい。このとき、各リード線の内部端子は積み重ねられて半導体素子のゲート電極と接続されるのが好ましい。円板形状の内部端子を用いて半導体素子と電気的接続を得ることにより、半導体素子の中心部からゲート信号を供給するための有効電極面積を十分に確保できる。
【００１３】
また、上記の半導体装置において、リード線の内部端子の形状はリング形状であってもよい。このとき、各リード線の端子は積み重ねられて半導体素子のゲート電極と接続されるのが好ましい。リング形状の内部端子を用いて半導体素子と電気的接続を得ることにより、半導体素子の外周部からゲート信号を供給することが可能となる。
【００１４】
また、上記の半導体装置において、リード線の内部端子の形状は扇形状であってもよい。このとき、各端子が並置されて半導体素子のゲート電極に接続されるのが好ましい。扇形状の内部端子を並置して半導体素子と電気的接続を得ることにより、ゲート信号がほぼ均等にゲート電極に供給されるため、内部端子を積み重ねて用いる場合に比してより効率的に転流動作が実現できる。
【００１５】
また、上記の半導体装置において、リード線の内部端子の形状は略Ｕ字状であってもよい。各内部端子は並置されて半導体素子のゲート電極に接続されるのが好ましい。略Ｕ字状の内部端子を並置して半導体素子と電気的接続を得ることにより、半導体素子の外周部からゲート信号を供給する場合に、ゲート信号がほぼ均等にゲート電極に供給されるため、端子を積み重ねて用いる場合に比してより効率的に転流動作が実現できる。
【００１６】
また、上記の半導体装置において、一部のリード線の内部端子の形状は円板形状であり、残りのリード線の端子の形状はリング形状であってもよい。このとき、円板形状の内部端子を複数積み重ねて半導体素子のゲート電極の中心付近に接続し、リング形状の内部端子を複数積み重ねて半導体素子のゲート電極の外周部分に接続し、さらに、円板形状の内部端子及びリング形状の内部端子のそれぞれのリード線を等ピッチに配設するのが好ましい。本構成により、半導体素子の中心部と外周部の双方からゲート信号が供給が可能となり、より均一な転流動作が実現され、信頼性高い半導体装置を実現できる。
【００１７】
また、上記の半導体装置において、一部のリード線の内部端子の形状は扇形状であり、残りのリード線の内部端子の形状はリング形状であってもよい。このとき、扇形状の電極部を並置して半導体素子のゲート電極の中心付近に接続し、リング形状の内部端子を積み重ねて半導体素子のゲート電極の外周部分に接続し、さらに、並置された複数の内部端子のリード線を等ピッチに配設し、積み重ねられた複数の内部端子のリード線を等ピッチに配設するのが好ましい。本構成により、半導体素子の中心部と外周部の双方からゲート信号が供給が可能となり、さらに、半導体素子の中心部においてより均等にゲート信号が伝達されるため、より信頼性高い半導体装置を実現できる。
【００１８】
また、上記の半導体装置において、一部のリード線の内部端子の形状は円板形状であり、残りのリード線の内部端子の形状は略Ｕ字状であってもよい。このとき、円板形状の内部端子を積み重ねて半導体素子のゲート電極の中心付近に接続し、略Ｕ字状の内部端子を並置して半導体素子のゲート電極の外周部分に接続し、さらに、並置された複数の内部端子のリード線を等ピッチに配設し、積み重ねられた複数の端子のリード線を等ピッチに配設するのが好ましい。本構成により、半導体素子の中心部と外周部の双方からゲート信号が供給が可能となり、さらに、半導体素子の外周部においてより均等にゲート信号が伝達されるため、より信頼性高い半導体装置を実現できる。
【００１９】
また、上記の半導体装置において、一部のリード線の内部端子の形状は扇形状であり、残りのリード線の内部端子の形状は略Ｕ字状であってもよい。このとき、扇形状の内部端子を並置して半導体素子のゲート電極の中心付近に接続し、略Ｕ字状の内部端子を並置して半導体素子のゲート電極の外周部分に接続し、さらに、並置された複数の内部端子のリード線を等ピッチに配設し、積み重ねられた複数の内部端子のリード線を等ピッチに配設するのが好ましい。本構成により、半導体素子の中心部と外周部の双方からゲート信号が供給が可能となり、さらに、半導体素子の中心部及び外周部においてより均等にゲート信号が伝達されるため、より信頼性高い半導体装置を実現できる。
【００２０】
以上の半導体装置において、リード線と内部端子との接続部において可撓部を設けてもよい。可撓部により、温度上昇時の熱応力を吸収し、より信頼性の高い半導体装置を構成できる。
【００２１】
また、リード線の少なくとも一部分を平板状に形成してもよい。平板状部分を設けることにより、表面積が増大し、リード線の配線インダクタンスをより低減することができる。
【００２２】
また、リード線の内部端子に無光沢メッキを施すのが好ましい。これにより、ゲートリード線の電極間の接触抵抗の低減を図ることができる。
【００２３】
【発明の実施の形態】
以下添付の図面を参照して、本発明に係る半導体装置の実施の形態を詳細に説明する。以下に説明する本発明に係る半導体装置は、ターンオフ時に主電流を全てゲート側へ転流することができるゲート転流型ターンオフ（Gate Commuted Turn-off）半導体素子（ＧＣＴ素子）である。半導体装置は、そのゲートを駆動するための回路であるゲートドライブユニットと配線で接続されて一体になり、ＧＣＴユニットとして使用される。
【００２４】
実施の形態１．
図１に本実施形態の半導体装置の構成を示す。図１（ａ）は半導体装置の横断面図であり、図１（ｂ）は上面図である。本実施形態の半導体装置は２つのゲート端子１７を有する。半導体装置は、アノードポスト電極１とカソードポスト電極２の間にタングステン等の導電性材料からなる緩衝材５を介して半導体基板３を配した構造を有する。半導体基板３はアノードポスト電極１とカソードポスト電極２とともに絶縁容器であるセラミック筒４内に収容される。セラミック筒４の開口部にはフランジ１６及びカソードキャップ１８とが配置される。これらは、アノードポスト電極１とカソードポスト電極２とともにセラミック筒４に圧接される。半導体基板３はアノード電極、カソード電極及びゲート電極を有しており、その基板３上にはゲート電極に印加されるゲート信号により制御され、主電流を全てターンオフ時にゲート側へ転流することができる半導体素子が形成されている。
【００２５】
セラミック筒４には、ゲート端子数に対応して２つの貫通孔が設けられ、それぞれの貫通孔内にゲートパイプ１２ａ、１２ｂが取りつけられている。ゲートパイプ１２ａ、１２ｂは他の金具部品とともにＡｇロー付けされる。そのパイプ１２ａ、１２ｂ内には、２つのゲート端子から半導体基板３のゲート電極にゲート信号を伝達するためのゲートリード線１３ａ、１３ｂが通されている。ゲートリード線１３ａ、１３ｂの一端はゲート端子１７に接続される。
【００２６】
ゲートリード線１３ａ、１３ｂは、図２（ａ）に示すように、ゲート端子１７に接続された側と反対の端に円板状の薄板電極である内部ゲート端子１３ｘ、１３ｙがＡｇでロー付けされて接続されている。内部ゲート端子１３ｘ、１３ｙはＡｇロー付けに限らず、圧着によりゲートリード線１３ａ、１３ｂに接続されてもよい。ゲートリード線は可撓性を有するものが好ましい。
【００２７】
図１に示す半導体装置は半導体基板３の中央部からゲ−ト配線を引き出す構成を有する。このため、ゲート電極６が半導体基板３の中央部（ゲート電極）と電気的接続されるよう配置されている。ゲートリード線１３ａ、１３ｂの内部ゲート端子１３ｘ、１３ｙは積み重ねられて、バネ等の弾性体７によってゲート電極６に圧接される。これにより半導体基板３のゲート電極とゲートリード線１３ａ、１３ｂとの電気的な接続が得られる。なお、Ｎ個（Ｎ≧２）のゲート端子を設ける場合は、Ｎ個の円板状の電極が積み重ねられることになる。このとき、各ゲートリード線は等ピッチに配設されるのが好ましい。
【００２８】
以上のように構成される半導体装置はゲート端子に対応させてゲートリ−ド線を複数設けているため、ゲート部の配線インダクタンスを低減でき、高速スイッチング動作を実現できる。
【００２９】
また、セラミック筒４において貫通孔を設け、そこにゲートリード線１３ａ、１３ｂを通しているため、セラミック筒を分割する必要がなく、部品数の増加、加工の煩雑さ等の弊害がない。
【００３０】
また、本実施形態の半導体装置においては、ゲートリード線１３ａ、１３ｂの内部ゲート端子１３ｘ、１３ｙを、各ゲート端子に対応するリード線毎に設けている。これにより、半導体装置の製造工程において、リード線毎に容器内への収納が可能となるため、ゲート端子が複数設けられて収容すべきリード線数が多数になった場合であっても、ゲートリード１３ａ、１３ｂを容易に容器内へ収納することができる。
【００３１】
図２（ｂ）に本実施形態における内部ゲート端子の別の形状を示す。本実施形態では、２つのゲート端子１７を設けていることから、電極の形状を図２（ａ）に示す円板を２分割した形状すなわち半円板状にしている。この場合は、内部ゲート端子１３ｐ、１３ｑを、円板となるように並置し、その上にゲート電極６を配置して半導体基板３のゲート電極に対して電気的接続を得る。これにより、２枚の電極を積み重ねる必要がなく、各リード線１４ａ、１４ｂからのゲート信号がほぼ均等にゲート電極６に供給されるため、実施の形態１の場合に比してより効率的に転流動作が実現できる。なお、Ｎ個（Ｎ≧２）のゲート端子を設けた場合は、内部ゲート端子の形状を図２（ａ）に示す円板をＮ等分した形状（すなわち扇形状）にしてもよい。各ゲートリード線は等ピッチに配設されるのが好ましい。
【００３２】
本実施形態のように半導体基板の中心部にゲート電極を配置することで、半導体基板の有効電極面積を多くとることができる。
【００３３】
実施の形態２．
図３に、実施の形態２の半導体装置の構成を示す。図３（ａ）は半導体装置の横断面図であり、図３（ｂ）は上面図である。本実施形態では、半導体基板３の外周部からゲート配線を引き出すための構成を示す。
【００３４】
図３（ａ）に示すように、半導体装置においてゲート電極６は半導体基板３の外周部に接続する。ゲート電極６はリング形状を有する。ゲートリード線１４ａ、１４ｂの電極である内部ゲート端子１４ｘ、１４ｙは弾性体７によりゲート電極６に圧接される。ゲートリード線１４ａ、１４ｂの内部ゲート端子１４ｘ、１４ｙは図４（ａ）に示すようにリング形状を有している。他の構成は実施の形態１の場合と同様である。
【００３５】
本実施形態の構成によれば、半導体基板の外周辺部からゲート配線を引き出すことが可能となる。このように外周部からゲート配線を引き出すことによりリード線１４ａ、１４ｂの長さを短くでき、配線インダクタンスを低減できる。
【００３６】
図４（ｂ）に本実施形態における内部ゲート端子の別の形状を示す。同図に示すように内部ゲート端子１４ｐ、１４ｑは、リング形状の内部ゲート端子１４ｘ、１４ｙを２分割した形状すなわち略Ｕ字状であってもよい。この場合は、内部ゲート端子１４ｐ、１４ｑをリング形状を形成するように並置し、その上にゲート電極６を配置し、半導体基板３のゲート電極に対して電気的接続を得る。このように電極部を積み重ねる必要がないので、各リード線１４ｐ、１４ｑからのゲート信号がほぼ均等にゲート電極６に供給されるため、より効率的に転流動作が実現できる。特に、リード線の数を増加する場合により有効である。なお、Ｎ個のゲート端子を設ける場合は、内部ゲート端子の形状を図４（ａ）に示すリングをＮ等分した形状（略Ｕ字状）にしてもよい。
【００３７】
実施の形態３．
図５にゲートリード線の好ましい構成を示す。本実施形態では、ゲートリード線１３ａ、１３ｂ…と内部ゲート端子１３ｐ、１３ｑ…の接続部にベンド部１９を設けており、これによりリード線１３ａ、１３ｂ…が可撓可能になり、ゲート部の通電による温度上昇時の熱応力を吸収し、信頼性の高い素子を構成できる。すなわち、半導体基板の中心部にゲート電極を配置するものについては、必然的にリード線が長くなり、より高温になりやすく、温度サイクルによる金属疲労が生じやすいため、特に、このような場合に図５に示すリード線の構成が有効となる。
【００３８】
実施の形態４．
図６にゲートリード線の好ましい構成を示す。同図に示すように本実施形態のリード線は少なくとも一部に平板形状部分２１を有している。このように、平板形状部分２１を設けることにより、表面積が増大し、ゲートリードの配線インダクタンスをより低減することができる。
【００３９】
実施の形態５．
図７に実施の形態５の半導体装置の構成を示す。本実施形態の半導体装置は、半導体基板３の中心部と外周部のそれぞれに対してゲート信号の伝達を可能とするものである。
【００４０】
図７に示す例では、半導体装置において、半導体基板３の中心部には実施の形態１で示した電極構造を採用し、半導体基板３の外周部には実施の形態２で示した電極構造を採用する。半導体基板３の中心部、外周部においては、電極構造として前述の実施形態に示した電極構造を種々組み合わせて使用できる。
【００４１】
ゲート端子からの転流信号に対し、ゲート電極からの距離が遠い部分では、主電流の影響を受けて局部的に発熱し破壊に至ることがある。本実施形態の構成によれば、半導体基板の中心部及び外周部からゲート信号（転流信号）を供給できるため、より均一な転流動作がなされ、大電流に対応でき、高い信頼性を有するＧＣＴ素子を実現できる。
【００４２】
以上の実施形態において、ゲートリード線の内部ゲート端子１３ｘ、１３ｙ、１３ｐ、１３ｑ、１４ｘ、１４ｙ、１４ｐ、１４ｑには、無光沢（軟質）メッキを施してもよい。これにより、内部ゲート端子間の接触抵抗の低減を図ることができる。また、半導体基板３の中心部、外周部において内部ゲート端子に接続する各リード線は等ピッチに配設されるのが好ましい。
【００４３】
【発明の効果】
本発明の半導体装置によれば、半導体素子のゲート電極に接続した複数の外部端子を設けることができるため配線インダクタンスを低減でき、制御電流の大容量化、高速スイッチング動作を実現できる。また、絶縁容器に複雑な加工処理を施す必要がなく、部品点数を低減できるため、製造コストを低減できる。
【図面の簡単な説明】
【図１】  本発明の実施の形態１に係る半導体装置（ＧＣＴ素子）の（ａ）横断面図、及び（ｂ）上面図。
【図２】  ゲートリード線とその電極を説明した図。
【図３】  本発明の実施の形態２に係る半導体装置（ＧＣＴ素子）の（ａ）横断面図、及び（ｂ）上面図。
【図４】  ゲートリード線とその電極を説明した図。
【図５】  ベンド部を設けたゲートリード線を説明した図（実施の形態３）。
【図６】  一部に平板形状部を設けたゲートリード線を説明した図（実施の形態４）。
【図７】  本発明の実施の形態５に係る半導体装置（ＧＣＴ素子）の（ａ）横断面図、及び（ｂ）上面図。
【図８】  従来の半導体装置（ＧＣＴ素子）の（ａ）横断面図、及び（ｂ）上面図。
【図９】  従来のゲートリード線とその電極を説明した図。
【図１０】  従来の半導体装置（ＧＣＴ素子）の（ａ）横断面図、及び（ｂ）上面図。
【図１１】  従来のゲート電極を説明した図。
【符号の説明】
１  アノードポスト電極、  ２  カソードポスト電極、  ３  半導体基板、  ４  セラミック筒、  ６  ゲート電極、  ７  弾性体（バネ）、  １３ａ，１３ｂ，１４ａ，１４ｂ  ゲートリード線、  １３ｘ，１３ｙ，１３ｐ，１３ｑ，１４ｘ，１４ｙ，１４ｐ，１４ｑ  内部ゲート端子。
【図１】
0004125908.tif 000002
【図２】
0004125908.tif 000003
【図３】
0004125908.tif 000004
【図４】
0004125908.tif 000005
【図５】
0004125908.tif 000006
【図６】
0004125908.tif 000007
【図７】
0004125908.tif 000008
【図８】
0004125908.tif 000009
【図９】
0004125908.tif 000010
【図１０】
0004125908.tif 000011
【図１１】
0004125908.tif 000012