(57)【特許請求の範囲】
【請求項１】
Ａ／Ｄ変換器によりディジタルに変換されたアナログ入力信号の波形データをストレージコントローラを介してメモリに書き込むとともに、上記メモリに書き込まれる波形データを被判定データとしてＣＰＵ（中央演算処理ユニット）にて所定の管理値と比較して波形判定を行なうにあたって、上記ＣＰＵは、上記メモリから上記被判定データの一周期前のアドレスに書き込まれている波形データを読み出して比較基準データとし、上記比較基準データに基づいて上記管理値を設定する波形記録計の波形判定方法において、
上記アナログ入力信号のゼロクロス点を検出するゼロクロス検出回路を備え、上記ＣＰＵは、上記ゼロクロス検出回路からのゼロクロス信号を受けた時点のゼロクロスアドレスよりも所定のｐポイント前（ｐは正の整数）に存在している所定アドレスの波形データを上記被判定データとするとともに、上記被判定データの一周期前の波形データを上記管理値を設定するための上記比較基準データとし、
上記比較基準データのアドレスを中心としてその前後にそれぞれ幅ｐをもたせ、その２×ｐ幅分のアドレスを一方向に検索して求められる最大値および最小値を加味して上記管理値を設定し、上記被判定データと上記管理値との比較判定の都度、その比較判定に要した時間に相当するアドレス分、上記被判定データおよび上記比較基準データの各アドレスを次のゼロクロスが検出されるまで逐次更新することを特徴とする波形記録計の波形判定方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は波形記録計の波形判定方法に関し、さらに詳しく言えば、一周期前の波形データに基づいて判定基準としての管理値（管理幅）を設定し、メモリに取り込まれる波形データをリアルタイムで判定し得るようにした波形記録計の波形判定方法に関するものである。
【０００２】
【従来の技術】
波形記録計において、被測定入力波形（被判定波形）がある範囲に入っているかどうかを見る場合、従来では測定前にまず図７（ａ）に示されているように、その被判定波形１の周波数に合わせた正弦波を上下方向に設定値（管理幅）Ｄ分移動させた上限波形２ａと下限波形２ｂとを作成する。
【０００３】
そして、実際の測定時には、被判定波形１のゼロクロスと、上限波形２ａおよび下限波形２ｂによる管理幅Ｄのゼロクロスとを合わせ、被判定波形１がその管理幅Ｄを越えていないかをリアルタイムで判定し、図７（ｂ）に例示されているように、被判定波形１の一部分１ａが管理幅Ｄから逸脱した場合には、その時点でトリガをかけて例えばＮＧ表示などをするようにしている。
【０００４】
【発明が解決しようとする課題】
これによれば、判定処理をリアルタイムで行なうことができるため、デットタイムがほとんど生ずることはないが、管理幅Ｄは正弦波に限られるという制限がある。また、管理幅Ｄが事前に固定されているため、被判定波形１の振幅が例えばゆるやかに変化するような場合にもＮＧトリガがかけられてしまうという不都合があった。
【０００５】
本発明は、このような課題を解決するためになされたもので、その目的は、被判定波形自体に基づいて管理幅を設定して、しかもリアルタイムで波形判定が行なえるようにした波形記録計の波形判定方法を提供することにある。
【０００６】
【課題を解決するための手段】
上記目的を達成するため、本発明は、Ａ／Ｄ変換器によりディジタルに変換されたアナログ入力信号の波形データをストレージコントローラを介してメモリに書き込むとともに、上記メモリに書き込まれる波形データを被判定データとしてＣＰＵ（中央演算処理ユニット）にて所定の管理値と比較して波形判定を行なうにあたって、上記ＣＰＵは、上記メモリから上記被判定データの一周期前のアドレスに書き込まれている波形データを読み出して比較基準データとし、上記比較基準データに基づいて上記管理値を設定する波形記録計の波形判定方法において、上記アナログ入力信号のゼロクロス点を検出するゼロクロス検出回路を備え、上記ＣＰＵは、上記ゼロクロス検出回路からのゼロクロス信号を受けた時点のゼロクロスアドレスよりも所定のｐポイント前（ｐは正の整数）に存在している所定アドレスの波形データを上記被判定データとするとともに、上記被判定データの一周期前の波形データを上記管理値を設定するための上記比較基準データとし、上記比較基準データのアドレスを中心としてその前後にそれぞれ幅ｐをもたせ、その２×ｐ幅分のアドレスを一方向に検索して求められる最大値および最小値を加味して上記管理値を設定し、上記被判定データと上記管理値との比較判定の都度、その比較判定に要した時間に相当するアドレス分、上記被判定データおよび上記比較基準データの各アドレスを次のゼロクロスが検出されるまで逐次更新することを特徴としている。
【０００７】
本発明によれば、被判定波形に即した管理値（管理幅）が設定されるため、従来のように正弦波に限定されることがなく、その自由度が大であり、より正確な波形判定をリアルタイムで行なうことができる。
【０００８】
また、ゼロクロス検出回路によりアナログ入力信号のゼロクロス点を検出し、そのゼロクロス信号を受けた時点のゼロクロスアドレスよりも所定ポイント前に存在している所定アドレスの波形データを上記被判定データとするとともに、その管理値を設定するための比較基準データを同被判定データの一周期前の波形データとすることにより、ゼロクロス点から外れたアドレス同士での比較が行なわれることになる。
【０００９】
また、被判定データと管理値との比較判定の都度、その比較判定に要した時間に相当するアドレス分、被判定データおよび比較基準データの各アドレスが逐次更新されることにより、被判定波形全体にわたっての波形判定を行なうことができる。
【００１０】
さらには、被判定データと管理値との比較判定は、ゼロクロス信号を基準としてアナログ入力信号の一周期単位で繰り返し行なわれるとよく、これによれば各周期ごとに波形判定が行なわれることになる。
【００１１】
そして、この管理幅を設定するにあたっては、比較基準データに同データのアドレスを含むその前後にわたる所定アドレス内から求められた最大値および最小値を加味することにより、管理幅を実際の被判定波形に即したものとすることができる。
【００１２】
また、所定アドレス内から最大値および最小値を検出するには、比較基準データのアドレスを始端としてその下位もしくは上位の一方向に向けて所定範囲のアドレスを見ることにより、ＣＰＵの動作ステップが少なくて済み、その処理負担をより軽減することができる。
【００１３】
【発明の実施の形態】
次に、本発明の技術的思想をよりよく理解するため、図面を参照しながらその実施の形態について説明する。
【００１４】
まず、図１を参照すると、アナログ入力信号は増幅器１１にて所定に増幅された後、Ａ／Ｄ変換器１２にてディジタル信号に変換され、その波形データはストレージコントローラとしてのＤＭＡ（ダイレクトメモリアクセス）１３を介してメモリ１４に書き込まれる。ＤＭＡ１３はＣＰＵ１５とは無関係にＡ／Ｄ変換器１２のサンプリングクロックに合わせて波形データをメモリ１４に格納していくが、ＣＰＵ１５はそのアドレス情報を適宜読み取ることができる。
【００１５】
この波形記録計には、アナログ入力信号のゼロクロス点を検出するゼロクロス検出回路１６が設けられている。ＣＰＵ（中央演算処理ユニット）１５は、そのゼロクロス検出回路１６からのゼロクロス信号ＺＣＳを受け取った時点で、ＤＭＡ１３からの波形データのアドレス情報に基づいて波形判定処理を開始する。
【００１６】
ＣＰＵ１５には、この波形判定処理を行なうため次の４つの変数が用意されている。
（１）ＺＣＳ−ｒｅａｌ…ＣＰＵ１５がＺＣＳを受け取った時のアドレス
（２）ＺＣＳ−ｐｒｅ……一つ前のＺＣＳを受け取った時のアドレス
（後述するが、ＺＣＳの数ポイント前のアドレス）
（３）ｒｅａｌ−ｊｄｇ…被判定データのアドレス
（４）ｐｒｅ−ｊｄｇ……ｒｅａｌ−ｊｄｇの一周期前のアドレス
【００１７】
これを前提として、図２および図３の波形図と図４のフローチャートに基づいてＣＰＵ１５の動作を説明する。まず、ゼロクロス検出回路１６からゼロクロス信号ＺＣＳが出力されると（ステップＳＴ１でＹＥＳ）、ＣＰＵ１５はＤＭＡ１３からその時点のアドレスを読み取り、そのアドレスを変数ＺＣＳ−ｒｅａｌに書き込む（ステップＳＴ２）。
【００１８】
次に、ＣＰＵ１５は前のＺＣＳアドレスの変数ＺＣＳ−ｐｒｅを一周期前の位置として変数ｐｒｅ−ｊｄｇにコピーする（ステップＳＴ３）。そのコピー後、変数ＺＣＳ−ｐｒｅにＺＣＳ−ｒｅａｌの数ポイントｐ前のアドレス（ＺＣＳｒｅａｌ−ｐ）を書き込むとともに、同アドレス（ＺＣＳｒｅａｌ−ｐ）を変数ｒｅａｌ−ｊｄｇにも書き込む（ステップＳＴ４）。
【００１９】
しかる後、ＣＰＵ１５はｐｒｅ−ｊｄｇとして指定されたアドレスの波形データを比較基準データとして管理幅を設定する（ステップＳＴ５）。この実施例においては、図３に示されているように、ｐｒｅ−ｊｄｇのアドレスの前後に存在する所定数の波形データの中から最大値と最小値とを検出する。そして、その最大値に所定値を加えて管理幅の上限値ＪＬＭＡＸとするとともに、最小値から所定値を減算して管理幅の下限値ＪＬＭＩＮとしている。
【００２０】
このようにして管理幅を設定した後、ｒｅａｌ−ｊｄｇの示すアドレスの波形データがその管理幅（ＪＬＭＩＮ〜ＪＬＭＡＸ）内にあるかの判定を行なう（ステップＳＴ６）。
ＹＥＳであれば次段（ステップＳＴ７）に直接移行するが、ＮＯ（管理幅外）であればステップＳＴ６ａで例えばＮＧ表示を行なった後、ステップＳＴ７に移行する。
【００２１】
ステップＳＴ７では判定処理に要した時間分を加算して、ｐｒｅ−ｊｄｇおよびｒｅａｌ−ｊｄｇの各アドレスを進め、ステップＳＴ８で次のゼロクロス信号ＺＣＳが検出されるまで、ステップＳＴ５およびステップＳＴ７を繰り返し、各ｐｒｅ−ｊｄｇの波形データを比較基準データとしてそれぞれ管理幅を設定するとともに、各ｒｅａｌ−ｊｄｇの波形データとの比較判定を行なう。
【００２２】
ステップＳＴ８で次のゼロクロス信号が検出されるとステップＳＴ２に戻り、上記の動作が繰り返され、一周期前の波形データを基準にしての管理幅が設定されることになる。
このようにして、本発明によれば、図５に例示されているように、管理幅が従来のように正弦波に限定されることなく、被判定波形に即した管理幅（鎖線波形参照）を設定することができる。したがって、同図（ｂ）のようにゆるやかな振幅変動には応答せず、急激な振幅変動時にのみ適切にトリガをかけることも可能となる。
【００２３】
なお、変数ＺＣＳ−ｐｒｅをＺＣＳ−ｒｅａｌからｐポイントずらせているのは、管理幅を設定する際、その時間軸方向に幅を持たせるのに計算しやすくするためである。
【００２４】
その場合、図６（ａ）に示されているように、ｐｒｅ−ｊｄｇのアドレスを中心としてその前後（両側）にそれぞれ幅ｐを持たせて、その中から最大値、最小値を検出するには、ＣＰＵはｐｒｅ−ｊｄｇのマイナス（下位）方向と、プラス（上位）方向のデータを見なくてはならならない。
【００２５】
そこで、図６（ｂ）に示されているように、ｐｒｅ−ｊｄｇのアドレスをあらかじめｐポイント分減じておくことにより、ＣＰＵはそのアドレスからプラス方向に２ｐ幅分のアドレスを検索するだけでよくなり、ＣＰＵの負担が軽減されることになる。
【００２６】
【発明の効果】
以上説明したように、本発明によれば、被判定波形を所定の管理幅（もしくは管理値）と比較して波形判定を行なうにあたって、その管理幅を一周期前のアドレスに書き込まれている波形データを基準として設定するようにしたことにより、従来のように正弦波に限定されることなく、被判定波形に即した管理幅を設定することができ、また、その管理幅に基づいてリアルタイムで波形判定を行なうことができる。
【図面の簡単な説明】
【図１】本発明の波形判定方法を実施するための波形記録計を示したブロック線図。
【図２】本発明の波形判定方法で用いられる変数を被判定波形上に示した波形図。
【図３】本発明の波形判定方法を説明するための説明図。
【図４】本発明による波形判定処理動作を説明するためのフローチャート。
【図５】本発明により設定される管理幅を被判定波形とともに例示した波形図。
【図６】本発明でｐｒｅ−ｊｄｇの波形データより管理幅を設定する際のアドレス検索方法を説明するための説明図。
【図７】従来の波形判定時に設定される管理幅を被判定波形とともに示した波形図。
【符号の説明】
１１  増幅器
１２  Ａ／Ｄ変換器
１３  ＤＭＡ（ストレージコントローラ）
１４  メモリ
１５  ＣＰＵ
１６  ゼロクロス検出回路
【図１】
0004073049.tif 000002
【図２】
0004073049.tif 000003
【図３】
0004073049.tif 000004
【図４】
0004073049.tif 000005
【図５】
0004073049.tif 000006
【図６】
0004073049.tif 000007
【図７】
0004073049.tif 000008