(57)【特許請求の範囲】
【請求項１】
電流を流すための一対の電流取り出し領域を有する半導体基板と、
前記電流取り出し領域を含む前記半導体基板上方に形成され、上面とゲート電極用開口部を有する第一絶縁膜と、
前記ゲート電極用開口部で前記半導体基板上に形成され、前記半導体基板上で電流方向の寸法を制限し、上に向うに従って前記電流方向の寸法が単調に増大する順テーパ形状を有する基部と、前記基部の上に形成され、電流方向の寸法が、前記第一絶縁膜の上面より離れた上の高さでステップ状に拡大した傘部とを有し、前記基部が前記ゲート電極用開口部で前記半導体基板に接すると共に、電流方向の両端部の少なくとも一方で前記第一絶縁膜の上面上に乗り上げ、前記第一絶縁膜が前記基部の下面に入り込んでいる構造を有するマッシュルーム型ゲート電極構造と、
を有する半導体装置。
【請求項２】
前記ゲート電極構造の基部が、前記両端部の一方で前記第一絶縁膜上に乗
り上げ、該一方の側で他の側よりも大きな順テーパを有する請求項１記載の半導体装置。
【請求項３】
複数のトランジスタ領域を有する半導体基板と、
前記複数のトランジスタ領域で前記半導体基板上方に形成され、各々前記半導体基板上で電流方向の寸法を制限した基部と、前記基部の上に形成され電流方向の寸法がステップ状に拡大した傘部とを有する複数のマッシュルーム型ゲート電極構造と、
を有し、前記複数のマッシュルーム型ゲート電極構造の少なくとも一部は上に向うに従って電流方向の寸法が単調に増大するテーパ形状を有し、テーパ形状の角度がトランジスタ領域に応じて異なるものを含む半導体装置。
【請求項４】
電流を流すための一対の電流取り出し領域を有する半導体基板と、
前記一対の電流取り出し領域の間で、前記半導体基板表面上に形成され、ほぼ垂直な側壁を有する第１の基部と、電流方向に関して順テーパを有し、該第１の基部上に形成された第２の基部と、その上に形成され、該第２の基部の順テーパより大きな順テーパを有する第３の基部と、その上に形成され電流方向の寸法がステップ状に拡大した傘部とを有するマッシュルーム型ゲート電極構造と、
を有する半導体装置。
【請求項５】
（ａ）一対の電流取り出し領域を備えた半導体基板を準備する工程と、
（ｂ）前記半導体基板上に絶縁層を形成する工程と、
（ｃ）前記絶縁層上にレジスト積層を形成する工程と、
（ｄ）前記レジスト積層の上層部に中広がりの上部開口を形成する工程と、
（ｅ）前記レジスト積層の下層部に、前記上部開口に連続し、電流方向の寸法を制限し、ほぼ垂直な側壁を有する下部開口を形成する工程と、
（ｆ）前記下部開口内に露出した絶縁膜をエッチングする工程と、
（ｇ）前記レジスト積層を熱処理し、前記下部開口の側壁を変形させ、電流方向端部の少なくとも一方が前記絶縁層端部から後退すると共に、上に向うに従って前記下部開口の電流方向の寸法が単調に増大するように順テーパ化する工程と、
（ｈ）前記下部開口内にゲート電極基部を埋め込むと共に、前記上部開口内に電流方向寸法の拡大した傘部を形成する工程と、
を含む半導体装置の製造方法。
【請求項６】
さらに（ｉ）前記レジスト積層の下層部に対して、前記下部開口または下部開口となるべき領域に隣接する一対の領域の少なくとも一方にエネルギビームを照射する工程を含み、前記工程（ｇ）がエネルギビーム照射領域と非照射領域とでテーパ化の程度が異なるようにする請求項５記載の半導体装置の製造方法。
【請求項７】
（ａ）複数の素子領域を備えた半導体基板を準備する工程と、
（ｂ）前記半導体基板上方にレジスト積層を形成する工程と、
（ｃ）前記複数の素子領域の各々において、前記レジスト積層の上層部に上部開口を画定するためのエネルギ線照射を行い、前記複数の素子領域の少なくとも一部において、前記レジスト積層の下層部に、素子領域に応じたドーズ量のエネルギ線照射を行なう工程と、  （ｄ）前記複数の素子領域の各々において、前記レジスト積層の上層部に中広がりの上部開口を形成する工程と、
（ｅ）前記複数の素子領域の各々において、前記レジスト積層の下層部に、前記上部開口に連続し、第１の方向の寸法を制限し、ほぼ垂直な側壁を有する下部開口を形成する工程と、
（ｆ）前記レジスト積層を熱処理し、前記少なくとも一部の素子領域において、前記下部開口の側壁をドーズ量に応じて変形させ、上に向うに従って前記第１の方向の寸法が単調に増大したテーパ形状を生成する工程と、
（ｇ）前記下部開口内に導電体基部を埋め込むと共に、前記上部開口内に第１の方向寸法の拡大した傘部を形成する工程と、
を含む半導体装置の製造方法。
【請求項８】
（ａ）一対の電流取り出し領域を備えた半導体基板を準備する工程と、
（ｂ）前記半導体基板上にＰＭＭＡにより第１のレジスト層を形成し、第１の温度でベークする工程と、
（ｃ）前記第１のレジスト層の上にＰＭＭＡにより第２のレジスト層を形成し、第１の温度より低い第２の温度でベークする工程と、
（ｄ）前記第１、第２のレジスト層の上に中広がりの上部開口を有する上層レジスト構造を形成する工程と、
（ｅ）前記第１、第２のレジスト層に、前記上部開口に連続し、電流方向の寸法を制限し、ほぼ垂直な側壁を有する下部開口を形成する工程と、
（ｆ）前記半導体基板を第３の温度で熱処理し、前記第１のレジスト層に第１の順テーパ化、前記第２のレジスト層に前記第１の順テーパ化より大きな第２の順テーパ化を付与する工程と、
（ｇ）前記下部開口内にゲート電極基部を埋め込むと共に、前記上部開口内に電流方向寸法の拡大した傘部を形成し、マッシュルーム型ゲート電極を形成する工程と、
を含む半導体装置の製造方法。
【請求項９】
（ａ）一対の電流取り出し領域を備えた半導体基板を準備する工程と、
（ｂ）前記半導体基板上に下層部と上層部とを含むレジスト積層を形成する工程と、
（ｃ）前記レジスト積層の上層部に中広がりの上部開口を形成する工程と、
（ｄ）前記レジスト積層の下層部に、前記上部開口に連続し、電流方向の寸法を制限し、ほぼ垂直な側壁を有する下部開口を形成する工程と,
（ｅ）前記半導体基板上方から前記下部開口底面上にゲート電極用絶縁層を蒸着する工程と、
（ｆ）前記レジスト積層を熱処理し、前記下部開口の側壁を変形させ、電流方向端部が前記ゲート電極用絶縁層端部に乗り上げると共に、上に向うに従って前記下部開口の電流方向の寸法が単調に増大するように順テーパ化する工程と、
（ｇ）前記半導体基板上方から前記上部開口および下部開口内に金属層を蒸着し、前記ゲート電極用絶縁層の上面に内包される底面を有するゲート電極基部を前記下部開口内に埋め込むと共に、前記上部開口内に電流方向寸法の拡大した傘部を形成し、マッシュルーム型ゲート電極を形成する工程と、
を含む半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置とその製造方法に関し、特にいわゆるマッシュルーム型電極を有する半導体装置とその製造方法に関する。
【０００２】
【従来の技術】
電界効果トランジスタの動作速度は、ゲート電極の電流方向の寸法であるゲート長に依存する。電界効果トランジスタを高速化するには、ゲート長を短くすることが望まれる。一方、ゲート電極の抵抗が高くなるとトランジスタの高速化に影響を与える。ゲート電極の抵抗を低く保つにはゲート電極の断面積を一定以上に保つことが望ましい。
【０００３】
ゲート電極下部の寸法を制限し、上部で寸法を拡大したマッシュルーム型ゲート電極はこのような要請に応えられる電極構造である。このようなマッシュルーム型電極のほぼ垂直に立った下部を基部、その上の断面積の広がった上部を傘部と呼ぶ。マッシュルーム型ゲート電極は、一般的にホトレジスト層に垂直側壁を有する下部開口とその上で広がった上部開口とを形成し、その上にゲート電極層を蒸着し、レジスト層を除去するリフトオフにより形成していた。
【０００４】
レジスト層に形成する垂直開口のアスペクト比が大きくなるにつれ下部垂直開口を均一にゲート電極層で埋め込むことが困難になってきた。このため、レジスト層が画定する下部開口を上方で開いた順テーパ状とし、ボイドを発生させることなく上方で広がったテーパ状のゲート電極基部を真空蒸着によって形成することが提案されている。
【０００５】
ゲート電極基部を上広がりのテーパ状にする際には、デバイスの性能及び信頼性を向上させるために、ゲート長の安定性及び半導体−ゲート電極接触部断面における形状制御が重要となる。しかしながら、従来の技術によるテーパ化手法は、均一な開口形状及び半導体‐ゲート電極接触部端面におけるゲート形状、およびその安定形成に関して十分なものとは言えなかった。
【０００６】
従来、ゲート長０．１５μｍを越える電界効果トランジスタにおいては、ホトレジスト層にほぼ垂直な側壁を有する下部開口を形成し、マッシュルーム型ゲート電極を形成しても余り問題はなかった。ところが、ゲート長が０．１５μｍ以下のデバイスを従来と同様の製造工程で製造しようすると、ゲート電極製造工程における歩留まりが悪化した。
【０００７】
そこで、ゲート電極の基部を構成するためのレジスト開口に上広がりの順テーパ形状を用いることが望まれる。
従来の技術により、上広がりのテーパ形状を有するゲート電極を作成する場合は、レジスト層にゲート電極基部を画定するための開口を形成し、レジストのガラス転移を利用し、ゲート電極基部画定用開口を順テーパ化していた。しかしながら、従来の方法は制御性が悪く、ゲート長の均一化が困難であった。又、制御性の乏しさに起因して、半導体−ゲート電極接触部の構造制御は出来ず、デバイスの高速性及び信頼性を向上させることが出来なかった。
【０００８】
【発明が解決しようとする課題】
従来のマッシュルーム型ゲート電極は、微細化したゲート電極の高アスペクト比に対応して、レジストのガラス転移を利用し、ファインゲート開口を上広がりにテーパ化していた。しかしながら、この手法は、制御性が悪く、開口長すなわちゲート長の均一化が困難であった。また、制御性の乏しさに起因して、半導体−ゲート電極接触部の構造制御が出来ず、デバイスの高速性及び信頼性を向上させることが困難であった。
【０００９】
本発明の目的は、歩留まり良く製造することのできる、微細ゲートを備えた半導体装置を提供することである。
本発明の他の目的は、微細ゲートを備えた半導体装置を信頼性高く製造することのできる半導体装置の製造方法を提供することである。
【００１０】
本発明のさらに他の目的は、種々の特性を有する電極を同一層から形成した半導体装置を提供することである。
本発明のさらに他の目的は、種々の特性を有する電極を同一プロセスで作成することのできる半導体装置の製造装置を提供することである。
【００１１】
【課題を解決するための手段】
本発明の１観点によれば、
電流を流すための一対の電流取り出し領域を有する半導体基板と、
前記電流取り出し領域を含む前記半導体基板上方に形成され、上面とゲート電極用開口部を有する第一絶縁膜と、
前記ゲート電極用開口部で前記半導体基板上に形成され、前記半導体基板上で電流方向の寸法を制限し、上に向うに従って前記電流方向の寸法が単調に増大する順テーパ形状を有する基部と、前記基部の上に形成され、電流方向の寸法が、前記第一絶縁膜の上面より離れた上の高さでステップ状に拡大した傘部とを有し、前記基部が前記ゲート電極用開口部で前記半導体基板に接すると共に、電流方向の両端部の少なくとも一方で前記第一絶縁膜の上面上に乗り上げ、前記第一絶縁膜が前記基部の下面に入り込んでいる構造を有するマッシュルーム型ゲート電極構造と、
を有する半導体装置
が提供される。
【００１２】
本発明の他の観点によれば、（ａ）一対の電流取り出し領域を備えた半導体基板を準備する工程と、（ｂ）前記半導体基板上に絶縁層を形成する工程と、
（ｃ）前記絶縁層上にレジスト積層を形成する工程と、（ｄ）前記レジスト積層の上層部に中広がりの上部開口を形成する工程と、（ｅ）前記レジスト積層の下層部に、前記上部開口に連続し、電流方向の寸法を制限し、ほぼ垂直な側壁を有する下部開口を形成する工程と、（ｆ）前記下部開口内に露出した絶縁膜をエッチングする工程と、（ｇ）前記レジスト積層を熱処理し、前記下部開口の側壁を変形させ、電流方向端部の少なくとも一方が前記絶縁層端部から後退すると共に、上に向うに従って前記下部開口の電流方向の寸法が単調に増大するようにテーパ化する工程と、（ｈ）前記下部開口内にゲート電極基部を埋め込むと共に、前記上部開口内に電流方向寸法の拡大した傘部を形成する工程と、を含む半導体装置の製造方法が提供される。
【００１３】
本発明のさらに他の観点によれば、複数のトランジスタ領域を有する半導体基板と、前記複数のトランジスタ領域で前記半導体基板上方に形成され、各々前記半導体基板上で電流方向の寸法を制限した基部と、前記基部の上に形成され電流方向の寸法がステップ状に拡大した傘部とを有する複数のマッシュルーム型ゲート電極構造と、を有し、前記複数のマッシュルーム型ゲート電極構造の少なくとも一部は上に向うに従って電流方向の寸法が単調に増大するテーパ形状を有し、テーパ形状の角度がトランジスタ領域に応じて異なるものを含む半導体装置が提供される。
【００１４】
本発明の他の観点によれば、（ａ）複数の素子領域を備えた半導体基板を準備する工程と、（ｂ）前記半導体基板上方にレジスト積層を形成する工程と、（ｃ）前記複数の素子領域の各々において、前記レジスト積層の上層部に上部開口を画定するためのエネルギ線照射を行い、前記複数の素子領域の少なくとも一部において、前記レジスト積層の下層部に、素子領域に応じたドーズ量のエネルギ線照射を行なう工程と、（ｄ）前記複数の素子領域の各々において、前記レジスト積層の上層部に中広がりの上部開口を形成する工程と、（ｅ）前記複数の素子領域の各々において、前記レジスト積層の下層部に、前記上部開口に連続し、第１の方向の寸法を制限し、ほぼ垂直な側壁を有する下部開口を形成する工程と、（ｆ）前記レジスト積層を熱処理し、前記少なくとも一部の素子領域において、前記下部開口の側壁をドーズ量に応じて変形させ、上に向うに従って前記第１の方向の寸法が単調に増大したテーパ形状を生成する工程と、（ｇ）前記下部開口内に導電体基部を埋め込むと共に、前記上部開口内に第１の方向寸法の拡大した傘部を形成する工程と、を含む半導体装置の製造方法が提供される。
【００１５】
【発明の実施の形態】
本発明の実施例の説明に先立ち、本発明者等が行なった検討事項について説明する。
【００１６】
微細マッシュルームゲート電極を形成するためには、レジスト層に上広がりのテーパ形状を有する開口を形成することが望まれる。このような開口を形成することのできるレジストとして、例えばポリメチルメタクリレート（ＰＭＭＡ）を用いる。
【００１７】
図７（Ａ）に示すように、半導体基板５０の表面上に、ＰＭＭＡのレジスト層５１をスピンコートで所望の厚さに形成する。レジスト溶媒の沸点近傍でベーキングを行い溶媒を蒸発させる。ベーキング後のレジスト層５１に対して電子線（ＥＢ）描画を行い、現像してほぼ垂直な側壁を有する開口５２を形成する。
【００１８】
図７（Ｂ）に示すように、現像後のレジスト層５１に対して、熱処理を行うと開口５２の側壁が上に行くほど広がる順テーパ形状に変化する。このようにして、順テーパ化した開口５２ｘが得られる。
【００１９】
例えば、ＰＭＭＡ溶媒の沸点温度が１４０℃程度である場合、レジスト塗布後露光前のベーキングを１４５℃で行い、現像後の熱処理を１３５℃で行う。この場合、約７０度の順テーパ角θが形成できる。なお、順テーバ角は図示のように開口側壁が基板表面となす９０度以下の角度を指す。順テーパの程度が大きいほど順テーパ角は小さい。
【００２０】
順テーパー化工程後に得られるレジスト開口は、開口上部が開きながら、開口底部の寸法が変化する。この変化は、熱処理温度に依存する。
図７（Ｃ）は、現像後の熱処理温度に対する開口長の変動を示すグラフである。横軸が熱処理温度を単位℃で示し、縦軸が開口長の変動を熱処理前の開口長に対する比で示す。熱処理温度が低い場合、開口長は広がるが、熱処理温度が高くなるに従い開口長は増加から減少へと変化する。すなわち、熱処理温度によって元の開口長よりも広い開口も得られれば、狭い開口も得られる。
【００２１】
図７（Ｄ）は、現像後の熱処理温度に対するテーパ角の変化を示す。横軸は熱処理温度を単位℃で示し、縦軸はテーパ角を単位度で示す。熱処理温度が低い場合、テーパ角はほぼ９０度であり、ほとんど順テーパ化の効果は得られない。熱処理温度が高くなるにつれ、テーパ角は減少し、大きな順テーパ効果が得られる。例えば、７５度程度の順テーパ角を得るには、１３３℃程度の熱処理を行えばよい。
【００２２】
図７（Ｃ）、（Ｄ）の特性は、レジスト塗布後露光前のベーキングを一定温度で行った場合の結果であり、ベーキング温度を変えれば特性も変化する。一般的に高温でベーキングを行うほど、その後の熱処理で得られる順テーパ化効果は小さい。ベーキングを高温で行うと、レジスト分子の架橋が進み、その後の熱処理において変形し難くなると考えられる。実用上、０．１μｍ開口を作成する場合、８０度以下のテーパ角を用いることがプロセスの歩留まりを高く維持するために望まれる。
【００２３】
図７（Ｅ）は、レジスト塗布後露光前のプリベークを比較的低温で行なった場合と、比較的高温で行なった場合に得られる効果の差を示すグラフである。図中横軸は熱処理温度を単位℃で示し、縦軸はテーパ角を単位度で示す。プリベークを高温で行うと、現像後の熱処理によって得られる順テーパ化効果の程度が小さくなる。プリベークを低温で行うほど、現像後の熱処理で得られる順テーパ化効果が大きい。
【００２４】
これらの特性から、レジスト塗布後露光前のプリベーク温度と、現像後の熱処理温度を選択することにより、所望の開口長変動およびテーパ角を得ることが可能なことがわかる。
【００２５】
一般的にファイン（微細）ゲート用のレジスト開口は、ＥＢ描画により形成している。ＥＢ描画の際、ゲート開口に近接した領域に現像しない程度のドーズを行なった場合、より低温で高い順テーパ化効果が得られる。電子ビーム等のエネルギビームの照射により、レジスト構成分子の結合が断たれ、分子量が小さくなるためと考えられる。
【００２６】
図８は、ファインゲート近傍の領域に補助ＥＢ照射を行なった場合、得られるテーパ角の変化を示すグラフである。横軸はファインゲート近傍のドーズ量をμＣで示し、縦軸はテーパ角を単位度で示す。ドーズ量を増大すると、同じ処理温度でも得られるテーパ角は小さくなり、大きな順テーパ化効果が得られる。ＥＢ描画は、所望の領域に選択的に行なうことが出来るため、ゲート開口の任意の部分にＥＢ照射を行えば、その任意の照射領域を順テーパ化することが可能である。
【００２７】
ＰＭＭＡレジストは、重ね塗りをすることができる。２層以上のＰＭＭＡレジスト層を順次形成し、各レジスト層を異なる温度でベーキングすることが出来る。下層を高温でベーキングし、上層を低温でベーキングすると、高温ベークの効果は下層にのみ与えられ、下層は順テーパ化し難く、上層は低温のベーキングのみが行われているため、順テーパ化し易い。このように、積層のレジスト層を上層に向うに従い低温でベーキングすることにより、上層に向うほど大きなテーパ化効果を得ることができる。
【００２８】
以下、これらの検討結果に基づく本発明の実施例を説明する。
図１（Ａ）〜図２（Ｊ）は、本発明の１実施例による半導体装置の製造工程を説明するための半導体基板の断面図である。図３（Ａ）〜（Ｄ）は、この実施例の特徴を補助的に説明するための半導体基板の断面図である。
【００２９】
図１（Ａ）に示すように、例えばＧａＡｓ基板１の表面上に、有機金属気相成長法（ＭＯＣＶＤ）、分子線エピタキシ（ＭＢＥ）等の成長方法により、ＧａＡｓバッファ層２を、基板の転位の影響が緩和される厚みまで成長する。さらにその上に、ＩｎＧａＡｓで形成された電子走行層３を例えば厚さ１４ｎｍ成長し、その上にＡｌＧａＡｓで形成された電子供給層４を厚さ約２５ｎｍ成長し、さらにその上にＳｉ添加のＧａＡｓで形成された低抵抗層５を厚さ約５０ｎｍ成長し、半導体装置形成用の半導体基板Ｓを得る。
【００３０】
なお、導電性の半導体基板表面に素子領域を画定するため、活性領域以外の領域に酸素等の元素をイオン注入し、イオン注入された領域のドナーを不活性化することにより、半絶縁性領域とする。
【００３１】
図１（Ｂ）に示すように、半導体基板Ｓ表面上にレジスト層ＰＲ１を塗布し、露光、現像することによりオーミック電極形成のための開口を形成する。オーミック電極用開口を備えたレジストパターンＰＲ１を作成した後、高真空蒸着装置により厚さ約２０ｎｍのＡｕＧｅ層と厚さ約３００ｎｍのＡｕ層を積層したオーミック電極層１１を形成する。レジストパターンＰＲ１を剥離すると、その上に蒸着したオーミック電極層もリフトオフされて除去される。半導体基板Ｓ上にはオーミック電極１１が残る。
【００３２】
図１（Ｃ）に示すように、オーミック電極１１を覆うように、半導体基板Ｓ上に厚さ約２０ｎｍのＳｉＮ膜１３を形成する。このＳｉＮ膜１３は、基板とその上に形成するレジスト層との間の密着性を向上させる。
【００３３】
図１（Ｄ）に示すように、ＳｉＮ膜１３の上にレジスト層ＰＲ２を塗布し、ゲートリセス領域形成用の開口をＥＢ描画により形成する。ゲートリセス領域は例えばゲート長の前後に０．１μｍ程度の領域を加えた面積とする。
【００３４】
ゲートリセス領域に開口を有するレジストパターンＰＲ２を形成した後、このレジストパターンをマスクとしてＳＦ6ガスを用いたドライエッチングにより、ＳｉＮ膜１３をエッチングし、次にＳｉＣｌ4ガスを用いたドライエッチングにより、低抵抗ＧａＡｓ層５をエッチングする。ゲートリセス領域には、電子供給層４が露出する。その後レジストパターンＰＲ２は除去する。
【００３５】
図１（Ｅ）に示すように、ゲートリセス領域のエッチング後、厚さ約２０ｎｍのＳｉＮ膜１５を基板表面上に堆積し、最表面を保護すると共に、次に形成するレジスト層との密着性を向上させる。ＳｉＮ膜１５の上に、ＰＭＭＡ系ポジ型電子線レジスト層ＰＲ１０を厚さ約３００ｎｍスピンコートし、１６０℃で１０分間熱処理する。この電子線レジスト層ＰＲ１０の上に、アルカリ可溶性レジスト層Ｒを厚さ約６００ｎｍスピンコートし、１６０℃で約４分間ベーキングし、さらにその上にポリスチレン系電子線レジスト層ＰＲ２０を厚さ約２００ｎｍスピンコートし、１６０℃で約４分間ベーキングする。
【００３６】
電子線レジスト層ＰＲ２０に対し、ＥＢ描画を行い、幅約０．８μｍの開口部Ａ１を画定する。
図１（Ｆ）に示すように、電子線レジスト層ＰＲ２０の露光部Ａ１をメチルイソブチルケトン（ＭＩＢＫ）／メチルエチルケトン（ＭＥＫ）混合溶液により現像する。現像した電子線レジスト層ＰＲ２０をマスクとし、その下のレジスト層Ｒをアルカリ現像液によりエッチングする。エッチングにより、電子線レジスト層ＰＲ２０の開口部からさらに約０．２μｍ以上食い込んだ開口部がレジスト層Ｒに形成される。
【００３７】
開口部に露出された電子線レジスト層ＰＲ１０に対し、幅約０．１μｍのゲート電極用開口をＥＢ描画により画定する。ＥＢ露光された領域Ａ３をＭＩＢＫ／イソプロピルアルコール（ＩＰＡ）混合溶液により現像することにより、電子線レジスト層ＰＲ１０にゲート電極用開口が形成される。
【００３８】
図１（Ｇ）に示すように、電子線レジスト層ＰＲ１０をマスクとし、ＳＦ6ガスを用いたドライエッチングにより、露出したＳｉＮ膜１５をエッチングする。このようにして、ほぼ垂直な側壁ＳＷ１を有するゲート電極用開口内に、幅約０．１μｍの基板表面が露出される。
【００３９】
図２（Ｈ）に示すように、順テーパ化が生じると共に、開口長が広がる温度、例えば１３０℃で約１０分間熱処理を行うことにより、開口長を広げながら、上方に向うほど開口が拡がる順テーパの形成を行う。ゲート電極用開口部には、傾斜した側面ＳＷ２を有するゲート電極用開口Ａ４が形成される。なお、電子線レジスト層の側壁ＳＷ２は、その下のＳｉＮ膜１５の端部からたとえば０．０１μｍ引き下がった（後退した）形状となる。
【００４０】
図２（Ｉ）に示すように、開口の順テーパ化処理を行なった半導体基板Ｓ上方から、高真空蒸着装置により、絶縁性金属酸化膜、例えばＴｉＯxを堆積し、続いてＴｉ層、Ｐｔ層、Ａｕ層の積層を堆積し、ゲート電極層１７を形成する。
【００４１】
このゲート電極層堆積工程におけるゲート電極用開口の順テーパ化処理の役割を説明する。
図３（Ｄ）に示すように、レジスト層ＰＲ１０が垂直な側壁を有する場合、基板Ｓ上方から真空蒸着した蒸着層１７ａは、開口底面において中央部では確実に堆積するが、開口端部においては、レジスト層ＰＲ１０の側壁などに影響され、堆積しにくくなる。開口端部では、蒸着層の厚さは薄くなり、場合によっては基板Ｓの表面が露出したままとなる。ＴｉＯx層がこのような状態で形成され、その上にＴｉ層を蒸着すると、Ｔｉ層は開口端部において基板Ｓ表面と直接接触することがある。Ｔｉと半導体表面とが接触すると、電界等のエネルギが印加された状態でＴｉと半導体との化学反応が生じ、所望の特性が得られなくなりうる。強電界が印加されるドレイン側で特にこの可能性が高い。
【００４２】
図３（Ｂ）に示すように、半導体基板Ｓの上の絶縁膜Ｄ（ＳｉＮ層１５）は、ほぼ垂直な側壁を有するが、その高さは極めて限られたものである。絶縁膜Ｄの上の電子線レジスト層ＰＲ１０は、開口部が上方に向うほど広がって順テーパ化している。上方より堆積する蒸着層は、レジスト層ＰＲ１０の側壁に邪魔されることなく、絶縁膜Ｄの開口部にほぼ均一に堆積する。従って、初めに堆積されるＴｉＯx層１７ａは、露出した基板Ｓ表面を確実に覆い、その後堆積される金属層と半導体層との接触を防止する。
【００４３】
図３（Ｃ）に示すように、絶縁膜Ｄ、電子線レジスト層ＰＲ１０により画定されたゲート電極用開口にたとえば厚さ数ｎｍのＴｉＯx層１７ａ、たとえば厚さ１０ｎｍのＴｉ層１７ｂ、たとえば厚さ１０ｎｍのＰｔ層１７ｃが順次形成された後、十分な厚さを有するＡｕ層１７ｄが例えば厚さ約５００ｎｍ堆積される。
【００４４】
このようにして、図２（Ｉ）に示すように、積層レジスト構造で形成された空間内にマッシュルーム型ゲート電極１７が形成される。
図２（Ｊ）に示すように、加温有機溶剤中に半導体基板を浸し、レジスト積層を溶解することによりその上に堆積したゲート電極層１７をリフトオフにより除去する。半導体基板Ｓ上には、マッシュルーム型ゲート電極１７が残る。
【００４５】
このようにして得られるマッシュルーム型ゲート電極は、図３（Ａ）に示すように、その両端部が絶縁膜Ｄの上に乗り上げた構造を有する。絶縁膜Ｄの開口部に露出されている半導体基板Ｓ表面は、図３（Ｃ）に示すように、ＴｉＯx膜１７ａにより確実に覆われており、その上に形成される反応性Ｔｉ層等の金属層と半導体層Ｓとが直接接触することを防止する。
【００４６】
絶縁膜Ｄの上に乗り上げたゲート電極は、半導体層と接触しているゲート電極よりも外側に張り出している。このため、半導体層と接しているゲート電極端部周辺の電界が緩和される。
【００４７】
この構成の場合、実効的ゲート電極長は、絶縁膜Ｄが画定する開口長により規定される。形成されるゲート電極Ｇは、この開口長よりも広い基部を有し、絶縁膜Ｄに乗り上げて形成されるが、たとえばゲート長０．１μｍの電極が絶縁膜Ｄ上に０．０１μｍ乗り上げても電気的特性はほぼ同一に維持される。接触面が増加し、段差を覆うため、ゲート電極の機械的安定性が増す。
【００４８】
図４（Ａ）〜（Ｄ）は、本発明の他の実施例による半導体装置の製造方法を説明するための基板の断面図である。
図１（Ａ）〜（Ｇ）の工程中、ゲートリセス領域形成後のＳｉＮ層１５の堆積を省略し、他の工程は同様に行なう。
【００４９】
図４（Ａ）に示すように、ゲートリセス領域で半導体基板Ｓが露出された構造の上に、レジスト積層による開口部が画定される。この構成に対し、上方よりＴｉＯx層１７ａを真空蒸着する。ほぼ垂直な側壁を有するゲート電極用開口底面には、ＴｉＯx１７ａが形成される。
【００５０】
図４（Ｂ）に示すように、ゲート電極用開口が順テーパ化すると共に開口長が狭まる領域、例えば１４５℃で１０分間熱処理を行う。ゲート電極用開口は上方が開いて順テーパ化すると共に、開口底部の開口長は狭まり、先に蒸着したＴｉＯx層１７ａの上に乗り上げる。
【００５１】
図４（Ｃ）に示すように、Ｔｉ層、Ｐｔ層、Ａｕ層を順次高真空で蒸着することにより、ゲート金属層ＧＭを蒸着する。
図４（Ｄ）に示すように、加温有機溶剤中に半導体基板を浸し、リフトオフによりゲート電極Ｇを形成する。
【００５２】
この構成においては、半導体基板上に絶縁性金属酸化膜１７ａが形成され、その領域に内包するように金属ゲート電極構造ＧＭが形成される。金属ゲート電極ＧＭの端部は、絶縁性金属酸化膜１７ａに内包される領域に形成されるため、反応性金属が半導体表面と直接接触することが防止される。
【００５３】
次に、付加的ドーズにより順テーパ化を促進する実施例を説明する。
図８は、本発明者等の行なったテーパ角度のドーズ量依存性を示すグラフである。ＥＢ露光用レジストは、閾値以上の電子線を照射することにより分子量を低減し、レジスト現像液で現像できるようになる。電子線照射量を低減すると、現像はしないが、分子量の低減した状態を実現することができる。このようなレジスト層に熱処理を行なうと、電子線を照射しない場合と較べ、より低温で上方で開くテーパ化を生じさせることができる。
【００５４】
図８において、横軸はファインゲートの近傍に照射する電子線の照射量を示し、縦軸は生じるテーパ角を示す。熱処理温度は、電子線照射をしない場合には、ほとんどテーパ化を生じない温度である。ドーズ量が増大するにつれ、基板表面に対するテーパ角度は９０度から減少し、小さくなる。すなわち、開口の側壁は大きく開き、テーパの程度が大きくなる。
【００５５】
図５（Ａ）に示すように、半導体基板Ｓの上に、絶縁膜Ｄ、電子線レジスト層ＰＲ１０、レジスト層Ｒ、電子線レジスト層ＰＲ２０を積層した構造を図１（Ａ）〜図２（Ｊ）に示した実施例同様にして形成する。
【００５６】
所定ドーズ量の電子線Ｅ１により、ゲート電極用開口Ａ３を描画する。例えば、幅０．１μｍのゲート電極用開口をＥＢ描画する。このゲート電極用開口に隣接する領域、図においては右側に示す幅約０．０５μｍの領域に、現像限界以下に低減した補助ＥＢ照射、例えば閾値の約半分のドーズ量のＥＢ照射を行なう。
【００５７】
図５（Ｂ）に示すように、電子線レジスト層ＰＲ１０をＭＩＢＫ／ＩＰＡ混合溶液により現像する。この現像により、ゲート電極用露光部Ａ３は除去されるが、補助露光された領域Ａｘはそのまま残る。ゲート電極用開口底面に露出した絶縁膜Ｄ、例えばＳｉＮ膜を、例えばＳＦ6ガスを用いたドライエッチングにより除去する。
【００５８】
なお、２種類の電子線照射を続けて行ない、その後現像を行なう場合を説明したが、開口用電子線照射を行った後現像を行ない、現像後のレジストパターンに対して補助的ＥＢ露光を行なっても良い。また、上部開口用描画、下部開口用描画、テーパ付与用描画を同時に上層レジスト上から行なってもよい。
【００５９】
図５（Ｃ）に示すように、開口長が広がる温度領域、例えば１３０℃で１０分間順テーパ化熱処理を行う。電子線レジスト層ＰＲ１０は、開口左側の領域が電子線で補助照射されており、この領域が優先的に順テーパ化する。左側の電子線レジスト層ＰＲ１０側壁は、比較的変化を受けない状態に維持される。
【００６０】
図５（Ｄ）に示すように、形成された開口部を埋めるように、絶縁性金属酸化膜（ＴｉＯx膜）、Ｔｉ層、Ｐｔ層、Ａｕ層を順次高真空蒸着装置により蒸着し、ゲート電極１７を形成する。
【００６１】
図５（Ｅ）に示すように、加温有機溶剤中に半導体基板を浸し、リフトオフを行うことにより、ゲート電極Ｇが形成される。この構成においては、ゲート電極Ｇは、その一方の側、例えばドレイン側でのみ絶縁膜Ｄに乗り上げた構造を有する。ゲート電極がドレイン側に乗り上げることにより、特に反応が進行し易い強電界印加領域において電界が緩和される。絶縁性金属酸化層が確実に半導体基板Ｓ表面を覆い、反応性金属と半導体基板の直接接触を防止する。
【００６２】
積層レジスト層のベーキング温度を変化させる事により、順テーパ開口形状を調整する実施例を以下に説明する。
図６（Ａ）に示すように、ゲートリセス領域形成までの工程は図１（Ａ）〜図２（Ｊ）に示した実施例同様に行った半導体基板Ｓの表面上に、ＳｉＮ膜等の絶縁膜Ｄを形成した後、例えばＰＭＭＡにより、第１電子線レジスト層ＰＲ１１を厚さ約２００ｎｍ塗布し、例えば１８５℃で５分間ベーキングする。その上に、例えばＰＭＭＡにより、第２電子線レジスト層ＰＲ１２を厚さ約２００ｎｍ塗布し、１４５℃で５分間ベーキングする。このように、高温でベーキングした下側層と、低温でベーキングした上側層とを有する下部レジスト積層を形成する。
【００６３】
第２電子線レジスト層ＰＲ１２の上に、例えばアルカリ可溶性レジスト層Ｒを厚さ約６００ｎｍ塗布し、１４５℃で４分間ベーキングする。されにその上に、例えばポリスチレン系電子線レジスト層ＰＲ２０を、上側電子線レジスト層として厚さ約２００ｎｍ塗布し、１４５℃で４分間ベーキングする。
【００６４】
図６（Ｂ）に示すように、上層電子線レジスト層ＰＲ２０に対し、幅約０．８μｍの開口部をＥＢ描画し、ＭＩＢＫ／ＭＥＫ混合溶液により現像する。上層電子線レジスト層ＰＲ２０をマスクとし、中間レジスト層Ｒをアルカリ現像液によりエッチングし、上層電子線レジスト層開口下に０．２μｍ以上食い込んだ開口部を形成する。
【００６５】
その後、ＥＢ描画により積層電子線レジスト層ＰＲ１２、ＰＲ１１に対し、幅０．１μｍの開口部をＥＢ描画し、ＭＩＢＫ／ＩＰＡ混合溶液により現像する。電子線レジスト層に開口を形成した後、露出した絶縁膜Ｄを例えばＳＦ6ガスによりドライエッチングする。
【００６６】
図６（Ｃ）に示すように、順テーパ形成温度範囲、例えば１４０℃において１０分間熱処理を行い、下層レジスト積層ＰＲ１２、ＰＲ１１に対し、順テーパ化処理を行なう。比較的高温でベーキングを行った第１電子線レジスト層ＰＲ１１は、順テーパ化の程度が低く、比較的低温でベーキングを行った第２電子線レジスト層ＰＲ１２は、大きな順テーパ化を受ける。このようにして、上方でより開いた順テーパ形状が得られる。
【００６７】
図６（Ｄ）に示すように、前述の実施例同様に、開口内を埋め込むように、絶縁性金属酸化膜（ＴｉＯx膜）、Ｔｉ層、Ｐｔ層、Ａｕ層を順次高真空蒸着装置により蒸着し、ゲート電極構造１７を形成する。
【００６８】
図６（Ｅ）に示すように、加温有機溶剤中に半導体基板を浸し、リフトオフによりレジスト層を除去し、ゲート電極Ｇを形成する。
この構成によれば、ファインゲートの基部は、その下部において比較的垂直な側壁を有し、上部が上に開いた順テーパ形状を有する。なお、半導体表面上の絶縁膜Ｄは省略してもよい。
【００６９】
以上の実施例において種々の変更を採用することもできる。例えば、ゲート電極構造の最下層に絶縁性酸化膜を用いる場合を説明したが、ショットキメタル層が直接半導体表面に接触するゲート電極構造を形成することも出来る。テーパ形状は断面が直線である必要はなく、単調に変化するものであればよい。絶縁膜としてＳｉＮ膜を用いる場合を説明したが、他の絶縁膜を用いても良い。絶縁性金属酸化膜の代りに、他の絶縁膜を用いることも可能であろう。ゲート電極の組成も、前述のものに限らない。
【００７０】
実施例ではＰＭＭＡレジストを用いたレジスト開口を、順テーパ化する方法を説明したが、同様に開口形成後の熱処理により、ガラス転移等による急激な開口形状変化が起こらない温度領域（ガラス転移温度より下の温度領域）において制御性良く開口形状を調節することが出来るレジストを用い半導体装置を製造することが可能である。
【００７１】
また、実施例では、一つのリセス形成方法を示したが、リセス形成方法には、半導体層をウェットエッチングにより形成する方法、ＳｉＮ膜を用いない方法、マッシュルームゲート用開口を用いて半導体層をエッチングし、リセス領域を形成する方法等を用いることもできる。
【００７２】
また、マッシュルームゲート上部形成方法において、実施例では電子線３層レジストによる形成例を示したが、フォトレジストを含む逆テーパレジスト開口を用いたリフトオフマッシュルームゲートを用いることも可能である。図９は、電子線レジスト層ＰＲ１０の上にレジスト層ＰＲ２０を形成し、レジスト層ＰＲ２０に下方で広がる逆テーパ開口を形成した状態を示す。他の構成要件は図１（Ｆ）と同様である。また、反転パターンを用いてオーバーゲート部分をミリング等により形成することも可能である。
【００７３】
半導体集積回路においては、種々の半導体素子が形成される。高速動作を要求されるトランジスタもあれば、さほど高速動作を要求されないトランジスタもある。高速動作するトランジスタのゲート長は短いほど好ましい。さほど高速動作を要求されないトランジスタのゲート長は、さほど短くする必要は無い。
【００７４】
図１０（Ａ）〜（Ｅ）は、本発明の他の実施例による半導体装置を示す平面図及び断面図である。
図１０（Ａ）は、半導体集積回路装置の構成を概略的に示す。半導体チップＳＰの表面には、高速動作回路ＨＰ及び低速動作回路ＬＰが形成されている。
【００７５】
図１０（Ｂ）は、低速動作回路ＬＰ内に形成されるトランジスタのゲート用レジスト開口を概略的に示す。開口ＡＷは、レジスト積層最上面から最下面まで貫通するゲート基部用開口である。上側開口ＧＷは、レジスト積層の上層部にのみ形成される開口である。
【００７６】
図１０（Ｃ）は、高速動作回路ＨＰに形成されるトランジスタのゲート用レジスト開口を示す概略平面図である。開口ＡＮは、レジスト積層最上面から最下面まで貫通するゲート基部用開口である。開口ＧＮは、レジスト積層の上層部にのみ形成される開口である。領域ＡＤは、補助ＥＢ露光を行なう領域である。補助ＥＢを行なうと、現像はされないがその後の熱処理により上方が開いた順テーパ形状を生成する。
【００７７】
図１０（Ｄ）に示すように、低速動作回路部分では補助ＥＢ露光を行なわず、高速動作回路領域のみにおいて補助ＥＢ露光を行なう。補助ＥＢ露光は、例えば加速エネルギ５０ｋｅＶ、ドース量２０μＣとする。
【００７８】
その後、例えば１３０℃で５分間の熱処理を行なう。補助ＥＢ露光を受けた領域では、レジストの平均分子量が低減しているため、この熱処理によって上方で開いた順テーパ化が進行する。補助ＥＢ露光を行なわなかった領域では、有意義な順テーパ化は進行しない。ゲート電極を堆積した後、レジスト層を剥離し、その上の電極層をリフトオフする。
【００７９】
図１０（Ｅ）は、得られたゲート電極の形状を概略的に示す。低速回路領域のゲート電極ＧＷは、比較的長いゲート長を有し、ゲート電極基部はほぼ垂直に立った側面で画定されている。このようなゲート電極は機械的強度が高い。高速回路領域のゲート電極ＧＮは、上方でゲート長方向の寸法が拡大するテーパ形状の基部を有し、ゲート長はその最下端で画定され、短い。このようなゲート電極は高速動作に適している。
【００８０】
半導体集積回路においては、トランジスタのみでなく、キャパシタ等の他の電子素子や配線も形成される。トランジスタ以外の回路要素においても、マッシュルーム型構造が採用されることがある。
【００８１】
図１１（Ａ）〜１１（Ｄ）は、本発明の他の実施例による半導体集積回路装置の構成を示す。
図１１（Ａ）は、半導体チップ内の配置を概略的に示す。図１０（Ａ）の構成同様、半導体チップＳＰ中に、低速回路領域ＬＰ及び高速回路領域ＨＰが配置されている。高速回路領域ＨＰ内に、高速動作するトランジスタＱと、トランジスタ以外の太いフィンガを有する回路要素Ｐが配置されている。
【００８２】
図１１（Ｂ）は、高速回路領域内の回路要素Ｐのレジスト開口を示す。
図１１（Ｃ）は、高速領域内のトランジスタのゲート用レジスト開口を示す。これらのレジスト開口の形状は、図１０（Ｂ）、（Ｃ）と同様である。回路要素Ｐ用のレジスト開口は、上層部に形成されるパターンＰＷと、上層部下層部を貫通して形成される開口ＡＷとを有する。高速回路領域のトランジスタ領域Ｑに形成されるレジストパターンは、上層部に形成されるパターンＧＮとゲート電極基部に対応して形成される貫通開口ＡＮとを有する。貫通開口ＡＮの両側に、補助ＥＢ露光用領域ＡＤが画定される。
【００８３】
これらの領域に対し、図１０（Ａ）〜１０（Ｅ）の実施例同様のＥＢ露光が行なわれ、熱処理、電極層堆積、レジスト層剥離の工程が行なわれる。
図１１（Ｄ）は、作成されたゲート電極及び太フィンガ素子の形状を示す。回路要素Ｐは、ほぼ垂直な側壁で画定される太い基部を有し、たとえば配線を構成する。なお、技術的に垂直と同等と認められる角度を、ほぼ垂直と呼ぶ。高速動作するトランジスタＱのゲート電極ＧＮは、基部が上方に向かうに従って拡大したテーパ形状を有する。
【００８４】
なお、図１０（Ａ）〜１０（Ｅ）、図１１（Ａ）〜１１（Ｄ）の実施例において、レジスト積層は図１（Ｅ）に示すような３層積層でも、図９に示すような２層積層でも良い。又、レジストパターンの作成は、レジスト積層を形成した後、露光、現像又はエッチングによって形成しても、最下層を形成した後、パターニングを行い、上層を形成しても良い。
【００８５】
上述の実施例においては、図１（Ｅ）に示すように広幅領域の露光を行ない、図１（Ｆ）に示すように現像を行った後、細幅領域の露光を行い、図１（Ｇ）に示すように再度現像を行なった。現像を行なう前に複数種類の露光を行い、その後上層レジスト、下層レジストの現像を行なうこともできる。
【００８６】
上述の実施例においては、テーパ化を行なうレジスト層をＰＭＭＡで形成した。ＰＭＭＡは、例えばガラス転移温度が１６５℃である。このレジスト材料の溶液としては、エチルセルソルブアセテート（ＥＣＡ、沸点１７０〜１８０℃程度）や、プロピレングリコールモノメチルエーテルアセテート（ＰＧＭＥＡ、沸点１４０℃＋α程度）等が知られている。沸点の高い溶媒を用いた場合にも、レジストのベーキング、熱処理はレジストのガラス転移温度以下で行なうことが好ましい。
【００８７】
溶媒としてＰＧＭＥＡを用い、露光前のベーキング、現像後の熱処理を１２０℃〜１５０℃で行なった。全ての場合にテーパー化が認められた。これらの結果から、ガラス転移温度以下でベーキング及び熱処理を行なうことを事により、所望のテーパ形状を得ることが可能と考えられる。
【００８８】
その他種々の変更、改良、組み合わせが可能なことは当業者に自明であろう。以下、本発明の特徴を付記する。
（付記１）  電流を流すための一対の電流取り出し領域を有する半導体基板と、
前記半導体基板上に形成され、ゲート電極用開口部を有する第１の絶縁膜と、前記ゲート電極用開口部で前記半導体基板上に形成され、前記半導体基板上で電流方向の寸法を制限し、上に向うに従って前記電流方向の寸法が単調に増大する順テーパ形状を有する基部と、前記基部の上に形成され電流方向の寸法がステップ状に拡大した傘部とを有し、前記基部が前記ゲート電極用開口部で前記半導体基板に接すると共に、電流方向の両端部の少なくとも一方で前記第１の絶縁膜上に乗り上げた構造を有するマッシュルーム型ゲート電極構造と、
を有する半導体装置。
【００８９】
（付記２）  前記ゲート電極構造の基部が、前記電流方向の両端部で前記第１の絶縁膜上に乗り上げた構造を有し、電流方向に関してほぼ対称な順テーパ形状を有する付記1記載の半導体装置。
【００９０】
（付記３）  前記ゲート電極構造の基部が、前記両端部の一方で前記第１の絶縁膜上に乗り上げ、該一方の側で他の側よりも大きな順テーパを有する付記１記載の半導体装置。
【００９１】
（付記４）  前記マッシュルーム型電極構造が、第２の絶縁膜で形成された最下層と、その上に形成された上層とを含む付記１記載の半導体装置。
（付記５）  前記第２の絶縁膜がチタン酸化物で形成された付記４記載の半導体装置。
【００９２】
（付記６）  複数のトランジスタ領域を有する半導体基板と、
前記複数のトランジスタ領域で前記半導体基板上方に形成され、各々前記半導体基板上で電流方向の寸法を制限した基部と、前記基部の上に形成され電流方向の寸法がステップ状に拡大した傘部とを有する複数のマッシュルーム型ゲート電極構造と、
を有し、前記複数のマッシュルーム型ゲート電極構造の少なくとも一部は上に向うに従って電流方向の寸法が単調に増大するテーパ形状を有し、テーパ形状の角度がトランジスタ領域に応じて異なるものを含む半導体装置。
【００９３】
（付記７）  複数のトランジスタ領域を有する半導体基板と、
前記複数のトランジスタ領域で前記半導体基板上方に同一層で形成され、各々前記半導体基板上で１方向の寸法を制限した基部と、前記基部の上に形成され前記１方向の寸法がステップ状に拡大した傘部とを有する複数のマッシュルーム型導電体構造と、
を有し、前記複数のマッシュルーム型導電体構造の一部は上に向うに従って前記１方向の寸法が単調に増大するテーパ形状の基部を有し、他の一部はほぼ垂直な側面が前記１方向の寸法を画定する基部を有する半導体装置。
【００９４】
（付記８）  電流を流すための一対の電流取り出し領域を有する半導体基板と、
前記一対の電流取り出し領域の間で、前記半導体基板表面上に形成され、電流方向に関して比較的小さな順テーパを有する下側基部と、その上に形成され、比較的大きな順テーパを有する上側基部と、その上に形成され電流方向の寸法がステップ状に拡大した傘部とを有するマッシュルーム型ゲート電極構造と、
を有する半導体装置。
【００９５】
（付記９）  電流を流すための一対の電流取り出し領域を有する半導体基板と、
前記一対の電流取り出し領域の間で、前記半導体基板表面に形成されたゲート電極用絶縁層と、前記ゲート電極用絶縁層の端部から引き込んだ領域上に形成され、上に向うに従って前記電流方向の寸法が単調に増大する順テーパ形状を有する金属製基部と、その上に形成され電流方向の寸法がステップ状に拡大した金属製傘部とを有するマッシュルーム型ゲート電極構造と、
を有する半導体装置。
【００９６】
（付記１０）  前記ゲート電極用絶縁層がチタン酸化物で形成された付記９記載の半導体装置。
（付記１１）  （ａ）一対の電流取り出し領域を備えた半導体基板を準備する工程と、
（ｂ）前記半導体基板上に絶縁層を形成する工程と、
（ｃ）前記絶縁層上にレジスト積層を形成する工程と、
（ｄ）前記レジスト積層の上層部に中広がりの上部開口を形成する工程と、
（ｅ）前記レジスト積層の下層部に、前記上部開口に連続し、電流方向の寸法を制限し、ほぼ垂直な側壁を有する下部開口を形成する工程と、
（ｆ）前記下部開口内に露出した絶縁膜をエッチングする工程と、
（ｇ）前記レジスト積層を熱処理し、前記下部開口の側壁を変形させ、電流方向端部の少なくとも一方が前記絶縁層端部から後退すると共に、上に向うに従って前記下部開口の電流方向の寸法が単調に増大するように順テーパ化する工程と、
（ｈ）前記下部開口内にゲート電極基部を埋め込むと共に、前記上部開口内に電流方向寸法の拡大した傘部を形成する工程と、
を含む半導体装置の製造方法。
【００９７】
（付記１２）  前記工程（ｇ）の熱処理が、前記レジスト積層の下層部のガラス転移温度より下の温度で行なわれる付記１１記載の半導体装置の製造方法。（付記１３）  前記工程（ｇ）の熱処理が、前記下部開口の電流方向に対向する両側面をほぼ対称的に順テーパ化し、共に前記絶縁層端部から後退させる付記１１記載の半導体装置の製造方法。
【００９８】
（付記１４）  さらに（ｉ）前記レジスト積層の下層部に対して、前記下部開口または下部開口となるべき領域に隣接する一対の領域の少なくとも一方にエネルギビームを照射する工程を含み、
前記工程（ｇ）の熱処理がエネルギビーム照射領域と非照射領域とでテーパ化の程度が異なるようにする付記１１記載の半導体装置の製造方法。
【００９９】
（付記１５）  （ａ）複数の素子領域を備えた半導体基板を準備する工程と、
（ｂ）前記半導体基板上方にレジスト積層を形成する工程と、
（ｃ）前記複数の素子領域の各々において、前記レジスト積層の上層部に上部開口を画定するためのエネルギ線照射を行い、前記複数の素子領域の少なくとも一部において、前記レジスト積層の下層部に、素子領域に応じたドーズ量のエネルギ線照射を行なう工程と、
（ｄ）前記複数の素子領域の各々において、前記レジスト積層の上層部に中広がりの上部開口を形成する工程と、
（ｅ）前記複数の素子領域の各々において、前記レジスト積層の下層部に、前記上部開口に連続し、第１の方向の寸法を制限し、ほぼ垂直な側壁を有する下部開口を形成する工程と、
（ｆ）前記レジスト積層を熱処理し、前記少なくとも一部の素子領域において、前記下部開口の側壁をドーズ量に応じて変形させ、上に向うに従って前記第１の方向の寸法が単調に増大したテーパ形状を生成する工程と、
（ｇ）前記下部開口内に導電体基部を埋め込むと共に、前記上部開口内に第１の方向寸法の拡大した傘部を形成する工程と、を含む半導体装置の製造方法。
【０１００】
（付記１６）  （ａ）複数の素子領域を備えた半導体基板を準備する工程と、
（ｂ）前記半導体基板上方にレジスト積層を形成する工程と、
（ｃ）前記複数の素子領域の各々において、前記レジスト積層の上層部に中広がりの上部開口を形成する工程と、
（ｄ）前記複数の素子領域の少なくとも一部において、前記レジスト積層の下層部に、素子領域に応じたドーズ量のエネルギ線照射を行なう工程と、
（ｅ）前記複数の素子領域の各々において、前記レジスト積層の下層部に、前記上部開口に連続し、第１の方向の寸法を制限し、ほぼ垂直な側壁を有する下部開口を形成する工程と、
（ｆ）前記レジスト積層を熱処理し、前記少なくとも一部の素子領域において、前記下部開口の側壁をドーズ量に応じて変形させ、上に向うに従って前記第１の方向の寸法が単調に増大したテーパ形状を生成する工程と、
（ｇ）前記下部開口内に導電体基部を埋め込むと共に、前記上部開口内に第１の方向寸法の拡大した傘部を形成する工程と、
を含む半導体装置の製造方法。
【０１０１】
（付記１７）  前記工程（ｄ）が、トランジスタ領域に応じて異なるドーズ量のエネルギ線照射を行ない、前記工程（ｆ）がテーパ角度の異なる下部開口側壁を生成し、前記工程（ｇ）がマッシュルーム型ゲート電極を形成する付記１６記載の半導体装置の製造方法。
【０１０２】
（付記１８）（ａ）一対の電流取り出し領域を備えた半導体基板を準備する工程と、
（ｂ）前記半導体基板上に第１のレジスト層を形成し、第１の温度でベークする工程と、
（ｃ）前記第１のレジスト層の上に第２のレジスト層を形成し、第１の温度より低い第２の温度でベークする工程と、
（ｄ）前記第１、第２のレジスト層の上に中広がりの上部開口を有する上層レジスト構造を形成する工程と、
（ｅ）前記第１、第２のレジスト層に、前記上部開口に連続し、電流方向の寸法を制限し、ほぼ垂直な側壁を有する下部開口を形成する工程と、
（ｆ）前記半導体基板を第３の温度で熱処理し、前記第１のレジスト層に比較的小さな順テーパ化、前記第２のレジスト層に比較的大きな順テーパ化を付与する工程と、
（ｇ）前記下部開口内にゲート電極基部を埋め込むと共に、前記上部開口内に電流方向寸法の拡大した傘部を形成し、マッシュルーム型ゲート電極を形成する工程と、
を含む半導体装置の製造方法。
【０１０３】
（付記１９）  前記第１の温度および第２の温度が、前記第１のレジスト層のガラス転移温度より低く選択されている付記１８記載の半導体装置の製造方法。
【０１０４】
（付記２０）  （ａ）一対の電流取り出し領域を備えた半導体基板を準備する工程と、
（ｂ）前記半導体基板上に下層部と上層部とを含むレジスト積層を形成する工程と、
（ｃ）前記レジスト積層の上層部に中広がりの上部開口を形成する工程と、
（ｄ）前記レジスト積層の下層部に、前記上部開口に連続し、電流方向の寸法を制限し、ほぼ垂直な側壁を有する下部開口を形成する工程と、
（ｅ）前記半導体基板上方から前記下部開口底面上にゲート電極用絶縁層を蒸着する工程と、
（ｆ）前記レジスト積層を熱処理し、前記下部開口の側壁を変形させ、電流方向端部が前記ゲート電極用絶縁層端部に乗り上げると共に、上に向うに従って前記下部開口の電流方向の寸法が単調に増大するように順テーパ化する工程と、
（ｇ）前記半導体基板上方から前記上部開口および下部開口内に金属層を蒸着し、前記ゲート電極用絶縁層の上面に内包される底面を有するゲート電極基部を前記下部開口内に埋め込むと共に、前記上部開口内に電流方向寸法の拡大した傘部を形成し、マッシュルーム型ゲート電極を形成する工程と、
を含む半導体装置の製造方法。
【０１０５】
（付記２１）  前記ゲート電極用絶縁層がチタン酸化物で形成される付記２０記載の半導体装置の製造方法。
【０１０６】
【発明の効果】
以上説明したように、本発明によれば、マッシュルーム型ゲート電極を有する半導体装置を信頼性高く製造することができる。ゲート長が縮小した場合にも、歩留まり良くマッシュルーム型ゲート電極を形成することができる。
【０１０７】
ゲート電極構造の最下層として絶縁膜を用いる場合、半導体表面と金属ゲート電極との間を絶縁膜により分離し、直接接触を防止することができる。
【図面の簡単な説明】
【図１】    本発明の実施例による半導体装置の製造方法を説明するための半導体基板の断面図である。
【図２】  本発明の実施例による半導体装置の製造方法を説明するための半導体基板の断面図である。
【図３】  図１、図２に示す実施例の特徴を説明するための半導体基板の断面図である。
【図４】  本発明の他の実施例による半導体装置の製造方法を説明するための半導体基板の断面図である。
【図５】  本発明のさらに他の実施例による半導体装置の製造方法を説明するための半導体基板の断面図である。
【図６】  本発明の他の実施例による半導体装置の製造方法を説明するための半導体基板の断面図である。
【図７】  本発明者等の行った検討結果を説明するためのレジスト層断面図及びグラフである。
【図８】  本発明者等の行った検討結果を示す順テーパ角のドーズ量依存性を示すグラフである。
【図９】  本発明の他の実施例による半導体装置の製造方法を説明するための半導体基板の断面図である。
【図１０】  本発明の他の実施例を説明するための平面図及び断面図である。
【図１１】  本発明のさらに他の実施例を説明するための平面図及び断面図である。
【符号の説明】
１  ＧａＡｓ基板
２  ＧａＡｓバッファ層
３  ＩｎＧａＡｓ電子走行層
４  ＡｌＧａＡｓ電子供給層
５  ＧａＡｓ低抵抗層
１１  オーミック電極
１３、１５  ＳｉＮ膜
ＰＲ  電子線レジスト層
Ｒ  レジスト層
１７  ゲート電極構造
１７ａ  ＴｉＯx膜
１７ｂ  Ｔｉ層
１７ｃ  Ｐｔ層
１７ｄ  Ａｕ層
Ｇ  ゲート電極構造
ＧＭ  金属ゲート電極
Ｄ  絶縁膜
Ｓ  半導体基板
Ａ３  ゲート電極用開口
Ａｘ  補助ドーズ領域
【図１】
0004093395.tif 000002
【図２】
0004093395.tif 000003
【図３】
0004093395.tif 000004
【図４】
0004093395.tif 000005
【図５】
0004093395.tif 000006
【図６】
0004093395.tif 000007
【図７】
0004093395.tif 000008
【図８】
0004093395.tif 000009
【図９】
0004093395.tif 000010
【図１０】
0004093395.tif 000011
【図１１】
0004093395.tif 000012