(57)【特許請求の範囲】
【請求項１】
受信セルを入力し、送信セルを出力するＯＡＭセル送信用プロセッサと、該プロセッサに送信ＯＡＭセル種別を出力するＯＡＭセル送信用スケジューラとを有するセル送信回路において、
前記ＯＡＭセル送信用スケジューラは、セル組立データを格納するメモリと、該メモリからセル送信要求ビットを読出しセル送信要求フラグを出力する送信判定部と、優先順位に従い送信すべきセルを選択する優先判定部と、前記メモリから読出したセル組立データを一時的に格納するセルデータ格納メモリとを有することを特徴とするセル送信回路。
【請求項２】
前記ＯＡＭ送信用スケジューラの前記メモリと前記送信判定部及び前記セルデータ格納メモリとの間に、前記メモリへのデータ設定と、前記送信判定部の前記メモリからのセル送信要求ビット読出しとの調停を行う調停部を有することを特徴とする請求項１に記載のセル送信回路。
【請求項３】
前記送信判定部は、前記セル送信要求フラグを送出する送信要求判定部と、該送信要求判定部からのインクリメント信号でインクリメントするアドレスカウンタと、該アドレスカウンタにパルスを入力するタイマと、該タイマの前記パルスを受け、前記送信要求判定部にパルスを出力するＮカウンタとを有することを特徴とする請求項１に記載のセル送信回路。
【請求項４】
前記タイマは、前記アドレスカウンタ及び前記ＮカウンタにＬ秒パルスを出力する第１タイマと、前記アドレスカウンタにＫ秒パルスを出力する第２タイマを有することを特徴とする請求項３に記載のセル送信回路。
【請求項５】
前記セルデータ格納メモリは、前記メモリから読出した１コネクション分のセル組立データを格納することを特徴とする請求項１に記載のセル送信回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、セル送信回路、特にＡＴＭ（Asynchronous Transfer Mode：非同期転送モード）装置におけるＯＡＭ（Operation、Administration and  Maintenance）送信回路に関する。
【０００２】
【従来の技術】
従来、プロセッサを用いるＯＡＭ処理ＬＳＩ（大規模集積回路）は、例えば図２に示す如きＯＡＭセル送信用プロセッサ１００により全てのＯＡＭ送信の処理を行っている。即ち、このプロセッサ１００に受信セル１０１が入力されるとプロセッサ１００により所定の処理を行って送信セル１０２を出力する。処理対象となる回線帯域は、150Mbps程度までのものであった。
【０００３】
近年データ転送速度が高速化し、例えば、2.4Gbpsの如き高速処理を行うプロセッサを用いるＤＡＭ処理ＬＳＩの需要が生じた。しかし、ＯＡＭ送信処理に関する全ての処理をプロセッサにより行うのは速度的に不可能である。そこで、図３に示す如く、例えばＯＡＭセル送信用プロセッサ２００とＯＡＭセル送信用スケジューラ２１０を分離し、ハードウエア処理とすることにより対処している。図３の構成では、ＯＡＭセル送信用プロセッサ２００には、受信セル２０１が入力され、送信セル２０２が出力される。ＯＡＭセル送信用スケジューラ２１０からは、ＯＡＭセル送信用プロセッサ２００に対して送信ＯＡＭセル種別２１１が入力される。
【０００４】
次に、図３のハードウエアによるＯＡＭセル送信用スケジューラ２１０は、図４に示す如き構成が考えられる。このスケジューラ２１０は、メモリ１０、調停部２０、ａ、ｂ、．．．ｘセル送信判定部３０ａ、３０ｂ、．．．．、３０ｘ、優先判定部４０及びセレクタ５０より構成される。メモリ１０は、アドレス００００〜ＸＸＸＸにデータＣＮ＃１用データ〜ＣＮ＃Ｘ用データが格納（記憶）されている。調停部２０は、メモリ１０とアドレス及びデータバスで接続されると共にファームウエア（Ｆ／Ｗ）からメモリ設定データが入力される。
【０００５】
調停部２０は、送信ＯＡＭセル組立データをプロセッサに出力すると共にａ〜ｘセル送信判定部３０ａ〜３０ｘに接続される。各セル判定部３０ａ〜３０ｘは、同様構成であり、タイマＡ３１、タイマＢ３２、送信要求判定部３３及びアドレスカウンタ３４を有する。アドレスカウンタ３４は、カウンタ３１、３２の出力を入力とし、アドレスを調停部２０及びセレクタ（ＳＥＬ）５０に出力する。送信要求判定部３３は、調停部２０からセル送信要求ビットを受け、優先判定部４０に対して対応するセル送信要求フラグを出力する。また、優先判定部４０は、プロセッサに対して送信ＯＡＭセル種別（ａ〜ｘセル）を出力する。セレクタ５０は、ａ〜ｘセル送信要求ビットを入力とし、プロセッサに対してメモリ読出アドレスを出力する。
【０００６】
メモリ１０内をアドレスに沿ってコネクション番号毎の情報領域に区切り、各コネクション毎に複数種（ＡＩＳ、ＲＤＩ、ループバック等）のＯＡＭセル送信要求ビットを格納する。例えば、ａ〜ｘセルがあるＯＡＭ種別であるとすると、ａ〜ｘセル送信判定部３０ａ〜３０ｘは、メモリ１０にアクセスし、該当するＯＡＭセル種別のＯＡＭセル送信要求ビットを読み出す。これが立っているか否かを判定し、立っていれば該当する送信要求フラグを立てる。これらのフラグを受信した優先判定部４０は、送信すべきＯＡＭ種別の優先順位に従って、１つの送信ＯＡＭセル種別を選択して、図３のプロセッサ２００に送信ＯＡＭセル種別２１１として送信する。
【０００７】
また、同時に、セル送信判定部３０ａ〜３０ｘのアドレスカウンタ３４からは、立っているＯＡＭセル送信要求ビットが存在するアドレスを送信しており、優先判定部４０で選択された送信ＯＡＭセル種別に従ってセレクタ５０でアドレスを選択して、メモリ読出アドレスをプロセッサ（図３のプロセッサ２００）に送信する。そこでプロセッサは、送信ＯＡＭセル種別とアドレスに従い、アドレスから該当する送信ＯＡＭセル種別のＯＡＭセルを組立てる情報を読出し、ＯＡＭセルの組立及び送信を行う。
【０００８】
各送信判定部３０ａ〜３０ｘには、それぞれ１対のタイマ（Ａ−Ｂ、Ｃ−Ｄ、Ｅ−Ｆ）３１、３２を有し、これによりアドレスカウンタ３４のインクリメント及びリセットを制御する。
【０００９】
タイマ３１は、アドレスカウンタ３４のカウント値をリセットする周期をカウントするタイマであり、各々固有の周期（ＯＡＭ種別毎の仕様による）パルスをアドレスカウンタ３４に送信する。アドレスカウンタ３４は、メモリ１０のアドレスポインタがコネクション番号１からｎまで進んだ後、上述した周期パルスでリセットされて、ポインタがアドレス先頭に戻される。つまり、各ＯＡＭ種別毎のセル送信判定部３０は、タイマ３１の周期で、同一コネクション番号のＯＡＭセルの送信を判定して送信を行う。
【００１０】
他方、タイマ３２は、アドレスカウンタ３４のカウント値をインクリメントする周期をカウントするタイマであり、各々固有の周期（ＯＡＭ種別毎の仕様による）パルスをアドレスカウンタ３４に送信する。アドレスカウンタ３４は、カウント値をインクリメントすると、メモリ１０のアドレスポインタが進み、次のコネクション番号の領域を読出す。つまり、各ＯＡＭ種別毎のセル送信判定部３０は、タイマ３２の時間間隔でコネクション間のＯＡＭセル送信を判定して送信を行う。
【００１１】
【発明が解決しようとする課題】
上述した従来技術では、タイマ３１、３２、アドレスカウンタ３４を含め、送信判定部３０をＯＡＭセルの種別分有する為に回路規模が大きくなる。また、メモリ１０へのアクセスは、プロセッサ、各送信判定部３０及びファームウエアと多く、調停部２０の制御が複雑になるという問題があった。
【００１２】
本発明の目的は、回路規模が小さいＯＡＭセル送信スケジューラ回路を用い高速動作が可能なＯＡＭセル送信回路を提供することである。
【００１３】
【課題を解決するための手段】
前述の課題を解決するため、本発明によるセル送信回路は、次のような特徴的な構成を採用している。
【００１４】
（１）受信セルを入力し、送信セルを出力するＯＡＭセル送信用プロセッサと、該プロセッサに送信ＯＡＭセル種別を出力するＯＡＭセル送信用スケジューラとを有するセル送信回路において、
前記ＯＡＭセル送信用スケジューラは、セル組立データを格納するメモリと、該メモリからセル送信要求ビットを読出しセル送信要求フラグを出力する送信判定部と、優先順位に従い送信すべきセルを選択する優先判定部と、前記メモリから読出したセル組立データを一時的に格納するセルデータ格納メモリとを有するセル送信回路。
【００１５】
（２）前記ＯＡＭ送信用スケジューラの前記メモリと前記送信判定部及び前記セルデータ格納メモリとの間に、前記メモリへのデータ設定と、前記送信判定部の前記メモリからのセル送信要求ビット読出しとの調停を行う調停部を有する上記（１）のセル送信回路。
【００１６】
（３）前記送信判定部は、前記セル送信要求フラグを送出する送信要求判定部と、該送信要求判定部からのインクリメント信号でインクリメントするアドレスカウンタと、該アドレスカウンタにパルスを入力するタイマと、該タイマの前記パルスを受け、前記送信要求判定部にパルスを出力するＮカウンタとを有する上記（１）のセル送信回路。
【００１７】
（４）前記タイマは、前記アドレスカウンタ及び前記ＮカウンタにＬ秒パルスを出力する第１タイマと、前記アドレスカウンタにＫ秒パルスを出力する第２タイマを有する上記（３）のセル送信回路。
【００１８】
（５）前記セルデータ格納メモリは、前記メモリから読出した１コネクション分のセル組立データを格納する上記（１）のセル送信回路。
【００１９】
【発明の実施の形態】
以下、本発明によるセル送信回路の好適実施形態例を添付図１を参照して詳細に説明する。
【００２０】
図は、本発明によるセル送信回路、特にそのＯＡＭセル送信スケジューラ回路の好適実施形態例のブロック図である。尚、図１のＯＡＭセル送信スケジューラ回路は、図４の回路と類似するので対応構成素子には、同様の参照符号を附すこととする。
【００２１】
図１のセルＯＡＭセル送信スケジューラ回路は、メモリ１０、調停部２０、送信判定部３０’、優先判定部４０及び送信ＯＡＭセルデータ格納メモリ７０より構成される。メモリ１０は、アドレス００００〜ＸＸＸＸにＣＮ＃１用データ乃至ＣＮ＃ｎ用データが格納されている。メモリ１０と調停部２０間は、データの授受が行われる。調停部２０には、ファームウエア（Ｆ／Ｗ）からメモリ内設定データが入力され、出力は、セル送信判定部３０の後述する送信要求判定部６５と送信ＯＡＭセルデータ格納メモリ７０に送られる。この送信ＯＡＭセルデータ格納メモリ７０は、プロセッサ（図３のプロセッサ２００）に対して送信ＯＡＭセル組立データを出力する。
【００２２】
次に、送信判定部３０’は、１対のタイマ６２、６３、Ｎカウンタ６１、アドレスカウンタ６４及び送信要求判定部６５を有する。この送信要求判定部６５は、優先判定部４０に対してａ〜ｘセル送信要求フラグを出力する。優先判定部４０は、プロセッサに対して送信ＯＡＭセル種別（ａ〜ｘセル）を出力する。
【００２３】
メモリ１０は、複数のＯＡＭセル送信要求ビット、またそれに該当する各種ＯＡＭセルを組み立てるための情報を１コネクション単位に持ち、これらの情報はＦ／Ｗより設定される。ポインタ制御はアドレスカウンタ６４からのアドレスによって行われる。アドレスカウンタ６４のカウントのインクリメント、リセットの制御は送信要求判定部６５、タイマＧ６２、タイマＨ６３によって行われる。
【００２４】
調停部２０は、Ｆ／Ｗからのメモリ１０へのデータ設定と、送信判定部３０’のメモリ１０からのＯＡＭセル送信要求ビット読出との調停を行う。
【００２５】
送信要求判定部６５は、メモリ１０から、あるコネクションにおける全種のＯＡＭセル送信要求ビットを受信し、これが立っているか否かを判定する。立っているものについては該当する送信要求フラグ（ａセル〜ｘセル）を立て、優先判定部４０に送信する。
【００２６】
タイマＧ６２は、Ｌ秒をカウントし、Ｌ秒パルスをアドレスカウンタ６４に送信し、これでアドレスカウンタ６４のカウント値をリセットしている。タイマＨ６３は、Ｋ秒をカウントし、Ｋ秒パルスをアドレスカウンタ６４に送信している。タイマスタートは、アドレスカウンタ６４がインクリメントされると同時に行われ、Ｋ秒カウントするとストップする。
【００２７】
Ｎカウンタ６１は、タイマＧ６２からのＬ秒パルスを受信し、Ｎ×Ｌ秒パルスを生成し、送信要求判定部６５に送信している。
【００２８】
優先判定部４０は、受信した複数（ａ〜ｘ）のＯＡＭセル送信要求フラグを受信し、ＯＡＭ種別に従った優先順位に基づき、１つの送信ＯＡＭセル種別を選択し、プロセッサに送信する。
【００２９】
送信ＯＡＭセルデータ格納メモリ７０は、メモリ１０より読み出した１コネクション分だけの全ＯＡＭセル組立データを一旦保持しておく。ＯＡＭセルデータ格納メモリ７０の容量は１コネクションの全ＯＡＭセル組立データの分だけである。コネクションのＯＡＭセル送信要求ビットが立っている種別のＯＡＭセルの組立をプロセッサで行うときに、プロセッサより読出が行われる。送信ＯＡＭセルデータ格納メモリ７０に、次の新たなデータが書き込まれるのは、メモリの次のコネクションのアドレスにスキャンが進んだときである。
【００３０】
以下、図１のＯＡＭセル送信用スケジューラ実施形態の動作につき説明する。送信要求判定部６５は、メモリ１０から、あるコネクションにおける全種のＯＡＭセル送信要求ビットを受信し、これが立っているか否かを判定する。立っているものについては該当する送信要求フラグ（ａセル〜ｘセル）を立て、優先判定部４０に送信する。優先判定部４０は、受信した複数のＯＡＭセル送信要求フラグを受信し、それぞれのセル種別に従った優先順位に基づき、１つの送信ＯＡＭセル種別を選択し、プロセッサに送信する。
【００３１】
また、送信判定部３０’は、メモリ１０をコネクション単位にスキャンを行っているが、あるコネクションの全てのＯＡＭセル送信要求ビットを読み出すのと同時に、このコネクションの全てのＯＡＭセル組立データ(該当送信要求ビットが立っているいないに拘らず)を送信ＯＡＭセルデータ格納メモリ７０に書き込む。このコネクションのＯＡＭセル送信要求ビットが立っている種別のＯＡＭセルの組立をプロセッサで行うときに、プロセッサより読み出しが行われる。
【００３２】
プロセッサは、優先判定部４０より送信ＯＡＭ種別を受信すると、ＯＡＭセル挿入タイミング（空セル到着等で、ここではプロセッサで管理するものとする）で送信ＯＡＭセルデータ格納メモリ７０より所定の組立データを読み出し、ＯＡＭセルの組立・挿入を行う。
【００３３】
優先判定部４０は、プロセッサが送信ＯＡＭセル種別を受信すると同時に、送信要求判定部６５から受信している該当する送信要求フラグをリセットする。
【００３４】
アドレスカウンタ６４は、タイマＧ６２のＬ秒パルスによってＬ秒周期でリセットが行われている。つまり、メモリ１０のアドレスポインタ値が最後（ＸＸＸＸ）まで到達しＬ秒経過後、ポインタをアドレス先頭（００００）に戻している。これにより、同一コネクション番号の各ＯＡＭセル送信要求ビットの判定がＬ秒周期に行われ、ＯＡＭセル送信要求ビットが立っている種別のＯＡＭセルは同一コネクションでＬ秒周期で送信を行うことができる。
【００３５】
また、アドレスカウンタ６４は、全ての（ａセル〜ｘセル）送信要求フラグが０、且つ前回のインクリメントからＫ秒という条件でカウント値がインクリメントされる。これは、前のコネクション番号の送信からＫ秒経過し、且つ現在のコネクション番号において立っているＯＡＭセル送信要求ビットに該当するＯＡＭセルが全て送信された、ということである。このように、コネクション番号間の各ＯＡＭセル送信要求ビットの判定がＫ秒以上の間隔で行われ、ＯＡＭセル送信要求ビットが立っている種別のＯＡＭセルはコネクション間でＫ秒以上の時間間隔をおいて送信を行うことができる。
【００３６】
ところで、ＯＡＭ種別によっては同一コネクションのセル送信周期がＬ秒以外のものも存在する。その場合は、送信要求判定部６５はＮカウンタ６１より受信するＮ×Ｌ秒パルスによって、送信要求判定をＬ秒周期Ｎ回に１回のみとすれば、Ｎ×Ｌ秒周期でセル送信を行うことができる。また、図示はしていないが、Ｎカウンタと同様の働きをするＭカウンタ、Ｐカウンタ等、小規模なカウンタを追加することにより、同一コネクションの送信周期を様々な値に設定できる。
【００３７】
従って、従来技術で示した、個々のＯＡＭ種別毎にタイマ、送信要求判定回路を持ちスケジューリングを行う場合の回路と、同等の動作をこの回路で実現できる。
【００３８】
以上、本発明によるセル送信回路の好適実施形態例を詳細に説明した。しかし、本発明は斯かる特定例のみに限定されるべきではなく、本発明の要旨を逸脱することなく種々の変形変更が可能であること当業者には容易に理解できよう。例えば、本発明は、ＡＴＭ装置におけるＯＡＭセル送信回路に限定されず、一般的なパケット通信装置におけるパケット送信スケジューラにも適用可能である。
【００３９】
【発明の効果】
以上説明したように、本発明によれば、ＯＡＭセル送信スケジューラ回路の回路規模の少ない、プロセッサを用いた高速回線を収容するＯＡＭセル送信回路が提供される。
【図面の簡単な説明】
【図１】本発明によるセル送信回路に使用するＯＡＭセル送信スケジューラの好適実施形態例のブロック図である。
【図２】従来のプロセッサ処理によるＯＡＭ処理回路のブロック図である。
【図３】高速回線収容時のプロセッサ処理によるＯＡＭ処理回路のブロック図である。
【図４】一般的なＯＡＭセル送信スケジューラのブロック図である。
【符号の説明】
１０            メモリ
２０            調停部
３０’          送信判定部
４０            優先判定部
６１            Ｎカウンタ
６２、６３      タイマ
６４            アドレスカウンタ
６５            送信要求判定部
７０            セルデータ格納メモリ
２００          ＯＡＭセル送信用プロセッサ
【図１】
0004068263.tif 000002
【図２】
0004068263.tif 000003
【図３】
0004068263.tif 000004
【図４】
0004068263.tif 000005