(57)【特許請求の範囲】
【請求項１】
第１のフィードバックシステムによって生成される第１の校正信号セットと、
第２のフィードバックシステムによって生成される第２の校正信号セットと、
前記第１の校正信号セットによって制御され、第１の抵抗器(108)のインピーダンスに整合する第１のトランジスタアレイ(102)と、
前記第２の校正信号セットによって制御され、第３のトランジスタアレイ(120)のインピーダンスに整合する第２のトランジスタアレイ(130)であって、前記第３のトランジスタアレイ(120)が前記第１の校正信号セットによって制御される、第２のトランジスタアレイ(130)と
からなる校正回路。
【請求項２】
前記第３のトランジスタアレイ(120)のサイズは、前記第３のトランジスタアレイ(120)が前記第１の校正信号セットによって制御されるときに、前記第３のトランジスタアレイ(120)のインピーダンスが前記第１の抵抗器(108)のインピーダンスにほぼ整合するようなサイズである、請求項１に記載の校正回路。
【請求項３】
前記第１のフィードバックシステムは、
前記第１のトランジスタアレイ(102)及び前記第１の抵抗器(108)からなる第１の分圧回路と、
前記第１の分圧回路の第１の分割ノード(106)を第１の基準電圧と比較し、第１の比較器出力を生成する第１の比較器(110)と、
前記第１の比較器出力に従って第１のバイナリ出力をカウントアップ又はカウントダウンし、前記第１のバイナリ出力を前記第１の校正信号セットとして出力する、第１のアップダウンカウンタ(116)と
を含む、請求項２に記載の校正回路。
【請求項４】
前記第２のフィードバックシステムは、
前記第２のトランジスタアレイ(130)及び前記第３のトランジスタアレイ(120)からなる第２の分圧回路と、
前記第２の分圧回路の第２の分割ノードを第２の基準電圧と比較し、第２の比較器出力を生成する第２の比較器(124)と、
前記第２の比較器出力に従って第２のバイナリ出力をカウントアップ又はカウントダウンし、前記第２のバイナリ出力を前記第２の校正信号セットとして出力する、第２のアップダウンカウンタ(136)と
を含む、請求項３に記載の校正回路。
【請求項５】
前記第１のトランジスタアレイ(102)はＰＦＥＴからなり、前記第２のトランジスタアレイ(130)はＮＦＥＴからなり、前記第３のトランジスタアレイ(120)はＰＦＥＴからなる、請求項４に記載の校正回路。
【請求項６】
第１の校正信号セット及び第２の校正信号セットを生成する方法であって、
第１のトランジスタアレイ(102)を制御して第１の抵抗器(108)のインピーダンスに整合させるための、第１の校正信号セットを生成するステップと、
第２のトランジスタアレイ(130)を制御して第３のトランジスタアレイ(120)のインピーダンスに整合させるための、第２の校正信号セットを生成するステップと、
前記第１の校正信号セットを前記第３のトランジスタアレイ(120)に供給し、前記第３のトランジスタアレイ(120)を前記第１のトランジスタアレイ(102)のインピーダンスに整合させるステップと
からなる方法。
【請求項７】
前記第１のトランジスタアレイ(102)はＰＦＥＴからなり、前記第２のトランジスタアレイ(130)はＮＦＥＴからなり、前記第３のトランジスタアレイ(120)はＰＦＥＴからなる、請求項６に記載の方法。
【請求項８】
第１のトランジスタアレイ(102)を制御して抵抗器(108)のインピーダンスに整合させるための第１の校正信号セットを生成する第１のフィードバックシステムと、
第２のトランジスタアレイ(130)を制御して前記第１のトランジスタアレイ(102)の複数のインピーダンスに整合させるための第２の校正信号セットを生成する第２のフィードバックシステムと
からなる校正回路。
【請求項９】
前記第１の校正信号セットによって制御される第３のトランジスタアレイ(120)であって、前記第２のフィードバックシステムが前記第１のトランジスタアレイ(102)のインピーダンスを複製するのに使用される第３のトランジスタアレイ(120)を更に含む、請求項８に記載の校正回路。
【請求項１０】
前記第２のフィードバックシステムは、分圧回路を形成する前記第２のトランジスタアレイ(130)及び前記第３のトランジスタアレイを使用して、前記第２のトランジスタアレイ(130)のインピーダンスが前記第３のトランジスタアレイ(120)のインピーダンスにほぼ整合しているか否かをテストするように構成される、請求項９に記載の校正回路。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は一般に、ＣＭＯＳ集積回路のデジタル出力ドライバに関する。より詳細には、本発明はＣＭＯＳ出力ドライバ群のドライブ・インピーダンスを校正する回路に関する。
【０００２】
【従来の技術】
集積回路上で出力ドライバのインピーダンスを動的に校正することには幾つもの利点がある。このことによって出力信号上の信号反射が減少し、更に電磁干渉（ＥＭＩ）、電力消費、信号スキューが減少する。
【０００３】
ＣＭＯＳ集積回路（ＩＣ）上で出力ドライバのインピーダンスを制御する方法の１つは、プルアップ・トランジスタ（通常はソースがプラス電源ＶDDに接続されたｐチャネル形ＭＯＳＦＥＴ（ＰＦＥＴ））と、プルダウン・トランジスタ（通常はソースがマイナス電源ＧＮＤに接続されたｎチャネル形ＭＯＳＦＥＴ（ＮＦＥＴ））とを、複数のトランジスタに分けることである。出力ドライバが駆動している時、これらの複数トランジスタのそれぞれは適切に制御されて、所望の出力インピーダンスが得られるように１組の校正信号に従ってオン状態になったり、或いはオフ状態のままに保たれたりする。通常、プルアップ・トランジスタとプルダウン・トランジスタとではコンダクタンスが異なっており、また寸法も異なるため、大抵、校正信号の組も別々のものが必要である。通常これら２組の校正信号を生成するには、２つの外付け抵抗器が使用される（１つはプルアップＦＥＴ用、もう１つはプルダウンＦＥＴ用）。またこれには、異なるドライブ・インピーダンスを必要とするチップの各セクションにつき、２本の校正ピンが使用される。慎重を期するならば、各種類の信号または信号群毎に異なったインピーダンスは勿論、ダイ全体にわたるプロセス変動、電圧変動、温度変動を補償するには、チップの各サイドごとにドライバを別々に校正するほうがよいので、多数のピンを校正ピンとして使用しなければならない場合がある。このことは、チップのコストの増大につながり、また、そのチップを実装して使用する基板の組立コストの増大にもつながる。
【０００４】
【発明が解決しようとする課題】
従って当業界には、ＣＭＯＳ出力ドライバのインピーダンス制御に必要な校正ピンの数を減らす方法に対する要望がある。
【０００５】
【課題を解決するための手段】
本発明の好適な実施態様では２組の校正信号を提供するが、使用する校正ピン及び外付け抵抗器はそれぞれ１つずつでよい。本発明は、標準的なＣＭＯＳ回路を使用して実施することができ、また既存のインピーダンス出力ドライバ回路を制御して使用することができる。
【０００６】
本発明の一実施態様では、１つの外付け抵抗器から第１の校正信号セットを生成する。この校正信号セットは、先ほどの外付け校正抵抗器のインピーダンスをオン・チップで複製するために利用される。本発明では、このオン・チップ複製インピーダンスを使用することによって、第２の外付け抵抗器もさらなる校正ピンの追加も必要とすることなしに、第２の校正信号セットが生成される。
【０００７】
本発明の他の態様および利点は、本発明の原理を一例として示す以下の詳細な説明と関連する添付図面から明らかになるであろう。
【０００８】
【実施例】
図１に示す本発明の校正回路は、２組の校正信号（１つはプルアップ・トランジスタ用、もう１つはプルダウン・トランジスタ用）を生成するものであって、これらの校正信号は、出力ドライバのインピーダンス群を設定して外付け抵抗に整合させるか、或いは外付け抵抗の何倍かにするために使用される。正常動作中、ＰＦＥＴアレイ１０２には電流が流れる。ＰＦＥＴアレイ１０２の各トランジスタは、デジタル式に制御される出力ドライバにおけるプルアップＰＦＥＴアレイの各トランジスタのサイズという意味では、公称的に等価である。電流は、プラス電源ＶDD（ノイズの有無は問わない）からＰＦＥＴアレイ１０２、静電気放電（ＥＳＤ）防護用抵抗器１０４、出力パッド１０６、外付け抵抗器１０８を経由してグラウンドに流れる。
【０００９】
ＰＦＥＴアレイ１０２のインピーダンスおよびＥＳＤ防護用抵抗器１０４のインピーダンスと外付け抵抗器１０８のインピーダンスによって分圧回路が形成されており、パッド１０６のノードの所でプラス電源電圧を分割する。このノードは、アナログ比較器１１０の反転入力端子への入力である。アナログ比較器１１０の非反転入力端子は、抵抗器１１２、１１４を用いて形成された分圧回路に接続される。抵抗器１１２、１１４は、好適にはオン・チップ抵抗器であって、プラス電源とマイナス電源との間に直列に接続される。これら抵抗器を接続する中間ノードは、アナログ比較器１１０の非反転入力端子に接続されている。好適な実施態様においては、抵抗器１１２、１１４は同じ抵抗値を有しており、そのためアナログ比較器１１０の非反転入力端子における電圧がＶDD／２となる。アナログ比較器１１０の出力は、デジタル式アップダウンカウンタ１１６のDIR入力端子に接続されており、この出力はアップダウンカウンタ１１６のカウント方向を制御する。アップダウンカウンタ１１６は飽和型カウンタであるため、最も高い出力から最も低い出力への反転、およびこの逆も起こらない。アップダウンカウンタ１１６は、クロック入力ＣＬＫがストローブパルスである時、ＤＩＲの状態に従ってその出力のバイナリ値を増減させる。アップダウンカウンタ１１６の出力は、信号Ｐ［０：Ｂ］に結合されており、信号Ｐ［０：Ｂ］の各ビット値は、ＰＦＥＴアレイ１０２中の１つのトランジスタのゲートに結合される。Ｂは校正回路の分解能を決定する任意数であり、ＰＦＥＴアレイ１０２中のトランジスタの数はＢ＋１である。好適な実施態様においては、ＰＦＥＴアレイ１０２の各トランジスタのサイズは、そのトランジスタのゲートに結合されたＰ［０：Ｂ］のビットの位に対応するように決定される。例えば、Ｐ［Ｎ］がコンダクタンスがＧであるＦＥＴを制御する場合、Ｐ［Ｎ＋１］はコンダクタンスがＧ×２であるＦＥＴを制御する。
【００１０】
アナログ比較器１１０の反転入力がその非反転入力よりも高い場合、アップダウンカウンタ１１６はカウントアップする。これによって、ＰＦＥＴアレイ１０２のトランジスタがより多くオフ状態にされ、ＰＦＥＴアレイ１０２のインピーダンスが増大する。アナログ比較器１１０の反転入力がその比較器１１０の非反転入力よりも低い場合、アップダウンカウンタ１１６はカウントダウンを行い、これによって、ＰＦＥＴアレイ１０２のより多くのトランジスタがオン状態にされ、ＰＦＥＴアレイ１０２のインピーダンスが減少する。ＰＦＥＴアレイ１０２とＥＳＤ防護用抵抗器１０４のインピーダンスの和が外付け抵抗器１０８の抵抗にほぼ整合する時、このフィードバック・システムは安定する。
【００１１】
また、ＰＦＥＴアレイ１２０のゲートも、アップダウンカウンタ１１６の出力Ｐ［０：Ｂ］に結合されており、ＰＦＥＴアレイ１２０のインピーダンスは、ＰＦＥＴアレイ１０２のインピーダンスにほぼ一致する。ＰＦＥＴアレイ１２０中のトランジスタのソースは、プラス電源に接続されている。動作中、電流はＰＦＥＴアレイ１２０、抵抗器１２２、１３２、ＮＦＥＴアレイ１３０のトランジスタを通って流れる。ＮＦＥＴアレイ１３０の各トランジスタは、デジタル式に制御される出力ドライバにおけるプルダウンＮＦＥＴアレイの各トランジスタのサイズという意味では、公称的に等価である。抵抗器１２２、１３２は、出力ドライバのＥＳＤ防護抵抗と抵抗１０４とを整合するように選択される。ＰＦＥＴアレイ１２０及び抵抗器１２２のインピーダンスと抵抗器１３２およびＮＦＥＴアレイ１３０のインピーダンスによって、プラス電源とグラウンドとの間に分圧回路が形成される。この分圧回路の中間ノードは、アナログ比較器１２４の反転入力端子に接続される。アナログ比較器１２４の非反転入力端子は、プラス電源とグラウンドとの間にある抵抗器１２６、１２８から形成された、好適にはオン・チップの分圧回路に接続される。
【００１２】
アナログ比較器１２４の出力端子は、アップダウンカウンタ１３６のＤＩＲ入力に接続される。アップダウンカウンタ１３６の出力信号は、信号Ｎ［０：Ｂ］として、ＮＦＥＴアレイ１３０のトランジスタのゲートに接続される。アナログ比較器１２４の反転入力がその非反転入力よりも低い場合、アップダウンカウンタ１３６はカウントダウンを行い、それによって、ＮＦＥＴアレイ１３０のトランジスタのより多くがオフ状態になり、ＮＦＥＴアレイ１３０のインピーダンスが増大する。アナログ比較器１２４の反転入力がその非反転入力よりも高い場合、アップダウンカウンタ１３６はカウントアップを行い、それによって、ＮＦＥＴアレイ１３０のトランジスタのより多くがオン状態になり、ＮＦＥＴアレイ１３０のインピーダンスが減少する。ＮＦＥＴアレイ１３０と抵抗器１３２との直列インピーダンスが、抵抗器１２２とＰＦＥＴアレイ１２０のオン・トランジスタとの直列抵抗にほぼ一致する時、このフィードバック・システムは安定する。この結果ＮＦＥＴアレイ１３０のインピーダンスは、外付け抵抗器１０８の抵抗に整合する。
【００１３】
本システムが１つか２つの値において安定である時、ＰＦＥＴアレイ１２０のインピーダンスは外付け抵抗器１０８のインピーダンスにほぼ整合する。ＰＦＥＴアレイ１２０は、Ｐ［０：Ｂ］によって制御される。従って、信号Ｐ［０：Ｂ］を複数の出力ドライバに分配して、それらのプルアップ・インピーダンスを制御することができる。同様に、システムが安定した時、ＮＦＥＴアレイ１３０のインピーダンスも外付け抵抗器１０８のインピーダンスにほぼ整合する。ＮＦＥＴアレイ１３０は、信号Ｎ［０：Ｂ］によって制御される。従って、信号Ｎ［０：Ｂ］を複数の出力ドライバに分配して、それらのプルダウン・インピーダンスを制御することができる。この校正プロセスは継続的に行われるが、通常のチップ動作に対してはトランスペアレントである。出力ドライバは、プルアップ／プルダウンする時、それぞれ校正信号から新しいプルアップ／プルダウン校正値を読取る。
【００１４】
本発明の特定の実施態様について説明し、図示してきたが、本発明は上記で説明し、図示した特定の形態または部品構成に限定されるものではない。
【００１５】
〔実施態様〕
なお、本発明の実施態様の例を以下に示す。
【００１６】
〔実施態様１〕  第１の校正信号セットを生成する第１のフィードバック・システムと、
第２の校正信号セットを生成する第２のフィードバック・システムと、
外付け抵抗器（１０８）のインピーダンスに整合するように前記第１の校正信号セットによって制御される、第１のトランジスタ・アレイ（１０２）と、
前記第１の校正信号によって制御される第２のトランジスタ・アレイ（１２０）と、
前記第２のトランジスタ・アレイ（１２０）のインピーダンスに整合するように前記第２の校正信号セットによって制御される、第３のトランジスタ・アレイ（１３０）と
を設けて成る校正回路。
【００１７】
〔実施態様２〕前記第２のトランジスタ・アレイ（１２０）は、前記第２のトランジスタ・アレイ（１２０）が前記第１の校正信号セットによって制御される時に前記第２のトランジスタ・アレイ（１２０）のインピーダンスが前記外付け抵抗器（１０８）のインピーダンスにほぼ整合するようなサイズで形成されていることを特徴とする、実施態様１に記載の校正回路。
【００１８】
〔実施態様３〕前記第１のフィードバック・システムは、
前記第１トランジスタ・アレイ（１０２）と前記外付け抵抗器（１０８）とから成る第１の分圧回路と、
前記第１分圧回路の第１の分割ノード（１０６）を第１の基準電圧と比較して第１の比較器出力を生成する第１の比較器（１１０）と、
前記第１の比較器出力に従って第１のバイナリ出力をカウントアップまたはカウントダウンし、前記第１のバイナリ出力を前記第１の校正信号セットとして出力する第１のアップダウンカウンタ（１１６）と
を備えることを特徴とする実施態様１または実施態様２に記載の校正回路。
【００１９】
〔実施態様４〕前記第２フィードバック・システムは、
前記第２のトランジスタ・アレイ（１２０）と前記第３のトランジスタ・アレイ（１３０）とから成る第２の分圧回路と、
前記第２の分圧回路内の第２の分割ノードを第２の基準電圧と比較して第２の比較器出力を生成する第２の比較器（１２４）と、
前記第２の比較器出力に従って第２バイナリ出力をカウントアップまたはカウントダウンし、前記第２バイナリ出力を前記第２の校正信号セットとして出力する第２アップダウンカウンタ（１３６）と
を備えることを特徴とする実施態様１乃至実施態様３のいずれか一項に記載の校正回路。
【００２０】
〔実施態様５〕前記第１トランジスタ・アレイ（１０２）がＰＦＥＴから成るものであって、前記第２トランジスタ・アレイ（１２０）がＰＦＥＴから成るものであって、前記第３トランジスタ・アレイ（１３０）がＮＦＥＴから成るものであることを特徴とする実施態様１乃至実施態様４のいずれか一項に記載の校正回路。
【００２１】
〔実施態様６〕ドライバ出力インピーダンスを校正する方法であって、
第１のトランジスタ・アレイ（１０２）を制御して外付け抵抗器（１０８）のインピーダンスに整合させるための前記第１の校正信号セットを生成するステップと、
前記第１の校正信号セットを第２のトランジスタ・アレイ（１２０）に供給して前記第２トランジスタ・アレイ（１２０）を制御して、前記第１のトランジスタ・アレイ（１０２）のインピーダンスに整合させるステップと、
第３トランジスタ・アレイ（１３０）を制御して前記第２のトランジスタ・アレイ（１２０）のインピーダンスに整合させるための第２の校正信号セットを生成するステップと
を設けて成る方法。
【００２２】
〔実施態様７〕前記第１トランジスタ・アレイ（１０２）がＰＦＥＴから成るものであって、前記第２トランジスタ・アレイ（１２０）がＰＦＥＴから成るものであって、前記第３トランジスタ・アレイ（１３０）がＮＦＥＴからなるものであることを特徴とする実施態様６に記載の方法。
【００２３】
〔実施態様８〕第１トランジスタ・アレイ（１０２）を制御して抵抗器（１０８）のインピーダンスに整合させる第１の校正信号セットを生成する第１フィードバック・システムと、
第２トランジスタ・アレイ（１３０）を制御して前記第１トランジスタ・アレイ（１０２）のインピーダンスの何倍かに整合させるための第２の校正信号セットを生成する第２フィードバック・システムと
を設けて成る校正回路。
【００２４】
〔実施態様９〕前記第２のフィードバック・システムに使用される第３のトランジスタ・アレイ（１２０）であって、前記第１の校正信号セットによって制御されることによって前記第１トランジスタ・アレイ（１０２）のインピーダンスを複製する第３トランジスタ・アレイ（１２０）をさらに備えていることを特徴とする、実施態様８に記載の校正回路。
【００２５】
〔実施態様１０〕前記第２フィードバック・システムが、分圧回路を形成する前記第２トランジスタ・アレイ（１３０）と前記第３トランジスタ・アレイ（１２０）とを使用し、前記第２トランジスタ・アレイ（１３０）のインピーダンスが前記第３トランジスタ・アレイ（１２０）のインピーダンスにほぼ整合しているか否かをテストすることを特徴とする、実施態様９に記載の校正回路。
【図面の簡単な説明】
【図１】本発明による校正回路の一実施例を示す図である。
【符号の説明】
１０２：第１トランジスタ・アレイ
１０６：第１分割ノード
１０８：第１抵抗器
１１０：第１比較器
１１６：第１アップダウンカウンタ
１２０：第３トランジスタ・アレイ
１２４：第２比較器
１３０：第２トランジスタ・アレイ
１３６：第２アップダウンカウンタ
【図１】
0004127743.tif 000002