(57)【特許請求の範囲】
【請求項１】
フィールドカウンタ入力および複数の入力を有し、前記複数の入力の１つは入力データを受信するためのリアルタイム入力に結合され、データワードを生成するために前記フィールドカウンタ入力に従って前記複数の入力の中から選択するマルチプレクサと、
前記マルチプレクサに結合されて前記データワードを受信し、前記データワードに従って記号コードを生成するコーダと、
前記コーダから前記記号コードを受信するよう結合され、前記記号コードに従って記号値を生成するマップと、
前記マップに結合されて前記記号値を受信し、前記記号値をろ波して所望の周波数応答を有する複素出力を生成するフィルタと、
を備えて成る複素信号発生器。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は一般に信号発生器に関するものであり、より厳密には試験信号生成のための柔軟なアーキテクチャを有する信号発生器に関する。
【０００２】
【従来の技術】
デジタル・セルラー電話及びパーソナル通信サービス（ＰＣＳ）電話を含む無線通信は、急速に通信産業における重要な分野となりつつある。新たに出現した無線通信技術は、現在は信号発生器によるしかないデジタル変調信号等のような、急速に数を伸ばしている複素信号の、設計、生産環境の両面における推進力となっている。特定のデジタル変調方式を選択しなければならない無線システム設計者はいくつもの問題に直面する。無線システムは、マルチパス、フェージング及び干渉により時間と場所で変化する信号強度を、許容できなければならない。無線通話器は限定されたバッテリ容量でどんどん小型化する。同時に利用者はデータ速度や音質、つながりの良さ、及び通話時間の更なる高性能化を要求する。従って無線装置の設計、製造及び保全には、産業標準に準じた周知の信号はもちろん、現実の環境を厳密にシミュレートするための試験信号を発生する能力を有する信号発生器のような、適切な試験装置が必要とされる。様々な既存の形式のデジタル変調信号に関する考察は、“Ｄｉｇｉｔａｌ  Ｃｏｍｍｕｎｉｃａｔｉｏｎ、Ｓｅｃｏｎｄ  Ｅｄｉｔｉｏｎ”（Ｌｅｅ，Ｅｄｗａｒｄ、Ａ．およびＭｅｓｓｅｒｓｃｈｍｉｔｔ，Ｄａｖｉｄ  Ｇ．、Ｋｌｕｗｅｒ  Ａｃａｄｅｍｉｃ  Ｐｕｂｌｉｓｈｅｒｓ、マサチューセッツ、１９９４）でなされている。
【０００３】
信号発生器は既存、及び新たに作られた変調形式の両方を扱うために十分に多機能でパワフルでなければならない。新たな無線システムの開発に当たっては、設計者は、信号発生器の動作を確認する受信機が無い、また、受信機の動作を確認する能力を持つ信号発生器が無いといった問題にぶつかるかも知れない。多機能信号発生源は、新しい受信機の性能を、特別なプロトタイプを開発することなしに判定する周知の試験信号を提供することにより、このジレンマを解決する助けとなるだろう。
【０００４】
信号発生器は、無線通信装置の数々の方法での試験に使用することができる。例えば、理想的信号とは異なる試験信号を周知の方法で発生させることにより、非理想的信号に対する装置の反応を調べる等に便利である。また更に、無線通信装置は他の通信システム付近の密集スペクトル環境下で操作しなければならない。複数の信号発生器を並列に組み合わせ、様々な信号強度、周波数及び変調形式を有する多数の干渉信号を生成することにより、制御しながら完全スペクトル環境をシミュレートすることができる。
【０００５】
製造環境においては、しばしば、同じ試験装置を使って様々な変調形式を持つ異なる種類の無線装置に対応しなければならない。多機能信号発生源は更なる装置の必要性を抑え、試験装置条件をより簡素化する。関数発生器は、代表的にはＤＣ（直流）から約２０ＭＨｚまでの周波数範囲にわたって振幅、周波数又は位相変調された試験信号を発生する上でその多機能性が広く知られている。関数発生器はアナログ装置の試験や伝統的なアナログ変調形式のシミュレーションに好適であり、入力信号を受信し、試験信号を入力信号に呼応したリアルタイム変調で生成することができるという利点がある。しかしながら、より複雑なデジタル変調形式のものを生成する関数発生器の能力は、その基本であるアナログアーキテクチャ故に非常に限られている。
【０００６】
任意波形発生器（ＡＷＧ）は、より複雑な試験信号の生成のためにデジタル波形メモリとＤＡ変換器（ＤＡＣ）を採用した、より最近のものである。適切なメモリサイズと最高サンプリング速度により、ＡＷＧは様々な試験信号のシミュレーションに柔軟に適用できる。しかしながら、ＡＷＧは概して実際の情報を通信するリアルタイム信号を生成するために必要なデジタル入力信号を受信する能力を持たない。ＡＷＧにより生成される試験信号は、デジタル波形メモリに事前計算サンプルとして事前に計算され、記憶されなければならない。事前計算サンプルは選択されたサンプリング速度で再生される電圧値に置き換えて記憶されるので、所望の試験信号を生成するために必要な計算が多大になることもある。
【０００７】
ＡＷＧの複素信号生成能力は、デジタル波形メモリのサイズと最高サンプリング速度がしばしば周波数内容と波形複雑性との間のトレードオフの必要性を生じさせるため、更に限られる。デジタル波形メモリは、代表的にはデジタル波形メモリの内容を連続的に繰り返すことによる試験信号生成に利用されるため、デジタル波形メモリの最初と最後に記憶された事前計算サンプル値に不連続性が生じないように気を付ける必要がある。この潜在的不連続性が、ＡＷＧの所望の試験信号生成能力を更に限定してしまう。
【０００８】
一般的に知られていることだが、基本的には信号処理用途に最適化されたマイクロプロセッサから成る従来のデジタル信号処理（ＤＳＰ）チップは、正しくプログラミングされ、好適なＤＡＣや支援ハードウエア装置に結合した場合、試験信号を生成する能力を持つ。ＤＳＰチップは、そのＤＳＰチップがリアルタイムに行う信号処理演算によってリアルタイムデジタル変調信号を生成するために、代表的にはデジタルデータストリームの形態をとるリアルタイム入力信号を受信することができる。デジタル変調信号の個々の出力サンプルをリアルタイムで演算処理することによって相対的に高い複雑性を要するため、得られる信号帯域幅がＤＳＰチップと回りを取り巻くハードウエアのスループットにより限られてしまう。更に、ＤＳＰチップを利用して様々なデジタル変調形式を扱えるように信号発生器を変更するのは困難であり、時間もかかる。
従って、デジタル変調信号を含む様々な試験信号をリアルタイム変調で生成するための多機能信号発生器が望まれるのである。更に望まれるのは、異なる試験信号用に容易に設定できる、専用ハードウエアに集積された回路とメモリのみを使ってその多機能を持つ信号発生器を実現することである。
【０００９】
【発明の目的】
本発明の目的は、多機能信号発生源を提供することである。
本発明の別の目的は、異なる種類の試験信号に即座に適応できる多機能性のあるアーキテクチャを有する信号発生源を提供することである。
本発明のさらに別の目的は、信号パラメータを設定することによって異なる種類の試験信号に適応できる多機能性のあるアーキテクチャを有する信号発生源を提供することである。
本発明のさらに別の目的は、出力信号をリアルタイムで変調するために入力データを受信する、リアルタイム入力を有する信号発生源を提供することである。
【００１０】
【発明の概要】
本発明によれば、リアルタイムで計算された複素信号生成用の柔軟な信号発生器が提供される。データマルチプレクサ（ＭＵＸ）は、伝送されたデータシーケンス中の様々なフィールドへの入力データのソースを選択する。ＭＵＸと結合したコーダは記号表に従い、後に個々の記号コードをリアルタイムサンプル、複素サンプル及びＩ／Ｑ（同相／直角位相）サンプルを含む信号サンプルのシーケンスに変換するマップ機能へと供給される記号コードのシーケンスを生成する。ろ波された信号サンプルを得るために信号サンプルは選択された周波数応答を供するフィルタへと供給される。
【００１１】
ろ波された信号サンプルは、出力段のアナログ再構築フィルタのカットオフ周波数と整合する、より高いサンプリング速度を得るために信号サンプルを補間するリサンプラーへと供給される。変調器はリサンプラーの出力を受信し、その周波数を複素局部発振器を使ってシフトして複素サンプルシーケンスを得る。変調器からの出力は、複素サンプルシーケンスを低域フィルタとして使われるアナログ再構築フィルタによりろ波されるアナログ出力へと変換するＤＡ変換器に供給される。
【００１２】
ＭＵＸ、コーダ、マップ、フィルタ、リサンプラー及び変調器を含む信号発生源の個々のブロックは、高品質なアナログ変調信号もちろん、様々なデジタル変調信号の生成に即座に対応できるよう十分柔軟な構成となっている。個々のブロックはハードウエアもしくはソフトウエアにより実現できる。
【００１３】
実施例では、それらブロックは高い記号速度と所望の帯域幅の出力信号を得るために特定用途向けＩＣ（ＡＳＩＣ）及びランダムアクセスメモリ（ＲＡＭ）より実現される。同時に、ブロックは単にＲＡＭの内容を変えることにより、異なる試験信号に対し必要に応じて変更することができる。装置条件を簡素化し、回路基板スペースを節約するために、マイクロプロセッサ、すなわちＤＳＰハードウエアは使われていない。
【００１４】
本発明の商業用の実施例では、キャリア基板上に他の多機能信号発生源と一緒に搭載されて物理的にコンパクトなパッケージに多チャンネル信号発生源を作る、回路基板モジュールとしての多機能信号発生源が提供される。個々の多機能信号発生源は、選定された振幅及び相互の位相関係を持つマルチパス信号をシミュレートする等、更なる多機能性を得るために互いに同期し合うことができる。本発明による多機能信号発生源は、ＭＵＸにてリアルタイムデータを受信し、そのリアルタイムデータに従って変調された複素信号を生成することができる。
【００１５】
ＭＵＸ、コーダ、マップ、フィルタ、リサンプラー及び変調器を含む信号発生源の個々のブロックは、事前計算されたサンプル値を用意したり、信号パラメータを低級言語でプログラミングする必要を生じること無く、変調形式、サンプリング速度、及び記号ビット数を含む、従来の信号処理において周知の一組のパラメータに従って制御し得る。その一組のパラメータは、プログラミング環境用の一組のソフトウエア・ライブラリ機能を利用すると同時に一般に業界で利用されるソフトウエア・グラフィカルユーザーインターフェース（ＧＵＩ）を使ってプログラムすることができる。
【００１６】
本発明の特徴の一つは、多機能信号発生源を提供するところにある。
【００１７】
本発明の他の特徴は、異なる種類の試験信号に即座に適応できる多機能性のあるアーキテクチャを有する信号発生源を提供するところにある。
【００１８】
本発明の更なる特徴は、信号パラメータを設定することによって異なる種類の試験信号に適応できる多機能性のあるアーキテクチャを有する信号発生源を提供するところにある。
【００１９】
本発明の更に他の特徴は、出力信号をリアルタイムで変調するために入力データを受信する、リアルタイム入力を有する信号発生源を提供するところにある。
【００２０】
他の特徴、達成事項、及び利点は、以下の記述を添付の図と関連させて読むことにより、当業者に明らかとなるであろう。
【００２１】
【実施例】
図１には従来技術による任意波形発生器（ＡＷＧ）１０のブロック図が示されている。累算器１２は、サンプルクロック１４により決定される速度でアドレスを増分値１６だけ増分していくことにより、一連のアドレスを通じて増分するバイナリカウンタとして動作する。累算器１２からのアドレスは、一組のアドレス線１８を介して波形メモリ２０に供給される。波形メモリ２０は複素信号である一組の事前計算されたサンプルを包含する。事前計算されたサンプルは累算器１２からのアドレスに従いＤＡＣ２２に供給される。ＤＡＣ２２は事前計算されたサンプルの値に従い一定のサンプリング速度で、その後低域フィルタ２４に供給される電圧を発生する。低域フィルタ２４は、サンプルクロック１４と整合した周波数特性を有し、これにより、サンプリング周波数成分が出力信号から除去される。
【００２２】
一組の事前計算されたサンプルはＡＷＧ１０が出力信号生成を開始する前にロードされていなければならないため、出力信号はリアルタイム情報を含まない。波形メモリ２０の長さが限られているため、信号の複雑性と帯域幅との間のトレードオフが必要となる。出力信号は、厳に、事前計算されたサンプル及びサンプルクロック速度に従って設定されたサンプル値とサンプリング速度により定義される。しかしながら、複素信号はサンプリング時間と電圧レベルによるよりも、データストリームと記号によって、より簡単に定義されるため、試験信号を得るためには、事前計算されるサンプルの計算に長い時間がかかってしまう。
【００２３】
図２には本発明による多機能信号発生器１００のブロック図が示されている。複素信号発生器１０２は、所望の試験信号に相当するデジタル化されたサンプルのシーケンスである複素出力を発生する。デジタル化されたサンプルのシーケンスは、交互配置された実数部出力および虚数部出力から構成することができる。かわりに複素出力を、交互配置される虚数部出力を有さない、すなわちデジタル化サンプルがゼロに設定された虚数部出力を有する実数部出力として選択することができる。
【００２４】
リサンプラー１０４は複素信号発生器１０２からの複素出力を一定の入力サンプリング速度で受信する。リサンプラー１０４は複素信号を、一般的には所望の出力信号のサンプリング速度及び信号帯域幅に従って固定される出力サンプリング速度に変換する。入力サンプリング速度と出力サンプリング速度の比は、プログラム可能な浮動小数点パラメータである。実施例では、出力サンプリング速度は、固定１５メガサンプル／秒（ＭＳ／ｓ）のサンプリング速度の出力信号と整合させるため、１５ＭＳ／ｓに固定されている。入力サンプリング速度は一般的に１５ＭＳ／ｓより小さい。周波数情報を保持しながら効果的にサンプリング速度を上げたり下げたりするための再サンプリング技術は、１９９３年８月１０日にＲｏｎａｌｄ  Ｗ．  Ｐｏｔｔｅｒに発行され、ヒューレット・パッカード社に譲渡された米国特許第５，２３５，５３４号“ＭＥＴＨＯＤ  ＡＮＤ  ＡＰＰＡＲＡＴＵＳ  ＦＯＲ  ＩＮＴＥＲＰＯＬＡＴＩＮＧ  ＢＥＴＷＥＥＮ  ＤＡＴＡ  ＳＡＭＰＬＥＳ”に論じられている。
【００２５】
複素信号発生器１０２は複素信号の変調に使うことができるデジタルデータを受信するためのリアルタイム入力１０６を有している。これにより、デジタルデータからの情報は、多機能信号発生器１００によりリアルタイムで生成される出力信号の変調に利用することができる。
【００２６】
リサンプラー１０４は、必要となればいつでも複素信号発生器１０２からの複素出力を要求する。複素信号発生器１０２もまた、必要となればいつでもリアルタイム入力１０６からの入力データを要求する。このようにして、多機能信号発生器１００は、リアルタイム入力１０６に到着する入力データに対する信号タイミング要求を簡単化する“データ引出し（ｄａｔａ  ｐｕｌｌ）”フロー制御機構を実現する。
【００２７】
バッファ１０８は再サンプリングされた出力をリサンプラー１０４から受け、交互配置された実数及び虚数部分を別々の実数部及び虚数部データストリームへと分割する。バッファ１０８は、実施例では、より高いスループット速度を達成するために別個のＡＳＩＣとして具現化されている。バッファ１０８により生成された実数部および虚数部データストリームはその後複素変調器１１０へと供給される。もし、性能上の事情が複素変調器１１０が再サンプリングされた出力を直接リサンプラー１０４から受信することを許せば、バッファ１０８の機能は複素変調器１１０に容易に組み込むことができる。バッファ１０８は、実数部出力信号のみが生成される場合、多機能信号発生器１００から省いてもかまわず、そうすることにより、多機能性は付随的に損なうことになるが部品数は減らすことができる。
【００２８】
複素変調器１１０は、Ｉ（実数部）及びＱ（虚数部）入力において、バッファ１０８からの虚数部及び実数部データストリームを受信する。ＩおよびＱ入力は、複素信号を上方変換して再サンプリングされた信号を所望の搬送周波数で得るため、複素変調器１１０中に存在する複素局部発振器（図示せず）の出力で乗算される複素数として扱われる。複素局部発振器に対して０Ｈｚの搬送周波数を選択することにより上方変換無しに、再サンプリングされた信号を直接得ても良い。代替では、複素変調器１１０は周波数変調器として作動させることもでき、Ｉ入力によって決定される大きさとＱ入力によって決定される周波数偏移とを有する出力信号を発生することができる。
【００２９】
複素変調器１１０は、再サンプルされた信号を、実数部及び虚数部出力信号へと変換するためにデジタル・アナログコンバータ（ＤＡＣ）１１２、１１４にそれぞれ供給される実数部サンプル及び虚数部サンプルのストリームとして生成する。低域フィルタ１１６、１１８は、ＤＡＣ１１２、１１４により供給される実数部及び虚数部出力信号をろ波し、選ばれた１５ＭＳ／ｓのサンプリング速度と整合する周波数ロールオフ特性を得る。実施例では、低域フィルタ１１６、１１８のそれぞれは、サンプリング処理のアーティファクトであるより高い周波数成分を除去する一方、６．３ＭＨｚまでの平坦な振幅−周波数応答を供するよう選択された周波数伝達関数を有する。低域フィルタ１１６、１１８は、所望の周波数特性を有する実数部及び虚数部出力信号をそれぞれ出力信号端子１２０、１２２にて提供する。実数部出力信号のみが望まれる場合、複素変調器１１０を実数部サンプルのみを生成するように構成することが簡単にできる。
【００３０】
図３においては、その作用をより詳しく説明するための、複素信号発生器１０２（図２に示されているもの）のブロック図が示されている。マルチプレクサ２００は、複素出力を変調するために、種々の入力データソースに接続されている、リアルタイム入力１０６、ノイズ入力１３０、データＲＡＭ入力１３２及びレジスタ入力１３４を含む様々な入力の中から選択する。ノイズ入力１３０は、ランダムデータトラフィックをシミュレートする際に擬似ランダムデータを受信したり、或いは試験・評価目的で所望の特性を有するノイズを得たりするために、ランダムデータ発生器に結合させることもできる。データＲＡＭ入力１３２は、同期化のための固定データパターンを設定するため、また、あらかじめ決められた形式のデータトラフィックをシミュレートするために、試験・評価目的でアクセス可能の事前に記憶されたデータシーケンスを包含する基板上のＲＡＭと接続させることができる。レジスタ入力１３４は、選択されたフィールド、代表的にはゼロ値データワードを必要とするフィールドで使われる、少量のデータを提供する。
【００３１】
殆どのデジタル通信プロトコルは伝送シーケンス中にフィールドを定義する。フィールドは、複素信号を構成する特定の形式の情報用に割り当てられた時間のブロックである。一つのフィールドは同期化に使われる固定データパターンを含むこともある。他のフィールドには特定の数のトラフィックデータワードを含むことができる。更に他のフィールドは伝送の始まりと終わりに固定データパターンを有する保護フィールドでも良い。例えば、時分割多元接続（ＴＤＭＡ）セルラー電話システムにおいて、データバースト間のギャップを、ヌル信号出力を発生する特殊なデータワードより構成されるもう一つのフィールドと見なすことができる。多機能信号発生器１００は、ＭＵＸ２００、ノイズ入力１３０、データＲＡＭ入力１３２、レジスタ入力１３４及びリアルタイム入力１０６の利用を通じて、十分なフィールド生成柔軟性を供する能力を持っているものが望ましい。フィールドのタイミング及びシーケンスは、ユーザーにより設定されるパラメータもしくはソフトウエア制御でプログラムされたものに従ってＭＵＸ２００のフィールドカウンタ入力で制御することができる。追加フィールドをサポートするために、必要に応じて更にＭＵＸ及び入力を追加しても良い。
【００３２】
ＭＵＸ２００は、データワードから記号コードを生成するコーダ２０２へデータワードを供給する。現在作られる記号コードは、エラーコーディング及び差分コーディング機能を実現するに好都合な、過去の記号コードとデータワードに基づいて定義される依存性を有する場合もある。コーダ２０２により供給される出力記号コードは入力データコードとは異なるビット数を有するか、又は複数の記号コードが個々の入力データコードについて生成されても良い。コーダ２０２は、記号コードをマップ２０４に供給するために、ユーザーにより指定され、コーダ２０２中のＲＡＭに保存されたコーダ表を使ってプログラムされる。コーダ２０２の作用については後に詳細を述べる。
【００３３】
マップ２０４はコーダ２０２からの記号コードを記号値へとマッピングする手段を提供する。実施例では、記号値はＤＡＣ１１２、１１４で使える分解能と整合させるために１６ビットの振幅分解能を有する。記号コードの記号値へのマッピングはメモリに保存されたユーザー指定の参照表を参照しながら行える。ユーザー指定の相回転は、一つの記号から次へと指定することもできる。マップ２０４により作られた記号値は、その後フィルタ２０６へと供給される。
【００３４】
フィルタ２０６はマップ２０４により供給された記号値のシーケンスを有限インパルス応答（ＦＩＲ）フィルタを使ってろ波し、所望の周波数応答を有する複素出力を発生する。フィルタ２０６は実数信号、複素信号又は交互配置のＩ／Ｑ（実数部及び虚数部）信号を取り扱うことができなければならない。複素信号については、ＦＩＲフィルタのフィルタ係数は、特定の信号伝送欠陥をシミュレーションするのに好都合な非対称周波数応答を作り出せるようにする複素数値であっても良い。オフセット変調については、実数部（同相“Ｉ”）及び虚数部（直角位相“Ｑ”）出力で遅延量の違うフィルタを作ることが必要である。フィルタ２０６は記号値シーケンスのアップサンプリング、即ち、個々の入力サンプルに対する出力サンプルの数を、代表的には「０」を入力データに挿入することにより増やすことを可能にする。フィルタ２０６の作用の詳細は後に記す。
【００３５】
図４において、コーダ２０２（図３に示されるもの）のより詳細なブロック図を示す。入力データレジスタ２１０は、データ出力及びデータ入力を有し、データ入力はＭＵＸ２００（図３に示されるもの）からデータワードを受信する。入力データレジスタ２１０のデータ出力及びフィードバックレジスタ２１６のフィードバック出力は、データワードを記号コードにアドレス入力に従ってマッピングするための参照表であるコーダデータ表２１４を有するランダムアクセスメモリ（ＲＡＭ）２１２に結合している。ＲＡＭ２１２の記号コードを含む記号出力は、フィードバックレジスタ２１６の入力に供給されると同時にマップ２０４にも供給される。
【００３６】
入力データレジスタ２１０のデータ出力とフィードバックレジスタ２１６のフィードバック出力の組み合わせがＲＡＭ２１２に与えられるＲＡＭアドレスを形成するため、コーダ２０２に生成された記号コードは以前に生成された記号コードに依存することもある。入力データレジスタ２１０のデータ入力にあるデータワードに対してだけではなく過去の記号コードにも対する、この現在の記号コードの依存性は、コーダ表２１４において周知の状態機械概念を使って決定され、様々なエラーコード体系はもちろん、差分コーディングのような、所望の変調形式を可能にする。
【００３７】
ＲＡＭ２１２の出力から選択された数のビットがフィードバックレジスタ２１６へと供給され、ＲＡＭベースの状態機械を実現する。ＲＡＭアドレスを形成するために入力データレジスタ２１０から、そしてフィードバックレジスタ２１６から得るアドレスビット数は、ユーザーにより選択可能である。かわりに、フィードバックレジスタ２１６を使用不能にし、以前の記号コードへの依存性を持たせずに、コーダ２０２が単にデータワードを記号コードにマッピングできるようにしても良い。
【００３８】
コーダ機能をコーダ２０２に実現するための一般的ＲＡＭベース状態機械は、データワードから記号への変換において、予期しないレベルの多機能性を作り出す。国際モールスコードは、本発明によるコーダ２０２で得られる多機能性のわかりやすい例としてあげられる。ドットとダッシュの様々な組み合わせで構成される記号の集合、モールスコードは、アルファベット文字及び数字に対する一組の記号である。この一組の記号は、コーダデータ表２１４中に作り出される状態の組み合わせを使って容易に定義することができる。一般のＲＡＭベース状態機械アーキテクチャを使用することにより、モールスコードの文字や数字を作るための、専用、もしくは特殊なハードウエアを用いる必要がなくなる。かわりに、一組のモールスコード記号を実現するために必要なコーダデータ表２１４を、ＲＡＭ２１２に記憶されているプログラミング技術および周知の状態機械概念に従い容易に実行できるユティリティソフトのルーチンに従って定義することができる。
【００３９】
図５では、マップ２０４及び有限インパルス応答（ＦＩＲ）フィルタを使って実現されたフィルタ２０６のより詳細なブロック図が示されている。上記に説明した通り、マップ２０４は記号コードを記号値に変換する。記号値は、１６ビットのような高い分解能を持つことが好ましい。フィルタ２０６では、Ｄ１、Ｄ２、・・・Ｄ２３とラベル付けされた記号値はＭＵＸ２４０の第一の入力で受信される。ＭＵＸ２４０の第二の入力はゼロサンプルを受信する。ｍｏｄ（Ｎ）カウンタ２３６は、Ｎ個のゼロサンプルをそれぞれの記号値の間に選択的に挿入してアップサンプルされた記号値を作るためにＭＵＸ２４０の制御入力に接続される。アップサンプリングはサンプリング速度と、その上にフィルタ応答を指定できる使用可能のナイキスト帯域幅を増し、これにより、フィルタ２０６の多機能性が増す。
【００４０】
マップ２０４とフィルタ２０６の間に置かれているのは、記号値がフィルタ２０６によりろ波される前の任意記号ローテーションに備える、励起関数“ｅｘｐ（ｊｎφ）”を有する入力を持つ複素局部発振器２３８である。記号値及びゼロサンプルは、レジスタの各々が、一組の乗算器２４４及び一組の累算器２４６へとその記憶値を供給するタップを有する、一連のシフトレジスタであるアレイ２４２へと供給される。従って、アレイ２４２、一組の乗算器２４４そして一組の累算器２４６はＦＩＲフィルタ２４８を形成する。
【００４１】
ＦＩＲフィルタ２４８は、そのＦＩＲフィルタ２４８の比較的素直な実施法を採用することによる有益性により、本発明に従い第一の実施例として多機能信号発生器１００を効果的に実施するために利用できる。ＦＩＲフィルタ２４８は、所望の周波数特性を持つ複素信号を提供するために周知の技術に従い簡単にプログラムすることができる。
【００４２】
図６は、マップとフィルタの機能を組み合わせたフィルタ２０６の第二の実施例のブロック図である。第二の実施例によるフィルタ２０６は、マッピングとろ波機能とを実施し、最初に記号コードを記号値に変換することなく複素出力を記号コードの関数として発生する。従ってマップ２０４は第二の実施例に従い、図３のブロック図では省略されている。図５に示される第一の実施例とは対照的に、第二の実施例は柔軟性とスループットを改善できるような方法で実施されている。
【００４３】
第二の実施例によるフィルタ２０６は、ゼロ入力サンプルをアレイ３０２に配さないため、第一の実施例と比べ、行わなければならない演算の量が劇的に減っている。フィルタ２０６は、第一の実施例において使われたような高分解能記号値ではなく、むしろ分解能が低い傾向に在る記号コードをアレイ３００に記憶する。記号コードはクラスタとしてグループ化されて、パック化されたアレイ記号コードを形成する。
【００４４】
乗算オペレーションは実行時に行われるのではなく、全ての可能な記号の、個々のタップとの積の表として事前に計算され、その積の表は、ＲＡＭ２１２の中のタップ積表３０８に保存される。実行時、その結果は積表３０８から、タップ番号と記号コードを使って記号コードの積を探索することによりリコールすることが出来、結果のアドレスを形成する。例えば、４（２2）の可能な記号を有する３２（２5）のタップフィルタでは、全ての必要な乗算器出力を記憶、検索するために要するＲＡＭ２１２中のＲＡＭアドレス１７の長さは、７（５＋２）ビットに過ぎない。
【００４５】
代表的なＲＡＭはそのＲＡＭアドレススペース中により大きなアドレスビットを有するため、同時に１つ以上のタップ積を探索することが可能である。アレイ３０２は、各々２ビットの幅を有する記号コード（Ｄ１〜Ｄ２３）を格納している。近接する５個のアレイ３０２のエレメントがクラスタとしてグループ化されている。記号コード（Ｄ１〜Ｄ５）により形成される１０ビットのアドレスは、パック化されたアレイ記号コードとしてＭＵＸ３０４の第一の入力に提供されるクラスタを形成する。その他のクラスタは、ＭＵＸ３０４の制御入力に従って後に選択されるＭＵＸ３０４の他の入力に送られる。このように、結果はＲＡＭ２１２中に記憶された積表３０８から１０ビットアドレスを使ってリコールすることができる。
【００４６】
完成した複素出力を発生するためにはその他のクラスタの結果もまた、第一のクラスタの結果に加算されなければならないため、ＲＡＭ２１２の出力は、ＲＡＭアドレス１７に従ってリコールされる際にＲＡＭ２１２の出力を累算器３１２に現在記憶されている値へ加算する、加算ノード３１０へと供給される。累算器３１２中の値は、ＲＡＭ２１２からのそれぞれのクラスタに対する結果により増加して行く。
【００４７】
リコール処理や様々なクラスタ結果の加算を実行するために、様々なカウンタが使われる。ｍｏｄ（Ｃ）カウンタ３１４は、クラスタの総数に達するまでクラスタ毎に一回増分する。ｍｏｄ（Ｃ）カウンタ３１４の出力は、次にその出力でアドレスを形成するクラスタを選択するＭＵＸ３０４の制御入力に接続している。ｍｏｄ（Ｃ）カウンタ３１４の出力はまた、タップクラスタインデックスとしてＲＡＭ２１２に送られるアドレスの一部をも形成する。一旦クラスタカウンタが最高クラスタ数“ｃ”まで一巡、即ち、全てのクラスタの結果が累算器３１２に加算され終わると、累算器３１２の結果が完成されたフィルタ出力として記録され、その後累算器３１２はクリアされ、そしてｍｏｄ（Ｉ）カウンタ３１６が増分する。ｍｏｄ（Ｉ）カウンタ３１６は、累算器３１２中の値がＩ値かＱ値かを示す１ビットの値を有する。
【００４８】
Ｉ値及びＱ値の両方が、複素数値を形成するための完成されたフィルタ出力として記録されると、ｍｏｄ（Ｉ）カウンタ３１６は一巡し、ｍｏｄ（Ｎ）カウンタ３１８が増分し、もう一方に０値が挿入されたことを示す。しかし、アレイ３０２に物理的に０値が挿入されるわけではない。というより、所望の数、Ｎ個の０値のそれぞれに対し、１個の出力フィルタ値があたかも０値がアレイ３０２に挿入されたかのように算出されるのだが、これは計算的により効率的な方法で行われる。アップサンプリング処理になるようにＮ個の０値に従って所望の数の計算が行われた後、新たな記号値がアレイ３０２のクロック入力に供給され、この処理を再度開始するために新たな記号コードがアレイ３０２にシフトされる。局部発振器（ＬＯ）位相カウンタとして作動するｍｏｄ（Ｐ）カウンタ３２０もまた、増分する。
【００４９】
ｍｏｄ（Ｉ）カウンタ３１６及びｍｏｄ（Ｎ）カウンタ３１８の出力に、ＲＡＭアドレス１７としてＲＡＭ２１２に供給されるアドレスの一部を構成させることができる。同様に、ｍｏｄ（Ｐ）カウンタ３２０の出力もＲＡＭ２１２にアドレスの一部として供給し、アレイ３０２に記憶される完成された一組の記号コードに複素局部発振器の効果を含ませることができる。複素局部発振器の効果は、最新の記号の全ての可能なローテーションを含ませるようにアドレススペースを拡張することにより、タップ積表３０８に含ませることが可能である。
【００５０】
図７において、ＲＡＭ２１２の入力に形成されたＲＡＭアドレス１７の詳細図が示されている。図示の通り、ＲＡＭアドレス１７は１０ビットのパック化されたアレイ記号コード、５ビットのクラスタタップインデックス、１ビットのＩ／Ｑ、３ビットの遅延、及び３ビットの位相を含んでいる。ＲＡＭ２１２の最高アドレススペース幅は、ｍｏｄ（Ｉ）カウンタ３１６、ｍｏｄ（Ｎ）カウンタ３１８及びｍｏｄ（Ｐ）カウンタ３２０の出力を、ＲＡＭアドレス１７に実際に利用する場合、実用上の上限に制限されてしまうこともある。そこでどの出力にＲＡＭアドレス１７を構成させるかの選択は、タップ積表３０８を作る時に行わなければならず、また、それは特定のニーズやアプリケーションに依存する。
【００５１】
図８においては、本発明の実施例による、多機能信号発生器１００のハードウエアのブロック図が示されている。フィールドプログラマブルゲートアレイ（ＦＰＧＡ）３５０は、リアルタイム入力１０６（図２に示されるもの）を受信する特定用途向け集積回路（ＡＳＩＣ）である。ＲＡＭ２１２は個別集積回路として、あるいは他の集積回路の一部として実現できる。ＦＰＧＡ３５０はＲＡＭ２１２に接続し、ＭＵＸ２００、コーダ２０２及びフィルタ２０６（図６に示されるもの）を含む複素信号発生器１０２全体が完成する。ＲＡＭ２１２はコーダ表２１４及びデータＲＡＭ１３２と同様、タップ積表３０８も有している。リサンプラ１０４は個別ＡＳＩＣとして実現されている。これもまたＡＳＩＣであるＦＰＧＡ３５２はバッファ１０８（図２に示されるもの）を実現する。複素変調器１１０、ＤＡＣ１１２、１１４及び低域フィルタ１１６、１１８は個別部品を用いて構築することが可能である。
【００５２】
多機能信号発生器１００のハードウエアの実現に専用マイクロプロセッサの必要は無く、また、簡単にプログラムを書き換えたりＲＡＭ２１２の内容を変更するだけで適合させることが可能であるため、多機能信号発生器１００は比較的小さな回路基板もしくはモジュール上に、低コストで、そして単純な製造工程により実現できる。それぞれに多機能信号発生器１００を有する複数のモジュールは、様々な信号源間の同期化を要するマルチパスシミュレーションを含む複素スぺクトルシミュレーションを生成するために容易に連結することが可能である。
【００５３】
図９において、本発明による多機能信号発生器１００をプログラムするためのユーザーインターフェース画面４００が示されている。ユーザーインターフェース画面４００は、ＰＣやワークステーション上でデータを入力したり表示したりするための当業者に周知の様々なグラフィカルユーザーインターフェース技術を利用して高度なソフトウエアに作ることができる。多機能信号発生器１００は高い順応性を有し、従来の正弦波や方形波を含む関数発生器信号と同様、デジタル変調信号を含む広い範囲の複素信号を発生する能力を有する。多機能信号発生器１００は、周知の技術により、代表的にはＰＣやワークステーションへのインターフェースを持ち、選択されたパラメータに従ったコンピュータ制御を可能にしている。
【００５４】
多機能信号発生器１００のプログラミングは、ユーザーによる論理的、直観的な信号パラメータ制御を可能にする、一組のユーザーインターフェース画面を有したメニュー階層を利用して行うのが望ましい。図示の通り、ユーザーインターフェース画面４００はフィルタ２０６のパラメータを書き込むことができるようにメニュー階層から選ばれたものである。種々のパラメータはプルダウンメニューを使って数字で、或いは多くの周知のデータ入力技術の内のいずれかにより入力することができる。パラメータ間における様々な依存性は、プログラミングを簡単にするためにユーザーインターフェース中で扱うことが可能である。ユーザーによるプログラミングが不要な自動試験システム中の多機能信号発生器１００のパラメータにアクセスする場合、かわりに一組のソフトウエアライブラリ機能を設けても良い。
【００５５】
多機能信号発生器１００のアーキテクチャを利用すれば、周波数変調（ＦＭ）、振幅変調（ＡＭ）、直交振幅変調（ＱＡＭ）、位相変調（ＰＭ）及び位相振幅変調（ＰＡＭ）の組み合わせを要する幅広い種類の複素信号を発生することが可能である。マップ２０４及びフィルタ２０６には、コーダ２０２により作られた記号コードが直接的に記号値を表わすものとして取り扱われるようにバイパスが設けられても良い。このようにすれば、多機能信号発生器１００を、出力サンプルが直接データコードと共に送られる従来型の任意波形発生器として使用することも可能である。
【００５６】
本発明による上記の実施例の詳細には、より広い側面における本発明の真意から逸脱することなく、多くの変更が可能であることは当業者にとって明らかなことである。例えば、最低部品数及び容易な適合性といった長所を損なうことなく、様々な種類の特定用途向け集積回路（ＡＳＩＣ）で、ＦＰＧＡ３５０、３５２を容易に代替することができる。ＲＡＭ及び特定用途向け機能の更なる高集積化はデバイス能力が許容すれば簡単に実現できる。直角位相（Ｑ）入力チャンネルが不要な場合、柔軟なアーキテクチャの有益性を残したまま、関連したＤＡＣ及びフィルタも容易に除去することができる。
【００５７】
以上、本発明の実施例について詳述したが、以下、本発明の各実施態様の例を示す。
【００５８】
[実施態様１]
フィールドカウンタ入力および複数の入力を有するマルチプレクサ（２００）であって、前記入力の１つは入力データを受信するためのリアルタイム入力（１０６）に結合され、前記マルチプレクサは、データワードを生成するために前記フィールドカウンタ入力に従って前記複数の入力中から選択する、マルチプレクサと、
前記マルチプレクサに結合されて前記データワードを受信し、前記データワードに従って記号コードを生成するコーダ（２０２）と、
前記コーダから前記記号コードを受信するよう結合され、前記記号コードに従って記号値を生成するマップ（２０４）と、
前記マップに結合されて前記記号値を受信し、前記記号値をろ波して所望の周波数応答を有する複素出力を生成するフィルタ（２０６）と、
を備えて成る複素信号発生器（１０２）。
【００５９】
[実施態様２]
前記複素出力は前記入力データに従って、リアルタイムで変調されることを特徴とする実施態様１に記載の複素信号発生器（１０２）。
【００６０】
[実施態様３]
前記複数の入力のうちの一つはノイズ入力（１３０）に結合されて擬似ランダムデータを受信し、前記複数の入力のうちの他の一つはデータＲＡＭ入力（１３２）に結合されて以前に記憶されたデータシーケンスを受信することを特徴とする実施態様１に記載の複素信号発生器。
【００６１】
[実施態様４]
前記コーダ（２０２）が、
前記データワードを受信するよう結合されたデータ入力と、データ出力とを有する入力データレジスタ（２１０）と、
アドレス入力と記号出力とを有するＲＡＭ（２１２）であって、記号コードを前記記号出力において生成するために前記アドレス入力によりアドレスされるコーダ表を含み、前記アドレス入力は前記データ出力に結合されているＲＡＭと、フィードバック入力とフィードバック出力を有し、前記フィードバック入力は前記記号出力に結合され、前記フィードバック出力は前記アドレス入力に結合されて前記コーダ表に従って前記記号コードの前記データワード及び過去の記号コードに対する依存性を有せしめるフィードバックデータレジスタ（２１６）と、を備えて成ることを特徴とする実施態様１に記載の複素信号発生器（１０２）。
【００６２】
[実施態様５]
前記フィルタ（２０６）が、
第１及び第２の入力と、制御入力及びＭＵＸ出力を有し、前記第１の入力は記号値を受信するよう結合され、前記第２の入力はゼロサンプルを受信するよう結合されたＭＵＸ（２４０）と、
前記制御入力に結合され、選択的にＮ個の前記ゼロサンプルを前記記号値の間に挿入してアップサンプルされた前記記号値を生成するｍｏｄ（Ｎ）カウンタ（２３６）と、
前記アップサンプルされた記号値を受信するよう結合され、前記アップサンプルされた記号値をろ波して所望の周波特性を有する前記複素出力を生成するＦＩＲフィルタ（２４８）と、
を備えて成ることを特徴とする、実施態様１に記載の複素信号発生器（１０２）。
【００６３】
[実施態様６]
前記フィルタ（２０６）が、
前記記号コードを記憶するためのアレイ（３０２）であって、前記記号コードは一組のクラスタとしてグループ化され、前記クラスタの組の各々はパック化されたアレイ記号コードを形成しているアレイと、
前記アレイに結合され、前記クラスタの各々を制御入力に従って受信し、ＭＵＸ出力において前記パック化されたアレイ記号コードを供給するＭＵＸ（３０４）と、
前記ＭＵＸ出力と前記制御入力とに結合され、前記ＭＵＸによる各クラスタの選択のため逐次提供するｍｏｄ（Ｃ）カウンタ（３１４）と、
アドレス入力とＲＡＭ出力とを有し、前記アドレス入力は前記ＭＵＸ出力に結合されたＲＡＭ（２１２）であって、タップ積表を含み、前記タップ積表は記号コードの積を含み、前記記号コードの積は前記ＲＡＭ出力において前記パック化されたアレイ記号コードに従って提供されることを特徴とするＲＡＭと、
前記ＲＡＭ出力に結合され、前記記号コードの積を前記クラスタにわたって加算して前記複素出力を形成する累算器（３１２）と、
を備えて成ることを特徴とする、実施態様１に記載の複素信号発生器（１０２）。
【００６４】
[実施態様７]
前記複素信号発生器が前記ＲＡＭ（２１２）及び前記ＲＡＭに結合されたＦＰＧＡ（３５０）を利用して構築されることを特徴とする実施態様１に記載の複素信号発生器（１０２）。
【００６５】
[実施態様８]
前記ＲＡＭ（２１２）が前記タップ積表を含むことを特徴とする実施態様７に記載の複素信号発生器（１０２）。
【００６６】
[実施態様９]
複素出力を発生する複素信号発生器（１０２）と、
前記複素信号発生器に結合され、前記複素出力を受信し、前記複素出力を出力サンプリング速度で生成するリサンプラ（１０４）と、
前記リサンプラからの前記複素出力を受信して、実数部サンプルと虚数部サンプルとを生成する複素変調器（１１０）と、
前記複素変調器に結合されて前記実数部サンプルと虚数部サンプルとをそれぞれ受信し、実数部及び虚数部出力信号を前記出力サンプリング速度で生成する第１及び第２のＤＡコンバータ（１１２、１１４）と、
前記第１及び第２のＤＡコンパータに結合され、前記実数部及び虚数部出力信号をろ波する第１及び第２の低域通過フィルタ（１１６、１１８）と、
備えて成る、多機能信号発生器（１００）。
【００６７】
[実施態様１０]
前記複素信号発生器が、入力データを受信するためのリアルタイム入力（１０６）を有し、前記複素信号発生器は前記複素信号を前記入力データに従ってリアルタイムで変調することを特徴とする、実施態様９に記載の多機能信号発生器（１００）。
【００６８】
【発明の効果】
以上説明したように、本発明を用いることにより、多機能信号発生源を提供することができる。また、異なる種類の試験信号に即座に適応できる多機能性のあるアーキテクチャを有する信号発生源を提供することができる。さらに、信号パラメータを設定することによって異なる種類の試験信号に適応できる多機能性のあるアーキテクチャを有する信号発生源を提供することができる。また、さらに、出力信号をリアルタイムで変調するために入力データを受信する、リアルタイム入力を有する信号発生源を提供することができる。
【図面の簡単な説明】
【図１】従来技術による任意波形発生器のブロック図である。
【図２】本発明による多機能信号発生器のブロック図である。
【図３】図２の多機能信号発生器の一部を形成する複素信号発生器のブロック図である。
【図４】図３の複素信号発生器の一部を形成するコーダのブロック図である。
【図５】図３の複素信号発生器の一部を形成する、第１の実施例におけるマップ及びフィルタのブロック図である。
【図６】図３の複素信号発生器の一部を形成する、第２の実施例におけるマップ及びフィルタのブロック図である。
【図７】図６に示されるＲＡＭアドレスのより詳細を示す図である。
【図８】図６による、第２の実施例のマップ及びフィルタを利用した多機能信号発生器のハードウエアのブロック図である。
【図９】本発明による多機能信号発生器のプログラミングのためのユーザーインターフェース画面の一例を示す図である。
【符号の説明】
１０２：複素信号発生器
１０４：リサンプラー
１０６：リアルタイム入力
１０８：バッファ
１１０：複素変調器
１１２、１１４：ＤＡＣ
１１６、 １１８：低域通過フィルタ
【図１】
0004073101.tif 000002
【図２】
0004073101.tif 000003
【図３】
0004073101.tif 000004
【図４】
0004073101.tif 000005
【図５】
0004073101.tif 000006
【図６】
0004073101.tif 000007
【図７】
0004073101.tif 000008
【図８】
0004073101.tif 000009
【図９】
0004073101.tif 000010