(57)【特許請求の範囲】
【請求項１】
入力電圧をオン・オフ制御するＮ型ＦＥＴと、該Ｎ型ＦＥＴから出力される電圧を平滑化して出力する平滑回路と、該平滑回路から出力される電圧と設定電圧とを比較して、前記オン・オフ制御のためのスイッチング制御信号を出力する比較回路とを備えたＤＣ−ＤＣコンバータにおいて、
前記比較回路は、平滑回路から出力される電圧の時間平均値を検出して前記設定電圧と比較し、この比較結果に基づいて得られる補正設定電圧と前記平滑回路から出力される電圧とを比較して前記スイッチング制御信号を出力することを特徴とするＤＣ−ＤＣコンバータ。
【請求項２】
前記比較回路は、
前記設定電圧に応じた基準電圧を発生する基準電源と、
前記基準電圧を分圧して比較用電圧を発生する分圧回路と、
前記比較用電圧と前記平滑回路から出力される電圧の時間平均値とから補正用電圧を発生する補正用電圧発生回路とを備え、
該補正用電圧発生回路の出力を抵抗を介して前記比較用電圧の発生点に印加して前記補正設定電圧を生成することを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ。
【請求項３】
請求項１または請求項２に記載のＤＣ−ＤＣコンバータを複数備え、
該複数のＤＣ−ＤＣコンバータの出力端子を並列接続するとともに、
該複数のＤＣ−ＤＣコンバータの比較回路の出力の論理和または論理積を用いて、前記並列接続された全てのＤＣ−ＤＣコンバータに共通するスイッチング制御信号を発生することを特徴とするコンバータ装置。
【請求項４】
前記比較回路は、出力がオープンコレクタ型かもしくはオープンドレイン型であり、前記出力が互いに接続されていることを特徴とする請求項３に記載のコンバータ装置。
【発明の詳細な説明】
【技術分野】
【０００１】  この発明は、入力された直流電圧を所定値の直流電圧に降圧変換するＤＣ−ＤＣコンバータ、特に降圧式のリップル検出型自励発振コンバータと、単体のコンバータを複数接続してなるコンバータ装置に関するものである。
【背景技術】
【０００２】  現在、コンピュータの電源回路への需要等により、低電圧・大電流のＤＣ−ＤＣコンバータが必要とされている。このようなＤＣ−ＤＣコンバータを代表するものとして、ＰＷＭ制御コンバータと、リップル検出型自励発振コンバータ（以下、単に「リップルコンバータ」と称す。）とが利用されている。中でも、負荷変動に対する応答性が良いことから、後発のＰＷＭ制御コンバータよりも以前から利用されているリップルコンバータが再度注目を浴びている。【０００３】  図１２はリップルコンバータの基本回路を示す回路図である。
図１２に示すように、リップルコンバータは、入力電圧Ｖｉｎが入力される入力端子３と出力電圧Ｖｏｕｔを出力する出力端子４との間に直列接続されたスイッチング素子であるＰＮＰ型トランジスタＴｒ１とインダクタＬ０１とを備え、これらＰＮＰ型トランジスタＴｒ１とインダクタＬ０１との接続点と、接地との間に接続されたフライホイールダイオードＤ０１とを備える。また、リップルコンバータは、非反転入力端子に出力電圧Ｖｏｕｔに応じた電圧を入力し、反転入力端子に基準電圧Ｖｏを入力するとともに、ＰＮＰ型トランジスタＴｒ１へスイッチング制御信号を出力するコンパレータ１０を備える。【０００４】  このようなリップルコンバータでは、ＰＮＰ型トランジスタＴｒ１がオフ状態で出力電圧Ｖｏｕｔが基準電圧Ｖｏよりも低くなると、コンパレータからＬｏｗ信号が出力されてＰＮＰ型トランジスタＴｒ１のベースに入力されて、ＰＮＰ型トランジスタＴｒ１がオン状態になる。そして、ＰＮＰ型トランジスタＴｒ１がオン状態となることで、出力電圧Ｖｏｕｔが上昇する。一方、ＰＮＰ型トランジスタＴｒ１がオン状態で出力電圧Ｖｏｕｔが基準電圧Ｖｏよりも高くなると、コンパレータからＨｉ信号が出力されてＰＮＰ型トランジスタＴｒ１のベースに入力されて、ＰＮＰ型トランジスタＴｒ１がオフ状態になる。そして、ＰＮＰ型トランジスタＴｒ１がオフ状態となることで、出力電圧Ｖｏｕｔが低下する。このような制御を繰り返すことで、基準電圧Ｖｏに近い電圧で上下し、基準電圧Ｖｏに略等しい出力電圧Ｖｏｕｔを得る。
図１３は従来のリップルコンバータの出力電圧波形図である。
図１３に示すように、基準電圧Ｖｏにより設定される設定電圧Ｖｓｅｔを基準として、出力電圧Ｖｏｕｔは三角波状に電圧（振幅）が上下するリップルを有する波形となる。そして、通常動作状態では、出力電圧Ｖｏｕｔの平均電圧は、波形の最大電圧と最小電圧との略中間電圧となる。【０００５】  このようなリップルコンバータの現実的な回路として、特許文献１には、入力端子と出力端子との間に、Ｐ型ＦＥＴからなるスイッチング素子と、チョークコイルとを接続し、Ｐ型ＦＥＴとチョークコイルとの接続点と接地電位との間にダイオードを接続した構造のリップルコンバータが開示されている。また、この特許文献１に記載のリップルコンバータは、反転入力に出力電圧に応じた電圧が入力され、非反転入力に基準電圧が入力されたコンパレータと、該コンパレータの出力電圧に応じてＰ型ＦＥＴにスイッチング制御信号を出力する駆動ＩＣとを備える。そして、このリップルコンバータは、出力電圧を基準電圧と比較して、この比較結果によりＰ型ＦＥＴをスイッチングすることで、所定の入力電圧から所望の出力電圧を得る。
【特許文献１】特開平９−５１６７２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】  ところで、従来の出力電圧Ｖｏｕｔが一定になるように制御するリップルコンバータでは、継続的にスイッチング制御を行っている場合に、ＦＥＴ等のスイッチング素子のオン時間とオフ時間との合計に対するオン時間の比であるＤｕｔｙが入力電圧Ｖｉｎにより異なる。あるいは、入力電圧Ｖｉｎが一定で出力電圧Ｖｏｕｔが設定条件によって変化するように制御されるリップルコンバータでは、Ｄｕｔｙが出力電圧Ｖｏｕｔにより異なる。【０００７】  従来のリップルコンバータではＤｕｔｙが変化すると、出力電圧が変動してしまうという課題があった。以下に、その原理を説明する。
図１４は、入力電圧Ｖｉｎが高い場合の出力電圧Ｖｏｕｔの瞬時値の波形と、平均値Ｖａｖｇと、設定電圧Ｖｓｅｔ（基準電圧Ｖｏに依存）と、スイッチング素子のオン・オフ状態を示した図である。また、図１５は入力電圧Ｖｉｎが低い場合の出力電圧Ｖｏｕｔの瞬時値の波形と、平均値Ｖａｖｇと、設定電圧Ｖｓｅｔ（基準電圧Ｖｏに依存）と、スイッチング素子のオン・オフ状態を示した図である。【０００８】  前述のリップルコンバータでは、出力電圧Ｖｏｕｔの瞬時値が設定電圧Ｖｓｅｔを超えた時にスイッチング素子をオフ制御する。出力電圧Ｖｏｕｔの瞬時値が設定電圧Ｖｓｅｔを超えてからスイッチング素子がオフ状態となる時間、したがって、出力電圧Ｖｏｕｔの瞬時値が設定電圧Ｖｓｅｔを超えてから最大値になるまでの時間（図中のｔ１）はリップルコンバータの回路構成により決まるので、入力電圧Ｖｉｎによらず基本的に同じである。【０００９】  このため、図１４に示すように、入力電圧Ｖｉｎが高いと、出力電圧Ｖｏｕｔの上昇の傾きが急になるので、出力電圧Ｖｏｕｔの最大値も入力電圧Ｖｉｎに応じて高くなる。ここで、出力電圧Ｖｏｕｔが低下する割合は入力電圧によらず一定であるので、出力電圧Ｖｏｕｔの瞬時値が最大値から設定電圧Ｖｓｅｔまで低下していく時間は、入力電圧Ｖｉｎが高いほど長くなる。【００１０】  一方、出力電圧Ｖｏｕｔの瞬時値が設定電圧Ｖｓｅｔを下回ってから最小値になるまでの時間、すなわち、出力電圧Ｖｏｕｔの瞬時値が設定電圧Ｖｓｅｔを下回ってからスイッチング素子がオン状態に移行する時間（図中のｔ２）は入力電圧Ｖｉｎによらず同じである。したがって、出力電圧Ｖｏｕｔの最小値は入力電圧Ｖｉｎによらず一定である。さらに、出力電圧Ｖｏｕｔの瞬時値が最小になってから、設定電圧Ｖｓｅｔまで復帰する時間は、入力電圧Ｖｉｎが高いほど電圧の変化量が大きくなるため速くなる。したがって、スイッチング素子がオン状態である時間は、スイッチング素子がオン状態である時間とオフ状態である時間との合計に対して短くなる。すなわち、スイッチング素子のＤｕｔｙが小さくなる。このように、スイッチング素子のＤｕｔｙが小さくなる場合、スイッチング素子のオフ時間が長くなるが、オフ時間の内、出力電圧Ｖｏｕｔの瞬時値が設定電圧Ｖｓｅｔよりも低い時間は、入力電圧Ｖｉｎに関係なく一定であるので、入力電圧Ｖｉｎが高くなると、図１４に示すように、出力電圧Ｖｏｕｔの瞬時値が設定電圧Ｖｓｅｔよりも高い時間が長くなる。このため、出力電圧Ｖｏｕｔの瞬時値の時間平均である出力電圧平均値Ｖａｖｇが設定電圧Ｖｓｅｔよりも高くなってしまう。【００１１】  また、図１５に示すように、入力電圧Ｖｉｎが低いと、スイッチング素子がオン状態になって、出力端子Ｖｏｕｔに伝送される電圧も入力電圧Ｖｉｎに応じて低くなる。ここで、出力電圧Ｖｏｕｔが低下する割合は入力電圧Ｖｉｎによらず一定であるので、出力電圧Ｖｏｕｔの瞬時値が最大値から設定電圧Ｖｓｅｔまで低下していく時間は、入力電圧Ｖｉｎが低いほど短くなる。【００１２】  一方、出力電圧Ｖｏｕｔの瞬時値が設定電圧Ｖｓｅｔを下回ってから最小値になるまでの時間、すなわち、出力電圧Ｖｏｕｔの瞬時値が設定電圧Ｖ��ｅｔを下回ってからスイッチング素子がオン状態に移行する時間（図中のｔ２）も入力電圧Ｖｉｎによらず同じである。さらに、出力電圧Ｖｏｕｔの瞬時値が最小になってから、設定電圧Ｖｓｅｔまで復帰する時間は、入力電圧Ｖｉｎが低いほど電圧の変化量が小さくなるため遅くなる。したがって、スイッチング素子がオン状態である時間は、スイッチング素子がオン状態である時間とオフ状態である時間との合計に対して長くなる。すなわち、スイッチング素子のＤｕｔｙが大きくなる。このように、スイッチング素子のＤｕｔｙが大きくなる場合、スイッチング素子のオン時間が長くなるが、オン時間の内、出力電圧Ｖｏｕｔの瞬時値が設定電圧Ｖｓｅｔよりも高い時間は、入力電圧Ｖｉｎに関係なく一定であるので、入力電圧Ｖｉｎが低くなると、図１５に示すように、出力電圧Ｖｏｕｔの瞬時値が設定電圧Ｖｓｅｔよりも低い時間が長くなる。このため、出力電圧Ｖｏｕｔの瞬時値の時間平均である出力電圧平均値Ｖａｖｇが設定電圧Ｖｓｅｔよりも低くなってしまう。【００１３】  このように、従来のリップルコンバータを用いた場合、スイッチングＤｕｔｙの大小に応じて、出力電圧Ｖｏｕｔの平均値が変動してしまう。【００１４】  また、前述の構成のリップルコンバータを並列運転する場合、すなわち、並列運転するリップルコンバータの出力端子を並列に接続する構成が用いられる。ところが、前述のように、リップルコンバータは入力電圧の大きさや他の要因によりそれぞれの出力電圧が一定ではない。このため、出力電圧の高いリップルコンバータが他のリップルコンバータの動作に悪影響を与える可能性がある。しかしながら、リップコンバータは電流検出機構を備えないので、並列接続され各リップルコンバータの負荷電流を均等化することが難しい。このため、安定してリップルコンバータの並列運転を行うことが難しい。【００１５】  したがって、本発明の目的は、スイッチングＤｕｔｙの大きさに影響されることなく、あるいは、出力電圧設定値の変化に影響されることなく、安定して所定の出力電圧を得られるリップルコンバータ型のＤＣ−ＤＣコンバータを提供することにある。
また、本発明の他の目的は、複数のリップルコンバータ型のＤＣ−ＤＣコンバータを並列運転する場合にも、各リップルコンバータの動作を安定させたコンバータ装置を提供することにある。
【課題を解決するための手段】
【００１６】  この発明は、入力電圧をオン・オフ制御するＮ型ＦＥＴと、該Ｎ型ＦＥＴから出力される電圧を平滑化して出力する平滑回路と、該平滑回路から出力される電圧を設定電圧と比較して、オン・オフ制御のためのスイッチング制御信号を出力する比較回路とを備えたＤＣ−ＤＣコンバータにおいて、比較回路で、平滑回路から出力される電圧の時間平均値を検出して設定電圧と比較し、この比較結果に基づいて得られる補正設定電圧と平滑回路から出力される電圧とを比較してスイッチング制御信号を出力することを特徴としている。【００１７】  この構成では、比較回路は、まず、時間平均された出力電圧と定電圧源から出力される設定電圧（基準電圧）との差分に応じた電圧により設定電圧（基準電圧）を補正する。この際、例えば、出力電圧が高ければ設定電圧を低くするように補正し、出力電圧が低ければ設定電圧を高くするように補正する。そして、比較回路は、出力電圧と補正された補正設定電圧とを比較して、Ｎ型ＦＥＴのオン・オフ状態を制御するスイッチング制御信号を出力する。【００１８】  また、この発明のＤＣ−ＤＣコンバータの比較回路は、設定電圧に応じた基準電圧を発生する基準電源と、基準電圧を分圧して比較用電圧を発生する分圧回路と、比較用電圧と平滑回路から出力される電圧の時間平均値とから補正用電圧を発生する補正用電圧発生回路とを備え、補正用電圧発生回路の出力を抵抗を介して比較用電圧の発生点に印加して補正設定電圧を生成することを特徴としている。【００１９】  この構成では、１つの基準電圧源から発生する基準電圧を用いて分圧回路で比較用電圧を生成し、この比較用電圧と出力電圧に応じた電圧の時間平均値とを比較して、基準電圧に応じた比較用電圧を補正する補正用電圧を生成する。そして、比較回路は、この補正用電圧で補正された比較用電圧からなる補正用設定電圧と前記出力電圧に応じた電圧とを比較して、この比較結果に応じたスイッチング制御信号を出力する。【００２０】  また、この発明のコンバータ装置は、前述のＤＣ−ＤＣコンバータを複数備え、該複数のＤＣ−ＤＣコンバータの出力端子を並列接続するとともに、該複数のＤＣ−ＤＣコンバータの比較回路の出力の論理和または論理積を用いて、並列接続された全てのＤＣ−ＤＣコンバータに共通するスイッチング制御信号を発生することを特徴としている。【００２１】  この構成では、並列接続されたコンバータの比較回路の出力の論理和または論理積を用いることで、全てのコンバータの比較回路から出力されるスイッチング制御信号が同じでなくても、いずれかの比較回路から出力されるスイッチング制御信号に統一される。このため、並列接続される全てのコンバータのＮ型ＦＥＴが同じスイッチング制御信号により制御される。【００２２】  また、この発明のコンバータ装置は、ＤＣ−ＤＣコンバータの比較回路の出力部をオープンコレクタ型かもしくはオープンドレイン型とし、これら出力部を互いに接続することを特徴としている。【００２３】  この構成では、比較回路の出力がオープンコレクタ型かオープンドレイン型とし、比較回路の出力を並列接続することで、ＤＣ−ＤＣコンバータの並列接続の構造が容易となる。
【発明の効果】
【００２４】  この発明によれば、時間平均された出力電圧を検出して、この時間平均された出力電圧と設定電圧との差分に応じた電圧により設定電圧を補正することで、スイッチングＤｕｔｙの大きさに応じて設定電圧が補正される。これにより、スイッチングＤｕｔｙの大きさに影響されることなく、安定した出力電圧を得るＤＣ−ＤＣコンバータを構成することができる。さらに、この効果を利用し、出力電圧の設定値が変化しても、安定した出力電圧を得るＤＣ−ＤＣコンバータを構成することができる。【００２５】  また、この発明によれば、１つの基準電源から生成される基準電圧を分圧して設定電圧の補正に用いるとともに、この補正結果により基準電圧の分圧電圧を補正して出力電圧に応じた電圧と比較するので、設定電圧の補正が安定する。これにより、安定した出力電圧を得るＤＣ−ＤＣコンバータを構成することができる。【００２６】  また、この発明によれば、並列接続したコンバータの全てが同じスイッチング制御信号で制御されるので、全てのコンバータの出力電流が一定となる。すなわち、負荷電流が安定したコンバータ装置を構成することができる。【００２７】  また、この発明によれば、各比較回路の出力をオープンコレクタ型またはオープンドレイン型にすることで、スイッチング制御信号を共通化させた並列接続の構造が簡素化される。これにより、負荷電流が安定したコンバータ装置を簡素な構造で構成することができる。
【図面の簡単な説明】
【００２８】［図１］第１の実施形態のリップルコンバータの構成を示す回路図である。
［図２］図１に示す基準電圧補正回路２０の詳細回路を示す回路図である。
［図３］入力電圧Ｖｉｎが高い場合における、設定電圧Ｖｓｅｔと、設定電圧Ｖｓｅｔでのスイッチング制御を行った場合の出力電圧Ｖｏｕｔの瞬時値の波形および平均電圧Ｖａｖｇと、補正設定電圧Ｖｓａと、補正設定電圧Ｖｓａでのスイッチング制御後の出力電圧Ｖｏｕｔの瞬時値の波形および平均電圧Ｖａｖｇ’とを示す図である。
［図４］入力電圧Ｖｉｎが低い場合における、設定電圧Ｖｓｅｔと、補正設定電圧Ｖｓａでのスイッチング制御前の出力電圧Ｖｏｕｔの瞬時値の波形および平均電圧Ｖａｖｇと、補正設定電圧Ｖｓａと、補正設定電圧Ｖｓａでのスイッチング制御を行った場合の出力電圧Ｖｏｕｔの瞬時値の波形および平均電圧Ｖａｖｇ’とを示す図である。
［図５］入力電圧Ｖｉｎを５．０Ｖとし、基準電圧Ｖｏを０．８Ｖとして、設定電圧値を変化させた場合における出力電圧Ｖｏｕｔの平均電圧値と設定電圧値との誤差を示した図である。
［図６］第２の実施形態に係るコンバータ装置の構成を示す回路図である。
［図７］基準電圧補正回路２０が設置されていないリップルコンバータ１０３，１０４で構成したコンバータ装置の回路図である。
［図８］図８は図７に示すコンバータ装置に用いられるリップルコンバータ１０３，１０４の出力電圧波形図およびＦＥＴの状態変化を示す図である。
［図９］それぞれに出力電圧および動作周波数の異なる２つのリップルコンバータをそれぞれ単独運転した場合のスイッチング制御信号の波形、動作周波数、出力電圧、出力電流分担率、および、これら２つのリップルコンバータを並列接続運転した場合でのスイッチング制御信号の波形、動作周波数、出力電圧、出力電流分担率を示した図である。
［図１０］図６に示すコンバータ装置のリップルコンバータのコンパレータの出力部を示す回路図である。
［図１１］図６に示すコンバータ装置のリップルコンバータのコンパレータの出力部を示す他の構成の回路図である。
［図１２］リップルコンバータの基本回路を示す回路図である。
［図１３］従来のリップルコンバータの出力電圧波形図である。
［図１４］入力電圧Ｖｉｎが高い場合の出力電圧Ｖｏｕｔの瞬時値の波形と、平均値Ｖａｖｇと、設定電圧Ｖｓｅｔ（基準電圧Ｖｏ）と、スイッチング素子のオン・オフ状態を示した図である。
［図１５］入力電圧Ｖｉｎが低い場合の出力電圧Ｖｏｕｔの瞬時値の波形と、平均値Ｖａｖｇと、設定電圧Ｖｓｅｔ（基準電圧Ｖｏ）と、スイッチング素子のオン・オフ状態入力電圧Ｖｉｎが低い場合の出力電圧Ｖｏｕｔの瞬時値の波形と、平均値Ｖａｖｇと、設定電圧Ｖｓｅｔ（基準電圧Ｖｏ）と、スイッチング素子のオン・オフ状態入力電圧Ｖｉｎが低い場合の出力電圧Ｖｏｕｔの瞬時値の波形と、平均値Ｖａｖｇと、設定電圧Ｖｓｅｔ（基準電圧Ｖｏ）と、スイッチング素子のオン・オフ状態を示した図である。
【符号の説明】
【００２９】１−Ｈ／Ｓドライバ回路
２−Ｌ／Ｓドライバ回路
３−入力端子
４−出力端子
５−グランド端子
１０−コンパレータ
１２−反転器
１３−平滑回路
１４−比較回路
２０−基準電圧補正回路
１０１，１０２，１０３，１０４−リップルコンバータ
【発明を実施するための最良の形態】
【００３０】  本発明の第１の実施形態に係るリップルコンバータ型のＤＣ−ＤＣコンバータについて図１〜図５を参照して説明する。
図１は本実施形態のリップルコンバータの構成を示す回路図である。
また、図２は図１に示すリップルコンバータの基準電圧補正回路２０の詳細回路を示す回路図である。【００３１】  図１に示すように、本実施形態のリップルコンバータでは、入力端子３と出力端子４との間に、入力端子３側から順にＮ型ＦＥＴ１（以下、単にＦＥＴ１と称す）とインダクタＬ１とが直列接続されている。ここで、ＦＥＴ１はドレインが入力端子３に接続し、ソースがインダクタＬ１に接続している。また、ＦＥＴ１のゲートはＨ／Ｓドライバ回路１の制御信号出力端子に接続している。さらに、ＦＥＴ１のドレイン−ソース間には、ブートストラップダイオードＤ０とブートストラップコンデンサＣ０とを直列接続してなるブートストラップ回路が接続されている。このブートストラップ回路は、ブートストラップダイオードＤ０のアノードがＦＥＴ１のドレインおよび入力端子３に接続し、ブートストラップコンデンサＣ０がＦＥＴ１のソースに接続している。【００３２】  Ｈ／Ｓドライバ回路１は、電源入力側端子がブートストラップ回路のブートストラップダイオードＤ０のカソードとブートストラップコンデンサＣ０との接続点に接続し、接地側端子がブートストラップコンデンサＣ０とＦＥＴ１のソースとの接続点に接続している。これにより、ブートストラップ回路のブートストラップコンデンサＣ０で充電された電圧がＨ／Ｓドライバ回路１に印加される。さらに、Ｈ／Ｓドライバ回路１の信号入力端子には、反転器１２を介してコンパレータ１０の出力端子が接続しており、コンパレータ１０から出力される信号が反転されて入力される。【００３３】  ＦＥＴ１とインダクタＬ１との接続点と、グランド端子５との間には、Ｎ型ＦＥＴ２（以下単にＦＥＴ２と称す）が接続している。ここで、ＦＥＴ２はドレインがＦＥＴ１とインダクタＬ１との接続点に接続し、ソースがグランド端子５に接続している。また、ＦＥＴ２のゲートはＬ／Ｓドライバ回路２の制御信号出力端子に接続している。【００３４】  Ｌ／Ｓドライバ回路２は、電源入力端子が入力端子３に接続し、接地側端子がグランド端子５に接続しており、さらに、Ｌ／Ｓドライバ回路２の信号入力端子には、コンパレータ１０の出力端子が接続しており、コンパレータ１０から出力される信号が直接入力される。【００３５】  インダクタＬ１と出力端子４との接続点と、グランド端子５との間にはコンデンサＣ１が接続するとともに、これに並列に抵抗Ｒ１，Ｒ２の直列回路が接続している。【００３６】  抵抗Ｒ１と抵抗Ｒ２との接続点はコンパレータ１０の非反転入力端子に接続するとともに、この接続点は基準電圧補正回路２０の入力側にも接続している。【００３７】  コンパレータ１０は、非反転入力端子が前述のように抵抗Ｒ１と抵抗Ｒ２との接続点に接続し、反転入力端子が基準電圧補正回路２０の出力側に接続している。また、コンパレータ１０の正側電源端子は入力端子３に接続し、負側電源端子は接地している。
そして、コンパレータ１０は、非反転入力端子に入力される電圧、すなわち、出力電圧Ｖｏｕｔを抵抗Ｒ１，Ｒ２で分圧した電圧Ｖｏｒと、非反転入力端子に入力される基準電圧補正回路２０から出力された補正基準電圧とを比較して、Ｈｉ状態またはＬｏｗ状態をとる２値化信号からなるスイッチング制御信号を出力する。【００３８】  ここで、インダクタＬ１とコンデンサＣ１とからなる回路により平滑回路１３が構成され、コンパレータ１０、抵抗Ｒ１，Ｒ２、基準電圧補正回路２０とからなる回路により比較回路１４が構成される。【００３９】  基準電圧補正回路２０は、反転入力端子が抵抗Ｒ１，Ｒ２の接続点に抵抗Ｒ２１を介して接続するオペアンプ１００と、該オペアンプ１００の出力端子と反転入力端子との間に接続されたコンデンサＣ２１とを備える。オペアンプ１００の非反転入力端子は、抵抗Ｒ３３，Ｒ３４の直列回路の抵抗Ｒ３３，Ｒ３４の接続点に接続しており、抵抗Ｒ３３が接地し、抵抗Ｒ３４が基準電圧Ｖｏを出力する基準電源の＋電極側に接続している。この基準電源の−電極側は接地している。オペアンプ１００の出力端子は、抵抗Ｒ２２を介して抵抗Ｒ２３，Ｒ２４の直列回路の抵抗Ｒ２３，Ｒ２４の接続点に接続しており、抵抗Ｒ２３が接地し、抵抗Ｒ２４が基準電圧Ｖｏを出力する基準電源の正電圧側に接続している。また、抵抗Ｒ２３，Ｒ２４の接続点は、コンパレータ１０の反転入力端子に接続している。なお、ここで、抵抗Ｒ２３と抵抗Ｒ３３とは同じ抵抗値であり、抵抗Ｒ２４と抵抗Ｒ３４とは同じ抵抗値であり、抵抗Ｒ２３，Ｒ２４の直列回路、および抵抗Ｒ３３，Ｒ３４からなる直列回路が本発明の「分圧回路」に相当する。また、基準電圧Ｖｏは、例えば、出力電圧Ｖｏｕｔを所望の電圧値（設定電圧値）とするために、所望の出力電圧に対する抵抗Ｒ１，Ｒ２による分圧電圧の抵抗Ｒ３３，Ｒ３４による分圧比から決定した電圧である。【００４０】  このような回路構成とすることで、オペアンプ１００とコンデンサＣ２１と抵抗Ｒ２１とにより積分回路が形成され、オペアンプ１００の出力端子からは、抵抗Ｒ１，Ｒ２による出力電圧Ｖｏｕｔの分圧Ｖｏｒの時間平均と、基準電圧Ｖｏを抵抗Ｒ３３，Ｒ３４で分圧した分圧基準電圧Ｖｏｐとの差分に応じた補正用電圧が出力される。そして、基準電圧補正回路２０は、この補正用電圧で基準電圧Ｖｏの抵抗Ｒ２３，Ｒ２４による分圧電圧（分圧基準電圧Ｖｏｐ）を補正した電圧である補正基準電圧Ｖｒｅｆをコンパレータ１０の反転入力端子に出力する。ここで、分圧基準電圧Ｖｏｐが本発明の「比較用電圧」に相当する。【００４１】  以上のような構成のリップルコンバータは次のように動作する。
初期状態（出力電圧Ｖｏｕｔが０Ｖの状態）では、コンパレータ１０の非反転入力端子に０Ｖ電圧が入力される。一方、コンパレータ１０の反転入力端子には基準電圧Ｖｏに応じた所定電圧値の補正基準電圧Ｖｒｅｆが入力される。このため、コンパレータ１０は、これらの電圧を比較し、０Ｖ（Ｌｏｗ信号）のスイッチング制御信号を出力する。反転器１２はこのＬｏｗ信号を反転して所定電圧のＨｉ信号をＨ／Ｓドライバ回路１に出力する。【００４２】  Ｈ／Ｓドライバ回路１は、Ｈｉ信号が入力すると、ゲートオン制御信号（以下、単に「オン制御信号」と称す）を生成してＦＥＴ１のゲートに出力する。この際、ブートストラップコンデンサＣ０は、入力電圧Ｖｉｎにより予め充電されているので、ＦＥＴ１のゲートには、このブートストラップコンデンサＣ０により昇圧された入力電圧Ｖｉｎよりも高い電圧値のオン制御信号が入力される。一方、Ｌ／Ｓドライバ回路２にはコンパレータ１０から直接Ｌｏｗ信号が入力され、Ｌ／Ｓドライバ回路２はこのＬｏｗ信号によりゲートオフ制御信号（以下、単に「オフ制御信号」と称す）を生成してＦＥＴ２のゲートに出力する。【００４３】  これにより、ＦＥＴ１はＨ／Ｓドライバ回路１からのオン制御信号によりオン状態になり、ＦＥＴ２はＬ／Ｓドライバ回路２からのオフ制御信号によりオフ状態になるので、インダクタＬ１を含む平滑回路１３を介して出力端子４に入力電圧Ｖｉｎに応じた電圧が供給されて、出力電圧Ｖｏｕｔが徐々に上昇していく。【００４４】  出力端子４に入力電圧Ｖｉｎに応じた出力電圧Ｖｏｕｔが供給されると、出力端子４とグランド端子５との間に接続された抵抗Ｒ１，Ｒ２による分圧電圧Ｖｏｒ（＝Ｖｏｕｔ・Ｒ２／（Ｒ１＋Ｒ２））がコンパレータ１０の非反転入力端子に入力される。この分圧電圧Ｖｏｒが、基準電圧補正回路２０から反転入力端子に入力される補正基準電圧Ｖｒｅｆよりも低ければコンパレータ１０の出力は変化しない。この際、補正基準電圧Ｖｒｅｆは、後述する基準電圧補正回路２０の動作により出力電圧Ｖｏｕｔの電圧変化に応じて変化する。【００４５】  次に、出力端子４で分圧電圧Ｖｏｒが補正基準電圧Ｖｒｅｆよりも大きくなる出力電圧Ｖｏｕｔが出力されると、コンパレータ１０からは入力電圧Ｖｉｎに対応する電源電圧に応じたＨｉ信号のスイッチング制御信号が出力される。反転器１２は、入力されたＨｉ信号を反転してＬｏｗ信号をＨ／Ｓドライバ回路１に出力する。【００４６】  Ｈ／Ｓドライバ回路１はＬｏｗ信号が入力されるとオフ制御信号を生成してＦＥＴ１のゲートに出力する。一方、Ｌ／Ｓドライバ回路２にはコンパレータ１０から直接Ｈｉ信号が入力され、Ｌ／Ｓドライバ回路２はこのＨｉ信号が入力されるとオン制御信号を生成してＦＥＴ２のゲートに出力する。【００４７】  このように、ＦＥＴ１はオフ制御信号が入力されることでオフ状態となり、ＦＥＴ２はオン制御信号が入力されることによりオン状態となる。これにより、ＦＥＴ１のドレインとＦＥＴ２のソースとインダクタＬ１との接続点とグランド端子５とがオン状態のＦＥＴ２のドレイン−ソース間を介して導通する。これにより、インダクタＬ１には、オン状態のＦＥＴ２のドレイン−ソース間電圧Ｖｄｓ（略０Ｖ）が印加され、これによって出力電圧Ｖｏｕｔが徐々に低下する。この際、Ｈ／Ｓドライバ回路１に並列接続されたブートストラップコンデンサＣ０には入力電圧ＶｉｎからブートストラップダイオードＤ０の逆電圧とＦＥＴ２のドレイン−ソース間電圧Ｖｄｓとを差分した電圧が印加されて、充電される。【００４８】  この動作は、分圧電圧Ｖｏｒが補正基準電圧Ｖｒｅｆよりも低くなるまで継続され、分圧電圧Ｖｏｒが補正基準電圧Ｖｒｅｆよりも低くなると、前述のように、ＦＥＴ１をオン状態に、ＦＥＴ２をオフ状態にする動作に切り替わる。この際にも、補正基準電圧Ｖｒｅｆは、後述する基準電圧補正回路２０の動作により出力電圧Ｖｏｕｔの電圧変化に応じて変化する。【００４９】  そして、以上のような動作を繰り返し行うことにより、出力端子４から基準電圧Ｖｏにより設定された所望電圧値（本発明の「設定電圧」に相当する）と略一致する出力電圧Ｖｏｕｔが継続的に出力される。【００５０】  次に、基準電圧補正回路２０の具体的な動作について説明する。【００５１】  基準電圧補正回路２０のオペアンプ１００の非反転入力端子には基準電源で生成される基準電圧Ｖｏを抵抗Ｒ３３，Ｒ３４で分圧した分圧基準電圧Ｖｏｐ（＝Ｖｏ・Ｒ３３／（Ｒ３３＋Ｒ３４））が入力されている。【００５２】  このオペアンプ１００の反転入力端子に抵抗Ｒ２１を介して出力電圧Ｖｏｕｔの分圧Ｖｏｒが入力すると、オペアンプ１００は非反転入力端子に入力された分圧基準電圧Ｖｏｐと比較して、この比較結果に応じた補正用電圧を発生する。この補正用電圧は、例えば、反転入力端子に入力される電圧が分圧基準電圧Ｖｏｐよりも低ければ所定電圧値の正電圧であり、反転入力端子に入力される電圧が分圧基準電圧Ｖｏｐよりも高ければ所定電圧値の負電圧である。【００５３】  また、基準電圧Ｖｏが抵抗Ｒ２４，Ｒ２３により分圧されることで、抵抗Ｒ２３，Ｒ２４の接続点には基準電源から前記分圧基準電圧Ｖｏｐと同レベルの電圧が供給される。ここで、抵抗Ｒ２３，Ｒ２４の接続点には、オペアンプ１００から出力された補正用電圧が抵抗Ｒ２２を介して印加されており、この補正用電圧で前記分圧基準電圧Ｖｏｐを補正した電圧が補正基準電圧Ｖｒｅｆとしてコンパレータ１０の反転入力端子に出力される。【００５４】  オペアンプ１００は前述のようにコンデンサＣ２１と抵抗Ｒ２１とにより積分回路を構成しているので、出力電圧Ｖｏｕｔの分圧Ｖｏｒが継続的に入力されると、この分圧Ｖｏｒの平均値が反転入力端子に入力される。すなわち、経時的に見れば分圧Ｖｏｒの時間平均電圧が入力される。このため、オペアンプ１００からは出力電圧Ｖｏｕｔの分圧Ｖｏｒの時間平均電圧と分圧基準電圧Ｖｏｐとの差分に応じた補正用電圧が出力される。そして、この補正用電圧の抵抗Ｒ２２，Ｒ２３による分圧電圧で分圧基準電圧Ｖｏｐを補正した補正基準電圧Ｖｒｅｆが、基準電圧補正回路２０の出力として、コンパレータ１０の反転入力端子に入力される。【００５５】  ここで、入力電圧Ｖｉｎが高く、出力電圧Ｖｏｕｔの平均値が設定電圧Ｖｓｅｔ（基準電圧に準じた電圧）よりも高い場合、出力電圧Ｖｏｕｔの分圧Ｖｏｒも補正基準電圧Ｖｏｐよりも高くなる。こ��は、前述の従来技術の課題において説明したように、出力電圧の瞬時値が設定電圧Ｖｓｅｔよりも高い期間が長くなるためである。このような場合、本実施形態に示す基準電圧補正回路２０では、分圧電圧Ｖｏｒの平均値が分圧基準電圧Ｖｏｐよりも高いので、オペアンプ１００から負の補正用電圧が出力され、この負の補正用電圧で分圧基準電圧Ｖｏｐを補正した補正基準電圧Ｖｒｅｆ、すなわち、分圧基準電圧Ｖｏｐよりも低電圧の補正基準電圧Ｖｒｅｆがコンパレータ１０の反転入力端子に出力される。コンパレータ１０はこの補正基準電圧Ｖｒｅｆと出力電圧Ｖｏｕｔの分圧電圧Ｖｏｒとを比較してスイッチング制御信号を出力する。Ｈ／Ｓドライバ回路１およびＬ／Ｓドライバ回路２はこのスイッチング制御信号に基づいてＦＥＴ１，ＦＥＴ２をそれぞれオン・オフ制御する。そして、ＦＥＴ１，ＦＥＴ２が補正基準電圧Ｖｒｅｆによりオン制御およびオフ制御されることで出力電圧Ｖｏｕｔの瞬時値の最大値側および最小値側のピーク電圧が低下して、出力電圧Ｖｏｕｔの平均値が低下する。【００５６】  この場合の動作について具体的に図３を参照して説明する。【００５７】  図３（Ａ）は、入力電圧Ｖｉｎが高い場合における、設定電圧Ｖｓｅｔ（基準電圧Ｖｏに依存）と、設定電圧Ｖｓｅｔでスイッチング制御を行った場合の出力電圧Ｖｏｕｔの瞬時値の波形および平均電圧Ｖａｖｇとを示す。図３（Ｂ）は、入力電圧Ｖｉｎが高い場合における、補正設定電圧Ｖｓａ（補正基準電圧Ｖｒｅｆに依存）と、補正設定電圧Ｖｓａでスイッチング制御を行った場合の出力電圧Ｖｏｕｔの瞬時値の波形および平均電圧Ｖａｖｇ’とを示す図である。【００５８】  まず、出力電圧Ｖｏｕｔの瞬時値が設定電圧Ｖｓｅｔおよび補正設定電圧Ｖｓａ以上になった時点からＦＥＴ１がオフ状態になる時点（最大電圧になる時点）までの時間ｔ１は、コンバータの制御信号の伝送特性およびＦＥＴ１のスイッチング特性に依存するため、設定電圧Ｖｓｅｔを補正するかどうかに依存しない。このため、前記時間ｔ１は設定電圧Ｖｓｅｔを補正しない場合も補正する場合も同じである。同様に、出力電圧Ｖｏｕｔの瞬時値が設定電圧Ｖｓｅｔおよび補正設定電圧Ｖｓａ以下になった時点からＦＥＴ１がオン状態になる時点（最小電圧になる時点）までの時間ｔ２は、コンバータの制御信号の伝送特性およびＦＥＴ１のスイッチング特性に依存するため、設定電圧Ｖｓｅｔを補正するかどうかに依存しない。このため、前記時間ｔ２は設定電圧Ｖｓｅｔを補正しない場合も補正する場合も同じである。さらに、入力電圧Ｖｉｎは設定電圧Ｖｓｅｔの補正の有無に関わらず同じであるので、ＦＥＴ１のスイッチングによる出力電圧Ｖｏｕｔの時間変化率（電圧波形の傾き）も同じである。【００５９】  このため、図３に示すように、補正設定電圧Ｖｓａが設定電圧Ｖｓｅｔよりも低電圧である場合、前述のように時間ｔ１が同じで、出力電圧Ｖｏｕｔの時間変化率（上昇率）が同じであるので、補正設定電圧Ｖｓａが設定電圧Ｖｓｅｔよりも低い分だけ出力電圧Ｖｏｕｔの最大値が低下する。同時に、前述のように時間ｔ２が同じで、出力電圧Ｖｏｕｔの時間変化率（低下率）が同じであるので、補正設定電圧Ｖｓａが設定電圧Ｖｓｅｔよりも低い分だけ出力電圧Ｖｏｕｔの最小値も低下する。このため、出力電圧Ｖｏｕｔの電圧が全体的に低下していき、これに応じて平均電圧Ｖａｖｇ’が低下する。この際、基準電圧補正回路２０は、出力電圧Ｖｏｕｔの分圧Ｖｏｒの平均電圧と分圧基準電圧Ｖｏｐとの差分により補正用電圧を出力するので、分圧Ｖｏｒの平均電圧Ｖａｖｇ’が分圧基準電圧Ｖｏｐに近づけば、補正用電圧の絶対値も低下する。これにより、出力電圧Ｖｏｕｔの平均電圧Ｖａｖｇ’は設定電圧Ｖｓｅｔに徐々に一致していく。【００６０】  次に、入力電圧Ｖｉｎが低く、出力電圧Ｖｏｕｔの平均値が設定電圧Ｖｓｅｔ（基準電圧Ｖｏに準じた電圧）よりも低い場合、出力電圧Ｖｏｕｔの分圧Ｖｏｒも分圧基準電圧Ｖｏｐよりも低くなる。これは、前述の従来技術の課題において説明したように、設定電圧Ｖｓｅｔの瞬時値が設定電圧Ｖｓｅｔよりも低い期間が長くなるためである。このような場合、本実施形態に示す基準電圧補正回路２０では、分圧電圧Ｖｏｒの平均値が分圧基準電圧Ｖｏｐよりも低いので、オペアンプ１００から正の補正用電圧が出力され、この正の補正用電圧で分圧基準電圧Ｖｏｐを補正した補正基準電圧Ｖｒｅｆ、すなわち、分圧基準電圧Ｖｏｐよりも高電圧の補正基準電圧Ｖｒｅｆがコンパレータ１０の反転入力端子に出力される。コンパレータ１０はこの補正基準電圧Ｖｒｅｆと出力電圧Ｖｏｕｔの分圧電圧Ｖｏｒとを比較してスイッチング制御信号を出力する。Ｈ／Ｓドライバ回路１およびＬ／Ｓドライバ回路２はこのスイッチング制御信号に基づいてＦＥＴ１，ＦＥＴ２をそれぞれオン・オフ制御する。そして、ＦＥＴ１，ＦＥＴ２が補正基準電圧Ｖｒｅｆによりオン制御およびオフ制御されることで出力電圧Ｖｏｕｔの瞬時値の最大値側のピークおよび最小値側のピークが上昇して、出力電圧Ｖｏｕｔの平均値が上昇する。【００６１】  この場合の動作について具体的に図４を参照して説明する。【００６２】  図４（Ａ）は、入力電圧Ｖｉｎが低い場合における、設定電圧Ｖｓｅｔ（基準電圧Ｖｏに依存）と、設定電圧Ｖｓｅｔでスイッチング制御を行った場合の出力電圧Ｖｏｕｔの瞬時値の波形および平均電圧Ｖａｖｇとを示す。図４（Ｂ）は、入力電圧Ｖｉｎが低い場合における、補正設定電圧Ｖｓａ（補正基準電圧Ｖｒｅｆに依存）と、補正設定電圧Ｖｓａでスイッチング制御を行った場合の出力電圧Ｖｏｕｔの瞬時値の波形および平均電圧Ｖａｖｇ’とを示す図である。【００６３】  まず、前述の補正設定電圧Ｖｓａが設定電圧Ｖｓｅｔよりも低い場合と同様に、出力電圧Ｖｏｕｔの瞬時値が設定電圧Ｖｓｅｔおよび補正設定電圧Ｖｓａ以上になった時点からＦＥＴ１がオフ状態になる時点（最大電圧になる時点）までの時間ｔ１、出力電圧Ｖｏｕｔの瞬時値が設定電圧Ｖｓｅｔおよび補正設定電圧Ｖｓａ以下になった時点からＦＥＴ１がオン状態になる時点（最小電圧になる時点）までの時間ｔ２、ＦＥＴ１のスイッチングによる出力電圧Ｖｏｕｔの時間変化率（電圧波形の傾き）は、常時同じである。【００６４】  このため、図４に示すように、補正設定電圧Ｖｓａが設定電圧Ｖｓｅｔよりも高電圧である場合、前述のように時間ｔ１が同じで、出力電圧Ｖｏｕｔの時間変化率（上昇率��が同じであるので、補正設定電圧Ｖｓａが設定電圧Ｖｓｅｔよりも高い分だけ出力電圧Ｖｏｕｔの最大値が上昇する。同時に、前述のように時間ｔ２が同じで、出力電圧Ｖｏｕｔの時間変化率（低下率）が同じであるので、補正設定電圧Ｖｓａが設定電圧Ｖｓｅｔよりも高い分だけ出力電圧Ｖｏｕｔの最小値も上昇する。このため、出力電圧Ｖｏｕｔの電圧が全体的に上昇し、これに応じて平均電圧Ｖａｖｇ’が上昇する。この際、基準電圧補正回路２０は、出力電圧Ｖｏｕｔの分圧Ｖｏｒの平均電圧と分圧基準電圧Ｖｏｐとの差分により補正用電圧を出力するので、分圧Ｖｏｒの平均電圧Ｖａｖｇ’が分圧基準電圧Ｖｏｐに近づけば、補正用電圧の絶対値も低下する。これにより、出力電圧Ｖｏｕｔの平均電圧Ｖａｖｇ’は設定電圧Ｖｓｅｔに徐々に一致していく。【００６５】  ここまでの説明は、入力電圧Ｖｉｎが変化した場合を想定していたが、入力電圧Ｖｉｎが一定で、出力電圧の設定値が変化する場合であっても、それに応じてＤｕｔｙが変化し、出力電圧Ｖｏｕｔが設定値からずれるという点は同じであり、この場合も前述の内容と同様に機能する。【００６６】  図５は、入力電圧Ｖｉｎを５．０Ｖとし、基準電圧Ｖｏを０．８Ｖとして、設定電圧値を変化させた場合における出力電圧Ｖｏｕｔの平均電圧値と設定電圧値との誤差を示した図である。そして、この図は、リップルコンバータに基準電圧補正回路を備えた場合と、基準電圧補正回路を備えない場合とについて示している。
図５では、基準電圧Ｖｏを一定として、図１における出力端子４とグランド端子５との間の抵抗Ｒ１，Ｒ２による分圧比を換えることで設定電圧Ｖｓｅｔを決定して、入力電圧Ｖｉｎに対して出力電圧設定値を変えた場合の効果について示している。
図５に示すように、基準電圧補正回路が備えられていないと、設定電圧Ｖｓｅｔが入力電圧Ｖｉｎに対して小さくなり、両電圧間の差が大きくなるほど出力電圧Ｖｏｕｔが設定電圧Ｖｓｅｔよりも高い電圧値となり、設定電圧Ｖｓｅｔが入力電圧Ｖｉｎに近づき、両電圧間の差が小さくなるほど出力電圧が設定電圧Ｖｓｅｔよりも低い電圧値となる。【００６７】  一方、本実施形態に示したように基準電圧補正回路を備えることで、設定電圧Ｖｓｅｔと入力電圧Ｖｉｎとの相対的な大小関係に影響されることなく、出力電圧Ｖｏｕｔを設定電圧Ｖｓｅｔに略一致させることができる。【００６８】  以上のような構成とすることで、スイッチングＤｕｔｙの大きさに影響されることなく、所望の出力電圧を得るリップルコンバータ型のＤＣ−ＤＣコンバータを簡素な構造で構成することができる。【００６９】  次に、第２の実施形態に係るコンバータ装置について図６を参照して説明する。
図６は本実施形態に係るコンバータ装置の構成を示す回路図である。
図６に示すように、本実施形態のコンバータ装置は、リップルコンバータ１０１，１０２の出力端子４同士およびグランド端子５同士を接続し、この共通ラインから出力電圧を出力するものである。このコンバータ装置のリップルコンバータ１０１，１０２の構成は、図１に示したリップルコンバータと同じである。【００７０】  また、リップルコンバータ１０１，１０２のコンパレータ１０の出力はオープンドレイン型またはオープンコレクタ型に構成されていて、それぞれ抵抗Ｒ４０でプルアップされている。そして、各リップルコンバータ１０１，１０２のコンパレータ１０の出力端子同士を接続して、いわゆるワイヤード型のＯＲ回路を構成している。【００７１】  このような回路構成とすることで、リップルコンバータ１０１，１０２の各コンパレータ１０の出力信号（スイッチング制御信号）のＯＲ論理（負論理）、すなわち、少なくも一方のコンパレータ１０から出力されるスイッチング制御信号がＬｏｗ信号ならば、この信号に応じて、リップルコンバータ１０１，１０２が制御される。これにより、並列に接続されるリップルコンバータ１０１，１０２が同期制御されて、各リップルコンバータ１０１，１０２の出力電流が略同じになる。なお、定常動作状態においては、いずれか出力電圧の高い方のリップルコンバータのコンパレータの出力がＨｉ・Ｌｏｗ切換動作され、他方のリップルコンバータのコンパレータの出力はＨｉ状態に固定される。なお、出力電圧が一致している時は、周波数の低い方のリップルコンバータに同期する。【００７２】  さらに、各リップルコンバータ１０１，１０２に基準電圧補正回路２０が設置されているので、各リップルコンバータ１０１，１０２の出力電圧が入力電圧の大きさによらず設定電圧Ｖｓｅｔに略一致する。そして、それぞれのリップルコンバータ１０１，１０２で設定される補正基準電圧が安定であるので、外部環境等の影響によりこれらのコンバータの特性が変化しても、補正基準電圧の大小関係が崩れることなく、安定した並列運転状態を継続させることができる。【００７３】  この点について、具体的に説明する。図７は基準電圧補正回路２０が設置されていないリップルコンバータ１０３，１０４で図６に示すようなワイヤード型のＯＲ回路を構成したコンバータ装置の回路図である。
また、図８は図７に示すコンバータ装置に用いられるリップルコンバータ１０３，１０４の出力電圧波形図およびＦＥＴ１の状態変化を示す図であり、（Ａ）はリップルコンバータ１０３の出力電圧波形図、（Ｂ）はリップルコンバータ１０３のＦＥＴ１の状態変化を示す図、（Ｃ）はリップルコンバータ１０４の出力電圧波形図、（Ｄ）はリップルコンバータ１０４のＦＥＴ１の状態変化を示す図である。【００７４】  図７に示すように、基準電圧補正回路２０が設置されていないリップルコンバータ１０３，１０４を用いるコンバータ装置は、コンパレータ１０の反転入力端子に基準電圧Ｖｏを発生する基準電源が直接接続されており、他の構成は図６に示すコンバータ装置と同じである。【００７５】  このような回路構成において、リップルコンバータ１０３，１０４が同一設計でありながら構成素子や回路の特性ばらつきにより、図８に示すように、出力電圧およびスイッチングの遅延時間が異なる場合、コンバータ装置の動作が不安定になる。
図８に示すように、リップルコンバータ１０３の基準電圧が実質的にＶａで遅延時間ｔ１ａであり、リップル電圧の平均電圧もＶａと一致しているとする。そして、リップルコンバータ１０４の基準電圧が特性ばらつき等により実質的にＶａ＋α（α＞０）で遅延時間ｔ１ｂ（＜ｔ１ａ）である場合で、且つ基準電圧のばらつきと遅延時間ｔ１ｂのばらつきとの相殺で、リップルコンバータ１０４のフィードバックされる電圧の平均値がＶａであった場合について考える。【００７６】  ここで、リップルコンバータ１０３，１０４を並列運転すると、前記特性の関係から、まず動作周波数の低いリップルコンバータ１０３のコンパレータ１０の出力に同期してコンバータ装置が動作する。しかしながら、並列運転中に外的要因等により、リップルコンバータ１０４の遅延時間ｔ１ｂが増加すると、リップルコンバータ１０４の出力が上昇してリップルコンバータ１０４のコンパレータ１０の出力に同期してコンバータ装置が動作する。すなわち、外的要因等によりコンバータ装置の動作を支配するマスターとなるコンパレータ１０がリップルコンバータ１０３，１０４間で容易に切り替わってしまう。すなわち、コンバータ装置の動作が不安定となる。【００７７】  ここで、本実施形態に示す構成（図６に示す構成）、すなわち、基準電圧補正回路２０を並列接続運転する各リップルコンバータに備えることにより、例えば、前述の図６に示すリップルコンバータ１０１，１０２が単なる並列運転の状態で図８に示す動作を行っても、コンパレータに入力される電圧（実質的な基準電圧）が基準電圧補正回路２０から出力される補正基準電圧で安定して、出力電圧の高いリップルコンバータ１０２のコンパレータ１０の出力に同期する。すなわち、外的要因等により遅延時間が変化しても、基準電圧補正回路２０で実質的な基準電圧が補正されて補正基準電圧で安定して、常時マスターとなるコンパレータ１０はリップルコンバータ１０２側となる。【００７８】  この際、リップルコンバータ１０１の基準電圧補正回路２０では、分圧電圧Ｖｏｒが分圧基準電圧Ｖｏｐよりも常に大きくなるので、基準電圧補正回路２０内のオペアンプ１００の出力はＬｏｗ状態となり、コンパレータ１０の補正基準電圧Ｖｒｅｆは分圧基準電圧Ｖｏｐや分圧電圧Ｖｏｒよりもはるかに小さくなる。このため、コンパレータ１０から出力されるスイッチング制御信号はＨｉ状態となる。このように、リップルコンバータ１０１の実質的な基準電圧が元の値よりも大幅に低くなり、分圧電圧Ｖｏｒとして現れる三角波波形とは交わらなくなるため、たとえ外的要因等により遅延時間ｔ１ａ，ｔ１ｂが変動したとしても、リップルコンバータ１０１のコンパレータ１０から出力されるスイッチング制御信号は常時Ｈｉ状態となる。これにより、リップルコンバータ１０２が常時マスターコンバータとなり、リップルコンバータ間でのマスター、スレーブ関係が崩れない。この結果、本実施形態の構成を用いることで、より確実に安定動作するコンバータ装置を構成することができる。【００７９】  次に、本実施形態に示す構成（図６に示す構成）のコンバータ装置での実験結果を示す。【００８０】  図９（Ａ），（Ｂ）は、それぞれにともに所定の出���電圧が得られるように構成された２つのリップルコンバータをそれぞれ単独運転した場合のスイッチング制御信号の波形、動作周波数、出力電圧、出力電流分担率を示したものである。また、図９（Ｃ）、（Ｄ）は、これら２つのリップルコンバータを並列接続運転した場合のスイッチング制御信号の波形、動作周波数、出力電圧、出力電流分担率を示したものである。
なお、本実験では、単独運転時の動作周波数が５２０ｋＨｚで出力電圧が２．５６２ＶのリップルコンバータＡと、動作周波数が５５５ｋＨｚで出力電圧が２．５０４ＶのリップルコンバータＢとを用いた。【００８１】  図９（Ａ），（Ｂ）に示すように、それぞれのリップルコンバータＡ，Ｂを単独運転することで、当然に、各リップルコンバータＡ，Ｂは、それぞれの単独運転時特性に応じた特性（動作周波数、出力電圧）で動作する。このため、それらを単に並列運転した場合には動作周波数の差によるビートが発生するとともに、リップルコンバータＡ：リップルコンバータＢの出力電流分担率は約７０％：３０％となり、電流分担性能が悪化して、過渡負荷時での動作が安定しにくくなる。【００８２】  一方、図９（Ｃ），（Ｄ）に示すように、これらのリップルコンバータＡ，Ｂを本発明の構成で並列接続運転することで、両リップルコンバータＡ，Ｂの駆動周波数が５１０ｋＨｚで一致するとともに、出力電圧も２．５６２Ｖで一致する。これにより、両リップルコンバータＡ，Ｂの出力特性が一致して、出力電流分担率が５１％：４９％、すなわち、略同率となるので、負荷電流が安定して電流分担性能が向上する。この結果、安定して動作するコンバータ装置を構成することができる。【００８３】  なお、前述の第２の実施形態に示したコンバータ装置のリップルコンバータでは、コンパレータの出力をオープンドレイン型またはオープンコレクタ型にしてワイヤードＯＲ回路を構成したが、このような形式の比較器でなくても前述の構成を適用することができる。【００８４】  図１０は、図６に示すコンバータ装置のリップルコンバータ１０１，１０２のコンパレータ１０の出力部を示す回路図である。【００８５】  図１０に示すように、オープンドレイン型またはオープンコレクタ型でないコンパレータを用いる場合、コンパレータ１０の出力をダイオードＤ４０を介して抵抗Ｒ４０でプルアップし、ダイオードＤ４０と抵抗Ｒ４０との接続点を並列接続に用いればよい。このような構成とすることで、図６に示した回路構成でオープンドレイン型またはオープンコレクタ型のコンパレータを用いた場合と同じ動作を行うことができる。【００８６】  また、図１１は、図６に示すコンバータ装置のリップルコンバータ１０１，１０２のコンパレータ１０の出力部を示す他の構成の回路図である。【００８７】  図１１に示すように、オープンドレイン型またはオープンコレクタ型でないコンパレータを用いる場合、コンパレータ１０の出力をダイオードＤ４０を介して抵抗Ｒ４０でプルダウンし、ダイオードＤ４０と抵抗Ｒ４０との接続点を並列接続に用いればよい。このような構成とすることで、図６に示した回路構成でオープンドレイン型またはオープンコレクタ型のコンパレータを用いた場合とは異なり、出力電圧の低い側のリップルコンバータに同期して２つのリップルコンバータを動作させることができる。【００８８】  さらには、コンパレータの出力の並列接続構成に各コンパレータの出力のＯＲ論理を抽出する回路を用いることで、出力電圧の低い側のリップルコンバータに同期して２つのリップルコンバータを動作させることができる。【００８９】  なお、前述の実施形態では、リップルコンバータを２つ並列接続したコンバータ装置について示したが、３つ以上を並列接続したコンバータ装置にも前述の構成を適用することができ、いずれか１つのリップルコンバータのコンパレータの出力で全てのリップルコンバータが同期制御され、前述の効果を奏することができる。【００９０】  また、前述の実施形態の構成では、ワイヤード型のＯＲ回路でリップルコンバータを接続する例を示したが、ワイヤード型以外のＯＲ回路など、他の構成により、リップルコンバータを並列接続、すなわち、出力の共通化を行ってもよい。
【図１】
0004196995.tif 000002
【図２】
0004196995.tif 000003
【図３】
0004196995.tif 000004
【図４】
0004196995.tif 000005
【図５】
0004196995.tif 000006
【図６】
0004196995.tif 000007
【図７】
0004196995.tif 000008
【図８】
0004196995.tif 000009
【図９】
0004196995.tif 000010
【図１０】
0004196995.tif 000011
【図１１】
0004196995.tif 000012
【図１２】
0004196995.tif 000013
【図１３】
0004196995.tif 000014
【図１４】
0004196995.tif 000015
【図１５】
0004196995.tif 000016