【事件の表示】
　平成１年特許願第１３４４８６号「ＭＯＳからＥＣＬへのレベル変換回路」拒絶査定に対する審判事件（平成２年３月２日出願公開、特開平２−６３３１８）について、次のとおり審決する。
【結論】
　本件審判の請求は、成り立たない。
【理由】
Ｉ．手続の経緯・本願発明の要旨
　本願は、平成１年５月２６日の出願（パリ優先権主張１９８８年５月２７日アメリカ合衆国）であって、本願請求項１に係る発明（以下、「本願発明」という。）は、平成１０年３月２日付け手続補正書によって補正された明細書および図面の記載からみて、その特許請求の範囲の請求項１に記載されたとおりの、
　「ＣＭＯＳを含むＭＯＳからＥＣＬへのレベル変換回路であって、電流源と、該電流源に接続された差動対を構成する第１及び第２のトランジスタと、前記第２トランジスタの入力に接続されたＣＭＯＳインバータとを有し、該第１のトランジスタはダイオードとして構成されていてそれ自身の基準電圧レベルを供給する様に前記回路への入力から独立した自己基準となるＣＭＯＳを含むＭＯＳからＥＣＬへのレベル変換回路。」
にあるものと認める。
ＩＩ．当審の拒絶理由
　これに対して、当審で平成１１年４月１４日付けで通知した拒絶理由は、
　「本件出願の発明は、その出願前に国内において頒布された下記の刊行物に記載された発明に基づいて、その出願前にその発明の属する技術の分野における通常の知識を有する者が、容易に発明をすることができたものと認められるから、特許法第２９条第２項の規定により特許を受けることができない。
　記
　１．特開昭６３−１２１３号公報
　２．特開昭５４−９４２６９号公報
　（以下略）」
というものである。
ＩＩＩ．引用例
　そして、上記特開昭６３−１２１３号公報（以下、「引用例１」と言う。）には、ＣＭＯＳレベルからＥＣＬレベルへ変換するレベル変換回路が記載されており、その第３図およびその説明の欄には、「第１図は、差動型のＣＭＯＳ−ＥＣＬレベル変換回路であり、第３図は、シングルエンド型の同レベル変換回路である。第３図のＶＲはＭＡＸ　Ｖ１とＭＩＮ　Ｖ１の中心値に設定してあるものとする。動作は、第１図と同じである。」（第２頁右上欄第１７行〜同頁左下欄第２行目）と記載されているので、第３図の回路は、入力端子ＩＮに与えられた入力信号が、ＣＭＯＳからなるインバータを介して、差動増幅器の構成をとる一方のバイボーラトランジスタのベースに入力され、他方のバイボーラトランジスタのベースには、一定電圧ＶＲが与えられ、該一方のパイボーラトランジスタのコレクタからレベル変換された出力信号を得るようにしているレベル変換回路である。
　つぎに、上記特開昭５４−９４２６９号公報（以下、「引用例２」と言う。）第４図およびその説明の欄には、「入力端子１に加わる入力信号Ａをベース入力とするトランジスタＱｉ１と、入力端子２に加わる入力信号をベース入力とするトランジスタＱｉ２と、自分自身のコレクタとベースが接続されているトランジスタＱｒとのエミッタは共通に結合され、定電流源９に接続されている。トランジスタＱｉ１とトランジスタＱｉ２とのコレクタは共通に結合され、抵抗Ｒ１を介して接地されている。
　入力端子１に高レベル（ほぼグランドに近い電位）を与えると、エミッタの共通結合点の電位はトランジスタＱｉ１のべース−エミッタ順方向電圧（例えば０．８Ｖ）をグランド電位から差し引いた値、例えば−０．８Ｖにクランプされる。この時、トランジスタＱｒはベースとコレクタが接続されているため、出力端子ＯＯＲ３にはこのクランプレベルよりトランジスタＱｒのべース−エミッタ順方向電圧だけ高い値、即ちグランド電位が表われる。つまりトランジスタＱｉ１とトランジスタＱｒとが同一特性のトランジスタなら入力電圧に即応してほぼ等しい電圧が出力端子ＯＯＲ３に表われることになる。またこの時、定電流源９に引き込まれる電流のほとんどはトランジスタＱｉ１のコレクタを流れるので、抵抗Ｒ１により電圧降下した電圧、例えば−０．４Ｖが出力端子ＯＮＯＲ４に表われる。」（第４頁左上欄第２行〜同頁右上欄第８行目）と記載されており、またその入力端子１に加えられる電圧と出力端子ＯＯＲ３，ＯＮＯＲ４に表われる出力電圧の関係は、第４図（ｃ）に示されるような特性となることも記載されている。
ＩＶ．対比
　そこで、本願発明と上記引用例１の第３図に記載された発明とを対比すると、両者は共にＭＯＳからＥＣＬへのレベル変換回路であって、上記引用例１の第３図の発明におけるＩ２は電流源であることは明らかであるので、両者は共に、「ＣＭＯＳを含むＭＯＳからＥＣＬへのレベル変換回路であって、電流源と、該電流源に接続された差動対を構成する第１及び第２のトランジスタと、前記第２トランジスタの入力に接続されたＣＭＯＳインバータとを有し、該第１のトランジスタはそれ自身の基準電圧レベルを供給する様に前記回路への入力から独立した基準となるＣＭＯＳを含むＭＯＳからＥＣＬへのレベル変換回路。」である点では同じである。
　ただ、本願発明においては、「該第１のトランジスタはダイオードとして構成されていてその入力は自己基準となる」ようにされているのに対して、上記引用例１の発明においては、「本願発明の第１のトランジスタに相当するトランジスタのベースには、ＭＡＸ　Ｖ１とＭＩＮ　Ｖ１の中心値に設定された電圧ＶＲが印加されている」点でのみ、両者は相違している。
Ｖ．当審の判断
　よって上記相違点について検討すると、上記引用例２（特開昭５４−９４２６９号公報）の第４図およびその説明の欄に記載されている発明の回路も上記引用例１に記載されている発明の回路と同様に、電流源に接続された差動対を構成する第１及び第２のトランジスタからなる差動増幅回路であり、その差動対を構成するトランジスタのうち一方のトランジスタのベースとコレクタとを直接接続して該トランジスタをダイオードとして作用させてその入力は自己基準となるようにしていることは本願発明の回路と同じであり、また、その有している効果も、本願発明の有している効果と同じであるので、上記相違点は格別の相違点であるものとは認められない。したがって、上記引用例１に記載のレベル変換回路の第１のトランジスタに上記引用例２に記載のダイオード接続されたトランジスタを適用して本願発明のようにすることは、当業者にとって何ら困難性なく発明をすることができたものと認められる。
　なお、審判請求人は、平成１１年８月２５日付けで提出した意見書中において、「本願発明は、平成１０年３月２日付で補正された特許請求の範囲に記載された構成のレベル変換回路であって、電流源に接続された差動対を構成する第１及び第２のトランジスタと、該第２のトランジスタの入力に接続されたＣＭＯＳインバータを有しており、該第１のトランジスタはダイオードとして構成されていて、回路への入力から独立し、それ自身の基準電圧レベルを供給するようにされています。いずれの引例もこの構成を開示するものではなく、さらに第１の引例に記載されたレベル変換回路と第２の引例に記載の論理回路を結合して本願発明によるレベル変換回路を提供することも、第２の引例のダイオード接続トランジスタを第１の引例の参照電圧ＶＲに接続されたトランジスタと置き換えることも示唆されていません。」と、主張しているが、該主張は、上記したことから明らかなように、根拠がなく、採用することはできない。
ＶＩ．むすび
　以上のとおりであるので、本願発明は、上記引用例１に記載された発明に上記引用例２に記載された発明を適用することによって、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。