(57)【特許請求の範囲】
【請求項１】
第１の導電型を有する半導体基板に入射した光または粒子線等のエネルギー線によって入射位置に生成された電流が、複数の出力電極に分割されて出力される半導体位置検出素子であって、
前記半導体基板の一方の面上に形成され、その４隅が正方形または長方形の４角にそれぞれ位置して設けられた受光面抵抗部と、
前記受光面抵抗部の４辺上にそれぞれ設けられた分割線抵抗部と、
前記受光面抵抗部の４隅上に位置する前記分割線抵抗部の接続部位に形成された前記出力電極とを備え、
前記受光面抵抗部は、所定のピッチによって第２の導電型を有する複数の線状抵抗層を２次元メッシュ状に配列して形成された受光面抵抗層を有し、
前記分割線抵抗部は、前記所定のピッチによって前記第２の導電型を有する複数のブロック状抵抗層を１次元に前記受光面抵抗層のそれぞれの前記線状抵抗層の間に配列して形成された分割線抵抗層と、それぞれの前記ブロック状抵抗層間において隣り合う前記ブロック状抵抗層及び対応する前記線状抵抗層の端部が電気的に接続される抵抗層接続部とを有し、
前記線状抵抗層のうち、前記抵抗層接続部との接続点と前記接続点から最も近い他の前記線状抵抗層との交点の間の接続抵抗部のそれぞれの抵抗値、または、前記ブロック状抵抗層のそれぞれの抵抗値が、最も近い前記出力電極との間の分割距離が増大するにしたがって減少することによって位置検出の歪みが補正されるように構成されたことを特徴とする半導体位置検出素子。
【請求項２】
それぞれの前記線状抵抗層の前記接続抵抗部は、前記接続抵抗部と、前記接続抵抗部から最も近い前記出力電極との間の前記分割距離によって決まる所定の長さ部分が金属製である付加導電部に置き換えられ、
前記所定の長さは、前記分割距離が増大するにしたがって増大するように構成されることによって、前記位置検出の歪みが補正されることを特徴とする請求項１記載の半導体位置検出素子。
【請求項３】
それぞれの前記線状抵抗層の前記接続抵抗部に、前記接続抵抗部と、前記接続抵抗部から最も近い前記出力電極との間の前記分割距離によって決まる所定の長さの付加抵抗部が付け加えられ、
前記所定の長さは、前記分割距離が増大するにしたがって減少するように構成されることによって、前記位置検出の歪みが補正されることを特徴とする請求項１記載の半導体位置検出素子。
【請求項４】
それぞれの前記ブロック状抵抗層は、前記ブロック状抵抗層と、前記ブロック状抵抗層から最も近い前記出力電極との間の前記分割距離によって決まる所定の抵抗値を有するように形成され、
前記所定の抵抗値は、前記分割距離が増大するにしたがって減少するように構成されることによって、前記位置検出の歪みが補正されることを特徴とする請求項１記載の半導体位置検出素子。
【請求項５】
前記受光面抵抗層と前記分割線抵抗層とは、その不純物濃度が等しく形成されていることを特徴とする請求項１〜４のいずれか一項記載の半導体位置検出素子。
【請求項６】
前記抵抗層接続部は、金属製であることを特徴とする請求項１〜５のいずれか一項記載の半導体位置検出素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体位置検出素子に関するものである。
【０００２】
【従来の技術】
光または粒子線等のエネルギー線の２次元の入射位置検出に用いられる従来の半導体位置検出素子（ＰＳＤ）としては、例えば表面分割型のものが知られている。表面分割型ＰＳＤにおいては、半導体基板の表面側に正方形または長方形の受光面抵抗層が形成され、受光面抵抗層の周囲４辺上にそれぞれ出力電極が配置されて、エネルギー線の入射によって生成された電流が読み出される。このとき、それぞれ対向する出力電極から読み出された電流値を用いて、受光面上での２次元の入射位置を求めることができる。
【０００３】
上記したような表面分割型ＰＳＤでは、入射位置に対する電流出力の線形性が充分には得ることができず、位置検出の歪み（検出位置のずれ）が問題となる。すなわち、例えば受光面中心部と周辺部とで出力電極までの距離と抵抗との対応関係が変化してしまい、検出像が歪んでしまう。このような問題を解決するために、表面分割型ＰＳＤの改良型（以下、改良表面分割型ＰＳＤという）が特公昭６２−６２０７５号または特公平４−７６０５５号に示されている。
【０００４】
改良表面分割型ＰＳＤの概略構成を図７に示す。この改良表面分割型ＰＳＤにおいては、受光面抵抗層６をその４辺が円弧状であるように形成し、４辺上に分割線抵抗層７をそれぞれ形成して、受光面抵抗層６の４隅にあるそれぞれの辺の分割線抵抗層７の接続位置に出力電極８を配置して電流を出力してエネルギー線の検出位置を求める。このように受光面抵抗層６を円弧状の辺によって囲まれる形状とし、さらにそれぞれの辺に分割線抵抗層７を設けて、その接続部に位置する出力電極８から電流の読み出しを行うことによって、位置検出の歪みの少ないＰＳＤとすることができる。
【０００５】
【発明が解決しようとする課題】
上記の改良表面分割型ＰＳＤにおいては、受光面抵抗層６と分割線抵抗層７との抵抗比が一定の関係を満たすように形成することによって、位置検出の線形性を向上させている。すなわち、受光面抵抗層６のシート抵抗値をｒ（Ω／□）、それぞれの円弧状の分割線抵抗層７の線抵抗率をＲｉ（Ω／ｃｍ）、曲率半径をａｉ（ｃｍ）としたときに、これらがＲｉ＝ｒ／ａｉの関係を満たすように抵抗値及び円弧の曲率半径を決めることによって、表面分割型ＰＳＤにおける位置検出の歪みを補正して、位置検出の線形性が向上されたＰＳＤを実現している。
【０００６】
しかしながら、抵抗値に対する上記の条件を満たすためには、受光面抵抗層６が分割線抵抗層７と比較して非常に低い不純物濃度を有して形成される必要がある。この場合、不純物濃度が低い受光面抵抗層６においては、外部からの水分等の影響によって抵抗が変動しやすく、それによって分割線抵抗層７との抵抗比が変化してしまい、線形性が保持できなくなって位置検出の精度及び安定性を劣化させるという問題を生じる。また、受光面抵抗層６と分割線抵抗層７とで不純物濃度が大きく異なるため、それらの層の抵抗の温度依存性等の特性が異なったものとなり、したがって温度変化等の使用条件の変化によっても抵抗比が変化してしまう。
【０００７】
本発明は上記の問題点に鑑みてなされたものであり、位置検出の線形性及び安定性に優れる半導体位置検出素子を提供することを目的とする。
【０００８】
【課題を解決するための手段】
このような目的を達成するために、本発明による半導体位置検出素子は、第１の導電型を有する半導体基板に入射した光または粒子線等のエネルギー線によって入射位置に生成された電流が、複数の出力電極に分割されて出力される半導体位置検出素子であって、半導体基板の一方の面上に形成され、その４隅が正方形または長方形の４角にそれぞれ位置して設けられた受光面抵抗部と、受光面抵抗部の４辺上にそれぞれ設けられた分割線抵抗部と、受光面抵抗部の４隅上に位置する分割線抵抗部の接続部位に形成された出力電極とを備え、受光面抵抗部は、所定のピッチによって第２の導電型を有する複数の線状抵抗層を２次元メッシュ状に配列して形成された受光面抵抗層を有し、分割線抵抗部は、所定のピッチによって第２の導電型を有する複数のブロック状抵抗層を１次元に受光面抵抗層のそれぞれの線状抵抗層の間に配列して形成された分割線抵抗層と、それぞれのブロック状抵抗層間において隣り合うブロック状抵抗層及び対応する線状抵抗層の端部が電気的に接続される抵抗層接続部とを有し、線状抵抗層のうち、抵抗層接続部との接続点と接続点から最も近い他の線状抵抗層との交点の間の接続抵抗部のそれぞれの抵抗値、または、ブロック状抵抗層のそれぞれの抵抗値が、最も近い出力電極との間の分割距離が増大するにしたがって減少することによって位置検出の歪みが補正されるように構成されたことを特徴とする。
【０００９】
上記のように、受光面抵抗層を従来の面状ではなく、線状抵抗層を所定のピッチによって２次元に組み合わせたメッシュ状として見かけ上の面抵抗を低減させることによって、受光面抵抗層の不純物濃度を高くして、分割線抵抗層と同程度の不純物濃度とすることが可能となる。これによって、受光面抵抗層の抵抗値の外部からの水分等の影響による変動を抑制し、かつ分割線抵抗層と同様の温度依存性を有するようにし、これによって受光面抵抗層と分割線抵抗層との抵抗比の変化を低減して、位置検出の安定性に優れる半導体位置検出素子とすることができる。
【００１０】
またさらに、位置検出の線形性については、メッシュ状とした受光面抵抗層のそれぞれの線状抵抗層のうち接続抵抗部の抵抗値、または分割線抵抗層のそれぞれのブロック状抵抗層の抵抗値等の構成を、出力電極に近いほど高抵抗になる構成となるように設定・変更することによって、例えば図７に示した円弧状の４辺を有する形状の面状の受光面抵抗層と同等の効果を有するようにすることが可能であり、これによって位置検出の歪みの補正を実現して位置検出の線形性に優れる半導体位置検出素子とすることができる。
【００１１】
特に、受光面抵抗層をメッシュ状とし、分割線抵抗層を複数のブロック状とすることによって、位置検出の歪みが補正される構成を様々な組み合わせによって実現することができ、用途等に応じてこの構成を選択することが可能となる。例えば、受光面抵抗層の４辺を円弧状とした場合には受光面がやや小さくなるが、本発明の構成によれば、位置検出の歪みを補正して、かつ受光面を大きくとる構成も可能となる。
【００１２】
位置検出の歪みが補正される上記した受光面抵抗層及び分割線抵抗層の構成としては、それぞれの線状抵抗層の接続抵抗部は、接続抵抗部と、接続抵抗部から最も近い出力電極との間の分割距離によって決まる所定の長さ部分が金属製である付加導電部に置き換えられ、所定の長さは、分割距離が増大するにしたがって増大するように構成されることによって、位置検出の歪みが補正されることが好ましい。
【００１３】
あるいは、それぞれの線状抵抗層の接続抵抗部に、接続抵抗部と、接続抵抗部から最も近い出力電極との間の分割距離によって決まる所定の長さの付加抵抗部が付け加えられ、所定の長さは、分割距離が増大するにしたがって減少するように構成されることによって、前記位置検出の歪みが補正されることが好ましい。
【００１４】
あるいは、それぞれのブロック状抵抗層は、ブロック状抵抗層と、ブロック状抵抗層から最も近い出力電極との間の分割距離によって決まる所定の抵抗値を有するように形成され、所定の抵抗値は、分割距離が増大するにしたがって減少するように構成されることによって、位置検出の歪みが補正されることが好ましい。
【００１５】
また、受光面抵抗層と分割線抵抗層とは、その不純物濃度が等しく形成されていることを特徴とする。このようにすることによって、同一の導電型、及び同一の不純物濃度を有する受光面抵抗層及び分割線抵抗層を１回の製造工程で形成することが可能となり、製造を容易化することができる。
【００１６】
さらに、抵抗層接続部は、金属製であることを特徴としても良い。受光面抵抗層及び分割線抵抗層を直接接続した場合には、その接続点において余分な抵抗を付加的に生じる場合がある。これに対して、例えばアルミニウムなどの低抵抗の金属を介して接続することによって、そのような余分な抵抗の発生をなくして、さらに位置検出の線形性を高めることができる。
【００１７】
【発明の実施の形態】
以下、図面と共に本発明による半導体位置検出素子の好適な実施形態について詳細に説明する。なお、図面の説明においては同一要素には同一符号を付し、重複する説明を省略する。また、図面の寸法比率は、説明のものと必ずしも一致していない。
【００１８】
図１は、本発明に係る半導体位置検出素子の第１の実施形態の構成を概略的に示す平面図である。本実施形態においては、入射されるエネルギー線の位置検出が行われる２次元の受光面抵抗部１の領域は正方形であり、その４辺上にはそれぞれ分割線抵抗部２が１次元に配列されて形成されている。また、受光面抵抗部１の４隅であるそれぞれの分割線抵抗部２の接続部には、受光面抵抗部１の領域内においてエネルギー線の入射位置に生成された電流を、受光面抵抗部１及び分割線抵抗部２を介して読み出すための出力電極３が形成されている。
【００１９】
受光面抵抗部１は所定のピッチを有するメッシュ状の２次元構造を有して構成されており、このメッシュ構造は、所定の曲率半径を有する円弧状の曲線を４辺とし、その４隅が受光面抵抗部１の４隅と一致されている点線で示した領域Ａに対して、領域Ａの内側の部分は線抵抗層１０が２次元メッシュ状に配列された受光面抵抗層１ａ、領域Ａ外側で分割線抵抗部２と接続される部分は線抵抗層１０にそれぞれ接続された付加導電部２２として構成されている。すなわち、受光面抵抗部１のメッシュ構造は、メッシュ状の受光面抵抗層１ａを構成する図中の縦または横方向のそれぞれの線抵抗層１０のうち、領域Ａ外側にある両端部を低抵抗の付加導電部２２で置き換えたように構成されている。
【００２０】
図２は、図１に示した半導体位置検出素子を図１中の右上の部分について拡大して構成を示す平面図である。図２においても、上記した領域Ａは点線によって示されており、この点線上に受光面抵抗層１ａのそれぞれの線抵抗層１０と、付加導電部２２の接続部が位置している。
【００２１】
なお、それぞれの線抵抗層１０のうち、最も外側にある他の線抵抗層との交点と、分割線抵抗部２との接続点との間の図２中に１ｂで示した部分（付加導電部２２に置き換えられた部分を含む）は接続抵抗部１ｂであり、付加導電部２２はこの接続抵抗部１ｂの分割線抵抗部２側の部分に形成される。
【００２２】
分割線抵抗部２のそれぞれには、分割線抵抗部２に接続される受光面抵抗層１ａの線抵抗層１０のそれぞれの間の位置に１次元に配列されたブロック抵抗層２０からなる分割線抵抗層２ａが形成されている。それぞれのブロック抵抗層２０は、分割線抵抗部２の配列方向に対して垂直（接続される線抵抗層１０に対して平行）な方向を長手方向とし、所定の幅、及び長手方向の長さを有する長方形の形状を有して構成されている。本実施形態においては、すべてのブロック抵抗層２０は同一の幅及び長さ、したがって同一の面積を有して構成されている。
【００２３】
隣り合うブロック抵抗層２０は、低抵抗の抵抗層接続部２１によって接続されている。抵抗層接続部２１は、その両端にあってブロック抵抗層２０と接触する接触部２１ａと、両端の接触部２１ａ及び対応する付加導電部２２が電気的に接続される導電部２１ｂとから構成されている。これによって受光面抵抗層１ａ及び分割線抵抗層２ａの接続が行われる。
【００２４】
接触部２１ａはブロック抵抗層２０の長さと同じ長手方向の長さを有し、その長さ全体にわたってブロック抵抗層２０と接触するように形成されている。また、ブロック抵抗層２０はその幅方向の両側に位置する抵抗層接続部２１の接触部２１ａとそれぞれ接触されるが、両側の接触部２１ａの接触位置間距離はすべて同一とされている。それぞれのブロック抵抗層２０の抵抗値は、両側の接触部２１ａの接触部分間のブロック抵抗層２０の面積等によって決まるが、上記の条件より、本実施形態においてはそれぞれのブロック抵抗層２０の抵抗値はすべて等しく設定されている。
【００２５】
隣り合う２辺の分割線抵抗部２の接続部には出力電極３がそれぞれ設けられており、エネルギー線の入射位置に生成された電流は各出力電極３に分割されて、受光面抵抗部１及び分割線抵抗部２を介して出力電極３から読み出される。以上によって、それぞれの出力電極３から読み出された電流値の相関からエネルギー線の入射位置が検出される半導体位置検出素子が構成される。
【００２６】
図３、及び図４は、それぞれ図２に示した半導体位置検出素子のＩ−Ｉ矢印断面図、及びII−II矢印断面図である。これらはいずれも受光面抵抗層１ａの４本の線抵抗層１０1、１０2、１０3、１０4を含む領域部分について示してある部分断面図である。
【００２７】
この半導体位置検出素子は、導電型がｎ-型の半導体基板１１上に形成されている。図３に示された領域は受光面抵抗部１の領域であって、表面側には導電型がｐ型であるメッシュ状の受光面抵抗層１ａ、が形成されており、図中にはメッシュ状の受光面抵抗層１ａを構成する線抵抗層１０1、１０2、１０3、１０4が示されている。また、図４に示された領域は分割線抵抗部２の領域であって、表面側には導電型がｐ型である分割線抵抗層２ａが形成されており、図中には分割線抵抗層２ａを構成するブロック抵抗層２０1、２０2、２０3が示されている。
【００２８】
これらの図３及び図４中における横方向の位置関係については、図２に示すように、ブロック抵抗層２０1は線抵抗層１０1及び１０2の中間に位置し、ブロック抵抗層２０2は線抵抗層１０2及び１０3の中間に位置し、また、ブロック抵抗層２０3は線抵抗層１０3及び１０4の中間に位置している。図３及び図４に示したいずれの領域においても、表面上には酸化膜（ＳｉＯ2）１０ａ、２０ａが形成されている。また、半導体基板１１の裏面側には導電型がｎ+型である導電層１２が形成されており、導電層１２下面の所定部分には電極が形成されている。
【００２９】
ブロック抵抗層２０の上部に位置する酸化膜２０ａには、分割線抵抗部２の配列方向に沿って、１つのブロック抵抗層２０に対して２箇所に開口部２０ｂが形成されている。この開口部２０ｂは、ブロック抵抗層２０の長手方向に沿ってブロック抵抗層２０の長さと同一の長さでそれぞれ形成されており、かつ、１つのブロック抵抗層２０に対面する２つの開口部２０ｂ間の距離はすべて等しくされている。また、隣り合うブロック抵抗層２０間の酸化膜２０ａの上部には、低抵抗の金属製、好ましくはアルミニウム製、の抵抗層接続部２１（図４中においては抵抗層接続部２１1、２１2、２１3、２１4）がそれぞれ形成されている。
【００３０】
これらの抵抗層接続部２１の接触部２１ａは、酸化膜２０ａに設けられた開口部２０ｂを通じてそれぞれのブロック抵抗層２０に電気的に接触しており、これによって、例えば隣り合う２つのブロック抵抗層２０1と２０2とは、ブロック抵抗層２０1に対して設けられた開口部２０ｂ1と接触部２１ａ1、ブロック抵抗層２０2に対して設けられた開口部２０ｂ2と接触部２１ａ2、及びそれらを接続させる導電部２１ｂ2を通じて電気的に接続される。
【００３１】
受光面抵抗層１ａの線抵抗層１０と対応する抵抗層接続部２１の導電部２１ｂ、例えば線抵抗層１０1と抵抗層接続部２１1の導電部２１ｂ1、とは、一端が受光面抵抗層１ａの線抵抗層１０に電気的に接続し、他端が対応する抵抗層接続部２１の導電部２１ｂに電気的に接続するように形成された低抵抗の金属製、好ましくはアルミニウム製、の付加導電部２２によって接続されている。以上のような構成によって、導電型がｐ型である受光面抵抗層１ａ及び分割線抵抗層２ａが、アルミニウム製の抵抗層接続部２１及び付加導電部２２によってそれぞれ接続される。また、それぞれの分割線抵抗部２の接続部には、図２に示すように、アルミニウム製の出力電極３がそれぞれ２つの分割線抵抗部２の端部と電気的に接続されて形成されている。
【００３２】
本実施形態においては特に、ともに導電型がｐ型である受光面抵抗層１ａ及び分割線抵抗層２ａの不純物濃度が等しく形成されている。これによって、受光面抵抗層１ａ及び分割線抵抗層２ａを１回の製造工程によって形成することが可能となる。すなわち、例えば半導体基板１１上に不純物であるホウ素の拡散マスクとなる酸化膜を成長させ、受光面抵抗層１ａ及び分割線抵抗層２ａが形成される部分についてフォトリソグラフィーによって酸化膜を除去した後、ホウ素を注入して、導電型がｐ型であって等しい不純物濃度を有する受光面抵抗層１ａ及び分割線抵抗層２ａを形成する。さらに酸化膜除去部分に酸化膜を成長させ、分割線抵抗層２ａのブロック抵抗層２０上の開口部２０ｂ、及び受光面抵抗層１ａの線抵抗層１０の端部と付加導電部２２の接続部などの所定の部分について酸化膜を除去して、アルミニウム製である抵抗層接続部２１、付加導電部２２及び出力電極３を形成する。
【００３３】
本発明による半導体位置検出素子は、以上のような構成によって位置検出についての高い線形性及び安定性を保持している。すなわち、メッシュ状の受光面抵抗層１ａのそれぞれの線抵抗層１０の付加導電部２２との接続部を、所定の曲率半径を有する円弧状の４辺上とすることによって、検出像の歪みを補償して位置検出の線形性を実現している。
【００３４】
ここで、図７に示したような従来の半導体位置検出素子においては、受光面抵抗層のシート抵抗と分割線抵抗層の線抵抗との抵抗比を、検出像の歪みを補正する条件を満たすように設定するために、受光面抵抗層の不純物濃度を低く形成する必要があり、これによって抵抗比等の安定性を欠くという問題点があった。これに対して本発明による半導体位置検出素子においては、受光面抵抗層１ａを面状ではなくメッシュ状に形成しており、受光面抵抗層１ａの見かけ上の面抵抗を下げることができ、受光面抵抗層１ａの不純物濃度を高くして形成することが可能となる。これによって、外部からの水分等による受光面抵抗層１ａの抵抗値、及び抵抗比の変化を抑制することができる。
【００３５】
さらに、受光面抵抗層１ａと分割線抵抗層２ａの不純物濃度を同程度のものとして形成することが可能となる。これによって、これらの層の抵抗の温度依存性等の特性がほぼ等しくなり、抵抗比の変化がさらに抑制される。特に、受光面抵抗層１ａのメッシュ構造の線抵抗層１０の幅、ピッチ、及び分割線抵抗層２ａのそれぞれのブロック抵抗層２０の形状等を所定の条件を満たすように構成することによって、上記した第１の実施形態のように、受光面抵抗層１ａ及び分割線抵抗層２ａの不純物濃度を等しくして、温度変化等による抵抗比の変化をなくするとともに、１回の製造工程によって形成可能として、製造を容易化・低コスト化することができる。
【００３６】
なお、受光面抵抗部におけるメッシュ構造に関しては、特公平６−９１２７９号または特許第２５０５２８４号に示されているものがある。しかしながら、これらはいずれも従来の表面分割型ＰＳＤに対するものであって、メッシュ構造の各部が直接４辺上の出力電極に接続され、また、表面上に形成した金属電極によるメッシュ構造である。このような構造によっては、位置検出の線形性及びその安定性の問題を解決することはできない。
【００３７】
受光面抵抗層１ａを線抵抗層１０によるメッシュ構造としたことに対応して、分割線抵抗層２ａをメッシュ構造と同じピッチによって細分化した複数のブロック抵抗層２０と、それらを電気的に接続し受光面抵抗層１ａの線抵抗層１０とも接続されるアルミニウムなどの低抵抗の金属製である抵抗層接続部２１とによって構成している。これによって、受光面抵抗層１ａの線抵抗層１０が分割線抵抗層２ａの抵抗分割に与える影響を抑制することができる。また、面状の受光面抵抗層を用いた場合においてはチップサイズに比べて分割線抵抗層の幅が広くなってしまい、受光面の面積が小さくなってしまうが、このように抵抗層を細分化して構成することで、抵抗パターンを小さくし、受光面の面積を大きくすることが可能となる。また、各抵抗層の接続にアルミニウム製などの抵抗層接続部２１を用いることによって、抵抗層の接続部に余分に生じる接続抵抗の影響をなくすことができる。
【００３８】
また、この分割線抵抗層２ａの細分化と合わせて、受光面抵抗層１ａ及び分割線抵抗層２ａの様々な組み合わせや構成方法によって、位置検出の歪みを補正することができる。例えば上記の第１の実施形態においては、受光面抵抗層１ａのうち領域Ａ外側の部分をアルミニウム製の付加導電部２２によって置き換え、その置き換えられる付加導電部２２の長さを、最も近い出力電極までの距離が増大するにしたがって増大させる構成方法によって位置検出の歪みの補正を実現している。
【００３９】
特に、その付加導電部２２に置き換えられる部分の長さを円弧状の４辺をその端部として決定することによって、面状の受光面抵抗層を用いた場合に分割線抵抗層を円弧状とした場合と同様の効果を、直線的に配列・形成した分割線抵抗層２ａを用いて実現することができる。したがって、チップ上の使用されない領域の面積を小さくして、チップサイズに対してより効率的な半導体位置検出素子とすることができる。
【００４０】
本発明による半導体位置検出素子は、上記した実施形態に限られるものではなく、様々な変形が可能である。図５は、本発明に係る半導体位置検出素子の第２の実施形態の右上の部分について拡大して構成を示す平面図である。本実施形態においては、領域Ｂは所定の曲率半径を有する円弧状の４辺によって構成されていることは第１の実施形態における領域Ａと同様であるが、図中に点線で示されている領域Ｂの境界線は、受光面抵抗部１の領域ではなく分割線抵抗部２の領域にある。
【００４１】
第１の実施形態においては領域Ａの境界線は受光面抵抗部１の領域にあって、抵抗層接続部２１の導電部２１ｂはすべてブロック抵抗層２０の内側の端部に挟まれた位置に設けられている。これに対して本実施形態においては、抵抗層接続部２１の導電部２１ｂは、図５に示すように、領域Ｂの境界線上に位置するようにそれぞれ形成されている。受光面抵抗層１ａの線抵抗層１０と導電部２１ｂとは、線抵抗層１０を分割線抵抗部２の領域内まで延長させた付加抵抗部２３によって接続される。ここで、その付け加えられる付加抵抗部２３の長さを、最も近い出力電極までの距離が増大するにしたがって領域Ｂの円弧状の４辺上を端部として減少させることによって、第１の実施形態と同様に位置検出の歪みを補正することができる。特に、このように領域Ｂの境界線を分割線抵抗部２の領域内とすることによって、さらに受光面の面積を大きくすることができる。
【００４２】
なお、本実施形態に対しては、付加抵抗部２３を同様に形成し、導電部２１ｂをすべて分割線抵抗層２０の外側の端部に挟まれた位置に設けて、付加抵抗部２３の端部と導電部２１ｂとの間にアルミニウム製の付加導電部を形成して接続する構成とすることも可能である。
【００４３】
図６は、本発明に係る半導体位置検出素子の第３の実施形態の右上の部分について拡大して構成を示す平面図である。本実施形態においては、第１及び第２の実施形態とは異なり、受光面抵抗層１ａによるメッシュ構造の構成によってではなく、分割線抵抗層２ａの構成によって位置検出の歪みの補正を実現している。すなわち、メッシュ状の受光面抵抗層１ａの領域は受光面抵抗部１と同様に正方形とし、分割線抵抗層２ａを構成するブロック抵抗層２０のそれぞれの長さを、図６に示すように設定する。
【００４４】
このとき、ブロック抵抗層２０のそれぞれの抵抗値は、ブロック抵抗層２０の長手方向の長さに反比例している。したがって、上記のようにブロック抵抗層２０のそれぞれの長さを設定して、ブロック抵抗層２０のそれぞれの抵抗値を最も近い出力電極までの距離が増大するにしたがって減少させることによって、位置検出の歪みを補正することができる。
【００４５】
また、本実施形態においても、受光面の面積を大きくすることができることは第２の実施形態と同様である。特に、このように分割線抵抗層２ａによって位置検出の歪みの補正を行う構成とした場合には、メッシュ状の受光面抵抗層１ａを正方形または長方形とすることができる。また、上記したような抵抗値の構成を変更することによって、実効的な受光面の形状を例えば多角形や略円形などの形状とすることも可能である。
【００４６】
上記した第１〜第３の実施形態においては、いずれも分割線抵抗部２は直線状に形成されているが、これを曲線状に形成し、この曲線の形状と各部の抵抗値の構成とによって位置検出の歪みを補正することも可能である。また、抵抗層接続部２１については、受光面抵抗層１０と分割線抵抗層２０とを直接接続する構成としても良い。
【００４７】
【発明の効果】
本発明による半導体位置検出素子は、以上詳細に説明したように、次のような効果を得る。すなわち、受光面抵抗層の所定の形状の４辺上に分割線抵抗層をそれぞれ形成し、受光面抵抗層の４隅上の分割線抵抗層の接続部に出力電極を形成して、受光面抵抗層を面状ではなく線抵抗層による２次元メッシュ状とすることによって、受光面抵抗層の不純物濃度を分割線抵抗層と同程度に高く設定して、その抵抗値及び分割線抵抗層との抵抗比の変化を抑制して、線形性及びその安定性に優れる半導体位置検出素子を実現することができる。
【００４８】
また、受光面抵抗層のメッシュ構造化に対応して分割線抵抗層を複数のブロック構造としており、位置検出の歪みの補正をこれらの抵抗値等の組み合わせ等によって行うことができる。
【図面の簡単な説明】
【図１】本発明に係る半導体位置検出素子の第１の実施形態の構成を概略的に示す平面図である。
【図２】図１に示した半導体位置検出素子を拡大して示す部分平面図である。
【図３】図１に示した半導体位置検出素子の受光面抵抗部における部分断面図である。
【図４】図１に示した半導体位置検出素子の分割線抵抗部における部分断面図である。
【図５】本発明に係る半導体位置検出素子の第２の実施形態を示す部分平面図である。
【図６】本発明に係る半導体位置検出素子の第３の実施形態を示す部分平面図である。
【図７】従来の改良表面分割型半導体位置検出素子の概略構成を示す平面図である。
【符号の説明】
１…受光面抵抗部、１ａ…受光面抵抗層、１ｂ…接続抵抗部、１０…線抵抗層、１０ａ…酸化膜、１１…半導体基板、１２…導電層、
２…分割線抵抗部、２ａ…分割線抵抗層、２０…ブロック抵抗層、２０ａ…酸化膜、２０ｂ…開口部、２１…抵抗層接続部、２１ａ…接触部、２１ｂ…導電部、２２…付加導電部、２３…付加抵抗部、
３…出力電極。
【図１】
0004068737.tif 000002
【図２】
0004068737.tif 000003
【図３】
0004068737.tif 000004
【図４】
0004068737.tif 000005
【図５】
0004068737.tif 000006
【図６】
0004068737.tif 000007
【図７】
0004068737.tif 000008