(57)【特許請求の範囲】
【請求項１】
動作制御信号に応じて入力電圧をオンオフするメインスイッチング素子を備えることで、ＤＣ−ＤＣ変換を実行するＤＣ−ＤＣコンバータ回路において、
入力電圧より規定の電圧低い電圧を生成するレベルシフト回路と、
入力電圧と上記レベルシフト回路の出力電圧とを入力とする、入力電圧と該出力電圧との差分値の大きさを持つフローティング電源で構成されて、出力端子の一方をグランドに接続することで、その差分値の大きさを持つグランド基準の電圧を生成する電源生成回路と、
上記電源生成回路の生成するグランド基準の電圧によりチャージアップするコンデンサと、
上記動作制御信号に応じて、上記コンデンサの充電電圧により生成される駆動電圧をメインスイッチング素子に供給するドライバ回路とを備えることを、
特徴とするＤＣ−ＤＣコンバータ回路。
【請求項２】
動作制御信号に応じて入力電圧をオンオフするメインスイッチング素子を備えることで、ＤＣ−ＤＣ変換を実行するＤＣ−ＤＣコンバータ回路において、
入力電圧より規定の電圧低い電圧を生成するレベルシフト回路と、
入力電圧と上記レベルシフト回路の出力電圧とを入力とする、入力電圧と該出力電圧との差分値の大きさを持つフローティング電源で構成されて、出力端子の一方をメインスイッチング素子の出力側端子に接続することで、その差分値の大きさを持つ該出力側端子基準の電圧を生成する電源生成回路と、
上記動作制御信号に応じて、上記電源生成回路の生成する上記出力側端子基準の電圧を駆動電圧としてメインスイッチング素子に供給するドライバ回路とを備えることを、
特徴とするＤＣ−ＤＣコンバータ回路。
【請求項３】
請求項１に記載のＤＣ−ＤＣコンバータ回路において、
メインスイッチング素子とは逆動作モードでオンオフ動作する同期整流型スイッチング素子が設けられるときに備えられて、メインスイッチング素子の動作制御信号に応じて、上記電源生成回路の生成するグランド基準の電圧を駆動電圧として該同期整流型スイッチング素子に供給する第２のドライバ回路を備えることを、
特徴とするＤＣ−ＤＣコンバータ回路。
【請求項４】
請求項１又は２に記載のＤＣ−ＤＣコンバータ回路において、
メインスイッチング素子とは逆動作モードでオンオフ動作する同期整流型スイッチング素子が設けられるときに備えられて、入力電圧と上記レベルシフト回路の出力電圧とを入力とする、入力電圧と該出力電圧との差分値の大きさを持つフローティング電源で構成されて、出力端子の一方をグランドに接続することで、その差分値の大きさを持つグランド基準の電圧を生成する第２の電源生成回路と、
上記同期整流型スイッチング素子が設けられるときに備えられて、メインスイッチング素子の動作制御信号に応じて、上記第２の電源生成回路の生成するグランド基準の電圧を駆動電圧として上記同期整流型スイッチング素子に供給する第２のドライバ回路とを備えることを、
特徴とするＤＣ−ＤＣコンバータ回路。
【請求項５】
請求項１又は３に記載のＤＣ−ＤＣコンバータ回路において、
上記電源生成回路の生成するグランド基準の電圧を、メインスイッチング素子の動作制御信号を生成する回路の電源として用いるように構成されることを、
特徴とするＤＣ−ＤＣコンバータ回路。
【請求項６】
請求項１、２又は３に記載のＤＣ−ＤＣコンバータ回路において、
上記電源生成回路が、
入力電圧と上記レベルシフト回路の出力電圧とを入力として、規定の発振信号に従って開閉動作するスイッチと、該スイッチが閉成するときに充電動作するコンデンサとを有する第１のキャパシタ回路と、
上記第１のキャパシタ回路の充電電圧を入力として、上記発振信号に従って上記スイッチとは逆動作モードで開閉動作するスイッチと、該スイッチが閉成するときに充電動作するコンデンサとを有する第２のキャパシタ回路とを備えることを、
特徴とするＤＣ−ＤＣコンバータ回路。
【請求項７】
請求項６に記載のＤＣ−ＤＣコンバータ回路において、
上記発振信号として、メインスイッチング素子の動作制御信号を用いるように構成されることを、
特徴とするＤＣ−ＤＣコンバータ回路。
【請求項８】
請求項４に記載のＤＣ−ＤＣコンバータ回路において、
上記第２の電源生成回路の生成するグランド基準の電圧を、メインスイッチング素子の動作制御信号を生成する回路の電源として用いるように構成されることを、
特徴とするＤＣ−ＤＣコンバータ回路。
【請求項９】
請求項４に記載のＤＣ−ＤＣコンバータ回路において、
上記第２の電源生成回路が、
入力電圧と上記レベルシフト回路の出力電圧とを入力として、規定の発振信号に従って開閉動作するスイッチと、該スイッチが閉成するときに充電動作するコンデンサとを有する第１のキャパシタ回路と、
上記第１のキャパシタ回路の充電電圧を入力として、上記発振信号に従って上記スイッチとは逆動作モードで開閉動作するスイッチと、該スイッチが閉成するときに充電動作するコンデンサとを有する第２のキャパシタ回路とを備えることを、
特徴とするＤＣ−ＤＣコンバータ回路。
【請求項１０】
請求項９に記載のＤＣ−ＤＣコンバータ回路において、
上記発振信号として、メインスイッチング素子の動作制御信号を用いるように構成されることを、
特徴とするＤＣ−ＤＣコンバータ回路。
【請求項１１】
請求項１〜１０のいずれか１項に記載のＤＣ−ＤＣコンバータ回路において、
上記レベルシフト回路が、入力電圧より規定の電圧低い複数の電圧を生成可能とする構成を採って、その内の外部から指示される電圧を生成することを、
特徴とするＤＣ−ＤＣコンバータ回路。
【請求項１２】
ドレイン端子が入力電圧側に接続され、ソース端子が負荷側に接続されて、動作制御信号に応じて入力電圧をオンオフするＮチャネルＭＯＳＦＥＴを備えることで、ＤＣ−ＤＣ変換を実行するＤＣ−ＤＣコンバータ回路において、
入力電圧より規定の電圧低い電圧を生成するレベルシフト回路と、
入力電圧と上記レベルシフト回路の出力電圧とに応じて入力側コンデンサを充電し、それに続けて、該入力側コンデンサの電荷を別に用意される出力側コンデンサに移していくことを繰り返していくフローティング電源で構成されて、出力端子の一方をグランドに接続することで、その差分値の大きさを持つグランド基準の電圧を生成する電源生成回路と、
上記電源生成回路とＮチャネルＭＯＳＦＥＴのソース端子との間に設けられて、上記電源生成回路の生成するグランド基準の電圧によりチャージアップする駆動用コンデンサと、
上記動作制御信号に応じて、ＮチャネルＭＯＳＦＥＴのソース電圧に上記駆動用コンデンサの充電電圧を加えた電圧を、ＮチャネルＭＯＳＦＥＴのゲート端子に供給するドライバ回路とを備えることを、
特徴とするＤＣ−ＤＣコンバータ回路。
【請求項１３】
ドレイン端子が入力電圧側に接続され、ソース端子が負荷側に接続されて、動作制御信号に応じて入力電圧をオンオフするＮチャネルＭＯＳＦＥＴを備えることで、ＤＣ−ＤＣ変換を実行するＤＣ−ＤＣコンバータ回路において、
入力電圧より規定の電圧低い電圧を生成するレベルシフト回路と、
入力電圧と上記レベルシフト回路の出力電圧とに応じて入力側コンデンサを充電し、それに続けて、該入力側コンデンサの電荷を別に用意される出力側コンデンサに移していくことを繰り返していくフローティング電源で構成されて、出力端子の一方をメインスイッチング素子のソース端子に接続することで、その差分値の大きさを持つ該ソース端子基準の電圧を生成する電源生成回路と、
上記動作制御信号に応じて、上記電源生成回路の生成する上記ソース端子基準の電圧を駆動電圧としてＮチャネルＭＯＳＦＥＴのゲート端子に供給するドライバ回路とを備えることを、
特徴とするＤＣ−ＤＣコンバータ回路。
【請求項１４】
請求項１〜１３のいずれか１項に記載のＤＣ−ＤＣコンバータ回路と、
上記入力電圧を供給する電池とを備えることを、
特徴とする電池駆動型装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、入力電圧をオンオフすることでＤＣ−ＤＣ変換を実行するＤＣ−ＤＣコンバータ回路と、そのＤＣ−ＤＣコンバータ回路を備える電池駆動型装置とに関し、特に、低い電圧の供給を可能にしつつ、高い変換効率を実現するＤＣ−ＤＣコンバータ回路と、そのＤＣ−ＤＣコンバータ回路を備える電池駆動型装置とに関する。
【０００２】
ノートＰＣなどの電池駆動型装置では、ＡＣアダプタや乾電池などの電圧を負荷が必要とする電圧に変換するＤＣ−ＤＣコンバータ回路を実装している。この電池駆動型装置の実用性を高めていくためには、ＤＣ−ＤＣコンバータ回路の変換効率を高めていく必要がある。
【０００３】
【従来の技術】
ノートＰＣなどの電池駆動型装置に実装されるＤＣ−ＤＣコンバータ回路では、ＰＷＭ制御を行うスイッチングレギュレータを用いて変換効率をできるだけ高くなるようにしている。
【０００４】
このＤＣ−ＤＣコンバータ回路のスイッチング素子として、ＮチャネルＭＯＳＦＥＴを用いることが多い。これは、ＰチャネルＭＯＳＦＥＴよりもＮチャネルＭＯＳＦＥＴの方が、オン抵抗が低く、価格が安く、製品ラインアップが充実しているなどのメリットがあるからである。
【０００５】
しかしながら、ＮチャネルＭＯＳＦＥＴをオンさせるためには、ゲート電圧をソース電圧よりも高くしなければならず、電力ラインのオンオフでは、その電力ラインよりも高い電圧をＭＯＳＦＥＴのゲートに印加しなければならない。
【０００６】
これを実現するために、従来技術では、図１４に示すように、ＰＷＭ制御回路１００の発振するＰＷＭ制御信号に応じて、ＮチャネルＭＯＳＦＥＴで構成されるメインスイッチング素子Ｑ１をオンオフすることでＤＣ−ＤＣ変換を実行する構成を採るときにあって、入力電圧を入力として規定の電圧を生成する安定化回路２００と、安定化回路２００とメインスイッチング素子Ｑ１のソースとの間に設けられて、ダイオードＤc を介して供給される安定化回路２００の電圧によりチャージアップするコンデンサＣc と、図１５に示すような回路構成に従い、ＰＷＭ制御回路１００の発振するＰＷＭ制御信号に応じて、コンデンサＣc の電圧かメインスイッチング素子Ｑ１のソース電圧のいずれか一方を選択して、メインスイッチング素子Ｑ１のゲートに入力するドライバ回路３００とを備える構成を採っている。
【０００７】
ここで、フライホイールダイオードＤd は、メインスイッチング素子Ｑ１がオフしているときに、接地からインダクタンスＬに流れる電流の経路を確保するために設けられている。
【０００８】
この構成に従い、ＰＷＭ制御信号に応じて、ドライバ回路３００がソース電圧を選択してゲートに入力することでメインスイッチング素子Ｑ１がオフしている間に、コンデンサＣc がチャージアップし、これに続けて、ＰＷＭ制御信号に応じて、ドライバ回路３００がコンデンサＣc の電圧を選択してゲートに入力するときに、ゲートにソース電圧よりもコンデンサＣc の電圧だけ高い電圧が入力されることで、メインスイッチング素子Ｑ１がオンすることになる。
【０００９】
このようにして、従来技術では、安定化回路２００とメインスイッチング素子Ｑ１のソースとの間に設けられて、安定化回路２００の電圧によりチャージアップするコンデンサＣc を使って、ＮチャネルＭＯＳＦＥＴをオンさせるためには必要となるゲート電圧を生成するように処理している。
【００１０】
また、図１６に示すような従来技術も用いられている。この従来技術では、ＤＣ−ＤＣコンバータ回路の出力電圧が所定の電圧Ｖref に到達した後には、コンデンサＣc をＤＣ−ＤＣコンバータ回路の出力電圧でチャージアップするという構成を採っている。
【００１１】
すなわち、ＤＣ−ＤＣコンバータ回路の出力電圧が所定の電圧Ｖref 以下であるときにハイレベルを出力し、所定の電圧Ｖref 以上となるときにローレベルを出力するコンパレータ回路４００と、コンパレータ回路４００がローレベルを出力するときに、ＤＣ−ＤＣコンバータ回路の出力電圧をコンデンサＣc に接続するＰチャネルＭＯＳＦＥＴで構成されるスイッチング素子Ｑ３と、コンパレータ回路４００の反転出力端子がハイレベルを出力するときに、安定化回路２００とコンデンサＣc との間の接続を切断するＰチャネルＭＯＳＦＥＴで構成されるスイッチング素子Ｑ４とを備えることで、ＤＣ−ＤＣコンバータ回路の出力電圧が所定の電圧Ｖref に到達した後には、コンデンサＣc をＤＣ−ＤＣコンバータ回路の出力電圧でチャージアップする構成を採っている。
【００１２】
ここで、図１６に示す従来技術では、フライホイールダイオードＤd の電圧降下よりもＮチャネルＭＯＳＦＥＴの電圧降下の方が小さいことで変換効率を高くできることを考慮して、フライホイールダイオードＤd に代えて、ＮチャネルＭＯＳＦＥＴで構成される同期整流型スイッチング素子Ｑ２を備える構成を採っている。
【００１３】
そして、ＰＷＭ制御回路１００の発振するＰＷＭ制御信号に従って、接地かスイッチング素子Ｑ４のドレイン電圧のいずれか一方を選択して、同期整流型スイッチング素子Ｑ２のゲートに入力するドライバ回路５００を備える構成を採って、ＰＷＭ制御信号に応じてメインスイッチング素子Ｑ１がオフするときには、スイッチング素子Ｑ４のドレイン電圧を選択して同期整流型スイッチング素子Ｑ２のゲートに入力することで同期整流型スイッチング素子Ｑ２をオンさせ、ＰＷＭ制御信号に応じてメインスイッチング素子Ｑ１がオンするときには、接地を選択して同期整流型スイッチング素子Ｑ２のゲートに入力することで同期整流型スイッチング素子Ｑ２をオフさせる構成を採っている。
【００１４】
【発明が解決しようとする課題】
しかしながら、図１４に示す従来技術に従っていると、安定化回路２００の損失が大きいことで、変換効率が低下するという問題点がある。
【００１５】
すなわち、安定化回路２００は、入力電圧の大きさに依らずに規定の電圧を生成するものであり、通常、リニアレギュレータで構成されている。このリニアレギュレータの損失は、よく知られているように、
リニアレギュレータの損失＝Ｖin×Ｉq ＋（Ｖin−Ｖout ）×Ｉout
Ｖin  ：入力電圧
Ｉq   ：リニアレギュレータの消費電流
Ｖout ：リニアレギュレータの出力電圧
Ｉout ：リニアレギュレータの出力電流
と表され、その損失が無視できず、ＤＣ−ＤＣコンバータ回路の変換効率が低下するという問題点がある。この問題点は、ＤＣ−ＤＣコンバータ回路の出力電流が小さくなるときに、リニアレギュレータの損失が相対的に大きなものとなることで、一層大きなものとなる。
【００１６】
安定化回路２００の損失は入力電圧を低下させることで減少させることができるが、入力電圧を低下させることにも限界がある。
【００１７】
すなわち、
入力電圧≧ＮチャネルＭＯＳＦＥＴの駆動電圧＋安定化回路の降下電圧
という関係が成立しなければならず、安定化回路２００（リニアレギュレータ）の降下電圧は通常０.5Ｖ程度必要であることから、入力電圧を低下させることにも限界がある。従って、安定化回路２００の損失はある程度以下に減少させることは不可能である。
【００１８】
一方、図１６に示す従来技術は、ＤＣ−ＤＣコンバータ回路の出力電圧が立ち上がった後は安定化回路２００を使わないことから、安定化回路２００の損失によるＤＣ−ＤＣコンバータ回路の変換効率の低下という問題点は起こらないものの、現実にメインスイッチング素子Ｑ１として使用できるＮチャネルＭＯＳＦＥＴが５Ｖ駆動のものであることから、５Ｖ未満の電圧で動作する負荷に対して適用できないという問題点がある。
【００１９】
最近では、２〜３Ｖで動作する電池駆動型装置が普及しつつある。このような負荷に対して図１６に示すＤＣ−ＤＣコンバータ回路に従って電源を供給する構成を採る場合、ＤＣ−ＤＣコンバータ回路の出力電圧を使ってコンデンサＣc をチャージアップすることから、メインスイッチング素子Ｑ１として、２〜３Ｖ駆動のＮチャネルＭＯＳＦＥＴを使用する必要がある。
【００２０】
しかるに、２〜３Ｖ駆動のＮチャネルＭＯＳＦＥＴは、オン抵抗が大きく、流せる電流も小さく、ソース−ドレイン間の耐圧も低くて、電力の制御用に用いることはできない。これから、図１６に示す従来技術は、現実的には５Ｖ未満の電圧で動作する負荷に対して適用できない。
【００２１】
本発明はかかる事情に鑑みてなされたものであって、低い電圧の供給を可能にしつつ、高い変換効率を実現する新たなＤＣ−ＤＣコンバータ回路の提供と、そのＤＣ−ＤＣコンバータ回路を備える新たな電池駆動型装置の提供とを目的とする。
【００２２】
【課題を解決するための手段】
この目的を達成するために、本発明のＤＣ−ＤＣコンバータ回路では、動作制御信号に応じて入力電圧をオンオフするメインスイッチング素子を備えることで、ＤＣ−ＤＣ変換を実行する構成を採るときにあって、入力電圧より規定の電圧低い電圧を生成するレベルシフト回路と、入力電圧とレベルシフト回路の出力電圧とを入力とする、入力電圧とその出力電圧との差分値の大きさを持つフローティング電源で構成されて、出力端子の一方をグランドに接続することで、その差分値の大きさを持つグランド基準の電圧を生成する電源生成回路と、電源生成回路の生成するグランド基準の電圧によりチャージアップするコンデンサと、メインスイッチング素子の動作制御信号に応じて、コンデンサの充電電圧により生成される駆動電圧をメインスイッチング素子に供給するドライバ回路とを備える構成を採る。
【００２３】
この構成を採るときにあって、メインスイッチング素子とは逆動作モードでオンオフ動作する同期整流型スイッチング素子が設けられるときに、メインスイッチング素子の動作制御信号に応じて、電源生成回路の生成するグランド基準の電圧を駆動電圧として同期整流型スイッチング素子に供給する第２のドライバ回路を備えることがある。
【００２４】
そして、この構成を採るときにあって、メインスイッチング素子とは逆動作モードでオンオフ動作する同期整流型スイッチング素子が設けられるときに、入力電圧とレベルシフト回路の出力電圧とを入力とする、入力電圧とその出力電圧との差分値の大きさを持つフローティング電源で構成されて、出力端子の一方をグランドに接続することで、その差分値の大きさを持つグランド基準の電圧を生成する第２の電源生成回路と、メインスイッチング素子の動作制御信号に応じて、第２の電源生成回路の生成するグランド基準の電圧を駆動電圧として同期整流型スイッチング素子に供給する第２のドライバ回路とを備えることがある。
【００２５】
このように構成される本発明のＤＣ−ＤＣコンバータ回路では、レベルシフト回路が入力電圧より規定の電圧低い電圧を生成し、電源生成回路は、入力電圧とレベルシフト回路の出力電圧との差分値の大きさを持つフローティング電源として動作して、出力端子の一方をグランドに接続することで、その差分値の大きさを持つグランド基準の電圧を生成する。
【００２６】
これを受けて、コンデンサは、電源生成回路の生成するグランド基準の電圧によりチャージアップし、ドライバ回路は、メインスイッチング素子の動作制御信号に応じて、コンデンサの充電電圧により生成される駆動電圧をメインスイッチング素子に供給することで、メインスイッチング素子の動作を制御する。
【００２７】
このとき、第２のドライバ回路は、電源生成回路（あるいは第２の電源生成回路）の生成するグランド基準の電圧を駆動電圧として同期整流型スイッチング素子に供給することで、同期整流型スイッチング素子の動作を制御する。
【００２８】
このようにして、本発明のＤＣ−ＤＣコンバータ回路では、消費電力の小さいレベルシフト回路と電圧降下の小さい電源生成回路とを用いてフローティング電源を生成し、そのフローティング電源により生成されるグランド基準の電圧を駆動電圧としてメインスイッチング素子の動作を制御するという構成を採るので、高い変換効率を実現できるようになる。
【００２９】
そして、ＤＣ−ＤＣコンバータ回路の出力電圧を使ってメインスイッチング素子の動作を制御するという構成を採らないので、負荷に供給する電圧が小さい場合にあっても、電力の制御に好適なメインスイッチング素子を用いることができるようになる。
【００３０】
そして、変換効率の向上を図るために同期整流型スイッチング素子が設けられるときにも、同様にフローティング電源を生成して同期整流型スイッチング素子の動作を制御するという構成を採るので、高い変換効率を実現できるようになる。
【００３１】
また、本発明のＤＣ−ＤＣコンバータ回路では、動作制御信号に応じて入力電圧をオンオフするメインスイッチング素子を備えることで、ＤＣ−ＤＣ変換を実行する構成を採るときにあって、入力電圧より規定の電圧低い電圧を生成するレベルシフト回路と、入力電圧とレベルシフト回路の出力電圧とを入力とする、入力電圧とその出力電圧との差分値の大きさを持つフローティング電源で構成されて、出力端子の一方をメインスイッチング素子の出力側端子に接続することで、その差分値の大きさを持つメインスイッチング素子出力側端子基準の電圧を生成する電源生成回路と、メインスイッチング素子の動作制御信号に応じて、電源生成回路の生成するメインスイッチング素子出力側端子基準の電圧を駆動電圧としてメインスイッチング素子に供給するドライバ回路とを備える構成を採る。
【００３２】
この構成を採るときにあって、メインスイッチング素子とは逆動作モードでオンオフ動作する同期整流型スイッチング素子が設けられるときに、入力電圧とレベルシフト回路の出力電圧とを入力とする、入力電圧とその出力電圧との差分値の大きさを持つフローティング電源で構成されて、出力端子の一方をグランドに接続することで、その差分値の大きさを持つグランド基準の電圧を生成する第２の電源生成回路と、メインスイッチング素子の動作制御信号に応じて、第２の電源生成回路の生成するグランド基準の電圧を駆動電圧として同期整流型スイッチング素子に供給する第２のドライバ回路とを備えることがある。
【００３３】
このように構成される本発明のＤＣ−ＤＣコンバータ回路では、レベルシフト回路が入力電圧より規定の電圧低い電圧を生成し、電源生成回路は、入力電圧とレベルシフト回路の出力電圧との差分値の大きさを持つフローティング電源として動作して、出力端子の一方をメインスイッチング素子の出力側端子に接続することで、その差分値の大きさを持つメインスイッチング素子出力側端子基準の電圧を生成する。
【００３４】
これを受けて、ドライバ回路は、メインスイッチング素子の動作制御信号に応じて、電源生成回路の生成するメインスイッチング素子出力側端子基準の電圧を駆動電圧として、メインスイッチング素子に供給する。
【００３５】
このとき、第２のドライバ回路は、第２の電源生成回路の生成するグランド基準の電圧を駆動電圧として同期整流型スイッチング素子に供給することで、同期整流型スイッチング素子の動作を制御する。
【００３６】
このようにして、本発明のＤＣ−ＤＣコンバータ回路では、消費電力の小さいレベルシフト回路と電圧降下の小さい電源生成回路とを用いてフローティング電源を生成し、そのフローティング電源により生成されるメインスイッチング素子出力側端子基準の電圧を駆動電圧としてメインスイッチング素子の動作を制御するという構成を採るので、高い変換効率を実現できるようになる。
【００３７】
そして、ＤＣ−ＤＣコンバータ回路の出力電圧を使ってメインスイッチング素子の動作を制御するという構成を採らないので、負荷に供給する電圧が小さい場合にあっても、電力の制御に好適なメインスイッチング素子を用いることができるようになる。
【００３８】
そして、変換効率の向上を図るために同期整流型スイッチング素子が備えられるときにも、同様にフローティング電源を生成して同期整流型スイッチング素子の動作を制御するという構成を採るので、高い変換効率を実現できるようになる。
本発明の電池駆動型装置は、以上のように構成される本発明のＤＣ−ＤＣコンバータ回路と、入力電圧を供給する電池とを備えることで構成されるものであり、本発明のＤＣ−ＤＣコンバータ回路の実現する高い変換効率に従って、低消費電力化を実現することができるようになる。
【００３９】
【発明の実施の形態】
以下、実施の形態に従って本発明を詳細に説明する。
【００４０】
図１に、本発明のＤＣ−ＤＣコンバータ回路の一実施例を図示する。
【００４１】
この実施例に従う本発明のＤＣ−ＤＣコンバータ回路は、図２に示すようなノートＰＣなどに実装されるものであり、ＰＷＭ制御回路１００の発振するＰＷＭ制御信号に応じて、ＮチャネルＭＯＳＦＥＴで構成されるとメインスイッチング素子Ｑ１をオンオフすることでＤＣ−ＤＣ変換を実行する構成を採るときにあって、入力電圧Ｖinを入力として、その入力電圧Ｖinよりも規定の電圧低い電圧Ｖinc を生成するレベルシフト回路１０と、入力電圧Ｖinとレベルシフト回路１０の出力電圧Ｖinc とを入力として、その２つの電圧の差分値の大きさを持つフローティング電源を生成するとともに、マイナス電位側出力端子を接地するスイッチドキャパシタ回路２０と、スイッチドキャパシタ回路２０のプラス電位側出力端子とメインスイッチング素子Ｑ１のソースとの間に設けられて、ダイオードＤc を介して供給されるスイッチドキャパシタ回路２０の電圧によりチャージアップするコンデンサＣc と、図１５に示すような回路構成に従い、ＰＷＭ制御回路１００の発振するＰＷＭ制御信号に応じて、コンデンサＣc の電圧かメインスイッチング素子Ｑ１のソース電圧のいずれか一方を選択して、メインスイッチング素子Ｑ１のゲートに入力するドライバ回路３０とを備える構成を採っている。
【００４２】
ここで、フライホイールダイオードＤd は、メインスイッチング素子Ｑ１がオフしているときに、接地からインダクタンスＬに流れる電流の経路を確保するために設けられている。
【００４３】
図３にレベルシフト回路１０の一実施例、図４にスイッチドキャパシタ回路２０の一実施例を図示する。
【００４４】
レベルシフト回路１０は、図３に示すような回路構成に従って、入力電圧Ｖinより規定のレベルシフト電圧Ｖcrmpだけ低い電圧Ｖinc(＝Ｖin−Ｖcrmp）を生成して出力するように動作する。
【００４５】
一方、スイッチドキャパシタ回路２０は、図４に示すように、入力電圧Ｖinとレベルシフト回路１０の出力電圧Ｖinc とを入力として、発振器２１の出力する規定周波数の発振信号に従って開閉動作する第１のスイッチ２２と、第１のスイッチ２２が閉じるときに充電動作する第１のコンデンサ２３と、第１のコンデンサ２３の充電電圧を入力として、発振器２１の出力する発振信号に従って第１のスイッチ２２と逆動作モードで開閉動作する第２のスイッチ２４と、第２のスイッチ２４が閉じるときに充電動作する第２のコンデンサ２５とを備える。
【００４６】
この回路構成に従って、スイッチドキャパシタ回路２０は、入力電圧Ｖinとレベルシフト回路１０の出力電圧Ｖinc との差分値の大きさを持つフローティング電源を生成するように動作する。
【００４７】
レベルシフト回路１０は、図３に示すような回路構成を採るときに、図５に示すように、レベルシフト電圧Ｖcrmpを複数用意する構成を採って、外部からの指示に従っていずれかのレベルシフト電圧Ｖcrmpを選択することで、出力電圧を変更することが可能となる回路構成を採ることがある。この回路構成を用いると、入力電圧Ｖinが変更されたり、入力電圧Ｖinが低下するような場合に、それに対処できるようになる。
【００４８】
また、スイッチドキャパシタ回路２０は、図４の実施例では発振器２１を備える構成を採ったが、図６に示すように、ＰＷＭ制御回路１００の発振するＰＷＭ制御信号を使って第１及び第２のスイッチ２２，２３の開閉を制御する構成を採ることも可能である。この構成を採ると、発振器２１を省略することが可能になり、発振器２１を備える場合に比べて低消費電力化を実現できる。
【００４９】
このように構成される図１の実施例では、レベルシフト回路１０は、入力電圧Ｖinより規定のレベルシフト電圧Ｖcrmpだけ低い電圧Ｖinc を生成して出力し、これを受けて、スイッチドキャパシタ回路２０は、入力電圧Ｖinとレベルシフト回路１０の出力電圧Ｖinc との差分値の大きさを持つフローティング電源を生成する。
【００５０】
一方、ドライバ回路３０は、ＰＷＭ制御信号に応じて、メインスイッチング素子Ｑ１のソース電圧を選択してメインスイッチング素子Ｑ１のゲートに入力することで、メインスイッチング素子Ｑ１をオフさせる。このとき、コンデンサＣc は、スイッチドキャパシタ回路２０からの電源供給を受けてチャージアップする。
【００５１】
続いて、ドライバ回路３０は、ＰＷＭ制御信号に応じて、コンデンサＣc の電圧を選択してメインスイッチング素子Ｑ１のゲートに入力することで、メインスイッチング素子Ｑ１のゲートに、メインスイッチング素子Ｑ１のソース電圧にコンデンサＣc の電圧の加算された電圧を印加することで、メインスイッチング素子Ｑ１をオンさせる。
【００５２】
このようにして、図１の実施例では、スイッチドキャパシタ回路２０の生成するフローティング電源を使ってコンデンサＣc をチャージアップすることで、メインスイッチング素子Ｑ１のオン動作を制御するように処理するのである。
【００５３】
従来技術で用いている安定化回路２００の損失は、上述したように、
安定化回路の消費電流×Ｖin＋（Ｖin−Ｖout ）×Ｉout
Ｖin  ：入力電圧
Ｖout ：出力電圧
Ｉout ：出力電流
となるのに対して、本発明で用いるレベルシフト回路１０の損失は、
レベルシフト回路の消費電流×Ｖin
＋スイッチドキャパシタ回路の消費電力
≒レベルシフト回路の消費電流×Ｖin
Ｖin  ：入力電圧
となり、「（Ｖin−Ｖout ）×Ｉout 」という項による消費電力がなく有利である。
【００５４】
更に、従来技術で用いている安定化回路２００の降下電圧は０.5Ｖ程度であるのに対して、本発明で用いるスイッチドキャパシタ回路２０の電圧降下は０.1Ｖ以下となり、入力電圧Ｖinを従来技術よりも低く設定することができる。従って、「レベルシフト回路の消費電力×Ｖin」で規定される消費電力も、「安定化回路の消費電力×Ｖin」で規定される消費電力より小さくなる。
【００５５】
これから、図１の実施例に従うと、従来技術よりもＤＣ−ＤＣ変換効率を高めることができるようになる。そして、ＤＣ−ＤＣコンバータ回路の出力電圧を使ってコンデンサＣc をチャージアップするという構成を採らないので、負荷に供給する電圧が小さい場合にあっても、ＮチャネルＭＯＳＦＥＴで構成されるとメインスイッチング素子Ｑ１として、電力の制御に好適なものを用いることができる。
【００５６】
図７に、本発明のＤＣ−ＤＣコンバータ回路の他の実施例を図示する。
【００５７】
この実施例では、図１の実施例で備えるコンデンサＣc 及びダイオードＤc を省略する構成を採っている。そして、スイッチドキャパシタ回路２０のマイナス電位側出力端子をＮチャネルＭＯＳＦＥＴで構成されるメインスイッチング素子Ｑ１のソースに接続するとともに、ドライバ回路３０の代わりに、ＰＷＭ制御回路１００の発振するＰＷＭ制御信号に応じて、スイッチドキャパシタ回路２０のプラス電位側出力端子の出力電圧かメインスイッチング素子Ｑ１のソース電圧のいずれか一方を選択して、メインスイッチング素子Ｑ１のゲートに入力するドライバ回路４０を備える構成を採っている。
【００５８】
この構成に従って、スイッチドキャパシタ回路２０の持つコンデンサ２５を図１の実施例で備えるコンデンサＣc と兼用することが可能になることで、図１の実施例で備える必要のあったコンデンサＣc 及びダイオードＤc を省略できるようになる。
【００５９】
この実施例に従うと、図１の実施例で必要とした逆流防止用のダイオードＤc が不要となり、これによる電圧降下がなくなることで、入力電圧Ｖinを更に低く設定できるようになる。これにより、図１の実施例よりも更にＤＣ−ＤＣ変換効率を高めることができるようになる。
【００６０】
図８に、本発明のＤＣ−ＤＣコンバータ回路の他の実施例を図示する。
【００６１】
この実施例は、図１の実施例で備えるフライホイールダイオードＤd に代えて、ＮチャネルＭＯＳＦＥＴで構成される同期整流型スイッチング素子Ｑ２を備える場合の構成例である。
【００６２】
この同期整流型スイッチング素子Ｑ２は、メインスイッチング素子Ｑ１がオンするときにオフし、メインスイッチング素子Ｑ１がオフするときにオンするように動作するものであり、この動作を実現するために、図８の実施例では、図１の実施例の構成に加えて、ＰＷＭ制御回路１００の発振するＰＷＭ制御信号に応じて、接地かスイッチドキャパシタ回路２０の出力電圧のいずれか一方を選択して、同期整流型スイッチング素子Ｑ２のゲートに入力するドライバ回路５０を備える構成を採っている。
【００６３】
このドライバ回路５０は、ＰＷＭ制御回路１００の発振するＰＷＭ制御信号に応じてドライバ回路３０がメインスイッチング素子Ｑ１をオンするときに、接地を選択して同期整流型スイッチング素子Ｑ２のゲートに入力することで同期整流型スイッチング素子Ｑ２をオフさせ、ＰＷＭ制御回路１００の発振するＰＷＭ制御信号に応じてドライバ回路３０がメインスイッチング素子Ｑ１をオフするときに、スイッチドキャパシタ回路２０の出力電圧を選択して同期整流型スイッチング素子Ｑ２のゲートに入力することで同期整流型スイッチング素子Ｑ２をオンさせるように動作する。
【００６４】
この実施例に従うと、フライホイールダイオードＤd の電圧降下よりもＮチャネルＭＯＳＦＥＴの電圧降下の方が小さいので、図１の実施例よりも更にＤＣ−ＤＣ変換効率を高めることができるようになる。
【００６５】
図９に、本発明のＤＣ−ＤＣコンバータ回路の他の実施例を図示する。
【００６６】
この実施例は、図７の実施例で備えるフライホイールダイオードＤd に代えて、ＮチャネルＭＯＳＦＥＴで構成される同期整流型スイッチング素子Ｑ２を備える場合の構成例である。
【００６７】
この同期整流型スイッチング素子Ｑ２は、メインスイッチング素子Ｑ１がオンするときにオフし、メインスイッチング素子Ｑ１がオフするときにオンするように動作するものであり、この動作を実現するために、図９の実施例では、図７の実施例の構成に加えて、スイッチドキャパシタ回路２０と同一の構成によりフローティング電源を生成するとともに、マイナス電位側出力端子を接地する第２のスイッチドキャパシタ回路６０と、ＰＷＭ制御回路１００の発振するＰＷＭ制御信号に応じて、接地か第２のスイッチドキャパシタ回路６０の出力電圧のいずれか一方を選択して、同期整流型スイッチング素子Ｑ２のゲートに入力するドライバ回路７０とを備える構成を採っている。
【００６８】
このドライバ回路７０は、ＰＷＭ制御回路１００の発振するＰＷＭ制御信号に応じてドライバ回路４０がメインスイッチング素子Ｑ１をオンするときに、接地を選択して同期整流型スイッチング素子Ｑ２のゲートに入力することで同期整流型スイッチング素子Ｑ２をオフさせ、ＰＷＭ制御回路１００の発振するＰＷＭ制御信号に応じてドライバ回路４０がメインスイッチング素子Ｑ１をオフするときに、第２のスイッチドキャパシタ回路６０の出力電圧を選択して同期整流型スイッチング素子Ｑ２のゲートに入力することで同期整流型スイッチング素子Ｑ２をオンさせるように動作する。
【００６９】
この実施例に従うと、フライホイールダイオードＤd の電圧降下よりもＮチャネルＭＯＳＦＥＴの電圧降下の方が小さいので、図７の実施例よりも更にＤＣ−ＤＣ変換効率を高めることができるようになる。
【００７０】
図１０に、本発明のＤＣ−ＤＣコンバータ回路の他の実施例を図示する。
【００７１】
この実施例は、図８の実施例を前提としつつ、スイッチドキャパシタ回路２０と同一の構成によりフローティング電源を生成するとともに、マイナス電位側出力端子を接地する第２のスイッチドキャパシタ回路６０を用意する構成を採って、ドライバ回路５０が、スイッチドキャパシタ回路２０の出力電圧に代えて、この第２のスイッチドキャパシタ回路６０の出力電圧を選択するという構成を採っている。
【００７２】
この実施例に従う場合でも、図８の実施例と同様のＤＣ−ＤＣ変換効率を得ることができる。
【００７３】
図１１に、本発明のＤＣ−ＤＣコンバータ回路の他の実施例を図示する。
【００７４】
この実施例は、図８の実施例に従うときに、スイッチドキャパシタ回路２０の生成するフローティング電源をＰＷＭ制御回路１００の電源として用いる構成を採っている。この構成を採ると、ＰＷＭ制御回路１００の電源を別に用意しなくても済むようになる。
【００７５】
図１２に、本発明のＤＣ−ＤＣコンバータ回路の他の実施例を図示する。
【００７６】
この実施例は、図９の実施例に従うときに、第２のスイッチドキャパシタ回路６０の生成するフローティング電源をＰＷＭ制御回路１００の電源として用いる構成を採っている。この構成を採ると、ＰＷＭ制御回路１００の電源を別に用意しなくても済むようになる。
【００７７】
図１３に、本発明のＤＣ−ＤＣコンバータ回路の他の実施例を図示する。
【００７８】
この実施例は、図１０の実施例に従うときに、第２のスイッチドキャパシタ回路６０の生成するフローティング電源をＰＷＭ制御回路１００の電源として用いる構成を採っている。この構成を採ると、ＰＷＭ制御回路１００の電源を別に用意しなくても済むようになる。
【００７９】
図示実施例に従って本発明を説明したが、本発明はこれに限定されるものではない。例えば、レベルシフト回路１０は図３に示したものに限られるものではなく、また、スイッチドキャパシタ回路２０や第２のスイッチドキャパシタ回路６０は図４に示したものに限られるものではない。
【００８０】
【発明の効果】
以上説明したように、本発明のＤＣ−ＤＣコンバータ回路では、消費電力の小さいレベルシフト回路と電圧降下の小さい電源生成回路とを用いてフローティング電源を生成し、そのフローティング電源を駆動電圧としてメインスイッチング素子の動作を制御するという構成を採るので、高い変換効率を実現できるようになる。
【００８１】
そして、ＤＣ−ＤＣコンバータ回路の出力電圧を使ってメインスイッチング素子の動作を制御するという構成を採らないので、負荷に供給する電圧が小さい場合にあっても、電力の制御に好適なメインスイッチング素子を用いることができるようになる。
【００８２】
そして、変換効率の向上を図るために同期整流型スイッチング素子が備えられるときにも、同様にフローティング電源を生成して同期整流型スイッチング素子の動作を制御するという構成を採るので、高い変換効率を実現できるようになる。
【図面の簡単な説明】
【図１】本発明の一実施例である。
【図２】本発明の実装される装置の説明図である。
【図３】レベルシフト回路の一実施例である。
【図４】スイッチドキャパシタ回路の一実施例である。
【図５】レベルシフト回路の他の実施例である。
【図６】スイッチドキャパシタ回路の他の実施例である。
【図７】本発明の他の実施例である。
【図８】本発明の他の実施例である。
【図９】本発明の他の実施例である。
【図１０】本発明の他の実施例である。
【図１１】本発明の他の実施例である。
【図１２】本発明の他の実施例である。
【図１３】本発明の他の実施例である。
【図１４】従来技術の説明図である。
【図１５】ドライバ回路の説明図である。
【図１６】従来技術の説明図である。
【符号の説明】
Ｑ１    メインスイッチング素子
Ｃc     コンデンサ
Ｄc     ダイオード
Ｄd     ダイオード
Ｌ      インダクタンス
１０    レベルシフト回路
２０    スイッチドキャパシタ回路
３０    ドライバ回路
１００  ＰＷＭ制御回路
【図１】
0004105314.tif 000002
【図２】
0004105314.tif 000003
【図３】
0004105314.tif 000004
【図４】
0004105314.tif 000005
【図５】
0004105314.tif 000006
【図６】
0004105314.tif 000007
【図７】
0004105314.tif 000008
【図８】
0004105314.tif 000009
【図９】
0004105314.tif 000010
【図１０】
0004105314.tif 000011
【図１１】
0004105314.tif 000012
【図１２】
0004105314.tif 000013
【図１３】
0004105314.tif 000014
【図１４】
0004105314.tif 000015
【図１５】
0004105314.tif 000016
【図１６】
0004105314.tif 000017