【事件の表示】
　平成７年特許願第３９００２号「半導体集積回路の自動配置方式」拒絶査定に対する審判事件（平成８年８月２０日出願公開、特開平８−２１３４６８）について、次のとおり審決する。
【結論】
　本件審判の請求は、成り立たない。
【理由】
１．手続きの経緯・本願発明
　本願は、平成７年２月３日の出願であって、平成１０年３月９日付手続補正書にて補正されている。
　請求項１に記載の発明は、特許請求の範囲に記載された下記のとおりのものと認める。
「クリティカルパス上の機能ブロック（「クリティカルブロック」という）のパスの密度を算出し、前記クリティカルブロックの中からパスの密度が高いクリティカルブロックの順に該クリティカルブロックを駆動能力の高いブロックと置き換え、配線遅延が予め定めた遅延制約値を満たすようにすることを特徴とする半導体集積回路の自動配置方式。」
２．引用例
　これに対して、原審の拒絶の理由に引用された、刊行物、特開平７−２８８７６号公報（以下引用例１という）には、
「【００３３】
　パス　　　　　積算遅延時間
１→（ａ→ｂ→ｄ→ｅ→ｆ→）→３：２２（エラーパス）
２→（ａ→ｂ→ｄ→ｅ→ｆ→）→３：１９
１→（ａ→ｂ→ｄ→ｅ→）→４：１８
１→（ａ→ｂ→ｃ→ｆ→）→３：１７
２→（ａ→ｂ→ｄ→ｅ→）→４：１５
２→（ａ→ｂ→ｃ→ｆ→）→３：１４
Ｓ１３は、エラーパス内のクリティカルパスを選択する。ここでは、目標遅延時間が１４〜２０であるので、１→（ａ→ｂ→ｄ→ｅ→ｆ→）→３：２２（エラーパス）
がエラーパスとなり、ここでは１つであるのでこれをクリティカルパスと選択する。
　【００３４】Ｓ１４は、クリティカルパス内の最多通過区間を決定する。Ｓ１３で求めたクリティカルパスのうち、最多通過区間を、図６の（ａ）から区間ａ→ｂと決定する。
　【００３５】Ｓ１５は、最多通過区間を有するパスを探す。Ｓ１６は、表示する。これらＳ１５およびＳ１６は、Ｓ１４で決定したクリティカルパス内の最多通過区間ａ→ｂを共有する他のパスを右側に記載する▲４▼として抽出し、そのときの積算遅延時間を併せて表示する。ここで、共有する区間ａ→ｂに下線を付す。
　【００３６】
　パス　　　　　積算遅延時間
１→（
ａ→ｂ
２→（
ａ→ｂ
１→（
ａ→ｂ
１→（
ａ→ｂ
２→（
ａ→ｂ
２→（
ａ→ｂ
Ｓ１７は、最多通過区間を修正する。ここでは、例えば区間ａ→ｂの遅延時間５を遅延時間３に修正する。
　【００３７】Ｓ１８は、積算遅延時間の再計算を行う。Ｓ１６は、表示する。これらＳ１７およびＳ１８によって下記のように表示する。以下同様に、繰り返す。
　【００３８】
　パス　　　　　積算遅延時間
１→（ａ→ｂ→ｄ→ｅ→ｆ→）→３：２２→２０
２→（ａ→ｂ→ｄ→ｅ→ｆ→）→３：１９→１７
１→（ａ→ｂ→ｄ→ｅ→）→４：１８→１６
１→（ａ→ｂ→ｃ→ｆ→）→３：１７→１５
２→（ａ→ｂ→ｄ→ｅ→）→４：１５→１３（エラーパス）
２→（ａ→ｂ→ｃ→ｆ→）→３：１４→１２（エラーパス）
以上によって、回路図上でスタート点ＦＦを指示したことに対応して、指示されたＦＦからＦＦに到達するまでトレースし、エラーパス内のクリティカルパスを決定する。この決定したクリティカルパスのうち、最多通過区間を決定してこの区間を共有する他のパスを表示すると共に、この最多通過区間の遅延時間を修正したことに対応して、再計算を行ってその結果の積算遅延時間を算出して表示する。これらにより、クリティカルパスのうちの最多通過区間を修正したことによる、当該区間を共有する他のパスヘの影響を判り易く表示することが可能となる。」（第３３段落〜第３８段落）
点が記載されている。また、図３に、最多通過区間表示フローチャートが示されている。図６（ａ）には回路図例が示され、回路要素としてゲートａ、ゲートｂ、・・・、ゲートｆが示されている。
　してみると、上記引用例１には、
「指示されたＦＦからＦＦに到達するまで、ゲートを介してトレースし、エラーパス内のクリティカルパスを決定する。この決定したクリティカルパスのうち、最多通過区間を決定してこの区間を共有する他のパスを表示すると共に、この最多通過区間の遅延時間を修正したことに対応して、再計算を行ってその結果の積算遅延時間を算出して表示する。以下同様の処理を繰り返す遅延時間解析装置」が記載されているものと認められる。
　また、刊行物、特開平５−３２６７０５号公報（以下引用例２という）には、
「まず、クリティカルパスを抽出してパス遅延解析を行う（ステップＳ１１）。遅延要求を満たしていなければクリティカルパス上の各トランジスタのパス遅延に対する影響度を求める（ステップＳ１２，Ｓ１３）。サイズの変更によってディレイに与える影響度が最も大きいトランジスタを選び、そのサイズを一定割合だけ増加させる（ステップ１４）。タイミング仕様を満たすまで、Ｓ１２〜Ｓ１４を繰り返す。（第３段落）」半導体集積回路の設計方法が記載されている。
したがって、引用例２には、「遅延要求を満たしていないクリティカルパス上のトランジスタのサイズの変更によってディレイに与える影響度が最も大きいトランジスタを選び、サイズを一定割合だけ増加させ、タイミング仕様を満たすようにする半導体集積回路の設計方法」が記載されている。
３．対比・判断
　本願発明と引用例１に記載された発明とを対比すると、引用例１の「ゲート」、「最多通過区間」、「遅延時間解析装置」は、本願発明の「機能ブロック」、「パスの密度が高い（クリティカルブロック）」、「半導体集積回路の自動配置方式」にそれぞれ相当する。
よって、両者は、
「クリティカルパス上の機能ブロック（「クリティカルブロック」という）のパスの密度を算出し、前記クリティカルブロックの中からパスの密度が高いクリティカルブロックのクリティカルブロック遅延時間を調整し、その配線遅延が予め定めた遅延制約値を満たすように修正する半導体集積回路の自動配置方式」の点で一致しており、
本願請求項１に記載の発明では、「パスの密度が高い順に置き換え」るのに対し、引用例１に記載の発明では、単に「繰り返す」と記載されているのみで、何をどのように繰り返すか明確には記載されていない点（相違点１）、
本願請求項１に記載の発明では、「クリティカルブロックを駆動能力の高いブロックと置き換える」のに対し、引用例１に記載の発明では、具体的にどのようにするのか記載されていない点（以下相違点２という）で相違する。
相違点１について
　引用例１には第１回目の修正の例しか記載がないが、第１回目に最多通過区間の遅延時間を修正した後、更に修正が必要なときに、第１回目に最多通過区間を選択したように、２回目以降の修正において次に通過量の多い区間に注目することは、通常の知識を有するものが容易に想到しうることである。
　上記相違点２について検討すると、
引用例２には「サイズの変更によってディレイに与える影響度が最も大きいトランジスタを選び、そのサイズを一定割合だけ増加させる半導体集積回路の設計方法」が記載されている。トランジスタのサイズを増加させるとその駆動能力も増加することは周知であるから、トランジスタのサイズを増加させることは、駆動能力の高いブロックと置き換えることに相当する。引用例１記載の発明において、クリティカルパスの遅延時間の調整方法として引用例２に記載の発明を採用してクリティカルブロックを駆動能力の高いブロックと置き換えることに格別の創意工夫を要しない。
４．むすび
　したがって、本願請求項１に記載された発明は、その出願前に国内において頒布された上記の引用例１，２に記載された発明に基いて、その出願前にその発明の属する技術分野における通常の知識を有するものが、容易に発明をすることができたものと認められるから、特許法第２９条第２項の規定により特許を受けることができない。
　また、請求項１が特許できない以上、他の請求項について検討すべくもなく、拒絶されるべきものである。
　よって、結論のとおり審決する。