(57)【特許請求の範囲】
【請求項１】
素子側電極が形成された半導体素子と、
その素子側電極の形成領域を含む半導体素子上に形成された応力緩和層と、
その応力緩和層上に形成された半田層と、
その半田層上において少なくとも半導体素子の一端を越えて半導体素子の周辺にまで延びているとともに、半田層上に位置する範囲で半田層に固定されている回路側電極とを備えており、
その応力緩和層は、複数個の導電部と緩衝部とを備えており、
各々の導電部が、素子側電極と半田層の間を伸びているとともに素子側電極と半田層とを電気的に接続しており、
緩衝部が、隣接する導電部間に介在して導電部同士を相互に隔てていることを特徴とする半導体素子実装回路。
【請求項２】
前記緩衝部は前記導電部よりもヤング率の低い材料を主体として形成されている請求項１に記載の半導体素子実装回路。
【請求項３】
前記緩衝部は感光性樹脂により形成されている請求項１または２に記載の半導体素子実装回路。
【請求項４】
前記導電部は素子側電極と半田層の間を直線状に伸びている請求項１，２または３に記載の半導体素子実装回路。
【請求項５】
前記半導体素子の表面には前記素子側電極を露出させる絶縁保護層が設けられている請求項１から４のいずれか一項に記載に半導体素子実装回路。
【請求項６】
前記緩衝部に、絶縁性を保持したまま熱伝導性を高める絶縁性充填材が分散して配置されていることを特徴とする請求項１から５のいずれか一項に記載の半導体素子実装回路。
【請求項７】
前記絶縁性充填材がセラミックスの微粒子であることを特徴とする請求項６に記載の半導体素子実装回路。
【請求項８】
前記緩衝部に、導電性を高める導電性充填材が分散して配置されていることを特徴とする請求項１から５のいずれか一項に記載の半導体素子実装回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体素子が実装された回路および半導体素子の実装方法に関し、特に電力用半導体素子の実装回路に関する。
【０００２】
【従来の技術】
半導体素子に設けられた電極（素子側電極）と、この半導体素子が実装される回路側に設けられた電極（回路側電極）とをワイヤボンディングにより電気的に接続した半導体素子実装回路が知られている。このようなワイヤボンディングでは素子側電極と回路側電極とが細径のボンディングワイヤを介して接続されている。このため、例えば電力用半導体素子のエミッタ電極やコレクタ電極と回路側電極との接続のように大電流が流れる箇所では、ワイヤボンディングによって素子側電極と回路側電極との十分な導通性を確保することは困難である。
【０００３】
一方、図１１に示すように、半導体素子１１０上に形成された半田層１５０を介して、この半導体素子１１０に備えられた素子側電極（図示せず）と回路側電極１６０とを直接（ボンディングワイヤ等を介することなく）接続する実装構造も提案されている。かかる実装構造では、ワイヤボンディング等に比べて、素子側電極と回路側電極とが広範囲に亘って接続（半田付）されている。このように素子側電極と回路側電極との接続面積が広いことから、素子側電極と回路側電極との十分な導通性を確保しやすい。また、半田層は半導体素子および回路側電極と広範囲で接触（面接触）しているので、この半田層を介して半導体素子の作動により生じた熱を外部へと効率よく放出することができる。このような実装構造は、例えば特開平８−８３９５号公報に開示されている。
【０００４】
【発明が解決しようとする課題】
しかし、素子側電極と回路側電極とを面的に半田付（ベタ付）する上述の実装方法では、半田層の一面側は半導体素子（素子側電極）に、他面側は回路側電極にそれぞれ接合されているので自由な熱膨張あるいは収縮が抑制されている。このため、半導体素子と回路側電極との熱膨張係数の違いによって半田層に過剰な応力がかかる場合があった。
この熱膨張係数の違いによって半田層にかかる応力につき、図１１および図１２を用いて説明する。
【０００５】
図１１に示す構造において、回路側電極１６０（リードフレーム等）は一般に金属材料からなり熱膨張係数が大きい。これに対して、半導体素子１１０を構成する半導体基板（Ｓｉ等）の熱膨張係数は小さく、このため半導体素子に備えられた薄膜状の素子側電極も熱膨張が抑えられている。これにより、例えば昇温時には、図１２に示すように、半田層１５０の他面側１５０ｂ（回路側電極に接合された側）では回路側電極１６０の熱膨張に伴って引っ張り応力Ｆ1が生じ、半田層１５０の各部が中央部から外側に向かって変位（引っ張り変位）しようとする。一方、半田層１５０の一面側１５０ａ（図示しない素子側電極を有する半導体素子１１０に接合された側）では、半導体素子１１０があまり熱膨張しないことから、半田層１５０各部の外側への変位（熱膨張）を抑制しようとする圧縮応力Ｆ0が生じる。このように、半田層１５０の一面側１５０ａが拘束された状態で他面側１５０ｂが外方に変位することによって半田層１５０の内部に応力が発生する。この応力により、半田層１５０を構成する半田に微細な傷や転移が発生して組織が粗大化し（応力による半田の疲労）、さらには半田層１５０にクラックが発生して接続信頼性を損なう場合があった。
【０００６】
面的に広がる半田層では、中央部から離れるにつれて変位が蓄積されるため、半田層の端部付近には特に大きな応力がかかる。また、半田層の面積が大きくなるほど半田層の端部における変位量は大きくなる。したがって、電気導通性や熱伝導性を向上させるために半田層と電極（素子側電極および／または回路側電極）との接合長さ（面積）を大きくすると、半田が応力によって疲労するという上述の問題がさらに顕在化する。
【０００７】
本発明は、半導体素子の素子側電極と回路側電極とが半田層を介して電気的に接続された構成であって、その接続信頼性が改善された半導体素子実装回路を提供することを目的とする。
【０００８】
【課題を解決するための手段、作用および効果】
本発明では、素子側電極と半田層との間に応力緩和層を設けることによって、素子側電極と回路側電極が実質的に広い範囲にわたって接続されることによって良好な電気導通性を確保し、しかも、素子側電極と回路側電極の熱膨張係数の相違にもかかわらずに両者ともに過大な応力が作用しないようにすることに成功した。
【０００９】
本発明により提供される半導体素子実装回路は、素子側電極が形成された半導体素子と、その素子側電極の形成領域を含む半導体素子上に形成された応力緩和層と、その応力緩和層上に形成された半田層と、その半田層上において少なくとも半導体素子の一端を越えて半導体素子の周辺にまで延びているとともに、半田層上に位置する範囲で半田層に固定されている回路側電極を備えている。その応力緩和層は、複数個の導電部と緩衝部とを備えている。各々の導電部は、素子側電極と半田層の間を伸びているとともに素子側電極と半田層とを電気的に接続している。緩衝部は、隣接する導電部間に介在して導電部同士を相互に隔てている。
【００１０】
本発明の半導体素子実装回路では、半導体素子と半田層との間に応力緩和層が設けられている。この応力緩和層は、面内の少なくとも一方向に加えられた応力に対して半田層よりも変形しやすい（例えばヤング率がより低い）性質を有する。したがって、半導体素子と回路側電極との熱膨張係数の違い等によって両者の間に応力が生じた場合、この応力を応力緩和層の変形により吸収し、半田層にかかる応力を緩和することができる。これにより半田層を構成する半田の疲労が軽減され、素子側電極と回路側電極との接続信頼性を長期に亘って維持することができる。
【００１１】
この応力緩和層に用いられる緩衝部は、前記導電部よりもヤング率の低い材料を主体として形成されていることが好ましい。このような構成によると、応力緩和層にかかる応力を主として緩衝部の変形により吸収することができるので、導電部にかかる応力が低減される。
【００１２】
前記緩衝部の主体をなす「導電部よりもヤング率の低い材料」の代表例としては、各種の有機高分子が挙げられる。有機高分子のうち感光性樹脂が特に好ましい。緩衝部が感光性樹脂を主体として構成されている場合には、応力緩和層の形成時において、フォトリソグラフィ等により緩衝部の平面形状を容易に加工する（例えば貫通部を形成する加工を行う）ことができるので好都合である。
【００１３】
前記導電部は素子側電極と半田層の間を実質的に直線状に伸びていることが好ましい。このような直線状の導電部によると、例えば応力緩和層の表面と平行に延びる部分を有する折れ線状の導電部に比べて、素子側電極と回路側電極とをより導通性良く（低電気抵抗で）接続することができる。また、半導体素子のもつ熱を導電部から半田層（さらには外部）へとより効率よく放出することができる。
【００１４】
前記半導体素子の表面には前記素子側電極を露出させる絶縁保護層が設けられていることが好ましい。この絶縁保護層は酸化シリコン、窒化シリコン等の絶縁性材料から構成することができる。絶縁保護層には素子側電極を露出させる開口部が設けられており、この開口部を通じて素子側電極と導電部とが接続される。かかる絶縁保護層が設けられた半導体素子は動作の安定性および耐久性に優れる。
また、応力緩和層に形成されている緩衝部に、絶縁性を保持したまま熱伝導性を高める絶縁性充填材が分散して配置されていてもよい。絶縁性充填財として、セラミックスの微粒子を用いることが好ましい。これによると、緩衝部の絶縁性を保持したまま熱伝導性を高めることができる。
一方、応力緩和層に形成されている緩衝部に、導電性を高める導電性充填材が分散して配置されていてもよい。有機高分子等からなる緩衝部中に、導電性繊維や導電性微粒子等の導電性充填材を分散して配置することにより、緩衝部の導電性を高めることができる。
このように、緩衝部は、絶縁性であってもよいし、導電性であってもよい。
【００１５】
本発明により提供される半導体素子の実装方法は、素子側電極が形成された半導体素子を準備する工程と、その電極形成領域を含む半導体素子上に応力緩和層を形成する工程とを含む。その応力緩和層を形成する工程は、半導体素子上に樹脂層を形成する工程と、樹脂層をパターニングして素子側電極を露出させる工程と、樹脂層に形成された間隙に金属を充填する工程とを包含する。
このように、パターニングされた樹脂層を金属充填の型枠として利用することにより、この樹脂層（緩衝部）によって隔てられた金属部（導電部）を容易に作製することができる。
【００１６】
前記樹脂層は感光性樹脂により形成され、前記パターニングはフォトリソグラフィにより行われることが好ましい。この場合には、貫通部を形成する位置やその形状を容易に制御することができる。この貫通部に金属を充填する方法としては無電解メッキ法が好ましく用いられる。
これら本発明の実装方法は、本発明のいずれかの半導体素子実装回路を作製するにあたって半導体素子を実装する方法として好適である。
【００１７】
【発明の実施の形態】
次に、後述する実施例の主要な特徴を列記する。
（形態１）
応力緩和層は、貫通導電部および／または緩衝部が少なくとも一方向に規則的に繰り返された構造を有する。
（形態２）
応力緩和層は、貫通導電部および／または緩衝部が直交する二方向に規則的に繰り返された構造を有する。あるいは、互いに６０°の角度をなす三方向に規則的に繰り返された構造を有する。
（形態３）
応力緩和層の全体にわたって貫通導電部および／または緩衝部が概ね均等な密度で分布している。
（形態４）
応力緩和層は、この応力緩和層を貫通する複数の貫通導電部が緩衝部によって互いに隔てられた構造を有する。
（形態５）
貫通導電部の表面には半田濡れ性のよい金属からなるメッキが施されている。
【００１８】
【実施例】
以下、本発明の好適な実施例について詳細に説明する。
本発明の回路に備えられる半導体素子または本発明の方法により実装される半導体素子としては、各種の半導体素子（ＩＧＢＴ（Insulated Gate Bipolar Transistor）等のバイポーラトランジスタや、ＭＯＳ等の電界効果型トランジスタ等）を用いることができる。この半導体素子が電力用半導体素子（ＩＧＢＴ、パワーＭＯＳ等）である場合には、本発明を適用することによる効果が特によく発揮される。
【００１９】
この半導体素子に設けられており応力緩和層および半田層を介して回路側電極と接続される素子側電極の種類は特に問わない。本発明を適用することによる効果は、この素子側電極が半導体素子の比較的広い（例えば１mm×１mm以上）面積に亘って設けられている場合によく発揮される。本発明における素子側電極の好適例としては、電力用半導体素子のエミッタ電極および／またはコレクタ電極（特に好ましくはエミッタ電極）が挙げられる。
【００２０】
応力緩和層（貫通導電部）および半田層を介してこの素子側電極と電気的に接続される回路側電極の代表例としては、リードフレーム、二以上の半導体素子を連結する導電バー、半導体素子が実装される回路基板上に形成された導体膜（膜状電極）、この回路基板上に配置された板状電極等が挙げられる。本発明は、回路側電極がリードフレームまたは導電バーである場合に特に好ましく適用される。このような場合には回路側電極が大きく熱変形しやすいからである。
【００２１】
次に、素子側電極と半田層との間に設けられる応力緩和層につき説明する。
この応力緩和層は、半導体素子のうち素子側電極の形成された領域（電極形成領域）の少なくとも一部を含む範囲上に形成される。素子側電極と回路側電極との電気導通性の観点からは、電極形成領域の全体上に応力緩和層が形成されていることが好ましい。また、半導体素子から外部への熱伝導性（熱放出性）の観点からは、半導体素子の実質的に全面に応力緩和層が形成されていることが好ましい。このように全面に形成された応力緩和層は製造容易性の点でも有利である。なお、半導体素子の両面に電極（例えばエミッタ電極およびコレクタ電極）が形成されている場合、応力緩和層は半導体素子の一面上にのみ形成されていてもよく、両面上に形成されていてもよい。少なくとも、回路基板に取り付けられる側（基板取付側）とは反対側の面（半導体素子の上面）上に応力緩和層が形成されていることが好ましい。基板取付側の素子側電極に接続される回路側電極よりも、半導体素子の上面側の素子側電極に接続される回路側電極のほうが熱変形しやすいからである。半導体素子の一面上に形成される応力緩和層は一続きになっていることが好ましいが、複数に分割されていてもよい。
【００２２】
応力緩和層のうち貫通導電部を構成する材質としては、導電性および熱伝導性の高い金属が好ましい。例えば、銅、銀、金、白金、ニッケル、コバルト、亜鉛等の純金属およびそれらを含む合金が好ましく使用される。また、これらの材料の表面に半田濡れ性のよい金属（ニッケル、金等）がメッキされた貫通導電部であってもよい。このようなメッキ層を形成することにより、半田付性の向上、材料費の低減、耐酸化性の向上等を実現し得る。
【００２３】
応力緩和層のうち緩衝部は、貫通導電部と比較してより変形しやすい性質を有することが好ましい。このため、貫通導電部よりもヤング率の低い材料（各種の有機高分子等）を主体として形成されていることが好ましい。このような材料としては、ベンゾオキサゾール、ポリイミド、ポリメチルアクリルアミドその他、フォトリソグラフィに用いられる公知のポジ型またはネガ型の感光性樹脂等を用いることができる。この緩衝部は導電性でもよく絶縁性でもよい。緩衝部の導電性を高めるために、有機高分子等からなるマトリックス中に導電性充填材を分散させた構成等とすることができる。このような導電性充填材としては、導電性繊維（金属繊維等）、導電性微粒子（金属微粒子等）等を用いることができる。絶縁性を保持したまま熱伝導性を高めるために、マトリックス中に絶縁性充填材を分散させた構成とすることもできる。このような絶縁性充填材としては、セラミックス（典型的にはＳｉＮ，ＡｌＮ等）の微粒子等を用いることができる。
【００２４】
本発明の応力緩和層では、応力緩和層を貫通する貫通導電部が緩衝部によって隔てられている。このような応力緩和層の構造としては、面的に形成された（連続した）緩衝部に貫通導電部が分散した構造、板状（壁状）の貫通導電部および緩衝部が交互に積層された構造、これらが混在した構造等が例示される。
【００２５】
好ましい応力緩和層の例としては、線状（柱状）の貫通導電部が膜状（層状）の緩衝部を貫通した構造が挙げられる。この構造において、貫通導電部の形状は円柱状、角柱状、円錐台状、角錐台状等とすることができる。円柱状の貫通導電部を有する応力緩和層の一例を図５に、四角柱状の貫通導電部を有する応力緩和層の一例を図６に、六角柱状の貫通導電部を有する応力緩和層の一例を図７に示す。これら図５〜図７において、符号４０は応力緩和層を、符号４５は貫通導電部を、符号４１は緩衝部を示している。
このような構成において、柱状の貫通導電部は一方向に規則的に繰り返し配置されていることが好ましい。図５および図７では直交する二方向に、図６では互いに６０°の角度をなす三方向に貫通導電部４５が繰り返し配置されている。
【００２６】
また、好ましい応力緩和層の他の例として、板状（壁状）の貫通導電部および緩衝部が、応力緩和層の厚み方向と非平行に交互に積層された構造が挙げられる。図８に示すように、貫通導電部４５および緩衝部４１が半導体素子上にほぼ直立するように（積層方向が半導体素子表面とほぼ平行になるように）積層されていることが好ましい。この積層方向に貫通導電部４５および緩衝部４１が繰り返し配置されている。このような構成の応力緩和層によると、この積層方向に近い方向（特に積層方向に沿った方向）にかかる応力をよく緩和（吸収）することができる。また、線状の貫通導電部に比べて素子側電極と貫通導電部との合計接続面積を広くとり得るので良好な導通性および熱伝導性を実現し得る。
【００２７】
以下、線状の貫通導電部が膜状の緩衝部を貫通した構造または板状の貫通導電部および緩衝部が交互に積層された構造の応力緩和層を中心に説明する。
貫通導電部は応力緩和層をほぼ直線状に貫通して設けられていることが好ましい。貫通する方向は応力緩和層の厚み方向とほぼ平行であることが好ましい。すなわち、貫通導電部が素子側電極上にほぼ直立していることが好ましい。このような応力緩和層によると、貫通導電部が応力緩和層を斜めに（厚み方向と非平行に）貫通している場合に比べて貫通導電部の長さを短くすることができるので導通性および伝熱性が良好である。
【００２８】
貫通導電部の下端（半導体素子側端面）は素子側電極に接続されている。この下端の形状は素子側電極の表面形状に沿った形状（基本的には平面状）であることが好ましい。一方、貫通導電部の上端は半田層に接続されている。この上端は、緩衝部の表面（半田層側表面）とほぼ同じ高さであってもよく、図２に示すように、貫通導電部４５の上端が緩衝部４１の表面より幾分盛り上がっていてもよい。あるいは、応力緩和層上に半田層を形成する際に半田が進入可能な程度であれば、貫通導電部の上端が緩衝部の表面より幾分凹んでいてもよい。
【００２９】
貫通導電部は、応力緩和層のうち少なくとも電極形成領域上に形成される部分では、概ね均等な間隔で設けられていることが好ましい。貫通導電部が応力緩和層の全体に亘って概ね等間隔で設けられていることがより好ましい。これにより、応力緩和層にかかる応力が著しく偏ることを抑制して、この応力を効率よく吸収することができる。
【００３０】
応力緩和層の好ましい厚さは１μm以上であり、より好ましくは５μm以上である。応力緩和層の厚さが１μmよりも小さすぎると応力緩和効果が少なくなる。一方、応力緩和層の厚さが大きすぎると、この応力緩和層を貫通する貫通導電部が長くなることから導電性および熱伝導性が低下しやすくなる。このため、通常は応力緩和層の厚さを１０００μm以下とすることが好ましい。なお、貫通導電部の好ましい長さ（応力緩和層を貫通する方向に沿った長さをいう。）は１〜１０００μmであり、より好ましくは５〜６００μmである。
【００３１】
複数の貫通導電部を備える構成において、各貫通導電部と半田層および／または素子側電極との接合部が大きすぎると、このような貫通導電部を備える応力緩和層の応力緩和効果が少なくなったり、各接合部に過剰な応力がかかったりすることがある。このため、各接合部の最小幅（例えば、接合部が円状である場合には直径、長方形状である場合には短辺の長さをいう。）は１mm以下であることが好ましく、より好ましくは０．６mm以下である。また、この最小幅が貫通導電部の長さよりも小さい場合には良好な応力緩和効果が得られるので好ましい。一方、各貫通導電部と半田層および／または素子側電極との接合部が小さすぎると導電性および熱伝導性が小さくなる。このため、通常は貫通導電部の最小幅を５μm以上とすることが好ましい。
【００３２】
複数の貫通導電部を備える構成において、応力緩和層の単位面積当たりに備えられる貫通導電部の数（形成密度）は、少なすぎると導電性および熱伝導性が小さくなり、多すぎると応力緩和効果が小さくなる。貫通導電部の好ましい形成密度は１〜４０，０００個／mm2の範囲であり、より好ましくは３〜２０，０００個／mm2の範囲である。
一または二以上の貫通導電部を備える構成において、応力緩和層の横断面に占める貫通導電部の面積割合は１０〜９０％であることが好ましく、より好ましくは２０〜８０％である。この面積割合が大きすぎると応力緩和効果が少なくなり、小さすぎると導電性および熱伝導性が低下する。
【００３３】
このような応力緩和層は、半導体素子上に樹脂層を形成する工程と、樹脂層をパターニングして素子側電極を露出させる工程と、樹脂層に形成された間隙に金属を充填する工程とを包含する方法により好適に形成することができる。
樹脂層を形成する工程は、半導体素子上に樹脂組成物（感光性樹脂を主体とするものが好ましい）を塗布することにより行うことができる。塗布方法としては回転塗布、コーター塗布、キャスティング等の従来公知の各種塗布方法を適宜採用することができる。応力緩和層の好ましい形成方法では、ここで形成された樹脂層の硬化物を緩衝部として用いる。この緩衝部の厚さは樹脂層の最終硬化膜厚によって調節することができる。例えば、スピンナーを用いた回転塗布では、塗布される樹脂組成物の粘度およびスピンナーの回転数等により塗布厚を制御し得る。樹脂組成物の粘度が１０００ｃＰ（１Ｐａ）である場合、スピンナーの回転数が２６００のときに形成され得る緩衝部の厚さは例えば約５μmであり、スピンナーの回転数が１６００のときに形成され得る緩衝部の厚さは例えば約７μmである。
【００３４】
樹脂層をパターニングする工程はフォトリソグラフィにより行われることが好ましい。このフォトリソグラフィは常法に従って実施することができる。
樹脂層の間隙（素子側電極を露出させる貫通部）に金属を充填する方法としては、無電解メッキ法、電解メッキ法、スパッタリング等の各種方法を用いることができる。これらのうち無電解メッキ法を用いることが好ましい。無電解メッキ法により充填される金属の好ましい例としては、ニッケル、銅、金、クロム、コバルト、銀等が挙げられる。無電解メッキ法を用いる場合において、貫通部に充填する金属の量（メッキ厚さ）は、メッキ液に含まれる各成分の濃度、メッキ液のｐＨ、浴温度等を調整して析出速度を一定に保つとき、メッキ時間を管理すること等により制御することができる。このメッキ厚さは１μm以上であることが好ましい。メッキ厚さが１μmよりも小さすぎるとピンホールが生じやすくなる場合がある。メッキは少なくとも貫通部がほぼ満たされるまで行うことが好ましい。メッキの上端が樹脂層よりも高く盛り上がるまでメッキを進めてもよい。さらにメッキを進めて、各貫通部に充填された金属（貫通導電部）の頂部（上端）同士が連結してもよい。
【００３５】
かかる応力緩和層形成工程は、ウエハに形成された（通常は複数の）半導体素子に対して行ってもよく、個々のチップに分割した後の半導体素子に対して行ってもよい。製造効率の点からは、ウエハに形成された複数の半導体素子上にまとめて応力緩和層を形成した後、これら応力緩和層を備える半導体素子を個々のチップに分割することが好ましい。
【００３６】
応力緩和層の機能につき図９および図１０を用いて説明する。
図９に示すように、本発明の典型的な構成では、半導体素子１０と回路側電極６０との間に、半導体素子側から順に応力緩和層４０および半田層５０が設けられている。応力緩和層４０は、半導体素子１０の素子側電極（図示せず）と半田層５０とを接続する複数の貫通導電部４５と、これら貫通導電部４５を互いに隔てる緩衝部４１とを備える。半田層５０の一面側５０ａは応力緩和層４０に接続され、他面側５０ｂは回路側電極６０に接続されている。このような構成を有することにより、例えば昇温により回路側電極６０が半導体素子１０に比べて大きく熱膨張した場合、図１０に示すように、この熱膨張程度の差を応力緩和層４０の変形によって吸収することができる。したがって、応力緩和層４０が形成されていない図１２に示す構成に比べて、図１０に示す構成によると、半田層５０の一面側５０ａと他面側５０ｂとの間に生じる応力が低減される。
【００３７】
素子側電極と半田層５０との電気的接続は複数の貫通導電部４５によりなされる。このように、半導体素子１０と半田層５０との接合部を複数に分割しているので、図１１に示すように半導体素子１１０を面的に半田付（ベタ付）する場合に比べ、各貫通導電部４５と半導体素子電極１０（素子側電極）との接合面積（接合長さ）は小さくなる。また、各貫通導電部４５は緩衝部４１を隔ててほぼ独立しており、貫通導電部間４５の干渉がない。このため、半導体素子の個々の場所で素子の横（面内）方向に働く圧縮変位あるいは引っ張り変位が生じた場合にも、各貫通導電部４５において発生するのは主として純粋な剪断応力であって、貫通導電部４５相互の間に生じる応力は比較的小さく抑えられる。
このように、本発明の応力緩和層を設けることにより、半田にかかる応力が低減されることから半田の寿命が延び、素子側電極と回路側電極との接続信頼性が向上する。
【００３８】
また、本発明の典型的な構成では、素子側電極上に分散された複数の貫通導電部を介して素子側電極と回路側電極とを接続するので、従来のワイヤボンディングによる接続に比べて良好な導通性および熱伝導性を実現し得る。また、素子側電極と回路側電極とが素子側電極の複数箇所で接続されるので、ワイヤボンディングによる接続に比べて素子側電極内における電流経路を短縮し得る。これにより電気抵抗を低減することができる。
【００３９】
この貫通導電部は緩衝部によって隔てられている。この緩衝部は、応力緩和層に加えられた応力を吸収するとともに、貫通導電部を保護（形状維持、応力緩和等）する役割を果たすことができる。また、上述のように貫通導電部を形成する際の型枠（マスク）としても利用することができる。さらに、貫通導電部上と回路側電極とを半田付する際に、貫通導電部の間に半田が回りこむことを防ぐ役割を果たすことができる。
【００４０】
以下、本発明に関する実験例を説明するが、本発明をかかる実施例に示すものに限定することを意図したものではない。
【００４１】
（１）半導体素子の作製
以下に示す方法により、図１に示す半導体素子（トレンチ型ＩＧＢＴ）を作製した。
図示するように、ｐ型シリコン基板２上にｎ型層４，６，８をエピタキシャル成長させたウエハ１１に、イオン注入や熱拡散を順次行うことによりｐベース層１３、ｎエミッタ層１５を形成した。
【００４２】
このウエハ１１の表面に、ＲＩＥ（Reactive Ion Etching）によって複数のストライプ状の溝を形成した。この溝内およびウエハの表面を拡散炉等により酸化させてゲート酸化膜２１を形成した。ＣＶＤ（Chemical Vapor Deposition）等によりポリシリコンを堆積させて、溝内にポリシリコン２３を埋め込んだ。必要箇所（溝内および接続部）のポリシリコンを保護するレジストパターン（フォトリソグラフィにより作製した。以下同じ。）を形成し、このレジストパターンから露出したポリシリコン２３をＲＩＥ，ＣＤＥ（Chemical Dry Etching）等の方法により除去（エッチバック）した。このようにしてスイッチング制御用のゲート２５を作製した。
【００４３】
ゲート２５の作製されたウエハ表面に、ゲート２５を覆うとともにエミッタ層１５の一部を露出させる層間絶縁膜２７を形成した後、スパッタリング法によりアルミニウム（Ａｌ）を成膜した。必要箇所のＡｌ膜を覆うレジストパターンを作製し、レジストパターンから露出したＡｌ膜をウェットエッチングにより除去してＡｌ配線を作製した。このＡｌ配線によりエミッタ電極３１とゲート電極（図示せず）が形成される。また、このＡｌ配線と同様にしてウエハの裏面にコレクタ電極３３を作製した。
【００４４】
（２）絶縁保護層の形成
図２に示すように、上記（１）により半導体素子が形成されたウエハ１１の表面に、プラズマＣＶＤによりシリコン酸化膜３５を成膜した。このシリコン酸化膜３５は、半導体素子を外界から保護するための絶縁保護層（パッシベーション膜）である。レジストパターンを利用して、Ａｌ配線上に形成されたシリコン酸化膜（絶縁保護層）３５の一部をＲＩＥにより除去して窓３７を開け、この窓３７からＡｌ配線（エミッタ電極３１等）を露出させた。これにより、Ａｌ配線と外部とを接続するためのパッドを形成した。
【００４５】
（３）応力緩和層の形成
上記（２）で得られたウエハ１１上に応力緩和層４０を形成した。
図２に示すように、シリコン酸化膜３５の形成されたウエハ１１の表面に、感光性樹脂を主成分とする樹脂組成物をスピンナーにより塗布して樹脂層４１を形成した。感光性樹脂としてはポリベンゾオキサゾールを用いた。この樹脂層４１をフォトリソグラフィによりパターニングして、エミッタ電極（素子側電極）３１の一部を露出させる複数の円柱状貫通孔（間隙）４３を形成した。これら貫通孔４３は、樹脂層４１の厚み方向に穿たれている。このパターニングされた樹脂層４１を有するウエハ１１を硝酸でエッチングし、貫通孔４３から露出されたエミッタ電極３１の表面に形成されたＡｌ酸化膜を除去した。さらに亜鉛を含む強アルカリ溶液に浸漬し、エミッタ電極３１の露出表面を亜鉛で置換するジンケート処理を行った。硝酸ニッケル、乳酸および次亜リン酸ナトリウムを含有するメッキ浴にウエハ１１を浸漬して無電解ニッケルメッキを行った。これにより、貫通孔４３から露出されたエミッタ電極３１上にニッケルを析出させて、エミッタ電極３１上に直立した円柱状の貫通導電部４５を形成した。この無電解ニッケルメッキは、図２に示すように、析出したニッケル（貫通導電部４５）が貫通孔４３を満たし、さらにその上端が樹脂層４１よりも高くマッシュルーム状に盛り上がるまで行った。なお、貫通導電部の酸化を抑制するため、無電解ニッケルメッキにより析出したニッケルの露出表面にさらに金メッキを施してもよい。例えば、シアン化金カリウム主成分とするメッキ浴を用いた置換金メッキ法、または亜硫酸ナトリウムを添加成分とするメッキ浴を用いた無電解メッキ法により金メッキ層を形成することができる。
【００４６】
（４）回路側電極との接続
上記（３）により得られたウエハをダイシングして個々のチップに分割した。各チップの応力緩和層形成側に板状の半田を載せ、さらにその半田の上にリードフレームを載せたものを還元雰囲気の炉に通した。このことによって、応力緩和層とリードフレームとを接続する半田層を形成した。その後、半導体素子の下面（応力緩和層の形成されていない側；コレクタ電極側）およびリードフレームを回路基板（窒化アルミナ製等）に接合した。
このようにして、図３に示すように、半導体素子１０のエミッタ電極側（図３の上側）が応力緩和層４０および半田層５０を介してリードフレーム６０に接続され、半導体素子１０のコレクタ電極側（図３の下側）が回路基板７０に半田付されたＩＧＢＴ実装回路を得た。回路基板７０の表面には回路パターン７２が形成されている。半導体素子１０の他面はこの回路パターン７２により形成された回路側電極に半田層５５を介して接続されている。リードフレーム６０の一端は半田層５７を介して回路パターン７２に接続されている。
【００４７】
（５）応用例
上記実験例では樹脂層４１を形成する感光性樹脂としてポリベンゾオキサゾールを用いたが、ポリベンゾオキサゾールに代えてポリメチルアクリルアミド等を用いてもよい。フォトリソグラフィによる樹脂層４１のパターニングに用いるマスクとしては、窒化シリコン膜上に厚さ１〜５μmのチタン箔および厚さ１〜１５μmの金を蒸着したもの等を使用することができる。ポリメチルアクリルアミドを主成分とする厚さ１００〜６００μmの樹脂層をキャスティング法により形成し、その上に上述のマスクを置き、シンクロトロン放射で得られるＸ線（Ｘ線ピーク；０．２nm、Ｘ線強度；１０kj/cm2）を照射してパターニングした場合、樹脂層の厚さが６００μm程度以下であればパターニング（解像）が可能であった。
【００４８】
上記実験例では無電解ニッケルメッキより貫通導電部を形成したが、この貫通導電部を無電解銅メッキにより形成してもよい。この無電解銅メッキは、例えば、硫酸銅、ロシェル塩およびホルムアルデヒド等を含有するメッキ浴にパターニングされたウエハを浸漬して行うことができる。その後、銅の酸化防止や半田付性向上等の目的で、無電解ニッケルメッキおよび／または無電解金メッキを施してもよい。
【００４９】
上記実験例では半導体素子の上面側（基板取付側とは反対側）のみに応力緩和層を設けたが、半導体素子の下面側（基板取付側）に応力緩和層を設けてもよく、半導体素子の上下に応力緩和層を設けてもよい。
半導体素子の上下に応力緩和層を設けた半導体素子実装回路の一例を図４に示す。図示するように、複数（ここでは二つが示されている）の半導体素子１０が導電バー６２（回路側電極）によって連結されている。導電バー６２と各半導体素子１０の上面に形成された電極との接続は、上記実施例と同様に、応力緩和層４０および半田層５０を介して行われている。半導体素子１０の下面に形成された電極もまた、この下面に設けられた応力緩和層４８および半田層５５を介して、回路基板７０表面に回路パターン（図示せず）により形成された回路側電極に接続されている。このような構成では、半導体素子１０と導電バー６２との熱膨張係数の違いにより導電バー６２と個々の半導体素子１０との間に生じる応力Ｆ1に加え、回路基板７０と導電バー６２との熱膨張係数の違いによって各半導体素子１０の全体を回路基板７０に対して変位させようとする応力Ｆ2が発生し得る。図４に示す構成によると、半導体素子１０の上下に設けられた応力緩和層４０，４８によってこの応力Ｆ2を吸収することができる。これにより、半導体素子１０と半田層５０，５５との間に生じる応力を低減することができる。なお、この応力Ｆ2は、上側応力緩和層４０および下側応力緩和層４８のいずれか一方によっても緩和し得る。
【００５０】
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【図面の簡単な説明】
【図１】  本発明の一実験例に係る半導体素子を示す断面図である。
【図２】  図１に示す半導体素子上に応力緩和層を形成した断面図である。
【図３】  本発明の一実験例に係る半導体素子実装回路を示す断面図である。
【図４】  本発明の一応用例に係る半導体素子実装回路を示す断面図である。
【図５】  円柱状の貫通導電部を備える応力緩和層の一例を模式的に示す斜視図である。
【図６】  四角柱状の貫通導電部を備える応力緩和層の一例を模式的に示す斜視図である。
【図７】  六角柱状の貫通導電部を備える応力緩和層の一例を模式的に示す斜視図である。
【図８】  板状の貫通導電部および緩衝部が積層された構造の応力緩和層の一例を模式的に示す斜視図である。
【図９】  半導体素子と回路側電極とが応力緩和層を用いて接続された構造を示す模式的断面図である。
【図１０】  図９に示す接続構造の昇温時の状態を示す模式的断面図である。
【図１１】  半導体素子と回路側電極との従来の接続構造を示す模式的断面図である。
【図１２】  図１１に示す接続構造の昇温時の状態を示す模式的断面図である。
【符号の説明】
１０  半導体素子
１１  ウエハ（半導体素子）
３１  エミッタ電極（素子側電極）
３３  コレクタ電極（素子側電極）
３５  シリコン酸化膜（絶縁保護層）
４０，４８  応力緩和層
４１  樹脂層（緩衝部）
４３  貫通孔（貫通部、間隙）
４５  貫通導電部
５０，５５，５７  半田層
６０  リードフレーム（回路側電極）
６２  導電バー（回路側電極）
７０  回路基板
７２  回路パターン（回路側電極）
【図１】
0004093765.tif 000002
【図２】
0004093765.tif 000003
【図３】
0004093765.tif 000004
【図４】
0004093765.tif 000005
【図５】
0004093765.tif 000006
【図６】
0004093765.tif 000007
【図７】
0004093765.tif 000008
【図８】
0004093765.tif 000009
【図９】
0004093765.tif 000010
【図１０】
0004093765.tif 000011
【図１１】
0004093765.tif 000012
【図１２】
0004093765.tif 000013