(57)【特許請求の範囲】
【請求項１】
所定周期のクロック信号に基づいて所定の機能を果たすべく動作する機能ロジック回路と、該機能ロジック回路が動作するためのクロック信号を生成するクロック生成回路と、を同じパッケージ内に備えた集積回路において、
前記クロック生成回路に接続され、前記クロック生成回路で生成されたクロック信号を前記パッケージの外部に出力するクロック信号出力端子と、
前記機能ロジック回路に接続され、前記パッケージの外部から前記機能ロジック回路に前記所定周期のクロック信号を入力するクロック信号入力端子と、
を備え、
前記クロック生成回路と前記機能ロジック回路とは前記パッケージ内で分離独立して構成されていることを特徴とする集積回路。
【請求項２】
前記クロック信号入力端子と前記クロック信号出力端子とが近接配置されていることを特徴とする請求項１に記載の集積回路。
【請求項３】
所定周期のクロック信号に基づいて所定の機能を果たすべく動作する機能ロジック回路と、該機能ロジック回路が動作するためのクロック信号を生成するクロック生成回路と、を備えた集積回路において、
集積回路の外部から前記機能ロジック回路に外部クロック信号を入力するための外部クロック信号入力端子と、
前記クロック生成回路で生成された内部クロック信号を集積回路の外部に出力するための内部クロック信号出力端子と、
前記外部クロック信号入力端子と前記内部クロック信号出力端子との間の電気的な接続／遮断を切り替え自在なスイッチと、
を備え、
前記スイッチによって前記外部クロック信号入力端子と内部クロック信号出力端子とが電気的に遮断された状態で、外部クロック信号の入力と内部クロック信号の出力とを別々に実施可能となるように構成されていることを特徴とする集積回路。
【請求項４】
前記スイッチを複数備え、複数のスイッチが一つの制御信号によって動作することを特徴とする請求項３に記載の集積回路。
【請求項５】
前記外部クロック信号入力端子と前記内部クロック信号出力端子とが近接配置されていることを特徴とする請求項３または４に記載の集積回路。
【請求項６】
請求項１または２に記載の集積回路が基板上に実装されたシステムにおいて、
前記クロック信号入力端子と前記クロック信号出力端子とを電気的に接続する導体配線が前記基板上に形成されていることを特徴とするシステム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＡＳＩＣ（Application Specific Integrated Circuit）やＬＳＩ（Large Scale Integrated circuit）などの集積回路、および該集積回路の実装されるシステムに関し、特に、集積回路の評価試験の時間短縮を可能とする技術に関する。
【０００２】
【従来の技術】
集積回路には、所定の機能を果たすべく動作する機能ブロック回路とともに、機能ブロック回路において用いられるクロック信号を生成するクロック信号生成回路が設けられる。
【０００３】
クロック信号生成回路は、例えば、水晶発振子などによって生成されたマスタクロック信号を分周する分周回路として構成され、該クロック信号生成回路では、例えば、マスタクロック信号を１／２分周した（すなわちマスタクロック信号に対して周期が倍となる）クロック信号や、１／４分周した（すなわちマスタクロック信号に対して周期が４倍となる）クロック信号などが生成される。そして機能ブロック回路は、それぞれ対応するクロック信号によって動作する。
【０００４】
ところで、集積回路の開発段階においては、例えば集積回路の試作品または初期製品にその外部からテスト信号を入力して該テスト信号に対する出力値と期待値とを比較する評価試験が実施される。集積回路にテストを開始させる信号が入力されると、クロック信号生成回路によってマスタクロック信号を元にクロック信号が生成され、機能ブロック回路はそうして生成されたクロック信号に基づいて動作する。
【０００５】
【発明が解決しようとする課題】
上記評価試験では、テストを開始させる信号が入力された後、機能ブロック回路の動作が開始されるまで、すなわちクロック信号生成回路において機能ブロック回路に入力されるクロック信号が生成されるまでに、応答遅れ（時間遅れ）が生じる。特に、クロック信号回路がマスタクロック信号を分周することによってクロック信号を生成する場合、この時間遅れは顕著となる。例えば、クロック信号生成回路においてマスタクロック信号を１／１６分周することにより１／１６分周クロック信号が生成される場合、テストを開始させる信号をトリガとして出力開始されたマスタクロック信号のパルスが１６個出力されるまで、１／１６分周クロック信号の最初のパルスは出力されない。このような時間遅れは、それ単独ではさほど長い時間ではない。しかしながら、通常、集積回路に対しては、多数かつ多種の評価試験が実施されるため、そうして累積された時間遅れは、集積回路の開発に要する時間として無視できない長さになってしまう。
【０００６】
【課題を解決するための手段】
本発明にかかる集積回路は、所定周期のクロック信号に基づいて所定の機能を果たすべく動作する機能ロジック回路と、該機能ロジック回路が動作するためのクロック信号を生成するクロック生成回路と、を同じパッケージ内に備えた集積回路において、前記クロック生成回路に接続され、前記クロック生成回路で生成されたクロック信号を前記パッケージの外部に出力するクロック信号出力端子と、前記機能ロジック回路に接続され、前記パッケージの外部から前記機能ロジック回路に前記所定周期のクロック信号を入力するクロック信号入力端子と、を備え、前記クロック生成回路と前記機能ロジック回路とは前記パッケージ内で分離独立して構成されている。
【０００７】
このような構成により、評価試験実施時において、集積回路の外部から機能ブロック回路に直接的にクロック信号（外部クロック信号）を入力することができるので、従来の評価試験実施時に、クロック信号生成回路において生成されたクロック信号（内部クロック信号）が用いられることによって生じていた時間遅れを、解消することができる。特に、集積回路の開発に際して多数かつ多種の評価試験が実施される場合には、従来に比べ、開発時間の大幅な短縮を図ることができる。なお、実装時においては、上記外部クロック信号入力端子と内部クロック信号出力端子とを何らかの手段（例えば基板上に形成された導体配線等）で電気的に接続し、クロック信号生成回路から機能ブロック回路へのクロック信号入力ラインを構築すればよい。
【０００８】
また本発明にかかる集積回路では、前記クロック信号入力端子と前記クロック信号出力端子とが近接配置されているのが好適である。こうすれば、集積回路の実装時において、互いに近いクロック信号入力端子とクロック信号出力端子との間を電気的に接続することで、クロック信号生成回路から機能ブロック回路へのクロック信号入力ラインをより容易に構築することができる。また、近接配置されるほどこれらの間の信号入力ラインにおける抵抗が低減され、信号処理速度の劣化が抑制される。
【０００９】
また本発明にかかる集積回路は、所定周期のクロック信号に基づいて所定の機能を果たすべく動作する機能ロジック回路と、該機能ロジック回路が動作するためのクロック信号を生成するクロック生成回路と、を備えた集積回路において、集積回路の外部から前記機能ロジック回路に外部クロック信号を入力するための外部クロック信号入力端子と、前記クロック生成回路で生成された内部クロック信号を集積回路の外部に出力するための内部クロック信号出力端子と、前記外部クロック信号入力端子と前記内部クロック信号出力端子との間の電気的な接続／遮断を切り替え自在なスイッチと、を備え、前記スイッチによって前記外部クロック信号入力端子と内部クロック信号出力端子とが電気的に遮断された状態で、外部クロック信号の入力と内部クロック信号の出力とを別々に実施可能となるように構成されている。こうすれば、評価試験時においてはスイッチを遮断状態とすることでクロック信号生成回路および機能ブロック回路のそれぞれに対する外部入力信号による並行評価の可能な状態がより容易に実現され、また実装時においてはスイッチを接続状態とすることでクロック信号生成回路から機能ブロック回路へのクロック信号入力ラインがより容易に構築される。
【００１０】
また本発明にかかる集積回路では、前記スイッチを複数備え、複数のスイッチが一つの制御信号によって動作するのが好適である。こうすれば、制御信号を外部から入力するための内部配線および入力端子の数を減らすことができる。
また本発明にかかる集積回路では、前記外部クロック信号入力端子と前記内部クロック信号出力端子とが近接配置されているのが好適である。こうすれば、集積回路の実装時において、互いに近い外部クロック信号入力端子と内部クロック信号出力端子との間を電気的に接続することで、クロック信号生成回路から機能ブロック回路へのクロック信号入力ラインをより容易に構築することができる。また、近接配置されるほどこれらの間の信号入力ラインにおける抵抗が低減され、信号処理速度の劣化が抑制される。
【００１１】
また、上記集積回路が基板上に実装されたシステムでは、前記クロック信号入力端子と前記クロック信号出力端子とを電気的に接続する導体配線が前記基板上に形成されているのが好適である。こうすれば、集積回路の実装時において、クロック信号生成回路から機能ブロック回路へのクロック信号入力ラインを、基板上に形成された導体配線として、より容易に構築することができる。
【００１２】
【発明の実施の形態】
以下、本発明の第一の実施形態にかかる集積回路について図１を参照して説明する。図１は、本実施形態にかかる集積回路１０の概略構成を示すための平面図であり、そのうち（Ａ）は、集積回路１０の評価試験時の構成を示す平面図、また（Ｂ）は、集積回路１０が基板１１上に実装されたときの平面図である。
【００１３】
まず、集積回路１０の構成について説明する。図１に示すように集積回路１０は、例えば、ＱＦＰ（Quad Flat Package；クオッド・フラット・パッケージ）型の表面実装型集積回路として構成される。この集積回路１０には、クロック信号を生成するクロック信号生成回路１２と、所定の機能を実現するために動作する機能ブロック回路１４とが設けられている。
【００１４】
クロック信号生成回路１２は、マスタクロック信号を発生する発振子（例えば水晶発振子；図示せず）と、フリップフロップ等を有しマスタクロック信号に基づいてマスタクロックの分周信号（例えば、１／２、１／４、１／８、１／１６分周信号等）を各クロック信号（内部クロック信号）として生成する分周回路（図示せず）と、を含む。図１の例では、クロック信号生成回路１２によって、周波数の異なる複数のクロック信号（内部クロック信号）ｆｉ１，ｆｉ２が生成される。
【００１５】
またクロック信号生成回路１２には、複数の内部クロック信号出力端子１８ａ，１８ｂが接続されており、集積回路１０の外部において、内部クロック信号出力端子１８ａおよび１８ｂから、内部クロック信号ｆｉ１，ｆｉ２を取得できるようになっている。
【００１６】
一方、機能ブロック回路１４は、多数のトランジスタ等を有しており、論理回路の組み合わせとして種々の機能を実現する。この機能ブロック回路１４は、複数のクロック信号によって動作する。図１の例では、機能ブロック回路１４は、周波数の異なる内部クロック信号ｆｉ１，ｆｉ２によってそれぞれ動作する複数の部分（サブブロック）を含む。
【００１７】
上述したように、機能ブロック回路１４は内部クロック信号ｆｉ１，ｆｉ２によって動作するが、これと同じ電気的特性（例えば振幅、電圧、周波数等）を有する外部からのクロック信号（外部クロック信号）ｆｏ１（その電気的特性がｆｉ１と同じ），ｆｏ２（その電気的特性がｆｉ２と同じ）によっても動作することができる。すなわち機能ブロック回路１４には、複数の外部クロック信号入力端子２０ａ，２０ｂが接続されており、外部クロック信号ｆｏ１，ｆｏ２を、集積回路１０の外部から外部クロック信号入力端子２０ａ，２０ｂを介して機能ブロック回路１４に入力できるようになっている。
【００１８】
次に、図１の集積回路１０の評価試験実施時（Ａ）および実装時（Ｂ）における動作について説明する。
【００１９】
図１（Ａ）に示すように、評価試験実施時には、クロック信号生成回路１２および機能ブロック回路１４は、それぞれ別々に（すなわち独立して、あるいは並行して）動作することができる。クロック信号生成回路１２には、例えば信号入力端子２０ｃから評価試験を開始させるための所定の入力信号が入力され、それに対する出力結果としての内部クロック信号ｆｉ１，ｆｉ２が、内部クロック信号出力端子１８ａ，１８ｂから出力される。
【００２０】
一方、機能ブロック回路１４には、外部クロック信号入力端子２０ａ，２０ｂから、外部クロック信号ｆｏ１，ｆｏ２が入力され、それに対する出力結果としての信号が例えば信号出力端子１８ｃから出力される。
【００２１】
このようなクロック信号生成回路１２および機能ブロック回路１４における評価試験の独立実施は、クロック信号生成回路１２と機能ブロック回路１４とを分離独立して構成するとともに、クロック信号生成回路１２に内部クロック信号出力端子１８ａ，１８ｂを設け、また機能ブロック回路１４に外部クロック信号入力端子２０ａ，２０ｂを設けたことによって、実現されている。そしてこのような構成により、機能ブロック回路１４は、試験評価実施時において、クロック信号生成回路１２によって内部クロック信号ｆｉ１，ｆｉ２が生成されるのを待つことなく、外部クロック信号入力端子２０ａ，２０ｂを介して直接的に入力された待ち時間の少ない（例えば待ち時間の無い；すなわちインパルススタートのパルスあるいは立ち上がりの遅れが０のパルスとしての）外部クロック信号ｆｏ１，ｆｏ２によって、より迅速に動作を開始することができる。
【００２２】
また図１（Ｂ）に示すように、所定のシステムへの実装時には、集積回路１０の実装される基板１１の裏面側に形成された導体配線パターン（例えばプリント配線パターン）２２によって、内部クロック信号出力端子１８ａ，１８ｂと、それぞれに対応する外部クロック信号入力端子２０ａ，２０ｂとが相互接続される。すなわち、実装時においては、機能ブロック回路１４には、クロック信号生成回路１２によって生成された内部クロック信号ｆｉ１，ｆｉ２が入力される。
【００２３】
ここで、対応する内部クロック信号出力端子および外部クロック信号入力端子（図１の例では、１８ａと２０ａ、１８ｂと２０ｂ）は、隣接した端子として構成されている。これにより、これら端子間の導通を容易に確立することができるとともに、この導体配線パターン２２の抵抗による性能劣化（処理速度低下）を抑制することができる。
【００２４】
次に、本発明の第二の実施形態にかかる集積回路３０について図面を参照して説明する。図２は、本実施形態にかかる集積回路３０の概略構成を示すための平面図であり、そのうち（Ａ）は、集積回路３０の評価試験時の構成を示す平面図、また（Ｂ）は、集積回路１０が基板１１上に実装されたときの平面図である。
【００２５】
本実施形態にかかる集積回路３０は、クロック信号生成回路１２および機能ブロック回路１４を有する。これら回路は、上記第一の実施形態で説明したものと全く同じものとして構成することができる。このため、ここではこれらについての詳細な説明を省略する。
【００２６】
また、本実施形態にかかる集積回路３０は、上記第一の実施形態と同様、クロック信号生成回路１２から内部クロック信号ｆｉ１，ｆｉ２を取り出すための内部クロック信号出力端子１８ａ，１８ｂと、機能ブロック回路１４に外部クロック信号ｆｏ１，ｆｏ２を入力するための外部クロック信号入力端子２０ａ，２０ｂとを備える。
【００２７】
しかし、本実施形態にかかる集積回路３０は、第一の実施形態において基板１１に設けられた導体配線パターン２２の替わりに、内部クロック信号出力端子１８ａ，１８ｂと対応する外部クロック信号入力端子２０ａ，２０ｂとの電気的な接続／遮断を切り替える複数のスイッチ２４ａ，２４ｂ（およびそれに伴う内部配線）を内蔵する。
【００２８】
そして、図２（Ａ）に示すように、評価試験実施時において、スイッチ２４ａ，２４ｂは、信号入力端子２０ｄより入力された切替制御信号（開信号）によって開かれ、内部クロック信号出力端子１８ａ，１８ｂと対応する外部クロック信号入力端子２０ａ，２０ｂとの間を電気的に遮断する。この状態では、クロック信号生成回路１２で生成された内部クロック信号ｆｉ１，ｆｉ２を内部クロック信号出力端子１８ａ，１８ｂから取り出し可能であり、また機能ブロック回路１４には、外部クロック信号入力端子２０ａ，２０ｂから外部クロック信号ｆｏ１，ｆｏ２を入力することができる。
【００２９】
一方、図２（Ｂ）に示すように、実装時においては、切替制御信号に基づいて（例えば常時閉のスイッチ２４ａ，２４ｂに対して開信号が入力されないことにより）、スイッチ２４ａ，２４ｂが閉じられ、内部クロック信号出力端子１８ａ，１８ｂと対応する外部クロック信号入力端子２０ａ，２０ｂとが電気的に接続される。そして、クロック信号生成回路１２において生成された内部クロック信号ｆｉ１，ｆｉ２は、スイッチ２４ａ，２４ｂおよび内部回路を介して、機能ブロック回路１４に入力される。
【００３０】
このような構成により、第一の実施形態と同様に、評価試験実施時においては、クロック信号生成回路１２と機能ブロック回路１４との評価試験を別々に実施することを可能とし、かつ内部クロック信号の生成に伴う時間遅れの影響を低減することが可能となり、また実装時においては、機能ブロック回路１４で用いるクロック信号として、内部クロック信号を用いることができるようになる。
【００３１】
ところで上記第一の実施形態では、内部クロック信号ｆｉ１，ｆｉ２は、外部の端子（１８ａと２０ａまたは１８ｂと２０ｂ）および導体配線パターン（２２ａまたは２２ｂ）を経由して機能ブロック回路１４に入力されるのに対し、本実施形態では、内部クロック信号ｆｉ１，ｆｉ２は、スイッチ２４ａ，２４ｂおよび内部回路を介して、機能ブロック回路１４に入力される。本実施形態では、第一の実施形態に比べてクロック信号生成回路１２および機能ブロック回路１４の間における内部クロック信号ｆｉ１，ｆｉ２の信号入力ラインを短く構成することができる分、抵抗による性能劣化（例えば信号処理速度の低下）が少ないと言える。
【００３２】
なお、本実施形態では、スイッチ２４ａ，２４ｂは、一つの切替制御信号によって開閉を切り替えるように構成されており、切替制御信号を入力させるために必要な配線および入力端子の削減が図られている。図２の例では、信号入力端子２０ｄに入力された切替制御信号によって、二つのスイッチ２４ａ，２４ｂの開閉が制御される。また、スイッチ２４ａ，２４ｂは、上述したように、常時閉のスイッチとして構成されるのが好適である。
【００３３】
以上、本発明の好適な実施形態について説明したが、本発明は上記実施形態には限定されず、等価な範囲において種々の変形が可能である。例えば、上記実施形態では、集積回路がＱＦＰとして構成された場合について説明したが、本発明は、例えば、ＢＧＡ（Ball Grid Array；ボール・グリッド・アレイ）、ＰＧＡ（Pin Grid Array；ピン・グリッド・アレイ）、ＪＬＰ（J-lead Package；ジェイ−リード・パッケージ，外部接続リード部分をＪの字に折り曲げたもの）あるいはＤＩＰ（Dual Inline Package；デュアル・インライン・パッケージ）など、他のピンタイプあるいは実装形態を備える集積回路においても実施可能である。
【００３４】
また、上記実施形態では、二種類のクロック信号を取り扱う集積回路についての例を示したが、本発明は、これ以上の種類あるいは数のクロック信号を取り扱うものについても実施可能である。また、上記実施形態では、内部クロック信号出力端子とそれに対応する外部クロック信号入力端子とが互いに隣接する例について説明したが、これらが近傍に配置されていれば同様の効果が得られることは言うまでもない。ただし、これらは近いほど導体配線における抵抗は低下し、性能劣化はより一層抑制される。
【００３５】
【発明の効果】
以上、説明したように、本発明によれば、評価試験実施時において機能回路ブロックを外部クロック信号によって動作させることができるため、クロック信号生成回路によって生成される内部クロック信号の待ち時間が低減する分、評価試験ひいては開発に要する時間をより短縮することができる。
【図面の簡単な説明】
【図１】  本発明の第一の実施形態にかかる集積回路を示す平面図である。
【図２】  本発明の第二の実施形態にかかる集積回路を示す平面図である。
【符号の説明】
１０，３０  集積回路、１１  基板、１２  クロック信号生成回路、１４  機能ブロック回路、１８ａ，１８ｂ  内部クロック信号出力端子、２０ａ，２０ｂ外部クロック信号入力端子、２２  導体配線パターン、２４ａ，２４ｂ  スイッチ、ｆｉ１，ｆｉ２  内部クロック信号、ｆｏ１，ｆｏ２  外部クロック信号。
【図１】
0004114391.tif 000002
【図２】
0004114391.tif 000003