【事件の表示】
　平成１年　特　許　願　第９８３０１号「データ処理装置」拒絶査定に対する審判事件（平成２年１１月１３日出願公開、特開平２−２７７１６０）について、次のとおり審決する。
【結論】
　本件審判の請求は、成り立たない。
【理由】
１．手続きの経緯・本願発明の要旨
　本願は、平成１年４月１８日の出願であって、その請求項２に係る発明は、平成１０年１１月３０日付の手続補正書により補正された明細書の記載からみて、その特許請求の範囲の請求項２に記載された次のとおりのものと認める。
　「データを送受信するための入出力装置と、データを処理する過程でのデータを記憶する記憶装置と、データ処理を行なうＣＰＵと、前記入出力装置と記憶装置との間のデータの受け渡しを前記ＣＰＵを介さずに直接行なえるようにＤＭＡ動作を制御するＤＭＡ制御装置とをそれぞれ同一チップ内に具備してなる、少なくとも２つの１チップマイクロコンピュータ間でデータのやり取りを行なうデータ処理装置において、前記入出力装置を介して、数バイト分のシリアルデータをデータ群として送受信する際に、該データ群の少なくとも先頭データに、そのデータが該データ群の１バイト目のデータであることを示す信号を付加するようにしたことを特徴とするデータ処理装置。」
２．引用文献
　これに対して、原査定の拒絶の理由に引用した実願昭６０−１５９４７８号（実開昭６２−７１７５４号）のマイクロフィルム（以下、「引用文献」という。）には、下記の事項が記載されている。
「第１図は、本考案の一実施例を示すＣＰＵ間情報転送装置の構成図である。
　同図において、１はサブシステムＡ、２はサブシステムＢ、２台のサブシステムは高速の直列伝送回線３・４で接続させる。
　サブシステムＡ１は、命令を解読し、実行するＣＰＵＡ１０と、転送して共用するデータを格納した出力メモリ（ＲＡＭ１Ａ）１３上のデータを転送するＤＭＡ（Ｄｉｒｅｃｔ　Ｍｅｍｍｏｒｙ　Ａｃｃｅｓｓ）制御装置（ＤＭＡＣ−Ａ）１１と、サブシステムＢ２の出力メモリ（ＲＡＭ２Ｂ）から転送されたデータを格納する入力メモリ（ＲＡＭ２Ａ）と、上記出力メモリ（ＲＡＭＩＡ）１３と、転送を要しない内部データやプログラム等を格納するメインメモリ（ＲＡＭφＡ）１４と出力ポート（ＯＵＴ−Ａ）１６と、入力ポート（ＩＮ−Ａ）１７とで構成され、これらの各装置はシステム内部で共通パス線１５で結合されている。
　又、サブシステムＢ２は同様にＣＰＵＢ２０と、ＤＭＡ制御装置（ＤＭＡＣ−Ｂ）２１と、出力メモリ（ＲＡＭ２Ｂ）２２と、入力メモリ（ＲＡＭ１Ｂ）２３と、メインメモリ（ＲＡＭφＢ）２４と、入力ポート（ＩＮ−Ｂ）２６と、出力ポート（ＯＵＴ−Ｂ）２７とから構成され、かつこれらの各装置は共通パス線２５で結合される。」（第３頁第１７行一第５頁第１行）
「先ず、サブシステムＡ１において、プログラムによりＣＰＵＡ１０を通して、転送を要しない内部データをメインメモリ（ＲＡＭφＡ）１４に、又転送して共用するデータを出力メモリ（ＲＡＭ１Ａ）１３に分割して格納する。
　次に、ＤＡＭ制御装置（以下ＤＭＡＣ−Ａという）１１の内部レジスタに、プログラムによってＤＭＡ転送の開始番地と転送終了番地とを指定する。
　本実施例においては、ＣＰＵＡ１０のパスをバーストモードとして、出力メモリ（ＲＡＭ１Ａ）１３の転送番地は、先頭から最終番地までを指定し、かつＤＭＡＣ−Ａ１１においてカウントオーバー時には先頭番地に復帰させるように初期値を設定する。これによって連続して常に最新のデータを転送することができる。
　このようにして出力メモリ（ＲＡＭ１Ａ）１３から取出されたデータは、共通パス線１５・出力ポート（ＯＵＴ−Ａ）１６を介して高速伝送回線３に出力される。
　…
　さて、サブシステムＡｌからの転送データは、高速伝送回線３を経由してシステムＢ２の入カポート（ＩＮ−Ｂ）２６に受信され、共通パス線２５を通してＤＭＡ制御装置（以下ＤＭＡＣ−Ｂという）２１に制御されて入力メモリ（ＲＡＭ１Ｂ）２３に格納される。　これによって、ＲＡＭ１Ａ１３上のデータが常時連続的にＲＡＭ２Ｂ２３に取り込まれることになる。」（第５頁第５行一第７頁第２行）
「ＲＡＭ２Ｂ２１上のデータは出力ポート（ＯＵＴ−Ｂ）２７を介し高速伝送回線４を経由して入力ポート（ＩＮ−Ａ）１７によって受信されＲＡＭ２Ａ１１に取り込まれる。このようにして、常時連続して双方向に手元データを転送することが可能となり最新の相手方ファイルを参照しつつも相互に独立してリアルタイムの処理を行なうことができる。」（第７頁第８行−１５行）
　したがって、上記引用文献には「出力ポート、入力ポートと、出力メモリ、入力メモリ、メインメモリと、ＣＰＵと、ＤＭＡ制御装置とをそれぞれ具備してなる、２つのサブシステム間でデータのやり取りを行なう装置」が記載されている。（以下「上記引用文献記載の発明」という）
３．対比・判断
　本願の請求項２に係る発明と上記引用文献記載の発明を比較すると、上記引用文献の「出力ポート、入力ポートはデータを送受信して入出力しているので「データを送受信するための入出力装置」であり、メモリは通常、データを処理する過程でのデータを記憶するから、上記引用文献の「出力メモリ、入力メモリ、メインメモリ」は「データを処理する過程でのデータを記憶する記憶装置」であり、ＣＰＵは通常、データの処理を行うから、上記引用文献の「ＣＰＵ」は「データ処理を行なうＣＰＵ」であり、上記引用文献の「ＤＭＡ制御装置」は入出力ポートとメモリとの間のデータの受け渡しをＣＰＵを介さず直接行なう動作を制御しているから「入出力装置と記憶装置との間のデータの受け渡しをＣＰＵを介さずに直接行えるようにＤＭＡ動作を制御するＤＭＡ制御装置」であり、上記引用文献の「２つのサブシステム」の各々はＣＰＵ等を有しているから「コンピュータ」であり、上記引用文献の２つのサブシステムからなる装置は上記出力ポート、入力ポート、出力メモリ、入力メモリ、メインメモリ、ＣＰＵ、ＤＭＡ制御装置を具備し、２つのコンピュータ間でデータのやり取りを行なうから、「入出力装置と、記憶装置と、ＣＰＵと、ＤＭＡ制御装置とをそれぞれ具備してなる、少なくとも２つのコンピュータ間でデータのやり取りを行なうデータ処理装置」であるので、両者は「データを送受信するための入出力装置と、データを処理する過程でのデータを記憶する記憶装置と、データ処理を行なうＣＰＵと、前記入出力装置と記憶装置との間のデータの受け渡しを前記ＣＰＵを介さずに直接行なえるようにＤＭＡ動作を制御するＤＭＡ制御装置とをそれぞれ具備してなる、少なくとも２つのコンピュータ間でデータのやり取りを行なうデータ処理装置」である点で一致し、以下の２点で相違している。
相違点１
　請求項２に係る発明のコンピュータは「入出力装置、記憶装置、ＣＰＵ、ＤＭＡ制御装置を同一チップ内に具備してなる１チップマイクロコンピュータ」であるのに対して、上記引用文献記載の発明のコンピュータは、「入出力装置、記憶装置、ＣＰＵ、ＤＭＡ制御装置を有するコンピュータモジュール」である点。
相違点２
　請求項２に係る発明は、「入出力装置を介して、数バイト分のシリアルデータをデータ群として送受信する際に、該データ群の少なくとも先頭データに、そのデータが該データ群の１バイト目のデータであることを示す信号を付加するようにした」構成を有するのに対して、上記引用文献記載の発明はそのような構成を有していない点。
　上記相違点１について検討する。
　入出力装置、記憶装置、ＣＰＵ、ＤＭＡ制御装置を具備するコンピュータ装置を１チップマイクロコンピュータとすることは、本願出願前に周知な技術手段（例えば、特開昭５８−５２７６８号公報）であるから、上記引用文献記載の発明のコンピュータモジュールを、入出力装置、記憶装置、ＣＰＵ、ＤＭＡ制御装置を具備する１チップマイクロコンピュータとすることは、当業者であれば適宜なし得たことと認められるので、上記相違点を格別のものと認めることができない。
　上記相違点２について検討する。
　入出力装置を介してデータを転送する際に、データの先頭にスタートビット等の「先頭であることを示す信号」を付加したシリアルデータを用いることは本願出願前に当業者に周知な技術であるから（たとえば、特開昭６３−２８１５４５号公報、特開昭６３−１０２４３３号公報、特開昭６３−２３２６４８号公報、特開昭６４−５３６４６号公報等参照）、上記引用文献記載の発明におけるデータ転送の際に、当該転送データの先頭に「先頭であることを示す信号」を付加したシリアルデータを導入することは当業者であれば容易になし得たものと認められる。そして、その導入に際して当該シリアルデータを、当業者の慣用技術である、複数バイト分のシリアルデータをデータ群とした送受信（必要であれば特開昭５９−２１１５３号公報等参照）のものとすることは、当業者であれば容易に想到し得たことである。そうすると、当該シリアルデータの先頭に付加された「先頭であることを示す信号」のタイミングと当該シリアルデータ内の各データのタイミングとの相対関係により、当該各データは何番目のものか識別され、一番目のバイトデータは一番目である旨識別されるから、１入出力装置を介して、数バイト分のシリアルデータをデータ群として送受信する際に、該データ群の少なくとも先頭データに、そのデータが該データ群の１バイト目のデータであることを示す信号を付加するようにした」との構成は当業者が容易になし得たものと認める。
　そして、本願の請求項２に係る発明の効果は、上記引用文献から予測できる程度のものと認める。
４．むすび
　したがって、本願の請求項２の発明は、上記引用文献に記載された発明及び周知技術思想に基いて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。