(57)【特許請求の範囲】
【請求項１】
第１導電型の半導体基板と、該半導体基板の一方の表面層に形成した第２導電型の低濃度の第１アノード層と、該第１アノード層の表面層に形成した第２導電型の高濃度の第２アノード層と、該第２アノード層表面に形成したアノード電極と、他方の表面に形成した第１導電型のカソード層と、該カソード層表面に形成したカソード電極とを具備する半導体装置の製造方法において、
前記第１アノード層が、第２アノード層のドーズ量より低いドーズ量をイオン注入し、高温熱処理して２μｍ以上の拡散深さに形成し、その後、第２アノード層を３×１０12ｃｍ-2以上３×１０13ｃｍ-2以下のドーズ量をイオン注入し、３５０℃以上６００℃以下の低温アニール又はレーザアニールの低温熱処理して１μｍ以下の深さに形成することを特徴とする半導体装置の製造方法。
【請求項２】
前記第１アノード層と第２アノード層の少なくとも一方を複数個互いに離して形成することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
第１導電型の半導体基板と、該半導体基板の一方の表面層に複数個互いに離して形成した第２導電型の低濃度の第１アノード層と、該第１アノード層のそれぞれの表面層に形成した第２導電型の高濃度の第２アノード層と、前記第２アノード層と半導体基板の各表面に形成したアノード電極と、他方の表面に形成した第１導電型のカソード層と、該カソード層表面に形成したカソード電極とを具備する半導体装置の製造方法において、
前記第１アノード層が、第２アノード層のドーズ量より低いドーズ量をイオン注入し、高温熱処理して２μｍ以上の拡散深さで複数の第１アノード層が互いに半導体基板表面で重なり合う領域を有するように形成し、その後、第２アノード層を３×１０12ｃｍ-2以上３×１０13ｃｍ-2以下のドーズ量をイオン注入し、３５０℃以上６００℃以下の低温アニール又はレーザアニールの低温熱処理して１μｍ以下の深さに形成することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、電力用半導体整流素子（以下、単にダイオードという）などの半導体装置の製造方法に関する。
【０００２】
【従来の技術】
ダイオードはインバータをはじめ様々な電力変換装置の用途に利用されているが、近年ではインバータの高効率化のために高周波化が図られ１０ｋＨｚ以上のスイッチングスピードで開閉するＩＧＢＴ等のトランジスタのＦＷＤとしても使われるようになり、逆回復動作時間を短くすることが強く求められている。図６は、従来ダイオードであるｐｉｎダイオードの要部断面図である。ｎ+ カソード層１となる高濃度基板上にエピタキシャル成長でｎ層を形成し、このｎ層の表面層にｐアノード層３ａを形成する。ｎ+ カソード層１とｐアノード層３ａに挟まれたｎ層がｎドリフト層２となる。ｐアノード層３ａは、７×１０13ｃｍ-2のドーズ量で加速電圧１００ｋｅＶでイオン注入を１回行い、１１５０℃で９０分の高温アニ−ル（高温熱処理）を行い形成する。ｎ+ カソード層１上、ｐアノード層３ａ上にそれぞれカソード電極４、アノード電極５を形成する。
【０００３】
このｐｉｎダイオードは、耐圧の確保が容易であるが、正孔の注入効率を高めてオン電圧を低下させるために、ｐアノード層３ａを高濃度で形成する。そのため、逆回復特性においては、逆回復電流Ｉｒｒのピーク値Ｉｒｐが高くなり、ハードリカバリーとなる。また、ｐｉｎダイオードは、逆回復電流と逆回復電圧の積により、ダイオードに大きな電気的損失を生じる。この逆回復損失を小さくし、さらにスイッチング速度を高速化することが近年強く要求されている。現在、ダイオードの逆回復特性を改善するために、重金属拡散や電子線照射などを用いた少数キャリアのライフタイム制御が広く用いられている。すなわち、ライフタイムを小さくすることで、定常状態におけるキャリア濃度を減少させ逆回復中に空間電荷領域の広がりで掃き出されるキャリア濃度を減少させ、逆回復時間や逆回復電流および逆回復電荷を小さくして、逆回復損失を低減させることができる。
【０００４】
また、逆回復電流をソフトリカバリー化する手段としては、アノードからの少数キャリアの注入効率を抑制する構造がある。その代表的な構造としては、ショットキー接合とｐｎ接合を併設したＭＰＳ（Ｍｅｒｇｅｄ  ｐｉｎ／Ｓｃｈｏｔｔｋｙ）ダイオードやｐアノード層の濃度を低くし、厚みを薄くしたＳＦＤ（Ｓｏｆｔ  ａｎｄ  Ｆａｓｔ  Ｒｅｃｏｖｅｒｙ  Ｄｉｏｄｅ）などが挙げられる。
【０００５】
【特許文献１】
米国特許第４６４１１７４号明細書
【特許文献２】
特許第３１４９４８３号（図１）
【特許文献３】
特開平７−２２６５２１号公報（図３）
【特許文献４】
特開平９−３２１３２０号公報（図１）
【特許文献５】
特開平１０−２００１３２号公報（図１）
【特許文献６】
特開平１０−３２１８７６号公報（図１）
【０００６】
【発明が解決しようとする課題】
しかし、図６のｐｉｎダイオードや前記のＭＰＳダイオードにおいて、さらに逆回復電流Ｉｒｒと逆回復損失を共に小さくし、一層のソフトリカバリー化を図ることが求められている。また、特許文献２〜６のダイオードでは、高濃度の浅いアノード層と低濃度で深いアノード層が記載されているが、これらは高濃度のアノード層を高温の熱処理で形成しているため、活性化率がほぼ１００％の高注入であり、逆回復特性が好ましくない。この発明の目的は、前記の課題を解決して、従来ダイオードと比べて、逆回復電流の低減、逆回復損失の低減および一層のソフトリカバリー化を図ることができる半導体装置とその製造方法を提供することにある。
【０００７】
【課題を解決するための手段】
前記の目的を達成するために、第１導電型の半導体基板と、該半導体基板の一方の表面層に形成した第２導電型の低濃度の第１アノード層と、該第１アノード層の表面層に形成した第２導電型の高濃度の第２アノード層と、該第２アノード層表面に形成したアノード電極と、他方の表面に形成した第１導電型のカソード層と、該カソード層表面に形成したカソード電極とを具備する半導体装置の製造方法において、前記第１アノード層が、第２アノード層のドーズ量より低いドーズ量をイオン注入し、高温熱処理して２μｍ以上の拡散深さに形成し、その後、第２アノード層を３×１０12ｃｍ-2以上３×１０13ｃｍ-2以下のドーズ量をイオン注入し、３５０℃以上６００℃以下の低温アニール又はレーザアニールの低温熱処理して１μｍ以下の深さに形成する。また、前記第１アノード層と第２アノード層の少なくとも一方を複数個互いに離して形成する。
【０００８】
【０００９】
また、第１導電型の半導体基板と、該半導体基板の一方の表面層に複数個互いに離して形成した第２導電型の低濃度の第１アノード層と、該第１アノード層のそれぞれの表面層に形成した第２導電型の高濃度の第２アノード層と、前記第２アノード層と半導体基板の各表面に形成したアノード電極と、他方の表面に形成した第１導電型のカソード層と、該カソード層表面に形成したカソード電極とを具備する半導体装置の製造方法において、前記第１アノード層が、第２アノード層のドーズ量より低いドーズ量をイオン注入し、高温熱処理して２μｍ以上の拡散深さで複数の第１アノード層が互いに半導体基板表面で重なり合う領域を有するように形成し、その後、第２アノード層を３×１０12ｃｍ-2以上３×１０13ｃｍ-2以下のドーズ量をイオン注入し、３５０℃以上６００℃以下の低温アニール又はレーザアニールの低温熱処理して１μｍ以下の深さに形成する。
【００１０】
【００１１】
【発明の実施の形態】
以下の説明で、第１導電型をｎ型、第２導電型をｐ型とする。勿論、逆であっても構わない。また、図６と同一箇所には同一の符号を記した。図１は、この発明の一実施例のｐｉｎダイオードの要部断面図である。ｎ+ カソード層１となる高濃度基板上にエピタキシャル成長でｎ層を形成し、このｎ層の表面層にｐアノード層３を形成する。ｎ+ カソード層１とｐアノード層３に挟まれたｎ層がｎドリフト層２となる。ｐアノード層３は、１×１０12ｃｍ-2程度の極めて低いドーズ量で、加速電圧１００ｋｅＶでイオン注入を行い、高温アニールして形成し、さらに、ＰＳＧ（リンガラス）膜を９００℃程度の熱処理温度で被覆した後、コンタクト部分とする箇所のＰＳＧ膜をエッチングで除去し、３×１０13ｃｍ-2のドーズ量で、加速電圧４５ｋｅＶでイオン注入を行い４００℃の低温アニールを行うことで１μｍ以下の高濃度のｐアノード層３ｃ（この高濃度のｐアノード層３ｃはコンタクト層を兼ねる）を形成する。また、低濃度のアノード層３ｂと高濃度のアノード層３ｃを合わせたｐアノード層３の拡散深さ（低濃度ｐアノード層３ｂの深さと一致する）は、ｐアノード層３内の空乏層がアノード電極５に到達しないように、２μｍ以上とする。
【００１２】
この低いドーズ量で、１００ｋｅＶの高い加速電圧でイオン注入された低濃度のｐアノード層３ｂは、高温アニールとＰＳＧ膜処理温度により、打ち込まれた不純物原子は殆ど活性化し、また、イオン注入で導入された欠陥はほとんど消滅する。一方、高いドーズ量で、４５ｋｅＶの低い加速電圧でイオン注入された高濃度のｐアノード層３ｃでは、４００℃の低温アニールのために、イオン注入で導入された欠陥は多数残留する。この欠陥で、高濃度のｐアノード層３ｃのライフタイムは低下する。また、低温アニールの温度は６００℃を超えるとイオン注入で導入された欠陥の消滅割合が多く、また３５０℃未満ではイオン注入された不純物原子の活性化率がよくない。そのため、低温アニールの温度が３５０℃以上６００℃以下が好ましい。また、低温アニールをレーザアニールで行うことで打ち込まれた不純物原子の活性化率を向上させることができて、正孔の注入効率が低下し過ぎるのを抑制できる。
【００１３】
低濃度のｐアノード層３ｂと高濃度のｐアノード層３ｃのライフタイムの低下により、ｐアノード層３からｎドリフト層２への正孔の注入が抑制される。その結果、逆回復電流と逆回復損失は低下し、ｎ+ カソード層１付近のキャリア濃度がｐアノード層３付近のキャリア濃度より高くなり、一層のソフトリカバリー化を図ることができる。また、低濃度のｐアノード層３ｂの拡散深さを２μｍ以上とすることで、定格電圧で空乏層がアノード電極５へ到達すること防止することができる。図２は、拡散プロフィルとライフタイム分布の関係を示す図であり、同図（ａ）は拡散プロフィルを示す図であり、図中の３ａは従来品のプロフィル、３は本発明品のｐアノード層全体のプロフィルで、３ｂは本発明品の低濃度部分、３ｃは高濃度部分のプロフィルであり、同図（ｂ）は従来品のライフタイム分布を示す図、同図（ｃ）は本発明品のライフタイム分布を示す図である。同図（ｂ）は従来品ダイオードのライフタイム分布を推定したものであるが、拡散プロフィル的に本発明品と類似している特許第３１４９４８３号公報に開示されているダイオードのライフタイムもこれと同じと推定される。従来品は、高温アニールしているために、ｐアノード層３ａのライフタイムは比較的大きい値となる。この従来品と比べると、本発明品は低温アニールしているために、ｐアノード層３ｂのライフタイムの値は小さくなる。
【００１４】
図３は、従来型のｐｉｎダイオードと本発明のｐｉｎダイオードの逆回復波形図である。本発明のｐｉｎダイオード（発明品）は、従来型のｐｉｎダイオード（従来品）に比べて、ｐアノード層３の濃度が極めて低いために、逆回復電流Ｉｒｒのピーク値Ｉｒｐは大幅に低減する。さらに、正孔の注入が低いため、順電流を通電した状態で、カソード側にキャリアが多い分布となり、ソフトリカバリーな波形となる。本発明を用いることで、従来、ソフトリカバリー化が困難とされる数十μｍの薄いドリフト層を有する６００Ｖ程度の高耐圧のダイオードをソフトリカバリー化することができる。つまり、数十μｍと薄いドリフト層を有する６００Ｖ程度以上の高耐圧のＭＰＳダイオードを逆回復過程で、電圧・電流波形が発振せず、また損失の少ないダイオードとすることができる。
【００１５】
尚、この発明を、特願２０００−３１１４４２号に記載されたダイオードやＭＰＳダイオードのｐアノード領域に適用することで、図１の構成の場合と同様の効果が得られる。
図４は、特願２０００−３１１４４２号に記載されたダイオードに本発明を適用した構成を示す要部断面図である。図１と異なる点は、ｐアノード層３が重なり箇所を有するように低濃度のｐアノード層３ｂを形成し、その低濃度のｐアノード層３ｂの表面全体に高濃度のｐアノード層３ｃを形成している点である。ｐアノード層３ｂは、複数の拡散層が互いに半導体基板表面で重なり合う重なり箇所を有し、該重なり箇所の最高濃度が、ｎドリフト層２の濃度の１倍以上１０倍以下となっている。図５は、ＭＰＳダイオードに本発明を適用した構成を示す要部断面図である。図５では、分散して形成した低濃度のｐアノード層３ｂの表面に高濃度のｐアノード層３ｃを形成している。
【００１６】
図７は、高濃度のｐアノード層３ｃのボロンのドーズ量を変えた場合の漏れ電流と逆回復ピーク電流（Ｉｒｐ）の関係を示した特性図である。図７において、ボロンのドーズ量が３×１０12ｃｍ-2以下であると漏れ電流が急激に増加している。これは、ドーズ量が少ないと空乏層が半導体基板表面にまで拡がりパンチスルーするためである。また、逆回復ピーク電流はボロンのドーズ量が３×１０13ｃｍ-2以上になると急激に増加している。この逆回復ピーク電流の増加はホールの注入が増えることによる。よって、高濃度のｐアノード層３ｃのドーズ量は、３×１０12ｃｍ-2以上３×１０13ｃｍ-2以下であることが望ましい。
【００１７】
図８は、熱処理温度を変えた場合の深さ方向の不純物分布を示した図である。図８において、ｐアノード層３をボロンのドーズ量を７×１０13ｃｍ-2として熱処理温度を１１５０℃の高温熱処理（従来技術に相当）と４００℃の低温熱処理（本発明）とした場合の深さ方向の不純物の拡散の分布を比較した。高温熱処理では、拡散深さが３．５μｍとなり、実効的なドーズ量は５．０×１０13ｃｍ-2となり活性化率がほぼ１００％である。これに対して、本発明の低温熱処理では、拡散深さが０．６μｍとなり、実効的なドーズ量は５．２×１０12ｃｍ-2となり活性化率が１０％以下である。低温熱処理を行うことで不純物の実効的なドーズ量を下げることができる。
【００１８】
図９は、本発明での漏れ電流の熱処理温度依存性と不純物活性化率の熱処理温度依存性を示した図である。６００℃以下で熱処理を施すと不純物活性化率は１０％程度となり、８００℃以上の熱処理を施すと不純物活性化率は１００％程度となる。これに対して逆漏れ電流は温度に依存せず、ほぼ一定である。なお、ＭＰＳ構造のようにｐｎ接合の他にショットキー接合が混在する場合は、漏れ電流が増加する。本発明では、このＭＰＳ構造よりも漏れ電流を減少させることができる。図１０は、逆回復ピーク電流の熱処理温度依存性を示した図である。図１０において、ＳＳＤダイオードでは逆回復ピーク電流が４６Ａであり、ＭＰＳダイオードでは逆回復ピーク電流が２５Ａである。本発明において、熱処理温度を６００℃以下とすることでＭＰＳダイオード並の逆回復ピーク電流値とすることができる。よって、第２アノード層の熱処理温度は３００℃以上６００℃以下であることが望ましい。
【００１９】
図１１は、異なる実施例の要部断面図である。図１１において、その低濃度のｐアノード層３ｂの形成された活性領域の表面全体に高濃度のｐアノード層３ｃを形成している。このように活性領域の表面全体に高濃度のｐアノード層３ｃを形成することで、図５のショットキ接合部を有する構造に比してショットキ接合部が存在しないので、漏れ電流を大幅に減少させることができる。これにより基板表面に電極を形成後にボンディングワイヤのワイヤをボンディングした場合の漏れ電流の不良を低減することができる。図１２は、拡散プロフィルとライフタイム分布の関係を示す図であり、同図（ａ）は拡散プロフィルを示す図であり、図中の３ｂは本発明品の低濃度部分、３ｃは高濃度部分のプロフィルであり、同図（ｂ）は従来品と本発明品のライフタイム分布を示す図である。従来品は、高温アニールしているために、ｐアノード層３ａのライフタイムは比較的大きい値となる。この従来品と比べると、本発明品は低温アニールしているために、ｐアノード層３ｂのライフタイムの値は小さくなる。同図（ｃ）は本発明のダイオードにライフタイムキラーとして白金拡散（Ｐｔ）と電子線照射（ＥＩ）を用いた場合のライフタイム分布を示した。ＥＩの場合は一様なライフタイム分布となる。Ｐｔの場合は欠陥がアノード側に偏析するためにアノード側のライフタイムが短くなる。
【００２０】
図１３、１４は異なる実施例の不純物分布を示す図である。図１３の（ａ）は、カソード電極とｎカソード層の間に高濃度層（ｎ＋層）をＡｓのイオン注入で形成したものである。まず、半導体基板表面にｐアノード層を形成後に半導体基板の裏面を削り、裏面からＡｓ（砒素）をドーズ量２×１０14ｃｍ-2加速電圧１００ｋｅＶでイオン注入し、その後熱処理を１１００℃で行うことで１μｍ程度の高濃度ｎ+層を形成する。更に、カソード電極にＴｉを用いて、この高濃度ｎ+層とオーミック接触をするように蒸着にて形成する。この裏面から行うイオン注入はＰ（リン）でも良いが、Ａｓの方がＰと比べて拡散係数が小さく熱拡散が浅くできるため表面濃度を高くすることができるので望ましい。またイオン注入後の拡散温度は１１００℃で行うと、拡散係数などの関係からＡｓの拡散深さは１μｍ以上とはならない。この実施例では低Ｖｆ（順電圧）にすることができる。図１３の（ｂ）は、ｎ-ドリフト層を２段で形成した構造である。この構造により逆回復中での電界の拡がりを抑制しカソード側にキャリアを多く残すことで発振現象を抑制することができる。図１３の（ｃ）は、ｎ-層にｎ+層を拡散した構造である。ｎ-層からｎ+層にかけて徐々に不純物濃度が増加する分布とすることで逆回復電荷（Ｑｒｒ）が増加するが、ソフトリカバリには効果的である。図１３の（ｄ）は、ｎ-層からｎ+層にかけて少しずつ不純物濃度が増加していて、その増加分を２回に分けて行っている２段勾配構造である。この構造では、（ｃ）の構造よりも損失を少なくすることができ、かつソフトリカバリ化にも効果的である。図１４の（ａ）は、バルクウエハを用いてアノード側からカソード側にかけて徐々に不純物濃度が増加していて、かつ半導体基板裏面からイオン注入で数μｍのｎ+層を形成した構造である。この構造はｎ＋層からの電子の注入を抑制し、かつ電界の拡がりを徐々に抑制するため、ソフトリカバリで低損失な特性が得られる。図１４の（ｂ）は、ｎ-層中にｎ-層よりも高濃度なｎ層（バッファ層）を数μｍ程度の厚さ形成した構造である。この構造では逆回復中の電界の拡がりをこのバッファ層で抑制し、カソード側により多くのキャリアを残すことで発振現象を抑制することができる。図１４の（ｃ）は、ｎ-層の中心に向かって不純物濃度が徐々に増加していく構造である。図１４の（ｂ）の構造と同じく電界の拡がりを抑制することができるが、更に電界変化をなだらかにすることができるためにｄｖ／ｄｔを小さくすることができる。
【００２１】
図１５は本発明の活性領域を上からみた要部平面図である。（ａ）は高濃度で低温熱処理のｐ+アノード層３ｃを活性領域の全面に形成し、低濃度で高温熱処理のｐアノード層３ｂをセル状に形成した構造である。（ｂ）は高濃度で低温熱処理のｐ+アノード層３ｃをセル状に形成し、低濃度で高温熱処理のｐアノード層３ｂを活性領域の全面に形成した構造である。（ｃ）と（ｄ）は、ストライプ状に形成した構造である。（ｅ）は高濃度で低温熱処理のｐ+アノード層３ｃを活性領域の全面に形成し、低濃度で高温熱処理のｐアノード層３ｂをセル状に形成し更にｐアノード層３ｂ内にｐ+アノード層３ｃを形成したリングセル構造である。（ｆ）は（ｅ）と各層が逆転した構造である。
【００２２】
図１６は、本発明のエッジ構造を示す要部断面図である。（ａ）において、図の点線の紙面右側が活性領域、左側がエッジ部である。これは、一般的なエッジ構造であり、ガードリング６と、ストッパ領域７、ストッパ電極８、フィールドプレート９、フィールド酸化膜１０を備えている。（ｂ）は、活性領域とエッジ部の間のフィールド酸化膜を（ａ）よりも長くし、逆回復時にエッジ部の下にキャリアを入れにくくし、逆回復耐量を高めた構造である。図１７は、本発明のエッジ構造を示す斜視断面図である。
【００２３】
【発明の効果】
この発明において、ｐアノード層を、低ドーズ量のイオン注入し、高温熱処理して形成した第１アノード層と、高ドーズ量のイオン注入し、３５０℃以上６００℃以下の低温アニール又はレーザアニールの低温熱処理して１μｍ以下の深さに形成した第２アノード層で構成することで、従来品より、逆回復電流と逆回復損失の低減を図り、一層のソフトリカバリー化を図ることができる。その結果、高速・低損失化とソフトリカバリー化の間のトレードオフを改善することができる。また、ｐアノード層の拡散深さを２μｍ以上とすることで、所定の耐圧を確保することができ、活性領域の全面に形成した場合はショットキー接合による漏れ電流の増加を防ぐことができる。
【図面の簡単な説明】
【図１】  この発明の一実施例のｐｉｎダイオードの要部断面図
【図２】  従来のｐｉｎダイオードと本発明のｐｉｎダイオードのｐアノード層のライフタイムを比較した図
【図３】  従来型のｐｉｎダイオードと本発明のｐｉｎダイオードの逆回復波形図
【図４】  特願２０００−３１１４４２号に記載されたダイオードに本発明を適用した構成を示す要部断面図
【図５】  ＭＰＳダイオードに本発明を適用した構成を示す要部断面図
【図６】  従来ダイオードであるｐｉｎダイオードの要部断面図
【図７】  本発明の実施例である高濃度のｐアノード層のドーズ量を変えた場合の漏れ電流と逆回復ピーク電流の関係を示した特性図
【図８】  熱処理温度を変えた場合の深さ方向の不純物分布を示した図
【図９】  本発明での漏れ電流の熱処理温度依存性と不純物活性化率の熱処理温度依存性を示した図
【図１０】  逆回復ピーク電流の熱処理温度依存性を示した図
【図１１】  異なる実施例の要部断面図
【図１２】  従来のｐｉｎダイオードと本発明のｐｉｎダイオードのｐアノード層のライフタイムを比較した図
【図１３】  異なる実施例の不純物分布を示した図
【図１４】  異なる実施例の不純物分布を示した図
【図１５】  本発明の活性領域を上からみた要部平面図
【図１６】  本発明のエッジ構造を示す要部断面図
【図１７】  本発明のエッジ構造を示す斜視断面図
【符号の説明】
１    ｎ+ カソード層
２    ｎドリフト層
３    ｐアノード層（本発明品）
３ａ  ｐアノード層（従来品）
３ｂ  低濃度のｐアノード層（本発明品）
３ｃ  高濃度のｐアノード層（本発明品）
４    カソード電極
５    アノード電極
【図１】
0004123913.tif 000002
【図２】
0004123913.tif 000003
【図３】
0004123913.tif 000004
【図４】
0004123913.tif 000005
【図５】
0004123913.tif 000006
【図６】
0004123913.tif 000007
【図７】
0004123913.tif 000008
【図８】
0004123913.tif 000009
【図９】
0004123913.tif 000010
【図１０】
0004123913.tif 000011
【図１１】
0004123913.tif 000012
【図１２】
0004123913.tif 000013
【図１３】
0004123913.tif 000014
【図１４】
0004123913.tif 000015
【図１５】
0004123913.tif 000016
【図１６】
0004123913.tif 000017
【図１７】
0004123913.tif 000018