【事件の表示】
平成２年特許願第１５４５６９号「電界効果トランジスタ」拒絶査定に対する審判事件（平成４年２月１４日出願公開、特開平４−４５５４６）について、次のとおり審決する。
【結論】
　本件審判の請求は、成り立たない。
【理由】
１．本件出願の手続の経緯及び要旨
　本件出願は、平成２年６月１３日に出願されたものであって、その発明は審判請求時の手続補正書の特許請求の範囲（１）に記載されたとおりであって、その発明の要旨は、特許請求の範囲（１）に記載されたとおりの次のものである。
「半絶縁性半導体基板上に活性層を含む半導体層が設けられており、該活性層上にソース電極及びドレイン電極に相当するオーミック電極を有し、該オーミック電極間の所望の箇所にショットキー型のゲート電極を有している電界効果トランジスタにおいて、
前記２つのオーミック電極と前記ゲート電極の間の前記活性層上にかつゲート電極と接触することなく形成された、前記活性層に比べ電子親和力の小なる不純物無添加半導体層を有し、前記オーミック電極金属は前記不純物無添加半導体層上においてもゲート電極近傍まで形成されていることを特徴とする電界効果トランジスタ。」（以下、本願発明という）
２．引用例記載の発明
　当審の拒絶の理由に引用された特開昭５９−６１０３７号公報（以下、引用例１という）には、第１の実施例に関し、「上記チャネル層４上のＧａＡｌＡｓ層５の一部を選択的に除去してゲート電極窓を開口し、該ゲート電極窓部においてチャネル層４とショットキ接触を形成する金属、例えばアルミニウム（Ａｌ）を被着せしめてゲート電極８を形成する。」（第２頁右下欄第４行〜第９行）、
「次に本発明の第２の実施例を第２図により説明する。
　本実施例では同図（ａ）に示すように、まず高抵抗のＧａＡｌＡｓ基板１１上に厚さ凡そ０．２〜０．３〔μｍ〕のノンドープのＧａＡｓよりなる動作層１２を成長させる。
　このあとは前記第１に実施例と同様に進めて良い。即ち、同図（ｂ）に示す如く、ｎ型の不純物例えば硫黄（Ｓ）或いはシリコン（Ｓｉ）をイオン注入法によって動作層１２表面に選択的に導入し、ソース形成領域２及びドレイン形成領域３を形成する。
　次いで保護膜としてＧａＡｌＡｓ層５（３は誤記）を成長させた後、先に導入したｎ型不純物を活性化するための加熱処理を行い、ソース領域２、ドレイン領域３を形成する。なおこの両者の間に挟まれた領域４はｎ型のチャネル層となる。
　次いで上記ＧａＡｌＡｓ層５を選択的に除去し、ソース電極６、ドレイン電極７、ゲート電極８を形成して本実施例によるＧａＡｓＦＥＴが完成する。
このようにして得られた本実施例のＧａＡｓＦＥＴにおいては、動作層１２の上下に高抵抗のＧａＡｌＡｓ基板１及びＧａＡｌＡｓ層１１が配設されていることになる。」（第２頁右下欄第１８行〜第３頁左上欄第２０行）と記載され、
「ＩｎＧａＡｓよりなる動作層上にＩｎＰよりなる保護膜を形成することによっても、本発明を実施し得る。」（第３頁左下欄第３行〜第５行）、「動作層がＧａＡｓの場合には保護膜として高抵抗のＧａＡｓ層を、また動作層がＩｎＧａＡｓの場合には高抵抗のＩｎＧａＡｓを使用しても良い。」（第３頁左下欄第９行〜第１１行）と記載されている。
　即ち、引用例１には、高抵抗ＧａＡｓ基板１１上にノンドープＧａＡｓ動作層１２が設けられ、不純物が導入されたソース２およびドレイン５と、導入されないチャネル層４に形成され、ＧａＡｌＡｓ層５を保護層として用い、ゲート電極窓、ソース電極窓、ドレイン電極窓に、ショットキ接触するゲート電極８、オーミック接触するソース電極６、ドレイン電極７が設けられた半導体装置が記載されている。
　当審の拒絶の理由に引用された特開昭６３−２３２４６５号公報（以下、引用例２という）には、ＭＥＳＦＥＴのような半導体装置の製造方法が記載され、第２頁左下欄第１４行〜第３頁右上欄第９行にかけて記載された製造方法によって作られた、第１図チに示されるようなＦＥＴが示されている。
　即ち、引用例２には、絶縁性ＧａＡｓ基板（１）上にｎ−−ＧａＡｓバッファ層（２μｍ）（２）、さらにｎ−ＧａＡｓ動作層（３）、ｎ＋−ＧａＡｓコンタクト層（４）を順次エピタキシャル成長させてあり、コンタクト層（４）を分け、動作層（３）には溝となる第２の溝（１０）があり、第２の溝（１０）にゲート電極（１１）が設けられ、第２の溝（１０）付近のコンタクト層（４）上には、ＡｌｘＧａ１−ｘＡｓ（ｘ＝０．６）より成る高抵抗体層部分（１３）が断面三角状に設けられ、コンタクト層（４）および高抵抗体層部分（１３）の他面上にＡｕＧｅ／Ａｕから成るソース電極（１４）、ドレイン電極（１５）が設けられ、ソース電極およびドレイン電極は、オーミック電極であり、ゲート電極はショットキー型である半導体装置が記載されている。
　当審の拒絶の理由に引用された特開昭６４−２４４６５号公報（以下、引用例３という）には、ＭＥＳＦＥＴのような半導体装置の製造方法が記載され、第２頁左下欄第１５行〜第３頁右上欄第１４行にかけて記載された製造方法によって作られた、第１図リに示されるようなＦＥＴが示されている。
　即ち、引用例３には、ＭＥＳＦＥＴをセルフアライン構造で製造する方法が記載されており、ＧａＡｓ基部（１）上にｎ−−ＧａＡｓバッファ層（２μｍ）（２）、さらにｎ−ＧａＡｓ動作層（３）、ｎ＋−ＧａＡｓコンタクト層（４）を順次エピタキシャル成長させてあり、コンタクト層（４）を分け、動作層（３）には溝となる第２の溝（１２）があり、第２の溝（１２）にゲート電極（１６）が設けられ、第２の溝（１２）付近のコンタクト層（４）上には、ＡｌｘＧａ１−ｘＡｓ（ｘ＝０．６）より成る高抵抗層（６）が断面三角状に設けられ、高抵抗層（６）のゲート側面にはＳｉＯ２膜（１４）が、ゲート電極に触れて設けられ、コンタクト層（４）および高抵抗層（６）の他面上にＡｕＧｅ／Ｎｉ／Ａｕから成るソース電極（１８）、ドレイン電極（１９）が設けられているＦＥＴが示されている。
　当審の拒絶の理由に引用された特開昭６１−１０２８１号公報（以下、引用例４という）には、第１頁左下欄の特許請求の範囲１に「半絶縁性単結晶基板上に高い電子移動度を有する材料から成る薄いＮ導電型能動層を具え、該能動層の表面にトランジスタのソース及びドレイン接点領域が形成される２個のオーム接点を構成する金属層を堆積し、両オーム接点間に設けた金属接点によってショットキ型ゲート電極を形成する高周波用電界効果トランジスタにおいて、誘電体層を、ソースおよびドレイン電極間の能動層と、ゲート及びドレイン電極間の能動層とに夫々設け、前記オーム接点を構成する金属層をゲート電極と短絡することなく、前記誘電体層上に連続的に延長するようにしたことを特徴とする高周波用電界効果トランジスタ。」と記載され、同３には、「前記基板を半絶縁性ヒ化ガリウムで構成する」と記載され、第４頁右下欄第１行〜第６行に、「誘電体層４を感光（フォトレジスト）ラッカーとすることもでき、…。しかし、誘電体層４を例えばポリイミド、二酸化珪素又は窒化珪素の種々の誘電体材料とすることができる。」と記載されている。
　また、「随意にこれら開口１１及び１２を経てｎ＋導電型の島３を例えばイオン注入により形成することができる。
　次に第２ｃ図に示すように、金属層５をトランジスタ全体に連続して堆積して、開口１１及び１２内の能動層２とオーム接点１７及び１８を夫々形成するような構造にする。
　例えば二酸化珪素又はポリイミドから成り金属層５よりも著しく厚い誘電体層６をかくして形成した装置全体に堆積する。さらにフォトレジスト層７で誘電体層６を被覆する。製造方法におけるこの工程を第２ｄ図に示す。
　次にマスクによりフォトレジスト層７上のゲートの位置を画成すると同時に適切な化学処理によりその区域のフォトレジスト層７に開口１３を設ける（第２ｅ図参照）。
　従って、開口を通り選択的化学腐食にさらし、誘電体層６、金属層５及び誘電体層４の厚さの空所１４に加えて能動層２に僅かな深さの空所１５を形成する。さらにフォトレジスト層を僅かにアンダーエッチして空所１４及び１５の横方向の幅を、ゲート８の長さに等しく選定したフォトレジスト層の開口１３の横方向の幅より僅かに広くなるようにする。この製造方法の工程を第２ｆ図に示す。
　ｎ導電型能動層２にショットキ接点を形成するに好適な金属から成る金属層８をかくして形成した装置全体上に堆積する。この金属層８はフォトレジスト層７の組立体のみならず、フォトレジスト層７の開口１３により画成される長さにわたって空所１５の底部をも被覆する（第２ｇ図参照）。
　空所１５の底部に堆積されたゲート電極を構成する金属層８の部分を損うことなくフォトレジスト層７及びその上の金属層８の部分を化学処理により除去する（リフトオフ法と称している）。さらに追加の化学処理により第２の誘電体層６を部分的に或いは全体的に取り除き、トランジスタの電気接続を形成し得るように開口を配設する必要がある。
　…誘電体層４の開口１１及び１２内にイオウイオン（Ｓ＋）の局部注入によるｎ＋導電型島３の形成後、金−ゲルマニウム合金により誘電体層４上にオーム接点層５を形成する。」（第４頁右下欄第７行〜第５頁右上欄第１４行）と記載されている。
　そして、第１ａ図には、ショットキゲート電極８が空所１５の底部に設けられ、誘電体層４と、ソース・ドレイン電極１７・１８が、フォトレジスト層を僅かにアンダーエッチして空所１４及び１５の横方向の幅を、ゲート８の長さに等しく選定した幅より僅かに広くなる空所に至るまで形成されたものが示されている。
　即ち、引用例４には、半絶縁性ヒ化ガリウム基板上に高い電子移動度を有する材料から成る薄いＮ導電型能動層を具え、該能動層の表面にトランジスタのソースおよびドレイン接点領域が形成される２個のオーム接点を構成する金属層を堆積し、両オーム接点間に設けた金属接点によってショットキ型ゲート電極を形成する高周波用電界効果トランジスタにおいて、誘電体層を、ソースおよびゲート電極間の能動層と、ゲート及びドレイン電極間の能動層とに夫々設け、前記オーム接点を構成する金属層をゲート電極と短絡することなく、前記誘電体層上に連続的に延長するようにされ、誘電体層４と、ソース・ドレイン電極１７・１８が、フォトレジスト層を僅かにアンダーエッチして空所１４及び１５の横方向の幅を、ゲート８の長さに等しく選定した幅より僅かに広くなる空所に至るまで形成された高周波用電界効果トランジスタが示されている。
３．　本願発明と引用例記載の発明との対比
３．１　本願発明と引用例４との対比
　引用例４の「能動層」は、本願発明の「活性層」に相当するから、本願発明と引用例４記載の発明とを対比すると、次の点で一致する。
（一致点）
　半絶縁性半導体基板上に活性層を含む半導体層が設けられており、該活性層上にソース電極及びドレイン電極に相当するオーミック電極を有し、該オーミック電極間の所望の箇所にショットキー型のゲート電極を有している電界効果トランジスタにおいて、
前記２つのオーミック電極と前記ゲート電極の間の前記活性層上にかつゲート電極と接触することなく形成された層を有していることを特徴とする電界効果トランジスタ。
（相違点）
　そして、本願発明と引用例４記載の発明とは次の点で相違している。
▲１▼本願発明は、前記活性層上にかつゲート電極と接触することなく形成された層は「活性層に比べ電子親和力の小なる不純物無添加半導体」であるのに対して、引用例４は「誘電体層」である点、
▲２▼本願発明は、「オーミック電極金属は前記不純物無添加半導体層上においてもゲート電極近傍まで形成されている」のに対して、引用例４は、「ゲート電極と短絡することなく」、フォトレジスト層を僅かにアンダーエッチして空所１４及び１５の横方向の幅を、ゲート８の長さに等しく選定した幅より僅かに広くなる空所に至るまで形成されている点。
（相違点の判断）
（相違点▲１▼について）
　本願発明の実施例では、「活性層に比べ電子親和力の小なる不純物無添加半導体」はＡｌＧａＡｓ層を用いている。そして、「活性層」としては、ＧａＡｓ層を用いている。ところで、電子親和力とは、伝導体の底から真空準位までのエネルギーのことであり、ＡｌＧａＡｓ層はＧａＡｓ層に比べ電子親和力の小であることは、周知の事実である。
　そして、引用例１には、動作層１２（ノンドープのＧａＡｓ）表面に選択的に導入し、ソース形成領域２及びドレイン形成領域３を形成し、次いでゲート電極８と、ソース電極６（ドレイン電極７）と分離する保護膜としてＧａＡｌＡｓ層を成長させており、ＧａＡｓ層上に保護層として不純物無添加のＧａＡｌＡｓ層を設けることが示されている。
　引用例２には、ｎ−ＧａＡｓ動作層（３）の上にｎ＋−ＧａＡｓコンタクト層（４）が設けられ、その上に不純物無添加のＡｌｘＧａ１−ｘＡｓ（ｘ＝０．６）より成る抵抗体層部分（１３）が断面三角状に設けられて、ゲート電極１１と、ソース電極１４（ドレイン電極１５）と分離している。引用例３では、高抵抗層（６）がゲート電極１１と、ソース電極１８（ドレイン電極１９）と分離している。
　してみると、ＧａＡｓ層上に不純物無添加のＧａＡｌＡｓ層を設けることは、よく行われることであり、引用例４の誘電体層に変えて、ＧａＡｓ層に比べ電子親和力の小であることが周知であるＡｌＧａＡｓ層とすることは当業者が任意に適応できた事項である。
　したがって、相違点▲１▼は格別のことではない。
（相違点▲２▼について）
　引用例４において、誘電体層４と、ソース・ドレイン電極１７・１８が、フォトレジスト層を僅かにアンダーエッチして空所１４及び１５の横方向の幅を、ゲート８の長さに等しく選定した幅より僅かに広くなる空所に至るまで形成された電界効果トランジスタが示されており、ソース・ドレイン電極１７・１８は、オーミック電極である。してみると、オーミック電極金属は前記誘電体層上において、ゲート電極近傍まで形成されている引用例４と、オーミック電極金属は前記不純物無添加半導体層上において、ゲート電極近傍まで形成されている本願発明と、オーミック電極とゲート電極との関係においては実質的な違いはない。
　したがって、相違点▲２▼は格別のことではない。
４．　まとめ
　相違点▲１▼、▲２▼は格別のことでないので、本願発明は引用例１ないし４記載の発明に基づいて当業者が容易に発明をすることができたものである。したがって、本願発明は、特許法第２９条第２項の規定により特許を受けることができないものである。
　よって、上記結論通り審決する。