(57)【特許請求の範囲】
【請求項１】
ａ）半導体基体（１）の表面（３）に接する第１の導電形の内部帯域（２）と、
ｂ）内部帯域（２）に接するドレイン帯域（４）と、
ｃ）上記の半導体基体（１）の表面（３）に埋め込まれている第２の導電形の少なくとも１つのベース帯域（５）と、
ｄ）ベース帯域（５）に埋め込まれている第１の導電形の少なくとも１つのソース帯域（６）と、
ｅ）それぞれベース帯域（５）とそこに埋め込まれているソース帯域（６）と接触する少なくとも１つのソース電極（７）と、
ｆ）ゲート酸化物（２２）により半導体基体（１）全体と絶縁されているゲート電極（８）と
を有する半導体基体（１）から成る電界効果により制御可能の半導体デバイスにおいて、
ｇ）前記ゲート酸化物（２２）の下方に位置する、内部帯域（２）内の中間セル帯域（１３）に、ソース側表面（３）から内部帯域（２）内に向かって延びるトレンチ（１４）が形成されており、
ｈ）該トレンチ（１４）は絶縁体で満たされており、
ｉ）該トレンチ（１４）のトレンチ壁面（１５）に対をなして第２の導電形の空乏帯域（６０）及び第１の導電形の相補性空乏帯域（６１）が設けられ、
ｊ）前記空乏帯域（６０）全体のドーピング量が相補性空乏帯域（６１）全体のドーピング量に相当する
ことを特徴とする電界効果により制御可能の半導体デバイス。
【請求項２】
トレンチ（１４）がＶ字形に形成されたことを特徴とする請求項１記載の半導体デバイス。
【請求項３】
トレンチ（１４）がＵ字形に形成されたことを特徴とする請求項１記載の半導体デバイス。
【請求項４】
１）基板上に拡散係数が互いに異なっているｐ形ドーパントとｎ形ドーパントを同量含んでいる第１のエピタキシャル層を施し、
２）第１のエピタキシャル層内にトレンチをエッチングし、
３）トレンチを第２の高オームのエピタキシャル層で満たし、
４）このように処理された基板にその後第１のエピタキシャル層を異なる速度で拡散する両ドーパントを第２のエピタキシャル層内に拡散できるようにし、拡散挙動が異なることから対の空乏帯域と相補性空乏帯域がトレンチの縁部に形成するように熱処理を施す
工程を特徴とする対に配置されている空乏帯域と相補性空乏帯域の製造方法。
【発明の詳細な説明】
本発明は、
ａ）半導体基体の表面に接する第１の導電形の内部帯域と、
ｂ）内部帯域に接するドレイン帯域と、
ｃ）上記の半導体基体の表面に埋め込まれている第２の導電形の少なくとも１つのベース帯域と、
ｄ）ベース帯域に埋め込まれている第１の導電形の少なくとも１つのソース帯域と、
ｅ）それぞれベース帯域とそこに埋め込まれているソース帯域を接触化する少なくとも１つのソース電極と、
ｆ）半導体基体全体と絶縁されているゲート電極と
を有する半導体基体から成る電界効果により制御可能の半導体デバイスに関する。
この種の電界効果により制御可能の縦型の半導体デバイスは従来技術においてずっと以前から知られている。一方ではこのデバイスは、内部帯域に接するドレイン帯域が内部帯域と同じ導電形である場合には、ＶＭＯＳ電界効果トランジスタとして知られている。また他方ではこのような電界効果により制御可能の半導体デバイスはドレイン帯域を陽極帯域として形成され内部帯域と反対の導電形に形成されている場合には、ＩＧＢＴとして知られている。
更に本発明はまた、
ａ）空間的に互いに分離され、それぞれソース電極とドレイン電極を設けられている第２の導電形のソース帯域及びドレイン帯域と、
ｂ）ソース帯域とドレイン帯域との間にあり、ドレイン帯域に接する第２の導電形のドリフト帯域と、
ｃ）ソース帯域とドリフト帯域を部分的に覆い半導体基体の表面と絶縁されているゲート電極と
を有する第１の導電形の半導体基体から成る電界効果により制御可能の半導体デバイスに関する。
このような電界効果により制御可能の横型の半導体デバイスは従来から横型ＭＯＳＦＥＴとして公知である。
冒頭に記載した半導体デバイスはイエンス・ペーター・シュテングル及びイエネ・チハニ著「パワーＭＯＳＦＥＴの実践」第２版、プフラウム出版、ミュンヘン、１９９２年に詳細に論究されている。
冒頭に記載した全ての半導体デバイスは、内部帯域もしくはドリフト帯域の厚さを増さなければならないため、ドレイン−ソース負荷区間の順方向抵抗Ｒonが半導体デバイスの電圧強度の増加につれて増大する欠点を有する。ＶＭＯＳ−ＭＯＳＦＥＴの場合、表面に関する順方向抵抗Ｒonは５０Ｖの電圧で約０．２０Ω／ｍ2であり、１０００Ｖの逆電圧では例えば約１０Ω／ｍ2の値に上昇する。
この欠点を排除するために、米国特許第５２１６２７５号明細書には均質に例えばエピタキシャルに成長させた内部帯域の代わりに第１と第２の導電形の層が交互に存在する縦型ＭＯＳＦＥＴが提案されている。その原理となる構造は特に図４及び図５並びにそれらに関連する明細書部分に示されている。特にそこでは交互するｐ形層及びｎ形層はそれぞれベース帯域及びドレイン帯域と接続されている。しかしこれにより縁部範囲がもはや自由に形成できなくなるため半導体デバイスの設計を著しく制約することになる。
従って本発明の課題は、冒頭に記載した電界効果により制御可能の半導体デバイスを、高い逆電圧にもかかわらず低い順方向抵抗が存在するように改良して従来技術で示された欠点を排除することにある。
この課題は本発明により、冒頭に記載した形式の縦型パワー半導体デバイスにおいて、内部帯域に第２の導電形の単数又は複数の空乏帯域と第１の導電形の単数又は複数の相補性空乏帯域を設け、その際空乏帯域全体のドーピング量が相補性空乏帯域全体のドーピング量に相当するようにすることにより解決される。
更に本発明の課題は、電界効果により制御可能の横型構造の半導体デバイスにおいて、ドリフト帯域内に第２の導電形の多数の空乏帯域を設け、その際ドリフト帯域全体のドーピング量が空乏帯域全体のドーピング量にほぼ相当するようにすることにより解決される。
本発明は、Ｖ−ＭＯＳＦＥＴ及びＩＧＢＴにおいて好適には対として配置された空乏帯域と相補性空乏帯域を特に電流路に沿って単純に設置することにより、一方では相補性空乏帯域により良好な導電性が保証され、他方ではドレイン電圧の上昇時にこれらの範囲が相互に空乏化し合い、それにより高い逆電圧が保証及び維持されるという利点を有する。
このように形成された半導体デバイスに逆電圧が生じると、縦型の半導体デバイスでは内部帯域と単数又は複数のベース帯域との間のｐｎ接合から始まって空間電荷帯域が形成され、その広がりは逆電圧の上昇と共に増大する。空間電荷帯域が空乏帯域にぶつかると、これらの空乏帯域は内部帯域の空乏化された範囲を介して高オームでベース帯域に接続される。更に逆電圧が上昇すると空間電荷帯域は更に広がり、その結果キャリアの一部も空乏帯域及び相補性空乏帯域から駆逐される。更に逆電圧が上昇するとキャリアは内部帯域の大部分及び空乏帯域及び相補性空乏帯域から完全に駆逐されてしまう。こうしてこの空間電荷帯域はドレイン帯域もしくは陽極帯域の方向に移動させられる。最大印加電圧では空乏帯域及び相補性空乏帯域は完全に空間電荷帯域内にある。横型ＭＯＳＦＥＴにおける空乏帯域及び相補性空乏帯域の機能もこれに類似する。
空乏帯域全体のドーピング量が相補性空乏帯域全体のドーピング量に相当するので、ドレイン電圧の上昇時にこのようにして形成されているｐ−ｎ形範囲は相互に完全に空乏化され、即ち唯１つの絶縁帯域のようになり、それにより高い逆電圧が保証及び維持される。
本発明の一実施形態では、内部帯域内の空乏帯域と相補性空乏帯域はそれぞれ対として配置されている。更に典型的には対として内部帯域に設けられている空乏帯域と相補性空乏帯域は≧０及び空間電荷帯域の幅より小さいか等しい相互間隔を有する。
本発明の別の実施形態では内部帯域内に唯１つの相補性空乏帯域を設け、その中に多数の空乏帯域を設けるようにし、その際典型的には相補性空乏帯域内の空乏帯域の相互間隔は空乏帯域と相補性空乏帯域との間の空間電荷帯域の幅より小さいか等しくされる。
この実施形態の場合相補性空乏帯域内に設けられている空乏帯域はほぼ球形、直方体形又は不規則な形状を示していてもよい。
有利には本発明のこの別の実施形態の更なる改良では相補性空乏帯域は内部帯域全体に相当する。
更に本発明は対として配置されている空乏帯域と相補性空乏帯域の製造方法にも関する。その際本発明によれば基板上に、拡散係数が明らかに互いに異なっているｐ形ドーパントとｎ形ドーパントをほぼ同量含んでいる第１のエピタキシャル層を施す。この第１のエピタキシャル層内に次いでトレンチをエッチングし、このトレンチを第２の高オームのエピタキシャル層で満たす。次いでこのように処理された基板を熱処理し、第１のエピタキシャル層の異なる速度で拡散する２つのドーパントが第２のエピタキシャル層内に拡散できるようにする。その後拡散挙動が異なることから対の空乏帯域と相補性空乏帯域がトレンチの縁部に形成される。
本発明を図面に例示し、以下に図面に基づき詳述する。その際
図１はそれぞれＡ、Ｂ、Ｃで示された範囲において異なる実現可能性を示す本発明による縦型ＭＯＳＦＥＴの部分断面図を、
図２は本発明による別のＶ−ＭＯＳＦＥＴの部分断面図を、
図３は更に別のトレンチ構造を有する本発明によるＶ−ＭＯＳＦＥＴの部分断面図を、
図４は更に別のトレンチ構造を有する本発明によるＶ−ＭＯＳＦＥＴの部分断面図を、
図５はＶ字形のトレンチ構造を有する本発明によるＶ−ＭＯＳＦＥＴの部分断面図を、
図６は本発明による横型ＭＯＳＦＥＴの部分断面図を、
図７ａ〜７ｄはそれぞれ本発明による縦型ＭＯＳＦＥＴを製造するための特徴的な処理工程を示す部分断面図を、
図８ａ及び８ｂはそれぞれ本発明による縦型ＭＯＳＦＥＴを製造するための別の処理工程を示す部分断面図を示している。
図１〜５において半導体デバイスの半導体基体が１と符号付けられている。半導体基体はソース側表面３とドレイン側表面１６を有する。半導体基体１はその表面３に接しているｎ-ドープされた内部帯域２を有する。表面３には複数のベース帯域５が埋め込まれている。これらのベース帯域５はセル形の構造を有する。このようなセル構造は条片形、六角形、三角形、円又は四角形を有していてもよい。ベース帯域５は内部帯域２と反対の導電形を有し、即ちベース帯域はこの図の場合ｐドープされている。ベース帯域５内にはそれぞれ２つの強くｎドープされたソース帯域６が埋め込まれている。ベース帯域５とソース帯域６は金属、例えばアルミニウムから成るソース電極７と接触させられている。
内部帯域２の別の側面には強くｎドープされたドレイン帯域４もしくはＩＧＢＴの場合には強くｐドープされた陽極帯域が接している。この帯域にはドレイン電極９が金属化部を介して設けられている。
ベース帯域５は中間セル帯域１３を介して空間的に互いに分離されている。
ソース側の表面３上にあるゲート酸化物２２により絶縁されてゲート電極８が配設されている。ゲート電極８は高ドープされたポリシリコンもしくは金属から成っていてもよい。
図１には本発明の種々の実施形態が見易くするために１つの図にまとめて示されている。
図１には内部帯域２内の中間セル帯域１３内に設けられている種々の空乏帯域、相補性空乏帯域１０、１１もしくは２０、２１もしくは３０、３１もしくは４０、４１が示されている。それらは互いに接触状態に、即ち互いに接触していてもよいが、しかし必ずしも互いに接触している必要はない。それらが互いに接触している場合（これは図示の空乏帯域３０と図示の相補性空乏帯域３１の場合である）にはｐｎ接合を形成する。
図示の全ての空乏帯域はｐドープされており、図示の全ての相補性空乏帯域はｎドープされている。範囲Ａで１０、ｌｌと符号付けられている空乏帯域及び相補性空乏帯域は球形に形成され、ドレイン−ソース負荷区間の電流路に沿って延びている。範囲Ｂでは相補性空乏帯域２１、３１及び空乏帯域２０、３０は糸もしくは条片状に形成されている。そこでは空乏帯域２０及び相補性空乏帯域２１は内部帯域２内に“フロート”状態で、即ち自由に浮動できるように形成されており、内部帯域２の一部だけを満たしている。しかしまたこれらの帯域は符号３０、３１で示されているようにソース側表面３からドレイン側表面１６及び／又はドレイン帯域４内にまで達することもできる。範囲Ｂに示されているように空乏帯域及び相補性空乏帯域の相互間隔ｄは≧０とすることができる。
範囲Ｃ内には別の実施形態が示されており、その際空乏帯域と相補性空乏帯域４０、４１は統計的に配分されている。その際空乏帯域及び相補性空乏帯域４０、４１の形状及び個々の空乏帯域もしくは相補性空乏帯域内のドーピング分布は不規則であってもよい。
本発明において重要なことは、空乏帯域全体のドーピング量が相補性空乏帯域全体のドーピング量にほぼ相当することである。更に注意すべきことは、設けられている空乏帯域の体積の合計が相補性空乏帯域のそれにほぼ等しいか少ないことである。
更に範囲Ｃによる配置の場合配分された空乏帯域の平均濃度は設けられている相補性空乏帯域の濃度にほぼ等しいか又は大きくするべきである。
個々の空乏帯域と相補性空乏帯域間の間隔ｄは、隣接する空乏帯域と相補性空乏帯域間がブレークダウン電圧が存在する場合、相補性空乏帯域と空乏帯域との間の空間電荷帯域の幅よりも狭いと有利である。しかし間隔ｄは範囲Ｂに示されているように零でもよい。
以下図１に示されている構造の作用を詳述する。
ドレイン電圧が低い場合相補性空乏帯域が低オームであるため導電性は良好である。ドレイン電圧が高くなると中程度の電圧、例えば３０Ｖ以下の電圧で空乏帯域もしくは相補性空乏帯域は相互に空乏化される。更に電圧を上げた場合垂直方向の電界強度が更に高められ、内部帯域２はこの電圧を受ける。
この過程は詳細には以下のようにして行われる。空乏化はゲート電極８の下のソース側表面及びベース帯域５内に埋め込まれたソース帯域６から始まる。次に空乏化は空乏帯域ないし相補性空乏帯域に進む。空間電荷帯域が最初の空乏帯域に達すると、この帯域は空間電荷帯域の電位が達している電圧に留まる。更にドレイン帯域４の方向の次の周辺部が空乏化される。この過程が層から層へと繰り返される。このようにして空間電荷帯域は内部帯域２内に入れられたドーピングの下に達するまで進む。こうして空間電荷帯域は全体としてあたかも付加的に設けられた空乏帯域及び相補性空乏帯域が存在しないかのように形成される。
その際電圧強度は内部帯域２の厚さのみにより決定される。従って本発明による装置は両方の要件、即ち高い電圧強度であると同時に低い順方向抵抗Ｒonである要件を満足する。
図２にはＶ−ＭＯＳＦＥＴに基づく本発明の別の実施形態が示されている。この場合ｎ-ドープされた内部帯域２内に中間セル帯域１３からベース帯域５の下に広がるｎドープされた相補性空乏帯域５１が設けられている。この相補性空乏帯域５１内には多数のｐドープされた空乏帯域５０が設けられている。これらの空乏帯域５０の分布は統計的又は規則的であってよい。その際凹部帯域５０は任意の形を有していてもよく、図２に示されている空乏帯域５０はほぼ球形の形を有している。またこの場合分散されている空乏帯域５０全体のドーピング量はｎドープされた相補性空乏帯域５１全体のドーピング量にほぼ等しい。更に空乏帯域５０の相互間隔は空乏帯域５０と相補性空乏帯域５１間にブレークダウン電圧がある場合空乏帯域５０と相補性空乏帯域５１間の空間電荷帯域の幅よりも狭い。
図３は本発明によるＶ−ＭＯＳＦＥＴの別の実施例を示している。このＭＯＳＦＥＴは図１もしくは図２に示されているものと内部帯域２の形状が異なる。ここではゲート酸化物２２により絶縁されているゲート電極８の下方に内部帯域２のソース側表面３からドレイン帯域４内にまで中間セル帯域１３の範囲に垂直なトレンチ１４が延びている。このトレンチ１４は部分的に又は完全に絶縁材、例えば酸化シリコン及び／又は弱くｐドープされたポリシリコンで満たされている。複数の上下に重ねられた絶縁層とその間にある弱くドープされたポリシリコンとの組合わせも可能である。
こうして絶縁材で満たされたトレンチ１４はｐドープされた空乏帯域６０を備えているｎドープされた相補性空乏帯域６１を介して内部帯域２と分離される。その際このように空乏帯域６０及び相補性空乏帯域６１により形成されるトレンチ被覆のドーピングは、ＵD電圧が空乏帯域６０と相補性空乏帯域６１との間のブレークダウン電圧よりも低い場合、空乏帯域６０と相補性空乏帯域６１がほぼ完全に空乏化されるように調整される。
トレンチ１４の断面は丸くても条片状でも又は任意であってよい。その際トレンチ１４はドレイン帯域４内にまで延びている必要はなく、むしろその深さの推移は自由に選択可能である。例えば丸いトレンチ断面を選択した場合、絶縁材で満たされたトレンチ１４を覆う空乏帯域６０及び相補性空乏帯域６１は準円筒形となる。
その場合内部帯域２とトレンチ１４との間の空乏帯域６０及び相補性空乏帯域６１のドーピングの配列は任意であり、即ち空乏帯域６０はトレンチ１４と相補性空乏帯域６１との間にも相補性空乏帯域６１と内部帯域２との間にも配置可能である。
更にトレンチ壁面１５の一部のみを空乏帯域６０及び相補性空乏帯域６１で覆うこともできる。
図４は図３に示されている装置に相応する別の実施例を示している。図３の装置との相異はゲート電極の形にある。図３に示されている装置とは異なりこの場合ゲート電極は２つに分けられているか、もしくはゲート電極を第１の部分範囲１７と第２の部分範囲１８に分割するゲート空白部１９を有する。この装置の趣旨は、このように形成されたゲート電極によりその下にあるトレンチ１４がマスクされることにある。それによりトレンチ１４の簡略化された形成方法を得ることができる。ゲートが製造中に一定の範囲のマスキングの役目をする公知の構造のように、この場合ゲートの形によりトレンチ１４の形成はゲート空白部１９の形状に応じて調整される。
図５は縦型ＭＯＳＦＥＴの別の実施例を示している。この図に示されているＶ−ＭＯＳＦＥＴも同様に図３に示されている構造にほぼ相応するが、トレンチ１４′がこの場合ほぼＶ字形のトレンチとして形成されている点で異なっている。従って空乏帯域及び相補性空乏帯域もＶ字形に形成されている。しかしまた同様にトレンチ１４′の頂点もしくは転換点をＵ字形に形成することも考えられる。この種のトレンチのＶ−ＭＯＳＦＥＴは図５に示されているようにトレンチがＶ字形に形成されていると容易に形成することができ、その際極めて小さな角度Φ、有利には５°〜１０°を使用すると有利である。更にトレンチ壁面１５′は０°の入射角でのイオン注入により高い精度で均質に覆うことができる。空乏帯域及び相補性空乏帯域の異なるドーピングはトレンチ壁面から１回又は複数回の高温処理によりドレイン帯域４及び内部帯域２の単結晶シリコン中に施される。この場合もまたそれぞれ一方のトレンチ側壁だけを空乏帯域もしくは相補性空乏帯域で覆うことが考えられる。
図６は横型ＭＯＳＦＥＴの別の実施例を示している。図６から明らかなように、横型ＭＯＳＦＥＴはｐドープされた内部帯域２を有する半導体基体１から成る。ｐドープされた内部帯域２内にはその表面３にｎドープされたソース帯域６が設けられている。ｎドープされたソース帯域６内には金属ケイ化物から成るソース電極７があり、これはソース接続端子Ｓと接続されている。更に同様にｎドープされたドレイン帯域４が半導体基体１の表面３に設けられている。ｎドープされたドレイン帯域４は同様に金属ケイ化物から成り、ドレイン接続端子Ｄを有するドレイン電極９を有する。ソース帯域６とドレイン帯域４との間には弱くｎドープされているドリフト帯域１２がある。このドリフト帯域１２内にはｐドープされた凹部帯域１０が設けられている。個々のｐドープされた凹部帯域１０の相互間隔は、設けられているｐドープされた凹部帯域１０と弱くｎドープされたドリフト帯域１２との間の空間電荷帯域の幅よりも小さいと有利である。この場合も分散されているｐドープされた空乏帯域１０全体のドーピング量は弱くｎドープされているドリフト帯域１２の全体のドーピング量とほぼ同じである。
半導体基体１上には公知のように半導体基体１全体とゲート酸化物２２を介して絶縁されているゲート電極８がある。ゲート電極８もまた公知のように、ゲート電極８とｐドープされた内部帯域２との間隔がソース帯域６からドレイン帯域４の方向に増加するように形成されている。
本発明によるこの種の横型構造の作用を以下に詳述する。ｎドープされたドリフト帯域１２が低オームであるため、低いドレイン電圧の場合その導電性は良好である。ドレイン電圧を中程度に高めると、それにより空乏帯域１０とドリフト帯域１２は相互に空乏化される。更に電圧を高めると横方向の電界強度はドリフト帯域１２の全容積が空乏化されるように高められる。ドリフト帯域１２とソース帯域６との間にある内部帯域２の範囲はこの電圧を受け入れる。
図７ａ〜７ｄは本発明による縦型半導体デバイスの一つの製造方法を示している。ｎ+ドープされた基板９４上に第１の薄くｎ-ドープされた層９２をエピタキシャルに成長させる。この層は例えば適当なマスキング及びイオン注入により交互にｎドープもしくはｐドープされた範囲９５、９６と共にドープされる。ドーピングはもちろん他の公知方法によって行ってもよい。
その後図７ｂに見られるようにｎ-ドープされた層９７をエピタキシャルに施す。この工程の繰り返しにより多段階のエピタキシャル析出を介して最後にｎ-ドープされた帯域９２が更に設けられるべきベース帯域９８まで完成される。
使用されるマスクに応じて層ごとに全く異なる構造を形成することができる。空乏帯域９５及び相補性空乏帯域９６のドーピングは例えば、１つの層の個々の空乏帯域９５及び相補性空乏帯域９６が高温処理によりその下にある層のそれらと接続されるように選択することができ、その結果図７ｃに示されているように全体として条片状の空乏帯域９５及び条片状の相補性空乏帯域９６が形成される。しかし各層内でドープされた空乏帯域９５及び相補性空乏帯域９６は図１の範囲Ａ及びＢに示されているように互いに分離されていてもよい。マスクの適当な選択により個々の領域の統計的空間配分も得られる。
最後にベース帯域９８及びソース帯域９９を別に施されたエピタキシャル層に入れ、残りの範囲に中間セル帯域１００内の条片状の空乏帯域９５及び相補性空乏帯域９６が表面まで延びるように、例えば空乏帯域及び相補性空乏帯域の別のドーピングを行ってもよい。
図７ｄにおける縁部範囲に入れられた空乏帯域及び相補性空乏帯域は９５′及び９６′と符号付けられている。この縁部にある空乏帯域９５′及び相補性空乏帯域９６′は半導体基体内にある残りの空乏帯域９５及び相補性空乏帯域９６よりも弱くドープされていると有利である。ゲート電極１０１もしくは縁部のゲート電極１０１′及びソース電極１０２を設けるための更なる工程は公知方法で行われる。
図８ａ〜８ｃには縦型の電界効果により制御可能の半導体デバイスの別の改良された製造方法が示されている。ここでは空乏帯域９５′及び相補性空乏帯域９６′が特にエピタキシャルに析出された第１の層を迂回して設けられる。基板９４′上にｐ形ドーパントとｎ形ドーパントを同時にほぼ同量含んでいる第１のエピタキシャル層９２′を施す。その際この両ドーパントの拡散係数は明らかに互いに異なるように選択される。砒素の拡散係数がホウ素のそれよりほぼ１０倍であるので、ｐ形ドーパントとしてはホウ素が、またｎ形ドーパントとしては砒素が特に適している。
その後この第１のエピタキシャル層９２′にトレンチ９３′を所望の形状寸法にエッチングするが、その際この工程では特に良好な再現性は肝要ではない。
その後トレンチ９３′を第２の高オームのエピタキシャル層９７′で満たすが、その際この第２のエピタキシャル層９７′は結晶障害が起こらないようにしてトレンチを満たす。これは図８ｂに示されている。
最後にこのように処理された半導体基体を熱処理し、第１のエピタキシャル層９２′の異なった速度で拡散する両元素、例えばドーパントの砒素及びホウ素が第２のエピタキシャル層９７′内に拡散できるようにする。この異なる拡散係数の故に拡散の良好な方のドーパント、この場合はホウ素は第２のエピタキシャル層９７′中に増加し、一方拡散係数の劣るドーパント、この場合砒素は第１のエピタキシャル層９２′内でトレンチの縁部に多く存在することになる。
完成すべき半導体デバイスのための後の製造処理工程と組合わせてもよいこの熱処理工程の後、トレンチの縁部にそれぞれ空乏帯域９５′及び相補性空乏帯域９６′が設けられる。ｐドーピングもしくはｎドーピングの総量は最初に入れられたドーピングが上記のプロセスにより異なって分配されるので、常にほぼ等しい。従ってこのプロセスは概ね自己整合的である。
ベース帯域、ソース帯域の配設並びにゲート電極の設置及び縁部範囲の形成はこれまで記載した方法と同様に行われる。
図７及び８に示されている方法は横型ＭＯＳＦＥＴの製造を容易に改良可能にする。
要約すれば本発明により高い逆電圧を有しながら同時に低い順方向抵抗Ｒonを有する縦型及び横型ＭＯＳＦＥＴ並びにＩＧＢＴを形成することができる。重要なことは、構造化され又は統計的に対に設けられたｐ又はｎドープされた範囲の形成であり、その際負荷区間の電流路に沿って形成される条片状の範囲を設けると有利である。本発明はｐチャネルＭＯＳＦＥＴにもｎチャネルＭＯＳＦＥＴにも又は相応するＩＧＢＴにも適用することができる。
【図１】
0004047384.tif 000002
【図２】
0004047384.tif 000003
【図６】
0004047384.tif 000004
【図３】
0004047384.tif 000005
【図４】
0004047384.tif 000006
【図５】
0004047384.tif 000007
【図７ａ】
0004047384.tif 000008
【図７ｂ】
0004047384.tif 000009
【図７ｃ】
0004047384.tif 000010
【図７ｄ】
0004047384.tif 000011
【図８ａ】
0004047384.tif 000012
【図８ｂ】
0004047384.tif 000013
【図８ｃ】
0004047384.tif 000014