(57)【特許請求の範囲】
【請求項１】
維持電圧パルス列の印加によって点灯すべきセルにおいて輝度に応じた回数の表示放電を生じさせるＰＤＰの駆動方法であって、
１回の表示放電を生じさせる１パルス分の駆動過程が、
点灯すべきセルにおける対となる表示電極の電極間の容量を、当該電極間の電圧が維持電圧Ｖｓよりも高い第１の電圧Ｖｏとなるように充電する段階と、
前記第１の電圧Ｖｏによる表示放電の開始から終了までの間に、前記対となる表示電極の少なくとも一方をハイインピーダンス状態にして、駆動すべきＰＤＰに対する外部からの電力供給を遮断する段階と、
前記表示放電の終息前に前記電極間に維持電圧Ｖｓを印加する段階とをもつ
ことを特徴とするＰＤＰの駆動方法。
【請求項２】
前記容量を充電する段階において、前記第１の電圧Ｖｏよりも低い電圧を前記電極間に印加した後に前記第１の電圧Ｖｏを印加する
請求項１記載のＰＤＰの駆動方法。
【請求項３】
前記電力供給を遮断する段階において、前記電極間の電圧が前記維持電圧Ｖｓ以下になった場合には前記表示電極の対に放電電流を供給する
請求項１記載のＰＤＰの駆動方法。
【請求項４】
ＰＤＰに電圧パルス列を印加して点灯すべきセルにおいて輝度に応じた回数の表示放電を生じさせる駆動装置であって、
１回の表示放電を生じさせる１パルス分の駆動動作として、点灯すべきセルにおける対となる表示電極の電極間の容量を、当該電極間の電圧が維持電圧Ｖｓよりも高い第１の電圧Ｖｏとなるように充電し、前記第１の電圧Ｖｏによる表示放電の開始から終了までの間に、前記対となる表示電極の少なくとも一方をハイインピーダンス状態にして、前記ＰＤＰに対する電力供給を遮断し、その後に前記表示放電の終息前に前記電極間に維持電圧Ｖｓを印加する
ことを特徴とする駆動装置。
【請求項５】
面放電型のＰＤＰとそれを駆動する駆動装置とから構成される表示装置であって、
前記ＰＤＰは、表示画面内の放電空間が隔壁によってマトリクス表示の列毎に区画され、前記隔壁で挟まれた列空間が列方向に沿って周期的に狭まり、かつ前記列空間のうちの広大部のそれぞれに面放電ギャップが形成される構造をもち、
前記ＰＤＰにおいて、面放電のための電極対を構成する複数の表示電極のそれぞれが、前記表示画面の行方向に延びる帯状のバス部と、前記隔壁との交差位置毎に当該バス部から列方向に張り出した複数のギャップ形成部とからなり、
前記駆動装置は、前記ＰＤＰに維持電圧パルス列を印加して点灯すべきセルにおいて輝度に応じた回数の表示放電を生じさせる装置であって、１回の表示放電を生じさせる１パルス分の駆動動作として、点灯すべきセルにおける対となる表示電極の電極間の容量を、当該電極間の電圧が維持電圧Ｖｓよりも高い第１の電圧Ｖｏとなるように充電し、前記第１の電圧Ｖｏによる表示放電の開始から終了までの間に、前記対となる表示電極の少なくとも一方をハイインピーダンス状態にして、前記ＰＤＰに対する電力供給を遮断し、その後に前記表示放電の終息前に前記電極間に維持電圧Ｖｓを印加する
ことを特徴とする表示装置。
【請求項６】
前記複数のギャップ形成部のそれぞれは、それとともに面放電ギャップを形成する他の主電極のギャップ形成部との間で対向する辺どうしが平行でない形状にパターニングされている
請求項５記載の表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＰＤＰ（Plasma Display Panel：プラズマディスプレイパネル）の駆動方法および駆動装置に関する。
【０００２】
ＰＤＰにおいては、大型化や高精細化による画素数の増加が消費電力の増大を招いている。駆動デバイスの負担軽減および発熱対策の上で電力消費を低減する必要がある。
【０００３】
【従来の技術】
カラー表示デバイスとして、面放電形式のＡＣ型ＰＤＰが商品化されている。ここでいう面放電形式は、輝度を確保する表示放電において陽極および陰極となる電極（表示電極Ｘおよび表示電極Ｙ）を、前面側または背面側の基板の上に平行に配列し、表示電極対と交差するようにアドレス電極（第３電極）を配列する形式である。表示電極の配列には、マトリクス表示の行毎に１対ずつ配列する形態と、表示電極Ｘおよび表示電極Ｙを１本ずつ交互に等間隔に配列する形態とがある。後者の場合、配列の両端を除く表示電極は隣接する２行の表示に係わる。配列形態に係わらず、表示電極対は誘電体で被覆される。
【０００４】
面放電形式のＰＤＰの表示においては、各行に対応づけられた表示電極対の一方を行選択のためのスキャン電極として用い、スキャン電極とアドレス電極との間でのアドレス放電と、それをトリガーとした表示電極間のアドレス放電とを生じさせることによって、表示内容に応じて誘電体の帯電量（壁電荷量）を制御するアドレッシングが行われる。アドレッシングの後、表示電極対に交番極性の維持電圧 (駆動電圧とも呼称される）Ｖｓを印加する。維持電圧Ｖｓは（１）式を満たす。
【０００５】
ＶｆXY−ＶｗXY＜Ｖｓ＜ＶｆXY  …（１）
ＶｆXY：表示電極間の放電開始電圧
ＶｗXY：表示電極間の壁電圧
維持電圧Ｖｓの印加により、所定量の壁電荷の存在するセルのみでセル電圧（電極に印加する駆動電圧と壁電圧との和）が放電開始電圧ＶｆXYを越えて基板面に沿った表示用の面放電が生じる。印加周期を短くすると、視覚的に発光が連続する。
【０００６】
ＰＤＰの放電セルは基本的には２値発光素子である。したがって、中間調はフレーム期間における個々の放電セルの積分発光量を入力画像データの階調値に応じて設定することによって再現される。カラー表示は階調表示の一種であって、表示色は３原色の輝度の組合せによって決まる。階調表示には、１フレームを輝度の重み付けをした複数のサブフレーム（インタレース表示の場合はサブフィールド）で構成し、サブフレーム単位の発光（点灯）の有無の組合せによって積分発光量を設定する方法が用いられる。駆動シーケンスの概要は次のとおりである。各サブフレームに割り当てるサブフレーム期間は、画面の帯電分布を一様化するリセット期間、表示内容に応じた帯電分布を形成するアドレス期間、および交番極性のパルス列の印加によって階調値に応じた回数の表示放電（サステイン放電ともいう）を生じさせる表示期間 (サステイン期間ともいう）に大別される。リセット期間およびアドレス期間の長さは輝度の重みに係わらず一定であるが、表示期間の長さは輝度の重みが大きいほど長い。
【０００７】
従来の駆動方法は、表示期間において図１７のように表示電極Ｘと表示電極Ｙとに交互に振幅Ｖｓの単純矩形波形のサステインパルスＰｓを印加する。すなわち、表示電極Ｘと表示電極Ｙとを交互に一時的に電位Ｖｓにバイアスする。これにより、表示電極Ｘと表示電極Ｙとの間（これをＸＹ電極間という）に交番極性のパルス列が加わる。パルスベース電位 (通常はグランドレベル：ＧＮＤ）とバイアス電位との差、すなわち維持電圧Ｖｓは駆動マージン範囲内の値に設定される。駆動マージンは、放電開始電圧Ｖｆと点灯を維持するのに必要な最低の印加電圧Ｖｓｍとの差で定義される。維持電圧ＶｓをＶｆ以上とすると、アドレッシングで非点灯としたセルでも放電が起こってしまう。維持電圧ＶｓをＶｓｍ未満とすると、点灯状態のセルが消灯状態になってしまう。
【０００８】
【発明が解決しようとする課題】
ＰＤＰのセルは電源からみて容量性負荷であるので、サステインパルスＰｓの印加に際して、セルのもつ静電容量（ＣＰ）を充電する電流が流れる。通常、静電容量の端子間電圧が維持電圧Ｖｓに達した時点より遅れて表示放電が起こり、それにともなって放電電流（これを発光電流という）が流れる。従来では、放電電流がＰＤＰに接続された電源回路からセルへ供給されていた。このため、電力供給経路が長く、かつ電流がスイッチングトランジスタを含む多くの回路デバイスを経由することから、電力損失が大きく、これが発光効率を低下させるいう問題があった。
【０００９】
本発明は、電力損失を低減して発光効率を高めることを目的としている。
【００１０】
【課題を解決するための手段】
本発明においては、表示電極間の容量を表示放電が起こるように十分に充電した後、電源とセルとの通電を遮断する。この遮断と表示放電とが時間的に重なるように、充電電圧および充電期間を設定する。遮断期間に表示放電が起こると、放電電流は充電された容量から放電ギャップへ供給される。この場合、容量への充電電流と比べて急激に流れる放電電流の経路がセルの内部となるので、従来のごとく電源から放電電流を供給する場合と比べて電力損失が少ない。
【００１１】
図１は本発明に係る基本的な駆動電圧波形および放電電流波形を示す図である。駆動電圧波形は、維持電圧Ｖｓより高い電圧ＶｏをＸＹ電極間に印加する段階と、それに続くハイインピーダンス段階と、維持電圧Ｖｓを印加する段階とをもつ階段状であることを特徴としている。ハイインピーダンス段階は電源からセルへの通電を遮断する段階である。波形の立上りから電圧Ｖｏを印加する時間をＴｏ、ハイインピーダンス段階の時間をＴｄとする。この波形では、初期に電圧Ｖｏの印加によってＸＹ電極間の容量に多くの電力を供給する。その後、放電が発生すると、放電ガスに流れる電流として電力が消費される。この放電が終息するまでに外部からの電力供給を絶つと放電ガス中に流れる電力はＸＹ電極間の容量から供給されることになる。その後、放電が終息する前に印加電圧を適当な電圧Ｖｓとすることで、終了状態での壁電荷量が点灯維持に適するようにコントロールされる。
【００１２】
図２は電圧Ｖｏに対する効率の依存性を示すグラフ、図３は駆動電圧マージンを示すグラフである。発光効率は、放電電流のうちの容量による供給分の割合に依存する。通電を遮断する期間に放電電流のピークが現れるように電圧Ｖｏを設定するのが望ましい。図３が示すとおり、電圧Ｖｏを変更しても十分な駆動マージンを確保することができる。本発明の駆動波形によれば、駆動マージンを損なわずに電力損失を低減することができ、これによって発光効率を高めることができる。
【００１３】
【発明の実施の形態】
図４は本発明に係る表示装置の構成図である。表示装置１００は、ｎ行ｍ列のカラー表示画面を有した面放電型のＰＤＰ１と、セルの発光を制御するドライブユニット７０とから構成されており、壁掛け式テレビジョン受像機、コンピュータシステムのモニターなどとして利用される。
【００１４】
ＰＤＰ１は一対の基板構体１０，２０からなる。基板構体とは、ガラス基板上に電極その他の構成要素を設けた構造体を意味する。ＰＤＰ１では、表示放電を生じさせるための電極対を構成する表示電極Ｘ，Ｙが同一方向に配列され、これら表示電極Ｘ，Ｙと交差するようにアドレス電極Ａが配列されている。表示電極Ｘ，Ｙは画面の行方向（水平方向）に延び、誘電体および保護膜で覆われている。表示電極Ｙはスキャン電極として用いられる。アドレス電極Ａは列方向（垂直方向）に延びており、アドレス電極Ａはデータ電極として用いられる。図において表示電極Ｘ，Ｙの参照符号の添字（１，ｎ）は対応する“行" の配列順位を示し、アドレス電極Ａの参照符号の添字（１〜ｍ）は対応する“列" の配列順位を示す。行は列方向の配置順序が等しい列数分（ｍ個）のセルの集合であり、列は行方向の配置順序が等しい行数分（ｎ個）のセルの集合である。また、括弧内のアルファベットＲ，Ｇ，Ｂはそれを付した要素に対応するセルの発光色を示す。
【００１５】
ドライブユニット７０は、コントローラ７１、電源回路７３、Ｘドライバ８１、Ｙドライバ８４、およびＡドライバ８８を有している。ドライブユニット７０にはＴＶチューナ、コンピュータなどの外部装置からＲ，Ｇ，Ｂの３色の輝度レベルを示すフレームデータＤｆが各種の同期信号とともに入力される。フレームデータＤｆはコントローラ７１の中のフレームメモリに一時的に記憶される。コントローラ７１は、フレームデータＤｆを階調表示のためのサブフレームデータＤｓｆに変換してＡドライバ８８へ送る。サブフレームデータＤｓｆは１セル当たり１ビットの表示データの集合であって、その各ビットの値は該当する１つのサブフレームにおけるセルの発光の要否、厳密にはアドレス放電の要否を示す。なお、インタレース表示の場合には、フレームを構成する複数のフィールドのそれぞれが複数のサブフィールドで構成され、サブフィールド単位の発光制御が行われる。ただし、発光制御の内容はプログレッシブ表示の場合と同様である。
【００１６】
図５は表示画面のセル配列を示す平面図である。
表示画面において放電空間３０は規則的に蛇行する隔壁２９によって列ごとに区画され、広大部（行方向の幅の大きい部分）３１Ａと狭窄部（幅の小さい部分）３１Ｂとが交互に並ぶ列空間３１が形成されている。すなわち、各隔壁２９は平面視において一定の周期および幅で波打っており、隣り合う隔壁２９との距離が列方向における等間隔の位置ごとに一定値より小さくなるように配置されている。一定値とは放電の抑止が可能な寸法であり、ガス圧などの放電条件によって定まる。隣り合う隔壁で挟まれた列空間３１が全ての行に跨がって連続する構造は、列単位のプライミングによる駆動の容易化、蛍光体層の膜厚の均一化、および製造における排気処理の容易化を図る上で有利である。狭窄部３１Ｂでは面放電が生じにくく、広大部３１Ａが実質的に発光に寄与する。したがって、各行において１列置きにセルが配置されることになる。そして、隣り合う２つの行に注目すると、セルの配置される列が１列毎に交互に入れ替わる。つまり、セルは行方向および列方向の双方において千鳥状に並ぶ。各セルＣは表示画面における１つの広大部３１Ａの範囲内の構造体である。図では代表として５個のセルＣを鎖線の円で示してある（図を見やすくするために円は実際より若干大きい範囲を囲んでいる）。ＰＤＰ１では、ＲＧＢの計３つのセルによって１つの画素が構成され、カラー表示の３色の配列形式は三角（デルタ）配列形式である。三角配列は、行方向においてセルの幅が画素ピッチの１／３よりも大きく、インライン配列に比べて高精細化に有利である。また、画面のうちの非発光領域の占める割合が小さいので、高輝度の表示を行うことができる。なお、必ずしも水平方向を行方向とする必要はなく、垂直方向を行方向とし水平方向を列方向としてもよい。
【００１７】
図６はＰＤＰのセル構造を示す斜視図である。
ＰＤＰ１では、前面側のガラス基板１１の内面に表示電極Ｘ，Ｙ、誘電体層１７および保護膜１８が設けられ、背面側のガラス基板２１の内面にアドレス電極Ａ、絶縁層２４、隔壁２９、および蛍光体層２８Ｒ，２８Ｇ，２８Ｂが設けられている。表示電極Ｘ，Ｙは、それぞれが面放電ギャップを形成する透明導電膜４１とバス導体としての金属膜４２とから構成され、列方向に一定の間隔（面放電ギャップ）を隔てて交互に配列されている。面放電ギャップのギャップ方向、すなわち表示電極Ｘ，Ｙの対峙方向は列方向である。
【００１８】
図７は表示電極の形状を示す平面図である。
表示電極Ｘ，Ｙのそれぞれは、列方向に蛇行しながら行方向に延びる透明導電膜４１と、広大部３１Ａを避けるように隔壁２９に沿って蛇行しながら行方向に延びる帯状の金属膜４２とで構成される。透明導電膜４１は、波打つように湾曲した帯状であって、列毎に金属膜４２から広大部３１Ａに向かって張り出す弧状のギャップ形成部を有した形状にパターニングされている。各広大部３１Ａにおいて、表示電極Ｘのギャップ形成部と表示電極Ｙのギャップ形成部とが対峙し、鼓状の面放電ギャップを形成する。対峙するギャップ形成部の対において、対向する辺どうしは平行でない。なお、帯状の透明導電膜４１の幅は規則的に変化してもよい。
【００１９】
この電極形状によれば、直線帯状とする場合と比べて、面放電ギャップ長（最短電極間距離）を増大させずに電極間距離の静電容量を低下させることができる。また、広大部３１Ａの行方向中央での透明導電膜４１と金属膜４２との距離が大きいので、透明導電膜４１と金属膜４２との隙間での電界強度が小さくなり、行間の放電干渉を防止することができる。さらに、副次的な効果として、金属膜４２による遮光が軽減されて発光効率が高まる。
【００２０】
図８はフレーム分割の概念図である。ＰＤＰ１による表示では、２値の点灯制御によってカラー再現を行うために、入力画像である時系列のフレームＦを所定数ｑのサブフレームＳＦに分割する。つまり、各フレームＦをｑ個のサブフレームＳＦの集合に置き換える。これらサブフレームＳＦに順に例えば２0 ，２1 ，２2 ，…２q-1 の重みを付与して各サブフレームＳＦの表示放電の回数を設定する。図ではサブフレーム配列が重みの順であるが、他の順序であってもよい。冗長な重み付けを最小して偽輪郭を低減してもよい。このようなフレーム構成に合わせてフレーム転送周期であるフレーム期間Ｔｆをｑ個のサブフレーム期間Ｔｓｆに分割し、各サブフレームＳＦに１つのサブフレーム期間Ｔｓｆを割り当てる。さらに、サブフレーム期間Ｔｓｆを、初期化のためのリセット期間ＴＲ、アドレッシングのためのアドレス期間ＴＡ、および点灯維持のための表示期間ＴＳに分ける。リセット期間ＴＲおよびアドレス期間ＴＡの長さが重みに係わらず一定であるのに対し、表示期間ＴＳの長さは重みが大きいほど長い。したがって、サブフレーム期間Ｔｓｆの長さも、それに該当するサブフレームＳＦの重みが大きいほど長い。駆動シーケンスはサブフレーム毎に繰り返され、ｑ個のサブフレームＳＦにおいてリセット期間ＴＲ・アドレス期間ＴＡ・表示期間ＴＳの順序は共通である。
【００２１】
以下、本発明に深く関わる表示期間ＴＳの駆動波形を例示する。
図９は駆動波形の第１例を示す図である。この例では、対をなす表示電極Ｘ，Ｙのそれぞれに対して、正の電圧、それより低い正の電圧、およびグランドレベルの３種類の電位設定をする。最も高い電圧の印加時間が短く、高い電圧から低い電圧への切換り時に破線で示すハイインピーダンス期間を設ける。なお、負の低い電圧と負の高い電圧とグランドレベルの３種類の電位設定でも同様の駆動が可能である。低い電圧の印加時間が短く，低い電圧から高い電圧に切換り時にハイインピーダンス期間を設ければよい。この例におけるＸＹ電極間の電位差の絶対値は０ボルトを含めないで２つとなる。この例は、電源の出力極性が単一でよいという長所をもつ。
【００２２】
図１０は駆動波形の第２例を示す図である。この例の駆動波形は、正の電圧と負の電圧とＧＮＤレベルの3 種類の設定電位をもつ。表示電極Ｘ，Ｙの一方に正の電圧が印加されると同時に他方の電極に負の電圧が印加される。負の電圧印加が短く、負の電圧からグランドレベルに切り換るときにハインピーダンス期間が設けられる。これと同様に、正の電圧印加時間を短くし、正の電圧からグランドレベルに切り換るときにハイインピーダンス期間を設けてもよい。ＸＹ電極間の電位差の絶対値は０ボルトを含めないで２つある。この例は耐圧の低いデバイスで電源を構成できるという長所をもつ。
【００２３】
図１１は駆動波形の第３例を示す図である。この例の駆動波形は、正の高い電圧と正の低い電圧とグランドレベルとをもつ。一方の表示電極に正の高い電圧を印加した後に、短い時間をあけて他方の表示電極を電源から切り離してハイインピーダンス状態とし、その後に正の低い電圧を印加する。これらを負の低い電圧と負の高い電圧とグランドレベルとに置き換えてもよい。ＸＹ電極間の電位差の絶対値は０ボルトを含めないで２つある。
【００２４】
図１２は駆動波形の第４例を示す図である。この例は、上述の第３例の電極電位設定を負極性側にシフトさせたものに相当する。この駆動波形は、正の電圧とグランドレベルと負の電圧とをもつ。対をなす表示電極Ｘ，Ｙを同時に負の電位とした後、一方の表示電極を正の電位とし、短い時間の後に、他方の表示電極をハイインピーダンス状態とした後にグランドレベルとする。これに代えて、表示電極Ｘ，Ｙを同時に正の電圧とした後、一方の表示電極を負の電位とし、短い時間の後に、他方の表示電極をハイインピーダンス状態とした後にグランドレベルとしてもよい。ＸＹ電極間の電位差の絶対値は０ボルトを含めないで２つある。この例では、上述の第２例と比べて、ハイインピーダンス状態とする時点とその前の電位の切換え時点との間隔が長いので、電極電位制御に用いるスイッチングデバイスに対する応答性の要求が緩和される。
【００２５】
図１３は駆動波形の第５例を示す図である。この例の駆動波形は、正の電圧とグランドレベルと負の電圧とをもつ。一方の表示電極を負の電位とした後、他方の表示電極を正の電位とし、短い時間の後に負の電位であった表示電極をハイインピーダンス状態とし、その後にハイインピーダンス状態であった表示電極をグランドレベルとする。これに代えて、一方の表示電極を正の電位とした後、他方の表示電極を負の電位とし、短い時間の後に正の電位であった表示電極をハイインピーダンス状態とし、その後にハイインピーダンス状態であった表示電極をグランドレベルとしてもよい。ＸＹ電極間の電位差の絶対値は０ボルトを含めないで３つある。ＸＹ電極間電圧の極性が反転するまでを１つのパルスとし、パルス前縁から順に印加電圧を第１レベル、第２レベル、第３レベルとすると、第２レベルが最大電圧となる。ハイインピーダンス期間で表示放電を起こすには第１レベルは第３レベルよりも低い電圧である必要がある。
【００２６】
ＸＹ電極間の電圧に注目してこの第５例を上述の第１〜第４例と比較すると、ハイインピーダンス期間がパルスの前縁から遅れている。この遅れが表示放電の発生タイミングとハイインピーダンス期間との重なりを調整する役割を担っている。第１レベルを保持する期間Ｔｓをパラメータとして、電圧Ｖｏに対する効率の依存性を図１４に示す。図１４が示すとおり第５例には、高効率化を電圧Ｖｏが低くても実現できるようになるという長所がある。
【００２７】
図１５は駆動回路の構成例を示す図、図１６はスイッチングのタイムチャートである。ここでは第４例の駆動波形を発生させる場合を説明する。
図示の回路は、正の電圧を発生する電源に接続された端子ＸＴＰ１，ＹＴＰ１、ＰＤＰ１につながれた出力端子ＸＯＵＴ，ＹＯＵＴと端子ＸＴＰ１，ＹＴＰ１との通電制御のためのスイッチＸＳｗ１，ＹＳｗ１、スイッチＸＳｗ１，ＹＳｗ１から出力端子ＸＯＵＴ，ＹＯＵＴへ向かう電流路を形成する整流素子ＸＤ１，ＹＤ１、負の電圧を発生する電源に接続された端子ＸＴＰ２，ＹＴＰ２、端子ＸＴＰ２，ＹＴＰ２と出力端子ＸＯＵＴ，ＹＯＵＴとの通電制御のためのスイッチＸＳｗ２，ＹＳｗ２、出力端子ＸＯＵＴ，ＹＯＵＴからスイッチＸＳｗ２，ＹＳｗ２へ向かう電流路を形成する整流素子ＸＤ２，ＹＤ２、グランド線に接続された端子ＸＴＰ３，ＹＴＰ３、端子ＸＴＰ３，ＹＴＰ３と出力端子ＸＯＵＴ，ＹＯＵＴとの通電制御のためのスイッチＸＳｗ３，ＹＳｗ３、スイッチＸＳｗ３，ＹＳｗ３から出力端子ＸＯＵＴ，ＹＯＵＴへ向かう電流路を形成する整流素子ＸＤ３，ＹＤ３、グランド線に接続された端子ＸＴＰ４，ＹＴＰ４、端子ＸＴＰ４，ＹＴＰ４と出力端子ＸＯＵＴ，ＹＯＵＴとの通電制御のためのスイッチＸＳｗ４，ＹＳｗ４、出力端子ＸＯＵＴ，ＹＯＵＴからスイッチＸＳｗ４，ＹＳｗ４へ向かう電流路を形成する整流素子ＸＤ４，ＹＤ４、正の電圧を発生する電源に接続された端子ＸＴＰ５，ＹＴＰ５、出力端子ＸＯＵＴ，ＹＯＵＴから端子ＸＴＰ５，ＹＴＰ５へ向かう電流路を形成する整流素子ＸＤ５，ＹＤ５、負の電圧を発生する電源に接続された端子ＸＴＰ６，ＹＴＰ６、および端子ＸＴＰ６，ＹＴＰ６から出力端子ＸＯＵＴ，ＹＯＵＴへ向かう電流路を形成する整流素子ＸＤ６，ＹＤ６を有している。
【００２８】
駆動波形において、２パルス分の駆動期間をＴ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５，Ｔ６，Ｔ７，Ｔ８に分ける。期間Ｔ１，Ｔ５では表示電極Ｘ，Ｙがともに負電位となる。期間Ｔ２，Ｔ６では表示電極Ｘ，Ｙの一方が正電位となり、かつ他方が負電位となる。期間Ｔ３，Ｔ７では、期間Ｔ２または期間Ｔ６において負電位となっていた表示電極がハイインピーダンス状態となる。期間Ｔ４，Ｔ８では、表示電極Ｘ，Ｙの一方が正電位となり、かつ他方がグランド電位となる。
【００２９】
期間Ｔ１では、スイッチＸＳｗ２，ＹＳｗ２を閉じることで出力端子ＸＯＵＴ，ＹＯＵＴを双方とも負電位としている。この時にスイッチＸＳｗ４，ＹＳｗ４は閉じていても開いていてもよい。期間Ｔ１においてスイッチＸＳｗ１，ＸＳｗ３，ＹＳｗ１，ＹＳｗ３は開いておく。また、スイッチＸＳｗ２，ＸＳｗ４は期間Ｔ２になるまでに開く。
【００３０】
期間Ｔ２において，スイッチＸＳｗ１を閉じて出力端子ＸＯＵＴを正電位とする。その際に、グランド線から出力端子ＸＯＵＴに向けて電流を流すスイッチＸＳｗ３は閉じていても開いていてもよい。期間Ｔ２ではスイッチＹＳｗ２は閉じており、出力端子ＹＯＵＴは負電位となっている。スイッチＹＳｗ４は閉じていても開いていてもよい。
【００３１】
期間Ｔ３において、スイッチＸＳｗ１，ＸＳｗ２，ＸＳｗ３，ＸＳｗ４は期間Ｔ２の状態を維持する。期間Ｔ３にスイッチＹＳｗ２を開くことで、負の電源からの電力供給を遮断する。この状態においては、出力端子ＹＯＵＴはグランドレベルよりも低電位となっているが、整流素子ＹＤ４が接続されているので、スイッチＹＳｗ４が閉じていても出力端子ＹＯＵＴはハイインピーダンス状態となる。また、この期間Ｔ３に放電が発生させると出力端子ＹＯＵＴの電位は上昇する。この電位上昇が大きいとＸＹ電極間電位差が小さくなり，壁電荷の形成が不十分となり駆動マージン不良を引き起こす。期間Ｔ３において出力端子ＹＯＵＴからグランド線へ電流を流すスイッチＹＳｗ４を閉じておくことで、出力端子ＹＯＵＴの電位をグランドレベル以上としないようにすることができる。
【００３２】
期間Ｔ４において、スイッチＸＳｗ１，ＸＳｗ２，ＸＳｗ３，ＸＳｗ４は期間Ｔ２の状態を維持する。スイッチＹＳｗ３，ＹＳｗ４を閉じることで出力端子ＹＯＵＴをグランドレベルに固定する。
【００３３】
期間Ｔ５〜Ｔ８においては，期間Ｔ１〜Ｔ４における表示電極Ｘと表示電極Ｙとの関係を入れ換えたスイッチングを行なう。
【００３４】
【発明の効果】
請求項１ないし請求項６の発明によれば、電力損失を低減して発光効率を高めることができる。
【図面の簡単な説明】
【図１】本発明に係る基本的な駆動電圧波形および放電電流波形を示す図である。
【図２】電圧Ｖｏに対する効率の依存性を示すグラフである。
【図３】駆動電圧マージンを示すグラフである。
【図４】本発明に係る表示装置の構成図である。
【図５】表示画面のセル配列を示す平面図である。
【図６】ＰＤＰのセル構造を示す斜視図である。
【図７】表示電極の形状を示す平面図である。
【図８】フレーム分割の概念図である。
【図９】駆動波形の第１例を示す図である。
【図１０】駆動波形の第２例を示す図である。
【図１１】駆動波形の第３例を示す図である。
【図１２】駆動波形の第４例を示す図である。
【図１３】駆動波形の第５例を示す図である。
【図１４】駆動波形の第５例に係る電圧Ｖｏに対する効率の依存性を示すグラフである。
【図１５】駆動回路の構成例を示す図である。
【図１６】スイッチングのタイムチャートである。
【図１７】従来の駆動電圧波形を示す図である。
【符号の説明】
１  ＰＤＰ
Ｘ，Ｙ  表示電極
Ｔ１〜Ｔ８  サブフレーム期間
７０  ドライブユニット（駆動装置）
１００  表示装置
【図１】
0004093295.tif 000002
【図２】
0004093295.tif 000003
【図３】
0004093295.tif 000004
【図４】
0004093295.tif 000005
【図５】
0004093295.tif 000006
【図６】
0004093295.tif 000007
【図７】
0004093295.tif 000008
【図８】
0004093295.tif 000009
【図９】
0004093295.tif 000010
【図１０】
0004093295.tif 000011
【図１１】
0004093295.tif 000012
【図１２】
0004093295.tif 000013
【図１３】
0004093295.tif 000014
【図１４】
0004093295.tif 000015
【図１５】
0004093295.tif 000016
【図１６】
0004093295.tif 000017
【図１７】
0004093295.tif 000018