(57)【特許請求の範囲】
【請求項１】
カラーフィルタを有しない透過型の液晶表示パネルと、
複数の色成分で構成される画像１フレームを単色成分のみで構成される複数のサブフレームに変換し、前記各サブフレームを所定の順序で出力する画像データ処理部と、
前記画像データ処理部から入力する前記サブフレームに基づいて前記液晶パネルを駆動するドライバ回路と、
複数の発光色をもつ光源から構成され前記液晶表示パネルを背面側から照射するバックライトと、
前記ドライバ回路により前記各サブフレームが前記液晶表示パネルに書き込まれるタイミングと同期して、前記バックライトを当該サブフレームの色成分に対応する発光色で時分割に点灯するように制御するバックライト制御部と、
表示順序が連続する前記サブフレーム間の差分データを画素単位で算出し、１ライン分の前記差分データに基づいて前記サブフレーム間の相違の有無をライン単位で判定する判定手段と、
前記判定手段により表示順序が連続する前記サブフレーム間の相違が無いと判定されたラインの画像データを前記液晶表示パネルに書き込むタイミングを規定するクロックの書込み周期を一時的に速める手段と、
を備え、
前記ドライバ回路は、前記書込み周期に従って前記液晶表示パネルの走査線に印加するアドレス信号のパルス幅を短縮する、
ことを特徴とする液晶表示装置。
【請求項２】
請求項１記載の液晶表示装置であって、前記サブフレーム間の相違が無いと判定されたラインの画像データを前記液晶表示パネルに書き込むタイミングを規定するクロックの書込み周期は、前記液晶表示パネルに蓄積された電荷の放電分を充電し得る期間に設定される、液晶表示装置。
【請求項３】
請求項１または２記載の液晶表示装置であって、前記書込み周期を一時的に速められるラインを、前記サブフレーム間の相違の程度が小さいラインから順番に所定数だけ指定する手段を更に備える液晶表示装置。
【請求項４】
請求項１〜３の何れか１項に記載の液晶表示装置であって、所定のフレーム数に亘る前記サブフレーム間の相違の大小を判定する第２の判定手段を備え、
前記第２の判定手段が前記サブフレーム間の相違が大きいと判定する期間、前記画像データ処理部は、少なくとも１の同色成分の前記サブフレームの表示順序が連続するように前記サブフレームを出力する、
液晶表示装置。
【請求項５】
請求項４記載の液晶表示装置であって、表示順序が連続する同色成分のサブフレームの表示期間が短縮される、液晶表示装置。
【請求項６】
請求項５記載の液晶表示装置であって、表示期間が短縮された前記サブフレームに対応する前記バックライトの輝度レベルが強められる、液晶表示装置。
【請求項７】
請求項１〜６の何れか１項に記載の液晶表示装置であって、前記サブフレームの書込みにより前記液晶表示パネルの液晶セルが応答している期間、前記バックライト制御部は、当該サブフレームの色成分に対応する光を輝度が漸次増加するように点灯させ、且つ、表示順序が隣接する直前のサブフレームの色成分に対応する光を輝度が漸次低減するように点灯させる、液晶表示装置。
【請求項８】
請求項７記載の液晶表示装置であって、前記バックライトに供給される駆動信号はＰＷＭ（パルス幅変調）信号である、液晶表示装置。
【請求項９】
請求項７記載の液晶表示装置であって、前記バックライトに供給される駆動信号は振幅変調信号である、液晶表示装置。
【請求項１０】
請求項１〜９の何れか１項に記載の液晶表示装置であって、
前記バックライトは、前記液晶表示パネルの走査線に対応して配列する複数の光源から構成されており、
前記バックライト制御部は、前記ドライバ回路の駆動速度に合わせて前記複数の光源の点灯タイミングを順次遅延するように制御する、
液晶表示装置。
【請求項１１】
請求項１〜１０の何れか１項に記載の液晶表示装置であって、前記液晶表示パネルは、ネマティック液晶のベンド配向を使用したＯＣＢ（Optically Self-Compensated Birefringence）モードの液晶表示パネルである、液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複数の発光色をもつバックライトを用いてカラー表示を行うカラー液晶表示装置に関する。
【０００２】
【従来の技術】
透過型の液晶表示装置は、その背面側に配置したバックライトから放たれた光を液晶パネルに透過させ、その透過光で画像を認識させる装置である。図２５に、透過型液晶表示装置に用いる液晶パネル１００の断面構造の一例を示す。この液晶パネル１００は、偏光フィルタ１０１，１０２の間に、互いに対向するアレイ基板１０３と、カラーフィルタ１０６を表面に載せたガラス基板１０４とを配置し、両基板１０３，１０４間に液晶層１０５を封入して構成される。尚、図示しないが、アレイ基板１０３の表面には画素電極やアクティブ素子などがマトリクス状に形成されており、カラーフィルタ１０６と液晶層１０５との間には画素電極と対向する透明電極などが形成されている。このような液晶パネル１００の背面側には、白色光１０８を放つバックライト１０７が配設され、この白色光１０８は、液晶パネル１００のカラーフィルタ１０６を透過する際に着色される。図２６に示すように、カラーフィルタ１０６は、ガラス基板１０４上に、各画素に対応するＲ（赤色），Ｇ（緑色），Ｂ（青色）の着色層をマトリクス状に形成して構成されており、各色に１つの液晶セルが対応している。
【０００３】
一方、図２７に示すように、Ｒ，Ｇ，Ｂの３種類の発光色をもつバックライト２０６Ｒ，２０６Ｇ，２０６Ｂを用いた透過型液晶表示装置も知られている。図示する液晶パネル２００は、偏光フィルタ２０１，２０２の間に、互いに対向するアレイ基板２０３とガラス基板２０４とを配置し、両基板２０３，２０４の間に液晶層２０５を封入して構成されている。その他の構造は、カラーフィルタを備えていない点を除けば、図２５に示した構造と略同じである。このような液晶パネル２００の背面側に配置されたバックライト２０６Ｒ，２０６Ｇ，２０６Ｂは、各発光色毎に時分割に点灯するように制御される。図２８に示すように、液晶パネル２００の各画素には１つの液晶セルが対応する。従って、この液晶パネル２００は、図２５に示したカラーフィルタ方式の液晶パネル１００と比べると、同一スペックの液晶セルの数は１／３の数で済み、カラーフィルタを使用しない分、光の損失が大幅に低減し、カラーフィルタ方式と同じ透過光強度を得るためのバックライト光量が少なくて済むという利点をもつ。
【０００４】
図２９と図３１は、Ｒ，Ｇ，Ｂの発光色をもつバックライトを用いた透過型液晶表示装置の従来例を示す概略構成図である。図２９に開示される液晶表示装置３００は、日本国特開２０００−２８９８４号公報に記載されている。同図中、符号３０１は、高速応答が可能な強誘電性液晶素子又は反強誘電性液晶素子を用いた液晶パネル、３０２は、Ｒ，Ｇ，Ｂの各色の光を発光するＬＥＤ（Light-Emitting Diode）群からなるバックライトを示しており、符号３０５は、液晶パネル３０１の信号線を駆動するソースドライバ、３０６は液晶パネル３０１の走査線を選択的に駆動するゲートドライバを示している。バックライト３０２から放たれた光は導光板（図示せず）を通して液晶パネル３０１の背面に照射される。また画像メモリ３０３には、液晶パネル３０１に表示される表示データＤＤが、例えばパーソナル・コンピュータなどから入力する。画像メモリ３０３は、入力する表示データＤＤを一旦記憶した後に、制御信号発生回路３０４から供給される同期信号ＳＹＮに同期して、画素単位のデータ（以下、画素データＰＤと呼ぶ。）を出力する。この画素データＰＤは、セレクタ３１０の一方の入力端子と、逆データ生成回路３０９とに伝達される。
【０００５】
制御信号発生回路３０４は同期信号ＳＹＮを生成し、ゲートドライバ３０６、基準電圧発生回路３０７、駆動電源を含むバックライト制御回路３０８に出力する。ゲートドライバ３０６は、その同期信号ＳＹＮに同期して液晶パネル３０１の走査線のオン／オフを制御する。また基準電圧発生回路３０７は、その同期信号ＳＹＮに同期して基準電圧ＶＲを生成し、ソースドライバ３０５およびゲートドライバ３０６に供給する。またバックライト制御回路３０８は、その同期信号ＳＹＮに同期した駆動電圧をバックライト３０２に供給し、バックライト３０２を構成するＬＥＤを発光させる。図３０（ａ）は、バックライトの点灯タイミングを示すタイミング・チャートである。バックライト３０２は、１フレームの表示期間（１／６０秒）中に、Ｒサブフレーム、ＧサブフレームおよびＢサブフレームにそれぞれ対応したＲ，Ｇ，Ｂの光を時分割で発光する。図３０（ｂ）は、同図（ａ）に示す各色ＬＥＤの点灯タイミングに合わせた、データ書込み走査信号とデータ消去走査信号とを示すタイミング・チャートである。
【０００６】
また逆データ生成回路３０９は、画素データＰＤの逆データ＃ＰＤを生成し、セレクタ３１０の他方の入力端子に出力する回路である。セレクタ３１０は、制御信号発生回路３０４から伝達する制御信号ＣＳに従って、画素データＰＤと逆データ＃ＰＤとの何れか一方を選択しソースドライバ３０５に出力する。ソースドライバ３０５は、画素データＰＤ又は逆データ＃ＰＤに対応した電圧信号を、液晶パネル３０１の信号線を通して各画素電極に供給する。逆データ＃ＰＤに対応した電圧信号が供給されると、図３０（ｂ）に示すデータ消去走査時に、液晶パネル３０１の各画素電極には、データ書込み走査時に印加された電界と同一強度で逆極性の電界が印加され、各画素の表示が消去される。
【０００７】
この液晶表示装置３００の表示制御方法の特徴の一つは、図３０（ａ）に示すように、バックライト３０２によるＲ，Ｇ，Ｂの発光時間のうち少なくとも２色の発光時間を相異させる点にある。またバックライト３０２による各色の発光時間は一定とされず、各色ＬＥＤの発光強度に応じてその発光時間を調整した発光シーケンスに対応するように走査信号が供給される。このようにバックライト３０２の各色ＬＥＤの発光時間と発光強度との少なくとも一方を可変に制御することで、表示色の色度の調整と広い範囲でのカラーバランス調整とが可能となる。
【０００８】
次に、図３１に示す従来の液晶表示装置３１１は、日本国特開２０００−１４７４５４号公報に開示されたものである。この液晶表示装置３１１は、バックライト３０２の構造とこのバックライト３０２の発光制御方法とを除けば、上記した図２９に示す液晶表示装置３００と略同じ機能をもつ。図３１中、図２９で示した符号と同一符号を付されたブロックは、液晶表示装置３００のそれと略同じ機能をもつ。この液晶表示装置３１１は、液晶パネル３０１の表示領域内での輝度ムラの抑制を目的としており、バックライト３０２の発光領域を複数のブロック３０２1，３０２2，３０２3に光学的に分割し、各ブロックの発光強度を相違させる特徴をもつものである。
【０００９】
【発明が解決しようとする課題】
しかしながら、上記のような従来の液晶表示装置３００，３１１では、入力する表示データＤＤに対して、サブフレームの表示順序の切り替えを制御したり、各色ＬＥＤの点灯期間や表示輝度を制御したりすることができない。またおよそ１００マイクロ秒を超える比較的応答速度の遅い液晶パネルを使用する際には、サブフレームの切り替わり時のバックライトの点灯制御や、液晶パネルに画像データを書込むタイミングの制御が重要となる。しかしながら、上記液晶表示装置３００，３１１は、高速応答が可能な強誘電性液晶物質又は反強誘電性液晶物質の使用を前提としたものであるため、バックライトの点灯制御やデータの書込みタイミングの制御については何ら開示されていない。
【００１０】
以上に鑑みて本発明が解決しようとするところは、液晶パネルへの画像データの書込みタイミングや、バックライトの点灯タイミングを制御し、表示画像の画質や表示輝度の向上を実現し得る液晶表示装置を提供する点にある。
【００１１】
【課題を解決するための手段】
上記課題を解決するため、請求項１に係る発明は、カラーフィルタを有しない透過型の液晶表示パネルと、複数の色成分で構成される画像１フレームを単色成分のみで構成される複数のサブフレームに変換し、前記各サブフレームを所定の順序で出力する画像データ処理部と、前記画像データ処理部から入力する前記サブフレームに基づいて前記液晶パネルを駆動するドライバ回路と、複数の発光色をもつ光源から構成され前記液晶表示パネルを背面側から照射するバックライトと、前記ドライバ回路により前記各サブフレームが前記液晶表示パネルに書き込まれるタイミングと同期して、前記バックライトを当該サブフレームの色成分に対応する発光色で時分割に点灯するように制御するバックライト制御部と、表示順序が連続する前記サブフレーム間の差分データを画素単位で算出し、１ライン分の前記差分データに基づいて前記サブフレーム間の相違の有無をライン単位で判定する判定手段と、前記判定手段により表示順序が連続する前記サブフレーム間の相違が無いと判定されたラインの画像データを前記液晶表示パネルに書き込むタイミングを規定するクロックの書込み周期を一時的に速める手段と、を備え、前記ドライバ回路は、前記書込み周期に従って前記液晶表示パネルの走査線に印加するアドレス信号のパルス幅を短縮することを特徴とするものである。
【００１２】
請求項２に係る発明は、請求項１記載の液晶表示装置であって、前記サブフレーム間の相違が無いと判定されたラインの画像データを前記液晶表示パネルに書き込むタイミングを規定するクロックの書込み周期は、前記液晶表示パネルに蓄積された電荷の放電分を充電し得る期間に設定されるものである。
【００１３】
請求項３に係る発明は、請求項１または２記載の液晶表示装置であって、前記書込み周期を一時的に速められるラインを、前記サブフレーム間の相違の程度が小さいラインから順番に所定数だけ指定する手段を更に備えたものである。
【００１４】
請求項４に係る発明は、請求項１〜３の何れか１項に記載の液晶表示装置であって、所定のフレーム数に亘る前記サブフレーム間の相違の大小を判定する第２の判定手段を備え、前記第２の判定手段が前記サブフレーム間の相違が大きいと判定する期間、前記画像データ処理部は、少なくとも１の同色成分の前記サブフレームの表示順序が連続するように前記サブフレームを出力するものである。
【００１５】
請求項５に係る発明は、請求項４記載の液晶表示装置であって、表示順序が連続する同色成分のサブフレームの表示期間が短縮されるものである。
【００１６】
請求項６に係る発明は、請求項５記載の液晶表示装置であって、表示期間が短縮された前記サブフレームに対応する前記バックライトの輝度レベルが強められるものである。
【００１７】
請求項７に係る発明は、請求項１〜６の何れか１項に記載の液晶表示装置であって、前記サブフレームの書込みにより前記液晶表示パネルの液晶セルが応答している期間、前記バックライト制御部は、当該サブフレームの色成分に対応する光を輝度が漸次増加するように点灯させ、且つ、表示順序が隣接する直前のサブフレームの色成分に対応する光を輝度が漸次低減するように点灯させるものである。
【００１８】
請求項８に係る発明は、請求項７記載の液晶表示装置であって、前記バックライトに供給される駆動信号はＰＷＭ（パルス幅変調）信号である。
【００１９】
請求項９に係る発明は、請求項７記載の液晶表示装置であって、前記バックライトに供給される駆動信号は振幅変調信号である。
【００２０】
請求項１０に係る発明は、請求項１〜９の何れか１項に記載の液晶表示装置であって、前記バックライトは、前記液晶表示パネルの走査線に対応して配列する複数のの光源から構成されており、前記バックライト制御部は、前記ドライバ回路の駆動速度に合わせて前記複数の光源の点灯タイミングを順次遅延するように制御するものである。
【００２１】
請求項１１に係る発明は、請求項１〜１０の何れか１項に記載の液晶表示装置であって、前記液晶表示パネルは、ネマティック液晶のベンド配向を使用したＯＣＢ（Optically Self-Compensated Birefringence）モードの液晶表示パネルである。
【００２２】
【発明の実施の形態】
以下、本発明の種々の実施の形態について説明する。
【００２３】
実施の形態１．
図１は、本発明の実施の形態１に係る液晶表示装置１を示す概略構成図である。図１において、符号１１はカラーフィルタを持たない透過型の液晶表示パネル、９はこの液晶表示パネル１１を駆動するゲートドライバ回路、１０はソースドライバ回路、１２は液晶表示パネル１１の背面を照射するバックライト、８はバックライト１２にパルス電流を供給する駆動電源８を示している。
【００２４】
バックライト制御部７は、主制御部５からの指示によりバックライト１２の点灯タイミングを決定し、その点灯タイミングに従って駆動電源８を制御する機能を有する。バックライト１２は、Ｒ，Ｇ，Ｂの各色ＬＥＤ群を備えており、液晶表示パネル１１の一端部下方に配置されている。このバックライト１２から放たれたＬＥＤ光は、液晶表示パネル１１の背面下全体に配置されたアクリル板などの導光板（図示せず）の中を全反射しつつ進行し、散乱して、液晶表示パネル１１の背面を略均一に照射する。
【００２５】
また液晶表示パネル１１は、図２７に示したように、偏光フィルタ２０１，２０２の間に、互いに対向するアレイ基板２０３とガラス基板２０４とを配置し、両基板２０３，２０４の間に液晶層２０５を封入して構成されている。また各基板２０３，２０４と液晶層２０５との間には、この液晶層２０５中の液晶分子を配向させる配向膜（図示せず）や、ＩＴＯ（Indium Tin Oxide）膜などの透明電極（図示せず）が形成されている。また図２に示すようにアレイ基板２０４の表面には、ゲートドライバ回路９に接続されるｎ（ｎ：整数）本の走査線（ゲート電極線）Ｓ1，Ｓ2，…，Ｓn-2，Ｓn-1，Ｓnが水平画素方向に沿って形成され、ソースドライバ回路１０に接続されるｍ（ｍ：整数）本の信号線（データ電極線）Ｄ1，Ｄ2，…，Ｄm-2，Ｄm-1，Ｄmが垂直画素方向に沿って形成されている。またこれら走査線Ｓ1，…，Ｓnと信号線Ｄ1，…，Ｄmとはマトリクス状に形成されており、走査線Ｓ1，…，Ｓnと信号線Ｄ1，…，Ｄmとの各交点付近に、アクティブ素子であるＴＦＴ（薄膜トランジスタ）と画素電極（図示せず）とが形成されている。またタイミング制御部６は、制御クロック信号ＣＴＬ０，ＣＴＬ１をそれぞれゲートドライバ回路９とソースドライバ回路１０とに供給する。
【００２６】
このような液晶表示パネル１１は線順次走査で駆動される。すなわち、ゲートドライバ回路９は、１フレームの表示期間に、走査線Ｓ1から走査線Ｓnまでを順次選択する。ある走査線Ｓi（１＜ｉ≦ｎ）にアドレス信号（ゲートパルス）が印加されると、当該走査線Ｓi上の全てのＴＦＴは、スイッチが入ったオン状態になる。また、ソースドライバ回路１０により各信号線Ｄ1，…，Ｄmに供給されたデータ信号が、当該走査線Ｓiに接続されたＴＦＴを介して供給され、データが書き込まれる。
【００２７】
また、前処理部２には、パーソナル・コンピュータやワークステーションなどの映像信号源からアナログの映像信号ＳＤが入力する。この前処理部２は、入力する映像信号ＳＤに対してゲイン調整やＡ／Ｄ変換などを行い、Ｒ，Ｇ，Ｂの各色８ビットのデジタル画像データＦＤをパラレルに画像データ処理部３へ出力する機能を有する。
【００２８】
尚、本実施の形態では、映像信号ＳＤはアナログ信号である。すなわち、外部の映像信号源は、デジタルデータとして蓄積している画像データを映像信号ＳＤにＤ／Ａ変換して液晶表示装置１に転送している。一方、ＴＭＤＳ（Transition Minimized Differential Signaling）方式やＬＶＤＳ（Low Voltage Differential Signaling）方式などの低電圧振幅差動伝送方式のデジタル・インターフェースを介して、映像信号源がデジタルの映像信号ＳＤを液晶表示装置１に転送する場合も考えられる。かかる場合、前処理部２は、当該デジタル・インターフェースの受信回路を有し、入力するデジタルの映像信号ＳＤを、８ビット又はそれ以上のビット数のデジタル画像データＦＤに変換して画像データ処理部３に出力する。この種のデジタル・インターフェースを使用した場合、映像信号源は、デジタルデータとして蓄積している画像信号をアナログ信号にＤ／Ａ変換しなくて済む。よって、Ｄ／Ａ変換による画像信号の劣化が無く、ＥＭＩ（Electro Magnetic Interface；電波障害）ノイズの発生も抑制されるため、画質が向上するという利点が得られる。
【００２９】
前記画像データ処理部３は、画像メモリ４に蓄積された画素データを、Ｒ，Ｂ，Ｇの順にサブフレーム単位で表示データＤＤとしてソースドライバ回路１０に出力する機能を有する集積回路である。この画像データ処理部３は、少なくとも１フレーム分の画像データＦＤを記憶する容量をもつ画像メモリ４を備えており、画像メモリ４は、前処理部２から入力する画像データＦＤをフレーム単位で一時的に記憶する。尚、１フレームは、Ｒ成分の画素データのみからなるＲサブフレーム、Ｂ成分の画素データのみからなるＢサブフレーム、そしてＧ成分の画素データのみからなるＧサブフレームで構成される。
【００３０】
前記ソースドライバ回路１０は、画像データ処理部３から入力する表示データＤＤを所定のタイミングで順次ラッチし内部に取り込む。次に、この表示データＤＤは、Ｄ／Ａ変換器でアナログ信号（階調電圧）に変換され、出力回路でインピーダンス変換された後に液晶表示パネル１１の各信号線Ｄ1，…，Ｄmに供給される。また、この表示データＤＤを各信号線Ｄ1，…，Ｄmに供給するタイミングに合わせて、バックライト１２は各色ＬＥＤを時分割で点灯するようにタイミング制御される。図３に、各色ＬＥＤを点灯する際のタイミングチャートの一例を示す。このタイミングチャートには、Ｒ，Ｂ，ＧのＬＥＤの点灯タイミング信号と、バックライト１２の発光色（Ｒ，Ｂ，Ｇ）とが示されている。また、Ｔｆはフレーム表示期間、ＴR，ＴB，ＴGはそれぞれ、Ｒ，Ｂ，ＧのＬＥＤの点灯期間である。１つのカラー画像（フレーム）は順次Ｒ，Ｂ，Ｇの３つのサブフレームに時分割され、図３に示すように、Ｒ，Ｂ，Ｇの点灯期間ＴR，ＴB，ＴGに合わせて、それぞれ、Ｒサブフレーム，Ｂサブフレーム，Ｇサブフレームの表示データＤＤが液晶表示パネル１１に書き込まれる。このように、点灯期間ＴR，ＴB，ＴGに合わせて各サブフレームの表示を高速に順番に切り替えることで１フレームを表示する方法は、フィールド順次方式と呼ばれている。
【００３１】
また画像データ処理部３は、後述する各種パラメータを保持するレジスタ群１３を備えている。図４は、このレジスタ群１３の構成を示す概略図である。後に詳述するように、レジスタ群１３は、この液晶表示装置１の電源投入時に、主制御部５から伝達される初期値を保持するレジスタ２６，３３，４２，４３と、処理途中で随時更新されるレジスタ４０，４１，４６，６６とを備えて構成されている。
【００３２】
図５は、画像データ処理部３の一部を示す概略構成図である。画像データ処理部３は、Ｒ，Ｂ，Ｇの画像データＦＤが画素単位でパラレルに入力する入力部２０と、入力した画素データをフレーム単位で一時的に記憶する画像メモリ４と、その画像メモリ４から読み出された画素データをシリアルに出力する出力部２１と、差分回路２３，２４，２５と、比較回路２７，２８，２９，３４，３５，３６とを備えている。また画像データ処理部３のレジスタ群１３は、カウンタメモリ群４０、スキップフラグレジスタ群４１、差分レベルレジスタ２６およびスキップレベルレジスタ３３を備えている。
【００３３】
前記画像メモリ４は、Ｒサブフレームを記憶するフレームメモリ２２Ｒと、Ｂサブフレームを記憶するフレームメモリ２２Ｂと、Ｇサブフレームを記憶するフレームメモリ２２Ｇ1，２２Ｇ2とから構成される。フレームメモリ２２Ｒ，２２Ｂ，２２Ｇ1，２２Ｇ2は、それぞれ、データの書込みおよび読出しを時分割で制御するアービタ回路を備えた２ポートメモリである。そのアービタ回路により、各フレームメモリ２２Ｒ，２２Ｂ，２２Ｇ1，２２Ｇ2に対する画像データＦＤの書込みと、サブフレームの読出しとを非同期で実行できる。
【００３４】
図５において、入力部２０を介して入力するＲ成分の画素データはＲin、Ｂ成分の画素データはＢin、Ｇ成分の画素データはＧinで示され、１フレーム前のＧ成分の画素データはＧpreで示されている。これら画素データＲin，Ｂin，Ｇinはパラレルに入力し、それぞれ、フレームメモリ２２Ｒ，２２Ｂ，２２Ｇ1に順次書き込まれる。またフレームメモリ（補助メモリ）２２Ｇ2にも、フレームメモリ２２Ｇ1に画素データＧinを書き込むタイミングで画素データＧinが書き込まれる。ここで、補助メモリ２２Ｇ2に記憶された画素データＧpreの読出し周期と画素データＧinの書込み周期とは一致し、画素データＧpreの読出しアドレスと画素データＧinの書込みアドレスとは一致する。但し、フレームメモリ２２Ｇ2にその画素データＧinを書き込む前に、１フレーム前の画素データＧpreの読出しを先行して行うようにタイミング制御が実行される。
【００３５】
前記差分回路２３，２４，２５は、表示順序が連続するサブフレーム間の差分データを画素単位で算出する。表示データＤＤの表示順序は、図６に示す通り、Ｒサブフレーム５０Ｒ，Ｂサブフレーム５０Ｂ，Ｇサブフレーム５０Ｇ，Ｒサブフレーム５１Ｒ，Ｂサブフレーム５１Ｂ，Ｇサブフレーム５１Ｇ，…である。他方、画像データ処理部３への画像データＦＤの入力順序は、画素単位で、Ｒ，Ｂ，Ｇ，Ｒ，Ｂ，Ｇ，…である。但し、Ｒ，Ｂ，Ｇの画素データはパラレルに同時入力する。差分回路２３は、表示順序が連続するＲサブフレームと１フレーム前のＧサブフレームとの間で、画素データＲin，Ｇpreの差分データＲin−Ｇpreを算出し、比較回路２７に出力する。また差分回路２４は、表示順序が連続するＢサブフレームとＲサブフレームとの間で、画素データＢin，Ｒinの差分データＢin−Ｒinを算出し、比較回路２８に出力する。また差分回路２５は、表示順序が連続するＧサブフレームとＢサブフレームとの間で、画素データＧin，Ｂinの差分データＧin−Ｂinを算出し、比較回路２９に出力する。
【００３６】
比較回路２７，２８，２９には、差分レベルレジスタ２６から差分レベルＤＬＶが入力しており、比較回路２７，２８，２９はそれぞれ、差分回路２３，２４，２５から入力する差分データＲin−Ｇpre，Ｂin−Ｒin，Ｇin−Ｂinの大きさと差分レベルＤＬＶの値とを比較し、各差分データの大きさが差分レベルＤＬＶの値を超えている場合には、表示順序が連続するサブフレーム間の画素データの相違が大きいと判定し、Ｈレベル（高レベル）信号をカウンタメモリ３０，３１，３２に出力する。
【００３７】
次にカウンタメモリ３０，３１，３２はそれぞれ、比較回路２７，２８，２９からＨレベル信号が入力する度に、所定の初期値を起点として計数動作（インクリメント）を実行し、計数値ＦＬＮ_Ｒ，ＦＬＮ_Ｂ，ＦＬＮ_Ｇを保持する。従って、サブフレーム間の画素データの相違が大きい程に、計数値ＦＬＮ_Ｒ，ＦＬＮ_Ｂ，ＦＬＮ_Ｇが大きくなる。カウンタメモリ３０，３１，３２は、それぞれ、１ラインに対する計数動作を実行した後は、保持する計数値ＦＬＮ_Ｒ，ＦＬＮ_Ｂ，ＦＬＮ_Ｇをそれぞれ比較回路３４，３５，３６に出力し、その後、次のラインに対する計数動作を行うために計数値ＦＬＮ_Ｒ，ＦＬＮ_Ｂ，ＦＬＮ_Ｇを初期値にリセットする。
【００３８】
比較回路３４，３５，３６には、スキップレベルレジスタ３３からスキップレベルＳＬＶが入力しており、比較回路３４，３５，３６はそれぞれ、計数値ＦＬＮ_Ｒ，ＦＬＮ_Ｂ，ＦＬＮ_ＧとスキップレベルＳＬＶとを比較し、計数値がスキップレベルＳＬＶの値未満の場合には、表示順序が連続するサブフレーム間の当該ラインの相違が小さいと判定し、Ｈレベル信号をスキップフラグレジスタ３７，３８，３９に出力する。他方、比較回路３４，３５，３６はそれぞれ、計数値がスキップレベルＳＬＶの値を超えている場合には、表示順序が連続するサブフレーム間の当該ラインの相違が大きいと判定し、Ｌレベル（低レベル）信号をスキップフラグレジスタ３７，３８，３９に出力する。
【００３９】
次に、スキップフラグレジスタ３７は、前記比較回路３４からＨレベル信号が入力したときは、当該ラインに対して"１"の値をもつスキップフラグＳＰＦ_Ｒｉ（ｉは水平ライン番号；０＜ｉ≦ｎ）を保持する。他方、スキップフラグレジスタ３７は、比較回路３４からＬレベル信号が入力したときは、当該ラインに対して"０"の値をもつスキップフラグＳＰＦ_Ｒｉが設定される。他のスキップフラグレジスタ３８，３９も、それぞれ、比較回路３５，３６から入力する信号レベルに応じて、当該ラインに対して"０"又は"１"の値をもつスキップフラグＳＰＦ_Ｂｉ，ＳＰＦ_Ｇｉを保持する。図７は、スキップフラグレジスタ３７，３８，３９のデータ構造を示す概略図である。スキップフラグレジスタ３７，３８，３９はそれぞれ、Ｒ，Ｂ，Ｇの各色サブフレームの水平ライン数に対応したスキップフラグＳＰＦ_Ｒ１，…，ＳＰＦ_Ｒｎ，ＳＰＦ_Ｂ１，…，ＳＰＦ_Ｂｎ，ＳＰＦ_Ｇ１，…，ＳＰＦ_Ｇｎを保持する記憶領域を有している。
【００４０】
以上の画像データ処理部３を有する液晶表示装置１の表示制御動作について以下に説明する。
【００４１】
上述の通り、画像データ処理部３に１フレームの画像データＦＤが入力すると、この画像データ処理部３の画像メモリ４に１フレームの画像データＦＤが格納される。同時に、スキップフラグレジスタ群４１には、スキップフラグＳＰＦ_Ｒ１，…，ＳＰＦ_Ｒｎ，ＳＰＦ_Ｂ１，…，ＳＰＦ_Ｂｎ，ＳＰＦ_Ｇ１，…，ＳＰＦ_Ｇｎが格納される。
【００４２】
これらスキップフラグＳＰＦ_Ｒ１〜ＳＰＦ_Ｇｎの全ての値が"０"の場合、すなわち、表示順序が連続するサブフレーム間のラインの相違が大きい場合の動作は次の通りである。画像メモリ４からサブフレーム単位で読み出された表示データＤＤは、ソースドライバ回路１０に供給される。ソースドライバ回路１０には、タイミング制御部６から図８に示す制御クロック信号（書込みクロック信号）ＣＴＬ１が供給されており、ソースドライバ回路１０は、この制御クロック信号ＣＴＲＬ１のタイミングに従い、入力する画素データを内蔵するシフトレジスタ（図示せず）に記憶し順次シフトさせる。シフトレジスタは水平１ラインの画素データをシフトした時点でラッチ回路（図示せず）に出力し、ラッチ回路は水平１ラインの画素データを保持する。このラッチ回路で保持された画素データは、Ｄ／Ａ変換器でアナログ信号（階調電圧）に変換され、出力回路でインピーダンス変換された後に、図８に示すデータ信号ｄ1，ｄ2，…，ｄnとして信号線Ｄ1，…，Ｄmに供給される。
【００４３】
一方、ゲートドライバ回路９には、タイミング制御部６から、図８に示す制御クロック信号（ゲートシフトクロック）ＣＴＬ０が供給されている。ゲートドライバ回路９は、このゲートシフトクロックＣＴＬ０のタイミングに従い、画素電極に電荷を蓄積するのに必要なパルス幅をもつゲートパルスを生成し、それぞれ走査線Ｓ1，…，Ｓnに供給する。またゲートパルスのタイミングに合わせて、ソースドライバ回路１０はデータ信号ｄ1，ｄ2，…，ｄnの各々を信号線Ｄ1，Ｄ2，…，Ｄmに供給し、これにより液晶表示パネル１１に表示データＤＤが書き込まれる。尚、表示データＤＤの書込みとは、液晶セルに電荷を蓄積することを意味し、前回の走査で書き込まれたデータは、次の走査でデータが書き込まれるまで保持される。
【００４４】
次に、上記スキップフラグＳＰＦ_Ｒ１〜ＳＰＦ_Ｇｎの何れかの値が"１"の場合の動作は次の通りである。説明の便宜上、画像のｉ番目の水平ラインに対応するスキップフラグの値を"１"とする。図９のタイミングチャートに示すように、タイミング制御部６は、上記スキップフラグレジスタ３７，３８，３９の何れかから、当該ｉ番目の水平ラインに対応するスキップフラグＳＰＦを取得し、当該スキップフラグＳＰＦの値が"１"の場合にゲートシフトクロックＣＴＬ０のｉ番目パルスの発生周期Ｔｓを通常の発生周期Ｔｎよりも一時的に速めて短縮する。これにより、ｉ番目のラインに対応する走査線Ｓiに印加されるゲートパルスのパルス幅Ｔｇは、通常のパルス幅Ｔｏよりも短縮される。
【００４５】
一方、タイミング制御部６は前記スキップフラグＳＰＦの"１"の値に基づいて、制御クロック信号ＣＴＬ１のｉ番目パルスの発生周期（書込み周期）Ｔａを通常の発生周期Ｔｃよりも一時的に速めて短縮する。これにより、走査線Ｓiと信号線Ｄ1，…，Ｄmとの各交点におけるアクティブ素子へのデータ信号ｄiの供給時間は短縮される。ここで、制御クロック信号ＣＴＬ１のパルスの通常の発生周期Ｔｃと、ゲートシフトクロックＣＴＬ０のパルスの通常の発生周期Ｔａとは等しく、且つ、制御クロック信号ＣＴＬ１のｉ番目パルスの発生周期Ｔａと、ゲートシフトクロックＣＴＬ０のｉ番目パルスの発生周期Ｔｓとは等しくなるようにタイミング制御が実行される。従って、先頭ラインの走査線Ｓ1から最終ラインの走査線Ｓnまで走査するのに要する遅延時間Ｔ2は、図８に示した遅延時間Ｔ1よりも短縮されるから、当該サブフレームの画像の書込み時間を短縮できる。
【００４６】
このように、本実施の形態１に係る液晶表示装置１によれば、表示順序が連続するサブフレーム間の相違の有無をライン単位で判定でき、その相違が無いと判定されたライン上の画像データの書込みを実質上スキップできる。このため、各サブフレームの表示期間を短縮できる。また、バックライト１２の点灯期間と画像の表示期間とのズレが小さくなることから、コントラストや色合いが改善された高画質の画像を表示することが可能となる。
【００４７】
実施の形態１の変形例１．
図９に示したように、上記スキップフラグＳＰＦの値が"１"のラインに対応するゲートパルスのパルス幅Ｔｇは、実際には、所定の範囲内に制御される。そのパルス幅Ｔｇが小さ過ぎると、当該ライン上の各液晶セルに蓄積された電荷が放電することによる、画像のコントラスト低下を招く場合がある。特に、同一ラインへの書込みが連続してスキップされるとその電荷の放電量が大きくなり、コントラスト低下が起こり易くなる。そこで、前記パルス幅Ｔｇは、それら各液晶セルに蓄積された電荷の放電分を充電し得る期間に設定されるのが望ましい。また、タイミング制御部６は、このようなパルス幅Ｔｇをもつゲートパルスの有効期間に合わせて制御クロック信号ＣＴＬ１を生成し、ソースドライバ回路１０は、その制御クロック信号ＣＴＬ１のｉ番目パルスの発生周期Ｔａに合わせてデータ信号ｄiを信号線Ｄ1，…，Ｄmに供給する。これにより、コントラスト低下を確実に抑制でき、高画質の画像を表示できる。
【００４８】
実施の形態１の変形例２．
また、画像の書込み時間をより高速化し解像度を高める観点からは、上述の図２に示した液晶表示パネル１１を使用する代わりに、図１０に示す液晶表示パネル１１Ａを使用するのが好ましい。この液晶表示パネル１１Ａは、互いに独立に駆動される上部構造５２と下部構造５３とを備える。上部構造５２は、第１のゲートドライバ回路９1に接続される走査線ＳＵ1，ＳＵ2，…，ＳＵk（ｋ：整数）と、第１のソースドライバ回路１０1に接続される信号線ＤＵ1，ＤＵ2，…，ＤＵmとを有しており、下部構造５３は、第２のゲートドライバ回路９2に接続される走査線ＳＬ1，ＳＬ2，…，ＳＬkと、第２のソースドライバ回路１０2に接続される信号線ＤＬ1，ＤＬ2，…，ＤＬmとを有している。このように走査線と信号線とを上部構造５２と下部構造５３とで分離して設ける点を除けば、この液晶表示パネル１１Ａの構造は、図２に示した液晶表示パネル１１のそれと同じである。
【００４９】
ソースドライバ回路１０1，１０2から供給されるデータ信号は、上部構造５２と下部構造５３とで分離されて並列に書き込まれる。従って、表示データＤＤを高速に表示することができ、比較的画素数の多い高解像度の液晶表示パネルに対しても、上記実施の形態１に係る表示制御方法を容易に適用することが可能となる。
【００５０】
実施の形態２．
次に、本発明の実施の形態２に係る液晶表示装置について説明する。図１１は、画像データ処理部３Ａの一部を示す概略構成図である。本実施の形態２に係る液晶表示装置は、上記実施の形態１の画像データ処理部３の代わりにその画像データ処理部３Ａを使用する点を除けば、上記実施の形態１に係る液晶表示装置１と略同じ構成を有する。尚、図１１中、図５に示した符号と同一符号を付されたブロックについては、図５に示す当該ブロックと略同じ機能を有するものとして詳細な説明を省略する。
【００５１】
上記実施の形態１では、表示順序が連続するサブフレーム間の相違を示す計数値ＦＬＮ_Ｒ，ＦＬＮ_Ｂ，ＦＬＮ_Ｇが、スキップレベルＳＬＶの値未満となるラインに限り、当該ライン上の画像データの書込みが実質上スキップされていた。これに対し、本実施の形態２では、画像データの書込みを実質上スキップするラインの本数（以下、スキップ数ＳＮＯと呼ぶ。）は、サブフレーム毎に予め設定される。このスキップ数ＳＮＯは、主制御部５から、図４に示したスキップ数レジスタ４２に転送され格納される。また画像データの書込みを実質上スキップするラインは、計数値ＦＬＮ_Ｒ，ＦＬＮ_Ｂ，ＦＬＮ_Ｇの小さいラインから順番に、スキップ数ＳＮＯの本数分だけ指定される。これにより画像データの書込み時間を一定の割合で速めることができる。
【００５２】
図１１に示す画像データ処理部３Ａは、上記実施の形態１に係る画像データ処理部３と同様に、画像メモリ４、差分回路２３〜２５、差分レベルレジスタ２６、比較回路２７〜２９およびカウンタメモリ群４０を備えている。このカウンタメモリ群４０の各カウンタメモリ３０，３１，３２は、それぞれ、各ラインについて計数動作を行った後、上記計数値ＦＬＮ_Ｒ，ＦＬＮ_Ｂ，ＦＬＮ_Ｇを並べ替え回路６０，６１，６２に出力する。
【００５３】
並べ替え回路６０，６１，６２は、それぞれ、１サブフレーム分の計数値ＦＬＮ_Ｒ，ＦＬＮ_Ｂ，ＦＬＮ_Ｇを昇順に並べ替えて保持する機能を有する。図１２は、Ｒサブフレーム用の並べ替え回路６０の概略構成を示す回路図である。Ｒサブフレーム用の並べ替え回路６０は、走査線Ｓ1，…，Ｓnの本数分の第１マージメモリ６６1〜第ｎマージメモリ６６nを備えており、カウンタメモリ３０から入力する計数値ＦＬＮ_Ｒと、ラインカウンタ４６から入力する当該ライン番号とをビット結合した結合データＤ0を、所定のタイミングで各マージメモリ６６1〜６６nに昇順で記憶させる。図１３は、その結合データＤ0の内部構造を示す概略図である。その結合データＤ0の上位ビットにはライン番号の値が格納され、その下位ビットには計数値ＦＬＮ_Ｒが格納されている。また、図１４は、カウンタメモリ３０のカウントタイミング信号と計数値ＦＬＮ_Ｒとの関係を示すタイミングチャートである。
【００５４】
第１マージメモリ６６1には、前記結合データＤ0が入力する。また第１マージメモリ６６1〜第ｎマージメモリ６６nは、セレクタ５８1〜５８n-1を介して多段に直列接続されている。すなわち、第ｉマージメモリ６６i（１≦ｉ≦ｎ−１）の出力データＱiは、セレクタ５８iを介して次段の第ｉ＋１マージメモリ６６i+1に入力データＤiとして出力され得る。そのセレクタ５８iは、比較回路５６iから出力される信号レベルが"Ｈ（High）"のときは"１"側端子を選択し、第ｉマージメモリ６６iの出力データＱiを次段の第ｉ＋１マージメモリ６６i+1に出力する。一方、全てのセレクタ５８1，…，５８nの"０"側端子には入力データＤ0が伝達しており、セレクタ５８i（１≦ｉ≦ｎ−１）は、比較回路５６iから出力される信号レベルが"Ｌ（Low）"のときはその"０"側端子を選択し、入力データＤ0を次段の第ｉ＋１マージメモリ６６i+1に出力データＤiとして出力する。
【００５５】
また並べ替え回路６０には水平同期信号Ｈｓが入力しており、インバータ５５はその水平同期信号Ｈｓをレベル反転した反転信号ＩＨｓを、第１マージメモリ６６1〜第ｎマージメモリ６６nのクロック端子に出力する。第１マージメモリ６６1〜第ｎマージメモリ６６nはその反転信号ＩＨｓに同期して動作するものである。また水平同期信号Ｈｓは、ＡＮＤゲート５７1，…，５７nの各々にも入力しており、これらＡＮＤゲート５７1，…，５７nは、それぞれ、比較回路５６1，…，５６nから入力する比較信号と水平同期信号Ｈｓとを論理積演算し、双方の信号レベルが"Ｈ"の期間に限り、Ｈレベル信号を各マージメモリ６６1〜６６nのイネーブル端子Ｅ１に出力するものである。
【００５６】
第１マージメモリ６６1〜第ｎマージメモリ６６nは、それぞれ、イネーブル端子Ｅ１に入力する信号レベルが"Ｈ"の期間、反転信号ＩＨｓのパルスの立上り時のエッジのタイミングで、入力するデータＤ0，Ｄ1…，Ｄn-1を取り込む。そして、取り込まれたデータＤ0，Ｄ1…，Ｄn-1は保持され、それぞれ、出力データＱ1，Ｑ2，…，Ｑnとしてセレクタ５８1，５８2，…，５８nに出力される。
【００５７】
また比較回路５６1，…，５６nは、それぞれ、マージメモリ６６1〜６６nの出力データＱ1，…，Ｑnと入力データＤ0とを比較し、出力データＱ1〜Ｑnの下位ビットの計数値ＦＬＮ_Ｒが入力データＤ0の下位ビットの計数値ＦＬＮ_Ｒ以上となる期間にＨレベル信号を出力し、それ以外の期間にはＬレベル信号を出力する。
【００５８】
このような並べ替え回路６０の動作は次の通りである。第１マージメモリ６６1〜第ｎマージメモリ６６nに保持される下位ビットのデータは、１サブフレーム分の入力データＤ0が処理される毎に、計数値ＦＬＮ_Ｒがとり得る最大値にリセットされる。
【００５９】
最初に入力する先頭ラインの入力データＤ0は、第１マージメモリ６６1と、比較回路５６1〜５６nとに伝達する。全ての比較回路５６1〜５６nは、その入力データＤ0の下位ビットの計数値ＦＬＮ_Ｒと、マージメモリ６６1〜６６nの出力データＱ1〜Ｑnの下位ビットの最大値とを比較し、ＡＮＤゲート５７1〜５７nとセレクタ５８1〜５８nとにＨレベル信号を出力する。よって、全てのＡＮＤゲート５７1〜５７nは、水平同期信号ＨｓのＨレベル期間において、全イネーブル端子Ｅ１にＨレベル信号を出力する。従って、インバータ５５からクロック端子へパルス状の反転信号ＩＨｓが入力すると、第１マージメモリ６６1は入力データＤ0を取り込み、これを保持する。並行して、全てのセレクタ５８1〜５８nは"１"側端子を選択し、第１マージメモリ６６1〜第ｎ−１マージメモリ６６n-1の出力データＱ1〜Ｑn-1を、それぞれ、第２マージメモリ６６2〜第ｎマージメモリ６６nに出力する。これにより、第１マージメモリ６６1〜第ｎ−１マージメモリ６６n-1が保持するデータは、次段の第２マージメモリ６６2〜第ｎマージメモリ６６nにシフトする。
【００６０】
また、比較回路５６i（１≦ｉ＜ｎ）が出力データＱiの下位ビットの計数値ＦＬＮ_Ｒと、入力データＤ0の下位ビットの計数値ＦＬＮ_Ｒとの大小を比較し、後者が前者よりも大きな値をもつと判定してＬレベル信号を出力したとき、ＡＮＤゲート５７iはＬレベル信号を第ｉマージメモリ６６iのクロック端子に出力する。従って、このとき、インバータ５５から反転信号ＩＨｓのパルスが発せられると、第ｉマージメモリ６６iに格納されている値はそのまま保持される。一方、セレクタ５８iは、"０"側端子を選択して入力データＤ0を次段の第ｉ＋１マージメモリ６６i+1に出力する。この第ｉ＋１マージメモリ６６i+1に格納されている計数値ＦＬＮ_Ｒは、入力データＤ0に含まれる計数値ＦＬＮ_Ｒ以上に大きいため、比較回路５６i+1からＨレベル信号が出力される。従って、インバータ５５からパルス状の反転信号ＩＨｓが発せられると、第ｉ＋１マージメモリ６６i+1は、セレクタ５８ｉから入力するデータＤiを取り込み、これを保持する。
【００６１】
このように、入力データＤ0に含まれる計数値ＦＬＮ_Ｒは、各比較回路５６1〜５６nにおいて、マージメモリ６６1〜６６nに格納されている計数値ＦＬＮ_Ｒとパラレルに比較される。第１マージメモリ６６1〜第ｉ−１マージメモリ６６i-1に保持される何れの計数値ＦＬＮ_Ｒよりも、入力データＤ0の下位ビットの計数値ＦＬＮ_Ｒの方が大きく、且つ、その入力データＤ0の下位ビットの計数値ＦＬＮ_Ｒが、第ｉマージメモリ６６iに保持される計数値ＦＬＮ_Ｒ以下の値をもつ場合、当該入力データＤ0は、セレクタ５８iを経て第ｉ＋１マージメモリ６６i+1に取り込まれ保持される。また、第ｉ＋１マージメモリ６６i+1〜第ｎ−１マージメモリ６６n-1に保持されるデータは、次段の第ｉ＋２マージメモリ６６i+2〜第ｎマージメモリ６６nにシフトする。
【００６２】
以上に説明したように、並べ替え回路６０に１サブフレーム分の入力データＤ0が入力した後は、第１マージメモリ６６1〜第ｎマージメモリ６６nに、１サブフレーム分の計数値ＦＬＮ_Ｒが昇順に並べ替えされて保持される。尚、図１１に示すＢサブフレーム用およびＧサブフレーム用の他の並べ替え回路６１，６２も、上記並べ替え回路６０と同一の回路構成および機能を有する。
【００６３】
次に、図１１に示すように、スキップフラグ選択回路６３，６４，６５はそれぞれ、並べ替え回路６０，６１，６２から、並べ替えされた上記結合データうち計数値ＦＬＮ_Ｒ，ＦＬＮ_Ｂ，ＦＬＮ_Ｇの小さなデータから順番に、スキップ数レジスタ４２に格納されているスキップ数ＳＮＯの数だけ取り込む。例えば、スキップ数ＳＮＯの値が"４"の場合、Ｒサブフレーム用のスキップフラグ選択回路６３は、図１２に示す並べ替え回路６０の第１マージメモリ６６1〜第４マージメモリ６６4の出力データＱ1〜Ｑ4を取り込むのである。
【００６４】
次に、スキップフラグ選択回路６３，６４，６５はそれぞれ、並べ替え回路６０，６１，６２から取り込んだデータの上位ビットのライン番号ｉに対応するスキップフラグＳＰＦ_Ｒｉ，ＳＰＦ_Ｂｉ，ＳＰＦ_Ｇｉの値を"１"に設定し、その他のスキップフラグの値を"０"に設定する。これらスキップフラグＳＰＦ_Ｒ１〜ＳＰＦ_Ｒｎ，ＳＰＦ_Ｂ１〜ＳＰＦ_Ｂｎ，ＳＰＦ_Ｇ１〜ＳＰＦ_Ｇｎは、スキップフラグレジスタ３７，３８，３９に格納される。
【００６５】
そして、上記実施の形態１で説明した通り、タイミング制御部６は、"１"の値をもつスキップフラグＳＰＦ_Ｒｉ，ＳＰＦ_Ｂｉ，ＳＰＦ_Ｇｉに対応するｉ番目ラインに対して、ゲートシフトクロックＣＴＬ０の当該ｉ番目パルスの発生周期を通常の発生周期よりも一時的に速めて短縮し、制御クロック信号ＣＴＬ１のｉ番目パルスの発生周期を通常の発生周期よりも一時的に速めて短縮する。これにより、Ｒ，Ｂ，Ｇのサブフレームの画像の書込み時間を、スキップ数ＳＮＯの値に応じて短縮化することができる。尚、本実施の形態では、スキップ数ＳＮＯの値は、Ｒ，Ｂ，Ｇのサブフレームで共通に設定されているが、この代わりに、各色のサブフレームで個別に設定されてもよい。
【００６６】
一般に、フィールド順次方式の液晶表示装置では、液晶表示パネル１１は、Ｒ，Ｂ，Ｇの各色サブフレームを時系列に取り込み表示するため、被表示物が動いている場合にその被表示物が各色サブフレームで異なる位置に表示されるという、所謂「色ずれ」と称する現象が起こり易い。本実施の形態２では、各色サブフレームの画像データの書込み時間を一定の割合で速めることができ、フレーム周波数を高めることが可能となることから、前述の色ずれなどの画質阻害要因を改善できる。
【００６７】
実施の形態３．
次に、本発明の実施の形態３について説明する。図１５および図１６は、本実施の形態３に係る液晶表示装置の画像データ処理部３Ｂの一部を示す概略構成図である。図１５に明示しないが、この画像データ処理部３Ｂは、上記実施の形態１，２で示した画像データ処理部３又は３Ａと同様の構成と機能を有する。
【００６８】
図１５に示すように、この画像データ処理部３Ｂは、トグル動作回路８０と、このトグル動作回路８０から出力される信号レベルに応じてオン状態とオフ状態との何れかに切り替わるスイッチ回路ＳＷ１〜ＳＷ４とを備える。トグル動作回路８０はＤフリップ・フロップであり、バーＱ端子から出力されたデータをＤ端子にフィードバックさせて構成されるトグル型フリップ・フロップである。このトグル動作回路８０は、主制御部５から供給されＳ端子に入力する表示順序切替信号Ｓ１の信号レベルが"Ｈ"の期間、Ｑ端子からＨレベル信号を出力する。このとき、スイッチ回路ＳＷ１，ＳＷ２は、そのＨレベル信号を受けてオン状態となり、スイッチ回路ＳＷ３，ＳＷ４は、インバータ８１からＬレベル信号を受けてオフ状態となる。一方、トグル動作回路８０は、表示順序切替信号Ｓ１の信号レベルが"Ｌ"の期間は、垂直同期信号Ｖｓが入力する度にＱ端子から出力する信号レベルを反転させる。このとき、スイッチ回路ＳＷ１，ＳＷ２とスイッチ回路ＳＷ３，ＳＷ４とは、フレーム周期で交互にオン状態とオフ状態とに切り替わる。
【００６９】
前記表示順序切替信号Ｓ１の信号レベルが"Ｈ"の期間、スイッチ回路ＳＷ１，ＳＷ２はオン状態となり、上記実施の形態１又は上記実施の形態２に係る表示制御方法が実行される。またカウンタメモリ３０，３１，３２から出力された計数値ＦＬＮ_Ｒ，ＦＬＮ_Ｂ，ＦＬＮ_Ｇはそれぞれ、図１６に示すように平均化回路７０，７１，７２にも出力される。平均化回路７０，７１，７２はそれぞれ、計数値ＦＬＮ_Ｒ，ＦＬＮ_Ｂ，ＦＬＮ_Ｇをサブフレーム単位で積算して平均化し、平均値Ａｖ_Ｒ，Ａｖ_Ｂ、Ａｖ_Ｇを出力する機能を有する。従って、サブフレーム間の相違が大きい程に、それら平均値Ａｖ_Ｒ，Ａｖ_Ｂ，Ａｖ_Ｇは大きな値をとることとなる。また比較回路７３，７４，７５は、それら平均値Ａｖ_Ｒ，Ａｖ_Ｂ、Ａｖ_Ｇと、レジスタ４３に格納されたフレーム間相違レベルＡＭＯＵの値との大小を比較し、前者が後者を超えているときにＨレベルの比較信号を出力する。その比較信号は上記主制御部５に伝達される。また主制御部５は、そのＨレベルの比較信号が所定のフレーム数に亘って連続的に入力したときに、サブフレーム間の相違が大きいと判断し、それら比較信号の信号レベルが"Ｌ"に変化する迄、Ｌレベルの表示順序切替信号Ｓ１をトグル動作回路８０へ出力する。
【００７０】
トグル動作回路８０は、主制御部５から、Ｌレベルの表示順序切替信号Ｓ１がＳ端子に入力する期間、Ｑ端子から、Ｈレベル信号とＬレベル信号とをフレーム周期で交互に出力する。このため、スイッチ回路ＳＷ１，ＳＷ２とスイッチ回路ＳＷ３，ＳＷ４とはフレーム単位で交互にオン状態とオフ状態とに切り替わり、出力部２１からは、Ｒ，Ｂ，Ｇ，Ｇ，Ｂ，Ｒ，Ｒ，Ｂ，Ｇ，Ｇ，Ｂ，Ｒ，…の表示順序でサブフレームが順次出力される。
【００７１】
またバックライト制御部７は、前記主制御部５からＬレベルの表示順序切替信号Ｓ１を受けて、バックライト１２の各色の点灯順序を、サブフレームの表示順序に合わせてフレーム単位で変更するように駆動電源８を制御する。図１７は、その点灯タイミングを示すタイミングチャートである。このタイミングチャートには、Ｒ，Ｂ，ＧのＬＥＤの点灯タイミング信号と、バックライト１２の発光色（Ｒ，Ｂ，Ｇ）とが示されている。図中のＴｆはフレーム表示期間である。図１７に示すように、各色の点灯順序は、Ｒ，Ｂ，Ｇ，Ｇ，Ｂ，Ｒ，Ｒ，Ｂ，Ｇ，Ｇ，Ｂ，Ｒ，…となり、ＲとＧのサブフレームの表示順序は連続する。一般的に、パーソナルコンピュータなどの映像信号源から供給される映像信号では、短時間において連続表示される同一色の画像データの変化は小さく、その相関関係は強い傾向にある。このため、ＲとＧのサブフレームの表示順序が連続することで、同一色の画像データの表示時間が長くなり、液晶の応答時間に起因するコントラストの低下などの画質劣化を改善することが可能となる。またＲ，Ｇに対して比較的低輝度のＢの画像データの表示期間が短くなるため、画面のちらつき（フリッカー）が低減する。一方、サブフレーム間の相違が小さいときは、通常のＲ，Ｂ，Ｇの表示順序を繰り返すことで、同一色の画像データがフレーム周期で繰り返し表示され、表示色に起因するフリッカーが防止される。
【００７２】
実施の形態４．
次に、本発明の実施の形態４に係る液晶表示装置による表示制御方法を説明する。本実施の形態４の表示制御方法は、上記実施の形態３に係る液晶表示装置の構成を前提としたものである。上記実施の形態３では、図１７に示したように、ＲおよびＧの同一色のサブフレームが連続的に表示される。このように同一色（Ｒ，Ｒ又はＧ，Ｇ）のサブフレームが連続表示される場合、サブフレーム間の相違は小さい、すなわちサブフレーム間の相関関係は強いことが知られている。このため、図１８に示すように、連続表示される同一色（Ｒ，Ｇ）のサブフレームのうち、時間的に先のサブフレームを表示する際の液晶の応答時間τと比較すると、時間的に後のサブフレームを表示する際の液晶の応答時間τ’は殆ど問題にならない。従って、連続表示される同一色のサブフレームの表示期間ＴR，ＴGを短縮することで、フレーム周波数を高めることができ、上述の色ずれなどの画質阻害要因を改善することが可能となる。尚、連続表示される同一色のサブフレームのうち時間的に後のサブフレームの表示期間のみを短縮させても同様の効果を得ることが可能である。
【００７３】
しかしながら、このようにサブフレームの表示期間を短縮させると、その表示期間の短縮分だけ輝度が低下し、Ｒ，Ｂ，Ｇの輝度バランスが崩れる場合がある。これを防ぐため、図１８に示すように、Ｂの輝度よりもＲ，Ｇの輝度を上げたり、若しくは、Ｒ，Ｇの輝度に対してＢの輝度を下げたりすることで、Ｒ，Ｂ，Ｇの輝度比を調整するのが望ましい。また、このようにＲ，Ｂ，Ｇの輝度比を調整することで、上記実施の形態３においてサブフレームの表示順序を切り替える際に発生し易いフリッカーを防止できる。
【００７４】
実施の形態５．
上記の実施の形態１〜４では、バックライト１２は、Ｒ，Ｇ，Ｂの各色を連続的に切り替えて点灯するように制御されていた。しかしながら、ゲートドライバ回路９が、液晶表示パネル１１の走査線を先頭ラインから最終ラインまで走査するのに時間差が生じる。一方、上記バックライト１２を構成するＬＥＤは、Ｒ，Ｂ，Ｇの各色毎に同時に点灯するように制御される。従って、走査が液晶表示パネル１１の下方（最終ライン方向）に行くにつれて、表示順序が隣接する他のサブフレームの色が混ざり込み、正確なカラー画像が得られないという、所謂「混色」の問題が知られている。かかる問題を避けるための従来法は、バックライト１２の各色の点灯期間の間に消灯期間（暗期間）を設けるというものであった。このとき、画面の上方と下方とで明るさのムラを生じさせないために、液晶表示パネル１１の全ての走査線上の液晶セルが応答した時点（液晶の偏光角が切り替わった時点）でバックライト１２を点灯させる必要がある。従って、バックライト１２の点灯期間が短くなるため、画面の表示輝度が低下する。
【００７５】
その表示輝度の低下を防止するために、本実施の形態５に係る表示制御方法では、画像データの書込み期間中、少なくとも液晶表示パネル１１の全ての液晶セルが応答する迄の期間、当該画像データのサブフレームの色の光を輝度が漸次増加するように点灯させ、且つ、表示順序が隣接する直前のサブフレームの色の光を輝度が漸次低減するように点灯させる。図１９は、各色の光の点灯タイミングを示すタイミングチャートである。図１９には、Ｒ，Ｇ，Ｂの各色ＬＥＤ光の点灯タイミング信号と、上記した制御クロック信号ＣＴＬ１と、画面の表示輝度とが示されている。
【００７６】
バックライト１２の各色ＬＥＤ群は、上記駆動電源８から供給されるＰＷＭ（パルス幅変調）パルスで駆動される。そのＰＷＭパルスは、フレーム周波数の２０倍〜１００倍の周波数で発生する。図１９に示すように、Ｒサブフレームの表示期間（書込み期間）の初期には、赤色ＬＥＤに印加されるＰＷＭパルスのデューティ比は漸次増大し、且つ、緑色ＬＥＤに印加されるＰＷＭパルスのデューティ比は漸次低減するように制御されている。また、Ｂサブフレームの表示期間の初期には、赤色ＬＥＤに印加されるＰＷＭパルスのデューティ比は漸次低減し、且つ、緑色ＬＥＤに印加されるＰＷＭパルスのデューティ比は漸次増大するように制御されている。
【００７７】
このように各サブフレームの表示期間の初期にＬＥＤ光量を漸次変化させることで、上記混色の問題を軽減できる。また従来のような消灯期間を設ける必要が無く、１フレーム周期に対するバックライト１２の点灯期間の割合が多くなるため、表示輝度は増加する。
【００７８】
ところで、上記した信号線Ｄ1，…，Ｄmに印加する階調電圧の振幅を画像データに応じて変化させると、表示画像の明るさが段階的に変化し、中間調表示ができる。一般に、この中間調表示時の液晶の応答時間τaは、中間調の無い白表示と黒表示との間を遷移する時の液晶の応答時間τbよりも短い。上記実施の形態３では、図１６に示したように、主制御部５は、比較回路７３，７４，７５からＨレベルの比較信号が所定のフレーム数に亘って連続的に入力したときに、サブフレーム間の相違が大きいと判断し、Ｌレベルの表示順序切替信号Ｓ１を出力する。そこで、図１９に示すように、各色サブフレームの表示期間（書込み期間）に対応してＬＥＤ光量を漸次変化させる期間をＴｖで表すとすれば、主制御部５は、サブフレーム間の相違が大きいと判断されたとき、前述の中間調間の応答時間τaと白黒表示間の応答時間τbとの平均値＜τ＞＝（τa＋τb）／２よりも期間Ｔｖを短く設定し、それ以外のときにはその期間Ｔｖを平均値＜τ＞以上に長く設定するように、バックライト制御部７を制御するのが望ましい。これにより、前述の混色問題をより一層軽減させることが可能となる。
【００７９】
実施の形態６．
本実施の形態６に係る表示制御方法では、上記実施の形態５に係る表示制御方法と同様に、画像データの書込み期間中、少なくとも液晶表示パネル１１の全ての液晶セルが応答する迄の期間、当該画像データのサブフレームの色の光を輝度が漸次増加するように点灯させ、且つ、表示順序が隣接する直前のサブフレームの色の光を輝度が漸次低減するように点灯させる。上記実施の形態５では、バックライト１２のＬＥＤに印加される駆動パルスはＰＷＭ方式で生成されたが、本実施の形態６では、各色ＬＥＤに印加する駆動信号は振幅変調される。これにより、ＬＥＤの輝度レベルが制御される。
【００８０】
図２０に示すように、Ｒサブフレームの表示期間（書込み期間）の初期には、赤色ＬＥＤの輝度レベルは漸次増大し、且つ、緑色ＬＥＤの輝度レベルは漸次低減するように制御されている。またＢサブフレームの表示期間の初期には、赤色ＬＥＤの輝度レベルは漸次低減し、且つ、緑色ＬＥＤの輝度レベルは漸次増大するように制御されている。
【００８１】
以上の表示制御方法では、上記実施の形態５と同様に、各サブフレームの表示期間の初期にＬＥＤ光量を漸次変化させることで、上記混色の問題を軽減できる。また従来のような消灯期間を設ける必要が無く、１フレーム周期に対するバックライト１２の点灯期間の割合が多くなるため、表示輝度は増加する。また、本実施の形態６では、高い周波数でバックライト１２の発光色を切り替える必要が無いため、ノイズの発生を抑制できる利点がある。
【００８２】
実施の形態７．
次に、本発明の実施の形態７について説明する。上述した通り、ゲートドライバ回路９による走査が先頭ラインから最終ラインに至るまでに時間差が生じるため、その時間差とＬＥＤの点灯タイミングとのズレが上記の混色問題を引き起こす。そこで、本実施の形態７に係る表示制御方法は、ゲートドライバ回路９の駆動速度に合わせてバックライトを構成するＬＥＤを順次点灯させるものである。
【００８３】
図２１は、本実施の形態７に係る液晶表示装置１Ｂを示す概略構成図である。この液晶表示装置１Ｂは、図１に示した液晶表示装置１と比較すると、本実施の形態７に係る液晶表示装置１Ｂの液晶表示パネル１１の両端部下方にそれぞれバックライト１２1，１２2を配置している点が異なる。この点を除けば、液晶表示装置１Ｂの構造は、図１に示した液晶表示装置１のそれと略同じである。
【００８４】
図２２は、バックライト１２1又は１２2の一例を示す概略構成図である。このバックライト１２1又は１２2を構成するＬＥＤ群は、垂直画素方向に沿って４つのＬＥＤ群８４1，８４2，８４3，８４4に分割されており、各ＬＥＤ群は、タイミング遅延素子８３1，８３2，８３3を介して接続されている。タイミング遅延素子８３1，８３2，８３3は、駆動電源８から供給されて入力する駆動信号を所定の遅延時間だけ遅らせて出力する機能を有する。各タイミング遅延素子８３1，８３2，８３3の遅延時間を調整することにより、ゲートドライバ回路９が各走査線Ｄ1，…，Ｄnにゲートパルスを印加するタイミングに合わせて各ＬＥＤ群８４1，８４2，８４3，８４4の点灯を順次遅延させることが可能となる。
【００８５】
また、図２３は、バックライト１２1又は１２2の他の例を示す概略構成図である。同図に示す例では、バックライト１２1又は１２2を構成するＬＥＤ群は４分割されており、各ＬＥＤ群８４1，８４2，８４3，８４4は、バックライト制御部７の制御により駆動電源８から個別に駆動信号を供給される。
【００８６】
また上記バックライト１２1，１２2の各ＬＥＤ群が発する光束の広がりは、制限される。すなわち、図２４に示すように、バックライト１２1の各ＬＥＤ群８５1，８５2，８５3、８５4が発する光束の広がりを制限するのである。ＬＥＤ光の光束の広がりを制限する方法に特に制限は無く、例えば、遮光板や光学レンズなどを用いて物理的または光学的にＬＥＤ光の照射領域を制限すればよい。尚、図３１に示した従来の液晶表示装置３１１では、バックライト３０２の発光領域を複数のブロック３０２1，３０２2，３０２3に分割するという光学的な遮蔽構造をもつ。しかしながら、液晶画素は非常に密に配列しているから、この種の遮蔽構造は非常に薄く且つ精度良く設けられなければならない。更には、その遮蔽構造は運搬時の振動などにも耐え得る構造であることが要求されるが、この種の要求を満たす遮蔽構造を実現するのは困難である。
【００８７】
以上の図２２，２３に示した構成により、ゲートドライバ回路９の駆動速度に合わせて、バックライト１２1又は１２2を構成する各ＬＥＤ群の点灯遅延時間を制御できると共に、ＬＥＤ光の照射領域を制限できるため、上述の混色問題を更に軽減することが可能となる。
【００８８】
尚、本実施の形態７では、バックライト１２を構成するＬＥＤ群は４群に分割されているが、これに限らず、混色問題を軽減する観点からは、ＬＥＤ群の分割数は多い方が好ましい。しかしながら、その分割数が多くなる程に回路構成および配線が複雑になることを考慮すれば、その分割数は４〜８程度が現実的である。
【００８９】
また本実施の形態７で用いる液晶表示パネルとして、図１０に示した液晶表示パネル１１Ａを採用することもできる。隣り合うＬＥＤ群の点灯時間差を小さくする観点からは、その上部構造５２のゲートドライバ回路９1による走査を上端から中央の方向に行い、下部構造５３のゲートドライバ回路９2による走査を下端から中央の方向に行い、上記バックライト１２1，１２2を構成するＬＥＤ群の点灯タイミングをそれら走査方向に合わせて遅延させるのが望ましい。これにより上記混色問題の軽減が可能となる。尚、ゲートドライバ回路９1，９2による走査とＬＥＤ群の点灯とを、上下端から中央の方向へ行う代わりに、その逆方向となる中央から上下端の方向へ行ってもよい。
【００９０】
実施の形態８．
本発明に係る液晶表示装置では、上述の色ずれやフリッカーを改善するために、フレーム周波数を６０Ｈｚ以上に制御するのが望ましい。そのためには、液晶の応答速度がおよそ３ミリ秒（＝３×１０-3秒）以下で高速であることが要求される。このような高速応答液晶としては、数十〜数百マイクロ秒の応答速度をもつ強誘電性液晶や反強誘電性液晶などが挙げられるが、これらはネマティック液晶に比べて中間調表示時の画質や量産性の点で問題も多い。
【００９１】
このような問題点を考慮すると、本実施の形態８では、上記実施の形態１〜７に係る液晶表示装置において、ネマティック液晶のベンド配向を使用したＯＣＢ（Optically Self-Compensated Birefringence）モードを採用するのが望ましい。ベンド配向とは、液晶層の厚み方向に、上半分と下半分とで対称に液晶が配向し、光学的に自己補償（Self-Compensating）した状態を意味する。このＯＣＢモードは、階調間においても３ミリ秒以下の高速応答を可能とする。ベンド配向については、例えば、「P. J. Boss and J. A. Rahman: SID 1993 Dig., p.273(1993)」、「Y. Yamaguchi, T. Miyashita and T. Uchida: SID 1993 Dig., P.581(1995)」などの文献に記載されている。
【００９２】
【発明の効果】
以上の如く、本発明の請求項１に係る液晶表示装置によれば、表示順序が連続するサブフレーム間の相違の大小をライン単位で判定でき、その相違が無いと判定されたラインの画像データの書込みを実質上スキップできる。このためサブフレームの表示期間を短縮できる。また、バックライトの点灯期間と画像データの表示期間とのズレが小さくなることから、コントラストや色合いが改善された高画質の画像を表示することが可能となる。
【００９３】
請求項２によれば、表示画像のコントラスト低下を確実に抑制することが可能となる。
【００９４】
請求項３によれば、サブフレームの画像データの書込み期間を一定の割合で速めることができ、フレーム周波数を高めることが可能となることから、前述の色ずれなどの画質阻害要因を改善できる。
【００９５】
請求項４によれば、同一色のサブフレームの表示時間が長くなり、液晶の応答時間に起因するコントラストの低下などの画質劣化を改善することが可能となる。
【００９６】
請求項５によれば、フレーム周波数を高めることができ、上述の色ずれなどの画質阻害要因を改善することが可能となる。
【００９７】
請求項６によれば、バックライトの発光色の輝度バランスが調整され、フリッカーを防止できる。
【００９８】
請求項７，８，９によれば、混色の問題が軽減する。また従来のような消灯期間を設ける必要が無く、１フレーム周期に対するバックライトの点灯期間の割合が多くなるため、表示輝度は増加する。
【００９９】
請求項１０によれば、混色の問題を更に軽減することが可能となる。
【０１００】
請求項１１によれば、高速応答の液晶表示パネルが実現できるため、フレーム周波数を上げて上述の色ずれやフリッカーを改善することが可能となる。
【図面の簡単な説明】
【図１】  本発明の実施の形態１に係る液晶表示装置を示す概略構成図である。
【図２】  実施の形態１に係る液晶表示装置の液晶表示パネルを示す概略構成図である。
【図３】  バックライトを点灯するタイミングを示すタイミングチャートである。
【図４】  実施の形態１に係る液晶表示装置の画像データ処理部のレジスタ群の構成を示す概略図である。
【図５】  実施の形態１に係る液晶表示装置の画像データ処理部の一部を示す概略構成図である。
【図６】  表示順序が連続するサブフレーム間の差分データの算出方法を説明するための図である。
【図７】  スキップフラグレジスタのデータ構造を示す概略図である。
【図８】  実施の形態１に係る液晶表示装置の液晶表示パネルを駆動する各種信号波形を示すタイミングチャートである。
【図９】  実施の形態１に係る液晶表示装置の液晶表示パネルを駆動する各種信号波形を示すタイミングチャートである。
【図１０】  実施の形態１に係る液晶表示装置の液晶表示パネルの変形例を示す概略構成図である。
【図１１】  本発明の実施の形態２に係る液晶表示装置の画像データ処理部の一部を示す概略構成図である。
【図１２】  図１１に示す画像データ処理部を構成する並べ替え回路の概略構成を示す回路図である。
【図１３】  図１２に示す並べ替え回路のマージメモリに格納されるデータ構造を示す概略図である。
【図１４】  カウンタメモリのタイミング信号と計数値との関係を示すタイミングチャートである。
【図１５】  本発明の実施の形態３に係る液晶表示装置の画像データ処理部の一部を示す概略構成図である。
【図１６】  本発明の実施の形態３に係る液晶表示装置の画像データ処理部の一部を示す概略構成図である。
【図１７】  バックライトを点灯するタイミングを示すタイミングチャートである。
【図１８】  本発明の実施の形態４に係る表示制御方法を説明するためのタイミングチャートである。
【図１９】  本発明の実施の形態５に係る表示制御方法を説明するためのタイミングチャートである。
【図２０】  本発明の実施の形態６に係る表示制御方法を説明するためのタイミングチャートである。
【図２１】  本発明の実施の形態７に係る液晶表示装置を示す概略構成図である。
【図２２】  実施の形態７に係る液晶表示装置で使用されるバックライトの一例を示す概略構成図である。
【図２３】  実施の形態７に係る液晶表示装置で使用されるバックライトの他の例を示す概略構成図である。
【図２４】  実施の形態７に係る液晶表示装置で使用されるバックライトを示す概略図である。
【図２５】  透過型液晶表示装置に用いる従来の液晶パネルの断面構造を示す概略図である。
【図２６】  カラーフィルタの着色層の配列の一例を示す模式図である。
【図２７】  透過型液晶表示装置に用いる従来の液晶パネルの断面構造を示す概略図である。
【図２８】  液晶セルの配列の一例を示す模式図である。
【図２９】  日本国特開２０００−２８９８４号公報に開示される液晶表示装置を示す概略構成図である。
【図３０】  図２９に示す液晶表示装置の表示制御方法を説明するためのタイミング・チャートである。
【図３１】  日本国特開２０００−１４７４５４号公報に開示される液晶表示装置を示す概略構成図である。
【符号の説明】
１  液晶表示装置、１Ｂ  液晶表示装置、２  前処理部、３  画像データ処理部、３Ａ，３Ｂ  画像データ処理部、４  画像メモリ、５  主制御部、６  タイミング制御部、７  バックライト制御部、８  駆動電源、９  ゲートドライバ回路、１０  ソースドライバ回路、１１  液晶表示パネル、１１Ａ  液晶表示パネル、１２  バックライト、１３  レジスタ群。
【図１】
0004068317.tif 000002
【図２】
0004068317.tif 000003
【図３】
0004068317.tif 000004
【図４】
0004068317.tif 000005
【図５】
0004068317.tif 000006
【図６】
0004068317.tif 000007
【図７】
0004068317.tif 000008
【図８】
0004068317.tif 000009
【図９】
0004068317.tif 000010
【図１０】
0004068317.tif 000011
【図１１】
0004068317.tif 000012
【図１２】
0004068317.tif 000013
【図１３】
0004068317.tif 000014
【図１４】
0004068317.tif 000015
【図１５】
0004068317.tif 000016
【図１６】
0004068317.tif 000017
【図１７】
0004068317.tif 000018
【図１８】
0004068317.tif 000019
【図１９】
0004068317.tif 000020
【図２０】
0004068317.tif 000021
【図２１】
0004068317.tif 000022
【図２２】
0004068317.tif 000023
【図２３】
0004068317.tif 000024
【図２４】
0004068317.tif 000025
【図２５】
0004068317.tif 000026
【図２６】
0004068317.tif 000027
【図２７】
0004068317.tif 000028
【図２８】
0004068317.tif 000029
【図２９】
0004068317.tif 000030
【図３０】
0004068317.tif 000031
【図３１】
0004068317.tif 000032