(57)【特許請求の範囲】
【請求項１】
半導体材料のＳＯＩ基板（１００）を形成し；
前記ＳＯＩ基板中に加熱素子（１２）を形成し；
前記ＳＯＩ基板（１００）上にガス感知素子（２５）を形成する、
各ステップを具備し、
前記ＳＯＩ基板を形成するステップは、
単結晶半導体材料の第１のウエファ（１）上に絶縁材料層（２）を形成し；
前記絶縁材料層（２）の一部分を選択的に除去し；さらに
前記第１のウエファと前記絶縁材料層と共にエアギャップ（３）を区画するために、単結晶半導体材料の第２のウエファ（４）を前記絶縁材料層にボンディングする各ステップを具備する、化学抵抗ガスマイクロセンサを含む半導体集積回路装置の製造方法。
【請求項２】
更に、前記単結晶半導体材料の第２のウエファ（４）中に集積回路の電子的構成要素（７、８）を形成するステップを具備する、請求項１に記載の半導体集積回路装置の製造方法。
【請求項３】
前記ガス感知素子（２５）を形成するステップに引き続いて、前記第２のウエファの表面（６）から前記エアギャップ（３）に延びるトレンチ（２８）を形成するために前記第２のウエファ（４）の部分を選択的に除去するステップを含む、請求項２に記載の半導体集積回路装置の製造方法。
【請求項４】
前記トレンチ（２８）は、実質的に前記エアギャップ（３）の周囲に沿った閉線内に延びる複数のトレンチ部分を含み、前記トレンチ部分は前記第２のウエファ（４）によって形成された接続および支持アーム（２９）によって相互に分離されるものである、請求項３に記載の半導体集積回路装置の製造方法。
【請求項５】
前記加熱素子（１２）を形成するステップは、ドーピング材を前記ＳＯＩ基板（１００）の前記エアギャップ（３）上の一部分に注入するステップからなるものである、請求項２から４の何れか１項に記載の半導体集積回路装置の製造方法。
【請求項６】
前記ＳＯＩ基板（１００）に注入するステップは、集積化される電子部品の一電導型領域（８）を注入するステップと同時に実行されるものである、請求項５に記載の半導体集積回路装置の製造方法。
【請求項７】
前記加熱素子（１２）を形成するステップは前記第２のウエファ（４）の前記エアギャップ（３）上の一部分に注入するステップからなり；さらに前記ガス感知素子（２５）を形成するステップは、前記第２のウエファ（４）上に絶縁材料の保護領域（１５’）形成し、さらに前記保護領域上にガス感知材料の感知領域（２５）を形成するステップを具備する、請求項２から４の何れか１項に記載の半導体集積回路装置の製造方法。
【請求項８】
前記ガス感知素子（２５）を形成するステップは：前記ＳＯＩ基板（１００）上に絶縁材料の保護層（１５）を形成し；さらに前記保護層（１５）上にガス感知材料の感知領域（２５）を形成するステップを具備する、請求項１から６の何れか１項に記載の半導体集積回路装置の製造方法。
【請求項９】
前記ＳＯＩ基板（１００）上に保護層（１５）を形成するステップに引き続いて：前記保護層（１５）に接触部分を開口し；前記保護層（１５）上に金属材料層（１６）を堆積し；さらに前記金属材料層（１６）を区画するステップを含み、さらに前記感知領域（２５）を形成するステップは：前記加熱素子（１２）上に窓を提供するためのマスク構造（２０）を形成し；前記ガス感知材料の層（２１、２２）を堆積し；さらに前記ガス感知材料層を区画する、各ステップを具備する、請求項８に記載の半導体集積回路装置の製造方法。
【請求項１０】
前記金属材料層（１６）を堆積するステップは、チタン、プラチナおよびクロムの３重層を堆積するステップからなる、請求項９に記載の半導体集積回路装置の製造方法。
【請求項１１】
前記金属材料装置（１６）を堆積するステップはタングステン層を堆積するステップからなる、請求項９に記載の半導体集積回路装置の製造方法。
【請求項１２】
半導体材料の基板（１００）および加熱素子（１２）とガス感知素子（２５）とを含む化学抵抗ガスマイクロセンサとを具備する半導体集積回路装置において、前記半導体材料基板はＳＯＩ基板（１００）であり、前記加熱素子（１２）は前記ＳＯＩ基板上に集積化されており、前記ＳＯＩ基板（１００）は単結晶半導体材料の第１のウエファ（１）と；前記第１のウエファ（１）上の絶縁材料層（２）と；および前記絶縁材料層（２）上の単結晶半導体材料の第２のウエファ（４）とを具備し；前記絶縁材料層は、前記第１および第２のウエファ（１、４）によって更に前記絶縁材料層（２）によって区画されるエアギャップ（３）において中断されているものである、半導体集積回路装置。
【請求項１３】
前記単結晶半導体材料の第２のウエファ（４）は集積回路の電子的構成要素（７、８）を内蔵する、請求項１２に記載の半導体集積回路装置。
【請求項１４】
前記第２のウエファ（４）の表面（６）から前記エアギャップ（３）に延びるトレンチ（２８）を具備する、請求項１３に記載の半導体集積回路装置。
【請求項１５】
前記トレンチ（２８）は、前記エアギャップ（３）の周囲に沿った閉線中に実質的に広がる複数のトレンチ部分を具備し；前記トレンチ部分は前記第２のウエファ（４）によって形成された接続および支持アーム（２９）によって相互に分離されているものである、請求項１４に記載の半導体集積回路装置。
【請求項１６】
前記加熱素子（１２）は前記第２のウエファ（４）の前記エアギャップ（３）上の一部分にドーピング材が注入された領域からなる、請求項１３から１５の何れか１項に記載の半導体集積回路装置。
【請求項１７】
前記注入領域（１２）上の前記第２のウエファ（４）の表面（６）上に延びる絶縁材料の保護領域（１５）と；さらに前記保護領域（１５）の一部分上に延びるガス感知材料の感知領域（２５）とを具備する、請求項１６に記載の半導体集積回路装置。
【請求項１８】
前記注入および感知領域（１２、２５）および集積化される電子部品のための電導領域（８）に電気的に接続された金属材料の接触領域（１６ｃ、１６ｂ、１６ａ）を具備し；さらに前記金属材料はチタン、プラチナおよびクロムの３重層からなる、請求項１７に記載の半導体集積回路装置。
【請求項１９】
前記注入および感知領域（１２、２５）および集積化される電子部品のための電導領域（８）に電気的に接続された金属材料の接触領域（１６ｃ、１６ｂ、１６ａ）を具備し；さらに前記金属材料はタングステン層からなる、請求項１７に記載の半導体集積回路装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、化学抵抗ガスマイクロセンサを含む半導体集積回路装置の製造方法に関する。
【０００２】
【従来の技術】
周知のように、化学センサはガス分子と感知フィルム間の化学反応によってガスの存在を検出する。化学反応はその多くの部分を動作温度に依存し、この温度はフィルム中のガスの吸収、脱着および拡散に影響を与える。そのため、温度が、センサの感度、特に選択性および応答時間に関する性能を最適化するための重要な因子である。従ってセンサは、動作を最適化するために温度調整および制御手段を備えている。
【０００３】
最近、マイクロエレクトロニクス技術を用いて集積化された化学抵抗ガスマイクロセンサが製造されている。このようなセンサは多くの利点を有している：製造コストが低いこと；使用中のエネルギー消費が低いこと；応答時間の速さ；および温度制御と出力信号処理回路の集積化、などである。
現在市販されている集積化されたマイクロセンサは、バルク−マイクロマシン化された半導体材料のウエファ上に堆積された酸化錫の化学抵抗ダイヤフラムで形成され、このダイヤフラムの面上において、ダイヤフラムの酸素とガス間の化学反応により生じるフィルムの抵抗変化としてガスの存在を検出する。
【０００４】
このようなセンサを正確に機能させるためには、約４００℃の温度に保持する必要があり、そのため加熱素子が設けられ、さらに信号制御および処理回路を集積した残りのチップ部分からこの加熱素子を熱的に分離する必要がある。
感知部分を残りのチップ部分から分離するために種々の技術が知られており、伝統的な方法としては、バルク−マイクロマシン法がある。この方法では、シリコンウエファの塊の上またはその中に堆積した誘電体層上に感知部分を形成し、さらにプラズマまたはウエットエッチングによってシリコン塊の一部分をウエファの背面から取り除くものである。誘電体層は、センサを機械的に支持し、且つシリコンウエファの塊からセンサを熱的に分離する、二重の機能を達成する。この技術を用いて、センサ領域からシリコンの一部分を取り除きかつウエファの厚さの一部分のみをエッチングすることにより、プロトタイプが形成され、また別のプロトタイプでは、センサ領域の全シリコンが取り除かれる（センサ素子を支持する誘電体層にまで達するエッチングによって）。後者の解決方法の詳細については、例えば、マシェル (D. Mutschall) 、シャイブ(C. Scheibe)およびオバーマイヤー(E. Obermeier)による「オンチップヒーターを有する化学センサおよび埋め込み型センサ構造に対する基本マイクロモジュール」と題された論文に記載されている。
【０００５】
【発明が解決しようとする課題】
バルク−マイクロマシン技術は、しかしながら前面−背面処理を要し、このような特別なウエファ処理は、現在の集積回路製造方法とは両立しない。
その他の技術としてフロントマイクロマシン技術があり、この技術ではシリコンウエファの塊あるいは犠牲層を正面からエッチングし、誘電体層によって機械的にセンサ素子を支持しさらにこれを熱的に分離する。この技術の詳細は、異なるタイプのセンサの製造に関して、モーサー(D. Moser)およびバルテス(H. Baltes) によって１９９２年版「マイクロ機械システム、ＡＳＭＥ」のＤＳＣ−Vol. 40 に発表された論文「Ｎ−ポリ（多結晶）／Ｐ−ポリ（多結晶）熱伝対による高感度ＣＭＯＳガスフローセンサ」に記載されている。さらに、バルクおよびフロントマイクロマシン技術に関する一般的な文献としては、ストッフェル(Axel M. Stoffel) によって１９９４年版「マイクロエレクトロニクスジャーナル」第２５巻、１４５−１５６ページに発表された「マイクロマシンおよびＡＳＩＣ技術」と題された論文に示されている。
【０００６】
しかしながらこの技術を用いて懸垂式の構造を形成することは、現在のマイクロエレクトロニクス製造技術とは両立しないエッチングステップを必要とし、そのためセンサとこれに関する制御および処理回路を一個のチップ上に形成することは不可能である。
異なるタイプのセンサに関して、専用のＳＯＩ(Silicon-on-Insulator)基板を用いることが提案されている。この場合出発材料としてのウエファは、センサ領域においてエアギャップ（空間）を形成するために酸化物を選択的に取り除いたシリコン−シリコン酸化物−シリコン積層体から構成されている。ウエファの前面から形成されたトレンチはエアギャップに達することによって、センサを熱的に分離する。この技術の詳細は、剪断応力センサに関して、例えば、１９９２年６月２日発行の雑誌、「マイクロエレクトロメカニカルシステム」第１巻、 No.２、８９から９４ページに記載のシャジイ(J. Shajii) 、ナグ(Kay-Yip Ng)およびシュミット(M.A. Schmidt)による「ウエファボンディング技術を用いて超小型に製造されたフローティング素子剪断応力センサ」と題された論文に記載されている。使用されたボンディング技術（エアギャップの形成を除いて）は、同様に、１９８９年８月発行の「日本応用物理学会誌」第２８巻、 No.８、１４２６−１４４３ページに記載されたハウスマン(J. Hausman)、スピアリング(G.A. Spierings)、ビアマン(U.K.P. Bierman)およびパル(J.A. Pals) による「シリコンオンイシュレータウエファボンディング−ウエファ薄膜化技術の評価」と題された論文に記載されている。
【０００７】
本発明の目的は、周知の技術に特に関係した欠点を克服すべく設計された化学抵抗ガスセンサおよびその製造方法を提供することである。
【０００８】
【課題を解決するための手段】
本発明に従えば、請求項１および１２にそれぞれ示すように、化学抵抗ガスマイクロセンサを含む半導体集積回路装置の製造方法および化学抵抗ガスマイクロセンサを含む集積回路装置が提供される。
実際、本発明に従えば、このセンサはＳＯＩ基板を用いて形成され；さらに加熱素子および感知素子がそれぞれ基板中に集積して形成され、誘電体によって互いに分離されることにより、周知のセンサに比べて改良された機械的特性、大きな感度およびより早い応答特性を備える。
【０００９】
【発明の実施の形態】
以下に、一例として本発明の非限定的な実施の形態を、図面を参照して説明する。
本製造方法では、例えば熱成長によって、シリコン酸化物層２を単結晶シリコンの第１のウエファ１上に形成し（図１）；酸化物層２をマスクしエッチングしてその一部を除去し、後に「エアギャップ」を形成する開口３を形成し（図２）；さらに例えばＰ型の単結晶シリコンの第２のウエファ４を、例えば前述のハウスマン、スピアリング、ビアマンおよびパルによる論文に記載された方法を用いて酸化物層２にボンディングすることにより、上面および底面を第２および第１のウエファ４および１によってかつその側面を酸化物層２によって区画されたエアギャップ３を含む、専用のＳＯＩ基板１００を形成する。
【００１０】
この場合、ＳＯＩ基板１００は、バイポーラ集積回路およびＭＯＳ電子製品を形成するための通常の方法で製造される。特に（図４）、第２のウエファ４では、接合即ち誘電性絶縁領域５が第２のウエファ４の上面６から酸化物層２に延びて形成されており、さらにＮ−ウエル７中に形成されたＰタイプのソースおよびドレイン領域８、およびゲート酸化物領域１４によって第２のウエファ４から絶縁された制御ゲート領域９を有するＰＭＯＳトランジスタが形成されている。図４は同時に、（矢印１１で図示するように）レジストマスク１０を用いた自己整合注入による、ソースおよびドレイン領域８を示している。その途中で、ガスセンサのための加熱体を形成する領域１２が、第２のウエファ４の表面６をカバーする酸化物保護層１３を介して、図４に示すように、注入されることが好ましい。
【００１１】
その後、加熱体を感知素子から電気的に絶縁するために、誘電体保護層１５（例えばシリコン窒化物またはＢＰＳＧ−燐酸ボロンシリコンガラス）を堆積し；接触部を開口し；さらに金属層１６を堆積して接触電極を形成する（図５）。金属層１６は、最終製品においてアルミニウム層によって達成される以上の高い動作温度を確保するために、チタン−プラチナ−クロムの３重層またはタングステンの単層から構成される。
【００１２】
金属層１６はその後第２のウエファ４上に、電子部品領域８、９のための金属接触領域１６ａと、感知素子のための金属接触領域１６ｂと加熱体を形成する領域１２のための金属接触領域１６ｃ（図１１にのみ示される）を形成するために、区画される。図６に示す中間構造を得るために、誘電体（例えばＴＥＯＳ−テトラエチルオルソシリケイト）マスク層２０を堆積し、感知素子を形成すべき領域においてそれを除去する。
【００１３】
この時、酸化錫フィルム２１を（例えばスパッタリングによって）堆積し、この上にプラチナ−パラジウムの触媒層２２を堆積して感知フィルム２１を活性化するのに必要なエネルギーを減少させ、かつガス分子と酸化錫間の化学反応を助ける（図７）。
その後、レジストマスク２４を堆積して酸化錫フィルム２１および触媒層２２を区画し、図８に示す中間構造を得る。この中間構造ではフィルム２１と層２２の残りの部分は、感知素子２５を形成する。この時、マスク２４を除去し、感知素子２５を支持する第２のウエファ４の領域の全側面（接触部分を除く）を取り囲んでトレンチを掘る。この為に、レジストマスク２６を堆積し（センサ領域において図１〜７に示す断面と異なった断面を示す図８を参照のこと）；マスク２６を用いて、誘電体マスク層２０、誘電体保護層１５および第２のウエファ４を部分的にエアギャップ３に達するまで除去し、それによって図９に示すようにトレンチ２８を形成する。トレンチ２８は、第２のウエファ４の内側部分４’を横方向から区画するために、閉線、例えば長方形の側面に沿って（誘電体保護層２０を取り除いた、図１１に示すように）あるいは円周に沿って延びることが好ましく、さらにエアギャップ３の周囲に沿って延びることが効果的である。トレンチ２８は、ウエファ４の、誘電体層１５、２０（図９）の内側部分４’、１５’２０’およびそれぞれの外側部分４”、１５”、２０”間に延びる接触および支持アーム２９によって分割された多数の部分を含み、そのため、内側部分４’はチップの残りの部分から熱的に分離されている。マスク２６はその後図１０にその断面を示す最終的な構造を得るために、図１１の上部から除去される。
【００１４】
【発明の効果】
本発明にかかる製造方法とセンサの利点は、以下のとおりである。
ＳＯＩ基板１００を用いることによって、説明した方法は完全にプレナー型マイクロエレクトロニクス技術と両立し、その結果信頼性、再現性およびコストに関して同じ効果が可能となり、同様にセンサと、関連する信号制御および処理回路とを一個のチップ上に集積することが可能となる。
【００１５】
さらに、基板の前面または背面からの異方性エッチングを含む周知の解決方法と比べて、センサの空間的な集積度が向上し、その結果、このセンサは周知のセンサに比べて小型化しかつ駆動エネルギーが小さくなる。
多結晶シリコンの代わりに単結晶シリコンの加熱体を構成することによって、センサ素子２５をより均一にかつより早く加熱することが可能となる。勿論、より均一な加熱によって、センサの選択性および感度が改良され、一方より早い加熱はセンサの応答時間を減少させ、その操作性を改良する。さらに最終的にセンサの機械的安定性が向上する（ヤングとポアソン率（係数）は堆積フィルムと比べた場合、製法パラメータにより少なく依存する）。
【００１６】
本発明の範囲から外れることなく、ここに記載し図示した製造方法およびセンサに対して、種々の変更が可能である。特に、第２のウエファ中の分離領域は異なるタイプ、例えば接合タイプの代わりに誘電タイプとして形成され；同一のチップ上に集積された電子部品はバイポーラおよびＭＯＳの両者であってよく；種々の領域の導電型は図示したものと異なるものであってもよく；さらに触媒層は省略されても良い。
【図面の簡単な説明】
【図１】本発明にかかる製造方法の第１の過程における半導体材料ウエファの断面図である。
【図２】本発明にかかる製造方法の第２の過程における半導体材料ウエファの断面図である。
【図３】本発明にかかる製造方法の第３の過程における半導体材料ウエファの断面図である。
【図４】本発明にかかる製造方法の第４の過程における半導体材料ウエファの断面図である。
【図５】本発明にかかる製造方法の第５の過程における半導体材料ウエファの断面図である。
【図６】本発明にかかる製造方法の第６の過程における半導体材料ウエファの断面図である。
【図７】本発明にかかる製造方法の第７の過程における半導体材料ウエファの断面図である。
【図８】本発明にかかる製造方法の第８の過程における半導体材料ウエファの断面図である。
【図９】本発明にかかる製造方法の一過程における断面図であって、図１から８に示す断面とは異なる断面を示す。
【図１０】本発明にかかる製造方法の一過程における断面図であって、図１から８に示す断面とは異なる断面を示す。
【図１１】図１０に示すウエファの拡大上面図である。
【符号の説明】
１…第１のウエファ
２…絶縁材料層
３…エアギャップ
４…第２のウエファ
６…表面
８…一電導型領域
１２…加熱素子
１５…保護層
１６…金属材料層
２０…マスク構造
２１、２２…ガス感知材料層
２５…感知素子
２８…トレンチ
１００…ＳＯＩ基板
【図１】
0004078413.tif 000002
【図２】
0004078413.tif 000003
【図３】
0004078413.tif 000004
【図４】
0004078413.tif 000005
【図５】
0004078413.tif 000006
【図６】
0004078413.tif 000007
【図７】
0004078413.tif 000008
【図８】
0004078413.tif 000009
【図９】
0004078413.tif 000010
【図１０】
0004078413.tif 000011
【図１１】
0004078413.tif 000012