【事件の表示】
　特許第２７４９２４１号発明「半導体集積回路」に関する訂正審判事件について、次のとおり審決する。
【結論】
　特許第２７４９２４１号発明の明細書を本件審判請求書に添付された訂正明細書のとおり訂正することを認める。
【理由】
Ｉ．審判請求の要旨・手続の経緯
　本件審判請求の要旨は、特許第２７４９２４１号（平成５年２月１６特許出願、平成１０年２月２０日設定登録）に係る明細書を、本件審判請求書に添付した訂正明細書のとおり訂正をすることを求めるものである。
　これに対し、当審において訂正拒絶理由を通知したところ、平成１１年１１月１６日付けで手続補正がなされた。
ＩＩ．訂正請求に対する手続補正の適否について
１．手続補正の内容
　訂正請求に対する補正は、訂正請求書に添付した訂正明細書について、次の補正を行なうものである。
（１）補正事項ａ
　特許請求の範囲の請求項１中の「ロジック回路及び該ロジック回路に平面的に隣接配置されたドライバ回路」を「細長い矩形の長手方向に沿って配置されたロジック回路及び該ロジック回路に平面的に隣接配置されたドライバ回路」と補正する。
（２）補正事項ｂ
　【０００８】【課題を解決するための手段】の項中の、「この発明に係るサーマルヘッド用半導体集積回路は、ロジック回路及び該ロジック回路に平面的に隣接配置されたドライバ回路」を「この発明に係るサーマルヘッド用半導体集積回路は、細長い矩形の長手方向に沿って配置されたロジック回路及び該ロジック回路に平面的に隣接配置されたドライバ回路」と補正する。
２．判断
（１）補正事項ａについて
　この補正は、訂正明細書の特許請求の範囲の請求項１中の「ロジック回路及び該ロジック回路に平面的に隣接配置されたドライバ回路」が「細長い矩形の長手方向に沿って配置された」ものであることを限定したものであるから、この補正は、訂正明細書の特許請求の範囲を減縮することを目的とするものである。
　また、訂正明細書には、「細長い矩形の長手方向に沿って配置された」という文言自体は存しないが、【００１１】及び【００１２】には、図３で示されるものが本発明の実施例であること、図３に示されているＩＣが幅約０．７ｍｍで長さが約５ｍｍであること、図３において３３がロジック回路領域であり、３４で示されるものがドライバ回路領域であることがそれぞれ記載されており、また、図３からは、ＩＣが細長い矩形をしていること及びロジック回路領域、ドライバ回路領域がそれぞれ細長い矩形のＩＣの長手方向に沿って配置されていることがそれぞれ明らかに読みとれる。
　従って、補正事項ａは訂正明細書に記載した事項の範囲内でなされたものであり、しかも、実質上特許請求の範囲を拡張し又は変更するものではない。
（２）補正事項ｂについて
　補正事項ｂは、補正事項ａによって特許請求の範囲を減縮することにより生じた明細書の明りょうでない記載の釈明を目的とするものであり、これも訂正明細書に記載した事項の範囲内でなされたものであり、しかも、実質上特許請求の範囲を拡張し又は変更するものではない。
（３）まとめ
　従って、この手続補正は訂正請求書の要旨を変更するものではないから、特許法第１３１条第２項の規定に適合するものである。
ＩＩＩ．訂正請求の適否について
１．訂正の内容
　訂正請求は、本件特許の願書に添付した明細書を訂正請求書の手続補正書に添付した訂正明細書のとおりに訂正しようとするものであって、その訂正の内容は次のとおりである。
（１）訂正事項ａ
　請求項１の「ロジック回路やドライバ回路等の回路と、これらの回路への入力信号を入力するための入力パッドと、これらの回路からの出力信号を出力するための出力パッドと、を有する半導体集積回路において、前記ロジック回路やドライバ回路等の回路領域上に絶縁性の層間膜を設け、該層間膜上に前記入力パッド及び出力パッドを設けたことを特徴とする半導体集積回路。」を
　「細長い矩形の長手方向に沿って配置されたロジック回路及び該ロジック回路に平面的に隣接配置されたドライバ回路を少なくとも有する内部回路と、該内部回路への入力信号を入力するための入力パッドと、前記内部回路からの出力信号を出力するための出力パッドと、を有するサーマルヘッド用半導体集積回路において、前記ロジック回路及びドライバ回路の回路領域上に絶縁性の層間膜を設け、前記入力パッド及び前記出力パッドは、前記層間膜上に設けられると共に、前記層間膜を介して前記ロジック回路又は前記ドライバ回路の回路領域に重畳して設けられることを特徴とするサーマルヘッド用半導体集積回路。」と訂正する。
（２）訂正事項ｂ
　【発明の名称】、【０００１】、【０００２】【０００５】【０００７】【０００９】、及び【００１０】の「半導体集積回路」をそれぞれ「サーマルヘッド用半導体集積回路」と訂正する。
（３）訂正事項ｃ
　【図面の簡単な説明】の【図１】、【図２】、【図３】及び【図４】中の「半導体集積回路」をそれぞれ「サーマルヘッド用半導体集積回路」と訂正する。
（４）訂正事項ｄ
　【０００８】の「この発明に係る半導体集積回路は、ロジック回路やドライバ回路等の回路と、これらの回路への入力信号を入力するための入力パッドと、これらの回路からの出力信号を出力するための出力パッドと、を有する半導体集積回路において、前記ロジック回路やドライバ回路等の回路領域上に絶縁性の層間膜を設け、該層間膜上に前記入力パッド及び出力パッドを設けたことを特徴とするものである。」を
　「この発明に係るサーマルヘッド用半導体集積回路は、ロジック回路及び該ロジック回路に平面的に隣接配置されたドライバ回路を少なくとも有する内部回路と、該内部回路への入力信号を入力するための入力パッドと、前記内部回路からの出力信号を出力するための出力パッドと、を有するサーマルヘッド用半導体集積回路において、前記ロジック回路及びドライバ回路の回路領域上に絶縁性の層間膜を設け、前記入力パッド及び前記出力パッドは、前記層間膜上に設けられると共に、前記層間膜を介して前記ロジック回路又は前記ドライバ回路の回路領域に重畳して設けられることを特徴とするものである。」と訂正する。
２．訂正の目的、新規事項禁止、拡張・変更禁止の各要件についての判断
（１）訂正事項ａについて
（１−１）訂正事項ａの内容
　訂正事項ａは、次の訂正事項から成る。
　▲１▼訂正事項ａ−１
　「ロジック回路やドライバ回路等の回路」を
　「細長い矩形の長手方向に沿って配置されたロジック回路及び該ロジック回路に平面的に隣接配置されたドライバ回路を少なくとも有する内部回路」と訂正する。
　▲２▼訂正事項ａ−２
　「これらの回路」（２箇所）を「該内部回路」と訂正する。
　▲３▼訂正事項ａ−３
　「半導体集積回路」（２箇所）を「サーマルヘッド用半導体集積回路」と訂正する。
　▲４▼訂正事項ａ−４
　「前記ロジック回路やドライバ回路等の回路領域上に絶縁性の層間膜を設け、」を
　「前記ロジック回路及びドライバ回路の回路領域上に絶縁性の層間膜を設け、」と訂正する。
　▲５▼訂正事項ａ−５
　「該層間膜上に前記入力パッド及び出力パッドを設けたこと」を
　「前記入力パッド及び前記出力パッドは、前記層間膜上に設けられると共に、前記層間膜を介して前記ロジック回路又は前記ドライバ回路の回路領域に重畳して設けられる」と訂正する。
（１−２）各訂正事項についての判断
　▲１▼訂正事項ａ−１について
　この訂正は、明細書の「ロジック回路やドライバ回路等の回路」が「ロジック回路及びドライバ回路を少なくとも有する内部回路」であることを限定すると共に、この「ロジック回路」及び「ドライバ回路」が半導体集積回路において「細長い矩形の長手方向に沿って」かつ「平面的に隣接」して配置されたものであることを限定したものであるから、この訂正は、明細書の特許請求の範囲を減縮することを目的とするものである。
　また、明細書には、「細長い矩形の長手方向に沿って配置された」という文言自体は存しないが、【００１１】及び【００１２】には、図３で示されるものが本発明の実施例であること、図３に示されているＩＣが幅約０．７ｍｍで長さが約５ｍｍであること、図３において３３がロジック回路領域であり、３４で示されるものがドライバ回路領域であることがそれぞれ記載されており、また、図３からは、ＩＣが細長い矩形をしていること及びロジック回路領域、ドライバ回路領域がそれぞれ細長い矩形のＩＣの長手方向に沿って配置されていることがそれぞれ明らかに読みとれる。
　更に、明細書の【０００２】には、「従来、上記パッドを配置するための入出力領域は、ＩＣ本来の機能を担う内部ロジック回路やドライバ回路等の内部回路領域とは別個にこれらと平面的に並列配置されるようになっていた。」との記載があり、また、同じく【０００９】【作用】の項には、「この発明に係る半導体集積回路では、入出力パッドが内部回路領域上に重畳して設けられ、従来チップ面積の一部を占めていたパッド配置領域が不要となる。」との記載があり、ロジック回路及びドライバ回路が内部回路であることが開示されている。
　従って、訂正事項ａ−１は明細書に記載した事項の範囲内でなされたものである。
　▲２▼訂正事項ａ−２について
　この訂正は、「回路」が「内部回路」であることを限定したものであるから、明細書の特許請求の範囲を減縮することを目的とするものである。
　また、「回路」を「内部回路」とする点が明細書に記載した事項の範囲内であることは前記「ＩＩＩ．２−１（１−２）▲１▼」で述べたとおりである。
　▲３▼訂正事項ａ−３について
　この訂正は、「半導体集積回路」が「サーマルヘッド用半導体集積回路」であることを限定したものであるから、明細書の特許請求の範囲を減縮することを目的とするものである。
　また、明細書【０００３】には、「図４は、上記したＩＣの一例として、従来のサーマルヘッド用ドライバＩＣを表した平面図である。」との記載があり、【００１１】には、「図３は本発明の一実施例における半導体集積回路の平面図である。この図で、従来例（図４）と同一部分には同一の符号を付すものとする。」との記載があり、本件発明の用途として、サーマルヘッド用ＩＣの用途が示されているから、この訂正は、明細書に記載した事項の範囲内でなされたものである。
　▲２▼訂正事項ａ−４について
　この訂正は、「絶縁性の層間膜」が設けられる位置を「ロジック回路及びドライバ回路の回路領域上」に限定するものであるから、明細書の特許請求の範囲を減縮することを目的とするものである。
　また、明細書の【００１２】には、「ロジック回路領域３３の上部に後述の層間膜を介して設けられ多数の入力パッド３１が配置される入力パッド領域３２、ロジック回路領域３３に平面的に隣接して設けられたドライバ回路領域３４、及びこのドライバ回路領域３４上に層間膜を介して設けられ多数の出力パッド３５が配置される出力パッド領域３６から構成されている。」との記載があり、「絶縁性の層間膜」が「ロジック回路及びドライバ回路の回路領域上」に設けられることが示されている。　従って、この訂正は、明細書に記載した事項の範囲内でなされたものである。
　▲５▼訂正事項ａ−５について
　この訂正は、入力パッド及び出力パッドが層間膜上でかつ「層間膜を介して前記ロジック回路又は前記ドライバ回路の回路領域に重畳して設けられる」ものであることを限定するものであるから、明細書の特許請求の範囲を減縮することを目的とするものである。
　また、【０００８】には、「この発明に係る半導体集積回路は、…（中略）…前記ロジック回路やドライバ回路等の回路領域上に絶縁性の層間膜を設け、該層間膜上に前記入力パッド及び出力パッドを設けたことを特徴とするものである。」との記載があり、また、【０００９】【作用】には、「この発明に係る半導体集積回路では、入出力パッドが内部回路領域上に重畳して設けられ、」との記載があることから、この訂正は、明細書に記載した事項の範囲内でなされたものである。
　また、訂正事項ａ−１〜ａ−５はいずれも実質上特許請求の範囲を拡張し又は変更するものではない。
　上記のとおりであるから、訂正事項ａ−１〜ａ−５によって構成される訂正事項ａは、特許請求の範囲の減縮を目的とするものであり、また、実質上特許請求の範囲を拡張し又は変更するものではない。
（２）訂正事項ｂ〜ｄについて
　訂正事項ｂ〜ｄは、上記訂正事項ａによって特許請求の範囲を減縮することに伴って生じた明細書中の明りょうでない記載の釈明を目的とするものである。
　また、いずれの訂正事項も実質上特許請求の範囲を拡張又は変更するものではない。
３．独立特許要件について
３−１．訂正明細書の特許請求の範囲の請求項１に係る発明
「細長い矩形の長手方向に沿って配置されたロジック回路及び該ロジック回路に平面的に隣接配置されたドライバ回路を少なくとも有する内部回路と、該内部回路への入力信号を入力するための入力パッドと、前記内部からの出力信号を出力するための出力パッドと、を有するサーマルヘッド用半導体集積回路において、前記ロジック回路及びドライバ回路の回路領域上に絶縁性の層間膜を設け、前記入力パッド及び前記出力パッドは、前記層間膜上に設けられると共に、前記層間膜を介して前記ロジック回路又は前記ドライバ回路の回路領域に重畳して設けられることを特徴とするサーマルヘッド用半導体集積回路。」（以下、「訂正発明」という。）
３−２．訂正拒絶理由の概要
　訂正明細書の特許請求の範囲の請求項１に係る発明は、本件特許に係る出願の出願前に日本国内で頒布された下記の刊行物に記載された発明に基づいて当業者が容易に発明をすることができたものであり、特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができないものである。
　従って、本件訂正は、特許法第１２６条第４項の規定に適合しないので、認められない。
　　　　　　　　　　　記
　刊行物１：特開昭５９−２７５３９号公報
　刊行物２：特公昭４３−２４３８３号公報
　刊行物３：特開平３−２８０４４１号公報
　刊行物４：特開平１−２４８５３３号公報
　刊行物５：特開昭６４−６７９５１号公報
（刊行物５は、平成１１年異議第７５４１６号の特許異議申立の証拠方法の甲第１号証である。）
３−３．引用刊行物の記載事項
　上記刊行物１〜５には、それぞれ次の事項についての記載がある。
（１）刊行物１
　▲１▼「駆動出力用パッドをＩＣチップの一辺に沿って連続して配列することを特徴とするＩＣチップのパッド配列方法。」（特許請求の範囲）
　▲２▼「本発明は、サーマルヘッド、ディスプレイ、センサーアレイなど電子機器の駆動回路として使用されるＩＣ（ＳＳＩ、ＭＳＩ、ＬＳＩなどの集積回路）チップのパッドの配列方法に関する。」（第１頁左欄第９〜１２行）
　▲３▼「サーマルヘッドには、長手方向に沿って配列された発熱抵抗体に沿って駆動回路としてのＩＣチップを配列したものがある。そのようなＩＣチップ１個の回路構成の一例としては、第１図に示されるように、クロック端子ＣＬＯＣＫからのクロック信号のタイミングでデータ入力端子ＤＡＴＡＩＮからデータを入力して歩進させるシフトレジスタ１と、ロード端子ＬＯＡＤからのロード信号によりシフトレジスタ１から信号を入力し、保持するラッチ回路２と、ラッチ回路２に保持された信号に基づいて発熱抵抗体（図示せず）を駆動し通電加熱させる出力トランジスタ３と、ストローブ端子ＳＴＲＯＢＥからのストローブ信号により出力トランジスタ３が動作するタイミングを制御するゲート４を備えたものがある。」（第１頁左欄第１３行〜同頁右欄第７行）
　▲４▼「ＩＣチップのパッド配列は、第２図に示されるように、チップ５の一辺に沿って駆動出力用パッドＯ１〜Ｏ３２の２個に１個の割でグランド用端子ＧＮＤ１〜ＧＮＤ１６が配列されている。Ｉ１〜Ｉ８はＤＡＴＡ　ＩＮ、ＣＬＯＣＫその他の入出力信号用端子のためのパッドである。」（第２頁左上欄第６〜１１行）
　▲５▼駆動出力用パッドＯ１〜Ｏ３２が一辺に、その他の入出力信号用端子のためのパッドＩ１〜Ｉ８が他の対向する辺に沿って配置されたサーマルヘッド用ＩＣチップの平面図（第２図及び第３図）
（２）刊行物２
　▲１▼従来の集積回路においては、パッドを回路素子区域の外側に配設していたため集積回路の全面積が大きくなるという欠点があったこと（第１頁右欄第３〜１０行参照）。
　▲２▼上記欠点を解消するため、集積回路の素子区域上に絶縁層３４を介してパッドを設けることにより、集積回路の面積を低減すること（第２頁左欄１９行〜同右欄３３行、ＦＩＧ．１〜４参照）
　▲３▼パッドに大きな力を加えると、絶縁層３４に亀裂が生じることがあること（第３頁左欄第１２〜１８行参照）。
（３）刊行物３
　▲１▼「素子形成された半導体チップ上に形成されたボンディングパッドが素子上に形成されたことを特徴とする半導体装置。」（特許請求の範囲第１項）
　▲２▼「本発明によれば、ボンディングパッドをメモリセル領域内に多層構造で形成することによりメモリセル部の面積を大きくすること、またボンディングパッド面積を大きくしてボンディングの接続強度を実現した半導体装置を得ることができる。」（第２頁右下欄第２〜７行）
（４）刊行物４
　▲１▼「半導体基板上に設けた素子領域と、前記素子領域に接続された金属配線と、、前記素子領域及び前記金属配線を含む内部回路領域上に設けた最上層保護膜と、少くとも前記最上層保護膜を含む層間絶縁膜に設けたコンタクトホールを介して前記金属配線と接続し且つ前記内部回路領域の上の前記最上層保護膜上に設けたボンディングパッドとを備えたことを特徴とする半導体集積回路。」（特許請求の範囲）
　▲２▼「本発明は、最上層保護膜上に設けたボンディングパッドを内部回路領域上に重ねて配置することにより、チップ面積の有効活用又はチップ面積の縮小化を実現でき、且つ種々のケースの内部リードパターンにも対応できる半導体集積回路が得られるという効果がある。」（第２頁左下欄第２〜７行）
（５）刊行物５
　▲１▼「半導体基体と、該基体の一主表面全面にわたって配設された半導体素子領域と、半導体素子領域上に形成された多層の配線及び絶縁膜より成る層と、上記多層の配線及び絶縁膜よりなる層の最終絶縁膜上に全面にわたって配設された配線端子とを有することを特徴とする半導体装置。」（特許請求の範囲第１項）
　▲２▼「上記実施例で得られる作用効果を述べれば下記のとおりである。（１）半導体チップの上面のスペースを従来のように素子領域（２）と周辺ボンディング領域（４）とに分けるのではなく、チップ全面を素子領域とし、多層配線層を介してその上全面をボンディング領域とすることにより、ボンディングパッド面積分が不要となって、チップ面積の縮小が可能となり、原価低減が可能となる。」（第２頁左下欄第７〜１５行）
　▲３▼ボンディングパッドを表面の全面にわたって設けた半導体チップの平面図（第１図）
　▲４▼ボンディングパッドは必ずしも絶縁膜を介して回路領域上に重畳されていないことを示す図（第５図：真ん中のボンディングパッドと回路との配置関係を参照のこと）
３−４．対比・判断
（１）訂正発明の構成について
　訂正発明は、サーマルヘッド用半導体集積回路において、「細長い矩形の長手方向に沿って配置されたロジック回路及び該ロジック回路に平面的に隣接配置されたドライバ回路を少なくとも有する内部回路」を構成として備えると共に、入力パッド及び出力パッドを「層間膜を介して前記ロジック回路又は前記ドライバ回路の回路領域に重畳して設け」るという構成を併せ備えることにより、「出力パッド領域３６をドライバ回路領域３４の上部に重畳して形成することができ、ドライバ回路領域を縮小することなくチップ全体の幅Ｗ１が従来の１ｍｍから約０．７ｍｍとなった。従って、チップ面積も従来の約７割程度となり、ウェハからの取れ数も増大する結果となった。」（明細書【００１６】）という効果を奏し得たものである。
（２）各刊行物との対比
　▲１▼刊行物１について
　刊行物１には、サーマルヘッド用半導体集積回路について記載されているが、半導体集積回路を細長い矩形状にする点及びその内部回路がどのような配置になっているかについての記載及び示唆がない。
　▲２▼刊行物２について
　刊行物２には、集積回路の素子区域上に絶縁層を介してパッドを設けることにより、集積回路の面積を低減することが記載されており、これは、訂正発明における、入力パッド及び出力パッドを、層間膜を介して回路領域に重畳して設けるという構成を開示するものではあるが、刊行物２には、サーマルヘッドとしての用途については記載がなく、また、ロジック回路とドライバ回路の配置の仕方についても何らの記載もないのであるから、訂正発明の、「細長い矩形の長手方向に沿って配置されたロジック回路及び該ロジック回路に平面的に隣接配置されたドライバ回路を少なくとも有する内部回路」の構成の点については、刊行物２には記載及び示唆がないとせざるを得ない。
　▲３▼刊行物３、４について
　刊行物３、４も、刊行物２と同様に、ボンディングパッドを、絶縁膜（層間膜）を介して素子の回路領域に重畳して設けるという構成については開示があるが、サーマルヘッドとしての用途については記載がなく、また、ロジック回路とドライバ回路の配置についても何らの記載もないのであるから、刊行物３、４には、訂正発明の、「細長い矩形の長手方向に沿って配置されたロジック回路及び該ロジック回路に平面的に隣接配置されたドライバ回路を少なくとも有する内部回路」の構成の点については示唆がないとせざるを得ない。
　▲４▼刊行物５について
　刊行物５には、ボンディングパッドを、素子の回路領域に重畳して設けることについては記載があるが、刊行物５記載のものは、ボンディングパッドが必ずしも絶縁膜（層間膜）を介して回路領域に重畳して設けられるものではなく、また、訂正発明の「細長い矩形の長手方向に沿って配置されたロジック回路及び該ロジック回路に平面的に隣接配置されたドライバ回路を少なくとも有する内部回路」の構成の点についても刊行物５には示唆がない。
（３）各刊行物記載の発明を組み合わせる点について
　各刊行物には、サーマルヘッド用半導体集積回路を細長い矩形状のものとするという技術的課題についての記載がなく、また、この技術的課題を解決するために、ロジック回路及びドライバ回路をそれぞれ細長い矩形の半導体集積回路の長手方向に沿って配置する点についても記載がない。
　従って、刊行物１〜５の記載を相互に勘案しても、訂正発明の、サーマルヘッド用半導体集積回路において、それぞれが細長い矩形の長手方向に沿ってかつ平面的に隣接して配置されたロジック回路及びドライバ回路の回路領域上に重畳して入力パッド出力パッドとを設けるという構成については、当業者が容易に想到し得たものとすることはできない。
（４）まとめ
　以上のとおりであるから、訂正発明は、刊行物１〜５に記載された発明であるとすることはできず、また、刊行物１〜５に記載された発明に基づいて当業者が容易に発明をすることができたものともすることができない。
　従って、訂正発明は特許出願の際に独立して特許を受けることができるものである。
ＩＶ．むすび
　上記のとおりであるから、本件訂正は、特許法第１２６条第１〜４項の規定に適合するものである。
　よって、結論のとおり審決する。