【手続補正書】
【提出日】平成17年7月26日(2005.7.26)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項１
【補正方法】変更
【補正の内容】
【請求項１】
互いに乗じられるそれぞれのファクターを表す少なくとも第１バイナリデジタル信号（Ｘ）及び第２バイナリデジタル信号（Ｙ）から開始して、前記ファクターの積を表す出力信号（Ｘ・Ｙ）を生成するための乗算器回路（１０）であって、
−  それぞれの入力信号（Ｚｎ，Ｊｎ）を、前記それぞれの入力信号（Ｚｎ，Ｊｎ）のすぐ下又は等しい２の累乗である第１部分（ｍｓｂ（Ｚｎ），ｍｓｂ（Ｊｎ））と、前記それぞれの入力信号と前記第１部分との差に対応する第２部分（Ｚｎ−ｍｓｂ（Ｚｎ），Ｊｎ−ｍｓｂ（Ｊｎ））とに分割することができる少なくとも１つの２の累乗抽出モジュール（１５〜１８）、
−  前記少なくとも１つの抽出モジュール（１５〜１８）に前記それぞれの入力信号として前記第１及び第２バイナリデジタル信号の少なくとも１個（Ｘ又はＹ）を与えるための入力モジュール（１３、１４）、及び
−  前記少なくとも１つの抽出モジュール（１５〜１８）と協働し、シフト操作によって前記出力信号（Ｘ・Ｙ）の少なくとも１つの第１部を生成するシフトモジュール（１９）であって、該シスト操作は、前記抽出モジュール（１５〜１８）により生成された前記第１（Ｘ）及び第２（Ｙ）バイナリデジタル信号のうちの前記１個の第１部分により同定された数の位置だけ、前記第１及び第２バイナリデジタル信号のうちのもう一方（Ｙ又はＸ）上にて実行される前記シフトモジュール（１９）
を備えることを特徴とする前記乗算器回路。
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項２
【補正方法】変更
【補正の内容】
【請求項２】
−  前記入力モジュール（１３、１４）は、前記第１（Ｘ）及び第２（Ｙ）バイナリデジタル信号の両方を入力信号として前記少なくとも１つの抽出モジュール（１５〜１８）に与える構成をなし、それにより、前記抽出モジュール（１５〜１８）は、前記少なくとも第１（Ｘ）及び第２（Ｙ）バイナリデジタル信号（Ｘ，Ｙ）に対して前記第１部分（Ａ，Ｂ）及び前記第２部分（Ｘ−Ａ，Ｙ−Ｂ）を生成でき、また
−  前記シフトモジュールは、シフト操作によって前記出力信号（Ｘ・Ｙ）の少なくとも第１部、第２部及び第３部を生成する構成をなし、これらの第１部、第２部及び第３部は、それぞれ
−  前記第１バイナリデジタル信号の第１部分（Ａ）と前記第２バイナリデジタル信号（Ｙ）の第１部分（Ｂ）との積（Ａ・Ｂ）、
−  前記第２バイナリデジタル信号（Ｙ）の第１部分（Ｂ）と前記第１バイナリデジタル信号（Ｘ）の第２部分（Ｘ−Ａ）との積、及び
−  前記第１バイナリデジタル信号（Ｘ）の第１部分（Ａ）と前記第２バイナリデジタル信号（Ｙ）の第２部分（Ｙ−Ｂ）との積
に対応することを特徴とする請求項１に記載の乗算器回路。
【手続補正３】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項３
【補正方法】変更
【補正の内容】
【請求項３】
前記入力モジュール（１３、１４）が少なくとも帰還路（１７１、１８１）に接続され、前記少なくとも１つの抽出モジュール（１５〜１８）の入力に、後続ステップのセットからなる反復スキームに従って、前記反復スキームのさらなるステップにおいて用いられる夫々の入力信号（Ｚｎ，Ｊｎ）として前記反復スキームの前のステップにおいて生成された前記第２部分を戻し、また
−  前記シフトモジュール（１９）が累積要素（２１）に接続され、前記反復スキームの後続ステップにおいて前記シフトモジュール（１９）により生成された前記出力信号の前記少なくとも１つの第１部を反復して累積する
ことを特徴とする請求項１又は請求項２に記載の乗算器回路。
【手続補正４】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項４
【補正方法】変更
【補正の内容】
【請求項４】
前記反復スキームの前記後続ステップの各々において、前記シフトモジュール（１９）が、前記累積要素（１２）中に累積された前記出力信号（Ｘ・Ｙ）の第１部、第２部及び第３部を生成し、これらの第１部、第２部及び第３部がそれぞれ
−  それぞれ前記第１バイナリデジタル信号（Ｘ）と前記第２バイナリデジタル信号（Ｙ）から開始して、前記少なくとも１つの抽出モジュール（１５〜１８）により生成された２つの夫々の第１部分の積（ｍｓｂ（Ｚｎ）・ｍｓｂ（Ｊｎ））、
−  前記第１バイナリデジタル信号（Ｘ）から開始して前記少なくとも１つの抽出モジュール（１５〜１８）により生成された信号の第１部分と、前記第２バイナリデジタル信号（Ｙ）から開始して前記少なくとも１つの抽出モジュール（１５、１６）により生成された信号の第２部分との積（ｍｓｂ（Ｚｎ）・（（Ｊｎ）−ｍｓｂ（Ｊｎ）））、及び
−  前記第２バイナリデジタル信号（Ｙ）から開始して前記少なくとも１つの抽出モジュール（１５〜１８）により生成された信号の第１部分と、前記第１バイナリデジタル信号（Ｘ）から開始して前記少なくとも１つの抽出モジュール（１５〜１８）により生成された信号の第２部分との積（ｍｓｂ（Ｊｎ）・（（Ｚｎ）−ｍｓｂ（Ｚｎ）））
に対応することを特徴とする請求項２又は請求項３に記載の乗算器回路。
【手続補正５】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項６
【補正方法】変更
【補正の内容】
【請求項６】
前記少なくとも１つの抽出モジュールが、
−  前記それぞれの入力信号（Ｚｎ，Ｊｎ）を受け取り、それらからそれぞれの出力信号（ｍｓｂ（Ｚｎ），ｍｓｂ（Ｊｎ））として、前記それぞれの入力信号より小又は等しい２の累乗である信号の前記第１部分を生成するユニット（１５、１６）、及び
−  反対の符号にて前記それぞれの入力信号（Ｚｎ，Ｊｎ）と前記それぞれの出力信号（ｍｓｂ（Ｚｎ），ｍｓｂ（Ｊｎ））を受け取り、それらから信号の前記第２部分（Ｚｎ−ｍｓｂ（Ｚｎ），Ｊｎ−ｍｓｂ（Ｊｎ））を求める総和ノード（１７、１８）
を含むことを特徴とする請求項１〜５のいずれか一項に記載の乗算器回路。
【手続補正６】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項７
【補正方法】変更
【補正の内容】
【請求項７】
互いに乗算されるそれぞれのファクターを表す少なくとも第１バイナリデジタル信号（Ｘ）及び第２バイナリデジタル信号（Ｙ）から開始して、前記ファクターの積を表す出力信号（Ｘ・Ｙ）を生成する方法であって、
−  それぞれの入力信号（Ｚｎ，Ｊｎ）を表す前記少なくとも第１又は第２バイナリデジタル信号から、前記それぞれの入力信号（Ｚｎ，Ｊｎ）のすぐ下又は等しい２の累乗である第１部分（ｍｓｂ（Ｚｎ），ｍｓｂ（Ｊｎ））と、前記それぞれの入力信号と前記第１部分との差に対応する第２部分（Ｚｎ−ｍｓｂ（Ｚｎ），Ｊｎ−ｍｓｂ（Ｊｎ））とを抽出するステップ（１５〜１８）、及び
−  シフト操作によって前記出力信号（Ｘ・Ｙ）の少なくとも第１部を生成するステップであって、該シフト操作は、前記第１バイナリデジタル信号（Ｘ）と第２バイナリデジタル信号（Ｙ）のうちの前記１つの第１部分により識別された数の位置だけ、前記第１バイナリデジタル信号と前記第２バイナリデジタル信号のうちのもう一方（Ｙ又はＸ）上にて実行される前記ステップ
を特徴とする前記方法。
【手続補正７】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項９
【補正方法】変更
【補正の内容】
【請求項９】
−  前記反復スキームのさらなるステップにおいて新しい入力信号として用いられる夫々の新しい入力信号（Ｚｎ，Ｊｎ）として前のステップにおいて生成された前記第２部分を戻すステップ、
−  前記それぞれの新しい入力信号（Ｚｎ，Ｊｎ）から、前記新しい入力信号（Ｚｎ，Ｊｎ）のすぐ下又は等しい２の累乗である新しい夫々の第１部分（ｍｓｂ（Ｚｎ），ｍｓｂ（Ｊｎ））と、前記新しい入力信号と前記新しい第１部分の差に対応する新しい第２部分（Ｚｎ−ｍｓｂ（Ｚｎ），Ｊｎ−ｍｓｂ（Ｊｎ））とを抽出するステップ（１５〜１８）、
−  前記それぞれの新しい入力信号（Ｚｎ，Ｊｎ）に実行されるシフト操作によって前記出力信号（Ｘ・Ｙ）の少なくとも１つの新しい第１部を生成するステップ、及び
−  前記反復スキームの後続ステップにおいて前記出力信号の前記少なくとも１つの新しい第１部を累積するステップ
を含んだ反復スキームを特徴とする請求項７又は請求項８に記載の方法。