【手続補正書】
【提出日】平成18年5月25日(2006.5.25)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】  プログラマブルロジック集積回路装置であって、
複数のプログラマブルロジックの領域の複数の行と複数の列とが交差する二次元配列で、該装置に配置された複数のプログラマブルロジックの領域と、
該複数の領域の該複数の行のうちの２つの行の間にインターリーブされた行において該装置に配置された入力／出力回路の複数のセルと
を備え、
該複数のセルのそれぞれの回路は、入力／出力ピンを含む、プログラマブルロジック集積回路装置。
【請求項２】  前記複数のセルの少なくともいくつかは、前記複数の領域の前記複数の行のうちの１つの行の領域に関連付けられており、該複数の領域間の該複数のセルの行は、該関連付けられたセルと該複数の領域との間で延びる複数のコンダクタによってインターリーブされており、該複数のコンダクタは、該関連付けられた領域から該関連付けられたセルにの出力信号を搬送するように構成されている、請求項１に記載の装置。
【請求項３】  プログラマブルロジック集積回路装置であって、
複数のプログラマブルロジックの領域の複数の行と複数の列とが交差する二次元配列で、該装置に配置された複数のプログラマブルロジックの領域と、
該複数の行に垂直に延び、該複数の行の中間点に隣接する複数の信号コンダクタと、
該複数の信号コンダクタから分岐する複数の分岐コンダクタであって、該複数の行のそれぞれに隣接し、かつ、該隣接する行に沿って延び、各行に隣接する該複数の分岐コンダクタは、該複数の信号コンダクタから該隣接する行の領域に信号を搬送するように構成されている、複数の分岐コンダクタと、
該装置の中央に隣接して配置された複数の入力ピンであって、該装置の外部の回路から受信された信号を該複数の信号コンダクタにそれぞれ供給するように構成されている、複数の入力ピンと
を備えた、プログラマブルロジック集積回路装置。
【請求項４】  前記複数の領域のそれぞれは、前記複数の分岐コンダクタを介して受信された信号をクロック信号として用いるように構成されている、請求項３に記載の装置。
【請求項５】  前記複数のロジック領域の前記複数の行のうちの２つの行の間にインターリーブされた行において前記装置に配置された複数の入力／出力セルをさらに備え、該複数の入力／出力セルのそれぞれはまた、前記複数の分岐コンダクタを介して前記複数の信号コンダクタから信号を受信する、請求項３に記載の装置。
【請求項６】  前記複数の入力／出力セルのそれぞれは、前記複数の分岐コンダクタを介して受信される信号をクロック信号として用いるように構成されている、請求項５に記載の装置。
【請求項７】  前記複数の入力／出力セルのそれぞれは、
入力／出力ピンと、
該セルの該入力／出力ピンへの可能な印加のために、前記装置によって生成された信号を選択的に登録するように構成されている出力レジスタ回路と、
トリステートドライバ回路であって、該トリステートドライバ回路がイネーブルされる場合には、該出力レジスタ回路の出力信号を該セルの入力／出力ピンに印加するように構成されているトリステートドライバ回路と、
該トリステートドライバ回路への印加のために、該装置によって生成された出力イネーブル信号を信号として選択的に登録することにより、該トリステートドライバ回路を選択的にイネーブルするように構成されている出力イネーブルレジスタ回路と、
該装置の他の回路への印加のために、該セルの入力／出力ピンからの入力信号を選択的に登録するように構成されている入力レジスタ回路と
を備え、
該複数の入力／出力セルのそれぞれは、該出力レジスタ回路と該出力イネーブルレジスタ回路と該入力レジスタ回路とをクロックするために、前記複数の分岐コンダクタを介して受信された信号を用いるように構成されている、請求項５に記載の装置。
【請求項８】  プログラマブルロジック集積回路装置であって、
複数のプログラマブルロジックの領域の複数の行と複数の列とが交差する二次元配列で、該装置に配置された複数のプログラマブルロジックの領域と、
該装置の中央に隣接して配置された複数の入力ピンであって、該装置の外部の回路からの信号を受信するように構成されている複数の入力ピンと、
該複数の入力ピンによって受信される信号と該装置の中央に隣接する該複数の領域の一部によって出力される信号とから高速コンダクタ信号を選択するように構成されている第１のプログラマブルロジックコネクタ回路と、
該複数の行に垂直に延び、該複数の行の中間点に隣接する複数の高速コンダクタであって、該第１のプログラマブルロジックコネクタ回路によって選択された該複数の高速コンダクタ信号を搬送するように構成されている、複数の高速コンダクタと、
該複数の行のそれぞれに隣接する複数の分岐コンダクタであって、該隣接する行に沿って延び、各行に隣接する該複数の分岐コンダクタは、該隣接する行の領域に信号を搬送するように構成されている、複数の分岐コンダクタと、
該複数の行のそれぞれに関連付けられた第２のプログラマブルロジックコネクタ回路であって、該第２のプログラマブルロジックコネクタ回路が関連付けられている該行に隣接する該複数の分岐コンダクタに該複数の高速コンダクタからの高速コンダクタ信号を選択的に印加するように構成されている、第２のプログラマブルロジックコネクタ回路と
を備えた、プログラマブルロジック集積回路装置。
【請求項９】  多次元配列で配置された複数のロジック領域と、
該多次元配列内に位置する複数の入力／出力セルと
を備えた、プログラマブルロジック集積回路装置。
【請求項１０】  前記複数の入力／出力セルの少なくともいくつかは、Ｉ／Ｏピンを含む、請求項９に記載の装置。
【請求項１１】  所定のロジック領域のグループに配置された複数のロジック領域と、
該所定のロジック領域のグループ間に配置された複数のＩ／Ｏ領域と
を備えた、プログラマブルロジック集積回路装置。
【請求項１２】  前記複数の入力／出力セルの少なくともいくつかは、Ｉ／Ｏピンを含む、請求項１１に記載の装置。
【請求項１３】  プログラマブルロジック集積回路装置であって、
複数のロジック領域の複数の行と複数の列との二次元配列で、該装置に配置された複数のロジック領域と、
該複数のロジック領域の該複数の行のうちの２つの行の間に配置された入力／出力回路の複数のセルと、
該複数のロジック領域と該複数のセルとに隣接して水平および垂直に延びる複数のコンダクタと、
該複数のコンダクタに信号を選択的に印加するように構成されている複数のプログラマブルロジックコネクタであって、少なくとも該複数のロジック領域から該信号を受信するように構成されている、複数のプログラマブルロジックコネクタと
を備えた、プログラマブルロジック集積回路装置。
【請求項１４】  前記装置の中央に隣接して配置された複数の入力ピンをさらに備え、該複数の入力ピンは、該装置の外部の回路から受信された信号を前記複数のコンダクタにそれぞれ供給するように構成されている、請求項１３に記載の装置。
【請求項１５】  前記複数の入力ピンは、前記複数の垂直コンダクタのうちの少なくとも２つに印加されるクロック信号を受信する、請求項１３に記載の装置。
【請求項１６】  前記装置の中央に隣接して配置された第２の複数の入力ピンをさらに備え、該第２の複数の入力ピンは、前記複数のプログラマブルロジックコネクタのうちの少なくとも１つに関連付けられている、請求項１３に記載の装置。
【請求項１７】  前記複数のプログラマブルロジックコネクタは、前記複数のコンダクタへの印加のために、前記複数の入力ピンまたは前記複数のロジック領域のいずれかによって提供される信号を選択する、請求項１６に記載の装置。
【請求項１８】  前記複数のプログラマブルロジックコネクタは、前記複数のコンダクタへの印加のために、該複数のコンダクタまたは前記複数のロジック領域のいずれかによって提供される信号を選択する、請求項１６に記載の装置。
【請求項１９】  前記複数のプログラマブルロジックコネクタは、前記複数の水平コンダクタに信号を提供するように構成されており、該複数の水平コンダクタは、該複数のプログラマブルロジックコネクタに関連付けられた前記複数のロジック領域に隣接して分岐している、請求項１３に記載の装置。
【請求項２０】  前記複数のプログラマブルロジックコネクタは、前記複数の水平コンダクタに信号を提供するように構成されており、該複数の水平コンダクタは、該複数のプログラマブルロジックコネクタに関連付けられた前記複数のセルに隣接して分岐している、請求項１３に記載の装置。
【請求項２１】  前記複数のプログラマブルロジックコネクタは、前記装置に沿って垂直に延びる複数のコンダクタに信号を提供するように構成されている、請求項１３に記載の装置。
【請求項２２】  前記複数のコンダクタは、前記複数のプログラマブルロジックコネクタと、前記複数のロジック領域と、前記複数のセルとに信号を搬送するように構成されている、請求項１３に記載の装置。