【誤訳訂正書】
【提出日】平成17年9月20日(2005.9.20)
【誤訳訂正１】
【訂正対象書類名】特許請求の範囲
【訂正対象項目名】全文
【訂正方法】変更
【訂正の内容】
【特許請求の範囲】
【請求項１】
サブ相関器であって、
受信信号のサンプルを受け取るシフトレジスタと、
前記シフトレジスタからのサンプルに、共通シーケンスの第１の成分を乗じる複数の乗算器と、
前記複数の乗算器の結果を加算する加算器と、
周期的な間隔で前記加算器からの出力を受け取って格納し、格納された部分サブ相関シーケンスを生成するメモリと、
前記メモリからの部分サブ相関シーケンスを受け取り、前記部分サブ相関シーケンスを、前記共通シーケンスの第２の成分を用いてビットワイズＸＯＲするＸＯＲとを備える。
【請求項２】
請求項１に記載のサブ相関器において、前記メモリは、複数の周期的な間隔で、前記加算器の出力を受け取って格納し、複数の部分サブ相関シーケンスを生成する。
【請求項３】
請求項２に記載のサブ相関器において、前記メモリは、複数のランダムアクセスメモリを含んでおり、各ランダムアクセスメモリは、第１の部分サブ相関シーケンスが、第２のランダムアクセスメモリからの第２の部分サブ相関シーケンスの読取アクセスと同時に第１のランダムアクセスメモリに書き込まれるように選択可能である。
【請求項４】
複数のピークを検索するサーチャであって、
受信信号を共通シーケンスと相関付け、前記複数のピークの各々についてサブ相関シーケンスを生成するサブ相関器と、
前記サブ相関シーケンスを受け取り、前記複数のピークの各々についてコード／スロット相関を生成する一つ又は複数の高速Ｈａｄａｍａｒｄ変換部と、
前記複数のピークの各々について、前記コード／スロット相関から、コード／スロットエネルギーを生成する一つ又は複数のエネルギー計算器と、
前記コード／スロットエネルギーのユニークなサブセットを加算し、前記複数のピークの各々について複数のコードシーケンスエネルギーを生成する一つ又は複数の加算器と、
前記コードシーケンスエネルギーを受け取り、前記複数のピークの各々について最大コードシーケンスエネルギーを検出する一つ又は複数の検出器とを備える。
【請求項５】
集積回路であって、
前記受信信号のサンプルを受け取るシフトレジスタと、
前記シフトレジスタからのサンプルに、前記共通シーケンスの第１の成分を乗じる複数の乗算器と、
前記複数の乗算器の結果を加算する加算器と、
周期的な間隔で、前記加算器の出力を受け取って格納し、格納された部分サブ相関シーケンスを生成するメモリと、
前記メモリからの部分サブ相関シーケンスを受け取り、前記部分サブ相関シーケンスを、前記共通シーケンスの第２の成分を用いてビットワイズＸＯＲするＸＯＲとを備える。
【請求項６】
請求項５に記載の集積回路において、前記メモリは、複数の周期的な間隔で、前記加算器の出力を受け取って格納し、複数の部分サブ相関シーケンスを生成する。
【請求項７】
請求項６に記載の集積回路において、前記メモリは、複数のランダムアクセスメモリを含んでおり、各ランダムアクセスメモリは、第１の部分サブ相関シーケンスが、第２のランダムアクセスメモリからの第２の部分サブ相関シーケンスの読取アクセスと同時に第１のランダムアクセスメモリに書き込まれるように選択可能である。
【請求項８】
集積回路であって、
受信信号のサンプルを受け取る手段と、
前記受け取る手段からのサンプルに、共通シーケンスの第１の成分を乗じる手段と、
複数の前記乗じる手段の結果を加算する手段と、
周期的な間隔で、前記加算する手段からの出力を受け取って格納し、格納された部分サブ相関シーケンスを生成する手段と、
前記受け取って格納する手段からの部分サブ相関シーケンスを受け取り、前記部分サブ相関シーケンスを、前記共通シーケンスの第２の成分を用いてビットワイズＸＯＲする手段とを備える。
【請求項９】
請求項８に記載の集積回路において、前記受け取って格納する手段は、複数の周期的な間隔で、前記加算する手段の出力を受け取って格納し、複数の部分サブ相関シーケンスを生成する。
【請求項１０】
請求項９に記載の集積回路において、前記受け取って格納する手段は、複数のランダムアクセスメモリを含んでおり、各ランダムアクセスメモリは、第１の部分サブ相関シーケンスが、第２のランダムアクセスメモリからの第２の部分サブ相関シーケンスの読取アクセスと同時に第１のランダムアクセスメモリに書き込まれるように選択可能である。
【請求項１１】
集積回路であって、
複数のスロット境界において、受信信号を複数のコードと相関付け、各コード／スロット境界ペアに対応したコード／スロットエネルギーを生成する相関器であって、
前記受信信号を共通シーケンスと相関付け、サブ相関シーケンスを生成するサブ相関器と、
前記サブ相関シーケンスを受信し、コード／スロット相関を生成する高速Ｈａｄａｍａｒｄ変換部と、
前記コード／スロット相関からコード／スロットエネルギーを生成するエネルギー計算器とを備えた相関器と、
前記コード／スロットエネルギーを格納するメモリと、
前記コード／スロットエネルギーのユニークなサブセットを加算し、複数のコードシーケンスエネルギーを生成する加算器とを備え、
前記サブ相関器は、
前記受信信号のサンプルを受け取るシフトレジスタと、
前記シフトレジスタからのサンプルに、前記共通シーケンスの第１の成分を乗じる複数の乗算器と、
前記複数の乗算器の結果を加算する加算器と、
周期的な間隔で、前記加算器の出力を受け取って格納し、格納された部分サブ相関シーケンスを生成するメモリと、
前記メモリからの部分サブ相関シーケンスを受け取り、前記部分サブ相関シーケンスを、前記共通シーケンスの第２の成分を用いてビットワイズＸＯＲするＸＯＲとを備える。
【誤訳訂正２】
【訂正対象書類名】明細書
【訂正対象項目名】０００４
【訂正方法】変更
【訂正の内容】
【０００４】
疑似ランダムノイズ（ＰＮ）シーケンスは、送信されたパイロット信号を含む送信されたデータを拡散するためにＣＤＭＡシステムで一般的に使用される。このＰＮシーケンスの単一値を送信するために必要な時間はチップとして知られている。そして、チップが変化するレートはチップレートとして知られている。ＣＤＭＡ受信機は一般的にレーキ受信機を用いている。レーキ受信機は、一般的には、一つ以上の基地局からの直接およびマルチパスのパイロットの位置決めを行うための一つ以上のサーチャと、これら基地局からの情報信号の受信および結合のための二つ以上のパルチパス復調器とから構成されている。
【誤訳訂正３】
【訂正対象書類名】明細書
【訂正対象項目名】０００５
【訂正方法】変更
【訂正の内容】
【０００５】
直接シーケンスＣＤＭＡシステムの設計において固有なことは、受信機がＰＮシーケンスを、基地局のＰＮシーケンスに合わせなければならないという要求があることである。Ｗ−ＣＤＭＡ規格で定義されているような幾つかのシステムは、主要スクランブルコードとして知られている各々にユニークなＰＮコードを用いて基地局を区別する。Ｗ−ＣＤＭＡ規格は、ダウンリンクをスクランブルするために２つのゴールドコードシーケンスを定義している。一つは同相分（I）であり、もう一つは求積法（Ｑ）である。Ｉ及びＱのＰＮシーケンスとはともに、データ変調することなく、セルに亘って同時通信される。この同時通信は、共通パイロットチャンネル（ＣＰＩＣＨ）と称される。生成されたＰＮシーケンスは、３８，４００チップの長さに打ち切られる。３８，４００チップの期間は、無線フレームと称される。個々の無線フレームは、スロットと称される１５の等しいセクションに分割される。ＷＣＤＭＡ基地局は、互いに関連して非同期的に動作する。よって、ある基地局のフレームタイミングの知識は、他のあらゆる基地局のフレームタイミングの知識ももたらさない。
【誤訳訂正４】
【訂正対象書類名】明細書
【訂正対象項目名】０００７
【訂正方法】変更
【訂正の内容】
【０００７】
初期捕捉のために、この３ステップ  Ｗ−ＣＤＭＡ検索は、各スクランブルコードのための全ＰＮスペースを検索するという非現実的な選択肢に対して、検索時間を低減するという見知から、優れた能力をもたらす。ＣＤＭＡシステムの性能を決定する上で検索時間は重要な測定基準である。検索時間が減少するということは、検索をより頻繁にすることができるということを意味している。よって、加入者ユニットは、最良の利用可能なセルをより頻繁に突き止め、アクセスことができる。これによって、基地局と加入者ユニットとの両方によって送信電力レベルが減少され、より優れた信号の送信と受信とが得られるようになる。これは、ＣＤＭＡシステムの能力を次々に増大させる（増加したユーザ数に対するサポート、より高速な送信レート、あるいはそれらの両方との観点から）。さらに、加入者ユニットが実際に音声またはデータの送信または受信をしていないが、システムの監視を周期的に行っている低電力状態であるアイドルモードに加入者ユニットがある場合に、検索時間が減少することも利点である。検索時間が減少することによって、加入者ユニットは、この低電力状態により長い時間いるようになり電力消費量を低減し、起動時間を延ばす。
【誤訳訂正５】
【訂正対象書類名】明細書
【訂正対象項目名】０００９
【訂正方法】変更
【訂正の内容】
【０００９】
ここに記載された実施例は、Ｗ−ＣＤＭＡのような非同期システムにおいて効率的な検索を行う必要性に対して対処する。ある局面では、複数のオフセットにおいて、各コード／スロット境界ペアに対応しているコード／スロットエネルギーを生成するために、ＳＳＣなどの複数のコードが、受信信号に相関付けられている。コード／スロットエネルギーのユニークなサブセットが加算され、コードシーケンスエネルギーが生成される。この最大値は、突き止められたコードシーケンスとスロット境界を示す。別の局面では、この相関付けは、受信信号を共通シーケンスにサブ相関付けを行い、この結果について高速Ｈａｍａｄａｒｄ変換（ＦＨＴ）を実行することによってなされる。更にまた別の局面では、あるサブ相関付けは、複数のピークを同時に検索するために使用することができる。本発明の様々な別の局面もまた開示されている。これらの局面は、効率的な回路面積と検索時間との利点を有する。これらは、コスト削減、起動時間の延長、捕捉速度の増加、信号送信の高品質化、データスループットの増加、電力の減少、全体的なシステム能力の向上をもたらす。
【誤訳訂正６】
【訂正対象書類名】明細書
【訂正対象項目名】００１４
【訂正方法】変更
【訂正の内容】
【００１４】
明確化のために、本発明の記述に使用されている例は、基地局を信号の発信元、加入者ユニットをこの信号の受信者および捕捉者、すなわち順方向リンクの信号を仮定する。当業者であれば、加入者ユニットは、基地局と同様に、ここで記載したように、データを送信するための実装がなされうることと、本発明の局面は、これらの状態に対しても同様に当てはまることが理解されよう。「典型的」という用語は、ここでは、「実例、事例、または例示として役立つ」ことを意味するために限定的に用いられる。ここで「典型的」と記載されたあらゆる実施例が、必ずしも、他の実施例に対して好適に、あるいは有利に解釈される必要はない。
【誤訳訂正７】
【訂正対象書類名】明細書
【訂正対象項目名】００２９
【訂正方法】変更
【訂正の内容】
【００２９】
図３は、上記したサブステップ２１０を実行する手続きの実施例を示している。ステップ３１０では、（１０）式にしたがって長さ１６のサブ相関シーケンスが計算される。ステップ３１０は、長さＬのシーケンスと、一般的なシーケンスＢ、ｂとに対して一般化されたサブ相関を示している。（１０）式は一例である。ステップ３２０では、結果として生じたサブ相関シーケンスについて高速Ｈａｄａｍａｒｄ変換が実施される。ステップ３２０で結果として得られる１６のＩとＱのペアは、ステップ３３０において、自乗された後に加算され、１６のエネルギー値を生成する。この処理は、１５の異なるオフセットに対して繰り返され、上述したように２４０のエネルギー値を生成することができる。ステップ３３０は、メモリ内に各々の結果を格納することを伴いうる。ここで記載された全ての実施例では、各ＳＳＣおよびスロット番号についてのエネルギー計算は、多数のフレームに亘って蓄積される。
【誤訳訂正８】
【訂正対象書類名】明細書
【訂正対象項目名】００３１
【訂正方法】変更
【訂正の内容】
【００３１】
図４は、上述したサブステップ２１０と２２０とを実行するように構成された加入者ユニット１０６の実施例を示している。加入者ユニットの成分のうちのサブセットのみが示されている。信号がアンテナ４１０において受信され、増幅、ダウンコンバート、およびサンプリングのためにＲＦダウンコンバートブロック４２０へと配信される。当該技術分野では、ＣＤＭＡ信号をベースバンドにダウンコンバートする種々の技術が知られている。ＲＦダウンコンバートブロック４２０から、ＩとＱとのサンプルは、サーチャ４３０へと配信される。サーチャ４３０は、デジタル信号プロセッサ（ＤＳＰ）４４０と通信する。ＤＳＰを適用するための別の方法は、別のタイプの一般目的プロセッサか、または、ＤＳＰに適用されうる検索に関連した様々なタスクを実行するために設計された特別なハードウェアを使うことを含んでいる。サーチャ４３０の能力に基づいて、ＤＳＰ４４０は、上述したサブステップ２１０および２２０に記載された様々なタスクを実行し、サーチャ４３０に残っているタスクの性能を調整する。図４では、一つのみサーチャ４３０が示されているが、本発明の主旨にしたがい、任意の数のサーチャが並列に実装されうる。サーチャ４３０は、ＳＳＣシーケンス、およびＤＳＰ４４０へのオフセットに対応したエネルギー値を配信することができる。または、計算されたＳＳＣエネルギーシーケンスの最大のＳＳＣおよびスロット番号を示す単一のＳＳＣ／スロット番号ペアが配信されうる。代わりに、サーチャ４３０における処理の任意のポイントにおいて、次の処理のためにＤＳＰ４４０へと配信されるための中間値が計算されうる。ＤＳＰ４４０もまた同様に、処理された中間値を、次の処理のためにサーチャ４３０に戻す。ＤＳＰ専用のハードウェアの様々な別の構成もまた、当業者にとっては明らかなことであって、本発明の範囲内である。
【誤訳訂正９】
【訂正対象書類名】明細書
【訂正対象項目名】００３５
【訂正方法】変更
【訂正の内容】
【００３５】
別の実施例では、図示していないが、コヒーレントな累算器が、サブ相関器５２０とＦＨＴ５３０との間に介挿されうる。従って、多数のフレームがコヒーレントに累積されうる。この結果、ＦＨＴ５３０のアクセスの減少と、増加したコヒーレント累積の性能向上とをもたらす。この実施例を使用するためには、多数のフレームがコヒーレントなバンド幅にあるように周波数エラーは十分低くなくてはならない。ＦＨＴ５３０には、サブ相関器５２０の累積された出力が供給され、この結果が、エネルギー計算器５３５に配信される。（あるいは、ＦＨＴ５３０は、各フレーム毎に、アクセスすることが可能である。この結果は、出力が有効な期間の間にのみ使用される。）コヒーレントではない累積、すなわちエネルギー計算器５３５からのエネルギーの累積は、ＦＨＴ５３０の有効な出力が生成されたときにのみ実行されることが必要である。
【誤訳訂正１０】
【訂正対象書類名】明細書
【訂正対象項目名】００３６
【訂正方法】変更
【訂正の内容】
【００３６】
ＦＨＴ５３０は、当該技術分野で知られている多くのＦＨＴ技術のうちの一つを適用しうる。１つの技術は、米国特許番号５，５６１，６１８「METHOD AND APPARATUS FOR PERFORMAING A FAST HADAMARD TRANSFORM」（特許文献１）に記載されている。この発明は、本願発明の譲受人に譲渡されている。ＦＨＴ技術は、複雑さの次数を、ｎ２からｎ＊ｌｏｇ２ｎへと、すなわちこの場合、１６２＝２５６から、１６＊ｌｏｇ２１６＝６４へと減少させるために用いることができる。ＦＨＴ５３０へ入力される各サブ相関シーケンスについて、１６のＳＳＣに対して１６の相関出力が生成される（１つのスロット仮定に対応して）。
【誤訳訂正１１】
【訂正対象書類名】明細書
【訂正対象項目名】００３８
【訂正方法】変更
【訂正の内容】
【００３８】
図６は、サブ相関器５２０の実施例を示す。ＩとＱとのサンプルは、３２ステージ、１６タップのシフトレジスタ６１０に、チップレートの２倍で時間が記録されて入力される。これによって、半チップ境界における相関が可能となる。これは、当該技術では良く知られた実施である。他のサンプリング速度も知られており、本発明の範囲内である。ＩとＱのサンプルは、シフトレジスタ６１０に配信される前にオプションで、１０進法化され、回転され、あるいはコードドップラ調整される（図示せず）。シフトレジスタ６１０からのタップ値は、一般的には、シーケンスｂ［１５：０］を用いてＢＰＳＫ逆展開される。しかしながら、ＳＳＣは実空間および虚空間において等しい値であるので、このＢＰＳＫ逆展開は、実係数６２０ａ〜６２０ｐに縮約することが可能である。この逆展開されたＩとＱとのサンプルは、その後加算器６３０で加算される。加算器６３０は、加算ツリーまたは当該技術で知られている他の加算器でありうる。いかなる時であっても加算器６３０の結果（Ｉ／Ｑペア）は、（１０）式で定義されたインデクスｑに対応したサブ相関シーケンス値の部分的な結果である。しかしながら、（８）式で定義された系列Ｂによる乗算は残る。
【誤訳訂正１２】
【訂正対象書類名】明細書
【訂正対象項目名】００３９
【訂正方法】変更
【訂正の内容】
【００３９】
この部分的なサブ相関シーケンス値は、ＦＨＴ５３０のようなＦＨＴへの配信が可能になるまでメモリ６４０に格納することができる。このサブ相関シーケンスは、乗算器６５０において、部分的なサブ相関シーケンスに、Ｂ［１５：０］を乗算することによって生成される。これは、メモリ６４０からの結果として実行される。１と−１の値から成っているシーケンスＢは、１と０のシーケンスのデジタル形式で表現することができるので、乗算器６５０は、ビットワイズでＸＯＲゲートに縮約する。代わりの実施例（図示せず）では、メモリ６４０が配置されず、加算器６３０の出力は、乗算器６５０において直接的にＸＯＲされる。この場合、ＦＨＴは値の連続した流れを取得するように構成されねばならない。あるいは、他の管理スキームが適用されねばならない。
【誤訳訂正１３】
【訂正対象書類名】明細書
【訂正対象項目名】００４１
【訂正方法】変更
【訂正の内容】
【００４１】
図６において、メモリ６４０は、ＲＡＭ１  ６４２、ＲＡＭ２  ６４４、およびｍｕｘ６４６を含むように図示されている。これは、多数のピークを処理するのに適したメモリ６４０の一つの実施例である。メモリ６４０は、２つのＲＡＭ、すなわちＲＡＭ１  ６４２とＲＡＭ２  ６４４とを含む。これによって、一方のＲＡＭが書き込まれている場合、他方のＲＡＭが書き込むことが可能となる。各ＲＡＭは、多数のページを格納するために使用することができる。ここで、各ページは、検索されている一つのピークに対応している。典型的な実施例では、６つのピークを同時に検索することが可能である。これによって、ＲＡＭ１  ６４２は、３つのページを保持し、ＲＡＭ２  ６４４もまた３つのページを保持する。一例として、ＩおよびＱの値は、各１０ビットで格納されうる。これによって、ページ幅は、２０ビットとなろう。ｑ＝０，１，２，・・・，１５に対応する各部分サブ相関値を格納するためのページ深さは１６となろう。（サブ相互シーケンスに対する部分的なサブ相関値が、１６チップ毎に生成されることを思い出されたい。）この典型的な実施例では、ページが一旦一杯になると、それは、ＤＭＡを経由してｍｕｘ６４６を通ってＤＳＰ４４０へと転送される。ｍｕｘ６４６は、アクセスするＲＡＭを選択する。（このシーケンスは、上述したように、出口においてＢを用いてＸＯＲされる。）ＦＨＴコプロセッサ（図示していないが、ＦＨＴ５３０に類似）に接続されたＤＳＰ４４０は、サブ相関シーケンスを処理し、各ＳＳＣおよびスロット番号に対応した相関関係を生成する。
【誤訳訂正１４】
【訂正対象書類名】明細書
【訂正対象項目名】００４３
【訂正方法】変更
【訂正の内容】
【００４３】
様々な実施例もまた、図６の実施例の記述において上述したように本発明の別の局面の利点を有しうる。すなわち、サブ相関器５２０のような単一のＳＳＣサブ相関器は、時間スライスされ、多くの検索タスクのために分配されることが可能である。上述したようにサポートされた６つの同時ピーク検索の例の他に、あらゆるピーク数の検索もまた本発明の範囲内である。このＦＨＴは、ピークの各々の各サブ相関シーケンスに対して実施されねばならない。これは、ＦＨＴにシリアルにアクセスすることによって、あるいは並列して一つ以上のＦＨＴを備えることによって実現することができる。代わりの実施例では、このＦＨＴ処理は、ＤＳＰにおいて実行することもできる。従って、設計者は、３つの要因をトレードオフすることによって、好ましい結果を得るようにこれらの原理を合わせることができる。第一に、共有されたサブ相関器のクロック時間は、提供されたピークの数を増やすために、チップ時間に関連してより早くなされる。第二に、ＦＨＴ処理に先立ってサブ相関シーケンスを格納するメモリは、利用可能なＦＨＴスループットに基づいて増加または減少することが可能である。第三に、ＦＨＴスループットは、ＦＨＴエンジンまたは、ＦＨＴ処理を実行しているＤＳＰのクロック周波数を調整すること、または並列ＦＨＴリソース（ＤＳＰまたはＦＨＴ）を適用することによって、増加することも減少することも可能である。当業者であれば、これら３つの要因の多数の組み合わせもまた適用可能であり、これらも全て本発明の範囲内にあることは認識できよう。
【誤訳訂正１５】
【訂正対象書類名】明細書
【訂正対象項目名】００４４
【訂正方法】変更
【訂正の内容】
【００４４】
また、前述した議論は、Ｗ−ＣＤＭＡ規格で典型的な信号、コード、およびパラメータとして定義された信号、コード、およびパラメータを使用していることに留意されたい。これは議論を明確にすることのみのためであり、Ｗ−ＣＤＭＡシステムに対する本発明の範囲を制限しない。上述した典型的な（７）式を利用した関係を含んでいるコードグループに対応した任意のセットのコードは、本発明の範囲内に明らかに入っており、当業者であれば、上述された様々な実施例を、代わりのシステムに使用するためにどのように適用するのか認識できよう。
【誤訳訂正１６】
【訂正対象書類名】明細書
【訂正対象項目名】００４９
【訂正方法】変更
【訂正の内容】
【００４９】
ここで開示された実施例に関連して記述された方法やアルゴリズムのステップは、ハードウェアや、プロセッサによって実行されるソフトウェアモジュールや、これらの組み合わせによって直接的に具現化される。ソフトウェアモジュールは、ＲＡＭ、フラッシュメモリ、ＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、レジスタ、ハードディスク、リムーバブルディスク、ＣＤ−ＲＯＭ、あるいは当該技術分野で知られているその他の型式の記憶媒体に収納されうる。好適な記憶媒体は、プロセッサがそこから情報を読み取り、またそこに情報を書き込むことができるようにプロセッサに結合される。または、記憶媒体はプロセッサに統合されうる。このプロセッサと記憶媒体は、ＡＳＩＣに収納することができる。ＡＳＩＣは、ユーザ端末内に収納することもできる。または、このプロセッサと記憶媒体が、ユーザ端末におけるディスクリートな部品として収納されることもある。
【誤訳訂正１７】
【訂正対象書類名】明細書
【訂正対象項目名】００５０
【訂正方法】変更
【訂正の内容】
【００５０】
開示された実施例における上述の記載は、いかなる当業者であっても、本発明の活用または利用を可能とするようになされている。これらの実施例への様々な変形例もまた、当業者に対しては明らかであって、ここで定義された一般的な原理は、本発明の主旨または範囲を逸脱せずに他の実施例にも適用されうる。このように、本発明は、上記で示された実施例に制限されるものではなく、ここで記載された原理と新規の特徴に一致した広い範囲に相当するものを意図している。