【事件の表示】
　特願２００３−５７９２８３「ＳＯＩ電解効果トランジスタを製造する方法および対応する電界効果トランジスタ」拒絶査定不服審判事件〔平成１５年１０月　２日国際公開，ＷＯ０３／８１６７５，平成１７年　９月２９日国内公表，特表２００５−５２９４７９〕について，次のとおり審決する。
【結　論】
　本件審判の請求は，成り立たない。
【理　由】
１　手続の経緯
　本願は，２００３年３月２０日（パリ条約による優先権主張外国庁受理２００２年３月２６日，ドイツ連邦共和国）を国際出願日とする出願であって，平成１９年２月２３日付けの拒絶理由通知に対して，平成１９年８月２７日に手続補正書及び意見書が提出されたが，平成２０年１０月１日付けで拒絶査定がされ，平成２０年１２月２６日に審判請求がされ，その後，当審において平成２３年１０月３日付けで拒絶理由が通知され，これに対し，平成２４年２月２日に手続補正書及び意見書が提出されたものである。
　
２　当審の拒絶理由の要旨
　当審において平成２３年１０月３日付けで通知された拒絶理由（以下「当審拒絶理由」という。）の要旨は，
・本願の請求項１８〜３４の記載は不明確であり，特許法３６条６項２号に規定する要件を満たしていない。
・本願の請求項１〜３４に係る発明は，引用例２〜７に記載の周知技術に照らし引用例１に記載された発明に基づいて当業者が容易に発明をすることができたものであるから，特許法２９条２項の規定により特許を受けることができない。
というものである。
　
３　本願発明の内容
　平成２４年２月２日に提出された手続補正書によれば，本願の特許請求の範囲の請求項１に係る発明（以下「本願発明」という。）は，次のとおりのものである。
　
「第１の完全空乏薄膜ＳＯＩ電界効果トランジスタを製造する方法であって，第１の完全空乏薄膜ＳＯＩ電界効果トランジスタは，所定のトランジスタ特性を有しており，
　該方法は，
　横方向に区分された層シーケンスを本質的にアンドープの本体領域の上に形成するステップであって，該横方向に区分された層シーケンスは，ゲート絶縁層と，該ゲート絶縁層の上に形成されたゲート領域とを含み，該本質的にアンドープの本体領域は，２０ｎｍより小さい厚さを有している，ステップと，
　所定の厚さを有するスペーサ層を該横方向に区分された層シーケンスの側壁に形成するステップと，
　該スペーサ層によって隣接される該本質的にアンドープの本体領域に隣接する２つの表面領域にドーパント原子を導入することによって，所定のドーパント濃度プロファイルを有する２つのソース／ドレイン領域を形成するステップであって，該横方向に区分された層シーケンスおよび該スペーサ層は，該２つのソース／ドレイン領域の間にある該本質的にアンドープの本体領域にドーパント原子が導入されることを防止する被覆構造を形成するステップと
　を包含し，
　該第１の完全空乏薄膜ＳＯＩ電界効果トランジスタの該所定のトランジスタ特性は，該スペーサ層の厚さを設定し，かつ，該２つの表面領域から該本体領域へ該ドーパント原子が拡散する領域のドーパント濃度の該横方向の空間依存を設定することによって設定される，方法。」
　
４　本願発明の容易想到性について
４−１　引用例の記載と引用発明
（１）引用例の記載
　当審拒絶理由において引用例１として引用された，本願の優先権主張日前に日本国内において頒布された刊行物である特開平１１−４４８９２号公報（以下「引用例」という。）には，図３，６とともに，次の記載がある（下線は当審で付加。以下同じ。）。
　
ア．製造方法について
「【００１５】
【実施例】
〔実施例１〕
本実施例では絶縁表面を有する基板上に本発明によるＴＦＴを形成
【００１６】まず，絶縁表面を有する基板として石英基板３０１を準備する。石英基板の代わりに表面に０．５〜５μｍの厚さの絶縁膜を形成したセラミックス基板，シリコン基板等を用いることができる。なお，太陽電池に使用される様なグレードの低いシリコン基板は安価であるので反射型表示装置の様に透光性基板を用いる必要のない用途において有効である。
【００１７】
３０２は非晶質珪素膜であり，最終的な膜厚（熱酸化後の膜減りを考慮した膜厚）が１０〜７５ｎｍ（好ましくは１５〜４５ｎｍ）となる様に調節する。本実施例で作製するＴＦＴは活性層が非常に薄いため，オン状態（チャネルが形成された状態）においてチャネル形成領域が完全に空乏化するＦＤ（Full-Depletion）型ＴＦＴとなる
【００１８】なお，非晶質珪素膜３０２の成膜は減圧熱ＣＶＤ法またはプラズマＣＶＤ法によれば良い。また，非晶質珪素膜の代わりにＳｉ1-X ＧｅX で示される様なゲルマニウムを含有した珪素膜を用いても良い。
【００１９】次に，
非晶質珪素膜３０２の結晶化工程を行う
【００２０】特開平８−７８３２９号公報記載の技術は，まず触媒元素の添加領域を選択するマスク絶縁膜３０３を形成する。マスク絶縁膜３０３は触媒元素を添加するために複数箇所の開口部を有している。この開口部の位置によって結晶領域の位置を決定することができる。
【００２１】そして，非晶質珪素膜の結晶化を助長する触媒元素としてニッケル（Ｎｉ）を含有した溶液をスピンコート法により塗布し，Ｎｉ含有層３０４を形成する。なお，触媒元素としてはニッケル以外にも，ゲルマニウム（Ｇｅ），コバルト（Ｃｏ），鉄（Ｆｅ），パラジウム（Ｐｄ），白金（Ｐｔ），銅（Ｃｕ），金（Ａｕ）等を用いることができる。（図３（Ａ））
【００２２】また，上記触媒元素の添加工程は，レジストマスクを利用したイオン注入法またはプラズマドーピング法を用いることもできる。この場合，添加領域の占有面積の低減，横成長領域の成長距離の制御が容易となるので，微細化した回路を構成する際に有効な技術となる。
【００２３】次に，触媒元素の添加工程が終了したら，４５０℃１時間程度の水素出しの後，不活性雰囲気，水素雰囲気または酸素雰囲気中において５００〜７００℃（代表的には５５０〜６５０℃）の温度で４〜２４時間の加熱処理を加えて非晶質珪素膜３０２の結晶化を行う。本実施例では窒素雰囲気で５７０ ℃１４時間の加熱処理を行う。
【００２４】この時，非晶質珪素膜３０２の結晶化はニッケルを添加した添加領域３０５，３０６から優先的に進行し，基板３０１の基板面に対してほぼ平行に成長した結晶領域３０７，３０８が形成される。本発明者らはこの結晶領域３０７，３０８を横成長領域と呼んでいる。（図３（Ｂ））
【００２５】
結晶化のための加熱処理が終了したら，マスク絶縁膜３０３を除去してパターニングを行い，横成長領域３０７，３０８のみでなる島状半導体層（活性層）３０９〜３１１を形成する
【００２６】
活性層３０９〜３１１を形成したら，その上に珪素を含む絶縁膜でなるゲイト絶縁膜３１２を成膜する
【００２７】次に，図３（Ｃ）に示す様に触媒元素（ニッケル）を除去または低減するための加熱処理（触媒元素のゲッタリングプロセス）を行う。この加熱処理は処理雰囲気中にハロゲン元素を含ませ，ハロゲン元素による金属元素のゲッタリング効果を利用するものである。」
「【０１２０】〔実施例２〕本実施例では，実施例１に示したハロゲン元素によるゲッタリング効果に加えてリン元素によるゲッタリング効果を得るための構成について説明する。説明には図６を用いる。
【０１２１】まず，実施例１の工程に従ってハロゲン元素によるゲッタリングプロセスまで行い，図６（Ａ）の状態を得る。図６（Ａ）において，６０１は石英基板，６０２は活性層，６０３はゲイト絶縁膜である。
【０１２２】次に，
タンタルとタンタルを主成分とする材料との積層膜でなるゲイト電極６０４を形成する
【０１２３】次に，
ゲイト電極６０４をマスクとしてゲイト絶縁膜６０２をドライエッチング法によりエッチングする
【０１２４】次に，
窒化珪素膜を厚く形成した後，ドライエッチング法によるエッチバックを行い，サイドウォール６０８を形成する
サイドウォール６０８を形成した後，再びリン元素を添加してソース領域６０９，ドレイン領域６１０を形成する
【０１２５】なお，サイドウォール６０８の下は２度目のリン元素が添加されず，ソース／ドレイン領域よりも低濃度にリン元素を含む一対の低濃度不純物領域６１１となる。
また，ゲイト電極６０４の下は不純物の添加されないチャネル形成領域６１２となる
【０１２６】こうして図６（Ｃ）の状態が得られたら，４５０〜６５０℃（代表的には６００℃）で８〜２４時間（代表的には１２時間）の加熱処理を行う。
【０１２７】この加熱処理はリン元素による触媒元素（ここではニッケル）のゲッタリングを目的とした工程であるが，同時に不純物の活性化，活性層が受けたイオン注入時の損傷の回復が行われる。
【０１２８】この工程では，加熱処理を行うことでチャネル形成領域６１２に残存するニッケルがソース／ドレイン領域６０９，６１０に移動し，そこでゲッタリングされて不活性化する。即ち，チャネル形成領域６１２内部に残存するニッケルを除去することが可能である。
【０１２９】なお，ソース／ドレイン領域６０９，６１０は導電性を有していれば電極としての機能を果たすのでニッケルの有無が電気特性に影響を与える恐れがない。そのため，ゲッタリングサイトとして機能させうるのである。
【０１３０】以上の様にして図６（Ｄ）の状態が得られたら，実施例１と同様に層間絶縁膜６１３，ソース電極６１４，ドレイン電極６１５を形成して図６（Ｅ）に示す薄膜トランジスタが完成する。
【０１３１】なお，本実施例ではゲイト電極としてタンタルを用いているが，導電性を有する結晶性珪素膜を用いても良い。また，低濃度不純物領域の形成方法は本実施例の手段に限定されるものではない。
【０１３２】本実施例で最も重要な構成は，チャネル形成領域に残存する触媒元素をソース領域およびドレイン領域に移動させてゲッタリングすることにある。これは，リン元素による金属元素のゲッタリング効果に着目した発明である。
【０１３３】なお，本実施例ではＮ型ＴＦＴの例を示したが，Ｐ型ＴＦＴの場合，ボロン元素だけではゲッタリング効果が得られないので，リン元素とボロン元素の両方をソース／ドレイン領域に添加することが必要である。」
　
イ．図面について
　図６（Ｃ）によれば，「サイドウォール６０８」は「ゲイト絶縁膜６０３」及び「ゲイト電極６０４」の側壁に形成されていること，及び，「サイドウォール６０８」に隣接する「島状半導体層６０２」の表面領域にリン元素を添加して「ソース領域６０９」及び「ドレイン領域６１０」を形成していることが見て取れる。
　
（２）引用例に記載された発明
　そうすると，引用例には次の発明（以下「引用発明」という。）が記載されているものと認められる。
　
「絶縁表面を有する基板上にＦＤ（Full-Depletion）型ＴＦＴを形成する方法であって，該方法は，
最終的な膜厚が１０〜７５ｎｍとなるように非晶質珪素膜を形成する工程と，
非晶質珪素膜の結晶化とパターニングを行い，島状半導体層を形成する工程と，
島状半導体層の上にゲイト絶縁膜を成膜する工程と，
ゲイト電極を形成する工程と，
ゲイト電極をマスクとしてゲイト絶縁膜をエッチングする工程と，
窒化珪素膜を厚く形成した後，ドライエッチング法によるエッチバックを行い，サイドウォールを形成する工程と，
サイドウォールを形成した後，リン元素を添加してソース領域，ドレイン領域を形成し，ゲイト電極の下は不純物の添加されないチャネル形成領域となる工程と，
を含む，方法。」
　
４−２　本願発明と引用発明の対比
　本願発明と引用発明とを対比する。
　
ア　引用発明における「絶縁表面を有する基板上にＦＤ（Full-Depletion）型ＴＦＴを形成する方法」は，本願発明における「第１の完全空乏薄膜ＳＯＩ電界効果トランジスタを製造する方法」に相当する。また，引用発明の「絶縁表面を有する基板上」に形成された「ＦＤ（Full-Depletion）型ＴＦＴ」が，本願発明の「第１の完全空乏薄膜ＳＯＩ電界効果トランジスタ」と同様に「所定のトランジスタ特性を有して」いることは，自明である。
　
イ　引用発明における「島状半導体層」，「ゲイト絶縁膜」及び「ゲイト電極」は，本願発明における「本質的にアンドープの本体領域」，「ゲート絶縁膜」及び「ゲート領域」に，それぞれ相当する。
　
ウ　引用発明における「島状半導体層」は，「最終的な膜厚が１０〜７５ｎｍとなるように非晶質珪素膜を形成する工程と，非晶質珪素膜の結晶化とパターニングを行い，島状半導体層を形成する工程」により形成されたものであるから，１０〜２０ｎｍの範囲において，本願発明と引用発明は，「本質的にアンドープの本体領域は，２０ｎｍより小さい厚さを有している」点で一致する。
　
エ　引用発明は，「島状半導体層の上にゲイト絶縁膜を成膜する工程と，ゲイト電極を形成する工程と」を有し「ゲイト電極をマスクとしてゲイト絶縁膜をエッチング」していることから，引用発明の「ゲイト絶縁膜」と「ゲイト電極」は，本願発明における「横方向に区分された層シーケンス」に相当する。また，引用発明における「島状半導体層の上にゲイト絶縁膜を成膜・・・ゲイト絶縁膜をエッチングする工程」は，本願発明における「横方向に区分された層シーケンスを本質的にアンドープの本体領域の上に形成するステップ」に相当する。
　
オ　引用例の図６（Ｃ）（上記４−１（１）イ参照。）から，引用発明の「サイドウォール」は「ゲイト絶縁膜」及び「ゲイト電極」の側壁に形成されているものであり，上記エで検討したとおり，当該「ゲイト絶縁膜」及び「ゲイト電極」は，本願発明における「横方向に区分された層シーケンス」に相当するから，引用発明の「窒化珪素膜を厚く形成した後，ドライエッチング法によるエッチバックを行い，サイドウォールを形成する工程」と，本願発明の「所定の厚さを有するスペーサ層を該横方向に区分された層シーケンスの側壁に形成するステップ」とは「所定の厚さを有する層を該横方向に区分された層シーケンスの側壁に形成するステップ」である点で共通する。
　
カ　引用例の図６（Ｃ）（上記４−１（１）イ参照。）から，引用発明における「サイドウォールを形成した後，リン元素を添加してソース領域，ドレイン領域を形成」する工程は，サイドウォールに隣接する島状半導体層の表面領域にリン元素を添加することで，ソース領域，ドレイン領域を形成する工程であると理解できる。また，上記オで検討したとおり，引用発明の「サイドウォール」と本願発明の「スペーサ層」は「層」である点で共通し，引用発明の「リン元素を添加」することは，本願発明の「ドーパント原子を導入すること」に相当する。したがって，本願発明と引用発明は「層によって隣接される該本質的にアンドープの本体領域に隣接する２つの表面領域にドーパント原子を導入することによって，所定のドーパント濃度プロファイルを有する２つのソース／ドレイン領域を形成するステップ」を有する点で一致する。
　
キ　引用発明における「サイドウォールを形成した後，リン元素を添加してソース領域，ドレイン領域を形成」する工程では，「ゲイト電極の下は不純物の添加されないチャネル形成領域」となることから，引用発明の「ゲイト絶縁膜」，「ゲイト電極」及び「サイドウォール」と本願発明の「横方向に区分された層シーケンスおよび該スペーサ層」とは，「２つのソース／ドレイン領域の間にある該本質的にアンドープの本体領域にドーパント原子が導入されることを防止する被覆構造を形成する」ものである点で一致する。
　
　そうすると，本願発明と引用発明の一致点及び相違点は，次のとおりとなる。
　
＜一致点＞
「第１の完全空乏薄膜ＳＯＩ電界効果トランジスタを製造する方法であって，第１の完全空乏薄膜ＳＯＩ電界効果トランジスタは，所定のトランジスタ特性を有しており，
　該方法は，
　横方向に区分された層シーケンスを本質的にアンドープの本体領域の上に形成するステップであって，該横方向に区分された層シーケンスは，ゲート絶縁層と，該ゲート絶縁層の上に形成されたゲート領域とを含み，該本質的にアンドープの本体領域は，２０ｎｍより小さい厚さを有している，ステップと，
　所定の厚さを有する層を該横方向に区分された層シーケンスの側壁に形成するステップと，
　該層によって隣接される該本質的にアンドープの本体領域に隣接する２つの表面領域にドーパント原子を導入することによって，所定のドーパント濃度プロファイルを有する２つのソース／ドレイン領域を形成するステップであって，該横方向に区分された層シーケンスおよび該層は，該２つのソース／ドレイン領域の間にある該本質的にアンドープの本体領域にドーパント原子が導入されることを防止する被覆構造を形成するステップと
　を包含する，方法。」
である点。
　
＜相違点１＞
　本願発明では，「所定の厚さを有する層を該横方向に区分された層シーケンスの側壁に形成するステップ」及び「該層によって隣接される該本質的にアンドープの本体領域に隣接する２つの表面領域にドーパント原子を導入することによって，所定のドーパント濃度プロファイルを有する２つのソース／ドレイン領域を形成するステップ」において，「所定の厚さを有する層」が「スペーサ層」であるのに対し，引用発明では「サイドウォール」である点。
　
＜相違点２＞
　本願発明では，「第１の完全空乏薄膜ＳＯＩ電界効果トランジスタの該所定のトランジスタ特性は，該スペーサ層の厚さを設定し，かつ，該２つの表面領域から該本体領域へ該ドーパント原子が拡散する領域のドーパント濃度の該横方向の空間依存を設定することによって設定され」るのに対し，引用発明ではトランジスタ特性をどのように設定するかについて教示がない点。
　
４−３　相違点についての判断
（１）相違点１について
　ゲート電極が形成された半導体全面にスペーサ機能を果たす絶縁膜を形成し，当該絶縁膜を通して不純物をイオン注入してソース／ドレイン領域を形成する技術，すなわち，スペーサ層を用いたソース／ドレイン領域形成技術は，次の周知例１〜３にも記載されているように，工程簡略化やばらつき低減に有効な技術として既に周知のものである。したがって，引用発明におけるソース／ドレイン領域形成において，サイドウォールに代えて当該周知技術を採用することは，当業者が容易に想到し得たことである。
　
・周知例１：特開平４−１９６４３８号公報
　当審拒絶理由において引用例５として引用された，本願の優先権主張日前に日本国内において頒布された刊行物である上記周知例１には，第１図（ａ）〜（ｃ）とともに次の記載がある。
ア　「まずＰ型不純物を含むシリコン基板１０１上にゲートシリコン酸化膜１０２を介してゲート電極１０３を形成する。次に第１のイオン注入としてＮ型不純物であるリンをエネルギーは６０ｋｅＶでドーズ量を２Ｅ１３ｃｍ−２だけイオン注入することによりゲート電極をマスクとして低濃度の拡散層１０４を形成する｛第１図（ａ）｝。
次に絶縁膜としてシリコン酸化膜１０５をＣＶＤ法によりウェハー全面に約２０００Å形成する｛第１図（ｂ）｝。次に前記シリコン酸化膜をイオン注入透過膜としてリンを注入エネルギー１５０ｋｅＶ程度，ドーズ量３．８Ｅ１６ｃｍ
−２
程度で第２のイオン注入を行なう
イ　「本発明の半導体装置の製造方法では従来のようにサイドウオールを形成するよりも工程数を低減した分，低濃度の拡散層の長さのばらつきを約５０％少なくすることができるために特性のばらつきの少ないトランジスタを提供することができるという効果を有する。・・・（略）・・・
　この
拡散深さや不純物濃度分布は注入透過膜厚と注入エネルギー，ドーズ量を変化することにより自由に調節することができる
　
・周知例２：特開平５−２１８０７５号公報
　当審拒絶理由において引用例６として引用された，本願の優先権主張日前に日本国内において頒布された刊行物である上記周知例２には，図３とともに次の記載がある。
「【００１６】この発明に従って，ＬＤＤスペーサ１８は
ゲート金属１６上に生成された正角の薄膜２８によって置換される。この生成された膜はスペーサエッチングを必要とすることなくＬＤＤ接合形成のためのスペーサ機能を果たし
【００１７】従来のフロントエンドのＭＯＳプロセスを使って，
約５００ないし２０００Åの範囲の厚さを有する薄膜２８はゲートが形成された後生成される
【００１８】
矢印３２で示されるソース／ドレイン注入はこの薄膜２８を介して基板１０に直接注入され，ソースおよびドレインコンタクト（図３に示されない）が作られ得るｎ
＋
領域３４を形成する。薄膜２８の厚さは予め定められたスペーサ幅要求を満たすように選択される
　
・周知例３：特開平１０−２４２４６０号公報
　本願の優先権主張日前に日本国内において頒布された刊行物である上記周知例３には，次の記載がある。
「【０００８】本発明の目的は，ＬＤＤ構造のＭＯＳＦＥＴと類似したＭＯＳＦＥＴを簡単な製造プロセスをもって形成でき，優れたホットキャリア耐性を備えているＭＯＳＦＥＴを有する半導体集積回路装置およびその製造方法を提供することにある。」
　
「【００１４】（実施の形態１）図１〜図９は，本発明の実施の形態１である半導体集積回路装置の製造工程を示す概略断面図である。同図を用いて，本実施の形態１の半導体集積回路装置およびその製造方法を説明する。
・・・（略）・・・
【００１７】その後，レジスト膜５をエッチング用マスクとして使用して，ドライエッチングなどの選択エッチング技術を使用して，
ゲート電極４およびゲート絶縁膜３のパターンを形成する。次に，半導体基板１の上に，ＣＶＤ法を使用して，厚膜の酸化シリコン膜６を堆積し，ゲート電極４の側壁に側壁酸化シリコン膜を備えている酸化シリコン膜６を形成する（図３）
・・・（略）・・・
【００２０】その後，不要となったレジスと膜１１を取り除いた後，
酸化シリコン膜６を通して，半導体基板１に，イオン注入法を使用して，不純物としてのヒ素（Ａｓ）を２００ｋｅＶのエネルギーで５×１０
15
cm
-2
のイオン注入量をもってイオン打ち込みする。その後，アニール（熱拡散処理）を行って，イオン打ち込みされたヒ素を拡散して，ソース／ドレインとしてのｎ型の半導体領域７を形成する（図５）
【００２１】この製造工程の他の態様として，
図３に示した酸化シリコン膜６の状態で，酸化シリコン膜６を通して，半導体基板１に，イオン注入法を使用
　
（２）相違点２について
　トランジスタ特性がチャネル長に依存し，チャネル長がソース／ドレイン領域の間隔に依存することは，当業者の技術常識である。
　一方，上記周知例１イの摘記や，上記周知例２の【００１８】の記載によれば，周知技術である上記スペーサ層を用いたソース／ドレイン領域形成技術において，スペーサ層の厚みを調整することは，普通に行われていることであるといえる。また，ソース／ドレイン領域形成のために導入したドーパントの横方向拡散の影響によりチャネル長が変わることは，次の周知例４〜６にも記載されているように，当業者に周知の事項である。
　そうすると，ソース／ドレイン領域形成を上記周知技術によって行う際，スペーサ層の厚さと横方向拡散の程度を適宜設定することで，ソース／ドレイン領域の間隔を調整し，それにより所定のトランジスタ特性に設定できることは，上記の技術常識や周知の事項から当業者が直ちに察知し得たことであるといえる。
　したがって，引用発明において，「スペーサ層の厚さを設定し，かつ，該２つの表面領域から該本体領域へ該ドーパント原子が拡散する領域のドーパント濃度の該横方向の空間依存を設定すること」は，上記周知技術を適用する際に当然に行う設計事項であって，当業者が適宜なし得たことである。
　
・周知例４：特開平７−２４９７７１号公報
　本願の優先権主張日前に日本国内において頒布された刊行物である上記周知例４には，次の記載がある。
「【０００８】図４に見られる従来例に於いては，低不純物濃度ソース領域４及び低不純物濃度ドレイン領域５はゲート電極３をマスクとしてセルフ・アライメント方式で形成され，また，図５に見られる従来例に於いては，低不純物濃度ソース領域１５及び低不純物濃度ドレイン領域１６はゲート電極１４をマスクとしてセルフ・アライメント方式で形成されていることから，何れにしても，そのチャネル長は，ゲート電極３の長さ或いはゲート電極１４の長さに依って決まってしまう。」
「【００１１】
【課題を解決するための手段】本発明では，薄膜ＳＯＩに於ける不純物拡散の特徴，即ち，
イオン注入された不純物の活性化アニールを適切に行って，不純物の横方向への拡散を利用してチャネル長を実質的に短くすること
　
・周知例５：特開平９−１４８５８１号公報
　本願の優先権主張日前に日本国内において頒布された刊行物である上記周知例５には，次の記載がある。
「【０００５】
【発明が解決しようとする課題】多結晶シリコン薄膜トランジスタのｎ+ 層およびｐ+ 層の形成において，リンまたはボロン等の不純物は質量分離しないイオンシャワードープあるいはイオンインプランテーションの手法を用いて注入される。そして，
注入された不純物は，その後の熱プロセスでチャネルに向かって，横方向に拡散するという問題がある
多結晶シリコン薄膜トランジスタでは，実効的なオフセット長あるいはＬＤＤ長はμｍオーダーで減る
【０００６】また，多結晶シリコン薄膜トランジスタでは，ゲート絶縁膜と真性半導体層の界面準位密度が単結晶シリコンの場合に比べて多いため，ｎ+ 層およびｐ+ 層で不純物の界面拡散が起こる。その結果，
チャネル長の長さが数μｍ以下になると，ゲート電圧−ドレイン電流特性がｎ
−
ｃｈの場合はマイナス側へ，ｐ
−
ｃｈの場合はプラス側へシフトするという現象が起こる
「【００１１】次に，本発明の作用を説明する。本発明は，上記のような課題を解決するためになされたものであり，ｎ+ 層およびｐ+ 層を形成する前に，多結晶シリコン半導体層中の欠陥およびゲート絶縁膜と真性半導体層の欠陥を減らし，
注入された不純物はその後の熱プロセスでチャネルに向かっての横方向拡散を低減できることにより，オフセット長およびチャネル長を短くできる薄膜トランジスタが作製でき，薄膜トランジスタの信頼性および特性を向上させることができる
　
・周知例６：特開２００１−１９６６０１号公報
　本願の優先権主張日前に日本国内において頒布された刊行物である上記周知例６には，次の記載がある。
「【０００４】第１の問題点に関しては，
イオン打ち込みによって，半導体中に打ち込まれたイオンが２次散乱によって，横方向に拡散してしまうことと，熱処理工程によって熱的に周囲に拡がってしまうことのためである
ゲイト電極２０５と拡散領域（ソース，ドレイン）２０２，２０３の幾何学的重なりが生じる。
「【０００８】本発明の解決すべき課題は以下のようにまとめられる。すわなち，第１に
不純物の横方向の拡散を防止すること
以上の条件を満たすことによって，チャネル長１．０μｍ以下，典型的には０．１〜０．３μｍのＭＯＳデバイスを安定して作製することができる
　
（３）小括
　したがって，相違点１及び２に係る構成とすることは，当業者が容易に想到し得たことである。また，相違点１及び２に係る構成により本願発明が奏する効果も，当業者が予測し得る程度のものに過ぎない。
　
４−４　容易想到性についてのまとめ
　以上検討したとおり，本願発明は，従来周知の技術を勘案することにより，引用発明に基いて当業者が容易に発明をすることができたものであるから，特許法２９条２項の規定により特許を受けることができない。
　
５　結言
　以上のとおり，本願発明は，特許法２９条２項の規定により特許を受けることができないものであるから，本願は，他の請求項について検討するまでもなく，拒絶をすべきものである。
　よって，結論のとおり審決する。