【事件の表示】
　特願２００５−１７８７３５「ディジタル遅延フィルタ」拒絶査定不服審判事件〔平成１８年１２月２８日出願公開、特開２００６−３５２７２４〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯 
　本願は、平成１７年６月２０日の出願であって、平成２１年８月６日付けで拒絶理由通知がなされ、同年１０月９日付けで手続補正がなされたが、同年１２月１０日付けで拒絶査定がなされ、これに対し、平成２２年３月１１日に拒絶査定不服審判の請求がなされるとともに、同日付けで手続補正書が提出されたものである。 
　 
　
　
２．平成２２年３月１１日付けの手続補正についての補正却下の決定 
［補正却下の決定の結論］ 
　平成２２年３月１１日付けの手続補正を却下する。 
　　
［理由］ 
（１）補正後の請求項１に係る発明 
　平成２２年３月１１日付けの手続補正（以下、「本件補正」という）は、本件補正前の平成２１年１０月９日付け手続補正書により補正された請求項１の内容を、
　
「複数のタップ対応の乗算器と、該乗算器の乗算出力を加算する加算器と、前記タップ対応のタップ係数をフィルタ特性に対応して複数種類格納したメモリとを含むディジタル遅延フィルタに於いて、
　前記メモリは、複数種類の前記フィルタ特性に対応したタップ係数をタップ対応にまとめてそれぞれ格納した複数のタップ対応メモリとし、該タップ対応メモリのそれぞれ同一アドレスに、前記フィルタ特性に対応したタップ係数を格納した構成を有する
　ことを特徴とするディジタル遅延フィルタ。」 
　
から、
　
「複数のタップ対応の乗算器と、該乗算器の乗算出力を加算する加算器と、前記タップ対応のタップ係数をフィルタ特性に対応して複数種類格納したメモリとを含むディジタル遅延フィルタに於いて、
　前記メモリは、複数種類の前記フィルタ特性に対応したタップ係数を、同じサイズのビット構成を有するタップ単位にまとめて、該同じサイズのビット構成に対応したビット幅を有する複数のタップ対応メモリとし、該タップ対応メモリのそれぞれ同一アドレスに、前記フィルタ特性に対応したタップ係数を格納した構成を有する
　ことを特徴とするディジタル遅延フィルタ。」
　
に補正することを含むものである。 
　
　
　上記補正は、補正前の請求項１における「複数種類の前記フィルタ特性に対応したタップ係数をタップ対応にまとめてそれぞれ格納した複数のタップ対応メモリ」を「複数種類の前記フィルタ特性に対応したタップ係数を、同じサイズのビット構成を有するタップ単位にまとめて、該同じサイズのビット構成に対応したビット幅を有する複数のタップ対応メモリ」に限定するものであって、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項第２号の特許請求の範囲の減縮を目的とするものに該当する。
　　　
　そこで、本件補正後の上記請求項１に係る発明（以下、「本件補正発明」という）が特許出願の際独立して特許を受けることができるものであるか（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合するか）について、以下に検討する。
　　
　　　　 　　　
（２）引用例 
　原査定の拒絶の理由に引用された特開昭６３−２５７３２０号公報（以下、「引用例」という）には、下記の事項が記載されている。
　　
（あ）「第４図はこのような場合に使用されるデジタルフィルタの一例を示すもので、図はトランスバーサルフィルタとして構成されたデジタルフィルタ１０の一例を示す。
　同図において、単位遅延時間ＤＴに設定された複数の遅延器２Ａ〜２Ｎ−１は図示するように縦続接続されると共に、その初段の遅延器２Ａにデジタル入力信号が供給される。
　そして、入力端子１に供給されたデジタル入力信号及び各遅延器２Ａ〜２Ｎ−１からの各遅延出力が夫々対応する係数乗算器３Ａ〜３Ｎに供給される。
　係数乗算器３Ａ〜３Ｎの各係数ｋｉ（ｉ＝０〜ｎ−１）は、周波数応答を決定する伝達関数の係数であって、フィルタ特性に応じ夫々の係数の値が選定される。６Ａ〜６Ｎは夫々係数器を示す。
　特定の係数が乗算された乗算出力は加算器４において順次加算されることによって、出力端子５にはその伝送系において必要とする周波数特性が付与されたデジタル出力信号が得られることになる。」（第１頁右下欄８行〜第２頁左上欄８行）
　
（い）「第１図において、デジタルフィルタ２０はトランスバーサルフィルタとして構成される。そして、この発明ではフィルタ特性を可変できるようにするため、トランスバーサルフィルタ２０Ａ部と係数制御部２０Ｂとでデジタルフィルタ２０が構成される。トランスバーサルフィルタ部２０Ａでは通常のデジタルフィルタの構成のなかで係数乗算器に対する係数器が無いだけである。」（第３頁左上欄１１行〜１８行）
　　
（う）「選択されたクロックによってアドレスカウンタ２４が駆動される。この例では、４ビットのアドレスデータ（００００〜１１１１）が出力されるように構成されている。
　このアドレスデータはアドレス制御手段２５にそのアドレス信号として供給される。アドレス制御手段２５は書き込み可能なＲＯＭ（ＰＲＯＭ）が使用される。以下、このアドレス制御手段２５を制御ＲＯＭと呼称すれば、この制御ＲＯＭ２５には第３図に示すように、夫々その所定のアドレスには係数手段３０に格納された係数データを選択するためのアドレスが書き込まれている。
　ここで、係数手段３０もＲＯＭ構成であって、以下この係数手段３０を係数ＲＯＭと称呼する。係数ＲＯＭ３０は複数の係数乗算器に対応して複数個設けられる。
　第３図に示すように、夫々の係数ＲＯＭ３０Ａ〜３０Ｎには、複数のフィルタ特性を得るために夫々複数の異なった係数データＡｉ〜Ｎｉが格納されている。
　上述のアドレスはこれら複数の係数ＲＯＭ３０Ａ〜３０Ｎに対して共通に供給される。その結果、例えばアドレス（０００）で、全ての係数ＲＯＭ３０Ａ〜３０Ｎの係数Ａｉが選択される。これによって、ＤＦＡのフィルタ特性が得られる（第５図参照）。」（第３頁右上欄１１行〜第３頁左下欄１６行）
　　
（え）第３図には、複数の遅延器が縦続接続され、各遅延器の入力側及び出力側のタップに係数乗算器が設けられる点、各係数ＲＯＭには同一のアドレスが設定され、特定のアドレスが指定されると各係数ＲＯＭの当該特定のアドレスから係数が読み出されてバッファを介さずに対応するタップの各係数乗算器へ直接供給される点が記載されている。
　
（お）上記（う）には、係数手段３０が、複数のフィルタ特性を得るために夫々複数の異なった係数データＡｉ〜Ｎｉを格納していることが記載されていることから、引用例の「係数手段」は、「係数をフィルタ特性に対応して複数種類格納」したものであるといえる。
　
　よって、上記（あ）乃至（お）及び関連図面の記載から、引用例には、実質的に下記の発明（以下、「引用発明」という）が記載されている。
　
「複数のタップ対応の係数乗算器と、該係数乗算器の乗算出力を加算する加算器と、前記タップ対応の係数をフィルタ特性に対応して複数種類格納した係数手段とを含むディジタルフィルタに於いて、
　前記係数手段は、複数種類の前記フィルタ特性に対応した係数をタップ単位にまとめた複数の係数ＲＯＭとし、該係数ＲＯＭのそれぞれ同一アドレスに、前記フィルタ特性に対応した係数を格納した構成を有する
　ことを特徴とするディジタルフィルタ。」
　
　　
（３）対比 
（３−１）本件補正発明と引用発明との対応関係について
（ア）引用発明の「係数乗算器」、「係数」は、本件補正発明の「乗算器」、「タップ係数」に相当する。
　　
（イ）引用発明の「係数手段」は複数の係数ＲＯＭで構成されたものであるから、引用発明の「前記タップ対応の係数をフィルタ特性に対応して複数種類格納した係数手段」は、本件補正発明の「前記タップ対応のタップ係数をフィルタ特性に対応して複数種類格納したメモリ」に相当している。
　
（ウ）引用発明と本件補正発明とは、「ディジタルフィルタ」である点で共通している。
　　　　　
（３−２）本件補正発明と引用発明の一致点について
　上記の対応関係から、本件補正発明と引用発明は、下記の点で一致する。
　　
「複数のタップ対応の乗算器と、該乗算器の乗算出力を加算する加算器と、前記タップ対応のタップ係数をフィルタ特性に対応して複数種類格納したメモリとを含むディジタルフィルタに於いて、
　前記メモリは、複数種類の前記フィルタ特性に対応したタップ係数をタップ単位にまとめて複数のタップ対応メモリとし、該タップ対応メモリのそれぞれ同一アドレスに、前記フィルタ特性に対応したタップ係数を格納した構成を有する
　ことを特徴とするディジタルフィルタ。」
　　　　　　　
（３−３）本件補正発明と引用発明の相違点について
　本件補正発明と引用発明は、下記の点で相違する。
　
（相違点Ａ）
　本件補正発明の「ディジタルフィルタ」は「ディジタル遅延フィルタ」に限定されるものであるのに対し、引用発明の「ディジタルフィルタ」は「ディジタル遅延フィルタ」に限定されるものではない点。
　　
（相違点Ｂ）
　本件補正発明の「タップ対応メモリ」は「複数種類の前記フィルタ特性に対応したタップ係数を、同じサイズのビット構成を有するタップ単位にまとめて、該同じサイズのビット構成に対応したビット幅を有する複数のタップ対応メモリ」としたものであるのに対し、引用発明の「係数ＲＯＭ」はそのような構成とはされていない点。
　
　　　　
（４）当審の判断 
（４−１）相違点Ａについて
　本件補正発明では「ディジタル遅延フィルタ」について、
「複数のタップ対応の乗算器と、該乗算器の乗算出力を加算する加算器と、前記タップ対応のタップ係数をフィルタ特性に対応して複数種類格納したメモリとを含む」
ものとされている。
　これに対して、引用発明は、上記２．（３）「（３−２）本件補正発明と引用発明の一致点について」に記載したように、上記の本件補正発明の「ディジタル遅延フィルタ」が含む構成を有しており、かつ、引用例には上記２．（２）（あ）に摘記したように、デジタル信号を遅延する複数の遅延器を有するトランスバーサルフィルタによりデジタルフィルタを構成する点が記載されていることを鑑みれば、引用発明も「ディジタル遅延フィルタ」といい得るものである。
　
　一方、本願明細書の段落【００２４】には、
「図３は、本発明の実施例２のディジタルフィルタの特性説明図であり、タップ係数の選択により、出力波形として、前後にシフト可能となるものであり、１７タップ構成を有する場合を示すものであるが、乗算器と加算器とタップ係数保持のレジスタとは図示を省略している。図３の（Ａ）はインパルス応答のフィルタ波形を示し、センタタップの位置を中心とした左右対称の波形を有する場合を示す。又図示のフィルタ波形のフィルタ特性の場合のタップ係数群を＋０／１６とすると、＋１／１６のタップ係数に切替えることにより、左側にシフトしたフィルタ波形の特性となり、反対に、−１／１６のタップ係数に切替えると、右側にシフトしたフィルタ波形の特性となる。この場合のディジタルフィルタは、ディジタル遅延フィルタと称されるものである。」
と記載されていることから、本件補正発明の「ディジタル遅延フィルタ」とは、インパルス応答のフィルタ波形を左右にシフトした値でタップ係数を切り替え、インパルス応答を左右にシフトしたフィルタ波形の特性を得るフィルタであるとも認められる。
　しかしながら、本件補正発明の「ディジタル遅延フィルタ」が、本願明細書の段落【００２４】に記載されたものであるとしても、インパルス応答の値を左右にシフトした値でディジタルフィルタの係数を切り替え、左右にシフトしたフィルタ波形の特性を得ることは、特開平１１−１７７６２号公報（段落【００３０】及び図５には、メモリＭＭにインパルス応答をθだけシフトした値を係数値として記憶し、ＦＩＲフィルタの係数値を設定することが記載されている）、特開平２−３１５１２号公報（第４頁右上欄及び右下欄には、トランスバーサルフィルタが重み付け係数メモリを有し、該重み付け係数は、インパルス応答が少しずつずれた形で設定され、それを適宜選択することが記載されている）に記載されているように周知技術である。
　してみると、フィルタ特性を変更するために、ディジタルフィルタの係数値を記憶するメモリを有する引用発明に該周知技術を適用することは、当業者が必要に応じて適宜設定する設計的事項にすぎない。
　
　よって、引用発明の「ディジタルフィルタ」は「ディジタル遅延フィルタ」であるから、相違点Ａは実質的な相違点ではないと認められ、また、引用発明の「ディジタルフィルタ」が「ディジタル遅延フィルタ」ではないとしても、「ディジタル遅延フィルタ」は周知技術であるから、該周知技術を引用発明に適用して相違点Ａの構成とすることは、当業者が適宜なし得たものにすぎない。
　　　
　
（４−２）相違点Ｂについて
　ディジタルフィルタのタップ係数メモリについて、特開平９−１２１１４０号公報には、
　
「【００２８】本発明は、係る問題を解決するもので、エコーキャンセラ等におけるエコー成分除去のために大量に使用されるタップ係数メモリ使用量を削減したタップ係数メモリを提供することを目的とする。」
　
「【００３０】前記インパルス応答は、図３に示すように、最初は大きな数値であっても後半は非常に小さな値が続き、尾を引いたような波形になる。そのため、図３のように数値を２の補数で表したとき、例えば、最初は１６ビットなければ表現できなかった値であっても、後半は０に近い値に収束していくため、実際の波形値を表す値である数値ビットは少ないビット数で表すことができ、上位のビットは符号ビットと同じ値のビットとなる。
【００３１】このように、入力する前記インパルス応答の頭の部分の波形値は大きく、収束しながら次第に小さくなって行くのに対応して、該インパルス応答の波形値を２の補数値で表現するに必要な数値ビットと、少なくとも１ビット以上の符号ビットを確保した上で、該符号ビットと同一値のビットで占められる上位ビット側のメモリを削除する。」
　　
「【００３８】タップ係数メモリ２０を構成する各係数メモリＭ０〜Ｍ９，係数メモリＭＡ〜ＭＤについては、係数メモリＭ０，Ｍ１は従来例と同じにする。しかし、係数メモリＭ２，Ｍ３は第４ブロックを、また、係数メモリＭ４〜ＭＢは、第４ブロックと第３ブロックを、係数メモリＭＣ〜ＭＤは、第４，第３，及び第２ブロックをそれぞれ削除した構成とする。」
　
と記載されていることから、ディジタルフィルタのタップ係数を記憶するメモリの容量を削減するために、タップ係数毎のメモリのブロック数をインパルス応答の数値を表現できる大きさのビット数に設定することは、公知技術である。
　
　してみると、ディジタルフィルタの複数種類のフィルタ特性に対応したタップ係数をタップ単位にまとめて記憶した係数ＲＯＭを有する引用発明に対して、係数ＲＯＭの容量を削減するために上記公知技術を適用し、各係数ＲＯＭのビット幅を記憶するタップ係数のサイズのビット幅を上限としたものとすることは、当業者が容易に想到し得たものである。そして、その際、各係数ＲＯＭに記憶されるタップ係数のサイズを同じサイズのものとすることは、必要とするフィルタ特性により適宜設定する設計的事項にすぎない。
　
　よって、引用発明に上記公知技術を適用することで、引用発明の「係数ＲＯＭ」を、相違点Ｂの「複数種類の前記フィルタ特性に対応したタップ係数を、同じサイズのビット構成を有するタップ単位にまとめて、該同じサイズのビット構成に対応したビット幅を有する複数のタップ対応メモリ」のようなものとすることは、当業者が適宜なし得たものである。
　　　
（４−４）本件補正発明の作用効果について　　　
　また、本件補正発明の作用効果も、引用発明、公知技術、及び周知技術から当業者が予測できる範囲のものである。　
　　
　
（５）むすび 
　よって、本件補正発明は、引用発明、公知技術、及び周知技術に基いて、当業者が容易に発明をすることができたものであり、特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができないものであるから、本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に違反するものであり、特許法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下されるべきものである。
　
　　
　
３．補正却下の決定を踏まえた検討
（１）本願発明
　平成２２年３月１１日付けの手続補正は、上記のとおり却下されたので、本願に係る発明は、平成２１年１０月９日付けの手続補正書の特許請求の範囲に記載されたとおりのものであるところ、その請求項１に係る発明（以下、「本願発明」という）は、次のとおりのものである。
　
「複数のタップ対応の乗算器と、該乗算器の乗算出力を加算する加算器と、前記タップ対応のタップ係数をフィルタ特性に対応して複数種類格納したメモリとを含むディジタル遅延フィルタに於いて、
　前記メモリは、複数種類の前記フィルタ特性に対応したタップ係数をタップ対応にまとめてそれぞれ格納した複数のタップ対応メモリとし、該タップ対応メモリのそれぞれ同一アドレスに、前記フィルタ特性に対応したタップ係数を格納した構成を有する
　ことを特徴とするディジタル遅延フィルタ。」　
　
　　　　
（２）引用例
　これに対して、原査定の拒絶の理由に引用された引用例の記載事項は、上記２．（２）に記載したとおりである。
　
　　
（３）対比・判断
　本願発明は、上記２．で検討した本件補正発明における限定を省いたものである。
　そうすると、本願発明の構成要素を全て含み、さらに特定の点に限定を施したものに相当する本件補正発明が、上記２．（４）に記載したとおり、引用発明、公知技術、及び周知技術に基づいて、当業者が容易に発明をすることができたものであるから、上記特定の点の限定を省いた本願発明は、上記特定の点の限定に関して引用した上記公知技術を参酌するまでもなく、引用発明及び周知技術に基いて、当業者が容易に発明をすることができたものである。
　　
　　
（４）むすび
　以上のとおり、本願発明は、引用発明及び周知技術に基いて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。 
　したがって、本件は、他の請求項について検討するまでもなく、拒絶されるべきものである。 
　よって、結論のとおり審決する。