【事件の表示】
　特願２００７−５０１７５９「等化信号の１つから生成された制御信号に応答する複数の信号の適応等化の方法及び回路」拒絶査定不服審判事件〔平成１７年１０月１３日国際公開、ＷＯ２００５／０９４１９８、平成１９年　９月２０日国内公表、特表２００７−５２７１８５〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成１６年６月１０日（パリ条約に基づく優先権主張２００４年３月５日、アメリカ合衆国）を国際出願日とする出願であって、平成２２年２月２５日付けで拒絶査定がなされ、これに対し、平成２２年６月２３日に拒絶査定不服審判が請求されるとともに、同時に手続補正がなされたものである。
　
　
２．平成２２年６月２３日付けの手続補正についての補正却下の決定
［補正却下の決定の結論］
　平成２２年６月２３日付けの手続補正（以下、「本件補正」という。）を却下する。
　
［理由］
（１）補正後の本願発明
　本件補正により、特許請求の範囲の請求項１は、次のように補正された。
　
「【請求項１】
　少なくとも２つの信号を等化するための適応等化回路であって、
　等化制御信号によって少なくとも部分的に決定される方式で前記信号の異なる信号を等化するように各々が結合され構成された少なくとも２つの等化フィルタであって、前記フィルタの１つは、前記等化制御信号によって少なくとも部分的に決定される方式で前記信号の１つに応じて第１等化信号を生成するように結合され構成されている少なくとも２つの等化フィルタと、
　前記第１等化信号に応じるが前記フィルタの１つとは異なる何れかのフィルタによって発生された等化信号には応じないで前記等化制御信号を生成し、前記等化制御信号を前記フィルタの全てにアサートするように結合され構成され
、前記フィルタの１つを含む
ループ
を備え、
　前記信号の１つは、事前に決定された固定パターンを示す固定パターン信号であり、前記フィルタの１つは、前記固定パターン信号に応じて等化固定パターン信号を生成するように構成されており、前記制御
ループ
　
　本件補正は、請求項１に記載した発明を特定するために必要な事項である「制御回路」を「前記フィルタの１つを含む制御ループ」に限定するものであって、特許法第１７条の２第４項第２号の特許請求の範囲の減縮を目的とするものに該当する。
　
　そこで、本件補正後の前記請求項１に係る発明（以下、「本願補正発明」という。）が特許出願の際独立して特許を受けることができるものであるか（特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合するか）について以下に検討する。
　
（２）刊行物
　原査定の拒絶の理由に引用された刊行物（特開平５−７２３０号公報）には、図面と共に、以下の事項が記載されている。
　
（ア）第０００６段落から第０００９段落
【０００６】
【実施例】次に本発明の実施例について図面を参照して説明する。図１に本発明による同期データ・インターフェース回路の一例を示す。この同期データ・インターフェース回路には、任意長のケーブル３〜５を通じてＮＲＺデータ信号、フレーム信号、ならびにビットクロック信号が入力される。すなわち、端子１４から入力されたＮＲＺデータ信号はラインドライバ１を通じてケーブル３に送出され、同期データ・インターフェース回路に入力され、端子１５，１６から入力されたフレーム信号およびビットクロック信号はそれぞれラインドライバ２，６を通じてケーブル４，５に送出され、インターフェース回路に入力される。なお、ケーブル３〜５はすべて同じ長さであり、それらの材質も同じであるとする。
【０００７】同期データ・インターフェース回路のクロック振幅検出回路１１は、ケーブル５を通じて伝送されてきたビットクロック信号の振幅を測定し、測定した振幅値を表す信号を等化回路７，８，１２に出力する。各等化回路７，８，１２はそれぞれケーブル３〜５を通じて伝送されてきたＮＲＺデータ信号、フレーム信号、ならびにビットクロック信号を受け取り、それぞれ等化量を設定して各信号の振幅歪みを補償する。その際、等化量はクロック振幅検出回路１１からの上記信号にもとづいて設定し、その信号が表す振幅値が小さい場合には等化量を大きく、一方、振幅値が大きい場合には等化量を小さく設定する。各識別回路９，１０，１３はそれぞれ等化回路７，８，１２からの振幅補償後の信号を受け取り、元の信号を再生してそれぞれ端子１７〜１９に出力する。
【０００８】このように本実施例の同期データ・インターフェース回路では、ＮＲＺデータ信号およびフレーム信号が伝送されるとケーブルと同一長および同一材質のケーブルを通じて伝送されたビットクロック信号の振幅が検出され、各等化回路７，８，１２はその検出結果にもとづいて等化量を設定し、各信号の振幅歪みの補償を行う。従って、従来のように独立に補償処理を行う場合にくらべ、各等化回路が行う処理は簡単となり、回路の簡素化が可能となって同期データ・インターフェース回路の規模縮小および低消費電力化を実現できる。
【０００９】なお、この実施例では簡単のため１つのＮＲＺデータ信号が伝送される場合を説明したが、複数のＮＲＺデータ信号が伝送される場合には、等化回路および識別回路をＮＲＺデータ信号の数に応じて単に増設し、増設した等化回路に検出回路１１からの信号を入力すればよい。
　
　以上の刊行物の記載によれば、刊行物には、次の発明（以下、「刊行物記載発明」という。）が記載されていると認められる。
　
「ＮＲＺデータ信号はラインドライバ１を通じてケーブル３に送出され、同期データ・インターフェース回路に入力され、
　フレーム信号およびビットクロック信号はそれぞれラインドライバ２，６を通じてケーブル４，５に送出され、インターフェース回路に入力され、
　同期データ・インターフェース回路のクロック振幅検出回路１１は、ケーブル５を通じて伝送されてきたビットクロック信号の振幅を測定し、測定した振幅値を表す信号を等化回路７，８，１２に出力し、
　各等化回路７，８，１２はそれぞれケーブル３〜５を通じて伝送されてきたＮＲＺデータ信号、フレーム信号、ならびにビットクロック信号を受け取り、それぞれ等化量を設定して各信号の振幅歪みを補償し、
　その際、等化量はクロック振幅検出回路１１からの上記信号にもとづいて設定する
同期データ・インターフェース回路。」
　
（３）対比
　本願補正発明と刊行物記載発明とを以下で対比する。
　
　刊行物記載発明は、「ＮＲＺデータ信号」、「フレーム信号」及び「ビットクロック信号」の３つの信号をそれぞれ「等化回路７，８，１２」で等化し、該「等化回路７，８，１２」は等化量を設定して「各信号の振幅歪みを補償」するものであるから、本願補正発明と刊行物記載発明とは、「少なくとも２つの信号を等化するための適応等化回路」である点で一致する。
　
　刊行物記載発明の「測定した振幅値を表す信号」及び「クロック振幅検出回路１１からの上記信号」は、本願補正発明の「等化制御信号」に相当する。
　刊行物記載発明では、「等化量はクロック振幅検出回路１１からの上記信号にもとづいて設定する」のであるから、本願補正発明と刊行物記載発明とは、「等化制御信号によって少なくとも部分的に決定される方式で前記信号の異なる信号を等化するように各々が結合され構成された少なくとも２つの等化フィルタであって、前記フィルタの１つは、前記等化制御信号によって少なくとも部分的に決定される方式で前記信号の１つに応じて第１等化信号を生成するように結合され構成されている少なくとも２つの等化フィルタ」を備える点で一致する。
　
　刊行物記載発明では、「同期データ・インターフェース回路のクロック振幅検出回路１１は、ケーブル５を通じて伝送されてきたビットクロック信号の振幅を測定し、測定した振幅値を表す信号を等化回路７，８，１２に出力」しているので、該「測定した振幅値を表す信号」は、「ビットクロック信号」に応じて生成されているが、「ビットクロック信号」以外の信号（「ＮＲＺデータ信号」及び「フレーム信号」）には応じないで生成されている。
　刊行物記載発明の「ＮＲＺデータ信号」、「フレーム信号」及び「ビットクロック信号」を等化するのは、それぞれ「等化回路７」、「等化回路８」及び「等化回路１２」であること、並びに、本願補正発明の「第１等化信号」の等化前の信号は「前記信号の１つ」であることに留意すると、本願補正発明と刊行物記載発明とは、「前記信号の１つに応じるが前記信号の１つとは異なる何れかの被等化信号には応じないで前記等化制御信号を生成し、前記等化制御信号を前記フィルタの全てにアサートするように結合され構成され、前記フィルタの１つを含む制御系」を備える点で一致する。
　
　すると、本願補正発明と刊行物記載発明との一致点及び相違点は、以下のとおりである。
　
〈一致点〉
　「少なくとも２つの信号を等化するための適応等化回路であって、
　等化制御信号によって少なくとも部分的に決定される方式で前記信号の異なる信号を等化するように各々が結合され構成された少なくとも２つの等化フィルタであって、前記フィルタの１つは、前記等化制御信号によって少なくとも部分的に決定される方式で前記信号の１つに応じて第１等化信号を生成するように結合され構成されている少なくとも２つの等化フィルタと、
　前記信号の１つに応じるが前記信号の１つとは異なる何れかの被等化信号には応じないで前記等化制御信号を生成し、前記等化制御信号を前記フィルタの全てにアサートするように結合され構成され、前記フィルタの１つを含む制御系と、
を備えることを特徴とする適応等化回路。」
　
〈相違点１〉
　本願補正発明は、「等化制御信号」を「信号の１つ」の等化後の信号すなわち「第１等化信号」から生成する、いわゆるフィードバック制御を行っているのに対し、刊行物記載発明は、「等化制御信号」に相当する「測定した振幅値を表す信号」を等化前の信号から生成する、いわゆるフィードフォワード制御を行っている点。
　
〈相違点２〉
　上記相違点１に関係し、本願補正発明は、等化制御信号を生成する系が「制御ループ」を成しているのに対し、刊行物記載発明はループを成していない点。
　
〈相違点３〉
　本願補正発明は、「前記信号の１つは、事前に決定された固定パターンを示す固定パターン信号であり、前記フィルタの１つは、前記固定パターン信号に応じて等化固定パターン信号を生成するように構成されており、前記制御ループは、前記等化固定パターン信号に応じて前記等化制御信号を生成する」ものであるが、刊行物記載発明の「ビットクロック信号」は、「事前に決定された固定パターンを示す固定パターン信号」であるか否かが明らかではなく、そのため、刊行物記載発明のビットクロック信号を等化する等化回路１２が「固定パターン信号に応じて等化固定パターン信号を生成する」か否かも明らかではないし、刊行物記載発明の制御系が「前記等化固定パターン信号に応じて前記等化制御信号を生成する」か否かも明らかでない点。
　
（４）判断
　
（４−１）相違点１及び２について
　例えば、特開昭６３−７６６２８号公報の第４頁右上欄第５行から第１３行には、「尚、第一及び第二の実施例においては固定等化器１１、３１の出力側から受信信号を検出するようにしている、すなわちフィードバック制御であるが、固定等化器１１、３１の入力側から受信信号を検出するようにしたフィードフォワード制御を行ってもよい。フィードバック制御は一般に制御が正確であるが制御速度は遅いのに対して、フィードフォワード制御は比較的粗いが制御速度は早い。」との記載があり、特開２０００−２７８２４１号公報の第００３１段落には「本実施形態の構成は、第１の実施形態がフィードフォワードループで補償しているのに対し、フィードバックループで補償している。このため、第１の実施形態の構成に比して伝送路歪みに対する追従速度の点で劣るが、出力結果で制御されるため、精度の点で有利であるといえる。」との記載があるように、等化器の制御信号を生成するための制御方法として、フィードフォワード制御もフィードバック制御も周知であり、フィードフォワード制御は制御速度が速いのに対して精度が悪く、フィードバック制御は制御速度が遅いのに対して精度が高いというトレードオフの関係となっている。
　また、刊行物記載発明において等化回路の制御信号をフィードバック制御で生成するようにすると、刊行物記載発明が当初目指した目的が達成できなくなるといった阻害要因も見当たらない。
　してみれば、刊行物記載発明において、制御速度よりも精度を重視して等化回路の制御信号をフィードバック制御で生成するようにすることは、設計的事項に過ぎない。
　そして、フィードバック制御を採用すれば、等化回路の制御信号は等化回路の出力信号に基づいて作成されるのであるから、制御系がループとなることも自明のことである。
　
（４−２）相違点３について
　刊行物記載発明の「ビットクロック信号」は、クロック信号であるのだから、０と１との交番信号である。
　したがって、刊行物記載発明の「ビットクロック信号」は、「事前に決定された固定パターンを示す固定パターン信号」といえる。
　してみれば、刊行物記載発明の「ビットクロック信号」を等化する「等化回路１２」が「固定パターン信号に応じて等化固定パターン信号を生成する」ことは自明である。
　また、上記（４−１）を併せて鑑みれば、刊行物記載発明の制御信号を生成する制御系を「前記等化固定パターン信号に応じて前記等化制御信号を生成する」ような「制御ループ」とすることは、設計的事項である。
　
（４−３）効果について
　また、本願補正発明の構成によって生じる効果も、上記刊行物記載発明及び周知技術から当業者が予測し得る範囲内のもので格別顕著であるとはいえない。
　
（４−４）
　上記（４−１）から（４−３）のとおり、本願補正発明は、刊行物記載発明及び周知技術に基いて容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができないものである。
　
（５）むすび
　以上のとおり、本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に違反するので、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
　
３．本願発明について
　平成２２年６月２３日付けの手続補正は上記のとおり却下されたので、本願の請求項１に係る発明（以下、「本願発明」という。）は、平成２１年１１月２７日付け手続補正書の特許請求の範囲の請求項１に記載された事項により特定される、以下のとおりのものである。
　
　「【請求項１】
　少なくとも２つの信号を等化するための適応等化回路であって、
　等化制御信号によって少なくとも部分的に決定される方式で前記信号の異なる信号を等化するように各々が結合され構成された少なくとも２つの等化フィルタであって、前記フィルタの１つは、前記等化制御信号によって少なくとも部分的に決定される方式で前記信号の１つに応じて第１等化信号を生成するように結合され構成されている少なくとも２つの等化フィルタと、
　前記第１等化信号に応じるが前記フィルタの１つとは異なる何れかのフィルタによって発生された等化信号には応じないで前記等化制御信号を生成し、前記等化制御信号を前記フィルタの全てにアサートするように結合され構成された制御回路と、
を備え、
　前記信号の１つは、事前に決定された固定パターンを示す固定パターン信号であり、前記フィルタの１つは、前記固定パターン信号に応じて等化固定パターン信号を生成するように構成されており、前記制御回路は、前記等化固定パターン信号に応じて前記等化制御信号を生成するように構成されていることを特徴とする適応等化回路。」
　
（１）刊行物
　原査定の拒絶の理由に引用された刊行物、及びその記載事項は、前記「２．（２）」に記載したとおりである。
　
（２）対比・判断
　本願発明は、前記２．で検討した本願補正発明の「前記フィルタの１つを含む制御ループ」を「制御回路」と一般化したものである。
　そうすると、本願発明の構成要件をすべて含み、さらに他の構成要件を付加したものに相当する本願補正発明が、前記２．（４）に記載したとおり、上記刊行物に記載された発明に基づいて、当業者が容易に発明をすることができたものであるから、本願発明も同様の理由により、刊行物記載発明及び周知技術に基いて、当業者が容易に発明をすることができたものである。
　
（３）むすび
　以上のとおり、本願発明は、刊行物記載発明及び周知技術に基いて、当業者が容易に発明をすることができたものであるから、特許法第２９条２項の規定により特許を受けることができない。
　
　よって、結論のとおり審決する。