【手続補正書】
【提出日】平成18年10月24日(2006.10.24)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
少なくとも一対の閉鎖タブＡ−Ａ、内側表面、外側表面を有するブランク１０から形成されるパッケージへの改ざんまたは許可されないエントリを検出するためのシステムであって、
前記各閉鎖タブに付着させられた導電接着剤１２と、
前記ブランク表面の一方に取り付けられ、電源、プロシージャ・メモリ、データ・メモリ、クロック手段、通信手段を含むプログラマブル・チップ２０と、
前記ブランク表面の一方に付着された導電トレース手段１４と
を備え、１つのトレース手段が、前記閉鎖タブ対Ａ−Ａの一方の前記導電接着剤１２に前記チップ２０を接続しており、別のトレース手段が、前記閉鎖タブ対Ａ−Ａの他方の前記導電接着剤に前記チップを接続しており、
それによって前記ブランクが、前記閉鎖タブを一緒に結合する接着剤を介して、閉じられたパッケージへと形成され、前記タブの任意の分離が、前記トレース手段、前記導電接着剤、前記チップ手段を含む電気回路を切断することになり、その切断が、前記チップの前記データ・メモリにタイム・スタンプを用いて記録されるシステム。
【請求項２】
前記ブランクが、それぞれ導電接着剤１２を用いてコーティングされる三対の閉鎖タブＡ−Ａ、Ｂ−Ｂ、Ｃ−Ｃを含み、前記トレース手段が、第１の閉鎖タブ対Ａ−Ａの各閉鎖タブに前記チップ２０を接続する第１のトレース手段１４と、第２の閉鎖タブ対Ｂ−Ｂの各閉鎖タブに前記第１の閉鎖タブ対Ａ−Ａの各閉鎖タブを接続する第２のトレース手段１６と、第３の閉鎖タブ対Ｃ−Ｃの各閉鎖タブに前記第１の閉鎖タブ対Ａ−Ａの各閉鎖タブを接続する第３のトレース手段１８とを含む請求項１に記載のシステム。
【請求項３】
前記ブランクが、それぞれ導電接着剤１２を用いてコーティングされる三対Ａ−Ａ、Ｂ−Ｂ、Ｃ−Ｃの閉鎖タブを含み、前記トレース手段が、第１の閉鎖タブ対Ａ−Ａの各閉鎖タブに前記チップ２０を接続する第１のトレース手段１４と、前記第２Ｂ−Ｂと第３Ｃ−Ｃの閉鎖タブ対のそれぞれの一方の閉鎖タブに前記チップを接続する第２のトレース手段１６と、前記第１のトレース手段１４に前記第２Ｂ−Ｂと第３Ｃ−Ｃの閉鎖タブ対のそれぞれの他方を接続する第３のトレース手段１８とを含む請求項１に記載のシステム。
【請求項４】
前記トレース手段が、各端部における接続ポイント間の最短距離となる経路に沿って前記ブランクに付着される請求項１から３のいずれか一項に記載のシステム。
【請求項５】
前記トレース手段が、前記ブランクの十分な範囲をカバーする回り道の経路２２に沿って前記ブランクに付着される請求項１から３のいずれか一項に記載のシステム。
【請求項６】
少なくとも一対Ａ−Ａの閉鎖タブ、内側表面、外側表面を有するブランクから形成されるパッケージへの改ざんまたは許可されないエントリを検出するためのシステムであって、
前記各閉鎖タブに付着させられた導電接着剤１２と、
前記ブランク表面の一方に取り付けられ、電源、プロシージャ・メモリ、データ・メモリ、クロック手段、アナログ・デジタル変換器（ＡＤＣ）、通信手段を含むプログラマブル・チップと、
前記ブランク表面の一方に付着され、一方の端部において前記チップ２６に接続された少なくとも２つの低抵抗導電トレース手段２８および前記一方のブランク表面に付着された少なくとも２つの高抵抗導電トレース手段３０と
を備え、高抵抗トレース手段３０の１つが、前記閉鎖タブ対の一方の前記導電接着剤１２に前記低抵抗トレース手段２８の１つを接続しており、高抵抗トレース手段３０の別のものが、前記閉鎖タブ対Ａ−Ａの他方の前記導電接着剤１２に前記低抵抗トレース手段２８の他のものを接続しており、
それによって前記ブランクが、前記閉鎖タブを一緒に結合する接着剤を介して、閉じられたパッケージへと形成されており、前記タブの任意の分離が、前記トレース手段、前記導電接着剤、前記チップ手段を含む電気回路を切断することになり、その切断が、前記チップの前記データ・メモリにタイム・スタンプを用いてシステム抵抗の変化として記録されるシステム。
【請求項７】
前記ブランクが、それぞれ導電接着剤１２を用いてコーティングされる三対Ａ−Ａ、Ｂ−Ｂ、Ｃ−Ｃの閉鎖タブを含み、前記高抵抗トレース手段３０が、第１の閉鎖タブ対Ａ−Ａのそれぞれ１つに前記低抵抗トレース手段２８を接続する第１の高抵抗トレース手段３０と、第２の閉鎖タブ対Ｂ−Ｂのそれぞれ１つに前記低抵抗トレース手段２８を接続する第２のトレース手段Ｂ−Ｂと、第３の閉鎖タブ対Ｃ−Ｃのそれぞれ１つに前記低抵抗トレース手段２８を接続する第３のトレース手段Ｃ−Ｃとを含む請求項６に記載のシステム。
【請求項８】
前記各高抵抗トレース手段の抵抗値が、前記高抵抗トレース手段の他の抵抗値とは異なる値である請求項６に記載のシステム。
【請求項９】
前記高抵抗トレース手段が、各端部における接続ポイント間の最短距離となるように経路２６に沿って前記ブランクに付着される請求項６から８のいずれか一項に記載のシステム。
【請求項１０】
前記高抵抗トレース手段が、前記ブランクの十分な範囲をカバーする回り道の経路に沿って前記ブランクに付着される請求項６から８のいずれか一項に記載のシステム。
【請求項１１】
前記プロシージャ・メモリと前記データ・メモリのいずれか又は双方が、揮発性または不揮発性であり、前記チップに内蔵または外付けされている請求項１から１０のいずれか一項に記載のシステム。
【請求項１２】
前記通信手段が、無線周波数（ＲＦ）、赤外線（ＩＲ）を介して、または直接物理接続を介して外部レシーバを用いて前記データ・メモリからのデータを通信する手段を含む請求項１から１１のいずれか一項に記載のシステム。
【請求項１３】
少なくとも一対Ａ−Ａの閉鎖タブ、内側表面、外側表面を有するブランクから形成されるパッケージへの改ざんまたは許可されないエントリを検出するためのシステムであって、
前記各閉鎖タブに付着された導電接着剤１２と、
前記表面の一方に取り付けられ、電源、プロシージャ・メモリ、データ・メモリ、クロック手段、アナログ・デジタル変換器（ＡＤＣ）、通信手段を含むプログラマブル・チップ４２と、
前記ブランクの１表面に付着された低抵抗導電トレース手段のグリッド４０、および２つの別々のポイントにおいて前記グリッド４０に前記チップを接続する高抵抗導電トレース手段４４とを備え、
前記ブランクが、前記閉鎖タブを一緒に結合する接着剤を介して、閉じられたパッケージへと形成されて、前記タブの任意の分離または前記パッケージの貫通が、前記トレース手段、前記導電接着剤、前記チップ手段を含む電気回路を切断することになり、その切断が、前記チップの前記データ・メモリにタイム・スタンプを用いてシステム抵抗の変化として記録されるシステム。
【請求項１４】
前記ブランクは、低抵抗導電トレース手段の前記グリッド４８が前記ブランクの形成に先立って付着されているブランク材料の連続的なロールから形成される請求項１３に記載のシステム。
【請求項１５】
少なくとも一対Ａ−Ａの閉鎖タブ、内側表面、外側表面を有するブランクから形成されるパッケージへの改ざんまたは許可されないエントリを検出するためのシステムであって、
前記各閉鎖タブに付着された導電接着剤１２と、
前記表面の一方に取り付けられ、電源、プロシージャ・メモリ、データ・メモリ、クロック手段、アナログ・デジタル変換器（ＡＤＣ）、通信手段を含むプログラマブル・チップと、
前記ブランクの１表面に付着されて、表面をカバーする低抵抗導電トレース手段のコーティング５０と、
２つの別々のポイントにおいて前記コーティングに前記チップを接続する高抵抗導電トレース手段とを備え、
前記ブランクが、前記閉鎖タブを一緒に結合する接着剤を介して、閉じられたパッケージへと形成されて、前記タブの任意の分離または前記パッケージの貫通が、前記トレース手段、前記コーティング、前記導電接着剤、前記チップ手段を含む電気回路を変更することになり、その分離または貫通が、前記チップの前記データ・メモリにタイム・スタンプを用いてシステム抵抗の変化として記録されるシステム。
【請求項１６】
前記ブランクは、前記低抵抗導電コーティング５０が前記ブランクの形成に先立って付着されているブランク材料の連続的なロールから形成される請求項１５に記載のシステム。
【請求項１７】
前記ブランクが、一緒にサンドイッチされた複数の層から形成され、前記トレース手段が、一対のかかる層の間に付着させられる請求項１から１２のいずれか一項に記載のシステム。
【請求項１８】
前記ブランクが、一緒にサンドイッチされた複数の層から形成され、少なくとも前記グリッド４０が、一対のかかる層の間に配置される請求項１３または１４に記載のシステム。
【請求項１９】
前記ブランクが、一緒にサンドイッチされた複数の層から形成され、前記コーティング５０が、一対のかかる層の間に配置されるように前記層の一方に付着される請求項１５または１６に記載のシステム。
【請求項２０】
温度、湿度、振動、方向、圧力、放射線、光に関連した１つまたは複数の状態を感知し、それに関連した所定のしきい値を超過する状態の変化を前記データ・メモリに記録するための、前記チップに接続された手段を含む請求項１から１９のいずれか一項に記載のシステム。