【事件の表示】
　特願２００６−５１８７０２「キャリアの移動性と画像の青感度を改善するひずみシリコン層を有するピクセル」拒絶査定不服審判事件〔平成１７年　１月２７日国際公開、ＷＯ２００５／００８７８２、平成１９年１０月１８日国内公表、特表２００７−５２９１０３〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は、平成１６年６月２８日（パリ条約による優先権主張外国庁受理２００３年７月７日、アメリカ合衆国）を国際出願日とする出願であって、平成２１年１２月１日付けの拒絶理由通知に対して、平成２２年４月１５日に意見書及び手続補正書が提出されたが、同年５月１１日付けで拒絶査定がなされた。
　これに対し、同年９月９日に拒絶査定不服審判が請求されるとともに手続補正書が提出され、その後、平成２３年１２月２日付けで審尋がなされ、平成２４年３月２日に回答書が提出された。
　
第２　平成２２年９月９日に提出された手続補正書による補正についての却下の決定
［補正の却下の決定の結論］ 
　平成２２年９月９日に提出された手続補正書による補正（以下「本件補正」という。）を却下する。 
 　 
［理由］ 
１　本件補正の内容
  本件補正は、補正前の特許請求の範囲の請求項１ないし１７を、補正後の特許請求の範囲の請求項１ないし１７と補正するものであり、補正前後の請求項１は各々次のとおりである。
　
（補正前）
「【請求項１】
　少なくとも１つのピクセルセルであって：
　上位部分にひずみシリコン層を含む半導体基板と；
　前記半導体基板の上位領域に形成された電荷生成のためのフォトセンサと；
を含む、ピクセルセル。」
　
（補正後）
「【請求項１】
　少なくとも１つのピクセルセルであって：
　シリコン−ゲルマニウムを有するベース層を持ったひずみシリコン層を上位部分に含み、前記ベース層上に形成されたシリコン層を含む半導体基板と；
　前記半導体基板の上位領域に形成された電荷生成のためのフォトセンサと；
を含む、ピクセルセル。」
　
２　本件補正についての検討
（１）新規事項の追加の有無及び補正の目的の適否についての検討
　本件補正における補正事項（以下「補正事項１」という。）は、以下のとおりである。
　補正前の請求項１の「上位部分にひずみシリコン層を含む半導体基板」を、「シリコン−ゲルマニウムを有するベース層を持ったひずみシリコン層を上位部分に含み、前記ベース層上に形成されたシリコン層を含む半導体基板」とする。
　
　以下、補正事項１について検討する。
　補正事項１により補正された事項は、本願の願書に最初に添付された明細書（以下「当初明細書」という。また、本願の願書に最初に添付された明細書、特許請求の範囲又は図面をまとめて「当初明細書等」という。）の段落【００１７】、【００１９】並びに図３及び図４Ａ、４Ｂに記載されているから、補正事項１は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入しないものである。
　したがって、補正事項１は、当初明細書等に記載した事項の範囲内においてなされたものであるから、特許法第１７条の２第３項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第３項をいう。以下同じ。）に規定する要件を満たしている。
　
　また、補正事項１は、補正前の請求項１に係る発明の発明特定事項である「半導体基板」について、そこに含まれる「ひずみシリコン層」が「シリコン−ゲルマニウムを有するベース層を持った」ものであると限定するとともに、更に、「前記ベース層上に形成されたシリコン層を含む」という構成を追加して「半導体基板」を限定する補正であり、特許法第１７条の２第４項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項をいう。以下同じ。）第２号に掲げる特許請求の範囲の減縮を目的とするものに該当するから、特許法第１７条の２第４項に規定する要件を満たしている。
　
　そして、本件補正は、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とする補正を含むものであるから、補正後における特許請求の範囲に記載されている事項により特定される発明が特許出願の際独立して特許を受けることができるものであるか（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合するか）について、以下において検討する。 
 　　 
（２）独立特許要件について 
ア　本件補正後の発明 
　本件補正後の請求項１に係る発明は、上記「１　本件補正の内容」の「（補正後）」に記載したとおりである。 
 　　　 
イ　引用例の記載と引用発明
（ア）引用例１：国際公開第０２／３３７５５号
　原査定の拒絶の理由で引用された、本願の優先権の主張の日前に外国において頒布された刊行物である国際公開第０２／３３７５５号（以下「引用例１」という。）には、「METHOD OF FABRICATING HETEROJUNCTION PHOTODIODES INTEGRATED WITH CMOS」（発明の名称）に関して、FIG. 1ないしFIGS. 11a-lとともに以下の事項が記載されている（下線は当審で付加したもの。以下同じ。）。 
 
（ａ）「
Background of the invention
The present invention relates to the fabrication of 
light-sensing devices
（「
発明の背景
本発明は、シリコン相補型金属酸化物半導体（ＣＭＯＳ）回路に基づくとともに、該回路と一体化した
光センサデバイス
　
（ｂ）「
Summary of the invention
In accordance with the present invention, one exemplary method of implementation is to form thin-film p-i-n heterojunction photodiodes by selective epitaxial growth/deposition on pre-designated active-area regions of standard CMOS devices. Non-selective epitaxial growth/deposition is also possible, but requires extra process steps to remove the non-epitaxial material formed outside the windows over the silicon surface.」（第６ページ第３２行〜第７ページ第３行）
（「
発明の要約
本発明によれば、実施方法の一例として、標準ＣＭＯＳデバイスの予め設計されたアクティブ・エリアの領域で、選択的なエピタキシャル成長／堆積によって、薄膜ｐ−ｉ−ｎヘテロ接合ホトダイオードを形成することが挙げられる。非選択的なエピタキシャル成長／堆積も可能であるが、シリコン表面の上方の「窓」の外に形成された非エピタキシャル材料を除去するための余分な工程が必要となる。」）
　
（ｃ）「The thin-film p-i-n photodiodes are formed on active-areas (for example n + -doped), and these are contacted at the bottom (substrate) side by the well contact corresponding to that particular active-area. There is no actual potential well, since that particular active-area has only one type of doping. The top of each photodiode has a separate contact formed thereon.
…
A p-i-n photodiode, whose active region is an epitaxially deposited thin-film
pixels
（「薄膜ｐ−ｉ−ｎホトダイオードは、アクティブ・エリア（たとえば、ｎ+ドープされた）上に形成され、これらは、その特定のアクティブ・エリアに対応する「ウェル接触部」によって底部（基板）側に接触される。その特定のアクティブ・エリアは、一つの型のドーピングのみを有するため、実際には電位ウェルはない。各ホトダイオードの最上部には、その上に別々の接触部が形成されている。
…
そのアクティブ領域がエピタキシャルに堆積された薄膜であるｐ−ｉ−ｎホトダイオード
ピクセル
                                   
（ｄ）「Also, 
with Si
1-x
Ge
x
 and Si
1-x-y
Ge
x
C
y
 films strained to silicon
（「更に、
シリコンに対して歪まされたＳｉ
１−ｘ
Ｇｅ
ｘ
およびＳｉ
１−ｘ−ｙ
Ｇｅ
ｘ
Ｃ
ｙ
薄膜を有することで
　
（ｅ）「
Description of the invention
…
In summary, the epitaxial pseudomorphic deposition of Si1-xGex, Si1-yCy, Si1-x-yGexCy random alloys and/or QWs and/or superlattices allows the formation of strain-compensated films with a band-gap much narrower than that of silicon, and thus significantly changes the optoelectronic properties of devices made with silicon-based technologies.
…
Referring now to FIG. 2 there is shown a cross-sectional view of a photodiode module according to the present invention. It is seen that the thin-film p-i-n photodiode is formed on a n + active area on top of a N-well, which was formed in a conventional CMOS process. At the top of the photodiode a small area is covered by a silicide film which provide the electrical contact to the top film of the photodiode.
…
FIGS. 5a-d show schematic views of the p-i-n photodiode layers
 
In FIG. 5a the intrinsic and the p-doped layers of the photodiode are depicted with a constant SiGeC alloy composition, hence a constant band-gap narrower than silicon's. FIG. 5b shows very similar layers and band-diagram as FIG. 5a, with the addition of a p + -silicon layer on top of the p + -SiGeC region. This p + -silicon cap layer may be necessary to be partially consumed during the formation of a silicide. 
In FIG. 5c the intrinsic region of the photodiode is depicted with a graded SiGeC alloy composition
（「
発明の説明
…
要約すると、Ｓｉ１−ｘＧｅｘ、Ｓｉ１−ｙＣｙ、Ｓｉ１−ｘ−ｙＧｅｘＣｙランダム合金および／またはＱＷおよび／または超格子のエピタキシャル擬形堆積によって、シリコンのバンドギャップよりもかなり狭いバンドギャップを有する歪みが補償された薄膜を形成することができ、したがって、シリコンベースの技術によって形成されたデバイスの光電子特性を著しく変えることができる。
…
ここで、図２について説明すると、本発明によるホトダイオードモジュールの断面図を示す。薄膜ｐ−ｉ−ｎホトダイオードが、従来のＣＭＯＳプロセスにおいて形成された、Ｎ−ウェルの頂部上のｎ+アクティブ・エリア上に形成されることが判る。ホトダイオードの頂部では、小さなエリアが、ホトダイオードの最上部の薄膜に電気的な接触を付与するシリサイド薄膜によって覆われる。
…
図５ａ−ｄは
ｐ−ｉ−ｎホトダイオード層の断面図
ｎ
+
アクティブ領域上に堆積されたホトダイオード層
　
図５ａにおいて、ホトダイオードのイントリンシック層及びｐドープされた層は、一定組成のＳｉＧｅＣ合金を有し、したがって、シリコンよりも狭い一定バンドギャップとなるものとして示される。図５ｂは、ｐ+−ＳｉＧｅＣ領域の頂部上にあるｐ+シリコン層が追加されているが、図５ａととても似た層とバンド図を示す。このｐ+シリコンキャップ層は、シリサイドの形成時に部分的に消費されるために必要であるかもしれない。
図５ｃにおいて、ホトダイオードのイントリンシック領域は、傾斜化されたＳｉＧｅＣ合金組成を有し
　
（ｆ）「
Claims
…
　14. A CMOS imager sensor including 
a common semiconductor substrate
a plurality of
light-sensing devices arranged
on a face of said substrate
（
特許請求の範囲
【請求項１４】　
共通の半導体基板
該基板の表面上に
配列された複数の
光センサデバイス
　
（ｇ）引用例１のFIG. 2を参照すると、FIG. 2において、Photodiode Epitaxial Film（ホトダイオードエピタキシャル薄膜）は、P substrate（Ｐ基板）の上位領域に形成されていることが見てとれる。
　
（ｈ）引用例１の上記記載事項（ｅ）及びFIG. 5cを参照すると、FIG. 5cには、ｐ−ｉ−ｎホトダイオード層の断面図がDirection of epitaxial growth（エピタキシャル成長の方向）を示す矢印とともに示されており、Epitaxial, graded, non-doped SiGeC（エピタキシャル成長された、傾斜化された、ノンドープのＳｉＧｅＣ）上に、epitaxial p+ Si（エピタキシャル成長されたｐ＋Ｓｉ）が形成されていることが見てとれる。
　
（イ）引用発明
　引用例１において、「Ｐ基板」、「ｐ＋Ｓｉ」は、それぞれ「ｐ型基板」、「ｐ＋型Ｓｉ層」であることが明らかである。
　したがって、FIG. 1ないしFIGS. 11a-lを参酌してまとめると、引用例１には以下の発明（以下「引用発明」という。）が記載されている。
　
「ｐ型基板表面のｎ+アクティブ領域上に堆積された薄膜ｐ−ｉ−ｎホトダイオード層を有する光センサデバイスであって、前記薄膜ｐ−ｉ−ｎホトダイオード層は、シリコンに対して歪まされたノンドープの傾斜化されたＳｉＧｅＣ層、及びｐ＋型Ｓｉ層を順次エピタキシャル堆積したものを含む、光センサデバイス。」
　
ウ　対比・判断
　本件補正後の請求項１に係る発明（以下「補正発明」という。）と引用発明とを対比する。
（ア）引用発明の「ｐ型基板」、「ｐ−ｉ−ｎホトダイオード」、及び「光センサデバイス」は、それぞれ補正発明の「半導体基板」、「フォトセンサ」、及び「ピクセルセル」に相当する。
　
（イ）引用例１の上記記載事項（ｆ）を参照すると、引用発明において、光センサデバイスは「少なくとも１つ」であることが明らかである。
　
（ウ）引用発明の「シリコンに対して歪まされたノンドープの傾斜化されたＳｉＧｅＣ層」は、補正発明の「シリコン−ゲルマニウムを有するベース層」に相当するとともに、引用発明の「前記ｐ＋型Ｓｉ層」は補正発明の「シリコン層」に相当することが明らかである。
　そして、引用発明は、「ｐ型基板表面のｎ+アクティブ領域上に堆積された薄膜ｐ−ｉ−ｎホトダイオード層」が、「シリコンに対して歪まされたノンドープの傾斜化されたＳｉＧｅＣ層、及びｐ＋型Ｓｉ層を順次エピタキシャル堆積したものを含む」ものであるから、引用発明の「ｐ型基板」は、補正発明と同様に、「シリコン−ゲルマニウムを有するベース層を持ったひずみシリコン層を上位部分に含み、前記ベース層上に形成されたシリコン層を含む」ものであることが明らかである。
　したがって、補正発明と引用発明とは、「シリコン−ゲルマニウムを有するベース層を持ったひずみシリコン層を上位部分に含み、前記ベース層上に形成されたシリコン層を含む半導体基板」を含むものである点で一致する。
　
（エ）ｐ−ｉ−ｎホトダイオードが「電荷生成のためのフォトセンサ」であることは技術常識である。そして、引用発明の「薄膜ｐ−ｉ−ｎホトダイオード」は、「ｐ型基板表面のｎ+アクティブ領域上に堆積された」ものであるから、補正発明の「フォトセンサ」と同様に、「前記半導体基板の上位領域に形成された」ものであることも明らかである。
　したがって、補正発明と引用発明とは、「前記半導体基板の上位領域に形成された電荷生成のためのフォトセンサ」を含むものである点で一致する。
                                                  
（オ）以上のとおり、補正発明の構成はすべて引用例１に示されているものであって、補正発明は引用発明と同一ということとなる。 
　
　したがって、補正発明は、引用例１に記載された発明であるから、特許法第２９条第１項第３号に規定する発明に該当し、特許出願の際独立して特許を受けることができない
　
エ　独立特許要件についてのまとめ
　本件補正は、補正後の特許請求の範囲の請求項１に記載されている事項により特定される発明が特許出願の際独立して特許を受けることができないものであるから、特許法第１７条の２第５項において準用する同法第１２６条第５項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項をいう。以下同じ。）の規定に適合しない。
　
３　補正の却下の決定についてのむすび　 
　以上のとおり、請求項１についての補正を含む本件補正は、特許法第１７条の第５項において準用する同法第１２６条第５項の規定に適合しないものであるから、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
第３　本願発明について
１　本願発明
　本件補正は上記のとおり却下されたので、本願の請求項１ないし１７に係る発明は、平成２２年４月１５日に提出された手続補正書により補正された明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項１ないし１７に記載されている事項により特定されるものであり、その請求項１に係る発明（以下「本願発明」という。）は、その請求項１に記載されている事項により特定される以下のとおりのものである。
「【請求項１】
　少なくとも１つのピクセルセルであって：
　上位部分にひずみシリコン層を含む半導体基板と；
　前記半導体基板の上位領域に形成された電荷生成のためのフォトセンサと；
を含む、ピクセルセル。」
　
２　引用例の記載と引用発明
　原査定の拒絶の理由で引用された、本願の優先権主張の日前に外国において頒布された刊行物である国際公開第０２／３３７５５号（引用例１、再掲）には、「METHOD OF FABRICATING HETEROJUNCTION PHOTODIODES INTEGRATED WITH CMOS」（発明の名称）に関して、FIG. 1ないしFIGS. 11a-lとともに上記「第２　２（２）イ（ア）引用例１」に記載した事項が記載されており、引用例１には上記「第２　２（２）イ（イ）引用発明」に記載したとおりの引用発明が記載されている。 
  
３　対比・判断
　本願発明は、上記「第２　２　本件補正についての検討」で検討した補正発明における限定事項を省いたものである。
　そうすると、上記「第２　２　本件補正についての検討」において検討したとおり、本願発明の特定事項を全て含み、さらに他の特定事項を付加したものに相当する補正発明が、引用発明と同一なのであるから、本願発明も、当然に、引用発明と同一ということとなる。
　したがって、本願発明は、特許法第２９条第１項第３号に規定する発明に該当し、特許を受けることができない。
  
第４　むすび
　以上のとおりであるから、他の請求項について検討するまでもなく、本願は拒絶をすべきものである。
　よって、結論のとおり審決する。