【事件の表示】
　平成１０年特許願第１８２６１５号「集積回路装置のコンタクト及びその製造方法」拒絶査定不服審判事件〔平成１１年　３月３０日出願公開、特開平１１−　８７５２９〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯　
　本願は、平成１０年６月２９日の出願（パリ条約に基づく優先権主張：１９９７年６月３０日、米国）であって、平成２１年５月１日に手続補正書が提出され、その後、同年６月８日付けの拒絶理由通知に対して、同年９月１６日に手続補正書が提出されたが、同年１０月２７日付けで補正却下されるとともに、拒絶査定がされ、それに対して、平成２２年３月１０日に審判が請求されるとともに、同日に手続補正書が提出され、その後、平成２３年４月２１日付けで審尋がされ、同年８月２６日に回答書が提出されたものである。
　
　
第２　平成２２年３月１０日に提出された手続補正書による補正（以下「本件補正」という。）についての補正の却下の決定
　
【補正の却下の決定の結論】
　
　本件補正を却下する。　
　
【理由】　
１　補正の内容　
　本件補正のうち、特許請求の範囲についてする補正は、次のとおりである（下線を付した部分は、補正箇所である。）。
　
ア　請求項１について、同項中に「前記層間誘電体層を貫通して開口をエッチングして前記基板内のソース／ドレイン領域を露出させ」とあるのを、「前記層間誘電体層を貫通して開口をエッチングして
前記側壁の少なくとも一部及び
ドープした多結晶シリコン又はアモルファスシリコンからなる導電性物質を前記層間誘電体層上に付着形成すると共に前記開口内に充填させ、次いで前記導電性物質をエッチングして前記層間誘電体層の上表面とほぼ同一面状の上表面を具備しており且つ
及び前記露出された側壁の少なくとも一部
ドープした多結晶シリコン又はアモルファスシリコンからなる
　
イ　補正前の請求項２、３及び４を削除すること。
　
ウ　補正前の請求項５，７，１２をそれぞれ補正後の請求項２，４，９に、繰り上げるとともに、引用する請求項を補正前の「請求項１」から補正後の「請求項１」と変更し限定すること。
　
エ　補正前の請求項６を補正後の請求項３に、繰り上げるとともに、引用する請求項を補正前の「請求項５」から補正後の「請求項２」と変更し限定すること。
　
オ　補正前の請求項８，９，１０，１１をそれぞれ補正後の請求項５，６，７，８に、繰り上げるとともに、引用する請求項を補正前の「請求項７」から補正後の「請求項４」と変更し限定すること。
　
カ　補正前の請求項１３を補正後の請求項１０に繰り上げるとともに、同項中に「前記基板表面において前記基板内のソース／ドレイン領域と及び前記側壁の露出部分とに接触している前記開口内に設けられている導電性プラグ」とあるのを、「前記基板表面において前記基板内のソース／ドレイン領域と及び前記側壁の露出部分とに接触して
おり且つ前記開口内に設けられて前記層間誘電体層の上表面とほぼ同一面状の上表面を具備しているドープした多結晶シリコン又はアモルファスシリコンからなる
　
キ　補正前の請求項１４，１６，２１，２２をそれぞれ補正後の請求項１１，１２，１７，１８に、繰り上げるとともに、引用する請求項を補正前の「請求項１３」から補正後の「請求項１０」と変更し限定すること。
　
ク　補正前の請求項１５を削除すること。
　
ケ　補正前の請求項１７，１８，１９，２０をそれぞれ補正後の請求項１３，１４，１５，１６に、繰り上げるとともに、引用する請求項を補正前の「請求項１６」から補正後の「請求項１２」と変更し限定すること。
　
２　補正の目的の適否
　上記補正ア、ウ〜キ、ケは、いずれも、補正前の請求項に規定されている技術的事項をより限定する補正を含むものであり、平成１８年法律５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当し、また、上記補正イ、クは、同法第１７条の２第４項第１号に掲げる請求項の削除に該当するから、同特許法第１７条の２第４項柱書きに規定する目的要件を満たす。
　以上のとおり、本件補正は、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とする補正を含むものであるから、補正後の特許請求の範囲の請求項１０に係る発明（以下「本願補正発明」という。）が、特許出願の際独立して特許を受けることができるものであるか否かについて、更に検討する。
　
３　独立特許要件（容易想到性）についての検討
（１）本願補正発明
　本件補正による補正後の請求項１〜１８に係る発明のうち、請求項１０に係る発明（以下「本願補正発明」という。）は、次のとおりである。
　
「【請求項１０】集積回路装置のコンタクトにおいて、
　表面を具備する基板、
　前記基板の前記表面の一部の上に形成されているゲート絶縁膜、
　前記ゲート絶縁膜上に形成されている多結晶シリコン層を包含するゲート電極、
　前記ゲート電極上に形成されている第一物質からなるキャップ層、
　前記ゲート電極の側部上及び前記基板の前記表面上で前記ゲート電極に隣接した一部の上に形成されている前記第一物質とはエッチング特性が異なる第二物質からなる層、
　前記第二物質からなる層の上に形成されており且つ前記キャップ層と共に前記ゲート電極を包囲している前記第一物質からなる側壁、
　前記側壁の下側で前記基板内に形成されているＬＤＤ領域、
　前記ＬＤＤ領域と接触して前記基板内に形成されているソース／ドレイン領域、
　少なくとも前記キャップ層上に設けられている前記第二物質からなる層間誘電体層であって、前記側壁に隣接した前記基板の表面の一部である前記ソース／ドレイン領域の少なくとも一部を露出させるためにそれを貫通する開口を具備しておりその場合に前記側壁の一部も前記開口内に露出させている層間誘電体層、
　前記基板表面において前記基板内のソース／ドレイン領域と及び前記側壁の露出部分とに接触しており且つ前記開口内に設けられて前記層間誘電体層の上表面とほぼ同一面状の上表面を具備しているドープした多結晶シリコン又はアモルファスシリコンからなる導電性プラグ、
　前記層間誘電体層及び前記導電性プラグ上に設けられている相互接続層、
を有していることを特徴とするコンタクト。」
　
（２）引用例の記載と引用発明
（２−１）引用例１とその記載内容
　原査定の拒絶の理由に引用された、本願の優先権主張の日前に日本国内において頒布された刊行物である特開平７−２２１１９４号公報（以下「引用例１」という。）には、「集積回路及びその製造方法」（発明の名称）について、図１〜６とともに、次の記載がある（下線は当審で付加したもの。以下同じ。）。
　
ア　実施例等
「【００１６】
図１は集積回路構成体の簡単な一例を示している。当業者にとって明らかな如く、これは装置構成体の簡単化した一例であって、例えばメモリセル、大型の出力トランジスタ等の多くの高集積度構成体に一般的な特徴を包含している。この構成体においては、多数のトランジスタ位置１０２（即ち、ポリシリコンが活性領域の上を横断する位置）が切断線Ａ−Ａに沿って存在
【００１７】
図２（Ａ）、３（Ａ）、４（Ａ）等はトランジスタゲート側壁位置１０２（切断面Ａ−Ａに沿って）における逐次的な処理ステップを示しており、
【００１９】
当初は従来技術を使用して処理が開始された後に（即ち、シリコンウエハ２００を用意し、
ゲート酸化膜を例えば１５０Åの厚さに成長させ、
【００２０】（１）
ポリシリコン２１０を例えば１７００Åの厚さへ付着形成し且つドーピングを行なう。
【００２１】（２）気相成長（ＣＶＤ）によって
タングステンシリサイド（ＷＳｉ
x
）２１２を例えば２１００Åの厚さへ付着形成させる。
【００２２】（３）
Ｓｉ
3 
Ｎ
4 
層２１４（又は、後述する如く、例えばオキシ窒化物等の別の適宜の物質）を付着形成させる。
【００２３】（４）第一ポリシリコンコンタクトパターン（即ち、「ＦＰＣ」マスク）を使用して、フィールド酸化膜２０２の上方において被覆された第一ポリシリコン層２１０／２１２へのコンタクトを形成する位置において窒化物層２１４を貫通して開口をエッチング形成する。
【００２４】
この結果、図２（Ａ）及び（Ｂ）に示した構成体が得られる。
ゲートポリサイド層をパターン形成する。
【００２６】
その結果、図３（Ａ）及び（Ｂ）に示した構成体が得られる。
ポリシリコン２１０及びシリサイド２１２の露出部分の上のみならず、活性区域の露出部分の上にも付加的な厚さの酸化膜２１６が成長する。
【００２８】
その結果得られる構成体を図４（Ａ）及び（Ｂ）に示してある。
【００２９】（７）
次いで、従来のＬＤＤ注入を行なう。
【００３０】（８）
次いで、Ｓｉ
3 
Ｎ
4 
を適合的に付着形成し
側壁スペーサ２２０を形成する。
【００３１】
その結果図５（Ａ）及び（Ｂ）に示した構成体が得られる。
【００３２】
（９）所望により、
Ｎ＋及びＰ＋ソース／ドレイン注入を実施することが可能であり、
【００３３】
（１０）次いで、層間絶縁膜（例えば、現在好適な実施例においては、ドープしていないシリカガラス２３０の上にＢＰＳＧ２３２を設けたもの）を付着形成し、次いで、Ｓｉ
3
 Ｎ
4 
に対して選択性を有する酸化物エッチング物質を使用してエッチングを行なう。
【００３４】
その結果得られる構成体を図６（Ａ）及び（Ｂ）に示してある。
【００３５】
（１１）次いで、メタル（金属）２４０を付着形成し、パターン形成し且つエッチングして所望の相互接続パターンを形成する。
　
イ　図１は、集積回路構成体の簡単な一例を示した概略図であり、図２（Ａ）、図３（Ａ）、図４（Ａ）、図５（Ａ）、図６（Ａ）は、該集積回路を製造する過程の特定段階における状態における図１におけるＡ−Ａ切断線に沿ってとった夫々の概略断面図である。
　
・図２（Ａ）及び引用例１の段落【００１９】の上記アの記載から、
引用例１に記載の「集積回路構成体」は、「シリコンウエハ２００」の表面の一部の上に形成されている「ゲート酸化膜」を有していることが分かる。
　
・図２（Ａ）、図３（Ａ）及び引用例１の段落【００２０】〜【００２６】の上記アの記載から、
引用例１に記載の「集積回路構成体」は、「ゲート酸化膜」上に形成されている「ポリシリコン２１０」を包含する「ゲートポリサイド層」と、「ゲートポリサイド層」上に形成されている「Ｓｉ
3 
Ｎ
4
 層２１４」とを有していることが分かる。
　
・図４（Ａ）、図５（Ａ）及び引用例１の段落【００２９】の上記アの記載から、
引用例１に記載の「集積回路構成体」は、「シリコンウエハ２００」内に形成されている「ＬＤＤ」領域を有していることが分かる。
　
・図４（Ａ）、図５（Ａ）及び引用例１の段落【００３０】の上記アの記載から、
引用例１に記載の「集積回路構成体」は、「酸化膜２１６」の上に形成されており且つ「Ｓｉ
3 
Ｎ
4 
層２１４」と共にパターン形成された「ゲートポリサイド層」を包囲している「Ｓｉ
3 
Ｎ
4 
」からなる「側壁スペーサ２２０」を有していることが分かる。
　
・図５（Ａ）及び引用例１の段落【００３２】の上記アの記載から、
引用例１に記載の「集積回路構成体」は、「シリコンウエハ２００」内に形成されている「Ｎ＋及びＰ＋ソース／ドレイン」領域を有していることが分かる。
・図６（Ａ）及び引用例１の段落【００３３】〜【００３４】の上記アの記載から、
引用例１に記載の「集積回路構成体」は、「Ｓｉ
3 
Ｎ
4
 層２１４」上に設けられている「ドープしていないシリカガラス２３０の上にＢＰＳＧ２３２を設けたもの」からなる「層間絶縁膜」を有し、そして、「側壁スペーサ２２０」に隣接した「シリコンウエハ２００」の表面の一部を露出させるために「層間絶縁膜」を貫通する開口を具備しており、「側壁スペーサ２２０」の一部も前記開口内に露出させていることが、図６（Ａ）から見てとれる。
　
（２−２）引用発明
　上記ア及びイによれば、引用例１の「集積回路構成体」は、集積回路装置のコンタクトに係る技術ともいえる。
　したがって、引用例１には、次の発明が記載されているといえる（以下「引用発明」という。）。
　
「集積回路装置のコンタクトにおいて、
シリコンウエハ２００、
前記シリコンウエハ２００の表面の一部の上に形成されているゲート酸化膜、
前記ゲート酸化膜上に形成されているポリシリコン２１０を包含するゲートポリサイド層と、ゲートポリサイド層上に形成されているＳｉ3 Ｎ4 層２１４、
ポリシリコン２１０及びシリサイド２１２の露出部分の上のみならず、活性区域の露出部分の上にも成長させた酸化膜２１６、
前記シリコンウエハ２００内に形成されているＬＤＤ領域、
前記酸化膜２１６の上に形成されており且つ前記Ｓｉ3 Ｎ4 層２１４と共にパターン形成された前記ゲートポリサイド層を包囲しているＳｉ3 Ｎ4 からなる側壁スペーサ２２０、前記シリコンウエハ２００内に形成されているＮ＋及びＰ＋ソース／ドレイン領域、
前記Ｓｉ3 Ｎ4 層２１４上に設けられているドープしていないシリカガラス２３０の上にＢＰＳＧ２３２を設けたものからなる層間絶縁膜であって、側壁スペーサ２２０に隣接したシリコンウエハ２００の表面の一部を露出させるために層間絶縁膜を貫通する開口を具備しており、側壁スペーサ２２０の一部も前記開口内に露出させている層間絶縁膜を有しているコンタクト。」
　
（２−３）引用例２とその記載内容
　原査定の拒絶の理由に引用された、本願の優先権主張の日前に日本国内において頒布された刊行物である特開平７−１６１８４８号公報（以下「引用例２」という。）には、「不揮発性半導体記憶装置」（発明の名称）において、図１とともに、次の記載がある。
  　
ア　実施例等　
「【００１９】
【実施例】以下、図面を参照してこの発明を実施例により説明する。
図１は、この発明の第１の実施例による不揮発性半導体記憶装置
【００２０】この後、前記シリコン窒化膜２６ａ、第１、第２の多結晶シリコン層２３ａ、２５ａ及びＯＮＯ絶縁膜２４それぞれはパタ−ニングされる。これにより、２層ゲ−トが形成される。即ち、前記ゲ−ト酸化膜２２の上には浮遊ゲ−ト２３がセルフアライメントに形成され、この浮遊ゲ−ト２３の上にはＯＮＯ絶縁膜２４を介してコントロ−ルゲ−ト電極２５がセルフアライメントに形成される。このコントロ−ルゲ−ト電極２５の上にはキャップ用シリコン窒化膜２６が形成される。
【００２１】次に、前記キャップ用シリコン窒化膜２６をマスクとして不純物がイオン注入されることにより、前記
Ｐ型シリコン基板２１の表面には自己整合的にＮ型ドレイン拡散層２７およびＮ型ソ−ス拡散層２８が形成される。
【００２２】この後、前記浮遊ゲ−ト２３、ＯＮＯ絶縁膜２４及びコントロ−ルゲ−ト電極２５それぞれの側壁、Ｐ型シリコン基板２１の上には熱酸化により厚さが２０ｎｍ程度の第１のシリコン酸化膜２９が設けられる。・・・
【００２３】前記シリコン酸化膜２９の上及び側壁には厚さが１０ｎｍの第２のシリコン窒化膜３６が設けられ、このシリコン窒化膜３６の上及び側壁にはＣＶＤ法により厚さが６ｎｍの第２のシリコン酸化膜３７が設けられる。このシリコン酸化膜３７の上及び側壁、キャップ用シリコン窒化膜２６の上には厚さが２００ｎｍの第３のシリコン窒化膜３０が設けられる。
このシリコン窒化膜３０は、エッチバックされることにより、第２のシリコン酸化膜３７の側壁に形成される。この後、このシリコン窒化膜３０、キャップ用シリコン窒化膜２６及びＰ型シリコン基板２１の上には層間絶縁膜３１が堆積される。
【００２４】
次に、前記層間絶縁膜３１の上には図示せぬレジスト膜が設けられる。このレジスト膜をマスクとするとともに第３のシリコン窒化膜３０をエッチングのストッパ−として、前記層間絶縁膜３１には前記Ｎ型ドレイン拡散層２７の上に位置するドレインコンタクトホ−ル３１ａが自己整合的に形成される。
【００２５】
この後、このドレインコンタクトホ−ル３１ａの内には低抵抗のＷからなるコンタクトプラグ３２が埋め込まれる。次に、このコンタクトプラグ３２及び層間絶縁膜３１の上には金属配線層３８が設けられる。
　
イ　図１は、第１の実施例における不揮発性半導体記憶装置を示す断面図であり、上記アを参酌すれば、
「Ｐ型シリコン基板２１の表面」において前記「Ｐ型シリコン基板２１」内の「Ｎ型ドレイン拡散層２７」と及び「シリコン窒化膜３０」の露出部分とに接触しており且つ「ドレインコンタクトホ−ル３１ａ」の内に設けられている「コンタクトプラグ３２」と、「層間絶縁膜３１」及び「コンタクトプラグ３２」上に設けられている「金属配線層３８」を有している
　
ウ　ここで、引用例２の「不揮発性半導体記憶装置」は、集積回路装置ともいえ、そして、引用例２の「Ｐ型シリコン基板２１の表面」、「Ｎ型ドレイン拡散層２７」、「シリコン窒化膜３０」、「ドレインコンタクトホ−ル３１ａ」、「コンタクトプラグ３２」、「層間絶縁膜３１」及び「金属配線層３８」は、それぞれ、本願補正発明の「基板表面」、「ソース／ドレイン領域」、「側壁」、「開口」、「導電性プラグ」、「層間誘電体層」、「相互接続層」に相当するから、引用例２には、以下の技術が記載されていることが分かる。　
　
　集積回路装置において、
　基板表面において前記基板内のソース／ドレイン領域と及び側壁の露出部分とに接触しており且つ開口内に設けられている導電性プラグ、
　層間誘電体層及び導電性プラグ上に設けられている相互接続層、
を有する技術。
　
（３）対比
（３−１）本願補正発明と引用発明とを対比すると、
ア　引用発明の「シリコンウエハ２００」、「ゲート酸化膜」、「ポリシリコン２１０」、「ゲートポリサイド層」及び「Ｓｉ3 Ｎ4 層２１４」は、それぞれ、本願補正発明の「表面を具備する基板」、「ゲート絶縁膜」、「多結晶シリコン層」、「ゲート電極」及び「第一物質からなるキャップ層」に相当する。
　
イ　引用発明の「ポリシリコン２１０及びシリサイド２１２の露出部分の上」、「活性区域の露出部分の上」は、それぞれ、本願補正発明の「前記ゲート電極の側部上」、「前記基板の前記表面上で前記ゲート電極に隣接した一部の上」に相当する。
　そして、引用発明の「酸化膜２１６」を構成する酸化膜は、「Ｓｉ3 Ｎ4 層２１４」を構成するＳｉ3 Ｎ4とは、エッチング特性が異なることは明らかである。
　そうすると、引用発明における「ポリシリコン２１０及びシリサイド２１２の露出部分の上のみならず、活性区域の露出部分の上にも成長させた酸化膜２１６」は、本願補正発明の「前記ゲート電極の側部上及び前記基板の前記表面上で前記ゲート電極に隣接した一部の上に形成されている前記第一物質とはエッチング特性が異なる第二物質からなる層」に相当することが分かる。
　
ウ　引用例１の段落【００２９】〜【００３０】によれば、ＬＤＤ注入を行い、次いで、「側壁スペーサ２２０」を形成することから、引用発明の「ＬＤＤ領域」は、「側壁スペーサ２２０」の下側に形成されていることが分かる。　
　
エ　ＬＤＤ領域とソース／ドレイン領域は、接触して形成されていることは、技術常識である。　
　
オ　シリカガラスとＢＰＳＧはともにＳｉＯ2を主成分とし、引用発明の「酸化膜２１６」と共通する物質（第二物質）からなることは、技術常識である。　　
（３−２）したがって、本願補正発明と引用発明との一致点及び相違点は、次のとおりとなる。
　
〈一致点〉
「集積回路装置のコンタクトにおいて、
　表面を具備する基板、
　前記基板の前記表面の一部の上に形成されているゲート絶縁膜、
　前記ゲート絶縁膜上に形成されている多結晶シリコン層を包含するゲート電極、
　前記ゲート電極上に形成されている第一物質からなるキャップ層、
　前記ゲート電極の側部上及び前記基板の前記表面上で前記ゲート電極に隣接した一部の上に形成されている前記第一物質とはエッチング特性が異なる第二物質からなる層、
　前記第二物質からなる層の上に形成されており且つ前記キャップ層と共に前記ゲート電極を包囲している前記第一物質からなる側壁、
　前記側壁の下側で前記基板内に形成されているＬＤＤ領域、
　前記ＬＤＤ領域と接触して前記基板内に形成されているソース／ドレイン領域、
　少なくとも前記キャップ層上に設けられている前記第二物質からなる層間誘電体層であって、前記側壁に隣接した前記基板の表面の一部である前記ソース／ドレイン領域の少なくとも一部を露出させるためにそれを貫通する開口を具備しておりその場合に前記側壁の一部も前記開口内に露出させている層間誘電体層、　
　を有しているコンタクト。」
　
〈相違点〉
相違点１　
　本願補正発明では、「前記基板表面において前記基板内のソース／ドレイン領域と及び前記側壁の露出部分とに接触しており且つ前記開口内に設けられて前記層間誘電体層の上表面とほぼ同一面状の上表面を具備しているドープした多結晶シリコン又はアモルファスシリコンからなる導電性プラグ」を有するのに対し、引用発明では、そのような構成を有していない点。
　
相違点２　
　本願補正発明では、「前記層間誘電体層及び前記導電性プラグ上に設けられている相互接続層」を有するのに対し、引用発明では、そのような構成が明示されていない点。
　
（４）相違点についての検討
（４−１）相違点１及び２について
ア　引用例１の段落【００３４】〜【００３５】の記載から、 図６（Ａ）の「集積回路構成体」に対して、具体的にどのような、「メタリゼーション構成体」を使用して、「所望の相互接続パターン」を形成するのか明記されていないものの、引用発明は相互接続を行う点で、引用例２に記載の技術と共通する。　
　
イ　そうすると、引用発明において、相互接続を行う手段として、それぞれ、引用例２に記載の「基板表面において前記基板内のソース／ドレイン領域と及び側壁の露出部分とに接触しており且つ開口内に設けられている導電性プラグ」及び「層間誘電体層及び導電性プラグ上に設けられている相互接続層」を採用することは、当業者が容易になし得たものである。　
　
ウ　ここで、集積回路装置のコンタクトにおいて、導電性プラグとして、「層間誘電体層の上表面とほぼ同一面状の上表面を具備しているドープした多結晶シリコン」かならるものを選択することは、例えば、以下の周知例１及び周知例２に記載されているように、本願の優先権主張の日前の常套手段である。　
　
（周知例１：特開平５−２２６３３４号公報）
　周知例１には、以下のとおり、半導体集積回路装置において、「第１の層間絶縁膜」に開口させた、「第１の接続口１４の内部にのみ」に導電性プラグ（「第１のタングステンプラグ１１」）を残すようにしており、該導電性プラグをその他の材質である「多結晶シリコン」を利用することが記載されているから、層間誘電体層の上表面とほぼ同一面状の上表面を具備している、ドープした多結晶シリコンからなる導電性プラグが、実質的に記載されているといえる。　
　
「【００４２】この実施例による
半導体集積回路装置は、図１４に示されているように、ソース・ドレイン領域となる各不純物拡散層６，ゲート酸化膜３，および該当部分でのゲート電極となる多結晶シリコン膜４によって構成されるＭＯＳＦＥＴを有しており、当該ＭＯＳＦＥＴのゲート電極としての多結晶シリコン膜４，および各不純物拡散層６は、第１の層間絶縁膜としての順次に形成される不純物を含んだ第１のシリコン酸化膜８，第１のシリコン窒化膜９，および第１のシリコン酸化膜１０を通した各第１の接続口１４に埋め込まれる第１のタングステンプラグ１１を介してそれぞれ第１の配線層１２に接続されており、また、対応する各第１の配線層１２は、同様に、第２の層間絶縁膜としての順次に形成される不純物を含んだ第２のシリコン酸化膜１８，第２のシリコン窒化膜１９，および第２のシリコン酸化膜２０を通した各第２の接続口２４に埋め込まれる第２のタングステンプラグ２１を介してそれぞれ第２の配線層２２に接続されている。
【００４３】そして、前記各第１の配線層１２については、前記第１の層間絶縁膜としての順次に形成される不純物を含んだ第１のシリコン酸化膜８，第１のシリコン窒化膜９，および第１のシリコン酸化膜１０上に接する形態で設けられ、また、前記各第２の配線層２２については、同様に、前記第２の層間絶縁膜としての順次に形成される不純物を含んだ第２のシリコン酸化膜１８，第２のシリコン窒化膜１９，および第２のシリコン酸化膜２０上に接する形態で設けられており、
これらの第１，第２の各層間絶縁膜は、それぞれにその平坦性が極めて高く形成されることになる。
【００４４】次に、上記構成による実施例での半導体集積回路装置の製造方法の主要な工程を図１ないし図１４について述べる。」
「【００４６】ついで、前記第１のシリコン酸化膜１０に対して、ＣＭＰ法により、コロイダルシリカなどを主成分とする研磨材を流しながら、当該第１のシリコン酸化膜１０での凹凸のある表面を典型的に約５分程度，機械的に研磨するが、このとき、研磨面が前記第１のシリコン窒化膜９の該当部分に達した時点で、その研磨速度が著るしく低下するため、これを検出することによって、当該第１のシリコン窒化膜９の該当する一部が露出され、かつ十分に平坦化された表面，つまり、こゝでは、平坦化された第１の層間絶縁膜が形成されるもので、このような研磨制御によるときは、研磨時間による研磨量の変化を低く抑制し得る（図５）。
【００４７】引き続き、
前記平坦化された第１の層間絶縁膜としての残されている第１のシリコン酸化膜１０，および第１のシリコン窒化膜９の一部露出面上にあって、フォトリソグラフィー法，およびＲＩＥ法により、各不純物拡散層６，および対応する一部露出面での各多結晶シリコン膜４のそれぞれに対して各第１の接続口１４を開口させ（図６）、かつ当該各第１の接続口１４を含む全表面上に、気相成長法によってタングステン薄膜１１ａを被着させる（図７）と共に、ＲＩＥ法により、該当部分をエッチング除去して各第１の接続口１４の内部にのみそれぞれ第１のタングステンプラグ１１を残すようにする（図８）。
「【００５３】なお、上記実施例構成，方法において、・・・
上記第１，第２の各タングステンプラグ１１，２１についても、その他の材質，例えば、多結晶シリコン，アルミニウムなどを利用することが可能である。
　　
（周知例２：特開平６−３１０４５８号公報）
　周知例２には、以下のとおり、半導体素子において、「SiＯ2 膜２」の「コンタクトホール３」に、「りんドープ多結晶シリコン膜80」を形成し、「エッチバック法によりコンタクトホール３部のみに多結晶シリコンプラグ８が残るまでエッチングして表面全体を平坦にする」ことが記載されているから、層間誘電体層の上表面とほぼ同一面状の上表面を具備している、ドープした多結晶シリコンからなる導電性プラグが、実質的に記載されているといえる。
　
「【０００１】
【産業上の利用分野】本発明は、半導体基体の所定の領域に、あるいは下層配線に
絶縁膜に開けられた接触孔内でアルミニウムからなる配線を接続する半導体素子
「【０００７】
【実施例】以下、図２と共通の部分に同一の符号を付した図１(a) 〜(d) を引用して本発明のＣＭＯＳにおける
実施例の多結晶シリコンプラグ形成工程について説明する。
SiＯ
2 
膜２に0.６μｍ径のコンタクトホール３を形成する〔図１(a) 〕。
りん濃度７mol ％のりんドープ多結晶シリコン膜80を、2.５Ｈの堆積時間で１μｍの厚さに形成し、表面を平坦にする〔図１(b) 〕。その後、エッチバック法によりコンタクトホール３部のみに多結晶シリコンプラグ８が残るまでエッチングして表面全体を平坦にする〔図１(c) 〕。
　
エ　そうすると、上記イで前述の、引用発明において、引用例２の技術を採用する際に、導電性プラグとして、「層間誘電体層の上表面とほぼ同一面状の上表面を具備しているドープした多結晶シリコン」からなる導電性プラグとすることは、上記ウの本願の優先権主張の日前の常套手段を参酌すれば、当業者が適宜選択し得る程度のものである。
　
オ　したがって、相違点１及び２は、当業者が容易に想到し得たものである。
　
（４−２）請求の理由に対して
ア　審判請求人は、平成２２年３月１０日に提出された請求の理由において、「一方、引用文献１（特開平７−２２１１９４号）記載の発明は、本願発明とは方法及び装置において基本的な構成が異なっている。即ち、引用文献１記載の発明においては、先ず、段落番号００１９において記載されているように、前提条件として、シリコンウエハ２００を用意し、Ｎウエル及びＰウエルを形成し、フィールド酸化膜を形成し、且つゲート酸化膜を成長させ、スレッシュホールド電圧の調整を行うものであり、その後に段落番号００２０以下に記載されている製造プロセスを行うものであることが記載されている。即ち、図２に示されているように、シリコンウエハ２００の上に、ポリシリコン２１０と、タングステンシリサイド２１２と、窒化シリコン層２１４とをその順番に形成している。図２においては、ポリシリコン層２１０がシリコンウエハ２００の上に形成されている状態が示されているが、前述した如く、段落番号００１９に記載されているように、シリコンウエハ２００の上表面上にはゲート酸化膜が形成されていることが前提とされている。　そして、ゲートポリサイド層をパターン形成して図３（Ａ）及び（Ｂ）の状態とさせ、次いで、図４（Ａ）及び（Ｂ）に示されているように、再酸化ステップを行って、「ポリシリコン２１０及びシリサイド２１２の露出部分の上のみならず、活性区域の露出部分の上にも付加的な厚さの酸化膜２１６が成長する」（段落番号００２７）というものである。従って、引用文献１記載の発明によれば、「ゲートポリサイド層をパターン形成する」（段落番号００２５）と記載されているのみであり且つゲートポリサイド層とはポリシリコン層２１０とシリサイド層２１２との組合せからなる層のことであるから、ゲート酸化膜はそのままシリコンウエハ２００の上表面上に残存されることは明らかである。即ち、引用文献１記載の発明によれば、ゲートを形成するためのエッチングにおいてはゲート酸化膜をエッチングするものではない。 
 　そして、再酸化ステップによって活性区域の露出部分の上にも「付加的な厚さの酸化膜２１６」（段落番号００２７）が形成されると記載されているので、その酸化膜２１６とはシリコンウエハ２００のゲート酸化膜とは別であることが明らかである。何故ならば、上述した如くわざわざ「付加的な厚さ」と表現しており、そのことは、シリコンウエハ２００の上にはゲート酸化膜が既に存在しており、その上に更に付加的に再酸化ステップによって付加的な厚さの酸化膜２１６が成長されることを意味していることは明らかだからである。 
 　従って、引用文献１記載の発明においては、シリコンウエハ２００の上表面上に形成されているゲート酸化膜を除去して、その後に再酸化ステップによってあらたに熱酸化物層を形成するものではなく、ゲート酸化膜とその上に付加的な厚さを与える酸化膜２１６とを形成するものである。この点において、引用文献１記載の発明は本願発明とは構成が著しく異なるものである。」と主張する。
　                      
イ　しかしながら、引用例１において、「ゲート酸化膜」と「付加的な厚さの酸化膜２１６」が積層されているとしても、「シリコンウエハ２００」の上表面上に形成された層全体としては、「第一物質とはエッチング特性の異なる第二物質からなる層」であることには変わりなく、本願補正発明との相違点とはなりえない。よって、請求人の主張は認められない。
　
ウ　仮に、相違点であったとしても、ゲートを形成するためのエッチングにおいて、ゲート酸化膜をエッチングすることは、例えば、以下の周知例３及び４に記載されているように、本願の優先権主張の日前の常套手段である。
　そうすると、引用発明において、「ゲートポリサイド層」をパターン形成する際に、「ゲート酸化膜」をエッチングすることは、当業者が適宜実施し得る程度のものである。
　
（周知例３：特開平９−９２８３０号公報）
　上記周知例３には、以下の記載がある。
「【０００１】
【産業上の利用分野】本発明はトランジスタに係り、特に簡単な工程で短チャンネル効果及びＧＩＤＬ(Gate Induced Drain Leakage)を改善して超高集積回路に適用し易いようにしたＬＤＤ構造ＭＯＳトランジスタの製造方法に関する。」
「【０００８】
【発明の実施の形態】以下、前記本発明によるトランジスタの製造方法を添付図面に基づいて詳細に説明する。図２（ａ）に示すように、フィールド領域と活性領域を決めて、フィールド領域のシリコン基板１上にフィールド酸化膜２を形成し、活性領域のシリコン基板１にしきい値電圧調節のチャンネルイオン注入を施して、チャンネルイオン注入領域３を形成する。ここで、４は活性領域にのみチャンネルイオンを注入するためにマスキングの役をする感光膜である。
【０００９】
図２（ｂ）に示すように、感光膜４を除去し、基板の全面にゲート酸化膜５、ゲートポリシリコン膜６、及びキャップゲート酸化膜７を順次蒸着した後、フォトリソグラフィ及びエッチング工程で前記ゲート酸化膜５、ゲートポリシリコン６、及びキャップゲート酸化膜７を選択的に除去してゲート電極を形成する。
　
（周知例４：特開平９−１４８５７２号公報）
　上記周知例４には、以下の記載がある。
「【０００１】
【発明の属する技術分野】本発明は、導電パターンの側壁にサイドウォールを配置してなる半導体装置の製造方法及び半導体装置に関する。」
「【００１３】
【発明の実施の形態】以下、本発明の半導体装置の製造方法をＭＯＳトランジスタの製造方法に適用した実施形態につき、図１（Ａ）〜（Ｃ）の製造工程図を用いて説明する。先ず、図１（Ａ）に示すように、例えばシリコンのような半導体からなる基板１０１上に酸化シリコン膜１０２を成膜し、この酸化シリコン膜１０２上に不純物を含有するポリシリコン膜１０３，ＷＳｉｘ（タングステンシリサイド）膜１０４を順次成膜する。次いで、必要に応じてＷＳｉｘ膜１０４上に酸化シリコン膜１０５を成膜する。
【００１４】その後、リソグラフィー法によって、ここでは図示しないレジストパターンを酸化シリコン膜１０５上に形成する。次いで、このレジストパターンをマスクにした
異方性エッチング法によって、酸化シリコン膜１０５，ＷＳｉｘ膜１０４，ポリシリコン膜１０３及び酸化シリコン膜１０２をエッチング加工する。これによって、基板１０１上に酸化シリコン膜１０２からなるゲート絶縁膜１０２を介してポリシリコン膜１０３及びＷＳｉｘ膜１０４からなるゲート電極１０６を形成し、
　
（５）小括
　以上検討したとおり、相違点１及び２における本願補正発明の構成は、引用例２に記載の技術及び本願優先権主張の日前の常套手段を勘案することにより、当業者が容易に想到し得たものである。　
　したがって、本願補正発明は、引用発明及び引用例２に記載の技術に基づいて当業者が容易に発明をすることができたものであるから、特許法２９条２項の規定により、特許を受けることができない。
　
（６）独立特許要件についてのまとめと補正却下の結び  　
　以上のとおり、本願補正発明は、特許出願の際独立して特許を受けることができるものでないから、本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法１７条の２第５項において準用する同法１２６条５項の規定に違反するので、同法１５９条１項において読み替えて準用する同法５３条１項の規定により却下すべきものである。
　
　
第３　本願発明
　
１　以上のとおり、本件補正は却下されたので、本願の補正後の請求項１０に対応する補正前の請求項１３に係る発明（以下「本願発明」という。）は、平成２１年５月１日に提出された手続補正書により補正された特許請求の範囲の請求項１３に記載の次のとおりのものである。
　
「【請求項１３】集積回路装置のコンタクトにおいて、
　表面を具備する基板、
　前記基板の前記表面の一部の上に形成されているゲート絶縁膜、
　前記ゲート絶縁膜上に形成されている多結晶シリコン層を包含するゲート電極、
　前記ゲート電極上に形成されている第一物質からなるキャップ層、
　前記ゲート電極の側部上及び前記基板の前記表面上で前記ゲート電極に隣接した一部の上に形成されている前記第一物質とはエッチング特性が異なる第二物質からなる層、
　前記第二物質からなる層の上に形成されており且つ前記キャップ層と共に前記ゲート電極を包囲している前記第一物質からなる側壁、
　前記側壁の下側で前記基板内に形成されているＬＤＤ領域、
　前記ＬＤＤ領域と接触して前記基板内に形成されているソース／ドレイン領域、
　少なくとも前記キャップ層上に設けられている前記第二物質からなる層間誘電体層であって、前記側壁に隣接した前記基板の表面の一部である前記ソース／ドレイン領域の少なくとも一部を露出させるためにそれを貫通する開口を具備しておりその場合に前記側壁の一部も前記開口内に露出させている層間誘電体層、
　前記基板表面において前記基板内のソース／ドレイン領域と及び前記側壁の露出部分とに接触している前記開口内に設けられている導電性プラグ、
　前記層間誘電体層及び前記導電性プラグ上に設けられている相互接続層、
を有していることを特徴とするコンタクト。」
　
２　引用例の記載と引用発明
　引用例１の記載及び引用発明については、前記第２の３（２）で認定したとおりである。　　
　　　　
３　対比・判断　
（１）本願発明と引用発明との対比については、前記第２の３（３）で対比したとおりである。　
　
（２）そうすると、本願発明と引用発明との一致点及び相違点は、次のとおりとなる。
　
〈一致点〉
「集積回路装置のコンタクトにおいて、
　表面を具備する基板、
　前記基板の前記表面の一部の上に形成されているゲート絶縁膜、
　前記ゲート絶縁膜上に形成されている多結晶シリコン層を包含するゲート電極、
　前記ゲート電極上に形成されている第一物質からなるキャップ層、
　前記ゲート電極の側部上及び前記基板の前記表面上で前記ゲート電極に隣接した一部の上に形成されている前記第一物質とはエッチング特性が異なる第二物質からなる層、
　前記第二物質からなる層の上に形成されており且つ前記キャップ層と共に前記ゲート電極を包囲している前記第一物質からなる側壁、
　前記側壁の下側で前記基板内に形成されているＬＤＤ領域、
　前記ＬＤＤ領域と接触して前記基板内に形成されているソース／ドレイン領域、
　少なくとも前記キャップ層上に設けられている前記第二物質からなる層間誘電体層であって、前記側壁に隣接した前記基板の表面の一部である前記ソース／ドレイン領域の少なくとも一部を露出させるためにそれを貫通する開口を具備しておりその場合に前記側壁の一部も前記開口内に露出させている層間誘電体層、　
　を有しているコンタクト。」
　　
〈相違点〉
相違点１　
　本願発明では、「前記基板表面において前記基板内のソース／ドレイン領域と及び前記側壁の露出部分とに接触している前記開口内に設けられている導電性プラグ」を有するのに対し、引用発明では、そのような構成を有していない点。
　
相違点２　
　本願発明では、「前記層間誘電体層及び前記導電性プラグ上に設けられている相互接続層」を有するのに対し、引用発明では、そのような構成を有していない点。
　
（４）相違点についての検討
相違点１及び２について
ア　引用例１の段落【００３４】〜【００３５】の記載から、 図６（Ａ）の「集積回路構成体」に対して、具体的にどのような、「メタリゼーション構成体」を使用して、「所望の相互接続パターン」を形成するのか明記されていないものの、引用発明は相互接続を行う点で、引用例２に記載の技術と共通する。（再掲。）　
　　
イ　そうすると、引用発明において、相互接続を行う手段として、それぞれ、引用例２に記載の「基板表面において前記基板内のソース／ドレイン領域と及び側壁の露出部分とに接触しており且つ開口内に設けられている導電性プラグ」及び「層間誘電体層及び導電性プラグ上に設けられている相互接続層」を採用することは、当業者が容易になし得たものである。（再掲。）
　
ウ　したがって、相違点１及び２は、当業者が容易に想到し得たものである。
　
　
第４　結言
　
　以上のとおり、本願発明は、引用発明及び引用例２に記載の技術に基づいて当業者が容易に発明をすることができたものであるから、特許法２９条２項の規定により、特許を受けることができない。
　したがって、他の請求項について検討するまでもなく、本願は拒絶をすべきものである。
　
　よって、結論のとおり審決する。