【手続補正書】
【提出日】平成17年10月11日(2005.10.11)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
（ａ）複数のユニットを含み、
各ユニットは、（ｉ）少なくとも１つのチップセレクトコンタクトおよび複数の他のコンタクトを有する半導体チップと、（ｉｉ）複数のチップセレクト端子と、複数の他の端子と、前記チップのコンタクトおよび前記端子の間に電気的に接続されて、回路パネル上または回路パネル中に延びるトレースとを有する回路パネルとを含むものであって、
ここで、各チップセレクトコンタクトに電気的に接続された前記トレースが、前記セレクトコンタクトに接続された共通セクションと前記チップセレクト端子の異なる端子に接続された複数のブランチとを含むマルチブランチトレースであり、前記各マルチブランチトレースの、全ブランチよりも少ない少なくとも１つのブランチに切断部があることによって、前記チップセレクト端子のすべてよりも少ない端子に前記セレクトコンタクトが接続され、
ここで、前記ユニットが、重ね合わされたユニットの積層体になるよう互いに上下に配置されており、
（ｂ）複数の垂直方向バスを形成するように、前記積層体において前記ユニットの端子を相互接続する垂直方向導体を含む、
異なるユニットの前記チップセレクト端子が、前記垂直方向バスの同じバスに接続され、前記マルチブランチトレースにある前記切断部が、異なるユニットの前記チップセレクトコンタクトが前記垂直方向バスの異なるバスに電気的に接続されるように配設されている、半導体チップアセンブリ。
【請求項２】
前記各ユニットにおいて、前記各マルチブランチトレースの１つを除くすべてのブランチに切断部があることによって、各チップセレクトコンタクトが、前記ユニットの１つのみの前記チップセレクト端子に接続されるものである請求項１に記載の半導体アセンブリ。
【請求項３】
異なるユニットの前記チップとトレースと端子とは互いに同一のものであるが、前記ユニットの異なるユニットが、異なるユニットの前記チップセレクトコンタクトが前記ユニットの前記回路パネル上の異なる端子に接続されるように切断された異なるブランチを有する点において異なっている請求項１に記載の半導体アセンブリ。
【請求項４】
異なるユニットの対応する端子が上下に配置される請求項３に記載の半導体アセンブリ。
【請求項５】
前記各ユニットの前記回路パネルが、前記トレースと前記端子とを構成する電気的に伝導性の材料の層を１つだけ含む請求項１に記載の半導体アセンブリ。
【請求項６】
前記各ユニットの前記回路パネルは、そのような回路パネルを通って延びる複数の端子開口を形成しており、前記電気的に伝導性の材料の前記層は、該開口に位置合わせされた複数の端子パッドとして前記複数のターミナルを形成しており、該端子パッドのそれぞれは前記回路パネルの両面に露出している請求項５に記載の半導体アセンブリ。
【請求項７】
前記各ユニットの前記回路パネルが、厚みが約１００μｍ未満の誘電体層を含む請求項５に記載の半導体アセンブリ。
【請求項８】
前記１つのユニットの前記チップが前記ユニットの誘電体層と前記ユニットの隣接するユニットの誘電体層との間に配置され、前記誘電体層の対応する表面間の垂直方向の距離が前記ユニットにある前記半導体チップの厚みよりも大きい２５０μｍ以下である請求項７に記載の半導体アセンブリ。
【請求項９】
前記ユニットの隣接するユニットにある対応する機構間の垂直方向の間隔距離が、各チップの厚みよりも大きい２５０μｍ以下である請求項８に記載の半導体アセンブリ。
【請求項１０】
前記各ユニットの前記回路パネルが少なくとも１つの切断孔がある誘電体層を含み、前記切断部が前記切断孔に形成されるものである請求項１に記載の半導体アセンブリ。
【請求項１１】
前記各ユニットの前記回路パネルが、エッジと、前記エッジの１つ以上から内向きに延びる１つ以上のノッチとを有し、前記切断部が前記ノッチに形成されるものである請求項１に記載の半導体アセンブリ。
【請求項１２】
半導体チップアセンブリの製造方法であって、
（ａ）少なくとも１つのチップセレクトコンタクトおよび複数の他のコンタクトを有する少なくとも１つの半導体チップと、複数のチップセレクト端子、複数の他の端子、および前記端子に接続された回路パネル上または回路パネル内に延びるトレースを有する回路パネルとを各々が含む複数のユニットを積層するステップであって、前記各パネルの少なくとも１つのトレースが、複数のチップセレクト端子に関連付けられたマルチブランチトレースであり、該マルチブランチトレースの各々が、共通セクションと、前記チップセレクト端子の異なる端子に接続された複数のブランチとを含み、各ユニットにある前記少なくとも１つのチップの前記コンタクトを前記ユニットにある前記回路パネルのトレースに接続することによって、前記マルチブランチトレースの共通セクションに各チップセレクトコンタクトを接続するステップと、
（ｂ）各マルチブランチトレースの前記共通セクションが、前記マルチブランチトレースに関連付けられた前記チップセレクト端子のすべてより少ない端子に接続されるように、前記マルチブランチトレースの前記ブランチを選択的に切断するステップと、
（ｃ）垂直方向バスを形成するように、異なるユニットの端子を互いに相互接続するステップとを含み、異なるユニットにあるチップの前記チップセレクト端子が前記垂直方向バスの異なるバスに接続されるように、前記選択的に切断するステップおよび前記相互接続するステップが実行されるものである半導体チップアセンブリの製造方法。
【請求項１３】
前記回路パネルが、前記選択的に切断するステップの前に互いに同一のものである請求項１２に記載の方法。
【請求項１４】
前記積層ステップが、異なるユニットにある回路パネルの対応する端子を互いに位置合わせすることを含む請求項１３に記載の方法。
【請求項１５】
前記選択的に切断するステップが、前記各マルチブランチトレースの前記共通セクションが前記トレースを担持する前記回路パネルの１つのセレクト端子だけに接続されるように実行されるものである請求項１２に記載の方法。
【請求項１６】
前記ユニットを形成するステップをさらに含み、前記ユニットを形成する前記ステップが、ツールを用いて前記トレースに前記チップを接続することを含み、前記選択的に切断するステップが、前記ツールを前記マルチブランチトレースの前記ブランチと係合することによって実行されるものである請求項１２に記載の方法。
【請求項１７】
チップを回路パネルに接続することによって、前記ユニットを形成するステップをさらに含み、前記選択的に切断するステップが、前記ユニットを形成する前記ステップの後に実行されるものである請求項１２に記載の方法。
【請求項１８】
前記選択的に切断するステップが、前記積層ステップと同じ施設において実行される請求項１２に記載の方法。
【請求項１９】
前記選択的に切断するステップの前に、前記ユニットが、同一のチップと、同一の端子と、前記チップのコンタクトと端子との間の同一の接続とを含む請求項１２に記載の方法。
【請求項２０】
前記選択的に切断するステップの前に、相互に交換可能な部品として、前記ユニットを取り扱いストックするステップをさらに含む請求項１９に記載の方法。
【請求項２１】
複数のユニットの前記回路パネルが連続的または半連続的なシートの部分であるように前記ユニットを与えるステップと、前記シートから前記回路パネルを切り離すステップとをさらに含み、前記選択的に切断するステップが前記切り離しステップと同時に実行されるものである請求項１２に記載の方法。
【請求項２２】
前記選択的に切断するステップの前に、前記回路パネルが前記回路パネルを通って延びる切断開口を有し、前記マルチブランチトレースの前記ブランチが前記切断開口にわたって延び、前記選択的に切断するステップが前記切断開口においてマルチブランチトレースのブランチを破断することを含む請求項１２に記載の方法。
【請求項２３】
前記選択的に切断するステップが、前記マルチブランチトレースの領域を除去すると同時に、前記切り離し領域の下にある前記回路パネルの部分を除去することによって、マルチブランチトレースのブランチを切り離すことを含む請求項１２に記載の方法。
【請求項２４】
前記除去ステップが、エッジにおいて前記回路のパネルの部分を除去することを含む請求項２３に記載の方法。