【手続補正書】
【提出日】平成18年1月12日(2006.1.12)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】  プロセッサであって、
複数の宛先レジスタ番号および複数の発信元レジスタ番号を受けるように結合されるマップユニットを含み、前記マップユニットは
前記複数の発信元レジスタ番号および前記複数の宛先レジスタ番号を受けるよう結合されるレジスタ走査ユニットを含み、前記レジスタ走査ユニットは複数の仮想レジスタ番号を割当てるように構成され、前記複数の仮想レジスタ番号の各々のものは、前記複数の発信元レジスタ番号の異なるものに対応し、前記複数の仮想レジスタ番号内のある特定の仮想レジスタ番号は、前記複数の発信元レジスタ番号内のある特定の発信元レジスタ番号に対応するある特定の物理レジスタ番号の発信元を識別しており、前記マップユニットはさらに
前記レジスタ走査ユニットに結合される仮想／物理レジスタマップユニットを含み、前記仮想／物理レジスタマップユニットは、前記ある特定の仮想レジスタ番号に応答して前記ある特定の物理レジスタ番号を前記ある特定の発信元レジスタ番号にマッピングするように構成される、プロセッサ。
【請求項２】  前記ある特定の仮想レジスタ番号は、前記ある特定の物理レジスタ番号の前記発信元を、（ｉ）前記複数の宛先レジスタ番号および前記複数の発信元レジスタ番号に対応する命令のラインの前に前記ある特定の発信元レジスタ番号によって特定される論理レジスタに対応する第１の物理レジスタ番号を記憶する先読みレジスタ状態記憶部と、（ii）命令動作の前記ライン内の前の発行位置とのいずれかとして識別する、請求項１に記載のプロセッサ。
【請求項３】  前記レジスタ走査ユニットは、前記ある特定の発信元レジスタ番号に対応するある特定の命令動作の前の命令動作の前記ライン内の１つ以上の命令動作が前記論理レジスタを更新しない場合に、前記先読みレジスタ状態記憶部を識別する前記ある特定の仮想レジスタ番号をもたらすように構成される、請求項２に記載のプロセッサ。
【請求項４】  前記レジスタ走査ユニットは、前記１つ以上の命令動作が前記論理レジスタを更新する場合に、前記前の発行位置を識別する前記ある特定の仮想レジスタ番号を割当てるように構成される、請求項３に記載のプロセッサ。
【請求項５】  前記レジスタ走査ユニットは、前記１つ以上の命令動作のうちの複数のものが前記論理レジスタを更新する場合に、前記ある特定の命令動作に最も近い前記前の発行位置を識別する前記ある特定の仮想レジスタ番号を割当てるように構成される、請
求項４に記載のプロセッサ。
【請求項６】  前記マップユニットは、前記先読みレジスタ状態記憶部をさらに含み、前記先読みレジスタ状態記憶部は、前記プロセッサ内に設けられる各論理レジスタに対応する物理レジスタ番号を記憶するように構成され、前記物理レジスタ番号は、命令動作の前記ラインの前の前記論理レジスタに対応する、請求項５に記載のプロセッサ。
【請求項７】  前記マップユニットは、前記複数の宛先レジスタ指定子の各々に対応する宛先物理レジスタ番号を割当てるように構成される制御ユニットをさらに含み、前記制御ユニットは、前記レジスタ走査ユニットが前記複数の仮想レジスタ番号を割当てるのと並行して前記宛先物理レジスタ番号を割当てるように構成される、請求項６に記載のプロセッサ。
【請求項８】  前記マップユニットに結合される１つ以上の命令キューをさらに含み、前記制御ユニットはさらに、命令キュー番号を命令の前記ラインに割当てるように構成され、前記先読みレジスタ状態記憶部は、前記先読み状態記憶部に記憶される前記物理レジスタ番号によって識別される物理レジスタを更新する命令に対応する命令キュー番号を記憶するように構成され、前記仮想／物理レジスタマップユニットはさらに、前記ある特定の仮想レジスタ番号に応答してある特定の命令キュー番号を前記ある特定の発信元レジスタ番号にマッピングするように構成される、請求項７に記載のプロセッサ。
【請求項９】  前記レジスタ走査ユニットは、複数の走査ユニットを含み、前記複数の走査ユニットの各々のものは、命令動作の前記ライン内の異なる発行位置に対応しており、前記複数の走査ユニットの前記各々のものは、前記異なる発行位置内の前記命令動作の１つに対応する前記複数の発信元レジスタ番号のうちのいくつかのものおよび前記複数の宛先レジスタ番号のうちのいくつかのものを受けるように結合される、請求項２に記載のプロセッサ。
【請求項１０】  前記複数の走査ユニットのうちの第１のものは、最初の複数の仮想レジスタ番号を受けるように構成され、前記複数の仮想レジスタ番号の各々のものは前記プロセッサによってもたらされる前記論理レジスタの異なるものに対応する、請求項９に記載のプロセッサ。
【請求項１１】  前記複数の走査ユニットのうちの前記第１のものは、前記複数の走査ユニットのうちの前記第１のものによって受取られた前記複数の宛先レジスタ番号のうちの前記１つに応答して、前記最初の複数の仮想レジスタ番号のうちの１つを、命令動作の前記ライン内の第１の発行位置を示す仮想レジスタ番号で置換して、これによって第１の出力される複数の仮想レジスタ番号を形成するように構成される、請求項１０に記載のプロセッサ。
【請求項１２】  前記複数の走査ユニットのうちの第２のものは、前記複数の走査ユニットのうちの前記第２のものにより受取られる前記複数の発信元オペランドのうちの前記いくつかのものに対応する仮想レジスタ番号が選択されるところの入力される複数の仮想レジスタ番号として前記第１の出力される複数の仮想レジスタ番号を受けるように結合される、請求項１１に記載のプロセッサ。
【請求項１３】  前記複数の走査ユニットは直列に結合され、前記複数の走査ユニットの各々は、前記複数の走査ユニットのうちの後のものへの入力を形成する出力される複数の仮想レジスタ番号をもたらすように結合され、かつ前記複数の走査ユニットのうちの前のものから、入力される複数の仮想レジスタ番号を受けるように結合される、請求項１２に記載のプロセッサ。
【請求項１４】  前記直列結合における前記複数の走査ユニットのうちの最終のものからの前記出力される複数の仮想レジスタ番号は、前記先読みレジスタ状態記憶部のための次の仮想先読み状態を表わし、前記仮想／物理レジスタマップユニットは、前記次の仮想先読み状態に応答して前記先読みレジスタ状態記憶部において記憶するために次の先読みレジスタ状態を生成するように構成される、請求項１３に記載のプロセッサ。
【請求項１５】  物理レジスタ番号を命令動作の発信元オペランドに割当てるための方法であって、
仮想レジスタ番号を、論理レジスタ内の前記発信元オペランドを識別する発信元レジスタ番号に割当てるステップを含み、前記仮想レジスタ番号は前記物理レジスタ番号の発信元を識別しており、前記方法はさらに
前記仮想レジスタ番号に応答して前記物理レジスタ番号を前記発信元レジスタ番号にマッピングするステップを含む、方法。
【請求項１６】  前記物理レジスタ番号の前記発信元は、（ｉ）前記命令動作を含む命令のラインの前の前記論理レジスタに対応する第１の物理レジスタ番号を記憶する先読みレジスタ状態記憶部と、（ii）命令動作の前記ライン内の前の発行位置とのうちの１つを含む、請求項１５に記載の方法。
【請求項１７】  前記仮想レジスタ番号を割当てる前記ステップと並行して、第２の物理レジスタ番号を前記前の発行位置内の命令動作の宛先レジスタに割当てるステップをさらに含む、請求項１６に記載の方法。
【請求項１８】  前記割当てるステップは、複数の前の発行位置の各々を介して前記先読みレジスタ状態記憶部を識別する最初の仮想レジスタ番号を直列に走査するステップと、前記最初の仮想レジスタ番号を、前記宛先レジスタに応答して前記前の発行位置を識別する第２の仮想レジスタ番号で置換するステップとをさらに含む、請求項１７に記載の方法。
【請求項１９】  コンピュータシステムであって、
複数の仮想レジスタ番号を複数の発信元レジスタ番号に割当てるように構成されるプロセッサを含み、前記複数の仮想レジスタ番号の各々のものは、前記複数の発信元レジスタ番号の異なるものに対応しており、前記複数の仮想レジスタ番号内のある特定の仮想レジスタ番号は、前記複数の発信元レジスタ番号内のある特定の発信元レジスタ番号に対応するある特定の物理レジスタ番号の発信元を識別し、前記プロセッサは、前記ある特定の仮想レジスタ番号に応答して前記ある特定の物理レジスタ番号を前記ある特定の発信元レジスタ番号にマッピングするように構成されており、前記コンピュータシステムはさらに
前記プロセッサに結合される入出力（Ｉ／Ｏ）装置を含み、前記Ｉ／Ｏ装置は、前記コンピュータシステムと前記Ｉ／Ｏ装置が結合される第２のコンピュータシステムとの間で通信するように構成される、コンピュータシステム。
【請求項２０】  複数の仮想レジスタ番号を複数の発信元レジスタ番号に割当てるように構成される第２のプロセッサをさらに含み、前記複数の仮想レジスタ番号の各々のものは、前記複数の発信元レジスタ番号の異なるものに対応し、前記複数の仮想レジスタ番号内のある特定の仮想レジスタ番号は、前記複数の発信元レジスタ番号内のある特定の発信元レジスタ番号に対応するある特定の物理レジスタ番号の発信元を識別し、前記プロセッサは、前記ある特定の仮想レジスタ番号に応答して前記ある特定の物理レジスタ番号を前記ある特定の発信元レジスタ番号にマッピングするように構成される、請求項１９に記載のコンピュータシステム。