【手続補正書】
【提出日】平成18年9月19日(2006.9.19)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
集積回路テスタによる半導体デバイスのテスト中に前記半導体デバイスに電流を供給し、前記集積回路テスタが、前記半導体デバイスの入力／出力（Ｉ／Ｏ）端子に、前記Ｉ／Ｏ端子と前記集積回路テスタとの間に信号経路を提供するインタフェース手段を介してアクセスし、前記半導体デバイスが、前記インタフェース手段によって提供される電力導体を介して供給電流を受けるための電力入力端子を含み、前記半導体デバイスが、前記半導体デバイスへの入力として印加されるクロック信号の一組のエッジのそれぞれに続いて、供給電流に対するその要求を一時的に増加させる装置であって、
前記テスト中に、前記電力入力端子に第１の電流を供給するための第１の手段と、
前記クロック信号の前記エッジのそれぞれに続いて、前記電力入力端子に、前記第１の電流を補足する電流パルスを供給するための第２の手段であって、前記電流パルスの大きさが、予測信号および適応信号によって表される大きさの関数である第２の手段と、
前記電力入力端子に現れる電圧に応答して、前記適応信号によって表される前記大きさを調節するための第３の手段と、
を含み、
前記予測信号によって表される前記大きさが、前記半導体デバイスが、前記クロック信号エッジのつぎのエッジに続いて、その電力入力端子において、その電流要求を増加させるであろう予測量に比例して設定される装置。
【請求項２】
前記集積回路テスタが前記予測信号を発生させる、請求項１に記載の装置。
【請求項３】
前記電流パルスの前記大きさが、前記予測信号および前記適応信号によって表される前記大きさの積に比例する、請求項１に記載の装置。
【請求項４】
前記適応信号によって表される前記大きさが、経時的に積分された、電力入力端子に現れる電圧の経時変化部分の関数である、請求項１に記載の装置。
【請求項５】
前記第３の手段が、
前記電力入力端子に現れる前記電圧をフィルタして、前記電力入力端子に現れる前記電圧の大きさの変動に比例する大きさのフィルタ電圧を生成する手段と、
前記フィルタ電圧を積分して、前記適応信号を生成する手段と、
を含む、請求項４に記載の装置。
【請求項６】
前記第２の手段が、
前記予測信号を受信し、前記予測信号が表す前記大きさに比例する大きさのアナログ信号を発生するためのデジタル／アナログ変換器と、
前記適応信号によって制御されるゲインを有する増幅器と、
前記クロック信号エッジのそれぞれに続いて、前記アナログ信号を入力として前記増幅器に一時的に印加して、前記増幅器が、前記クロック信号エッジのそれぞれに続いて、電流パルスであって、前記電流パルスの前記大きさが、前記アナログ信号の前記大きさおよび前記適応信号によって表される前記大きさの関数である電流パルスを生成するようにする手段と、
を含む、請求項１に記載の装置。
【請求項７】
前記第２の手段が、
増幅器と、
前記予測信号および前記適応信号に応答し、前記予測信号および前記適応信号によって表される前記大きさの関数である大きさを有するアナログ信号を発生するための手段と、
前記クロック信号エッジのそれぞれに続いて、前記アナログ信号を入力として前記増幅器に一時的に印加して、前記増幅器が、前記クロック信号エッジのそれぞれに続いて、電流パルスであって、前記電流パルスの前記大きさが、前記アナログ信号の前記大きさの関数である電流パルスを生成するようにする手段と、
を含む、請求項１に記載の装置。
【請求項８】
前記第２の手段が、
前記適応信号によって制御されるゲインを有する増幅器と、
コンデンサと
前記予測信号に応答し、前記クロック信号エッジのそれぞれの前に、前記予測信号が表す前記大きさの関数であるコンデンサ電圧までコンデンサを充電するための手段と、
前記クロック信号エッジのそれぞれに続いて、前記コンデンサを入力として前記増幅器に一時的に接続して、前記増幅器が、前記クロック信号エッジのそれぞれに続いて、電流パルスであって、前記電流パルスの前記大きさが、前記コンデンサ電圧の前記大きさおよび前記適応信号によって表される前記大きさの関数である電流パルスを生成するようにする手段と、
を含む、請求項１に記載の装置。
【請求項９】
前記第２の手段が、
前記予測信号によって表される前記大きさの関数である電圧出力信号を生成する電源と、
前記電源の前記出力信号によって電力を供給され、前記適応信号によって制御されるゲインを有する増幅器と、
前記クロック信号エッジのそれぞれに続いて、アナログ信号を入力として前記増幅器に一時的に印加して、前記増幅器が、前記クロック信号エッジのそれぞれに続いて、電流パルスであって、前記電流パルスの前記大きさが、前記電源の出力信号の前記電圧および前記適応信号によって表される前記大きさの関数である電流パルスを生成するようにする手段と、
を含む、請求項１に記載の装置。
【請求項１０】
前記インタフェース手段がプローブカードを含み、前記第２の手段が、前記プローブカードに搭載されている、請求項１に記載の装置。
【請求項１１】
前記インタフェース手段がプローブカードを含み、前記第３の手段が、前記プローブカードに搭載されている、請求項１に記載の装置。
【請求項１２】
前記第３の手段によって提供されるフィードバックが、前記適応信号によって表される前記大きさを調節し、前記電力入力端子に現れる前記電圧の変動を最小限にする、請求項１に記載の装置。
【請求項１３】
前記集積回路テスタが、前記予測信号を発生し、
前記電流パルスの前記大きさが、前記予測信号および前記適応信号によって表される前記大きさの積に比例し、
前記第３の手段によって提供されるフィードバックが、前記適応信号によって表される前記大きさを調節し、前記電力入力端子に現れる前記電圧の変動を最小限にする、請求項１に記載の装置。
【請求項１４】
前記インタフェース手段がプローブカードを含み、前記第２および第３の手段が、前記プローブカードに搭載されている、請求項１３に記載の装置。
【請求項１５】
集積回路テスタによる半導体デバイスのテスト中に前記半導体デバイスに電流を供給し、前記集積回路テスタが、前記半導体デバイスの入力／出力（Ｉ／Ｏ）端子に、前記Ｉ／Ｏ端子と前記集積回路テスタとの間に信号経路を提供するインタフェース手段を介してアクセスし、前記半導体デバイスが、前記インタフェース手段によって提供される電力導体を介して供給電流を受けるための電力入力端子を含み、前記半導体デバイスが、前記半導体デバイスへの入力として印加されるクロック信号の一組のエッジのそれぞれに続いて、供給電流に対するその要求を一時的に増加させる方法であって、
ａ．  前記テスト中に前記電力入力端子に第１の電流を供給するステップと、
ｂ．  前記半導体デバイスが、前記クロック信号エッジの１つに続いて、その電力入力端子において、その電流要求をつぎに増加させるであろう予測量に比例する大きさを表す予測信号を生成するステップと、
ｃ．  前記電力入力端子に現れる電圧に応答して決定される大きさを表す適応信号を生成するステップと、
ｄ．  クロック信号エッジのそれぞれに続いて、前記電力入力端子に電流パルスを供給し、前記第１の電流を補足するステップであって、前記電流パルスの大きさが、前記予測信号および前記適応信号によって表される大きさの関数であるステップと、
を含む方法。
【請求項１６】
前記集積回路テスタがステップｂを実行する、請求項１５に記載の方法。
【請求項１７】
前記電流パルスの前記大きさが、前記予測信号および前記適応信号によって表される前記大きさの積に比例する、請求項１５に記載の方法。
【請求項１８】
前記適応信号によって表される前記大きさが、経時的に積分される、前記電力入力端子に現れる電圧の経時変化部分の関数である、請求項１５に記載の方法。
【請求項１９】
ステップｃが、
ｃ１．  前記電力入力端子に現れる前記電圧をフィルタして、前記電力入力端子に現れる前記電圧の大きさの変動に比例する大きさのフィルタ電圧を生成するサブステップと、
ｃ２．  前記フィルタ電圧を積分して、前記適応信号を生成するサブステップと、
を含む、請求項１８に記載の方法。
【請求項２０】
ステップｄが、
ｄ１．  前記予測信号に応答して、前記予測信号によって表される前記大きさに比例する大きさのアナログ信号を発生するサブステップと、
ｄ２．  前記クロック信号エッジのそれぞれに続いて、前記アナログ信号を入力として増幅器に一時的に印加して、前記増幅器が、前記クロック信号エッジのそれぞれに続いて、電流パルスであって、前記電流パルスの前記大きさが、前記アナログ信号の前記大きさおよび前記適応信号によって表される前記大きさの関数である電流パルスを生成するようにするサブステップと、
を含む、請求項１５に記載の方法。
【請求項２１】
ステップｄが、
ｄ１．  前記予測信号および前記適応信号に応答して、前記予測信号および前記適応信号によって表される前記大きさの関数である大きさを有するアナログ信号を発生するサブステップと、
ｄ２．  前記クロック信号エッジのそれぞれに続いて、前記アナログ信号を入力として前記増幅器に一時的に印加して、前記増幅器が、前記クロック信号エッジのそれぞれに続いて、電流パルスであって、前記電流パルスの前記大きさが、前記アナログ信号の前記大きさの関数である電流パルスを生成するようにするサブステップと、
を含む、請求項１５に記載の方法。
【請求項２２】
ステップｄが、
ｄ１．  前記クロック信号エッジのそれぞれの前に、前記予測信号によって表される前記大きさの関数であるコンデンサ電圧までコンデンサを充電することによって、前記予測信号に応答するサブステップと、
ｄ２．  前記クロック信号エッジのそれぞれに続いて、前記コンデンサを入力として前記増幅器に一時的に接続して、前記増幅器が、前記クロック信号エッジのそれぞれに続いて、電流パルスであって、前記電流パルスの前記大きさが、前記コンデンサ電圧の前記大きさおよび前記適応信号によって表される前記大きさの関数である電流パルスを生成するようにするサブステップと、
を含む、請求項１５に記載の方法。
【請求項２３】
ステップｄが、
ｄ１．  前記予測信号によって表される前記大きさの関数である電圧の出力信号を生成することによって、前記予測信号に応答するサブステップと、
ｄ２．  ステップｄ１で生成される前記出力信号により電力を供給される増幅器のゲインを調節することによって、前記適応信号に応答するサブステップと、
ｄ３．  前記クロック信号エッジのそれぞれに続いて、信号パルスを入力として前記増幅器に一時的に印加して、前記増幅器が、各信号パルスに応答し、電流パルスであって、前記電流パルスの前記大きさが、前記出力信号電圧の前記電圧および前記適応信号によって表される前記大きさの関数である電流パルスを生成するようにするサブステップと、
を含む、請求項１５に記載の方法。
【請求項２４】
前記適応信号によって表される前記大きさがフィードバックによって調節され、前記電力入力端子に現れる前記電圧の変動を最小限にする、請求項１５に記載の方法。
【請求項２５】
プローブカードおよび補助電流源を含む半導体テストシステムで使用するための、被テスト半導体デバイスの電力入力端子に供給される電圧の変動を低減するための方法であって、
前記プローブカードを通して、前記被テスト半導体デバイスの前記電力入力端子に電力を供給することと、
前記補助電流源に入力信号を供給することであって、前記入力信号が、前記半導体デバイスの前記入力端子によって引き込まれる電流における一時的な変化に対応することと、
前記入力信号に応答して、前記補助電流源から前記入力端子に、補助電流を供給することと、
を含む方法。
【請求項２６】
前記半導体デバイスの前記入力端子によって引き込まれる電流の前記一時的な変化を引き起こす、前記半導体デバイスの状態を変えることをさらに含む、請求項２５に記載の方法。
【請求項２７】
前記半導体デバイスの前記入力端子によって引き込まれる電流の変化を検出することをさらに含む、請求項２５に記載の方法。
【請求項２８】
前記入力端子によって引き込まれる電流の変化を前記検出することが、前記電力入力端子と電気的に通じているバイパスコンデンサを通して、電流の変化を検出することを含む、請求項２７に記載の方法。
【請求項２９】
前記入力端子によって引き込まれる電流の変化を前記検出することが、前記電力入力端子と電気的に通じている前記プローブカードの導体経路を通して、電流の変化を検出することを含む、請求項２７に記載の方法。
【請求項３０】
前記補助電流の量が、前記入力端子によって引き込まれる電流の量に対応する、請求項２５に記載の方法。
【請求項３１】
前記補助電流源が増幅器を含む、請求項２５に記載の方法。
【請求項３２】
前記補助電流が、コンデンサを通して、前記入力端子に供給される、請求項２５に記載の方法。
【請求項３３】
前記補助電流源が前記プローブカードに配置されている、請求項２５に記載の方法。
【請求項３４】
前記プローブカードが複数の相互接続基板を含む、請求項２５に記載の方法。
【請求項３５】
前記複数の相互接続基板がプローブヘッドを含む、請求項３４に記載の方法。
【請求項３６】
前記補助電流源が前記プローブヘッドに配置されている、請求項３５に記載の方法。
【請求項３７】
少なくとも１つの先立つ信号を基準デバイスに供給することをさらに含む、請求項２５に記載の方法。
【請求項３８】
前記補助電流源への前記入力信号が、前記少なくとも１つの先立つ信号に応答して、前記基準デバイスによって引き込まれる電流量に対応する、請求項３７に記載の方法。
【請求項３９】
前記電力を供給することが、前記プローブカードを通して、複数の前記被テスト半導体デバイスのそれぞれの電力入力端子に電力を供給することをさらに含み、
前記補助電流源に入力信号を前記供給することが、複数の補助電流源のそれぞれに入力信号を供給することをさらに含み、各前記入力信号が、前記半導体デバイスの１つにおける入力端子によって引き込まれる電流に対応し、
補助電流を前記供給することが、前記入力信号に応答して、前記補助電流源のそれぞれから前記入力端子へ補助電流を供給することをさらに含む、請求項２５に記載の方法。
【請求項４０】
電力入力端子および信号端子を含む半導体デバイスをテストするための装置であって、
前記電力入力端子および前記信号端子に接触するための導電接続構造を含むプローブカードと、
前記電力入力端子と接触するための前記接続構造に電気的に接続されている出力部を有する補助電流源であって、前記補助電流源の入力部が、前記信号端子の１つにおける信号の変化によってもたらされる変化であって、前記電力入力端子によって引き込まれる電流の変化に対応する信号に、電気的に接続され、前記補助電流源が、前記電力入力端子によって引き込まれる電流の変化に応答して、前記電力入力端子に補助電流を供給する補助電流源と、
を含む装置。
【請求項４１】
前記電力入力端子によって引き込まれる電流の変化を検出するように配置されている電流検出デバイスであって、前記補助電流源の前記入力部へ対応する信号を供給する電流検出デバイスをさらに含む、請求項４０に記載の装置。
【請求項４２】
前記電流検出デバイスが電流検出カプラを含む、請求項４１に記載の装置。
【請求項４３】
前記電流検出デバイスが変流器を含む、請求項４１に記載の装置。
【請求項４４】
前記電流検出デバイスが、前記電力入力端子と電気的に通じているバイパスコンデンサを通る電流の変化を検出するように配置されている、請求項４１に記載の装置。
【請求項４５】
前記電流検出デバイスが、前記電力入力端子と電気的に通じている前記プローブカードの導電経路を通る電流の変化を検出するように配置されている、請求項４１に記載の装置。
【請求項４６】
前記補助電流源が増幅器を含む、請求項４０に記載の装置。
【請求項４７】
前記補助電流源の前記出力が、コンデンサを通して、前記電力入力端子に電気的に接続されている、請求項４０に記載の装置。
【請求項４８】
前記補助電流源が前記プローブカードに配置されている、請求項４０に記載の装置。
【請求項４９】
前記プローブカードが、複数の相互接続基板を含む、請求項４８に記載の装置。
【請求項５０】
前記複数の相互接続基板がプローブヘッドを含む、請求項４９に記載の装置。
【請求項５１】
前記補助電流源が前記プローブヘッドに配置されている、請求項５０に記載の装置。
【請求項５２】
基準デバイスをさらに含み、前記基準デバイスの電力入力端子が、前記補助電流源の前記入力部に電気的に接続されている、請求項４０に記載の装置。
【請求項５３】
前記プローブカードと電気的に接続されているテスタをさらに含み、前記テスタが、前記基準デバイスに供給される信号を変化させ、その後、前記半導体デバイスに供給される同様の信号を変化させるように構成されている、請求項５２に記載の装置。
【請求項５４】
複数の半導体デバイスをテストする、請求項４０に記載の装置。
【請求項５５】
前記プローブカードが、前記複数の半導体デバイスのそれぞれにおける入力端子に電力を供給する、請求項５４に記載の装置。
【請求項５６】
電力入力端子および信号端子を含む半導体デバイスをテストするための装置であって、
前記入力端子に電力を供給し、前記信号端子の少なくとも１つに信号を供給するためのプローブ手段と、
前記信号端子のうちの１つにおける信号の変化によってもたらされる変化であって、前記電力入力端子によって引き込まれる電流の変化に応答して、前記電力入力端子に補助電流を供給するための補助電流手段であって、前記補助電流手段が入力部および出力部を含み、前記入力部が、前記電力入力端子によって引き込まれる電流の前記変化に対応する信号に電気的に接続され、前記出力部が、前記電力入力端子に電気的に接続されている補助電流手段と、
を含む装置。
【請求項５７】
前記電力入力端子によって引き込まれる電流の変化を検出するための電流検出手段であって、前記補助電流手段の前記入力部に、対応する信号を供給する電流検出手段をさらに含む、請求項５６に記載の装置。
【請求項５８】
前記補助電流手段が増幅器を含む、請求項５６に記載の装置。
【請求項５９】
前記補助電流手段の前記出力部が、コンデンサを通して、前記電力入力端子に電気的に接続されている、請求項５６に記載の装置。
【請求項６０】
前記補助電流手段が前記プローブ手段に配置されている、請求項５６に記載の装置。
【請求項６１】
複数の半導体デバイスをテストする、請求項５６に記載の装置。
【請求項６２】
前記プローブ手段が、前記複数の半導体デバイスのそれぞれにおける入力端子に電力を供給する、請求項６１に記載の装置。
【請求項６３】
テスト装置を使用する半導体デバイスをテストする方法であって、
前記半導体デバイスのためのテストシーケンスに相関付けられ、かつ前記半導体デバイスの電気的特性に関する予想需要を示す電気的特性データをあらかじめ生成すること、
前記電気的特性データに従って前記半導体デバイスをテストすること、を含む方法。
【請求項６４】
前記テストすることが、
第１の信号源において、遅延した後に前記半導体デバイスに到達する第１の信号を発生させること、
第２の信号源において、前記電気的特性データ、及び第２の信号が前記第１の信号とほぼ同時に到達するようなタイミング制御に従って、前記第２の信号を発生させること、を含む、請求項６３に記載の方法。
【請求項６５】
前記テストすることが、
前記テスト装置の挙動を調整するために前記電気的特性データを使用することを含む、請求項６３に記載の方法。
【請求項６６】
前記テストすることが、
特有のテスト構成の電気的特性に従って、タイミング制御を決定することを含む、請求項６３に記載の方法。
【請求項６７】
電気的特性が、前記信号源から前記半導体デバイスへの信号に関するタイミング遅延を定義する、請求項６６に記載の方法。
【請求項６８】
前記電気的特性データを生成することが、
複数の信号を前記半導体デバイスに適合させること、
時間に関して前記電気的特性を測定すること、を含む、請求項６３に記載の方法。
【請求項６９】
前記電気的特性データを生成することが、
時間に関して前記電気的特性をシミュレーションすることを含む、請求項６３に記載の方法。
【請求項７０】
前記テストすることが、
適合されたテストベクトルに相関付けられた複数の信号を生成することを含む、請求項６３に記載の方法。
【請求項７１】
前記電気的特性は、電圧である、請求項６３に記載の方法。
【請求項７２】
前記電気的特性は、電力である、請求項６３に記載の方法。
【請求項７３】
前記電気的特性は、電流である、請求項６３に記載の方法。
【請求項７４】
前記テストすることが、
プローブカードを使用することを含む、請求項６３に記載の方法。