【手続補正書】
【提出日】平成18年8月11日(2006.8.11)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体構造であって、
半導体基板と、
前記基板の上に形成されるエピタキシャル層とを含み、前記エピタキシャル層は背景ドーピング濃度を有し、前記半導体構造はさらに、
第１および第２のトレンチを含み、前記第１および第２のトレンチは、前記第１のトレンチと前記第２のトレンチとの間にメサを規定するように前記エピタキシャル層の表面から下方に延在し、前記第１および第２のトレンチの各々の底部は前記エピタキシャル層に位置し、前記トレンチの各々は、実質的に誘電材料が充填されており、前記半導体構造はさらに、
前記第１のトレンチと前記第２のトレンチとの間の位置において、前記エピタキシャル層の前記表面から前記基板へと下方に延在するドーパントのウェルを含み、前記ウェルは、前記エピタキシャル層の前記背景ドーピング濃度とは異なるドーピング濃度を有し、前記ウェルは、前記エピタキシャル層の残りの部分との第１および第２の接合を形成し、前記第１の接合は、前記第１のトレンチの底部から前記基板に延在し、前記第２の接合は、前記第２のトレンチの底部から前記基板に延在する、半導体構造。
【請求項２】
半導体構造であって、
半導体基板と、
前記基板の上に形成される第１の導電型のエピタキシャル層と、
前記エピタキシャル層に形成されるトレンチとを含み、前記トレンチは誘電材料を含み、前記半導体構造はさらに、
前記トレンチの側部に隣接する第２の導電型の領域を含み、
前記エピタキシャル層に形成される第２のトレンチを含み、前記第２のトレンチは誘電材料を含み、前記領域は前記第２のトレンチの側部に隣接し、
前記基板は前記第１の導電型であり、前記構造は前記第２の導電型の埋込層を含み、前記埋込層は前記基板から上方に延在し、前記領域と融合する、半導体構造。
【請求項３】
前記埋込層は前記トレンチの各々の底部のレベルよりも下の前記エピタキシャル層にお
けるレベルで前記領域と融合する、請求項２に記載の半導体構造。
【請求項４】
前記埋込層は前記トレンチのうちの１つを越えて横方向に延在する、請求項３に記載の半導体構造。
【請求項５】
前記埋込層は前記トレンチの両方を越えて横方向に延在する、請求項３に記載の半導体構造。
【請求項６】
半導体構造であって、
半導体基板と、
前記基板の上に形成される第１の導電型のエピタキシャル層と、
前記エピタキシャル層に形成される第１および第２のトレンチとを含み、前記トレンチの各々は誘電材料を含み、前記半導体構造はさらに、
前記エピタキシャル層のドーピング濃度よりも高いドーピング濃度を有する前記第１の導電型の領域を含み、前記領域は前記トレンチ間に位置し、前記トレンチの各々の側部に隣接する、半導体構造。
【請求項７】
前記領域は、前記トレンチの各々の底部のレベルよりも下の前記エピタキシャル層におけるレベルに延在する、請求項６に記載の半導体構造。
【請求項８】
前記基板は第２の導電型である、請求項６に記載の半導体構造。
【請求項９】
前記エピタキシャル層と前記基板との間の界面において前記第１の導電型の埋込層を含む、請求項６に記載の半導体構造。
【請求項１０】
前記埋込層が前記領域と融合する、請求項９に記載の半導体構造。
【請求項１１】
前記埋込層と前記領域との間の融合の線は、前記トレンチの底部のレベルよりも下のレベルである、請求項１０に記載の半導体構造。
【請求項１２】
前記埋込層と前記領域との間の融合の線は、前記トレンチの底部のレベルよりも上のレベルである、請求項１０に記載の半導体構造。
【請求項１３】
前記埋込層は前記トレンチのうちの１つを越えて横方向に延在する、請求項１０に記載の半導体構造。
【請求項１４】
前記埋込層と前記領域との間の融合の線は、前記トレンチの底部のレベルよりも下のレベルである、請求項１０に記載の半導体構造。
【請求項１５】
前記埋込層と前記領域との間の融合の線は、前記トレンチの底部のレベルよりも上のレベルである、請求項１０に記載の半導体構造。
【請求項１６】
前記埋込層は前記トレンチの両方を越えて横方向に延在する、請求項１０に記載の半導体構造。
【請求項１７】
半導体構造であって、
第１の導電型の半導体基板と、
前記基板に形成される第１および第２のトレンチとを含み、前記トレンチは誘電材料を含み、前記半導体構造はさらに、
前記基板における第２の導電型の領域を含み、前記領域は前記トレンチのそれぞれの側
部に隣接する、半導体構造。
【請求項１８】
半導体構造であって、
第１の導電型の半導体基板と、
前記基板に形成される第１および第２のトレンチとを含み、前記トレンチは誘電材料を含み、前記半導体構造はさらに、
前記基板における前記第１の導電型の領域を含み、前記領域のドーピング濃度は前記基板のドーピング濃度よりも高く、前記領域は前記トレンチのそれぞれの側部に隣接する、半導体構造。
【請求項１９】
半導体構造であって、
第１の導電型の半導体基板と、
前記基板上に形成される前記第１の導電型のエピタキシャル層と、
前記基板と前記エピタキシャル層との間の界面における第２の導電型の埋込層と、
前記エピタキシャル層の表面から前記埋込層に延在するトレンチとを含み、前記トレンチは誘電材料が充填されている、半導体構造。
【請求項２０】
前記エピタキシャル層の前記表面から前記埋込層に延在する第２のトレンチを含み、前記第２のトレンチは誘電材料が充填されている、請求項１９に記載の半導体構造。
【請求項２１】
半導体構造であって、
第１の導電型の半導体基板と、
前記基板上に形成される第２の導電型のエピタキシャル層と、
前記基板と前記エピタキシャル層との間の界面における前記第１の導電型の第１の埋込層と、
前記界面における前記第２の導電型の第２の埋込層とを含み、前記第１の埋込層は前記第２の埋込層よりも上のレベルに上方に延在し、前記半導体構造はさらに、
前記エピタキシャル層の表面から前記第１の埋込層に延在するが前記第２の埋込層には延在しないトレンチを含み、前記トレンチは誘電材料が充填されている、半導体構造。
【請求項２２】
前記エピタキシャル層の前記表面から前記第２の埋込層に延在する第２のトレンチを含み、前記第２のトレンチは誘電材料が充填されている、請求項２１に記載の半導体構造。
【請求項２３】
前記第２の埋込層は、前記第２の埋込層の上に位置する前記第１の埋込層の一部分が前記基板から電気的に分離されるように前記第１の埋込層を越えて横方向に延在する、請求項２１に記載の半導体構造。
【請求項２４】
バイポーラトランジスタ装置であって、
第１の導電型の基板と、
前記基板上に形成される第２の導電型のエピタキシャル層と、
第１の垂直なバイポーラトランジスタとを含み、前記第１の垂直なバイポーラトランジスタは、
前記基板と前記エピタキシャル層との間の界面に位置する前記第２の導電型の第１の埋込層と、
前記界面における前記第１の導電型の第２の埋込層とを含み、前記第２の埋込層は前記第１の埋込層を越えて前記エピタキシャル層へと上方に延在し、前記第１の埋込層は前記第２の埋込層を越えて横方向に延在し、前記第１の垂直なバイポーラトランジスタはさらに、
前記エピタキシャル層の表面から前記第１の埋込層へと下方に延在する前記第２の導電型の第１のシンカと、
前記エピタキシャル層の前記表面から前記第２の埋込層へと下方に延在する前記第１の導電型の第１の分離領域と、
前記エピタキシャル層の前記表面における前記第１の導電型の第１の領域とを含み、前記第１の領域は前記エピタキシャル層の第１の区域によって前記第２の埋込層から分離されており、前記バイポーラトランジスタ装置はさらに、
第２の垂直なバイポーラトランジスタを含み、前記第２の垂直なバイポーラトランジスタは、
前記界面における前記第２の導電型の第３の埋込層と、
前記エピタキシャル層の前記表面から前記第３の埋込層へと下方に延在する前記第２の導電型の第２のシンカと、
前記エピタキシャル層の前記表面に位置する前記第２の導電型の第２の領域と、
前記エピタキシャル層の前記表面に位置し、前記第２の領域との接合を形成する前記第１の導電型の第３の領域とを含み、前記バイポーラトランジスタ装置はさらに、
第１の分離構造を含み、前記第１の分離構造は、
前記界面に位置し、前記第１の埋込層と前記第３の埋込層との間に位置する前記第１の導電型の第４の埋込層と、
前記エピタキシャル層の前記表面から前記第４の埋込層へと下方に延在する前記第１の導電型の第２の分離領域とを含み、
前記第１のシンカおよび前記第２のシンカならびに前記第１の分離領域および前記第２の分離領域の各々は、１対のトレンチ間におけるメサにそれぞれ少なくとも部分的に位置し、前記トレンチは実質的に誘電材料が充填されている、バイポーラトランジスタ装置。
【請求項２５】
前記第１の導電型はＰ型であり、前記第２の導電型はＮ型である、請求項２４に記載のバイポーラトランジスタ装置。
【請求項２６】
前記第１の導電型の前記第１の領域はエミッタの少なくとも一部を形成し、前記エピタキシャル層の前記第１の区域はベースの少なくとも一部を形成し、前記第１の分離領域および前記第２の埋込層はコレクタの少なくとも一部を形成する、請求項２５に記載のバイポーラトランジスタ装置。
【請求項２７】
前記第２の導電型の前記第２の領域はエミッタの少なくとも一部を形成し、前記第１の導電型の前記第３の領域はベースの少なくとも一部を形成し、前記第３の埋込層および前記第２のシンカはコレクタの少なくとも一部を形成する、請求項２５に記載のバイポーラトランジスタ装置。
【請求項２８】
前記バイポーラトランジスタ装置であって、
第３のラテラルバイポーラトランジスタを含み、前記第３のラテラルバイポーラトランジスタは、
前記第２の導電型の第５の埋込層と、
前記エピタキシャル層の前記表面から前記第５の埋込層へと下方に延在する前記第２の導電型の第３のシンカと、
前記エピタキシャル層の前記表面における前記第１の導電型の第４の領域と、
前記エピタキシャル層の前記表面における前記第１の導電型の第５の領域とを含み、前記第４の領域および前記第５の領域は前記エピタキシャル層の第２の区域によって互いから分離されており、前記バイポーラトランジスタ装置はさらに、
第２の分離構造を含み、前記第２の分離構造はさらに、
前記界面に位置し、前記第３の埋込層と前記第５の埋込層との間に位置する前記第１の導電型の第６の埋込層と、
前記エピタキシャル層の前記表面から前記第６の埋込層へと下方に延在する前記第１の導電型の第３の分離領域とを含み、
前記第３のシンカおよび前記第３の分離領域の各々は、１対のトレンチ間におけるメサにそれぞれ少なくとも部分的に位置し、前記トレンチは実質的に誘電材料が充填されている、請求項２４に記載のバイポーラトランジスタ装置。
【請求項２９】
前記第１の導電型はＰ型であり、前記第２の導電型はＮ型である、請求項２８に記載のバイポーラトランジスタ装置。
【請求項３０】
前記第４の領域はエミッタの少なくとも一部を形成し、前記第５の埋込層、前記第３のシンカおよび前記エピタキシャル層の前記第２の区域はベースの少なくとも一部を形成し、前記第５の領域はコレクタの少なくとも一部を形成する、請求項２９に記載のバイポーラトランジスタ装置。
【請求項３１】
バイポーラトランジスタ装置であって、
第１の導電型の基板と、
前記基板上に形成される第２の導電型のエピタキシャル層と、
第１の垂直なバイポーラトランジスタとを含み、前記第１の垂直なバイポーラトランジスタは、
前記基板と前記エピタキシャル層との間の界面に位置する前記第２の導電型の第１の埋込層と、
前記界面における前記第１の導電型の第２の埋込層とを含み、前記第２の埋込層は前記第１の埋込層を越えて前記エピタキシャル層へと上方に延在し、前記第１の埋込層は前記第２の埋込層を越えて横方向に延在し、前記第１の垂直なバイポーラトランジスタはさらに、
前記エピタキシャル層の表面から前記第１の埋込層へと下方に延在する前記第２の導電型の第１のシンカと、
前記エピタキシャル層の前記表面から前記第２の埋込層へと下方に延在する前記第１の導電型の第１の分離領域と、
前記エピタキシャル層の前記表面における前記第１の導電型の第１の領域とを含み、前記第１の領域は前記エピタキシャル層の第１の区域によって前記第２の埋込層から分離されており、前記バイポーラトランジスタ装置はさらに、
第２のラテラルバイポーラトランジスタを含み、前記第２のラテラルバイポーラトランジスタは、
前記第２の導電型の第３の埋込層と、
前記エピタキシャル層の前記表面から前記第３の埋込層へと下方に延在する前記第２の導電型の第２のシンカと、
前記エピタキシャル層の前記表面における前記第１の導電型の第２の領域と、
前記エピタキシャル層の前記表面における前記第１の導電型の第３の領域とを含み、前記第２の領域および前記第３の領域は前記エピタキシャル層の第２の区域によって互いから分離されており、前記バイポーラトランジスタ装置はさらに、
分離構造を含み、前記分離構造は、
前記界面に位置し、前記第１の埋込層と前記第３の埋込層との間に位置する前記第１の導電型の第４の埋込層と、
前記エピタキシャル層の前記表面から前記第４の埋込層へと下方に延在する前記第１の導電型の第２の分離領域とを含み、
前記第１のシンカおよび前記第２のシンカならびに前記第１の分離領域および前記第２の分離領域の各々は、１対のトレンチ間におけるメサにそれぞれ少なくとも部分的に位置し、前記トレンチは実質的に誘電材料が充填されている、バイポーラトランジスタ装置。
【請求項３２】
前記第１の導電型はＰ型であり、前記第２の導電型はＮ型である、請求項３１に記載のバイポーラトランジスタ装置。
【請求項３３】
前記第１の導電型の前記第１の領域はエミッタの少なくとも一部を形成し、前記エピタキシャル層の前記第１の区域はベースの少なくとも一部を形成し、前記第１の分離領域および前記第２の埋込層はコレクタの少なくとも一部を形成する、請求項３２に記載のバイポーラトランジスタ装置。
【請求項３４】
前記第２の領域はエミッタの少なくとも一部を形成し、前記第３の埋込層、前記第２のシンカおよび前記エピタキシャル層の前記第２の区域はベースの少なくとも一部を形成し、前記第３の領域はコレクタの少なくとも一部を形成する、請求項３２に記載のバイポーラトランジスタ装置。
【請求項３５】
バイポーラトランジスタ装置であって、
第１の導電型の基板と、
前記基板上に形成される第２の導電型のエピタキシャル層と、
第１の垂直なバイポーラトランジスタとを含み、前記第１の垂直なバイポーラトランジスタは、
前記基板と前記エピタキシャル層との間の界面に位置する前記第２の導電型の第１の埋込層と、
前記エピタキシャル層の前記表面から前記第１の埋込層へと下方に延在する前記第２の導電型の第１のシンカと、
前記エピタキシャル層の前記表面に位置する前記第２の導電型の第１の領域と、
前記エピタキシャル層の前記表面に位置し、前記第１の領域との接合を形成する前記第１の導電型の第２の領域とを含み、前記バイポーラトランジスタ装置はさらに、
第２のラテラルバイポーラトランジスタを含み、前記第２のラテラルバイポーラトランジスタは、
前記第２の導電型の第２の埋込層と、
前記エピタキシャル層の前記表面から前記第２の埋込層へと下方に延在する前記第２の導電型の第２のシンカと、
前記エピタキシャル層の前記表面における前記第１の導電型の第３の領域と、
前記エピタキシャル層の前記表面における前記第１の導電型の第４の領域とを含み、前記第３の領域および前記第４の領域は前記エピタキシャル層の区域によって互いから分離されており、前記バイポーラトランジスタ装置はさらに、
分離構造を含み、前記分離構造は、
前記界面に位置し、前記第１の埋込層と前記第２の埋込層との間に位置する前記第１の導電型の第３の埋込層と、
前記エピタキシャル層の前記表面から前記第３の埋込層へと下方に延在する前記第１の導電型の分離領域とを含み、
前記第１のシンカおよび前記第２のシンカならびに前記分離領域の各々は、１対のトレンチ間におけるメサにそれぞれ少なくとも部分的に位置し、前記トレンチは実質的に誘電材料が充填されている、バイポーラトランジスタ装置。
【請求項３６】
前記第１の導電型はＰ型であり、前記第２の導電型はＮ型である、請求項３５に記載のバイポーラトランジスタ装置。
【請求項３７】
前記第２の導電型の前記第１の領域はエミッタの少なくとも一部を形成し、前記第１の導電型の前記第２の領域はベースの少なくとも一部を形成し、前記第１の埋込層および前記第１のシンカはコレクタの少なくとも一部を形成する、請求項３６に記載のバイポーラトランジスタ装置。
【請求項３８】
前記第３の領域はエミッタの少なくとも一部を形成し、前記第２の埋込層、前記第２の
シンカおよび前記エピタキシャル層の前記区域はベースの少なくとも一部を形成し、前記第４の領域はコレクタの少なくとも一部を形成する、請求項３６に記載のバイポーラトランジスタ装置。
【請求項３９】
半導体素子を作製する方法であって、
半導体基板を設けるステップと、
前記基板に１対のトレンチを形成するステップと、
前記トレンチに実質的に誘電材料を充填するステップと、
前記トレンチ間におけるメサにドーパントを導入するステップとを含む、方法。
【請求項４０】
前記基板において前記ドーパントを下方に拡散させるように前記基板を加熱するステップを含む、請求項３９に記載の方法。
【請求項４１】
ドーパントを導入するステップは、基板の導電型とは反対の導電型を有するドーパントを導入するステップを含む、請求項３９に記載の方法。
【請求項４２】
ドーパントを導入するステップは、基板の導電型と同じ導電型を有するドーパントを導入するステップを含む、請求項３９に記載の方法。
【請求項４３】
半導体素子を作製する方法であって、
半導体基板を設けるステップと、
ドーパントを基板に注入するステップと、
基板上にエピタキシャル層を形成するステップと、
埋込層を形成するために基板におけるドーパントをエピタキシャル層へと上方に拡散させるステップと、
前記エピタキシャル層に１対のトレンチを形成するステップとを含み、トレンチは前記トレンチ間にメサを規定し、前記メサは前記埋込層の上に位置し、前記方法はさらに、
前記トレンチに実質的に誘電材料を充填するステップと、
前記トレンチ間におけるメサにドーパントを導入するステップと、
前記メサにおける前記ドーパントが前記埋込層と融合するように、前記メサにおける前記ドーパントを下方に拡散させるステップとを含む、方法。
【請求項４４】
前記基板および前記ウェルは第１の導電型の材料でドープされ、前記エピタキシャル層は、前記第１の導電型とは反対の第２の導電型の材料でドープされ、前記第１および第２の接合はＰＮ接合である、請求項１に記載の半導体構造。
【請求項４５】
前記ウェルが前記メサを占める、請求項４４に記載の半導体構造。
【請求項４６】
前記ウェルは前記第１の導電型の埋込層を含み、前記埋込層は、前記基板から上方に延在し、前記ウェルの残りの部分と融合する、請求項４４に記載の半導体構造。
【請求項４７】
前記埋込層は、前記トレンチの各々の前記底部のレベルよりも下の前記エピタキシャル層におけるレベルで前記ウェルの前記残りの部分と融合する、請求項４６に記載の半導体構造。
【請求項４８】
前記埋込層は、前記メサ内における前記ウェルの前記残りの部分と融合する、請求項４６に記載の半導体構造。
【請求項４９】
前記トレンチは、前記エピタキシャル層の厚さの１０％〜９０％にまで延在する、請求項４４に記載の半導体構造。
【請求項５０】
前記トレンチは、前記エピタキシャル層の前記厚さの３０％〜７０％にまで延在する、請求項４９に記載の半導体構造。
【請求項５１】
前記トレンチは、前記エピタキシャル層の前記厚さの約半分まで延在する、請求項５０に記載の半導体構造。
【請求項５２】
前記誘電材料は酸化物を含む、請求項４４に記載の半導体構造。
【請求項５３】
前記誘電材料は窒化物を含む、請求項４４に記載の半導体構造。
【請求項５４】
前記トレンチは０．１μｍ〜２μｍの幅である、請求項４４に記載の半導体構造。
【請求項５５】
前記基板は第１の導電型の材料でドープされ、前記エピタキシャル層および前記ウェルは、前記第１の導電型とは反対の第２の導電型の材料でドープされ、前記第１および第２の接合は仮想の接合である、請求項１に記載の半導体構造。
【請求項５６】
前記ウェルは前記メサを占める、請求項５５に記載の半導体構造。
【請求項５７】
前記ウェルは、前記第１の導電型の埋込層を含み、前記埋込層は前記基板から上方に延在し、前記ウェルの残りの部分と融合する、請求項５５に記載の半導体構造。
【請求項５８】
前記埋込層は、前記トレンチの各々の前記底部のレベルよりも下の前記エピタキシャル層におけるレベルで前記ウェルの前記残りの部分と融合する、請求項５７に記載の半導体構造。
【請求項５９】
前記埋込層の横方向の寸法は、前記トレンチの幅の２倍を加えた前記メサの幅に等しい間隔未満である、請求項５８に記載の半導体構造。
【請求項６０】
前記埋込層は、前記メサの垂直な中心線に対して対称的である、請求項５９に記載の半導体構造。
【請求項６１】
前記埋込層は、前記トレンチのうちの１つだけを越えて横方向に延在する、請求項５８に記載の半導体構造。
【請求項６２】
前記埋込層は、前記トレンチの両方を越えて横方向に延在する、請求項５８に記載の半導体構造。
【請求項６３】
前記埋込層は、前記メサ内における前記ウェルの前記残りの部分と融合する、請求項５７に記載の半導体構造。
【請求項６４】
前記埋込層の横方向の寸法は、前記トレンチの幅の２倍を加えた前記メサの幅に等しい間隔未満である、請求項６３に記載の半導体構造。
【請求項６５】
前記埋込層は、前記メサの垂直な中心線に対して対称的である、請求項６４に記載の半導体構造。
【請求項６６】
前記埋込層は、前記トレンチのうちの１つだけを越えて横方向に延在する、請求項６３に記載の半導体構造。
【請求項６７】
前記トレンチは、前記エピタキシャル層の厚さの１０％〜９０％にまで延在する、請求項５５に記載の半導体構造。
【請求項６８】
前記トレンチは、前記エピタキシャル層の前記厚さの３０％〜７０％にまで延在する、請求項６０に記載の半導体構造。
【請求項６９】
前記トレンチは、前記エピタキシャル層の前記厚さの約半分まで延在する、請求項６１に記載の半導体構造。
【請求項７０】
前記誘電材料は酸化物を含む、請求項５５に記載の半導体構造。
【請求項７１】
前記誘電材料は窒化物を含む、請求項５５に記載の半導体構造。
【請求項７２】
前記トレンチは０．１μｍ〜２μｍの幅である、請求項５５に記載の半導体構造。
【請求項７３】
前記ウェルのドーピング濃度は、前記エピタキシャル層のドーピング濃度よりも少なくとも１０％高い、請求項５５に記載の半導体構造。
【請求項７４】
前記基板および前記エピタキシャル層は第１の導電型の材料でドープされ、前記ウェルは、前記第１の導電型とは反対の第２の導電型の材料でドープされ、前記第１および第２の接合はＰＮ接合である、請求項１に記載の半導体構造。
【請求項７５】
前記ウェルは前記メサを占める、請求項７４に記載の半導体構造。
【請求項７６】
前記ウェルは前記第１の導電型の埋込層を含み、前記埋込層は、前記基板から上方に延在し、前記ウェルの残りの部分と融合する、請求項７４に記載の半導体構造。
【請求項７７】
前記埋込層は、前記トレンチの各々の前記底部のレベルよりも下の前記エピタキシャル層におけるレベルで前記ウェルの前記残りの部分と融合する、請求項７４に記載の半導体構造。
【請求項７８】
前記埋込層の横方向の寸法は、前記トレンチの幅の２倍を加えた前記メサの幅に等しい間隔未満である、請求項７７に記載の半導体構造。
【請求項７９】
前記埋込層は、前記メサの垂直な中心線に対して対称的である、請求項７８に記載の半導体構造。
【請求項８０】
前記埋込層は、前記トレンチのうちの１つだけを越えて横方向に延在する、請求項７７に記載の半導体構造。
【請求項８１】
前記埋込層は、前記トレンチの両方を越えて横方向に延在する、請求項７７に記載の半導体構造。
【請求項８２】
前記トレンチは、前記エピタキシャル層の厚さの１０％〜９０％にまで延在する、請求項７４に記載の半導体構造。
【請求項８３】
前記トレンチは、前記エピタキシャル層の前記厚さの３０％〜７０％にまで延在する、請求項８２に記載の半導体構造。
【請求項８４】
前記トレンチは、前記エピタキシャル層の前記厚さの約半分まで延在する、請求項８３
に記載の半導体構造。
【請求項８５】
前記誘電材料は酸化物を含む、請求項７４に記載の半導体構造。
【請求項８６】
前記誘電材料は窒化物を含む、請求項７４に記載の半導体構造。
【請求項８７】
前記トレンチは０．１μｍ〜２μｍの幅である、請求項７４に記載の半導体構造。