【事件の表示】
　特願２００７−２１７２５４「電界効果トランジスタ」拒絶査定不服審判事件〔平成２１年　３月１２日出願公開、特開２００９−　５４６３２〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本件は，平成１９年８月２３日の出願であって，平成２１年８月１９日付けで拒絶理由が通知され，同年１０月１９日に手続補正がされ，平成２２年３月２９日付けで拒絶査定がされ，これに対して同年６月２５日に審判請求がされるとともに手続補正がされ，平成２３年１０月２０日付けで審尋がされ，同年１１月２５日に回答書が提出されたものである。
　
第２　平成２２年６月２５日付けの手続補正の却下について
［補正却下の決定の結論］
　平成２２年６月２５日付けの手続補正（以下「本件補正」という。）を却下する。
　
［理由］
１．本件補正の内容
　本件補正は，特許請求の範囲及び明細書の段落【００１３】を補正するものであって，特許請求の範囲の請求項１については，本件補正の前後で以下のとおりである。
　
〈補正前〉
「　【請求項１】
　表層部に，活性領域と，該活性領域を取り囲む素子分離領域とが画定された半導体基板と，
　前記半導体基板の上に，該活性領域と交差するように配置された少なくとも２つのドレインオーミック接触部と，
　相互に隣り合う２つのドレインオーミック接触部の間の前記半導体基板上に，前記活性領域と交差するように配置されたソースオーミック接触部と，
　前記半導体基板の前記素子分離領域上に配置され，前記ドレインオーミック接触部の同じ側の端部同士を接続するドレイン連結部と，
　前記ドレインオーミック接触部とソースオーミック接触部との間の各領域の前記半導体基板上に，前記活性領域と交差するように配置されたゲートフィンガと，
　前記半導体基板の素子分離領域上に配置され，前記ゲートフィンガ同士を，前記ドレイン連結部が配置された側とは反対側の端部において接続し，該ゲートフィンガにゲート電圧を供給するゲート給電配線と，
　前記ソースオーミック接触部を挟んで隣り合う２つのゲートフィンガ同士を，前記ドレイン連結部が配置された側の端部において接続するとともに，前記ソースオーミック接触部，前記ドレインオーミック接触部及び前記ドレイン連結部のいずれとも平面視において離間するように配置されたゲート先端連結部とを有し，
　前記ゲート先端連結部は，一端が一つの前記ゲートフィンガに接続され，他端が他のゲートフィンガに接続され，下方に中空部を有し，前記ゲートフィンガとの接続箇所で支持されていることを特徴とする電界効果トランジスタ。」
　
〈補正後〉
「　【請求項１】
　表層部に，活性領域と，該活性領域を取り囲む素子分離領域とが画定された半導体基板と，
　前記半導体基板の上に，該活性領域と交差し，かつ該活性領域の一方の縁から他方の縁まで延在するように配置された少なくとも２つのドレインオーミック接触部と，
　相互に隣り合う２つのドレインオーミック接触部の間の前記半導体基板上に，前記活性領域と交差し，かつ該活性領域の一方の縁から他方の縁まで延在するように配置されたソースオーミック接触部と，
　前記半導体基板の前記素子分離領域上に配置され，前記ドレインオーミック接触部の同じ側の端部同士を接続するドレイン連結部と，
　前記ドレインオーミック接触部とソースオーミック接触部との間の各領域の前記半導体基板上に，前記活性領域と交差するように配置されたゲートフィンガと，
　前記半導体基板の素子分離領域上に配置され，前記ゲートフィンガ同士を，前記ドレイン連結部が配置された側とは反対側の端部において接続し，該ゲートフィンガにゲート電圧を供給するゲート給電配線と，
　前記ソースオーミック接触部を挟んで隣り合う２つのゲートフィンガ同士を，前記ドレイン連結部が配置された側の端部において接続するとともに，前記ソースオーミック接触部，前記ドレインオーミック接触部及び前記ドレイン連結部のいずれとも平面視において離間するように配置されたゲート先端連結部とを有し，
　前記ゲート先端連結部は，一端が一つの前記ゲートフィンガに接続され，他端が他のゲートフィンガに接続され，下方に中空部を有し，前記ゲートフィンガとの接続箇所で支持されていることを特徴とする電界効果トランジスタ。」
　
２．補正事項の整理
　上記の，本件補正後の請求項１についての補正を整理すると次のとおりとなる。
〈補正事項ａ〉
　補正前の「前記半導体基板の上に，該活性領域と交差するように配置された少なくとも２つのドレインオーミック接触部と」を，補正後の「前記半導体基板の上に，該活性領域と交差し，かつ該活性領域の一方の縁から他方の縁まで延在するように配置された少なくとも２つのドレインオーミック接触部と」とする。
　
〈補正事項ｂ〉
　補正前の「相互に隣り合う２つのドレインオーミック接触部の間の前記半導体基板上に，前記活性領域と交差するように配置されたソースオーミック接触部と」を，補正後の「相互に隣り合う２つのドレインオーミック接触部の間の前記半導体基板上に，前記活性領域と交差し，かつ該活性領域の一方の縁から他方の縁まで延在するように配置されたソースオーミック接触部と」とする。
　
３．補正の目的の適否及び新規事項の追加の有無についての検討
　上記〈補正事項ａ〉は，「ドレインオーミック接触部」について「該活性領域の一方の縁から他方の縁まで延在するように配置された」として，より限定するものである。
　また，上記〈補正事項ｂ〉は，「ソースオーミック接触部」について「該活性領域の一方の縁から他方の縁まで延在するように配置された」として，より限定するものである。
　よって，上記〈補正事項ａ〉及び〈補正事項ｂ〉は，ともに特許法第１７条の２第５項第２号に掲げる特許請求の範囲の減縮を目的とするものである。
　そして，上記各補正事項に係る事項は，本願の願書に最初に添付した明細書又は図面（以下「当初明細書等」という。）に示されているから，上記各補正事項は，特許法第１７条の２第３項に規定する要件を満たすものである。
　
　上記のとおり，本件補正は，特許請求の範囲の減縮を目的とするものを含むから，以下，本件補正後の特許請求の範囲に記載された発明が，特許出願の際独立して特許を受けることができるものか（特許法第１７条の２第６項において準用する同法第１２６条第５項に規定する独立特許要件を満たすか）どうかを，補正後の請求項１に係る発明について検討する。
　
４．独立特許要件についての検討
（１）本願補正発明
　本件補正後の請求項１に係る発明は，本件補正後の特許請求の範囲の請求項１に記載された事項により特定される，以下のとおりものである。（再掲。以下「本願補正発明」という。）
「　【請求項１】
　表層部に，活性領域と，該活性領域を取り囲む素子分離領域とが画定された半導体基板と，
　前記半導体基板の上に，該活性領域と交差し，かつ該活性領域の一方の縁から他方の縁まで延在するように配置された少なくとも２つのドレインオーミック接触部と，
　相互に隣り合う２つのドレインオーミック接触部の間の前記半導体基板上に，前記活性領域と交差し，かつ該活性領域の一方の縁から他方の縁まで延在するように配置されたソースオーミック接触部と，
　前記半導体基板の前記素子分離領域上に配置され，前記ドレインオーミック接触部の同じ側の端部同士を接続するドレイン連結部と，
　前記ドレインオーミック接触部とソースオーミック接触部との間の各領域の前記半導体基板上に，前記活性領域と交差するように配置されたゲートフィンガと，
　前記半導体基板の素子分離領域上に配置され，前記ゲートフィンガ同士を，前記ドレイン連結部が配置された側とは反対側の端部において接続し，該ゲートフィンガにゲート電圧を供給するゲート給電配線と，
　前記ソースオーミック接触部を挟んで隣り合う２つのゲートフィンガ同士を，前記ドレイン連結部が配置された側の端部において接続するとともに，前記ソースオーミック接触部，前記ドレインオーミック接触部及び前記ドレイン連結部のいずれとも平面視において離間するように配置されたゲート先端連結部とを有し，
　前記ゲート先端連結部は，一端が一つの前記ゲートフィンガに接続され，他端が他のゲートフィンガに接続され，下方に中空部を有し，前記ゲートフィンガとの接続箇所で支持されていることを特徴とする電界効果トランジスタ。」
　
（２）刊行物に記載された発明
・特開平４−３０２１４９号公報
　原査定の拒絶の理由に引用され，本願の出願日前に日本国内において頒布された刊行物である，特開平４−３０２１４９号公報（以下「引用例」という。）には，図１〜５及び図８〜１０とともに以下の記載がある。（下線は当審において付加。以下同様。）
　
ア　産業上の利用分野
「【０００１】
【産業上の利用分野】本発明は半導体装置，特に
電界効果型トランジスタの構造
　
イ　従来の技術
「【０００２】
【従来の技術】近年，電界効果型トランジスタ，特に砒化ガリウムを用い，かつゲート電極にショットキー電極を用いた電界効果型トランジスタ（以下，ＧａＡｓＭＥＳＦＥＴと略す）は高効率，高利得の利点を生かし，パワーデバイスとして幅広く用いられている。
【０００３】以下図面を参照しながら，上記した従来のＧａＡｓＭＥＳＦＥＴの一例について説明する。
【０００４】図８は櫛形の配置を有する従来のパワー用ＧａＡｓＭＥＳＦＥＴの構造を示すものである。また図９は図８のゲート電極引出し部分近傍を拡大したもので，図１０は図９におけるａ−ａ’−ａ”線に沿った断面構造を示すものである。図８において，
１は導電領域，２は半絶縁性領域であり，上記導電領域は一般に半絶縁性のＧａＡｓ基板表面にイオン注入法等を用いて形成される
　
ウ　発明が解決しようとする課題
「【０００５】
【発明が解決しようとする課題】しかしながら上記のような構成では，図９に示すように，半絶縁性領域２上に直接大面積のゲート電極５が接触しているので，導電領域１と間に大きなゲートのリーク電流５１が発生し，高周波特性や効率等の諸特性劣化の原因となっていた。また単にゲート電極を一本一本独立させると，ゲート電極先端での電位がばらつき，高周波特性の不安定化の要因となった。さらに図１０に示すように，ゲート電極５の引出し方法が，直接第二層配線８に接続される構造になっているので，層間の形状が単純で経路が短くなる分，水５２等の染み込みが多くなる。これによりゲート電極５や導電領域１の表面が酸化し，種々の電気特性の劣化やしいてはトランジスタの破壊を生じ，高い信頼性が得られなかった。従って信頼性を保証するためには，一般に引出し距離を長くする方法が用いられ，これによる
寄生
容量の増加やそれによる電気特性特に高周波特性の劣化
という問題点を有していた
【０００６】本発明は上記問題点に鑑み，ゲート電極先端での電位のばらつきなくゲートのリーク電流を低減し，かつ電気特性を劣化させることなく高い信頼性を得ることができる構造を有したＧａＡｓＭＥＳＦＥＴを提供するものである。」
　
エ　課題を解決するための手段・作用
「【０００７】
【課題を解決するための手段】上記問題点を解決するために本発明のＧａＡｓＭＥＳＦＥＴは，半絶縁性領域と，上記半絶縁性領域内に形成した導電領域と，上記導電領域上にオーミック接触したドレイン電極およびソース電極と，上記導電領域にショットキー接触し，かつ上記半絶縁性領域まで伸長し，かつ上記ドレイン電極あるいは上記ソース電極をはさんで櫛形に配置した少なくとも２本の独立したゲート電極と，上記半絶縁性領域上にある上記ゲート電極上の層間絶縁膜に形成された五角形のコンタクトホールと，上記コンタクトホールを通して上記ゲート電極上の一部に接触しかつ上記ゲート電極の少なくとも２本を上記半絶縁性領域上にて接続した第一層配線と，上記ゲート電極上の上記第一層配線上の少なくとも一部に接触した上記半絶縁性領域上の第二層配線とを備えたものである。
【０００８】
【作用】本発明は上記した構成によって，個々の独立したゲート電極の接続は第一層配線によりなされ，外部への引出しは第二層配線によりなされるため，半絶縁性領域上に直接接触するゲート電極の面積は小さくなりリーク電流を大幅に低減する。またゲート電極の引出し経路が，ゲート電極，第一層配線，第二層配線と複雑にかつ長くなるため，水分等の侵入を防ぎやすい。これらの効果によりゲートのリーク電流を低減し，かつ高い信頼性を得ることができる。さらに，独立した２本のゲート電極の先端は，第一層配線で接続されるため，ゲート電位のばらつき等は低減される。またこれらのゲート電極と第一層配線とのコンタクトホールを五角形にすることにより，より導電領域に近づけてコンタクト領域を形成することができ，ゲートの寄生抵抗・容量の低減やトランジスタサイズの低減を図ることができる。さらにこの五角形を用いることにより，拡散プロセス不良の原因となる鋭角なパターンを避けることができ，歩留まり向上にも寄与する。」
　
オ　実施例
「【０００９】
【実施例】以下本発明の実施例のＧａＡｓＭＥＳＦＥＴについて，図面を参照しながら説明する。
【００１０】図１は本発明の実施例によるパワー用ＧａＡｓＭＥＳＦＥＴの構成を示すものである。図２は図１のゲート電極引出し部分近傍を拡大したもので，図３は図２におけるｂ−ｂ’線に沿った断面構造を示すものである。図１および図２および図３において，
１は導電領域，２は半絶縁性領域である。３，４はそれぞれドレイン電極およびソース電極で，上記導電領域１にオーミック接触する。２１はゲート電極で，上記導電領域１にショットキー接触する。このゲート電極２１は周辺の上記半絶縁性領域２にまで伸長して形成され，かつ各々のゲート電極は一本ずつ独立して櫛形に配置されている
６，７は第一層配線で，ドレイン電極およびソース電極を電気的に外部に引き出す
上記ゲート電極２１は，上記半絶縁性領域２上で上記コンタクトホール２２，上記第一層配線２３を介し，さらに上記コンタクトホール２４，第二層配線２５を介して電気的に外部に引き出されている
図１では，ドレイン電極３およびソース電極４とその上の第一層配線６，７との間の第一の層間絶縁膜１１に形成されたコンタクトホールは省略している
【００１１】図４は図１のゲート電極先端部分近傍を拡大したもので，図５は図４におけるｃ−ｃ’線に沿った断面構造を示すものである。
図４および図５において，３３は第一層配線であり，３２は第一の層間絶縁膜１１に形成された五角形のコンタクトホールである。ゲート電極２１の先端は，半絶縁性領域２上で上記コンタクトホール３２を介して上記第一層配線３３で電気的に接続されている
【００１２】以上のように本実施例のよれば，まず図２のようにゲート電極２１を個々に独立させることによって，半絶縁性領域２上に直接接触するゲート電極２１の面積は小さくなり，ゲートのリーク電流６１は低減する。外部への引出しは，図３のように第一層配線２３上の第二層配線２５によってなされるため，経路が複雑で長くなる分，水６２等が染み込み難い。従って高い信頼性を保証する。
また図４のように２本のゲート電極２１の先端部分側が，第一層配線３３で一つにまとめられているので，ゲート電位のばらつき等は低減される
　
カ　発明の効果
「【００１６】
【発明の効果】以上のように本発明は，少なくとも２本の独立したゲート電極と，上記ゲート電極の引出し部分に接触する第一層配線と，上記第一層配線に接触する第二層配線とを設け，またゲート電極の先端部分を接続する第一層配線を設け，さらにゲート電極と第一層配線とを接触させる，五角形に形成されたコンタクトホールを設けることにより，リーク電流の大幅な低減と，水分等の侵入を防いだ高い信頼性を得ることを可能にし，さらにゲート電位のばらつきを低減する。また五角形のコンタクトホールを用いることにより，ゲートの寄生抵抗・容量の低減やトランジスタサイズの低減や，拡散プロセス不良の原因となる鋭角なパターンを避けることができ，電気特性や歩留まり向上にも寄与する。」
　
キ　ここで，上記オに記載された実施例における導電領域１は，上記イに記載された従来技術と同様に，「半絶縁性のＧａＡｓ基板表面にイオン注入法等を用いて形成され」たものといえ，更に図１を参照すると，導電領域１は平面視で半絶縁性領域２により囲まれていることが見て取れる。また，上記オに記載された実施例に係る電界効果トランジスタの各構成要素は，「半絶縁性のＧａＡｓ基板」及びその表面上において配置されていることは明らかである。
　
ク　上記オの記載とともに図１を参照すると，以下の各技術的事項が見て取れる。
ａ．各々導電領域１にオーミック接触する３個のドレイン電極３及び２個のソース電極４は，導電領域１と平面視で重なり合っていること。
ｂ．導電領域１上で各ドレイン電極３が配置されている箇所の間に，各ソース電極４が配置されていること。
ｃ．半絶縁性領域２上に配置された第１層配線６には，３個あるドレイン電極３の同一側端部が接続され，導電領域１から見て第１層配線６とは反対側の半絶縁性領域２上に配置された第１層配線７には，２個あるソース電極４の同一側端部が接続されていること。
ｄ．各々のゲート電極が一本ずつ独立して櫛形に配置されて構成されたゲート電極２１は，各々ドレイン電極３とソース電極４の間に４本配置されていること。
ｅ．半絶縁性領域２上で，導電領域１から見て，ソース電極４の同一側端部が接続されている第一層配線７の側において，ゲート電極２１の端部がコンタクトホール２２，第一層配線２３を介し，さらにコンタクトホール２４，第二層配線２５を介して電気的に外部に引き出されていること。
ｆ．半絶縁性領域２上でコンタクトホール３２を介して第一層配線３３で電気的に接続されている，ソース電極を４を挟む各ゲート電極２１の先端は，導電領域１から見て，ドレイン電極３の同一側端部が接続されている第１層配線６の側にあること。
ｇ．ソース電極を４を挟む各ゲート電極２１の先端を電気的に接続する第一層配線３３は，平面視で，ドレイン電極３，ソース電極４及び第１層配線６のいずれとも離間していること。
　
　以上を総合すると，引用例には，以下の発明が記載されているものと認め得られる。（以下「引用発明」という。）
「半絶縁性のＧａＡｓ基板表面にイオン注入法等を用いて形成された導電領域１と，該導電領域１を平面視で取り囲む半絶縁性領域２を有し，
　前記ＧａＡｓ基板表面上において，
　各々導電領域１と平面視で重なり合って当該導電領域１にオーミック接触する３個のドレイン電極３，及び当該ドレイン電極３が配置されている箇所の間に配置され，各々導電領域１と平面視で重なり合って当該導電領域１にオーミック接触する２個のソース電極４，
　各々一本ずつ独立して櫛形に配置されたゲート電極２１であって，各々ドレイン電極３とソース電極４の間に配置されて導電領域１にショットキー接触し，周辺の上記半絶縁性領域２にまで伸長する４本のゲート電極２１，
　３個のドレイン電極３の同一側端部が接続され，半絶縁性領域２上に配置された第１層配線６，
　導電領域１から見て第１層配線６とは反対側の半絶縁性領域２上に配置され，２個あるソース電極４の同一側端部が接続された第１層配線７，
　半絶縁性領域２上で，導電領域１から見て第一層配線７の側において，ゲート電極２１の端部をコンタクトホール２２，第一層配線２３を介し，さらにコンタクトホール２４，第二層配線２５を介して電気的に外部に引き出す構造，
　半絶縁性領域２上で，導電領域１から見て第１層配線６の側において，コンタクトホール３２を介して，ソース電極を４を挟む各ゲート電極２１の先端を電気的に接続し，平面視で，ドレイン電極３，ソース電極４及び第１層配線６のいずれとも離間している第一層配線３３，
　を有する電界効果トランジスタ。」
　
（３）本願補正発明と引用発明との対比
ア　引用発明の「電界効果トランジスタ」，「半絶縁性のＧａＡｓ基板」，「導電領域１」及び「半絶縁性領域２」は，それぞれ，本願補正発明の「電界効果トランジスタ」，「半導体基板」，「活性領域」及び「素子分離領域」に対応する。よって，引用発明の「半絶縁性のＧａＡｓ基板」であって，その「表面にイオン注入法等を用いて形成された導電領域１と，該導電領域１を平面視で取り囲む半絶縁性領域２を有」するものは，本願補正発明の「表層部に，活性領域と，該活性領域を取り囲む素子分離領域とが画定された半導体基板」に相当する。
　
イ　引用発明の「前記ＧａＡｓ基板表面上において，　各々導電領域１と平面視で重なり合って当該導電領域１にオーミック接触する３個のドレイン電極３，及び当該ドレイン電極３が配置されている箇所の間に配置され，各々導電領域１と平面視で重なり合って当該導電領域１にオーミック接触する２個のソース電極４」と，本願補正発明の「前記半導体基板の上に，該活性領域と交差し，かつ該活性領域の一方の縁から他方の縁まで延在するように配置された少なくとも２つのドレインオーミック接触部と，　相互に隣り合う２つのドレインオーミック接触部の間の前記半導体基板上に，前記活性領域と交差し，かつ該活性領域の一方の縁から他方の縁まで延在するように配置されたソースオーミック接触部」とは，「前記半導体基板の上に，該活性領域と交差するように配置された少なくとも２つのドレインオーミック接触部と，　相互に隣り合う２つのドレインオーミック接触部の間の前記半導体基板上に，前記活性領域と交差するように配置されたソースオーミック接触部」である点で共通する。
　
ウ　引用発明の「前記ＧａＡｓ基板表面上において，」「各々一本ずつ独立して櫛形に配置されたゲート電極２１であって，各々ドレイン電極３とソース電極４の間に配置されて導電領域１にショットキー接触し，周辺の上記半絶縁性領域２にまで伸長する４本のゲート電極２１」は，本願補正発明の「前記ドレインオーミック接触部とソースオーミック接触部との間の各領域の前記半導体基板上に，前記活性領域と交差するように配置されたゲートフィンガ」に相当する。
　
エ　引用発明の「前記ＧａＡｓ基板表面上において，」「３個のドレイン電極３の同一側端部が接続され，半絶縁性領域２上に配置された第１層配線６」は，本願補正発明の「前記半導体基板の前記素子分離領域上に配置され，前記ドレインオーミック接触部の同じ側の端部同士を接続するドレイン連結部」に相当する。
　
オ　引用発明において，「導電領域１から見て第一層配線７の側」は「導電領域１から見て第１層配線６とは反対側」である。そして，引用発明の「半絶縁性領域２上で，導電領域１から見て第一層配線７の側において，ゲート電極２１の端部をコンタクトホール２２，第一層配線２３を介し，さらにコンタクトホール２４，第二層配線２５を介して電気的に外部に引き出す構造」は，各ゲート電極２１にゲート電圧を供給するものであることは明らかであるから，本願補正発明の「前記半導体基板の素子分離領域上に配置され，前記ゲートフィンガ同士を，前記ドレイン連結部が配置された側とは反対側の端部において接続し，該ゲートフィンガにゲート電圧を供給するゲート給電配線」に相当する。
　
カ　引用発明の「半絶縁性領域２上で，導電領域１から見て第１層配線６の側において，コンタクトホール３２を介して，ソース電極を４を挟む各ゲート電極２１の先端を電気的に接続し，平面視で，ドレイン電極３，ソース電極４及び第１層配線６のいずれとも離間している第一層配線３３」と，本願補正発明の「前記ソースオーミック接触部を挟んで隣り合う２つのゲートフィンガ同士を，前記ドレイン連結部が配置された側の端部において接続するとともに，前記ソースオーミック接触部，前記ドレインオーミック接触部及び前記ドレイン連結部のいずれとも平面視において離間するように配置されたゲート先端連結部」であって「前記ゲート先端連結部は，一端が一つの前記ゲートフィンガに接続され，他端が他のゲートフィンガに接続され，下方に中空部を有し，前記ゲートフィンガとの接続箇所で支持されている」ものとは，「前記ソースオーミック接触部を挟んで隣り合う２つのゲートフィンガ同士を，前記ドレイン連結部が配置された側の端部において接続するとともに，前記ソースオーミック接触部，前記ドレインオーミック接触部及び前記ドレイン連結部のいずれとも平面視において離間するように配置されたゲート先端連結部」であって，「前記ゲート先端連結部は，一端が一つの前記ゲートフィンガに接続され，他端が他のゲートフィンガに接続されているもの」である点で共通する。
　
キ　したがって，引用発明と本願補正発明とは，
「　表層部に，活性領域と，該活性領域を取り囲む素子分離領域とが画定された半導体基板と，
　前記半導体基板の上に，該活性領域と交差するように配置された少なくとも２つのドレインオーミック接触部と，
　相互に隣り合う２つのドレインオーミック接触部の間の前記半導体基板上に，前記活性領域と交差するように配置されたソースオーミック接触部と，
　前記半導体基板の前記素子分離領域上に配置され，前記ドレインオーミック接触部の同じ側の端部同士を接続するドレイン連結部と，
　前記ドレインオーミック接触部とソースオーミック接触部との間の各領域の前記半導体基板上に，前記活性領域と交差するように配置されたゲートフィンガと，
　前記半導体基板の素子分離領域上に配置され，前記ゲートフィンガ同士を，前記ドレイン連結部が配置された側とは反対側の端部において接続し，該ゲートフィンガにゲート電圧を供給するゲート給電配線と，
　前記ソースオーミック接触部を挟んで隣り合う２つのゲートフィンガ同士を，前記ドレイン連結部が配置された側の端部において接続するとともに，前記ソースオーミック接触部，前記ドレインオーミック接触部及び前記ドレイン連結部のいずれとも平面視において離間するように配置されたゲート先端連結部とを有し，
　前記ゲート先端連結部は，一端が一つの前記ゲートフィンガに接続され，他端が他のゲートフィンガに接続されていることを特徴とする電界効果トランジスタ。」
の点で一致する。
　
ク　一方両者は，以下の各点で相違する。
《相違点１》
　本願補正発明においては，「ドレインオーミック接触部」及び「ソースオーミック接触部」のいずれも，「活性領域の一方の縁から他方の縁まで延在」するように配置されているのに対して，引用発明はこのような配置を採っていない点。
　
《相違点２》
　本願補正発明においては，「ゲート先端連結部」が「下方に中空部を有し，前記ゲートフィンガとの接続箇所で支持されている」のに対して，引用発明はそのような構成を備えない点。
　
（４）当審の判断
〈相違点１について〉
　一般に，電界効果トランジスタにおいて，ドレイン電極及びソース電極を，電界効果トランジスタとして動作する部分の縁端から他の縁端にかけてオーミック接触するように配置することは，以下の周知例１及び２にも示されているように，従来より周知の技術である。
　
周知例１：　特開２００６−３１０５１１号公報
　本願の出願前に日本国内において頒布された刊行物である，特開２００６−３１０５１１号公報には，図１〜６とともに，以下の記載がある。
「【技術分野】
【０００１】
　本発明は，化合物半導体スイッチ回路装置に係り，特に高周波信号の漏れを抑制し，歪み特性の劣化を防止した化合物半導体スイッチ回路装置に関する。
【背景技術】
【０００２】
　携帯電話等の移動体用通信機器では，ＧＨｚ帯のマイクロ波を使用している場合が多く，アンテナの切換回路や送受信の切換回路などに，これらの高周波信号を切り替えるためのスイッチ素子が用いられることが多い。その素子としては，高周波を扱うことからガリウム・砒素（ＧａＡｓ）を用いた電界効果トランジスタ（以下ＦＥＴという）を使用する事が多く，これに伴って前記スイッチ回路自体を集積化したモノリシックマイクロ波集積回路（ＭＭＩＣ）の開発が進められている。」
　
「【発明を実施するための最良の形態】
【００２５】
　図１から図６を参照し，本発明の実施の形態を詳細に説明する。
【００２６】
　まず，図１は，ＦＥＴを複数段接続した４つのスイッチング素子からなるＤＰＤＴ（Ｄｏｕｂｌｅ　Ｐｏｌｅ　Ｄｏｕｂｌｅ　Ｔｈｒｏｗ）スイッチＭＭＩＣの一例を示す回路図である。」
　
「【００４１】
　図２は，上記のＤＰＤＴを化合物半導体基板の１チップに集積化した平面図である。回路を構成するそれぞれの素子のパターン配置は図１の回路図の配置とほぼ同様である。ＦＥＴはＭＥＳＦＥＴ（Ｍｅｔａｌ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ），ＧａＡｓ　ＪＦＥＴ（Ｊｕｎｃｔｉｏｎ　ＦＥＴ），ＨＥＭＴ（Ｈｉｇｈ　Ｅｌｅｃｔｒｏｎ　Ｍｏｂｉｌｉｔｙ　Ｔｒａｎｓｉｓｔｏｒ）のいずれでも良いが，ここでは主にＨＥＭＴを用いて説明する。
【００４２】
　ＨＥＭＴの基板構造は，例えば半絶縁性ＧａＡｓ基板上にバッファ層，電子供給層，チャネル（電子走行）層，キャップ層等を積層したものである。また，ＨＥＭＴにおいては，バッファ層に達する絶縁化領域５０で分離することにより，動作領域１００，コントロール抵抗ＣＲ，負荷抵抗Ｒｌや入力抵抗Ｒｉなどの不純物領域を形成する。」
　
「【００６７】
　図４は，図２の例えばＦＥＴ１−１の動作領域１００の拡大平面図である。
【００６８】
　動作領域１００上に第１ソース電極１３，第１ドレイン電極１４が配置され，それぞれソース領域およびドレイン領域（ここでは不図示）とコンタクトする。また，それらに重畳して第２ソース電極１５，第２ドレイン電極１６が配置される。第２ソース電極１５，第２ドレイン電極１６はそれぞれソース配線３１，ドレイン配線３２に接続する。」
　
「【００８５】
　図５は本実施形態を示す断面図である。図５（Ａ）は図４のｂ−ｂ線断面図であり，図５（Ｂ）は図４のｃ−ｃ線断面図である。
【００８６】
　
図５（Ａ）の如く第１ドレイン電極１４および第２ドレイン電極１６の先端およびソース配線３１は，動作領域１００外に配置される
　
「【００９７】
　尚，同様に図５（Ｂ）の如くドレイン配線３２−第１ソース電極１３および第２ソース電極１５間にもゲート配線配線２１ｂが配置され，高周波信号の漏れを防止している。」
　
　ここで，図５の（Ａ）及び（Ｂ）を参照すると，動作領域１００にそれぞれコンタクトする第１ドレイン電極１４及び第１ソース電極１３の各々の先端は，動作領域１００と絶縁化領域５０の境界を越えて，絶縁化領域５０にまで延在していることが分かる。また，図２を参照すると，第１ドレイン電極１４のドレイン配線３２側，及び第１ソース電極１３のソース配線３１側についても，各々の先端が動作領域１００と絶縁化領域５０の境界を越えて，絶縁化領域５０にまで延在していることが見て取れる。すなわち，周知例１には，電界効果トランジスタにおいて，ドレイン電極及びソース電極を，電界効果トランジスタとして動作する部分の縁端から他の縁端にかけてオーミック接触するように配置することが示されている。
　
周知例２：　特開平１１−３０７５５２号公報
　本願の出願前に日本国内において頒布された刊行物である，特開平１１−３０７５５２号公報には，図１，２とともに，以下の記載がある。
「【０００２】
【従来の技術】図１及び図２に示すように，素子間の電気的分離等を目的としてメサ構造にしたメタル・セミコンダクタ電界効果トランジスタ（ＭＥＳＦＥＴ）は公知である。このＭＥＳＦＥＴは，
半絶縁性のＧａＡｓ半導体から成る基板１，この基板１の一方の主面に形成された高抵抗のｎ形ＧａＡｓ半導体から成るバッファ層２，基板１の一方の主面にバッファ層２を介して形成されたｎ形ＧａＡｓ半導体から成る活性層３とを備える半導体基体４
図１においては各電極６，７，８のパターンを明確に示すために絶縁膜５が省かれ且つ各電極６，７，８に点々が付されている
半導体基体４の一方の主面には，傾斜状の段差部９が形成されており，活性層３及びバッファ層２の上方側はこの段差部９の側面から露出している
ドレイン細条部１０，ソース細条部１１及びゲート細条部１２の連結部１３，１４，１５に接続された一端側と連結部１３，１４，１５から離間した他端側は段差部９に形成されている。このＭＥＳＦＥＴでは，ソース電極６及びドレイン電極７が活性層３に低抵抗性接触し
　
　ここで，上記記載とともに図１及び図２を参照すると，活性層３に低抵抗接触するドレイン電極６及びソース電極７は，活性層３が段差９において露出された部分に至るまで配置されていることが見て取れる。すなわち，周知例２には，電界効果トランジスタにおいて，ドレイン電極及びソース電極を，電界効果トランジスタとして動作する部分の縁端から他の縁端にかけてオーミック接触するように配置することが示されている。
　
　そして，引用発明において，「各々導電領域１と平面視で重なり合って当該導電領域１にオーミック接触する３個のドレイン電極３，及び当該ドレイン電極３が配置されている箇所の間に配置され，各々導電領域１と平面視で重なり合って当該導電領域１にオーミック接触する２個のソース電極４」について，導電領域１の端部まで延在するように配置させて，相違点１に係る「ドレインオーミック接触部」及び「ソースオーミック接触部」のいずれも，「活性領域の一方の縁から他方の縁まで延在」するような配置とすることは，当業者が適宜になし得たことである。
　よって，相違点１は当業者が適宜になし得る範囲に含まれる程度のものである。
　
〈相違点２について〉
　一般に，高周波用の素子において，配線をエアブリッジ（空中配線）により構成することで，寄生容量を減らすことは，下記の周知例３〜６にも示されているように，従来より周知の技術である。
　
周知例３：　特開平４−１１５５５５号公報
　原査定の拒絶の理由に引用され，本願の出願前に日本国内において頒布された刊行物である，特開平４−１１５５５５号公報には，第４図とともに，以下の記載がある。
「第４図は従来のエアーブリッジ配線の構造を有するＨＥＭＴ（Ｈｉｇｈ　Ｅｌｅｃｔｒｏｎ　Ｍｏｂｉｌｉｔｙ　Ｔｒａｎｓｉｓｔｏｒ）の構造図であり，そのうち（ａ）は平面図，（ｂ）はｆａ）図のＣ−Ｃ’　部の断面図，（ｃ）は（ａ）図のＤ−Ｄ′部の断面図である。」（第２ページ右上欄４〜８行）
　
周知例４：　特開平２−２７８８２０号公報
　本願の出願前に日本国内において頒布された刊行物である，特開平２−２７８８２０号公報には以下の記載がある。
「（従来の技術）
エアブリッジ金属相互接続は，−膜内には，マイクロウェーブ集積回路のようなガリウムヒ素素子に使用される。
ガリウムヒ素素子は，高周波用途に使用される。高い奇生容量が存在すると，高周波集積回路の性能は著しく低下する。エアブリッジ技術は寄生容量を減らし，１ＧＨｚを超える高周波集積回路が，エアブリッジ技術を使用しないで製造された高周波集積回路よりも低い損失と高いゲインで機能することを可能にする。エアブリッジ金属相互接続は，一般的な絶縁層を空気で置き換えたものである。絶縁層としての窒化物や酸化物の使用は，窒化物や酸化物の高寄生容量が許容できない程度に高い損失と低いゲインをもたらすため，高周波素子には適さない。」（第２ページ左上欄９行〜同ページ右上欄４行）
　
周知例５：　特開２００２−２９９４４３号公報
　本願の出願前に日本国内において頒布された刊行物である，特開２００２−２９９４４３号公報には，図５とともに以下の記載がある。
「【０００２】
【従来の技術】従来より，半導体基板に形成されたＭＥＳＦＥＴ等の配線間を接続する際に，特にほぼ同一面上に形成された配線間を接続する手法として，エアブリッジ配線を形成することが提案されている。
【０００３】
　　・・・
【０００４】このようなエアブリッジ構造を設けることにより，各配線（ここではソース１０２）間の寄生容量が低減され，高周波領域にて低雑音・高利得の特性を得ることができる。従って，このエアブリッジ構造は，高周波特性が要求される化合物半導体装置に適用して好適である。」
　
周知例６：　特開２００４−１０３８１９号公報
　本願の出願前に日本国内において頒布された刊行物である，特開２００４−１０３８１９号公報には以下の記載がある。
「【０００７】
エアブリッジ（空中配線）は，マイクロ波集積回路内の素子や電極間等の配線を形成するにあたって，高周波動作の障害となる寄生容量を低減することができる。」
　
　ここで，上記した周知のエアブリッジ（空中配線）技術によると，当該エアブリッジ（空中配線）は，その接続箇所によって支持されることは自明のことである。
　そして，引用発明においても，高周波特性の劣化の原因となる寄生容量の増加が好ましくないことは，前記第２　４．（２）ウに摘示したとおり引用例にも記載されており，寄生容量の低減を図ることは当業者が当然に考慮すべきことといえるから，引用発明において，「各ゲート電極２１の先端を電気的に接続」する「第一層配線３３」を含む配線について，前記周知のエアブリッジ（空中配線）によって配線を構成する技術を適用して，相違点２に係る，「ゲート先端連結部」が「下方に中空部を有し，前記ゲートフィンガとの接続箇所で支持されている」構成を備えるようにすることは，当業者が適宜になし得たことである。
　よって，相違点２は当業者が適宜になし得る範囲に含まれる程度のものである。
　
（５）小括
　以上のとおりであるから，本願補正発明は，周知の技術を勘案して，引用発明に基づいて当業者が容易に発明をすることができたものであり，特許法第２９条第２項の規定により，特許を受けることができない。
　よって，本願補正発明は，特許出願の際独立して特許を受けることができない。
　
５．むすび
　したがって，本件補正は，特許法第１７条の２第６項において準用する同法第１２６条第５項に規定の規定に違反するので，同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
第３　本願発明について
１．平成２２年６月２５日付けの手続補正は上記のとおり却下されたので，本願の請求項１に係る発明は，平成２１年１０月１９日付けの手続補正により補正された特許請求の範囲，明細書及び図面の記載から見て，その請求項１に記載された事項により特定される以下のとおりのものである。（以下「本願発明」という。）
「　【請求項１】
　表層部に，活性領域と，該活性領域を取り囲む素子分離領域とが画定された半導体基板と，
　前記半導体基板の上に，該活性領域と交差するように配置された少なくとも２つのドレインオーミック接触部と，
　相互に隣り合う２つのドレインオーミック接触部の間の前記半導体基板上に，前記活性領域と交差するように配置されたソースオーミック接触部と，
　前記半導体基板の前記素子分離領域上に配置され，前記ドレインオーミック接触部の同じ側の端部同士を接続するドレイン連結部と，
　前記ドレインオーミック接触部とソースオーミック接触部との間の各領域の前記半導体基板上に，前記活性領域と交差するように配置されたゲートフィンガと，
　前記半導体基板の素子分離領域上に配置され，前記ゲートフィンガ同士を，前記ドレイン連結部が配置された側とは反対側の端部において接続し，該ゲートフィンガにゲート電圧を供給するゲート給電配線と，
　前記ソースオーミック接触部を挟んで隣り合う２つのゲートフィンガ同士を，前記ドレイン連結部が配置された側の端部において接続するとともに，前記ソースオーミック接触部，前記ドレインオーミック接触部及び前記ドレイン連結部のいずれとも平面視において離間するように配置されたゲート先端連結部とを有し，
　前記ゲート先端連結部は，一端が一つの前記ゲートフィンガに接続され，他端が他のゲートフィンガに接続され，下方に中空部を有し，前記ゲートフィンガとの接続箇所で支持されていることを特徴とする電界効果トランジスタ。」
　
２．引用発明
　引用発明は，前記第２の４．「（２）刊行物に記載された発明」に記載したとおりのものである。
　
３．対比・判断
　前記第２「１．本件補正の内容」〜第２「３．補正の目的の適否及び新規事項の追加の有無についての検討」において記したように，本願補正発明は，本件補正前の請求項１（本願発明）について前記〈補正事項ａ〉及び〈補正事項ｂ〉に係る限定を付したものである。言い換えると，本願発明は，本願補正発明から前記限定を除いたものである。
　そうすると，本願発明の構成要件をすべて含み，これをより限定したものである本願補正発明が，前記第２の４．「（３）補正発明と引用発明との対比」〜第２の４．「（５）小括」において検討したとおり，周知の技術を勘案して，引用発明に基づいて，当業者が容易に発明をすることができたものであるから，本願発明も同様の理由により，当業者が容易に発明をすることができたものである。
　よって，本願発明は特許法第２９条第２項の規定により特許を受けることができない。
　
第４　むすび
　以上のとおりであるから，本願は，他の請求項に係る発明について検討するまでもなく，拒絶すべきものである。
　よって，結論のとおり審決する。