(57)【要約】【課題】  半導体ウェハをダイシングする際にチッピングやクラックが発生するのを抑制する。【解決手段】半導体ウェハ上に、隣接するチップ領域同士の間にダイシング幅を確保するという関係に従って複数のチップ領域を碁盤目状に配置し、隣接するチップ領域同士の間を直線状に延びて半導体ウェハの外周に達するダイシング領域を確保する。半導体ウェハ内においてチップ領域とダイシング領域のいずれにも属さない領域内にアライメントマークを形成し、アライメントマークを位置決めの基準にして複数のチップ領域に対する処理を実行し、処理後にダイシング領域をダイシングして複数のチップに分割する。アライメントマークをダイシングしないようにすることにより、チッピングやクラックの発生を抑制できる。【選択図】  図３
2017208411.tif 000002
【特許請求の範囲】
【請求項１】
半導体ウェハに対する処理が可能な領域内に、隣接するチップ領域同士の間にダイシング幅を確保するという関係に従って、複数のチップ領域を碁盤目状に配置する工程と、
隣接する前記チップ領域同士の間を直線状に延びて前記半導体ウェハの外周に達するダイシング領域を確保する工程と、
前記半導体ウェハ内において前記チップ領域と前記ダイシング領域のいずれにも属さない領域内にアライメントマークを形成する工程と、
前記アライメントマークを位置決めの基準にして前記複数のチップ領域に対する処理を実行する処理工程と、
前記処理工程後に前記ダイシング領域をダイシングする工程を備えている、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書は、半導体装置の製造方法を開示する。
【背景技術】
【０００２】
半導体装置の製造工程では、半導体ウェハに対する処理を複数回に分けて実行する。各回の処理の間で位置ずれが生じないようにするために、半導体ウェハの一部にアライメントマークを形成しておく。また、一枚の半導体ウェハから複数のチップを製造する場合がある。この場合は、隣接するチップ領域同士の間にダイシング幅を確保するという関係に従って、複数のチップ領域を碁盤の目状に配置する。半導体ウェハに対する処理の終了後に、隣接するチップ領域同士の間を直線状に延びて半導体ウェハの外周に達するダイシング領域をダイシングする。この結果、複数のチップに分割される。アライメントマークの形成位置によっては、１枚の半導体ウェハから製造できるチップ数が減少する。特許文献１では、ダイシング領域にアライメントマークを形成する。ダイシング領域にアライメントマークを形成すると、アライメントマークによって１枚の半導体ウェハから製造できるチップ数が減少するのを防止できる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平５−１５２４３３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に開示の技術では、半導体ウェハをダイシングする際にチッピングやクラックが生じやすく、半導体装置の製造歩留まりがよくない。本明細書では、１枚の半導体ウェハから製造できるチップ数が減少するのを防止すると共に、ダイシングの際にチッピングやクラックが生じるのを抑制することができる技術を開示する。
【課題を解決するための手段】
【０００５】
アライメントマークは、マーク外のウェハ表面の高さとマーク内のウェハ表面の高さを変えてマーク輪郭に沿って延びる段差を利用してマークとするか、あるいは、マーク外のウェハ表面の材質とマーク内のウェハ表面の材質を変えてマーク輪郭に沿って延びる材質境界線を利用してマークする。アライメントマークをダイシング領域に形成しておくと、前記の段差あるいは前記の材質境界線を切断することになり、それが原因となってチッピングやクラックが生じやすいことが判明した。例えば、段差を切断する場合には、応力の集中個所が生じてチッピングやクラックの原因となることがある。材質境界線を切断する場合には、異種材質の切削片によって半導体ウェハに傷が生じてチッピングやクラックの原因となることがある。
【０００６】
そこで、アライメントマークをダイシングせず、しかも、アライメントマークによって１枚の半導体ウェハから製造できるチップ数が減少することがない製造方法を創作した。
【０００７】
本明細書が開示する半導体装置の製造方法は、半導体ウェハに対する処理が可能な領域内に、隣接するチップ領域同士の間にダイシング幅を確保するという関係に従って、複数のチップ領域を碁盤目状に配置する工程と、隣接するチップ領域同士の間を直線状に延びて半導体ウェハの外周に達するダイシング領域を確保する工程と、半導体ウェハ内においてチップ領域とダイシング領域のいずれにも属さない領域内にアライメントマークを形成する工程と、そのアライメントマークを位置決めの基準にして複数のチップ領域に対する処理を実行する処理工程と、その処理の実行後にダイシング領域をダイシングする工程を備えている。
【０００８】
半導体装置の製造装置には有効領域が存在し、半導体ウェハの全域を加工あるいは検査できるとは限られない。半導体装置の製造に必要な加工と検査が可能な領域を、本明細書では半導体ウェハに対する処理が可能な領域という（以下では処理可能領域という）。半導体ウェハの全域が処理可能領域であることもあるが、半導体ウェハの一部のみが処理可能領域であることもあり、後者の場合、半導体ウェハ内に処理可能領域でない領域が存在することになる。
複数個の半導体装置を製造する場合には、処理可能領域内に複数のチップ領域を配置する。直線に沿ってダイシングすることで複数のチップに分割できるように、複数のチップ領域を碁盤目状に配置する。また、隣接するチップ領域同士の間にダイシング幅を確保する。チップ領域は大きさを持っており、処理可能領域内に隙間なく配置できるとは限られない。処理可能領域内に、チップ領域でもなければダイシング領域でもない領域が存在する場合がある。
本明細書に記載の技術では、半導体ウェハ内においてチップ領域とダイシング領域のいずれにも属さない領域内にアライメントマークを形成する。半導体ウェハ内においてチップ領域とダイシング領域のいずれにも属さない領域とは、処理可能領域外にあってダイシング領域でない領域と、処理可能領域内ではあるがチップ領域でもなければダイシング領域でもない領域をいう。
【０００９】
上記した製造方法では、ダイシング領域内にアライメントマークを形成しない。アライメントマークを切断することによってチッピングやクラックを発生させることがない。また、チップを製造できない領域にアライメントマークを作ることから、アライメントマークによって１枚の半導体ウェハから製造できるチップの数を減少させることもない。
【図面の簡単な説明】
【００１０】
【図１】半導体ウェハ５０内に、複数のチップ領域６２とダイシング領域６６を配置した段階を模式的に示す。
【図２】図１のＩＩ部の拡大図。
【図３】半導体ウェハ５０内に、アライメントマーク７０を形成した段階を示す。
【図４】図３のＩＶ−ＩＶ線断面図。
【図５】アライメントマーク７０を読み取って、チップ領域６２内に半導体素子を形成する段階を示す。
【図６】半導体ウェハに、電極、絶縁膜を形成した段階を示す。
【図７】半導体ウェハ５０をダイシング領域６６に沿って切断する段階を示す。
【発明を実施するための形態】
【実施例】
【００１１】
半導体装置の製造方法の一実施例を、図１〜７を参照して説明する。本実施例の製造方法によって製造される半導体装置は、パワー半導体装置の一種であり、例えばモータ等の負荷へ電流を流す電力供給回路に用いられる。なお以下では、本実施例の特徴である工程のみを説明する。従って、半導体装置の実際の製造方法には、必要に応じて以下の説明に含まれない１又は複数の工程が含まれ得る。
【００１２】
本実施例では、半導体ウェハ５０の全域が処理可能領域となっている。そこで、半導体ウェハ５０を平面視した状態において、半導体ウェハ５０内に、複数のチップ領域６２を碁盤目状に配置する。ただし隣接するチップ領域６２同士の間に、ダイシング幅Ｄを確保する。各チップ領域６２は、同一形状・同一サイズであり、矩形状である。複数の矩形状チップ領域６２を碁盤目状に配置することから、隣接するチップ領域６２同士の間に確保されるダイシング領域６６は、直線状に揃う。例えば、ダイシング領域６６ａと６６ｂは直線上に揃い、ダイシング領域６６ｃと６６ｄは直線上に揃う。
【００１３】
外周が円である半導体ウェハ５０内に、複数個の矩形状チップ領域６２を碁盤目状に配置することから、半導体ウェハ５０の外周に沿った位置には、チップ領域６２を配置できない領域５４が残存することになる。複数のチップ領域６２は、図１に太線で示す多角形５２内に碁盤の目状に配置される。半導体ウェハ５０内にあっても多角形５２外の領域は、チップ領域６２を配置できない領域である（以下では配置不能領域５４という）。
【００１４】
隣接するチップ領域６２同士の間に確保されるダイシング領域６６は直線状に揃っており、そのまま延長すると半導体ウェハ５０の外周に至る。隣接するチップ領域６２同士の間に確保される領域と、それを延長した領域であって配置不能領域５４を通過して半導体ウェハ５０の外周に至る領域をダイシング領域６６という。配置不能領域５４にあって、ダイシング領域６６によって複数個に分割される領域の一個一個を、配置不能な非ダイシング領域６４という（チップ領域６２を配置できない領域であって、ダイシングしない領域を意味する）。
【００１５】
配置不能な非ダイシング領域６４のいくつかには、後にアライメントマーク７０（図３参照）が設けられる。配置不能な非ダイシング領域６４にアライメントマーク７０を設けても、半導体ウェハ５０内に配置可能なチップ領域６２の数は減少しない。また、ダイシング領域６６にはアライメントマーク７０を形成しないことから、アライメントマーク７０がきっかけとなってチッピングやクラックを発生させることもない。
【００１６】
次に、アライメントマーク７０を形成する工程が実施される。この工程では、図３、４に示すように、配置不能な非ダイシング領域６４の表面６４ａに、１又は複数のアライメントマーク７０が形成される。アライメントマーク７０は、その目的に応じて、様々な形状、模様又は色彩を有し得る。アライメントマーク７０を形成する方法は特に限定されない。アライメントマーク７０を構成する材料も特に限定されないが、例えば、Ａｌ、ポリシリコン、及び、酸化膜等が用いられる。また、半導体ウェハ５０の表面に段差を形成することによりアライメントマーク７０を形成してもよい。なお、配置不能な非ダイシング領域６４の裏面６４ｂにも、必要に応じてアライメントマーク７０が形成されてもよい。
【００１７】
次に半導体ウェハ５０を処理する工程が実施される。この工程では、図５に示すようにアライメントマーク７０を利用して、半導体ウェハ５０のチップ領域６２内に半導体素子構造が形成される。例えば、チップ領域６２の一部に導電性不純物を導入するイオン注入処理、その導電性不純物を半導体ウェハ５０内で活性化するアニール処理、及び、半導体ウェハ５０の表面に絶縁膜１２を形成する処理等が実施される。この工程では、１又は複数のアライメントマーク７０を光学装置９０によって検出しながら、各種の処理が実施される。例えば、イオン注入工程では、複数のアライメントマーク７０を検出し、それらの位置に基づいて露光マスクの位置合わせ等が行われる。なお、図５に示す矢印群Ｂは、チップ領域６２に実施される各種の処理を模式的に示すものであり、特定の処理を意味しない。半導体ウェハ５０のチップ領域６２に対して各種の処理が繰り返して実施された後、図６に示すように、表面電極１４、裏面電極１６等が形成される。
【００１８】
続いて、半導体ウェハ５０をダイシングする工程が実施される。図７に示すように、半導体ウェハ５０のダイシング領域６６をダイシングブレード８０により切削し、半導体ウェハ５０を複数のチップに分割する。各チップ内に半導体装置１０が製造されていることから、１枚の半導体ウェハ５０から同時に複数の半導体装置１０が製造される。
【００１９】
本実施例における半導体装置１０の製造方法では、チップ領域６２を配置できない配置不能領域５４であってダイシング領域６６ではない領域、すなわち配置不能な非ダイシング領域６４にアライメントマーク７０を形成する。配置不能な非ダイシング領域６４にアライメントマーク７０を形成するために、半導体ウェハ５０をダイシングする際に、アライメントマーク７０が切削されない。したがって、アライメントマーク７０を切断することに起因するチッピングやクラックを防止することができる。配置不能な非ダイシング領域６４にアライメントマーク７０を形成するため、１枚の半導体ウェハ５０内に配置可能なチップ領域６２の数は減少しない。このため、半導体装置１０の製造歩留まりを向上することができる。さらに、アライメントマーク７０を除去する必要がない。アライメントマーク７０を除去する工程によって半導体ウェハ５０が汚染される虞を回避することができる。
【００２０】
本実施例では、半導体ウェハ５０の全域が処理可能領域である場合を例示したが、半導体ウェハの一部が処理可能領域である場合には、その処理可能領域内に複数のチップ領域６２を碁盤目状に配置して多角形５２を得て、その外側に、配置不能な非ダイシング領域６４を確保し、その配置不能な非ダイシング領域６４内にアライメントマーク７０を形成すればよい。
【００２１】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に例示した技術は、複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００２２】
１０：半導体装置
１２：絶縁膜
１４：表面電極
１６：裏面電極
５０：半導体ウェハ
５２：多角形
５４：配置不能領域
６２：チップ領域
６４：配置不能な非ダイシング領域
６６：ダイシング領域
７０：アライメントマーク
【図１】
2017208411.tif 000003
【図２】
2017208411.tif 000004
【図３】
2017208411.tif 000005
【図４】
2017208411.tif 000006
【図５】
2017208411.tif 000007
【図６】
2017208411.tif 000008
【図７】
2017208411.tif 000009