(57)【要約】【課題】シリコン基板上にシリサイド電極を形成する際、シリサイド化する金属薄膜の酸化を従来よりも有効に抑制できる方法を提供する。【解決手段】本発明は、Ｓｉを含む基板上に第１の金属からなる第１の薄膜を形成する工程と、前記第１の薄膜の上に、第２の金属の化合物からなる第２の薄膜を形成する工程と、熱処理することで第１の金属のシリサイドからなる電極を形成する工程と、を含む半導体デバイス電極の製造方法において、前記第２の金属はハフニウム（Ｈｆ）を適用することを特徴とする半導体デバイス電極の製造方法である。この第２の金属の化合物としては、ＨｆＮ、ＨｆＷ、ＨｆＢ等が好適である。【選択図】図１
2017017050.tif 000002
【特許請求の範囲】
【請求項１】
Ｓｉを含む基板上に第１の金属からなる第１の薄膜を形成する工程と、
前記第１の薄膜の上に、第２の金属の化合物からなる第２の薄膜を形成する工程と、
熱処理することで第１の金属のシリサイドからなる電極を形成する工程と、を含む半導体デバイス電極の製造方法において、
前記第２の金属はハフニウム（Ｈｆ）を適用することを特徴とする半導体デバイス電極の製造方法。
【請求項２】
第２の金属の化合物は、ＨｆＮ、ＨｆＷ、又はＨｆＢである請求項１記載の半導体デバイス電極の製造方法。
【請求項３】
第１の金属は、Ｔｉ、Ｃｏ、Ｎｉ、Ｐｔのいずれか又はこれらの合金である請求項１又は請求項２記載の半導体デバイス電極の製造方法。
【請求項４】
熱処理後、第２の薄膜を除去する工程を含む請求項１〜請求項３のいずれかに記載の半導体デバイス電極の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＭＯＳＦＥＴ等の半導体デバイスにおいて、シリサイド電極を製造するための方法に関する。
【背景技術】
【０００２】
ＭＯＳＦＥＴ等の半導体デバイスにおいては、シリコン基板上にゲート電極とソース／ドレイン領域が形成され、その後、金属／半導体接合を形成するために前記ソース／ドレイン領域にシリサイド電極を形成する。シリサイド電極の製造は、基板にスパッタリング法等で金属薄膜を蒸着した後、熱処理をしてシリコンを金属薄膜に拡散させてシリサイド化することで形成される。シリサイド電極の構成に関しては、古くはチタンシリサイド（ＴｉＳｉ２）やコバルトシリサイド（ＣｏＳｉ２）が一般に知られている。また、デバイスの微細化・薄型化に対応するため、ソース／ドレイン領域における接合深さの極浅化が可能なＳｉ消費量の少ないシリサイドとしてニッケルシリサイド（ＮｉＳｉ）が用いられている。更に、シリサイド化の際の熱処理における相転移の恐れのない白金シリサイド（ＰｔＳｉ）も期待されている。
【０００３】
上記の通り、シリサイド電極の製造にあたっては、Ｎｉ等のシリサイド化する金属の薄膜を形成し、これを熱処理することが必要となる。この熱処理温度は金属にもよるが、３００℃以上６００℃程度である。そのため、熱処理過程でシリサイド化の進行と共に、当該金属の酸化による絶縁膜形成が懸念される。また、当該金属の酸化によりシリサイド電極の表面形態が悪化し、電気抵抗を上昇させるおそれもある。
【０００４】
シリサイド電極製造時の絶縁膜形成やシリサイド膜の形態悪化を抑制するため、従来から、熱処理前にシリサイド化する金属（第１の金属）の薄膜の上に他の金属（第２の金属）の化合物膜を形成し、第１の金属の酸化を抑制する手法が提案されている（以下、この第２の金属の化合物膜をＣａｐ層（キャップ層）と称するときがある。）。Ｃａｐ層となる金属化合物としては、これまで、窒化チタン（ＴｉＮ）、炭化チタン（ＴｉＣ）等の有用性が報告されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平７−３８１０４号公報
【特許文献２】特開平９−１５３６１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
近年の半導体デバイスの設計においては、微細化・薄型化に対応する要求がより高くなっており、シリサイド電極もこの傾向に追随する必要がある。そのため、第１の金属の膜厚の低減やコンタクトエリアの狭小化が図られているが、その様な中でシリサイド電極の低抵抗化および平坦化のためにはキャップ層のバリア能力の向上が必要となる。
【０００７】
本発明は、上記のような背景のもとなされたものであり、シリコン基板上にシリサイド電極を形成する方法に関し、シリサイド化の際に形成した第１の金属薄膜の酸化による絶縁膜の形成・表面形態の変化をより有効に抑制することができるものを提供する。
【課題を解決するための手段】
【０００８】
本発明者等は、上記課題を解決すべく、第１金属を保護するためのＣａｐ層の構成材料について検討を行った。そしてその結果、第２の金属としてハフニウム（Ｈｆ）が特に有効であるとして本発明に想到した。
【０００９】
即ち、本発明は、Ｓｉを含む基板上に第１の金属からなる第１の薄膜を形成する工程と、前記第１の薄膜の上に、第２の金属の化合物からなる第２の薄膜を形成する工程と、熱処理することで第１の金属のシリサイドからなる電極を形成する工程と、を含む半導体デバイス電極の製造方法において、前記第２の金属はハフニウム（Ｈｆ）を適用することを特徴とする半導体デバイス電極の製造方法である。以下、本発明に係る半導体デバイス電極の製造方法について説明する。
【００１０】
シリサイド電極を製造するための第１の金属の薄膜は、基板のＳｉ部分の上に形成される。シリサイド電極の適用が想定されるＭＯＳＦＥＴでは、通常、デバイスの基板としてＳｉ基板を使用し、ソース／ドレインを形成するため、対応する領域にドーパントをドープして拡散層を形成する。第１の薄膜は、このソース／ドレイン領域の上に形成される。拡散層の形成方法は従来からの一般的な手法でなされる。また、ソース／ドレイン領域の形成と共に、ゲート電極の形成も従来技術に従ってなされる。
【００１１】
シリサイド電極を構成する第１の金属は、Ｔｉ、Ｃｏ、Ｎｉ、Ｐｔのいずれか又はこれらの合金が好ましい。上記の通り、ＴｉシリサイドやＣｏシリサイドの汎用性、接合深さの極浅化を図るためのＮｉシリサイド特性、更に、Ｐｔシリサイドの良好な耐熱性を考慮するものである。また、ＰｔとＨｆとの合金（ＰｔＨｆ）のシリサイドも基板を構成するＳｉ（ｎ−Ｓｉ又はｐ−Ｓｉ）に対してｍｉｄｇａｐ付近の仕事関数を有し、障壁高さを小さくできるといった観点から有用なシリサイド電極である。
【００１２】
第１の薄膜の膜厚に関しては、デバイスに対して要求される接合深さ等により決定されるものであり、本発明の主題事項である第１の金属の酸化抑制とは無関係である。よって、第１の薄膜の膜厚は、本願で制限されることはない。
【００１３】
第１の金属の薄膜形成の方法は特に限定されるものではなく、スパッタリング法や真空蒸着法等の物理的方法や、化学気相蒸着法（ＣＶＤ法)等の化学的方法のいずれも適用できるが、好ましくはスパッタリング法である。薄膜形成におけるスパッタリング形式については特に制限は無く、マグネトロンスパッタ、イオンビームスパッタ、電子サイクロトロン共鳴（ＥＣＲ）スパッタ、ミラートロンスパッタ、高周波（ＲＦ）スパッタ、直流（ＤＣ）スパッタ等で薄膜形成を行う。
【００１４】
そして、第１の薄膜を形成した後、その上に第２の金属の化合物の薄膜を形成する。本発明では、この第２の金属としてＨｆを適用する。本発明者等によれば、Ｈｆは、化合物形成の際に、非晶質相の発現とその維持が比較的容易であり、加熱を受けても結晶化による構造変化が生じ難いという特性がある。そのため、従来からＣａｐ層として使用されてきたＴｉＮ等と比較したとき、Ｈｆ化合物は耐熱性が高く、第１の薄膜に対するバリア性能が優れている。
【００１５】
そして、Ｈｆの化合物の具体例としては、ＨｆＮ、ＨｆＷ、ＨｆＢ等を適用することができる。これらＨｆ化合物の中でも、非晶質相の発現性が高く耐熱性の良好な膜が形成できるＨｆＮがより好ましい。また、ＨｆＮは、エッチング性も良好であり、シリサイド化後の除去工程を簡潔にすることができるというメリットもある。
【００１６】
このＨｆ化合物薄膜の厚さとしては、１０ｎｍ以上２０ｎｍ以下とするのが好ましい。酸化耐性が高く、かつ結晶化しにくい膜厚だからである。
【００１７】
Ｈｆ化合物薄膜の形成方法についても、第１の薄膜と同様に特に制約はないが、スパッタリング法が好ましい。窒化物膜を形成することから、反応性スパッタリングが適用される。
【００１８】
第２の薄膜であるＨｆ化合物薄膜を形成した後、熱処理（アニール）により第１の金属をシリサイド化する。この熱処理は、４００℃以上６００℃以下で行うのが好ましい。抵抗率を低減できる熱処理温度だからである。熱処理雰囲気は、非酸化性雰囲気（真空雰囲気、不活性ガス雰囲気、還元雰囲気）とするのが好ましい。また、熱処理は高速熱処理装置を用いて行うことが好ましい。
【００１９】
アニール後は、第２の薄膜を除去する工程を含むことが好ましい。第２の薄膜であるＨｆ化合物薄膜は、アニールによるシリサイド化の際に第１の金属をバリアするためのものであるので、アニール完了によりその役目を完了するからである。Ｈｆ化合物薄膜の除去は、ウエットエッチングによるのが好ましい。好ましいエッチング液としては、希フッ酸、緩衝フッ酸等が挙げられる。
【００２０】
また、Ｈｆ化合物薄膜の除去と共に、アニール後のシリサイド化していない未反応の第１の金属も除去することが好ましい。この未反応の第１金属の除去もエッチングによるが、エッチング液は第１の金属の種類に応じて選択され、希フッ酸、王水、硫酸等が挙げられる。
【００２１】
以上の工程により、基板上に第１の金属のシリサイド電極が形成される。半導体デバイスを製造するに当たり、その後の工程は従来プロセスに従う。
【発明の効果】
【００２２】
本発明は、半導体デバイスのシリサイド電極の製造の際、シリサイド化する第１の金属薄膜の酸化を抑制する第２の金属の化合物（Ｃａｐ層）の構成材料を最適化するものである。本発明で適用するＨｆ化合物は、従来技術よりも優れたバリア性能を有し、微細化・薄膜化されたシリサイド膜製造にも対応可能である。
【図面の簡単な説明】
【００２３】
【図１】第１実施形態における評価試験のための試料の製造工程を説明する図。
【図２】第１実施形態で製造したシリサイド（ＰｔＳｉ）電極の表面形態の写真。
【図３】第２実施形態で製造したＣＢＫＲ構造の製造工程を説明する図。
【発明を実施するための形態】
【００２４】
以下、本発明の実施形態について説明する。
第１実施形態：本実施形態では、予備的試験としてＳｉ基板の上にＰｔシリサイドを形成するために第１の金属としてＰｔを成膜し、その上にＨｆＮ薄膜を形成した場合としない場合におけるアニーリング後のシリサイド電極の表面形態を検討した。
【００２５】
図１に本実施形態に係る比較試験の工程を示す。本実施形態では、Ｓｉ基板（ｐ−Ｓｉ（１００））を用意し、洗浄後、スパッタリング法にてＰｔ薄膜を１０ｎｍ成膜した。
【００２６】
そして、本実施形態では、Ｐｔ薄膜の上にＨｆＮ薄膜を形成した。ＨｆＮ薄膜は、Ｈｆターゲットを用い、成膜雰囲気をＫｒ／Ｎ２とする反応性スパッタリングにて成膜した（膜厚２０ｎｍ）。比較例については、このＨｆＮ薄膜を形成することなくシリサイド化に供した。
【００２７】
次に、熱処理によりシリサイド化を行った。シリサイド化の条件は、処理温度として４５０℃とし、処理雰囲気は窒素ガス中とし、処理時間を３０分間とした。
【００２８】
Ｐｔシリサイド形成後、エッチングによりＨｆＮ膜及び未反応のＰｔを除去してデバイスとした。まず、希フッ酸（１％）でＨｆＮを除去した後、希釈王水（ＨＣｌ：ＨＮＯ３：Ｈ２Ｏ＝３：２：１、温度４０℃）により未反応Ｐｔを除去した。その後、７５０℃で処理雰囲気窒素ガス中とした熱処理を３０秒間行った。
【００２９】
以上のようにしてシリサイド膜を形成したＳｉ基板について、シリサイド膜の表面形態をＳＥＭにて観察した。図２は、この観察結果を示す写真である。図２から分かるように、ＨｆＮからなるＣａｐ層を適用しなかった比較例のシリサイド膜は、表面に凹凸が形成されており形態的不良と判定された。これに対し、本実施形態のシリサイド膜にはかかる形態的不良は見られなかった。シリサイド化のためのアニールの際、ＨｆＮ薄膜によるバリア効果が有効に作用したことが確認できた。
【００３０】
これらのシリサイド合金膜について、ＡＦＭ（原子間力顕微鏡）により自乗平均表面粗さ（ＲＭＳ）を測定したところ（走査幅３μｍ）、Ｃａｐ層を適用した本実施形態のＰｔシリサイド合金膜のＲＭＳは２．２６ｎｍであった。これに対してＣａｐ層を適用しない比較例のＰｔシリサイド膜のＲＭＳは３．１２ｎｍであった。
【００３１】
第２実施形態：ここでは、ＨｆＮ薄膜の有用性に関し、実際の半導体デバイス素子の製造工程への効果を再現・評価するため、クロスブリッジケルビン抵抗法（ｃｒｏｓｓ-ｂｒｉｄｇｅ Ｋｅｌｖｉｎ ｒｅｓｉｓｔａｎｃｅ：以下、ＣＢＫＲと称する）による４端子ケルビンテスト構造におけるコンタクト抵抗（界面接触抵抗）を評価した。図３は、ＨｆＮ薄膜を適用しつつＣＢＫＲ構造を形成するための工程を概略説明するものである。尚、この評価試験では、ＣＢＫＲ構造を形成後、フォーミングガス（Ｎ２／４．９％Ｈ２）によるアニール（Ｆｏｒｍｉｎｇ  Ｇａｓ  Ａｎｎｅａｌ：ＦＧＡ）を行った場合の界面抵抗の変化も検討した。表１は、ＢＫＲ法によるシリサイド電極とＡｌ電極との界面抵抗の測定結果を示す。
【００３２】
【表１】
2017017050.tif 000003
【００３３】
表１から、シリサイド電極製造の際のＣａｐ層としてＨｆＮ薄膜を適用すること、でコンタクト抵抗が低減できることが確認できる。また、ＦＧＡとの関連についてであるが、本来、ＦＧＡは、Ａｌとシリサイド電極との電気的接触を改善し界面抵抗を良好にする操作である。ＨｆＮ薄膜からなるＣａｐ層の適用は、ＦＧＡの作用を維持することができ、両者によりコンタクト抵抗は大きく低減できることが確認できた。
【産業上の利用可能性】
【００３４】
本発明によれば、シリサイド電極を製造するに際し、従来以上に高品質のものを製造することができる。本発明は、ＭＯＳＦＥＴ等の各種半導体デバイスにおけるシリサイド電極の製造プロセスとして好適である。
【図１】
2017017050.tif 000004
【図３】
2017017050.tif 000005
【図２】
2017017050.tif 000006