(57)【要約】      （修正有）【課題】生産性および信頼性の高い貫通電極付基板を提供する。【解決手段】貫通電極４を絶縁膜３により区画した基板と同じ半導体基板１で構成する、あるいは絶縁膜により区画した基板と同じ半導体基板と不純物が添加されたポリシリコン層１０とで構成する。【選択図】図４
2017208368.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板を貫通し、絶縁膜により前記半導体基板と絶縁分離された貫通電極が形成されている貫通電極付基板において、
前記貫通電極は、前記半導体基板の一部を前記絶縁膜により区画した領域からなることを特徴とする貫通電極付基板。
【請求項２】
請求項１記載の貫通電極付基板において、
前記貫通電極の一部は、不純物を添加したポリシリコンからなることを特徴とする貫通電極付基板。
【請求項３】
請求項１記載の貫通電極付基板において、
前記半導体基板は、第１の半導体層と該第１の半導体層より抵抗の低い第２の半導体層が積層した構造であり、
前記貫通電極は、前記第１の半導体層および前記第２の半導体層の一部を前記絶縁膜により区画した領域からなり、
前記第２の半導体層の貫通電極の一部は、前記第１の半導体層の一部が除去された開口部から露出していることを特徴とする貫通電極付基板。
【請求項４】
請求項２記載の貫通電極付基板において、
前記半導体基板は、第１の半導体層と該第１の半導体層より抵抗の低い第２の半導体層が積層した構造であり、
前記貫通電極は、前記第１の半導体層および前記第２の半導体層の一部を前記絶縁膜により区画した領域からなり、
前記第１の半導体層の貫通電極の一部は、不純物を添加したポリシリコンからなり、該ポリシリコンは前記第２の半導体層に達していることを特徴とする貫通電極付基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、貫通電極を有する半導体基板に関する。
【背景技術】
【０００２】
近年、複数の半導体装置を積層した３次元集積回路が提案されている。この３次元集積回路では、半導体装置を貫通するＴＳＶ（Through Silicon Via）と呼ばれる貫通電極によって各半導体装置間の電気的な導通を図っている。
【０００３】
従来の貫通電極は、例えば、図９に示すように、各半導体装置を構成するシリコン基板２１に貫通孔を形成し、貫通孔の内側表面に絶縁膜２３を形成し、絶縁膜２３の内側にメッキ法を用いて銅などの金属２４を埋め込むことにより形成されている。このような貫通電極は、例えば特許文献１に記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−１１９７５０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、従来のメッキ法により貫通電極を形成する場合、メッキ金属の堆積速度が遅いため、生産性が悪く、コストが高い。さらに、貫通電極内部に空洞が生じやすいため、貫通電極による密閉性が低下して水分や不純物が外部から浸入し、素子の信頼性を損なうという問題があった。
【０００６】
本発明は、上記問題点を解消し、生産性および信頼性の高い貫通電極付基板を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するため、本願請求項１に係る発明は、半導体基板を貫通し、絶縁膜により前記半導体基板と絶縁分離された貫通電極が形成されている貫通電極付基板において、前記貫通電極は、前記半導体基板の一部を前記絶縁膜により区画した領域からなることを特徴とする。
【０００８】
本願請求項２に係る発明は、請求項１記載の貫通電極付基板において、前記貫通電極の一部は、不純物を添加したポリシリコンからなることを特徴とする。
【０００９】
本願請求項３に係る発明は、請求項１記載の貫通電極付基板において、前記半導体基板は、第１の半導体層と該第１の半導体層より抵抗の低い第２の半導体層が積層した構造であり、前記貫通電極は、前記第１の半導体層および前記第２の半導体層の一部を前記絶縁膜により区画した領域からなり、前記第２の半導体層の貫通電極の一部は、前記第１の半導体層の一部が除去された開口部から露出していることを特徴とする。
【００１０】
本願請求項４に係る発明は、請求項２記載の貫通電極付基板において、前記半導体基板は、第１の半導体層と該第１の半導体層より抵抗の低い第２の半導体層が積層した構造であり、前記貫通電極は、前記第１の半導体層および前記第２の半導体層の一部を前記絶縁膜により区画した領域からなり、前記第１の半導体層の貫通電極の一部は、不純物を添加したポリシリコンからなり、該ポリシリコンは前記第２の半導体層に達していることを特徴とする。
【発明の効果】
【００１１】
本発明の貫通電極付基板は、貫通電極を基板と同じ半導体基板で形成することで、あるいは基板と同じ半導体基板と不純物が添加されたポリシリコンとで構成することで、通常の半導体装置の製造工程で使用しているトレンチの形成方法およびトレンチ内部への充填方法により、トレンチ内部に酸化膜あるいはポリシリコンを隙間なく充填することができ、生産性や信頼性の高い貫通電極付基板となる。特に、貫通電極内部に空洞が生じることがないので、貫通電極を通してリークや不純物の侵入の無い構造が要求される場合に効果的である。
【図面の簡単な説明】
【００１２】
【図１】本発明の第１の実施例の貫通電極付基板の製造工程の説明図である。
【図２】本発明の第１の実施例の貫通電極付基板の製造工程の説明図である。
【図３】本発明の第１の実施例の貫通電極付基板の製造工程の説明図である。
【図４】本発明の第２の実施例の貫通電極付基板の製造工程の説明図である。
【図５】本発明の第２の実施例の貫通電極付基板の製造工程の説明図である。
【図６】本発明の第２の実施例の貫通電極付基板の製造工程の説明図である。
【図７】本発明の第２の実施例の貫通電極を説明する図である。
【図８】本発明の第２の実施例の貫通電極付基板の製造工程の説明図である。
【図９】従来の貫通電極を説明する図である。
【発明を実施するための形態】
【００１３】
本発明に係る貫通電極付基板は、貫通電極を基板と同じ半導体基板で、あるいは基板と同じ半導体基板と不純物が添加されたポリシリコンとで構成している。このように構成すると、生産性および信頼性の高い貫通電極付基板を提供することができる。以下、実施例について詳細に説明する。
【実施例１】
【００１４】
本発明の第１の実施例について説明する。まず、抵抗率０．００１〜０．０１Ω・ｃｍの低抵抗単結晶シリコン基板１を窒化膜と酸化膜の積層膜をエッチングマスクとして使用し、深くエッチングし、２５０μｍの筒状の絶縁分離用のトレンチ２を形成する（図１ａ）。このトレンチ２は、中央部に低抵抗単結晶シリコン基板１の一部を残して形成されている。
【００１５】
その後、低抵抗単結晶シリコン基板１を熱酸化する。この熱酸化により、トレンチ２はシリコン酸化膜が埋め込まれた絶縁膜３となる。この絶縁膜３は低抵抗単結晶シリコン基板１を絶縁膜３の外側部と内側部に絶縁分離し、絶縁膜３の内側部に残る低抵抗単結晶シリコン基板１が貫通電極４となる。図１ｂは、エッチングおよび熱酸化の際にマスクとして使用した窒化膜を除去した状態を示す。
【００１６】
次に、表面に残る酸化膜を除去し、低抵抗単結晶シリコン基板１の表面に集積回路５を形成し、貫通電極４となる低抵抗単結晶シリコン基板１と集積回路５とを配線６により接続する（図１ｃ）。
【００１７】
その後、低抵抗単結晶シリコン基板１を裏面側から厚さ２００μｍとなるまで研磨し、貫通電極４を形成する（図１ｄ）。この貫通電極４に、外部の配線端子と電気的に接続する外部端子７を形成し、本発明の貫通電極付基板を用いた半導体装置が完成する（図２）。
【００１８】
ところで、一般の製造工程では、低抵抗単結晶シリコン基板１上に高抵抗シリコン層８を形成して集積回路５を形成する場合がある。この場合、低抵抗単結晶シリコン基板１（第２の半導体層に相当）上に高抵抗シリコン層８（第１の半導体層に相当）を積層形成した半導体基板を用い、本実施例と同様の製造工程を行い、貫通電極４と集積回路５とを接続する際に貫通電極４となる低抵抗単結晶シリコン基板１表面の高抵抗シリコン層８を除去して開口部を形成して、貫通電極４を構成する低抵抗単結晶シリコン基板１を露出させ、この露出部と集積回路５とを配線６により接続すればよい。以下、低抵抗単結晶シリコン基板１の裏面側を研磨して貫通電極４を形成し、外部端子７を形成すると図３に示す半導体装置が完成する。
【実施例２】
【００１９】
次に、本発明の第２の実施例について説明する。まず、上記第１の実施例同様、抵抗率０．００１〜０．０１Ω・ｃｍの低抵抗単結晶シリコン基板１を窒化膜と酸化膜の積層膜をエッチングマスクとして使用し、深くエッチングし、２５０μｍの筒状の絶縁分離用のトレンチ２を形成する（図４ａ）。
【００２０】
その後、低抵抗単結晶シリコン基板１を熱酸化し、トレンチ２にシリコン酸化膜が埋め込まれた絶縁膜３を形成する。この絶縁膜３は低抵抗単結晶シリコン基板１を絶縁膜３の外側部と内側部に絶縁分離し、絶縁膜３の内側部が貫通電極４となる。図４ｂは、エッチングおよび熱酸化の際にマスクとして使用した窒化膜を除去した状態を示す。
【００２１】
次に、貫通電極４となる低抵抗単結晶シリコン基板１をトレンチ２の形成方法と同様の方法によりエッチングし、絶縁膜３と同じ深さの筒状のトレンチ９を多重に形成する（図４ｃ）。
【００２２】
その後、トレンチ９に、ＣＶＤ法を用いて、リン、ボロン、アンチモン、ヒ素、アルミニウム等の通常の半導体装置の製造工程で使用される不純物が添加されたポリシリコンを埋め込み、不純物が添加された低抵抗のポリシリコンからなる筒状の層１０を多重に形成する（図４ｄ）。
【００２３】
次に、表面に残る不純物が添加された低抵抗のポリシリコンの一部をエッチングし、後工程で形成する集積回路５と接続するための不純物が添加されたポリシリコンからなるヘッド部１１を貫通電極４表面に形成する（図５ｅ）。
【００２４】
その後、低抵抗単結晶シリコン基板１の表面に集積回路５を形成し（図５ｆ）、集積回路５とヘッド部１１を配線６により接続する（図５ｇ）。
【００２５】
次に、低抵抗単結晶シリコン基板１を裏面側から厚さ２００μｍとなるまで研磨し、貫通電極４を形成する（図５ｈ）。この貫通電極４に、外部の配線端子と電気的に接続する外部端子７を形成し、本発明の貫通電極付基板を用いた半導体装置が完成する（図６）。
【００２６】
完成した貫通電極４の断面図を図７に示す。貫通電極４は、絶縁膜３の内側に低抵抗単結晶シリコンからなる層１２と不純物が添加されたポリシリコンからなる層１０が交互に多重形成している構成となっている。この様に構成すると、低抵抗単結晶シリコン基板１の一部のみで貫通電極４を形成した場合と比較して、より抵抗値の低い貫通電極４を形成することが可能となる。
【００２７】
なお、貫通電極４に、筒状のトレンチ９を多重に形成する場合を例にとり説明したが、本発明はこれに限定されるものではなく、１重だけ形成してもよく、１重または多重のものを複数形成してもよい。また形成形状は、円形に限定されるものではなく、例えば、四角枠状、ストライブ状に形成してもよい。
【００２８】
ところで、一般の製造工程では、低抵抗単結晶シリコン基板１上に高抵抗シリコン層８を形成して集積回路５を形成する場合がある。この場合、低抵抗単結晶シリコン基板１（第２の半導体層に相当）上に高抵抗シリコン層８（第１の半導体層に相当）を積層形成した半導体基板を用い、本実施例と同様の製造工程を行い、貫通電極４内に形成するトレンチ９ｂを低抵抗単結晶シリコン基板１に達する深さに形成する（図８）。当然ながら、トレンチ９ｂを高抵抗シリコン層８および低抵抗単結晶シリコン基板１に形成したトレンチ２と同じ深さまで形成してもよい。
【００２９】
以上本発明の実施例について説明したが、本発明によれば、貫通電極を基板と同じ半導体基板で形成することで、あるいは基板と同じ半導体基板と不純物が添加されたポリシリコンとで構成することで、生産性が高く、さらにトレンチ内に隙間なく絶縁物あるいはポリシリコンが充填され、トレンチ内を通して不純物が侵入したり、リークが発生したりすることがなく、信頼性の高い貫通電極付基板を簡便に形成することができる。なお、本発明の貫通電極付基板は、表面に集積回路を備えた構成に限定されるものでもなく、半導体基板の一部を除去してキャビティ部を形成し、このキャビティ部に別の半導体装置を収容することができる構造の半導体装置の蓋部として用いることも可能である。
【符号の説明】
【００３０】
１：低抵抗単結晶シリコン基板、２：トレンチ、３：絶縁膜、４：貫通電極、５：集積回路、６：配線、７：外部端子、８：高抵抗シリコン層、９，９ｂ：トレンチ、１０：不純物が添加されたポリシリコン層、１１：ヘッド部、１２：低抵抗単結晶シリコンからなる層、２１：シリコン基板、２２：集積回路、２３：絶縁膜、２４：金属
【図１】
2017208368.tif 000003
【図２】
2017208368.tif 000004
【図３】
2017208368.tif 000005
【図４】
2017208368.tif 000006
【図５】
2017208368.tif 000007
【図６】
2017208368.tif 000008
【図７】
2017208368.tif 000009
【図８】
2017208368.tif 000010
【図９】
2017208368.tif 000011