【事件の表示】
　特願２００２−　１５６３６「液晶表示パネル用基板及びその製造方法」拒絶査定不服審判事件〔平成１５年　２月１４日出願公開、特開２００３−　４６０９０〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は、平成１４年１月２４日（パリ条約による優先権主張２００１年７月２１日、大韓民国）の出願であって、平成２０年６月３０日付けの拒絶理由通知に対して、同年１０月８日に意見書及び手続補正書が提出されたが、平成２１年５月２７日付けで拒絶査定がなされた。
　それに対して、同年１０月１日に拒絶査定不服審判が請求されるとともに手続補正書が提出され、その後、平成２３年１月２０日付けで審尋がされ、同年３月３１日に回答書が提出されている。
　
第２　平成２１年１０月１日に提出された手続補正書による補正についての却下の決定
［補正の却下の決定の結論］
　平成２１年１０月１日に提出された手続補正書による補正を却下する。
［理由］
１　補正の内容
　平成２１年１０月１日に提出された手続補正書による補正は、補正前の特許請求の範囲の請求項１〜３５を、補正後の特許請求の範囲の請求項１〜３４と補正するものであり、補正前の請求項１を補正後の請求項１とする補正（以下「本件補正」という。）を含むものであるところ、補正前後の請求項１は次のとおりである。
　
（補正前）
「【請求項１】
　画素領域、パッド領域、及びゲートドライバー領域で構成された液晶表示パネル用基板において、
　透光性絶縁基板上に形成され、前記画素領域のゲート電極及びゲート配線と、前記パッド領域のゲートパッドと、前記ゲートドライバー領域の第１、第２駆動トランジスターのゲート電極、及び前記ゲートドライバー領域のコンタクト用ゲートパターンとを含むゲートパターンと、
　前記ゲートパターンが形成された前記基板上に形成されたゲート絶縁膜と、
　前記ゲート絶縁膜上に形成され、第１不純物領域、第２不純物領域、前記第１不純物領域及び第２不純物領域との間に形成されたチャンネル領域を含む活性層パターンと、
　前記活性層パターンと前記ゲート絶縁膜の上に形成され、前記画素領域のソース電極、ドレーン電極及びデータ配線と、前記パッド領域のデータパッドと、前記ゲートドライバー領域の第１、第２駆動トランジスターのソース電極及びドレーン電極、及び前記ゲートドライバー領域のコンタクト用データパターンを含むデータパターンと、
　前記データパターンが形成された基板上に形成され、前記画素領域のドレーン電極を部分的に露出する第１コンタクトホール、前記ゲートドライバー領域のコンタクト用ゲートパターンを露出する第２コンタクトホール、前記ゲートドライバー領域のコンタクト用データパターンを露出する第３コンタクトホール、前記パッド領域のゲートパッドを露出する第４コンタクトホール及び前記パッド領域のデータパッドを露出する第５コンタクトホールを含む第１層間絶縁膜と、
　前記第１層間絶縁膜上に形成され、前記第１コンタクトホールを通じて、前記画素領域のドレーン電極と連結される第１電極パターン、前記第２、第３コンタクトホールを通じて、前記ゲートドライバー領域のコンタクト用ゲートパターンと前記ゲートドライバー領域のコンタクト用データパターンを連結する第２電極パターン、及び前記第４、第５コンタクトホールを通じて前記パッド領域のゲートパッドと前記パッド領域のデータパッドを連結する第３電極パターンを含む電極パターン部とを含むことを特徴とする液晶表示パネル用基板。」
　
（補正後）
「【請求項１】
　画素用薄膜トランジスタが形成される画素領域、前記画素領域を取り囲む周辺領域で構成された液晶表示パネル用基板において、
　前記周辺領域の一側または両側の縁にはゲート駆動信号をゲート配線に印加するためのゲート駆動回路部が配置され、
　前記周辺領域は前記ゲート駆動回路部が配置されるゲートドライバー領域と前記画素領域と前記ゲートドライバー領域との間に位置するパッド領域を含み、
　透光性絶縁基板上に形成され、前記ゲート配線と、前記ゲート配線から分岐され、前記画素用薄膜トランジスタを構成するゲート電極と、前記パッド領域に形成され、前記ゲートラインの端部と接続されたゲートパッドと、前記ゲートドライバー領域に形成された前記ゲート駆動回路部の第１、第２駆動トランジスターのゲート電極、及び前記ゲートドライバー領域に形成され、前記第１及び第２駆動トランジスタを互いに接続するためのコンタクト用ゲートパターンとを含むゲートパターンと、
　前記ゲートパターンが形成された前記基板上に形成されたゲート絶縁膜と、
　前記ゲート絶縁膜上に形成され、前記画素用薄膜トランジスタを構成する第１不純物領域と、前記第１不純物領域から離隔された第２不純物領域、前記第１不純物領域及び第２不純物領域との間に形成されたチャンネル領域を含む活性層パターンと、
　前記活性層パターンと前記ゲート絶縁膜の上に形成され、前記ゲート配線と交差するデータ配線と、前記第１不純物領域とコンタクトされ、前記画素用薄膜トランジスタを構成するソース電極と、前記第２不純物領域とコンタクトされ、前記画素用薄膜トランジスタを構成するドレイン電極と前記パッド領域に形成され前記データラインの端部と接続されたデータパッドと、前記ゲートドライバー領域に形成された前記ゲート駆動回路部の第１、第２駆動トランジスタのソース電極及びドレーン電極、及び前記ゲートドライバー領域に形成され前記第１及び第２駆動トランジスタを互いに接続するためのコンタクト用データパターンを含むデータパターンと、
　前記データパターンが形成された基板上に形成され、前記画素用薄膜トランジスタのドレーン電極を部分的に露出する第１コンタクトホール、前記ゲートドライバー領域のコンタクト用ゲートパターンを露出する第２コンタクトホール、前記ゲートドライバー領域のコンタクト用データパターンを露出する第３コンタクトホール、前記パッド領域のゲートパッドを露出する第４コンタクトホール及び前記パッド領域のデータパッドを露出する第５コンタクトホールを含む第１層間絶縁膜と、
　前記第１層間絶縁膜上に形成され、前記第１コンタクトホールを通じて、前記画素領域のドレーン電極と連結される第１電極パターン、前記第２、第３コンタクトホールを通じて、前記ゲートドライバー領域のコンタクト用ゲートパターンと前記ゲートドライバー領域のコンタクト用データパターンを連結する第２電極パターン、及び前記第４、第５コンタクトホールを通じて前記パッド領域のゲートパッドと前記パッド領域のデータパッドを連結する第３電極パターンを含む電極パターン部とを含み、
　前記第１電極パターン、前記第２電極パターン、及び前記第３電極パターンは、同一材質で同時に形成されることを特徴とする液晶表示パネル用基板。」
　
２　本件補正についての検討
（１）補正事項の整理
　本件補正を整理すると次のとおりである。
［補正事項１］
　平成２０年１０月８日付けの手続補正書により補正された請求項１（以下「旧請求項１」という。）の「画素領域、パッド領域、及びゲートドライバー領域で構成された液晶表示パネル用基板において、」を、
「画素用薄膜トランジスタが形成される画素領域、前記画素領域を取り囲む周辺領域で構成された液晶表示パネル用基板において、
　前記周辺領域の一側または両側の縁にはゲート駆動信号をゲート配線に印加するためのゲート駆動回路部が配置され、
　前記周辺領域は前記ゲート駆動回路部が配置されるゲートドライバー領域と前記画素領域と前記ゲートドライバー領域との間に位置するパッド領域を含み、」とする。
［補正事項２］
　旧請求項１の「透光性絶縁基板上に形成され、前記画素領域のゲート電極及びゲート配線と、前記パッド領域のゲートパッドと、前記ゲートドライバー領域の第１、第２駆動トランジスターのゲート電極、及び前記ゲートドライバー領域のコンタクト用ゲートパターンとを含むゲートパターン」を、
「透光性絶縁基板上に形成され、前記ゲート配線と、前記ゲート配線から分岐され、前記画素用薄膜トランジスタを構成するゲート電極と、前記パッド領域に形成され、前記ゲートラインの端部と接続されたゲートパッドと、前記ゲートドライバー領域に形成された前記ゲート駆動回路部の第１、第２駆動トランジスターのゲート電極、及び前記ゲートドライバー領域に形成され、前記第１及び第２駆動トランジスタを互いに接続するためのコンタクト用ゲートパターンとを含むゲートパターン」とする。
［補正事項３］
　旧請求項１の「前記ゲート絶縁膜上に形成され、第１不純物領域、第２不純物領域、前記第１不純物領域及び第２不純物領域との間に形成されたチャンネル領域を含む活性層パターン」を、
「前記ゲート絶縁膜上に形成され、前記画素用薄膜トランジスタを構成する第１不純物領域と、前記第１不純物領域から離隔された第２不純物領域、前記第１不純物領域及び第２不純物領域との間に形成されたチャンネル領域を含む活性層パターン」とする。
［補正事項４］
　旧請求項１の「前記活性層パターンと前記ゲート絶縁膜の上に形成され、前記画素領域のソース電極、ドレーン電極及びデータ配線と、前記パッド領域のデータパッドと、前記ゲートドライバー領域の第１、第２駆動トランジスターのソース電極及びドレーン電極、及び前記ゲートドライバー領域のコンタクト用データパターンを含むデータパターン」を、
「前記活性層パターンと前記ゲート絶縁膜の上に形成され、前記ゲート配線と交差するデータ配線と、前記第１不純物領域とコンタクトされ、前記画素用薄膜トランジスタを構成するソース電極と、前記第２不純物領域とコンタクトされ、前記画素用薄膜トランジスタを構成するドレイン電極と前記パッド領域に形成され前記データラインの端部と接続されたデータパッドと、前記ゲートドライバー領域に形成された前記ゲート駆動回路部の第１、第２駆動トランジスタのソース電極及びドレーン電極、及び前記ゲートドライバー領域に形成され前記第１及び第２駆動トランジスタを互いに接続するためのコンタクト用データパターンを含むデータパターン」とする。
［補正事項５］
　旧請求項１の「前記画素領域のドレーン電極を部分的に露出する第１コンタクトホール」を、
「前記画素用薄膜トランジスタのドレーン電極を部分的に露出する第１コンタクトホール」とする。
［補正事項６］
　旧請求項１の「とを含む」を、
「とを含み、
　前記第１電極パターン、前記第２電極パターン、及び前記第３電極パターンは、同一材質で同時に形成される」とする。
　
（２）新規事項の追加の有無について
　以下、補正事項１ないし補正事項６について検討する。
ア　補正事項１について
　本願の願書に最初に添付された明細書（以下「当初明細書」という。また、本願の願書に最初に添付された明細書又は図面をまとめて「当初明細書等」という。）の段落【００２１】、【００２２】、【００２７】〜【００２９】及び図１、２、４、５並びに７に記載されており、補正事項１は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入しないものである。
　したがって、補正事項１は、当初明細書等に記載した事項の範囲内においてなされたものである。
　
イ　補正事項２について
　補正事項２を整理すると以下のとおりである。
（補正事項２−１）
　補正前の「前記画素領域のゲート電極及びゲート配線」を、「前記ゲート配線と、前記ゲート配線から分岐され、前記画素用薄膜トランジスタを構成するゲート電極」とする。
（補正事項２−２）
　補正前の「前記パッド領域のゲートパッド」を、「前記パッド領域に形成され、前記ゲートラインの端部と接続されたゲートパッド」とする。
（補正事項２−３）
　補正前の「前記ゲートドライバー領域の第１、第２駆動トランジスターのゲート電極」を、「前記ゲートドライバー領域に形成された前記ゲート駆動回路部の第１、第２駆動トランジスターのゲート電極」とする。
（補正事項２−４）
　補正前の「前記ゲートドライバー領域のコンタクト用ゲートパターン」を、「前記ゲートドライバー領域に形成され、前記第１及び第２駆動トランジスタを互いに接続するためのコンタクト用ゲートパターン」とする。
　
　以下、補正事項２−１ないし補正事項２−４について検討する。
（ａ）補正事項２−１について
　補正事項２−１について、当初明細書等の段落【００２８】、【００４９】、図９に記載されている。
　
（ｂ）補正事項２−２について
　補正事項２−２について、当初明細書等の段落【００７７】、【００７８】、図３０、図３１に記載されている。　
　
（ｃ）補正事項２−３について
　補正事項２−３について、当初明細書等の段落【００７３】、【００７８】、図３１に記載されている。　
　
（ｄ）補正事項２−４について
　「コンタクト用ゲートパターン」、「コンタクトゲートパターン」については当初明細書等の段落【００３５】、【００３７】、【００３８】、【００４２】、【００４４】、【００４９】、【００６０】、【００６１】、【００６５】、【００６７】、【００６８】、【００７１】、【００８８】、【００９１】、【００９５】、【０１００】、【０１０２】、【０１０６】並びに【０１０７】、及び図７並びに図８に記載されているが、「コンタクト用ゲートパターン」が「ゲートドライバー領域に形成されたゲート駆動回路部の第１及び第２駆動トランジスタを互いに接続するための」ものであることは当初明細書等に記載も示唆もされておらず、かつ、当初明細書等の記載から自明な事項であるとも認められない。また、ゲートドライバー領域の「ゲートパターン」が記載されている図３０、図３１、図４２又は図４３には「コンタクト用ゲートパターン」の符号「１１２ｆ」は記載されていない。
　したがって、補正事項２−４は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入しないものではない。
　よって、補正事項２−４は、当初明細書等に記載した事項の範囲内においてなされたものではない。
　
（ｅ）補正事項２についてのまとめ
　以上のとおりであるから、補正事項２は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入しないものではないから、当初明細書等に記載した事項の範囲内においてなされたものではない。
　
ウ　補正事項３について
　補正事項３について、当初明細書等の段落段落【００３１】及び図７に記載されており、補正事項３は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入しないものである。
　したがって、補正事項３は、当初明細書等に記載した事項の範囲内においてなされたものである。
　
エ　補正事項４について
　補正事項４を整理すると以下のとおりである。
（補正事項４−１）
　補正前の「前記画素領域のソース電極、ドレーン電極及びデータ配線」を、「前記ゲート配線と交差するデータ配線と、前記第１不純物領域とコンタクトされ、前記画素用薄膜トランジスタを構成するソース電極と、前記第２不純物領域とコンタクトされ、前記画素用薄膜トランジスタを構成するドレイン電極と」とする。
（補正事項４−２）
　補正前の「前記パッド領域のデータパッド」を、「前記パッド領域に形成され前記データラインの端部と接続されたデータパッド」とする。
（補正事項４−３）
　補正前の「前記ゲートドライバー領域の第１、第２駆動トランジスターのソース電極及びドレーン電極」を、「前記ゲートドライバー領域に形成された前記ゲート駆動回路部の第１、第２駆動トランジスタのソース電極及びドレーン電極」とする。
（補正事項４−４）
　補正前の「前記ゲートドライバー領域のコンタクト用データパターン」を、「前記ゲートドライバー領域に形成され前記第１及び第２駆動トランジスタを互いに接続するためのコンタクト用データパターン」とする。       
　
  以下、補正事項４−１ないし補正事項４−４について検討する。
（ａ）補正事項４−１について
　補正事項４−１について、当初明細書等の段落【００３２】、及び図３０、図３３、図３６並びに図３９に記載されている。
　
（ｂ）補正事項４−２について
　「データパッド」あるいはデータパッドの符号「１２０ｄ」については当初明細書等の段落【００３４】、【００３６】、【００３７】、【００４３】、【００４４】、【００６８】、【００８３】、【００８８】、【００９２】、【０１０１】並びに【０１０２】、及び図７、図８、図３０、図３３に記載されているが、「データパッド」が「前記データラインの端部と接続された」ものであることは当初明細書等に記載も示唆もされておらず、かつ、当初明細書等の記載から自明な事項であるとも認められない。また、「データパターン」のうち「データライン（データ配線）」（符号は１２０ｉ、１４４または２２０）が記載されている図１１、図２１、図３９、又はゲートドライバー領域の「データパターン」について記載されている図４５には、いずれも「データパッド」の符号「１２０ｄ」は記載されていない。
　したがって、補正事項４−２は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入しないものではない。
　よって、補正事項４−２は、当初明細書等に記載した事項の範囲内においてなされたものではない。
　
（ｃ）補正事項４−３について    
　補正事項４−３について、当初明細書等の段落【００３２】、【００８４】ないし【００８６】、及び図７、図８、図３０並びに図３３に記載されている。
　
（ｄ）補正事項４−４について
　「コンタクト用データパターン」、「コンタクトデータパターン」については当初明細書等の段落【００３５】、【００３７】、【００３８】、【００４２】、【００４４】、【００６０】、【００６１】、【００６５】、【００６７】、【００６８】、【００７１】、【００８８】、【００９１】、【００９５】、【０１００】、【０１０２】、【０１０６】並びに【０１０７】、及び図７並びに図８に記載されているが、「コンタクト用データパターン」が「ゲートドライバー領域に形成されたゲート駆動回路部の第１及び第２駆動トランジスタを互いに接続するための」ものであることは当初明細書等に記載も示唆もされておらず、かつ、当初明細書等の記載から自明な事項であるとも認められない。また、ゲートドライバー領域の「データパターン」が記載されている図３０、図３３、図４２又は図４５には「コンタクト用データパターン」の符号「１２０ｈ」は記載されていない。
  したがって、補正事項４−４は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入しないものではない。
　よって、補正事項４−４は、当初明細書等に記載した事項の範囲内においてなされたものではない。
　
（ｅ）補正事項４についてのまとめ
　以上のとおりであるから、補正事項４は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入しないものではないから、当初明細書等に記載した事項の範囲内においてなされたものではない。
　
オ　補正事項５について
　補正事項５について、当初明細書等の段落【００３５】、図７、図８、図３０、図３４、図３６並びに図４０に記載されており、補正事項５は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入しないものである。
　したがって、補正事項５は、当初明細書等に記載した事項の範囲内においてなされたものである。
　
カ　補正事項６について
　補正事項６について、当初明細書等の段落【００３９】、【００６１】、【００６８】、【００８９】ないし【００９２】に記載されており、補正事項６は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入しないものである。
　したがって、補正事項６は、当初明細書等に記載した事項の範囲内においてなされたものである。
　
キ　新規事項の追加の有無についてのむすび
　以上のとおり、本件補正は、補正事項２及び補正事項４を含むものであるから、本件補正は、特許法第１７条の２第３項（平成１４年法律第２４号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第３項をいう。以下同じ。）に規定する要件を満たしていない。
　
（３）補正の目的の適否について
　上記（２）において検討したとおり、本件補正は、特許法第１７条の２第３項に規定する要件を満たしていないが、その目的の適否についても予備的に検討する。
　
ア　補正事項１について
　補正事項１は、補正前の「画素領域」について、「画素用薄膜トランジスタが形成される」という構成を追加して「画素領域」を限定し、さらに、補正前の「パッド領域、及びゲートドライバー領域」を「前記画素領域を取り囲む周辺領域」とするとともに、「前記周辺領域の一側または両側の縁にはゲート駆動信号をゲート配線に印加するためのゲート駆動回路部が配置され、
　前記周辺領域は前記ゲート駆動回路部が配置されるゲートドライバー領域と前記画素領域と前記ゲートドライバー領域との間に位置するパッド領域を含み、」という構成を追加して、補正前の「パッド領域、及びゲートドライバ領域」を限定するものであり、特許請求の範囲の限定的減縮を目的とするものである。
　　
イ　補正事項２について
　上記（２）イにおいて整理した補正事項２を再度整理すると以下のとおりである。
（補正事項２−１）
　補正前の「前記画素領域のゲート電極及びゲート配線」について、補正前の「前記画素領域の」を削除するとともに、補正前の「ゲート電極」について、「前記ゲート配線から分岐され、前記画素用薄膜トランジスタを構成する」という構成を追加して「ゲート電極」を限定し、「前記ゲート配線と、前記ゲート配線から分岐され、前記画素用薄膜トランジスタを構成するゲート電極」とする。
（補正事項２−２）
　補正前の「前記パッド領域のゲートパッド」について、「前記パッド領域の」を「前記パッド領域に形成され、」とするとともに、補正前の「ゲートパッド」について、「前記ゲートラインの端部と接続された」という構成を追加して「ゲートパッド」を限定し、「前記パッド領域に形成され、前記ゲートラインの端部と接続されたゲートパッド」とする。
（補正事項２−３）
　補正前の「前記ゲートドライバー領域の第１、第２駆動トランジスターのゲート電極」について、「前記ゲートドライバー領域の第１、第２駆動トランジスター」を「前記ゲートドライバー領域に形成された前記ゲート駆動回路部の第１、第２駆動トランジスター」として「第１、第２駆動トランジスター」を限定し、「前記ゲートドライバー領域に形成された前記ゲート駆動回路部の第１、第２駆動トランジスターのゲート電極」とする。
（補正事項２−４）
　補正前の「前記ゲートドライバー領域のコンタクト用ゲートパターン」について、「前記ゲートドライバー領域の」を「前記ゲートドライバー領域に形成され、」とするとともに、補正前の「コンタクト用ゲートパターン」について、「前記第１及び第２駆動トランジスタを互いに接続するための」という構成を追加して「コンタクト用ゲートパターン」を限定し、「前記ゲートドライバー領域に形成され、前記第１及び第２駆動トランジスタを互いに接続するためのコンタクト用ゲートパターン」とする。
　
　以下、補正事項２−１ないし補正事項２−４について検討する。
（ａ）補正事項２−１について
　補正事項２−１は、補正前の「ゲート電極及びゲート配線」について、補正前の「前記画素領域の」を削除している。
　「ゲート電極」についての補正事項２−１は、上記のように、補正前の「前記画素領域の」を削除しているが、「前記画素用薄膜トランジスタを構成する」という構成を追加して補正前の「ゲート電極」を限定しており、本件補正後の請求項１には「画素用薄膜トランジスタが形成される画素領域」と記載されていることから、特許請求の範囲の限定的減縮を目的とするものである。
　「ゲート配線」についての補正事項２−１は、上記のように、補正前の「前記画素領域の」を削除しているから、請求項の削除、特許請求の範囲の限定的減縮、誤記の訂正、拒絶理由通知に示す事項についてする明りょうでない記載の釈明のいずれを目的とするものでもない。
　
（ｂ）補正事項２−２について
　補正前の「ゲートパッド」を限定するものであり、特許請求の範囲の限定的減縮を目的とするものである。
　
（ｃ）補正事項２−３について
　補正前の「前記ゲートドライバー領域の第１、第２駆動トランジスターのゲート電極」を限定するものであり、特許請求の範囲の限定的減縮を目的とするものである。
　
（ｄ）補正事項２−４について
　補正前の「前記ゲートドライバー領域のコンタクト用ゲートパターン」を限定するものであり、特許請求の範囲の限定的減縮を目的とするものである。
　
（ｅ）補正事項２についてのまとめ
　以上のとおりであり、補正事項２は補正事項２−１を含むから、補正事項２は、特許法第１７条の２第４項のいずれの号に掲げる事項を目的とするものにも該当しない。
　　
ウ　補正事項３について
　補正事項３は、補正前の「第１不純物領域」について、「前記画素用薄膜トランジスタを構成する」という構成を追加して「第１不純物領域」を限定するとともに、「と」を追加して、「前記画素用薄膜トランジスタを構成する第１不純物領域と」とし、さらに、補正前の「第２不純物領域」について、「前記第１不純物領域から離隔された」という構成を追加して「第２不純物領域」を限定するものであり、特許請求の範囲の限定的減縮を目的とするものである。
　
エ　補正事項４について
　上記（２）エにおいて整理した補正事項４を再度整理すると以下のとおりである。
（補正事項４−１）
　補正前の「前記画素領域のソース電極、ドレーン電極及びデータ配線」について、補正前の「前記画素領域の」を削除し、補正前の「ソース電極」について、「前記第１不純物領域とコンタクトされ、前記画素用薄膜トランジスタを構成する」という構成を追加して「ソース電極」を限定し、補正前の「ドレーン電極」について、「前記第２不純物領域とコンタクトされ、前記画素用薄膜トランジスタを構成する」という構成を追加して「ドレーン電極」を限定するとともに、「ドレーン電極」を「ドレイン電極」と誤記を訂正し、補正前の「データ配線」について、「前記ゲート配線と交差する」という構成を追加して「データ配線」を限定し、「前記ゲート配線と交差するデータ配線と、前記第１不純物領域とコンタクトされ、前記画素用薄膜トランジスタを構成するソース電極と、前記第２不純物領域とコンタクトされ、前記画素用薄膜トランジスタを構成するドレイン電極と」とする。
（補正事項４−２）
　補正前の「前記パッド領域のデータパッド」について、「前記パッド領域の」を「前記パッド領域に形成され」とするとともに、「データパッド」について、「前記データラインの端部と接続された」という構成を追加して「データパッド」を限定し、「前記パッド領域に形成され前記データラインの端部と接続されたデータパッド」とする。
（補正事項４−３）
　補正前の「前記ゲートドライバー領域の第１、第２駆動トランジスターのソース電極及びドレーン電極」について、「前記ゲートドライバー領域の」を「前記ゲートドライバー領域に形成された」とするとともに、「第１、第２駆動トランジスター」について、「前記ゲート駆動回路部の」という構成を追加して「第１、第２駆動トランジスター」を限定するとともに「第１、第２駆動トランジスター」を「第１、第２駆動トランジスタ」と誤記を訂正し、「前記ゲートドライバー領域に形成された前記ゲート駆動回路部の第１、第２駆動トランジスタのソース電極及びドレーン電極」とする。
（補正事項４−４）
　補正前の「前記ゲートドライバー領域のコンタクト用データパターン」について、「前記ゲートドライバー領域の」を「前記ゲートドライバー領域に形成され」とするとともに、「コンタクト用データパターン」について、「前記第１及び第２駆動トランジスタを互いに接続するための」という構成を追加して「コンタクト用データパターン」限定し、「前記ゲートドライバー領域に形成され前記第１及び第２駆動トランジスタを互いに接続するためのコンタクト用データパターン」とする。       
　
  以下、補正事項４−１ないし補正事項４−４について検討する。
（ａ）補正事項４−１について
　補正事項４−１は、補正前の「前記画素領域のソース電極、ドレーン電極及びデータ配線」について、補正前の「前記画素領域の」を削除している。
　「ソース電極」についての補正事項４−１は、上記のように、補正前の「前記画素領域の」を削除しているが、「前記画素用薄膜トランジスタを構成する」という構成を追加して補正前の「ソース電極」を限定しており、本件補正後の請求項１には「画素用薄膜トランジスタが形成される画素領域」と記載されていることから、特許請求の範囲の限定的減縮を目的とするものである。
　「ドレーン電極」についての補正事項４−１は、上記のように、補正前の「前記画素領域の」を削除しているが、「前記画素用薄膜トランジスタを構成する」という構成を追加して補正前の「ドレーン電極」を限定しており、本件補正後の請求項１には「画素用薄膜トランジスタが形成される画素領域」と記載されていることから、特許請求の範囲の限定的減縮及び誤記の訂正を目的とするものである。  
　「データ配線」についての補正事項４−１は、「前記ゲート配線と交差する」という構成を追加して補正前の「データ配線」を限定しているが、上記のように、補正前の「前記画素領域の」を削除しているから、請求項の削除、特許請求の範囲の限定的減縮、誤記の訂正、拒絶理由通知に示す事項についてする明りょうでない記載の釈明のいずれを目的とするものでもない。
　したがって、補正事項４−１は、請求項の削除、特許請求の範囲の限定的減縮、誤記の訂正、拒絶理由通知に示す事項についてする明りょうでない記載の釈明のいずれを目的とするものでもない。
　　　　
（ｂ）補正事項４−２について
　補正前の「前記パッド領域のデータパッド」を限定するものであり、特許請求の範囲の限定的減縮を目的とするものである。
　
（ｃ）補正事項４−３について    
　補正前の「前記ゲートドライバー領域の第１、第２駆動トランジスターのソース電極及びドレーン電極」を限定するとともに誤記を訂正するものであり、特許請求の範囲の限定的減縮及び誤記の訂正を目的とするものである。
　
（ｄ）補正事項４−４について
　補正前の「前記ゲートドライバー領域のコンタクト用データパターン」を限定するものであり、特許請求の範囲の限定的減縮を目的とするものである。
　
（ｅ）補正事項４についてのまとめ
　以上のとおりであり、補正事項４は補正事項４−１を含むから、補正事項４は、特許法第１７条の２第４項のいずれの号に掲げる事項を目的とするものにも該当しない。
　
オ　補正事項５について
　補正前の「ドレーン電極」について「前記画素領域の」を削除しているが、「前記画素用薄膜トランジスタを構成の」という構成を追加して補正前の「ドレーン電極」を限定しており、本件補正後の請求項１には「画素用薄膜トランジスタが形成される画素領域」と記載されていることから、補正事項５は特許請求の範囲の限定的減縮を目的とするものである。
　
カ　補正事項６について
　補正前の「前記第１電極パターン、前記第２電極パターン、及び前記第３電極パターン」を限定しており、特許請求の範囲の限定的減縮を目的とするものである。
　
キ　補正の目的の適否についてのむすび
　以上のとおり、本件補正は、補正事項２及び補正事項４を含むものであるから、本件補正は、特許法第１７条の２第４項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項をいう。以下同じ。）に規定する要件を満たしていない。
　
（４）独立特許要件について
ア　検討の前提
　上記（２）及び（３）において検討したとおり、本件補正は、特許法第１７条の２第３項に規定する要件を満たしていなく、しかも、特許法第１７条の２第４項に規定する要件を満たしていないが、本件補正のうちの補正事項１、補正事項３及び補正事項５は特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当するものと認められるから、本件補正後による補正後の特許請求の範囲の請求項１に記載されている事項により特定される発明が特許出願の際独立して特許を受けることができるものであるかについて、更に予備的に検討する。 
　
イ　本件補正後の発明
　本件補正後の請求項１に係る発明は、上記「１　補正の内容」に記載したとおりである。
　
ウ　当審の検討
　本件補正により、旧請求項１に対して、「前記第１電極パターン、前記第２電極パターン、及び前記第３電極パターンは、同一材質で同時に形成される」という事項が追加された。
　当該事項は、「同時に形成される」との「製造方法による物の特定」を含み、「前記第１電極パターン、前記第２電極パターン、及び前記第３電極パターン」が「同時に形成されていない」ものと「物」として区別がつかず、「前記第１電極パターン、前記第２電極パターン、及び前記第３電極パターン」の構成をどのように規定しているのか発明を適切に特定することができず、発明の範囲が不明確である。
　よって、本件補正後の請求項１に係る発明は、特許法第３６条第６項第２号に規定する要件を満たしていないから、本件補正後の請求項１に記載されている事項により特定される発明は、特許出願の際独立して特許を受けることができない。
　
エ　独立特許要件についてのまとめ
　以上のとおり、本件補正後の発明が、特許出願の際独立して特許を受けることができないものであるから、請求項１についての補正を含む本件補正は、特許法第１７条の２第５項において準用する同法第１２６条第５項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項をいう。以下同じ。）の規定に適合しない。
　
３　補正却下の決定についてのむすび
　以上検討したとおり、本件補正は、特許法第１７条の２第３項及び第４項に規定する要件を満たしておらず、かつ、特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合しないものであるから、同法第１５９条第１項で読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
第３　本願発明
　平成２１年１０月１日付に提出された手続補正書による補正は上記のとおり却下されたので、本願の請求項１ないし３５に係る発明は、平成２０年１０月８日に提出された手続補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１ないし３５に記載された事項により特定されるとおりのものであり、そのうちの請求項１に係る発明（以下「本願発明」という。）は、その請求項１に記載されている事項により特定される上記「第２　１　補正の内容」の（補正前）の箇所に記載したとおりのものであり、分説すると以下のとおりである。
　
【請求項１】
（構成ａ）「画素領域、パッド領域、及びゲートドライバー領域で構成された液晶表示パネル用基板において」、
（構成ｂ）「透光性絶縁基板上に形成され、前記画素領域のゲート電極及びゲート配線と、前記パッド領域のゲートパッドと、前記ゲートドライバー領域の第１、第２駆動トランジスターのゲート電極、及び前記ゲートドライバー領域のコンタクト用ゲートパターンとを含むゲートパターンと」、
（構成ｃ）「前記ゲートパターンが形成された前記基板上に形成されたゲート絶縁膜と」、
（構成ｄ）「前記ゲート絶縁膜上に形成され、第１不純物領域、第２不純物領域、前記第１不純物領域及び第２不純物領域との間に形成されたチャンネル領域を含む活性層パターンと」、
（構成ｅ）「前記活性層パターンと前記ゲート絶縁膜の上に形成され、前記画素領域のソース電極、ドレーン電極及びデータ配線と、前記パッド領域のデータパッドと、前記ゲートドライバー領域の第１、第２駆動トランジスターのソース電極及びドレーン電極、及び前記ゲートドライバー領域のコンタクト用データパターンを含むデータパターンと」、
（構成ｆ）「前記データパターンが形成された基板上に形成され、前記画素領域のドレーン電極を部分的に露出する第１コンタクトホール、前記ゲートドライバー領域のコンタクト用ゲートパターンを露出する第２コンタクトホール、前記ゲートドライバー領域のコンタクト用データパターンを露出する第３コンタクトホール、前記パッド領域のゲートパッドを露出する第４コンタクトホール及び前記パッド領域のデータパッドを露出する第５コンタクトホールを含む第１層間絶縁膜と」、
（構成ｇ）「前記第１層間絶縁膜上に形成され、前記第１コンタクトホールを通じて、前記画素領域のドレーン電極と連結される第１電極パターン、前記第２、第３コンタクトホールを通じて、前記ゲートドライバー領域のコンタクト用ゲートパターンと前記ゲートドライバー領域のコンタクト用データパターンを連結する第２電極パターン、及び前記第４、第５コンタクトホールを通じて前記パッド領域のゲートパッドと前記パッド領域のデータパッドを連結する第３電極パターンを含む電極パターン部と」
（構成ｈ）「を含むことを特徴とする液晶表示パネル用基板。」
　
第４　特許法第３６条第６項第１号に規定する要件について
１　本願発明の技術的範囲について
（１）本願発明の上記（構成ｂ）の「ゲートパターン」についてみると、当該「ゲートパターン」が、「前記画素領域のゲート電極及びゲート配線」と、「前記パッド領域のゲートパッド」と、「前記ゲートドライバー領域の第１、第２駆動トランジスターのゲート電極」、及び「前記ゲートドライバー領域のコンタクト用ゲートパターン画素領域」とを「含む」ことが特定されているのみであり、「ゲートパターン」の「前記画素領域のゲート電極」又は「ゲート配線」と、「前記パッド領域のゲートパッド」と、「前記ゲートドライバー領域の第１、第２駆動トランジスターのゲート電極」、又は「前記ゲートドライバー領域のコンタクト用ゲートパターン画素領域」が、異なる材質で形成されたもの、あるいは同じ材質で形成されているが異なる工程で形成されたものであっても、本願発明の範囲に含まれることが明らかである。
　
（２）次に、上記（構成ｅ）の「データパターン」についてみると、当該「データパターン」が、「前記画素領域のソース電極」、「ドレーン電極」及び「データ配線」と、「前記パッド領域のデータパッド」と、「前記ゲートドライバー領域の第１、第２駆動トランジスターのソース電極」及び「ドレーン電極」、及び「前記ゲートドライバー領域のコンタクト用データパターン」を「含む」ことが特定されているのみであり、「データパターン」の「前記画素領域のソース電極」、「ドレーン電極」又は「データ配線」と、「前記パッド領域のデータパッド」と、「前記ゲートドライバー領域の第１、第２駆動トランジスターのソース電極」及び「ドレーン電極」、及び「前記ゲートドライバー領域のコンタクト用データパターン」が、異なる材質で形成されたもの、あるいは同じ材質で形成されているが異なる工程で形成されたものであっても、本願発明の範囲に含まれることが明らかである。
　
（３）次に、上記（構成ｇ）の「電極パターン部」についてみると、当該「電極パターン部」が、「前記第１コンタクトホールを通じて、前記画素領域のドレーン電極と連結される第１電極パターン」、「前記第２、第３コンタクトホールを通じて、前記ゲートドライバー領域のコンタクト用ゲートパターンと前記ゲートドライバー領域のコンタクト用データパターンを連結する第２電極パターン」、及び「前記第４、第５コンタクトホールを通じて前記パッド領域のゲートパッドと前記パッド領域のデータパッドを連結する第３電極パターン」を「含む」ことが特定されているのみであり、「電極パターン部」の当該「第１電極パターン」、「第２電極パターン」、又は「第３電極パターン」が、異なる材質で形成されたもの、あるいは同じ材質で形成されているが異なる工程で形成されたものであっても、本願発明の範囲に含まれることが明らかである。
　
（４）したがって、本願発明における「ゲートパターン」、「データパターン」及び「電極パターン部」は、これらの３つの要素それぞれが、電極、配線、コンタクト用パターン電極パターンの特定のパーツを「含む」ことを特定するのみであり、すなわち、当該特定のパーツが当該３つの要素のどれに含まれるかの「属性」を特定しているのみである。しかも、当該３つの要素それぞれにおける、当該特定のパーツの電気的な接続関係、空間的な配置、材質、又は形成工程のいずれについても特定されていない。
　
（５）よって、本願発明の「液晶表示用パネル基板」は、「透光性基板上」に形成され、上記（構成ｂ）に記載の「特定のパーツ」と、「前記活性層パターンと前記ゲート絶縁膜の上」に形成され、上記（構成ｅ）に記載の「特定のパーツ」と、「前記第１層間絶縁膜上」に形成され、上記（構成ｇ）に記載の「特定のパーツ」を含むものであれば、当該特定のパーツの電気的な接続関係、空間的な配置、材質、又は形成工程がどのようなものであるかに関係なく、本願発明の技術的範囲に含まれることは明らかである。
　
２　本願の発明の詳細な説明の記載について
（１）本願の発明の詳細な説明には、【発明の属する技術分野】、【発明が解決しようとする課題】、【課題を解決するための手段】の欄に以下の事項が記載されており、【発明の実施の形態】の欄に記載された実施の形態のうち、上記（構成ｂ）、（構成ｅ）及び（構成ｇ）に関連する事項として以下の事項が記載されている。また、【発明の効果】の欄に以下の事項が記載されている（下線は当合議体において付加したもの。）。
　また、発明の詳細な説明の【発明の実施の形態】の欄に、〈実施例１〉については段落【００２７】〜【００４０】に、〈実施例２〉については段落【００４０】〜【００４５】に、〈実施例３〉については段落【００４７】〜【００６５】に、〈実施例４〉については段落【００６６】〜【００７２】に、〈実施例５〉については段落【００７２】〜【００９６】に、〈実施例６〉については段落【００９７】〜【０１０４】に、それぞれ実施形態１ないし実施形態６が開示されている。
　
ａ　「【０００１】
【発明の属する技術分野】本発明は、薄膜トランジスター及びその製造方法に関するものであり、より詳細には、液晶表示装置でゲートドライバーを非晶質シリコン薄膜トランジスター基板に集積させた液晶表示パネル用非晶質シリコン薄膜トランジスター及びその製造方法に関するものである。」
　
ｂ　「【００１１】
【発明が解決しようとする課題】本発明の
第１目的
同一物質で作ることができる複数の構成要素を同一の層に形成
第２目的
【００１２】本発明の
第３の目的
ゲート駆動ドライバーを薄膜トランジスター基板の一側又は両側縁に形成
第４目的
　
ｃ　「【００１３】
【課題を解決するための手段】・・・
【００１９】このように、本発明は
ゲート駆動領域の面積を最小化
マスクの数
　
ｄ　「【００２９】ゲートパターン（１１２ａ、１１２ｂ、１１２ｃ、１１２ｄ、１１２ｅ、１１２ｆ）は約２５００Aの厚さでなる単一層、望ましくは下部層が約５００Aのクロム（Ｃｒ）から成り、上部層が約２０００AのＡｌＮｄ合金でなる複層構造を有する。画素領域とゲートドライバー領域との間にパッド領域が位置し、パッド領域にはゲートパターンと同一層で形成されるゲートパッド１１２ｃが配置されている。画素領域のゲートラインの延長線はゲートパッド１１２ｃに電気的に連結される。」
「【００３２】活性層パターン（１１８ａ、１１８ｂ、１１８ｃ、１１８ｄ、１１６ａ、１１６ｂ）上に、前記第１不純物領域１１８ａ、１１８ｃとコンタクトするソース電極１２０ａ、１２０ｅ、第２不純物領域１１８ｂ、１１８ｄとコンタクトするドレーン電極１２０ｂ、１２０ｆ及び前記ソース電極１２０ａ、１２０ｅと連結され、前記ゲート配線と直交するデータ配線（図示せず）を含むデータパターンが配置される。」
「【００３４】ゲートドライバー領域のドレーン電極１２０ｆと離隔され、下部ストレージ電極１１２ｅとの間にゲート絶縁膜１１４を挿入した状態でオーバーラップされる上部ストレージ電極１２０ｇがゲート絶縁膜１１４上に配置される。画素領域とゲートドライバー領域との間に位置するパッド領域に画素領域及びゲートドライバー領域のデータパターン（１２０ａ、１２０ｂ、１２０ｃ、１２０ｄ、１２０ｅ、１２０ｆ、１２０ｇ）と同一層で形成されるデータパッド１２０ｄが配置される。」
「【００３７】第１乃至第５コンタクトホールを含む保護膜１３０上に、第１コンタクトホール（Ｈ１）を通じて画素領域のドレーン電極１２０ｂと連結される画素領域（又は第１電極パターン）１４０、第２、第３コンタクトホール（Ｈ２、Ｈ３）を通じてゲートドライバー領域の露出されたコンタクト用ゲートパターン１１２ｆと露出されたコンタクト用データパターン１２０ｈを互いに電気的に連結する第２電極パターン１４２と、第４、第５コンタクトホール（Ｈ４、Ｈ５）を通じてパッド領域のゲートパッド１１２ｃとデータパッド１２０ｄを互いに電気的に連結する第３電極パターン１４３を含む電極パターン部が配置されている。」   
「【００３８】ここで、ゲートドライバー領域の第２電極パターン１４２とパッド領域の第３電極パターン１４３は、ゲートパターンの一部とデータパターンの一部を互いに電気的に連結すると言う点で、同一の類型のコンタクト端子にみなされる。このような、コンタクト部分の詳細構成を図４９に示す。図４９を参照すると、コンタクト用ゲートパターン１１２ｆの一端は、第２コンタクトホール（Ｈ２）を通じて露出され、コンタクト用データパターン１２０ｈの一端は第３コンタクトホール（Ｈ３）を通じて露出され、これらは第２電極パターン１４２により互いに電気的に連結される。ここで、第２、第３コンタクトホール（Ｈ２、Ｈ３）は、その端部長さがコンタクト用ゲートパターン１１２ｆとコンタクト用データパターン１２０ｈの端部より約４μｍほど長く形成することが望ましく、第２電極パターン１４２の幅は、コンタクト用ゲートパターン１１２ｆとコンタクト用データパターン１２０ｈの一側辺から約５μｍずつ、全体幅では約１０μｍほど大きく設計することが望ましい。」
「【００３９】本発明の液晶表示装置薄膜トランジスター基板が透過形液晶表示装置に適用される場合、第１電極パターン１４０、第２電極パターン１４２及び第３電極パターン１４３は、透明材質のインジウム錫酸化物（ＩＴＯ：Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ）やインジウムジンク酸化物（ＩＺＯ：Ｉｎｄｉｕｍ　Ｚｉｎｃ　Ｏｘｉｄｅ）により構成され、反射型である場合不透明なクロム（Ｃｒ）や、アルミニウムネドニウム（ＡｌＮｄ）により構成される。
【００４０】特に、反射電極が特定な凹凸構造を有する場合、
保護膜として
感光性有機絶縁膜が使用
パターニング工程を少なくとも１回省略することができるようにする
・・・」
　
ｅ　「【００４６】実施形態１と実施形態２によると、
周辺領域でのコンタクトを最小
ゲートドライバー領域で画素電極の使用範囲をコンタクト部位に限定して電極種類に関係なしに回路特性が影響を及ぼさない
　
ｆ　「【００４９】遮断膜（図示せず）上に、ゲートライン２１２ａ、ゲートライン２１２ａから分岐されたゲート電極２１２ｄ及びゲート電極２１２ｄから延びる下部ストレージ電極パターン２１２ｂ、２１２ｃを含むゲートパターンが形成されており、このゲートパターンによって画素領域の縁を取囲む開曲線構造を構成している。図面には図示しなかったが、ゲートパターンと同一な層の周辺領域に外部の集積回路から照射信号の印加を受けるためのゲートパッド（図示せず）と、コンタクトゲートパターンが画素領域のゲートパターンと共に形成される。
【００５０】ゲートパターンはアルミニウム（Ａｌ）又はアルミニウムネドニウム（ＡｌＮｄ）のようなアルミニウム合金の単一層や、クロム（Ｃｒ）上にアルミニウム又はアルミニウムネドニウム（ＡｌＮｄ）合金が積層された多重層により構成することができる。このゲートパターンは、前述した単一層や多重層をスパッタリング法により約２０００乃至３０００Aの厚さで基板上に蒸着し、通常のフォトリソグラフィを用いてパターニングすることにより形成される（
第１マスク
「【００５３】外因性非晶質シリコン膜（ｎ＋ａ−Ｓｉ）２１８の全面にソース／ドレーン電極用メタル層２２０が物理的気相蒸着法、例えばスパッタリング法により形成される。ソース／ドレーン電極用メタル層２２０と下部の三層膜２１４、２１６、２１８が１回の活性マスクを用いてパターニングされる。」
「【００６０】一方、図面には図示していないが、ゲートドライバー領域のコンタクトゲートパターンを露出する第２コンタクトホール及びゲートドライバー領域のコンタクトデータパターンを露出する第３コンタクトホールが第１コンタクトホール２２３と共に形成される（第３マスク）。次に、図１４、図２３及び図２９に示すように、結果的な基板の全面にスパッタリング方法によりメタル膜を約１５００Aの厚さで蒸着する。
【００６１】図２３に示すように、蒸着されたメタル膜は
第４マスク
「【００６３】　第３実施形態の薄膜トランジスター基板の製造方法が透過形液晶表示装置に適用される場合、第１電極パターン２２４、第２電極パターンは透明材質のインジウム錫酸化物（ＩＴＯ：Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ）やインジウムジンク酸化物（ＩＺＯ：Ｉｎｄｉｕｍ　Ｚｉｎｃ　Ｏｘｉｄｅ）により構成され、反射型である場合不透明なクロム（Ｃｒ）や、アルミニウムネドニウム（ＡｌＮｄ）により構成される。」
「【００６４】特に、反射型液晶表示装置用薄膜トランジスター基板の反射電極が特定の凹凸構造を有する場合、
保護膜として
感光性有機絶縁膜を使用
パターニング工程を少なくとも１回省略できる
【００６５】本発明の第３実施形態によると、
活性層パターンとソース、ドレーン電極を一度のマスキング工程を通じて形成し、また、画素電極をパターニングするときに、ゲートドライバー領域の第１薄膜トランジスターのゲート側に延びたコンタクトゲートパターンと第２薄膜トランジスターのソース／ドレーン側に延びたコンタクトデータパターンを共に形成
薄膜トランジスターの形成のためのマスク数を４枚に減らすこと
　
ｇ　「【００７０】特に、反射型液晶表示装置用薄膜トランジスター基板の反射電極が特定な凹凸構造を有する場合、
保護膜として
感光性有機絶縁膜を使用
パターニング工程を少なくとも１回省略できる
【００７１】本発明の第４実施形態によると、
活性層パターンとソース、ドレーン電極を一度のマスキング工程を通じて形成し、また、画素電極をパターニングするときに、ゲートドライバー領域の第１薄膜トランジスターのゲート側に延びるコンタクトゲートパターンと第２薄膜トランジスターのソース／ドレーン側に延びるコンタクトデータパターンを共に形成する
薄膜トランジスターの形成のためのマスク数を４枚に減らすこと
【００７２】また、
データラインを画素電極と共に形成する
画素領域内におけるデータパターンの複雑な構造に基づく短絡又はオープン不良を防止すること
〈実施例５〉実施形態５では、ゲートドライバー領域でコンタクトを最小化し、最小の面積により回路を具現するようにパターンのレイアウトを設計することに注目する。」
　
ｈ　「【００７６】図３１、図３７、図４３及び図７に示すように、透明基板１０２上の画素領域にアルミニウム（Ａｌ）、又はアルミニウムネドニウム（ＡｌＮｄ）のようなアルミニウム含有メタルの単一層や、アルミニウム上にクロム（Ｃｒ）やモリブデン（Ｍｏ）合金が積層された多重層により構成されるゲートパターン１１２が形成される（
第１マスク
【００７７】画素領域のゲートパターン１１２は第１方向、即ち横方法に沿って水平に配列されたゲートライン１１２ｇと、隣接したゲート配線１１２ｇの間に配置され、ゲート配線１１２ｇと並行に配列されたキャパシタ下部配線１１２ｈ、キャパシタ下部配線１１２ｈとオーバーラップされ、単位画素領域内に形成されたキャパシタ下部パターン１１２ｉ及びゲートライン１１２ｇから分岐されたゲート電極１１２ａを含む。
【００７８】図３１に示すように、画素領域とゲートドライバー領域との間にゲートパッド１１２ｃが配置され、ゲートライン１１２ｇの一端に連結される。出力端（ＯＵＴ）であるゲートパッド１１２ｃは、外部から照射信号の印加を受けてゲートライン１１２ｇに印加する。第１駆動トランジスター（ＮＴ１）と第２駆動トランジスター（ＮＴ２）のゲート電極（１１２ｄ−１、１１２ｄ−２）は図４３の拡大図に図示された第３乃至第９トランジスター（ＮＴ３〜ＮＴ９）のゲートに比べて大きな幅を有する。また、第１駆動トランジスター（ＮＴ１）のゲート電極（１１２ｄ−１）は、隣接した第２駆動トランジスター（ＮＴ２）のゲート電極（１１２ｄ−２）側に延びた下部ストレージパターン１１２ｅを含む。」
「【００８２】活性層パターンを含む結果的な基板の上部に図３３に示すように、ソース／ドレーン電極層１２０を形成する（
第３マスク
【００８３】図３９に示すように、ドレーン電極１２０ｂは十分な蓄積容量の確保のために図３１に図示されたキャパシタ下部パターン１１２ｉと重畳する構造を有する。図３３に示すように、ゲートドライバー領域に図３１のゲートパッド１１２ｃに隣接するようにソース／ドレーンパッド１２０ｄが形成される。このゲートパッド１１２ｃとソース／ドレーンパッド１２０ｄは図３０に示すように、画素領域の画素電極と共に形成されるコンタクトパターンにより互いに電気的に連結される。
【００８４】図３３に示すように、第１、第２トランジスターのソース、ドレーン電極はインターデジタル（Ｉｎｔｅｒｄｉｇｉｔａｌ）構造で形成される。即ち、偶数番目電極１２０ｅは左側のソースパッドに共通連結され、奇数番目電極１２０ｆは右側のドレーンパッドに共通連結され、偶数番目電極１２０ｅが奇数番目電極１２０ｆの間に配置される。
【００８５】第２駆動トランジスター（ＮＴ２）の奇数番目電極１２０ｆは、図３１の第１駆動トランジスター（ＮＴ１）の下部ストレージパターン１１２ｅと重畳されるように幅方向に延びて、図６の回路図に示すように、第１駆動トランジスター（ＮＴ１）のソース電極１２０ｅとゲート電極１１２ｄとの間に連結されるキャパシタ（Ｃ）の上部電極として機能する。」
「【００８６】
第１、第２駆動トランジスター（ＮＴ１、ＮＴ２）のソース／ドレーン電極のインターデジタル構造
アモルファスシリコンにより製作されたトランジスターの駆動能力を十分に確保できるようにする。
「【００８９】このように、隣接して形成された第２、第３コンタクトホール（Ｈ２、Ｈ３）の対は、図３５に示すように表示領域に提供される画素電極パターン１４０と同時に形成されるコンタクト用電極パターンにより相互電気的に連結される。即ち、本発明ではゲートメタルパターンと、ソースパターンにより構成される信号ラインを互いに電気的に連結するためにコンタクトホールを形成し、このコンタクトホールを通じて画素電極パターンと同一材質の導電物質でコンタクトパターンを形成して連結する。
【００９０】次に、コンタクトホールの形成が完了すると、画素電極用メタル膜を全面に蒸着する。蒸着されたメタル膜は、通常のフォトリソグラフィによりパターニングされる（
第５マスク
【００９１】画素領域において形成される画素電極（第１電極パターン）１４０は図３５に示すような形状でなり、図３４に示すような保護膜１３０に形成された第１コンタクトホール（Ｈ１）を通じて、図３３に示すドレーン電極１２０ｂとコンタクトする。同様にして、図３５に示すように、周辺領域のゲートドライブ部分に形成された画素電極パターン（第２電極パターン）１４４は、各々図３４に示す第２、第３コンタクトホール（Ｈ２、Ｈ３）を通じて露出された図３３に示すコンタクト用ゲートパターン１１２ｆとコンタクト用データパターン１２０ｈを互いに電気的に連結する。
【００９２】また、図３５に示す周辺領域のパッド部分に形成された画素電極パターン（第３電極パターン）１４３は、各々図３４に示す第４、第５コンタクトホール（Ｈ４、Ｈ５）を通じて露出された図３３に示すデータパッド１２０ｄとゲートパッド１１２ｃを互いに電気的に連結する。前述した実施形態と同様に、第５実施例の薄膜トランジスター基板の製造方法が透過型液晶表示装置に適用される場合、第１電極パターン１４４、第２電極パターン１４０は透明材質のインジウム錫酸化物（ＩＴＯ：Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ）やインジウムジンク酸化物（ＩＺＯ：Ｉｎｄｉｕｍ　Ｚｉｎｃ　Ｏｘｉｄｅ）により構成され、反射型である場合不透明なクロム（Ｃｒ）や、アルミニウムネドニウム（ＡｌＮｄ）により構成される。
【００９３】透過型の場合は、透明導電膜がコンタクトパターンとして提供されるので、メタルパターンに比べて相対的に電気伝導度の低い透明導電膜を使用しても、コンタクト抵抗によるゲート駆動回路の電気的特性影響を最小化するために互いに連結されるコンタクトホールを最大限隣接して配置することが望ましい。また、ミスアラインメントによるコンタクト抵抗増加や接触不良を防止するためにコンタクトホールを十分にカバーすることができるようにコンタクトパターンのサイズに十分なマージンを確保することが望ましい。
【００９４】一方、反射型液晶表示装置用薄膜トランジスター基板の反射電極が特定な凹凸構造を有する場合、
保護膜として
感光性有機絶縁膜を使用
パターニング工程を少なくとも１回省略できる
【００９５】本発明の第５実施例によると、
画素電極をパターニングをするときに、ゲートドライブ領域の第１薄膜トランジスターのゲート側に延びたコンタクトゲートパターンと、第２薄膜トランジスターのソース／ドレーン側に延びたコンタクトデータパターンを画素電極パターンと同時に形成する
薄膜トランジスターの形成のためのマスクの数を５枚に減らすこと
【００９６】このように、
周辺領域でのコンタクトを最小化
ゲートドライバー領域で画素電極の使用範囲をコンタクト部位に限定して、電極種類に関係なしに回路特性が影響を受けない
　
ｉ　「【０１０３】・・・。第６実施形態によると、
周辺領域でのコンタクトを最小化
【０１０４】また、
ゲートドライバー領域で画素電極の使用範囲をコンタクト部位に限定して電極種類に関係なしに回路特性が影響を及ぼさない
　
ｊ　「【０１０５】
【発明の効果】上述したように、本発明によると、
周辺領域でのコンタクトを最小化
ゲートドライバー領域で画素電極の使用範囲をコンタクト部位に限定することによって、電極の種類に関係なしに、回路特性が影響を受けない
【０１０６】
活性層パターンとソース、ドレーン電極を一度のマスキング工程を通じて形成し、また、画素電極をパターニングするときにゲートドライバー領域の第１薄膜トランジスターのゲートで延びたコンタクト用ゲートパターンと、第２薄膜トランジスターのソース／ドレーン電極で延びたコンタクトデータパターンとを共に形成
薄膜トランジスターを形成するためのマスク数を４枚に減らすこと
【０１０７】さらに、
データラインを画素電極と共に形成すること
画素領域内におけるデータパターンの複雑さによる短絡又はオープン不良を防止すること
画素電極をパターニングするときにゲートドライブ領域の第１薄膜トランジスターのゲート側に延びたコンタクト用ゲートパターンと第２薄膜トランジスターのソース／ドレーン側に延びたコンタクトデータパターンを画素電極パターンと同時に形成する
薄膜トランジスターの形成のためのマスク数を５枚に減らすこと
【０１０８】また、
保護膜をアクリル系感光性有機物で形成すること
コンタクトホールの形成のための工程を減らして、工程を単純化させること
　
（２）以上より、発明の詳細な説明に記載されている発明の課題又は課題を解決するための手段に関連すると認められる事項、若しくは発明の効果に関連すると認められる事項は、以下の事項であると認められる。
　
ア　「発明の課題」に関連すると認められる事項は、次の事項である。
（ａ）【発明が解決しようとする課題】の欄の記載から、本発明の
「第１目的」は、「『同一物質で作ることができる複数の構成要素を同一の層に形成』してマスクの数を減らすことのできる液晶表示装置用非晶質シリコン薄膜トランジスターを提供すること」にあり、
「第２目的」は、「同一物質に使用できるいろいろな層を同一の層に形成してマスクの数を減らすことができる液晶表示装置用非晶質シリコン薄膜トランジスターの製造方法を提供すること」にあり、
「第３の目的」は、「『ゲート駆動ドライバーを薄膜トランジスター基板の一側又は両側縁に形成』した液晶表示装置の薄膜トランジスター基板を提供すること」にあり、
「第４目的」は、「ゲート駆動ドライバーのシフトレジスタを構成する互いに隣接した第１トランジスターのゲートと第２トランジスターのソース／ドレーンを別途のコンタクト工程なしに、画素電極を形成するときに共に形成して、工程を簡略化した薄膜トランジスター基板の製造方法を提供すること」にある。
　
（ｂ）【課題を解決するための手段】の欄の記載から、本発明は「ゲート駆動領域の面積を最小化すると同時に、非晶質薄膜トランジスターを形成するためのマスクの数を四枚乃至５枚に減らすこと」ができる。
　
（ｃ）「実施形態１」と「実施形態２」によると、「『周辺領域でのコンタクトを最小化』してパネルサイズに比べて、最小面積を有するゲート駆動ドライバー集積が可能になる。また、『ゲートドライバー領域で画素電極の使用範囲をコンタクト部位に限定して電極種類に関係なしに回路特性が影響を及ぼさない』ので、安定した回路が具現できる。」
　
（ｄ）「第３実施形態」によると、「『活性層パターンとソース、ドレーン電極を一度のマスキング工程を通じて形成し、また、画素電極をパターニングするときに、ゲートドライバー領域の第１薄膜トランジスターのゲート側に延びたコンタクトゲートパターンと第２薄膜トランジスターのソース／ドレーン側に延びたコンタクトデータパターンを共に形成する』ので、『薄膜トランジスターの形成のためのマスク数を４枚に減らすこと』ができる。」
　
（ｅ）「第４実施形態」によると、「『活性層パターンとソース、ドレーン電極を一度のマスキング工程を通じて形成し、また、画素電極をパターニングするときに、ゲートドライバー領域の第１薄膜トランジスターのゲート側に延びるコンタクトゲートパターンと第２薄膜トランジスターのソース／ドレーン側に延びるコンタクトデータパターンを共に形成する』ので、『薄膜トランジスターの形成のためのマスク数を４枚に減らすこと』ができ」、また、「『データラインを画素電極と共に形成する』ので、『画素領域内におけるデータパターンの複雑な構造に基づく短絡又はオープン不良を防止すること』ができる。」
　
（ｆ）「実施例５」の説明箇所の記載によると、「「第１、第２駆動トランジスター（ＮＴ１、ＮＴ２）のソース／ドレーン電極のインターデジタル構造」により、「アモルファスシリコンにより製作されたトランジスターの駆動能力を十分に確保できるようにする。」
　
（ｇ）「第５実施例」によると、「『画素電極をパターニングをするときに、ゲートドライブ領域の第１薄膜トランジスターのゲート側に延びたコンタクトゲートパターンと、第２薄膜トランジスターのソース／ドレーン側に延びたコンタクトデータパターンを画素電極パターンと同時に形成する』ので、『薄膜トランジスターの形成のためのマスクの数を５枚に減らすこと』ができ、このように、「『周辺領域でのコンタクトを最小化』してパネルサイズに比べて最小の面積を有するゲート駆動回路の集積が可能になる。また、『ゲートドライバー領域で画素電極の使用範囲をコンタクト部位に限定して、電極種類に関係なしに回路特性が影響を受けない』ので、安定された回路が具現される。」
　
（ｈ）「第６実施形態」によると、「『周辺領域でのコンタクトを最小化』してパネルサイズに比べて最小の面積を有するゲート駆動ドライバーの集積が可能になる。また、『ゲートドライバー領域で画素電極の使用範囲をコンタクト部位に限定して電極種類に関係なしに回路特性が影響を及ぼさない』ので、安定した回路が具現できる。」
　
イ　【発明の効果】の欄に記載されている事項は、次の事項である。
（ａ）「『周辺領域でのコンタクトを最小化』してパネルサイズに比べて、最小の面積を有するゲート駆動ドライバーの集積が可能になる。また、『ゲートドライバー領域で画素電極の使用範囲をコンタクト部位に限定することによって、電極の種類に関係なしに、回路特性が影響を受けない』ので、安定した回路を具現できる。」
　
（ｂ）「『活性層パターンとソース、ドレーン電極を一度のマスキング工程を通じて形成し、また、画素電極をパターニングするときにゲートドライバー領域の第１薄膜トランジスターのゲートで延びたコンタクト用ゲートパターンと、第２薄膜トランジスターのソース／ドレーン電極で延びたコンタクトデータパターンとを共に形成する』ので、『薄膜トランジスターを形成するためのマスク数を４枚に減らすこと』ができる。」
　
（ｃ）「『データラインを画素電極と共に形成すること』により、『画素領域内におけるデータパターンの複雑さによる短絡又はオープン不良を防止すること』ができる。」また、「『画素電極をパターニングするときにゲートドライブ領域の第１薄膜トランジスターのゲート側に延びたコンタクト用ゲートパターンと第２薄膜トランジスターのソース／ドレーン側に延びたコンタクトデータパターンを画素電極パターンと同時に形成する』ので、『薄膜トランジスターの形成のためのマスク数を５枚に減らすこと』ができる。」
　
（ｄ）「『保護膜をアクリル系感光性有機物で形成すること』により、『コンタクトホールの形成のための工程を減らして、工程を単純化させること』ができる。」
　
３　合議体の検討
（１）　「１　本願発明の技術的範囲について」で検討したように、本願発明における「ゲートパターン」、「データパターン」及び「電極パターン部」は、これらの３つの要素それぞれが、電極、配線、コンタクト用パターン電極パターンの特定のパーツを「含む」ことを特定するのみであり、すなわち、当該特定のパーツが当該３つの要素のどれに含まれるかの「属性」を特定しているのみである。したがって、当該特定のパーツを含む「液晶表示パネル用基板」であれば、当該特定のパーツの電気的な接続関係、空間的な配置、材質又は形成工程がどのようなものであるかに関係なく、本願発明の技術的範囲に含まれる。
　しかし、以下に詳述するように、発明の詳細な説明には、出願時の当業者の技術常識を勘案しても、本願発明の技術的範囲に含まれる「液晶表示パネル用基板」であれば本願発明の課題を解決できると当業者が認識できる程度に具体例や説明が記載されていない。
　
ア　上記２（２）ア（ａ）について
　本願発明は「物の発明」であるので、発明の詳細な説明に記載された上記第１目的ないし第４目的のうちの、第１目的及び第３目的について検討すると、本願発明において「同一物質で作ることができる複数の構成要素を同一の層に形成」することに関連する事項、又は、「ゲート駆動ドライバーを薄膜トランジスター基板の一側又は両側縁に形成」することに関連する事項が発明の課題を解決するための手段と認められるが、請求項において当該事項が反映されていない。
　したがって、補正後の請求項１は、発明の詳細な説明に記載された当該課題を解決することができないものである。
　
イ　上記２（２）ア（ｂ）について
　本願発明において、「ゲート駆動領域の面積を最小化」するため事項が発明の課題を解決するための手段と認められるが、請求項において、ゲートドライバー領域の配置等について反映されていない。そして、本願発明は「物の発明」であるから、「マスクの数」を減らすという課題ないし目的とは関連しないものである。
　したがって、補正後の請求項１は、発明の詳細な説明に記載された当該課題を解決することができないものである。
　
ウ　上記２（２）ア（ｃ）について
　本願発明において、「周辺領域でのコンタクトを最小化」することに関連する事項が発明の課題を解決するための手段と認められるが、請求項において、ゲートドライバー領域が第２コンタクトホール及び第３コンタクトホールを含み、パッド領域が第４コンタクトホール及び第５コンタクトホールを含むことは特定されているが、コンタクトあるいはコンタクトホールの配置等については特定されておらず、請求項において上記「周辺領域でのコンタクトを最小化」することに関連する事項が反映されていない。
　仮に、発明の詳細な説明の段落【００３８】の説明が、「コンタクトを最小化」することに関連する事項であるとしても、請求項には当該事項が反映されていない。
　また、本願発明において、「ゲートドライバー領域で画素電極の使用範囲をコンタクト部位に限定」することに関連する事項が発明の課題を解決するための手段と認められるが、請求項において当該事項が反映されておらず、「電極種類に関係なしに回路特性が影響を及ぼさない」ものとは限らないので、「安定した回路が具現できる」とは限らない。
　したがって、補正後の請求項１は、発明の詳細な説明に記載された当該課題を解決することができないものである。
　
エ　上記２（２）ア（ｄ）について
　本願発明において、「活性層パターンとソース、ドレーン電極を一度のマスキング工程を通じて形成し、また、画素電極をパターニングするときに、ゲートドライバー領域の第１薄膜トランジスターのゲート側に延びたコンタクトゲートパターンと第２薄膜トランジスターのソース／ドレーン側に延びたコンタクトデータパターンを共に形成する」ことに関連する事項が発明の課題を解決するための手段と認められる。しかし、本願発明は「物の発明」であり、請求項において当該事項が反映されていない。
　したがって、補正後の請求項１は、発明の詳細な説明に記載された当該課題を解決することができないものである。
　
オ　上記２（２）ア（ｅ）について
　本願発明において、「活性層パターンとソース、ドレーン電極を一度のマスキング工程を通じて形成し、また、画素電極をパターニングするときに、ゲートドライバー領域の第１薄膜トランジスターのゲート側に延びるコンタクトゲートパターンと第２薄膜トランジスターのソース／ドレーン側に延びるコンタクトデータパターンを共に形成する」ことに関連する事項が発明の課題を解決するための手段と認められる。しかし、本願発明は「物の発明」であり、請求項において当該事項が反映されていない。
　したがって、補正後の請求項１は、発明の詳細な説明に記載された当該課題を解決することができないものである。
　
カ　上記２（２）ア（ｆ）について
　本願発明において、「第１、第２駆動トランジスター（ＮＴ１、ＮＴ２）のソース／ドレーン電極のインターデジタル構造」ことに関連する事項が発明の課題を解決するための手段と認められるが、請求項において当該事項が反映されていないので、「アモルファスシリコンにより製作されたトランジスターの駆動能力を十分に確保できる」ようにすることが可能とは限らない。
　したがって、補正後の請求項１は、発明の詳細な説明に記載された当該課題を解決することができないものである。
　
キ　上記２（２）ア（ｇ）について
　本願発明において、「画素電極をパターニングをするときに、ゲートドライブ領域の第１薄膜トランジスターのゲート側に延びたコンタクトゲートパターンと、第２薄膜トランジスターのソース／ドレーン側に延びたコンタクトデータパターンを画素電極パターンと同時に形成する」ことに関連する事項が発明の課題を解決するための手段と認められる。しかし、本願発明は「物の発明」であり、請求項において当該事項が反映されていない。
　また、本願発明において、「周辺領域でのコンタクトを最小化」することに関連する事項が発明の課題を解決するための手段と認められるが、請求項において当該事項が反映されていない。
　仮に、発明の詳細な説明の段落【００３８】の説明が、「コンタクトを最小化」することに関連する事項であるとしても、請求項には当該事項が反映されていない。
　また、本願発明において、「ゲートドライバー領域で画素電極の使用範囲をコンタクト部位に限定」することに関連する事項が発明の課題を解決するための手段と認められるが、請求項において当該事項が反映されておらず、「電極種類に関係なしに回路特性が影響を受けない」ものとは限らないので、「安定された回路が具現される」とは限らない。
　したがって、補正後の請求項１は、発明の詳細な説明に記載された当該課題を解決することができないものである。
　
ク　上記２（２）ア（ｈ）について
　上記「ク　上記２（２）ア（ｃ）について」に記載したことと同様な理由で、請求項には発明を解決するための手段が反映されておらず、したがって、補正後の請求項１は、発明の詳細な説明に記載された当該課題を解決することができないものである。
　
ケ　上記２（２）イ（ａ）について
　上記「ク　上記２（２）ア（ｃ）について」に記載したことと同様な理由で、請求項には発明を解決するための手段が反映されておらず、したがって、補正後の請求項１は、発明の詳細な説明に記載された上記効果を奏するものではない。
　
コ　上記２（２）イ（ｂ）について
　上記「ク　上記２（２）ア（ｄ）について」に記載したことと同様な理由で、請求項には発明を解決するための手段が反映されておらず、したがって、補正後の請求項１は、発明の詳細な説明に記載された上記効果を奏するものではない。
　
サ　上記２（２）イ（ｃ）について
　本願発明において、「データラインを画素電極と共に形成すること」に関連する事項が発明の課題を解決するための手段と認められるが、本願発明は「物の発明」であり、請求項において当該事項が反映されていない。
　また、本願発明において、「画素電極をパターニングするときにゲートドライブ領域の第１薄膜トランジスターのゲート側に延びたコンタクト用ゲートパターンと第２薄膜トランジスターのソース／ドレーン側に延びたコンタクトデータパターンを画素電極パターンと同時に形成する」ことに関連する事項が発明の課題を解決するための手段と認められるが、本願発明は「物の発明」であり、請求項において当該事項が反映されていない。
　したがって、補正後の請求項１は、発明の詳細な説明に記載された上記効果を奏するものではない。
　
シ　上記２（２）イ（ｄ）について
　本願発明において、「保護膜をアクリル系感光性有機物で形成すること」に関連する事項が発明の課題を解決するための手段と認められる。しかし、本願発明は「物の発明」であり、請求項において当該事項が反映されていないので、「コンタクトホールの形成のための工程を減らして、工程を単純化させること」ができるとが限らない。
　したがって、補正後の請求項１は、発明の詳細な説明に記載された上記効果を奏するものではない。
　
（２）したがって、本願発明は、請求項において、発明の詳細な説明に記載された、発明を解決するための手段が反映されていないため、本願発明は、本願の発明の詳細な説明に記載された所期の課題を解決することができないものであり、しかも、発明の詳細な説明に記載された所期の効果を奏するものでもないから、発明の詳細な説明に記載したものということができない。
　
（３）よって、本願発明は特許法第３６条第６項第１号に規定する要件を満たしていない。
　　
第５　むすび　
　以上のとおりであるから、本願は、他の請求項に係る発明について検討するまでもなく、拒絶をすべきものである。 
　よって、結論のとおり審決する。