【手続補正書】
【提出日】平成17年9月27日(2005.9.27)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
行及び列に配置された複数の画素から成る画素アレイであって、各々の前記列内の前記画素が選択的に列出力線に接続された画素アレイと；
第１の数の第１処理回路から成る第１ディジタル化回路であって、前記第１処理回路の各々が、前記列出力線のそれぞれに結合された第１ディジタル化回路と；
第２の数の第２処理回路から成る第２ディジタル化回路であって、前記第２処理回路の各々が、前記列出力線のそれぞれに結合された第２ディジタル化回路とを具えて、
前記列出力線の各々が、前記第１ディジタル化回路及び前記第２ディジタル化回路の各々における少なくとも１つの処理回路に画素信号を供給する
ことを特徴とするイメージングシステム。
【請求項２】
前記第１の数の第１処理回路の各々が、サンプル−ホールド回路とアナログ−ディジタル変換器とを具えて、
前記サンプル−ホールド回路が、前記列出力線のうちの１本に結合された第１入力と、第１出力と、前記サンプル−ホールド回路に結合された第１イネーブル線とを具えて、
前記アナログ−ディジタル変換器が、前記第１出力に結合された第２入力と、第２出力と、前記アナログ−ディジタル変換器に結合された第２イネーブル線とを具えている
ことを特徴とする請求項１に記載のイメージングシステム。
【請求項３】
前記第２の数の第２処理回路の各々が、サンプル−ホールド回路とアナログ−ディジタル変換器とを具えて、
前記サンプル−ホールド回路が、前記列出力線のうちの１本に結合された第３入力と、第３出力と、前記サンプル−ホールド回路に結合された第３イネーブル線とを具えて、
前記アナログ−ディジタル変換器が、前記第３出力に結合された第４入力と、第４出力と、前記アナログ−ディジタル変換器に結合された第４イネーブル線とを具えている
ことを特徴とする請求項２に記載のイメージングシステム。
【請求項４】
前記第１の数が前記第２の数に等しいことを特徴とする請求項３に記載のイメージングシステム。
【請求項５】
前記第１イネーブル線及び前記第３イネーブル線が共通の第１制御信号を搬送することを特徴とする請求項３に記載のイメージングシステム。
【請求項６】
前記第２イネーブル線及び前記第４イネーブル線が共通の第２制御信号を搬送することを特徴とする請求項５に記載のイメージングシステム。
【請求項７】
前記第１ディジタル化回路がさらに、第３の数の第３処理回路を具えて、前記第３の数の第３処理回路の各々が前記列出力線のそれぞれに結合され、
前記第３の数の第３処理回路の各々が、サンプル−ホールド回路とアナログ−ディジタル変換器とを具えて、
前記サンプル−ホールド回路が、前記列出力線のうちの１本に結合された第５入力と、第５出力と、前記サンプル−ホールド回路に結合された第５イネーブル線とを具えて、
前記アナログ−ディジタル変換器が、前記第５出力に結合された第６入力と、第６出力と、前記アナログ−ディジタル変換器に結合された第６イネーブル線とを具えている
ことを特徴とする請求項３に記載のイメージングシステム。
【請求項８】
前記第２ディジタル化回路がさらに、第４の数の第４処理回路を具えて、前記第４の数の第４処理回路の各々が前記列出力線のそれぞれに結合され、
前記第４の数の第４処理回路の各々が、サンプル−ホールド回路とアナログ−ディジタル変換器とを具えて、
前記サンプル−ホールド回路が、前記列出力線のうちの１本に結合された第７入力と、第７出力と、前記サンプル−ホールド回路に結合された第７イネーブル線とを具えて、
前記アナログ−ディジタル変換器が、前記第７出力に結合された第８入力と、第８出力と、前記アナログ−ディジタル変換器に結合された第８イネーブル線とを具えている
ことを特徴とする請求項７に記載のイメージングシステム。
【請求項９】
前記第３の数が前記第１の数に等しいことを特徴とする請求項８に記載のイメージングシステム。
【請求項１０】
前記第３の数が前記第４の数に等しいことを特徴とする請求項８に記載のイメージングシステム。
【請求項１１】
参照ビームを発生するレーザーと；
ホログラフィック媒体と；
前記レーザーと前記ホログラフィック媒体との間に配置された第１光学系と；
イメージングシステムと；
前記ホログラフィック媒体と前記イメージングシステムとの間に、前記ホログラフィック媒体によって前記参照ビームから生成される回折ビームに沿って配置された第２光学系とを具えたホログラフィックメモリーシステムにおいて、
前記イメージングシステムが、
行及び列に配置された複数の画素から成る画素アレイであって、各々の前記列内の前記画素が選択的に列出力線に接続された画素アレイと；
第１の数の第１処理回路から成る第１ディジタル化回路であって、前記第１処理回路の各々が、前記列出力線のそれぞれに結合された第１ディジタル化回路と；
第２の数の第２処理回路から成る第２ディジタル化回路であって、前記第２処理回路の各々が、前記列出力線のそれぞれに結合された第２ディジタル化回路と；
前記列出力線の各々が、前記第１ディジタル化回路及び前記第２ディジタル化回路の各々における少なくとも１つの処理回路に画素信号を供給する
ことを特徴とするホログラフィックメモリーシステム。
【請求項１２】
前記イメージングシステムにおける前記第１の数の第１処理回路の各々が、サンプル−ホールド回路とアナログ−ディジタル変換器とを具えて、
前記サンプル−ホールド回路が、前記列出力線のうちの１本に結合された第１入力と、第１出力と、前記サンプル−ホールド回路に結合された第１イネーブル線とを具えて、
前記アナログ−ディジタル変換器が、前記第１出力に結合された第２入力と、第２出力と、前記アナログ−ディジタル変換器に結合された第２イネーブル線とを具えている
ことを特徴とする請求項１１に記載のホログラフィックメモリーシステム。
【請求項１３】
前記イメージングシステムにおける前記第２の数の第２処理回路の各々が、サンプル−ホールド回路とアナログ−ディジタル変換器とを具えて、
前記サンプル−ホールド回路が、前記列出力線のうちの１本に結合された第３入力と、第３出力と、前記サンプル−ホールド回路に結合された第３イネーブル線とを具えて、
前記アナログ−ディジタル変換器が、前記第３出力に結合された第４入力と、第４出力と、前記アナログ−ディジタル変換器に結合された第４イネーブル線とを具えている
ことを特徴とする請求項１２に記載のホログラフィックメモリーシステム。
【請求項１４】
前記第１の数が前記第２の数に等しいことを特徴とする請求項１３に記載のホログラフィックメモリーシステム。
【請求項１５】
前記第１イネーブル線及び前記第３イネーブル線が共通の第１制御信号を搬送することを特徴とする請求項１３に記載のホログラフィックメモリーシステム。
【請求項１６】
前記第２イネーブル線及び前記第４イネーブル線が共通の第２制御信号を搬送することを特徴とする請求項１５に記載のホログラフィックメモリーシステム。
【請求項１７】
前記第１ディジタル化回路がさらに、第３の数の第３処理回路を具えて、前記第３の数の第３処理回路の各々が前記列出力線のそれぞれに結合され、
前記第３の数の第３処理回路の各々が、サンプル−ホールド回路とアナログ−ディジタル変換器とを具えて、
前記サンプル−ホールド回路が、前記列出力線のうちの１本に結合された第５入力と、第５出力と、前記サンプル−ホールド回路に結合された第５イネーブル線とを具えて、
前記アナログ−ディジタル変換器が、前記第５出力に結合された第６入力と、第６出力と、前記アナログ−ディジタル変換器に結合された第６イネーブル線とを具えている
ことを特徴とする請求項１３に記載のホログラフィックメモリーシステム。
【請求項１８】
前記第２ディジタル化回路がさらに、第４の数の第４処理回路を具えて、前記第４の数の第４処理回路の各々が前記列出力線のそれぞれに結合され、
前記第４の数の第４処理回路の各々が、サンプル−ホールド回路とアナログ−ディジタル変換器とを具えて、
前記サンプル−ホールド回路が、前記列出力線のうちの１本に結合された第７入力と、第７出力と、前記サンプル−ホールド回路に結合された第７イネーブル線とを具えて、
前記アナログ−ディジタル変換器が、前記第７出力に結合された第８入力と、第８出力と、前記アナログ−ディジタル変換器に結合された第８イネーブル線とを具えている
ことを特徴とする請求項１７に記載のホログラフィックメモリーシステム。
【請求項１９】
前記第３の数が前記第１の数に等しいことを特徴とする請求項１８に記載のホログラフィックメモリーシステム。
【請求項２０】
前記第３の数が前記第４の数に等しいことを特徴とする請求項１８に記載のホログラフィックメモリーシステム。
【請求項２１】
画素アレイの互いに逆の側の付近に配置された第１ディジタル化回路と第２ディジタル化回路とを有するイメージングシステムを動作させる方法であって、前記画素アレイが、複数の共通出力線経由で前記第１ディジタル化回路及び前記第２ディジタル化回路に結合され、前記方法が、
現在選択されている行に、第２の数の画素信号を前記複数の共通出力線に出力させるステップと；
前記第１ディジタル化回路において、前記第２の数の画素信号をサンプル−ホールドするステップと；
前記第２ディジタル化回路において、先にサンプル−ホールドされている第１の数の画素信号をディジタル形式に変換するステップとを具えて、
前記第１ディジタル化回路における前記サンプル−ホールドと、前記第２ディジタル化回路における前記ディジタル形式への変換とを、ほぼ同時に開始する
ことを特徴とするイメージングシステムの動作方法。
【請求項２２】
さらに、
次に選択した行に、第３の数の画素信号を前記複数の共通出力線に出力させるステップと；
前記第１ディジタル化回路において、前記第２の数の画素信号をディジタル形式に変換するステップと；
前記第２ディジタル化回路において、前記第３の数の画素信号をサンプル−ホールドするステップとを具えて；
前記第１ディジタル化回路における前記ディジタル形式への変換と、前記第２ディジタル化回路における前記サンプル−ホールドとを、ほぼ同時に開始する
ことを特徴とする請求項２１に記載の方法。
【請求項２３】
画素アレイの第１の側の付近に配置された第１ディジタル化回路及び第２ディジタル化回路と、前記画素アレイの前記第１の側とは逆の側の付近に配置された第３ディジタル化回路及び第４ディジタル化回路とを有するイメージングシステムを動作させる方法であって、前記画素アレイが、複数の共通出力線経由で前記第１ディジタル化回路、前記第２ディジタル化回路、前記第３ディジタル化回路、及び前記第４ディジタル化回路に結合されているイメージングシステムの動作方法において、
現在選択している行に、第２の数の画素信号を前記複数の共通出力線に出力させるステップと；
前記第１ディジタル化回路において、前記第２の数の画素信号をサンプル−ホールドするステップと；
前記第２ディジタル化回路において、先にサンプル−ホールドされている第１の数の画素信号をディジタル形式に変換するステップと；
次に選択した行に、第３の数の画素信号を前記複数の共通出力線に出力させるステップと；
前記第３ディジタル化回路において、前記第３の数の画素信号をサンプル−ホールドするステップと；
前記第４ディジタル化回路において、先にサンプル−ホールドされている前記第２の数の画素信号をディジタル形式に変換するステップとを具えて、
前記第１ディジタル化回路における前記サンプル−ホールドと、前記第２ディジタル化回路における前記ディジタル形式への変換とを、ほぼ同時に開始して、
前記第３ディジタル化回路における前記サンプル−ホールドと、前記第４ディジタル化回路における前記ディジタル形式への変換とを、ほぼ同時に開始する
ことを特徴とするイメージングシステムの動作方法。