【事件の表示】
　特願２００３−５５５５７２「エッチング停止層としてポリシリコン再酸化層を使用することによって、シリコン層の凹部を減少する窒化オフセットスペーサ」拒絶査定不服審判事件〔平成１５年　７月　３日国際公開、ＷＯ０３／５４９４８、平成１７年　５月１９日国内公表、特表２００５−５１４７６５〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯 
　
　本願は，平成１４年１２月１９日（パリ条約による優先権主張２００１年１２月２０日，アメリカ合衆国）を国際出願日とする出願であって，平成２１年１０月２７日付けの拒絶理由通知に対して，平成２２年４月５日に手続補正書及び意見書が提出されたが，同年５月２１日付けで拒絶査定がされ，これに対し，同年９月２４日に審判請求がされるとともに，同日付で手続補正書が提出され，その後当審において，平成２３年１２月２日付けで審尋がされ，平成２４年３月６日に回答書が提出されたものである。 
　 
第２　平成２２年９月２４日付けの手続補正について 
　 
１　本件補正の内容 
　平成２２年９月２４日に提出された手続補正書による補正（以下「本件補正」という。）は，補正前の特許請求の範囲の請求項１，１０を，補正後の特許請求の範囲の請求項１，１０と補正するものであって，補正前後の特許請求の範囲は，以下のとおりである。
　
　（１）補正前
「【請求項１】
　基板上にゲート電極を形成するステップと、
　前記基板および前記ゲート電極上にポリシリコン再酸化層を形成するステップと、
　前記ポリシリコン再酸化層上に窒化物層をたい積するステップと、
　前記窒化物層を異方性エッチングし、前記ゲート電極上に窒化物オフセット・スペーサを形成するように、前記ポリシリコン再酸化層上で前記異方性エッチングを停止するステップと、
　前記窒化物層がエッチングされた後、前記基板中にソース／ドレイン拡張部の形成、前記オフセット・スペーサ上にサイドウォール・スペーサの形成、前記基板中にソース／ドレインの形成をこの順で実行するステップと、
　を含む、半導体デバイスを形成する方法。
…（中略）…
　【請求項１０】
　基板上にゲート電極を形成するステップと、
　前記基板上にエッチング停止層を形成するステップと、
　前記エッチング停止層上に窒化物層を形成するステップと、
　前記ゲート電極上にオフセット・スペーサを形成するように前記窒化物層をエッチングし、前記エッチングを前記エッチング停止層上で停止するステップと、
　前記窒化物層がエッチングされた後、前記基板中にソース／ドレイン拡張部の形成、前記オフセット・スペーサ上にサイドウォール・スペーサの形成、前記基板中にソース／ドレインの形成をこの順で実行するステップと、
　を含む、半導体デバイスを形成する方法。
…（後略）…」
　
（２）補正後
「【請求項１】
　基板上にゲート電極を形成するステップと、
　前記基板および前記ゲート電極上にポリシリコン再酸化層を形成するステップと、
　前記ポリシリコン再酸化層上に窒化物層をたい積するステップと、
　前記窒化物層を異方性エッチングし、前記ゲート電極上に窒化物オフセット・スペーサを形成するように、前記ポリシリコン再酸化層上で前記異方性エッチングを停止するステップと、
　前記窒化物層がエッチングされた後に前記基板中にソース／ドレイン拡張部を形成し、続いて前記オフセット・スペーサ上にサイドウォール・スペーサを形成し、続いて前記基板中にソース／ドレインを形成するステップと、
　を含む、半導体デバイスを形成する方法。
…（中略）…
　【請求項１０】
　基板上にゲート電極を形成するステップと、
　前記基板上にエッチング停止層を形成するステップと、
　前記エッチング停止層上に窒化物層を形成するステップと、
　前記ゲート電極上にオフセット・スペーサを形成するように前記窒化物層をエッチングし、前記エッチングを前記エッチング停止層上で停止するステップと、
　前記窒化物層がエッチングされた後に前記基板中にソース／ドレイン拡張部を形成し、続いて前記オフセット・スペーサ上にサイドウォール・スペーサを形成し、続いて前記基板中にソース／ドレインを形成するステップと、
　を含む、半導体デバイスを形成する方法。
…（後略）…。」
　　
２ 補正事項の整理
　本件補正のうち，特許請求の範囲についての補正事項を整理すると，以下のとおりである。　
　
（補正事項） 
　本件補正前の請求項１，１０の「前記窒化物層がエッチングされた後、前記基板中にソース／ドレイン拡張部の形成、前記オフセット・スペーサ上にサイドウォール・スペーサの形成、前記基板中にソース／ドレインの形成をこの順で実行するステップ」を，本件補正後の請求項１の「前記窒化物層がエッチングされた後に前記基板中にソース／ドレイン拡張部を形成し、続いて前記オフセット・スペーサ上にサイドウォール・スペーサを形成し、続いて前記基板中にソース／ドレインを形成するステップ」と補正すること。 
　
３　補正の目的の適否 
　補正事項は，本件補正前の「前記窒化物層がエッチングされた後、前記基板中にソース／ドレイン拡張部の形成、前記オフセット・スペーサ上にサイドウォール・スペーサの形成、前記基板中にソース／ドレインの形成をこの順で実行するステップ」との記載を本件補正後の「前記窒化物層がエッチングされた後に前記基板中にソース／ドレイン拡張部を形成し、続いて前記オフセット・スペーサ上にサイドウォール・スペーサを形成し、続いて前記基板中にソース／ドレインを形成するステップ」との記載に改めることにより，記載を明りょうにするものであるから，特許法第１７条の２第４項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項をいう。以下同じ。）に掲げる明りょうでない記載の釈明を目的とするものに該当する。 
　したがって，本件補正は特許法第１７条の２第４項に規定する要件を満たすものである。
　
４　新規事項の追加の有無
　補正事項が，当初明細書のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものであることは明らかであり，本件補正は，当初明細書等に記載された事項の範囲内においてなされたものであるから，特許法第１７条の２第３項（平成１４年法律第２４号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第３項をいう。以下同じ。）に規定する要件を満たすものである。
　
５　補正の検討のまとめ
　したがって，本件補正は特許法第１７条の２第３項及び第４項に規定する要件を満たすものであり、適法に補正がなされたものである。
　 
第３　本願発明について 
　 
１　本願発明 
　本件補正は，上記のとおり適法になされたものであるから，本願の請求項１〜１９に係る発明は，本件補正により補正された明細書及び図面の記載からみて，その特許請求の範囲の請求項１〜１９に記載されている事項により特定されるとおりのものであり，その内の請求項１に係る発明（以下「本願発明」という。）は，第２，１，（２）に補正後の請求項１として記載したとおりのものである。 
　 
２　引用例に記載された発明
　本願の優先権主張の日前に日本国内において頒布され，原査定の根拠となった拒絶の理由において引用された特開平５−３２０６号公報（以下「引用例」という。）には，「オフセットゲート構造トランジスタおよびその製造方法」（発明の名称）に関して，図１，４〜５，２３〜２７とともに以下の記載がある（なお，下線は当合議体にて付加したものである。）。
　
（１）「【０００１】
【産業上の利用分野】この発明はオフセットゲート構造トランジスタに係わり、特に駆動能力を改善できる
オフセットゲート構造トランジスタとその製造方法
　
（２）「【００１２】
【実施例】以下、この発明を図面を参照して、実施例により説明する。なお、この説明において、全図にわたり、共通部分には共通の参照符号を用いることで、重複説明を避けることにする。
図１は、この発明の第１の実施例に係わるオフセットゲート構造ＭＯＳＦＥＴの断面図である。
　
（３）「【００１７】この発明によれば、見かけ上のゲート絶縁膜の厚さＴOX２を、ＴOX１と同等、あるいはそれ以下とできる。この結果、特にオフセット領域における電界を高めることができる。次に、この発明の第１の実施例に係わるＭＯＳＦＥＴの製造方法について、図４〜図７を参照して説明する。図４〜図７はそれぞれ、この発明の第１の実施例に係わるＭＯＳＦＥＴを製造工程順に示した断面図である。
【００１８】先ず、図４に示すように、ｐ型シリコン基板１０上に、ゲート絶縁膜１２となる例えばシリコン酸化膜を、熱酸化法により、形成する。次いで、全面に、ゲート電極となるポリシリコン膜を、例えばＣＶＤ法により形成する。次いで、例えば写真蝕刻技術を用いて、ポリシリコン膜、シリコン酸化膜を順次エッチングし、ゲート絶縁膜１２およびゲート電極１４を得る。
【００１９】次いで、
図５に示すように、全面に、サイドウォール１６となる例えばシリコン窒化膜を、ＣＶＤ法により、形成する。次いで、例えば異方性エッチングであるＲＩＥ法により、シリコン窒化膜を、エッチングする。これにより、ゲート電極１４の側面上にシリコン窒化膜が残され、サイドウォール１６が得られる。
　
（４）「【００４３】次いで、図２２に示すように、図２１の工程から引き続いて熱処理を行う、あるいはタングステン膜４４を除去してから、再度、熱処理を行うことにより、タングステン原子を含むシリコン領域３９，４１を、シリサイド化し、シリサイド領域４０，４２を得る。また、これと同時に、注入された不純物イオンが活性化され、ソース／ドレイン拡散層１８が得られる。以上の工程により、第３の実施例に係わるＭＯＳＦＥＴが形成される。次に、図２３〜図２７を参照して、この発明の第４の実施例に係わるＭＯＳＦＥＴについて説明する。図２３は、この発明の第４の実施例に係わるＭＯＳＦＥＴの断面図である。
【００４４】
図２３に示すように、ゲート電極１４の側面上には、絶縁膜４８が形成されている。この絶縁膜４８は基板１０の表面上にも形成されている。サイドウォール１６は絶縁膜４８上に形成されている。
【００４５】このような構成の場合、絶縁膜４８の膜厚とゲート絶縁膜１２の膜厚との関係を、次のようにすると、第１〜第３の実施例と同様、オフセット領域１００を充分に反転できる効果が得られる。すなわち、ゲート絶縁膜１２の誘電率をε１、その膜厚をＴ１とし、絶縁膜４８の誘電率をε２、その基板上の膜厚をＴ２、およびゲート電極側面上の膜厚をＴ３とそれぞれ仮定した場合、
Ｔ１／ε１  ≧  （Ｔ２＋Ｔ３）／ε２
Ｔ１／（Ｔ２＋Ｔ３）  ≧  ε１／ε２                    …（１）
とすれば良い。ゲート絶縁膜１２および絶縁膜４８それぞれに、具体的な絶縁物を仮定をして計算すると次のようになる。ゲート絶縁膜１２がシリコン酸化膜、絶縁膜４８がシリコン酸化膜でそれぞれ形成されている場合、シリコン酸化膜の誘電率を、３．９と仮定すると、
Ｔ１／３．９  ≧  （Ｔ２＋Ｔ３）／３．９
Ｔ１  ≧  Ｔ２＋Ｔ３                            …（２）
【００４６】また、ゲート絶縁膜１２がシリコン酸化膜、絶縁膜４８がシリコン窒化膜でそれぞれ形成されている場合、シリコン酸化膜の誘電率を３．９、シリコン窒化膜の誘電率を７．８と仮定すると、
Ｔ１／３．９  ≧  （Ｔ２＋Ｔ３）／７．８
２・Ｔ１  ≧  Ｔ２＋Ｔ３                            …（３）
【００４７】尚、この実施例では、
１００オングストロームの膜厚を有するシリコン酸化膜でゲート絶縁膜１２を形成し、４０オングストロームの膜厚を有するシリコン酸化膜で絶縁膜４８を形成した。また、サイドウォール１６は、シリコン窒化膜で形成した。
【００４８】まず、
図２４に示すように、ｐ型シリコン基板１０上に、図４に示す工程と同様な方法により、１００オングストロームの膜厚を有するシリコン酸化膜からなるゲート絶縁膜１２、及びポリシリコンからなるゲート電極１４をそれぞれ形成する。次いで、図２５に示すように、基板１０の表面、およびゲート電極１４の表面を熱酸化し、４０オングストロームの膜厚を有する酸化膜４８を得る。
【００４９】次いで、図２６に示すように、図５に示す工程と同様な方法により、ゲート電極１４の側面上に、シリコン窒化膜からなるサイドウォール１６を形成する。次いで、ゲート電極１４、およびサイドウォール１６をマスクに、ｎ型不純物イオン、例えばＰあるいはＡｓを基板１０内に注入する。次いで、図２７に示すように、不純物を活性化させ、ソース／ドレイン拡散層１８を得る。
　
以上から，引用例には，以下の発明（以下「引用発明」という。）が記載されているものと認められる。
　「ｐ型シリコン基板１０上にポリシリコンからなるゲート電極１４を形成し，
　次いで，基板１０の表面、およびゲート電極１４の表面を熱酸化し、４０オングストロームの膜厚を有する酸化膜４８を形成し，
　次いで，全面に、サイドウォール１６となるシリコン窒化膜を、ＣＶＤ法により、形成し，次いで、例えば異方性エッチングであるＲＩＥ法により、シリコン窒化膜を、エッチングし，ゲート電極１４の側面上にシリコン窒化膜を残し，サイドウォール１６を形成し，
　次いで，ｎ型不純物イオンを基板１０内に注入し、ソース／ドレイン拡散層１８を得るオフセットゲート構造トランジスタの製造方法」
　
３　対比
　以下に，本願発明と引用発明とを対比する。
　引用発明の「ｐ型シリコン基板１０」，「ゲート電極１４」，「酸化膜４８」，「シリコン窒化膜」，「ｎ型不純物イオンを基板１０内に注入し、ソース／ドレイン拡散層１８を得る」ことは，本願発明の「基板」，「ゲート電極」，「ポリシリコン再酸化層」，「窒化物層」，「基板中にソース／ドレインを形成する」ことにそれぞれ相当する。
　また，引用発明は「シリコン窒化膜を，ＣＶＤ法により形成」しており，当然シリコン窒化膜はたい積されていることは明らかであるから，引用発明の「シリコン窒化膜を，ＣＶＤ法により形成」することは，本願発明の「窒化物層をたい積」することに相当する。
　また，引用発明の「サイドウォール１６」は，シリコン窒化膜をエッチングして形成したものであり，図２７を参照するとソース／ドレイン領域１８をゲートからオフセットして設けた「オフセットゲート構造トランジスタ」を形成していることが読み取れるから，本願発明の「窒化物オフセット・スペーサ」に相当する。
　また，引用発明の「オフセットゲート構造トランジスタの製造方法」は，「オフセットゲート構造トランジスタ」が半導体デバイスであることは明らかであるから，本願発明の「半導体デバイスを形成する方法」に相当する。
　また，製造方法の発明である引用発明において，それぞれの部分を形成していることから，これらの部分を形成する各工程すなわち「ステップ」があることは明らかである。
　
（一致点）
　したがって，本願発明と引用発明とは，
「基板上にゲート電極を形成するステップと、
　前記基板および前記ゲート電極上にポリシリコン再酸化層を形成するステップと、
　前記ポリシリコン再酸化層上に窒化物層をたい積するステップと、
　前記窒化物層を異方性エッチングし、前記ゲート電極上に窒化物オフセット・スペーサを形成するステップと、
　前記基板中にソース／ドレインを形成するステップと、
　を含む、半導体デバイスを形成する方法。」
　である点で一致し，以下の点で相違する。
　
（相違点１）
　「前記窒化物層を異方性エッチングし、前記ゲート電極上に窒化物オフセット・スペーサを形成するステップ」について，本願発明は「ポリシリコン再酸化層上で前記異方性エッチングを停止」しているのに対し，引用発明はこの点が特定されていない点。
　
（相違点２） 
　本願発明は，「ソース／ドレインを形成する」前に「前記窒化物層がエッチングされた後に前記基板中にソース／ドレイン拡張部を形成し、続いて前記オフセット・スペーサ上にサイドウォール・スペーサを形成」するのに対し，引用発明にはこの点が特定されていない点。
　
４　判断 
（１）相違点１について
　引用例の段落【００４９】の「図５に示す工程と同様な方法により、ゲート電極１４の側面上に、シリコン窒化膜からなるサイドウォール１６を形成する。」なる記載（上記２（４）），段落【００１９】の「図５に示すように、全面に、サイドウォール１６となる例えばシリコン窒化膜を、ＣＶＤ法により、形成する。次いで、例えば異方性エッチングであるＲＩＥ法により、シリコン窒化膜を、エッチングする。これにより、ゲート電極１４の側面上にシリコン窒化膜が残され、サイドウォール１６が得られる。」なる記載（上記２（３））及び図２５〜２６から，引用発明もシリコン窒化膜を全面に形成した後，シリコン窒化膜に対して異方性エッチングを行ってサイドウォール１６を形成しているものであることは明らかであるとともに，引用例の図２５〜２６を見ても，シリコン酸化膜４８に対してシリコン窒化膜を選択的に除去していることが分かる。
　そして，異方性エッチングを行うときに，エッチングガス等を材料に応じて選択し，エッチングする材料とそれ以外の材料のエッチレート比を大きくして選択的にエッチングを行うことは，当業者が通常行うことである。
　以上から，引用発明においても，窒化物層を異方性エッチングする際に，ポリシリコン再酸化層上で前記異方性エッチングを停止しているものと解されるから，相違点１は実質的なものではない。また仮に相違点１が実質的なものでないとまでは言えないものであったとしても，相違点１は技術常識に基づいて当業者が当然になし得たことである。
　
（２）相違点２について
　引用発明は，ゲート電極に窒化物オフセット・スペーサを形成し，基板中にイオン注入を行ってソース／ドレイン領域を形成しているものである。
　ところで，半導体のプロセスの微細化に伴いＭＯＳトランジスタの短チャンネル効果を防止するために，ソース／ドレイン領域の端部を低濃度の領域とすることはごく普通に行われていることであるところ，引用発明により製造されたトランジスタおいて，ソース／ドレイン領域の端部を低濃度の領域とすることは，当業者ならば適宜なし得たことである。
　そして，第１のゲートサイドウォールスペーサにより低濃度の領域を作り，その後第２のゲートサイドウォールスペーサを作ってソース／ドレイン領域を作ることは，以下の周知例１，２にも記載されているように当該技術分野において，周知の技術である。
　
　ア　周知例１：特開平５−３２０６号公報（引用例と同じ）
　本願の優先権主張の日前に日本国内において頒布された特開平５−３２０６号公報には，「オフセットゲート構造トランジスタおよびその製造方法」（発明の名称）に関して，図１２〜１６とともに以下の記載がある。
　
（ア）「【００３１】
図１２に示すように、第２の実施例に係わるＭＯＳＦＥＴは、サイドウォール１６の側面上に、さらに第２のサイドウォール３０を有し、オフセット領域１００とともに、ＬＤＤ領域３２をさらに有するものである。
【００３２】
上記構成のＭＯＳＦＥＴによれば、オフセット領域１００のみを持つＭＯＳＦＥＴよりも、耐圧が高まる。
【００３３】まず、図１３に示すように、表面濃度が５×１０16ｃｍ-3以上のｐ型シリコン基板１０上に、図４に示す工程と同様な方法により、膜厚が１６０オングストローム以下のシリコン酸化膜からなるゲート絶縁膜１２、及びゲート電極１４をそれぞれ形成する。
【００３４】次いで、
図１４に示すように、図５に示す工程と同様な方法により、シリコン窒化膜からなるサイドウォール１６を、ゲート電極１４の側壁上に形成する。次いで、ゲート電極１４及びサイドウォール１６等をマスクに、ｎ型不純物イオン、例えばＰイオンあるいはＡｓイオン等を、ドーズ量３×１０
13
ｃｍ
-2
以上の条件で基板１０内に注入する。イオンが注入された領域には図中、参照符号３１を付す。
【００３５】次いで、
図１５に示すように、全面に、第２のサイドウォール３０となる例えばシリコン窒化膜をＣＶＤ法により、形成する。次いで、例えば異方性エッチングであるＲＩＥ法により、シリコン窒化膜をエッチングし、サイドウォール１６の側面上にシリコン窒化膜を残し、第２のサイドウォール３０を得る。次いで、ゲート電極１４及び第２のサイドウォール３０をマスクに、ｎ型不純物イオン、例えばＰイオンあるいはＡｓイオン等を、ドーズ量５×１０
15
ｃｍ
-2
以上の条件で基板１０内に注入する。この時のドーズ量は、ＬＤＤ構造を実現するため、図１４に示す工程におけるイオン注入のドーズ量より、高める。イオンが注入された領域には図中、参照符号１７を付す。次いで、図１６に示すように、例えば熱処理等を行って、注入された不純物イオンを活性化し、ソース／ドレイン拡散層１８、並びにＬＤＤ領域３２を得る
【００３６】尚、第２のサイドウォール３０は、上記実施例のように、シリコン窒化膜等の高誘電体材料により形成するのが望ましい。しかし、オフセット領域１００はサイドウォール１６下の基板１０内に形成されるので、少なくともサイドウォール１６のみが高誘電体材料により形成されれば良い。次に、図１７〜図２２を参照して、この発明の第３の実施例に係わるＭＯＳＦＥＴについて説明する。図１７は、この発明の第３の実施例に係わるＭＯＳＦＥＴの断面図である」
　
　イ　周知例２：特開２０００−３４０７９２号公報
　本願の優先権主張の日前に日本国内において頒布された特開２０００−３４０７９２号公報には，「半導体装置及びその製造方法」（発明の名称）に関して，図２〜３とともに以下の記載がある。
　
　（ア）「【００３９】次に、図２（ｄ）に示す工程で、レジスト膜５０を除去した後、
基板の全面上に厚みが約１０ｎｍのサイドウォール用シリコン窒化膜を堆積し、これをエッチバックして、図２（ｃ）に示す工程でパターニングされた部分のみの側面に第１の窒化膜サイドウォール３２を形成する。
【００４０】次に、図２（ｅ）に示す工程で、絶縁体キャップ３１及び第１の窒化膜サイドウォール３２をマスクとして、ポリシリコン膜４の残存部分及びシリコン酸化膜３をパターニングして、下部電極２１ａ及びゲート絶縁膜１３を形成する。
さらに、絶縁体キャップ３１や第１の窒化膜サイドウォール３２をマスクとして、Ｓｉ基板１０内に低濃度不純物のイオン注入を行なって、ゲート電極２１に対して自己整合的にＬＤＤ（低濃度ソース・ドレイン）領域１４を形成する。
【００４１】次に、図３（ａ）に示す工程で、ゲート電極２１の下部電極２１ａ及びＳｉ基板１０の露出している部分を酸化して、第１の窒化膜サイドウォール３２の下方に厚みが約１０ｎｍの保護酸化膜３４を形成する。その後、基板の全面上に厚みが約８０ｎｍのサイドウォール用シリコン窒化膜を堆積した後、これをエッチバックして、
第１の窒化膜サイドウォール３２及び保護酸化膜３４の上に第２の窒化膜サイドウォール３３を形成する。その後、絶縁体キャップ３１及び第２の窒化膜サイドウォール３３をマスクとして、Ｓｉ基板１０内に高濃度不純物のイオン注入を行なって、高濃度ソース・ドレイン領域１５を形成する。
　
　したがって，引用発明において，ゲート電極に窒化物オフセットスペーサを形成し，ソース／ドレイン領域を形成することに換え，ゲート電極に窒化物オフセットスペーサを形成し，低濃度の領域を設け，さらにサイドウォールスペーサを形成してソース／ドレイン領域を形成すること，すなわち本願発明のように「前記窒化物層がエッチングされた後に前記基板中にソース／ドレイン拡張部を形成し、続いて前記オフセット・スペーサ上にサイドウォール・スペーサを形成し、続いて前記基板中にソース／ドレインを形成するステップ」とすることは，当業者が容易になし得たことである。
　よって，相違点２は当業者が容易になし得た範囲に含まれる程度のものである。
　
（３）判断についてのまとめ 
　以上検討したとおり，本願発明は，当業者における周知の技術を勘案することにより，引用例に記載された発明に基づいて当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。 
　
第４　むすび 
　以上のとおり，本願の請求項１に係る発明は特許法第２９条第２項の規定により特許を受けることができないものであるから，他の請求項に係る発明について検討するまでもなく，本願は拒絶をすべきものである。 
　
　よって，結論のとおり審決する。