【事件の表示】
　特願２００４−２４８５３１「ダイオード接続されたトランジスタの製造方法及びこれを用いた画像表示装置」拒絶査定不服審判事件〔平成１７年　６月１６日出願公開、特開２００５−１５９３００〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は，平成１６年８月２７日（パリ条約による優先権主張２００３年１１月２４日，大韓民国）の出願であって，平成２０年８月１８日に手続補正がされ，平成２１年３月２５日付けで拒絶査定がされ，これに対して同年６月２９日に審判請求がされるとともに手続補正がされた。その後，当審において，平成２２年１２月１５日付けで審尋がされ，平成２３年３月３１日に回答書が提出されたものである。
　
第２　平成２１年６月２９日付けでされた手続補正についての却下の決定
　
［補正の却下の決定の結論］
　平成２１年６月２９日付けの手続補正（以下「本件補正」という。）を却下する。
　
［理由］
１．　本件補正の内容
　本件補正は，特許請求の範囲を補正するものであって，特許請求の範囲の記載は，本件補正の前後で，以下のとおりである。
　
（補正前）
「　【請求項１】
　画像信号を示すデータ電流を伝達する複数のデータ線，選択信号を伝達する複数の走査線，及び前記データ線と前記走査線とによって定義される複数の画素に各々形成される複数の画素回路が形成されている画像表示装置において，
　前記画素回路は，
　第１電極及び第２電極の間にキャパシタが形成され，前記第１電極及び前記第２電極の間に印加される電圧に対応する電流を第３電極に出力する第１トランジスタと，
　前記第１トランジスタの前記第３電極に接続され，印加される電流量に対応して画像を表示する表示素子と，
　前記第１トランジスタの前記第１電極に電気的に接続される第１電極，第２電極，及び第３電極を備え，ダイオード接続された第２トランジスタと，
　前記走査線に印加される選択信号に応答して前記データ線に印加される電圧を前記第２トランジスタに伝達する第１スイッチング素子と，
　前記第１スイッチング素子に対応する走査線に隣接する他の走査線から伝達される選択信号に応答してプリチャージ電圧を前記第２トランジスタの前記第３電極に伝達する第２スイッチング素子とを含み，
　前記第２トランジスタの前記第３電極は，前記第１電極とコンタクトホールを介して接続され，前記コンタクトホールは，前記チャンネルと実質的に同一な垂直断面上に形成されることを特徴とする画像表示装置。
　　【請求項２】
　前記他の走査線から伝達される選択信号は，前記第１スイッチング素子に選択信号が印加される直前に印加される選択信号であることを特徴とする請求項１に記載の画像表示装置。
　　【請求項３】
　前記第２トランジスタは，前記第１トランジスタと実質的に同一な特性を有するように形成されることを特徴とする請求項１に記載の画像表示装置。
　　【請求項４】
　前記第１及び第２トランジスタは，Ｐタイプのチャンネルを有するトランジスタに実現され，前記第１電極はゲート，前記第２電極はソース，前記第３電極はドレーンであることを特徴とする請求項１に記載の画像表示装置。」
　
（補正後）
「　【請求項１】
　画像信号を示すデータ電流を伝達する複数のデータ線，選択信号を伝達する複数の走査線，及び前記データ線と前記走査線とによって定義される複数の画素に各々形成される複数の画素回路が形成されている画像表示装置において，
　前記画素回路は，
　第１電極及び第２電極の間にキャパシタが形成され，前記第１電極及び前記第２電極の間に印加される電圧に対応する電流を第３電極に出力する第１トランジスタと，
　前記第１トランジスタの前記第３電極に接続され，印加される電流量に対応して画像を表示する表示素子と，
　前記第１トランジスタの前記第１電極に電気的に接続される第１電極，第２電極，及び第３電極を備え，ダイオード接続された第２トランジスタと，
　前記走査線に印加される選択信号に応答して前記データ線に印加される電圧を前記第２トランジスタに伝達する第１スイッチング素子と，
　前記第１スイッチング素子に対応する走査線に隣接する他の走査線から伝達される，前記第１スイッチング素子に選択信号が印加される直前に印加される選択信号に応答してプリチャージ電圧を前記第２トランジスタの前記第３電極に伝達する第２スイッチング素子とを含み，
　前記第２トランジスタの前記第３電極は，前記第１電極とコンタクトホールを介して接続され，前記コンタクトホールは，前記チャンネルと実質的に同一な垂直断面上に形成されることを特徴とする画像表示装置。
　　【請求項２】
　前記第２トランジスタは，前記第１トランジスタと実質的に同一な特性を有するように形成されることを特徴とする請求項１に記載の画像表示装置。
　　【請求項３】
　前記第１及び第２トランジスタは，Ｐタイプのチャンネルを有するトランジスタに実現され，前記第１電極はゲート，前記第２電極はソース，前記第３電極はドレーンであることを特徴とする請求項１に記載の画像表示装置。」
　
２．　補正事項の整理
　前記特許請求の範囲についての補正を整理すると次のとおりとなる。
〈補正事項ａ〉
　補正前の請求項１の「前記第１スイッチング素子に対応する走査線に隣接する他の走査線から伝達される選択信号に応答してプリチャージ電圧を前記第２トランジスタの前記第３電極に伝達する第２スイッチング素子とを含み」を，補正後の請求項１の「前記第１スイッチング素子に対応する走査線に隣接する他の走査線から伝達される
，前記第１スイッチング素子に選択信号が印加される直前に印加される
〈補正事項ｂ〉
　補正前の請求項２を削除する。
　
３．　補正の目的の適否及び新規事項の追加の有無についての検討
　上記〈補正事項ａ〉は，「第２スイッチング素子」について，応答する選択信号をより具体化することを通じて，より限定を行うものであるから，特許法第１７条の２第４項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項をいう。以下同じ。）第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。また，上記〈補正事項ｂ〉は，特許法第１７条の２第４項第１号に掲げる請求項の削除を目的とするものである。そして，第２スイッチング素子が，「前記第１スイッチング素子に対応する走査線に隣接する他の走査線から伝達される
，前記第１スイッチング素子に選択信号が印加される直前に印加される
　
　上記のとおり，本件補正は，特許請求の範囲の減縮を目的とするものを含むから，以下，本件補正後の特許請求の範囲に記載されている事項により特定される発明が，特許出願の際独立して特許を受けることができるものか（平成１８年法律第５５号改正附則３条１項によりなお従前の例によるとされる同法による改正前の特許法１７条の２第５項において準用する同法１２６条５項に規定する独立特許要件を満たすか）どうかを，請求項１に係る発明について検討する。
　
４．　独立特許要件についての検討
（１）本願補正発明
　本件補正後の請求項１に係る発明は，本件補正後の特許請求の範囲の請求項１に記載されている事項により特定される，以下のとおりものである。（再掲。以下「本願補正発明」という。）
「　【請求項１】
　画像信号を示すデータ電流を伝達する複数のデータ線，選択信号を伝達する複数の走査線，及び前記データ線と前記走査線とによって定義される複数の画素に各々形成される複数の画素回路が形成されている画像表示装置において，
　前記画素回路は，
　第１電極及び第２電極の間にキャパシタが形成され，前記第１電極及び前記第２電極の間に印加される電圧に対応する電流を第３電極に出力する第１トランジスタと，
　前記第１トランジスタの前記第３電極に接続され，印加される電流量に対応して画像を表示する表示素子と，
　前記第１トランジスタの前記第１電極に電気的に接続される第１電極，第２電極，及び第３電極を備え，ダイオード接続された第２トランジスタと，
　前記走査線に印加される選択信号に応答して前記データ線に印加される電圧を前記第２トランジスタに伝達する第１スイッチング素子と，
　前記第１スイッチング素子に対応する走査線に隣接する他の走査線から伝達される，前記第１スイッチング素子に選択信号が印加される直前に印加される選択信号に応答してプリチャージ電圧を前記第２トランジスタの前記第３電極に伝達する第２スイッチング素子とを含み，
　前記第２トランジスタの前記第３電極は，前記第１電極とコンタクトホールを介して接続され，前記コンタクトホールは，前記チャンネルと実質的に同一な垂直断面上に形成されることを特徴とする画像表示装置。」
　
　
（２）　刊行物に記載された発明
　・　特開平１１−２７２２３３号公報
　原査定の拒絶の理由に引用され，本願の優先日前に日本国内において頒布された刊行物である特開平１１−２７２２３３号公報（以下「引用例」という。）には，図１〜１０とともに，以下の記載がある。（下線は当審において付加。以下同様。）
ア　発明の属する技術分野
「【０００１】
【発明の属する技術分野】本発明は，薄膜トランジスタ（以下ＴＦＴと称す），電界効果型トランジスタ，バイポーラトランジスタなどのトランジスタを複数備えて構成されるトランジスタ回路の技術分野に属し，特にゲートに供給される電圧に応じてソース及びドレイン間のコンダクタンスを制御することにより，該ソース及びドレインを介して電流制御型（電流駆動型）素子等の被駆動素子に供給される駆動電流を制御する駆動用トランジスタを備えて構成されるトランジスタ回路の技術分野に属する。」
イ　従来の技術
「【０００２】
【従来の技術】一般に，トランジスタには，半導体膜の膜質，膜厚，不純物濃度や拡散領域，ゲート絶縁膜等の膜質，膜厚，動作温度などの各種条件に応じて，その電圧電流特性やしきい値には大なり小なりばらつきが生じる。クリスタルシリコンを用いたバイポーラトランジスタの場合には，このようなしきい値のばらつきは比較的小さいが，ＴＦＴの場合には，このようなばらつきは大きいのが通常である。特に，液晶パネル，ＥＬパネル等の表示パネルなどにおいてＴＦＴアレイ基板上で広範囲に渡って多数形成されるＴＦＴの場合には，このような電流電圧特性やしきい値のばらつきが非常に大きくなることが多い。
　・・・
【０００４】他方で近年，電流供給量に応じて明るさが変化するように自発光する有機ＥＬ等の電流制御型発光素子を画素部に備えた表示パネルが開発されており，バックライトや反射光を利用せずに画像表示が可能であり，消費電力が低く，しかも視野角依存性が少なく，また時には可曲性を実現する表示パネルとして注目されている。このＥＬパネルの場合にも，アクティブマトリクス駆動を行うためには，各画素部において駆動用ＴＦＴが用いられる。例えば，駆動用ＴＦＴのドレインが正孔注入用電極を介してＥＬ素子に接続され，ゲートに印加されるデータ信号の電圧に応じて，ソースに接続された電源配線からＥＬ素子に供給される駆動電流を制御する（変化させる）ように構成されている。
このように駆動用ＴＦＴを用いれば，入力信号の電圧変化に応じてソース及びドレイン間のコンダクタンスを制御することによりＥＬ素子を流れる駆動電流を制御して，各画素部での明るさ（輝度）を変化させることが可能となり，画像表示等を行える
ウ　発明が解決しようとする課題
「【０００５】
【発明が解決しようとする課題】しかしながら，特に上述したＥＬパネル等のように電流制御型素子の場合には，各画素部に設けられた駆動用ＴＦＴにおける電圧電流特性やしきい値のばらつきが問題となる。即ち，この場合には，外部から駆動用ＴＦＴに供給されるデータ信号の電圧精度を幾ら高めたとしても，駆動用ＴＦＴにおける電圧電流特性やしきい値のばらつきがデータ信号に対する駆動電流のばらつきとしてそのまま現われるため，駆動電流の精度が低下してしまう。この結果，各画素部における明るさも駆動用ＴＦＴのしきい値のばらつきに従ってばらついてしまうのである。そして，特に現在の低温ポリシリコンＴＦＴの製造技術ではこのような電圧電流特性やしきい値のばらつきは，かなりの度合いで発生するため，この問題は実用上非常に大きい。
　・・・
【０００７】本発明は上述した問題点に鑑みなされたものであり，入力信号の電圧に応じて駆動用トランジスタにおけるコンダクタンス制御を行うトランジスタ回路であって，比較的低電圧の入力信号により当該コンダクタンス制御が可能であり，しかも駆動用トランジスタの電流電圧特性やしきい値特性のばらつきを，比較的少ない数のトランジスタを用いて比較的小さな電力消費により補償することが可能なトランジスタ回路，並びにこれを用いた表示パネル及び電子機器を提供することを課題とする。」
エ　発明の実施の形態
「【００３９】
【発明の実施の形態】以下，本発明の実施の形態を図面に基づいて説明する。
【００４０】（トランジスタ回路）先ず，本発明のトランジスタ回路の実施の形態について図１及び図２を参照して説明する。図１は，本実施の形態におけるトランジスタ回路の回路図であり，図２（Ａ）及び（Ｂ）は夫々，該トランジスタ回路における各種信号のタイミング及び電圧を示したタイミングチャートである。
【００４１】
図１において，トランジスタ回路１００は，駆動用ＴＦＴ１１０（Ｐチャネル型），補償用ＴＦＴ１２０（Ｐチャネル型），リセット用ＴＦＴ１３０（Ｎチャネル型）及びスイッチング用ＴＦＴ１４０（Ｎチャネル型）を備えて構成されている
【００４２】先ず，
駆動用トランジスタの一例を構成する駆動用ＴＦＴ１１０は，スイッチング用ＴＦＴ１４０及び補償用ＴＦＴ１２０を介して供給される入力信号に基づいてゲート１１１に印加されるゲート電圧Ｖｇに応じて，ソース１１２及びドレイン１１３間のコンダクタンスが制御されるように構成されている
【００４３】
補償用トランジスタの一例を構成する補償用ＴＦＴ１２０は，ゲート１２１がソース１２２及びドレイン１２３の一方（図１では，ドレイン１２３）に接続されている。即ち，補償用ＴＦＴ１２０は所謂ダイオード接続されている。そして，補償用トランジスタ１２０は，ソース１２２及びドレイン１２３を介して，入力信号がゲート１１１に供給されるように且つゲート１１１に対しコンダクタンスを低める方向の電荷移動を可能とする向きで（図１では，ドレイン１２３の側が）ゲート１１１に接続されている
【００４４】
リセット手段の一例を構成するリセット用ＴＦＴ１３０は，ソース１３２及びドレイン１３３の一方（図1では，ドレイン１３３）がゲート１１１に接続されており，ゲート１３１にリセットタイミング信号の一例としての電圧Ｖ
rscan
のリセット走査信号（以下，リセット走査信号Ｖ
rscan
と称す）が入力信号Ｖ
sig
の供給前に供給された時に，ソース１３２及びドレイン１３３を介して電圧Ｖ
rsig
のリセット信号（以下，リセット信号Ｖ
rsig
と称す）をゲート１１１に供給するように構成されている
【００４５】また，
スイッチングトランジスタの一例を構成するスイッチング用ＴＦＴ１４０は，ゲート１４１にスイッチングタイミング信号の一例としての電圧Ｖ
scan
の走査信号（以下，走査信号Ｖ
scan
と称す）が供給された時に，電圧Ｖ
sig
の入力信号（以下，入力信号Ｖ
sig
と称す）をソース１４２及びドレイン１４３を介して補償用ＴＦＴ１２０に供給するように入力信号源及び補償用ＴＦＴ１２０の間に接続されている
【００４６】そして，
駆動用トランジスタ１１０のソース１１２には，ＥＬ素子等の電流制御型（電流駆動型）素子５００の一端が接続されており，この電流制御型素子５００の他端には，所定電位の負電源−Ｖｃが接続されている。また，駆動用トランジスタ１１０のドレイン１１３には，所定電位の正電源＋Ｖｃが接続されている。従って，駆動用トランジスタ１１０においてソース１１２及びドレイン１１３間のコンダクタンス制御が行われると，電流制御型素子５００を流れる駆動電流Ｉｄが制御される（即ち，コンダクタンス変化に応じて駆動電流Ｉｄが変化する）
【００４７】更に，
駆動用トランジスタ１１０のゲート１１１には，保持容量１６０が接続されている。このため，一旦印加されたゲート電圧Ｖｇは，保持容量１６０により保持される
オ　回路の動作
「【００４８】次に，以上のように構成されたトランジスタ回路１００の動作について図１と共に図２及び図３を参照して説明する。
【００４９】
図２（Ａ）に示すように，リセット走査信号Ｖ
rscan
がリセット用ＴＦＴ１３０に入力されると，リセット用ＴＦＴ１３０が導通状態とされて，駆動用ＴＦＴ１１０のゲート１１１には，リセット信号Ｖ
rsig
が供給されて，ゲート１１１のゲート電圧Ｖｇは，このリセット信号Ｖ
rsig
の電圧Ｖ
rsig
にほぼ等しいレベルとされる。この結果，入力信号Ｖ
sig
の電圧Ｖ
sig
の大小によらずに駆動用ＴＦＴ１１０のゲート電圧Ｖｇをリセット走査信号Ｖ
rsig
の供給タイミングで一定電圧（即ち，電圧Ｖ
rsig
）にリセットすることができる
【００５０】そして，このリセット期間が終わり，走査信号Ｖscanがスイッチング用ＴＦＴ１４０に供給されると，スイッチング用ＴＦＴ１４０が導通状態とされて，駆動用ＴＦＴ１１０のゲート１１１には，補償用ＴＦＴ１２０を介してデータ信号Ｖsigが供給される。ここで，本実施の形態では特に補償用ＴＦＴ１２０においてゲート１２１がドレイン１２３に接続されているため（即ち，ダイオード接続されているため），負電圧をゲート１１１に印加することで道通状態とされるＰチャネル型ＴＦＴである駆動用ＴＦＴ１１０におけるゲート電圧Ｖｇは，データ信号Ｖsigの電圧Ｖsigよりも補償用ＴＦＴ１２０のしきい値電圧Ｖth2だけ負電圧側に降圧される。そして，このように降圧されたゲート電圧Ｖｇは，走査信号Ｖscanや入力信号Ｖsigの供給停止後も，保持容量１６０により駆動期間中保持される。
　・・・
【００６８】以上図１から図５を用いて説明したように，本実施の形態のトランジスタ回路１００によれば，ＥＬ素子等の電流制御型素子５００を比較的低電圧の入力信号Ｖsigで電流駆動することが可能となり，しかも，複数の駆動用ＴＦＴ１１０間における電流電圧特性やしきい値特性のばらつきによらずに，複数の電流制御型素子５００を入力信号Ｖsigの電圧に応じて精度良く電流制御するができる。」
カ　表示パネル
「【００７３】（表示パネル）本発明の表示パネルの実施の形態について図７から図１０を参照して説明する。図7は，表示パネルの全体構成を示すブロック図であり，図8は，表示パネルにおける一つの画素部の平面図であり，図９（Ａ），図9（Ｂ）及び図９（Ｃ）は夫々，そのＡ−Ａ’断面図，Ｂ−Ｂ’断面図及びＣ−Ｃ’断面図であり，図１０は，相隣接する４つの画素部の回路図である。
【００７４】
本実施の形態における表示パネルは，上述した本発明のトランジスタ回路を夫々含むと共にマトリクス状に配置された複数の画素部を備えており，該複数の画素部には，電流制御型発光素子の一例としてＥＬ素子５０が夫々設けられて構成されている
【００７５】
図7に示すように，表示パネル２００は，ＴＦＴアレイ基板１を有し，該ＴＦＴアレイ基板１上において複数の画素部２がマトリクス状に配置された画面表示領域には，Ｙ方向に夫々伸びておりＸ方向に配列された複数のデータ線１１と，Ｘ方向に夫々伸びておりＹ方向に配列された複数の走査線１２と，複数のデータ線１１と平行に並べられた複数の共通給電線１３とを備えている
【００７６】
図８に示すように，各画素部２には，図1から図6を用いて説明した駆動用ＴＦＴ１１０，補償用ＴＦＴ１２０，リセット用ＴＦＴ１３０，スイッチング用ＴＦＴ１４０及び保持容量１６０が設けられている。そして，前段の走査線１２ｂが図1におけるリセット走査信号Ｖ
rscan
用の配線となり，当段の走査線１２ａが図1における走査信号Ｖ
scan
用の配線及びリセット信号Ｖ
rsig
用の配線となり，当段のデータ線１１ａが図1における入力信号Ｖ
sig
（データ信号）用の配線となっている。更に，共通給電線１３が正電源＋Ｖに接続されており，ＥＬ素子５０が駆動用ＴＦＴ１１０と後述の対向電極との間に接続されており，該対向電極が負電源−Ｖに接続されている
【００７７】
図９（Ａ）に示すように，スイッチング用ＴＦＴ１４０，補償用ＴＦＴ１２０及び保持容量１６０は，図８のＡ−Ａ’断面に沿って，ＴＦＴアレイ基板上１に半導体膜（ポリシリコン膜）４，酸化シリコン膜や窒化シリコン膜からなるゲート絶縁膜５，Ｔａ（タンタル）膜６，酸化シリコン膜や窒化シリコン膜からなる第１層間絶縁膜７及びＡｌ膜８から構成されている
【００７８】より具体的には，スイッチング用ＴＦＴ１４０は，ポリシリコン膜６からなるゲート１４１を持つトップゲート型のＴＦＴであり，ゲート絶縁膜５を介してゲート１４１に対向する半導体層４部分をチャネル形成用領域として，その両側にｎ型に高濃度ドープされたソース１４２及びドレイン１４３を備えたＮチャネル型のＴＦＴとして構成されている。そして，ソース１４２は，ゲート絶縁膜５及び第１層間絶縁膜７に開孔されたコンタクトホールを介してＡｌ膜８からなるデータ線１１ａに接続されている。また，ドレイン１４３は，ゲート絶縁膜５及び第１層間絶縁膜７に開孔されたコンタクトホール及びＡｌ膜８を中継して，補償用ＴＦＴ１２０に接続されている。
【００７９】
補償用ＴＦＴ１２０は，Ｔａ膜６からなるゲート１２１を持つトップゲート型のＴＦＴであり，ゲート絶縁膜５を介してゲート１２１に対向する半導体膜４部分をチャネル形成用領域として，その両側にｐ型に高濃度ドープされたソース１２２及びドレイン１２３を備えたＰチャネル型のＴＦＴとして構成されている
　・・・
【００８４】図１０に示すように，表示パネル２００においては特に，共通給電線１３によりＸ方向に相隣接した画素部２の双方に対して正電源＋Ｖが供給される構成を採り，正電源＋Ｖ供給用の電源配線を単純に画素部２の列毎に設ける場合と比較して，電源配線の数を約１／２にしている。また，
リセット用ＴＦＴ１３０のゲート１３１に入力されるリセット走査信号Ｖ
rscan
を前段の走査線１２ｂにより供給し，リセット用ＴＦＴ１３０に入力されるリセット信号Ｖ
rsig
を当段の走査線１２ｂにより供給する構成を採ることにより，リセット走査信号Ｖ
rscan
専用の配線やリセット信号Ｖ
rsig
専用の配線を設ける場合と比較して信号配線の数を減らしている
勿論，本実施の形態と違って，各画素毎に共通給電線を設けて，各画素毎にパターンを同じにしたものや，リセット走査信号Ｖ
rscan
専用の配線や，リセット信号Ｖ
rsig
専用の配線を設けたものに対しても，本発明の思想は適用できる
【００８５】尚，本実施の形態のように電流駆動型発光素子であるＥＬ素子５０を用いた表示パネル２００の場合には，例えば，液晶パネルのように画素の開口領域を増やさなくても，発光素子に供給する電流量を増加させればこれに応じて自発光するが故に，画像表示に必要な明るさを得ることができる。従って，本実施の形態のように，配線の占める領域を節約して各種のＴＦＴを画素部２に形成するスペースを確保してもよいし，各ＥＬ素子５０の大きさを小さくすることにより各種のＴＦＴを画素部２に形成するスペースを確保してもよい。」
キ　表示パネルの動作
「【００８６】次に，本実施の形態の表示パネル２００の動作について図７及び図１０を参照して説明する。
【００８７】
走査線駆動回路２２から前段の走査線１２ｂに走査信号Ｖ
scan
が供給されると，これが当段のリセット走査信号Ｖ
rscan
として，当段のリセット用ＴＦＴ１３０のゲート１３１に入力される。これと並行して，走査線駆動回路２２から当段の走査線１２ａにリセット信号Ｖ
rsig
が供給されて，当段の駆動用ＴＦＴ１１０のゲート電圧Ｖｇは，リセット信号Ｖ
rsig
の電位とされる（図２（Ａ）参照）。このとき，リセット信号Ｖ
rsig
は，走査信号Ｖ
scan
のオフ電位と同一でもかまわない
【００８８】従って，各画素部２に設けられた駆動用ＴＦＴ１１０におけるしきい値電圧Ｖth1のばらつきが補償用ＴＦＴ１２０のしきい値Ｖth2により補償されて，複数の画素部２間における駆動電流Ｉｄに対するデータ信号Ｖsigのしきい値のばらつきが殆どなくなり，表示パネル２００の画面表示領域全体にわたって均一の明るさでむらのない画像表示が可能とされる。また，補償用ＴＦＴ１２０による降圧作用により比較的小さい電圧のデータ信号Ｖsigを用いて駆動電流Ｉｄを制御することも可能とされる。」
　
　ここで，上記カの記載とともに図８及び図９（Ａ）を見ると，補償用ＴＦＴ１２０の，半導体膜４部分からなるチャネル形成用領域とその両側のソース１２２及びドレイン１２３は，Ａ−Ａ’断面に沿って配置されているところ，前記補償用ＴＦＴ１２０のゲート１２１とドレイン１２３は，前記Ａ−Ａ’断面に沿って，チャネル形成用領域上に設けられた，ゲート１２１に対するコンタクトホール，及びドレイン１２３上のコンタクトホールを介してＡｌ膜８によって接続されていることが見て取れる。
　また，上記カの記載とともに図７及び図１０を見ると，マトリクス状に配置された各画素部２は，複数のデータ線１１，複数の走査線１２及び複数の共通給電線１３によって画定されていることが分かる。
　また，図１を参照しつつ図１０を見ると，保持容量１６０の一端は駆動用トランジスタ１１０のゲート１１１に接続され，他端は共通給電線１３に接続されているところ，前記駆動用トランジスタ１１０のドレイン１１３も前記共通給電線１３に接続されているから，結果として，前記保持容量１６０は，前記駆動用トランジスタ１１０のゲート１１１とドレイン１１３の間に接続されていることが分かる。
　
　したがって，引用例には以下の発明が記載されているものと認められる。
「ＴＦＴアレイ基板１上において，複数の画素部２がマトリクス状に配置された画面表示領域に，Ｙ方向に夫々伸びておりＸ方向に配列された複数のデータ線１１と，Ｘ方向に夫々伸びておりＹ方向に配列された複数の走査線１２と，複数のデータ線１１と平行に並べられた複数の共通給電線１３とを備え,
　前記マトリクス状に配置された各画素部２は，複数のデータ線１１，複数の走査線１２及び複数の共通給電線１３によって画定されており，
　前記各画素部２には，駆動用ＴＦＴ１１０，補償用ＴＦＴ１２０，リセット用ＴＦＴ１３０，スイッチング用ＴＦＴ１４０，ＥＬ素子５０及び保持容量１６０が設けられており，
　前記駆動用ＴＦＴ１１０は，前記スイッチング用ＴＦＴ１４０及び前記補償用ＴＦＴ１２０を介して供給される入力信号Ｖsigに基づいてゲート１１１に印加されるゲート電圧Ｖｇに応じて，ソース１１２及びドレイン１１３間のコンダクタンスが制御されるように構成されており，
　前記保持容量１６０は，前記駆動用ＴＦＴ１１０のゲート１１１とドレイン１１３の間に接続されており，ゲート１１１に印加されるゲート電圧Ｖｇを保持し，
　前記駆動用ＴＦＴ１１０のソース１１２には，前記ＥＬ素子５０の一端が接続されており，前記ＥＬ素子５０の他端には負電源−Ｖが接続され，また，前記駆動用ＴＦＴ１１０のドレイン１１３には，共通給電線１３により正電源＋Ｖが接続されて，前記駆動用トランジスタ１１０においてソース１１２及びドレイン１１３間のコンダクタンス制御が行われると，ＥＬ素子５０を流れる駆動電流が制御され，
　前記補償用ＴＦＴ１２０は，ゲート１２１がドレイン１２３に接続されてダイオード接続され，前記ドレイン１２３が前記駆動用ＴＦＴ１１０のゲート１１１に接続されて，ソース１２２及びドレイン１２３を介して，入力信号Ｖsigが前記駆動用ＴＦＴ１１０のゲート１１１に供給されるようにかつ該ゲート１１１に対しコンダクタンスを低める方向の電荷移動を可能とする向きで接続され，
　前記スイッチング用ＴＦＴ１４０は，ゲート１４１に走査信号Ｖscanが供給された時に，入力信号Ｖsigをソース１４２及びドレイン１４３を介して前記補償用ＴＦＴ１２０に供給するように前記データ線１１及び補償用ＴＦＴ１２０の間に接続され，
　前記リセット用ＴＦＴ１３０は，ドレイン１３３が前記駆動用ＴＦＴ１１０のゲート１１１に接続されており，ゲート１３１にリセット走査信号Ｖrscanが入力信号Ｖsigの供給前に供給された時に，ソース１３２及びドレイン１３３を介して一定電圧のリセット信号Ｖrsigを前記ゲート１１１に供給するように構成されており，
　さらに，前段の走査線１２ｂが前記リセット走査信号Ｖrscan用の配線となり，当段の走査線１２ａが前記走査信号Ｖscan用の配線及び前記リセット信号Ｖrsig用の配線となり，当段のデータ線１１ａが前記入力信号Ｖsig用の配線となっており，
　前記補償用ＴＦＴ１２０のゲート１２１とドレイン１２３は，チャネル形成用領域上に設けられた，ゲート１２１に対するコンタクトホール，及びドレイン１２３上のコンタクトホールを介してＡｌ膜８によって接続されている，
表示パネル。」
（以下「引用発明」という。）
　
（３）本願補正発明と引用発明との対比
ア　引用発明における，複数のデータ線１１は，各々入力信号Ｖsigの配線となっており，また，入力信号Ｖsigに基づいてソース１１２及びドレイン１１３間のコンダクタンス制御が行われ，ＥＬ素子５０を流れる駆動電流が制御されるのであるから，本願補正発明の画像信号を示すデータ電流を伝達する複数のデータ線に相当する。また，引用発明における複数の走査線１２は，本願補正発明の選択信号を伝達する複数の走査線に相当する。
　
イ　引用発明の，「複数のデータ線１１，複数の走査線１２及び複数の共通給電線１３によって画定されて」いる「マトリクス状に配置された各画素部２」と，本願補正発明の「前記データ線と前記走査線とによって定義される複数の画素」とは，「前記データ線と前記走査線を含む線によって定義される複数の画素」である点で共通する。
　
ウ　引用発明の各画素部２には，「駆動用ＴＦＴ１１０，補償用ＴＦＴ１２０，リセット用ＴＦＴ１３０，スイッチング用ＴＦＴ１４０，ＥＬ素子５０及び保持容量１６０が設けられて」回路が構成されており，引用発明に係る「表示パネル」が，該各画素部により画像を表示するものであることは明らかであるから，引用発明の「表示パネル」は，本願補正発明の「複数の画素に各々形成される複数の画素回路が形成されている画像表示装置」に対応する。
　
エ　引用発明の「駆動用ＴＦＴ１１０」は，「前記スイッチング用ＴＦＴ１４０及び前記補償用ＴＦＴ１２０を介して供給される入力信号Ｖsigに基づいてゲート１１１に印加されるゲート電圧Ｖｇに応じて，ソース１１２及びドレイン１１３間のコンダクタンスが制御されるように構成されており，」さらに，「前記保持容量１６０」が「前記駆動用ＴＦＴ１１０のゲート１１１とドレイン１１３の間に接続されており，ゲート１１１に印加されるゲート電圧Ｖｇを保持」するところ，引用発明における「保持容量１６０」は，本願補正発明の「キャパシタ」に対応し，引用発明の「駆動用ＴＦＴ１１０」の「ゲート１１１」，「ソース１１２」及び「ドレイン１１３」は，それぞれ本願補正発明の「第１トランジスタ」の「第１電極」，「第３電極」及び「第２電極」に対応する。よって，引用発明の「駆動用ＴＦＴ１１０」は，本願補正発明の「第１電極及び第２電極の間にキャパシタが形成され，前記第１電極及び前記第２電極の間に印加される電圧に対応する電流を第３電極に出力する第１トランジスタ」に相当する。
　
オ　引用発明における，発光素子である「ＥＬ素子５０」については，「前記駆動用ＴＦＴ１１０のソース１１２には，前記ＥＬ素子５０の一端が接続されており，前記ＥＬ素子５０の他端には負電源−Ｖが接続され，また，前記駆動用ＴＦＴ１１０のドレイン１１３には，共通給電線１３により正電源＋Ｖが接続されて，前記駆動用トランジスタ１１０においてソース１１２及びドレイン１１３間のコンダクタンス制御が行われると，ＥＬ素子５０を流れる駆動電流が制御され」るから，本願補正発明の「前記第１トランジスタの前記第３電極に接続され，印加される電流量に対応して画像を表示する表示素子」に相当する。
　
カ　引用発明における「補償用ＴＦＴ１２０」については，「ゲート１２１がドレイン１２３に接続されてダイオード接続され，前記ドレイン１２３が前記駆動用ＴＦＴ１１０のゲート１１１に接続され」ているから，前記ゲート１２１も前記駆動用ＴＦＴ１１０のゲート１１１に接続されていることは明らかである。よって，引用発明における「補償用ＴＦＴ１２０」は，本願補正発明の「前記第１トランジスタの前記第１電極に電気的に接続される第１電極，第２電極，及び第３電極を備え，ダイオード接続された第２トランジスタ」であって，「前記第２トランジスタの前記第３電極は，前記第１電極と」「接続され」たものに相当する。
　
キ　引用発明における「スイッチング用ＴＦＴ１４０」は，「ゲート１４１に走査信号Ｖscanが供給された時に，入力信号Ｖsigをソース１４２及びドレイン１４３を介して前記補償用ＴＦＴ１２０に供給するように前記データ線１１及び補償用ＴＦＴ１２０の間に接続され」ているから，本願補正発明における「前記走査線に印加される選択信号に応答して前記データ線に印加される電圧を前記第２トランジスタに伝達する第１スイッチング素子」に相当する。
　
ク　引用発明において，「リセット用ＴＦＴ１３０」は「ドレイン１３３が前記駆動用ＴＦＴ１１０のゲート１１１に接続されており，ゲート１３１にリセット走査信号Ｖrscanが入力信号Ｖsigの供給前に供給された時に，ソース１３２及びドレイン１３３を介して一定電圧のリセット信号Ｖrsigを前記ゲート１１１に供給するように構成されて」いるところ，前記駆動用ＴＦＴ１１０のゲート１１１は，前記補償用ＴＦＴ１２０のゲート１２１及びドレイン１２３にも接続されているから，前記「リセット信号Ｖrsig」は，前記補償用ＴＦＴ１２０のドレイン１２３にも供給されることは明らかである。
　また，引用発明においては，「前段の走査線１２ｂが前記リセット走査信号Ｖrscan用の配線となり，当段の走査線１２ａが前記走査信号Ｖscan用の配線及び前記リセット信号Ｖrsig用の配線となり，当段のデータ線１１ａが前記入力信号Ｖsig用の配線となって」いるところ，前段の走査線１２ｂの走査信号が，当段の走査線１２ａの走査信号の直前に供給されることは明らかであるから，結局，「リセット信号Ｖrsig」は，前段の走査線１２ｂに隣接し，前記スイッチング用ＴＦＴ１４０に接続された当段の走査線１２ａからの走査信号Ｖscanの直前に供給されることも明らかである。
　よって，引用発明における「リセット用ＴＦＴ１３０」であって「ドレイン１３３が前記駆動用ＴＦＴ１１０のゲート１１１に接続されており，ゲート１３１にリセット走査信号Ｖrscanが入力信号Ｖsigの供給前に供給された時に，ソース１３２及びドレイン１３３を介して一定電圧のリセット信号Ｖrsigを前記ゲート１１１に供給するように構成されて」いるものと，本願補正発明の「前記第１スイッチング素子に対応する走査線に隣接する他の走査線から伝達される，前記第１スイッチング素子に選択信号が印加される直前に印加される選択信号に応答してプリチャージ電圧を前記第２トランジスタの前記第３電極に伝達する第２スイッチング素子」とは，「前記第１スイッチング素子に対応する走査線に隣接する他の走査線から伝達される，前記第１スイッチング素子に選択信号が印加される直前に印加される選択信号に応答して一定の電圧を前記第２トランジスタの前記第３電極に伝達する第２スイッチング素子」である点で共通する。
　
ケ　本願補正発明の「前記第２トランジスタの前記第３電極は，前記第１電極とコンタクトホールを介して接続され，前記コンタクトホールは，前記チャンネルと実質的に同一な垂直断面上に形成される」なる記載における，「前記コンタクトホールは，前記チャンネルと実質的に同一な垂直断面上に形成される」について，本願明細書の段落【００２８】には，「この時，ドレーン電極３２０とゲート電極１００とを連結（接続）させるコンタクトホールは，チャンネルと実質的に同一な垂直面上に形成されるのが好ましい。つまり，チャンネル面を底面とする仮想の垂直筒内部にコンタクトホールの少なくとも一部分が含まれて，ゲート電極と上層導体（例えばドレイン電極）が接続されるように構成する。」と記載されている。引用発明においては，「前記補償用ＴＦＴ１２０のゲート１２１とドレイン１２３は，チャネル形成用領域上に設けられた，ゲート１２１に対するコンタクトホール，及びドレイン１２３上のコンタクトホールを介してＡｌ膜８によって接続されている」から，ゲート１２１に対するコンタクトホールは，チャネル形成用領域を底面とする仮想の垂直筒内部にその少なくとも一部分が含まれていることになる。それゆえ，引用発明における「前記補償用ＴＦＴ１２０のゲート１２１とドレイン１２３は，チャネル形成用領域上に設けられた，ゲート１２１に対するコンタクトホール，及びドレイン１２３上のコンタクトホールを介してＡｌ膜８によって接続されている」ことは，本願補正発明の「前記第２トランジスタの前記第３電極は，前記第１電極とコンタクトホールを介して接続され，前記コンタクトホールは，前記チャンネルと実質的に同一な垂直断面上に形成される」ことに相当する。
　
コ　したがって，引用発明と本願補正発明とは，
「画像信号を示すデータ電流を伝達する複数のデータ線，選択信号を伝達する複数の走査線，及び前記データ線と前記走査線を含む線によって定義される複数の画素に各々形成される複数の画素回路が形成されている画像表示装置において，
　前記画素回路は，
　第１電極及び第２電極の間にキャパシタが形成され，前記第１電極及び前記第２電極の間に印加される電圧に対応する電流を第３電極に出力する第１トランジスタと，
　前記第１トランジスタの前記第３電極に接続され，印加される電流量に対応して画像を表示する表示素子と，
　前記第１トランジスタの前記第１電極に電気的に接続される第１電極，第２電極，及び第３電極を備え，ダイオード接続された第２トランジスタと，
　前記走査線に印加される選択信号に応答して前記データ線に印加される電圧を前記第２トランジスタに伝達する第１スイッチング素子と，
　前記第１スイッチング素子に対応する走査線に隣接する他の走査線から伝達される，前記第１スイッチング素子に選択信号が印加される直前に印加される選択信号に応答して一定の電圧を前記第２トランジスタの前記第３電極に伝達する第２スイッチング素子とを含み，
　前記第２トランジスタの前記第３電極は，前記第１電極とコンタクトホールを介して接続され，前記コンタクトホールは，前記チャンネルと実質的に同一な垂直断面上に形成されることを特徴とする画像表示装置。」
の点で一致する。
　
サ　一方両者は，以下の各点で相違する。
〈相違点１〉
　本願補正発明においては，「複数の画素」が「前記データ線と前記走査線とによって定義され」るが，引用発明においては，「複数の画素」が「前記データ線と前記走査線を含む線によって定義される」点。
　
〈相違点２〉
　本願補正発明においては，第２スイッチング素子は，第２トランジスタの前記第３電極に「プリチャージ電圧」を伝達するが，引用発明においては，第２スイッチング素子は，第２トランジスタの前記第３電極に一定の電圧を伝達するものの，「プリチャージ電圧」とまでは特定されていない点。
　
　
（４）当審の判断
〈相違点１について〉
　引用例の図７及び図１０に示されているように，引用発明においては，同じ走査線に接続される隣接した画素の間に，２本のデータ線１１，または１本の共通給電線１３を配置し，前記２本のデータ線１１の各々を前記隣接した各画素に接続し，前記１本の共通給電線１３に前記隣接した各画素をともに接続しており，その結果，「マトリクス状に配置された各画素部２は，複数のデータ線１１，複数の走査線１２及び複数の共通給電線１３によって画定されて」いる構成を有するものである。
　ところで，前記データ線（各画素に入力される信号を伝達する線）を各画素を区切るように，１本ずつ配置することは，以下の周知例１にも示されているように，従来より周知の技術である。
　
　・周知例１：　特開２００２−２１５０９６号公報
　本願の優先日前に日本国内において頒布された刊行物である特開２００２−２１５０９６号公報には，図４とともに，次の記載がある。
・「【００１５】図４は本発明の実施の形態による有機ＥＬ表示装置を示す図面である。
【００１６】図４に示したように，本発明の実施の形態による有機ＥＬ表示装置は有機ＥＬ表示装置パネル１０，データドライバー（Data Driver)３０，走査ドライバー（SCAN Driver)２０を有して構成される。
【００１７】有機ＥＬ表示装置パネル１０は
画像信号を示すデータ電圧を伝達する複数のデータ線（Ｄ１，Ｄ２，Ｄ３，，，Ｄｙ），選択信号を伝達するための走査線（Ｓ１，Ｓ２，Ｓ３， …,Ｓｚ），前記複数のデータ線と複数の走査線の交点毎に規定されるピクセルに各々形成されるピクセル回路１１を有する
　
　そして，引用発明において，データ線を各画素を区切るように，１本ずつ配置することに何ら困難は見いだせないから，前記周知技術を適用して，「複数の画素」が「前記データ線と前記走査線とによって定義され」る構成を備えるようにすることは，当業者が適宜になし得たことである。
　
〈相違点２について〉
　前記第２　４．（２）オ（特に段落【００４９】〜【００５０】）に摘記したとおり，引用発明においては，第２スイッチング素子（リセット用ＴＦＴ１３０）が，駆動用ＴＦＴ１１０のゲート１１１，すなわち，該ゲート１１１に接続された第２トランジスタ（補償用ＴＦＴ１２０）の前記第３電極（ドレイン１２３）に一定の電圧（電圧Ｖrsig）を伝達し，その後，前記駆動用ＴＦＴ１１０のゲート１１１には，補償用ＴＦＴ１２０を介してデータ信号Ｖsigが供給されるまでは，前記第２トランジスタ（補償用ＴＦＴ１２０）の前記第３電極（ドレイン１２３）は，一定の電圧（電圧Ｖrsig）に維持されるものである。引用例においては，この動作を「駆動用ＴＦＴ１１０のゲート電圧Ｖｇをリセット走査信号Ｖrsigの供給タイミングで一定電圧（即ち，電圧Ｖrsig）にリセット」することと記載されているが，補償用ＴＦＴ１２０を介してデータ信号Ｖsigが供給されるまで一定の電圧に維持しておく点で，引用発明の「リセット」と本願補正発明の「プリチャージ」とは技術的にみて同義であることが明らかである。そして，本願補正発明においては，「プリチャージ電圧」の供給がどのようになされるかの特定はされていないから，引用発明における前記一定の電圧（すなわちリセット信号Ｖrsig）は，本願補正発明における「プリチャージ電圧」にあたるものと言うことができる。
　したがって，相違点２は実質的なものではない。
　更に言えば，仮に本願補正発明の「プリチャージ電圧」が，プリチャージ専用に設けた電圧を意味するものであり，相違点２が実質的なものであったとしても，前記第２　４．（２）カ（特に段落【００８４】）に摘記したとおり，引用例には「リセット信号Ｖrsig専用の配線を設け」たものについても言及されているところ，そのようなものは，前出の周知例１及び以下の周知例２にも示されているように，従来より周知の技術である。
　
　・周知例１：　特開２００２−２１５０９６号公報
　前出の周知例１には，さらに，図６，７及び１２とともに次の記載がある。
・「【００４６】図１２は本発明の第４実施の形態による有機ＥＬ表示装置を示す図面である。
【００４７】
図１２に示したように，本発明の第４実施の形態によるピクセル回路は図６または図７に示したピクセル回路と殆ど同じ構成を有するが，スイッチングトランジスタ（Ｍ４）のドレーンを接地する代わりにプリチャージ電圧（Ｖpre）を印加するという点が異なる
　ここで，図１２を参照すると，「プリチャージ電圧（Ｖpre）」は，プリチャージ電圧（Ｖpre）とされた部位から供給されることが分かる。
　
　・周知例２：　特開２００３−２０２８３３号公報
　原査定の拒絶の理由に引用され，本願の優先日前に日本国内において頒布された刊行物である特開２００３−２０２８３３号公報には，図１，２とともに，以下の記載がある。
・「【００８２】
【発明の実施の形態】[実施の形態１]図１(Ａ)に，本発明の第１の実施形態を示す。ソース信号線１０１，第１，第２のゲート信号線１０２，１０３，ＴＦＴ１０４〜１０７，ＥＬ素子１０９，電流供給線１１０，
リセット用電源線１１１
【００８３】ＴＦＴ１０４のゲート電極は，第１のゲート信号線１０２に接続され，第１の電極は，ソース信号線１０１に接続され，第２の電極は，ＴＦＴ１０５の第１の電極に接続されている。ＴＦＴ１０５のゲート電極と第２の電極とは互いに接続され，ＴＦＴ１０６の第１の電極および，ＴＦＴ１０７のゲート電極に接続されている。ＴＦＴ１０６のゲート電極は，第２のゲート信号線１０３に接続され，第２の電極は，リセット用電源線１１１に接続されている。ＴＦＴ１０７の第１の電極は，電流供給線１１０に接続され，第２の電極は，ＥＬ素子１０９の第１の電極に接続されている。
　・・・
【００８５】今，ソース信号線１０１の電位がＶDD，電流供給線の電位がＶDD，リセット用電源線の電位がＶReset(＜ＶDD−|Ｖth|)であるとし，ＴＦＴ１０５については，ゲート(Ｇ)，ソース(Ｓ)，ドレイン(Ｄ)を図２(Ａ)のように定義する。まず，第２のゲート信号線１０３にパルスが入力されてＴＦＴ１０６がＯＮする。よって，図２(Ａ)に示すように，ＴＦＴ１０５のドレイン電位が低下して，ＴＦＴ１０５のゲート・ソース間電圧ＶGS＜０となり，さらにしきい値電圧Ｖthの絶対値を上回って，ＴＦＴ１０５がＯＮする。同時に，ＴＦＴ１０７のゲート・ソース間電圧もまたしきい値電圧の絶対値を上回るため，ＯＮする。
【００８６】続いて，ＴＦＴ１０６がＯＦＦし，第１のゲート信号線１０２にパルスが入力されてＴＦＴ１０４がＯＮする。ここで，ソース信号線には映像信号が出力されてきており，その電位がＶData(ＶReset＜ＶData＜ＶDD)となっているため，ＴＦＴ１０５のソース電位がＶDataへと上昇する。すると，ＴＦＴ１０５を経て，ＴＦＴ１０７のゲート電極の電位，すなわちＴＦＴ１０５のゲート電極の電位も上昇する。その電位がＶData−|Ｖth|となったところで，ＴＦＴ１０５のゲート・ソース間電圧がそのしきい値電圧に等しくなるので，ＴＦＴ１０５がＯＦＦし，ＴＦＴ１０７のゲート電極の電位，すなわちＴＦＴ１０５のゲート電極の電位の上昇が停止する(図２(Ｂ))。
【００８７】続いて，ＴＦＴ１０４がＯＦＦし，発光期間に移る。今，ＴＦＴ１０７のゲート電極には，所望の映像信号の電位に，しきい値電圧を上乗せした電位が印加されており，図２(Ｃ)に示すように，それに見合った電流が電流供給線１１０よりＴＦＴ１０７を経てＥＬ素子１０９に流れ，発光する。ところで，実際には，図２(Ａ)の初期化の段階でＴＦＴ１０７のゲート電極には，しきい値電圧の絶対値を上回る電位が印加されてＯＮし，最大輝度で発光しているが，第１，第２のゲート信号線が選択される期間は，実際の発光期間に比べて十分に短く，いかなる場合にも同様に発光するため，相対的な輝度のばらつきに影響することはない。」
　
　したがって，引用発明においては，リセット信号Ｖrsigとして当段のデータ線１１aの電位を用いているところ，これに代えて，上記周知技術を採用し，プリチャージ（リセット）専用に設けた電圧を用いるようにすることは，当業者が適宜になし得たことである。
　よって，相違点２は実質的な相違点ではなく，そうでないとしても，当業者が適宜になし得たものである。
　
（５）小括
　上述したように，本願補正発明は，引用例及び従来周知の技術に基づいて当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により，特許を受けることができない。
　よって，本願補正発明は，特許出願の際独立して特許を受けることができない。
　
５．むすび
　したがって，本件補正は，平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する特許法第１２６条第５項の規定に違反するので，同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
　
第３　本願発明について
１．平成２１年６月２９日付けの手続補正は，上記のとおり却下されたので，本願の請求項１に係る発明は，平成２０年８月１８日付けの手続補正により補正された明細書及び図面の記載から見て，その請求項１に記載された事項により特定される以下のとおりのものである。（以下「本願発明」という。）
「【請求項１】
　画像信号を示すデータ電流を伝達する複数のデータ線，選択信号を伝達する複数の走査線，及び前記データ線と前記走査線とによって定義される複数の画素に各々形成される複数の画素回路が形成されている画像表示装置において，
　前記画素回路は，
　第１電極及び第２電極の間にキャパシタが形成され，前記第１電極及び前記第２電極の間に印加される電圧に対応する電流を第３電極に出力する第１トランジスタと，
　前記第１トランジスタの前記第３電極に接続され，印加される電流量に対応して画像を表示する表示素子と，
　前記第１トランジスタの前記第１電極に電気的に接続される第１電極，第２電極，及び第３電極を備え，ダイオード接続された第２トランジスタと，
　前記走査線に印加される選択信号に応答して前記データ線に印加される電圧を前記第２トランジスタに伝達する第１スイッチング素子と，
　前記第１スイッチング素子に対応する走査線に隣接する他の走査線から伝達される選択信号に応答してプリチャージ電圧を前記第２トランジスタの前記第３電極に伝達する第２スイッチング素子とを含み，
　前記第２トランジスタの前記第３電極は，前記第１電極とコンタクトホールを介して接続され，前記コンタクトホールは，前記チャンネルと実質的に同一な垂直断面上に形成されることを特徴とする画像表示装置。」
　
２．　引用発明
　引用発明は，前記第２の４．「（２）刊行物に記載された発明」に記載したとおりのものである。
　
３．対比・判断
　前記第２「１．本件補正の内容」〜第２「３．補正の目的の適否及び新規事項の追加の有無についての検討」において記したように，本願補正発明は，本件補正前の請求項１（本願発明）について前記〈補正事項ａ〉に係る限定を付したものである。言い換えると，本願発明は，本願補正発明から前記限定を除いたものである。
　そうすると，本願発明の構成要件をすべて含み，これをより限定したものである本願補正発明が，前記第２の４．「（３）本願補正発明と引用発明との対比」〜第２の４．「（５）小括」において検討したとおり，引用発明及び従来周知の技術に基づいて，当業者が容易に発明をすることができたものであるから，本願発明も同様の理由により，当業者が容易に発明をすることができたものである。
　よって，本願発明は特許法第２９条第２項の規定により特許を受けることができない。
　
第４　むすび
　以上のとおりであるから，本願は，他の請求項について検討するまでもなく，拒絶すべきものである。
　よって，結論のとおり審決する。