(57)【要約】【課題】記憶対象のデータが消去されるまでにかかる時間のばらつきを抑制する。【解決手段】このような課題を解決するための記憶装置２０は、有限時間が経過すると記憶内容が失われるメモリ２００と第１のビット数のデータを該データの値に応じて、前記第１のビット数よりも多い第２のビット数のデータに変換するデータ変換部２０１とを有する。データ変換部２０１は、変換前の第１のビット数のデータの値と、変換後の第２のビット数のビット列の類型とが１対１で対応する変換規則に従って変換を行う。メモリ２００は、データ変換部２０１により変換されたデータを記憶する。【選択図】図１４
2017058914.tif 000002
【特許請求の範囲】
【請求項１】
有限時間が経過すると記憶内容が失われるメモリと、
第１のビット数のデータを該データの値に応じて、前記第１のビット数よりも多い第２のビット数のデータに変換するデータ変換部と
を有し、
前記データ変換部は、変換前の前記第１のビット数のデータの値と、変換後の前記第２のビット数のビット列の類型とが１対１で対応する変換規則に従って変換を行い、
前記メモリは、前記データ変換部により変換されたデータを記憶する
記憶装置。
【請求項２】
前記データ変換部は、１ビットの値を複数のビットに変換し、
変換前の前記１ビットの値と、変換後の前記複数のビットの各ビットの値の総和の偶奇性とが１対１で対応している
請求項１に記載の記憶装置。
【請求項３】
揮発性メモリを
さらに有し、
前記データ変換部は、さらに、変換されて前記メモリに記憶されていたデータが読み出される際、記憶の際の変換と逆の変換を行って該データを復元し、復元したデータを前記揮発性メモリに記憶させる
請求項１に記載の記憶装置。
【請求項４】
前記メモリは、抵抗変化型メモリであり、
記憶対象のデータに要求される保持期間に応じた大きさの電流で該データを前記メモリに書き込むよう制御する記憶制御部をさらに有する
請求項１に記載の記憶装置。
【請求項５】
前記メモリは、抵抗変化型メモリであり、
記憶対象のデータが前記メモリに記憶された後、該データに要求される保持期間に従って、該データが記憶されたメモリセルに対し、読み出し動作を繰り返すよう制御する記憶制御部をさらに有する
請求項１に記載の記憶装置。
【請求項６】
前記メモリは、ＤＲＡＭであり、
記憶対象のデータに要求される保持期間に応じたタイミングまでの間、該データについてのリフレッシュ動作を繰り返すよう制御するリフレッシュ制御部をさらに有する
請求項１に記載の記憶装置。
【請求項７】
記憶対象のデータは、鍵情報又は認証情報である
請求項１に記載の記憶装置。
【請求項８】
抵抗変化型メモリと、
第１のビット数のデータを該データの値に応じて、前記第１のビット数よりも多い第２のビット数のデータに変換するデータ変換部と、
を有し、
前記データ変換部は、変換前の前記第１のビット数のデータの値と、変換後の前記第２のビット数のビット列の類型とが１対１で対応する変換規則に従って変換を行い、
前記抵抗変化型メモリは、前記データ変換部により変換されたデータを記憶する
記憶装置。
【請求項９】
記憶対象のデータに要求される保持期間に応じた大きさの電流で該データを前記抵抗変化型メモリに書き込むよう制御する記憶制御部をさらに有する
請求項８に記載の記憶装置。
【請求項１０】
記憶対象のデータが前記抵抗変化型メモリに記憶された後、該データに要求される保持期間に従って、該データが記憶されたメモリセルに対し、読み出し動作を繰り返すよう制御する記憶制御部をさらに有する
請求項８に記載の記憶装置。
【請求項１１】
第１のビット数のデータを該データの値に応じて、前記第１のビット数よりも多い第２のビット数のデータに変換する変換ステップと、
変換されたデータを、有限時間が経過すると記憶内容が失われるメモリに記憶させる記憶ステップと
を有し、
前記変換ステップでは、変換前の前記第１のビット数のデータの値と、変換後の前記第２のビット数のビット列の類型とが１対１で対応する変換規則に従って変換を行う
記憶方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は記憶装置及び記憶方法に関し、例えば、要求される記憶時間が有限であるデータを記憶する記憶装置及び記憶方法に関する。
【背景技術】
【０００２】
例えば、鍵情報や認証情報といったセキュリティ情報は、セキュリティ上又は運用上などの理由から、記憶装置に記憶される場合、記憶装置で保持される時間が有限であることが好ましい場合がある。したがって、記憶した情報を有限時間後にする消去することが可能な記憶装置が求められている。
【０００３】
このような技術として、例えば、特許文献１又は特許文献２に記載の技術がある。特許文献１では、タイマの時間が予め設定した時間に到達した際に、ＤＲＡＭのリフレッシュ動作を停止することで記憶データの消去を行う外部記憶装置について開示している。また、特許文献２は、特定の事象が発生したとき、揮発性メモリへの電力の供給を遮断する記憶装置について開示している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−１０９１４８号公報
【特許文献２】特開２００６−０５９２２８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、ＤＲＡＭのリフレッシュ動作の停止又は揮発性メモリへの電力の供給の遮断を行っても、メモリセルごとに記憶内容が消去されるまでに要する時間は異なっており、データが削除される時期を制御することが困難であった。
【０００６】
したがって、記憶内容が消去されるまでにかかる時間がメモリセルごとにばらついていても、記憶対象のデータが消去されるまでにかかる時間のばらつきを抑制することが求められている。
【０００７】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００８】
一実施の形態によれば、記憶装置は、有限時間が経過すると記憶内容が失われるメモリと、変換規則に従って、第１のビット数のデータを第２のビット数のデータに変換するデータ変換部とを有する。
【発明の効果】
【０００９】
前記一実施の形態によれば、記憶対象のデータが消去されるまでにかかる時間のばらつきを抑制することができる。
【図面の簡単な説明】
【００１０】
【図１】実施の形態１にかかる記憶装置の概要を説明するブロック図である。
【図２】実施の形態１にかかる記憶装置の構成を示すブロック図である。
【図３】ＲｅＲＡＭの等価回路を示す回路図である。
【図４】所定の書き込みエネルギーで低抵抗状態に設定された抵抗変化素子Ｒの１時間後の抵抗値の分布を示す分布図である。
【図５】書き込みエネルギーと、低抵抗状態の維持期間との関係を示すグラフである。
【図６】実施の形態１にかかる記憶制御部における書き込み動作の一例について示すフローチャートである。
【図７】実施の形態１の変形例にかかる記憶制御部における制御の一例について示すフローチャートである。
【図８】実施の形態２にかかるセキュリティシステムの構成を示す模式図である。
【図９】実施の形態２にかかる記憶装置の構成を示すブロック図である。
【図１０】実施の形態２にかかるリフレッシュ制御部により制御されるリフレッシュ動作の流れの一例を示すフローチャートである。
【図１１】実施の形態３にかかる記憶装置の構成を示すブロック図である。
【図１２】ＲｅＲＡＭの記憶領域の一例について示す模式図である。
【図１３】実施の形態３にかかる記憶装置の動作の一例を示すフローチャートである。
【図１４】実施の形態４にかかる記憶装置の概要を説明するブロック図である。
【図１５】実施の形態４にかかる記憶装置の構成を示すブロック図である。
【図１６】実施の形態４にかかるデータ変換部による変換の一例について説明する模式図である。
【図１７】実施の形態４にかかる記憶装置の記憶処理の一例について示すフローチャートである。
【図１８】実施の形態５にかかる記憶装置の構成を示すブロック図である。
【図１９】実施の形態５にかかる記憶装置の記憶処理の一例について示すフローチャートである。
【発明を実施するための形態】
【００１１】
説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。また、様々な処理を行う機能ブロックとして図面に記載される各要素は、ハードウェア的には、ＣＰＵ、メモリ、その他の回路で構成することができ、ソフトウェア的には、メモリにロードされたプログラムなどによって実現される。したがって、これらの機能ブロックがハードウェアのみ、ソフトウェアのみ、またはそれらの組合せによっていろいろな形で実現できることは当業者には理解されるところであり、いずれかに限定されるものではない。なお、各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。
【００１２】
また、上述したプログラムは、様々なタイプの非一時的なコンピュータ可読媒体（ｎｏｎ−ｔｒａｎｓｉｔｏｒｙ  ｃｏｍｐｕｔｅｒ  ｒｅａｄａｂｌｅ  ｍｅｄｉｕｍ）を用いて格納され、コンピュータに供給することができる。非一時的なコンピュータ可読媒体は、様々なタイプの実体のある記録媒体（ｔａｎｇｉｂｌｅ  ｓｔｏｒａｇｅ  ｍｅｄｉｕｍ）を含む。非一時的なコンピュータ可読媒体の例は、磁気記録媒体（例えばフレキシブルディスク、磁気テープ、ハードディスクドライブ）、光磁気記録媒体（例えば光磁気ディスク）、ＣＤ−ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）ＣＤ−Ｒ、ＣＤ−Ｒ／Ｗ、半導体メモリ（例えば、マスクＲＯＭ、ＰＲＯＭ（Ｐｒｏｇｒａｍｍａｂｌｅ  ＲＯＭ）、ＥＰＲＯＭ（Ｅｒａｓａｂｌｅ  ＰＲＯＭ）、フラッシュＲＯＭ、ＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ））を含む。また、プログラムは、様々なタイプの一時的なコンピュータ可読媒体（ｔｒａｎｓｉｔｏｒｙ  ｃｏｍｐｕｔｅｒ  ｒｅａｄａｂｌｅ  ｍｅｄｉｕｍ）によってコンピュータに供給されてもよい。一時的なコンピュータ可読媒体の例は、電気信号、光信号、及び電磁波を含む。一時的なコンピュータ可読媒体は、電線及び光ファイバ等の有線通信路、又は無線通信路を介して、プログラムをコンピュータに供給できる。
【００１３】
＜実施の形態１＞
実施の形態１の詳細について説明する前に、まず、概要について説明する。図１は、実施の形態１にかかる記憶装置１０の概要を説明するブロック図である。図１に示されるように、記憶装置１０は、ＲｅＲＡＭ（ｒｅｓｉｓｔａｎｃｅ  ｒａｎｄｏｍ  ａｃｃｅｓｓ  ｍｅｍｏｒｙ）１００と記憶制御部１０１とを有している。記憶装置１０は、例えばマイクロコンピュータとして構成されている。
【００１４】
ＲｅＲＡＭ１００は、抵抗変化型メモリとも呼ばれ、電気抵抗の変化により情報を記憶する。記憶制御部１０１は、記憶対象のデータに要求される保持期間に応じた記憶条件で、このデータをＲｅＲＡＭ１００に記憶させるように制御する。このため、記憶装置１０では、データを要求される保持期間に従った有限時間だけ記憶する。すなわち、一般的に、ＲｅＲＡＭ１００による情報の保持期間は１０年程度であるが、本実施の形態にかかる記憶装置１０におけるＲｅＲＡＭ１００の情報の保持期間は、記憶制御部１０１による制御により、１０年よりも短い期間に設定することが可能となる。
【００１５】
ここで、記憶装置１０は、ＲｅＲＡＭ１００を用いているため、データの記憶に際する消費電力を抑制することができる。記憶装置１０は、例えば、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）カードに内蔵され、鍵情報又は認証情報といったセキュリティ情報を記憶してもよい。例えば、記憶装置１０は、テーマパークチケット、観光者用ＳＩＭ（Ｓｕｂｓｃｒｉｂｅｒ Ｉｄｅｎｔｉｔｙ Ｍｏｄｕｌｅ）カード、クレジットカードなどに内蔵され、認証に用いる鍵情報をＲｅＲＡＭ１００に記憶する。そして、例えば、テーマパークチケットとして利用する場合、鍵情報の保持期間を１日とし、観光者用ＳＩＭカードとして利用する場合、１週間とし、クレジットカードとして利用する場合、５年とする。記憶制御部１０１によりＲｅＲＡＭ１００における鍵情報の保持期間を調整することにより、データに要求される保持期間が経過すると、鍵情報が消去され、当該鍵情報を以降用いることができなくなるようにすることができる。
【００１６】
以下、実施の形態１の詳細について説明する。図２は、実施の形態１にかかる記憶装置１０の構成を示すブロック図である。図２に示されるように、記憶装置１０は、ＲｅＲＡＭ１００と、記憶制御部１０１と、暗号処理部１０２と、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）１０３と、揮発性メモリ１０４とを有する。
【００１７】
ＲｅＲＡＭ１００は、上述の通り、電気抵抗の変化により情報を記憶する抵抗変化型メモリであり、具体的には、例えば、図３に示すようにメモリセルＭＣを有する。なお、図３では、１つのメモリセルＭＣのみを図示しているが、ＲｅＲＡＭ１００は、例えばアレイ状に配列された複数のメモリセルＭＣを有しており、各メモリセルにおいて１ビットの情報を記憶する。メモリセルＭＣは、抵抗変化素子Ｒと、トランジスタＴＲとを有する。
【００１８】
抵抗変化素子Ｒの両端の電極の間には、図示しない抵抗変化層が存在し、指定された電圧信号を印加し、電流を流すことにより、この抵抗変化層の抵抗値を変化させることができる。これにより、メモリセルＭＣでは、データを書き換えることができる。
【００１９】
抵抗変化素子Ｒは、一方の電極がプレート線ＰＬに電気的に接続し、他方の電極がトランジスタＴＲのソース電極Ｓに接続している。また、トランジスタＴＲのドレイン電極Ｄは、ビット線ＢＬに接続し、ゲート電極Ｇはワード線ＷＬに接続している。このような構成により、例えばメモリセルＭＣへの書き込み時には、抵抗変化素子Ｒに対し、指定された電圧信号を印加することにより１ビットの情報を書き込む。また、読み出し時には、抵抗変化素子Ｒの抵抗値を閾値により判定することにより、メモリセルＭＣに記憶された情報が読み出される。すなわち、ＲｅＲＡＭ１００では、抵抗変化素子Ｒの抵抗値が、閾値より、高抵抗状態にあるか、低抵抗状態にあるかによって、１ビットの情報を記憶している。
【００２０】
記憶制御部１０１は、ワード線ＷＬの電圧、ビット線ＢＬの電圧、及びプレート線ＰＬの電圧を制御することによりＲｅＲＡＭ１００の記憶を制御する。ここで、記憶制御部１０１は、上述したとおり、記憶対象のデータに要求される保持期間に応じた記憶条件で、データをＲｅＲＡＭ１００に記憶させるように制御する。本実施の形態では、具体的には、記憶制御部１０１は、記憶対象のデータに要求される保持期間に応じた書き込みエネルギーで、メモリセルＭＣに情報を書き込むよう制御する。ここで、書き込みエネルギーとは、少なくともＲｅＲＡＭ１００にデータを書き込む際の電流の大きさに依存するエネルギーである。具体的には、印加した電圧×流れた電流×電圧信号の印加時間＝書き込みエネルギー、である。したがって、本実施の形態では、上述の記憶条件は、少なくともＲｅＲＡＭ１００にデータを書き込む際の電流の大きさを規定するものである。よって、記憶制御部１０１は、保持期間に応じた大きさの電流で書き込む。
【００２１】
ここで、書き込みエネルギーとデータの保持期間の関係について説明する。本発明者は、書き込み動作により抵抗変化素子Ｒを低抵抗状態とした際、書き込み時の書き込みエネルギーによって、低抵抗状態が維持される期間が異なることを発見した。なお、ここで、低抵抗状態とは、予め定められた閾値よりも低い抵抗値の状態をいう。図４は、所定の書き込みエネルギーで低抵抗状態に設定された抵抗変化素子Ｒの１時間後の抵抗値の分布を示す分布図である。図４では、縦軸は、各抵抗変化素子Ｒを示している。縦軸において、各抵抗変化素子Ｒは１時間後の抵抗値の大きさ順にソートされている。横軸は、抵抗変化素子Ｒの１時間後の抵抗値を示している。なお、図４では、書き込みが行われてから１時間後の抵抗値の分布を示しているが、書き込みが行われた時点では、全ての抵抗変化素子Ｒにおいて低抵抗状態に設定されている。抵抗変化素子Ｒの抵抗値は、時間の経過とともに上昇する傾向があるが、上昇速度が書き込みエネルギーによって異なる。
【００２２】
図４に示した例では、第１の書き込みエネルギーで書き込みが行われた抵抗変化素子Ｒの集団の分布（実線で示される分布）と、第２の書き込みエネルギーで書き込みが行われた抵抗変化素子Ｒの集団の分布（一点鎖線で示される分布）と、第３の書き込みエネルギーで書き込みが行われた抵抗変化素子Ｒの集団の分布（破線で示される分布）とが示されている。ここで、第１の書き込みエネルギーによる書き込みの分布は、各抵抗変化素子Ｒに対し第１の電流値の電流を流して書き込み動作を行った場合の分布を示している。また、第２の書き込みエネルギーによる書き込みの分布は、各抵抗変化素子Ｒに対し第１の電流値よりも小さい電流値である第２の電流値で電流を流して書き込み動作を行った場合の分布を示している。さらに、第３の書き込みエネルギーによる書き込みの分布は、各抵抗変化素子Ｒに対し第２の電流値よりも小さい電流値である第３の電流値で電流を流して書き込み動作を行った場合の分布を示している。
【００２３】
図４に示した例では、第１の書き込みエネルギーで書き込みが行われた全ての抵抗変化素子Ｒは、１時間後も低抵抗状態を維持している。これに対し、第２の書き込みエネルギーで書き込みが行われた抵抗変化素子Ｒの一部、及び第３の書き込みエネルギーで書き込みが行われた抵抗変化素子Ｒの一部は、１時間後には低抵抗状態を維持できていない。特に、３つの条件のうち最も書き込みエネルギーが小さい第３の書き込みエネルギーによる書き込みが行われた抵抗変化素子Ｒの集団は、低抵抗状態を維持できていない抵抗変化素子Ｒを最も多く含んでいる。低抵抗状態を維持できないということは、低抵抗状態に対応する１ビットの値である０又は１の記憶を維持できないことを意味している。すなわち、記憶したデータが破壊されてしまうことを意味する。
【００２４】
図５は、書き込みエネルギーと、低抵抗状態の維持期間との関係を示すグラフである。図５において、横軸は、書き込み時の書き込みエネルギーの大きさを示し、縦軸は、抵抗変化素子Ｒが低抵抗状態を維持する期間の長さを示している。なお、図４に示されるように、ある書き込みエネルギーにおいて書き込みを実施した場合、抵抗変化素子の個体差により性能にばらつきがある。したがって、図５に示されるグラフは、抵抗変化素子の母集団のうち性能が所定の順位にある抵抗変化素子に着目したグラフである。
【００２５】
図５に示すように、書き込み時の書き込みエネルギーの大きさによって、低抵抗状態を維持する期間の長さが異なる。具体的には、書き込み時の書き込みエネルギーが小さいほど、低抵抗状態を維持する期間は短くなる。すなわち、書き込み時の書き込みエネルギーが小さいほど、メモリセルＭＣにおける情報の保持期間が短くなる。したがって、記憶対象のデータに要求される保持期間に応じて書き込み時の書き込みエネルギーを変更することにより、記憶装置１０における当該データの保持期間を変更することができる。
【００２６】
例えば、記憶制御部１０１は、データを通常の保持期間（例えば１０年程度）で記憶する場合には、当該データをメモリセルＭＣに書き込む際に、抵抗変化素子Ｒに対し第１の電流値（例えば１７５μＡ）の電流を流して書き込み動作を行う。また、記憶制御部１０１は、データを通常の保持期間よりも短い期間だけ記憶する場合には、当該データをメモリセルＭＣに書き込む際に、抵抗変化素子Ｒに対し第１の電流値よりも小さな第２の電流値で電流を流して書き込み動作を行う。さらに、記憶制御部１０１は、さらに短い期間だけデータを記憶する場合には、当該データをメモリセルＭＣに書き込む際に、抵抗変化素子Ｒに対しさらに小さな第３の電流値で電流を流して書き込み動作を行う。なお、ここでは記憶制御部１０１が、保持期間の違いにより３種類の書き込みエネルギーを使い分ける例を示したが、記憶制御部１０１がさらに細かく書き込みエネルギーを制御してもよいことは言うまでもない。また、記憶制御部１０１は、保持期間の違いにより２種類の書き込みエネルギーを使い分けてもよい。さらに、記憶装置１０の記憶対象が、通常よりも短い保持期間が要求されるデータのみである場合には、通常の保持期間でデータを記憶する場合に用いる書き込みエネルギーよりも小さい書き込みエネルギーのみを用いて、データを記憶するよう制御してもよい。
【００２７】
なお、本実施の形態では、記憶制御部１０１は、記憶対象のデータに要求される保持期間に応じて書き込み時の電流の大きさを変更しているが、電流の大きさに加え、書き込み時に抵抗変化素子Ｒに電流を流す時間を変更してもよい。
【００２８】
図２に戻り、記憶装置１０の各構成の説明について引き続き説明する。
暗号処理部１０２は、暗号化処理及び復号化処理を行う。例えば、暗号処理部１０２は、ＲｅＲＡＭ１００に記憶された鍵情報を用いて、種々のデータについて暗号化又は復号化する。また、例えば、暗号処理部１０２は、ＲｅＲＡＭ１００に記憶された認証情報を、予め定められた規則に従って暗号化又は復号化する。このように、暗号処理部１０２は、ＲｅＲＡＭ１００に記憶されたセキュリティ情報又はＲｅＲＡＭ１００へ記憶されるセキュリティ情報に対して、予め定められたデータ処理を施す。
【００２９】
ＣＰＵ１０３は、プログラムを実行することにより記憶装置１０の各構成を制御する。また、揮発性メモリ１０４は、例えば、ＳＲＡＭ（Static Random Access Memory）であり、ＣＰＵ１０３のワーク領域などに用いられる。
【００３０】
次に、本実施の形態における書き込み動作の流れについて説明する。図６は、記憶制御部１０１における書き込み動作の一例について示すフローチャートである。
【００３１】
ステップ１０（Ｓ１０）において、記憶制御部１０１は、データの書き込み命令を受付ける。記憶制御部１０１は、例えばＣＰＵ１０３から発行された書き込み命令を受付ける。なお、記憶制御部１０１は、ＣＰＵ１０３に限らず、図示しないＤＭＡ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）コントローラ等が発行した書き込み命令を受付けてもよい。
ステップ１１（Ｓ１１）において、記憶制御部１０１は、記憶対象のデータに要求される保持期間に応じた書き込みエネルギーを決定する。具体的には、記憶制御部１０１は、少なくとも書き込み時の電流値を、要求される保持期間に応じて決定する。
ステップ１２（Ｓ１２）において、記憶制御部１０１は、ステップ１１で決定した書き込みエネルギーで記憶対象のデータをＲｅＲＡＭ１００に書き込む。
【００３２】
以上、説明したように、本実施の形態にかかる記憶装置１０によれば、記憶対象のデータに要求される保持期間に応じて、当該データを記憶後、自動的に消去することができる。ここで、記憶装置１０は、ＲｅＲＡＭ１００によりデータを記憶する構成であるため、消費電力を抑制することができる。したがって、有限時間後にデータを消去可能な記憶装置をＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）を用いて実現する場合には、記憶を維持するためにリフレッシュ電力が必要とされるところ、本実施の形態にかかる記憶装置１０によれば、そのような電力の消費をすることなく所望の時期まで記憶を維持することができる。
【００３３】
＜実施の形態１の変形例＞
上述の実施の形態で示した記憶装置１０の記憶制御部１０１は、書き込み時の書き込みエネルギーをデータの保持期間に応じて変更したが、記憶制御部１０１は、記憶対象のデータに要求される保持期間に応じた記憶条件として、他の記憶条件を用いてもよい。例えば、記憶対象のデータに要求される保持期間に応じた記憶条件が、ＲｅＲＡＭ１００に記憶されたこのデータを対象として行われる記憶の妨害度合であってもよい。つまり、記憶制御部１０１は、いわゆるリードディスターブによる記憶の妨害を用いて、データの記憶制御を行ってもよい。
【００３４】
データが記憶されたメモリセルＭＣに対し、読み出し動作が繰り返されると、当該データが記憶されたメモリセルにおける抵抗変化素子Ｒの抵抗値が変化する。通常は、この変化が十分小さくなるよう、読み出し条件は調整されている。しかし、読出し条件が適切でない場合、例えば、図３におけるＰＬの電圧が既定の値より高い条件で読み出した場合、抵抗値が変化する。この現象は、読み出し動作が、軽い書き込み現象を引き起こした、と理解することができる（リードディスターブ）。したがって、あるメモリセルＭＣに対しデータの書き込みが行われた後、当該メモリセルＭＣに対し、意図的にＰＬの電圧が高い条件で読み出し動作が繰り返されることにより、書き込み時に設定された抵抗値よりも抵抗値が上昇する。このため、メモリセルＭＣに対し意図的にＰＬの電圧が高い条件で読み出し動作が繰り返された場合、この動作が行われない場合に比べ、低抵抗状態が維持される期間が短くなる。つまり、リードディスターブによる記憶の妨害の強度を強くすればするほど、メモリセルＭＣにおける記憶の保持期間を短くすることが可能となる。
【００３５】
記憶制御部１０１は、この現象を利用することにより、記憶対象のデータに要求される保持期間の記憶を実現してもよい。すなわち、記憶制御部１０１は、データが記憶されたメモリセルＭＣに対し、保持期間に従って、意図的にＰＬの電圧が高い条件で読み出し動作を繰り返してもよい。より具体的には、例えば、記憶制御部１０１は、保持期間に従った回数だけ、メモリセルＭＣに対し意図的にＰＬの電圧が高い条件で読み出し動作を繰り返し、記憶を妨害する。なお、記憶制御部１０１は、保持期間が短いほど、メモリセルＭＣに対する読み出し動作の回数を多くする。
【００３６】
次に、本変形例にかかる記憶装置１０の書き込み動作の流れについて説明する。図７は、変形例にかかる記憶制御部１０１における制御の一例について示すフローチャートである。
【００３７】
ステップ２０（Ｓ２０）において、ステップ１０と同様、記憶制御部１０１は、データの書き込み命令を受付ける。
ステップ２１（Ｓ２１）において、記憶制御部１０１は、予め定められた書き込みエネルギーで記憶対象のデータをＲｅＲＡＭ１００に書き込む。具体的には、記憶制御部１０１は、予め定められた電流値の電流を予め定められた時間、抵抗変化素子Ｒに流すよう制御する。
ステップ２２（Ｓ２２）において、記憶制御部１０１は、記憶の妨害処理を行う。すなわち、記憶制御部１０１は、記憶対象のデータに要求される保持期間に応じて、当該データが記憶されたメモリセルＭＣに対し、意図的にＰＬの電圧が高い条件で読み出し動作を繰り返す。
【００３８】
変形例にかかる記憶装置１０においても、ＲｅＲＡＭ１００を用いて、有限期間のデータの記憶を実現している。このため、データの記憶に際する消費電力を抑制することができる。
【００３９】
このように、記憶制御部１０１は、記憶対象のデータに要求される保持期間に応じた記憶条件でデータをＲｅＲＡＭ１００に記憶させるように制御すればよく、必ずしも、書き込みエネルギーの調整による制御でなくてもよい。また、記憶制御部１０１は、書き込みエネルギーの調整に加え、上記変形例として説明したリードディスターブによる記憶の妨害度合の調整をあわせて行ってもよい。
【００４０】
＜実施の形態２＞
次に、実施の形態２について説明する。図８は、実施の形態２にかかるセキュリティシステム５０の構成を示す模式図である。図８に示されるように、セキュリティシステム５０は、データ管理サーバ５１と、鍵管理サーバ５２と、ゲートウェイ５３と、複数のＩＣカード５４とを有する。データ管理サーバ５１、鍵管理サーバ５２、及びゲートウェイ５３は、インターネットなどのネットワーク５５に接続しており、相互に通信することができる。
【００４１】
データ管理サーバ５１は、種々のデータを管理するサーバであり、例えば、利用者の入退室記録などのデータを管理する。鍵管理サーバ５２は、暗号処理に用いられる鍵情報を発行するサーバである。鍵管理サーバ５２は、例えば乱数を用いて、予め定められた暗号規則に従った鍵情報を生成する。鍵管理サーバ５２は、生成した鍵情報を、ゲートウェイ５３を介して、各ＩＣカード５４に配信する。
【００４２】
ゲートウェイ５３は、ネットワーク５５とＩＣカード５４との通信を中継する装置である。ゲートウェイ５３は、各ＩＣカード５４と無線通信を行う。ＩＣカード５４は、例えば社員証などの身分証として用いられるカードであり、後述する記憶装置１１を内蔵している。ＩＣカード５４は、鍵管理サーバ５２が発行した鍵情報を取得し、記憶装置１１に記憶する。ＩＣカード５４は、取得した鍵情報を用いて、認証情報などの種々の情報を暗号化又は復号化する。セキュリティシステム５０は、このような構成により、鍵情報が記憶されたＩＣカード５４を携帯する正当な利用者によるシステムの利用を保障する。
【００４３】
ここで、セキュリティシステム５０において、図８に示されるように、いずれかのＩＣカード５４が盗難された場合、当該ＩＣカード５４における鍵情報が消去されることがセキュリティ上、好ましい。
【００４４】
図９は、実施の形態２にかかる記憶装置１１の構成を示すブロック図である。図９に示されるように、本実施の形態にかかる記憶装置１１は、リフレッシュ制御部１０５及び通信部１０６が追加されている点で、上記記憶装置１０と異なる。以下、記憶装置１１について、記憶装置１０と異なる部分について説明する。
【００４５】
リフレッシュ制御部１０５は、リフレッシュ動作を行うよう制御する。すなわち、リフレッシュ制御部１０５は、記憶制御部１０１による制御によってＲｅＲＡＭ１００に記憶されたデータについて、再度書き込みを実施するよう制御する。記憶装置１１においても、記憶装置１０と同様、データの記憶時間を一般的なＲｅＲＡＭ１００よりも短く制限することが可能である。記憶装置１１は、このように記憶時間が制限されたデータについて、リフレッシュ動作を行うことにより、記憶時間を延長することができる。本実施の形態では、リフレッシュ制御部１０５は、後述する通り、通信部１０６による通信状態により、データの記憶時間の延長を実施するか否かを決定する。
【００４６】
通信部１０６は、他の装置との通信を行う。具体的には、通信部１０６は、例えば、図示しない送受信回路及びアンテナを備え、無線通信を行う。通信部１０６は、ゲートウェイ５３と無線通信し、ネットワーク５５に接続された各サーバと通信する。
【００４７】
以下、リフレッシュ動作の詳細について説明する。図１０は、リフレッシュ制御部１０５により制御されるリフレッシュ動作の流れの一例を示すフローチャートである。リフレッシュ制御部１０５は、他の装置との通信が可能である場合、予め定められた時間ごとにリフレッシュ動作を行い、他の装置との通信が途絶えた場合、リフレッシュ動作を行わない。以下、図１０に示すフローチャートに沿って、リフレッシュ制御部１０５の処理の流れについて説明する。なお、リフレッシュ制御部１０５は、例えば、リフレッシュ動作を行うタイミングを示すタイミング情報を保持するレジスタ（不図示）と、タイマ（不図示）とを内蔵し、予め定められた時間ごとにリフレッシュ動作を実現してもよい。
【００４８】
ステップ３０（Ｓ３０）において、リフレッシュ制御部１０５は、予め定められた時間（例えば、２４時間）が経過したか否かを判定する。リフレッシュ制御部１０５は、予め定められた時間ごとにリフレッシュ動作を実行し、ＲｅＲＡＭ１００に記憶された鍵情報が消去されないようにする。ＲｅＲＡＭ１００には、上述の記憶制御部１０１の記憶制御により、鍵情報に要求される保持期間に応じた記憶条件で鍵情報が記憶されている。したがって、リフレッシュ動作が行われないと、ＲｅＲＡＭ１００に記憶された鍵情報は、有限時間で消去されてしまう。このため、リフレッシュ制御部１０５がリフレッシュ動作を行う間隔である、上記予め定められた時間は、ＲｅＲＡＭ１００に記憶された鍵情報が消去されるまでの時間よりも短い必要がある。
【００４９】
ステップ３０において、予め定められた時間が経過していると判定された場合（Ｓ３０でＹｅｓ）、ステップ３１へ移行する。これに対し、ステップ３０において、予め定められた時間が経過していないと判定された場合（Ｓ３０でＮｏ）、ステップ３０に戻り、リフレッシュ制御部１０５は、予め定められた時間の経過を待つ。
【００５０】
ステップ３１（Ｓ３１）において、リフレッシュ制御部１０５は、通信部１０６による通信が途絶えていないかを確認する。リフレッシュ制御部１０５は、他の装置との通信が可能である場合（Ｓ３１でＮｏ）、以下に示すリフレッシュ動作を実行する。これに対し、他の装置との通信が途絶えた場合（Ｓ３１でＹｅｓ）、リフレッシュ制御部１０５は、リフレッシュ動作を行うことなく処理を終了する。なお、本実施の形態において、他の装置とは、例えば、ゲートウェイ５３である。例えば、ＩＣカード５４が盗難され、ゲートウェイ５３との通信可能な領域外にＩＣカード５４が持ち出された場合、通信部１０６は、ゲートウェイ５３と無線通信を行うことができず、通信が途絶する。
【００５１】
リフレッシュ制御部１０５は、他の装置との通信が可能である場合、ステップ３２〜ステップ３４で、リフレッシュ動作を行うよう制御する。
ステップ３２（Ｓ３２）において、リフレッシュ制御部１０５は、ＲｅＲＡＭ１００に記憶されている鍵情報を読み出し、揮発性メモリ１０４にコピーするよう制御する。
ステップ３３（Ｓ３３）において、リフレッシュ制御部１０５は、ステップ３２において揮発性メモリ１０４にコピーした鍵情報を、ＲｅＲＡＭ１００に書き戻すよう制御する。この際、記憶制御部１０１は、再度、当該鍵情報に要求される保持期間に応じた記憶条件でＲｅＲＡＭ１００に記憶させる。
ステップ３４（Ｓ３４）において、リフレッシュ制御部１０５は、ステップ３２において、揮発性メモリ１０４にコピーした鍵情報を、揮発性メモリ１０４上から消去するよう制御する。ステップ３４の後、処理は、再び、ステップ３０に戻り、リフレッシュ制御部１０５は、再び、予め定められた時間の経過を待つ。
【００５２】
このように、本実施の形態では、リフレッシュ制御部１０５は、他の装置との通信が可能である場合、予め定められた時間ごとに、リフレッシュ動作対象のデータを揮発性メモリ１０４へと読み出して、揮発性メモリ１０４に記憶されたこのデータをＲｅＲＡＭ１００に書き戻す。なお、図１０に示した例では、他の装置との通信が途絶えた場合、リフレッシュ制御部１０５は、処理を終了しているが、揮発性メモリ１０４への電力の供給を遮断してもよい。揮発性メモリ１０４への電力の供給が遮断されると、リフレッシュ動作において、ＲｅＲＡＭ１００に記憶されている鍵情報を揮発性メモリ１０４へとコピーすることができない。通信が途絶した場合、リフレッシュ制御部１０５は、このようにして、リフレッシュ動作の実施が行われないよう制御してもよい。
【００５３】
実施の形態２にかかる記憶装置１１によれば、記憶時間が有限時間に限定されたＲｅＲＡＭ１００上のデータに対し、リフレッシュ動作が行われる。このため、正常な使用環境下では、半永久的に当該データを記憶することができる。また、盗難等の異常が発生し、通信が途絶えた場合には、記憶を維持することができず、ＲｅＲＡＭ１００上のデータは消去されてしまう。このため、セキュリティを担保することができる。なお、リフレッシュ動作における書き戻し処理は、予め定められた時間間隔（例えば、２４時間）ごとにしか行われないので、消費電力は抑制される。
【００５４】
なお、本実施の形態では、上述の通り、リフレッシュ制御部１０５は、他の装置との通信の可否に応じて、リフレッシュ動作の実施有無を決定しているが、リフレッシュ制御部１０５は、他の装置との通信の可否に関わらずリフレッシュ動作を実行するよう構成してもよいことは言うまでもない。この場合、記憶装置１１は、必ずしも通信部１０６を有さなくてもよい。
【００５５】
＜実施の形態３＞
次に、実施の形態３について説明する。本実施の形態では、記憶制御部１０１は、ＲｅＲＡＭ１００の記憶領域ごとに、記憶条件を変更する。図１１は、実施の形態３にかかる記憶装置１２の構成を示すブロック図である。図１１に示されるように、本実施の形態にかかる記憶装置１２は、実施の形態２にかかる記憶装置１１から通信部１０６を除いた構成となっている。このため、上記実施の形態で説明した内容と重複する説明については、省略する。
【００５６】
本実施の形態において、ＲｅＲＡＭ１００は、図１２に示されるように、複数の記憶領域を有している。図１２に示した例では、ＲｅＲＡＭ１００は、プログラム領域１５１と、データログ領域１５２と、セキュア領域１５３とを有している。
【００５７】
プログラム領域１５１は、オペレーティングシステム（ＯＳ）、アプリケーションプログラム等といったプログラムが記憶される領域である。一般的に、プログラムは、当該プログラムを書き換える場合等を除けば、記憶先に一度書き込まれたら長期間使用されるものである。このため、プログラム領域に書き込まれる情報は、長期間にわたって保持されることが要求される。
【００５８】
データログ領域１５２は、プログラム実行結果のデータ等が記憶される。このデータは、プログラムが実行されるたびに生成されるものである。データログ領域１５２に書き込まれる情報は、プログラム領域１５１に書き込まれる情報ほどの保持期間は要求されない。
【００５９】
セキュア領域１５３は、特定のアプリケーションを実行するための認証情報や、データを暗号化又は復号化するための鍵情報などが書き込まれる。セキュリティを担保するためには、セキュア領域１５３に書き込まれる情報の保持期間は有限であることが好ましい。このため、本実施の形態では、セキュア領域１５３に記憶されるデータは、３つの領域のうち、要求される保持期間が最も短い。
【００６０】
本実施の形態の記憶制御部１０１は、ＲｅＲＡＭ１００の記憶領域ごとに異なる記憶条件を適用する。すなわち、記憶制御部１０１は、記憶先のＲｅＲＡＭ１００のアドレス空間に応じた記憶条件を適用する。具体的には、記憶制御部１０１は、プログラム領域１５１へデータを記憶する場合、第１の記憶条件で当該データをＲｅＲＡＭ１００に記憶させるように制御する。すなわち、記憶制御部１０１は、プログラムがＲｅＲＡＭ１００に記憶される場合、又はプログラムの書き換えが行われる場合、第１の記憶条件を用いる。また、同様に、記憶制御部１０１は、データログ領域１５２へデータを記憶する場合、第２の記憶条件で当該データをＲｅＲＡＭ１００に記憶させるように制御し、セキュア領域１５３へデータを記憶する場合、第３の記憶条件で当該データをＲｅＲＡＭ１００に記憶させるように制御する。
【００６１】
第１の記憶条件でＲｅＲＡＭ１００に記憶した場合のデータの保持期間は、例えば、１０年である。第２の記憶条件でＲｅＲＡＭ１００に記憶した場合のデータの保持期間は、第１の記憶条件でＲｅＲＡＭ１００に記憶した場合のデータの保持期間よりも短く、例えば数日である。また、第３の記憶条件でＲｅＲＡＭ１００に記憶した場合のデータの保持期間は、第２の記憶条件でＲｅＲＡＭ１００に記憶した場合のデータの保持期間よりも短い。具体的には、例えば、第１の記憶条件は、上述の第１の書き込みエネルギーでＲｅＲＡＭ１００に書き込むことを規定してもよい。同様に、第２の記憶条件は、上述の第２の書き込みエネルギーでＲｅＲＡＭ１００に書き込むことを規定してもよい。第３の記憶条件は、上述の第３の書き込みエネルギーでＲｅＲＡＭ１００に書き込むことを規定してもよい。なお、第１の記憶条件、第２の記憶条件、及び第３の記憶条件は、このように、書き込みエネルギーの違いを規定するものに限らず、実施の形態１の変形例として説明した、データを対象として行われる記憶の妨害度合の違いを規定するものでもよい。
【００６２】
記憶制御部１０１は、ＣＰＵ１０３からＲｅＲＡＭ１００への書き込み命令を受信した場合、書き込み先の領域に応じた記憶条件で記憶を行う。なお、書き込み命令の発行は、ＤＭＡコントローラ等、ＣＰＵ１０３以外の構成要素からならされてもよい。記憶制御部１０１は、記憶条件を、例えば記憶制御部１０１に内蔵されたレジスタ（不図示）又は記憶制御部１０１に内蔵されたメモリ（不図示）に格納しておき、書き込み命令に応じて記憶条件を選択するよう構成されてもよい。
【００６３】
なお、本実施の形態では、上記３つの領域に対し、それぞれ１つの記憶条件が対応しているが、２以上の記憶条件が設けられてもよい。例えば、セキュア領域を更に２つに分割し、分割された各領域で異なる記憶条件が設けられてもよい。
【００６４】
次に、本実施の形態にかかるリフレッシュ制御部１０５について説明する。第１の記憶条件で記憶がなされた場合、長期間のデータの保持が保障されるため、リフレッシュ動作は必要とされない。これに対し、第２の記憶条件又は第３の記憶条件で記憶がなされた場合、必要に応じてリフレッシュ動作により保持期間が延長されてもよい。例えば、第３の記憶条件により記憶されたデータがＲｅＲＡＭ１００に保持される期間が３０分程度である場合、セキュア領域に記憶された鍵情報は、３０分後に消えてしまう。したがって、ユーザが鍵情報の有効期間を延長する操作を行った場合、リフレッシュ制御部１０５は、ＣＰＵ等からの指示に基づき鍵情報が消えてしまう前に、再度第３の記憶条件で記憶処理を行うリフレッシュ動作を行うことで、鍵情報がＲｅＲＡＭ１００に保持される期間を延長することができる。
【００６５】
また、要求される保持期間が、当初の保持期間よりも長く又は短く変更された場合、リフレッシュ制御部１０５は、変更後の保持期間に応じた記憶条件でリフレッシュ動作を実行してもよい。例えば、当初、鍵情報に要求される保持期間が３０分であったものが、その後、永続的な保持が要求されるよう変更された場合、リフレッシュ制御部１０５は、第１の記憶条件でリフレッシュ動作を実行してもよい。
【００６６】
以下、本実施の形態にかかる記憶装置１２の動作について説明する。図１３は、実施の形態３にかかる記憶装置１２の動作の一例を示すフローチャートである。以下、図１３に沿って記憶装置１２の動作の一例を説明する。
【００６７】
ステップ４０（Ｓ４０）において、記憶制御部１０１は、データの書き込み命令を受付ける。ステップ４１（Ｓ４１）において、記憶制御部１０１は、ステップ４０で受け付けた書き込み命令によるデータの書き込み先の記憶領域を判別する。書き込み先がプログラム領域である場合、処理はステップ４２へ移行する。書き込み先がデータログ領域である場合、処理はステップ４３へ移行する。書き込み先がセキュア領域である場合、処理はステップ４４へ移行する。
【００６８】
ステップ４２（Ｓ４２）において、記憶制御部１０１は、第１の記憶条件でデータをＲｅＲＡＭ１００に記憶するよう制御する。ステップ４２の動作が終了後、処理は終了する。ステップ４３（Ｓ４３）において、記憶制御部１０１は、第２の記憶条件でデータをＲｅＲＡＭ１００に記憶するよう制御する。また、ステップ４４（Ｓ４４）において、記憶制御部１０１は、第３の記憶条件でデータをＲｅＲＡＭ１００に記憶するよう制御する。ステップ４３の終了後、処理はステップ４５へ移行する。同様に、ステップ４４の終了後も処理はステップ４５へ移行する。
【００６９】
ステップ４５（Ｓ４５）において、リフレッシュ制御部１０５はリフレッシュ動作を実施するか否かを判定する。リフレッシュ制御部１０５は、リフレッシュ動作の実施条件を満たすまで待機し（Ｓ４５でＮｏ）、リフレッシュ動作の実施条件を満たした場合（Ｓ４５でＹｅｓ）、ステップ４６（Ｓ４６）において、リフレッシュ動作を実施する。例えば、リフレッシュ制御部１０５は、データログ領域又はセキュア領域に記憶されたデータについて、保持期間を延長する指示を受けた場合、リフレッシュ動作を実施する。
【００７０】
本実施の形態にかかる記憶装置１２によれば、データの記憶先の領域によって記憶条件が変更される。したがって、記憶対象のデータの性質に沿った適切な保持期間で記憶を実現することができる。また、記憶制御部１０１が記憶領域ごとに書き込みエネルギーを変えて書き込む場合、データログ領域における書き込みエネルギーは、プログラム領域における書き込みエネルギーよりも少ない。したがって、頻繁に書き換えた発生することが想定されるデータログ領域の記憶処理における消費電力を抑制することができる。
【００７１】
なお、記憶装置１２は、さらに、実施の形態２として示した記憶装置１１のように、通信状態に応じて、リフレッシュ動作の実施有無を判定してもよい。また、本実施の形態では、リフレッシュ制御部１０５を有する構成について示したが、リフレッシュ制御部１０５を有さない、ＲｅＲＡＭ１００の記憶領域ごとに異なる記憶条件を適用する記憶装置が構成されてもよい。また、本実施の形態にかかる記憶制御部１０１に限らず、上述の他の実施の形態及び変形例の記憶制御部１０１も、データの記憶先の領域に基づいて適用する記憶条件を決定してもよいが、実施の形態１、実施の形態１の変形例、実施の形態２にかかる記憶制御部１０１は、必ずしも、記憶先の領域に基づいて適用する記憶条件を決定しなくてもよい。例えば、記憶制御部１０１は、記憶対象のデータに要求される保持期間を示す情報を受付け、受け付けた情報に従って適用する記憶条件を決定してもよい。また、記憶制御部１０１が、適用すべき記憶条件を示す命令を受付けてもよい。
【００７２】
＜実施の形態４＞
次に、実施の形態４について説明する。実施の形態４の詳細について説明する前に、まず、概要について説明する。図１４は、実施の形態４にかかる記憶装置２０の概要を説明するブロック図である。図１４に示されるように、記憶装置２０は、メモリ２００と、データ変換部２０１とを有している。記憶装置２０は、例えばマイクロコンピュータとして構成されている。
【００７３】
メモリ２００は、有限時間が経過すると記憶内容が失われるメモリである。すなわち、メモリ２００において、記憶を維持するための処理が行われないまま有限時間が経過すると、記憶内容が失われる。つまり、メモリ２００に記憶されたデータを消去する処理が行われなくても、有限時間が経過すると、メモリ２００に記憶されたデータは、自然に消去される。このようなメモリ２００の具体例としては、ＲｅＲＡＭやＤＲＡＭが挙げられる。例えば、ＲｅＲＡＭでは、上述の通り、記憶条件を調整することにより、記憶されたデータは有限時間が経過すると消去される。また、ＤＲＡＭでは、所定の時間間隔ごとにリフレッシュ動作が行われないと、有限時間で記憶されたデータは消去されてしまう。なお、メモリ２００は、有限時間が経過すると記憶内容が失われるメモリであればよく、ＲｅＲＡＭ又はＤＲＡＭに限定されない。
【００７４】
データ変換部２０１は、第１のビット数のデータをこのデータの値に応じて、第１のビット数よりも多い第２のビット数のデータに変換する。データ変換部２０１は、変換前の第１のビット数のデータの値と、変換後の第２のビット数のビット列の類型とが１対１で対応する、予め定められた変換規則に従って変換を行う。したがって、データ変換部２０１による変換により、ｎビットのデータは、冗長なｍ（ｎ＜ｍ）ビットのデータへと変換される。
【００７５】
メモリ２００は、データ変換部２０１により変換されたデータを記憶する。例えば、記憶対象のデータがｎビットのデータであるとすると、このデータはデータ変換部２０１の変換によりｍビットのデータに変換されるため、メモリ２００は、本来ｎ個のメモリセルで記憶可能であるデータをｍ個のメモリセルで記憶する。
【００７６】
メモリ２００において、メモリセル毎の個体差の存在により、消去されるまでに要する時間が所望の時間となるよう精度よく制御することは容易ではない。ところで、メモリセルのそれぞれの性能にばらつきがあったとしても、複数のメモリセルからなる集合の性能は、統計的な性能であり安定している。ここで、例を挙げて説明する。時間ｘが経過後に記憶内容が消失されるよう記憶が制御され、メモリ２００のｋ個のメモリセルそれぞれにデータが記憶された場合を例に説明する。この場合、ｋ個のメモリセルのうち、時間ｘが経過した時点で記憶内容が消去されるメモリセルもあれば、時間ｘよりも前、又は時間ｘよりも後に記憶内容が消去されるメモリセルもあり、時間ｘでちょうど記憶内容を消去することができる記憶装置を構成することは容易ではない。しかしながら、ｋ個のメモリセルの集合全体でみると、最も早く記憶内容が消去されてしまうメモリセルの消去タイミングは、安定している。すなわち、集合を構成するｋ個のメモリセルとしていずれのメモリセルを抽出しても、集合全体の保持時間の性質は安定している。これは、ｋが大きければ大きいほど安定する。
【００７７】
１つのメモリセルについて保持時間ｘでデータを消去されるように制御することに比べ、保持時間ｘでｋ個のメモリセルのうちいずれかにおいてデータが消去されるよう制御することは容易である。本実施の形態にかかる記憶装置２０は、このような統計的性質に着目してデータを記憶する構成となっている。
【００７８】
データ変換部２０１は、記憶対象のデータを上述の通り冗長なデータへと変換している。そして、メモリ２００は、データ変換部２０１により変換されたデータを記憶する。このようにして、記憶装置２０では、統計的性質を利用することができるよう、記憶に使用するメモリセルの数を増加させている。そして、変換前のｎビットのデータの値と、変換後のｍビットのビット列の類型とが１対１で対応する変換規則に従ってデータの変換が行われているため、変換後のｍビットのデータの記憶先であるｍ個のメモリセルのうちいずれかのメモリセルにおいてデータが消去されると、当初の類型に属さなくなり、変換前のデータに逆変換することができなくなる。すなわち、ｍビットのうちいずれかのビットにおいて記憶された情報が失われれば、元のｎビットのデータ自体が消去されることと同様の効果が得られる。
【００７９】
したがって、本実施の形態にかかる記憶装置２０によれば、記憶内容が消去されるまでにかかる時間がメモリセルごとにばらついていても、記憶対象のデータが消去されるまでにかかる時間のばらつきを抑制することできる。
【００８０】
以下、実施の形態４の詳細について説明する。図１５は、実施の形態４にかかる記憶装置２０の構成を示すブロック図である。なお、ここでの説明においては、メモリ２００がＲｅＲＡＭであるものとして、説明する。メモリ２００がＤＲＡＭである場合の構成例については、実施の形態５として後述する。図１５に示されるように、記憶装置２０は、データ変換部２０１と、記憶制御部２０２と、メモリ２００としてのＲｅＲＡＭ２５０と、暗号処理部２０３と、ＣＰＵ２０４と、揮発性メモリ２０５とを有し、例えばマイクロコンピュータとして構成されている。記憶装置２０は、例えば、記憶対象のデータとして、鍵情報又は認証情報などのセキュリティ情報を記憶する。
【００８１】
ここで、ＲｅＲＡＭ２５０、暗号処理部２０３、ＣＰＵ２０４、及び揮発性メモリ２０５については、上述のＲｅＲＡＭ１００、暗号処理部１０２、ＣＰＵ１０３、及び揮発性メモリ１０４と同様であるため、説明を省略する。以下、データ変換部２０１と記憶制御部２０２について説明する。
【００８２】
データ変換部２０１は、上述の通り、第１のビット数のデータをこのデータの値に応じて、第２のビット数のデータに変換する。このとき、データ変換部２０１は、変換前の第１のビット数のデータの値と、変換後の第２のビット数のビット列の類型とが１対１で対応する変換規則に従って変換を行う。このような変換として、具体的には、データ変換部２０１は、例えば次のような変換を行う。
【００８３】
図１６は、データ変換部２０１による変換の一例について説明する模式図である。図１６に示される例では、データ変換部２０１が、記憶対象の４ビットのセキュリティ情報である「１００１」を、２５６ビットのデータに変換する様子を示している。データ変換部２０１は、記憶対象のデータの各ビットを、それぞれ、６４ビットのデータに変換している。より具体的には、データ変換部２０１は、１ビットの値を６４ビットのビット列に変換する際、変換前の値が０である場合には、ビット列の総和が偶数となる６４ビットの乱数のビット列へと変換する。同様に、データ変換部２０１は、変換前の値が１である場合には、ビット列の総和が奇数となる６４ビットの乱数のビット列へと変換する。なお、データ変換部２０１は、変換前の値が０である場合に総和が奇数となるビット列へと変換し、変換前の値が１である場合に総和が偶数となるビット列へと変換してもよい。このように、データ変換部２０１は、変換前の１ビットの値と、変換後の複数のビットの各ビットの値の総和の偶奇性とが１対１で対応するよう、１ビットの値を複数のビットに変換してもよい。
【００８４】
また、データ変換部２０１は、変換されてＲｅＲＡＭ２５０に記憶されていたデータが読み出される際、記憶の際の変換と逆の変換を行ってこのデータを復元する。図１６に示した例では、データ変換部２０１は、６４ビットのデータ列の総和が偶数である場合、１ビットの値である０へと復元し、６４ビットのデータ列の総和が奇数である場合、１ビットの値である１へと復元する。このため、冗長なビット列で表された変換後のデータのいずれかのビットにおいてＲｅＲＡＭ２５０に記憶された値が保持されなくなってしまうと、正しく復元できない。したがって、データが破壊される。
【００８５】
なお、データ変換部２０１は、記憶の際の変換と逆の変換を行って復元したデータを揮発性メモリ２０５に記憶させてもよい。記憶されていたデータを利用する際に、復元したデータを揮発性メモリ２０５に記憶しておくことで、複数回の利用の場合に、毎回、データ変換部２０１による復元を行わずに済み、負荷を抑制することができる。また、揮発性メモリ２０５に記憶されるため、不揮発性メモリに復元したデータを記憶させる場合に比べて、記憶装置２０の盗難などによる記憶対象データの漏えいを防ぐ上で有利である。
【００８６】
記憶制御部２０２は、データ変換部２０１により変換されたデータのＲｅＲＡＭ２５０への記憶を制御する。ここで、記憶制御部２０２は、上述の記憶制御部１０１と同様、記憶対象のデータに要求される保持期間に応じた記憶条件で、このデータをＲｅＲＡＭ２５０に記憶させるように制御する。具体的には、例えば、記憶制御部２０２は、記憶対象のデータに要求される保持期間に応じた大きさの電流で、データ変換部２０１により変換されたデータをＲｅＲＡＭ２５０に書き込むよう制御する。なお、記憶制御部２０２は、実施の形態１の変形例で示したように、リードディスターブによる記憶の妨害を用いて、記憶制御を行ってもよい。すなわち、記憶制御部２０２は、記憶対象のデータがＲｅＲＡＭ２５０に記憶された後、このデータに要求される保持期間に従って、このデータが記憶されたメモリセルに対し、意図的にＰＬの電圧が高い条件で読み出し動作を繰り返すよう制御してもよい。
【００８７】
次に、本実施の形態における記憶処理の流れについて説明する。図１７は、記憶装置２０の記憶処理の一例について示すフローチャートである。
ステップ５０（Ｓ５０）において、データ変換部２０１が、記憶対象のデータを変換する。続いて、ステップ５１（Ｓ５１）において、ステップ５０で変換されたデータについて、記憶制御部２０２による記憶処理が行われる。ここで、ステップ５１における具体的な処理は、図６に示されるＳ１０〜Ｓ１２の処理、又は図７に示されるＳ２０〜Ｓ２２の処理である。なお、本実施の形態の構成は、上記の各実施の形態と組み合わされてもよい。すなわち、例えば、本実施の形態において、上述のリフレッシュ制御部１０５をさらに備え、ステップ５１における処理として、図１３に示されるＳ４０〜Ｓ４６の処理が行われてもよい。また、図１０に示されるリフレッシュ動作の制御が合わせて行われてもよい。また、ステップ５０におけるデータ変換は、上述のセキュア領域１５３に書き込まれるデータに限って行われてもよい。
【００８８】
以上、実施の形態４にかかる記憶装置２０について説明した。ＲｅＲＡＭ２５０の各メモリセルに対し、同じ記憶条件でデータを記憶させたとしても、各メモリセルの個体差により、各メモリセルの抵抗変化素子の抵抗値にばらつきが生じる。このため、データが消去されるタイミングが所望の時間となるよう精度よく制御することは容易ではない。しかし、記憶装置２０によれば、データ変換部２０１により冗長なデータへと変換した上で、ＲｅＲＡＭ２５０に記憶しているため、上述の通り、統計的性質を利用することができ、記憶対象のデータが消去されるタイミングの精度を向上することができる。このため、特に、セキュリティ情報をデータ変換部２０１により変換した上で記憶する場合には、より安全な管理が実現される。
【００８９】
＜実施の形態５＞
次に、実施の形態５について説明する。実施の形態５にかかる記憶装置２１は、上記メモリ２００として、ＲｅＲＡＭ２５０に代えて、ＤＲＡＭ２５１が用いられている点で、実施の形態４にかかる記憶装置２０と異なる。図１８は、実施の形態５にかかる記憶装置２１の構成を示すブロック図である。図１８に示されるように、記憶装置２１は、データ変換部２０１と、ＤＲＡＭ２５１と、リフレッシュ制御部２０６と、暗号処理部２０３と、ＣＰＵ２０４と、揮発性メモリ２０５とを有し、例えばマイクロコンピュータとして構成されている。
【００９０】
記憶装置２１では、記憶装置２０と同様、データ変換部２０１による記憶対象のデータの変換が行われた上でデータが記憶される。記憶先は、本実施の形態では、ＤＲＡＭ２５１である。
リフレッシュ制御部２０６は、ＤＲＡＭ２５１のリフレッシュ動作を制御する。具体的には、リフレッシュ制御部２０６は、記憶対象のデータに要求される保持期間に応じたタイミングまでの間、このデータについてのリフレッシュ動作を繰り返すよう制御する。すなわち、リフレッシュ制御部２０６は、予め定められた時間間隔ごとに、ＤＲＡＭ２５１の図示しない各メモリセルのキャパシタの充電を行うが、記憶対象のデータに要求される保持期間に応じたタイミングが到来すると、以降のリフレッシュ動作を停止する。したがって、リフレッシュ動作が停止された後、ＤＲＡＭ２５１に記憶されていた当該データは、消去される。
【００９１】
図１９は、記憶装置２１の記憶処理の一例について示すフローチャートである。
ステップ６０（Ｓ６０）において、データ変換部２０１が、記憶対象のデータを変換する。続いて、ステップ６１（Ｓ６１）において、ＤＲＡＭ２５１が、ステップ６０で変換されたデータを記憶する。次に、ステップ６２（Ｓ６２）において、リフレッシュ制御部２０６は、リフレッシュ停止タイミングが到来しているか否かを確認する。すなわち、リフレッシュ制御部２０６は、記憶対象のデータに要求される保持期間に応じたタイミングを過ぎているか否かを判定する。リフレッシュ停止タイミングを過ぎている場合、処理は終了し、リフレッシュ停止タイミングを過ぎていない場合、記憶を継続させるため、処理はステップ６３に移行する。リフレッシュ停止タイミングが到来している場合、以降のリフレッシュ動作が行われなくなるため、ステップ６１で記憶されたデータは消去されることとなる。
【００９２】
ステップ６３（Ｓ６３）において、リフレッシュ制御部２０６は、リフレッシュ動作タイミングが到来したか否かを判定する。すなわち、リフレッシュ制御部２０６は、前回のリフレッシュ動作時から予め定められた時間間隔が経過したか否かを判定する。リフレッシュ動作タイミングが到来していない場合、リフレッシュ制御部２０６は待機する。リフレッシュタイミングが到来した場合、処理はステップ６４（Ｓ６４）へ移行し、ＤＲＡＭ２５１のリフレッシュ動作が行われる。
【００９３】
以上、実施の形態５にかかる記憶装置２１について説明した。リフレッシュ動作が行われなくなると、ＤＲＡＭ２５１に記憶されたデータは消えていく。このため、例えば、記憶装置２１に記憶されたセキュリティ情報は無効となる。しかしながら、データが消えるタイミングは、リフレッシュ動作が停止した時点とは限らない。消去されるタイミングは、ＤＲＡＭ２５１を構成するメモリセルのキャパシタの性能に依存している。このため、データが消去されるタイミングが所望の時間となるよう精度よく制御することは容易ではない。しかし、記憶装置２１によれば、データ変換部２０１により冗長なデータへと変換した上で、ＤＲＡＭ２５１に記憶しているため、上述の通り、統計的性質を利用することができ、記憶対象のデータが消去されるタイミングの精度を向上することができる。このため、特に、セキュリティ情報をデータ変換部２０１により変換した上で記憶する場合には、より安全な管理が実現される。
【００９４】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。
【符号の説明】
【００９５】
ＢＬ    ビット線
Ｄ    ドレイン電極
Ｇ    ゲート電極
ＭＣ    メモリセル
ＰＬ    プレート線
Ｒ    抵抗変化素子
Ｓ    ソース電極
ＴＲ    トランジスタ
ＷＬ    ワード線
１０、１１、１２、２０、２１    記憶装置
５０    セキュリティシステム
５１    データ管理サーバ
５２    鍵管理サーバ
５３    ゲートウェイ
５４    ＩＣカード
５５    ネットワーク
１０１、２０２    記憶制御部
１０２、２０３    暗号処理部
１０４、２０５    揮発性メモリ
１０５、２０６    リフレッシュ制御部
１０６    通信部
１５１    プログラム領域
１５２    データログ領域
１５３    セキュア領域
２００    メモリ
２０１    データ変換部
【図１】
2017058914.tif 000003
【図２】
2017058914.tif 000004
【図３】
2017058914.tif 000005
【図４】
2017058914.tif 000006
【図５】
2017058914.tif 000007
【図６】
2017058914.tif 000008
【図７】
2017058914.tif 000009
【図８】
2017058914.tif 000010
【図９】
2017058914.tif 000011
【図１０】
2017058914.tif 000012
【図１１】
2017058914.tif 000013
【図１２】
2017058914.tif 000014
【図１３】
2017058914.tif 000015
【図１４】
2017058914.tif 000016
【図１５】
2017058914.tif 000017
【図１６】
2017058914.tif 000018
【図１７】
2017058914.tif 000019
【図１８】
2017058914.tif 000020
【図１９】
2017058914.tif 000021