【事件の表示】
　特願２００４−５５２０２４「ＣＭＯＳイメージセンサにおける暗電流を減少させる接地ゲート及び分離技術」拒絶査定不服審判事件〔平成１６年　５月２７日国際公開，ＷＯ２００４／０４４９８９，平成１８年　２月２３日国内公表，特表２００６−５０６８１３〕について，次のとおり審決する。
【結　論】
　本件審判の請求は，成り立たない。
【理　由】
第１　手続の経緯
　本願は，２００３年（平成１５年）１１月１２日（パリ条約による優先権主張外国庁受理２００２年１１月１２日，米国）を国際出願日とする出願であって，平成２１年３月１８日付け拒絶理由通知に対して，同年７月２４日に意見書及び手続補正書が提出されたが，同年８月１２日付けで拒絶査定がされ，これに対して，同年１２月１８日に審判の請求がされるとともに手続補正書が提出され，その後，当審において平成２３年２月１４日付けで審尋がなされたが，回答書が提出されなかったものである。
　
第２　平成２１年１２月１８日に提出された手続補正書による補正（以下「本件補正」という。）についての補正却下の決定
　
〔補正却下の決定の結論〕
　本件補正を却下する。
 　 
〔理由〕
１　本件補正
（１）本件補正の内容
　本件補正は，特許請求の範囲について，補正前の請求項１ないし３５を，補正後の請求項１ないし３４に補正するものであって，以下の請求項１の補正を含むものである。
　
　ア　補正前の【請求項１】
　「光感応領域を有するピクセルと，このピクセルに隣接する分離領域と，この分離領域に隣接する領域内に電荷を蓄積するためにこの分離領域上に設けられた分離ゲートとを具えるＣＭＯＳイメージセンサであって，前記分離ゲートを，前記分離領域に隣接する前記領域と物理的に接触させたＣＭＯＳイメージセンサ。」
　イ　補正後の【請求項１】（下線部が補正された部分）
　「光感応領域を有するピクセルと，このピクセルに隣接する
浅溝
絶縁層上に電極層を有する
は
浅溝
る領域内に電荷を蓄積するためにこの浅溝分離領域上に設けられている
　
（２）請求項１についての本件補正内容の整理
　ア　補正事項１
　補正前の「分離領域」を，「浅溝分離領域」と補正する。
　イ　補正事項２
　補正前の「この分離領域に隣接する領域内に電荷を蓄積するためにこの分離領域上に設けられた分離ゲートとを具えるＣＭＯＳイメージセンサであって，前記分離ゲートを，前記分離領域に隣接する前記領域と物理的に接触させたＣＭＯＳイメージセンサ」を，「絶縁層上に電極層を有する分離ゲートとを具えるＣＭＯＳイメージセンサであって，前記分離ゲートは，前記浅溝分離領域に隣接する領域内に電荷を蓄積するためにこの浅溝分離領域上に設けられているＣＭＯＳイメージセンサ」と補正する。
　
２　特許法第１７条の２第４項について
（１）補正事項１について
　補正事項１は，補正前の発明特定事項である「分離領域」を，「浅溝分離領域」と限定するものであるから，特許法第１７条の２第４項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項をいう。以下同様。）第２号に掲げる特許請求の範囲の限定的減縮を目的とするものに該当する。
（２）補正事項２について
　ア　補正事項２のうち，補正前の「この分離領域に隣接する領域内に電荷を蓄積するために」の記載は，補正後の「前記浅溝分離領域に隣接する領域内に電荷を蓄積するために」と対応しており，この補正は補正事項１と同様に，補正前の発明特定事項である「分離領域」を，「浅溝分離領域」と限定するものであるから，特許法第１７条の２第４項第２号に掲げる特許請求の範囲の限定的減縮を目的とするものに該当する。
　イ　補正事項２のうち，補正前の「この分離領域上に設けられた分離ゲートとを具えるＣＭＯＳイメージセンサ」を，補正後の「絶縁層上に電極層を有する分離ゲートとを具えるＣＭＯＳイメージセンサであって，前記分離ゲートは」，「この浅溝分離領域上に設けられている」とする補正は，補正前の発明特定事項である「分離領域」を，「浅溝分離領域」と限定するとともに，補正前の発明特定事項である「分離ゲート」を，「絶縁層上に電極層を有する分離ゲート」と限定するものであるから，特許法第１７条の２第４項第２号に掲げる特許請求の範囲の限定的減縮を目的とするものに該当する。
　ウ　補正事項２のうち，補正前の発明特定事項である「前記分離ゲートを，前記分離領域に隣接する前記領域と物理的に接触させた」を，補正後の請求項において削除することは，特許請求の範囲の限定的減縮に該当しない。
　そして，補正前の上記発明特定事項は，「分離ゲート」の「前記分離領域に隣接する前記領域」における接触状態を特定するものであって，他の発明特定事項とは異なる実質的な発明の構成を特定するものであり，また，「明りょうでない記載」として拒絶理由通知に係る拒絶の理由に示す事項ではないから，上記発明特定事項の削除は，特許法第１７条の２第４項第１号，第３号，及び第４号に掲げる請求項の削除，誤記の訂正，明りょうでない記載の釈明のいずれの事項をも目的とするものではない。
（３）小括
　以上のとおり，上記補正事項２を含む本件補正は，特許法第１７条の２第４項に規定する要件を満たしていないので，同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
３　独立特許要件について
　上記２に記載したとおり，本件補正は，特許法第１７条の２第４項に規定する要件を満たしていないが，仮に，補正事項２が，特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当するとした場合について，念のため補正後の請求項１に記載された事項により特定される発明（以下「本願補正発明」という。）が特許出願の際独立して特許を受けることができるものであるか（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合するか）について以下に検討する。
　
（１）本願補正発明
　本願補正発明は，上記１（１）イの請求項１の記載のとおりである。
　
（２）引用例の記載と引用発明
（２−１）引用例１の記載
 　原査定の拒絶の理由に引用された，本願の優先権主張日前に日本国内において頒布された刊行物である特開昭５７−１２０３８５号公報（以下「引用例１」という。）には，「固体撮像素子」（発明の名称）に関して，第１図〜第４図とともに，次の記載がある（下線は当審で付加したもの。以下同様。）。
「従来の固体撮像素子の光電変換領域は，Ｐ−Ｎ接合型ダイオードで形成され，この光電変換領域の互いに隣り合う領域間の分離は，厚い二酸化硅素膜とその下の基板表面に設けられた基板と同一導電型の高濃度不純物層を設けて，形成されている。しかしながらこの高濃度不純物層の形成は光電変換領域近くの，基板結晶に結晶歪を生じることにより，暗電流の増加をきたし，ひいては，素子の特性を劣化させる。
　第１図及び第２図は本発明の理解を助けるために，示された従来公知のＰ−Ｎ接合型センサーを有する固体撮像素子の平面図及び断面図である。例えば，
Ｐ型の導電型を有する半導体基板１の表面に沿って，光電変換領域形成のため，それと異なる導電型のＮ型領域２を設け，その周囲を厚さ約１μｍ程度の厚い二酸化硅素膜４と，Ｐ型高濃度不純物層領域３でおおって，他のＮ型領域２等の素子領域と電気的分離をする。
トランスファーゲート電極として多結晶シリコンで作られた電極５
信号転送領域７
この信号転送領域７は，
ＭＯＳ型固体撮像素子においては，主に拡散層からなるものである。この従来の構造では，Ｎ型領域２と厚い二酸化硅素膜４およびＰ
＋
領域３との隣接部で結晶欠陥が起こりやすく，この結晶欠陥が再結合中心となり，光照射がないにもかかわらず，生成電荷が発生する。このリーク電流が，映像上では白く映る。
　本発明の目的は光電変換領域近辺に結晶歪みの生じることがなく，リーク電流等の特性劣化のない固体撮像素子を得ることにある。
　本発明によれば，一導電型の半導体基板と，この半導体基板の表面部に形成された複数の光電変換部と，この光電変換部相互間もしくは光電変換部と他の素子部との間に絶縁膜を介して設けられた導電層とを有し，この導電層に半導体基板表面のその導電型を増すような電圧を印加することによって光電変換部相互間もしくは光電変換部と他の素子部との間を電気的に分離したことを特徴とする固体撮像素子を得る。
　本発明によれば，光電変換部相互間もしくは光電変換部との他の素子部との間の電気的分離に厚い絶縁膜や高不純物濃度領域を必要としていないので，特に光電変換部周辺に結晶欠陥を誘起することがないので，リーク電流等の特性劣化のない固体撮像素子を得ることができる。
　次に，図面を参照して本発明をより詳細に説明する。
　本発明の一実施例の平面図を第３図に，断面図を第４図に示す。従来方法である第１図及び第２図との違いは，電気的分離領域形成を厚い二酸化硅素膜４および高濃度Ｐ型領域３を用いることなく，
薄い絶縁膜６とこの絶縁膜６上に形成した多結晶シリコン電極８を用いて，この電極８に電気的分離用のために，基板１表面にその導電型を増すような固定電圧を印加することにある。
　この構造では，Ｎ型領域２はＰ型基板１とのみ隣接するため，従来素子のようにＮ型領域２が高濃度のＰ型領域３と接することなく結晶欠陥の発生を押さえることが可能となる。」（第１ページ右下欄第２行〜第２ページ左下欄第８行）
　そして，第３図及び第４図を参照すると，薄い絶縁膜６とこの絶縁膜６上に形成した多結晶シリコン電極８が，Ｎ型領域２と厚い二酸化硅素膜４との間の半導体基板１上に設けられるとともに，そのうちの多結晶シリコン電極８は，厚い二酸化硅素膜４の上にも延在していることが見て取れる。
　  
（２−２）引用発明
　上記（２−１）の摘記事項と引用例１の第３図及び第４図を参照すると，引用例１の固体撮像素子は，「ＭＯＳ型固体撮像素子」も含むものであり，Ｐ型の導電型を有する半導体基板１の表面に光電変換領域形成のためＮ型領域２が設けられ，また，その近傍に厚い二酸化硅素膜４が形成されている。　また，薄い絶縁膜６とこの絶縁膜６上に形成した多結晶シリコン電極８が，Ｎ型領域２と厚い二酸化硅素膜４との間の半導体基板１上に設けられるとともに，そのうちの多結晶シリコン電極８は，厚い二酸化硅素膜４の上にも延在しており，更に，多結晶シリコン電極８には，基板１表面にその導電型を増すような固定電圧を印加されている。
　したがって，引用例１には，次の構造を有する「ＭＯＳ型固体撮像素子」の発明（以下「引用発明」という。）が開示されていることが理解できる。
　
「Ｐ型の半導体基板１の表面に設けられたＮ型領域２を含む光電変換領域，トランスファーゲート電極５及び信号転送領域７と，光電変換領域の近傍に設けられた厚い二酸化硅素膜４と，Ｎ型領域２と厚い二酸化硅素膜４との間の半導体基板１上に設けられた薄い絶縁膜６とこの絶縁膜６上に形成した多結晶シリコン電極８とを具え，多結晶シリコン電極８は，厚い二酸化硅素膜４の上にも延在し，基板１表面にその導電型を増すような固定電圧を印加されているＭＯＳ型固体撮像素子。」 
　
（２−３）引用例２
　原査定の拒絶の理由に引用された，本願の優先権主張日前に日本国内において頒布された刊行物である特開２００２−１２４６５６号公報（以下「引用例２」という。）には，「イメージセンサＩＣ」（発明の名称）に関して，図１〜図４とともに，次の記載がある。
「【０００１】
【発明の属する技術分野】本発明は画像情報を読み取り電送する，ファクシミリ，イメージスキャナ，電子カメラに好適な
ＣＭＯＳイメージセンサ
「【０００４】
【発明が解決しようとする課題】しかし，この様なＣＯＭＳイメージセンサにおいては，ＬＯＣＯＳ酸化膜３の端部分の下で，比較的高濃度な拡散層同士であるＮ型ドレインまたはソース拡散層４とＰ型チャンネルストップ層２が接することにより，この部分からの接合リーク電流量が製造上ばらつき易い。蓄積時間中のフォトダイオードや保持時間中の容量素子に貯えられている信号電荷が結線されてるスイッチング素子であるＭＯＳトランジスタのドレインまたはソースの接合部分から徐々にリークし，光信号の損失や複数のセンサ間でのリークのばらつきによる固定ノイズがでるといった問題点があった。」
「【００１２】
図２は本発明のＣＭＯＳイメージセンサのフォトダイオードおよび保持容量へ結線されるスイッチング素子であるＭＯＳトランジスターのドレインまたはソース部の拡散領域の第二実施例の断面図である。
【００１３】第二実施例の製造方法として，
ポリシリコンゲート６と同時にシールドポリシリコン配線５を形成し
　
（２−４）引用例３
　原査定の拒絶の理由に引用された，本願の優先権主張日前に日本国内において頒布された刊行物である特開２００１−３４５４３９号公報（以下「引用例３」という。）には，「固体撮像装置及びその製造方法」（発明の名称）に関して，図１とともに，次の記載がある。
「【００３４】
【発明の実施の形態】本発明の実施の形態を以下に図面を参照して説明する。以下の実施の形態では，
０．２５μｍ以下の微細テクノロジーを用いて作製したＣＭＯＳイメージセンサの例を示す。従って，従来技術で用いたＬＯＣＯＳの代わりに，微細化に有利なＳＴＩ（Shallow Trench Isolation）構造の素子分離領域が用いられる。
「【００３８】また，本実施形態では，
フォトダイオードの信号蓄積領域１５とＳＴＩ端部（ＳＴＩと素子領域との境界）とを離間してスペース１１ａが設けられている。このスペース１１ａは，後述する表面シールド領域とシリコン基板１１とを導通させるために形成されている。
　
（３）本願補正発明と引用発明との対比
　ア　本願補正発明と引用発明を対比すると，引用発明の「固体撮像素子」は，本願補正発明の「イメージセンサ」に相当するから，引用発明の「ＭＯＳ型固体撮像素子」と本願補正発明の「ＣＭＯＳイメージセンサ」は，「ＭＯＳ型イメージセンサ」である点で共通する。
　イ　引用発明の「Ｐ型の半導体基板１の表面に設けられたＮ型領域２を含む光電変換領域」は，本願補正発明の「光感応領域」に相当し，引用発明の「光電変換領域，トランスファーゲート電極５及び信号転送領域７」は全体として画素を構成することは明らかであるから，本願補正発明の「ピクセル」に相当する。
　ウ　引用発明の「厚い二酸化硅素膜４」は，素子領域の電気的分離をするものであるから，本願補正発明の「浅溝分離領域」と，「分離領域」である点において共通する。よって，引用発明の「光電変換領域の近傍に設けられた厚い二酸化硅素膜４」は，本願補正発明の「ピクセルに隣接する」「分離領域」に相当する。
　エ　引用発明の「半導体基板１上に設けられた薄い絶縁膜６」及び「この絶縁膜６上に形成した多結晶シリコン電極８」は，それぞれ，本願補正発明の「絶縁層」及び「電極層」に相当する。そして，多結晶シリコン電極８に電圧が印加されて光電変換部と他の素子部との電気的分離が行われるから，引用発明の「半導体基板１上に設けられた薄い絶縁膜６とこの絶縁膜６上に形成した多結晶シリコン電極８」の全体は，本願補正発明の「絶縁層上に電極層を有する分離ゲート」に相当する。
　オ　引用発明の「多結晶シリコン電極８」は，「基板１表面にその導電型を増すような固定電圧を印加されている」ものであり，これは，本願補正発明の「分離領域に隣接する領域内に電荷を蓄積するため」に設けられるものに相当する。
　
　そうすると，本願補正発明と引用発明とは，
「光感応領域を有するピクセルと，このピクセルに隣接する分離領域と，絶縁層上に電極層を有する分離ゲートとを具えるＭＯＳ型イメージセンサであって，前記分離ゲートは，前記分離領域に隣接する領域内に電荷を蓄積するために設けられているＭＯＳ型イメージセンサ。」
である点で一致し，次の点で相違する。
〈相違点１〉
　本願補正発明は，「ＣＭＯＳイメージセンサ」であるのに対して，引用発明は，「ＭＯＳ型固体撮像素子」である点。
〈相違点２〉
　本願補正発明は，「浅溝分離領域」を具えているのに対して，引用発明は，厚い二酸化硅素膜４を有するものの，上記構成を具えていない点。
〈相違点３〉
　本願補正発明は，「分離ゲートは」，「この分離領域上に設けられている」のに対して，引用発明は，多結晶シリコン電極８が，厚い二酸化硅素膜４の上にも延在しているものの，上記構成は明らかではない点。
　
（４）相違点についての検討
（４−１）相違点１
　ア　引用例２には，スイッチング素子であるＭＯＳトランジスタを含む「ＣＭＯＳイメージセンサ」が記載されており，また，引用例３には，０．２５μｍ以下の微細テクノロジーを用いて作製した「ＣＭＯＳイメージセンサ」について記載されており，本願の優先権主張日前において，「ＣＭＯＳイメージセンサ」は，固体撮像素子として周知のものであるといえる。
　イ　そして，引用発明は「ＭＯＳ型固体撮像素子」であって，ＭＯＳトランジスタを用いて構成された固体撮像素子であるから，この回路をＣＭＯＳ回路で構成することは，当業者にとって格別なことではない。
　ウ　そうすると，引用発明において回路をＣＭＯＳ回路で構成し，引用発明の「ＭＯＳ型固体撮像素子」を，本願補正発明のごとく「ＣＭＯＳイメージセンサ」とすることは，当業者が容易になし得たことである。
　
（４−２）相違点２
　ア　本願明細書の段落【０００６】には，「浅溝分離（ＳＴＩ）」と記載され，溝内に誘電体が充填されることが説明されているから，本願補正発明における「浅溝分離領域」は，いわゆる，ＳＴＩ（Shallow Trench Isolation）構造の素子分離領域を意味することは，明らかである。
　イ　一方，引用例３（段落【００３４】）には，ＣＭＯＳイメージセンサに関して，「従来技術で用いたＬＯＣＯＳの代わりに，微細化に有利なＳＴＩ（Shallow Trench Isolation）構造の素子分離領域が用いられる。」と記載されている。
　ウ　そうすると，引用発明のＭＯＳ型固体撮像素子において，引用例３の記載に基づいて，素子分離領域として機能する「厚い二酸化硅素膜４」に代えて，微細化に有利なＳＴＩ（Shallow Trench Isolation）構造の素子分離領域を用いることは，当業者が直ちに想到し得ることである。
　エ　よって，引用発明において，「厚い二酸化硅素膜４」を，本願補正発明のごとく，「浅溝分離領域」を具える構成することは，当業者が何の困難もなくなし得たことである。
　
（４−３）相違点３
　ア　引用発明においては，本願補正発明の「分離ゲート」に相当する，「薄い絶縁膜６とこの絶縁膜６上に形成した多結晶シリコン電極８」が，半導体基板１上に設けられており，第３図及び第４図を参照すると，多結晶シリコン電極８は，厚い二酸化硅素膜４の上にも延在していることは見て取れるものの，厚い二酸化硅素膜４の上での層構造は明らかではない。
　イ　しかしながら，引用例２（段落【００１３】）に，「ポリシリコンゲート６と同時にシールドポリシリコン配線５を形成」することが記載されているように，半導体基板上のポリシリコン配線やポリシリコン電極を形成するにあたり，これらをＭＯＳトランジスタのポリシリコンゲート電極と同時に形成することは，半導体装置の製造において，適宜採用される周知の手段にすぎない。
　ウ　そして，活性領域から分離領域（フィールド酸化膜領域）まで伸びるポリシリコン層を形成する際に，トランジスタのゲート形成と同時に行い，分離領域上においても，ゲート酸化膜上にポリシリコン層が積層された構造として形成することは，以下の周知例１に記載されているように，周知の技術である。
　周知例１：特開２００１−３０８３０３号公報
（「【０００４】ＣＭＯＳ技術をイメージセンサに利用することに関する大きな問題の１つは，ＣＭＯＳ工程に本来備わっている比較的大きな暗電流である。大きな暗電流を生じる主な原因は，ピクセルのフォトダイオード１４及びフォトダイオードに接続されるＭＯＳ電界効果トランジスタ（ＭＯＳＦＥＴ）１２のソース拡散における逆バイアスダイオードリークである。多くの場合，ダイオードリークはエッジリーク電流によって占められる。更に，ＣＭＯＳ技術のディープサブミクロン（deep-submicron）世代においては，このリーク電流は，ただ単に増大することが予測され，これを抑制するには多大な技術的努力を要する。」，
「【００１２】一実施形態において，
ガード層は，活性領域の周辺部上にパターン成形された導電性材料（ポリシリコン等）から形成される。ガード層はその周辺部を横切って少なくとも隣接するフィールド酸化膜領域の端部まで伸びている。必要に応じて，ガード層をフィールド酸化膜領域の周辺部まで伸ばし，これによりアライメント許容誤差を緩和することも出来る。
「【００１７】図６を参照すると，ここに描かれている回路レイアウトは，図３の回路レイアウトと同じである。しかしながら，（網がけにより示される）ガード層４０がフォトダイオード１４の製造に組み込まれている。
ガード層は，３つのポリシリコンゲート３２，３４，３６と同時に形成されたポリシリコンから構成されることが望ましい。
【００１８】図７及び図８はポリシリコンガード層４０を含むこと以外は，図４及び図５に対応する。実質的にドーパントがない遷移ストリップ４２は，図８に示されている。
ポリシリコンガード層４０は３個のトランジスタのゲート形成に利用されるゲート酸化膜の一部分上に堆積させたものとして描かれている。これによりトランジスタのゲート形成を行う従来のステップとガード層を形成するためのステップとの間の更なる適合性がもたらされる。
及び，図７，図８を参照。）
　
　エ　そうすると，引用発明において，厚い二酸化硅素膜４の上にも延在している多結晶シリコン電極８を形成するにあたり，上記周知の技術を適用し，ゲート形成と適合性がもたらされるように，分離領域上においても，ゲート酸化膜上にポリシリコン層が積層された構造として形成することは，当業者が容易に想到し得ることであるといえる。
　オ　したがって，引用発明において，厚い二酸化硅素膜４の上にも，本願補正発明の「分離ゲート」に相当する「薄い絶縁膜６とこの絶縁膜６上に形成した多結晶シリコン電極８」を形成する構成とし，本願補正発明のごとく，「分離ゲートは」，「この分離領域上に設けられている」構成とすることは，当業者が適宜なし得たことである。
　
（５）小括
　したがって，本願補正発明は，引用例１〜３に記載された発明及び周知の技術に基づいて，当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により，特許出願の際独立して特許を受けることができないものである。
　
（６）独立特許要件についてのむすび
　以上のとおり，本願補正発明が特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができないものであるから，請求項１についての補正を含む本件補正は，平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合しない。
　 
４　補正の却下についてのむすび 
　以上検討したとおり，本件補正は，特許法第１７条の２第４項各号に掲げる事項のいずれを目的とするものにも該当しない。また，仮に，本件補正が，特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものとみなした場合であっても，同法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合しない。 
　したがって，本件補正は，特許法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
第３　本願発明について
１　本願発明
　上記のとおり，本件補正は却下されたので，本願発明（本件補正前の特許請求の範囲の請求項１に係る発明）は，前記第２，１（１）アに摘記したとおりのものである。
　
２　引用例の記載と引用発明
　引用例１〜３の記載及び引用発明は，前記第２，３（２）で認定したとおりである。
　
３　本願発明と引用発明との対比
　本願発明と引用発明との対比は，前記第２，３（３）で検討したとおりである。
　本願発明の「前記分離ゲートを，前記分離領域に隣接する前記領域と物理的に接触させた」ことは，本願明細書の記載（段落【００２７】）からみて，ゲート酸化物層１７２上に電極層１７４を設けてなる分離ゲート１７０について，「この分離ゲート１７０は少しだけ電気接続領域１２３上にも設けてこの領域１２３内に正孔を蓄積するようにする」ことを特定したものと解されるから，引用発明の「Ｎ型領域２と厚い二酸化硅素膜４との間の半導体基板１上に設けられた薄い絶縁膜６とこの絶縁膜６上に形成した多結晶シリコン電極８」は，本願発明の上記構成に相当する。
　
　そうすると，本願発明と引用発明とは，
「光感応領域を有するピクセルと，このピクセルに隣接する分離領域と，この分離領域に隣接する領域内に電荷を蓄積するための分離ゲートとを具えるＭＯＳ型イメージセンサであって，前記分離ゲートを，前記分離領域に隣接する前記領域と物理的に接触させたＭＯＳ型イメージセンサ。」
である点で一致し，次の点で相違する。
〈相違点１’〉
　本願発明は，「ＣＭＯＳイメージセンサ」であるのに対して，引用発明は，「ＭＯＳ型固体撮像素子」である点。
〈相違点２’〉
　本願発明は，「この分離領域上に設けられた分離ゲート」を具えるのに対して，引用発明は，多結晶シリコン電極８が，厚い二酸化硅素膜４の上にも延在しているものの，上記構成は明らかではない点。
　
４　相違点についての検討
　上記〈相違点１’〉は，前記第２，３（３）にて認定した〈相違点１〉と同一であり，また，上記〈相違点２’〉は，前記第２，３（３）にて認定した〈相違点３〉と実質的に同一である。
　したがって，前記第２，３（４）で検討したとおり，〈相違点１’〉及び〈相違点２’〉は，当業者が容易になし得たことである。 
　そうすると，本願発明は，本願補正発明と同様に，引用例１〜３に記載された発明及び周知の技術に基づいて，当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。
　
第４　結言
　以上のとおり，本願発明（請求項１に係る発明）は特許法第２９条第２項の規定により特許を受けることができないから，その余の請求項について検討するまでもなく，本願は拒絶をすべきものである。
　よって，結論のとおり審決する。