【事件の表示】
　特願２００６−１５２０３８「ショットキバリアダイオードおよびエピタキシャル基板」拒絶査定不服審判事件〔平成１９年１２月１３日出願公開、特開２００７−３２４３２７〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成１８年５月３１日の出願であって、平成２３年８月８日に手続補正がなされ、同年９月２１日付けで拒絶査定がなされ、それに対して、同年１２月２７日に拒絶査定に対する審判請求がなされるとともに、同日に手続補正がなされ、その後当審において、平成２４年４月２３日付けで審尋がなされ、同年６月２５日に回答書が提出されたものである。
　
２．補正の却下の決定
【補正の却下の決定の結論】
　平成２３年１２月２７日になされた手続補正を却下する。
　
【理由】
（１）補正の内容
　平成２３年１２月２７日になされた手続補正（以下「本件補正」という。）は、補正前の特許請求の範囲の請求項１及び６を、補正後の特許請求の範囲の請求項１及び６に補正するものであり、補正前後の請求項１及び６は、以下のとおりである。
　
（補正前）
「【請求項１】
　第１および第２の面を有する１×１０６ｃｍ−２以下の転位密度の導電性III族窒化物基板と、
　前記第１の面上に設けられており１×１０１７ｃｍ−３以下のキャリア濃度を有するｎ型窒化ガリウム系半導体ドリフト層と、
　前記ｎ型窒化ガリウム系半導体ドリフト層上に設けられており０．５×１０１７ｃｍ−３以下のキャリア濃度を有する第１のｎ型窒化ガリウム系半導体層と、
　前記第１のｎ型窒化ガリウム系半導体層の表面にショットキ接合を成すショットキ電極と、
　前記第２の面上に設けられたオーミック電極と
を備え、
　前記第１のｎ型窒化ガリウム系半導体層の前記表面はドナー性欠陥を含む、ことを特徴とするショットキバリアダイオード。」
「【請求項６】
　ショットキバリアダイオードのためのエピタキシャル基板であって、
　第１および第２の面を有する１×１０６ｃｍ−２以下の転位密度の導電性III族窒化物基板と、
　前記第１の面上に設けられており１×１０１７ｃｍ−３以下のキャリア濃度を有するｎ型窒化ガリウム系半導体ドリフト層と、
　前記ｎ型窒化ガリウム系半導体ドリフト層上に設けられており０．５×１０１７ｃｍ−３以下のキャリア濃度を有する第１のｎ型窒化ガリウム系半導体層と
を備え、
　前記第１のｎ型窒化ガリウム系半導体層の表面はドナー性欠陥を含む、ことを特徴とするエピタキシャル基板。」
　
（補正後）
「【請求項１】
　第１および第２の面を有する１×１０６ｃｍ−２以下の転位密度の導電性III族窒化物基板と、
　前記第１の面上に設けられており１×１０１７ｃｍ−３以下のキャリア濃度を有するｎ型窒化ガリウム系半導体ドリフト層と、
　前記ｎ型窒化ガリウム系半導体ドリフト層上に設けられており０．５×１０１７ｃｍ−３以下のキャリア濃度を有する第１のｎ型窒化ガリウム系半導体層と、
　前記第１のｎ型窒化ガリウム系半導体層の表面にショットキ接合を成すショットキ電極と、
　前記第２の面上に設けられたオーミック電極と
を備え、
　前記第１のｎ型窒化ガリウム系半導体層の前記表面はドナー性欠陥を含み、
　前記第１のｎ型窒化ガリウム系半導体層は、前記ｎ型窒化ガリウム系半導体ドリフト層の厚さより小さい厚さを有し、
　前記第１のｎ型窒化ガリウム系半導体層の前記表面の前記ドナー性欠陥はキャリアを生成する一方で、前記第１のｎ型窒化ガリウム系半導体層は、前記ｎ型窒化ガリウム系半導体ドリフト層のドーパント濃度より低いドーパント濃度を有する、ことを特徴とするショットキバリアダイオード。」
「【請求項６】
　ショットキバリアダイオードのためのエピタキシャル基板であって、
　第１および第２の面を有する１×１０６ｃｍ−２以下の転位密度の導電性III族窒化物基板と、
　前記第１の面上に設けられており１×１０１７ｃｍ−３以下のキャリア濃度を有するｎ型窒化ガリウム系半導体ドリフト層と、
　前記ｎ型窒化ガリウム系半導体ドリフト層上に設けられており０．５×１０１７ｃｍ−３以下のキャリア濃度を有する第１のｎ型窒化ガリウム系半導体層と
を備え、
　前記第１のｎ型窒化ガリウム系半導体層の表面はドナー性欠陥を含み、
　前記第１のｎ型窒化ガリウム系半導体層は、前記ｎ型窒化ガリウム系半導体ドリフト層の厚さより小さい厚さを有し、
　前記第１のｎ型窒化ガリウム系半導体層の前記表面の前記ドナー性欠陥はキャリアを生成する一方で、前記第１のｎ型窒化ガリウム系半導体層は、前記ｎ型窒化ガリウム系半導体ドリフト層のドーパント濃度より低いドーパント濃度を有する、ことを特徴とするエピタキシャル基板。」
　
（２）新規事項追加の有無及び補正の目的の適否についての検討
　本件補正は、補正前の請求項１及び６に係る発明の発明特定事項である「第１のｎ型窒化ガリウム系半導体層の」「表面」に「含」まれる「ドナー性欠陥」について、「キャリアを生成する」と限定的に減縮する事項を付加するとともに、同じく「第１のｎ型窒化ガリウム系半導体層」について、「ｎ型窒化ガリウム系半導体ドリフト層の厚さより小さい厚さを有し、」「ｎ型窒化ガリウム系半導体ドリフト層のドーパント濃度より低いドーパント濃度を有する」と限定的に減縮する事項を付加する補正である。
　そして、この補正は、本願の願書に最初に添付した明細書の段落【００３０】、【００３８】、【００３９】、図１及び図４の記載に基づく補正である。
　したがって、本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第３項（以下「特許法第１７条の２第３項」という。）に規定された新規事項の追加禁止の要件を満たしており、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項（以下「特許法第１７条の２第４項」という。）第２号に掲げる特許請求の範囲の減縮を目的とするものである。
　
（３）独立特許要件について
（３−１）はじめに
　上記（２）において検討したとおり、本件補正は、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とする補正を含むものであるから、本件補正が、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項（以下「特許法第１７条の２第５項」という。）において準用する同法第１２６条第５項の規定に適合するか否かについて、検討する。
　
（３−２）補正後の請求項１に係る発明
　本件補正による補正後の請求項１に係る発明（以下「補正後の発明」という。）は、平成２３年１２月２７日になされた手続補正により補正された明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項１に記載されている事項により特定される上記２．（１）の補正後の請求項１として記載したとおりのものである。
　
（３−３）引用刊行物に記載された発明
（３−３−１）原査定の拒絶の理由に引用され、本願の出願前に日本国内において頒布された特開２００６−１００８０１号公報（以下「引用刊行物１」という。）には、図１〜４とともに、以下の事項が記載されている。なお、下線は、当審において付与したものである。（以下、同じ。）
　
「【００３０】
　（第１の実施の形態）
図１は、第１の実施の形態に係るIII族窒化物半導体素子を示す図面である。この半導体素子はショットキダイオード１１である。ショットキダイオード１１は、窒化ガリウム支持基体１３と、窒化ガリウムエピタキシャル層１５と、オーミック電極１７と、ショットキ電極１９とを備える。窒化ガリウム支持基体１３は、第１の面１３ａと第１の面の反対側の第２の面１３ｂとを有しており、１×１０
１８
ｃｍ
−３
を超えるキャリア濃度を示す。窒化ガリウムエピタキシャル層１５は、第１の面１３ａ上に設けられている。オーミック電極１７は、第２の面１３ｂ上に設けられている。ショットキ電極１９は、窒化ガリウムエピタキシャル層１５上に設けられている。
窒化ガリウムエピタキシャル層１５のキャリア濃度は、１×１０
１４
ｃｍ
−３
以上１×１０
１７
ｃｍ
−３
以下である。キャリア濃度が１×１０
１４
ｃｍ
−３
以上であれば、オン抵抗を小さくできる。キャリア濃度が１×１０
１７
ｃｍ
−３
以下であれば、耐圧を高くできる。
【００３１】
　このショットキダイオード１１によれば、窒化ガリウムエピタキシャル層１５の厚さが５マイクロメートル以上１０００マイクロメートル以下であり、且つエピタキシャル層１５のキャリア濃度が１×１０１４ｃｍ−３以上１×１０１７ｃｍ−３以下であるので、エピタキシャル層の厚みとキャリア濃度の適切な設計により、パンチスルーの生じない、理想的なブレイクダウンを実現できる。したがって、ショットキダイオード１１のブレイクダウン電圧を高めることができる。
【００３２】
　ＧａＮ基板のキャリア濃度はエピタキシャル層のキャリア濃度より大きい。図１に示されるように、ショットキダイオード１１では、オーミック電極１７は、基板１３の第２の面１３ｂの全面上に設けられている。一方、ショットキ電極１９は、エピタキシャル層の表面の一部、例えば素子のほぼ中央に円形状に形成されている。ショットキ電極１９としては、例えばニッケル金（Ｎｉ／Ａｕ）を用いることができるが、この他にＰｔ／Ａｕ、Ａｕを用いてもよい。窒化ガリウム支持基体１３および窒化ガリウムエピタキシャル層１５はｎ導電型を示している。また、窒化ガリウムエピタキシャル層１５は、窒化ガリウム支持基体１３上に直接にホモエピタキシャル成長される。窒化ガリウム支持基体１３の厚みＤ２は、例えば１００マイクロメートル以上７００マイクロメートル以下であることが好ましい。
【００３３】
　（実施例１）
　
ＨＶＰＥ法で作製された（０００１）面ＧａＮ自立基板を準備する。
この基板中の平均転位密度は５×１０
６
ｃｍ
−２
である。ＧａＮ自立基板上に、キャリア濃度が５×１０
１５
ｃｍ
−３
でありその厚みが２０マイクロメートルのｎ導電型エピタキシャル膜をＨＶＰＥ法により成長してエピタキシャル基板を作製する（以下、試料Ａとして参照する）。基板の裏面にオーミック電極を形成し、エピタキシャル膜上にショットキ電極を形成する。
　一方、別のＧａＮ自立基板上に、キャリア濃度が５×１０１５ｃｍ−３でありその厚みが３マイクロメートルのエピタキシャル膜をＨＶＰＥ法により成長してエピタキシャル基板を作製する（以下、試料Ｂとして参照する）。上記と同様にオーミック電極およびショットキ電極を形成する。
【００３４】
　図２は、試料Ａおよび試料ＢのＩ−Ｖ特性を示す図面である。図２では、特性曲線ＣＡが試料Ａの特性を示し、特性曲線ＣＢが試料Ｂの特性を示す。図３（Ａ）は、厚いエピタキシャル膜を有するショットキダイオードの耐圧を説明するための図面であり、図３（Ｂ）は、薄いエピタキシャル膜を有するショットキダイオードの耐圧を説明するための図面である。試料Ｂの逆方向耐圧は、試料Ａの逆方向耐圧に比べて小さい。この理由として、試料Ａでは、エピタキシャル層の厚みが十分に厚いので、図３（Ａ）に示されるように、印加電圧を大きくしていくと空乏層ＤｅｐＡが基板とエピタキシャル膜との界面に到達するに前に、ショットキ電極とエピタキシャル膜との界面あたりでインパクトイオン化が発生し、これによる逆方向リーク電流が流れる。このインパクトイオン化が逆方向耐圧を決定している。試料Ｂでは、エピタキシャル膜の厚みが十分ではないので、図３（Ｂ）に示されるように、印加電圧を大きくしていくと、ショットキ電極下エピ表面でのインパクトイオン化の発生よりも先に、空乏層ＤｅｐＢが基板とエピタキシャル膜との界面に到達するパンチスルーが生じてしまい、逆方向耐圧が低下する。
【００３５】
　（実施例２）
　
ＨＶＰＥ法で作製された（０００１）面ＧａＮ自立基板を準備する。ｎ導電型ＧａＮ自立基板のキャリア濃度は３×１０
１８
ｃｍ
−３
であり、その厚みは４００マイクロメートルである。この基板の平均転位密度が５×１０
５
ｃｍ
−２
である。ＧａＮ自立基板上に、ＨＶＰＥ法によりキャリア濃度が５×１０
１５
ｃｍ
−３
でありその厚みが２０マイクロメートルであるｎ導電型エピタキシャル膜を成長してエピタキシャル基板を作製する（試料Ｃ）。このエピタキシャル基板を用いて、実施例１と同様なプロセスを用いてショットキダイオードを作製する。
【００３６】
　図４は、試料Ａおよび試料ＣのＩ−Ｖ特性を示す図面である。図４では、特性曲線ＣＡが試料Ａの特性を示し、特性曲線ＣＣが試料Ｃの特性を示す。試料ＡのＧａＮ自立基板中の平均転位密度は５×１０６ｃｍ−２であり、一方、試料ＣのＧａＮ自立基板の平均転位密度が５×１０５ｃｍ−２である。試料Ｃの逆方向耐圧は、試料Aの逆方向耐圧に比べて高い。つまり、支持基体に存在する転位は、逆方向リーク電流を増加させると考えられる。」
　
　そうすると、引用刊行物１には、以下の発明（以下「刊行物発明」という。）が記載されているものと認められる。
　
「第１の面１３ａと第１の面の反対側の第２の面１３ｂとを有し、平均転位密度が５×１０５ｃｍ−２である（０００１）面ｎ導電型ＧａＮ自立基板と、
　前記第１の面１３ａ上に設けられ、１×１０１４ｃｍ−３以上１×１０１７ｃｍ−３以下のキャリア濃度を有するｎ導電型窒化ガリウムエピタキシャル層１５と、
　前記ｎ導電型窒化ガリウムエピタキシャル層１５上に設けられたショットキ電極１９と、
　前記第２の面１３ｂ上に設けられたオーミック電極１７と
を備えたショットキダイオード１１。」
　
（３−３−２）原査定の拒絶の理由に引用され、本願の出願前に外国において頒布された国際公開第２００６／０１９８９８号（以下「引用刊行物２」という。）には、ＦＩＧ．１〜３、６及び７とともに、以下の事項が記載されている。なお、訳文は、引用刊行物２に係る国際出願の公表公報である特表２００８−５０７１３９号公報を参照した。
　
「TECHNICAL FIELD
　
[0001] This invention relates in general to the structure and manufacturing of diodes and, in particular, to the structure and manufacturing of silicon carbide Schottky barrier diodes.
　
BACKGROUND OF THE INVENTION
　
[0002] 
Silicon carbide (SiC) is an attractive semiconductor material for power devices due to its excellent material properties. The high critical electric field strength makes SiC advantageous for unipolar devices with low on-resistance (Ron). SiC Schottky barrier diodes (SBDs) in the 〉600V rating are becoming popular. Minimal reverse recovery losses are among the advantages provided by these high voltage (HV) SBDs over conventional silicon PiN diodes. For these HV SBDs, there is no minority stored charge loss; main losses are due to the capacitance charge of the SBD. Other advantages provided by HV SBDs include a high junction temperature rating, and low forward voltage (Vf) and positive temperature coefficient that allows easy paralleling. Thus SiC SBDs are attractive for high frequency applications, which are typically greater than 100KHz. In these applications, the switching losses dominate. Since total switching loss is proportional to frequency x Esw, where Esw is switching energy loss, a reduction in Esw is attractive. Esw can be reduced by, for example, decreasing the capacitive charge (Qc) and the peak reverse recovery current (Irrmax).
　
[0003] 
Conventional SiC SBDs use a single epitaxial layer to support the blocking voltage. The doping and thickness of this single epitaxial layer are selected based on the rated breakdown voltage and a best Ron value. Thus, for a selected breakdown voltage, the doping is almost fixed, and capacitance of the SBD is dependent upon the doping concentration. For example, in the conventional reverse bias case, a higher doping concentration means a thinner depletion layer, and results in an increased capacitance of the diode.
　
[0004] As depicted in FIG. 1, a conventional SiC SBD 100 structure includes an N+ (highly doped) SiC substrate 102, a single N-type epitaxial layer 104 disposed on substrate 102, and a metal Schottky contact 106 disposed on epitaxial layer 104. In FIG. 2, a conventional SBD 200 with two epitaxial layers is depicted having an N+ SiC substrate 202, an N+ SiC epitaxial layer 204 disposed on substrate 202, N-type SiC epitaxial layer 206 disposed on N+ epitaxial layer 204, and a Schottky contact 208 disposed on N-type epitaxial layer 206. In FIGs. 1  2, almost all of the blocking voltage is supported by the topmost N epitaxial layer. N+ epitaxial layer 204 positioned below N-type epitaxial layer 206 supports a non-substantial amount of voltage, and it is typically used to prevent the electric field from reaching the substrate.
　
[0005] In these cases (FIGs. 1  2), the reverse recovery losses are determined by the doping concentration and the thickness of topmost N-type epitaxial layer 104 (FIG. 1), 206 (FIG. 2). The capacitance and Qc can be lowered by reducing the doping concentration of the top epitaxial layer, or adjusting the doping and thickness of the top epitaxial layer. These modifications can lower Qc and Irrmax, and thus reduce switching losses in the diode and the associated switch. 
Lighter surface doping also reduces leakage currents. However, such an adjustment to the top epitaxial layer of conventional SiC SBDs increases the on-resistance (Ron) and forward voltage (Vf), as well as creating fragile breakdown (i.e., low Undamped Inductive Switching (UIS) capability).
（訳文）
「【技術分野】
【０００１】
　本発明は概してダイオードの構造及び製造に関し、特に炭化ケイ素ショットキーバリアダイオードの構造及び製造に関する。
【背景技術】
【０００２】
　
炭化ケイ素（SiC）は、その優れた材料特性ゆえに電源デバイス用としては魅力的な半導体材料である。臨界電界強度が高いので低オン抵抗（Ron）のユニポーラデバイスにはSiCが有利である。600Vより大きな定格のSiCショットキーバリアダイオード（SBD）が良く知られるようになってきた。従来のシリコンPiNダイオードより優れたこれらの高電圧（HV）SBDによって提供される利点には、最小の逆回復損失が含まれている。これらのHVSBDにとって、少数蓄積電荷損失はない。すなわち、ほとんどの損失はSBDの電気容量の充電によるものである。HVSBDによって提供される他の利点には高い接合部温度定格、並びに並列接続を容易にする低い順方向電圧（Vf）及び正の温度係数が含まれる。従ってSiCのSBDは高周波用途として魅力的であり、かかる高周波は一般的に100KHzよりも高い。これらの用途においては、スイッチング損失が大半を占めている。総スイッチング損失は「周波数×Esw」に比例するので、Eswを低減することに興味が注がれている。なお、ここでEswはスイッチングエネルギ損失である。Eswの低減は、例えば、容量性荷電（Qc）やピーク逆回復電流（Irrmax）を減らすことによって可能となる。
【０００３】
　
従来のSiCのSBDは単一のエピタキシャル層を使用して阻止電圧を支えていた。かかる単一のエピタキシャル層のドーピング及び厚さは絶縁破壊電圧の定格及び最良のRon値に基づいて選択される。従って、選択された絶縁破壊電圧においてドーピングはほぼ一定となり、SBDの静電容量はドーピング濃度に依存する。例えば、従来の逆バイアスのケースにおいては、より高濃度のドーピング濃度はより薄い空乏層を意味し、その結果ダイオードの静電容量は増加する。
【０００４】
　図1に示されるように、従来のSiCのSBD100構造はN+（高濃度にドーピングされた）SiC基板102、基板102上に設けられた単一のN型エピタキシャル層104、及びエピタキシャル層104上に設けられた金属ショットキーコンタクト106を有している。図2において、２つのエピタキシャル層を有する従来のSBD200はN+SiC基板202、基板202上に設けられたN+SiCエピタキシャル層204、N+エピタキシャル層204上に設けられたN型SiCエピタキシャル層206、及びN型エピタキシャル層206上に設けられたショットキーコンタクト208を有するように図示されている。図1及び2において、ほとんど全ての阻止電圧は最高位のNエピタキシャル層によって支えられている。N型エピタキシャル層206の下部に位置するN+エピタキシャル層204は大きくない程度の電圧を支えており、これは一般的には電界が基板に到達するのを防止するために使用されている。
【０００５】
　これらの場合においては（図1及び2）、逆回復損失はドーピング濃度及び最高位のN型エピタキシャル層104（図1）、206（図2）の厚さによって定まる。静電容量及びQcは頂部エピタキシャル層のドーピング濃度を低減するか、若しくは頂部エピタキシャル層のドーピング及び厚さを調整することによって減少することが可能である。これらの変更によってQc及びIrrmaxを低減することが可能であり、よってダイオード及び関連するスイッチにおけるスイッチング損失が減少する。
より低濃度の表面ドーピングもまた漏れ電流を低減する。しかしながら、従来のSiCのSBDの頂部エピタキシャル層へのかかる調整はオン抵抗（Ron）及び順方向電圧（Vf）を増大し、更に脆弱な絶縁破壊（すなわち、低い非減衰の誘導スイッチング（UIS）性能）を生じる。
　
「[0026] 
In accordance with an aspect of the present invention, an enhanced semiconductor device is provided for reducing capacitance and switching losses while keeping the effects on Vf and Ron negligible. As one example, the semiconductor device is a Schottky barrier diode (SBD) employing a silicon carbide substrate, an N-type SiC first epitaxial layer disposed on the substrate, and an N- SiC second epitaxial layer disposed on the first epitaxial layer. The second epitaxial layer has a lower dopant concentration than the first epitaxial layer. The second epitaxial layer is also preferably thinner than the first epitaxial layer. Dopant concentrations and thickness dimensions of the epitaxial layers are selected so that each epitaxial layer supports a substantial portion of the SBD's blocking voltage, and so that the capacitance and total loss of the SBD are reduced compared to conventional SBDs.
　
[0027] One embodiment of an SBD incorporating and using one or more aspects of the present invention is depicted in FIG. 3D, and a method of manufacturing SBD 318 of FIG. 3D is depicted in FIGs. 3A-3C. 
In FIG. 3A, a first step 300 of manufacturing SBD 318 includes providing SiC substrate 302, which is subjected to a conventional doping technique to provide substrate 302 with N+ doping. As depicted in FIG. 3B, second step 306 of manufacturing SBD 318 includes SiC substrate 302 of N+ conductivity, and a first SiC epitaxial layer 308 grown on substrate 302. N-type doping is applied to first epitaxial layer 308. In FIG. 3C, a third step 312 of manufacturing SBD 318 is depicted. Step 312 results in a portion of a SBD that includes N+ SiC substrate 302, N-type SiC first epitaxial layer 308 disposed on substrate 302, and a SiC second epitaxial layer 314 grown on first epitaxial layer 308. Light doping (N- doping) is applied to second epitaxial layer 314. The above-described doping steps are applied during the growth of the corresponding epitaxial layer.
　
[0028] 
Finally, FIG. 3D depicts completed SBD 318. SBD 318 includes N+ SiC substrate 302, first and second epitaxial layers 308, 314 (as described above relative to FIG. 3C), and a metal Schottky contact 320 disposed on second epitaxial layer 314. Substrate 302 is highly doped, so that, for example, its dopant concentration is greater than the dopant concentration of either epitaxial layer 308, 314. The thickness of second epitaxial layer 314 is preferably thinner than epitaxial layer 308. As an example, the ratio of the thickness of second epitaxial layer 314 to first epitaxial layer 308 is 1:2 (e.g., 2μm : 4μm).
Further, the second epitaxial layer 314 is lightly doped and its dopant concentration is low relative to first epitaxial layer 308. As one example, the ratio of dopant concentration of second epitaxial layer 314 to first epitaxial layer 308 is 1:6 (e.g., 3.0 x 10 
15
  atoms/cm 
3
  to 1.8 x 10 
16
  atoms/cm 
3
 ).
　
[0029] 
In completed SBD 318, each epitaxial layer 308, 314 supports a substantial portion of the blocking voltage of the diode.
　
[0030] Epitaxial layers 308, 314 can be formed as separate epitaxy growth steps in a process of manufacturing SBD 318, or alternatively, these layers can be grown as part of a single epitaxy growth step. The cost of growing an epitaxial layer represents about 30% of the total cost of manufacturing a wafer. If layers 308, 314 are formed in separate steps, the cost of the epitaxial growth typically doubles, thereby increasing the total wafer cost by about 30%. Advantageously, forming layers 308, 314 as part of the same growth step has little impact on the total manufacturing cost.」
（訳文）
「【００２６】
　
本発明のアスペクトにおいては、Vf及びRonへの影響を無視できる程度に抑えつつ静電容量及びスイッチング損失が低減された促進された半導体デバイスが提供される。一例として、かかる半導体デバイスはショットキーバリアダイオード（SBD）であり、炭化ケイ素基板、該基板上に設けられたN型SiC第１エピタキシャル層、及び該第１エピタキシャル層上に設けられたN-SiC第２エピタキシャル層を採用している。第２エピタキシャル層のドーパント濃度は第１エピタキシャル層よりも低濃度である。第２エピタキシャル層はまた、第１エピタキシャル層よりも薄いのが好ましい。両エピタキシャル層のドーパント濃度及び厚さ寸法は各エピタキシャル層がSBDの阻止電圧の大部分を支えるように選択され、更にSBDの静電容量及び全損失が従来のSBDと比べて低減するように選択される。
【００２７】
　本発明の１以上のアスペクトを組み入れて使用しているSBDの一実施例が図3Dに示されており、図3DのSBD318の製造方法が図3A乃至3Cに示されている。
図3Aにおいて、SBD318の製造方法の第１ステップ300はSiC基板302を提供するステップが含まれており、これは基板302にN+ドーピングを提供する従来のドーピング技術による。図3Bに図示するように、SBD318の製造方法の第２ステップ306はN+伝導性のSiC基板302が含まれ、かかる基板302上に第１SiCエピタキシャル層308が成長せしめられる。N型ドーピングが第１エピタキシャル層308に添加される。図3Cにおいては、SBD318の製造方法の第３ステップ312が示されている。ステップ312の結果、N+SiC基板302、基板302上に設けられたN型SiC第１エピタキシャル層308、及び第１エピタキシャル層308上に成長せしめられたSiC第２エピタキシャル層314を含むSBDの一部分となる。低濃度ドーピング（N-ドーピング）が第２エピタキシャル層314に添加される。上記にて説明したドーピングステップは対応するエピタキシャル層の成長の際に行なわれる。
【００２８】
　
最後に、図3Dには完成したSBD318が示されている。SBD318はN+SiC基板302、第１及び第２エピタキシャル層308、314（図3Cに関連して説明した）、及び第２エピタキシャル層314上に設けられた金属ショットキーコンタクト320を含んでいる。基板302は高濃度にドーピングされたので、例えば、そのドーパント濃度はエピタキシャル層308、314のいずれのドーパント濃度よりも高濃度である。第２エピタキシャル層314の厚さはエピタキシャル層308よりも薄いのが好ましい。例として、第２エピタキシャル層314の厚さの第１エピタキシャル層308の厚さに対する比は1:2（例えば、2μm及び4μm）である。
更に、第２エピタキシャル層314は低濃度にドーピングされ、そのドーパント濃度は第１エピタキシャル層308に比べて低濃度である。一例として、第２エピタキシャル層314の第１エピタキシャル層308に対するドーパント濃度比は1:6（例えば、3.0×10
15
原子数/cm
3
に対して1.8×10
16
原子数/cm
3
）である。
【００２９】
　
完成したSBD318においては、各エピタキシャル層308、314がダイオードの阻止電圧の大部分を支えている。
【００３０】
　エピタキシャル層308、314は、SBD318の製造工程において別々のエピタキシャル成長ステップとして形成することが可能であり、または代替例として、これらの層を単一のエピタキシャル成長ステップの一部として成長せしめることも可能である。エピタキシャル層の成長コストはウエハ製造の全コストの約30%を占めている。層308、314を別々のステップで形成する場合は、エピタキシャル成長のコストは一般的に２倍となり、従って全ウエハコストが約30%増加する。有利なことに、同一の成長ステップの一部として層308、314を形成すれば全製造コストにほとんど影響しない。」
　
「[0046] Although preferred embodiments have been depicted and described in detail herein, it will be apparent to those skilled in the relevant art that various modifications, additions, substitutions and the like can be made without departing from the spirit of the invention and these are therefore considered to be within the scope of the invention as defined in the following claims. For example, although the novel semiconductor device described herein is a SiC SBD, the semiconductor structure having at least two epitaxial layers, wherein at least two of those layers each support a substantial portion of the blocking voltage of the device, can also be implemented as a junction barrier controlled Schottky (JBS) diode, a PN diode, or a junction field effect transistor (JFET), a metal oxide semiconductor field effect transistor (MOSFET), or a static induction transistor (SIT). 
Further, the SBD structure described herein can employ other semiconductor materials, such as GaN, diamond, GaAs, and Si.
（訳文）
「【００４６】
　好適な実施例がここに詳細に図示及び記載されてきたが、種々の変形、追加、代替などが本発明の思想を逸脱することなく行い得ることは当業者にとっては自明であり、従ってそれらはここに添付する特許請求の範囲に示された本発明の範囲に包含されることが企図されている。例えば、ここに記載した新規な半導体デバイスはSiCのSBDであるが、少なくとも２つのエピタキシャル層を有する半導体構造が、接合障壁がコントロールされたショットキ（JBS）ダイオード、PNダイオード、または接合電界効果トランジスタ（JFET）、金属酸化膜半導体電界効果トランジスタ（MOSFET）、または静電誘導トランジスタ（SIT）として実施されても良い。ここで、これらの層の少なくとも２つの各々がデバイスの阻止電圧の大部分を支えている。
更に、ここに記載したSBD構造は例えばGaN、ダイヤモンド、GaAs、及びSiなどの他の半導体材料を採用しても良い。
　
（３−４）対比・判断
（３−４−１）刊行物発明の「第１の面１３ａと第１の面の反対側の第２の面１３ｂとを有し、平均転位密度が５×１０５ｃｍ−２である（０００１）面ｎ導電型ＧａＮ自立基板」は、補正後の発明の「第１および第２の面を有する１×１０６ｃｍ−２以下の転位密度の導電性III族窒化物基板」に相当する。
　
（３−４−２）刊行物発明の「第１の面１３ａ上に設けられ、１×１０１４ｃｍ−３以上１×１０１７ｃｍ−３以下のキャリア濃度を有するｎ導電型窒化ガリウムエピタキシャル層１５」は、補正後の発明の「第１の面上に設けられており１×１０１７ｃｍ−３以下のキャリア濃度を有するｎ型窒化ガリウム系半導体ドリフト層」に相当する。
　
（３−４−３）刊行物発明の「ショットキ電極１９」は、補正後の発明の「ショットキ電極」に相当する。
　
（３−４−４）刊行物発明の「第２の面１３ｂ上に設けられたオーミック電極１７」は、補正後の発明の「第２の面上に設けられたオーミック電極」に相当する。
　
（３−４−５）刊行物発明の「ショットキダイオード１１」は、補正後の発明の「ショットキバリアダイオード」に相当する。
　
（３−４−６）そうすると、補正後の発明と刊行物発明とは、
「第１および第２の面を有する１×１０６ｃｍ−２以下の転位密度の導電性III族窒化物基板と、
　前記第１の面上に設けられており１×１０１７ｃｍ−３以下のキャリア濃度を有するｎ型窒化ガリウム系半導体ドリフト層と、
　ショットキ電極と、
　前記第２の面上に設けられたオーミック電極と
を備えたショットキバリアダイオード。」
である点で一致し、次の３点で相違する。
　
（相違点１）補正後の発明では、「前記ｎ型窒化ガリウム系半導体ドリフト層上に設けられており０．５×１０１７ｃｍ−３以下のキャリア濃度を有する第１のｎ型窒化ガリウム系半導体層」を有し、「前記第１のｎ型窒化ガリウム系半導体層の表面にショットキ接合を成すショットキ電極」が形成されているのに対し、刊行物発明では、「ｎ導電型窒化ガリウムエピタキシャル層１５」上には半導体層は形成されておらず、直接「ショットキ電極１９」が設けられている点。
　
（相違点２）補正後の発明では、「前記第１のｎ型窒化ガリウム系半導体層の前記表面はドナー性欠陥を含み、」「前記第１のｎ型窒化ガリウム系半導体層の前記表面の前記ドナー性欠陥はキャリアを生成する」のに対し、刊行物発明では、そのような特定はなされていない点。
　
（相違点３）補正後の発明では、「前記第１のｎ型窒化ガリウム系半導体層は、前記ｎ型窒化ガリウム系半導体ドリフト層の厚さより小さい厚さを有し、」「前記第１のｎ型窒化ガリウム系半導体層は、前記ｎ型窒化ガリウム系半導体ドリフト層のドーパント濃度より低いドーパント濃度を有する」のに対し、刊行物発明では、そのような特定はなされていない点。
　
（３−５）判断
（３−５−１）相違点１及び３について
  引用刊行物２には、Vf（順方向電圧）及びRon（オン抵抗）への影響を無視できる程度に抑えつつ静電容量及びスイッチング損失が低減された促進された半導体デバイスとして、「N+SiC基板302と、前記基板302上に設けられたN型SiC第１エピタキシャル層308と、前記第１エピタキシャル層308上に成長せしめられたN-型SiC第２エピタキシャル層314と、前記第２エピタキシャル層314上に設けられた金属ショットキーコンタクト320を含み、前記第２エピタキシャル層314の前記第１エピタキシャル層308に対するドーパント濃度比が1:6であって、第２エピタキシャル層314の厚さの第１エピタキシャル層308の厚さに対する比が1:2であるショットキーバリアダイオード。」が記載されており、また、半導体材料としてGaNを採用しても良い旨記載されている。
　そして、高周波回路においてよく用いられるショットキーバリアダイオードにおいて、スイッチング損失を低減させるということは、当業者にとって周知の課題であるから、刊行物発明において、スイッチング損失を低減させるために、引用刊行物２に記載されたショットキーバリアダイオードの構造を採用し、「ｎ導電型窒化ガリウムエピタキシャル層１５」上に、前記「ｎ導電型窒化ガリウムエピタキシャル層１５」よりも薄く、より低いドーパント濃度を有する第２のｎ導電型窒化ガリウムエピタキシャル層を形成し、前記第２のｎ導電型窒化ガリウムエピタキシャル層上にショットキ電極１９を形成することにより、補正後の発明のように、「前記ｎ型窒化ガリウム系半導体ドリフト層上に設けられており０．５×１０１７ｃｍ−３以下のキャリア濃度を有する第１のｎ型窒化ガリウム系半導体層」を有し、「前記第１のｎ型窒化ガリウム系半導体層は、前記ｎ型窒化ガリウム系半導体ドリフト層の厚さより小さい厚さを有し、」「前記第１のｎ型窒化ガリウム系半導体層は、前記ｎ型窒化ガリウム系半導体ドリフト層のドーパント濃度より低いドーパント濃度を有する」構成とすることは、当業者が容易になし得たことである。
　よって、上記相違点１及び３は、当業者が容易になし得た範囲に含まれる程度のものである。
　
（３−５−２）相違点２について
　一般に、ｎ型窒化ガリウムを用いたショットキーバリアダイオードにおいて、ｎ型窒化ガリウムの表面に形成された表面欠陥ドナーが漏れ電流の原因となること、そして、ｎ型窒化ガリウムの表面には、程度の差はあれ、表面欠陥ドナーが存在していることは、以下の周知例にも記載されているように、従来から周知の事柄である。
　
（周知例）橋詰保、「ＧａＮ系ショットキー接合のリーク電流」、電子情報通信学会論文誌、2005、Vol.J88-C、No.8、p,621-629には、図４及び８とともに、以下の事項が記載されている。
「
これまでに，GaNショットキー接合の電流−電圧特性の温度依存性を，順・逆方向ともに定量的に説明できたのは，Kotaniらの報告のみである[13],[14]．彼らは，ショットキー接合を形成するプロセス中にGaN表面に導入された表面欠陥ドナーのイオン化がショットキー障壁を薄層化し，トンネル漏れ電流成分を増大させていると考えた．
　図4(b)に，計算に用いられた表面欠陥ドナーの密度分布とエネルギー深さを示す．エネルギー深さ0.25eVの深いドナーが表面から10nm程度の範囲で指数関数的減衰分布を有している．順方向バイアスの変化によって欠陥ドナーのイオン化率が敏感に変化するため，欠陥のエネルギー深さは順方向特性を支配する主要なパラメータとなり，実験値の再現には0.2〜0.4eVの値が必要である[14]．また，密度分布に関しては，他の分布形状，例えば，方形分布やパラボラ分布などを用いてフィッティングを試みているが，指数関数的減衰分布が最も良い結果を示している[14]．
欠陥ドナーの表面からの深さは3〜30nmの範囲であり，そのシート密度は4×10
12
〜1.4×10
13
cm
-2
と求められている．これらの値は化合物半導体の表面欠陥準位の密度として十分に考えられる値である．また，表面欠陥ドナーの起源として，プロセス中にGaN表面に導入された窒素空孔に関連した深い準位が考えられている
「以上述べたように，
GaNショットキー接合の漏れ電流の機構には，GaN表面近傍に導入された表面欠陥ドナーが影響している可能性が高いと考えられる．
「
高温アニールやプラズマプロセス中に，GaNあるいはAlGaN表面が窒素欠乏状態となり，これに起因して窒素空孔(V
N
)に関連したドナー準位が発生することが報告されており[15]〜[17]，このV
N
関連ドナーの存在がショットキー界面のトンネル漏れ過程を支配している可能性がある．
　
　そうすると、刊行物発明も、補正後の発明のように、「前記第１のｎ型窒化ガリウム系半導体層の前記表面はドナー性欠陥を含み、」「前記第１のｎ型窒化ガリウム系半導体層の前記表面の前記ドナー性欠陥はキャリアを生成する」構成を備えているものと認められる。
　よって、上記相違点２は、実質的なものでない。
　
（３−６）独立特許要件についてのまとめ
　以上検討したとおり、補正後の発明と刊行物発明との相違点は、いずれも、実質的なものでないか、当業者が、容易に想到し得た範囲に含まれる程度のものにすぎず、補正後の発明は、引用刊行物１及び２に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許出願の際、独立して特許を受けることができない。
　
（４）補正の却下についてのむすび
　本件補正は、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とする補正を含むものであるが、本件補正は、特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合しないものである。
　したがって、本件補正は、特許法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
３．本願発明
　平成２３年１２月２７日になされた手続補正は上記のとおり却下されたので、本願の請求項１に係る発明（以下「本願発明」という。）は、平成２３年８月８日になされた手続補正により補正された明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項１に記載されている事項により特定されるとおり上記２．（１）の補正前の請求項１として記載したとおりのものである。
　
４．刊行物に記載された発明
　これに対して、原査定の拒絶の理由に引用された刊行物には、上記２．（３−３−１）及び（３−３−２）に記載したとおりの事項及び発明が記載されているものと認められる。
　
 ５．判断
　上記２．（２）において検討したとおり、補正後の請求項１は、補正前の請求項１に係る発明の発明特定事項である「第１のｎ型窒化ガリウム系半導体層の」「表面」に「含」まれる「ドナー性欠陥」について、「キャリアを生成する」と限定的に減縮する事項を付加するとともに、同じく「第１のｎ型窒化ガリウム系半導体層」について、「ｎ型窒化ガリウム系半導体ドリフト層の厚さより小さい厚さを有し、」「ｎ型窒化ガリウム系半導体ドリフト層のドーパント濃度より低いドーパント濃度を有する」と限定的に減縮する事項を付加したものである。逆に言えば本件補正前の請求項１に係る発明（本願発明）は，補正後の発明から上記の限定をなくしたものである。
　そうすると、上記２．（３）において検討したように、補正後の発明が，引用刊行物１及び２に記載された発明に基づいて、当業者が容易に発明をすることができたものであるから、本願発明も、当然に、引用刊行物１及び２に記載された発明に基づいて、当業者が容易に発明をすることができたものといえる。
　したがって、本願発明は、特許法第２９条第２項の規定により特許を受けることができない。
　
６．むすび
　以上のとおりであるから、本願は、他の請求項に係る発明について検討するまでもなく、拒絶をすべきものである。
　よって、結論のとおり審決する。