【手続補正書】
【提出日】平成18年8月4日(2006.8.4)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【書類名】      明細書
【発明の名称】    パワートランジスタ装置
【特許請求の範囲】
【請求項１】
半導体基体を有するパワートランジスタ装置であって、前記半導体基体はトランジスタ型の並列装置セルのアレイを収容し、前記装置の動作時には前記装置セルにおいて熱が発生されるようなパワートランジスタ装置において、前記装置セルのアレイの内側には高温位置温度センサが配置され、前記基体は前記アレイの外側に配置された低温位置温度センサを収容し、前記低温位置及び高温位置温度センサは各々少なくとも１つのセンサセルを有し、該センサセルは前記トランジスタ型のものであって、前記装置セルのものと類似したセルラ領域構造を備えると共に各温度センサに関して前記装置セルの電極とは別の各出力電極を備え、前記高温位置及び低温位置温度センサの前記各出力電極に対して、これら出力電極からの電圧信号を比較することにより前記高温位置と前記低温位置との間の温度差を検出するために検出回路が結合されていることを特徴とするパワートランジスタ装置。
【請求項２】
請求項１に記載のパワートランジスタ装置において、前記基体は、前記高温位置及び低温位置温度センサの出力電極に各々結合された第１及び第２入力端子を有する比較器手段を有するような前記検出回路の一部も収容することを特徴とするパワートランジスタ装置。
【請求項３】
請求項２に記載のパワートランジスタ装置において、前記高温位置及び低温位置温度センサの出力電極は、これら高温位置及び低温位置温度センサの各センサセルを介して同じ大きさの電流を導出するために前記検出回路の第１及び第２電流経路に各々結合され、前記電流の大きさは前記センサセルにおいて熱を発生するには不十分であり、前記比較器手段の第１入力端子は前記第１電流経路の第１回路ノードに結合され、前記比較器手段の第２入力端子は前記第２電流経路の第２回路ノードに結合されていることを特徴とするパワートランジスタ装置。
【請求項４】
請求項３に記載のパワートランジスタ装置において、前記第１回路ノードと前記高温位置温度センサの出力電極との間に第１直列抵抗が結合され、前記第２回路ノードと前記低温位置温度センサの出力電極との間に第２直列抵抗が結合されていることを特徴とするパワートランジスタ装置。
【請求項５】
請求項１に記載のパワートランジスタ装置において、前記装置が絶縁ゲートトランジスタ型であり、前記アレイの装置セルは共通ソース電極及び共通絶縁ゲート電極を有し、前記センサセルは、各温度センサに関して同一の電位に結合された絶縁ゲート電極と、各温度センサに関して前記出力電極を各々提供するソース電極とを有し、前記検出回路は、前記高温位置及び低温位置温度センサの各センサセルを介して同じ大きさの電流を導出するために各電流経路において前記温度センサのソース電極に各々結合された電流源を有し、前記電流の大きさは前記センサセルにおいて熱を発生するには不十分であり、前記検出回路は前記高温位置及び低温位置温度センサからのゲート／ソース電圧信号を比較することにより前記高温位置と前記低温位置との間の温度差を検出することを特徴とするパワートランジスタ装置。
【請求項６】
請求項１に記載のパワートランジスタ装置において、前記各センサセルを介して導出される電流の大きさ規定するために、電流源がカレントミラー配置の形態に一緒に結合されていることを特徴とするパワートランジスタ装置。
【請求項７】
請求項１に記載のパワートランジスタ装置において、前記低温位置温度センサと比較して、絶縁ゲートトランジスタ型の場合には例えば前記高温位置温度センサのソース電極と前記絶縁ゲート電極との間の電圧に電圧オフセットを加える如くに、前記高温位置と前記低温位置との間で検出されるべき温度差敷居値に対応するような電圧オフセットを加えるために前記高温位置温度センサの出力電極には追加の抵抗が直列に結合されていることを特徴とするパワートランジスタ装置。
【請求項８】
請求項７に記載のパワートランジスタ装置において、例えば負の温度係数を持つ温度感知ダイオード手段等の温度応答性オフセット手段が、前記追加の抵抗の少なくとも一部に並列に結合されると共に、当該装置の動作時において前記低温位置温度センサと同一の温度であるような前記基体の領域に配置されていることを特徴とするパワートランジスタ装置。
【請求項９】
請求項１に記載のパワートランジスタ装置において、前記高温位置温度センサは、前記アレイの発熱装置セルにより長手方向側部に沿って境界が仕切られるような行に配列された複数の前記センサセルを有していることを特徴とするパワートランジスタ装置。
【請求項１０】
請求項１に記載のパワートランジスタ装置において、前記高温位置温度センサの出力電極に対する前記結合が、前記アレイ内の前記装置セルの列上に延在すると共に、例えば絶縁ゲートトランジスタ型の場合は前記アレイの共通ソース電極からの様に、前記装置セルの対応する電極から電気的に絶縁された導体トラックを有していることを特徴とするパワートランジスタ装置。
【発明の詳細な説明】
【０００１】
【技術分野】
本発明は、専らではないが特に例えば絶縁ゲート型パワー電界効果トランジスタ（以下、MOSFETと称す）又は絶縁ゲート型バイポーラトランジスタ（以下、ＩＧＢＴと称す）等の、絶縁ゲート型のパワートランジスタ装置に係り、該装置が装置の動作中に熱が発生する並列な装置セルのアレイを収容する半導体基体を有し、該装置セルのアレイ内に高温位置温度センサが配置されるようなパワートランジスタ装置に関する。
【０００２】
【背景技術】
米国特許第4,913,844号明細書は、このような装置を開示しており、該装置においては絶縁ゲートトランジスタ型の装置セルが、半導体基体内に基体表面に隣接してセルラ領域構造を有し、該表面には共通ソース電極及び共通絶縁ゲート電極が存在する。高温位置センサは、上記装置セルのものに類似したセルラ領域構造を有する少なくとも１つのセンサセルを有している。該高温位置センサの１以上のセンサセルは、上記装置セルのものと共通に結合された絶縁ゲート電極を有すると共に、上記装置セルの共通ソース電極とは別であって、検出回路に結合される出力電極を形成するようなソース電極を有している。
【０００３】
温度の感知に関し、米国特許第4,913,844号は、上記アレイ内の２つの上記のようなセンサのカレントミラー配置を採用することを教示している。これらの高温位置センサの一方は、そのソース電極を低抵抗値抵抗を介して当該装置のソース端子に結合することにより電流感知モードで使用され、他方の高温位置センサは、そのソース電極を高抵抗値抵抗を介して上記装置ソース端子に結合することにより電圧感知モードで使用される。上記アレイの温度は、オン抵抗（上記電圧センサの及び上記電流センサのソース出力端子からの）を計算し、該抵抗値をオン抵抗の既知の温度依存性と相関させることにより検出される。
【０００４】
これは、温度を感知するには複雑な方法である。また、これは、上記高抵抗値抵抗の両端間電圧が上記電圧センサのドレイン上の電圧、従って当該パワー装置アレイのドレイン上の電圧と等しく（極めて高い精度で）なるように、上記装置セル及び電圧感知セルが当該装置の飽和領域で動作することを頼りとする。しかしながら、斯かる飽和領域は当該アレイ内での過度な温度上昇を監視するためには余り重要ではない。何故なら、飽和領域においては当該装置間の非常に低い電圧降下のため電力熱放散も低いからである（当該装置を経る電流が大きくても）。
【０００５】
米国特許第5,444,219号（出願人整理番号：ＰＨＢ３３６６７）明細書は、抵抗の形態の温度センサと、当該装置のアレイに隣接する高温位置及び該アレイから離れた低温位置に斯かる温度感知抵抗を有する差動温度感知回路とを開示している。上記高温位置及び低温位置温度感知抵抗は、充分な感度を達成するために、ホイートストンブリッジ回路に構成されている。高温位置及び低温位置温度感知抵抗の斯かる使用は、当該装置セルが飽和領域で動作することを必要としない。特定の実施例では、上記高温位置温度感知抵抗は当該アレイに対し、例えば、該アレイの周部から１２５μｍ（マイクロメータ）の距離だけ外側にある。しかしながら、上記高温位置温度感知抵抗は当該アレイ内の中心に配置してもよい（この構成は当該アレイの規則性を局部的に壊すが）ことが提案されている。米国特許第5,444,219号及び米国特許第4,913,844号の両方の全内容は、参照文献として本明細書に組み込まれるものとする。
【０００６】
【発明の開示】
本発明の１つの目的は、当該パワー装置のアレイと容易に集積化することが可能であり、該アレイ内の過度な温度上昇に対し単純な検出可能な方法で高速且つ高信頼度の応答性を有し、且つ当該装置が飽和領域で動作していない場合でも動作することができるような高温位置及び低温位置温度センサを備えるパワートランジスタ装置を提供することにある。
【０００７】
本発明によれば、各々が前記トランジスタ装置セルのものと類似したセルラ領域構造を備える少なくとも１つのセンサセルを有する高温位置及び低温位置の両温度センサを有するようなセルラパワートランジスタ装置が提供され、前記検出回路は上記高温位置及び低温位置温度センサからの出力信号を比較することによって（例えば、絶縁ゲート型トランジスタ装置の場合は、上記高温位置及び低温位置温度センサの別個のソース電極におけるソース電圧の差としてゲート／ソース電圧信号を比較することにより）、高温位置と低温位置との間の温度差を検出する。
【０００８】
本発明による斯様な温度感知構成の使用は、当該トランジスタ装置が飽和領域で動作していない場合のような重要な状況において、上記アレイ内での過度な温度上昇の検出を可能にする。従って、本構成は、当該装置における電力熱放散が非飽和オン状態において高い場合、即ち当該装置の間の電圧が依然として充分に高い場合にも、機能する。アレイ内で１以上のセルを使用して上記高温位置センサを形成することは、当該アレイ内での温度上昇に対する非常に高速な応答性を提供する。このように、該高温位置センサセル（又は複数のセル）は、全ての側部で又は少なくとも殆どの側部で、発熱装置セルにより密に境界を接することができる。製造工程から生じる当該センサセルの敷居電圧の典型的な変動は、温度変化による敷居電圧の変化よりも一層大きいかもしれないが、本発明によれば、上記高温位置及び低温位置温度センサからの電圧信号を比較することによって、製造から生じる敷居電圧変動を効果的に相殺することにより、温度変化の信頼性のある検出を達成することができる。
【０００９】
上記高温位置及び低温位置温度センサからの出力信号の単純ではあるが信頼性のある比較を容易化するために、上記検出回路は、各センサセルを介して該センサセルでは熱を発生するには不十分な大きさの電流であって同じ大きさ（同じ電流密度の）電流を導出するために、各電流経路において上記温度センサの各出力電極に各々結合された電流源を有することができる。
【００１０】
本パワー装置は、上記高温位置と低温位置との間の温度差を検出するために高温位置センサと低温位置センサとの間のベース／エミッタ電圧（Ｖbe）の差が比較されるような、セルラバイポーラトランジスタ型のものであってもよい。このように、当該装置の及び上記温度センサのセルラ領域構造は、既知のバイポーラ技術を用いて半導体基体中に形成されるエミッタ、ベース及びコレクタ領域を各々有することができる。この場合、前記センサセルは、各温度センサに関して同一の電位に結合されたベース電極を有することができると共に、各温度センサに関して出力電極を各々提供するエミッタ電極を有することができる。また、当該アレイの装置セルは、共通エミッタ電極及び共通ベース電極を有することができる。当該装置は、単独のバイポーラトランジスタであってもよく、又は該バイポーラトランジスタは、例えばサイリスタ等の、もっと複雑な装置の一体的部分であってもよい。バイポーラトランジスタセルのベース／エミッタ電圧は、温度に強く依存するが、斯様なバイポーラトランジスタセルにより達成することが可能な出力電圧の大きさは、絶縁ゲートトランジスタセルからの出力電圧として達成することができるものよりも通常は大幅に小さい。
【００１１】
このように、好ましくは、当該装置は例えばMOSFET又はＩＧＢＴ等の絶縁ゲートトランジスタ型とする。この場合、上記センサセルは、各温度センサに関し同一の電位に結合された絶縁ゲート電極を有することができると共に、各温度センサに関して各出力電極を提供するソース電極を有することができる。当該アレイの装置セルは、共通ソース電極と共通絶縁ゲート電極とを有することができる。この場合、上記検出回路は、高温位置及び低温位置温度センサからのゲート／ソース電圧信号を比較することにより、高温位置と低温位置との間の温度差を検出する。本発明は、壕型ゲート（trench-gate）セル装置と共に、又は表面ゲートセル装置と共に使用することができる。前者の場合は、基体の主表面の壕内に上記絶縁ゲートが存在する。後者の場合は、上記主表面上に絶縁ゲートが存在する。
【００１２】
各温度センサは、単一のセンサセルを各々有することができる。しかしながら、各センサに対して１を越えるセンサセルを設けて、装置製造において半導体基体中／上に発生し得る及び当該セルの出力電圧に局部的に影響し得る如何なる局部的特異性も平均化除去するようにするのが有利である。このように、各センサは、有利には、少数の（例えば、３ないし７の範囲の）活性センサセルを有することができる。
【００１３】
上記高温位置温度センサは、長手方向側部に沿って当該アレイの発熱装置セルにより境界を仕切られるような行に配列された複数のセンサセルを有することができる。この行配列は、当該アレイの発熱装置セルと高温位置温度センサのセンサセルとの間の熱結合を最適化する。前記低温位置温度センサが、上記発熱アレイからの減少温度勾配内にあるように当該アレイに充分に接近して配置される場合は、当該低温位置センサの複数のセンサセルを当該アレイの縁に平行に延びるような行に配列するのが有利である。それ以外では、該低温位置温度センサの複数のセンサセルは行に構成する必要はない。確かに、当該低温位置温度センサのセンサセルが二次元的群に配列される場合に、装置配置面積の最適化及び節約を達成することができる。
【００１４】
上記高温位置センサの出力電極に対する結合は、当該アレイ内の装置セルの列上に延在すると共に、装置セルの対応する電極から（絶縁ゲートトランジスタ型の場合は、当該アレイの共通ソース電極から）電気的に絶縁された導体トラックを有することができる。このライン状トラック結合は、当該アレイ内の高温位置センサの出力電極に浮動ワイヤを接合するよりも信頼性がある。上記列の装置セルは、当該アレイの不活性セルであってもよく、及び／又は上記導体トラックは当該アレイの装置セルから（例えば、それらの共通ソース／エミッタ電極及び／又はゲート／ベース電極及び／又はセルラ領域構造から）中間絶縁層により電気的に絶縁されてもよい。
【００１５】
不活性セルは、種々の方法で形成することができる。当該アレイの上記共通ソース／エミッタ電極及び／又はソース／エミッタ領域は、上記導体トラックが上に延在する前記列の装置セルから無くすことができる。絶縁ゲートトランジスタ型の好ましい場合には、前記セルラ領域構造のソース領域を、上記列の装置セルの絶縁ゲート電極の隣から無くすようにするか、及び／又は上記ソース／エミッタ電極用若しくは上記導体トラック用の接触窓から無くすようにすることができる。このような構成は、壕ゲート型セル又は表面ゲート型セルの場合に使用することができる。少なくとも表面ゲート型セルの場合は、当該アレイの共通絶縁ゲート電極及び共通ソース電極は、上記導体トラックが上に延在する前記列の装置セルから無くすことができる。
【００１６】
前記高温位置センサのセンサセルは、上記装置セルと共通の絶縁ゲート電極を有してもよく、前記低温位置温度センサのセンサセルは絶縁ゲート電極を前記装置セルのものと共通に結合されるようにしてもよい。絶縁ゲート型のパワートランジスタ装置に上記特徴を利用すると、コンパクトな配置を達成することができる。
【００１７】
上記低温位置温度センサは、装置セルのアレイから離れて配置された１以上のセンサセルを有してもよい。しかしながら、特に当該アレイの近くの実際の温度（所謂、"絶対温度"）を監視するために他の温度センサが含まれる場合は、上記低温位置センサを該絶対温度センサの近くに、従って上記アレイの外周の近くに配置するのが有利である。このような場合、該低温位置センサは共通の周辺セルラ終端構造を上記装置アレイと共有することさえもできる。該低温位置センサが共通電極接続（例えば、共通絶縁ゲート層）を前記高温位置センサと、及び上記アレイの装置セルとさえも共有する場合は、相互接続及び配置も単純化することができる。
【００１８】
上記装置アレイ並びに上記高温位置及び低温位置センサに加えて、前記半導体基体は集積回路として前記検出回路の少なくとも一部（例えば、電流源及び／又はインピーダンス素子のようなオフセット手段、これらの少なくとも幾つかは特性及び位置が温度感応的とすることができる）を収容することもできる。上記高温位置及び低温位置温度センサの出力信号との集積化及び良好な回路性能を提供するのに適した特別な回路的特徴を説明する。
【００１９】
前記高温位置及び低温位置温度センサの出力電極は、これら高温位置及び低温位置温度センサの各センサセルを介して同じ大きさの電流（該電流の大きさは、これらセンサセルにおいて熱を発生するには不十分である）を導出するために、上記検出回路の第１及び第２電流経路に各々結合することができる。前記比較器手段の第１入力端子は上記第１電流経路の第１回路ノードに結合することができ、該比較器手段の第２入力端子は上記第２電流経路の第２回路ノードに結合することができる。上記比較器用の適切な入力レベルは、第１直列抵抗を上記第１回路ノードと上記高温位置温度センサの出力電極との間に結合することにより得ることができ、第２直列抵抗を上記第２回路ノードと上記低温位置温度センサの出力電極との間に結合することができる。
【００２０】
各センサセルを介して導出される電流の大きさは、高い値の外部抵抗を上記センサの出力電極と電圧供給源との間に結合することにより単純な方法で決定することができる。しかしながら、好ましくは、制御入力端子を有するカレントミラー配置の形態に一緒に結合された電流源を利用するものとする。このような配置は、各センサセルを介して導出される電流の大きさを規定する一層正確な方法を提供する。典型的には、上記高温位置及び低温位置温度センサは、各々が同じセル面積を備える同じ数のセンサセルを各々有することができ、従って、上記電流源は、これら高温位置及び低温位置温度センサのソース電極を介して同じ大きさの電流を導出することができる。しかしながら、高温位置及び低温位置温度センサには異なる数の活性センサセルが存在してもよく、又は、それらセルは異なるセル面積を有することもできる。この状況では、異なる温度センサのソース電極を介しては、異なる大きさの電流が流れるであろう。
【００２１】
前記低温位置センサと比較して、前記高温位置温度センサのソース電極と前記共通絶縁ゲート電極との間の電圧に電圧オフセットを加えるために、該高温位置センサのソース電極には追加の抵抗を直列に結合することができる。この場合、上記追加の抵抗により規定される電圧オフセットは、高温位置と低温位置との間で検出されるべき温度差敷居値に対応することができる。前記比較器の入力端子に斯様な方法で外部オフセットを供給する代わりに、その入力端子に印加される内部オフセットを有するような、もっと複雑な比較器回路を使用することもできる。
【００２２】
低温位置の温度の増加に伴い変化するような高温位置と低温位置との間の温度差敷居値を検出するために、温度応答性オフセット手段を上記高温位置センサの出力電極に直列に（例えば、この経路のオフセット追加抵抗の少なくとも一部と並列に）結合することができる。この温度応答性オフセット手段は、低温位置の温度の上昇による低温位置センサからの出力信号の変化を相殺するために使用することができる。或る形態では、上記温度応答性オフセット手段は負の温度係数を持つ温度感知ダイオード手段とすることができ、これにより上記温度差敷居値（上記高温位置と低温位置との間で検出される）は上記低温位置の温度が上昇するに伴い減少する。該温度感知オフセット手段は、当該装置の動作時に上記低温位置温度センサと同じ温度であるような当該基体の領域（例えば、上記低温位置温度センサに隣接する領域）に配置することができる。
【００２３】
上記半導体基体は、上記検出回路の一部を形成すると共に、前記高温位置及び低温位置温度センサの出力電極に各々結合された第１及び第２入力端子を有するような比較器手段を収容することができる。コンパクトな集積化された装置を、同じ装置封体内に形成し、実装することができる。他の例として、外部比較器を当該装置の外部端子に結合することもできる。
【００２４】
本発明による、これら及び他の特徴は、例示として添付の概念的図面を参照して説明する本発明の実施例において解説される。
【００２５】
尚、全ての図は概念的なものであって、寸法通りには図示されていないことに注意されたい。図面の各部の相対寸法及び比は、これら図面における明瞭化及び便宜のために誇張され又は縮小されている。また、変更された及び異なる実施例における対応する又は類似の特徴部を参照するために全体として同様の符号が使用されている。
【００２６】
【発明を実施するための最良の形態】
図１は、半導体基体１０を有する絶縁ゲート型のパワートランジスタ装置の一部を示し、該半導体基体は当該装置の動作中に熱が発生される装置セル１ａのアレイ１１と、該アレイ１１の内側に配置された高温位置温度センサＭｈと、低温位置温度センサＭｃとを収容している。低温位置温度センサＭｃは、熱が発生される装置セル１ａから離れて、上記アレイの外側に配置されている。図１の装置においては、基体１０は、例えば高温位置及び低温位置温度センサＭｈ及びＭｃが結合された図３の検出回路100、101（比較器４０、電流源Ｍ１ないしＭ６、抵抗素子Ｒ１ないしＲ５及び温度応答性ダイオード手段Ｄ１を有する）等の集積回路も収容している。集積化された検出回路100、101（各々が、自身の素子配置を有する）の回路素子は、アレイ１１用に使用されるのと同一のマスキング、ドーピング、付着及び／又はエッチング行程の幾つかを使用して製造される。
【００２７】
基体１０は典型的には単結晶シリコンからなり、当該装置は典型的にはMOSFET又はＩＧＢＴとすることができる。アレイ１１は、典型的には、基体表面１０ａに隣接して当該半導体基体１０内に数千の並列な装置セル１ａを有している。本発明を実施化するようになされた当該装置構成を図解する目的で、図１には小さなアレイのみが示されている。各セル１ａのセルラ領域構造は、如何なる既知の形態のものでもよく、その簡単な例が図４及び５に示されている。このように、各セル１ａは、典型的には、反対導電型（例えば、Ｎチャンネルエンハンスメント装置の場合はｐ型）の基体領域１３を有し、該領域は共に第１導電型（本例ではｎ型）の高ドープソース領域１２と他の領域１４との間に導電チャンネルを２９を収容している。ゲート電極２３は、アレイ１１の全ての装置セル１ａに共通である。当該装置のオン状態におけるゲート電極２３への電圧信号の印加は、既知の態様で、領域１３に導電チャンネル２９を誘起させ、従って当該装置の主電極２２と１２５との間における該導電チャンネル２９内の電流の流れを制御するように作用する。図４ないし図６の実施例では、壕型ゲート（trench-gate）構造が例示されている。即ち、ゲート電極２３は表面１９ａの壕内に存在して、該壕の側壁におけるゲート誘電体層２４に隣接する導電チャンネル２９の電流の流れを制御する。
【００２８】
図４及び図５に図示されているように、ソース領域１２は、基体１０の頂部主表面１０ａにおいてソース電極２２により接触されている。このソース電極２２はアレイ１１の全ての装置セル１ａに対して共通であり、当該パワー装置の一方の主電極を形成する。例示として、図４は、領域１４が高導電度の基板領域１５上に低ドープ（ドレイン−ドリフト）領域を形成する高抵抗率のエピタキシャル層であり得るような縦型装置構造を示している。この基板領域１５は、縦型MOSFETを提供するために領域１４と同一の導電型（本例ではｎ型）のものとすることができ、又は縦型ＩＧＢＴを提供するために反対導電型（本例ではｐ型）のものとすることもできる。この縦型装置においては、基板領域１５は当該装置基体１０の底部主表面１０ｂにおいて他方の主電極１２５により接触されており、該電極はMOSFETの場合はドレイン電極と呼ばれ、ＩＧＢＴの場合は陽極と呼ばれる。
【００２９】
図１の平面図では、アレイ１１の装置セル１ａに関して、近接して詰め込まれた六角形幾何学形状が図示されている。しかしながら、本発明は、例えばセル１ａが四角形幾何学形状又は長い縞状幾何学形状を有するような、大幅に相違する既知のセル幾何学形状を有するような装置と共に使用することもできることは明らかであろう。壕型ゲート２３は、図１の各セル１ａの境界の廻りに、アレイ１１の共通絶縁ゲート電極を形成するネットワーク構造として延在している。ソース電極２２は、壕型ゲート２３上の絶縁層２５上に延在すると同時に、ソース領域１２と基体領域１３との間のｐｎ接合を短絡している。
【００３０】
当該装置の活性セルラ領域は、アレイ１１の周部及び基体１０の周部の廻りで種々の既知の周部終端方法により境界を仕切ることができる。斯様な終端方法は、通常、トランジスタセル製造工程の前における基体表面１０ａの周部領域の廻りの厚いフィールド酸化物層の形成を含む。図１は、例示としてアレイ１１用の既知の周部終端方法を示し、該方法においては壕型ゲート２３を形成する導電層がフィールドプレートとしての厚いフィールド酸化物上に延在している。更に、この既知の終端方法においては、ソース領域１２が無いこと及び／又はソース電極２２による接触が無いことにより、アレイ１１の２つの最外側の行の装置セルは不活性状態である。
【００３１】
図１の装置における温度感知機能の概要に関して述べると、検出回路100、101は、高温位置及び低温位置温度センサＭｈ及びＭｃの各々からのゲート−ソース電圧信号を比較することにより、高温位置と低温位置との間の温度差を検出する。図４及び図６に図示したように、高温位置及び低温位置温度センサＭｈ及びＭｃは、共に、装置セル１ａのものに類似したセルラ領域構造１２ないし１５を有している。
【００３２】
このように、高温位置温度センサＭｈは少なくとも１つのセンサセル１ｂを有し、該セルのセルラ領域構造１２ないし１５は、図４に示すように装置セル１ａのものと類似している。特別な例として、図１は、当該アレイ１１内の発熱装置セル１ａと境界を接する（一端及び長さ方向側部に沿って）１つの行（１セルの幅）に配列された８個の斯かるセンサセル１ｂを図示している。これらのセンサセル１ｂは、装置セル１ａの共通ソース電極２２とは別の共通ソース電極３１を有している。しかしながら、センサセル１ｂは、装置セル１ａのものと共通の第２主電極１２５と、装置セル１ａの電極２３と共通な絶縁ゲート電極２３ｂとを有している。これらのセンサセル１ｂは低い電流密度で動作される（後述するように）一方、センサセル１ｂと境界を接する近隣の装置セル１ａは当該アレイ１１の他の活性装置セル１ａと同一の高電流密度で動作される。このように、センサセル１ｂにより測定されるこれら近隣の装置セル１ａの温度は、当該アレイ１１内の装置動作温度に一致する。
【００３３】
低温位置温度センサＭｃは、図６に示すように、高温位置センサセル１ｂのものに対応するセルラ領域構造１２ないし１５を有するような少なくとも１つのセンサセル１ｃを有している。特別な例として、図１は７個の斯様なセンサセル１ｃを示し、これらは共通の中間セルを伴う４つの２群に食い違い配列され、発熱アレイ１１の前記周部と平行である。この特別な例では、低温位置センサセル１ｃの上記合成群は、不活性セル１c'の少なくとも２つの外側の行により一端及び側部が境界を接している（図６参照）。上記センサセル１ｃ及び周辺の不活性セル１c'は、六角形配置に接近詰め込みされている。
【００３４】
低温位置温度センサＭｃはソース電極３２を有し、該電極は前記装置セル１ａの共通ソース電極２２とは別であり且つ高温位置センサＭｈの別のソース電極３１とも別である。低温位置温度センサＭｃのセンサセル１ｃは、装置セル１ａと共通の主電極１２５を有している。センサセル１ｃの絶縁ゲート電極２３ｃは、同一電位となるように、装置セル１ａのゲート２３と共通に結合されている。ゲート２３ｃと２３との該共通結合は、種々の方法で達成することができる。低温位置センサＭｃが前記アレイの近くに配置される場合は、該アレイ１１のゲート２３を設ける層構造を、ゲート２３ｃを設けるためにセンサＭｃの位置へと延長することができる。図１は、斯様な構造の特別な例を図示している。しかしながら、上記共通結合がゲート２３と２３ｃとの間に接続される別の導体トラック４３を有するような、もっと汎用的な配置構成を採用することもできる。
【００３５】
本発明は、当該装置自体のセルラ領域構造１２ないし１５の温度感受性を利用することにより、該パワー装置アレイ１１の芯における温度を感知することを可能にする。これは、当該パワー装置アレイ１１内の奥に配置されたセル（又は複数のセル）１ｂと、基体１０の一層低温の周辺回路領域におけるセル（又は複数のセル）１ｃとの間の温度差動を感知することにより達成される。センサセル１ｂと１ｃとの間の温度差は、セル１ｂ及び１ｃが同一の低電流密度で動作している場合は、それらのゲート／ソース電圧Ｖgsの差ｄＶ(T)に略比例する。センサセル１ｂ及び１ｃの性質及び配置のために、この温度センサの応答時間は、例えば１０μｓ（マイクロ秒）ないし５０μｓのように非常に高速にすることができる。この非常に高速な応答時間は、アレイ１１内のセル１ｂの（温度感知）チャンネル２９ｂを使用することにより促進され、その場合、各六角形セル１ｂは、その６つの辺のうちの４つ（終端セル１ｂの場合は、６つの辺のうちの５つ）において、装置セル１ａにおける数マイクロメータしか離れていない電力熱放散チャンネル２９により囲まれることになる。
【００３６】
図２は、セル１ｂ及び１ｃのゲート／ソース電圧（Ｖgs）の、例えばマイクロアンペアの程度の所与の低ドレイン電流における温度感度を図示している。真ん中の曲線200は、典型的なセル１ｂ、１ｃに関する典型的な温度特性に対応している。曲線201及び202は、同一の装置の異なるバッチを製造するために異なる時間で使用された同一の製造工程から生じるセル１ｂ、１ｃに関する敷居電圧の変動による上記典型的な特性200の最大及び最小の変動を示している。図２からは、特性200の製造行程によるこれら変動は、該特性200の６０℃を越える温度範囲にわたる変動よりも大きいことが分かる。しかしながら、同一のバッチにおいて一緒に製造される同一の半導体基体１０上に集積化されたセル１ｂと１ｃとの間の敷居電圧の変動は（もしあったとしても）殆ど無い。このように、当該セル１ｂ及び１ｃの温度特性が曲線200ないし202の何れに最も近いかには無関係に、温度Ｔ℃の所与の差に対する所与の基体１０のセル１ｂと１ｃとの間では、Ｖgsの略同一の差ｄＶ(T)が得られるであろう。このように、これらの集積化されたセル１ｂ及び１ｃのソース電極３１及び３２からの電圧信号Ｖgsの前記検出回路100、101による比較は、製造から生じる敷居電圧の変動を効果的に相殺する。これらセル１ｂ及び１ｃの同一の電流密度におけるゲート／ソース電圧の減算により、結果としての電圧ｄＶ(T)は、センサＭｈとＭｃとの間の温度差を直接表すことになる。
【００３７】
図３は、この電圧信号比較を実行するための検出回路100、101の特定の例を図示している。該検出回路は、カレントミラー配置Ｍ１ないしＭ４を備えるインピーダンスネットワークＲ１、Ｒ２、Ｒ３、Ｒ４及びＤ１を有する第１回路部100と、比較器４０を有する第２回路部101とを有している。上記カレントミラー配置は、ｎチャンネルエンハンスメント型のＭＯＳトランジスタＭ１ないしＭ４を有している。ＭＯＳトランジスタＭ１及びＭ３は、センサＭｈ及びＭｃの各々のセル１ｂ及び１ｃを介して等しい一定電流密度を流す電流源を形成している。これらの電流源Ｍ１及びＭ３は、制御ＭＯＳトランジスタＭ４を備えるカレントミラー配置へと一緒に結合されている。ＭＯＳトランジスタＭ４は、ゲートを自身のソース並びにＭ１及びＭ３のゲートに結合させることによりダイオード接続されている。Ｍ４を経る主電流経路は、共通ライン４２と高抵抗値の直列抵抗Ｒ５との間に結合されると共に、この直列抵抗Ｒ５によりＶca電圧供給ライン４１に結合されている。Ｍ４のＶca電圧供給ライン４１への該接続は、Ｍ４を経る電流の大きさを決定し、従って当該カレントミラーへの制御入力を提供し、これにより各センサセル１ｂ及び１ｃを経て電流源Ｍ１及びＭ３により流される電流の大きさを規定する。
【００３８】
温度感知セル１ｂ及び１ｃは低電流密度で動作され、これが自己発熱を防止する。センサＭｈ及びＭｃが等しい面積の等しい数のセル１ｂ及び１ｃを有している場合は、センサＭｈ及びＭｃからは電流源Ｍ１及びＭ３により等しい測定電流Ｉ１及びＩ２が流される。これは、図１の状況である。Ｍｈ及びＭｃが異なる数のセル及び／又は異なる面積のセルを有している場合は、ＭＯＳトランジスタＭ１及びＭ３の面積比により既知の方法で決定されるように、Ｉ１及びＩ２は対応する異なる大きさを有する（Ｍｈ及びＭｃに同一の電流密度を与えるために）。何れの場合においても、各セル１ｂ及び１ｃを介して流される電流の大きさは、セル１ｂ及び１ｃにおける電力放散により熱を発生するには不十分なものである。
【００３９】
図３はセンサＭｈ及びＭｃに関し、それらの活性センサセル１ｂ及び１ｃと、これらセンサＭｈ及びＭｃの周辺境界セルとして作用する各々の隣接するセル１ａ及び１c'との両方を図示するために複合ＭＯＳトランジスタ記号を使用している。Ｍｈの周辺境界セル１ａのソース電極は、当該パワー装置の共通ソース電極２２であり、ライン４２に直接結合されている。図３に示された例では、Ｍｃの周辺境界セル１c'のソース電極は前記カレントミラー配置におけるＭＯＳトランジスタＭ２を介してライン４２に結合されているが、他の例として共通ゲートライン４３に直接結合することもできる。
【００４０】
Ｒ１、Ｒ２、Ｒ３、Ｒ４及びＤ１のインピーダンスネットワークは基準オフセットを発生し、該オフセットはセル電極３１及び３２上の各ソース出力電圧に加算されて、比較器４０による直接比較がなされるのを可能にする。このように、高温位置セル１ｂのソース電極３１は、電流源Ｍ１により、並びに直列抵抗Ｒ２及びＲ３と、任意選択的にＲ３と並列なダイオードＤ１及び抵抗Ｒ１とにより前記給電ライン４２に結合されている。低温位置セル１ｃのソース電極３２は、電流源Ｍ３及び直列抵抗Ｒ４を有する電流経路により上記給電ライン４２に結合されている。ソース電極３１と３２との間に発生する電位差は、ｄＶ(T)により示される。このＲ１、Ｒ２、Ｒ３、Ｒ４及びＤ１のインピーダンスネットワークは、最大の許容可能な温度差動Ｔdiffに関係するｄＶ(T)の最大許容可能値に等しい基準電圧オフセットを発生する。このオフセットは比較器４０により、センサセル１ｂ及び１ｃから導出されるｄＶ(T)の実際の値と比較されて、過度に高い温度差が生じた場合に当該パワー装置の保護を起動する出力信号を供給する。
【００４１】
比較器４０は、セル１ｂ及び１ｃからの各々の電流経路における第１及び第２回路ノード１４７及び１４８に各々結合された第１及び第２入力端子を有している。これらの回路ノード１４７及び１４８は、前記インピーダンスネットワークＲ１、Ｒ２、Ｒ３、Ｒ４及びＤ１と、電流源Ｍ１及びＭ３との間に存在する。図３の特別な例では、比較器４０は給電ライン４４と４２との間で給電され、カレントミラーＭＯＳトランジスタＭ４により調整されるＭＯＳトランジスタＭ６によりライン４２に結合されている。低温位置センサＭｃと比較して、高温位置センサＭｈのソース電極３１と直列結合された上記追加の抵抗値は回路ノード１４７に電圧オフセットを付加し、これは高温位置と低温位置との間で検出されるべき温度差敷居値Ｔdiffに対応する。この電圧オフセットの検出は、比較器４０の出力端子５０における出力信号の変化として示される。
【００４２】
温度感知インピーダンス（負の温度係数を有するダイオードＤ１のような）が上記インピーダンスネットワークＲ１、Ｒ２、Ｒ３、Ｒ４及びＤ１に含まれるかに依存して、２つの感知動作モードが可能である。温度感知インピーダンスが含まれていない場合は、上記ネットワーク（例えば、Ｒ２ないしＲ４からなる）によっては固定の基準オフセット電圧しか供給されず、従って比較器４０はセンサＭｈとＭｃとの間で固定の温度差Ｔdiffしか検出しない。この場合、アレイ１１内のセンサＭｈの最大許容可能な温度は、"低温"位置の温度に従って、即ち低温位置センサＭｃの温度からの固定オフセットとして、変化する。しかしながら、図２から分かるように、その温度が上昇するにつれて、各センサからの出力電圧の感度は上昇する。
【００４３】
温度感知インピーダンス（Ｄ１のような）を、検出される温度差敷居値Ｔdiffが上記低温位置の実際の温度に従って変化され得るように、含めるのが有利である。このように、図３は、負の温度係数のダイオードＤ１が高温位置センサＭｈからの電流経路における追加の抵抗値と並列に結合されたような回路を図示している。このダイオードＤ１は、当該装置の動作時に低温位置センサＭｃと同一の温度であるような当該基体１０の領域100内に配置される。斯かる手段により、Ｄ１及びＲ３の並列腕路の抵抗値が所与の温度範囲（例えば、８５℃ないし１５０℃）にわたり減少するように設計することができ、これにより回路ノード１４７における上記電圧基準オフセットが低温位置センサＭｃにおける温度に逆に追従するようにすることができる。この電圧基準オフセットの逆追従は、比較器４０のトリップ点が（アレイ１１内のセンサＭｈの所与の温度に対して）上記温度範囲にわたり低温位置センサＭｃにおける温度に余り依存しないようにすることを可能にする。
【００４４】
典型的には、アレイ１１内の最大許容可能動作温度は３５０℃ないし４００℃であろうが、周辺の低温位置回路領域（回路部100及び101等）における最大許容可能動作温度は約２５０℃であろう。これらの周辺回路領域の絶対温度を感知するために、他の温度感知回路を基体１０に収容することができる。この他の温度感知回路は米国特許第5,336,943号（出願人整理番号：ＰＨＢ３３７６２）公報に開示された原理に基づいて構成することができ、該公報は参照文献として本明細書に組み込まれるものとする。この他の温度感知回路は、低温位置センサＭｃに隣接する（且つ、該センサと等温の）領域103内に、上記アレイ１１から離れて配置することができる。前記温度感知インピーダンスＤ１（存在する場合は）も、この同じ位置に、上記他の温度感知回路と等温的に配置される。
【００４５】
２つのソース電極３１と３２との間の電位差ｄＶ(T)は、共通第２主電極１２５がセル１ａ、１ｂ及び１ｃのゲート２３、２３ｂ、２３ｃよりも高い電位である状態で当該装置が動作している場合、及び測定電流Ｉ１及びＩ２が別個のソース電極３１及び３２から導出されている場合は、２つのセンサＭｈとＭｃとの間の温度差を示す。当該パワー装置のスイッチングの間に、電極１２５上の電位がゲート２３の電位より低くなるよう減少するにつれて、センサＭｈのセル１ｂは低温位置センサＭｃのセル１ｃよりも前に飽和状態に入る。セル１ｂが飽和状態に入るにつれて、ソース電極３１と３２との間の電位差ｄＶ(T)は減少する。このｄＶ(T)の減少は、前記検出回路が高温位置と低温位置との間の温度差を検出する際に累進的に低い感度となり、最終的に如何なる差動温度も検出することができなくなることを意味する。しかしながら、電極１２５上の電圧が斯様な低いレベルである場合は、ソース／ドレイン（又はソース／アノード）電圧も電力熱放散が非常に低くなる程非常に低くなる。このように、セル１ｂが飽和した場合は図３の回路は動作することができないが、その場合には、アレイ１１内の熱発生は該回路の動作が必要でない程少ない。
【００４６】
アレイ１１内のセンサＭｈのソース電極３１への電気的接続は、該アレイ１１内の一列の装置セル１a'上に延びる導体トラック４５により形成することができる。このような配置の特別な例が、図１に８つのセル１a'上に延在するトラック４５を用いて図示されている。典型的には、センサＭｈは大きなアレイ１１内の一層奥に配置され、その場合には、トラック４５は数十のセル１a'上を延在する。該トラック４５は、アレイ１１の前記共通ソース電極２２上の絶縁層上を延在することができる。しかしながら、図１、４及び５の例では、トラック４５はセンサＭｈのソース電極３１の延長である。このように、図１、４及び５に図示した形態では、このトラック４５はソース電極２２、３１及び３２と同一の金属導体層パターンから形成され、アレイ１１の共通ソース電極２２からはギャップにより分離される。センサＭｈの上記導体トラックを収容するために、上記列のセル１ｂ及び１a'に対するセルラ領域構造１２ないし１５は、アレイ１１の活性装置セル１ａに対するものよりも僅かに大きな配置幾何学形状で作成することができる。
【００４７】
図１、４及び５は、この導体トラック４５がどの様にしてアレイ１１の共通ゲート電極２３から及び共通ソース電極２２から電気的に絶縁することができるかの特別な例を図示している。図１及び５の特別な例では、上記トラック４５の下の装置セル１a'の列は、当該アレイ１１の不活性セルである。これらの不活性セル１a'は、アレイ１１の共通ソース電極２２により接触されるソース領域１２を有していない。ソース領域１２を、これらの不活性セル１a'から無くすようにすることができるか、及び／又は絶縁層２５内の接触窓を基体表面１０ａがトラック４５により接触される箇所で狭くすることもできる。図５は、導体トラック４５の下であって、２つの活性装置セル１ａの間の不活性セル１a'を示す断面図を図示している。図５の特別な例では、アレイ１１の共通ソース電極２２は、上に導体トラック４５が延在する不活性セル１a'の列から無くなっている。セルラ領域構造１２ないし１５のソース領域１２も、これら不活性セル１a'の絶縁ゲート電極２３の隣りから無くなっている。導体トラック４５は、ソース電極３１の一体的な延長として形成され、不活性セル１a'の共通ゲート電極２３からは中間の絶縁層２５により電気的に絶縁されている。
【００４８】
図６は、上記検出回路の少なくとも第１部100が、図１及び４の装置と集積化することができるかの特別な例を図示している。図６の断面の右側延長部は、ソース電極３２の一体的延長である導体トラック４８による、Ｍｃの活性センサセル１ｃへのＭ３及びＲ４の結合を示している。この特別な実施例では、例示として、図６はセンサＭｃの周辺部に存在する２つの不活性セル１c'を示している。トラック４５の下に長い列の不活性セル１a'が存在し、該トラックが最初の活性センサセル１ｂに到達する前にアレイ１１内へと奥まで延びることを除き、同様な断面図をＭｈの活性センサセル１ｂに対するＭ１及びＲ３の結合に関しても描くことができる。ＮチャンネルエンハンスメントＭＯＳトランジスタＭ１ないしＭ４は、領域１３'内にｎ型にドープされたソース及びドレイン領域５３及び５４を形成すると共に、これらの間における表面１０aの領域に絶縁ゲート５６を形成することにより、基体１０のｐ型領域１３'に既知の方法で集積化することができる。上記領域１３'はセンサセル１ｃの領域１３の延長であってもよく、又はｎ型領域１４における別のｐ型領域であってもよい。抵抗Ｒ１ないしＲ５は、基体表面１０a上の絶縁層２５'上に、薄膜抵抗として（例えば、多結晶シリコンの層５２に）形成することができる。他の例として、抵抗Ｒ１ないしＲ４は、基体領域１３'にドープ領域として形成することもできる。ダイオードＤ１は、絶縁層２５'上の多結晶シリコン層５２に薄膜ダイオードとして形成することもでき、又は基体領域１３'内のドープ領域により形成することもできる。
【００４９】
本開示を概略説明及び解説された実施例の両方に関して読むことにより、当業者にとっては他の変形例及び変更例が明らかとなるであろう。このような変形例及び変更例は、半導体装置及びその構成部品の設計、製造及び使用において既知であると共に、ここで述べた特徴の代わりに又は斯かる特徴に加えて使用することができるような均等物及び他の特徴を含むことができる。
【００５０】
請求項は、本出願においては特徴の特別な組み合わせに対して記載されているが、本発明の開示の範囲は、何れかの請求項に記載されている発明と同一のものに関するものであるか否かに拘わらず、及び本発明が解決するのと同一の技術的課題の何れか又は全てを解決するか否かに拘わらず、新規な特徴、又はここに明示的に若しくは暗示的に開示された特徴の何れもの新規な組み合わせ、又はそれらの何れの一般化をも含むものと理解されたい。また、従属請求項の従属性は、幾つかの国における多重請求項従属性に対する要件及び料金低減を満たす目的で限られたものとなっているが、何れか１つの請求項に含まれる技術的特徴は他の請求項の何れか１つの技術的特徴との組み合わせで使用することができると理解されたい。専らではないが、特に以下の組み合わせは潜在的に重要である。即ち、請求項５、６、７、９及び１０の特徴は、請求項１に従属する請求項の何れか１つとの組み合わせにおいて使用することができる。本発明は、パワー装置及び温度センサ用のバイポーラトランジスタセルラ構造を用いて実施化することができるが、絶縁ゲートトランジスタセルラ構造を用いると特に有利である。このように、パワー装置及び温度センサ用の絶縁ゲートトランジスタセルラ構造は、請求項５のみならず、他の全ての請求項に関しても潜在的に重要である。
【００５１】
出願人は、本出願又は本出願から派生する何れかの他の出願の審査過程の間に上記のような特徴又は斯かる特徴の組み合わせに関して新たな請求項を記載するかもしれないことを付言しておく。
【図面の簡単な説明】
【図１】
図１は、本発明による絶縁ゲート型セルラパワー装置の一例の一部の平面図である。
【図２】
図２は、斯かる装置における典型的なセルに関する温度（℃）に対するゲート−ソース電圧Ｖgs（ボルト）の変化の例を示すグラフであり、異なる製造バッチの両方に対する製造工程の変化による敷居電圧の差から生じるであろう変動も示している。
【図３】
図３は、図１の装置の高温位置及び低温位置温度センサに結合された検出回路の一例の回路図である。
【図４】
図４は、図１の装置の半導体基体の一部の、図１のIV−IV線上のアレイ領域にわたる断面図である。
【図５】
図５は、図１の装置の半導体基体の一部の、図１のＶ−Ｖ線上のアレイ領域にわたる断面図である。
【図６】
図６は、図１の装置の半導体基体の一部の、低温位置センサにわたる（即ち、図１のVI−VI線上の）及び周辺回路の一部にわたる断面図である。
【符号の説明】
１ａ…装置セル
１ｂ…高温位置センサセル
１ｃ…低温位置センサセル
１０…半導体基体
１１…アレイ
２２…共通ソース電極
２３…ゲート電極
１２５…ドレイン電極
３１、３２…ソース電極
４０…比較器
４５、４８…導体トラック
１４７、１４８…回路ノード
100、101…検出回路
Ｍｈ…高温位置温度センサ
Ｍｃ…低温位置温度センサ
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図３
【補正方法】変更
【補正の内容】
【図３】
2002523902.tif 000001
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図４
【補正方法】変更
【補正の内容】
【図４】
2002523902.tif 000002
【手続補正４】
【補正対象書類名】図面
【補正対象項目名】図５
【補正方法】変更
【補正の内容】
【図５】
2002523902.tif 000003
【手続補正５】
【補正対象書類名】図面
【補正対象項目名】図６
【補正方法】変更
【補正の内容】
【図６】
2002523902.tif 000004