【事件の表示】
　特願２００５−　５８９７０号「半導体パッケージおよびその作製方法」拒絶査定不服審判事件〔平成１７年１１月１７日出願公開、特開２００５−３２２８８７号〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯　  
　本願は、２００５年（平成１７年）３月３日（パリ条約による優先権主張　２００４年（平成１６年）５月１０日、２００４年（平成１６年）６月３０日、米国）の出願であって、平成２０年３月１２日付けで拒絶査定がなされ、これに対して、同年６月１３日付けで本件審判請求がなされるとともに、同年７月１４日付けで手続補正（前置補正）がなされたものである。　  
　  
２．平成２０年７月１４日付けの手続補正の却下　  
［補正却下の決定の結論］　  
　平成２０年７月１４日付けの手続補正（以下「本件補正」という。）を却下する。　  
［理由］　  
（１）補正後の本願発明　  
　本件補正により、特許請求の範囲の請求項１は、  
「【請求項１】
基板と、
この基板に接続された半導体ダイの積層体を備え、前記半導体ダイの積層体は上側の半導体ダイとこの上側の半導体ダイより小さい下側の半導体ダイを備え、前記上側の半導体ダイの端縁部が前記下側の半導体ダイの端縁部から突出することで前記基板上における前記下側の半導体ダイの端縁部の周囲に凹部が形成され、
前記上側の半導体ダイと前記基板の接続は、フリップチップ接合以外の接合技術を使用し、
　上記補正は、補正前の請求項１に記載された発明を特定するために必要な事項について、上記下線部記載のように限定するものであって、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法（以下「平成１８年改正前特許法」という。）第１７条の２第４項第２号の特許請求の範囲の減縮を目的とするものに該当する。  
　そこで、本件補正後の前記請求項１に記載された発明（以下「本願補正発明」という。）が特許出願の際独立して特許を受けることができるものであるか（平成１８年改正前特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合するか）について以下に検討する。  
　  
（２）引用刊行物  
（ａ）原査定の拒絶理由に引用文献１として引用された刊行物である特開２００２−２６２３６号公報（以下「引用例１」という。）には、半導体素子を高密度に実装する半導体素子の実装構造に関して、図面とともに次の技術事項が記載されている。  
「【００５７】実施例２
図２は、本発明による第２の実施例を示す模式的断面図である。同図において１は第１の半導体素子であるＳｉチップ、２は第１の半導体素子電極部上に設けられたはんだボール、３は第１の半導体素子を接着するアンダーフィル材、４は第２の半導体素子であるＳｉチップ、５は第２の半導体素子を第１の半導体素子裏面と接着するダイボンディング材、６は金ワイヤー、７は第１、第２の半導体素子と接続される電極部を有し配線が形成された基板、８は第１、第２の半導体素子の封止用樹脂である。第１の半導体素子１と第２の半導体素子４は、その裏面同士が対向するように固定されている。
【００５８】本実施例においては、第１の半導体素子としてはロジック系のＩＣであり、第２の半導体素子としてはメモリー系のＩＣの場合を挙げることができる。本実施例では、ロジック系ＩＣ上にロジック系ＩＣより大型のメモリー系ＩＣが搭載されており、メモリー系ＩＣの端部はロジック系ＩＣよりはみ出している。すなわち、第２の半導体素子４が、第１の半導体素子１の機能素子が作り込まれた面より大きい機能素子が作り込まれた面を有するものであってもよい。
【００５９】しかしながら、メモリー系ＩＣは、ロジック系ＩＣにしっかりとダイボンディング接着剤５により固定されているため、ワイヤーボンディングを行うことが可能であり、基板７の電極と金ワイヤー６により接続される。
【００６０】また、メモリー系ＩＣの電極部がチップ中心部に配置されるセンターパッド構造のときには、メモリー系ＩＣを第１の半導体素子とし、その上にロジック系ＩＣを搭載することも可能である。
【００６１】つまり、本実施例による実装構造では、どちらの構造をとることも可能であり設計の自由度が高く、様々な半導体素子の組み合わせを行うことが可能である
【００６２】その他の効果は、実施例１と同じである。」
 　 
　図２には、次のことが示されている。 
・下側の第１の半導体素子１、上側の第２の半導体素子４とで基板７に接続される積層体を構成し、この積層体は、上側の第２の半導体素子４とこの上側の第２の半導体素子４より小さい下側の第１の半導体素子１を備え、上側の第２の半導体素子４の端縁部が下側の第１の半導体素子１の端縁部から突出することで基板７上における下側の第１の半導体素子１の端縁部の周囲に凹部が形成されている。
　
・下側の第１の半導体素子１と基板７とはアンダーフィル材３で接合されている。
　
・ダイボンディング接着剤５は下側の第１の半導体素子１と上側の第２の半導体素子４とを接合させる接合用接着層と、上側の第２の半導体素子４の端縁部と下側の第１の半導体素子１の端縁部の周囲とで形成される凹部に充填され、上側の第２の半導体素子４をアンダーフィル材３を介して基板７に支持する支持用接着層からなる。 
　
・上側の第２の半導体素子４は、基板７の電極と金ワイヤー６により接続されている。
　 　 
　以上の記載事項及び図面の記載を総合すると、引用例には、次の発明（以下「引用発明」という。）が実質的に記載されていると認められる。  
「基板７と、
この基板７に接続された半導体素子１、４の積層体を備え、前記半導体素子１、４の積層体は上側の第２の半導体素子４とこの上側の第２の半導体素子４より小さい下側の第１の半導体素子１を備え、前記上側の第２の半導体素子４の端縁部が前記下側の第１の半導体素子１の端縁部から突出することで前記基板７上における前記下側の第１の半導体素子１の端縁部の周囲に凹部が形成され、上側の第２の半導体素子４と基板７の電極とは金ワイヤー６により接続されており、この凹部に支持用ダイボンディング接着剤５の接着層を充填したことを特徴とする半導体素子の実装構造。」  
　
（ｂ）同じく、原査定で周知例として引用された刊行物である特開２００２−２５２２３５号公報には、IC、LSI等の半導体素子を金属フレーム等に接着する半導体用樹脂ペーストに関して、次の技術事項が記載されている。 ・「【０００８】
【発明が解決しようとする課題】本発明の目的は、IC等の大型チップと線膨張係数の大きいリードフレーム等の組合せでもチップクラックや反りによるIC等の特性不良が起こらず、吸湿後の熱時接着強度が低下しない、高接着強度且つ低熱時弾性率の高耐半田クラック性を有する半導体用樹脂ペーストを提供することにある。
【０００９】
【課題を解決するための手段】（Ａ）熱硬化性樹脂と（Ｂ）フィラーからなる半導体樹脂ペーストであり、８５℃、８５％の高温高湿度下に７２時間放置した後の２６０℃における剪断接着強度が２ＭＰａ以上で且つ２６０℃における弾性率が１００ＭＰａ以下である半導体用樹脂ペーストである。更に好ましい形態としては、半導体用樹脂ペーストが銅リードフレームと半導体チップの接続に用いられる半導体用樹脂ペーストである。また、上記の半導体用樹脂ペーストを用いて製作された半導体装置である。」
　
・「【００１６】使用するフィラーは、ハロゲンイオン、アルカリ金属イオン等のイオン性不純物の含有量は１０ｐｐｍ以下であることが好ましい。又形状としてはフレーク状、鱗片状、樹脂状や球状等が用いられる。必要とするペーストの粘度により、使用する粒径は異なるが、通常平均粒径は０．３〜２０μｍ、最大粒径は５０μｍ程度のものが好ましい。平均粒径が０．３μｍ未満だと粘度が高くなり、２０μｍを越えると塗布又は硬化時に樹脂分が流出し、ブリードが発生するため好ましくない。最大粒径が５０μｍを越えるとディスペンサーでペーストを塗布するときに、ニードルの出口を塞ぎ長時間の連続使用ができない。又比較的粗いフィラーと細かいフィラーとを混合して用いることもでき、種類、形状についても各種のものを適宜混合してもよい。
【００１７】必要とされる特性を付与するために、本発明のフィラーに、例えば、粒径が１〜１００ｎｍ程度のナノスケールフィラー、シリカとアクリルとの複合材、有機フィラー表面に金属コーティングを施したような有機と無機の複合フィラー等を添加しても良い。尚、本発明のフィラーは、予め表面をアルコキシシラン、アリロキシシラン、シラザン、オルガノアミノシラン等のシランカップリング剤等で処理したものを用いてもよい。」
　以上の記載事項から、次のことが明らかである。
「半導体チップの接続に用いられる熱硬化性樹脂とフィラーからなる半導体樹脂ペーストにおいて、フィラーは比較的粗いフィラーと細かいフィラーとを混合して用いること」（以下「周知の事項」という）
　
（３）対比  
　本願補正発明と引用発明とを比較すると、引用発明の「半導体素子の実装構造」は、本願補正発明の「半導体パッケージ」に相当している。  
　以下同様に、「半導体素子」は「半導体ダイ」に、「下側の第１の半導体素子１」は「下側の半導体ダイ」に、「上側の第２の半導体素子４」は「上側の半導体ダイ」に、「支持用ダイボンディング接着剤５の接着層」は「支持用接着層」にそれぞれ相当している。 
　また、引用発明の「上側の第２の半導体素子４と基板７の電極とは金ワイヤー６により接続されており」は、フリップチップ接合以外の接合技術であるから、本願補正発明の「上側の半導体ダイと基板の接続は、フリップチップ接合以外の接合技術を使用し」に相当している。
　 
　すると、両者の一致点、相違点は次のとおりである。  
（一致点）  
　「基板と、この基板に接続された半導体ダイの積層体を備え、前記半導体ダイの積層体は上側の半導体ダイとこの上側の半導体ダイより小さい下側の半導体ダイを備え、前記上側の半導体ダイの端縁部が前記下側の半導体ダイの端縁部から突出することで前記基板上における前記下側の半導体ダイの端縁部の周囲に凹部が形成され、上側の半導体ダイと基板の接続は、フリップチップ接合以外の接合技術を使用し、この凹部に支持用接着層を充填したことを特徴とする半導体パッケージ。」  
　  
（相違点）  
　本願補正発明では「支持用接着層」が「第１のフィラーと第２のフィラーを含む」ものであるのに対して、引用発明の「支持用ダイボンディング接着剤５の接着層」ではそのような構成が不明である点。 　  
　  
（４）相違点についての判断  
　上記の周知の事項である「半導体チップの接続に用いられる熱硬化性樹脂とフィラーからなる半導体樹脂ペーストにおいて、フィラーは比較的粗いフィラーと細かいフィラーとを混合して用いること」において、「半導体樹脂ペースト」は本願補正発明の「支持用接着層」や引用発明の「支持用ダイボンディング接着剤５の接着層」に相当している。
　また、「比較的粗いフィラー」と「細かいフィラー」は本願補正発明の「第２のフィラー」と「第１のフィラー」にそれぞれ相当している。  
　そうすると、上記の相違点である「第１のフィラーと第２のフィラーを含む支持用接着層」は周知の事項といえる。  
　しからば、引用発明の「支持用ダイボンディング接着剤５の接着層」に上記周知の事項を施すことにより、本願補正発明の上記相違点に係る構成とすることは、当業者にとって想到容易ということができる。  
　  
　そして、本願補正発明により得られる作用効果も、引用発明及び周知の事項から当業者であれば予測できる程度のものであって、格別のものとはいえない。  
　したがって、本願補正発明は、引用発明及び周知の事項に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができないものである。  
　  
（５）むすび  
　以上のとおり、本件補正は、平成１８年改正前特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に違反するので、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下されるべきものである。  
　  
３．本願発明について  
　平成２０年７月１４日付けの手続補正は上記のとおり却下されたので、本願の請求項１に係る発明は、平成２０年２月２１日付け手続補正書により補正された特許請求の範囲の請求項１に記載されたとおりのものであるところ、そこには次のとおり記載されている。  
　「【請求項１】
基板と、この基板に接続された半導体ダイの積層体を備え、前記半導体ダイの積層体は上側の半導体ダイとこの上側の半導体ダイより小さい下側の半導体ダイを備え、前記上側の半導体ダイの端縁部が前記下側の半導体ダイの端縁部から突出することで前記基板上における前記下側の半導体ダイの端縁部の周囲に凹部が形成され、この凹部に第１のフィラーと第２のフィラーを含む支持用接着層を充填したことを特徴とする半導体パッケージ。」（以下「本願発明」という。）  
　  
（１）引用例  
　原査定の拒絶の理由に引用された引用例、及びその記載事項は、前記２．（２）に記載したとおりである。  
　  
（２）対比・判断  
　本願発明は、前記２．で検討した本願補正発明から、前記限定事項を省いたものに相当する。  
　そうすると、本願発明の構成要件をすべて含み、さらに他の構成要件を付加したものに相当する本願補正発明が、前記２．（４）に記載したとおり、引用発明及び周知の事項に基づいて、当業者が容易に発明をすることができたものであるから、本願発明も同様の理由により、当業者が容易に発明をすることができたものである。  
　  
（３）むすび  
　以上のとおり、本願発明は、引用発明及び周知の事項に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。  
　そうすると、このような特許を受けることができない発明を包含する本願は、他の請求項に係る発明について検討するまでもなく、拒絶されるべきものである。　  
　よって、結論のとおり審決する。