【手続補正書】
【提出日】平成18年5月10日(2006.5.10)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
安全ドメインと、非安全ドメインとを有し、前記安全ドメインにおいて非安全ドメインではアクセスできない安全データにアクセスするデータ処理装置において、
デバイスバスと、
前記デバイスバスに結合されており、前記安全ドメインまたは前記非安全ドメインに関係するメモリアクセスリクエストを発生するようになっているデバイスと、
前記デバイスバスに結合されており、前記デバイスが必要とするデータを記憶するようになっているメモリとを備え、該メモリが安全データを記憶するための安全メモリと、非安全データを記憶するための非安全メモリとを備え、前記メモリ内のあるアイテムのデータへのアクセスが必要とされたときに、前記デバイスがメモリアクセスリクエストをデバイスバスに発生するようになっており、
前記デバイスが発生したメモリアクセスリクエストが前記非安全ドメインに関するときはいつも、前記メモリアクセスリクエストが前記安全メモリへのアクセスを求めているかどうかを検出するようになっており、かかる検出時に前記メモリアクセスリクエストが指定するアクセスを防止するようになっている、前記デバイスバスに結合されたパーティションチェックロジックとを更に備えたデータ処理装置。
【請求項２】
前記デバイスが、非安全ドメイン内のモードである少なくとも１つの非安全モードと、安全ドメインにおけるモードである少なくとも１つの安全モードとを備えた、複数のモードで作動できる、請求項１記載のデータ処理装置。
【請求項３】
前記安全ドメインにおける所定の安全モードで作動するときに、前記パーティションチェックロジックを前記デバイスによって管理する、請求項１または２記載のデータ処理装置。
【請求項４】
前記メモリアクセスリクエストが前記安全ドメインに関するものであるか、または前記非安全ドメインに関するものであるかを識別するドメイン信号を、前記デバイスによって発生される前記メモリアクセスリクエストが含む、請求項１〜３のいずれかに記載のデータ処理装置。
【請求項５】
前記デバイスが、前記デバイスバスに前記ドメイン信号を出力するための所定のピン（ｐｉｎ）を有する、請求項４記載のデータ処理装置。
【請求項６】
前記デバイスバスに発生されたメモリアクセスリクエストの間を仲裁するように、前記デバイスバスに結合されたアービッタ内に前記パーティションチェックロジックが設けられている、前の任意の請求項に記載のデータ処理装置。
【請求項７】
前記非安全ドメインにおいて、前記デバイスが非安全オペレーティングシステムの制御によって作動でき、
前記安全ドメインにおいて、前記デバイスが安全オペレーティングシステムの制御によって作動できる、前の任意の請求項に記載のデータ処理装置。
【請求項８】
前記デバイスがプロセッサを内蔵するチップであり、前記プロセッサがメモリアクセスリクエストを発生するときに１つ以上の所定のアクセス制御機能を奏し、前記デバイスバスへのメモリアクセスリクエストの発生を制御するように作動できるメモリ管理ユニットを前記チップが更に含む、前の任意の請求項に記載のデータ処理装置。
【請求項９】
前記チップが更に、
システムバスを介してプロセッサに結合された別のメモリを備え、該別のメモリがプロセッサの必要とするデータを記憶するようになっており、該別のメモリが安全データを記憶するための別の安全メモリと、非安全データを記憶するための別の非安全メモリとを備え、
前記非安全ドメインにおいて、非安全モードで作動中の前記プロセッサによって前記メモリアクセスリクエストが発生されるときはいつも、前記メモリアクセスリクエストが前記安全メモリまたは別の安全メモリのいずれにアクセスしようとしているかを検出するように作動し、かかる検出がなされたときに前記メモリアクセスリクエストが指定するアクセスを防止するように作動する、前記システムバスに結合された別のパーティションチェックロジックを前記チップが含む、請求項８記載のデータ処理装置。
【請求項１０】
前記プロセッサが前記非安全ドメイン内のモードである少なくとも１つの非安全モードと、前記安全ドメインにおけるモードである少なくとも１つの安全モードとを含む複数のモードで作動でき、前記少なくとも１つの非安全モードにおいて、前記プロセッサが非安全オペレーティングシステムの制御によって作動でき、前記少なくとも１つの安全モードでは前記プロセッサが安全オペレーティングシステムの制御によって作動でき、
前記別のパーティションチェックロジックが前記安全オペレーティングシステムによって管理される、請求項９記載のデータ処理装置。
【請求項１１】
前記プロセッサが少なくとも１つの非安全モードで作動するときに、前記メモリアクセスリクエストが仮想アドレスを指定し、前記メモリ管理ユニットが前記非安全オペレーティングシステムによって制御され、前記メモリ管理ユニットが実施する前記所定のアクセス制御機能のうちの１つが前記仮想アドレスから物理アドレスへの変換を含み、前記メモリ管理ユニットが発生すべき前記物理アドレスが前記安全メモリ内にある場合に、前記別のパーティションチェックロジックが前記メモリアクセスリクエストの指定するアクセスを防止するようになっている、請求項１０記載のデータ処理装置。
【請求項１２】
前記プロセッサが少なくとも１つの安全モードの１つで作動するときに、前記メモリアクセスリクエストが仮想アドレスを指定し、前記メモリ管理ユニットが前記安全オペレーティングシステムによって制御され、前記メモリ管理ユニットが実施する前記所定のアクセス制御機能のうちの１つが、前記仮想アドレスから物理アドレスへの変換を含み、前記別のパーティションチェックロジックが少なくとも１つの安全モードでは使用されない、請求項１０または１１記載のデータ処理装置。
【請求項１３】
前記プロセッサのすべての作動モードに対し、前記メモリアクセスリクエストが仮想アドレスを指定し、前記別のパーティションチェックロジックが前記メモリ管理ユニット内に設けられ、前記プロセッサが前記少なくとも１つの非安全モードで作動するときはいつも、前記別のパーティションチェックロジックが作動可能である、請求項１２記載のデータ処理装置。
【請求項１４】
前記別のパーティションチェックロジックが内部に設けられたメモリ保護ユニットを更に備え、前記メモリ保護ユニットが前記安全オペレーティングシステムによって管理されており、前記プロセッサが特定の安全モードで作動するときに、前記メモリアクセスリクエストがメモリロケーションに対する物理アドレスを指定し、前記メモリ管理ユニットが使用されず、前記物理アドレスが指定するメモリロケーションが前記特定の安全モードでアクセスできるかどうかを証明するために前記メモリ保護ユニットが少なくともメモリアクセス許可処理を実行するようになっている、請求項１１または１２記載のデータ処理装置。
【請求項１５】
前記メモリが少なくとも１つのテーブルを含み、該少なくとも１つのテーブルが、多数のメモリ領域の各々毎に、関連するデスクリプタを含み、前記メモリ管理ユニットが、前記メモリアクセスリクエストに対する所定のアクセス制御機能を実行するために前記メモリ管理ユニットが使用する、前記デスクリプタから誘導されたアクセス制御情報を記憶するための内部記憶ユニットを備え、前記プロセッサが前記少なくとも１つの非安全モードで作動するときに前記安全メモリへのアクセスを可能にするアクセス制御情報を前記内部記憶ユニットが記憶しないように、前記別のパーティションチェックロジックが作動するようになっている、請求項１０〜１４のいずれかに記載のデータ処理装置。
【請求項１６】
前記メモリアクセスリクエストが仮想アドレスを指定し、前記所定のアクセス制御機能のうちの１つが前記仮想アドレスから物理アドレスへの変換を含み、各デスクリプタが対応するメモリ領域に対する少なくとも１つの仮想アドレス部分およびそれに対応する物理アドレス部分を含み、前記プロセッサが前記少なくとも１つの非安全モードで作動するときに、前記仮想アドレスに対して発生される物理アドレスが前記安全メモリ内にある場合に、前記内部記憶ユニットが前記物理アドレス部分をアクセス制御情報として記憶しないように、前記別のパーティションチェックロジックが作動できる、請求項１５記載のデータ処理装置。
【請求項１７】
前記内部記憶ユニットが少なくとも１つのテーブルから検索された対応するデスクリプタから得られた対応する物理アドレス部分を多数の仮想アドレス部分に対して記憶するようになっている変換ルックアサイドバッファ（ＴＬＢ）となっている、請求項１６記載のデータ処理装置。
【請求項１８】
前記ＴＬＢがマイクロＴＬＢであり、前記内部記憶ユニットが前記メモリ管理ユニットにより前記少なくとも１つのテーブルから検索されたデスクリプタを記憶するためのメインＴＬＢを更に備え、前記メモリアクセスリクエストに対する所定のアクセス制御機能を実行するための前記メモリ管理ユニットによるそのアクセス制御情報の使用前に、前記メインＴＬＢからマイクロＴＬＢへアクセス制御情報が転送され、前記プロセッサが前記少なくとも１つの非安全モードで作動しているときに、前記別のパーティションチェックロジックが前記メインＴＬＢから前記安全メモリへのアクセスを許可するマイクロＴＬＢへのアクセス制御情報の転送を防止するようになっている、請求項１７記載のデータ処理装置。
【請求項１９】
前記非安全オペレーティングが発生したデスクリプタを含み、前記プロセッサが前記少なくとも１つの非安全モードで作動しているときに使用するための非安全テーブルを前記少なくとも１つのテーブルが含み、前記非安全テーブル内のデスクリプタが前記安全メモリの一部を少なくとも部分的に内蔵するメモリ領域に関連する場合に、前記プロセッサが非安全モードで作動しているときに、前記仮想アドレスに対して発生される物理アドレスが安全メモリ内にある場合に、前記デスクリプタにより指定される物理アドレス部分をアクセス制御情報として前記内部記憶ユニットが記憶することを前記別のパーティションチェックロジックが防止するように作動できる、請求項１６〜１８のいずれかに記載のデータ処理装置。
【請求項２０】
前記少なくとも１つのテーブルが前記安全オペレーティングシステムによって発生されたデスクリプタを含む安全メモリ内の安全テーブルを更に備え、そのデスクリプタが前記非安全テーブルからのものであるか、または前記安全テーブルからのものであるかを識別するための、前記メインＴＬＢ内に記憶された各デスクリプタに関連するフラグを前記メインＴＬＢが含む、請求項１８に記載する場合の、請求項１９記載のデータ処理装置。
【請求項２１】
前記プロセッサの作動モードが安全モードと非安全モードとの間で切り替わるときはいつも、前記マイクロＴＬＢがフラッシングされ、前記安全モードにおいて、前記関連するフラグによって安全テーブルからのものである、と示された前記メインＴＬＢ内のデスクリプタからマイクロＴＬＢへアクセス制御情報が転送されるだけであり、前記非安全モードにおいて、前記関連するフラグによって前記非安全転送されるからのものである、と示された前記メインＴＬＢ内のデスクリプタから前記マイクロＴＬＢへアクセス制御情報が転送されるだけである、請求項２０記載のデータ処理装置。
【請求項２２】
前記少なくとも１つのテーブルが少なくとも１つのページテーブルを含む、請求項１５に記載された場合の、請求項１０〜２１のいずれかに記載のデータ処理装置。
【請求項２３】
前記別のメモリが前記システムバスに接続された密に結合されたメモリを備え、該密に結合されたメモリに対する物理アドレスレンジが制御レジスタ内で定義され、特権安全モードで作動しているときに限り、プロセッサによって前記密に結合されたメモリを制御できるか、または少なくとも１つの非安全モードで作動中にプロセッサによって制御可能かどうかを示すよう、特権安全モードで作動中のプロセッサによって制御プラグを設定できるようになっている、請求項１０〜２２のいずれかに記載のデータ処理装置。
【請求項２４】
前記少なくとも１つの非安全モードで作動中の前記プロセッサによって、前記密に結合されたメモリを制御できる場合に、安全データが前記密に結合されたメモリ内に記憶されないようになっている、請求項２３記載のデータ処理装置。
【請求項２５】
安全ドメインと非安全ドメインとを有し、前記安全ドメインでは非安全ドメインでアクセスできない安全データにアクセスするようになっており、デバイスバスと、該デバイスバスに結合され、前記安全ドメインまたは前記非安全ドメインのいずれかに関係するメモリアクセスリクエストを発生するようになっているデバイスと、前記デバイスバスに結合されており、前記デバイスが必要とするデータを記憶するようになっているメモリとを備え、前記メモリが安全データを記憶するための安全メモリと、非安全データを記憶するための非安全メモリとを備えたデータ処理装置におけるメモリへのアクセスを制御する方法において、
（ｉ）前記メモリ内のデータへのアクセスが求められると、前記デバイスから前記デバイスバスにメモリアクセスリクエストを発生するステップと、
（ｉｉ）前記デバイスが発生した前記メモリアクセスリクエストが前記非安全ドメインに関するものであるときはいつも、そのメモリアクセスリクエストが安全メモリへのアクセスを求めているかどうかを検出するための、前記デバイスバスに結合されたパーティションチェックロジックを使用するステップと、
（ｉｉｉ）かかる検出時に前記メモリアクセスリクエストが指定するアクセスを防止するステップと、を備えた、データ処理装置におけるメモリへのアクセスを制御する方法。
【請求項２６】
前記デバイスが非安全ドメイン内のモードである少なくとも１つの非安全モードと、安全ドメインにおけるモードである少なくとも１つの安全モードとを備えた、複数のモードで作動できる、請求項２５記載の方法。
【請求項２７】
前記安全ドメインにおける所定の安全モードで作動するときに、前記パーティションチェックロジックが前記デバイスによって管理される、請求項２５または２６記載の方法。
【請求項２８】
前記メモリアクセスリクエストが前記安全ドメインに関するものであるか、または前記非安全ドメインに関するものであるかを識別するドメイン信号を、前記デバイスによって発生される前記メモリアクセスリクエストが含む、請求項２５〜２７のいずれかに記載の方法。
【請求項２９】
前記デバイスが前記デバイスバスに前記ドメイン信号を出力するための所定のピンを有する、請求項２８記載の方法。
【請求項３０】
前記デバイスバスに発生されたメモリアクセスリクエストの間を仲裁するように、前記デバイスバスに結合されたアービッタ内に前記パーティションチェックロジックが設けられている、請求項２５〜２９のいずれかに記載の方法。
【請求項３１】
前記非安全ドメインにおいて、前記デバイスが非安全オペレーティングシステムの制御下で作動でき、
前記安全ドメインにおいて、前記デバイスが安全オペレーティングシステムの制御下で作動できる、請求項２５〜３０のいずれかに記載の方法。
【請求項３２】
前記デバイスがプロセッサを内蔵するチップであり、該チップが更にメモリ管理ユニットを備え、前記プロセッサがメモリアクセスリクエストを発生するときに、
前記デバイスバスへのメモリアクセスリクエストの発生を制御するための１つの以上の所定のアクセス制御機能を実行するために、前記メモリ管理ユニットを使用するステップを備えた、請求項２５〜３１のいずれかに記載の方法。
【請求項３３】
前記チップがシステムバスを介して前記プロセッサに結合された別のメモリを更に備え、前記別のメモリがプロセッサが必要とするデータを記憶するようになっており、前記別のメモリが安全データを記憶するための別の安全メモリと、非安全データを記憶するための別の非安全メモリとを備え、前記チップが更に前記システムバスに結合された別のパーティションチェックロジックを備え、
前記非安全ドメインにおいて非安全モードで作動している場合に、前記プロセッサによって前記メモリアクセスリクエストが発生されるときはいつも、前記メモリアクセスリクエストが前記安全メモリまたは前記別の安全メモリのいずれかへのアクセスを求めているかを検出するために前記別のパーティションチェックロジックを使用するステップと、
かかる検出時に前記メモリアクセスリクエストが指定するアクセスを防止するステップとを備えた、請求項３２記載の方法。
【請求項３４】
前記プロセッサが前記非安全ドメインにおけるモードである少なくとも１つの非安全モードと、前記安全ドメインにおけるモードである少なくとも１つの安全モードとを含む複数のモードで作動でき、前記少なくとも１つの非安全モードにおいて、前記プロセッサが非安全オペレーティングシステムの制御によって作動でき、前記少なくとも１つの安全モードでは前記プロセッサが安全オペレーティングシステムの制御によって作動でき、
前記別のパーティションチェックロジックが前記安全オペレーティングシステムによって管理される、請求項３３記載の方法。
【請求項３５】
前記プロセッサが前記少なくとも１つの非安全モードで作動しているときに、前記ステップ（ｉ）で発生される前記メモリアクセスリクエストが仮想アドレスを指定し、１つ以上の所定のアクセス制御機能を実行するために前記メモリ管理ユニットを使用する前記ステップが、前記非安全オペレーティングシステムによって制御され、実行される前記所定のアクセス制御機能のうちの１つが前記仮想アドレスから物理アドレスへの変換を備え、前記メモリ管理ユニットによって発生される物理アドレスが安全メモリ内にある場合、前記メモリアクセスリクエストが指定するアクセスを前記別のパーティションチェックロジックが前記ステップ（ｉｉｉ）で防止するようになっている、請求項３４記載の方法。
【請求項３６】
前記プロセッサが前記少なくとも１つの安全モードのうちの１つで作動しているときに、前記ステップ（ｉ）で発生される前記メモリアクセスリクエストが仮想アドレスを指定し、１つ以上の所定のアクセス制御機能を実行するために前記メモリ管理ユニットを使用する前記ステップが、前記安全オペレーティングシステムによって制御され、実行される前記所定のアクセス制御機能のうちの１つが前記仮想アドレスから物理アドレスへの変換を備え、前記少なくとも１つの安全モードでは前記別のパーティションチェックロジックが使用されない、請求項３４または３５記載の方法。
【請求項３７】
前記プロセッサのすべての作動モードに対し、前記ステップ（ｉ）で発生される前記メモリアクセスリクエストが仮想アドレスを指定し、前記別のパーティションチェックロジックが前記メモリ管理ユニット内に設けられ、前記プロセッサが前記少なくとも１つの非安全モードで作動するときはいつも、前記別のパーティションチェックロジックが作動可能である、請求項３６記載の方法。
【請求項３８】
前記データ処理装置が、前記別のパーティションチェックロジックが内部に設けられたメモリ保護ユニットを更に備え、前記メモリ保護ユニットが前記安全オペレーティングシステムによって管理されており、前記プロセッサが特定の安全モードで作動するときに、前記ステップ（ｉ）で発生される前記メモリアクセスリクエストがメモリロケーションに対する物理アドレスを指定し、１つ以上の所定のアクセス制御機能を実行するために前記メモリ管理ユニットを使用する前記ステップが使用されず、前記物理アドレスで指定されるメモリロケーションが前記特定の安全モードでアクセスできるかどうかを証明するために前記メモリ保護ユニットが少なくともメモリアクセス許可処理を実行するようになっている、請求項３５または３６記載の方法。
【請求項３９】
前記メモリが多数のメモリ領域の各々に対し、関連するデスクリプタを含む少なくとも１つのテーブルを備え、
前記メモリアクセスリクエストに対し前記所定のアクセス制御機能を実行するために前記メモリ管理ユニットによって使用される、前記デスクリプタから誘導されたアクセス制御情報を記憶するための内部記憶ユニットをメモリ管理ユニット内に設けるステップと、
前記プロセッサが少なくとも１つの非安全モードで作動するときに前記安全メモリへのアクセスを許可するアクセス制御情報を前記内部記憶ユニットが記憶しないようにするために前記別のパーティションチェックロジックを利用するステップとを備えた、請求項３４〜３８のいずれかに記載の方法。
【請求項４０】
前記ステップ（ｉ）で発生される前記メモリアクセスリクエストが仮想アドレスを指定し、前記メモリ管理ユニットによって実行される前記所定のアクセス制御機能のうちの１つが前記仮想アドレスから物理アドレスへの変換を含み、各デスクリプタが対応するメモリ領域に対する少なくとも１つの仮想アドレス部分およびそれに対応する物理アドレス部分を含み、
前記プロセッサが前記少なくとも１つの非安全モードで作動する場合に、前記仮想アドレスに対して発生される物理アドレスが前記安全メモリ内にあるときに、前記内部記憶ユニットが前記物理アドレス部分をアクセス制御情報として記憶しないように、前記別のパーティションチェックロジックを利用するステップを含む、請求項３９記載の方法。
【請求項４１】
前記内部記憶ユニットが、前記少なくとも１つのテーブルから検索された対応するデスクリプタから得られた対応する物理アドレス部分を多数の仮想アドレス部分に対して記憶するようになっている変換ルックアサイドバッファ（ＴＬＢ）となっている、請求項４０記載の方法。
【請求項４２】
前記ＴＬＢが、マイクロＴＬＢであり、前記内部記憶ユニットが前記メモリ管理ユニットにより前記少なくとも１つのテーブルから検索されたデスクリプタを記憶するためのメインＴＬＢを更に備え、
前記メモリアクセスリクエストに対する所定のアクセス制御機能を実行するための前記メモリ管理ユニットによるそのアクセス制御情報の使用前に、前記メインＴＬＢからマイクロＴＬＢへ前記アクセス制御情報を転送するステップと、
前記プロセッサが前記少なくとも１つの非安全モードで作動しているときに、前記メインＴＬＢから前記安全メモリへのアクセスを許可するマイクロＴＬＢへのアクセス制御情報の転送を防止するように前記別のパーティションチェックロジックを利用するステップとを備えた、請求項４１記載の方法。
【請求項４３】
前記非安全オペレーティングにより発生されたデスクリプタを含みかつ前記プロセッサが前記少なくとも１つの非安全モードで作動しているときに使用するための非安全テーブルを前記少なくとも１つのテーブルが含み、前記非安全テーブル内のデスクリプタが前記安全メモリの一部を少なくとも部分的に内蔵するメモリ領域に関連する場合に、
前記プロセッサが非安全モードで作動しているときに、前記仮想アドレスに対して発生される物理アドレスが安全メモリ内にある場合に、前記デスクリプタにより指定される物理アドレス部分をアクセス制御情報として前記内部記憶ユニットが記憶することを防止するために前記別のパーティションチェックロジックを利用するステップを備えた、請求項４０〜４２のいずれかに記載の方法。
【請求項４４】
前記少なくとも１つのテーブルが前記安全オペレーティングシステムによって発生されたデスクリプタを含む安全メモリ内の安全テーブルを更に備え、前記メインＴＬＢが前記メインＴＬＢ内に記憶された各デスクリプタに関連するフラグを含み、
デスクリプタがメインＴＬＢ内に記憶されているときに、そのデスクリプタが前記非安全テーブルからのものであるか、または前記安全テーブルからのものであるかを識別するための前記関連するフラグを前記メインＴＬＢが含む、請求項４２に従属した場合に、請求項４３記載の方法。
【請求項４５】
前記プロセッサの作動モードが安全モードと非安全モードとの間で切り替わるときはいつも、前記マイクロＴＬＢをフラッシングするステップと、
前記安全モードにおいて、前記関連するフラグによって安全テーブルからのものである、と示された前記メインＴＬＢ内のデスクリプタからマイクロＴＬＢへアクセス制御情報を転送するだけのステップと、
前記非安全モードにおいて、前記関連するフラグによって前記非安全テーブルからのものである、と示された前記メインＴＬＢ内のデスクリプタから前記マイクロＴＬＢへアクセス制御情報を転送するだけのステップとを備えた、請求項４４記載の方法。
【請求項４６】
前記少なくとも１つのテーブルが少なくとも１つのページテーブルを含む、請求項３９に記載された場合の、請求項３４〜４５のいずれかに記載の方法。
【請求項４７】
前記別のメモリが前記システムバスに接続された密に結合されたメモリを備え、
該密に結合されたメモリに対する物理アドレスレンジを制御レジスタ内で定義するステップと、
特権安全モードで作動しているときに限りプロセッサによって前記密に結合されたメモリを制御できるか、または前記少なくとも１つの非安全モードで作動中にプロセッサによって制御可能かどうか、を示すよう、特権安全モードで作動中のプロセッサによって制御フラグを設定するステップと、を備えた請求項３４〜４６のいずれかに記載の方法。
【請求項４８】
前記少なくとも１つの非安全モードで作動中に前記プロセッサによって前記密に結合されたメモリを制御できる場合に、安全データが前記密に結合されたメモリ内に記憶されることを防止する、請求項４７記載の方法。
【請求項４９】
データ処理装置であって、
デバイスバスと、
前記デバイスバスに結合されており、非安全ドメイン内のモードである少なくとも１つの非安全モードと、安全ドメインにおけるモードである少なくとも１つの安全モードとを備えた、複数のモードおよび前記安全ドメインまたは前記非安全ドメインで作動できるデバイスと、
前記デバイスバスに結合されており、前記デバイスが必要とするデータを記憶するようになっているメモリとを備え、該メモリが安全データを記憶するための安全メモリと、非安全データを記憶するための非安全メモリとを備え、前記メモリ内のデータへのアクセスが必要とされたときに、前記デバイスがメモリアクセスリクエストを前記デバイスバスに発生するようになっており、
前記少なくとも１つの非安全モードで作動中のデバイスによってメモリアクセスリクエストが発生されたときはいつも、前記メモリアクセスリクエストが前記安全メモリへのアクセスを求めているかどうかを検出するようになっており、かかる検出時に前記メモリアクセスリクエストによって指定されるアクセスを防止するようになっている、前記デバイスバスに結合されたパーティションチェックロジックと、
を更に備えたデータ処理装置。
【請求項５０】
デバイスバスと、前記デバイスバスに結合されており、非安全ドメイン内のモードである少なくとも１つの非安全モードと、安全ドメインにおけるモードである少なくとも１つの安全モードとを備えた複数のモードおよび前記安全ドメインまたは非安全ドメインで作動できるデバイスと、前記デバイスバスに結合されており、前記デバイスが必要とするデータを記憶するようになっているメモリとを備え、該メモリが安全データを記憶するための安全メモリと、非安全データを記憶するための非安全メモリとを備えたデータ処理装置におけるメモリへのアクセスを制御する方法において、
（ｉ）前記メモリ内のデータへのアクセスが求められると、前記デバイスから前記デバイスバスにメモリアクセスを発生するステップと、
（ｉｉ）前記少なくとも１つの非安全モードで作動中に前記デバイスが前記メモリアクセスリクエストを発生したときはいつも、そのメモリアクセスリクエストが安全メモリへのアクセスを求めているかどうかを検出するための、前記デバイスバスに結合されたパーティションチェックロジックを使用するステップと、
（ｉｉｉ）かかる検出時に前記メモリアクセスリクエストが指定するアクセスを防止するステップと、を備えたデータ処理装置におけるメモリへのアクセスを制御する方法。