(57)【要約】【課題】変換回路をバイパスするバイパス経路で発生し得るノイズや損失を低減する。【解決手段】半導体装置１は、スイッチング素子Ｑ１と、バイパススイッチ４とを備える。スイッチング素子Ｑ１は、一対の第１端子Ｔ１１，Ｔ１２間に入力される直流電圧を変換して一対の第２端子Ｔ２１，Ｔ２２間に出力する変換回路３の一部であって、スイッチング制御される。バイパススイッチ４は、一対の第１端子Ｔ１１，Ｔ１２と一対の第２端子Ｔ２１，Ｔ２２との間において、変換回路３をバイパスするバイパス経路Ｓ１を開閉する。そして、半導体装置１は、スイッチング素子Ｑ１およびバイパススイッチ４が内蔵されるパッケージをさらに備える。【選択図】図１
2017017839.tif 000002
【特許請求の範囲】
【請求項１】
一対の第１端子間に入力される直流電圧を変換して一対の第２端子間に出力する変換回路の一部であって、スイッチング制御されるスイッチング素子と、
前記一対の第１端子と前記一対の第２端子との間において、前記変換回路をバイパスするバイパス経路を開閉するバイパススイッチと、
前記スイッチング素子および前記バイパススイッチが内蔵されるパッケージとを備えることを特徴とする半導体装置。
【請求項２】
前記バイパススイッチに並列に接続されるキャパシタを含むサブ経路を有し、
前記サブ経路の少なくとも一部が前記パッケージに内蔵される
ことを特徴とする請求項１記載の半導体装置。
【請求項３】
前記キャパシタは、前記パッケージに内蔵されることを特徴とする請求項２記載の半導体装置。
【請求項４】
前記サブ経路は、接続端子を含み、
前記接続端子は、その一端が前記パッケージに内蔵され、他端が前記パッケージの外側において前記キャパシタに接続される
ことを特徴とする請求項２記載の半導体装置。
【請求項５】
前記パッケージは、前記バイパススイッチに並列に接続されるダイオードをさらに内蔵することを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置。
【請求項６】
前記スイッチング素子は、前記バイパススイッチよりもスイッチング速度が速い素子であることを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置。
【請求項７】
前記パッケージは、前記バイパス経路を流れる電流を検出する電流センサをさらに内蔵することを特徴とする請求項１乃至６のいずれか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に半導体装置に関し、より詳細には、直流電源からの電力を変換する電力変換装置に用いられる半導体装置に関する。
【背景技術】
【０００２】
従来、直流電源からの電力を変換する電力変換装置が知られており、たとえば特許文献１に開示されている。特許文献１に記載の電力変換装置は、太陽光による直流電源の電圧を昇圧する昇圧回路と、昇圧回路をバイパスさせるバイパス回路とを備える。バイパス回路は、リレーからなる。
【０００３】
この電力変換装置では、直流電源の電圧が所定の電圧を超えるとき、昇圧回路のスイッチのオン／オフ動作を停止して昇圧動作を停止すると共に、バイパス回路により昇圧回路をバイパスする。このように、この電力変換装置は、昇圧停止の際に昇圧回路を構成する部品の導通損失を低減して、変換効率の向上を図っている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−２３８６２９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記従来例において、昇圧回路（変換回路）を半導体装置として構成することが考えられる。ここで、上記従来例では、リレーからなるバイパス回路と、半導体装置からなる昇圧回路とを個別に構成した場合、昇圧回路をバイパスする経路（バイパス経路）の配線長が長くなり、配線インピーダンスが大きくなる可能性がある。この場合、配線インピーダンスが大きいことに起因して、バイパス経路で発生し得る損失やノイズが大きくなるという問題があった。
【０００６】
本発明は、上記の点に鑑みてなされており、変換回路をバイパスするバイパス経路で発生し得るノイズや損失を低減することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の半導体装置は、一対の第１端子間に入力される直流電圧を変換して一対の第２端子間に出力する変換回路の一部であって、スイッチング制御されるスイッチング素子と、前記一対の第１端子と前記一対の第２端子との間において、前記変換回路をバイパスするバイパス経路を開閉するバイパススイッチと、前記スイッチング素子および前記バイパススイッチが内蔵されるパッケージとを備えることを特徴とする。
【発明の効果】
【０００８】
本発明は、変換回路をバイパスするバイパス経路で発生し得るノイズや損失を低減することができる。
【図面の簡単な説明】
【０００９】
【図１】実施形態に係る半導体装置および電力変換装置を示す概略回路図である。
【図２】実施形態に係る半導体装置の内部構成を示す概略図である。
【図３】比較例に係る半導体装置の内部構成を示す概略図である。
【図４】実施形態に係る半導体装置および電力変換装置において、キャパシタを更に備えた構成を示す概略回路図である。
【図５】実施形態に係る半導体装置にキャパシタを内蔵した構成を示す概略図である。
【図６】実施形態に係る半導体装置に接続端子を内蔵した構成を示す概略図である。
【図７】実施形態に係る半導体装置および電力変換装置において、ダイオードを更に備えた構成を示す概略回路図である。
【図８】図８Ａは、実施形態に係る半導体装置および電力変換装置において、電流センサを更に備えた構成を示す概略回路図である。図８Ｂは、実施形態に係る半導体装置における電流センサの他の構成を示す概略図である。
【図９】実施形態に係る半導体装置および電力変換装置における変換回路の一例の説明図である。
【図１０】実施形態に係る半導体装置および電力変換装置における変換回路の他の一例の説明図である。
【図１１】実施形態に係る半導体装置および電力変換装置における変換回路のさらに他の一例の説明図である。
【発明を実施するための形態】
【００１０】
本発明の実施形態に係る半導体装置１は、図１に示すように、電力変換装置１０に用いられる。電力変換装置１０は、一対の第１端子Ｔ１１，Ｔ１２と、一対の第２端子Ｔ２１，Ｔ２２と、スイッチング素子Ｑ１を有する変換回路３と、バイパススイッチ４と、制御回路５とを備えている。
【００１１】
変換回路３は、一対の第１端子Ｔ１１，Ｔ１２間に入力される直流電圧を変換して一対の第２端子Ｔ２１，Ｔ２２間に出力する。ここで、「直流電圧を変換」とは、「電圧のレベルの変換」（昇圧、降圧）である。つまり、変換回路３は、一対の第１端子Ｔ１１，Ｔ１２間に入力される直流電圧を変換し、変換後の直流電圧を一対の第２端子Ｔ２１，Ｔ２２間に出力する。
【００１２】
スイッチング素子Ｑ１は、変換回路３の一部であって、スイッチング制御される。バイパススイッチ４は、一対の第１端子Ｔ１１，Ｔ１２と一対の第２端子Ｔ２１，Ｔ２２との間において、変換回路３をバイパスするバイパス経路Ｓ１を開閉する。制御回路５は、変換回路３およびバイパススイッチ４を制御する。
【００１３】
本実施形態の半導体装置１は、図１，２に示すように、上記の変換回路３のスイッチング素子Ｑ１と、バイパススイッチ４と、パッケージ１Ａとを備えている。そして、パッケージ１Ａには、スイッチング素子Ｑ１およびバイパススイッチ４が内蔵される。
【００１４】
＜電力変換装置の構成＞
まず、本実施形態の半導体装置１が用いられる電力変換装置１０について、より詳細に説明する。以下の説明では、一対の第１端子Ｔ１１，Ｔ１２間に入力される直流電圧を「入力電圧Ｖ１」、一対の第１端子Ｔ１１，Ｔ１２を流れる電流を「入力電流」という。また、以下の説明では、一対の第２端子Ｔ２１，Ｔ２２間から出力される電圧を「出力電圧Ｖ２」という。さらに、「端子」は、必ずしも、電線を接続するための部品として実体を有しなくてもよく、たとえば電子部品のリードや、回路基板に含まれる導体の一部であってもよい。
【００１５】
一対の第１端子Ｔ１１，Ｔ１２には、図１に示すように、直流電源６が接続されている。なお、端子や電子部品、電線等についての「接続」は、電気的な接続を含んでいる。このため、一対の第１端子Ｔ１１，Ｔ１２間には、直流電源６から直流電圧が入力される。ここでは、直流電源６として太陽電池を想定しているが、蓄電池や燃料電池などであってもよい。つまり、直流電源６は、直流電圧を発生する電源であればよい。
【００１６】
一対の第２端子Ｔ２１，Ｔ２２には、インバータ回路７が接続されている。このため、一対の第２端子Ｔ２１，Ｔ２２から出力される直流電圧がインバータ回路７に入力される。インバータ回路７は、たとえば４つのスイッチング素子からなるフルブリッジ・インバータであり、出力電圧Ｖ２を交流電圧に変換する。インバータ回路７の出力する交流電圧は負荷８に供給される。
【００１７】
負荷８は、交流電圧を受けて動作する機器や、電力系統である。もちろん、負荷８は、直流電圧を受けて動作する機器であってもよい。この場合、インバータ回路７は不要である。負荷８が電力系統である場合、インバータ回路７は、電力系統の系統電圧の位相と同期した電流が流れるように制御される。
【００１８】
一対の第１端子Ｔ１１，Ｔ１２間には、入力キャパシタＣ１が接続されている。また、一対の第２端子Ｔ２１，Ｔ２２間には、出力キャパシタＣ２が接続されている。入力キャパシタＣ１は、入力電圧Ｖ１を安定化する機能を有する。出力キャパシタＣ２は、出力電圧Ｖ２を安定化する機能を有する。また、入力キャパシタＣ１および出力キャパシタＣ２は、バイパススイッチ４のスイッチング制御により生じるノイズを吸収する。
【００１９】
変換回路３は、昇圧型のＤＣ／ＤＣコンバータであり、リアクトルＬ１と、ダイオードＤ１と、スイッチング素子Ｑ１とで構成されている。リアクトルＬ１の両端のうち、第１端は高電位側の第１端子Ｔ１１に接続され、第２端はダイオードＤ１のアノードに接続されている。ダイオードＤ１のカソードは、高電位側の第２端子Ｔ２１に接続されている。
【００２０】
スイッチング素子Ｑ１は、エンハンスメント型のｎチャネルＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）からなる。スイッチング素子Ｑ１のソースは、低電位側の第１端子Ｔ１２および第２端子Ｔ２２に接続されている。スイッチング素子Ｑ１のドレインは、リアクトルＬ１の第２端およびダイオードＤ１のアノードに接続されている。スイッチング素子Ｑ１は、制御回路５から与えられる制御信号によりオン／オフする。なお、スイッチング素子Ｑ１はＭＯＳＦＥＴに限定されず、たとえばＩＧＢＴ（Insulated Gate Bipolar Transistor：絶縁ゲートバイポーラトランジスタ）やバイポーラトランジスタなどの他の半導体スイッチ素子であってもよい。
【００２１】
変換回路３は、出力電圧Ｖ２が安定するように、入力電圧Ｖ１を昇圧して出力する。ここで、「出力電圧Ｖ２が安定する」とは、出力電圧Ｖ２の電圧値が大幅に変動しないように出力電圧Ｖ２の電圧値の変動が抑制されている状態を意味し、出力電圧Ｖ２が定電圧に維持される状態だけでなく、出力電圧Ｖ２がある範囲に収まる状態を含む。たとえば、負荷８が電力系統であれば、変換回路３は、出力電圧Ｖ２が基準電圧以上となるように（つまり、出力電圧Ｖ２が系統電圧よりも高くなるように）入力電圧Ｖ１を昇圧する。基準電圧は、たとえば３３０〔Ｖ〕である。
【００２２】
バイパススイッチ４は、エンハンスメント型のｎチャネルＭＯＳＦＥＴからなる。バイパススイッチ４のソースは、高電位側の第１端子Ｔ１１およびリアクトルＬ１の第１端に接続されている。バイパススイッチ４のドレインは、高電位側の第２端子Ｔ２１およびダイオードＤ１のカソードに接続されている。また、バイパススイッチ４のドレイン−ソース間には、ダイオード４１が接続されている。ダイオード４１は、アノードがバイパススイッチ４のソースに、カソードがバイパススイッチ４のドレインに接続されている。ここでは、ダイオード４１は、バイパススイッチ４の寄生ダイオードである。
【００２３】
バイパススイッチ４は、変換回路３のリアクトルＬ１およびダイオードＤ１の直列回路と並列に接続されている。言い換えれば、バイパススイッチ４は、一対の第１端子Ｔ１１，Ｔ１２と一対の第２端子Ｔ２１，Ｔ２２との間において、変換回路３をバイパスするバイパス経路Ｓ１に設けられている。そして、バイパススイッチ４は、制御回路５から与えられる駆動信号によりオン／オフすることで、バイパス経路Ｓ１を開閉する。
【００２４】
なお、バイパススイッチ４はＭＯＳＦＥＴに限定されず、たとえばＩＧＢＴ、ＲＢ−ＩＧＢＴ（Reverse Blocking IGBT：逆阻止ＩＧＢＴ）、バイポーラトランジスタ、トライアックなどの他の半導体スイッチ素子であってもよい。その他、バイパススイッチ４は、ＧａＮ（窒化ガリウム）系の半導体スイッチング素子であってもよい。
【００２５】
制御回路５は、たとえばマイコン（マイクロコンピュータ）やＤＳＰ（Digital Signal Processor）を主構成としており、メモリに記憶されているプログラムを実行することにより各種処理を実行する。プログラムは、電気通信回線を通して提供されてもよく、記憶媒体に記憶されて提供されてもよい。制御回路５は、変換回路３のスイッチング素子Ｑ１に制御信号を与え、オン／オフを切り替えることで変換回路３を制御する。この制御信号は、ＰＷＭ（Pulse Width Modulation）信号である。なお、制御信号はＰＷＭ信号に限定されず、たとえばＰＦＭ（Pulse Frequency Modulation）信号やＰＡＭ（Pulse Amplitude Modulation）信号であってもよい。
【００２６】
制御回路５は、バイパススイッチ４に駆動信号を与え、オン／オフを切り替えることでバイパススイッチ４を制御する。具体的には、制御回路５は、一対の第１端子Ｔ１１，Ｔ１２間に入力される電圧（入力電圧Ｖ１）が目標範囲に収まっているときに、バイパススイッチ４をオンにする制御を実行する。ここで、目標範囲の上限は、有限ではなく無限大であってもよい。たとえば、制御回路５は、「入力電圧Ｖ１が目標電圧以上である」ときに「入力電圧Ｖ１が目標範囲に収まっている」として、バイパススイッチ４をオンにする。目標電圧は、出力電圧Ｖ２に応じて設定される。負荷８が電力系統であれば、出力電圧Ｖ２がたとえば３３０〔Ｖ〕以上となればよいので、目標電圧は３３０Ｖに設定されてもよい。
【００２７】
電力変換装置１０は、インバータ回路７を含めてパワーコンディショナを構成している。このパワーコンディショナは、定常時、系統連系運転を行い、直流電源６から入力される直流電力を交流電力に変換し、負荷８である電力系統へ出力する。また、パワーコンディショナは、電力系統の停電等の異常時には、解列器を開放し、電力系統から解列された状態で交流電力を出力する自立運転を行うように構成されている。なお、電力変換装置１０の用途は、パワーコンディショナに限定されるわけではない。
【００２８】
＜電力変換装置の動作＞
以下、電力変換装置１０の動作について説明する。以下の説明では、直流電源６が太陽電池、負荷８が電力系統であると仮定する。また、以下の説明では、制御回路５が入力電圧Ｖ１を監視していると仮定する。
【００２９】
入力電圧Ｖ１が目標電圧を下回っているとき、制御回路５は、変換回路３のスイッチング素子Ｑ１を制御することで、入力電圧Ｖ１を昇圧させる。つまり、日射量が少ない場合など直流電源６の電源電圧が目標電圧を下回っているときは、変換回路３が動作する。このとき、制御回路５は、バイパススイッチ４がオフとなるように制御する。したがって、入力電圧Ｖ１が目標電圧を下回っているときは、バイパス経路Ｓ１が開くため、バイパス経路Ｓ１には電流が流れない。また、このときは、入力電圧Ｖ１が出力電圧Ｖ２よりも小さいので、ダイオード４１には電流が流れない。
【００３０】
入力電圧Ｖ１が目標電圧以上になったとき、入力電圧Ｖ１を昇圧させる必要がないため、制御回路５は、変換回路３のスイッチング素子Ｑ１の制御を停止する。つまり、十分な日射量があるために直流電源６の電源電圧が目標電圧以上になったときは、変換回路３の動作が停止する。このとき、制御回路５は、バイパススイッチ４がオンとなるように制御する。したがって、入力電圧Ｖ１が目標電圧以上になったときは、バイパス経路Ｓ１が閉じ、バイパス経路Ｓ１に電流が流れる。そして、入力電流は、変換回路３のリアクトルＬ１およびダイオードＤ１の直列回路と、バイパス経路Ｓ１とに分かれて流れる。
【００３１】
ここで、変換回路３の動作が停止しているときに、変換回路３（リアクトルＬ１およびダイオードＤ１）に電流が流れると、導通損失が生じて電力変換装置１０の変換効率が低下する。そこで、電力変換装置１０では、変換回路３の動作が停止しているときに、バイパス経路Ｓ１を閉じ、バイパス経路Ｓ１に電流を流して導通損失を低減することで、電力変換装置１０の変換効率を向上させている。なお、バイパススイッチ４のオン抵抗は、変換回路３のリアクトルＬ１およびダイオードＤ１の直列回路の抵抗よりも小さいことが好ましい。この場合、入力電流の大部分がバイパス経路Ｓ１を流れるので、導通損失をより低減することができる。
【００３２】
＜半導体装置の構成＞
以下、本実施形態の半導体装置１について、より詳細に説明する。本実施形態の半導体装置１は、図１，２に示すように、変換回路３のスイッチング素子Ｑ１と、変換回路３のダイオードＤ１と、バイパススイッチ４と、これらが内蔵されるパッケージ１Ａとを備えた、いわゆるパワーモジュールである。なお、図２に示すパッケージ１Ａの内部の構造は一例であり、この構造に限定する趣旨ではない。
【００３３】
パッケージ１Ａは、凹所を有し、凹所の底に複数の配線導体Ｐ１〜Ｐ５を有している。そして、パッケージ１Ａは、たとえばシリコーン樹脂などの絶縁材を凹所に充填することで構成されている。パッケージ１Ａの配線導体Ｐ１〜Ｐ５のうち配線導体Ｐ２，Ｐ３，Ｐ５には、それぞれスイッチング素子Ｑ１、ダイオードＤ１、バイパススイッチ４がベアチップ実装されている。言い換えれば、パッケージ１Ａには、スイッチング素子Ｑ１と、ダイオードＤ１と、バイパススイッチ４とが内蔵されている。
【００３４】
配線導体Ｐ１〜Ｐ５は、たとえばセラミック、アルミニウム、銅などの熱抵抗の低い材料により形成されている。配線導体Ｐ２に実装されるスイッチング素子Ｑ１と、配線導体Ｐ１，Ｐ３との間は、それぞれボンディングワイヤＷ１により接続されている。また、ダイオードＤ１およびバイパススイッチ４と、配線導体Ｐ４との間は、それぞれボンディングワイヤＷ１により接続されている。
【００３５】
パッケージ１Ａは、３つの入力端子１１，１２，１３と、２つの出力端子２１，２２とを備えている。入力端子１１は、高電位側の第１端子Ｔ１１に接続されている。入力端子１２は、リアクトルＬ１の第２端に接続されている。入力端子１３は、低電位側の第１端子Ｔ１２に接続されている。出力端子２１は、高電位側の第２端子Ｔ２１に接続されている。出力端子２２は、低電位側の第２端子Ｔ２２に接続されている。
【００３６】
入力端子１１と出力端子２１との間には、配線導体Ｐ４，Ｐ５およびボンディングワイヤＷ１を介して、バイパススイッチ４が接続されている。つまり、入力端子１１と出力端子２１との間は、バイパス経路Ｓ１の一部となっている。入力端子１２と出力端子２１との間には、配線導体Ｐ１，Ｐ３，Ｐ４およびボンディングワイヤＷ１を介して、スイッチング素子Ｑ１およびダイオードＤ１の直列回路が接続されている。また、入力端子１３と出力端子２２との間は、配線導体Ｐ２により接続されている。
【００３７】
＜比較例＞
以下、比較例の半導体装置１００について説明する。ただし、以下の説明では、実施形態の半導体装置１と共通する構成について説明を適宜省略する。比較例の半導体装置１００は、図３に示すように、パッケージ１Ａにバイパススイッチ４が内蔵されていない点で、本実施形態の半導体装置１と異なっている。
【００３８】
パッケージ１Ａは、２つの入力端子１０１，１０２と、２つの出力端子１１１，１１２とを備えている。入力端子１０１は、リアクトルＬ１の第２端に接続されている。入力端子１０２は、低電位側の第１端子Ｔ１２に接続されている。出力端子１１１は、高電位側の第２端子Ｔ２１に接続されている。出力端子１１２は、低電位側の第２端子Ｔ２２に接続されている。
【００３９】
入力端子１０１と出力端子１１１との間には、配線導体Ｐ１，Ｐ３，Ｐ４およびボンディングワイヤＷ１を介して、スイッチング素子Ｑ１およびダイオードＤ１の直列回路が接続されている。また、入力端子１０２と出力端子１１２との間は、配線導体Ｐ２により接続されている。
【００４０】
バイパススイッチ４は、ディスクリート部品１２０で構成されている。ディスクリート部品１２０の第１端子は、パッケージ１Ａの外側において、入力キャパシタＣ１およびリアクトルＬ１の接続点に接続されている。また、ディスクリート部品１２０の第２端子は、出力キャパシタＣ２および出力端子１１１の接続点に接続されている。
【００４１】
ここで、電力変換装置１０は、たとえば、入力キャパシタＣ１、出力キャパシタＣ２、変換回路３、バイパススイッチ４などをプリント基板に実装することで構成される。そして、電力変換装置１０に比較例の半導体装置１００を用いる場合、バイパススイッチ４を含むバイパス経路Ｓ１を構成するには、比較例の半導体装置１００を迂回してプリント基板上に配線を形成する必要がある。
【００４２】
このため、比較例の半導体装置１００を用いた電力変換装置１０では、バイパス経路Ｓ１の配線長が長くなり、配線インピーダンスが大きくなる。そして、この場合、配線インピーダンスが大きいことに起因して、バイパス経路Ｓ１で発生し得る損失やノイズが大きくなる。
【００４３】
＜効果＞
本実施形態の半導体装置１では、変換回路３のスイッチング素子Ｑ１とバイパススイッチ４とが１つのパッケージ１Ａに内蔵されている。このため、本実施形態の半導体装置１では、半導体装置１を迂回せずともバイパス経路Ｓ１を構成することができるので、比較例の半導体装置１００と比べて、バイパス経路Ｓ１の配線長を短くすることができる。その結果、本実施形態の半導体装置１では、比較例の半導体装置１００と比べて、バイパス経路Ｓ１の配線インピーダンスを小さくすることができる。したがって、本実施形態の半導体装置１では、比較例の半導体装置１００と比べて、変換回路３をバイパスするバイパス経路Ｓ１で発生し得る損失やノイズを低減することができる。
【００４４】
また、本実施形態の半導体装置１では、熱抵抗が低いため、熱が分散し易く、一部の素子（たとえば、スイッチング素子Ｑ１）のみが高温になるのを防止することができる。さらに、本実施形態の半導体装置１は、上述したように、熱が分散し易い構成であるため、パッケージ１Ａに内蔵された複数の素子（たとえば、スイッチング素子Ｑ１など）の温度にバラつきが生じ難い。したがって、本実施形態の半導体装置１では、たとえばサーミスタをパッケージ１Ａに内蔵すれば、パッケージ１Ａに内蔵された複数の素子の温度を一括して監視することができる。
【００４５】
また、本実施形態の半導体装置１では、パッケージ１Ａは、出力キャパシタＣ２およびバイパススイッチ４の接続点が内蔵されている。したがって、本実施形態の半導体装置１では、パッケージ１Ａの外側で出力キャパシタＣ２とバイパススイッチ４とを接続する場合と比べて、バイパス経路Ｓ１の配線が容易である。なお、当該構成を採用するか否かは任意である。
【００４６】
また、本実施形態の半導体装置１では、配線導体Ｐ１〜Ｐ４は、パッケージ１Ａ内の短手方向の中央（図２における上下方向の中央）において、入力端子１２、スイッチング素子Ｑ１、ダイオードＤ１、出力端子２１が並ぶ方向に沿って配置されている。また、配線導体Ｐ２は、パッケージ１Ａ内の短手方向における入力端子１３側（図２における下側）において、入力端子１３と出力端子２２とが並ぶ方向に沿って配置されている。さらに、配線導体Ｐ４，Ｐ５は、パッケージ１Ａ内の短手方向における入力端子１１側（図２における上側）において、入力端子１１とバイパススイッチ４とが並ぶ方向に沿って配置されている。そして、配線導体Ｐ４は、パッケージ１Ａの短手方向における入力端子１１側の部分と、パッケージ１Ａの短手方向における中央部分とが繋がっており、上述の出力キャパシタＣ２およびバイパススイッチ４の接続点となっている。
【００４７】
このため、本実施形態の半導体装置１では、パッケージ１Ａ内におけるバイパス経路Ｓ１の配線長を短くすることができるので、結果として、バイパス経路Ｓ１全体の配線長を短くすることができる。
【００４８】
ところで、変換回路３では、スイッチング素子Ｑ１のオン／オフを切り替える際にスイッチング損失が生じる。また、変換回路３では、スイッチング素子Ｑ１に電流が流れる際に導通損失が生じる。そして、変換回路３では、スイッチング素子Ｑ１のオン／オフを切り替える頻度が高いため、損失全体に占める割合は、スイッチング損失が導通損失よりも大きい。
【００４９】
一方、バイパススイッチ４でも、オン／オフを切り替える際にスイッチング損失が、電流が流れる際に導通損失が生じる。そして、バイパス経路Ｓ１の開閉を頻繁に行うことが殆どないため、バイパススイッチ４は、変換回路３のスイッチング素子Ｑ１と比べてオン／オフを切り替える頻度が低い。このため、バイパススイッチ４では、損失全体に占める割合は、導通損失がスイッチング損失よりも大きい。
【００５０】
そこで、本実施形態の半導体装置１において、変換回路３のスイッチング素子Ｑ１は、バイパススイッチ４よりもスイッチング速度の速い素子であることが好ましい。この場合、スイッチング素子Ｑ１のスイッチング損失を抑えることができるので、損失全体のうち支配的な損失を抑えることで高効率化を図ることができる。また、バイパススイッチ４には、スイッチング素子Ｑ１と比べてスイッチング速度の遅い素子を用いることができるので、コストを低減することができる。なお、当該構成を採用するか否かは、任意である。
【００５１】
＜キャパシタ＞
ところで、電力変換装置１０は、図４に示すように、キャパシタ４２をさらに備えていてもよい。キャパシタ４２は、バイパススイッチ４に並列に接続される。キャパシタ４２は、通常、突入電流に対するインピーダンスが、バイパススイッチ４の突入電流に対するインピーダンスよりも小さい。したがって、この電力変換装置１０では、突入電流をキャパシタ４２に流すことができるので、バイパススイッチ４に突入電流が流れるのを防止することができる。
【００５２】
ここで、本実施形態の半導体装置１では、パッケージ１Ａは、バイパススイッチ４に並列に接続されるキャパシタ４２を含むサブ経路Ｓ１１を有していてもよい。そして、サブ経路Ｓ１１の少なくとも一部がパッケージ１Ａに内蔵されていてもよい。
【００５３】
たとえば、図５に示すように、キャパシタ４２が、パッケージ１Ａに内蔵されていてもよい。この構成では、キャパシタ４２をディスクリート部品としてパッケージ１Ａの外側に配置する場合と比べて、キャパシタ４２が接続される配線の長さを短くすることができる。このため、この構成では、キャパシタ４２を通る経路の配線インピーダンスを小さくすることができ、バイパススイッチ４に突入電流が流れるのをより効果的に防止することができる。
【００５４】
また、サブ経路Ｓ１１は、図６に示すように、接続端子１４，１５，１６を含んでいてもよい。接続端子１４，１５，１６は、その一端がパッケージ１Ａに内蔵され、他端がパッケージ１Ａの外側においてキャパシタ４２に接続される。この構成では、キャパシタ４２はディスクリート部品であり、接続端子１４，１５の間に接続される。また、接続端子１６は、配線導体Ｐ２により、入力端子１３および出力端子２２と接続される。そして、接続端子１５と接続端子１６との間に、キャパシタ４２１が接続される。キャパシタ４２１もディスクリート部品である。
【００５５】
この構成では、突入電流が生じた際に、突入電流がループＡ１を流れる。ループＡ１は、入力端子１１、配線導体Ｐ５、接続端子１４、キャパシタ４２、接続端子１５、キャパシタ４２１、接続端子１６、配線導体Ｐ２、入力端子１３、キャパシタＣ１、入力端子１１の順に電流が流れるループである。ループＡ１は、キャパシタＣ２を通るループＡ２よりも短くなる。ループＡ２は、入力端子１１、配線導体Ｐ５、接続端子１４、キャパシタ４２、接続端子１５、配線導体Ｐ４、出力端子２１、キャパシタＣ２、出力端子２２、配線導体Ｐ２、入力端子１３、キャパシタＣ１、入力端子１１を順に流れるループである。
【００５６】
このように、この構成では、突入電流が生じた際に、突入電流がキャパシタ４２を通って流れるループを短くすることができるので、当該ループにおける配線インピーダンスを小さくすることができる。つまり、この構成では、突入電流が生じた際に、配線インピーダンスの小さいキャパシタ４２を通る経路に突入電流が流れ易くなるため、突入電流を抑制する効果を高めることができる。また、この構成では、配線導体Ｐ２のうち接続端子１６と接続される部分は、バイパス経路Ｓ１の一部を構成する複数（ここでは２つ）の配線導体Ｐ４，Ｐ５の間に延びて配置されている。言い換えれば、配線導体Ｐ２は、配線導体Ｐ４，Ｐ５の間を通して、入力端子１３と接続端子１６との間の経路を構成している。したがって、この構成では、配線導体Ｐ２をパッケージ１Ａの出力端子２１，２２側の一辺に沿わせて配置する場合と比較して、キャパシタ４２を通る経路をより短くすることができる。
【００５７】
なお、この構成では、キャパシタ４２１を備えているが、キャパシタ４２１を備えない構成においても、突入電流がキャパシタ４２を通って流れるループを短くすることができる。
【００５８】
＜ダイオード＞
本実施形態の半導体装置１では、パッケージ１Ａは、ダイオード４１をさらに内蔵している。とくに、本実施形態の半導体装置１では、ダイオード４１は、図１に示すように、バイパススイッチ４の寄生ダイオードである。既に述べたように、ダイオード４１のアノードは、バイパススイッチ４のソースに接続されている。また、ダイオード４１のカソードは、バイパススイッチ４のドレインに接続されている。つまり、ダイオード４１は、バイパススイッチ４に並列に接続されている。
【００５９】
本実施形態の半導体装置１では、制御回路５が、ダイオード４１が導通してからバイパススイッチ４をオンに制御することで、いわゆる同期整流を実現することができる。また、ダイオード４１が導通してからバイパススイッチ４がオンになるので、バイパススイッチ４の両端の電位差（ドレインとソースとの電位差）を小さくした状態でオンにでき、バイパススイッチ４に過大な電流が流れるのを防止することができる。
【００６０】
また、本実施形態の半導体装置１がキャパシタ４２をさらに備える構成であれば、バイパススイッチ４の寄生ダイオードと、キャパシタ４２とが並列に接続される構成となる。言い換えれば、ダイオード４１およびキャパシタ４２が、バイパススイッチ４に並列に接続される。
【００６１】
もちろん、ダイオード４１は、図７に示すように、寄生ダイオードの代わりに、バイパススイッチ４とは別の部品であってもよい。この場合、ダイオード４１がバイパススイッチ４よりも突入電流に対する耐性が優れているのが好ましい。つまり、直流電源６の電源投入時や直流電源６の電源電圧の変動により生じる突入電流をダイオード４１に流すことができるので、バイパススイッチ４に突入電流が流れるのを防止することができる。その他、本実施形態の半導体装置１は、バイパススイッチ４の寄生ダイオードと別に、さらにダイオード４１を備えていてもよい。
【００６２】
本実施形態の半導体装置１では、ダイオード４１をディスクリート部品としてパッケージ１Ａの外側に配置する場合と比べて、ダイオード４１が接続される配線の長さを短くすることができる。このため、本実施形態の半導体装置１では、ダイオード４１を通る経路の配線インピーダンスを小さくすることができ、バイパススイッチ４に過大な電流が流れるのをより効果的に防止することができる。なお、ダイオード４１を備えるか否かは任意である。また、ダイオード４１をパッケージ１Ａに内蔵するか否かも任意である。
【００６３】
＜電流センサ＞
また、本実施形態の半導体装置１では、パッケージ１Ａは、図８Ａに示すように、電流センサ４３をさらに内蔵していてもよい。電流センサ４３は、入力端子１１とバイパススイッチ４との間に設けられており、バイパス経路Ｓ１を流れる電流を検出する機能を有している。電流センサ４３は、たとえばシャント抵抗を用いて構成され、検出値（電流値）に応じた信号を、制御回路５に出力する。そして、制御回路５は、電流センサ４３の検出結果に応じてバイパススイッチ４を制御する。
【００６４】
具体的には、制御回路５は、電流センサ４３の検出値を所定の電流値と比較する。そして、制御回路５は、バイパス経路Ｓ１に電流が流れているときに、当該検出値が所定の電流値を上回ると、バイパススイッチ４をオフに制御する。この構成では、電流センサ４３により、バイパススイッチ４に過大な電流が流れるのを防止することができる。
【００６５】
また、この構成では、バイパススイッチ４がダイオード４１（寄生ダイオード）を備えていれば、制御回路５は以下の制御が可能である。変換回路３が動作しているとき、入力電圧Ｖ１が出力電圧Ｖ２を下回っているので、ダイオード４１は非導通であり、バイパス経路Ｓ１に電流が流れない。一方、変換回路３の動作が停止しているとき、入力電圧Ｖ１が出力電圧Ｖ２以上となるので、ダイオード４１が導通し、バイパス経路Ｓ１に電流が流れる。したがって、制御回路５は、電流センサ４３の検出結果により、変換回路３の動作が停止しているときにバイパススイッチ４をオンに制御することができる。
【００６６】
また、この構成では、制御回路５は、電流センサ４３で検出される電流の向きが逆向きであれば、バイパススイッチ４に異常が発生していると判定することができる。つまり、電流センサ４３で検出される電流の向きが逆向きとなるのは、変換回路３が動作しているにも関わらずバイパススイッチ４がオンになっている場合であり、バイパススイッチ４に異常が発生しているからである。
【００６７】
ここで、電流センサ４３をパッケージ１Ａの外側に配置する場合、電流センサ４３に接続される配線の長さが長くなるため、当該配線に流れる電流により誘起される電磁ノイズが電流センサ４３に影響を及ぼす可能性がある。このノイズ対策としてフィルタ回路を設けることが考えられる。しかし、この場合、フィルタ回路により電流センサ４３で検出される電流波形が鈍り、検出に要する時間が長くなってしまう。
【００６８】
一方、上記のように電流センサ４３をパッケージ１Ａに内蔵すれば、電流センサ４３に接続される配線の長さが短くなるので、配線インピーダンスを小さくすることができる。その結果、当該配線に流れる電流により誘起される電磁ノイズも低減されるので、ノイズ対策としてのフィルタ回路の容量を下げることができ、電流センサ４３が検出に要する時間を短くすることができる。
【００６９】
また、電流センサ４３は、バイパススイッチ４と一体に構成されていてもよい。たとえば図８Ｂに示すように、バイパススイッチ４がＩＧＢＴで構成されている場合、ＩＧＢＴのエミッタ端子に接続されるセンス端子ＳＴ１を設け、このセンス端子ＳＴ１を電流センサ４３としてもよい。つまり、センス端子ＳＴ１には、バイパススイッチ４のコレクタ−エミッタ間を流れる電流に比例した微小な電流が流れる。このため、この微小な電流によって生じるセンス端子ＳＴ１の出力を監視することで、バイパス経路Ｓ１を流れる電流を間接的に検出することが可能である。
【００７０】
なお、制御回路５とは別に、電流センサ４３の検出結果に応じてバイパススイッチ４を制御する過電流検出回路を設けてもよい。この場合、過電流検出回路は、パッケージ１Ａに内蔵されていてもよい。
【００７１】
＜変換回路＞
上述の電力変換装置１０では、変換回路３は昇圧型のＤＣ／ＤＣコンバータで構成されているが、他の構成であってもよい。以下、変換回路３の種々の構成について図９〜図１１を用いて説明する。なお、図９〜図１１では、電力変換装置１０の構成の一部の図示を省略している。
【００７２】
変換回路３は、たとえば図９に示すように、２つの昇圧回路３１，３２からなる、いわゆるシンメトリ形のＤＣ／ＤＣコンバータで構成されていてもよい。昇圧回路３１は、リアクトルＬ１と、ダイオードＤ１と、スイッチング素子Ｑ１とで構成されている。昇圧回路３２は、リアクトルＬ２と、ダイオードＤ２と、スイッチング素子Ｑ２とで構成されている。
【００７３】
リアクトルＬ１およびダイオードＤ１の直列回路は、高電位側の第１端子Ｔ１１と第２端子Ｔ２１との間に接続されている。リアクトルＬ２およびダイオードＤ２の直列回路は、低電位側の第１端子Ｔ１２と第２端子Ｔ２２との間に接続されている。また、ダイオードＤ１，Ｄ２は、互いに逆向きとなっている。
【００７４】
一対の第１端子Ｔ１１，Ｔ１２間には、入力キャパシタＣ１１，Ｃ１２の直列回路が接続されている。入力キャパシタＣ１１，Ｃ１２の接続点は、一対の第１端子Ｔ１１，Ｔ１２の中間に位置する端子Ｔ１３に接続されている。一対の第２端子Ｔ２１，Ｔ２２間には、出力キャパシタＣ２１，Ｃ２２の直列回路が接続されている。出力キャパシタＣ２１，Ｃ２２の接続点は、一対の第２端子Ｔ２１，Ｔ２２の中間に位置する端子Ｔ２３に接続されている。また、端子Ｔ１３および端子Ｔ２３には、スイッチング素子Ｑ１のソースと、スイッチング素子Ｑ２のドレインとが接続されている。
【００７５】
この電力変換装置１０は、昇圧回路３１をバイパスするバイパス経路Ｓ１と、昇圧回路３２をバイパスするバイパス経路Ｓ２とを有している。バイパス経路Ｓ１には、バイパススイッチ４Ａが設けられている。バイパス経路Ｓ２には、バイパススイッチ４Ｂが設けられている。バイパススイッチ４Ａ，４Ｂは、いずれもバイパススイッチ４と同じ機能を有する。また、バイパススイッチ４Ａ，４Ｂは、互いに逆向きとなっている。
【００７６】
この変換回路３は、制御回路５がスイッチング素子Ｑ１，Ｑ２を制御することにより、出力電圧Ｖ２が安定するように、入力電圧Ｖ１を昇圧して出力する。また、この電力変換装置１０では、制御回路５は、一対の第１端子Ｔ１１，Ｔ１２間に入力される電圧（入力電圧Ｖ１）が目標範囲に収まっているときに、バイパススイッチ４Ａ，４Ｂをオンにする制御を実行する。
【００７７】
上記の変換回路３を採用する電力変換装置１０において、本実施形態の半導体装置１は、変換回路３の２つのスイッチング素子Ｑ１，Ｑ２と、変換回路３の２つのダイオードＤ１，Ｄ２と、２つのバイパススイッチ４Ａ，４Ｂとを備える。また、本実施形態の半導体装置１は、これらが内蔵される１つのパッケージ１Ａを備える。なお、ダイオードＤ１，Ｄ２をパッケージ１Ａに内蔵するか否かは任意である。
【００７８】
また、変換回路３は、たとえば図１０に示すように、降圧型のＤＣ／ＤＣコンバータで構成されていてもよい。この変換回路３は、リアクトルＬ１と、ダイオードＤ１と、スイッチング素子Ｑ１とで構成されている。リアクトルＬ１の両端のうち、第１端はダイオードＤ１のカソードに接続され、第２端は高電位側の第２端子Ｔ２１に接続されている。ダイオードＤ１のアノードは、低電位側の第１端子Ｔ１２および第２端子Ｔ２２に接続されている。スイッチング素子Ｑ１のソースは、リアクトルＬ１の第１端およびダイオードＤ１のカソードに接続されている。スイッチング素子Ｑ１のドレインは、高電位側の第１端子Ｔ１１に接続されている。
【００７９】
バイパススイッチ４のソースは、高電位側の第２端子Ｔ２１およびリアクトルＬ１の第２端に接続されている。バイパススイッチ４のドレインは、高電位側の第１端子Ｔ１１およびスイッチング素子Ｑ１のドレインに接続されている。また、ダイオード４１（寄生ダイオード）は、アノードが高電位側の第２端子Ｔ２１に、カソードが高電位側の第１端子Ｔ１１に接続されている。
【００８０】
この変換回路３は、制御回路５がスイッチング素子Ｑ１を制御することにより、出力電圧Ｖ２が安定するように、入力電圧Ｖ１を降圧して出力する。また、この電力変換装置１０では、制御回路５は、一対の第１端子Ｔ１１，Ｔ１２間に入力される電圧（入力電圧Ｖ１）が目標範囲に収まっているときに、バイパススイッチ４をオンにする制御を実行する。たとえば、制御回路５は、「入力電圧Ｖ１が目標電圧以下である」ときに「入力電圧Ｖ１が目標範囲に収まっている」として、バイパススイッチ４をオンにする。
【００８１】
上記の変換回路３を採用する電力変換装置１０において、本実施形態の半導体装置１は、変換回路３のスイッチング素子Ｑ１と、変換回路３のダイオードＤ１と、バイパススイッチ４と、これらが内蔵される１つのパッケージ１Ａとを備える。なお、ダイオードＤ１をパッケージ１Ａに内蔵するか否かは任意である。
【００８２】
さらに、変換回路３は、たとえば図１１に示すように、双方向チョッパ回路で構成されていてもよい。この変換回路３は、リアクトルＬ１と、２つのスイッチング素子Ｑ１，Ｑ２とで構成されている。リアクトルＬ１の両端のうち、第１端は高電位側の第１端子Ｔ１１に接続され、第２端はスイッチング素子Ｑ１のドレインおよびスイッチング素子Ｑ２のソースに接続されている。スイッチング素子Ｑ１のソースは、低電位側の第１端子Ｔ１２および第２端子Ｔ２２に接続されている。スイッチング素子Ｑ２のドレインは、高電位側の第２端子Ｔ２１に接続されている。
【００８３】
この変換回路３をバイパスするバイパス経路Ｓ１に設けられるバイパススイッチ４は、双方向スイッチである。ここでは、バイパススイッチ４はＲＢ−ＩＧＢＴであるが、たとえば双方向ＧａＮ、トライアックなどの他の双方向スイッチであってもよい。また、この電力変換装置１０では、直流電源６が蓄電池６１、負荷８が電力系統８１であるが、直流電源６および負荷８を限定する趣旨ではない。
【００８４】
この変換回路３は、制御回路５がスイッチング素子Ｑ１，Ｑ２を制御することにより、一対の第１端子Ｔ１１，Ｔ１２間に入力される直流電圧を変換して一対の第２端子Ｔ２１，Ｔ２２間に出力する機能を有する。また、この変換回路３は、さらに、一対の第２端子Ｔ２１，Ｔ２２間に入力される直流電圧を変換して一対の第１端子Ｔ１１，Ｔ１２間に出力する機能も有する。したがって、この電力変換装置１０では、蓄電池６１の充電および放電を行うことが可能である。
【００８５】
なお、一対の第２端子Ｔ２１，Ｔ２２間に入力される直流電圧を変換して一対の第１端子Ｔ１１，Ｔ１２間に出力する場合でも、上述の電力変換装置１０の構成を採用することが可能である。この場合は、上述の電力変換装置１０の説明において、一対の第１端子Ｔ１１，Ｔ１２と一対の第２端子Ｔ２１，Ｔ２２とを互いに読み替えればよい。
【００８６】
また、この変換回路３において、バイパススイッチ４は双方向スイッチでなくてもよく、ＭＯＳＦＥＴであってもよい。ここで、双方向の耐圧特性を有する双方向スイッチをバイパススイッチ４として用いる場合、変換回路３は、たとえば双方向型の昇降圧チョッパ回路で構成されているのが好ましい。
【００８７】
上記の変換回路３を採用する電力変換装置１０において、本実施形態の半導体装置１は、変換回路３の２つのスイッチング素子Ｑ１，Ｑ２と、バイパススイッチ４と、これらが内蔵される１つのパッケージ１Ａとを備える。
【００８８】
以上、本発明の実施形態に係る半導体装置１および電力変換装置１０について詳細に説明した。ただし、以上に説明した構成は、本発明の一例に過ぎず、本発明は上記の実施形態に限定されることはなく、上記実施形態以外であっても、本発明に係る技術的思想を逸脱しない範囲であれば、設計等に応じて種々の変更が可能である。
【００８９】
たとえば、本実施形態の半導体装置１では、変換回路３のダイオードＤ１をパッケージ１Ａに内蔵する構成であるが、少なくとも変換回路３のスイッチング素子Ｑ１が内蔵されていればよく、ダイオードＤ１は内蔵されていなくてもよい。また、本実施形態の半導体装置１は、変換回路３のスイッチング素子Ｑ１およびバイパススイッチ４のみならず、インバータ回路７もパッケージ１Ａに内蔵する構成であってもよい。また、電力変換装置１０は、いわゆるマルチストリング方式のパワーコンディショナである場合、複数のストリングにそれぞれ対応する複数の変換回路３を備える。この場合、本実施形態の半導体装置１は、複数の変換回路３のスイッチング素子Ｑ１を、１つのパッケージ１Ａに内蔵する構成であってもよい。
【符号の説明】
【００９０】
１０  電力変換装置
１  半導体装置
１４，１５，１６  接続端子
１Ａ  パッケージ
３  変換回路
４  バイパススイッチ
４１  ダイオード
４２  キャパシタ
４３  電流センサ
５  制御回路
Ｑ１，Ｑ２  スイッチング素子
Ｓ１，Ｓ２  バイパス経路
Ｓ１１  サブ経路
Ｔ１１，Ｔ１２  一対の第１端子
Ｔ２１，Ｔ２２  一対の第２端子
【図１】
2017017839.tif 000003
【図２】
2017017839.tif 000004
【図３】
2017017839.tif 000005
【図４】
2017017839.tif 000006
【図５】
2017017839.tif 000007
【図６】
2017017839.tif 000008
【図７】
2017017839.tif 000009
【図８】
2017017839.tif 000010
【図９】
2017017839.tif 000011
【図１０】
2017017839.tif 000012
【図１１】
2017017839.tif 000013