【手続補正書】
【提出日】平成17年12月1日(2005.12.1)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ビデオデータを記憶するための線形アドレス指定可能記憶装置をもつメモリと、
ビデオデータの多次元ブロックを指定する命令に応答して、メモリの記憶装置にアクセスし、命令に応答して、メモリの多数の非連続行からビデオデータの多次元ブロックをフェッチするためのプログラマブルビデオ直接メモリアクセス（video direct memory access, VDMA）制御装置とを含むシステム。
【請求項２】
命令が、ビデオデータブロックの行番号および列番号を指定する請求項１記載のシステム。
【請求項３】
命令が、ビデオブロックの各行間の記憶装置番号を示すジャンプパラメータを指定する請求項１記載のシステム。
【請求項４】
ＶＤＭＡ制御装置が、命令に応答して、メモリから宛先メモリへビデオデータをコピーする請求項１記載のシステム。
【請求項５】
命令が、メモリ内のビデオブロックの開始アドレスと宛先メモリ内の開始アドレスとを指定する請求項４記載のシステム。
【請求項６】
第1のバスを介してＶＤＭＡ制御装置へ命令を発行するためのプロセッサと、
第２のバスを介してＶＤＭＡ制御装置へ命令を発行するためのディジタル信号プロセッサとをさらに含む請求項１記載のシステム。
【請求項７】
内部メモリを含む動き推定装置と、ビデオデータブロック間の歪みメトリックを計算するための差分計算器とをさらに含み、ＶＤＭＡ制御装置が、命令に応答して、メモリから、動き推定装置の内部キャッシュへ、ビデオデータブロックをコピーする請求項１記載のシステム。
【請求項８】
プロセッサから直接メモリアクセス（direct memory access, DMA）命令を受信して、ビデオデータの多次元ブロックを転送することと、
命令に応答して、ビデオデータの多次元ブロックのためのソースアドレスの組と宛先アドレスの組とを生成し、ソースアドレスの組が、ソースメモリの多数の非連続行に対応することと、
命令に応答して、ソースアドレスおよび宛先アドレスにしたがって、ソースメモリから宛先メモリへビデオデータをコピーすることとを含む方法。
【請求項９】
ソースメモリおよび宛先メモリの各々が、線形アドレス指定可能記憶装置をもつ請求項８記載の方法。
【請求項１０】
命令が、ビデオデータブロックの行番号および列番号を指定し、アドレスの組を生成することが、行番号および列番号の関数として、ソースアドレスおよび宛先アドレスを計算することを含む請求項８記載の方法。
【請求項１１】
命令が、ビデオブロックの各行間のアドレス番号を示すジャンプパラメータを指定し、アドレスの組を生成することが、ジャンプパラメータの関数として、ソースアドレスおよび宛先アドレスを計算することを含む請求項８記載の方法。
【請求項１２】
命令が、ソースメモリ内のビデオブロックの開始ソースアドレスと宛先メモリ内の開始宛先アドレスとを指定する請求項８記載の方法。
【請求項１３】
ビデオデータをコピーすることが、命令に応答して、多数の行をもつビデオデータのブロック全体をフェッチすることを含む請求項８記載の方法。
【請求項１４】
命令を受信することが、第１のバスを介して命令を受信することを含む方法であって、ディジタル信号プロセッサから第２のバスを介して第２の命令を受信することをさらに含む請求項８記載の方法。
【請求項１５】
ビデオデータをコピーすることが、命令に応答して、ビデオデータを、動き推定装置の内部キャッシュへコピーすることを含む請求項８記載の方法。
【請求項１６】
符号化される候補のビデオブロックを記憶するための第１のメモリと、
符号化される候補のビデオブロックを含むビデオデータブロックの組を記憶するための第２のメモリと、
候補のビデオブロックとビデオブロックの組との差分メトリックを計算するための差分計算機と、
候補のビデオブロックとビデオブロックの組とをビデオメモリから第１のメモリおよび第２のメモリにそれぞれコピーするためのプログラマブルビデオ直接メモリアクセス（ＶＤＭＡ）制御装置であって、ビデオメモリ内に多数の非連続行で記憶されているビデオデータの多次元サーチ空間を特定する１つの直接メモリアクセス（ＤＭＡ）命令に応答して、ブロックの組を第２のメモリにコピーするＶＤＭＡ制御装置とを含む装置。
【請求項１７】
第２のメモリによって記憶されるビデオデータブロックの組が、完全なビデオデータフレームを含む請求項１６記載の装置。
【請求項１８】
差分計算器が、第１のメモリから候補のビデオブロックを、第２のメモリからビデオブロックの組の中の１つ以上のビデオブロックを読み出すためのアドレス生成論理を含む請求項１６記載の装置。
【請求項１９】
差分計算器が、第１のメモリから候補のビデオブロックを、第２のメモリからビデオブロックの組の中の１つ以上のビデオブロックを並列に読み出す請求項１８記載の装置。
【請求項２０】
命令が、ビデオデータのサーチ空間の行番号および列番号を指定する請求項１６記載の装置。
【請求項２１】
ビデオメモリが、ビデオデータを記憶するための複数の線形アドレス指定可能記憶装置を含む請求項１６記載の装置。
【請求項２２】
命令が、サーチ空間の各行間の記憶装置番号を示すジャンプパラメータを指定する請求項１６記載の装置。
【請求項２３】
命令が、ビデオメモリ内のサーチ空間の開始ソースアドレスと第２のメモリ内の開始宛先アドレスとを指定する請求項１６記載の装置。
【請求項２４】
第1のバスを介してＶＤＭＡ制御装置へ命令を発行するためのプロセッサと、
第２のバスを介してＶＤＭＡ制御装置へ命令を発行するためのディジタル信号プロセッサ（ＤＳＰ）とをさらに含む請求項１６記載の装置。
【請求項２５】
差分計算器が、サーチ命令に応答して、差分メトリックを計算し、各サーチ命令が、第２のメモリ内に記憶されているビデオデータの多次元領域を指定する請求項１６記載の装置。
【請求項２６】
サーチ命令を記憶し、かつサーチ命令を差分計算器へ送るための命令緩衝器をさらに含む請求項２５記載の装置。
【請求項２７】
プロセッサから直接メモリアクセス（ＤＭＡ）命令を受信して、ビデオデータの多次元ブロックへ転送するための手段と、
命令に応答して、ビデオデータの多次元ブロックのソースアドレスの組と宛先アドレスの組とを生成するための手段であって、ソースアドレスの組がソースメモリの多数の非連続行に対応する手段と、
ソースアドレスおよび宛先アドレスにしたがって、ソースメモリから宛先メモリへビデオデータをコピーするための手段とを含む装置。
【請求項２８】
ソースメモリおよび宛先メモリの各々が、線形アドレス指定可能記憶装置をもつ請求項２７記載の装置。
【請求項２９】
命令が、ビデオデータブロックの行番号および列番号を指定し、生成手段が、行番号および列番号の関数として、ソースアドレスおよび宛先アドレスを計算するための手段を含む請求項２７記載の装置。
【請求項３０】
命令が、ビデオブロックの各行間のアドレス番号を示すジャンプパラメータを指定し、生成手段が、ジャンプパラメータの関数として、ソースアドレスおよび宛先アドレスを計算するための手段を含む請求２７記載の装置。
【請求項３１】
命令が、ソースメモリ内のビデオブロックの開始ソースアドレスと、宛先メモリ内の開始宛先アドレスとを指定する請求項２７記載の装置。
【請求項３２】
受信手段が、第１のバスを介して命令を、ディジタル信号プロセッサから第２のバスを介して第２の命令を受信する請求項２７記載の装置。
【請求項３３】
コピー手段が、命令に応答して、ビデオデータを、動き推定装置の内部キャッシュへコピーするための手段を含む請求項２７記載の装置。