【手続補正書】
【提出日】平成17年11月11日(2005.11.11)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】  システムインターフェースを介して、システムから初期行アドレスを受け取る行アドレスレジスタであって、該システムインターフェースのディスプレイドライバ側に配置される行アドレスレジスタと、
該システムインターフェースの該ディスプレイドライバ側に配置され、かつ、該行アドレスレジスタから該初期行アドレスを受け取るように結合された行シーケンサであって、該初期行アドレスに基づいて、出力において一連の行アドレスを提供する行シーケンサと、
該行シーケンサの該出力に結合された入力と複数の出力ターミナルとを有する行デコーダであって、各行アドレスをデコードし、該出力ターミナルのうちの対応する出力ターミナル上に書き込み信号をアサートする行デコーダと
を備えた、ディスプレイドライバ回路。
【請求項２】  前記システムからの命令に応答して、前記行アドレスレジスタは、別の初期行アドレスを受け取るように動作可能である、請求項１に記載のディスプレイドライバ回路。
【請求項３】  前記行シーケンサは制御入力ターミナルを有しており、
該行シーケンサは、第１の制御信号の受信に応答して、前記一連の行アドレスのうち次のアドレスを出力し、
該行シーケンサは、第２の制御信号の受信に応答して、該別の初期行アドレスから始まる新しい一連の行アドレスを出力する、
請求項２に記載のディスプレイドライバ回路。
【請求項４】  出力において一連のパスアドレスを供給するデータパスシーケンサと、
該データパスシーケンサに結合されたアドレス入力ターミナルセットと、データ入力ターミナルセットと、第１のデータ出力ターミナルセットと、第２のデータ出力ターミナルセットとを有するデータルータであって、該一連のパスアドレスの受信に応答して、該データ入力ターミナルセットを該第１のデータ出力ターミナルセットおよび該第２のデータ出力ターミナルセットに選択的に結合するデータルータと
をさらに備えた、請求項１に記載のディスプレイドライバ回路。
【請求項５】  出力において一連のサブ行アドレスを供給するサブ行シーケンサと、
該サブ行シーケンサの該出力に結合された入力と複数の出力ターミナルとを有するサブ行デコーダであって、各サブ行アドレスをデコードし、該出力ターミナルのうちの対応する出力ターミナル上に書き込み信号をアサートする、サブ行デコーダと
をさらに備えた、請求項１に記載のディスプレイドライバ回路。
【請求項６】  出力において一連のパスアドレスを供給するデータパスシーケンサと、
該データパスシーケンサに結合されたアドレス入力ターミナルセットと、データ入力ターミナルセットと、第１のデータ出力ターミナルセットと、第２のデータ出力ターミナルセットとを有するデータルータであって、該一連のパスアドレスの受信に応答して、該データ入力ターミナルセットを該第１のデータ出力ターミナルセットおよび該第２のデータ出力ターミナルセットに選択的に結合するデータルータと
をさらに備えた、請求項５に記載のディスプレイドライバ回路。
【請求項７】  前記一連の行アドレスは、単調に増加する一連の行アドレスを含む、請求項１に記載のディスプレイドライバ回路。
【請求項８】  前記行シーケンサは一連のサブ行アドレスを供給し、
前記行デコーダはサブ行デコーダを含む、
請求項１に記載のディスプレイドライバ回路。
【請求項９】  データおよび該データが書き込まれるべき表示アドレスを提供するシステムに結合され、複数の出力ターミナルを有するディスプレイドライバ回路において、ディスプレイを駆動する方法であって、
該システムから第１の初期行アドレスを受け取るステップと、
該第１の初期行アドレスに基づいて一連の行アドレスを生成するステップと、
該一連の行アドレスのうちの各行アドレスをデコードするステップと、
該複数の出力ターミナルのうちの第１のグループ上に一連の書き込み信号をアサートするステップであって、該第１のグループの各出力ターミナルが関連する行アドレスに対応する、ステップと
を包含する、方法。
【請求項１０】  前記ディスプレイを駆動する方法は、
別の初期行アドレスを受け取るステップと、
該別の初期行アドレスに基づき別の一連の行アドレスを生成するステップと、
をさらに包含する、請求項９に記載の方法。
【請求項１１】  前記ディスプレイドライバ回路は、サブ部分単位で書き込み可能な行を有するディスプレイのサブ行にデータをルーティングし、前記方法は、
一連のパスアドレスを生成するステップと、
該パスアドレスに対応するサブ行にデータをルーティングするステップと
をさらに包含する、請求項９に記載の方法。
【請求項１２】  一連のサブ行アドレスを生成するステップと、
該一連のサブ行アドレスのうちの各サブ行アドレスをデコードするステップと、
該複数の出力ターミナルのうちの第２のグループ上に書き込み信号をアサートするステップであって、該第２のグループの各出力ターミナルがデコードされた特定のサブ行アドレスに対応する、ステップと
をさらに包含する、請求項１１に記載の方法。
【請求項１３】  一連のサブ行アドレスを生成するステップと、
該一連のサブ行アドレスのうちの各サブ行アドレスをデコードするステップと、
該複数の出力ターミナルのうちの第２のグループ上に書き込み信号をアサートするステップであって、該第２のグループの各出力ターミナルが関連するサブ行アドレスに対応する、ステップと
をさらに包含する、請求項９に記載の方法。
【請求項１４】  前記一連の行アドレスを生成するステップは、
第１のアレイ書き込みコマンドに応答して前記初期行アドレスを出力するステップと、
該初期行アドレスに基づき第２の行アドレスを生成するステップと、
第２のアレイ書き込みコマンドに応答して該第２の行アドレスを出力するステップと
を包含する、請求項９に記載の方法。
【請求項１５】  前記別の一連の行アドレスを生成するステップは、
前記別の初期行アドレスを出力するステップと、
該別の初期行アドレスに基づき第２の行アドレスを生成するステップと、
アレイ書き込みコマンドに応答して該第２の行アドレスを出力するステップと
を包含する、請求項１０に記載の方法。
【請求項１６】  データおよび該データが書き込まれるべき表示アドレスを提供するシステムに結合され、複数の出力ターミナルを有するディスプレイドライバ回路において、ディスプレイを駆動する方法であって、
該システムから第１の初期行アドレスを受け取るステップと、
該第１の初期行アドレスに基づいて一連のサブ行アドレスを生成するステップと、
該一連のサブ行アドレスのうちの各サブ行アドレスをデコードするステップと、
該複数の出力ターミナル上に一連の書き込み信号をアサートするステップであって、各出力ターミナルが関連するサブ行アドレスに対応する、ステップと
を包含する、方法。
【請求項１７】  前記ディスプレイを駆動する方法は、
別の初期行アドレスを受け取るステップと、
該別の初期サブ行アドレスに基づき別の一連のサブ行アドレスを生成するステップと、
をさらに包含する、請求項１６に記載の方法。
【請求項１８】  前記一連の行アドレスは、不連続の一連の行アドレスを含む、請求項１に記載のディスプレイドライバ回路。
【請求項１９】  前記システムからオプコード命令を受け取り、該オプコード命令に依存して、制御信号を前記行アドレスレジスタおよび行シーケンサに提供する命令デコーダをさらに備えた、請求項１に記載のディスプレイドライバ回路。
【請求項２０】  前記命令デコーダは、少なくとも２ビットのオプコードを受け取る少なくとも２つの入力ターミナルを含む、請求項１９に記載のディスプレイドライバ回路。
【請求項２１】  第１のオプコード命令に応答して、前記行アドレスレジスタが前記システムから前記初期行アドレスをロードするように、前記命令デコーダは制御信号を前記行アドレスレジスタに提供する、請求項１９に記載のディスプレイドライバ回路。
【請求項２２】  第２のオプコード命令に応答して、前記行シーケンサが前記一連の行アドレスにおける次の行アドレスを出力するように、前記命令デコーダは制御信号を前記行シーケンサに提供する、請求項２１に記載のディスプレイドライバ回路。
【請求項２３】  前記第２のオプコード命令が前記ディスプレイドライバ回路から前記ディスプレイにデータを出力されるようにする、請求項２２に記載のディスプレイドライバ回路。
【請求項２４】  前記行アドレスレジスタに結合された複数のデータ入力ターミナルと、
該複数のデータ入力ターミナルに結合されたデータレジスタであって、前記システムからデータを受け取り、保持するデータレジスタとをさらに備えており、
第１のオプコード命令に応答して、前記システムにより前記データ入力ターミナル上でアサートされている該データが前記データレジスタにロードされるように、該命令デコーダは該データレジスタに制御信号を提供する、請求項１９に記載のディスプレイドライバ回路。
【請求項２５】 第２のオプコード命令に応答して、前記データ入力ターミナル上でアサートされている初期行アドレスが前記行アドレスレジスタにロードされるように、該命令デコーダは該行アドレスレジスタに制御信号を提供する、請求項２４に記載のディスプレイドライバ回路。
【請求項２６】  第３のオプコード命令に応答して、前記データレジスタ内に格納されている前記データを複数の出力ターミナル上で該データレジスタがアサートするように、該命令デコーダは該データレジスタに制御信号を提供する、請求項２５に記載のディスプレイドライバ回路。
【請求項２７】  前記第３のオプコード命令に応答して、前記行シーケンサが前記一連の行アドレスにおける次のアドレスを出力するように、前記命令デコーダは制御信号を該行シーケンサにさらに提供する、請求項２６に記載のディスプレイドライバ回路。