【手続補正書】
【提出日】平成17年11月28日(2005.11.28)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
不揮発性メモリ記憶ユニットのデータ内容を読み出す方法において、
読み出し間隔の間、一組の検知電圧波形を前記メモリ記憶ユニットの端子に印加するステップと、
前記読み出し間隔の間、前記メモリ記憶ユニットのデータ内容に関連するパラメータ値を測定するステップであって、前記パラメータに関連する前記測定値がノイズ成分の寄与を含む測定するステップと、
前記読み出し間隔の間、時折の刺激を前記メモリ記憶ユニットに印加するステップであって、前記刺激のレベルが前記パラメータ値に影響を与え、それによって前記ノイズ成分の寄与が減少するものである印加するステップと、
を備える方法。
【請求項２】
前記パラメータは、電流である請求項１記載の方法。
【請求項３】
前記パラメータは、電圧である請求項１記載の方法。
【請求項４】
前記パラメータは、時間である請求項１記載の方法。
【請求項５】
前記パラメータは、周波数である請求項１記載の方法。
【請求項６】
前記メモリ記憶ユニットはフローティングゲートトランジスタであり、パラメータ値を測定する前記ステップは非周期電圧を前記トランジスタの第１のコントロールゲートに印加するステップを備え、さらに、前記トランジスタの第１と第２のソース／ドレイン領域間で前記パラメータを測定する請求項１記載の方法。
【請求項７】
前記時折の刺激は、周期電圧波形である請求項６記載の方法。
【請求項８】
前記フローティングゲートトランジスタは選択ゲートをさらに含み、前記時折の刺激を前記選択ゲートに印加する請求項７記載の方法。
【請求項９】
前記時折の刺激を前記トランジスタの前記第１のコントロールゲートに印加する請求項７記載の方法。
【請求項１０】
前記時折の刺激を前記トランジスタの基板に印加する請求項７記載の方法。
【請求項１１】
前記フローティングゲートトランジスタは２層フローティングゲートを有し、前記２層フローティングゲートの第１の層の上に前記第１のコントロールゲートを配置し、前記２層フローティングゲートの第２の層の上に第２のコントロールゲートをさらに備え、さらに、前記選択ゲートが前記２つのコントロールゲートの間にあるように構成される請求項１０記載の方法。
【請求項１２】
前記周期電圧は、正弦波形を有する請求項７記載の方法。
【請求項１３】
前記周期電圧は、方形波形を有する請求項７記載の方法。
【請求項１４】
前記周期電圧は、台形波形を有する請求項７記載の方法。
【請求項１５】
前記パラメータは、前記フローティングゲートトランジスタのチャネル領域で流れる電流である請求項６記載の方法。
【請求項１６】
前記パラメータは、所定の電流の確立に必要な電圧である請求項６記載の方法。
【請求項１７】
前記時折の刺激は、単一の電圧パルスである請求項６記載の方法。
【請求項１８】
前記読み出し間隔は、第１の段と、第２の後続する段とを備え、パラメータを測定する前記ステップを前記第２の段の間に実行し、一組の検知電圧波形を印加するステップが前記第１の段の間に始まる請求項６記載の方法。
【請求項１９】
前記時折の刺激は、複数の電圧パルスである請求項１８記載の方法。
【請求項２０】
前記時折の刺激を前記第２の段の間に印加する請求項１８記載の方法。
【請求項２１】
前記時折の刺激を前記第１の段の間に印加する請求項１８記載の方法。
【請求項２２】
前記メモリ記憶ユニットは磁気メモリセルであり、前記時折の刺激は磁場である請求項１記載の方法。
【請求項２３】
前記メモリ記憶ユニットは、分子トランジスタメモリ記憶ユニットである請求項１記載の方法。
【請求項２４】
前記メモリ記憶ユニットは、単電子トランジスタメモリ記憶ユニットである請求項１記載の方法。
【請求項２５】
前記メモリ記憶ユニットは、ナノトランジスタメモリ記憶ユニットである請求項１記載の方法。
【請求項２６】
時折の刺激を印加する前記ステップを誤り制御符号化の結果に応じて呼び出す請求項１記載の方法。
【請求項２７】
前記読み出し間隔は、第１の部分と、後続する第２の部分とを備える請求項１記載の方法であって、前記一組の検知電圧波形を印加するステップが、
前記読み出し間隔の前記第１の部分の間、第１の組の検知電圧波形を前記メモリ記憶ユニットの端子に印加するステップと、
前記読み出し間隔の前記第２の部分の間、第２の組の検知電圧波形を前記メモリ記憶ユニットの端子に印加するステップと、を備え、
前記パラメータ値を測定する前記ステップが、
前記読み出し間隔の前記第１の部分の間、前記メモリ記憶ユニットの前記データ内容に関連するパラメータ値を測定するステップと、
前記読み出し間隔の前記第２の部分の間、前記メモリ記憶ユニットの前記データ内容に関連するパラメータ値を測定するステップと、を備え、さらに、
前記読み出し間隔の前記第１の部分の間、前記メモリ記憶ユニットの前記データ内容に関連するパラメータ値を測定するステップに応じて、前記読み出し間隔の前記第２の部分の間、時折の刺激を印加する前記ステップを実行する方法。
【請求項２８】
時折の刺激を印加する前記ステップを誤り制御符号化の結果に応じて呼び出す請求項２７記載の方法。
【請求項２９】
不揮発性メモリを作動する方法において、
ある間隔中に一組の電圧を前記不揮発性メモリの記憶ユニットに印加するステップと、
前記一組の電圧に応じて前記記憶ユニットの通電特性を確定するステップであって、前記一組の電圧が検知電圧条件と前記検知電圧条件とは異なる時折の刺激成分を含む確定するステップと、
を備える方法。
【請求項３０】
通電特性を確定する前記ステップは、電流を測定するステップを備える請求項２９記載の方法。
【請求項３１】
通電特性を確定する前記ステップは、電圧を測定するステップを備える請求項２９記載の方法。
【請求項３２】
通電特性を確定する前記ステップは、時間を測定するステップを備える請求項２９記載の方法。
【請求項３３】
通電特性を確定する前記ステップは、周波数を測定するステップを備える請求項２９記載の方法。
【請求項３４】
前記メモリ記憶ユニットはフローティングゲートトランジスタであり、さらに、前記組の電圧は非周期電圧を前記トランジスタの第１のコントロールゲートに印加するステップをさらに含み、さらに、通電特性を確定する前記ステップは前記トランジスタの第１と第２のソース／ドレイン領域間のパラメータを読み出し間隔の間測定するステップを含む請求項２９記載の方法。
【請求項３５】
前記時折の刺激を前記トランジスタの前記コントロールゲートに印加する請求項３４記載の方法。
【請求項３６】
前記時折の刺激を前記トランジスタの基板に印加する請求項３４記載の方法。
【請求項３７】
前記フローティングゲートトランジスタは選択ゲートをさらに備え、前記時折の刺激を前記選択ゲートに印加する請求項３４記載の方法。
【請求項３８】
前記フローティングゲートトランジスタは２層フローティングゲートを有し、前記２層フローティングゲートの第１の層の上に前記第１のコントロールゲートを配置し、前記２層フローティングゲートの第２の層の上に第２のコントロールゲートをさらに備え、さらに、前記選択ゲートが前記２つのコントロールゲートの間にあるように構成される請求項３７記載の方法。
【請求項３９】
前記パラメータは、前記フローティングゲートトランジスタのチャネル領域で流れる電流である請求項３４記載の方法。
【請求項４０】
前記パラメータは、所定の電流の確立に必要な電圧である請求項３４記載の方法。
【請求項４１】
前記読み出し間隔は、第１の段と、第２の後続する段とを備え、パラメータを測定する前記ステップを前記第２の段の間に実行し、一組の検知電圧波形を印加するステップが前記第１の段の間に始まる請求項３４記載の方法。
【請求項４２】
前記時折の刺激を前記第２の段の間に印加する請求項４１記載の方法。
【請求項４３】
前記時折の刺激を前記第１の段の間に印加する請求項４１記載の方法。
【請求項４４】
前記時折の刺激は、正弦波形を有する電圧である請求項２９記載の方法。
【請求項４５】
前記時折の刺激は、方形波形を有する電圧である請求項２９記載の方法。
【請求項４６】
前記時折の刺激は、台形波形を有する電圧である請求項２９記載の方法。
【請求項４７】
前記メモリ記憶ユニットは磁気メモリセルであり、前記時折の刺激は磁場である請求項２９記載の方法。
【請求項４８】
前記メモリ記憶ユニットは、分子トランジスタメモリ記憶ユニットである請求項２９記載の方法。
【請求項４９】
前記メモリ記憶ユニットは、単電子トランジスタメモリ記憶ユニットである請求項２９記載の方法。
【請求項５０】
前記メモリ記憶ユニットは、ナノトランジスタメモリ記憶ユニットである請求項２９記載の方法。
【請求項５１】
前記記憶ユニットの通電特性を確定するステップが、
前記一組の電圧に応じて前記記憶ユニットの通電特性を第１に確定するステップと、
次いで、前記一組の電圧に応じて前記記憶ユニットの通電特性を第２に確定するステップと、を備え、第２に確定する前記ステップの間にだけ前記時折の刺激成分を印加する請求項２９記載の方法。
【請求項５２】
前記記憶ユニットの通電特性を次いで第２に確定する前記ステップが誤り制御符号化の結果に応じて行われる請求項５１記載の方法。
【請求項５３】
不揮発性メモリにおいて、
メモリ記憶ユニットと、
一組の読み出し電圧に応じて前記メモリ記憶ユニットの状態を確定するための前記メモリ記憶ユニットと接続されたセンス増幅器と、
前記一組の読み出し電圧を前記メモリ記憶ユニットに印加するために前記メモリ記憶ユニットと接続されたドライバであって、前記一組の読み出し電圧が、
検知電圧条件と、
前記検知電圧条件とは異なる時折の刺激の電圧条件と、を備えるドライバと、
を備える不揮発性メモリ。
【請求項５４】
電流を検知することにより前記センス増幅器が作動する請求項５３記載のメモリ。
【請求項５５】
電圧を検知することにより前記センス増幅器が作動する請求項５３記載のメモリ。
【請求項５６】
前記メモリ記憶ユニットはフローティングゲートトランジスタであり、前記検知電圧条件は電圧を前記トランジスタの第１のコントロールゲートに印加する条件を含み、前記センス増幅器は前記トランジスタの第１と第２のソース／ドレイン領域間のパラメータを測定する請求項５３記載のメモリ。
【請求項５７】
前記時折の刺激の電圧条件を前記トランジスタのコントロールゲートに印加する請求項５６記載のメモリ。
【請求項５８】
前記時折の刺激の電圧条件を前記トランジスタの基板に印加する請求項５６記載のメモリ。
【請求項５９】
前記フローティングゲートトランジスタは選択ゲートをさらに備え、前記時折の刺激の電圧条件を前記選択ゲートに印加する請求項５６記載のメモリ。
【請求項６０】
前記フローティングゲートトランジスタは２層フローティングゲートを有し、前記２層フローティングゲートの第１の層の上に前記第１のコントロールゲートを配置し、前記２層フローティングゲートの第２の層の上に第２のコントロールゲートをさらに備え、さらに、前記選択ゲートが前記２つのコントロールゲートの間にあるように構成される請求項５９記載のメモリ。
【請求項６１】
前記パラメータは、前記フローティングゲートトランジスタのチャネル領域で流れる電流である請求項５６記載のメモリ。
【請求項６２】
前記パラメータは、所定の電流の確立に必要な電圧である請求項５６記載のメモリ。
【請求項６３】
前記時折の刺激の電圧条件は、方形波形を有する周期電圧である請求項５３記載のメモリ。
【請求項６４】
前記時折の刺激の電圧条件は、台形波形を有する周期電圧である請求項５３記載のメモリ。
【請求項６５】
前記センス増幅器および前記ドライバと結合される誤り制御符号部をさらに備え、前記ドライバが、前記誤り制御符号部からの制御信号に応じて前記時折の刺激の電圧条件を印加する請求項５３記載のメモリ。
【請求項６６】
前記メモリ記憶ユニットは磁気メモリセルであり、前記時折の刺激は磁場である請求項５３記載のメモリ。
【請求項６７】
前記メモリ記憶ユニットは、分子トランジスタメモリ記憶ユニットである請求項５３記載のメモリ。
【請求項６８】
前記メモリ記憶ユニットは、単電子トランジスタメモリ記憶ユニットである請求項５３記載のメモリ。
【請求項６９】
前記メモリ記憶ユニットは、ナノトランジスタメモリ記憶ユニットである請求項５３記載のメモリ。
【請求項７０】
前記メモリ記憶ユニットは、１つの構成メンバーである記憶ユニットのアレイを前記不揮発性メモリが備える請求項５３記載のメモリであって、
前記ドライバのうちの１つと、前記メモリ記憶ユニットを含む前記アレイの一部との間で接続されたブースタラインをさらに備え、これにより、前記時折の刺激の電圧条件が印加されるメモリ。