【事件の表示】
　特願２００５−　　１３０９「半導体装置の製造方法」拒絶査定不服審判事件〔平成１８年　７月２０日出願公開、特開２００６−１９０８１１〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は、平成１７年１月６日に特許出願され、平成２１年１１月２５日付けで拒絶査定がなされ、これに対し、平成２２年２月２５日に審判請求がされた。その後当審において、平成２３年１０月１７日付けで拒絶理由が通知され、平成２３年１２月１９日に意見書及び手続補正書が提出されたものである。
　
第２　当審の拒絶理由
　当審において平成２３年１０月１７日付けで通知した拒絶の理由の概要は、本願の請求項１ないし１０に係る発明は、その出願前に頒布された「特開平７−３８００３号公報 」（以下「引用例１」という。）に記載された発明及び周知の技術事項に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない、というものである。
　
第３　本願発明
　本願の請求項１ないし８に係る発明は、平成２３年１２月１９日に提出された手続補正書により補正された明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項１ないし８に記載された事項により特定されるとおりのものであり、そのうちの請求項１に係る発明（以下「本願発明」という。） は、その請求項１に記載された事項により特定される次のとおりのものである。
「【請求項１】
　有機金属気相成長法により強誘電体膜を形成する工程と、
　前記強誘電体膜表面に形成された高さ１０〜２０ｎｍの凸部を有する凹凸における凹部を埋め、前記凸部が露出する程度の厚さの埋め込み層を形成する工程と、
　前記埋め込み層上から、前記埋め込み層上に露出した前記強誘電体膜表面の凸部をエッチングすることにより、前記強誘電体膜表面の凸部頂上を除去して、凸部が高さ３〜５ｎｍ程度になり、前記強誘電体膜表面を平坦化して、表面モホロジーを改善する工程と、
　前記強誘電体膜表面に残存する前記埋め込み層を除去する工程と
　を有する
　ことを特徴とする半導体装置の製造方法。」
　
第４　引用例の記載と引用発明
（１）引用例１の記載
　引用例１には、「強誘電体薄膜の製造方法」（発明の名称）に関して、図１ないし５とともに、以下の事項が記載されている（下線は当審で付加したもの。以下同じ。）。
　
「【０００１】
【産業上の利用分野】本発明は強誘電体薄膜の製造方法に関する。さらに詳しくは、
不揮発メモリ素子
に用いられる強誘電体薄膜の製造方法
「【０００５】このような強誘電体薄膜の製造方法としては、真空蒸着法、スパッタ法、ゾルゲル法、
有機金属化学気相成長法（ＭＯＣＶＤ法）
強誘電体薄膜の表面に凹凸が生じる
【０００６】
【発明が解決しようとする課題】強誘電体薄膜に電界を印加するために強誘電体薄膜表面に
上部電極を形成する際、強誘電体薄膜の表面に凹凸があると
問題があった
【０００７】
【課題を解決するための手段及び作用】かくしてこの発明によれば、基板上に少なくとも強誘電体薄膜を含む複数の膜を成膜する強誘電体素子の製造方法であって、前記強誘電体薄膜を成膜した後、
該強誘電体薄膜の表面をエッチングすることによって平坦化する
【０００８】本発明に使用することのできる
強誘電体材料には、ＰＺＴ（チタン酸ジルコン酸鉛）
Ｂｉ
4 
Ｔｉ
3 
Ｏ
12
（チタン酸ビスマス）
【０００９】上記に示した
強誘電体材料は
有機金属化学気相成長法（ＭＯＣＶＤ法）
で成膜する
【００１０】これらの方法で成膜された強誘電体薄膜は、結晶化させるために赤外線高速アニール法、マッフル炉を使用したアニール法等の熱処理に付される。…。このようにして
熱処理が施された強誘電体薄膜の表面には、通常200〜300Åの深さの凹凸
【００１１】そこで本発明では、
この凹凸をなくすために強誘電体薄膜の表面をエッチングする
【００１２】…。以上の条件でエッチングすると、強誘電体の種類によっても相違するが、約10〜1000Åエッチングされて、
凹凸を約10分の１の５〜50Åにする
「【００１４】ここで、本発明に使用することのできる
基板としては
シリコン基板を使用
「【００１７】
【実施例】
以下図１〜５を参照して本発明の実施例を説明する。
実施例１
図１は、本発明の強誘電体薄膜の製造方法の実施例を説明するための概略断面構造図である。図中、１はｎ型シリコン基板、２はｎ型シリコン基板１の表面に形成されたＳｉ熱酸化膜、３はＳｉ熱酸化膜２上に形成されたＴｉ膜、４はＴｉ膜３上に形成されたＰｔ下部電極、５はＰｔ下部電極４上に形成されたＰＺＴからなる強誘電体薄膜である。
【００１８】以下強誘電体薄膜の製造方法を説明する。
まず、ｎ型のシリコン基板１の表面に熱酸化法で膜厚2000ÅのＳｉ熱酸化膜２を形成し、…。
【００１９】次に、Ｐｔ膜４上に、ＰＺＴからなる強誘電体薄膜５を膜厚3000ÅでＲＦマグネトロンスパッタ法によって形成した。…。
【００２０】…。このように成膜した強誘電体薄膜の表面には、深さ200〜300Åの凹凸が確認された。
【００２１】…。15分間のエッチングを行った後、強誘電体薄膜５の膜厚は2000Åであった。このようにして作製した強誘電体薄膜５の表面は非常に平坦になっており、表面の凹凸は20Åであった。」
　
（２）引用発明
　以上をまとめると、引用例１には次の発明（以下「引用発明」という。）が記載されているものと認められる。
「基板としてシリコン基板を使用し、有機金属化学気相成長法により強誘電体薄膜を形成する工程と、 
　前記強誘電体薄膜の表面に生じた凹凸をなくすために前記強誘電体薄膜の表面をエッチングすることによって平坦化して、凹凸を約10分の１の５〜50Åにする工程と、 
　を有する不揮発メモリ素子に用いられる強誘電体薄膜の製造方法。」 
　
第５　対比
　本願発明と引用発明とを対比する。
（ア）引用発明の「強誘電体薄膜の製造方法」は、「基板として、シリコン基板を使用し」、「不揮発メモリ素子に用いられる強誘電体薄膜の製造方法」であるから、本願発明と引用発明とは、「半導体装置の製造方法」である点で一致する。
（イ）引用発明の「有機金属化学気相成長法」、「強誘電体薄膜」は、それぞれ本願発明の「有機金属気相成長法」、「強誘電体膜」に相当する。
（ウ）「モホロジー」すなわち「morphology」とは「形態、構造」を意味し、引用発明は、「前記強誘電体薄膜の表面に生じた凹凸をなくすために前記強誘電体薄膜の表面をエッチングすることによって平坦化して、凹凸を約10分の１の５〜50Åにする工程」を有するから、本願発明と引用発明とは、「強誘電体膜表面を平坦化して、表面モホロジーを改善する工程」を有するといえる点で共通している。
　
　したがって、本願発明と引用発明との一致点及び相違点は次のとおりである。
＜一致点＞
　「有機金属気相成長法により強誘電体膜を形成する工程と、
　エッチングすることにより、前記強誘電体膜表面を平坦化して、表面モホロジーを改善する工程と
　を有する半導体装置の製造方法。」
　
＜相違点＞
　本願発明は、「前記強誘電体膜表面に形成された高さ１０〜２０ｎｍの凸部を有する凹凸における凹部を埋め、前記凸部が露出する程度の厚さの埋め込み層を形成する工程と、　前記埋め込み層上から、前記埋め込み層上に露出した前記強誘電体膜表面の凸部をエッチングすることにより、前記強誘電体膜表面の凸部頂上を除去して、凸部が高さ３〜５ｎｍ程度になり、前記強誘電体膜表面を平坦化して、表面モホロジーを改善する工程と、　前記強誘電体膜表面に残存する前記埋め込み層を除去する工程」とを有するのに対し、引用発明は、「前記強誘電体薄膜の表面に生じた凹凸をなくすために前記強誘電体薄膜の表面をエッチングすることによって平坦化して、凹凸を約10分の１の５〜50Å」にしており、「埋め込み層を形成する工程」、「『前記埋め込み層上から、前記埋め込み層上に露出した前記強誘電体膜表面の凸部をエッチングすることにより、前記強誘電体膜表面の凸部頂上を除去して』、『前記強誘電体膜表面を平坦化して、表面モホロジーを改善する工程』」、及び「前記埋め込み層を除去する工程」を備えていない点。
　
第６　当審の判断
１　上記＜相違点＞を次のように＜相違点１＞及び＜相違点２＞に分けて、以下で検討する。
＜相違点１＞
　本願発明は、「前記強誘電体膜表面に形成された凹凸における凹部を埋め、前記凸部が露出する程度の厚さの埋め込み層を形成する工程と、　前記埋め込み層上から、前記埋め込み層上に露出した前記強誘電体膜表面の凸部をエッチングすることにより、前記強誘電体膜表面の凸部頂上を除去して、前記強誘電体膜表面を平坦化して、表面モホロジーを改善する工程と、　前記強誘電体膜表面に残存する前記埋め込み層を除去する工程」とを有するのに対し、引用発明は、「前記強誘電体薄膜の表面に生じた凹凸をなくすために前記強誘電体薄膜の表面をエッチングすることによって平坦化」しており、「凹凸における凹部を埋め、前記凸部が露出する程度の厚さの埋め込み層を形成する工程」、「前記埋め込み層上から、前記埋め込み層上に露出した前記強誘電体膜表面の凸部をエッチングすることにより、前記強誘電体膜表面の凸部頂上を除去」して、表面モホロジーを改善する工程、及び「前記強誘電体膜表面に残存する前記埋め込み層を除去する工程」を備えていない点。
＜相違点２＞
　強誘電体膜表面に形成された凹凸における凸部の高さに関し、本願発明では、「前記強誘電体膜表面に形成された『高さ１０〜２０ｎｍの凸部を有する凹凸』における凹部を埋め、前記凸部が露出する程度の厚さの埋め込み層を形成する工程」を有し、「前記強誘電体膜表面を平坦化して、表面モホロジーを改善する工程」で「凸部が高さ３〜５ｎｍ程度」になるのに対し、引用発明は、「平坦化して、凹凸を約10分の１の５〜50Å」にするものである点。
　
　以下、＜相違点１＞及び＜相違点２＞について検討する。
（１）相違点１について
（ア）基板上に形成された膜表面を平坦化して、表面モホロジーを改善する工程を有する半導体装置の製造方法において、前記膜表面に形成された凹凸における凹部を埋め、前記凸部が露出する程度の厚さの埋め込み層を形成する工程と、前記埋め込み層上から、前記埋め込み層上に露出した前記膜表面の凸部をエッチングすることにより、前記膜表面の凸部頂上を除去して、前記膜表面を平坦化して、表面モホロジーを改善する工程と、前記膜表面に残存する前記埋め込み層を除去する工程とを有するものは、下記周知文献１ないし周知文献３に記載されているように、当業者において周知の技術事項である。
　
（ａ）周知文献１：特開平８−３３０２８４号公報
　周知文献１には、図４とともに以下の記載がある。
・「【０００１】
【産業上の利用分野】
　本発明は、絶縁膜の平坦化方法に関し、従来のエッチバック法による平坦化方法に比べてウェハ面にわたりより一層均一に絶縁膜を平坦化できる方法に関するものである。」
・「【００１８】
【実施例】以下、添付図面を参照し、実施例に基づいて本発明をより詳細に説明する。図４（ａ）から（ｄ）は、本発明に係る絶縁膜の平坦化方法の実施を各段階毎に説明するための基板断面図である。図４（ａ）から（ｄ）を参照して、本発明方法を説明する。前工程において、図４（ａ）に示すように、
下地層上に、例えばＳｉＯ
2 
膜１２上に形成されたＡl 配線層１４上に層間絶縁膜１６、例えばＳｉＯ
2 
膜を成膜する
層間絶縁膜１６の表面は、Ａl 配線層１４の上では凸部１８となり、Ａl 配線層１４とＡl 配線層１４との間では凹部２０となって、表面上に大きな段差が生じている
【００１９】次いで、図４（ｂ）に示すように、
層間絶縁膜１６上に
レジスト膜２２を形成する
【００２０】次に、図４（ｃ）に示すように、ＥＣＲプラズマエッチング装置を使用し、４００Paから１２００Paの範囲の圧力の下で、酸素ガスをエッチングチャンバに送入して、
層間絶縁膜１６の凸部１８が露出する程度のエッチバック量でレジスト膜２２をエッチバックする
エッチバック終了段階でのレジスト膜の表面は、図４（ｃ）に示す
露出した層間絶縁膜１６の凸部１８をエッチバックする
残存するレジスト膜２２を例えばウエットエッチング法により除去する
表面が平坦化された層間絶縁膜１６を得ることができる
　
・上記段落【００１９】〜【００２０】の記載並びに図４（ｂ）及び（ｃ）を参酌すると、周知文献１には、層間絶縁膜１６の凹部２０を埋め、層間絶縁膜１６の凸部１８が露出する程度の厚さのレジスト層２２を形成する工程が開示されているといえる。
・上記【００２０】の記載並びに図４（ｃ）及び（ｄ）を参酌すると、周知文献１には、レジスト層２２上に露出した層間絶縁膜１６の凸部１８をエッチングすることにより、層間絶縁膜１６の凸部１８頂上を除去して、層間絶縁膜１６表面を平坦化して、表面モホロジーを改善する工程、及び層間絶縁膜１６表面に残存するレジスト膜２２を除去する工程が開示されているといえる。
　
（ｂ）周知文献２：特開平８−１７２０７９号公報
　周知文献２には、図１〜４とともに以下の記載がある。
・「【００１４】
【発明が解決しようとする課題】本明細書で開示する発明は、凹凸を有する薄膜半導体の表面を成形し平滑化する技術を提供することを目的とする。」
・「【００４４】
【実施例】
〔実施例１〕本実施例では、図１を用いて平滑な表面を有するガラス基板上に形成された結晶性珪素膜の形成工程を説明する。まずガラス基板１０１上に下地膜として酸化珪素膜１０２を３０００Åの厚さにスパッタ法で成膜する。…」
・「【００５２】この図１（Ｃ）で示す工程で得られる
結晶性珪素膜１０７は
その表面に数百Å程度の凹凸を有している
【００５３】この状態の一部を拡大した様子を図３（Ａ）に示す。図３（Ａ）に示されるのは、３０２で示される平均膜厚が約５００Åであり、３０１でその高さが示される凹凸を有する結晶性珪素膜１０７である。凹凸は、図１（Ｃ）で示されるレーザー光の照射によって形成される。この凹凸は、出発膜（レーザー光を照射する前の段階における珪素膜）の膜厚が５００Åの場合に１００Å〜６００Å程度あり、かなり大きなものとなる。
【００５４】次に蒸着法やプラズマＣＶＤ法により、
酸化珪素膜３０３を１００Åの厚さに成膜する
【００５５】このようにすると、この酸化珪素膜はステップカバレージの問題から、３０４で示される凸部の側面には極薄くしか成膜されない。そして３０５で示される凹部の低部（窪み）には３０３で示されるように酸化珪素膜が相対的に厚く成膜される。（図３（Ｂ））
【００５６】そして酸化珪素膜に対するエッチャントを用いてエッチングを行う。ここでは弗化アンモニアを用いてエッチングを行い、
３０４で示される凸部に成膜されている極薄い酸化珪素膜を取り除く
【００５７】
こうして結晶性珪素膜１０７の凸部３０４が露呈した状態が得られる
この状態において、凹部には酸化珪素膜３０３が残存している
珪素に対するエッチャントを用いてエッチングを行うことで、図４（Ａ）に示されるように凸部を選択的に除去する
【００５８】上記の珪素に対するエッチャントとしてはヒドラジンを用いることができる。またＣｌＦ3 、ＣｌＦ、ＢｒＦ3 、ＩＦ3 、ＢｒＦ、ＢｒＦ5 、ＩＦ5 から選ばれた一種または複数種類のガスを用いることができる。
【００５９】次に酸化珪素に対するエッチャントを用いてエッチングを行うことにより、
凹部に残存した酸化珪素膜３０３をエッチングする
表面がある程度平滑化された結晶性珪素膜１０７を得る
　
・上記段落【００５４】〜【００５７】の記載及び図３（Ｂ）を参酌すると、周知文献２には、結晶性珪素膜１０７表面に形成された凹凸における凹部３０５を埋め、結晶性珪素膜１９７の凸部３０４が露呈する程度の厚さの酸化珪素膜３０３を形成する工程が開示されているといえる。
・上記段落【００５７】及び【００５９】の記載並びに図４（Ａ）及び図４（Ｂ）を参酌すると、周知文献２には、酸化珪素膜３０３の露呈した凸部３０４をエッチングすることにより、凸部３０４頂上を除去して、結晶性珪素膜１０７表面を平坦化して、表面モホロジーを改善する工程、及び結晶性珪素膜１０７表面に残存する酸化珪素膜３０３を除去する工程が開示されているといえる。
　
（ｃ）周知文献３：特開平８−２３６５０７号公報
　周知文献３には、図５，６とともに以下の記載がある。
・「【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法に関する。詳しくは、層間膜の平坦化を行う場合に選択的にレジストエッチバックを行うことによって、所望の層間膜厚を確保しようとした半導体装置の製造方法に係るものである。」
・「【０００５】このような混載構造の半導体装置の製造方法を図５および図６を用いて説明する。共通の半導体基板１上に論理回路素子部１０およびメモリーセル素子部１１の各領域が形成される。各領域において、半導体基板１上に素子間分離層２を設けその上にゲート電極３が形成され、その上に層間絶縁膜４が形成される。その後、メモリーセル素子部１１に記憶電極５および共通電極６が形成される。その後、論理回路素子部１０およびメモリーセル素子部１１上の全面に
層間膜７が形成される
エッチバック用レジスト８が全面塗布される
次にこのエッチバック用レジスト８を下地の層間膜７の一部が露出するまでエッチングする
露出した層間膜７の凸部をエッチングして除去し層間膜７の凸部と凹部の段差を緩和して平坦化を図る
残留するレジスト８を除去する
平坦化した層間膜７が得られる
　
・上記【０００５】の記載及び図５を参酌すると、周知文献３には、エッチバック用レジスト８を全面塗布し、次にエッチングすることにより、層間膜７表面の凹凸における凹部を埋め、層間膜７の凸部が露出する程度の厚さのエッチバック用レジスト８を形成する工程が開示されているといえる。
・上記【０００５】の記載並びに図５及び図６を参酌すると、周知文献３には、エッチバック用レジスト８上に露出した層間膜７の凸部をエッチングすることにより、層間膜７の凸部頂上を除去して、層間膜７表面を平坦化して、表面モホロジーを改善する工程、及び層間膜７表面に残存するエッチバック用レジスト８を除去する工程が開示されているといえる。
　
（イ）引用発明は、「『基板』を使用し」、「強誘電体薄膜の表面に生じた凹凸をなくすために前記強誘電体薄膜の表面をエッチングすることによって平坦化して、凹凸を５〜50Åにする工程」を有する強誘電体薄膜の製造方法に関する発明であり、基板上に形成された膜表面を平坦化して、表面モホロジーを改善する工程を有する半導体装置の製造方法に関する発明であることは明らかである。
　したがって、引用発明において、上記周知の技術事項を採用することで、上記相違点１に係る本願発明と同様な構成とすることは当業者が容易になし得たことである。
　
（２）相違点２について
（ア）一般に、基板上に形成された膜表面を平坦化して、表面モホロジーを改善する工程を有する半導体装置の製造方法において、「平坦化前」の膜表面の凹凸の凸部の高さの数値範囲は、基板の材質及び状態、並びに膜の材質及び形成方法等に依存し、当業者が適宜選択し得る設計的事項であり、また、「平坦化後」の当該凸部の高さをどの程度の数値範囲にするかは、当該膜を用いる素子の種類等に応じて当業者が適宜選択し得る設計的事項である。
　また、引用発明の「前記強誘電体薄膜の表面に生じた凹凸をなくすために前記強誘電体薄膜の表面をエッチングすることによって平坦化して、凹凸を約10分の１の５〜50Åにする工程」における、「平坦化前」の凹凸と考えられる「約50〜500Å」すなわち「約５〜５０ｎｍ」は、本願発明の「高さ１０〜２０ｎｍの凸部」と数値範囲が重なり、かつ、引用発明の「平坦化後」の凹凸「５〜50Å」すなわち「０．５〜５ｎｍ」は、本願発明の「凸部が高さ３〜５ｎｍ程度」と数値範囲が重なる。
　
（イ）一方、本願の明細書、特許請求の範囲及び図面（以下、これらをまとめて「明細書等」という。）において、本願発明の「前記強誘電体膜表面に形成された高さ１０〜２０ｎｍの凸部」に関連する工程と、「『前記強誘電体膜表面を平坦化して、表面モホロジーを改善する工程』で『凸部が高さ３〜５ｎｍ程度』」になるという構成に関連した事項については、第１実施形態による半導体装置の製造方法の説明において、以下のように記載されているだけである。
「【００３５】強誘電体膜３２であるＰＺＴ膜をＭＯＣＶＤ法により形成すると、ＰＺＴ膜の表面に大きな凹凸が形成され、荒れた表面モホロジーとなる。例えば膜厚１００〜１５０ｎｍのＰＺＴ膜の表面には高さ１０〜２０ｎｍの凸部が形成される。」
「【００４３】次いで、全面を異方性エッチング、例えば、スパッタエッチングによりエッチングし、埋め込み層３４から露出した強誘電体膜３２表面の凸部頂上を除去する。このとき、埋め込み層３４の上面もエッチング除去される（図４（ａ））。これにより、高さ１０〜２０ｎｍあった凸部の高さが３〜５ｎｍ程度となり全体が平坦化される。」
　
（ウ）そして、上記段落を含め、明細書等全般を精査しても、本願発明における「前記強誘電体膜表面に形成された高さ１０〜２０ｎｍの凸部」の技術的意義と、本願発明において「『前記強誘電体膜表面を平坦化して、表面モホロジーを改善する工程』で『凸部が高さ３〜５ｎｍ程度』」になることの技術的意義は記載されておらず、かつ、「前記強誘電体膜表面に形成された高さ１０〜２０ｎｍの凸部」とし、「『前記強誘電体膜表面を平坦化して、表面モホロジーを改善する工程』で『凸部が高さ３〜５ｎｍ程度』」となるものとすることにより、その数値範囲外のものと比較して、格別の効果を奏するとの記載は見い出せない。
　しかも、本願出願時点における技術常識を加味したとしても、本願発明における「前記強誘電体膜表面に形成された高さ１０〜２０ｎｍの凸部」の技術的意義と、本願発明において「『前記強誘電体膜表面を平坦化して、表面モホロジーを改善する工程』で『凸部が高さ３〜５ｎｍ程度』」とすることの技術的意義を当業者が認識できる記載は見い出せない。
　そうすると、本願発明における「前記強誘電体膜表面に形成された高さ１０〜２０ｎｍの凸部」の「高さ１０〜２０ｎｍ」の臨界的意義、及び本願発明において「『前記強誘電体膜表面を平坦化して、表面モホロジーを改善する工程』で『凸部が高さ３〜５ｎｍ程度』」となることの「高さ３〜５ｎｍ程度」の臨界的意義は認められない。
　
（エ）したがって、引用発明において、強誘電体薄膜の表面を平坦化する工程前における凹凸の深さ、及び平坦化する工程後における強誘電体薄膜の表面の凹凸の数値範囲を適宜設計することにより、本願発明と同様に、それぞれ「高さ１０〜２０ｎｍの凸部」、「凸部が高さ３〜５ｎｍ程度」とすることは当業者であれば適宜なし得たことである。
　よって、相違点２は当業者が容易になし得た範囲に含まれる程度のものである。
　
（３）したがって、本願発明は、引用例１に記載された発明及び周知の技術事項に基づいて当業者が容易に発明をすることができたものである。　
　
第７　むすび
　以上のとおり、本願発明は、引用例１に記載された発明及び周知の技術事項に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　したがって、本願は、請求項２ないし請求項８に係る発明について検討するまでもなく、当審で通知した上記拒絶の理由によって拒絶をすべきものである。
　よって、結論のとおり審決する。