【事件の表示】
　特願２０１０−５１６０９２「配線板及びその製造方法」拒絶査定不服審判事件〔平成２２年１２月　２日国際公開、ＷＯ２０１０／１３７４２０〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯・本願発明
　本願は、２０１０年４月１５日（パリ条約による優先権主張外国庁受理２００９年５月２９日、２００９年９月２５日、アメリカ合衆国）を国際出願日とする出願であって、平成２２年４月２２日付けで特許法第１８４条の５第１項に規定する国内書面が提出され、平成２２年５月３１日付けで拒絶理由が通知され、平成２２年８月９日付けで意見書及び手続補正書が提出されたが、平成２２年９月１５日付けで拒絶査定がなされ、平成２２年１２月７日に拒絶査定に対する審判請求がなされると同時に同日付けで明細書及び特許請求の範囲を補正する手続補正書が提出され、さらに、当審において平成２３年５月９日付けで書面による審尋がなされ、平成２３年７月８日付けで回答書が提出されたが、当審において平成２３年１１月３０日付けで上記平成２２年１２月７日付けの手続補正の補正の却下の決定がなされ、当審において平成２３年１２月２７日付けで拒絶理由（以下、「当審拒絶理由」という。）が通知され、これに対し、平成２４年２月２２日付けで意見書及び手続補正書が提出されたものであって、その請求項１ないし１９に係る発明は、平成２４年２月２２日付けの手続補正書により補正された明細書及び特許請求の範囲並びに出願当初の図面の記載からみて、その特許請求の範囲の請求項１ないし１９に記載された事項によって特定されるとおりのものであるところ、その請求項１に係る発明（以下、「本願発明」という。）は以下のとおりである。
　
「　　【請求項１】
　表裏面の一方を第１面、他方を第２面とする基板と、
　前記基板の前記第２面側に積層される第１積層部と、
　前記基板の前記第２面側に前記第１積層部を介して形成される複数の第１外部接続端子及び複数の第２外部接続端子と、
　前記基板の内部に配置され、前記第２面側の面に複数の第１パッドを有する電子部品と、
　を有する配線板であって、
　前記基板はコア基板を構成し、前記基板には開口部が形成されており、前記電子部品は前記開口部に配置され
て前記基板の側方に位置し
　前記第１パッドと前記第１外部接続端子、及び、前記第１パッドと前記第２外部接続端子とは電気的に接続され、
　
前記第１積層部は、樹脂を含有する層を有し、前記開口部における前記基板と前記電子部品との隙間には、前記第１積層部の前記樹脂が充填され、　前記第１外部接続端子は、前記第１パッドの直上及び前記基板の直上のいずれでもない前記電子部品の直上に形成され、且つ、前記第２外部接続端子は、前記電子部品の直上ではない前記基板の直上に形成され、
　内側から外側に向けて、外層に前記第１外部接続端子が形成される領域と、内層に前記電子部品の前記第１パッドが形成され、且つ、外層に前記第１外部接続端子及び前記第２外部接続端子のいずれも形成されない領域と、外層に前記第２外部接続端子が形成される領域と、が順に配置され、
　前記複数の第１外部接続端子は、格子状又は千鳥格子状に配列される、
　ことを特徴とする配線板。」（なお、下線部は補正箇所を明示するために、請求人が付した。）　
　
２．引用文献１及び２
２−１．引用文献１
（１）引用文献１の記載
　本願の優先日前に頒布され、当審拒絶理由に引用された特開２００８−２４３９２５号公報（以下、「引用文献１」という。）には、例えば、次のような記載がある。
　
（ア）「 【０００２】
  現在、電子機器に搭載される半導体装置として、ウエハーレベルＣＳＰ（ｗａｆｅｒ−ｌｅｖｅｌ  ｃｈｉｐ  ｓｉｚｅ  ｐａｃｋａｇｅ）と呼ばれる半導体装置が使用され、近年の機器の軽薄短小化に対応している。
【０００３】
  ウエハーレベルＣＳＰは、複数の外部接続用の接続パッドが形成されたベアチップの上面にパッシベーション膜（中間絶縁膜）を設け、当該パッシベーション膜の各接続パッドの対応部に開口部を形成し、当該開口部を介して各接続パッドに接続される再配線を形成し、各再配線の他端部側に柱状の外部接続用電極を形成すると共に、各外部接続用電極間に封止材を充填したものである。
【０００４】
  前記ウエハーレベルＣＳＰは、各柱状の外部接続用電極上に半田ボールを形成することにより接続端子を有する回路基板にフェイスダウン方式でボンディングすることができ、実装面積を略ベアチップと同一のサイズとすることが可能となるため、従来のワイヤーボンディング等を用いたフェイスアップ方式に比して電子機器を大幅に小型化することが可能となる。
【０００５】
  前記ウエハーレベルＣＳＰの生産性を高めるために、ウエハ状態の半導体基板にパッシ
ベーション膜、再配線、外部接続用電極、及び封止材を形成し、更に、封止材で覆われずに露出した外部接続用電極の上面に半田ボールを設けた後、ダイシングラインで切断する方法が報告されている（例えば特許文献１参照）。
【０００６】
  ところが、前記従来の半導体装置では、集積化が進み外部接続用電極の数が増加すると、当該外部接続用電極のサイズ及びピッチが極端に小さくなり、回路基板との位置合わせ難易度の上昇、接合強度の低下、電極間の短絡等の問題発生に加え、通常はシリコン基板からなる半導体基板と通常は有機基板からなる回路基板の線膨張係数の差に起因して発生する応力による外部接続用電極の破壊等の致命的な問題が発生する場合もある。
【０００７】
  そこで、ウエハーレベルＣＳＰをフェイスアップ方式としながらもワイヤーボンディングを用いずに回路基板と接続する方法も報告されている（例えば特許文献２参照）。
【０００８】
  前記ウエハーレベルＣＳＰをフェイスアップ方式としながらもワイヤーボンディングを用いずに回路基板と接続する方法を用いて製造された半導体装置とは、例えば図６に示す半導体装置Ｐ９のように、支持体１１５上に半導体構成体４を実装し、当該半導体構成体４の側方に回路基板１０３が設けられるように絶縁層１０２と共に埋め込み層を形成した後、マザーボードに対応した位置の再配線パッド１１３に再配線がなされるようにした再配線層１１１を備えたものである。
【０００９】
  ここで、半導体構成体４は、シリコン基板７の上面に複数の外部接続用電極５が設けられていると共に、前記外部接続用電極５の側面に封止材６が形成されているものであり、以降本明細書で用いる半導体構成体とは、基本的に当該構成の半導体構成体を示すものとする。
【００１０】
  また、半導体構成体の側方の絶縁層内部に回路基板を設け、昨今の半導体装置への要求である高密度、高速動作等に対応しようとする方法も報告されている（例えば特許文献３参照）。
【００１１】
  ところが、前記ウエハーレベルＣＳＰをフェイスアップ方式としながらもワイヤーボンディングを用いずに回路基板と接続する方法を用いて製造された半導体装置は、半導体構成体をプレイスメント（配置）する支持体となる層が、通常、製造工程中の搬送性を得るためのある程度の剛性を持った厚みが必要であり、昨今の要求が高まる薄型化に対応しきれないという場合がある。
【００１２】
  ここで、図６に示す半導体装置Ｐ９の従来の製造方法を図７〜図８を用いて説明する。
【００１３】
  先ず、図７（ａ）に示すように、支持体１１５に接着剤８を介して半導体構成体４を実装する。
【００１４】
  次に、図７（ｂ）に示すように、ピンガイド１１６に、先の半導体構成体４を実装した支持体１１５と、予めピンガイド挿入用穴が開けられた絶縁層１０２ａと、予めピンガイド挿入用穴が開けられた回路基板１０３がレイアップされ積層されることで、図７（ｃ）に示した構造体Ｐ１０を得る。
【００１５】
  次に、図８（ｄ）に示すように、当該構造体Ｐ１０の両面に、絶縁層１０２ｂと導体層１０９ａを積層し、次いで、回路形成工程、めっき工程を経て、図８（ｅ）に示すように、半導体構成体４の外部接続用電極５に再配線を施し、再配線層１１１を備えた構造体Ｐ１１を得る。次いで、図８（ｆ）に示すように、ソルダーレジスト形成工程を経て、再配線用パッド１１３並びにソルダーレジスト１１４を備えた半導体装置Ｐ１２（即ち図６に
示す半導体装置Ｐ９）を得る。
【００１６】
  しかし、上記従来の製造方法では、内蔵される半導体構成体４と側方の回路基板１０３上の回路との積層時の位置合わせ方法としてピンガイド１１６を用いていたため、精度としては数十μｍのズレがあり、良好とは言い難いものであった。
【特許文献１】特開２００１−１６８１２８号公報
【特許文献２】特開２００４−２２１４１７号公報
【特許文献３】特開２００５−１５９１９９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
  本発明は、上記の問題と実状に鑑みてなされたもので、半導体構成体を絶縁層中に内蔵した構造の半導体装置において、半導体装置を薄型化し、しかも内蔵された半導体構成体と側方回路との位置合わせ精度が向上した、すなわち回路位置精度の高い半導体装置及びその製造方法を提供することを課題とする。」（段落【０００２】ないし【００１７】）
　
（イ）「 【００３０】
  図１（ａ）において、Ｐ１は半導体装置で、絶縁層２に接着層８を介して実装され内蔵された半導体構成体４と、当該半導体構成体４の側方の絶縁層２に内蔵された回路基板３と、当該半導体構成体４の外部接続用電極５から再配線層１１を介すると共に、当該半導体構成体４よりも外側且つ絶縁層２の上方にビルドアップ材１２を介して接続された再配線用パッド１３と、ソルダーレジスト１４と、から構成され、前記回路基板３は、その再配線層１１が設けられた側の面に導体層９ａを備えている。
【００３１】
  因に、この半導体装置Ｐ１は、当該半導体装置Ｐ１の断面を観察した場合、後述するように、凹部の上部開口部が前記半導体構成体４よりも僅かに大きく、当該凹部の側方内部に回路基板３が内蔵され、当該凹部の内側側方表面及び内側底部表面が樹脂で覆われた凹型構造体の当該凹部内側底部に、当該半導体構成体４をプレイスメントし、その後、樹脂層で凹部に蓋をするが如く積層した場合には、当該半導体構成体４と当該開口部との僅かな隙間にも樹脂が埋まり凹部内側側方表面の樹脂層と密着するが、元々凹部の側方として形成された樹脂層は当該積層の前に硬化されており、プレイスメント後に埋め込まれた樹脂との間には境界線Ｌが存在する。
【００３２】
  ここに、半導体構成体４は従来と同様、シリコン基板（半導体基板）７を備え、当該シリコン基板７は接着層８を介して絶縁層２に接着され、当該シリコン基板７の上面には所定の機能の集積回路が設けられ、当該上面周辺部にはアルミニウム系金属等からなる複数の接続パッドが集積回路に接続されて設けられ、当該接続パッドの中央部を除くシリコン基板７の上面には酸化シリコン等からなる絶縁膜が設けられ、接続パッドの中央部は絶縁膜に設けられた第一の開口部を介して露出され、当該絶縁膜の上面にはエポキシ系樹脂やポリイミド系樹脂等からなる保護膜（絶縁膜）が設けられ、当該絶縁膜の第一の開口部に対応する部分における保護膜には第二の開口部が設けられ、当該第一の開口部と第二の開口部を介して露出された接続パッドの上面から保護膜の上面の所定の箇所にかけて、銅等からなる下地金属層が設けられ、当該下地金属層の上面全体には銅から成る再配線が設けられ、当該再配線の接続パッド部上面には銅から成る柱状の外部接続用電極５が設けられ、当該再配線を含む保護膜の上面にはエポキシ系樹脂やポリイミド系樹脂等からなる封止材（絶縁膜）６が、その上面が外部接続用電極５の上面と面一となるように設けられ構成されている。
【００３３】
  このように、ウェハーレベルＣＳＰと呼ばれる半導体構成体４は、シリコン基板７、外部接続用電極５、封止材６を含んで構成されている。」（段落【００３０】ないし【００３３】）
　
（ウ）「【００３７】
  次に、本発明半導体装置の製造方法の実施の形態を図２〜図５を用いて説明する。
【００３８】
  まず、図２（ａ）に示すように、金属板１を用意する。
【００３９】
  尚、当該金属板１は、エッチングが可能な金属であればその材質は問わないが、一般的な回路形成工程において多用されている銅又は銅に準ずる合金であることが望ましい。
【００４０】
  次に、図２（ｂ）に示すように、金属除去手段により、前記金属板１を凸部１ａを備えた形状とする。
【００４１】
  前記金属除去手段は、目的とする形状に成型できればその手法を問わないが、例えば切削による機械加工、或いは薬液によるエッチング等が挙げられる。
【００４２】
  次に、図２（ｃ）に示すように、前記凸部１ａを備えた形状となった金属板１と、予め半導体構成体を埋め込む凹部の大きさよりも僅かに大きい穴、つまり前記形成された金属板の凸部１ａの大きさよりも僅かに大きい穴を開けた第一の絶縁層２ａと、導体層９ａを備えた回路基板３と、第二の絶縁層２ｂと、導体層９ｂを重ね、真空積層プレス機等を用いて積層プレスを行い、絶縁層２に回路基板３が内蔵された図３（ｄ）に示す状態の構造体Ｐ２を得る。
【００４３】
  尚、絶縁層２ａは必ずしも１枚である必要はなく、１枚で凸部１ａの高さを考慮した適当な厚みにならない場合は、複数枚重ねて絶縁層が適切な厚みとなるようにすることが望ましい。
【００４４】
  次に、図３（ｅ）に示すように、前記構造体Ｐ２の金属板１を除去することで、絶縁層２に半導体構成体埋め込み用凹部Ｑが形成された構造体Ｐ３を得る。
【００４５】
  尚、ここでの金属板１除去手段は、後に半導体構成体４をプレイスメントする場所となる凹部Ｑを形成するものであるため、凹部Ｑの内底部に切削痕や切削屑が残る可能性がある切削加工ではなく、エッチングを用いることが望ましい。
【００４６】
  次に、前記金属板１除去により形成された凹部Ｑに、半導体構成体４を実装し、図３（ｆ）に示す構造体Ｐ４を得る。
【００４７】
  尚、半導体構成体４は、前記と同様シリコン基板７の上面に複数の外部接続用電極５を備えていると共に、前記外部接続用電極５間に封止材６を備えている。
【００４８】
  また、部品実装の際には、接着剤８を用いることが望ましい。
【００４９】
  また、接着剤８として、ＤＡＦ（Ｄｉｅ  Ａｔｔａｃｈ  Ｆｉｌｍ）等の接着シートを用いても良い。
【００５０】
  次に、図４（ｇ）に示すように、半導体構成体４を実装した前記構造体Ｐ４に絶縁層２ｃと銅箔９ｃをレイアップし、真空積層プレス機等を用いて積層プレスを行い、図４（ｈ）に示すように、絶縁層２中に半導体構成体４が内蔵された構造体Ｐ５を得る。
【００５１】
  次に、通常の基板と同様に、層間接続ビア穴１０を形成するための各工程を行い、図４（ｋ）に示す構造体Ｐ６を得る。
【００５２】
  次に、図５（ｍ）に示すように、通常の基板と同様に、めっき加工、回路形成の各工程を行い、再配線層１１を備えた構造体Ｐ７を得る。
【００５３】
  次に、図５（ｎ）に示すように、通常の基板と同様に、ビルドアップ材１２の積層、めっき加工、回路形成、ソルダーレジスト形成の各工程を経て、再配線用パッド１３並びにソルダーレジスト１４を備えた半導体装置Ｐ８を得る。
【００５４】
  尚、本発明を説明するに当たって、上記実施の形態を例として説明したが、本発明の構成はこれらの限りでなく、また、これらの例により何ら制限されるものではなく、本発明の範囲内で種々の変更が可能である。
【００５５】
  上記の実施の形態により説明した本発明の特徴として下記の４つが挙げられる。
【００５６】
  先ず、本発明１つ目の特徴は、絶縁層２に半導体構成体埋め込み用凹部Ｑを形成し、当該凹部Ｑの内底面に半導体構成体４を実装し埋め込みすることにある。
【００５７】
  これにより、半導体構成体４が絶縁層２に内蔵された構造となり、半導体構成体４の支持体として新たに別層を設ける必要がないので、半導体装置全体が薄型化された構成となる。
【００５８】
  本発明２つ目の特徴は、絶縁層２ａと、導体層９ａを備えた回路基板３と、絶縁層２ｂの積層により、半導体構成体４の支持体部（第二の絶縁層２ｂ）と側方の回路基板３を一体化することにある。
【００５９】
  これにより、半導体構成体４を実装する絶縁層２の側方内部に回路基板３が内蔵された構造となり、当該回路基板３上の導体層９ａを実装位置決め用合わせマークとして使用することが可能となるので、当該半導体構成体４の回路（外部接続用電極５）と当該半導体構成体４の側方回路を精度良く位置合わせすることができる。」（段落【００３７】ないし【００５９】）
　
（２）引用文献１記載の事項
　上記（１）（ア）ないし（ウ）並びに図面の記載から、以下の事項が分かる。
（エ）半導体装置Ｐ１は、回路基板３の表裏面の一方の面に、絶縁層２ａ及び絶縁層２ｃが積層され、その上部に再配線用パッド１３が形成されるとともに、回路基板３の穴に一方の面に外部接続用電極５が形成された半導体構成体４が実装された構成であるから、
　
　表裏面の一方を第１面、他方を第２面とする回路基板３と、回路基板３の第２面側に積層される絶縁層２ａ及び絶縁層２ｃと、回路基板３の第２面側に絶縁層２ａ及び絶縁層２ｃを介して接続された複数の再配線用パッド１３と、回路基板３の穴に実装され、第２面側の面に複数の外部接続用電極５を有する半導体構成体４と、を有する半導体装置Ｐ１であることが分かる。
　
（オ）回路基板３は、ビルドアップ材１２を積層してビルドアップ層を形成したビルドアッププリント配線板を構成したものであるから、
　
　ビルドアップ層の中間層となる回路基板３はコア基板を構成していることが分かる。
　
（カ）回路基板３の穴に半導体構成体４が配置され、回路基板３の穴内で、樹脂の絶縁層２ａ及び絶縁層２ｃの中に半導体構成体４が内蔵された構成であるから、
　
　絶縁層２ａ及び絶縁層２ｃは、樹脂を含有する層を有し、穴における回路基板３と半導体構成体４との隙間に、絶縁層２ａ及び絶縁層２ｃの樹脂が充填されていることが分かる。
　
（３）引用発明
　以上、上記（１）（ア）ないし（ウ）、（２）（エ）ないし（カ）並びに図面を参酌すると、引用文献１には以下の発明が記載されているといえる。
　
「　表裏面の一方を第１面、他方を第２面とする回路基板３と、
　回路基板３の第２面側に積層される絶縁層２ａ及び絶縁層２ｃと、
　回路基板３の第２面側に絶縁層２ａ及び絶縁層２ｃを介して接続された複数の再配線用パッド１３と、
　回路基板３の穴に実装され、第２面側の面に複数の外部接続用電極５を有する半導体構成体４と、
　を有する半導体装置Ｐ１であって、
　回路基板３はコア基板を構成し、回路基板３には穴が形成されており、半導体構成体４は穴に実装されて回路基板３の側方に位置し、
　外部接続用電極５と再配線用パッド１３とは電気的に接続され、
　絶縁層２ａ及び絶縁層２ｃは、樹脂を含有する層を有し、穴における回路基板３と半導体構成体４との隙間に、絶縁層２ａ及び絶縁層２ｃの樹脂が充填され、
　再配線用パッド１３は、半導体構成体４よりも外側で回路基板３の直上に形成された半導体装置Ｐ１。」（以下、「引用発明」という。）
　
２−２．引用文献２
（１）引用文献２の記載
　本願の優先日前に頒布され、当審拒絶理由に引用された特開２００３−２９８００５号公報（以下、「引用文献２」という。）には、例えば、次のような記載がある。
　
（ア）「【０００４】
【発明が解決しようとする課題】ところで、上記従来の半導体装置では、集積化が進むに従って、外部接続用電極の数が増加すると、次のような問題があった。すなわち、上述した如く、ＣＳＰは、ベアーの半導体装置の上面に外部接続用電極を配列するので、通常は、マトリクス状に配列するのであるが、そのために、外部接続用電極数の多い半導体装置の場合には、外部接続用電極のサイズおよびピッチが極端に小さくなってしまう欠点を有しており、このため、ベアーの半導体装置のサイズの割に外部接続用電極が多いものには適用できないものであった。すなわち、外部接続用電極のサイズおよびピッチが極端に小さくなれば、回路基板との位置合わせが困難であるばかりでなく、接合強度が不足する、ボンディング時に電極間の短絡が発生する、通常はシリコン基板からなる半導体基板と回路基板の線膨張係数の差に起因して発生する応力により外部接続用電極が破壊される等の致命的な問題が発生するのである。
【０００５】そこで、この発明は、外部接続用電極の数が増加しても、そのサイズおよびピッチを必要な大きさにすることが可能となる新規な半導体装置およびその製造方法を提供することを目的とする。」（段落【０００４】及び【０００５】）
　
（イ）「【０００８】この半導体装置は、樹脂板、金属板、ガラス板などからなる平面正方形状のベース板２１を備えている。ベース板２１の上面全体には、接着剤、粘着シート、両面接着テープなどからなる接着層２２が設けられている。接着層２２の上面中央部には、ベース板２１のサイズよりもやや小さいサイズの平面正方形状の半導体チップ２３のシリコン基板２４の下面が接着されている。
【０００９】接着層２２は、エポキシ系樹脂、ポリイミド系樹脂などの一般的にダイボンド材として知られる樹脂からなるもので、半導体チップ２３を加熱加圧することにより半導体チップ２３をベース板２１に固着する。半導体チップ２３は、シリコン基板２４の上面周辺部にアルミニウムなどからなる複数の接続パッド２５が設けられ、接続パッド２５の中央部を除くシリコン基板２４の上面全体に酸化シリコンなどからなる絶縁膜２６が設けられ、接続パッド２５の中央部が絶縁膜２６に設けられた開口部２７を介して露出された構造となっている。
【００１０】半導体チップ２３を含む接着層２２の上面全体にはポリイミドやエポキシ系樹脂などからなる第１の絶縁膜３１がその上面を平坦とされて設けられている。この場合、第１の絶縁膜３１の半導体チップ２３の開口部２７に対応する部分には開口部３２が設けられている。両開口部２７、３２を介して露出された接続パッド２５の上面から第１の絶縁膜３１の上面の所定の箇所にかけて第１の下地金属層３３が設けられている。第１の下地金属層３３の上面全体には第１の再配線３４が設けられている。
【００１１】第１の再配線３４を含む第１の絶縁膜３１の上面全体にはポリイミドやエポキシ系樹脂などからなる第２の絶縁膜３５がその上面を平坦とされて設けられている。この場合、第２の絶縁膜３５の第１の再配線３４のパッド部に対応する部分には開口部３６が設けられている。開口部３６を介して露出された第１の再配線３４のパッド部の上面から第２の絶縁膜３５の上面の所定の箇所にかけて第２の下地金属層３７が設けられている。第２の下地金属層３７の上面全体には第２の再配線３８が設けられている。
【００１２】第２の再配線３８を含む第２の絶縁膜３５の上面全体にはポリイミドやエポキシ系樹脂などからなる第３の絶縁膜３９がその上面を平坦とされて設けられている。この場合、第３の絶縁膜３９の第２の再配線３８のパッド部に対応する部分には開口部４０が設けられている。開口部４０内およびその上方には半田ボール４１が第２の再配線３８のパッド部に接続されて設けられている。複数の半田ボール４１は、図１に示すように、マトリクス状に配置されている。
【００１３】ここで、ベース板２１の平面サイズが半導体チップ２３のサイズよりも大きくされている点は重要であり、これにより、半田ボール４１の配置領域を半導体チップ２３の平面サイズよりも大きくし、半田ボール４１のピッチおよび大きさを拡大することができる。従って、半導体チップ２３が有する接続パッド２５の数が増大しても、半田ボール４１のピッチおよび大きさを必要な大きさとすることができ、ボンディングの信頼性を確保することができる。このようにするため、マトリクス状に配置された半田ボール４１のうち、少なくとも、一番外側の周辺部の半田ボール４１は半導体チップ２３に対応する領域の外周に配置されている。」（段落【０００８】ないし【００１３】）
　
（ウ）「【００５８】
【発明の効果】以上説明したように、この発明によれば、再配線のパッド部の一部を半導体チップの周囲における絶縁膜上に配置しているので、再配線のパッド部の数が増加しても、そのサイズおよびピッチを必要な大きさにすることが可能となる。また、この発明によれば、複数または複数組の半導体チップをベース板上に配置し、半導体チップを含むベース板の上面全体に絶縁膜を形成し、絶縁膜の上面に再配線を半導体チップの接続パッドに接続させて形成し、絶縁膜を少なくとも切断することにより、半導体チップを１つまたは１組有し、その周囲に絶縁膜を有するとともに、周囲の絶縁膜上に再配線のパッドの一部が配置される半導体装置を複数個一括して得ることができて、ボンディングによる接続方法ではないため、半導体チップと再配線とを確実に導電接続することができて、接続不良の発生を無くすことができるとともに、複数または複数組の半導体チップに対して絶縁膜および再配線の形成を一括して行うことができるので、製造工程を簡略化することができる。」（段落【００５８】）
　
（２）引用文献２記載の技術
　上記（１）（ア）ないし（ウ）及び図面の記載から、引用文献２には、次の技術が記載されているといえる。
　
「ベース板２１に第１の絶縁膜３１を介して形成される半導体チップ２３に対応する領域に配置されている複数の半田ボール４１及び、半導体チップ２３に対応する領域の外周に配置されている複数の半田ボール４１と、接続パッド２５を有する半導体チップ２３と、を有する半導体装置であって、接続パッド２５と半導体チップ２３に対応する領域に配置されている複数の半田ボール４１、及び、接続パッド２５と半導体チップ２３に対応する領域の外周に配置されている複数の半田ボール４１とは電気的に接続され、半導体チップ２３に対応する領域に配置されている複数の半田ボール４１は、接続パッド２５の直上ではない半導体チップ２３の直上に形成され、且つ、半導体チップ２３に対応する領域の外周に配置されている複数の半田ボール４１は、半導体チップ２３の直上ではないベース板２１の直上に形成され、複数の接続パッド２５、半導体チップ２３に対応する領域に配置されている複数の半田ボール４１、及び半導体チップ２３に対応する領域の外周に配置されている複数の半田ボール４１を基板に投影した場合において、半導体チップ２３に対応する領域に配置されている複数の半田ボール４１は、接続パッド２５に囲まれるように配置され、接続パッド２５及び半導体チップ２３に対応する領域に配置されている複数の半田ボール４１は、半導体チップ２３に対応する領域の外周に配置されている複数の半田ボール４１に囲まれるように配置され、内側から外側に向けて、外層に半導体チップ２３に対応する領域に配置されている複数の半田ボール４１が形成される領域と、内層に半導体チップ２３の接続パッド２５が形成され、且つ、外層に半導体チップ２３に対応する領域に配置されている複数の半田ボール４１及び半導体チップ２３に対応する領域の外周に配置されている複数の半田ボール４１と、外層に半導体チップ２３に対応する領域の外周に配置されている複数の半田ボール４１が形成される領域と、が順に配置され、半導体チップ２３に対応する領域に配置されている複数の半田ボール４１は、マトリクス状に配列されるという技術。」（以下、「引用文献２記載の技術」という。）
　
３．対比
　本願発明と引用発明とを対比すると、引用発明における「回路基板３」は、その機能及び構成からみて、本願発明における「基板」に相当し、以下同様に、「絶縁層２ａ及び絶縁層２ｃ」は「第１積層部」に、「介して接続された」は「介して形成される」に、「再配線用パッド１３」は「第２外部接続端子」に、「穴」は「内部」及び「開口部」のそれぞれに、「実装され」は「配置され」に、「外部接続用電極５」は「第１パッド」に、「半導体構成体４」は「電子部品」に、「半導体構成体４よりも外側で」は「電子部品の直上ではない」に、「半導体装置Ｐ１」は「配線板」に、それぞれ相当する。
　
　したがって、両者は、
「　表裏面の一方を第１面、他方を第２面とする基板と、
　基板の第２面側に積層される第１積層部と、
　基板の第２面側に第１積層部を介して形成される複数の第２外部接続端子と、
　基板の内部に配置され、第２面側の面に複数の第１パッドを有する電子部品と、
　を有する配線板であって、
　基板はコア基板を構成し、基板には開口部が形成されており、電子部品は開口部に配置されて基板の側方に位置し、
　第１パッドと第２外部接続端子とは電気的に接続され、
　第１積層部は、樹脂を含有する層を有し、開口部における基板と電子部品との隙間には、第１積層部の樹脂が充填され、
　第２外部接続端子は、電子部品の直上ではない基板の直上に形成された、
配線板。」の点で一致し、次の点で相違する。
　
＜相違点＞
　本願発明においては、基板の第２面側に第１積層部を介して形成される複数の第１外部接続端子及び複数の第２外部接続端子を有し、第１パッドと第１外部接続端子は電気的に接続され、第１外部接続端子は、前記第１パッドの直上及び前記基板の直上のいずれでもない前記電子部品の直上に形成され、複数の第１パッド、複数の第１外部接続端子、及び複数の第２外部接続端子を基板の第２面に投影した場合において、第１外部接続端子は、複数の第１パッドに囲まれるように配置され、第１パッド及び第１外部接続端子は、複数の第２外部接続端子に囲まれるように配置され、内側から外側に向けて、外層に第１外部接続端子が形成される領域と、内層に電子部品の第１パッドが形成され、且つ、外層に第１外部接続端子及び第２外部接続端子のいずれも形成されない領域と、外層に第２外部接続端子が形成される領域と、が順に配置され、複数の第１外部接続端子は、格子状又は千鳥格子状に配列されるのに対し、引用発明においては、第１外部接続端子を有しておらず、第１外部接続端子を含めた配線関係が明らかでない点（以下、「相違点」という。）。
　
４．判断
　上記相違点について検討する。
　本願発明と上記引用文献２記載の技術とを対比すると、引用文献２記載の技術における「ベース板２１」は本願発明における「基板」に相当し、以下同様に「第１の絶縁膜３１」は「第１積層部」に、「半導体チップ２３に対応する領域に配置されている半田ボール４１」は「第１外部接続端子」に、「半導体チップ２３に対応する領域の外周に配置されている半田ボール４１」は「第２外部接続端子」に、「接続パッド２５」は「第１パッド」に、「半導体チップ２３」は「電子部品」に、「半導体装置」は「配線板」に、「マトリクス状」は「格子状」に、それぞれ相当するから、引用文献２記載の技術を本願発明の用語を用いて言い換えれば、「基板に第１積層部を介して形成される複数の第１外部接続端子及び複数の第２外部接続端子と、複数の第１パッドを有する電子部品と、を有する配線板であって、第１パッドと第１外部接続端子、及び、第１パッドと第２外部接続端子とは電気的に接続され、第１外部接続端子は、第１パッドの直上ではない電子部品の直上に形成され、且つ、第２外部接続端子は、電子部品の直上ではない基板の直上に形成され、複数の第１パッド、複数の第１外部接続端子、及び複数の第２外部接続端子を基板の第２面に投影した場合において、第１外部接続端子は、複数の第１パッドに囲まれるように配置され、第１パッド及び第１外部接続端子は、複数の第２外部接続端子に囲まれるように配置され、内側から外側に向けて、外層に第１外部接続端子が形成される領域と、内層に電子部品の第１パッドが形成され、且つ、外層に第１外部接続端子及び第２外部接続端子のいずれも形成されない領域と、外層に第２外部接続端子が形成される領域と、が順に配置され、複数の第１外部接続端子は、格子状に配列されるという技術。」となる。
　
　引用発明と引用文献２記載の技術は、いずれも内部に電子部品を有し、外部に接続端子を有する配線板という同一の技術分野に属しているので、引用発明に引用文献２記載の技術を適用して、引用発明の「基板の開口部に配置されて基板の側方に位置する電子部品」の直上で第１パッドの直上ではない位置に第１外部接続端子が形成され、結果的に、第１外部接続端子は、基板の直上ではない位置に形成されることとし、上記相違点に係る本願発明の発明特定事項のようにすることは、当業者が容易に推考し得るものである。
　
　また、本願発明を全体としてみても、引用発明及び引用文献２記載の技術から予測される以上の格別な効果を奏するとも認められない。
　以上から、本願発明は、引用発明及び引用文献２記載の技術に基づいて、当業者が容易に発明をすることができたものである。
　
５．むすび
　以上のとおり、本願発明は、引用発明及び引用文献２記載の技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条２項の規定により特許を受けることができない。
　
　よって、結論のとおり審決する。