【事件の表示】
　平成１１年特許願第５０１４０３号「パワー半導体構成素子及びその作製方法」拒絶査定不服審判事件〔平成１０年１２月１０日国際公開，ＷＯ９８／５６０４３，平成１４年　３月１９日国内公表，特表２００２−５０８８８８〕について，次のとおり審決する。
【結　論】
　本件審判の請求は，成り立たない。
【理　由】
第１　手続の経緯
　本願は，１９９８年５月２２日（パリ条約による優先権主張外国庁受理１９９７年６月３日，ドイツ）を国際出願日とする出願であって，平成２１年１１月１０日付けの最後の拒絶理由通知に対して，平成２２年３月２４日に手続補正書及び意見書が提出されたが，同年８月２７日付けで拒絶査定がされ，これに対し，平成２３年１月７日に審判請求がされるとともに，同日に手続補正書が提出されたものである。
　
第２　平成２３年１月７日に提出された手続補正書による補正（以下「本件補正」という。）についての補正却下の決定
　
［補正却下の決定の結論］
　本件補正を却下する。
　
［理由］
１　本件補正の内容
　本件補正は，特許請求の範囲を補正するものであり，以下のとおりである。
　
〈補正事項ａ〉
　・補正前の請求項１〜２０，２２を，削除する。
〈補正事項ｂ〉
　・補正前の請求項２１の「請求項１から２０までのいずれか１項記載の半導体構成素子の作製方法において」のうちの「請求項１」「記載の半導体構成素子の作製方法において」について，補正前の請求項２１の記載に，補正前の請求項１の「半導体構成素子」の記載を加えて，引用形式の請求項を独立形式の請求項とし，補正後の請求項１に繰り上げ，また，補正前の請求項２１の「半導体構成素子」を，補正後の請求項１の「ＭＰＳ半導体構成素子」と補正し，補正前の請求項２１の「第１の温度処理」を，補正後の請求項１の「温度処理」と補正する。
〈補正事項ｃ〉
　・補正前の請求項２３を，補正後の請求項２に繰り上げるとともに，補正前の請求項２３の「前記の第１の温度熱処理」を，補正後の請求項２の「前記の温度熱処理」と補正し，補正前の請求項２３の「請求項２１又は２２記載の」を，補正後の請求項２の「請求項１記載の」と補正する。
〈補正事項ｄ〉
　・補正前の請求項２４を，補正後の請求項３に繰り上げるとともに，補正前の請求項２４の「前記の第１の温度熱処理」を，補正後の請求項３の「前記の温度熱処理」と補正し，補正前の請求項２４の「請求項２１から２３までのうち少なくともいずれか１項記載の」を，補正後の請求項３の「請求項１または２項記載の」と補正する。
〈補正事項ｅ〉
　・補正前の請求項２１の「請求項１から２０までのいずれか１項記載の半導体構成素子の作製方法において」のうちの「請求項」２「記載の半導体構成素子の作製方法」に関する部分を，補正後の請求項１から３までのいずれか１項を引用する補正後の請求項４とし，「前記のエネルギ差（Ｅgap−φbarrier）は，少なくとも１ｅＶである，
　請求項１から３までのいずれか１項記載の方法。」と補正する。
〈補正事項ｆ〉
　・補正前の請求項２１の「請求項１から２０までのいずれか１項記載の半導体構成素子の作製方法において」のうちの「請求項」３及び４「記載の半導体構成素子の作製方法」に関する部分を，補正後の請求項１から４までのいずれか１項を引用する補正後の請求項５とし，「前記のショットキー障壁のエネルギ高さ（φbarrier）は０．５ｅＶより大でありかつ２ｅＶより小である，
　請求項１から４までのいずれか１項記載の方法。」と補正する。
〈補正事項ｇ〉
　・補正前の請求項２１の「請求項１から２０までのいずれか１項記載の半導体構成素子の作製方法において」のうちの「請求項」８「記載の半導体構成素子の作製方法」に関する部分を，補正後の請求項１から５までのいずれか１項を引用する補正後の請求項６とし，「前記のドリフトゾーン領域（２）は２μｍ〜５０μｍの厚さを有する，
　請求項１から５までのうち少なくともいずれか１項記載の方法。」と補正する。
〈補正事項ｈ〉
　・補正前の請求項２１の「請求項１から２０までのいずれか１項記載の半導体構成素子の作製方法において」のうちの「請求項」９「記載の半導体構成素子の作製方法」に関する部分を，補正後の請求項１から６までのいずれか１項を引用する補正後の請求項７とし，「前記の隣接するｐｎ接合部（９）の間隔は０．５μｍ〜２０μｍである，
　請求項１から６までのうち少なくともいずれか１項記載の方法。」と補正する。
〈補正事項ｉ〉
　・補正前の請求項２１の「請求項１から２０までのいずれか１項記載の半導体構成素子の作製方法において」のうちの「請求項」１０「記載の半導体構成素子の作製方法」に関する部分を，補正後の請求項１から７までのいずれか１項を引用する補正後の請求項８とし，「前記のｐｎ接合部（９）はドリフトゾーン領域（２）の内部にエッチングされたトレンチ内に配置されている，
　請求項１から７までのうち少なくともいずれか１項記載の方法。」と補正する。
〈補正事項ｊ〉
　・補正前の請求項２１の「請求項１から２０までのいずれか１項記載の半導体構成素子の作製方法において」のうちの「請求項」１２「記載の半導体構成素子の作製方法」に関する部分を，補正後の請求項１から８までのいずれか１項を引用する補正後の請求項９とし，「前記のドリフトゾーン領域（２）内に作り込まれるガードリング（７）および遮蔽シールド体（８）は，ドリフトゾーン領域（２）の，相補的にドーピングされた半導体材料から成る，
　請求項１から８までのうち少なくともいずれか１項記載の方法。」と補正する。
〈補正事項ｋ〉
　・補正前の請求項２１の「請求項１から２０までのいずれか１項記載の半導体構成素子の作製方法において」のうちの「請求項」１５「記載の半導体構成素子の作製方法」に関する部分を，補正後の請求項１から９までのいずれか１項を引用する補正後の請求項１０とし，「前記のカソード（Ｋ）及びアノード（Ａ）が，半導体構成素子の対向する面に配置されている，
　請求項１から９までのうち少なくともいずれか１項記載の方法。」と補正する。
〈補正事項ｌ〉
　・補正前の請求項２１の「請求項１から２０までのいずれか１項記載の半導体構成素子の作製方法において」のうちの「請求項」１６「記載の半導体構成素子の作製方法」に関する部分を，補正後の請求項１から１０までのいずれか１項を引用する補正後の請求項１１とし，「前記のカソード（Ｋ）及びアノード（Ａ）が，半導体構成素子の同じ面に配置されている，
　請求項１から１０までのうち少なくともいずれか１項記載の方法。」と補正する。
〈補正事項ｍ〉
　・補正前の請求項２１の「請求項１から２０までのいずれか１項記載の半導体構成素子の作製方法において」のうちの「請求項」１９「記載の半導体構成素子の作製方法」に関する部分を，補正後の請求項１から１１までのいずれか１項を引用する補正後の請求項１２とし，「前記のカソードに，高濃度ドーピングされた半導体領域が前置されており，
　当該の高濃度ドーピングされた半導体領域は，ドリフトゾーン領域（２）と同じ導電形を有する，
　請求項１から１１までのうち少なくともいずれか１項記載の方法。」と補正する。
　
２　補正目的の適否
（１）補正事項ａについて
　補正事項ａは，請求項の削除を目的とする補正に該当する。
（２）補正事項ｂについて
　補正事項ｂのうち，補正前の請求項２１の「半導体構成素子」を，補正後の請求項１の「ＭＰＳ半導体構成素子」とする補正は，限定的に減縮したものであるから，補正事項ｂは，特許請求の範囲の減縮を目的とする補正に該当する。
　また，補正事項ｂのうち，引用形式の請求項を独立形式の請求項するための補正，補正前の請求項２１の「第１の温度処理」を，補正後の請求項１の「温度処理」とする補正は，明りょうでない記載の釈明を目的とする補正に該当する。
（３）補正事項ｃ〜ｍについて
　補正事項ｃ〜ｍは，いずれも，補正後の請求項１を引用しているから，補正事項ｃ〜ｍは，上記補正事項ｂと同様に，少なくとも，特許請求の範囲の減縮を目的とする補正に該当する。
　
　したがって，特許請求の範囲についての本件補正は，平成１８年法律５５号改正附則３条１項によりなお従前の例によるとされる同法による改正前の特許法１７条の２第４項に規定する要件を満たす。
　
　そこで，以下，本件補正後の特許請求の範囲に記載された発明が，特許出願の際独立して特許を受けることができるものか（平成１８年法律第５５号改正附則３条１項によりなお従前の例によるとされる同法による改正前の特許法１７条の２第５項において準用する同法１２６条５項に規定する独立特許要件を満たすか）どうかを，請求項１に係る発明について検討する。
　
３　独立特許要件を満たすかどうかの検討
（１）本願補正発明
　本件補正後の請求項１に係る発明（以下「本願補正発明」という。）は，次のとおりである。
　
【請求項１】
「ＭＰＳ半導体構成素子の作製方法であって，
　該ＭＰＳ半導体構成素子は，
　−　サブストレート（１）に配置された半導体層と，
　−　当該半導体層の表面に配置され，アノード（Ａ）を形成しかつショットキー金属（３）および接触接続金属系（４）から形成されるショットキーコンタクトと，
　−　前記の半導体層とショットキーコンタクトとの間に配置されたショットキー接合部（５）と，
　−　前記の半導体層と相補的な電荷キャリア型式を有しかつ前記のショットキーコンタクトの縁部領域の下側に配置されるガードリング（７）と，
　−　前記のアノード（Ａ）とは反対側のサブストレート（１）の側に配置されたカソード（Ｋ）とを有しており，
　前記のガードリング（７）の間に，前記の半導体層とは相補的な電荷キャリア型式を有する遮蔽シーリング体（８）が配置されており，これによってショットキー接合部（５）とｐｎ接合部（９）とが交互に配置され，
　当該のショットキー接合部（５）とｐｎ接合部（９）との間に炭化珪素からなる半導体層のドリフトゾーン領域（２）のドリフトゾーン（１０）が配置され，
　前記のｐｎ接合部（９）は，当該のドリフトゾーン領域（２）と，前記のガードリング（７）または遮蔽シーリング体（８）との間に配置され，
　前記のガードリング（７）と遮蔽シーリング体（８）は，ドリフトゾーン領域（２）にドーピング材料を打ち込むことによって形成されており，
　前記のドリフトゾーン領域（２）の半導体の電子的励起スペクトルにおけるバンドギャップ（Ｅgap）と，半導体構成素子の無電圧状態におけるショットキー接合部（５）のエネルギ高さ(φbarrier）との間のエネルギ差（Ｅgap−φbarrier）が少なくとも０．８ｅＶであり，
　前記のバンドギャップ（Egap)が１．５ｅＶよりも大である形式のＭＰＳ半導体素子の作製する方法において，
　少なくとも１０18ｃｍ-3の第１のドーピング材料でドーピングされた炭化珪素サブストレート上に，１０14ｃｍ-3〜１０17ｃｍ-3の範囲にて同じ導電形の第２のドーピング材料でドーピングされた炭化珪素層をホモエピタキシアルにデポジションし，
　引き続いて前記のサブストレートから離れて配置されている炭化珪素層の表面に相補的な電荷キャリアタイプの第３のドーピング材料を拡散及び／又はイオン打込みによって打ち込んでｐｎ接合部を構造化して形成し，
　引き続いて前記の構成素子に１４００℃〜１７００℃の温度処理を施し，
　当該の温度処理の後，第１の金属製層を，打込みのなされた表面上にデポジットしてショットキーコンタクトを形成し，当該の第１の金属製層上に第２の金属製層をデポジットしてオーミックコンタクトを形成し，
　引き続いて前記の第１及び第２の金属製層を構造化することを特徴とする，
　ＭＰＳ半導体構成素子の作製方法。」
　
（２）引用例の表示
　引用例１：特開平３−１０５９７５号公報
　引用例２：特開平８−３１６１６４号公報
　引用例３：特開平８−９７４４１号公報
　引用例４：Hiroyuki Matsunami，Tsunenobu Kimoto,“Step-controlled epitaxial growth of SiC: High quality homoepitaxy ”，Materials Science and Engineering: R20，１９９７年　８月，Vol.20，P.125-145
　引用例５：A. Itoh , H. Matsunami ，“Analysis of Schottky Barrier Heights of Metal/SiC Contacts and Its Possible Application to High-Voltage Rectifying Devices”，physica status solidi (a)，１９９７年　７月，Vol.162，P.389-408
　引用例６：日本金属学会編，「金属データブック」，改定第２版，日本，丸善，１９８７年１０月３０日，P.195
　
（３）各引用例の記載と引用発明
（３−１）引用例１の記載
　原査定の拒絶の理由に引用された，本願の優先権主張日前に日本国内において頒布された刊行物である，特開平３−１０５９７５号公報（以下「引用例１」という。）には，「半導体整流ダイオード及びそれを使つた電源装置並びに電子計算機」（発明の名称）に関して，第１図，第２図，第８図，第９図とともに，次の記載がある。
　
　ア　発明の背景等
・「〔産業上の利用分野〕
　本発明は半導体装置特に順方向電圧降下が低くかつ逆方向リーク電流の少ない低損失ダイオード，及びそれを使つた電源装置並びに電子計算機に関する。
〔従来の技術〕
　半導体整流ダイオードは，交流を直流に変換する回路素子で，直流で動作する電気装置または電子装置の電源部に多数個使用されている。近年，電気装置及び電子装置の半導体化，ＩＣ化，更にはＬＳＩ化が図られ装置の省エネルギー化が進むに従つて電源部における電力消費が装置の効率を左右する重要なフアクタとなつて来ている。電源部の電力消費を低減するためには，電源部の主たる構成要素である半導体整流ダイオードの低損失化が必要である。半導体整流ダイオードの低損失化のための一方法として，ｐｎ接合ダイオードに代えてシヨツトキー接合ダイオードを使用することが知られている。しかしながら，シヨツトキー接合ダイオードは順方向電圧降下が０．５〜０．６Ｖが低いため順方向損失の低減を図ることができるが，逆方向リーク電流がｐｎ接合ダイオードに比較して２桁以上大きいことから逆方向損失が増加し，順方向損失と逆方向損失とを合計した総損失はｐｎ接合ダイオードに比較して僅かしか低減できないのである。そこで，シヨツトキー接合ダイオードの逆方向リーク電流の低減を図る構造として，特公昭５９−３５１８３号公報，特開昭５６−２６７２号公報，特開昭５９−１１５５６６号公報及び特開昭６０−７４５８２号公報に開示されているように，シヨツトキー接合に隣接して基板領域とは反対導電型の半導体領域を所定間隔で並設し，逆方向電圧印加時に半導体領域と基板領域との間のｐｎ接合が逆バイアスされて基板領域に拡がる空乏層によつて半導体領域相互間がピンチオフされるように構成することが知られている。
〔発明が解決しようとする課題〕
　上述の逆方向リーク電流の流通路を空乏層でピンチオフする構造のシヨツトキー接合ダイオードでは，後述する理由から逆方向リーク電流を低減することが困難であつた。このため，電気装置及び電子装置の電源部に公知の半導体整流ダイオードを使用する限り，電源部での損失が多く装置の損失低減が図れないという欠点があつた。また，電源部の損失が多いということは電源部での発熱が多いことを意味し，この結果大きい冷却手段を必要とし装置の小形化が図れないという欠点があつた。
　本発明の目的は，上述の欠点を解消した半導体整流ダイオード及びそれを使つた電源装置並びに電子計算機を提供するにある。
　本発明の目的を具体的に言えば，低損失の半導体整流ダイオード及びそれを使うことによつて損失の低減と小型化を図つた電源装置並びに電子計算機を提供するにある。」（４頁右下欄２行〜５頁右上欄１６行）
　
　イ　実施例
・「［実施例］
　以下，本発明を実施例として示した図面を用いて詳細に説明する。
　第１図は本発明半導体整流ダイオードの一実施例を示す要部斜視図である。図において，１は互いに反対側に位置する一対の主表面１１．１２を有する半導体基体で，一対の主表面間に一方の主表面１１に隣接するｎ型の第１の半導体領域１３と，他方の主表面１２及び第１の半導体領域１３に隣接し，第１の半導体領域より高不純物濃度を有するｎ＋型の第２の半導体領域１４と，一方の主表面１１から第１の半導体領域１３内に延在し，一方の主表面１１側から見たときストライプ形状を有しその長手方向を揃え相互に所定の間隔を有して並設され，第１の半導体領域１３より高不純物濃度を有するｐ＋型の複数個の第３の半導体領域１５と，一方の主表面１１から第１の半導体領域１３内に延在し，一方の主表面１１側から見たとき環状で第３の半導体領域１５群を所定の間隔を有して包囲し，第１の半導体領域１３より高不純物濃度を有するｐ＋型の第４の半導体領域１６とを具備している。２は半導体基体１の一方の主表面１１上に設けられ，第１の半導体領域１３との界面でシヨツトキー接合を形成し，第３の半導体領域１５及び第４の半導体領域１６の内周側部分にオーミック接触する第１の主電極，３は半導体基体１の他方の主表面１２において第２の半導体領域１４にオーミック接触する第２の主電極，４は半導体基体１の一方の主表面１１の周縁部において第４の半導体領域ｌ６の外周側部分及びその外周側に露出する第１の半導体領域１３上に設けたＳｉＯ２，ＰＳＧなどの絶縁膜で，この絶縁膜４上に第１の主電極２の一部が延在している。第１の主電極２は第１の半導体領域１３の多数キヤリアである電子に対してバリアを形成する電極材料，例えばＭｏ，Ｔｉなどの金属及びこれら金属のシリサイド，更には金属やその他の不純物を含む多結晶シリコン又はアモルフアスシリコンが使用される。
　この実施例において重要な点は，第３の半導体領域１５相互間の間隔をＷ，第３の半導体領域１５の深さをＤ，第１の半導体領域１３と第３の半導体領域１５との間に形成されるｐｎ接合Ｊの拡散電位によつて第１の半導体領域１３側に拡がる空乏層の幅をｗ０としたとき，２ｗ０＜Ｗ≦３Ｄの関係を満すように第３の半導体領域１５を形成していることである。以下，このように形成する理由について説明する。
　第２図は第１図の半導体整流ダイオードの一部拡大断面図で，第２図（ａ）は第２の主電極３が正電位，第１の主電極２が負電位となる逆バイアス状態を，第２図（ｂ）は第１の主電極２が正電位，第２の主電極が負電位となる順バイアス状態をそれぞれ示している。第２図（ａ）の逆バイアス状態においては，ｐｎ接合Ｊから第１の半導体領域１３内に拡がる空乏層は第３の半導体領域１５相互間を埋め尽し破線５１で示すように第２の半導体領域１４近傍まで伸びている。この時，流れる逆方向リーク電流はｐｎ接合部を通るものとシヨツトキー接合部を通るものとに分けられるが，支配的なのは後者である。シヨツトキー接合部を流れる逆方向リーク電流は，前述のようにこの部分の電界強度に大きく依存する。」（６頁右上欄１７行〜７頁左上欄１９行）
・「尚，第１図の第４の半導体領域１６はガードリングとしての機能を有するものであるが，第３の半導体領域１５との間に存在するシヨツトキー接合の幅を本発明の目的を奏するように形成してもよい。」（８頁左上欄１９行〜同頁右上欄３行）
・「第８図は本発明の別の実施例で，第１図の実施例とは第３の半導体領域１５の一方の主表面１１側に凹部１７が形成されている点で異なつている。第３の半導体領域１５は，半導体基体ｌの一方の主表面１１に所望数の凹部１７を形成した後，凹部１７の表面からｐ型不純物を拡散することにより形成することができる。このような形成法を採用すれば，第１図において第３の半導体領域１５を拡散で形成する場合に比較して，順方向電流の通流に寄与しない第３の半導体領域ｌ５の一方の主表面１１に占める割合を大幅に低減でき，チツプサイズの縮小が図れる効果を有する。
　第９図は本発明の更に別の実施例で，第８図の実施例とは凹部１７内に導電材６が埋設されている点で相違している。導電材６としては，ポリシリコン，金属が使用される。この実施例によれば一方の主表面ｌ１が平坦面となるため，第８図の実施例に比較して第１の主電極２の断線がなくなる利点を有している。」（８頁右上欄４行〜同頁左下欄２行）
　
　ウ　発明の効果
・「〔発明の効果〕
　以上述べたように，本発明半導体整流ダイオードは，順方向電圧降下と逆方向リーク電流密度とで表現されるダイオード特性のトレードオフ関係を向上させることができ，電力損失の小さい優れた特性を実現することができる。また，本発明半導体整流ダイオードを電源装置に使用すると電力損失が大幅に低減され，装置の小形軽量化及び高効率化を図ることができる。更に，本発明の電源装置を電子計算機の電源部に適用すると上記と同理由により，小形軽量化及び高効率化を図ることができる。」（１０頁右下欄１〜１２行）
　
　エ　図面の記載
・第１図，第８図，第９図において，いずれも，ｐｎ接合Ｊは，第１の半導体領域１３と第３の半導体領域１５との間に形成されているとともに，第１の半導体領域１３とガードリングの機能を有する第４の半導体領域１６との間にも形成されている。
・第１図，第８図，第９図において，いずれも，第１の主電極２と第１の半導体領域１３との界面のシヨツトキー接合部分と，第１の半導体領域１３と第３の半導体領域１５との間，及び，第１の半導体領域１３と第４の半導体領域１６との間に形成されるｐｎ接合Ｊ部分との間に，第１の半導体領域１３の一部が配置されている。
・第８図において，第１の主電極２は，その周辺がパターン化されている。
　
（３−２）引用発明
　上記ア〜エによれば，引用例１には，次の発明（以下「引用発明」という。）が記載されているといえる。
　
「高不純物濃度を有するｎ＋型の第２の半導体領域１４と，
　前記第２の半導体領域１４上に隣接するｎ型の第１の半導体領域１３と，
　前記第１の半導体領域１３の表面上に設けられ，前記第１の半導体領域１３との界面でシヨツトキー接合を形成する第１の主電極２と，
　前記第２の半導体領域１４にオーミック接触する第２の主電極３と，
　前記第１の半導体領域１３の表面側から見たときストライプ形状を有しその長手方向を揃え相互に所定の間隔を有して並設され，前記第１の半導体領域１３より高不純物濃度を有するｐ＋型の複数個の第３の半導体領域１５と，
　前記第１の半導体領域１３の表面側から見たとき環状で前記第３の半導体領域１５群を所定の間隔を有して包囲し，前記第１の半導体領域１３より高不純物濃度を有するガードリングの機能を有するｐ＋型の第４の半導体領域１６と，
　前記第１の半導体領域１３と前記第３の半導体領域１５との間，及び，前記第１の半導体領域１３と前記第４の半導体領域１６との間に形成されるｐｎ接合Ｊと，を有し，
　前記第１の主電極２と前記第１の半導体領域１３との界面のシヨツトキー接合部分と，前記第１の半導体領域１３と前記第３の半導体領域１５との間，及び，前記第１の半導体領域１３と前記第４の半導体領域１６との間に形成されるｐｎ接合Ｊ部分との間に，前記第１の半導体領域１３の一部が配置されている，半導体整流ダイオードの製造方法において，
　前記第３の半導体領域１５は，ｐ型不純物を拡散することにより形成し，第１の主電極２は，その周辺をパターン化することを特徴とする半導体整流ダイオードの製造方法。」
　
（３−３）引用例２の記載
　原査定の拒絶の理由に引用された，本願の優先権主張日前に日本国内において頒布された刊行物である，特開平８−３１６１６４号公報（以下「引用例２」という。）には，「半導体素子の作成方法」（発明の名称）に関して，図１，図５，図６とともに，次の記載がある。
　
　ア　発明の背景等
・「【０００１】
【産業上の利用分野】本発明は炭化珪素などのワイドバンドギャップを有する半導体素子の作成方法に関するものである。
【０００２】
【従来の技術】ワイドギャップ半導体は広いバンドギャップを反映して，高絶縁破壊電界，大きな電子の飽和ドリフト速度など高耐圧，高温素子に適した物性を持つ。特に，炭化珪素（ＳｉＣ）には多くの結晶系が存在し，結晶構造により２.３乃至３.０エレクトロンボルトの禁制帯幅を有する。また，プロセス的にもｐ型，ｎ型共にドーパントが存在し導電型の制御が可能である。ＳｉＣのドーパントはｐ型についてはアルミニウム（Ａｌ），ボロン（Ｂ），ｎ型に関しては窒素（Ｎ），燐（Ｐ）が知られている。また，ＳｉＣはＳｉと同様に熱酸化により良好な絶縁膜が作成可能である。よって，ＳｉＣはＳｉに変わる半導体素子の構成材料の最有力候補である。ＳｉＣを用いて作成された素子は大電力用素子，高温用素子，耐放射線素子，光電変換素子その他種々の電子技術分野への応用が期待される。
【０００３】
【発明が解決しようとする課題】ＳｉＣはその物性から高耐圧デバイスに適していることは古くから知られていたが，プロセス技術が困難であるためにＳｉＣの優れた物性を充分に活かしたスイッチングデバイスは作成されていない。特に，高耐圧デバイス作成には高耐圧プレーナ型ｐ−ｎ接合形成のための局所的不純物ドーピング技術が必要不可欠である。Ｓｉデバイス作成においては局所的不純物ドーピングに熱拡散が一般的に用いられるが，ＳｉＣは不純物拡散係数が極めて小さく熱拡散には２０００℃近い高温が必要であり，ＳｉＣの表面の昇華を伴う。このために，Ｓｉで適用されているような通常の不純物拡散方法はＳｉＣには適用不可である。よって，局所的不純物ドーピングにはイオン注入法が用いられている。しかし，イオン注入法は結晶欠陥の導入を伴うので高耐圧のｐ−ｎ接合の形成は困難である（J.Appl.Phys.,63，(1988)，922．）。
【０００４】本発明は高耐圧ＳｉＣデバイス作成に必要な高耐圧プレーナ型ｐ−ｎ接合形成のための，局所的不純物ドーピング法を提供することを目的とする。」
　
　イ　課題を解決するための手段
・「【０００５】
【課題を解決するための手段】本発明は上述の問題に鑑み，炭化珪素単結晶表面にエピタキシャル成長，もしくはイオン注入法により不純物ドーピングした層を形成した後に，前記炭化珪素単結晶を５００℃乃至１５００℃に加熱しながら前記表面側から水素イオンまたはγ線を照射することにより前記不純物ドーピング層から前記炭化珪素単結晶深部への不純物の拡散を増速させることを特徴とした炭化珪素半導体素子作成方法である。」
　
　ウ　実施例１
・「【００１１】
【実施例】
（実施例１）キャリア濃度２×１０18cm-3のｎ型ＳｉＣ単結晶基板（１１）上にキャリア濃度１×１０16cm-3のｎ型エピタキシャル層（１２）を熱ＣＶＤにより形成後，ＳｉＣを１０００℃に加熱しながら加速電圧５０ｋｅＶ，ドーズ量５×１０14cm-2の条件でＡｌのイオン注入を行う（図１(ａ)）。さらに，ＳｉＣを１０００℃で加熱しながら水素イオンを加速電圧１５ｋｅＶ，１×１０12cm-2sec-1 で３０，６０min 照射する（図１（ｂ））。加速電圧が同じ場合，水素イオンの侵入深さはＳｉの略２／３である。従って，同じ拡散深さを得る場合，水素イオンの加速電圧は，Ｓｉの略１.５ 倍とする。図２にＳＩＭＳによる不純物濃度の深さ方向分布を示す。照射時間の増大に伴いＡｌが深さ方向に拡散している。また，ラザフォード後方散乱法（ＲＢＳ）により水素イオン照射による結晶ダメージを調べたところ，ＲＢＳより得られた後方散乱強度は完全結晶と同等であった（図３）。反応性イオンエッチング（ＲＩＥ）によりメサエッチングを行った後に，熱酸化，スパッタ法によりＳｉＯ2 パッシベーション（１７）を形成後，ｎ型側にＮｉ（１８），ｐ型側にＡｌ（１６）電極を形成後１０００℃前後で数分間真空中で熱処理する（図１（ｃ））。図３に本発明により形成したｐ−ｎ接合のＩ−Ｖ特性を示す。本発明法を用いて作成したｐ−ｎ接合は約１０００Ｖの高耐圧を示す。」
　
　エ　実施例２
・「【００１３】（実施例２）キャリア濃度２×１０18cm-3のｎ型ＳｉＣ単結晶基板（１１）上にキャリア濃度１×１０16cm-3のｎ型エピタキシャル層（１２）を熱ＣＶＤにより形成後，熱酸化およびスパッタ法によりＳｉＯ2 イオン注入マスク（１９）を形成する。ＳｉＣを１０００℃に加熱しながら加速電圧５０ｋｅＶ，ドーズ量５×１０14cm-2の条件でＡｌのイオン注入を行う（図５（ａ））。さらに，ＳｉＣを1000℃で加熱しながら水素イオンを加速電圧１５ｋｅＶ，１×１０12cm-2sec-1 で３０，６０min 照射する（図５(ｂ)）。ｎ型側にＮｉ(１８)，ｐ型側にＡｌ（１６）電極を形成後１０００℃前後で数分間真空中で熱処理する（図５（ｃ））。本発明法を用いて作成したプレーナ型ｐ−ｎ接合は１０００Ｖ近い高耐圧を示す。」
　
　オ　実施例３
・「【００１４】（実施例３）図６に本発明による不純物ドーピング方法を用いて作成した静電誘導型ダイオードの模式図を示す。キャリア濃度２×１０18cm-3のｎ型ＳｉＣ単結晶基板(11)上にキャリア濃度１×１０16cm-3のｎ型エピタキシャル層（１２）を熱ＣＶＤにより形成する。ＳｉＣを１０００℃に加熱しながら加速電圧５０ｋｅＶ，ドーズ量５×１０14cm-2の条件でＡｌイオンをマスクを通して局所的に注入する。さらに，ＳｉＣを１０００℃で加熱しながら１×１０12cm-2sec-1 の水素イオンを加速電圧１５ｋｅＶ，６０min照射する。連続して加速電圧５０ｋｅＶで６０min照射する。接合深さは約０.７μｍ となる。熱酸化，スパッタ法によりＳｉＯ2 パッシベーション（１７）を形成後，カソード側にＮｉ（１８），アノード側にＡｌ（１６）を用いて電極を形成する。本発明により形成されたＳｉＣ静電誘導型ダイオードは高耐圧，低抵抗で高温においても安定した特性を示した。」
　
　カ　発明の効果
・「【００１５】
【発明の効果】本発明により以上説明したように，ＳｉＣにおいても拡散による局所的な不純物ドーピングが可能となる。本方法により形成された素子は高耐圧かつ低抵抗であり，高温においても安定した特性を示す。」
　
（３−４）引用例３の記載
　原査定の拒絶の理由に引用された，本願の優先権主張日前に日本国内において頒布された刊行物である，特開平８−９７４４１号公報（以下「引用例３」という。）には，「炭化けい素ショットキーダイオードの製造方法」（発明の名称）に関して，図１〜図３とともに，次の記載がある。
　
　ア　発明の背景等
・「【産業上の利用分野】本発明は，半導体材料として炭化けい素 (以下ＳｉＣと記す) を用いた高耐圧で高速スイッチングを行うＳｉＣショットキーダイオードの製造方法に関する。
【０００２】
【従来の技術】ＳｉＣは，その最大電界強度が大きいことから，大電力，高耐圧を制御する電力用半導体デバイスへの応用が期待されている。ショットキーダイオードは，ｐ−ｎ接合ダイオードと異なり，少数キャリアを使用しないことから高速スイッチングができる。しかし，半導体材料としてシリコンを用いると，逆方向バイアス時のもれ電流が大きいことや，順方向特性が悪いことから，１００Ｖ以上の高耐圧には使用できない。ＳｉＣでは，これらの問題が解決されるとして，ショットキーダイオードの試作が行われている。従来のＳｉＣショットキーダイオードにおいては，ショットキー電極として，Ｔ. Ｋｉｍｏｔｏ, ｅｔ  ａｌ．ＩＥＥＥＥｌｅｃｔ．Ｄｅｖ．Ｌｅｔｔ．Ｖｏｌ. １４ (１９９３) ｐ５４８ではＡｕを，Ｍ. Ｂｈａｔｎａｇａｒ, ｅｔ  ａｌ. ＩＥＥＥ  Ｅｌｅｃｔ. ＤｅＶ. Ｌｅｔｔ. Ｖｏｌ. １３ (１９９２) ｐ５０１にはＰｔを用い，高耐圧で素子抵抗の小さい良好な特性が報告されている。
【０００３】
【発明が解決しようとする課題】これらの報告によると，ＡｕやＰｔのショットキー電極を室温ないし３００℃の低温で形成しており，その後それ以上の熱処理を行わないまま，特性が評価されている。その理由は，別にＤ. Ｅ. Ｉｏａｎｎｏｕ, ｅｔ  ａｌ. ＩＥＥＥＴｒａｎｓ. Ｅｌｅｃｔ. Ｄｅｖ. Ｖｏｌ. ＥＤ−３４ (１９８７) ｐ１６９４に報告されているように，高温の熱処理を行うことでＡｕやＰｔがＳｉＣと反応し，ショットキー特性，特にリーク電流が増加するためである。このため，ＳｉＣ自体が高温でも耐えられる材料でありながら，ＡｕやＰｔを用いたショットキーダイオードは高温に使用できないことになる。そのほか，ＡｕやＰｔの電極は密着性が悪く，洗浄工程などで剥離が発生するなどの問題点があげられる。従って，大面積の電極を形成することは困難であった。
【０００４】本発明の目的は，上述の問題を解決し，高温でも使用することができ，大面積化，あるいは量産化も可能なＳｉＣショットキーダイオードの製造方法を提供することにある。」
　
　イ　実施例
・「【０００７】
【実施例】以下，図を引用して本発明の実施例について述べる。図１ (ａ) 〜 (ｃ) は本発明の一実施例のＳｉＣショットキーダイオードの製造工程を示す。先ず，高不純物濃度で抵抗率０.０２Ωｃｍ以下の低抵抗ＳｉＣ単結晶基板を用意し，その上に低不純物濃度のｎ- 層１をエピタキシャル成長で形成，その表面を保護するための絶縁膜として熱酸化膜３を成膜する〔図１ (ａ) 〕。この熱酸化膜３に開口部３１を明け〔図１ (ｂ) 〕，次いでＡｌ５０％，Ｔｉ５０％のＡｌ−Ｔｉ合金よりなるショットキー電極層４を全面に形成したのちエッチングによりパターニングする。このショットキー電極層４は，ＡｌとＴｉの別個のソースを用いるか，Ａｌ−Ｔｉ合金のソースを用いてのスパッタあるいは蒸着により形成する。しかし，厚さの比が比重と逆の比の4.５：2.７のＡｌ膜とＴｉ膜を交互にスパッタあるいは蒸着により成膜して積層してもよい。パターニング・エッチングは，プラズマエッチングなどのドライエッチング，あるいはりん硝酸およびふっ酸などによりウェットエッチングで行う。次に，裏面側のｎ+ 層２の表面にｎ形ＳｉＣと良好なオーム性接触できる金属電極層５の一例であるＮｉ層を成膜する〔図１ (ｃ) 〕。このあと，６００〜１２００℃の温度範囲で熱処理を行うと，表面側のｎ- 層１の上にショットキー接合，裏面のｎ+ 層２の上にオーム性接合が形成される。このようにして形成したショットキーダイオードの一例として，ｎ- 層１の不純物濃度が４×１０17ｃｍ-3耐圧２５０Ｖが得られた。この値は最大電界強度２×１０6 Ｖ／ｃｍに対応し良好な値である。また，リーク電流も１００Ｖで１０-5Ａ／ｃｍ2 以下であり，実用可能な値である。
【０００８】図２は本発明の別の実施例のショットキーダイオードの断面構造を示し，図１と共通部分には同一の符号が付されている。このダイオードは，ショットキー接合の周縁部での電界集中を防止するために，ｎ- 層１の表面とＡｌ／Ｔｉ電極層４との間のショットキー接合の周りに，ｎ- 層とのｐｎ接合を有するｐ領域６が形成されている。ｎ形ＳｉＣ上のショットキー電極であるＡｌ−Ｔｉ合金もしくはＡｌ／Ｔｉ積層膜は，ｐ形ＳｉＣに対しオーム性接触をするため，ショットキー接合とｐｎ接合は並列接続になり，両接合の連続したほぼ平面的な接合を形成する。このため，ショットキー電極４の周縁部での電界集中は大幅に緩和できる。
【０００９】図３ (ａ) 〜 (ｄ) は図２のショットキーダイオードの製造工程を示す。この場合は，ｎ+ ＳｉＣ基板２の上にｎ- 層１をエピタキシャル成長させたのち，不純物濃度１０17／ｃｍ3 程度で厚さ約１μｍのｐ形ＳｉＣ層６０を積層する〔図３ (ａ) 〕。このｐ層６０を，その上にレジストパターン７を形成し〔図３ (ｂ) 〕，ドライエッチングあるいは選択的酸化などの方法で部分的に除去してｐ形ＳｉＣ領域６を形成し，その間にｎ- 層１を露出させる〔図３ (ｃ) 〕。以下，図１ (ｃ) に示す工程と同様にショットキー電極層４およびオーム性電極層５を形成し，６００〜１２００℃のアニールを行う。以上により，より安定して高耐圧を示すショットキーダイオードが得られた〔図３ (ｄ) 〕。」
　
　ウ　発明の効果
・「【００１０】
【発明の効果】本発明によれば，Ａｌ／Ｔｉよりなるショットキー電極層を設けて高温で熱処理することにより，ＳｉＣを半導体材料として用いて高温で使用できるショットキーダイオードで，また大面積の大容量ショットキーダイオードも製造可能になった。また，これらの素子の量産化も容易になった。」
　
（３−５）引用例４の記載
　原査定の拒絶の理由に引用された，本願の優先権主張日前に外国において頒布された刊行物である，Hiroyuki Matsunami，Tsunenobu Kimoto,“Step-controlled epitaxial growth of SiC: High quality homoepitaxy ”，Materials Science and Engineering: R20，１９９７年　８月，Vol.20，P.125-145（以下「引用例４」という。）には，次の記載がある。
・１２６頁の表１には，３Ｃ−ＳｉＣ，４Ｈ−ＳｉＣ，６Ｈ−ＳｉＣのバンドギャップＥｇ（ｅＶ）が，それぞれ，２．２３ｅＶ，３．２６ｅＶ，３．０２ｅＶであることが，記載されている。
　
（３−６）引用例５の記載
　原査定の拒絶の理由に引用された，本願の優先権主張日前に外国において頒布された刊行物である，A. Itoh , H. Matsunami ，“Analysis of Schottky Barrier Heights of Metal/SiC Contacts and Its Possible Application to High-Voltage Rectifying Devices”，physica status solidi (a)，１９９７年　７月，Vol.162，P.389-408（以下「引用例５」という。）には，次の記載がある。
・３９１頁の表１には，金属と３Ｃ−ＳｉＣの組織のショットキーバリアの高さとして，例えば，金と（１００）表面の３Ｃ−ＳｉＣのショットキーバリアの高さは，１．１５〜１．２ｅＶ，白金と（１００）表面の３Ｃ−ＳｉＣのショットキーバリアの高さは，０．９５ｅＶであることが，記載されている。
・３９３頁の表２には，金属とｎ型の６Ｈ−ＳｉＣの組織のショットキーバリアの高さとして，例えば，金，銀，アルミニウムと（１-１００）［審決注：ここで「-１」の表記は，「１」に上付きバーが付加されたものを意味する。以下，同様。］表面の６Ｈ−ＳｉＣのショットキーバリアの高さは，いずれも，１．４５ｅＶであることが，記載されている。
・３９８頁の図４と３９９頁の２〜４行には，金属と４Ｈ−ＳｉＣからなるショットキーバリアダイオードのショットキーバリアの高さと金属の仕事関数との関係式が，４Ｈ−ＳｉＣがシリコン表面の場合と，４Ｈ−ＳｉＣが炭素表面の場合の２つの場合について，記載されている。
　「φＢとφＭとの関係は，次のように与えられる。
　シリコン表面の場合には，φＢ＝０．７０φＭ−１．９５，
　炭素表面の場合には，φＢ＝０．７６φＭ−２．０６である。」（３９９頁２〜４行）
　ここで，φＢはショットキーバリアの高さ，φＭは金属の仕事関数である。
　
（３−７）引用例６の記載
　原査定の拒絶の理由に引用された，本願の優先権主張日前に日本国内において頒布された刊行物である，日本金属学会編，「金属データブック」，改定第２版，日本，丸善，１９８７年１０月３０日，P.195（以下「引用例６」という。）には，次の記載がある。
・「１・３・１　金属の仕事関数（φ）・・・
　
　　　I-III族　φ［ｅＶ］
　　　Ｌｉ　　２．４
　　　Ｋ　　　２．２
　　　Ｃｓ　　１．９
　　　Ｃｕ　　４．６
　　　Ａｇ　　４．５
　　　Ａｕ　　４．９
　　　Ａｌ　　４．２
　　　Ｂａ　　２．５
　　　Ｓｒ　　２．１　
　
　　IV-VI族　φ［ｅＶ］　
　　　Ｔｉ　　３．９
　　　Ｚｒ　　４．１
　　　Ｈｆ　　３．５
　　　Ｔｈ　　３．４
　　　Ｔａ　　４．１
　　　Ｍｏ　　４．２
　　　Ｗ　　　４．５
　　　Ｎｂ　　４．２
　
　VII-VIII族　φ［ｅＶ］
　　　Ｒｅ　　４．７
　　　Ｆｅ　　４．５
　　　Ｃｏ　　４．４
　　　Ｎｉ　　４．６
　　　Ｏｓ　　４．７
　　　Ｉｒ　　５．３
　　　Ｐｔ　　５．３　　  」　（１９５頁，表１．３．１）
　
（４）対比　
（４−１）次に，本願補正発明と引用発明とを対比する。
　ア　引用発明の「高不純物濃度を有するｎ＋型の第２の半導体領域１４」，「ｎ型の第１の半導体領域１３」は，それぞれ，本願補正発明の「サブストレート（１）」，「半導体層」に対応するので，引用発明の「前記第２の半導体領域１４上に隣接するｎ型の第１の半導体領域１３」は，本願補正発明の「サブストレート（１）に配置された半導体層」に相当する。
　イ　引用発明の「前記第１の半導体領域１３の表面上に設けられ，前記第１の半導体領域１３との界面でシヨツトキー接合を形成する第１の主電極２」において，「第１の主電極２」は，本願補正発明の「アノード（Ａ）」に対応するので，引用発明の「前記第１の半導体領域１３の表面上に設けられ，前記第１の半導体領域１３との界面でシヨツトキー接合を形成する第１の主電極２」は，本願補正発明の「当該半導体層の表面に配置され，アノード（Ａ）を形成しかつショットキー金属（３）」「から形成されるショットキーコンタクト」に相当する。
　ウ　引用発明の上記「シヨツトキー接合」は，「前記第１の半導体領域１３」と「第１の主電極２」と界面の「シヨツトキー接合」であるから，引用発明も，本願補正発明の「前記の半導体層とショットキーコンタクトとの間に配置されたショットキー接合部（５）」を有していることは明らかである。
　エ　引用発明において，「第１の半導体領域１３」は「ｎ型」であるから，引用発明の「ｐ＋型」は，本願補正発明の「前記の半導体層と相補的な電荷キャリア型式」に対応し，また，引用発明の「ガードリングの機能を有するｐ＋型の第４の半導体領域１６」は，引用例１の第１図，第８図，第９図の記載を参照すると，ショットキー接合の縁部領域の下側に配置されていることは，明らかであるから，引用発明の「前記第１の半導体領域１３の表面側から見たとき環状で前記第３の半導体領域１５群を所定の間隔を有して包囲し，前記第１の半導体領域１３より高不純物濃度を有するガードリングの機能を有するｐ＋型の第４の半導体領域１６」は，本願補正発明の「前記の半導体層と相補的な電荷キャリア型式を有しかつ前記のショットキーコンタクトの縁部領域の下側に配置されるガードリング（７）」に相当する。
　オ　引用発明の「前記第２の半導体領域１４にオーミック接触する第２の主電極３」は，本願補正発明の「前記のアノード（Ａ）とは反対側のサブストレート（１）の側に配置されたカソード（Ｋ）」に相当する。
　カ　引用発明の「ｐ＋型の複数個の第３の半導体領域１５」は，本願補正発明の「前記の半導体層とは相補的な電荷キャリア型式を有する遮蔽シーリング体（８）」に対応し，また，引用例１の第１図，第８図，第９図の記載を参照すると，引用発明の「ｐ＋型の複数個の第３の半導体領域１５」は，「ガードリングの機能を有するｐ＋型の第４の半導体領域１６」に囲まれていることは，明らかである。そして，引用発明の「ｐ＋型の複数個の第３の半導体領域１５」は，「相互に所定の間隔を有して並設され」ており，この所定の間隔の間にショットキー接合を有しており，また，引用発明の「ｐ＋型の複数個の第３の半導体領域１５」は，「前記第１の半導体領域１３」との間で，ｐｎ接合を有しているから，引用発明の「前記第１の半導体領域１３の表面側から見たときストライプ形状を有しその長手方向を揃え相互に所定の間隔を有して並設され，前記第１の半導体領域１３より高不純物濃度を有するｐ＋型の複数個の第３の半導体領域１５」は，本願補正発明の「前記のガードリング（７）の間に，前記の半導体層とは相補的な電荷キャリア型式を有する遮蔽シーリング体（８）が配置されており，これによってショットキー接合部（５）とｐｎ接合部（９）とが交互に配置され」ることに相当する。
　キ　引用発明の「前記第１の主電極２と前記第１の半導体領域１３との界面のシヨツトキー接合部分と，前記第１の半導体領域１３と前記第３の半導体領域１５との間，及び，前記第１の半導体領域１３と前記第４の半導体領域１６との間に形成されるｐｎ接合Ｊ部分との間に，前記第１の半導体領域１３の一部が配置されている」ことにおいて，「前記第１の半導体領域１３」，「前記第１の半導体領域１３の一部」は，それぞれ，本願補正発明の「半導体層のドリフトゾーン領域（２）」，「半導体層のドリフトゾーン領域（２）のドリフトゾーン（１０）」に対応するので，引用発明の「前記第１の主電極２と前記第１の半導体領域１３との界面のシヨツトキー接合部分と，前記第１の半導体領域１３と前記第３の半導体領域１５との間，及び，前記第１の半導体領域１３と前記第４の半導体領域１６との間に形成されるｐｎ接合Ｊ部分との間に，前記第１の半導体領域１３の一部が配置されている」ことは，本願補正発明の「当該のショットキー接合部（５）とｐｎ接合部（９）との間に」「半導体層のドリフトゾーン領域（２）のドリフトゾーン（１０）が配置され」ていることに相当する。
　ク　引用発明の「前記第１の半導体領域１３と前記第３の半導体領域１５との間，及び，前記第１の半導体領域１３と前記第４の半導体領域１６との間に形成されるｐｎ接合Ｊ」は，本願補正発明の「前記のｐｎ接合部（９）は，当該のドリフトゾーン領域（２）と，前記のガードリング（７）または遮蔽シーリング体（８）との間に配置され」ることに相当する。
　ケ　引用発明の「前記第３の半導体領域１５は，ｐ型不純物を拡散することにより形成」することは，本願補正発明の「相補的な電荷キャリアタイプの第３のドーピング材料を拡散及び／又はイオン打込みによって打ち込んでｐｎ接合部を構造化して形成」することに相当する。
　コ　引用発明の「第１の主電極２」は，本願補正発明の「第１の金属製層」に対応し，また，引用発明の「第１の主電極２」が，「前記第１の半導体領域１３との界面でシヨツトキー接合を形成する」ことは，本願補正発明の「第１の金属製層を，」形成「してショットキーコンタクトを形成」することに相当し，引用発明の「第１の主電極２は，その周辺をパターン化する」ことは，本願補正発明の「前記の第１」「金属製層を構造化する」ことに相当する。
　サ　引用発明の「半導体整流ダイオード」は，「シヨツトキー接合」と「ｐｎ接合Ｊ」を有するので，本願補正発明の「ＭＰＳ半導体構成素子」に相当する。
　
（４−２）そうすると，本願補正発明と引用発明の一致点と相違点は，次のとおりとなる。
　
《一致点》
　「ＭＰＳ半導体構成素子の作製方法であって，
　該ＭＰＳ半導体構成素子は，
　−　サブストレート（１）に配置された半導体層と，
　−　当該半導体層の表面に配置され，アノード（Ａ）を形成しかつショットキー金属（３）から形成されるショットキーコンタクトと，
　−　前記の半導体層とショットキーコンタクトとの間に配置されたショットキー接合部（５）と，
　−　前記の半導体層と相補的な電荷キャリア型式を有しかつ前記のショットキーコンタクトの縁部領域の下側に配置されるガードリング（７）と，
　−　前記のアノード（Ａ）とは反対側のサブストレート（１）の側に配置されたカソード（Ｋ）とを有しており，
　前記のガードリング（７）の間に，前記の半導体層とは相補的な電荷キャリア型式を有する遮蔽シーリング体（８）が配置されており，これによってショットキー接合部（５）とｐｎ接合部（９）とが交互に配置され，
　当該のショットキー接合部（５）とｐｎ接合部（９）との間に半導体層のドリフトゾーン領域（２）のドリフトゾーン（１０）が配置され，
　前記のｐｎ接合部（９）は，当該のドリフトゾーン領域（２）と，前記のガードリング（７）または遮蔽シーリング体（８）との間に配置されるＭＰＳ半導体素子の作製する方法において，
　前記のサブストレートから離れて配置されている層の表面に相補的な電荷キャリアタイプの第３のドーピング材料を拡散及び／又はイオン打込みによって打ち込んでｐｎ接合部を構造化して形成し，
　第１の金属製層によりショットキーコンタクトを形成し，
　引き続いて前記の第１金属製層を構造化することを特徴とする，
　ＭＰＳ半導体構成素子の作製方法。」
　
《相違点》
《相違点１》
　本願補正発明は，「ショットキー金属（３）および接触接続金属系（４）から形成されるショットキーコンタクト」を有するのに対して，引用発明は，本願補正発明の「ショットキー金属（３）」「から形成されるショットキーコンタクト」に対応する，「前記第１の半導体領域１３との界面でシヨツトキー接合を形成する第１の主電極２」を有するものの，本願補正発明の「接触接続金属系（４）」を有していない点。
《相違点２》
　本願補正発明は，「炭化珪素からなる半導体層」を有するのに対して，引用発明は，本願補正発明の「半導体層」に対応する，「第１の半導体領域１３」が，炭化珪素からなるものではない点。
《相違点３》
　本願補正発明は，「前記のガードリング（７）と遮蔽シーリング体（８）は，ドリフトゾーン領域（２）にドーピング材料を打ち込むことによって形成されて」いるのに対して，引用発明は，本願補正発明の「遮蔽シーリング体（８）」に対応する，「前記第３の半導体領域１５は，ｐ型不純物を拡散することにより形成」するものであり，また，本願補正発明の「ガードリング（７）」に対応する，引用発明の「ガードリングの機能を有するｐ＋型の第４の半導体領域１６」については，形成方法が不明である点。
《相違点４》
　本願補正発明は，「前記のドリフトゾーン領域（２）の半導体の電子的励起スペクトルにおけるバンドギャップ（Ｅgap）と，半導体構成素子の無電圧状態におけるショットキー接合部（５）のエネルギ高さ(φbarrier）との間のエネルギ差（Ｅgap−φbarrier）が少なくとも０．８ｅＶであり，
　前記のバンドギャップ（Egap)が１．５ｅＶよりも大である」のに対して，引用発明は，「エネルギ差（Ｅgap−φbarrier）」や，「バンドギャップ（Ｅgap）」の値が，不明である点。
《相違点５》
　本願補正発明は，「少なくとも１０18ｃｍ-3の第１のドーピング材料でドーピングされた炭化珪素サブストレート上に，１０14ｃｍ-3〜１０17ｃｍ-3の範囲にて同じ導電形の第２のドーピング材料でドーピングされた炭化珪素層をホモエピタキシアルにデポジションし」，「引き続いて前記のサブストレートから離れて配置されている炭化珪素層の表面に相補的な電荷キャリアタイプの第３のドーピング材料を拡散及び／又はイオン打込みによって打ち込んでｐｎ接合部を構造化して形成し」ているのに対して，引用発明は，本願補正発明の「相補的な電荷キャリアタイプの第３のドーピング材料を拡散及び／又はイオン打込みによって打ち込んでｐｎ接合部を構造化して形成」することに対応する，「前記第３の半導体領域１５は，ｐ型不純物を拡散することにより形成」するものであるが，炭化珪素層をデポジションすることが記載されておらず，炭化珪素層の表面に相補的な電荷キャリアタイプの第３のドーピング材料を拡散及び／又はイオン打込みによって打ち込むものではない点。
《相違点６》
　本願補正発明は，ｐｎ接合部を構造化して形成し，「引き続いて前記の構成素子に１４００℃〜１７００℃の温度処理を施し」，「当該の温度処理の後」，ショットキーコンタクトを形成するのに対して，引用発明は，「前記第３の半導体領域１５は，ｐ型不純物を拡散することにより形成」した後に，温度処理を施すことが，不明である点。
《相違点７》
　本願補正発明は，「第１の金属製層を，打込みのなされた表面上にデポジットしてショットキーコンタクトを形成し，当該の第１の金属製層上に第２の金属製層をデポジットしてオーミックコンタクトを形成し，　引き続いて前記の第１及び第２の金属製層を構造化する」のに対して，引用発明は，第１の主電極２によりシヨツトキー接合を形成し，その周辺をパターン化しているものの，「第２の金属製層」が記載されておらず，このような構成が不明である点。
　
（５）相違点についての判断
（５−１）相違点１について
　ア　本願補正発明のように，「ショットキー金属（３）および接触接続金属系（４）から形成されるショットキーコンタクト」を有することは，以下の周知文献１〜３に示されているように，ショットキーコンタクトとして周知の構造である。
　イ　周知文献１：特開平５−２４３５５６号公報（特に，従来技術としての段落【０００２】〜【０００３】，段落【００１６】〜【００１８】及び，図２，図３の記載を参照）には，「まず図３（ａ）に示すように，Ｐ型シリコン基板１にＮ+ 型埋込層２を形成し，Ｎ型エピタキシャル層３を形成する。次に図３（ｂ）に示すように，厚いシリコン酸化膜４で素子間分離を行い，続いて図３（ｃ）に示すように，シリコン酸化膜５にカソードコンタクト窓６を形成し，この開口部を通してリン拡散等によりＮ+ 型拡散層７を形成する。次に図３（ｄ）に示すように，ショットキーコンタクト窓８を形成した後，図３（ｅ）に示すように，全面にショットキー金属を蒸着またはスパッタ法により被着する。この後，ホトレジストをマスタにショットキー金属をドライエッチング法にてエッチング除去しショットキー金属９ａを形成する。このとき，ショットキー金属がチタニウムの場合ＣＦ4 系ガスを，またモリブデンの場合塩素系ガスのドライエッチングにより除去する。このあと図３（ｆ）に示すように，アルミニウム等の金属によりアノード電極１０ａおよびカソード電極１０ｂを形成して，ショットキーダイオードが形成される。」（段落【０００３】）ことが，また，「図２（ｂ）に示すように，全面にショットキー金属９および配線用金属１０を連続してこの順で蒸着又はスパッタ法により付着する。続いて図２（ｃ）に示すように，ホトレジストをマスクに不要の金属をエッチング除去し，ショットキー金属９ａおよび９ｂならびにアノード電極１０ａおよびカソード電極１０ｂを形成する。」（段落【００１８】）ことが記載されている。
　ここで，周知文献１の図３（ｆ）及び図２（ｃ）に示される，ショットキー金属９ａにアルミニウム等の金属のアノード電極１０ａが積層された構造は，本願補正発明の「ショットキー金属（３）および接触接続金属系（４）から形成されるショットキーコンタクト」に相当し，このようなショットキーコンタクトは，従来技術としても記載されるように，周知のものであることが明らかである。
　ウ　周知文献２：特開昭６１−２３４０７４号公報（特に，２頁右下欄１９行〜３頁右上欄２０行，及び，第１図の記載を参照）には，「第１図（ａ）〜（ｇ）に本発明の実施例であるモリブデンをバリヤメタルに用いたショットキーバリヤ型ダイオードの各プロセス工程における断面構造図を示す。　まず，ヒ素ドーピングの高濃度ｎ＋型半導体基板１上にこれよりも低濃度であるｎ型エピタキシャル層２を成長させた後表面にシリコン酸化膜３を約７０００Å形成する。この様子を第１図（ａ）に示す。・・・続いて，フォトエッチング技術を用いて前記シリコン酸化膜とＰＳＧ膜のエッチングレート差を利用してテーパーエッチングを行い，前記シリコン酸化膜を開口した様子を第１図（ｄ）に示す。　その後，バリヤメタルのモリブデンを約４０００Åワイヤーボンディング工程に必要なＡｌ膜を例えば７μｍ蒸着形成した様子を第１図（ｅ）に示す。次に電極膜Ａｌとバリヤメタルのモリブデンを例えば，リン酸，硝酸，酢酸等の混合液にて同時にエッチングパターニングした様子を第１図（ｆ）に示す。続いて，ここには図示していないが，ｎ＋型半導体基板の裏面に，例えばＣｒ−Ｎｉ−Ａｕを１０００Å−１０００Å−１０００Å，あるいはＴｉ−Ｎｉ−Ａｕを同じように形成後，３５０℃で熱処理を行い，ワイヤーボンディングを施して完成した様子を第１図（ｇ）に示す。」（２頁右下欄２０行〜３頁右上欄２０行）ことが，記載されている。
　ここで，周知文献２の第１図（ｇ）に示される，バリヤメタルのモリブデン５の上に電極膜Ａｌが積層された電極構造は，本願補正発明の，「ショットキー金属（３）および接触接続金属系（４）から形成されるショットキーコンタクト」に相当し，このような構造は，ショットキーコンタクトとして周知のものであるといえる。
　エ　周知文献３：特開平５−１５２５６２号公報（段落【００２３】〜【００３０】，【００６８】〜【００７４】，及び図１，図６〜図９の記載を参照）には，「本実施例のＳＢＤを図１〜図５によって説明する。図１に示す本実施例のＳＢＤ１を構成する半導体基板２は，例えばｎ形のシリコン（Ｓｉ）単結晶からなる。・・・半導体基板２上には，ｎ形のエピタキシャル層３が形成されている。・・・エピタキシャル層３上には，例えば二酸化ケイ素（ＳｉＯ2)からなる絶縁膜４が堆積されている。絶縁膜４には，エピタキシャル層３の一部分が露出する接続孔５が穿孔されている。接続孔５から露出したエピタキシャル層３は，ショットキ電極６と電気的に接続されている。ショットキ電極６は，導体層６ａ，６ｂが下層から順に積層されて構成されている。下層の導体層６ａは，例えばチタン（Ｔｉ）等のような金属またはＴｉシリサイド等のようなシリサイドからなる。エピタキシャル層３において，導体層６ａとの接合面には，図示しないショットキ障壁層が形成されている。・・・導体層６ａ上に積層された導体層６ｂは，例えばアルミニウム（Ａｌ）またはＡｌ合金からなる。ただし，導体層６ｂは，Ａｌに限定されるものではなく種々変更可能であり，例えばタングステンでも良い。」（段落【００２３】〜【００３０】）こと，及び「このようなＳＢＤ１の製造方法例を図６〜図９によって説明する。まず，図６に示すように，ｎ形のエピタキシャル層３上に熱酸化法等によって絶縁膜４を形成した後，フォトリソグラフィ技術によって絶縁膜４に，エピタキシャル層３の一部が露出する平面リング状の開口部９を穿孔する。続いて，図７に示すように，例えば拡散法またはイオン打ち込み法によってｐ形不純物であるホウ素を，絶縁膜４に穿孔された開口部８を通じてエピタキシャル層３に導入し，ガードリング７を形成する。その後，図８に示すように，絶縁膜４にショットキ接合形成部分が露出する接続孔５を形成した後，半導体基板２上に，例えばＴｉまたはＴｉシリサイドからなる導体層６ａをスパッタリング法等によって堆積する。Ｔｉからなる導体層６ａを堆積した場合は，堆積処理後に，例えば１×１０-6（ｔｏｒｒ）程度の真空中（アルゴン等の不活性ガス雰囲気としても良い）において，例えば６００℃程度の熱処理を１０分間程度，半導体基板２に対して施し，導体層６ａの少なくともエピタキシャル層３との接合部分をシリサイド化する。次いで，図９に示すように，導体層６ａ上に，例えばＡｌまたはＡｌ合金からなる導体層６ｂを蒸着法またはスパッタリング法等によって堆積する。続いて，導体層６ａ，６ｂを，例えばフォトリソグラフィ技術によってパターニングする。」（段落【００６８】〜【００７４】）ことが記載されている。
　ここで，周知文献３に示される，ＴｉまたはＴｉシリサイドからなる導体層６ａ上に，ＡｌまたはＡｌ合金からなる導体層６ｂが積層された電極構造は，本願補正発明の，「ショットキー金属（３）および接触接続金属系（４）から形成されるショットキーコンタクト」に相当し，このような構造は，ショットキーコンタクトとして周知のものであるといえる。
　オ　そうすると，引用発明におけるショットキー接合を形成する電極として，上記のショットキーコンタクトとして周知の構造を適用することにより，本願補正発明の「ショットキー金属（３）および接触接続金属系（４）から形成されるショットキーコンタクト」を有するようになすことは，当業者が適宜なし得たことと認められる。
　
（５−２）相違点２について
　ア　高耐圧デバイスに適した半導体材料として，ＳｉＣ（炭化珪素）を用いることは，引用例２，３に記載されるように，従来から周知の技術的事項である。そして，引用例３には，「図１ (ａ) 〜 (ｃ) は本発明の一実施例のＳｉＣショットキーダイオードの製造工程を示す。先ず，高不純物濃度で抵抗率0.０２Ωｃｍ以下の低抵抗ＳｉＣ単結晶基板を用意し，その上に低不純物濃度のｎ- 層１をエピタキシャル成長で形成，その表面を保護するための絶縁膜として熱酸化膜３を成膜する〔図１ (ａ) 〕。」（段落【０００７】）ことが，記載されており，「低不純物濃度のｎ- 層１」は，本願補正発明の「炭化珪素からなる半導体層」に対応する。
　イ　したがって，引用発明の「第１の半導体領域１３」として，上記アの引用例３の記載を適用して，本願補正発明のような「炭化珪素からなる半導体層」を有するようになすことは，当業者が適宜なし得たことと認められる。
　
（５−３）相違点３について
　ア　引用発明は，本願補正発明の「遮蔽シーリング体（８）」に対応する，「前記第３の半導体領域１５は，ｐ型不純物を拡散することにより形成」するものであるが，引用発明において，「前記第３の半導体領域１５」を「形成」するために，拡散，又は，イオン注入の技術を用いることは，いずれも半導体層への不純物導入手段として普通に採用される，当該技術分野の周知・慣用技術である。
　イ　また，同様に，引用発明の「ガードリングの機能を有するｐ＋型の第４の半導体領域１６」を形成するためにも，拡散，又は，イオン注入の技術を用いることは，当該技術分野の周知・慣用技術であるといえる。
　ウ　そうすると，引用発明の「前記第３の半導体領域１５」と，「ガードリングの機能を有するｐ＋型の第４の半導体領域１６」を形成するために，上記ア，イに記載の周知・慣用技術である，イオン注入の技術を採用して，ドーピング材料を打ち込むことにより，本願補正発明の「前記のガードリング（７）と遮蔽シーリング体（８）は，ドリフトゾーン領域（２）にドーピング材料を打ち込むことによって形成されて」いるようになすことは，当業者が適宜なし得たことと認められる。
　
（５−４）相違点４について
　ア　半導体材料としてＳｉＣを用いることは周知技術であって，引用例２には，「炭化珪素（ＳｉＣ）には多くの結晶系が存在し，結晶構造により２.３乃至３.０エレクトロンボルトの禁制帯幅を有する。」（段落【０００２】）ことが，記載されている。
　また，引用例４の１２６頁の表１には，３Ｃ−ＳｉＣ，４Ｈ−ＳｉＣ，６Ｈ−ＳｉＣのバンドギャップＥｇ（ｅＶ）が，それぞれ，２．２３ｅＶ，３．２６ｅＶ，３．０２ｅＶであることが，記載されている。
　イ　引用例２に記載の「炭化珪素（ＳｉＣ）」の「２.３乃至３.０エレクトロンボルトの禁制帯幅」は，「禁制帯幅」が，「バンドギャップ（Egap)」のことであるから，本願補正発明の「前記のバンドギャップ（Egap)が１．５ｅＶよりも大である」ことに対応する。
　また，同様に，引用例４に記載の「３Ｃ−ＳｉＣ，４Ｈ−ＳｉＣ，６Ｈ−ＳｉＣのバンドギャップＥｇ（ｅＶ）が，それぞれ，２．２３ｅＶ，３．２６ｅＶ，３．０２ｅＶであること」は，本願補正発明の「前記のバンドギャップ（Egap)が１．５ｅＶよりも大である」ことに対応する。
　ウ　次に，ショットキー電極について，引用例３には，「図１ (ａ) 〜 (ｃ)は本発明の一実施例のＳｉＣショットキーダイオードの製造工程を示す。先ず，高不純物濃度で抵抗率０.０２Ωｃｍ以下の低抵抗ＳｉＣ単結晶基板を用意し，その上に低不純物濃度のｎ- 層１をエピタキシャル成長で形成，その表面を保護するための絶縁膜として熱酸化膜３を成膜する〔図１ (ａ) 〕。この熱酸化膜３に開口部３１を明け〔図１ (ｂ) 〕，次いでＡｌ５０％，Ｔｉ５０％のＡｌ−Ｔｉ合金よりなるショットキー電極層４を全面に形成したのちエッチングによりパターニングする。」（段落【０００７】）ことが，記載されており，「ＳｉＣショットキーダイオード」において，「Ａｌ５０％，Ｔｉ５０％のＡｌ−Ｔｉ合金よりなるショットキー電極層４」を有している。
　また，引用例３の従来の技術には，「従来のＳｉＣショットキーダイオードにおいては，ショットキー電極として，」「Ｐｔを用」（段落【０００２】）いること，「ＡｕやＰｔのショットキー電極」（段落【０００３】）が，記載されている。
　エ　引用例５の３９１頁の表１には，金属と３Ｃ−ＳｉＣの組織のショットキーバリアの高さとして，例えば，金と（１００）表面の３Ｃ−ＳｉＣのショットキーバリアの高さは，１．１５〜１．２ｅＶ，白金と（１００）表面の３Ｃ−ＳｉＣのショットキーバリアの高さは，０．９５ｅＶであることが，記載されている。また，３９３頁の表２には，金属とｎ型の６Ｈ−ＳｉＣの組織のショットキーバリアの高さとして，例えば，金，銀，アルミニウムと（１-１００）表面の６Ｈ−ＳｉＣのショットキーバリアの高さは，いずれも，１．４５ｅＶであることが，記載されている。
　また，引用例５の３９８頁の図４と３９９頁の２〜４行には，金属と４Ｈ−ＳｉＣからなるショットキーバリアダイオードのショットキーバリアの高さと金属の仕事関数との関係式が，４Ｈ−ＳｉＣがシリコン表面の場合と，４Ｈ−ＳｉＣが炭素表面の場合の２つの場合について，次のように記載されている。
「φＢとφＭとの関係は，次のように与えられる。
　シリコン表面の場合には，φＢ＝０．７０φＭ−１．９５，
　炭素表面の場合には，φＢ＝０．７６φＭ−２．０６である。」（３９９頁２〜４行）
　ここで，φＢはショットキーバリアの高さ，φＭは金属の仕事関数である。
　オ　引用例６には，各種の金属の金属の仕事関数（φ）の値φ［ｅＶ］が，記載されている。
　カ　引用例４に記載の「３Ｃ−ＳｉＣ・・・のバンドギャップＥｇ（ｅＶ）が，それぞれ，２．２３ｅＶ・・・であること」と，引用例５に記載の「金と（１００）表面の３Ｃ−ＳｉＣのショットキーバリアの高さは，１．１５〜１．２ｅＶ，白金と（１００）表面の３Ｃ−ＳｉＣのショットキーバリアの高さは，０．９５ｅＶである」こととから，本願補正発明でいう「エネルギ差（Ｅgap−φbarrier）」を計算してみると，これらの組み合わせが，本願補正発明の「エネルギ差（Ｅgap−φbarrier）が少なくとも０．８ｅＶであ」ることに対応することは，明らかである。
　キ　また，引用例５に記載の４Ｈ−ＳｉＣがシリコン表面の場合に，「φＢとφＭとの関係は，」「φＢ＝０．７０φＭ−１．９５，」「である。」（ここで，φＢはショットキーバリアの高さ，φＭは金属の仕事関数である）から，この式に，引用例６に記載の各種の金属の仕事関数（φ）の値φ［ｅＶ］を代入して求めたショットキーバリアの高さφＢと，引用例４に記載の「４Ｈ−ＳｉＣ」「のバンドギャップＥｇ（ｅＶ）」「３．２６ｅＶ」の値を，本願補正発明でいう「エネルギ差（Ｅgap−φbarrier）」に代入して計算してみると，引用例６に記載のすべての金属について，本願補正発明の「エネルギ差（Ｅgap−φbarrier）が少なくとも０．８ｅＶであり，　前記のバンドギャップ（Egap)が１．５ｅＶよりも大である」ことに対応することも，明らかである。
　ク　したがって，引用発明において，例えば，引用例３の従来の技術である，「従来のＳｉＣショットキーダイオードにおいては，ショットキー電極として，」「Ｐｔを用」いること，又は「Ａｕのショットキー電極」を用いることを適用した際に，本願補正発明の「前記のドリフトゾーン領域（２）の半導体の電子的励起スペクトルにおけるバンドギャップ（Ｅgap）と，半導体構成素子の無電圧状態におけるショットキー接合部（５）のエネルギ高さ(φbarrier）との間のエネルギ差（Ｅgap−φbarrier）が少なくとも０．８ｅＶであり，　前記のバンドギャップ（Egap)が１．５ｅＶよりも大である」ようになすことは，当業者が適宜設定できたことと認められる。
　
（５−５）相違点５について
　ア　引用例３には，「炭化けい素ショットキーダイオードの製造方法」（発明の名称）に関して，「高不純物濃度で抵抗率０.０２Ωｃｍ以下の低抵抗ＳｉＣ単結晶基板を用意し，その上に低不純物濃度のｎ- 層１をエピタキシャル成長で形成」（段落【０００７】）すること，「ｎ+ ＳｉＣ基板２の上にｎ- 層１をエピタキシャル成長させた」（段落【０００９】）ことが，記載されている。
　ここで，「高不純物濃度で抵抗率０.０２Ωｃｍ以下の低抵抗ＳｉＣ単結晶基板」とは，高濃度でドーピング材料が含まれる炭化珪素基板を意味することは明らかであり，また，「低不純物濃度のｎ- 層１をエピタキシャル成長で形成」することは，基板と同じ導電形（ｎ形）のドーピング材料で低濃度にドーピングされた炭化珪素層をホモエピタキシアルにデポジションすることを意味することは明らかであるから，引用例３には，高不純物濃度の「第１のドーピング材料でドーピングされた炭化珪素サブストレート上に」，低不純物濃度の「同じ導電形の第２のドーピング材料でドーピングされた炭化珪素層をホモエピタキシアルにデポジション」することが開示されているといえる。
  イ　そして，高不純物濃度として「少なくとも１０18ｃｍ-3」とすること，及び，低不純物濃度として「１０14ｃｍ-3〜１０17ｃｍ-3の範囲」とすることは，半導体技術分野で通常採用される不純物濃度（例えば，引用例２の段落【００１１】，【００１３】，【００１４】には，「キャリア濃度２×１０18cm-3のｎ型ＳｉＣ単結晶基板（１１）上にキャリア濃度１×１０16cm-3のｎ型エピタキシャル層（１２）を熱ＣＶＤにより形成」する旨の記載がある。）にすぎない。
　ウ　そうすると，引用発明に，引用例３の記載及び半導体分野で通常採用される不純物濃度を適用して，本願補正発明の「少なくとも１０18ｃｍ-3の第１のドーピング材料でドーピングされた炭化珪素サブストレート上に，１０14ｃｍ-3〜１０17ｃｍ-3の範囲にて同じ導電形の第２のドーピング材料でドーピングされた炭化珪素層をホモエピタキシアルにデポジションし」ているようになすことは，当業者が適宜なし得たことと認められる。
　また，さらに，デポジションされた炭化珪素層に引用発明の「前記第３の半導体領域１５」を形成するために，本願補正発明の「引き続いて前記のサブストレートから離れて配置されている炭化珪素層の表面に相補的な電荷キャリアタイプの第３のドーピング材料を拡散及び／又はイオン打込みによって打ち込んでｐｎ接合部を構造化して形成」することは，炭化珪素層を用いた結果として，当業者が当然に行うことにすぎないと認められる。
　エ　なお，引用例２には，キャリア濃度２×１０18cm-3のｎ型ＳｉＣ単結晶基板（１１）上にキャリア濃度１×１０16cm-3のｎ型エピタキシャル層（１２）を熱ＣＶＤにより形成後，ＳｉＣを１０００℃に加熱しながら加速電圧５０ｋｅＶ，ドーズ量５×１０14cm-2の条件でＡｌのイオン注入を行うことが，記載されているから（段落【００１１】，【００１３】，【００１４】），引用発明の「前記第３の半導体領域１５」を形成するために，炭化珪素層に対して，本願補正発明の「イオン打込みによって打ち込んでｐｎ接合部を構造化して形成」することも，周知の技術であり，当業者が適宜選択し得ることである。
　
（５−６）相違点６について
　ア　引用発明では，「前記第３の半導体領域１５は，ｐ型不純物を拡散することにより形成」しているが，上記（５−３）にて検討したとおり，半導体領域をイオン注入で形成することは周知の技術であり，イオン注入で不純物を導入する工程の後に，温度処理を行うことは，当該技術分野の技術常識である。
　イ　また，炭化珪素からなる半導体層を用いたものにおいて，ｐｎ接合部を構造化して形成し，引き続いて１４００℃〜１７００℃の温度処理を施すことは，以下の周知文献４〜６に示されているように，周知技術である。
　ウ　周知文献４：国際公開第９６／３２７４３号パンフレット（特に，１頁３１行〜２頁２行の記載を参照）には，「緒論で述べた半導体装置の製造における熱処理は，例えばＳｉＣ層にドーパントを拡散させるためにＳｉＣ層を加熱して，又はＳｉＣ層のイオン注入後にアニーリングして，注入したドーパントを活性化することであってもよい。ＳｉＣの特性により，このような熱処理は，たいていは１５００℃を上回る比較的高温で行わなければならず，かかる熱処理では，Ｓｉのために，特にＳｉへの拡散のために用いられるＳｉＯ2，Ｓｉ3Ｎ4等の従来のマスク材料を用いることはできない。」（１頁３１行〜２頁２行の翻訳文）ことが，記載されている。
　エ　周知文献５：岩崎貴之，大野俊之，八尾勉，“Ａｌ注入したＳｉＣｐｎ接合の特性と高温アニール”，応用物理学会「ＳｉＣ及び関連ワイドギャップ半導体研究会」，ＳｉＣ及び関連ワイドヤップ研究会第５回講演会予稿集，ｐ．５３（特に，
実験
　オ　周知文献６：特開平８−１０７２２３号公報（特に，段落【０００３】の記載を参照）には，「種々の半導体素子をＳｉＣを適用する場合に，イオン注入およびその後の熱処理による拡散層の形成が必要となる。ＳｉＣへのイオン注入に関しては，学会等で多数の研究がなされている〔・・・〕。そして，ＳｉＣへのイオン注入によって生じる結晶欠陥は，Ｓｉと同程度の１１００〜１２００℃の熱処理では回復しきらず，Ｓｉより高い１３００〜１４００℃の熱処理が必要となることが知られている。」ことが，記載されている。
　カ　また，引用例２には，「炭化珪素単結晶表面に」「イオン注入法により不純物ドーピングした層を形成した後に，前記炭化珪素単結晶を５００℃乃至１５００℃に加熱しながら前記表面側から水素イオンまたはγ線を照射することにより前記不純物ドーピング層から前記炭化珪素単結晶深部への不純物の拡散を増速させる」（段落【０００５】）ことが，記載されている。
　そして，「５００℃乃至１５００℃に加熱」することは，本願補正発明の「１４００℃〜１７００℃の温度処理」と，数値範囲が，重なっている。
　キ　したがって，引用発明に炭化珪素からなる半導体層を用いる際に，上記イの周知技術，又は，上記カの引用例２の記載を適用して，本願補正発明の，ｐｎ接合部を構造化して形成し，「引き続いて前記の構成素子に１４００℃〜１７００℃の温度処理を施」すようにし，「当該の温度処理の後」にショットキーコンタクトを形成するようになすことは，当業者が適宜設定できた程度のことと認められる。
　
（５−７）相違点７について
　ア　上記（５−１）にて検討したとおり，「ショットキー金属（３）および接触接続金属系（４）から形成されるショットキーコンタクト」は，ショットキーコンタクトとして周知の構造である。そして，上記周知の構造を形成するために，「第１の金属製層を」，「表面上にデポジットしてショットキーコンタクトを形成し，当該の第１の金属製層上に第２の金属製層をデポジットしてオーミックコンタクトを形成し，　引き続いて前記の第１及び第２の金属製層を構造化する」することも，上記（５−１）にて提示した周知文献１〜３に示されているように，周知技術である。
　イ　すなわち，前記周知文献１に記載された「図２（ｂ）に示すように，全面にショットキー金属９および配線用金属１０を連続してこの順で蒸着又はスパッタ法により付着する。続いて図２（ｃ）に示すように，ホトレジストをマスクに不要の金属をエッチング除去し，ショットキー金属９ａおよび９ｂならびにアノード電極１０ａおよびカソード電極１０ｂを形成する。」（段落【００１８】）ことは，本願補正発明の「第１の金属製層を」，「表面上にデポジットしてショットキーコンタクトを形成し，当該の第１の金属製層上に第２の金属製層をデポジットしてオーミックコンタクトを形成し，　引き続いて前記の第１及び第２の金属製層を構造化する」ことを実質的に開示している。
　ウ　また，前記周知文献２に記載された「バリヤメタルのモリブデンを約４０００Åワイヤーボンディング工程に必要なＡｌ膜を例えば７μｍ蒸着形成した様子を第１図（ｅ）に示す。次に電極膜Ａｌとバリヤメタルのモリブデンを例えば，リン酸，硝酸，酢酸等の混合液にて同時にエッチングパターニングした様子を第１図（ｆ）に示す。」（第３ページ右上欄第９行〜第１５行）との工程は，本願補正発明の「第１の金属製層を」，「表面上にデポジットしてショットキーコンタクトを形成し，当該の第１の金属製層上に第２の金属製層をデポジットしてオーミックコンタクトを形成し，　引き続いて前記の第１及び第２の金属製層を構造化する」ことを実質的に開示している。
　エ　さらに，前記周知文献３には，「図７に示すように，例えば拡散法またはイオン打ち込み法によってｐ形不純物であるホウ素を，絶縁膜４に穿孔された開口部８を通じてエピタキシャル層３に導入し，ガードリング７を形成する。その後，図８に示すように，絶縁膜４にショットキ接合形成部分が露出する接続孔５を形成した後，半導体基板２上に，例えばＴｉまたはＴｉシリサイドからなる導体層６ａをスパッタリング法等によって堆積する。・・・次いで，図９に示すように，導体層６ａ上に，例えばＡｌまたはＡｌ合金からなる導体層６ｂを蒸着法またはスパッタリング法等によって堆積する。続いて，導体層６ａ，６ｂを，例えばフォトリソグラフィ技術によってパターニングする。」（段落【００７０】〜【００７４】）ことが記載されており，イオン打ち込みされたエピタキシャル層３に，ショットキ障壁層を形成するＴｉまたはＴｉシリサイドからなる導体層６ａを堆積し，導体層６ａ上にＡｌまたはＡｌ合金からなる導体層６ｂを堆積し，続いてこれらをパターニングするのであるから，このことは，本願補正発明の「第１の金属製層を，打込みのなされた表面上にデポジットしてショットキーコンタクトを形成し，当該の第１の金属製層上に第２の金属製層をデポジットしてオーミックコンタクトを形成し，　引き続いて前記の第１及び第２の金属製層を構造化する」ことに相当するものである。
　オ　したがって，前記周知文献１〜３に記載されるように，ショットキー接合を形成する電極の形成工程として，「第１の金属製層を」，「表面上にデポジットしてショットキーコンタクトを形成し，当該の第１の金属製層上に第２の金属製層をデポジットしてオーミックコンタクトを形成し，　引き続いて前記の第１及び第２の金属製層を構造化する」ことは，周知技術であるといえ，また，前記（５−３）の相違点３，及び前記（５−６）の相違点６において検討したとおり，イオン注入（イオン打込み）は周知・慣用技術であって，半導体層の表面を「打込みのなされた表面」とすることは，当業者が適宜なし得たことであるから，引用発明におけるショットキー接合を形成する電極を形成するにあたり，上記周知技術を適用し，本願補正発明のごとく，「第１の金属製層を，打込みのなされた表面上にデポジットしてショットキーコンタクトを形成し，当該の第１の金属製層上に第２の金属製層をデポジットしてオーミックコンタクトを形成し，　引き続いて前記の第１及び第２の金属製層を構造化する」ことは，当業者が容易になし得たことである。
　
（６）小括
　以上のとおり，上記相違点１〜７における本願補正発明の構成とすることは，当業者が容易に想到できたものである。また，上記相違点１〜７に基づいて，本願補正発明が奏する効果も，各引用例の記載及び技術常識から当業者が予測し得る程度のものにすぎない。
　したがって，本願補正発明は，引用例１〜６に記載された発明，及び，周知・慣用技術に基づいて当業者が容易に発明をすることができたものであるから，特許法２９条２項の規定により，特許出願の際独立して特許を受けることができないものである。
　
４　まとめ
　以上のとおり，本件補正は，平成１８年法律第５５号改正附則３条１項によりなお従前の例によるとされる同法による改正前の特許法１７条の２第５項において準用する同法１２６条５項の規定に違反するので，同法１５９条１項において読み替えて準用する同法５３条１項の規定により，却下すべきものである。
　
第３　本願発明 
１　本願発明の認定
　以上のとおり，本件補正（平成２３年１月７日に提出された手続補正書による補正）は却下されたので，本願の請求項２１に係る発明のうち請求項１を引用する発明（以下「本願発明」という。）は，本件補正前の請求項２１（平成２２年３月２４日に提出された手続補正書により補正された請求項２１）の記載に基づいて，次のように要旨認定される。 
　
「請求項１記載の半導体構成素子の作製方法において，
　少なくとも１０18ｃｍ-3の第１のドーピング材料でドーピングされた炭化珪素サブストレート上に，１０14ｃｍ-3〜１０17ｃｍ-3の範囲にて同じ導電形の第２のドーピング材料でドーピングされた炭化珪素層をホモエピタキシアルにデポジションし，
　引き続いて前記のサブストレートから離れて配置されている炭化珪素層の表面に相補的な電荷キャリアタイプの第３のドーピング材料を拡散及び／又はイオン打込みによって打ち込んでｐｎ接合部を構造化して形成し，
　引き続いて前記の構成素子に１４００℃〜１７００℃の第１の温度処理を施し，
　当該の温度処理の後，第１の金属製層を，打込みのなされた表面上にデポジットしてショットキーコンタクトを形成し，当該の第１の金属製層上に第２の金属製層をデポジットしてオーミックコンタクトを形成し，
　引き続いて前記の第１及び第２の金属製層を構造化することを特徴とする，
　半導体構成素子の作製方法。」
　
　なお，上記の請求項２１が引用する請求項１には，次の発明が記載されている。
「半導体構成素子であって，
　該半導体構成素子は，
　−　サブストレート（１）に配置された半導体層と，
　−　当該半導体層の表面に配置され，アノード（Ａ）を形成しかつショットキー金属（３）および接触接続金属系（４）から形成されるショットキーコンタクトと，
　−　前記の半導体層とショットキーコンタクトとの間に配置されたショットキー接合部（５）と，
　−　前記の半導体層と相補的な電荷キャリア型式を有しかつ前記のショットキーコンタクトの縁部領域の下側に配置されるガードリング（７）と，
　−　前記のアノード（Ａ）とは反対側のサブストレート（１）の側に配置されたカソード（Ｋ）と
を有しており，
　前記のガードリング（７）の間に，前記の半導体層とは相補的な電荷キャリア型式を有する遮蔽シーリング体（８）が配置されており，これによってショットキー接合部（５）とｐｎ接合部（９）とが交互に配置され，
　当該のショットキー接合部（５）とｐｎ接合部（９）との間に炭化珪素からなる半導体層のドリフトゾーン領域（２）のドリフトゾーン（１０）が配置され，
　前記のｐｎ接合部（９）は，当該のドリフトゾーン領域（２）と，前記のガードリング（７）または遮蔽シーリング体（８）との間に配置され，
　前記のガードリング（７）と遮蔽シーリング体（８）は，ドリフトゾーン領域（２）にドーピング材料を打ち込むことによって形成されている形式の半導体構成素子において
　前記のドリフトゾーン領域（２）の半導体の電子的励起スペクトルにおけるバンドギャップ（Ｅgap）と，半導体構成素子の無電圧状態におけるショットキー接合部（５）のエネルギ高さ(φbarrier）との間のエネルギ差（Ｅgap−φbarrier）が少なくとも０．８ｅＶであり，
　前記のバンドギャップ（Egap)が１．５ｅＶよりも大であることを特徴とする
　半導体構成素子。」
 　 
２　各引用例の記載と引用発明
　引用例１の記載，引用発明と，引用例２〜６の記載については，前記第２，３，（３−１）〜（３−７）において認定したとおりである。
　
３　対比・判断 
 　前記第２，１〈補正事項ｂ〉，２，（２）で検討したように，本願補正発明は，本件補正前の発明の「半導体構成素子」を，「ＭＰＳ半導体構成素子」と限定したものである。すなわち，本件補正前の発明（本願発明）は，本願補正発明から，上記の限定をなくしたものである。 
 　そうすると，本願発明の構成要件をすべて含み，これをより限定したものである本願補正発明が，前記第２，３において検討したとおり，引用例１〜６に記載された発明，及び，周知・慣用技術に基づいて当業者が容易に発明をすることができたものであるから，本願発明も，同様の理由により，引用例１〜６に記載された発明，及び，周知・慣用技術に基づいて当業者が容易に発明をすることができたものである。 
　
第４　結言 
　以上のとおり，本願発明は，引用例１〜６に記載された発明，及び，周知・慣用技術に基づいて当業者が容易に発明をすることができたものであるから，特許法２９条２項の規定により，特許を受けることができない。 
　したがって，本願は，他の請求項について検討するまでもなく，拒絶すべきものである。
　
　よって，結論のとおり審決する。