【事件の表示】
　特願２００２−２８２４０９「酸化物／窒化シリコン界面サブストラクチャを改善するための方法および構造」拒絶査定不服審判事件〔平成１５年　７月　４日出願公開、特開２００３−１８８３７７〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成１４年９月２７日（パリ条約による優先権主張　２００１年９月２７日、アメリカ合衆国）の特許出願であって、平成１９年１１月２７日付けの拒絶理由通知に対して平成２０年６月３日に意見書及び手続補正書が提出されたが、平成２１年２月１６日付けで拒絶査定がなされた。
　これに対して、同年５月２５日に拒絶査定不服審判が請求されるとともに、同年６月２４日に手続補正書が提出され、その後、前置審査において、同年８月２６日付けで最後の拒絶理由が通知され、それに対する応答はなされなかった。
　
２．本願発明
　本願の請求項１〜４に係る発明は、平成２１年６月２４日に提出された手続補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１〜４に記載されている事項により特定されるとおりのものであり、そのうちの請求項１に係る発明（以下「本願発明」という。）は、請求項１に記載されている事項により特定される次のとおりのものである。
　
　「【請求項１】　半導体製品を形成する方法であって、
　シリコン表面を有する半導体基板を用意する段階と、
　前記シリコン表面の上に酸化シリコン層を形成する段階と、
　前記酸化シリコン層の上面に窒素を追加することによって、前記酸化シリコン層を用いて酸窒化シリコン（ＳｉＯｘＮｙ）又は窒素をドープした酸化シリコンを含む遷移層を形成する段階と、及び
　前記遷移層上に窒化シリコン層を形成する段階
　を含み、
　遷移層を形成する前記段階が、原子窒素、負に帯電した窒素および正に帯電した窒素のうちの少なくとも１種を供給して、前記酸化シリコン層の前記上面に侵入し、前記酸化シリコン層内のシリコン及び酸素と結合して前記遷移層を形成し、
　前記遷移層上に前記窒化シリコン層を形成する段階が、窒素が前記シリコン表面と前記酸化シリコン層間に形成された界面に実質的に達しないように選択されたプロセス条件を用いて低圧化学蒸着（ＬＰＣＶＤ）法を含む
ように実施される方法。」
　
３．引用刊行物に記載された発明
（１）本願の優先権主張の日前に日本国内又は外国において頒布され、平成２１年８月２６日付けの拒絶理由通知において引用された刊行物である「C.H.Chen et al.，High-Quality Ultrathin(1.6nm) Nitride/Oxide Stack Gate Dielectrics Prepared by Combining Remote Plasma Nitridation and LPCVD Technologies，IEEE ELECTRON DEVICE LETTERS，２００１年　６月，VOL.22, NO.6，PP.260-262」（以下「引用例」という。）には、図１〜４と共に、次の記載がある（ここにおいて、下線は当合議体が付加したものである。）。
　
ａ．「要約
　
１．６ｎｍの等価換算膜厚の極薄窒化膜／酸化膜（Ｎ／Ｏ）ゲート絶縁膜スタックが、リモートプラズマ窒化（ＲＰＮ）と低圧化学気相成長（ＬＰＣＶＤ）技術を組み合わせることにより作製される。
　
ｂ．「Ｉ．序論
　極薄酸化膜における過大なゲートリーク電流の問題と、ドーパント不純物の突き抜けが、デュアルゲートＣＭＯＳ技術の継続的なダウンスケーリングのための大きな障害になりつつある［１］、［２］。
近年、極薄窒化膜／酸化膜（Ｎ／Ｏ）スタックゲート絶縁膜が、その良好な不純物拡散バリア性、低ゲートリーク電流、及び改善された信頼性のために、二酸化シリコンの有力な代替品として提案されている［３］、［４］。Ｎ／Ｏスタックにおいて、底部の酸化膜が、質の悪い基板／窒化膜界面を改善させるために使用される。しかしながら、従来型のＣＶＤ窒化プロセスにおける酸化膜／窒化膜界面での大量のトラップや、成膜後のアニール中のＳｉ／ＳｉＯ
２
界面への窒素の拡散と集積を含む幾つかの問題が依然として存在する。さらに、そららの問題は、相互コンダクタンスを低下させ、Ｎ／Ｏスタックにとってのもう一つの重要な関心事となっている。したがって、これら二つの界面での窒素の取り込み最適化することが望ましい。近年、リモートプラズマ窒化（ＲＰＮ）がこれらの要求を満たすための新たなアプローチとして開発されている。ＲＰＮは、ゲート絶縁膜の窒素プロファイルを精密に提供でき、酸化膜の上面での高い窒素濃度と、酸化膜／Ｓｉ界面での相対的にはるかに低い窒素濃度を提供する［７］、［８］。しかしながら、ＥＯＴを更に低減するためのより長時間のＲＰＮ、及び　又はディープサブミクロンＵＬＳＩにおける非常に薄いゲート酸化膜に対するＲＰＮの適用を行うと、窒素がチャネル内に突き抜け、ドレイン電流を低下させ、それゆえＲＰＮの適用は制限される
　
この論文において、我々は、窒化膜を利用しつつ優れたＳｉ／ＳｉＯ
２
及びＳｉＯ
２
／Ｓｉ
３
Ｎ
４
界面を保持する高品質の窒化膜／酸化膜スタック（すなわち、Ｏｘ／ＲＰＮ／ＳｉＮスタック）を製造するために、ＲＰＮと低圧化学気相成長（ＬＰＣＶＤ）技術とを組み合わせている。実験結果は、Ｏｘ／ＲＰＮ／ＳｉＮスタックゲート絶縁膜を備えたＮＭＯＳＦＥＴが、良好な界面特性、低いオフ状態の電流、高い信頼性及び酸化膜を用いたものよりも一桁少ないゲートリーク電流を示すことを明らかにしている
　
ｃ．「ＩＩ．実験
　
ｎ＋ポリＮ／Ｏスタックゲートを備えたＮＭＯＳＦＥＴが研究のために作製された。Ｎ／Ｏスタックの構造が図１の挿入図に示されている。０．８ｎｍの底部酸化膜が、触媒酸化チャンバ内で湿式酸化により成長された。その後、底部酸化膜を、３０００ＷのＲＦ電力での高密度リモートヘリコンベース窒素放電に４５０℃で３０秒間暴露することによりＲＰＮが行われた。このＲＰＮ処理は、酸化膜の上面に平滑で高い窒素濃度の薄い酸窒化物の層を提供し、底部酸化膜と後に続く窒化物薄膜との間の構造上の不整合を抑える。１．４ｎｍの高品質の窒化物薄膜が、原料ガスとしてＳｉＨ
４
及びＮＨ
３
を用いた８００℃で２５秒間の従来型のＬＰＣＶＤにより成膜された。最後に、構造欠陥を除去するために、窒化膜／ＲＰＮ／酸化膜スタックの成膜後のアニールが、９５０℃で６０秒間、Ｎ
２
雰囲気で行われた。
　
ｄ．「図３は、ゲート絶縁膜としてＯｘ／ＲＰＮ／ＳｉＮスタック又は酸化膜のいずれかを備えたＮＭＯＳＦＥＴのサブスレッショルド特性及び相互コンダクタンスを示している。良好なオンオフ動作が、Ｏｘ／ＲＰＮ／ＳｉＮスタックの素子において観察された。Ｏｘ／ＲＰＮ／ＳｉＮスタックにおけるはるかに小さいオフ状態の駆動電流は、ゲートとソース／ドレイン拡張領域との間のより低い直接的なトンネリング電流と関連しており、それゆえ、オフ状態の電力消費をより低くする［１３］。さらに、Ｏｘ／ＲＰＮ／ＳｉＮスタックの素子は、改善されたサブスレッショルドスイング（スタックでは７６．３ｍＶ／ｄｅｃ、酸化膜の素子では８２．７ｍＶ／ｄｅｃ）及びより高いピーク相互インダクタンスを示す。それは、Ｏｘ／ＲＰＮ／ＳｉＮスタックの方が、わずかにＮＯガスアニールされた酸化膜のものよりも、より良い界面状態を提供できることを示唆している。そのような改善は、優れたＳｉ／ＳｉＯ２界面を提供するためのＲＰＮ処理の可能性を示すものである。」（２６１ページ左欄１９行〜右欄１２行の訳文）
　
（２）ここにおいて、摘記事項ｃ．の「０．８ｎｍの底部酸化膜が、触媒酸化チャンバ内で湿式酸化により成長された。」という記載についてみると、当該「０．８ｎｍの底部酸化膜」がどこに成長されたものであるのかについては言及されていないが、摘記事項ｂ．の「Ｎ／Ｏスタックにおいて、底部の酸化膜が、質の悪い基板／窒化膜界面を改善させるために使用される。」及び「この論文において、我々は、窒化膜を利用しつつ優れたＳｉ／ＳｉＯ２及びＳｉＯ２／Ｓｉ３Ｎ４界面を保持する高品質の窒化膜／酸化膜スタック（すなわち、Ｏｘ／ＲＰＮ／ＳｉＮスタック）を製造するために、ＲＰＮと低圧化学気相成長（ＬＰＣＶＤ）技術とを組み合わせている。」という記載をはじめとする引用例の記載全般から、引用例において対象としている「ＮＭＯＳＦＥＴ」は、シリコン基板上に形成されるものであることが明らかであるから、摘記事項ｃ．「０．８ｎｍの底部酸化膜が、触媒酸化チャンバ内で湿式酸化により成長された。」とは、シリコン基板上に「０．８ｎｍの底部酸化膜が、触媒酸化チャンバ内で湿式酸化により成長された。」ことを意味するものと認められる。
　また、摘記事項ｃ．の「このＲＰＮ処理は、・・・底部酸化膜と後に続く窒化物薄膜との間の構造上の不整合を抑える。」という記載から、摘記事項ｃ．における「１．４ｎｍの高品質の窒化物薄膜」は、ＲＰＮ処理により形成された酸窒化物の層上に成膜されるものであることが明らかである。
　
（３）したがって、引用例には次の発明（以下「引用発明」という。）が記載されているものと認められる。
　
　「ＮＭＯＳＦＥＴの作製方法であって、
　シリコン基板上に０．８ｎｍの底部酸化膜を成長する段階と、
　前記底部酸化膜を、３０００ＷのＲＦ電力での高密度リモートヘリコンベース窒素放電に４５０℃で３０秒間暴露することによりＲＰＮ処理を行い、前記底部酸化膜の上面に平滑で高い窒素濃度の薄い酸窒化物の層を提供する段階と、
　前記酸窒化物の層上に１．４ｎｍの高品質の窒化物薄膜をＬＰＣＶＤにより成膜する段階と、
　を含むＮＭＯＳＦＥＴの作製方法。」
　
４．本願発明と引用発明との対比
（１）引用発明の「ＮＭＯＳＦＥＴ」は、本願発明の「半導体製品」に相当するから、引用発明の「ＮＭＯＳＦＥＴの作製方法」は、本願発明の「半導体製品を形成する方法」に相当する。
　
（２）引用発明の「シリコン基板」がシリコンの表面を有することは自明であるから、引用発明の「シリコン基板」は、本願発明の「シリコン表面を有する半導体基板」に相当する。
　また、引用発明の「０．８ｎｍの底部酸化膜」は、本願発明の「酸化シリコン層」に相当し、引用発明の「シリコン基板上に０．８ｎｍの底部酸化膜を成長する段階」は、本願発明の「前記シリコン表面の上に酸化シリコン層を形成する段階」に相当する。
　
（３）引用発明の「前記底部酸化膜を、３０００ＷのＲＦ電力での高密度リモートヘリコンベース窒素放電に４５０℃で３０秒間暴露することによりＲＰＮ処理を行い、前記底部酸化膜の上面に平滑で高い窒素濃度の薄い酸窒化物の層を提供する段階」において、「底部酸化膜」の上面に窒素が追加されることにより、「底部酸化膜」を用いて「酸窒化物の層」が形成されていることは明らかであるから、引用発明の「酸窒化物の層」は、本願発明の「遷移層」に相当し、引用発明の「前記底部酸化膜を、３０００ＷのＲＦ電力での高密度リモートヘリコンベース窒素放電に４５０℃で３０秒間暴露することによりＲＰＮ処理を行い、前記底部酸化膜の上面に平滑で高い窒素濃度の薄い酸窒化物の層を提供する段階」は、本願発明の「前記酸化シリコン層の上面に窒素を追加することによって、前記酸化シリコン層を用いて酸窒化シリコン（ＳｉＯｘＮｙ）又は窒素をドープした酸化シリコンを含む遷移層を形成する段階」に相当する。
　
（４）引用発明の「窒化物薄膜」は、本願発明の「窒化シリコン層」に相当し、引用発明の「前記酸窒化物の層上に１．４ｎｍの高品質の窒化物薄膜をＬＰＣＶＤにより成膜する段階」は、本願発明の「前記遷移層上に窒化シリコン層を形成する段階」に相当する。
　
（５）引用発明の「前記底部酸化膜を、３０００ＷのＲＦ電力での高密度リモートヘリコンベース窒素放電に４５０℃で３０秒間暴露することによりＲＰＮ処理を行い、前記底部酸化膜の上面に平滑で高い窒素濃度の薄い酸窒化物の層を提供する段階」についてみると、当該段階において、「３０００ＷのＲＦ電力での高密度リモートヘリコンベース窒素放電」により、正負いずれかに帯電した窒素が「底部酸化膜」の上面に侵入し、「底部酸化膜」内のシリコン及び酸素と結合して「酸窒化物の層」を形成していることは、「ＲＰＮ」の機構からみても、また、本願発明の実施例において、引用発明と同様に「ＲＰＮ」により「遷移層」をしていることからみても明らかである。
　したがって、引用発明も、本願発明と同様に、「遷移層を形成する前記段階が、原子窒素、負に帯電した窒素および正に帯電した窒素のうちの少なくとも１種を供給して、前記酸化シリコン層の前記上面に侵入し、前記酸化シリコン層内のシリコン及び酸素と結合して前記遷移層を形成し」ているものと認められる。
　
（６）引用発明の「ＬＰＣＶＤ」が本願発明の「低圧化学蒸着（ＬＰＣＶＤ）法」に相当することは自明であるから、本願発明と引用発明とは、「前記遷移層上に前記窒化シリコン層を形成する段階が、低圧化学蒸着（ＬＰＣＶＤ）法を含む」ものである点で一致する。
　
（７）したがって、本願発明と引用発明とは、
　「半導体製品を形成する方法であって、
　シリコン表面を有する半導体基板を用意する段階と、
　前記シリコン表面の上に酸化シリコン層を形成する段階と、
　前記酸化シリコン層の上面に窒素を追加することによって、前記酸化シリコン層を用いて酸窒化シリコン（ＳｉＯｘＮｙ）又は窒素をドープした酸化シリコンを含む遷移層を形成する段階と、及び
　前記遷移層上に窒化シリコン層を形成する段階
　を含み、
　遷移層を形成する前記段階が、原子窒素、負に帯電した窒素および正に帯電した窒素のうちの少なくとも１種を供給して、前記酸化シリコン層の前記上面に侵入し、前記酸化シリコン層内のシリコン及び酸素と結合して前記遷移層を形成し、
　前記遷移層上に前記窒化シリコン層を形成する段階が、低圧化学蒸着（ＬＰＣＶＤ）法を含む
ように実施される方法。」
　
　である点で一致し、以下の点で相違する。
　
（相違点）
　本願発明は、「前記遷移層上に前記窒化シリコン層を形成する段階」における「低圧化学蒸着（ＬＰＣＶＤ）法」が、「窒素が前記シリコン表面と前記酸化シリコン層間に形成された界面に実質的に達しないように選択されたプロセス条件を用いて」行われているのに対して、引用発明は、「前記酸窒化物の層上に１．４ｎｍの高品質の窒化物薄膜」を「成膜する段階」における「ＬＰＣＶＤ」について、そのような特定がなされていない点。
　
５．相違点についての当審の判断
　引用発明において、ＲＰＮの後に「前記酸窒化物の層上に１．４ｎｍの高品質の窒化物薄膜をＬＰＣＶＤにより成膜」している理由は、上記３．（１）摘記事項ｂ．の「しかしながら、ＥＯＴを更に低減するためのより長時間のＲＰＮ、及び　又はディープサブミクロンＵＬＳＩにおける非常に薄いゲート酸化膜に対するＲＰＮの適用を行うと、窒素がチャネル内に突き抜け、ドレイン電流を低下させ、それゆえＲＰＮの適用は制限される。」という記載から分かるように、ドレイン電流の低下を来す窒素のチャネル内への突き抜けを防止するためであることが明らかである。
　したがって、引用発明において、「前記酸窒化物の層上に１．４ｎｍの高品質の窒化物薄膜をＬＰＣＶＤにより成膜」するに際して、窒素のチャネル内への突き抜けを防止するようなプロセス条件で成膜を行うようにすることは、当業者であれば当然になし得たことである。
　そして、ＭＯＳＦＥＴのチャネルがゲート絶縁膜と接するシリコン基板の表面に形成されることは当業者の技術常識であるから、引用発明において、窒素のチャネル内への突き抜けを防止するようなプロセス条件で成膜を行うようにすることは、引用発明において、窒素が「シリコン基板」の表面と［底部酸化膜」との界面に達しないように選択されたプロセス条件で成膜を行うことにほかならない。
　よって、引用発明において、「前記酸窒化物の層上に１．４ｎｍの高品質の窒化物薄膜をＬＰＣＶＤにより成膜」するに際して、本願発明のように、「窒素が前記シリコン表面と前記酸化シリコン層間に形成された界面に実質的に達しないように選択されたプロセス条件を用いて」行うことは、当業者が当然になし得たことである。
　
　以上検討したとおりであるから、本願発明と引用発明との相違点は、当業者が容易になし得た範囲に含まれる程度のものである。
　したがって、平成２１年８月２６日付けの拒絶理由通知において指摘したとおり、本願発明は、引用発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
６．むすび
　以上のとおりであるから、他の請求項について検討するまでもなく、本願は拒絶をすべきものである。
　よって、結論のとおり審決する。