【事件の表示】
　特願２００６−２１９９７８「循環冗長符号シグネチャ比較を行うターボ復号器」拒絶査定不服審判事件〔平成１８年１１月３０日出願公開、特開２００６−３２５２５９〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯
　本願は、２００１年１１月１日（パリ条約による優先権主張　外国庁受理２０００年１１月１４日　米国）を国際出願日として出願した特願２００２−５４３８５０号の一部を平成１８年８月１１日に新たな出願としたものであって、平成２２年５月２６日付けで拒絶査定がなされ、これに対し、平成２２年９月２４日に拒絶査定に対する審判請求がなされるとともに同日付けで手続補正がなされたものである。
　
第２．補正却下の決定
［補正却下の決定の結論］
　　平成２２年９月２４日付けの手続補正を却下する。
　
［理由］
１．本願発明と補正後の発明
　上記手続補正（以下、「本件補正」という。）は、補正前の平成２１年８月２８日付けの手続補正書の特許請求の範囲の請求項１に記載された、
　
　「【請求項１】
　無線通信で使用するように構成された装置であって、
　通信信号データを受信する第１の入力および復号処理器制御手段からの停止信号を受信する第２の入力を有する反復復号処理器を備え、
　前記反復復号処理器は、データ推定値のシリーズであって、前記第１の入力を介して受信した通信信号データに基づいた第１の反復データ推定値および前記データ推定値のシリーズにおける直前のデータ推定値に基づいた前記第１の反復データ推定値の後の連続するデータ推定値を含むデータ推定値のシリーズを生成するように構成され、
　前記復号処理器制御手段は、前記データ推定値のシリーズの最後のデータ推定値が前記反復復号処理器から出力されるように、前記反復復号処理器の前記第２の入力へ選択的に停止信号を出力して前記連続するデータ推定値の生成を停止するように構成され、
　前記復号処理器制御手段は、前記データ推定値のシリーズの連続するデータ推定値の符号シグニチャの比較であって、各符号シグニチャが対応するデータ推定値よりも小さいビットサイズを有する符号シグニチャの比較に従って前記停止信号を発生するように構成されている、装置。」
という発明（以下、「本願発明」という。）を、補正後の特許請求の範囲の請求項１に記載された、
　
　「【請求項１】
　無線通信で使用するように構成された装置であって、
　通信信号データを受信する第１の入力および復号処理器制御手段からの停止信号を受信する第２の入力を有する反復復号処理器を備え、
　前記反復復号処理器は、データ推定値のシリーズであって、前記第１の入力を介して受信した通信信号データに基づいた第１の反復データ推定値および前記データ推定値のシリーズにおける直前のデータ推定値に基づいた前記第１の反復データ推定値の後の連続するデータ推定値を含むデータ推定値のシリーズを生成するように構成され、
　前記復号処理器制御手段は、前記データ推定値のシリーズの最後のデータ推定値が前記反復復号処理器から出力されるように、前記反復復号処理器の前記第２の入力へ選択的に停止信号を出力して前記連続するデータ推定値の生成を停止するように構成され、
　前記復号処理器制御手段は、現在の反復データ推定値に対応する符号シグニチャを、直前のデータ推定値に対応する蓄積された符号シグニチャと比較することにより、前記停止信号を発生するように構成されており、ここで、各符号シグニチャのビットサイズは対応するデータ推定値のビットサイズよりも小さい、装置。」
という発明（以下、「補正後の発明」という。）に補正することを含むものである。
　
２．新規事項の有無、補正の目的要件について
　本件補正は、願書に最初に添付した明細書、特許請求の範囲又は図面に記載した事項の範囲内において、
　補正前の特許請求の範囲の請求項１に記載された「前記復号処理器制御手段は、前記データ推定値のシリーズの連続するデータ推定値の符号シグニチャの比較であって、各符号シグニチャが対応するデータ推定値よりも小さいビットサイズを有する符号シグニチャの比較に従って前記停止信号を発生するように構成されている、」の構成を、「前記復号処理器制御手段は、現在の反復データ推定値に対応する符号シグニチャを、直前のデータ推定値に対応する蓄積された符号シグニチャと比較することにより、前記停止信号を発生するように構成されており、ここで、各符号シグニチャのビットサイズは対応するデータ推定値のビットサイズよりも小さい、」という構成に限定することにより特許請求の範囲を減縮するものである。
　したがって、本件補正は、特許法第１７条の２第３項の規定（新規事項）及び平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項の規定（補正の目的）の規定に適合している。
　
３．独立特許要件について
　上記本件補正は特許請求の範囲の減縮を目的とするものであるから、上記補正後の発明が特許出願の際独立して特許を受けることができるものであるのかどうかについて以下に検討する。
　
（１）補正後の発明
　上記「１．本願発明と補正後の発明」の項で「補正後の発明」として認定したとおりである。
　
（２）引用発明
　原審の拒絶理由に引用された国際公開第００／２７０３７号（以下、「引用例」という。）には「EFFICIENT ITERATIVE DECODING」（邦訳：効率的な反復復号装置）として図面とともに以下の事項が記載されている。
　
　イ．「In another embodiment of the present invention, an iterative decoding system 100 includes a frame buffer 102, an inner decoder 104, an interleaver 106, a de-interleaver 108, an outer decoder 110, a decision unit 112, a CRC checking unit 114, and a control unit 116, as shown in Fig. 3. The interleaver 106 and the de-interleaver 108 may advantageously be implemented with RAM memory. The system 100 is advantageously part of a digital receiver that receives analog signals. The received signals are digitized and advantageously transformed to a scale in the range {-32,31} representing probability values in a logarithmic scale, as is known in the art. Alternatively, the scale may be in any other range and/or may be a non-logarithmic scale. 
　Advantageously, the iterative decoding system 100 receives the digitized signals from a demodulator or channel de-interleaver (not shown), as is known in the art. The received digital signals were encoded before being transmitted in accordance with a multi-code scheme, advantageously including in series an outer coding scheme, interleaving, and an inner coding scheme. Alternatively or additionally, the multi-code scheme includes a Turbo code scheme, or any other suitable iterative scheme. 
　The digitized data incoming to the system 100 is accumulated in the frame buffer 102, which receives the data in packets. The frame buffer 102 may advantageously be implemented with FIFO. The frame buffer 102 is configured to send a hardware control signal, denoted FAST_DECODE and described hereinbelow, to the control unit 116. The inner decoder 104, which decodes the inner code, is coupled to the frame buffer 102. The decoder 104 is advantageously an APP decoder (or MAP decoder), as known in the art. Further alternatively, the inner decoder 104 may comprise other decoders known in the art including, e.g., SOVA decoders. 
　The inner decoder 104 is coupled to the de-interleaver 1U8. A decoded data signal is output from the inner decoder 104 and is de-interleaved by the de-interleaver 108. The de-interleaver 108 is coupled to the outer decoder 110. 
　The outer APP (or MAP) decoder 110, which is advantageously similar to the inner decoder 104 in structure although directed to decoding a different code (i.e., the outer code), is also coupled to the interleaver 106. The interleaver 106 is advantageously a pseudo-random interleaver, but may in the alternative be a block interleaver or a convolutional interleaver. Advantageously, the outer decoder 110 includes two output lines: a first output line that is connected to the interleaver 106, providing probability information on coded signals for further processing, and a second output line that is connected to the decision unit 112, providing probability information on decoded data signals. After a sufficient number of iterations in the decoding system 100, the output from the outer decoder 110 on the second output line is advantageously passed to the decision unit 112, which converts soft data to hard data. Advantageously, the hard data is passed to the CRC checking unit 114, which determines and checks the CRC of the decoded packet. 
　Advantageously, the inner decoder 104 outputs the decoded data as extrinsic information, i.e., as the difference between the LLR probabilities of its input data and its calculated improved LLR probabilities, as is known in the art and defined, for example, in the above-mentioned publication by Hagenauer et al. The outer decoder 110, on the other hand, advantageously includes two output lines, as described above, one of which conveys extrinsic information as feedback to the inner decoder 104 and the other of which conveys a priori probability information, i.e., the calculated LLR probabilities, to the decision unit 112. 
　The decoded hard data is advantageously output from the decoding system 100 under the control of the control unit 116. The control unit 116 also controls other operations of the iterative decoding system 100. The control unit 100 may advantageously be a microprocessor. In the alternative, the control unit 116 may be implemented with anv conventional processor, controller, microcontroller, or state machine. 
　When both decoders 104, 110 have decoded a packet, the decoding system 100 has performed one iteration. The control unit 116 decides when to terminate the decoding of the packets, advantageously in accordance with method steps described hereinbelow. The output from the outer decoder 110 is passed to the decision unit 112, which derives hard data (O's and l's) from the signs of the soft data in the packet, as described hereinabove or as is generally known in the art. The hard data is passed to the CRC checking unit 114, which determines the CRC in accordance with known methods and passes the CRC to the control unit 116. Based upon the CRC and other information, the control unit 116 decides whether to perform another decoding iteration as described further hereinbelow. 」（１８頁６行〜２０頁１３行）
　
　（邦訳）
　「本発明の他の実施例においては、反復復号システム１００は、図３に示すように、フレームバッファ１０２，内部復号器（inner decoder）１０４，インターリーブ装置１０６，デーインターリーブ装置１０８，外部復号器（outer decoder）１１０，決定ユニット１１２，ＣＲＣチェックユニット１１４，及び制御ユニット１１６を含む。インターリーブ装置１０６とデーインターリーブ装置１０８は、好ましくは、ＲＡＭメモリで実現される。システム１００は、好ましくは、アナログ信号を受けるデジタル受信器の一部である。受信信号はデジタル化され、好ましくは、当該技術分野において知られているように、確率値をログスケールで表現する、｛−３２，３１｝の範囲のスケールに変換される。選択的には、そのスケールはいかなる範囲でもよいし、かつ／又は非ログスケールでもよい。
  好ましくは、反復復号システム１００は、当該技術分野において知られているように、復調器又はチャンネル・デーインターリーブ装置（図示せず）からデジタル信号を受信する。受信デジタル信号は符号化されており、それから多重符号スキームに従って送信される。該多重符号スキームは、好ましくは、順に外部符号化スキーム、インターリーブ、内部符号化スキームを含む。選択的には、或いは付加的には、該多重符号スキームはターボ符号スキーム又はいかなる他の適切な反復スキームを含む。
  システム１００に入力されるデジタルデータは、データをパケットで受けるフレームバッファ１０２に蓄積される。フレームバッファ１０２は、好ましくは、ＦＩＦＯで実現される。フレームバッファ１０２は、参照符号ＦＡＳＴ  ＤＥＣＯＤＥで示され下記で説明される、ハードウェア制御信号を制御ユニット１１６へ供給すべく構成される。内部コードを復号する内部復号器１０４はフレームバッファ１０２に接続される。復号器１０４は、好ましくは、公知のＡＰＰ復号器（又はＭＡＰ復号器）である。更に選択的には、内部復号器１０４は、ＳＯＶＡ復号器等の他の公知の復号器から成るものでもよい。
  内部復号器１０４はデーインターリーブ装置１０８に接続される。復号データ信号は内部復号器１０４から出力され、デーインターリーブ装置１０８によりデーインターリーヴされる。デーインターリーブ装置１０８は外部復号器１１０に接続される。
  外部ＡＰＰ（ＭＡＰ）復号器１１０は、好ましくは、構造的に内部復号器１０４に類似するものであるが、前者は異なる符号（即ち外部符号）の復号に向けられている。この外部ＡＰＰ（ＭＡＰ）復号器１１０はインターリーブ装置１０６に接続されている。インターリーブ装置１０６は、好ましくは、擬似ランダムインターリーブ装置あるが、選択的には、ブロックインターリーブ装置又は巻き込み型（convolutional）インターリーブ装置でもよい。好ましくは、外部復号器１１０は２本の出力ラインを含む。即ち、第一の出力ラインはインターリーブ装置１０６に接続され、更なる処理のためのコード信号についての確率情報を提供する。第二の出力ラインは決定ユニット１１２に接続され、復号されたデータ信号についての確率情報を提供する。所望回数の反復工程が復号システム１００において実行された後、第二の出力ライン上の外部復号器１１０からの出力が、好ましくは、ソフトデータをハードデータに変換する決定ユニット１１２に入力される。好ましくは、ハードデータはＣＲＣチェックユニット１１４に送られ、そこで復号パケットのＣＲＣが測定されチェックされる。
  好ましくは、内部復号器１０４は復号データをエクストリンシック情報として出力する。エクストリンシック情報は、公知のように、入力のＬＬＲ確率と算出された改善ＬＬＲ確率との差を表し、例えば、ハーゲンナウアー他による上記刊行物に定義されているものである。他方において、外部復号器１１０は、好ましくは、上記二本の出力ラインを持ち、その一方はエクストリンシック情報を内部復号器へのフィードバックとして伝達し、又他方はアプリオリ確率情報、即ち算出されたＬＬＲ確率を決定ユニット１１２に伝達するものである。
  復号ハードデータは、好ましくは、復号システム１００から制御ユニット１１６の制御のもとで出力される。制御ユニット１１６は、又、反復復号システム１００の他の動作を制御する。制御ユニット１００は、好ましくは、マイクロプロセッサである。選択的には、制御ユニット１１６はいかなる従来のプロセッサ、コントローラ、マイクロコントローラ、あるいはステートマシーン(state machine)によっても実現される。
  二つの復号器１０４，１１０が一つのパケットを復号すると、復号システム１００は一回の反復工程を完了する。制御ユニット１１６は、いつパケットの復号を終了すべきかを、好ましくは、以下に述べる方法ステップに従って決定する。外部復号器１１０からの出力は決定ユニット１１２に与えられる。決定ユニット１１２は、上記の如く又公知のように、パケット中のソフトデータの符号（sign）からハードデータ（０又は１）を抽出する。ハードデータはＣＲＣチェックユニット１１４に送られ、そこで公知の方法によりＣＲＣを決定し該ＣＲＣを制御ユニット１１６に供給する。ＣＲＣと他の情報に基づき、制御ユニット１１６は、更に以下に述べる如く、次の復号反復工程を実行すべきか決定する。」
　
　ロ．「In step 212 the system determines whether a condition flag denoted CRC_CHECK MODE_OK is equal to one (i.e., whether the flag is set). The condition flag CRC_CHECK_MODE_OK flag, which is advantageously a flag in a decoding mode register (not shown) in the control unit, is advantageously written by the control unit. In one embodiment the CRC_CHECK__MODE_OK flag having a value of one indicates that the previous two iterations resulted in good cyclic redundancy checks (CRC). CRC is an error-detection method that is well known in the relevant art. In another embodiment the CRC_CHECK_MODE_OK flag having a value of one indicates that the CRC bits for the previous two iterations were identical. In another embodiment the CRC_CHECK_MODE_OK flag having a value of one indicates that the CRC bits for the previous two iterations were identical and that the previous two iterations resulted in good CRC. In another embodiment the CRC_CHECK_MODE_OK flag having a value of one indicates that the CRC bits for the previous iteration were good and that the entire packet is identical to the decoded packet on the previous iteration. In another embodiment a CONVERGE_DETECTED flag may be used in place of the CRC_CHECK_MODE_OK flag. The CONVERGE_DETECTED flag having a value of one indicates that the entire packet is identical to the decoded packet on the previous iteration. This is beneficial, for example, when the decoder has converged to an erroneous solution, and there is no need to continue trying to decode (i.e., there is no CRC in this mode). In other embodiments the CRC_CHECK_MODE_OK flag may having a value of one may indicate whether other known error-detection measures were satisfied for the previous two data packets. 
　If in step 212 the CRC_CHECK_MODE_OK flag is equal to one, the system proceeds to step 208, terminating the iteration process for the data packet. If, on the other hand, the CRC_CHECK_MODE_OK flag is not equal to one (i.e., the flag is equal to zero, or cleared), the system proceeds to step 214. 」（２１頁２８行〜２２頁２４行）
　
　（邦訳）
　「工程２１２において、システムは、条件フラッグを示すＣＲＣ＿ＣＨＥＣＫ＿ＭＯＤＥ＿ＯＫが１にひとしいか否か（すなわち、フラッグが設定されているか否か）を決定する。有利には制御ユニットの復号モードレジスター(図示せず)中のフラッグである、条件フラッグＣＲＣ＿ＣＨＥＣＫ＿ＭＯＤＥ＿ＯＫフラッグは、制御ユニットにより記入されることが有利である。一つの実施例において、１の値を有するＣＲＣ＿ＣＨＥＣＫ＿ＭＯＤＥ＿ＯＫフラッグは、先行の２つの反復が良い巡回冗長検査（ＣＲＣ）の結果になったことを示している。ＣＲＣは関連技術において良く知られているエラー検出方法である。他の実施例において、１の値を有するＣＲＣ＿ＣＨＥＣＫ＿ＭＯＤＥ＿ＯＫフラッグは、前２つの反復に関するＣＲＣビットが同一であったことを示している。他の実施例において、１の値を有するＣＲＣ＿ＣＨＥＣＫ＿ＭＯＤＥ＿ＯＫは、先行の２つの反復に関するＣＲＣビットが同一であり、先行の二つの反復が良いＣＲＣの結果になったことを示している。他の実施例において、１の値を有するＣＲＣ＿ＣＨＥＣＫ＿ＭＯＤＥ＿ＯＫフラッグは、先行の反復に関するＣＲＣビットが良かったこと、及び全パケットが先行の反復で復号されたパケットに同一であることを示している。他の実施例において、ＣＯＮＶＥＲＧＥ＿ＤＥＴＥＣＴＥＤフラッグが、ＣＲＣ＿ＣＨＥＣＫ＿ＭＯＤＥ＿ＯＫフラッグの場所で使用されることができる。１の値を有するＣＯＮＶＥＲＧＥ＿ＤＥＴＥＣＴＥＤフラッグは、全パケットが先行の反復で復号されたパケットに同一であることを示す。これは、例えば、復号が誤った解に集束した時に有利であり、復号する試みを継続する必要がない（すなわち、このモードにはＣＲＣは無い）。他の実施例において、１の値を有するＣＲＣ＿ＣＨＥＣＫ＿ＭＯＤＥ＿ＯＫフラッグは、他の既知のエラー検出方法が先行の２つのデータパケットに関して満足された(satisfied)かどうかを示している。
  ステップ２１２において、ＣＲＣ＿ＣＨＥＣＫ＿ＭＯＤＥ＿ＯＫフラッグが１に等しい場合、システムはステップ２０８に進み、データパケットに関する反復処理を終了する。一方、ＣＲＣ＿ＣＨＥＣＫ＿ＭＯＤＥ＿ＯＫフラッグが１に等しくない場合(すなわち、フラッグがゼロに等しい、或いはクリアされている)、システムはステップ２１４に進む。」
　
　上記イ．〜ロ．の記載及び関連する図面並びにこの分野における技術常識を考慮すると、
　引用例１には反復復号システム１００について記載があり、上記イ．の特に１８頁６行〜１６行には、該反復復号システム１００がデジタル受信器の一部であると記載されていることから、該反復復号システム１００は通信おいて使用される構成であるといえる。
　
　また、上記イ．の記載から、内部復号器１０４、インターリーブ装置１０６、デインターリーブ装置１０８および外部復号器１１０からなる構成は、内部復号器１０４にて受信されたデジタル信号のＬＬＲ確率値を反復して算出するための構成であるので、「反復復号器」と称呼することにすると、受信したデジタル信号を蓄積するフレームバッファ１０２から内部復号器１０４への入力は「反復復号器」への入力となり、「反復復号器」から見れば、受信したデジタル信号が入力される「入力」を有しており、この「入力」を「第１の入力」と称呼することは任意である。
　そして、制御ユニット１１６は次の反復復号を実行するか終了すべきかどうか決定しており、その決定は「信号」として該「反復復号器」に与えられることは自明であるから、「反復復号器」から見れば、制御ユニット１１６からの信号が入力される「入力」を有することは自明である。この「入力」を「第２の入力」と称呼することは任意である。
　
　また、上記イ．の記載から、上記のように「反復復号器」と称呼した構成（内部復号器１０４、インターリーブ装置１０６、デインターリーブ装置１０８および外部復号器１１０）は、受信したデジタル信号のＬＬＲ確率値を算出すると共に、ＬＬＲ確率値を反復して算出するように、すなわち、直前に算出されたＬＬＲ確率値を基に一反復後に次のＬＬＲ確率値を算出するようにされている。
　さらに、制御ユニット１１６は反復復号を終了すべきかどうか決定しており、終了すべきとしたとき、外部復号器１１０からその時点で算出されたＬＬＲ確率値を決定ユニット１１２に伝達するようにしている。ここで、反復復号の終了はＬＬＲ確率値の算出の終了であり、その時点で算出されたＬＬＲ確率値は、最後の反復により算出されたものであるといえる。
　
　また、上記イ．の記載によれば、一反復毎にＬＬＲ確率値を決定ユニット１１２でハードデータ（０又は１）、すなわち二値化されたデータとし、ＣＲＣチェックユニットでチェックしてＣＲＣビットが決定されている。制御ユニット１１６は、該ＣＲＣビットから、次の反復を実行すべきか否かを決定している。
　ここで、上記ロ．には、条件フラッグを示すＣＲＣ＿ＣＨＥＣＫ＿ＭＯＤＥ＿ＯＫを１とするとき、すなわち、反復反復を終了する条件に関し、種々の実施例が列挙されている。その中に「In another embodiment the CRC_CHECK_MODE_OK flag having a value of one indicates that the CRC bits for the previous two iterations were identical. 」（邦訳：他の実施例において、１の値を有するＣＲＣ＿ＣＨＥＣＫ＿ＭＯＤＥ＿ＯＫフラッグは、前２つの反復に関するＣＲＣビットが同一であったことを示している。）という実施例が示されており、制御ユニット１１６は、現反復でのＣＲＣビットが直前の反復によるＣＲＣビットとを比較して同一であったことを条件に、反復復号を終了させている。
　
　したがって、上記引用例１には以下の発明（以下、「引用発明」という。）が開示されている。
　
（引用発明）
　「通信で使用されるように構成された反復復号システム１００であって、
　受信したデジタル信号が入力される第１の入力と、制御ユニット１１６から反復終了の信号が入力される第２の入力を有する内部復号器１０４、インターリーブ装置１０６、デインターリーブ装置１０８、外部復号器１１０からなる反復復号器を備え、
　前記反復復号器は、第１の入力から受信したデジタル信号に基づいたＬＬＲ確率値および直前のＬＬＲ確率値の後の連続するＬＬＲ確率値を含む反復毎のＬＬＲ確率値を算出するように構成され、
　前記制御ユニット１１６は、前記ＬＬＲ確率値のうち最後の反復により算出されたＬＬＲ確率値が反復復号装置から出力されるように、前記反復復号器の第２の入力に対して選択的に反復終了の信号を出力して前記連続するＬＬＲ確率値の算出を終了するように構成され、
　前記制御ユニット１１６は、現在のＬＬＲ確率値を二値化しＣＲＣチェックユニット１１４によりチェックされたＣＲＣビットを、直前のＣＲＣビットと比較することにより、前記反復終了の信号を発生するように構成されている、反復復号システム１００。」
　
（３）対比・判断
　引用発明では「通信で使用するように構成」されているのに対し、補正後の発明では「無線通信で使用するように構成」されているが、両発明は「通信で使用するように構成」されている点で共通する。
　引用発明の「反復復号システム１００」は、補正後の発明の「装置」に相当する。
　引用発明の受信した「デジタル信号」は、通信により受信されたデータであるから、補正後の発明の「通信信号データ」に相当する。
　引用発明の「制御ユニット１１６」は、反復復号の実行や終了を制御する構成であるから、補正後の発明の「復号処理器制御手段」に相当する。
　引用発明の「内部復号器１０４、インターリーブ装置１０６、デインターリーブ装置１０８、外部復号器１１０からなる反復復号器」は、反復復号の処理を行うものであるから、補正後の発明の「反復復号処理器」に相当する。
　引用発明の「ＬＬＲ確率値」は、送信されたデジタル信号における『１』または『０』の確率を示す値であり、反復復号によりその確率を高めるようにされているから、デジタル信号を推定する値であるといえ、補正後の発明の「データ推定値」に相当する。そして、受信したデジタル信号に基づいたＬＬＲ確率値を特に「第１の反復データ推定値」と称呼することは任意であり、引用発明の反復毎に算出される連続したＬＬＲ確率値は補正後の発明の「データ推定値のシリーズ」に相当する。
　引用発明の「終了」は、反復復号の終了であるから、本願発明の「停止」に相当する。
　引用発明の「ＣＲＣビット」は、ＬＬＲ確率値に対応するものであるから、補正後の発明の「符号シグネチャ」と「特定の信号」である点で共通する。
　
　したがって、補正後の発明と引用発明は、以下の点で一致ないし相違している。
（一致点）
　「通信で使用するように構成された装置であって、
　通信信号データを受信する第１の入力および復号処理器制御手段からの停止信号を受信する第２の入力を有する反復復号処理器を備え、
　前記反復復号処理器は、データ推定値のシリーズであって、前記第１の入力を介して受信した通信信号データに基づいた第１の反復データ推定値および前記データ推定値のシリーズにおける直前のデータ推定値に基づいた前記第１の反復データ推定値の後の連続するデータ推定値を含むデータ推定値のシリーズを生成するように構成され、
　前記復号処理器制御手段は、前記データ推定値のシリーズの最後のデータ推定値が前記反復復号処理器から出力されるように、前記反復復号処理器の前記第２の入力へ選択的に停止信号を出力して前記連続するデータ推定値の生成を停止するように構成され、
　前記復号処理器制御手段は、現在の反復データ推定値に対応する特定の信号を、直前のデータ推定値に対応する特定の信号と比較することにより、前記停止信号を発生するように構成されている、装置。」
　
（相違点）
（１）「通信で使用するように構成」に関し、補正後の発明では「無線通信で使用するように構成」されたものであるのに対し、引用発明では「通信」で使用されるように構成されたものであるが、「無線通信」で使用される構成であるかは不明な点。
（２）「特定の信号」に関して、補正後の発明では「符号シグネチャ」であり、直前の「符号シグネチャ」は比較のために「蓄積」され、「各符号シグニチャのビットサイズは対応するデータ推定値のビットサイズよりも小さい」ものであるのに対し、引用発明では「ＣＲＣビット」であり、直前の「ＣＲＣビット」は比較のために「蓄積」されるか不明であり、「ＣＲＣビット」のビットサイズについては記載されていない点。
　
　そこで、上記相違点について検討する。
　まず、上記相違点（１）について検討する。
　引用発明の反復復号システム１００は、引用例の記載から「通信」に使用される構成ではあるが、「無線通信」に使用されるかについては記載がない。
　しかしながら、引用例に記載の「反復復号」を無線通信における受信器において用いることは周知（必要があれば、特開２０００−４１０７８号公報の段落【０００２】〜【０００４】の記載を参照。）であるから、引用発明の反復復号を行う反復復号システム１００を無線通信で使用することは当業者が容易に想到し得ることである。
　よって、相違点（１）は格別なものでない。
　
　次に、上記相違点（２）について検討する。
　引用発明では、「現在のＬＬＲ確率値を二値化しＣＲＣチェックユニット１１４によりチェックされたＣＲＣビットを、直前のＣＲＣビットと比較」しており、比較結果が同一であったとき反復復号処理器の反復復号を終了させている。
　ここで、上記ＣＲＣビットは、反復復号の算出結果であるＬＬＲ確率値から得られているから、上記ＣＲＣビットは、「ＬＬＲ確率値に対応」、すなわち、「データ推定値に対応」するものである。
　一方、技術常識から、ＣＲＣビットは、所定のビットサイズからなる『データ』を、所定のビットサイズからなる生成多項式で除算した剰余で表されるものである。そして、剰余としてのＣＲＣビットは上記『データ』に付加される。このように、上記ＣＲＣビットのビットサイズは、ＣＲＣビットを付加した『データ』全体のビットサイズよりも必ず小さくなる。したがって、引用発明のＣＲＣビットのビットサイズは、受信したデジタル信号のＬＬＲ確率値を二値化したハードデータのビットサイズより小さくなっている。
　以上のように、引用発明の「ＣＲＣビット」はデータ推定値に対応するものであり、ＣＲＣビットのビットサイズは、対応するデータ推定値のビットサイズより小さいものであるから、補正後の発明の「符号シグネチャ」に相当するものである。
　
　そして、上記のように引用発明では、現在の反復復号結果によるＣＲＣビットと直前の反復復号結果によるＣＲＣビットを比較しているが、両ＣＲＣビットの比較にあたり、直前の反復復号結果により得られたＣＲＣビットを何らかの記憶手段を用いて現在の反復復号結果により得られたＣＲＣビットと比較する時点まで「蓄積」しなくてはならないことは、当業者に自明の事項である。
　
　したがって、ＣＲＣビットを符号シグネチャとして、補正後の発明のように「前記復号処理器制御手段は、現在の反復データ推定値に対応する符号シグニチャを、直前のデータ推定値に対応する蓄積された符号シグニチャと比較することにより、前記停止信号を発生するように構成されており、ここで、各符号シグニチャのビットサイズは対応するデータ推定値のビットサイズよりも小さい、」とすることは当業者が適宜為し得ることである。
　よって、相違点（２）も格別なものでない。
　
　そして、補正後の発明に関する作用・効果も、引用発明及び周知例から当業者が予測できる範囲のものである。
　
　以上のとおりであるから、上記補正後の発明は上記引用発明及び周知例に基いて容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができないものである。
　
４．結語
　以上のとおり、本件補正は、補正後の発明が特許出願の際独立して特許を受けることができないものであるから、平成１８年法律第５５号附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する特許法第１２６条第５項の規定に適合していない。
　したがって、本件補正は、特許法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
第３．本願発明について
１．本願発明
　本件補正は上記のとおり却下されたので、本願発明は、上記「第２．補正却下の決定」の「１．本願発明と補正後の発明」の項で「本願発明」として認定したとおりである。　
　
２．引用発明及び周知技術
　引用発明は、上記「第２．補正却下の決定」の項中の「（２）引用発明」及び「（３）対比・判断」の項で認定したとおりである。
　
３．対比・判断
　そこで、本願発明と引用発明とを対比するに、本願発明は上記補正後の発明から、当該補正に係る構成を省いたものである。
　そうすると、本願発明の構成に当該補正に係る限定を付加した補正後の発明が、上記「第２．補正却下の決定」の項中の「３．独立特許要件について」の項で検討したとおり、引用発明及び周知例に基いて容易に発明することができたものであるから、上記補正後の発明から当該補正に係る限定を省いた本願発明も、同様の理由により、容易に発明できたものである。
　
４．むすび
　以上のとおり、本願発明は、上記引用発明及び周知例に基いて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
　よって、結論のとおり審決する。