(57)【要約】【課題】その誤差を測定可能な温度センサを提供する。【解決手段】電圧生成部１１０は、制御ビットｂ１に応じて、ＣＴＡＴ特性を有する第１電圧ＶｆとＰＴＡＴ特性を有する第２電圧ΔＶｆを切りかえて生成する。積分回路１２０は、制御ビットｂ２に応じて、それ自身の入力電圧に第１係数αを乗算した値を積算し、または、それ自身の入力電圧に第２係数βを乗算した値を積算する。量子化器１３０は、積分回路１２０の出力を量子化し、ビットストリームｂｓを生成する。パターン発生器１４０は、所定のデューティ比を有するテスト信号ｔｓを生成する。減算回路１５０は、ビットストリームｂｓに応じて、電圧生成部１１０の出力電圧から校正用の基準電圧ＶＥＸＴを減算する。校正モードにおいて、テスト信号ｔｓが制御ビットｂ１、ｂ２として電圧生成部１１０および積分回路１２０に入力される。【選択図】図３
2017003457.tif 000002
【特許請求の範囲】
【請求項１】
温度に応じたデューティ比を有するビットストリームを生成する温度センサであって、
制御ビットを受け、前記制御ビットが第１状態のときＣＴＡＴ（Complementary to Absolute Temperature）特性を有する第１電圧Ｖｆを出力し、前記制御ビットが第２状態のときＰＴＡＴ（Proportional to Absolute Temperature）特性を有する第２電圧ΔＶｆを出力する電圧生成部と、
前記制御ビットが前記第１状態のとき、それ自身の入力電圧に第１係数αを乗算した値を積算し、前記制御ビットが前記第２状態のとき、それ自身の入力電圧に第２係数βを乗算した値を積算する積分回路と、
前記積分回路の出力を量子化し、前記ビットストリームを生成する量子化器と、
校正モードにおいてイネーブルとなり、所定のデューティ比を有するテスト信号を生成するパターン発生器と、
前記校正モードにおいてイネーブルとなり、前記ビットストリームが前記第１状態であるときに、前記電圧生成部の出力電圧から校正用の基準電圧を減算する減算回路と、
を備え、
（i）通常モードにおいて、前記ビットストリームが前記制御ビットとして前記電圧生成部および前記積分回路に入力され、（ii）前記校正モードにおいて、前記テスト信号が前記制御ビットとして前記電圧生成部および前記積分回路に入力されることを特徴とする温度センサ。
【請求項２】
前記パターン発生器は、デューティ比が５０％の前記テスト信号を生成することを特徴とする請求項１に記載の温度センサ。
【請求項３】
前記パターン発生器は、第１状態と第２状態を交互に繰り返す前記テスト信号を生成することを特徴とする請求項１または２に記載の温度センサ。
【請求項４】
前記電圧生成部は、
定電流によりバイアスされる第１ダイオードと、
前記第１ダイオードの１／ｎ倍の電流密度でバイアスされる第２ダイオードと、
前記第２ダイオードと並列に設けられ、前記制御ビットが前記第１状態のときにオン、前記制御ビットが前記第２状態のときにオフとなるスイッチと、
前記第１ダイオードの順方向電圧から前記第２ダイオードの順方向電圧を減算する減算器と、
を含むことを特徴とする請求項１から３のいずれかに記載の温度センサ。
【請求項５】
前記積分回路は、
前記積分回路への入力電圧を受ける入力端子、第１出力端子および第２出力端子とを有し、前記制御ビットが前記第１状態のときに前記入力端子の電圧を前記第１出力端子から出力し、前記制御ビットが前記第２状態のときに前記入力端子の電圧を前記第２出力端子から出力するデマルチプレクサと、
前記デマルチプレクサの前記第１出力端子の電圧を、前記第１係数α倍する第１係数回路と、
前記デマルチプレクサの前記第２出力端子の電圧を、前記第２係数β倍する第２係数回路と、
前記第１係数回路および前記第２係数回路の出力電圧を積分する積分器と、
を含むことを特徴とする請求項１から４のいずれかに記載の温度センサ。
【請求項６】
半導体基板と、
前記半導体基板に集積化される請求項１から５のいずれかに記載の温度センサと、
を備えることを特徴とする半導体装置。
【請求項７】
温度に応じたデューティ比を有するビットストリームを生成する温度センサの校正方法であって、
前記温度センサは、
制御ビットを受け、第１状態のときＣＴＡＴ（Complementary to Absolute Temperature）特性を有する第１電圧Ｖｆを出力し、前記制御ビットが第２状態のときＰＴＡＴ（Proportional to Absolute Temperature）特性を有する第２電圧ΔＶｆを出力する電圧生成部と、
前記制御ビットが前記第１状態のとき、それ自身の入力電圧に第１係数αを乗算した値を積算し、前記制御ビットが前記第２状態のとき、それ自身の入力電圧に第２係数βを乗算した値を積算する積分回路と、
前記積分回路の出力を量子化し、前記ビットストリームを生成する量子化器と、
を含み、
前記校正方法は、
所定のデューティ比を有するテスト信号を生成するステップと、
前記テスト信号を、前記制御ビットとして前記電圧生成部および前記積分回路に供給するステップと、
前記ビットストリームが前記第１状態であるときに、前記電圧生成部の出力電圧から校正用の基準電圧を減算するステップと、
を備えることを特徴とする校正方法。
【請求項８】
制御ビットを受け、前記制御ビットが第１状態のときＣＴＡＴ（Complementary to Absolute Temperature）特性を有する第１電圧Ｖｆを出力し、前記制御ビットが第２状態のときＰＴＡＴ（Proportional to Absolute Temperature）特性を有する第２電圧ΔＶｆを出力する電圧生成部と、
前記制御ビットが前記第１状態のとき、それ自身の入力電圧に第１係数αを乗算した値を積算し、前記制御ビットが前記第２状態のとき、それ自身の入力電圧に第２係数βを乗算した値を積算する積分回路と、
前記積分回路の出力を量子化し、ビットストリームを生成する量子化器と、
所定のデューティ比を有する前記制御ビットを生成するパターン発生器と、
前記ビットストリームが第１状態であるときに、前記電圧生成部の出力電圧から校正用の基準電圧を減算する１ビットＤ／Ａコンバータと、
を備えることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、温度センサに関する。
【背景技術】
【０００２】
ダイオードの順方向電圧Ｖｆの温度依存性を利用した温度センサが知られている。図１（ａ）、（ｂ）は、温度センサの基本構成を示す回路図である。図１（ａ）の温度センサ１０は、ダイオード１２と、ダイオード１２に定電流Ｉｃを供給する電流源１４と、を備え、ダイオード１２の順方向電圧（電圧降下）Ｖｆを出力する。出力Ｖｆは、以下の式（１）で与えられる。ダイオードは、バイポーラトランジスタのベースエミッタ接合を利用して構成してもよく、この場合ＶｆはＶｂｅと読み替えればよいが、それらは等価である。
Ｖｆ＝ＶＴ×ｌｎ（Ｉｃ／ＩＳ）      …（１）
ＶＴ＝ｋＴ／ｑ
Ｔは温度、ｋはボルツマン定数、ｑは電子素量、ＩＳは飽和電流である。ＩＳもまた温度依存性を有することに留意されたい。図１（ａ）の温度センサは、負の温度特性（ＣＴＡＴ：Complimentary To Absolute Temperature）を有する。図１（ａ）の温度センサ１０は、ＩｃやＩＳのばらつきの影響を受けるという問題がある。
【０００３】
図１（ｂ）の温度センサ２０は、ダイオード２２、２４と、ダイオード２２、２４に定電流Ｉｃ１、Ｉｃ２を供給する電流源２６、２８と、を備える。ダイオード２４に流れる電流密度は、ダイオード２２に流れる電流密度の１／ｎ倍となっている。たとえばＩｃ１＝Ｉｃ２として、ダイオード２４のサイズが、ダイオード２２のサイズのｎ倍とされる。あるいは、ダイオード２２と２４のサイズを等しくし、Ｉｃ１＝ｎ×Ｉｃ２としてもよい。
【０００４】
温度センサ２０は、２つのダイオード２２、２４の順方向電圧Ｖｆ１、Ｖｆ２の差分ΔＶｆ（＝Ｖｆ１−Ｖｆ２）を出力する。差分Δｆは、式（２）で与えられ、正の温度特性（ＰＴＡＴ：Proportional to Absolute Temperature）を有する。
ΔＶｆ＝Ｖｆ１−Ｖｆ２＝ＶＴ×ｌｎ（ｎ）      …（２）
【０００５】
すなわち図１（ｂ）の温度センサ２０は、図１（ａ）の温度センサ１０と比べて、ＩｃやＩＳのばらつきの影響を受けにくい構成となっている。
【０００６】
図１（ａ）や（ｂ）の温度センサをΔΣＡ／Ｄコンバータと組み合わせた温度センサも知られている。図２は、図１（ｂ）の温度センサとΔΣＡ／Ｄコンバータを備える温度センサ３０の回路図である。温度センサ３０は、温度センサ３２、基準電圧源３４、ΔΣＡ／Ｄコンバータ３６を備える。温度センサ３２は、図１（ａ）もしくは（ｂ）の構成をとりうるが、ここでは図１（ｂ）の温度センサ２０が利用される。温度センサ２０の出力電圧ＴＯＵＴは、式（３）で与えられる。
ＴＯＵＴ＝β×ΔＶｆ＝β×ＶＴ×ｌｎ（ｎ）      …（３）
【０００７】
基準電圧源３４は、温度に依存しない基準電圧ＶＲＥＦを生成する。基準電圧源３４はバンドギャップリファレンス（ＢＧＲ）回路とも称される。当業者によれば、バンドギャップリファレンス回路が、図１（ａ）の温度センサ１０と、図１（ｂ）の温度センサ２０との組み合わせで構成されることが理解される。具体的にはＣＴＡＴ特性を有する電圧Ｖｆと、ＰＴＡＴ特性を有する電圧ΔＶｆとを、互いの温度依存性がキャンセルするような比率で加算することで、温度依存性を有しない基準電圧ＶＲＥＦが生成される。
ＶＲＥＦ＝α×Ｖｆ＋β×ΔＶｆ      …（４）
【０００８】
ΔΣＡ／Ｄコンバータ３６は、温度センサ３２の出力電圧ＴＯＵＴをビットストリームｂｓに変換する。ΔΣＡ／Ｄコンバータ３６の構成はよく知られたものであり、減算器４０、積分器４２、量子化器４４、１ビットＤ／Ａコンバータ４６を含む。
【０００９】
ΔΣＡ／Ｄコンバータ３６のデジタル出力ＤＯＵＴは、ビットストリームｂｓのデューティ比であり、ＴＯＵＴ／ＶＲＥＦを表す。
ＤＯＵＴ＝ＴＯＵＴ／ＶＲＥＦ＝β×ΔＶｆ／ＶＲＥＦ      …（５）
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】国際公開０６／０３０３７４号パンフレット
【特許文献２】欧州特許第２，２９５，９４４号明細書
【非特許文献】
【００１１】
【非特許文献１】M. Pertijs et al., "A CMOS Temperature Sensor With a 3 sigma Inaccuracy of ±0.1℃ from -55℃ to 125℃", IEEE JOURNAL OF SOLID-STATE CIRCUITS, December 2005, VOL.40, No.12, pp2805-2815
【非特許文献２】M. Pertijs et al., "Low-Cost Calibration Techniques for Smart Temperature Sensors", IEEE SENSORS JOURNAL, 10, NO. 6, JUNE 2010, pp 1098-1105
【発明の概要】
【発明が解決しようとする課題】
【００１２】
図２の温度センサ３０は、温度センサ３２と基準電圧源３４が個別に構成される。したがってデジタル出力ＤＯＵＴには、ＴＯＵＴの誤差やばらつきと、ＶＲＥＦの誤差やばらつきの両方が含まれることとなり、精度が悪化する要因となり得る。
【００１３】
本発明は係る課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、その誤差を測定可能な温度センサの提供にある。
【課題を解決するための手段】
【００１４】
本発明のある態様は、温度に応じたデューティ比を有するビットストリームを生成する温度センサに関する。温度センサは、制御ビットを受け、制御ビットが第１状態のときＣＴＡＴ（Complementary to Absolute Temperature）特性を有する第１電圧Ｖｆを出力し、制御ビットが第２状態のときＰＴＡＴ（Proportional to Absolute Temperature）特性を有する第２電圧ΔＶｆを出力する電圧生成部と、制御ビットが第１状態のとき、それ自身の入力電圧に第１係数αを乗算した値を積算し、その制御ビットが第２状態のとき、それ自身の入力電圧に第２係数βを乗算した値を積算する積分回路と、積分回路の出力を量子化し、ビットストリームを生成する量子化器と、校正モードにおいてイネーブルとなり、所定のデューティ比を有するテスト信号を生成するパターン発生器と、校正モードにおいてイネーブルとなり、ビットストリームが第１状態であるときに、電圧生成部の出力電圧から校正用の基準電圧を減算する減算回路と、を備える。（i）通常モードにおいて、ビットストリームが制御ビットとして電圧生成部および積分回路に入力され、（ii）校正モードにおいて、テスト信号が制御ビットとして電圧生成部および積分回路に入力される。
【００１５】
校正用の基準電圧をＶＥＸＴ、テスト信号のデューティ比をγとしたとき、校正モードにおける、ビットストリームのデューティ比ＤＯＵＴは、
ＤＯＵＴ＝｛γ×α×Ｖｆ＋（１−γ）×β×ΔＶｆ）｝／ＶＥＸＴ
となる。α、β、γを、分子｛γ×α×Ｖｆ＋（１−γ）×β×ΔＶｆ）｝が温度に依存しない基準電圧ＶＲＥＦとなるように定めることで、周囲温度を精密に管理しなくても、基準電圧ＶＲＥＦの誤差を測定できる。
【００１６】
ある態様においてパターン発生器は、デューティ比が５０％のテスト信号を生成してもよい。
【００１７】
ある態様においてパターン発生器は、第１状態と第２状態を交互に繰り返すテスト信号を生成してもよい。
【００１８】
ある態様において電圧生成部は、定電流によりバイアスされる第１ダイオードと、第１ダイオードの１／ｎ倍の電流密度でバイアスされる第２ダイオードと、第２ダイオードと並列に設けられ、制御ビットが第１状態のときにオン、制御ビットが第２状態のときにオフとなるスイッチと、第１ダイオードの順方向電圧から第２ダイオードの順方向電圧を減算する減算器と、を含んでもよい。
【００１９】
ある態様において積分回路は、積分回路への入力電圧を受ける入力端子と、第１出力端子および第２出力端子とを有し、制御ビットが第１状態のときに入力端子の電圧を第１出力端子から出力し、制御ビットが第２状態のときに入力端子の電圧を第２出力端子から出力するデマルチプレクサと、デマルチプレクサの第１出力端子の電圧を、第１係数α倍する第１係数回路と、デマルチプレクサの第２出力端子の電圧を、第２係数β倍する第２係数回路と、第１係数回路および第２係数回路の出力電圧を積分する積分器と、を含んでもよい。
【００２０】
本発明の別の態様は、半導体装置に関する。半導体装置は、半導体基板と、半導体基板に集積化される上述のいずれかの温度センサと、を備えてもよい。
【００２１】
本発明の別の態様も、半導体装置に関する。半導体装置は、制御ビットを受け、制御ビットが第１状態のときＣＴＡＴ（Complementary to Absolute Temperature）特性を有する第１電圧Ｖｆを出力し、制御ビットが第２状態のときＰＴＡＴ（Proportional to Absolute Temperature）特性を有する第２電圧ΔＶｆを出力する電圧生成部と、制御ビットが第１状態のとき、それ自身の入力電圧に第１係数αを乗算した値を積算し、前記制御ビットが前記第２状態のとき、それ自身の入力電圧に第２係数βを乗算した値を積算する積分回路と、積分回路の出力を量子化し、ビットストリームを生成する量子化器と、校正モードにおいてイネーブルとなり、所定のデューティ比を有するテスト信号を生成するパターン発生器と、校正モードにおいてイネーブルとなり、テスト信号が第１状態であるときに、電圧生成部の出力電圧から校正用の基準電圧を減算する減算回路と、を備える。
この態様によれば、温度に依存しない基準電圧の誤差を測定できる。
【００２２】
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００２３】
本発明のある態様によれば、温度センサの誤差を測定できる。
【図面の簡単な説明】
【００２４】
【図１】図１（ａ）、（ｂ）は、温度センサの基本構成を示す回路図である。
【図２】図１（ｂ）の温度センサとΔΣＡ／Ｄコンバータを備える温度センサの回路図である。
【図３】実施の形態に係る温度センサの基本構成を示す回路図である。
【図４】図４（ａ）は、通常モードにおける図３の温度センサの等価回路図であり、図４（ｂ）は、校正モードにおける図３の温度センサの等価回路図である。
【図５】温度センサの構成例を示す回路図である。
【発明を実施するための形態】
【００２５】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００２６】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
【００２７】
図３は、実施の形態に係る温度センサ１００の基本構成を示す回路図である。温度センサ１００は、半導体基板に集積化され、半導体装置２００の一部を構成する。半導体装置２００は、温度測定、温度管理が必要なアプリケーションに利用可能であり、たとえば、医療用機器、産業機器、食料品の輸送時の温度管理、レーザダイオードの温度管理、高精度コアの温度キャリブレーションなどに利用しうる。それ以外にも、温度センサ１００はさまざまな用途に使用可能であり、その用途は限定されない。
【００２８】
温度センサ１００は、通常モードにおいて、温度に応じたデューティ比ＤＯＵＴを有するビットストリームｂｓを出力する。
【００２９】
この温度センサ１００は、チャージバランシング方式と称され、図２の基準電圧源３４と温度センサ３２を共通のダイオード（バイポーラトランジスタ）を用いたものと理解される。温度センサ１００は、主として、電圧生成部１１０、積分回路１２０、量子化器１３０、パターン発生器１４０、減算回路１５０を備える。なお図３のブロック図は、温度センサ１００の構成あるいは機能を模式的かつ例示的に示したものであり、本発明は、図３のブロック図には限定されない。
【００３０】
電圧生成部１１０、積分回路１２０、量子化器１３０が、通常モードにおいてビットストリームｂｓを生成する。
【００３１】
電圧生成部１１０は、制御ビットｂ１を受け、制御ビットｂ１が第１状態（たとえばハイレベル）のときＣＴＡＴ（Complementary to Absolute Temperature）特性を有する第１電圧Ｖｆを出力し、制御ビットｂ１が第２状態（たとえばローレベル）のときＰＴＡＴ（Proportional to Absolute Temperature）特性を有する第２電圧ΔＶｆを出力する。Ｖｆ、ΔＶｆについては、図１（ａ）、（ｂ）を参照して説明した通りであり、それぞれの温度特性は、式（１）、（２）で表される。
Ｖｆ＝ＶＴ×ｌｎ（Ｉｃ／ＩＳ）      …（１）
ΔＶｆ＝Ｖｆ１−Ｖｆ２＝ＶＴ×ｌｎ（ｎ）      …（２）
【００３２】
積分回路１２０は、制御ビットｂ２が第１状態（たとえばハイレベル）のとき、それ自身の入力電圧に第１係数αを乗算した値を積算し、制御ビットｂ２が第２状態（たとえばローレベル）のとき、それ自身の入力電圧に第２係数βを乗算した値を積算する。
【００３３】
量子化器１３０は、積分回路１２０の出力電圧ＶＩＮＴをしきい値電圧と比較して量子化し、ビットストリームｂｓを生成する。通常モードにおいて、ビットストリームｂｓが制御ビットｂ１、ｂ２として電圧生成部１１０および積分回路１２０に入力される。
【００３４】
以上が温度センサ１００の通常モードに関する構成である。温度センサ１００は校正モードにおいて、誤差を測定可能に構成される。以下、校正モードに関する構成を説明する。
【００３５】
校正モードに関連して温度センサ１００には、パターン発生器１４０および減算回路１５０が設けられる。パターン発生器１４０は、校正モードにおいてイネーブルとなり、所定のデューティ比を有するテスト信号ｔｓを生成する。テスト信号ｔｓも、ビットストリームｂｓと同様に、１（ハイレベル）と０（ローレベル）のビットストリームである。
【００３６】
温度センサ１００には、外部（ＥＸＴ）端子が設けられる。ＥＸＴ端子には、外部電圧源２０２が接続され、校正用の基準電圧ＶＥＸＴが入力される。減算回路１５０は、校正モードにおいてイネーブルとなり、ビットストリームｂｓが第１状態（たとえばハイレベル）であるときに、電圧生成部１１０の出力電圧（ＶｆもしくはΔＶｆ）から校正用の基準電圧ＶＥＸＴを減算する。
【００３７】
たとえば減算回路１５０は、スイッチ１５２と減算器１５４と、を含む。スイッチ１５２は、ビットストリームｂｓが第１状態（ハイレベル）のときにオンとなり、校正用の基準電圧ＶＥＸＴを減算器１５４に出力する。これにより減算器１５４による減算が発生する。スイッチ１５２はビットストリームｂｓが第２状態（ローレベル）のときにオフとなり０を出力する。このとき減算器１５４による減算は行われない。スイッチ１５２は、図２の１ビットＤ／Ａコンバータ４６に対応し、減算器１５４は図２の減算器４０に対応する。
【００３８】
校正モードにおいては、ビットストリームｂｓに代えて、テスト信号ｔｓが制御ビットｂ１、ｂ２として電圧生成部１１０および積分回路１２０に入力される。
【００３９】
セレクタ１３２および１３４は、モードに応じて、電圧生成部１１０、積分回路１２０それぞれの制御ビットｂ１、ｂ２を切かえるために設けられる。具体的にはセレクタ１３２は、通常モードにおいてビットストリームｂｓを選択して電圧生成部１１０に出力し、校正モードにおいてテスト信号ｔｓを選択して電圧生成部１１０に出力する。セレクタ１３４は、通常モードにおいてビットストリームｂｓを選択して積分回路１２０に出力し、校正モードにおいてテスト信号ｔｓを選択して積分回路１２０に出力する。セレクタ１３２、１３４は、共通化することもできる。また、電圧生成部１１０、積分回路１２０に供給する制御ビットを切りかえる手段は、セレクタには限定されず、その他の回路で切りかえてもよい。
【００４０】
以上が温度センサ１００の構成である。続いてその動作を説明する。
【００４１】
（通常モード）
はじめに通常モードの動作を説明する。図４（ａ）は、通常モードにおける図３の温度センサ１００の等価回路図である。チャージバランス方式では、積分回路１２０の出力電圧ＶＩＮＴがバランスするようにビットストリームｂｓのデューティ比、すなわちＤＯＵＴが変化する。その結果、以下の関係式（６）が成り立つ。
ＤＯＵＴ×α×Ｖｆ＝（１−ＤＯＵＴ）×β×ΔＶｆ    …（６）
式（６）をＤＯＵＴについて解くと、式（７）を得る。
ＤＯＵＴ＝β×ΔＶｆ／（α×Ｖｆ＋β×ΔＶｆ）    …（７）
【００４２】
ここで式（７）の右辺の分母（α×Ｖｆ＋β×ΔＶｆ）に着目すると、第１項α・Ｖｆは、ＣＴＡＴ特性を有し、第２項β×ΔＶｆは、ＰＴＡＴ特性を有する。α、βは、（α×Ｖｆ＋β×ΔＶｆ）が温度依存性を有しない基準電圧ＶＲＥＦとなるように定められる。この基準電圧ＶＲＥＦは、図２の基準電圧源３４が生成する基準電圧に相当する。式（８）は、式（４）と一致することに留意されたい。
ＶＲＥＦ＝α×Ｖｆ＋β×ΔＶｆ      …（８）
【００４３】
そうすると式（７）は式（９）に書き換えられる。
ＤＯＵＴ＝β×ΔＶｆ／ＶＲＥＦ      …（９）
これは、図２の温度センサ３０の出力と一致する。
【００４４】
（校正モード）
図４（ｂ）は、校正モードにおける図３の温度センサ１００の等価回路図である。たとえばパターン発生器１４０は、デューティ比γのテスト信号ｔｓを生成する。デューティ比γは、５０％であることが好ましい。テスト信号ｔｓは、第１状態（ハイレベル）と第２状態（ローレベル）を交互に繰り返すビットストリームであってもよい。
【００４５】
ＥＸＴ端子には、外部からの校正用の基準電圧ＶＥＸＴが与えられる。基準電圧ＶＥＸＴは、式（８）の基準電圧ＶＲＥＦの目標値であることが望ましい。
【００４６】
校正モードにおいて、テスト信号ｔｓに応じて電圧生成部１１０、積分回路１２０の制御ビットｂ１、ｂ２が変化する。このときの電圧生成部１１０の出力電圧Ｖｘは、等価的に式（１０）で与えられる。
Ｖｘ＝γ×α×Ｖｆ＋（１−γ）×β×ΔＶｆ    …（１０）
【００４７】
γ＝５０％とすれば、
Ｖｘ＝０．５×（α×Ｖｆ＋β×ΔＶｆ）＝０．５×ＶＲＥＦ      …（１１）
となり、この電圧Ｖｘは温度に依存しない。
【００４８】
校正モードにおける温度センサ１００は、図２の温度センサ３０と等価である。したがってビットストリームｂｓのデューティ比ＤＯＵＴは、式（１２）で与えられる。
ＤＯＵＴ＝Ｖｘ／ＶＥＸＴ＝０．５×ＶＲＥＦ／ＶＥＸＴ
校正用の外部基準電圧ＶＥＸＴを、基準電圧ＶＲＥＦの目標値にもとづいて規定される。したがって校正モードにおけるビットストリームｂｓのデューティ比ＤＯＵＴは基準電圧ＶＲＥＦの誤差を表す。
【００４９】
以上が温度センサ１００の動作である。この温度センサ１００によれば、校正モードにおいて、テスト信号ｔｓにもとづいて、基準電圧ＶＲＥＦに応じた電圧Ｖｘを等価的に生成することで、基準電圧ＶＲＥＦの誤差を測定することができる。
【００５０】
測定された誤差にもとづいて、係数α、βを補正し、もしくは温度センサ１００を構成する回路素子を適切にトリミングすることにより、温度センサ１００を校正することが可能となる。あるいは校正は、温度センサ１００の後段においてビットストリームｂｓのデューティ比ＤＯＵＴを補正することによりデジタル的に行ってもよい。
【００５１】
ここで基準電圧ＶＲＥＦは温度依存性を有しないため、校正時において、温度センサ１００および半導体装置２００の温度を高精度に管理する必要がない。これにより校正に要する時間およびコストを大幅に低減することができる。この利点は従来技術との対比によって一層明確となる。図１（ａ）、（ｂ）あるいは図２の温度センサを校正しようとすれば、温度センサの温度を所定値に安定化した上で、そのときの温度センサの出力を校正する必要がある。これには、温度を調節するための装置が必要であるためコストが高くなり、また温度が安定化するまでの時間を要するため、校正時間が長くなる。実施の形態に係る温度センサ１００によればこうした問題を解決できる。
【００５２】
本発明は、図３のブロック図や回路図として把握され、あるいは上述の説明から導かれるさまざまな装置、回路に及ぶものであり、特定の構成に限定されるものではない。以下、本発明の範囲を狭めるためではなく、発明の本質や回路動作の理解を容易、明確化するために、より具体的な構成例を説明する。
【００５３】
図５は、温度センサ１００の構成例を示す回路図である。
電圧生成部１１０は、第１ダイオード１１２、第２ダイオード１１４、スイッチ１１６、減算器１１８を含む。第１ダイオード１１２は、電流源ＣＳ１と接続され、定電流Ｉｃ１によりバイアスされる。第２ダイオード１１４は、電流源ＣＳ２と接続され、第１ダイオード１１２の１／ｎ倍の電流密度でバイアスされる。たとえば第２ダイオード１１４のサイズを、第１ダイオード１１２のサイズのｎ倍として、Ｉｃ１＝Ｉｃ２としてもよい。
【００５４】
スイッチ１１６は、第２ダイオード１１４と並列に設けられる。スイッチ１１６は、制御ビットｂ１が第１状態（ハイレベル）のときにオン、制御ビットｂ１が第２状態（ローレベル）のときにオフとなる。減算器１１８は、第１ダイオード１１２の順方向電圧Ｖｆ１から第２ダイオード１１４の順方向電圧Ｖｆ２を減算する。
【００５５】
制御ビットｂ１がハイレベルのとき、Ｖｆ２＝０となる。したがって電圧生成部１１０の出力はＶｆ１＝Ｖｆとなる。また制御ビットｂ１がローレベルのとき、電圧生成部１１０の出力はＶｆ１−Ｖｆ２＝ΔＶｆとなる。
【００５６】
たとえば電圧生成部１１０の構成は他にもあり得る。スイッチ１１６に代えて、マルチプレクサやセレクタを用いてもよい。第１ダイオード１１２、第２ダイオード１１４は、ベースコレクタ間を結線したバイポーラトランジスタを利用してもよい。
【００５７】
積分回路１２０は、デマルチプレクサ１２２、第１係数回路１２４、第２係数回路１２６、積分器１２８を含む。デマルチプレクサ１２２は、積分回路１２０への入力電圧を受ける入力端子Ｉと、第１出力端子（１）および第２出力端子（２）とを有する。デマルチプレクサ１２２は、制御ビットｂ２が第１状態（ハイレベル）のときに入力端子の電圧を第１出力端子（１）から出力し、制御ビットｂ２が第２状態（ローレベル）のときに入力端子の電圧を第２出力端子（２）から出力する。
【００５８】
第１係数回路１２４は、デマルチプレクサ１２２の第１出力端子（１）の電圧を、第１係数α倍する。第２係数回路１２６は、デマルチプレクサ１２２の第２出力端子（２）の電圧を、第２係数β倍する。積分器１２８は、第１係数回路１２４および第２係数回路１２６の出力電圧を累積加算（積分）する。積分器１２８は、スイッチドキャパシタフィルタなどを公知の回路を用いて構成することができる。積分回路１２０についても、その構成は図５のそれには限定されない。
【００５９】
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセス、それらの組み合わせには、さまざまな変形例が存在しうる。以下、こうした変形例について説明する。
【００６０】
（第１変形例）
温度センサ１００は、係数α、βの一方が１となるように正規化されてもよい。
【００６１】
（第２変形例）
上述のように、実施の形態に係る半導体装置２００では、温度に依存しない基準電圧ＶＲＥＦの誤差を測定する回路を、温度センサ１００に組み込む例について説明したが本発明はそれには限定されず、広く式（４）で表される基準電圧ＶＲＥＦの誤差を測定する用途に使用することができる。つまり通常モードの動作は、実施の形態のそれには限定されない。
【００６２】
（第３変形例）
実施の形態では、１次のΔΣ変調器を用いた構成を説明したが、より高次のΔΣ変調器を用いた構成にも本発明は適用可能である。
【００６３】
実施の形態にもとづき、具体的な用語を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
【符号の説明】
【００６４】
１０…温度センサ、１２…ダイオード、１４…電流源、２０…温度センサ、２２，２４…ダイオード、２６，２８…電流源、３０，３２…温度センサ、３４…基準電圧源、３６…ΔΣＡ／Ｄコンバータ、４０…減算器、４２…積分器、４４…量子化器、４６…１ビットＤ／Ａコンバータ、１００…温度センサ、１１０…電圧生成部、１１２…第１ダイオード、１１４…第２ダイオード、１１６…スイッチ、１１８…減算器、１２０…積分回路、１２２…デマルチプレクサ、１２４…第１係数回路、１２６…第２係数回路、１２８…積分器、１３０…量子化器、１３２，１３４…セレクタ、１４０…パターン発生器、１５０…減算回路、１５２…スイッチ、１５４…減算器、２００…半導体装置、ｂｓ…ビットストリーム、ｔｓ…テスト信号。
【図１】
2017003457.tif 000003
【図２】
2017003457.tif 000004
【図３】
2017003457.tif 000005
【図４】
2017003457.tif 000006
【図５】
2017003457.tif 000007