【事件の表示】
　特願２００５−１９３９１８「ソースドライバーおよびパネル表示器」拒絶査定不服審判事件〔平成１８年　６月２２日出願公開、特開２００６−１６３３４８〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１　手続の経緯
　平成１７年　７月　１日　特許出願（パリ条約による優先権主張２００４年１２月７日　台湾）　
　平成２０年１０月２８日　拒絶理由通知（同年１１月４日発送）
　平成２１年　４月　３日　意見書・手続補正書
　平成２１年１０月２８日　拒絶査定（同年１１月４日送達）
　平成２２年　３月　３日　本件審判請求・手続補正書
　平成２３年　２月　９日　審尋（同年２月１５日発送）
　平成２３年　５月２３日　回答書
　平成２３年　９月１４日　拒絶理由通知（同年９月２０日発送。以下「当審拒絶理由通知」という。）
　平成２４年　２月１４日　意見書・手続補正書　
　
２　本願発明
　本願の特許請求の範囲の請求項１〜２８に係る発明は、平成２４年２月１４日付け手続補正により補正された特許請求の範囲の請求項１〜２８に記載された事項により特定されるとおりのものであるところ、請求項１の記載は、以下のとおりである。
　
「電荷回収機能を備え、パネル表示装置に適用されて、表示アレイユニットを駆動するソースドライバーであって、
　複数のデータ線に対応する複数のデータ信号を出力するソース駆動回路と、
　前記ソース駆動回路および前記表示アレイユニット間に接続され、複数のスイッチと第１及び第２電荷回収キャパシターとを含んで、電荷回収経路を構成するとともに前記複数のデータ信号を伝送して前記表示アレイユニットを駆動する電荷回収回路とを備え、
　前記複数のデータ線が、奇数データ線組と偶数データ線組とに区分けされ、前記奇数データ線組は前記複数のスイッチによって前記第１電荷回収キャパシターに接続され、前記偶数データ線組は前記複数のスイッチによって前記第２電荷回収キャパシターに接続され、
　前記ソース駆動回路の前記複数のデータ信号のタイミングに基づいて、一組の制御信号を発生させ、前記一組の制御信号によって、前記ソース駆動回路を一定時間前記電荷回収回路から切断して、前記ソース駆動回路と前記電荷回収回路とが切断されている間に、前記電荷回収回路の前記複数のスイッチのオン／オフ状態を適時に制御して、前記奇数データ線組を前記第１電荷回収キャパシター及び前記第２電荷回収キャパシターに交互に接続させ、それに対応して、前記偶数データ線組を前記第２電荷回収キャパシター及び前記第１電荷回収キャパシターに交互に接続させ、前記複数のデータ線から次の前記複数のデータ信号用に残留電荷を回収させ、回収した電荷を用いて、次の前記複数のデータ信号の充放電を行うスイッチ制御回路とを含むソースドライバー。」（以下「本願発明」という。）
　
３　当審拒絶理由通知の概要
　当審拒絶理由通知で通知した拒絶の理由のうち、特許法第２９条第２項を理由とする拒絶の理由の概要は、以下のとおりである。
　本願発明は、本願の優先日前に日本国内又は外国において頒布された刊行物（特表２００１−５１５２２５号公報）に記載された発明に基いて、その優先日前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
４　引用する刊行物と引用発明
４−１　引用する刊行物とその記載事項
　当審拒絶理由通知で引用した特表２００１−５１５２２５号公報（以下「刊行物」という。）には、図面とともに以下の事項が記載されている。
　
ア　「【特許請求の範囲】
　【請求項１】
　アクティブマトリックスディスプレイのＩ（Ｉは正の整数）個の偶数電極とＪ（Ｊは正の整数）個の奇数電極を駆動するための節電回路であって、
　各偶数電圧ドライバが、対応する偶数電極に結合されることからなる、Ｉ個の偶数電圧ドライバと、
　各奇数電圧ドライバが、対応する奇数電極に結合されることからなる、Ｊ個の奇数電圧ドライバと、
　各偶数スイッチが、対応する偶数電極を第１のリザーバラインに結合することからなる、Ｉ個の偶数スイッチと、
　各奇数スイッチが、対応する奇数電極を第２のリザーバラインに結合することからなる、Ｊ個の奇数スイッチと、
　偶数結合ラインが偶数結合信号をアサートしたときに、前記Ｉ個の偶数スイッチが、前記Ｉ個の偶数電極を前記第１のリザーバラインに電気的に接続するように、及び、前記偶数結合ラインが前記偶数結合信号を非アサートしたときに、前記Ｉ個の偶数スイッチが、前記Ｉ個の偶数電極を前記第１のリザーバラインから電気的に分離するように、前記Ｉ個の偶数スイッチを制御するための偶数結合ラインと、
　奇数結合ラインが奇数結合信号をアサートしたときに、前記Ｊ個の奇数スイッチが、前記Ｊ個の奇数電極を前記第２のリザーバラインに電気的に接続するように、及び、前記奇数結合ラインが前記奇数結合信号を非アサートしたときに、前記Ｊ個の奇数スイッチが、前記Ｊ個の奇数電極を前記第２のリザーバラインから電気的に分離するように、前記Ｊ個の奇数スイッチを制御するための奇数結合ラインと、
　中和信号がアサートされたときに、前記Ｉ個の偶数電極と前記Ｊ個の奇数電極とが共に電気的に結合されるように、及び、前記中和信号が非アサートされたときに、前記Ｉ個の偶数電極と前記Ｊ個の奇数電極とが互いから電気的に分離されるように、前記Ｉ個の偶数電極と前記Ｊ個の奇数電極を前記中和信号の制御下で結合するニュートラライザスイッチ
を備える節電回路。
　【請求項２】
　中間電圧レベルに対して正の電圧レベルで電荷を蓄積するための正極性蓄積要素と、
　中間電圧レベルに対して負の電圧レベルで電荷を蓄積するための負極性蓄積要素と、
　ストレートモードとクロスモードを備えるマトリックススイッチをさらに備え、
　前記マトリックススイッチは、ストレートモードでは、前記第１のリザーバラインを前記正極性蓄積要素に電気的に接続し、前記第２のリザーバラインを前記負極性蓄積要素に電気的に接続し、クロスモードでは、前記第１のリザーバラインを前記負極性蓄積要素に電気的に接続し、前記第２のリザーバラインを前記正極性蓄積要素に電気的に接続する
ことからなる、請求項１の節電回路。」
　
イ　「【０００１】【発明の背景】
（技術分野）
　本発明は、電子回路に関連する。より詳しくは、本発明は、アクティブマトリックス（薄膜トランジスタ）液晶ディスプレイを駆動するための電子回路に関連する。
（関連技術の説明）
　アクティブマトリックス（薄膜トランジスタ）液晶ディスプレイ（ＬＣＤ）技術の種々の面における近年の進歩と共に、アクティブマトリックスディスプレイのここ数年における普及には目を見張るものがある。アクティブマトリックスディスプレイは、今日では、ノートブックコンピュータを含む、非常に広範な電子製品で使用されており、アクティブマトリックスディスプレイのカラーバージョンも今では珍しいものではない。
　　　【０００２】
　アクティブマトリックスディスプレイでは、行及び列電極がマトリックスを形成し、各行及び列電極の交差部が表示セルとなっている。表示セルは、典型的には、１つのトランジスタすなわちスイッチから構成される。モノクロディスプレイでは、各表示セルは、単一のグレースケールピクセル（画素）すなわちディスプレイのドットに対応する。カラーディスプレイの場合は、互いに近接する３つの表示セル（典型的には、１つの赤、１つの緑、及び１つの青）のグループが、ディスプレイの単一のカラーピクセルまたはドットに対応する。例えば、カラーのＶＧＡディスプレイは、カラーピクセルについて４８０の行と６４０の列の解像度を有する。各カラーピクセルについて３つのセルが必要であるので、４８０の行電極と共に６４０×３＝１，９２０の列電極が典型的には存在する。本質的に、より高い解像度のディスプレイは、より多くの行及び列電極を必要とし、今日のディスプレイは、ますます高い解像度を有するようになってきている。
　　　【０００３】
　アクティブマトリックスディスプレイは、最初の行電極に選択電圧を印加してこの最初の行のセルのゲートを活性化し、次に、すべての列電極に適切なアナログ表示電圧を同時に加えて第１の行の各セルを所望のレベルまで充電することによって動作する。次に、選択電圧を２番目の行電極に印加して第２の行のセルのゲートを活性化し、次に、すべての列電極に適切なアナログ表示電圧を同時に加えてその２番目の行の各セルを所望のレベルまで充電する。そして、ディスプレイマトリックスの残りの行について同様に繰り返す。
　　　【０００４】
　列ドライバ（または、ソースドライバ）は、アクティブマトリックスディスプレイの設計において非常に重要な回路である。列ドライバは、ディジタルディスプレイデータ、制御及びタイミング信号をディスプレイコントローラチップから受けとり、そのディジタルディスプレイデータをアナログディスプレイ電圧に変換して、アナログディスプレイ電圧をディスプレイの列電極上に駆動する。アナログディスプレイ電圧は、ディスプレイの特定のピクセルで表示される色の濃淡を変化させる。
　　　【０００５】
　列ドライバは、一般的には集積回路チップ上に形成される。例えば、１つの集積回路チップに１９２の列ドライバを設けることができるとすると、カラーのＶＧＡディスプレイは、ディスプレイの１，９２０の列電極を駆動するために、１０個のかかる集積回路を必要とすることになる。これらの列ドライバチップによって消費される電力は、一般に大きなものであり、典型的には、ノートブック（ラップトップ型の）コンピュータに電力を供給するバッテリにおいて重大な電力消耗を引き起こす。この電力消耗のために、充電されたバッテリからノートブックコンピュータに電力を供給することができる時間が低減される、という問題がある。
　　　【０００６】
　ＬＣＤ技術によって画像を表示することができる。なぜなら、液晶材料の光学特性は、それの両端にかかる電圧に対して感度が良いからである。しかし、ある時間にわたって、ＬＣＤセルの両端にほぼ一定の電圧を定常的に印加すると、そのセル内の材料の特質及び特徴が劣化してしまう。従って、一般的には、セルの両端に印加する電圧の極性を交互に変える（交番させる）技術を使用してＬＣＤを駆動する。「交番極性」のこれらの電圧は、（非ゼロとすることが可能な）予め決めた中間電圧より高いかまたは低い電圧とすることができる。
　　　【０００７】
　極性が交番する電圧を印加するという上述の技術を用いる従来の構成では、極性が変化するときには常に大きな電圧遷移が生じることになる。かかる大きな電圧遷移によって、一般的に列ドライバ回路によって供給される電力のかなりの部分が使用されてしまうことになる。」
　
ウ　「【００１５】【発明の要約】
　上述の問題及び欠点は、本願発明によって解決される。スイッチとコンデンサを効率良く使用して、列ドライバ回路によって能動的に駆動することなく、列電極の電圧レベルを受動的に変化させる。これにより、列電極上に極性が交番する電圧を駆動するために列ドライバ回路によって必要とされる電力が大幅に低減される。こうして、ピクセル反転方式及び行反転方式のいずれにおいても電力が大幅に節約される。種々の実施態様では、列ドライバ回路を従来通り単純に実施した場合に比べて、電力の節約は平均で５０％を超える。他の態様では、背面スイッチング方式において列ドライバ回路によって使用される電力が同様に低減される。」
　
エ　「【００１６】【好適な実施態様の説明】
　…
　　　【００２７】
　図２Ａは、本発明の第２の実施態様の回路図である。この実施態様は、C0からC(N-1)までラベル付けしたＮ個の列ラインに取り付けられたＮ／２個の偶数列ドライバ１０４及びＮ／２個の奇数列ドライバ１０５、Ｎ／２個の偶数結合トランジスタ２１４を制御する偶数結合信号を伝送するライン、Ｎ／２個の奇数結合トランジスタ２１５を制御する奇数結合信号を伝送するライン、第１のリザーバ（reservoir）ライン２１６、奇数リザーバライン２１７、正極性コンデンサ２２０、負極性コンデンサ２２１、一対の「ストレート（straight）」トランジスタ２３０、１対の「クロス（cross）」トランジスタ２４０、及び、「中和（neutralize）」トランジスタ２３５を制御する「中和」信号を含む。図２Ａには、Ｍ個の行ドライバ１０２やＭ×Ｎ個の表示セルのような液晶ディスプレイにおける回路のほとんどが示されていない。この場合も、Ｎ個の列ラインキャパシタンス１１０は、この回路に確固たる目的をもって導入したものではなく、むしろ、かかる列ラインには、一般的にキャパシタンスが存在するものであるということを示すためのものであるということに留意されたい。
　　　【００２８】
　図２Ａの回路は、アクティブマトリックスディスプレイのピクセル反転を実施するために使用することができ、従来のピクセル反転を実施した場合に比べて電力を節約することができる。上述したように、ピクセル反転では、近傍の列ドライバによって印加される駆動電圧が交番変化する。従って、行駆動期間中、第１の列は正の電圧に駆動され、（第１の列に隣接する）第２の列は負の電圧に駆動され、（第２の列に隣接する）第３の列は正の電圧に駆動され、以下、同様である。さらに、次の行の行駆動期間中は、第１の列は負の電圧に駆動され、第２の列は正の電圧に駆動され、第３の列は負の電圧に駆動され、以下、同様である。
　　　【００２９】
　図２Ｂは、図２Ａの回路の動作に関連するフローチャートである。第１の行ド駆動期間中、第１のステップ２５２で、偶数列のドライバ１０４が、偶数列ラインを中間電圧に対して相対的に正の電圧に駆動し、奇数列のドライバ１０５が、奇数列ラインを中間電圧に対して相対的に負の電圧に駆動する。これらの相対的に正及び負の電圧の大きさは、表示されるグラフィック画像内の関連するピクセルの輝度によって決まる。第２のステップ２５３で、偶数結合信号をアサートして、偶数列を偶数リザーバライン２１６に電気的に結合し、奇数結合信号をアサートして、奇数列ラインを奇数リザーバライン２１７に電気的に結合する。第３のステップ２５４で、ストレート信号をアサートして、２つのストレートトランジスタ２３０をオンにする。これによって、偶数リザーバライン２１６を正極性コンデンサ２２０に結合し、奇数リザーバライン２１７を負極性コンデンサ２２１に結合する。ストレート信号はある期間にわたってアサートされた後、非アサートされる。ストレート信号の非アサートによって、偶数リザーバライン２１６及び奇数リザーバライン２１７が、正極性コンデンサ２２０及び負極性コンデンサ２２１からそれぞれ切り離される。第４のステップ２５６で、中和信号をアサートし、次に非アサートする。中和信号がアサートされると、中和トランジスタ２３５がオンになり、これによって、偶数リザーバライン２１６と奇数リザーバライン２１７とが電気的に結合される。第５のステップ２５８で、クロス信号をアサートして、２つのクロストランジスタ２４０をオンにする。これによって、偶数リザーバライン２１６が負極性コンデンサ２２１に結合され、奇数リザーバライン２１７が正極性コンデンサ２２０に結合される。クロス信号は、ある期間にわたってアサートされた後、非アサートされる。第６のステップ２５９で、偶数結合信号を非アサートして、偶数列ラインを偶数リザーバライン２１６から切り離し、奇数結合信号を非アサートして、奇数列ラインを奇数リザーバライン２１７から切り離す。
　　　【００３０】
　同様に、（第１の行駆動期間にすぐに続く）第２の行駆動期間中、第７のステップ２６２で、奇数列のドライバ１０５が、奇数列ラインを中間電圧に対して相対的に正の電圧に駆動し、偶数列のドライバ１０４が、偶数列ラインを中間電圧に対して相対的に負の電圧に駆動する。これらの相対的に正及び負の電圧の大きさは、表示されるグラフィック画像内の関連するピクセルの輝度によって決まる。第８のステップ２６３で、偶数結合信号をアサートして、偶数列を偶数リザーバライン２１６に電気的に結合し、奇数結合信号をアサートして、奇数列ラインを奇数リザーバライン２１７に電気的に結合する。第９のステップ２６４で、クロス信号をアサートして、２つのクロストランジスタ２４０をオンにする。これによって、偶数リザーバライン２１６を負極性コンデンサ２２１に結合し、奇数リザーバライン２１７を正極性コンデンサ２２０に結合する。クロス信号はある期間にわたってアサートされた後、非アサートされる。クロス信号の非アサートによって、偶数リザーバライン２１６及び奇数リザーバライン２１７が、負極性コンデンサ２２１及び正極性コンデンサ２２０からそれぞれ切り離される。第１０のステップ２６６で、中和信号をアサートし、次に非アサートする。中和信号がアサートされると、中和トランジスタ２３５がオンになり、これによって、偶数リザーバライン２１６と奇数リザーバライン２１７とが電気的に結合される。第１１のステップ２６８で、ストレート信号をアサートして、２つのストレートトランジスタ２３０をオンにする。これによって、偶数リザーバライン２１６が正極性コンデンサ２２０に結合され、奇数リザーバライン２１７が負極性コンデンサ２２１に結合される。ストレート信号は、ある期間にわたってアサートされた後、非アサートされる。最後に、第１２のステップ２６９で、偶数結合信号を非アサートして、偶数列ラインを偶数リザーバライン２１６から切り離し、奇数結合信号を非アサートして、奇数列ラインを奇数リザーバライン２１７から切り離す。
　　　【００３１】
　第１２のステップ２６９に続いて、（第２の行駆動期間のすぐ後の）第３の行駆動期間では、プロセスはループバックして、第１のステップ２５２を（第３の行を対象として）実行し、以下、同様に処理がなされる。
　　　【００３２】
　図２Ｃは、図２Ａの回路の動作例を示すタイミング図である。詳しくは、図２Ｃは、１例として取り出した偶数列ライン上の電圧を時間の関数として示す図である。
　　　【００３３】
　第１のステップ２５２が、第１の行駆動期間の最初で開始するとき、例示の偶数列ライン上の電圧は、中間電圧（この特定の例では０ボルト）と最大の正電圧（この特定の例ではV0で示す）との間のほぼ中間点（この特定の例ではV0／２で示す）にある。第１のステップ２５２が進行すると、例示の偶数列ライン上の電圧は、中間電圧に対して相対的に正の電圧に能動的に駆動される。この相対的に正の電圧の大きさは、選択された行及び例示の偶数列に対応するピクセルの輝度によって決まる。この相対的に正の電圧は、V0／２より小さいかまたは大きいものとすることができ、図では、V0／２より大きい。第１のステップ２５２の残りの期間、この相対的に正の電圧が保持される。
　　　【００３４】
　第１のステップ２５２と第３のステップ２５４の間で、第２のステップ２５３が起こる。第２のステップ２５３の間、例示の偶数列が偶数リザーバライン２１６に接続される。
　　　【００３５】
　第３のステップ２５４の間、ストレート信号をアサートし、これによって、例示の偶数列ライン上の電圧が、正極性コンデンサ２２０の正の電圧に近い正電圧に受動的に変化する。正極性コンデンサ２２０の正電圧は、約V0／２である。なぜなら、これが、一般的には、列ドライバによって駆動される平均の正極性電圧であるからである。
　　　【００３６】
　第４のステップ２５６の間、中和信号がアサートされ、その後、非アサートされる。中和信号がアサートされている間、例示の偶数列上の電圧は、V0／２近くから中間電圧（この特定の例では０ボルト）近くまで受動的に降下する。
　　　【００３７】
　第５のステップ２５８の間、クロス信号がアサートされ、その後、非アサートされる。クロス信号がアサートされている間、例示の偶数列ライン上の電圧は、中間電圧近くから−V0／２近辺まで受動的に降下する。この降下が起こるのは、−V0／２が、一般的に、列ドライバによって駆動される平均の負極性電圧であるため、負極性コンデンサ２２１の負電圧が約−V0／２であるからである。
　　　【００３８】
　次に、第６のステップ２５９の間、例示の偶数列ラインが、偶数リザーバライン２１６から切り離される。
　　　【００３９】
　第６のステップ２５９の後、図２Ｂのプロセスは、第７のステップ２６２と共に第２の行駆動期間に進む。第７のステップ２６２の間、例示の偶数列ライン上の電圧は、中間電圧に対して相対的に負の電圧に能動的に駆動される。この相対的に負電圧の大きさは、次に選択される行及び例示の偶数列に対応するピクセルの輝度によって決まる。この相対的に負の電圧は、−V0／２より小さいかまたは大きいものとすることができ、図では、−V0／２より小さい。第７のステップ２６２の残りの期間、この相対的に負の電圧が保持される。
　　　【００４０】
　第７のステップ２６２と第９のステップ２６４の間で、第８のステップ２６３が起こる。第８のステップ２６３の間、例示の偶数列は偶数リザーバライン２１６に結合される。
　　　【００４１】
　第９のステップ２６４の間、クロス信号をアサートして、これによって、例示の偶数列ライン上の電圧が、負極性コンデンサ２２１の負電圧に近い負電圧まで受動的に変化する。負極性コンデンサ２２１の負電圧は、約−V0／２である。なぜなら、これが、一般的に、列ドライバによって駆動される平均の負極性電圧であるからである。
　　　【００４２】
　第１０のステップ２６６の間、中和信号がアサートされ、その後、非アサートされる。中和信号がアサートされている間、例示の偶数列上の電圧は、−V0／２近くから中間電圧（この特定の例では０ボルト）近くまで受動的に上昇する。
　　　【００４３】
　第１１のステップ２６８の間、ストレート信号がアサートされ、その後、非アサートされる。ストレート信号がアサートされている間、例示の偶数列ライン上の電圧は、中間電圧近くからV0／２近くまで受動的に上昇する。この上昇が起こるのは、V0／２が、一般的に、列ドライバによって駆動される平均の正極性電圧であるため、正極性コンデンサ２２０の正電圧が約V0／２であるからである。
　　　【００４４】
　最後に、第１２のステップ２６９の間、例示の偶数列ラインが、偶数リザーバライン２１６から切り離される。
　　　【００４５】
　第１２のステップ２６９の後、プロセスは、第３の行駆動期間のためにループバックして、第１のステップ２５２を続行する。
　　　【００４６】
　図１Ｃに示すように、従来の場合に対して約７５％のエネルギー節約が達成される。なぜなら、第１のステップと第３のステップとの間の極性の変化の約７５％が、第２のステップと第４のステップ中に受動的に実現されるからである。この約７５％のエネルギー節約は、列ドライバ回路のシリコンチップ上に過剰の空間を必要としない、効率よく設計された回路によって実現される。」（当審注：【００２９】に「第１の行ド駆動期間中」とあるのは、「第１の行駆動期間中」の誤記である。）
　
オ　第２の実施態様の回路図である図２Ａには、以下の事項が描かれている。
（ａ）　「偶数列ラインと偶数リザーバライン２１６の間に接続された偶数結合トランジスタ２１４」
（ｂ）　「奇数列ラインと奇数リザーバライン２１７の間に接続された奇数結合トランジスタ２１５」
（ｃ）　「正極性コンデンサ２２０と偶数リザーバライン２１６との間に接続されたストレートトランジスタ２３０」
（ｄ）　「負極性コンデンサ２２１と奇数リザーバライン２１７との間に接続された、ストレートトランジスタ２３０」（なお、上記（ｃ）の「ストレートトランジスタ２３０」とは異なるストレートトランジスタである。）
（ｅ）　「正極性コンデンサ２２０と奇数リザーバライン２１７との間に接続されたクロストランジスタ２４０」
（ｆ）　「負極性コンデンサ２２１と偶数リザーバライン２１６との間に接続されたクロストランジスタ２４０」（なお、上記（ｅ）の「クロストランジスタ２４０」とは異なるクロストランジスタである。）
（ｇ）　「偶数リザーバライン２１６と奇数リザーバライン２１７との間に接続された中和トランジスタ２３５」
　
カ　第２の実施態様の回路の動作に関連するフローチャートである図２Ｂには、以下の事項が描かれている。
（ｈ）　「第１のステップ２５２〜第１２のステップ２６９の各ステップが、ループを構成していること」　
　
キ　第２の実施態様の回路の動作例を示すタイミング図である図２Ｃには、以下の事項が描かれている。
（ｉ）　「第３ステップの期間に相当する『２５４』の期間において、偶数列ライン上の電圧が時間と共に『Ｖ０／２』近くまで受動的に降下していること」
（ｊ）　「第５ステップの期間に相当する『２５８』の期間において、偶数列ライン上の電圧が時間と共に中間電位（０Ｖ）近くから『−Ｖ０／２』近辺まで受動的に降下していること」
　
４−２　記載事項の検討
（１）　刊行物には、「【請求項１】　アクティブマトリックスディスプレイのＩ（Ｉは正の整数）個の偶数電極とＪ（Ｊは正の整数）個の奇数電極を駆動するための節電回路であって、…」、「【００２９】　…、第１のステップ２５２で、偶数列のドライバ１０４が、偶数列ラインを中間電圧に対して相対的に正の電圧に駆動し、奇数列のドライバ１０５が、奇数列ラインを中間電圧に対して相対的に負の電圧に駆動する。」との記載がある。前記記載より、刊行物には、「アクティブマトリックスディスプレイの偶数列ラインと奇数列ラインを駆動するための節電回路」が開示されている。
　
（２）　刊行物には、「【００２７】　…この実施態様は、C0からC(N-1)までラベル付けしたＮ個の列ラインに取り付けられたＮ／２個の偶数列ドライバ１０４及びＮ／２個の奇数列ドライバ１０５…を含む。」との記載がある。ここで、Ｎ個の列ラインは、Ｎ／２個の偶数列ラインとＮ／２個の奇数列ラインで構成されることは明らかであるから、刊行物には、節電回路が「偶数列ラインに取り付けられた偶数列ドライバ１０４」、「奇数列ラインに取り付けられた奇数列ドライバ１０５」を含むことが開示されている。
　
（３）　上記「４−１　オ（ａ）」に摘記したとおり、刊行物の図２Ａには、偶数列ラインと偶数リザーバライン２１６の間に接続された偶数結合トランジスタ２１４が描かれている。また、刊行物には、「【００２７】…。この実施態様は、…、Ｎ／２個の偶数結合トランジスタ２１４を制御する偶数結合信号を伝送するライン、…を含む。」との記載がある。してみると、刊行物には、節電回路が「偶数列ラインと偶数リザーバライン２１６の間に接続され、偶数結合信号で制御される偶数結合トランジスタ２１４」を含むことが開示されている。
　
（４）　上記「４−１　オ（ｂ）」に摘記したとおり、刊行物の図２Ａには、奇数列ラインと奇数リザーバライン２１７の間に接続された奇数結合トランジスタ２１５が描かれている。また、刊行物には、「【００２７】…。この実施態様は、…、Ｎ／２個の奇数結合トランジスタ２１５を制御する奇数結合信号を伝送するライン、…を含む。」との記載がある。してみると、刊行物には、節電回路が「奇数列ラインと奇数リザーバライン２１７の間に接続され、奇数結合信号で制御される奇数結合トランジスタ２１５」を含むことが開示されている。
　
（５）　刊行物には、「【００２７】…。この実施態様は、…、第１のリザーバ（reservoir）ライン２１６、…を含む。」との記載がある。ここで、刊行物には「【００２９】…。第２のステップ２５３で、偶数結合信号をアサートして、偶数列を偶数リザーバライン２１６に電気的に結合し、」との記載があるから、「第１のリザーバ（reservoir）ライン２１６」は、「偶数リザーバライン２１６」である。そうすると、刊行物には、節電回路が「偶数リザーバライン２１６」を含むことが開示されている。
　
（６）　刊行物には、「【００２７】…。この実施態様は、…、奇数リザーバライン２１７、…を含む。」との記載がある。前記記載から、刊行物には、節電回路が「奇数リザーバライン２１７」を含むことが開示されている。
　
（７）　刊行物には、「【請求項２】　中間電圧レベルに対して正の電圧レベルで電荷を蓄積するための正極性蓄積要素と、中間電圧レベルに対して負の電圧レベルで電荷を蓄積するための負極性蓄積要素と、…」、「【００２７】…。この実施態様は、…、正極性コンデンサ２２０、負極性コンデンサ２２１、…を含む。」との記載がある。ここで、「正極性コンデンサ」は、「正極性蓄積要素」であるから、「正の電圧レベルで電荷を蓄積する」。また、「負極性コンデンサ」は「負極性蓄積要素」であるから、「負の電圧レベルで電荷を蓄積する」。してみると、刊行物には、節電回路が「正の電圧レベルで電荷を蓄積する正極性コンデンサ２２０」、「負の電圧レベルで電荷を蓄積する負極性コンデンサ２２１」を含むことが開示されている。
　
（８）　上記「４−１　オ（ｃ）」に摘記したとおり、刊行物の図２Ａには、正極性コンデンサ２２０と偶数リザーバライン２１６との間に接続されたストレートトランジスタ２３０が描かれている。また、上記「４−１　オ（ｄ）」に摘記したとおり、同図には、負極性コンデンサ２２１と奇数リザーバライン２１７との間に接続された、前記「ストレートトランジスタ２３０」とは異なるストレートトランジスタ２３０が描かれている。そして、刊行物には、「【００２９】…、ストレート信号をアサートして、２つのストレートトランジスタ２３０をオンにする」との記載がある。してみると、前記記載から、刊行物には、節電回路が「正極性コンデンサ２２０と偶数リザーバライン２１６との間、負極性コンデンサ２２１と奇数リザーバライン２１７との間にそれぞれ接続され、ストレート信号で制御される一対のストレートトランジスタ２３０」を含むことが開示されている。
　
（９）　上記「４−１　オ（ｅ）」に摘記したとおり、刊行物の図２Ａには、正極性コンデンサ２２０と奇数リザーバライン２１７との間に接続されたクロストランジスタ２４０が描かれている。また、上記「４−１　オ（ｆ）」に摘記したとおり、同図には、負極性コンデンサ２２１と偶数リザーバライン２１６との間に接続された、前記「クロストランジスタ２４０」とは異なるクロストランジスタ２４０が描かれている。そして、刊行物には、「【００２９】…、クロス信号をアサートして、２つのクロストランジスタ２４０をオンにする。」との記載がある。してみると、刊行物には、節電回路が「正極性コンデンサ２２０と奇数リザーバライン２１７との間、負極性コンデンサ２２１と偶数リザーバライン２１６との間に接続され、クロス信号で制御される一対のクロストランジスタ２４０」を含むことが開示されている。
　
（１０）　上記「４−１　オ（ｇ）」に摘記したとおり、刊行物の図２Ａには、偶数リザーバライン２１６と奇数リザーバライン２１７との間に接続された中和トランジスタ２３５が描かれている。また、刊行物には、「【００２９】…。中和信号がアサートされると、中和トランジスタ２３５がオンになり、…」との記載がある。してみると、刊行物には、節電回路が「偶数リザーバライン２１６と奇数リザーバライン２１７との間に接続され、中和信号で制御される中和トランジスタ」を含むことが開示されている。
　
（１１）　刊行物には、「【００２９】図２Ｂは、図２Ａの回路の動作に関連するフローチャートである。」、「【００３１】　第１２のステップ２６９に続いて、（第２の行駆動期間のすぐ後の）第３の行駆動期間では、プロセスはループバックして、第１のステップ２５２を（第３の行を対象として）実行し、以下、同様に処理がなされる。」との記載がある。また、上記「４−１　カ」に摘記したとおり、刊行物の図２Ｂには、第１のステップ２５２〜第１２のステップ２６９の各ステップが、ループを構成していることが描かれている。してみると、刊行物には、節電回路が第１ステップ〜第１２ステップを繰り返して処理することが開示されている。
　
（１２）　刊行物には、「【００２９】…第１のステップ２５２で、偶数列のドライバ１０４が、偶数列ラインを中間電圧に対して相対的に正の電圧に駆動し、奇数列のドライバ１０５が、奇数列ラインを中間電圧に対して相対的に負の電圧に駆動する。これらの相対的に正及び負の電圧の大きさは、表示されるグラフィック画像内の関連するピクセルの輝度によって決まる。」との記載、「【００３３】…第１のステップ２５２が進行すると、例示の偶数列ライン上の電圧は、中間電圧に対して相対的に正の電圧に能動的に駆動される。」との記載がある。前記記載から、刊行物には、「第１ステップ：偶数列ドライバ１０４が、偶数列ラインを中間電圧に対して相対的に正の電圧に能動的に駆動し、奇数列ドライバ１０５が、奇数列ラインを中間電圧に対して相対的に負の電圧に能動的に駆動する。」が開示されている。
　
（１３）　刊行物には、「【００２９】…第２のステップ２５３で、偶数結合信号をアサートして、偶数列を偶数リザーバライン２１６に電気的に結合し、奇数結合信号をアサートして、奇数列ラインを奇数リザーバライン２１７に電気的に結合する。」との記載がある。前記記載から、刊行物には、「第２ステップ：偶数結合信号を有効にして、偶数列ラインを偶数リザーバライン２１６に電気的に結合し、奇数結合信号を有効にして、奇数列ラインを奇数リザーバライン２１７に電気的に結合する。」が開示されている。
　
（１４）　刊行物には、「【００２９】…第３のステップ２５４で、ストレート信号をアサートして、２つのストレートトランジスタ２３０をオンにする。これによって、偶数リザーバライン２１６を正極性コンデンサ２２０に結合し、奇数リザーバライン２１７を負極性コンデンサ２２１に結合する。ストレート信号はある期間にわたってアサートされた後、非アサートされる。ストレート信号の非アサートによって、偶数リザーバライン２１６及び奇数リザーバライン２１７が、正極性コンデンサ２２０及び負極性コンデンサ２２１からそれぞれ切り離される。…」との記載がある。さらに、「４−１　キ（ｉ）」から、第３のステップの期間、偶数列ライン上の電圧は、時間と共に「Ｖ０／２」近くまで受動的に降下する。以上のことから、刊行物には、「第３ステップ：ストレート信号を有効にして、一対のストレートトランジスタ２３０をオンにする。これによって、偶数リザーバライン２１６を正極性コンデンサ２２０に結合し、奇数リザーバライン２１７を負極性コンデンサ２２１に結合する。偶数列ライン上の電圧は、時間と共に『Ｖ０／２』近くから中間電圧（０ボルト）近くまで受動的に降下する。ストレート信号はある期間にわたって有効にされた後、無効にされる。ストレート信号の無効化によって、偶数リザーバライン２１６及び奇数リザーバライン２１７が、正極性コンデンサ２２０及び負極性コンデンサ２２１からそれぞれ切り離される。」が開示されている。
　
（１５）　刊行物には、「【００２９】…第４のステップ２５６で、中和信号をアサートし、次に非アサートする。中和信号がアサートされると、中和トランジスタ２３５がオンになり、これによって、偶数リザーバライン２１６と奇数リザーバライン２１７とが電気的に結合される。…」との記載がある。前記記載から、刊行物には、「第４ステップ：中和信号を有効にし、次に無効化する。中和信号が有効にされると、中和トランジスタ２３５がオンになり、これによって、偶数リザーバライン２１６と奇数リザーバライン２１７とが電気的に結合される。」が開示されている。
　
（１６）　刊行物には、「【００２９】…第５のステップ２５８で、クロス信号をアサートして、２つのクロストランジスタ２４０をオンにする。これによって、偶数リザーバライン２１６が負極性コンデンサ２２１に結合され、奇数リザーバライン２１７が正極性コンデンサ２２０に結合される。クロス信号は、ある期間にわたってアサートされた後、非アサートされる。…」との記載がある。また、上記「４−１　キ（ｊ）」には、
第５ステップの期間に相当する「２５８」の期間において、偶数列ライン上の電圧は、時間と共に中間電位（０Ｖ）近くから「−Ｖ０／２」近辺まで受動的に降下する。以上のことから、刊行物には、「第５ステップ：クロス信号を有効にして、２つのクロストランジスタ２４０をオンにする。これによって、偶数リザーバライン２１６が負極性コンデンサ２２１に結合され、奇数リザーバライン２１７が正極性コンデンサ２２０に結合される。偶数列ライン上の電圧は、時間と共に中間電位（０Ｖ）近くから『−Ｖ０／２』近辺まで受動的に降下する。クロス信号は、ある期間にわたって有効にされた後、無効にされる。」が開示されている。
　
（１７）　刊行物には、「【００２９】…第６のステップ２５９で、偶数結合信号を非アサートして、偶数列ラインを偶数リザーバライン２１６から切り離し、奇数結合信号を非アサートして、奇数列ラインを奇数リザーバライン２１７から切り離す。」との記載がある。前記記載から、刊行物には、「第６ステップ：偶数結合信号を無効にして、偶数列ラインを偶数リザーバライン２１６から切り離し、奇数結合信号を無効にして、奇数列ラインを奇数リザーバライン２１７から切り離す。」が開示されている。
　
（１８）　刊行物には、「【００３０】…同様に、（第１の行駆動期間にすぐに続く）第２の行駆動期間中、第７のステップ２６２で、奇数列のドライバ１０５が、奇数列ラインを中間電圧に対して相対的に正の電圧に駆動し、偶数列のドライバ１０４が、偶数列ラインを中間電圧に対して相対的に負の電圧に駆動する。これらの相対的に正及び負の電圧の大きさは、表示されるグラフィック画像内の関連するピクセルの輝度によって決まる。…」との記載がある。前記記載から、刊行物には、「第７ステップ：奇数列ドライバ１０５が、奇数列ラインを中間電圧に対して相対的に正の電圧に駆動し、偶数列ドライバ１０４が、偶数列ラインを中間電圧に対して相対的に負の電圧に駆動する。これらの相対的に正及び負の電圧の大きさは、表示されるグラフィック画像内の関連するピクセルの輝度によって決まる。」が開示されている。
　
（１９）　刊行物には、「【００３０】…第８のステップ２６３で、偶数結合信号をアサートして、偶数列を偶数リザーバライン２１６に電気的に結合し、奇数結合信号をアサートして、奇数列ラインを奇数リザーバライン２１７に電気的に結合する。…」との記載がある。前記記載から、刊行物には、「第８ステップ：偶数結合信号を有効にして、偶数列を偶数リザーバライン２１６に電気的に結合し、奇数結合信号を有効にして、奇数列ラインを奇数リザーバライン２１７に電気的に結合する。」が開示されている。
　
（２０）　刊行物には、「【００３０】…第９のステップ２６４で、クロス信号をアサートして、２つのクロストランジスタ２４０をオンにする。これによって、偶数リザーバライン２１６を負極性コンデンサ２２１に結合し、奇数リザーバライン２１７を正極性コンデンサ２２０に結合する。クロス信号はある期間にわたってアサートされた後、非アサートされる。クロス信号の非アサートによって、偶数リザーバライン２１６及び奇数リザーバライン２１７が、負極性コンデンサ２２１及び正極性コンデンサ２２０からそれぞれ切り離される。…」との記載がある。前記記載から、刊行物には、「第９ステップ：クロス信号を有効にして、２つのクロストランジスタ２４０をオンにする。これによって、偶数リザーバライン２１６を負極性コンデンサ２２１に結合し、奇数リザーバライン２１７を正極性コンデンサ２２０に結合する。クロス信号はある期間にわたって有効にされた後、無効にされる。クロス信号の無効化によって、偶数リザーバライン２１６及び奇数リザーバライン２１７が、負極性コンデンサ２２１及び正極性コンデンサ２２０からそれぞれ切り離される。」が開示されている。
　
（２１）　刊行物には、「【００３０】…第１０のステップ２６６で、中和信号をアサートし、次に非アサートする。中和信号がアサートされると、中和トランジスタ２３５がオンになり、これによって、偶数リザーバライン２１６と奇数リザーバライン２１７とが電気的に結合される。…」との記載がある。前記記載から、刊行物には、「第１０ステップ：中和信号を有効にし、次に無効にする。中和信号が有効にされると、中和トランジスタ２３５がオンになり、これによって、偶数リザーバライン２１６と奇数リザーバライン２１７とが電気的に結合される。」が開示されている。
　
（２２）　刊行物には、「【００３０】…第１１のステップ２６８で、ストレート信号をアサートして、２つのストレートトランジスタ２３０をオンにする。これによって、偶数リザーバライン２１６が正極性コンデンサ２２０に結合され、奇数リザーバライン２１７が負極性コンデンサ２２１に結合される。ストレート信号は、ある期間にわたってアサートされた後、非アサートされる。…」との記載がある。前記記載から、刊行物には、「第１１ステップ：ストレート信号を有効にして、２つのストレートトランジスタ２３０をオンにする。これによって、偶数リザーバライン２１６が正極性コンデンサ２２０に結合され、奇数リザーバライン２１７が負極性コンデンサ２２１に結合される。ストレート信号は、ある期間にわたって有効にされた後、無効にされる。」が開示されている。
　
（２３）　刊行物には、「【００３０】…最後に、第１２のステップ２６９で、偶数結合信号を非アサートして、偶数列ラインを偶数リザーバライン２１６から切り離し、奇数結合信号を非アサートして、奇数列ラインを奇数リザーバライン２１７から切り離す。」との記載がある。前記記載から、刊行物には、「第１２ステップ：偶数結合信号を無効にして、偶数列ラインを偶数リザーバライン２１６から切り離し、奇数結合信号を無効にして、奇数列ラインを奇数リザーバライン２１７から切り離す。」が開示されている。
　
４−３　引用発明の認定
　上記「４−２　記載事項の検討」より、刊行物には、以下の発明が開示されている。
　「アクティブマトリックスディスプレイの偶数列ラインと奇数列ラインを駆動するための節電回路であって、
　偶数列ラインに取り付けられた偶数列ドライバ１０４、
　奇数列ラインに取り付けられた奇数列ドライバ１０５、
　偶数列ラインと偶数リザーバライン２１６の間に接続され、偶数結合信号で制御される偶数結合トランジスタ２１４、
　奇数列ラインと奇数リザーバライン２１７の間に接続され、奇数結合信号で制御される奇数結合トランジスタ２１５、
　偶数リザーバライン２１６、
　奇数リザーバライン２１７、
　正の電圧レベルで電荷を蓄積する正極性コンデンサ２２０、
　負の電圧レベルで電荷を蓄積する負極性コンデンサ２２１、
　正極性コンデンサ２２０と偶数リザーバライン２１６との間、負極性コンデンサ２２１と奇数リザーバライン２１７との間にそれぞれ接続され、ストレート信号で制御される一対のストレートトランジスタ２３０、
　正極性コンデンサ２２０と奇数リザーバライン２１７との間、負極性コンデンサ２２１と偶数リザーバライン２１６との間に接続され、クロス信号で制御される一対のクロストランジスタ２４０、
　偶数リザーバライン２１６と奇数リザーバライン２１７との間に接続され、中和信号で制御される中和トランジスタ、
を含み、以下の第１ステップ〜第１２ステップを繰り返して処理する節電回路。
　第１ステップ：偶数列ドライバ１０４が、偶数列ラインを中間電圧に対して相対的に正の電圧に能動的に駆動し、奇数列ドライバ１０５が、奇数列ラインを中間電圧に対して相対的に負の電圧に能動的に駆動する。
　第２ステップ：偶数結合信号を有効にして、偶数列ラインを偶数リザーバライン２１６に電気的に結合し、奇数結合信号を有効にして、奇数列ラインを奇数リザーバライン２１７に電気的に結合する。
　第３ステップ：ストレート信号を有効にして、一対のストレートトランジスタ２３０をオンにする。これによって、偶数リザーバライン２１６を正極性コンデンサ２２０に結合し、奇数リザーバライン２１７を負極性コンデンサ２２１に結合する。偶数列ライン上の電圧は、時間と共に『Ｖ０／２』近くから中間電圧（０ボルト）近くまで受動的に降下する。ストレート信号はある期間にわたって有効にされた後、無効にされる。ストレート信号の無効化によって、偶数リザーバライン２１６及び奇数リザーバライン２１７が、正極性コンデンサ２２０及び負極性コンデンサ２２１からそれぞれ切り離される。
　第４ステップ：中和信号を有効にし、次に無効化する。中和信号が有効にされると、中和トランジスタ２３５がオンになり、これによって、偶数リザーバライン２１６と奇数リザーバライン２１７とが電気的に結合される。
　第５ステップ：クロス信号を有効にして、２つのクロストランジスタ２４０をオンにする。これによって、偶数リザーバライン２１６が負極性コンデンサ２２１に結合され、奇数リザーバライン２１７が正極性コンデンサ２２０に結合される。偶数列ライン上の電圧は、時間と共に中間電位（０Ｖ）近くから『−Ｖ０／２』近辺まで受動的に降下する。クロス信号は、ある期間にわたって有効にされた後、無効にされる。
　第６ステップ：偶数結合信号を無効にして、偶数列ラインを偶数リザーバライン２１６から切り離し、奇数結合信号を無効にして、奇数列ラインを奇数リザーバライン２１７から切り離す。
　第７ステップ：奇数列ドライバ１０５が、奇数列ラインを中間電圧に対して相対的に正の電圧に駆動し、偶数列ドライバ１０４が、偶数列ラインを中間電圧に対して相対的に負の電圧に駆動する。これらの相対的に正及び負の電圧の大きさは、表示されるグラフィック画像内の関連するピクセルの輝度によって決まる。
　第８ステップ：偶数結合信号を有効にして、偶数列を偶数リザーバライン２１６に電気的に結合し、奇数結合信号を有効にして、奇数列ラインを奇数リザーバライン２１７に電気的に結合する。
　第９ステップ：クロス信号を有効にして、２つのクロストランジスタ２４０をオンにする。これによって、偶数リザーバライン２１６を負極性コンデンサ２２１に結合し、奇数リザーバライン２１７を正極性コンデンサ２２０に結合する。クロス信号はある期間にわたって有効にされた後、無効にされる。クロス信号の無効化によって、偶数リザーバライン２１６及び奇数リザーバライン２１７が、負極性コンデンサ２２１及び正極性コンデンサ２２０からそれぞれ切り離される。
　第１０ステップ：中和信号を有効にし、次に無効にする。中和信号が有効にされると、中和トランジスタ２３５がオンになり、これによって、偶数リザーバライン２１６と奇数リザーバライン２１７とが電気的に結合される。
　第１１ステップ：ストレート信号を有効にして、２つのストレートトランジスタ２３０をオンにする。これによって、偶数リザーバライン２１６が正極性コンデンサ２２０に結合され、奇数リザーバライン２１７が負極性コンデンサ２２１に結合される。ストレート信号は、ある期間にわたって有効にされた後、無効にされる。
　第１２ステップ：偶数結合信号を無効にして、偶数列ラインを偶数リザーバライン２１６から切り離し、奇数結合信号を無効にして、奇数列ラインを奇数リザーバライン２１７から切り離す。」（以下「引用発明」という。）
　
５　対比
　本願発明と引用発明を比較する。
（１）本願発明の「電荷回収機能を備え、パネル表示装置に適用されて、表示アレイユニットを駆動するソースドライバー」と、引用発明の「アクティブマトリックスディスプレイの偶数列ラインと奇数列ラインを駆動するための節電回路」を比較する。
　
（１−１）　はじめに、引用発明の「節電回路」が電荷を回収する機能を備えているか否かを検討する。引用発明の「節電回路」は、
「偶数列ラインと偶数リザーバライン２１６の間に接続され、偶数結合信号で制御される偶数結合トランジスタ２１４、
　奇数列ラインと奇数リザーバライン２１７の間に接続され、奇数結合信号で制御される奇数結合トランジスタ２１５、
　偶数リザーバライン２１６、
　奇数リザーバライン２１７、
　正の電圧レベルで電荷を蓄積する正極性コンデンサ２２０、
　負の電圧レベルで電荷を蓄積する負極性コンデンサ２２１、
　正極性コンデンサ２２０と偶数リザーバライン２１６との間、負極性コンデンサ２２１と奇数リザーバライン２１７との間にそれぞれ接続され、ストレート信号で制御される一対のストレートトランジスタ２３０、
　正極性コンデンサ２２０と奇数リザーバライン２１７との間、負極性コンデンサ２２１と偶数リザーバライン２１６との間に接続され、クロス信号で制御される一対のクロストランジスタ２４０、
　偶数リザーバライン２１６と奇数リザーバライン２１７との間に接続され、中和信号で制御される中和トランジスタ、」を含み、
「第２ステップ：偶数結合信号を有効にして、偶数列ラインを偶数リザーバライン２１６に電気的に結合し、奇数結合信号を有効にして、奇数列ラインを奇数リザーバライン２１７に電気的に結合する。」、
「第３ステップ：ストレート信号を有効にして、一対のストレートトランジスタ２３０をオンにする。これによって、偶数リザーバライン２１６を正極性コンデンサ２２０に結合し、奇数リザーバライン２１７を負極性コンデンサ２２１に結合する。偶数列ライン上の電圧は、時間と共に『Ｖ０／２』近くから中間電圧（０ボルト）近くまで受動的に降下する。」、
「第８ステップ：偶数結合信号を有効にして、偶数列を偶数リザーバライン２１６に電気的に結合し、奇数結合信号を有効にして、奇数列ラインを奇数リザーバライン２１７に電気的に結合する。」、
「第９ステップ：クロス信号を有効にして、２つのクロストランジスタ２４０をオンにする。これによって、偶数リザーバライン２１６を負極性コンデンサ２２１に結合し、奇数リザーバライン２１７を正極性コンデンサ２２０に結合する。」
を処理している。ここで、引用発明は、第２ステップにおいて偶数列ラインと偶数リザーバラインを電気的に結合し、第３ステップにおいて前記偶数リザーバラインを正極性コンデンサに結合するから、偶数列ラインと正極性コンデンサは偶数リザーバラインを介して結合する。そうすると、偶数列ラインの電荷は偶数リザーバラインを介して「正極性コンデンサ２００」に移動、すなわち、回収される。このように電荷が回収されていることは、第３ステップ２５４の間、偶数列上の電圧がＶ０／２近くまで受動的に降下することから明らかである。同様に奇数列ラインの電荷は「負極性コンデンサ２２１」に回収されており、また、第８ステップ、第９ステップでは、奇数列ラインの電荷が「正極性コンデンサ２２０」に、偶数列ラインの電荷が「負極性コンデンサ２２１」に回収されている。以上のことから、引用発明の「節電回路」は、電荷を回収する機能を有している。
　
（１−２）　次に、引用発明の「アクティブマトリックスディスプレイ」は、本願発明の「表示アレイユニット」に相当する。また、引用発明の「アクティブマトリックスディスプレイ」、「節電回路」が表示装置の構成要素であることは、当業者に自明である。そうすると、引用発明の「アクティブマトリックスディスプレイの偶数列ラインと奇数列ラインを駆動する節電回路」は、本願発明の「パネル表示装置に適用されて、表示アレイユニットを駆動するソースドライバー」に相当する。
　
（１−３）　上記（１−１）、（１−２）より、本願発明の「電荷回収機能を備え、パネル表示装置に適用されて、表示アレイユニットを駆動するソースドライバー」と、引用発明の「アクティブマトリックスディスプレイの偶数列ラインと奇数列ラインを駆動するための節電回路」は相当関係にある。
　
（２）　本願発明の「複数のデータ線に対応する複数のデータ信号を出力するソース駆動回路」と、引用発明の「偶数列ラインに取り付けられた偶数列ドライバ１０４」と「奇数列ラインに取り付けられた奇数列ドライバ１０５」を一体としたドライバとを比較する。
　アクティブマトリックスの列ラインに取り付けられたドライバが前記列ラインに対応する表示信号を出力することは、技術常識であるから、引用発明の「偶数列ラインに取り付けられた偶数列ドライバ１０４」は、偶数列ラインに対応する表示信号を出力する偶数列ドライバである。同様に、引用発明の「奇数列ラインに取り付けられた奇数列ドライバ１０５」は、奇数列ラインに対応する表示信号を出力する奇数列ドライバである。そうすると、「偶数列ラインに取り付けられた偶数列ドライバ１０４」と「奇数列ラインに取り付けられた奇数列ドライバ１０５」を一体としたドライバは、複数の列ラインに対応する複数の表示信号を出力するドライバである。
　そして、引用発明の「列ライン」は、本願発明の「データ線」に相当し、引用発明の「偶数列ドライバ１０４」と「奇数列ドライバ１０５」を一体とした「ドライバ」は、本願発明の「ソース駆動回路」に相当する。さらに、引用発明の「偶数列ドライバ１０４」と「奇数列ドライバ１０５」を一体とした「ドライバ」が出力する複数の表示信号が、本願発明の「複数のデータ信号」に相当する。
　してみると、本願発明の「複数のデータ線に対応する複数のデータ信号を出力するソース駆動回路」と、引用発明の「偶数列ラインに取り付けられた偶数列ドライバ１０４」と「奇数列ラインに取り付けられた奇数列ドライバ１０５」を一体としたドライバは、相当関係にある。
　
（３）　本願発明の「前記ソース駆動回路および前記表示アレイユニット間に接続され、複数のスイッチと第１及び第２電荷回収キャパシターとを含んで、電荷回収経路を構成するとともに前記複数のデータ信号を伝送して前記表示アレイユニットを駆動する電荷回収回路」と、引用発明の「アクティブマトリックスディスプレイの偶数列ラインと奇数列ラインを駆動するための節電回路」から「偶数列ドライバ１０４」、「奇数列ドライバ１０５」を除いた回路部分、すなわち「偶数列ラインと偶数リザーバライン２１６の間に接続され、偶数結合信号で制御される偶数結合トランジスタ２１４、
　奇数列ラインと奇数リザーバライン２１７の間に接続され、奇数結合信号で制御される奇数結合トランジスタ２１５、
　偶数リザーバライン２１６、
　奇数リザーバライン２１７、
　正の電圧レベルで電荷を蓄積する正極性コンデンサ２２０、
　負の電圧レベルで電荷を蓄積する負極性コンデンサ２２１、
　正極性コンデンサ２２０と偶数リザーバライン２１６との間、負極性コンデンサ２２１と奇数リザーバライン２１７との間にそれぞれ接続され、ストレート信号で制御される一対のストレートトランジスタ２３０、
　正極性コンデンサ２２０と奇数リザーバライン２１７との間、負極性コンデンサ２２１と偶数リザーバライン２１６との間に接続され、クロス信号で制御される一対のクロストランジスタ２４０、
　偶数リザーバライン２１６と奇数リザーバライン２１７との間に接続され、中和信号で制御される中和トランジスタ、」を含み、
「第３ステップ：ストレート信号を有効にして、一対のストレートトランジスタ２３０をオンにする。これによって、偶数リザーバライン２１６を正極性コンデンサ２２０に結合し、奇数リザーバライン２１７を負極性コンデンサ２２１に結合する。偶数列ライン上の電圧は、時間と共に『Ｖ０／２』近くから中間電圧（０ボルト）近くまで受動的に降下する。」、「第９ステップ：クロス信号を有効にして、２つのクロストランジスタ２４０をオンにする。これによって、偶数リザーバライン２１６を負極性コンデンサ２２１に結合し、奇数リザーバライン２１７を正極性コンデンサ２２０に結合する。」を処理すること比較する。
（３−１）　引用発明の「偶数結合トランジスタ２１４」は「偶数列ライン」に接続され、「奇数結合トランジスタ２１５」は「奇数列ライン」に接続されている。ここで、「偶数列ライン」、「奇数列ライン」は、それぞれ、アクティブマトリックスディスプレイの偶数列ライン、奇数列ラインであって、「偶数列ドライバ１０４」、「奇数列ドライバ１０５」が取り付けられている。そうすると、引用発明の「偶数結合トランジスタ２１４」、「奇数結合トランジスタ２１５」は、「偶数列ドライバ１０４」、「奇数列ドライバ１０５」及びアクティブマトリックスディスプレイ間に接続されているといえるから、引用発明の「アクティブマトリックスディスプレイの偶数列ラインと奇数列ラインを駆動するための節電回路」から「偶数列ドライバ１０４」、「奇数列ドライバ１０５」を除いた回路部分もまた、「偶数列ドライバ１０４」、「奇数列ドライバ１０５」及びアクティブマトリックスディスプレイ間に接続されているといえる。
（３−２）　また、引用発明の「節電回路」のうち「偶数列ドライバ１０４」、「奇数列ドライバ１０５」を除いた回路部分は、「ストレートトランジスタ２３０」、「クロストランジスタ２４０」、「正極性コンデンサ２２０」、「負極性コンデンサ２２１」を備えている。ここで、引用発明の「ストレートトランジスタ２３０」、「クロストランジスタ２４０」は、本願発明の「複数のスイッチ」に相当し、引用発明の「正極性コンデンサ２２０」、「負極性コンデンサ２２１」は、本願発明の「第１及び第２電荷回収キャパシター」に相当する。
（３−３）　そして、上記（１−１）で検討したとおり、引用発明の節電回路は電荷を回収する機能を有しているところ、前記節電回路の「偶数列ドライバ１０４」、「奇数列ドライバ１０５」は電荷を回収する機能に関係しない。そうすると、引用発明の「節電回路」から「偶数列ドライバ１０４」、「奇数列ドライバ１０５」を除いた回路部分は、本願発明の「電荷回収経路を構成する…電荷回収回路」に相当する。
（３−４）　以上のことを総合すると、本願発明の「前記ソース駆動回路および前記表示アレイユニット間に接続され、複数のスイッチと第１及び第２電荷回収キャパシターとを含んで、電荷回収経路を構成するとともに前記複数のデータ信号を伝送して前記表示アレイユニットを駆動する電荷回収回路」と、引用発明の「アクティブマトリックスディスプレイの偶数列ラインと奇数列ラインを駆動するための節電回路」のうち「偶数列ドライバ１０４」、「奇数列ドライバ１０５」を除いた回路部分、すなわち「偶数列ラインと偶数リザーバライン２１６の間に接続され、偶数結合信号で制御される偶数結合トランジスタ２１４、
　奇数列ラインと奇数リザーバライン２１７の間に接続され、奇数結合信号で制御される奇数結合トランジスタ２１５、
　偶数リザーバライン２１６、
　奇数リザーバライン２１７、
　正の電圧レベルで電荷を蓄積する正極性コンデンサ２２０、
　負の電圧レベルで電荷を蓄積する負極性コンデンサ２２１、
　正極性コンデンサ２２０と偶数リザーバライン２１６との間、負極性コンデンサ２２１と奇数リザーバライン２１７との間にそれぞれ接続され、ストレート信号で制御される一対のストレートトランジスタ２３０、
　正極性コンデンサ２２０と奇数リザーバライン２１７との間、負極性コンデンサ２２１と偶数リザーバライン２１６との間に接続され、クロス信号で制御される一対のクロストランジスタ２４０、
　偶数リザーバライン２１６と奇数リザーバライン２１７との間に接続され、中和信号で制御される中和トランジスタ、」を含み、
「第３ステップ：ストレート信号を有効にして、一対のストレートトランジスタ２３０をオンにする。これによって、偶数リザーバライン２１６を正極性コンデンサ２２０に結合し、奇数リザーバライン２１７を負極性コンデンサ２２１に結合する。偶数列ライン上の電圧は、時間と共に『Ｖ０／２』近くから中間電圧（０ボルト）近くまで受動的に降下する。」、「第９ステップ：クロス信号を有効にして、２つのクロストランジスタ２４０をオンにする。これによって、偶数リザーバライン２１６を負極性コンデンサ２２１に結合し、奇数リザーバライン２１７を正極性コンデンサ２２０に結合する。」を処理することは、「前記ソース駆動回路および前記表示アレイユニット間に接続され、複数のスイッチと第１及び第２電荷回収キャパシターとを含んで、電荷回収経路を構成する電荷回収回路」の点で一致する。
　
（４）　本願発明の「前記複数のデータ線が、奇数データ線組と偶数データ線組とに区分けされ」ていることと、引用発明の「偶数列ライン」、「奇数列ライン」を比較する。
　引用発明の「偶数列ライン」、「奇数列ライン」は、複数の列ラインが「偶数列ライン」と「奇数列ライン」に区分けされていると言える。よって、両者は相当関係にある。
　
（５）　本願発明の「前記奇数データ線組は前記複数のスイッチによって前記第１電荷回収キャパシターに接続され、」と、引用発明の「奇数列ラインと奇数リザーバライン２１７の間に接続され、奇数結合信号で制御される奇数結合トランジスタ２１５」及び「…負極性コンデンサ２２１と奇数リザーバライン２１７との間に…接続され、ストレート信号で制御される…ストレートトランジスタ２３０」を含み、「第２ステップ：…奇数結合信号を有効にして、奇数列ラインを奇数リザーバライン２１７に電気的に結合する。」、「第３ステップ：ストレート信号を有効にして、一対のストレートトランジスタ２３０をオンにする。これによって、…奇数リザーバライン２１７を負極性コンデンサ２２１に結合する…。」を有していることを比較する。引用発明の「奇数列ライン」が本願発明の「奇数データ線組」に相当し、以下同様に、「負極性コンデンサ２２１」が「第１電荷回収キャパシター」に、「奇数結合トランジスタ」及び「ストレートトランジスタ２３０」が「複数のスイッチ」にそれぞれ相当する。してみると、両者は相当関係にある。
　
（６）　本願発明の「前記偶数データ線組は前記複数のスイッチによって前記第２電荷回収キャパシターに接続され、」と、引用発明の「偶数列ラインと偶数リザーバライン２１６の間に接続され、偶数結合信号で制御される偶数結合トランジスタ２１４」及び「正極性コンデンサ２２０と偶数リザーバライン２１６との間…に…接続され、ストレート信号で制御される…ストレートトランジスタ２３０」を含み、「第２ステップ：偶数結合信号を有効にして、偶数列を偶数リザーバライン２１６に電気的に結合…する。」、「第３ステップ：ストレート信号を有効にして、一対のストレートトランジスタ２３０をオンにする。これによって、偶数リザーバライン２１６を正極性コンデンサ２２０に結合…する…。」を有していることを比較する。引用発明の「偶数列ライン」が本願発明の「偶数データ線組」に相当し、以下同様に、「正極性コンデンサ２２１」が「第２電荷回収キャパシター」に、「偶数結合トランジスタ」と「ストレートトランジスタ２３０」が「複数のスイッチ」にそれぞれ相当する。してみると、両者は相当関係にある。
　
（７）　本願発明の「前記ソース駆動回路の前記複数のデータ信号のタイミングに基づいて、一組の制御信号を発生させ、前記一組の制御信号によって、前記ソース駆動回路を一定時間前記電荷回収回路から切断して、前記ソース駆動回路と前記電荷回収回路とが切断されている間に、前記電荷回収回路の前記複数のスイッチのオン／オフ状態を適時に制御して、前記奇数データ線組を前記第１電荷回収キャパシター及び前記第２電荷回収キャパシターに交互に接続させ、それに対応して、前記偶数データ線組を前記第２電荷回収キャパシター及び前記第１電荷回収キャパシターに交互に接続させ、前記複数のデータ線から次の前記複数のデータ信号用に残留電荷を回収させ」ることと、引用発明の「節電回路」が「偶数列ラインと偶数リザーバライン２１６の間に接続され、偶数結合信号で制御される偶数結合トランジスタ２１４、
　奇数列ラインと奇数リザーバライン２１７の間に接続され、奇数結合信号で制御される奇数結合トランジスタ２１５、
　偶数リザーバライン２１６、
　奇数リザーバライン２１７、
　正の電圧レベルで電荷を蓄積する正極性コンデンサ２２０、
　負の電圧レベルで電荷を蓄積する負極性コンデンサ２２１、
　正極性コンデンサ２２０と偶数リザーバライン２１６との間、負極性コンデンサ２２１と奇数リザーバライン２１７との間にそれぞれ接続され、ストレート信号で制御される一対のストレートトランジスタ２３０」を含み、
「第２ステップ：偶数結合信号を有効にして、偶数列を偶数リザーバライン２１６に電気的に結合し、奇数結合信号を有効にして、奇数列ラインを奇数リザーバライン２１７に電気的に結合する。」、
「第３ステップ：ストレート信号を有効にして、一対のストレートトランジスタ２３０をオンにする。これによって、偶数リザーバライン２１６を正極性コンデンサ２２０に結合し、奇数リザーバライン２１７を負極性コンデンサ２２１に結合する。偶数列ライン上の電圧は、時間と共に『Ｖ０／２』近くから中間電圧（０ボルト）近くまで受動的に降下する。…」、
「第８ステップ：偶数結合信号を有効にして、偶数列を偶数リザーバライン２１６に電気的に結合し、奇数結合信号を有効にして、奇数列ラインを奇数リザーバライン２１７に電気的に結合する。」、
「第９ステップ：クロス信号を有効にして、２つのクロストランジスタ２４０をオンにする。これによって、偶数リザーバライン２１６を負極性コンデンサ２２１に結合し、奇数リザーバライン２１７を正極性コンデンサ２２０に結合する。…」の各ステップを有し、第１ステップ〜第１２ステップを繰り返して処理することを比較する。
　引用発明は、「ストレートトランジスタ２３０」、「クロストランジスタ２４０」等をオン・オフして、奇数列ラインを負極性コンデンサ２２１、正極性コンデンサ２２０に交互に接続している。また、それに対応して、偶数列ラインを正極性コンデンサ２２０、負極性コンデンサ２２１に交互に接続している。そして上記（１−１）で検討したとおり、電荷を回収機能を有しているところ、回収する電荷は、列ラインに残留している電荷である。さらに、次の（８）で検討するとおり、回収した残留電荷は、ドライバが列ラインを駆動するのに使用される。
　してみると、両者は、「前記電荷回収回路の前記複数のスイッチのオン／オフ状態を適時に制御して、前記奇数データ線組を前記第１電荷回収キャパシター及び前記第２電荷回収キャパシターに交互に接続させ、それに対応して、前記偶数データ線組を前記第２電荷回収キャパシター及び前記第１電荷回収キャパシターに交互に接続させ、前記複数のデータ線から次の前記複数のデータ信号用に残留電荷を回収させ」ている点で一致する。
　
（８）　本願発明の「回収した電荷を用いて、次の前記複数のデータ信号の充放電を行う」と、引用発明の「節電回路」が「偶数列ラインと偶数リザーバライン２１６の間に接続され、偶数結合信号で制御される偶数結合トランジスタ２１４、
　奇数列ラインと奇数リザーバライン２１７の間に接続され、奇数結合信号で制御される奇数結合トランジスタ２１５、
　偶数リザーバライン２１６、
　奇数リザーバライン２１７、
　正の電圧レベルで電荷を蓄積する正極性コンデンサ２２０、
　負の電圧レベルで電荷を蓄積する負極性コンデンサ２２１、
　…
　正極性コンデンサ２２０と奇数リザーバライン２１７との間、負極性コンデンサ２２１と偶数リザーバライン２１６との間に接続され、クロス信号で制御される一対のクロストランジスタ２４０、」を含み、「第５ステップ：クロス信号を有効にして、２つのクロストランジスタ２４０をオンにする。これによって、偶数リザーバライン２１６が負極性コンデンサ２２１に結合され、奇数リザーバライン２１７が正極性コンデンサ２２０に結合される。偶数列ライン上の電圧は、時間と共に中間電位（０Ｖ）近くから『−Ｖ０／２』近辺まで受動的に降下する。」、「第１１ステップ：ストレート信号を有効にして、２つのストレートトランジスタ２３０をオンにする。これによって、偶数リザーバライン２１６が正極性コンデンサ２２０に結合され、奇数リザーバライン２１７が負極性コンデンサ２２１に結合される。ストレート信号は、ある期間にわたって有効にされた後、無効にされる。」を処理することを比較する。
　引用発明の「第５ステップ」において、「２つのクロストランジスタ」をオンにすることは、「正極性コンデンサ２２０」、「負極性コンデンサ２２１」の電荷を回収した列ラインとは異なる列ラインに供給する。このように、「正極性コンデンサ２２０」、「負極性コンデンサ２２１」の電荷が供給されていることは、第５ステップ２５８間、偶数列ライン上の電圧が中間電位（０Ｖ）近くから「−Ｖ０／２」近辺まで受動的に降下していることから明らかである。また、第１１ステップにおいても同様である。
　してみると、両者は相当関係にある。
　
（９）　以上のことから、本願発明と引用発明は、
「電荷回収機能を備え、パネル表示装置に適用されて、表示アレイユニットを駆動するソースドライバーであって、
　複数のデータ線に対応する複数のデータ信号を出力するソース駆動回路と、
　前記ソース駆動回路および前記表示アレイユニット間に接続され、複数のスイッチと第１及び第２電荷回収キャパシターとを含んで、電荷回収経路を構成する電荷回収回路とを備え、
　前記複数のデータ線が、奇数データ線組と偶数データ線組とに区分けされ、前記奇数データ線組は前記複数のスイッチによって前記第１電荷回収キャパシターに接続され、前記偶数データ線組は前記複数のスイッチによって前記第２電荷回収キャパシターに接続され、
　前記電荷回収回路の前記複数のスイッチのオン／オフ状態を適時に制御して、前記奇数データ線組を前記第１電荷回収キャパシター及び前記第２電荷回収キャパシターに交互に接続させ、それに対応して、前記偶数データ線組を前記第２電荷回収キャパシター及び前記第１電荷回収キャパシターに交互に接続させ、前記複数のデータ線から次の前記複数のデータ信号用に残留電荷を回収させ、回収した電荷を用いて、次の前記複数のデータ信号の充放電を行うソースドライバー。」
の点で一致し、以下の点で相違する。
　
相違点１：　「前記ソース駆動回路および前記表示アレイユニット間に接続され、複数のスイッチと第１及び第２電荷回収キャパシターとを含んで、電荷回収経路を構成する…電荷回収回路」が、本願発明では、「前記複数のデータ信号を伝送して前記表示アレイユニットを駆動する」のに対し、引用発明では不明である点
　
相違点２：「前記電荷回収回路の前記複数のスイッチのオン／オフ状態を適時に制御して、前記奇数データ線組を前記第１電荷回収キャパシター及び前記第２電荷回収キャパシターに交互に接続させ、それに対応して、前記偶数データ線組を前記第２電荷回収キャパシター及び前記第１電荷回収キャパシターに交互に接続させ、前記複数のデータ線から次の前記複数のデータ信号用に残留電荷を回収させ、回収した電荷を用いて、次の前記複数のデータ信号の充放電を行う」間が、本願発明では、「前記ソース駆動回路の前記複数のデータ信号のタイミングに基づいて、一組の制御信号を発生させ、前記一組の制御信号によって、前記ソース駆動回路を一定時間前記電荷回収回路から切断して、前記ソース駆動回路と前記電荷回収回路とが切断されている間」であるのに対し、引用発明では、偶数列ドライバ１０４、奇数列ドライバ１０５が、偶数列ライン、奇数列ラインを能動的に駆動していない時間の点で共通するものの、偶数列ラインと偶数列ドライバ１０４を切断し、また、奇数列ラインと奇数列ドライバを切断しているのか否か不明である点。
　
相違点３：複数のスイッチを制御する回路が、本願発明では、「ソースドライバー」が含む「スイッチ制御回路」であるのに対し、引用発明では、各トランジスタを制御する回路が明記されていない点。
　
６　判断
　以下、上記相違点１〜３について検討する。
相違点１、２について：
　引用発明において、「第１ステップ」と「第７ステップ」の期間、「偶数列ライン」は「偶数列ドライバ」により、また、「奇数列ライン」は「奇数列ドライバ」により能動的に駆動されるのに対し、「第２ステップ」〜「第６ステップ」及び「第８ステップ」〜「第１２ステップ」の期間、「偶数列ライン」と「奇数列ライン」は、その電位が受動的に変化している。このことから、「第２ステップ」〜「第６ステップ」及び「第８ステップ」〜「第１２ステップ」の期間、「偶数列ライン」は「偶数列ドライバ」に影響されないようにされ、また、「奇数列ライン」は「奇数列ドライバ」に影響されないようにされている。
　ところで、特定の期間、列ラインがドライバに影響されないようにする目的で、列ラインとドライバとの間にスイッチを接続し、特定の期間は該スイッチをオフにして列ラインとドライバとを切断する技術手段は、例えば特開２００３−２７１１０５号公報（ソースラインＳ１〜Ｓｎ、ＤＡ接続トランスファゲート３２１〜３２ｎ、ＤＡコンバータ３１１〜３１ｎ参照。）に記載されるよう周知の技術手段である。そうすると、引用発明は、「第２ステップ」〜「第６ステップ」及び「第８ステップ」〜「第１２ステップ」の期間、「偶数列ライン」は「偶数列ドライバ」に影響されないように、また、「奇数列ライン」は「奇数列ドライバ」に影響されないようにされているところ、該影響されないようにする手段として上記周知の技術手段を採用し、ドライバを切断するよう為すことは、当業者が容易に想到し得たことと認められる。そしてその際、「第２ステップ」〜「第６ステップ」及び「第８ステップ」〜「第１２ステップ」の期間は、「偶数列ドライバ」が「偶数列ライン」を駆動せず、「奇数列ドライバ」が「奇数列ライン」を駆動しない期間であるから、ドライバを切断するタイミングを、「偶数列ドライバ」、「奇数列ドライバ」が駆動するタイミングに基づいて制御することに困難性はない。
　してみると、引用発明に上記周知の技術手段を適用し、上記相違点１、２に係る本願発明の発明特定事項と為すことは、当業者が容易に想到し得たことと認められる。
　
相違点３について：
　引用発明は、複数のトランジスタを有し、各トランジスタは、「奇数結合信号」、「偶数結合信号」、「ストレート信号」、「クロス信号」、「中和信号」等の制御信号により、それぞれ、オン・オフが制御されている。引用発明では、前記複数のトランジスタのオン・オフを制御する前記複数の制御信号を如何なる回路が発生するのか明確ではないところ、該回路を「節電回路」が含む「スイッチ制御回路」として構成する程度のことは当業者が適宜為し得る程度の事項にすぎず、引用発明において、上記相違点３に係る本願発明の発明特定事項と為すことに困難性はない。
　
　そして、本願発明が奏する作用効果は、引用発明と上記周知の技術手段に基いて当業者が容易に予測しうる程度のものであって、格別の作用効果とは認められない。
　
　したがって、本願発明は、引用発明と上記周知の技術手段に基いて当業者が容易に発明をすることができたものである。
　
７　むすび
　以上のとおり、本願発明は、当審拒絶理由通知で通知した拒絶の理由が依然として解消しておらず、特許法第２９条第２項の規定により特許を受けることができないものである。したがって、本願は、その余の請求項について検討するまでもなく、上記拒絶の理由によって拒絶すべきものである。
　よって、上記結論のとおり審決する。