【手続補正書】
【提出日】平成18年9月29日(2006.9.29)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０１１７
【補正方法】変更
【補正の内容】
【０１１７】
一部の局面においては、本発明は、新規なナノワイヤ材料および独特の多層コア−シェル・ナノワイヤ構造を用いることによって、すべて単一の線形デバイス作製を用いてインタフェースできる多様な高性能の機能性の単一基板への生成を容易にする。特に、内側コアが所望の電子的機能性（例えば、ＣＭＯＳ適合性、ＲＦ信号処理機能、発光機能など）が得られるよう選択される半導体で形成された３層および４層のコア−シェル構造を作製することができる。第１のシェルは、最終デバイスでゲート誘電体としての機能を果たす絶縁誘電体層である。外層は、最終デバイスで各個のナノワイヤの回りの共形ゲート電極として機能する導電層である。高品質酸化膜層または窒化膜層を形成しないＩＩＩ−Ｖ族の超高移動度を得るためのコア材料ナノワイヤの場合は、半導体と誘電体との間で高品質インタフェースとして機能することが知られている中間層（ＣｄＳのような）を付加することができる。図１７は、半導体コア、パッシベーションシェル、絶縁ゲート誘電体シェル、および導電ゲートシェルよりなるマルチ・コア-シェル・ナノワイヤの概略図である。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０１１８
【補正方法】変更
【補正の内容】
【０１１８】
本発明は、次の３つの異なるナノワイヤ材料を合成することにより、少なくとも３つの別個の機能性をＤＩＯＮ薄膜に持たせる：ＰＭＯＳ回路用の高性能ｐドープシリコン（またはＳｉＧｅ）、（２）ＮＭＯＳ回路用の高性能ｎドープシリコン（またはＳｉＧｅ）、および（３）ＲＦ信号処理用の超高移動度ｎドープ型ＩＩＩ−Ｖ族材料（例えば、ＩｎＡｓまたはＩｎＰ）。また、ＰＭＯＳ回路およびＮＭＯＳ回路用のナノワイヤ材料を組み合わせることによって、低電力ＣＭＯＳデバイスも実現することができる。電場発光ナノワイヤ、圧電ナノワイヤ、または光起電ナノワイヤのような他の材料をこれらの膜に集積することもできる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０１３５
【補正方法】変更
【補正の内容】
【０１３５】
ＤＩＯＮ  ＴＦＴを作製するには、気相蒸着金属電極を使用することができる。幸いにも、商用のロール・ツー・ロール金属気相蒸着システムは容易に入手可能である。具体的な金属処理および後処理は、理論モデリング、およびシングルナノワイヤ・デバイスへの電気的コンタクトの作製に関する既存の広大な知識ベースに基づいて経験的に決定することができる。最も困難な電気的コンタクトは、閾値電圧の非常な均質性および非常に低い絶対閾値電圧が得られるように、各ナノワイヤの回りに共形状に被覆されるゲート電極である。幸いにも、ＤＩＯＮ膜の基礎的構成要素である土台の多層ナノワイヤ材料の合成が、ゲート電極の作製になっている。処理時には、パターニングされた金属の薄層のみをゲート電極コンタクトの領域に被着するだけで、外側の導電ゲート電極シェルとのオーム性コンタクトが形成される。ソースおよびドレインコンタクトはこれとは問題が異なる。重ドーピングのｎおよびｐドープナノワイヤを含む混合組成ＤＩＯＮ薄膜の場合は、金属と半導体間の高品質オーム性コンタクトを直接形成することができる。これは、ＤＩＯＮ薄膜特有の可能性、性能で、これらは他の材料では達成することができない。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０１４３
【補正方法】変更
【補正の内容】
【０１４３】
シリコンの場合は、表面不動態化およびゲート誘電体の問題は、高品質ＳｉＯ２被膜を使用することによって同時に対処することができる。高品質誘電体被膜形成のための方法および基盤となる科学的原理は、プレーナ単結晶シリコンについては十分確立されており、最近ではアモルファスシリコンおよびポリシリコンについても確立されている。ナノワイヤの表面の回りに均一な厚さを持つピンホールのないゲート誘電体（いくつかの明確に異なる結晶学的方向をサンプリングする）を形成することもできる。一般に、方法は、シリコン酸化物誘電体の場合直接酸化法またはＣＶＤ成膜に分類することができる。直接酸化は、シリコンナノワイヤの特有の構造的性質に特に適合する。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０１６８
【補正方法】変更
【補正の内容】
【０１６８】
約１０４個のトランジスタを持つ１２段シフトレジスタを成形することができる。このシフトレジスタの目標クロック速度は２５ＭＨｚである。大面積軟質基板上でこのレベルの性能を得るためには、シリコンナノワイヤをコア−シェル構造で使用することができる。好ましくは、それぞれ、４００ｃｍ２／Ｖ・ｓおよび２００ｃｍ２／Ｖ・ｓ、下限でそれぞれ１００ｃｍ２／Ｖ・ｓおよび１００ｃｍ２／Ｖ・ｓの電子移動度および正孔移動度を達成することができる。シングルナノワイヤの移動度に関する入手可能なデータによると、これらのシリコンナノワイヤで達成可能な電子および正孔移動度は、それぞれ、１５００ｃｍ２／Ｖ・ｓおよび４００のｃｍ２／Ｖ・ｓと高いレベルにもなることが明らかにされている。ＣＭＯＳシリコンＤＩＯＮ  ＴＦＴで実際に達成された移動度に基づいて、２５ＭＨｚのクロック速度を達成するのに必要なリソグラフィ法の解像度を決定することができ、特定のリソグラフィプロセス（つまりフォトリソグラフィ法、走査レーザリソグラフィ法およびジェット／スクリーン印刷法）を選択することができる。その典型的なプロセスについて次に説明する。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】０２２７
【補正方法】変更
【補正の内容】
【０２２７】
図３１Ｂは、本発明の一実施例におけるリーダー３００２を図解したものである。図３１Ｂに示すように、リーダー３００２は、アンテナ３１２２、トランシーバ３１２４、ビームステアリング・アレイ３１０８、およびリーダーコントローラ３１３０を有する。これらのリーダー３００２の構成要素は、タグ３００４の対応する要素とほぼ同様の機能を有する。トランシーバ３１２４は、リーダーコントローラ３１３０に情報信号３１３４によって結合される。ビームステアリング・アレイ３１０８は、リーダーコントローラ３１３０にアレイ制御信号３１３６によって結合される。ここで留意しなければならないのは、リーダー３００２は、ハンドヘルド装置でもノンハンドヘルド装置でもよいということである。さらに、一実施形態においては、リーダー３００２は、ワイヤレスリンクまたはワイヤードリンク３１５０によってネットワークまたはコンピュータシステムに結合される。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】０２４３
【補正方法】変更
【補正の内容】
【０２４３】
マイクロ波分析技術を用いて、図３６に示すＰＭＣ構造３４００が如何にＰＭＣの特性、すなわちφ＝０°を持つという特性を示すかを明らかにすることができる。図４０は、φ（ｆ）、すなわち反射係数位相対周波数の関係を表す線４０１０のグラフ４００を示す。曲線４０１０は、±１８０°の範囲で変化するφの値を示している。また、±９０°のφに対するＰＭＣの動作範囲４００２の例も示してある（ただし、本発明は、φが他の範囲を持つことも可能である）。図４０に示すように、範囲４００２は比較的狭い。セル３３０２の共振周波数ｆｒを調整することによって、曲線４０１０を左右に「スライド」することができる。これによって、動作点（すなわち、特定の動作周波数ｆにおけるφの値）を上に、すなわち＋９０°に向けて、あるいは下に、すなわち−９０°に向けて同相で動かすことができ、位相制御がもたらされる。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】０２５１
【補正方法】変更
【補正の内容】
【０２５１】
図４３は、本発明の一実施例における、一例のナノワイヤ型トランジスタ４２０４ａのさらなる詳細を示す拡大図である。ナノワイヤ型トランジスタ４２０４ａは、図１１に示す半導体素子１１００に関して上に説明したのと同様にして、あるいは本願中随所に記載したナノワイヤ型トランジスタと同様にしてナノワイヤ膜により形成される。例えば、図４３に示すように、ナノワイヤ型トランジスタ４２０４ａは、ドレインコンタクト４３０２ａ、ゲートコンタクト４２０６ａ、ソースコンタクト４３０４ａ、およびナノワイヤ薄膜４３２０を具有する。ナノワイヤ薄膜４３２０は、図１０に示すナノワイヤ薄膜１０００に関して上に説明したようにして、また本願中随所に記載したようにして形成またはパターニングすることができる。ナノワイヤ薄膜４３２０のナノワイヤは、整列型でも非整列型でもよく、必要ならばポリマー（高分子材料）を含んでもよく、また本願中に記載する任意の他の変形態様を含むことができる。ナノワイヤ薄膜４３２０はナノワイヤ型トランジスタ４２０４ａ用の「チャンネル」として動作し、ナノワイヤ型トランジスタ４２０４ａについて望まれる特性によって、Ｐドープ型でもＮドープ型でもあるいはＰドープとＮドープを組み合わせたものでもよい。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】０２７２
【補正方法】変更
【補正の内容】
【０２７２】
図４９に示すように、導体線４９０２は第１の導電セグメント４９０４および第２の導電セグメント４９０６を有する。また、導体線４９０２には、第１の導電セグメント４９０４と第２の導電セグメント４９０６との間に直列に第３の導電セグメントを設けることができる。一実施例においては、第１および第２の導電セグメント４９０４および４９０６は、共面状伝送線路様のストリップで、長さ１／４波長の伝送線路をなす。第３の導電セグメント４９０８は、事実上、伝送線路の一端に電気的短絡回路を形成する。このような１／４波長伝送線路は、一端を短絡すると、見かけ上、電気的にインダクタとして他端に現れる。以下に説明するように、形成される伝送線路の長さを変えることによって、この見かけ上のインダクタは値が変化する。したがって、このようにして形成される導体線４９０２を使用して、図４７に示すアンテナ４７０６ａ〜４７０８ｎの中の１つに結合された信号のような信号の位相遅延を変えることができる。