(57)【要約】【課題】  複数電源動作をするデジタル回路を備えた電子回路において、動作の信頼性を高めることができる電子回路を提供する。。【解決手段】  第２のデジタル回路１１７による測定動作が完了すると、第１のデジタル回路１５がコマンドＣＯＭＭの入力可能状態になる前に、第２のデジタル回路１１７が自らリセット動作を行う。すなわち、第２のデジタル回路１１７がリセット動作を行った後に、第１のデジタル回路１５がコマンドを入力する。第２のデジタル回路１１７は、測定動作開始のためのリセットをリセット回路１３の判定結果を基に行い、測定動作終了後に内部リセット部３５により内部でリセット動作を行う。【選択図】図６
2017004100.tif 000002
【特許請求の範囲】
【請求項１】
第１の電源電圧で動作し、前記第１の電源電圧より小さい第２の電源電圧を出力するレギュレータと、
入力したコマンドを基に、前記レギュレータを起動する第１のデジタル回路と、
前記レギュレータからの前記第２の電源電圧が所定の電圧以上であるという条件を満たしたか否かを判定するリセット回路と、
前記第２の電源電圧を基に動作し、前記リセット回路が前記条件を満たしたと判定してから所定時間経過後に測定動作を行い、測定完了後に測定結果を前記第１のデジタル回路に出力し、前記リセット回路が前記条件を満たさないと判定している間は非動作状態となる第２のデジタル回路と、
を有し、
前記第２のデジタル回路は、前記測定結果を前記第１のデジタル回路に出力した後、前記第１のデジタル回路が前記コマンドの入力可能状態になる前に、自らのリセット動作を行う
電子回路。
【請求項２】
前記第１のデジタル回路は、前記測定結果を入力した後に、前記レギュレータを非動作状態にする
請求項１に記載の電子回路。
【請求項３】
前記第１のデジタル回路は、前記第１の電源電圧で動作する
請求項１または請求項２に記載の電子回路。
【請求項４】
前記第２のデジタル回路は、オシレータ及びカウンタ部を備えており、
前記リセット回路は、前記条件を満たしたと判定すると前記オシレータを起動し、
前記第２のデジタル回路は、前記オシレータからのクロック信号を基に前記カウンタがカウントを開始し、前記カウント値が所定のカウント値になった後に前記測定動作を開始する
請求項１〜３のいずれかに記載の電子回路。
【請求項５】
前記第２のデジタル回路は、前記リセット動作において前記カウント値を初期値にする
請求項４に記載の電子回路。
【請求項６】
前記第２のデジタル回路は、前記リセット動作後に、前記リセット回路が前記条件を満たさないと判定すると、前記オシレータを非動作状態にする
請求項５に記載の電子回路。
【請求項７】
前記第２のデジタル回路は、センサ制御回路である
請求項１〜６のいずれかに記載の電子回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の電源で動作する電子回路に関するものである。
【背景技術】
【０００２】
デジタル回路では、電源投入時に動作クロックの発振状態が安定するまで所定の時間を要する。そのため、デジタル回路では、電源の初期投入時に、電源電圧が安定するまで、カウンタ部が所定のカウント値にカウントアップ動作を行い、所定のカウント値になってからデジタル処理を開始する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平５−３０３４４０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
センサ用ＩＣにおいて、小規模化及び省電力を目的とし、２つ以上の電源ドメインに分割された、デジタル回路を備える場合がある。
このようなセンサ用ＩＣでは、一定条件の下、所定の電源を非動作状態にして所定のデジタル回路への電源供給を停止し、当該デジタル回路を非動作状態にする。
しかしながら、上述したように所定の電源を非動作状態にする途中で、デジタル回路がリセットされる前にコマンドを受け付けてしまい、デジタル回路が不定の状態で処理を開始し、誤動作してしまう可能性があるという問題がある。
【０００５】
本発明はかかる事情に鑑みてなされたものであり、その目的は、複数の電源で動作するデジタル回路を備えた電子回路において、動作の信頼性を高めることができる電子回路を提供することにある。
【課題を解決するための手段】
【０００６】
上述した従来技術の問題点を解決し、上述した目的を達成するために、本発明の電子回路は、第１の電源電圧で動作し、前記第１の電源電圧より小さい第２の電源電圧を出力するレギュレータと、入力したコマンドを基に、前記レギュレータを起動する第１のデジタル回路と、前記レギュレータからの前記第２の電源電圧が所定の電圧以上であるという条件を満たしたか否かを判定するリセット回路と、前記第２の電源電圧を基に動作し、前記リセット回路が前記条件を満たしたと判定してから所定時間経過後に測定動作を行い、測定完了後に測定結果を前記第１のデジタル回路に出力し、前記リセット回路が前記条件を満たさないと判定している間は非動作状態となる第２のデジタル回路とを有し、前記第２のデジタル回路は、前記測定結果を前記第１のデジタル回路に出力した後、前記第１のデジタル回路が前記コマンドの入力可能状態になる前に、自らのリセット動作を行う。
【０００７】
この構成によれば、第２のデジタル回路による測定動作が完了すると、第１のデジタル回路がコマンドの入力可能状態になる前に、第２のデジタル回路が自らリセット動作を行う。すなわち、第２のデジタル回路がリセット動作を行った後に、第１のデジタル回路がコマンドを入力する。そのため、第１のデジタル回路が入力したコマンドを実行する際に、第２のデジタル回路はリセットされており、誤動作はしない。
また、この構成によれば、第２のデジタル回路は、測定動作開始のためのリセットをリセット回路の判定結果を基に行い、測定動作終了後に内部でリセット動作を行う。測定動作終了後、短時間で内部リセットを安定して実行できる。
【０００８】
好適には本発明の電子回路の前記第１のデジタル回路は、前記測定結果を入力した後に、前記レギュレータを非動作状態にする。
この構成によれば、第２のデジタル回路が測定動作を完了した後に、前記レギュレータを非動作状態にし、続いて第２のデジタル回路を非動作状態にする。そのため、省電力化を図れることができる。
【０００９】
好適には本発明の電子回路の前記第１のデジタル回路は、前記第１の電源電圧で動作する。
この構成によれば、前記第１のデジタル回路と前記第２のデジタル回路とを異なる電圧で駆動できる。また、前記レギュレータに入力する第１の電源電圧で前記第１のデジタル回路に供給することで構成を簡単にできる。
【００１０】
好適には本発明の電子回路の前記第２のデジタル回路は、オシレータ及びカウンタ部を備えており、前記リセット回路は、前記条件を満たしたと判定すると前記オシレータを起動し、前記第２のデジタル回路は、前記オシレータからのクロック信号を基に前記カウンタ部がカウントを開始し、前記カウント値が所定のカウント値になった後に前記測定動作を開始する。
【００１１】
この構成によれば、前記リセット回路によって前記第２のデジタル回路の前記オシレータを起動することで前記第２のデジタル回路を動作状態にし、前記第２のデジタル回路が前記カウンタ部によりカウントをすることで、自ら測定動作の開始タイミングを知ることができる。
【００１２】
好適には本発明の電子回路の前記第２のデジタル回路は、前記リセット動作において前記カウント値を初期値にする。
この構成によれば、前記第２のデジタル回路は、自らリセット動作をする際に前記カウント値が初期値に設定されるため、その直後に、第１のデジタル回路がコマンドを入力して実行しても、誤動作しない。
【００１３】
好適には本発明の電子回路の前記第２のデジタル回路は、前記リセット動作後に、前記リセット回路が前記条件を満たさないと判定すると、前記オシレータを非動作状態にする。
この構成によれば、前記レギュレータが非動作状態になり、第２の電源電圧が低下すると、前記リセット回路により前記オシレータを非動作状態にして前記第２のデジタル回路を非動作状態にできる。
そのため、測定動作終了後に、レギュレータ及び第２のデジタル回路を非動作状態にでき、省電力化を図れる。
【００１４】
好適には本発明の電子回路の前記第２のデジタル回路は、センサ制御回路である。
【発明の効果】
【００１５】
本発明によれば、複数の電源で動作するデジタル回路を備えた電子回路において、動作の信頼性を高めることができる電子回路を提供することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施形態の比較例としての電子回路の構成図である。
【図２】図１に示す比較例の電子回路及び本発明の実施形態の動作例を説明するためのフローチャートである。
【図３】図１に示す比較例の電子回路の動作例を説明するための図２の続きのフローチャートである。
【図４】図１に示す電子回路の各信号のタイミングチャートである。
【図５】図１に示す比較例の問題点を説明するためのタイミングチャートである。
【図６】本発明の実施形態としての電子回路の構成図である。
【図７】図６に示す本発明の実施形態の動作例を説明するためのフローチャートである。
【図８】測定動作完了直後にコマンドを受信した場合の図６に示す電子回路の各信号のタイミングチャートである。
【図９】測定動作完了直後にコマンドを受信しない場合の図６に示す電子回路の各信号のタイミングチャートである。
【発明を実施するための形態】
【００１７】
以下、本発明の実施形態の電子回路について説明する。
【００１８】
＜比較例＞
本発明の実施形態を説明する前に、その比較例に係る電子回路と、その課題を説明する。
図１は、本発明の実施形態の比較例としての電子回路１の構成図である。
図１に示すように、電子回路１は、例えば、レギュレータ１１、リセット回路１３、第１のデジタル回路１５及び第２のデジタル回路１７を有する。
第１のデジタル回路１５は、第１の電源電圧ＶＤＤ１により駆動される。第２のデジタル回路１７は、レギュレータ１１が生成した第２の電源電圧ＶＤＤ２により駆動される。第２の電源電圧ＶＤＤ２は、第１の電源電圧ＶＤＤ１より電圧幅が小さい。
【００１９】
第２のデジタル回路１７は、当該電圧幅が少ない第２の電源電圧ＶＤＤ２に対応できる素子を用いて構成され、小規模にできる。
第２のデジタル回路１７は、比較的電流リークが大きいので、不要なときはレギュレータ１１の動作を停止し、第２のデジタル回路１７に第２の電源電圧ＶＤＤ２が供給されないようにする。
【００２０】
図２及び図３は、図１に示す電子回路１の動作例を説明するためのフローチャートである。
図４は、図１に示す電子回路１の各信号のタイミングチャートである。
図１に示す比較例としての電子回路１では、第１のデジタル回路１５が外部からコマンドＣＯＭＭを受信し（ステップＳＴ１）、第２のデジタル回路１７の動作が要求されると、図４Ａに示すように第１のデジタル回路１５が信号ｒｅｇ＿ｅｎを動作状態（例えば、ハイレベルＨ）とする（ステップＳＴ２）。これにより、図４Ｂに示すようにレギュレータ１１が起動し、第２の電源電圧ＶＤＤ２が上昇する（ステップＳＴ３）。
【００２１】
リセット回路１３は、レギュレータ１１から出力される第２の電源電圧ＶＤＤ２が所定のリセット解除レベルに達したか否かを監視し（ステップＳＴ４）、図４Ｃに示すように、否定判定の場合には信号ｒｓｔ＿ｂを非動作状態（ローレベルＬ）とし（ステップＳＴ５）、肯定判定の場合は信号ｒｓｔ＿ｂを動作状態（ハイレベルＨ）とする（ステップＳＴ６）。
【００２２】
第２のデジタル回路１７は、信号ｒｓｔ＿ｂが動作状態（ハイレベルＨ）となると、図４Ｄに示すように、オシレータ３１を起動し、クロック信号ｃｌｋにパルスを発生する（ステップＳＴ７）。
第２のデジタル回路１７のカウンタ部３３は、図４Ｅに示すように、クロック信号ｃｌｓのパルスをカウントし（ステップＳＴ８）、図４Ｆに示すように、所定のカウント値に達するまでは内部リセット部３５が信号ｉｎｔ＿ｒｓｔ＿ｂを非動作状態（ローレベルＬ）とし（ステップＳＴ９）、所定のカウント値に達すると内部リセット部３５が信号ｉｎｔ＿ｒｓｔ＿ｂを動作状態（ハイレベルＨ）とする（ステップＳＴ１０）。
すなわち、レギュレータ１１からの第２の電源電圧ＶＤＤ２が安定するまで、カウンタ部３３で書で一定時間カウントを行って待機し、その後、信号ｉｎｔ＿ｒｓｔ＿ｂを動作状態（ハイレベルＨ）にして測定動作を開始する。
【００２３】
第２のデジタル回路１７の測定部３７は、測定動作を開始する（ステップＳＴ１１）。当該測定動作は、第２のデジタル回路１７の制御対象となるセンサの検出結果の読取処理等である。
測定部３７は、測定が完了すると、測定結果データｍｒを第１のデジタル回路１５に出力する（ステップＳＴ１２）。
第１のデジタル回路１５は、測定結果データｍｒを入力すると、図４Ｃに示すように、信号ｒｅｇ＿ｅｎを非動作状態（例えば、ローレベル）とする（ステップＳＴ１３）。これにより、レギュレータ１１が非動作状態となり、図４Ｂに示すように、第２の電源電圧ＶＤＤ２がゆっくりと下がり始める（ステップＳＴ１４）。
また、第１のデジタル回路１５が信号ｒｅｇ＿ｅｎを非動作状態（例えば、ローレベルＬ）とすることで、第１のデジタル回路１５が新たにコマンドＣＯＭＭを受付可能状態になる。
【００２４】
リセット回路１３は、レギュレータ１１から出力される第２の電源電圧ＶＤＤ２を監視し、第２の電源電圧ＶＤＤ２がリセット解除レベル未満となったか否かを判定し（ステップＳＴ１５）、否定判定の場合には動作状態（ハイレベルＨ）を示す信号ｒｓｔ＿ｂを出力し、オシレータ３１を継続して動作状態とし（ステップＳＴ１６）、肯定判定の場合には非動作状態（ローレベルＬ）を示す信号ｒｓｔ＿ｂを出力すると共に、内部リセット部３５が非動作状態（ローレベルＬ）を示す内部リセット信号ｉｎｔ＿ｒｓｔ＿ｂを発生する（ステップＳＴ１７）。
【００２５】
これにより、図４Ｅ及び図４Ｆに示すように、第２のデジタル回路１７内で、内部リセット信号ｉｎｔ＿ｒｓｔ＿ｂが非動作状態（ローレベルＬ）に切り換わることにより、カウンタ部３３のカウント値がリセットされる（ステップＳＴ１８）。
【００２６】
ところで、上述した比較例としての電子回路１は、図５Ａ，図５Ｂ及び図５Ｃに示すように、測定終了直後のリセットが完全にかかっていない状態で、再度コマンドＣＯＭＭを受信すると、図５Ｅに示すように、第２のデジタル回路１７の内部が正常に初期化されない状態、すなわち第２のデジタル回路１７がリセット（カウンタ部３３が初期化）される前に、信号ｒｓｔ＿ｂが動作状態（ハイレベルＨ）となり、測定動作が開始されてしまう。
そのため、第２のデジタル回路１７における測定に誤動作が生じるという問題がある。
【００２７】
このような問題を解決するために、第１のデジタル回路１５にオシレータを持たせ、信号ｒｓｔ＿ｂが落ち切るまでカウンタ部３３のカウントを待機してから、コマンド受信可能状態にする方法が考えられるが、第１のデジタル回路１５に新たにオシレータを持たせる必要があり、大規模化且つ高価格化するという問題がある。
【００２８】
＜本発明の実施形態＞
本発明の実施形態は、上述した比較例に係る電子回路１の課題を解決するものである。
図６は、本発明の実施形態としての電子回路１０１の構成図である。
図６に示すように、電子回路１０１は、例えば、レギュレータ１１、リセット回路１３、第１のデジタル回路１５及び第２のデジタル回路１１７を有する。
電子回路１０１は、第２のデジタル回路１１７が比較例の第２のデジタル回路１７と異なる。図６において、図１と同じ符号を付した構成要素は、基本的には第１実施形態で説明した同一符号の構成要素と同様の機能を有する。
【００２９】
以下、電子回路１０１の各構成要素について詳細に説明する。
レギュレータ１１は、信号ｒｅｇ＿ｅｎが動作状態（例えば、ハイレベルＨ）のときに動作状態となり、信号ｒｅｇ＿ｅｎを非起動状態（例えば、ローレベルＬ）のときに非動作状態となる。
レギュレータ１１は、外部から第１の電源電圧ＶＤＤ１の供給を受け、動作状態において、第１の電源電圧ＶＤＤ１より小さい第２の電源電圧ＶＤＤ２を生成し、これをリセット回路１３及び第２のデジタル回路１１７に供給する。第２の電源電圧ＶＤＤ２は、第１の電源電圧ＶＤＤ１より電圧幅が小さい。
また、レギュレータ１１は、非動作状態において、第２の電源電圧ＶＤＤ２を発生しない。
【００３０】
リセット回路１３は、レギュレータ１１からの第２の電源電圧ＶＤＤ２がリセット解除レベル（所定の電圧）以上であるという条件を満たしたか否かを判定する。リセット解除レベルは、第２のデジタル回路１１７が正常に動作するために規定されている電源電圧である。
リセット回路１３は、第２の電源電圧ＶＤＤ２が所定のリセット解除レベル以上であるという条件判定が否定判定の場合には信号ｒｓｔ＿ｂを非動作状態（ローレベルＬ）とし、肯定判定の場合は信号ｒｓｔ＿ｂを動作状態（ハイレベルＨ）とする。
【００３１】
第１のデジタル回路１５は、第１の電源電圧ＶＤＤ１により駆動される。
第１のデジタル回路１５は、信号ｒｅｇ＿ｅｎによりレギュレータ１１の動作状態を制御する。すなわち、第１のデジタル回路１５は、コマンドＣＯＭＭを入力すると、信号ｒｅｇ＿ｅｎを動作状態に切り換える。また、第１のデジタル回路１５は、第２のデジタル回路１１７から測定結果データｍｒを入力すると、信号ｒｅｇ＿ｅｎを非動作状態に切り換える。
【００３２】
第２のデジタル回路１１７は、レギュレータ１１が生成した第２の電源電圧ＶＤＤ２により駆動される。
第２のデジタル回路１１７は、第１の電源電圧ＶＤＤ１に比べて電圧幅が少ない第２の電源電圧ＶＤＤ２に対応できる素子を用いて構成され、小規模にできる。
第２のデジタル回路１１７は、比較的電流リークが大きいので、不要なときはレギュレータ１１の動作を停止し、第２のデジタル回路１１７に第２の電源電圧ＶＤＤ２が供給されないようにする。
【００３３】
第２のデジタル回路１１７は、リセット回路１３からの信号ｒｓｔ＿ｂが非動作状態（ローレベルＬ）から動作状態（ハイレベルＨ）に切り換わると、オシレータ３１を起動し、クロック信号ｃｌｋにパルスを発生する。そして、第２のデジタル回路１１７のカウンタ部３３は、クロック信号ｃｌｓのパルスをカウントする。内部リセット部３５は、カウンタ部３３のカウント値が所定のカウント値に達するまでは信号ｉｎｔ＿ｒｓｔ＿ｂを非動作状態（ローレベルＬ）とし、所定のカウント値に達すると信号ｉｎｔ＿ｒｓｔ＿ｂを動作状態（ハイレベルＨ）とする。
【００３４】
すなわち、レギュレータ１１からの第２の電源電圧ＶＤＤ２が安定するまで、カウンタ部３３で一定時間カウントを行って待機し、その後、信号ｉｎｔ＿ｒｓｔ＿ｂを動作状態（ハイレベルＨ）にして測定動作を開始する。
【００３５】
第２のデジタル回路１１７の測定部３７は、測定動作を開始する。当該測定動作は、第２のデジタル回路１７の制御対象となるセンサの検出結果の読取処理等である。
測定部３７は、測定が完了すると、測定結果データｍｒを第１のデジタル回路１５に出力する。
【００３６】
第２のデジタル回路１１７は、測定結果データｍｒを第１のデジタル回路１５に出力した後、即座に、自らのリセット動作（内部リセット動作）を行い、信号ｉｎｔ＿ｒｓｔ＿ｂを非動作状態（ローレベルＬ）とし、カウンタ部３３のカウント値を初期値にリセットする。
【００３７】
第２のデジタル回路１１７は、リセット回路１３からの信号ｒｓｔ＿ｂが動作状態（ハイレベルＨ）から非動作状態（ローレベルＬ）に切り換わると、オシレータ３１を非動作状態とする。
【００３８】
図２及び図７は、図６に示す本発明の実施形態に係る電子回路１０１の動作例を説明するためのフローチャートである。
図８は、測定動作完了直後にコマンドＣＯＭＭを受信した場合の図６に示す電子回路１０１の各信号のタイミングチャートである。
図９は、測定動作完了直後にコマンドＣＯＭＭを受信しない場合の図６に示す電子回路１０１の各信号のタイミングチャートである。
【００３９】
電子回路１０１の  図２に示すステップＳＴ１〜ＳＴ１０、並びに図７に示すステップＳＴ１１，ＳＴ１２の動作は、比較例の電子回路１の同じ符号のステップの動作と基本的には同じである。
以下、各ステップの動作を説明する。
【００４０】
ステップＳＴ１：
電子回路１０１の第１のデジタル回路１５が外部からコマンドＣＯＭＭを入力し、コマンドＣＯＭＭによって第２のデジタル回路１１７の機能（例えば、測定機能）の実行が要求されると、ステップＳＴ２に進む。
【００４１】
ステップＳＴ２：
図８Ａに示すように第１のデジタル回路１５は、信号ｒｅｇ＿ｅｎを動作状態（例えば、ハイレベルＨ）とする。
【００４２】
ステップＳＴ３：
信号ｒｅｇ＿ｅｎを動作状態（例えば、ハイレベルＨ）となったことにより、レギュレータ１１が起動し、図８Ｂに示すように、第２の電源電圧ＶＤＤ２が上昇する。
【００４３】
ステップＳＴ４：
リセット回路１３は、レギュレータ１１から出力される第２の電源電圧ＶＤＤ２が所定のリセット解除レベルに達したか否かを監視し、否定判定の場合にはステップＳＴ５に進み、肯定判定の場合にはステップＳＴ６に進む。
【００４４】
ステップＳＴ５：
図８Ｃに示すように、リセット回路１３は、信号ｒｓｔ＿ｂを非動作状態（ローレベルＬ）とする。
ステップＳＴ６：
図８Ｃに示すように、リセット回路１３は、信号ｒｓｔ＿ｂを動作状態（ハイレベルＨ）とする。
【００４５】
ステップＳＴ７：
第２のデジタル回路１１７は、信号ｒｓｔ＿ｂが動作状態（ハイレベルＨ）となると、図８Ｄに示すように、オシレータ３１を起動し、クロック信号ｃｌｋにパルスを発生する。
【００４６】
ステップＳＴ８：
第２のデジタル回路１１７のカウンタ部３３は、図８Ｅに示すように、クロック信号ｃｌｓのパルスをカウントし、カウント値が所定のカウント値未満の場合はステップＳＴ９に進み、所定のカウント値に達するとステップＳＴ１０に進む。
【００４７】
ステップＳＴ９：
図８Ｆに示すように、第２のデジタル回路１１７の内部リセット部３５は、信号ｉｎｔ＿ｒｓｔ＿ｂを非動作状態（ローレベルＬ）とする。
ステップＳＴ１０：
図８Ｆに示すように、内部リセット部３５は、信号ｉｎｔ＿ｒｓｔ＿ｂを動作状態（ハイレベルＨ）とする。
【００４８】
ステップＳＴ１１：
第２のデジタル回路１７の測定部３７は、測定動作を開始する。
すなわち、レギュレータ１１からの第２の電源電圧ＶＤＤ２が安定するまで、カウンタ部３３で書で一定時間カウントを行って待機し、その後、信号ｉｎｔ＿ｒｓｔ＿ｂを動作状態（ハイレベルＨ）にして測定動作を開始する。
【００４９】
ステップＳＴ１２：
測定部３７は、測定が完了すると、測定結果データｍｒを第１のデジタル回路１５に出力する。
【００５０】
ステップＳＴＸ１：
第２のデジタル回路１１７は、自らをリセットする。
具体的には、図８Ｆに示すように、内部リセット部１３５が、信号ｉｎｔ＿ｒｓｔ＿ｂを動作状態（ハイレベルＨ）から非動作状態（ローレベルＬ）に切り換える。
【００５１】
ステップＳＴＸ２：
カウンタ部３３は、図８Ｅ，図８Ｆに示すように、ステップＳＴＸ１で信号ｉｎｔ＿ｒｓｔ＿ｂが非動作状態（ローレベルＬ）に切り換わったことに伴い、カウント値をリセットする。
【００５２】
ステップＳＴ１３：
第１のデジタル回路１５は、図８Ａに示すように、信号ｒｅｇ＿ｅｎを非動作状態（例えば、ローレベルＬ）とする。
第１のデジタル回路１５は、信号ｒｅｇ＿ｅｎを非動作状態（例えば、ローレベル）とすることで、新たにコマンドＣＯＭＭを受付可能状態になる。
電子回路１０１では、第１のデジタル回路１５が新たなコマンドＣＯＭＭを受付可能状態になる前に、ステップＳＴＸ１，ＳＴＸ２で第２のデジタル回路１１７のリセットが完了している。そのため、図８に示すように、ステップＳＴ１３以降のいずれのタイミングで新たなコマンドＣＯＭＭを入力しても誤動作しない。
【００５３】
ステップＳＴ１４：
信号ｒｅｇ＿ｅｎを非動作状態（例えば、ローレベル）となったことにより、レギュレータ１１が非動作状態となり、図８Ｂ，図９Ｂに示すように、第２の電源電圧ＶＤＤ２がゆっくりと下がり始める。
【００５４】
ステップＳＴ１５：
リセット回路１３は、レギュレータ１１から出力される第２の電源電圧ＶＤＤ２を監視し、第２の電源電圧ＶＤＤ２がリセット解除レベル未満となったか否かを判定し、否定判定の場合にはステップＳＴ１６に進み、肯定判定の場合はステップＳＴＸ３に進む。
【００５５】
ステップＳＴ１６：
リセット回路１３は、動作状態（ハイレベルＨ）を示す信号ｒｓｔ＿ｂを出力する。
【００５６】
ステップＳＴＸ３：
リセット回路１３は、図９Ｃに示すように、非動作状態（ローレベルＬ）を示す信号ｒｓｔ＿ｂを出力する。  
【００５７】
以上説明したように、電子回路１０１によれば、第２のデジタル回路１１７による測定動作が完了すると、第１のデジタル回路１５がコマンドＣＯＭＭの入力可能状態になる前に、第２のデジタル回路１１７が自らリセット動作を行う。すなわち、第２のデジタル回路１１７がリセット動作を行った後に、第１のデジタル回路１５がコマンドを入力する。そのため、図８に示すように、第２のデジタル回路１１７において測定動作が完了し直後に、第１のデジタル回路１５が入力したコマンドＣＯＭＭを実行する際に、第２のデジタル回路１１７は既にリセットされており、誤動作はしない。
【００５８】
また、電子回路１０１によれば、第２のデジタル回路１１７は、測定動作開始のためのリセットをリセット回路１３の判定結果を基に行い、測定動作終了後に内部リセット部３５により内部でリセット動作を行う。そのため、測定動作終了後、短時間で内部リセットを安定して実行できる。
【００５９】
また、電子回路１０１によれば、第１のデジタル回路１５は、第２のデジタル回路１１７から測定結果データｍｒを入力した後に、レギュレータ１１を非動作状態にする。また、電子回路１０１では、第２のデジタル回路１１７が測定動作を完了した後に、レギュレータ１１を非動作状態にし、続いて第２のデジタル回路１７を非動作状態にする。そのため、省電力化を図れることができる。
【００６０】
また、電子回路１０１では、第１のデジタル回路１５が駆動される第１の電源電圧ＶＤＤ１より低い第２の電源電圧ＶＤＤ２によって第２のデジタル回路１１７が駆動される。そのため、第２のデジタル回路１１７として、第１のデジタル回路１５よりも定格電圧が小さい素子を使って構成でき、第２のデジタル回路１７を小規模且つ安価に構成できる。
【００６１】
また、電子回路１０１では、第２のデジタル回路１１７がカウンタ部３３を備えたことで、起動後に測定部３７による測定動作を行う適切なタイミングを自ら特定できる。
【００６２】
また、電子回路１０１では、第２のデジタル回路１１７は、自らリセット動作をする際にカウンタ部３３のカウント値を初期値に設定する。そのため、その直後に、第１のデジタル回路１５がコマンドを入力して実行しても、誤動作しない。
【００６３】
また、電子回路１０１では、第１の電源電圧を常に供給することで、第１のデジタル回路１５は常に動作状態となり、外部からのコマンドＣＯＭＭを適切に処理できる。
【００６４】
本発明は上述した実施形態には限定されない。
すなわち、当業者は、本発明の技術的範囲またはその均等の範囲内において、上述した実施形態の構成要素に関し、様々な変更、コンビネーション、サブコンビネーション、並びに代替を行ってもよい。
例えば、上述した実施形態では、第１のデジタル回路１５を第１の電源電圧ＶＤＤ１で駆動する場合を例示したが、第３の駆動電圧で駆動するようにしてもよい。
【産業上の利用可能性】
【００６５】
本発明は、複数の電源で動作する電子回路に適用可能である。
【符号の説明】
【００６６】
１，  １０１…電子回路
１１…レギュレータ
１３…リセット回路
１５…第１のデジタル回路
１７，１１７…第２のデジタル回路
ＶＤＤ１…第１の電源電圧
ＶＤＤ２…第２の電源電圧
【図１】
2017004100.tif 000003
【図２】
2017004100.tif 000004
【図３】
2017004100.tif 000005
【図４】
2017004100.tif 000006
【図５】
2017004100.tif 000007
【図６】
2017004100.tif 000008
【図７】
2017004100.tif 000009
【図８】
2017004100.tif 000010
【図９】
2017004100.tif 000011