【手続補正書】
【提出日】平成18年5月2日(2006.5.2)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板上にエピタキシャル絶縁体層を形成するステップと、
該エピタキシャル絶縁体層上に、エピタキシャル半導体層を形成するステップと
を含み、
前記エピタキシャル絶縁体層の格子定数が、前記エピタキシャル半導体層の格子定数のプラスマイナス約１０％以内であることを特徴とする半導体オンインシュレータ構造の製造方法。
【請求項２】
前記エピタキシャル絶縁体層を形成するステップが、
非晶質絶縁体層を形成するステップと、
固相エピタキシーによって、前記非晶質絶縁体層を単結晶材料に変換するステップと
を含むことを特徴とする請求項１に記載の半導体オンインシュレータ構造の製造方法。
【請求項３】
前記非晶質絶縁体層を形成するステップが、
原子層成長法による処理を含むことを特徴とする請求項２に記載の半導体オンインシュレータ構造の製造方法。
【請求項４】
前記非晶質絶縁体層が、３元系酸化物で構成されていることを特徴とする請求項３に記載の半導体オンインシュレータ構造の製造方法。
【請求項５】
前記原子層成長法による処理が、複数のサイクルにおける原料化学物質のパルシングを含むことを特徴とする請求項３に記載の半導体オンインシュレータ構造の製造方法。
【請求項６】
別のサイクルにおけるパルシングの頻度を変更することにより、前記非晶質絶縁体層の組成を調整することを特徴とする請求項５に記載の半導体オンインシュレータ構造の製造方法。
【請求項７】
前記固相エピタキシーの間に、さらに前記基板を酸化させる処理を行うことを特徴とする請求項２に記載の半導体オンインシュレータ構造の製造方法。
【請求項８】
前記エピタキシャル絶縁体層が、２を超える成分を含むことを特徴とする請求項１に記載の半導体オンインシュレータ構造の製造方法。
【請求項９】
前記エピタキシャル絶縁体層が、ランタンアルミニウム酸化物を含むことを特徴とする請求項８に記載の半導体オンインシュレータ構造の製造方法。
【請求項１０】
前記エピタキシャル絶縁体層の格子定数が、前記エピタキシャル半導体層の格子定数に対してプラスマイナス約１〜３％の範囲外であることを特徴とする請求項１に記載の半導体オンインシュレータ構造の製造方法。
【請求項１１】
前記エピタキシャル絶縁体層の格子定数が、前記エピタキシャル半導体層の格子定数に整合していることを特徴とする請求項１に記載の半導体オンインシュレータ構造の製造方法。
【請求項１２】
さらに、前記エピタキシャル絶縁体層を介して、前記基板を酸化するステップを含むことを特徴とする請求項１に記載の半導体オンインシュレータ構造の製造方法。
【請求項１３】
さらに、前記エピタキシャル絶縁体層を形成するステップの前に、前記基板上にバッファ層を形成するステップを含むことを特徴とする請求項１に記載の半導体オンインシュレータ構造の製造方法。
【請求項１４】
前記バッファ層が、シリコンゲルマニウムを含むことを特徴とする請求項１３に記載の半導体オンインシュレータ構造の製造方法。
【請求項１５】
前記バッファ層が、グレーデッド層であることを特徴とする請求項１３に記載の半導体オンインシュレータ構造の製造方法。
【請求項１６】
前記グレーデッド層が、シリコンゲルマニウムで構成され、前記基板から前記エピタキシャル絶縁体層の方向にゲルマニウムの含有量が増加していることを特徴とする請求項１３に記載の半導体オンインシュレータ構造の製造方法。
【請求項１７】
さらに、前記エピタキシャル半導体層を形成するステップの前に、前記エピタキシャル絶縁体層上に、バッファ層を形成するステップを含むことを特徴とする請求項１に記載の半導体オンインシュレータ構造の製造方法。
【請求項１８】
前記バッファ層が、シリコンゲルマニウムで構成されることを特徴とする請求項１７に記載の半導体オンインシュレータ構造の製造方法。
【請求項１９】
半導体基板上に、非晶質絶縁体層を形成するステップと、
該非晶質絶縁体層を、高結晶性材料に変換するステップと、
前記非晶質絶縁体層が変換された層上に、ヘテロエピタキシャルに半導体構造を成膜するステップとを含むことを特徴とする集積回路の製造方法。
【請求項２０】
前記非晶質絶縁体層が、原子層成長法によって形成されることを特徴とする請求項１９に記載の集積回路の製造方法。
【請求項２１】
前記原子層成長法が、所定の組成を有する前記絶縁体層が得られるように調整されることを特徴とする請求項１９に記載の集積回路の製造方法。
【請求項２２】
前記非晶質絶縁体層を形成するステップが、３元素以上を含む化合物を形成する処理を含むことを特徴とする請求項１９に記載の集積回路の製造方法。
【請求項２３】
前記非晶質絶縁体層を形成するステップが、３元系酸化物を成膜する処理を含むことを特徴とする請求項１９に記載の集積回路の製造方法。
【請求項２４】
前記非晶質絶縁体層を形成するステップが、実質的に自然酸化物のない状態に、前記半導体基板を維持することを含むことを特徴とする請求項１９に記載の集積回路の製造方法。
【請求項２５】
前記半導体構造が、歪みを含むシリコンで構成されていることを特徴とする請求項１９に記載の集積回路の製造方法。
【請求項２６】
基板と、
該基板上にエピタキシャルに形成された結晶性絶縁体層と、
該結晶性絶縁体層上にヘテロエピタキシャルに形成された結晶性半導体層とを備え、
前記結晶性絶縁体層の格子定数が、前記半導体層の格子定数のプラスマイナス約１０％以内であることを特徴とする半導体オンインシュレータ構造。
【請求項２７】
前記結晶性絶縁体層が、３元系絶縁体で構成されていることを特徴とする請求項２６に記載の半導体オンインシュレータ構造。
【請求項２８】
前記結晶性絶縁体層が、ランタンアルミニウム酸化物で構成されていることを特徴とする請求項２７に記載の半導体オンインシュレータ構造。
【請求項２９】
前記結晶性絶縁体層の格子定数が、前記半導体層の格子定数のプラスマイナス約５％以内であることを特徴とする請求項２６に記載の半導体オンインシュレータ構造。
【請求項３０】
前記結晶性絶縁体層の格子定数が、前記半導体層の格子定数に整合していることを特徴とする請求項２６に記載の半導体オンインシュレータ構造。
【請求項３１】
前記半導体層が、歪みを含むシリコンで構成されていることを特徴とする請求項２６に記載の半導体オンインシュレータ構造。
【請求項３２】
さらに、前記半導体層と前記絶縁体層との間に、非晶質酸化物層を備えていることを特徴とする請求項２６に記載の半導体オンインシュレータ構造。
【請求項３３】
さらに、前記基板と前記絶縁体層との間に、バッファ層を備えていることを特徴とする請求項２６に記載の半導体オンインシュレータ構造。
【請求項３４】
前記バッファ層が、シリコンゲルマニウムで構成されていることを特徴とする請求項３３に記載の半導体オンインシュレータ構造。
【請求項３５】
前記バッファ層が、グレーデッド層であることを特徴とする請求項３３に記載の半導体オンインシュレータ構造。
【請求項３６】
前記グレーデッド層が、シリコンゲルマニウムで構成され、
ゲルマニウムの含有量が、前記基板から前記絶縁体層に向けて増加していることを特徴とする請求項３５に記載の半導体オンインシュレータ構造。
【請求項３７】
さらに、前記絶縁体層と前記半導体層との間に、バッファ層を備えていることを特徴とする請求項２６に記載の半導体オンインシュレータ構造。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
本発明の１つは、半導体オンインシュレータ構造の製造方法であって、基板上にエピタキシャル絶縁体層を形成するステップと、該エピタキシャル絶縁体層上にエピタキシャル半導体を形成するステップとを含み、前記エピタキシャル絶縁体層の格子定数が、前記エピタキシャル半導体層の格子定数のプラスマイナス約１０％以内である。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
また、別の本発明に係る半導体オンインシュレータ構造は、基板と、該基板上にエピタキシャルに形成された結晶性絶縁体層と、該結晶性絶縁体層上にヘテロエピタキシャルに形成された結晶性半導体層とを備え、前記結晶性絶縁体層の格子定数が、前記半導体層の格子定数のプラスマイナス約１０％以内である。また、１つの実施の形態では、前記構造は、前記エピタキシャル絶縁体層の下に、ＳｉＯ２層を備えている。