【事件の表示】
　特願２００５−１０３９２１「半導体装置製造方法」拒絶査定不服審判事件〔平成１８年１０月１９日出願公開，特開２００６−２８６８７８〕について，次のとおり審決する。
【結　論】
　本件審判の請求は，成り立たない。
【理　由】
第１　手続の経緯
　本願は，平成１７年３月３１日の出願であって，平成２１年１０月１５日付けで拒絶の理由が通知され，同年１２月１５日に意見書と手続補正書が提出され，平成２２年６月１１日付けで最後の拒絶の理由が通知され，同年８月１１日に意見書が提出され，平成２３年１月５日付けで拒絶査定がなされ，同年４月１日に前記拒絶査定に対する不服審判が請求されるとともに手続補正書が提出され，平成２４年１月３０日付けで審尋がおこなわれ，同年３月２７日に前記審尋に対する回答書が提出されたものである。
　
第２　平成２３年４月１日に提出された手続補正書でした補正の却下の決定
　
［補正の却下の決定の結論］
　平成２３年４月１日に提出された手続補正書でした補正を却下する。
　
［理　由］
１　本件補正の内容
　平成２３年４月１日に提出された手続補正書でした補正（以下「本件補正」という。）は，特許請求の範囲についてする補正を含むものであり，その特許請求の範囲についてする補正は，補正前に，
「　【請求項１】
　基板上に絶縁膜を設ける第１絶縁膜成膜工程と，
　前記第１絶縁膜成膜工程で成膜された絶縁膜上にキャップ膜を設けるキャップ膜成膜工程と，
　前記キャップ膜成膜工程の後，前記絶縁膜に配線用溝を形成する配線用溝形成工程と，
　前記配線用溝形成工程の後，前記配線用溝にメタルバリア膜を設けるメタルバリア膜形成工程と，
　前記メタルバリア膜形成工程の後，配線用溝に配線材料を充填する配線膜形成工程と，
　前記配線膜形成工程の後，前記キャップ膜を除去するキャップ膜除去工程と，
　前記キャップ膜除去工程の後，該キャップ膜が除去された側の表面にポリベンゾオキサゾール系塗料を塗布してポリベンゾオキサゾール系バリア膜を設けるポリベンゾオキサゾール系バリア膜成膜工程と，
　前記ポリベンゾオキサゾール系バリア膜成膜工程の後，該ポリベンゾオキサゾール系バリア膜の表面に絶縁膜を設ける第２絶縁膜成膜工程
とを具備することを特徴とする半導体装置の製造方法。
　　【請求項２】
　配線材料がＣｕであることを特徴とする請求項１の半導体装置の製造方法。
　　【請求項３】
　キャップ膜除去工程は，ウェットエッチング，ドライエツチング，アッシング，又は溶媒による除去の技術によって行われることを特徴とする請求項１又は請求項２の半導体装置の製造方法。
　　【請求項４】
　ポリベンゾオキサゾール系バリア膜は，比誘電率が３．５以下のＣｕ拡散防止機能を有するものであることを特徴とする請求項１〜請求項３いずれかの半導体装置の製造方法。
　　【請求項５】
　ポリベンゾオキサゾール系バリア膜は，比誘電率が３．５以下のＮ含有樹脂からなることを特徴とする請求項１〜請求項４いずれかの半導体装置の製造方法。
　　【請求項６】
　ポリベンゾオキサゾール系バリア膜は，比誘電率が３．５以下で，Ｎ含有量が５〜２５原子％の樹脂からなることを特徴とする請求項１〜請求項５いずれかの半導体装置の製造方法。」
とあったものを，補正後に，　
「　【請求項１】
　基板上にポーラス状絶縁膜を設ける第１絶縁膜成膜工程と，
　前記第１絶縁膜成膜工程で成膜されたポーラス状絶縁膜上にキャップ膜を設けるキャップ膜成膜工程と，
　前記キャップ膜成膜工程の後，前記ポーラス状絶縁膜に配線用溝を形成する配線用溝形成工程と，
　前記配線用溝形成工程の後，前記配線用溝にメタルバリア膜を設けるメタルバリア膜形成工程と，
　前記メタルバリア膜形成工程の後，配線用溝にＣｕ配線材料を充填する配線膜形成工程と，
　前記配線膜形成工程の後，前記キャップ膜を除去するキャップ膜除去工程と，
　前記キャップ膜除去工程の後，該キャップ膜が除去されたポーラス状絶縁膜側の表面にＮ含有量が５〜２５原子％で比誘電率が３．５以下の樹脂からなるＣｕ拡散防止機能を有するポリベンゾオキサゾール系塗料を塗布してポリベンゾオキサゾール系バリア膜を設けるポリベンゾオキサゾール系バリア膜成膜工程と，
　前記ポリベンゾオキサゾール系バリア膜成膜工程の後，該ポリベンゾオキサゾール系バリア膜の表面に絶縁膜を設ける第２絶縁膜成膜工程
とを具備することを特徴とする半導体装置の製造方法。
　　【請求項２】
　キャップ膜除去工程は，ウェットエッチング，ドライエッチング，アッシング，又は溶媒による除去の技術によって行われることを特徴とする請求項１の半導体装置の製造方法。」
とするものである。
　
２　補正目的の適否及び新規事項の追加の有無について
　本件補正は，補正前の請求項１の「絶縁膜」，「配線材料」を，補正後にそれぞれ「ポーラス状絶縁膜」，「Ｃｕ配線材料」と補正し，補正前の請求項１の「該キャップ膜が除去された側の表面にポリベンゾオキサゾール系塗料を塗布」を，補正後に「該キャップ膜が除去されたポーラス状絶縁膜側の表面にＮ含有量が５〜２５原子％で比誘電率が３．５以下の樹脂からなるＣｕ拡散防止機能を有するポリベンゾオキサゾール系塗料を塗布」と補正し，補正前の請求項２，請求項４−６を削除し，補正前の請求項３の項番号を請求項２と補正するものである。
　そして，前記補正の内，「絶縁膜」，「配線材料」を，それぞれ「ポーラス状絶縁膜」，「Ｃｕ配線材料」とする補正及び「該キャップ膜が除去された側の表面にポリベンゾオキサゾール系塗料を塗布」を，「該キャップ膜が除去されたポーラス状絶縁膜側の表面にＮ含有量が５〜２５原子％で比誘電率が３．５以下の樹脂からなるＣｕ拡散防止機能を有するポリベンゾオキサゾール系塗料を塗布」とする補正は，いずれも，絶縁膜，配線材料及びポリベンゾオキサゾール系塗料を具体的に限定するものであるから，特許請求の範囲の減縮を目的とした補正であり，補正前の請求項２，請求項４−６を削除し，補正前の請求項３の項番号を請求項２と補正する補正は，それぞれ，請求項の削除及び明りょうでない記載の釈明を目的とした補正であるといえる。
　そうすると，本件補正は，平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項第１号，第２号及び第４号に掲げる，請求項の削除，特許請求の範囲の減縮及び明りょうでない記載の釈明を目的とした補正といえる。
　また，前記補正は，本願の願書に最初に添付した明細書，特許請求の範囲又は図面（以下「当初明細書等」という。）のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものと認められるから，本件補正は，当初明細書等に記載した事項の範囲内においてしたものであり，平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第３項に規定する要件を満たすといえる。
　以上のとおりであるから，本件補正は，特許法第１７条の２第３項及び第４項に規定する要件を満たす。
　そして，本件補正は，特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とする補正を含むものであるから，本件補正による補正後の特許請求の範囲に記載されている事項により特定される発明が特許出願の際独立して特許を受けることができるものであるか否か，すなわち，本件補正がいわゆる独立特許要件を満たすものであるか否かにつき，以下において更に検討する。
　
３　独立特許要件について
（１）補正後の発明
　本願の本件補正による補正後の請求項１及び２に係る発明は，本件補正により補正された明細書，特許請求の範囲及び図面の記載からみて，その特許請求の範囲の請求項１及び２に記載されている事項により特定されるとおりのものであり，そのうちの請求項１に係る発明（以下「本願補正発明１」という。）は，請求項１に記載されている事項により特定される上記「第２　１　本件補正の内容」の箇所に記載したとおりのものであって，再掲すると次のとおりである。
　
「基板上にポーラス状絶縁膜を設ける第１絶縁膜成膜工程と，
　前記第１絶縁膜成膜工程で成膜されたポーラス状絶縁膜上にキャップ膜を設けるキャップ膜成膜工程と，
　前記キャップ膜成膜工程の後，前記ポーラス状絶縁膜に配線用溝を形成する配線用溝形成工程と，
　前記配線用溝形成工程の後，前記配線用溝にメタルバリア膜を設けるメタルバリア膜形成工程と，
　前記メタルバリア膜形成工程の後，配線用溝にＣｕ配線材料を充填する配線膜形成工程と，
　前記配線膜形成工程の後，前記キャップ膜を除去するキャップ膜除去工程と，
　前記キャップ膜除去工程の後，該キャップ膜が除去されたポーラス状絶縁膜側の表面にＮ含有量が５〜２５原子％で比誘電率が３．５以下の樹脂からなるＣｕ拡散防止機能を有するポリベンゾオキサゾール系塗料を塗布してポリベンゾオキサゾール系バリア膜を設けるポリベンゾオキサゾール系バリア膜成膜工程と，
　前記ポリベンゾオキサゾール系バリア膜成膜工程の後，該ポリベンゾオキサゾール系バリア膜の表面に絶縁膜を設ける第２絶縁膜成膜工程
とを具備することを特徴とする半導体装置の製造方法。」
　
（２）引用例とその記載事項，及び，引用発明
　原査定の拒絶の理由に引用され，本願の出願前に頒布された刊行物である下記の引用例１−３には，次の事項が記載されている。（なお，下線は，当合議体において付したものである。以下同じ。）
　
ア　引用例１：特開２０００−７７５１９号公報
（１ａ）「【請求項１】　
下地基板
第１の絶縁層
　前記第１の絶縁層に形成された
溝内に埋め込まれた配線
　前記配線の上部が前記第１の絶縁層から突出していることを特徴とする半導体装置。」（【特許請求の範囲】）
　
（１ｂ）「【請求項３】　請求項１又は２記載の半導体装置において，
　前記
第１の絶縁層
シリコン酸化膜，水素若しくはフッ素を添加したシリコン酸化膜，シリコン窒化膜，又は有機薄膜
　　【請求項４】　請求項１乃至３のいずれか１項に記載の半導体装置において，
　前記配線又は前記導体プラグは，エッチングが困難な材料より成ることを特徴とする半導体装置。
　　【請求項５】　請求項４記載の半導体装置において，
　前記
配線
Ｃｕ層
　
（１ｃ）「【請求項１１】　
下地基板上に第１の絶縁層を形成する工程
　前記
第１の絶縁層上に，前記第１の絶縁層とエッチング特性が異なる第２の絶縁層を形成する工程
　前記
第１の絶縁層と前記第２の絶縁層に開口部を形成する工程
　全面に，
導電層を形成
　前記
第２の絶縁層を除去する工程
　
（１ｄ）「【請求項１５】　請求項７乃至１４のいずれか１項に記載の半導体装置の製造方法において，
　前記
開口部は，溝
　前記
埋め込み層は，配線
　
（１ｅ）「【発明の属する技術分野】
本発明は
埋め込み配線
製造方法
　
（１ｆ）「【従来の技術】近年の半導体装置の動作速度の向上にはめざましいものがあるが，
電子機器の情報処理量の増大に伴い，論理演算装置等の半導体装置の更なる動作速度の向上が求められている
半導体装置の動作速度を更に向上するためには，内部配線における信号の遅延時間を更に短くすることが必要
Ｃｕを配線材料として用いる
　しかし，Ｃｕは化学的に安定した金属であるため，Ａｌのように通常のエッチングによりパターニングするのは困難である。そこで，全面に堆積した絶縁層に溝を形成し，その溝内に配線材料としてＣｕを用いた埋め込み配線を形成する技術が提案されている。
提案されている半導体装置の製造方法
　まず，シリコン基板１１０上に，シリコン酸化膜１２２，シリコン窒化膜１３２，シリコン酸化膜より成る絶縁層１３４を順に形成する。次に，フォトリソグラフィ技術により，絶縁層１３４，シリコン窒化膜１３２に，シリコン酸化膜１２２に達する溝１３８を形成する（図８（ａ）参照）。次に，全面に，バリア層１４０，Ｃｕ膜１４２を順に形成する。
　次に，
ＣＭＰ（Chemical Mechanical Polishing，化学的機械的研磨）法により，絶縁層１３４の表面が露出するまでＣｕ層１４２及びバリア層１４０を研磨する
　こうして，埋め込み配線を有する半導体装置が製造されることとなる。このような半導体装置では，
配線の材料として導電率の高いＣｕが用いられているので，配線における信号の遅延時間を小さくすることができ，これにより半導体装置の動作速度を向上することが可能となる
【発明が解決しようとする課題】
しかしながら，このような半導体装置の製造方法では
絶縁層１３４上に金属不純物が残存してしまう
絶縁層１３４上に金属不純物が残存していると，配線１４４間に電圧が印加された場合，絶縁層１３４とシリコン窒化膜１４６との界面でリーク電流が生じ，これにより，配線１４４間で絶縁破壊を生じてしまう
　また，絶縁層に形成されたコンタクトホール内にＣＭＰ法により埋め込みプラグを形成する場合（図示せず）も，上記と同様に，埋め込みプラグ間で絶縁破壊を生じてしまうことがあった。
本発明の目的は，埋め込み配線間や埋め込みプラグ間の絶縁耐圧が高い半導体装置及びその製造方法を提供すること
　
（１ｇ）「また，
上記目的は
第２の絶縁層を除去する工程とを有することを特徴とする半導体装置の製造方法により達成される
第２の絶縁層を除去することにより，第２の絶縁層の表面に残存した金属不純物を除去するので，埋め込み層間の絶縁耐圧が高い半導体装置を製造することができる
　
（１ｈ）「【発明の実施の形態】
［第１実施形態］本発明の第１実施形態による半導体装置及びその製造方法
　
（１ｉ）「（半導体装置の製造方法）次に，
本実施形態による半導体装置の製造方法
　まず，図２（ａ）に示すように，
シリコン基板
　次に，シリコン酸化膜（図示せず）及びシリコン窒化膜（図示せず）に，シリコン酸化膜１２に達する溝を形成する。次に，全面に，膜厚４０ｎｍのＴｉＮ膜より成るバリア層１４を形成する。次に，全面に，電解メッキ法により，膜厚１．５μｍのＣｕ膜１６を形成する。次に，ＣＭＰ法により，シリコン酸化膜（図示せず）の表面が露出するまで，Ｃｕ膜１６及びバリア層１４を研磨する。これにより，溝（図示せず）内に，バリア層１４及びＣｕ膜１６より成る配線１８が形成されることとなる。
　次に，プラズマＣＶＤ法により，膜厚２０ｎｍのシリコン窒化膜２０を形成し，この後，プラズマＣＶＤ法により，膜厚７５０ｎｍのシリコン酸化膜より成る層間絶縁膜２２を形成する（図２（ｂ）参照）。次に，層間絶縁膜２２及びシリコン窒化膜２０に，配線１８の上面に達するコンタクトホール２４を形成する（図２（ｃ）参照）。
　次に，全面に，膜厚４０ｎｍのＴｉＮ膜をより成るバリア層２６を形成する。次に，全面に，電解メッキ法により，膜厚１μｍのＣｕ膜２８を形成する。次に，ＣＭＰ法により，層間絶縁膜２２の表面が露出するまでＣｕ膜２８及びバリア層２６を研磨する。これにより，コンタクトホール２４内に，バリア層２６とＣｕ層２８より成る導体プラグ３０が形成されることとなる（図３（ａ）参照）。
　次に，プラズマＣＶＤ法により，膜厚２０ｎｍのシリコン窒化膜３２を形成し，この後，プラズマＣＶＤ法により，膜厚５００ｎｍの
シリコン酸化膜３４ａを形成
シリコン窒化膜３４ｂを形成
　次に，フォトリソグラフィ技術により，
シリコン窒化膜３４ｂ，シリコン酸化膜３４ａ，シリコン窒化膜３２に，溝３８ａ，３８ｂを形成
　次に，全面に，膜厚４０ｎｍのＴｉＮ膜をより成る
バリア層４０を形成
Ｃｕ膜４２を形成
シリコン窒化膜３４ｂの表面が露出するまでＣｕ膜４２及びバリア層４０を研磨
　次に，ドライエッチングを用い，シリコン酸化膜３４ａに対して高い選択比で
シリコン窒化膜３４ｂをエッチング
　次に，プラズマＣＶＤ法により，膜厚２０ｎｍの
シリコン窒化膜４６を形成
層間絶縁膜４８を形成
こうして，本実施形態による半導体装置を製造することができる
　
（１ｊ）「［変形実施形態］本発明は上記実施形態に限らず種々の変形が可能である。例えば，第１実施形態では，絶縁層３４をシリコン酸化膜３４ａとシリコン窒化膜３４ｂとにより構成したが，
絶縁層３４はシリコン酸化膜３４ａとシリコン窒化膜３４ｂとにより構成することに限定されるものではなく，互いにエッチング特性が異なる膜を適宜組み合わせて用いることができる
　また，第２実施形態では，絶縁層３４としてシリコン酸化膜を用いたが，絶縁層３４はシリコン酸化膜に限定されるものではなく，例えば，シリコン窒化膜等あらゆる絶縁膜を用いることができる。
また，絶縁層３４として，水素若しくはフッ素を添加したシリコン酸化膜や，商品名「ＳＩＬＫ」（米国ダウケミカル社），商品名「ＦＬＡＲＥ」（米国アライドシグナル社）等の有機薄膜等を用いてもよい。水素若しくはフッ素を添加したシリコン酸化膜や有機薄膜等は誘電率が低いため，半導体装置の高周波特性を良好にすることができる
　
イ　引用発明
　引用例１の上記摘記（１ａ）−（１ｊ）の記載を総合勘案すれば，引用例１には，以下の発明（以下「引用発明」という。）が記載されていると認められる。
「シリコン基板上に，プラズマＣＶＤ法により，膜厚５００ｎｍのシリコン酸化膜３４ａを形成する工程と，
　この後，プラズマＣＶＤ法により，膜厚２０ｎｍのシリコン窒化膜３４ｂを形成する工程と，
　次に，フォトリソグラフィ技術により，シリコン窒化膜３４ｂ，シリコン酸化膜３４ａ，シリコン窒化膜３２に，溝３８ａ，３８ｂを形成する工程と，
　次に，全面に，膜厚４０ｎｍのＴｉＮ膜をより成るバリア層４０を形成する工程と，
　次に，全面に，電解メッキ法により，膜厚１μｍのＣｕ膜４２を形成し，ＣＭＰ法により，シリコン窒化膜３４ｂの表面が露出するまでＣｕ膜４２及びバリア層４０を研磨する工程と，
　次に，ドライエッチングを用い，シリコン酸化膜３４ａに対して高い選択比でシリコン窒化膜３４ｂをエッチングする工程と，
　次に，プラズマＣＶＤ法により，膜厚２０ｎｍのシリコン窒化膜４６を形成する工程と，
　この後，プラズマＣＶＤ法により，膜厚８００ｎｍのシリコン酸化膜より成る層間絶縁膜４８を形成する工程
とを具備する半導体装置の製造方法。」
　
ウ　引用例２：特開２００４−２９６８３５号公報
（２ａ）「【発明の属する技術分野】
　本発明は，ダマシン構造を形成する方法に関するものである。
【従来の技術】
　集積回路における配線構造の微細化に伴い，かかる配線構造にダマシン構造を適用することが注目されている。一般にダマシン構造が形成される絶縁体部は，金属配線層上に積層されるバリア層と，バリア層上に積層される絶縁体層とを有する。ダマシン構造では，金属配線層上に積層されるバリア層及び絶縁体層にビア孔がＲＩＥ（Reactive Ion Etching）によって形成され，絶縁体層にトレンチがＲＩＥによって形成される。ビア孔及びトレンチには配線材料がめっきされ，ＣＭＰ（Chemical Mechanical Polishing）によって絶縁体層の表面が研磨されることによって，ダマシン構造が形成される。上記のバリア層は，一般にＳｉＮによって構成される。かかるバリア層のエッチングには，ＳｉＮへの選択性を得るために，主としてＣＨ2Ｆ2を含むプロセスガスが用いられている（例えば特許文献１）。
　ところで，
近年の配線構造の更なる微細化に伴い，絶縁体層の低誘電率化が進められており，バリア層も低誘電率化が進められている。ＳｉＮに代わる低誘電率の材料としては，ＳｉＣ又はＳｉＣＮが用いられている
　
エ　引用例３：特開２００４−６８００５号公報
（３ａ）「【発明の属する技術分野】
（説明）
　
銅の拡散に対するバリア効果を有する誘電体
　
本発明は
ポリベンゾオキサゾールを含む誘電性成分
【従来の技術】
　容量結合によって引き起こされるシグナルの誘導妨害を回避するために，マイクロチップ中の互いに隣接するコンダクタトラックは，コンダクタトラック間に配置される誘電体によって，互いに絶縁される。誘電体として使用される化合物は，種々の要件を満たすべきである。従って，
マイクロチップにおけるシグナル通過時間は，コンダクタトラックの材料およびこれらのコンダクタトラック間に配置される誘電体の両方に依存する
誘電体の誘電率が低くなるほど，シグナル通過時間もまた短くなる
今日まで使用されているシリカベースの誘電体は，約４の誘電率を有する
これらの材料は，実質的により低い誘電率を有する有機誘電体によって徐々に置換されている。これらの材料の誘電率は，一般に３より低い
　現時点での慣用的なマイクロチップにおいて，このコンダクタトラックは，好ましくは，アルミニウム，ＡｌＣｕまたはＡｌＣｕＳｉからなる。メモリチップの集積密度の増大と共に，アルミニウムと比較したそのより低い電気抵抗に起因して，コンダクタトラック材料としての銅への切り替えが存在する。銅は，より短いシグナル通過時間を可能にし，従って，コンダクタトラックの断面積の減少を可能にする。誘電体がコンダクタトラック間のトレンチを満たす，現在の慣用的な技術とは対照的に，この銅ダマスカス（ｄａｍａｓｃｅｎｅ）技術において，誘電体は最初に構造化される。得られたトレンチは，最初に銅で満たされ，次いで過剰の銅が機械的に研磨除去される。従って，誘電体は，研磨のために使用される材料に対して安定であるべきであり，そして機械的研磨プロセスの間に剥離することを回避するために，基板に十分に接着されるべきである。さらに，誘電体はまた，マイクロチップのさらなる成分が生成される後に続く処理工程において，十分な安定性を有するべきである。この目的のために，これらは，例えば，十分な熱安定性を有するべきであり，そして４００℃より高い温度でさえ分解を受けてはならない。さらに，この誘電体は，処理化学物質（例えば，溶媒，ストリッパー，塩基，酸またはアグレッシブガス）に対して安定であるべきである。さらなる要件は，誘電体が生成される前駆体の良好な溶解性および十分な有効期限である。
　マイクロチップのための誘電体として適切であるために，コンダクタトラックの金属が，上昇した温度でさえ誘電体内に拡散しないことが非常に重要である。マイクロチップの生成は，４００℃またはそれより高温までの熱負荷を引き起こす生成段階（例えば，気相からの酸化物沈着，銅焼きなましまたはタングステン沈着）を含む。
誘電体への金属の拡散を回避するために，誘電体と金属との間にバリアが提供される。このようなバリアは，例えば，窒化チタン，窒化ケイ素，シリコンカーバイドまたは窒化タンタルからなる
このバリアは，良好な誘電体としてでも良好なコンダクタとしてでもなく作用する
　
ポリベンゾオキサゾール（ＰＢＯ）は，非常に高い熱耐性を有するポリマーである。この物質は，マイクロチップにおける保護層および絶縁層の生成のためにすでに使用されている
ポリ−ｏ−ヒドロキシアミドは，スピンコーティング技術により単純な様式で，電子的成分に適用され得る
ポリ−ｏ−ヒドロキシアミドが環化されてポリベンゾオキサゾールを生じる熱処理において，所望の特性を有するポリマーが得られる
　
（３ｂ）「すでに述べたように，環化により式Ｉのポリ−ｏ−ヒドロキシアミドから得られたポリベンゾオキサゾールは，有利な特性を有する。マイクロチップ技術に適切な表面（例えば，ケイ素，炭化ケイ素，炭化窒化ケイ素，窒化ケイ素，シリカ，チタン，タンタル，窒化チタン，窒化タンタル，または酸化窒化ケイ素）への式Ｉのポリ−ｏ−ヒドロキシアミドから調製されたポリベンゾオキサゾールの接着は，非常に良好である。さらに，
ポリベンゾオキサゾールは
マイクロエレクトロニクスへの適用に非常に適している
さらに，この材料はまた，銅のダマスク模様形成（ｄａｍａｓｃｅｎｅ）技術に顕著に適している
銅の研磨プロセスの間，不利な効果（例えば，離層，ひび割れ，または泡形成）は生じない
本発明に従うポリベンゾオキサゾールは，誘電体における拡散を驚くほど阻害する
従って，電気的な絶縁機能に加えて，それらはまた，銅のための拡散バリアとして使用される
　
（３ｃ）「
本発明に従うプロセスにより調製されるポリベンゾオキサゾールは，ｋ≦３．０の低い誘電率を有し
　従って，本発明はまた，上記のポリベンゾオキサゾールを含む電子工学成分に関する。
ポリベンゾオキサゾールは，例えば，コンダクタトラックまたはコンダクタトラック面の間に誘電体として配置され得る
　
本発明に従う誘電体は，銅のダマスク模様形成技術に極めて適している
　
（３ｄ）「【実施例】
（実施例１：ポリマー１の合成）
　ビスアミノフェノール１（５６．４２ｇ，０．１ｍｏｌ）を，蒸留したＮ−メチルピロリドン（ＮＭＰ）（４００ｍｌ）に溶解する。この溶液に，蒸留ＮＭＰ（４００ｍ）中の塩化ジカルボン酸１（５９．４８ｇ，０．０９５ｍｏｌ）の溶液を，１０℃で撹拌しながら滴下する。撹拌を，１０℃でさらに１時間，次いで，２０℃で１時間続ける。再び１０℃まで冷却した後，蒸留したγ−ブチロラクトン（γ−ＢＬ）（５０ｍｌ）に溶解したエンドキャップ３（１．６４ｇ，０．０１ｍｏｌ）を，この反応混合物に滴下し，そして１０℃で１時間，次いで２０℃で１時間撹拌する。この反応混合物を，１０℃まで冷却し，その後，蒸留γ−ＢＬ（３０ｍｌ）に溶解したピリジン（１９．７６ｇ，０．２５ｍｏｌ）を添加し，そしてこの混合物を室温まで加温し，そして２時間撹拌する。
　ポリマーを単離するために，この反応混合物を濾過し，そして濾液を，脱塩水（１ｌ）およびイソプロパノール（２００ｍｌ）の混合物に，撹拌しながら滴下し，この滴下の間に，さらに３ｌの脱塩水を添加する。沈殿したポリマーを，吸引濾過し，そして２ｌの冷脱塩水で洗浄する。吸引によって濾過した後，このポリマーを，室温で２回，各々の回で３％強度のアンモニア溶液（２．５ｌ）中，１時間撹拌し，次いで，吸引濾過する。このポリマーを，脱塩水で洗浄して，中性にし，濾過し，そして５０℃／１０ｍｂａｒで７２時間乾燥する。
　このように調製したポリマーは，溶媒（例えば，ＮＭＰ，γ−ＢＬ，シクロヘキサノン，シクロペンタノンまたはそれらの混合物）中に容易に溶解し得る。」（【００９５】）
　
（３ｅ）「（実施例１１：熱安定性の決定）
　
記載される全てのポリマーは
熱安定性を有する
　従って，
記載されるポリマーは，最初に記載される用途の要件を満たす
　
（３ｆ）「（実施例１４：
スピンコーティング方法によるポリマーの塗布
ポリベンゾオキサゾールを得るための環化
　各々の場合，約１５０ｎｍまでの最小寸法のランドおよびトレンチを有する，処理シリコンウエハは，実施例１０に記載されるように，接着プロモーターでコーティングされる。従って，
実施例１に従って合成されたポリマーの濾過溶液は
塗布され
スピンコーター（ｓｐｉｎ　ｃｏａｔｅｒ）によって均等に分配される
得られたポリベンゾオキサゾール
（実施例１５：
ポリマーの窒化チタン層への接着の測定
　４インチのシリコンウエハを，５０ｎｍ厚の窒化チタン層でスパッタリングする。上記の溶液を，５００ｒｐｍで５秒間および２０００ｒｐｍで２５秒間，スピンコーティングによって，このウエハに塗布する。ホットプレート上における，１２０℃，１分間の短いソフトベーキング（ｓｏｆｔｂａｋｅ）の後に，５０ｎｍの窒化チタンで表面上で同様にスパッタリングされた，４×４ｍｍ２と測定された１０シリコンチップを，ポリマーフィルム上に２Ｎの力でプレスした。次いで，このスタックを，オーブン中の窒素雰囲気下で，４２５℃で，１時間加熱した。室温まで冷却した後，接着試験を，剪断試験器（Ｄａｇｅ　Ｓｅｒｉｅｓ　４００）によって実施した。
このチップを剪断するために必要とされる，ポリマー１に対する力の平均値は，１８．０７Ｎ／ｍｍ
２
　
（３ｇ）「（実施例２８：
ポリマー１
　
誘電率
ホットプレート上において，１２０℃および２００℃で，各々の場合２分間乾燥
窒素雰囲気下で４３０℃で１時間加熱
誘電率は
２．４１
　
（３ｈ）「（実施例３５）
　スパッタリングによって，最初にＴｉ−Ｗ接着プロモーター層（１００ｍｌ）でコーティングされ，次いで銅（５００ｎｍ）でコーティングされたシリコンウエハを，この実施例のために使用する。
　
実施例１に従って合成されたポリマー１の溶液を，実施例１２に従って調製し，濾過し，シリンジによってウエハ（Ｃｕ表面）に塗布し，そしてスピンコーターによって均等に分配する
１２０℃にて１分間および２００℃にて２分間加熱
窒素またはアルゴン下で，６０分間４２５℃まで加熱
この様式において得られたポリベンゾオキサゾールフィルムの表面は，顕微鏡での調査によって，滑らかでかつ清浄であることがわかる。銅粒子またはクラスターは，この表面上で検出することができない
　
（３ｉ）「本発明は，実施例に基づき，添付の図面を参照してより詳細に説明される。
　本発明は，新規なポリ−ｏ−ヒドロキシアミドに関し，これを環化して，
金属に対する良好な拡散バリア効果を有するポリベンゾオキサゾール
ポリ−ｏ−ヒドロキシアミドは，伝統的技術によって半導体基板に塗布され得，そして加熱によって，単純な様式でポリベンゾオキサゾールに転換され得る
【発明の効果】
　本発明により，マイクロチップ中の微細なコンダクタトラックの生成を可能にする，マイクロチップでの使用のための高温で安定であるポリマーが提供される。」（【０１４９】−【０１５１】）
　
（３）対比
ア　引用発明の「シリコン基板」，「シリコン窒化膜３４ｂを形成する工程」，「溝３８ａ，３８ｂを形成する工程」，「全面に，膜厚４０ｎｍのＴｉＮ膜をより成るバリア層４０を形成する工程」，「全面に，電解メッキ法により，膜厚１μｍのＣｕ膜４２を形成し，ＣＭＰ法により，シリコン窒化膜３４ｂの表面が露出するまでＣｕ膜４２及びバリア層４０を研磨する工程」，「シリコン窒化膜３４ｂをエッチングする工程」及び「プラズマＣＶＤ法により，膜厚８００ｎｍのシリコン酸化膜より成る層間絶縁膜４８を形成する工程」は，それぞれ，本願補正発明１の「基板」，「キャップ膜を設けるキャップ膜成膜工程」，「配線用溝を形成する配線用溝形成工程」，「配線用溝にメタルバリア膜を設けるメタルバリア膜形成工程」，「配線用溝にＣｕ配線材料を充填する配線膜形成工程」，「キャップ膜を除去するキャップ膜除去工程」及び「絶縁膜を設ける第２絶縁膜成膜工程」に相当する。
　
イ　引用発明の「シリコン酸化膜３４ａ」と，本願補正発明１の「ポーラス状絶縁膜」とは，「絶縁膜」である点で一致する。
　
ウ　引用発明の「シリコン窒化膜４６」がバリア機能を備えていることは当業者にとって明らかであるから，引用発明の「プラズマＣＶＤ法により，膜厚２０ｎｍのシリコン窒化膜４６を形成する工程」と，本願補正発明１の「Ｎ含有量が５〜２５原子％で比誘電率が３．５以下の樹脂からなるＣｕ拡散防止機能を有するポリベンゾオキサゾール系塗料を塗布してポリベンゾオキサゾール系バリア膜を設けるポリベンゾオキサゾール系バリア膜成膜工程」とは，「バリア膜を成膜する工程」である点で一致するといえる。
　
　そうすると，本願補正発明１と，引用発明との一致点と相違点は，次のとおりである。
　
＜一致点＞
　「基板上に絶縁膜を設ける第１絶縁膜成膜工程と，
　前記第１絶縁膜成膜工程で成膜された絶縁膜上にキャップ膜を設けるキャップ膜成膜工程と，
　前記キャップ膜成膜工程の後，前記絶縁膜に配線用溝を形成する配線用溝形成工程と，
　前記配線用溝形成工程の後，前記配線用溝にメタルバリア膜を設けるメタルバリア膜形成工程と，
　前記メタルバリア膜形成工程の後，配線用溝にＣｕ配線材料を充填する配線膜形成工程と，
　前記配線膜形成工程の後，前記キャップ膜を除去するキャップ膜除去工程と，
　前記キャップ膜除去工程の後，該キャップ膜が除去された絶縁膜側の表面にバリア膜を成膜する工程と，
　前記バリア膜を成膜する工程の後，該バリア膜の表面に絶縁膜を設ける第２絶縁膜成膜工程
とを具備する半導体装置の製造方法。」
　
＜相違点＞
・相違点１：本願補正発明１では，第１絶縁膜が「ポーラス状絶縁膜」であるのに対して，引用発明では，この点が特定されていない点。
　
・相違点２：本願補正発明１では，キャップ膜が除去された絶縁膜側の表面に成膜されるバリア膜が，「Ｎ含有量が５〜２５原子％で比誘電率が３．５以下の樹脂からなるＣｕ拡散防止機能を有するポリベンゾオキサゾール系塗料を塗布してポリベンゾオキサゾール系バリア膜を設けるポリベンゾオキサゾール系バリア膜」であるのに対して，引用発明では「シリコン窒化膜４６」である点。
　
（４）相違点についての判断
・相違点１について
ア　引用例１の上記摘記（１ｆ）に「電子機器の情報処理量の増大に伴い，論理演算装置等の半導体装置の更なる動作速度の向上が求められている。半導体装置の動作速度を更に向上するためには，内部配線における信号の遅延時間を更に短くすることが必要」，「配線の材料として導電率の高いＣｕが用いられているので，配線における信号の遅延時間を小さくすることができ，これにより半導体装置の動作速度を向上することが可能となる」と記載されていることから，引用例１において，内部配線における信号の遅延時間を更に短くすることが，解決すべき課題として認識されているものと認められる。
　
イ　一方，引用例２の上記摘記（２ａ）の「近年の配線構造の更なる微細化に伴い，絶縁体層の低誘電率化が進められており」との記載，引用例３の上記摘記（３ａ）の「マイクロチップにおけるシグナル通過時間は，コンダクタトラックの材料およびこれらのコンダクタトラック間に配置される誘電体の両方に依存する。この誘電体の誘電率が低くなるほど，シグナル通過時間もまた短くなる。今日まで使用されているシリカベースの誘電体は，約４の誘電率を有する。これらの材料は，実質的により低い誘電率を有する有機誘電体によって徐々に置換されている。これらの材料の誘電率は，一般に３より低い。」との記載，下記の周知例１の摘記（周１ａ）の「配線間容量の低減及び半導体集積回路の信頼性の向上が必要となってきている。」，「配線間容量の低減に対しては，従来のシリコン酸化膜から比誘電率が低い絶縁膜（以下，低誘電率膜という），例えば炭素を含有するシリコン酸化膜等が用いられ始めている。」との記載，周知例２の摘記（周２ａ）の「絶縁膜１４上に絶縁膜（層間絶縁膜）１５が形成される。絶縁膜１５は，例えば有機ポリマーまたは有機シリカガラスなどのような低誘電率材料（いわゆるＬｏｗ−Ｋ絶縁膜，Ｌｏｗ−Ｋ材料）からなることが好ましい。」との記載等に照らして，内部配線における信号の遅延時間を更に短くする方法の一つとして，低誘電率材料（いわゆるＬｏｗ−Ｋ絶縁膜，Ｌｏｗ−Ｋ材料）からなる絶縁膜を用いる方法が周知であったといえる。
　
ウ　そして，引用例１の上記摘記（１ｊ）に「絶縁層３４はシリコン酸化膜３４ａとシリコン窒化膜３４ｂとにより構成することに限定されるものではなく，互いにエッチング特性が異なる膜を適宜組み合わせて用いることができる。」，「絶縁層３４として，水素若しくはフッ素を添加したシリコン酸化膜や，商品名「ＳＩＬＫ」（米国ダウケミカル社），商品名「ＦＬＡＲＥ」（米国アライドシグナル社）等の有機薄膜等を用いてもよい。水素若しくはフッ素を添加したシリコン酸化膜や有機薄膜等は誘電率が低いため，半導体装置の高周波特性を良好にすることができる。」と記載されていることを併せて考慮すると，引用発明において，内部配線における信号の遅延時間を更に短くし，高周波特性を良好にする等を目的として，「シリコン酸化膜３４ａ」を，「低誘電率材料（いわゆるＬｏｗ−Ｋ絶縁膜，Ｌｏｗ−Ｋ材料）」からなる絶縁膜に置き換えることは，当業者が容易に想到し得たことである。
　
エ　そして，下記の周知例１に「例えばシリコン酸化膜中に小さなポアを形成することにより，シリコン酸化膜の密度を低減させて比誘電率を下げる方法も提案されている。」，「低誘電率膜としては，有機膜（ＳｉＯＣ，ＢＣＢ，ＭＳＱ，ＦＬＡＲＥ，ポーラス有機膜），メチル基やベンゼン環を含む膜，又は無機膜（ＨＳＱ，ポーラスＳｉＯ）等があげられる。」，周知例２に「低誘電率材料として，例えばＦＳＧ（ＳｉＯＦ系材料），ＨＳＱ（hydrogen silsesquioxane）系材料，ＭＳＱ（methyl silsesquioxane）系材料，ポーラスＨＳＱ系材料，ポーラスＭＳＱ材料またはポーラス有機系材料を用いることもできる。」，「ポーラスＨＳＱ系材料には，例えばＸＬＫ（米Dow Corning Corp．製，比誘電率＝２．５〜２），ＯＣＬ Ｔ−７２（東京応化工業製，比誘電率＝２．２〜１．９，耐熱温度＝４５０℃），Ｎａｎｏｇｌａｓｓ（米Honeywell Electronic Materials製，比誘電率＝２．２〜１．８，耐熱温度＝５００℃以上）またはＭｅｓｏＥＬＫ（米Air Productsand Chemicals, Inc.製，比誘電率＝２以下）がある。上記ポーラスＭＳＱ系材料には，例えばＨＳＧ−６２１１Ｘ（日立化成工業製，比誘電率＝２．４，耐熱温度＝６５０℃），ＡＬＣＡＰ−Ｓ（旭化成工業製，比誘電率＝２．３〜１．８，耐熱温度＝４５０℃），ＯＣＬ Ｔ−７７（東京応化工業製，比誘電率＝２．２〜１．９，耐熱温度＝６００℃），ＨＳＧ−６２１０Ｘ（日立化成工業製，比誘電率＝２．１，耐熱温度＝６５０℃）またはｓｉｌｉｃａ　ａｅｒｏｇｅｌ（神戸製鋼所製，比誘電率１．４〜１．１）などがある。上記ポーラス有機系材料には，例えばＰｏｌｙＥＬＫ（米Air Productsand Chemicals, Inc.製，比誘電率＝２以下，耐熱温度＝４９０℃）などがある。」と記載されているように，「低誘電率材料（いわゆるＬｏｗ−Ｋ絶縁膜，Ｌｏｗ−Ｋ材料）」からなる絶縁膜として，「ポーラス状絶縁膜」は周知なものであるから，引用発明の「シリコン酸化膜３４ａ」を「低誘電率材料（いわゆるＬｏｗ−Ｋ絶縁膜，Ｌｏｗ−Ｋ材料）」からなる絶縁膜に置き換えるにあたり，当該「低誘電率材料（いわゆるＬｏｗ−Ｋ絶縁膜，Ｌｏｗ−Ｋ材料）」からなる具体的な絶縁膜として，「ポーラス状絶縁膜」を選択すること，すなわち，引用発明において，上記相違点１について本願補正発明１の構成とすることは当業者にとって容易といえる。また，このような構成を採用したことによる効果も当業者が予測する範囲内のものといえる。
　
・周知例１：特開２００５−７２３８４号公報
（周１ａ）「【背景技術】
　
近年，半導体集積回路の微細化及び高集積化並びに高速化の要求が進展される中，配線抵抗の低減，配線間容量の低減及び半導体集積回路の信頼性の向上が必要となってきている
配線抵抗の低減及び半導体集積回路の信頼性の向上に対しては
銅配線が用いられ
　また，
配線間容量の低減に対しては
比誘電率が低い絶縁膜（以下，低誘電率膜という）
例えばシリコン酸化膜中に小さなポアを形成することにより，シリコン酸化膜の密度を低減させて比誘電率を下げる方法も提案されている
　このように，配線抵抗の低減，配線間容量の低減及び半導体集積回路の信頼性の向上を実現するためには，
銅配線と低誘電率膜とを組み合わせた配線技術が今後益々必須となってきている
　
（周１ｂ）「尚，本実施形態で用いる
低誘電率膜としては
ポーラス有機膜
ポーラスＳｉＯ）等があげられる
　
・周知例２：特開２００４−２９６５１５号公報
（周２ａ）「次に，絶縁膜１４上に
絶縁膜（層間絶縁膜）１５
絶縁膜１５は，例えば有機ポリマーまたは有機シリカガラスなどのような低誘電率材料（いわゆるＬｏｗ−Ｋ絶縁膜，Ｌｏｗ−Ｋ材料）からなることが好ましい
　上記低誘電率材料としての有機ポリマーには，例えばＳｉＬＫ（米The Dow Chemical Co.製，比誘電率＝２．７，耐熱温度＝４９０℃以上，絶縁破壊耐圧＝４．０〜５．０ＭＶ／Ｖｍ）またはポリアリルエーテル（ＰＡＥ）系材料のＦＬＡＲＥ（米Honeywell Electronic Materials製，比誘電率＝２．８，耐熱温度＝４００℃以上）がある。このＰＡＥ系材料は，基本性能が高く，機械的強度，熱的安定性および低コスト性に優れるという特徴を有している。上記低誘電率材料としての有機シリカガラス（ＳｉＯＣ系材料）には，例えばＨＳＧ−Ｒ７（日立化成工業製，比誘電率＝２．８，耐熱温度＝６５０℃），Ｂｌａｃｋ Ｄｉａｍｏｎｄ（米Applied Materials，Inc.製，比誘電率＝３．０〜２．４，耐熱温度＝４５０℃）またはｐ−ＭＴＥＳ（日立開発製，比誘電率＝３．２）がある。この他のＳｉＯＣ系材料には，例えばＣＯＲＡＬ（米Novellus Systems, Inc.製，比誘電率＝２．７〜２．４，耐熱温度＝５００℃），Ａｕｒｏｒａ２．７（日本エー・エス・エム社製，比誘電率＝２．７，耐熱温度＝４５０℃）がある。
　また，上記
低誘電率材料として
ポーラスＨＳＱ系材料
ポーラスＭＳＱ材料
ポーラス有機系材料を用いることもできる
ポーラスＨＳＱ系材料には，例えばＸＬＫ（米Dow Corning Corp．製，比誘電率＝２．５〜２），ＯＣＬ Ｔ−７２（東京応化工業製，比誘電率＝２．２〜１．９，耐熱温度＝４５０℃），Ｎａｎｏｇｌａｓｓ（米Honeywell Electronic Materials製，比誘電率＝２．２〜１．８，耐熱温度＝５００℃以上）またはＭｅｓｏＥＬＫ（米Air Productsand Chemicals, Inc.製，比誘電率＝２以下）がある
ポーラスＭＳＱ系材料には，例えばＨＳＧ−６２１１Ｘ（日立化成工業製，比誘電率＝２．４，耐熱温度＝６５０℃），ＡＬＣＡＰ−Ｓ（旭化成工業製，比誘電率＝２．３〜１．８，耐熱温度＝４５０℃），ＯＣＬ Ｔ−７７（東京応化工業製，比誘電率＝２．２〜１．９，耐熱温度＝６００℃），ＨＳＧ−６２１０Ｘ（日立化成工業製，比誘電率＝２．１，耐熱温度＝６５０℃）またはｓｉｌｉｃａ　ａｅｒｏｇｅｌ（神戸製鋼所製，比誘電率１．４〜１．１）などがある
ポーラス有機系材料には，例えばＰｏｌｙＥＬＫ（米Air Productsand Chemicals, Inc.製，比誘電率＝２以下，耐熱温度＝４９０℃）などがある
　
・相違点２について
ア　引用例３の上記摘記（３ａ）−（３ｉ）から，引用例３にポリマー１として合成されたポリマーを，スピンコーティング方法により塗布して，次いで環化して得たポリベンゾオキサゾールは，接着試験で良好な値を示し，誘電率が２．４１と低く，その表面は，顕微鏡での調査によって，滑らかでかつ清浄であるものであり，このポリベンゾオキサゾールは，誘電体における拡散を驚くほど阻害するので，電気的な絶縁機能に加えて，銅のための拡散バリアとして使用されるものであることを理解することができ，また，ポリベンゾオキサゾールが，Ｎを含有することは明らかであるから，引用例３には，Ｎを含有する比誘電率が３．５以下の樹脂からなるＣｕ拡散防止機能を有するポリベンゾオキサゾール系塗料を塗布してポリベンゾオキサゾール系バリア膜を設けるポリベンゾオキサゾール系バリア膜が開示されているものと認められる。
　
イ　一方，引用例２の上記摘記（２ａ）の「近年の配線構造の更なる微細化に伴い，絶縁体層の低誘電率化が進められており，バリア層も低誘電率化が進められている。」との記載から，絶縁体層の低誘電率化を進める場合には，バリア層の低誘電率化を併せて進めることが望ましいことが理解できる。
　
ウ　他方，上記「相違点１について　ウ」で検討したように，引用発明において，内部配線における信号の遅延時間を更に短くし，高周波特性を良好にする等を目的として，「シリコン酸化膜３４ａ」を，「低誘電率材料（いわゆるＬｏｗ−Ｋ絶縁膜，Ｌｏｗ−Ｋ材料）」からなる絶縁膜に置き換えることは，当業者が容易に想到し得たことである。
　
エ　そうすると，引用発明において，「シリコン酸化膜３４ａ」を，「低誘電率材料（いわゆるＬｏｗ−Ｋ絶縁膜，Ｌｏｗ−Ｋ材料）」からなる絶縁膜に置き換えるにあたり，これに併せて，引用発明のバリア層の低誘電率化を進めることは当業者が適宜なし得たことといえる。
　
オ　ところで，引用発明の「次に，プラズマＣＶＤ法により，膜厚２０ｎｍのシリコン窒化膜４６を形成する工程」の工程で形成された「シリコン窒化膜４６」が，「Ｃｕ膜４２」の「シリコン酸化膜より成る層間絶縁膜４８」への拡散を抑制するバリアとしての機能を備えた「バリア膜」に相当する部材であることは当業者にとって自明な事項である。
　
カ　してみれば，引用発明において，「シリコン酸化膜３４ａ」を，「低誘電率材料（いわゆるＬｏｗ−Ｋ絶縁膜，Ｌｏｗ−Ｋ材料）」からなる絶縁膜に置き換えるとともに，バリア層の低誘電率化を進めるにあたり，引用発明のバリア膜の一つである「シリコン窒化膜４６」を，低誘電率であり，かつ，銅のための拡散バリアとして使用されるものとして知られていた引用例３に記載された「Ｎを含有する比誘電率が３．５以下の樹脂からなるＣｕ拡散防止機能を有するポリベンゾオキサゾール系塗料を塗布してポリベンゾオキサゾール系バリア膜を設けるポリベンゾオキサゾール系バリア膜」に置き換えることは当業者が容易になし得たことである。
　
キ　そして，引用例３に記載された「ポリベンゾオキサゾール系バリア膜」の「Ｎ含有量」は明らかではないが，本願の明細書，特許請求の範囲及び図面には，本願補正発明１において，Ｎ含有量を「５〜２５原子％」と規定した技術的理由が示されておらず，前記Ｎ含有量の下限及び上限に臨界的な意義は認められないことから，引用発明において，Ｎ含有量を本願補正発明１で規定する範囲内のものとすることは，当業者が適宜なし得たことである。
　
ク　すなわち，引用発明において，上記相違点２について本願補正発明１の構成とすることは当業者にとって容易といえる。また，このような構成としたことによる効果も，当業者が予測する範囲内のものと認められる。
　
ケ　なお，審判請求人は，審判請求の理由において「「ポーラス状絶縁膜」としたが故に，前記ポリベンゾオキサゾール系塗料の塗布によって構成されるポリベンゾオキサゾール系塗膜と絶縁膜（ポーラス状絶縁膜）との密着性が高く，従ってＣｕの拡散が抑制され，Ｃｕ拡散に起因するリーク電流が低減します。かつ，本願発明にあっては，ポリベンゾオキサゾール系塗膜と絶縁膜（ポーラス状絶縁膜）との密着性が高いが故に，この後の工程でＣＭＰが行われるようなことが有っても，ポリベンゾオキサゾール系塗膜は剥離し難く，高性能な半導体素子が製造歩留り良く得られます。斯かる本願発明が奏する特長は，引用文献１，２，３，４のものでは，到底に，奏することが出来ないものです。かつ，引用文献１，２，３，４から，到底に，予想も出来ません。従いまして，本願発明は引用文献１，２，３，４から容易に発明できたものでは無いと確信しております。」として，ポリベンゾオキサゾール系塗膜と絶縁膜（ポーラス状絶縁膜）との密着性の高さによる効果を主張する。
　しかしながら，引用例３の上記摘記（３ｂ）の「ポリベンゾオキサゾールは，マイクロチップの製造において使用される化学物質（例えば，溶媒，ストリッパー，塩基，酸，または攻撃的な気体）に対して高い耐性を有する。従って，このポリマー材料は，マイクロエレクトロニクスへの適用に非常に適している。さらに，この材料はまた，銅のダマスク模様形成（ｄａｍａｓｃｅｎｅ）技術に顕著に適している。銅の研磨プロセスの間，不利な効果（例えば，離層，ひび割れ，または泡形成）は生じない。」との記載および上記摘記（３ｆ）の「このチップを剪断するために必要とされる，ポリマー１に対する力の平均値は，１８．０７Ｎ／ｍｍ２である。」との記載から，ポリベンゾオキサゾールの使用が，銅の研磨プロセスの間の，例えば，離層，ひび割れ，または泡形成等の不利な効果を抑制するものであり，かつ，ポリベンゾオキサゾールの他の部材との密着性が良好である等の特性は，本願の出願前に知られていたものと認められる。
　一方，本願の明細書，特許請求の範囲及び図面には，ポリベンゾオキサゾール系塗膜とポーラス状絶縁膜との密着性の高さを測定して，他の材料の組合せと比較した具体例が示されておらず，また，ポリベンゾオキサゾール系塗膜とポーラス状絶縁膜との密着性が他の材料の組合せに比べて顕著に高いことが当業者において周知な事項であり本願明細書等に記載されているに等しい事項であると認めることもできない。
　そうすると，ポリベンゾオキサゾール系塗膜と絶縁膜（ポーラス状絶縁膜）との密着性の高さにより，Ｃｕの拡散が抑制され，Ｃｕ拡散に起因するリーク電流が低減し，かつ，この後の工程でＣＭＰが行われるようなことが有っても，ポリベンゾオキサゾール系塗膜は剥離し難く，高性能な半導体素子が製造歩留り良く得られるとする審判請求人が主張する効果を，本願補正発明１の，引用例から，到底に，予想も出来ない効果として認めることはできない。
　よって，審判請求人の前記主張は採用することができない。
　
（５）まとめ
　以上のとおり，本願補正発明１は，上記引用例１−３に記載された発明と周知技術に基いて当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができないものである。
　
４　補正却下についてのむすび
　したがって，本件補正は，平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に違反するので，同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
第３　本願発明について
１　本願発明
　平成２３年４月１日に提出された手続補正書でした補正を上記のとおり却下したので，本願の請求項１−６に係る発明は，平成２１年１２月１５日に提出された手続補正書により補正された明細書，特許請求の範囲及び図面の記載からみて，その特許請求の範囲の請求項１−６に記載されている事項により特定されるとおりのものであるところ，そのうち，請求項１に係る発明（以下「本願発明１」という。）は，次のとおりであると認める。
　
「基板上に絶縁膜を設ける第１絶縁膜成膜工程と，
　前記第１絶縁膜成膜工程で成膜された絶縁膜上にキャップ膜を設けるキャップ膜成膜工程と，
　前記キャップ膜成膜工程の後，前記絶縁膜に配線用溝を形成する配線用溝形成工程と，
　前記配線用溝形成工程の後，前記配線用溝にメタルバリア膜を設けるメタルバリア膜形成工程と，
　前記メタルバリア膜形成工程の後，配線用溝に配線材料を充填する配線膜形成工程と，
　前記配線膜形成工程の後，前記キャップ膜を除去するキャップ膜除去工程と，
　前記キャップ膜除去工程の後，該キャップ膜が除去された側の表面にポリベンゾオキサゾール系塗料を塗布してポリベンゾオキサゾール系バリア膜を設けるポリベンゾオキサゾール系バリア膜成膜工程と，
　前記ポリベンゾオキサゾール系バリア膜成膜工程の後，該ポリベンゾオキサゾール系バリア膜の表面に絶縁膜を設ける第２絶縁膜成膜工程
とを具備することを特徴とする半導体装置の製造方法。」
　
２　進歩性について
（１）引用例及びその記載事項
　原査定の拒絶の理由に引用され，本願の出願前に頒布された刊行物である引用例１−３に記載されている事項は，上記「第２　３　（２）引用例とその記載事項，及び，引用発明」の項で指摘したとおりである。
　
（２）当審の判断
　本願発明１を特定するに必要な事項を全て含み，さらに具体的に限定したものに相当する本願補正発明１が，前記「第２　３　（４）相違点についての判断」に記載したとおり，引用例１−３に記載された発明と周知技術に基いて当業者が容易に発明をすることができたものであるから，本願発明１も同様に，引用例１−３に記載された発明と周知技術に基いて当業者が容易に発明をすることができたものである。 
　
第４　むすび 
　以上のとおり，本願の請求項１に係る発明は，引用例１−３に記載された発明と周知技術に基いて当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができないものである。したがって，本願の他の請求項に係る発明については検討するまでもなく，本願は拒絶をすべきものである。
　
　よって，結論のとおり審決する。