【手続補正書】
【提出日】平成17年3月28日(2005.3.28)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
制御電極、第１の電極および第２の電極を有する第１のトランジスタであって、前記制御電極に入力信号が結合され、前記第１の電極に第１の基準電圧が結合され、かつ、前記第２の電極に出力信号が結合されたトランジスタと、
第２の基準電圧と前記第１のトランジスタの前記第２の電極との間に結合された負荷インダクタと、
前記第１のトランジスタの前記第２の電極に結合された負荷キャパシタと、
前記負荷インダクタと並列に結合された可変抵抗と
を備えたことを特徴とする可変利得増幅器。
【請求項２】
前記可変抵抗は、前記負荷インダクタに並列に配置され、かつ、制御ラインの回路網に結合された少なくとも１つのトランジスタを有することを特徴とする請求項１に記載の可変利得増幅器。
【請求項３】
前記第１のトランジスタの前記第２の電極と前記負荷キャパシタとの間に結合された分離トランジスタをさらに備えたことを特徴とする請求項１に記載の可変利得増幅器。
【請求項４】
対応するゲート電極制御ラインの第１の回路網に結合された複数の第２のトランジスタをさらに備え、前記複数の第２のトランジスタの各々は前記第１のトランジスタと並列に結合されていることを特徴とする請求項１に記載の可変利得増幅器。
【請求項５】
前記第１および前記第２のトランジスタの対応する第２の電極と前記負荷キャパシタとの間にそれぞれ結合された複数の第３のトランジスタをさらに備えたことを特徴とする請求項４に記載の可変利得増幅器。
【請求項６】
前記第３のトランジスタは、対応するゲート電極制御ラインの第２の回路網に結合されていることを特徴とする請求項５に記載の可変利得増幅器。
【請求項７】
前記負荷インダクタと並列に結合された少なくとも１つのプルアップキャパシタをさらに備えたことを特徴とする請求項１に記載の可変利得増幅器。
【請求項８】
前記負荷インダクタと並列に結合された複数のプルアップキャパシタをさらに備え、前記複数のプルアップキャパシタは、前記複数のプルアップキャパシタの対応する１つを前記負荷インダクタにそれぞれ結合している複数のスイッチによって、個々に選択可能であることを特徴とする請求項１に記載の可変利得増幅器。
【請求項９】
前記スイッチはＣＭＯＳ技術により実施されることを特徴とする請求項８に記載の可変利得増幅器。
【請求項１０】
前記複数のプルアップキャパシタは、前記プルアップキャパシタの選択に応じて、前記可変抵抗の負荷抵抗および前記負荷インダクタと共に共振回路を形成するように選択されることを特徴とする請求項８に記載の可変利得増幅器。
【請求項１１】
前記回路は、８００ＭＨｚまたは１８００ＭＨｚで共振することを特徴とする請求項１０に記載の可変利得増幅器。
【請求項１２】
前記可変抵抗は、前記負荷インダクタと並列に結合された複数の負荷トランジスタを備え、前記複数の負荷トランジスタの各々は、制御ラインの第３の回路網の対応する１つに結合されたゲート電極を有することを特徴とする請求項６に記載の可変利得増幅器。
【請求項１３】
前記負荷インダクタと並列に結合された複数のプルアップキャパシタをさらに備え、前記複数のプルアップキャパシタは、前記複数のプルアップキャパシタの対応する１つを前記負荷インダクタにそれぞれ結合している複数のスイッチによって、個々に選択可能であることを特徴とする請求項１２に記載の可変利得増幅器。
【請求項１４】
対応するゲート電極制御ラインの第１の回路網に結合された複数の第２のトランジスタであって、前記複数の第２のトランジスタの各々が前記第１のトランジスタと並列に結合されているトランジスタと、
前記第１および前記第２のトランジスタの対応する第２の電極と前記負荷キャパシタとの間にそれぞれ結合された複数の第３のトランジスタであって、前記複数の第３のトランジスタは、対応するゲート電極制御ラインの第２の回路網に結合されているトランジスタと、
前記第１のトランジスタの前記第２の電極と前記負荷キャパシタとの間に結合された分離トランジスタと
をさらに備えたことを特徴とする請求項１２に記載の可変利得増幅器。
【請求項１５】
前記負荷インダクタと並列に結合された複数のプルアップキャパシタをさらに備え、前記複数のプルアップキャパシタは、前記複数のプルアップキャパシタの対応する１つを前記負荷インダクタにそれぞれ結合している複数のスイッチによって、個々に選択可能であることを特徴とする請求項１４に記載の可変利得増幅器。
【請求項１６】
マルチ周波数増幅器であって、
ソース、ゲートおよびドレインを有する駆動トランジスタであって、前記ゲートに結合された入力端子によって入力信号が入力され、前記ソースは基準電圧源に結合され、かつ、前記ドレインに結合された出力端子によって出力信号が出力される駆動トランジスタと、
電圧源と前記出力端子との間に結合された負荷インダクタと、
前記出力端子と前記基準電圧源との間に結合された負荷キャパシタと、
前記電圧源と前記出力端子との間に、前記負荷インダクタと並列に結合された可変抵抗と、
前記負荷インダクタと並列に配置された少なくとも１つのプルアップキャパシタであって、前記少なくとも１つのキャパシタの各々を前記負荷インダクタに結合する複数のスイッチによって、前記少なくとも１つのプルアップキャパシタの各々を個別に選択することができるプルアップキャパシタと
を備えたことを特徴とするマルチ周波数増幅器。
【請求項１７】
前記駆動トランジスタの前記ドレインと前記負荷キャパシタとの間に結合された分離トランジスタをさらに備えたことを特徴とする請求項１６に記載のマルチ周波数増幅器。
【請求項１８】
前記駆動トランジスタと並列にそれぞれ結合された複数の付加的駆動トランジスタであって、前記駆動トランジスタのゲート電極が可変バイアス電圧を受け取る付加的トランジスタと、
前記駆動トランジスタのドレインと前記負荷キャパシタとの間に結合された複数の分離トランジスタであって、前記複数の分離トランジスタは、ゲート電極制御ラインの回路網に選択的に結合された分離トランジスタと
をさらに備えたことを特徴とする請求項１６に記載のマルチ周波数増幅器。
【請求項１９】
前記可変抵抗は、前記負荷インダクタと並列に結合された複数の負荷トランジスタからなり、前記複数の負荷トランジスタの各々は、制御ラインの第３の回路網の対応する１つに結合されたゲート電極を有することを特徴とする請求項１８に記載のマルチ周波数増幅器。
【請求項２０】
前記可変抵抗は、前記負荷インダクタと並列に結合された複数の負荷トランジスタからなり、前記複数の負荷トランジスタの各々は、制御ラインの第３の回路網の対応する１つに結合されたゲート電極を有することを特徴とする請求項１６に記載のマルチ周波数増幅器。
【請求項２１】
前記少なくとも１つのプルアップキャパシタは、前記プルアップキャパシタの選択に応じて、負荷抵抗および前記負荷インダクタと共に共振回路を形成するよう選択されることを特徴とする請求項１６に記載のマルチ周波数増幅器。
【請求項２２】
前記回路は、８００ＭＨｚまたは１８００ＭＨｚで共振し、前記スイッチはＣＭＯＳ技術により実施されることを特徴とする請求項１９に記載のマルチ周波数増幅器。
【請求項２３】
第１の基準電圧と出力端子との間に結合された駆動回路であって、制御入力端に入力信号を受け入れる駆動回路と、
第２の基準電圧と前記出力端子との間に結合された負荷インダクタと、
前記第１の基準電圧と前記出力端子との間に結合された負荷キャパシタと、
前記負荷インダクタと並列に結合された抵抗とを備え、
前記駆動回路は、複数の異なったコンダクタンス値の中から選択可能なコンダクタンスを有することを特徴とする可変利得増幅器。
【請求項２４】
前記駆動回路は複数の駆動トランジスタを備え、該複数の駆動トランジスタの各々は、前記第１の基準電圧と前記出力端子との間で並列に結合されており、該複数の駆動トランジスタにおける各々の制御電極は、対応する制御ラインの第１のネットワークに結合されていることを特徴とする請求項２３に記載の可変利得増幅器。
【請求項２５】
前記可変利得増幅器は複数の第１のトランジスタをさらに備え、
前記複数の第１のトランジスタの各々は、前記複数の駆動トランジスタにおける対応する第２の電極と前記負荷キャパシタとの間に結合されており、前記複数の第１のトランジスタは、対応する制御ラインの第２のネットワークに結合されており、少なくとも１つの前記駆動トランジスタは、前記制御電極により可変バイアス電圧を入力することを特徴とする請求項２４に記載の可変利得増幅器。
【請求項２６】
前記可変利得増幅器は少なくとも一つのプルアップキャパシタをさらに備え、該プルアップキャパシタは前記負荷インダクタと並列に結合されており、前記抵抗は可変抵抗であることを特徴とする請求項２３に記載の可変利得増幅器。
【請求項２７】
前記可変利得増幅器は複数のプルアップキャパシタをさらに備え、
前記複数のプルアップキャパシタは前記負荷インダクタと並列に結合されており、前記複数のプルアップキャパシタは複数のスイッチにより独立して選択可能であり、該複数のスイッチの各々は、前記プルアップキャパシタの対応する一つを前記負荷インダクタに結合させることを特徴とする請求項２３に記載の可変利得増幅器。
【請求項２８】
前記可変利得増幅器は分離回路をさらに備え、
前記分離回路は前記駆動回路と前記負荷キャパシタとの間に結合されており、前記コンダクタンスは可変コンダクタンスであり、該可変コンダクタンスは、前記入力信号の大きさに基づいて前記複数の異なったコンダクタンス値の中から選択可能とすることにより、前記可変利得増幅器による電力消費を低減させることを特徴とする請求項２３に記載の可変利得増幅器。
【請求項２９】
第１の基準電圧と出力端子との間に結合された駆動回路であって、制御入力端で入力信号を受け入れる駆動回路と、
第２の基準電圧と前記出力端子との間に結合された負荷インダクタと
を備えたことを特徴とする可変利利得増幅器。