【手続補正書】
【提出日】平成18年7月18日(2006.7.18)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
集積回路のパフォーマンスをシミュレートするために寄生抵抗及び容量値を抽出するための方法であって、
集積回路におけるインターコネクションを識別し、
前記識別されたインターコネクションの駆動側における一つ以上のチャネル接続領域に一つ以上のトランジスタを識別し、
前記識別された受信する側に一つ以上のトランジスタを識別し、
前記集積回路のレイアウト全体から、前記識別されたインターコネクションに接続されるレイアウト層を抽出し、
前記抽出されたレイアウト層の各々の前記抽出された寄生抵抗及び容量値を抽出し、且つ、
前記抽出されたレイアウト層の各々の前記抽出された寄生抵抗及び容量値を、前記識別されたインターコネクションの駆動側と前記受信する側における前記識別された一つ以上のトランジスタに関連付ける、
方法。
【請求項２】
前記インターコネクションは、閾値を超える推定遅延に基づいて識別される、
請求項１記載の方法。
【請求項３】
前記推定遅延に基づき、前記集積回路の前記インターコネクションを識別する前記ステップは、
前記集積回路における前記インターコネクションの寄生容量値を抽出し、
前記集積回路における前記インターコネクションの最大抵抗の推定値を計算し、
前記抽出された寄生容量値及び前記最大抵抗の前記推定値を用いて、推定遅延を計算するステップを含む、
請求項２記載の方法。
【請求項４】
前記最大抵抗の前記推定値は、以下の式：
Rest=(intCap*metalRes)/(minMetalCap*minWireWidth)
ただし、Restは、前記最大抵抗の前記推定値
intCapは、前記抽出された寄生容量値
metalResは、前記識別されたインターコネクションの推定される抵抗値
minMetalCapは、前記識別されたインターコネクションの推定される最小容量値
minWireWidthは、前記識別されたインターコネクションの推定される最短の幅、
に等しい、
請求項３記載の方法。
【請求項５】
前記推定遅延は、以下の等式：
Delayest=0.5*Rest*intCap+Rest*Cgate
ただし、Delayestは、前記推定遅延であり、且つ、Cgateは、前記識別されたインターコネクションに接続される各トランジスタの各ゲートの推定総容量、
に等しい、
請求項４記載の方法。
【請求項６】
前記インターコネクションは、前記インターコネクションを通じて閾値を超えて流れる推定電流に基づき識別される、
請求項１記載の方法。
【請求項７】
簡略化されたネットリストを生成するために、前記集積回路のトランジスタのネットリストから、前記識別されたインターコネクションの駆動側と前記識別されたインターコネクションの受信する側における前記識別された一つ以上のトランジスタを選択するステップを含む、
請求項１記載の方法。
【請求項８】
前記抽出されたレイアウト層の各々の前記抽出された抵抗及び容量値は、前記簡略化されたネットリストの前記識別されたインターコネクションの駆動側と前記識別されたインターコネクションの受信する側における前記識別された一以上のトランジスタに関連付けられる、
請求項７記載の方法。
【請求項９】
遅延とエレクトロマイグレーションのうち、少なくとも一つ以上をテストするための解析を実行するステップを更に含む、
請求項１記載の方法。
【請求項１０】
集積回路のパフォーマンスをシミュレートするために寄生抵抗及び容量値を抽出するための読み出し可能媒体マシンに実施されるコンピュータプログラム製品であって、
前記プログラムが、
集積回路におけるインターコネクションを識別し、
前記識別されたインターコネクションの駆動側の一つ以上のチャネル接続される領域において一つ以上のトランジスタを識別し、
前記識別されたインターコネクションの受信側において一つ以上のトランジスタを識別し、
前記集積回路のレイアウト全体から、前記識別されたインターコネクションに接続されるレイアウト層を識別し、
前記抽出されたレイアウト層の各々の寄生抵抗及び容量値を抽出し、且つ、
前記抽出されたレイアウト層の各々の前記抽出された寄生抵抗及び容量値を前記識別されたインターコネクションの前記駆動側と前記受信する側の前記一つ以上のトランジスタに関連付けるステップを含む、
コンピュータプログラム製品。
【請求項１１】
前記インターコネクションは、閾値を超える推定遅延に基づき、識別される、
請求項１０記載のコンピュータプログラム製品。
【請求項１２】
前記推定遅延に基づき、前記集積回路の前記インターコネクションを識別する前記プログラミングステップは、
前記集積回路における前記インターコネクションの寄生容量値を抽出し、
前記集積回路における前記インターコネクションの最大抵抗の推定値を計算し、
前記抽出された寄生容量値及び前記最大抵抗の前記推定値を用いて、推定遅延を計算するステップを含む、
請求項１１記載のコンピュータプログラム製品。
【請求項１３】
前記最大抵抗の前記推定値は、以下の式：
Rest=(intCap*metalRes)/(minMetalCap*minWireWidth)
ただし、Restは、前記最大抵抗の前記推定値
intCapは、前記抽出された寄生容量値
metalResは、前記識別されたインターコネクションの推定される抵抗値
minMetalCapは、前記識別されたインターコネクションの推定される最小容量値
minWireWidthは、前記識別されたインターコネクションの推定される最短の幅、
に等しい、
請求項１２記載のコンピュータプログラム製品。
【請求項１４】
前記推定遅延は、以下の等式：
Delayest=0.5*Rest*intCap+Rest*Cgate
ただし、Delayestは、前記推定遅延であり、且つ、Cgateは、前記識別されたインターコネクションに接続される各トランジスタの各ゲートの推定総容量、
に等しい、
請求項１３記載のコンピュータプログラム製品。
【請求項１５】
前記インターコネクションは、前記インターコネクションを通じて閾値を超えて流れる推定電流に基づき識別される、
請求項１０記載のコンピュータプログラム製品。
【請求項１６】
簡略化されたネットリストを生成するために、前記集積回路のトランジスタのネットリストから、前記識別されたインターコネクションの駆動側と前記識別されたインターコネクションの受信する側における前記識別された一つ以上のトランジスタを選択するステップを含む、
請求項１０記載のコンピュータプログラム製品。
【請求項１７】
前記抽出されたレイアウト層の各々の前記抽出された寄生抵抗及び容量値は、前記簡略化されたネットリストの前記識別されたインターコネクションの駆動側と前記識別されたインターコネクションの受信する側における前記識別された一以上のトランジスタに関連付けられる、
請求項１６記載のコンピュータプログラム製品。
【請求項１８】
遅延とエレクトロマイグレーションのうち、少なくとも一つ以上をテストするための解析を実行するステップを更に含む、
請求項１０記載のコンピュータプログラム製品。
【請求項１９】
集積回路のパフォーマンスをシミュレートするために寄生抵抗及び容量値を抽出するためのコンピュータプログラムを記録するよう動作可能なメモリユニットと、
前記メモリユニットに結合されるプロセッサと、を含み、
前記プロセッサは、前記コンピュータプログラムに対応して、
前記集積回路のインターコネクションを識別するために動作可能な回路、
前記識別されたインターコネクションの駆動側に一つ以上のチャネル接続される領域に一つ以上のトランジスタを識別するよう動作可能である回路、
前記識別されたインターコネクションの受信する側に一つ以上のトランジスタを識別するために動作可能である回路、
前記集積回路のレイアウト全体から前記識別されたインターコネクションに接続されるレイアウト層を抽出するために動作可能な回路、
前記抽出されたレイアウト層の各々の寄生抵抗及び容量値を抽出するために動作可能な回路、
前記抽出されたレイアウト層の各々の前記抽出された寄生抵抗及び容量値を、前記識別されたインターコネクションの駆動側と前記識別されたインターコネクションの受信する側における前記識別された一つ以上のトランジスタに関連付けるために動作可能な回路を含む、
システム。
【請求項２０】
前記インターコネクションは、閾値を超える推定遅延に基づき、識別される、
請求項１９記載のシステム。
【請求項２１】
前記推定遅延に基づき識別される前記集積回路の前記インターコネクションを識別するために動作可能な回路であり、
前記集積回路における前記インターコネクションの寄生容量値を抽出するために動作可能な回路、
前記集積回路における前記インターコネクションの最大抵抗の推定値を計算するために動作可能な回路、
前記抽出された寄生容量値と前記最大抵抗の推定値を用いて前記推定遅延を計算するために動作可能な回路を含む、
請求項２０記載のシステム。
【請求項２２】
前記最大抵抗の前記推定値は、以下の式：
Rest=(intCap*metalRes)/(minMetalCap*minWireWidth)
ただし、Restは、前記最大抵抗の前記推定値
intCapは、前記抽出された寄生容量値
metalResは、前記識別されたインターコネクションの推定される抵抗値
minMetalCapは、前記識別されたインターコネクションの推定される最小容量値
minWireWidthは、前記識別されたインターコネクションの推定される最短の幅、
に等しい、
請求項２１記載のシステム。
【請求項２３】
前記推定遅延は、以下の等式：
Delayest=0.5*Rest*intCap+Rest*Cgate
ただし、Delayestは、前記推定遅延であり、且つ、Cgateは、前記識別されたインターコネクションに接続される各トランジスタの各ゲートの推定総容量、
に等しい、
請求項２２記載のシステム。
【請求項２４】
前記インターコネクションは、前記インターコネクションを通じて閾値を超えて流れる推定電流に基づき識別される、
請求項１９記載のシステム。
【請求項２５】
前記プロセッサは更に、
簡略化されたネットリストを生成するために、前記集積回路のトランジスタのネットリストから、前記識別されたインターコネクションの駆動側と前記識別されたインターコネクションの受信する側における前記識別された一つ以上のトランジスタを選択するために動作可能な回路を含む、
請求項１９記載のシステム。
【請求項２６】
前記抽出されたレイアウト層の各々の前記抽出された寄生抵抗及び容量値を、前記簡素化されたネットリストの前記識別されたインターコネクションの駆動側と前記識別されたインターコネクションの受信する側における前記識別された一つ以上のトランジスタに関連付ける、
請求項２５記載のシステム。
【請求項２７】
前記プロセッサは更に、
遅延とエレクトロマイグレーションのうち、少なくとも一つ以上をテストするための解析を実行するために動作可能な回路を含む、
請求項１９記載のシステム。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正の内容】
【００１７】
ステップ２０２において、集積回路におけるインターコネクションの各々の最大抵抗の推定値が、計算され得る。一実施形態において、集積回路におけるインターコネクションの各々の最大抵抗の推定値は、以下の等式を用いて計算され得る。
Rest＝(intCap*metalRes)/(minMetalCap*minWireWidth)    (式１)
ここで、Restは、インターコネクションの推定される最大抵抗であり、intCapは、ステップ２０１において取得される接続の抽出される寄生容量値であり、metalResは、インターコネクションの推定される抵抗率であり、minMetalCapは、推定されるインターコネクションの最小容量値であり、及びminWireWidthは、インターコネクションの推定される最短の幅である。インターコネクションの推定される抵抗率、最小の容量値、最短の幅が、製造プロセスから受けられる抵抗率、容量値、及びインターコネクションの幅の値によって取得することができる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正の内容】
【００２１】
インターコネクションの抵抗は、以下の等式を用いて推定され得る。
Rest＝(maxDist*metalRes)/minWireWidth      (式4)
ただし、Restは、インターコネクションの推定抵抗であり、metalResは、インターコネクションの推定抵抗率であり、及びminWireWidthは、インターコネクションの推定最短の幅である。