【事件の表示】
　特願２０００−２８４２４５「容量性素子の駆動方法及び駆動装置」拒絶査定不服審判事件〔平成１４年　３月２９日出願公開、特開２００２−　９４３６４〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯・本願発明
　本願は、平成１２年９月１９日の出願であって、平成２１年１２月１４日付けで拒絶理由が通知され、平成２２年２月２２日付けで手続補正がなされ、平成２２年５月１７日付けで拒絶査定がなされ、これに対し、平成２２年８月２５日に拒絶査定に対する審判請求がなされたものである。
　本願の請求項１に係る発明（以下、「本願発明」という。）は、平成２２年２月２２日付けの手続補正により補正された特許請求の範囲の請求項１に記載された事項により特定される次のとおりのものである。
　「容量性素子の静電容量の両極を駆動制御してその容量性素子を充、放電動作する場合に、充電時には、先ず高インピーダンスの通電路で充電してその後に低インピーダンスの通電路で充電し、放電時には、先ず高インピーダンスの通電路で放電してその後に低インピーダンスの通電路で放電することを特徴とする容量性素子の駆動方法。」
　
２．引用例発明
　これに対して、原審の拒絶理由に引用された特開昭６２−４８８０６号公報（以下、「引用例」という。）には、図面とともに以下の記載がある。
　
　「〔実施例〕
　次に、本発明の実施例について図面を参照して説明する。
　第１図は本発明の第１の実施例を示す回路図である。
　第１図において、第１の回路１は電流増幅率の異った複数個のＰ型トランジスタ２ａ，２ｂ・・・・・・２ｎで構成され、前記の各Ｐ型トランジスタ２ａ，２ｂ・・・・・・２ｎのドレイン端子は共に電源端子３に、ソース端子は共に出力端子４にそれぞれ接続されている。第２の回路５は、電流増幅率が異なり、第１の回路ｌのＰ型トランジスタ２ａ，２ｂ・・・・・・２ｎと同数のＮ型トランジスタ６ａ，６ｂ・・・・・・６ｎで構成され、前記の各Ｎ型トランジスタ６ａ，６ｂ・・・・・・６ｎのドレイン端子は共に出力端子４に、ソース端子は共にアース端子７にそれぞれ接続されている。第１の回路１のＰ型トランジスタ２ａ，２ｂ・・・・・・２ｎをオン・オフさせるための第１の入力信号ＶＩＮ１の入力端子８と第１の回路１のＰ型トランジスタ２ａ，２ｂ・・・・・・２ｎの各ゲート端子との間、および第２の回路５のＮ型トランジスタ６ａ，６ｂ・・・・・・６ｎを第１の回路１の各トランジスタのオン・オフとは逆の関係にオフ・オンさせるための第２の入力信号ＶＩＮ２の入力端子９と第２の回路５のＮ型トランジスタ６ａ，６ｂ・・・・・・６ｎの各ゲート端子との間には、それぞれ遅延回路１０ａ，１０ｂ、・・・・・・１０ｎ，１１ａ，１ｌｂ，・・・・・・１１ｎが次の構成と条件で接続されている。
（イ）第１の回路１側に接続されている遅延回路１０ａ，１０ｂ，・・・・・・１０ｎの出力波形は、高レベルかう低レベルへの下降ステップのタイミングは同時であり、低レベルから高レベルへの上昇ステップのタイミングは少しづつずれるよう遅延量を変えて構成されている。
（ロ）第２の回路５側に接続されている遅延回路１１ａ，１１ｂ，・・・・・・ｌｌｎの出力波形は、低レベルから高レベルへの下降ステップのタイミングは同時であり、高レベルから低レベルへの上昇ステップのタイミングは少しづつずれるよう遅延量を変えて構成されている。
（ハ）トランジスタの電流増幅率の大小と対応し、遅延量の長短が対応するように接続する。
　上記各遅延回路は、トランジスタ，抵抗素子，容量素子，ダイオード等を組合わせることにより容易に構成することができる。
　第２図は本発明の第２の実施例を示す回路図である。
　第２の実施例は、第１の実施例に比較すると、第１の回路ｌおよび第２の回路５が、それぞれ２個のトランジスタで構成された最も簡単な実施例であり、また遅延回路も、第１図に示されるようにそれぞれの入力端子から個別に分離された回路でなく、一部の回路を共用し、しかも入力信号端子も共用している。第１の回路１側に接続されている遅延回路２０は信号の上昇時間が早く、下降時間が遅い波形を作る波形酸形回路２０ｃと、２つのトランジスタの電流増幅率が共に中程度であルインバータ２０ａと２つのトランジスタのうちアース側に接続されたトランジスタの電流増幅率が大であり他方が小であるインバータ２０ｂとから構成されている。従って、インバータ２０ｂの出力信号はインバータ２０ａの出力信号と比較すると、下降ステップのタイミングは同時で上昇ステップのタイミングがわずかに遅れた波形となる。一方、第２の回路５側に接続されている遅延回路２１は、信号の上昇時間が遅く、下降時間が早い波形を作る波形成形回路２１ｃと、２つのトランジスタの電流増幅率が共に中程度であるインバータ２１ａと、２つのトランジスタのうちアース側に接続されたトランジスタの電流増幅率が小であり、他方が大であるインバータ２１ｂとから構成されている。従って、インバータ２１ｂの出力信号は、インバータ２１ａの出力信号と比較すると上昇ステップのタイミングは同時であり、下降ステップのタイミングがわずかに遅れた波形となる。
　次に第１．第２の実施例の動作について説明する。
　第３図は、トランジスタの過渡状態と過渡電流を示す波形図である。第３図において、上段は第１の回路１および第２の回路５のそれぞれについてトランジスタ全体を一つのトランジスタに置き換えた場合のトランジスタのオン・オフの状態を示す波形図、中段は電源喘子３から各トランジスタを通してアース端子へ流れる過渡電流ＩＴの波形図、下段は容量性負荷の場合にその容量成分に充放電される過渡電波Ｉｃの波形図を示す。
　第１図および第２図で説明したように、第１，第２の何れの実施例においても第１の回路１および第２の回路５の各トランジスタのターンオンするタイミングを電流増幅率の小さいものから順次わずかづつ遅らせてターンオンさせるように構成されているので、ターンオン・ターンオフの過渡時における電源端子３から第１の回路１および第２の回路５の各トランジスタを通してアース端子７に流れる過渡電流ＩＴの波形は、立上りがゆるやかで、しかも最高値は従来の回路に比較して大増に低減された波形となり、また容量性負荷の場合ターンオン側トランジスタを通して容量成分へ充放電される過渡電流Ｉｃの波形も、同様に立上りがゆるやかで最高値が大幅に低減された波形となる。」（２頁左下欄１６行〜３頁右下欄１５行）
　
　引用例は、トランジスタからなる出力回路により容量性負荷を充放電することに関するものである。
　引用例の上記記載のうち、特に第２図に示される第２実施例、及び第３図の波形図によれば、
　「容量性負荷を駆動制御してその容量性負荷を充、放電動作する場合に、充電時には、先ず電流増幅率の小さなトランジスタをターンオンさせて充電し、その後に電流増幅率の大きなトランジスタをターンオンさせて充電し、放電時には、先ず電流増幅率の小さなトランジスタをターンオンさせて放電してその後に電流増幅率の大きなトランジスタをターンオンさせて放電する容量性負荷の駆動方法。」
の発明（以下、「引用例発明」という。）が開示されていると認めることができる。
　
３．対比
　本願発明と引用例発明とを対比する。
　引用例発明の「容量性負荷」は、本願発明の「容量性素子の静電容量」に相当する。
　引用例発明の「電流増幅率の小さなトランジスタ」は「ターンオン」すると、「高インピーダンスの通電路」となることは技術的に自明である。
　同様に、引用例発明の「電流増幅率の大きなトランジスタ」は「ターンオン」すると、「低インピーダンスの通電路」となることも技術的に自明である。
　　
　したがって、両者は、
　「容量性素子の静電容量を駆動制御してその容量性素子を充、放電動作する場合に、充電時には、先ず高インピーダンスの通電路で充電してその後に低インピーダンスの通電路で充電し、放電時には、先ず高インピーダンスの通電路で放電してその後に低インピーダンスの通電路で放電する容量性素子の駆動方法。」
である点で一致し、以下の点で相違する。
　
［相違点］
　容量性素子の駆動について、本願発明は、「静電容量の両極」を駆動制御するものであるのに対して、引用例発明は、「静電容量の両極」を駆動制御することは特定されていない点。
　
４．当審の判断
　上記相違点について検討する。
　容量性素子を駆動する場合に、容量性素子である静電容量の両極を駆動制御することは、原審の拒絶理由に引用された特開昭５９−２２４３５６号公報（第１図、第２図）、及び特開平２−２９７９８３号公報（第３図）に示されているように周知事項と認められる。
　したがって、引用例発明の容量性素子の駆動について、「静電容量の両極」を駆動制御することは当業者が容易に想到し得たものというべきである。
　
　そして、本願発明の作用効果も、引用例発明及び周知事項から当業者が予測できる範囲のものである。
　
５．むすび
　したがって、本願発明は、引用例発明及び周知事項に基づいて、当業者が容易に発明をすることができたものであるので、特許法第２９条第２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。