【事件の表示】
　特願２００６−１８６９６０「データ駆動回路ならびにこれを利用した発光表示装置及びその駆動方法」拒絶査定不服審判事件〔平成１９年５月１７日出願公開、特開２００７−１２２０１２〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　この審判事件に関する出願（以下、「本願」という。）は、２００５年（平成１７年）１０月２５日に大韓民国でされた特許出願に基づくパリ条約の優先権を主張して、平成１８年７月６日にされた出願である。そして、平成２２年３月１日付けの手続補正により明細書及び特許請求の範囲についての補正がされ、平成２２年８月３１日付けで拒絶査定がされた。査定の謄本は、平成２２年９月７日に送達され、これに対して、平成２３年１月７日に拒絶査定不服審判が請求された。
　
２．本願の発明
　本願の請求項１から１３までのそれぞれに係る発明は、平成２２年３月１日付けの手続補正により補正された特許請求の範囲の請求項１から１３までのそれぞれに記載された事項によって特定されるとおりのものである。特に、請求項１に係る発明（以下、「本願発明」という。）は、以下のとおりのものである。
　
「【請求項１】
　データを保存するために複数のホルディングラッチを備えるホルディングラッチ部と、
　前記データの供給を受けてデータ信号を生成するための複数のデジタル−アナログ変換部を備える信号生成部と、
　前記ホルディングラッチ部と前記信号生成部との間に設置される第１スイッチング部と、
　前記信号生成部に接続されて前記データ信号をデータ線に伝達するための第２スイッチング部と、を具備し、
　前記第１スイッチング部は、現フレームの間、前記それぞれのホルディングラッチと前記それぞれのデジタル−アナログ変換部とを直前フレームと異なるように接続させるものであり、
　前記信号生成部は、前記ホルディングラッチよりも少なくとも一つ多い前記デジタル−アナログ変換部を備えており、
　前記第１スイッチング部は、直前フレームの間、前記データを第１方向にシフトさせ、前記現フレームの間、前記データをシフトさせないことを特徴とするデータ駆動回路。」
　
３．原査定の拒絶の理由
　原査定は、本願の優先日前に頒布された刊行物１から５までを引用しており、その拒絶の理由は、本願の請求項１から１３までのそれぞれに係る発明は、いずれも、刊行物１及び２のそれぞれに記載された発明と、例えば刊行物３から５までに記載された周知技術とに基づき、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができないというものである。
　
　　刊行物１：特開２００３−２５５８８０号公報
　　刊行物２：特開２００１−２４２８３９号公報
　　刊行物３：特開２００３−１４０６１４号公報
　　刊行物４：特開２００４−２７２１９１号公報
　　刊行物５：特開２００３−１９５８１２号公報
　
４．刊行物１に記載された事項・引用発明１
（１）刊行物１に記載された事項
　刊行物１には、以下の事項が図面とともに記載されている。
　
ア．段落０００１から０００７まで
「【０００１】
【発明の属する技術分野】本発明は、半導体集積回路及びその駆動方法の技術に関する。また、本発明の半導体集積回路を備えた駆動回路部と画素部を備えた発光装置に関する。特に、本発明の半導体集積回路を駆動回路部の信号線駆動回路に適応した、マトリクス状に複数の画素が配置され、各画素にスイッチング素子及び発光素子が配置されたアクティブマトリクス型の発光装置に関する。
　【０００２】
【従来の技術】…（略）…特に発光素子を用いた発光装置は動画表示に適した速い応答速度、低電圧、低消費電力駆動などの特徴を有しているため、新世代の携帯電話や携帯情報端末（ＰＤＡ）をはじめ、幅広い用途が見込まれ、次世代ディスプレイとして大きく注目されている。
　【０００３】発光素子の１つとして有機発光ダイオード…（略）…があり、陽極と、陰極と、前記陽極と前記陰極との間に有機化合物層が挟まれた構造を有している。…（略）…
　【０００４】…（略）…
　【０００５】…（略）…
　【０００６】また発光素子を用いた発光装置に入力する信号の種類によって分類することができ、そのうちの１つとして、電流入力方式が提案されている。この電流入力方式は、発光素子を駆動するＴＦＴの特性に左右されず、発光素子に流れる電流の大きさを制御することが可能であるとされている。
　【０００７】電流入力方式は、上述のアナログ階調方式及びデジタル階調方式の両方が適用される。電流入力方式は、画素に入力するビデオ信号が電流である方式であり、入力したビデオ信号（電流）に応じた電流を発光素子に流すことにより、発光素子の輝度を制御する方式である。」
　
イ．段落００１６から００２１まで
「【００１６】電流入力方式を適用した発光装置では、ビデオ信号に応じた信号電流を正確に画素に入力する必要がある。しかしながら、信号電流を画素に入力する役目を担う駆動回路…（略）…をポリシリコントランジスタで形成すると、結晶成長方向や結晶粒界における欠陥、積層された膜厚の不均一性や膜のパターニング精度に起因して、その特性にバラツキが生じるため、該信号電流にもバラツキが生じてしまい、その結果、表示した画像にムラが生じてしまう。
　【００１７】つまり電流入力方式を適用した発光装置では、画素に信号電流を入力する駆動回路を構成するトランジスタの特性バラツキの影響を抑制する必要がある。すなわちすなわち画素及び駆動回路の両方を構成するの両方を構成するトランジスタの特性バラツキの影響を抑制する必要がある。すなわち、ポリシリコントランジスタはバラツキが大きいため、正確な信号電流を生成することが難しく、表示が縦スジだらけになってしまう。
　【００１８】本発明は上記の問題点を鑑みてなされたものである。そこで本発明は電流源回路の各電流源におけるトランジスタ特性のバラツキの影響を抑制し、トランジスタの特性に左右されない、半導体集積回路及び半導体集積回路の駆動方法を提供する。また、本発明の半導体集積回路を備えた駆動回路部と画素部を備えた発光装置を提供する。特に、本発明の半導体集積回路を駆動回路部の信号線駆動回路に適応した、マトリクス状に複数の画素が配置され、各画素にスイッチング素子及び発光素子が配置されたアクティブマトリクス型の発光装置を提供する。また、本発明は画素部と駆動回路部との素子をポリシリコン薄膜トランジスタで形成し、画素部と駆動回路部とが同一基板上に一体形成された発光装置を提供する。
　【００１９】なお、電流源回路は１以上の電流源からなり、電流源は１以上のトランジスタを有する。また、一定の電流を供給する電流源を定電流源と呼ぶこともある。
　【００２０】
【課題を解決するための手段】本発明の半導体集積回路は、信号線と、前記信号線へ入力される電流を出力する電流源回路と、前記信号線に接続される電流源回路を一定期間ごとに切り換える手段（以下、単に切り換え手段という。この切り換え手段はスイッチング機能を有する回路を複数有して構成しているため、切り換え回路ともいう。）と、を有することを特徴とする。
　【００２１】本発明の切り換え手段により、電流源回路から出力される電流がばらついていても、信号線に接続される電流源回路が切り換わり、それにともない信号線へ入力される電流が一定期間ごとに切り換わるため、発光素子に流れる電流、つまり輝度が時間的に均一化されたように見え、表示ムラを解消することができ、トランジスタの特性のバラツキに左右されない発光装置を提供できる。」
　
ウ．段落００２６
「【００２６】本発明は、この一定期間内において切り換わる期間が非常に短いため、電流源の特性のちがい、つまり電流源から供給される電流がばらついても、人間の目には表示が均一化してみえる。」
　
エ．段落００２８
「【００２８】また、関数をもちいて本発明を一般化すると、ｍ本の信号線Ｓ１、Ｓ２、・・・、Ｓｍと、ｉ個の電流源Ｃ１、Ｃ２、・・・、Ｃｉとを有する電流源回路と、ｎ個の切り換えユニットＵ１、Ｕ２、・・・、Ｕｎを含む切り換え手段とを有する半導体集積回路であって、前記ｎ個の切り換えユニットはそれぞれ前記ｉ個の電流源のうちｊ個の電流源と接続され、Ｍ番目の前記信号線ＳＭはＮ番目の前記切り換えユニットＵＮと接続され、前記切り換えユニットＵＮは関数Ｆｋ（ｘ）（ｋ＝１〜ｊ、ｘ＝１〜ｎ）を満たすＦ１（Ｎ）番目の電流源、Ｆ２（Ｎ）番目の電流源、Ｆ３（Ｎ）番目の電流源、・・・、Ｆｊ（Ｎ）番目の電流源と接続される構成を特徴とする。」
　
オ．段落００３１
「【００３１】このように、本発明は各切り換えユニットにおいて電流源を共有することができるため、ある信号線と隣接する信号線とで境界が生じず、すべての信号線が同じように平均化される。結果、表示画面のいずれの部分においても境界が生じず、表示のスジや輝度ムラのない発光装置を提供できる。」
　
カ．段落００３８から００４０まで
「【００３８】次に図２にアナログスイッチ（またはトランスファーゲイトともいう）を備えた切り換え手段の構成を示す。…（略）…トランジスタ線Ｔｒ（ｉ）〜Ｔｒ（ｉ＋５）のドレイン電極は信号線Ｓ（ｍ）〜Ｓ（ｍ＋５）と接続する。ただし、１つの信号線は３つの電流源と接続することができるようになっている。つまりスイッチング機能により３つの電流源のいずれかを選択することができる。
　【００３９】…（略）…
　【００４０】この接続を上記本発明の接続を一般化するため関数を用いて表すと、ｉ＝３であるとき、前記電流源はＦ１（Ｎ）＝Ｎ＋ａ、Ｆ２（Ｎ）＝Ｎ＋ｂ、Ｆ３（Ｎ）＝Ｎ＋ｃ、（但しａ、ｂ、ｃは整数でありかつａ≠ｂ≠ｃ）を満たすように設定され、ａ＝−１、ｂ＝０、ｃ＝１であると表すことができる。」
（なお、段落００４０の「ｉ＝３であるとき」は、「ｊ＝３であるとき」の誤りである。）
　
キ．段落００４９から００５３まで
「【００４９】ここで本発明の信号線駆動回路の切り換える期間について、図４のタイミングチャートを示して説明する。図４のＦ１〜Ｆ３はフレーム期間であり、発光装置が１画像を表示する期間を示すものである。なお１フレーム期間は、通常、人間の目がちらつきを感じない様に、１／６０秒程度に設定されている。…（略）…
　【００５０】第１のフレーム期間Ｆ１に設けられる…（略）…切り換え期間では、配線Ａ（ｌ）及びＡ（ｌ）ｂに接続されるアナログスイッチが導通状態となり、該導通されたアナログスイッチと接続するトランジスタからの電流が信号線へ入力される。そのため、導通状態となるアナログスイッチは各切り換えユニットに１つだけである。
　【００５１】第２のフレーム期間Ｆ２に設けられる…（略）…切り換え期間では、配線Ａ（ｌ＋１）及びＡ（ｌ＋１）ｂに接続されるアナログスイッチが導通状態となり、該導通されたアナログスイッチと接続するトランジスタからの電流が信号線へ入力される。
　【００５２】第３のフレーム期間Ｆ３に設けられる…（略）…切り換え期間では、配線Ａ（ｌ＋２）及びＡ（ｌ＋２）ｂに接続されるアナログスイッチが導通状態となり、該導通されたアナログスイッチと接続するトランジスタからの電流が信号線へ入力される。
　【００５３】このフレーム期間Ｆ１〜Ｆ３を繰り返すことにより、切り換え手段は信号線Ｓ（ｍ）〜Ｓ（ｍ＋５）に流れる電流を順に切り換えることができる。」
　
ク．段落００５５から００５９まで
「【００５５】次に、電流源にＤＡ変換機能を持たせた場合について説明する。例えば３ビットのデジタルビデオ信号に対して、８階調のアナログ値を持つ電流を出力する場合で説明する。
　【００５６】図５は、上記のような電流源回路の具体的な回路構成を示している。図５に示すように、電流源はそれぞれ３つのトランジスタＴｒ１（ｉ）、Ｔｒ２（ｉ）、Ｔｒ３（ｉ）を有している。そして３つのトランジスタＴｒ１（ｉ）、Ｔｒ２（ｉ）、Ｔｒ３（ｉ）のＷ（ゲート幅）／Ｌ（ゲート長）は＝１：２：４としておけば、同じゲート電圧が加わっている場合、トランジスタＴｒ１（ｉ）、Ｔｒ２（ｉ）、Ｔｒ３（ｉ）を流れる電流は１：２：４となる。つまり電流源から供給される電流は１：２：４となり、２３＝８段階で電流の大きさを制御することができる。そうすると電流源回路は、３ビットのデジタルビデオ信号に対して、８階調のアナログ値を持つ電流を出力することが出来る。
　【００５７】なお、トランジスタＴｒ１（ｉ）、Ｔｒ２（ｉ）、Ｔｒ３（ｉ）のうちのどれがオン状態になり、どれがオフ状態になるかは各ゲートに加える電圧を制御すればよい。それにより、電流源Ｃ（ｉ）〜Ｃ（ｉ＋５）が出力する電流値を制御することができる。ただし、切り換え手段により、電流源Ｃ（ｉ）〜Ｃ（ｉ＋５）の電流がそれぞれ、Ｓ（ｍ）〜Ｓ（ｍ＋５）のどれに入力されるかはかわってくる。従ってそれにあわせて、電流源Ｃ（ｉ）〜Ｃ（ｉ＋５）のトランジスタＴｒ１（ｉ）、Ｔｒ２（ｉ）、Ｔｒ３（ｉ）に加える電圧も切り換えておく必要がある。
　【００５８】…（略）…
　【００５９】上述した本発明の信号線駆動回路を用いた発光装置では、画素の表示ムラが視覚的に低減された、均一で表示ムラのない表示を提供する発光装置を得ることができる。外付け回路を用いて信号線に入力する場合においても、本発明を外付け回路に適用することにより、均一で表示ムラのない画素を提供することができる。」
　
ケ．段落００７０から００７３まで
「【００７０】また、本発明の電流源と信号線との接続関係は、信号線が接続する電流源は３つに限るものではない。図１０には一つの切り換えユニットにおいて、電流源が５本接続される例を示す。
　【００７１】図１０には、電流源Ｃ（ｉ）〜Ｃ（ｉ＋６）と信号線Ｓ（ｍ）〜Ｓ（ｍ＋６）とが切り換え手段を介して接続される。この切り換え手段における切り換えユニットも同様に５つの端子とスイッチを有する構成で記載する。
　【００７２】…（略）…
　【００７３】この接続を上記本発明の接続を一般化するため関数を用いて表すと、ｉ＝５であるとき、前記電流源はＦ１（Ｎ）＝Ｎ＋ａ、Ｆ２（Ｎ）＝Ｎ＋ｂ、Ｆ３（Ｎ）＝Ｎ＋ｃ、Ｆ４（Ｎ）＝Ｎ＋ｄ、Ｆ５（Ｎ）＝Ｎ＋ｅ、（但しａ、ｂ、ｃ、ｄ、ｅは整数でありかつａ≠ｂ≠ｃ≠ｄ≠ｅ）を満たし、ａ＝−２、ｂ＝−１、ｃ＝０、ｄ＝１、ｅ＝２を満たすと表すことができる。」
（なお、段落００７３の「ｉ＝５であるとき」は、「ｊ＝５であるとき」の誤りである。）
　
コ．図４
　図４には、１フレーム期間が経過するたびに信号線駆動回路の切り換えが行われることを表すタイミングチャートが示されている。
　
サ．図５
　図５には、ＤＡ変換機能を有する電流源Ｃ（ｉ）〜Ｃ（ｉ＋５）と信号線Ｓ（ｍ）〜Ｓ（ｍ＋５）とが切り換え手段を介して接続された半導体集積回路が示されている。そして、各信号線は、切り換え手段の切り換えにより、当該各信号線に対応する、互いに隣り合う３つの電流源のいずれかと接続されることが理解できる。
　
（２）引用発明１
　図５に示された半導体集積回路は、切り換え手段により、電流源Ｃ（ｉ）〜Ｃ（ｉ＋５）の電流がそれぞれ信号線Ｓ（ｍ）〜Ｓ（ｍ＋５）のどれに入力されるのかが変わるので、それに合わせて電流源Ｃ（ｉ）〜Ｃ（ｉ＋５）のトランジスタＴｒ１（ｉ）、Ｔｒ２（ｉ）、Ｔｒ３（ｉ）に加える電圧も切り換える必要がある（段落００５７、上記４．（１）ク．参照）。ここで、トランジスタＴｒ１（ｉ）、Ｔｒ２（ｉ）、Ｔｒ３（ｉ）に加える電圧とは、ＤＡ変換機能を有する電流源Ｃ（ｉ）〜Ｃ（ｉ＋５）に供給される３ビットのデジタルビデオ信号のことである（段落００５５及び００５６、上記４．（１）ク．参照）から、電流源Ｃ（ｉ）〜Ｃ（ｉ＋５）の入力側に、もう一つの切り換え手段（以下、「デジタル信号切り換え手段」という。）が設けられていることは明らかである。
　以上の事項を総合すると、刊行物１には、以下の発明（以下、「引用発明１」という。）が記載されている。
　
「３ビットのデジタルビデオ信号の供給を受けて８階調のアナログ値を持つ電流を出力するためのＤＡ変換機能を有する複数の電流源と、
　前記複数の電流源の入力側に設けられるデジタル信号切り換え手段と、
　前記複数の電流源に接続されて前記８階調のアナログ値を持つ電流を信号線に入力する複数の切り換えユニットを含む切り換え手段と、を具備し、
　前記デジタル信号切り換え手段は、前記切り換え手段によって、各信号線が、前記複数の電流源のうち、当該各信号線に対応する互いに隣り合う３つの電流源のいずれに接続されるかが、１フレーム期間ごとに変わるのに合わせて、前記複数の電流源のそれぞれに供給される３ビットのデジタルビデオ信号を切り換えるものである
信号線駆動回路用半導体集積回路。」
　
５．刊行物２に記載された事項・引用発明２
（１）刊行物２に記載された事項
　刊行物２には、以下の事項が図面とともに記載されている。
　
ア．段落０１５７から０１７１まで
「【０１５７】図１５は、本実施例のアクティブマトリクス型液晶表示装置の概略ブロック図である。８０１はソース信号線駆動回路であり、８０２はゲート信号線駆動回路である。８０３は画素部である。
　【０１５８】ソース信号線駆動回路８０１は、シフトレジスタ回路８０１−１、ラッチ回路１（８０１−２）、ラッチ回路２（８０１−３）、セレクタ回路１（８０１−４）、Ｄ／Ａ変換回路８０１−５、セレクタ回路２（８０１−６）を有している。その他、バッファ回路やレベルシフト回路（いずれも図示せず）を有していても良い。また、ＤＡＣ８０１−５にレベルシフト回路が含まれていても良い。
　【０１５９】…（略）…
　【０１６０】…（略）…
　【０１６１】画素部８０３は、複数の画素を有している。各画素には画素ＴＦＴが配置されており、各画素ＴＦＴのソース領域にはソース信号線が、ゲート電極にはゲート信号線が電気的に接続されている。また、各画素ＴＦＴのドレイン領域には画素電極が電気的に接続されている。各画素ＴＦＴは、各画素ＴＦＴに電気的に接続された画素電極への映像信号（アナログ信号）の供給を制御している。各画素電極に映像信号（アナログ信号）が供給され、各画素電極と対向電極との間に挟まれた液晶に電圧が印加され液晶が駆動される。
　【０１６２】ソース信号線側駆動回路８０１の動作について説明する。シフトレジスタ回路８０１−１にクロック信号（ＣＫ）、スタートパルス（ＳＰ）が入力される。シフトレジスタ回路８０１−１は、これらのクロック信号（ＣＫ）およびスタートパルス（ＳＰ）に基づきタイミング信号を順に発生させ、ラッチ回路１（８０１−２）へタイミング信号を順次供給する。
　【０１６３】ラッチ回路１（８０１−２）は、それぞれｓビットのデジタル分割ビデオ信号からなるｍ個の分割ビデオ信号を処理するラッチ回路を有している。ラッチ回路１（８０１−２）は、前記タイミング信号が入力されると、図１３に示したバッファ回路７０９から供給される分割ビデオ信号を、ｍ個づつ順次取り込み、保持する。
　【０１６４】ラッチ回路１（８０１−２）の全てのステージのラッチ回路に分割ビデオ信号の書き込みが一通り終了するまでの時間は、ライン期間と呼ばれる。…（略）…
　【０１６５】１ライン期間の終了後、ラッチ回路２（８０１−３）にラッチシグナル…（略）…が供給される。この瞬間、ラッチ回路１（８０１−２）に書き込まれ保持されている分割ビデオ信号は、ラッチ回路２（８０１−３）に一斉に送出され、ラッチ回路２（８０１−３）の全ステージのラッチ回路に書き込まれ、保持される。
　【０１６６】分割ビデオ信号をラッチ回路２（８０１−３）に送出し終えたラッチ回路１（８０１−２）には、…（略）…再びバッファ回路７０９から分割ビデオ信号線を介して供給される分割ビデオ信号の書き込みが、ｍ個づつ順次行われる。
　【０１６７】この２順目の１ライン期間中には、ラッチ回路２（８０１−３）に書き込まれ、保持されている分割ビデオ信号が、セレクタ回路１（８０１−４）によって順次選択され、Ｄ／Ａ変換回路（ＤＡＣ）８０１−５に供給される。
　【０１６８】セレクタ回路８０１−４で選択された分割ビデオ信号がＤＡＣ８０１−５に供給される。
　【０１６９】ＤＡＣ８０１−５は、デジタルの分割ビデオ信号をｍ個のアナログの分割ビデオ信号に変換し、セレクタ回路２（８０１−６）によって選択されるソース信号線に順次供給する。
　【０１７０】本実施例では、セレクタ回路２（８０１−６）には、入れ替えデータ処理回路７１１から第２入れ替え信号が入力されている。セレクタ回路１（８０１−４）は、入れ替えデータ処理回路７１１から入力される第２入れ替え信号によって、ＤＡＣ８０１−５から出力されたｍ個のアナログの分割ビデオ信号をそれぞれ特定のソース信号線に入力する。つまり第１入れ替え信号によってｍ個の分割ビデオ信号（Ｖｓ１〜Ｖｓｍ）のそれぞれが、どのバッファ回路（７０９＿１〜７０９＿ｍ）に入力されるかに拘わらず、ＤＡＣ８０１−５から出力されたｍ個のアナログの分割ビデオ信号（Ｖｓ１〜Ｖｓｍ）を、予め定められているｍ本のソース信号線にそれぞれ入力する。
　【０１７１】第１入れ替え信号と第２入れ替え信号は、入れ替えデータ処理回路７１１に入れ替えデータ信号が入力されることによって生成される。入れ替えデータ信号は入れ替えデータ回路７０６において生成される。…（略）…」
　
イ．図１５
　図１５には、シフトレジスタ回路（８０１−１）、ラッチ回路１（８０１−２）、ラッチ回路２（８０１−３）、セレクタ回路１（８０１−４）、Ｄ／Ａ変換回路（ＤＡＣ）（８０１−５）及びセレクタ回路２（８０１−６）を備えたソース信号線駆動回路（８０１）が示されている。
　
（２）引用発明２
　刊行物２に記載された事項をまとめると、刊行物２には、シフトレジスタ回路、ラッチ回路１、ラッチ回路２、セレクタ回路１、Ｄ／Ａ変換回路及びセレクタ回路２を備えたソース信号線駆動回路が記載されている（図１５、上記５．（１）イ．参照）。そして、このソース信号線駆動回路は、ゲート信号線駆動回路とともに、アクティブマトリクス型液晶表示装置の駆動に用いられる（段落０１５７、上記５．（１）ア．参照）。
　刊行物２に記載されたソース信号線駆動回路において、ラッチ回路１は、シフトレジスタ回路からタイミング信号が供給されると、分割ビデオ信号を順次取り込んで保持する。そして、ラッチ回路１は、その全てのステージのラッチ回路に分割信号の書き込みが終了するまでの期間である１ライン期間の終了後、保持している分割ビデオ信号をラッチ回路２に一斉に送出する。ラッチ回路２は、一斉に送出された分割ビデオ信号を保持し、その後、セレクタ回路１を介して、Ｄ／Ａ変換回路に供給する（段落０１６２から０１６８まで、上記５．（１）ア．参照）。このラッチ回路２の動作は、本願の明細書（段落００３９から００４３まで）に記載されたホルディングラッチ部の動作と同じである。
　そうすると、刊行物２には、以下の発明（以下、「引用発明２」という。）が記載されている。
　
「セレクタ回路１の前段に、データを保存するための複数のホルディングラッチを備えるホルディングラッチ部を具備する、アクティブマトリクス型液晶表示装置のソース信号線駆動回路」
　
６．対比
　本願発明と引用発明１とを比較すると、以下のとおりである。
　引用発明１の「ＤＡ変換機能を有する複数の電流源」は、本願発明の「複数のデジタル−アナログ変換部」に相当する。引用発明１の「３ビットのデジタルビデオ信号」は、「デジタル−アナログ変換部」に供給されるデジタルデータであるから、本願発明の「データ」に相当する。引用発明１の「８階調のアナログ値を持つ電流」は、「３ビットのデジタルビデオ信号」をデジタル−アナログ変換して得られる信号であるから、本願発明の「データ信号」に相当する。そうすると、引用発明１の「３ビットのデジタルビデオ信号の供給を受けて８階調のアナログ値を持つ電流を出力するためのＤＡ変換機能を有する複数の電流源」は、全体として、本願発明の「前記データの供給を受けてデータ信号を生成するための複数のデジタル−アナログ変換部を備える信号生成部」に相当する。
　引用発明１の「前記複数の電流源の入力側に設けられるデジタル信号切り換え手段」と、本願発明の「前記ホルディングラッチ部と前記信号生成部との間に設置される第１スイッチング部」とは、「信号生成部の前段に設置される第１スイッチング部」である点で共通する。
　引用発明１の「信号線」は、本願発明の「データ線」に相当する。したがって、引用発明１の「前記複数の電流源に接続されて前記８階調のアナログ値を持つ電流を信号線に入力する複数の切り換えユニットを含む切り換え手段」は、全体として、本願発明の「前記信号生成部に接続されて前記データ信号をデータ線に伝達するための第２スイッチング部」に相当する。
　引用発明１の「切り換え手段」は、各信号線が、複数の電流源のうち、当該信号線に対応する互いに隣り合う３つの電流源のいずれに接続されるかを、１フレーム期間ごとに変えている。そして、引用発明１の「デジタル信号切り換え手段」は、それに合わせて、複数の電流源に供給される３ビットのデジタルビデオ信号を切り換えている。そうすると、引用発明１の「デジタル信号切り換え手段」と本願発明の「第１スイッチング部」とは、「現フレームの間、複数のデジタル−アナログ変換部（ＤＡ変換機能を有する複数の電流源）のそれぞれに供給するデータ（３ビットのデジタルビデオ信号）が、直前フレームと異なるように接続させる」点で共通する。
　引用発明１の「信号線駆動回路用半導体集積回路」は、本願発明の「データ駆動回路」に相当する。
　
　そうすると、本願発明と引用発明１とは、
　
「データの供給を受けてデータ信号を生成するための複数のデジタル−アナログ変換部を備える信号生成部と、
　前記信号生成部の前段に設置される第１スイッチング部と、
　前記信号生成部に接続されて前記データ信号をデータ線に伝達するための第２スイッチング部と、を具備し、
　前記第１スイッチング部は、現フレームの間、前記複数のデジタル−アナログ変換部のそれぞれに供給する前記データが、直前フレームと異なるように接続させるものである
データ駆動回路。」
　
である点で一致し、以下の点で相違する。
　
（相違点１）
　本願発明は、第１スイッチング部の前段に「データを保存するために複数のホルディングラッチを備えるホルディングラッチ部」を具備するのに対し、引用発明１は、そのようになっていない点。
　
（相違点２）
　本願発明の信号生成部は、「ホルディングラッチよりも少なくとも一つ多いデジタル−アナログ変換部」を備えており、また、第１スイッチング部は、「直前フレームの間、データを第１方向にシフトさせ、現フレームの間、前記データをシフトさせない」のに対し、引用発明１は、そのようになっていない点。
　
７．判断
　相違点についての判断は、以下のとおりである。
　
（１）相違点１について
　引用発明１は、アクティブマトリクス型画像表示装置の信号線駆動回路用集積回路である（刊行物１、段落０００１、上記４．（１）ア．参照）から、引用発明１と引用発明２とは、アクティブマトリクス型画像表示装置の信号線駆動回路（ソース信号線駆動回路）である点で共通している。また、デジタル−アナログ変換部（引用発明１の「ＤＡ変換機能を有する複数の電流源」、引用発明２の「Ｄ／Ａ変換回路」）の前段に、切り換え手段（引用発明１の「デジタル信号切り換え手段」、引用発明２の「セレクタ回路１」）が設けられている点でも共通している。
　そうすると、引用発明１において、デジタル信号切り換え手段（本願発明の「第１スイッチング部」）の前段に、データを保存するために複数のホルディングラッチを備えるホルディングラッチ部を設けることは、引用発明２に基づき、当業者が容易に思い付くことである。
　
（２）相違点２について
　刊行物１には、ｍ本の信号線と、ｉ個の電流源を有する電流源回路と、ｎ個の切り換えユニットを含む切り換え手段とを有する半導体集積回路が記載されており、引用発明１も、そのような半導体集積回路の一つである。そして、Ｍ番目の信号線ＳＭは、Ｎ番目の切り換えユニットＵＮと接続され、そのＮ番目のユニットＵＮは、Ｆ１（Ｎ）番目からＦｊ（Ｎ）番目までの合計ｊ個の電流源と接続される（段落００２８、上記４．（１）エ．参照）。具体的には、ｊ＝３のとき、Ｍ番目の信号線ＳＭは、Ｎ番目の切り換えユニットＵＮを介して、Ｎ−１番目、Ｎ番目、Ｎ＋１番目の３個の電流源と接続される（段落００４０、上記４．（１）カ．参照）。また、ｊ＝５のとき、Ｍ番目の信号線ＳＭは、Ｎ番目の切り換えユニットＵＮを介して、Ｎ−２番目、Ｎ−１番目、Ｎ番目、Ｎ＋１番目、Ｎ＋２番目の５個の電流源と接続される（段落００７３、上記４．（１）ケ．参照）。そして、信号線の本数ｍ、電流源の個数ｉ、切り換えユニットの個数ｎについては、たしかに、それらの大小関係も含め、刊行物１に何の記載もない。
　しかしながら、刊行物１に記載された半導体集積回路を実際に作成するためには、当然のことながら、信号線の本数ｍ、電流源の個数ｉ、切り換えユニットの個数ｎを具体的に決めなければならない。そこで、まず、信号線の本数ｍを具体的に決めたとする。そのｍ本の信号線のうちの任意の１本の信号線を考えたとき、切り換えユニットは、その１本の信号線を複数個（例えば３個、すなわちｊ＝３）の電流源のいずれかと接続するために設けるものである以上、その個数を、１本の信号線につき１個とすることは、当業者が容易に思い付くことである。
　このとき、信号線の本数ｍと切り換えユニットの個数ｎとは等しくなり、Ｍ番目の信号線にはＭ番目の切り換えユニットが設けられることになるから、ｊ＝３のとき、Ｍ番目の信号線ＳＭは、Ｍ番目の切り換えユニットＵＭを介して、Ｍ−１番目、Ｍ番目、Ｍ＋１番目の３個の電流源と接続されることになる。具体的には、１番目の信号線Ｓ１は、０番目、１番目、２番目の電流源と接続され、２番目の信号線Ｓ２は、１番目、２番目、３番目の電流源と接続され、以下同様に、ｍ番目の信号線Ｓｍは、ｍ−１番目、ｍ番目、ｍ＋１番目の電流源と接続される。その結果、電流源は、０番目からｍ＋１番目までが存在することになり、その個数ｉは、合計ｍ＋２個であるから、信号線の本数ｍより２つ多くなる。すなわち、デジタル−アナログ変換部の数は、データ線の数より２つ多い。
　ところで、ホルディングラッチ部は、データ線に供給するデータを保存するためのものであるから、当該ホルディングラッチ部に設けられるホルディングラッチの数は、データ線の数と同じになる。したがって、デジタル−アナログ変換部の数がデータ線の数より２つ多いということは、デジタル−アナログ変換部の数がホルディングラッチの数より２つ多いということにほかならない。
　また、Ｍ番目の信号線ＳＭは、Ｍ番目の切り換えユニットＵＭを介して、あるフレームではＭ−１番目の、その次のフレームではＭ番目の、さらにその次のフレームではＭ＋１番目の電流源と、それぞれ接続される。したがって、ｍ個の切り換えユニットを含む切り換え手段（すなわち、第２スイッチング部）は、直前フレームの間、データを第１方向にシフトさせ、現フレームの間、前記データをシフトさせない。デジタル信号切り換え手段（第１スイッチング部）も、それに合わせて３ビットのデジタルビデオ信号を切り換える以上、直前フレームの間、データを第１方向にシフトさせ、現フレームの間、前記データをシフトさせないことは明らかである。
　以上のことをまとめると、引用発明１において、１本の信号線（データ線）につき１個の切り換えユニットを設けることは、当業者が容易に思い付くことであり、相違点２は、そのようにしたことの単なる結果にすぎない。
　
８．むすび
　以上のとおりであるから、本願発明は、刊行物１に記載された発明（引用発明１）及び刊行物２に記載された発明（引用発明２）に基づき、当業者が容易に発明をすることができたものであり、特許法第２９条第２項の規定により特許を受けることができない。
　したがって、他の請求項に係る発明について審理するまでもなく、本願は拒絶をすべきものである。
　よって、結論のとおり審決する。