【事件の表示】
　特願２００５−２５５４３９「バッファードフラッシュメモリを置き換えとして相変化メモリを用いる方法及び装置」拒絶査定不服審判事件〔平成１８年　３月２３日出願公開、特開２００６−　７９６０９〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯
　本願は、
　平成１７年９月２日（パリ条約による優先権主張２００４年９月１０日、アメリカ合衆国）の出願であって、
　平成２０年７月２９日付けで最初の拒絶理由通知（同年８月５日発送）がなされ、
　同年１０月２４日付けで意見書が提出されるとともに、手続補正がなされ、
　同年１１月１４日付けで最初の拒絶理由通知（同年同月２５日発送）がなされ、
　平成２１年２月１９日付けで意見書が提出されるとともに、手続補正がなされ、
　同年６月１６日付けで拒絶査定（同年同月２３日発送）がなされ、
　同年１０月１５日付けで審判請求がなされるとともに、手続補正がなされたものである。
　なお、同年１２月２４日付けで審査官より特許法第１６４条第３項の規定による前置報告がなされ、
　平成２２年１２月２２日付けで当審より審尋（平成２３年１月１１日発送）がなされ、
　この審尋に対して、同年４月８日付けで回答書が提出されている。
　
第２．本願発明の認定
　本願の請求項１に係る発明（以下、「本願発明」という。）は、上記平成２１年１０月１５日付けの手続補正により補正された明細書、特許請求の範囲及び図面の記載からみて、本願の特許請求の範囲の請求項１に記載されたとおりの次のものと認められる。
　
「プロセッサと不揮発性メモリとの間にバッファメモリを用いずに、前記プロセッサが直接アクセスする前記不揮発性メモリと前記プロセッサとを有する、プロセッサベースのシステムを構成する段階；及び
　ＮＡＮＤフラッシュメモリの書き込みアクセス時間性能を有する相変化メモリの形で前記不揮発性メモリを有する前記プロセッサベースのシステムを構成する段階；
　を有することを特徴とする方法。」
　
第３．先行技術文献に記載されている技術的事項と先行技術文献に記載されている発明の認定
１．引用例１に記載されている技術的事項
　原審が拒絶理由通知において引用した、大石基之，”ＭＲＡＭ、２５６Ｍへの確信　＜機器が変わる＞２００６年，２５６Ｍビットを量産　課題はＤＲＡＭ級のコスト”，日経エレクトロニクス，日経ＢＰ社，２００３年１月２０日，第８３９号，Ｐａｇｅｓ：８３−８９（以下、「引用例１」という。）には、図面とともに以下の技術的事項が記載されている。
　
（１−１）
「図３　携帯電話機に順次入り込む
現在製品化されている携帯電話機の上位機種では，ベースバンド・プロセサとアプリケーション・プロセサを分離した構成を採り，メモリ・アーキテクチャは非常に複雑になっている。ベースバンド・プロセサはＮＯＲ型フラッシュＥＥＰＲＯＭとＳＲＡＭを必要とする。アプリケーション・プロセサにはＮＯＲ型またはＮＡＮＤ型フラッシュＥＥＰＲＯＭとＤＲＡＭ，さらにはメモリ・カード（ＮＡＮＤ型フラッシュＥＥＰＲＯＭ）が直結される。ＭＲＡＭをはじめとした高速・不揮発のメモリを使えば，メモリ構成を簡素化できる。２００６年〜２００８年には，ベースバンド・プロセサ用のＮＯＲ型フラッシュＥＥＰＲＯＭとＳＲＡＭを主記憶用ＭＲＡＭが，メモリ・カード用ＮＡＮＤ型フラッシュＥＥＰＲＯＭを外部記憶用ＭＲＡＭが置き換える可能性がある。２００９年以降には，アプリケーション・プロセッサに直結するＮＯＲ型／ＮＡＮＤ型フラッシュＥＥＰＲＯＭおよびＤＲＡＭをまとめて主記憶用ＭＲＡＭが代替するかもしれない。（図：米Ｉｎｔｅｌ社の資料を基に本誌が作成）」（第８７頁の図３の説明文）
　
（１−２）
　引用例１の第８８頁の「表１」には、ＭＲＡＭの性能について「読み出し時間と書き込み時間が等しくしかも非常に短い（８ｎｓ〜１５ｎｓ程度）」と記載され、またＯＵＭの性能について「読み出し時間が短い（１０ｎｓ〜２０ｎｓ程度）」、「書き込み時間が１００ｎｓ程度かかる」と記載されている。
　
（１−３）
「「消えない主記憶」の座を狙うのはＭＲＡＭだけではない（表１）。ＭＲＡＭがセル面積の縮小などで手間取れば，目標とする市場を他の不揮発性メモリに奪い取られる可能性がある。
　例えば相変化膜を利用する不揮発性メモリＯＵＭ。ＯＵＭはセル面積がＭＲＡＭと比べて格段に小さい。弱点は書き込み時間が１００ｎｓ程度かかること。今後の技術開発次第では数μｓの書き込み時間を要する可能性もある。読み出し時間は２０ｎｓ〜８０ｎｓ程度と比較的高速であり，現行のＮＯＲ型フラッシュＥＥＰＲＯＭに近いチップ仕様になりそうだ。」（第８９頁左欄第２９行目〜同頁中欄第１３行目）
　
２．引用発明１の認定
　引用例１の上記（１−１）に「アプリケーション・プロセサにはＮＯＲ型またはＮＡＮＤ型フラッシュＥＥＰＲＯＭとＤＲＡＭ…（中略）…が直結される。」と記載されていることを受けて、同じく（１−１）に「アプリケーション・プロセッサに直結するＮＯＲ型／ＮＡＮＤ型フラッシュＥＥＰＲＯＭおよびＤＲＡＭをまとめて主記憶用ＭＲＡＭが代替する」と記載されているのであるから、これらの記載は、アプリケーション・プロセサに用いる主記憶として、ＮＡＮＤ型フラッシュＥＥＰＲＯＭとＤＲＡＭの組み合わせを用いる代わりに、主記憶用不揮発性メモリである主記憶用ＭＲＡＭを用いる一方でＤＲＡＭは用いないことを意味するものと認められる。言い換えれば、アプリケーション・プロセサと主記憶用不揮発性メモリとの間にＤＲＡＭを用いずに、アプリケーション・プロセサが直接アクセスする主記憶用不揮発性メモリとアプリケーション・プロセサとを有し、主記憶用ＭＲＡＭの形で前記主記憶用不揮発性メモリを有することを意味するものと認められる。
　ここで、引用例１の上記（１−２）にＭＲＡＭの性能について「読み出し時間と書き込み時間が等しくしかも非常に短い（８ｎｓ〜１５ｎｓ程度）」と記載されているように、引用例１におけるＭＲＡＭは、８ナノ秒〜１５ナノ秒程度の書き込みアクセス時間性能を有するものである。
　また、引用例１の（１−１）に「現在製品化されている携帯電話機の上位機種では，ベースバンド・プロセサとアプリケーション・プロセサを分離した構成を採り，メモリ・アーキテクチャは非常に複雑になっている。ベースバンド・プロセサはＮＯＲ型フラッシュＥＥＰＲＯＭとＳＲＡＭを必要とする。アプリケーション・プロセサにはＮＯＲ型またはＮＡＮＤ型フラッシュＥＥＰＲＯＭとＤＲＡＭ，さらにはメモリ・カード（ＮＡＮＤ型フラッシュＥＥＰＲＯＭ）が直結される。ＭＲＡＭをはじめとした高速・不揮発のメモリを使えば，メモリ構成を簡素化できる。」と記載されていることから明らかなように、（１−１）の記載は、携帯電話機におけるベースバンド・プロセサとアプリケーション・プロセサからなるプロセサベースのシステムを構成する段階を有する方法に関するものである。
　
　さらに、８ナノ秒〜１５ナノ秒の書き込みアクセス時間性能は、一般的なＮＡＮＤフラッシュメモリの書き込みアクセス時間性能と同等かそれ以上であることは、当業者には自明である。
　
（なお、ＮＡＮＤフラッシュメモリの書き込みアクセス時間性能がいかなるものであるのかについては、書き込みアクセス時間性能の定義の仕方にもよるが、概ね以下のとおりである。
　
Ａ．本願の優先日前に頒布された刊行物である、Stefan Lai, Tyler Lowrey, OUM - A 180nm Nonvolatile Memory Cell Element Technology For Stand Alone and Embedded Applications, Technical Digest on International Electron Devices Meeting 2001, IEEE, 2001, Pages:36.5.1-36.5.4（以下、「参考文献１」という。）における、36.5.1頁の「TABLE1 - Memory Technologies Comparison」に、「FLASH」の「Wtite/Erase/Read time」が「1μS/1-100ms(block)/60ns」であると記載されている。つまり、参考文献１によれば、（ＮＡＮＤ型かＮＯＲ型かは特定されていないものの）フラッシュメモリの書き込みアクセス時間性能は（消去に要する時間を除けば）１マイクロ秒程度である。
　なお、この参考文献１の「TABLE1」には、相変化メモリである「OUM」の「Wtite/Erase/Read time」が「10nS/50ns/20ns」であると記載され、フラッシュメモリのためのバッファメモリとして用いうる「DRAM」の「Wtite/Erase/Read time」が「50ns/50ns/50ns」であると記載され、「SRAM」の「Wtite/Erase/Read time」が「8ns/8ns/8ns」であると記載されている。
　
Ｂ．本願の優先日前に頒布された刊行物である、”富士通ＮＡＮＤフラッシュメモリへのソリューション”，FUJITSU ELECTRONIC DEVICES NEWS FIND，富士通株式会社，２００１年１月，Vol:19，No:1，Pages:13-15（以下、「参考文献２」という。）における、第１３頁の「表１　ＮＡＮＤフラッシュメモリとＮＯＲフラッシュメモリの比較」に、「ＮＡＮＤフラッシュメモリ」の「書込み単位」が「ページ（５１２＋１６バイト）」であり、「書込み時間（標準）」が「２００μＳ」であることが記載されている。つまり、参考文献２によれば、ＮＡＮＤ型フラッシュメモリの１つの書込み単位（ページ）を書き込む書き込みアクセス時間性能は（消去に要する時間を除けば）２００マイクロ秒程度である。
　なお、この参考文献２の「表１」には、「ＮＯＲフラッシュメモリ」の「書込み時間（標準）」が「８μＳ／バイト」、「１６μＳ／バイト」、「４ｍｓ／５２８バイト」であると記載されている。
　
　上記したＡ．とＢ．のいずれにしても、ＮＡＮＤフラッシュメモリの書き込みアクセス時間性能はマイクロ秒のオーダーであり、ＭＲＡＭの書き込みアクセス時間性能はそれ以上のものである。
　また、仮に、本願でいうところの、ＮＡＮＤフラッシュメモリの書き込みアクセス時間性能が、ＮＡＮＤフラッシュメモリに書き込み用バッファメモリを付加した構成における書き込みアクセス時間性能を意味するとしたとしても、参考文献１によれば、バッファメモリとして用いうるＤＲＡＭの書き込みアクセス時間性能は５０ナノ秒程度であり、ＭＲＡＭの書き込みアクセス時間性能とほぼ同等である。
　いずれにせよ、ＭＲＡＭが有する８ナノ秒〜１５ナノ秒の書き込みアクセス時間性能は、一般的なＮＡＮＤフラッシュメモリの書き込みアクセス時間性能と同等かそれ以上であるといえる。）
　
　上記引用例１の記載事項及び図面を総合勘案すると、引用例１には、次の発明（以下、「引用発明１」という。）が記載されていると認められる。
　
　アプリケーション・プロセサと主記憶用不揮発性メモリとの間にＤＲＡＭを用いずに、アプリケーション・プロセサが直接アクセスする主記憶用不揮発性メモリとアプリケーション・プロセサとを有する、プロセサベースのシステムを構成する段階；及び
　ＮＡＮＤフラッシュメモリの書き込みアクセス時間性能と同等かそれ以上である８ナノ秒〜１５ナノ秒程度の書き込みアクセス時間性能を有する、主記憶用ＭＲＡＭの形で前記主記憶用不揮発性メモリを有する前記プロセサベースのシステムを構成する段階；
　を有する方法。
　
３．引用発明２の認定
　引用例１の上記（１−３）に「「消えない主記憶」の座を狙うのはＭＲＡＭだけではない（表１）。…（中略）…例えば相変化膜を利用する不揮発性メモリＯＵＭ。…（中略）…書き込み時間が１００ｎｓ程度かかる」と記載され、上記（１−２）にもＯＵＭの性能について「書き込み時間が１００ｎｓ程度かかる」と記載されていることから明らかなように、これらの記載は、１００ナノ秒程度の書き込みアクセス時間性能を有する、相変化膜を利用する不揮発性メモリＯＵＭの形で主記憶用不揮発性メモリを構成することを意味するものと認められる。
　また、引用例１の（１−３）は、主記憶用不揮発性メモリとして用いるメモリについて記載されているのであるから、そのような主記憶用不揮発性メモリを有するシステムを構成する段階を有する方法に関するものである。
　
　さらに、１００ナノ秒程度の書き込みアクセス時間性能は、一般的なＮＡＮＤフラッシュメモリの書き込みアクセス時間性能と同等かそれ以上であることは、当業者には自明である。
　
（なお、ＮＡＮＤフラッシュメモリの書き込みアクセス時間性能がいかなるものであるのかについては、書き込みアクセス時間性能の定義の仕方にもよるが、上記「２．引用発明１の認定」のなお書きにて既に検討したように、当該検討におけるＡ．とＢ．のいずれにしても、ＮＡＮＤフラッシュメモリの書き込みアクセス時間性能はマイクロ秒のオーダーであり、相変化膜を利用する不揮発性メモリ（相変化メモリ）ＯＵＭの書き込みアクセス時間性能はそれと同等かそれ以上のものである。
　また、上記「２．引用発明１の認定」のなお書きにて既に検討したように、仮に、本願でいうところの、ＮＡＮＤフラッシュメモリの書き込みアクセス時間性能が、ＮＡＮＤフラッシュメモリに書き込み用バッファメモリを付加した構成における書き込みアクセス時間性能を意味するとしたとしても、参考文献１によれば、バッファメモリとして用いうるＤＲＡＭの書き込みアクセス時間性能は５０ナノ秒程度であり、相変化膜を利用する不揮発性メモリ（相変化メモリ）ＯＵＭの書き込みアクセス時間性能とほぼ同等である。
　いずれにせよ、相変化膜を利用する不揮発性メモリ（相変化メモリ）ＯＵＭが有する１００ナノ秒程度の書き込みアクセス時間性能は、一般的なＮＡＮＤフラッシュメモリの書き込みアクセス時間性能と同等かそれ以上であるといえる。）
　
　上記引用例１の記載事項及び図面を総合勘案すると、引用例１には、次の発明（以下、「引用発明２」という。）が記載されていると認められる。
　
　ＮＡＮＤフラッシュメモリの書き込みアクセス時間性能と同等かそれ以上である１００ナノ秒程度の書き込みアクセス時間性能を有する、相変化膜を利用する不揮発性メモリＯＵＭの形で主記憶用不揮発性メモリを有するシステムを構成する段階：
　を有する方法。
　
第４．対比
　本願発明と引用発明１を比較する。
　
　引用発明１における「アプリケーション・プロセサ」は本願発明における「プロセッサ」に相当する。
　引用発明１における「主記憶用不揮発性メモリ」は本願発明における「不揮発メモリ」に相当する。
　引用発明１における「ＤＲＡＭ」は本願発明における「バッファメモリ」に相当する。
　引用発明１における「プロセサベースのシステム」は本願発明における「プロセッサベースのシステム」に相当する。
　
　引用発明１における「ＮＡＮＤフラッシュメモリの書き込みアクセス時間性能と同等かそれ以上である８ナノ秒〜１５ナノ秒程度の書き込みアクセス時間性能を有する、主記憶用ＭＲＡＭ」と本願発明における「ＮＡＮＤフラッシュメモリの書き込みアクセス時間性能を有する相変化メモリ」は、少なくともＮＡＮＤフラッシュメモリの書き込みアクセス時間性能を有する不揮発性メモリである点で一致する。
　
　すると、本願発明と引用発明１とは、次の点で一致する。
　
＜一致点＞
　プロセッサと不揮発性メモリとの間にバッファメモリを用いずに、前記プロセッサが直接アクセスする前記不揮発性メモリと前記プロセッサとを有する、プロセッサベースのシステムを構成する段階；及び
　少なくともＮＡＮＤフラッシュメモリの書き込みアクセス時間性能を有する不揮発性メモリの形で前記不揮発性メモリを有する前記プロセッサベースのシステムを構成する段階；
　を有することを特徴とする方法。
　
　一方で、両者は、次の点で相違する。
　
＜相違点＞
　少なくともＮＡＮＤフラッシュメモリの書き込みアクセス時間性能を有する不揮発性メモリとして、本願発明は「ＮＡＮＤフラッシュメモリの書き込みアクセス時間性能を有する相変化メモリ」を有するのに対し、引用発明１は「ＮＡＮＤフラッシュメモリの書き込みアクセス時間性能と同等かそれ以上である８ナノ秒〜１５ナノ秒程度の書き込みアクセス時間性能を有する、主記憶用ＭＲＡＭ」を有する点。
　
第５．判断
　上記相違点について検討する。
　
　引用発明２として示したように、引用例１には、ＮＡＮＤフラッシュメモリの書き込みアクセス時間性能と同等かそれ以上である１００ナノ秒程度の書き込みアクセス時間性能を有する、相変化膜を利用する不揮発性メモリＯＵＭの形で主記憶用不揮発性メモリを有するシステムを構成する発明も記載されている。
　引用発明１と引用発明２はいずれも、主記憶用不揮発性メモリとして用いるメモリの種類の選択に関するものであり、引用発明１におけるＭＲＡＭも引用発明２における相変化膜を利用する不揮発性メモリＯＵＭもともに少なくともＮＡＮＤフラッシュメモリの書き込みアクセス時間性能は有するものであるから、引用発明１における主記憶用ＭＲＡＭに代えて相変化膜を利用する不揮発性メモリＯＵＭ、つまりは、相変化メモリを用いるようにすることに特段の困難性はない。
　なお、引用発明１においてＭＲＡＭに代えて相変化メモリを用いるようにする際に、相変化メモリとして実現可能なＮＡＮＤフラッシュメモリの書き込みアクセス時間性能と同等かそれ以上である書き込みアクセス時間性能の範囲内で、相変化メモリの書き込みアクセス時間性能を定めることにより、その相変化メモリをＮＡＮＤフラッシュメモリの書き込みアクセス時間性能を有するものとすることは、適宜なし得たことである。
　よって、上記相違点は格別のものではない。
　
　また、本願発明が有する作用効果は、（引用例１に記載された）引用発明１及び（引用例１に記載された）引用発明２から当業者が予測できた範囲内のものである。
　
　よって、本願発明は、（引用例１に記載された）引用発明１及び（引用例１に記載された）引用発明２に基いて、当業者が容易に発明をすることができたものである。
　
第６．回答書について
　審判請求人は平成２３年４月８日付け回答書にて、特許請求の範囲についての補正案を提示しており、その補正案における請求項１は次のとおりである。
　
「プロセッサと不揮発性メモリとの間にバッファメモリを用いずに、前記プロセッサが直接アクセスする前記不揮発性メモリと前記プロセッサとを有する、プロセッサベースのシステムを構成する段階；及び 
　ＮＡＮＤフラッシュメモリの書き込みアクセス時間性能を有する相変化メモリの形であり、２０ナノ秒又はそれ以下で１を、及び２００ナノ秒又はそれ以下で０を書き込む能力を有する、前記不揮発性メモリを有する前記プロセッサベースのシステムを構成する段階； 
　を有することを特徴とする方法。」
　
　本願発明に対して、上記した補正案の請求項１に係る発明は、「相変化メモリ」が「２０ナノ秒又はそれ以下で１を、及び２００ナノ秒又はそれ以下で０を書き込む能力を有する」ものである旨を限定するものである。
　しかしながら、２００１年の時点の学術論文である参考文献１の「TABLE1」に、相変化メモリである「OUM」の「Wtite/Erase/Read time」が「10nS/50ns/20ns」であると記載されているように、２００１年の時点で、相変化メモリの書き込みアクセス時間性能として１０ナノ秒程度のオーダーを実現することは当業者において考えられていたことである。
　そして、本願優先日（２００４年９月１０日）時点において実現されていた書き込みアクセス時間性能の範囲内で任意の性能を有する相変化メモリを用いることは当業者であれば充分に想到し得たことであるから、仮に補正案に示されるような補正がなされたとしても、補正案における請求項１に係る発明は依然として進歩性を有するものではない。
　
第７．むすび
　したがって、本願の請求項１に係る発明は、その優先日前に日本国内又は外国において頒布された刊行物に記載された発明に基いて、当業者が容易に発明をすることができたものであるから、他の請求項について検討をするまでもなく、本願は特許法第２９条第２項の規定により特許を受けることができない。
　
　よって、結論のとおり審決する。