【事件の表示】
　特願２００８−５２９０７８「インターポーザー基板に接続するための中間コンタクトを有するマイクロ電子デバイスおよびそれに関連する中間コンタクトを備えたマイクロ電子デバイスをパッケージする方法」拒絶査定不服審判事件〔平成１９年　３月　８日国際公開、ＷＯ２００７／０２７３９９、平成２１年　２月１２日国内公表、特表２００９−５０６５７１〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯
　本願は，２００６年８月９日（パリ条約による優先権主張外国庁受理２００５年８月３１日，米国）を国際出願日とする出願であって，平成２３年６月１４日付で拒絶査定がなされ，これに対し，同年１０月１９日に拒絶査定に対する審判請求がなされると同時に特許請求の範囲を対象とする手続補正がなされたものである。
　
第２．原査定
　原査定における拒絶の理由は，以下のとおりのものと認める。
　「この出願の請求項に係る発明は，その出願前に日本国内又は外国において，頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて，その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。
　１．特開２００３−３１８３２８号公報
　２．特開２０００−１３８２６２号公報
　３．特開２０００−１５０５６１号公報
　４．特開平１０−２６１７５３号公報
　５．特開平１１−１３５６６３号公報」
　また，原査定において，相互接続基板は周知慣用であることが摘示されている。
　
第３．平成２３年１０月１９日付けの手続補正についての補正却下の決定
〔補正の却下の決定の結論〕
　平成２３年１０月１９日付けの手続補正（以下「本件補正」という。）を却下する。
　
〔理由〕
１．本件補正の概要
　本件補正は，平成２３年５月２３日付けで補正された特許請求の範囲をさらに補正するもので，請求項１については，補正前に
　「【請求項１】
　パッケージドマイクロ電子デバイスであって，
　集積回路に電気的に結合された複数の端子を有するマイクロ電子ダイと，
　前記マイクロ電子ダイによって支持された複数の第１のコンタクトと，
　前記第１のコンタクトのそれぞれを前記ダイ上の前記端子の中の対応する１つに個々に結合する複数のワイヤボンドと，
　前記マイクロ電子ダイに取り付けられた相互接続基板と，
　前記相互接続基板によって支持された複数の第２のコンタクトと，
　前記ダイ上の前記第１のコンタクトのそれぞれを前記相互接続基板上の前記第２のコンタクトの中の対応する１つに電気的に接続する複数の導電性カップラーと，
　を備えたパッケージドマイクロ電子デバイス。」
とあるのを，次のとおりに補正するものである。
　
　「【請求項１】
　パッケージドマイクロ電子デバイスであって，
　集積回路に電気的に結合された複数の端子を有するマイクロ電子ダイであって，前記複数の端子は複数の第１の端子及び複数の第２の端子を含み，前記複数の第１の端子は前記マイクロ電子ダイの一方の側に配置され，かつ，前記複数の第２の端子は前記マイクロ電子ダイの他方の側に配置された，マイクロ電子ダイと，
　前記マイクロ電子ダイによって支持された複数の第１のコンタクトであって，前記複数の第１の端子と前記複数の第２の端子との間に配置された複数の第１のコンタクトと，
　前記第１及び第２の端子の各々を，前記第１のコンタクトのうちの対応する１つに個々に結合する複数のワイヤボンドと，
　前記マイクロ電子ダイに取り付けられた相互接続基板と，
　前記相互接続基板によって支持された複数の第２のコンタクトと，
　複数のはんだボールであって，該はんだボールの各々が，対応する第１のコンタクトに接触し，かつ，前記マイクロ電子ダイ上の前記対応する第１のコンタクトを前記相互接続基板上の前記第２のコンタクトのうちの対応する１つに電気的に接続する，複数のはんだボールと，
　を備えたパッケージドマイクロ電子デバイス。」
　
　上記補正は，補正前の発明特定事項である「複数の端子」について，「複数の第１の端子及び複数の第２の端子を含み，前記複数の第１の端子は前記マイクロ電子ダイの一方の側に配置され，かつ，前記複数の第２の端子は前記マイクロ電子ダイの他方の側に配置された」との限定を付すとともに，補正前の発明特定事項である「第１のコンタクト」について，「前記複数の第１の端子と前記複数の第２の端子との間に配置された」との限定を付し，さらに，補正前の発明特定事項である「導電性カップラー」をその下位概念である「はんだボール」に変更するものであり，上記補正が産業上の利用分野及び解決しようとする課題を変更するものでないことは明らかである。
　したがって，少なくとも請求項１の補正に関する限り，本件補正は，平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項第２号の特許請求の範囲の減縮を目的とするものに該当する。
　そこで，本件補正後の請求項１に記載された事項により特定される発明（以下「本願補正発明」という。）が，特許出願の際独立して特許を受けることができるものであるか（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合するか）について検討する。
　
２．引用刊行物
（１）原査定の拒絶の理由に引用され，本願の出願前（優先日前）に頒布された刊行物である特開２０００−１３８２６２号公報（以下「引用例１」という。）には，図面とともに，次の事項が記載されている。
　１ａ）「【０００２】
【従来の技術】最近の半導体装置は，半導体チップの小型軽量化の趨勢にしたがい，その半導体チップをマザーボード（Mother board）上に支持させると共に入出力信号を媒介させ，半導体装置の大きさも半導体チップの大きさと近値する形態に急速に転換されている。このような半導体パッケージの一例を，図４８及び４９に示し，その構造を簡単に説明する。
【０００３】図４８は，リード型チップスケール半導体パッケージであり，図示のように，上面の両辺領域に入出力パッド（エッジパッド）４１′が設けられた半導体チップ４０′と，前記半導体チップ４０′と電気的に連結され，ポリイミド層１２′上に形成されるリード１３′，連結部１４′及びソルダボールランド１５′を有し，前記リード１３′及びソルダボールランド１５′を除外した上面領域がカバーコート１６′でコーティングされ，前記半導体チップ４０′上面の入出力パッド４１′を除外した領域上の接着層２１′によって前記半導体チップ４０′上に接着される可撓性回路基板シート１０′と，前記ソルダボールランド１５′に融着される外部入出力手段としてのソルダボール７０′と，前記半導体チップ４０′の入出力パッド４１′に連結されたリード１３′等を外部環境から保護するために，前記半導体チップ４０′の上面の両辺領域を封止する封止部６０′で構成されている。
【０００４】図４９はボンディングワイヤ５０′を利用したチップスケール半導体パッケージ１０１′であり，図４８におけるリード１３′の代わりにボンディングワイヤ５０′を利用している点が異るだけで，他は図４８と同一な構造であることから特に説明は省略する。しかしながら，このような従来のチップスケール半導体パッケージ１００′，１０１′においては，すべての入出力端子（つまりソルダボール）が半導体チップの上面領領域に收容されるファンイン（Fan-in）型であるために，最近の半導体チップの小型化及び入出力パッド数の飛躍的な増大に対応して，すべての入出力端子を半導体チップの上面領領域に收容するパッケージ設計には限界が生じている。」
　１ｂ）「【０００６】一方，上記のような従来のチップスケール半導体パッケージ１００′，１０１′の製造方法について簡単に説明すると，回路基板シートをウェーハ形状と同一形状に形成した後，接着剤を使用してウェーハを接着して積層させるラミネーション（Lamination）段階を実行し，次にウェーハ中の各々のユニット半導体チップ上のダイパッドと基板のボンドフィンガーを電気的に連結させるワイヤ（又はリード）ボンディング段階を実行した後，ワイヤ（又はリード）ボンディング部等を外部環境から保護するための樹脂封止部モルディング形成段階を実行し，入出力パッドを外部に連結させるため，ウェーハに附着されている回路基板シート上面のソルダボールランド上にソルダボールを融着させるソルダボール融着段階を実行した後，各々の半導体装置にソーイング（sawing）して分離させるシンギュレーション（Singulation）段階を実行する。」
　
　上記記載事項１ａ，１ｂ及び図面（図４９）の記載によれば，引用例１には，次の発明が記載されているといえる（以下「引用発明」という。）。
　「ボンディングワイヤ５０′を利用したチップスケール半導体パッケージ１０１′であって，半導体チップ４０′の上面の両辺領域に多数の入出力パッド４１′が設けられ，半導体チップ４０′上面の入出力パッド４１′を除外した領域に可撓性回路基板シート１０′が接着され，回路基板シート１０′のポリイミド層１２′上に連結部１４′及びソルダボールランド１５′が形成され，各入出力パッド４１′がそれぞれボンディングワイヤ５０′及び連結部１４′を介して対応するソルダボールランド１５′に連結され，各ソルダボールランド１５′上に外部入出力手段としてのソルダボール７０′が融着されるチップスケール半導体パッケージ１０１′。」
　
（２）前置報告書において周知例として提示された，本願の出願前（優先日前）に頒布された刊行物である特開２００４−３１１５７４号公報（以下「引用例２」という。）には，図面とともに，次の事項が記載されている。
　２ａ）「【０００１】
【発明の属する技術分野】
本発明は，インターポーザーに関し，さらに詳しく述べると，配線基板と，該配線基板に搭載される電子素子（例えば，半導体チップ）との間に介挿されて半導体装置やその他の電子装置を構成するために用いられるインターポーザー（インターポーザー基板とも呼ばれる）に関する。本発明は，また，そのようなインターポーザーの製造方法と，そのようなインターポーザーを組み込んだ，半導体装置やその他の電子装置に関する。」
　２ｂ）「【０００４】
しかしながら，ＦＣ法によって高密度に配線を形成した半導体装置にも欠点が残されている。すなわち，配線基板と半導体チップとははんだバンプによって接合されているだけであるので，半導体装置に下方や側面からストレスがかかった場合，たとえ樹脂封止していたとしても，配線基板から半導体チップが外れてしまうことがある。また，配線基板，半導体チップ，そしてアンダーフィル材は，それぞれ線膨張率を異にしているので，線膨張率のミスマッチにより配線基板や半導体チップに大きな反りが発生し，チップの破損や外れ，異常動作の発生が問題となっている。また，配線基板を硬質の材料から構成して反りの問題を防止することも考えられるが，最近の傾向として半導体チップの基板は脆い材料から形成されているので，配線基板の解決ですべての問題が解決できるわけでない。
【０００５】
これらの問題を解決するため，例えば以下に図２０及び図２１を参照して説明するように，配線基板と半導体チップの間にインターポーザー（インターポーザー基板とも呼ばれる）を介挿して半導体装置を構成する方法が提案されている。
【０００６】
例えば図２０に示す半導体装置では，半導体チップ１０５が配線基板（図示せず）から容易に外れるのを防止するため，はんだ付けのための電極１１９を下面に備えたインターポーザー１１０の上にはんだバンプ１０３を介して半導体チップ１０５を載置する方法を提案している（特許文献１）。この半導体装置の場合，インターポーザー１１０の側面に４つの角（端面）に，配線基板にはんだ付けが可能な電極１１１をさらに有していることを特徴とする。
【０００７】
また，図２１に示す半導体装置では，充填後のアンダーフィル材１３７の硬化時に半導体チップ１０５の表面（配線等）にダメージが与えられるのを防止するため，半導体チップ１０５をはんだバンプ１０３によりインターポーザー１１０と接続し，さらにインターポーザー１１０の電極パッド１２１を配線基板（図示せず）に接続する方法を提案している（特許文献２）。」
　２ｃ）「【００２５】
図１は，本発明による半導体装置の一例を示したものである。図示の半導体装置５０では，半導体素子（ここでは，ＬＳＩチップ）５がインターポーザー１０を介して配線基板１の上に搭載されている。半導体素子は，特にそのサイズが制限されることはないが，本発明の場合，一辺が２５ｍｍもしくはそれ以上の，従来の素子に較べて大きい半導体素子であっても，反りなどの不都合を伴うことなく搭載できるという点で，注目に値する。インターポーザー１０は，耐熱性及び絶縁性を有する無機材料から形成された基体１１からなり，その所定の位置には，半導体素子５と配線基板１の電気的導通をとるため，導体埋め込みスルーホール１４が形成されている。また，配線基板１の内部には，図面では示されていないが，配線層が予め定められたパターンで多層に形成されている。さらに，配線基板１の電極２には，インターポーザー１０の下面に形成された電極パッド１４ａがバンプ１６を介して接合され，一方，半導体素子５の下面に外部端子として予め形成されたバンプ３には，インターポーザー１０の上面に形成された電極パッド１４ａがバンプ１５を介して接合されている。バンプ１５は，常法に従って，はんだや金あるいはその他の材料から形成することができる。配線基板１とインターポーザー１０の間，そしてインターポーザー１０と半導体素子５の間には，それぞれ，絶縁性の封止樹脂（アンダーフィル材）７が充填されている。」
　
３．対比・判断
　本願補正発明と引用発明とを対比する。
　引用発明の「半導体チップ４０′」は，本願補正発明の「集積回路に電気的に結合された」「マイクロ電子ダイ」に相当するもので，その上面の両辺領域に多数の入出力パッド４１′が設けられるから，本願補正発明における「複数の第１の端子はマイクロ電子ダイの一方の側に配置され，かつ，複数の第２の端子はマイクロ電子ダイの他方の側に配置された」との要件を備える。
　引用発明の「ソルダボールランド１５′」及び「連結部１４′」は，半導体チップ４０′上面に接着された可撓性回路基板シート１０′のポリイミド層１２′上に形成されるもので，本願補正発明の「マイクロ電子ダイによって支持された複数の第１のコンタクト」に相当する。そして，この「ソルダボールランド１５′」及び「連結部１４′」は，半導体チップ４０′の上面の対向する二つの辺領域に設けられた入出力パッド４１′の間に形成されるといえるから，本願補正発明における「複数の第１の端子と複数の第２の端子との間に配置された」との要件を備える。
　引用発明の「ソルダボール７０′」は本願補正発明の「はんだボール」に相当し，この「ソルダボール７０′」は，ソルダボールランド１５′上に融着されるから，本願補正発明における「はんだボールの各々が，対応する第１のコンタクトに接触する」との要件を備える。
　また，引用発明の「チップスケール半導体パッケージ１０１′」，「ボンディングワイヤ５０′」は，それぞれ本願補正発明の「パッケージドマイクロ電子デバイス」，「ワイヤボンド」に相当する。
　したがって，本願補正発明と引用発明は，本願発明の表記にしたがえば，
　「パッケージドマイクロ電子デバイスであって，集積回路に電気的に結合された複数の端子を有するマイクロ電子ダイであって，前記複数の端子は複数の第１の端子及び複数の第２の端子を含み，前記複数の第１の端子は前記マイクロ電子ダイの一方の側に配置され，かつ，前記複数の第２の端子は前記マイクロ電子ダイの他方の側に配置された，マイクロ電子ダイと，前記マイクロ電子ダイによって支持された複数の第１のコンタクトであって，前記複数の第１の端子と前記複数の第２の端子との間に配置された複数の第１のコンタクトと，前記第１及び第２の端子の各々を，前記第１のコンタクトのうちの対応する１つに個々に結合する複数のワイヤボンドと，複数のはんだボールであって，該はんだボールの各々が，対応する第１のコンタクトに接触する，複数のはんだボールと，を備えたパッケージドマイクロ電子デバイス。」
の点で一致し，次の点で相違する。
　
［相違点］
　本願補正発明は，マイクロ電子ダイに取り付けられた相互接続基板を備え，第１のコンタクトに接触するはんだボールが，マイクロ電子ダイ上の対応する第１のコンタクトを相互接続基板上に支持された複数の第２のコンタクトのうちの対応する１つに電気的に接続するものであるのに対して，引用発明は，各ソルダボールランド１５′上に外部入出力手段としてのソルダボール７０′が融着されるものであるが，該ソルダボール７０′がどのようにして外部に接続されるのかは不明である点。
　
　上記相違点について検討する。半導体チップと配線基板やマザーボードなど他の電子装置との間にインターポーザーすなわち相互接続基板を設け，半導体チップをはんだバンプによりインターポーザーと接続することは，引用例２に示されるほか，特開２００４−１５８７７６号公報，特開２００３−８６７３９号公報，特開２００１−２０３３１８号公報に示されるように，従来からよく知られた技術である（引用例２については，記載事項２ａ〜２ｃ参照）。上記相違点は，単にこの周知技術を適用したに過ぎないものである。
　したがって，本願補正発明は，引用発明及び周知技術に基づいて，当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により，特許出願の際独立して特許を受けることができないものである。 
　
４．小括
　以上のとおりであるから，本件補正は，平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に違反するので，同法１５９条第１項の規定において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
第４．本願発明
　本件補正は，上記のとおり却下されたので，本願の請求項１に係る発明は，平成２３年５月２３日付けで補正された特許請求の範囲の請求項１に記載された事項により特定されるとおりのものである（以下「本願発明」という。「第３」の「１．本件補正の概要」参照。）。
　
第５．引用刊行物
　原査定の拒絶の理由に引用された刊行物及びその記載事項は，前記「第３」の「２．引用刊行物」の「（１）」に記載したとおりである。
　
第６．対比・判断
　本願発明は，本願補正発明から，前記「第３」の「１．本件補正の概要」に記載した限定を外したものである。
　してみると，本願発明の発明特定事項をすべて含み，さらに他の構成要件を付加したものに相当する本願補正発明が，前記「第３」の「３．対比・判断」に記載したとおり，引用発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるから，本願発明も，同様の理由で当業者が容易に発明をすることができたものである。
　
第７．平成２４年３月１９日付け回答書について
　請求人は，審尋に対する平成２４年３月１９日付け回答書において，請求項１の補正を含む特許請求の範囲の補正案を提示しているが，該補正案による請求項１の補正は，発明を明確にするという程度に留まるものであって，実質的に発明を限定するものではない。
　請求人に補正の機会を与えるべき特別な事情は見いだせない。
　
第８．むすび 
　以上のとおり，本願発明は，引用発明及び周知技術に基づいて当業者が容易に発明をすることができたものであって，特許法第２９条第２項の規定により特許を受けることができないから，他の請求項について検討するまでもなく，本願は拒絶されるべきものである。 
　したがって，原査定は妥当であり，結論のとおり審決する。