【事件の表示】
　特願２００５−１７３６８３「アクティブマトリックス型電界発光ディスプレイ装置」拒絶査定不服審判事件〔平成１８年　１月１２日出願公開、特開２００６−　１１４２９〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯 
　
　本件、手続の経緯は、概略、以下のとおりである。
　
　平成１７年　６月１４日　特許出願（パリ条約による優先権主張２００４年６月２６日、大韓民国）
　平成２０年　５月１９日　拒絶理由通知（同年５月２７日発送）
　平成２０年　８月２６日　意見書・手続補正書
　平成２１年　３月２４日　拒絶理由通知（同年４月７日発送）
　平成２１年　７月２８日　意見書・手続補正書
　平成２１年　８月１７日　拒絶査定（同年８月２５日送達）
　平成２１年１２月２５日　本件審判請求・手続補正書
　平成２２年１１月　８日　審尋（同年１１月９日発送）
　 
２．本願発明について 
　
（１）補正の内容
　平成２１年１２月２５日付け手続補正（以下「本件補正」という。）により、特許請求の範囲は、次のとおりに補正された。
　
（本件補正前）
「【請求項１】
　第１電源配線と；
　前記第１電源配線と平行な第２電源配線と；
　前記第１電源配線の前記第２電源配線に対する反対側に配置され，前記第１電源配線に電気的に接続される第１トランジスタと；
　前記第２電源配線の前記第１電源配線に対する反対側に配置され，前記第２電源配線に電気的に接続される第２トランジスタと；
　前記第１トランジスタ及び第２トランジスタにそれぞれ電気的に接続される電界発光素子と；を備え、さらに，
　前記第１トランジスタに電気的に接続される第３トランジスタと；
　前記第２トランジスタに電気的に接続される第４トランジスタと；
　前記第３トランジスタに電気的に接続された第１配線と；
　前記第４トランジスタに電気的に接続された第２配線と；を備えたことを特徴とするアクティブマトリックス型電界発光ディスプレイ装置。
　　【請求項２】
　前記第１トランジスタ，前記第１トランジスタに電気的に接続された電界発光素子，及び前記第３トランジスタからなる第１副画素は前記第１電源配線と前記第１配線との間に配置し，
　前記第２トランジスタ，前記第２トランジスタに電気的に接続された電界発光素子，及び前記第４トランジスタからなる第２副画素は前記第２電源配線と前記第２配線との間に配置したことを特徴とする，請求項１に記載のアクティブマトリックス型電界発光ディスプレイ装置。
　　【請求項３】
　前記第１副画素と前記第２副画素はその構造が前記第１電源配線及び前記第２電源配線を基準として略線対称であることを特徴とする，請求項２に記載のアクティブマトリックス型電界発光ディスプレイ装置。
　　【請求項４】
複数のトランジスタを備えた副画素をマトリクス状に多数備えるアクティブマトリックス型電界発光ディスプレイ装置において：
　前記副画素の境界につき１つおきに２つの平行な第１電源配線および第２電源配線を配置し；
　前記第１及び第２電源配線の両側に配置された前記副画素にそれぞれの電源配線から電源を供給し；
　前記第１及び第２電源配線のない前記副画素の境界に，該境界の両側の副画素に信号を送るための第１配線及び第２配線を配置したことを特徴とするアクティブマトリックス型電界発光ディスプレイ装置。」
　
（本件補正後）
「【請求項１】
　第１電源配線と；
　前記第１電源配線と平行な第２電源配線と；
　前記第１電源配線の前記第２電源配線に
向かって
　前記第２電源配線の前記第１電源配線に
向かって
　前記第１トランジスタ及び第２トランジスタにそれぞれ電気的に接続される電界発光素子と；を備え、さらに，
　前記第１トランジスタに電気的に接続される第３トランジスタと；
　前記第２トランジスタに電気的に接続される第４トランジスタと；
　前記第３トランジスタに電気的に接続された第１配線と；
　前記第４トランジスタに電気的に接続された第２配線と；を備えたことを特徴とするアクティブマトリックス型電界発光ディスプレイ装置。」に補正された。 （下線は、補正箇所を明示するために請求人が付した。）
　
　以上のとおり、本件補正は、請求項２ないし４を削除すると共に、請求項１に係る第１トランジスタに関し、「前記第１電源配線の前記第２電源配線に対する反対側に配置され」を「前記第１電源配線の前記第２電源配線に向かって配置され」に補正し、第２トランジスタに関し、「前記第２電源配線の前記第１電源配線に対する反対側に配置され」を「前記第２電源配線の前記第１電源配線に向かって配置され」に補正するものである。
　
　よって、本件補正は、実質的に、請求項の削除を目的とするものに該当し、適法な補正である。 
　
（２）本願発明
　本件補正後の請求項１の記載における「前記第１電源配線の前記第２電源配線に向かって配置され」なる発明特定事項、及び、「前記第２電源配線の前記第１電源配線に向かって配置され」なる発明特定事項について検討する。
　
　上記発明特定事項の「ある配線の別の配線に向かって配置され」なる記載は、日本語として意味があいまいであり、上記発明特定事項を明確に把握できない。
　
　そこで、上記発明特定事項の意味するところを、本願の発明の詳細な説明の記載を参酌して検討する。
　本願発明は、「第1電源配線」と「第２電源配線」と異なる２つの配線を備えるものであるから、本願の発明の詳細な説明において、本願発明に対応する実施形態は、段落【００５９】〜【００７２】、図１１〜１４に記載された第２実施形態である。
　そして、第２実施形態の第１トランジスタ３５０及び第２トランジスタ４５０を説明する記載として、以下の記載がある。
「【００６０】
　図１１を参照すると，第１電源配線３７０と第２電源配線４７０が平行に備えられている。第１電源配線３７０の第２電源配線４７０方向の反対方向には，第１電源配線３７０に電気的に接続される第１トランジスタ３５０が備えられている。第２電源配線４７０の第１電源配線３７０方向の反対方向には，第２電源配線４７０に電気的に接続された第２トランジスタ４５０が備えられている。また，第１トランジスタ３５０及び第２トランジスタ４５０にそれぞれ電気的に接続される電界発光素子３６０，４６０が備えられている。すなわち，２つの副画素に接続される電源配線３７０，４７０が互いに向かい合うように隣接して備えられる構造である。」
　
　したがって、「前記第１電源配線の前記第２電源配線に向かって配置され」なる発明特定事項は、「前記第１電源配線の前記第２電源配線
方向の反対方向に
方向の反対方向に
　
　以上を踏まえ、本願発明を以下のとおりのものと認定する。
「第１電源配線と；
　前記第１電源配線と平行な第２電源配線と；
　前記第１電源配線の前記第２電源配線
方向の反対方向に
　前記第２電源配線の前記第１電源配線
方向の反対方向に
　前記第１トランジスタ及び第２トランジスタにそれぞれ電気的に接続される電界発光素子と；を備え、さらに，
　前記第１トランジスタに電気的に接続される第３トランジスタと；
　前記第２トランジスタに電気的に接続される第４トランジスタと；
　前記第３トランジスタに電気的に接続された第１配線と；
　前記第４トランジスタに電気的に接続された第２配線と；を備えたことを特徴とするアクティブマトリックス型電界発光ディスプレイ装置。」（以下、「本願発明」という。）
　 
３．引用発明 
（１）引用発明１
（１−１）引用刊行物１の記載事項 
　原査定の拒絶の理由に引用され、本願の優先日前である平成１４年８月９日に頒布された刊行物である特開２００２−２２１９１７号公報（以下「引用刊行物１」という。）には、「アクティブマトリクス型表示装置」（発明の名称）の発明に関して、以下の事項が記載されている。 
　 
＜記載事項１＞  
「【０００１】
【発明の属する技術分野】本発明は、各画素毎に能動素子を有して当該能動素子によって画素単位で表示の制御が行われるアクティブマトリクス型表示装置に関し、特に各画素の発光素子（電気光学素子）として有機材料のエレクトロルミネッセンス素子(以下、有機ＥＬ(electroluminescence)素子と記す)を用いたアクティブマトリクス型有機エレクトロルミネッセンス表示装置に関する。」 
　 
＜記載事項２＞  
「【００４４】［第１構成例］第１構成例では、画素回路に対してコンタクト部３９を、行方向で隣り合う２画素を単位とし、これら２画素間で異なる位置に、例えば図１１に示すように、行間の境界線を挟んで上下にジグザグになるように配置する構成を採っている。これは、図４（Ｃ）に示す構成そのものである。図４（Ｃ）からも明らかなように、コンタクト部３９は、走査線方向（行方向）で隣り合う２画素間、即ちＲ画素とＧ画素間、Ｇ画素とＢ画素間、Ｂ画素とＲ画素間で位置が異なり、行間の境界線を挟んで上下にジグザグの配置となっている。
【００４５】このように、画素回路の画素配列をストライプ配列とし、発光部の画素配列をデルタ配列とした構成のアクティブマトリクス型有機ＥＬ表示装置において、画素回路に対してコンタクト部３９を行方向で隣り合う２画素を単位とし、これら２画素間で異なる位置に配置することにより、行間にコンタクト部３９を配置するための領域を確保する必要がなくなるため、その分だけ発光面積をより大きくとることができるとともに、垂直方向の画素ピッチをより小さく設定できる。」 
　
　図４には、引用刊行物１の第１構成例に係る有機ＥＬ素子の画素配列と画素回路の画素配列との組み合わせを示す平面パターンに関し、以下の事項が読み取れる。
＜事項１＞
・画素回路の画素配列に関して、列方向（上下方向）で隣り合う画素はすべて同じ色の画素であって、一番左端の画素列はＲ画素、その一列右の画素列はＧ画素、その一列右の画素列はＢ画素・・・となっている。
　
＜記載事項３＞  
「【００５６】［第４構成例］図１５は、第４構成例に係るレイアウトを示すパターン図であり、画素回路が図１６に示す電流書き込み型画素回路からなる場合のレイアウトの実例を示している。
【００５７】先ず、電流書き込み型画素回路の回路構成について説明する。ここでは、図面の簡略化のために、ｉ列において互いに隣り合うｉ行目およびｉ＋１行目の２画素（ｉ，ｉ），（ｉ，ｉ＋１）の画素回路Ｐ１，Ｐ２のみを示している。
【００５８】図１６において、画素（ｉ，ｉ）の画素回路Ｐ１は、カソードが第１電源（本例では、グランド）に接続された有機ＥＬ素子４１−１と、ドレインが有機ＥＬ素子４１−１のアノードに接続され、ソースが第２電源（本例では、正電源Ｖｄｄ）に接続されたＴＦＴ４２−１と、このＴＦＴ４２−１のゲートと正電源Ｖｄｄとの間に接続されたキャパシタ４３−１と、ドレインがＴＦＴ４２−１のゲートに、ゲートが走査線４８Ｂ−１にそれぞれ接続されたＴＦＴ４４−１とを有している。
【００５９】同様に、画素（ｉ，ｉ＋１）の画素回路Ｐ２は、カソードがグランドに接続された有機ＥＬ素子４１−２と、ドレインが有機ＥＬ素子４１−２のアノードに接続され、ソースが正電源Ｖｄｄに接続されたＴＦＴ４２−２と、このＴＦＴ４２−２のゲートと正電源Ｖｄｄとの間に接続されたキャパシタ４３−２と、ドレインがＴＦＴ４２−２のゲートに、ゲートが走査線４８Ｂ−２にそれぞれ接続されたＴＦＴ４４−２とを有している。
【００６０】そして、これら２画素分の画素回路Ｐ１，Ｐ２に対して、ドレインとゲートが電気的に短絡されたいわゆるダイオード接続のＴＦＴ４５と、このＴＦＴ４５とデータ線４７との間に接続されたＴＦＴ４６とが共通に設けられている。すなわち、ＴＦＴ４５は、ドレイン・ゲートが画素回路Ｐ１のＴＦＴ４４−１のソースおよび画素回路Ｐ２のＴＦＴ４４−２のソースにそれぞれ接続され、ソースが正電源Ｖｄｄに接続されている。また、ＴＦＴ４６は、ドレインがＴＦＴ４５のドレイン・ゲートに、ソースがデータ線４７に、ゲートが走査線４８Ａにそれぞれ接続されている。」 
　
＜記載事項４＞  
「【００６９】続いて、上記構成の電流書き込み型画素回路を用いた場合のレイアウトの実例について、図１５のパターン図を用いて説明する。
【００７０】本レイアウトの例では、行方向（走査線方向）（当審注：「列方向（データ線方向）」の誤記と認める。）で隣り合う２画素（ｉ，ｉ），（ｉ，ｉ＋１）の画素回路を組とし、これら２画素の画素回路を構成する回路素子、特にＴＦＴおよびその配線パターンについては、列間の境界線に関して対称となるレイアウトとしている。ただし、素子層の有機ＥＬ素子と画素回路とを電気的に接続するコンタクト部３９については、先述した第１〜第３構成例の場合と同様に、この組をなす２画素を単位とし、これら２画素間で上下にジグザグになるように、画素回路に対して異なる位置に配置するようにしている。
【００７１】図１５のレイアウトパターン図において、各回路素子を図１６の画素回路の回路図における画素（ｉ，ｉ）の画素回路Ｐ１の各回路素子と対応させると、Ｔ１がＴＦＴ４５に、Ｔ２がＴＦＴ４２−１に、Ｔ３がＴＦＴ４６に、Ｔ４がＴＦＴ４４−１に、Ｃｓ（ハッチング領域）がキャパシタ４３−１にそれぞれ対応している。
【００７２】そして、図１５から明らかなように、行方向（図の左右方向）で隣り合う２画素（ｉ，ｉ），（ｉ＋１，ｉ）の画素回路間において、２画素単位でジグザグになるように配置されたコンタクト部３９を除いて、回路素子のレイアウトが列間の境界線Ｌｙに関して対称となるように構成されている。また、列方向（図の上下方向）で隣り合う２画素（ｉ，ｉ），（ｉ，ｉ＋１）、即ち隣り合う２行の画素回路間において、コンタクト部３９を除いて、回路素子のレイアウトが行間の境界線Ｌｘに関して対称となるように構成されている。
【００７３】これら各画素のレイアウトパターンにおいて、行方向で隣り合う２画素を単位とし、これら２画素間、即ち図１５の例では、画素（ｉ，ｉ）と画素（ｉ＋１，ｉ）間、画素（ｉ，ｉ＋１）と画素（ｉ＋１，ｉ＋１）間には、境界線Ｌｙに沿って電源（Ｖｄｄ）線５１が配線されている。そして、この電源線５１を行方向で隣り合う２画素間で共用するようにしている。この構成を採ることで、２列分の電源線を１本の電源線として配線できるため、図１５から明らかなように、電源線５１の配線幅を太く設定できることになる。」
　
　図１５には、引用刊行物１の第４構成例のレイアウトパターンに関し、以下の事項が読み取れる。
＜事項２＞
・境界線Ｌｙに関して対称に、一方の側にｉ列目の画素回路の輝度データＹ（ｉ）を流すデータ線４７、他方の側にｉ＋１列目の画素回路の輝度データＹ（ｉ＋１）を流すデータ線４７が配線されている。また、輝度データＹ（ｉ＋１）を流すデータ線４７のすぐ隣には、ｉ＋２列目の画素回路の輝度データＹ（ｉ＋２）を流すデータ線４７が配線されている。
・ｉ列目の画素回路の輝度データＹ（ｉ）を流すデータ線４７には、ｉ列目の画素回路のＴ３が接続され、ｉ＋１列目の画素回路の輝度データＹ（ｉ＋１）を流すデータ線４７には、ｉ＋１列目の画素回路のＴ３が接続され、ｉ＋２列目の画素回路の輝度データＹ（ｉ＋２）を流すデータ線４７には、ｉ＋２列目の画素回路のＴ３が接続されている。
・境界線Ｌｙに沿って配線されている１本の電源線５１には、境界線Ｌｙに関して対称に、一方の側にｉ列目の画素回路のＴ２、他方の側にｉ＋１列目の画素回路のＴ２が接続されている。
　
（１−２）引用刊行物１に記載された発明 
　上記引用刊行物１の第４構成例のアクティブマトリクス型表示装置に基づいて引用発明１を認定する。なお、認定するに際し、段落【００７０】に「ただし、素子層の有機ＥＬ素子と画素回路とを電気的に接続するコンタクト部３９については、先述した第１〜第３構成例の場合と同様に、この組をなす２画素を単位とし、これら２画素間で上下にジグザグになるように、画素回路に対して異なる位置に配置するようにしている。」と記載されているように、有機ＥＬの画素配列と画素回路の画素配列との接続関係は、第１構成例の接続関係と同じものとして認定する。
　
（１−２−１） 
　上記記載事項１には、「【０００１】・・・本発明は、・・・特に各画素の発光素子（電気光学素子）として有機材料のエレクトロルミネッセンス素子(以下、有機ＥＬ(electroluminescence)素子と記す)を用いたアクティブマトリクス型有機エレクトロルミネッセンス表示装置に関する。」と記載されている。 
　この記載によれば、引用刊行物１には、「アクティブマトリクス型有機エレクトロルミネッセンス表示装置」の発明が記載されている。 
　
（１−２−２）
　上記記載事項４には、「・・・【００７１】図１５のレイアウトパターン図において、各回路素子を図１６の画素回路の回路図における画素（ｉ，ｉ）の画素回路Ｐ１の各回路素子と対応させると、Ｔ１がＴＦＴ４５に、
Ｔ２がＴＦＴ４２−１に、Ｔ３がＴＦＴ４６に、
それぞれ対応している。
回路素子のレイアウトが列間の境界線Ｌｙに関して対称
境界線Ｌｙに沿って電源（Ｖｄｄ）線５１が配線されている
　また、図１５から、引用刊行物１の第４構成例のレイアウトパターンに関して、上記事項２として、「
境界線Ｌｙに関して対称に、一方の側にｉ列目の画素回路の輝度データＹ（ｉ）を流すデータ線４７、他方の側にｉ＋１列目の画素回路の輝度データＹ（ｉ＋１）を流すデータ線４７が配線されている。
ｉ列目の画素回路の輝度データＹ（ｉ）を流すデータ線４７には、ｉ列目の画素回路のＴ３が接続され、ｉ＋１列目の画素回路の輝度データＹ（ｉ＋１）を流すデータ線４７には、ｉ＋１列目の画素回路のＴ３が接続され
境界線Ｌｙに沿って配線されている１本の電源線５１には、境界線Ｌｙに関して対称に、一方の側にｉ列目の画素回路のＴ２、他方の側にｉ＋１列目の画素回路のＴ２が接続されている。
　
　これらの記載、及び、この事項によれば、引用刊行物１に記載された「アクティブマトリクス型有機エレクトロルミネッセンス表示装置」は、「境界線Ｌｙに沿って配線された電源線５１」と、「前記電源線５１の一方の側に配置され、前記電源線５１に電気的に接続された、ｉ列目の画素回路のＴＦＴ４２−１」と、「前記電源線５１の前記一方の側と反対の側に配置され、前記電源線５１に電気的に接続された、ｉ＋１列目の画素回路のＴＦＴ４２−１」と、「前記電源線５１の前記一方の側に配置された、前記ｉ列目の画素回路の輝度データＹ（ｉ）を流すデータ線４７」と、「前記電源線５１の前記反対の側に配置された、前記ｉ＋１列目の画素回路の輝度データＹ（ｉ＋１）を流すデータ線４７」と、「前記輝度データＹ（ｉ）を流すデータ線４７に電気的に接続された、前記ｉ列目の画素回路のＴＦＴ４６」と、「前記輝度データＹ（ｉ＋１）を流すデータ線４７に電気的に接続された、前記ｉ＋１列目の画素回路のＴＦＴ４６」を有している。
　
（１−２−３）
　上記記載事項３には、「・・・【００５８】図１６において、
画素（ｉ，ｉ）の画素回路Ｐ１は、カソードが第１電源（本例では、グランド）に接続された有機ＥＬ素子４１−１と、ドレインが有機ＥＬ素子４１−１のアノードに接続され、ソースが第２電源（本例では、正電源Ｖｄｄ）に接続されたＴＦＴ４２−１
ドレインがＴＦＴ４２−１のゲートに
接続されたＴＦＴ４４−１とを有している。
ＴＦＴ４５は、ドレイン・ゲートが画素回路Ｐ１のＴＦＴ４４−１のソース
接続され
ＴＦＴ４６は、ドレインがＴＦＴ４５のドレイン・ゲートに
接続されている。
　また、この記載によれば、各画素回路において、ＴＦＴ４６には、ＴＦＴ４５が接続され、ＴＦＴ４５にはＴＦＴ４４−１が接続され、ＴＦＴ４４−１にはＴＦＴ４２−１が接続されているから、ＴＦＴ４６と、ＴＦＴ４２−１とは電気的に接続されているといえる。
　
　この記載及び上記事項によれば、引用刊行物１に記載された「アクティブマトリクス型有機エレクトロルミネッセンス表示装置」は、「前記ＴＦＴ４２−１に電気的に接続された有機ＥＬ素子４１−１」を有しており、「各画素回路において、前記ＴＦＴ４６と前記ＴＦＴ４２−１とは電気的に接続されている」ものである。
　
（１−２−４）
　（１−２−２）によれば、引用刊行物１に記載された「アクティブマトリクス型有機エレクトロルミネッセンス表示装置」において、ｉ列目とｉ＋１列目の画素回路はそれぞれ、前記ＴＦＴ４２−１と、前記ＴＦＴ４６と、前記輝度データＹ（ｉ）、Ｙ（ｉ＋１）を流すデータ線４７とを有するものであって、前記輝度データＹ（ｉ）、Ｙ（ｉ＋１）を流すデータ線４７のそれぞれと前記ＴＦＴ４６とが電気的に接続されているものである。
　また、（１−２−３）によれば、引用刊行物１に記載された「アクティブマトリクス型有機エレクトロルミネッセンス表示装置」の各画素回路において、前記ＴＦＴ４６と前記ＴＦＴ４２−１とは電気的に接続されているものである。
　
　よって、これらの事項によれば、引用刊行物１に記載された「アクティブマトリクス型有機エレクトロルミネッセンス表示装置」の有する「前記電源線５１の前記一方の側に配置された、前記ｉ列目の画素回路の輝度データＹ（ｉ）を流すデータ線４７」と「前記電源線５１の前記反対の側に配置された、前記ｉ＋１列目の画素回路の輝度データＹ（ｉ＋１）を流すデータ線４７」と「前記輝度データＹ（ｉ）を流すデータ線４７に電気的に接続された、前記ｉ列目の画素回路のＴＦＴ４６」と「前記輝度データＹ（ｉ＋１）を流すデータ線４７に電気的に接続された、前記ｉ＋１列目の画素回路のＴＦＴ４６」はまとめて、「前記ｉ列目の画素回路のＴＦＴ４２−１に電気的に接続された、前記ｉ列目の画素回路のＴＦＴ４６」と「前記ｉ＋１列目の画素回路のＴＦＴ４２−１に電気的に接続された、前記ｉ＋１列目の画素回路のＴＦＴ４６」と「前記ｉ列目の画素回路のＴＦＴ４６に電気的に接続された、前記ｉ列目の画素回路の輝度データＹ（ｉ）を流すデータ線４７」と「前記ｉ＋１列目の画素回路のＴＦＴ４６に電気的に接続された、前記ｉ＋１列目の画素回路の輝度データＹ（ｉ＋１）を流すデータ線４７」ともいえる。
　
（１−２−５）
　図４から、引用刊行物１の第１構成例に係る有機ＥＬ素子の画素配列と画素回路の画素配列との組み合わせを示す平面パターンに関し、上記事項１として、「画素回路の画素配列に関して、列方向で隣り合う画素はすべて同じ色の画素であって、一番左端の画素列はＲ画素、その一列右の画素列はＧ画素、その一列右の画素列はＢ画素・・・となっている。」ことが読み取れる。
　
　この事項によれば、引用刊行物１に記載された「アクティブマトリクス型有機エレクトロルミネッセンス表示装置」において、「前記ｉ列目の画素列の画素回路は、Ｒ、Ｇ、Ｂのうちのいずれか１色の画素回路であり、前記ｉ＋１列目の画素列の画素回路は、Ｒ、Ｇ、Ｂのうちの前記１色とは異なる１色の画素回路」である。
　
（１−２−６） 
　したがって、（１−２−１）〜（１−２−５）によれば、引用刊行物１には、第４構成例として、以下の発明が記載されている。 
「境界線Ｌｙに沿って配線された電源線５１と、
　前記電源線５１の一方の側に配置され、前記電源線５１に電気的に接続された、ｉ列目の画素回路のＴＦＴ４２−１と、
　前記電源線５１の前記一方の側と反対の側に配置され、前記電源線５１に電気的に接続された、ｉ＋１列目の画素回路のＴＦＴ４２−１と、
　前記ｉ列目の画素回路のＴＦＴ４２−１及び前記ｉ＋１列目の画素回路のＴＦＴ４２−１にそれぞれ電気的に接続された有機ＥＬ素子４１−１と、
　前記ｉ列目の画素回路のＴＦＴ４２−１に電気的に接続された、前記ｉ列目の画素回路のＴＦＴ４６と、
　前記ｉ＋１列目の画素回路のＴＦＴ４２−１に電気的に接続された、前記ｉ＋１列目の画素回路のＴＦＴ４６と、
　前記ｉ列目の画素回路のＴＦＴ４６に電気的に接続された、前記ｉ列目の画素回路の輝度データＹ（ｉ）を流すデータ線４７と、
　前記ｉ＋１列目の画素回路のＴＦＴ４６に電気的に接続された、前記ｉ＋１列目の画素回路の輝度データＹ（ｉ＋１）を流すデータ線４７とを有し、
　前記ｉ列目の画素列の画素回路は、Ｒ、Ｇ、Ｂのうちのいずれか１色の画素回路であり、前記ｉ＋１列目の画素列の画素回路は、Ｒ、Ｇ、Ｂのうちの前記１色とは異なる１色の画素回路である、
　アクティブマトリクス型有機エレクトロルミネッセンス表示装置。」（以下、「引用発明１」という。）
　 
（２）引用発明２
（２−１）引用刊行物２の記載事項 
　同じく、原査定の拒絶の理由に引用され、本願の優先日前である平成１４年２月８日に頒布された刊行物である特開２００２−４０９９０号公報（以下「引用刊行物２」という。）には、「電子装置及びその駆動方法」（発明の名称）の発明に関して、以下の事項が記載されている。 
　 
＜記載事項５＞
「【０００１】
【発明の属する技術分野】本発明は、電子装置の構成に関する。本発明は、特に、絶縁体上に作成される薄膜トランジスタ（ＴＦＴ）を有するアクティブマトリクス型電子装置およびアクティブマトリクス型電子装置の駆動方法に関する。
【０００２】
【従来の技術】近年、ＬＣＤ（液晶ディスプレイ）に替わるフラットパネルディスプレイとして、ＥＬ（エレクトロルミネッセンス）ディスプレイが注目を集めており、活発な研究が行われている。」
　 
＜記載事項６＞
「【００５４】[実施例１]図５は、本発明の電子装置の回路構成例を示している。中央に画素部５０１が配置されている。画素部５０１の周囲には、ソース信号線を制御するための、ソース信号線側駆動回路５０２、ゲート信号線を制御するための、ゲート信号線側駆動回路５０６および、画素選択部を制御するための画素選択信号線側駆動回路５０７が配置されている。また、ＥＬ素子に電流を供給するための電源部（Ｓｕｐｐｌｙ）が、画素部５０１の各電流供給線に接続されている。
【００５５】図５における画素部５０１の一部分を拡大したものを図６（Ａ）に示す。図６（Ａ）は、６×３画素のマトリクスを示している。点線枠６００で囲まれた部分が１単位であり、２画素が含まれる。その拡大図を図６（Ｂ）に示す。
【００５６】ソース信号線６１０の左右両側には、第１のスイッチング用ＴＦＴ６０１、第１のＥＬ駆動用ＴＦＴ６０３、第１のＥＬ素子６０５、第１の保持容量６０７を有する画素Ａと、第２のスイッチング用ＴＦＴ６０２、第２のＥＬ駆動用ＴＦＴ６０４、第２のＥＬ素子６０６、第２の保持容量６０８を有する画素Ｂとが配置されている。本実施例においては、スイッチング用ＴＦＴ６０１、６０２にはＮチャネル型ＴＦＴを用い、ＥＬ駆動用ＴＦＴ６０３、６０４にはＰチャネル型ＴＦＴを用いた例を示している。画素選択部６１３は、本実施例ではＮチャネル型ＴＦＴ６１５と、Ｐチャネル型ＴＦＴ６１６と、画素選択信号線６１４とを用いて構成されており、画素選択信号線にＨｉ信号もしくはＬＯ信号を入力することによって、Ｎチャネル型ＴＦＴ６１５もしくはＰチャネル型ＴＦＴ６１６が導通し、ソース信号線６１０からの信号が画素Ａもしくは画素Ｂに書き込まれる。」
　 
＜記載事項７＞
「【００６０】図６（Ａ）に示した構造によると、Ｒ、Ｇ、Ｂ３色に対応した画素を有するカラー表示用の電子装置にも容易に適用出来る。各画素は、ＥＬ素子の横に付したＲ、Ｇ、Ｂに対応しているとする。ＥＬ素子は、Ｒ、Ｇ、Ｂの各色において、その電圧−輝度特性が異なるため、同一の輝度を得るには、各電流供給線６３０、６４０、６５０、６６０、６７０、６８０には異なる電位を与える必要がある。具体的には、電流供給線６３０、６６０にはＲに対応した電位を、電流供給線６４０、６７０にはＧに対応した電位を、電流供給線６５０、６８０にはＢに対応した電位を与える。ソース信号線６３５にはＲとＧの信号を入力し、ソース信号線６４５にはＢとＲの信号を入力し、ソース信号線６５５にはＧとＢの信号を入力してやれば良い。」
　
　また、図６から、引用刊行物２に記載された発明の実施例１の電子装置の画素部の回路構成例に関して、以下の事項が読み取れる。
＜事項３＞
・各画素の列に属する画素の色はすべて同一であって、Ｒ、Ｇ、Ｂのうちのいずれか１色であり、隣接する画素の列の色は異なっている。
・左端から２列目のＧ画素の列と左端から３列目のＢ画素の列の間には、Ｇ画素用の電流供給線６４０、Ｂ画素用の電流供給線６５０が２本まとめて配線され、左端から４列目のＲ画素の列と左端から５列目のＧ画素の列の間には、Ｒ画素用の電流供給線６６０、Ｇ画素用の電流供給線６７０が２本まとめて配線されている。
　
（２−２）引用刊行物２に記載された発明 
（２−２−１） 
　上記記載事項５には、「【０００１】・・・本発明は、特に、絶縁体上に作成される薄膜トランジスタ（ＴＦＴ）を有する
アクティブマトリクス型電子装置
ＥＬ（エレクトロルミネッセンス）ディスプレイ
　この記載によれば、引用刊行物２には、「アクティブマトリクス型ＥＬディスプレイ」の発明が記載されている。 
　
（２−２−２）
　上記記載事項６には、「【００５４】・・・画素部５０１の周囲には、ソース信号線を制御するための、ソース信号線側駆動回路５０２、ゲート信号線を制御するための、ゲート信号線側駆動回路５０６および、画素選択部を制御するための画素選択信号線側駆動回路５０７が配置されている。また、ＥＬ素子に電流を供給するための電源部（Ｓｕｐｐｌｙ）が、画素部５０１の各電流供給線に接続されている。【００５５】図５における
画素部５０１の一部分
６×３画素のマトリクス
ソース信号線６１０の左右両側には、第１のスイッチング用ＴＦＴ６０１、第１のＥＬ駆動用ＴＦＴ６０３、第１のＥＬ素子６０５、第１の保持容量６０７を有する画素Ａと、第２のスイッチング用ＴＦＴ６０２、第２のＥＬ駆動用ＴＦＴ６０４、第２のＥＬ素子６０６、第２の保持容量６０８を有する画素Ｂとが配置されている
　
　この記載によれば、引用刊行物２に記載された「アクティブマトリクス型ＥＬディスプレイ」は、「マトリクス状に配列された複数の画素を有し、各画素は、スイッチング用ＴＦＴ、ＥＬ駆動用ＴＦＴ、ＥＬ素子、ソース信号線、電源部からの電流供給配線を有している」ものである。
　
（２−２−３）
　上記記載事項６には、「【００６０】図６（Ａ）に示した構造によると、Ｒ、Ｇ、Ｂ３色に対応した画素を有するカラー表示用の電子装置にも容易に適用出来る。各画素は、ＥＬ素子の横に付したＲ、Ｇ、Ｂに対応しているとする。ＥＬ素子は、Ｒ、Ｇ、Ｂの各色において、その電圧−輝度特性が異なるため、同一の輝度を得るには、各電流供給線６３０、６４０、６５０、６６０、６７０、６８０には異なる電位を与える必要がある。具体的には、電流供給線６３０、６６０にはＲに対応した電位を、電流供給線６４０、６７０にはＧに対応した電位を、電流供給線６５０、６８０にはＢに対応した電位を与える。・・・」と記載されている。
　また、図６から、引用刊行物２に記載された発明の実施例１の電子装置の画素部の回路構成例に関して、上記事項３として、「
各画素の列に属する画素の色はすべて同一であって、Ｒ、Ｇ、Ｂのうちのいずれか１色であり、隣接する画素の列の色は異なっている
左端から２列目のＧ画素の列と左端から３列目のＢ画素の列の間には
電流供給線６５０が２本まとめて配線され、左端から４列目のＲ画素の列と左端から５列目のＧ画素の列の間には
電流供給線６７０が２本まとめて配線されている。
　
　この記載及びこの事項によれば、引用刊行物２に記載された「アクティブマトリクス型ＥＬディスプレイ」において、「前記各画素の列に属する前記画素の色はすべて同一であって、Ｒ、Ｇ、Ｂのうちのいずれか１色であり、隣接する前記画素の列の色は異なっており、各色の前記電流供給線が２本まとめて、２列おきに、２つの前記画素の列の間に配線されており、各色の前記電流供給線には、各色に応じた電位が与えられている」ものである。
　
（２−２−４）
　したがって、（２−２−１）〜（２−２−３）によれば、引用刊行物２には、以下の発明が記載されている。 
「マトリクス状に配列された複数の画素を有するアクティブマトリクス型ＥＬディスプレイであって、
　前記各画素は、スイッチング用ＴＦＴ、ＥＬ駆動用ＴＦＴ、ＥＬ素子、ソース信号線、電源部からの電流供給配線を有し、
　前記各画素の列に属する前記画素の色はすべて同一であって、Ｒ、Ｇ、Ｂのうちのいずれか１色であり、隣接する前記画素の列の色は異なっており、各色の前記電流供給線が２本まとめて、２列おきに、２つの前記画素の列の間に配線されており、各色の前記電流供給線には、各色に応じた電位が与えられている
　アクティブマトリクス型ＥＬディスプレイ。」（以下、「引用発明２」という。）
　
４．対比 
　本願発明と引用発明１とを比較する。 
　 
（１） 
　引用発明１の「アクティブマトリクス型有機エレクトロルミネッセンス表示装置」は、本願発明の「アクティブマトリックス型電界発光ディスプレイ装置」に相当する。
　
（２）
　引用発明１の「電源線５１」は、前記電源線５１を中心にして、その一方の側にｉ列目の画素回路が配置され、前記一方の側と反対の側にｉ＋１列目の画素回路が配置されているものである。
　一方、本願発明の「第１電源配線と第２電源配線」も、前記第１電源配線と前記第２電源配線を中心にして、その一方の側に、第１トランジスタ、第３トランジスタ、電界発光素子、第１配線からなる画素回路が配置され、前記一方の側と反対の側に、第２トランジスタ、第４トランジスタ、電界発光素子、第２配線からなる画素回路が配置されているものである。
　よって、引用発明１の「電源線５１」と、本願発明の「第１電源配線と第２電源配線」とは共に、「その両側に画素回路がそれぞれ配置されている電源供給部」である点で共通する。
　
（３）
　引用発明１の「ｉ列目の画素回路のＴＦＴ４２−１」は、前記電源線５１を中心にして、その一方の側に配置され、前記電源線５１に電気的に接続されている。
　一方、本願発明の「第１トランジスタ」も、前記第１電源配線の前記第２電源配線方向の反対方向に配置され、前記第１電源配線に電気的に接続されるものであるから、前記第１電源配線と前記第２電源配線を中心にして、その一方の側に配置され、前記第１電源配線に電気的に接続されるものである。
　そして、（２）の相当関係から、引用発明１の「電源線５１」と、本願発明の「第１電源配線と第２電源配線」とは共に、「その両側に画素回路がそれぞれ配置されている電源供給部」である点で共通する。
　
　よって、引用発明１の、前記電源線５１を中心にして、その一方の側に配置され、前記電源線５１に電気的に接続されている、「ｉ列目の画素回路のＴＦＴ４２−１」と、本願発明の、前記第１電源配線と前記第２電源配線を中心にして、その一方の側に配置され、前記第１電源配線に電気的に接続される、「第１トランジスタ」とは共に、「前記電源供給部を中心にして、前記電源供給部の一方の側に配置され、前記電源供給部に電気的に接続される第１トランジスタ」である点で共通する。
　
　同様に、引用発明１の「ｉ＋１列目の画素回路のＴＦＴ４２−１」は、前記電源線５１を中心にして、前記一方の側と反対の側に配置され、前記電源線５１に電気的に接続されている一方で、本願発明の「第２トランジスタ」も、前記第２電源配線の前記第１電源配線方向の反対方向に配置され、前記第２電源配線に電気的に接続されるものであるから、前記第１電源配線と前記第２電源配線を中心にして、前記一方の側と反対の側に配置され、前記第２電源配線に電気的に接続されるものである。
　
　よって、引用発明１の、前記電源線５１を中心にして、前記一方の側と反対の側に配置され、前記電源線５１に電気的に接続されている、「ｉ＋１列目の画素回路のＴＦＴ４２−１」と、本願発明の、前記第１電源配線と前記第２電源配線を中心にして、前記一方の側と反対の側に配置され、前記第２電源配線に電気的に接続される、「第２トランジスタ」とは共に、「前記電源供給部を中心にして、前記電源供給部の前記一方の側と反対の側に配置され、前記電源供給部に電気的に接続される第２トランジスタ」である点で共通する。
　
（４）
　引用発明１の「有機ＥＬ素子４１−１」は、前記ｉ列目の画素回路のＴＦＴ４２−１及び前記ｉ＋１列目の画素回路のＴＦＴ４２−１にそれぞれ電気的に接続されたものである。
　一方、本願発明の「電界発光素子」も、前記第１トランジスタ及び第２トランジスタにそれぞれ電気的に接続されるものである。
　そして、（３）の相当関係から、引用発明１の「ｉ列目の画素回路のＴＦＴ４２−１」と、本願発明の「第１トランジスタ」とは共に、「前記電源供給部を中心にして、前記電源供給部の一方の側に配置され、前記電源供給部に電気的に接続される第１トランジスタ」である点で共通し、引用発明１の「ｉ＋１列目の画素回路のＴＦＴ４２−１」と、本願発明の「第２トランジスタ」とは共に、「前記電源供給部を中心にして、前記電源供給部の前記一方の側と反対の側に配置され、前記電源供給部に電気的に接続される第２トランジスタ」である点で共通する。
　
　よって、引用発明１の、前記ｉ列目の画素回路のＴＦＴ４２−１及び前記ｉ＋１列目の画素回路のＴＦＴ４２−１にそれぞれ電気的に接続された、「有機ＥＬ素子４１−１」と、本願発明の、前記第１トランジスタ及び第２トランジスタにそれぞれ電気的に接続される、「電界発光素子」とは共に、「前記第１トランジスタ及び前記第２トランジスタにそれぞれ電気的に接続される電界発光素子」である点で共通する。
　
（５）
　引用発明１の「前記ｉ列目の画素回路のＴＦＴ４６」は、前記ｉ列目の画素回路のＴＦＴ４２−１に電気的に接続されたものである。
　一方、本願発明の「第３トランジスタ」も、前記第１トランジスタに電気的に接続されるものである。
　そして、（３）の相当関係から、引用発明１の「ｉ列目の画素回路のＴＦＴ４２−１」と、本願発明の「第１トランジスタ」とは共に、「前記電源供給部を中心にして、前記電源供給部の一方の側に配置され、前記電源供給部に電気的に接続される第１トランジスタ」である点で共通する。
　
　よって、引用発明１の、前記ｉ列目の画素回路のＴＦＴ４２−１に電気的に接続された、「前記ｉ列目の画素回路のＴＦＴ４６」と、本願発明の、前記第１トランジスタに電気的に接続される、「第３トランジスタ」とは共に、「前記第１トランジスタに電気的に接続される第３トランジスタ」の点で共通する。
　同様に、引用発明１の、前記ｉ＋１列目の画素回路のＴＦＴ４２−１に電気的に接続された、「前記ｉ＋１列目の画素回路のＴＦＴ４６」と、本願発明の、前記第２トランジスタに電気的に接続される、「第４トランジスタ」とは共に、「前記第２トランジスタに電気的に接続される第４トランジスタ」の点で共通する。
　
（６）
　引用発明１の「前記ｉ列目の画素回路の輝度データＹ（ｉ）を流すデータ線４７」は、前記ｉ列目の画素回路のＴＦＴ４６に電気的に接続されたものである。
　一方、本願発明の「第１配線」も、前記第３トランジスタに電気的に接続されたものである。
　そして、（５）の相当関係から、引用発明１の「前記ｉ列目の画素回路のＴＦＴ４６」と、本願発明の「第３トランジスタ」とは共に、「前記第１トランジスタに電気的に接続される第３トランジスタ」である点で共通する。
　
　よって、引用発明１の、前記ｉ列目の画素回路のＴＦＴ４６に電気的に接続された、「前記ｉ列目の画素回路の輝度データＹ（ｉ）を流すデータ線４７」と、本願発明の、前記第３トランジスタに電気的に接続された、「第１配線」とは共に、「前記第３トランジスタに電気的に接続された第１配線」である点で共通する。
　同様に、引用発明１の、前記ｉ＋１列目の画素回路のＴＦＴ４６に電気的に接続された、「前記ｉ＋１列目の画素回路の輝度データＹ（ｉ＋１）を流すデータ線４７」と、本願発明の、前記第４トランジスタに電気的に接続された、「第２配線」とは共に、「前記第４トランジスタに電気的に接続された第２配線」である点で共通する。
　
（７） 
　したがって、本願発明と引用発明１の両者は、 
「その両側に画素回路がそれぞれ配置されている電源供給部と；
　前記電源供給部を中心にして、前記電源供給部の一方の側に配置され、前記電源供給部に電気的に接続される第１トランジスタと；
　前記電源供給部を中心にして、前記電源供給部の前記一方の側と反対の側に配置され、前記電源供給部に電気的に接続される第２トランジスタと；
　前記第１トランジスタ及び前記第２トランジスタにそれぞれ電気的に接続される電界発光素子と；を備え、さらに、
　前記第１トランジスタに電気的に接続される第３トランジスタと；
　前記第２トランジスタに電気的に接続される第４トランジスタと；
　前記第３トランジスタに電気的に接続された第１配線と；
　前記第４トランジスタに電気的に接続された第２配線と；を備えたアクティブマトリックス型電界発光ディスプレイ装置。」の点で一致し、以下の点で相違する。 
　
[相違点] 
　その両側に画素回路がそれぞれ配置されている電源供給部が、本願発明では「第１電源配線と；前記第１電源配線と平行な第２電源配線」の２本であるのに対し、引用発明１では「電源線５１」の１本である点。
　
５．判断
　上記相違点について検討する。
　
　上記「３．（２−２−４）」で述べたとおり、引用刊行物２には、以下の引用発明２が記載されている。
「マトリクス状に配列された複数の画素を有するアクティブマトリクス型ＥＬディスプレイであって、
　各画素は、スイッチング用ＴＦＴ、ＥＬ駆動用ＴＦＴ、ＥＬ素子、ソース信号線、電源部からの電流供給配線を有し、
　前記各画素の列に属する前記画素の色はすべて同一であって、Ｒ、Ｇ、Ｂのうちのいずれか１色であり、隣接する前記画素の列の色は異なっており、各色の前記電流供給線が２本まとめて、２列おきに、２つの前記画素の列の間に配線されており、各色の前記電流供給線には、各色に応じた電位が与えられている
　アクティブマトリクス型ＥＬディスプレイ。」
　
　そして、引用発明１は、列ごとに異なる色の画素回路が配列されており、各画素回路が、スイッチング用ＴＦＴであるＴＦＴ４６、駆動用ＴＦＴであるＴＦＴ４２−１、有機ＥＬ素子４１−１、駆動ＴＦＴであるＴＦＴ４２−１に電圧を供給する電源線５１を有するものであって、電源線５１は２列おきに、２つの画素列の間に配されている。
　一方、引用発明２も、列ごとに異なる色の画素列が配列されており、各画素の回路が、スイッチング用ＴＦＴ、ＥＬ駆動用ＴＦＴ、ＥＬ素子、電源部からの電圧を供給する電流供給配線を有するものであって、２本の電流供給線がまとめて、２列おきに、２つの画素の列の間に配線されている。
　
　また、「有機ＥＬ表示装置の駆動制御」の技術分野において、各色の有機ＥＬ素子の電圧−輝度特性が異なることは、例示するまでもない周知の事項である。
　
　よって、引用発明１において、ｉ列とｉ＋１列とに異なる色の画素回路が配列されているところ、上記周知の事項である、色ごとに異なる有機ＥＬ素子の電圧−輝度特性への対応として、引用発明２を適用して、ｉ列とｉ＋１列の各色の画素列に対してそれぞれ１本の電源線５１（引用発明２の「電流供給線」に対応する。）を設けると共に、ｉ列の画素列とｉ＋１列の画素列の間に、２本まとめて電源線５１を配線し、それぞれの電源線５１に対して異なる電圧を供給することは、当業者が容易になし得たことである。
　
　したがって、上記相違点に係る本願発明の発明特定事項は、当業者が引用発明１及び引用発明２に基づいて容易に想到し得たことである。
　
　そして、本願発明によってもたらされる効果は、引用発明１及び引用発明２から想定することができない格別のものと認めることもできない。
　
　以上のとおり、本願発明は、引用発明１及び引用発明２に基いて当業者が容易に発明をすることができたものである。 
　
６．予備的検討
　なお、原審では言及していなかった引用刊行物１の他の構成例について検討しておく。
　引用刊行物１の段落【００５２】〜【００５３】、図１３（Ｂ）に記載された第２構成例の変形例は、画素回路を構成するＴＦＴ等の回路素子のレイアウトＦを画素間で同一にすると共に、行方向に隣り合う２画素間で反転（１８０度回転）させた構成となっている。
　ここで、画素回路を構成するＴＦＴ等の回路素子のレイアウトＦは、図１の破線で囲まれた画素回路１１の単位構成を持つものであって、単位構成の破線内で右側の方に共通グランド線が配置され、かつ、前記共通グランド線に接続される駆動トランジスタＴＲｂは前記共通グランド線の左側に配置されており、前記駆動トランジスタＴＲｂに接続される有機ＥＬ素子ＥＬと、前記駆動トランジスタＴＲｂに接続される選択トランジスタＴＲａ、前記選択トランジスタＴＲａに接続されるデータ線１３を備えるものである。一方、反転されたレイアウトＦの単位構成は、単位構成内で左側の方に共通グランド線が配置され、かつ、前記共通グランド線に接続される駆動トランジスタＴＲｂは前記共通グランド線の右側に配置されており、前記駆動トランジスタＴＲｂに接続される有機ＥＬ素子ＥＬと、前記駆動トランジスタＴＲｂに接続される選択トランジスタＴＲａ、前記選択トランジスタＴＲａに接続されるデータ線１３を備えるものである。
　よって、上記第２構成例のレイアウトＦと反転されたレイアウトＦからなる、行方向に隣り合う２画素分の画素回路は、２本の共通グランド線を中心にして、前記２本の共通グランド線に対して、その左側に配置される第１の駆動トランジスタＴＲｂと、前記２本の共通グランド線に対して、その右側に配置される第２の駆動トランジスタＴＲｂと、前記第１の駆動トランジスタＴＲｂと前記第２の駆動トランジスタＴＲｂにそれぞれ接続される有機ＥＬ素子ＥＬと、前記第１の駆動トランジスタＴＲｂに接続される第１の選択トランジスタＴＲａと、前記第２の駆動トランジスタＴＲｂに接続される第２の選択トランジスタＴＲａと、前記第１の選択トランジスタＴＲａに接続される第１のデータ線１３と、前記第２の選択トランジスタＴＲａに接続される第２のデータ線１３とを備えている。
　引用刊行物１の段落【００５５】、図１４（Ｂ）に記載された第３構成例のレイアウトＦと反転されたレイアウトＦからなる、行方向に隣り合う２画素分の画素回路も、同様の配線群及び素子群を有している。
　してみると、本願発明は、引用刊行物１に、第２構成例の変形例、または、第３構成例として記載された発明と実質的に同一であるといえる。
　
７．むすび 
　以上のとおり、本願発明は、引用発明１及び引用発明２に基いて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。 
　したがって、本願は拒絶すべきものである。 
　 
　よって、結論のとおり審決する。