【事件の表示】
　特願２０００−１９５６６０「エレベイテッドソース及びドレイン領域を有するトランジスタ製造方法」拒絶査定不服審判事件〔平成１３年　３月１６日出願公開、特開２００１−　６８６７１〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成１２年６月２９日（パリ条約による優先権主張１９９９年６月２９日、大韓民国）の出願であって、平成２２年３月２日に手続補正がなされ、同年１０月２８日付けで拒絶査定がなされ、それに対して、平成２３年３月１日に拒絶査定に対する審判請求がなされるとともに、同日に手続補正がなされ、その後当審において、平成２４年１月３０日付けで審尋がなされ、同年３月１５日に回答書が提出されたものである。
　
２．補正の却下の決定
【補正の却下の決定の結論】
　平成２３年３月１日になされた手続補正を却下する。
　
【理由】
（１）補正の内容
　平成２３年３月１日になされた手続補正（以下「本件補正」という。）は、補正前の特許請求の範囲の請求項１ないし１７を、補正後の特許請求の範囲の請求項１ないし１７に補正するとともに、明細書を補正するものであり、そのうちの補正前後の請求項は、以下のとおりである。
　
（補正前）
「【請求項１】
　基板にエレベイテッドドレインを有するトランジスタ製造方法において、
　基板上にゲート構造を形成するステップと、
　前記ゲート構造の一側に隣接し、第１ドーパント濃度レベルを有する第１ドープト領域を提供するステップと、
　前記第１ドープト領域上に第２ドーパント濃度レベルを有するエピタキシャルシリコン膜を成長させて第２ドープト領域を形成するステップと、
　前記エピタキシャルシリコン膜にイオン注入工程を遂行し、前記第２ドープト領域の上部を前記第２ドーパント濃度レベルより高い第３ドーパント濃度レベルを有する第３ドーパント領域に形成するステップとを有することを特徴とするトランジスタ製造方法。
　【請求項２】
　前記第１ドーパント濃度レベルは前記第２ドーパント濃度レベルより高く、前記第３ドーパント濃度レベルより低いことを特徴とする請求項１記載のトランジスタ製造方法。
　【請求項３】
　前記第１ドープト領域は前記基板内に形成され、低いエネルギーでイオンが注入されるが、前記第１ドーパント濃度レベルは１０１４乃至５×１０１４ｉｏｎｓ／ｃｍ３であり、前記第１ドーパント領域の接合深さは約６００Åであることを特徴とする請求項１記載のトランジスタ製造方法。
　【請求項４】
　前記第３ドープト領域に注入されたイオンを活性化させるために前記基板をアニリングするステップとを有することを特徴とする請求項１記載のトランジスタ製造方法。
　【請求項５】
　前記第１ドープト領域を形成した後、前記ゲート構造の側壁に第１絶縁膜及び、第２絶縁膜からなるゲートスペーサを形成するステップと、
　前記第１絶縁膜の一部を除去してアンダーカットを形成し、前記アンダーカット内に前記第２ドーパント濃度レベルを有する自己整合エピタキシャルシリコンスリバー（ｓｅｌｆ−ａｌｉｇｎｅｄ　ｅｐｉｔａｘｉａｌ　ｓｉｌｉｃｏｎ　ｓｌｉｖｅｒ）を形成するステップとをさらに有することを特徴とする請求項４記載のトランジスタ製造方法。
　【請求項６】
　前記アニリングは、前記自己整合エピタキシャルシリコンスリバー（ｓｅｌｆ−ａｌｉｇｎｅｄ　ｅｐｉｔａｘｉａｌ　ｓｉｌｉｃｏｎ　ｓｌｉｖｅｒ）が前記第３ドーパント濃度レベルを有しないように制御されることを特徴とする請求項５記載のトランジスタ製造方法。
　【請求項７】
　前記エピタキシャルシリコン膜の成長中、前記ゲートスペーサの付近に形成されたファシット（ｆａｃｅｔ）の大きさは１００Å以下であることを特徴とする請求項５記載のトランジスタ製造方法。
　【請求項８】
　前記第１絶縁膜は酸化膜、前記第２絶縁膜は窒化膜であり、前記第１絶縁膜の膜厚は約１００乃至２００Å、前記第２絶縁膜の膜厚は２００乃至３００Åであることを特徴とする請求項７記載のトランジスタ製造方法。
　【請求項９】
　前記アンダーカットは前記ゲート構造から側部に約１００Åであることを特徴とする請求項５記載のトランジスタ製造方法。
　【請求項１０】
　前記エピタキシャルシリコン膜は約５００乃至２０００Åの厚さを有することを特徴とする請求項４記載のトランジスタ製造方法。
　【請求項１１】
　前記エピタキシャルシリコン膜の成長ステップは、
　約２０乃至３００ｓｃｃｍのジクロロシラン（ｄｉｃｈｌｏｒｏ　ｓｉｌａｎｅ）、約３０乃至２００ｓｃｃｍのＨＣｌ及び約１００乃至３００ｓｃｃｍの燐が供給されるステップと、
　約１０乃至５０Ｔｏｒｒの蒸着圧力を維持させるステップと、
　約７５０乃至９５０℃の蒸着温度を維持させるステップとを有することを特徴とする請求項１記載のトランジスタ製造方法。
　【請求項１２】
　前記アニリング工程は、前記基板を反応炉に入れるステップと、前記反応炉内に窒素雰囲気を提供するステップと、前記反応炉の温度を８００乃至９５０℃に維持させるステップと、前記反応炉内で約１０乃至３０分間前記基板を処理するステップとを有することを特徴とする請求項４記載のトランジスタ製造方法。
　【請求項１３】　前記アニリング工程は、前記基板を急速熱処理炉に入れるステップと、前記急速熱処理炉に窒素雰囲気を提供するステップと、前記急速熱処理炉の温度を約９００乃至１０５０℃に維持させるステップと、前記基板を前記急速熱処理炉で約１乃至３０秒間処理するが、温度は秒当り約３０乃至２００℃の増加量で増加させるステップとを有することを特徴とする請求項４記載のトランジスタ製造方法。
　【請求項１４】
　前記第３ドーパント濃度レベルは、１０１４乃至５×１０１４ｉｏｎｓ／ｃｍ３のイオン濃度を有し、前記第３ドープト領域は前記エピタキシャルシリコン膜の約１／２の膜厚を有することを特徴とする請求項１記載のトランジスタ製造方法。
　【請求項１５】
　基板にエレベイテッドソース及びドレインを有するトランジスタ製造方法において、
　ゲート構造の下部にチャネルを確定するために基板上にゲート構造を形成するステップと、
　前記基板及び前記チャネルの周辺に第１ドーパント濃度レベルを有する第１ドープト領域を形成するステップと、
　前記第１ドープト領域上に、上部及び下部を持ち、前記第１ドーパント濃度より低い第２ドーパント濃度レベルを有するエピタキシャルシリコン膜を形成するステップと、
　前記上部のドーパント濃度レベルを増加させるために前記エピタキシャルシリコン膜の上部にドーパントを注入するステップとを有することを特徴とするトランジスタ製造方法。
　【請求項１６】
　前記下部に注入されたイオンが拡散しないようにし、前記上部に注入されたイオンが活性化されるように前記基板をアニリングして、前記上部が前記下部の第２ドーパント濃度レベルより高い第３ドーパント濃度レベルを有するようにするステップをさらに有することを特徴とする請求項１５記載のトランジスタ製造方法。
　【請求項１７】
　前記ゲート構造の側壁にゲートスペーサを形成するステップと、
　前記ゲートスペーサの下部に第２ドーパント濃度レベルを有する自己整合エピタキシャルシリコンスリバー（ｓｅｌｆ−ａｌｉｇｎｅｄ　ｅｐｉｔａｘｉａｌ　ｓｉｌｉｃｏｎ　ｓｌｉｖｅｒ）を形成するステップとをさらに含んでなることを特徴とする請求項１６記載のトランジスタ製造方法。」
　
（補正後）
「【請求項１】
　基板にエレベイテッドドレインを有するトランジスタ製造方法において、
　基板上にゲート構造を形成するステップと、
　前記ゲート構造の側壁に酸化膜及び窒化膜からなるスペーサを形成するステップと、
　前記ゲート構造と接する前記基板に形成され、第１ドーパント濃度レベルを有する第１ドープト領域を提供するステップと、
　前記第１ドープト領域上に第２ドーパント濃度レベルを有するエピタキシャルシリコン膜を成長させて第２ドープト領域を形成するステップと、
　前記エピタキシャルシリコン膜にイオン注入工程を遂行し、前記第２ドープト領域の上部を前記第２ドーパント濃度レベルより高い第３ドーパント濃度レベルを有する第３ドープト領域を形成するステップとを有することを特徴とするトランジスタ製造方法。
　【請求項２】
　前記第１ドーパント濃度レベルは前記第２ドーパント濃度レベルより高く、前記第３ドーパント濃度レベルより低いことを特徴とする請求項１記載のトランジスタ製造方法。
　【請求項３】
　前記第１ドープト領域は前記基板内に形成され、低いエネルギーでイオンが注入されるが、前記第１ドーパント濃度レベルは１０１４乃至５×１０１４ｉｏｎｓ／ｃｍ３であり、前記第１ドーパント領域の接合深さは約６００Åであることを特徴とする請求項１記載のトランジスタ製造方法。
　【請求項４】
　前記第３ドープト領域に注入されたイオンを活性化させるために前記基板をアニリングするステップとを有することを特徴とする請求項１記載のトランジスタ製造方法。
　【請求項５】
　二重スペーサを形成するステップは、前記ゲート構造を含む全体構造の表面に沿って前記酸化膜及び窒化膜を順次に形成するステップと、
　ドライエッチング工程を行って前記酸化膜及び前記窒化膜の一部を除去し、前記ゲート構造の側壁に前記酸化膜及び前記窒化膜の一部を残留させて前記二重スペーサを残留させるステップとをさらに有することを特徴とする請求項４記載のトランジスタ製造方法。
　【請求項６】
　前記アニリングは、前記自己整合エピタキシャルシリコンスリバー（ｓｅｌｆ−ａｌｉｇｎｅｄ　ｅｐｉｔａｘｉａｌ　ｓｉｌｉｃｏｎ　ｓｌｉｖｅｒ）が前記第３ドーパント濃度レベルを有しないように制御されることを特徴とする請求項５記載のトランジスタ製造方法。
　【請求項７】
　前記エピタキシャルシリコン膜の成長中、前記二重スペーサの付近に形成されたファシット（ｆａｃｅｔ）の大きさは１００Å以下であることを特徴とする請求項５記載のトランジスタ製造方法。
　【請求項８】
　前記酸化膜の厚は１００乃至２００Å、前記窒化膜の厚は２００乃至３００Åであることを特徴とする請求項７記載のトランジスタ製造方法。
　【請求項９】
　前記アンダーカットは前記ゲート構造から側部に約１００Åであることを特徴とする請求項５記載のトランジスタ製造方法。
　【請求項１０】
　前記エピタキシャルシリコン膜は約５００乃至２０００Åの厚さを有することを特徴とする請求項４記載のトランジスタ製造方法。
　【請求項１１】
　前記エピタキシャルシリコン膜の成長ステップは、
　約２０乃至３００ｓｃｃｍのジクロロシラン（ｄｉｃｈｌｏｒｏ　ｓｉｌａｎｅ）、約３０乃至２００ｓｃｃｍのＨＣｌ及び約１００乃至３００ｓｃｃｍの燐が供給されるステップと、
　約１０乃至５０Ｔｏｒｒの蒸着圧力を維持させるステップと、
　約７５０乃至９５０℃の蒸着温度を維持させるステップとを有することを特徴とする請求項１記載のトランジスタ製造方法。
　【請求項１２】
　前記アニリング工程は、前記基板を反応炉に入れるステップと、前記反応炉内に窒素雰囲気を提供するステップと、前記反応炉の温度を８００乃至９５０℃に維持させるステップと、前記反応炉内で約１０乃至３０分間前記基板を処理するステップとを有することを特徴とする請求項４記載のトランジスタ製造方法。
　【請求項１３】　前記アニリング工程は、前記基板を急速熱処理炉に入れるステップと、前記急速熱処理炉に窒素雰囲気を提供するステップと、前記急速熱処理炉の温度を約９００乃至１０５０℃に維持させるステップと、前記基板を前記急速熱処理炉で約１乃至３０秒間処理するが、温度は秒当り約３０乃至２００℃の増加量で増加させるステップとを有することを特徴とする請求項４記載のトランジスタ製造方法。
　【請求項１４】
　前記第３ドーパント濃度レベルは、１０１５乃至５×１０１５ｉｏｎｓ／ｃｍ３のイオン濃度を有し、前記第３ドープト領域は前記エピタキシャルシリコン膜の約１／２の膜厚を有することを特徴とする請求項１記載のトランジスタ製造方法。
　【請求項１５】
　基板にエレベイテッドソース及びドレインを有するトランジスタ製造方法において、
　ゲート構造の下部にチャネルを確定するために基板上にゲート構造を形成するステップと、
　前記ゲート構造の側壁に酸化膜及び窒化膜からなるスペーサを形成するステップと、
　前記基板及び前記チャネルの周辺に第１ドーパント濃度レベルを有する第１ドープト領域を形成するステップと、
　前記第１ドープト領域上に、上部及び下部を持ち、前記第１ドーパント濃度より低い第２ドーパント濃度レベルを有するエピタキシャルシリコン膜を形成するステップと、
　前記上部のドーパント濃度レベルを増加させるために前記エピタキシャルシリコン膜の上部にドーパントを注入するステップとを有することを特徴とするトランジスタ製造方法。
　【請求項１６】
　前記下部に注入されたイオンが拡散しないようにし、前記上部に注入されたイオンが活性化されるように前記基板をアニリングして、前記上部が前記下部の第２ドーパント濃度レベルより高い第３ドーパント濃度レベルを有するようにするステップをさらに有することを特徴とする請求項１５記載のトランジスタ製造方法。
　【請求項１７】
　前記二重スペーサの下部に第２ドーパント濃度レベルを有する自己整合エピタキシャルシリコンスリバー（ｓｅｌｆ−ａｌｉｇｎｅｄ　ｅｐｉｔａｘｉａｌ　ｓｉｌｉｃｏｎ　ｓｌｉｖｅｒ）を形成するステップとをさらに含んでなることを特徴とする請求項１６記載のトランジスタ製造方法。」
　
（２）補正事項の整理
（補正事項ａ）
（補正事項ａ−１）補正前の請求項１の「前記ゲート構造の一側に隣接し、第１ドーパント濃度レベルを有する第１ドープト領域を提供するステップと、」の前に、「前記ゲート構造の側壁に酸化膜及び窒化膜からなるスペーサを形成するステップと、」を追加すること。
　
（補正事項ａ−２）補正前の請求項１の「前記ゲート構造の一側に隣接し、第１ドーパント濃度レベルを有する第１ドープト領域を提供するステップと、」を、補正後の請求項１の「前記ゲート構造と接する前記基板に形成され、第１ドーパント濃度レベルを有する第１ドープト領域を提供するステップと、」と補正すること。
　
（補正事項ａ−３）補正前の請求項１の「前記エピタキシャルシリコン膜にイオン注入工程を遂行し、前記第２ドープト領域の上部を前記第２ドーパント濃度レベルより高い第３ドーパント濃度レベルを有する第３ドーパント領域に形成するステップ」を、補正後の請求項１の「前記エピタキシャルシリコン膜にイオン注入工程を遂行し、前記第２ドープト領域の上部を前記第２ドーパント濃度レベルより高い第３ドーパント濃度レベルを有する第３ドープト領域を形成するステップ」と補正すること。
　
（補正事項ｂ）
（補正事項ｂ−１）補正前の請求項５の「前記第１ドープト領域を形成した後、前記ゲート構造の側壁に第１絶縁膜及び、第２絶縁膜からなるゲートスペーサを形成するステップと、」を、補正後の請求項５の「二重スペーサを形成するステップは、前記ゲート構造を含む全体構造の表面に沿って前記酸化膜及び窒化膜を順次に形成するステップと、ドライエッチング工程を行って前記酸化膜及び前記窒化膜の一部を除去し、前記ゲート構造の側壁に前記酸化膜及び前記窒化膜の一部を残留させて前記二重スペーサを残留させるステップ」と補正すること。
　
（補正事項ｂ−２）補正前の請求項５の「前記第１絶縁膜の一部を除去してアンダーカットを形成し、前記アンダーカット内に前記第２ドーパント濃度レベルを有する自己整合エピタキシャルシリコンスリバー（ｓｅｌｆ−ａｌｉｇｎｅｄ　ｅｐｉｔａｘｉａｌ　ｓｉｌｉｃｏｎ　ｓｌｉｖｅｒ）を形成するステップ」を削除すること。
　
（補正事項ｃ）補正前の請求項７の「前記エピタキシャルシリコン膜の成長中、前記ゲートスペーサの付近に形成されたファシット（ｆａｃｅｔ）の大きさは１００Å以下である」を、補正後の請求項７の「前記エピタキシャルシリコン膜の成長中、前記二重スペーサの付近に形成されたファシット（ｆａｃｅｔ）の大きさは１００Å以下である」と補正すること。
　
（補正事項ｄ）補正前の請求項８の「前記第１絶縁膜は酸化膜、前記第２絶縁膜は窒化膜であり、前記第１絶縁膜の膜厚は約１００乃至２００Å、前記第２絶縁膜の膜厚は２００乃至３００Åである」を、補正後の請求項８の「前記酸化膜の厚は１００乃至２００Å、前記窒化膜の厚は２００乃至３００Åである」と補正すること。
　
（補正事項ｅ）補正前の請求項１４の「前記第３ドーパント濃度レベルは、１０１４乃至５×１０１４ｉｏｎｓ／ｃｍ３のイオン濃度を有し、前記第３ドープト領域は前記エピタキシャルシリコン膜の約１／２の膜厚を有する」を、補正後の請求項１４の「前記第３ドーパント濃度レベルは、１０１５乃至５×１０１５ｉｏｎｓ／ｃｍ３のイオン濃度を有し、前記第３ドープト領域は前記エピタキシャルシリコン膜の約１／２の膜厚を有する」と補正すること。
　
（補正事項ｆ）補正前の請求項１５の「前記基板及び前記チャネルの周辺に第１ドーパント濃度レベルを有する第１ドープト領域を形成するステップと、」の前に、「前記ゲート構造の側壁に酸化膜及び窒化膜からなるスペーサを形成するステップと、」を追加すること。
　
（補正事項ｇ）
（補正事項ｇ−１）補正前の請求項１７の「前記ゲート構造の側壁にゲートスペーサを形成するステップと、」を削除すること。
　
（補正事項ｇ−２）補正前の請求項１７の「前記ゲートスペーサの下部に第２ドーパント濃度レベルを有する自己整合エピタキシャルシリコンスリバー（ｓｅｌｆ−ａｌｉｇｎｅｄ　ｅｐｉｔａｘｉａｌ　ｓｉｌｉｃｏｎ　ｓｌｉｖｅｒ）を形成するステップ」を、補正後の請求項１７の「前記二重スペーサの下部に第２ドーパント濃度レベルを有する自己整合エピタキシャルシリコンスリバー（ｓｅｌｆ−ａｌｉｇｎｅｄ　ｅｐｉｔａｘｉａｌ　ｓｉｌｉｃｏｎ　ｓｌｉｖｅｒ）を形成するステップ」と補正すること。
　
（３）新規事項追加の有無及び補正の目的の適否についての検討
（３−１）補正事項ａについて
（３−１−１）補正事項ａ−１について
　補正事項ａ−１は、補正前の請求項１に、「前記ゲート構造の側壁に酸化膜及び窒化膜からなるスペーサを形成するステップと、」という新たな発明特定事項を追加する補正であり、補正前の請求項１に係る発明の発明特定事項を限定するものでないから、平成１４年法律第２４号改正附則第２条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項（以下「特許法第１７条の２第４項」という。）第２号に掲げられた特許請求の範囲の減縮を目的とするものには該当しない。また、補正事項ａ−１が、特許法第１７条の２第４項のその他のいずれの号に掲げられた事項を目的とするものにも該当しないことは明らかである。
　したがって、補正事項ａ−１は、特許法第１７条の２第４項に規定する要件を満たしていない。
　
（３−１−２）補正事項ａ−２について
　補正事項ａ−２は、補正前の請求項１に係る発明の発明特定事項である「前記ゲート構造の一側に隣接し、第１ドーパント濃度レベルを有する第１ドープト領域を提供するステップと、」における「前記ゲート構造の一側に隣接し、」を、「前記ゲート構造と接する前記基板に形成され、」と補正するものであり、特許法第１７条の２第４項第４号に掲げられた明りょうでない記載の釈明を目的とするものである。
　そして、この補正は、本願の願書に最初に添付した明細書の【００１２】段落及び図３の記載に基づく補正であり、平成１４年法律第２４号改正附則第２条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第３項（以下「特許法第１７条の２第３項」という。）に規定された新規事項の追加禁止の要件を満たしている。
　
（３−１−３）補正事項ａ−３について
　補正事項ａ−３は、補正前の請求項１に係る発明の発明特定事項である「前記エピタキシャルシリコン膜にイオン注入工程を遂行し、前記第２ドープト領域の上部を前記第２ドーパント濃度レベルより高い第３ドーパント濃度レベルを有する第３ドーパント領域に形成するステップ」における「第３ドーパント領域に形成する」を、「第３ドープト領域を形成する」と補正するものであり、特許法第１７条の２第４項第４号に掲げられた明りょうでない記載の釈明を目的とするものである。
　そして、この補正は、本願の願書に最初に添付した明細書の【００１７】段落及び図３の記載に基づく補正であり、特許法第１７条の２第３項に規定された新規事項の追加禁止の要件を満たしている。
　
（３−２）補正事項ｂについて　
（３−２−１）補正事項ｂ−１について
　補正事項ｂ−１は、補正前の請求項５に係る発明の発明特定事項である「前記ゲート構造の側壁に第１絶縁膜及び、第２絶縁膜からなるゲートスペーサを形成するステップ」について、「前記ゲート構造を含む全体構造の表面に沿って前記酸化膜及び窒化膜を順次に形成するステップと、ドライエッチング工程を行って前記酸化膜及び前記窒化膜の一部を除去し、前記ゲート構造の側壁に前記酸化膜及び前記窒化膜の一部を残留させて前記二重スペーサを残留させるステップ」と限定的に減縮する補正であり、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　そして、この補正は、本願の願書に最初に添付した明細書の【００１３】段落及び図３の記載に基づく補正であり、特許法第１７条の２第３項に規定された新規事項の追加禁止の要件を満たしている。
　
（３−２−２）補正事項ｂ−２について
　補正事項ｂ−２は、補正前の請求項５に係る発明の発明特定事項である「前記第１絶縁膜の一部を除去してアンダーカットを形成し、前記アンダーカット内に前記第２ドーパント濃度レベルを有する自己整合エピタキシャルシリコンスリバー（ｓｅｌｆ−ａｌｉｇｎｅｄ　ｅｐｉｔａｘｉａｌ　ｓｉｌｉｃｏｎ　ｓｌｉｖｅｒ）を形成するステップ」を削除する補正であり、補正前の請求項５に係る発明の発明特定事項を限定するものでないから、特許法第１７条の２第４項第２号に掲げられた特許請求の範囲の減縮を目的とするものには該当しない。また、補正事項ｂ−２が、特許法第１７条の２第４項のその他のいずれの号に掲げられた事項を目的とするものにも該当しないことは明らかである。
　したがって、補正事項ｂ−２は、特許法第１７条の２第４項に規定する要件を満たしていない。
　
（３−３）補正事項ｃについて
　補正事項ｃは、補正前の請求項７に係る発明の発明特定事項である「前記エピタキシャルシリコン膜の成長中、前記ゲートスペーサの付近に形成されたファシット（ｆａｃｅｔ）の大きさは１００Å以下である」における「ゲートスペーサ」を、「二重スペーサ」と補正するものであり、特許法第１７条の２第４項第４号に掲げられた明りょうでない記載の釈明を目的とするものである。
　そして、この補正は、本願の願書に最初に添付した明細書の【００１６】段落及び図３の記載に基づく補正であり、特許法第１７条の２第３項に規定された新規事項の追加禁止の要件を満たしている。
　
（３−４）補正事項ｄについて
　補正事項ｄは、補正前の請求項８に係る発明の発明特定事項である「前記第１絶縁膜は酸化膜、前記第２絶縁膜は窒化膜であり、前記第１絶縁膜の膜厚は約１００乃至２００Å、前記第２絶縁膜の膜厚は２００乃至３００Åである」において、「前記第１絶縁膜は酸化膜、前記第２絶縁膜は窒化膜であり、」を削除するとともに、「第１絶縁膜の膜厚」及び「第２絶縁膜の膜厚」を各々「酸化膜の厚」及び「窒化膜の厚」と補正するものであり、上記補正事項ｂ−１に伴う形式的な補正であり、実質的な補正ではない。
　
（３−５）補正事項ｅについて
　補正事項ｅは、補正前の請求項１４に係る発明の発明特定事項である「前記第３ドーパント濃度レベルは、１０１４乃至５×１０１４ｉｏｎｓ／ｃｍ３のイオン濃度を有し、前記第３ドープト領域は前記エピタキシャルシリコン膜の約１／２の膜厚を有する」における「１０１４乃至５×１０１４ｉｏｎｓ／ｃｍ３のイオン濃度」を、「１０１５乃至５×１０１５ｉｏｎｓ／ｃｍ３のイオン濃度」と補正するものであり、特許法第１７条の２第４項第３号に掲げられた誤記の訂正を目的とするものである。
　そして、この補正は、本願の願書に最初に添付した明細書の【００１７】段落の記載に基づく補正であり、特許法第１７条の２第３項に規定された新規事項の追加禁止の要件を満たしている。
　
（３−６）補正事項ｆについて
　補正事項ｆは、補正前の請求項１５に、「前記ゲート構造の側壁に酸化膜及び窒化膜からなるスペーサを形成するステップと、」という新たな発明特定事項を追加する補正であり、補正前の請求項１５に係る発明の発明特定事項を限定するものでないから、特許法第１７条の２第４項第２号に掲げられた特許請求の範囲の減縮を目的とするものには該当しない。また、補正事項ｆが、特許法第１７条の２第４項のその他のいずれの号に掲げられた事項を目的とするものにも該当しないことは明らかである。
　したがって、補正事項ｆは、特許法第１７条の２第４項に規定する要件を満たしていない。
　
（３−７）補正事項ｇについて
（３−７−１）補正事項ｇ−１について
  補正事項ｇ−１は、補正前の請求項１７に係る発明の発明特定事項である「前記ゲート構造の側壁にゲートスペーサを形成するステップと、」を削除するものであり、上記補正事項ｆに伴う形式的な補正であり、実質的な補正ではない。
　
（３−７−２）補正事項ｇ−２について
　補正事項ｇ−２は、補正前の請求項１７に係る発明の発明特定事項である「前記ゲートスペーサの下部に第２ドーパント濃度レベルを有する自己整合エピタキシャルシリコンスリバー（ｓｅｌｆ−ａｌｉｇｎｅｄ　ｅｐｉｔａｘｉａｌ　ｓｉｌｉｃｏｎ　ｓｌｉｖｅｒ）を形成するステップ」における「ゲートスペーサ」を、「二重スペーサ」と補正するものであり、特許法第１７条の２第４項第４号に掲げられた明りょうでない記載の釈明を目的とするものである。
　そして、この補正は、本願の願書に最初に添付した明細書の【００１６】段落及び図３の記載に基づく補正であり、特許法第１７条の２第３項に規定された新規事項の追加禁止の要件を満たしている。
　
（３−８）新規事項追加の有無及び補正の目的の適否についてのまとめ
　以上、検討したとおりであるから、本件補正は、特許法第１７条の２第３号に規定する要件を満たす。
　しかしながら、本件補正のうちの補正事項ａ−１、ｂ−２及びｆは、特許法第１７条の２第４項に規定する要件を満たしていないから、本件補正は、同法同条同項に規定する要件を満たしていない。
　
（４）独立特許要件について
（４−１）検討の前提
　上記（３）において検討したとおり、本件補正は特許法第１７条の２第４項に規定する要件を満たしていないが、仮に本件補正が当該要件を満たすものであるとした場合には、上記（３−２−１）において検討したとおり、本件補正は、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものを含むものであるから、本件補正が、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合するか否かについて、一応検討する。
　
（４−２）補正後の請求項１に係る発明
　本件補正による補正後の請求項１ないし１７に係る発明は、本件補正により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１ないし１７に記載されている事項により特定されるとおりのものであって、そのうちの補正後の請求項１に係る発明（以下「補正後の発明」という。）は、その特許請求の範囲の請求項１に記載されている事項により特定される上記２．（１）の補正後の請求項１として記載したとおりのものである。
　
（４−３）引用刊行物
（４−３−１）原査定の拒絶の理由に引用され、本願の優先日前である平成５年４月２８日に日本国内で頒布された刊行物である特表平５−５０２５４８号公報（以下「引用刊行物１」という。）には、第２、３図とともに、以下の事項が記載されている。なお、下線は、当合議体において付加したものである（以下同様。）。
　
「第２図は、本発明の１実施例によるＭＩＳＦＥＴ構造の断面図である。本実施例では、Ｎチャネル・エンハンスメント型トランジスタが図示されるが、本発明はＰチャネル・エンハンスメント型トランジスタにも適用することができることが理解できる。本発明は、またデプレッション型Ｎチャネル・トランジスタおよびＰチャネル・トランジスタにも適用することができる。第２図を参照して、
Ｐを添加したシリコン基板３０は、この中に形成された浅いソースおよびドレインＮ＋領域３２と３４を有する。
　
Ｎ＋領域３２、３４の上に形成されるのは、Ｎ−領域４２と４４であり、これらは基板３０の面上で選択的にエピタキシャル成長される。領域４２と４４との境界でのＮ＋領域３２、３４の添加不純物のピーク濃度は、１立方センチメートル当たり１０
１８
原子のオーダであり、一方、エピタキシャル層４２、４４の添加不純物濃度は実質的に１立方センチメートル当たり１０
１５
ないし５×１０
１６
よりも低い。ソースとドレイン領域へのオーム接触を低くするために、第２エピタキシャル層の４６と４８を、エピタキシャル層４２と４４上に成長させ、これらのエピタキシャル層４６と４８は、１立方センチメートル当たり１０
２０
原子のオーダの濃度を存する。
　この素子のドレインを、ソースに対して比較的高い正の電圧によってバイアスし、しきい値を超えるゲート電圧を印加した場合、電流（すなわち電子）がソースからドレインに流れる。これらの電子は、Ｎ＋にドープした領域３２、３４内で非常に高い電界に遭遇し、ただちにかなりの追加エネルギーを得る。もし上に位置する領域４２、４４が、下に位置するＮ＋領域と比較して、同じかまたは高い不純物の添加水準にあれば（従来のＭＩＳＦＥＴ構造のように）、Ｎ＋領域の両端にかかる電圧は大きく低下し、Ｎ＋領域により大きい電界を生じる結果となる。しかし、エピタキシャル層４２、４４の不純物の添加水準が実質的にＮ＋領域３２、３４の不純物添加水準よりも低いと、領域Ｎ＋にかかる電圧の低下はより少なく、ドレイン電圧の大部分はエピタキシャル層４２、４４の両端で低下する。その結果、Ｎ＋層内の電界はかなり低下する。衝撃イオン化は、指数的に電界に依存するので、この衝撃イオン化率は実質的に低下する。さらに、不純物の添加水準がＮ＋領域からＮ−領域に低下すると、これは電界の低下に寄与するが、その理由は、Ｎ＋からＮ−に不純物の添加水準か変化することを関連して、エネルギー・バンドが屈曲するからである。この有益なエネルギー・バンドの屈曲は、Ｎ−領域にバンド・ギャップが広い材料を使用することによっても実現することができる。この材料はシリコンと格子が一致していなければならない。ガリウム・リン化物（ＧａＰ）はこのような材料の１例である。したがって、この結果得られるＭＩＳＦＥＴ素子によって、微小素子の非常に重要な問題であった信頼性が長期にわたって改良される。
　第２図の構造は、第３Ａないし３Ｇ図の断面図でＮチャネルの素子として図示したように、従来の半導体製造技術をユニークに組合わせて容易に制作することができる。
第３Ａ図
Ｐを添加したシリコン本体３０は、これの表面上に形成したゲート酸化物３８を有し、ゲート電極３６はこの酸化物３８上に形成される。
　
第３Ｂ図
Ｎ＋ソース領域とドレイン領域３２、３４は、イオン注入によって形成される。
　次に、
第３Ｄ図
側壁スペーサ酸化物４０を１００ないし５００ミングストロームの厚さに形成する。
側壁スペーサ酸化物４０の形成に続いて、異方性エッチングによってソースとドレイン領域上の平坦な領域内に形成した酸化物を取り除くが、第３Ｅ図に示すように側壁酸化物は残す。
　その後、
Ｎ−エピタキシャル層４２と４４は、５００ないし１５００オングストロームの厚さに選択的に成長され、不純物の添加水準は成長中に、すなわち、１０
１５
ｃｍ
−２
ないし５×１０
１６
ｃｍ
−２
の水準にヒ素を添加する間に設定するのが好ましい。
　次に、
第３Ｇ図
エピタキシャル層４２、４４上に多量の不純物を添加したエピタキシャル層４６と４８を、１０００ないし４０００オングストロームの厚さに選択的に成長させる。
代替のプロセスでは、少量の不純物を添加した単結晶シリコン層をより厚く成長させ、このより厚いエピタキシャル層の上部にＮ＋を高投与量注入し（ヒ素）、続いて短時間の熱処理によってこの注入物を活性化させるかヒ素の拡散を最小にすることによって、多量の不純物を添加した単結晶シリコン層を形成することができる。
　最後に、ソース／ドレインのシート抵抗および接触抵抗を低減するために、不純物を多量に添加した層上にケイ化物を形成する。第３Ａないし３Ｇ図に示した処理ステップは、ＮチャネルＭＩＳＦＥＴ素子用であるか、適切な注入不純物の種と熱処理を使用することによって、ＰチャネルＭＩＳＦＥＴ素子にも同様のアプイローチを用いることができることが理解できる。さらに、図示した、実施例はソースとドレイン領域の両者の上にエピタキシャル層を使用するか、本発明はドレインだけの上にエピタキシャル層を使用して実行することができる。最後に、この種類の構造は、異なった種類の半導体でも実現することができる。」（第４頁右下欄第１１行〜第５頁左下欄第２６行）
　
　そうすると、引用刊行物１には、以下の発明（以下「刊行物発明」という。）が記載されているものと認められる。
　
「Ｐを添加したシリコン本体３０の表面上にゲート酸化物３８を形成し、前記ゲート酸化物３８上にゲート電極３６を形成する工程と、
　前記Ｐを添加したシリコン基板３０の中に、添加不純物のピーク濃度が１立方センチメートル当たり１０１８原子のオーダであるＮ＋ソース領域とドレイン領域３２、３４をイオン注入によって形成する工程と、
　側壁スペーサ酸化物４０を形成した後、異方性エッチングによって、前記Ｎ＋ソース領域とドレイン領域３２、３４上の平坦な領域内に形成した酸化物を取り除き、側壁酸化物を残す工程と、
　前記Ｎ＋領域３２、３４の上に、添加不純物濃度が実質的に１立方センチメートル当たり１０１５ないし５×１０１６よりも低いＮ−エピタキシャル層４２と４４を選択的に成長する工程と、
前記エピタキシャル層４２、４４上に、１立方センチメートル当たり１０２０原子のオーダの濃度を存するエピタキシャル層４６と４８を選択的に成長する工程
　とを有するＭＩＳＦＥＴの製造方法。」
　
（４−３−２）原査定の拒絶の理由に引用され、本願の優先日前である平成８年１２月１３日に日本国内で頒布された刊行物である特開平８−３３０５８２号公報（以下「引用刊行物２」という。）には、図５〜７とともに、以下の事項が記載されている。　
　
「【０００１】
【産業上の利用分野】この発明は、ＭＯＳＦＥＴおよびその製造方法、特に
エレベーティッド・ソースドレイン法を用いたＭＯＳＦＥＴの製造方法に関する。
「【００１５】
【作用】
（第１の発明）この出願に係る第１の発明のＭＯＳＦＥＴの構造によれば、エレベーティッド・ソースドレインを設けたことにより、従来同様、ソース・ドレイン抵抗の低減を図り、さらに、ソース・ドレイン接合を浅くすることによって、ショートチャネル効果を低減することができる。さらに、
本発明では、サイドウォールを第１および第２サイドウォールを以って構成し、第１サイドウォールの膜厚を薄くすることによって、基板直上でのゲート部とソース・ドレイン層との距離を短くし、一方、第２サイドウォールによって、基板直上部分以外出のゲート部とソース・ドレイン層との距離を長くしている。その結果、オーバーラップ容量を増やすことなく拡散層とチャネルを接続することができる。
「【００３７】（第３実施例）第３実施例では、図５〜図７を参照して、第３の発明のＭＯＳＦＥＴの製造方法の一例について説明する。図５の（Ａ）〜（Ｃ）は、第３実施例の説明に供する断面工程図である。図６の（Ａ）〜（Ｃ）は、図５の（Ｃ）に続く断面工程図である。図７の（Ａ）および（Ｂ）は、図６の（Ｃ）に続く断面工程図である。尚、各図は、ゲート長方向に添った切り口での縦断面を示す。
【００３８】第３実施例では、先ず、ｐ型のシリコン基板１０上に、厚さ１０ｎｍのゲート絶縁膜１２を介して、ポリシリコンからなるゲート１４を形成する。このゲート１４のゲート長は０．２μｍである（図５の（Ａ））。
【００３９】次に、
このゲート部１４および露出したシリコン基板１０面を覆う第１絶縁膜および当該第１絶縁膜と異なる材料からなる第２絶縁膜を順次に形成する。ここでは、先ず、膜厚３０ｎｍ程度のシリコン酸化膜１６を形成する（図５の（Ｂ））。
【００４０】
次に、シリコン酸化膜１６上に、膜厚２００ｎｍ程度のシリコン窒化膜１８を形成する（図５の（Ｃ））。
【００４１】次に、
この第２絶縁膜１８に対して１回目の異方性ドライエッチングを行うことにより、ゲート部１４の側壁に、第１絶縁膜１６を介して第２サイドウォール１８ａを形成する（図６の（Ａ））。
【００４２】次に、
この第２サイドウォール１８ａをエッチングマスクとして用いて、この第１絶縁膜１６に対して２回目の異方性エッチングを行うことにより、ゲート部１４と第２サイドウォール１８ａとに挟まれた部分およびこの第２サイドウォール１８の下側に予備第１サイドウォール１６ａを形成する（図６の（Ｂ））。
【００４３】次に、
この予備第１サイドウォール１６ａに対して選択的に等方性エッチングを行うことにより、少なくともゲート絶縁膜１２、シリコン基板１０および第２サイドウォール１８ａに接した第１サイドウォール１６ｂを形成する（図６の（Ｃ））。
【００４４】次に、
２回目の異方性エッチングおよび等方性エッチングにより露出したシリコン基板１０上に、ソース・ドレイン層（以下、エピ層とも称する）２２を減圧ＣＶＤ法を用いて選択的にエピタキシャル成長させる。
【００４５】尚、エピ層を成長させる際に、ゲート部１４上には、ポリシリコン層１４ａが成長する（図７の（Ａ））。
【００４６】次に、８５０℃の温度下で３０分間熱処理を行うことにより、ソース・ドレイン層２２からシリコン基板１０へｎ型の不純物を固相拡散させて厚さ４０ｎｍ程度の拡散層２４を形成する。この拡散層２４、エピ層２２がソース領域４６となる（図７の（Ｂ））。
【００４７】このようにして、第１実施例で説明した構造のＭＯＳＦＥＴが得られる。」
「【符号の説明】
１０：シリコン基板
１２：ゲート絶縁膜
１４：ゲート部
１４ａ：ポリシリコン層
１６：第１絶縁膜
１６ａ：予備第１サイドウォール
１６ｂ：第１サイドウォール
１８：第２絶縁膜
１８ａ：第２サイドウォール
２０：サイドウォール
２２：ソース層
２２ａ：隣接部
２４：拡散層
２６：ソース領域」
　
（４−４）対比
（４−４−１）刊行物発明の「Ｐを添加したシリコン本体３０」は、補正後の発明の「基板」に相当し、刊行物発明の「ゲート酸化物３８」及び「ゲート電極３６」は、補正後の発明の「ゲート構造」に相当するから、刊行物発明の「Ｐを添加したシリコン本体３０の表面上にゲート酸化物３８を形成し、前記ゲート酸化物３８上にゲート電極３６を形成する工程」は、補正後の発明の「基板上にゲート構造を形成するステップ」に相当する。
　
（４−４−２）刊行物発明の「１立方センチメートル当たり１０１８原子のオーダであるＮ＋ソース領域とドレイン領域３２、３４」は、補正後の発明の「第１ドーパント濃度レベルを有する第１ドープト領域」に相当し、刊行物発明の「第１ドーパント濃度レベルを有する第１ドープト領域」は、「ゲート酸化物３８」及び「ゲート電極３６」と接するように形成されていることは、引用刊行物１の第３図Ｂから明らかであるから、刊行物発明の「Ｐを添加したシリコン基板３０の中に、添加不純物のピーク濃度が、１立方センチメートル当たり１０１８原子のオーダであるＮ＋ソース領域とドレイン領域３２、３４をイオン注入によって形成する工程」は、補正後の発明の「ゲート構造と接する前記基板に形成され、第１ドーパント濃度レベルを有する第１ドープト領域を提供するステップ」に相当する。
　
（４−４−３）刊行物発明の「側壁酸化物」は、補正後の発明の「スペーサ」に相当するから、刊行物発明の「側壁スペーサ酸化物４０を形成した後、異方性エッチングによって、」「Ｎ＋ソース領域とドレイン領域３２、３４上の平坦な領域内に形成した酸化物を取り除き、側壁酸化物を残す工程」と、補正後の発明の「ゲート構造の側壁に酸化膜及び窒化膜からなるスペーサを形成するステップ」は、「ゲート構造の側壁に」「スペーサを形成するステップ」という点で共通する。
　
（４−４−４）刊行物発明の「添加不純物濃度が実質的に１立方センチメートル当たり１０１５ないし５×１０１６よりも低いＮ−エピタキシャル層４２と４４」は、補正後の発明の「第２ドーパント濃度レベルを有する」「第２ドープト領域」に相当するから、刊行物発明の「Ｎ＋領域３２、３４の上に、添加不純物濃度が実質的に１立方センチメートル当たり１０１５ないし５×１０１６よりも低いＮ−エピタキシャル層４２と４４を選択的に成長する工程」は、補正後の発明の「第１ドープト領域上に第２ドーパント濃度レベルを有するエピタキシャルシリコン膜を成長させて第２ドープト領域を形成するステップ」に相当する。
　
（４−４−５）刊行物発明の「１立方センチメートル当たり１０２０原子のオーダの濃度を存するエピタキシャル層４６と４８」は、補正後の発明の「第３ドーパント濃度レベルを有する第３ドープト領域」に相当し、刊行物発明において、「エピタキシャル層４６と４８」の不純物濃度は、「Ｎ−エピタキシャル層４２と４４」の不純物濃度よりも高いことは明らかであるから、刊行物発明の「エピタキシャル層４２、４４上に、１立方センチメートル当たり１０２０原子のオーダの濃度を存するエピタキシャル層４６と４８を選択的に成長する工程」と、補正後の発明の「エピタキシャルシリコン膜にイオン注入工程を遂行し、前記第２ドープト領域の上部を前記第２ドーパント濃度レベルより高い第３ドーパント濃度レベルを有する第３ドープト領域を形成するステップ」は、「第２ドーパント濃度レベルより高い第３ドーパント濃度レベルを有する第３ドープト領域を形成するステップ」という点で共通する。
　
（４−４−６）刊行物発明の「ＭＩＳＦＥＴの製造方法」は、補正後の発明の「トランジスタ製造方法」に相当する。また、刊行物発明の「ＭＩＳＦＥＴ」は、「Ｐを添加したシリコン本体３０」にエレベイテッドドレインを有することも明らかである。
　
（４−４−７）そうすると、補正後の発明と刊行物発明とは、
「基板にエレベイテッドドレインを有するトランジスタ製造方法において、
　基板上にゲート構造を形成するステップと、
　前記ゲート構造の側壁にスペーサを形成するステップと、
　前記ゲート構造と接する前記基板に形成され、第１ドーパント濃度レベルを有する第１ドープト領域を提供するステップと、
　前記第１ドープト領域上に第２ドーパント濃度レベルを有するエピタキシャルシリコン膜を成長させて第２ドープト領域を形成するステップと、
　前記第２ドーパント濃度レベルより高い第３ドーパント濃度レベルを有する第３ドープト領域を形成するステップとを有することを特徴とするトランジスタ製造方法。」である点で一致し、次の２点で相違する。
　
（相違点１）補正後の発明では、「スペーサ」は「酸化膜及び窒化膜からなる」のに対し、刊行物発明では、「側壁酸化物」である点。
　
（相違点２）補正後の発明では、「エピタキシャルシリコン膜にイオン注入工程を遂行し、」「第２ドープト領域の上部を」「第３ドープト領域を形成する」のに対し、刊行物発明では、「エピタキシャル層４２、４４上に、」「エピタキシャル層４６と４８を選択的に成長する」点。
　
（４−５）判断
（４−５−１）相違点１について
　一般に、ＭＯＳＦＥＴの製造方法において、ソース・ドレインの形成のために用いるゲートのサイドウォールを酸化膜と窒化膜とからなる二重の構造とすることは、当業者における周知技術であり、いわゆるエレベーテッドドレイン法を用いたＭＯＳＦＥＴの製造方法においても、酸化膜と窒化膜とからなる二重のサイドウォール構造を設けることは、例えば、引用刊行物２に、エレベーティッド・ソースドレイン法を用いたＭＯＳＦＥＴの製造方法において、「シリコン酸化膜１６」及び「シリコン窒化膜１８」からなる「サイドウォール２０」を「ゲート部１４」の側壁に形成することが記載されていることからも分かるように、当業者において、従来から行われてきていることである。
　そうすると、刊行物発明の「側壁スペーサ酸化物４０を形成した後、異方性エッチングによって、」「側壁酸化物を残す工程」における「側壁酸化物」に換えて、引用刊行物２に記載された「シリコン酸化膜１６」及び「シリコン窒化膜１８」からなる「サイドウォール２０」を採用することにより、補正後の発明のように、「ゲート構造の側壁に酸化膜及び窒化膜からなるスペーサを形成するステップ」とすることは、当業者が容易になし得たことである。
　よって、上記相違点１は、当業者が容易になし得た範囲に含まれる程度のものである。
  
（４−５−２）相違点２について
　引用刊行物１には、「次に、第３Ｇ図に示すように、エピタキシャル層４２、４４上に多量の不純物を添加したエピタキシャル層４６と４８を、１０００ないし４０００オングストロームの厚さに選択的に成長させる。・・・
代替のプロセスでは、少量の不純物を添加した単結晶シリコン層をより厚く成長させ、このより厚いエピタキシャル層の上部にＮ＋を高投与量注入し（ヒ素）、続いて短時間の熱処理によってこの注入物を活性化させるかヒ素の拡散を最小にすることによって、多量の不純物を添加した単結晶シリコン層を形成することができる。
　よって、上記相違点２は、当業者が容易になし得た範囲に含まれる程度のものである。
　
（４−６）独立特許要件についてのまとめ
　以上検討したとおり、補正後の発明と刊行物発明との相違点は、引用刊行物２に記載された周知技術を勘案することにより、当業者が、容易に想到し得た範囲に含まれる程度のものにすぎず、補正後の発明は、引用刊行物１に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許出願の際、独立して特許を受けることができない。
　
（５）補正の却下についてのむすび
　本件補正は、特許法第１７条の２第４項に規定する要件を満たさないものであり、また、仮に、そのような違反がなく、本件補正が特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当するとした場合においても、本件補正は、特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合しないものである。
　したがって、本件補正は、特許法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
３．本願発明
　平成２３年３月１日になされた手続補正は上記のとおり却下されたので、本願の請求項１ないし１７に係る発明は、平成２２年３月２日になされた手続補正により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１ないし１７に記載されている事項により特定されるとおりのものであって、そのうちの請求項１に係る発明（以下「本願発明」という。）は、その特許請求の範囲の請求項１に記載されている事項により特定される上記２．（１）の補正前の請求項１として記載したとおりのものである。
　
４．刊行物に記載された発明
　これに対して、原査定の拒絶の理由に引用された刊行物には、上記２．（４−３−１）及び（４−３−２）に記載したとおりの事項及び発明（刊行物発明）が記載されているものと認められる。
　
 ５．判断
　上記２．（３−１−１）において検討したとおり、補正後の請求項１は、補正前の請求項１に、「前記ゲート構造の側壁に酸化膜及び窒化膜からなるスペーサを形成するステップと、」という新たな発明特定事項を追加したものである。逆に言えば本件補正前の請求項１に係る発明（本願発明）は，補正後の発明から上記新たな発明特定事項をなくしたものである。
　そうすると、上記２．（４）において検討したように、補正後の発明が，引用刊行物１に記載された発明に基づいて、当業者が容易に発明をすることができたものであるから、本願発明も、当然に、引用刊行物１に記載された発明に基づいて、当業者が容易に発明をすることができたものといえる。
　したがって、本願発明は、特許法第２９条第２項の規定により特許を受けることができない。
　
６．むすび
　以上のとおりであるから、本願は、他の請求項に係る発明について検討するまでもなく、拒絶をすべきものである。
　よって、結論のとおり審決する。