【事件の表示】
　特願２００５−　４６２７３「液晶表示器及びその駆動方法」拒絶査定不服審判事件〔平成１８年　２月１６日出願公開、特開２００６−　４７９６３〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯  
　
　本件審判事件の手続の経緯の概要は、以下のとおりである。
　
　２００５年　２月２２日　特許出願（パリ条約による優先権主張２００４年８月３日、台湾）
　平成２０年　２月１３日　拒絶理由通知（同年２月１９日発送）
　平成２０年　５月１４日　意見書・手続補正書
　平成２０年　６月２３日　拒絶理由通知（同年７月１日発送）
　平成２０年１０月　１日　意見書・手続補正書
　平成２０年１２月１２日　拒絶理由通知（同年１２月１６日発送）
　平成２１年　３月１６日　意見書・手続補正書
　平成２１年　３月３１日　拒絶査定（同年４月７日送達）
　平成２１年　７月３１日　本件審判請求・手続補正書
　平成２２年　７月２３日　審尋（平成２２年７月２７日発送）
　平成２３年　３月３１日　当審拒絶理由通知（同年４月５日発送）
　平成２３年　７月　５日　意見書・手続補正書（以下、「補正１」という。）
　平成２３年　８月　４日　応対記録
 　 
２．当審の拒絶理由
　
　当審が通知した拒絶理由の概要は、「この出願の請求項１〜６に係る発明は、その優先日前に日本国内又は外国において頒布された刊行物である特開２００４−６１５５２号公報（以下、「引用刊行物」という。）に記載された発明に基づいて、その優先日前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。」というものである。 
 　  
３．本願発明 
 　 
　そこで、補正１によって補正された特許請求の範囲に記載された発明について検討するに、請求項１の記載は、次のとおりのものとなっている。
「複数の行と複数の列に配列される複数の表示ユニットを有する液晶表示器を駆動する方法であって、
　各表示ユニットの各表示周期における画像データを受信するステップと、
　前記画像データに基づいて、各表示周期における各列の表示ユニットの第一グレイレベルを決めるステップと、
　１表示周期ごとに各列の表示ユニットを少なくとも２回走査するステップと、
　データライン制御信号及びデータ切替信号を発生するステップと、
　前記データライン制御信号及び前記データ切替信号に応じて、各列の表示ユニットのグレイレベルを変更するステップであって、各列の表示ユニットのうち何れの１列に対して、前記データライン制御信号が立ち下がり、更に、前記データ切替信号が第一電圧レベルにある場合、ある１列の表示ユニットのグレイレベルを前記第一グレイレベルに変更し、前記データライン制御信号が立ち上がり、更に、前記データ切替信号が第二電圧レベルにある場合、挿入画像データを受信した後に、前記ある１列とは異なる１列の表示ユニットのグレイレベルを所定の第二グレイレベルに変更するステップと、
　を含むことを特徴とする液晶表示器を駆動する方法。」
　
　上記請求項１には、「前記データライン制御信号が立ち上がり、更に、前記データ切替信号が第二電圧レベルにある場合、挿入画像データを受信した後に、前記ある１列とは異なる１列の表示ユニットのグレイレベルを所定の第二グレイレベルに変更する」なる記載がある。
　
　請求項１の前後の記載、発明の詳細な説明の他の記載、及び、平成２３年８月４日付け応対記録によれば、該記載は「前記データライン制御信号が立ち下がり、更に、前記データ切替信号が第二電圧レベルにある場合、挿入画像データを受信した後に、前記ある１列とは異なる１列の表示ユニットのグレイレベルを所定の第二グレイレベルに変更する」の誤記と認める。 
　
　したがって、本願の請求項１に係る発明（以下、「本願発明」という。）は、次のとおりのものと認める。
「複数の行と複数の列に配列される複数の表示ユニットを有する液晶表示器を駆動する方法であって、
　各表示ユニットの各表示周期における画像データを受信するステップと、
　前記画像データに基づいて、各表示周期における各列の表示ユニットの第一グレイレベルを決めるステップと、
　１表示周期ごとに各列の表示ユニットを少なくとも２回走査するステップと、
　データライン制御信号及びデータ切替信号を発生するステップと、
　前記データライン制御信号及び前記データ切替信号に応じて、各列の表示ユニットのグレイレベルを変更するステップであって、各列の表示ユニットのうち何れの１列に対して、前記データライン制御信号が立ち下がり、更に、前記データ切替信号が第一電圧レベルにある場合、ある１列の表示ユニットのグレイレベルを前記第一グレイレベルに変更し、前記データライン制御信号が
立ち下がり
　を含むことを特徴とする液晶表示器を駆動する方法。」（下線は、修正箇所を明示するために、当審において付した。）
 　 
４．引用発明 
（１）引用刊行物の記載事項 
　当審での拒絶理由に引用され、本願の優先日前である２００４年２月２６日に頒布された刊行物である特開２００４−６１５５２号公報（以下「引用刊行物」という。）には、「アクティブマトリクス型液晶表示装置」（発明の名称）の発明に関して、以下の事項が記載されている。  
 　  
 ＜記載事項１＞  
「【０００７】
【発明が解決しようとする課題】
上記の従来のアクティブマトリクス型液晶表示装置においては、図９に示したように、画素回路毎にスイッチングトランジスタＴｒが形成され、各画素の表示信号電圧を補助容量Ｃｓに保持して表示を行う。このような信号電圧および表示情報を次フレームの書き換えまでほぼ完全に保持するホールド型表示方式では、原理的に以下の問題がある。
（１）人間の視覚特性に基づく動画解像度劣化
人間の視覚は一種の時間応答フィルタであり、刺激に対して応答するのにある時間遅れ特性をもつ。映像機器における動画像再生原理は、対象物の位置が空間的に異なる静止画像を走査またはコマで高速に切り換えて表示し、人間の視覚には結果的にそれらが連続した動きとして知覚される「残像効果」によっているが、アクティブマトリクス型液晶表示装置のようなホールド型ディスプレイでは、フレーム更新の直前まで前フレーム画像が表示されており、視覚上、前フレームの残像が時間的な干渉により、動きボケとして知覚され易く、動画像の解像度が劣化してしまうという問題がある。
（２）液晶の印加電圧・時間応答の問題
液晶の時間応答特性は液晶のセルギャップ、粘性係数および弾性定数等により決定されるが、特にしきい値電圧以上の中間調領域に相当する印加電圧の変化に対して応答時間が遅くなるという欠点があり、これが動画解像度を劣化させる要因となる。
【０００８】
本発明は以上の点に鑑みなされたもので、線順次走査で書き込まれる各行の画素信号を、表示パネルの１フレーム書き込み期間より短い時間で基準電圧に順次リセットすることで、動画解像度劣化が小さいアクティブマトリクス型液晶表示装置を提供することを目的とする。」
　
＜記載事項２＞  
「【００１３】
【発明の実施の形態】
次に、本発明の実施の形態について図面と共に説明する。図１は本発明になるアクティブマトリクス型液晶表示装置の一実施の形態の回路構成図を示す。同図において、複数の列信号電極（Ｄ１、Ｄ２、・・・、Ｄｋ）及び複数の行走査電極（Ｇ１、Ｇ２、・・・、Ｇｍ）が互いに直交する方向に形成されており、それらの各交差部には表示画素ＰＩＸが形成されている。すなわち、複数の表示画素ＰＩＸは二次元マトリクス状に配列されている。
【００１４】
列信号電極駆動回路５は水平シフトレジスタ６、スイッチ回路群ＳＷ、およびｋ個の２入力ＯＲゲートからなるゲート回路群ＧＨより構成されている。水平シフトレジスタ６のｋ個の各出力ビット端子は、ゲート回路群ＧＨを構成する各２入力ＯＲゲートのうち対応する一の２入力ＯＲゲートの一方の入力端子に接続され、ゲート回路群ＧＨを構成する全２入力ＯＲゲートの他方の入力端子は共通にゲート信号ＰＲＣＨＧ入力端子に接続され、更に、各２入力ＯＲゲートの出力端子はスイッチ回路群ＳＷを構成する対応する一のスイッチ回路の制御端子に別々に接続されている。
【００１５】
スイッチ回路群ＳＷを構成する全部でｋ個のスイッチ回路の入力側端子は表示信号ＳＩＧ入力端子に共通接続され、各スイッチ回路の出力端子は前記列信号電極（Ｄ１、Ｄ２、・・・、Ｄｋ）の各々に１対１に対応して接続されている。
【００１６】
水平シフトレジスタ６には、図示しない駆動タイミング生成回路より水平スタート信号ＨＳＴ及び水平クロック信号ＨＣＫが供給される。水平シフトレジスタ６はこれらの信号ＨＳＴ及びＨＣＫに基づいて駆動され、これにより水平シフトレジスタの各出力ビット端子からは、ゲート回路群ＧＨ中の対応する２入力ＯＲゲートの一方の入力端子に対し順次にパルスを供給する。
【００１７】
ゲート回路群ＧＨの各２入力ＯＲゲートはこの入力を受け、スイッチ回路群ＳＷの各スイッチ回路の制御端子に対し、順次にパルスを送出して順次にオン状態とする。このように、各スイッチ回路を順次オン状態とすることにより、表示信号ＳＩＧ入力端子からの表示
信号ＳＩＧが、スイッチ回路群ＳＷのオン状態とされたスイッチ回路を通して、対応する列信号電極Ｄに順次サンプリングする。
【００１８】
他方、行走査電極駆動回路７は、２つのシフトレジスタＳＲ１及びＳＲ２と、ゲート回路群ＧＶ１、ＧＶ２及びＧＶ３より構成されている。第１のシフトレジスタＳＲ１の各出力ビット端子Ａ１〜Ａｍは、第１のゲート回路群ＧＶ１を構成するｍ個の２入力ＡＮＤゲートのうち対応する２入力ＡＮＤゲートの一方の入力端子に接続されている。第１のゲート回路群ＧＶ１を構成する各２入力ＡＮＤゲートのもう一方の入力端子は、第１のゲート信号ＧＡＴＥ１の入力端子に共通に接続されている。
【００１９】
第２のシフトレジスタＳＲ２の各出力ビット端子Ｂ１〜Ｂｍは、第２のゲート回路群ＧＶ２を構成するｍ個の２入力ＡＮＤゲートのうち対応する２入力ＡＮＤゲートの一方の入力端子に接続されている。第２のゲート回路群ＧＶ２を構成する各２入力ＡＮＤゲートのもう一方の入力端子は、第２のゲート信号ＧＡＴＥ２の入力端子に共通に接続されている。第１のゲート回路群ＧＶ１と、第２のゲート回路群ＧＶ２をそれぞれ構成する各ＡＮＤゲートの出力端子は、各々第３のゲート回路群ＧＶ３を構成するｍ個の２入力ＯＲゲートのうち、対応するＯＲゲートの入力端子にそれぞれ接続される。第３のゲート回路群ＧＶ３を構成するｍ個のＯＲゲートの各出力端子は、各行の行走査電極（Ｇ１、Ｇ２、・・・、Ｇｍ）のうち、対応する１行の行走査電極に別々に接続されている。」
　
＜記載事項３＞  
「【００２０】
次に、図２および図３を用いて、図１のアクティブマトリクス型液晶表示装置の一実施の形態の駆動タイミングと動作について説明する。図２は図１の実施の形態における表示信号と各タイミング信号の関係について、各水平走査期間を基本単位に図示した模式図である。
【００２１】
図２において、表示信号ＳＩＧは有効画像期間と画像情報を含まない水平ブランキング期間より成り、水平ブランキング期間の全てまたは少なくとも一部の期間には、リセット用の基準電圧レベルが重畳される。図１で説明した列信号電極駆動回路５のゲート回路群ＧＨ（ＯＲ回路）のゲート信号ＰＲＣＨＧは、上記表示信号ＳＩＧの水平ブランキング期間に重畳したリセット電圧レベル期間にてＨレベルとなるようなタイミングとする。
【００２２】
これにより、水平ブランキング期間に重畳したリセット電圧レベル期間においては、列信号電極駆動回路５の全てのゲート回路出力はＨレベルとなり、スイッチ回路群ＳＷを構成する全てのスイッチ回路を同時にオン状態とする結果、全ての列信号電極（Ｄ１、Ｄ２、・・・、Ｄｋ）にリセット電圧レベルが同時に供給される。
【００２３】
行走査電極駆動回路７の第１、第２のシフトレジスタＳＲ１、ＳＲ２の各々に対して構成した第１、第２のゲート回路群ＧＶ１、ＧＶ２（ＡＮＤゲート）には、図２のタイミングでＧＡＴＥ１信号、ＧＡＴＥ２信号を供給する。ＧＡＴＥ１信号は、上記列信号電極駆動回路６のゲート信号ＰＲＣＨＧによる列信号電極電圧のリセットより前のタイミングで立ち下がるようにタイミング設定されている。一方、ＧＡＴＥ２信号は、上記列信号電極駆動回路６のゲート信号ＰＲＣＨＧによるリセットより後のタイミングで立ち下がるようにタイミング設定されている。
【００２４】
第１のシフトレジスタＳＲ１において、ｊ番目（ｊは１≦ｊ≦ｍを満足する自然数）の出力ビット端子Ａｊの論理レベルがＨレベルのとき、この出力ビット端子Ａｊの出力パルスを第１のゲート回路群ＧＶ１のｊ番目のＡＮＤゲートでゲート信号ＧＡＴＥ１と論理積演算した出力が、ゲート回路群ＧＶ３を通して、対応して設けられている行走査電極Ｇｊに供給される。
【００２５】
また、第２のシフトレジスタＳＲ２において、ｊ番目の出力ビット端子Ｂｊの論理レベルがＨレベルのとき、この出力ビット端子Ｂｊの出力パルスを第２のゲート回路群ＧＶ２のｊ番目のＡＮＤゲートでゲート信号ＧＡＴＥ２と論理積演算した出力が、ゲート回路群ＧＶ３を通して、対応して設けられている行走査電極Ｇｊに供給される。
【００２６】
図３と共に後述するように、第１のシフトレジスタＳＲ１には走査開始タイミング信号ＷＴが供給され、これに基づき第１のシフトレジスタＳＲ１の各ビット出力端子から順次シフトされて出力されたパルスのうち、出力ビット端子Ａｊの出力パルスが図２に示すように論理レベルがＨレベルのとき、この出力ビット端子Ａｊの出力パルスを第１のゲート回路群ＧＶ１のｊ番目のＡＮＤゲートでゲート信号ＧＡＴＥ１と論理積演算した出力が、ゲート回路群ＧＶ３を通して、対応して設けられている行走査電極Ｇｊに供給され、表示信号の書き込みが行われる。
【００２７】
次に、第１のシフトレジスタＳＲ１への走査開始タイミング信号ＷＴの入力後、後述するように、ｎライン期間後に第２のシフトレジスタＳＲ２に走査開始タイミング信号Ｒｅｓｅｔが供給され、これに基づき第２のシフトレジスタＳＲ２の各ビット出力端子から順次シフトされて出力されたパルスのうち、出力ビット端子Ｂｊの出力パルスが図２に示すように論理レベルがＨレベルのとき、この出力ビット端子Ｂｊの出力パルスを第２のゲート回路群ＧＶ２のｊ番目のＡＮＤゲートでゲート信号ＧＡＴＥ２と論理積演算した出力が、ゲート回路群ＧＶ３を通して、対応して設けられている行走査電極Ｇｊに供給され、表示信号ＳＩＧによらない一定電圧のＲｅｓｅｔ信号の書き込みが行われる。
【００２８】
このように、Ａｊにパルスが出力されて表示信号の書き込みが行われてからｎライン期間後に、同一行ｊのＢｊにＲｅｓｅｔ信号が出力されてリセットされる。従って、ｎラインの値は、表示信号書き込み後のリセットをかけるライン数を示しており、このｎラインの値は、本実施の形態では任意の値に設定できる。」
　
＜記載事項４＞
「【００２９】
図３は本発明になるアクティブマトリクス型液晶表示装置の第１の実施の形態における表示信号と各タイミング信号の関係を、各垂直走査期間を含んだ時間軸で図示した模式図を示す。図３に示すように、表示信号ＳＩＧは表示画素ＰＩＸ内の液晶の焼き付きや材料劣化を避けるために、垂直走査期間毎に極性反転するフレーム反転で入力され、これをサンプリングした各画素電圧も書き込み周期毎に極性反転した電圧となる。
【００３０】
本実施の形態では、各極性で画素電圧（表示信号）を画素に書き込んで保持する期間（信号期間）と、所定の基準電圧にリセットするリセット期間を、各画素について１フレーム期間（１垂直走査期間）中に設けている。
【００３１】
図１に示した行走査電極駆動回路７の第１のシフトレジスタＳＲ１には、図３に示すように走査開始タイミング信号ＷＴが表示信号フレームの先頭位置にパルス入力される。この走査開始タイミング信号ＷＴは、図３に示すように第１のシフトレジスタＳＲ１の各出力ビット端子Ａ１，Ａ２，・・・，Ａｍに順次シフトされると共に出力され、図２と共に説明したように、ゲート信号ＧＡＴＥ１と論理積演算された行選択パルスが図１の行走査電極Ｇ１，Ｇ２，・・・，Ｇｍに出力される。これより、各行の画素回路が順次選択され、表示信号の書き込みが行われる。
【００３２】
一方、図１に示した行走査電極駆動回路７の第２のシフトレジスタＳＲ２には、図３に示すように走査開始タイミング信号Ｒｅｓｅｔを、第１のシフトレジスタＳＲ１の走査開始タイミング信号ＷＴに対してｎライン分遅れたタイミングで入力する。この走査開始タイミング信号Ｒｅｓｅｔは、第２のシフトレジスタＳＲ２の各出力ビット端子Ｂ１，Ｂ２，・・・，Ｂｍに順次シフトされると共に出力され、図２と共に説明したように、ゲート信号ＧＡＴＥ２と論理積演算された行選択パルスが図１の行走査電極Ｇ１，Ｇ２，・・・，Ｇｍに出力される。
【００３３】
ゲート信号ＧＡＴＥ２は、表示信号ＳＩＧの水平ブランキング期間に設けたリセット期間中、すなわち全ての列信号電極（Ｄ１，Ｄ２，・・・，Ｄｋ）にリセット電圧が供給されている期間に、各行に行選択がイネーブルとなるようにタイミング設定されており、その結果、対応する各行の画素回路には順次リセット電圧が書き込まれる。
【００３４】
以上により、各画素行の駆動画素電極の電圧、すなわち第１行の液晶駆動電圧は図３にＬ（１）で、第２行の液晶駆動電圧は同図にＬ（２）で示すように、信号期間とリセット期間が１フレーム（１垂直走査期間）内で切り替わる波形となる（第３行から第ｍ行までの液晶駆動電圧も同様）。
【００３５】
以上説明したように、本実施の形態のアクティブマトリクス型液晶表示装置によれば、１フレーム期間（１垂直走査期間）中に、各画素回路に表示信号を書き込み保持する表示信号期間と、所定の基準電圧にリセットするリセット期間を設けることができる。さらに、表示信号期間とリセット期間の時間の割合は、第１のシフトレジスタＳＲ１に入力する走査開始タイミング信号ＷＴに対する、第２のシフトレジスタＳＲ２に入力する走査開始タイミング信号Ｒｅｓｅｔの遅延ライン期間数ｎ（ただし、ｎ＜ｍ）を任意に変えることにより、水平走査時間を単位として任意に設定することができる。」
　
（２）引用刊行物に記載された発明 
（２−１） 
　上記記載事項３には、「【００２０】次に、図２および図３を用いて、図１のアクティブマトリクス型液晶表示装置の一実施の形態の駆動タイミングと動作について説明する。・・・」記載されている。 
　
　これらの記載によれば、引用刊行物には、「アクティブマトリクス型液晶表示装置の駆動方法」の発明が記載されている。 
　 
（２−２） 
　上記記載事項２には、「【００１３】・・・図１は本発明になるアクティブマトリクス型液晶表示装置の一実施の形態の回路構成図を示す。同図において、
複数の列信号電極（Ｄ１、Ｄ２、・・・、Ｄｋ）及び複数の行走査電極（Ｇ１、Ｇ２、・・・、Ｇｍ）が互いに直交する方向に形成されており、それらの各交差部には表示画素ＰＩＸが形成されている
　
　この記載によれば、引用刊行物に記載された「アクティブマトリクス型液晶表示装置の駆動方法」における「アクティブマトリクス型液晶表示装置」は、「複数の列信号電極（Ｄ１、Ｄ２、・・・、Ｄｋ）及び複数の行走査電極（Ｇ１、Ｇ２、・・・、Ｇｍ）が互いに直交する方向に形成されており、それらの各交差部には表示画素ＰＩＸが形成されている」ものである。
　
（２−３）
　上記記載事項３には、「【００２１】図２において、
表示信号ＳＩＧは有効画像期間と画像情報を含まない水平ブランキング期間より成り
表示信号ＳＩＧは
垂直走査期間毎に
入力され
　
　これらの記載によれば、引用刊行物に記載された「アクティブマトリクス型液晶表示装置の駆動方法」は、「１垂直走査期間毎に、画像情報を含む有効画像期間と画像情報を含まない水平ブランキング期間より成る表示信号ＳＩＧを入力するステップ」を含んでいる。
　
（２−４）
　上記記載事項２には、「【００１７】ゲート回路群ＧＨの各２入力ＯＲゲートはこの入力を受け、スイッチ回路群ＳＷの各スイッチ回路の制御端子に対し、順次にパルスを送出して順次にオン状態とする。このように、各スイッチ回路を順次オン状態とすることにより、表示信号ＳＩＧ入力端子からの
表示信号ＳＩＧが、スイッチ回路群ＳＷのオン状態とされたスイッチ回路を通して、対応する列信号電極Ｄに順次サンプリングする。
サンプリングした各画素電圧
各行の画素回路が順次選択され、表示信号の書き込みが行われる。
　
　これらの記載及び上記事項によれば、引用刊行物に記載された「アクティブマトリクス型液晶表示装置の駆動方法」は、「前記表示信号ＳＩＧを、対応する前記列信号電極（Ｄ１、Ｄ２、・・・、Ｄｋ）に順次サンプリングしながら、前記行走査電極（Ｇ１、Ｇ２、・・・、Ｇｍ）の前記表示画素ＰＩＸの画素回路を順次選択し、前記表示信号ＳＩＧの書き込みを行うことにより、前記画素回路の画素電圧を変更するステップ」を含んでいる。
　
（２−５）
　上記記載事項４には、「【００３０】本実施の形態では、各極性で
画素電圧（表示信号）を画素に書き込んで保持する期間（信号期間）と、所定の基準電圧にリセットするリセット期間を、各画素について１フレーム期間（１垂直走査期間）中に設けている。
第１のシフトレジスタＳＲ１の各出力ビット端子Ａ１，Ａ２，・・・，Ａｍに順次シフトされると共に出力され、図２と共に説明したように、ゲート信号ＧＡＴＥ１と論理積演算された行選択パルスが図１の行走査電極Ｇ１，Ｇ２，・・・，Ｇｍに出力される。これより、各行の画素回路が順次選択され、表示信号の書き込みが行われる。
第２のシフトレジスタＳＲ２の各出力ビット端子Ｂ１，Ｂ２，・・・，Ｂｍに順次シフトされると共に出力され、図２と共に説明したように、ゲート信号ＧＡＴＥ２と論理積演算された行選択パルスが図１の行走査電極Ｇ１，Ｇ２，・・・，Ｇｍに出力される。
全ての列信号電極（Ｄ１，Ｄ２，・・・，Ｄｋ）にリセット電圧が供給されている期間に、各行に行選択がイネーブルとなるようにタイミング設定されており、その結果、対応する各行の画素回路には順次リセット電圧が書き込まれる。
　
　これらの記載によれば、引用刊行物に記載された「アクティブマトリクス型液晶表示装置の駆動方法」は、「前記１垂直期間内に、前記行走査電極の順次選択を、第１のシフトレジスタＳＲ１による選択と、第２のシフトレジスタＳＲ２による選択と２回行うステップ」を含んでいる。
　
（２−６）
　上記記載事項２には、「【００１４】・・・水平シフトレジスタ６のｋ個の各出力ビット端子は、ゲート回路群ＧＨを構成する各２入力ＯＲゲートのうち対応する一の２入力ＯＲゲートの一方の入力端子に接続され、ゲート回路群ＧＨを構成する全２入力ＯＲゲートの他方の入力端子は共通に
ゲート信号ＰＲＣＨＧ入力端子
　
　この記載によれば、引用刊行物に記載された「アクティブマトリクス型液晶表示装置の駆動方法」は、「ゲート信号ＰＲＣＨＧを発生するステップ」を含んでいる。
　
（２−７）
　上記記載事項２には、「【００１４】列信号電極駆動回路５は水平シフトレジスタ６、スイッチ回路群ＳＷ、およびｋ個の２入力ＯＲゲートからなるゲート回路群ＧＨより構成されている。水平シフトレジスタ６のｋ個の各出力ビット端子は、ゲート回路群ＧＨを構成する各２入力ＯＲゲートのうち対応する一の２入力ＯＲゲートの一方の入力端子に接続され、
ゲート回路群ＧＨを構成する全２入力ＯＲゲートの他方の入力端子は共通にゲート信号ＰＲＣＨＧ入力端子に接続され、
各スイッチ回路を順次オン状態とすることにより、表示信号ＳＩＧ入力端子からの表示信号ＳＩＧが、スイッチ回路群ＳＷのオン状態とされたスイッチ回路を通して、対応する列信号電極Ｄに順次サンプリングする。
ゲート回路群ＧＨ（ＯＲ回路）のゲート信号ＰＲＣＨＧは、上記表示信号ＳＩＧの水平ブランキング期間に重畳したリセット電圧レベル期間にてＨレベルとなるようなタイミングとする。
水平ブランキング期間に重畳したリセット電圧レベル期間においては、列信号電極駆動回路５の全てのゲート回路出力はＨレベルとなり、スイッチ回路群ＳＷを構成する全てのスイッチ回路を同時にオン状態とする結果、全ての列信号電極（Ｄ１、Ｄ２、・・・、Ｄｋ）にリセット電圧レベルが同時に供給される。
ＧＡＴＥ１信号は、上記列信号電極駆動回路６のゲート信号ＰＲＣＨＧによる列信号電極電圧のリセットより前のタイミングで立ち下がるようにタイミング設定されている。一方、ＧＡＴＥ２信号は、上記列信号電極駆動回路６のゲート信号ＰＲＣＨＧによるリセットより後のタイミングで立ち下がるようにタイミング設定されている。
サンプリングした各画素電圧
第１のシフトレジスタＳＲ１の各出力ビット端子Ａ１，Ａ２，・・・，Ａｍに順次シフトされると共に出力され、図２と共に説明したように、ゲート信号ＧＡＴＥ１と論理積演算された行選択パルスが図１の行走査電極Ｇ１，Ｇ２，・・・，Ｇｍに出力される。これより、各行の画素回路が順次選択され、表示信号の書き込みが行われる。
第２のシフトレジスタＳＲ２の各出力ビット端子Ｂ１，Ｂ２，・・・，Ｂｍに順次シフトされると共に出力され、図２と共に説明したように、ゲート信号ＧＡＴＥ２と論理積演算された行選択パルスが図１の行走査電極Ｇ１，Ｇ２，・・・，Ｇｍに出力される。
ゲート信号ＧＡＴＥ２は、表示信号ＳＩＧの水平ブランキング期間に設けたリセット期間中、すなわち全ての列信号電極（Ｄ１，Ｄ２，・・・，Ｄｋ）にリセット電圧が供給されている期間に、各行に行選択がイネーブルとなるようにタイミング設定されており、その結果、対応する各行の画素回路には順次リセット電圧が書き込まれる。
　
　上記段落【００２３】の記載によれば、「ＧＡＴＥ１信号は、上記列信号電極駆動回路６のゲート信号ＰＲＣＨＧによる列信号電極電圧のリセットより前のタイミングで立ち下がるようにタイミング設定されている。」のであるから、
ＧＡＴＥ１信号がＨレベルである時は、ゲート信号ＰＲＣＨＧはＬレベルである。
　また、上記段落【００３１】の記載によれば、「走査開始タイミング信号ＷＴは、図３に示すように第１のシフトレジスタＳＲ１の各出力ビット端子Ａ１，Ａ２，・・・，Ａｍに順次シフトされると共に出力され、図２と共に説明したように、ゲート信号ＧＡＴＥ１と論理積演算された行選択パルスが図１の行走査電極Ｇ１，Ｇ２，・・・，Ｇｍに出力される。」のであるから、
第１のシフトレジスタＳＲ１により行走査電極Ｇ１，Ｇ２，・・・，Ｇｍが選択される時は、ＧＡＴＥ１信号がＨレベルである時
　これらの事項によれば、つまるところ、「
ゲート信号ＰＲＣＨＧはＬレベルである場合に、第１のシフトレジスタＳＲ１により行走査電極Ｇ１，Ｇ２，・・・，Ｇｍが選択されている。
　
　よって、これらの記載、及び、上記事項によれば、引用刊行物に記載された「アクティブマトリクス型液晶表示装置の駆動方法」は、「前記ゲート信号ＰＲＣＨＧに応じて、前記行走査電極（Ｇ１、Ｇ２、・・・、Ｇｍ）の前記表示画素ＰＩＸの画素回路に、前記表示信号ＳＩＧの書き込みを行うステップであって、前記ゲート信号ＰＲＣＨＧがＬレベルである場合に、前記第１のシフトレジスタＳＲ１により選択される行走査電極（Ｇ１、Ｇ２、・・・、Ｇｍ）に接続された前記表示画素ＰＩＸの画素回路に対して、前記表示信号ＳＩＧの画素電圧を、順次サンプリングして供給し、前記ゲート信号ＰＲＣＨＧがＨレベルである場合に、前記第２のシフトレジスタＳＲ２により選択される行走査電極（Ｇ１、Ｇ２、・・・、Ｇｍ）に接続された前記表示画素ＰＩＸの画素回路に対して、前記水平ブランキング期間に重畳したリセット電圧を、全て同時に供給するステップ」を含んでいる。
　
（２−８） 
　以上の（２−１）〜（２−７）を総合すると、引用刊行物には、以下の発明が記載されているものと認める。  
「複数の列信号電極（Ｄ１、Ｄ２、・・・、Ｄｋ）及び複数の行走査電極（Ｇ１、Ｇ２、・・・、Ｇｍ）が互いに直交する方向に形成されており、それらの各交差部には表示画素ＰＩＸが形成されているアクティブマトリクス型液晶表示装置の駆動方法であって、
　１垂直走査期間毎に、画像情報を含む有効画像期間と画像情報を含まない水平ブランキング期間より成る表示信号ＳＩＧを入力するステップと、
　前記表示信号ＳＩＧを、対応する前記列信号電極（Ｄ１、Ｄ２、・・・、Ｄｋ）に順次サンプリングしながら、前記行走査電極（Ｇ１、Ｇ２、・・・、Ｇｍ）の前記表示画素ＰＩＸの画素回路を順次選択し、前記表示信号ＳＩＧの書き込みを行うことにより、前記画素回路の画素電圧を変更するステップと、
　前記１垂直期間内に、前記行走査電極の順次選択を、第１のシフトレジスタＳＲ１による選択と、第２のシフトレジスタＳＲ２による選択と２回行うステップと、
　ゲート信号ＰＲＣＨＧを発生するステップと、
　前記ゲート信号ＰＲＣＨＧに応じて、前記行走査電極（Ｇ１、Ｇ２、・・・、Ｇｍ）の前記表示画素ＰＩＸの画素回路に、前記表示信号ＳＩＧの書き込みを行うステップであって、前記ゲート信号ＰＲＣＨＧがＬレベルである場合に、前記第１のシフトレジスタＳＲ１により選択される行走査電極（Ｇ１、Ｇ２、・・・、Ｇｍ）に接続された前記表示画素ＰＩＸの画素回路に対して、前記表示信号ＳＩＧの画素電圧を、順次サンプリングして供給し、前記ゲート信号ＰＲＣＨＧがＨレベルである場合に、前記第２のシフトレジスタＳＲ２により選択される行走査電極（Ｇ１、Ｇ２、・・・、Ｇｍ）に接続された前記表示画素ＰＩＸの画素回路に対して、前記水平ブランキング期間に重畳したリセット電圧を、全て同時に供給するステップと、
　を含むアクティブマトリクス型液晶表示装置の駆動方法。」（以下、「引用発明」という。）
　
５．対比 
　本願発明と引用発明とを比較する。  
　
（１）
　引用発明の「アクティブマトリクス型液晶表示装置」は、本願発明の「液晶表示器」に相当し、以下同様に、「複数の列信号電極（Ｄ１、Ｄ２、・・・、Ｄｋ）」は「複数の行」の電極に、「複数の行走査電極（Ｇ１、Ｇ２、・・・、Ｇｍ）」は「複数の列」の電極に、「表示画素ＰＩＸ」は「表示ユニット」に相当する。
　
　よって、引用発明の「複数の列信号電極（Ｄ１、Ｄ２、・・・、Ｄｋ）及び複数の行走査電極（Ｇ１、Ｇ２、・・・、Ｇｍ）が互いに直交する方向に形成されており、それらの各交差部には表示画素ＰＩＸが形成されているアクティブマトリクス型液晶表示装置」は、本願発明の「複数の行と複数の列に配列される複数の表示ユニットを有する液晶表示器」に相当する。
　
（２）
　引用発明の「垂直走査期間」は、本願発明の「表示周期」に相当し、また、引用発明の「有効画像期間」の「画像情報」は、本願発明の「画像データ」に相当する。
　
　よって、引用発明の「１垂直走査期間毎に、画像情報を含む有効画像期間と画像情報を含まない水平ブランキング期間より成る表示信号ＳＩＧを入力するステップ」は、本願発明の「各表示ユニットの各表示周期における画像データを受信するステップ」に相当する。
　
（３）
　引用発明の「前記行走査電極（Ｇ１、Ｇ２、・・・、Ｇｍ）の前記表示画素ＰＩＸ」は、本願発明の「各列の表示ユニット」に相当し、引用発明の、「表示信号ＳＩＧ」に含まれる有効画像期間の画像情報による、「画素電圧」は、本願発明の、画像データに基づいた、「第１グレイレベル」に相当する。
　
　よって、引用発明の「前記表示信号ＳＩＧを、対応する前記列信号電極（Ｄ１、Ｄ２、・・・、Ｄｋ）に順次サンプリングしながら、前記行走査電極（Ｇ１、Ｇ２、・・・、Ｇｍ）の前記表示画素ＰＩＸの画素回路を順次選択し、前記表示信号ＳＩＧの書き込みを行うことにより、前記画素回路の画素電圧を変更するステップ」は、本願発明の「前記画像データに基づいて、各表示周期における各列の表示ユニットの第一グレイレベルを決めるステップ」に相当する。
　
（４）
　引用発明の「行走査電極の順次選択」は、本願発明の「各列の表示ユニット」の「走査」に相当する。
　
　よって、引用発明の「前記１垂直期間内に、前記行走査電極の順次選択を、第１のシフトレジスタＳＲ１による選択と、第２のシフトレジスタＳＲ２による選択と２回行うステップ」は、本願発明の「１表示周期ごとに各列の表示ユニットを少なくとも２回走査するステップ」に相当する。
　
（５）
　引用発明の「ゲート信号ＰＲＣＨＧ」は、本願発明の「データ切替信号」に相当する。
　
　よって、引用発明の「ゲート信号ＰＲＣＨＧを発生するステップ」と、本願発明の「データライン制御信号及びデータ切替信号を発生するステップ」とは共に、「データ切替信号を発生するステップ」である点で共通する。
　
（６）
　引用発明は、表示画素ＰＩＸの画素回路に、表示信号ＳＩＧの書き込みを行うことにより、表示画素ＰＩＸの画素回路の電圧レベルを変更している。
　よって、引用発明の「表示画素ＰＩＸの画素回路」の電圧レベルは、本願発明の「グレイレベル」に相当し、引用発明の「前記行走査電極（Ｇ１，Ｇ２，・・・，Ｇｍ）の前記表示画素ＰＩＸの画素回路に、前記表示信号ＳＩＧの書き込みを行う」ことは、本願発明の「各列の表示ユニットのグレイレベルを変更する」ことに相当する。
　また、引用発明の「ゲート信号ＰＲＣＨＧ」の「Ｌレベル」は、本願発明の「データ切替信号」の「第１電圧レベル」に相当し、以下同様に、「ゲート信号ＰＲＣＨＧ」の「Ｈレベル」は「データ切替信号」の「第２電圧レベル」に相当し、「前記第１のシフトレジスタＳＲ１により選択される行走査電極（Ｇ１、Ｇ２、・・・、Ｇｍ）」は「各列の表示ユニット」の「ある１列」の電極に、「前記第２のシフトレジスタＳＲ２により選択される行走査電極（Ｇ１、Ｇ２、・・・、Ｇｍ）」は「各列の表示ユニット」の「前記ある１列とは異なる１列」の電極に、「リセット電圧」は「第二グレイレベル」に相当する。
　
　よって、引用発明の「前記ゲート信号ＰＲＣＨＧに応じて、前記行走査電極（Ｇ１、Ｇ２、・・・、Ｇｍ）の前記表示画素ＰＩＸの画素回路に、前記表示信号ＳＩＧの書き込みを行うステップであって、前記ゲート信号ＰＲＣＨＧがＬレベルである場合に、前記第１のシフトレジスタＳＲ１により選択される行走査電極（Ｇ１、Ｇ２、・・・、Ｇｍ）に接続された前記表示画素ＰＩＸの画素回路に対して、前記表示信号ＳＩＧの画素電圧を、順次サンプリングして供給し、前記ゲート信号ＰＲＣＨＧがＨレベルである場合に、前記第２のシフトレジスタＳＲ２により選択される行走査電極（Ｇ１、Ｇ２、・・・、Ｇｍ）に接続された前記表示画素ＰＩＸの画素回路に対して、前記水平ブランキング期間に重畳したリセット電圧を、全て同時に供給するステップ」と、本願発明の「前記データライン制御信号及び前記データ切替信号に応じて、各列の表示ユニットのグレイレベルを変更するステップであって、各列の表示ユニットのうち何れの１列に対して、前記データライン制御信号が立ち下がり、更に、前記データ切替信号が第一電圧レベルにある場合、ある１列の表示ユニットのグレイレベルを前記第一グレイレベルに変更し、前記データライン制御信号が立ち下がり、更に、前記データ切替信号が第二電圧レベルにある場合、挿入画像データを受信した後に、前記ある１列とは異なる１列の表示ユニットのグレイレベルを所定の第二グレイレベルに変更するステップ」とは、共に、「前記データ切替信号に応じて、各列の表示ユニットのグレイレベルを変更するステップであって、各列の表示ユニットのうち何れの１列に対して、前記データ切替信号が第一電圧レベルにある場合、ある１列の表示ユニットのグレイレベルを前記第一グレイレベルに変更し、前記データ切替信号が第二電圧レベルにある場合、前記ある１列とは異なる１列の表示ユニットのグレイレベルを所定の第二グレイレベルに変更するステップ」である点で共通する。
　
（７）
　したがって、本願発明と引用発明の両者は、  
「複数の行と複数の列に配列される複数の表示ユニットを有する液晶表示器を駆動する方法であって、
　各表示ユニットの各表示周期における画像データを受信するステップと、
　前記画像データに基づいて、各表示周期における各列の表示ユニットの第一グレイレベルを決めるステップと、
　１表示周期ごとに各列の表示ユニットを少なくとも２回走査するステップと、
　データ切替信号を発生するステップと、
　前記データ切替信号に応じて、各列の表示ユニットのグレイレベルを変更するステップであって、各列の表示ユニットのうち何れの１列に対して、前記データ切替信号が第一電圧レベルにある場合、ある１列の表示ユニットのグレイレベルを前記第一グレイレベルに変更し、前記データ切替信号が第二電圧レベルにある場合、前記ある１列とは異なる１列の表示ユニットのグレイレベルを所定の第二グレイレベルに変更するステップと、
　を含む液晶表示器を駆動する方法」の点で一致し、以下の点で相違する。  
 　 
 [相違点]  
　各列の表示ユニットのグレイレベルを変更するステップに関し、本願発明では、「データライン制御信号・・・を発生するステップと、前記データライン制御信号・・・に応じて、各列の表示ユニットのグレイレベルを変更するステップであって、各列の表示ユニットのうち何れの１列に対して、前記データライン制御信号が立ち下がり、・・・にある場合、・・・変更し、前記データライン制御信号が立ち下がり、・・・にある場合、・・・変更する」とあるように、データライン制御信号が発生されており、該データライン制御信号が立ち下がるタイミングで各列の表示ユニットのグレイレベルの変更が行われるのに対し、引用発明ではそのような発明特定事項を有していない点。また、これに派生して、本願発明では「挿入画像データを受信した後に、前記ある１列とは異なる１列の表示ユニットのグレイレベルを所定の第二グレイレベルに変更する」のに対し、引用発明では入力される表示信号ＳＩＧ内のリセット電圧がそのまま第２のシフトレジスタＳＲ２により選択される行走査電極に接続された表示画素ＰＩＸの画素回路に対して、全て同時に供給される点。
 　 
６．判断 
　上記相違点について検討する。
　
　一般に、「液晶表示装置の駆動制御」の技術分野において、信号側駆動回路に対して、「入力される１ライン分の表示データを保持する保持回路を設け、前記保持回路を制御する制御信号を発生し、前記制御信号の電位状態の変化に同期して、前記保持回路に１ライン分の表示データを受信した後に、一括して信号側駆動回路に接続された信号線を通して、表示画素へ電圧印加を行う」ことは、例えば、当審拒絶理由で引用した特開２００１−１９５０４２号公報（特に、段落【０００２】、【０００３】、【図１０】参照。）や、特公平７−５０３８９号公報（特に、第２欄第３行〜第３欄第３０行、第２図参照。）にいずれも、従来の技術として記載されているように、周知・慣用の技術である。
　
　よって、引用発明において、信号側の駆動回路に対して、上記周知・慣用の技術を適用して、入力される１ライン分の表示信号ＳＩＧを保持する保持回路を設け、前記保持回路を制御する制御信号（本願発明の「データライン制御信号」に対応する。以下同様。）を発生し、前記制御信号の電位状態の変化に同期して、前記保持回路に１ライン分の表示信号ＳＩＧを受信した後に、一括して信号側駆動回路に接続された列信号電極を通して、表示画素ＰＩＸの画素回路への電圧印加を行うことは、当業者が容易になし得たことである。
　ここで、制御信号の電位状態の変化として、立ち下がりのタイミングとするか、立ち上がりのタイミングとすることは、当業者が適宜選択し得る事項に過ぎない。
　すなわち、引用発明において、ゲート信号ＰＲＣＨＧ（「データ切替信号」）がＬレベル（「第一電圧レベル」）にある場合、第１のシフトレジスタＳＲ１により選択される行走査電極（Ｇ１、Ｇ２、・・・、Ｇｍ）に接続された表示画素ＰＩＸの画素回路（「ある１列の表示ユニット」）の電圧レベルを表示信号ＳＩＧの有効画像期間の画素電圧（「第一グレイレベル」）に変更することが、保持回路の制御信号（「データライン制御信号」）の立ち下がる時であって、ゲート信号ＰＲＣＨＧ（「データ切替信号」）がＬレベル（「第一電圧レベル」）にある場合に、前記保持回路に表示信号ＳＩＧの有効画像期間の画素電圧（「第一グレイレベル」）を取り込んで、第１のシフトレジスタＳＲ１により選択される行走査電極（Ｇ１、Ｇ２、・・・、Ｇｍ）に接続された表示画素ＰＩＸの画素回路（「ある１列の表示ユニット」）の電圧レベルを、前記保持回路に取り込まれた表示信号ＳＩＧの有効画像期間の画素電圧（「第一グレイレベル」）に変更することとなる。
　同様に、引用発明において、ゲート信号ＰＲＣＨＧ（「データ切替信号」）がＨレベル（「第２電圧レベル」）である場合に、第２のシフトレジスタＳＲ２により選択される行走査電極（Ｇ１、Ｇ２、・・・、Ｇｍ）に接続された表示画素ＰＩＸの画素回路（前記ある１列とは異なる１列の表示ユニット））の電圧レベルを、水平ブランキング期間に重畳したリセット電圧（「第二グレイレベル」）に変更することが、前記保持回路の制御信号（「データライン制御信号」）の立ち下がる時であって、ゲート信号ＰＲＣＨＧ（「データ切替信号」）がＨレベル（「第２電圧レベル」）である場合に、前記保持回路に水平ブランキング期間に重畳したリセット電圧（「挿入画像データ」）を取り込んで（「受信した後に」）、第２のシフトレジスタＳＲ２により選択される行走査電極（Ｇ１、Ｇ２、・・・、Ｇｍ）に接続された表示画素ＰＩＸの画素回路（前記ある１列とは異なる１列の表示ユニット）の電圧レベルを、前記保持回路に取り込まれた水平ブランキング期間に重畳したリセット電圧（「第二グレイレベル」）に変更することとなる。
　
　したがって、上記相違点に係る本願発明の発明特定事項は、当業者が引用発明及び上記周知・慣用の技術に基づいて容易に想到し得たことである。 
 　
　そして、本願発明によってもたらされる効果は、引用発明及び上記周知・慣用の技術から想定することができない格別のものと認めることもできない。
　
　したがって、本願発明は、引用発明及び上記周知・慣用の技術に基いて当業者が容易に発明をすることができたものである。  
　
　なお、本願発明では「画像データ」、「挿入画像データ」がアナログ信号であるか、デジタル信号であるかは特定されておらず、上記したように、引用発明の「表示信号ＳＩＧ」の「有効画像期間」に含まれる「画像情報」が、本願発明の「画像データ」に相当し、引用発明の「表示信号ＳＩＧ」の「水平ブランキング期間」に含まれる「リセット電圧」が、本願発明の「挿入画像データ」に相当するものである。
　さらに、発明の詳細な説明の記載を参酌して、本願発明の「画像データ」、「挿入画像データ」がデジタル信号であったとしても、信号側駆動回路で、画像データをデジタル信号として受信し、信号側駆動回路内でアナログ電圧に変換して、信号線に印加することも、上記特開２００１−１９５０４２号公報の段落【０００３】に従来技術として記載されているように、慣用の技術であるから、引用発明において、入力される表示信号ＳＩＧをアナログ信号とするか、デジタル信号とするかは、当業者が適宜選択し得る事項に過ぎない。
　
７．むすび 
　したがって、本願発明は、引用発明及び上記周知・慣用の技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。 
　以上のとおりであるから、他の請求項に係る発明について審理するまでもなく、本願は拒絶すべきものである。 
　 
　よって、結論のとおり審決する。