【事件の表示】
　特願２００４−９５５２９「エラー訂正機能を有したフラッシュメモリ装置」拒絶査定不服審判事件〔平成１６年１１月４日出願公開、特開２００４−３１１０１０〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯
　本願は、平成１６年３月２９日（パリ条約に基づく優先権主張　２００３年４月３日、大韓民国）の特許出願であって、平成２０年３月２６日付けの拒絶理由通知に対して同年６月３０日に意見書及び手続補正書が提出され、さらに平成２１年６月３日付けの最後の拒絶理由通知に対して同年９月９日に意見書及び手続補正書が提出されたが、平成２２年７月６日付けで、平成２１年９月９日に提出された手続補正書による補正が却下されるとともに拒絶査定がなされた。
　それに対して、平成２２年１１月１５日に拒絶査定不服審判が請求されるとともに手続補正書が提出され、その後、平成２３年９月６日付けで審尋がなされ、同年１１月１７日に回答書が提出された。
　
第２．補正の却下の決定
【補正の却下の決定の結論】
　平成２２年１１月１５日に提出された手続補正書による補正を却下する。
　
【理由】
１．補正の内容
　平成２２年１１月１５日に提出された手続補正書による補正（以下「本件補正」という。）は、補正前の特許請求の範囲（平成２０年６月３０日に提出された手続補正書により補正された特許請求の範囲）の請求項１〜２８を補正して、補正後の特許請求の範囲の請求項１〜２８とするものであり、補正前後の請求項１及び１１は各々次のとおりである。
（補正前）
　「【請求項１】
　メモリセルアレイとバッファとを備えた不揮発性メモリを含むメモリ装置の第１位置に貯蔵されている原データを第２位置に転送する方法であって、
　第１のコマンド及びアドレスを受信する第１の段階と、
　前記第１のコマンド及びアドレスに応答して、前記メモリセルアレイの前記第１位置の前記原データを前記バッファに貯蔵する第２の段階と、
　前記バッファに貯蔵された前記原データのビットエラーを検出する第３の段階と、
　検出された前記ビットエラーを訂正する第４の段階と、
　第２のコマンド及びアドレスを受信する第５の段階と、
　前記訂正後に前記第２のコマンド及びアドレスに応答して、前記メモリセルアレイの前記第２位置に訂正された前記原データを複写する第６の段階と、
を備えたことを特徴とする方法。」
　
　「【請求項１１】
　第１位置に原データを貯蔵する不揮発性メモリセルアレイと、
　前記第１位置の前記原データを一時的に貯蔵するバッファと、
　前記バッファに貯蔵された前記原データのビットエラーを検出し、検出された時には前記ビットエラーを訂正するエラー訂正回路とを備え、エラー訂正後に、訂正された前記原データを前記不揮発性メモリセルアレイの第２位置に複写することを特徴とするメモリ装置。」
　
（補正後）
　「【請求項１】
　メモリセルアレイとページバッファとエラー訂正回路とを備えた不揮発性メモリの前記メモリセルアレイの第１位置に貯蔵されている原データを前記不揮発性メモリの外部に読み出すことなく第２位置に転送するコピーバック方法であって、
　第１のコマンド及びアドレスを受信する第１の段階と、
　前記第１のコマンド及びアドレスに応答して、前記第１位置に貯蔵されている前記原データを前記ページバッファへ複写して貯蔵する第２の段階と、次いで、
　前記ページバッファに貯蔵された前記原データを前記エラー訂正回路に供給して前記原データのビットエラーを検出する第３の段階と、
　検出された前記ビットエラーを前記エラー訂正回路で訂正し、前記ページバッファに伝送する第４の段階と、
　第２のコマンド及びアドレスを受信する第５の段階と、
　前記訂正後に前記第２のコマンド及びアドレスに応答して、前記メモリセルアレイの前記第２位置に訂正された前記原データを転写する第６の段階と、
を備えたことを特徴とするコピーバック方法。」
　
　「【請求項１１】
　第１位置に原データを貯蔵する不揮発性メモリセルアレイと、
　前記第１位置の前記原データを一時的に複写して貯蔵するページバッファと、
　前記ページバッファに貯蔵された前記原データをメモリ装置の外部に読み出すことなく前記原データのビットエラーを検出し、検出された時には前記ビットエラーを訂正するエラー訂正回路とを備え、
　エラー訂正後に、訂正された前記原データを前記ページバッファを介して前記不揮発性メモリセルアレイの第２位置に転写することを特徴とするメモリ装置。」
　
２．本件補正による補正事項
　本件補正における補正事項を整理すると、以下のとおりである。
（１）補正事項１
　補正前の請求項１を補正して、補正後の請求項１とすること。
　
（２）補正事項２
　補正前の請求項２を補正して、補正後の請求項２とすること。
　
（３）補正事項３
　補正前の請求項３を補正して、補正後の請求項３とすること。
　
（４）補正事項４
　補正前の請求項４を補正して、補正後の請求項４とすること。
　
（５）補正事項５
　補正前の請求項５を補正して、補正後の請求項５とすること。
　
（６）補正事項６
　補正前の請求項６を補正して、補正後の請求項６とすること。
　
（７）補正事項７
　補正前の請求項７を補正して、補正後の請求項７とすること。
　
（８）補正事項８
　補正前の請求項８を補正して、補正後の請求項８とすること。
　
（９）補正事項９
　補正前の請求項９を補正して、補正後の請求項９とすること。
　
（１０）補正事項１０
　補正前の請求項１０を補正して、補正後の請求項１０とすること。
　
（１１）補正事項１１
　補正前の請求項１１を補正して、補正後の請求項１１とすること。
　
（１２）補正事項１２
　補正前の請求項１２を補正して、補正後の請求項１２とすること。
　
（１３）補正事項１３
　補正前の請求項１３を補正して、補正後の請求項１３とすること。
　
（１４）補正事項１４
　補正前の請求項１４を補正して、補正後の請求項１４とすること。
　
（１５）補正事項１５
　補正前の請求項１５を補正して、補正後の請求項１５とすること。
　
（１６）補正事項１６
　補正前の請求項１７を補正して、補正後の請求項１７とすること。
　
（１７）補正事項１７
　補正前の請求項１８を補正して、補正後の請求項１８とすること。
　
（１８）補正事項１８
　補正前の請求項１９を補正して、補正後の請求項１９とすること。
　
（１９）補正事項１９
　補正前の請求項２０を補正して、補正後の請求項２０とすること。
　
（２０）補正事項２０
　補正前の請求項２１を補正して、補正後の請求項２１とすること。
　
（２１）補正事項２１
　補正前の請求項２２を補正して、補正後の請求項２２とすること。
　
（２２）補正事項２２
　補正前の請求項２３を補正して、補正後の請求項２３とすること。
　
（２３）補正事項２３
　補正前の請求項２４を補正して、補正後の請求項２４とすること。
　
（２４）補正事項２４
　補正前の請求項２５を補正して、補正後の請求項２５とすること。
　
（２５）補正事項２５
　補正前の請求項２６を補正して、補正後の請求項２６とすること。
　
（２６）補正事項２６
　補正前の請求項２７を補正して、補正後の請求項２７とすること。
　
（２７）補正事項２７
　補正前の請求項２８を補正して、補正後の請求項２８とすること。
　
３．新規事項の追加の有無、及び補正の目的の適否についての検討
（１）補正事項１について
　補正事項１は、補正前の請求項１に係る発明の発明特定事項である「メモリセルアレイとバッファとを備えた不揮発性メモリを含むメモリ装置の第１位置に貯蔵されている原データを第２位置に転送する方法」、「第２の段階」、「第３の段階」、「第４の段階」及び「第６の段階」について、技術的限定を加えるとともに、より明瞭な記載に改めたものであるから、補正事項１は、特許法第１７条の２第４項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項をいう。以下同じ。）第２号に掲げる特許請求の範囲の減縮及び同第４号に掲げる明瞭でない記載の釈明を目的とするものに該当する。
　したがって、補正事項１は特許法第１７条の２第４項に規定する要件を満たす。
　また、補正事項１により補正された部分は、本願の願書に最初に添付した明細書（以下「当初明細書」という。また、本願の願書に最初に添付した明細書、特許請求の範囲又は図面をまとめて「当初明細書等」という。）の００１６〜００２３段落等に記載されているものと認められるから、補正事項１は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものである。
　したがって、補正事項１は、当初明細書等に記載された事項の範囲内においてなされたものであるから、特許法第１７条の２第３項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第３項をいう。以下同じ。）に規定する要件を満たす。
　
（２）補正事項２〜５について
　補正事項２〜５は、補正事項１による補正後の請求項１と整合を取るために請求項２〜５に記載された用語を補正するものであるから、特許法第１７条の２第４項第４号に掲げる明瞭でない記載の釈明を目的とするものに該当する。
　したがって、補正事項２〜５は特許法第１７条の２第４項に規定する要件を満たす。
　また、補正事項２〜５が特許法第１７条の２第３項に規定する要件を満たすことは明らかである。
　
（３）補正事項６について
　補正事項６は、補正前の請求項６に係る発明の発明特定事項である「不揮発性メモリを含むメモリ装置の第１位置に貯蔵されている原データを第２位置に転送する方法であって、前記メモリ装置は不揮発性メモリを含み、不揮発性メモリはバッファと前記不揮発性メモリを制御するメモリコントローラとを備えているもの」、「第１の段階」、「第２の段階」、「第３の段階」及び「第４の段階」について、技術的限定を加えるとともに、より明瞭な記載に改めたものであるから、補正事項６は、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮及び同第４号に掲げる明瞭でない記載の釈明を目的とするものに該当する。
　したがって、補正事項６は特許法第１７条の２第４項に規定する要件を満たす。
　また、補正事項６により補正された部分は、当初明細書の００１６〜００２３段落等に記載されているものと認められるから、補正事項６は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものである。
　したがって、補正事項６は、当初明細書等に記載された事項の範囲内においてなされたものであるから、特許法第１７条の２第３項に規定する要件を満たす。
　
（４）補正事項７〜１０について
　補正事項７〜１０は、補正事項３による補正後の請求項６と整合を取るために請求項７〜１０に記載された用語を補正するものであるから、特許法第１７条の２第４項第４号に掲げる明瞭でない記載の釈明を目的とするものに該当する。
　したがって、補正事項７〜１０は特許法第１７条の２第４項に規定する要件を満たす。
　また、補正事項７〜１０が特許法第１７条の２第３項に規定する要件を満たすことは明らかである。
　
（５）補正事項１１について
　補正事項１１は、補正前の請求項１１に係る発明の発明特定事項である「バッファ」、「エラー訂正回路」及び「エラー訂正後に、訂正された前記原データを前記不揮発性メモリセルアレイの第２位置に複写すること」について、技術的限定を加えるとともに、より明瞭な記載に改めたものであるから、補正事項１１は、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮及び同第４号に掲げる明瞭でない記載の釈明を目的とするものに該当する。
　したがって、補正事項１１は特許法第１７条の２第４項に規定する要件を満たす。
　また、補正事項１１により補正された部分は、当初明細書の００１６〜００２３段落等に記載されているものと認められるから、補正事項１１は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものである。
　したがって、補正事項１１は、当初明細書等に記載された事項の範囲内においてなされたものであるから、特許法第１７条の２第３項に規定する要件を満たす。
　
（６）補正事項１２〜１５について
　補正事項１２〜１５は、補正事項１１による補正後の請求項１１と整合を取るために請求項１２〜１５に記載された用語を補正するものであるから、特許法第１７条の２第４項第４号に掲げる明瞭でない記載の釈明を目的とするものに該当する。
　したがって、補正事項１２〜１５は特許法第１７条の２第４項に規定する要件を満たす。
　また、補正事項１２〜１５が特許法第１７条の２第３項に規定する要件を満たすことは明らかである。
　
（７）補正事項１６について
　補正事項１６は、補正前の請求項１７に係る発明の発明特定事項である「メモリセルアレイとバッファとを備えた不揮発性メモリを含むメモリ装置の第１位置に貯蔵されている原データを第２位置に転送する方法」、「第１の段階」、「第２の段階」、「第３の段階」及び「第４の段階」について、技術的限定を加えるとともに、より明瞭な記載に改めたものであるから、補正事項１６は、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮及び同第４号に掲げる明瞭でない記載の釈明を目的とするものに該当する。
　したがって、補正事項１６は特許法第１７条の２第４項に規定する要件を満たす。
　また、補正事項１６により補正された部分は、当初明細書の００１６〜００２３段落等に記載されているものと認められるから、補正事項１６は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものである。
　したがって、補正事項１６は、当初明細書等に記載された事項の範囲内においてなされたものであるから、特許法第１７条の２第３項に規定する要件を満たす。
　
（８）補正事項１７〜２７について
　補正事項１７〜２７は、補正事項１６による補正後の請求項１７と整合を取るために請求項１８〜２８に記載された用語を補正するものであるから、特許法第１７条の２第４項第４号に掲げる明瞭でない記載の釈明を目的とするものに該当する。
　したがって、補正事項１７〜２７は特許法第１７条の２第４項に規定する要件を満たす。
　また、補正事項１７〜２７が特許法第１７条の２第３項に規定する要件を満たすことは明らかである。
　
（９）新規事項の追加の有無、及び補正の目的の適否についてのまとめ
　以上検討したとおりであるから、本件補正は特許法第１７条の２第３項及び第４項に規定する要件を満たす。
　そして、本件補正は特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とする補正を含むものであるから、本件補正による補正後の特許請求の範囲に記載されている事項により特定される発明が特許出願の際独立して特許を受けることができるものであるか否か、すなわち、本件補正がいわゆる独立特許要件を満たすものであるか否かにつき、以下において更に検討する。
　
４．独立特許要件について
（１）補正後の発明
　本願の本件補正による補正後の請求項１〜２８に係る発明は、本件補正により補正された明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項１〜２８に記載されている事項により特定されるとおりのものであり、そのうちの請求項１１に係る発明（以下「補正発明」という。）は、請求項１１に記載されている事項により特定される、上記１．に補正後の請求項１１として記載したとおりのものであり、再掲すると次のとおりである。
　「【請求項１１】
　第１位置に原データを貯蔵する不揮発性メモリセルアレイと、
　前記第１位置の前記原データを一時的に複写して貯蔵するページバッファと、
　前記ページバッファに貯蔵された前記原データをメモリ装置の外部に読み出すことなく前記原データのビットエラーを検出し、検出された時には前記ビットエラーを訂正するエラー訂正回路とを備え、
　エラー訂正後に、訂正された前記原データを前記ページバッファを介して前記不揮発性メモリセルアレイの第２位置に転写することを特徴とするメモリ装置。」
　
（２）引用刊行物に記載された発明
（２−１）本願の優先権主張の日前に日本国内又は外国において頒布され、原査定の根拠となった平成２１年６月３日付けの最後の拒絶理由通知、及び平成２２年７月６日付けの補正の却下の決定において引用された刊行物である国際公開０１／２２２３２号（以下「引用例」という。）には、図１、２及び４〜７と共に次の記載がある（ここにおいて、下線は当合議体が付加したものである。）。
ａ．「技術分野
　
　
本発明は半導体メモリを記憶媒体とする記憶装置に関連し、特に記憶するデータの信頼性を向上するために誤り訂正符号を用いた記憶装置に関する
　
背景技術
　
　情報機器の発展に伴い、情報データの種類や容量の飛躍的増大により、記憶装置は著しい発展を遂げている。そして記憶容量の増大を促進するために記憶媒体に対して記憶密度を向上する技術開発がすすめられている。しかし、一時的に記憶する、すなわち書き換え可能な記憶媒体にデータを記録する場合には、相変化の磁気や、電荷の蓄積などを利用するため、必ずしも格納データの安全性が保証されるものではなく、記憶密度を向上するとその信頼性は低下して行くのが一般的である。
　
例えばフラッシュメモリを用いた記憶装置では、メモリ素子に蓄えられた電荷が少しずつ漏れ出すことなどにより、データが破壊されることがある。
　
ｂ．「発明を実施するための最良の形態
　
　
本発明の実施の形態について、以下に図を用いて説明する。図１は、本発明の半導体記憶装置、特に不揮発性半導体記憶装置の全体構成の概要図である。図１に示す本発明の記憶装置１０１は、本記憶装置にデータの読み書きを要求するホストのシステムバス１０２に接続される。記憶装置１０１の記憶媒体である書き換え可能な不揮発性メモリ（チップ、モジュール、ユニットなど様々な形態が考えられる）１０３に含まれ、通常使用するデータ格納領域１０４は、複数のブロック（データのアクセス単位）に分割されている。不揮発性メモリ１０３に含まれ、通常使用するデータ格納領域の管理情報が格納される通常管理領域１０５によって、データ格納領域１０４の分割されたブロック単位が管理される。不良のデータ格納領域を代替するために割り当てられている代替えデータ格納領域１０６は、複数のブロックに分割されている。代替えデータ格納領域の管理情報（通常データ格納領域との対応関係、代替えデータに対するエラー検出訂正コードなど）が格納される代替え管理領域１０７によって、代替えデータ格納領域１０６の分割されたブロック単位が管理される。即ち、本発明の記憶装置では、データのアクセス単位であるデータのブロック毎にデータ格納領域の制御が行われる。記憶装置１０１は、さらに、記憶装置１０１内部の制御を司るコントロールユニット１０８、不揮発性メモリに格納されるデータのエラー（誤り）検出訂正回路１０９、及びシステムバスから送られるデータやシステムバスへ送るデータを一時的に格納するバッファメモリ１１０を含む
　次に、記憶装置１０１の動作を説明する。ホストはシステムバスを通して記憶装置１０１に対してデータの格納や、格納データの読み出しを要求する。コントロールユニット１０８はホストからの要求時に同時に指示される論理アドレスから、不揮発性メモリの該当する物理アドレスを割り出し、要求のアクセスに従った処理を行う。」（同４ページ１０行〜５ページ１３行）
　
ｃ．「
本発明は格納データの読み出しの際に効果を発揮するため、読み出し動作について説明を行う。読み出しの要求の場合には、コントロールユニット１０８では不揮発性メモリの該当する物理アドレスを割り出したらその物理アドレスに該当する通常データ格納領域１０４の特定の領域のデータと通常管理領域１０５の特定の領域の管理情報を読み出す。読み出したデータ及び管理情報をエラー検出訂正回路１０９に入力してエラー検出を行うと共に、バッファメモリ１１０に格納する
　
ｄ．「
図３のフローチャートでリード処理の動作を示す。
　次に、エラー訂正回数の判定を行い、エラー訂正回数最大値（Ｅｒｒｏｒ  Ｃｏｒｒｅｃｔ  Ｍａｘ：ＥＣＭ）との大小比較を行う（ｓｔｅｐ３０７）。ＥＣＭとの比較で、これよりエラー訂正回数が小さかった場合にはデータ領域はまだ使用可能状態であり、訂正データを同じ場所に再書き込みしてデータ領域を引き続き使用する（リフレッシュ処理、ｓｔｅｐ３０８）。一方、エラー訂正回数がＥＣＭより大きくなってしまった場合には、もはやデータ領域は使用不可能であると判断して、代替え処理を行う（ｓｔｅｐ３０９）。つまり、代替えデータ格納領域１０６から未使用ブロックを選んで代替え領域として割り当てる。この際、通常データ格納領域１０４との対応を示す情報を作成して管理情報の該当箇所に書き込む必要がある。
ｓｔｅｐ３０８あるいはｓｔｅｐ３０９の処理が終了したら訂正したデータをホストに出力してリード処理を完了する（ｓｔｅｐ３１０）。
　
ｅ．「
図５及び図６はデータの書き直しの動作を示した図である。領域５０１は通常データ領域のあるブロックの格納データ部分であり、領域５０２はそのエラー検出訂正コード（Ｅｒｒｏｒ  ｄｅｔｅｃｔ  ａｎｄ  ｃｏｒｒｅｃｔ  ｃｏｄｅ：ＥＣＣ）である。領域５０３はその他の管理情報であり、詳細は図２に例を示している。領域５０４は格納データを読み出した際に一時的にデータを格納するバッファメモリである。格納データ５０１は読み出されるとエラー検出訂正回路１０９に入力されると同時に、バッファメモリ５０４に格納される（ｓｔｅｐ６０１）
　
このときＥＣＣ５０２もエラー検出訂正回路１０９に入力され、エラーの検出を行う。エラーが検出された場合には、図４に示すように、エラーの個数やエラー訂正回数に基づいて、データの書き直し処理（リフレッシュ処理）を実行すべきかどうかを判別する（ｓｔｅｐ６０２）。もしリフレッシュ処理をすべきでないと判断したら別の処理を行って終了する（ｓｔｅｐ６０３）。一方、リフレッシュ処理をすべきと判断したら、さらにエラー検出訂正回路１０９を動作させることによりエラー箇所とエラーパターンの特定が行われ、バッファメモリ上で誤りの訂正を行う（ｓｔｅｐ６０４）。そしてエラー訂正回数のインクリメントを行い（ｓｔｅｐ６０５）、格納データを同じ場所に書き戻す（ｓｔｅｐ６０６）
　
ｆ．「
図７は代替え処理について説明した図であり、訂正を行う動作については図５で説明した通りであるが、その後、訂正したデータは別のブロック７０１を選定してそこに格納する。このとき、ＥＣＣ５０２は格納データ５０１が変わっていないため同じデータとなるのでエラーが発生していなければそのまま書き込むがエラーが発生していたら訂正して書き込むことになる
　
（２−２）ここにおいて、摘記事項ｄ．の「ｓｔｅｐ３０８あるいはｓｔｅｐ３０９の処理が終了したら訂正したデータをホストに出力してリード処理を完了する（ｓｔｅｐ３１０）。」という記載から、図１に記載された「不揮発性半導体記憶装置」は、読み出しデータにエラーが検出されたときに訂正されたデータをホストに出力していることが明らかであるが、摘記事項ｅ．に「エラー検出訂正回路１０９を動作させることによりエラー箇所とエラーパターンの特定が行われ、バッファメモリ上で誤りの訂正を行う」と記載されているように、データの訂正は「バッファメモリ５０４」上で行われているのであるから、図１に記載された「不揮発性半導体記憶装置」は、読み出しデータにエラーが検出されたときには、訂正されたデータを「バッファメモリ５０４」からホストへ転送する構成となっているものと認められる。
　
（２−３）したがって、引用例には次の発明（以下「引用発明」という。）が記載されているものと認められる。
　「あるブロックの格納データ５０１が格納される書き換え可能な不揮発性メモリ１０３、前記不揮発性メモリ１０３に格納されるデータのエラー検出訂正回路１０９、及び前記格納データ５０１を読み出した際に一時的にデータを格納するバッファメモリ５０４を備えた不揮発性半導体記憶装置１０１であって、
　前記格納データ５０１は、読み出されると前記エラー検出訂正回路１０９に入力されると同時に、前記バッファメモリ５０４に格納され、このときＥＣＣ５０２も前記エラー検出訂正回路１０９に入力され、エラーの検出を行い、エラーが検出された場合には前記バッファメモリ５０４上で誤りの訂正を行い、
　その後、訂正されたデータを上記バッファメモリ５０４からホストへ転送する不揮発性半導体記憶装置１０１。」
　
（３）補正発明と引用発明との対比
（３−１）補正発明と引用発明とを対比する。
　引用発明の「あるブロック」、「格納データ５０１」、「書き換え可能な不揮発性メモリ１０３」は、各々補正発明の「第１位置」、「原データ」、「不揮発性メモリセルアレイ」に相当する。
　したがって、補正発明と引用発明とは、「第１位置に原データを貯蔵する不揮発性メモリセルアレイ」を備えている点で一致する。
　
（３−２）引用発明の「前記格納データ５０１を読み出した際に一時的にデータを格納するバッファメモリ５０４」と補正発明の「前記第１位置の前記原データを一時的に複写して貯蔵するページバッファ」とは、「前記第１位置の前記原データを一時的に複写して貯蔵するバッファ」である点で一致する。
　
（３−３）引用発明の「エラー」は、補正発明の「ビットエラー」に相当する。
　そして、引用発明の「エラー検出訂正回路１０９」は、「読み出されると前記エラー検出訂正回路１０９に入力され」、「エラーの検出を行い、エラーが検出された場合には前記バッファメモリ５０４上で誤りの訂正を行」うものであるから、引用発明の「エラー検出訂正回路１０９」と、補正発明の「前記ページバッファに貯蔵された前記原データをメモリ装置の外部に読み出すことなく前記原データのビットエラーを検出し、検出された時には前記ビットエラーを訂正するエラー訂正回路」とは、「前記原データのビットエラーを検出し、検出された時には前記ビットエラーを訂正するエラー訂正回路」である点で一致する。
　
（３−４）引用発明の「その後、訂正されたデータを上記バッファメモリ５０４からホストへ転送する」構成と、補正発明の「エラー訂正後に、訂正された前記原データを前記ページバッファを介して前記不揮発性メモリセルアレイの第２位置に転写する」構成とは、「エラー訂正後に、訂正された前記原データをバッファを介して所定箇所に転送する」構成である点で一致する。
　また、引用発明の「不揮発性半導体記憶装置１０１」が補正発明の「メモリ装置」に相当することは当業者にとって明らかである。
　
（３−５）したがって、補正発明と引用発明とは、
　「第１位置に原データを貯蔵する不揮発性メモリセルアレイと、
　前記第１位置の前記原データを一時的に複写して貯蔵するバッファと、
　前記原データのビットエラーを検出し、検出された時には前記ビットエラーを訂正するエラー訂正回路とを備え、
　エラー訂正後に、訂正された前記原データを前記バッファを介して所定箇所に転送することを特徴とするメモリ装置。」
　
　である点で一致し、次の点で相違する。
（相違点１）
　「バッファ」が、補正発明では「ページバッファ」であるのに対して、引用発明では「ブロックの格納データ５０１」を格納する「バッファメモリ５０４」である点。
　
（相違点２）
　「エラー訂正回路」が「原データのビットエラーを検出」するに際して、補正発明では、「バッファに貯蔵された前記原データ」の「ビットエラーを検出」しているのに対して、引用発明では、読み出された「前記格納データ５０１」に対して直接エラー検出を行っている点。
　
（相違点３）
　補正発明は、「バッファに貯蔵された前記原データをメモリ装置の外部に読み出すこと」がなく、「訂正された前記原データを」「前記不揮発性メモリセルアレイの第２位置に転写する」構成となっているのに対して、補正発明は、「訂正されたデータを上記バッファメモリ５０４から」「不揮発性半導体記憶装置１０１」の外部である「ホスト」に転送する、すなわち「ホスト」に読み出す構成となっている点。
　
（４）相違点についての当審の判断
（４−１）相違点１について
（４−１−１）引用発明は、「バッファメモリ５０４」が「ブロックの格納データ５０１」を格納するものであるが、引用例の摘記事項ｂ．の「通常使用するデータ格納領域１０４は、複数のブロック（データのアクセス単位）に分割されている。」という記載から明らかなように、引用発明の「ブロック」とは、「データのアクセス単位」であることが明らかである。
　一方、本願の明細書の００１７段落に「各ページは読み出し及び書き込みの基本単位になる。」と記載されているように、補正発明の「ページ」もデータのアクセス単位であることが明らかである。
　したがって、引用発明の「ブロック」は補正発明の「ページ」に相当し、引用発明の「ブロックの格納データ５０１」を格納する「バッファメモリ５０４」は、補正発明の「ページバッファ」に相当するものと認められるから、相違点１は実質的なものではない。
　
（４−１−２）また、仮に、「ブロックの格納データ５０１」を格納する「バッファメモリ５０４」が、補正発明の「ページバッファ」に相当するものとまではいえず、相違点１が実質的なものであったとしても、一般に不揮発性半導体メモリ装置において、バッファをページ単位で設けることは、例えば、本願の優先権主張の日前に日本国内又は外国において頒布された刊行物である下記周知例１にも記載されているように、当業者における慣用技術である。
　したがって、仮に相違点１が実質的なものであったとしても、当該相違点１は当業者が適宜なし得た範囲に含まれる程度のものである。
　
ａ．周知例１：特開平９−１８０４７７号公報
　上記周知例１には次の記載がある。
　「【０００１】
【発明の属する技術分野】
本発明は、電気的消去可能でプログラム可能な不揮発性半導体メモリ装置に関し、中でも特に、ＮＡＮＤ形フラッシュメモリに関する
【０００２】
【従来の技術】他のメモリ同様に不揮発性半導体メモリでも、高密度集積化と共に性能及び動作速度の向上が図られている。ＥＥＰＲＯＭに代表される不揮発性半導体メモリは、フローティングゲート形のＭＯＳトランジスタをメモリセルとして使用しており、この多数のメモリセルを行と列のマトリックス形態で配列し、そして、同じ行にあるメモリセルの制御ゲートをワードラインに、同じ列にあるメモリセルのドレインをビットラインに接続してメモリセルアレイが構成される。
【０００３】このような不揮発性半導体メモリにおいては、動作速度を向上するために、いずれか一本の選択ワードラインと接続した全メモリセルのデータを対応するビットラインを通じ一括して読出すページ読出が遂行される。
この際の多数のビットラインに一括読出されたデータは、ページバッファと呼ばれるビットラインごとのデータラッチを備えたデータ貯蔵手段に一時的に貯蔵される。
　
　したがって、上記周知例１には、不揮発性半導体メモリ装置であるＥＥＰＲＯＭにおいて、バッファをページ単位で設ける（ページバッファを設ける）ことが記載されているものと認められる。
　
（４−１−３）以上検討したとおり、相違点１は実質的なものではなく、また、仮に実質的なものであったとしても当業者が容易になし得た範囲に含まれる程度のものである。
　
（４−２）相違点２について
（４−２−１）一般に、メモリからデータを読み出してバッファに格納する際にエラー検出を行うに当たり、メモリから読み出されたデータに対して直接エラー検出を行うか、あるいは読み出されてバッファに格納されたデータに対してエラー検出を行うかは、回路構成や動作速度等を勘案して、当業者が適宜選択し得る設計的事項であり、読み出されてバッファに格納されたデータに対してエラー検出を行うことは、例えば、本願の優先権主張の日前に日本国内又は外国において頒布された下記周知例２及び３にも記載されているとおり、当業者において普通に行われていることである。
　
ａ．周知例２：国際公開第０２／１７３３０号
　上記周知例２には、図１と共に次の記載がある。
　「技術分野
　
本発明は、半導体不揮発性メモリのアーキテクチャの技術分野およびその処理方法に関し、フラッシュ電気的に消去可能でプログラム可能なリード・オンリー・メモリ（ＥＥＰＲＯＭ）に適用される
　
背景
　
　フラッシュＥＥＰＲＯＭ装置の一般的応用として、電子デバイス用大容量データ記憶装置のサブシステムとしての応用がある。このようなサブシステムは、複数のホストシステムの中へ挿入可能なリムーバブル・メモリカードとして、又は、ホストシステム内の非リムーバブルな組み込み型記憶装置としてのいずれかとして一般に実現される。上記双方の実現時に、サブシステムは、１以上のフラッシュ装置を含み、またサブシステム・コントローラを含む場合も多い。
（途中略）
　
消去ブロックの中に複数のセクタを含むこのようなシステムの作動時に、１つのセクタのデータ内容を消去した別のセクタにコピーすることが時折必要となる場合がある。このような必要性は、例えば、ホストがサブシステムへ書き込む新しいデータによりブロックのセクタの一部のデータを取り替える場合などに生じることがあるが、その場合、ブロック内に存在する、影響を受けないその他のセクタのデータへの、原セクタの新しいデータの物理的近接を維持する必要がある
　「
図２は、典型的な従来技術によるフラッシュＥＥＰＲＯＭ装置の内部アーキテクチャ４０００を示す。主な特徴として含まれるものに、外部コントローラとインタフェースするＩ／Ｏバス４１１と制御信号４１２、コマンド用、アドレス用および状態用レジスタを備えた内部メモリ処理を制御するメモリ制御回路４５０、各アレイがそれ自身の行復号器（ＸＤＥＣ）４０１と列復号器（ＹＤＥＣ）４０２とを備えた、フラッシュＥＥＰＲＯＭセルの１以上のアレイ４００と、１グループのセンス・アンプおよびプログラム制御回路構成（ＳＡ／ＰＲＯＧ）４５４と、データレジスタ４０４とがある
　「
１６個のデータ・ブロックのセクタ７からセクタ９に新しいデータの再書き込みを行うことを望む場合の例として、書き込みシーケンスは以下のようになる
１．セクタ書き込み処理用として未使用ブロック（消去ブロック１）を割り当てる。
２．
原ブロックのアドレスを選択し、原ブロックのページ０を読み出してデータレジスタの中へ入れる
３．
新しく割り当てたブロックのアドレスを選択し、新しく割り当てたブロック内でプログラム処理を開始する。データの有効性をチェックするためにデータレジスタからコントローラ回路へデータを同時に転送する
４．
メモリ状態レジスタとデータの有効性状態とをチェックする。誤りがあれば、誤り回復メカニズムを呼び出す
５．ページ１から６についてステップ２から４を反復する。
６．新しく割り当てたブロックのアドレスを選択し、コントローラからフラッシュＥＥＰＲＯＭへページ７用の新しいデータを転送し、新しく割り当てたブロック内でプログラム処理を開始する。
７．メモリ状態レジスタをチェックする。誤りがあれば、誤り回復メカニズムを呼び出す。
８．ページ８と９についてステップ６と７を反復する。
９．原ブロックのアドレスを選択し、原ブロックのページ１０を読み出してデータレジスタの中へ入れる。
１０．新しく割り当てたブロックのアドレスを選択し、新しく割り当てたブロックでページ１０のプログラム処理を開始する。データの有効性をチェックするためにデータレジスタからコントローラ回路へデータを同時に転送する。
１１．メモリ状態レジスタとデータの有効性状態とをチェックする。
１２．ページ１１から１５についてステップ９から１１を反復する。誤りがあれば、誤り回復メカニズムを呼び出す。」（同８ページ７行〜３０行の訳文）
　
　ここにおいて、「データレジスタ」が読み出しデータを一時的に貯蔵するバッファとして機能していることは明らかであるから、上記周知例２には、フラッシュ電気的に消去可能でプログラム可能なリード・オンリー・メモリ（ＥＥＰＲＯＭ）において、読み出されてバッファに格納されたデータに対してデータの有効性をチェックすること（エラー検出を行うこと）が記載されているものと認められる。
　
ｂ．周知例３：特開２０００−２６０１７９号公報
　上記周知例３には、図７と共に次の記載がある。
　「【０００２】
【従来の技術】
デジタルオーディオに用いられるＣＤをデジタルデータの読み出し専用メモリ（ＲＯＭ）として活用するＣＤ−ＲＯＭシステムを搭載したパーソナルコンピュータにおいて、スリープモードを有するものが実用化されている。
　「【０００７】
図７はＣＤ−ＲＯＭデコーダ６とバッファＲＡＭ７をより詳細に示したブロック図である。
【０００８】
入力インターフェイス１１は、デジタル信号処理された所定のフォーマットのＣＤ−ＲＯＭデータが入力され、ディスクランブル処理を施して、メモリ制御部１４の制御に従ってバッファＲＡＭ７に出力する。エラー検出訂正回路１２は、バッファＲＡＭ７に記憶された１ブロック分のＣＤ−ＲＯＭデータを読み出し、ＣＤ−ＲＯＭデータに含まれる誤りを検出し、検出した誤りを訂正する。
　
　したがって、上記周知例３には、ＣＤ−ＲＯＭシステムにおいて、読み出されてバッファＲＡＭ７に格納されたデータに対して誤りを検出すること（エラー検出を行うこと）が記載されているものと認められる。
　
（４−２−２）したがって、引用発明において、読み出された「前記格納データ５０１」に対して直接エラー検出を行う構成に換えて、読み出されて「バッファメモリ５０４に」格納されたデータに対してエラー検出を行う構成とすること、すなわち、補正発明のように、「バッファに貯蔵された前記原データ」の「ビットエラーを検出」する構成とすることは、当業者が適宜なし得たことである。
　したがって、相違点２も当業者が適宜なし得た範囲に含まれる程度のものである。
　
（４−３）相違点３について
（４−３−１）引用発明は、補正発明の「不揮発性メモリセルアレイ」に相当する「書き換え可能な不揮発性メモリ１０３」から読み出したデータを、「不揮発性半導体記憶装置１０１」の外部である「ホスト」に転送する構成となっている。
　ところで、引用例の上記（２）（２−１）摘記事項ａ．の「例えばフラッシュメモリを用いた記憶装置では、メモリ素子に蓄えられた電荷が少しずつ漏れ出すことなどにより、データが破壊されることがある。・・・」という記載から、引用例においては、引用発明の「不揮発性半導体記憶装置１０１」をフラッシュメモリを用いて実現すること（「不揮発性メモリ１０３」をフラッシュメモリとすること）が想定されていることが明らかであるが、一般に、フラッシュメモリにおいて、高速な動作を実現するために、読み出したデータを、ホストなどの外部に出力するのではなく、内部の異なる位置にコピーするという動作を行うことは、例えば、本願の優先権主張の日前に日本国内又は外国において頒布された刊行物である上記周知例１及び２の下記部分にも記載されているとおり、当業者において従来から行われてきている周知技術である。
　
ａ．周知例１：特開平９−１８０４７７号公報（再掲）
　上記周知例１には、図１及び３と共に次の記載がある。
　「【０００１】
【発明の属する技術分野】
本発明は、電気的消去可能でプログラム可能な不揮発性半導体メモリ装置に関し、中でも特に、ＮＡＮＤ形フラッシュメモリに関する
　「【０００４】
ページ読出及びページプログラム（書込）は、メモリセルアレイ内の任意の行データを他の行へ複写する場合に応用される。この複写動作は、読出とプログラムの複合的遂行によって行われる。
　「【００１０】この複写技術では外部記憶回路４００を必要としており、ページ単位で読出した複写データを一旦外へ出力した後に再入力する方法であるため、複写時間が長くなるという不具合がある。・・・
そこで図３に示すような、外部記憶回路４００を使用せずにメモリセルアレイ１００及びページバッファ３００のみでページ複写動作を遂行する技術が提案されている
【００１１】
図３に示す技術の特徴は、複写行１０１のデータをページバッファ３００に一括貯蔵した後、該ページバッファ３００から直接的に複写先行１０２へプログラムを行う点にある。従って、外部記憶回路を必要とせず、図１の技術に比べて複写時間が短縮される
　
　したがって、上記周知例１には、フラッシュメモリにおいて、読み出したメモリセルアレイ内の複写行１０１のデータを、外部に読み出すことなく他の複写先行１０２にコピーすることが記載されているものと認められる。
　
ｂ．周知例２：国際公開第０２／１７３３０号（再掲）
　上記周知例２には、図１と共に次の記載がある。
　「
本発明は、半導体不揮発性メモリのアーキテクチャの技術分野およびその処理方法に関し、フラッシュ電気的に消去可能でプログラム可能なリード・オンリー・メモリ（ＥＥＰＲＯＭ）に適用される
　「背景
　フラッシュＥＥＰＲＯＭ装置の一般的応用として、電子デバイス用大容量データ記憶装置のサブシステムとしての応用がある。このようなサブシステムは、複数のホストシステムの中へ挿入可能なリムーバブル・メモリカードとして、又は、ホストシステム内の非リムーバブルな組み込み型記憶装置としてのいずれかとして一般に実現される。上記双方の実現時に、サブシステムは、１以上のフラッシュ装置を含み、またサブシステム・コントローラを含む場合も多い。
（途中略）
　
消去ブロックの中に複数のセクタを含むこのようなシステムの作動時に、１つのセクタのデータ内容を消去した別のセクタにコピーすることが時折必要となる場合がある。このような必要性は、例えば、ホストがサブシステムへ書き込む新しいデータによりブロックのセクタの一部のデータを取り替える場合などに生じることがあるが、その場合、ブロック内に存在する、影響を受けないその他のセクタのデータへの、原セクタの新しいデータの物理的近接を維持する必要がある
　「
図２は、典型的な従来技術によるフラッシュＥＥＰＲＯＭ装置の内部アーキテクチャ４０００を示す。主な特徴として含まれるものに、外部コントローラとインタフェースするＩ／Ｏバス４１１と制御信号４１２、コマンド用、アドレス用および状態用レジスタを備えた内部メモリ処理を制御するメモリ制御回路４５０、各アレイがそれ自身の行復号器（ＸＤＥＣ）４０１と列復号器（ＹＤＥＣ）４０２とを備えた、フラッシュＥＥＰＲＯＭセルの１以上のアレイ４００と、１グループのセンス・アンプおよびプログラム制御回路構成（ＳＡ／ＰＲＯＧ）４５４と、データレジスタ４０４とがある
　「
１６個のデータ・ブロックのセクタ７からセクタ９に新しいデータの再書き込みを行うことを望む場合の例として、書き込みシーケンスは以下のようになる
１．セクタ書き込み処理用として未使用ブロック（消去ブロック１）を割り当てる。
２．
原ブロックのアドレスを選択し、原ブロックのページ０を読み出してデータレジスタの中へ入れる
３．
新しく割り当てたブロックのアドレスを選択し、新しく割り当てたブロック内でプログラム処理を開始する。データの有効性をチェックするためにデータレジスタからコントローラ回路へデータを同時に転送する
４．
メモリ状態レジスタとデータの有効性状態とをチェックする。誤りがあれば、誤り回復メカニズムを呼び出す
５．ページ１から６についてステップ２から４を反復する。
６．
新しく割り当てたブロックのアドレスを選択し、コントローラからフラッシュＥＥＰＲＯＭへページ７用の新しいデータを転送し、新しく割り当てたブロック内でプログラム処理を開始する
７．
メモリ状態レジスタをチェックする。誤りがあれば、誤り回復メカニズムを呼び出す
８．
ページ８と９についてステップ６と７を反復する
９．
原ブロックのアドレスを選択し、原ブロックのページ１０を読み出してデータレジスタの中へ入れる
１０．
新しく割り当てたブロックのアドレスを選択し、新しく割り当てたブロックでページ１０のプログラム処理を開始する。データの有効性をチェックするためにデータレジスタからコントローラ回路へデータを同時に転送する
１１．
メモリ状態レジスタとデータの有効性状態とをチェックする
１２．
ページ１１から１５についてステップ９から１１を反復する。誤りがあれば、誤り回復メカニズムを呼び出す。
　
　ここにおいて、「データレジスタ」は、フラッシュ電気的に消去可能でプログラム可能なリード・オンリー・メモリ（ＥＥＰＲＯＭ）の内部に設けられているものであるから、上記周知例２には、フラッシュ電気的に消去可能でプログラム可能なリード・オンリー・メモリ（ＥＥＰＲＯＭ）において、読み出した原ブロックのセクタのデータを、外部に出力することなく新しく割り当てたブロックにコピーすることが記載されているものと認められる。
　
（４−３−２）そして、動作を高速にすることは、不揮発性半導体記憶装置に限らずメモリ全般において当業者が常に念頭に置いている課題であることに加え、読み出したデータを内部にコピーする場合においても、ホストに出力する場合と同様に、エラー訂正が重要であることは、例えば、引用例の上記（２）（２−１）摘記事項ｆ．に、エラー訂正済みのデータを「バッファメモリ５０４」から内部の別のブロックにコピーすることが記載されていることからも分かるように、当業者が直ちに察知し得たことである。
　したがって、引用発明に接した当業者であれば、引用発明の「不揮発性半導体記憶装置１０１」をフラッシュメモリを用いて実現するに際し、上記周知技術を適用し、「訂正されたデータを上記バッファメモリ５０４からホストへ転送する」構成に換え、「訂正されたデータを上記バッファメモリ５０４から」、「不揮発性メモリ１０３」の別のブロックに転送する構成とすること、すなわち、補正発明のように、「バッファに貯蔵された前記原データをメモリ装置の外部に読み出すこと」がなく、「訂正された前記原データを」「前記不揮発性メモリセルアレイの第２位置に転写する」構成とすることは、当業者が容易になし得たことである。
　よって、相違点３は当業者が容易になし得た範囲に含まれる程度のものである。
　
（４−４）相違点についての判断のまとめ
　補正発明と引用発明との相違点については以上のとおりであるから、補正発明は、周知・慣用技術を勘案することにより、引用発明に基づいて当業者が容易に発明をすることができたものである。
　
（５）独立特許要件についてのまとめ
　以上検討したとおり、補正発明は、引用発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができない。
　したがって、本件補正は、補正後の特許請求の範囲の請求項１１に記載されている事項により特定される発明が特許出願の際独立して特許を受けることができないものであるから、特許法第１７条の２第５項において準用する同法第１２６条第５項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項をいう。以下同じ。）の規定に適合しない。
　
５．補正の却下の決定のむすび
　本件補正は、特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合しないものであるから、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
第３．本願発明について
　平成２２年１１月１５日に提出された手続補正書による補正は上記のとおり却下され、平成２１年９月９日に提出された手続補正書による補正も原審において却下されているので、本願の請求項１〜２８に係る発明は、平成２０年６月３０日に提出された手続補正書により補正された明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項１〜２８に記載されている事項により特定されるとおりのものであり、そのうちの請求項１１に係る発明（以下「本願発明」という。）は、請求項１１に記載されている事項により特定される、上記第２．１．に補正前の請求項１１として記載したとおりのものである。
　一方、本願の優先権主張の日前に日本国内又は外国において頒布され、原査定の根拠となった拒絶の理由において引用された刊行物である国際公開０１／２２２３２号（引用例）には、上記第２．４．（２）に記載したとおりの事項及び発明（引用発明）が記載されているものと認められる。
　そして、本願発明に対して技術的限定を加えた発明である補正発明は、上記第２．４．において検討したとおり、引用発明に基づいて当業者が容易に発明をすることができたものであるから、本願発明も当然に、引用発明に基づいて当業者が容易に発明をすることができたものである。
　したがって、本願発明は、特許法第２９条第２項の規定により特許を受けることができない。
　
第４．むすび
　以上のとおりであるから、他の請求項について検討するまでもなく、本願は拒絶をすべきものである。
　よって、結論のとおり審決する。