【事件の表示】
　特願２００５−２０４２４７「半導体実装基板及びその製造方法」拒絶査定不服審判事件〔平成１９年　２月　１日出願公開、特開２００７−　２７２５５〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は、平成１７年７月１３日の出願であって、平成２２年１１月１９日付けで拒絶査定がなされ、これに対し、平成２３年１月２１日に拒絶査定不服審判の請求と同時に特許請求の範囲及び明細書を対象とする手続補正（前置補正）がなされたものである。 
　上記補正は、補正前の特許請求の範囲の請求項１ないし３を削除するとともに、同請求項４における「前記多層配線層には、・・・を有する」との誤記を「前記多層配線層は、・・・を有する」と訂正するものであって、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項第１号の請求項の削除及び同第３号の誤記の訂正を目的とするものに該当し、適法なものである。
　
第２　原査定
　原査定における拒絶理由の概要は、以下のとおりである。
「この出願の請求項に係る発明は、その出願前日本国内又は外国において頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
１．国際公開第２００４／１０５４５４号公報
２．特開２００３−１４２６２８号公報」
　
　上記刊行物のうち国際公開第２００４／１０５４５４号公報を以下「引用例１」といい、特開２００３−１４２６２８号公報を以下「引用例２」という。
　
第３　当審の判断
１　本願発明
　本願の特許請求の範囲の請求項１に係る発明は、平成２３年１月２１日付けで補正された特許請求の範囲の請求項１に記載された事項により特定される次のとおりのものである（以下「本願発明」という。）。
　
「ガラスエポキシ基板又はメタルコア基板からなる支持基板に電極及びスルーホールを形成する工程と、
　前記支持基板の一方の面側に凹部を形成する工程と、
　前記凹部内に電子部品を配置する工程と、
　前記支持基板の前記一方の面側に多層配線層を接合する工程とを有し、
　前記多層配線層は、半導体装置に接合される第１の電極と、前記電子部品の電極及び前記支持基板の電極に接合される第２の電極と、前記第１の電極と前記第２の電極との間を電気的に接続する配線及びビアコンタクトとを有することを特徴とする半導体実装基板の製造方法。」
　
２　刊行物記載事項
（１）本願の出願日前に頒布され、原査定の拒絶の理由に引用された刊行物である引用例１には、配線基板の製造方法に関し、図面とともに次の事項が記載されている。
　
（１ａ）「図１２は、両面に配線パターンが形成されるコア基板２２の製造工程を示す。図１２Ａは、銅張り積層板からなる基板１０を示す。この基板１０は、ガラスクロス入りのエポキシ樹脂からなる基材１０ａの両面に銅箔１１を被着したものである。図１２Ｂは、基板１０にドリル加工を施し、貫通孔１２を形成した状態を示す。図１２Ｃは、基板１０の表裏面に形成される配線パターンの電気的導通をとるために、スルーホールめっき（銅めっき）を施した状態を示す。１４がスルーホールめっきによって形成された銅めっき層である。
　図１２Ｄは、貫通孔１２を孔埋め用の樹脂１６によって充填した状態を示す。図１２Ｅは、次に、蓋めっきとして銅めっきを基板１０の表面に施した状態を示す。この蓋めっきにより、樹脂１６の端面を含む基板１０の両面の全面が銅めっき層１８によって被覆される。図１２Ｆは、基板１０の両面に被着している銅めっき層１８、１４および銅箔１１をエッチングして基板１０の両面に配線パターン２０を形成し、コア基板２２を形成した状態を示す。」（明細書１頁９〜２１行）
　
（１ｂ）「本発明は、絶縁層を介して配線パターンが積層して形成されるビルドアップ層と、コア基板とを各々別個に作成し、これらビルドアップ層とコア基板とを組み合わせて配線基板を作成する配線基板の製造方法であって、平板状に形成された支持体上に、支持体から分離可能にビルドアップ層を形成し、前記コア基板を、前記ビルドアップ層に形成された配線パターンと電気的に接続して、前記支持体上に形成されたビルドアップ層を接合した後、前記ビルドアップ層を前記支持体から分離することによりコア基板にビルドアップ層が接合された基板を形成して、配線基板とすることを特徴とする。」（同３頁２〜９行）
　
（１ｃ）「図１Ｄは、次に、配線パターン４３が形成されている支持体１００の両面にビルドアップ法によって配線パターン４４を形成した状態を示す。４６が絶縁層、４８がビアである。本実施形態では、図のようにビア４８をフィルドビアとし、鉛直方向に柱状にビア４８が連なるように形成している。」（同５頁２０〜２３行）
　
（１ｄ）「図２は、支持体１００の両面にビルドアップ層６０が形成された積層体１２０の両面に、図１２に示した方法によって形成したコア基板２２を接合する工程を示す。前述したように、コア基板２２は基板１０にドリル加工等によって貫通孔を形成し、スルーホールめっきを施し、基板１０の両面に配線パターン２０を形成したものである。
　５０は積層体１２０の両面にコア基板２２を接合するために使用するプリプレグである。プリプレグ５０にはビルドアップ層６０とコア基板２２とを電気的に接続するための導電性ペースト５２を収容する収容孔が形成され、この収容孔に導電性ペースト５２が充填されている。なお、プリプレグ５０にかえて熱可塑性樹脂等からなる接着性を有する接着用フィルムを使用することができ、導電性ペースト５２にかえてはんだ等の導電材を使用することも可能である。
　積層体１２０の両面にプリプレグ５０とコア基板２２とを位置合わせし（図２Ａ）、プリプレグ５０を介して積層体１２０とコア基板２２とを接合する（図２Ｂ）。この接合操作により、導電性ペースト５２を介して積層体１２０の配線パターン４４とコア基板２２の配線パターン２０とが電気的に接続された状態になる。」（同５頁２４行〜６頁９行）
　
（１ｅ）「図４は、コア基板２２に接合されたビルドアップ層６０の外面に接続電極を形成して配線基板を形成する工程を示す。図４Ａは、ビルドアップ層６０の外表面に感光性のソルダーレジスト５４を塗布し、露光および現像して接続電極を形成するためのランド部５６およびコア基板２２の下面の配線パターン２０を露出させた状態を示す。図４Ｂは、ランド部５６およびコア基板２２の下面の配線パターン２０の表面に無電解ニッケルめっきおよび無電解金めっきによる保護めっき５８を形成した状態、図４Ｃは、ランド部５６にはんだを印刷し、はんだリフローにより接続電極としてのはんだバンプ５９を形成した状態を示す。」（同６頁２５行〜７頁３行）
　
（１ｆ）「図５は、上述した方法によって形成した配線基板７０に半導体チップ７２を搭載した半導体装置の例を示す。この半導体装置は、半導体チップ７２の搭載位置に合わせて素子搭載孔１０ｂを設けたコア基板２２を使用し、半導体チップ７２を搭載した直下に回路部品７４を搭載可能としたものである。コア基板２２にこのような素子搭載孔１０ｂを形成しておけば、キャパシター等の回路部品７４はビルドアップ層６０のみを介して半導体チップ７２と電気的に接続されることになり、この素子搭載孔１０ｂが形成された部分では配線基板は実質的に薄く形成されたこととなり、半導体チップ７２と回路部品７４とを接続する配線長を短くすることができ、高周波特性の優れた半導体装置として提供することが可能になる。」（同７頁２１行〜８頁１行）
　
　記載事項１ａ〜１ｆ及び図面の記載を総合すると、引用例には次の発明が記載されているといえる（以下「引用発明」という。）。
　
「ガラスクロス入りのエポキシ樹脂からなる基材１０ａの両面に銅箔１１を被着した基板１０により構成されるコア基板２２にドリル加工を施して貫通孔１２を形成し、貫通孔１２にスルーホールめっきを施し、さらに配線パターン２０を形成する工程と、支持体１００の両面にビルドアップ法によって、配線パターン４４およびビア４８をその内部に有するビルドアップ層６０を形成して積層体１２０を構成し、積層体１２０のビルドアップ層６０の配線パターン４４とコア基板２２の配線パターン２０とを電気的に接続するための導電性ペースト５２を充填した収容孔を有するプリプレグ５０を介して、積層体１２０の両面にコア基板２２を接合する工程と、ビルドアップ層を支持体１００から分離することによりコア基板にビルドアップ層が接合された基板を形成する工程と、コア基板２２に接合されたビルドアップ層６０の外面に接続電極としてのはんだバンプ５９を形成する工程と、コア基板２２に素子搭載孔１０ｂを形成してその内部に回路部品７４を搭載し、回路部品７４をビルドアップ層６０を介して半導体チップ７２と電気的に接続する工程とを有する配線基板の製造方法。」
　
（２）同じく本願の出願日前に頒布され、原査定の拒絶の理由に引用された刊行物である引用例２には、配線基板に関し、図面とともに次の事項が記載されている。
　
（２ａ）「【００２２】（実施形態２）次いで、第２の実施の形態について、図２を参照しつつ説明する。なお、上記実施形態１と同様な部分の説明は、省略または簡略化する。本実施形態２の配線基板２０１の断面図を図２に示す。この配線基板２０１は、３０ｍｍ×３０ｍｍ×０．９ｍｍの略板形状であり、ＩＣチップＩＣ２を搭載する搭載領域２０５を有する基板表面２０２と、マザーボードに接続される基板裏面２０３とを有する。搭載領域２０５は、１０ｍｍ×１０ｍｍの矩形状領域である。この搭載領域２０５には、フリップチップ型のＩＣチップＩＣ２の端子と接続されるハンダバンプ（ＩＣ接続端子）２０７が多数形成されている。一方、基板裏面２０３には、マザーボードの端子と接続される接続パッド（裏面接続端子）２０９が多数形成されている。
【００２３】配線基板２０１の内部を見ると、この配線基板２０１は、上記実施形態１と同様のセラミックからなり、厚さ８００μｍの多層のセラミックコア基板２１１を備える。そして、セラミックコア基板２１１のコア表面２１２上には、２層の表面側樹脂絶縁層２４１，２４２が積層されている。一方、コア裏面２１３上には、樹脂絶縁層が形成されていない。従って、コア裏面２１３は、基板裏面２０３でもある。
【００２４】このうちセラミックコア基板２１１には、ＩＣチップＩＣ２の搭載領域２０５の直下に、コア表面２１２に開口する１０ｍｍ×１０ｍｍ×０．６ｍｍの大きな凹部２１５が形成されている。そして、この凹部２１５には、複数のチップコンデンサ（電子部品）２２１が収容されている。」
　
（２ｂ）「【００２９】次に、セラミックコア基板２１１の凹部２１５内に、チップコンデンサ２２１を収容し、チップコンデンサの裏面側の端子２２５と、凹部２１５の底面のコンデンサ用パッド２１７とをハンダ固着する。その後、凹部２１５とチップコンデンサ２２１の隙間に樹脂ペーストを充填して、硬化させる。次に、コア表面２１２上に、公知の手法により、表面側樹脂絶縁層２４１を形成する。その後、この表面側絶縁層２４１に、公知の手法により、ビア導体２４５及び配線層２４３を形成する。次に、この表面側樹脂絶縁層２４１上に、さらに、開口２４７を有する表面側樹脂絶縁層２４２を形成する。その後、表面側樹脂絶縁層２４２の各開口２４７内にハンダペーストを印刷し、ハンダバンプ２０７を形成すれば、上記の配線基板２０１が完成する。」
　
３　対比・判断
　本願発明と引用発明とを対比する。 
　引用発明の「コア基板２２」は、本願発明の「支持基板」に相当する。以下同様に、「回路部品７４」は「電子部品」に、「ビルドアップ層６０」は「多層配線層」に、「はんだバンプ５９」は「第１の電極」に、「配線パターン４４」および「ビア４８」は「配線」及び「ビアコンタクト」にそれぞれ相当する。
　引用発明の「配線基板」は半導体チップ７２を実装するためのものであるから、引用発明の「配線基板」は本願発明の「半導体実装基板」に相当する。
　引用発明の「コア基板２２」は、「ガラスクロス入りのエポキシ樹脂からなる基材１０ａの両面に銅箔１１を被着した基板１０により構成される」基板であるから、ガラスエポキシ基板であるということができる。したがって、引用発明は、本願発明の「ガラスエポキシ基板又はメタルコア基板からなる支持基板」との要件を備える。
　引用発明の「コア基板２２」は、「貫通孔１２を形成し、貫通孔１２にスルーホールめっきを施し」たものであるから、スルーホールを備えたものであるといえる。また、「配線パターン２０」を備えることから、当該配線パターンからコア基板の外部へ電気的に接続するための電極をも備えていることは明らかである。したがって、引用発明は、本願発明における「（支持基板の）電極」及び「スルーホール」との要件を備えているといえる。
　引用発明の「ビルドアップ層６０」は、コア基板２２に接合されて電気的に接続されるものであって、コア基板２２の配線パターン２０へと電気的に接続するための電極として「導電性ペースト５２」を備えている。また、回路部品７４とも電気的に接続されることから、回路部品側の電極と接続するための電極も同様に備えているものと考えられる。したがって、引用発明は、本願発明における「電子部品の電極及び前記支持基板の電極に接合される第２の電極」との要件を備えているといえる。そして、「ビルドアップ層６０」の内部の「配線パターン４４」及び「ビア４８」によって、これら導電性ペースト及び電極とはんだバンプ５９との間が電気的に接続されていることは明らかであるから、引用発明は、本願発明における「第１の電極と前記第２の電極との間を電気的に接続する配線及びビアコンタクト」との要件を備える。
　引用発明の「コア基板２２」に形成した「素子搭載孔１０ｂ」と、本願発明の「支持基板の一方の面側に」形成した「凹部」とは、電子部品を搭載するための空間を支持基板に形成する構成である点で共通する。
　
　したがって、本願発明と引用発明は、
「ガラスエポキシ基板又はメタルコア基板からなる支持基板に電極及びスルーホールを形成する工程と、
　前記支持基板に電子部品を搭載するための空間を形成する工程と、
　前記空間内に電子部品を配置する工程と、
　前記支持基板の前記一方の面側に多層配線層を接合する工程とを有し、
　前記多層配線層は、半導体装置に接合される第１の電極と、前記電子部品の電極及び前記支持基板の電極に接合される第２の電極と、前記第１の電極と前記第２の電極との間を電気的に接続する配線及びビアコンタクトとを有することを特徴とする半導体実装基板の製造方法。」
である点で一致し、以下の点で相違する。
　
［相違点］
　電子部品を搭載するための空間を支持基板に形成する構成が、本願発明では「支持基板の一方の面側に」形成した「凹部」であるのに対して、引用発明では「コア基板２２」に形成した「素子搭載孔１０ｂ」である点。
　
　上記相違点について検討する。
　引用例２には、半導体実装基板の製造方法において、セラミックコア基板２１１（本願発明の「支持基板」に相当）のコア表面２１２（本願発明の「一方の面側」に相当）に電子部品２２１を搭載するための凹部２１５を設け、該凹部に電子部品を搭載し、その後、該コア表面２１２に２層の表面側樹脂絶縁層２４１、２４２（本願発明の「多層配線層」に相当）を順に形成していくことが記載されている（記載事項２ａ及び２ｂ参照）。引用発明と引用例２に記載された発明とはともに、半導体装置という共通の技術分野に属するものであるから、引用発明において、支持基板における電子部品を搭載するための空間として、素子搭載孔に代えてその一方の面側に形成した凹部を採用し、上記相違点に係る構成とすることは、当業者であれば容易になし得たことといえる。
　
　そして、本願発明の効果も、引用発明及び引用例２の記載事項が有する効果の総和を超えるものではなく、当業者が予測し得た範囲内のものである。
　
　したがって、本願発明は、引用発明及び引用例２の記載事項に基づいて、当業者が容易に発明をすることができたものである。  
　
４　むすび
　以上のとおり、本願発明は、引用発明および引用例２の記載事項に基づいて当業者が容易に発明をすることができたものであって、特許法第２９条第２項の規定により特許を受けることができない。
　そうすると、このような特許を受けることができない発明を包含する本願は、他の請求項に係る発明について検討するまでもなく、拒絶されるべきものである。
　したがって、原査定は妥当であり、結論のとおり審決する。