(57)【要約】【課題】少なくとも多並列接続されたスイッチング素子に電流が均一に流れるパワー半導体モジュール及びインバータ回路を提供する。【解決手段】パワー半導体モジュール１１は、対向して配置された第１の導体板１２及び第２の導体板と、並列接続された複数のスイッチング素子４１を有し、該複数のスイッチング素子４１の一端側が第１の導体板１２に接続され、複数のスイッチング素子４１の他端側が第２の導体板に接続されたスイッチング素子部と、を備える。複数のスイッチング素子４１は、少なくとも第１の導体板１２又は第２の導体板において、第１の導体板１２及び第２の導体板の辺の近くに且つ点対称に配置される。【選択図】図５
2017017812.tif 000002
【特許請求の範囲】
【請求項１】
第１の導体板と、
前記第１の導体板と対向するように配置された第２の導体板と、
並列接続された複数のスイッチング素子を有し、該複数のスイッチング素子の一端側が前記第１の導体板に接続され、前記複数のスイッチング素子の他端側が前記第２の導体板に接続されたスイッチング素子部と、を備え
前記スイッチング素子部の前記複数のスイッチング素子は、少なくとも前記第１の導体板又は前記第２の導体板において、前記第１の導体板及び前記第２の導体板の辺の近くに且つ点対称に配置される
パワー半導体モジュール。
【請求項２】
前記複数のスイッチング素子は、少なくとも前記第１の導体板又は前記第２の導体板の上に、環状に配置される
請求項１に記載のパワー半導体モジュール。
【請求項３】
前記複数のスイッチング素子は、少なくとも四角形の前記第１の導体板又は前記第２の導体板の上に、四辺の近傍に配置される
請求項２に記載のパワー半導体モジュール。
【請求項４】
前記複数のスイッチング素子は、少なくとも前記第１の導体板又は前記第２の導体板の上に、円周状に配置される
請求項２に記載のパワー半導体モジュール。
【請求項５】
前記複数のスイッチング素子は、少なくとも前記第１の導体板又は前記第２の導体板の上に、所定の間隔の対向する２本の直線状に配置される
請求項１に記載のパワー半導体モジュール。
【請求項６】
前記複数のスイッチング素子は４個以上である
請求項１に記載のパワー半導体モジュール。
【請求項７】
前記複数のスイッチング素子は同期整流方式で駆動する
請求項１に記載のパワー半導体モジュール。
【請求項８】
前記スイッチング素子と並列に接続された１又は複数のリカバリ素子を、更に有し、
前記リカバリ素子は、前記第１の導体板又は前記第２の導体板の上に配置された前記複数のスイッチング素子の内側において点対称に配置される
請求項１に記載のパワー半導体モジュール。
【請求項９】
前記複数のリカバリ素子は、前記複数のスイッチング素子の内側において環状に配置される
請求項８に記載のパワー半導体モジュール。
【請求項１０】
前記複数のリカバリ素子は、前記複数のスイッチング素子の内側において所定の間隔が空けられた対向する２本の直線状に配置される
請求項８に記載のパワー半導体モジュール。
【請求項１１】
高圧側でスイッチング動作を行う高圧側アーム部と、低圧側でスイッチング動作を行う低圧側アーム部と、高圧電圧が印加されるＰ端子と、低圧電圧が印加されるＮ端子と、負荷が接続されるＡＣ端子とから構成され、
前記高圧側アーム部は、前記Ｐ端子と接続する第１の導体板と、
前記第１の導体板と対向するように配置された、前記ＡＣ端子と接続する第２の導体板と、
並列接続された複数のスイッチング素子を有し、該複数のスイッチング素子の一端側が前記第１の導体板に接続され、前記複数のスイッチング素子の他端側が前記第２の導体板に接続された第１のスイッチング素子部と、を備え、
前記低圧側アーム部は、前記ＡＣ端子と接続する第３の導体板と、
前記第３の導体板と対向するように配置された第４の導体板と、
並列接続された複数のスイッチング素子を有し、該複数のスイッチング素子の一端側が前記第３の導体板に接続され、前記複数のスイッチング素子の他端側が前記第４の導体板に接続された第２のスイッチング素子部と、を備え、
前記第１のスイッチング素子部の前記複数のスイッチング素子は、少なくとも前記第１の導体板又は前記第２の導体板において、前記第１の導体板及び前記第２の導体板の辺の近くに且つ点対称に配置され、さらに、前記第２のスイッチング素子部の前記複数のスイッチング素子は、少なくとも前記第３の導体板又は前記第４の導体板において、前記第３の導体板及び前記第４の導体板の辺の近くに且つ点対称に配置される
インバータ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力変換用のパワー半導体モジュール及び該パワー半導体モジュールを用いたインバータ回路に関する。
【背景技術】
【０００２】
風力発電設備、太陽光発電設備および車載用モータ等の動力回路の駆動回路として、直流電源から交流を発生させる電力変換装置（インバータ回路）が用いられる。電力変換装置は、発電規模の増大や動力装置の高出力化によって大電流に対応したものが求められており、装置の規模が増大している。一方で、それら電力変換装置を発電装置近傍や動力駆動装置の近傍に設置することで電力変換効率を高効率化させることが可能なことから、これらの小型化、軽量化の要求も高まっている。
【０００３】
インバータ回路で使用されているスイッチング素子およびリカバリ素子の損失は、大電流化により増加する。スイッチング素子としては、Ｓｉ−ＩＧＢＴ、Ｓｉ−ＭＯＳＦＥＴ、ＳｉＣ−ＭＯＳＦＥＴ、ＧａＮ−ＦＥＴ等が用いられる。また、リカバリ素子としては、Ｓｉダイオード、ＳｉＣダイオード、ＧａＮダイオード等が用いられる。この損失の増加に伴い発熱が増加することで放熱設備が大規模になり、インバータ回路全体の小型・軽量化が困難となる。そこで、インバータ回路で使用されるスイッチング素子およびリカバリ素子等のパワー半導体素子の低損失化が重要となっている。
【０００４】
小型、軽量及び低損失となるインバータ回路を提供するためには、パワー半導体素子が用いられるスイッチング素子の低損失化により最大の損失低減効果が得られる。しかし、リカバリ素子の低損失化の問題もスイッチング素子の低損失化に次ぐウエイトを占める。そのため、これらを改善することがインバータ回路の低損失化における重要課題となる。
【０００５】
リカバリ素子の低損失化は、ショットキー構造を持ち、高耐圧化が可能なワイドバンドギャップ半導体で構成されたＳｉＣダイオード、ＧａＮダイオード等を使用することでリカバリ損失を少なくすることで実現可能である。更に現在多く使用されているＳｉ−ＩＧＢＴに代えてＳｉＣ−ＭＯＳＦＥＴ、ＧａＮ−ＦＥＴ等のワイドバンドギャップ半導体で構成された低導通損で高速動作可能なスイッチング素子を用いることで、低スイッチング損失を保ちつつスイッチング速度（ターンオン速度）の高速化（高周波化）が可能になる。また、スイッチング素子以外の各周辺回路も高速化（高周波化）により小型化される。
【０００６】
しかしながら、ＳｉＣダイオードで用いられているショットキー構造においても接合容量は多少なりとも存在する。スイッチング素子のターンオン時にはリカバリ素子であるダイオードの両端に電源電圧が印加され、そのダイオードの接合容量と主回路のインダクタンスによる共振現象が発生し、共振電流が流れる。つまり、ＳｉＣダイオードにおいても、ダイオード両端子には電源電圧に加え、共振による高サージ電圧（リンギング電圧）が加わり、ダイオードの両端子間に発生する電圧が大きくなってしまうという問題がある。また、ＳｉＣ、ＧａＮで構成されるＭＯＳＦＥＴやダイオードの製造技術は、現状で４〜６インチ程度のウェハを用いたものが主であり、更に歩留りが低く、チップサイズの大きい大電流容量の素子を作成することは困難となっている。このため大電流に対応するためには、必然的に複数の小チップ素子を並列接続（以下「多並列接続」という。）することで対応するしかない。
【０００７】
チップサイズの大きいＭＯＳＦＥＴやダイオードが作成可能であれば、１個のＭＯＳＦＥＴやダイオードのリンギングだけを考慮すればよい。しかし、小チップ素子を多並列接続する場合には、各小チップ素子における接合容量の総和と主回路のインダクタンスとによるリンギング（第１のリンギング）だけでなく、更に各小チップ素子の接合容量と各小チップ素子の持つインダクタンスによるリンギング（第２のリンギング）も考慮する必要がある。この第２のリンギングを発生させる多並列接続された小チップ素子の各々が持つインダクタンス成分は、小チップ素子実装時の配置（位置）や実装される金属フレームの構造（電流経路）によりインダクタンス差が生じるので、これらも考慮する必要がある。
【０００８】
先に述べたように、大電流容量を実現するためには、多くの小チップ素子を並列接続する必要があり、実装面積が大チップ素子に比べて大きくなる。この実装面積を最小とするために、小チップ素子をマトリクス状に配置して実装されることが多い。このように小チップ素子がマトリクス状に配置し多並列接続されたものは、１個の大チップ素子と等価となる。そして、マトリクス状に配置された小チップ素子群がインバータ回路の高電圧側及び低電圧側の双方に使用され、スイッチング動作が行われる。このマトリクス状に多並列接続されたスイッチング素子群をスイッチ動作させた場合、スイッチング周波数が低周波数であれば、電流はマトリクス状に多並列接続された各々の小チップ素子に均等に流れる。
【０００９】
しかし、スイッチング周波数が高周波数になれば、マトリクス状に多並列接続された各々の小チップ素子に電流が均等に流れなくなり、小チップ素子各々の電流の立ち上り時間や最大電流値に差が発生する。このように、多並列接続された小チップ素子の電流が均一に流れない場合、一部の小チップ素子だけ発熱量が多くなることで他の小チップ素子との温度差が大きくなり、インバータ回路の信頼性が低下する。
【００１０】
図１は、従来のパワー半導体モジュールの構成例を示す分解斜視図である。
図２は、従来のパワー半導体モジュールを用いた電力変換回路の電流分布を示す概略断面図である。この図２は、図１のＸ−Ｘ´線の矢視図である。
【００１１】
パワー半導体モジュール１０００は、板状の第１のリードフレーム１００１及び第２のリードフレーム１００２、１６個のスイッチング素子１０１１、並びに４個のリカバリ素子１０１２を備える。スイッチング素子１０１１は、例えばＭＯＳＦＥＴであり、リカバリ素子は、例えばダイオードである。第１のリードフレーム１００１は不図示の直流電源の正極側（Ｐ端子側）と接続され、第２のリードフレーム１００２は不図示の直流電源の負極側（Ｎ端子側）と接続される。スイッチング素子１０１１及びリカバリ素子１０１２の一端側に第１のリードフレーム１００１が接続され、スイッチング素子１０１１及びリカバリ素子１０１２の他端側に第２のリードフレーム１００２が接続される。各スイッチング素子１０１１の一端側は、接続用凸部１００１ａを介して第１のリードフレーム１００１と接続している。第１のリードフレーム１００１には、スイッチング素子１０１１のゲート端子と接続するための配線部１０１３が設けられている。
【００１２】
パワー半導体モジュール１０００は、一対の第１のリードフレーム１００１と第２のリードフレーム１００２のそれぞれに放熱フィンを配置して冷却する両面冷却型のパワー半導体モジュールである。このパワー半導体モジュール１０００は、電力変換回路の高電圧側及び低電圧側に設けられて、高周波数のスイッチング周波数でスイッチング動作する。
【００１３】
パワー半導体モジュール１０００において、１６個のスイッチング素子１０１１が４×４のマトリクス状に配置されている。リカバリ素子１０１２は、第１のリードフレーム１００１に配置された１６個のスイッチング素子１０１１の下側の領域に、２×２のマトリクス状に配置されている。図２に示すように、スイッチング素子１０１１が駆動して入力電流（実線）が供給された場合、電流は第１のリードフレーム１００１から接続用凸部１００１ａを介して、スイッチング素子１０１１の一端側に入力され、スイッチング素子１０１１の他端側から出力される。このとき、第１のリードフレーム１００１及び第２のリードフレーム１００２の外周部の近くに配置されたスイッチング素子１０１１にのみ電流が流れ、中央部に配置されたスイッチング素子１０１１には小さい又は不均一な電流（破線）が流れる。
【００１４】
このような半導体素子を多並列接続した場合に発生する問題を解決する技術として、特許文献１に開示された技術がある。特許文献１では、スイッチング素子と正方形形状を有する還流ダイオードとが、それぞれ並列に接続されたインバータ装置において、互いに隣接する位置に配置された還流ダイオード同士は、いずれか１つの頂点同士が互いに対向するように配置されている。このような構成により、複数の還流ダイオードを並列接続した場合に、各還流ダイオードの放熱を十分に行うようにしている。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】特開２０１４−１８７７９０号
【発明の概要】
【発明が解決しようとする課題】
【００１６】
しかしながら、引用文献１に記載された技術では、多並列接続された各々の小チップ素子（スイッチング素子等）に電流が均等に流れなくなるという問題を解決することができない。
【００１７】
本発明は、上記の状況を考慮してなされたものであり、少なくとも多並列接続されたスイッチング素子に電流が均一に流れるパワー半導体モジュール及びインバータ回路を提供するものである。
【課題を解決するための手段】
【００１８】
本発明の一態様のパワー半導体モジュールは、第１の導体板と、この第１の導体板と対向するように配置された第２の導体板と、並列接続された複数のスイッチング素子を有し、該複数のスイッチング素子の一端側が第１の導体板に接続され、複数のスイッチング素子の他端側が第２の導体板に接続されたスイッチング素子部と、を備える。そして、スイッチング素子部の複数のスイッチング素子は、少なくとも第１の導体板又は第２の導体板において、第１の導体板及び第２の導体板の辺の近くに且つ点対称に配置される。
【００１９】
本発明の一態様のインバータ回路は、高圧側でスイッチング動作を行う高圧側アーム部と、低圧側でスイッチング動作を行う低圧側アーム部と、高圧電圧が印加されるＰ端子と、低圧電圧が印加されるＮ端子と、負荷が接続されるＡＣ端子とから構成される。
高圧側アーム部は、Ｐ端子と接続する第１の導体板と、この第１の導体板と対向するように配置された、ＡＣ端子と接続する第２の導体板と、並列接続された複数のスイッチング素子を有し、該複数のスイッチング素子の一端側が第１の導体板に接続され、複数のスイッチング素子の他端側が第２の導体板に接続された第１のスイッチング素子部と、を備える。
低圧側アーム部は、ＡＣ端子と接続する第３の導体板と、この第３の導体板と対向するように配置された第４の導体板と、並列接続された複数のスイッチング素子を有し、該複数のスイッチング素子の一端側が第３の導体板に接続され、複数のスイッチング素子の他端側が第４の導体板に接続された第２のスイッチング素子部と、を備える。
そして、第１のスイッチング素子部の複数のスイッチング素子は、少なくとも第１の導体板又は第２の導体板において、第１の導体板及び第２の導体板の辺の近くに且つ点対称に配置される。さらに、第２のスイッチング素子部の複数のスイッチング素子は、少なくとも第３の導体板又は第４の導体板において、第３の導体板及び第４の導体板の辺の近くに且つ点対称に配置される。
【発明の効果】
【００２０】
本発明の少なくとも一つの態様によれば、少なくとも多並列接続されたスイッチング素子で発生する電気的に及び熱的に不均一な動作を低減することができる。また、少なくとも多並列接続されたスイッチング素子に電流が集中することで起きる素子の破壊や信頼性の低下を抑制することが可能となる。
上記した以外の課題、構成及び効果は、以下の実施形態の説明により明らかにされる。
【図面の簡単な説明】
【００２１】
【図１】従来のパワー半導体モジュールの構成例を示す分解斜視図である。
【図２】従来の電力変換回路の電流分布を示す概略断面図である。
【図３】本発明の第１の実施形態に係る電力変換装置の回路例を示す図である。
【図４】本発明の第１の実施形態に係る電力変換装置の構成例を示す分解斜視図である。
【図５】図４の電力変換装置が備えるパワー半導体モジュールの構成例を示す図である。
【図６】本発明の第１の実施形態に係る電力変換装置の電流分布を示す概略断面図である。
【図７】本発明の第１の実施形態に係る電力変換装置のリカバリ時の電流分布を示す概略断面図である。
【図８】本発明の第２の実施形態に係る電力変換装置の構成例を示す分解斜視図である。
【図９】図８の電力変換装置が備えるパワー半導体モジュールの構成例を示す図である。
【図１０】本発明の第２の実施形態に係る電力変換装置の回路例を示す図である。
【図１１】図１０のスイッチング素子の動作を説明する図である。
【図１２】本発明の第３の実施形態に係る電力変換装置の構成例を示す分解斜視図である。
【図１３】図１２の電力変換装置が備えるパワー半導体モジュールの構成例を示す図である。
【図１４】本発明の第４の実施形態に係る電力変換装置の構成例を示す分解斜視図である。
【図１５】図１４の電力変換装置が備えるパワー半導体モジュールの構成例を示す図である。
【図１６】本発明の第５の実施形態に係るパワー半導体モジュールの構成例を示す概略図である。
【図１７】本発明の第６の実施形態に係るパワー半導体モジュールの構成例を示す概略図である。
【図１８】本発明の第７の実施形態に係るパワー半導体モジュールの構成例を示す概略図である。
【図１９】本発明の第８の実施形態に係るパワー半導体モジュールの構成例を示す概略図である。
【図２０】本発明の第９の実施形態に係るパワー半導体モジュールの構成例を示す概略図である。
【図２１】本発明の第１０の実施形態に係るパワー半導体モジュールの構成例を示す図である。
【図２２】本発明の第１１の実施形態に係るパワー半導体モジュールの構成例を示す図である。
【発明を実施するための形態】
【００２２】
以下、本発明を実施するための形態の例について、添付図面を参照しながら説明する。なお、各図において実質的に同一の機能又は構成を有する構成要素については、同一の符号を付して重複する説明を省略する。
【００２３】
＜１．第１の実施形態＞
第１の実施形態に係るパワー半導体モジュールを備える電力変換装置について、図３〜図７を参照して説明する。
図３は、本発明の第１の実施形態に係る電力変換装置の回路例を示す図である。
図４は、図３の電力変換装置の構成例を示す分解斜視図である。この図４は、電力変換装置が備えるインバータ回路の実装配置例を示す。
図５は、図４の電力変換装置が備えるパワー半導体モジュールの構成例を示す図である。
図６は、本発明の第１の実施形態に係る電力変換装置の電流分布を示す概略断面図である。
図７は、本発明の第１の実施形態に係る電力変換装置のリカバリ時の電流分布を示す概略断面図である。
【００２４】
電力変換装置１は、直流電源２、平滑用のコンデンサ３、及びインバータ回路４０から構成される。インバータ回路４０は、上アーム部１０と下アーム部２０を備える。上アーム部１０は、複数のスイッチング素子４１（ＳＷ１〜ＳＷｎ）および還流ダイオードである複数のリカバリ素子４２により構成される。下アーム部２０は、複数のスイッチング素子４３（ＳＷ１〜ＳＷｎ）および還流ダイオードである複数のリカバリ素子４４により構成される。
【００２５】
複数のスイッチング素子４１、４３（スイッチング素子部の一例）は、半導体素子であるＭＯＳＦＥＴを用いて構成されている。各スイッチング素子４１のドレイン端子（一端側）は、直流電源２の正極側へとつながる第１の高圧側リードフレーム１２（図４参照）に接続されている。スイッチング素子４１のソース端子（他端側）は、負荷（ＡＣ端子３０）へとつながる第２の高圧側リードフレーム１３（図４参照）に接続されている。
【００２６】
また、各スイッチング素子４３のドレイン端子（一端側）は、スイッチング素子４１のソース端子と同様に、負荷（ＡＣ端子３０）へとつながる第１の低圧側リードフレーム２２に接続されている。スイッチング素子４３のソース端子（他端側）は、直流電源２の負極側へとつながる第２の低圧側リードフレーム２３（図４参照）に接続されている。直流電源２の負極側は、不図示のグランドに接続されている。また、スイッチング素子４１，４３のゲート端子は、不図示のゲート駆動回路に接続されている。
【００２７】
リカバリ素子４２の各々は、スイッチング素子４１とそれぞれ並列に接続されており、リカバリ素子４４の各々は、スイッチング素子４３とそれぞれ並列に接続されている。各リカバリ素子４２のアノード端子は、スイッチング素子４１のソース端子と同様に、第２の高圧側リードフレーム１３に接続されており、各リカバリ素子４２のカソード端子は、スイッチング素子４１のドレイン端子と同様に、第１の高圧側リードフレーム１２に接続されている。
【００２８】
また、各リカバリ素子４４のアノード端子は、スイッチング素子４３のソース端子と同様に、第２の低圧側リードフレーム２３に接続されており、各リカバリ素子４４のカソード端子は、スイッチング素子４３のドレイン端子と同様に、第１の低圧側リードフレーム２２に接続されている。
【００２９】
スイッチング素子４１，４３の各々のスイッチング状態は、ゲート駆動回路から出力される駆動信号に応じてそれぞれされる。インバータ回路４０は、ゲート駆動回路からの駆動信号に応じて、スイッチング素子４１，４３を所定のタイミングでそれぞれオンまたはオフさせる。これにより、直流電源２から供給される直流電力を交流電力に変換し、ＡＣ端子３０に接続された負荷に供給する。なお、ＭＯＳＦＥＴＥの代わりに他のパワー半導体素子、例えばＩＧＢＴなどをスイッチング素子４１，４３として用いてもよい。その他、スイッチング素子及びリカバリ素子には、周知の半導体素子を用いて構成することができる。
【００３０】
このように複数のスイッチング素子を電気的に並列に接続して構成したのが、本実施形態における高圧側パワー半導体モジュール１１及び低圧側パワー半導体モジュール２１である。具体的には、図３に示すように、パワー半導体モジュールは、単位素子であるＭＯＳＦＥＴ（又はＩＧＢＴ）により構成される個々のスイッチング素子４１，４３が並列に接続されることで、スイッチング素子の集合体を構成する。そして、この集合体全体として共通のドレイン電極（第１の高圧側リードフレーム１２、第１の低圧側リードフレーム２２）、ソース電極（第２の高圧側リードフレーム１３、第２の低圧側リードフレーム２３）、及びゲート電極（高圧側ゲート端子部１６、低圧側ゲート端子部２６）を備えさせるように構成されている。
【００３１】
次に、図４及び図５を参照してインバータ回路４０の実装配置例について説明する。
図４および図５では、高圧側パワー半導体モジュール１１は、１２個のスイッチング素子４１（スイッチング素子部の一例）と１個のリカバリ素子４２を備える。インバータ回路４０は、高圧側でスイッチング動作を行う上アーム部１０（高圧側アーム部の一例）と、定圧側でスイッチング動作を行う下アーム部２０（低圧側アーム部の一例）と、高圧電圧を印加するためのＰ端子１５と、低圧電圧を印加するためのＮ端子２５と、負荷が接続されるＡＣ端子３０により構成される。Ｐ端子１５、Ｎ端子２５、及びＡＣ端子３０は、平板状の導体板である。
【００３２】
上アーム部１０は、第１の高圧側リードフレーム１２と、これと対をなす第２の高圧側リードフレーム１３と、第３の高圧側リードフレーム１４と、複数のスイッチング素子４１と、複数のリカバリ素子４２により構成される。
【００３３】
また、下アーム部２０は、第１の低圧側リードフレーム２２と、これと対をなす第２の低圧側リードフレーム２３と、第３の低圧側リードフレーム２４と、複数のスイッチング素子４３と、複数のリカバリ素子４４により構成される。各リードフレームは、平板を加工して作成される。
【００３４】
高圧側パワー半導体モジュール１１は、図５に示すように、第１の高圧側リードフレーム１２と、第２の高圧側リードフレーム１３（図５では省略している）と、１２個のスイッチング素子４１と、１個のリカバリ素子４２により構成される。各スイッチング素子４１のドレイン端子は、接続用凸部１２ａを介して第１の高圧側リードフレーム１２と接続している（図６参照）。第１の高圧側リードフレーム１２のスイッチング素子４１が設けられた面には、配線部４５が設けられている。配線部４５は、第１の高圧側リードフレーム１２の四辺の近傍においてほぼ点対称（図５では最外周部）に設けられ、各スイッチング素子４１のゲート端子が接続されるとともに、高圧側ゲート端子部１６と接続する。配線部４５と高圧側ゲート端子部１６とは、一例としてワイヤボンディングにより接続される。第１の高圧側リードフレーム１２と接続用凸部１２ａは同じ素材で構成されているが、異なる素材であってもよい。低圧側パワー半導体モジュール２１についても同様に構成されている。
【００３５】
なお、高圧側ゲート端子部１６は複数の端子を有し、少なくとも一つの端子をスイッチング素子４１のゲート制御用に使用し、残りの端子を各種の測定用のモニタ端子として使用してもよい。低圧側ゲート端子部２６も同様に、少なくとも一つの端子をスイッチング素子４３のゲート制御用に使用し、残りの端子をモニタ端子として使用することができる。
【００３６】
インバータ回路４０において、Ｐ端子１５の表面に高圧側パワー半導体モジュール１１の第１の高圧側リードフレーム１２の一の面が接触するように配置される。また、高圧側パワー半導体モジュール１１の上（スイッチング素子４１のソース端子側）に第２の高圧側リードフレーム１３の一の面が接触するように配置される。また、第２の高圧側リードフレーム１３の他の面に第３の高圧側リードフレーム１４の一の面が接触するように配置される。第３の高圧側リードフレーム１４には切片部１４ａが形成されており、切片部１４ａは段差を有し、ＡＣ端子３０の一の面に接触するように配置される。
【００３７】
第１の高圧側リードフレーム１２と第２の高圧側リードフレーム１３の大きさ及び形状は異なっていてもよい。ただし、多配列接続したスイッチング素子等に流れる電流の均一性を確保する点では、両者は同じであるほうが望ましい。なお、複数のスイッチング素子４１を、第２の高圧側リードフレーム１３上に配置するようにしてもよい。
【００３８】
さらに、ＡＣ端子３０の他の面に、低圧側パワー半導体モジュール２１の第１の低圧側リードフレーム２２の一の面が接触するように配置される。また、低圧側パワー半導体モジュール２１の上（スイッチング素子４３のドレイン端子側）には、第２の低圧側リードフレーム２３の一の面が接触するように配置される。また、第２の低圧側リードフレーム２３の他の面に第３の低圧側リードフレーム２４の一の面が接触するように配置される。第３の低圧側リードフレーム２４には切片部２４ａが形成されており、切片部２４ａは段差を有し、Ｎ端子２５の一の面に接触するように配置される。
【００３９】
高圧側パワー半導体モジュール１１と低圧側パワー半導体モジュール２１は、ほぼ同一の構成であり、重複する説明を少なくするため以下では高圧側パワー半導体モジュール１１について説明する。
【００４０】
高圧側パワー半導体モジュール１１には、第１の高圧側リードフレーム１２上の最外周部に１２個のスイッチング素子４１を配置し、その内側に１個のリカバリ素子４２を配置し実装している。従来のようにマトリクス状にスイッチング素子を配置した場合、最外周部のスイッチング素子に流れる電流よりも内側に配置されたスイッチング素子に流れる電流が小さくなるので、これを避けるために最外周部のみにスイッチング素子４１を配置する。スイッチング周波数が高周波数の場合、表皮効果により第１の高圧側リードフレーム１２の表面および端部（四角形の場合には４辺）に電流が流れやすい。
【００４１】
第１の高圧側リードフレーム１２上の最外周部とは、四角形である第１の高圧側リードフレーム１２の４辺の近傍（端縁部）である。言い換えると、複数のスイッチング素子４１は、少なくとも第１の高圧側リードフレーム１２の表面において、第１の高圧側リードフレーム１２の辺の近くに且つ点対称に配置される。
【００４２】
上述したマトリクス状のスイッチング素子群の内側に配置されたスイッチング素子に流れる電流が小さくなる現象は、内側に配置された複数のスイッチング素子に流れる電流により発生した磁界がお互いに影響し合うことで生じる。そのため、第１の高圧側リードフレーム１２の最外周部にはスイッチング素子４１を、その内側にはリカバリ素子４２を配置している。
【００４３】
このように構成された場合、スイッチング素子４１の実装面積とリカバリ素子４２の実装面積との総和を増加させることなく、多並列接続されたスイッチング素子４１に流れる各々の電流の均一性を確保することができる。それゆえ、インバータ回路４０の安定した動作が可能となる。
【００４４】
図６及び図７は、図５のＹ−Ｙ´線の矢視図である。
図６に示すように、スイッチング素子４１が駆動して入力電流が供給された場合、電流Ｉ１（実線の矢印）は、第１の高圧側リードフレーム１２の表面を流れ、その最外周部から接続用凸部１２ａを介して、スイッチング素子４１のドレイン端子に入力する。そして、電流Ｉ１は、スイッチング素子４１のソース端子と接続された第２の高圧側リードフレーム１３から出力される。このとき、第１の高圧側リードフレーム１２の最外周部の近くに配置された１２個のスイッチング素子４１に電流Ｉ１が均一に流れる。
【００４５】
また、図７に示すように、リカバリ時には貫流ダイオードであるリカバリ素子４２に電流Ｉ２（破線の矢印）が流れる。電流Ｉ２は、アノード端子と接続する第２の高圧側リードフレーム１３から入力し、接続用凸部１２ａを介して、カソード端子と接続する第１の高圧側リードフレーム１２へ出力される。第１の高圧側リードフレーム１２のリカバリ素子４２が配置された部分には電流が流れないため、電流Ｉ２は第１の高圧側リードフレーム１２の中央部を流れやすくなる（厚み方向においても内部を流れやすい）。そのため、リカバリ時には、電流がリカバリ素子４２に良好に流れる。
【００４６】
ところで、ＧａＮやＳｉＣ等のワイドバンドギャップ半導体は、Ｓｉ系のＩＧＢＴ、ＦＷＤ（Free Wheeling Diode）等の半導体と比較しスイッチング損失が極めて低い。そのため、ＧａＮやＳｉＣ等のワイドバンドギャップ半導体をスイッチング素子やリカバリ素子に用いた場合には、これらの素子をＳｉ系のＩＧＢＴ及びＦＷＤで構成されたインバータ回路のスイッチング周波数と比べて５〜１０倍程度の高い周波数で使用することができる。
【００４７】
このスイッチング周波数の高周波化によりインバータ回路周辺に付加されるキャパシタやリアクトル等の小型化が可能となることから、多くのインバータ回路で高周波化への対応が進められている。例えば車載用インバータ回路の場合には、キャパシタやリアクトルが小型化されることにより車重が軽量化され、その結果、航続距離の長距離化や居住スペースが広がる利点がある。
【００４８】
一方で、ワイドバンドギャップ半導体をスイッチング素子やリカバリ素子に用いた場合には、スイッチング周波数の高周波化によって、マトリクス状に多並列接続された各々の小チップ素子に流れる電流が不均一となりやすい。その理由は、マトリクス状に小チップ素子を配置した場合に、各チップ素子に流れる電流により発生する磁界が互いに打ち消されることで、小チップ素子群の最外周部以外の中央部に配置された小チップ素子に電流が流れにくくなるからである。その結果、マトリクス状に配置された複数の小チップ素子は、電気的に及び熱的に均一に動作しなくなる。
【００４９】
しかし、本実施形態のように複数のスイッチング素子を配置することにより、スイッチング素子にワイドバンドギャップ半導体を用いた場合もしくはワイドバンドギャップ半導体が用いられるような動作環境であっても、複数のスイッチング素子を電気的にかつ熱的に均一に動作させることができる。
【００５０】
＜２．第２の実施形態＞
次に、図８〜図１１を参照して第２の実施形態を説明する。第２の実施形態は、第１の実施形態のパワー半導体モジュール（図５参照）と比較して、リードフレームの中央部にリカバリ素子を配置しない点が異なる。
【００５１】
図８は、本発明の第２の実施形態に係る電力変換装置の構成例を示す分解斜視図である。この図８は、電力変換装置が備えるインバータ回路の実装配置例を示す。
図９は、図８の電力変換装置が備えるパワー半導体モジュールの構成例を示す図である。
【００５２】
図８に示すインバータ回路５０は、高圧側パワー半導体モジュール５１と低圧側パワー半導体モジュール５２を備える。インバータ回路５０が、第１の実施形態に係るインバータ回路４０（図４）と異なる点は、これらのパワー半導体モジュールの構成である。図９に示すように、高圧側パワー半導体モジュール５１には、第１の高圧側リードフレーム１２上の最外周部に１２個のスイッチング素子４１を配置し、その内側にはリカバリ素子を配置していない。低圧側パワー半導体モジュール５２についても同様に構成されている。
【００５３】
このように構成された高圧側パワー半導体モジュール５１（低圧側パワー半導体モジュール５２）では、第１の実施形態と同様に、多並列接続されたスイッチング素子４１に流れる各々の電流の均一性を確保することができる。
【００５４】
なお、ここではリカバリ素子がスイッチング素子４１に並列配列されていないため、スイッチング素子４１のゲート駆動方式として同期整流方式を用いる。
【００５５】
図１０は、本発明の第２の実施形態に係る電力変換装置の回路例を示す図である。
図１１は、スイッチング素子４１の動作を説明する図である。
図１０に示すように、多並列接続された各スイッチング素子４１の内部には、ドレイン端子とソース端子間にダイオード成分（以下「ボディダイオード４１ｄ」と記す。）が存在する。これにより、リカバリ時に多並列接続されたスイッチング素子４１のボディダイオード４１ｄにリカバリ電流Ｉｄが流れる。リカバリ時だけリカバリ動作をする側のスイッチング素子４１のゲート端子にオン信号を送ることで（図１１参照）、リカバリ動作をする側のスイッチング素子４１を導通させドレイン−ソース間に電流Ｉｆを流す（Ｉ＝Ｉｆ＋Ｉｄ）。それにより、スイッチング素子４１が第１の実施形態に係るリカバリ素子４２と同等な動作をする。
【００５６】
第２の実施形態によれば、このような構成及び制御により、多並列接続されたスイッチング素子４１に流れる各々の電流の均一性を確保し、インバータ回路５０の安定した動作が可能となる。
【００５７】
＜３．第３の実施形態＞
次に、図１２及び図１３を参照して第３の実施形態を説明する。第３の実施形態は、第１の実施形態のパワー半導体モジュール（図５参照）と比較して、リードフレーム上において所定の間隔の対向する２本の直線状に配置した点が異なる。
【００５８】
図１２は、本発明の第３の実施形態に係る電力変換装置の構成例を示す分解斜視図である。この図１２は、電力変換装置が備えるインバータ回路の実装配置例を示す。
図１３は、図１２の電力変換装置が備えるパワー半導体モジュールの構成例を示す図である。
【００５９】
図１２に示すインバータ回路６０は、高圧側パワー半導体モジュール６１と低圧側パワー半導体モジュール６２を備える。インバータ回路６０が、第１の実施形態に係るインバータ回路４０（図４）と異なる点は、これらのパワー半導体モジュールの構成である。図１３に示すように、高圧側パワー半導体モジュール６１には、四角形の第１の高圧側リードフレーム１２上の対向する辺の近傍に１０個のスイッチング素子４１を配置し、その対向する辺に挟まれた内側に２個のリカバリ素子４２Ａを配置し実装している。言い換えれば、スイッチング素子４１は、所定の間隔の対向する２本の直線状に配置されている。第１の高圧側リードフレーム１２のスイッチング素子４１が設けられた面には、スイッチング素子４１のゲート端子を高圧側ゲート端子部１６と接続するための配線部４５Ａが設けられている。低圧側パワー半導体モジュール６２についても同様に構成されている。
【００６０】
第３の実施の形態によれば、第１及び第２の実施形態と同様に、多並列接続されたスイッチング素子４１に流れる各々の電流の均一性を確保することができる。また、２つのリカバリ素子４２Ａは、第１の高圧側リードフレーム１２の中央部に点対称に配置されている。よって、多並列接続されたリカバリ素子に流れる各々の電流の均一性も確保できる。それゆえ、インバータ回路６０は安定した動作が可能となる。さらに、第３の実施の形態は、第１の実施形態と比較し構成が簡素である。
【００６１】
なお、直線状に配列する複数のスイッチング素子は、リードフレームの上下に対向する辺又は左右に対向する辺のいずれの近傍に配置してもよく、いずれに配置しても同様の効果が得られる。
【００６２】
＜４．第４の実施形態＞
次に、図１４及び図１５を参照して第４の実施形態を説明する。第４の実施形態は、第３の実施形態のパワー半導体モジュール（図１３参照）と比較して、リードフレームの中央部にリカバリ素子を配置しない点が異なる
【００６３】
図１４は、本発明の第４の実施形態に係る電力変換装置の構成例を示す分解斜視図である。この図１４は、電力変換装置が備えるインバータ回路の実装配置例を示す。
図１５は、図１４の電力変換装置が備えるパワー半導体モジュールの構成例を示す図である。
【００６４】
図１４に示すインバータ回路７０は、高圧側パワー半導体モジュール７１と低圧側パワー半導体モジュール７２を備える。インバータ回路７０が、第３の実施形態に係るインバータ回路６０（図１２）と異なる点は、これらのパワー半導体モジュールの構成である。図１５に示すように、高圧側パワー半導体モジュール７１には、四角形の第１の高圧側リードフレーム１２上の対向する辺の近傍に１０個のスイッチング素子４１を配置し、その対向する辺に挟まれた内側にはリカバリ素子を配置していない。低圧側パワー半導体モジュール７２についても同様に構成されている。
【００６５】
このように構成された高圧側パワー半導体モジュール７１（低圧側パワー半導体モジュール７２）では、第１〜第３の実施形態と同様に、多並列接続されたスイッチング素子４１に流れる各々の電流の均一性を確保することができる。なお、ここではリカバリ素子がスイッチング素子４１に並列配列されていないため、第２の実施形態と同様に、スイッチング素子４１のゲート駆動方式として同期整流方式を用いる。
【００６６】
第４の実施形態によれば、このような構成及び制御により、第２の実施形態と同様に、多並列接続されたスイッチング素子に流れる各々の電流の均一性を確保し、インバータ回路７０の安定した動作が可能となる。
【００６７】
＜５．第５の実施形態＞
次に、図１６を参照して第５の実施形態を説明する。第５の実施形態は、リードフレーム上に４個のスイッチング素子を配置した構成の一例である。
【００６８】
図１６は、本発明の第５の実施形態に係るパワー半導体モジュールの構成例を示す概略図である。図１６に示す高圧側パワー半導体モジュール８１には、四角形の第１の高圧側リードフレーム１２上の４角の近傍にそれぞれスイッチング素子４１を配置し、その内側に１個のリカバリ素子４２を配置し実装している。スイッチング素子４１の４個という数は、本発明に係るスイッチング素子部を構成するのに必要な最低限の数である。低圧側パワー半導体モジュールについても同様に構成されている。
【００６９】
第５の実施形態によれば、４個のスイッチング素子４１が第１の高圧側リードフレーム１２の辺の近くに且つ点対称に配置されている。それゆえ、第５の実施形態に係るパワー半導体モジュールは、第１〜第４の実施形態と同様に、多並列接続されたスイッチング素子に流れる各々の電流の均一性を確保し、インバータ回路の安定した動作が可能となる。
【００７０】
＜６．第６の実施形態＞
次に、図１７を参照して第６の実施形態を説明する。第６の実施形態は、リードフレーム上に４個のスイッチング素子を円周上に配置した構成の一例である。
【００７１】
図１７は、本発明の第６の実施形態に係るパワー半導体モジュールの構成例を示す概略図である。図１７に示す高圧側パワー半導体モジュール９１には、円形の第１の高圧側リードフレーム１２Ａ上の外周部の近傍に４個のスイッチング素子４１を円周上に配置し、その内側に１個のリカバリ素子４２を配置し実装している。４個のスイッチング素子４１は、点対称に配置されている。複数のスイッチング素子を円周上に配置した場合には、スイッチング素子が配置されるリードフレームも円形とすることが望ましいが、これに限られない。上述した各実施形態と同様に、リードフレームを四角形としてもよい。
低圧側パワー半導体モジュールについても同様に構成されている。
【００７２】
第６の実施形態によれば、４個のスイッチング素子４１が第１の高圧側リードフレーム１２Ａの外周部の近くに且つ点対称に配置されている。それゆえ、第６の実施形態に係るパワー半導体モジュールは、第１〜第５の実施形態と同様に、多並列接続されたスイッチング素子に流れる各々の電流の均一性を確保し、インバータ回路の安定した動作が可能となる。
【００７３】
＜７．第７の実施形態＞
次に、図１８を参照して第７の実施形態を説明する。第７の実施形態は、リードフレーム上に４個のスイッチング素子を集約して配置した構成である。
【００７４】
図１８は、本発明の第７の実施形態に係るパワー半導体モジュールの構成例を示す概略図である。図１８に示す高圧側パワー半導体モジュール１０１には、四角形の第１の高圧側リードフレーム１２上の最外周部に４個のスイッチング素子４１を配置している。リカバリ素子は実装していない。４個のスイッチング素子４１は、点対称に配置されている。低圧側パワー半導体モジュールについても同様に構成されている。ここでは、第２及び第４の実施形態と同様に、スイッチング素子４１のゲート駆動方式として同期整流方式を用いる。
【００７５】
第７の実施形態によれば、４個のスイッチング素子４１が第１の高圧側リードフレーム１２の辺の近くに且つ点対称に配置されている。それゆえ、第７の実施形態に係るパワー半導体モジュールは、第１〜第６の実施形態と同様に、多並列接続されたスイッチング素子に流れる各々の電流の均一性を確保し、インバータ回路の安定した動作が可能となる。
【００７６】
さらに、第７の実施形態では、複数のスイッチング素子の内側にリカバリ素子を配置しないために、リカバリ素子を配置するためのスペースを削除して複数のスイッチング素子をリードフレームの中央に集約している。そのため、リードフレームの面積を小さくすることができ、パワー半導体モジュール及びインバータ回路の小型化できる。
【００７７】
＜８．第８の実施形態＞
次に、図１９を参照して第８の実施形態を説明する。第８の実施形態は、リードフレーム上の複数のスイッチング素子の内側にさらに複数のリカバリ素子を配置した構成の一例である。
【００７８】
図１９は、本発明の第８の実施形態に係るパワー半導体モジュールの構成例を示す図である。図１９に示す高圧側パワー半導体モジュール１１１には、第１の高圧側リードフレーム１２上の最外周部に１２個のスイッチング素子４１を配置し、その内側に８個のリカバリ素子４６を四角形を形成するように配置する。８個のリカバリ素子４６は、第１の高圧側リードフレーム１２の中央部で点対称に配置されている。低圧側パワー半導体モジュールについても同様に構成されている。
【００７９】
第８の実施形態によれば、１２個のスイッチング素子４１が第１の高圧側リードフレーム１２の辺の近くに且つ点対称に配置されているとともに、リカバリ素子４６がこれらのスイッチング素子４１の内側において点対称に対置されている。それゆえ、第８の実施形態に係るパワー半導体モジュールは、第１〜第７の実施形態と同様に、多並列接続されたスイッチング素子に流れる各々の電流の均一性を確保できる。さらに、第８の実施形態は、多並列接続されたリカバリ素子に流れる各々の電流の均一性を確保することができる。それゆえ、本実施形態のパワー半導体モジュールを用いてインバータ回路の安定した動作が可能となる。
【００８０】
＜９．第９の実施形態＞
次に、図２０を参照して第９の実施形態を説明する。第９の実施形態は、リードフレーム上の複数のスイッチング素子の内側にさらに複数のリカバリ素子を配置した構成の他の例である。
【００８１】
図２０は、本発明の第８の実施形態に係るパワー半導体モジュールの構成例を示す図である。図２０に示す高圧側パワー半導体モジュール１２１には、第１の高圧側リードフレーム１２上の最外周部に１６個のスイッチング素子４１を配置し、その内側に８個のリカバリ素子４６を配置する。８個のリカバリ素子４６は、所定の間隔の対向する２本の直線状に配置されている。低圧側パワー半導体モジュールについても同様に構成されている。
【００８２】
第９の実施形態によれば、１２個のスイッチング素子４１が第１の高圧側リードフレーム１２の辺の近くに且つ点対称に配置されているとともに、リカバリ素子４６がこれらのスイッチング素子４１の内側において点対称に対置されている。それゆえ、第９の実施形態に係るパワー半導体モジュールは、第８の実施形態と同様に、多並列接続されたスイッチング素子及びリカバリ素子に流れる各々の電流の均一性を確保し、インバータ回路の安定した動作が可能となる。
【００８３】
＜１０．第１０の実施形態＞
次に、図２１を参照して第１０の実施形態を説明する。第１０の実施形態は、単位スイッチング素子又は単位リカバリ素子が実装された電極部を用いて、単位スイッチング素子及び単位リカバリ素子を所定の配置とした構成の一例である。
【００８４】
図２１は、本発明の第１０の実施形態に係るパワー半導体モジュールの構成例を示す図である。図２１に示すパワー半導体チップ１３０はパワー半導体モジュールの一例である。パワー半導体チップ１３０は、２個の電極部１３３と、２個の電極部１３４と、１個の電極部１３６が実装された基板部１３１を備える。基板部１３１は、例えばＳｉＣ基板である。図２１では、図４に示したような一対のリードフレーム（第１の高圧側リードフレーム１２、第２の高圧側リードフレーム１３）の記載を省略している。
【００８５】
電極部１３３は長方形であり、６個の単位スイッチング素子１３２が直線状に実装されている。電極部１３４は電極部１３３よりも長手方向の長さが短い長方形であり、３個の単位スイッチング素子１３２が直線状に実装されている。単位スイッチング素子１３２は、ユニットセルであり、一例としてパワーＭＯＳＦＥＴである。単位スイッチング素子１３２がパワーＭＯＳＦＥＴであれば、電極部１３３，１３４はソース電極である。
【００８６】
四角形の基板部１３１の左右の辺の近傍に該辺に沿って電極部１３３，１３３が配置され、上下の辺に沿って電極部１３４，１３４が左右の電極部１３３，１３３と直交する方向に配置される。このように配置された２個の電極部１３３と２個の電極部１３４の中央部のスペースに、４個の単位リカバリ素子１３５が実装された電極部１３６が配置される。電極部１３６は四角形であり、４個の単位リカバリ素子１３５が２×２のマトリクス状に実装されている。単位リカバリ素子１３５は、環流ダイオードである。
【００８７】
図２１に示すように、パワー半導体チップ１３０は、基板部１３１の最外周部に１８個の単位スイッチング素子１３２（スイッチング素子部の一例）が配置され、その内側に４個の単位リカバリ素子が配置されている。基板部１３１の上辺と電極部１３３，１３４との間には、ゲート電極部１３７が設けられている。なお、上述した図１の高圧側ゲート端子部１６等と同様に、ゲート電極部１３７の一つの電極を測定用のモニタ電極としてもよい。また、２個の電極部１３３と２個の電極部１３４を統合して１個の電極としてもよい。ただし、電極部１３３と電極部１３４を分けることで、ゲート配線の引き回しの自由度が上がる。パワー半導体チップが大型化した場合には、その内部に配置する単位スイッチング素子（ユニットセル）を環状（同心円状）に実装されることを想定している。
【００８８】
基板部１３１において、パワーＭＯＳＦＥＴで構成される単位スイッチング素子に対応する部分以外の部分は、半絶縁物であるのでほとんど電流が流れない。すなわち、基板部１３１は、電極部１３３，１３４の下方以外の部分には電流が流れない構造である。そのため、基板部１３１の電流が流れる部分の最外周部は、電極部１３３，１３４直下であって電極部１３３，１３４の各々の最外周部になる。なお、単位スイッチング素子の例としてパワーＭＯＳＦＥＴを挙げたが、他の半導体スイッチング素子を用いることができる。
【００８９】
第１０の実施形態によれば、１８個の単位スイッチング素子１３２が基板部１３１の電流が流れる部分の最外周部に且つ点対称に配置されているとともに、単位リカバリ素子１３５がこれらの単位スイッチング素子１３２の内側において点対称に対置されている。それゆえ、第１０の実施形態に係るパワー半導体モジュール（パワー半導体チップ）は、第８及び第９の実施形態と同様に、多並列接続された単位スイッチング素子及び単位リカバリ素子に流れる各々の電流の均一性を確保し、インバータ回路の安定した動作が可能となる。
【００９０】
＜１１．第１１の実施形態＞
次に、図２２を参照して第１１の実施形態を説明する。第１１の実施形態は、単位スイッチング素子又は単位リカバリ素子が実装された電極部を用いて、単位スイッチング素子及び単位リカバリ素子を所定の配置とした構成の他の例である。
【００９１】
図２２は、本発明の第１１の実施形態に係るパワー半導体モジュールの構成例を示す図である。図２２に示すパワー半導体チップ１４０はパワー半導体モジュールの一例である。パワー半導体チップ１４０は、２個の電極部１３３と、３個の電極部１３８が実装された基板部１３１を備える。電極部１３８には長方形の長手方向の両端部の近傍にそれぞれ単位スイッチング素子１３２が実装されている。パワー半導体チップ１４０は、基板部１３１の最外周部に１８個の単位スイッチング素子１３２（スイッチング素子部の一例）が配置され、その内側に４個の単位リカバリ素子が配置されている。ここでは、第２，第４，第７の実施形態と同様に、単位スイッチング素子１３２のゲート駆動方式として同期整流方式を用いる。
【００９２】
第１１の実施形態によれば、１８個の単位スイッチング素子１３２が基板部１３１の電流が流れる部分の最外周部に且つ点対称に配置されている。それゆえ、第１１の実施形態に係るパワー半導体モジュール（パワー半導体チップ）は、第１１の実施形態と同様に、多並列接続された単位スイッチング素子に流れる各々の電流の均一性を確保し、インバータ回路の安定した動作が可能となる。
【００９３】
＜１２．その他＞
上述した各実施形態のパワー半導体モジュールにおいて、多並列接続されるスイッチング素子（リカバリ素子）の実装間隔を広げるようにしてもよい。これにより、隣り合うスイッチング素子（リカバリ素子）間の磁界の影響を低減することができる。
【００９４】
また、スイッチング素子の面積を大きくことによりスイッチング素子の並列数をすくなくしてもよい。これにより、部品の接続点数が少なくなり、構造が簡素になるため、パワー半導体モジュールの実装の信頼性が向上する。
【００９５】
本発明は、スイッチング素子とダイオードとの並列接続回路を複数用いたインバータ装置に適用することができる。また、本発明は、スイッチング素子とダイオード等のパワー半導体素子に設けられている両面の電極に、一対の回路配線導体（導体板）を接合し、それぞれに放熱フィンを配置して冷却する両面冷却型のパワー半導体モジュールやそれを用いたインバータ装置にすることができる。さらに、パワー半導体のスイッチング素子及びそれに並列に接続されるダイオードにＳｉＣやＧａＮなどのワイドバンドギャップ半導体で構成されたＭＯＳＦＥＴやショットキーバリアダイオード（ＳＢＤ）等を用いたインバータ回路に適用することができる。
【００９６】
さらに、本発明は上述した各実施形態例に限られるものではなく、特許請求の範囲に記載した本発明の要旨を逸脱しない限りにおいて、その他種々の応用例、変形例を取り得ることは勿論である。
【００９７】
例えば、上述した実施形態例は本発明を分かりやすく説明するために装置及びシステムの構成を詳細且つ具体的に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施形態例の構成の一部を他の実施形態例の構成に置き換えることは可能である。また、ある実施形態例の構成に他の実施形態例の構成を加えることも可能である。また、各実施形態例の構成の一部について、他の構成の追加、削除、置換をすることも可能である。
【００９８】
また、制御線や情報線は説明上必要と考えられるものを示しており、製品上必ずしも全ての制御線や情報線を示しているとは限らない。実際には殆ど全ての構成が相互に接続されていると考えてもよい。
【符号の説明】
【００９９】
１…電力変換装置、  ２…直流電源、  ３…コンデンサ、  １０…上アーム部、  １１，５１，６１，７１…高圧側パワー半導体モジュール、  １２…（板状の）Ｐ端子、  １２…第１の高圧側リードフレーム、  １３…第２の高圧側リードフレーム、  １４…第３の第１の高圧側リードフレーム、  １４ａ…切片部、  １５…Ｐ端子、  １６…高圧側ゲート端子部、  ２０…下アーム部、  ２１，５２，６２，７２…低圧側パワー半導体モジュール、  ２２…第１の低圧側リードフレーム、  ２３…第２の低圧側リードフレーム、  ２４…第３の低圧側リードフレーム、  ２４ａ…切片部、  ２５…Ｎ端子、  ２６…低圧側ゲート端子部、  ３０…ＡＣ端子、  ４０，５０，６０，７０…インバータ回路、  ４１，４３…スイッチング素子、  ４１ｄ…ダイオード成分、  ４２，４２Ａ，４４，４５…リカバリ素子、  ４５…配線部、  ８１，９１，１０１，１１１，１２１…電力変換モジュール、  １３０，１４０…パワー半導体チップ、  １３１…第１のリードフレーム、  １３２…スイッチング素子、  １３３，１３４，１３８…スイッチング素子群ユニット、  １３５…リカバリ素子、  １３６…リカバリ素子群ユニット、  １３７…ゲート端子、  Ｉ１，Ｉ２，Ｉｆ…電流、  Ｉｄ…リカバリ電流
【図１】
2017017812.tif 000003
【図２】
2017017812.tif 000004
【図３】
2017017812.tif 000005
【図４】
2017017812.tif 000006
【図５】
2017017812.tif 000007
【図６】
2017017812.tif 000008
【図７】
2017017812.tif 000009
【図８】
2017017812.tif 000010
【図９】
2017017812.tif 000011
【図１０】
2017017812.tif 000012
【図１１】
2017017812.tif 000013
【図１２】
2017017812.tif 000014
【図１３】
2017017812.tif 000015
【図１４】
2017017812.tif 000016
【図１５】
2017017812.tif 000017
【図１６】
2017017812.tif 000018
【図１７】
2017017812.tif 000019
【図１８】
2017017812.tif 000020
【図１９】
2017017812.tif 000021
【図２０】
2017017812.tif 000022
【図２１】
2017017812.tif 000023
【図２２】
2017017812.tif 000024