【事件の表示】
　特願２００７−２９６３０４「アクティブマトリクス型の表示装置」拒絶査定不服審判事件〔平成２１年　６月　４日出願公開、特開２００９−１２２４０１〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯・原査定の拒絶の理由
　本願は、平成１９年１１月１５日の出願であって、特許請求の範囲について平成２２年２月１５日付けで補正がなされ、同年６月９日付け（送達：同年同月１５日）で拒絶査定がなされ、これに対し、同年１０月１５日に拒絶査定不服審判が請求されると同時に、特許請求の範囲についての補正がなされ（以下、「本件補正」という。）たものである。なお、平成２３年６月２９日付けの審尋（発送：同年７月５日）に対して、同年１０月５日付けで回答書が提出されている。
　そして、原査定の拒絶の理由は、本願の特許請求の範囲に記載の各発明は、本願出願前に国内又は外国において頒布された刊行物である特開２０００−３３８９１８号公報（発明の名称：表示装置及びその駆動方法、出願人：ソニー株式会社、公開日：平成１２年１２月８日、以下、「引用例」という。）に記載された発明（又は特開２００３−１８６４５１号公報に記載された発明）及び周知技術に基づいて当業者が容易に発明をすることができた、というものである。
　
　
２．本願発明
  本件補正は、請求項の削除を目的としたものであり、適法である。よって、本願の請求項１ないし１２に係る発明は、本件補正によって補正された特許請求の範囲、及び明細書、図面の記載からみて、その特許請求の範囲の請求項１ないし１２に記載された事項により特定されるとおりのものと認められるところ、その請求項１に係る発明は次のとおりである。 
「　マトリクス状に配置された複数の画素を備えており、前記複数の画素の各々が面積の異なる複数のサブ画素に分割されたアクティブマトリクス型の表示装置であって、
　前記複数のサブ画素の各々に設けられ、前記サブ画素のグレースケール表示のための階調情報として入力される２ビット以上の入力デジタルデータを記憶するマルチビットメモリと、
　前記マルチビットメモリに記憶された前記入力デジタルデータを、前記サブ画素のグレースケール表示で用いられる表示用アナログデータに変換するデジタルアナログ変換回路と、
　前記デジタルアナログ変換回路で変換された前記表示用アナログデータに応じた階調で、前記サブ画素のグレースケール表示を行うことが可能である表示素子と、
を備え、
　前記サブ画素は、前記サブ画素の明るさが線形的に変化する複数の階調を有しており、
　前記複数のサブ画素の面積比は、前記複数のサブ画素の異なる明るさの組み合わせにより前記画素の明るさが線形的に変化する面積比に設定されていることを特徴とするアクティブマトリクス型の表示装置。」（以下、「本願発明」という。） 
　
　
３．引用例記載の事項・引用発明
　これに対して、引用例である特開２０００−３３８９１８号公報には、表示装置（発明の名称）に関し、次の事項（ａ）〜（ｆ）が図面とともに記載されている。
（ａ）「【００１０】
【発明の実施の形態】以下、本発明の実施の形態を図面に基づいて詳細に説明する。図１（１）は、本発明の第１実施形態に係るアクティブマトリクス方式の表示装置の一例を示す構成図である。また、図１（２）は、図１（１）の要部拡大図である。
【００１１】図に示すように、この表示装置は、データソース１０、表示領域１１、水平駆動回路１２及び垂直駆動回路１３で構成され、表示領域１１にはマトリクス状に画素１４が配列されている。たただしここでは、説明を簡単にするために、４行×４列分の画素１４がマトリクス状に配列されている場合を例示している。」
　
（ｂ）「【００１３】例えば、ｎ＝２の場合、２×ｍビットの各表示データを、上位側ｍビット分の上位データＨと、下位側ｍビット分の下位データＬとに分割する。そして、まず、１ライン目の１水平ライン分の上位データＨ1 を画素１４の水平方向の配列順に並べ、次に、同一の１水平ライン分の下位データＬ1 を画素１４の水平方向の配列順に並べる。以下、水平ライン順に、上位データＨ2 、下位データＬ2 、上位データＨ3 、下位データＨ3 、…の順に表示データを並べ替えて水平駆動回路１２に供給する。」
　
（ｃ）「【００１５】各画素１４は、ｎ個の表示素子１４ａ-1，１４ａ-2，…，１４ａ-n（ここでは説明を簡単にするために、ｎ＝２の場合を例示している）で構成されている。これらのｎ（＝２）個の表示素子１４ａ-1，１４ａ-2においては、各表示部ｂの表示面積の割合が２(n-1)*m ：２(n-2)*m ：・・・：２(n-n)*m になっている。すなわち、ｎ＝２の場合には、これらの表示素子１４ａ-1、１４ａ-2の表示面積は、表示素子１４ａ-1：表示素子１４ａ-2＝２m ：２0 になっている。ただし、各画素１４を構成する表示素子数は、表示データの分割数ｎと等しいこととする。
【００１６】これらの表示素子１４ａ-1，１４ａ-2は、薄膜トランジスタ（thin film transistor）ＴＦＴと表示部ｂとを備えた液晶素子やエレクトロルミネッセンス（Electroluminescence ）素子からなる。・・・」
　
（ｄ）「【００１７】・・・また、このＤＡＣ１２ｃの入出力特性は、２個の表示素子１４ａ-1，１４ａ-2の非線形特性を補正する様な特性を備えており、このＤＡＣ１２ｃからは、表示素子１４ａ-1，１４ａ-2の非線形特性を補正するようなアナログ信号が出力されることとする。」
　
（ｅ）「【００２３】以上のようにして、ｎ＝２個の表示素子１４ａ-1，１４ａ-2で構成された１つの画素１４に、ｎ×ｍビット相当のアナログ信号が表示されることになる。この際、上位データＨ1 ，Ｈ2 ，…は、表示面積が大きな表示素子１４ａ-1に割り当てて書き込まれ、下位データＬ1 ，Ｌ2 ，…は、表示面積が小さな表示素子１４ａ-2に割り当てて書き込まれることになる。」
　
（ｆ）「【００２９】・・・このため、ＤＡＣ１２ｃにおいては、階調表示における全体の出力（輝度：上位側輝度ＹH 、下位側輝度ＹL ）に直線性を持たせるために、図４（２）のグラフに示すように、Ｆ（ｘ）＝α×Ｇ-1（ｘ）、すなわちＦ（Ｇ（ｘ））＝αｘ（αは定数）とする補正を行う。・・・
【００３０】・・・画素１４の輝度は、ｎ×ｍ＝２×ｍビットの表示データが線形性を有する２n*m ＝２2*m 階調のアナログ信号に変換された場合の輝度と等しくなることが分かる。」
  
  以上の記載（ａ）ないし（ｆ）、及び図面の記載から、引用例には次の発明が記載されていると認められる。
　
「　マトリクス状に配列された複数の画素１４を備えており、前記複数の画素の各々がｎ個の表示素子１４ａ-1，１４ａ-2，…，１４ａ-nで構成され、これらのｎ個の表示素子１４ａ-1，１４ａ-2，…，１４ａ-nにおいては、各表示部ｂの表示面積の割合が２(n-1)*m ：２(n-2)*m ：…：２(n-n)*m （ここでｍは表示素子ごとの入力ビット数を指す。）になっているアクティブマトリクス方式の表示装置であって、これらの表示素子の非線形特性を補正するようなアナログ信号を出力するＤＡＣ１２ｃを備え、またＤＡＣ１２ｃにおいて階調表示における全体の出力に直線性を持たせるために補正が行われ、画素１４の輝度は、表示データが線形性を有するアナログ信号に変換された場合の輝度と等しくなる、アクティブマトリクス方式の表示装置。」（以下、「引用発明」という。）
　
　
４．対比
　本願発明と引用発明とを対比する。
（１）引用発明における「マトリクス状に配列された複数の画素１４を備えており、前記複数の画素の各々がｎ個の表示素子１４ａ-1，１４ａ-2，…，１４ａ-nで構成され、これらのｎ個の表示素子１４ａ-1，１４ａ-2，…，１４ａ-nにおいては、各表示部ｂの表示面積の割合が２(n-1)*m ：２(n-2)*m ：…：２(n-n)*m になっているアクティブマトリクス方式の表示装置」が、本願発明における「マトリクス状に配置された複数の画素を備えており、前記複数の画素の各々が面積の異なる複数のサブ画素に分割されたアクティブマトリクス型の表示装置」に相当することは明らかである。
　
（２）引用発明における「表示素子の非線形特性を補正するようなアナログ信号を出力するＤＡＣ１２ｃを備え、またＤＡＣ１２ｃにおいて階調表示における全体の出力に直線性を持たせるために補正が行われ、画素１４の輝度は、表示データが線形性を有するアナログ信号に変換された場合の輝度と等しくなる」構成と、本願発明における「前記サブ画素は、前記サブ画素の明るさが線形的に変化する複数の階調を有しており、前記複数のサブ画素の面積比は、前記複数のサブ画素の異なる明るさの組み合わせにより前記画素の明るさが線形的に変化する面積比に設定されている」構成とを対比する。
　まず、ＤＡＣ１２ｃが表示素子の非線形特性を補正するようなアナログ信号を出力するとされていることから、引用発明も本願発明と同様に、ＤＡＣとの協働によって、表示素子（サブ画素）が線形特性を実現するように構成されているものである。又、ＤＡＣ１２ｃにおいて階調表示における全体の出力に直線性を持たせるために補正が行われ、画素１４の輝度は、表示データが線形性を有するアナログ信号に変換された場合の輝度と等しくなる、とされていることから、引用発明も本願発明と同様に、所定の面積比であるサブ画素をまとめた画素１４全体としても輝度の線形性が確保されているものである。すなわち、結果的に見て、引用発明においても、「複数のサブ画素の面積比」は、「画素の明るさが線形的に変化する面積比に設定されている」と言える。
　したがって、引用発明における「表示素子の非線形特性を補正するようなアナログ信号を出力するＤＡＣ１２ｃを備え、またＤＡＣ１２ｃにおいて階調表示における全体の出力に直線性を持たせるために補正が行われ、画素１４の輝度は、表示データが線形性を有するアナログ信号に変換された場合の輝度と等しくなる」構成と、本願発明における「前記サブ画素は、前記サブ画素の明るさが線形的に変化する複数の階調を有しており、前記複数のサブ画素の面積比は、前記複数のサブ画素の異なる明るさの組み合わせにより前記画素の明るさが線形的に変化する面積比に設定されている」構成とは、実質的に相当するものである。　　
　
　してみると、両者の一致点及び相違点は、以下のとおりである。
　
（一致点）
「　マトリクス状に配置された複数の画素を備えており、前記複数の画素の各々が面積の異なる複数のサブ画素に分割されたアクティブマトリクス型の表示装置であって、
　前記サブ画素は、前記サブ画素の明るさが線形的に変化する複数の階調を有しており、
　前記複数のサブ画素の面積比は、前記複数のサブ画素の異なる明るさの組み合わせにより前記画素の明るさが線形的に変化する面積比に設定されていることを特徴とするアクティブマトリクス型の表示装置。」
　
（相違点）
・相違点１
　本願発明では、「複数のサブ画素の各々に設けられ、前記サブ画素のグレースケール表示のための階調情報として入力される２ビット以上の入力デジタルデータを記憶するマルチビットメモリと、
　前記マルチビットメモリに記憶された前記入力デジタルデータを、前記サブ画素のグレースケール表示で用いられる表示用アナログデータに変換するデジタルアナログ変換回路と、
　前記デジタルアナログ変換回路で変換された前記表示用アナログデータに応じた階調で、前記サブ画素のグレースケール表示を行うことが可能である表示素子と」を備えているのに対し、引用発明はそのような構成となってはいない点。
　
　
５．判断
　上記相違点について検討する。
（１）相違点１について
　画素の各々に、マルチビットメモリ（メモリ回路２０２）、デジタルアナログ変換回路（ＤＡＣ２０３）、を設け、表示素子（液晶２０５）の階調表示を行うようにしたアクティブマトリクス型の表示装置は、例えば、原査定の拒絶の理由で引用された、特開平９−２４３９９４号公報（段落【００４１】〜【００４３】、図７）に記載されているように周知技術（以下、「周知技術」という。）である。
　引用発明も、周知技術も、共にアクティブマトリクス型の表示装置であって、引用発明に該周知技術を適用して相違点１の構成とすることは、当業者ならば容易に想到し得たことである。ここで、引用発明のサブ画素について、各々異なる制御が行われるものであることを考慮すれば、該適用の際に、引用発明におけるサブ画素の各々に、それを実現するためのマルチビットメモリ及びデジタルアナログ変換回路が設けられるべきことは当然の配慮である。
　
　そして、本願発明の作用効果も、引用発明及び周知技術から当業者が予測可能なものであって格別のものではない。
  　
　
６．請求人の主張について
　請求人は、回答書において、引用例に記載の発明における「明るさの線形的な変化」は、サブ画素の面積比とは何ら関係がなく（サブ画素の面積比によって行われるものではなく）、「Ｆ（Ｇ（ｘ））＝αｘ（αは定数）とする補正」によって行われるものであると考えられる旨、主張している。
　しかしながら、上記「４．対比」で説示したように、引用発明においても、画素１４の輝度の線形性が実現されており、面積の異なるサブ画素の合成輝度において線形性が実現されるように出力補正を行う際に、サブ画素の面積比の影響があることは明らかであり、上記主張における「Ｆ（Ｇ（ｘ））＝αｘ（αは定数）とする補正」は面積比の影響を包含した補正である。すなわち、該補正は、引用発明の「複数のサブ画素の面積比」が「複数のサブ画素の異なる明るさの組み合わせにより前記画素の明るさが線形的に変化する面積比」となるように輝度を補正しているものにほかならない。
　よって、請求人の主張は採用し得ない。
　
７．むすび
　したがって、本願発明は、引用発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　以上のとおりであるから、その他の請求項に係る発明について審理するまでもなく、本願は拒絶すべきものである。
　よって、結論のとおり審決する。