【事件の表示】
　特願２００２−５６８１３７「拡張精度アキュムレータ」拒絶査定不服審判事件〔平成１４年　９月　６日国際公開、ＷＯ０２／６９０８１、平成１７年　２月１７日国内公表、特表２００５−５０５０２３〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯
　本願は、平成１４年２月１５日（パリ条約に基づく優先権主張　２００１年２月２１日　米国）の出願であって、平成２１年１月２７日付けで拒絶査定がなされ、これに対して同年４月３０日に拒絶査定不服審判が請求されるとともに、同年６月１日付けで手続補正がなされたものである。
　そして、平成２３年４月２８日付けで当審から拒絶理由が通知され、これに対して同年８月１日に意見書が提出されるとともに、同日付けで手続補正がなされたものである。
　　
　　
第２．本願発明
　本願の請求項１に係る発明（以下、「本願発明」という。）は、平成２３年８月１日付け手続補正書の特許請求の範囲の請求項１に記載された、次の事項により特定されるものである。
　　　　
「【請求項１】
　所定数のビットを格納するための少なくとも１つの汎用レジスタを持つマイクロプロセッサ内で使用される乗算ユニットにおいて、
　乗算ユニットによって１以上の入力オペランドを受け取る少なくとも１つの入力データ経路と、
　前記１以上の入力オペランドを受け取るよう前記少なくとも１つの入力データ経路に接続され、前記１以上の入力オペランドを用いて乗算を実行し、かつ、前記１以上の入力オペランドの長さの合計よりも大きい数のビットを含む少なくとも１つの出力を発生し、更なる整数精度の提供がなければオーバーフローを生ずる可能性のある連続する累計乗算のために、更なる整数精度を提供する、マルチプライヤと、
　前記１以上の入力オペランドの長さの合計よりも大きい数のビットを含む前記マルチプライヤの出力を受け取るよう前記マルチプライヤに接続された拡張精度累計された出力データ経路と、
　前記拡張精度累計された出力データ経路に結合される拡張精度アキュムレータであって、前記拡張精度累計された出力データ経路を経由する前記マルチプライヤからの出力を格納するための、拡張レジスタと上位レジスタと下位レジスタとを含み、前記上位レジスタと下位レジスタとは、演算結果を格納するために使用され、一方、前記拡張レジスタは、更なる整数精度の提供がなければオーバーフローを生ずる可能性のある連続する累計乗算のために、前記上位レジスタと下位レジスタとによって用意される精度以上の更なる整数精度を提供する、拡張精度アキュムレータと
を含むことを特徴とする乗算ユニット。」
　　　
　　　
第３．引用発明
　当審の拒絶の理由に引用された刊行物１（米国特許第６１２８７２６号明細書　２０００年１０月３日発行）には、図面とともに、以下の事項が記載されている。
　　　　　
（ａ）第２欄第１５乃至６３行 
「FIG. 1A shows a block diagram of an arrangement for look-ahead rounding for arithmetic operations. 
　An arrangement 100 for look-ahead rounding for arithmetic operations comprises a first input port 101 for a first input data value, a second input port 102 for a second input data value, and an output port 103 for an output data value. 
　In a preferred embodiment, the first input port 101 is 16 bits wide and the first data value is interpreted in two's-complement integer notation; thus the first data value may range from -32,768 (i.e., -216) to +32,767 (i.e., 216 -1). The second input port 101 is similarly 16 bits wide and the second data value is similarly interpreted in two's-complement integer notation. 
　The first input port 101 and the second input port 102 are coupled to respective inputs of a multiplier 110, which multiplies the two values and produces a 32 bit data value on a product bus 111. 
　The product bus 111 is coupled to a first input of an adder 120. The adder 120 produces a 40 bit output on a sum bus 121, which is coupled to an accumulator register 130. 
　The accumulator register 130 is divided into a most significant portion 131, a middle portion 132, and a least significant portion 133. In a preferred embodiment, the most significant portion 131 is 8 bits wide, i.e., bit 35 through bit 32 inclusive, the middle portion 132 is 16 bits wide, i.e., bit 31 through bit 16 inclusive, and the least significant portion 133 is 16 bits wide, i.e., bit 15 through bit 0 inclusive. Thus, the accumulator register 130 is 40 bits wide. All three portions of the accumulator register 130 are fed back to the adder 120 at a second input thereof. 
　The middle portion 132 is coupled to the output port 103, which is also 16 bits wide; the output data value is interpreted in two's-complement integer notation. 
　When computing a dot product, the first input port 101 is coupled to a first sequence of 16 first input data values and the second input port 102 is coupled to a second sequence of 16 second input data values. After N multiply-add operations, the accumulator register 130 contains the sum of products for the first N pairs of data values. Thus, after 15 multiply-add operations, the accumulator register 130 contains the sum of products for the first 15 pairs of data values. 
　When the sequence of data values at the first input port 101 and the sequence of data values at the second input port 102 are scaled appropriately, data value in the register 103 comprises 16 bits of results at the middle portion 132, 16 bits of roundoff at the least significant portion 133, and 8 bits of saturation at the most significant portion 131.」 
（当審訳：図１Ａは、先読み丸めの算術オペレーションのための配置のブロック図を示している。  
　先読み丸めの算術オペレーションのための配置１００は、第１の入力データ値のための第１入力ポート１０１と、第２の入力データ値のための第２入力ポート１０２と、出力データ値のための出力ポート１０３とを含んでいる。 
　好ましい実施例では、第１入力ポート１０１は１６ビット幅であり、第１の入力データ値は、２の補数の整数の表記法で表記される。すなわち、第１の入力データ値は、−３２，７６８（すなわち、−２１６）から＋３２，７６７（すなわち、２１６−１）までである。第２入力ポート１０１（当審注：「１０２」の誤記と認められる。）も同様に１６ビット幅であり、第２の入力データ値も同様に、２の補数の整数の表記法で表記される。 
　第１の入力ポート１０１と第２の入力ポート１０２は、マルチプライヤ１１０の各入力に接続されている。マルチプライヤ１１０は、二つの値を乗算し、３２ビットのデータをプロダクトバス１１１上に発生させる。 
　プロダクトバス１１１は、加算器１２０の第１の入力に接続されている。加算器１２０は、サムバス１２１上に４０ビットの値を発生させる。サムバス１２１は、アキュムレータ・レジスタ１３０に接続されている。 
　アキュムレータ・レジスタ１３０は、最も重要な部分１３１、中間の部分１３２及びあまり重要でない部分１３３に分割される。好ましい実施例では、最も重要な部分１３１は８ビット幅（すなわちビット３２からビット３５を含む。）で、中間の部分１３２は１６ビット幅（すなわちビット１６からビット３１を含む。）で、あまり重要でない部分１３３は、１６ビット幅（すなわちビット０からビット１５を含む。）である。このように、アキュムレータ・レジスタ１３０は、４０ビット幅である。アキュムレータ・レジスタ１３０のすべての三つの部分は、加算器の第２の入力にフィードバックされている。 
　中間の部分１３２は、出力ポート１０３に接続されている。出力ポート１０３もまた１６ビット幅である。出力データ値は、２の補数の整数の表記法で表記される。 
　内積を計算する時、第１の入力ポート１０１は、１６個の第１の入力データ値の第１のシーケンスに接続されており、第２の入力ポート１０２は、１６個の第２の入力データ値の第２のシーケンスに接続されている。Ｎ回の乗算及び加算のオペレーションの後には、アキュムレータ・レジスタ１３０は、最初のＮ対のデータ値についての積和を保持している。このように、１５回の乗算及び加算のオペレーションの後には、アキュムレータ・レジスタ１３０は、最初の１５対のデータ値についての積和を保持している。 
　第１の入力ポート１０１におけるデータ値のシーケンスと、第２の入力ポート１０２におけるデータ値のシーケンスとが、適切にスケール調整されている場合は、レジスタ１０３のデータ値は、中間部分１３２の１６ビットの結果と、あまり重要でない部分１３３の１６ビットの丸められる部分と、最も重要な部分１３１の８ビットの飽和部分を含んでいる。） 
 　　　　　　 
　したがって、刊行物１には、次の発明（以下、「引用発明」という。）が記載されていると認められる。 
 　　　　　　 
「先読み丸めの算術オペレーションのための配置１００であって、該配置１００は、第１の入力データ値のための第１入力ポート１０１と、第２の入力データ値のための第２入力ポート１０２と、出力データ値のための出力ポート１０３とを含んでおり、 
　第１入力ポート１０１は１６ビット幅であり、第１の入力データ値は、２の補数の整数の表記法で表記され、すなわち、第１の入力データ値は、−３２，７６８（すなわち、−２１６）から＋３２，７６７（すなわち、２１６−１）までであり、第２入力ポート１０２も同様に１６ビット幅であり、第２の入力データ値も同様に、２の補数の整数の表記法で表記されており、 
　第１の入力ポート１０１と第２の入力ポート１０２は、マルチプライヤ１１０の各入力に接続されており、マルチプライヤ１１０は、二つの値を乗算し、３２ビットのデータをプロダクトバス１１１上に発生させ、 
　プロダクトバス１１１は、加算器１２０の第１の入力に接続されており、加算器１２０は、サムバス１２１上に４０ビットの値を発生させ、サムバス１２１は、アキュムレータ・レジスタ１３０に接続されており、 
　アキュムレータ・レジスタ１３０は、最も重要な部分１３１、中間の部分１３２及びあまり重要でない部分１３３に分割され、最も重要な部分１３１は８ビット幅（すなわちビット３２からビット３５を含む。）で、中間の部分１３２は１６ビット幅（すなわちビット１６からビット３１を含む。）で、あまり重要でない部分１３３は、１６ビット幅（すなわちビット０からビット１５を含む。）であり、このように、アキュムレータ・レジスタ１３０は、４０ビット幅であり、アキュムレータ・レジスタ１３０のすべての三つの部分は、加算器の第２の入力にフィードバックされており、 
　中間の部分１３２は、出力ポート１０３に接続されており、出力ポート１０３もまた１６ビット幅であり、出力データ値は、２の補数の整数の表記法で表記されており、 
　内積を計算する時、第１の入力ポート１０１は、１６個の第１の入力データ値の第１のシーケンスに接続されており、第２の入力ポート１０２は、１６個の第２の入力データ値の第２のシーケンスに接続されており、Ｎ回の乗算及び加算のオペレーションの後には、アキュムレータ・レジスタ１３０は、最初のＮ対のデータ値についての積和を保持しており、このように、１５回の乗算及び加算のオペレーションの後には、アキュムレータ・レジスタ１３０は、最初の１５対のデータ値についての積和を保持している、 
　先読み丸めの算術オペレーションのための配置１００。」　 
　　　　　
　　　　　
第４．本願発明と引用発明の一致点・相違点
　　　　
　引用発明はマルチプライヤ１１０を備えているから、引用発明の先読み丸めの算術オペレーションのための配置１００は、本願発明の「乗算ユニット」と、「乗算のための配置」である点において一致している。
　　　
　引用発明の第１の入力ポート１０１とマルチプライヤ１１０とを接続する経路及び第２の入力ポート１０２とマルチプライヤ１１０とを接続する経路は、本願発明の「乗算ユニットによって１以上の入力オペランドを受け取る少なくとも１つの入力データ経路」と、「乗算のための配置によって１以上の入力オペランドを受け取る少なくとも１つの入力データ経路」である点で一致している。 
 　　　　　　　 
　引用発明のマルチプライヤ１１０が発生させる、プロダクトバス１１１上の３２ビットが、本願発明の「前記１以上の入力オペランドの長さの合計」に相当する。 
　引用発明の加算器１２０が発生させる、サムバス１２１上の４０ビットが、本願発明の「前記１以上の入力オペランドの長さの合計よりも大きい数のビット」に相当する。 
　マルチプライヤ１１０が発生させた結果が３２ビットであっても、乗算結果を加算して行けば加算結果が３２ビット以上になるケースは十分に予測できるから、４０ビットと３２ビットの差の８ビットは、本願発明の「更なる整数精度の提供がなければオーバーフローを生ずる可能性のある連続する累計乗算のために提供される、更なる整数精度」に相当している。 
　したがって、引用発明のマルチプライヤ１１０及び加算器１２０が、本願発明の「前記１以上の入力オペランドを受け取るよう前記少なくとも１つの入力データ経路に接続され、前記１以上の入力オペランドを用いて乗算を実行し、かつ、前記１以上の入力オペランドの長さの合計よりも大きい数のビットを含む少なくとも１つの出力を発生し、更なる整数精度の提供がなければオーバーフローを生ずる可能性のある連続する累計乗算のために、更なる整数精度を提供する、マルチプライヤ」に相当する。 
 　　　　　　　　　　 
　引用発明の４０ビット幅のサムバス１２１が、本願発明の「前記１以上の入力オペランドの長さの合計よりも大きい数のビットを含む前記マルチプライヤの出力を受け取るよう前記マルチプライヤに接続された拡張精度累計された出力データ経路」に相当する。 　　
　　　　　　　　　　
　引用発明の最も重要な部分１３１と中間の部分１３２とあまり重要でない部分１３３は、サムバス１２１を経由する、本願発明のマルチプライヤに相当するマルチプライヤ１１０及び加算器１２０からの出力を格納するから、本願発明の「拡張レジスタと上位レジスタと下位レジスタ」と、「前記拡張精度累計された出力データ経路を経由する前記マルチプライヤからの出力を格納するための」ものである点で一致している。
　また、引用発明の中間の部分１３２とあまり重要でない部分１３３は、「演算結果を格納するために使用され」ているから、本願発明の「上位レジスタと下位レジスタ」に相当する。
　さらに、引用発明の最も重要な部分１３１は、４０ビットと３２ビットの差の８ビット幅であるから、「更なる整数精度の提供がなければオーバーフローを生ずる可能性のある連続する累計乗算のために、前記上位レジスタと下位レジスタとによって用意される精度以上の更なる整数精度を提供」しており、本願発明の拡張レジスタに相当する。
　　　　　　　　　　
　引用発明のアキュムレータ・レジスタ１３０は、最も重要な部分１３１と中間の部分１３２とあまり重要でない部分１３３の三つの部分を含むから、本願発明の「前記拡張精度累計された出力データ経路に結合される拡張精度アキュムレータであって、前記拡張精度累計された出力データ経路を経由する前記マルチプライヤからの出力を格納するための、拡張レジスタと上位レジスタと下位レジスタとを含み、前記上位レジスタと下位レジスタとは、演算結果を格納するために使用され、一方、前記拡張レジスタは、更なる整数精度の提供がなければオーバーフローを生ずる可能性のある連続する累計乗算のために、前記上位レジスタと下位レジスタとによって用意される精度以上の更なる整数精度を提供する、拡張精度アキュムレータ」に相当する。 
　　　　　
　なお、本願発明に「累計乗算のために、更なる整数精度を提供する、マルチプライヤ」と記載され、「累計」とは、「部分ごとの小計を順次に加えて合計を出すこと。」であるから、本願発明のマルチプライヤは、純粋な乗算機能のみでなく、加算機能も有していると解されるので、当審は、引用発明のマルチプライヤ１１０及び加算器１２０が、本願発明の「マルチプライヤ」に相当すると理解している。 
　　　　　　　　　
　したがって、本願発明と引用発明の一致点・相違点は、次のとおりである。
　　　
［一致点］
「乗算のための配置において、
　乗算のための配置によって１以上の入力オペランドを受け取る少なくとも１つの入力データ経路と、
　前記１以上の入力オペランドを受け取るよう前記少なくとも１つの入力データ経路に接続され、前記１以上の入力オペランドを用いて乗算を実行し、かつ、前記１以上の入力オペランドの長さの合計よりも大きい数のビットを含む少なくとも１つの出力を発生し、更なる整数精度の提供がなければオーバーフローを生ずる可能性のある連続する累計乗算のために、更なる整数精度を提供する、マルチプライヤと、
　前記１以上の入力オペランドの長さの合計よりも大きい数のビットを含む前記マルチプライヤの出力を受け取るよう前記マルチプライヤに接続された拡張精度累計された出力データ経路と、
　前記拡張精度累計された出力データ経路に結合される拡張精度アキュムレータであって、前記拡張精度累計された出力データ経路を経由する前記マルチプライヤからの出力を格納するための、拡張レジスタと上位レジスタと下位レジスタとを含み、前記上位レジスタと下位レジスタとは、演算結果を格納するために使用され、一方、前記拡張レジスタは、更なる整数精度の提供がなければオーバーフローを生ずる可能性のある連続する累計乗算のために、前記上位レジスタと下位レジスタとによって用意される精度以上の更なる整数精度を提供する、拡張精度アキュムレータと
を含むことを特徴とする乗算のための配置。」である点。　
　　　　　　　
［相違点１］
　本願発明は、「乗算ユニット」であるのに対して、引用発明の先読み丸めの算術オペレーションのための配置１００をユニットにすることは、引用発明に記載されていない点。
　　　　　　　
［相違点２］
　本願発明の乗算ユニットは、「所定数のビットを格納するための少なくとも１つの汎用レジスタを持つマイクロプロセッサ内で使用される乗算ユニット」であるのに対して、引用発明の先読み丸めの算術オペレーションのための配置１００は、「所定数のビットを格納するための少なくとも１つの汎用レジスタを持つマイクロプロセッサ内で使用される」とは記載されていない点。
　　　　　　
　　　　　　　
第５．相違点についての検討
　　　　　　　　　　　　　　　　　　
［相違点１について］
　例えば、特開平１１−２４２５８４号公報の段落番号【００１５】に「乗算命令を実行するための乗算ユニット（ＭＵＬ）５２」と記載されているように、乗算命令を実行するための部分をユニット化して乗算ユニットとすることは一般的に行われていることであるから、引用発明の先読み丸めの算術オペレーションのための配置１００をユニット化して乗算ユニットとすることは、当業者が容易に想到できたことである。　
　　　　　　　　　　　　　　　　
［相違点２について］
　引用発明の積和を計算できる、先読み丸めの算術オペレーションのための配置１００を、マイクロプロセッサ内で使用することは、当業者が容易に想到できたことと認められる。また、マイクロプロセッサが、所定数のビットを格納するための少なくとも１つの汎用レジスタを持つことは、周知である。 
　　　　　　　　
　そして、本願発明の作用効果も、引用発明及び周知技術から当業者が予測できる範囲のものである。
　したがって、本願発明は、引用発明及び周知技術に基づいて、当業者が容易に発明をすることができたものである。
　　　　　
　　　　　
第６．平成２３年８月１日付けの意見書における請求人の主張について
　　　
（１）前記意見書において、請求人は、
「引用文献１（当審注：この「引用文献１」は、刊行物１と同じものを指している。）は、先読み丸めに関して乗算‐加算命令を実行し、それにより反復代数演算後の丸めが一層迅速に行われるデジタル信号プロセッサに関するものである（第１欄３０−３６行参照）。そして、引用文献１には、２つの入力ポート１０１及び１０２、３２ビット出力を有するマルチプライヤ１１０、４０ビット出力を有する加算器１２０が開示されている（第２欄１７−６３行）。しかしながら、引用文献１には、本願発明１の構成上の特徴は記載も示唆もされていない。
　即ち、引用文献１は、構成要件Ｄ『前記１以上の入力オペランドの長さの合計よりも大きい数のビットを含む前記マルチプライヤの出力を受け取るよう前記マルチプライヤに接続された拡張精度累計された出力データ経路』（下線付加）を開示も示唆もするものではない。審判殿は、加算器１２０がサムバス１２１上に４０ビットの出力を生じることを以って、引用文献１（第２欄３３−３５行）が上記構成要件Ｄを開示するものと認定されているが、サムバス１２１が、２つの１６ビット入力の組み合わせよりも大なるビット数をもつものとしても、サムバス１２１は、マルチプライヤからの出力を受け取るように接続されてはおらず、むしろ加算器１２０からの出力を受け取るようにされているものである。　　　　
　したがって、引用文献１は、マルチプライヤ出力バス１１１が３２ビットを有することを明らかに開示するものであって、この３２ビットは、前記１６ビットの長さの和であるとともに、入力オペランドの長さの和を越えるものではない。」と主張している。
　　　　　　　　　　　　　　
　上記主張は、「引用文献１のサムバス１２１は、マルチプライヤからの出力を受け取るように接続されてはおらず、むしろ加算器１２０からの出力を受け取るようにされているから、本願発明の「前記マルチプライヤの出力を受け取るよう前記マルチプライヤに接続された拡張精度累計された出力データ経路」には相当しない。」というものである。
　　　　　　　　　　　　　　　　　　　　　
　しかし、当審の認定は、引用発明のマルチプライヤ１１０単独ではなく、マルチプライヤ１１０と加算器１２０の二つで、本願発明の「マルチプライヤ」に相当するというものであるから、引用発明の加算器１２０からの出力を受け取るようにされているサムバス１２１が、本願発明の「前記マルチプライヤの出力を受け取るよう前記マルチプライヤに接続された拡張精度累計された出力データ経路」に相当するという認定に誤りはない。
　　　　　　　　　　　　　　　　
（２）前記意見書において、請求人は、
「審判官殿は、引用文献１のマルチプライヤ１１０と加算器１２０との組み合わせが本願発明１のマルチプライヤに相当すると指摘されているが、
上記のように、
　　　　　　　　　　
　しかし、意見書において上記されているのは、「引用文献１は、構成要件Ｄ「出力データ経路」を備えていない。」という指摘及びその理由であり、「引用文献１は、構成要件Ｃ「マルチプライヤ」を備えていない。」という指摘及びその理由は、上記されていない。したがって、請求人が「引用文献１のマルチプライヤ１１０と加算器１２０との組み合わせが本願発明１のマルチプライヤに相当するという指摘が、妥当なものではない。」とする理由が全く開示されていない。
　よって、請求人の主張は失当である。
　　　　　　　　　　　　　　　
（３）前記意見書において、請求人は、
「なお、加算器の出力が４０ビットであることを以って、上記ご指摘の根拠とされているようであり、補正前の請求項２の「マルチプライヤは、乗算加算の演算を提供する」との記載から上記のような誤解を生じたとも考えられるので、本補正により、「マルチプライヤ」との記載を「乗算ユニット」に修正した」と主張している。
　　　　　　　　　　　　　　　　　
　当審拒絶理由通知において補正前の請求項２に言及した理由は、補正前の請求項２に、本願のマルチプライヤが乗算だけでなく加算も行うことが分かり易く記載されていたからである。しかし、補正前の請求項２がなければ、本願発明のマルチプライヤが乗算だけでなく加算も行うことを指摘できないわけではない。本願発明には、「連続する累計乗算のために、更なる整数精度を提供する、マルチプライヤ」と記載されており、「累計」とは「部分ごとの小計を順次に加えて合計を出すこと。」であるから、補正前の請求項２がなくても、本願発明のマルチプライヤが乗算だけでなく加算も行うことは明らかである。
　　　　　　　　　　　　　　　
（４）前記意見書において、請求人は、
「また、本願発明１の構成要件Ｅ『前記拡張精度累計された出力データ経路に結合される拡張精度アキュムレータであって、前記拡張精度累計された出力データ経路を経由する前記マルチプライヤからの出力を格納するための、拡張レジスタと上位レジスタと下位レジスタとを含み、前記上位レジスタと下位レジスタとは、演算結果を格納するために使用され、一方、前記
拡張レジスタは、更なる整数精度の提供がなければオーバーフローを生ずる可能性のある連続する累計乗算のために、前記上位レジスタと下位レジスタとによって用意される精度以上の更なる整数精度を提供する
　　　　　　　　　　　　　　　
　引用発明の第１の入力データ値は１６ビットであり、第２の入力データ値も１６ビットである。したがって、第１の入力データ値と第２の入力データ値の乗算結果は、３２ビットである。この３２ビットの乗算結果は、１６ビット幅の中間の部分１３２とあまり重要でない部分１３３に格納できる。しかし、加算器１２０により乗算結果を足し込んでいるから、いずれオーバーフローする可能性があることは明らかである。よって、最も重要な部分１３１は、「更なる整数精度の提供がなければオーバーフローを生ずる可能性のある連続する累計乗算のために、前記上位レジスタと下位レジスタとによって用意される精度以上の更なる整数精度を提供する拡張レジスタ」に相当している。
　　　　　　　
　　　　　　　
第７．むすび
　以上のとおり、本願の請求項１に係る発明は、刊行物１に記載された発明及び周知技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　したがって、本願のその余の請求項に係る発明について検討するまでもなく、本願は拒絶されるべきものである。
　よって、結論のとおり審決する。