【手続補正書】
【提出日】平成18年7月11日(2006.7.11)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】    【請求項１】シリコンを含む材料の層を堆積する方法において：  ガス抜き可能なチャンバの中に基板を提供するステップであって、前記基板は、ガラス板を含む、前記ステップと；  前記基板から間隔を置いてあるチャンバの中に、半導体シリコンを備えるターゲットを提供するステップと；  ガス・プラズマで前記ターゲットをスパッタリングするステップと；  前記スパッタリングするステップが半導体シリコン材料として前記膜を堆積する場合、前記基板表面上にシリコン含有材料の膜を形成するようにアスペクト比を有するコリメータを使用して、スパッタリングされた粒子の軌道を前記基板の表面に視準するステップと；を備える、前記方法。     【請求項２】シリコンを含む材料の層を堆積する方法において：  ガス抜き可能なチャンバの中に基板を提供するステップと；  前記基板から間隔を置いてある前記チャンバの中に、シリコンを備えるターゲットを提供するステップと；  ガス・プラズマで前記ターゲットをスパッタリングするステップと；  前記基板表面上にシリコン含有材料の膜を形成するようにアスペクト比を有するコリメータを使用して、スパッタリングされた粒子の軌道を前記基板の表面に視準するステップと；  スパッタリングされた材料の近傍にドーパントのガス供給を提供するステップと；を備える、前記方法。    【請求項３】シリコンを含む材料の層を堆積する方法において：  ガス抜き可能なチャンバ内に基板を提供するステップと；  前記ターゲットがドーパントを含む半導体シリコンベースの材料である場合、前記基板から間隔を置いてあるチャンバの中に、半導体シリコンを備えるターゲットを提供するステップと；  ガス・プラズマで前記ターゲットにスパッタリングするステップと；  前記スパッタリングするステップが半導体シリコン材料として前記膜を堆積する場合、前記基板表面上にシリコン含有材料の膜を形成するようにアスペクト比を有するコリメータを使用して、スパッタリングされた粒子の軌道を前記基板の表面に視準するステップと；を備える、前記方法。    【請求項４】誘電体材料の層を堆積する方法において：  ガス抜き可能なチャンバの中に基板を提供するステップと；  前記基板から間隔を置いてある前記チャンバの中に、シリコンベースのターゲット材料を備えるターゲットを提供するステップと；  ガス・プラズマで前記ターゲット材料をスパッタリングするステップと；  前記スパッタリングされたターゲット材料の近傍で反応ガスを提供するステップと；  前記基板表面上に誘電体材料の膜を形成するようにアスペクト比を有するコリメータを使用して、スパッタリングされた粒子の軌道を前記基板の表面に視準するステップと；  所定電位で前記コリメータを保持することにより、電気的に荷電されたプラズマ粒子から前記基板を分離するステップであって、前記基板上に形成された前記誘電体の層は、１×１０11／ｃｍ2未満の補足電荷密度を有する、前記ステップと；を備える、前記方法。    【請求項５】前記誘電体の層は、約１００ｎｍ未満の厚みを有する、請求項４に記載の方法。    【請求項６】電気的に荷電されたプラズマ粒子から前記基板を分離するステップを更に備える、請求項５に記載の方法。    【請求項７】前記基板を分離するステップは、前記コリメータを接地する工程を含む、請求項６に記載の方法。    【請求項８】視準されたスパッタリングによって形成された膜内の電荷欠陥の生成が減るように、電気的に荷電されたプラズマ粒子から前記基板を分離するステップを更に備える、請求項５に記載の方法。    【請求項９】前記誘電材材料は、酸化シリコンを備える、請求項５に記載の方法。    【請求項１０】光学薄膜を形成する誘電体材料の層を堆積する方法において：  ガス抜き可能なチャンバの中に基板を提供するステップと；  前記基板から間隔を置いてある前記チャンバの中にターゲット材料を提供するステップと；  ガス・プラズマでターゲット材料をスパッタリングするステップと；  前記スパッタリングされたターゲット材料の近傍で反応ガスを提供するステップと；  前記光学薄膜を形成する誘電体材料を前記基板表面上に形成するように前記基板の主な表面に直交する軸に沿って伸びる複数のホールを有するコリメータを使用して、前記基板の表面にスパッタされた粒子の軌道を視準するステップと；を備える、前記方法。    【請求項１１】前記誘電体材料は、窒化シリコン及び酸化シリコンから成る群から選択されるシリコン化合物を備える、請求項１０に記載の方法。    【請求項１２】電気的に活性である接合を有する動作可能な電子装置を製造する方法において：  水平に延びる半導体層を形成するステップと、水平に延びる誘電体層を垂直構造内に形成するステップであって、前記垂直構造は、これらの間に水平に延びるインターフェイスを備え、少なくとも前記半導体層は、視準、スパッタリングにより形成され、前記半導体層及び前記誘電体層は、垂直に隣接して配置され、前記水平に延びるインターフェイスにわたり前記実施可能な電子装置の電気的に活性である接合を形成するように互いに接触する、前記ステップと；を備える、前記方法。    【請求項１３】前記半導体層を形成するステップは：  ガス・プラズマで半導体材料のターゲットをスパッタリングする工程と；  前記半導体材料の膜を形成するようにアスペクト比を有するコリメータを使用して基板に、スパッタリングされた半導体材料粒子の軌道を視準する工程と；を備える、請求項１２に記載の方法。    【請求項１４】電気的に活性である接合を有する動作可能な電子装置を製造する方法において：  半導体層を形成し垂直構造内で誘電体層を形成するステップであって、少なくとも前記半導体層は、視準スパッタリングにより形成され、前記半導体層及び誘電体層は、垂直に隣接して配置され、前記動作可能な電子装置の前記電気的に活性である接合を形成するように互いに接触する、前記ステップを備え、前記誘電体層を形成するステップは：  ガス・プラズマでターゲット材料をスパッタリングする工程と；  前記スパッタリングされた材料の近傍で反応ガスを提供する工程と；  前記電子装置が製造される前記基板の主要面に直交する各軸に沿って貫通して延びる複数のホールを有するコリメータを使用して基板に、スパッタリングされた粒子の軌道を視準する工程と；を含む、前記ステップと；を備える、前記方法。    【請求項１５】トランジスタを製造する方法において：  ガス・プラズマで半導体材料のターゲットを��パッタリングするステップと；  半導体材料の層を形成するように第１アスペクト比を有する第１コリメータを使用して基板に、スパッタリングされた半導体材料粒子の軌道を視準するステップと；  視準スパッタリングを使用して前記半導体層に隣接して誘電体層を形成するステップと；を備え、  前記半導体層と誘電体層との間のインターフェイスが、前記トランジスタの電気的に活性である接合を形成する、前記方法。    【請求項１６】前記誘電体層を形成するステップは：  ガス・プラズマでターゲット材料をスパッタリングする工程と；  前記スパッタリングされたターゲット材料の近傍で反応ガスを提供する工程と；  誘電体材料を前記基板の表面に形成するように第２アスペクト比を有する第２コリメータを使用して、前記基板の表面に、スパッタリングされた材料粒子の軌道を視準する工程と；を含む、請求項１５に記載の方法。    【請求項１７】視準されたスパッタリングを使用して前記トランジスタの為に、ドープされた半導体ソース領域とドレイン領域を形成するステップを更に含む、請求項１５に記載の方法。    【請求項１８】電気的に活性である接合を有する動作可能な電子装置を製造する方法において：  第１導電型のドープされた半導体層と真性の半導体層を垂直構造内に形成するステップであって、前記真性の層およびドープされた層のうち少なくとも一つは、視準スパッタリングを使用して形成され、前記真性の層およびドープされた層は、垂直に隣接して配置され、これらの間に前記動作可能な電子装置の電気的に活性である接合を形成する為に互いに接触している、前記ステップと；を備える、前記方法。    【請求項１９】真性の半導体層を形成するステップは：  ガス・プラズマで半導体材料のターゲットをスパッタリングする工程と；  前記半導体材料の膜を形成するようにアスペクト比を有するコリメータを使用して基板に、スパッタリングされた半導体材料粒子の軌道を視準する工程と；を含む、請求項１８に記載の方法。    【請求項２０】電気的に活性である電子装置を製造する方法において、第１導電型のドープされた半導体層と真性半導体層を垂直構造内に形成するステップであって、前記真性の層とドープされた層のうち少なくとも一つは、視準スパッタリングを使用して形成され、前記真性の層とドープされた層は、互いに垂直に隣接して配置され、これらの間に電気的に活性である接合を形成するステップを備え、ドープされた半導体層を形成するステップは：  ガス・プラズマで、ドープされた半導体材料のターゲットをスパッタリングする工程と；  前記ドープされた半導体材料の膜を形成するようにアスペクト比を有するコリメータを使用して基板に、スパッタリングされたドープされた半導体材料粒子の軌道を視準する工程と；を含む、前記方法。    【請求項２１】電気的に活性である電子装置を製造する方法において、第１導電型のドープされた半導体層と真性半導体層を垂直構造内に形成するステップであって、前記真性の層とドープされた層のうち少なくとも一つは、視準スパッタリングを使用して形成され、前記真性の層とドープされた層は、互いに垂直に隣接して配置され、これらの間に電気的に活性である接合を形成するステップを備え、ドープされ���半導体層を形成するステップは：  ガス・プラズマで、ドープされた半導体材料のターゲットをスパッタリングする工程と；  前記スパッタリングされた半導体材料の近傍でドーパントのガス供給を提供する工程と；  前記ドープされた半導体材料の膜を形成するようにアスペクト比を有するコリメータを使用して基板に、スパッタリングされた半導体材料粒子の軌道を視準する工程と；を含む、前記方法。    【請求項２２】光を放出又は検出する為の光電子装置を製造する方法において：  真性半導体層を形成するステップと；  前記真性半導体層の１つの側上に第１導電型の第１半導体層を形成するステップと；  前記真性半導体層の第２の側上に第１導電型とは反対の第２導電型の第２半導体層を形成するステップと；を備え、  前記第1半導体層と前記真性の層の間にあるインターフェイスが、前記光電子装置の第１の、電気的に活性がある接合を形成し、前記真性層と前記第２半導体層の間にあるインターフェイスが、前記光電子装置の第２の、電気的に活性がある接合を形成し、前記真性半導体層と、前記第１半導体層と前記第２半導体層の少なくとも１つが視準スパッタリングを使用して形成される、前記方法。    【請求項２３】真性半導体層を形成するステップは：  ガス・プラズマで真性半導体材料のターゲットをスパッタリングする工程と；  前記半導体材料の膜を形成するようにアスペクト比を有するコリメータを使用して基板に、スパッタリングされた半導体粒子の軌道を視準する工程と；を含む、請求項２２に記載の方法。    【請求項２４】前記第１導電型の前記第１半導体層を形成するステップは：  ガス・プラズマで前記第１導電型の半導体材料のターゲットをスパッタリングする工程と；  半導体材料の膜を形成するようにアスペクト比を有するコリメータを使用して基板に、前記スパッタリングされた半導体材料の粒子の軌道を視準する工程と；を含む、請求項２２に記載の方法。    【請求項２５】前記第１導電型の第１半導体層を形成するステップは：  ガス・プラズマで真性半導体材料のターゲットをスパッタリングする工程と；  前記スパッタリングされた半導体材料の近傍でドーパントのガス供給を提供する工程と；  ドープされた半導体材料を形成するようにアスペクト比を有するコリメータを使用して基板に、スパッタリングされた半導体材料の粒子の軌道を視準する工程と；を含む、請求項２２に記載の方法。    【請求項２６】フラットパネルディスプレイを形成する方法であって：  ガラス板を含む基板を供給するステップと；  視準スパッタリングにより前記基板の表面上に第1誘電体層を形成するステップと；  第１誘電体層の選択領域上に第２誘電体層を形成するステップであって、前記第２誘電体層を含む領域が画素領域を形成し、第２誘電体がない領域が非画素領域を形成する、前記ステップと；  前記画素領域上にメモリー装置を形成するステップと；  前記第１誘電体層上に高いトランスコンダクタンス装置を形成するステップと；を含む、方法。    【請求項２７】前記第２誘電体層を形成するステップが、視準スパッタリングにより第２誘電体層を形成する工程を含む、請求項２６に記載の方法。    【請求項２８】メモリー装置を形成するステップが、画素領域上にトラ��ジスタを形成する工程を含み、  また、トランジスタを形成するステップが、視準スパッタリングにより誘電体層に隣接して半導体層を形成し、前記トランジスタの電気的に活性がある接合を形成する工程を含む、請求項２６に記載の方法。    【請求項２９】半導体層を形成するステップが：   ガス・プラズマにより半導体材料のターゲットをスパッタリングする工程と；  半導体材料の層が形成されるようにアスペクト比を有するコリメータを使用して基板に向かって、スパッタリングされた半導体材料粒子の軌道を視準する工程と；を含む、請求項２８に記載の方法。    【請求項３０】前記第１誘電体層は、窒化シリコン及び酸化シリコンから成る群から選択されたシリコン含有誘電体を備える、請求項２６に記載の方法。    【請求項３１】光を放出または検出する装置であって、前記装置は：   真性半導体層と；  真性半導体層の１つの側に隣接して配置され、第１の電気的に活性である接合を形成する、第１の導電型の第１半導体層と；  前記真性半導体層の第２の側上に配置される前記第１の導電型の反対側にあり、第２の電気的に活性である接合を形成する、第２の導電型の第２半導体層と；を備え、  前記真性半導体層、前記第１半導体層、前記第２半導体層の少なくとも１つが視準スパッタリングを使用して形成される、装置。    【請求項３２】前記真性半導体層が視準スパッタリングにより形成され、また非晶質材料を含む、請求項３１に記載の装置。    【請求項３３】前記第１半導体層と第２半導体層が視準スパッタリングにより形成され、また多結晶性材料を含む、請求項３１に記載の装置。    【請求項３４】前記装置は、太陽電池である、請求項１に記載の装置。    【請求項３５】スパッタリング用チャンバであって：  真空チャンバと；  前記チャンバに密封されたシリコンスパッタリングターゲットと；  スパッタリングで被覆される基板を保持する為の支持体と；  前記ターゲットと前記支持体との間に配置されたコリメータと；を備える、前記チャンバ。    【請求項３６】反応性スパッタリングを促進する為に前記真空チャンバに接続された反応性ガス源を更に備える、請求項３５に記載のスパッタリング用チャンバ。    【請求項３７】前記コリメータは、接地されている、請求項３５に記載のスパッタリング用チャンバ。    【請求項３８】前記支持体は、ガラス板を支持するように構成されている、請求項３５に記載のスパッタリング用チャンバ。    【請求項３９】前記支持体は、ディスプレイ用フラットパネルを支持するように構成されている、請求項３５に記載のスパッタリング用チャンバ。