【事件の表示】
　特願２００５−１５０９４８「半導体装置」拒絶査定不服審判事件〔平成１８年１２月７日出願公開、特開２００６−３３１４９７〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯
　本願は、平成１７年５月２４日の特許出願であって、平成２２年３月８日付けの拒絶理由通知に対して同年５月７日に意見書及び手続補正書が提出されたが、同年５月２６日付けで拒絶査定がなされ、それに対して、同年８月１８日に拒絶査定不服審判が請求されたものである。
　
第２．本願発明
　本願の請求項１〜１１に係る発明は、平成２２年５月７日に提出された手続補正書により補正された明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項１〜１１に記載されている事項により特定されるとおりのものであり、そのうちの請求項１に係る発明（以下「本願発明」という。）は、請求項１に記載されている事項により特定される次のとおりのものである。
　「【請求項１】
　多数のメモリセルを備え当該メモリセルに設定されるしきい値電圧を低電圧分布内もしくは当該低電圧分布よりも電圧が高い高電圧分布内に保持しデータを不揮発的に記憶可能に構成された不揮発性メモリを備えた半導体装置において、
　前記低電圧分布および前記高電圧分布間に設定される基準電圧よりも低電圧で且つ前記低電圧分布よりも高電圧となる低電圧側ベリファイ電圧と前記メモリセルのしきい値電圧とを比較する低電圧側比較手段と、
　前記基準電圧よりも高電圧で且つ前記高電圧分布よりも低電圧となる高電圧側ベリファイ電圧と前記メモリセルのしきい値電圧とを比較する高電圧側比較手段と、
　前記メモリセルのしきい値電圧と前記基準電圧とを比較する基準電圧比較手段と、
　前記メモリセルのしきい値電圧が前記高電圧側比較手段により高電圧側ベリファイ電圧よりも高いと検出されたときで且つ前記低電圧側比較手段により低電圧側ベリファイ電圧よりも高いと検出されたときには正常と判定し、または、前記メモリセルのしきい値電圧が前記高電圧側比較手段により高電圧側ベリファイ電圧よりも低いと検出されたときで且つ前記低電圧側比較手段により低電圧側ベリファイ電圧よりも低いと検出されたときには正常と判定する判定手段と、
　前記高電圧側比較手段により前記メモリセルのしきい値電圧が前記高電圧側ベリファイ電圧以下に検出されると共に前記低電圧側比較手段により前記メモリセルのしきい値電圧が前記低電圧側ベリファイ電圧以上に検出され前記判定手段により正常と判定されない場合には、前記基準電圧比較手段により前記メモリセルのしきい値電圧が前記基準電圧よりも高いか低いかの判定を行い前記基準電圧以上の場合には前記メモリセルのしきい値電圧を前記高電圧分布内に調整してリフレッシュすると共に前記基準電圧より低い場合には前記メモリセルのしきい値電圧を前記低電圧分布内に調整してリフレッシュするリフレッシュ手段とを備えたことを特徴とする半導体装置。」
　
第３．引用刊行物に記載された発明
１．本願の出願前に日本国内において頒布され、原査定の根拠となった拒絶の理由において引用された刊行物である特開２００２−２３０９８４号（以下「引用例」という。）には、図１〜５と共に、次の記載がある（ここにおいて、下線は当合議体が付加したものである。以下同じ。）。
　
ａ．「【０００１】
【発明の属する技術分野】
本発明は、一般に半導体記憶装置に関し、詳しくはデータの書き込み及び消去が可能な不揮発性半導体記憶装置に関する
【０００２】
【従来の技術】電気的にデータの書き込み及び消去が可能な不揮発性半導体記憶装置においては、読み出し動作或いは書き込み動作を実行する度に、アクセスされるメモリセルと同一のワード線に接続されるメモリセルはディスターブを受ける。例えば、読み出し動作においては、ワード線が活性化されて所定の電位に設定される。この読み出し動作時のワード線の活性化電圧は、プログラム動作時にワード線に印加される高電圧に比較して低い電圧ではあるが、プログラム動作と同様の影響をメモリセルに与え、若干ではあるがフローティングゲートに電荷が注入される可能性がある。また書き込み・消去動作を繰り返すことで、不揮発性半導体記憶装置においては酸化膜の劣化が生じる。
【０００３】
【発明が解決しようとする課題】こうした理由のために不揮発性半導体記憶装置においては、フローティングゲートから電荷が漏れてしまうチャージロスやフローティングゲートに電荷が蓄積するチャージゲインが発生し、記憶データが変化してしまうことがある。従来の不揮発性半導体記憶装置において、このようにして生じるデータ変化は、データ変化が発生したメモリセルからデータを読み出した段階で初めて判明する。
【０００４】
以上を鑑みて、本発明は、フローティングゲートにチャージロスやチャージゲインが発生しても、データ変化を防ぐことが可能な不揮発性半導体記憶装置を提供することを目的とする
　
ｂ．「【００１０】
【発明の実施の形態】以下に、本発明の実施例を、添付の図面を用いて詳細に説明する。
【００１１】
図１は、本発明による不揮発性半導体記憶装置の構成を示すブロック図である
【００１２】図１の不揮発性半導体記憶装置１０は、コマンド制御回路２０、入出力バッファ２１、アドレスバッファ２２、ローデコーダ２３、コラムデコーダ２４、メモリセルアレイ２５、センスアンプ２６、リファレンスレベル発生回路２７、ラッチ２８、比較器２９、及び高電圧発生回路３０を含む。
【００１３】コマンド制御回路２０は、入出力バッファ２１を介して制御信号及びコマンドを外部から受け取り、コマンドレジスタとしてコマンドを格納する。コマンド制御回路２０は更に、制御信号及びコマンドに基づいてステートマシンとして動作して、不揮発性半導体記憶装置１０の各部の動作を制御する。」
　
ｃ．「【００１５】
メモリセルアレイ２５は、メモリセルの配列、ワード線、ビット線等を含み、各メモリセルに情報を記憶する。
プログラム或いはイレーズ時には、コマンド制御回路２０の制御の下に高電圧発生回路３０で電圧を発生して、メモリセルアレイ２５のワード線及びビット線をそれぞれの動作に応じた適当な電位に設定する。これによって、メモリセルに対する電荷注入或いは電荷抜き取りの動作を実行する
【００１６】
センスアンプ２６は、コラムデコーダ２４を介してメモリセルアレイ２５から供給されたデータのレベルを、リファレンスレベル発生回路２７から供給される読み出し基準レベル（Ｒｅａｄ　Ｌｅｖｅｌ）と比較することで、データが０であるか１であるかの判定を行う。判定結果は読み出しデータとして、入出力バッファ２１から装置外部に供給される。またプログラム動作及びイレーズ動作に伴うベリファイ動作は、コラムデコーダ２４を介してメモリセルアレイ２５から供給されたデータのレベルを、リファレンスレベル発生回路２７から供給される基準レベル（ＰＧＭＶ　Ｌｅｖｅｌ或いはＥＲＳＶ　Ｌｅｖｅｌ）と比較することで行われる。
　
ｄ．「【００１８】図２は、本発明による不揮発性半導体記憶装置の動作原理を説明するための図である。
【００１９】
図２は、読み出し動作時及びベリファイ動作時にセンスアンプ２６が比較する電圧を示す。まずプログラム動作を行うときには、センスアンプ２６は、メモリセルアレイ２５中のプログラムしたメモリセルからのデータを、点線で示されるプログラムベリファイ用の参照電位（ＰＧＭＶ　Ｌｅｖｅｌ）と比較して、ベリファイ動作を実行する。メモリセルのデータがプログラムベリファイ用の参照電位よりも高い電位を示すと、このメモリセルは確実にプログラムされたものと判断される。メモリセルのデータがプログラムベリファイ用の参照電位よりも低い電位を示した場合には、再度プログラム動作を実行してプログラムベリファイし、充分に電荷がメモリセルに蓄えられるまでこれを繰り返す。これによってプログラム状態のメモリセルのデータは、図中でプログラム状態（Ｐｒｏｇｒａｍ　Ｓｔａｔｅ）として示される程度の電位を示すようにプログラムされる。
【００２０】
イレーズ動作を実行するときは、センスアンプ２６は、メモリセルアレイ２５中のイレーズしたメモリセルからのデータを、点線で示されるイレーズベリファイ用の参照電位（ＥＲＳＶ　Ｌｅｖｅｌ）と比較して、ベリファイ動作を実行する。メモリセルのデータがイレーズベリファイ用の参照電位よりも低い電位を示すと、このメモリセルは確実にイレーズされたものと判断される。メモリセルのデータがイレーズベリファイ用の参照電位よりも高い電位を示した場合には、再度イレーズ動作を実行してイレーズベリファイし、充分にメモリセルから電荷が除去されるまでこれを繰り返す。これによってイレーズ状態のメモリセルのデータは、図中でイレーズ状態（Ｅｒａｓｅ　Ｓｔａｔｅ）として示される程度の電位を示すように設定される。
　
ｅ．「【００２１】
通常の読み出し動作では、メモリセルが上記のようにプログラム或いはイレーズされた後に、そのメモリセルに対する読み出しが実行されると、センスアンプ２６はメモリセルアレイ２５からの読み出しデータを、読み出し動作用の参照電位（Ｒｅａｄ　Ｌｅｖｅｌ）と比較する。読み出しデータが参照電位（Ｒｅａｄ　Ｌｅｖｅｌ）より高い電位を示した場合にはプログラム状態と判断し、読み出しデータが参照電位（Ｒｅａｄ　Ｌｅｖｅｌ）より低い電位を示した場合にはイレーズ状態と判断する
【００２２】
本発明においては、データ変化が生じているか否かを判定するために、データ判定用の読み出し動作を実行することが出来る。このデータ判定用の読み出し動作においては、まずメモリセルアレイ２５からデータを読み出す。読み出したデータがプログラム状態と判断される場合には、更にプログラムベリファイ用の参照電位（ＰＧＭＶ　Ｌｅｖｅｌ）と比較して、ベリファイ動作を実行する。また読み出したデータがイレーズ状態と判断される場合には、更にイレーズベリファイ用の参照電位（ＥＲＳＶ　Ｌｅｖｅｌ）と比較して、ベリファイ動作を実行する
【００２３】
このように、本発明におけるデータ判定用読み出し動作においては、通常の読み出し動作時の参照電位（Ｒｅａｄ　Ｌｅｖｅｌ）よりも厳しい条件を用いて、プログラム状態或いはイレーズ状態の判定を行う
【００２４】
即ち、本来プログラム状態であるべきメモリセルでチャージロスが発生すると、図２において下向きの矢印で示されるように読み出しデータの電位が徐々に下降して、読み出し動作時の参照電位（Ｒｅａｄ　Ｌｅｖｅｌ）に近づいていく。この読み出し動作時の参照電位（Ｒｅａｄ　Ｌｅｖｅｌ）よりもデータ電位が低くなると、データ変化が発生したことになる。しかし本発明においては、データ判定用読み出し動作を実行し、プログラムベリファイ用の参照電位（ＰＧＭＶ　Ｌｅｖｅｌ）と読み出しデータの電位とを比較することで、データ変化が発生する以前の段階で、データ変化が発生しつつあることを検出することが出来る
【００２５】
同様に本来イレーズ状態であるべきメモリセルでチャージゲインが発生すると、図２において上向きの矢印で示されるように読み出しデータの電位が徐々に上昇して、読み出し動作時の参照電位（Ｒｅａｄ　Ｌｅｖｅｌ）に近づいていく。この読み出し動作時の参照電位（Ｒｅａｄ　Ｌｅｖｅｌ）よりもデータ電位が高くなると、データ変化が発生したことになる。しかし本発明においては、データ判定用読み出し動作を実行し、イレーズベリファイ用の参照電位（ＥＲＳＶ　Ｌｅｖｅｌ）と読み出しデータの電位とを比較することで、データ変化が発生する以前の段階で、データ変化が発生しつつあることを検出することが出来る。
　
ｆ．「【００２６】図１を再び参照して、上記データ判定用読み出し動作を説明する。この動作は、コマンド制御回路２０によって制御される。
【００２７】
データ判定用読み出し動作においては、まず始めに通常の読み出し動作を実行する。次に、この読み出し動作で読み出されたデータを、センスアンプ２６からラッチ２８に転送する。このラッチ２８のデータはリファレンスレベル発生回路２７に供給され、データがプログラム状態のデータである場合には、リファレンスレベル発生回路２７はプログラムベリファイ用の参照電位（ＰＧＭＶ　Ｌｅｖｅｌ）を発生する。またラッチ２８からのデータがイレーズ状態の場合には、リファレンスレベル発生回路２７はイレーズベリファイ用の参照電位（ＥＲＳＶ　Ｌｅｖｅｌ）を発生する。リファレンスレベル発生回路２７が発生した参照電位は、センスアンプ２６に供給される。センスアンプ２６は、リファレンスレベル発生回路２７から供給された参照電位を用いて、メモリセルアレイ２５から読み出したデータに対する新たなデータ判定を行う。比較器２９は、ラッチ２８に保持される最初の判定結果のデータと、センスアンプ２６が新たに判定した結果のデータとを比較する。この比較結果は、例えば比較器２９から装置外部に供給されて良い。またこの比較結果は、データの再書き込みや書き換えのための内部制御信号として使用してよい
【００２８】
このようにして比較器２９が供給する比較結果は、最初の判定結果のデータと二回目の判定結果のデータとが同一の場合には、読み出したデータにはデータ変化の兆候がないとして、パスの判定結果を示すことになる。また、最初の判定結果のデータと二回目の判定結果のデータとが異なる場合には、読み出したデータには既にデータ変化が始まっているとして、フェイルの判定結果を示すことになる。
　
ｇ．「【００３８】
図４は、プログラム状態の判定結果がフェイルの場合にデータ再書き込みを実行する処理のフローチャートである
【００３９】
ステップＳＴ１で、通常の読み出し動作を実行する
【００４０】
ステップＳＴ２で、読み出したデータに対するプログラムベリファイ或いはイレーズベリファイを実行する。このフローチャートには、プログラムベリファイが実行される本来プログラム状態であるメモリセルに対する処理のみが示されているので、図４のステップＳＴ２には、簡単のためプログラムベリファイ動作だけが示されている
【００４１】
ステップＳＴ３で、読み出し動作でのデータ判定結果とベリファイ動作でのデータ判定結果とが、一致するか否かを判定する。一致する場合（審決注：「一致しない場合」の誤記）にはステップＳＴ４に進み、一致しない場合（審決注：「一致する場合」の誤記）にはステップＳＴ５に進む
【００４２】
ステップＳＴ４で、判定がフェイルしたアドレスに対する再書き込み処理を実行する。即ち、フェイルしたアドレスに対してプログラム動作を実行する
【００４３】
ステップＳＴ５で、判定結果がパスであることを示す信号を装置外部に出力して処理を終了する
【００４４】
上記のようにして、本発明においては、まず通常の読み出し動作を実行して読み出し動作用の参照電位を用いて第一回目のデータ判定を行い、更に通常の読み出し動作用の参照電位よりも厳しい条件としてプログラムベリファイ用の参照電位或いはイレーズベリファイ用の参照電位を用いて第２回目のデータ判定を行う。プログラムベリファイの結果、第一回目のデータ判定結果と第２回目のデータ判定結果とが異なる場合には、データ変化が始まっているとして、フェイルしたアドレスに対するデータの再書き込み処理を実行する
　
ｈ．「【００４５】
図５は、イレーズ状態の判定結果がフェイルの場合にデータ消去・再書き込みを実行する処理のフローチャートである
【００４６】
ステップＳＴ１で、通常の読み出し動作を実行する
【００４７】
ステップＳＴ２で、読み出したデータに対するプログラムベリファイ或いはイレーズベリファイを実行する。このフローチャートには、イレーズベリファイが実行される本来イレーズ状態であるメモリセルに対する処理のみが示されているので、図５のステップＳＴ２には、簡単のためイレーズベリファイ動作だけが示されている
【００４８】
ステップＳＴ３で、読み出し動作でのデータ判定結果とベリファイ動作でのデータ判定結果とが、一致するか否かを判定する。一致する場合（審決注：「一致しない場合」の誤記）にはステップＳＴ４に進み、一致しない場合（審決注：「一致する場合」の誤記）にはステップＳＴ７に進む
【００４９】
ステップＳＴ４で、フェイルしたアドレスを含む最小イレーズ単位（ブロック）のデータを、データ格納領域のブロックに移動する
【００５０】
ステップＳＴ５で、フェイルしたアドレスを含むブロックのデータを消去する
【００５１】
ステップＳＴ６で、フェイルしたアドレスを含む消去されたブロックに対して、データ格納領域のブロックのデータを書き込むことで、退避されたデータを元のブロックに戻し、これによって再書き込み処理を実行する
【００５２】
ステップＳＴ７で、判定結果がパスであることを示す信号を装置外部に出力して処理を終了する
（途中略）
【００５５】
上記のようにして、本発明においては、まず通常の読み出し動作を実行して読み出し動作用の参照電位を用いて第一回目のデータ判定を行い、更に通常の読み出し動作用の参照電位よりも厳しい条件としてプログラムベリファイ用の参照電位或いはイレーズベリファイ用の参照電位を用いて第２回目のデータ判定を行う。イレーズベリファイの結果、第一回目のデータ判定結果と第２回目のデータ判定結果とが異なる場合には、データ変化が始まっているとして、フェイルしたアドレスを含むブロックに対するデータ消去・再書き込み処理を実行する
　
２．ここにおいて、引用例の００１０段落以降に「発明の実施の形態」として記載された「不揮発性半導体記憶装置」のうち、００３８段落〜００５５段落並びに図４及び５に記載されたもの（以下「引用例の不揮発性半導体記憶装置」という。）に注目すると、引用例の不揮発性半導体記憶装置が多数の「メモリセル」を備えていることは、図１等の記載から明らかである。
　そして、００１５段落及び００１８段落〜００２０段落、並びに図２の記載から、引用例の不揮発性半導体記憶装置における各「メモリセル」のしきい値電圧が、イレーズ時に、図２の「Ｅｒａｓｅ　Ｓｔａｔｅ」と記載された低い電圧の範囲（以下「低い電圧の範囲」という。）内となり、プログラム時に、図２の「Ｐｒｏｇｒａｍ　Ｓｔａｔｅ」と記載された高い電圧の範囲（以下「高い電圧の範囲」という。）内となることは当業者にとって明らかである。
　
３．００２１段落の「通常の読み出し動作では、メモリセルが上記のようにプログラム或いはイレーズされた後に、そのメモリセルに対する読み出しが実行されると、センスアンプ２６はメモリセルアレイ２５からの読み出しデータを、読み出し動作用の参照電位（Ｒｅａｄ　Ｌｅｖｅｌ）と比較する。」という記載及び図２の記載を参酌しつつ、００３９段落及び００４６段落の「ステップＳＴ１で、通常の読み出し動作を実行する。」という記載を解釈すると、引用例の不揮発性半導体記憶装置は、「高い電圧の範囲」及び「低い電圧の範囲」の間に「読み出し動作用の参照電位」が設定されていて、「メモリセル」のしきい値電圧と、「読み出し動作用の参照電位」とを比較する手段（以下「読み出し手段」という。）を備えていることが明らかである。
　
４．００２５段落の「同様に本来イレーズ状態であるべきメモリセルでチャージゲインが発生すると、図２において上向きの矢印で示されるように読み出しデータの電位が徐々に上昇して、読み出し動作時の参照電位（Ｒｅａｄ　Ｌｅｖｅｌ）に近づいていく。この読み出し動作時の参照電位（Ｒｅａｄ　Ｌｅｖｅｌ）よりもデータ電位が高くなると、データ変化が発生したことになる。しかし本発明においては、データ判定用読み出し動作を実行し、イレーズベリファイ用の参照電位（ＥＲＳＶ　Ｌｅｖｅｌ）と読み出しデータの電位とを比較することで、データ変化が発生する以前の段階で、データ変化が発生しつつあることを検出することが出来る。」という記載、及び図２の記載を参酌しつつ、００４７段落の記載を解釈すると、引用例の不揮発性半導体記憶装置は、「読み出し基準レベル」よりも低電圧で、かつ、「低い電圧の範囲」よりも高電圧となる「イレーズベリファイ用の参照電位」が設定され、「メモリセル」のしきい値電圧と、当該「イレーズベリファイ用の参照電位」とを比較する手段（以下「イレーズベリファイ手段」という。）を備えていることが明らかである。
　
５．同様にして、００２４段落の「即ち、本来プログラム状態であるべきメモリセルでチャージロスが発生すると、図２において下向きの矢印で示されるように読み出しデータの電位が徐々に下降して、読み出し動作時の参照電位（Ｒｅａｄ　Ｌｅｖｅｌ）に近づいていく。この読み出し動作時の参照電位（Ｒｅａｄ　Ｌｅｖｅｌ）よりもデータ電位が低くなると、データ変化が発生したことになる。しかし本発明においては、データ判定用読み出し動作を実行し、プログラムベリファイ用の参照電位（ＰＧＭＶ　Ｌｅｖｅｌ）と読み出しデータの電位とを比較することで、データ変化が発生する以前の段階で、データ変化が発生しつつあることを検出することが出来る。」という記載、及び図２の記載を参酌しつつ、００４０段落の記載を解釈すると、引用例の不揮発性半導体記憶装置は、「読み出し基準レベル」よりも高電圧で、かつ、「高い電圧の範囲」よりも低電圧となる「プログラムベリファイ用の参照電位」が設定され、「メモリセル」のしきい値電圧と、当該「プログラムベリファイ用の参照電位」とを比較する手段（以下「プログラムベリファイ手段」という。）を備えていることも明らかである。
　
６．００４０段落〜００４３段落及び００４７段落〜００５２段落の記載並びに００２７段落〜００２８段落の記載を合わせて解釈すると、引用例の不揮発性半導体記憶装置は、「読み出し手段」による判定結果と、「プログラムベリファイ手段」又は「イレーズベリファイ手段」による判定結果とが一致した場合に、「データ変化」が始まっておらず、「メモリセル」の記憶内容を正常と判定する手段、より詳しくは、「読み出し手段」により「メモリセル」のしきい値電圧と「読み出し動作用の参照電位」との比較を行い、次いで、「メモリセル」のしきい値電圧が「読み出し動作用の参照電位」よりも高い場合には「プログラムベリファイ手段」により「メモリセル」のしきい値電圧と「プログラムベリファイ用の参照電位」との比較を行い、また、「メモリセル」のしきい値電圧が「読み出し動作用の参照電位」よりも低い場合には「イレーズベリファイ手段」により「メモリセル」のしきい値電圧と「イレーズベリファイ用の参照電位」との比較を行い、「読み出し手段」による判定結果と「プログラムベリファイ手段」又は「イレーズベリファイ手段」による判定結果とが一致した場合に、「データ変化」が始まっておらず、「メモリセル」の記憶内容を正常と判定する手段（以下「記憶内容判定手段」という。）を備えていることが明らかである。
　
７．また、００４４段落及び００５５段落の記載を合わせて解釈すると、引用例の不揮発性半導体記憶装置は、「記憶内容判定手段」により記憶内容が正常と判定されない場合には、「データ変化」が始まっているとして、「メモリセル」に再書き込み又は消去を行うこと、すなわち、「読み出し手段」により「メモリセル」のしきい値電圧が「読み出し動作用の参照電位」よりも高いと判定されているのであれば「メモリセル」の再書き込みを行い、「読み出し手段」により「メモリセル」のしきい値電圧が「読み出し動作用の参照電位」よりも低いと判定されているのであれば「メモリセル」の消去を行う手段（以下「再書き込み・消去手段」という。）を備えていることが明らかである。
　
８．以上を総合すると、引用例には、次の発明（以下「引用発明」という。）が記載されているものと認められる。
　「多数のメモリセルを備え、前記メモリセルのしきい値電圧が、イレーズ時に低い電圧の範囲内となり、プログラム時に高い電圧の範囲内となる不揮発性半導体記憶装置において、
　前記低い電圧の範囲及び前記高い電圧の範囲の間に設定される読み出し動作用の参照電位よりも低電圧で、かつ、前記低い電圧の範囲よりも高電圧となるイレーズベリファイ用の参照電位と前記メモリセルのしきい値電圧とを比較するイレーズベリファイ手段と、
　前記読み出し動作用の参照電位よりも高電圧で、かつ、前記高い電圧の範囲よりも低電圧となるプログラムベリファイ用の参照電位と前記メモリセルのしきい値電圧とを比較するプログラムベリファイ手段と、
　前記メモリセルのしきい値電圧と前記読み出し動作用の参照電位とを比較する読み出し手段と、
　前記読み出し手段により前記メモリセルのしきい値電圧と前記読み出し動作用の参照電位との比較を行い、次いで、前記メモリセルのしきい値電圧が前記読み出し動作用の参照電位よりも高い場合には前記プログラムベリファイ手段により前記メモリセルのしきい値電圧と前記プログラムベリファイ用の参照電位との比較を行い、また、前記メモリセルのしきい値電圧が前記読み出し動作用の参照電位よりも低い場合には前記イレーズベリファイ手段により前記メモリセルのしきい値電圧と前記イレーズベリファイ用の参照電位との比較を行い、前記読み出し手段による判定結果と前記プログラムベリファイ手段又は前記イレーズベリファイ手段による判定結果とが一致した場合に、前記メモリセルの記憶内容を正常と判定する記憶内容判定手段と、
　前記記憶内容判定手段により前記メモリセルの記憶内容が正常と判定されない場合は、前記読み出し手段により前記メモリセルのしきい値電圧が前記読み出し動作用の参照電位よりも高いと判定されているのであれば前記メモリセルの再書き込みを行い、前記読み出し手段により前記メモリセルのしきい値電圧が前記読み出し動作用の参照電位よりも低いと判定されているのであればメモリセルの消去を行う再書き込み・消去手段を備えた不揮発性半導体記憶装置。」
　
第４．本願発明と引用発明との対比
１．本願発明と引用発明とを対比する。
　引用発明の「イレーズ時」の「低い電圧の範囲」、「プログラム時」の「高い電圧の範囲」は、各々本願発明の「低電圧分布」、「当該低電圧分布よりも電圧が高い高電圧分布」に相当する。
　また、引用発明の「不揮発性半導体記憶装置」は、本願発明の「データを不揮発的に記憶可能に構成された不揮発性メモリを備えた半導体装置」に相当する。
　したがって、引用発明の「多数のメモリセルを備え、前記メモリセルのしきい値電圧が、イレーズ時に低い電圧の範囲内となり、プログラム時に高い電圧の範囲内となる不揮発性半導体記憶装置」は、本願発明の「多数のメモリセルを備え当該メモリセルに設定されるしきい値電圧を低電圧分布内もしくは当該低電圧分布よりも電圧が高い高電圧分布内に保持しデータを不揮発的に記憶可能に構成された不揮発性メモリを備えた半導体装置」に相当する。
　
２．引用発明の「前記低い電圧の範囲及び前記高い電圧の範囲の間に設定される読み出し動作用の参照電位」は、本願発明の「前記低電圧分布および前記高電圧分布間に設定される基準電圧」に相当し、引用発明の「前記低い電圧の範囲及び前記高い電圧の範囲の間に設定される読み出し動作用の参照電位よりも低電圧で、かつ、前記低い電圧の範囲よりも高電圧となるイレーズベリファイ用の参照電位」は、本願発明の「前記低電圧分布および前記高電圧分布間に設定される基準電圧よりも低電圧で且つ前記低電圧分布よりも高電圧となる低電圧側ベリファイ電圧」に相当する。
　したがって、引用発明の「前記低い電圧の範囲及び前記高い電圧の範囲の間に設定される読み出し動作用の参照電位よりも低電圧で、かつ、前記低い電圧の範囲よりも高電圧となるイレーズベリファイ用の参照電位と前記メモリセルのしきい値電圧とを比較するイレーズベリファイ手段」は、本願発明の「前記低電圧分布および前記高電圧分布間に設定される基準電圧よりも低電圧で且つ前記低電圧分布よりも高電圧となる低電圧側ベリファイ電圧と前記メモリセルのしきい値電圧とを比較する低電圧側比較手段」に相当する。
　
３．引用発明の「前記読み出し動作用の参照電位よりも高電圧で、かつ、前記高い電圧の範囲よりも低電圧となるプログラムベリファイ用の参照電位」は、本願発明の「前記基準電圧よりも高電圧で且つ前記高電圧分布よりも低電圧となる高電圧側ベリファイ電圧」に相当する。
　したがって、引用発明の「前記読み出し動作用の参照電位よりも高電圧で、かつ、前記高い電圧の範囲よりも低電圧となるプログラムベリファイ用の参照電位と前記メモリセルのしきい値電圧とを比較するプログラムベリファイ手段」は、本願発明の「前記基準電圧よりも高電圧で且つ前記高電圧分布よりも低電圧となる高電圧側ベリファイ電圧と前記メモリセルのしきい値電圧とを比較する高電圧側比較手段」に相当する。
　
４．引用発明の「前記メモリセルのしきい値電圧と前記読み出し動作用の参照電位とを比較する読み出し手段」は、本願発明の「前記メモリセルのしきい値電圧と前記基準電圧とを比較する基準電圧比較手段」に相当する。
　
５．引用発明の「前記読み出し手段により前記メモリセルのしきい値電圧と前記読み出し動作用の参照電位との比較を行い、次いで、前記メモリセルのしきい値電圧が前記読み出し動作用の参照電位よりも高い場合には前記プログラムベリファイ手段により前記メモリセルのしきい値電圧と前記プログラムベリファイ用の参照電位との比較を行い、また、前記メモリセルのしきい値電圧が前記読み出し動作用の参照電位よりも低い場合には前記イレーズベリファイ手段により前記メモリセルのしきい値電圧と前記イレーズベリファイ用の参照電位との比較を行い、前記読み出し手段による判定結果と前記プログラムベリファイ手段又は前記イレーズベリファイ手段による判定結果とが一致した場合に、前記メモリセルの記憶内容を正常と判定する記憶内容判定手段」と本願発明の「前記メモリセルのしきい値電圧が前記高電圧側比較手段により高電圧側ベリファイ電圧よりも高いと検出されたときで且つ前記低電圧側比較手段により低電圧側ベリファイ電圧よりも高いと検出されたときには正常と判定し、または、前記メモリセルのしきい値電圧が前記高電圧側比較手段により高電圧側ベリファイ電圧よりも低いと検出されたときで且つ前記低電圧側比較手段により低電圧側ベリファイ電圧よりも低いと検出されたときには正常と判定する判定手段」とは、「前記メモリセルのしきい値電圧が前記高電圧側比較手段により高電圧側ベリファイ電圧よりも高いと検出されたとき」、又は、「前記メモリセルのしきい値電圧が」「前記低電圧側比較手段により低電圧側ベリファイ電圧よりも低いと検出されたとき」には「正常と判定する判定手段」である点で一致する。
　
６．引用発明の「前記メモリセルの再書き込みを行」うことは、本願発明の「前記メモリセルのしきい値電圧を前記高電圧分布内に調整してリフレッシュする」ことに相当し、引用発明の「前記メモリセルの消去を行う」ことは、本願発明の「前記メモリセルのしきい値電圧を前記低電圧分布内に調整してリフレッシュする」ことに相当する。
　したがって、引用発明の「前記記憶内容判定手段により前記メモリセルの記憶内容が正常と判定されない場合は、前記読み出し手段により前記メモリセルのしきい値電圧が前記読み出し動作用の参照電位よりも高いと判定されているのであれば前記メモリセルの再書き込みを行い、前記読み出し手段により前記メモリセルのしきい値電圧が前記読み出し動作用の参照電位よりも低いと判定されているのであればメモリセルの消去を行う再書き込み・消去手段」と本願発明の「前記高電圧側比較手段により前記メモリセルのしきい値電圧が前記高電圧側ベリファイ電圧以下に検出されると共に前記低電圧側比較手段により前記メモリセルのしきい値電圧が前記低電圧側ベリファイ電圧以上に検出され前記判定手段により正常と判定されない場合には、前記基準電圧比較手段により前記メモリセルのしきい値電圧が前記基準電圧よりも高いか低いかの判定を行い前記基準電圧以上の場合には前記メモリセルのしきい値電圧を前記高電圧分布内に調整してリフレッシュすると共に前記基準電圧より低い場合には前記メモリセルのしきい値電圧を前記低電圧分布内に調整してリフレッシュするリフレッシュ手段」とは、「前記判定手段により正常と判定されない場合には、」「前記メモリセルのしきい値電圧が」、「前記基準電圧以上の場合には前記メモリセルのしきい値電圧を前記高電圧分布内に調整してリフレッシュすると共に前記基準電圧より低い場合には前記メモリセルのしきい値電圧を前記低電圧分布内に調整してリフレッシュするリフレッシュ手段」である点で一致する。
　
７．したがって、本願発明と引用発明とは、
　「多数のメモリセルを備え当該メモリセルに設定されるしきい値電圧を低電圧分布内もしくは当該低電圧分布よりも電圧が高い高電圧分布内に保持しデータを不揮発的に記憶可能に構成された不揮発性メモリを備えた半導体装置において、
　前記低電圧分布および前記高電圧分布間に設定される基準電圧よりも低電圧で且つ前記低電圧分布よりも高電圧となる低電圧側ベリファイ電圧と前記メモリセルのしきい値電圧とを比較する低電圧側比較手段と、
　前記基準電圧よりも高電圧で且つ前記高電圧分布よりも低電圧となる高電圧側ベリファイ電圧と前記メモリセルのしきい値電圧とを比較する高電圧側比較手段と、
　前記メモリセルのしきい値電圧と前記基準電圧とを比較する基準電圧比較手段と、
　前記メモリセルのしきい値電圧が前記高電圧側比較手段により高電圧側ベリファイ電圧よりも高いと検出されたとき、又は前記メモリセルのしきい値電圧が前記低電圧側比較手段により低電圧側ベリファイ電圧よりも低いと検出されたときには正常と判定する判定手段と、
　前記判定手段により正常と判定されない場合には、前記メモリセルのしきい値電圧が、前記基準電圧以上の場合には前記メモリセルのしきい値電圧を前記高電圧分布内に調整してリフレッシュすると共に前記基準電圧より低い場合には前記メモリセルのしきい値電圧を前記低電圧分布内に調整してリフレッシュするリフレッシュ手段とを備えたことを特徴とする半導体装置。」
　
　である点で一致し、次の点で相違する。
（相違点１）
　「前記メモリセルのしきい値電圧が前記高電圧側比較手段により高電圧側ベリファイ電圧よりも高いと検出されたとき、又は前記メモリセルのしきい値電圧が前記低電圧側比較手段により低電圧側ベリファイ電圧よりも低いと検出されたときには正常と判定する判定手段」が、本願発明では、「前記メモリセルのしきい値電圧が前記高電圧側比較手段により高電圧側ベリファイ電圧よりも高いと検出されたときで且つ前記低電圧側比較手段により低電圧側ベリファイ電圧よりも高いと検出されたときには正常と判定し、または、前記メモリセルのしきい値電圧が前記高電圧側比較手段により高電圧側ベリファイ電圧よりも低いと検出されたときで且つ前記低電圧側比較手段により低電圧側ベリファイ電圧よりも低いと検出されたときには正常と判定する判定手段」であるのに対して、引用発明では、「前記読み出し手段により前記メモリセルのしきい値電圧と前記読み出し動作用の参照電位との比較を行い、次いで、前記メモリセルのしきい値電圧が前記読み出し動作用の参照電位よりも高い場合には前記プログラムベリファイ手段により前記メモリセルのしきい値電圧と前記プログラムベリファイ用の参照電位との比較を行い、また、前記メモリセルのしきい値電圧が前記読み出し動作用の参照電位よりも低い場合には前記イレーズベリファイ手段により前記メモリセルのしきい値電圧と前記イレーズベリファイ用の参照電位との比較を行い、前記読み出し手段による判定結果と前記プログラムベリファイ手段又は前記イレーズベリファイ手段による判定結果とが一致した場合に、前記メモリセルの記憶内容を正常と判定する記憶内容判定手段」である点。
　
（相違点２）
　「前記判定手段により正常と判定されない場合には、前記メモリセルのしきい値電圧が、前記基準電圧以上の場合には前記メモリセルのしきい値電圧を前記高電圧分布内に調整してリフレッシュすると共に前記基準電圧より低い場合には前記メモリセルのしきい値電圧を前記低電圧分布内に調整してリフレッシュするリフレッシュ手段」が、本願発明では「前記高電圧側比較手段により前記メモリセルのしきい値電圧が前記高電圧側ベリファイ電圧以下に検出されると共に前記低電圧側比較手段により前記メモリセルのしきい値電圧が前記低電圧側ベリファイ電圧以上に検出され前記判定手段により正常と判定されない場合には、前記基準電圧比較手段により前記メモリセルのしきい値電圧が前記基準電圧よりも高いか低いかの判定を行い前記基準電圧以上の場合には前記メモリセルのしきい値電圧を前記高電圧分布内に調整してリフレッシュすると共に前記基準電圧より低い場合には前記メモリセルのしきい値電圧を前記低電圧分布内に調整してリフレッシュするリフレッシュ手段」であるのに対して、引用発明では、「前記記憶内容判定手段により前記メモリセルの記憶内容が正常と判定されない場合は、前記読み出し手段により前記メモリセルのしきい値電圧が前記読み出し動作用の参照電位よりも高いと判定されているのであれば前記メモリセルの再書き込みを行い、前記読み出し手段により前記メモリセルのしきい値電圧が前記読み出し動作用の参照電位よりも低いと判定されているのであればメモリセルの消去を行う再書き込み・消去手段」である点。
　
第５．相違点についての当審の判断
１．相違点１について
（１）本願発明において使用されている用語を用いて相違点１を整理すると、相違点１は、「前記メモリセルのしきい値電圧が前記高電圧側比較手段により高電圧側ベリファイ電圧よりも高いと検出されたとき、又は前記メモリセルのしきい値電圧が前記低電圧側比較手段により低電圧側ベリファイ電圧よりも低いと検出されたときには正常と判定する」という同一の機能を実現するための手段についての相違点であって、本願発明は、しきい値電圧と高電圧側ベリファイ電圧及び低電圧側ベリファイ電圧の各々との比較（第１及び第２の比較）を行い、第１の比較結果と第２の比較結果とが一致した場合に正常と判定し、一致しなかった場合には不良と判定するという手順を実現するための手段を備えているのに対して、引用発明は、初めに、しきい値電圧と基準電圧との比較（第１の比較）を行い、その結果、しきい値電圧が基準電圧よりも高い場合にはしきい値電圧と高電圧側ベリファイ電圧との比較（第２の比較）を行い、また、しきい値電圧が基準電圧よりも低い場合にはしきい値電圧と低電圧側ベリファイ電圧との比較（第２の比較）を行い、第１の比較結果と第２の比較結果とが一致した場合に正常と判定し、一致しなかった場合には不良と判定するという手順を実現するための手段を備えているという相違点であると認められる。
　
（２）しかしながら、一般に、同一の機能を実現するための具体的手順（アルゴリズム）は無数に存在し、どの手順を採用するかは、当業者が適宜選択し得る設計的事項であることに加え、不揮発性半導体記憶装置において、しきい値電圧と高電圧側ベリファイ電圧及び低電圧側ベリファイ電圧の各々との比較（第１及び第２の比較）を行い、第１の比較結果と第２の比較結果とが一致した場合に正常と判定し、一致しなかった場合には不良と判定することは、例えば本願の出願前に日本国内において頒布された刊行物であって、本願の明細書の０００３段落にも「特許文献１」として記載されている下記周知例にも記載されているように、当業者における周知技術である。
　
＜周知例：特開平８−１９０７９６号公報＞
　上記周知例には、図１〜３と共に次の記載がある。
　「【０００１】
【産業上の利用分野】この発明は、書き込みまたは消去直後のベリファイの後に変化したデータの検索及び修復が可能なデータリフレッシュ機能を有するフラッシュメモリ及びフラッシュメモリのデータリフレッシュ方法に関するものである。
　「【００６４】図２はこの発明の実施例による不良データの検索の原理を説明するための、メモリセルのコントロールゲート−ソース間の電圧ＶＧＳとドレイン−ソース間の電流ＩＤＳとの間の特性を示すグラフ図である。
【００６５】
メモリセルが正常である場合は、メモリセルに蓄積されているデータが“０”の場合は、そのメモリセルのしきい値電圧Ｖ
ｔｈ
はプログラムベリファイ電圧ＰＢＶよりも高く、メモリセルに蓄積されているデータが“１”の場合は、そのメモリセルのしきい値電圧Ｖ
ｔｈ
はイレーズベリファイ電圧ＥＢＶよりも低い。この正常状態で、メモリセルの読み出しを行えば、読み出しモードがプログラムベリファイモードとイレーズベリファイモードのいずれであっても、“０”のデータは“０”として読み出され、“１”のデータは“１”として読み出される
【００６６】
ところが、メモリセルが不良になると、そのしきい値は図２にＮＧデータとして示すようになる。この結果、メモリセルに蓄積されていたデータが“０”の場合は、そのメモリセルのシフトしたしきい値電圧はプログラムベリファイ電圧ＰＢＶよりも低くなり、メモリセルに蓄積されていたデータが“１”の場合は、そのメモリセルのシフトしたしきい値電圧はイレーズベリファイ電圧ＥＢＶよりも高くなる
【００６７】
したがって、“０”または“１”が格納されていたメモリセルのしきい値がＮＧデータとして示すしきい値に変化したメモリセルの読み出しを、プログラムベリファイモードで行うとＰＢＶ＞シフトしたしきい値電圧なので“１”として読み出され、イレーズベリファイモードで行うとＥＢＶ＜シフトしたしきい値電圧なので“０”として読み出される。このように、メモリセルが不良になると、プログラムベリファイモードでの読み出しデータとイレーズベリファイモードでの読み出しデータが異なる。そこで、この発明の実施例では、この現象を利用して不良データを検索する
　「【００６８】次に動作について説明する。
図３は図１に示したフラッシュメモリにおけるデータリフレッシュ動作を説明するフローチャートである。
【００６９】制御回路３１はまず、アドレスレジスタ６を制御して読み出しアドレスをフラッシュメモリの例えば先頭アドレスに初期設定する（ステップＳＴ１０２）。次にレジスタＡ３２ａ及びレジスタＢ３２ｂの内容をクリアする（ステップＳＴ１０３）。
【００７０】
次に動作モードをプログラムベリファイモードに設定する（ステップＳＴ１０４）。これにより、ベリファイ電圧発生回路１１はプログラムベリファイ電圧ＰＢＶを発生して、Ｘデコーダ４に印加する
【００７１】
次いでＸデコーダ４及びＹデコーダ５にアドレスレジスタ６から先頭アドレスを指定するアドレス信号が供給されて、メモリアレイ１の先頭アドレスにより指定される複数のメモリセル、本例では８個のメモリセルに格納されているデータを同時にリードする（ステップＳＴ１０５）。このとき、読み出される各データブロックのメモリセルのコントロールゲートにはＸデコーダ４を介してプログラムベリファイ電圧ＰＢＶが印加される
【００７２】
読み出されたデータはセンスアンプ８により増幅されたリードデータＲＤとなり、このリードデータＲＤは制御回路３１からのクロック信号ＣＬに応じてレジスタＡ３２ａに格納される（ステップＳＴ１０６）
【００７３】
その後、制御回路３１は動作モードをイレーズベリファイモードに設定する（ステップＳＴ１０７）。これにより、ベリファイ電圧発生回路１１はイレーズベリファイ電圧ＥＢＶを発生してＸデコーダ４に印加する。
【００７４】次いで上記プログラムベリファイモードにおける読み出しアドレスと同一のアドレスに格納されているデータをリードする（ステップＳＴ１０８）。
このとき、読み出されるメモリセルのコントロールゲートにはＸデコーダ４を介してイレーズベリファイ電圧ＥＢＶが印加される
【００７５】
読み出されたデータはセンスアンプ８により増幅されたリードデータＲＤとなり、このリードデータＲＤは制御回路３１からのクロック信号ＣＬに応じてレジスタＢ３２ｂに格納される（ステップＳＴ１０９）
【００７６】
次に、制御回路３１からのクロック信号ＣＬに応答して比較回路３３はレジスタＡ３２ａの内容とレジスタＢ３２ｂの内容とをビット対応に比較する（ステップＳＴ１１０）。この比較の結果、レジスタＡ３２ａの内容とレジスタＢ３２ｂの内容とが同一であれば、ステップＳＴ１１３に進み、異なるデータであればステップＳＴ１１２に移行する（ステップＳＴ１１１）
「【００７９】
このようにして、メモリアレイ１の全アドレスについて、プログラムベリファイモードでの読み出しデータとイレーズベリファイモードでの読み出しデータとを比較することにより不良データの検出及び修復を行い、フラッシュメモリ全体のデータのリフレッシュを行うことができる。
　
　ここにおいて、上記周知例の「プログラムベリファイ電圧ＰＢＶ」、「イレーズベリファイ電圧ＥＢＶ」が、各々本願発明の「高電圧側ベリファイ電圧」、「低電圧側ベリファイ電圧」に相当することは明らかであるから、上記周知例には、不揮発性半導体記憶装置（フラッシュメモリ）のメモリセルのしきい値電圧と高電圧側ベリファイ電圧及び低電圧側ベリファイ電圧の各々との比較（第１及び第２の比較）を行い、第１の比較結果と第２の比較結果とが一致した場合に正常と判定し、一致しなかった場合には不良と判定することが記載されているものと認められる。
　
（３）したがって、引用発明に接した当業者であれば、周知技術を勘案することにより、「前記メモリセルのしきい値電圧が前記高電圧側比較手段により高電圧側ベリファイ電圧よりも高いと検出されたとき、又は前記メモリセルのしきい値電圧が前記低電圧側比較手段により低電圧側ベリファイ電圧よりも低いと検出されたときには正常と判定する」に際して、しきい値電圧と高電圧側ベリファイ電圧及び低電圧側ベリファイ電圧の各々との比較（第１及び第２の比較）を行い、第１の比較結果と第２の比較結果とが一致した場合に正常と判定し、一致しなかった場合には不良と判定するという手順を採用すること、すなわち、引用発明において、「前記読み出し手段により前記メモリセルのしきい値電圧と前記読み出し動作用の参照電位との比較を行い、次いで、前記メモリセルのしきい値電圧が前記読み出し動作用の参照電位よりも高い場合には前記プログラムベリファイ手段により前記メモリセルのしきい値電圧と前記プログラムベリファイ用の参照電位との比較を行い、また、前記メモリセルのしきい値電圧が前記読み出し動作用の参照電位よりも低い場合には前記イレーズベリファイ手段により前記メモリセルのしきい値電圧と前記イレーズベリファイ用の参照電位との比較を行い、前記読み出し手段による判定結果と前記プログラムベリファイ手段又は前記イレーズベリファイ手段による判定結果とが一致した場合に、前記メモリセルの記憶内容を正常と判定する記憶内容判定手段」に換えて、本願発明のように、「前記メモリセルのしきい値電圧が前記高電圧側比較手段により高電圧側ベリファイ電圧よりも高いと検出されたときで且つ前記低電圧側比較手段により低電圧側ベリファイ電圧よりも高いと検出されたときには正常と判定し、または、前記メモリセルのしきい値電圧が前記高電圧側比較手段により高電圧側ベリファイ電圧よりも低いと検出されたときで且つ前記低電圧側比較手段により低電圧側ベリファイ電圧よりも低いと検出されたときには正常と判定する判定手段」を採用することは、当業者が容易になし得たことである。
　したがって、相違点１は、当業者が容易になし得た範囲に含まれる程度のものである。
　
２．相違点２について
（１）上記１．において検討したとおり、引用発明において、「前記読み出し手段により前記メモリセルのしきい値電圧と前記読み出し動作用の参照電位との比較を行い、次いで、前記メモリセルのしきい値電圧が前記読み出し動作用の参照電位よりも高い場合には前記プログラムベリファイ手段により前記メモリセルのしきい値電圧と前記プログラムベリファイ用の参照電位との比較を行い、また、前記メモリセルのしきい値電圧が前記読み出し動作用の参照電位よりも低い場合には前記イレーズベリファイ手段により前記メモリセルのしきい値電圧と前記イレーズベリファイ用の参照電位との比較を行い、前記読み出し手段による判定結果と前記プログラムベリファイ手段又は前記イレーズベリファイ手段による判定結果とが一致した場合に、前記メモリセルの記憶内容を正常と判定する記憶内容判定手段」に換えて、本願発明のように、「前記メモリセルのしきい値電圧が前記高電圧側比較手段により高電圧側ベリファイ電圧よりも高いと検出されたときで且つ前記低電圧側比較手段により低電圧側ベリファイ電圧よりも高いと検出されたときには正常と判定し、または、前記メモリセルのしきい値電圧が前記高電圧側比較手段により高電圧側ベリファイ電圧よりも低いと検出されたときで且つ前記低電圧側比較手段により低電圧側ベリファイ電圧よりも低いと検出されたときには正常と判定する判定手段」（以下「本願発明の判定手段」という。）を採用することは当業者が容易になし得たことである。
　
（２）そして、引用発明において、本願発明の判定手段を採用した場合においては、引用発明の「再書き込み・消去手段」における「前記記憶内容判定手段により前記メモリセルの記憶内容が正常と判定されない場合」が、本願発明のように、「前記高電圧側比較手段により前記メモリセルのしきい値電圧が前記高電圧側ベリファイ電圧以下に検出されると共に前記低電圧側比較手段により前記メモリセルのしきい値電圧が前記低電圧側ベリファイ電圧以上に検出され前記判定手段により正常と判定されない場合」となることは自明である。
　また、引用発明において、本願発明の判定手段を採用した場合には、判定手段において「前記読み出し手段」による「前記メモリセルのしきい値電圧と前記読み出し動作用の参照電位との比較」が行われないこととなるので、「再書き込み・消去手段」において、改めて当該比較を行わなければ、引用発明の「前記読み出し手段により前記メモリセルのしきい値電圧が前記読み出し動作用の参照電位よりも高いと判定されているのであれば前記メモリセルの再書き込みを行い、前記読み出し手段により前記メモリセルのしきい値電圧が前記読み出し動作用の参照電位よりも低いと判定されているのであればメモリセルの消去を行う」という機能が保持されないことは明らかである。
　したがって、引用発明において、本願発明の判定手段を採用するに際し、「再書き込み・消去手段」において「前記読み出し手段」による「前記メモリセルのしきい値電圧と前記読み出し動作用の参照電位との比較」を行うようにすること、すなわち、本願発明のように、「前記基準電圧比較手段により前記メモリセルのしきい値電圧が前記基準電圧よりも高いか低いかの判定を行」うようにすることは、当業者が当然になし得たことである。
　
（３）以上のとおりであるから、引用例において本願発明の判定手段を採用することが当業者にとって容易になし得たことであることと等しく、引用発明において、「前記記憶内容判定手段により前記メモリセルの記憶内容が正常と判定されない場合は、前記読み出し手段により前記メモリセルのしきい値電圧が前記読み出し動作用の参照電位よりも高いと判定されているのであれば前記メモリセルの再書き込みを行い、前記読み出し手段により前記メモリセルのしきい値電圧が前記読み出し動作用の参照電位よりも低いと判定されているのであればメモリセルの消去を行う再書き込み・消去手段」を、本願発明のように「前記高電圧側比較手段により前記メモリセルのしきい値電圧が前記高電圧側ベリファイ電圧以下に検出されると共に前記低電圧側比較手段により前記メモリセルのしきい値電圧が前記低電圧側ベリファイ電圧以上に検出され前記判定手段により正常と判定されない場合には、前記基準電圧比較手段により前記メモリセルのしきい値電圧が前記基準電圧よりも高いか低いかの判定を行い前記基準電圧以上の場合には前記メモリセルのしきい値電圧を前記高電圧分布内に調整してリフレッシュすると共に前記基準電圧より低い場合には前記メモリセルのしきい値電圧を前記低電圧分布内に調整してリフレッシュするリフレッシュ手段」とすることは、当業者が容易になし得たことである。
　よって、相違点２も当業者が容易になし得た範囲に含まれる程度のものである。
　
３．相違点についての判断のまとめ
　以上検討したとおり、相違点１及び２は、いずれも周知技術を勘案することにより、当業者が容易になし得た範囲に含まれる程度のものであるから、本願発明は、周知技術を勘案することにより、引用発明に基づいて当業者が容易に発明をすることができたものである。
　
第６．むすび
　以上検討したとおりであるから、本願発明は特許法第２９条第２項の規定により特許を受けることができない。
　したがって、他の請求項について検討するまでもなく、本願発明は拒絶をすべきものである。
　よって、結論のように審決する。