(57)【要約】【課題】電流源回路で発生した雑音が、主電子回路に流れ込むことを抑制する。【解決手段】電流源回路１０は、ＭＯＳトランジスタであるトランジスタＭ１０と、雑音低減抵抗ＲNを備えている。トランジスタＭ１０は、ソースがグラウンドに接続され、ゲートには一定電圧であるゲート制御電圧Ｖb1が入力される。雑音低減抵抗ＲNは、一端がトランジスタＭ１０のドレインに接続され、他端は出力端子Ｐoになっている。出力端子Ｐoには、主電子回路が接続される。トランジスタＭ１０で発生した雑音は、雑音低減抵抗ＲNにより、主電子回路に流れ込むことが抑制される。【選択図】図１
2017004410.tif 000002
【特許請求の範囲】
【請求項１】
ソースがグラウンドに接続されたトランジスタと、
一端が前記トランジスタのドレインに接続され他端が出力端子になっている第１の抵抗と、
を備えたことを特徴とする電流源回路。
【請求項２】
請求項１において、
前記トランジスタのソースは、第２の抵抗を介してグラウンドに接続されていることを特徴とする電流源回路。
【請求項３】
請求項１または請求項２において、
前記トランジスタのゲートには電圧源が接続されており、
前記電圧源は一定電圧または可変電圧を、前記トランジスタのゲートに印加することを特徴とする電流源回路。
【請求項４】
請求項１から請求項３のいずれか一項において、
前記トランジスタはＭＯＳトランジスタであることを特徴とする電流源回路。
【請求項５】
請求項１から請求項３のいずれか一項の電流源回路と、
信号入力端子から入力された信号を増幅して信号出力端子から出力する主電子回路とを備えており、
前記電流源回路の前記第１の抵抗の他端が、前記信号入力端子に接続されていることを特徴とする電子回路。
【請求項６】
請求項１または請求項２の電流源回路と、
信号入力端子から入力された信号を増幅して信号出力端子から出力する主電子回路と、
前記主電子回路から出力される信号の値に応じた電圧を、前記電流源回路の前記トランジスタのゲートに印加する制御回路とを備えており、
前記電流源回路の前記第１の抵抗の他端が、前記信号入力端子に接続されていることを特徴とする電子回路。
【請求項７】
請求項５または請求項６において、
前記主電子回路の入力インピーダンスがＺINであるとき、前記電流源回路の前記トランジスタは、その出力抵抗ＲOとトランスコンダクタンスｇmが以下の式を満たすものであることを特徴とする電子回路。
ＺIN＋ＲO＜（４／３）・ｇm・ＲO2
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電流源回路及びこれを用いた電子回路に関するものであり、設計規則の制約の中で、低雑音の電流源回路及びこれを用いた電子回路を実現するために用いられる技術である。
【背景技術】
【０００２】
低雑音の電流源が必要な用途が存在する。例えば、光通信においては、微弱な電流を増幅し、電圧で増幅した信号を出力するトランスインピーダンスアンプ(Transimpedance amplifier; TIA)が広く用いられている（非特許文献１参照）。トランスインピーダンスアンプの動作を正常に行うためには、入力部分の電圧を決定するバイアス回路が必要となる。
【０００３】
図１２に従来の電流源回路１とトランスインピーダンスアンプ２を示す（非特許文献１参照）。図１２に示すように、電流源回路１は、ＭＯＳトランジスタであるトランジスタＭ１により構成されている。
【０００４】
トランスインピーダンスアンプ２は、入力端子ｔ１から入力された電流信号を増幅して、出力端子ｔ２から増幅された電圧信号を出力するものである。
このトランスインピーダンスアンプ２は、トランジスタＭ２，Ｍ３，Ｍ４，Ｍ５と、抵抗Ｒ０１，Ｒ０２を有している。
【０００５】
トランジスタＭ２は、入力された電圧を電流に変換し、トランジスタＭ２により生成された電流は抵抗Ｒ０１により電圧に変換される。変換された電圧はトランジスタＭ４に入り、入力端子ｔ１へフィードバックされる。このフィードバックにより、この回路の入力インピーダンスを下げることができる。
トランスインピーダンスアンプ（TIA）２は電流入力型の回路構成であり、入力された電流はどこかに逃がす必要があり、それをトランジスタＭ４が行っている。トランジスタＭ４により、入力された電流は全て、トランジスタＭ４の方に流れて行くが、その電流が抵抗Ｒ０２に流れ、出力電圧に変換される。
【０００６】
トランジスタＭ３，Ｍ５は、耐圧の確保を目的としたトランジスタである。即ち、トランジスタＭ２と抵抗Ｒ０１の間にトランジスタＭ３を入れ、トランジスタＭ４と抵抗Ｒ０２の間にトランジスタＭ５を入れることで、電圧を分圧し、耐圧の問題を解決している。
【０００７】
トランジスタＭ３のゲートにはバイアス電圧Ｖb3が入力され、トランジスタＭ５のゲートにはバイアス電圧Ｖb2が入力される。バイアス電圧Ｖb3，Ｖb2については、耐圧が確保でき、かつ正常に回路が動作するような電圧値に設定している。
【０００８】
電流源回路１を構成するトランジスタＭ１のドレインが、直接、トランスインピーダンス回路２に接続され、電流源回路１により、バイアスが行われている。即ち、トランジスタＭ１のゲートにゲート制御電圧Ｖb1が印加され、ソースがグラウンドに接続され、ドレインを電流源回路１の出力としている。
【０００９】
ＭＯＳトランジスタにおいては、飽和領域で動作する時、電流源として動作する（非特許文献２参照）。すなわち、ゲート電位ＶGと閾値電圧ＶTH、ドレインソース間電圧ＶDSの間の関係が、ＶG−ＶTH＜ＶDSを満たしている時、流れる電流はＶDSに対して低い感度を持ち、電流源として動作する。
【先行技術文献】
【非特許文献】
【００１０】
【非特許文献１】T. Takemoto, et. al, “A 4x25-to-28Gb/s 4.9mW/Gb/s -9.7dBm High-Sensitivity Optical Receiver Based on 65nm CMOS for Board-to-Board Interconnects,” IEEE ISSCC, Feb., 2013, p.118-119
【非特許文献２】Behzad Razavi著、「アナログCMOS集積回路の設計  基礎編」、丸善、2003年、p.30-31
【発明の概要】
【発明が解決しようとする課題】
【００１１】
前述した様に、電流源回路はトランジスタなどにより構成される。図１２に示す電流源回路１は、トランジスタの基本的な使い方の１つであり、広く用いられている。
【００１２】
しかし、電流源回路により生じた雑音電流は、主たる電子回路（図１２の例ではトランスインピーダンスアンプ２）に直接流入する。なお以下では、「主たる電子回路」を「主電子回路」と称する。
【００１３】
トランスインピーダンスアンプなどにおいては、受信する電流は微弱であるため、雑音の影響を大きく受け、信号・雑音比(Signal-to-Noise ratio; SNR)を悪化させる。その結果、通信においては、誤り率の増加を引き起こすなど、望ましくない動作が生じる。
【００１４】
電流源回路のトランジスタで生じる雑音電流により、主電子回路から出力される信号のＳＮＲが、入力された信号のＳＮＲに比べ悪化するため、バイアス回路として用いられる電流源回路におけるトランジスタの大きさは、電流量に応じて、最適に設定する必要がある。しかし、トランジスタの大きさは設計規則により制限されるため、必ずしも最適に設定できない問題があった。
【００１５】
本発明は、上記従来技術に鑑み、設計規則の制約の中であっても、電流源回路から主電子回路に雑音電流が流れ込まないようにした、電流源回路及びこれを用いた電子回路を提供することを目的とする。
【課題を解決するための手段】
【００１６】
上記課題を解決する本発明の電流源回路は、
ソースがグラウンドに接続されたトランジスタと、
一端が前記トランジスタのドレインに接続され他端が出力端子になっている第１の抵抗と、
を備えたことを特徴とする。
【００１７】
また本発明の電流源回路は、
前記トランジスタのソースは、第２の抵抗を介してグラウンドに接続されていることを特徴とする。
【００１８】
また本発明の電流源回路は、
前記トランジスタのゲートには電圧源が接続されており、
前記電圧源は一定電圧または可変電圧を、前記トランジスタのゲートに印加することを特徴とする。
【００１９】
また本発明の電流源回路は、
前記トランジスタはＭＯＳトランジスタであることを特徴とする。
【００２０】
また本発明の電子回路は、
前記のいずれか一つの電流源回路と、
信号入力端子から入力された信号を増幅して信号出力端子から出力する主電子回路とを備えており、
前記電流源回路の前記第１の抵抗の他端が、前記信号入力端子に接続されていることを特徴とする。
【００２１】
また本発明の電子回路は、
前記のいずれか一つの電流源回路と、
信号入力端子から入力された信号を増幅して信号出力端子から出力する主電子回路と、
前記主電子回路から出力される信号の値に応じた電圧を、前記電流源回路の前記トランジスタのゲートに印加する制御回路とを備えており、
前記電流源回路の前記第１の抵抗の他端が、前記信号入力端子に接続されていることを特徴とする。
【００２２】
また本発明の電子回路は、
前記主電子回路の入力インピーダンスがＺINであるとき、前記電流源回路の前記トランジスタは、その出力抵抗ＲOとトランスコンダクタンスｇmが以下の式を満たすものであることを特徴とする。
ＺIN＋ＲO＜（４／３）・ｇm・ＲO2
【発明の効果】
【００２３】
本発明では、電流源回路に含まれているトランジスタから発生する雑音電流が、主電子回路へ流れ込むのを防ぐため、電流源回路のトランジスタと、主電子回路の間に、抵抗を挿入している。
このため本発明では、同一の大きさのトランジスタを用いた電流源回路であっても低雑音化が実現できる。すなわち、設計規則によりトランジスタの大きさが制限され、トランジスタの大きさを自由に選択できない場合であっても、本発明を用いることで、雑音の削減が可能となる。
【図面の簡単な説明】
【００２４】
【図１】本発明の実施形態を示す回路図。
【図２】本発明の実施形態の等価回路を示す回路図。
【図３】本発明の実施形態と従来手法のシミュレーション結果を示す特性図。
【図４】本発明の実施例１に係る電流源回路を示す回路図。
【図５】本発明の実施例２に係る電流源回路を示す回路図。
【図６】本発明の実施例３に係る電流源回路を示す回路図であり、（ａ）は電圧源が定電圧源であり、（ｂ）は電圧源が可変電圧源である回路図。
【図７】本発明の実施例４に係る電子回路を示す回路図。
【図８】本発明の実施例５に係る電子回路を示す回路図。
【図９】本発明の実施例６に係る電子回路を示す回路図。
【図１０】本発明の実施例７に係る電子回路を示す回路図。
【図１１】本発明の実施例８に係る電子回路を示す回路図。
【図１２】従来の電流源回路とトランスインピーダンス回路を示す回路図。
【発明を実施するための形態】
【００２５】
本発明の実施形態を図１に示す。本実施形態の電流源回路１０では、トランジスタＭ１０のドレインに雑音低減抵抗（第１の抵抗）ＲNが接続されている。この雑音低減抵抗ＲNにより、トランジスタＭ１０によって生じた雑音電流が主電子回路に流れ込むのを防ぎ、低雑音化が実現できる。なお、Ｖb1は、トランジスタＭ１０のゲートに入力されるゲート制御電圧であり、Ｐoは電流源回路１０の出力端子である。
【００２６】
本実施形態の等価回路を図２に示す。主電子回路の入力インピーダンスをＺINとすれば、主電子回路に流れ込む雑音電流ＩNINは、ＶN2とＩN2が無相関であることを用いると、ＶN2による雑音電力とＩN2による雑音電力の和となるため、
ＩNIN2＝（ＶN2＋ＩN2ＲO2）／（ＲN＋ＺIN＋ＲO）2
で表すことができる。ここで、ＩNはトランジスタＭ１０が発生する雑音電流、ＲOはトランジスタＭ１０の出力抵抗の抵抗値、ＲNが本実施形態の特徴である雑音低減抵抗ＲNの抵抗値である。ＶNは雑音低減抵抗ＲNによって生じる雑音であり、帯域幅Ｗを用いて、ＶN2＝４ｋＴＲNＷと表すことができる。すなわち、雑音電流を一定とする時、雑音低減抵抗ＲNのサイズに応じて、主電子回路に流れ込む雑音電流の量が変化する。それを利用することで、低雑音化を図ることができる。
なお、ｋはボルツマン定数であり、Ｔは温度である。
【００２７】
ＲN＝０の時、従来例と一致することを考えると、本発明の効果が得られる条件は、ＲN≠０の時と、ＲN＝０の時を比較することで得られる。二乗のまま大小関係を論じて良いので、ININ2−ININ2｜RN=0が負になる条件が、本発明の効果が得られる条件である。すなわち、
【数１】
2017004410.tif 000003
が成立する時である。この式を整理すると、
【数２】
2017004410.tif 000004
を得る。
【００２８】
上記不等式の解がＲN＞０となる条件を考えると、左辺＝０の解の一つがＲN＝０であることより、もう一方の解が負となればよい。すなわち、
【数３】
2017004410.tif 000005
である。MOSトランジスタの雑音の理論式、IN2=8kTWgm/3を用いて式を整理すると、
【数４】
2017004410.tif 000006
が得られる。ここで、ｇmはトランジスタのトランスコンダクタンスである。この時、RNの値に依らず、雑音低減の効果が得られる。
【００２９】
以上により、ＺIN＋Ｒo＜（４／３）・ｇm・Ｒo2を満たすとき、雑音低減抵抗ＲNを導入することで、電流源回路の低雑音化が実現できる。
【００３０】
図３に本実施形態と従来手法のシミュレーション結果を示す。このシミュレーション結果は、提案する電流源回路に、トランスインピーダンスアンプを接続し、電流源回路が引き抜く電流と雑音の関係を示したものである。なお、図３において、実線が本実施形態の特性を示し、点線が従来手法の特性を示す。
図３では、トランジスタのサイズが同一である場合に、抵抗ＲNの値をパラメータとして、雑音の特性を示した。図３に示すように、本発明を用いることで、同一の大きさのトランジスタを用いた場合においても、低雑音化を実現できる。
【００３１】
以下、本発明に係る電流源回路及び電子回路の実施例を説明する。
【００３２】
［実施例１］
図４は本発明の実施例１に係る電流源回路１１を示す。この電流源回路１１は、図１に示す実施形態のものと同じ構成である。
即ち、電流源回路１１は、ＮＭＯＳトランジスタであるトランジスタＭ１１と、雑音低減抵抗（第１の抵抗）ＲNにより構成されている。トランジスタＭ１１では、ソースがグラウンドに接続され、ゲートには予め決めた一定電圧値となっているゲート制御電圧Ｖb1が入力される。雑音低減抵抗ＲNは、一端がトランジスタＭ１１のドレインに接続され、他端が出力端子Ｐoになっている。出力端子Ｐoには、主電子回路が接続される。
【００３３】
実施例１の電流源回路１１では、トランジスタＭ１１に接続した雑音低減抵抗ＲNにより、雑音電流が主電子回路へ流れ込むことを抑制することができ、低雑音の電流源回路になっている。
【００３４】
本実施例１ではトランジスタＭ１１として、ＮＭＯＳトランジスタを用いたが、その代わりにＰＭＯＳトランジスタを用いても同様の効果を得ることができる。
【００３５】
［実施例２］
図５は本発明の実施例２に係る電流源回路２０を示す。
電流源回路２０は、ＮＭＯＳトランジスタであるトランジスタＭ２０と、雑音低減抵抗ＲNと、可変電圧源ＶCにより構成されている。
トランジスタＭ２０では、ソースがグラウンドに接続され、ゲートには可変電圧源ＶCから可変の電圧値となっているゲート制御電圧が入力される。雑音低減抵抗ＲNは、一端がトランジスタＭ２０のドレインに接続され、他端が出力端子Ｐoになっている。出力端子Ｐoには、主電子回路が接続される。
【００３６】
実施例２の電流源回路２０では、トランジスタＭ２０に接続した雑音低減抵抗ＲNにより、雑音電流が主電子回路へ流れ込むことを抑制することができ、低雑音の電流源回路になっている。
更に、実施例２の電流源回路２０では、可変電圧源ＶCからトランジスタＭ２０のゲートに入力するゲート制御電圧を調整（可変）することにより、トランジスタＭ２０に流れる電流の値を調整することができる可変電流源回路として機能する。
【００３７】
本実施例２ではトランジスタＭ２０として、ＮＭＯＳトランジスタを用いたが、その代わりにＰＭＯＳトランジスタを用いても同様の効果を得ることができる。
【００３８】
［実施例３］
図６（ａ），（ｂ）は本発明の実施例３に係る電流源回路３０，３１を示す。
図６（ａ）に示す電流源回路３０は、ＮＭＯＳトランジスタであるトランジスタＭ３０と、雑音低減抵抗（第１の抵抗）ＲNと、安定化抵抗（第２の抵抗）Ｒ１により構成されている。トランジスタＭ３０では、ソースが安定化抵抗Ｒ１を介してグラウンドに接続され、ゲートには予め決めた一定電圧値となっているゲート制御電圧Ｖb1が入力される。雑音低減抵抗ＲNは、一端がトランジスタＭ３０のドレインに接続され、他端が出力端子Ｐoになっている。出力端子Ｐoには、主電子回路が接続される。
図６（ｂ）に示す電流源回路３１では、トランジスタＭ３０のゲートに、可変電圧源ＶCが接続されている。他の部分は図６（ａ）に示すものと同様である。
【００３９】
実施例３の電流源回路３０，３１では、トランジスタＭ３０に接続した雑音低減抵抗ＲNにより、雑音電流が主電子回路へ流れ込むことを抑制することができ、低雑音の電流源回路になっている。
【００４０】
ここで安定化抵抗Ｒ１の機能について説明する。
図４，図５に示す電流源回路１１，２０では、トランジスタＭ１１，Ｍ２０のソースを直接グラウンドに接続することで、電流源回路を構成していた。このような構成では、可変電圧源をゲートに接続することで流す電流量を変化させることはできるが、ノイズなどでゲート電圧が変化することで、流れる電流量も変化する問題がある。
そこで、実施例３の電流源回路３０，３１では、電流量のゲート電圧に対する感度を落とすために、トランジスタＭ３０のソースとグラウンドの間に安定化抵抗Ｒ１を入れることにより、トランジスタＭ１１，Ｍ２０に流れる電流値を安定させている。
【００４１】
本実施例３ではトランジスタＭ３０として、ＮＭＯＳトランジスタを用いたが、その代わりにＰＭＯＳトランジスタを用いても同様の効果を得ることができる。
【００４２】
［実施例４］
図７は本発明の実施例４に係る電子回路１００を示す。この電子回路１００は、主電子回路１１０と電流源回路４０とで構成されている。
【００４３】
電流源回路４０は、ＮＭＯＳトランジスタであるトランジスタＭと、雑音低減抵抗ＲNと、可変電圧源ＶCにより構成されている。
トランジスタＭでは、ソースがグラウンドに接続され、ゲートには可変電圧源ＶCからゲート制御電圧が入力される。雑音低減抵抗ＲNは、一端がトランジスタＭのドレインに接続され、他端が出力端子になって、主電子回路１１０の入力端子ｔinに接続されている。
【００４４】
主電子回路１１０は、ＮＭＯＳトランジスタであるトランジスタ１１１と、抵抗１１２により構成されているゲート接地増幅回路である。なお、ｔinは入力端子（信号入力端子）、ｔoutは出力端子（信号出力端子）である。トランジスタ１１１のゲートには一定電圧が印加されている。
この主電子回路１１０の入力インピーダンスは低い値を持っている。
【００４５】
実施例４の電子回路１００では、トランジスタＭに接続した雑音低減抵抗ＲNにより、電流源回路４０のトランジスタＭで発生した雑音電流が、主電子回路１１０へ流れ込むことを抑制することができ、低雑音化を実現できる。
【００４６】
本実施例４ではトランジスタＭとして、ＮＭＯＳトランジスタを用いたが、その代わりにＰＭＯＳトランジスタを用いても同様の効果を得ることができる。
また可変電圧源ＶCの代わりに、定電圧源を用いることもできる。
更に、電流源回路４０の代わりに、図４〜図６に示した実施例１〜３の電流源回路１１，２０，３０，３１を用いてもよい。
このような、実施例４における置き換え技術は、後述する、実施例５（図８）及び実施例６（図９）においても、同様に適用することができる。
【００４７】
［実施例５］
図８は本発明の実施例５に係る電子回路２００を示す。この電子回路２００は、主電子回路２１０と電流源回路４０とで構成されている。
電流源回路４０は、図７に示す実施例４のものと同じ構造であり、雑音低減抵抗ＲNの他端が出力端子になって、主電子回路２１０の入力端子ｔinに接続されている。
【００４８】
主電子回路２１０は、ＮＭＯＳトランジスタであるトランジスタ２１１と、抵抗２１２と、増幅率がβになっているアンプ２１３により構成されているフィードバック型の増幅回路である。この主電子回路２１０では、トランジスタ２１１のドレイン電圧が、アンプ２１３により増幅されて、トランジスタ２１１のゲートに印加されるようになっており、ドレイン電圧に応じてゲート電圧が変化するようになっている。
入力信号は入力端子ｔinを介してトランジスタ２１１のソースに入力され、ドレインに接続された出力端子ｔoutから、増幅された出力信号が出力される。
この主電子回路２１０の入力インピーダンスは低い値を持っている。
【００４９】
実施例５の電子回路２００では、トランジスタＭに接続した雑音低減抵抗ＲNにより、電流源回路４０のトランジスタＭで発生した雑音電流が、主電子回路２１０へ流れ込むことを抑制することができ、低雑音化を実現できる。
【００５０】
［実施例６］
図９は本発明の実施例６に係る電子回路３００を示す。この電子回路３００は、主電子回路３１０と電流源回路４０とで構成されている。
電流源回路４０は、図７に示す実施例４のものと同じ構造であり、雑音低減抵抗ＲNの他端が出力端子になって、主電子回路３１０の入力端子ｔinに接続されている。
【００５１】
主電子回路３１０は、負の増幅率を持つ増幅器３１１と、増幅器３１１の入力端子と出力端子とを接続する抵抗３１２により構成されている、フィードバック機能を持つトランスインピーダンスアンプである。
入力電流信号は入力端子ｔinを介して増幅器３１１の入力端子に入力され、増幅器３１１の出力端子ｔoutから、増幅された出力電圧信号が出力される。
この主電子回路３１０の入力インピーダンスは低い値を持っている。
【００５２】
実施例６の電子回路３００では、トランジスタＭに接続した雑音低減抵抗ＲNにより、電流源回路４０のトランジスタＭで発生した雑音電流が、主電子回路３１０へ流れ込むことを抑制することができ、低雑音化を実現できる。
【００５３】
［実施例７］
図１０は本発明の実施例７に係る電子回路４００を示す。この電子回路４００は、主電子回路４１０と電流源回路４２０と制御回路４３０とで構成されている。
【００５４】
主電子回路４１０は、負の増幅率を持つ増幅器４１１と、増幅器４１１の入力端子と出力端子とを接続する抵抗４１２により構成されている、フィードバック機能を持つトランスインピーダンスアンプである。
入力電流信号は入力端子ｔinを介して主電子回路（トランスインピーダンスアンプ）４１０に入力され、主電子回路４１０の出力端子ｔoutから、増幅された出力電圧信号が出力される。
【００５５】
電流源回路４２０は、ＮＭＯＳトランジスタであるトランジスタＭ４００と、雑音低減抵抗ＲNと、安定化抵抗Ｒ１により構成されている。
【００５６】
制御回路４３０は、主電子回路（トランスインピーダンスアンプ）４１０の出力電圧値に応じた値のゲート制御電圧を、電流源回路４２０のトランジスタＭ４００のゲートに印加している。
このため、主電子回路（トランスインピーダンスアンプ）４１０の出力から、制御回路４３０を介して、電流源回路４２０にフィードバックが行われている。
【００５７】
本実施例７ではトランジスタＭ４００として、ＮＭＯＳトランジスタを用いたが、その代わりにＰＭＯＳトランジスタを用いても同様の効果を得ることができる。
また主電子回路がトランスインピーダンスアンプであったが、これに限定するものではない。
【００５８】
更に、主電子回路と前述した各電流源回路とを組み合わせた電子回路において、主電子回路の出力に応じて、制御回路により、電流源回路のトランジスタのベースに印加するゲート制御電圧を制御するような構成を採用することもできる。
【００５９】
［実施例８］
図１１は本発明の実施例８に係る電子回路３００を示す。この電子回路３００の構成は、図９に示すものと同一であり、トランスインピーダンスアンプ（主電子回路）３１０と電流制御回路４０とで構成されている。
【００６０】
実施例８では、トランスインピーダンスアンプ３１０の入力インピーダンスがＺINであるとき、電流源回路４０のトランジスタＭの出力抵抗ＲOとトランスコンダクタンスｇmが、以下の式を満たす特性になっているトランジスタＭを採用している。
【数５】
2017004410.tif 000007
このような特性になっているトランジスタＭを採用することにより、前述した実施形態で説明したように、雑音低減抵抗ＲNの抵抗値に依らずに、電流源回路４０での雑音特性の劣化を抑制する効果が得られる。
【００６１】
本実施例の説明では、トランジスタＭとしてＮＭＯＳトランジスタを用いたが、ＰＭＯＳの場合であっても同様である。また、電流源回路と組み合わされる回路はトランスインピーダンスアンプに限定されない。
【産業上の利用可能性】
【００６２】
本発明は、トランジスタを用いた各種の電流源回路及びこれを用いた電子回路に利用することが可能である。
【符号の説明】
【００６３】
１，１０，１１，２０，３０，３１，４０，４２０  電流源回路
２  トランスインピーダンスアンプ
１００，２００，３００，４００  電子回路
１１０，２１０，３１０，４１０  主電子回路
１１１，２１１  トランジスタ
１１２，２１２  抵抗
２１３  アンプ
３１１，４１１  増幅器
３１２，４１２  抵抗
４３０  制御回路
Ｍ，Ｍ１，Ｍ１０，Ｍ１１，Ｍ２０，Ｍ３０，Ｍ４００  トランジスタ
ＲN  雑音低減抵抗（第１の抵抗）
Ｖb1  ゲート制御電圧
ＶC  可変電圧源
Ｐo  出力端子
Ｒ１  安定化抵抗（第２の抵抗）
ｔin  主電子回路の入力端子
ｔout  主電子回路の出力端子
【図１】
2017004410.tif 000008
【図２】
2017004410.tif 000009
【図３】
2017004410.tif 000010
【図４】
2017004410.tif 000011
【図５】
2017004410.tif 000012
【図６】
2017004410.tif 000013
【図７】
2017004410.tif 000014
【図８】
2017004410.tif 000015
【図９】
2017004410.tif 000016
【図１０】
2017004410.tif 000017
【図１１】
2017004410.tif 000018
【図１２】
2017004410.tif 000019