【手続補正書】
【提出日】平成17年11月11日(2005.11.11)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】  ｎビットのデータワードを受け取る複数のデータ入力端子と、
ｍビットのプラナライズされたデータワードを出力する複数のデータ出力端子と、
該複数のデータ入力端子に結合された入力端子の組、該複数のデータ出力端子に結合された出力端子の組、およびｍより小さいビット深さを有する第１のストレージバンクであって、該ｎビットのデータワードを受け取り、蓄積し、かつ、該ｍビットのプラナライズされたデータワードの第１の部分として該積算されたデータを出力する第１のストレージバンクと
を含む、データプラナライザ。
【請求項２】  前記第１のストレージバンクが２方向性シフトレジスタを含み、該２方向性シフトレジスタは、第１の方向における前記第１のストレージバンクに前記ｎビットのデータワードをシフトして入れ、かつ、異なる方向における該第１のストレージバンクから前記ｍビットのデータワードの前記第１の部分をシフトして出すように適合される、請求項１に記載のデータプラナライザ。
【請求項３】  前記２方向性シフトレジスタが、
データシフト信号を受け取るクロック入力端子と、
方向制御信号を受け取る方向端子と
を含む、請求項２に記載のデータプラナライザ。
【請求項４】  前記２方向性シフトレジスタが、
複数の列および行の矩形アレイに配置された複数のフリップフロップであって、該複数のフリップフロップのそれぞれが前記クロック入力端子に結合された制御端子、入力端子、および出力端子を有する、複数のフリップフロップと、
複数の列および行の矩形アレイに配置された複数のマルチプレクサであって、該複数のマルチプレクサのそれぞれが、前記方向端子に結合された制御端子、該複数のフリップフロップのうちの関連付けられた１つのフリップフロップの該入力端子に結合された出力端子、第１の入力端子、および第２の入力端子を有する、複数のマルチプレクサと
をさらに含む、請求項３に記載のデータプラナライザ。
【請求項５】  前記複数のマルチプレクサのアレイの第１の列の複数のマルチプレクサが、それぞれ、前記複数のデータ入力端子のうちの関連付けられた１つのデータ入力端子に結合された前記第１の入力端子を有し、
該複数のマルチプレクサのアレイの他の列の複数のマルチプレクサが、それぞれ、隣接する列に配置された前記複数のフリップフロップのうちの関連づけられた１つのフリップフロップの前記出力端子に結合された前記第１の入力端子を有し、
該複数のマルチプレクサのアレイの最上行以外の行の複数のマルチプレクサが、それぞれ、隣接する行の該複数のフリップフロップのうちの関連付けられた１つのフリップフロップの前記出力端子に結合された前記第２の入力端子を有し、
該複数のフリップフロップのアレイの最下行の複数のフリップフロップが、それぞれ、前記複数のデータ出力端子のうちの関連付けられた１つのデータ出力端子に結合された前記出力端子を有する、請求項４に記載のデータプラナライザ。
【請求項６】  前記複数のデータ入力端子に結合された入力端子の組、前記複数のデータ出力端子に結合された出力端子の組、およびｍより小さいビット深さを有する、第２のストレージバンクであって、前記ｎビットのデータワードを受け取り、蓄積し、かつ、前記ｍビットのプラナライズされたデータバンクの第２の部分として該積算されたデータを出力する第２のストレージバンクを更に含む、請求項１に記載のデータプラナライザ。
【請求項７】  前記第１のストレージバンクおよび前記第２のストレージバンクが、１フレームのデータよりも小さい結合容量を有する、請求項６に記載のデータプラナライザ。
【請求項８】  前記第１のストレージバンクが、第１の方向における前記第１のストレージバンクに前記ｎビットのデータワードをシフトして入れ、かつ、異なる方向における該第１のストレージバンクから前記ｍビットのデータワードの前記第１の部分をシフトして出すように適合される２方向性シフトレジスタであって、データシフト信号を受け取るクロック入力端子と方向制御信号を受け取る方向端子とを有する２方向性シフトレジスタを含み、前記第２のストレージバンクが、該第１の方向における前記第２のストレージバンクに該ｎビットのデータワードをシフトして入れ、かつ、該異なる方向における該第２のストレージバンクから該ｍビットのデータワードの該第２の部分をシフトして出すように適合される２方向性シフトレジスタであって、データシフト信号を受け取るクロック入力端子と方向制御信号を受け取る方向端子とを有する２方向性シフトレジスタとを含む、請求項７に記載のデータプラナライザ。
【請求項９】  前記第１の２方向性シフトレジスタの前記方向端子に結合された入力端子を有するインバータと、前記第２の２方向性シフトレジスタの前記方向端子に結合された出力端子とをさらに含む、請求項８に記載のデータプラナライザ。
【請求項１０】  前記２方向性シフトレジスタのそれぞれが、
複数の列および行の矩形アレイに配置された複数のフリップフロップであって、該複数のフリップフロップが前記クロック入力端子に結合された制御端子、入力端子、および出力端子を有する、複数のフリップフロップと、
複数の列および行の矩形アレイに配置された複数のマルチプレクサであって、該複数のマルチプレクサが、前記方向端子に結合された制御端子、該複数のフリップフロップのうちの関連付けられた１つのフリップフロップの該入力端子に結合された出力端子、第１の入力端子、および第２の入力端子を有する、複数のマルチプレクサと
をさらに含む、請求項９に記載のデータプラナライザ。
【請求項１１】  前記複数のマルチプレクサのアレイの第１の列の複数のマルチプレクサが、それぞれ、前記複数のデータ入力端子のうちの関連付けられた１つのデータ入力端子に結合された前記第１の入力端子を有し、
該複数のマルチプレクサのアレイの他の列の複数のマルチプレクサが、それぞれ、隣接する列に配置された前記複数のフリップフロップのうちの関連付けられた１つのフリップフロップの該出力端子に結合された前記第１の入力端子を有し、
該複数のマルチプレクサのアレイの最上行以外の行の複数のマルチプレクサが、それぞれ、隣接する行の該複数のフリップフロップのうちの関連付けられた１つのフリップフロップの出力端子に結合された前記第２の入力端子を有し、
該複数のフリップフロップのアレイの最下行の複数のフリップフロップが、それぞれ、前記複数のデータ出力端子のうちの関連付けられた１つのデータ出力端子に結合された前記出力端子を有する、請求項１０に記載のデータプラナライザ。
【請求項１２】  ｎビットのデータをプラナライズして、ｍビットのプラナライズされたデータにする方法であって、該方法は、
ｐ＜ｍ、かつ、ｎ＞ｌであるとき、第１のグループの（ｐ）個のｎビットデータワードを受け取るステップと、
該第１のグループの（ｐ）個のデータワードを第１のストレージバンクに格納するステップと、
該第１のグループの（ｐ）個のｎビットデータワードのそれぞれからの１ビットを含むｐビットデータワードを（ｎ）個の異なるメモリロケーションのそれぞれの第１の部分に伝送することにより、該メモリロケーションを含むデバイスに該第１のグループの（ｐ）個のデータワードを伝送するステップと
を包含する、方法。
【請求項１３】  第２のグループの（ｐ）個のｎビットデータワードを受け取るステップと、
該第２のグループの（ｐ）個のデータワードを前記第１のストレージバンクに格納するステップと、
該第２のグループの（ｐ）個のｎビットデータワードのそれぞれからの１ビットを含むｐビットデータワードを前記メモリロケーションのそれぞれの第２の部分に伝送することにより、該第２のグループの（ｐ）個のデータワードを前記デバイスに伝送するステップと
をさらに包含する、請求項１２に記載の方法。
【請求項１４】  後続するグループの（ｐ）個のｎビットデータワードを受け取るステップと、
該後続するグループの（ｐ）個のデータワードを前記第１のストレージバンクに格納するステップと、
前記メモリロケーションのそれぞれがｍビットデータワードを含むまで、該後続するグループの（ｐ）個のｎビットデータワードのそれぞれからの１ビットを含むｐビットデータワードを該メモリロケーションのそれぞれの後続する部分に後続する部分に伝送することにより、該後続するグループの（ｐ）個のデータワードを前記デバイスに伝送するステップと
をさらに包含する、請求項１３に記載の方法。
【請求項１５】  第２のグループの（ｐ）個のｎビットデータワードを受け取るステップと、
該第２のグループの（ｐ）個のデータワードを第２のストレージバンクに格納するステップと、
該第２のグループの（ｐ）個のｎビットデータワードのそれぞれからの１ビットを含むｐビットデータワードを前記メモリロケーションのそれぞれの第２の部分に伝送することにより、該第２のグループの（ｐ）個のデータワードを前記デバイスに伝送するステップと
をさらに包含する、請求項１２に記載の方法。
【請求項１６】  後続するグループの（ｐ）個のｎビットデータワードを受け取るステップと、
該後続するグループの（ｐ）個のデータワードを前記第１のストレージバンクおよび第２のストレージバンクのうちの１つに格納するステップと、
前記メモリロケーションのそれぞれがｍビットデータワードを含むまで、該後続するグループの（ｐ）個のｎビットデータワードのそれぞれからの１ビットを含むｐビットデータワードを、該メモリロケーションのそれぞれの後続する部分に伝送することにより、該後続するグループの（ｐ）個のデータワードを前記デバイスに伝送するステップと
をさらに包含する、請求項１５に記載の方法。
【請求項１７】  前記後続するグループの（ｐ）個のデータワードを前記第１のストレージバンクおよび第２のストレージバンクのうちの１つに格納する前記ステップが、該第１のストレージバンクと該第２のストレージバンクとの間で交互の様態で実施される、請求項１６に記載の方法。
【請求項１８】  前記第１のグループの（ｐ）個のデータワードを伝送する前記ステップが実施される間に、前記第２のグループの（ｐ）個のデータワードを前記第２のストレージバンクに格納する前記ステップが実施される、請求項１５に記載の方法。
【請求項１９】  前記第１のグループの（ｐ）個のデータワードを前記第１のストレージバンクに格納する前記ステップが、第１の方向に沿って、該第１のストレージバンクに該（ｐ）個のデータワードを一度に（ｎ）個のビットずつシフトして入れるステップを包含する、請求項１２に記載の方法。
【請求項２０】  前記第１のグループの（ｐ）個のデータワードを（ｎ）個の異なるメモリロケーションを含むデバイスに伝送する前記ステップが、第２の方向に沿って、前記第１のストレージバンクから該（ｐ）個のデータワードを一度に（ｐ）個のビットずつシフトして出すステップを包含する、請求項１９に記載の方法。
【請求項２１】  ｎビットのデータをプラナライズして、ｍビットのプラナライズされたデータにするデータプラナライザであって、該データプラナライザが、
ｐ＜ｍ、かつ、ｎ＞ｌであるとき、１つのグループの（ｐ）個のｎビットデータワードを受け取る受け取り手段と、
該グループのｐ個のデータワードを格納する格納手段と、
該グループの（ｐ）個のｎビットデータワードのそれぞれからの１ビットを含むｐビットデータワードを（ｎ）個の異なるメモリロケーションのそれぞれの第１の部分に伝送することにより、該グループのｐ個のデータワードを該（ｎ）個の異なるメモリロケーションを含むデバイスに伝送する手段と
を含む、データプラナライザ。
【請求項２２】  前記第１の格納手段が、
該第１の格納手段に一度に（ｎ）個のビットずつデータをシフトして入れる第１のシフト手段と、
該第１の格納手段から一度に（ｐ）個のビットずつデータをシフトして出す第２のシフト手段と
を含む、請求項２１に記載のデータプラナライザ。