【事件の表示】
　特願２００３−２７５００１「自己整列した接合領域コンタクトホールを有する半導体装置及びその製造方法」拒絶査定不服審判事件〔平成１６年　２月２６日出願公開、特開２００４−　６４０８３〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯
　本願は、平成１５年７月１５日（パリ条約に基づく優先権主張　２００２年７月２６日、大韓民国）の特許出願であって、平成２１年８月２５日付けの拒絶理由通知に対して同年１１月２６日に意見書及び手続補正書が提出されたが、平成２２年６月１６日付けで拒絶査定がなされた。
　それに対して、同年１０月１９日に拒絶査定不服審判が請求されるとともに手続補正書が提出され、その後、平成２３年１２月９日付けで審尋がなされ、それに対する回答書は提出されなかった。
　
第２．補正の却下の決定
【結論】
　平成２２年１０月１９日に提出された手続補正書による補正を却下する。
　
【理由】
１．補正の内容
　平成２２年１０月１９日に提出された手続補正書による補正（以下「本件補正」という。）は、補正前の特許請求の範囲の請求項１〜４１を、補正後の特許請求の範囲の請求項１〜４１と補正するものであり、補正前後の請求項１は各々以下のとおりである。
　
（補正前）
　「【請求項１】
　半導体基板上に複数のトレンチマスクを形成する段階と、
　前記トレンチマスクをエッチングマスクとして使って前記半導体基板をエッチングすることによって、活性領域を限定するトレンチを形成する段階と、
　前記トレンチマスクの上部面を露出させ、前記トレンチ及び前記トレンチマスクからなるギャップ領域を満たす埋め立て絶縁膜を形成する段階と、
　前記活性領域の上部面が露出するまで前記トレンチマスク及び前記埋め立て絶縁膜をパターニングし、前記活性領域を横切るスリット型開口部を定義するトレンチマスクパターン及び埋め立て絶縁膜パターンを形成する段階と、
　前記スリット型開口部内にゲートパターンを形成する段階と
　前記トレンチマスクパターンを除去して前記活性領域を露出させる接合領域開口部を形成する段階と、
　前記接合領域開口部を満たすコンタクトプラグを形成する段階と、
を含むとともに
　前記接合領域開口部は、互いに異なる物質の間のエッチング選択性を利用して前記ゲートパターンに対して自己整列して形成する
　ことを特徴とする半導体装置の製造方法。」
　
（補正後）
　「【請求項１】
　半導体基板上に複数のトレンチマスクを形成する段階と、
　前記トレンチマスクをエッチングマスクとして使って前記半導体基板をエッチングすることによって、活性領域を限定するトレンチを形成する段階と、
　前記トレンチマスクの上部面を露出させ、前記トレンチ及び前記トレンチマスクからなるギャップ領域を満たす埋め立て絶縁膜を形成する段階と、
　前記活性領域の上部面が露出するまで前記トレンチマスク及び前記埋め立て絶縁膜をパターニングし、前記活性領域を横切るスリット型開口部を定義するトレンチマスクパターン及び埋め立て絶縁膜パターンを形成する段階と、
　前記スリット型開口部内にゲートパターンを形成する段階と
　前記トレンチマスクパターンを除去して前記活性領域を露出させる接合領域開口部を形成する段階と、
　前記接合領域開口部を満たすコンタクトプラグを形成する段階と、を含むとともに
　前記接合領域開口部は、互いに異なる物質の間のエッチング選択性を利用して前記ゲートパターンに対して自己整列して形成し、
　前記ゲートパターンの鋳型として使用される前記トレンチマスクの厚さを、前記ゲートパターンの高さに対応する厚さとする
　ことを特徴とする半導体装置の製造方法。」
　
２．補正事項の整理
　本件補正による補正事項を整理すると、次のとおりである。
　
（１）補正事項１
　補正前の請求項１の「形成する　ことを特徴とする半導体装置の製造方法。」を、「形成し、　前記ゲートパターンの鋳型として使用される前記トレンチマスクの厚さを、前記ゲートパターンの高さに対応する厚さとする　ことを特徴とする半導体装置の製造方法。」と補正して、補正後の請求項１とすること。
　
（２）補正事項２
　補正前の請求項１２の「記スリット型開口部」を、「前記スリット型開口部」と補正して、補正後の請求項１２とすること。
　
（３）補正事項３
　補正前の請求項２０の「記コンタクトプラグ」を、「前記コンタクトプラグ」と補正して、補正後の請求項２０とすること。
　
（４）補正事項４
　補正前の請求項２５の「をさらに含む半導体装置の製造方法。」を、「をさらに含む　ことを特徴とする半導体装置の製造方法。」と補正して、補正後の請求項２５とすること。
　
３．新規事項追加の有無及び補正の目的についての検討
（１）補正事項１について
　補正事項１は、補正前の請求項１に係る発明の発明特定事項である「半導体基板上に複数のトレンチマスクを形成する段階」に対して技術的限定を加えるものであるから、特許法第１７条の２第４項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項をいう。以下同じ。）第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　したがって、補正事項１は、特許法第１７条の２第４項に規定する要件を満たす。
　また、補正事項１により補正された部分は、本願の願書に最初に添付した明細書（以下「当初明細書」という。また、本願の願書に最初に添付した明細書、特許請求の範囲又は図面を「当初明細書等」という。）の、００２７段落等に記載されているものと認められるから、補正事項１は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものである。
　したがって、補正事項１は、当初明細書等に記載された事項の範囲内においてなされたものであるから、特許法第１７条の２第３項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第３項をいう。以下同じ。）に規定する要件を満たすことは明らかである。
　
（２）補正事項２及び３について
　補正事項２及び３は、明らかな誤記であった補正前の請求項１２及び２０の記載を正しく修正するものであるから、特許法第１７条の２第４項第３号に掲げる誤記の訂正を目的とするものに該当する。
　したがって、補正事項２及び３は、特許法第１７条の２第４項に規定する要件を満たす。
　また、補正事項２及び３が特許法第１７条の２第３項に規定する要件を満たすことは明らかである。
　
（３）補正事項４について
　補正事項４は、補正前の請求項２５の記載について、内容を変えることなく、より明瞭な記載とするものであるから、特許法第１７条の２第４項第４号に掲げる明瞭でない記載の釈明を目的とするものに該当する。
　したがって、補正事項４は、特許法第１７条の２第４項に規定する要件を満たす。
　また、補正事項４が特許法第１７条の２第３項に規定する要件を満たすことは明らかである。
　
（３）補正の目的の適否、及び新規事項の追加の有無についてのまとめ
　以上検討したとおりであるから、本件補正は特許法第１７条の２第３項及び第４項に規定する要件を満たす。
　そして、本件補正は特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とする補正を含むものであるから、本件補正による補正後の特許請求の範囲に記載されている事項により特定される発明が特許出願の際独立して特許を受けることができるものであるか否か、すなわち、本件補正がいわゆる独立特許要件を満たすものであるか否かにつき、以下において更に検討する。
　
４．独立特許要件について
（１）補正後の発明
　本願の本件補正による補正後の請求項１ないし４１に係る発明は、本件補正により補正された明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項１ないし４１に記載されている事項により特定されるとおりのものであり、そのうちの請求項１に係る発明（以下「補正発明」という。）は、請求項１に記載されている事項により特定される、上記１．の「（補正後）」の箇所に記載したとおりのものであり、再掲すると次のとおりである。
　
　「【請求項１】
　半導体基板上に複数のトレンチマスクを形成する段階と、
　前記トレンチマスクをエッチングマスクとして使って前記半導体基板をエッチングすることによって、活性領域を限定するトレンチを形成する段階と、
　前記トレンチマスクの上部面を露出させ、前記トレンチ及び前記トレンチマスクからなるギャップ領域を満たす埋め立て絶縁膜を形成する段階と、
　前記活性領域の上部面が露出するまで前記トレンチマスク及び前記埋め立て絶縁膜をパターニングし、前記活性領域を横切るスリット型開口部を定義するトレンチマスクパターン及び埋め立て絶縁膜パターンを形成する段階と、
　前記スリット型開口部内にゲートパターンを形成する段階と
　前記トレンチマスクパターンを除去して前記活性領域を露出させる接合領域開口部を形成する段階と、
　前記接合領域開口部を満たすコンタクトプラグを形成する段階と、を含むとともに
　前記接合領域開口部は、互いに異なる物質の間のエッチング選択性を利用して前記ゲートパターンに対して自己整列して形成し、
　前記ゲートパターンの鋳型として使用される前記トレンチマスクの厚さを、前記ゲートパターンの高さに対応する厚さとする
　ことを特徴とする半導体装置の製造方法。」
　
（２）引用刊行物に記載された発明
（２−１）本願の優先権主張の日前に日本国内において頒布され、原査定の根拠となった拒絶の理由において引用された刊行物である特開平１１−７４５２６号公報（以下「引用例」という。）には、図１〜２及び７と共に次の記載がある（ここにおいて、下線は当合議体が付加したものである。）。
　
ａ．「【０００１】
【発明の属する技術分野】
本発明は半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】近年、ＬＳＩの集積度をより高めて、その動作速度を向上させることが求められている。これを達成するために、通常、トランジスタを構成する各部材の寸法を比例的に縮小することが行われている。しかしながら、ゲート電極の幅を０．１μｍ程度まで縮小した場合、このような方法では以下に示す問題を生ずる。」
　
ｂ．「【００５０】まず、第１の実施形態について説明する。
【００５１】図１及び図２は、それぞれ、本発明の第１の実施形態に係る製造工程を概略的に示す図である。なお、図１及び図２において、（ａ）〜（ｋ）は斜視図である。以下、図１及び図２を参照しながら、第１の実施形態について説明する。
【００５２】
まず、図１（ａ）に示すように、（１００）面が露出したシリコン基板１１を用意し、その面上に５ｎｍ程度の厚さの熱酸化膜１２を形成する。その後、熱酸化膜１２上にＬＰＣＶＤ法により窒化シリコンを堆積し、厚さ１５０ｎｍ程度のシリコン窒化膜１３を形成する。
【００５３】
次に、光リソグラフィー技術又はＥＢ描画法を用いてシリコン窒化膜１３上にレジストパターン（図示せず）を形成する。さらに、図１（ｂ）に示すように、ＲＩＥ（Reactive Ion Etching）法を用いてシリコン窒化膜１３、酸化膜１２及びシリコン基板１１をエッチングして素子領域１５を形成する。この時形成される溝部１４は、後で素子分離（ＳＴＩ：Shallow Trench Isolation）に用いられる。
【００５４】
その後、基板１１の溝部１４を形成した面上に、例えば厚さ６００ｎｍ程度のＴＥＯＳ系酸化膜１６をＣＶＤ法により形成し、溝部１４の内部をＴＥＯＳ系酸化物で埋め込む。さらに、図１（ｃ）に示すように、ＴＥＯＳ系酸化膜１６をＣＭＰ（Chemical Mechanical Polishing ）法により平坦化する。この時、シリコン窒化膜１３がストッパー膜として機能するため、ＣＭＰ法によるＴＥＯＳ系酸化膜１６の研磨はシリコン窒化膜１３が露出した時点で停止され得る。
【００５５】
次に、図１（ｄ）に示すように、ゲート電極を埋め込み形成するための溝部１７を形成する。これは、以下に示す方法により行う。まず、光リソグラフィー技術を用いること又はＥＢ描画を行うことにより、ゲート電極が形成される領域以外の領域上にレジストパターン（図示せず）を形成する。次に、ＲＩＥ法を用いてゲート電極が形成される領域に位置するシリコン窒化膜１３及びＴＥＯＳ酸化膜１６をエッチング除去する。
【００５６】この溝部１７は、シリコン窒化膜１３の厚さと等しい深さに形成することが好ましい。また、シリコン窒化膜１３のＲＩＥと酸化膜１６のＲＩＥとを、十分なエッチング選択比が得られる条件下でそれぞれ別々に行なうと、以下のメリットが得られる。これについて図３（ａ）〜（ｃ）を参照しながら説明する。」
　
ｃ．「【００７６】次に、本発明の第３の実施形態について説明する。
【００７７】図７は、本発明の第３の実施形態に係る製造工程を概略的に示す図である。なお、第３の実施形態においては、第１の実施形態の図１（ａ）〜（ｄ）に示す工程が行なわれ、それ以降の工程が異なっている。したがって、図１（ｄ）に示す工程よりも後の工程について説明する。
【００７８】
まず、図７（ａ）に示すように、ゲート配線を埋め込み形成するための溝１７の底部の酸化膜１２をＨＦ系の液で除去する。次に、図７（ｂ）に示すように、ゲート絶縁膜５１を形成する。その後、ＬＰＣＶＤ法により、ゲート電極（ゲート配線）となるポリシリコン膜５２を３００ｎｍ程度の厚さに形成して溝部１７を埋め込み、これをＣＭＰ法により平坦化する。このようにして、ポリシリコン膜５２、ＴＥＯＳ酸化膜１６及びシリコン窒化膜１３の表面高さを揃え、完全平坦化を実現する。
【００７９】
次に、図７（ｃ）に示すように、ホットリン酸を用いたエッチングによりシリコン窒化膜１３を除去し、溝部１９を形成する。このようにして、ゲート配線となるポリシリコン膜５２の高さと素子分離領域のＴＥＯＳ酸化膜１６の高さを揃え、ソース・ドレイン電極が形成される領域のみが窪んだ構造を形成する。
【００８０】
次に、図７（ｄ）に示すように、ポリシリコン膜５２の表面を酸化して厚さ４ｎｍ程度の酸化膜５３を形成する。
【００８１】次に、図７（ｅ）に示すように、ＬＰＣＶＤ法により厚さ１５〜２０ｎｍ程度のシリコン窒化膜２１を形成する。さらに、全面ＲＩＥによって溝部の側壁（ポリシリコン膜５２の側壁及びＴＥＯＳ酸化膜１６の側壁）上に選択的にシリコン窒化膜２１を残置させ、それ以外のシリコン窒化膜２１を除去する。
その後、ソース拡散層及びドレイン拡散層（図示せず）を形成する。形成方法としては、イオン注入法、固相拡散法、気相拡散法等が考えられる。
【００８２】
次に、図７（ｆ）に示すように、ソース・ドレイン領域上の熱酸化膜１２をＲＩＥ法等で除去してシリコン表面を露出させる。さらに、シリサイド（ＣｏシリサイドやＴｉシリサイド）をスパッタし、厚さ１００ｎｍ程度のシリサイド膜２２を形成する。その後、ＣＭＰ法によりポリシリコンゲート５２上及びＴＥＯＳ酸化膜（素子分離領域）１６上のシリサイドを除去し、ソース・ドレイン領域上のみにシリサイド膜２２を残置させる。このようにして、シリサイデーションアニールを行うことなしに、ソース・ドレイン領域上に自己整合的にシリサイド２２を形成することができる。
【００８３】なお、図７に示す工程ではシリサイド膜を埋め込み形成したが、タングステン膜を埋め込み形成してもよい。ソース・ドレイン領域の低抵抗化の目的を達成するためにはタングステンなどのメタルを直接ソース・ドレイン領域上に貼り付けても良いからである。このようにして形成されたトランジスタは、リークが少なくソース・ドレイン領域の抵抗値が小さいため高速で良好な電気特性を示す。
【００８４】以後の工程は、通常のＬＳＩ製造プロセスに従う。すなわち、ＴＥＯＳ等の層間絶縁膜を堆積し、それにゲート配線やソース・ドレイン電極と上層配線とを接続するためのコンタクトホールを開孔する。さらに、コンタクトホールを形成した層間絶縁膜上にアルミニウム等からなるメタル配線を形成する。
【００８５】
以上説明したように、本発明の第１〜第３の実施形態によると、ソース・ドレイン電極がシリサイドからなるＭＯＳＦＥＴを、シリサイデーションアニールを行うことなく得ることができる。
　
（２−２）ここにおいて、引用例の図１（ｂ）の記載、及び００５３段落の「図１（ｂ）に示すように、ＲＩＥ（Reactive Ion Etching）法を用いてシリコン窒化膜１３、酸化膜１２及びシリコン基板１１をエッチングして素子領域１５を形成する。この時形成される溝部１４は、後で素子分離（ＳＴＩ：Shallow Trench Isolation）に用いられる。」という記載から、引用例に記載された「素子領域１５」の側部に「溝部１４」が存在すること、言い換えれば、引用例に記載された「溝部１４」によって「素子領域１５」を画定していることが明らかである。
　また、引用例に記載された「溝部１４」が「素子分離（ＳＴＩ：Shallow Trench Isolation）に用いられる」のであるから、図１（ｂ）には、「素子領域１５」が一つしか図示されていないものの、図示された当該「素子領域１５」とは別の「素子領域１５」が存在し、これら複数の「素子領域１５」を分離・分断する形態で「溝部１４」が存在していることは明らかである。
　
（２−３）引用例の図１（ｂ）及び（ｄ）の記載から、「溝１７」は「素子領域１５」を平面視で横切るスリット型の形態で設けられていることが見て取れる。
　
（２−４）したがって、引用例には、次の発明（以下「引用発明」という。）が記載されているものと認められる。
　
　「シリコン基板１１上に熱酸化膜１２及びシリコン窒化膜１３を形成し、前記シリコン窒化膜１３上にレジストパターンを形成し、ＲＩＥ法を用いて前記シリコン窒化膜１３、前記熱酸化膜１２及び前記シリコン基板１１をエッチングして複数の素子領域１５を画定する溝部１４を形成する段階と、
　前記シリコン基板１１の前記溝部１４を形成した面上に、ＴＥＯＳ系酸化膜１６を形成し、前記ＴＥＯＳ系酸化膜１６をＣＭＰ法により前記シリコン窒化膜１３が露出した時点まで研磨し平坦化して、前記溝部１４の内部を前記ＴＥＯＳ系酸化膜１６で埋め込む段階と、
　ゲート電極が形成される領域以外の領域上にレジストパターンを形成し、ＲＩＥ法を用いて前記ゲート電極が形成される領域に位置する前記シリコン窒化膜１３及び前記ＴＥＯＳ酸化膜１６をエッチング除去して、平面視で前記素子領域１５を横切るスリット型の形態で前記ゲート電極を埋め込み形成するための溝部１７を形成し、当該溝部１７の底部の前記熱酸化膜１２を除去する段階と、
　前記底部の熱酸化膜１２が除去された前記溝部１７にゲート絶縁膜５１、及びゲート電極となるポリシリコン膜５２を形成して前記溝部１７を埋め込み、これをＣＭＰ法により平坦化して、前記ポリシリコン膜５２、前記ＴＥＯＳ酸化膜１６及び前記シリコン窒化膜１３の表面高さを揃える段階と、
　ホットリン酸を用いたエッチングにより前記シリコン窒化膜１３を除去し、溝部１９を形成することで、ゲート配線となる前記ポリシリコン膜５２の高さと素子分離領域の前記ＴＥＯＳ酸化膜１６の高さを揃え、ソース・ドレイン電極が形成される領域のみが窪んだ構造を形成し、ソース・ドレイン領域上の前記熱酸化膜１２を除去して前記シリコン基板１１表面を露出させる段階と、
　シリサイドをスパッタし、シリサイド膜２２を形成した後、ＣＭＰ法により前記ポリシリコンゲート５２上及び素子分離領域の前記ＴＥＯＳ酸化膜１６上のシリサイドを除去し、前記ソース・ドレイン領域上のみに自己整合的にシリサイド膜２２を残置させる段階と、
　を含む半導体装置の製造方法。」
　
（３）補正発明と引用発明との対比
（３−１）引用発明の「シリコン基板１１」、「素子領域１５」は、各々補正発明の「半導体基板」、「活性領域」に相当し、引用発明の「溝部１４」のうち「前記シリコン基板１１をエッチングして」形成された部分は、補正発明の「トレンチ」に相当する。
　また、引用発明の「前記シリコン窒化膜１３上にレジストパターンを形成し、ＲＩＥ法を用いて前記シリコン窒化膜１３、前記熱酸化膜１２及び前記シリコン基板１１をエッチングして複数の素子領域１５を画定する溝部１４を形成する段階」における「前記シリコン窒化膜１３上」の「レジストパターン」の平面形状が、「複数の素子領域１５」に対応する形状であることは明らかであり、また、当該「レジストパターン」を用いて「エッチング」された「シリコン窒化膜１３」、つまりパターニングされた「シリコン窒化膜１３」も、平面形状が「複数の素子領域１５」に対応する形状であること、言い換えれば「溝部１４」を形成する領域以外を覆っていることは明らかである。
　よって、引用発明の「溝部１４」を形成する領域以外を覆う複数の「シリコン窒化膜１３」は、補正発明の「複数のトレンチマスク」に相当する。
　したがって、引用発明の「シリコン基板１１上に熱酸化膜１２及びシリコン窒化膜１３を形成し、前記シリコン窒化膜１３上にレジストパターンを形成し、ＲＩＥ法を用いて前記シリコン窒化膜１３、前記熱酸化膜１２及び前記シリコン基板１１をエッチングして複数の素子領域１５を画定する溝部１４を形成する段階」と、補正発明の「半導体基板上に複数のトレンチマスクを形成する段階と、前記トレンチマスクをエッチングマスクとして使って前記半導体基板をエッチングすることによって、活性領域を限定するトレンチを形成する段階」とは、「半導体基板上に複数のトレンチマスクを形成する段階と、前記トレンチマスク」が形成された領域以外の「前記半導体基板をエッチングすることによって、活性領域を限定するトレンチを形成する段階」である点で共通する。
　
（３−２）引用発明の「溝部１４」、「前記溝部１４の内部」に「埋め込」まれた「ＴＥＯＳ系酸化膜１６」は、各々補正発明の「前記トレンチ及び前記トレンチマスクからなるギャップ領域」、「埋め立て絶縁膜」に相当する。
　したがって、引用発明の「前記シリコン基板１１の前記溝部１４を形成した面上に、ＴＥＯＳ系酸化膜１６を形成し、前記ＴＥＯＳ系酸化膜１６をＣＭＰ法により前記シリコン窒化膜１３が露出した時点まで研磨し平坦化して、前記溝部１４の内部を前記ＴＥＯＳ系酸化膜１６で埋め込む段階」は、補正発明の「前記トレンチマスクの上部面を露出させ、前記トレンチ及び前記トレンチマスクからなるギャップ領域を満たす埋め立て絶縁膜を形成する段階」に相当する。
　
（３−３）引用発明において、「ゲート電極が形成される領域以外の領域上にレジストパターンを形成し、ＲＩＥ法を用いて前記ゲート電極が形成される領域に位置する前記シリコン窒化膜１３及び前記ＴＥＯＳ酸化膜１６をエッチング除去して、平面視で前記素子領域１５を横切るスリット型の形態で前記ゲート電極を埋め込み形成するための溝部１７を形成」しているのであるから、その結果物は、「ゲート電極が形成される領域以外」にエッチングされずに残された「前記シリコン窒化膜１３及び前記ＴＥＯＳ酸化膜１６」のパターンによって「前記ゲート電極を埋め込み形成するための溝部１７」が定義されていることは明らかである。
　また、引用発明において、「前記ゲート電極を埋め込み形成するための溝部１７を形成し、当該溝部１７の底部の前記熱酸化膜１２を除去」した結果、「前記熱酸化膜１２」の直下に存在する「シリコン基板１１」の「素子領域１５」が露出することは明らかである。
　そして、引用発明の「当該溝部１７の底部の前記熱酸化膜１２を除去」した「スリット型の形態」の「ゲート電極を埋め込み形成するための溝部１７」は、補正発明の「スリット型開口部」に相当する。
　したがって、引用発明の「ゲート電極が形成される領域以外の領域上にレジストパターンを形成し、ＲＩＥ法を用いて前記ゲート電極が形成される領域に位置する前記シリコン窒化膜１３及び前記ＴＥＯＳ酸化膜１６をエッチング除去して、平面視で前記素子領域１５を横切るスリット型の形態で前記ゲート電極を埋め込み形成するための溝部１７を形成し、当該溝部１７の底部の前記熱酸化膜１２を除去する段階」と、補正発明の「前記活性領域の上部面が露出するまで前記トレンチマスク及び前記埋め立て絶縁膜をパターニングし、前記活性領域を横切るスリット型開口部を定義するトレンチマスクパターン及び埋め立て絶縁膜パターンを形成する段階」とは、「前記トレンチマスク及び前記埋め立て絶縁膜をパターニングし、前記活性領域を横切るスリット型開口部を定義するトレンチマスクパターン及び埋め立て絶縁膜パターンを形成する段階」である点で共通する。
　
（３−４）引用発明の「前記底部の熱酸化膜１２が除去された前記溝部１７」に埋め込まれる「ゲート絶縁膜５１、及びゲート電極となるポリシリコン膜５２」は、補正発明の「ゲートパターン」に相当する。
　したがって、引用発明の「前記底部の熱酸化膜１２が除去された前記溝部１７にゲート絶縁膜５１、及びゲート電極となるポリシリコン膜５２を形成して前記溝部１７を埋め込み、これをＣＭＰ法により平坦化して、前記ポリシリコン膜５２、前記ＴＥＯＳ酸化膜１６及び前記シリコン窒化膜１３の表面高さを揃える段階」は、補正発明の「前記スリット型開口部内にゲートパターンを形成する段階」に相当する。
　
（３−５）引用発明の「ホットリン酸を用いたエッチングにより前記シリコン窒化膜１３を除去し」て形成された「ソース・ドレイン電極が形成される領域」の「窪」みである「溝部１９」と、「前記シリコン基板１１表面を露出させ」るために「ソース・ドレイン領域上の前記熱酸化膜１２を除去」した部分とで構成される開口部は、補正発明の「接合領域開口部」に相当する。
　したがって、引用発明の「ホットリン酸を用いたエッチングにより前記シリコン窒化膜１３を除去し、溝部１９を形成することで、ゲート配線となる前記ポリシリコン膜５２の高さと素子分離領域の前記ＴＥＯＳ酸化膜１６の高さを揃え、ソース・ドレイン電極が形成される領域のみが窪んだ構造を形成し、ソース・ドレイン領域上の前記熱酸化膜１２を除去して前記シリコン基板１１表面を露出させる段階」と、補正発明の「前記トレンチマスクパターンを除去して前記活性領域を露出させる接合領域開口部を形成する段階」とは、「前記トレンチマスクパターンを除去」する工程を含むと共に「前記活性領域を露出させる接合領域開口部を形成する段階」である点で共通する。
　
（３−６）引用発明の「シリサイドをスパッタし、シリサイド膜２２を形成した後、ＣＭＰ法により前記ポリシリコンゲート５２上及び素子分離領域の前記ＴＥＯＳ酸化膜１６上のシリサイドを除去し、前記ソース・ドレイン領域上のみに自己整合的にシリサイド膜２２を残置させる段階」を経て、「溝部１９」と「前記シリコン基板１１表面を露出させ」るために「ソース・ドレイン領域上の前記熱酸化膜１２を除去」した部分とで構成される開口部に残置させられた「シリサイド膜２２」が、「ソース・ドレイン領域」にコンタクトするプラグとして機能することは明らかである。
　したがって、引用発明の「シリサイドをスパッタし、シリサイド膜２２を形成した後、ＣＭＰ法により前記ポリシリコンゲート５２上及び素子分離領域の前記ＴＥＯＳ酸化膜１６上のシリサイドを除去し、前記ソース・ドレイン領域上のみに自己整合的にシリサイド膜２２を残置させる段階」は、補正発明の「前記接合領域開口部を満たすコンタクトプラグを形成する段階」に相当する。
　
（３−７）引用発明の「ホットリン酸を用いたエッチング」により、「ポリシリコン膜５２」や「ＴＥＯＳ系酸化膜１６」の構成物質である「ポリシリコン」や「ＴＥＯＳ系酸化」物に対して、「シリコン窒化膜」の構成物質である「シリコン窒化」物が選択的にエッチングされることは、当業者の技術常識である。
　また、引用発明の「ホットリン酸を用いたエッチングにより前記シリコン窒化膜１３を除去し」て形成された「ソース・ドレイン電極が形成される領域」の「窪」みである「溝部１９」が、「前記底部の熱酸化膜１２が除去された前記溝部１７」に埋め込まれる「ゲート絶縁膜５１、及びゲート電極となるポリシリコン膜５２」に自己整列して形成されることは、「ホットリン酸を用いたエッチング」により「シリコン窒化膜」が選択的にエッチングされることからも、また、引用例の図７（ｂ）及び（ｃ）の記載からも明らかである。
　したがって、引用発明の「ホットリン酸を用いたエッチングにより前記シリコン窒化膜１３を除去し、溝部１９を形成することで、ゲート配線となる前記ポリシリコン膜５２の高さと素子分離領域の前記ＴＥＯＳ酸化膜１６の高さを揃え、ソース・ドレイン電極が形成される領域のみが窪んだ構造を形成し、ソース・ドレイン領域上の前記熱酸化膜１２を除去して前記シリコン基板１１表面を露出させる段階」と、補正発明の「前記接合領域開口部は、互いに異なる物質の間のエッチング選択性を利用して前記ゲートパターンに対して自己整列して形成し」とは、「前記接合領域開口部」の少なくとも一部は「互いに異なる物質の間のエッチング選択性を利用して前記ゲートパターンに対して自己整列して形成し」ている点で共通する。
　
（３−８）したがって、補正発明と引用発明とは、
　「半導体基板上に複数のトレンチマスクを形成する段階と、
　前記トレンチマスクが形成された領域以外の前記半導体基板をエッチングすることによって、活性領域を限定するトレンチを形成する段階と、
　前記トレンチマスクの上部面を露出させ、前記トレンチ及び前記トレンチマスクからなるギャップ領域を満たす埋め立て絶縁膜を形成する段階と、
　前記トレンチマスク及び前記埋め立て絶縁膜をパターニングし、前記活性領域を横切るスリット型開口部を定義するトレンチマスクパターン及び埋め立て絶縁膜パターンを形成する段階と、
　前記スリット型開口部内にゲートパターンを形成する段階と、
　前記トレンチマスクパターンを除去する工程を含むと共に前記活性領域を露出させる接合領域開口部を形成する段階と、
　前記接合領域開口部を満たすコンタクトプラグを形成する段階と、
　前記接合領域開口部の少なくとも一部は互いに異なる物質の間のエッチング選択性を利用して前記ゲートパターンに対して自己整列して形成し
　た半導体装置の製造方法。」
　である点で一致し、次の５点で相違する。
　
（相違点１）
　「活性領域を限定するトレンチを形成する」ための「前記半導体基板をエッチングする」段階を、補正発明では、「前記トレンチマスクをエッチングマスクとして使って」行っているのに対し、引用発明では、補正発明の「トレンチマスク」に相当する「シリコン窒化膜１３」の上に形成された「レジストパターン」をエッチングマスクとして使って行っている点。
　
（相違点２）
　「前記活性領域を横切るスリット型開口部を定義するトレンチマスクパターン及び埋め立て絶縁膜パターンを形成する段階」の「前記トレンチマスク及び前記埋め立て絶縁膜」の「パターニング」を、補正発明では、「前記活性領域の上部面が露出するまで」行っているのに対して、引用発明では、「前記トレンチマスク及び前記埋め立て絶縁膜をパターニング」した後に「熱酸化膜１２」を除去することで「前記活性領域の上部面」を「露出」させている点。
　
（相違点３）
　「前記活性領域を露出させる接合領域開口部を形成する段階」を、補正発明では、「前記トレンチマスクパターンを除去して」行っているのに対して、引用発明では、「前記トレンチマスクパターンを除去」した後に「熱酸化膜１２」を除去することで「前記活性領域を露出させる接合領域開口部を形成」している点。
　
（相違点４）
　補正発明は、「前記接合領域開口部は、互いに異なる物質の間のエッチング選択性を利用して前記ゲートパターンに対して自己整列して形成し」ているのに対して、引用発明は、「前記接合領域開口部」の上部を「互いに異なる物質の間のエッチング選択性を利用して前記ゲートパターンに対して自己整列して形成し」ているものの、後続の「熱酸化膜１２」除去により「前記接合領域開口部」を完成させている点。
　
（相違点５）
　補正発明では、「前記ゲートパターンの鋳型として使用される前記トレンチマスクの厚さを、前記ゲートパターンの高さに対応する厚さとする」のに対して、引用発明では、そのような特定がなされていない点。
　
（４）相違点についての当審の判断
（４−１）相違点１について
　一般に、半導体基板に溝を形成するにあたり、レジストパターンをエッチングマスクとしてシリコン窒化膜及び半導体基板を連続的にエッチングする手法と、レジストパターンをエッチングマスクとしてシリコン窒化膜をパターニングし、当該レジストパターンを除去した後、パターニングされたシリコン窒化膜をエッチングマスクとして半導体基板をエッチングする手法とが、いずれも選択可能であることは、例えば、本願の優先権主張の日前に日本国内において頒布された刊行物である下記周知例１及び２に記載されているように当業者において周知である。
　したがって、引用発明において、「活性領域を限定するトレンチを形成する」ための「前記半導体基板をエッチングする」段階を、「レジストパターン」を用いて「前記シリコン窒化膜１３」をパターニングした後で「前記半導体基板をエッチングする」前に「レジストパターン」を除去し、補正発明の「トレンチマスク」に相当するパターニングされた当該「前記シリコン窒化膜１３」をエッチングマスクとして「前記半導体基板をエッチングする」手法に置き換えることは、当業者が容易になし得たことである。
　よって、相違点１は、当業者が容易になし得た範囲に含まれる程度のものである。
　
ａ．周知例１：特開２００１−１６８１８５号公報
　上記周知例１には、図５ないし８と共に次の記載がある。
　「【００４５】
図５に示すように、半導体基板１（ウェハ１ｗ）を用意し、薄いシリコン酸化（ＳｉＯ）膜２、シリコン窒化（ＳｉＮ）膜３を形成する。
【００４６】
次に、図６に示すように、シリコン窒化膜３上にフォトレジスト膜４を形成する。
【００４７】
次に、図７に示すように、フォトレジスト膜４の存在下でドライエッチングを施し、シリコン窒化膜３およびシリコン酸化膜２をエッチングして除去する。
【００４８】
フォトレジスト膜４を除去した後、図８に示すように、シリコン窒化膜３の存在下でドライエッチング（異方性エッチング）を施し、半導体基板１をエッチングして溝５を形成する。
【００４９】なお、本工程では、パターニングされたシリコン窒化膜３をハードマスクに用いている。このように薄い膜厚のシリコン窒化膜３をハードマスクに用いることによりエッチング特性を改善し、微細加工を容易にすることができる。
シリコン窒化膜３をハードマスクに用いることに代えて、フォトレジスト膜４の存在下で半導体基板１にエッチングを施し溝５を形成しても良い。この場合、工程が簡略化できる。
　
ｂ．周知例２：特開平１１−１９１５９０号公報
　上記周知例２には、図２と共に次の記載がある。
　「【００２９】実施例１
以下の実施例１〜実施例４は、請求項１の半導体装置の製造方法を適用した例である。また本実施例を含め、以下の実施例で採用した試料は、
図２（ａ）に示すようにシリコン単結晶からなる半導体基板１上にパッド酸化膜２、研磨ストッパ膜３およびフォトレジストマスク４が形成されたものである。
研磨ストッパ膜３は、減圧ＣＶＤにより形成したＳｉ
3
 Ｎ
4
 からなり、その厚さは１００ｎｍである。またフォトレジストマスク４は、化学増幅型レジストＳＡＬ−６０１（商品名）をスピンコーティング後、ＫｒＦエキシマレーザズテッパにより０．３μｍ幅の開口幅に形成した。この開口は、素子分離溝の開口幅にほぼ正確に転写されるものである。
【００３０】
図２（ａ）に示す試料を、ＥＣＲプラズマエッチング装置の基板ステージ上にセッティングし、下記プラズマエッチング条件により研磨ストッパ膜３に開口を形成した後、希フッ酸水溶液系のウェットエッチング液により、研磨ストッパ膜３の開口から露出するパッド酸化膜２を除去する
…(中略）… 
本プラズマエッチング条件では、パッド酸化膜２とのエッチング選択比１５（基板バイアス電力時３０Ｗ時）が得られる。また基板バイアス電力を漸次減少しつつエッチングすることにより等方性エッチングモードの割合が徐々に高まり、オーバーエッチング終了後には約２０ｎｍのノッチング５が発生した。これにより、図２（ｂ）に示すように、半導体基板１に接する部分に向けて漸次緩やかな傾斜を有する逆テーパ形状となるように、研磨ストッパ膜３に開口が形成される。またパッド酸化膜２のウェットエッチングによっても、研磨ストッパ膜３の開口端の下部に微小なノッチングが発生する。
【００３１】
この後、同じＥＣＲプラズマエッチング装置により、半導体基板１に素子分離溝を形成する。このときのエッチングマスクとして、フォトレジストマスク４を残しておいてもよいし、フォトレジストマスク４を剥離し、研磨ストッパ膜３の開口パターンをマスクとしてもよい。
…(中略）… 
本プラズマエッチング条件はＳｉＢｒx を主体とする強固な側壁保護膜の形成により、極めて異方性の強いパターニングが可能である。したがって、研磨ストッパ膜３の上部の開口幅が転写され、素子分離溝６の開口幅も０．３μｍとなる。エッチング終了後の状態を図２（ｃ）に示す。」
　
（４−２）相違点２ないし４について
（４−２−１）相違点２ないし４は、いずれも、補正発明では、「半導体基板」の上に直接「トレンチマスク」を形成しているのに対して、引用発明では、「シリコン基板１１」上に「熱酸化膜１２」を介して、補正発明の「トレンチマスク」に相当する「シリコン窒化膜１３」を形成していることに起因するものであるから、まとめて検討する。
　一般に、半導体基板に素子分離用の溝を形成するにあたり、半導体基板の素子形成領域を覆うシリコン窒化膜と半導体基板との間に、基板を保護するための非常に薄いシリコン酸化膜であるパッド酸化膜を形成することも、パッド酸化膜を省略することも、いずれも選択可能であることは、例えば、本願の優先権主張の日前に日本国内において頒布された刊行物である下記周知例２及び３に記載されているように当業者において周知である。
　したがって、引用発明において、「熱酸化膜１２」の形成を省略することは当業者が容易になし得たことである。そして、そのようにした場合においては、補正発明のように、「前記活性領域を横切るスリット型開口部を定義するトレンチマスクパターン及び埋め立て絶縁膜パターンを形成する段階」において、「前記トレンチマスク及び前記埋め立て絶縁膜」の「パターニング」を行った時点で「前記活性領域の上部面が露出する」構成となること、「前記活性領域を露出させる接合領域開口部を形成する段階」において、「前記トレンチマスクパターンを除去」することのみで「前記活性領域を露出させる接合領域開口部を形成」する構成となること、及び、「前記接合領域開口部は、互いに異なる物質の間のエッチング選択性を利用して前記ゲートパターンに対して自己整列して形成」する構成となることは、当業者にとって自明である。
　よって、相違点２ないし４は、当業者が容易になし得た範囲に含まれる程度のものである。
　
ａ．周知例２：特開平１１−１９１５９０号公報
　上記周知例２には、図２と共に次の記載がある。
　「【００２９】実施例１
以下の実施例１〜実施例４は、請求項１の半導体装置の製造方法を適用した例である。また本実施例を含め、以下の実施例で採用した試料は、
図２（ａ）に示すようにシリコン単結晶からなる半導体基板１上にパッド酸化膜２、研磨ストッパ膜３およびフォトレジストマスク４が形成されたものである。これらのうち、パッド酸化膜２は半導体基板１の熱酸化により１０ｎｍの厚さに形成したものであるが、研磨ストッパ膜３の応力が軽微な場合にはパッド酸化膜２の形成を省略することが可能である。研磨ストッパ膜３は、減圧ＣＶＤにより形成したＳｉ
3
 Ｎ
4
 からなり、その厚さは１００ｎｍである。
【００３０】
図２（ａ）に示す試料を、ＥＣＲプラズマエッチング装置の基板ステージ上にセッティングし、下記プラズマエッチング条件により研磨ストッパ膜３に開口を形成した後、希フッ酸水溶液系のウェットエッチング液により、研磨ストッパ膜３の開口から露出するパッド酸化膜２を除去する
…(中略）… 
本プラズマエッチング条件では、パッド酸化膜２とのエッチング選択比１５（基板バイアス電力時３０Ｗ時）が得られる。また基板バイアス電力を漸次減少しつつエッチングすることにより等方性エッチングモードの割合が徐々に高まり、オーバーエッチング終了後には約２０ｎｍのノッチング５が発生した。これにより、図２（ｂ）に示すように、半導体基板１に接する部分に向けて漸次緩やかな傾斜を有する逆テーパ形状となるように、研磨ストッパ膜３に開口が形成される。またパッド酸化膜２のウェットエッチングによっても、研磨ストッパ膜３の開口端の下部に微小なノッチングが発生する。
【００３１】
この後、同じＥＣＲプラズマエッチング装置により、半導体基板１に素子分離溝を形成する。
…(中略）… 
本プラズマエッチング条件はＳｉＢｒx を主体とする強固な側壁保護膜の形成により、極めて異方性の強いパターニングが可能である。したがって、研磨ストッパ膜３の上部の開口幅が転写され、素子分離溝６の開口幅も０．３μｍとなる。エッチング終了後の状態を図２（ｃ）に示す。」
　
ｂ．周知例３：特開平７−１９３１２３号公報
　上記周知例３には、図１と共に次の記載がある。
　「【００１６】
【実施例】以下，この発明の一実施例を添付図面に基づいて説明する。図１は，この発明に係る半導体装置の製造方法を示す説明図であり，図において，１０１はシリコン基板，１０２はパッド酸化膜，１０３は窒化シリコン膜，１０４はマスク酸化膜，１０５はトレンチ，１０６はトレンチ酸化膜，１０７は埋込ポリシリコン，１０８はＬＯＣＯＳ酸化膜，１０９は空洞である。
【００１７】次に，上記半導体装置の製造方法について説明する。
第１の工程として，図１（ａ）に示すように，シリコン基板１０１の上部にパッド酸化膜１０２，窒化シリコン膜１０３，マスク酸化膜１０４の順に積層する。
次に，第２の工程として，上記第１の工程終了後，図１（ｂ）に示すように，マスク酸化膜１０４の一部をフォトエッチングし，該フォトエッチングされたマスク酸化膜１０４に対し，窒化シリコン膜１０３，パッド酸化膜１０２をエッチングし，最後にシリコン基板１０１をエッチングしてトレンチ（溝）１０５を形成する。
【００１８】次に，第３の工程として，上記第２の工程終了後，図１（ｃ）に示すように，第２の工程により形成されたトレンチ１０５表面を熱酸化し，トレンチ酸化膜１０６を形成する。その後，ポリシリコンをＣＶＤ法等により形成してエッチバック手法により表面平坦化を行い，埋込ポリシリコン１０７を形成する。次に，第４の工程として，上記第３の工程終了後，図１（ｄ）に示すように，マスク酸化膜１０４をマスクとして窒化シリコン膜１０３を等方性エッチングによりサイドエッチング処理し，空洞１０９を形成する。最後に，第５の工程として，上記第４の工程終了後，図１（ｅ）に示すように，熱酸化処理を実行する。これにより，トレンチ１０５の位置と自己整合的にやや幅広く位置決めされ，シリコン基板１０１上面に形成されている窒化シリコン膜１０３が酸化防止膜として働くため，トレンチ１０５よりも幅広くトレンチ１０５上部にＬＯＣＯＳ酸化膜１０８が形成される。
【００１９】以上のようにして形成された半導体装置は，トレンチ１０５の位置よりも幅広くＬＯＣＯＳ酸化膜１０８を形成することができるため，トレンチ１０５側面に結晶欠陥があっても，該結晶欠陥に起因するトレンチ１０５側面に沿ったリーク電流の発生を回避することができる。さらに，従来の方法に係るトレンチの位置とＬＯＣＯＳ酸化膜との位置関係がフォトリソグラフィの精度に依存して決定する方式と比較して，上記実施例にあっては，ＬＯＣＯＳ酸化膜１０８の位置がトレンチ１０５に対して自己整合的に決定されるため，従来におけるフォトリソグラフィの合わせ余裕領域が不要となり，小さい面積でリーク電流の発生しない分離構造を実現することができる。
なお，窒化シリコン膜１０３とシリコン基板１０１との間に形成されているパッド酸化膜１０２は，窒化シリコン膜１０３形成時に，窒化シリコン膜１０３の熱応力がシリコン基板１０１に作用して，欠陥が発生するのを防止するための膜であり，窒化シリコン膜１０３が低温で形成できれば，パッド酸化膜１０２を形成しなくてもよい。
　
（４−２−２）なお、本願の明細書には、「トレンチマスク」に関して次の記載がある。
　
ａ．「【００２６】
　
前記トレンチマスク２０は順次に積層されたパッド酸化膜及びマスク犠牲膜からなることが望ましい。この時に、前記パッド酸化膜はシリコン酸化膜で形成し、前記マスク犠牲膜はシリコン窒化膜で形成することが望ましい。
　
ｂ．「【００４８】
　前記開口部スペーサ７０はシリコン窒化膜、シリコン酸化膜またはシリコン酸化窒化膜のうちの一つで形成することが望ましい。この時に、先の説明のように、前記トレンチマスクパターン２５のシリコン酸化膜が残存する場合に、このシリコン酸化膜は前記開口部スペーサ７０の形成のための異方性エッチング工程でエッチング停止膜の役割を果たす。
前記開口部スペーサ７０を形成した後に、前記残存するシリコン酸化膜を除去して前記活性領域１０ａを露出させる。
　
　そうすると、補正発明に「シリコン酸化膜」からなる「パッド酸化膜」が設けられているものをも含む場合、補正発明と引用発明との相違点２ないし４は、実質的なものではないということもできる。
　
（４−３）相違点５について
　引用発明において、「ゲート電極が形成される領域以外」にエッチングされずに残された「前記シリコン窒化膜１３及び前記ＴＥＯＳ酸化膜１６」のパターンによって「前記ゲート電極を埋め込み形成するための溝部１７」が定義されていることは前述のとおり明らかである。
　また、引用発明では、「前記底部の熱酸化膜１２が除去された前記溝部１７にゲート絶縁膜５１、及びゲート電極となるポリシリコン膜５２を形成して前記溝部１７を埋め込み、これをＣＭＰ法により平坦化して、前記ポリシリコン膜５２、前記ＴＥＯＳ酸化膜１６及び前記シリコン窒化膜１３の表面高さを揃える段階」を経ていること、及び引用例の図７（ａ）及び（ｂ）の記載から、「埋め込」まれた「ゲート絶縁膜５１、及びゲート電極となるポリシリコン膜５２」の側面に存在する「熱酸化膜１２」及び「シリコン窒化膜１３」のパターンは、「埋め込」まれた「ゲート絶縁膜５１、及びゲート電極となるポリシリコン膜５２」の鋳型として使用されていることになる。そして、「埋め込」まれた「ゲート絶縁膜５１、及びゲート電極となるポリシリコン膜５２」の高さと、「熱酸化膜１２」及び「シリコン窒化膜１３」のパターンの厚さの和が一致することは明らかである。
　そして、上記（４−２−１）で検討したとおり、引用発明において、「熱酸化膜１２」の形成を省略することは当業者が容易になし得たことであるから、「埋め込」まれた「ゲート絶縁膜５１、及びゲート電極となるポリシリコン膜５２」の高さと、「シリコン窒化膜１３」のパターンの厚さとが一致するように構成することは、当業者が容易になし得たことである。言い換えれば、引用発明において、補正発明の「ゲートパターン」に相当する「埋め込」まれた「ゲート絶縁膜５１、及びゲート電極となるポリシリコン膜５２」の必要とする高さに応じて、補正発明の「トレンチマスク」に相当する「シリコン窒化膜１３」のパターンの厚さを設定すること、すなわち、補正発明のように「前記ゲートパターンの鋳型として使用される前記トレンチマスクの厚さを、前記ゲートパターンの高さに対応する厚さとする」構成とすることは、当業者が容易になし得たことである。
　よって、相違点５は、当業者が容易になし得た範囲に含まれる程度のものである。
　
（４−４）相違点についての判断のまとめ
　補正発明と引用発明との相違点については以上のとおりであるから、補正発明は、周知技術を勘案することにより、引用発明に基づいて当業者が容易に発明をすることができたものである。
　
（５）独立特許要件についてのまとめ
　以上検討したとおり、補正発明は、引用発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができない。
　したがって、本件補正は、特許法第１７条の２第５項において準用する同法第１２６条第５項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項をいう。以下同じ。）の規定に適合しない。
　
５．補正の却下の決定のむすび
　以上検討したとおり、本件補正は、特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合しないものであるから、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
第３．本願発明について
　平成２２年１０月１９日に提出された手続補正書による補正は上記のとおり却下されたので、本願の請求項１ないし４１に係る発明は、平成２１年１１月２６日に提出された手続補正書により補正された明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項１ないし４１に記載されている事項により特定されるとおりのものであり、そのうちの請求項１に係る発明（以下「本願発明」という。）は、請求項１に記載されている事項により特定される、上記第２．１．の「（補正前）」の箇所に記載したとおりのものである。
　一方、本願の優先権主張の日前に日本国内において頒布され、原査定の根拠となった拒絶の理由において引用された刊行物である特開平１１−７４５２６号公報（引用例）には、上記第２．４．（２）に記載したとおりの事項、及び発明（引用発明）が記載されているものと認められる。
　そして、本願発明に対して技術的限定を加えた発明である補正発明は、上記第２．４．において検討したとおり、引用発明に基づいて当業者が容易に発明をすることができたものであるから、本願発明も当然に、引用発明に基づいて当業者が容易に発明をすることができたものである。
　したがって、本願発明は、特許法第２９条第２項の規定により特許を受けることができない。
　
第４．むすび
　以上のとおりであるから、他の請求項について検討するまでもなく、本願は拒絶をすべきものである。
　よって、結論のとおり審決する。