【事件の表示】
　特願２００３−３８０２４７「液晶表示装置」拒絶査定不服審判事件〔平成１６年　６月１０日出願公開、特開２００４−１６３９４３〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１　手続の経緯・本願発明
　本願は、平成１５年１１月１０日（パリ条約による優先権主張２００２年１１月１４日、大韓民国）の出願であって、平成２１年１０月１日付けで拒絶理由が通知され、同年１２月２９日付けで手続補正がなされ、平成２２年４月１６日付けで最後の拒絶理由が通知され、同年７月１６日付けで手続補正がなされ、同年１０月１４日付けで前記平成２２年７月１６日付けの手続補正が却下されるとともに、同日付けで拒絶査定がなされ、これに対し、平成２３年１月６日に拒絶査定不服審判請求がなされ、これと同時に手続補正がなされたものである。
　
　そして、本願の請求項に係る発明は、平成２３年１月６日付け手続補正による補正後の明細書、特許請求の範囲及び図面の記載からみて、特許請求の範囲の請求項１ないし３に記載された事項によって特定されるものと認められるところ、請求項１に係る発明は次のとおりである。
　
「絶縁基板と、前記絶縁基板上に第１方向に形成されている第１信号線と、前記絶縁基板上に前記第１方向に形成されている維持電極と、前記絶縁基板上に第２方向に形成されて、前記第１信号線と絶縁されて交差している第２信号線と、
　前記第１信号線及び前記第２信号線に連結されている第１薄膜トランジスタと、前記第１薄膜トランジスタが連結されている前記第１信号線及び前記第２信号線に連結されている第２薄膜トランジスタと、前記第１薄膜トランジスタに連結されている第１画素電極と、前記第２薄膜トランジスタに連結されている第２画素電極とを含む薄膜トランジスタ基板と、
　前記薄膜トランジスタ基板と対向する基準電極基板と、
　前記基準電極基板上に形成されている基準電極と、
　前記薄膜トランジスタ基板と前記基準電極基板との間に注入されている液晶物質と、を有し、
　前記第１薄膜トランジスタの第１ドレーン電極及びゲート電極の間に形成される第１静電容量と、前記第２薄膜トランジスタの第２ドレーン電極及びゲート電極の間に形成される第２静電容量とが互いに異なり、
　前記第１画素電極と前記基準電極との間に印加される電圧と、前記第２画素電極と前記基準電極との間に印加される電圧とが互いに異なり、
　前記維持電極は、前記第１画素電極及び前記第２画素電極と重なっている、液晶表示装置。」（以下「本願発明」という。）
　
　
２　引用刊行物の記載事項
　原審における拒絶の理由に引用された、本願の優先日前に頒布された刊行物である特開平７−７２５０９号公報（以下「引用刊行物」という。）には、図とともに下記の事項が記載されている。
　
（１）「【０００１】
【産業上の利用分野】本発明は、薄膜トランジスタを能動素子とするアクティブマトリックス液晶表示素子に関するものである。」
　
（２）「【０００３】図７は薄膜トランジスタを能動素子とするアクティブマトリックス液晶表示素子の断面図である。この液晶表示素子は、液晶層をはさんで対向する一対の透明基板（ガラス基板等）１，２のうち、一方の基板１に透明な画素電極３とこの画素電極３にデータ信号を供給する薄膜トランジスタ１０とをマトリックス状に配列形成し、他方の基板２に前記一方の基板１の各画素電極３と対向する透明な対向電極４を形成したもので、両基板１、２は枠状のシール材５を介して接合されており、液晶６は、両基板１、２間の前記シール材５で囲まれた領域に封入されている。」
　
（３）「【００１３】本発明は、コントラストが良好で視野角も広いアクティブマトリックス液晶表示素子を提供することを目的としたものである。」
　
（４）「【００１４】
【課題を解決するための手段】本発明は、液晶層をはさんで対向する一対の透明基板の一方に画素電極とこの画素電極にデータ信号を供給する薄膜トランジスタとをマトリックス状に配列し、他方の基板に前記一方の基板の各画素電極と対向する対向電極を形成したアクティブマトリックス液晶表示素子において、前記各画素電極をそれぞれ複数の電極に分割し、その各分割電極にそれぞれ対応させて、各々のゲート電極に同じゲート信号が供給され各々のドレイン電極に同じデータ信号が供給される薄膜トランジスタを設け、これら薄膜トランジスタのソース電極を前記各分割電極にそれぞれ接続するとともに、前記薄膜トランジスタのゲート電極とソース電極との間の容量を、各薄膜トランジスタごとに異ならせたことを特徴とするものである。
【００１５】上記各薄膜トランジスタのゲート電極とソース電極との間の容量を異ならせるには、例えば、各薄膜トランジスタのゲート電極とソース電極との対向面積を互いに異ならせればよく、その例としては、各薄膜トランジスタのゲート電極のソース電極側への張出し幅を互いに異ならせるか、あるいは、各薄膜トランジスタのチャンネル幅を互いに異ならせることが考えられる。
【００１６】
【作用】すなわち、本発明のアクティブマトリックス液晶表示素子は、各画素電極をそれぞれ複数の電極に分割することにより、画素電極と対向電極およびその間の液晶とで構成される画素を複数の小画素に分割したものであり、この液晶表示素子は、各分割電極にそれぞれ対応させて設けた各薄膜トランジスタに同じゲート信号と同じデータ信号とを供給することにより、前記各分割電極と対向電極との間に前記データ信号に応じた電圧を同時に印加して表示駆動される。
【００１７】そして、この液晶表示素子では、前記各薄膜トランジスタのゲート・ソース電極間容量を互いに異ならせているため、各分割電極に対応する各小画素の電気光学的特性も異なっている。すなわち、各薄膜トランジスタに供給されるデータ信号が同じ信号であっても、各分割電極と対向電極との間には互いに異なる電圧が保持される。
【００１８】このため、この液晶表示素子によれば、上記各小画素のうちのある小画素はコントラストが高くなる電気光学的特性をもたせ、他の小画素は視野角が広くなる電気光学的特性をもたせることができ、このようにすれば、各画素の表示がその各小画素の表示を平均化した表示になるため、良好なコントラストの表示が得られるとともに視野角も広くなる。」
　
（５）「【００１９】
【実施例】以下、本発明の一実施例を図１〜図５を参照して説明する。
【００２０】この実施例のアクティブマトリックス液晶表示素子は、液晶層をはさんで対向する一対の透明基板の一方に画素電極とこの画素電極にデータ信号を供給する薄膜トランジスタとをマトリックス状に配列し、他方の基板に前記一方の基板の各画素電極と対向する対向電極を形成したものであり、概略的には図７に示したような構成となっている。なお、この実施例の液晶表示素子は、ＴＮ型のものである。
・・・
【００２２】この液晶表示素子は、図１に示すように、その一方の基板１上に形成する各画素電極をそれぞれ複数（この実施例では２つ）の電極３ａ，３ｂに分割し、その各分割電極（以下、分割画素電極という）３ａ，３ｂにそれぞれ対応させて、各々のゲート電極Ｇａ，Ｇｂに同じゲート信号が供給され各々のドレイン電極Ｄａ，Ｄｂに同じデータ信号が供給される薄膜トランジスタ１０ａ，１０ｂを設けたものである。
【００２３】上記薄膜トランジスタ１０ａ，１０ｂは、いずれも逆スタガー型と呼ばれる構造のものであり、これら薄膜トランジスタ１０ａ，１０ｂは、図３および図４に示すように、基板１上に形成されたゲート電極Ｇと、このゲート電極Ｇを覆うゲート絶縁膜１１と、このゲート絶縁膜１１の上に前記ゲート電極Ｇａと対向させて形成されたｉ型半導体膜１２と、このｉ型半導体膜１２の上にｎ型半導体膜１３を介して形成されたソース電極Ｓおよびドレイン電極Ｄとで構成されている。なお、これら薄膜トランジスタ１０ａ，１０ｂのゲート絶縁膜１１は同じ絶縁膜（例えばＳi Ｎ膜）とされており、またｉ型半導体膜１２ａ，１２ｂは同じ半導体（ａ−Ｓi ）で形成され、ｎ型半導体膜１３ａ，１３ｂもｎ型半導体（不純物をドープしたａ−Ｓi ）で形成されている。
【００２４】一方、基板１上には、ゲート信号を供給するゲートラインＧＬが各画素電極行ごとにその一側に沿わせて配線されており、上記２つの薄膜トランジスタ１０ａ，１０ｂのゲート電極Ｇは、同じゲートラインＧＬに一体に形成されている。
【００２５】また、上記薄膜トランジスタ１０ａ，１０ｂのゲート絶縁膜１１は、画素電極および薄膜トランジスタの配列領域にその全域にわたって形成されており、上記分割画素電極３ａ，３ｂは前記ゲート絶縁膜１１の上に形成されている。
【００２６】さらに、上記ゲート絶縁膜１１の上には、データ信号を供給するデータラインＤＬが各画素電極列ごとにその一側に沿わせて配線されており、上記２つの薄膜トランジスタ１０ａ，１０ｂのドレイン電極Ｄは、同じデータラインＤＬに一体に形成されている。
【００２７】なお、このデータラインＤＬは、薄膜トランジスタ１０ａ，１０ｂを図示しない層間絶縁膜で覆ってその上に配線してもよく、その場合は、データラインＤＬを、前記層間絶縁膜に設けたコンタクト孔において薄膜トランジスタ１０ａ，１０ｂのドレイン電極Ｄａ，Ｄｂに接続すればよい。
【００２８】そして、上記２つの薄膜トランジスタ１０ａ，１０ｂのうち、一方の薄膜トランジスタ１０ａのソース電極Ｓは、この薄膜トランジスタ１０ａが対応する第１の分割画素電極３ａに接続されており、他方の薄膜トランジスタ１０ｂのソース電極Ｓは、この薄膜トランジスタ１０ｂが対応する第２の分割画素電極３ｂに接続されている。
【００２９】また、上記一方の薄膜トランジスタ１０ａは、図１および図３に示したように、そのゲート電極Ｇのソース電極Ｓ側への張出し幅（ソース電極Ｓとの重なり幅）ｗ１を小さくしたものとされており、他方の薄膜トランジスタ１０ｂは、図１および図４に示したように、そのゲート電極Ｇのソース電極Ｓ側への張出し幅ｗ２を大きくしたものとされている。
【００３０】すなわち、上記一方の薄膜トランジスタ１０ａは、そのゲート電極Ｇとソース電極Ｓとの対向面積を小さくしたものとされ、他方の薄膜トランジスタ１０ｂは、そのゲート電極Ｇとソース電極Ｓとの対向面積を大きくしたものとされており、したがって、これら薄膜トランジスタ１０ａ，１０ｂのゲート電極Ｇとソース電極Ｓとの間の容量は互いに異なっている。
・・・
【００３２】また、図２において、ＣＧＳ−ａは、第１の分割画素電極３ａに接続した薄膜トランジスタ１０ａのゲート・ソース電極間容量、ＣＧＳ−ｂは、第２の分割画素電極３ｂに接続した薄膜トランジスタ１０ｂのゲート・ソース電極間容量であり、この実施例では、一方の薄膜トランジスタ１０ａのゲート電極Ｇとソース電極Ｓとの対向面積を小さくし、他方の薄膜トランジスタ１０ｂのゲート電極Ｇとソース電極Ｓとの対向面積を大きくしているため、両薄膜トランジスタ１０ａ，１０ｂのゲート・ソース電極間容量ＣＧＳ−ａ，ＣＧＳ−ｂは、ＣＧＳ−ａ＜ＣＧＳ−ｂとなっている。
【００３３】上記アクティブマトリックス液晶表示素子は、各画素電極をそれぞれ２つの電極３ａ，３ｂに分割することにより、画素電極と対向電極およびその間の液晶とで構成される画素を２つの小画素に分割したものであり、この液晶表示素子は、各分割画素電極３ａ，３ｂにそれぞれ対応させて設けた各薄膜トランジスタ１０ａ，１０ｂにゲートラインＧＬおよびデータラインＤＬから同じゲート信号と同じデータ信号とを供給することにより、前記各分割画素電極３ａ，３ｂと対向電極との間に前記データ信号に応じた電圧を同時に印加して表示駆動される。
【００３４】そして、この液晶表示素子では、上記各薄膜トランジスタ１０ａ，１０ｂのゲート・ソース電極間容量ＣＧＳ−ａ，ＣＧＳ−ｂを互いに異ならせているため、各薄膜トランジスタ１０ａ，１０ｂに供給されるデータ信号が同じ信号であっても、各分割画素電極３ａ，３ｂと対向電極との間には互いに異なる電圧が保持される。
・・・
【００４１】したがって、上記液晶表示素子によれば、良好なコントラストの表示が得られるとともに、視野角も広くすることができる。」
　
　よって、これらの記載を総合すると、引用刊行物には、次の発明（以下「引用発明」という。）が記載されていると認められる。
　
「液晶層をはさんで対向する一対の透明基板の一方に画素電極とこの画素電極にデータ信号を供給する薄膜トランジスタとをマトリックス状に配列し、他方の基板に前記一方の基板の各画素電極と対向する対向電極を形成したアクティブマトリックス液晶表示素子であって、
　一方の基板１上に形成する各画素電極をそれぞれ２つの電極３ａ，３ｂに分割し、その各分割画素電極３ａ，３ｂにそれぞれ対応させて、各々のゲート電極Ｇａ，Ｇｂに同じゲート信号が供給され各々のドレイン電極Ｄａ，Ｄｂに同じデータ信号が供給される薄膜トランジスタ１０ａ，１０ｂを設け、
　これら薄膜トランジスタ１０ａ，１０ｂは、基板１上に形成されたゲート電極Ｇと、このゲート電極Ｇを覆うゲート絶縁膜１１と、このゲート絶縁膜１１の上に前記ゲート電極Ｇａと対向させて形成されたｉ型半導体膜１２と、このｉ型半導体膜１２の上にｎ型半導体膜１３を介して形成されたソース電極Ｓおよびドレイン電極Ｄとで構成されており、
　一方、基板１上には、ゲート信号を供給するゲートラインＧＬが各画素電極行ごとにその一側に沿わせて配線されており、上記２つの薄膜トランジスタ１０ａ，１０ｂのゲート電極Ｇは、同じゲートラインＧＬに一体に形成されており、
　また、上記薄膜トランジスタ１０ａ，１０ｂのゲート絶縁膜１１は、画素電極および薄膜トランジスタの配列領域にその全域にわたって形成されており、上記分割画素電極３ａ，３ｂは前記ゲート絶縁膜１１の上に形成されており、
　さらに、上記ゲート絶縁膜１１の上には、データ信号を供給するデータラインＤＬが各画素電極列ごとにその一側に沿わせて配線されており、上記２つの薄膜トランジスタ１０ａ，１０ｂのドレイン電極Ｄは、同じデータラインＤＬに一体に形成されており、
　上記２つの薄膜トランジスタ１０ａ，１０ｂのうち、一方の薄膜トランジスタ１０ａのソース電極Ｓは、この薄膜トランジスタ１０ａが対応する第１の分割画素電極３ａに接続されており、他方の薄膜トランジスタ１０ｂのソース電極Ｓは、この薄膜トランジスタ１０ｂが対応する第２の分割画素電極３ｂに接続されており、
　上記一方の薄膜トランジスタ１０ａはそのゲート電極Ｇのソース電極Ｓ側への張出し幅（ソース電極Ｓとの重なり幅）ｗ１を小さくしたものとされており、他方の薄膜トランジスタ１０ｂは、そのゲート電極Ｇのソース電極Ｓ側への張出し幅ｗ２を大きくしたものとされており、すなわち、上記一方の薄膜トランジスタ１０ａは、そのゲート電極Ｇとソース電極Ｓとの対向面積を小さくしたものとされ、他方の薄膜トランジスタ１０ｂは、そのゲート電極Ｇとソース電極Ｓとの対向面積を大きくしたものとされており、したがって、これら薄膜トランジスタ１０ａ，１０ｂのゲート電極Ｇとソース電極Ｓとの間の容量は互いに異なっており、上記各薄膜トランジスタ１０ａ，１０ｂのゲート・ソース電極間容量ＣＧＳ−ａ，ＣＧＳ−ｂを互いに異ならせているため、各薄膜トランジスタ１０ａ，１０ｂに供給されるデータ信号が同じ信号であっても、各分割画素電極３ａ，３ｂと対向電極との間には互いに異なる電圧が保持され、良好なコントラストの表示が得られるとともに、視野角も広くすることができるアクティブマトリックス液晶表示素子。」
　
　
３　対比
　本願発明と引用発明を対比する。
（１）引用発明の「一方の基板１」、「（基板１上に、各画素電極行ごとにその一側に沿わせて配線された）ゲートラインＧＬ」、「（基板１上のゲート電極Ｇを覆うゲート絶縁膜１１の上に、各各画素電極列ごとにその一側を沿わせて配線された）データラインＤＬ」、「（ゲート電極ＧがゲートラインＧＬに一体に形成され、ドレイン電極ＤＬがデータラインＤＬに一体に形成されている）薄膜トランジスタ１０ａ」、「（ゲート電極Ｇが同じゲートラインＧＬに一体に形成され、ドレイン電極ＤＬが同じデータラインＤＬに一体に形成されている）薄膜トランジスタ１０ｂ」、「（薄膜トランジスタ１０ａのソース電極Ｓと接続されている）第１の分割画素電極３ａ」及び「（薄膜トランジスタ１０ｂのソース電極Ｓと接続されている）第２の分割画素電極３ｂ」は、それぞれ、本願発明の「絶縁基板」、「（前記絶縁基板上に第１方向に形成されている）第１信号線」、「（前記絶縁基板上の第２方向に形成されて、前記第１信号線と絶縁されて交差している）第２信号線」、「（前記第１信号線及び前記第２信号線に連結されている）第１薄膜トランジスタ」、「（前記第１薄膜トランジスタが連結されている前記第１信号線及び前記第２信号線に連結されている）第２薄膜トランジスタ」、「（前記第１薄膜トランジスタに連結されている）第１画素電極」及び「（前記第２薄膜トランジスタに連結されている）第２画素電極」に相当する。
　
（２）引用発明の「（一方の基板１上に、ゲートラインＧＬ、データラインＤＬ、薄膜トランジスタ１０ａ、薄膜トランジスタ１０ｂ、第１の分割画素電極３ａ及び第２の分割画素電極３ｂを形成した）基板」と、本願発明の「（絶縁基板と、前記絶縁基板上に第１方向に形成されている第１信号線と、前記絶縁基板上に前記第１方向に形成されている維持電極と、前記絶縁基板上に第２方向に形成されて、前記第１信号線と絶縁されて交差している第２信号線と、前記第１信号線及び前記第２信号線に連結されている第１薄膜トランジスタと、前記第１薄膜トランジスタが連結されている前記第１信号線及び前記第２信号線に連結されている第２薄膜トランジスタと、前記第１薄膜トランジスタに連結されている第１画素電極と、前記第２薄膜トランジスタに連結されている第２画素電極とを含む）薄膜トランジスタ基板」とは、「（絶縁基板と、前記絶縁基板上に第１方向に形成されている第１信号線と、前記絶縁基板上に第２方向に形成されて、前記第１信号線と絶縁されて交差している第２信号線と、前記第１信号線及び前記第２信号線に連結されている第１薄膜トランジスタと、前記第１薄膜トランジスタが連結されている前記第１信号線及び前記第２信号線に連結されている第２薄膜トランジスタと、前記第１薄膜トランジスタに連結されている第１画素電極と、前記第２薄膜トランジスタに連結されている第２画素電極とを含む）薄膜トランジスタ基板」である点で一致する。
　
（３）引用発明の「（液晶層をはさんで一方の基板と対向する）他方の基板」、「（他方の基板に形成された）対向電極」、「液晶層」及び「アクティブマトリックス液晶表示素子」は、それぞれ、本願発明の「（前記薄膜トランジスタ基板と対向する）基準電極基板」、「（前記基準電極基板上に形成されている）基準電極」、「（前記薄膜トランジスタ基板と前記基準電極基板との間に注入されている）液晶物質」及び「液晶表示装置」に相当する。
　
（４）引用発明は、「一方の薄膜トランジスタ１０ａのソース電極Ｓは、この薄膜トランジスタ１０ａが対応する第１の分割画素電極３ａに接続されており、他方の薄膜トランジスタ１０ｂのソース電極Ｓは、この薄膜トランジスタ１０ｂが対応する第２の分割画素電極３ｂに接続されており、上記一方の薄膜トランジスタ１０ａはそのゲート電極Ｇのソース電極Ｓ側への張出し幅（ソース電極Ｓとの重なり幅）ｗ１を小さくしたものとされており、他方の薄膜トランジスタ１０ｂは、そのゲート電極Ｇのソース電極Ｓ側への張出し幅ｗ２を大きくしたものとされており、すなわち、上記一方の薄膜トランジスタ１０ａは、そのゲート電極Ｇとソース電極Ｓとの対向面積を小さくしたものとされ、他方の薄膜トランジスタ１０ｂは、そのゲート電極Ｇとソース電極Ｓとの対向面積を大きくしたものとされており、したがって、これら薄膜トランジスタ１０ａ，１０ｂのゲート電極Ｇとソース電極Ｓとの間の容量は互いに異なっており、上記各薄膜トランジスタ１０ａ，１０ｂのゲート・ソース電極間容量ＣＧＳ−ａ，ＣＧＳ−ｂを互いに異ならせているため、各薄膜トランジスタ１０ａ，１０ｂに供給されるデータ信号が同じ信号であっても、各分割画素電極３ａ，３ｂと対向電極との間には互いに異なる電圧が保持され」るから、
　ア　引用発明の「一方の薄膜トランジスタ１０ａのソース電極Ｓ」、「一方の薄膜トランジスタ１０ａのゲート電極Ｇ」、「薄膜トランジスタ１０ａのゲート・ソース電極間容量ＣＧＳ−ａ」、「他方の薄膜トランジスタ１０ｂのソース電極Ｓ」、「他方の薄膜トランジスタ１０ｂのゲート電極Ｇ」及び「薄膜トランジスタ１０ｂのゲート・ソース電極間容量ＣＧＳ−ｂ」は、それぞれ、本願発明の「第１薄膜トランジスタの第１ドレーン電極」、「第１薄膜トランジスタのゲート電極」、「第１薄膜トランジスタの第１ドレーン電極及びゲート電極の間に形成される第１静電容量」、「第２薄膜トランジスタの第２ドレーン電極」、「第２薄膜トランジスタのゲート電極」及び「第２薄膜トランジスタの第２ドレーン電極及びゲート電極の間に形成される第１静電容量」に相当し、
　イ　引用発明は、本願発明の「前記第１薄膜トランジスタの第１ドレーン電極及びゲート電極の間に形成される第１静電容量と、前記第２薄膜トランジスタの第２ドレーン電極及びゲート電極の間に形成される第２静電容量とが互いに異なり、前記第１画素電極と前記基準電極との間に印加される電圧と、前記第２画素電極と前記基準電極との間に印加される電圧とが互いに異なり」との事項を備える。
　
　よって、本願発明と引用発明とは、
「絶縁基板と、前記絶縁基板上に第１方向に形成されている第１信号線と、前記絶縁基板上に第２方向に形成されて、前記第１信号線と絶縁されて交差している第２信号線と、
　前記第１信号線及び前記第２信号線に連結されている第１薄膜トランジスタと、前記第１薄膜トランジスタが連結されている前記第１信号線及び前記第２信号線に連結されている第２薄膜トランジスタと、前記第１薄膜トランジスタに連結されている第１画素電極と、前記第２薄膜トランジスタに連結されている第２画素電極とを含む薄膜トランジスタ基板と、
　前記薄膜トランジスタ基板と対向する基準電極基板と、
　前記基準電極基板上に形成されている基準電極と、
　前記薄膜トランジスタ基板と前記基準電極基板との間に注入されている液晶物質と、を有し、
　前記第１薄膜トランジスタの第１ドレーン電極及びゲート電極の間に形成される第１静電容量と、前記第２薄膜トランジスタの第２ドレーン電極及びゲート電極の間に形成される第２静電容量とが互いに異なり、
　前記第１画素電極と前記基準電極との間に印加される電圧と、前記第２画素電極と前記基準電極との間に印加される電圧とが互いに異なる、液晶表示装置。」
の点で一致し、以下の点で相違するものと認められる。  
 　  
　本願発明では、薄膜トランジスタ基板が、絶縁基板上に第１方向に形成されている維持電極を有し、前記維持電極は、第１画素電極及び第２画素電極と重なっているのに対し、引用発明では、薄膜トランジスタ基板が、絶縁基板上にそのような維持電極を有していない点（以下「相違点」という。）。
　
　
４　判断
　上記相違点につき検討する。
　同じゲート線及びデータ線に第１薄膜トランジスタ及び第２薄膜トランジスタを連結し、前記第１薄膜トランジスタに第１画素電極、前記第２薄膜トランジスタに第２画素電極をそれぞれ連結した、液晶表示装置の薄膜トランジスタ基板において、前記ゲート線と同じ方向に維持電極を形成し、該維持電極が前記第１画素電極及び第２画素電極と重なるようにしたものは、本願の優先日時点で周知であるから（必要なら、特開平１０−２６８３４９号公報（【００１４】〜【００１７】、図１）、特開平９−４３６１０号公報（【００２１】、【００２２】、図３）、特開平９−１７９１４１号公報（【００２２】、図１）、特開平４−７５０３０号公報（３頁右下欄９行〜４頁右上欄１３行、第１図）参照。）、引用発明において、「一方の基板１」上に「ゲートラインＧＬ」と同じ方向の維持電極を形成し、該維持電極が「第１の分割画素電極３ａ」及び「第２の分割画素電極３ｂ」と重なるようになして、上記相違点に係る本願発明の構成となすことは当業者が容易になし得ることである。
　
　なお、請求人は、平成２３年１月６日付け審判請求書（３．（２））及び同年８月１２日付け回答書（１．（２））等において、「引用文献１には、・・・キックバック電圧を利用して反転時と非反転時とで画素の光透過特性を異ならせることは、全く記載されておりません。」、「引用文献１には、キックバック現象による電圧降下を考慮にいれて各サブ画素電極でのキックバック現象後の電圧をそれぞれ異ならせることについては記載も示唆もありません。」等と主張する。
　しかしながら、本願明細書（【００１９】）には、「このようなキックバック現象は、ゲート電極１２３と第１、２ドレーン電極１７５ａ、１７５ｂとの間に形成された寄生容量によって発生する。」と記載され、「キックバック現象」は、「ゲート電極」と「第１、２ドレーン電極」との間に形成された寄生容量により発生するものと認められるところ、引用発明も、「各薄膜トランジスタ１０ａ，１０ｂのゲート・ソース電極間容量ＣＧＳ−ａ，ＣＧＳ−ｂを互いに異ならせ」て「良好なコントラストの表示が得られるとともに、視野角も広くする」ものであるから、結果として、上記キックバック現象による電圧降下を利用するものといえ、上記の点は実質的な相違点となるものではない。
　
　また、本願発明の奏する効果が、引用発明及び上記周知技術から当業者が予測困難な程の格別顕著なものということはできない。
　
　したがって、本願発明は、引用刊行物に記載された発明及び周知技術に基いて当業者が容易に発明をすることができたものである。
　
　
５　むすび
　以上のとおり、本願発明は、引用刊行物に記載された発明及び周知技術に基いて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
　よって、結論のとおり審決する。