【事件の表示】
　特願２０００−２１３２０３「インクジェット記録ヘッド、ヘッドカートリッジ、記録装置、インクジェット記録ヘッド用素子基板」拒絶査定不服審判事件〔平成１４年　１月２９日出願公開、特開２００２−　２９０５５〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯　
　本願は、平成１２年７月１３日の出願であって、平成１９年１１月２８日及び平成２２年５月２８日に手続補正がなされ、同年９月８日付けで拒絶査定がなされ、これに対して、同年１２月１０日に拒絶査定不服審判が請求されると同時に手続補正がなされたものである。
　なお、請求人は、当審における平成２３年１月２７日付け審尋に対して同年３月３１日付けで回答書を提出している。
　
第２　平成２２年１２月１０日付け手続補正についての補正却下の決定
　
〔補正却下の決定の結論〕
　平成２２年１２月１０日付け手続補正を却下する。
　
〔理由〕
１　本件補正の内容
（１）平成２２年１２月１０日付け手続補正（以下「本件補正」という。）は、特許請求の範囲及び発明の詳細な説明についてするもので、特許請求の範囲については、本件補正前の請求項１に、
　
「所定方向に沿って複数の記録素子が配列されるとともにその方向に複数のグループに分けられた記録素子列と、記録素子を駆動するために記録素子に対応して設けられ、記録素子のグループに対応して前記所定方向にグループに分けられた複数の駆動回路とが同一の素子基体に設けられたインクジェット記録ヘッドであって、
　前記複数のグループの中で異なるグループの駆動回路に対してそれぞれ別に駆動データを供給する複数のデータ供給回路と、
　各グループ内の記録素子を時分割に選択する回路であって前記複数のグループの駆動回路に共通の信号を供給する選択回路と、
が前記素子基体上に設けられ、
　前記複数のデータ供給回路は、互いに異なるグループのデータ信号を外部から入力するシフトレジスタをそれぞれ備え、前記複数のデータ供給回路のそれぞれは、前記記録素子列が延びる方向の前記素子基体の両側に配置されていることを特徴とするインクジェット記録ヘッド。」とあったものを、
　
「所定方向に沿って複数の記録素子が配列されるとともにその方向に複数のグループに分けられた記録素子列と、記録素子を駆動するために記録素子に対応して設けられ、記録素子のグループに対応して前記所定方向にグループに分けられた複数の駆動回路とが同一の素子基体に設けられたインクジェット記録ヘッドであって、
　前記複数のグループの中で異なるグループの駆動回路に対してそれぞれ別に駆動データを供給する複数のデータ供給回路と、
　各グループ内の記録素子を時分割に選択する回路であって前記複数のグループの駆動回路に共通の信号を供給する選択回路と、
が前記素子基体上に設けられ、
　
前記複数のグループの駆動回路それぞれは、共通に接続された信号線を介して前記選択回路と接続され、
　前記複数のデータ供給回路は、互いに異なるグループのデータ信号を外部から入力するシフトレジスタをそれぞれ備え、前記複数のデータ供給回路のそれぞれは、前記記録素子列が延びる方向の前記素子基体の両側に配置されていることを特徴とするインクジェット記録ヘッド。」とする補正を含んでいる（下線は審決で付した。以下同じ。）。
　
（２）本件補正後の請求項１に係る上記（１）の補正は、本件補正前の請求項１に記載した発明を特定するために必要な事項である「駆動回路」と「選択回路」との関係について、「前記複数のグループの駆動回路それぞれは、共通に接続された信号線を介して前記選択回路と接続され」ているとの限定を付加するものである。
　
２　本件補正の目的
　本件補正後の請求項１に係る上記１の補正は、本件補正前の請求項１に記載した発明を特定するために必要な事項を限定するものであるから、本件補正後の請求項１に係る補正は、平成１４年法律第２４号改正附則第２条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項第２号の「特許請求の範囲の減縮」を目的とするものである。
　そこで、本件補正後の請求項１に係る発明（以下「本願補正発明」という。）が、特許出願の際独立して特許を受けることができるものであるか（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合するか）について以下に検討する。
　
３　刊行物の記載
（１）原査定の拒絶の理由で引用された「本願の出願前に頒布された刊行物である特開平９−３２７９１４号公報（以下「引用例１」という。）」には、次の事項が図とともに記載されている。
　ア　「【請求項１】 
 Ｍ個ずつＮ個のブロックに分割されてＭ個ずつＮ回に分けて分割駆動されるＭ×Ｎ個の記録素子
前記Ｍ×Ｎ個の記録素子に通電して駆動するＭ×Ｎ個の駆動回路
前記分割駆動されるブロックを選択する選択回路と
Ｍ個の記録素子に対応した記録データを入力する入力回路と
前記入力回路から入力する記録データと前記選択回路によるブロック選択信号に応じて駆動信号を前記駆動回路に出力する出力回路とを有する
【請求項２】  前記出力回路は、前記選択回路によるブロック選択信号と前記記録データとの論理積を演算するＡＮＤ回路を備え、
前記ＡＮＤ回路の演算結果によって前記駆動信号を前記駆動回路に出力することを特徴とする請求項１に記載の記録ヘッド。
【請求項３】  前記出力回路は、Ｍビットパラレルに入力される記録データと前記ブロック選択信号との論理積を演算し、該演算結果に基づいて記録素子を駆動するための駆動信号を出力することを特徴とする請求項２に記載の記録ヘッド。
【請求項４】  前記
入力回路は、供給されるクロックに従って記録データをシリアルに入力して一時的に格納するシフトレジスタと
前記シフトレジスタに格納された記録データをラッチするラッチ回路とを有する
【請求項５】  前記出力回路は、前記ラッチ回路によってラッチされた記録データと前記ブロック選択信号との論理積を演算するＡＮＤ回路を備え、
前記ＡＮＤ回路の演算結果に従って前記駆動回路に前記駆動信号を出力することを特徴とする請求項４に記載の記録ヘッド。
…略…
【請求項７】  
前記記録素子は発熱体を備える
…略…
【請求項９】  
前記記録ヘッドは、インクを吐出して記録を行うインクジェット記録ヘッドである
　
　イ　「【０００１】
【発明の属する技術分野】本発明は記録ヘッド及びその記録ヘッドを用いた記録装置に関し、特に、例えば、熱エネルギーを利用してインクを吐出するインクジェット方式に従った記録ヘッド及びその記録ヘッドを用いた記録装置にに関する。
【０００２】
【従来の技術】熱エネルギーを利用して記録を行うインクジェット方式に従う記録ヘッドは、インク液滴を吐出する吐出口に連通する部位に発熱素子を設け、この発熱素子に数μ秒程度の間通電することにより、インク中に気泡を発生させ、インク液滴を吐出し記録を行なう。このような記録ヘッドは、多数の吐出口及び発熱素子を高密度に配置することが容易であり、これにより、高精細な記録画像を行うことができる。
【０００３】さて、このような記録ヘッドの全ての発熱素子を同時に駆動すると瞬時に流れる電流が大きくなってしまうので、通常は、数１０ないし数１００の発熱素子を４ないし８程度のブロックに分け、ブロック毎の駆動のタイミングを僅かに異ならせることにより、瞬時に流れる電流を低く押えるようにしている。
【０００４】また、多数の発熱素子を駆動するにあたり、各々の発熱素子に電力を供給する線を記録ヘッド外部より設けると配線数が多くなり、記録ヘッドとこれを搭載する記録装置本体との間の電気的接続がやっかいになるという問題が有る。このため、通常は、
記録ヘッドに発熱素子の駆動回路を内蔵し、記録ヘッドと記録装置との間の配線数が多くならないようにしている
　
　ウ　「【００２３】以下添付図面を参照して本発明の好適な実施形態について詳細に説明する。
【００２４】＜装置本体の概略説明＞図１は、本発明の代表的な実施の形態であるインクジェットプリンタ（以下、プリンタという）ＩＪＲＡの構成の概要を示す外観斜視図である。図１において、駆動モータ５０１３の正逆回転に連動して駆動力伝達ギア５００９〜５０１１を介して回転するリードスクリュー５００５の螺旋溝５００４に対して係合するキャリッジＨＣはピン（不図示）を有し、ガイドレール５００３に支持されて矢印ａ，ｂ方向を往復移動する。キャリッジＨＣには、記録ヘッドＩＪＨとインクタンクＩＴとを内蔵した一体型インクジェットカートリッジＩＪＣが搭載されている。５００２は紙押え板であり、キャリッジＨＣの移動方向に亙って記録用紙Ｐをプラテン５０００に対して押圧する。５００７，５００８はフォトカプラで、キャリッジのレバー５００６のこの域での存在を確認して、モータ５０１３の回転方向切り換え等を行うためのホームポジション検知器である。５０１６は記録ヘッドＩＪＨの前面をキャップするキャップ部材５０２２を支持する部材で、５０１５はこのキャップ内を吸引する吸引器で、キャップ内開口５０２３を介して記録ヘッドの吸引回復を行う。５０１７はクリーニングブレードで、５０１９はこのブレードを前後方向に移動可能にする部材であり、本体支持板５０１８にこれらが支持されている。ブレードは、この形態でなく周知のクリーニングブレードが本例に適用できることは言うまでもない。又、５０２１は、吸引回復の吸引を開始するためのレバーで、キャリッジと係合するカム５０２０の移動に伴って移動し、駆動モータからの駆動力がクラッチ切り換え等の公知の伝達機構で移動制御される。
【００２５】これらのキャッピング、クリーニング、吸引回復は、キャリッジがホームポジション側の領域に来た時にリードスクリュー５００５の作用によってそれらの対応位置で所望の処理が行えるように構成されているが、周知のタイミングで所望の動作を行うようにすれば、本例にはいずれも適用できる。
【００２６】＜制御構成の説明＞次に、上述した装置の記録制御を実行するための制御構成について説明する。
【００２７】図２はプリンタＩＪＲＡの制御回路の構成を示すブロック図である。制御回路を示す同図において、１７００は記録信号を入力するインタフェース、１７０１はＭＰＵ、１７０２はＭＰＵ１７０１が実行する制御プログラムを格納するプログラムＲＯＭ、１７０３は各種データ（上記記録信号やヘッドに供給される記録データ等）を保存しておくダイナミック型のＲＡＭである。１７０４は記録ヘッド１７０８に対する記録データの供給制御を行うゲートアレイであり、インタフェース１７００、ＭＰＵ１７０１、ＲＡＭ１７０３間のデータ転送制御も行う。１７１０は記録ヘッド１７０８を搬送するためのキャリアモータ、１７０９は記録紙搬送のための搬送モータである。１７０５はヘッドを駆動するヘッドドライバ、１７０６，１７０７はそれぞれ搬送モータ１７０９、キャリアモータ１７１０を駆動するためのモータドライバである。
【００２８】上記制御構成の動作を説明すると、インタフェース１７００に記録信号が入るとゲートアレイ１７０４とＭＰＵ１７０１との間で記録信号がプリント用の記録データに変換される。そして、モータドライバ１７０６、１７０７が駆動されると共に、ヘッドドライバ１７０５に送られた記録データに従って記録ヘッドが駆動され、記録が行われる。
【００２９】以下、上記構成のプリンタＩＪＲＡで用いられる記録ヘッドＩＪＨの３つの実施形態について説明する。なお、以下に説明する実施形態の記録ヘッドＩＪＨは全て、１２８個の記録素子を有し、これらの記録素子が８個づつ１６のブロック（分割数Ｎ：１６）に分割され、各ブロックより１つずつの記録素子（８個の記録素子）が同時に駆動される（同時駆動記録素子数Ｍ：８）構成となっている。また、３つの実施形態において、共通の構成要素には同じ参照番号（記号）を付して説明する。
【００３０】＜記録ヘッドＩＪＨの第１の実施形態＞図３は記録ヘッドＩＪＨの第１の実施形態に従う駆動回路の構成を示すブロック図である。図３において、
１００はプリンタＩＪＲＡから供給されるブロック制御信号Ｂ１、Ｂ２、Ｂ３、Ｂ４を入力してデコードしブロック選択信号Ｎ１、Ｎ２、…、Ｎ１６を発生する４→１６デコーダ
【００３１】また、ＡＮＤ回路Ａ１〜Ａ１２８は、プリンタＩＪＲＡから入力される記録信号Ｄ１〜Ｄ８とブロック選択信号Ｎ１、Ｎ２、…、Ｎ１６との論理積とを演算する。
【００３２】この構成から明らかなように、記録素子の分割数（Ｎ）は１６であるが、デコーダにより４つの信号線より入力されるブロック制御信号Ｂ１、Ｂ２、Ｂ３、Ｂ４に基づいて、１６個のブロック選択信号Ｎ１、Ｎ２、…、Ｎ１６を発生している。さらに、誤動作により発熱素子Ｈ１〜Ｈ１２８が駆動されることを確実に防止するためにイネーブル信号ＥＮＢを供給する信号線が備えられている。
【００３３】図４は図３に示す構成の記録ヘッドＩＪＨのに駆動タイミングを示すタイムチャートである。このタイムチャートによれば、プリンタＩＪＲＡから送られるブロック制御信号Ｂ１〜Ｂ４の組み合わせによってバイナリ表現で０（００００）から１５（１１１１）を示す信号が順次送られる。これによって、４→１６デコーダ１００の出力であるブロック選択信号Ｎ１〜Ｎ１６が順次１つだけ“ハイ”となる。しかしながら、これらのブロック選択信号は直接、ＡＮＤ回路Ａ１〜Ａ１２８、パワートランジスタＴ１〜Ｔ１２８、そして、発熱素子Ｈ１〜Ｈ１２８に供給されるのではなく、ＡＮＤ回路１０２を介して供給される。
【００３４】一方、ＡＮＤ回路１０２にはプリンタＩＪＲＡから送られるイネーブル信号ＥＮＢの反転信号が供給されるので、イネーブル信号ＥＮＢが“ロウ”であるときのみ、ブロック選択信号Ｎ１〜Ｎ１６が発熱素子に供給され駆動されることになる。
【００３５】なお、発熱素子の発熱時間とそのタイミングは、イネーブル信号ＥＮＢ又は記録信号Ｄ１〜Ｄ８で定めることができる。また、イネーブル信号をダブルパルスとした制御を行っても良い。この回路では、データのパルス幅を制御すれば、個々の発熱素子毎にヒートパルスの幅を制御することができ、それによりインクジェットヘッドの吐出を細かく制御することも可能である。
【００３６】図３に示した構成によれば、電源電圧（ＶH）の供給線と接地電圧（ＧH）の信号線とを含めて、１５本の信号線（記録信号Ｄ１〜Ｄ８の信号線が８本、ブロック制御信号Ｂ１〜Ｂ４の信号線が４本、イネーブル信号ＥＮＢ、電源電圧（ＶH）、接地電圧（ＧH）の信号線が各１本ずつ）がプリンタＩＪＲＡとの間に存在する。
【００３７】従ってこの実施形態に従えば、プリンタＩＪＲＡから供給されるブロック制御信号をデコードしたブロック選択信号によって直接発熱素子が駆動されるのではなく、イネーブル信号とブロック選択信号とによって駆動されるので、例えば、デコーダの誤動作による発熱素子の駆動がされる。」
　
　エ　「【００３８】＜記録ヘッドＩＪＨの第２の実施形態＞図５は記録ヘッドＩＪＨの第２の実施形態に従う駆動回路の構成を示すブロック図である。この回路は第１の実施形態の記録ヘッドＩＪＨに供給される記録信号Ｄ１〜Ｄ８をシフトレジスタ及びラッチ回路を介して与えるように構成されている。図５において、
１０３
プリンタＩＪＲＡから供給されるクロック信号ＣＫに従って記録データＤＡＴＡをシリアルに入力する８ビットシフトレジスタ
１０４
プリンタＩＪＲＡから供給されるラッチ信号ＬＡＴＣＨに従って８ビットシフトレジスタ１０３に格納された８ビット分の記録データＤＡＴＡをラッチする８ビットラッチ回路
１０５はイネーブル信号ＥＮＢと８ビットラッチ回路１０４にラッチされた８ビットのデータ各ビットとの論理積を演算するＡＮＤ回路１０５
【００３９】そして、
ＡＮＤ回路１０５からの出力が記録信号Ｄ１〜Ｄ８として発熱素子に供給され
出力と４→１６デコーダ１００からの出力であるブロック選択信号Ｎ１〜Ｎ１６
【００４０】図５に示した構成によれば、電源電圧（ＶH）の供給線と接地電圧（ＧH）の信号線とを含めて、１０本の信号線（ブロック制御信号Ｂ１〜Ｂ４の信号線が４本、記録データＤＡＴＡ、クロックＣＫ、イネーブル信号ＥＮＢ、ラッチ信号ＬＡＴＣＨ、電源電圧（ＶH）、接地電圧（ＧH）の信号線が各１本ずつ）がプリンタＩＪＲＡとの間に存在する。このようにこの構成は、第１実施形態で説明した構成と比較してさらに信号線の本数を減らすことが出来る。
【００４１】図６は図５に示す構成の記録ヘッドＩＪＨのに駆動タイミングを示すタイムチャートである。このタイムチャートによれば、記録データを８ビットシフトレジスタ１０３にシリアル転送するタイミングと発熱素子を駆動するタイミングとが重複しないようになっている。さて、ノイズの発生はヒートパルス（イネーブル信号ＥＮＢ）のエッジ付近に集中するが、図６のタイムチャートが示すような制御であれば、１回のデータ転送に対して、イネーブル信号ＥＮＢとデータ転送のタイミングが近接、或は、重複する可能性は、１回又は２回程度であるので、誤動作の可能性はほとんど無視できるようになる。
【００４２】このように、プリンタＩＪＲＡのＭＰＵ１７０１がヘッドドライバ１７０５を介して制御することで、記録データの転送中に発熱素子の駆動による発熱素子などからのノイズが発生しないようにし、誤動作の可能性はほとんど無視し得るようにしている。
【００４３】従ってこの実施形態に従えば、ノイズの発生原因となる発熱素子の駆動が記録データの転送中にならないように記録制御することで誤動作の発生を防止することができる。
【００４４】さらには、駆動回路にシフトレジスタやラッチ回路を備えることで、プリンタＩＪＲＡと記録ヘッドとの信号線の数をより減らすようにしている。これによって、記録ヘッドとプリンタとの間を接続するケーブルがより小さなものとなり、装置の小型化やコストの削減にも資する。」
　
　オ　「【００４７】
さらに、発熱素子の数が多い構成の記録ヘッドの場合には、シフトレジスタの容量をより大きく
クロックの周波数を高めることなく多数の発熱素子を駆動するために、複数のシフトレジスタ及びラッチ回路を備え、デコーダは各々のシフトレジスタで駆動される発熱素子に共通に用いるように構成
　
　カ　「【００５３】以上説明した
記録ヘッドの駆動回路は、発熱素子の基板としてＳｉなどを用いる場合にはその基板に内蔵することができる
　
　キ　図５の記載から、次の（ア）ないし（カ）の事項が見て取れる。
（ア）１２８個の発熱素子Ｈ１〜Ｈ１２８が所定方向に沿って配列されるとともにその方向に１６個ずつ８個のブロックに分割されている発熱素子列。（イ）発熱素子Ｈ１〜Ｈ１２８の８個のブロックに対応して前記所定方向に８個のブロックに分けられている１２８個のパワートランジスタＴ１〜Ｔ１２８。
（ウ）１２８個の発熱素子Ｈ１〜Ｈ１２８にそれぞれ通電する１２８個のパワートランジスタＴ１〜Ｔ１２８のそれぞれは発熱素子Ｈ１〜Ｈ１２８に対応していること。
（エ）１２８個の発熱素子Ｈ１〜Ｈ１２８からなる発熱素子列と１２８個のパワートランジスタＴ１〜Ｔ１２８とが記録ヘッドＩＪＨに設けられていること。
（オ）入力回路を構成するＡＮＤ回路１０５からの８個の出力である記録信号Ｄ１〜Ｄ８は発熱素子Ｈ１〜Ｈ１２８を分割した８個のブロックにそれぞれ供給され、各ブロック内の１６個の発熱素子には同じ記録信号が共通に入力され、異なるブロックの発熱素子には異なる記録信号が入力されること。
（カ）ブロック選択信号Ｎ１、Ｎ２、…、Ｎ１６は、８個のブロックに分けられているパワートランジスタＴ１〜Ｔ１２８の各ブロック内の１６個のパワートランジスタにそれぞれ供給されるとともに、互いに対応する８個のブロック内の各パワートランジスタに共通に供給されること。
　
　ク　上記アないしキから、引用例１には、次の発明が記載されているものと認められる。
　
「所定方向に沿って１２８個の発熱素子Ｈ１〜Ｈ１２８が配列されるとともにその方向に１６個ずつ８個のブロックに分割されて１６個ずつ８回に分けて分割駆動される発熱素子列と、発熱素子Ｈ１〜Ｈ１２８に通電して駆動するために１２８個の発熱素子Ｈ１〜Ｈ１２８に対応して設けられ、発熱素子Ｈ１〜Ｈ１２８の１６個ずつの８個のブロックに対応して前記所定方向に１６個ずつ８個のブロックに分けられた１２８個のパワートランジスタＴ１〜Ｔ１２８とを、Ｓｉなどを用いた基板に内蔵したインクジェット記録ヘッドであって、
　プリンタＩＪＲＡから供給されるクロック信号ＣＫに従って記録データＤＡＴＡをシリアルに入力して一時的に格納する８ビットシフトレジスタ１０３と、プリンタＩＪＲＡから供給されるラッチ信号ＬＡＴＣＨに従って前記８ビットシフトレジスタ１０３に格納された８ビット分の記録データＤＡＴＡをラッチする８ビットラッチ回路１０４と、イネーブル信号ＥＮＢと前記８ビットラッチ回路１０４にラッチされた８ビットのデータ各ビットとの論理積を演算するＡＮＤ回路１０５とを有し、前記ＡＮＤ回路１０５からの８個の出力である記録信号Ｄ１〜Ｄ８を前記発熱素子の８個のブロックにそれぞれ供給し、各ブロック内の１６個の発熱素子には同じ記録信号を共通に入力し、異なるブロックの発熱素子には異なる記録信号を入力して発熱素子に通電させる入力回路と、
　前記分割駆動されるブロックを選択する選択回路であって、プリンタＩＪＲＡから供給されるブロック制御信号Ｂ１、Ｂ２、Ｂ３、Ｂ４を入力してデコードしブロック選択信号Ｎ１、Ｎ２、…、Ｎ１６を発生し、該ブロック選択信号Ｎ１、Ｎ２、…、Ｎ１６を、８個のブロックに分けられているパワートランジスタＴ１〜Ｔ１２８の各ブロック内の１６個のパワートランジスタにそれぞれ供給するとともに、互いに対応する８個のブロック内の各パワートランジスタに共通に供給する４→１６デコーダ１００と、
　前記記録信号Ｄ１〜Ｄ８と前記ブロック選択信号Ｎ１、Ｎ２、…、Ｎ１６との論理積を演算するＡＮＤ回路Ａ１〜Ａ１２８からなり前記入力回路から入力する記録信号Ｄ１〜Ｄ８と前記選択回路によるブロック選択信号Ｎ１、Ｎ２、…、Ｎ１６に応じて駆動信号を前記パワートランジスタＴ１〜Ｔ１２８に出力する出力回路と、
　が前記Ｓｉなどを用いた基板に内蔵されているインクジェット記録ヘッドにおいて、
　さらに、発熱素子の数を多くする場合に、クロックの周波数を高めることなく多数の発熱素子を駆動するために、シフトレジスタの容量をより大きくすることなく、前記入力回路を複数備えることにして、前記デコーダは各々の入力回路のシフトレジスタで駆動される発熱素子に共通に用いるように構成することとしたインクジェット記録ヘッド。」（以下「引用発明１」という。）
　
（２）原査定の拒絶の理由で引用された「本願の出願前に頒布された刊行物である特開昭６３−２５４０６８号公報（以下「引用例２」という。）」には、次の事項が図とともに記載されている。
　
　ア　「技術分野
　本発明は、
電子写真式プリンタなどの記録装置の光源として使用される光プリンタヘッド
　
　イ　「発光ダイオード素子１ｐ１〜１ｐ６４は、アレイＡ１上に直線状に配列されており、
アレイＡ１は６４個の発光ダイオード素子１ｐ１〜１ｐ６４を有し、同様な構成を有するアレイが参照符Ａ１〜Ａ４０で示されるように合計４０個、直線状に配置され、これによって合計２５６０個の発光ダイオード素子が印字のために用いられる
　個別信号ラインｌ１〜ｌ６４および共通信号電極ＶＫ１〜ＶＫ４０は、蒸着またはスパッタリングなどのような薄膜手法によって、あるいはまたスクリーン印刷などの厚膜手法によって形成することができる。
個別信号ラインｌ１〜ｌ６４
出力端子ｑ１〜ｑ６４に個別的に、
接続される
この集積回路２２は、発光ダイオード素子１ｐ１〜４０ｐ６４を、印字データ信号に応答して選択的に発光駆動するものであって、
　
　ウ　「第６図を参照すると、基板２１に関連する電気的構成が示される。可撓性配線基板３５は、
コンピュータなどによって実現される処理回路２３
処理回路２３
集積回路２２に印字データ信号を導出する印字データ信号源として働く
　第７図は、集積回路２２の具体的な電気的構成を示すブロック図である。ライン３７にはクロック信号が与えられ、このクロック信号は各発光ダイオードアレイＡ１〜Ａ４０の６４個の発光ダイオード素子１ｐ１〜１ｐ６４，〜，４０ｐ１〜４０ｐ６４に個別的に対応した６４個のビットを有するシフトレジスタ３８に与えられる。この
シフトレジスタ３８
ライン３７からのクロック信号に応答してライン３９を介して与えられる印字データを、１ビットずつ直列順次的にストア
６４ビットのラッチ回路４０は、ライン４１からのラッチ信号に応答してシフトレジスタ３８にストアされている内容を並列に一斉に読取ってストア
ラッチ回路４０からの出力は、各ビット毎に個別的に対応したＡＮＤゲートＧ１〜Ｇ６４の一方の入力に与え
ＡＮＤゲートＧ１〜Ｇ６４の他方の入力には共通に、ライン４２からストローブ信号が与え
ＡＮＤゲートＧ１〜Ｇ６４は、ライン４２にストローブ信号が与えられているとき、ラッチ回路４０からの１アレイ分のストア内容を出力端子ｑ１〜ｑ６４に並列に与え
　第８図は、処理回路２３の一部の具体的な電気的構成を示すブロック図である。各発光ダイオードアレイＡ１〜Ａ４０にそれぞれ含まれている６４個の発光ダイオード素子１ｐ１〜１ｐ６４，〜，４０ｐ１〜４０ｐ６４に個別的に対応して、合計６４個の印字データ信号は、レジスタ４３にそれぞれストアされる。レジスタ４３の各ビットの出力は、個別的に設けられたＡＮＤゲートｂ１〜ｂ６４の一方の入力に与えられる。ＡＮＤゲートｂ１〜ｂ６４の他方の入力には、補正データ回路４４からの各アレイＡ１〜Ａ４０および各アレイにそれぞれ設けられている各発光ダイオード素子１ｐ１〜１ｐ６４，…，４０ｐ１〜４０ｐ６４のばらつきがある発光出力に対応する発光駆動時間を表すデータがストアされる。たとえば第８図では、第１アレイＡ１の各発光ダイオード素子１ｐ１〜１ｐ６４毎の発光時間に関するデータがストアされており、第１アレイＡ１によって感光体上に希望する予め定める一定の露光量で露光が行なわれるように、それらの各発光ダイオード素子１ｐ１〜１ｐ６４の発光出力のばらつきに拘わらず、複数回（この実施例では３回）のストローブ信号に対応して駆動すべき内容がストアされる。第１ストローブ信号は持続時間Ｗ１だけ持続し、この時間中には全ての発光ダイオード素子１ｐ１〜１ｐ６４の発光駆動が可能である。持続時間Ｗ１は、６４個の発光ダイオード素子１ｐ１〜１ｐ６４の発光出力の平均値に対応した最適な露光が行なわれるように設定された時間である。平均的な発光出力よりも低い発光出力を有する発光ダイオード素子１ｐ１，１ｐ２，１ｐ４，１ｐ６３などは、第２回目のストローブ信号が発生されている持続時間Ｗ１ａだけ発光駆動されることが可能である。さらに発光出力が低い発光ダイオード素子１ｐ２は、第３回目のストローブ信号が発生されている持続時間Ｗ１ｂだけさらに追加的に発光駆動される。このようにして、発光ダイオード素子１ｐ１〜１ｐ６４に発光出力のばらつきがあっても、複数回の選択的な発光駆動によって感光体上には最適な露光量を得ることができる。」（４頁左下欄１４行〜５頁左下欄２行）
　
　エ　「第１１図は、本発明のさらに他の実施例の
基板２４
合計４０個のアレイＡ１〜Ａ４０を２０個ずつの２つのグループに分け、一方のグループのアレイＡ１〜Ａ２０は個別信号ラインｌ１ａ〜ｌ６４ａを介して集積回路２２ａに接続される。もう１つのグループに属するＡ２１〜Ａ４０は、個別信号ラインｌ１ｂ〜ｌ６４ｂを介して集積回路２２ｂに接続される。こうして２つのグループに分けられたアレイＡ１〜Ａ２０，Ａ２１〜Ａ４０を、２つの集積回路２２ａ，２２ｂを用いて相互に独立して駆動することによって印字速度を一層向上することが可能である。
　
　オ　第１１図の記載から、次の（ア）及び（イ）のことが見て取れる。
（ア）
各々６４個の発光ダイオード素子１ｐ１〜１ｐ６４を有するアレイＡ１〜Ａ４０が合計４０個直線状に配置され、これによって印字のために用いられる合計２５６０個の発光ダイオード素子が直線状に配列されている光プリンタヘッドにおいて、
（イ）
集積回路２２ａ及び集積回路２２ｂのそれぞれは、直線状に配列されている２５６０個の発光ダイオード素子の配列方向の基板２４の両側に配置
　
　カ　上記アないしオから、引用例２には、次の発明が記載されているものと認められる。
　
「各々６４個の発光ダイオード素子１ｐ１〜１ｐ６４を有するアレイＡ１〜Ａ４０が合計４０個直線状に配置され、これによって印字のために用いられる合計２５６０個の発光ダイオード素子が直線状に配列されており、
　コンピュータなどによって実現され印字データ信号源として働く処理回路２３から導出された印字データ信号がライン３７からのクロック信号に応答してライン３９を介して与えられるシフトレジスタ３８を有し、ライン３７からのクロック信号に応答してライン３９を介して与えられる印字データ信号を、前記シフトレジスタ３８で１ビットずつ直列順次的にストアし、６４ビットのラッチ回路４０で、ライン４１からのラッチ信号に応答して前記シフトレジスタ３８にストアされている内容を並列に一斉に読取ってストアし、該ラッチ回路４０からの出力を、各ビット毎に個別的に対応したＡＮＤゲートＧ１〜Ｇ６４の一方の入力に与え、該ＡＮＤゲートＧ１〜Ｇ６４の他方の入力には共通にライン４２からストローブ信号を与え、該ＡＮＤゲートＧ１〜Ｇ６４は、ライン４２にストローブ信号が与えられているとき、前記ラッチ回路４０からの１アレイ分のストア内容を出力端子ｑ１〜ｑ６４に並列に与え、出力端子ｑ１〜ｑ６４に個別的に接続されている個別信号ラインｌ１〜ｌ６４を介して合計４０個の前記アレイＡ１〜Ａ４０に接続され、前記発光ダイオード素子１ｐ１〜４０ｐ６４を印字データ信号に応答して選択的に発光駆動する集積回路２２を備えた、
　電子写真式プリンタなどの記録装置の光源として使用される光プリンタヘッドにおいて、
　前記集積回路２２を第１集積回路２２ａ及び第２集積回路２２ｂで構成し、第１集積回路２２ａ及び第２集積回路２２ｂのそれぞれを、直線状に配列されている２５６０個の発光ダイオード素子の配列方向の基板２４の両側に配置するとともに、合計４０個のアレイＡ１〜Ａ４０を２０個ずつの２つのグループに分け、一方のグループのアレイＡ１〜Ａ２０は個別信号ラインｌ１ａ〜ｌ６４ａを介して第１集積回路２２ａに接続し、もう１つのグループに属するＡ２１〜Ａ４０は、個別信号ラインｌ１ｂ〜ｌ６４ｂを介して第２集積回路２２ｂに接続して、２つのグループに分けられたアレイＡ１〜Ａ２０，Ａ２１〜Ａ４０を、２つの集積回路２２ａ，２２ｂを用いて相互に独立して駆動することによって印字速度を一層向上することを可能にした光プリンタヘッド。」（以下「引用発明２」という。）
　
４　対比
　本願補正発明と引用発明１とを対比する。
（１）引用発明１の「所定方向」、「１２８個の発熱素子Ｈ１〜Ｈ１２８」、「ブロック」、「その方向に１６個ずつ８個のブロックに分割され」、「発熱素子列」、「１２８個のパワートランジスタＴ１〜Ｔ１２８」、「発熱素子Ｈ１〜Ｈ１２８に通電して駆動するために１２８個の発熱素子Ｈ１〜Ｈ１２８に対応して設けられ」、「発熱素子Ｈ１〜Ｈ１２の１６個ずつの８個のブロックに対応して前記所定方向に１６個ずつ８個のブロックに分けられた」、「Ｓｉなどを用いた基板」、「『発熱素子列』と『１２８個のパワートランジスタＴ１〜Ｔ１２８』とを、『Ｓｉなどを用いた基板に内蔵した』」、「インクジェット記録ヘッド」、「入力回路」、「『選択回路』である『４→１６デコーダ１００』」、「記録信号Ｄ１〜Ｄ８」、「前記分割駆動されるブロックを選択する」、「各ブロック内の１６個の発熱素子には同じ記録信号を共通に入力し」、「異なるブロックの発熱素子には異なる記録信号を入力する」、「『ブロック選択信号Ｎ１、Ｎ２、…、Ｎ１６を発生』する『選択回路』である『４→１６デコーダ１００』が、『該ブロック選択信号Ｎ１、Ｎ２、…、Ｎ１６』を、『互いに対応する８個のブロック内の各パワートランジスタに共通に供給』する」及び「『複数備え』た『シフトレジスタ及びラッチ回路を有する前記入力回路』」は、
　それぞれ、
　本願補正発明の「所定方向」、「複数の記録素子」、「グループ」、「その方向に複数のグループに分けられた」、「記録素子列」、「複数の駆動回路」、「記録素子を駆動するために記録素子に対応して設けられ」、「記録素子のグループに対応して前記所定方向にグループに分けられた」、「素子基体」、「『記録素子列』と『複数の駆動回路』とが『同一の素子基体に設けられた』」、「インクジェット記録ヘッド」、「データ供給回路」、「選択回路」、「駆動データ」、「各グループ内の記録素子を時分割に選択する」、「複数のグループの駆動回路に共通の信号を供給する」、「複数のグループの中で異なるグループの駆動回路に対してそれぞれ別に駆動データを供給する」、「複数のグループの駆動回路それぞれは、共通に接続された信号線を介して前記選択回路と接続され」及び「複数のデータ供給回路」に相当する。
　
（２）引用発明１における「所定方向に沿って１２８個の発熱素子Ｈ１〜Ｈ１２８が配列された発熱素子列を内蔵したインクジェット記録ヘッドにおいて、さらに、発熱素子の数を多くする場合」が、例えば「２５６個の発熱素子Ｈ１〜Ｈ２５６を配列した場合」とすると、２５６個の発熱素子Ｈ１〜Ｈ２５６を１６個ずつのブロックに分割すれば、ブロックの数は１６個になり、シフトレジスタの容量は１６ビットになり、転送速度を維持するにはクロックの周波数を高めなければならないところ、引用発明１では、クロックの周波数を高めることなく多数の発熱素子を駆動するために、シフトレジスタの容量をより大きくすることなく、前記入力回路を複数備えることにしているから、引用発明１の発熱素子列が、２５６個の発熱素子Ｈ１〜Ｈ２５６を配列したものである場合には、８ビットシフトレジスタ１０３及び８ビットラッチ回路１０４を有する入力回路を２個備えて、各入力回路の８ビットシフトレジスタ１０３に、１２８個の発熱素子Ｈ１〜Ｈ１２８に対応する第１の記録データＤＡＴＡ１と、１２８個の発熱素子Ｈ１２９〜Ｈ２５６に対応する第２の記録データＤＡＴＡ２とを、それぞれ入力するように構成することになることは、当業者に自明である。
　そうすると、引用発明１の「発熱素子列が、例えば２５６個の発熱素子Ｈ１〜Ｈ２５６を配列したものである場合に、８ビットシフトレジスタ１０３及び８ビットラッチ回路１０４を有する入力回路を２個備えて、各入力回路の８ビットシフトレジスタ１０３に、１２８個の発熱素子Ｈ１〜Ｈ１２８に対応する第１の記録データＤＡＴＡ１と、１２８個の発熱素子Ｈ１２９〜Ｈ２５６に対応する第２の記録データＤＡＴＡ２とを、それぞれ入力するように構成すること」は本願補正発明の「前記複数のデータ供給回路は、互いに異なるグループのデータ信号を外部から入力するシフトレジスタをそれぞれ備え」に相当する。
　
（３）引用発明１の「データ供給回路（入力回路）」及び「選択回路（選択回路である４→１６デコーダ１００）」は、前記「素子基板（Ｓｉなどを用いた基板）」に内蔵されているから、上記（２）の２個備えた「データ供給回路（入力回路）」も、各々の「データ供給回路」のシフトレジスタで駆動される発熱素子に共通に用いるように構成した「選択回路（前記デコーダ）」も、「素子基板（Ｓｉなどを用いた基板）」に内蔵されている、すなわち「前記素子基体上に設けられ」ていることは明らかである。
　そうすると、引用発明１は本願補正発明の「前記複数のグループの中で異なるグループの駆動回路に対してそれぞれ別に駆動データを供給する複数のデータ供給回路と、各グループ内の記録素子を時分割に選択する回路であって前記複数のグループの駆動回路に共通の信号を供給する選択回路と、が前記素子基体上に設けられ」るとの事項を有している。
　
（４）上記（１）ないし（３）によれば、本願補正発明と引用発明１とは、
「所定方向に沿って複数の記録素子が配列されるとともにその方向に複数のグループに分けられた記録素子列と、記録素子を駆動するために記録素子に対応して設けられ、記録素子のグループに対応して前記所定方向にグループに分けられた複数の駆動回路とが同一の素子基体に設けられたインクジェット記録ヘッドであって、
　前記複数のグループの中で異なるグループの駆動回路に対してそれぞれ別に駆動データを供給する複数のデータ供給回路と、
　各グループ内の記録素子を時分割に選択する回路であって前記複数のグループの駆動回路に共通の信号を供給する選択回路と、
が前記素子基体上に設けられ、
　前記複数のグループの駆動回路それぞれは、共通に接続された信号線を介して前記選択回路と接続され、
　前記複数のデータ供給回路は、互いに異なるグループのデータ信号を外部から入力するシフトレジスタをそれぞれ備えているインクジェット記録ヘッド。」である点で一致し、次の点で相違する。
　
相違点：
　本願補正発明では、前記複数のデータ供給回路のそれぞれは、前記記録素子列が延びる方向の前記素子基体の両側に配置されているのに対して、
　引用発明１では、「データ供給回路（入力回路）」を２個備えた場合に、前記「複数のデータ供給回路」のそれぞれが前記「素子基体（Ｓｉなどを用いた基板）」のどこに配置されるのかが明らかでない点。
　
５　判断
　上記相違点について検討する。
（１）引用発明１のインクジェット記録ヘッドにおいて、「データ供給回路（入力回路）」を２個備えた場合に、前記「複数のデータ供給回路」のそれぞれを前記「素子基体（Ｓｉなどを用いた基板）」のどこに配置するかは当業者が適宜決定すべき設計上の事項といえる。
　
（２）引用例２には、上記３（２）に記載したとおり引用発明２が記載されている（上記３（２）カ参照。）。
　
（３）引用発明２の「発光ダイオード素子」、「光プリンタヘッド」、「印字データ信号」、「発光駆動」、「基板２４」及び「発光ダイオード素子を印字データ信号に応答して選択的に発光駆動する集積回路であって、第１集積回路及び第２集積回路で構成したもの」と、引用発明１の「発熱素子」、「インクジェット記録ヘッド」、「記録信号」、「発熱素子に通電」、「Ｓｉなどを用いた基板」及び「記録信号を発熱素子に供給して発熱素子に通電させる入力回路であって複数備えたもの」とは、それぞれ、「記録素子」、「記録ヘッド」、「駆動データ」、「駆動」、「素子基体」及び「駆動データを供給する複数のデータ供給回路」である点で共通しているといえるところ、引用発明２の「記録素子（発光ダイオード素子）」を「駆動データ（印字データ信号）」に応答して選択的に「駆動（発光駆動）」する「データ供給回路（集積回路）」を構成する「複数のデータ供給回路（第１集積回路及び第２集積回路）」のそれぞれは、直線状に配列されている２５６０個の「記録素子（発光ダイオード素子）」の配列方向の「素子基体（基板２４）」の両側に配置される。
　
（４）上記（１）ないし（３）からみて、引用発明１において、「データ供給回路（入力回路）」を２個備えた場合に、前記「複数のデータ供給回路」のそれぞれを、引用発明２と同様に、「素子基体（Ｓｉなどを用いた基板）」の両側に配置することは、当業者が引用発明２に基づいて適宜なし得た程度のことである。
　
（５）本願補正発明の奏する効果は、引用発明１の奏する効果及び引用発明２の奏する効果から当業者が予測できた程度のものである。
　
（６）したがって、本願補正発明は、当業者が引用例１に記載された発明及び引用例２に記載された発明に基づいて容易に発明をすることができたものである。
　本願補正発明は、当業者が引用例１に記載された発明及び引用例２に記載された発明に基づいて容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができないものである。
　
６　小括
　上記５のとおり、本願補正発明は特許出願の際独立して特許を受けることができないものであるから、本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に違反するので、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
第３　本願発明について
１　本願発明
　本件補正は上記のとおり却下されたので、本願の請求項１ないし７に係る発明は、平成２２年５月２８日付け手続補正によって補正された明細書の特許請求の範囲の請求項１ないし７に記載された事項によって特定されるものであるところ、請求項１に係る発明（以下「本願発明」という。）は、平成２２年５月２８日付け手続補正によって補正された明細書及び図面の記載からみて、上記「第２〔理由〕１（１）」に本件補正前の請求項１として記載したとおりのものと認める。
　
２　引用例
　原査定の拒絶の理由で引用された引用例１、引用例２及びそれらの記載事項は前記「第２〔理由〕３」に記載したとおりである。
　
３　対比・判断　
　本願補正発明は、上記「第２〔理由〕１（２）」で述べたとおり、本願発明を特定するために必要な事項に限定を付加するものである。
　そうすると、本願発明に限定を付加したものである本願補正発明は、上記「第２〔理由〕５」で述べたとおり、当業者が引用例１に記載された発明及び引用例２に記載された発明に基づいて容易に発明をすることができたものであるから、本願発明も、同様の理由により、当業者が引用例１に記載された発明及び引用例２に記載された発明に基づいて容易に発明をすることができたものである。
　
４　むすび
　したがって、本願発明は、当業者が引用例１に記載された発明及び引用例２に記載された発明に基づいて容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。