(57)【要約】【課題】表示期間と非表示期間との切り替え時に生じる負荷変動に起因した電源電圧のノイズを抑制すること。【解決手段】実施形態に係る表示装置は、画像を表示する表示部と、表示部に画素信号を供給する信号供給部と、信号供給部に電源電圧を供給する電源供給部と、表示部に画像を表示させる表示期間と、表示部に画像を表示させない非表示期間とを切り替える制御部と、該切り替え時に信号供給部と電源供給部との電位差を予め小さくするノイズ抑制部とを備える。【選択図】図８
2017003902.tif 000002
【特許請求の範囲】
【請求項１】
画像を表示する表示部と、
前記表示部に画素信号を供給する信号供給部と、
前記信号供給部に電源電圧を供給する電源供給部と、
前記表示部に画像を表示させる表示期間と、前記表示部に画像を表示させない非表示期間とを切り替える制御部と、
該切り替え時に前記信号供給部と前記電源供給部との電位差を予め小さくするノイズ抑制部と
を具備する表示装置。
【請求項２】
前記ノイズ抑制部は、
前記信号供給部と前記電源供給部との間に設けられる一対のスイッチと、
前記一対のスイッチの間に設けられるコンデンサと
を備え、
前記表示期間と前記非表示期間との切り替え時には、前記コンデンサに前記電源供給部から前記電源電圧が供給されるように前記一対のスイッチを切り替えて、前記コンデンサにプリチャージを行い、前記プリチャージされたコンデンサを用いて、前記信号供給部と前記電源供給部との電位差を小さくする請求項１に記載の表示装置。
【請求項３】
前記ノイズ抑制部は、
前記コンデンサに対してプリチャージが行われると、前記コンデンサと前記信号供給部とに前記電源供給部から前記電源電圧が供給されないように前記一対のスイッチを切り替えてから、前記コンデンサと前記信号供給部とを接続するように前記一対のスイッチをさらに切り替えて、前記信号供給部と前記電源供給部との電位差を小さくする請求項２に記載の表示装置。
【請求項４】
前記一対のスイッチは、前記表示部に駆動信号を供給するドライバ部に含まれ、
前記コンデンサは、前記表示部に含まれる請求項２に記載の表示装置。
【請求項５】
前記一対のスイッチと前記コンデンサとは、前記表示部に駆動信号を供給するドライバ部に共に含まれる請求項２に記載の表示装置。
【請求項６】
前記一対のスイッチと前記コンデンサとは、前記表示部に共に含まれる請求項２に記載の表示装置。
【請求項７】
前記非表示期間は、
前記表示部に設けられるタッチセンサのセンシング動作期間である請求項１に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、表示装置に関する。
【背景技術】
【０００２】
一般的に、携帯端末（例えば、スマートフォンやＰＤＡ、タブレットコンピュータなど）には、液晶や有機ＥＬといった表示装置が設けられている。近年、この表示装置には、タッチセンサなどの付加機能が追加されている。
ところで、例えばタッチセンサ機能を追加した液晶表示装置では、液晶駆動のブランク期間にタッチセンサを動作させるものがある。この種の液晶表示装置は、表示駆動期間（以下、表示期間と称する）とタッチセンサのセンシング動作期間（以下、非表示期間と称する）とではパネル駆動負荷が著しく異なるため、液晶表示装置の昇圧回路やレギュレータが負荷変動に追従できず、電源電圧にノイズが発生する。このノイズは、液晶表示装置に様々な弊害をもたらす恐れがある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１４−１１９９１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の一態様における目的は、表示期間と非表示期間との切り替え時に生じる負荷変動に起因した電源電圧のノイズを抑制し得る表示装置を提供することである。
【課題を解決するための手段】
【０００５】
実施形態に係る表示装置は、画像を表示する表示部と、前記表示部に画素信号を供給する信号供給部と、前記信号供給部に電源電圧を供給する電源供給部と、前記表示部に画像を表示させる表示期間と、前記表示部に画像を表示させない非表示期間とを切り替える制御部と、該切り替え時に前記信号供給部と前記電源供給部との電位差を予め小さくするノイズ抑制部とを具備する。
【図面の簡単な説明】
【０００６】
【図１】図１は、実施形態が適用された携帯端末の全体ブロック図を示す構成図である。
【図２】図２は、図１の一部である主な回路ブロックを取り出して示す図である。
【図３】図３は、液晶表示パネルの第１基板上の一部の等価回路を概略的に示す図である。
【図４】図４は、図３の画素ＰＸの等価回路を示す図である。
【図５Ａ】図５Ａは、ミューチュアル検出方式のタッチセンサＳＥの基本構成例を示す図である。
【図５Ｂ】図５Ｂは、液晶表示パネルにおいて、図５ＡのタッチセンサＳＥの駆動タイミングと表示期間との関係を示すタイミングチャートである。
【図６】図６は、実施形態に係る液晶ドライバＩＣ１の内部のブロック構成例を示す図である。
【図７】図７は、図６の液晶ドライバＩＣ１の内部の電源供給部の構成例を示す図である。
【図８】図８は、画素信号出力回路の構成例を示す図である。
【図９】図９は、画素信号出力回路に含まれるノイズ抑制回路の切り替えスイッチの切り替え手順を説明するための図である。
【図１０】図１０は、表示期間ＤＷＴと非表示期間ＴＤＴにおけるスイッチング素子ＳＥＬ及びスイッチング素子ＸＳＥＬの電位の変動と、電源電圧ＶＧＨＯ、ＶＧＬＯの変動とを説明するためのタイミングチャートである。
【図１１】図１１は、図１０の表示期間ＤＷＴと非表示期間ＴＤＴの切り替え時にフォーカスしたタイミングチャートである。
【図１２】図１２は、ノイズ抑制回路Ｎ、Ｎ’の第１の実施例を説明するための図である。
【図１３】図１３は、ノイズ抑制回路Ｎ、Ｎ’の第２の実施例を説明するための図である。
【図１４】図１４は、ノイズ抑制回路Ｎ、Ｎ’の第３の実施例を説明するための図である。
【発明を実施するための形態】
【０００７】
いくつかの実施形態について、図面を参照しながら説明する。なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実施の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。各図において、連続して配置される同一又は類似の要素については符号を省略することがある。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。
【０００８】
図１は、一実施形態が適用された携帯端末の全体ブロック図を示す構成図である。図１において、タッチセンサ一体型の液晶表示パネルＬＣＤは、第１基板ＳＵＢ１と、第１基板ＳＵＢ１に対向配置された第２基板ＳＵＢ２と、第１基板ＳＵＢ１と第２基板ＳＵＢ２との間に形成された液晶層と、を備えている。なお、第１基板ＳＵＢ１をアレイ基板、第２基板ＳＵＢ２を対向基板と称しても良い。液晶表示パネルＬＣＤを駆動する液晶ドライバＩＣ１は、第１基板ＳＵＢ１上に搭載されている。液晶ドライバＩＣ１は、第１のＩＣチップ或いはドライブ回路と称されても良い。
【０００９】
液晶表示パネルＬＣＤは、その表示領域（アクティブエリアと称しても良い）ＤＡ内に、例えば容量変化検出型のタッチセンサＳＥを一体化して備えている。タッチセンサＳＥは、第１基板ＳＵＢ１に設けられた共通電極Ｃ（後述する）と第２基板ＳＵＢ２に設けられたタッチ検出電極（タッチ検出素子と称しても良い）Ｒｘとにより構成される。このタイプのタッチセンサＳＥは、インセル型と称される。インセル型のタッチセンサＳＥの動作原理については、後で説明することにする。なおタッチ検出素子Ｒｘは、液晶表示に支障を与えないように、透明な例えばＩＴＯ（インジウム・ティン・オキサイド）や太さ数ｎｍ〜数十ｎｍの金属細線を利用して形成することができる。
【００１０】
上記のタッチセンサＳＥは、液晶ドライバＩＣ１からの駆動信号により駆動され、その出力信号は、タッチパネルコントローラＩＣ２（第２のＩＣチップ或いはセンサ回路と称しても良い）により検出される。  
また、液晶表示パネルＬＣＤは、アプリケーションプロセッサ（第１の制御部と称しても良い）ＨＯＳに電気的に接続されている。より具体的には、アプリケーションプロセッサＨＯＳは、フレキシブル配線基板ＦＰＣ１、液晶ドライバＩＣ１を介して液晶表示パネルＬＣＤに接続され、またフレキシブル配線基板ＦＰＣ２、タッチパネルコントローラＩＣ２を介してタッチセンサＳＥに接続されている。液晶ドライバＩＣ１とタッチパネルコントローラＩＣ２とは、タイミングパルスなどで互いに電気的に接続されており、同期している。なお、液晶ドライバＩＣ１と、タッチパネルコントローラＩＣ２とは、同一チップ内に構成されても良い。
【００１１】
液晶表示パネルＬＣＤを照明するバックライトユニットＢＬは、第２基板ＳＵＢ２の下側に配置されている。フレキシブル配線基板ＦＰＣ３は、バックライトユニットＢＬとアプリケーションプロセッサＨＯＳとを接続している。
【００１２】
図２は、図１の一部である主な回路ブロックを取り出して示す。図２の破線で囲む部分が、第１基板ＳＵＢ１の部分である。第１基板ＳＵＢ１の非表示領域の例えば左側領域にゲート駆動回路ＧＤが形成されている。ゲート駆動回路ＧＤは、ゲート線Ｇ（Ｇ１〜Ｇｎ）を駆動するものである（ゲート線Ｇは図３に示されている）。また、ゲート駆動回路ＧＤに併設して共通電極駆動回路ＣＤが構成されている。共通電極駆動回路ＣＤは、共通電極Ｃ（Ｃ１〜Ｃｎ）を駆動するものである（共通電極Ｃは図３に示されている）。なお、図２及び図３では、ゲート駆動回路ＧＤが片側に形成されている場合を例示したが、ゲート駆動回路ＧＤは、表示領域ＤＡを挟むようにして両側に形成されてもよい。この場合、一方に位置するゲート駆動回路ＧＤ（例えば、表示領域ＤＡの右側に位置するゲート駆動回路ＧＤ）が、複数のゲート線Ｇ１〜Ｇｎのうち、奇数行に位置するゲート線Ｇ１、Ｇ３、・・・を駆動し、もう一方に位置するゲート駆動回路ＧＤ（例えば、表示領域ＤＡの左側に位置するゲート駆動回路ＧＤ）が、複数のゲート線Ｇ１〜Ｇｎのうち、偶数行に位置するゲート線Ｇ２、Ｇ４、・・・を駆動する。
【００１３】
液晶ドライバＩＣ１は、ゲート駆動回路ＧＤ、共通電極駆動回路ＣＤなどを制御する。また液晶ドライバＩＣ１は、表示領域ＤＡの画素ＰＥ（表示素子と称しても良い）に画素信号を書き込む。  
タッチパネルコントローラＩＣ２は、タッチ検出素子Ｒｘから得られたタッチ検出信号Ｒｘｓを処理し、液晶表示パネルＬＣＤの表示面に対するユーザの指などの被検知物の接触位置の座標データを得ることができる。液晶ドライバＩＣ１は、アプリケーションプロセッサＨＯＳと相互通信を行い、データの要求・受信などを行う。
【００１４】
アプリケーションプロセッサＨＯＳは、液晶ドライバＩＣ１に対して映像データ、コマンド、同期信号などを供給する。  
図３は、液晶表示パネルＬＣＤの第１基板ＳＵＢ１上の一部の等価回路を概略的に示す。液晶表示パネルＬＣＤは、画像を表示する表示領域ＤＡを備える。また、表示領域ＤＡを包囲して設けられる非表示領域に、液晶ドライバＩＣ１、ゲート駆動回路ＧＤ、共通電極駆動回路ＣＤ及びアウタリードボンディング（Outer Lead Bonding）のパッド群（以下、ＯＬＢパッド群と称する）ｐＧ１が形成されている。
【００１５】
液晶ドライバＩＣ１は、ソース選択回路ＭＵＰ及びソース増幅器を含む。液晶ドライバＩＣ１は、ゲート駆動回路ＧＤ、共通電極駆動回路ＣＤ及びＯＬＢパッド群ｐＧ１に接続されている。全てを図示しないが、液晶ドライバＩＣ１とゲート駆動回路ＧＤとはパネル制御信号を出力する制御線で接続されている。液晶ドライバＩＣ１は、制御線を介して制御スイッチング素子ＣＳＷ１に制御信号を与えることができる。
【００１６】
第１基板ＳＵＢ１には、表示領域ＤＡにおいて、第１方向Ｘに沿って延出した複数のゲート線Ｇ（Ｇ１〜Ｇｎ）、第１方向Ｘに交差する第２方向Ｙに沿って延出した複数のソース線Ｓ（Ｓ１〜Ｓｍ）を備えている。また、複数のゲート線Ｇ（Ｇ１〜Ｇｎ）は、第２方向Ｙに所定の間隔で並べられている。複数のソース線Ｓ（Ｓ１〜Ｓｍ）も、第１方向に所定の間隔で並べられている。
【００１７】
また、表示領域ＤＡにおいて、平面視でゲート線Ｇとソース線Ｓとによって区画された領域に、画素ＰＸが形成される。すなわち、表示領域には、複数の画素ＰＸが第１方向Ｘ及び第２方向Ｙにマトリックス状に、ｍ×ｎ個配置されている（但し、ｍ及びｎは正の整数である）。さらにまた、第１方向Ｘに沿って、画素ＰＸの構成に含まれる共通電極Ｃ（Ｃ１・・・Ｃｎ）などが形成され、この共通電極Ｃ（Ｃ１・・・Ｃｎ）は、画素ＰＸ自体を駆動するための電極として利用されるとともに、後で説明するようにタッチセンサＳＥを駆動するための電極として利用される。
【００１８】
各ゲート線Ｇは、表示領域ＤＡの外側に引き出され、ゲート駆動回路ＧＤに接続されている。ゲート駆動回路ＧＤは、複数の制御スイッチング素子ＣＳＷ１を備え、ゲート線Ｇ（Ｇ１、Ｇ２、・・・Ｇｎ）は、制御スイッチング素子ＣＳＷ１に一対一で接続されている。
【００１９】
各ソース線Ｓ（Ｓ１〜Ｓｍ）は、平面視でゲート線Ｇ（Ｇ１、Ｇ２、・・・Ｇｎ）と交差している。ソース線Ｓは、第１方向Ｘに所定の間隔で並べられている。ソース線Ｓ（Ｓ１〜Ｓｍ）は、表示領域ＤＡの外側に引き出され、ソース選択回路ＭＵＰに接続されている。
【００２０】
共通電極Ｃ（Ｃ１、Ｃ２、・・・Ｃｎ）は、帯状に形成され、第１方向Ｘに延在し、第２方向Ｙに間隔を置いて並べられている。これにより、共通電極Ｃ（Ｃ１、Ｃ２、・・・Ｃｎ）は、ゲート線Ｇ（Ｇ１、Ｇ２、・・・Ｇｎ）に沿って延在し、ソース線Ｓ（Ｓ１〜Ｓｍ）と平面視で交差するものとなる。また、共通電極Ｃは、各画素領域に形成され、補助線によりこれらを連結した構成を採用することも可能である。なお、ここでは、共通電極Ｃがゲート線Ｇに沿って延在し、ソース線Ｓと平面視で交差する場合を例示したが、共通電極Ｃは、ソース線Ｓに沿って延在し、ゲート線Ｇと平面視で交差するように形成されてもよい。
【００２１】
共通電極Ｃは、例えば複数本（例えば３本）毎に束ねられた分割電極であっても良い。例えば、共通電極Ｃ（Ｃ１〜Ｃｎ）は、（ｎ／３）個の分割電極Ｃ（Ｃ１〜Ｃｎ／３）として構成される。  
共通電極Ｃは、表示領域ＤＡの外側に引き出され、共通電極駆動回路ＣＤに接続されている。なお、ゲート線Ｇ、ソース線Ｓ及び共通電極Ｃは、図示の如く直線的に延出していなくても良く、一部が屈曲していても良い。
【００２２】
ゲート駆動回路ＧＤは、ｎ個の制御スイッチング素子ＣＳＷ１を備える。ｎ個の制御スイッチング素子ＣＳＷ１は、それぞれ選択的にオン又はオフされて、対応する画素ＰＸへの画像信号の書き込み許可又は書き込み禁止を制御することができる。  
画素信号は、選択されているゲート線に接続されている複数の画素ＰＸにソース選択回路ＭＵＰを介して一斉に書き込まれる。
【００２３】
図４は、図３に示した画素ＰＸを示す等価回路図である。画素ＰＸは、第１基板ＳＵＢ１上に形成される画素スイッチング素子ＰＳＷ、透明な画素電極ＰＥ、透明な共通電極Ｃなどを備えている。画素スイッチング素子ＰＳＷは、例えばＴＦＴ（薄膜トランジスタ）で形成されている。画素スイッチング素子ＰＳＷは、ゲート線Ｇ及びソース線Ｓと電気的に接続されている。画素スイッチング素子ＰＳＷは、トップゲート型ＴＦＴ或いはボトムゲート型ＴＦＴのいずれであっても良い。また、画素スイッチング素子ＰＳＷの半導体層は、例えば、ポリシリコンによって形成されているが、アモルファスシリコンによって形成されていても良い。
【００２４】
画素電極ＰＥは、画素スイッチング素子ＰＳＷに電気的に接続されている。画素電極ＰＥは、ＩＴＯで形成されており、絶縁膜を介して共通電極Ｃと対向している。共通電極Ｃ、絶縁膜及び画素電極ＰＥは、保持容量ＣＳを形成している。ゲート線Ｇからの制御信号により画素スイッチング素子ＰＳＷがオンしたとき、ソース選択回路ＭＵＰからソース線Ｓに出力された画素信号が、保持容量ＣＳに書き込まれ保持される。この保持容量ＣＳに生じた電圧に応じて画素電極ＰＥと共通電極Ｃとの間の液晶ＬＱの光空間変調が実現される。図４では、１つの画素ＰＸを代表して示しているが、図２に示した制御スイッチング素子ＣＳＷ１の１つがオンしたとき、対応するゲート線Ｇに接続されている複数の画素の各画素スイッチング素子ＰＳＷが一斉にオンする。したがって、この各画素スイッチング素子ＰＳＷに接続されている各ソース線Ｓからの画素信号が、対応する各画素ＰＸの保持容量ＣＳに書き込まれる。
【００２５】
図５Ａと図５Ｂは、上記したインセル型のタッチセンサＳＥの基本動作を説明するための図である。  
図５Ａにミューチュアル（相互容量）検出方式のタッチセンサＳＥを示す。複数のタッチ検出素子Ｒｘは、第２基板ＳＵＢ２に第２方向Ｙにストライプ状に形成され、第１基板ＳＵＢ１に共通電極Ｃ（Ｃ１、Ｃ２、Ｃ３、・・・）が形成されている。複数のタッチ検出素子Ｒｘと共通電極Ｃ（Ｃ１、Ｃ２、Ｃ３・・・）とは、交差する関係である。
【００２６】
後述する非表示期間ＴＤＴに共通電極Ｃ１、Ｃ２、Ｃ３、・・・が順次高周波パルス状の駆動信号Ｔｘ１、Ｔｘ２、Ｔｘ３、・・・により駆動される。この期間において、例えば指などの被検知物が近接しているタッチ検出素子Ｒｘからは、他のタッチ検出素子Ｒｘからの出力に比べて、レベルの低い検出信号Ｒｘｓが検出される。これは指が近接しているタッチ検出素子Ｒｘと共通電極との間に生じている第１容量に加えて、当該タッチ検出素子Ｒｘと指との間にも第２容量が発生しているからである。他のタッチ検出素子Ｒｘと共通電極との間には、指による第２容量が生じておらず、第１容量のみである。
【００２７】
上記の共通電極Ｃ１、Ｃ２、Ｃ３、・・・の駆動タイミングと、レベルの低い検出信号Ｒｘｓを出力したタッチ検出素子Ｒｘの位置とから、指の座標位置を判定することができる。  
図５Ｂは、共通電極Ｃ（Ｃ１、Ｃ２、Ｃ３、・・・）が駆動信号Ｔｘ１、Ｔｘ２、Ｔｘ３、・・・により駆動されるときのタイミングチャートを示している。図５Ｂに示すように、１フレーム期間内が複数の表示期間ＤＷＴ（画素信号ＳｉｇＸの書き込み期間も含む）に分割されており、表示期間ＤＷＴと表示期間ＤＷＴの間に、非表示期間ＴＤＴが設定されている。非表示期間ＴＤＴでは、共通電極Ｃ（Ｃ１、Ｃ２、Ｃ３、・・・）が駆動信号Ｔｘ１、Ｔｘ２、Ｔｘ３、・・・により駆動される。なお、図５Ｂでは、最初の非表示期間ＴＤＴでは、共通電極Ｃが駆動信号Ｔｘ１により駆動され、２番目の非表示期間ＴＤＴでは、共通電極Ｃが駆動信号Ｔｘ２により駆動され、ｎ番目の非表示期間ＴＤＴでは、共通電極Ｃが駆動信号Ｔｘｎにより駆動される場合について例示した。しかしながら、共通電極Ｃは、各非表示期間ＴＤＴにおいて、駆動信号Ｔｘ１〜Ｔｘｎが順次入力されることにより駆動されるとしてもよい。すなわち、最初の非表示期間ＴＤＴでは、共通電極Ｃは順次入力される駆動信号Ｔｘ１〜Ｔｘｎにより駆動され、２番目の非表示期間ＴＤＴにおいても、共通電極Ｃは順次入力される駆動信号Ｔｘ１〜Ｔｘｎにより駆動され、ｎ番目の非表示期間ＴＤＴにおいても、共通電極Ｃは順次入力される駆動信号Ｔｘ１〜Ｔｘｎにより駆動されるとしてもよい。
【００２８】
図５Ｂに示すように表示期間ＤＷＴと非表示期間ＴＤＴは、１フレーム内の複数個所に分散している。インセル型のタッチセンサＳＥの基本構成及び動作は、上記した通りである。
【００２９】
次に、図６を参照して、ＩＣチップである液晶ドライバＩＣ１の内部のブロック構成例を具体的に説明する。  
図６において、アプリケーションプロセッサＨＯＳからの映像データは、インタフェースレシーバ２０１を介して、映像メモリ２０２に入力される。映像メモリ２０２から読み出された映像データは、ラインラッチ回路２０３にラッチされる。ラインラッチ回路２０３は、液晶表示パネルＬＣＤの１ライン或いは複数ライン分の映像データをラッチすることができる。
【００３０】
ラインラッチ回路２０３から読み出された各画素ＰＸに対応する映像データは、ソース増幅器２０４にてデジタルアナログ変換され、増幅器によりガンマ補正などを施されて画素信号となる。この画素信号が液晶表示パネルＬＣＤの画素アレイ部２４０ａに配列されている画素ＰＸに書き込まれる。具体的には、ソース選択回路ＭＵＰを介して表示領域ＤＡに２次元配列されている画素ＰＸに入力される。そして、画素信号が、図４で説明した保持容量ＣＳに書き込まれる。
【００３１】
上記の映像メモリ２０２、ラインラッチ回路２０３、ソース増幅器２０４、ソース選択回路ＭＵＰなどのブロックをまとめて映像データ処理部２４１と称しても良い。  
さらにまた、アプリケーションプロセッサＨＯＳからの同期信号、コマンドなどは、インタフェースレシーバ２０１により取り込まれる。インタフェースレシーバ２０１により取り込まれた同期信号は、タイミングコントローラ２１３に入力される。また、インタフェースレシーバ２０１を介して取り込まれたコマンドは、レジスタ（図示せず）に一旦入力されて解釈され、その結果がタイミングコントローラ２１３のタイミングパルス生成などに反映される。なお、上記したインタフェースレシーバ２０１は、アプリケーションプロセッサＨＯＳから送られてくるデジタルデータの外部クロックレートを、内部のデジタルデータのための内部クロックレートに変換している。例えばインタフェースレシーバ２０１の書き込み動作は外部クロックに同期し、読み出し動作は内部クロックに同期している。
【００３２】
タイミングコントローラ２１３は、複数のロジック回路とこのロジック回路を制御するアプリケーションで構成されても良いし、或いはロジック回路及びカウンタなどを備えたハードウェア構成により構成されても良い。タイミングコントローラ２１３は、液晶ドライバＩＣ１の動作モード及び動作シーケンスを設定し、また動作モードの切り替えを行うことができる。動作モードとしては、画素信号が各水平ラインの画素に書き込まれる書き込み期間を含む表示期間ＤＷＴ、及び非表示期間ＴＤＴなどがある。このために、タイミングコントローラ２１３は、インタフェースレシーバ２０１からの外部水平同期信号ＨＳＹＮＣを参照し、外部水平同期信号ＨＳＹＮＣに同期することができる。そしてタイミングコントローラ２１３は、発振器２１４からの内部クロックに基づいて、各種の動作を実現するために各種のタイミングパルスを生成している。
【００３３】
タイミングコントローラ２１３から出力される表示制御のための各種のタイミングパルスは、映像メモリ２０２、ラインラッチ回路２０３、ソース増幅器２０４、ソース選択回路ＭＵＰ、パネル制御信号生成部２２０に入力される。さらにまた、タイミングコントローラ２１３からのセンサ用の各種のタイミングパルスは、タッチ検出素子制御信号生成部２３１、タッチインタフェース２３２にも入力される。
【００３４】
パネル制御信号生成部２２０は、ゲート駆動回路ＧＤ、共通電極駆動回路ＣＤに対する駆動信号を生成し、液晶表示パネルＬＣＤによる映像表示を実現する。  
タッチ検出素子制御信号生成部２３１は、共通電極Ｃに駆動信号Ｔｘ１、Ｔｘ２、Ｔｘ３、・・・を供給する。タッチパネルコントローラＩＣ２とタッチインタフェース２３２とは、電気的に接続され互いの動作タイミングの同期が取られている。すなわち、タッチパネルコントローラＩＣ２は、非表示期間ＴＤＴを把握し、この非表示期間ＴＤＴ内に検出信号Ｒｘｓを受け取ることができる。タッチパネルコントローラＩＣ２は、タッチインタフェース２３２を介して、タッチ検出素子制御信号生成部２３１と交信し、タッチ検出素子制御信号生成部２３１の動作状況（例えば、タッチ検出素子の駆動状況など）を把握している。
【００３５】
上記の構成において、パネル制御信号生成部２２０、タッチ検出素子制御信号生成部２３１、タイミングコントローラ２１３、発振器２４１などのブロックは、まとめて走査駆動部２４２と称されても良い。したがって、走査駆動部２４２は、第２クロック生成部（発振器２１４）を備え、第２クロック生成部のクロックに同期して画素信号及び表示駆動信号を複数の表示素子に時分割的に順次供給して表示走査を行うことができる。さらに走査駆動部２４２は、タッチ検出用の駆動信号をタッチ検出素子に供給する。
【００３６】
また、上記の構成において、タッチインタフェース２３２、タッチパネルコントローラＩＣ２などのブロックは、タッチ検出部２４３と称しても良い。このタッチ検出部２４３は、タッチ検出素子Ｒｘからの検出信号Ｒｘｓをサンプリングすることによりタッチ検出を行うことができる。
【００３７】
液晶ドライバＩＣ１は、内部回路の電源供給部として、レギュレータ２５１及び昇圧回路（チャージポンプと称しても良い）２５２を備えている。レギュレータ２５１は、例えば図７（ａ）に示すように、バッテリＢＡＴＴからの電源供給を受けて、出力アンプ２５１Ａで駆動電圧を生成し安定化出力する。ここで、レギュレータ２５１は、バッテリＢＡＴＴから複数（例えば２つの）の電位電圧を選択的に取り込むことができる。すなわち、レギュレータ２５１は、切替スイッチ２５１Ｂと、出力安定化用の増幅器２５１Ａとを有しており、切替スイッチ２５１Ｂにおいて、制御信号により入力電位を切り替え選択する。レギュレータ２５１から出力される駆動電圧は、インタフェースレシーバ２０１、映像メモリ２０２、ラインラッチ回路２０３、タイミングコントローラ２１３及び発振器２１４に送られる。昇圧回路２５２は、例えばＤＣＤＣコンバータにより構成され、図７（ｂ）に示すように、電源供給をレギュレータ２５１から受けて、昇圧周波数を制御することで直流電圧を予め決められた電圧に昇圧し、これをソース選択回路ＭＵＰ、ソース増幅器２０４、パネル制御信号生成部２２０及びタッチ検出素子制御信号生成部２３１に出力する。これにより、液晶ドライバＩＣ１内において、個々の回路ブロックが適切に動作する。  
ここで、一実施形態に係る表示装置に組み込まれるノイズ抑制回路の機能構成について説明する。一般的な表示装置（液晶表示装置）では、周期的に発生する液晶駆動のブランク期間（非表示期間）にタッチセンサを動作させるが、表示期間と非表示期間とではパネル駆動負荷が異なるため、周期的に負荷変動が生じる場合がある。このとき、液晶駆動のための昇圧回路やレギュレータが負荷変動に追従できず、電源電圧にノイズ（リップル）が発生してしまう。このノイズの周期が可聴域と重なってしまうと、音鳴りが発生してしまうことが考えられる。
【００３８】
そこで、本実施形態に係る表示装置には、図８に示すように、上述のノイズを低減するためのノイズ抑制回路Ｎ（ＮＲ、Ｎ’Ｒ、ＮＧ、Ｎ’Ｇ、ＮＢ、Ｎ’Ｂ）が設けられている。ノイズ抑制回路Ｎは、赤色（Ｒ）、緑色（Ｇ）及び青色（Ｂ）の画素ＰＸにそれぞれ対応した画素信号を出力する画素信号出力回路ＳＩＧ（ＳＩＧＲ、ＳＩＧＧ、ＳＩＧＢ）にそれぞれ含まれている。より詳しくは、ノイズ抑制回路Ｎは、画素信号出力回路ＳＩＧを構成する第１のスイッチング制御回路ＳＷＣ（ＳＷＣＲ、ＳＷＣＧ、ＳＷＣＢ）と、第２のスイッチング制御回路ＳＷＣ’（ＳＷＣ’Ｒ、ＳＷＣ’Ｇ、ＳＷＣ’Ｂ）とにそれぞれ含まれている。図８の説明では、代表例として、画素信号出力回路ＳＩＧＲを構成する第１のスイッチング制御回路ＳＷＣＲと、第２のスイッチング制御回路ＳＷＣ’Ｒとにそれぞれ含まれるノイズ抑制回路ＮＲ、Ｎ’Ｒについて説明する。なお、本実施形態では、赤色、緑色及び青色に対応した画素ＰＸを例示したが、さらに白色（Ｗ）に対応した画素ＰＸが存在するとしても良い。
【００３９】
第１のスイッチング制御回路ＳＷＣＲは、増幅回路ＡＲと、ノイズ低減回路ＮＲと、スイッチング素子ＳＥＬＲとを備えている。増幅回路ＡＲは、信号入力端にタイミングコントローラ２１３から出力された極性が正のタイミングパルスが入力されると、昇圧回路２５２から供給される電圧により駆動される。スイッチング素子ＳＥＬＲは、増幅回路ＡＲから出力される正の電源電圧（ＶＧＨＯ、ＶＧＬＯ）が供給されることで、オン／オフを切り替える。ノイズ抑制回路ＮＲは、増幅回路ＡＲとスイッチング素子ＳＥＬＲとの間に介在している。ノイズ抑制回路ＮＲは、スイッチング素子ＳＥＬＲ近傍の電位を増幅回路ＡＲの出力側の電位に少しでも近づけることで、電源電圧に生じるノイズを抑制（低減）する機能を有している。このノイズ抑制回路ＮＲは、増幅回路ＡＲとスイッチング素子ＳＥＬＲとを接続するように直列に接続された２つの切り替えスイッチＳＷ１Ｒ、ＳＷ２Ｒと、これら２つの切り替えスイッチＳＷ１Ｒ、ＳＷ２Ｒの間に設けられたコンデンサＣｐｒｅＲとを備えている。２つの切り替えスイッチＳＷ１、ＳＷ２は、タイミングコントローラ２１３から出力されるタイミングパルスに従って、オン／オフが切り替えられる。
【００４０】
第２のスイッチング制御回路ＳＣ’Ｒは、増幅回路Ａ’Ｒと、ノイズ抑制回路Ｎ’Ｒと、スイッチング素子ＸＳＥＬＲとを備えている。増幅回路Ａ’Ｒは、信号入力端にタイミングコントローラ２１３から出力された極性が負のタイミングパルスが入力されると、昇圧回路２５２から供給される電圧により駆動される。スイッチング素子ＸＳＥＬＲは、増幅回路Ａ’Ｒから出力される負の電源電圧（ＶＧＨＯ、ＶＧＬＯ）が供給されることで、オン／オフを切り替える。ノイズ抑制回路Ｎ’Ｒは、増幅回路Ａ’Ｒとスイッチング素子ＸＳＥＬＲとの間に介在している。ノイズ抑制回路Ｎ’Ｒは、スイッチング素子ＸＳＥＬＲ近傍の電位を増幅回路Ａ’Ｒの出力側の電位に少しでも近づけることで、電源電圧に生じるノイズを抑制する機能を有している。このノイズ抑制回路Ｎ’Ｒは、増幅回路Ａ’Ｒとスイッチング素子ＸＳＥＬＲとを接続するように直列に接続された２つの切り替えスイッチＳＷ１’Ｒ、ＳＷ２’Ｒと、これら２つの切り替えスイッチＳＷ１’Ｒ、ＳＷ２’Ｒの間に設けられたコンデンサＣｐｒｅ’Ｒとを備えている。２つの切り替えスイッチＳＷ１’Ｒ、ＳＷ２’Ｒは、タイミングコントローラ２１３から出力されるタイミングパルスに従って、オン／オフが切り替えられる。
【００４１】
ここで、図９を参照して、ノイズ抑制回路Ｎ（ノイズ抑制回路Ｎ’）を擬似的な電源として機能させるために実行される切り替えスイッチＳＷ１、ＳＷ２（切り替えスイッチＳＷ１’、ＳＷ２’）の切り替え手順について説明する。ノイズ抑制回路Ｎの動作は、大別すると、図９に示すように、（１）プリチャージ段階、（２）切断段階、（３）容量チャージ段階、（４）本チャージ段階という４つの動作に分けることができる。以下では、図９の説明として、この４つの段階における切り替えスイッチＳＷ１、ＳＷ２の切り替え手順について説明する。
【００４２】
まず（１）のプリチャージ段階では、切り替えスイッチＳＷ１だけがオフからオンに切り替えられる。次に（２）の切断段階では、切り替えスイッチＳＷ１、ＳＷ２が共にオフに切り替えられる。さらに（３）の容量チャージ段階では、切り替えスイッチＳＷ２だけがオフからオンに切り替えられる。最後に（４）の本チャージ段階では、切り替えスイッチＳＷ１、ＳＷ２が共にオフに切り替えられる。増幅回路Ａが動作し、増幅回路Ａから電源電圧が出力されている状態で、上記した切り替え手順により切り替えスイッチＳＷ１、ＳＷ２を切り替えることで、ノイズ抑制回路Ｎに設けられたコンデンサを擬似的な電源として機能させることができる。なお、ノイズ抑制回路Ｎの詳細な動作については、図１１の説明と共に後述するため、ここではその詳しい説明を省略する。
【００４３】
次に、図１０のタイミングチャートを参照して、表示期間ＤＷＴと非表示期間ＴＤＴにおけるスイッチング素子ＳＥＬ及びスイッチング素子ＸＳＥＬの電位の変動と、電源電圧ＶＧＨＯ、ＶＧＬＯの変動とについて説明する。なお、図１０の表示期間ＤＷＴと非表示期間ＴＤＴは、１フレーム内の複数個所に分散している複数の表示期間ＤＷＴと非表示期間ＴＤＴのうちの１つを示している。
【００４４】
表示期間ＤＷＴでは、１のソース線に接続される複数の画素ＰＸに画素信号が順次書き込まれるので、第１のスイッチング制御回路ＳＷＣのスイッチング素子ＳＥＬと、第２のスイッチング制御回路ＳＷＣ’のスイッチング素子ＸＳＥＬとは、オン／オフが繰り返される。スイッチング素子ＳＥＬの電位は、当該スイッチをオフからオンに切り替えるべくスイッチング素子ＳＥＬに正の電源電圧が供給されたときに高くなり、当該スイッチをオンからオフに切り替えるべく電源電圧が供給されないときに低くなるので、図１０に示すような変動を繰り返す。同様に、スイッチング素子ＸＳＥＬの電位は、当該スイッチをオフからオンに切り替えるべくスイッチング素子ＸＳＥＬに負の電源電圧が供給されたときに低くなり、当該スイッチをオンからオフに切り替えるべく電源電圧が供給されないときに高くなるので、図１０に示すような変動を繰り返す。また、電源電圧ＶＧＨＯ、ＶＧＬＯの波形は、スイッチング素子ＳＥＬ及びスイッチング素子ＸＳＥＬのオン／オフに呼応して、図１０に示すような変動を繰り返す。
【００４５】
非表示期間ＴＤＴでは、画素ＰＸに画素信号が書き込まれないので、第１のスイッチング制御回路ＳＷＣのスイッチング素子ＳＥＬと、第２のスイッチング制御回路ＳＷＣ’のスイッチング素子ＸＳＥＬは、オフされたままとなる。すなわち、スイッチング素子ＳＥＬ及びスイッチング素子ＸＳＥＬには電源電圧が供給されず、これらの電位は変動しない。また、上記したように、電源電圧ＶＧＨＯ、ＶＧＬＯがスイッチング素子ＳＥＬ及びスイッチング素子ＸＳＥＬに供給されないので、電源電圧ＶＧＨＯ、ＶＧＬＯの波形もまた変動しない。
【００４６】
次に、図１０のタイミングチャートの破線で囲んだ部分にフォーカスした図１１のタイミングチャートを参照して、表示期間ＤＷＴと非表示期間ＴＤＴとが切り替わったときのスイッチング制御回路ＳＷＣの動作と、スイッチング制御回路ＳＷＣ’の動作とについて説明する。
【００４７】
図１１（ａ）〜図１１（ｄ）は、上から順に、タイミングコントローラ２１３から、増幅回路Ａ、増幅回路Ａ’、切り替えスイッチＳＷ１，ＳＷ１’、切り替えスイッチＳＷ２，ＳＷ２’の各々に対して出力されるタイミングパルスの波形を示す。また、図１１（ｅ）〜図１１（ｈ）は、上から順に、コンデンサＣｐｒｅ、コンデンサＣｐｒｅ’、スイッチング素子ＳＥＬ、スイッチング素子ＸＳＥＬの電位の変動を示す。さらに、図１１（ｉ）及び図１１（ｊ）は、スイッチング素子ＳＥＬ及びスイッチング素子ＸＳＥＬに供給される電源電圧ＶＧＨＯ、ＶＧＬＯの変動を示す。
【００４８】
まず、図１１の（Ａ）の期間で、図１１（ａ）に示すように、増幅回路Ａに極性が正のタイミングパルスが入力される。また、同じ期間に、図１１（ｂ）に示すように、増幅回路Ａ’に極性が負のタイミングパルスが入力される。さらに、同じ期間に、図１１（ｃ）に示すように、切り替えスイッチＳＷ１，ＳＷ１’がオフからオンに切り替えられる。すなわち、図１１の（Ａ）の期間において、第１のスイッチング制御回路ＳＷＣは、増幅回路Ａが動作し、切り替えスイッチＳＷ１がオンになり、切り替えスイッチＳＷ２がオフになった状態となる。また、図１１の（Ａ）の期間において、第２のスイッチング制御回路ＳＷＣ’は、増幅回路Ａ’が動作し、切り替えスイッチＳＷ１’がオンになり、切り替えスイッチＳＷ２’がオフになった状態となる。すなわち、図１１の（Ａ）の期間における各スイッチング制御回路ＳＷＣ，ＳＷＣ’の状態は、図９中の（１）のプリチャージ段階に相当する。
【００４９】
この場合、第１のスイッチング制御回路ＳＷＣ内の増幅回路Ａの電位は、極性が正のタイミングパルスが入力されているので、基準電位より高くなるように変動する。これに応じて、コンデンサＣｐｒｅの電位は、図１１（ｅ）に示すように、基準電位より高くなるように変動する。なお、上記したように、この期間では切り替えスイッチＳＷ２はオフであり、スイッチング素子ＳＥＬは増幅回路ＡやコンデンサＣｐｒｅと接続されていない状態にあるので、スイッチング素子ＳＥＬの電位は、図１１（ｇ）に示すように、基準電位から変動しない。
【００５０】
また、第２のスイッチング制御回路ＳＷＣ’内の増幅回路Ａ’の電位は、極性が負のタイミングパルスが入力されているので、基準電位より低くなるように変動する。これに応じて、コンデンサＣｐｒｅ’の電位は、図１１（ｇ）に示すように、基準電位より低くなるように変動する。なお、上記したように、この期間では切り替えスイッチＳＷ２’はオフであり、スイッチング素子ＸＳＥＬは増幅回路Ａ’やコンデンサＣＰｒｅ’と接続されていない状態にあるので、スイッチング素子ＸＳＥＬの電位は、図１１（ｈ）に示すように、基準電位から変動しない。
【００５１】
次に、図１１の（Ｂ）の期間で、図１１（ｃ）に示すように、切り替えスイッチＳＷ１，ＳＷ１’がオンからオフに切り替えられる。すなわち、図１１の（Ｂ）の期間において、第１のスイッチング制御回路ＳＷＣは、増幅回路Ａが動作し、切り替えスイッチＳＷ１、ＳＷ２が共にオフになった状態になる。また、図１１の（Ｂ）の期間において、第２のスイッチング制御回路ＳＷＣ’は、増幅回路Ａ'が動作し、切り替えスイッチＳＷ１’、ＳＷ２’が共にオフになった状態になる。すなわち、図１１の（Ｂ）の期間における各スイッチング制御回路ＳＷＣ，ＳＷＣ’の状態は、図９中の（２）の切断段階に相当する。
【００５２】
この場合、第１のスイッチング制御回路ＳＷＣ内のコンデンサＣｐｒｅは、増幅回路Ａやスイッチング素子ＳＥＬと接続されていない状態にあるので、コンデンサＣｐｒｅの電位は、図１１（ｅ）に示すように、直前の（Ａ）の期間から変動しない。同様に、スイッチング素子ＳＥＬは、増幅回路ＡやコンデンサＣｐｒｅと接続されていない状態にあるので、スイッチング素子ＳＥＬの電位は、図１１（ｇ）に示すように、直前の（Ａ）の期間から変動しない。
【００５３】
また、第２のスイッチング制御回路ＳＷＣ’内のコンデンサＣｐｒｅ’は、増幅回路Ａ’やスイッチング素子ＸＳＥＬと接続されていない状態にあるので、コンデンサＣｐｒｅ’の電位は、図１１（ｆ）に示すように、直前の（Ａ）の期間から変動しない。同様に、スイッチング素子ＸＳＥＬは、増幅回路Ａ’やコンデンサＣｐｒｅ’と接続されていない状態にあるので、スイッチング素子ＸＳＥＬの電位は、図１１（ｈ）に示すように、直前の（Ａ）の期間から変動しない。
【００５４】
続いて、図１１の（Ｃ）の期間で、図１１（ｄ）に示すように、切り替えスイッチＳＷ２，ＳＷ２’がオフからオンに切り替えられる。すなわち、図１１の（Ｃ）の期間において、第１のスイッチング制御回路ＳＷＣは、増幅回路Ａが動作し、切り替えスイッチＳＷ１がオフであり、切り替えスイッチＳＷ２がオンになった状態になる。また、図１１の（Ｃ）の期間において、第２のスイッチング制御回路ＳＷＣ’は、増幅回路Ａ’が動作し、切り替えスイッチＳＷ１’がオフであり、切り替えスイッチＳＷ２’がオンになった状態になる。すなわち、図１１の（Ｃ）の期間における各スイッチング制御回路ＳＷＣ，ＳＷＣ’の状態は、図９中の（３）の容量チャージ段階に相当する。
【００５５】
この場合、第１のスイッチング制御回路ＳＷＣ内のコンデンサＣｐｒｅの電位は、上記したように、基準電位より高くなっている（上記（Ａ）の期間に関する説明参照）。つまり、コンデンサＣｐｒｅの電位は、基準電位のスイッチング素子ＳＥＬより高いことになる。このため、コンデンサＣｐｒｅの電位と、スイッチング素子ＳＥＬの電位とは同電位になるように変動する。すなわち、コンデンサＣｐｒｅの電位が、図１１（ｅ）に示すように、低くなるように変動する一方で、スイッチング素子ＳＥＬの電位は、図１１（ｇ）に示すように、高くなるように変動する。
【００５６】
また、第２のスイッチング制御回路ＳＷＣ’内のコンデンサＣｐｒｅ’の電位は、上記したように、基準電位より低くなっている（上記（Ａ）の期間に関する説明参照）。つまり、コンデンサＣｐｒｅ’の電位は、基準電位のスイッチング素子ＸＳＥＬより低いことになる。このため、コンデンサＣｐｒｅ’の電位と、スイッチング素子ＸＳＥＬの電位とは同電位になるように変動する。すなわち、コンデンサＣｐｒｅ’の電位が、図１１（ｆ）に示すように、高くなるように変動する一方で、スイッチング素子ＸＳＥＬの電位は、図１１（ｈ）に示すように、低くなるように変動する。
【００５７】
次に、図１１の（Ｄ）の期間で、図１１（ｃ）に示すように、切り替えスイッチＳＷ１，ＳＷ１’がオフからオンに切り替えられる。すなわち、図１１の（Ｄ）の期間において、第１のスイッチング制御回路ＳＷＣは、増幅回路Ａが動作し、切り替えスイッチＳＷ１、ＳＷ２が共にオンになった状態になる。また、図１１の（Ｄ）の期間において、第２のスイッチング制御回路ＳＷＣ’は、増幅回路Ａ’が動作し、切り替えスイッチＳＷ１’、ＳＷ２’が共にオンになった状態になる。すなわち、図１１の（Ｄ）の期間における各スイッチング制御回路ＳＷＣ，ＳＷＣ’の状態は、図９中の（４）の本チャージ段階に相当する。
【００５８】
この場合、第１のスイッチング制御回路ＳＷＣ内のコンデンサＣｐｒｅ及びスイッチング素子ＳＥＬの電位は、上記した増幅回路Ａの電位よりは低くなっている（上記（Ａ）〜（Ｃ）の期間に関する説明参照）。このため、コンデンサＣｐｒｅの電位は、図１１（ｅ）に示すように、直前の（Ｃ）の期間の電位より高くなるように変動し、所定値まで高くなった所で一定となる。また、スイッチング素子ＳＥＬの電位は、図１１（ｇ）に示すように、直前の（Ｃ）の期間の電位より高くなるように変動し、所定値まで高くなった所で一定となる。
【００５９】
また、第２のスイッチング制御回路ＳＷＣ’内のコンデンサＣｐｒｅ’及びスイッチング素子ＸＳＥＬの電位は、上記した増幅回路Ａ’の電位よりは高くなっている（上記（Ａ）〜（Ｃ）の期間に関する説明参照）。このため、コンデンサＣｐｒｅ’の電位は、図１１（ｆ）に示すように、直前の（Ｃ）の期間の電位より低くなるように変動し、所定値まで低くなった所で一定となる。また、スイッチング素子ＸＳＥＬの電位は、図１１（ｈ）に示すように、直前の（Ｃ）の期間の電位より低くなるように変動し、所定値まで低くなった所で一定となる。
【００６０】
続いて、図１１の（Ｅ）の期間で、図１１（ａ）に示すように、増幅回路Ａがオンからオフに切り替えられる。また、図１１（ｂ）に示すように、増幅回路Ａ’がオンからオフに切り替えられる。さらに、図１１（ｄ）に示すように、切り替えスイッチＳＷ２，ＳＷ２’がオンからオフに切り替えられる。すなわち、第１のスイッチング制御回路ＳＷＣは、増幅回路Ａが動作せずに、切り替えスイッチＳＷ１がオンであり、切り替えスイッチＳＷ２がオフになった状態になる。また、第２のスイッチング制御回路ＳＷＣ’は、増幅回路Ａ’が動作せずに、切り替えスイッチＳＷ１’がオンであり、切り替えスイッチＳＷ２’がオフになった状態になる。すなわち、図１１の（Ｅ）の期間における各スイッチング制御回路ＳＷＣ，ＳＷＣ’の状態は、ディスチャージ時における、図９中の（１）のプリチャージ段階に相当する。
【００６１】
この場合、第１のスイッチング制御回路ＳＷＣ内の増幅回路Ａの電位は、増幅回路Ａが動作していないので、直前の（Ｄ）の期間（換言すると、増幅回路Ａが動作している期間）の電位より低くなるように変動する。これに応じて、コンデンサＣｐｒｅの電位は、図１１（ｅ）に示すように、基準電位まで低くなるように変動する。なお、上記したように、この期間では切り替えスイッチＳＷ２はオフであり、スイッチング素子ＳＥＬは、増幅回路ＡやコンデンサＣｐｒｅと接続されていない状態であるので、スイッチング素子ＳＥＬの電位は直前の（Ｄ）の期間から変動しない。
【００６２】
また、第２のスイッチング制御回路ＳＷＣ’内の増幅回路Ａ’の電位は、増幅回路Ａ’が動作していないので、直前の（Ｄ）の期間（換言すると、増幅回路Ａ’が動作している期間）の電位より高くなるように変動する。これに応じて、コンデンサＣｐｒｅ’の電位は、図１１（ｆ）に示すように、基準電位まで高くなるように変動する。なお、上記したように、この期間では切り替えスイッチＳＷ２’はオフであり、スイッチング素子ＸＳＥＬは、増幅回路Ａ’やコンデンサＣｐｒｅ’と接続されていない状態であるので、スイッチング素子ＸＳＥＬの電位は直前の（Ｄ）の期間から変動しない。
【００６３】
次に、図１１の（Ｆ）の期間で、図１１（ｃ）に示すように、切り替えスイッチＳＷ１，ＳＷ１’がオンからオフに切り替えられる。すなわち、第１のスイッチング制御回路ＳＷＣは、増幅回路Ａが動作せずに、切り替えスイッチＳＷ１、ＳＷ２が共にオフになった状態になる。また、第２のスイッチング制御回路ＳＷＣ’は、増幅回路Ａ’が動作せずに、切り替えスイッチＳＷ１’、ＳＷ２’が共にオフになった状態になる。すなわち、図１１の（Ｆ）の期間における各スイッチング制御回路ＳＷＣ，ＳＷＣ’の状態は、ディスチャージ時における、図９中の（２）の切断段階に相当する。
【００６４】
この場合、第１のスイッチング制御回路ＳＷＣ内のコンデンサＣｐｒｅは、スイッチング素子ＳＥＬと接続されていない状態にあるので、コンデンサＣｐｒｅの電位は、図１１（ｅ）に示すように、直前の（Ｅ）の期間から変動しない。同様に、スイッチング素子ＳＥＬは、コンデンサＣｐｒｅと接続されていない状態にあるので、スイッチング素子ＳＥＬの電位は、図１１（ｇ）に示すように、直前の（Ｅ）の期間から変動しない。
【００６５】
また、第２のスイッチング制御回路ＳＷＣ’内のコンデンサＣｐｒｅ’は、スイッチング素子ＸＳＥＬと接続されていない状態にあるので、コンデンサＣｐｒｅ’の電位は、図１１（ｆ）に示すように、直前の（Ｅ）の期間から変動しない。同様に、スイッチング素子ＸＳＥＬは、コンデンサＣｐｒｅ’と接続されていない状態にあるので、スイッチング素子ＸＳＥＬの電位は、図１１（ｈ）に示すように、直前の（Ｅ）の期間から変動しない。
【００６６】
続いて、図１１の（Ｇ）の期間で、図１１（ｄ）に示すように、切り替えスイッチＳＷ２，ＳＷ２’がオフからオンに切り替えられる。すなわち、第１のスイッチング制御回路ＳＷＣは、増幅回路Ａが動作せずに、切り替えスイッチＳＷ１がオフであり、切り替えスイッチＳＷ２がオンになった状態になる。また、第２のスイッチング制御回路ＳＷＣ’は、増幅回路Ａ’が動作せずに、切り替えスイッチＳＷ１’がオフであり、切り替えスイッチＳＷ２’がオンになった状態になる。すなわち、図１１の（Ｇ）の期間における各スイッチング制御回路ＳＷＣ，ＳＷＣ’の状態は、ディスチャージ時における、図９中の（３）の容量チャージ段階に相当する。
【００６７】
この場合、第１のスイッチング制御回路ＳＷＣ内のコンデンサＣｐｒｅは、（Ｄ）の期間で電位が高くなったままのスイッチング素子ＳＥＬと接続された状態になるので、コンデンサＣｐｒｅの電位と、スイッチング素子ＳＥＬの電位とは同電位になるように変動する。すなわち、コンデンサＣｐｒｅの電位が、図１１（ｅ）に示すように、高くなるように変動する一方で、スイッチング素子ＳＥＬの電位は、図１１（ｇ）に示すように、低くなるように変動する。
【００６８】
また、第２のスイッチング制御回路ＳＷＣ’内のコンデンサＣｐｒｅ’は、（Ｄ）の期間で電位が低くなったままのスイッチング素子ＸＳＥＬと接続された状態になるので、コンデンサＣｐｒｅ’の電位と、スイッチング素子ＸＳＥＬの電位とは同電位になるように変動する。すなわち、コンデンサＣｐｒｅ’の電位が、図１１（ｆ）に示すように、低くなるように変動する一方で、スイッチング素子ＸＳＥＬの電位は、図１１（ｈ）に示すように、高くなるように変動する。
【００６９】
最後に、図１１の（Ｈ）の期間で、図１１（ｃ）に示すように、切り替えスイッチＳＷ１，ＳＷ１’がオフからオンに切り替えられる。すなわち、第１のスイッチング制御回路ＳＷＣは、増幅回路Ａが動作せずに、切り替えスイッチＳＷ１、ＳＷ２が共にオンになった状態になる。また、第２のスイッチング制御回路ＳＷＣ’は、増幅回路Ａ’が動作せずに、切り替えスイッチＳＷ１’、ＳＷ２’が共にオンになった状態になる。すなわち、図１１の（Ｈ）の期間における各スイッチング制御回路ＳＷＣ，ＳＷＣ’の状態は、ディスチャージ時における、図９中の（４）の本チャージ段階に相当する。
【００７０】
この場合、第１のスイッチング制御回路ＳＷＣ内のコンデンサＣｐｒｅ及びスイッチング素子ＳＥＬには、増幅回路Ａが動作していないことに起因して通常の出力電圧が供給されるので、コンデンサＣｐｒｅ及びスイッチング素子ＳＥＬの電位は、図１１（ｅ）及び図１１（ｇ）に示すように、基準電位まで低くなるように変動する。
【００７１】
また、第２のスイッチング制御回路ＳＷＣ’内のコンデンサＣｐｒｅ’及びスイッチング素子ＸＳＥＬには、増幅回路Ａ’が動作していないことに起因して通常の出力電圧が供給されるので、コンデンサＣｐｒｅ’及びスイッチング素子ＸＳＥＬの電位は、図１１（ｆ）及び図１１（ｈ）に示すように、基準電位まで高くなるように変動する。
【００７２】
図１１の（Ａ）〜（Ｈ）の期間において実行された上記処理は、表示期間ＤＷＴと非表示期間ＴＤＴとが切り替わるときに繰り返し実行される。  
以上説明した一実施形態によれば、画素信号を画素ＰＸに書き込むためにオン／オフされるスイッチング素子ＳＥＬ（スイッチング素子ＸＳＥＬ）に電源電圧が供給される前に、プリチャージされたコンデンサを用いて、スイッチング素子ＳＥＬ（スイッチング素子ＸＳＥＬ）に電圧を供給する構成を備えているので、電源電圧供給時には、電源電圧を供給する増幅回路Ａ（増幅回路Ａ’）の出力側と、スイッチング素子ＳＥＬ（スイッチング素子ＸＳＥＬ）との電位差を小さくすることができる。ひいては、図１１（ｉ）及び図１１（ｊ）に示すように、スイッチング素子ＳＥＬ（スイッチング素子ＸＳＥＬ）に電源電圧を供給した際に生じるノイズを抑制（低減）させることができる（図１１（ｉ）及び図１１（ｊ）において、実線部分は本実施形態に係るノイズ抑制回路Ｎ、Ｎ’を含む場合の電源電圧のノイズを示し、破線部分はノイズ抑制回路Ｎ、Ｎ’を含まない場合の電源電圧のノイズを示す）。
【００７３】
（第１の実施例）  
図１２を参照して、ノイズ抑制回路Ｎ、Ｎ’の第１の実施例を説明する。  
第１の実施例では、ノイズ抑制回路Ｎに含まれる２つの切り替えスイッチＳＷ１、ＳＷ２が液晶ドライバＩＣ１内に設けられ、コンデンサＣｐｒｅが液晶ドライバＩＣ１外に設けられた場合を例示する。同様に、第１の実施例では、ノイズ抑制回路Ｎ’に含まれる２つの切り替えスイッチＳＷ１’、ＳＷ２’が液晶ドライバＩＣ１内に設けられ、コンデンサＣｐｒｅ’が液晶ドライバＩＣ１外に設けられた場合を例示する。なお、コンデンサＣｐｒｅ、Ｃｐｒｅ’は、第１基板ＳＵＢ１上に画素スイッチング素子ＰＳＷを形成する過程で同時に形成される基板上に形成される。また、コンデンサＣｐｒｅ、Ｃｐｒｅ’は、第１基板ＳＵＢ１上に画素スイッチング素子ＰＳＷを形成する過程で同時に形成される基板上ではなく、固有のＩＣ内に形成されてもよい。
【００７４】
このように、２つの切り替えスイッチＳＷ１、ＳＷ２（ＳＷ１’、ＳＷ２’）を液晶ドライバＩＣ１の内部に設けることで、２つの切り替えスイッチＳＷ１、ＳＷ２を制御するためのタイミングコントローラ２１３に繋がる制御線を液晶ドライバＩＣ１の外部に出す必要がないという設計上の利点を得ることができる。また、コンデンサＣｐｒｅ（Ｃｐｒｅ’）を液晶ドライバＩＣ１の外部に設けることで、コンデンサＣｐｒｅを設けることによる液晶ドライバＩＣ１の増大化を防ぐことができるという設計上の利点を得ることができる。
【００７５】
（第２の実施例）  
図１３を参照して、ノイズ抑制回路Ｎ、Ｎ’の第２の実施例を説明する。  
第２の実施例では、ノイズ抑制回路Ｎに含まれる２つの切り替えスイッチＳＷ１、ＳＷ２とコンデンサＣｐｒｅとが共に液晶ドライバＩＣ１内に設けられた場合を例示する。同様に、第２の実施例では、ノイズ抑制回路Ｎ’に含まれる２つの切り替えスイッチＳＷ１’、ＳＷ２’とコンデンサＣｐｒｅ’とが共に液晶ドライバＩＣ１内に設けられた場合を例示する。
【００７６】
この場合であっても、２つの切り替えスイッチＳＷ１、ＳＷ２（ＳＷ１’、ＳＷ２’）を液晶ドライバＩＣ１の内部に設けることで、２つの切り替えスイッチＳＷ１、ＳＷ２を制御するためのタイミングコントローラ２１３に繋がる制御線を液晶ドライバＩＣ１の外部に出す必要がないという設計上の利点を得ることができる。
【００７７】
（第３の実施例）  
図１４を参照して、ノイズ抑制回路Ｎ、Ｎ’の第３の実施例を説明する。  
第３の実施例では、ノイズ抑制回路Ｎに含まれる２つの切り替えスイッチＳＷ１、ＳＷ２とコンデンサＣｐｒｅとが共に液晶ドライバＩＣ１外に設けられた場合を例示する。同様に、第３の実施例では、ノイズ抑制回路Ｎ’に含まれる２つの切り替えスイッチＳＷ１’、ＳＷ２’とコンデンサＣｐｒｅ’とが共に液晶ドライバＩＣ１外に設けられた場合を例示する。なお、切り替えスイッチＳＷ１、ＳＷ２、ＳＷ１’、ＳＷ２’と、コンデンサＣｐｒｅ、Ｃｐｒｅ’とは、第１基板ＳＵＢ１上に画素スイッチング素子ＰＳＷを形成する過程で同時に形成される基板上に形成される。また、切り替えスイッチＳＷ１、ＳＷ２、ＳＷ１’、ＳＷ２’と、コンデンサＣｐｒｅ、Ｃｐｒｅ’とは、第１基板ＳＵＢ１上に画素スイッチング素子ＰＳＷを形成する過程で同時に形成される基板上ではなく、固有のＩＣ内に形成されてもよい。
【００７８】
この場合であっても、コンデンサＣｐｒｅ（Ｃｐｒｅ’）を液晶ドライバＩＣ１の外部に設けることで、コンデンサＣｐｒｅを設けることによる液晶ドライバＩＣ１の増大化を防ぐことができるという設計上の利点を得ることができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００７９】
ＩＣ１…液晶ドライバ、ＳＩＧ…画素信号出力回路、ＳＷＣ…第１のスイッチング制御回路、ＳＷＣ’…第２のスイッチング制御回路、Ｎ，Ｎ’…ノイズ抑制回路、ＳＷ１，ＳＷ１’，ＳＷ２，ＳＷ２’…切り替えスイッチ、Ｃｐｒｅ，Ｃｐｒｅ’…コンデンサ、ＳＥＬ，ＸＳＥＬ…スイッチング素子。
【図１】
2017003902.tif 000003
【図２】
2017003902.tif 000004
【図３】
2017003902.tif 000005
【図４】
2017003902.tif 000006
【図５Ａ】
2017003902.tif 000007
【図５Ｂ】
2017003902.tif 000008
【図６】
2017003902.tif 000009
【図７】
2017003902.tif 000010
【図８】
2017003902.tif 000011
【図９】
2017003902.tif 000012
【図１０】
2017003902.tif 000013
【図１１】
2017003902.tif 000014
【図１２】
2017003902.tif 000015
【図１３】
2017003902.tif 000016
【図１４】
2017003902.tif 000017