【事件の表示】
　特願２００４−３８１６３７「半導体装置およびその製造方法」拒絶査定不服審判事件〔平成１８年　６月１５日出願公開、特開２００６−１５６９２１〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は、平成１６年１１月３０日の出願であって、平成２２年２月１２日付けで拒絶理由が通知され、同年４月１９日に意見書及び手続補正書が提出されたところ、同年５月６日付けで拒絶査定がなされた。
　これに対し、同年７月１日に拒絶査定不服審判がされるとともに、同日付けで手続補正書が提出され、その後、平成２３年１０月２０日付けで審尋がなされ、同年１１月３０日に回答書が提出された。
　
第２　平成２２年７月１日に提出された手続補正書による補正についての却下の決定
［補正の却下の決定の結論］
　平成２２年７月１日に提出された手続補正書による補正（以下「本件補正」という。）を却下する。
　
［理由］
１　本件補正の内容
　本件補正の内容は、特許請求の範囲を次のとおりに補正するものである。
　
「【請求項１】
　基板上にゲート電極、ソース電極、ドレイン電極、ゲート絶縁膜、半導体層、水素供給層を具備し、半導体層がＧｅを含有するＳｉ１−ＸＧｅＸ（０．０１≦Ｘ≦０．３）のＳｉであり、半導体層がゲート絶縁層の上に形成され、水素供給層がソース電極及びドレイン電極の間で半導体層に接して形成され、熱処理により水素終端化されていることを特徴とした薄膜トランジスタ。
【請求項２】
　請求項１において半導体層がＧｅを含有するＳｉ１−ＸＧｅＸ（０．０３≦Ｘ≦０．２）のＳｉであることを特徴とした薄膜トランジスタ。
【請求項３】
　請求項１において水素供給層が水素を含む窒化シリコンであることを特徴とした薄膜トランジスタ。
【請求項４】
　基板上にゲート電極を形成した後、ゲート絶縁膜を形成し反応熱ＣＶＤ法によりＧｅを含むＳｉ１−ＸＧｅＸ（０．０１≦Ｘ≦０．３）のＳｉ膜を成膜し加工した後、ソース電極、ドレイン電極を形成し、その後水素供給層をソース電極及びドレイン電極の間で半導体層に接して形成し、熱処理により水素終端化することを特徴とする薄膜トランジスタの製造方法。」
　
　なお、請求項１、２及び４には、「Ｓｉ１−ＸＧｅＸ」と記載されているが、明細書の発明の詳細な説明の記載の段落【０００７】には「半導体３としてＧｅを含むＳｉ膜（Ｓｉ１−ＸＧｅＸ膜）を形成する。」と、段落【００１８】には「Ｇｅの原子組成比Ｘは０．０１以上で終端化の…」と記載されており、明らかにＸはＧｅの原子組成比であると認められるので、「Ｓｉ１−ＸＧｅＸ」は「Ｓｉ１−ＸＧｅＸ」の誤記と認め、本件補正後の本願の請求項１〜４に係る発明を上記のように認定した。
　
２　本件補正についての検討
（１）補正の目的の適否及び新規事項の追加について
　本件補正を整理すると次のとおりである。
［補正事項１］
　補正前の請求項１に記載された「該半導体層がＧｅを含有するＳｉであり」を、「、半導体層がＧｅを含有するＳｉ１−ＸＧｅＸ（０．０１≦Ｘ≦０．３）のＳｉであり、」とする。
［補正事項２］
　補正前の請求項１に記載された「水素供給層が半導体層に接して形成され」を、「水素供給層がソース電極及びドレイン電極の間で半導体層に接して形成され」とする。
［補正事項３］
　補正前の請求項２に記載された「半導体層がＳｉ１−ＸＧｅＸ（０．０１≦Ｘ≦０．３）である」を、「半導体層がＧｅを含有するＳｉ１−ＸＧｅＸ（０．０３≦Ｘ≦０．２）のＳｉである」とする。
［補正事項４］
　補正前の請求項４に記載された「Ｇｅを含むＳｉ膜を成膜し」を、「Ｇｅを含むＳｉ１−ＸＧｅＸ（０．０１≦Ｘ≦０．３）のＳｉ膜を成膜し」とする。
［補正事項５］
　補正前の請求項４に記載された「水素供給層を半導体層に接して形成し」を、「水素供給層をソース電極及びドレイン電極の間で半導体層に接して形成し」とする。
　
　以下、補正事項１ないし５について検討する。
ア　補正事項１について
　補正事項１は、補正前の請求項１における「該半導体層」について、「Ｇｅを含有するＳｉ」に「Ｓｉ１−ＸＧｅＸ（０．０１≦Ｘ≦０．３）の」という構成を追加して、補正前の請求項１に記載された発明を特定するために必要な事項を限定する補正であって、補正前の発明と補正後の発明の産業上の利用分野及び解決しようとする課題が同一である特許請求の範囲の減縮を目的とするものであるから、特許法第１７条の２第４項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項をいう。以下同じ。）第２号に掲げる特許請求の範囲の減縮を目的とするものに該当し、特許法第１７条の２第４項に規定する要件を満たしている。
　
　また、補正事項１により追加された構成は、本願の願書に最初に添付された明細書（以下「当初明細書」という。また、本願の願書に最初に添付された明細書、特許請求の範囲又は図面をまとめて「当初明細書等」という。）の請求項２及び段落【００１８】に記載されており、補正事項１は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入しないものである。
　したがって、補正事項１は、当初明細書等に記載した事項の範囲内においてなされたものであるから、特許法第１７条の２第３項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第３項をいう。以下同じ。）に規定する要件を満たしている。
　
イ　補正事項２及び補正事項５について
　補正事項２及び補正事項５は、補正前の請求項１及び請求項４における「半導体層に接して」について、「ソース電極及びドレイン電極の間で」という構成をそれぞれ追加して、補正前の請求項１及び請求項４に記載された発明を特定するために必要な事項を限定する補正であって、補正前の発明と補正後の発明の産業上の利用分野及び解決しようとする課題が同一である特許請求の範囲の減縮を目的とするものであるから、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当し、特許法第１７条の２第４項に規定する要件を満たしている。
　
　また、補正事項２及び補正事項５により追加された構成は当初明細書の段落【００１８】に記載されており、補正事項２及び補正事項５は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入しないものである。
　したがって、補正事項２及び補正事項５は、当初明細書等に記載した事項の範囲内においてなされたものであるから、特許法第１７条の２第３項に規定する要件を満たしている。
　
ウ　補正事項３について
　補正事項３は、補正前の請求項２における「半導体層」について、「Ｓｉ１−ＸＧｅＸ」のＧｅの原子組成比Ｘの数値範囲を「０．０１≦Ｘ≦０．３」から「０．０３≦Ｘ≦０．２」と減縮して、補正前の請求項２に記載された発明を特定するために必要な事項を限定する補正であって、補正前の発明と補正後の発明の産業上の利用分野及び解決しようとする課題が同一である特許請求の範囲の減縮を目的とするものであるから、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当し、特許法第１７条の２第４項に規定する要件を満たしている。
　
　また、補正事項３により追加された構成は当初明細書の段落【００１８】に記載されており、補正事項３は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入しないものである。
　したがって、補正事項３は、当初明細書等に記載した事項の範囲内においてなされたものであるから、特許法第１７条の２第３項に規定する要件を満たしている。
　
［補正事項４］
　補正事項４は、補正前の請求項４における「Ｇｅを含むＳｉ膜」について、「Ｓｉ１−ＸＧｅＸ（０．０１≦Ｘ≦０．３）の」という構成を追加して、補正前の請求項４に記載された発明を特定するために必要な事項を限定する補正であって、補正前の発明と補正後の発明の産業上の利用分野及び解決しようとする課題が同一である特許請求の範囲の減縮を目的とするものであるから、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当し、特許法第１７条の２第４項に規定する要件を満たしている。
　
　また、補正事項４により追加された構成は、当初明細書の段落【００１８】に記載されており、補正事項４は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入しないものである。
　したがって、補正事項４は、当初明細書等に記載した事項の範囲内においてなされたものであるから、特許法第１７条の２第３項に規定する要件を満たしている。
　
エ　補正の目的の適否及び新規事項の追加の有無についてのまとめ
　以上のとおりであるから、本件補正は、特許法第１７条の２第３項及び第４項に規定する要件を満たすものである。
　そして、本件補正は、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とする補正を含むものであるから、補正後における特許請求の範囲に記載されている事項により特定される発明が特許出願の際独立して特許を受けることができるものであるか（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合するか）について検討する。 
　
（２）独立特許要件について
ア　本件補正後の発明
　本件補正後の請求項１に係る発明（以下「補正発明」という。）は、上記「１　本件補正の内容」に記載したとおりである。
　
イ　刊行物に記載された発明
（ア）原査定の拒絶の理由に引用された、本願の出願前に日本国内において頒布された刊行物である特開２００２−１２４６８５号公報（以下「刊行物１」という。）には、「半導体装置及びその作製方法」（発明の名称）に関して、図１ないし図２６とともに以下の事項が記載されている（下線は当審で付加したもの。以下同じ。）。
  
「【請求項１】
シリコンに対するゲルマニウムの組成比が０．１原子％以上１０原子％以下であり
半導体膜でチャネル形成領域が形成されている半導体装置
「【０００１】
【発明の属する技術分野】本発明は、多結晶半導体膜に代表されるようにいろいろな方位をもって集合した多結晶構造を有する半導体膜、及び当該半導体膜で活性領域を形成した半導体装置の作製方法に関する。特に、本発明は当該半導体膜でチャネル形成領域を形成した
薄膜トランジスタ
「【０００２】
【従来の技術】ガラスや石英などの基板上に形成した多結晶構造を有する半導体膜（以下、結晶質半導体膜という）を用いて、
薄膜トランジスタ（以下、ＴＦＴと記す）
「【００１４】このような作用を発現させるのに必要な
ゲルマニウムの濃度は、実験の結果シリコンに対し、０．１原子％以上１０原子％以下
「【００６８】
シリコンとゲルマニウムから成る非晶質半導体膜１０３
作製される非晶質半導体膜においてゲルマニウム濃度が１〜１０原子％、好ましくは２〜３原子％となるように調節する
「【００８１】[実施例４]次に、このようなシリコンとゲルマニウムから成る結晶質半導体膜を用いて、ＴＦＴを作製する例を示す。図１１は本実施例の作製工程を説明する図である。
【００８２】図１１（Ａ）において、基板２１０上にシリコンとゲルマニウムから成る結晶質半導体膜２１２を形成するが、この結晶質半導体膜２１２は、以下に示す実施例１〜３で示す工程により作製される何れかのものが採用される。…
【００８３】絶縁膜２１３はＴＦＴにおいてゲート絶縁膜として利用されるものであり３０〜２００nmの厚さで形成する。この絶縁膜２１３は…
【００８４】絶縁膜２１３上には、タンタル、タングステン、チタン、アルミニウム、モリブデンから選ばれた一種または複数種の元素を成分とする導電性材料でゲート電極２１４を形成する。」
「【００８６】その後、プラズマＣＶＤ法により作製される
窒化シリコン膜、酸化窒化シリコン膜により第１の層間絶縁膜２１７
その後、窒素雰囲気中３５０〜４５０℃、好ましくは４１０℃の温度で加熱処理を行う。この温度で第１の層間絶縁膜中の水素を放出させ、その後２５０〜３５０℃にて０．１〜１時間程度保持する加熱処理を行い、結晶質半導体膜の水素化を行う。このような二段階の加熱処理により結晶質半導体膜の水素化を行うことで、特に３５０℃以上の温度では水素化しにくいゲルマニウムのダングリングボンド（未結合種）を水素化し、補償することができる
「【００８９】[実施例５]　図１０は本発明の
シリコンとゲルマニウムから成る結晶質半導体膜
逆スタガ型のＴＦＴ
基板２０１上にゲート電極２６０、２６１
シリコンゲルマニウムを成分とする結晶質半導体膜２６３、２６４は、ゲート絶縁膜２６２上に形成
【００９０】ｎチャネル型ＴＦＴ２８０は
結晶質半導体膜２６３を用いて作製され、チャネル形成領域２７３と
ＬＤＤ領域２７４及びソースまたはドレイン領域２７５が形成
結晶質半導体膜２６４を用いて作製され、チャネル形成領域２７６
ソースまたはドレイン領域２７７が形成
【００９１】
チャネル形成領域２７３、２７６上にはチャネル保護膜２６５、２６６が形成
ソースまたはドレイン電極２６９〜２７２
水素化処理は、第１の層間絶縁膜２６７を窒化シリコン膜または酸化窒化シリコン膜で形成し、その後、窒素雰囲気中３５０〜４５０℃、好ましくは４１０℃の温度で加熱処理を行う。この温度で第１の層間絶縁膜中の水素を放出させ、その後２５０〜３５０℃にて０．１〜１時間程度保持する加熱処理を行い、結晶質半導体膜の水素化を行うことができる
「【０１６０】
【発明の効果】間欠放電またはパルス放電を用いたプラズマＣＶＤ法によりゲルマニウムが添加された非晶質半導体膜を形成し、当該半導体膜の結晶化を助長する元素を添加して加熱処理により結晶化することにより、｛１０１｝の配向比率が５０％以上の多結晶半導体膜を得ることができる。
【０１６１】そのような多結晶半導体膜を用い、半導体装置の活性領域を形成することができる。特に、薄膜トランジスタのチャネル形成領域を形成するのに適している。…」
　図１０は、実施例５を説明する図で、本発明の結晶質半導体膜を用いた
逆スタガ型のＴＦＴの構造
　図１１は、実施例４を説明する図で、本発明の結晶性半導体膜を用いてＴＦＴを作製する工程を説明する図が示されている。図１１(C)には、結晶質半導体膜２１２がゲート絶縁膜２１３の下に形成されているＴＦＴが示されている。
　
　以上、図１０を参酌してまとめると、刊行物１には次の発明（以下「引用発明」という。）が記載されているものと認められる。
　
「基板２０１上にゲート電極２６０、２６１、ソースまたはドレイン電極２６９〜２７２、ゲート絶縁膜２６２、結晶質半導体膜２６３、２６４、第１の層間絶縁膜２６７を具備し、結晶質半導体膜２６３、２６４はシリコンに対するゲルマニウムの組成比が０．１原子％以上１０原子％以下であるシリコンゲルマニウムを成分とし、
　結晶質半導体膜２６３、２６４がゲート絶縁膜２６２上に形成され、
　結晶質半導体膜２６３には、チャネル形成領域２７３と、ＬＤＤ領域２７４及びソースまたはドレイン領域２７５が形成されており、結晶質半導体膜２６４には、チャネル形成領域２７６及びソースまたはドレイン領域２７７が形成されており、チャネル保護膜２６５、２６６が結晶質半導体膜２６３、２６４のうちチャネル形成領域２７３、２７６上に形成されており、
　第１の層間絶縁膜２６７が、ソースまたはドレイン電極２６９及び２７０の間で、ソースまたはドレイン領域２７５、ＬＤＤ領域２７４及びチャネル保護膜２６５上に形成されているとともに、ソースまたはドレイン電極２７１及び２７２の間で、ソースまたはドレイン領域２７７及びチャネル保護膜２６６上に形成され、
　第１の層間絶縁膜２６７の形成後、加熱処理を行い、第１の層間絶縁膜中の水素を放出させ、結晶質半導体膜のダングリングボンドが水素化され、補償されている薄膜トランジスタ。」
　
ウ　対比
　補正発明と引用発明とを対比する。
ａ　引用発明の「ソースまたはドレイン電極２６９〜２７２」及び「結晶質半導体膜２６３、２６４」は、それぞれ補正発明の「ソース電極、ドレイン電極」及び「半導体層」に相当し、引用発明の「ゲート絶縁膜２６２」は、補正発明の「ゲート絶縁膜」及び「ゲート絶縁層」に相当する。
　
ｂ　引用発明において、「第１の層間絶縁膜２６７の形成後、加熱処理を行い、第１の層間絶縁膜中の水素を放出させ、結晶質半導体膜のダングリングボンドが水素化され、補償されて」おり、引用発明の「第１の層間絶縁膜２６７」は、「加熱処理を行い、第１の層間絶縁膜中の水素を放出させ」るものであるから、「『水素』を『供給』する『層』」であることは明らかである。したがって、引用発明の「第１の層間絶縁膜２６７」は補正発明の「水素供給層」に相当する。
　また、引用発明は、「加熱処理を行い」、「結晶質半導体膜のダングリングボンドが水素化され、補償されて」いるものであり、「ダングリングボンドが水素化」とは、「水素終端化」のことであることは明らかである。したがって、補正発明と引用発明とは、「熱処理により水素終端化されている」点で一致する。
　
ｃ　引用発明の「結晶質半導体膜２６３、２６４」は、「シリコンに対するゲルマニウムの組成比が０．１原子％以上１０原子％以下であるシリコンゲルマニウムを成分」とするものであるから、補正発明の「Ｇｅを含有するＳｉ」である点で共通する。
　
ｄ　引用発明では、「チャネル保護膜２６５、２６６が結晶質半導体膜２６３、２６４のうちチャネル形成領域２７３、２７６上に形成されており、第１の層間絶縁膜２６７が、ソースまたはドレイン電極２６９及び２７０の間で、ソースまたはドレイン領域２７５、ＬＤＤ領域２７４及びチャネル保護膜２６５上に形成されているとともに、ソースまたはドレイン電極２７１及び２７２の間で、ソースまたはドレイン領域２７７及びチャネル保護膜２６６上に形成され」ていることから、第１の層間絶縁膜２６７は、ソースまたはドレイン電極２６９〜２７２の間で、結晶質半導体膜２６３、２６４のうち、ソースまたはドレイン領域２７５、２７７及びＬＤＤ領域２７４には接しているといえる。したがって、補正発明と引用発明とは、「水素供給層がソース電極及びドレイン電極の間の少なくとも一部の領域で半導体層に接して形成され」ている点で共通する。
　
　したがって、両者は、
「基板上にゲート電極、ソース電極、ドレイン電極、ゲート絶縁膜、半導体層、水素供給層を具備し、半導体層がＧｅを含有するＳｉであり、半導体層がゲート絶縁層の上に形成され、水素供給層がソース電極及びドレイン電極の間の少なくとも一部の領域で半導体層に接して形成され、熱処理により水素終端化されていることを特徴とした薄膜トランジスタ。」の点で一致し、以下の２点で相違する。
　
＜相違点１＞
　半導体層について、補正発明では、「Ｇｅを含有するＳｉ１−ＸＧｅＸ（０．０１≦Ｘ≦０．３）のＳｉ」であるのに対し、引用発明では「シリコンに対するゲルマニウムの組成比が０．１原子％以上１０原子％以下であるシリコンゲルマニウムを成分」とするものであり、「Ｇｅを含有するＳｉ１−ＸＧｅＸのＳｉ」のＧｅの原子組成比「Ｘ」の数値範囲が一致していない点。
　
＜相違点２＞
　水素供給層について、補正発明では、「水素供給層がソース電極及びドレイン電極の間で半導体層に接して形成」されているのに対し、引用発明では、「チャネル保護膜２６５、２６６が結晶質半導体膜２６３、２６４のうちチャネル形成領域２７３、２７６上に形成されており、第１の層間絶縁膜２６７が、ソースまたはドレイン電極２６９及び２７０の間で、ソースまたはドレイン領域２７５、ＬＤＤ領域２７４及びチャネル保護膜２６５上に形成されているとともに、ソースまたはドレイン電極２７１及び２７２の間で、ソースまたはドレイン領域２７７及びチャネル保護膜２６６上に形成され」ていることから、水素供給層（第１の層間絶縁膜２６７）は、ソースまたはドレイン電極２６９〜２７２の間で、半導体層（結晶質半導体膜２６３、２６４）のうち、ソースまたはドレイン領域２７５、２７７及びＬＤＤ領域２７４には接しているが、チャネル形成領域２７３、２７６には接していない点。
　
エ　判断
　上記相違点１及び相違点２について検討する。
（ア）相違点１について
　引用発明における「シリコンに対するゲルマニウムの組成比」の数値範囲「０．１原子％以上１０原子％以下」を「Ｇｅを含有するＳｉ１−ＸＧｅＸのＳｉ」のＧｅの原子組成比Ｘに換算すると、「０．００１≦Ｘ≦０．０９」となるから、引用発明の「Ｘ」の数値範囲は、補正発明の「Ｘ」の数値範囲である「０．０１≦Ｘ≦０．３」と重なり、しかも、刊行物１の段落【００６８】には、実施例１について、「作製される非晶質半導体膜においてゲルマニウム濃度が１〜１０原子％、好ましくは２〜３原子％となるように調節する。」と記載されており、作製されるシリコンとゲルマニウムからなる非晶質半導体膜のゲルマニウムの濃度の好ましく調節された数値範囲は補正発明のＸの数値範囲「０．０１≦Ｘ≦０．３」に含まれるから、相違点１は実質的なものではない。
　
　仮に、相違点１における補正発明の「Ｇｅを含有するＳｉ１−ＸＧｅＸ（０．０１≦Ｘ≦０．３）のＳｉ」と引用発明の「シリコンに対するゲルマニウムの組成比が０．１原子％以上１０原子％以下であるシリコンゲルマニウムを成分」とに構成上の差異があるとしても、引用発明において、「Ｇｅを含有するＳｉ１−ＸＧｅＸのＳｉ」のＸの数値範囲を最適化又は好適化することは、当業者の通常の創作能力の発揮であり、しかも、補正発明は、「Ｇｅを含有するＳｉ１−ＸＧｅＸのＳｉ」のＸが「０．０１≦Ｘ≦０．３」の範囲内で、刊行物１に記載されていない有利な効果であって、引用発明が有する効果とは異質なもの、又は同質であるが際だって優れた効果を有し、これらが技術水準から当業者が予測できたものでないとは認められない。
　したがって、引用発明において、「Ｇｅを含有するＳｉ１−ＸＧｅＸのＳｉ」のＸの数値範囲を補正発明のように「０．０１≦Ｘ≦０．３」とすることは当業者であれば適宜なし得たことである。
　
（イ）相違点２について
　基板上にゲート電極、ソース電極、ドレイン電極、ゲート絶縁層、半導体層、水素供給層を具備する薄膜トランジスタであって、半導体層がゲート絶縁層の上に形成され、水素供給層がソース電極及びドレイン電極の間で半導体層に接して形成されている薄膜トランジスタ、例えば、ソース電極とドレイン電極が半導体層を挟んでゲート電極と反対側に配置され、半導体層がゲート絶縁層の上に形成されている薄膜トランジスタ（逆スタガ型薄膜トランジスタ）であって、水素供給層がソース電極及びドレイン電極の間で半導体層に接して形成されている薄膜トランジスタは、周知の構造であり、以下の周知例１及び２に記載されている。
　
（ａ）周知例１：特開平９−２９３８７６号公報（原査定の＜審判請求時に補正をする際の注意＞の「（１）請求項１〜４に係る発明は、以下のとおり進歩性を有さない。」で新たに引用されるとともに、平成２３年１０月２０日付け審尋に記載された《前置報告書の内容》において引用された周知例。）
「【００９０】［実施形態５］図９に本発明第５の実施形態の半導体素子基板の断面図を示す。図中、図２〜図８と同じ部材には同じ符号を付している。
【００９１】本実施形態においては、ガラス基板５４上に非晶質シリコン素子５５および多結晶シリコン素子であるｐＭＯＳトランジスタ２７、ｎＭＯＳトランジスタ２８が形成されている。非晶質シリコン素子５５は非晶質シリコン層にチャネル１４、高濃度ソース・ドレイン１５が設けられており、
非晶質シリコン層は
ゲート絶縁膜１７をはさんで位置
【００９２】この非晶質シリコン素子５５の高濃度ソース・ドレイン１５上には金属電極１９が形成され、その一方の金属電極１９はゲート絶縁膜１７上に形成された透明導電膜２０と接続されている。該金属電極１９は、ゲート絶縁膜１７および窒化膜２４とによって、高濃度ソース・ドレイン１５以外とは電気的に絶縁されている。
該窒化膜２４は膜中に多くの水素を含んでいる
【００９３】また、多結晶シリコン素子であるＭＯＳトランジスタ２７、２８は多結晶シリコン層にチャネル１４、高濃度ソース・ドレイン１５が設けられており、
多結晶シリコン層は
ゲート絶縁膜１７をはさんで位置
【００９４】透明導電膜２０は…である。
【００９５】図１０は図９の半導体素子基板を用い、実施形態１〜３と同様の対向基板を貼り合わせて構成した光透過型の液晶表示装置の断面図である。」
「【０１４６】［実施例５］本発明第５の実施例として、図１０に示す液晶表示装置を以下の製造工程によって作製した。
【０１４７】直径１５０ｍｍ、厚さ６２５μｍの透明ガラス基板５４（ここでは旭ガラスＡＮ）上にゲート電極１８を形成した。…。
【０１４８】次に…厚さ３５０ｎｍの窒化膜を形成し、ゲート絶縁膜１７とした。
【０１４９】続いてプラズマＣＶＤ法により２３０〜２８０℃で厚さ１０ｎｍの非晶質シリコン層を積層した。さらに、…周辺回路部の非晶質シリコン層をアニールして多結晶シリコン層を形成した。
【０１５０】周辺回路部および表示部上に厚さ１００ｎｍの非晶質シリコン層を積層し、コンタクト層としてｎ+ 非晶質シリコン層を積層した。これらのシリコン層をパターニングした後、…を行なった後、金属電極１９を形成した。ここではスパッタ法により１００〜１５０℃で厚さ１５０ｎｍのアルミニウムを積層して金属電極１９とした。
【０１５１】この後、
水素を含む絶縁層としてプラズマＣＶＤ法によりシリコン窒化膜２４を形成
【０１５２】次に窒素中で３５０℃、１２０分間の
熱処理を行なって
シリコン窒化膜２４から非晶質シリコン層および多結晶シリコン層中へ水素を拡散
【０１５３】画素スイッチング素子はｎＭＯＳ構成、周辺駆動回路はＣＭＯＳ構成とし、
逆スタガ型のＭＯＳトランジスタ
　
（ｂ）周知例２：特開平２−２３４４３８号公報
「
第１図は逆スタガー型の薄膜トランジスタ
ゲート絶縁膜２２は窒化シリコン(Si
3
N
4
)よりなり
ゲート絶縁膜２２上にはポリシリコンよりなる半導体層２３が形成
　次に、第２図を参照して、上述したような逆スタガー型の薄膜トランジスタを製造する場合について説明する。
　まず、第２図（Ａ）に示すように、…。
　次に，第２図（Ｂ）に示すように、ガラス基板２０上にゲート電極２ｌを覆って
窒化シリコンよりなるゲート絶縁膜２２
ゲート絶縁膜２２上にポリシリコンよりなる半導体層２３を
生成
ゲート絶縁膜２２の窒化シリコン中に含まれている水素が拡散するので、ポリシリコンよりなる半導体層２３は生成と同時に水素化
　この後、第２図（Ｄ）に示すように、半導体層２３の上面にプラズマＣＶＤ法によりn+-ａ-Si層２４を…の厚さに形成し…半導体層２３の上面にn+-ａ-Si層２４、２４を介してソース電極２５およびドレイン電極２６がゲート電極２ｌと対応する箇所において互いに対向してパターン形成される。
　最後に、フォトレジスト層を除去すれば、第１図に示す
逆スタガー型の薄膜トランジスタ
　
　刊行物１には、「本発明は当該半導体膜でチャネル形成領域を形成した薄膜トランジスタの作製方法に好適に用いることができる。」（段落【０００１】）と記載されている。そして、実施例４として、半導体層（結晶質半導体膜２１２）がゲート絶縁層（ゲート絶縁膜２１３）の下に形成されている薄膜トランジスタが記載されており、実施例５として、半導体層（結晶質半導体膜２６３、２６４）がゲート絶縁層（ゲート絶縁膜２６２）上に形成されている逆スタガ型薄膜トランジスタが記載されており、請求項１には、「…である半導体膜でチャネル形成領域が形成されている半導体装置」と記載されていることから、引用発明において、「結晶質半導体膜」を用いる薄膜トランジスタの構造を選択することは当業者がなすべき設計的事項であるといえる。
　したがって、引用発明において、薄膜トランジスタの構造として、実施例５の逆スタガ型の構造に換えて、周知例１及び２の記載を参酌し、逆スタガ型であって上記周知の構造である「水素供給層がソース電極及びドレイン電極の間で半導体層に接して形成されている」ものを選択することは当業者であれば適宜なし得ることである。
　よって、相違点２は当業者が容易になし得た範囲に含まれる程度のものである。
　
（ウ）判断についてのまとめ
　以上検討したとおり、相違点１及び相違点２は、いずれも当業者が容易になし得た範囲に含まれる程度のものである。
　したがって、補正発明は、刊行物１に記載された発明及び周知技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができない。
　
オ　独立特許要件についてのまとめ
　以上のとおり、補正発明が特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができないものであるから、請求項１についての補正を含む本件補正は、特許法第１７条の２第５項において準用する同法第１２６条第５項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項をいう。以下同じ。）の規定に適合しない。
　
３　補正却下の決定についてのむすび
　以上検討したとおり、本件補正は、特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合しないものであるから、同法第１５９条第１項で読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
 
第３　本願発明
　本件補正は上記のとおり却下されたので、本願の請求項１ないし４に係る発明は、平成２２年４月１９日に提出された手続補正書により補正された明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項１ないし４に記載された事項により特定されるとおりのものであり、そのうちの請求項１に係る発明（以下「本願発明」という。）は、その請求項１に記載された事項により特定される次のとおりのものである。
「【請求項１】
　基板上にゲート電極、ソース電極、ドレイン電極、ゲート絶縁膜、半導体層、水素供給層を具備し該半導体層がＧｅを含有するＳｉであり半導体層がゲート絶縁層の上に形成され、水素供給層が半導体層に接して形成され、熱処理により水素終端化されていることを特徴とした薄膜トランジスタ。」
　
第４　刊行物に記載された発明 
　刊行物１に記載されている事項及び刊行物１に記載された発明（引用発明）は、「第２　２（２）イ　刊行物に記載された発明」に記載したとおりである。 
　 
第５　対比 ・判断
　本願発明と引用発明とを対比する。
　「第２　２（２）ウ　対比　ｄ」に記載のように、「第１の層間絶縁膜２６７は、ソースまたはドレイン電極２６９〜２７２の間で、結晶質半導体膜２６３、２６４のうち、ソースまたはドレイン領域２７５、２７７及びＬＤＤ領域２７４には接しているといえる。」から、引用発明において、水素供給層（第１の層間絶縁膜２６７）は半導体層（結晶質半導体膜２６３、２６４）に接しているといえる。
　また、補正発明と引用発明との一致点は、「第２　２（２）ウ　対比」に記載のとおりである。
　したがって、本願発明と引用発明は、「基板上にゲート電極、ソース電極、ドレイン電極、ゲート絶縁膜、半導体層、水素供給層を具備し該半導体層がＧｅを含有するＳｉであり半導体層がゲート絶縁層の上に形成され、水素供給層が半導体層に接して形成され、熱処理により水素終端化されていることを特徴とした薄膜トランジスタ。」の点で一致し、両者において相違点はない。
　したがって、本願発明は、刊行物１に記載された発明であるから、特許法第２９条第１項第３号に規定する発明に該当し、特許を受けることができない。 
 　 
第６　むすび 
　以上のとおりであるから、本願は、請求項２ないし請求項４に係る発明について検討するまでもなく、拒絶をすべきものである。 
　よって、結論のとおり審決する。