【事件の表示】
　特願２００６−１０３００４号「積層されたダイのパッケージ」拒絶査定不服審判事件〔平成１８年１０月１９日出願公開、特開２００６−２８７２３５号〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は、平成１８年４月４日（パリ条約による優先権主張　平成１７年４月４日　アメリカ合衆国）の出願であって、平成２１年１０月２２日付けで拒絶査定がなされ、これに対し、平成２２年２月４日に拒絶査定不服審判の請求と同時に手続補正（前置補正）がなされたものである。 
　上記補正は、補正前の特許請求の範囲の請求項１１ないし１５を削除するものであって、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項第１号の請求項の削除を目的とするものに該当し、適法なものである。
　
第２　当審の判断
１　本願発明
　本願の特許請求の範囲の請求項１に係る発明は、平成２２年２月４日付けの手続補正書により補正された特許請求の範囲の請求項１に記載された事項により特定される次のとおりのものである（以下「本願発明」という。）。
　
「基板と、
　上記基板の上面の接触領域、および、該接触領域を取り囲む着陸パッドと、
　基板内部の配線により上記着陸パッドに電気的に接続される、上記基板の上面とは反対側のはんだパッドと、
　上記基板の上に実装されると共に、フレームによって取り囲まれたダイを含む、再構成されたダイと、
　上記再構成されたダイの上に実装される上部のダイと、を含む積層されたダイのパッケージ。」
　
２　刊行物記載事項
（１）本願の優先日前に頒布され、原査定の拒絶の理由に引用された刊行物である特開２００３−２４３６０４号公報（以下「引用例」という。）には、電子部品及び電子部品の製造方法に関し、図面とともに次の事項が記載されている。
　
ア　「【００２５】再配線処理部３７は、ＬＳＩユニット５６の再配線処理を行い、ＬＳＩチップ６５（図９Ｎ）を接続するための接続パッド６４（図８Ｍ）を形成する。電子デバイス接続部３８は、マウンタを制御し、ＬＳＩユニット５６上に、ＬＳＩチップ６５を配置させ、ＬＳＩチップ６５とＬＳＩユニット５６を電気的に接続する。」　
　
イ　「【００４８】ＬＳＩユニット５６は、接続パッド５５を有するＬＳＩチップ５４、および接続パッド６６を有するＬＳＩチップ６５により構成されている。また、ＬＳＩユニット５６は、図中、最も左側または右側に示されている接続パッド６４を介して、配線７１により外部回路と接続されている。」
　
ウ　「【００４９】このＬＳＩユニット５６において、ＬＳＩチップ５４を、接合材５８によりモールドし、再配線し、ＬＳＩチップ６５（の接続パッド６６）に合わせて接続パッド６４を形成するようにしたので、接続パッド６４が接合材５８上に形成される。これにより、ＬＳＩチップ５４よりもサイズの大きいＬＳＩチップ６５でも、ＬＳＩチップ５４上に接続することができ、また、ＬＳＩチップ５４の接続パッド５５と位置が異なる接続パッド６６を有するＬＳＩチップ６５であっても、ＬＳＩチップ５４上に接続することができる。」
　
　上記記載事項より、引用例には次の発明が記載されているといえる（以下「引用発明」という。）。
　
「接合材５８によってモールドされたＬＳＩチップ５４と、上記ＬＳＩチップ５４の上に配置されるＬＳＩチップ６５と、を含み、配線７１により外部回路と接続されるＬＳＩユニット５６。」
　
（２）同じく本願の優先日前に頒布され、周知技術を示す刊行物として当審が提示する特開２００２−３７３９６８号公報（以下「周知例」という。）には、電子回路装置およびその製造方法に関し、図面とともに次の事項が記載されている。
　
エ　「【０００８】従って、近年、上記のさらなる要求に対応すべく、半導体チップを積み上げて、３次元に搭載されたスタック構造のマルチチップパッケージが使用されるようになってきている。
【０００９】図７は、スタック構造のマルチチップパッケージの断面図である。図７に示すマルチチップパッケージでは、相対的に面積の大きい半導体チップ１１上に、相対的に面積の小さい半導体チップ１２が搭載されている構造となっている。
【００１０】すなわち、相対的に面積の大きい半導体チップ１１がダイボンド材３により、インタポーザ５上に固定されており、半導体チップ１１のパッド８に干渉しないように、半導体チップ１２がダイボンド材３により半導体チップ１１上に固定されている。
【００１１】半導体チップ１１，１２に形成された各パッド８と、インタポーザ５に形成されたインナーリード６とが、金線などからなるボンディングワイヤ４により、電気的に接続されている。
【００１２】そして、インタポーザ５上に積み重ねられた半導体チップ１１，１２が封止樹脂９により封止されている。インタポーザ５のチップ搭載面の裏面には、インナーリード６と電気的に接続された外部接続端子７が形成されている。」　
　
オ　「【００５４】また、本実施形態では、ＢＧＡ型のパッケージからなる電子回路装置について説明したが、これに限られるものでなく、例えば、半田等からなる球状の外部接続端子７は存在せず、チップ搭載面の裏面にはパッドしか形成されていないＬＧＡ（Land Grid array)型に適用することも可能である。」
　
３　対比・判断
　本願発明と引用発明とを対比する。 
　引用発明の「ＬＳＩチップ６５」、「ＬＳＩユニット５６」は、それぞれ、本願発明の「上部のダイ」、「積層されたダイ」に相当する。
　引用発明の「接合材５８」は、ＬＳＩチップ５４をモールドするものであり、該ＬＳＩチップ５４をフレーム状に取り囲んでいる態様の部材であるから、本願発明の「フレーム」に相当するといえる。そして、ＬＳＩチップ５４は、接合材５８によってフレーム状に取り囲まれることによって再構成されているということができる。したがって、「ＬＳＩチップ５４」は本願発明の「再構成されたダイ」に相当し、引用発明の「接合材５８によってモールドされたＬＳＩチップ５４」は本願発明の「フレームによって取り囲まれたダイを含む、再構成されたダイ」に相当するものである。
　また、引用発明のＬＳＩチップ６５はＬＳＩチップ５４の上にマウンタによって配置される（上記ア参照）ものであるが、本願発明の「再構成されたダイの上に実装される上部のダイ」との発明特定事項における「実装される」との事項は、引用発明における上記「配置される」との事項と技術的に同等のものと認められる。よって、引用発明の「ＬＳＩチップ５４の上に配置されるＬＳＩチップ６５」は、本願発明の「再構成されたダイの上に実装される上部のダイ」に相当する。
　
　したがって、本願発明と引用発明は、
「フレームによって取り囲まれたダイを含む、再構成されたダイと、上記再構成されたダイの上に実装される上部のダイと、を含む積層されたダイ」
である点で一致し、以下の点で相違する。
　
［相違点］
　本願発明は、その「上面の接触領域、および、該接触領域を取り囲む着陸パッド」と、その「内部の配線により上記着陸パッドに電気的に接続される」、その「上面とは反対側のはんだパッド」とを備えた「基板」を有し、「積層されたダイ」が該「基板の上に実装され」て「パッケージ」化されているのに対して、引用発明は、「ＬＳＩユニット５６」は「配線７１により外部回路と接続される」構成を有するのみである点。
　
　上記相違点について検討する。
　一例として上記周知例に記載されているように（上記エ及びオ参照）、スタック構造のマルチチップの基板への実装、および当該実装後のパッケージ化は、半導体装置の技術分野において本願の優先日前に周知の技術的事項であり、また、当該実装先である基板における「（ダイの）接触領域」、「接触領域を取り囲む着陸パッド」、「上面とは反対側のはんだパッド」という具体的な各構成も、同様に周知の事項である。そして、引用例には「配線７１により外部回路と接続され」との記載（上記イ参照）があり、当該記載は、積層されたダイを基板へ実装することを示唆するものと解することができる。
　そうしてみると、引用発明において上記周知の事項を参酌し、上記相違点に係る構成とすることは、当業者であれば容易になし得たことといえる。
　そして、本願発明の効果も、引用発明及び周知の事項が有する効果の総和を超えるものではなく、当業者が予測し得た範囲内のものである。  
　
　したがって、本願発明は、引用発明及び周知の事項に基づいて、当業者が容易に発明をすることができたものである。  
　
４　むすび
　以上のとおり、本願発明は、引用発明および周知の事項に基づいて当業者が容易に発明をすることができたものであって、特許法第２９条第２項の規定により特許を受けることができない。
　そうすると、このような特許を受けることができない発明を包含する本願は、他の請求項に係る発明について検討するまでもなく、拒絶されるべきものである。
　したがって、結論のとおり審決する。