【手続補正書】
【提出日】平成17年8月9日(2005.8.9)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体ベースのデバイスであって、
チャンネル層を含み、
前記チャンネル層が、
少なくとも１つのｐチャンネル型構成部品のための正孔伝導の少なくとも一部を担う末端層と、
少なくとも１つのｎチャンネル型構成部品のための電子伝導の少なくとも一部を担う基部層であって、前記末端層と接触しており、正孔波動関数が該基部層から前記末端層へ効果的に広がることを可能にする厚さを有していて、前記末端層による正孔伝導を促進する基部層とを含む、半導体ベースのデバイス。
【請求項２】
前記基部層が引張歪を有する、請求項１に記載のデバイス。
【請求項３】
前記少なくとも１つのｐチャンネル型構成部品がｐチャンネル型トランジスタを含み、前記少なくとも１つのｎチャンネル型構成部品がｎチャンネル型トランジスタを含む、請求項１に記載のデバイス。
【請求項４】
前記ｎチャンネル型トランジスタおよび前記ｐチャンネル型トランジスタは、インバータに関連づけられている、請求項３に記載のデバイス。
【請求項５】
前記ｎチャンネル型トランジスタのゲート幅が、前記ｐチャンネル型トランジスタのゲート幅とほぼ等しい、請求項４に記載のデバイス。
【請求項６】
前記ｎチャンネル型トランジスタのゲート長が、前記ｐチャンネル型トランジスタのゲート長とほぼ等しい、請求項４に記載のデバイス。
【請求項７】
前記ｐチャンネル型トランジスタの正孔移動度が、前記ｎチャンネル型トランジスタの電子移動度とほぼ等しい、請求項４に記載のデバイス。
【請求項８】
前記ｐチャンネル型構成部品における前記基部層の厚さが、前記ｎチャンネル型構成部品における前記基部層の厚さよりも小さい、請求項１に記載のデバイス。
【請求項９】
前記ｐチャンネル型構成部品における前記基部層が、ゼロの厚さを有する、請求項８に記載のデバイス。
【請求項１０】
前記基部層が実質的にシリコンから成り、該基部層の厚さが、約４ｎｍから約１０ｎｍの範囲内にある、請求項１に記載のデバイス。
【請求項１１】
前記基部層の厚さが約５ｎｍである、請求項１０に記載のデバイス。
【請求項１２】
前記末端層の厚さが、約５ｎｍから約１８ｎｍの範囲内にある、請求項１０に記載のデバイス。
【請求項１３】
前記基部層は、少なくとも１つのｎチャンネル型構成部品のための、ほぼ全ての電子の流れを促進する、請求項１に記載のデバイス。
【請求項１４】
前記末端層は、少なくとも１つのｎチャンネル型構成部品のための電子の流れの少なくとも一部を促進する、請求項１に記載のデバイス。
【請求項１５】
前記基部層の厚さが、約５ｎｍよりも小さい、請求項１４に記載のデバイス。
【請求項１６】
前記基部層と接する誘電体層を更に含み、前記基部層が、該誘電体層と前記末端層の間に配置されている、請求項１に記載のデバイス。
【請求項１７】
前記基部層が本質的にシリコンから成り、前記末端層が本質的ににゲルマニウムから成る、請求項１に記載のデバイス。
【請求項１８】
前記末端層と接する緩和ＳｉＧｅ層を更に含み、該緩和ＳｉＧｅ層が、約６０原子％から約８５原子％の範囲内のゲルマニウム濃度を有する、請求項１７に記載のデバイス。
【請求項１９】
前記基部層が、少なくとも部分的に緩和されている、請求項１８に記載のデバイス。
【請求項２０】
前記基部層が本質的にシリコンから成り、前記末端層が本質的にシリコンおよびゲルマニウムから成る、請求項１に記載のデバイス。
【請求項２１】
前記末端層と接する緩和ＳｉＧｅ層を更に含み、該緩和ＳｉＧｅ層が、約３０原子％から約５０原子％の範囲内のゲルマニウム濃度を有し、前記末端層が、約５５原子％から約８５原子％の範囲内のゲルマニウム濃度を有する、請求項２０に記載のデバイス。
【請求項２２】
前記基部層が、実質的に緩和されない引張歪を受けている、請求項２１に記載のデバイス。
【請求項２３】
前記末端層が、圧縮歪を受けている、請求項１に記載のデバイス。
【請求項２４】
前記末端層と接する緩和ＳｉＧｅ層を更に含み、前記末端層が、該緩和ＳｉＧｅ層内のゲルマニウム濃度よりも高いゲルマニウム濃度を有する、請求項２３に記載のデバイス。
【請求項２５】
半導体ベースのデバイスの製造方法であって、
少なくとも１つのｐチャンネル型構成部品のための正孔伝導を担うチャンネル層末端部分を設けるステップと、
前記末端層と接しており、正孔波動関数が前記基部部分から前記末端部分へ効果的に広がることを可能にする厚さを有していて、前記末端部分による正孔伝導を促進するチャンネル層基部部分を設けるステップとを含む方法であって、
前記基部部分を設けるステップが、前記少なくとも１つのｐチャンネル型構成部品の位置において該基部部分を薄層化して、正孔伝導の促進を強化するステップを含む、半導体ベースのデバイスの製造方法。
【請求項２６】
前記薄層化のステップが、前記少なくとも１つのｐチャンネル型構成部品の位置において前記基部部分の厚さを削減する一方で、少なくとも１つのｎチャンネル型構成部品の位置において前記厚さをほぼ変えずに残すステップを含む、請求項２５に記載の方法。
【請求項２７】
シリコンとゲルマニウムとから成る基板層を設けるステップを更に含み、前記基部層が引張歪シリコンからなり、前記圧縮歪末端層が、圧縮歪シリコンおよびゲルマニウムの少なくとも一方を含む、請求項２９に記載の方法。
【請求項２８】
前記基部層の厚さが、約４ｎｍから１０ｎｍの範囲内にある、請求項２９に記載の方法。
【請求項２９】
半導体ベースのデバイスの製造方法において、
チャンネル層を形成するステップであって、
少なくとも１つのｐチャンネル型構成部品のための正孔伝導を担う圧縮歪末端層を設けるステップ、および
前記末端層と接し、前記末端層での正孔伝導を促進する厚さを有する基部層を設けるステップであって、前記チャンネル層が当該末端層および当該基部層を有するステップによってチャンネル層を形成するステップと、
少なくとも１つのｐチャンネル型構成部品を形成するステップと、
少なくとも１つのｎチャンネル型構成部品を形成するステップであって、前記少なくとも１つのｐチャンネル型構成部品および該少なくとも１つのｎチャンネル型構成部品のそれぞれが、誘電体層と接するチャンネル層を有するステップとを含む、半導体ベースのデバイスの製造方法。
【請求項３０】
半導体ベースのデバイスの製造方法であって、
少なくとも１つのｐチャンネル型構成部品のための正孔伝導を促進する末端材料を設けるステップと、
前記末端材料と接し、末端材料での正孔伝導を促進する厚さを有する基部材料を設けるステップと、
前記末端材料の一部および前記基部材料の一部を有している少なくとも１つのｐチャンネル型構成部品を形成するステップとを含む方法であって、
前記少なくとも１つのｐチャンネル型構成部品が誘電体層と接しており、前記末端材料が圧縮歪Ｓｉ１−ｙＧｅｙから成り、該末端材料中の歪が、当該末端材料と接している緩和材料によって導入されている、半導体ベースのデバイスの製造方法。
【請求項３１】
前記緩和材料が、Ｓｉ１−ｘＧｅｘから成っている、請求項３０に記載の方法。
【請求項３２】
前記ｙと前記ｘとの差が、０．２から０．４の範囲から選択される、請求項３１に記載の方法。
【請求項３３】
前記チャンネルの少なくとも一部が、前記緩和材料の上に配置されている、請求項３０に記載の方法。
【請求項３４】
前記チャンネルがシリコンから成っている、請求項３０に記載の方法。
【請求項３５】
前記チャンネルが、前記緩材材料を覆うように配置されている、請求項３０に記載の方法。
【請求項３６】
前記少なくとも１つのｐチャンネル型構成部品を形成するステップが、該チャンネルのソースおよびドレインを形成するステップを含み、該ソースおよび該ドレインのそれぞれが、圧縮歪Ｓｉ１−ｙＧｅｙを含む、請求項３０に記載の方法。
【請求項３７】
半導体ベースのデバイスの製造方法であって、
第１の歪シリコンチャンネルを含むｎチャンネル型構成部品を設けるステップと、
誘電体層に隣接した第２の歪シリコンチャンネルを含むｐチャンネル型構成部品を設けるステップとを含む方法であって、
前記第２の歪シリコンチャンネルが、圧縮歪Ｓｉ１−ｙＧｅｙに隣接して配置されている、半導体ベースのデバイスの製造方法。
【請求項３８】
前記ｐチャンネル型構成部品を形成するステップが、前記第２の歪シリコンチャンネルに隣接してソースおよびドレインを形成するステップを含み、該ソースおよび該ドレインのそれぞれが、圧縮歪Ｓｉ１−ｙＧｅｙを含む、請求項３７に記載の方法。
【請求項３９】
前記第１の歪シリコンチャンネルが、引張歪を有している、請求項３７に記載の方法。
【請求項４０】
前記ソースおよび前記ドレインを形成するステップが、当該ソースおよび当該ドレインのそれぞれにゲルマノシリサイドコンタクトを形成するステップを含む、請求項３８に記載の方法。
【請求項４１】
前記ｎチャンネル型構成部品および前記ｐチャンネル型構成部品の少なくとも１つに隣接するシャロートレンチアイソレーション領域を形成するステップを更に含む、請求項３７に記載の方法。
【請求項４２】
該シャロートレンチアイソレーション領域が、圧縮歪Ｓｉ１−ｙＧｅｙからなる材料に隣接して配置されている、請求項４１に記載の方法。
【請求項４３】
前記ｎチャンネル型構成部品およびｐチャンネル型構成部品が、インバータを規定する、請求項３７に記載の方法。
【請求項４４】
前記第１の歪シリコンチャンネルおよび前記第２の歪シリコンチャンネルの両方が、動作中、表面チャンネルとして働く、請求項３７に記載の方法。
【請求項４５】
前記ｎチャンネル型構成部品が、歪のない基準のｎチャンネル型構成部品と比較して増大した第１の駆動電流を有しており、前記ｐチャンネル型構成部品が、歪みのない基準のｐチャンネル型構成部品と比較して増大した第２の駆動電流を有しており、該第２の駆動電流が該第１の駆動電流よりも大きい、請求項３７に記載の方法。
【請求項４６】
ｎチャンネル型構成部品およびｐチャンネル型構成部品が、基板を覆うように設けられており、該基板が絶縁体層からなっている、請求項３７に記載の方法。