【事件の表示】
　特願２０００−５１１１９８「電気デバイスおよびその製造方法」拒絶査定不服審判事件〔平成１１年　３月１８日国際公開，ＷＯ９９／１３５１４，平成１３年１０月　２日国内公表，特表２００１−５１６９５５〕について，次のとおり審決する。
【結　論】
　本件審判の請求は，成り立たない。
【理　由】
１　手続の経緯
　本願は，平成１０年９月１日（パリ条約による優先権主張外国庁受理１９９７年９月１１日，スウェーデン国）を国際出願日とする出願であって，平成２０年４月４日付けで拒絶理由が通知され，同年９月９日に意見書及び手続補正書が提出されたが，同年１０月１０日付けで拒絶査定がなされ，それに対して，同年１２月１７日に拒絶査定不服審判が請求され，同日付けで手続補正書が提出されたものである。
　その後，平成２２年１０月５日付けで当審より審尋がなされ，平成２３年１月１１日に回答書が提出され，さらに，同年４月２２日付けで当審より拒絶理由が通知され，同年７月２５日に意見書及び手続補正書が提出されている。
　
２　当審の拒絶理由の概要
　平成２３年４月２２日付けで当審より通知された拒絶理由の概要は，以下の理由１及び理由２である。
　
（理由１）
　本件出願の請求項１〜１３に係る発明は，その出願前日本国内において頒布された下記の刊行物（１）〜（８）に記載された発明に基づいて，その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。
　
　　　　　　　　　　記　　　
（１）特開昭６４−　６１０７０号公報
（２）特開平　２−２２８０６３号公報
（３）特開昭６２−１５６８５３号公報
（４）特開平　８−１０２５２６号公報
（５）特開平　３−２７８５７９号公報
（６）特開平　２−２４１０６１号公報
（７）特開平　６−１３２７２８号公報
（８）特開平　７−１６２２３１号公報
　
（理由２）
　本件出願は，明細書及び図面の記載が不備のため，特許法第３６条第４項及び第６項第１号，第２号に規定する要件を満たしていない。
　
３　本願発明の認定
　平成２３年７月２５日付け手続補正書により補正された特許請求の範囲は請求項１ないし１０からなるが，その請求項１に係る発明（以下「本願発明」という。）は，明細書及び図面の記載からみて，本願の特許請求の範囲の請求項１に記載された事項により特定される次のとおりのものである。
 「【請求項１】
　第１電極と第２電極との間に電圧依存キャパシタンスを有する，無線周波数を有する信号の出力のためのバラクタ（７０；８０）であって：
　電圧依存キャパシタンスを有する少なくとも２つの並列に接続された電気デバイスを備え；
　前記電気デバイスは：
　　第１領域（１２；２２；３２；７２；８２）の半導体材料と，
　　前記第１領域内に形成された第２領域（１３；２３；３３；７３；８３；９１）および第３領域（１４；２４；３４；７４；８４；９１）の半導体材料であって，前記第２領域および第３領域が分離領域により分離されている，前記第２領域および第３領域の半導体材料と，
　　前記第１領域の少なくとも前記分離領域に対応する領域上に形成された電気絶縁層（１５；２５；３５）と，
　　前記絶縁層の少なくとも前記分離領域に対応する領域上に形成された導電素子（１６；２６；３６；７６；８６）であって，前記絶縁層が，前記導電素子を，前記第１，第２，および第３領域から電気的に絶縁する前記導電素子と，
　　前記導電素子に接続された前記第１電極と，
　　前記第２領域および第３領域に接続された前記第２電極と，
　を含む前記電気デバイスであり；
　前記第２領域と，前記第３領域と，前記導電素子とが，ＭＯＳトランジスタのドレインと，ソースと，ゲートと，をそれぞれ構成し；
　動作中に前記分離領域内に電圧依存空乏層が形成されるように，及び，対応する前記電圧依存空乏層の容量によって電気容量のダイナミックレンジが獲得されるように，前記ドレイン及びソース領域と前記導電素子とが形成され；
　前記ゲートの長さは２μｍより小さい；
　前記バラクタ。」
　
４　刊行物の記載と引用発明
（１）特開昭６４−６１０７０号公報
（１−１）刊行物１の記載
　当審の拒絶の理由に引用された，本願の優先権主張日前に日本国内において頒布された刊行物である特開昭６４−６１０７０号公報（以下「刊行物１」という。）には，「半導体装置」（発明の名称）について，第１図ないし第４図とともに，次の記載がある。
・「本発明は半導体装置に関し，特に可変容量素子を含む半導体装置に関する。」（第１頁左下欄第１４行〜第１５行）
・「第１図（ａ），（ｂ）及び（ｃ）はそれぞれ本発明の第１の実施例の平面図，Ａ−Ａ′線及びＢ−Ｂ′線断面図である。
　この実施例は，Ｎ型高不純物濃度の埋込層２を表面に備えたＰ型低不純物濃度のシリコン基板１上にＰ型低濃度の不純物領域３を設け，不純物領域３表面のトレンチ分離酸化膜からなる素子分離領域４に囲まれた部分にＰ型で濃度が順次高くなっている不純物層７ａ，７ｂ，７ｃ及び７ｄからなるチャネル形成領域とこれに接するＮ型高濃度の不純物領域６からなるソースとＰ型高濃度の不純物領域５からなるバックゲート領域とを設け，不純物層７ａ，７ｂ，７ｃ及び７ｄ上にゲート絶縁膜を介してＡｌからなる共通のゲート電極９ｇを設け，酸化膜８に開孔した窓を通じて不純物領域５及び６にそれぞれ接続したＡｌからなるバックゲート及びソース電極９ｂ及び９ｓを設けている。即ち，この実施例はゲート電極９ｇと不純物層７ａ，７ｂ，７ｃ及び７ｄからなるチャネル形成領域の表面との間で構成されかつしきい電圧値が順次高くなっている４個のキャパシタを並列に接続した構造となっている。」（第２頁右上欄第７行〜左下欄第８行）
・「第４図は本発明の第３の実施例の平面図である。この実施例では，ゲート電極９ｇ’が複数本のストライプに分割されたいわゆるインターディジット型となっているため，ゲート・ソース電極間の容量に直列に入るチャネル領域の抵抗からなる寄生抵抗が低減できるので周波数特性が良好になるという利点がある。」（第２頁右下欄第１０行〜第１６行）
　
（１−２）引用発明
　刊行物１記載の可変容量素子は，第２図の特性からみて，電圧依存キャパシタンスを有していることは明らかである。そして，刊行物１の不純物領域６からなるソースは一体的に形成されているものの，第１図（ｂ）を参照すると，チャネル形成領域の両側にあるから，実質的にＰ型低濃度の不純物領域３により分離されている複数の不純物領域と認識できる。
　また，第４図を参照すると，ゲート電極９ｇ’が複数本のストライプに分割されており，各ストライプのゲートは全て並列的にゲート電極９ｇ’の端子に接続されているから，各ストライプのゲートに対応する容量（すなわち，第１図の単一容量素子）は並列接続され，全体として，複数の並列に接続された容量を構成しているといえる。
　したがって，上記記載事項及び図示（特に，第１図及び第４図）の内容を総合すれば，刊行物１には，以下の発明（以下「引用発明」という。）が記載されている。
　
「ゲート電極９ｇ’とソース電極９ｓ’との間に電圧依存キャパシタンスを有する可変容量素子であって：
　電圧依存キャパシタンスを有する少なくとも２つの並列に接続された容量を備え；
　前記容量は：
　　不純物領域３の半導体材料と，
　　前記不純物領域３内に形成され，前記不純物領域３の一部領域により分離されている，不純物領域６，６の半導体材料と，
　　前記不純物領域３の少なくとも前記一部領域に対応する領域上に形成されたゲート絶縁膜と，
　　前記ゲート絶縁膜の少なくとも前記一部領域に対応する領域上に形成されたゲート電極９ｇであって，前記ゲート絶縁膜が，前記ゲート電極９ｇを，前記不純物領域３および不純物領域６，６から電気的に絶縁する前記ゲート電極９ｇと，
　　ストライプの各ゲート電極９ｇに接続された前記ゲート電極９ｇ’と，
　　前記不純物領域６，６に接続された前記ソース電極９ｓ’と，
　を含む容量である；
　前記可変容量素子。」
　
（２）特開平２−２２８０６３号公報
　当審の拒絶の理由に引用された，本願の優先権主張日前に日本国内において頒布された刊行物である特開平２−２２８０６３号公報（以下「刊行物２」という。）には，「高周波集積回路チャンネル・キャパシタ」（発明の名称）について，第１図ないし第３図とともに，次の記載がある。
・「２．特許請求の範囲
（１）第１の導電形の第１の軽くドープした半導体基板領域と，
　キャパシタの第１の電極を形成する第１の半導体基板に規定され下側にあるチャンネル領域からゲート誘電体によって分離された複数の共通に接続された電界効果第１ゲート電極と，
　前記キャパシタの第２電極を形成する連続形成された第１ゲート電極チャンネル領域間に個々に設けられた半導体基板の第２の導電形の複数の共通に接続されたソース／ドレイン拡散領域とを含む高周波集積回路チャンネル・キャパシタ。」（第１頁左下欄第４行〜第１５行）
・「〔産業上の利用分野〕
　この発明は広くは集積回路構造に関し，特に高周波動作用に適した集積回路チャンネル・キャパシタを形成する構造に関する。」（第１頁右下欄第１２行〜第１５行）
・「〔発明が解決しようとする問題点〕
　上記のような先行技術においては，高周波に適した低抵抗キャパシタ領域を形成するために，半導体拡散の最少設計ルールと，電界効果トランジスタの最少設計ルールとを使用することができる集積回路キャパシタが必要であった。
　〔問題点を解決するための手段〕
　この発明による高周波集積回路キャパシタ構造は最少設計ルールのソース／ドレイン拡散領域と組合わされた複数の共通に接続された最少設計ルール電界効果ゲート電極領域を含む。各ゲート電極によって規定された最小長チャンネルは，トランジスタのしきい値以上にバイアスされると，ゲート電極とソース／ドレイン領域によって表わされたノードとの間にチャンネル領域とそれに関連して有効なチャンネル・キャパシタとを提供する。幅・長さ比が十分１０を越えるチャンネル領域と最小長ゲート電極とを使用するゲート電極の組入れ配置は基板の単位領域当り例外的に低い抵抗と例外的に高い容量とを有するチャンネル・キャパシタを形成する。
　ＣＭＯＳに使用された電気的に共通のポリシリコン層と電気的に逆の共通なソース／ドレイン領域とで形成されたキャパシタはしきい値範囲を無能力にすることなく，電圧の両端において公称２：１の容量変化を受けるだけで，電源の全範囲において高周波性能を与えることができる。」（第２頁左上欄第１８行〜左下欄第６行）
　
（３）特開昭６２−１５６８５３号公報
　当審の拒絶の理由に引用された，本願の優先権主張日前に日本国内において頒布された刊行物である特開昭６２−１５６８５３号公報（以下「刊行物３」という。）には，「ＭＯＳ型可変容量回路」（発明の名称）について，第１図ないし第３図とともに，次の記載がある。
・「【特許請求の範囲】
　半導体基板と，
　この半導体基板上に形成されたＭＯＳ型トランジスタと，前記半導体基板にバックゲート電圧を印加する手段と，前記ＭＯＳ型トランジスタのソースとドレインとを接続し，その接続点に制御電圧を印加する制御手段とを備え，前記制御電圧を可変して前記ＭＯＳ型トランジスタのゲートと，前記ソースまたはドレインとの間の容量を可変にしたことを特徴とするＭＯＳ型可変容量回路。」（第１頁左下欄第３行〜第１２行）
・「本発明による回路はＭＯＳ型トランジスタのゲート・バルク間容量ＣＧＢの変化を利用したものであり，その基本原理について第３図に示す空乏状態におけるＭＯＳトランジスタの断面図を用いて詳細に説明する。
　空乏状態においては，半導体基板１８の表面に空乏層容量ＣＤを持つ。またこの空乏層１７とゲート１３との間に介在する酸化膜１６によって酸化膜容量ＣＯＸが存在している。
さて，ＶＦＢ＋ＶＢＳ＜ＶＧＳ＜ＶＦＢの空乏状態を考えると，
　ＣＧＳ＝ＣＧＤ＝ｃｏｖｅｒｌａｐ≒０　−−−（２）
と考えられる。またＣＧＤは酸化膜容量ＣＯＸと空乏層容置ＣＤとの直列合成各組となるため，
　１／ＣＧＢ＝１／ＣＯＸ＋１／ＣＤ ，ＣＤ＝εＳｉ／ＸＤ −−−（３）
と表わされる。
・・・（中略）・・・
そこで第１図に示す回路において，制御回路１５の出力端子Ａを“Ｈ”レベルすなわら電源電圧ＶＤＤにすると，ＶＧＳは常にＶｏｎより小さくなるため空乏状態となり，トータルのＭＯＳ容量は極端に減少する。一方端子Ａを“Ｌ”レベルすなわち０Ｖにすると，Ｖｏｎ＜ＶＧＳの時にはトータルのＭＯＳ容量値が酸化膜容量ＣＯＸとなる。」（第２頁左下欄第１３行〜第３頁左上欄第１２行）
　
５　対比
（１）本願発明と引用発明との対応関係
　本願発明と引用発明について対比すると，引用発明の「ゲート電極９ｇ’」，「ソース電極９ｓ’」，及び「可変容量素子」は，本願発明の「第１電極」，「第２電極」，及び「バラクタ」にそれぞれ相当する。
　引用発明の「容量」，「不純物領域３」，不純物領域３の「一部領域」，該一部領域の両側の「不純物領域６」及び「不純物領域６」は，本願発明の「電気デバイス」，「第１領域」，「分離領域」，「第２領域」及び「第３領域」にそれぞれ相当する。
　また，引用発明の「ゲート絶縁膜」及び「ゲート電極９ｇ」は，本願発明の「電気絶縁層」及び「導電素子」に相当する。
　
（２）一致点と相違点
　上記（１）の対応関係に基づくと，本願発明と引用発明は，
「第１電極と第２電極との間に電圧依存キャパシタンスを有するバラクタであって：
　電圧依存キャパシタンスを有する少なくとも２つの並列に接続された電気デバイスを備え；
　前記電気デバイスは：
　　第１領域の半導体材料と，
　　前記第１領域内に形成された第２領域および第３領域の半導体材料であって，前記第２領域および第３領域が分離領域により分離されている，前記第２領域および第３領域の半導体材料と，
　　前記第１領域の少なくとも前記分離領域に対応する領域上に形成された電気絶縁層と，
　　前記絶縁層の少なくとも前記分離領域に対応する領域上に形成された導電素子であって，前記絶縁層が，前記導電素子を，前記第１，第２，および第３領域から電気的に絶縁する前記導電素子と，
　　前記導電素子に接続された前記第１電極と，
　　前記第２領域および第３領域に接続された前記第２電極と，
　を含む前記電気デバイスである；
　前記バラクタ。」
であることにおいて一致し，次の３点において相違している。
　
（相違点１）
　本願発明は，「前記第２領域と，前記第３領域と，前記導電素子とが，ＭＯＳトランジスタのドレインと，ソースと，ゲートと，をそれぞれ構成し；　動作中に前記分離領域内に電圧依存空乏層が形成されるように，及び，対応する前記電圧依存空乏層の容量によって電気容量のダイナミックレンジが獲得されるように，前記ドレイン及びソース領域と前記導電素子とが形成され；」ているのに対し，引用発明は，このことが明示されていない点。
（相違点２）　
　本願発明は，「前記ゲートの長さは２μｍより小さい；」のに対して，引用発明は，ゲート電極９ｇのゲート長が記載されていない点。
（相違点３）
　本願発明は，「無線周波数を有する信号の出力のための」バラクタであるのに対して，引用発明は対象とする周波数について，明示されていない点。
　
６　相違点についての判断
　上記相違点について検討する。
（１）相違点１について
　刊行物１において，半導体表面の絶縁膜を「ゲート絶縁膜」と呼び，その上の導電層を「ゲート電極９ｇ」と呼んでいることから判断して，引用発明の可変容量素子が，ＭＯＳトランジスタと対応するものとして認識されていることは明らかであり，また，一般に，ＭＯＳ構造を有する容量素子の各構成要素を，ドレインと，ソースと，ゲートをそれぞれ構成するものとして形成することは，刊行物２に「ゲート電極とソース／ドレイン領域によって表わされたノードとの間にチャンネル領域とそれに関連して有効なチャンネル・キャパシタとを提供する。」（第２頁左上欄第１１行〜第１４行）と記載され，また，刊行物３に「ＭＯＳ型トランジスタのゲートと，前記ソースまたはドレインとの間の容量を可変にしたことを特徴とするＭＯＳ型可変容量回路。」（特許請求の範囲）と記載されるように，周知技術である。
　そして，刊行物１には空乏層について明記されていないが，ＭＯＳ構造を有する容量素子の容量変化が，動作中に形成される電圧依存空乏層によって生じることは，例えば刊行物３に記載されるように技術常識にすぎない。
　したがって，引用発明において，「前記第２領域と，前記第３領域と，前記導電素子とが，ＭＯＳトランジスタのドレインと，ソースと，ゲートと，をそれぞれ構成し；　動作中に前記分離領域内に電圧依存空乏層が形成されるように，及び，対応する前記電圧依存空乏層の容量によって電気容量のダイナミックレンジが獲得されるように，前記ドレイン及びソース領域と前記導電素子とが形成され；」たものとすることは，当業者が容易になし得ることである。
　
（２）相違点２について
　刊行物１には，「ゲート電極９ｇ’が複数本のストライプに分割されたいわゆるインターディジット型となっているため，ゲート・ソース電極間の容量に直列に入るチャネル領域の抵抗からなる寄生抵抗が低減できるので周波数特性が良好になるという利点がある。」（第２頁右下欄第１１行〜第１６行）と記載されており，チャネル領域の抵抗からなる寄生抵抗を低減して周波数特性を改良するために，ゲート電極をストライプに分割すること，したがって，各ゲートを微細化することが開示されている。
　また，刊行物２には，「高周波集積回路キャパシタ構造は最少設計ルールのソース／ドレイン拡散領域と組合わされた複数の共通に接続された最少設計ルール電界効果ゲート電極領域を含む。・・・幅・長さ比が十分１０を越えるチャンネル領域と最小長ゲート電極とを使用するゲート電極の組入れ配置は基板の単位領域当り例外的に低い抵抗と例外的に高い容量とを有するチャンネル・キャパシタを形成する。」（第２頁右上欄第６行〜第１９行）と記載されており，ＭＯＳ構造の容量素子を形成するに当たり，電界効果トランジスタの最小設計ルールにより，「最小長ゲート電極」を使用することにより，低い抵抗と高い容量とを有するチャンネル・キャパシタを形成することが記載されている。
　そして，電界効果トランジスタの最小設計ルールとして，ゲートの長さを２μｍより小さくすることは，通常採用される程度の数値にすぎず，以下の周知例１に記載されるように，ＭＯＳ容量として用いられるＭＯＳトランジスタのゲート長を例えば１μｍとすることも，周知の技術事項にすぎない。
　
＜周知例１＞　特開平２−２４１０６１号公報
　周知例１には，第１図ないし第４図とともに，以下の記載がある。
・「（課題を解決するための手段）
　本発明は前記課題を解決するために，ＰＭＯＳ及びＮＭＯＳからなる基本セルを複数配列してなるＣＭＯＳゲートアレイにおいて，未使用の基本セルのＰＭＯＳ及びＮＭＯＳのうち，ＰＭＯＳのソース及びドレインを電源電位配線に接続すると共にゲートを接地電位配線に接続し，ＮＭＯＳのソース及びドレインを接地電位配線に接続すると共にゲートを電源電位配線に接続してバイパス・コンデンサを構成したものである。」（第２頁左下欄第４行〜第１２行）
・「ゲート長Ｌ＝１μｍ　ゲート幅＝１０μｍ」（第３頁左下欄第６行〜第７行）
　
　したがって，刊行物１の開示に基づいて，引用発明における可変容量素子の周波数特性を向上させるために，刊行物２記載の技術及び周知の技術事項を適用し，ゲート電極９ｇについて，本願発明のごとく，「前記ゲートの長さは２μｍより小さい；」ようにすることは，当業者が容易に想到し得ることである。
　
（３）相違点３について
　ＭＯＳ構造を有する可変容量素子は，様々な用途に使用されており，以下の周知例２に記載されるように，電圧制御型発振回路（ＶＯＣ）等に使用されることは周知の技術事項にすぎない。
　
＜周知例２＞特開平６−１３２７２８号公報
　周知例２には，図１ないし図４とともに，以下の記載がある。
・「【０００７】
【課題を解決するための手段】本発明のＶＣＯは図１及び図２に示す如く，Ｎ型半導体基板（１１）上に形成されたインバ−タ回路ＩＮＶと，前記インバ−タ回路ＩＮＶに対して，外付けされたコンデンサＣ1及びＣ2とコイルＬを接続して構成される２端子型ＬＣ発振回路をベ−スとして構成されるもので，前記Ｎ型半導体基板（１１）上に形成されたＰ-型のウエル層（１２）と，前記ウエル層（１２）表面に形成されたＰ+型の拡散層からなるウエル電極（１３）と，前記ウエル層（１２）上に形成されたゲ−ト酸化膜（１４）と，前記ゲ−ト酸化膜（１４）上に形成されたゲ−ト電極（１５）とからなるＭＯＳキャパシタＣM1及びＣM2を具備し，前記ＭＯＳキャパシタＣM1のゲ−ト電極（１５）は前記インバ−タ回路ＩＮＶの入力に接続され，前記ＭＯＳキャパシタＣM2のゲ−ト電極（１５）は前記インバ−タ回路ＩＮＶの出力に接続され，前記ＭＯＳキャパシタＣM1及びＣM2のウエル電極（１３）は，制御電圧印加端子ＦＣに接続して，前記制御電圧印加端子ＦＣに印加される制御電圧Ｖｃにより前記ウエル層（１２）の電位を制御設定したことを特徴とするものである。」
・「【００２０】ここで図４はテレビ用ＡＦＣ回路への搭載を目的として設計した本発明のＶＣＯに係る制御電圧Ｖｃに対する発振周波数特性を示す特性図である。図４に示す特性図は図１において，外付けされたコイルＬのインダクタンスＬ＝５．６μＨ，外付けされたコンデンサＣ1及びＣ2の容量Ｃ0＝３６．０ｐＦに設定し，電圧依存性を有するＭＯＳキャパシタＣM1及びＣM2の容量ＣXは，制御電圧Ｖｃが０Ｖ〜５Ｖまで変化する場合において，ＣX＝６．５ｐＦ〜１３．０ｐＦ程度に設定した結果得られたものである。図４から本発明のＶＣＯによれば，制御電圧印加端子ＦＣに印加される制御電圧Ｖｃが０Ｖ〜５Ｖと広範囲に変化した場合でもＶＣＯの発振周波数の可変範囲は１４．７ＭＨｚ〜１３．５ＭＨｚであり，中心値＝１４．１ＭＨｚに対して±４％程度という狭い可変範囲が実現されていることがわかる。」
　
　そうすると，ＭＯＳ構造を有する可変容量素子を，電圧制御型発振回路（ＶＯＣ）等の一般に無線周波数を有する信号の処理回路に使用することは，周知の技術的事項にすぎず，また，引用発明は使用周波数が低周波に限定されているものではないから，引用発明の可変容量素子の対象とする周波数を無線周波数とすることは，当業者が必要に応じて適宜なし得ることである。
　したがって，引用発明において，本願発明のごとく，「無線周波数を有する信号の出力のための」バラクタとすることは，当業者が容易になし得ることである。
　
　そして，相違点１ないし３に記載の構成に基づいて，本願発明が奏する効果も，当業者が予測し得る程度のものにすぎない。
　
（４）意見書における主張について
　ア　請求人は意見書において，引用発明に係るバラクタダイオードにおいては，並列に接続される少なくとも２つのキャパシタのしきい電圧値がそれぞれ異なっていることが，引用発明の課題を解決するために必要不可欠であるが，そのようなことを可能にする手法は，本願発明の発明者の知る限り，少なくとも本願の出願当時において一般には知られてはいないから，仮に一般にＭＯＳ構造を有する容量素子の各構成要素をドレインと，ソースと，ゲートをそれぞれ構成するものとして形成することが引用文献２〜４等に記載されるように周知技術であったとしても，その周知技術を引用発明に適用することまでが当業者にとって容易であったとは考えられない旨主張している。
　しかしながら，まず，本件の進歩性の判断にあたって，引用発明として，しきい電圧値がそれぞれ異なっているキャパシタを並列に接続したものを認定したものではなく，ゲート電極９ｇ’が複数本のストライプに分割された可変容量素子を認定したのであるから，請求人の主張は前提において失当である。
　また，引用発明が，仮に製造のうえで困難性があるとしても，製造不可能なものではない以上，それが周知技術を引用発明に適用することを困難にするものではない。
　イ　請求人は意見書において，引用文献２で想定しているゲート長は２μｍよりも優に大きいものと推測され，引用文献２の記載は，ゲート長が２μｍ以下になるまでキャパシタを小さくすることまでは想定していないことをむしろ意味していると理解するのが適当であると主張している。
　しかしながら，上記（２）で検討したとおり，刊行物２には「最小長ゲート電極」を使用することの開示があり，また，刊行物１にも，寄生抵抗を低減するために，ゲート電極のストライプ分割，すなわち，各ゲートのゲート長の微細化をすることの開示があるから，引用発明において，ゲート長を２μｍ以下にすることに，何らの困難性も認められない。
　ウ　請求人は意見書において，引用文献１には引用発明の対象とする周波数についての明示的な記載がない以上，引用発明に係るバラクタダイオードは，特殊な無線周波数（ＲＦ）用ではなくより一般的な（ＲＦよりも低い）周波数を対象としていると解釈するのが妥当である旨主張している。
　しかしながら，刊行物１には可変容量素子を低周波で使用する旨の記載はなく，むしろ，周波数特性を良好にするための構成の開示があり，引用発明は，使用周波数が低周波に限定されているものではないから，請求人の主張は採用できない。そして，引用発明の可変容量素子を，周知の無線周波数を有する信号の処理に用いることは，当業者が必要に応じて適宜なし得ることである。
　
７　小括
　以上検討したとおり，相違点１ないし３における本願発明の構成は，当業者が容易に想到し得たものであるから，本願発明は，引用発明，刊行物２，３に記載された発明，及び周知の技術に基づいて当業者が容易に発明することができたものである。
　
８　結言
　以上のとおり，本願発明は，引用発明，刊行物２，３に記載された発明，及び周知の技術に基づいて当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。
　したがって，他の請求項について検討するまでもなく，本願は拒絶をすべきものである。
　
　よって，結論のとおり審決する。