【事件の表示】
　特願２００３−３２２４８６「積層型正特性サーミスタおよびその製造方法」拒絶査定不服審判事件〔平成１７年　４月　７日出願公開、特開２００５−　９３５７４〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は、平成１５年９月１６日の出願であって、平成２０年８月２９日付けで拒絶理由が通知され、同年１１月５日に意見書とともに手続補正書が提出され、平成２１年７月２８日付けで拒絶査定された。
　これに対し、同年１１月４日に拒絶査定不服審判請求がなされたものであり、その後、平成２３年１２月１３日付けで当審より拒絶理由が通知され、平成２４年１月２７日に意見書とともに手続補正書が提出された。
　
第２　本願発明
　本願の特許請求の範囲に記載された発明は、平成２４年１月２７日に提出された手続補正書により補正された特許請求の範囲及び明細書の記載からみて、その特許請求の範囲の請求項１〜３に記載されたとおりのものであり、そのうち請求項１に記載された発明（以下「本願発明」という。）は、次の事項により特定されるものである。
　
「　【請求項１】
　正の抵抗温度係数を有する複数のサーミスタ層と前記サーミスタ層間の所定の界面に沿って形成される複数の内部電極とを積層してなるセラミック素体、および前記内部電極の所定のものと電気的に接続されるように前記セラミック素体の外表面上に形成された外部電極を備える、積層型正特性サーミスタであって、
　前記複数のサーミスタ層の各々の空隙率が５〜４０体積％の範囲にあり、積層方向に関して最も外側にそれぞれ位置する２つの前記内部電極の間にある有効層となる複数の前記サーミスタ層のうち、積層方向での中央部にある前記サーミスタ層の空隙率が最も高く、積層方向でのより外側にある前記サーミスタ層ほど空隙率が段階的により低くなっていることを特徴とする、積層型正特性サーミスタ。」
　
第３　当審の拒絶理由
　当審において、平成２３年１２月１３日付けで通知した拒絶の理由である「４．理由Ｂ」の概要は、請求項１〜３に係る発明は、本願の出願の日前に頒布された、「特開平６−３０２４０３号公報」（以下「引用文献１」という。）、「特開平３−１８７２０９号公報」（以下「引用文献２」という。）、「特開平５−２９１０４号公報」（以下「引用文献３」という。）に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない、というものである。
　
第４　引用文献の記載事項・視認事項
（１）引用文献１
（１−ア）「半導体セラミック層と電極とを交互に積層してなる正の抵抗温度特性を有する積層型半導体セラミック素子において、該半導体セラミック素子の空隙率を３〜１５体積％としたことを特徴とする積層型半導体セラミック素子。」（特許請求の範囲【請求項１】）
　
（１−イ）「【従来の技術】正の抵抗温度特性を有するチタン酸バリウム系半導体素子は、キュリー点以上で抵抗値が急激に増加する特性を有しており、例えば電気回路の過電流保護素子、あるいはテレビのブラウン管枠の消磁素子など多くの用途に利用されている。・・・・・・」（段落【０００２】）
　
（１−ウ）「【課題を解決するための手段】本件発明者らは、電極の酸化を防止しながら焼結体内部まで酸化できる方法を見出すべき鋭意検討したところ、セラミック素子に空隙部を形成することによって酸化条件を制御でき、ひいては酸化むらを防止できることに想到し、本発明を成したものである。」（段落【０００６】）
　
（１−エ）「そこで本発明は、半導体セラミック層と導電層とを交互に積層してなる積層型半導体セラミック素子において、該半導体セラミック素子の空隙率を３〜１５体積％としたことを特徴としている。」、
「ここで、上記空隙率の範囲を規制したのは、３％以下にすると酸化が進まなくなり、抵抗変化率の改善効果が得られないからであり、上記１５％を越えると内部電極の酸化が生じ易くなり、しかも焼結体の抗折強度が低下して破損するおそれがあるからである。」（段落【０００７】〜【０００８】）
　
（１−オ）「【作用】本発明に係る積層型半導体セラミック素子によれば、該セラミック素子に空隙部を形成し、該空隙率を規定したので、再酸化処理を行う場合の内部電極への酸化を回避しながら焼結体内部まで酸化を促進でき、かつ酸化のむらを防止できる。その結果、オーミック接触を損なうことなく室温での抵抗値を低くできるとともに、抵抗変化率を大きくでき、上述の要請に応えられる。」（段落【００１０】）
　
（１−カ）「【実施例】以下、本発明の実施例を図について説明する。図１及び図２は本発明の一実施例による積層型半導体セラミック素子を説明するための図である。」、
「図において、１は本実施例の積層型半導体セラミック素子である。このセラミック素子１は直方体状のもので、ＢａＴｉＯ3 を主成分とする半導体セラミック層２と、Ｎｉからなる内部電極３とを交互に積層し、この積層体を一体焼結してなる焼結体４により構成されている。この焼結体４は、積層体を還元性雰囲気にて高温焼成した後、大気中にて再酸化処理を施して得られたものである。」、
「上記各内部電極３の一端面３ａは焼結体４の左, 右端面４ａ，４ｂに交互に露出されており、残りの各端面はセラミック層２の内側に位置して焼結体４内に埋設されている。また上記焼結体４の左, 右端面４ａ，４ｂにはＡｇからなる外部電極５，５が形成されており、この外部電極５に上記各内部電極３の一端面３ａが電気的に接続されている。」、
「そして、上記半導体セラミック素子１には図示しない空隙部が形成されており、これの空隙率は３〜１５体積％となっている。この空隙部はセラミック材料に樹脂粉末を混合し、これを焼成する際に焼失させて形成されたものである。」（段落【００１１】〜【００１４】）
　
（１−キ）「次に、本実施例の積層型半導体セラミック素子１の一製造方法について説明する。まず、原料として、ＢａＣＯ3 ，ＳｒＣＯ3 ，ＣａＣＯ3 ，ＴｉＯ2 ，Ｌａ2Ｏ3 ，ＳｉＯ2 ，ＭｎＣＯ3 を用いて以下の組成となるよう調合する。
（Ｂａ0.857 Ｃａ0.10Ｓｒ0.04Ｌａ0.003)ＴｉＯ3 ＋0.008 Ｍｎ＋0.01ＳｉＯ2 」、
「上記原料を純水及びジルコニアボールとともにポリエチレン製ポットに入れて５時間粉砕混合した後、乾燥させて1100℃で２時間仮焼成する。次いでこの仮焼成体を粉砕して仮焼成粉を形成する。」、
「そして、上記仮焼成粉に、有機バインダ，溶剤，及び分散剤を混合し、これに平均粒径が10μm のポリスチレン粒子を添加して混合する。このポリスチレン粒子は上記セラミック材料に対して３〜１５体積％の範囲内となるようにする。これにより得られたスラリーから厚さ50μm のセラミックグリーンシートを成形し、このグリーンシートを7.5 ×6.6mm の矩形状にカットして多数の半導体セラミック層２とダミー用セラミック層６を形成する。」（段落【００１５】〜【００１７】）
　
（１−ク）「次に、Ｎｉからなる導電粉末とワニスとを混合して電極ペーストを作成し、このペーストを上記各半導体セラミック層２の上面に印刷して内部電極３を形成する。この内部電極３を印刷する場合、これの一端面３ａのみがセラミック層２の外縁まで延び、他の端面は内側に位置するように形成する。」（段落【００１８】）
　
（１−ケ）「そして、図２に示すように、上記半導体セラミック層２と内部電極３とが交互に重なり、かつ各内部電極３の一端面３ａがセラミック層２の左, 右端面に交互に位置するように重ね、さらにこれの上部，下部にダミー用セラミック層６を重ねる。これをプレスで圧着して積層体を形成する。」（段落【００１９】）
　
（１−コ）「次いで、上記積層体を、Ｈ2 ／Ｎ2 ＝３％の還元性雰囲気中で1300℃に加熱して２時間焼成し、焼結体４を得る。この後、この焼結体４を大気中にて800 ℃で２時間再酸化処理を行う。すると焼結体４はこれの空隙部に酸素が浸透し、該内部まで酸化されることとなる。」（段落【００２０】）
　
（１−サ）「最後に、上記焼結体４の左, 右端面４ａ，４ｂにＡｇペーストを塗布した後、焼き付けて外部電極５を形成する。これにより本実施例の積層型半導体セラミック素子１が製造される。」（段落【００２１】）
　
（２）引用文献２
（２−ア）「ニッケルあるいはニッケル合金等の卑金属を内部電極とした積層型セラミックチップコンデンサにおいて、積層方向の中央部にポーラスな誘電体層を設けたことを特徴とする積層型卑金属セラミックチップコンデンサ。」（特許請求の範囲、請求項２）
　
（２−イ）「（産業上の利用分野）
　本発明は、ニッケルあるいはニッケル合金等の卑金属を内部電極とした積層型セラミックチップコンデンサに関する。
（従来の技術）
　第３図は従来の積層型卑金属セラミックチップコンデンサを示す断面図であり、このコンデンサは、チタン酸バリウム等の誘電体層１と、ニッケルやその合金等の卑金属でなる内部電極２とを印刷法等により積層して焼威し、側面に外部電極３を焼付け等により形成してなるものである。
（発明が解決すべき課題）
　上記従来の積層型卑金属セラミックチップコンデンサにおいては、パラジウム等を内部電極２に用いた積層型貴金属セラミックチップコンデンサに比べて負荷時の寿命が短い。
　ところで、この寿命を縮めるチップの破壊の発生箇所の分布に片寄りがある。この負荷時の破壊箇所の発生の割合を第３図の右欄にパーセントで表示している。この破壊箇所の表示から分かるように、チップの積層方向の中央部に破壊箇所が集中している。つまりチップの積層方向の中央部ほど寿命が短いことが明らかである。これは、内部電極２にニッケルを用いているために、ニッケルが酸化しないように、還元雰囲気で焼成することに起因すると考えられている。すなわち、チップの焼成後のアニール処理時の再酸化がチップ表面から起こり、チップ内部の再酸化が内部で不十分であることに起因している。この問題を解決するため、チタン酸バリウム系誘電体材料の還元防止のために、組成の工夫がいくつかなされているものの、素地の還元を完全に防止することはできない。
本発明は、上述のような問題点に鑑み、寿命の長い積層型卑金属セラミックチップコンデンサを提供することを目的とする。」（第１頁左下欄第１６行〜第２頁左上欄第１１行）
　
（２−ウ）「第２図は本発明の他の実施例であり、積層方向の中央部の誘電体層にポーラスな誘電体層１Ａを設けたものである。このようにポーラスな誘電体層１Ａは、積層に際して誘電体ペースト中に炭素粉末あるいは樹脂粉末を分散させたものを積層することにより形成される。
　このように、中央部にポーラスな誘電体層１Ａを設けることにより、焼成後のアニール処理時に誘電体層１が再酸化し易くなり、中央部の再酸化が十分となるので、前記実施例と同様に寿命を２倍以上延長することが可能となる。」（第２頁左下欄第６〜１６行）
　
（２−エ）「本発明は、誘電体層１、１Ａがチタン酸バリウム系のもののみならず、酸化チタン系、ジルコン酸バリウム系、鉛複合ペロブスカイト系のものである場合にも適用でき、また、内部電極２として、ニッケルやその合金以外に、銅やその合金を用いる場合に適用しても延命効果が得られる。」（第２頁左下欄第１７行〜右下欄第２行）
　
（２−オ）第３図によれば、チップの積層方向の中央部ほど、セラミック層の破壊が起きやすいことを窺うことができる。
　
第５　引用発明
（ａ）引用文献１には、記載事項（１−ア）に、「半導体セラミック層と電極とを交互に積層してなる正の抵抗温度特性を有する積層型半導体セラミック素子において、該半導体セラミック素子の空隙率を３〜１５体積％とした・・・・・・積層型半導体セラミック素子。」が記載されている。
　
（ｂ）上記「半導体セラミック層と電極とを交互に積層してなる正の抵抗温度特性を有する積層型半導体セラミック素子」について、記載事項（１−カ）に、「図において、１は本実施例の積層型半導体セラミック素子である。このセラミック素子１は直方体状のもので、ＢａＴｉＯ3 を主成分とする半導体セラミック層２と、Ｎｉからなる内部電極３とを交互に積層し、この積層体を一体焼結してなる焼結体４により構成されている。・・・・・・また上記焼結体４の左, 右端面４ａ，４ｂにはＡｇからなる外部電極５，５が形成されており、この外部電極５に上記各内部電極３の一端面３ａが電気的に接続されている。」と記載され、記載事項（１−キ）に、「まず、原料として、ＢａＣＯ3 ，ＳｒＣＯ3 ，ＣａＣＯ3 ，ＴｉＯ2 ，Ｌａ2Ｏ3 ，ＳｉＯ2 ，ＭｎＣＯ3 を用いて以下の組成となるよう調合する。・・・・・・これにより得られたスラリーから厚さ50μm のセラミックグリーンシートを成形し、このグリーンシートを7.5 ×6.6mm の矩形状にカットして多数の半導体セラミック層２とダミー用セラミック層６を形成する。」と記載され、記載事項（１−ケ）に、「そして、図２に示すように、上記半導体セラミック層２と内部電極３とが交互に重なり、かつ各内部電極３の一端面３ａがセラミック層２の左, 右端面に交互に位置するように重ね、さらにこれの上部，下部にダミー用セラミック層６を重ねる。これをプレスで圧着して積層体を形成する。」と記載されており、上記「半導体セラミック層２」と「ダミー用セラミック層６」は同じ主成分であるといえるから、上記「半導体セラミック層と電極とを交互に積層してなる正の抵抗温度特性を有する積層型半導体セラミック素子」は、「ＢａＴｉＯ3 を主成分とする半導体セラミック層と、Ｎｉからなる内部電極とを交互に積層し、さらに上部、下部にＢａＴｉＯ3 を主成分とするダミー用セラミック層を重ねてなる焼結体と、前記焼結体の左、右端面に形成され、前記内部電極の一端面と電気的に接続される外部電極とを備える、正の抵抗温度特性を有する積層型半導体セラミック素子」であるといえる。
　
（ｃ）上記「該半導体セラミック素子の空隙率を３〜１５体積％とした」ことについて、記載事項（１−カ）に、「そして、上記半導体セラミック素子１には図示しない空隙部が形成されており、これの空隙率は３〜１５体積％となっている。この空隙部はセラミック材料に樹脂粉末を混合し、これを焼成する際に焼失させて形成されたものである。」と記載され、記載事項（１−キ）に、「そして、上記仮焼成粉に、有機バインダ，溶剤，及び分散剤を混合し、これに平均粒径が10μm のポリスチレン粒子を添加して混合する。このポリスチレン粒子は上記セラミック材料に対して３〜１５体積％の範囲内となるようにする。これにより得られたスラリーから厚さ50μm のセラミックグリーンシートを成形し、このグリーンシートを7.5 ×6.6mm の矩形状にカットして多数の半導体セラミック層２とダミー用セラミック層６を形成する。」と記載されていることからみて、前記「空隙部」は「半導体セラミック層２」と「ダミー用セラミック層６」に形成されているといえるから、上記「該半導体セラミック素子の空隙率を３〜１５体積％とした」ことは、「前記半導体セラミック層及びダミーセラミック層の各々の空隙率を３〜１５体積％とした」ことであるといえる。
　
（ｄ）上記（ａ）〜（ｃ）の検討を踏まえ、記載事項（１−ア）、（１−カ）〜（１−ケ）の事項を本願発明１の記載ぶりに即して整理すると、引用文献１には、「ＢａＴｉＯ3 を主成分とする半導体セラミック層と、Ｎｉからなる内部電極とを交互に積層し、さらに上部、下部にＢａＴｉＯ3 を主成分とするダミー用セラミック層を重ねてなる焼結体と、前記焼結体の左、右端面に形成され、前記内部電極の一端面と電気的に接続される外部電極とを備える、正の抵抗温度特性を有する積層型半導体セラミック素子において、前記半導体セラミック層及びダミーセラミック層の各々の空隙率を３〜１５体積％とした積層型半導体セラミック素子。」なる発明（以下「引用発明」という。）が記載されていると認められる。
　
第６　対比・判断
（ａ）引用発明の「ＢａＴｉＯ3 を主成分とする半導体セラミック層」及び「ＢａＴｉＯ3 を主成分とするダミー用セラミック層」について、記載事項（１−イ）には、「正の抵抗温度特性を有するチタン酸バリウム系半導体素子」と記載されている。
　一方、本願明細書の段落【００２８】には、「積層型正特性サーミスタ１は、たとえばＢａＴｉＯ3 を主成分とする半導体セラミックからなりかつ正の抵抗温度係数を有するサーミスタ層２〜８」と記載されていることから、上記引用発明の「ＢａＴｉＯ3 を主成分とする半導体セラミック層」及び「ＢａＴｉＯ3 を主成分とするダミー用セラミック層」は、本願発明の「正の抵抗温度係数を有するサーミスタ層」に相当する。
　
（ｂ）引用発明の「Ｎｉからなる内部電極」は、本願発明の「内部電極」に相当する。
　
（ｃ）引用発明の「焼結体」は、「ＢａＴｉＯ3 を主成分とする半導体セラミック層と、Ｎｉからなる内部電極とを交互に積層し、さらに上部、下部にＢａＴｉＯ3 を主成分とするダミー用セラミック層を重ねてなる」ものである。
　一方、本願明細書の段落【００２８】には、「積層型正特性サーミスタ１は、たとえばＢａＴｉＯ3 を主成分とする半導体セラミックからなりかつ正の抵抗温度係数を有する複数のサーミスタ層２〜８とサーミスタ層２〜８間の所定の界面に沿って形成される複数の内部電極９および１０とを積層してなるセラミック素体１１を備えている。」と記載され、前記「複数のサーミスタ層２〜８」は、同段落【００３４】に記載されるような、「有効層となる複数のサーミスタ層３〜７」と、それ以外の「サーミスタ層２、８」とからなることから、引用素子発明の「ＢａＴｉＯ3 を主成分とする半導体セラミック層と、Ｎｉからなる内部電極とを交互に積層し、さらに上部、下部にＢａＴｉＯ3 を主成分とするダミー用セラミック層を重ねてなる」「焼結体」は、本願発明の「正の抵抗温度係数を有する複数のサーミスタ層と前記サーミスタ層間の所定の界面に沿って形成される複数の内部電極とを積層してなる」「セラミック素体」に相当する。
　
（ｄ）引用発明の「前記焼結体の左、右端面に形成され、前記内部電極の一端面と電気的に接続される」「外部電極」は、本願発明の「前記内部電極の所定のものと電気的に接続されるように前記セラミック素体の外表面上に形成された」「外部電極」に相当する。
　
（ｅ）引用発明の「焼結体」と「外部電極」とを備える「正の抵抗温度特性を有する積層型半導体セラミック素子」は、本願発明の「セラミック素体」と「外部電極」を備える「積層型正特性サーミスタ」に相当する。
　
（ｆ）引用発明の「前記半導体セラミック層及びダミーセラミック層の各々の空隙率を３〜１５体積％」とすることは、本願発明が、「前記複数のサーミスタ層の各々の空隙率が５〜４０体積％の範囲にあり」とすることと、「前記複数のサーミスタ層の各々の空隙率が５〜１５体積％の範囲にあり」とする点で重複する。
　
（１）引用発明の「焼結体」は、「半導体セラミック層」と「内部電極」とを交互に積層し、さらに上部、下部に「ダミー用セラミック層」を重ねたものであるから、前記「半導体セラミック層」が、本願発明の「有効層」に相当する。
　 
（ｈ）そして、引用発明が「半導体セラミック層」「の空隙率を３〜１５体積％」としたことは、本願発明が「有効層となる複数の前記サーミスタ層のうち、積層方向での中央部にある前記サーミスタ層の空隙率が最も高く、積層方向でのより外側にある前記サーミスタ層ほど空隙率が段階的により低くなっている」ことと、「有効層となる複数の前記サーミスタ層の各空隙率は、所定の空隙率である」点で共通する。
　
（ｉ）上記（ａ）〜（ｈ）を踏まえると、両者は、
「正の抵抗温度係数を有する複数のサーミスタ層と前記サーミスタ層間の所定の界面に沿って形成される複数の内部電極とを積層してなるセラミック素体、および前記内部電極の所定のものと電気的に接続されるように前記セラミック素体の外表面上に形成された外部電極を備える、積層型正特性サーミスタであって、
　前記複数のサーミスタ層の各々の空隙率が５〜１５体積％の範囲にあり、積層方向に関して最も外側にそれぞれ位置する２つの前記内部電極の間にある有効層となる複数の前記サーミスタ層の各空隙率は、所定の空隙率である、積層型正特性サーミスタ。」
である点で一致し、以下の点で相違する。
　
・相違点Ａ
　本願発明は「複数のサーミスタ層の各々の空隙率が５〜４０体積％の範囲」にあるのに対し、引用発明の複数の「半導体セラミック層」は「各々の空隙率を３〜１５体積％とした」点。
　
・相違点Ｂ
　本願発明は、「有効層となる複数の前記サーミスタ層のうち、積層方向での中央部にある前記サーミスタ層の空隙率が最も高く、積層方向でのより外側にある前記サーミスタ層ほど空隙率が段階的により低くなっている」のに対し、引用発明は、かかる事項を有していない点。
　
　上記各相違点について検討する。
・相違点Ａについて
（ｊ）本願発明が「複数のサーミスタ層の各々の空隙率が５〜４０体積％の範囲」とすることについて、本願明細書の段落【００２５】には、「また、この発明によれば、セラミック素体に備える複数のサーミスタ層の各々の空隙率が５〜４０体積％の範囲にあるようにされるので、再酸化処理工程での再酸化をより円滑に進めることができ、サーミスタ特性をより十分に発現させることができるとともに、サーミスタ素体の強度を高く維持することができる。」と記載され、同段落【００５１】には、「次に、各スラリーを用いて、厚さ２０〜３０μｍのセラミックグリーンシートを形成した。」と記載され、同段落【００５６】には、「次に、生の積層体チップを、大気中、３５０℃の温度で２０時間脱脂し、Ｈ2 ／Ｎ2 ＝３％の還元性雰囲気中にて１２５０℃の温度で２時間焼成した。」と記載され、同段落【００５８】には、「次に、焼結後のセラミック素体１１に対して、ＳｉおよびＡｌの各々からなる研磨メディアを用いたバレル研磨を適用し、セラミック素体１１の角隅部および稜線部分の角部を丸く処理した後、６００℃の温度で１時間、再酸化のための熱処理を行なった。」と記載されており、本願発明は、「セラミックグリーンシート」の厚さが「２０〜３０μｍ」、焼成条件が「大気中、３５０℃の温度で２０時間脱脂し、Ｈ2 ／Ｎ2 ＝３％の還元性雰囲気中にて１２５０℃の温度で２時間焼成」、再酸化処理条件が「６００℃の温度で１時間」であるときに、「複数のサーミスタ層の各々の空隙率が５〜４０体積％の範囲」とすることにより、「再酸化処理工程での再酸化をより円滑に進める」とともに、「サーミスタ素体の強度を高く維持」させているといえる。
　
（ｋ）一方、引用発明の複数の「半導体セラミック層」は「各々の空隙率を３〜１５体積％とした」ことについて、引用文献１には、記載事項（１−エ）に、「ここで、上記空隙率の範囲を規制したのは、３％以下にすると酸化が進まなくなり、抵抗変化率の改善効果が得られないからであり、上記１５％を越えると内部電極の酸化が生じ易くなり、しかも焼結体の抗折強度が低下して破損するおそれがあるからである。」と記載され、同（１−キ）に、「これにより得られたスラリーから厚さ50μm のセラミックグリーンシートを成形し、このグリーンシートを7.5 ×6.6mm の矩形状にカットして多数の半導体セラミック層２とダミー用セラミック層６を形成する。」と記載され、同（１−コ）に、「次いで、上記積層体を、Ｈ2 ／Ｎ2 ＝３％の還元性雰囲気中で1300℃に加熱して２時間焼成し、焼結体４を得る。この後、この焼結体４を大気中にて800 ℃で２時間再酸化処理を行う。」と記載されており、引用発明は、「セラミックグリーンシート」の厚さが「50μm」、焼成条件が「Ｈ2 ／Ｎ2 ＝３％の還元性雰囲気中で1300℃に加熱して２時間焼成」、再酸化処理条件が「800 ℃で２時間」であるときに、複数の「半導体セラミック層」の「各々の空隙率を３〜１５体積％とした」ことで、本願発明と同様に、「再酸化処理工程での再酸化をより円滑に進める」とともに、「サーミスタ素体の強度を高く維持」させているといえる。
　
（ｌ）してみると、本願発明のように、「複数のサーミスタ層の各々の空隙率が５〜４０体積％の範囲」とするか、引用発明のように、複数の「半導体セラミック層」の「各々の空隙率を３〜１５体積％」とするかは、サーミスタ層の厚さや、焼成条件，再酸化処理条件等に応じて、当業者が適宜選択しうる設計事項に過ぎない。
　
・相違点Ｂについて
（ｍ）引用文献２には、記載事項（２−イ）に、「従来の積層型卑金属セラミックチップコンデンサ」として、「チタン酸バリウム等の誘電体層１と、ニッケルやその合金等の卑金属でなる内部電極２とを印刷法等により積層して焼威し、側面に外部電極３を焼付け等により形成」した「コンデンサ」が記載され、この「コンデンサ」の解決すべき課題として、同（２−イ）に、「この負荷時の破壊箇所の発生の割合を第３図の右欄にパーセントで表示している。この破壊箇所の表示から分かるように、チップの積層方向の中央部に破壊箇所が集中している。つまりチップの積層方向の中央部ほど寿命が短いことが明らかである。これは、内部電極２にニッケルを用いているために、ニッケルが酸化しないように、還元雰囲気で焼成することに起因すると考えられている。すなわち、チップの焼成後のアニール処理時の再酸化がチップ表面から起こり、チップ内部の再酸化が内部で不十分であることに起因している。」と記載され、この課題を解決するために、記載事項（２−ウ）には、「積層方向の中央部の誘電体層にポーラスな誘電体層１Ａを設けたものである。」と記載されるとともに、「中央部にポーラスな誘電体層１Ａを設けることにより、焼成後のアニール処理時に誘電体層１が再酸化し易くなり、中央部の再酸化が十分となるので、前記実施例と同様に寿命を２倍以上延長することが可能となる。」と記載されており、引用文献２では、「積層型セラミックチップコンデンサ」において、「中央部にポーラスな誘電体層１Ａを設ける」ことにより、「焼成後のアニール処理時に誘電体層１が再酸化し易く」するという、本願明細書の段落【０００８】〜【００１０】に記載と同様の課題を解決しているといえる。
　
（ｎ）そこで、引用文献２のような「コンデンサ」（誘電体）の技術を、引用発明のような「正特性サーミスタ」（半導体）に適用可能かどうか検討すると、引用文献１には、記載事項（１−コ）に、「次いで、上記積層体を、Ｈ2 ／Ｎ2 ＝３％の還元性雰囲気中で1300℃に加熱して２時間焼成し、焼結体４を得る。この後、この焼結体４を大気中にて800 ℃で２時間再酸化処理を行う。すると焼結体４はこれの空隙部に酸素が浸透し、該内部まで酸化されることとなる。」と記載されるように、引用文献１も、焼結体を再酸化処理することによって正特性サーミスタを得ている。そして、引用文献１には、記載事項（１−オ）に、「再酸化処理を行う場合の内部電極への酸化を回避しながら焼結体内部まで酸化を促進でき、かつ酸化のむらを防止できる。」と記載されているから、有効層となるセラミック層を均一に再酸化処理するという点で、引用発明と引用文献２に記載された発明とは、同じ技術的課題を有していると認められる。ここで、引用発明の「積層型半導体セラミック素子」も、引用文献２の「コンデンサ」も、上記（ｋ）及び（ｍ）で述べたとおり、「ＢａＴｉＯ3 を主成分」とする材料を還元性雰囲気で焼成し、さらに、再酸化処理を施すことで製造ものであり、引用文献１の記載事項（１−キ）のような、「Ｌａ2Ｏ3 」が含まれる場合においても、「半導体」や「コンデンサ」になり得ることが、例えば、特開平２−２１６８０６号公報（第１頁右欄第１０〜１２行、第３頁左下欄第１９行〜右下欄第１１行を参照）や、特開平６−５４０２号公報（段落【０００３】、同【００１２】〜【００１６】、同【００２０】を参照）等に記載されるように、本願出願前周知技術であるから、引用発明のようにセラミック層を「半導体」とするか、引用文献２のようにセラミック層を「誘電体」とするかは、求められる素子特性と、主に再酸化処理の程度に応じて、当業者が適宜なし得る事項に過ぎない。
　
（ｏ）したがって、引用発明においても、有効層である「半導体セラミック層」を、より均一に再酸化しようとするものであるから、そのために、引用文献２のように、中央部の「半導体セラミック層」をよりポーラスにすることで、本願発明のような、「積層方向での中央部にある前記サーミスタ層の空隙率が最も高く、積層方向でのより外側にある前記サーミスタ層ほど空隙率が段階的により低くなっている」とすることは、当業者であれば、容易に想到し得ることといえる。
　してみると、引用発明において、引用文献２に記載の技術を適用し、相違点Ｂに係る本願発明の特定事項をなすことは、当業者が容易に想到し得るものである。
　
第７　意見書における主張について
　なお、請求人は、平成２４年１月２７日付けの意見書の（２−４）において、「まず、当業者であれば、引用文献１に記載の技術を、セラミックコンデンサしか開示しない引用文献２に記載の技術と組み合わせることはしないことを指摘したいと思います。すなわち、もともと空孔を極力形成しない方が良いセラミックコンデンサしか開示していない引用文献２に記載の技術的思想を、空孔をセラミック素体全体に設けなければ結晶粒界に酸素を吸着することができず、サーミスタ特性が発現しない正特性サーミスタを開示
する引用文献１に記載の技術的思想に適用しようとはしません。」と主張しているので、以下に検討する。
　
　上記「第６　対比・判断」の「相違点Ｂ」の検討で述べたとおり、本願や引用文献１の「正特性サーミスタ」（半導体）、引用文献２の「コンデンサ」（誘電体）は、いずれも、焼結体を再酸化処理することにより得ていることから、引用文献２のような「コンデンサ」（誘電体）の技術を、本願発明や引用発明のような「正特性サーミスタ」（半導体）に適用することは、当業者が困難なくなし得ることであるから、上記主張は採用できない。
　
第８　むすび
　以上のとおりであるから、本願発明は、引用文献１、２に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　そして、本願は他の請求項について検討するまでもなく拒絶されるべきものである。
　
　よって、結論のとおり審決する。