【事件の表示】
　特願２０００−５４１５９９「コンピュータバスを介してピーア・トゥ・ピーア・マスタリングを行うシステムおよび方法」拒絶査定不服審判事件〔平成１１年１０月　７日国際公開、ＷＯ９９／５０７５５、平成１４年　４月　２日国内公表、特表２００２−５１００８６〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯 
 　 
　本件出願は、１９９９年２月２４日（パリ条約による優先権主張外国庁受理１９９８年３月３１日、米国）を国際出願日とする出願であって、平成１９年５月３１日付けで拒絶査定がなされ、これに対し、同年９月３日に拒絶査定に対する審判請求がなされ、同年１０月３日付けで手続補正がなされた。そして当審において、平成２２年２月３日付け審尋に対し、同年８月５日付けで回答書が提出され、同年１２月６日付けの補正の却下の決定及び拒絶理由通知に対し、平成２３年３月２８日付けで意見書及び手続補正書が提出されたものである。 
　
　
第２　本願発明について
　本願の請求項に係る発明は、平成２３年３月２８日付け手続補正書の特許請求の範囲の請求項１〜１９に記載された事項により特定されるとおりのものと認められ、請求項１に係る発明は次のとおりである。
　
　「【請求項１】　プロセッサが接続され、分割トランザクションが可能なホストバスと、
　リクエスタが接続され、バスマスタを備えたバスおよび遅延されたトランザクションをサポートしないバスを含む複数の第１のバスと、
　ターゲットが接続され、メモリバスおよび遅延されたトランザクションをサポートしないバスを含む複数の第の２バスと、
　前記ホストバスと前記第１のバスとの間に接続された第１の装置と、
　前記ホストバスと前記第２バスとの間に接続された第２の装置と
　を有し、
　前記第１の装置は、
　　前記リクエスタからのターゲットのアドレス、当該リクエスタの識別情報を含むデータ転送のための要求信号を受けたとき、その要求信号を記憶し、
　　前記要求信号を前記ホストバスを介して前記第２の装置に送信し、
　　前記要求信号に対する応答を保留し、
　前記第２の装置は、
　　前記第１の装置から前記要求信号を受けたとき、その要求信号を記憶し、
　　前記要求信号に含まれるアドレスに該当するターゲットに前記第２のバスを介して前記データ転送のための要求信号を発行し、
　　前記ターゲットがレディ状態で前記データ転送のための要求信号に対するデータを前記第２のバスを介して前記ターゲットから受信したときは、当該データを前記ホストバスを介して前記第１の装置に送信し、
　　前記ターゲットがレディ状態でなく前記ホストバスを解放することを示す信号を前記第２のバスを介して前記ターゲットから受信したときは、前記ホストバスに対して他の転送を可能にし、
　前記第１の装置は、
　　前記ターゲットがレディ状態で、前記ホストバスを介して前記第２の装置から前記データ転送のための要求信号に対するデータを受信したときは、該受信したデータを前記リクエスタに送信して前記保留状態を解除し、
　　前記ターゲットがレディ状態でなく前記ホストバスが他の転送に解放されたときは、前記保留にされた要求が完了するまで反復して行い、
　前記第２の装置は、前記第１の装置からの前記保留にされた要求に関する再要求を前記ターゲットに対して行う、
情報通信システム。」
　
　
第３　平成２２年１２月６日付けの当審による拒絶理由通知の概要 
　
　平成２２年１２月６日付けの当審による拒絶理由通知の概要は次のとおりである。 
　
　「１）本件出願は、特許請求の範囲の記載が下記の点で不備のため、特許法第３６条第６項第１号に規定する要件を満たしていない。 
 ２）本件出願は、明細書及び図面の記載が下記の点で不備のため、特許法第３６条第４項に規定する要件を満たしていない。 
　
１．〜３．［省略］
４．理由１について 
（１）〜（３−２）［省略］
（３−３）請求項に係る発明と発明の詳細な説明に発明として記載したものとの実質的な対応関係について 
　請求項１、２、１２に係る発明が、発明の詳細な説明において、発明の課題が解決できることを当業者が認識できるように記載された範囲を超えているものであるか否かを検討する。 
　これら請求項に記載された「第１の装置」と「第２の装置」は、平成１８年２月２３日付け意見書に記載された説明も参酌すれば、それぞれ、発明の詳細な説明に記載された、ホストマスタ３１１、内部コントロールバス３３０、ＩＤＥコントローラ３２０よりなる「ホストブリッジ２１４」と、同様の構成を有する「ホストブリッジ２３２」に対応していると解釈できる。 
　また、「第１のバス」、「第２のバス」については、平成１８年２月２３日付け意見書に記載された説明も参酌すれば、「第１のバス」はＩＯＤバス２２０とＰＣＩバス２１８に、「第２のバス」は、メモリバス２４０とＰＣＩバス２３６に対応していると解釈できる。 
　一方、発明の詳細な説明には、「本発明は、コンピュータシステム内のホストバスを介したピア・トゥ・ピアのマスタリングを行うシステムを提供する」（【００１１】）と記載されている。そして、「ホストブリッジ２１４」、「ホストブリッジ２３２」、「第１のバス」、「第２のバス」によるコンピュータシステム内のバストランザクションが、【００３８】〜【００４３】段落に記載されている。 
　ここで、発明の詳細な説明における上記【００３８】〜【００４３】段落の記載を検討すると、これら請求項に係る発明は、コンピュータシステム内のホストバスを介したピア・トゥ・ピアのマスタリングを行うシステムを提供することを課題とし、その解決手段として、概略的には、リクエスタ（ＢＭＩＯＤ２３０）がシステム内でターゲット装置からのデータをリードする意志を示すリード要求をＩＤＥコントローラ３２０に発行すると、ＩＤＥコントローラ３２０がキャッシュライン転送の要求をホストマスタ３１１に通知し、ホストマスタ３１１がホストバス上にキャッシュライン要求を発行し、ホストブリッジ２３２がメモリバス２４０を介してキャッシュラインリード要求を発行し、ターゲットがビジーでなければリード要求で求められたデータをリクエスタに返し、ビジーであれば応答を遅延するという構成を採用したものといえる。 
　そうすると、発明の詳細な説明には、ＰＣＩバスに関して、発明の課題が解決できることを当業者が認識できるような記載はなく、「第１のバス」としてＩＤＥバスコントローラが接続されていないＰＣＩバスを含めたり、あるいは、「第２のバス」としてメモリバス以外のＰＣＩバスまでも含めることは、発明の詳細な説明に記載した範囲を超えて特許を請求するものである。 
　したがって、請求項１、２、１２には、発明の詳細な説明に記載された発明の課題を解決するための手段が反映されていないため、発明の詳細な説明に記載した範囲を超えて特許を請求するものである。 
　［途中省略］
　
５．理由２について 
・請求項１、２、１２について 
　請求項１、２、１２には、「第１のバス」、「第２のバス」を含む発明が記載されており、「第１のバス」についてはＩＯＤバス２２０とＰＣＩバス２１８という具体例が、「第２のバス」についてはメモリバス２４０とＰＣＩバス２３６という具体的な物が想定される。 
　一方、発明の詳細な説明には、「第１のバス」としてＩＤＥバスコントローラに接続されたＩＯＤバス２２０や、「第２のバス」としてメモリバスについての説明は記載されているが、「第１のバス」として想定されるＰＣＩバス、あるいは、「第２のバス」として想定されるＰＣＩバスについては、どのようにトランザクションを処理するのか記載されておらず、明細書及び図面の記載ならびに出願時の技術常識をもってしても、当業者が実施できる程度に明確かつ十分に説明されているということはできない。 
　［以下、省略］　」 
 　 
 　 
第４　平成２３年３月２８日付けの意見書における審判請求人の主張の概要　 
　平成２２年１２月６日付けの当審による拒絶理由通知のうち、上記「第３」にて摘記した拒絶の理由に対して、平成２３年３月２８日付け意見書においてなされた審判請求人の主張は次のとおりである。
　
 「（３）理由１（特許法第３６条第６項第１号違反）について
　　　　［途中省略］
１−（３−３）請求項に係る発明と発明の詳細な説明に発明として記載したものとの実質的な対応関係について
　ご指摘のように、本願のご指摘の各請求項に記載された「第１の装置」と「第２の装置」は、発明の詳細な説明に記載された、ホストマスタ３１１、内部コントロールバス３３０、ＩＤＥコントローラ３２０よりなる「ホストブリッジ２１４」と、同様の構成を有する「ホストブリッジ２３２」に対応しております。
　また、「第１のバス」、「第２のバス」は、「第１のバス」はＩＯＤバス２２０とＰＣＩバス２１８に、「第２のバス」は、メモリバス２４０とＰＣＩバス２３６に対応しております。
　さらに、「発明の詳細な説明には、ＰＣＩバスに関して、発明の課題が解決できることを当業者が認識できるような記載はなく云々」とのご指摘ですが、本願明細書の「発明の詳細な説明には、ＰＣＩバスに関して、発明の課題が解決できることを当業者が認識できるような記載」があると思料します。
　すなわち、本願明細書の段落［００１９］には、「第１の装置」、「第２の装置」に対応する「ホストブリッジ２１４」、同様の構成を有する「ホストブリッジ２３２」に関して、「ＨＢ装置２＿２３２としては、ＨＢ装置１＿２１４と同じものを用いることができ、インテル社によって製造された８２４５４ＫＸ／ＧＸ＿ＰＣＩブリッジを用いることができる。」と明確に例示されております。
　
　また、本願明細書の段落［００３７］には、「本発明は、PentiumIIまたはPentiumRro（”Ｐ６”）バスのような、コンピュータバス（ホストバス）を介してピア・トゥ・ピアのマスタリングを行うシステムを提供する。」と明記されております。
　また、本願明細書の段落［００２０］には、「本実施形態では、ＰＣＩ１バス２１８およびＰＣＩ２バス２３６は、ＰＣＩローカルバス仕様（改定２．１またはそれ以降）に適合した標準ＰＣＩバスである。」と明記されております。
　一方、平成２２年８月５日に提出の審尋の回答書に添付して既に提出致しました、インターネット上に公開されております「Ｉｎｔｅｌ　４５０ＫＸ／ＧＸ　ＰＣＩｓｅｔ」のデータシートのＣｈｐｔｅｒ２およびＦｉｇ１等には、PentiumRroのホストバスに、ＰＣＩバスを接続するためのホストブリッジとしての８２４５４ＫＸ／ＧＸ＿ＰＣＩブリッジの構成が詳細に記載され、本願のホストマスタ３１０に相当する「ＨｏｓｔＢｕｓ」およびＰＣＩバスが接続されるＰＣＩＩｎｔｅｒｆａｃｅ」に関して、信号線およびその作用が詳細に開示されております。
　すなわち、８２４５４ＫＸ／ＧＸ＿ＰＣＩブリッジで構成される本願のＨＢ装置２＿２３２、ＨＢ装置１＿２１４は、分割トランザクションをサポートするPentiumRroのホストバス（本願のホストバス２１０）に「遅延されたトランザクションをサポートしないＰＣＩバス（本願のＰＣＩ１バス２１８およびＰＣＩ２バス２３６）」（本願明細書の段落［００１０］）を接続可能とする機能を具備することは、本願明細書にて明確に引用された８２４５４ＫＸ／ＧＸ＿ＰＣＩブリッジに関する上述のデータシートの内容及び、上述の本願明細書の段落［００１６］、［００１９］、［００２０］等の記載から当業者にとって自明と思料します。
　すなわち、ご指摘の「その解決手段として、概略的には、リクエスタ（ＢＭＩＯＤ２３０）がシステム内でターゲット装置からのデータをリードする意志を示すリード要求をＩＤＥコントローラ３２０に発行すると、ＩＤＥコントローラ３２０がキャッシュライン転送の要求をホストマスタ３１１に通知し、ホストマスタ３１１がホストバス上にキャッシュライン要求を発行し、ホストブリッジ２３２がメモリバス２４０を介してキャッシュラインリード要求を発行し、ターゲットがビジーでなければリード要求で求められたデータをリクエスタに返し、ビジーであれば応答を遅延するという構成」と同等の機能は、ＰＣＩバスに関しても実質的に本願明細書の発明の詳細な説明に開示されているものと思料します。
　そして、本願のＨＢ装置２＿２３２、ＨＢ装置１＿２１４は、上述の８２４５４ＫＸ／ＧＸ＿ＰＣＩブリッジとしての機能に加えて、発明の詳細な説明に例示されたバスマスタＩＯＤ２３０を共存させて接続する新規な機能を具備することにより、リクエスタとしてのバスマスタＩＯＤ２３０およびＰＣＩ１バス２１８上の任意のＩＯＤ１２２２、ＩＯＤ２２２６と、ターゲットとしてのメインメモリ２４４およびＰＣＩ２バス２３６上の任意のＩＯＤ３２４８、ＩＯＤ４２５２、との間におけるホストバス２１０を介したピア・トゥ・ピア(peer-to-peer、１対１）の通信を実現するものです。
　このことは、本願明細書の段落［００２７］における「ホストマスタ（ＨＭ）３１０は、ＰＣＩターゲット、ＰＣＩリクエスタおよびＩＤＥコントローラ３２０からの要求の受信および調停を行う。」との記載からも裏付けるものと思料します。　従って、本願の各請求項の発明は、発明の詳細な説明に記載したものとなり、当該理由１には該当しないものと思料します。
　
（４）理由２（特許法第３６条第４項違反）について
請求項１、２、１２について
　ご指摘のように、請求項１、２、１２に記載の発明においては、「第１のバス」についてはＩＯＤバス２２０とＰＣＩバス２１８という具体例が、「第２のバス」についてはメモリバス２４０とＰＣＩバス２３６という具体的な物が想定されます。
　そして、上述の理由１の１−（３−３）の項で詳細に説明しましたように、発明の詳細な説明において明確に引用された８２４５４ＫＸ／ＧＸ＿ＰＣＩブリッジに関する上述のデータシートの内容及び、上述の本願明細書の段落［００１６］、［００１９］、［００２０］等の記載から、「第１のバス」としてＩＤＥバスコントローラに接続されたＩＯＤバス２２０や、「第２のバス」としてメモリバスについての説明のみならず、「第１のバス」として想定されるＰＣＩバス、あるいは、「第２のバス」として想定されるＰＣＩバスについて、どのようにトランザクションを処理するのかが、明細書及び図面の記載ならびに出願時の技術常識に基づいて、当業者が実施できる程度に明確かつ十分に説明されていることが明らかになったと思料します。
　従って、本願は、当該理由２には該当しないものと思料します。」 
 　 
 　 
第５　当審の判断 
 　 
１．理由１（特許法第３６条第６項第１号）について 
　                        
　特許請求の範囲の記載が，特許法第３６条第６項第１号に規定する要件に適合するか否かを判断するため，特許請求の範囲の記載と発明の詳細な説明の記載とを対比し，請求項に係る発明が、発明の詳細な説明において発明の課題が解決できることを当業者が認識できるように記載された範囲を超えるものであるか否かを検討する。
　
（１）特許請求の範囲の記載
　本願特許請求の範囲の請求項１には、「プロセッサが接続され、分割トランザクションが可能なホストバスと、リクエスタが接続され、バスマスタを備えたバスおよび遅延されたトランザクションをサポートしないバスを含む複数の第１のバスと、ターゲットが接続され、メモリバスおよび遅延されたトランザクションをサポートしないバスを含む複数の第の２バスと、前記ホストバスと前記第１のバスとの間に接続された第１の装置と、前記ホストバスと前記第２バスとの間に接続された第２の装置」が記載され、上記「リクエスタ」と上記「ターゲット」の間における上記「ホストバス」を介したピア・トゥ・ピアの通信を行う構成が記載されている。
　
（２）発明の詳細な説明の記載
　発明の詳細な説明には、「本発明は、コンピュータシステム内のホストバスを介したピア・トゥ・ピアのマスタリングを行うシステムを提供する」（【００１１】）と記載されている。そして、「ホストブリッジ２１４」、「ホストブリッジ２３２」、「第１のバス」、「第２のバス」によるコンピュータシステム内のバストランザクションが、【００３８】〜【００４３】段落に記載されている。 
　
　これらの記載から、発明の詳細な説明には、コンピュータシステム内のホストバスを介したピア・トゥ・ピアのマスタリングを行うシステムを提供することを課題とし、その解決手段として、概略的には、リクエスタ（ＢＭＩＯＤ２３０）がシステム内でターゲット装置からのデータをリードする意志を示すリード要求をＩＤＥコントローラ３２０に発行すると、ＩＤＥコントローラ３２０がキャッシュライン転送の要求をホストマスタ３１１に通知し、ホストマスタ３１１がホストバス上にキャッシュライン要求を発行し、ホストブリッジ２３２がメモリバス２４０を介してキャッシュラインリード要求を発行し、ターゲットがビジーでなければリード要求で求められたデータをリクエスタに返し、ビジーであれば応答を遅延するという構成が記載されているといえる。 
　
　また、審判請求人は、平成２３年３月２８日付けの上記意見書において、発明の詳細な説明には、ＰＣＩバスに関して、発明の課題が解決できることを当業者が認識できるような記載があるとする根拠として、明細書における次の記載を挙げている。
　
　「本発明は、PentiumIIまたはPentium Pro（”Ｐ６”）バスのような、コンピュータバス（ホストバス）を介してピア・トゥ・ピアのマスタリングを行うシステムを提供する。」（【００１６】段落）
　
　「ＨＢ装置２＿２３２としては、ＨＢ装置１＿２１４と同じものを用いることができ、インテル社によって製造された８２４５４ＫＸ／ＧＸ＿ＰＣＩブリッジを用いることができる。」（【００１９】段落）
　
　「本実施形態では、ＰＣＩ１バス２１８およびＰＣＩ２バス２３６は、ＰＣＩローカルバス仕様（改定２．１またはそれ以降）に適合した標準ＰＣＩバスである。」（【００２０】段落）
　
　さらに、審判請求人は、「インターネット上に公開されている「Ｉｎｔｅｌ　４５０ＫＸ／ＧＸ　ＰＣＩｓｅｔ」のデータシートのＣｈｐｔｅｒ２およびＦｉｇ１等には、PentiumRroのホストバスに、ＰＣＩバスを接続するためのホストブリッジとしての８２４５４ＫＸ／ＧＸ＿ＰＣＩブリッジの構成が詳細に記載されている」と主張している。
　
　本願明細書の上記【００１６】、【００１９】、【００２０】段落の記載によれば，審判請求人が主張するように、発明の詳細な説明には「８２４５４ＫＸ／ＧＸ＿ＰＣＩブリッジで構成される本願のＨＢ装置２＿２３２、ＨＢ装置１＿２１４は、分割トランザクションをサポートするPentium Proのホストバス（本願のホストバス２１０）に「遅延されたトランザクションをサポートしないＰＣＩバス（本願のＰＣＩ１バス２１８およびＰＣＩ２バス２３６）」（本願明細書の段落［００１０］）を接続可能とする機能を具備すること」が記載されていると認められる。
　
　しかしながら、たとえ出願時の技術常識としてインターネット上に公開されている「Ｉｎｔｅｌ　４５０ＫＸ／ＧＸ　ＰＣＩｓｅｔ」のデータシートの開示を考慮したとしても、審判請求人が主張するように、「「その解決手段として、概略的には、リクエスタ（ＢＭＩＯＤ２３０）がシステム内でターゲット装置からのデータをリードする意志を示すリード要求をＩＤＥコントローラ３２０に発行すると、ＩＤＥコントローラ３２０がキャッシュライン転送の要求をホストマスタ３１１に通知し、ホストマスタ３１１がホストバス上にキャッシュライン要求を発行し、ホストブリッジ２３２がメモリバス２４０を介してキャッシュラインリード要求を発行し、ターゲットがビジーでなければリード要求で求められたデータをリクエスタに返し、ビジーであれば応答を遅延するという構成」と同等の機能がＰＣＩバスに関しても実質的に本願明細書の発明の詳細な説明に開示されている」ということはできない。
　
（３）特許請求の範囲に記載された発明と発明の詳細な説明に記載された発明との対比
　
　特許請求の範囲の請求項１に記載された「リクエスタが接続され、バスマスタを備えたバスおよび遅延されたトランザクションをサポートしないバスを含む複数の第１のバスと、ターゲットが接続され、メモリバスおよび遅延されたトランザクションをサポートしないバスを含む複数の第の２バス」において、上記意見書も参酌すると、「第１のバス」は、ＩＯＤバス２２０とＰＣＩバス２１８に、「第２のバス」は、メモリバス２４０とＰＣＩバス２３６に対応している。
　
　そうすると、特許請求の範囲の請求項１には、「バスマスタを備えたバス（ＩＯＤバス２２０）および遅延されたトランザクションをサポートしないバス（ＰＣＩバス２１８）を含む複数の第１のバス」に接続されたリクエスタと、「メモリバス（メモリバス２４０）および遅延されたトランザクションをサポートしないバス（ＰＣＩバス２３６）を含む複数の第２のバス」に接続されたターゲットの間におけるホストバスを介したピア・トゥ・ピアの通信を行う構成が記載されていると解することができる。
　
　一方、発明の詳細な説明には、「バスマスタを備えたバス（ＩＯＤバス２２０）」に接続されたリクエスタと「メモリバス（メモリバス２４０）」に接続されたターゲットの間におけるホストバスを介したピア・トゥ・ピアの通信については記載されているものの、「遅延されたトランザクションをサポートしないバス」（ＰＣＩバス２１８、２３６）に接続されたリクエスタやターゲットの間におけるホストバスを介したピア・トゥ・ピアの通信については記載されているということはできない。
　
　したがって、本願特許請求の範囲の請求項１に係る発明は、「第１のバス」に「遅延されたトランザクションをサポートしないバス（ＰＣＩバス２１８）」を含み、さらに、「第２のバス」に「遅延されたトランザクションをサポートしないバス（ＰＣＩバス２３６）」を含むものであることから、出願時の技術常識を考慮しても、発明の詳細な説明において発明の課題が解決できることを当業者が認識できるように記載された範囲を超えるものであるというほかはない。
　
　よって、本件特許請求の範囲の記載は、特許法第３６号６項１号の規定に違反するものである。
　
２．理由２（特許法第３６条第４項違反）について
 
　本願請求項１には、「プロセッサが接続され、分割トランザクションが可能なホストバスと、リクエスタが接続され、バスマスタを備えたバスおよび遅延されたトランザクションをサポートしないバスを含む複数の第１のバスと、ターゲットが接続され、メモリバスおよび遅延されたトランザクションをサポートしないバスを含む複数の第の２バスと、前記ホストバスと前記第１のバスとの間に接続された第１の装置と、前記ホストバスと前記第２バスとの間に接続された第２の装置」が記載され、上記「リクエスタ」と上記「ターゲット」の間における上記「ホストバス」を介したピア・トゥ・ピアの通信を行う構成が記載されている。
　
　そして、平成２３年３月２８日付けの上記意見書において、審判請求人は、「「第１のバス」として想定されるＰＣＩバス、あるいは、「第２のバス」として想定されるＰＣＩバスについて、どのようにトランザクションを処理するのかが、明細書及び図面の記載ならびに出願時の技術常識に基づいて、当業者が実施できる程度に明確かつ十分に説明されていることが明らかになったと思料します。」と主張している。
　
　しかしながら、上記「第５　１．」において述べたように、発明の詳細な説明には「８２４５４ＫＸ／ＧＸ＿ＰＣＩブリッジで構成される本願のＨＢ装置２＿２３２、ＨＢ装置１＿２１４は、分割トランザクションをサポートするPentium Proのホストバス（本願のホストバス２１０）に「遅延されたトランザクションをサポートしないＰＣＩバス（本願のＰＣＩ１バス２１８およびＰＣＩ２バス２３６）」（本願明細書の段落［００１０］）を接続可能とする機能を具備すること」は記載されているものの、「第１のバス」として想定されるＰＣＩバス、あるいは、「第２のバス」として想定されるＰＣＩバスが、どのようにトランザクションを処理するのかは、明細書及び図面の記載ならびに出願時の技術常識をもってしても、当業者が実施できる程度に明確かつ十分に説明されているということはできない。
　
　よって、発明の詳細な説明は、当業者が、請求項１に係る発明を実施することができる程度に明確かつ十分に記載されているとはいえないから、本件出願は、特許法第３６号４項の規定に違反するものである。
 　 
　
第５　まとめ 
　以上のとおり、本件出願は、特許法第３６条第６項第１号及び第４項に規定する要件を満たしていない。
　
　よって、結論のとおり審決する。