【事件の表示】
　特願２００３−５７３６８９「半導体デバイス中の異なるシリコン含有領域上に、異なるシリサイド部分を形成する方法」拒絶査定不服審判事件〔平成１５年　９月１２日国際公開、ＷＯ０３／７５３３０、平成１７年　６月３０日国内公表、特表２００５−５１９４６８〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、２００２年１２月２０日（パリ条約による優先権主張外国庁受理２００２年２月２８日、ドイツ国及び２００２年１０月２９日、米国）を国際出願日とする出願であって、 平成２１年６月３０日に手続補正がなされ、同年７月２７日付けで拒絶査定がなされ、それに対して、同年１２月４日に拒絶査定に対する審判請求がなされたものである。
　
２．本願発明
　本願の請求項７に係る発明（以下「本願発明」という。）は、平成２１年６月３０日付けの手続補正により補正された明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項７に記載された事項により特定される以下のとおりのものである。
　
「【請求項７】
　基板（２０１）上に提供される第１シリコン含有領域および第２シリコン含有領域上に、第１金属層（２４０）を形成するステップと、
　前記第１シリコン含有領域を被覆すると共に、前記第２シリコン含有領域を露出させるべく、レジストマスク（２５０）を形成するステップと、
　前記第２シリコン含有領域から、前記第１金属層（２４０）を除去するステップと、
　前記第２シリコン含有領域および前記レジストマスク（２５０）上に、第２金属層（２４２）をたい積するステップと、
　前記レジストマスク（２５０）を除去するステップと、
　前記第１シリコン含有領域および第２シリコン含有領域中にそれぞれ第１シリサイド部分（２４１）および第２シリサイド部分（２４３）を形成すべく、前記第１金属層（２４０）および第２金属層（２４２）と、前記第１領域および第２領域中に含まれるシリコンとの間の化学反応を開始するステップとを含み、
　前記第２金属層（２４２）をたい積するステップは、前記レジストマスク（２５０）のステップカバレッジが最小となるように、前記金属のたい積を制御するステップを含む、半導体デバイスを製造する方法。」
　
３．引用刊行物に記載された発明
（３−１）原査定の拒絶の理由に引用され、本願の優先日前に日本国内で頒布された特開平４−３４９６６０号公報（以下「引用刊行物１」という。）には、図１ないし８とともに、以下の事項が記載されている。（下線は、当合議体にて付加したものである。）
　
「【０００１】
【産業上の利用分野】本発明は半導体装置、特に、シリサイドを用いた低抵抗拡散層を有する半導体装置に関する。」
「【００１７】更に、
半導体基板表面に第一導電型不純物拡散層と、第二導電型不純物拡散層とを互いに離間して形成する工程と、次に、前記第一型導電型不純物拡散層及び前記第二導電型不純物拡散層上に第一の金属層を形成する工程と、次に、前記第一導電型不純物拡散層上にレジスト層を形成する工程と、次に、少なくとも前記第二導電型不純物拡散層上の前記第一の金属層を除去する工程と、次に、少なくとも前記第二導電型不純物拡散層上に第二の金属層を形成する工程と、次に、前記レジスト層を除去する工程と、次に、前記第一の金属層と、前記第二の金属層とをシリサイド化する工程と、を有することを特徴とする半導体装置の製造方法を提供する。
「【００１９】
【実施例】
（実施例１）以下、本発明の第１の実施例を図１から図８を参照しながら説明する。
【００２０】
第１の実施例はＭＯＳ型半導体装置について、リフト・オフ法を用い、金属シリサイドを選択的に形成するものである。
【００２１】まず、通常のＳＡＬＩＣＩＤＥ工程と同様に、
ｎ型半導体基板８にｐ型ウエル領域９を形成し、
このゲート電極４をマスクにして、ｎ型半導体基板８にはボロンなどのｐ型不純物を、ｐ型ウエル領域９にはリンなどのｎ型不純物をイオン注入法等を用いて導入し、ソース／ドレイン領域となる高濃度のｐ型不純物拡散領域１１、高濃度のｎ型不純物拡散領域１０を形成する。
【００２２】
次に、全面にｎ型半導体と接触抵抗の小さいシリサイドを形成する金属として、例えば、チタン膜１２を所望の膜厚に形成した後、通常のフォトリソグラフィ工程を用いて、ｐ型ウエル領域９上のフォトレジスト１３を残し、図３のように、少なくともｎ型型半導体基板８表面のｐ型不純物拡散層１１上のチタン膜を選択的に除去する。続いて、図４のように、ｐ型半導体と接触抵抗の小さいシリサイドを形成する金属として、例えば、コバルト膜１４を堆積する。この後、適当な溶剤を用いて、図５のように、フォトレジスト１３とその上のコバルト膜１４を同時に除去する。
【００２３】以上によって、ｎ型不純物拡散層１０上にはチタン膜１２が、また、ｐ型不純物拡散層１１上にはコバルト膜１４が堆積された状態となる。
次に、通常のＳＡＬＩＣＩＤＥ工程のように加熱処理を行うことによって、図６のように、ｎ型不純物拡散層１０上にはチタンシリサイド１５が、ｐ型不純物拡散層１１上にはコバルトシリサイド１６がそれぞれ選択的に形成される。
【００２４】最後に、図７のように、残った未反応のチタン層１２とコバルト層１４をそれぞれ、硫酸／過酸化水素水の混合液及び塩酸と過酸化水素水の混合液を用いてエッチングする。必要に応じて、更にシリサイド層を安定化するための熱処理を行ってもよい。以上により、不純物拡散領域上に各々の導電型に対して低抵抗のシリサイドを形成することができる。続いて、絶縁層を形成し、コンタクトを設け、更に、そのコンタクトホールを介して金属配線を形成することによりＭＯＳトランジスタを完成する（図８）。」
　
　上記記載からみて、引用刊行物１には、以下の発明（以下「刊行物発明」という。）が記載されているものと認められる。
　
　「ｎ型半導体基板８にｐ型ウエル領域９を形成し、ｎ型半導体基板８にｐ型不純物を、ｐ型ウエル領域９にｎ型不純物を導入し、ソース／ドレイン領域となる高濃度のｐ型不純物拡散領域１１、高濃度のｎ型不純物拡散領域１０を形成し、
　次に、全面にチタン膜１２を形成した後、
　ｐ型ウエル領域９上にフォトレジスト１３を形成し、
　ｎ型半導体基板８表面のｐ型不純物拡散層１１上のチタン膜を選択的に除去し、
　続いて、コバルト膜１４を堆積し、
　この後、フォトレジスト１３とその上のコバルト膜１４を同時に除去し、
　ｎ型不純物拡散層１０上にチタンシリサイド１５を、ｐ型不純物拡散層１１上にコバルトシリサイド１６を、それぞれ選択的に形成する、
　半導体装置の製造方法。」
　
（３−２）原査定の拒絶の理由に引用され、本願の優先日前に日本国内で頒布された特開平１−１１６０７０号公報（以下「引用刊行物２」という。）には、第１図とともに、以下の事項が記載されている。
　
「この発明は、プラズマを用いるスパッタ装置、具体的にはたとえば、中空陰極強化スパッタリング法を用いた高プラズマ濃度マグネトロン・スパッタ装置の分野に関するものである。この発明は特にシステムの効率と速度とを向上させ、同時にその適用可能性を拡大する方法に用いる装置に関するものである。」（第１頁左下欄第２０行〜右下欄第６行）
「リフトオフ付着には、付着する材料の流束３８が、垂直にきわめて近い角度でサンプル表面に到達することが必要である。そうでないと、リフトオフ構造（マスク）の側壁がコーティングされ、前述のようにマスクの除去が妨げられる。この発明は、粒子コリメート・フィルタ３４によって材料の流束が平行になり、かつ中空陰極によるプラズマ強化のため反応チェンバ内の圧力が非常に低くなるので、この要件を溝足する。中空陰極強化を行なわない従来型のマグネトロンでは、この技術を使用するために高い圧力が必要となるので、ガスの逸散のレベルが高くなり過ぎる。」（第４頁右上欄第８〜第１９行）
　
４．対比
（４−１）刊行物発明の「ｎ型半導体基板８」、「ｐ型不純物拡散領域１１」、「高濃度のｎ型不純物拡散領域１０」及び「チタン膜１２」は、各々本願発明の「基板（２０１）」、「第２シリコン含有領域」、「第１シリコン含有領域」及び「第１金属層（２４０）」に相当するので、刊行物発明の「ｎ型半導体基板８にｐ型ウエル領域９を形成し、ｎ型半導体基板８にｐ型不純物を、ｐ型ウエル領域９にｎ型不純物を導入し、ソース／ドレイン領域となる高濃度のｐ型不純物拡散領域１１、高濃度のｎ型不純物拡散領域１０形成し、次に、全面にチタン膜１２を形成」することは、本願発明の「基板（２０１）上に提供される第１シリコン含有領域および第２シリコン含有領域上に、第１金属層（２４０）を形成するステップ」に相当する。
　
（４−２）刊行物発明の「ｐ型ウエル領域９上のフォトレジスト１３」は、本願発明の「第１シリコン含有領域を被覆すると共に、」「第２シリコン含有領域を露出させる」「レジストマスク（２５０）」に相当するので、刊行物発明の「ｐ型ウエル領域９上にフォトレジスト１３を形成」することは、本願発明の「第１シリコン含有領域を被覆すると共に、」「第２シリコン含有領域を露出させるべく、レジストマスク（２５０）を形成するステップ」に相当する。
　
（４−３）刊行物発明の「ｎ型半導体基板８表面のｐ型不純物拡散層１１上のチタン膜を選択的に除去」することは、本願発明の「第２シリコン含有領域から、」「第１金属層（２４０）を除去するステップ」に相当する。
　
（４−４）刊行物発明の「コバルト膜１４」は、本願発明の「第２金属層（２４２）」に相当するので、刊行物発明の「コバルト膜１４を堆積し、この後、フォトレジスト１３とその上のコバルト膜１４を同時に除去」することは、本願発明の「第２シリコン含有領域および」「レジストマスク（２５０）上に、第２金属層（２４２）をたい積するステップと、」「レジストマスク（２５０）を除去するステップ」に相当する。
　
（４−５）刊行物発明の「ｎ型不純物拡散層１０上」の「チタンシリサイド１５」及び「ｐ型不純物拡散層１１上」の「コバルトシリサイド１６」は、各々本願発明の「第１シリコン含有領域」中の「第１シリサイド部分（２４１）」及び「第２シリコン含有領域中」の「第２シリサイド部分（２４３）」に相当するので、刊行物発明の「ｎ型不純物拡散層１０上にチタンシリサイド１５を、ｐ型不純物拡散層１１上にコバルトシリサイド１６を、それぞれ選択的に形成する」ことは、本願発明の「第１シリコン含有領域および第２シリコン含有領域中にそれぞれ第１シリサイド部分（２４１）および第２シリサイド部分（２４３）を形成すべく、」「第１金属層（２４０）および第２金属層（２４２）と、」「第１領域および第２領域中に含まれるシリコンとの間の化学反応を開始するステップ」に相当する。
　
（４−６）刊行物発明の「半導体装置の製造方法」は、本願発明の「半導体デバイスを製造する方法」に相当する。
　
（４−７）そうすると、本願発明と刊行物発明とは、
「基板（２０１）上に提供される第１シリコン含有領域および第２シリコン含有領域上に、第１金属層（２４０）を形成するステップと、
　前記第１シリコン含有領域を被覆すると共に、前記第２シリコン含有領域を露出させるべく、レジストマスク（２５０）を形成するステップと、
　前記第２シリコン含有領域から、前記第１金属層（２４０）を除去するステップと、
　前記第２シリコン含有領域および前記レジストマスク（２５０）上に、第２金属層（２４２）をたい積するステップと、
　前記レジストマスク（２５０）を除去するステップと、
　前記第１シリコン含有領域および第２シリコン含有領域中にそれぞれ第１シリサイド部分（２４１）および第２シリサイド部分（２４３）を形成すべく、前記第１金属層（２４０）および第２金属層（２４２）と、前記第１領域および第２領域中に含まれるシリコンとの間の化学反応を開始するステップとを含む、　
半導体デバイスを製造する方法。」
である点で一致し、次の点で相違する。
　
（相違点）本願発明では、「第２金属層（２４２）をたい積するステップ」が、「レジストマスク（２５０）のステップカバレッジが最小となるように、前記金属のたい積を制御するステップを含む」のに対して、刊行物発明では、そのような特定はなされていない点。
　
５．判断
　以下、上記相違点について検討する。
　
　刊行物発明の「コバルト膜１４を堆積し、この後、フォトレジスト１３とその上のコバルト膜１４を同時に除去」することは、引用刊行物１に「第１の実施例はＭＯＳ型半導体装置について、リフト・オフ法を用い、金属シリサイドを選択的に形成するものである。」（【００２０】）と記載されているように、リフト・オフ法である。
　そして、引用刊行物２には、「リフトオフ付着には、付着する材料の流束３８が、垂直にきわめて近い角度でサンプル表面に到達することが必要である。そうでないと、リフトオフ構造（マスク）の側壁がコーティングされ、前述のようにマスクの除去が妨げられる。」（第４頁右上欄第８〜１２行）のように、リフト・オフ法において、マスクの除去が妨げられないように、マスクの側壁が、付着する材料によってコーティングされないようにすることが記載されており、刊行物発明において、「コバルト膜１４を堆積する」際に、このような技術思想を適用することにより、本願発明のように、「第２金属層（２４２）をたい積するステップ」が、「レジストマスク（２５０）のステップカバレッジが最小となるように、前記金属のたい積を制御する」構成とすることは、当業者が、容易になし得たものである。
　よって、上記相違点は、当業者が容易に想到し得た範囲に含まれる程度のものである。
　
　以上検討したとおり、本願発明と刊行物発明との相違点は、引用刊行物２に記載された技術思想を勘案することにより、当業者が、容易に想到し得た範囲に含まれる程度のものにすぎず、本願発明は、引用刊行物１及び２に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
６．むすび
　以上のとおりであるから、本願は、他の請求項に係る発明について検討するまでもなく、拒絶をすべきものである。
　よって、結論のとおり審決する。