【手続補正書】
【提出日】平成17年11月30日(2005.11.30)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
高周波用途に適した導体構成（４、４１、４２）を有する構成要素（１０）を形成する方法であって、
少なくとも１つの開口部（８）を有する構造化されたガラス層（９、９１、９２、９３、１３）を蒸着コーティングによって基板（１）上のコンタクト−コネクション領域（７１〜７４）の上に堆積させる工程と、
該コンタクト−コネクション領域（７１〜７４）と電気的に接触する、少なくとも１つの導体構造体（１００、１１１、１１２、１１３）を該ガラス層（９、９１、９２、９３）に塗布する工程とから構成される方法。
【請求項２】
請求項１に記載の方法において、該少なくとも１つの導体構造体と接触する少なくとも１つの受動電気素子が、該ガラス層（９、９１、９２、９３）に塗布される方法。
【請求項３】
請求項２に記載の方法において、該要素の少なくとも１つが、該ガラス層（９、９１、９２、９３、１３）上のコンデンサ、抵抗器、コイル、バリスタ、ＰＴＣ、ＮＴＣ、フィルタ素子である方法。
【請求項４】
請求項１乃至３のいずれか１項に記載の方法において、先の段階で塗布された導体構造体のコンタクト−コネクション領域に接触させられて後の段階で塗布される導体構造体を接触させた状態で、構造化されたガラス層を堆積させ、かつ少なくとも１つの導体構造体（１１１、１１２、１１３）を塗布する該工程が多くの回数実行される方法。
【請求項５】
請求項１乃至４のいずれか１項に記載の方法において、少なくとも１つの開口部（８）を有する構造化されたガラス層（９、９１、９２、９３、１３）を蒸着コーティングによって基板（１）上のコンタクト−コネクション領域（７１〜７４）の上に堆積させる該工程が、
該コンタクト−コネクション領域を被覆する構造化された中間層（２１）を塗布する工程と、
蒸着コーティングによって該基板および該基板上に存在する該構造化された中間層（２１）にガラス層（９、９１、９２、９３、１３）を塗布する工程であり、該ガラス層（９、９１、９２、９３、１３）の厚さは該構造化された中間層（２１）の厚さより薄いことが好ましい工程と、
該構造化された中間層（２１）上に位置する該ガラス層（９、９１、９２、９３、１３）のそれら領域（９０）が持ち上げられた状態で、該構造化された中間層（２１）を除去する工程とから構成される方法。
【請求項６】
請求項５に記載の方法において、蒸着コーティングによって該ガラス層を塗布する前に、該コンタクト−コネクション領域に隣接する領域に対して突出する導電性材料（１９）が、該少なくとも１つのコンタクト−コネクション領域（７１〜７４）に塗布され、かつこの材料（１９）が該構造化された中間層（２１）によって被覆される方法。
【請求項７】
請求項５または６に記載の方法において、該構造化された中間層（２１）が印刷またはフォトリソグラフィ構造化によって形成される方法。
【請求項８】
請求項１乃至７のいずれか１項に記載の方法において、導体構造体を塗布する工程が、少なくとも凹上に構造化された中間層を塗布する工程と導電性材料を堆積させる工程とを含んだ方法。
【請求項９】
請求項１乃至８のいずれか１項に記載の方法において、少なくとも１つの導体構造体を塗布する工程が、電気めっき、スパッタリング、あるいは蒸着コーティングによって導電性材料を塗布する工程を含む方法。
【請求項１０】
請求項１乃至９のいずれか１項に記載の方法において、構造化されたガラス層（９、９１、９２、９３、１３）を堆積させる工程の前に、少なくとも１つの導体構造体、特に相互接続部が該基板に塗布される方法。
【請求項１１】
請求項１乃至１０のいずれか１項に記載の方法において、少なくとも１つの導体構造体を塗布する工程が、異なる導電性材料を含む構造体を塗布する工程を含む方法。
【請求項１２】
請求項１乃至１１のいずれか１項に記載の方法において、最終ガラス層（１３）を堆積し、かつ該最終ガラス層（１３）に少なくとも１つのバイア（１５）を形成する工程を含む方法。
【請求項１３】
請求項１２に記載の方法において、該バイア（１５）にハンダ・ビード（１７）が塗布される方法。
【請求項１４】
請求項１乃至１３のいずれか１項に記載の方法において、該基板（１）が能動半導体領域（３３）を有する半導体基板を含み、該少なくとも１つの導体構造体（１００、１１１、１１２、１１３）は、塗布されている間に該能動半導体領域（３３）の接続場所（３５）に接続される方法。
【請求項１５】
請求項１４に記載の方法において、該能動半導体領域が該基板（１）の第１の側（３）上に配設され、コンタクト−コネクション領域（７１〜７４）上への少なくとも１つの開口部（８）を有する構造化されたガラス層（９、９１、９２、９３、１３）の堆積が該基板（１）上への蒸着コーティングによってもたらされ、かつ該ガラス層（９、９１、９２、９３）への少なくとも１つの導体構造体（１１１、１１２、１１３）の塗布が該基板の該第１の側（３）上に行われる方法。
【請求項１６】
請求項１５に記載の方法において、該能動半導体領域（３３）が、第２の側（５）と反対にあり、該ガラス層（９、９１、９２、９３、１３）が堆積され、かつ該導体構造体（１００、１１１、１１２、１１３）が塗布される、該基板の第１の側（３）に配設され、該基板（１）を通って該第１の側上の接続場所に接続される少なくとも１つのバイア（３７）を導入する工程を含む方法。
【請求項１７】
請求項１乃至１６のいずれか１項に記載の方法において、該少なくとも１つの導体構造体（１００、１１１、１１２、１１３）は、塗布されている間に該基板（１）通ってバイア（３７）に接続される方法。
【請求項１８】
請求項１乃至１７のいずれか１項に記載の方法において、蒸着コーティングによって該ガラス層（９、９１、９２、９３、１３）を塗布する間に、該基板（１）が５０℃〜２００℃、好適には８０℃〜１２０℃に保たれる方法。
【請求項１９】
請求項１乃至１８のいずれか１項に記載の方法において、蒸着コーティングによる該ガラス層（９、９１、９２、９３、１３）の塗布の間の圧力が、最大でも１０−４ｍｂａｒの範囲、好適には１０−５ｍｂａｒ以下の範囲に保たれる方法。
【請求項２０】
請求項１乃至１９のいずれか１項に記載の方法において、該ガラス層（９、９１、９２、９３）が、１分当たり少なくとも０．１μｍの層厚の堆積速度の蒸着コーティングによって塗布される方法。
【請求項２１】
請求項１乃至２０のいずれか１項に記載の方法において、該ガラス層（９、９１、９２、９３、１３）内の該少なくとも１つの開口部（８）が導電性材料（１９）で充填される方法。
【請求項２２】
請求項１乃至２１のいずれか１項に記載の方法において、該基板（１）がまだ該ウエハに接合されている間に被覆される方法。
【請求項２３】
請求項１乃至２２のいずれか１項に記載の方法において、蒸着コーティングによるガラス層（９、９１、９２、９３、１３）の塗布がプラズマ・イオン支援堆積法（ＰＩＡＤ）によって行われる方法。
【請求項２４】
特に請求項１乃至２３のいずれか１項に記載の方法を用いて形成される、高周波用途に適した導体構成（４、４１、４２）を有する構成要素（１０）であって、
少なくとも１つのコンタクト−コネクション領域（７１〜７４）を有する基板（１）と、
該基板（１）の少なくとも一方の側（３、５）上にあって、該コンタクト−コネクション領域（７１〜７４）と電気的に接触するバイアを備えた少なくとも１つの開口部（８）を有するガラス層（９、９１、９２、９３、１３）と、
該バイアと接触する、該ガラス層（９、９１、９２、９３）上の少なくとも１つの導体構造体（１００、１１１、１１２、１１３）とを備えた構成要素（１０）。
【請求項２５】
請求項２４に記載の構成要素において、該少なくとも１つの導体構造体（１００、１１１、１１２、１１３）に接続された少なくとも１つの受動電気構成要素（２３）を該ガラス層（９、９１、９２、９３、１３）上に含む構成要素。
【請求項２６】
請求項２５に記載の構成要素において、該受動電気構成要素（２３）が、コンデンサ、抵抗器、コイル、バリスタ、ＰＴＣ、ＮＴＣ、フィルタ素子のうち少なくとも１つを備えた構成要素。
【請求項２７】
請求項２４乃至２６のいずれか１項に記載の構成要素において、蒸着コーティングによって塗布され、かつ各々該ガラス層に塗布された導体構造体（１００、１１１、１１２、１１３）を含む少なくとも２つのガラス層（９、９１、９２、９３）を有する多層導体構成（４、４１、４２）を備え、第１のガラス層上の導体構造体がバイア（１５）を介して第２のガラス層上の導体構造体と電気的に接触する構成要素。
【請求項２８】
請求項２４乃至２７のいずれか１項に記載の構成要素において、該基板（１）が、半導体、特にシリコン、セラミックガラス、プラスチックのうち少なくとも１つを含む構成要素。
【請求項２９】
請求項２４乃至２８のいずれか１項に記載の構成要素において、該基板（１）が、該少なくとも１つのバイア（１５）に接続された、該基板（１）の第１の側（３）上に少なくとも１つの能動半導体領域（３３）を有する半導体基板を含む構成要素。
【請求項３０】
請求項２９に記載の構成要素において、該構造化されたガラス層（９、９１、９２、９３、１３）および該ガラス層（９、９１、９２、９３）上の該少なくとも１つの導体構造体（１１１、１１２、１１３）が、該基板（１）の該第１の側（３）上に配設される構成要素。
【請求項３１】
請求項３０に記載の構成要素において、該構造化されたガラス層（９、９１、９２、９３、１３）および該ガラス層上の該少なくとも１つの導体構造体（１１１、１１２、１１３）が該第１の側（３）と反対の該基板（１）の第２の側（５）上に配設され、かつ該基板（１）が該第１の側（３）上の接続場所（３５）に少なくとも１つのバイア（３７）を有し、該ガラス層（９、９１、９２、９３、１３）を貫通する少なくとも１つの該バイアに接続される構成要素。
【請求項３２】
請求項２４乃至３１のいずれか１項に記載の構成要素において、該基板（１）および該（９、９１、９２、９３、１３）が実質的にマッチする熱膨張係数を有する構成要素。
【請求項３３】
請求項２４乃至３２のいずれか１項記載の構成要素において、蒸着コーティングによって堆積されたガラスの該ガラス層（９、９１、９２、９３）が、約０．０５μｍ〜１．５ｍｍの範囲、好適には０．１μｍから１ｍｍの範囲にある層厚を有する構成要素。
【請求項３４】
請求項２４乃至３３のいずれか１項に記載の構成要素において、該構成要素（１０）が、
２つの対向する側（３、５）上で、該バイア（１５）と接触する該ガラス層（９、９１、９２、９３）の上の少なくとも１つの導体構造体（１００、１１１、１１２、１１３）において、該コンタクト−コネクション領域と電気的に接触するバイアを有する少なくとも１つの開口部（８）を含む蒸着コーティングによって堆積されたガラスのガラス層（９、９１、９２、９３）を備えた導体構成（４、４１、４２）を有する構成要素。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正の内容】
【０００１】
本発明は一般に高周波回路に関し、特に本発明は基板上の高周波用途に適した導体構造体を製造する方法、および高周波構造体に適した該導体構造体を有する構成要素に関する。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００２
【補正方法】変更
【補正の内容】
【０００２】
アナログおよびデジタルＲＦおよび／またはマイクロ波構成要素を備えた電子集積回路が、米国特許第５，９２９，５１０号から知られている。この集積回路は、導電性材料から作られた基板および該基板の一方の側に誘電材料から作られた本体を備える。この誘電体は相互に結合された誘電材料の複数の個々の層から構成される。導電性材料の複数のストリップが本体の誘電層上に配置され、かつアナログおよびデジタルＲＦ構成要素を形成する。個々の電子的構成要素は誘電体に固定され、導電材料のストリップに接続される。誘電体の層上で導電材料のストリップを接続するために、誘電体の各種層を貫通する導電材料から作られたバイアが存在する。
さらに、米国特許第４，５６４，９９７号は、基板表面を平坦化するために絶縁層が半導体基板内に形成された溝に堆積されているか、あるいは絶縁層が基板上に堆積された半導体装置を開示している。さらに、米国特許第４，５６４，９９７号は、半導体装置を製造する方法を開示しており、該方法では、試験片がマスクとして働くレジスト・パタンを介して選択的にエッチングされ、あるパタンを形成する層がプラズマ堆積工程によって堆積され、かつ平坦化された表面を得るためにパタンを形成する前記層がエッチングされた溝を充填しながら、前記レジスト層が除去される。
さらに、独国特許第１００  ４２  ６５３  Ａ１号は、相互の層上に少なくとも２つのセラミック層を含むセラミック多層回路を開示しており、この回路では２つの層の誘電率は異なる。誘電率が異なるために、結果的に高周波用途に適したセラミック多層回路が得られる。該セラミック層上では、層を貫通するバイアによって相互に接続された金属構造体が存在する。それ自体が周知であるＬＴＣＣ技術（ＬＴＣＣ：低温共焼成セラミック）が、セラミック多層回路の製造のために提案されている。
半導体産業のすう勢は一層高いデータ伝送率に向かっていることが知られている。ギガヘルツ帯の周波数のために、送りシステムおよび放出システムにおいて信号減衰の増大をもたらす。これまでは、導電層で印刷した後、積層および焼結を行うことで高周波回路用の３次元または多層配線を実現する、一次印刷セラミック（ＨＴＣＣ）およびガラス・セラミック（ＬＴＣＣ）多層膜がこのタイプのシステムに使用されてきた。さらに、気密的ではない有機多層膜も使用されている。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００５９
【補正方法】変更
【補正の内容】
【００５９】
この目的のために、図３Ｆ〜３Ｈに示すように、再度、構造体２１を有する中間層が基板１の表面の対象とするコンタクト−コネクション領域７５、７６に塗布され、該コンタクト−コネクション領域は便宜的には塗布された導体構造体またはバイアの上にも位置する。次に、該ガラス層９１内の開口部を通るバイアを有するさらなる絶縁ガラス層９１が、コンタクト−コネクション領域７５、７６上に形成され、この形成は図３Ｃ〜３Ｅに関して記載して処理工程と同様に実行される。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００６０
【補正方法】変更
【補正の内容】
【００６０】
図４Ａ〜４Ｅは図３Ｂ〜図３Ｅに関して示した本発明の処理工程の一変形例を示している。本発明の方法のこの変形例は導電性材料に基づいていており、それぞれのコンタクト−コネクション領域に隣接する領域に対して突出し、かつ中間層の構造体によって被覆され、蒸着コーティングによってガラス層を塗布する前にコンタクト−コネクション領域に塗布される。次いで導電材料はバイアを形成する。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００６１
【補正方法】変更
【補正の内容】
【００６１】
詳細には、図４Ａに関して示すように、まず図３Ａのように準備された基板１を始点として、導電層２５が形成され、次にフォトリソグラフィで構造化可能な中間層２７が形成される。