【事件の表示】
　平成１１年特許願第　６６４６６号「温度補償機能を有する自動利得制御装置」拒絶査定不服審判事件〔平成１２年　４月１１日出願公開、特開２０００−１０６５１３〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯・本願発明
　本願は、平成１１年３月１２日（パリ条約による優先権主張１９９８年６月３日、大韓民国）の出願であって、平成２０年３月２１日付けで拒絶査定がなされ、これに対し、同年６月３０日に拒絶査定不服審判の請求がなされるとともに、同年７月２８日付けで手続補正がなされ、その後、当審において平成２３年３月２８日付けで拒絶理由通知がなされ、それに対し、同年６月２９日付けで手続補正がなされたものであり、その請求項１に係る発明は、平成２３年６月２９日付け手続補正書によって補正された特許請求の範囲の請求項１に記載されたとおりの次のものと認める。（以下、「本願発明」という。）
「ゲート端子、ドレイン端子、及びソース端子を有するトランジスタと、前記トランジスタの前記ソース端子と第１電源端子との間に並列に接続された第１の容量及び抵抗と、前記トランジスタの前記ゲート端子と前記第１電源端子との間に接続された第２の容量とを含むバイアス部と、
　反転端子に入力される検出信号と非反転端子に入力される基準信号によって利得増幅に必要な基準信号を出力する差動増幅器と、
　前記バイアス部の前記トランジスタの前記ソース端子における出力信号を反転端子に入力し、前記差動増幅器から出力される前記基準信号を非反転端子に入力し、両信号を比較増幅した出力信号を前記バイアス部の前記トランジスタの前記ゲート端子に出力する利得増幅器と、
　周囲温度が上昇することにより前記バイアス部の前記トランジスタのドレイン電流が減少して当該トランジスタのソース電圧が減少しても、前記バイアス部の前記トランジスタの前記ドレイン端子に一定のバイアス電流を印加して前記トランジスタの前記ドレイン端子に一定の電流を供給するバイアス入力部とを備え、
　前記バイアス入力部は、
　第２電源端子に共通に接続された第１及び第２の負荷抵抗と、
　前記第１の負荷抵抗を介して前記第２電源端子にドレイン端子が接続された第１のトランジスタと、
　前記第２の負荷抵抗を介して前記第２電源端子にドレイン端子が接続された第２のトランジスタとを含み、
　前記第１のトランジスタのソース端子と前記第２のトランジスタのソース端子とが共通に前記バイアス部のトランジスタのドレイン端子に接続され、前記第１のトランジスタのゲート端子と前記第２のトランジスタのゲート端子に前記入力信号が供給されることを特徴とする温度補償機能を有する自動利得制御装置。」
　
２．引用例
　これに対して、当審において平成２３年３月２８日付けで通知した拒絶の理由に引用した特表平９−５０１０２３号公報（以下、「引用例１」という。）、及び特開平２−２１０９０２号公報（以下、「引用例２」という。）には、それぞれ、図面とともに次の事項が記載されている。
　
（引用例１）
Ａ．「図４は、本発明の回路を示している。デュアルゲートＦＥＴ増幅器Ｑ６のソースＳの電圧は、差動増幅器１６を経由してデュアルゲートＦＥＴＱ６のゲートＧ２に結合される。抵抗器Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６、及びＲ７と、キャパシタＣ１、Ｃ２、Ｃ３、Ｃ４は通常のものである。パワーは端子Ｔ１、Ｔ２に印加され、増幅される信号は端子Ｔ３に印加され、増幅された出力信号はドレインＤにある。周囲温度の増加を原因としてゲインが減少した際は、ＦＥＴＱ６のドレインＤの電流は減少し、従ってＦＥＴＱ６のソースＳの電圧が低下する。減少したソース電圧は、増幅器１６の反転端子に印加され、基準信号ＶREFに関して積分される。その結果としての増幅器１６からの出力信号は、ＦＥＴＱ６の第２のゲートＧ２に印加される。その結果、ＦＥＴＱ６のドレインＤの電流は増加し、これによりＦＥＴＱ６のゲインも増加し、温度変化が補償される。
　図４の回路を含む本発明の実施例が図５に示されている。受信部（図５の下部）検出信号は、差動増幅器（コンパレータ）７により基準信号ＶREFと比較され、差動増幅器７の結果出力は第２の差動増幅器１７の非反転入力端子に印加される。ＡＧＣ増幅器４−ａのＦＥＴＱ８のソースＳの電圧は、差動増幅器１７の反転入力端子、および加算回路１３に印加される。差動増幅器１７の出力信号ＡＧＣ電圧ＲＸ−ＶAGCは、ＡＧＣ増幅器４−ａのＦＥＴＱ８の第２のゲートＧ２に印加される。
　加算器１３からの(1)送信レベルセッティング信号電圧ＴＸ−ＶGAIN CONTおよび(2)ＦＥＴ８のソースＳのソース電圧の和は、送信部の差動増幅器１８の非反転入力端子に印加される。送信部のＡＧＣ増幅器１０−ａのＦＥＴＱ１０のソースＳの電圧は、差動増幅器１８の反転入力端子に印加される。差動増幅器１８の出力信号は、ＡＧＣ電圧ＴＸ−ＶAGCである。
　受信部では、ＦＥＴＱ８の第２のゲートＧ２、ＦＥＴＱ８のソースＳ、及び差動増幅器１７は閉ループを形成し、これにより温度変化はＡＧＣ増幅器４−ａによって補償される。同様に、ソースＳ、送信部のＡＧＣ増幅器１０−ａのＦＥＴＱ１０のゲートＧ２、及び差動増幅器１８は閉ループを形成し、これにより温度変化はＡＧＣ増幅器１０−ａによって補償される。受信部のＡＧＣ増幅器４−ａの補償信号ＲＸ−ＶAGCは、加算回路１３を経山して送信部のＡＧＣ増幅器１０−ａに送られる。」（第１１頁第１行〜第１２頁第４行）
　
　上記Ａの記載において、「図４の回路を含む本発明の実施例が図５に示されている。」とあることから、図５における「デュアルゲートＦＥＴＱ８のソースＳと接地との間に並列に接続されたキャパシタ及び抵抗器」、及び「第２のゲートＧ２と接地との間に接続されたキャパシタ」に、図４の対応箇所と同じ参照符号を付して以下の認定を行うと、上記Ａの記載及び図５の記載に基づいて、引用例１には、次の発明（以下、「引用例１記載の発明」という。）が記載されているものと認められる。 
「第１のゲートＧ１、第２のゲートＧ２、ドレインＤ、及びソースＳを有するデュアルゲートＦＥＴＱ８と、前記デュアルゲートＦＥＴＱ８の前記ソースＳと接地との間に並列に接続された第１のキャパシタＣ３及び抵抗器Ｒ４と、前記デュアルゲートＦＥＴＱ８の前記第２のゲートＧ２と前記接地との間に接続された第２のキャパシタＣ２とを含むデュアルゲートＦＥＴ部と、
　反転端子に入力される検出信号と非反転端子に入力される基準信号ＶREFによって利得増幅に必要な基準信号を出力する差動増幅器７と、
　前記デュアルゲートＦＥＴ部の前記デュアルゲートＦＥＴＱ８の前記ソースＳにおける出力信号を反転端子に入力し、前記差動増幅器７から出力される前記基準信号を非反転端子に入力し、両信号を比較増幅した出力信号を前記デュアルゲートＦＥＴ部の前記デュアルゲートＦＥＴＱ８の前記第２のゲートＧ２に出力する第２の差動増幅器１７とを備え、
　周囲温度が増加することにより前記デュアルゲートＦＥＴ部の前記デュアルゲートＦＥＴＱ８のドレイン電流が減少して当該デュアルゲートＦＥＴＱ８のソースＳの電圧が低下する場合に、前記デュアルゲートＦＥＴＱ８の第２のゲートＧ２、前記ソースＳ、前記第２の差動増幅器１７、前記第２のゲートＧ２の閉ループが形成されることにより、前記ドレイン電流が増加されて温度補償がなされる、温度補償機能を有するＡＧＣ増幅器。」
　
（引用例２）
Ｂ．「第５図は、上記ＭＯＳＦＥＴの代わりに、ソースを共通とした２個の差動ＭＯＳＦＥＴと上記差動ＭＯＳＦＥＴのソースにドレインを接続したＭＯＳＦＥＴより成り、該ＭＯＳＦＥＴのソースを接地した差動増幅器を使用したものである。・・・（中略）・・・また、入力端子５−２及び５−３は差動入力端子であり、相補性の信号が入力される。入力端子５−１は上記差動ＭＯＳＦＥＴのバイアス電流を制御し、上記差動増幅器の利得を制御するものである。」（第６頁左上欄第１２行〜右上欄第２行） 
　
３．対比 
　本願発明と引用例１記載の発明とを対比すると、次のことがいえる。
　
（あ）引用例１記載の発明における「デュアルゲートＦＥＴＱ８」、「第２のゲートＧ２」、「ドレインＤ」、「ソースＳ」、「接地」、「第１のキャパシタＣ３」、「抵抗器Ｒ４」、「第２のキャパシタＣ２」は、それぞれ、本願発明における「トランジスタ」、「ゲート端子」、「ドレイン端子」、「ソース端子」、「第１電源端子」、「第１の容量」、「抵抗」、「第２の容量」に相当する。
　
（い）引用例１記載の発明における「デュアルゲートＦＥＴ部」は、「第２のゲートＧ２」→「ソースＳ」→（デュアルゲートＦＥＴ部の外部に存在する差動増幅器１７）→「第２のゲートＧ２」のループで温度補償を行うものであり、また、本願発明における「バイアス部」も、「ゲート端子」→「ソース端子」→（バイアス部の外部に存在する利得増幅器）→「ゲート端子」のループで温度補償を行うものであるから、両者は、ともに、「温度補償部」として機能しているということができる。
　
（う）引用例１記載の発明における「（差動増幅器７の）非反転端子に入力される基準信号ＶREF」、「差動増幅器７」、「第２の差動増幅器１７」、「ＡＧＣ増幅器」は、それぞれ、本願発明における「（差動増幅器の）非反転端子に入力される基準信号」、「差動増幅器」、「利得増幅器」、「自動利得制御装置」に相当する。 
　
（え）引用例１記載の発明における「周囲温度が増加すること」、「デュアルゲートＦＥＴＱ８のソースＳの電圧が低下」することは、それぞれ、本願発明における「周囲温度が上昇すること」、「トランジスタのソース電圧が減少」することに相当する。
　ここで、引用例１記載の発明において、「デュアルゲートＦＥＴＱ８の第２のゲートＧ２、ソースＳ、第２の差動増幅器１７、第２のゲートＧ２」の閉ループが形成されて温度補償が行われるということは、デュアルゲートＦＥＴＱ８のドレイン電流が減少しようとしても増加の方向に閉ループが作用するということであり、結果として、デュアルゲートＦＥＴＱ８のドレイン電流は一定に保たれるものと解される。
　そして、上記（い）で述べたように、引用例１記載の発明における「デュアルゲートＦＥＴ部」と、本願発明における「バイアス部」とは、ともに、「温度補償部」として機能しているということができるから、本願発明と引用例１記載の発明とは、ともに、「周囲温度が上昇することにより温度補償部のトランジスタのドレイン電流が減少して当該トランジスタのソース電圧が減少しても、温度補償の作用により前記温度補償部の前記トランジスタに一定のドレイン電流が流れる」点において、共通するものであるということができる。
　
　上記（あ）〜（え）の事項を踏まえると、本願発明と引用例１記載の発明とは、「ゲート端子、ドレイン端子、及びソース端子を有するトランジスタと、前記トランジスタの前記ソース端子と第１電源端子との間に並列に接続された第１の容量及び抵抗と、前記トランジスタの前記ゲート端子と前記第１電源端子との間に接続された第２の容量とを含む温度補償部と、
　反転端子に入力される検出信号と非反転端子に入力される基準信号によって利得増幅に必要な基準信号を出力する差動増幅器と、
　前記温度補償部の前記トランジスタの前記ソース端子における出力信号を反転端子に入力し、前記差動増幅器から出力される前記基準信号を非反転端子に入力し、両信号を比較増幅した出力信号を前記温度補償部の前記トランジスタの前記ゲート端子に出力する利得増幅器とを備え、
　周囲温度が上昇することにより前記温度補償部の前記トランジスタのドレイン電流が減少して当該トランジスタのソース電圧が減少しても、温度補償の作用により前記温度補償部の前記トランジスタに一定のドレイン電流が流れる、温度補償機能を有する自動利得制御装置。」
である点で一致し、次の点で相違する。 
　
　相違点：本願発明は、「温度補償部」を「バイアス部」と称するとともに、「周囲温度が上昇することにより前記バイアス部の前記トランジスタのドレイン電流が減少して当該トランジスタのソース電圧が減少しても、前記バイアス部の前記トランジスタの前記ドレイン端子に一定のバイアス電流を印加して前記トランジスタの前記ドレイン端子に一定の電流を供給するバイアス入力部」を備えるものであり、かつ、上記「バイアス入力部」が「第２電源端子に共通に接続された第１及び第２の負荷抵抗と、前記第１の負荷抵抗を介して前記第２電源端子にドレイン端子が接続された第１のトランジスタと、前記第２の負荷抵抗を介して前記第２電源端子にドレイン端子が接続された第２のトランジスタとを含み、前記第１のトランジスタのソース端子と前記第２のトランジスタのソース端子とが共通に前記バイアス部のトランジスタのドレイン端子に接続され、前記第１のトランジスタのゲート端子と前記第２のトランジスタのゲート端子に前記入力信号が供給される」ものであるのに対し、引用例１記載の発明は、そのようなものではない点。
　
４．当審の判断 
　そこで、上記相違点について検討する。
　引用例２の上記Ｂの記載及び第５図を参照すると、引用例２には、利得制御用のＭＯＳＦＥＴのバイアス電流を、２個の差動ＭＯＳＦＥＴの電流の合計とする回路が記載されている。
　ここで、上記２個の差動ＭＯＳＦＥＴには「相補性の信号」が入力されるものであり、上記２個の差動ＭＯＳＦＥＴの電流の合計が一定になるということは、当業者にとって明らかである。
　そして、「２個の差動ＭＯＳＦＥＴの電流の合計」が「利得制御用のＭＯＳＦＥＴ」に「入力」されて該「利得制御用のＭＯＳＦＥＴ」の「バイアス電流」に等しくなることから、上記「２個の差動ＭＯＳＦＥＴ」の部分を「バイアス入力部」と呼び、上記「利得制御用のＭＯＳＦＥＴ」の部分を「バイアス部」と呼ぶことは、当業者が適宜になし得ることにすぎない。
　また、引用例１記載の発明は、デュアルゲートＦＥＴＱ８の第１のゲートＧ１に入力する入力信号の増幅作用を第２のゲートＧ２に入力する利得制御信号によって制御するものであるのに対し、上記引用例２記載のものは、２個の差動ＭＯＳＦＥＴに入力する入力信号の増幅作用を利得制御用のＭＯＳＦＥＴに入力する利得制御信号によって制御するものであることからすると、引用例１記載の発明における「デュアルゲートＦＥＴＱ８」の「第１のゲートＧ１」による「増幅作用」部分及び「デュアルゲートＦＥＴＱ８」の「第２のゲートＧ２」による「利得制御」部分と、上記引用例２記載のものにおける「２個の差動ＭＯＳＦＥＴ」による「増幅作用」部分及び「利得制御用のＭＯＳＦＥＴ」による「利得制御」部分とは、互いに置換可能なものであることは、当業者にとって明らかであり、引用例１記載の発明における「増幅作用」部分及び「利得制御」部分を、上記引用例２記載のものにおける「増幅作用」部分及び「利得制御」部分に置換することは、当業者が容易に想到し得ることである。 
　さらに、差動増幅器の負荷を抵抗とすることは、当業者が適宜になし得ることにすぎないから、引用例１記載の発明に対して上記引用例２記載のものを適用するにあたり、上記引用例２の差動増幅器の負荷部分を、接地（本願発明においては「第１の電源端子」）とは反対側の＋側電源端子（引用例１のものにおいては「＋Ｂ端子」であり、本願発明においては「第２の電源端子」）に接続される「第１の負荷抵抗」及び「第２の負荷抵抗」とすることは、当業者が適宜になし得ることにすぎない。 
　してみると、引用例１記載の発明に対して上記引用例２記載のものを適用することにより、「温度補償部」を「バイアス部」と称するとともに、「周囲温度が上昇することにより前記バイアス部の前記トランジスタのドレイン電流が減少して当該トランジスタのソース電圧が減少しても、前記バイアス部の前記トランジスタの前記ドレイン端子に一定のバイアス電流を印加して前記トランジスタの前記ドレイン端子に一定の電流を供給するバイアス入力部」を備えるものとし、かつ、上記「バイアス入力部」を「第２電源端子に共通に接続された第１及び第２の負荷抵抗と、前記第１の負荷抵抗を介して前記第２電源端子にドレイン端子が接続された第１のトランジスタと、前記第２の負荷抵抗を介して前記第２電源端子にドレイン端子が接続された第２のトランジスタとを含み、前記第１のトランジスタのソース端子と前記第２のトランジスタのソース端子とが共通に前記バイアス部のトランジスタのドレイン端子に接続され、前記第１のトランジスタのゲート端子と前記第２のトランジスタのゲート端子に前記入力信号が供給される」ものとすることは、当業者が容易に想到し得ることである。
　
（本願発明の作用効果について）
　そして、本願発明の構成によってもたらされる効果も、引用例１記載の発明及び上記引用例２の記載事項から当業者が容易に予測することができる程度のものであって、格別のものとはいえない。 
　
５．むすび
　したがって、本願発明は、引用例１記載の発明及び上記引用例２の記載事項に基いて、当業者が容易に発明をすることができたものであるので、特許法第２９条第２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。