【手続補正書】
【提出日】平成18年2月21日(2006.2.21)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】  複合データワードをディスプレイの画素に書き込むためのディスプレイドライバ回路であって、該複合データワードは１群の少なくとも４つの等しく重み付けされたデータビットおよび１群の２値重み付けされたデータビットを含み、該複合データワードは、該１群の等しく重み付けされたデータビットおよび該１群の２値重み付けされたデータビットによって少なくとも部分的に規定される値を有しており、該ディスプレイドライバ回路は、
２値重み付けされたデータワードを受け取り、該２値重み付けされたデータワードの少なくとも１ビットを該１群の等しく重み付けされたデータビットに変換し、該２値重み付けされたデータワードの少なくとももう１つのビットを該１群の２値重み付けされたデータビットに含め、該複合データワードを出力に供給するように構成された複合データ発生器と、
ディスプレイ制御信号を出力に供給するように構成された出力制御器と、
を含み、
そのことにより、該ディスプレイ制御信号に応答して該ディスプレイは、該１群の等しく重み付けされたデータビットの各ビットを該画素上において互いに等しい期間アサートし、該１群の２値重み付けされたデータビットの各ビットを該画素上において各２値重み付けされたビットに関連付けられた重要性に応じた期間アサートし、該画素の出力が該複合データワードの該値に対応するようにされる、
ディスプレイドライバ回路。
【請求項２】  複合データワードを表示画素に書き込むためのディスプレイドライバ回路であって、該複合データワードは少なくとも４つのデータビットの第１のデータビット群および第２のデータビット群を含み、該ディスプレイドライバ回路は、
第１のタイプのデータワードを受け取り、該タイプの該データワードの少なくとも１ビットを該第１のデータビット群に変換し、該第１のタイプの該データワードの少なくとももう１つのビットを該第２のデータビット群に含め、該複合データワードを出力に供給するように構成された複合データワード発生器と、
ディスプレイ制御信号を供給するように構成された出力制御器と、
を含み、該ディスプレイ制御信号は、該少なくとも４つのデータビットの第１のデータビット群の各ビットを該表示画素上において互いに等しい期間アサートさせ、該第２のデータビット群の各ビットを該表示画素上において各該ビットに関連付けられた重要性に応じた異なる期間アサートさせる、
ディスプレイドライバ回路。
【請求項３】  前記互いに等しい各期間の長さは、前記第２のデータビット群の最上位ビットの前記期間の倍数である、請求項２に記載のディスプレイドライバ回路。
【請求項４】  前記互いに等しい各期間の長さは、前記第２のデータビット群の最上位ビットの前記期間の長さの２倍である、請求項３に記載のディスプレイドライバ回路。
【請求項５】  前記複合データ発生器は、前記第１のタイプの前記データワードを演算して前記複合データワードを発生するための演算ユニットを含む、請求項２に記載のディスプレイドライバ回路。
【請求項６】  前記複合データ発生器はメモリ装置を含む、請求項２に記載のディスプレイドライバ回路。
【請求項７】  前記複合データ発生器はルックアップテーブルを含む、請求項２に記載のディスプレイドライバ回路。
【請求項８】  前記第１のタイプの前記データワードは、２値重み付けされたデータワードである、請求項２に記載のディスプレイドライバ回路。
【請求項９】  複合データワードを表示画素に書き込むためのディスプレイドライバ回路であって、該複合データワードは少なくとも４つのデータビットの第１のデータビット群および第２のデータビット群を含み、該ディスプレイドライバ回路は、
該複合データワードを出力に供給するように構成された複合データ発生器と、
ディスプレイ制御信号を供給するように構成された出力制御器であって、該ディスプレイ制御信号は、該少なくとも４つのデータビットの第１のデータビット群の各ビットを該表示画素上において互いに等しい期間アサートさせ、該第２のデータビット群の各ビットを該表示画素上において各該ビットに関連付けられた重要性に応じた異なる期間アサートさせ、
該複合データ発生器は、２値重み付けされたデータワードを受け取るための入力端子を含み、該複合データワードは該２値重み付けされたデータワードの受信に応答して発生され、該複合データ発生器は、該２値重み付けされたデータワードの少なくとも１ビットを該複合データワードの該第１のデータビット群に変換するように構成される、
ディスプレイドライバ回路。
【請求項１０】  前記複合データ発生器は、
出力端子と、
前記２値重み付けされたデータワードの第１のビットを受け取るように接続された第１の入力端子、該２値重み付けされたデータワードの第２のビットを受け取るように接続された第２の入力端子、および該複合データ発生器の該出力端子に接続された出力端子を有するＯＲゲートと、
を含む、請求項９に記載のディスプレイドライバ回路。
【請求項１１】  前記複合データ発生器は、
出力端子と、
前記２値重み付けされたデータワードの第１のビットを受け取るように接続された第１の入力端子、該２値重み付けされたデータワードの第２のビットを受け取るように接続された第２の入力端子、および該複合データ発生器の該出力端子に接続された出力端子を有するＡＮＤゲートと、
を含む、請求項９に記載のディスプレイドライバ回路。
【請求項１２】  前記複合データ発生器は、前記２値重み付けされたデータワードの第１のビットを受け取るように接続された出力端子を含む、請求項９に記載のディスプレイドライバ回路。
【請求項１３】  前記複合データ発生器は、
出力端子と、
前記２値重み付けされたデータワードの第１のビットを受け取るように接続された第１の入力端子、該２値重み付けされたデータワードの第２のビットを受け取るように接続された第２の入力端子、該２値重み付けされたデータワードの第３のビットを受け取るように接続された第３の入力端子、および該複合データ発生器の該出力端子に接続された出力端子を有するＯＲゲートと、
を含む、請求項９に記載のディスプレイドライバ回路。
【請求項１４】  前記複合データ発生器は、
出力端子と、
前記２値重み付けされたデータワードの第１のビットを受け取るように接続された第１の入力端子、該２値重み付けされたデータワードの第２のビットを受け取るように接続された第２の入力端子、および出力端子を有するＡＮＤゲートと、
該２値重み付けされたデータワードの第３のビットを受け取るように接続された第１の入力端子、該ＡＮＤゲートの該出力端子に接続された第２の入力端子、および該複合データ発生器の該出力端子に接続された出力端子を有するＯＲゲートと、
を含む、請求項９に記載のディスプレイドライバ回路。
【請求項１５】  前記複合データ発生器は、
出力端子と、
前記２値重み付けされたデータワードの第１のビットを受け取るように接続された第１の入力端子、該２値重み付けされたデータワードの第２のビットを受け取るように接続された第２の入力端子、および出力端子を有するＯＲゲートと、
該２値重み付けされたデータワードの第３のビットを受け取るように接続された第１の入力端子、該ＯＲゲートの該出力端子に接続された第２の入力端子、および該複合データ発生器の該出力端子に接続された出力端子を有するＡＮＤゲートと、
を含む、請求項９に記載のディスプレイドライバ回路。
【請求項１６】  前記複合データ発生器は、
出力端子と、
前記２値重み付けされたデータワードの第１のビットを受け取るように接続された第１の入力端子、該２値重み付けされたデータワードの第２のビットを受け取るように接続された第２の入力端子、該２値重み付けされたデータワードの第３のビットを受け取るように接続された第３の入力端子、および該複合データ発生器の該出力端子に接続された出力端子を有するＡＮＤゲートと、
を含む、請求項９に記載のディスプレイドライバ回路。
【請求項１７】  前記複合データ発生器は、
前記２値重み付けされたデータワードの第１のビットおよび第２のビットを受け取るための入力端子と、
出力端子と、
該複合データ発生器の該入力端子に接続されて該２値重み付けされたデータワードの該第１のビットを受け取るための入力端子および、出力端子を有するバッファであって、該バッファは、該２値重み付けされたデータワードの該受け取られた第１のビットを格納し、該２値重み付けされたデータワードの該受け取られた第１のビットを該バッファの該出力端子上においてアサートするバッファと、
該バッファの該出力端子に接続された第１の入力端子、該複合データ発生器の該入力端子に接続されて該２値重み付けされたデータワードの該第２のビットを受け取るための第２の入力端子、および制御信号を受け取るための制御端子を有する論理アレイであって、該制御信号に応答して、前記複合データワードの前記第１のビット群のうち発生されたビットを該複合データ発生器の該出力端子上において選択的にアサートするように構成された論理アレイと、
を含む、請求項９に記載のディスプレイドライバ回路。
【請求項１８】  前記論理アレイは、
該論理アレイの前記第１の入力端子に接続された第１の入力端子、該論理アレイの前記第２の入力端子に接続された第２の入力端子、および出力端子を有するＯＲゲートと、
該ＯＲゲートの該出力端子に接続された入力端子、該論理アレイの前記出力端子に接続された出力端子、および前記制御信号を受け取るための制御端子を有するマルチプレクサと、
を含む、請求項１７に記載のディスプレイドライバ回路。
【請求項１９】  前記論理アレイは、
該論理アレイの前記第１の入力端子に接続された第１の入力端子、該論理アレイの前記第２の入力端子に接続された第２の入力端子、および出力端子を有するＡＮＤゲートと、
該ＡＮＤゲートの該出力端子に接続された入力端子、該論理アレイの前記出力端子に接続された出力端子、および前記制御信号を受け取るための制御端子を有するマルチプレクサと、
を含む、請求項１７に記載のディスプレイドライバ回路。
【請求項２０】  前記論理アレイは、該論理アレイの前記第１の入力端子に接続された入力端子、該論理アレイの前記出力端子に接続された出力端子、および前記制御信号を受け取るための制御端子を有するマルチプレクサを含む、請求項１７に記載のディスプレイドライバ回路。
【請求項２１】  前記複合データ発生器は、
前記２値重み付けされたデータワードの第１のビット、第２のビット、および第３のビットを受け取るための入力端子と、
出力端子と、
該複合データ発生器の該入力端子に接続されて該２値重み付けされたデータワードの該第１のビットを受け取るための入力端子および、出力端子を有する第１のバッファであって、該バッファは、該２値重み付けされたデータワードの該受け取られた第１のビットを格納し、該２値重み付けされたデータワードの該受け取られた第１のビットを該バッファの該出力端子上においてアサートする第１のバッファと、
該複合データ発生器の該入力端子に接続されて該２値重み付けされたデータワードの該第２のビットを受け取るための入力端子および、出力端子を有する第２のバッファであって、該第２のバッファは、該２値重み付けされたデータワードの該受け取られた第２のビットを格納し、該２値重み付けされたデータワードの該受け取られた第２のビットを該バッファの該出力端子上においてアサートする第２のバッファと、
該第１のバッファの該出力端子に接続された第１の入力端子、該第２のバッファの該出力端子に接続された第２の入力端子、該複合データ発生器の該入力端子に接続されて該２値重み付けされたデータワードの該第３のビットを受け取るための第３の入力端子、および制御信号を受け取るための制御端子を有する論理アレイであって、該制御信号に応答して、該複合データワードの前記第１のビット群のうち発生されたビットを該複合データ発生器の該出力端子上において選択的にアサートするように構成された論理アレイと、
を含む、請求項９に記載のディスプレイドライバ回路。
【請求項２２】  前記論理アレイは、
該論理アレイの前記第１の入力端子に接続された第１の入力端子、該論理アレイの前記第２の入力端子に接続された第２の入力端子、該論理アレイの前記第３の入力端子に接続された第３の入力端子、および出力端子を有するＯＲゲートと、
該ＯＲゲートの該出力端子に接続された入力端子、該論理アレイの前記出力端子に接続された出力端子、および前記制御信号を受け取るための制御端子を有するマルチプレクサと、
を含む、請求項２１に記載のディスプレイドライバ回路。
【請求項２３】  前記論理アレイは、
該論理アレイの前記第１の入力端子に接続された第１の入力端子、該論理アレイの前記第２の入力端子に接続された第２の入力端子、および出力端子を有するＯＲゲートと、
該ＯＲゲートの該出力端子に接続された入力端子、該論理アレイの前記出力端子に接続された出力端子、および前記制御信号を受け取るための制御端子を有するマルチプレクサと、
を含む、請求項２１に記載のディスプレイドライバ回路。
【請求項２４】  前記論理アレイは、
該論理アレイの前記第２の入力端子に接続された第１の入力端子、該論理アレイの前記第３の入力端子に接続された第２の入力端子、および出力端子を有するＡＮＤゲートと、
該論理アレイの前記第１の入力端子に接続された第１の入力端子、該ＡＮＤゲートの該出力端子に接続された第２の入力端子、および出力端子を有するＯＲゲートと、
該ＯＲゲートの該出力端子に接続された入力端子、該論理アレイの前記出力端子に接続された出力端子、および前記制御信号を受け取るための制御端子を有するマルチプレクサと、
を含む、請求項２１に記載のディスプレイドライバ回路。
【請求項２５】  前記論理アレイは、
該論理アレイの前記第２の入力端子に接続された第１の入力端子、該論理アレイの前記第３の入力端子に接続された第２の入力端子、および出力端子を有するＯＲゲートと、
該論理アレイの前記第１の入力端子に接続された第１の入力端子、該ＯＲゲートの該出力端子に接続された第２の入力端子、および出力端子を有するＡＮＤゲートと、
該ＡＮＤゲートの該出力端子に接続された入力端子、該論理アレイの前記出力端子に接続された出力端子、および前記制御信号を受け取るための制御端子を有するマルチプレクサと、
を含む、請求項２１に記載のディスプレイドライバ回路。
【請求項２６】  前記論理アレイは、
該論理アレイの前記第１の入力端子に接続された第１の入力端子、該論理アレイの前記第２の入力端子に接続された第２の入力端子、および出力端子を有するＡＮＤゲートと、
該ＡＮＤゲートの該出力端子に接続された入力端子、該論理アレイの前記出力端子に接続された出力端子、および前記制御信号を受け取るための制御端子を有するマルチプレクサと、
を含む、請求項２１に記載のディスプレイドライバ回路。
【請求項２７】  前記論理アレイは、
該論理アレイの前記第１の入力端子に接続された第１の入力端子、該論理アレイの前記第２の入力端子に接続された第２の入力端子、該論理アレイの前記第３の入力端子に接続された第３の入力端子、および出力端子を有するＡＮＤゲートと、
該ＡＮＤゲートの該出力端子に接続された入力端子、該論理アレイの前記出力端子に接続された出力端子、および前記制御信号を受け取るための制御端子を有するマルチプレクサと、
を含む、請求項２１に記載のディスプレイドライバ回路。
【請求項２８】  前記論理アレイは、該論理アレイの前記第１の入力端子に接続された入力端子、該論理アレイの前記出力端子に接続された出力端子、および前記制御信号を受け取るための制御端子を有するマルチプレクサを含む、請求項２１に記載のディスプレイドライバ回路。
【請求項２９】  前記複合データ発生器は、前記２値重み付けされたデータワードの最上位（Ｘ）ビットの第１の集合を、（２ｘ−１）ビットに変換するように構成された、請求項９に記載のディスプレイドライバ回路。
【請求項３０】  前記複合データワードの値は前記２値重み付けされたデータワードの値に等しい、請求項２９に記載のディスプレイドライバ回路。
【請求項３１】  前記２値重み付けされたデータワードは第１の個数の値を規定することができ、前記複合データワードは第２の個数の値を規定することができ、該第１の個数の値は該第２の個数の値よりも大きい、請求項８に記載のディスプレイドライバ回路。
【請求項３２】  前記複合データ発生器によって発生される前記複合データワードの前記値は、前記第２の個数の値のうち、前記２値重み付けされたデータワードの前記値に最も近い値である、請求項３１に記載のディスプレイドライバ回路。
【請求項３３】  前記複合データ発生器によって発生される前記複合データワードの前記値（Ｖｃ）は、式Ｖｃ＝ＩＮＴ（ＧＣ／Ｎ）によって規定され、ここで、Ｇは前記２値重み付けされたデータワードの前記値を表し、Ｃは該複合データワードの前記第２の個数の可能な値を表し、Ｎは前記２値重み付けされたデータワードの前記第１の個数の可能な値を表し、ＩＮＴは整数関数を表す、請求項３１に記載のディスプレイドライバ回路。
【請求項３４】  複合データワードを表示画素上においてアサートするための方法であって、該複合データワードは特定の画素値に対応しかつ少なくとも４つのビットの第１のビット群および第２のビット群を含み、該方法は、
第１のタイプのデータワードを受け取るステップと、
該第１のタイプの該データワードの少なくとも１ビットを該第１のデータビット群に変換し、該第１のタイプの該データワードの少なくとももう１つのデータビットを該第２のデータビット群に含めることにより、該第１のタイプの該データワードから該複合データワードを発生するステップと、
該少なくとも４つのビットの第１のビット群の各ビットを該表示画素上において互いに等しい期間アサートするステップと、
該第２のビット群の各ビットを該表示画素上において各該ビットに関連付けられた重要性に応じた異なる期間アサートさせるステップとを包含し、
そのことにより該画素の出力が該複合データワードの該値に対応する、方法。
【請求項３５】  前記第１の群の各ビットは、前記表示画素上において、前記第２のビット群の最上位ビットの重要性に応じた期間の長さの２倍の期間アサートされる、請求項３４に記載の複合データワードを表示画素上においてアサートするための方法。
【請求項３６】  前記第１のタイプの前記データワードから前記複合データワードを発生する前記ステップは、該第１のタイプの該データワードに対して演算を行うステップを包含する、請求項３４に記載の複合データワードを表示画素上においてアサートするための方法。
【請求項３７】  前記第１のタイプの前記データワードから前記複合データワードを発生する前記ステップは、該第１のタイプの該データワードによって示されるメモリ位置から該複合データワードを検索するステップを包含する、請求項３４に記載の複合データワードを表示画素上においてアサートするための方法。
【請求項３８】  前記第１のタイプの前記データワードから前記複合データワードを発生する前記ステップは、該第１のタイプの該データワードによって示されるルックアップテーブル位置から複合データワードを検索するステップを包含する、請求項３４に記載の複合データワードを表示画素上においてアサートするための方法。
【請求項３９】  前記第１のタイプの前記データワードは、２値重み付けされたデータワードである、請求項３４に記載の複合データワードを表示画素上においてアサートするための方法。
【請求項４０】  複合データワードを表示画素上においてアサートするための方法であって、該複合データワードは特定の画素値に対応しかつ少なくとも４つのビットの第１のビット群および第２のビット群を含み、該方法は、
２値重み付けされたデータワードを受け取るステップと、
該２値重み付けされたデータワードから該複合データワードを発生するステップであって、該２値重み付けされたデータワードの少なくとも１ビットを該複合データワードの該第１のビット群に変換するステップを包含するステップと、
該少なくとも４つのビットの第１のビット群の各ビットを該表示画素上において互いに等しい期間アサートするステップと、
該第２のビット群の各ビットを該表示画素上において各該ビットに関連付けられた重要性に応じた異なる期間アサートさせるステップとを包含し、
そのことにより該画素の出力が該複合データワードの該値に対応する、方法。
【請求項４１】  前記２値重み付けされたデータワードの前記少なくとも１ビットを前記複合データワードの前記第１のビット群に変換する前記ステップは、該２値重み付けされたデータワードの最上位（Ｘ）ビットの第１の集合を、（２ｘ−１）ビットに変換するステップを包含する、請求項４０に記載の複合データワードを表示画素上においてアサートするための方法。
【請求項４２】  前記複合データワードの値は前記２値重み付けされたデータワードの値に等しい、請求項４１に記載の複合データワードを表示画素上においてアサートするための方法。
【請求項４３】  前記２値重み付けされたデータワードは第１の個数の値を規定することができ、
前記複合データワードは第２の個数の値を規定することができ、該第１の個数の値は該第２の個数の値よりも大きい、
請求項３９に記載の複合データワードを表示画素上においてアサートするための方法。
【請求項４４】  前記複合データワードの前記値は、前記第２の個数の値のうち、前記２値重み付けされたデータワードの前記値に最も近い値である、請求項４３に記載の複合データワードを表示画素上においてアサートするための方法。
【請求項４５】  前記複合データワードを発生する前記ステップは、該複合データワードの前記値（Ｖｃ）を、式Ｖｃ＝ＩＮＴ（ＧＣ／Ｎ）から計算するステップを包含し、ここで、Ｇは前記２値重み付けされたデータワードの前記値を表し、Ｃは該複合データワードの前記第２の個数の値を表し、Ｎは前記２値重み付けされたデータワード前記第１の個数の値を表し、ＩＮＴは整数関数を表す、請求項４３に記載の複合データワードを表示画素上においてアサートするための方法。
【請求項４６】  複合データワードを発生するための方法であって、
第１のタイプのデータワードを受け取るステップと、
少なくとも４つのビットの第１のビット群を提供するステップであって、該第１のビット群の該ビットは互いに同様な重要性を有し、該第１のタイプの該データワードのデータビットの第１の部分集合から生成される、ステップと、
第２のデータビット群を提供するステップであって、該第２のビット群の該ビットは互いに異なる重要性を有し、該第１のタイプの該データワードのデータビットの第２の部分集合である、ステップと、
を包含する方法。
【請求項４７】  前記第１のデータビット群を提供する前記ステップおよび前記第２のデータビット群を提供する前記ステップのうち少なくとも一方は、前記第１のタイプの前記データワードに対して演算を行うステップを包含する、請求項４６に記載の複合データワードを表示画素上においてアサートするための方法。
【請求項４８】  前記第１のデータビット群を提供する前記ステップおよび前記第２のデータビット群を提供する前記ステップのうち少なくとも一方は、前記第１のタイプの前記データワードによって示されるメモリ位置から前記第１のデータビット群および前記第２のデータビット群のうち少なくとも一方を検索するステップを包含する、請求項４６に記載の複合データワードを表示画素上においてアサートするための方法。
【請求項４９】  前記第１のデータビット群を提供する前記ステップおよび前記第２のデータビット群を提供する前記ステップのうち少なくとも一方は、該第１のタイプの該データワードによって示されるルックアップテーブル位置から前記第１のデータビット群および前記第２のデータビット群のうち少なくとも一方を検索するステップを包含する、請求項４６に記載の複合データワードを表示画素上においてアサートするための方法。
【請求項５０】  前記第１のタイプの前記データワードは、２値重み付けされたデータワードである、請求項４６に記載の複合データワードを表示画素上においてアサートするための方法。
【請求項５１】  複合データワードを発生するための方法であって、該方法は、
２値重み付けされたデータワードを受け取るステップと、
少なくとも４つのデータビットの第１のデータビット群を提供するステップであって、該第１のデータビット群の該ビットは互いに同様な重要性を有する、ステップと、
第２のデータビット群を提供するステップであって、該第２のデータビット群の該ビットは互いに異なる重要性を有する、ステップとを包含し、
該第１のデータビット群および該第２のデータビット群のうち少なくとも一方は、該２値重み付けされたデータワードの受信に応答して提供され、
該第１のデータビット群を提供する該ステップは、該２値重み付けされたデータワードの少なくとも１ビットを該第１のビット群に変換するステップを包含する、方法。
【請求項５２】  前記２値重み付けされたデータワードの前記少なくとも１ビットを前記第１のデータビット群に変換するステップは、
第１の２値重み付けされたデータビットを受け取るステップと、
第２の２値重み付けされたデータビットを受け取るステップと、
該第１の２値重み付けされたデータビットおよび該第２の２値重み付けされたデータビットに対して論理ＯＲ演算を行うことにより、該第１のビット群のうちの１ビットを生成するステップと、
を包含する、請求項５１に記載の複合データワードを発生するための方法。
【請求項５３】  前記２値重み付けされたデータワードの前記少なくとも１ビットを前記第１のデータビット群に変換するステップは、
第１の２値重み付けされたデータビットを受け取るステップと、
第２の２値重み付けされたデータビットを受け取るステップと、
該第１の２値重み付けされたデータビットおよび該第２の２値重み付けされたデータビットに対して論理ＡＮＤ演算を行うことにより、該第１のビット群のうちの１ビットを生成するステップと、
を包含する、請求項５１に記載の複合データワードを発生するための方法。
【請求項５４】  前記２値重み付けされたデータワードのうちの前記少なくとも１ビットを前記第１のデータビット群に変換するステップは、
第１の２値重み付けされたデータビットを受け取るステップと、
該第１のビット群のうちの１ビットを該第１の２値重み付けされたデータビットに等しく設定することにより、該第１のビット群のうちの該１ビットを生成するステップと、
を包含する、請求項５１に記載の複合データワードを発生するための方法。
【請求項５５】  前記２値重み付けされたデータワードのうち前記少なくとも１ビットを前記第１のデータビット群に変換するステップは、
第１の２値重み付けされたデータビットを受け取るステップと、
第２の２値重み付けされたデータビットを受け取るステップと、
第３の２値重み付けされたデータビットを受け取るステップと、
該第１の２値重み付けされたデータビット、該第２の２値重み付けされたデータビット、および該第３の２値重み付けされたデータビットに対して論理ＯＲ演算を行うことにより、該第１のビット群のうちの１ビットを生成するステップと、
を包含する、請求項５１に記載の複合データワードを発生するための方法。
【請求項５６】  前記２値重み付けされたデータワードのうち前記少なくとも１ビットを前記第１のデータビット群に変換するステップは、
第１の２値重み付けされたデータビットを受け取るステップと、
第２の２値重み付けされたデータビットを受け取るステップと、
第３の２値重み付けされたデータビットを受け取るステップと、
該第１の２値重み付けされたデータビット、該第２の２値重み付けされたデータビット、および該第３の２値重み付けされたデータビットに対して論理ＡＮＤ演算を行うことにより、該第１のビット群のうちの１ビットを生成するステップと、
を包含する、請求項５１に記載の複合データワードを発生するための方法。
【請求項５７】  前記２値重み付けされたデータワードのうち前記少なくとも１ビットを前記第１のデータビット群に変換するステップは、
第１の２値重み付けされたデータビットを受け取るステップと、
第２の２値重み付けされたデータビットを受け取るステップと、
第３の２値重み付けされたデータビットを受け取るステップと、
該第２の２値重み付けされたデータビットおよび該第３の２値重み付けされたデータビットに対して論理ＯＲ演算を行うステップと、
該第１の２値重み付けされたデータビットおよび該論理ＯＲ演算の結果に対して論理ＡＮＤ演算を行うことにより、該第１のビット群のうちの１ビットを生成するステップと、
を包含する、請求項５１に記載の複合データワードを発生するための方法。
【請求項５８】  前記２値重み付けされたデータワードのうち前記少なくとも１ビットを前記第１のデータビット群に変換するステップは、
第１の２値重み付けされたデータビットを受け取るステップと、
第２の２値重み付けされたデータビットを受け取るステップと、
第３の２値重み付けされたデータビットを受け取るステップと、
該第２の２値重み付けされたデータビットおよび該第３の２値重み付けされたデータビットに対して論理ＡＮＤ演算を行うステップと、
該第１の２値重み付けされたデータビットおよび該論理ＯＲ演算の結果に対して論理ＯＲ演算を行うことにより、該第１のビット群のうちの１ビットを生成するステップと、
を包含する、請求項５１に記載の複合データワードを発生するための方法。
【請求項５９】  前記２値重み付けされたデータワードの前記少なくとも１ビットを前記第１のデータビット群に変換する前記ステップは、該２値重み付けされたデータワードの最上位（Ｘ）ビットの第１の集合を、（２ｘ−１）ビットに変換するステップを包含する、請求項５１に記載の複合データワードを発生するための方法。
【請求項６０】  前記複合データワードの値は前記２値重み付けされたデータワードの値に等しい、請求項５９に記載の複合データワードを発生するための方法。
【請求項６１】  前記第１のタイプの前記データワードは第１の個数の値を規定することができ、
前記複合データワードは第２の個数の値を規定することができ、該第１の個数の値は該第２の個数の値よりも大きい、請求項５０に記載の複合データワードを発生するための方法。
【請求項６２】  前記複合データワードの前記値は、前記第２の個数の値のうち、前記２値重み付けされたデータワードの前記値に最も近い値である、請求項６１に記載の複合データワードを発生するための方法。
【請求項６３】  前記第１のデータビット群および前記第２のデータビット群を提供する前記ステップは、前記複合データワードの前記値（Ｖｃ）を、式Ｖｃ＝ＩＮＴ（ＧＣ／Ｎ）から計算するステップを包含し、ここで、Ｇは前記２値重み付けされたデータワードの前記値を表し、Ｃは前記第２の個数の値を表し、Ｎは前記第１の個数の値を表し、ＩＮＴは整数関数を表す、請求項６１に記載の複合データワードを発生するための方法。
【請求項６４】  複合データワードの集合を生成するように構成された複合データワード発生器であって、該集合の各複合データワードは表示画素輝度値を表しており、かつ該集合中の隣接する輝度値を表す他の複合データワードに対して最大位相差Φｄを有し、ここで、
【数１】
2002505449.tif 000001
であり、（ｍ）は各該複合データワードの等しく重み付けされたビットの個数を表し、（ｎ）は各該複合データワードの２値重み付けされたビットの個数を表している、複合データワード発生器。
【請求項６５】  複数の画素を含むディスプレイと、
該ディスプレイに接続された、複合データワードを該ディスプレイに書き込むためのドライバ回路であって、該複合データワードは少なくとも４つのデータビットの第１のデータビット群および第２のデータビット群を含み、該ドライバ回路は、
第１のタイプのデータワードを受け取り、該第１のタイプの該データワードの少なくとも１ビットを該第１のデータビット群に変換し、該第１のタイプの該データワードの少なくとももう１つのビットを該第２のデータビット群に含め、該複合データワードを出力に供給するように構成された複合データワード発生器と、
ディスプレイ制御信号を供給するように構成された出力制御器と、
を含み、該ディスプレイ制御信号は、該第１のデータビット群の各ビットを該画素の１つ上において互いに等しい期間アサートさせ、該第２のデータビット群の各ビットを該１つの画素上において各該ビットに関連付けられた重要性に応じた異なる期間アサートさせる、
ドライバ回路と、
を含む、プロジェクタ。