(57)【要約】【課題】ＥＳＤが与えられた場合でも、ドライバー回路に流れる電流を小さくできる液晶表示装置を提供する。【解決手段】カラーフィルタ基板は、第１の透明基板の一方の主面上に配設された透明導電膜と、透明導電膜上に配設された複数の着色層と、複数の着色層間を遮光し、連続して設けられた導電性を有する第１および第２の遮光層とを備え、薄膜トランジスタ基板は、第２の透明基板の一方の主面上の複数の薄膜トランジスタが配設された領域で規定される画像表示領域の外側に配置され、液晶を駆動する電子回路を備え、第１の遮光層は、第２の遮光層よりも低い抵抗値を有して接地電位に電気的に接続され、薄膜トランジスタ基板とカラーフィルタ基板とを対向配置した場合に、第２の遮光層は、少なくとも平面視的に電子回路に近い側に配置される。【選択図】図１
2017003896.tif 000002
【特許請求の範囲】
【請求項１】
複数の薄膜トランジスタが配設された薄膜トランジスタ基板と、
前記薄膜トランジスタ基板に対向配置されたカラーフィルタ基板と、
前記薄膜トランジスタ基板と前記カラーフィルタ基板との間に挟持された液晶層と、を備え、
前記薄膜トランジスタ基板および前記カラーフィルタ基板に対して平行に発生させる電界により液晶を駆動する横電界方式の液晶表示装置であって、
前記カラーフィルタ基板は、
第１の透明基板の一方の主面上に配設された透明導電膜と、
前記透明導電膜上に配設された複数の着色層と、
前記複数の着色層間を遮光し、連続して設けられた導電性を有する第１および第２の遮光層と、を備え、
前記薄膜トランジスタ基板は、
第２の透明基板の一方の主面上の前記複数の薄膜トランジスタが配設された領域で規定される画像表示領域の外側に配置され、前記液晶を駆動する電子回路を備え、
前記第１の遮光層は、前記第２の遮光層よりも低い抵抗値を有して接地電位に電気的に接続され、
前記薄膜トランジスタ基板と前記カラーフィルタ基板とを対向配置した場合に、前記第２の遮光層は、少なくとも平面視的に前記電子回路に近い側に配置される、液晶表示装置。
【請求項２】
前記薄膜トランジスタ基板は、
前記第２の透明基板上の前記画像表示領域と前記電子回路との間の領域に設けられた絶縁層と、
前記絶縁層上に設けられたシールド層と、をさらに備え、
前記絶縁層および前記シールド層は、少なくとも前記電子回路の最大寸法よりも長い部分を有し、
前記シールド層は接地電位に電気的に接続される、請求項１記載の液晶表示装置。
【請求項３】
前記透明導電膜は、接地電位に電気的に接続される、請求項１または請求項２記載の液晶表示装置。
【請求項４】
前記第１の遮光層は、
前記電子回路から最も遠い部分において接地電位に電気的に接続される領域を有する、請求項３記載の液晶表示装置。
【請求項５】
前記シールド層は、導電性テープを介して接地電位に電気的に接続される、請求項２記載の液晶表示装置。
【請求項６】
前記第１の遮光層および前記透明導電膜は、導電性テープを介して接地電位に電気的に接続される、請求項３記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示装置に関し、特に、横電界方式の液晶表示装置に関する。
【背景技術】
【０００２】
液晶表示装置の中には、液晶駆動用のドライバー回路などの静電気に敏感な電子回路が含まれているため、静電気放電（ＥＳＤ）に対する保護が重要な検討事項となっている。
【０００３】
近年、液晶表示装置として、ＩＰＳ(In-Plane Switching)方式のような横電界方式の液晶表示装置が脚光を浴びている（ＩＰＳは登録商標）。この方式は、液晶に印加する電解の方向を基板面に対しほぼ平行とする方式であり、ＴＮ（Twisted Nematic）方式などと比較して広視野角を得ることができるといった利点がある。この方式では、カラーフィルタ基板側に液晶を駆動する電極（対向電極）を設けないのが一般的である。そのため、液晶表示装置外部からカラーフィルタ基板に対してＥＳＤが与えられると、カラーフィルタ基板には電極層が設けられていないので、カラーフィルタ基板の外側表面が帯電し、それによって画素電極との間で縦電界（基板面に対して垂直な電界）を作るため、液晶分子が傾いて表示に影響を及ぼす可能性がある。
【０００４】
この静電気対策として、特許文献１の例えば図２に示すように、カラーフィルタ基板における液晶層と反対側の表面にシールド層として透明導電膜を設け、透明導電膜を導電性テープを介して接地する方式が提案されている。このような構成を採ることで、外部から静電気が侵入して透明導電膜に静電気がチャージされても、蓄積された電荷は導電性テープを介して逃がすことができる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−２０３４４８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記透明導電膜は、薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）基板上のソース配線との間で大きな容量を形成するため、外部からＥＳＤが与えられた際に、カップリングによってソース配線へのＥＳＤ電流のルートを形成することがある。その結果、ＥＳＤ電流がソース配線を伝わってドライバー回路に流れ込み、回路の破壊が発生する可能性がある。特に、フレームを有さない液晶表示装置では、透明導電膜を導電性テープ、銀ペーストなどで接地電位に接続（グランド接続）することになるが、導電性テープ等を接続できる場所に制限があって接続状態が不十分となる場合は、電流をグランドに逃がし切れずにドライバー回路に大きな電流が流れる可能性がある。
【０００７】
本発明は上記のような問題を解決するためになされたものであり、ＥＳＤが与えられた場合でも、ドライバー回路に流れる電流を小さくできる液晶表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係る液晶表示装置は、複数の薄膜トランジスタが配設された薄膜トランジスタ基板と、前記薄膜トランジスタ基板に対向配置されたカラーフィルタ基板と、前記薄膜トランジスタ基板と前記カラーフィルタ基板との間に挟持された液晶層と、を備え、前記薄膜トランジスタ基板および前記カラーフィルタ基板に対して平行に発生させる電界により液晶を駆動する横電界方式の液晶表示装置であって、前記カラーフィルタ基板は、第１の透明基板の一方の主面上に配設された透明導電膜と、前記透明導電膜上に配設された複数の着色層と、前記複数の着色層間を遮光し、連続して設けられた導電性を有する第１および第２の遮光層と、を備え、前記薄膜トランジスタ基板は、第２の透明基板の一方の主面上の前記複数の薄膜トランジスタが配設された領域で規定される画像表示領域の外側に配置され、前記液晶を駆動する電子回路を備え、前記第１の遮光層は、前記第２の遮光層よりも低い抵抗値を有して接地電位に電気的に接続され、前記薄膜トランジスタ基板と前記カラーフィルタ基板とを対向配置した場合に、前記第２の遮光層は、少なくとも平面視的に前記電子回路に近い側に配置される。
【発明の効果】
【０００９】
本発明に係る液晶表示装置によれば、第２の遮光層が、少なくとも平面視的に電子回路に近い側に配置されることで、ＥＳＤ電流が電子回路に流れ込むことを抑制できる。
【図面の簡単な説明】
【００１０】
【図１】本発明に係る実施の形態１の液晶表示装置の特徴部の構成を示す斜視図である。
【図２】本発明に係る実施の形態１の液晶表示装置の断面構成を示す図である。
【図３】本発明に係る実施の形態１の液晶表示装置のグランド接続部の構成を示す斜視図である。
【図４】本発明に係る実施の形態２の液晶表示装置の特徴部の構成を示す斜視図である。
【図５】本発明に係る実施の形態２の液晶表示装置のグランド接続部の構成を示す斜視図である。
【図６】本発明との比較対象としての従来の液晶表示装置の断面構成を示す図である。
【図７】従来の液晶表示装置をモデルとした場合のシミュレーション回路図である。
【図８】本発明に係る液晶表示装置をモデルとした場合のシミュレーション回路図である。
【図９】ドライバー回路に流れる電流のシミュレーション結果を示す図である。
【図１０】本発明に係る実施の形態３の液晶表示装置の特徴部の構成を示す斜視図である。
【図１１】本発明に係る実施の形態３の液晶表示装置のシールド層のグランド接続部の構成を示す斜視図である。
【図１２】本発明に係る実施の形態３の液晶表示装置の断面構成を示す図である。
【発明を実施するための形態】
【００１１】
＜実施の形態１＞
図１は、本発明に係る実施の形態１の液晶表示装置１００の特徴部の構成を示す斜視図であり、カラーフィルタ基板側にシールド層として設けた透明導電膜よりも下側（液晶層側）の構成を示している。また、図２には、図１におけるＡ−Ａ線での断面構成を示しているが、これにはシールド層として設けた透明導電膜も含めた構成を示している。
【００１２】
図１に示すように液晶表示装置１００においては、矩形のＴＦＴガラス基板１の一方の長辺側のみにドライバー回路１５（電子回路）が実装された構成となっている。そして、ＴＦＴガラス基板１上の複数のＴＦＴが配設された領域で規定される画像表示領域には液晶層２が設けられ、液晶層２上には高抵抗ブラックマトリクス層９（第２の遮光層）と、低抵抗ブラックマトリクス層８（第１の遮光層）が、画像表示領域を二分するように設けられている。すなわち、液晶層２上の領域を短辺の長さで二分したうちのドライバー回路１５側の領域には高抵抗ブラックマトリクス層９を配設し、ドライバー回路１５側とは反対の領域には低抵抗ブラックマトリクス層８を配設している。
【００１３】
ブラックマトリクスは、Ｒ（赤）、Ｇ（緑）およびＢ（青）の着色層間に配設される遮光層であり、高抵抗ブラックマトリクス層９および低抵抗ブラックマトリクス層８によって区画された領域にはカラーフィルタを構成するＲ、Ｇ、Ｂのそれぞれの着色層６Ｒ、６Ｇ、６Ｂが設けられ、Ｒ、Ｇ、Ｂの着色層の配列を形成している。
【００１４】
次に、図２を用いて液晶表示装置１００の断面構成について説明する。図２に示すように液晶表示装置１００は、液晶を制御するスイッチング素子として、複数のＴＦＴがマトリクス状に配列されてＴＦＴアレイを構成するＴＦＴ基板１１０と、ＴＦＴ基板１１０に対して対向して配置され、画像を表示する画像表示領域を有するカラーフィルタ基板１２０とを有し、ＴＦＴ基板１１０とカラーフィルタ基板１２０との間の間隙には、少なくとも画像表示領域に対応する領域に液晶層２が封入されている。
【００１５】
ＴＦＴ基板１１０は、ＴＦＴガラス基板１（第２の透明基板）のカラーフィルタ基板１２０と対向する一方の主面上に、画素電極４および対向電極５を有しており、画素電極４と対向電極５との間で発生する横電界（基板面に対して平行な電界）により液晶を駆動する。なお、ＴＦＴ基板１１０の一方の主面上には、マトリクス状に配設された複数のＴＦＴと、ＴＦＴに信号を供給する配線である複数のゲート配線およびソース配線と、これらの配線に接続されＴＦＴを構成するゲート電極、ソース電極およびドレイン電極なども設けられるが、図２では便宜的に省略している。また、画素電極４および対向電極５は液晶を配向させる配向膜で覆われているが便宜的に図示は省略している。
【００１６】
また、ＴＦＴガラス基板１の画素電極４等が設けられた側とは反対側の主面上には、少なくとも画像表示領域に対応する領域に偏光板１１が配設され、偏光板１１の外側には、導電体のリアフレーム１３が配設されている。
【００１７】
カラーフィルタ基板１２０は、カラーフィルタガラス基板３（第１の透明基板）の一方の主面上に配設されたＩＴＯ（Indium Tin Oxide）などで構成される透明導電膜１２と、透明導電膜１２上に配設されたＲ、Ｇ、Ｂのそれぞれの着色層６Ｒ、６Ｇ、６Ｂが設けられ、着色層間を遮光する高抵抗ブラックマトリクス層９および低抵抗ブラックマトリクス層８を有している。
【００１８】
着色層６Ｒ、６Ｇおよび６Ｂは、レジスト材などの樹脂中に、それぞれ赤、緑および青の顔料などを分散して構成され、赤、緑、青などの特定の波長範囲の光を選択的に透過する。
【００１９】
ブラックマトリクス層は、レジスト材などの樹脂中にクロム、ニッケル、チタン、カーボンなどの導電性材料の粒子を分散させた樹脂系の材料で構成され、導電性を有しており、高抵抗ブラックマトリクス層９と低抵抗ブラックマトリクス層８とでは、これらの導電性材料の比率を変えることで、抵抗値が異なった層となっている。すなわち、導電性材料の量を多くすれば抵抗値がより低くなり、導電性材料の量を少なくすれば抵抗値がより高くなる。
【００２０】
着色層６Ｒ、６Ｇ、６Ｂと、高抵抗ブラックマトリクス層９および低抵抗ブラックマトリクス層８を覆うように透明樹脂で構成されるオーバーコート膜１０が設けられている。なお、オーバーコート膜１０上の画像表示領域に対応する領域には、液晶を配向させる配向膜が設けられているが便宜的に図示は省略している。
【００２１】
また、カラーフィルタガラス基板３のカラーフィルタ等が設けられた側とは反対側の主面上には、少なくとも画像表示領域に対応する領域に偏光板１１が配設されている。
【００２２】
図３は、液晶表示装置１００において、低抵抗ブラックマトリクス層８を導電性テープ１４を用いて接地電位（グランド）となっているリアフレーム１３に電気的に接続した構成を示す斜視図である。なお、導電性テープ１４は、低抵抗ブラックマトリクス層８に加えて透明導電膜１２にも接続されており、低抵抗ブラックマトリクス層８および透明導電膜１２は、接地電位に電気的に接続されることとなる。導電性テープ１４を用いることで、電気的な接続を簡便に実現できる。導電性テープ１４としては、アルミニウムなどを用いることができる。なお、図３においては液晶表示装置１００の導電性テープ１４が接続される領域の近傍だけを示している。
【００２３】
ここで、液晶表示装置１００においては、外部からＥＳＤが与えられた場合に、図１に示す低抵抗ブラックマトリクス層８の領域Ａ、すなわち何れのドライバー回路１５からも最も遠い領域の低抵抗ブラックマトリクス層８に接地電位との接続部を設けることで、何れのドライバー回路１５からも最も遠い領域にＥＳＤ電流を集中させることができ、ドライバー回路１５に流れ込むＥＳＤ電流を抑制することができる。
【００２４】
また、透明導電膜１２もグランド接続されているので、ドライバー回路１５に流れ込むＥＳＤ電流の抑制に寄与する。
【００２５】
なお、高抵抗ブラックマトリクス層９および低抵抗ブラックマトリクス層８の配置については、配置領域を完全に分離するのではなく、配置頻度を変えることで抵抗分布を形成するようにしても良い。例えば、ドライバー回路１５側の領域には比較的多くの高抵抗ブラックマトリクス層９を配置し、低抵抗ブラックマトリクス層８はそれよりも少なく配置し、ドライバー回路１５側とは反対の領域には比較的多くの低抵抗ブラックマトリクス層８を配置し、高抵抗ブラックマトリクス層９はそれよりも少なく配置することで、抵抗分布を形成しても良い。
【００２６】
＜実施の形態２＞
図４は、本発明に係る実施の形態２の液晶表示装置２００の特徴部の構成を示す斜視図であり、カラーフィルタ基板側にシールド層として設けた透明導電膜よりも下側（液晶層側）の構成を示している。
【００２７】
図４に示すように液晶表示装置２００においては、矩形のＴＦＴガラス基板１の直交する二辺に沿ってドライバー回路１５が実装された構成となっている。そして、ＴＦＴガラス基板１上の画像表示領域には液晶層２が設けられ、液晶層２上には画像表示領域の中央部に矩形の低抵抗ブラックマトリクス層８が配設され、ドライバー回路１５が実装された側のＴＦＴガラス基板１の直交する二辺がなす角部とは対角位置にある画像表示領域の角部にも低抵抗ブラックマトリクス層８が配設されている。そして、画像表示領域の中央部の低抵抗ブラックマトリクス層８を囲むように高抵抗ブラックマトリクス層９が配設されている。
【００２８】
図５は、液晶表示装置２００において、低抵抗ブラックマトリクス層８を導電性テープ１４を用いてリアフレーム１３に電気的に接続した構成を示す斜視図である。なお、導電性テープ１４は、低抵抗ブラックマトリクス層８に加えて透明導電膜１２にも接続されており、低抵抗ブラックマトリクス層８および透明導電膜１２は、接地電位に電気的に接続されることとなる。導電性テープ１４を用いることで、電気的な接続を簡便に実現できる。なお、図５においては液晶表示装置２００の導電性テープ１４が接続される領域の近傍だけを示している。
【００２９】
ここで、液晶表示装置２００においては、外部からＥＳＤが与えられた場合に、図４に示す低抵抗ブラックマトリクス層８の領域Ｂ、すなわち何れのドライバー回路１５からも最も遠い領域の低抵抗ブラックマトリクス層８に接地電位との接続部を設けることで、何れのドライバー回路１５からも最も遠い領域にＥＳＤ電流を集中させることができ、ドライバー回路１５に流れ込むＥＳＤ電流を抑制することができる。
【００３０】
また、透明導電膜１２もグランド接続されているので、ドライバー回路１５に流れ込むＥＳＤ電流の抑制に寄与する。
【００３１】
なお、以上説明した実施の形態１および実施の形態２では、ＴＦＴガラス基板１の一方の長辺側のみにドライバー回路１５が実装された構成および、ＴＦＴガラス基板１の直交する二辺に沿ってドライバー回路１５が実装された構成を例示したが、ＴＦＴガラス基板１の三辺に沿ってドライバー回路が実装された構成においても、ドライバー回路が実装された側の液晶層２上には高抵抗ブラックマトリクス層９を配設し、ドライバー回路が実装されていないＴＦＴガラス基板１の残る一辺側に低抵抗ブラックマトリクス層８を配設する構成とすれば良い。当該低抵抗ブラックマトリクス層８を接地電位（グランド）となっているリアフレーム１３に電気的に接続することで、ドライバー回路１５に流れ込むＥＳＤ電流を抑制することができる。
【００３２】
＜発明の有効性の検証＞
以下、実施の形態１および実施の形態２の有効性についての検証結果を説明する。図６は、比較対象としての従来的な液晶表示装置９０の断面構成を示す断面図である。図６に示す液晶表示装置９０は、基本的な構成は、図２を用いて説明した液晶表示装置１００と同じであるが、透明導電膜１２上に配設されたブラックマトリクス層７は、全体に渡って抵抗値が均一な層である。
【００３３】
図７は、液晶表示装置９０をモデルとした場合のシミュレーション回路図であり、ＴＦＴ基板１１０上のソース配線等のアレイ配線２０を５個の抵抗の直列接続で模擬し、それぞれの抵抗値を２０００Ωとしている。アレイ配線２０の一方端はドライバー回路１５を模擬した抵抗値１０００Ωの抵抗に接続され、当該抵抗はグランドに接続されている。
【００３４】
また、アレイ配線２０の各配線抵抗はコンデンサを介して透明導電膜１２を模擬する５個の抵抗とそれぞれ並列に接続されている。なお、透明導電膜１２を模擬する５個の抵抗は、それぞれの抵抗値が１００Ωであり、コンデンサのそれぞれの容量値は１ｎＦである。また、透明導電膜１２は、導電性テープ１４を模擬した抵抗値１０００Ωの抵抗に接続され、当該抵抗はグランドに接続されている。このモデルでは、導電性テープ１４を介してＥＳＤ電流がグランドに完全に逃げないような状況を仮定するために、透明導電膜１２に接続された導電性テープ１４を模擬した抵抗の抵抗値は、透明導電膜１２を模擬した抵抗に比べて高くしている。
【００３５】
そして、ＥＳＤとして１００ｐＦの静電気が抵抗値１００Ωの抵抗を介して、透明導電膜１２を模擬する抵抗の接続ノードＰに与えられた場合について、１００ｎｓｅｃのトランジェント解析を行った。
【００３６】
図８は、実施の形態１の液晶表示装置１００をモデルとした場合のシミュレーション回路図であり、ＴＦＴ基板１１０上のソース配線等のアレイ配線２０を５個の抵抗の直列接続で模擬し、それぞれの抵抗値を２０００Ωとしている。アレイ配線２０の一方端はドライバー回路１５を模擬した抵抗値１０００Ωの抵抗に接続され、当該抵抗はグランドに接続されている。そして、透明導電膜１２を模擬する５個の抵抗の直列接続とアレイ配線２０を模擬する５個の抵抗の直列接続との間には、高抵抗ブラックマトリクス層９を模擬する抵抗値１０００Ωの１個の抵抗と、低抵抗ブラックマトリクス層８を模擬する抵抗値１０Ωの４個の抵抗との直列接続が設けられている。
【００３７】
また、アレイ配線２０の各配線抵抗は、コンデンサを介して高抵抗ブラックマトリクス層９および低抵抗ブラックマトリクス層８を模擬する５個の抵抗とそれぞれ並列に接続されており、また、高抵抗ブラックマトリクス層９および低抵抗ブラックマトリクス層８を模擬する５個の抵抗は、コンデンサを介して透明導電膜１２を模擬する５個の抵抗とそれぞれ並列に接続されている。なお、コンデンサのそれぞれの容量値は２ｎＦである。
【００３８】
なお、このモデルでは、透明導電膜１２に接続された導電性テープ１４を介してＥＳＤ電流がグランドに完全に逃げないような状況を仮定するために、導電性テープ１４を模擬した抵抗の抵抗値は１０００Ωとし、透明導電膜１２を模擬した抵抗に比べて高くしている。一方、低抵抗ブラックマトリクス層８を模擬した４個の抵抗の一方端は導電性テープ１４を模擬した抵抗を介してグランドに接続されているが、この抵抗の抵抗値は低抵抗ブラックマトリクス層８の各抵抗値よりも小さい５Ωに設定している。
【００３９】
そして、ＥＳＤとして１００ｐＦの静電気が抵抗値１００Ωの抵抗を介して、透明導電膜１２を模擬する抵抗の接続ノードＰに与えられた場合について、１００ｎｓｅｃのトランジェント解析を行った。
【００４０】
図９は、図７および図８に示したシミュレーション回路図において、透明導電膜１２を模擬する抵抗の接続ノードＰにＥＳＤとして同じ量の静電気を与えた場合のドライバー回路１５に流れる電流値のシミュレーション結果を示している。
【００４１】
図９において横軸に経過時間を示し、縦軸に電流値を示しているが、図８に示したシミュレーション回路図でのシミュレーション結果は、１００ｎｓｅｃ間の全体で図７に示したシミュレーション回路図でのシミュレーション結果を下回っており、ＥＳＤが与えられ始めてから２０ｎｓｅｃまで期間では、特に差が顕著となっている。このように、実施の形態１および実施の形態２の液晶表示装置は、ドライバー回路１５に流れ込むＥＳＤ電流の抑制に有効であることが確認できた。
【００４２】
＜実施の形態３＞
図１０は、本発明に係る実施の形態３の液晶表示装置３００の特徴部の構成を示す斜視図であり、カラーフィルタ基板側にシールド層として設けた透明導電膜よりも下側（液晶層側）の構成を示している。
【００４３】
図１０に示すように液晶表示装置３００においては、矩形のＴＦＴガラス基板１の直交する二辺に沿ってドライバー回路１５が実装された構成となっている。そして、ＴＦＴガラス基板１上の画像表示領域には液晶層２が設けられ、液晶層２上には画像表示領域の中央部に矩形の低抵抗ブラックマトリクス層８が配設され、ドライバー回路１５が実装された側のＴＦＴガラス基板１の直交する二辺がなす角部とは対角位置にある画像表示領域の角部にも低抵抗ブラックマトリクス層８が配設されている。そして、画像表示領域の中央部の低抵抗ブラックマトリクス層８を囲むように高抵抗ブラックマトリクス層９が配設されている。
【００４４】
なお、図１０に示す低抵抗ブラックマトリクス層８の領域Ｂ、すなわち何れのドライバー回路１５からも最も遠い領域には、領域Ｂの低抵抗ブラックマトリクス層８を接地電位（グランド）となっているリアフレーム１３に電気的に接続する導電性テープ１４が設けられている点では、図４に示した液晶表示装置２００と同じである。
【００４５】
また、ＴＦＴガラス基板１上には、ドライバー回路１５が実装された側のＴＦＴガラス基板１の直交する二辺とそれぞれ平行するように、画像表示領域とドライバー回路１５との間の領域に設けられたストライプ状の絶縁層１７１および１７２を有している。絶縁層１７１および１７２は直交しており、それぞれの一方端が互いに接触し、それぞれの他方端はＴＦＴガラス基板１の端縁部まで延在している。
【００４６】
そして、絶縁層１７１および１７２の上部には、低抵抗の導電性材料、例えばアルミニウムやモリブデンで構成されるストライプ状のシールド層１６１および１６２が設けられている。シールド層１６１および１６２は、絶縁層１７１および１７２と同様に、それぞれの一方端が互いに接触し、それぞれの他方端はＴＦＴガラス基板１の端縁部まで延在しており、ＴＦＴガラス基板１の端縁部の領域Ｃおよび領域Ｄにおいて、導電性テープ１４１および１４２を介して、グランドとなっているリアフレーム１３に電気的に接続される構成となっている。
【００４７】
図１１は、液晶表示装置３００において、シールド層１６１を導電性テープ１４１を用いてリアフレーム１３に電気的に接続した構成を示す斜視図である。なお、導電性テープ１４１の代わりに銀ぺースト等の導電性材料を使用しても良い。導電性テープを用いる場合は電気的な接続を簡便に実現でき、銀ぺーストを用いる場合には、電気的な接続のためのコストを削減できる。
【００４８】
なお、図１１においては液晶表示装置３００の導電性テープ１４１が接続される領域の近傍だけを示しているが、導電性テープ１４２が接続される領域においても同様の構成となる。
【００４９】
ここで、図１０におけるＢ−Ｂ線での断面構成を図１２に示す。図１２に示されるように、ＴＦＴガラス基板１上には、ソース配線等がアレイ配線２０として設けられており、絶縁層１７１はシールド層１６１がアレイ配線２０と電気的に接触しないように（絶縁を保つように）設けられている。これは、絶縁層１７２とシールド層１６２においても同じである。なお、ＴＦＴガラス基板１上におけるアレイ配線は、実際にはソース配線、ゲート配線などで構成されており、それらは電気的に絶縁されるように構成されているので、図１１に示される断面構成よりも複雑な構成となっているが、図１２においては簡略化して示している。
【００５０】
実施の形態１および２の液晶表示装置１００および２００では、ＥＳＤが与えられる場所がドライバー回路１５に近いほど、ドライバー回路１５に流れる電流は大きくなる。しかし、図１０に示した液晶表示装置３００においては、画像表示領域とドライバー回路１５との間のＴＦＴガラス基板１上の領域にストライプ状の絶縁層１７１および１７２設け、それぞれの上部にシールド層１６１および１６２を設けて、シールド層１６１および１６２をグランドに接続している。このため、ドライバー回路１５の近く、例えば、画像表示領域よりも外側のＴＦＴガラス基板１上の領域にＥＳＤが与えられた場合には、シールド層１６１および１６２にＥＳＤ電流が集中し、集中したＥＳＤ電流をグランドに逃がすことができるので、ドライバー回路１５に流れ込むＥＳＤ電流を小さくすることができる。
【００５１】
なお、ドライバー回路１５から遠い場所、例えば、低抵抗ブラックマトリクス層８上および高抵抗ブラックマトリクス層９のどこかにＥＳＤが与えられた場合には、低抵抗ブラックマトリクス層８の領域Ｂ、すなわち何れのドライバー回路１５からも最も遠い領域にＥＳＤ電流を集中させることで、ドライバー回路１５に流れ込むＥＳＤ電流を抑制することができる。
【００５２】
なお、上記では、絶縁層１７１および１７２、シールド層１６１および１６２は、ストライプ状として説明したが、ＥＳＤ電流を集中させることができるのであればこの形状に限定されず、少なくともドライバー回路１５の最大寸法よりも長い部分を有した形状であれば良く、例えば、ドライバー回路１５を全包囲または半包囲するような形状としても良い。
【００５３】
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
【符号の説明】
【００５４】
１  ＴＦＴガラス基板、２  液晶層、３  カラーフィルタガラス基板、８  低抵抗ブラックマトリクス層、９  高抵抗ブラックマトリクス層、１２  透明導電膜、１４，１４１，１４２  導電性テープ、１５  ドライバー回路、１６１，１６２  シールド層、１７１，１７２  絶縁層。
【図１】
2017003896.tif 000003
【図２】
2017003896.tif 000004
【図３】
2017003896.tif 000005
【図４】
2017003896.tif 000006
【図５】
2017003896.tif 000007
【図６】
2017003896.tif 000008
【図７】
2017003896.tif 000009
【図８】
2017003896.tif 000010
【図９】
2017003896.tif 000011
【図１０】
2017003896.tif 000012
【図１１】
2017003896.tif 000013
【図１２】
2017003896.tif 000014