【手続補正書】
【提出日】平成17年11月17日(2005.11.17)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
画素アレイが形成される表示領域と、複数のシフトレジスタが形成される駆動回路領域とを有する絶縁基板と、
前記基板上に形成され、ゲートラインとゲート電極とを含むゲートパターンと、
前記ゲートパターンを含む基板上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成された活性層パターンと、
前記活性層パターンを含む基板上に形成され、前記活性層パターンの第１領域と接触するソース電極と、前記活性層パターンの第２領域と接触するドレイン電極と、前記ドレイン電極と連結されるデータラインと、を含むデータパターンと、
前記データパターンを含む基板上に形成され、前記表示領域のドレイン電極を露出する第１コンタクトホールと、各シフトレジスタの第１トランジスタのゲート電極を露出する第２コンタクトホールと、前記第１トランジスタのソース/ドレイン電極を露出する第３コンタクトホールと、を有する保護膜と、
前記保護膜上に形成され、前記第１コンタクトホールを通じて前記表示領域のドレイン電極と連結される第１電極と、前記第２及び第３コンタクトホールを通じて前記第１トランジスタのゲート電極とソース/ドレイン電極とを連結する第２電極とを含む電極パターンと、
を具備することを特徴とする、非晶質シリコン薄膜トランジスタ液晶表示装置。
【請求項２】
それぞれのシフトレジスタに信号を印加するために前記駆動回路領域の基板上に配置され、すべてのシフトレジスタが形成された主配線を更に具備することを特徴とする、請求項１記載の非晶質シリコン薄膜トランジスタ液晶表示装置。
【請求項３】
前記駆動回路領域の基板上に配置され、前記駆動回路領域における各シフトレジスタのトランジスタと前記主配線とを連結するように前記主配線と交差して形成された分岐配線を更に具備することを特徴とする、請求項２記載の非晶質シリコン薄膜トランジスタ液晶表示装置。
【請求項４】
前記分岐配線と前記主配線とが交差する部分は、前記主配線より小さい線幅で形成されたことを特徴とする、請求項３記載の非晶質シリコン薄膜トランジスタ液晶表示装置。
【請求項５】
前記主配線と前記分岐配線は、互いに異なる層に形成されることを特徴とする、請求項３記載の非晶質薄膜トランジスタ液晶表示装置。
【請求項６】
前記主配線は、前記ゲートパターンと同じ層に形成され、前記分岐配線は、前記データパターンと同じ層で形成されることを特徴とする、請求項５記載の非晶質シリコン薄膜トランジスタ液晶表示装置。
【請求項７】
前記主配線は、前記データパターンと同じ層で形成され、前記分岐配線は、前記ゲートパターンと同じ層で形成されることを特徴とする、請求項５記載の非晶質薄膜トランジスタ液晶表示装置。
【請求項８】
前記電極パターンは、１つの前記主配線上に形成された第４コンタクトホールと、１つの前記分岐配線上に形成された第５コンタクトホールとを通じて、１つの前記主配線と１つの分岐配線を連結する第３電極を更に含むことを特徴とする、請求項３記載の非晶質シリコン薄膜トランジスタ液晶表示装置。
【請求項９】
前記第４及び第５コンタクトホールは、前記分岐配線よりも大きい線幅を有するように形成されることを特徴とする、請求項８記載の非晶質シリコン薄膜トランジスタ液晶表示装置。
【請求項１０】
前記駆動回路領域における駆動トランジスタのゲート電極はボックス構造を有し、ソース/ドレイン電極はインターデジタル構造を有することを特徴とする、請求項１記載の非晶質シリコン薄膜トランジスタ液晶表示装置。
【請求項１１】
前記表示領域の基板上に、前記ゲートパターンと同じ層で形成され、前記ゲートラインと平行に所定間隔に離隔されたキャパシタ下部電極を更に具備することを特徴とする、請求項１記載の非晶質シリコン薄膜トランジスタ液晶表示装置。
【請求項１２】
複数のゲートラインと複数のデータラインとが形成される表示領域と、ゲート駆動回路領域と、を含む絶縁基板と、
ゲート電極とソース/ドレイン電極とを有する複数個の薄膜トランジスタを含み、前記ゲート駆動回路領域の基板上に形成され、前記複数のゲートラインを順次選択する複数のシフトレジスタと、
それぞれのシフトレジスタに信号を印加するために前記ゲート駆動回路領域の基板上に配置され、すべてのシフトレジスタが１つの層で形成された主配線と、
前記シフトレジスタと主配線とを含んだ基板上に形成され、前記表示領域のデータラインの一部分を露出する第１コンタクトホールと、各シフトレジスタの第１トランジスタのゲート電極を露出する第２コンタクトホールと、前記第１トランジスタのソース/ドレイン電極を露出する第３コンタクトホールと、を有する保護膜と、
前記保護膜上に形成され、前記第１コンタクトホールを通じて前記表示領域のデータラインに連結された第１電極と、前記第２及び第３コンタクトホールを通じて前記第１トランジスタのゲート電極とソース/ドレイン電極とを連結する第２電極とを含む電極パターンと、
を具備することを特徴とする、非晶質シリコン薄膜トランジスタ液晶表示装置。
【請求項１３】
前記ゲート駆動回路領域の基板上に形成され、前記主配線と各シフトレジスタのトランジスタとを連結するように前記主配線と交差して形成された分岐配線を更に具備することを特徴とする、請求項１２記載の非晶質シリコン薄膜トランジスタ液晶表示装置。
【請求項１４】
前記分岐配線と前記主配線とが交差する部分は、前記主配線より小さい線幅で形成されることを特徴とする、請求項１３記載の非晶質シリコン薄膜トランジスタ液晶表示装置。
【請求項１５】
前記主配線と前記分岐配線とは、互いに異なる層に形成されることを特徴とする、請求項１３記載の非晶質シリコン薄膜トランジスタ液晶表示装置。
【請求項１６】
前記主配線は、前記ゲートラインと同じ層で形成され、前記分岐配線は、前記データラインと同じ層に形成されることを特徴とする、請求項１５記載の非晶質シリコン薄膜トランジスタ液晶表示装置。
【請求項１７】
前記主配線は、前記データラインと同じ層に形成され、前記分岐配線は、前記ゲートラインと同じ層に形成されることを特徴とする、請求項１５記載の非晶質シリコン薄膜トランジスタ液晶表示装置。
【請求項１８】
前記電極パターンは、１つの前記主配線上に形成された第４コンタクトホールと１つの前記分岐配線上に形成された第５コンタクトホールとを通じて前記主配線と分岐配線とを連結する第３電極を更に含むことを特徴とする、請求項１３記載の非晶質シリコン薄膜トランジスタ液晶表示装置。
【請求項１９】
前記第４及び第５コンタクトホールは、前記分岐配線より大きい線幅で形成されたことを特徴とする、請求項１８記載の非晶質シリコン薄膜トランジスタ液晶表示装置。
【請求項２０】
前記駆動回路領域における駆動トランジスタのゲート電極はボックス構造を有し、ソース/ドレイン電極は、インターデジタル構造を有することを特徴とする、請求項１２記載の非晶質シリコン薄膜トランジスタ液晶表示装置。
【請求項２１】
画素アレイが形成される表示領域と、複数のシフトレジスタが形成される駆動回路領域と、を有する絶縁基板上に、ゲートラインとゲート電極とを含むゲートパターンを形成する段階と、
前記ゲートパターンを含む基板上にゲート絶縁膜を形成する段階と、
前記ゲート電極上に形成されているゲート絶縁膜上に活性層パターンを形成する段階と、
前記活性層パターンを含む基板上に、前記活性層パターンの第１領域と接触するソース電極と、前記活性層パターンの第２領域と接触するドレイン電極と、前記ドレイン電極と連結されるデータラインと、を含むデータパターンを形成する段階と、
前記データパターンを含む基板上に保護膜を形成する段階と、
前記保護膜とゲート絶縁膜とをエッチングして、前記表示領域のドレイン電極を露出する第１コンタクトホールと、各シフトレジスタの第１トランジスタのゲート電極を露出する第２コンタクトホールと、前記第１トランジスタのソース/ドレイン電極を露出する第３コンタクトホールと、を形成する段階と、
前記保護膜上に前記第１コンタクトホールを通じて前記表示領域のドレイン電極と連結される第１電極と、前記第２及び第３コンタクトホールを通じて前記第１トランジスタのゲート電極とソース/ドレイン電極を連結する第２電極と、を含む電極パターンを形成する段階と、
を具備することを特徴とする、非晶質シリコン薄膜トランジスタ液晶表示装置の製造方法。
【請求項２２】
前記ゲートパターンを形成する段階又は前記データパターンを形成する段階のうちのいずれか一つの段階において、
前記駆動回路領域の基板上に、前記ゲートパターン又は前記データパターンと同じ層に主配線を形成し、
前記主配線は、一番目のシフトレジスタから最後のシフトレジスタまで同じ層に形成されることを特徴とする、請求項２１記載の非晶質シリコン薄膜トランジスタ液晶表示装置の製造方法。
【請求項２３】
前記データパターンを形成する段階又は前記ゲートパターンを形成する段階のうちのいずれか一つの段階において、
前記駆動回路領域の基板上に、前記データパターン又は前記ゲートパターンと同じ層に分岐配線を形成し、
前記分岐配線は、前記主配線と各シフトレジスタのトランジスタとを連結するように前記主配線と交差して形成されることを特徴とする、請求項２２記載の非晶質シリコン薄膜トランジスタ液晶表示装置の製造方法。
【請求項２４】
前記分岐配線と前記主配線とが交差する部分は、前記主配線より小さい線幅で形成することを特徴とする、請求項２３記載の非晶質シリコン薄膜トランジスタ液晶表示装置の製造方法。
【請求項２５】
前記第１、第２及び第３コンタクトホールを形成する段階において、
前記主配線の一部分を露出する第４コンタクトホールと、前記分岐配線の一部分を露出する第５コンタクトホールとを形成し、
前記電極パターンは、前記第４及び第５コンタクトホールを通じて一部の前記主配線と一部の分岐配線とを連結する第３電極を更に含むことを特徴とする、請求項２３記載の非晶質シリコン薄膜トランジスタ液晶表示装置の製造方法。
【請求項２６】
前記第４及び第５コンタクトホールは、前記分岐配線より大きい線幅を有するように形成されることを特徴とする、請求項２５記載の非晶質シリコン薄膜トランジスタ液晶表示装置の製造方法。
【請求項２７】
前記ゲートパターンを形成する段階において、前記表示領域の基板上に前記ゲートパターンと同じ層で構成され、前記ゲートラインと平行に位置して所定間隔離隔されたキャパシタ下部電極を形成することを特徴とする、請求項２１記載の非晶質シリコン薄膜トランジスタ液晶表示装置の製造方法。
【請求項２８】
前記駆動回路領域の駆動トランジスタのゲート電極はボックス構造を有し、ソース/ドレイン電極はインターデジタル構造を有するように形成することを特徴とする、請求項２１記載の非晶質シリコン薄膜トランジスタ液晶表示装置の製造方法。
【請求項２９】
画素アレイが形成される表示領域と、複数のシフトレジスタが形成される駆動回路領域と、を有する絶縁基板上に、ゲートラインとゲート電極とを含むゲートパターンを形成する段階と、
前記ゲートパターンを含む基板上にゲート絶縁膜を形成する段階と、
一つのマスクを用いて前記ゲート絶縁膜上に、活性層パターンと、前記活性層パターンの第１領域と接触するソース電極と、前記活性層パターンの第２領域と接触するドレイン電極と、前記ドレイン電極と連結されるデータラインと、を含むデータパターンを形成する段階と、
前記データパターンを含む基板上に保護膜を形成する段階と、
前記保護膜とゲート絶縁膜とをエッチングして、前記表示領域のドレイン電極を露出する第１コンタクトホールと、各シフトレジスタの第１トランジスタのゲート電極を露出する第２コンタクトホールと、前記第１トランジスタのソース/ドレイン電極を露出する第３コンタクトホールと、を形成する段階と、
前記保護膜上に、前記第１コンタクトホールを通じて前記画素領域のドレイン電極と連結される第１電極と、前記第２及び第３コンタクトホールを通じて前記第１トランジスタのゲート電極とソース/ドレイン電極とを連結する第２電極と、を含む電極パターンを形成する段階と、
を具備することを特徴とする、非晶質シリコン薄膜トランジスタ液晶表示装置の製造方法。
【請求項３０】
前記ゲートパターンを形成する段階又は前記データパターンを形成する段階のうちのいずれか一つの段階において、
前記駆動回路領域の基板上に前記ゲートパターン又は前記データパターンと同じ層で構成された主配線を形成し、
前記主配線は、一番目のシフトレジスタから最後のシフトレジスタまで同じ層に形成されることを特徴とする、請求項２９記載の非晶質シリコン薄膜トランジスタ液晶表示装置の製造方法。
【請求項３１】
前記データパターンを形成する段階又は前記ゲートパターンを形成する段階のうちのいずれか一つの段階において、
前記駆動回路領域の基板上に前記データパターン又は前記ゲートパターンと同じ層にた分岐配線を形成し、
前記分岐配線は、前記主配線と各シフトレジスタのトランジスタとを連結するように前記主配線と交差して形成することを特徴とする、請求項２９記載の非晶質シリコン薄膜トランジスタ液晶表示装置の製造方法。
【請求項３２】
前記分岐配線と前記主配線とが交差する部分は、前記主配線より小さい線幅で形成されることを特徴とする、請求項３１記載の非晶質シリコン薄膜トランジスタ液晶表示装置の製造方法。
【請求項３３】
前記第１、第２及び第３コンタクトホールを形成する段階において、前記主配線の一部分を露出する第４コンタクトホールと、前記分岐配線の一部分を露出する第５コンタクトホールとを形成し、
前記電極パターンは、前記第４及び第５コンタクトホールを通じて、１つの前記主配線と１つの分岐配線とを連結する第３電極を更に含むことを特徴とする、請求項３１記載の非晶質シリコン薄膜トランジスタ液晶表示装置の製造方法。
【請求項３４】
前記第４及び第５コンタクトホールは、前記分岐配線より大きい線幅を有するように形成されることを特徴とする、請求項３３記載の非晶質シリコン薄膜トランジスタ液晶表示装置の製造方法。
【請求項３５】
前記一つのマスクを用いて活性層パターンとデータパターンとを形成する段階は、
前記ゲート絶縁膜上に、非晶質シリコン層と不純物がドーピングされた非晶質シリコン層と金属層とを順次蒸着する段階と、
ソース電極とドレイン電極との間のチャンネル部分の高さが、ソース電極とドレイン電極部分との表面の高さより低い感光膜パターンを前記金属層上に形成する段階と、
前記感光膜パターンをマスクとして用いて、露出した金属層とその下部のドーピングされた非晶質シリコン層と非晶質シリコン層とをパターニングして、活性層パターンとデータパターンとを形成する段階と、
を含むことを特徴とする、請求項２９記載の非晶質シリコン薄膜トランジスタ液晶表示装置の製造方法。
【請求項３６】
前記ゲートパターンを形成する段階において、前記表示領域の基板上に、前記ゲートパターンと同じ層で構成され、前記ゲートラインと平行に位置して所定間隔離隔されたキャパシタ下部電極を形成することを特徴とする、請求項２９記載の非晶質シリコン薄膜トランジスタ液晶表示装置の製造方法。
【請求項３７】
前記駆動回路領域における駆動トランジスタのゲート電極はボックス構造を有し、ソース/ドレイン電極はインターデジタル構造を有するように形成することを特徴とする、請求項２９記載の非晶質シリコン薄膜トランジスタ液晶表示装置の製造方法。
【請求項３８】
表示領域と駆動回路領域とを含むベース基板と、
前記表示領域に形成され、それぞれが非晶質シリコン活性層を含む複数のスイッチングトランジスタと、
前記駆動回路の領域に形成され、それぞれが非晶質シリコン活性層を含む複数の駆動トランジスタと、
前記スイッチングトランジスタと前記駆動トランジスタとをカバーするように、前記ベース基板に形成された保護層と、
前記保護層上に形成され、前記スイッチングトランジスタのうちいずれか１つのスイッチングトランジスタと電気的に連結された画素電極、及び前記駆動トランジスタのうち２つの駆動トランジスタを電気的に連結させる連結パターンを含む画素電極パターンと、を含むことを特徴とする液晶表示装置用基板。
【請求項３９】
前記画素電極パターンは、金属を含むことを特徴とする請求項３８記載の液晶表示装置用基板。
【請求項４０】
前記画素電極パターンは光学的に透明であり、電気的に導電性である物質を含むことを特徴とする請求項３８記載の液晶表示装置用基板。
【請求項４１】
前記駆動トランジスタを駆動するための信号を前記駆動トランジスタに印加するための主配線を更に含み、
前記主配線は、第１距離だけ前記駆動トランジスタと隔離し、第１幅を有する第１配線、及び前記第１距離より大きい第２距離だけ前記駆動トランジスタと隔離し、前記第１幅より大きい第２幅を有する第２配線を含むことを特徴とする請求項３８記載の液晶表示装置用基板。
【請求項４２】
前記駆動トランジスタ及び前記スイッチングトランジスタそれぞれは、ゲート電極、ドレイン電極、及びソース電極を含み、
前記ゲート電極は前記主配線と同一層から形成されていることを特徴とする請求項４１記載の液晶表示装置用基板。
【請求項４３】
前記ドレイン電極及び前記ソース電極のうちいずれか１つから延長された分岐配線を更に含み、
前記分岐配線は第１幅を有する配線部及び前記第１幅より大きい第２幅を有する連結パッド部を有することを特徴とする請求項４２記載の液晶表示装置用基板。
【請求項４４】
前記連結パッド部は、前記画素電極の前記連結パターンと電気的に連結されていることを特徴とする請求項４３記載の液晶表示装置用基板。
【請求項４５】
表示領域と駆動回路領域とを含むベース基板、前記表示領域に形成され、それぞれが非晶質シリコン活性層を含む複数のスイッチングトランジスタ、前記駆動回路領域に形成され、それぞれが非晶質シリコン活性層を含む複数の駆動トランジスタ、前記スイッチングトランジスタと前記駆動トランジスタをカバーするように、前記ベース基板に形成された保護層、及び前記保護層上に形成され、前記スイッチングトランジスタのうちいずれか１つのスイッチングトランジスタと電気的に連結された画素電極、及び前記駆動トランジスタのうち２つの駆動トランジスタを電気的に連結させる連結パターンを含む画素電極パターンを含む第１基板と、
前記第１基板と向い合う第２基板と、
前記第１基板と前記第２基板との間に介在された液晶層と、を含むことを特徴とする液晶表示装置。
【請求項４６】
前記画素電極パターンは、金属を含むことを特徴とする請求項４５記載の液晶表示装置。
【請求項４７】
前記画素電極パターンは光学的に透明であり、電気的に導電性である物質を含むことを特徴とする請求項４５記載の液晶表示装置。
【請求項４８】
前記駆動トランジスタを駆動するための信号を前記駆動トランジスタに印加するための主配線を更に含み、
前記主配線は第１距離だけ前記駆動トランジスタと隔離し、第１幅を有する第１配線、及び前記第１距離より大きい第２距離だけ前記駆動トランジスタと隔離し、前記第１幅より大きい第２幅を有する第２配線を含むことを特徴とする請求項４５記載の液晶表示装置。
【請求項４９】
前記駆動トランジスタ及び前記スイッチングトランジスタそれぞれは、ゲート電極、ドレイン電極、及びソース電極を含み、
前記ゲート電極は、前記主配線と同一層から形成されることを特徴とする請求項４８記載の液晶表示装置。
【請求項５０】
前記ドレイン電極及び前記ソース電極のうちいずれか１つから延長された分岐配線を更に含み、
前記分岐配線は第１幅を有する配線部及び前記第１幅より大きい第２幅を有する連結パッド部を有することを特徴とする請求項４９記載の液晶表示装置。
【請求項５１】
前記連結パッド部は、前記画素電極の前記連結パターンと電気的に連結されていることを特徴とする請求項５０記載の液晶表示装置。
【請求項５２】
表示素子領域及び駆動領域を有するベース基板上にゲート電極層を形成する段階と、
前記ゲート電極層をパターニングして、前記表示領域内にスイッチングトランジスタのゲート電極と、前記駆動領域内に駆動トランジスタのゲート電極及び主配線を形成する段階と、
前記ベース基板上に前記スイッチングトランジスタ、駆動トランジスタのゲート電極、及び前記主配線をカバーするゲート絶縁膜を形成する段階と、
前記ゲート絶縁膜上に活性層を形成する段階と、
前記活性層上にデータ電極層を形成する段階と、
前記データ電極層をパターニングして、前記表示領域内に前記スイッチングトランジスタのドレイン電極及びソース電極、前記駆動領域内に前記駆動トランジスタのドレイン電極及びソース電極を形成する段階と、
前記ベース基板上に絶縁層を形成する段階と、
前記絶縁層及び前記ゲート絶縁膜の一部を除去して前記主配線の一部を露出させる第１コンタクトホール及び分岐配線の一部を露出させる第２コンタクトホールを形成する段階と、
前記絶縁層上部に画素電極層を形成する段階と、
前記画素電極層をパターニングして前記スイッチングトランジスタの前記ドレイン電極と電気的に連結された画素電極、前記駆動トランジスタの間を電気的に連結する第１連結配線、及び前記主配線と前記駆動トランジスタとの間を電気的に連結する第２連結配線を形成する段階と、
を含む液晶表示装置用基板の製造方法。
【請求項５３】
前記画素電極パターンは、金属を含むことを特徴とする請求項５２記載の液晶表示装置用基板の製造方法。
【請求項５４】
前記画素電極パターンは光学的に透明であり、電気的に導電性である物質を含むことを特徴とする請求項５２記載の液晶表示装置用基板の製造方法。
【請求項５５】
前記ゲート電極層は、クロム層とアルミニウムネオジウム層とを含むことを特徴とする請求項５２記載の液晶表示装置用基板の製造方法。
【請求項５６】
前記クロム層は約５００Åの厚さを有し、
前記アルミニウムネオジウム層は約２０００Åの厚さを有することを特徴とする請求項５５記載の液晶表示装置用基板の製造方法。
【請求項５７】
前記データ電極層は約１５００Å〜４０００Åの範囲内の厚さを有するクロム層を含むことを特徴とする請求項５２記載の液晶表示装置用基板の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正の内容】
【００２０】
また、本発明の他の目的を達成するために、本発明は、画素アレイが形成される表示領域と、複数のシフトレジスタが形成される駆動回路領域と、を有する絶縁基板上にゲートラインとゲート電極とを含むゲートパターンを形成する段階と、前記ゲートパターンを含む基板上にゲート絶縁膜を形成する段階と、一つのマスクを用いて前記ゲート絶縁膜上に、活性層パターンと、前記活性層パターンの第１領域と接触するソース電極と、前記活性層パターンの第２領域と接触するドレイン電極と、前記ドレイン電極と連結されるデータラインと、を含むデータパターンを形成する段階と、前記データパターンを含む基板上に保護膜を形成する段階と、前記保護膜とゲート絶縁膜とをエッチングして、前記表示領域のドレイン電極を露出する第１コンタクトホールと、各シフトレジスタの第１トランジスタのゲート電極を露出する第２コンタクトホールと、前記第２コンタクトホール及び前記第１トランジスタのソース/ドレイン電極を露出する第３コンタクトホールと、を形成する段階と、前記保護膜上に、前記第１コンタクトホールを通じて前記画素領域のドレイン電極と連結される第１電極と、前記第２及び第３コンタクトホールを通じて前記第１トランジスタのゲート電極とソース/ドレイン電極とを連結する第２電極と、を含む電極パターンを形成する段階と、を具備することを特徴とする非晶質シリコン薄膜トランジスタ液晶表示装置の製造方法を提供する。
また、本発明の他の目的を達成するために、本発明は、表示領域と駆動回路領域とを含むベース基板と、前記表示領域に形成され、それぞれが非晶質シリコン活性層を含む複数のスイッチングトランジスタと、前記駆動回路の領域に形成され、それぞれが非晶質シリコン活性層を含む複数の駆動トランジスタと、前記スイッチングトランジスタと前記駆動トランジスタとをカバーするように、前記ベース基板に形成された保護層と、前記保護層上に形成され、前記スイッチングトランジスタのうちいずれか１つのスイッチングトランジスタと電気的に連結された画素電極、及び前記駆動トランジスタのうち２つの駆動トランジスタを電気的に連結させる連結パターンを含む画素電極パターンと、を含む液晶表示装置用基板を提供する。
また、本発明の他の目的を達成するために、本発明は、表示領域と駆動回路領域とを含むベース基板、前記表示領域に形成され、それぞれが非晶質シリコン活性層を含む複数のスイッチングトランジスタ、前記駆動回路領域に形成され、それぞれが非晶質シリコン活性層を含む複数の駆動トランジスタ、前記スイッチングトランジスタと前記駆動トランジスタをカバーするように、前記ベース基板に形成された保護層、及び前記保護層上に形成され、前記スイッチングトランジスタのうちいずれか１つのスイッチングトランジスタと電気的に連結された画素電極、及び前記駆動トランジスタのうち２つの駆動トランジスタを電気的に連結させる連結パターンを含む画素電極パターンを含む第１基板と、前記第１基板と向い合う第２基板と、前記第１基板と前記第２基板との間に介在された液晶層と、を含む液晶表示装置を提供する。
また、本発明の他の目的を達成するために、本発明は、以下の段階を含む液晶表示装置用基板の製造方法を提供する。
◎表示素子領域及び駆動領域を有するベース基板上にゲート電極層を形成する段階と、前記ゲート電極層をパターニングして、前記表示領域内にスイッチングトランジスタのゲート電極と、前記駆動領域内に駆動トランジスタのゲート電極及び主配線を形成する段階
◎前記ベース基板上に前記スイッチングトランジスタ、駆動トランジスタのゲート電極、及び前記主配線をカバーするゲート絶縁膜を形成する段階
◎前記ゲート絶縁膜上に活性層を形成する段階
◎前記活性層上にデータ電極層を形成する段階
◎前記データ電極層をパターニングして、前記表示領域内に前記スイッチングトランジスタのドレイン電極及びソース電極、前記駆動領域内に前記駆動トランジスタのドレイン電極及びソース電極を形成する段階
◎前記ベース基板上に絶縁層を形成する段階
◎前記絶縁層及び前記ゲート絶縁膜の一部を除去して前記主配線の一部を露出させる第１コンタクトホール及び分岐配線の一部を露出させる第２コンタクトホールを形成する段階
◎前記絶縁層上部に画素電極層を形成する段階
◎前記画素電極層をパターニングして前記スイッチングトランジスタの前記ドレイン電極と電気的に連結された画素電極、前記駆動トランジスタの間を電気的に連結する第１連結配線、及び前記主配線と前記駆動トランジスタとの間を電気的に連結する第２連結配線を形成する段階。