【手続補正書】
【提出日】平成17年7月1日(2005.7.1)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
少なくとも１つのメモリと、
前記少なくとも１つのメモリと作動可能に接続されたプロセッサチップと、
前記少なくとも１つのメモリと作動可能に接続されたアクセラレータチップと、
を含み、
前記少なくとも１つのメモリに対する前記プロセッサチップのメモリアクセスは、前記アクセラレータチップを通じて送られ、
前記アクセラレータチップは、前記少なくとも１つのメモリに対する直接アクセスを有し、また、中間言語で書かれたプログラムの少なくとも一部分を実行するようになっている、
ことを特徴とするシステム。
【請求項２】
前記中間言語命令で書かれたプログラムは、「Ｊａｖａ」バイトコードであることを特徴とする請求項１に記載のシステム。
【請求項３】
前記アクセラレータチップは、メモリバス上に配置されることを特徴とする請求項１に記載のシステム。
【請求項４】
前記アクセラレータチップは、ある一定のバイトコードを実行せず、前記プロセッサチップ上で作動する前記仮想マシンに対するコールバックを有することを特徴とする請求項１に記載のシステム。
【請求項５】
前記プロセッサチップは、システムオンチップであることを特徴とする請求項１に記載のシステム。
【請求項６】
前記アクセラレータチップは、中間言語命令を固有命令に変換するようにされたハードウェア変換プログラムユニットと、該ハードウェア変換プログラムユニットにより供給された該固有命令を実行するようにされた実行ユニットとを含むことを特徴とする請求項１に記載のシステム。
【請求項７】
前記ハードウェア変換プログラムユニットは、「Ｊａｖａ」バイトコードを固有命令に変換するようにされていることを特徴とする請求項６に記載のシステム。
【請求項８】
前記アクセラレータチップは、少なくとも１つのメモリに対する該アクセラレータチップのためのメモリアクセスを可能にするとともに、該少なくとも１つのメモリに対する前記プロセッサチップのためのアクセスを準備するようにされたインタフェースを含むことを特徴とする請求項１に記載のシステム。
【請求項９】
前記インタフェースは、前記プロセッサチップに対する第１のインタフェースと前記メモリユニットに対する第２のインタフェースとを含み、
前記第１及び第２のインタフェースは、独立に作動するようになっていることを特徴とする請求項８に記載のシステム。
【請求項１０】
前記アクセラレータチップは、該アクセラレータチップ内で実行される命令を記憶するために作動可能に接続された命令キャッシュを含むことを特徴とする請求項１に記載のシステム。
【請求項１１】
前記アクセラレータチップは、該アクセラレータチップ内で実行される命令を記憶するために作動可能に接続された命令キャッシュを含むことを特徴とする請求項１０に記載のシステム。
【請求項１２】
前記アクセラレータチップは、チップスタックとして前記プロセッサチップと統合されることを特徴とする請求項１又は６に記載のシステム。
【請求項１３】
前記プロセッサ及びアクセラレータが、同一のシリコン上に設けられていることを特徴とする請求項１又は６に記載のシステム。
【請求項１４】
前記システムオンチップは、セルラー電話に使用されるようになっていることを特徴とする請求項１３に記載のシステム。
【請求項１５】
少なくとも１つのメモリと、
前記少なくとも１つのメモリと作動可能に接続されたプロセッサチップと、
前記少なくとも１つのメモリと作動可能に接続されたアクセラレータチップと、
を含み、
前記少なくとも１つのメモリに対する前記プロセッサチップのメモリアクセスは、前記アクセラレータチップを通じて送られ、
前記アクセラレータチップは、前記少なくとも１つのメモリに対する直接アクセスを有し、また、中間言語で書かれたプログラムの少なくとも一部分を実行するようになっており、
前記ハードウェアアクセラレータは、中間言語命令を固有命令に変換するようになったハードウェア変換プログラムユニットと、該ハードウェア変換プログラムユニットにより供給された該固有命令を実行するようになった実行エンジンとを含む、
ことを特徴とするシステム。
【請求項１６】
前記中間命令言語で書かれたプログラムは、「Ｊａｖａ」プログラムであり、
前記ハードウェア変換プログラムユニットは、「Ｊａｖａ」バイトコードを固有命令に変換する、
ことを特徴とする請求項１５に記載のシステム。
【請求項１７】
前記アクセラレータチップは、前記プロセッサチップと前記少なくとも１つのメモリとの間でメモリバス上に配置されることを特徴とする請求項１５に記載のシステム。
【請求項１８】
前記アクセラレータチップは、ある一定の中間言語命令を実行せず、これらの中間言語命令が生じた時にコールバックが起り、
これらの中間言語命令は、前記プロセッサチップ上で作動する前記仮想マシン上で実行される、
ことを特徴とする請求項１５に記載のシステム。
【請求項１９】
前記プロセッサチップは、システムオンチップであることを特徴とする請求項１５に記載のシステム。
【請求項２０】
前記アクセラレータチップは、少なくとも１つのメモリに対する該アクセラレータチップのためのメモリアクセスを準備し、該少なくとも１つのメモリに対する前記プロセッサチップのためのメモリアクセスを準備するようになったインタフェースを含むことを特徴とする請求項１５に記載のシステム。
【請求項２１】
前記アクセラレータチップは、前記ハードウェア変換プログラムユニットに作動可能に接続された、変換される前記中間言語命令を記憶する命令キャッシュを更に含むことを特徴とする請求項１５に記載のシステム。
【請求項２２】
中間言語命令を固有命令に変換するようになったハードウェア変換プログラムユニットと、
前記ハードウェア変換プログラムユニットに作動可能に接続された、変換される中間言語命令を記憶する命令キャッシュと、
前記ハードウェア変換プログラムユニットにより供給された前記固有命令を実行するようになった実行エンジンと、
少なくとも１つのメモリに対するアクセラレータチップのためのメモリアクセスを準備し、かつ、該少なくとも１つのメモリに対する別のプロセッサチップのためのメモリアクセスを準備するようになったインタフェースと、
を含むことを特徴とするアクセラレータチップ。
【請求項２３】
前記中間言語命令は、「Ｊａｖａ」バイトコードであることを特徴とする請求項２２に記載のアクセラレータチップ。
【請求項２４】
全ての中間言語命令を実行するわけではなく、いくつかの中間言語命令については、修正仮想マシンを作動させるプロセッサに対するコールバックを引き起こすことを特徴とする請求項２２に記載のアクセラレータチップ。
【請求項２５】
電力消費の低いスリープモードを有することを特徴とする請求項２２に記載のアクセラレータチップ。
【請求項２６】
前記実行エンジンは、前記ハードウェア変換プログラムユニットにより供給された命令のみを実行するようになった専用実行エンジンであることを特徴とする請求項２２に記載のアクセラレータチップ。
【請求項２７】
ハードウェア変換プログラムユニットにおいて、実行する中間言語命令のアドレスを計算する段階と、
前記中間言語命令をメモリから取得する段階と、
前記ハードウェア変換プログラムユニットにおいて、前記中間言語命令を固有命令に変換する段階と、
前記固有命令を実行エンジンに供給する段階と、
前記実行エンジンにおいて、前記固有命令を実行する段階と、
を含み、
少なくとも１つの中間言語命令に対して、該中間言語命令を処理するために、仮想マシンを作動させる別のプロセッサチップに対するコールバックが行われる、
ことを特徴とする、アクセラレータチップを作動させる方法。
【請求項２８】
中間言語命令を固有命令に変換するようになったハードウェア変換プログラムユニットと、
前記ハードウェア変換プログラムユニットにより供給された前記固有命令を実行するようになった実行エンジンと、
少なくとも１つのメモリに対するアクセラレータチップのためのメモリアクセスを準備し、かつ、該少なくとも１つのメモリに対する別のプロセッサチップのためのメモリアクセスを準備するようになったインタフェースと、
ディスプレイに相互接続されるようになった、表示に関する中間言語命令を実行するグラフィック加速エンジンと、
を含むことを特徴とするアクセラレータチップ。
【請求項２９】
中間言語命令を固有命令に変換するようになったハードウェア変換プログラムユニットと、
前記ハードウェア変換プログラムユニットにより供給された前記固有命令を実行するようになった実行エンジンと、
を含み、
前記実行エンジンは、アレーからインデックス付き読込みを行うか、又はアレー内に記憶するための少なくとも１つのインデックス付き命令を含み、
前記命令は、アレーポインタを記憶する第１のレジスタを同時に検査して、それがヌルであるか否かを調べる、
ことを特徴とするシステム。
【請求項３０】
前記ハードウェア変換プログラムユニット及び前記実行エンジンは、アクセラレータチップ上に配置されることを特徴とする請求項２９に記載のシステム。
【請求項３１】
前記ハードウェア変換プログラムユニットは、少なくとも１つのインデックス命令を使用するために、いくつかのアレー読込み及びアレー記憶命令を変換することを特徴とする請求項２９に記載のシステム。
【請求項３２】
中間言語命令を固有命令に変換するようになったハードウェア変換プログラムユニットと、
前記ハードウェア変換プログラムユニットにより供給された前記固有命令を実行するようになった実行エンジンと、
を含み、
前記実行エンジンは、アレーからインデックス付き読込みを行うか、又はアレー内に記憶するための少なくとも１つのインデックス付き命令を含み、また、第１のレジスタがアレーポインタを記憶しているか否かを検査して、それがヌルであるか否かを調べるようになったゼロ検査ユニットを有し、
前記実行エンジンの前記ヌル検査ユニットは、アレーから前記インデックス付き読込みを行うか、又はアレー内に記憶する該実行エンジンの部分と同時に作動する、
ことを特徴とするシステム。
【請求項３３】
前記ハードウェア変換プログラムユニット及び実行エンジンは、アクセラレータチップ上にあることを特徴とする請求項３２に記載のシステム。
【請求項３４】
中間言語命令を固有命令に変換するようになったハードウェア変換プログラムユニットと、
前記ハードウェア変換プログラムユニットにより供給された前記固有命令を実行するようになった実行エンジンと、
を含み、
前記実行エンジンは、少なくとも１つの境界検査命令を含み、
前記境界検査命令は、第１のレジスタに記憶されたインデックス値が、第２のレジスタに記憶されたアレー長さの値よりも小さいか又は等しいことを保証する、
ことを特徴とするシステム。
【請求項３５】
前記ハードウェア変換プログラムユニット及び実行エンジンは、アクセラレータチップの一部であることを特徴とする請求項３２に記載のシステム。
【請求項３６】
少なくとも１つのメモリと、
前記少なくとも１つのメモリと作動可能に接続されたプロセッサチップと、
前記少なくとも１つのメモリと作動可能に接続されたアクセラレータチップと、
を含み、
前記少なくとも１つのメモリに対する前記プロセッサチップのメモリアクセスは、前記アクセラレータチップを通じて送られ、
前記アクセラレータチップは、前記少なくとも１つのメモリに対する直接アクセスを有し、また、中間言語で書かれたプログラムの少なくとも一部分を実行するようになっており、
前記ハードウェアアクセラレータは、中間言語命令を実行するための「Ｊａｖａ」プロセッサのアクセラレータを含む、
ことを特徴とするシステム。
【請求項３７】
少なくとも１つのメモリと、
前記少なくとも１つのメモリと作動可能に接続されたプロセッサチップと、
前記少なくとも１つのメモリと作動可能に接続された中間言語アクセラレータチップと、
を含み、
前記少なくとも１つのメモリに対する前記プロセッサチップのメモリアクセスは、前記アクセラレータチップを通じて送られ、
前記アクセラレータチップは、前記少なくとも１つのメモリに対する直接アクセスを有し、また、中間言語で書かれたプログラムの少なくとも一部分を実行するようになっており、
いくつかの命令は、コールバックを発生して、前記プロセッサチップ上で実行される、  ことを特徴とするシステム。
【請求項３８】
レジスタのシステムが、コールバックに対する「ＳｏＣ」とアクセラレータとの間で情報を転送するために使用されることを特徴とする請求項３７に記載のシステム。
【請求項３９】
少なくとも１つのメモリと、
前記少なくとも１つのメモリと作動可能に接続されたプロセッサチップと、
前記少なくとも１つのメモリと作動可能に接続された中間言語アクセラレータチップと、
を含み、
前記少なくとも１つのメモリに対する前記プロセッサチップのメモリアクセスは、前記アクセラレータチップを通じて送られ、
前記アクセラレータチップは、前記少なくとも１つのメモリに対する直接アクセスを有し、
前記アクセラレータチップの用途は、セル電話又は移動携帯装置内である、
ことを特徴とするシステム。
【請求項４０】
少なくとも１つのメモリと、
前記少なくとも１つのメモリと作動可能に接続されたプロセッサチップと、
前記少なくとも１つのメモリと作動可能に接続された中間言語アクセラレータチップと、
を含み、
前記少なくとも１つのメモリに対する前記プロセッサチップのメモリアクセスは、前記アクセラレータチップを通じて送られ、
前記アクセラレータチップは、前記少なくとも１つのメモリに対する直接アクセスを有し、
前記アクセラレータは、同じパッケージ内で「ＳｏＣ」上に積み重ねられる、
ことを特徴とするシステム。
【請求項４１】
前記アクセラレータチップの用途は、セル電話又は移動携帯装置内であることを特徴とする請求項４０に記載のシステム。
【請求項４２】
少なくとも１つのメモリと、
前記少なくとも１つのメモリと作動可能に接続されたプロセッサチップと、
前記少なくとも１つのメモリと作動可能に接続された中間言語アクセラレータチップと、
を含み、
前記少なくとも１つのメモリに対する前記プロセッサチップのメモリアクセスは、前記アクセラレータチップを通じて送られ、
前記アクセラレータチップは、前記少なくとも１つのメモリに対する直接アクセスを有し、
前記アクセラレータは、同じパッケージ内に１つ又はそれ以上のメモリと共に積み重ねられる、
ことを特徴とするシステム。
【請求項４３】
前記アクセラレータチップの用途は、セル電話又は移動携帯装置内であることを特徴とする請求項４２に記載のシステム。
【請求項４４】
同一のシリコンチップに集積されたプロセッサ及びハードウェアアクセラレータを備えたシステムであって、前記チップはメモリへのアクセスを有し、前記チップはスタックベースの命令及びレジスタベースの命令を実行して仮想マシンを加速させることを特徴とするシステム。
【請求項４５】
前記システムは携帯受話器装置からなる、請求項４４に記載のシステム。