【事件の表示】
　特願２００５−１９０８０８「薄膜トランジスタアレイ基板及びその製造方法」拒絶査定不服審判事件〔平成１８年　３月２３日出願公開、特開２００６−　８０４８７〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は、平成１７年６月３０日（パリ条約による優先権主張２００４年９月９日、大韓民国）の出願であって、平成２０年９月３日付けで拒絶理由が通知され、同年１２月８日に意見書及び手続補正書が提出され、平成２１年５月２７日付けで最後の拒絶理由が通知され、同年９月１日に意見書及び手続補正書が提出されたところ、平成２１年９月１日付けの手続補正は平成２２年４月１９日付けで却下されるとともに、同日に拒絶査定がなされ、これに対し、同年８月２６日に拒絶査定に対する審判請求がされるとともに手続補正書が提出された。
　その後当審において、平成２３年１１月１６日付けで審尋がなされ、平成２４年２月２１日に回答書が提出された。
　
第２　平成２２年８月２６日に提出された手続補正書による補正についての却下の決定
［補正の却下の決定の結論］ 
　平成２２年８月２６日に提出された手続補正書による補正（以下「本件補正」という。）を却下する。 
 　 
［理由］ 
１　本件補正の内容
  本件補正は、補正前の特許請求の範囲の請求項１ないし１１を、補正後の特許請求の範囲の請求項１ないし６と補正するものであり、補正後の請求項１は、次のとおりである。
　
「【請求項１】
　第１マスク工程を利用して、基板上に形成されたゲートライン、ゲート電極を含むゲートパターンを形成するステップと、
前記ゲートパターンが形成された基板上にＰＥＣＶＤ及びＭＯＣＶＤのうちいずれか一つの方式を利用してゲート絶縁膜、非晶質シリコン層、ｎ＋非晶質シリコン層を形成し、前記ゲート絶縁膜、非晶質シリコン層、ｎ＋非晶質シリコン層の形成時に用いられるＰＥＣＶＤ及びＭＯＣＶＤのうちいずれか一つの方式をそのまま利用して、ＷＳｉｘ、ＣｏＳｉｘ、ＮｉＳｉｘのうち少なくともいずれか一つの物質を含むソース／ドレイン金属層を形成するステップと、
　第２マスク工程を利用して、前記非晶質シリコン層、ｎ＋非晶質シリコン層及びソース／ドレイン金属層をパターニングして、半導体パターンと、前記半導体パターン上に形成されたデータライン、ソース電極及びドレイン電極を含むソース／ドレインパターンとを形成するステップと、
　第３マスク工程を利用して、前記ソース／ドレインパターンが形成された基板上に、前記ドレイン電極を一部露出させるコンタクトホールを有する保護膜を形成するステップと、
　第４マスク工程を利用して、前記コンタクトホールを通じて前記ドレイン電極と接続される画素電極を形成するステップとを含むことを特徴とする薄膜トランジスタアレイ基板の製造方法。」
　
２　本件補正についての検討
（１）補正事項の整理
　本件補正を整理すると次のとおりである。
［補正事項１］
　平成２０年１２月８日付けの手続補正により補正された請求項１ないし請求項１１（以下、それぞれ「旧請求項１」ないし「旧請求項１１」という。）のうち、旧請求項６の「前記ゲートパターンが形成された基板上にゲート絶縁膜、非晶質シリコン層、ｎ＋非晶質シリコン層を形成し、ＰＥＣＶＤ及びＭＯＣＶＤのうちいずれか一つの方式を利用して、ＷＳｉｘ、ＣｏＳｉｘ、ＮｉＳｉｘのうち少なくともいずれか一つの物質を含むソース／ドレイン金属層を形成するステップ」を、
「前記ゲートパターンが形成された基板上にＰＥＣＶＤ及びＭＯＣＶＤのうちいずれか一つの方式を利用してゲート絶縁膜、非晶質シリコン層、ｎ＋非晶質シリコン層を形成し、前記ゲート絶縁膜、非晶質シリコン層、ｎ＋非晶質シリコン層の形成時に用いられるＰＥＣＶＤ及びＭＯＣＶＤのうちいずれか一つの方式をそのまま利用して、ＷＳｉｘ、ＣｏＳｉｘ、ＮｉＳｉｘのうち少なくともいずれか一つの物質を含むソース／ドレイン金属層を形成するステップ」とする。
　
［補正事項２］
　旧請求項６の「第４マスク工程を利用して、前記コンタクトホールを通じて前記ドレイン電極と接続される画素電極を形成するステップと、を含む」を、
「第４マスク工程を利用して、前記コンタクトホールを通じて前記ドレイン電極と接続される画素電極を形成するステップとを含む」とする。
　
［補正事項３］
　旧請求項１ないし５を削除し、当該削除に対応して旧請求項６ないし１１の請求項の番号を繰り上げるとともに、旧請求項７、８、１０及び１１に記載された「請求項６に記載の」を、いずれも「請求項１に記載の」とする。
　
（２）新規事項の追加の有無について
ア　補正事項１について
（ア）補正事項１は、旧請求項６に記載の「ゲート絶縁膜、非晶質シリコン層、ｎ＋非晶質シリコン層を形成し」について、「ＰＥＣＶＤ及びＭＯＣＶＤのうちいずれか一つの方式を利用してゲート絶縁膜、非晶質シリコン層、ｎ＋非晶質シリコン層を形成し」と限定し（以下「補正事項１−１」という。））、かつ、旧請求項６に記載の「ソース／ドレイン金属層を形成」について、「ＰＥＣＶＤ及びＭＯＣＶＤのうちいずれか一つの方式を利用して」との記載を「前記ゲート絶縁膜、非晶質シリコン層、ｎ＋非晶質シリコン層の形成時に用いられるＰＥＣＶＤ及びＭＯＣＶＤのうちいずれか一つの方式をそのまま利用して」と限定する（以下「補正事項１−２」という。）ものであり、いずれも構成を追加して技術的に限定する補正である。
　
（イ）本願の願書に最初に添付された明細書等の記載
　本願の願書に最初に添付された明細書、特許請求の範囲または図面（以下「当初明細書等」という。）には、「ゲート絶縁膜、非晶質シリコン層、ｎ＋非晶質シリコン層を形成し」について、以下のように記載されている（下線は当審で付加した。以下同じ。）。
　
（ａ）「【００６１】
　図７Ａないし図７Ｄは、本発明の
第１実施形態
…
【００６３】
　図７Ｂに示すように、ゲートパターンが形成された下部基板１４２上に、ゲート絶縁膜１４４、活性層１１４、オーミック接触層１４８、及びソース／ドレインパターンが順次に形成される。
【００６４】
　ゲートパターンが形成された下部基板１４２上に、
ＰＥＣＶＤなどの蒸着方法を通じてゲート絶縁膜４４、非晶質シリコン層及びｎ
＋
非晶質シリコン層が形成される
　
（ｂ）「【００７８】
　図９は、本発明の
第２実施形態
…
【００８０】
　下部基板１４２上に、ゲートライン１０２、ゲート電極１０８、及びゲートパッド下部電極１２８を含むゲートパターンが形成された後（Ｓ６２）、
ＰＥＣＶＤなどの蒸着方法を通じてゲート絶縁膜１４４、非晶質シリコン層及びｎ
＋
非晶質シリコン層が形成される
　
（ｃ）「【００８５】
　図１０は、本発明の
第３実施形態
【００８６】
　まず、本発明の第３実施形態による薄膜トランジスタアレイ基板の製造方法は、本発明の第１実施形態による薄膜トランジスタアレイ基板の製造方法と比較して、
ソース／ドレイン金属層の形成時、ＭＯＣＶＤ方式を利用
【００８７】
　下部基板１４２上に、ゲートライン１０２、ゲート電極１０８、及びゲートパッド下部電極１２８を含むゲートパターンが形成された後（Ｓ８２）、
ＰＥＣＶＤなどの蒸着方法を通じてゲート絶縁膜１４４、非晶質シリコン層及びｎ
＋
非晶質シリコン層が形成される
【００８８】
　次いで、
ゲート絶縁膜１４４、非晶質シリコン層及びｎ
＋
非晶質シリコン層の形成時に利用される蒸着装置を利用すると共に、ＭＯＣＶＤなどの蒸着方法を利用してソース／ドレイン金属層が形成される
…
【００９２】
　このように、本発明の第３実施形態による薄膜トランジスタアレイ基板の製造方法は、
ソース／ドレイン金属層をＭＯＣＶＤを利用して蒸着
蒸着装備をそのまま利用して、ソース／ドレイン金属層を形成
　
（ｄ）「【００９３】
　一方、本発明の第１及び第２実施形態でソース／ドレイン金属層を形成する場合、ＰＥＣＶＤだけでなく、ＭＯＣＶＤ方式が利用されることもあり、第３実施形態でＭＯＣＶＤだけでなく、ＰＥＣＶＤ方式が利用されることもある。」
　
（ウ）当初明細書等の記載についての検討
　上記の記載を総合すると、当初明細書等には、第１実施形態、第２実施形態及び第３実施の形態の説明において、「ゲート絶縁膜、非晶質シリコン層、ｎ＋非晶質シリコン層」の形成を、「ＰＥＣＶＤなどの蒸着方法」を利用して行うことは記載されているものの、「ＭＯＣＶＤ」の方式を利用して行うことは記載されていない。
　更に、「ＭＯＣＶＤ」の方式の利用について、当初明細書等の第３実施形態の説明箇所には、「ソース／ドレイン金属層の形成時、ＭＯＣＶＤ方式を利用」することが開示されており、更に、「ゲート絶縁膜、非晶質シリコン層及びｎ＋非晶質シリコン層の形成時に利用される蒸着装備をそのまま利用して、ソース／ドレイン金属層を形成できる」ことが開示されているものの、当初明細書等の当該「蒸着装備をそのまま利用」との記載から、「ゲート絶縁膜、非晶質シリコン層及びｎ＋非晶質シリコン層の形成」を「ＭＯＣＶＤ」の方式を利用して行うものとすることを必ずしも導くことはできないので、「ＭＯＣＶＤ」の方式を利用して「ゲート絶縁膜、非晶質シリコン層、ｎ＋非晶質シリコン層」を形成することが、当初明細書等の記載事項からみて自明な事項であるとも認められない。
　したがって、補正後の請求項１に記載された「『ＭＯＣＶＤ』の方式を利用して『ゲート絶縁膜、非晶質シリコン層、ｎ＋非晶質シリコン層』を形成し」は当初明細書等に記載も示唆もされているとはいえず、かつ、当初明細書等の記載からみて自明な事項であるとも認められない。
　よって、補正事項１−１は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入するものといえるから、補正事項１−１を含む補正事項１は、当初明細書等に記載された事項の範囲内においてなされたものではない。
　
イ　補正事項２及び３について
　補正事項２及び３が、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入しないものであることは明らかである。
　したがって、補正事項２及び３は、当初明細書等に記載した事項の範囲内においてなされたものである。
　
ウ 　新規事項の追加の有無についてのまとめ
　以上のとおり、本件補正は、補正事項１を含むものであるから、本件補正は、特許法第１７条の２第３項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第３項をいう。以下同じ。）に規定する要件を満たしていない。
　
（３）独立特許要件について
ア　検討の前提
　上記（２）において検討したとおり、本件補正は、特許法第１７条の２第３項に規定する要件を満たしていないが、本件補正のうち補正事項１は、請求項に発明特定事項を更に追加するものであるから、特許法第１７条の２第４項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項をいう。以下同じ。）第２号に掲げる特許請求の範囲の減縮を目的とするものに該当するものと解する余地もあることから、本件補正による補正後の特許請求の範囲の請求項１に記載されている事項により特定される発明が特許出願の際独立して特許を受けることができるものであるか（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合するか）について、予備的に検討する。
　
イ　本件補正後の発明
　本件補正後の請求項１に係る発明は、上記「１　本件補正の内容」に記載したとおりである。
　
ウ　特許法第２９条第２項に規定する要件について
（ア）引用例の記載と引用発明 
ａ　引用例１：特開２００１−３２４７２５号公報
　原査定の拒絶の理由で引用された、本願の優先権主張の日前に日本国内において頒布された刊行物である特開２００１−３２４７２５号公報（以下「引用例１」という。）には、「液晶表示装置およびその製造方法」（発明の名称）に関して、図１ないし図２４とともに以下の事項が記載されている（下線は当審で付加した。以下同じ。）。
　
（ａ）「【０００１】
【発明の属する技術分野】本発明は、液晶表示装置の薄膜トランジスタ（Thin Film Transistor：以下、ＴＦＴと記す）基板及びその製造方法に関する。」
　
（ｂ）「【０００７】本発明の目的は、ＴＦＴ製造工程を簡略化することである。また、…。」
　
（ｃ）「【００３０】
【発明の実施の形態】以下、本発明の実施の形態を図により説明する。なお、以下の実施例で、半導体膜はアモルファス−シリコン（ａ−Ｓｉ）、透明導電膜はＩＴＯを代表させたが、これは多結晶シリコンや他のの透明導電膜であるインジュウム亜鉛酸化物（ＩＺＯ）を用いても良い。また、ＴＦＴの配線を呼称は、走査配線をゲート配線、映像信号配線をドレイン配線とする。また、
ＴＦＴのソース、ドレイン電極は液晶表示装置の画素のＴＦＴでは交流駆動であるため、電気的に切り替わるので分類しにくいが、ドレイン配線側に接続されたＴＦＴ部分の電極をドレイン電極、ＴＦＴのチャネル長領域を挟んで画素電極側をソース電極と呼ぶ。
【００３１】≪実施例１≫図１は、本発明の実施例１に係わる方式のＴＦＴ基板を示す平面図である。図２はＴＦＴから画素電極ＰＸさらに保持容量Cｓｔｇ部分へ至る部分を示す図１の２−２線断面図、図３はドレイン配線部分を示す図１の３−３切断線断面図、図４はゲート配線端子部を示す図１の４−４切断線断面図、図５はドレイン配線端子部を示す図１の５−５切断線断面図、
図６〜図９は、本実施例１に係わるＴＦＴ基板の製造方法を基本的にパターニングであるホト工程単位（ホトレジスト塗布からレジスト剥離）で工程順に示す断面図である
【００３２】液晶表示装置のＴＦＴ部において、図２の断面に示すように、ガラスのような透明絶縁基板ＳＵＢ１上に、例えばＭｏ（モリブデン）、Ｃｒ（クロム）、あるいはＡｌ（アルミニウム）上にＭｏを積層した金属膜ｇ１からなるゲート配線ＧＬが形成されている。また、このゲート配線ＧＬ上にはSｉＮ膜またはＳｉＯ２膜とＳｉＮ膜の積層膜からなるゲート絶縁膜ＧＩを介して、ｉ型ａ−Ｓｉを用いたａ−Ｓｉチャネル膜ＡＳが形成されている。さらに、このａ−Ｓｉチャネル膜ASはその両側にはｎ＋型ａ−Ｓｉ膜を用いたａ−Ｓｉコンタクト膜ｄ０を介してＭｏあるいはＣｒ、あるいはＭｏ、Ａｌ、Ｍｏを積層した
金属膜ｄ１からなるドレイン電極ＳＤ１、ソース電極ＳＤ２が相対して形成されている
ドレイン電極ＳＤ１はドレイン配線ＤＬの一部を構成している
　
（ｄ）「【００４０】図２に示す
逆スタガ型ＴＦＴ表示装置のＴＦＴ基板に係わる製造方法を図６から図９の工程断面図を用いて説明する。各々の図はおおよそ１回のホト工程に対応し、基本的にはホトパターン加工となる薄膜の成膜から、ホトレジスト塗布、露光、現像、及び薄膜のパターン加工までを１回のホト工程として説明する
【００４１】まず、
第１ホト工程
透明絶縁基板ＳＵＢ１上に、
金属膜ｇ１を成膜
この金属膜上に所定のレジストパターンＰＲＥＳ１を形成した後、それをマスクとして金属膜ｇ１をエッチングする。このパターン化された金属膜ｇ１は、
画素領域におけるゲート配線ＧＬ、遮光電極ＳＫＤ、ゲート端子部ＧＴＭの下部電極を構成する
【００４２】次に、
第2ホト工程
プラズマＣＶＤ法を用いて、
絶縁膜、
ノンドープのｉ型ａ−Ｓｉ膜、
ｎ
＋
型ａ−Ｓｉ膜を成膜
それぞれ、ＴＦＴ構成上、ゲート絶縁膜ＧＩ、ａ−Ｓｉチャネル膜ＡＳ、ａ−Ｓｉコンタクト膜ｄ０
引き続き、スパッタ法を用いて、
Ｍｏ、Ｃｒの単膜あるいはＭｏ、Ａｌ、Ｍｏの積層膜、あるいはＭｏＷのような合金膜ｄ１を成膜
上記ＣＶＤ法の成膜、スパッタ法の成膜は真空をやぶらず連続的に行っても良い。
【００４３】次いで、この
金属膜ｄ１上に所定のレジストパターンを形成
レジストパターンＰＲＥＳ１、ＰＲＥＳ２は
厚さの異なるレジストパターン領域
【００４４】…。
【００４５】次いで、本工程の断面図（図７（ｂ））で、
この金属膜ｄ１上の所定のレジストパターンをマスクとして、金属膜ｄ１、ａ−Ｓｉコンタクト膜ｄ０、およびａ−Ｓｉチャネル膜ＡＳをエッチング
【００４６】次いで、図７（ｃ）に示すように、Ｏ２ガスを用いたドライアッシングを用いて、
ＴＦＴのチャネル長Ｌ領域にある薄いレジストパターンを除去する
【００４７】
次いで、ソース、ドレイン電極ＳＤ１、ＳＤ２に対応して分離されたレジストパターンＰＲＥＳ１をマスクとして、金属膜ｄ１、ｉ型のａ−Ｓｉチャネル膜ＡＳを一定膜厚残してハーフエッチングする
ａ−Ｓｉコンタクト膜ｄ０は
ドライエッチングで行う
【００４８】
上記のように、半透過マスクを用いることにより、従来、ａ−Ｓｉ膜加工、ソース、ドレイン金属加工を別々の２回のホト工程で行っていた工程に比べ、これを１回の工程にでき
【００４９】…
【００５０】次いで、ＴＦＴ基板の
第３ホト工程
前記工程を経たＴＦＴ基板ＳＵＢ１の全面に
保護膜ＰＳＶを成膜
ソース電極ＳＤ２上に開口部を持つレジストパターンＰＲＥＳ１を形成
レジストパターンＰＲＥＳ１をマスクとして保護膜ＰＳＶを開口し、コンタクトホールＣＮを開口する
【００５１】次いで、図９に示すように、全面に、スパッタ法を用いて、厚さ１４０ｎｍのＩＴＯあるいはＩＺＯからなる透明導電膜ＩＴＯ１を成膜する。次いで、ホトレジストパターンＰＲＥＳ１を形成し、これをマスクとしてこの
透明導電膜ＩＴＯ１を加工し、画素電極ＰＸを形成
　
ｂ　引用発明
　ここにおいて、引用例１の段落【００４７】において行われている「ソース、ドレイン電極ＳＤ１、ＳＤ２に対応して分離されたレジストパターンＰＲＥＳ１をマスクとして、金属膜ｄ１、ｉ型のａ−Ｓｉチャネル膜ＡＳを一定膜厚残してハーフエッチング」することは、段落【００３２】、【００４７】の記載並びに図７（ｃ）及び（ｄ）を参酌すると、「分離されたレジストパターンＰＲＥＳ１をマスクとして、金属膜ｄ１、ｎ＋型ａ−Ｓｉ膜ｄ０をエッチングすることでソース電極ＳＤ２、ドレイン電極ＳＤ１及びドレイン配線ＤＬとし、ｉ型のａ−Ｓｉチャネル膜ＡＳを一定膜厚残してハーフエッチング」するものであることが明らかである。
　したがって、図１、図２及び図６ないし図９を参酌してまとめると、引用例１には以下の発明（以下「引用発明」という。）が記載されている。
　
「第１ホト工程で、透明絶縁基板ＳＵＢ１上に成膜した金属膜ｇ１を、所定のレジストパターンＰＲＥＳ１をマスクとしてエッチングすることで、画素領域におけるゲート配線ＧＬ、遮光電極ＳＫＤ、ゲート端子部ＧＴＭの下部電極を構成するパターン化された金属膜ｇ１とする工程と、
　第２ホト工程で、プラズマＣＶＤ法を用いて、ゲート絶縁膜ＧＩ、ノンドープのｉ型ａ−Ｓｉ膜ＡＳ、ｎ＋型ａ−Ｓｉ膜ｄ０を成膜し、引き続き、真空をやぶらず連続的に、スパッタ法を用いて、Ｍｏ、Ｃｒの単膜あるいはＭｏ、Ａｌ、Ｍｏの積層膜、あるいはＭｏＷのような合金膜の金属膜ｄ１を成膜し、次いで、金属膜ｄ１上に形成した、厚さの異なるレジストパターンＰＲＥＳ１、ＰＲＥＳ２をマスクとして、金属膜ｄ１、ａ−Ｓｉコンタクト膜ｄ０、およびａ−Ｓｉチャネル膜ＡＳをエッチングし、次いで、ＴＦＴのチャネル長Ｌ領域にある薄いレジストパターンを除去してソース、ドレイン電極ＳＤ１、ＳＤ２に対応して分離されたレジストパターンＰＲＥＳ１をマスクとして、金属膜ｄ１、ｎ＋型ａ−Ｓｉ膜ｄ０をエッチングすることでソース電極ＳＤ２、ドレイン電極ＳＤ１及びドレイン配線ＤＬとし、ｉ型のａ−Ｓｉチャネル膜ＡＳを一定膜厚残してハーフエッチングする工程と、
　第３ホト工程で、前記工程を経たＴＦＴ基板ＳＵＢ１に成膜された保護膜ＰＳＶを、ソース電極ＳＤ２上に開口部を持つレジストパターンＰＲＥＳ１をマスクとして、コンタクトホールＣＮを開口する工程と、
　次いで、透明導電膜ＩＴＯ１を加工し、画素電極ＰＸを形成する工程とを含む逆スタガ型ＴＦＴ表示装置のＴＦＴ基板の製造方法。」
　
ｃ　引用例２：特開平６−６１２５９号公報
　原査定の拒絶の理由で引用された、本願の優先権主張の日前に日本国内において頒布された刊行物である特開平６−６１２５９号公報（以下「引用例２」という。）には、「薄膜トランジスタの製造方法」（発明の名称）に関して、図１ないし図１５とともに以下の事項が記載されている。
　
（ａ）「【００３４】
【実施例】以下に、本発明の実施例に係る薄膜トランジスタ（以下、ＴＦＴと称する。）の作成方法を含むＴＦＴアクティブマトリクスＬＣＤの製造方法について図面を参照しながら説明する。
【００３５】まず、ソース電極及びドレイン電極を構成するａ−Ｓｉ膜（第１の半導体膜，第３の半導体膜〜第５の半導体膜）やＭｏ膜（第２の導電体膜，第１の導電物質を含む膜〜第３の導電物質を含む膜）を形成するための装置について図８（ａ）を参照しながら説明する。
【００３６】
図８（ａ）において、７１はチャンバ
　
（ｂ）「【００５３】（２）第２の実施例
図４（ａ）〜（ｃ），図５（ｄ），（ｅ），図６（ｆ）は、本発明の
第２の実施例の逆スタガ型のＴＦＴの作成方法を含むＴＦＴアクティブマトリクスＬＣＤの製造方法
【００５４】まず、ガラスからなる透明基板（第２の基体）５１上に膜厚約８００Åのチタン膜（以下、Ｔｉ膜と称する。）からなる
ゲート電極５２を
形成
ゲート絶縁膜５３／
ａ−Ｓｉ膜（第２の半導体膜）５４／
を連続形成
【００５５】次いで、ゲート電極５２上方のシリコン酸化膜５５上にレジスト膜５６を形成した後、ゲート電極５２をマスクとして透明基板５１の裏面から光を照射し、レジスト膜５６を選択露光する（図４（ｂ））。
【００５６】続いて、レジスト膜５６を現像してレジストパターン56ａを選択的に形成した後、レジストパターン56ａをマスクとしてシリコン酸化膜５５を選択的にエッチング・除去し、チャネル領域層となるａ−Ｓｉ膜５４上にチャネル保護膜55ａを形成する（図４（ｃ））。
【００５７】次に、レジストパターン56ａを除去した後、チャネル保護膜55ａをマスクとして、
イオン注入により
ｎ
+
型の導電型領域層54ｃ，54ｄを形成
【００５８】次いで、ソース電極及びドレイン電極を形成するため、図８（ａ）に示すチャンバ７１内に透明基板５１を導入し、一の電極となっているホルダ７５に保持した後、ホルダ７５に内蔵するヒータにより透明基板５１を加熱し、温度２５０℃に保持する。続いて、チャンバ７１内にＭｏＦ6 ＋Ａｒガスを導入し、圧力０．１Torrに保持する。このとき、熱的に分解されたＭｏを含む活性種は、導電型領域層54ｃ，54ｄ上では導電率が大きいため電子の移動により吸着されるのに対し、チャネル保護膜56ａ上では絶縁性のため電子の移動が起こらず吸着されない。これにより、チャネル保護膜56ａを挟んで導電型領域層54ｃ，54ｄ上にのみ膜厚約1000Åの
Ｍｏ膜（第２の導電体膜）57ａ，57ｂが
形成
Ｍｏ膜57ａ，57ｂ
をエッチング・除去し、Ｍｏ膜57ｃからなるソース電極57ｃ及びＭｏ膜57ｄからなるドレイン電極57ｄを形成
【００５９】次いで、ソース電極57ｃと接続して
画素電極５８を形成
【００６０】以上のように、本発明の第２の実施例によれば、…。これにより、ゲート電極５２の幅を必要最小限に小さくして寄生容量を低減することができる。
【００６１】なお、
第２の実施例では、
Ｍｏ膜57ａ，57ｂを選択的に形成しているが、
Ｗシリサイド膜を、
選択的に形成することもできる
【００６２】また、
成膜速度を上げるため、熱ＣＶＤ法の代わりにプラズマＣＶＤ法を用いることもできる。
…」
　
（ｃ）「【００６２】
…
（３）第３の実施例
図７（ａ）〜（ｃ）は、本発明の
第３の実施例の逆スタガ型のＴＦＴの作成方法を含むＴＦＴアクティブマトリクスＬＣＤの製造方法
【００６３】まず、図４（ａ）〜（ｃ）と同様な工程を経て、…チャネル保護膜55ａを形成する。なお、…、５４はゲート絶縁膜５３上に形成された動作半導体層となるａ−Ｓｉ膜である（図７（ａ））。
【００６４】次に、レジストパターン55ａを除去した後、
図８（ａ）に示すチャンバ７１内に透明基板（基体）５１を導入
ｎ
+
型のアモルファスシリコン膜（以下、ａ−Ｓｉ膜（第４の半導体膜）と称する。）61ａ，61ｂが形成され始める
ａ−Ｓｉ膜61ａ，61ｂはａ−Ｓｉ膜５４上にのみ選択的に形成
【００６５】次いで、ソース電極及びドレイン電極を形成するため、図８（ａ）に示すチャンバ７１内の減圧状態を保持し、透明基板５１の温度を２５０℃に保持したまま、
チャンバ７１内にＭｏＦ
6 
＋Ａｒガスを導入
これにより、
Ｍｏ膜62ａ，62ｂが
形成される
【００６６】続いて、…ａ−Ｓｉ膜／Ｍｏ膜からなるソース電極及びドレイン電極を形成するとともに、ａ−Ｓｉ膜からなる動作半導体層を形成すると、ＴＦＴが完成する。」
　
（ｄ）「【図面の簡単な説明】
…
【図８】本発明の実施例に用いられる
膜形成装置の構成
　
（イ）対比
　本件補正後の請求項１に係る発明（以下「補正発明」という。）と引用発明とを対比する。
（ａ）引用発明の「透明絶縁基板ＳＵＢ１」、「プラズマＣＶＤ法」、「ノンドープのｉ型ａ−Ｓｉ膜ＡＳ」、「ｎ＋型ａ−Ｓｉ膜ｄ０」、「金属膜ｄ１」、「ドレイン配線ＤＬ」及び「逆スタガ型ＴＦＴ表示装置のＴＦＴ基板」は、それぞれ補正発明の「基板」、「『ＰＥＣＶＤ』の『方式』」、「非晶質シリコン層」、「ｎ＋非晶質シリコン層」、「ソース／ドレイン金属層」、「データライン」及び「薄膜トランジスタアレイ基板」に相当する。
　
（ｂ）引用発明の「第１ホト工程」は、「所定のレジストパターンＰＲＥＳ１をマスクとしてエッチングすることで」、「パターン化された金属膜ｇ１」とする工程であるから、当該工程は「第１マスク工程」を利用する「ステップ」であるといえるとともに、引用例１の段落【００３２】の記載及び図２を参酌すると、引用発明の「画素領域におけるゲート配線ＧＬ」は、補正発明の「ゲートライン、ゲート電極を含むゲートパターン」に相当することは明らかである。
　したがって、補正発明と引用発明とは、「第１マスク工程を利用して、基板上に形成されたゲートライン、ゲート電極を含むゲートパターンを形成するステップ」を含む点で共通しているといえる。
　
（ｃ）引用発明では、「第２ホト工程で、プラズマＣＶＤ法を用いて、ゲート絶縁膜ＧＩ、ノンドープのｉ型ａ−Ｓｉ膜ＡＳ、ｎ＋型ａ−Ｓｉ膜ｄ０を成膜し、引き続き、真空をやぶらず連続的に、スパッタ法を用いて、Ｍｏ、Ｃｒの単膜あるいはＭｏ、Ａｌ、Ｍｏの積層膜、あるいはＭｏＷのような合金膜の金属膜ｄ１を成膜」しているから、引用例１の図７を勘案すると、補正発明と引用発明とは、「『前記ゲートパターンが形成された基板上にＰＥＣＶＤ』の『方式を利用してゲート絶縁膜、非晶質シリコン層、ｎ＋非晶質シリコン層を形成し』、『ソース／ドレイン金属層』を形成するステップ」を含む点で共通している。　
　
（ｄ）引用発明では、第２ホト工程で、「金属膜ｄ１上に形成した、厚さの異なるＰＲＥＳ１、ＰＲＥＳ２をマスクとして、金属膜ｄ１、ａ−Ｓｉコンタクト膜ｄ０、およびａ−Ｓｉチャネル膜ＡＳをエッチングし、次いで、ＴＦＴのチャネル長Ｌ領域にある薄いレジストパターンを除去してソース、ドレイン電極ＳＤ１、ＳＤ２に対応して分離されたレジストパターンＰＲＥＳ１をマスクとして、金属膜ｄ１、ｎ＋型ａ−Ｓｉ膜ｄ０をエッチングすることでソース電極ＳＤ２、ドレイン電極ＳＤ１及びドレイン配線ＤＬとし、ｉ型のａ−Ｓｉチャネル膜ＡＳを一定膜厚残してハーフエッチング」しており、引用例１の段落【００３１】及び【００４０】の「ホト工程」の説明並びに段落【００４８】の記載を勘案すると、当該工程は、「１回のホト工程で、ａ−Ｓｉ膜加工、ソース、ドレイン金属加工」を行う工程であるといえるから、補正発明の「『第２マスク工程を利用して』、『半導体パターン』と、『ソース／ドレインパターン』」とを形成するステップ」に対応するといえる。
　したがって、補正発明と引用発明とは、「第２マスク工程を利用して、前記非晶質シリコン層、ｎ＋非晶質シリコン層及びソース／ドレイン金属層をパターニングして、半導体パターンと、前記半導体パターン上に形成されたデータライン、ソース電極及びドレイン電極を含むソース／ドレインパターンとを形成するステップ」を含む点で一致する。
　
（ｅ）引用発明では、第３ホト工程で、「前記工程を経たＴＦＴ基板ＳＵＢ１に成膜された保護膜ＰＳＶを、ソース電極ＳＤ２上に開口部を持つレジストパターンＰＲＥＳ１をマスクとして、コンタクトホールＣＮを開口」しており、当該工程は、引用例１の図８を参酌すると、「ソース電極ＳＤ２を一部露出させるコンタクトホールＣＮを有する保護膜ＰＳＶを形成するステップ」であるといえる。
　したがって、補正発明と引用発明とは、「第３マスク工程を利用して、前記ソース／ドレインパターンが形成された基板上に、ソース／ドレインパターンが含む電極を一部露出させるコンタクトホールを有する保護膜を形成するステップ」を含む点で共通している。
　
（ｆ）引用発明では、第３ホト工程に次いで、「透明導電膜ＩＴＯ１を加工し、画素電極ＰＸを形成する工程」を含むものであり、当該工程は、引用例１の図８を参酌すると、「コンタクトホールＣＮを通じてソース電極ＳＤ２と接続される画素電極ＰＸを形成するステップ」であるといえるとともに、「第４マスク工程」を利用する工程であることは明らかである。
　したがって、補正発明と引用発明とは、「第４マスク工程を利用して、前記コンタクトホールを通じて前記ソース／ドレインパターンが含む電極と接続される画素電極を形成するステップ」を含む点で共通している。
　
（ｇ）以上をまとめると、補正発明と引用発明の一致点及び相違点は次のとおりである。
＜一致点＞
「第１マスク工程を利用して、基板上に形成されたゲートライン、ゲート電極を含むゲートパターンを形成するステップと、
前記ゲートパターンが形成された基板上にＰＥＣＶＤの方式を利用してゲート絶縁膜、非晶質シリコン層、ｎ＋非晶質シリコン層を形成し、ソース／ドレイン金属層を形成するステップと、
　第２マスク工程を利用して、前記非晶質シリコン層、ｎ＋非晶質シリコン層及びソース／ドレイン金属層をパターニングして、半導体パターンと、前記半導体パターン上に形成されたデータライン、ソース電極及びドレイン電極を含むソース／ドレインパターンとを形成するステップと、
　第３マスク工程を利用して、前記ソース／ドレインパターンが形成された基板上に、ソース／ドレインパターンが含む電極を一部露出させるコンタクトホールを有する保護膜を形成するステップと、
　第４マスク工程を利用して、前記コンタクトホールを通じて前記ソース／ドレインパターンが含む電極と接続される画素電極を形成するステップとを含む薄膜トランジスタアレイ基板の製造方法。」
　
＜相違点１＞
　「ソース／ドレイン金属層を形成」について、補正発明では、「前記ゲート絶縁膜、非晶質シリコン層、ｎ＋非晶質シリコン層の形成時に用いられるＰＥＣＶＤ及びＭＯＣＶＤのうちいずれか一つの方式をそのまま利用して」、形成するのに対し、引用発明では、「プラズマＣＶＤ法を用いて、ゲート絶縁膜ＧＩ、ノンドープのｉ型ａ−Ｓｉ膜ＡＳ、ｎ＋型ａ−Ｓｉ膜ｄ０を成膜し、引き続き、真空をやぶらず連続的に」、金属膜ｄ１を成膜するものの、「プラズマＣＶＤ法をそのまま利用」せず、「スパッタ法」を用いて金属膜ｄ１を成膜する点。
　
＜相違点２＞
　「ソース／ドレイン金属層」が、補正発明では、「ＷＳｉｘ、ＣｏＳｉｘ、ＮｉＳｉｘのうち少なくともいずれか一つの物質を含む」ものであるのに対し、引用発明では、「Ｍｏ、Ｃｒの単膜あるいはＭｏ、Ａｌ、Ｍｏの積層膜、あるいはＭｏＷのような合金膜の金属膜ｄ１」である点。
　
＜相違点３＞
　保護膜の「コンタクトホール」が、補正発明では、「前記ドレイン電極を一部露出させるコンタクトホール」であり、かつ「前記コンタクトホールを通じて前記ドレイン電極と接続される画素電極」を形成するのに対し、引用発明では、「保護膜ＰＳＶを、ソース電極ＳＤ２上に開口部を持つレジストパターンＰＲＥＳ１をマスクとして、コンタクトホールＣＮを開口」し、「次いで、透明導電膜ＩＴＯ１を加工し、画素電極ＰＸを形成」しており、すなわち、「ソース電極ＳＤ２を一部露出させるコンタクトホールＣＮ」であり、かつ「コンタクトホールＣＮを通じてソース電極ＳＤ２と接続される画素電極ＰＸ」を形成するものである点。
　
（ウ）判断
ａ　相違点１について
　上記「（ア）ｃ　引用例２」の摘記箇所（ｂ）には、第２の実施例の逆スタガ型のＴＦＴの作成方法を含むＴＦＴアクティブマトリクスＬＣＤの製造方法について記載されており、段落【００６２】には、Mo膜57a，57bの成膜について、「成膜速度を上げるため、熱ＣＶＤ法の代わりにプラズマＣＶＤ法を用いることもできる。」と記載されている。ここで、段落【００５８】の記載を勘案すると、当該Mo膜57a，57bが補正発明の「ソース／ドレイン金属層」に相当することは明らかである。
　したがって、引用発明において、「プラズマＣＶＤ法を用いて、ゲート絶縁膜ＧＩ、ノンドープのｉ型ａ−Ｓｉ膜ＡＳ、ｎ＋型ａ−Ｓｉ膜ｄ０を成膜し、引き続き、真空をやぶらず連続的に」、スパッタ法を用いて、成膜する金属膜ｄ１の成膜法として、引用例２に記載されているように、スパッタ法に代えて、プラズマＣＶＤ法を採用することで、補正発明のように「ＰＥＣＶＤの方式をそのまま利用」して、「ソース／ドレイン金属層を形成」するものとすることは、当業者であれば容易になし得たことである。
　以上のとおりであるから、相違点１は、当業者が容易になし得た範囲に含まれる程度のものである。
　仮に、補正発明の「方式をそのまま利用」することが、「同じ堆積装置」を用いることを意味すると解釈しても、上記「（ア）ｃ　引用例２」の摘記箇所（ｃ）には、第３の実施例の逆スタガ型のＴＦＴの作成方法を含むＴＦＴアクティブマトリクスＬＣＤの製造方法について記載されており、段落【００６４】〜【００６５】の記載及び図８（ａ）を勘案すると、「図８（ａ）に示す膜形成装置のチャンバ７１内で、ｎ+型のａ−Ｓｉ膜61ａ，61ｂを選択的に形成し、次いで、チャンバ７１内で、Ｍｏ膜62ａ，62ｂを形成する」ことが開示されているといえるから、引用発明において、「プラズマＣＶＤ法を用いて、ゲート絶縁膜ＧＩ、ノンドープのｉ型ａ−Ｓｉ膜ＡＳ、ｎ＋型ａ−Ｓｉ膜ｄ０を成膜し、引き続き、真空をやぶらず連続的に」、成膜する金属膜ｄ１の成膜法を、更に、ａ−Ｓｉ膜の膜形成装置と同じチャンバ内で成膜するものとすることも、当業者であれば適宜なし得たことである。
　
ｂ　相違点２について
　上記「（ア）ｃ　引用例２」の摘記箇所（ｂ）の段落【００６１】には、Mo膜57a，57bの代わりに「Ｗシリサイド膜」を形成することもできることが記載されている。ここで、当該「Ｗシリサイド膜」が補正発明の「ＷＳｉｘを含む」膜に相当することは明らかである。
　そして、引用発明の金属膜ｄ１と引用例２に記載の発明のMo膜57a，57bは、いずれも逆スタガ型ＴＦＴのソース／ドレイン金属層である点で共通するから、引用発明において、「Ｍｏ、Ｃｒの単膜あるいはＭｏ、Ａｌ、Ｍｏの積層膜、あるいはＭｏＷのような合金膜の金属膜ｄ１」に代えて、引用例２の記載に基づき、補正発明と同様に「ＷＳｉｘを含むソース／ドレイン金属層」とすることは、当業者であれば容易に想到し得たことである。
　よって、相違点２は、当業者が容易になし得た範囲に含まれる程度のものである。
　
ｃ　相違点３について
　引用例１の段落【００３０】には、「ＴＦＴのソース、ドレイン電極は液晶表示装置の画素のＴＦＴでは交流駆動であるため、電気的に切り替わるので分類しにくいが、ドレイン配線側に接続されたＴＦＴ部分の電極をドレイン電極、ＴＦＴのチャネル長領域を挟んで画素電極側をソース電極と呼ぶ。」と記載されているから、引用発明において、画素電極を接続する電極を、ソース電極に代えてドレイン電極とすること、すなわち、補正発明のように、「前記ドレイン電極を一部露出させるコンタクトホール」とし、かつ「前記コンタクトホールを通じて前記ドレイン電極と接続される画素電極」を形成するものとすることは、当業者であれば適宜なし得たことに過ぎない。
　
ｄ　判断についてのまとめ
　以上検討したとおり、相違点１〜相違点３は、いずれも当業者が容易になし得た範囲に含まれる程度のものである。
　したがって、補正発明は、引用発明及び引用例２に記載された発明に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定する要件を満たさず、特許出願の際独立して特許を受けることができない。
　
エ　特許法第３６条第６項第１号に規定する要件について
ａ　本願の明細書には、以下のように記載されている。
・「【発明が解決しようとする課題】
【００３５】
　本発明の目的は、工程を単純化すると共に、コストを低減できる薄膜トランジスタアレイ基板及びその製造方法を提供するところにある。」
・「【発明の効果】
【００５１】
　本発明による薄膜トランジスタアレイ基板及びその製造方法は、ゲート絶縁膜、非晶質シリコン層及びｎ＋非晶質シリコン層の形成時に利用される蒸着装備をそのまま利用すると共に、ＰＥＣＶＤまたはＭＯＣＶＤ方式を利用してソース／ドレイン金属層を形成する。これにより、ゲート絶縁膜、非晶質シリコン層及びｎ＋非晶質シリコン層の形成時に利用される蒸着装備をそのまま利用して、ソース／ドレイン金属層を形成できることによって、工程が単純化されると共に、コストが低減される。」
　また、請求人は、審判請求書の【請求の理由】の「3．本件発明が特許されるべき理由」において、補正後の請求項１に係る発明においては、「基板のローディング及びアンローディング等の移動工程が省略できることから、工程を単純化できるとともにコストを削減できる」旨主張している。
　
ｂ　上記段落【００３５】を勘案すると、本願の「発明の課題」は、「工程を単純化すると共に、コストを低減できる薄膜トランジスタアレイ基板」の「製造方法を提供する」ことと認定される。
　また、審判請求書の上記記載によれば、「工程の単純化」とは、「基板のローディング及びアンローディング等の移動工程を省略」することを前提としているものと認められる。
　
ｃ　したがって、上記段落【００５１】も勘案すると、本願の当該「発明の課題」を解決するためには、「ゲート絶縁膜、非晶質シリコン層及びｎ＋非晶質シリコン層の形成時に利用される蒸着装備をそのまま利用して、ソース／ドレイン金属層を形成」する構成を必要とすることが明らかであるから、本願の「課題を解決するため手段」は、「ゲート絶縁膜、非晶質シリコン層及びｎ＋非晶質シリコン層の形成時に利用される蒸着装備をそのまま利用して、ソース／ドレイン金属層を形成」する構成と認められる。
　
ｄ　しかしながら、補正発明は、当該構成に関する事項について特定されておらず、請求項において、発明の詳細な説明に記載された、発明の課題を解決するための手段が反映されていないため、発明の詳細な説明に記載されたものとは認められない。
　
ｅ　以上のとおりであるから、本件出願は、特許法第３６条第６項第１号に規定する要件を満たさず、特許出願の際独立して特許を受けることができない。
　
オ　独立特許要件についてのまとめ
　本件補正は、補正後の特許請求の範囲の請求項１に記載されている事項により特定される発明が特許出願の際独立して特許を受けることができないものであるから、特許法第１７条の２第５項において準用する同法第１２６条第５項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項をいう。以下同じ。）の規定に適合しない。
　
３　補正の却下の決定についてのむすび　 
　以上のとおりであるから、本件補正は、特許法第１７条の２第３項の規定に違反するので、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものであり、又、仮に同法第１７条の２第３項に規定する要件を満たしていると仮定した場合であっても、本件補正は、特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合しないものであるから、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
第３　本願発明について
１　本願発明
　本件補正は上記のとおり却下されたので、本願の請求項１ないし１１に係る発明は、平成２０年１２月８日付けの手続補正書により補正された明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項１ないし１１に記載されている事項により特定されるものであり、その請求項６に係る発明（以下「本願発明」という。）は、その請求項６に記載されている事項により特定される以下のとおりのものである。
　
「【請求項６】
　第１マスク工程を利用して、基板上に形成されたゲートライン、ゲート電極を含むゲートパターンを形成するステップと、
　前記ゲートパターンが形成された基板上にゲート絶縁膜、非晶質シリコン層、ｎ＋非晶質シリコン層を形成し、ＰＥＣＶＤ及びＭＯＣＶＤのうちいずれか一つの方式を利用して、ＷＳｉｘ、ＣｏＳｉｘ、ＮｉＳｉｘのうち少なくともいずれか一つの物質を含むソース／ドレイン金属層を形成するステップと、
　第２マスク工程を利用して、前記非晶質シリコン層、ｎ＋非晶質シリコン層及びソース／ドレイン金属層をパターニングして、半導体パターンと、前記半導体パターン上に形成されたデータライン、ソース電極及びドレイン電極を含むソース／ドレインパターンとを形成するステップと、
　第３マスク工程を利用して、前記ソース／ドレインパターンが形成された基板上に、前記ドレイン電極を一部露出させるコンタクトホールを有する保護膜を形成するステップと、
　第４マスク工程を利用して、前記コンタクトホールを通じて前記ドレイン電極と接続される画素電極を形成するステップと、を含むことを特徴とする薄膜トランジスタアレイ基板の製造方法。」
　
２　引用例の記載と引用発明
　原査定の拒絶の理由で引用された、本願の優先権主張の日前に頒布された刊行物である特開２００１−３２４７２５号公報（引用例１、再掲）には、「液晶表示装置およびその製造方法」（発明の名称）に関して、図１ないし図２４とともに、上記「第２　２（３）ウ（ア）ａ　引用例１」に記載した事項が記載されており、引用例１には上記「第２　２（３）ウ（ア）ｂ　引用発明」に記載したとおりの引用発明が記載されている。
　
３　対比・判断
　本願発明は、上記「第２　２　本件補正についての検討」で検討した補正発明における限定事項を省いたものである。
　そうすると、本願発明の特定事項を全て含み、さらに他の特定事項を付加したものに相当する補正発明が上記「第２　２　本件補正についての検討」の「ウ　特許法第２９条第２項に規定する要件について」において検討したとおり、引用発明及び引用例２に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、本願発明も、同様の理由により、引用発明及び引用例２に記載された発明に基づいて当業者が容易に発明をすることができたものである。
　したがって、本願発明は、特許法第２９条第２項の規定により、特許を受けることができない。
　
４　特許法第３６条第６項第１号に規定する要件について
　上記「第２　２　本件補正についての検討」の「エ　特許法第３６条第６項第１号に規定する要件について」における検討と同様の理由により、本願発明についても、本願の「課題を解決するため手段」は、「ゲート絶縁膜、非晶質シリコン層及びｎ＋非晶質シリコン層の形成時に利用される蒸着装備をそのまま利用して、ソース／ドレイン金属層を形成」する構成と認められる。
　しかしながら、本願発明は、当該構成に関する事項について特定されておらず、請求項において、発明の詳細な説明に記載された、発明の課題を解決するための手段が反映されていないため、発明の詳細な説明に記載されたものとは認められない。　
　したがって、本願は、特許法第３６条第６項第１号に規定する要件を満たしていない。
　
第４　むすび
　以上のとおりであるから、他の請求項について検討するまでもなく、本願は拒絶をすべきものである。
　よって、結論のとおり審決する。