【事件の表示】
　特願２００８−１３０８８３「半導体装置」拒絶査定不服審判事件〔平成２０年１０月３０日出願公開、特開２００８−２６３２１１〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は、平成７年１１月２９日（特許法第４１条に基づく優先権主張平成７年１月３１日）に出願した特願平７−３１０７３７号の一部を平成１４年１１月２２日に新たな特許出願とした特願２００２−３３９２０５号の一部を、平成２０年５月１９日に新たな特許出願としたものであって、平成２２年８月９日付けで拒絶理由が通知され、同年１０月１８日に意見書及び手続補正書が提出されたところ、同年１１月２４日付けで拒絶査定がなされた。
　これに対し、平成２３年２月２４日に拒絶査定不服審判がされるとともに、同日付けで手続補正書が提出され、その後、同年６月１５日付けで審尋がなされ、同年８月１６日に回答書が提出された。
　
第２　平成２３年２月２４日に提出された手続補正書による補正についての却下の決定
［補正の却下の決定の結論］
　平成２３年２月２４日に提出された手続補正書による補正（以下「本件補正」という。）を却下する。
　
［理由］
１　本件補正の内容
　本件補正は、補正前の特許請求の範囲の請求項１〜１４を、補正後の特許請求の範囲の請求項１〜１０と補正するものであり、そのうちの補正前後の請求項１の記載は次のとおりである。
　
（補正前）
「【請求項１】
　半導体基板と、
　前記半導体基板上に形成され、平坦化された第１の表面を有する下方部分と、前記下方部分上に形成され、平坦化された第２の表面を有する上方部分とを含む積層絶縁体と、
　前記積層絶縁体の前記上方部分内に形成された第１の導電体と、
　前記積層絶縁体の前記下方部分及び前記上方部分と異なるエッチング特性を有し、前記積層絶縁体の前記下方部分と前記第１の導電体との間に形成された絶縁体と、
　前記第２の表面から、前記積層絶縁体の前記上方部分及び前記第１の導電体の周縁部よりも内側の領域を貫いて、前記絶縁体を露出するように形成された第１のコンタクトホールと、
　前記第１のコンタクトホール内に形成され、前記第１のコンタクトホール内に露出する前記第１の導電体の側面部分において前記第１の導電体に電気的に接続された第２の導電体と、
　前記第２の表面から前記積層絶縁体を貫いて形成され、前記第１のコンタクトホールよりも深い第２のコンタクトホールと、
　前記第２のコンタクトホール内に形成された第３の導電体と
　を有することを特徴とする半導体装置。」
　
（補正後）
「【請求項１】
　半導体基板と、
　前記半導体基板上に形成され、平坦化された第１の表面を有する下方部分と、前記下方部分上に形成され、平坦化された第２の表面を有する上方部分とを含む積層絶縁体と、
　前記積層絶縁体の前記上方部分内に形成された第１の導電体と、
　前記積層絶縁体の前記下方部分及び前記上方部分と異なるエッチング特性を有し、前記積層絶縁体の前記下方部分と前記第１の導電体との間に形成された絶縁体と、
　前記第２の表面から、前記積層絶縁体の前記上方部分及び前記第１の導電体の周縁部よりも内側の領域を貫いて、前記絶縁体を露出するように形成された第１のコンタクトホールと、
　前記第１のコンタクトホール内に形成され、前記第１のコンタクトホール内に露出する前記第１の導電体の側面部分において前記第１の導電体に電気的に接続された第２の導電体と、
　前記第２の表面から前記積層絶縁体を貫いて形成され、前記第１のコンタクトホールよりも深い第２のコンタクトホールと、
　前記第２のコンタクトホール内に形成された第３の導電体と、
　前記半導体基板と前記積層絶縁体との間に形成され、前記第３の導電体に電気的に接続された第４の導電体と
　を有することを特徴とする半導体装置。」
　
２　本件補正についての検討
（１）補正の目的の適否及び新規事項の追加について
　本件補正を整理すると次のとおりである。
［補正事項１］
　補正前の請求項１に「前記半導体基板と前記積層絶縁体との間に形成され、前記第３の導電体に電気的に接続された第４の導電体」との記載を付加する。
［補正事項２］
　補正前の請求項６の「第３の導電体と、」の後に、「前記第３の導電体と前記第１の絶縁体との間に形成され、前記第１の絶縁体とはエッチング特性が異なる第４の絶縁体と、」との記載を付加する（以下「補正事項２−１」という。）とともに、補正前の請求項６に記載された「前記第２の表面から、前記第１の絶縁体及び前記第２の絶縁体を貫いて、前記第３の導電体の上面を露出するように形成され、前記第１のコンタクトホールよりも深い第２のコンタクトホール」を、「前記第２の表面から、前記第１の絶縁体、前記第２の絶縁体及び前記第４の絶縁体を貫いて、前記第３の導電体の上面を露出するように形成され、前記第１のコンタクトホールよりも深い第２のコンタクトホール」とする（以下「補正事項２−２」という。）。
［補正事項３］
　補正前の請求項９の「第３の絶縁体と、」の後に、「前記第１の配線と前記第１の絶縁体との間に形成され、前記第１の絶縁体とはエッチング特性が異なる第４の絶縁体と、」との記載を付加する（以下「補正事項３−１」という。）とともに、補正前の請求項９に記載された「前記第２の絶縁体及び前記第１の絶縁体を貫き、前記第２の表面から前記第１の配線の上面に達する第１のコンタクトホール」を、「前記第２の絶縁体、前記第１の絶縁体及び前記第４の絶縁体を貫き、前記第２の表面から前記第１の配線の上面に達する第１のコンタクトホール」とする（以下「補正事項３−２」という。）。
［補正事項４］
　補正前の請求項３、４、８及び１１を削除する。
［補正事項５］
　補正前の請求項５〜７、９、１０及び１２〜１４を、それぞれ請求項３〜５、６、７及び８〜１０として、項番号を繰り上げる。また、これにともない、各請求項が引用する請求項の項番号を補正する。
　
　以下、補正事項１ないし５について検討する。
ア　補正事項１について
　補正事項１は、補正前の請求項１における「半導体基板」、「積層絶縁体」及び「第３の導電体」について、「前記半導体基板と前記積層絶縁体との間に形成され、前記第３の導電体に電気的に接続された第４の導電体」という構成を追加して、補正前の請求項１に記載された発明を特定するために必要な事項を限定する補正であって、補正前の発明と補正後の発明の産業上の利用分野及び解決しようとする課題が同一である特許請求の範囲の減縮を目的とするものであるから、特許法第１７条の２第４項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項をいう。以下同じ。）第２号に掲げる特許請求の範囲の減縮を目的とするものに該当し、特許法第１７条の２第４項に規定する要件を満たしている。
　また、補正事項１により追加された構成は、本願の願書に最初に添付された明細書（以下「当初明細書」という。また、本願の願書に最初に添付された明細書又は図面をまとめて「当初明細書等」という。）の段落【０３６７】及び図２９に記載されており、補正事項１は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入しないものである。
　したがって、補正事項１は、当初明細書等に記載した事項の範囲内においてなされたものであるから、特許法第１７条の２第３項（平成１４年法律第２４号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第３項をいう。以下同じ。）に規定する要件を満たしている。
　
イ　補正事項２について
　補正事項２−１は、補正前の請求項６における「第３の導電体」及び「第１の絶縁体」について構成を追加し、補正事項２−２は、補正前の請求項６における「第２のコンタクトホール」について構成を追加するものであり、両者は補正前の請求項６に記載された発明を特定するために必要な事項を限定する補正であって、補正前の発明と補正後の発明の産業上の利用分野及び解決しようとする課題が同一である特許請求の範囲の減縮を目的とするものであるから、補正事項２は、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当し、特許法第１７条の２第４項に規定する要件を満たしている。
　
　また、補正事項２−１及び２−２により追加された構成は、当初明細書等の段落【０３７４】及び図２９〜３１に記載されており、補正事項２は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入しないものである。
　したがって、補正事項２は、当初明細書等に記載した事項の範囲内においてなされたものであるから、特許法第１７条の２第３項に規定する要件を満たしている。
　
ウ　補正事項３について
　補正事項３−１は、補正前の請求項９における「第１の配線」及び「第１の絶縁体」について構成を追加し、補正事項３−２は、補正前の請求項９における「第１のコンタクトホール」について構成を追加するものであり、両者は補正前の請求項９に記載された発明を特定するために必要な事項を限定する補正であって、補正前の発明と補正後の発明の産業上の利用分野及び解決しようとする課題が同一である特許請求の範囲の減縮を目的とするものであるから、補正事項３は、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当し、特許法第１７条の２第４項に規定する要件を満たしている。
　また、補正事項３−１及び３−２により追加された構成は、当初明細書等の段落【０３７４】及び図２９〜３１に記載されており、補正事項３は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入しないものである。
　したがって、補正事項３は、当初明細書等に記載した事項の範囲内においてなされたものであるから、特許法第１７条の２第３項に規定する要件を満たしている。
　
エ　補正事項４及び補正事項５について
　補正事項４及び補正事項５は、特許法第１７条の２第４項第１号に掲げる請求項の削除を目的とするものに該当するから、特許法第１７条の２第４項に規定する要件を満たしている。
　また、補正事項４及び補正事項５が、特許法第１７条の２第３項に規定する要件を満たすことは明らかである。
　
オ　補正の目的の適否及び新規事項の追加の有無についてのまとめ
　以上のとおりであるから、本件補正は、特許法第１７条の２第３項及び第４項に規定する要件を満たすものである。
　そして、本件補正は、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とする補正を含むものであるから、補正後における特許請求の範囲に記載されている事項により特定される発明が特許出願の際独立して特許を受けることができるものであるか（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合するか）について検討する。 
　
（２）独立特許要件について
ア　本件補正後の発明
　本件補正後の請求項１に係る発明（以下「補正発明」という。）は、本件補正により補正された明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項１に記載された事項により特定される上記「１　本件補正の内容」の「（補正後）」の箇所に記載したとおりのものである。
　
イ　刊行物に記載された発明
（ア）原査定の拒絶の理由に引用された、本願の優先日前に日本国内において頒布された刊行物である特開平５−２６７６２１号公報（以下「刊行物１」という。）には、「半導体装置のコンタクト構造及びその製造方法」（発明の名称）に関して、図１ないし４とともに以下の事項が記載されている（下線は当審で付加したもの。以下同じ。）。
　
ａ「【０００１】
【産業上の利用分野】本発明は、例えば、２個の高抵抗負荷と、４個のトランジスタセルで構成される
ＳＲＡＭ(Static Random Access Memory) 等の半導体装置
ｂ「【０００２】
【従来の技術】図３に、２個の高抵抗負荷と、４個のトランジスタセルで構成されるＳＲＡＭのメモリセルの等価回路を示す。このメモリセルは、フリップフロップ回路で構成され、
一対のインバータトランジスタＱ
1 
、Ｑ
2 
が、各々、ノード３０、３１において、負荷抵抗Ｒ
1 
、Ｒ
2 
と接続
【０００３】ＳＲＡＭには、図３の負荷抵抗Ｒ1 、Ｒ2 の部分に各々負荷トランジスタを用いた６トランジスタセルもあるが、近年、セル面積の縮小化に伴い、高抵抗ポリシリコンの薄膜配線を負荷抵抗として用いた図３のような高抵抗負荷４トランジスタセル構造が主流となっている。」
ｃ「【００１９】次に、図１（ｂ）に示すように、
シリコン基板１
第１の絶縁膜２
【００２０】次に、この第１の絶縁膜２の上に、
エッチングストッパーとなる耐エッチング膜３
耐エッチング膜３は、窒化シリコン膜、二酸化シリコン膜のような絶縁膜であってもよい
【００２１】しかる後、たとえば二酸化シリコン膜からなる
第２の絶縁膜４
高抵抗負荷として用いるポリシリコン薄膜５
【００２２】次に、図２（ａ）に示すように、例えば二酸化シリコン膜からなる
第３の絶縁膜６
【００２３】次に、このホトレジストマスク７の開孔１０を通じてエッチングを行うことにより、図２（ｂ）に示すように、
第３の絶縁膜６にコンタクトホール１１を形成するとともに、ポリシリコン薄膜５に貫通孔１２を形成し、更に、第２の絶縁膜４をもエッチングして、耐エッチング膜３にまで達する連続した穴を形成
【００２４】この一連の穴は、ポリシリコン薄膜５を貫通してさえいれば、必ずしも耐エッチング膜３にまで達していなくとも良いが、耐エッチング膜３の存在する深さまで達するようにエッチングを行うのが、エッチング時間等を制御する上で簡便である。即ち、ちょうどポリシリコン薄膜５を貫通した時点でエッチングを止めるのは技術的に非常に困難であり、ポリシリコン薄膜５を確実に貫通させるためには、その下地の絶縁膜をもある程度エッチングする必要がある。この時、本実施例では、ポリシリコン薄膜５の下地の絶縁膜を第１の絶縁膜２と第２の絶縁膜４の２層の膜で構成し、その間に
耐エッチング膜３を設けている。このため、エッチング時間を多少長めにとって、確実にポリシリコン薄膜５を貫通させるようにしても、この耐エッチング膜３の部分で確実にエッチングを止めることができ
【００２５】上述のようにして、第３の絶縁膜６にコンタクトホール１１を形成し、更に、ポリシリコン薄膜５に貫通孔１２を形成した後、
これらの孔の内面及び第３の絶縁膜６の上面に
金属配線８、９を成膜し、
パターニング
金属配線９とポリシリコン薄膜５とは貫通孔１２を接続部として接続
「【００２７】以上のようにして製造した本実施例のコンタクト構造によれば、図２（ｂ）に示すように、層間絶縁膜である第３の絶縁膜６の下側の
ポリシリコン薄膜５と上側の金属配線９とは、ポリシリコン薄膜５に形成された貫通孔１２の内面においてのみ互いに接続
　
　以上、図１〜４を参酌してまとめると、刊行物１には次の発明（以下「引用発明」という。）が記載されているものと認められる。
「シリコン基板１と、
　前記シリコン基板１上に形成された第１の絶縁膜２と、
　前記第１の絶縁膜２上に形成された絶縁膜からなる耐エッチング膜３と、
　前記第１の絶縁膜２及び前記耐エッチング膜３上に形成された第２の絶縁膜４と、
　前記第２の絶縁膜４上に形成された高抵抗負荷として用いるポリシリコン薄膜５と、
　前記第２の絶縁膜４及び前記ポリシリコン薄膜５の上に形成された第３の絶縁膜６と、
　前記第３の絶縁膜６に形成されたコンタクトホール１１、前記ポリシリコン薄膜５に形成された貫通孔１２、及び前記第２の絶縁膜４をエッチングして形成された前記耐エッチング膜３にまで達する連続した穴と、
  前記穴の内面及び前記第３の絶縁膜６の上面に形成された金属配線８、９とを有し、
　前記金属配線９と前記ポリシリコン薄膜５とは、前記ポリシリコン薄膜５に形成された前記貫通孔１２の内面において互いに接続されており、
　かつ、前記耐エッチング膜３は、前記連続した穴を形成する際に、前記耐エッチング膜３の部分で確実にエッチングを止めることができるものである
　ＳＲＡＭ。」
　
（イ）原査定の拒絶の理由に引用された、本願の優先日前に日本国内において頒布された刊行物である特開平６−３７２８０号公報（以下「刊行物２」という。）には、「半導体記憶装置」（発明の名称）に関して、図１ないし１４とともに以下の事項が記載されている。
　
ａ「【００２２】図１は、本発明の第１の実施例に係わるＤＲＡＭの概略構成を示す平面図である。（ａ）はメモリセル部であり、１は素子領域、２は蓄積電極部、２ａは蓄積電極コンタクト、３はビット線、３ａはビット線コンタクト、４はワード線を示している。（ｂ）は周辺部の一例であり、５はゲート、６ａは第１メタル、６ｂは第２メタル、７ａは第１コンタクト、７ｂは第２コンタクト、８はポリサイドを示している。」
ｂ「【００２４】この実施例における工程断面図を図２〜図４に示し、以下にその製造方法について説明する。なお、これらの図は図１の矢視Ａ−Ａ′断面及び矢視Ｂ−Ｂ′断面に相当している。
【００２５】まず、図２（ａ）に示すように、Ｓｉ基板１０の表面層に必要に応じてウェル領域を形成し、さらに素子分離のための絶縁膜１１を形成する。…。続いて、全面に
ＬＰ−ＢＰＳＧ膜１５を堆積して表面を平坦化
【００２６】次いで、図２（ｂ）に示すように、コンタクトホール１６に露出したＳｉＮ膜１３をＲＩＥで除去し、全面にポリＳｉを堆積してコンタクトホール１６内をポリＳｉ膜１８ａで埋め込む。さらに、ポリＳｉ膜１８ａ上にＷＳｉ膜１８ｂを堆積し、メモリセル部のビット線となるポリサイド配線１８（８）を形成する。その後、全面に常圧ＣＶＤ法によりＳｉＯ2 膜１９を堆積する。
【００２７】次いで、図３（ａ）に示すように、
ポリサイド配線１８を所望パターンにエッチングした後、全面に層間絶縁膜２１を堆積し平坦化
【００２８】次いで、図３（ｂ）に示すように、ポリＳｉを堆積し、これをエッチング加工して蓄積容量部に蓄積電極となるポリＳｉの柱２５を形成する。なお、このポリＳｉ柱は筒状に形成してもよい。続いて、ポリＳｉ柱２５の表面にキャパシタ絶縁膜となるＴａ2 Ｏ5 膜２６を形成した後、全面にプレート電極の１層目としてのＴｉＮ膜２７をＣＶＤ法で堆積する。
【００２９】次いで、図４（ａ）に示すように、
周辺回路部にコンタクトホール２８（7b）
【００３０】次いで、図４（ｂ）に示すように、全面に層間絶縁膜３１を堆積し平坦化した後、コンタクトホール３２を形成し、このコンタクトホール３２内にＷの選択成長によりＷ膜３３を埋込み形成する。続いて、ＴｉＮ膜３４及びＡｌ膜３５からなる配線層（第１Ａｌ配線）（６ｂ）を形成する。」
　
ウ　対比
　補正発明と引用発明とを対比する。
ａ　引用発明の「シリコン基板１」、「第１の絶縁膜２」、及び「ＳＲＡＭ」は、それぞれ補正発明の「半導体基板」、「下方部分」、及び「半導体装置」に相当する。
　引用発明の「第３の絶縁膜６」は、「前記第２の絶縁膜４」の上に形成され、かつ「第２の絶縁膜４」は「前記第１の絶縁膜２」上に形成された絶縁膜であるから、引用発明の「第３の絶縁膜６」は、補正発明の「上方部分」に相当する。
　したがって、補正発明と引用発明とは、「前記半導体基板上に形成され、第１の表面部分を有する下方部分と、前記下方部分上に形成され、第２の表面部分を有する上方部分とを含む積層絶縁体」を有する点で一致する。
　
ｂ　引用発明において、「前記ポリシリコン薄膜５」の上に形成された「第３の絶縁膜６」を有しており、かつ「前記第３の絶縁膜６に形成されたコンタクトホール１１、前記ポリシリコン薄膜１２に形成された貫通孔１２」を有しているから、図２（ｂ）も参酌すると、引用発明の「ポリシリコン薄膜５」は「第３の絶縁膜６」内に形成された薄膜であるといえる。また、「ポリシリコン薄膜５」は、高抵抗負荷として用いられ、金属配線９と接続される薄膜であるから、「導電体」であることは明らかである。
　したがって、補正発明の「ポリシリコン薄膜５」は補正発明の「第１の導電体」に相当し、補正発明と引用発明とは、「前記積層絶縁体の前記上方部分内に形成された第１の導電体」を有する点で一致する。
　
ｃ　引用発明の「耐エッチング膜３」は、「前記連続した穴を形成する際に、前記耐エッチング膜３の部分で確実にエッチングを止めることができるもの」であるから、「第１の絶縁膜２」及び「第３の絶縁膜６」と異なるエッチング特性を有するものであることは明らかである。
　また、図２（ｂ）を参酌すると、引用発明の「耐エッチング膜３」は、「第１の絶縁膜２」と「ポリシリコン薄膜５」との間に形成された膜であるといえる。
　したがって、補正発明と引用発明とは、「前記積層絶縁体の前記下方部分及び前記上方部分と異なるエッチング特性を有し、前記積層絶縁体の前記下方部分と前記第１の導電体との間に形成された絶縁体」を有する点で一致する。
　
ｄ　引用発明において、「連続した穴」は、「前記第３の絶縁膜６に形成されたコンタクトホール１１、前記ポリシリコン薄膜５に形成された貫通孔１２、及び前記第２の絶縁膜４をエッチングして形成された前記耐エッチング膜３にまで達する」穴であるから、図２（ｂ）も参酌すると、「第３の絶縁膜の表面から、第３の絶縁膜６及びポリシリコン薄膜５の周縁部よりも内側の領域を貫いて、耐エッチング膜３を露出するように形成された」穴であるといえ、かつ、当該穴は、穴の内面に形成された金属配線８、９を有するから「コンタクトホール」であるいえる。
　したがって、補正発明と引用発明とは、「前記第２の表面から、前記積層絶縁体の前記上方部分及び前記第１の導電体の周縁部よりも内側の領域を貫いて、前記絶縁体を露出するように形成された第１のコンタクトホール」を有する点で一致する。
　
ｅ　引用発明において、「金属配線８、９」は、「前記穴の内面」に形成され、「前記金属配線９と前記ポリシリコン薄膜５とは、前記ポリシリコン薄膜５に形成された前記貫通孔１２の内面において互いに接続されて」おり、当該「接続」は「電気的に接続」を意味することは明らかであるから、図２（ｂ）を参酌すると、引用発明の「前記連続した穴のうち貫通穴１２内に露出するポリシリコン薄膜５の側面部分においてポリシリコン薄膜５に電気的に接続された」導電体であるといえる。
　したがって、補正発明と引用発明とは、「前記第１のコンタクトホール内に形成され、前記第１のコンタクトホール内に露出する前記第１の導電体の側面部分において前記第１の導電体に電気的に接続された第２の導電体」を有する点で一致する。
　
　したがって、両者は、
「半導体基板と、
　前記半導体基板上に形成され、第１の表面を有する下方部分と、前記下方部分上に形成され、第２の表面を有する上方部分とを含む積層絶縁体と、
　前記積層絶縁体の前記上方部分内に形成された第１の導電体と、
　前記積層絶縁体の前記下方部分及び前記上方部分と異なるエッチング特性を有し、前記積層絶縁体の前記下方部分と前記第１の導電体との間に形成された絶縁体と、
　前記第２の表面から、前記積層絶縁体の前記上方部分及び前記第１の導電体の周縁部よりも内側の領域を貫いて、前記絶縁体を露出するように形成された第１のコンタクトホールと、
　前記第１のコンタクトホール内に形成され、前記第１のコンタクトホール内に露出する前記第１の導電体の側面部分において前記第１の導電体に電気的に接続された第２の導電体と、
　を有することを特徴とする半導体装置。」
の点で一致し、以下の３点で相違する。
　
＜相違点１＞
　補正発明は、「前記第２の表面から前記積層絶縁体を貫いて形成され、前記第１のコンタクトホールよりも深い第２のコンタクトホール」と、「前記第２のコンタクトホール内に形成された第３の導電体」と、「前記半導体基板と前記積層絶縁体との間に形成され、前記第３の導電体に電気的に接続された第４の導電体」とを有するが、引用発明ではその点について特定されていない点。
　
＜相違点２＞
　第１の表面について、補正発明では「平坦化された」ものであるのに対し、引用発明では、第１の表面（「第１の絶縁膜２」の表面）についてそのように特定されていない点。
　
＜相違点３＞
　第２の表面について、補正発明では「平坦化された」ものであるのに対し、引用発明では、第２の表面（「第３の絶縁膜６」の表面）についてそのように特定されていない点。
　
エ　判断
　上記相違点１ないし相違点３について検討する。
（ア）相違点１について
　半導体基板上に形成された下方絶縁膜と、前記下方絶縁膜上に形成された上方絶縁膜とを含む積層絶縁体を有する半導体装置において、前記上方絶縁膜の表面から積層絶縁体を貫いて形成されたコンタクトホールと、前記コンタクトホール内に形成された導電体と、半導体基板と積層絶縁体との間に形成され、前記導電体に電気的に接続されたゲートとを有するものは周知の構成であり、例えば、刊行物２には、メモリセル部と周辺回路部を有する半導体装置について、周辺回路部において、ＬＰ−ＢＰＳＧ膜１５と層間絶縁膜２１とを含む積層絶縁膜に開口されたコンタクトホール２８と、コンタクトホール２８内に形成されたＷ膜２９と、Ｓｉ基板１０と前記積層絶縁膜との間に形成され、Ｗ膜２９に接続されたポリＳｉ／ＷＳｉの積層構造からなるゲート１２（５）を有する半導体装置が記載されており、以下の周知例１及び周知例２にも上記周知の構成の半導体装置が記載されている。
　
（ａ）周知例１：特開平６−２９５９９９号公報
「【０００１】
【産業上の利用分野】本発明は、半導体記憶装置およびその製造方法に関し、特に
ＳＲＡＭ（Ｓｔａｔｉｃ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）のメモリセル構造
「【０００２】
【従来の技術】　従来、半導体記憶装置の１つとして、ＳＲＡＭが知られている。図４２は、ＳＲＡＭの１つのメモリセルの等価回路図である。図４２を参照して、このメモリセルは、負荷としてｐ型ＭＯＳ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタを用いており、かつ６つのトランジスタで構成されている。すなわち、一対のドライバ（駆動用）トランジスタＱ1 、Ｑ2 （ｎ型ＭＯＳトランジスタ）と、一対の負荷トランジスタＱ5 、Ｑ6 （ｐ型ＭＯＳトランジスタ）とが相互に接続されてフリップフロップ回路を構成している。」
「【０００６】図４３（ａ）、（ｂ）は、従来のＳＲＡＭのメモリセル構造を下層から順に２段階に分割して示した平面構造図である。具体的には、図４３（ａ）が、基板に形成されたドライバトランジスタＱ1 、Ｑ2 とアクセストランジスタＱ3 、Ｑ4 の構成を示しており、図４３（ｂ）が、薄膜トランジスタ（ＴＦＴ：ＴｈｉｎＦｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ）Ｑ5 、Ｑ6 の構成を示している。また図４４は、図４３（ａ）および（ｂ）のＧ−Ｇ線に沿う概略断面図である。」
「【００１０】また、負荷トランジスタＱ5 のドレイン領域１４３ａおよび負荷トランジスタＱ6 のゲート電極１４２は、コンタクト部１４３ｄを通じてドライバトランジスタＱ1 のゲート電極１２４に接続されている。
負荷トランジスタＱ
6 
のドレイン領域１４４ａおよび負荷トランジスタＱ
5 
のゲート電極１４１は、コンタクト部１４４ｄを通じてドライバトランジスタＱ
2 
のゲート電極１２３に接続されている
　
（ｂ）周知例２：特開平６−１３５７５号公報
「【０００１】
【産業上の利用分野】
　本発明は、集積回路の製造に関するものであり、とりわけ、半導体チップに自己アライメントによるスタック形ポリシリコン・ゲートＰＦＥＴデバイスを形成する方法、及び、それによって生じる構造に関するものである。すなわち、該方法は、６つのデバイス（６Ｄ）のＳＲＡＭセルに負荷デバイスとして用いられる、自己アライメントによるスタック形ポリシリコン・ゲートＰＦＥＴの形成に適用可能である。」
「【０００３】図１には、負荷デバイスとしてＰＦＥＴを備える、１で表示された従来の６Ｄ　ＳＲＡＭセル回路が示されている。２つの交差結合されたＮＦＥＴ　Ｎ１及びＮ2、いわゆるドライバ・トランジスタが、第１の供給電圧ＶS（通常はアースＧnd）に結合された共通ノード２と、それぞれのノード３及び４、いわゆる電荷蓄積ノードとの間に接続されている。これらのノード３及び４は、それぞれ、ＰＦＥＴ　Ｐ１及びＰ２を介して第２の供給電圧（通常は、正の電圧Ｖc）に結された共通ノード５に接続されている。一方、ノード３及び４は、それぞれ、ＮＦＥＴ　Ｎ３及びＮ４、いわゆるアクセス・トランジスタを介してビット・ラインＢＬＴ及びＢＬＣにも接続されている。ＮＦＥＴ　Ｎ３及びＮ４のゲート電極は、読取り及び書込み動作のため、ワード・ラインＷＬに接続されている。」
「【０００５】…
図４には、標準的なＣＭＯＳ製造プロセスから生じるソース／ドレイン領域及びポリシリコン・ゲート電極の形成後における、先行技術の従来のベース構造に関する部分断面図が示されている。開示の部分には、図１の６Ｄ　ＳＲＡＭセル回路のドライバＮＦＥＴ　Ｎ１及びＮ２の構造部分が示されているが、これは、いくつかの点で、図２に示す構造に類似している。…。参照番号２３は、ポリシリコン・ゲート電極を形成するように、パターン形成を施された、Ｎ+ の多量にドーピングを施されたポリシリコン層２３の残りの部分を表わしている。
参照番号２３−１及び２３−２は、それぞれ、ＮＦＥＴ　Ｎ１及びＮ２のゲート電極
図４の上述のデバイス構造は、本発明の例示のために示
「【００２５】
【実施例】次に、本発明の方法の望ましい実施例について、図５〜図１６に基づいて説明する。
【００２６】１）まず、…。固有の
ポリシリコン・エッチング止め層２５
エッチング止め層を形成する材料は、引続き形成されるホスホシリケート・ガラス（ＰＳＧ）層に関して優れたエッチング選択性を備えていなければならない
ＰＳＧ層２６を
被着
ＰＳＧ層２６が、精密な平坦化のため
化学・機械的に研摩を施される
【００２７】上述の新しい２ステップのクリーニングがすむと、該プロセスは、引続き、
ＰＥＣＶＤ　ＳｉＯ
2
 層２７の被着
【００２８】２）この処理ポイントに至ると、次に、第１のスタッド開口部の形成ステップが実施される。…。
全体が２８で表示の第１のスタッド開口部が、まず、ＰＥＣＶＤ拡散バリヤ層２７に、次に、エッチング止め層２５の下方の厚いＰＳＧ平坦化層２６
にエッチングを施すことによって形成される
【００２９】３）次に、タングステンのような、一般的には金属の、
導電性の高い材料を第１のスタッド開口部に充填し、平坦化するステップが実施
チタン（Ｔｉ）層の被着
チタン層の上に、薄い窒化チタン（ＴｉＮ）層が形成
次に、タングステン層が、
被着され、第１のスタッド開口部が完全に充填
【００３０】４）次に、厚さが１０〜１００nmの範囲内に達するまで、ＳｉＨ4 を利用し、…、ＣＶＤ固有（ドーピングを施していない）ポリシリコン層（ＰＯＬＹ　Ｉ）３１の被着が行なわれる。」
「【００３２】５）次に、フォトリソグラフィ・ステップ（ＰＲ　マスク）が、前記ポイント２）において既述のところと同様のやり方で実施され、もとの位置の適合するレジスト・マスクが形成される。このマスクを利用して、ポリシリコン層３１に所望のポリシリコン・ランド構造が形成される。…。図９に示すように、該構造には、例えば、交差結合による接続のため、それぞれ、ＳＰＦＥＴデバイスの本体及びポリシリコン・ラインとして用いられる２つのポリシリコン・ランド３１−１及び３１−２が残されることになる。ポリシリコン・ランド３１−２は、ＳＰＦＥＴデバイス（不図示）の拡張ゲート電極になる可能性がある。」
　
　ＳＲＡＭにおいて、メモリセルは周辺回路を備えることが一般的な構成であるから、引用発明において、上記周知の構成の周辺回路部を採用する、すなわち、刊行物２に記載されたコンタクトホール２８とＷ膜２９とゲート１２（５）とを有する周辺回路部のような構成を採用し、補正発明のように「前記第２の表面から前記積層絶縁体を貫いて形成され、前記第１のコンタクトホールよりも深い第２のコンタクトホール」と、「前記第２のコンタクトホール内に形成された第３の導電体」と、「前記半導体基板と前記積層絶縁体との間に形成され、前記第３の導電体に電気的に接続された第４の導電体」とを有するものとすることは当業者であれば容易に想到し得ることである。
　
（イ）相違点２及び相違点３について
　相違点２及び相違点３は類似するものであるから、まとめて検討する。
　一般に、多層配線構造の半導体集積回路装置において、各層に形成される配線の断線の可能性をできるだけ回避するために、層間絶縁膜の表面を平坦化することは当業者において慣用的に行われていることである。
　半導体基板上に形成された下方絶縁膜と、前記下方絶縁膜上に形成された上方絶縁膜とを含む積層絶縁体と、前記上方絶縁膜の表面から少なくとも前記上方絶縁膜を貫いて形成されたコンタクトホールと、前記コンタクトホール内に形成された導電体を有する半導体装置においても当然例外ではなく、下方絶縁膜及び上方絶縁膜の両方又は一方の表面を平坦化されたものとすることも、例えば、刊行物２の段落【００２５】及び【００２７】、並びに上記周知例２の【００２６】にも記載されているように当業者がごく普通に行っている事項である。
　したがって、引用発明において、「第１の絶縁膜２」及び「第３の絶縁膜６」の表面を「平坦化された」ものとすることは当業者であれば適宜なし得たことである。
　よって、相違点２及び相違点３は当業者が容易になし得た範囲に含まれる程度のものである。
　
（ウ）判断についてのまとめ
　以上検討したとおり、相違点１〜相違点３は、いずれも当業者が容易になし得た範囲に含まれる程度のものである。
　したがって、補正発明は、刊行物１に記載された発明並びに刊行物２の記載及び周知技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができない。
　
オ　独立特許要件についてのまとめ
　以上のとおり、補正発明が特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができないものであるから、請求項１についての補正を含む本件補正は、特許法第１７条の２第５項において準用する同法第１２６条第５項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項をいう。以下同じ。）の規定に適合しない。 
　
３　補正の却下の決定についてのむすび
　以上検討したとおり、本件補正は、特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合しないものであるから、同法第１５９条第１項で読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
 
第３　本願発明
　本件補正は上記のとおり却下されたので、本願の請求項１ないし１４に係る発明は、平成２２年１０月１８日に提出された手続補正書により補正された明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項１ないし１４に記載された事項により特定されるとおりのものであり、そのうちの請求項１に係る発明（以下「本願発明」という。）は、その請求項１に記載された事項により特定されるとおりのものである。
　
第４　刊行物に記載された発明 
　刊行物１に記載されている事項及び刊行物１に記載された発明（引用発明）は、「第２　２（２）イ　刊行物に記載された発明」に記載したとおりである。 
 　 
第５　対比・判断
　本願発明は、「第２　２（２）」で検討した補正発明における「第４の導電体」についての限定事項を省いたものである。
　そうすると、本願発明の特定事項を全て含み、さらに他の特定事項を付加したものに相当する補正発明が、前記「第２　２（２）エ　判断」に記載したとおり、刊行物１に記載された発明並びに刊行物２の記載及び周知技術に基づいて、当業者が容易に発明をすることができたものであるから、本願発明も、同様の理由により、刊行物１に記載された発明並びに刊行物２の記載及び周知技術に基づいて、当業者が容易に発明をすることができたものである。
 　 
第６　むすび 
　以上のとおり、本願発明は、刊行物１に記載された発明並びに刊行物２の記載及び周知技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　以上のとおりであるから、本願は、請求項２ないし請求項１４に係る発明について検討するまでもなく、拒絶をすべきものである。 
　よって、結論のとおり審決する。