【事件の表示】
　特願２００４−１９１３６２「半導体装置及び強誘電体メモリ、半導体装置の製造方法」拒絶査定不服審判事件〔平成１８年　１月１２日出願公開、特開２００６−　１３３１９〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯
　本願は、平成１６年６月２９日の出願であって、平成２１年１２月２５日付けの拒絶理由通知に対して、平成２２年３月４日に手続補正書及び意見書が提出されたが、同年７月２３日付けで拒絶査定がされ、これに対し、同年１０月２５日に審判請求がされるとともに手続補正書が提出され、平成２３年１２月９日付けの当審よりの審尋に対して、平成２４年２月７日に回答書が提出されたものである。
　
　
第２．平成２２年１０月２５日に提出された手続補正書による補正（以下「本件補正」という。）についての却下の決定
　
［補正却下の決定の結論］
　本件補正を却下する。
　
［理由］
１．本件補正の内容
　本件補正は、特許請求の範囲、明細書の発明の名称並びに発明の詳細な説明を補正するものであり、その内容は以下のとおりである。
　
〈補正事項ａ〉
　本件補正前の請求項１の「前記第２電極と配線部材とを電気的に絶縁する第２絶縁部材」との記載を、本件補正後の請求項１においては、「前記第２電極と前記配線部材とを電気的に絶縁する第２絶縁部材」に補正する。
　
〈補正事項ｂ〉
　本件補正前の請求項１の、「導電部材が埋め込まれた複数の第1プラグ」、「電気的に接続するための複数の第２プラグ」及び「前記複数の第１プラグ及び前記複数の第２プラグ」との記載を、本件補正後の請求項１においては、それぞれ、「導電部材が埋め込まれた第１プラグ」、「電気的に接続するための第２プラグ」及び「前記第１プラグ及び前記第２プラグ」に補正する。
　
〈補正事項ｃ〉
　本件補正前の請求項１の「前記第１絶縁部材に形成され……埋め込まれた」との記載を、本件補正後の請求項１においては、「前記第１絶縁部材を貫通するように形成された第１コンタクトホールに……埋め込まれた」に補正する。
　
〈補正事項ｄ〉
　本件補正前の請求項１の「前記第２絶縁部材に形成され」との記載を、本件補正後の請求項１においては、「前記スタック型キャパシタを覆うように形成されたバリア層及び前記第２絶縁部材を貫通するように形成された第２コンタクトホールに配置される」に補正する。
　
〈補正事項ｅ〉
　本件補正前の請求項３を削除し、これに伴い、本件補正前の請求項４を繰り上げて本件補正後の請求項３とするとともに、その引用する請求項を、「請求項１から３のいずれか１項」から「請求項１または２」に補正する。
　また、本件補正前の請求項３の削除に伴い、本件補正前の請求項５を繰り上げて本件補正後の請求項４とするとともに、その引用する請求項を、「請求項１から４のいずれか１項」から「請求項１から３のいずれか１項」に補正する。
　
〈補正事項ｆ〉
　本件補正前の請求項４の「前記複数の第１プラグと前記複数の第２プラグ」との記載を、本件補正後の請求項３においては、「前記第１プラグと前記第２プラグ」に補正する。
　
〈補正事項ｇ〉
　本件補正前の明細書の発明の名称である「半導体装置及び強誘電体メモリ、半導体装置の製造方法」を、本件補正後にあっては、「半導体装置及び強誘電体メモリ」に補正する。
　
〈補正事項ｈ〉
　本件補正前の明細書の段落【０００７】及び段落【００１７】の記載を、前記補正事項ａ〜ｄ、ｇの補正に整合するように補正する。
　
２．新規事項の有無
　補正事項ａ〜ｈは、いずれも、本願の願書に最初に添付した明細書、特許請求の範囲又は図面に記載した事項の範囲内においてしたものと認められるから、本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第３項の規定に適合する。
　したがって、次に、特許請求の範囲についてする本件補正の補正目的の適否について検討する。
　
３．補正目的の適否
（１）補正事項ａについて
　補正事項ａは、本件補正前の請求項１にあっては、「第２絶縁部材」により「前記第２電極」と「電気的に絶縁」される「配線部材」と、「前記第２電極の上方に設けられた配線部材」との関係が記載されていなかったが、本件補正後の請求項１にあっては、「前記第２電極と前記配線部材とを電気的に絶縁する第２絶縁部材」と補正することにより、「第２絶縁部材」により「前記第２電極」と「電気的に絶縁」される「配線部材」と、「前記第２電極の上方に設けられた配線部材」とが、同じ「配線部材」であることを明らかにしたものである。
　したがって、補正事項ａについての本件補正は、誤記の訂正ないしは明りょうでない記載の釈明を目的とする補正に該当する。
　
（２）補正事項ｂについて
　補正事項ｂについての本件補正は、平成２２年７月２３日付けの拒絶査定における、「「複数の第１プラグ」及び「複数の第２プラグ」を備える点は、発明の詳細な説明に記載されていないから、請求項１〜５に係る発明は、発明の詳細な説明に記載されたものでない」との指摘に基づき、請求項１の記載を本願明細書の発明の詳細な説明の記載に整合させたものであるから、平成２４年２月７日に審判請求人が提出した回答書に記載されるとおり、誤記の訂正を目的とする補正に該当する。
　なお、補正事項ｂにおいて、本件補正前の、導電部材が埋め込まれた「第1プラグ」を、本件補正後の、導電部材が埋め込まれた「第１プラグ」とする補正は、「１」を全角に統一する補正であるから、誤記の訂正を目的とする補正に該当する。
　
（３）補正事項ｃについて
　補正事項ｃについての本件補正は、「第１プラグ」が、本件補正前の請求項１においては、「前記第１絶縁部材」に「形成され」るとともに「埋め込まれた」ものであったものを、本件補正後の請求項１においては、「前記第１絶縁部材を貫通するように形成された第１コンタクトホール」に「埋め込まれた」ものに限定された。
　したがって、補正事項ｃについての本件補正は、特許請求の範囲の減縮（発明を特定するために必要な事項を限定するものであつて、その補正前の当該請求項に記載された発明とその補正後の当該請求項に記載される発明の産業上の利用分野及び解決しようとする課題が同一であるものに限る。）を目的とする補正に該当する。
　
（４）補正事項ｄについて
　補正事項ｄについての本件補正は、「第２プラグ」が、本件補正前の請求項１においては、単に「前記第２絶縁部材に形成され」たものであったものを、本件補正後の請求項１においては、「前記スタック型キャパシタを覆うように形成されたバリア層及び前記第２絶縁部材を貫通するように形成された第２コンタクトホールに配置される」ものに限定された。
　したがって、補正事項ｄについての本件補正は、特許請求の範囲の減縮（発明を特定するために必要な事項を限定するものであつて、その補正前の当該請求項に記載された発明とその補正後の当該請求項に記載される発明の産業上の利用分野及び解決しようとする課題が同一であるものに限る。）を目的とする補正に該当する。
　
（５）補正事項ｅについて
　補正事項ｅについての本件補正は、請求項を削除を目的とする補正に該当する。
　
（６）補正事項ｆについて
　補正事項ｆについての本件補正は、補正事項ｂについての本件補正と同様に、誤記の訂正を目的とする補正に該当する。
　
（７）補正目的の適否のまとめ
　以上の（１）〜（６）から、本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項の規定に適合している。
　
　以上のように、本件補正後の請求項１についての本件補正は、特許請求の範囲の減縮（発明を特定するために必要な事項を限定するものであつて、その補正前の当該請求項に記載された発明とその補正後の当該請求項に記載される発明の産業上の利用分野及び解決しようとする課題が同一であるものに限る。）を目的とする補正を含んでいるから、次に、本件補正後の特許請求の範囲に記載された発明が、特許出願の際独立して特許を受けることができるものか否かを、本件補正後の請求項１に係る発明（以下「本件補正発明」という。）について検討する。
　
４．独立特許要件を満たすかどうかの検討
（１）本件補正発明
　本件補正発明は、次のとおりである。
　
【請求項１】
「局所導電層と、
　前記局所導電層上に設けられた第１絶縁部材と、
　前記第１絶縁部材上に設けられた第１電極と、前記第１電極上に設けられた強誘電体と、前記強誘電体上に設けられた第２電極と、を含み、平面視において矩形形状を有するスタック型キャパシタ部と、
　前記第２電極の上方に設けられた配線部材と、
　前記第２電極と前記配線部材との間に形成され、前記第２電極と前記配線部材とを電気的に絶縁する第２絶縁部材と、
　前記第１絶縁部材を貫通するように形成された第１コンタクトホールに、前記局所導電層と前記第１電極とを電気的に接続するための導電部材が埋め込まれた第１プラグと、
　前記スタック型キャパシタを覆うように形成されたバリア層及び前記第２絶縁部材を貫通するように形成された第２コンタクトホールに配置される、前記第２電極と前記配線部材とを電気的に接続するための第２プラグと、
を備え、
　前記第１プラグ及び前記第２プラグは、前記スタック型キャパシタ部の平面視において、前記矩形形状が有する４頂点のうち対向する２頂点同士を結ぶ直線が交差する交差点を中心とした場合、前記中心を含む所定の範囲外に形成されることを特徴とする半導体装置。」
　
（２）引用例の表示
　　引用例：特開平０６−１８８３８６号公報
　
（３）引用例の記載と引用発明
（３−１）引用例の記載
　原査定の拒絶の理由に引用され、本願の出願前に日本国内において頒布された刊行物である、特開平０６−１８８３８６号公報（以下「引用例」という。）には、「強誘電体集積回路及びその製造方法」（発明の名称）に関して、図面とともに、次の記載がある（下線は、参考のため、当審において付したもの。以下、他の刊行物についても同様である。）。
　
　　ア．発明の背景等
・「【０００１】
【産業上の利用分野】本発明は、集積回路の構造並びに製法、特に、強誘電体を有する集積回路並びに強誘電体を有する集積回路を製造する方法に関する。」
　
・「【００１１】ジェイ・エフ・スコット（Ｊ．Ｆ．Ｓｃｏｔｔ）、シー・エー・パズ・デ・アラウジョ（Ｃ．Ａ．Ｐａｚ  Ｄｅ  Ａｒａｕｊｏ）並びにエル・ディ・マクミラン（Ｌ．Ｄ．ＭｃＭｉｌｌｉａｎ）による文献“Ｉｎｔｅｇｒａｔｅｄ  Ｆｅｒｒｏｅｌｅｃｔｒｉｃｓ”（Ｃｏｎｄｅｎｓｅｄ  Ｍａｔｔｅｒ  Ｎｅｗｓ，Ｖｏｌ．１，Ｎｏ．３，１９９２，ｐｐ．１６−２０）には、強誘電体集積回路における最新技術の開示がある。これには、集積化された強誘電体装置での少くとも１６の最新プログラムがリストアップされている。しかし、これらプログラムは全て高密度で、簡単で、製造の容易な装置を提供することはできない。従って、信頼性があって、低コストで、高密度な集積回路装置となる強誘電体集積回路構造並びに製造方法が要求されている。」
　
・「【００１３】本発明は、コンパクトで信頼性のある集積回路構造の製造を可能にするバリア層を提供する。このバリア層は、好ましくは、窒化チタニウム（ＴｉＮ）、タングステンチタニウム（ＴｉＷ）、タンタル（Ｔａ）、チタニウム（Ｔｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、並びにクロミウム（Ｃｒ）の１つもしくは複数よりなる。しかし、この方法は強誘電体材料と通常の集積回路材料との間の相互拡散を阻止する他の材料の使用が可能である。
【００１４】問題を解決するための重要なポイントは、二酸化シリコンもしくは他の絶縁材上に形成された強誘電体キャパシタは良好な強誘電体特性を有するという、発見もしくは認識である。
【００１５】本発明は、活性領域のコンタクト孔に対して大きなサイズのキャパシタを提供する。また、本発明は、活性領域並びにこれに隣接した領域を覆う導電性バリア層上に積層された強誘電体キャパシタを提供する。コンタクト領域の強誘電体キャパシタの強誘電体特性は低下するが、隣接した絶縁体で覆われた領域のキャパシタの強誘電体特性は良好で有る。かくして、この発見により、ＤＲＡＭの通常のキャパシタと実質的に同じ場所に強誘電体キャパシタを形成することができる。従って、通常のＤＲＡＭと実質的に同じ信頼性のある強誘電体ＤＲＡＭが可能となる。」
　
　　イ．課題を解決するための手段
・「【００１７】本発明は、また、上記のような構造を得るための簡単な製造方法を提供する。本発明の方法に従えば、バリア層と、キャパシタの底部電極層と、強誘電体層と、キャパシタの上部電極層とは、通常のシリコンウエハ上に、露出した活性領域を利用して積層される。そして、１回のマスク工程がキャパシタとバリア層とを得るために使用される。この結果、本発明の製造方法は比較的低コストとなる。
【００１８】幾つかの実施例において、バリア層は、自身が底部電極として使用される。これにより製造方法がより簡単になる。さらに、ポリシリコン、シリサイドもしくはポリサイドのようなシリコンをベースとした材料が底部電極、上部電極もしくは両者として使用されると、良好な強誘電体特性が得られることが見出だされた。このようなシリコンをベースとした材料は活性領域に直接設けられ得る。かくして、シリコンをベースとした材料はバリア層として、また機能し得る。ある場合には、強誘電体材料をアニールする工程において、薄い二酸化シリコン層もしくは他の絶縁体の層が電極と強誘電体材料との間に形成される。好ましくは、この絶縁層は５ｎｍもしくはこれ以下で、浮遊キャパシタの発生を防止する。」
　
・「【００２２】
【課題を解決するための手段】本発明は、半導体基板と、この基板に形成され、トランジスタゲートを有するトランジスタと、前記トランジスタゲートを覆う絶縁層と、
この絶縁層に形成され基板に達するコンタクト孔と、前記絶縁層の少なくとも一部とトランジスタゲートの少なくとも一部を覆い、前記コンタクト孔を介して基板と接触する導電性バリア層と
　
　　ウ．実施例
・「【００３４】［実施例］
１．全体の概要；図１は、強誘電体のＤＲＡＭセル１０の回路を示す。このセル１０はトランジスタ１２と強誘電体スイッチングキャパシタ１４とを有する。このトランジスタ１２のゲート１２Ａはワード線１６に接続されており、一方のソース／ドレイン１２Ｂはビット線１８に接続されており、そして他方のソース／ドレイン１２Ｃはキャパシタ１４の“底部”電極１４Ａに接続されている。このキャパシタ１４の“上部”電極１４Ｂは、集積回路で“プレート線”もしくは単に“プレート”と一般に称されている基準電圧源１９に接続されている。
【００３５】本発明に係わる集積回路ＤＲＡＭチップの１個のセル部分の断面図の形態で回路１０が図９に示されている。ＤＲＡＭを示す図は、実際の半導体装置の特別な部分の本当の断面図とは一致しないが、他の可能な方法よりも本発明の構造と方法とをより明らかで充分に示すために使用されている単に理想化した表示であることが理解し得よう。幾つかの例において、既知の金属、半導体もしくは絶縁体のよう材料は所定の材質を表すためのハッチングが付されていない。例えば、図７のプラチナの電極１４Ａ、１４Ｂには金属としてのハッチングが付されていない。これは、全ての層にハッチングを付すと、隣りの、金属、半導体、もしくは絶縁体の層との区別が付き難くなるためである。
【００３６】前記トランジスタ１２、キャパシタ１４、ビット線１８並びに他の要素は、図９にて図１と同じ符号が付されている。前記ワード線１６は集積回路１０のゲート１２Ａと同じ要素として考えられている。絶縁層２４はトランジスタ１２を覆い、フィールド酸化領域３４と共に基板３０の大部分を覆っている。
孔２６が絶縁層２４、３４を貫通しソース／ドレイン活性領域１２Ｃに達している。
　
・「【００３７】２．集積回路ＤＲＡＮ並びにこれの製造方法の詳細な説明；本発明をより詳細に説明するために、図２は、本発明を従来と区別する工程を実施するの直前の、単一のＤＲＡＭセルを有する集積回路ウエハの一部の好ましい実施例の断面を示す。
このウエハは、好ましくは、少し不純物がドープされたｐ型の単結晶シリコン基板３０を有する。この基板３０は、既知の方法、好ましくはＬＯＣＯＳ（シリコンの局部的酸化）の方法で酸化されて、薄いゲート絶縁層３２と、厚いフィールド酸化領域３４とが形成されており、インプランテーション方法によりｎ型の不純物が露出面よりドープされて活性領域１２Ｂ、１２Ｃが形成されている。
二酸化シリコンで形成された絶縁保護層２４とは、既知の方法により形成されている。
【００３８】図３に示す次の工程で、
コンタクト孔２６が活性領域１２Ｃへの開口を形成するように形成される
ここを介して、後でキャパシタの底部電極が活性領域１２Ｃに接続される。
キャパシタコンタクト３６が活性領域１２Ｃと接触するようにして形成されている
【００３９】図５において、
底部電極層１４Ａが、拡散バリア層２２に続いてウエハ上に形成されている
バリア層２２は、コンタクト３６と底部電極１４Ａとからなる要素相互の層間拡散を防ぐ
【００４０】……（中略）……
【００４１】前記
キャパシタ１４の形成の後、図８に示すように、パシベーションのために絶縁層３８でウエハ全体が覆われる。このパシベーションのための絶縁層３８は、ボロンーリンーシリコンガラス（ＢＰＳＧ）もしくは他のシリコンガラスで好ましくは形成され得るが、二酸化シリコンもしくはＳｉ
３
Ｎ
４
のような他の適当な絶縁材によっても形成され得る。
コンタクト孔
４１が、ホトマスク並びにエッチング工程、好ましくはＲＩＥもしくはウエットエッチングを使用して形成され
電極１９と、キャパシタの上部電極コンタクト１９Ａとが形成されている
電極１９と、上部電極コンタクト１９Ａとは図示のように一体的に形成されているが、別々にも形成され得る。
　
・「【００４２】図１０は、トランジスタ１２と、強誘電体キャパシタ１４と、ワード線（ゲート導電層）１２Ａ、ビット線コンタクト１８Ａ、キャパシタ／トランジスタコンタクト領域３６並びに上部電極コンタクト１９Ａにより占められて領域を示す図９のＤＲＡＭセルの上面からのレイアウトを示す。」
　
　　エ．強誘電体ＤＲＡＭの実施例
・「【００４３】図１１，図１２並びに図１３は、コンパクトなセル構造体を形成するように実用上実施され得る本発明に係わる強誘電体ＤＲＡＭの実施例を示す。図１１は上面図、図１２は図１１の１２−１２線に沿う断面図、そして図１３は強誘電体キャパシタ５０の拡大断面図である。図１２には、
ＤＲＡＭウエハ５１の一つのセル６５
このセル６５は、
ソース／ドレイン活性領域４２Ｂ，４２Ｃとを有する
前記キャパシタ５０は、上部電極５４と、強誘電体セル層５６と、底部電極５８とを有する
パシベーション層５２は、キャパシタ５０並びにウエハ５１の他の部分を覆い
ビット線／コンタクト４８と電極／コンタクト４９とが貫通している。この電極／コンタクト４９は、符号４７で示す箇所でキャパシタの上部電極と接触している
バリア層６０がキャパシタ５０の下側に設けられており、活性領域４２Ｃと符号４５で示す箇所で接触している
前記ウエハ５１は、また通常のシリコン基板６２と、フィールド酸化領域６４と、絶縁層６６とを有する。
【００４４】図１１において、２つのセル６５，６６を有するＤＲＡＭウエハ５１の部分が示されている。この図で、トランジスタの領域は実線でアウトラインが示され、キャパシタの領域は点線でアウトラインが示されている。両セル６５，６６はＬ字形状をなす。一方のセル６５はトランジスタ４２とキャパシタ５０とを有し、他方のセル６６は、トランジスタ４４とキャパシタ５１とを有する。キャパシタ５０とトランジスタ４２とは、キャパシタ５１とトランジスタ４４とのようにオーバラップしている。この構造において、２つのメモリセル６５，６６が相互に織り込まれて共通電極４９Ａを共有している。この共通電極４９Ａにより高密度のアレイとなり、ＤＲＡＭ構造全体のサイズを減じることができる。図１１には、種々の部材のおおよそのサイズわかるように、距離スケールが付されている。これらサイズは概略であり、ある場合、特に、コンタクトの厚さのような、層の厚さの場合には、相対的厚さは図面に全ての部材を描き易いようにするために拡大もしくは縮小されている。」
　
　　オ．ＤＲＡＭの他の実施例
・「【００４９】図１８には、導電性酸化物が強誘電体キャパシタ１３０の底部電極１２０を形成するために使用された本発明に係わるＤＲＡＭの他の実施例が示されている。この実施例の詳細は、以下の点を除いては、図１５の実施例と同じである。即ち、この場合、酸化インジウムー錫（ＩｎＳｎＯ）、二酸化錫（ＳｎＯ２）、酸化ルテニウム（Ｒｕ２Ｏ３）等の導電性酸化物でできた底部電極１２０が活性領域１３７のコンタクト領域１３６に直接接続されている。この導電性酸化物層１２０は次のいずれかの方法で形成され得る。１）スズ、ルテニウム等の金属を沈着した後に、加圧酸素の存在のもとで高温熱処理をして（好ましくは、１ないし２気圧の酸素圧力を使用して５００ないし６００℃の温度）、金属ー酸化物を形成する。２）導電性酸化物を直接スパッタリングにより沈着する。導電性酸化物内の酸素イオンが、底部電極のフェルミ準位をインタヘフェイス層内に残るように、強誘電体インターフェイスの所で酸素欠陥領域を補償することが信じられている。この結果、ほとんど電極の外で生じる電荷補償が果たされる。」
　
・「【００５１】図２０は、底部電極１７２と上部電極１７６が導電性酸化物、または、酸化物層を含まないポリシリコン、もしくはシリサイド、この中でも特に好ましくは金属シリサイド、もしくはポリサイドにより形成されている実施例を示す。この実施例の詳細は、次の点を除いては図１５の実施例と同じで有る。即ち、電極１７２，１７６がシリコンーベース材料で形成されている場合、キャパシタは酸化物層が形成されないようなアニール温度と短時間で、図１９の実施例で説明したのと同様に形成されている。電極１７２，１７６が、酸化インジウムー錫（ＩｎＳｎＯ）、二酸化錫（ＳｎＯ２）、酸化ルテニウム（Ｒｕ２Ｏ３）等の導電性酸化物で形成されている場合、これら電極１７２，１７６は以下のいずれかの方法で形成され得る。１）スズ、ルテニウム等の金属を沈着した後に、加圧酸素の存在のもとで高温熱処理をして（好ましくは、１ないし２気圧の酸素圧力を使用して５００ないし６００℃の温度）、金属ー酸化物を形成する。２）導電性酸化物を直接スパッタリングにより沈着する。導電性酸化物内の酸素イオンが、底部電極のフェルミ準位をインタヘフェイス層内に残るように、強誘電体インターフェイスの所で酸素欠陥領域を補償することが信じられている。この結果、ほとんど電極の外で生じる電荷補償が果たされる。この実施例で使用する上記材料の各々、並びに上記製造方法の全てにおいて、材料は活性領域１８１のコンタクト領域１８０に直接形成されることが好ましいが、他の場合と同様に、コンタクトのオーミック特性を改良するために付加的な材料が使用され得る。」
　
　　カ．発明の効果
・「【００６０】［発明の効果］本発明は、信頼性に優れ、高密度で比較的簡単な構成の強誘電体集積回路並びにその製造方法を提供できる。」
　
　　キ．図面
　段落【００４３】に「この電極／コンタクト４９は、符号４７で示す箇所でキャパシタの上部電極と接触している。バリア層６０がキャパシタ５０の下側に設けられており、活性領域４２Ｃと符号４５で示す箇所で接触している。」と、段落【００４４】に「図１１において、２つのセル６５，６６を有するＤＲＡＭウエハ５１の部分が示されている。この図で、トランジスタの領域は実線でアウトラインが示され、キャパシタの領域は点線でアウトラインが示されている。両セル６５，６６はＬ字形状をなす。一方のセル６５はトランジスタ４２とキャパシタ５０とを有し、他方のセル６６は、トランジスタ４４とキャパシタ５１とを有する。キャパシタ５０とトランジスタ４２とは、キャパシタ５１とトランジスタ４４とのようにオーバラップしている。」と記載されている。
　上記各記載を念頭に「実際のＤＲＡＭに実施された本発明の実施例のＤＲＡＭの一部を示す上面図」（図面の簡単な説明）である図１１を見ると、同図には、前記「符号４７で示す箇所」で「電極／コンタクト４９」と「接触」し、前記「符号４５で示す箇所」で「活性領域４２Ｃ」と「接触」している「キャパシタ５０」の、「点線でアウトライン」が示されている「キャパシタの領域」は、矩形形状を有すること、前記「符号４７で示す箇所」及び前記「符号４５で示す箇所」は、前記「上面図」において、前記「キャパシタの領域」の矩形形状の中心から互いに離れた位置に設けられていること、前記「電極／コンタクト４９」として共通電極４９Ａが帯状に設けられていることが、それぞれ、記載されている。
　
（３−２）引用発明
　前記エの「図１２には、ＤＲＡＭウエハ５１の一つのセル６５が示されている。このセル６５は、トランジスタ４２とキャパシタ５０とを有する。またこのトランジスタ４２はゲート／ワード線４２Ａと、ソース／ドレイン活性領域４２Ｂ，４２Ｃとを有する。」との記載、前記ウの「このウエハは、好ましくは、少し不純物がドープされたｐ型の単結晶シリコン基板３０を有する。この基板３０は、既知の方法、好ましくはＬＯＣＯＳ（シリコンの局部的酸化）の方法で酸化されて、薄いゲート絶縁層３２と、厚いフィールド酸化領域３４とが形成されており、インプランテーション方法によりｎ型の不純物が露出面よりドープされて活性領域１２Ｂ、１２Ｃが形成されている。」との記載から、引用例には、ＤＲＡＭウエハ５１のシリコン基板６２の露出面より不純物がドープされて設けられたソース／ドレイン活性領域４２Ｂ，４２Ｃが記載されている。
　
　前記エの「前記ウエハ５１は、また通常のシリコン基板６２と、フィールド酸化領域６４と、絶縁層６６とを有する。」との記載、前記ウの「二酸化シリコンで形成された絶縁保護層２４とは、既知の方法により形成されている。」との記載から、引用例には、前記ソース／ドレイン活性領域４２Ｂ，４２Ｃ上に設けられた絶縁層６６が記載されていると認められる。
　
　前記イの「この絶縁層に形成され基板に達するコンタクト孔」との記載、前記エの「バリア層６０がキャパシタ５０の下側に設けられており、活性領域４２Ｃと符号４５で示す箇所で接触している。」との記載、前記ウの「孔２６が絶縁層２４、３４を貫通しソース／ドレイン活性領域１２Ｃに達している。」及び「コンタクト孔２６が活性領域１２Ｃへの開口を形成するように形成される。ここを介して、後でキャパシタの底部電極が活性領域１２Ｃに接続される。」との記載から、引用例には、前記絶縁層６６に形成され、前記絶縁層６６を貫通して前記活性領域４２Ｃに達するように開口された第１のコンタクト孔が記載されている。
　
　前記イの「前記コンタクト孔を介して基板と接触する導電性バリア層」との記載、前記エの「バリア層６０がキャパシタ５０の下側に設けられており、活性領域４２Ｃと符号４５で示す箇所で接触している。」との記載から、引用例には、キャパシタ５０の下側に設けられ、前記第１のコンタクト孔を介して前記活性領域４２Ｃと接触する導電性のバリア層６０が記載されている。
　
　前記エの「前記キャパシタ５０は、上部電極５４と、強誘電体セル層５６と、底部電極５８とを有する。」との記載、前記ウの「底部電極層１４Ａが、拡散バリア層２２に続いてウエハ上に形成されている。」との記載、図１２の図示態様、及び、前記キから、引用例には、前記導電性のバリア層６０の上に設けられた底部電極５８と、前記底部電極５８上に設けられた強誘電体セル層５６と、前記強誘電体セル層５６上に設けられた上部電極５４とからなり、キャパシタの領域が矩形形状を有するキャパシタ５０が記載されている。
　
　前記エの「パシベーション層５２は、キャパシタ５０並びにウエハ５１の他の部分を覆い」との記載、前記ウの「パシベーションのために絶縁層３８でウエハ全体が覆われる。このパシベーションのための絶縁層３８は、ボロンーリンーシリコンガラス（ＢＰＳＧ）もしくは他のシリコンガラスで好ましくは形成され得るが、二酸化シリコンもしくはＳｉ３Ｎ４のような他の適当な絶縁材によっても形成され得る。」との記載から、引用例には、絶縁材によって形成されて、キャパシタ５０並びにＤＲＡＭウエハ５１の他の部分を覆うパシベーション層５２が記載されている。
　
　前記キ、及び、図１２の図示態様から、引用例には、前記パシベーション層５２上に設けられた帯状の共通電極４９Ａが記載されている。
　
　前記エの「バリア層６０がキャパシタ５０の下側に設けられており、活性領域４２Ｃと符号４５で示す箇所で接触している。」との記載、前記ウの「コンタクト孔２６が活性領域１２Ｃへの開口を形成するように形成される。ここを介して、後でキャパシタの底部電極が活性領域１２Ｃに接続される。」、「キャパシタコンタクト３６が活性領域１２Ｃと接触するようにして形成されている。」及び「底部電極層１４Ａが、拡散バリア層２２に続いてウエハ上に形成されている。」との記載、図１２の図示態様から、引用例には、導電性のバリア層６０に続いて底部電極５８が形成されることで、前記底部電極５８を活性領域４２Ｃに接続する、前記第１のコンタクト孔内に形成されたバリア層６０及び底部電極５８からなるキャパシタコンタクトが記載されている。
　
　前記エの「パシベーション層５２は、キャパシタ５０並びにウエハ５１の他の部分を覆い、またビット線／コンタクト４８と電極／コンタクト４９とが貫通している。この電極／コンタクト４９は、符号４７で示す箇所でキャパシタの上部電極と接触している。」との記載、前記ウの「コンタクト孔４０，４１が、ホトマスク並びにエッチング工程、好ましくはＲＩＥもしくはウエットエッチングを使用して形成されている。ビット線１８と、ビット線コンタクト１８Ａと、電極１９と、キャパシタの上部電極コンタクト１９Ａとが形成されている。」及び「電極１９と、上部電極コンタクト１９Ａとは図示のように一体的に形成されているが、別々にも形成され得る。」との記載から、引用例には、前記パシベーション層５２を貫通して設けられた第２のコンタクト孔内に形成され、上部電極５４と共通電極４９Ａとを接続する電極／コンタクト４９が記載されている。
　
　前記キ及びエから、引用例には、キャパシタコンタクト及び電極／コンタクト４９は、キャパシタ５０を上面から観察すると、矩形形状のキャパシタの領域の中心から互いに離れた位置に設けられていることが記載されている。
　以上を総合すると、引用例には、次の発明（以下「引用発明」という。）が記載されているといえる。
　
「ＤＲＡＭウエハ５１のシリコン基板６２の露出面より不純物がドープされて設けられたソース／ドレイン活性領域４２Ｂ，４２Ｃと、
　前記ソース／ドレイン活性領域４２Ｂ，４２Ｃ上に設けられた絶縁層６６と、
　前記絶縁層６６に形成され、前記絶縁層６６を貫通して前記活性領域４２Ｃに達するように開口された第１のコンタクト孔と、
　キャパシタ５０の下側に設けられ、前記第１のコンタクト孔を介して前記活性領域４２Ｃと接触する導電性のバリア層６０と、
　前記導電性のバリア層６０の上に設けられた底部電極５８と、前記底部電極５８上に設けられた強誘電体セル層５６と、前記強誘電体セル層５６上に設けられた上部電極５４とからなり、キャパシタの領域が矩形形状を有する前記キャパシタ５０と、
　絶縁材によって形成されて、前記キャパシタ５０並びに前記ＤＲＡＭウエハ５１の他の部分を覆うパシベーション層５２と、
　前記パシベーション層５２上に設けられた帯状の共通電極４９Ａと、
　前記導電性のバリア層６０に続いて前記底部電極５８が形成されることで、前記底部電極５８を前記活性領域４２Ｃに接続する、前記第１のコンタクト孔内に形成されたバリア層６０及び底部電極５８からなるキャパシタコンタクトと、
　前記パシベーション層５２を貫通して設けられた第２のコンタクト孔内に形成され、前記上部電極５４と前記共通電極４９Ａとを接続する電極／コンタクト４９と、
を備え、
　前記キャパシタコンタクト及び前記電極／コンタクト４９は、前記キャパシタ５０を上面から観察すると、前記矩形形状のキャパシタの領域の中心から互いに離れた位置に設けられていることを特徴とする強誘電体ＤＲＡＭ。」
　
（４）対比
（４−１）本件補正発明と引用発明との対比
　次に、本件補正発明と引用発明とを対比する。
　
　　ア．引用発明の「活性領域４２Ｃ」は、「ＤＲＡＭウエハ５１のシリコン基板６２の露出面より不純物がドープされて設けられた」領域であるから、前記「ＤＲＡＭウエハ５１のシリコン基板６２」に、「不純物がドープされ」た領域として、局所的に設けられた領域であるといえる。そして、前記「活性領域４２Ｃ」は、「キャパシタコンタクト」により「前記底部電極５８」と「接続」されるから、導電性の領域であることは明らかである。
　なお、本願明細書には、段落【００１８】に「本実施形態の半導体装置は、強誘電体メモリとして構成されている。半導体装置は、不純物が注入された不純物層１１７を局所導電層として基板に設け、不純物層１１７上の第１絶縁部材であるＳｉＯ２層１１９上に形成される。」と、段落【００２１】に「不純物層１１７は、基板１００上にあるトランジスタ１２０のソースあるいはドレインである。」と、それぞれ、記載されている。すなわち、本願明細書に記載された「局所導電層」とは、半導体装置の基板に不純物が注入されて設けられて、トランジスタ１２０のソースあるいはドレインとなる、「不純物層１１７」を指している。
　したがって、引用発明の「ＤＲＡＭウエハ５１のシリコン基板６２の露出面より不純物がドープされて設けられたソース／ドレイン活性領域４２Ｂ，４２Ｃ」における前記「活性領域４２Ｃ」は、本件補正発明の「局所導電層」に相当する。
　
　　イ．引用発明の「前記ソース／ドレイン活性領域４２Ｂ，４２Ｃ上に設けられた絶縁層６６」は、本件補正発明の「前記局所導電層上に設けられた第１絶縁部材」に相当する。
　
　　ウ．引用発明において、「底部電極５８」は、「前記絶縁層６６に形成され、前記絶縁層６６を貫通」する「第１のコンタクト孔」を「介して前記活性領域４２Ｃと接触する導電性のバリア層６０」の「上側に設けられ」ている。すなわち、前記「底部電極５８」は、「前記絶縁層６６」上の「導電性のバリア層６０」の「上側に設けられ」ているから、「前記絶縁層６６」の上方に「設けられ」ている。したがって、引用発明の「前記導電性のバリア層６０の上側に設けられた底部電極５８」と、本件補正発明の「前記第１絶縁部材上に設けられた第１電極」とは、第１絶縁部材の上方に設けられた第１電極である点で共通する。
　引用発明の「前記底部電極５８上に設けられた強誘電体セル層５６」は、本件補正発明の「前記第１電極上に設けられた強誘電体」に相当し、引用発明の「前記強誘電体セル層５６上に設けられた上部電極５４」は、本件補正発明の「前記強誘電体上に設けられた第２電極」に相当する。
　そして、引用発明において、「前記キャパシタ５０」が「前記導電性のバリア層６０の上側に設けられた底部電極５８と、前記底部電極５８上に設けられた強誘電体セル層５６と、前記強誘電体セル層５６上に設けられた上部電極５４とからな」ることは、「前記キャパシタ５０」がスタック型のキャパシタであるということである。
　また、引用発明の「前記キャパシタ５０」の「キャパシタの領域が矩形形状を有する」ことは、本件補正発明の「スタック型キャパシタ部」が「平面視において矩形形状を有する」ことに相当する。
　以上から、引用発明の「前記導電性のバリア層６０の上側に設けられた底部電極５８と、前記底部電極５８上に設けられた強誘電体セル層５６と、前記強誘電体セル層５６上に設けられた上部電極５４とからなり、キャパシタの領域が矩形形状を有する前記キャパシタ５０」と、本件補正発明の「前記第１絶縁部材上に設けられた第１電極と、前記第１電極上に設けられた強誘電体と、前記強誘電体上に設けられた第２電極と、を含み、平面視において矩形形状を有するスタック型キャパシタ部」とは、第１絶縁部材の上方に設けられた第１電極と、前記第１電極上に設けられた強誘電体と、前記強誘電体上に設けられた第２電極と、を含み、平面視において矩形形状を有するスタック型キャパシタ部である点で共通する。
　
　　エ．引用発明において、「帯状の共通電極４９Ａ」は、前記キャパシタ５０並びに前記ＤＲＡＭウエハ５１の他の部分を覆うパシベーション層５２」の「上に設けられ」ている。そして、「前記キャパシタ５０」の最上層は「上部電極５４」である。すなわち、前記「帯状の共通電極４９Ａ」は「上部電極５４」の上方に「設けられ」ている。
　したがって、引用発明の「前記パシベーション層５２上に設けられた帯状の共通電極４９Ａ」は、本件補正発明の「前記第２電極の上方に設けられた配線部材」に相当する。
　
　　オ．引用発明の「絶縁材によって形成されて、前記キャパシタ５０並びに前記ＤＲＡＭウエハ５１の他の部分を覆うパシベーション層５２」は、「前記キャパシタ５０」を「覆う」部分については、前記「前記キャパシタ５０」の最上層である「上部電極５４」と前記「帯状の共通電極４９Ａ」の間に形成されている。
　一方、本件補正発明の「第２絶縁部材」は「前記第２電極と前記配線部材とを電気的に絶縁する」ものであるが、「前記第２電極と前記配線部材」とは「第２プラグ」により「電気的に接続」されている。してみれば、本件補正発明において、「第２絶縁部材」が「前記第２電極と前記配線部材とを電気的に絶縁する」とは、前記「第２絶縁部材」は、「前記第２電極と前記配線部材と」の間に介在する部分において、両者を「電気的に絶縁する」ということを意味することは、明らかである。
　したがって、引用発明の「絶縁材によって形成されて、前記キャパシタ５０並びに前記ＤＲＡＭウエハ５１の他の部分を覆うパシベーション層５２」は、本件補正発明の「前記第２電極と前記配線部材との間に形成され、前記第２電極と前記配線部材とを電気的に絶縁する第２絶縁部材」に相当する。
　
　　カ．引用発明の「前記底部電極５８を前記活性領域１２Ｃに接続する、前記第１のコンタクト孔内に形成されたバリア層６０及び底部電極５８からなるキャパシタコンタクト」は、本件補正発明の「前記第１絶縁部材を貫通するように形成された第１コンタクトホールに、前記局所導電層と前記第１電極とを電気的に接続するための導電部材が埋め込まれた第１プラグ」に相当する。
　
　　キ．引用発明の「前記パシベーション層５２を貫通して設けられた第２のコンタクト孔内に形成され、前記上部電極５４と前記共通電極４９Ａとを接続する電極／コンタクト４９」と、本件補正発明の「前記スタック型キャパシタを覆うように形成されたバリア層及び前記第２絶縁部材を貫通するように形成された第２コンタクトホールに配置される、前記第２電極と前記配線部材とを電気的に接続するための第２プラグ」とは、前記第２絶縁部材を貫通するように形成された第２コンタクトホールに配置される、前記第２電極と前記配線部材とを電気的に接続するための第２プラグである点で共通する。
　
　　ク．引用発明の「前記キャパシタ５０を上面から観察する」ときの「前記矩形形状のキャパシタの領域の中心」は、本件補正発明の「前記スタック型キャパシタ部の平面視において、前記矩形形状が有する４頂点のうち対向する２頂点同士を結ぶ直線が交差する交差点」である前記「スタック型キャパシタ部」の「中心」に相当する。
　したがって、引用発明の「前記キャパシタコンタクト及び前記電極／コンタクト４９は、前記キャパシタ５０を上面から観察すると、前記矩形形状のキャパシタの領域の中心から互いに離れた位置に設けられている」ことと、本件補正発明の「前記第１プラグ及び前記第２プラグは、前記スタック型キャパシタ部の平面視において、前記矩形形状が有する４頂点のうち対向する２頂点同士を結ぶ直線が交差する交差点を中心とした場合、前記中心を含む所定の範囲外に形成される」こととは、前記第１プラグ及び前記第２プラグは、前記スタック型キャパシタ部の平面視において、前記矩形形状が有する４頂点のうち対向する２頂点同士を結ぶ直線が交差する交差点を中心とした場合、前記中心から互いに離れた位置に形成される点で共通する。
　
　　ケ．そして、引用発明の「強誘電体ＤＲＡＭ」は、本件補正発明の「半導体装置」に相当する。
　
（４−２）一致点及び相違点
　そうすると、本件補正発明と引用発明の一致点と相違点は、次のとおりとなる。
　
《一致点》
「局所導電層と、
　前記局所導電層上に設けられた第１絶縁部材と、
　前記第１絶縁部材の上方に設けられた第１電極と、前記第１電極上に設けられた強誘電体と、前記強誘電体上に設けられた第２電極と、を含み、平面視において矩形形状を有するスタック型キャパシタ部
　前記第２電極の上方に設けられた配線部材と、
　前記第２電極と前記配線部材との間に形成され、前記第２電極と前記配線部材とを電気的に絶縁する第２絶縁部材と、
　前記第１絶縁部材を貫通するように形成された第１コンタクトホールに、前記局所導電層と前記第１電極とを電気的に接続するための導電部材が埋め込まれた第１プラグと、
　前記第２絶縁部材を貫通するように形成された第２コンタクトホールに配置される、前記第２電極と前記配線部材とを電気的に接続するための第２プラグと、
を備え、
　前記第１プラグ及び前記第２プラグは、前記スタック型キャパシタ部の平面視において、前記矩形形状が有する４頂点のうち対向する２頂点同士を結ぶ直線が交差する交差点を中心とした場合、前記中心から互いに離れた位置に形成されることを特徴とする半導体装置。」
　
《相違点》
《相違点１》
　本件補正発明の「第１電極」は「第１絶縁部材上に設けられ」るのに対し、引用発明の「底部電極５８」は「導電性のバリア層６０の上に設けられ」る点。
　
《相違点２》
　本件補正発明の「第２プラグ」は、「『前記スタック型キャパシタを覆うように形成されたバリア層』及び第２絶縁部材を貫通するように形成された第２コンタクトホールに配置される」のに対して、引用発明の「電極／コンタクト４９」は、「前記パシベーション層５２を貫通して設けられた第２のコンタクト孔内に形成され」る、すなわち、引用発明は「前記スタック型キャパシタを覆うように形成されたバリア層」を有していない点。
　
《相違点３》
　本件補正発明の「前記第１プラグ及び前記第２プラグ」は「前記矩形形状が有する４頂点のうち対向する２頂点同士を結ぶ直線が交差する交差点を中心とした場合、前記中心を含む所定の範囲外に形成される」のに対して、引用発明の「前記キャパシタコンタクト及び前記電極／コンタクト４９」は「前記矩形形状のキャパシタの領域の中心から互いに離れた位置に設けられている」点。
　
（５）相違点１〜３についての判断
（５−１）相違点１について
　　ア．引用例の段落【００３８】には「底部電極層１４Ａが、拡散バリア層２２に続いてウエハ上に形成されている。このバリア層２２は、コンタクト３６と底部電極１４Ａとからなる要素相互の層間拡散を防ぐ。」と記載されている。
　してみれば、引用発明の「キャパシタ５０の下側に設けられ、前記第１のコンタクト孔を介して前記活性領域４２Ｃと接触する導電性のバリア層６０」は、「キャパシタ５０の下側」である「底部電極５８」と「活性領域４２Ｃ」との間に設けられて、前記「底部電極５８」と「活性領域４２Ｃ」とをそれぞれ構成する材料の相互拡散を阻止するための層であると認められる。
　
　　イ．さて、引用例には、段落【００１８】に「幾つかの実施例において、バリア層は、自身が底部電極として使用される。これにより製造方法がより簡単になる。」と記載されており、引用発明の「強誘電体ＤＲＡＭ」とは異なる実施例として、段落【００４９】に「図１８には、導電性酸化物が強誘電体キャパシタ１３０の底部電極１２０を形成するために使用された本発明に係わるＤＲＡＭの他の実施例が示されている。この実施例の詳細は、以下の点を除いては、図１５の実施例と同じである。即ち、この場合、酸化インジウムー錫（ＩｎＳｎＯ）、二酸化錫（ＳｎＯ２）、酸化ルテニウム（Ｒｕ２Ｏ３）等の導電性酸化物でできた底部電極１２０が活性領域１３７のコンタクト領域１３６に直接接続されている。」と記載されている。
　
　　ウ．してみれば、引用発明において、「底部電極５８」を形成する材料に応じて、前記「底部電極５８」と「活性領域４２Ｃ」とをそれぞれ構成する材料の相互拡散を阻止するための層である「導電性のバリア層６０」を設けないこと、すなわち、前記「底部電極５８」を「ソース／ドレイン活性領域４２Ｂ，４２Ｃ上に設けられた絶縁層６６」上に設けることは、当業者であれば、当然になし得たものと認められる。
　
（５−２）相違点２について
　　ア．強誘電体キャパシタの技術分野において、底部電極と強誘電体層と上部電極とが積層された構造を有するスタック型キャパシタを、還元防止用等のバリア層で被覆して、前記強誘電体層を構成する強誘電体材料の特性劣化を防止することは、以下の周知例１〜３に記載されるように、周知技術にすぎない。
　
　　イ．引用発明においても、「強誘電体セル層５６」の「強誘電」特性を劣化させないために、その還元を防止しようとすることは、当然に有する課題であると認められる。
　したがって、引用発明において、「底部電極５８と、前記底部電極５８上に設けられた強誘電体セル層５６と、前記強誘電体セル層５６上に設けられた上部電極５４とから」なる「前記キャパシタ５０」を還元防止用等のバリア層で被覆すること、これにより、引用発明の「電極／コンタクト４９」を、前記還元防止用等のバリア層と「前記パシベーション層５２を貫通して設けられた第２のコンタクト孔内に形成」することは、当業者が容易に想到し得たものと認められる。
　
　　ウ．周知例１：特開２００２−３０５２８８号公報
　本願の出願前に日本国内において頒布された刊行物である特開２００２−３０５２８８号公報には、図面とともに、次の記載がある。
・「【０００９】そして、これらの
高温アニール処理をすると強誘電体の構成元素が拡散し、強誘電体の組成ずれを起こして特性が変化したり悪化したりする問題がある
・「【００１３】上部電極も積層構造にして同様に水素などの還元ガスのストッパーとする。界面にトラップされる以外にも白金は特に水素を吸収するので大きな逆向き濃度分布を作る。
キャパシタを還元防止膜で覆うことと組み合わせて強誘電体に到達する還元種を抑える
・「【００１９】
強誘電体はＰｂＬａｙＺｒｘＴｉ１−ｘ０３、あるいはＳｒＢｉ２ＮｂｘＺｒ２−ｘ０９などである。スパッタ法やゾルゲル法で積層したところで強誘電体の結晶化アニールを行う。そして、上部電極を下部電極と同じくＰｔ／Ｉｒ／Ｐｔ／Ｉｒといった積層構造で堆積し
【００２０】そして、
還元防止膜１１を１００から５００Å程度堆積する。還元防止膜としてはアルミナなどである。
　
　　エ．周知例２：特開２００３−０５１５８２号公報
　本願の出願前に日本国内において頒布された刊行物である特開２００３−０５１５８２号公報には、図面とともに、次の記載がある。
・「【００４９】また、
酸化シリコン膜９等の中には、Ｈ
２
（水素）やＨ
２
Ｏ（水）が含有しており、このＨ
２
やＨ
２
ＯがＰｔ膜上のＰＺＴ膜中に侵入することにより、強誘電体膜の分極特性が劣化する
【００５０】しかしながら、
本実施の形態によれば、Ｐｔ膜１０内のＰｔ結晶の粒界にＡｌ
２
Ｏ
３
が形成されているので、酸化シリコン膜９等中のＨ
２
やＨ
２
Ｏが、このＰｔ結晶の粒界を介してＰｔ膜上のＰＺＴ膜に侵入することを防止することができる。その結果、ＰＺＴ膜の分極特性の劣化を低減することができる。特に、Ｐｔ膜１０は、触媒作用を有し、Ｈ
２
をラジカル化する。このラジカル水素が、ＰＺＴ膜中に到達した場合には、還元作用によりその結晶性を破壊してしまう。しかしながら、本実施の形態によれば、Ｐｔ膜１０内のＰｔ結晶の粒界にＡｌ
２
Ｏ
３
が形成されているので、Ｐｔ結晶表面における触媒作用を抑制する
・「【００５６】次いで、図１１に示すように、
ハードマスクＨＭ（キャパシタＣ）および酸化シリコン膜９上に、Ａｌ
２
Ｏ
３
膜Ｓ１をスパッタリング法で堆積する。このＡｌ
２
Ｏ
３
膜Ｓ１は、耐還元性バリア膜の役割を果たす。
【００５７】従って、
キャパシタＣをＡｌ
２
Ｏ
３
膜Ｓ１で覆うことにより、キャパシタＣ上に形成される酸化シリコン膜（１３、２０）等からＰＺＴ膜中に、Ｈ
２
やＨ
２
Ｏが侵入することを防止する。
　
　　オ．周知例３：特開平１１−１３５７３６号公報
　本願の出願前に日本国内において頒布された刊行物である特開平１１−１３５７３６号公報には、図面とともに、次の記載がある。
・「【０００３】こうした
半導体装置に用いられるＰｂ（Ｚｒ，Ｔｉ）Ｏ
３
や（Ｓｒ，Ｂａ）ＴｉＯ
３
等の誘電体は、酸化物であるため、還元性雰囲気に曝されると絶縁特性や強誘電体特性が劣化してしまう
特に水素に曝されると特性が大きく劣化し、甚だしい場合には電極の剥離等が引き起こされる
【０００４】ところが水素を含んだ雰囲気は、ＬＳＩ等の半導体装置の製造プロセスで一般的に生じており、回避されないものとなっている。例えば層間絶縁膜に用いられるＳｉＯ２膜は通常ＣＶＤ法により形成されるが、その反応はＳｉＨ４＋Ｏ２→ＳｉＯ２＋２Ｈ２で表わされ、これは水素が反応生成物として生成されることを示している。又、水素の微細化に伴い、アスペクト比の大きなコンタクト・ホールの埋め込みにはＷのＣＶＤが広く用いられているが、Ｗの成膜には２ＷＦ６＋３ＳｉＨ４→２Ｗ＋３ＳｉＨ４＋６Ｈ２で表わされる反応が用いられ、これは非常に強い還元性雰囲気で行われることを示している。更に、Ａｌ配線形成後にＭＯＳトランジスタの特性確保のため、水素を含んだ雰囲気でアニールが行われる。」
・「【００１４】［実施例１］図１は、本発明の実施例１に係る半導体装置の基本構成を示した側面断面図である。この半導体装置の構造では、
シリコン基板１上に素子分離酸化膜２，層間絶縁膜６，水素バリア膜７，下部電極８，容量絶縁膜９，上部電極１０，水素バリア膜１１，水素バリア膜１２，層間絶縁膜１３，及び配線層１４がこの順で形成され、下部電極８，容量絶縁膜（誘電体膜）９，及び上部電極１０から成る容量部が水素バリア膜７，１１，１２により完全に覆われる
容量部のみが水素バリア膜７，１１，１２により完全に覆われているため、容量部の作製後に還元性雰囲気の製造プロセスにおいても容量部の特性は劣化せず
　
（５−３）相違点３について
　　ア．本願明細書には、段落【００２６】に「コンタクトホールやプラグ形成にかかる影響を受けない領域を充分確保するため、コンタクトホール１０３ａ、１０３ｂを、スタック型キャパシタ部の中心を含む所定の範囲外に設けることが望ましい。さらに、位置合わせのマージンやプロセス特性等の観点から、コンタクトホール１０３ａ、１０３ｂは、スタック型キャパシタ部外周縁から所定の距離以上離れた範囲に開口することが望ましい。」と記載され、段落【００２７】には「以上の点から、本実施形態では、コンタクトホール１０３ａ、１０３ｂを、図１（ａ）に示したように、交点Ｃ１を含む領域Ａ１の外部であって、外周縁から所定の距離Ｄ離れた領域Ａ２に設けるものとした。なお、Ｄの値は、例えば、本実施形態が適用されるメモリにおけるデザインルールの最小値とすることが考えられる。」と記載されている。
　したがって、本件補正発明の「前記第１プラグ及び前記第２プラグは、前記スタック型キャパシタ部の平面視において、前記矩形形状が有する４頂点のうち対向する２頂点同士を結ぶ直線が交差する交差点を中心とした場合、前記中心を含む所定の範囲外に形成される」との発明特定事項は、本願明細書の段落【００２７】の上記「コンタクトホール１０３ａ、１０３ｂを、図１（ａ）に示したように、交点Ｃ１を含む領域Ａ１の外部」に「設ける」という記載に基づくものである。すなわち、本件補正発明の「前記中心を含む所定の範囲」とは、本願明細書に記載された上記「交点Ｃ１を含む領域Ａ１」を指すものである。
　しかしながら、本件補正発明の「中心を含む所定の範囲」とは如何なる領域であるのか、たとえば、「中心」からどの程度の距離を有する領域であるか、前記「中心を含む所定の範囲」を量的・具体的に記述する記載は、本願明細書には存在しない。
　
　　イ．したがって、本件補正発明の「前記第１プラグ及び前記第２プラグは、前記スタック型キャパシタ部の平面視において、前記矩形形状が有する４頂点のうち対向する２頂点同士を結ぶ直線が交差する交差点を中心とした場合、前記中心を含む所定の範囲外に形成される」との発明特定事項は、本願明細書の発明の詳細な説明の記載を参酌すれば、「前記第１プラグ及び前記第２プラグは、前記スタック型キャパシタ部の平面視において、前記矩形形状が有する４頂点のうち対向する２頂点同士を結ぶ直線が交差する交差点を中心とした場合、前記中心を含む」ある「範囲」の「外に形成される」ことを意味するにすぎないものと解される。
　
　　ウ．してみれば、引用発明の「前記キャパシタコンタクト及び前記電極／コンタクト４９は、前記キャパシタ５０を上面から観察すると、前記矩形形状のキャパシタの領域の中心から互いに離れた位置に設けられている」ことと、本件補正発明の「前記第１プラグ及び前記第２プラグは、前記スタック型キャパシタ部の平面視において、前記矩形形状が有する４頂点のうち対向する２頂点同士を結ぶ直線が交差する交差点を中心とした場合、前記中心を含む所定の範囲外に形成される」こととで、実質的な差異があるとは認められない。
　よって、相違点３は実質的な相異点ではない。
　
　　エ．なお、引用発明は、引用例の段落【００６０】に「本発明は、信頼性に優れ、高密度で比較的簡単な構成の強誘電体集積回路並びにその製造方法を提供できる。」と記載されるとおり、信頼性に優れ、高密度で比較的簡単な構成の強誘電体集積回路を得ることを課題としていると認められる。
　そして、引用例の段落【００４４】には「図１１において、２つのセル６５，６６を有するＤＲＡＭウエハ５１の部分が示されている。この図で、トランジスタの領域は実線でアウトラインが示され、キャパシタの領域は点線でアウトラインが示されている。両セル６５，６６はＬ字形状をなす。一方のセル６５はトランジスタ４２とキャパシタ５０とを有し、他方のセル６６は、トランジスタ４４とキャパシタ５１とを有する。キャパシタ５０とトランジスタ４２とは、キャパシタ５１とトランジスタ４４とのようにオーバラップしている。この構造において、２つのメモリセル６５，６６が相互に織り込まれて共通電極４９Ａを共有している。この共通電極４９Ａにより高密度のアレイとなり、ＤＲＡＭ構造全体のサイズを減じることができる。」と記載されている。
　すなわち、引用例には、
・「メモリセル」を、その「トランジスタの領域」と「キャパシタの領域」とを一部で「オーバラップ」させて、全体として「Ｌ字形状をなす」ように形成すること、
・前記「Ｌ字形状をなす」２つの「メモリセル６５，６６が相互に織り込まれ」るように配置して、前記２つの「メモリセル６５，６６」に「共通電極４９Ａを共有」させることで、「ＤＲＡＭ構造全体のサイズを減じる」ことにより、「高密度で比較的簡単な構成の強誘電体集積回路を得る」という課題を達成していること、
が記載されている。
　
　　オ．したがって、引用発明は、「矩形形状」を有する「キャパシタの領域」において「前記キャパシタコンタクト及び前記電極／コンタクト４９は、前記キャパシタ５０を上面から観察すると、前記矩形形状のキャパシタの領域の中心から互いに離れた位置に設け」ることにより、「キャパシタ５０」の「電極／コンタクト４９」と、隣り合う「キャパシタ５０」の「電極／コンタクト４９」とを、同じ「共通電極４９Ａ」に「接続」できるように構成していると認められる。
　そして、引用発明において、「キャパシタ５０」の「キャパシタコンタクト」と「電極／コンタクト４９」との間隔が小さすぎる場合は、引用例の図１１から、隣り合う２つの「キャパシタ５０」のそれぞれの「キャパシタコンタクト」を同じ「共通電極４９Ａ」に「接続」できないことは明らかである、
　
　　カ．したがって、引用発明において、「キャパシタ５０」や「共通電極４９Ａ」等の「ＤＲＡＭウエハ５１」におけるレイアウトに応じて、隣り合う２つの「キャパシタ５０」のそれぞれの「電極／コンタクト４９」を同じ「共通電極４９Ａ」に「接続」できるように、「前記キャパシタコンタクト及び前記電極／コンタクト４９」を、「前記キャパシタ５０を上面から観察すると」「キャパシタの領域」の「矩形形状」が有する４頂点のうち対向する２頂点同士を結ぶ直線が交差する交差点を中心と」するとき、「前記キャパシタコンタクト」と「前記電極／コンタクト４９」が所定値以上離れるように、「前記中心の周りのある範囲の外に形成」することは、当業者が容易に想到し得たものと認められる。
　
（５−４）審判請求人の主張について
　審判請求人は、平成２４年２月７日に提出した回答書において、
　本件補正後の請求項１の「前記第１プラグ及び前記第２プラグは、前記スタック型キャパシタ部の平面視において、前記矩形形状が有する４頂点のうち対向する２頂点同士を結ぶ直線が交差する交差点を中心とした場合、前記中心を含む所定の範囲外に形成される」との記載を、
　「前記第１プラグ及び前記第２プラグは、前記スタック型キャパシタ部の平面視において、前記矩形形状が有する４頂点のうち対向する２頂点同士を結ぶ直線が交差する交差点を中心とした場合、前記中心を含む所定の範囲外に形成されることにより、前記スタック型キャパシタのリーク電流が低減される」と補正する用意がある、
旨を主張している。
　しかし、引用発明は「前記キャパシタコンタクト及び前記電極／コンタクト４９は、前記キャパシタ５０を上面から観察すると、前記矩形形状のキャパシタの領域の中心から互いに離れた位置に設けられている」ものであるから、本願明細書の段落【０００９】に「本発明では、プラグ形成によるダメージを強く受ける箇所、コンタクトホール形成によるダメージを強く受ける箇所が、共に蓄電部材の中心からずれる。このため、メモリとして正常に機能する領域を充分に確保し、蓄電部材中を流れるリーク電流を低減することができる。」と記載されているように、引用発明も「スタック型キャパシタのリーク電流が低減される」という効果を奏すると認められる。
　よって、審判請求人が提示した補正案を採用することはできない。
　
（６）独立特許要件を満たすかどうかの検討のまとめ
　以上のとおり、引用発明を、上記相違点１〜３に係る構成とすることは、周知技術を参酌すれば、当業者が容易に想到できたものである。
　そして、本件補正発明の効果も、引用発明及び周知技術から、当業者が予期し得たものと認められる。
　したがって、本件補正発明は、引用発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができない。
　
５．小括
　以上のとおりであるから、本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に違反するので、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
　
第３．本願発明について
１．本願発明
　以上のとおり、本件補正（平成２２年１０月２５日に提出された手続補正書による補正）は却下されたので、本願の請求項１に係る発明（以下「本願発明」という。）は、平成２２年３月４日に提出された手続補正書により補正された明細書、特許請求の範囲及び図面の記載からみて、次のとおりであると認められる。
　
【請求項１】
「局所導電層と、
　前記局所導電層上に設けられた第１絶縁部材と、
　前記第１絶縁部材上に設けられた第１電極と、前記第１電極上に設けられた蓄電部材と、前記蓄電部材上に設けられた第２電極と、を含み、平面視において矩形形状を有するスタック型キャパシタ部と、
　前記第２電極の上方に設けられた配線部材と、
　前記第２電極と前記配線部材との間に形成され、前記第２電極と配線部材とを電気的に絶縁する第２絶縁部材と、
　前記第１絶縁部材に形成され、前記局所導電層と前記第１電極とを電気的に接続するための導電部材が埋め込まれた第１プラグと、
　前記第２絶縁部材に形成され、前記第２電極と前記配線部材とを電気的に接続するための第２プラグと、を備え、
　前記第１プラグ及び前記第２プラグは、前記スタック型キャパシタ部の平面視において、前記矩形形状が有する４頂点のうち対向する２頂点同士を結ぶ直線が交差する交差点を中心とした場合、前記中心を含む所定の範囲外に形成されることを特徴とする半導体装置。」
　
　なお、平成２２年３月４日に提出された手続補正書の請求項１には、「複数の第1プラグ」、「複数の第１プラグ」、及び、「複数の第２プラグ」が２箇所、それぞれ、記載されていた。
　しかしながら、「第２．平成２２年１０月２５日に提出された手続補正書による補正（以下「本件補正」という。）についての却下の決定」の「３．補正目的の適否」の「（２）補正事項ｂについて」の項で指摘したように、平成２２年３月４日に提出された手続補正書の請求項１の記載において、「第1プラグ」、「第１プラグ」及び「第２プラグ」がそれぞれ「複数」であるとの記載は、本願明細書の発明の詳細な説明の記載と整合しない誤記であることは、平成２４年２月７日に審判請求人が提出した回答書に、「本審判請求人は、発明の詳細な説明に記載されたものでない「複数の第１プラグ」及び「複数の第２プラグ」とする平成２２年３月４日付の手続補正書の請求項１の記載の誤記を、平成２２年１０月２５日付の手続補正書の請求項１において、「第１プラグ」及び「第２プラグ」と補正したものであります。」と記載されるとおりである。
　また、平成２２年３月４日に提出された手続補正書の請求項１において、「導電部材が埋め込まれた」「第1プラグ」との記載は、同項に「前記複数の第１プラグ」と記載されていることから、さらに、本願明細書の発明の詳細な説明の記載からみても、「導電部材が埋め込まれた」「第１プラグ」の誤記であることは、明らかである。
　以上から、本願発明を上記のように認定した。
　
２．引用例１の記載と引用発明
　引用例１の記載と引用発明については、前記「第２．平成２２年１０月２５日に提出された手続補正書による補正（以下「本件補正」という。）についての却下の決定」の「４．独立特許要件を満たすかどうかの検討」の「（３）引用例の記載と引用発明」における、「（３−１）引用例の記載」の項において摘記し、同「（３−２）引用発明」の項において認定したとおりである。
　
３．対比・判断
　前記「第２．平成２２年１０月２５日に提出された手続補正書による補正（以下「本件補正」という。）についての却下の決定」における、「１．本件補正の内容」の項の「〈補正事項ｃ〉」及び「〈補正事項ｄ〉」、「３．補正目的の適否」の「（３）補正事項ｃについて」及び「（４）補正事項ｄについて」の項で検討したように、本件補正発明は、本願発明の「第１プラグ」が第１絶縁部材を「貫通するように形成された第１コンタクトホール」に埋め込まれたものであることを限定するとともに、本願発明の「第２プラグ」が第２絶縁部材に加えて「前記スタック型キャパシタを覆うように形成されたバリア層」をも貫通するように形成された「第２コンタクトホールに配置される」ものであることを限定したものである。
　
　そうすると、本願発明の構成要件をすべて含み、これをより限定したものである本件補正発明が、前記「第２．平成２２年１０月２５日に提出された手続補正書による補正（以下「本件補正」という。）についての却下の決定」の「４．独立特許要件を満たすかどうかの検討」における各項において検討したとおり、引用発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるから、本願発明も、同様の理由により、引用発明及び周知技術に基づいて当業者が容易に発明をすることができたものである。
　
　
第４．結言 
　以上のとおり、本願発明は、引用発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許を受けることができない。
　したがって、本願は、他の請求項について検討するまでもなく、拒絶すべきものである。
　
 　よって、結論のとおり審決する。