【事件の表示】
　特願２００６−　２５６３９「ＩＩＩ族窒化物一体化ショットキおよび電力素子」拒絶査定不服審判事件〔平成１８年１１月　９日出願公開、特開２００６−３１０７６９〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は，平成１８年２月２日（パリ条約による優先権主張２００５年２月２日，アメリカ合衆国）に出願された外国語書面出願であって，同年４月３日に翻訳文が提出され，同年５月２９日に手続補正書が提出され，平成２０年１月１０日付けで拒絶理由が通知され，同年４月２２日に手続補正書が提出され，同年１０月１５日付けで最後の拒絶理由が通知され，平成２１年１月２０日に手続補正書が提出され，同年８月１４日付けで，平成２１年１月２０日に提出された手続補正書による補正が却下されるとともに，同日付けで拒絶査定がされ，これに対して，同年１２月２５日に審判請求がされるとともに，同日に手続補正書が提出されたものである。
　
第２　平成２１年１２月２５日に提出された手続補正書による補正（以下「本件補正」という。）の却下について
　
［補正の却下の決定の結論］
　本件補正を却下する。
　
［理由］
１．補正の内容
　本件補正は，特許請求の範囲のうち請求項１及び請求項８を補正するものであって，本件補正の前後の請求項１及び請求項８は，各々次のとおりである。（下線は当審において付加。以下同様。）
《補正前》
「　【請求項１】
　モノリシック一体化ＩＩＩ族窒化物電力素子であって，
　第１のＩＩＩ族窒化物層と，前記第１のＩＩＩ族窒化物層と異なるバンドギャップを有すると共に前記第１のＩＩＩ族窒化物層の上に配置された第２のＩＩＩ族窒化物層とを備えるヘテロ接合ＩＩＩ族窒化物本体と，
　前記第２のＩＩＩ族窒化物層と電気的に接続された第１の電源電極と，
　前記第２のＩＩＩ族窒化物層と電気的に接続された第２の電源電極と，
　前記第２の電源電極の上かつ前記第１の電源電極と前記第２の電源電極との間に配置されたゲート構造と，
　前記第２のＩＩＩ族窒化物層とショットキ接合するショットキ電極と，
を備え，
　前記ショットキ電極と前記第２のＩＩＩ族窒化物層は，前記第１及び第２の電源電極と前記ゲート構造とで構成されるトランジスタとは逆方向の電流を導く逆並列ショットキダイオードを構成する，電力素子。」
「　【請求項８】
　電源装置であって，
　制御半導体スイッチと，
　ヘテロ接合ＩＩＩ族窒化物本体を備える同期半導体スイッチであって，前記ヘテロ接合ＩＩＩ族窒化物本体は，第１のＩＩＩ族窒化物層と，前記第１のＩＩＩ族窒化物層と異なるバンドギャップを有すると共に前記第１のＩＩＩ族窒化物層の上に配置された第２のＩＩＩ族窒化物層とを備える，同期半導体スイッチと，
　前記第２のＩＩＩ族窒化物層と電気的に接続された第１の電源電極と，
　前記第２のＩＩＩ族窒化物層と電気的に接続された第２の電源電極と，
　前記第２の電源電極の上かつ前記第１の電源電極と前記第２の電源電極との間に配置されたゲート構造と，
　前記第２のＩＩＩ族窒化物層とショットキ接合するショットキ電極と，を備え，
　前記ショットキ電極と前記第２のＩＩＩ族窒化物層は，前記第１及び第２の電源電極と前記ゲート構造とで構成されるトランジスタとは逆方向の電流を導く逆並列ショットキダイオードを構成する，電源装置。」
　
《補正後》
「　【請求項１】
　モノリシック一体化ＩＩＩ族窒化物電力素子であって，
　第１のＩＩＩ族窒化物層と，前記第１のＩＩＩ族窒化物層と異なるバンドギャップを有すると共に前記第１のＩＩＩ族窒化物層の上に配置された第２のＩＩＩ族窒化物層とを備えるヘテロ接合ＩＩＩ族窒化物本体と，
　前記第２のＩＩＩ族窒化物層と電気的に接続された第１の電源電極と，
　前記第２のＩＩＩ族窒化物層と電気的に接続された第２の電源電極と，
　前記
第２のＩＩＩ族窒化物層の上
　前記第２のＩＩＩ族窒化物層とショットキ接合するショットキ電極と，
を備え，
　前記ショットキ電極と前記第２のＩＩＩ族窒化物層は，前記第１及び第２の電源電極と前記ゲート構造とで構成されるトランジスタとは逆方向の電流を導く逆並列ショットキダイオードを構成
し
　
前記第１の電源電極，前記第２の電源電極，前記ゲート構造及び前記ショットキ電極は，前記第２のＩＩＩ族窒化物層に同一平面上で接する，
「　【請求項８】
　電源装置であって，
　制御半導体スイッチと，
　ヘテロ接合ＩＩＩ族窒化物本体を備える同期半導体スイッチであって，前記ヘテロ接合ＩＩＩ族窒化物本体は，第１のＩＩＩ族窒化物層と，前記第１のＩＩＩ族窒化物層と異なるバンドギャップを有すると共に前記第１のＩＩＩ族窒化物層の上に配置された第２のＩＩＩ族窒化物層とを備える，同期半導体スイッチと，
　前記第２のＩＩＩ族窒化物層と電気的に接続された第１の電源電極と，
　前記第２のＩＩＩ族窒化物層と電気的に接続された第２の電源電極と，
　前記
第２のＩＩＩ族窒化物層の上
　前記第２のＩＩＩ族窒化物層とショットキ接合するショットキ電極と，を備え，
　前記ショットキ電極と前記第２のＩＩＩ族窒化物層は，前記第１及び第２の電源電極と前記ゲート構造とで構成されるトランジスタとは逆方向の電流を導く逆並列ショットキダイオードを構成
し
　前記第１の電源電極，前記第２の電源電極，前記ゲート構造及び前記ショットキ電極は，前記第２のＩＩＩ族窒化物層に同一平面上で接する，
　
２．補正事項の整理　
　本件補正を整理すると以下のとおりとなる。
（１）補正事項１
　補正前の請求項１及び請求項８における「前記第２の電源電極の上かつ前記第１の電源電極と前記第２の電源電極との間に配置されたゲート構造と」を，補正後の請求項１及び請求項８における「前記
第２のＩＩＩ族窒化物層の上
　
（２）補正事項２
　補正前の請求項１及び請求項８における「前記ショットキ電極と前記第２のＩＩＩ族窒化物層は，前記第１及び第２の電源電極と前記ゲート構造とで構成されるトランジスタとは逆方向の電流を導く逆並列ショットキダイオードを構成する」を，補正後の請求項１及び請求項８における「前記ショットキ電極と前記第２のＩＩＩ族窒化物層は，前記第１及び第２の電源電極と前記ゲート構造とで構成されるトランジスタとは逆方向の電流を導く逆並列ショットキダイオードを構成
し
前記第１の電源電極，前記第２の電源電極，前記ゲート構造及び前記ショットキ電極は，前記第２のＩＩＩ族窒化物層に同一平面上で接する
　
３．補正の目的の適否及び新規事項の追加の有無についての検討
（１）補正事項１について
　補正事項１は，ゲート構造の位置について，補正前にあっては「第２の電源電極の上」としていたところ，補正後に「
第２のＩＩＩ族窒化物層の上
　
（２）補正事項２について
　補正事項２は，「第１の電源電極」，「第２の電源電極」，「ゲート構造」，「ショットキ電極」，及び「第２のＩＩＩ族窒化物層」の位置関係について，「
前記第１の電源電極，前記第２の電源電極，前記ゲート構造及び前記ショットキ電極は，前記第２のＩＩＩ族窒化物層に同一平面上で接する
　
（３）また，上記補正事項１及び２に係る事項は，本願翻訳文に示されているから，上記補正事項１及び２は，平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第３項に規定する要件を満たすものである。
　
（４）以上のとおり，本件補正は，特許請求の範囲の減縮を目的とするものを含むから，以下，本件補正後の特許請求の範囲に記載された発明が，特許出願の際独立して特許を受けることができるものか（平成１８年法律第５５号改正附則３条１項によりなお従前の例によるとされる同法による改正前の特許法１７条の２第５項において準用する同法１２６条５項に規定する独立特許要件を満たすか）どうかを，補正後の請求項１に係る発明について検討する。
　
４．独立特許要件についての検討
（１）補正後の発明
　本件補正後の請求項１に係る発明は，本件補正後の特許請求の範囲の請求項１に記載されている事項により特定される，以下のとおりものである。（再掲。以下「本願補正発明」という。）
「　【請求項１】
　モノリシック一体化ＩＩＩ族窒化物電力素子であって，
　第１のＩＩＩ族窒化物層と，前記第１のＩＩＩ族窒化物層と異なるバンドギャップを有すると共に前記第１のＩＩＩ族窒化物層の上に配置された第２のＩＩＩ族窒化物層とを備えるヘテロ接合ＩＩＩ族窒化物本体と，
　前記第２のＩＩＩ族窒化物層と電気的に接続された第１の電源電極と，
　前記第２のＩＩＩ族窒化物層と電気的に接続された第２の電源電極と，
　前記第２のＩＩＩ族窒化物層の上かつ前記第１の電源電極と前記第２の電源電極との間に配置されたゲート構造と，
　前記第２のＩＩＩ族窒化物層とショットキ接合するショットキ電極と，
を備え，
　前記ショットキ電極と前記第２のＩＩＩ族窒化物層は，前記第１及び第２の電源電極と前記ゲート構造とで構成されるトランジスタとは逆方向の電流を導く逆並列ショットキダイオードを構成し，
　前記第１の電源電極，前記第２の電源電極，前記ゲート構造及び前記ショットキ電極は，前記第２のＩＩＩ族窒化物層に同一平面上で接する，電力素子。」
　
（２）引用刊行物に記載された発明
　引用例１：特開２００３−２２９５６６号公報
　本願の優先権主張の日前に日本国内において頒布され，原査定の根拠となった拒絶の理由において引用された刊行物である特開２００３−２２９５６６号公報（以下「引用例１」という。）には，図１，図３，図４及び図２６とともに，次の記載がある。
ア　発明の属する技術分野
「【０００１】
【発明の属する技術分野】
本発明は，電力変換回路を有する電力変換装置及びその電力変換回路に用いるＧａＮ系半導体装置に関する
　
イ　本発明の目的及び課題を解決するための手段
「【０００６】一方，ＧａＮ系ＦＥＴは，耐圧が高く，高温動作や大電流動作が可能であることが知られており，ＧａＮ系半導体材料を用いた各種デバイスの開発研究が進められている。しかし，現在までのところ，ＧａＮ系半導体装置を組み込んで電力変換装置を構成するという事例は知られていない。本発明は，従来の上記した問題を考慮してなされたものであって，ＧａＮ系半導体材料の特性を活かすことにより，安定動作を保証する高い信頼性と高い効率を備えた電力変換装置及びそれを実現するために用いる構成部品としてのＧａＮ系半導体装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記した目的を達成するために，本発明においては，電力変換回路を有する電力変換装置であって，電力変換回路を構成するスイッチング素子の保護素子として，ＧａＮ系ショットキーダイオード又はＧａＮ系ＦＥＴが用いられていることを特徴とする電力変換装置が提供される。」
　
ウ　第１の実施形態
「【０００９】
【発明の実施の形態】以下，本発明の実施の形態について添付図面を参照しつつ説明する。なお，各実施の形態において共通する構成要素には同一の符号を付して説明を省略する。
（第１の実施形態）本実施形態は，図１（ａ）に示されるように，電力変換装置の電力変換回路を構成するスイッチング素子として，パワーＦＥＴ１０を用い，このパワーＦＥＴ１０の保護素子として，ＧａＮ系ショットキーダイオード２０を用いたものである。具体的には，パワーＦＥＴ１０のソース・ドレイン間に，ＧａＮ系ショットキーダイオード２０が接続されている。
【００１０】ここで，パワーＦＥＴ１０は，Ｓｉ系ＭＯＳＦＥＴであってもよいし，ＧａＮ系ＭＩＳＦＥＴ（Metal Insulator Semiconductor FET）又はＧａＮ系ＭＥＳＦＥＴ（Metal Semiconductor FET）であってもよい。また，ＧａＮ系ショットキーダイオード２０は，図１（ｂ）に示されるように横型の構造をなしている。即ち，例えば絶縁性又は半絶縁性のサファイア基板２１上に，ＧａＮバッファ層２２を介して，III-Ｖ族窒化物半導体層であるアンドープのＧａＮ層２３が形成され，このＧａＮ層２３上に，ＧａＮ層２３よりもバンドギャップの広いIII-Ｖ族窒化物半導体層であるアンドープのＡｌＧａＮ層２４が形成されている。また，ＧａＮ層２３とＡｌＧａＮ層２４とのヘテロ接合部に接続して，ｎ型ＧａＮ層２６がＧａＮ層２３上に形成されている。そして，ＧａＮ層２３とＡｌＧａＮ層２４とのヘテロ接合面近傍には，２次元電子ガスが発生している。また，ｎ型ＧａＮ層２６上にオーミック接触して，カソード電極２７が形成されている。また，ＡｌＧａＮ層２４上にショットキー接触して，アノード電極２８が形成されている。」
　
エ　第１の実施形態の電力変換装置
「【００１９】次に，図１（ａ），（ｂ）に示したスイッチング素子としてのパワーＦＥＴ１０及びその保護素子としてのＧａＮ系ショットキーダイオード２０を用いた電力変換回路を有する電力変換装置について説明する。電力変換装置の電力変換回路としては，一般にインバータ回路又はコンバータ回路が用いられる。そして，電力変換回路として実際に使用されるインバータ回路又はコンバータ回路は，その制御機能への種々の要求から極めて多用な回路構成をとる。そこで，ここでは，図３を用いてインバータ回路を有する電力変換装置の一例を示し，図４（ａ）〜（ｄ）を用いてコンバータ回路を有する電力変換装置の数例を示す。
【００２０】図３に示されるように，電力変換装置３０は，周波数５０Ｈｚ又は６０Ｈｚ，電圧１００Ｖの交流電源３１と，この交流電源３１から供給される交流を直流に整流する整流回路３２と，この整流回路３２からの直流を周波数１ｋ〜２４ｋＨｚの交流に変換するＤＣ−ＡＣインバータ回路３３とを有し，このＤＣ−ＡＣインバータ回路３３からの交流が負荷Ｍに供給される。そして，このＤＣ−ＡＣインバータ回路３３を構成するスイッチング素子として，パワーＦＥＴ１０が用いられ，その保護素子として，ＧａＮ系ショットキーダイオード２０が用いられている。
【００２１】図４（ａ）〜（ｄ）に示されるように，電力変換装置は，（ａ）Ｂｕｃｋ回路（降圧形），（ｂ）Ｂｏｏｓｔ回路（昇圧形），（ｃ）Ｂｏｏｓｔ−Ｂｕｃｋ回路（昇降圧形），（ｄ）Ｃｕｋ回路（昇降圧形）とそれぞれ呼ばれるＤＣ−ＤＣコンバータ回路３４ａ〜３４ｄを有している。そして，各ＤＣ−ＤＣコンバータ回路３４ａ〜３４ｄを構成するスイッチング素子として，パワーＦＥＴ１０が用いられ，その保護素子として，ＧａＮ系ショットキーダイオード２０が用いられている。
【００２２】以上のように本実施形態では，電力変換装置の電力変換回路であるＤＣ−ＡＣインバータ回路３３又はＤＣ−ＤＣコンバータ回路３４ａ〜３４ｄにおけるパワーＦＥＴ１０（スイッチング素子）の保護素子としてＧａＮ系ショットキーダイオード２０が用いられ，このＧａＮ系ショットキーダイオード２０のオン電圧が０．３Ｖ程度であることから，パワーＦＥＴ１０は少なくとも１Ｖ以下の低オン電圧動作が容易に可能になる。このため，損失を低下させて，高いインバータ効率又はコンバータ効率を達成することが可能になり，電力変換装置の高効率化を実現することができる。
【００２３】また，動作瞬時の突入電流又はサージ電圧が印加する場合であっても，ＧａＮ系ショットキーダイオード２０が耐圧６００Ｖ以上の保護素子として機能することから，パワーＦＥＴ１０が発熱によって破壊されることを防止することが可能になる。このため，パワーＦＥＴ１０の安定動作を保証し，電力変換装置の信頼性を高めることができる。
【００２４】なお，本実施形態におけるＧａＮ系ショットキーダイオード２０は，ＡｌＧａＮ層２４とゲート電極２８ａとの間，又はＡｌＧａＮ層２４とアノード電極２８ｂとの間に，例えばＳｉＯ2又はＳｉＮ等からなる厚さ１０〜２４ｎｍの極薄い絶縁膜を設けることが好ましい。この場合，高耐圧下で大電流動作を行う場合であっても，リーク電流の増大を抑制することができる。」
　
オ　第１７の実施形態
「【０１０５】（第１７の実施形態）本実施形態は，図２６（ａ）に示されるように，
第１の実施形態におけるスイッチング素子であるパワーＦＥＴ１０として，ＧａＮ系ＭＥＳＦＥＴ１０Ａを用い，このＧａＮ系ＭＥＳＦＥＴ１０Ａに，保護素子としてのＧａＮ系ショットキーダイオード２０Ａが内蔵されているものである。具体的には，ＧａＮ系ＭＥＳＦＥＴ１０Ａのソース・ドレイン間に，横型のＧａＮ系ショットキーダイオード２０Ａが接続されている
【０１０６】また，図２６（ｂ）に示されるように，
これらのＧａＮ系ＭＥＳＦＥＴ１０Ａ及びＧａＮ系ショットキーダイオード２０Ａは，同一基板上に集積されている。即ち，例えばサファイア基板２１上に，ＧａＮバッファ層２２，アンドープのＧａＮ層２３及びアンドープのＡｌＧａＮ層２４が順に積層して形成されている。また，ＧａＮ層２３とＡｌＧａＮ層２４とのヘテロ接合部に接続して，２つのｎ型ＧａＮ層２６がＧａＮ層２３上に形成されている
【０１０７】更に，
２つのｎ型ＧａＮ層２６上にそれぞれオーミック接触して，ソース電極とカソード電極とを兼用する電極（以下，単に「ソース・カソード兼用電極」という）２７ａ及びドレイン電極２７ｂが形成されている。また，２つのｎ型ＧａＮ層２６に挟まれたＡｌＧａＮ層２４上にショットキー接触して，ゲート電極２８ａが形成されている。また，ソース・カソード兼用電極２７ａを間に挟んでゲート電極２８ａの反対側のＡｌＧａＮ層２４上にショットキー接触して，アノード電極２８ｂが形成されている
【０１０８】即ち，
本実施形態は，スイッチング素子（パワーＦＥＴ１０）としてのＧａＮ系ＭＥＳＦＥＴ１０Ａ及びその保護素子としてのＧａＮ系ショットキーダイオード２０を同一基板上に集積したものである
　
カ　第１７の実施形態の電力変換装置
「【０１１２】また，ＧａＮ系ショットキーダイオード２０Ａが，同一基板上に形成されているＧａＮ系ＭＥＳＦＥＴ１０Ａの保護素子として機能する。そして，このＧａＮ系半導体装置を電力変換装置の電力変換回路であるインバータ回路又はコンバータ回路のスイッチング素子に用いる場合，その構成は第１の実施形態の図３又は図４（ａ）〜（ｄ）に例示される場合と同様であり，その作用効果も上記第１の実施形態において述べたものと同様である。
　・・・
【０１１５】なお，本実施形態では，スイッチング素子（パワーＦＥＴ１０）としてＧａＮ系ＭＥＳＦＥＴ１０Ａと第１の実施形態における保護素子としてのＧａＮ系ショットキーダイオード２０とを同一基板上に集積した場合について説明したが，スイッチング素子とその保護素子との集積は，この組合せに限定されるものではない。例えばＧａＮ系ＭＥＳＦＥＴ１０Ａと第２〜第７の実施形態における保護素子としてのＧａＮ系ショットキーダイオード４０，４０Ａ〜４０Ｅの何れかとを同一基板上に集積することも可能である。」
　
　上記各記載において，「ソース電極とカソード電極とを兼用する電極」「２７ａ」中の「カソード電極」，及び「アノード電極２８ｂ」が，それぞれ「ＧａＮ系ショットキーダイオード２０Ａ」のカソード電極及びアノード電極を構成し，「ソース電極とカソード電極とを兼用する電極」「２７ａ」中の「ソース電極」，「ドレイン電極２７ｂ」及び「ゲート電極２８ａ」が，それぞれＧａＮ系ＭＥＳＦＥＴ１０Ａのソース電極，ドレイン電極及びゲート電極を構成することは明らかである。
　また，図２６（ｂ）を参照すると，２つのｎ型ＧａＮ層２６が，アンドープのＧａＮ層２３からアンドープのＡｌＧａＮ層２４にかけて直接接触するように形成されていることが見て取れる。
　
　以上から，引用例１には，次の発明が記載されているものと認められる。（以下「引用発明」という。）
「パワーＦＥＴであるＧａＮ系ＭＥＳＦＥＴ１０Ａのソース・ドレイン間に，保護素子として横型のＧａＮ系ショットキーダイオード２０Ａが接続されて同一基板上に集積されているＧａＮ系半導体装置であって，
　サファイア基板２１上に，ＧａＮバッファ層２２，アンドープのＧａＮ層２３及びアンドープのＡｌＧａＮ層２４が順に積層して形成され，
　ＧａＮ層２３とＡｌＧａＮ層２４とのヘテロ接合部に接続して，２つのｎ型ＧａＮ層２６がＧａＮ層２３からＡｌＧａＮ層２４にかけて直接接触するように形成され，
　２つのｎ型ＧａＮ層２６上にそれぞれオーミック接触して，ＧａＮ系ＭＥＳＦＥＴ１０Ａのソース電極とＧａＮ系ショットキーダイオード２０Ａのカソード電極とを兼用するソース・カソード兼用電極２７ａ及びＧａＮ系ＭＥＳＦＥＴ１０Ａのドレイン電極２７ｂが形成され，
　２つのｎ型ＧａＮ層２６に挟まれたＡｌＧａＮ層２４上にショットキー接触して，ＧａＮ系ＭＥＳＦＥＴ１０Ａのゲート電極２８ａが形成され，
　ソース・カソード兼用電極２７ａを間に挟んでゲート電極２８ａの反対側のＡｌＧａＮ層２４上にショットキー接触して，ＧａＮ系ショットキーダイオード２０Ａのアノード電極２８ｂが形成された，
　ＧａＮ系半導体装置。」
　
（３）対比
　本願補正発明と引用発明を対比する。
・引用発明に係る「ＧａＮ系半導体装置」は，「パワーＦＥＴであるＧａＮ系ＭＥＳＦＥＴ１０Ａ」を備えるから，電力用の素子といえる。さらに，引用発明にかかる「ＧａＮ系半導体装置」は，「ＧａＮ系ＭＥＳＦＥＴ１０Ａのソース・ドレイン間に，保護素子として横型のＧａＮ系ショットキーダイオード２０Ａが接続されて同一基板上に集積されている」から，本願補正発明の「モノリシック一体化ＩＩＩ族窒化物電力素子」に相当する。
　
・引用発明においては，「サファイア基板２１上に，ＧａＮバッファ層２２，アンドープのＧａＮ層２３及びアンドープのＡｌＧａＮ層２４が順に積層して形成され」ているところ，ＧａＮとＡｌＧａＮとは異なるバンドギャップを有することは明らかである。よって，引用発明の「アンドープのＧａＮ層２３」及び「アンドープのＡｌＧａＮ層２４」は，それぞれ本願補正発明の「第１のＩＩＩ族窒化物層」及び「第１のＩＩＩ族窒化物層と異なるバンドギャップを有すると共に前記第１のＩＩＩ族窒化物層の上に配置された第２のＩＩＩ族窒化物層」に対応する。また，引用発明は「ＧａＮ層２３とＡｌＧａＮ層２４とのヘテロ接合部」を備える。したがって，引用発明の「アンドープのＧａＮ層２３及びアンドープのＡｌＧａＮ層２４が順に積層して形成され，　ＧａＮ層２３とＡｌＧａＮ層２４とのヘテロ接合部」を備える構成は，本願補正発明の「第１のＩＩＩ族窒化物層と，前記第１のＩＩＩ族窒化物層と異なるバンドギャップを有すると共に前記第１のＩＩＩ族窒化物層の上に配置された第２のＩＩＩ族窒化物層とを備えるヘテロ接合ＩＩＩ族窒化物本体」に相当する。
　
・引用発明の「ＧａＮ層２３とＡｌＧａＮ層２４とのヘテロ接合部に接続して，２つのｎ型ＧａＮ層２６がＧａＮ層２３からＡｌＧａＮ層２４にかけて接触するように形成され，　２つのｎ型ＧａＮ層２６上にそれぞれオーミック接触して，ＧａＮ系ＭＥＳＦＥＴ１０Ａのソース電極とＧａＮ系ショットキーダイオード２０Ａのカソード電極とを兼用するソース・カソード兼用電極２７ａ及びＧａＮ系ＭＥＳＦＥＴ１０Ａのドレイン電極２７ｂが形成され」た構成において，「２つのｎ型ＧａＮ層２６」は，「ＧａＮ層２３」及び「ＡｌＧａＮ層２４」に「直接接触」しており，当該「直接接触」している部分において電気伝導を担うキャリアの移動を妨げる要因も特にないから，「ＧａＮ層２３」及び「ＡｌＧａＮ層２４」に電気的に接続しているといえる。そして，「ソース・カソード兼用電極２７ａ及びドレイン電極２７ｂ」は，それぞれ「ｎ型ＧａＮ層２６」に「オーミック接触し」ているから，「ｎ型ＧａＮ層２６」を介して「ＡｌＧａＮ層２４」に電気的に接続しているといえる。それゆえ，引用発明の「ソース・カソード兼用電極２７ａ」及び「ドレイン電極２７ｂ」は，それぞれ本願補正発明の「前記第２のＩＩＩ族窒化物層と電気的に接続された第１の電源電極」及び「前記第２のＩＩＩ族窒化物層と電気的に接続された第２の電源電極」に相当する。
　
・引用発明において，「２つのｎ型ＧａＮ層２６に挟まれたＡｌＧａＮ層２４上にショットキー接触して」「形成され」た「ゲート電極２８ａ」において，「２つのｎ型ＧａＮ層２６」「上に」「ソース・カソード兼用電極２７ａ及びドレイン電極２７ｂ」が形成されているから，「ゲート電極２８ａ」は「ソース・カソード兼用電極２７ａ及びドレイン電極２７ｂ」の間に形成されていることは明らかである。ここで，「ソース・カソード兼用電極２７ａ」及び「ドレイン電極２７ｂ」は，前述のとおり，それぞれ本願補正発明の「前記第２のＩＩＩ族窒化物層と電気的に接続された第１の電源電極」及び「前記第２のＩＩＩ族窒化物層と電気的に接続された第２の電源電極」に相当する。それゆえ，引用発明の「２つのｎ型ＧａＮ層２６に挟まれたＡｌＧａＮ層２４上にショットキー接触して」「形成され」た「ＧａＮ系ＭＥＳＦＥＴ１０Ａのゲート電極２８ａ」は，本願補正発明の「前記第２のＩＩＩ族窒化物層の上かつ前記第１の電源電極と前記第２の電源電極との間に配置されたゲート構造」に相当する。
　
・引用発明において，「ソース・カソード兼用電極２７ａを間に挟んでゲート電極２８ａの反対側のＡｌＧａＮ層２４上にショットキー接触して」「形成された」「ＧａＮ系ショットキーダイオード２０Ａのアノード電極２８ｂ」は，本願補正発明の「前記第２のＩＩＩ族窒化物層とショットキ接合するショットキ電極」に対応する。また，引用発明の「ＧａＮ系ショットキーダイオード２０Ａ」は，「アノード電極２８ｂ」と「ＡｌＧａＮ層２４」により構成されていることは明らかである。そして，引用発明の「ＧａＮ系ショットキーダイオード２０Ａ」は，「ゲート電極２８ａ」，「ソース・カソード兼用電極２７ａ」及び「ドレイン電極２７ｂ」を備える「ＧａＮ系ＭＥＳＦＥＴ１０Ａのソース・ドレイン間に」「保護素子として」接続されているものである。
　一方，本願補正発明に係る「トランジスタ」において，「電流」は，「第１の電源電極」及び「第２の電源電極」の間を流れ，引用発明に係る「ＧａＮ系ＭＥＳＦＥＴ１０Ａ」においても，これらの電極に対応する「ソース・カソード兼用電極２７ａ」及び「ドレイン電極２７ｂ」の間に電流が流れることは明らかである。
　それゆえ，引用発明における「アノード電極２８ｂ」と「ＡｌＧａＮ層２４」であって，「ＧａＮ系ＭＥＳＦＥＴ１０Ａのソース・ドレイン間に」「保護素子として」接続された「ＧａＮ系ショットキーダイオード２０Ａ」を構成したものと，本願補正発明の「前記ショットキ電極と前記第２のＩＩＩ族窒化物層」であって，「前記第１及び第２の電源電極と前記ゲート構造とで構成されるトランジスタとは逆方向の電流を導く逆並列ショットキダイオードを構成」したものとは，「前記ショットキ電極と前記第２のＩＩＩ族窒化物層であって，前記第１及び第２の電源電極と前記ゲート構造とで構成されるトランジスタの電流が流れる端子間に接続されたショットキダイオードを構成」したものである点で共通する。
　
　したがって，本願補正発明と引用発明とは，
「モノリシック一体化ＩＩＩ族窒化物電力素子であって，
　第１のＩＩＩ族窒化物層と，前記第１のＩＩＩ族窒化物層と異なるバンドギャップを有すると共に前記第１のＩＩＩ族窒化物層の上に配置された第２のＩＩＩ族窒化物層とを備えるヘテロ接合ＩＩＩ族窒化物本体と，
　前記第２のＩＩＩ族窒化物層と電気的に接続された第１の電源電極と，
　前記第２のＩＩＩ族窒化物層と電気的に接続された第２の電源電極と，
　前記第２のＩＩＩ族窒化物層の上かつ前記第１の電源電極と前記第２の電源電極との間に配置されたゲート構造と，
　前記第２のＩＩＩ族窒化物層とショットキ接合するショットキ電極と，
を備え，
　前記ショットキ電極と前記第２のＩＩＩ族窒化物層は，前記第１及び第２の電源電極と前記ゲート構造とで構成されるトランジスタの電流が流れる端子間に接続されたショットキダイオードを構成する，電力素子。」
である点で一致する。
　
　一方，両者は次の各点で相違する。
　
《相違点１》
　本願補正発明においては，「前記ショットキ電極と前記第２のＩＩＩ族窒化物層は，前記第１及び第２の電源電極と前記ゲート構造とで構成されるトランジスタとは逆方向の電流を導く逆並列ショットキダイオードを構成し」ているが，引用発明においては，「前記ショットキ電極と前記第２のＩＩＩ族窒化物層は，前記第１及び第２の電源電極と前記ゲート構造とで構成されるトランジスタの電流が流れる端子間に接続されたショットキダイオードを構成」してはいるものの，「トランジスタとは逆方向の電流を導く逆並列ショットキダイオード」を構成することまでは特定されていない点。
　
《相違点２》
　本願補正発明においては，「前記第１の電源電極，前記第２の電源電極，前記ゲート構造及び前記ショットキ電極は，前記第２のＩＩＩ族窒化物層に同一平面上で接する」が，引用発明においては，このような特定はなされていない点。
　
（４）相違点についての判断
《相違点１について》
　引用発明においては，引用発明の「ＧａＮ系ショットキーダイオード２０Ａ」は，「ＧａＮ系ＭＥＳＦＥＴ１０Ａのソース・ドレイン間に」「保護素子として」接続されているものであるところ，当該「保護素子」とは，「ＧａＮ系ＭＥＳＦＥＴ１０Ａ」を保護するための素子であることは明らかである。ところで，引用例１には，前記第２　４．（２）エに摘示したとおり，「図４（ａ）〜（ｄ）を用いてコンバータ回路を有する電力変換装置の数例」が示されているところ，例えば図４（ｂ）及び図４（ｄ）に示された回路を参照すると，直流電源Ｅの正極側には，インダクタンスＬ（またはＬ１）を介して「スイッチング素子としてのパワーＦＥＴ：１０」のソース・ドレインの一方と「２０：保護素子としてのＧａＮ系ショットキー・ダイオード」のカソードが接続されるとともに，直流電源Ｅの負極側には，「スイッチング素子としてのパワーＦＥＴ：１０」のソース・ドレインの他方と「２０：保護素子としてのＧａＮ系ショットキー・ダイオード」のアノード接続されていることが見て取れる。それゆえ，これらの回路は「スイッチング素子としてのパワーＦＥＴ：１０」については，直流電源Ｅの正極側からインダクタンスＬ（またはＬ１）を介して直流電源Ｅの負極側へと電流が流れるのに対して，「２０：保護素子としてのＧａＮ系ショットキー・ダイオード」については，アノードが直流電源Ｅの負極側に接続されているから，上記「スイッチング素子としてのパワーＦＥＴ：１０」に流れる電流と逆方向に電流を導くように接続されていることは明らかである。
　また，引用発明についても，上記と同様な接続がなされることを想定していることは，前記第２　４．（２）カに摘示した「【０１１２】また，ＧａＮ系ショットキーダイオード２０Ａが，同一基板上に形成されているＧａＮ系ＭＥＳＦＥＴ１０Ａの保護素子として機能する。そして，
このＧａＮ系半導体装置を電力変換装置の電力変換回路であるインバータ回路又はコンバータ回路のスイッチング素子に用いる場合，その構成は第１の実施形態の図３又は図４（ａ）〜（ｄ）に例示される場合と同様であり，その作用効果も上記第１の実施形態において述べたものと同様
　そして，引用発明についても，上記図４（ｂ）及び図４（ｄ）に示された回路と同様に接続して，「ＧａＮ系ＭＥＳＦＥＴ１０Ａ」について「ソース・カソード兼用電極２７ａ」を電源の正極側に接続し，「ドレイン電極２７ｂ」を電源の負極側に接続して，「ソース・カソード兼用電極２７ａ」から「ドレイン電極２７ｂ」へと電流が流れるようにすることにより，「ＧａＮ系ＭＥＳＦＥＴ１０Ａのソース・ドレイン間に」接続される「ＧａＮ系ショットキーダイオード２０Ａ」については，これとは逆に「アノード電極２８ｂ」から「ソース・カソード兼用電極２７ａ」へと向かう電流を導くように接続されるから，相違点１に係る「トランジスタとは逆方向の電流を導く逆並列ショットキダイオード」を構成することは，当業者が適宜になし得たことである。
　よって，相違点１は当業者が容易になし得たことである。
　
《相違点２について》
　引用発明においては，「ＧａＮ層２３とＡｌＧａＮ層２４とのヘテロ接合部に接続して，２つのｎ型ＧａＮ層２６が」設けられるのは，「２つのｎ型ＧａＮ層２６上にそれぞれオーミック接触して」形成される「ＧａＮ系ＭＥＳＦＥＴ１０Ａのソース電極」及び「ドレイン電極２７ｂ」と前記「ヘテロ接合部」との電気的接続のためであることは明らかである。
　一方，ＧａＮ系ＭＥＳＦＥＴにおいて，引用発明に係る「２つのｎ型ＧａＮ層２６」に相当するものを設けることなく，ソース・ドレイン電極を，ゲート電極と同じく半導体層構造の表面に設けて，電気的接続を行うことは，例えば以下の周知例１，２にも示されているように，従来より周知の技術である。
　
・周知例１：　特開２００３−１００７７８号公報
　本願の優先日前に，日本国内において頒布された特開２００３−１００７７８号公報には，図５，１１とともに次の記載がある。
「【従来の技術】窒化物半導体であるＧａＮは禁制帯幅が広く，ＡｌＧａＮとのヘテロ接合を形成することが容易で，且つＡｌ組成比を調節することによりその特性を広範に制御できるので各種の光デバイスや電子デバイスに適用されつついる。例えば，窒化物半導体を用いたＭＥＳＦＥＴ（Metal-Semiconductor Field Effect Transistor）や ＨＥＭＴ（High Electron Mobility Transistor）あるいはＭＯＤＦＥＴ（Modulation-Doped FET）などの電界効果トランジスタは，高電圧での動作が可能で，高出力のパワー素子として期待されている。なかでも，ＨＥＭＴ構造の場合，ＧａＡｓ系ＨＥＭＴに比べてより高濃度の2次元電子をヘテロ界面に蓄積できる利点があり，特に有望とされている。
図１１は，従来のＧａＮ系ＨＥＭＴの要部断面構造を表す模式図である。すなわち同図に表したように，従来のＨＥＭＴの場合，サファイア基板またはＳｉＣ基板（図示せず）の上に，チャネル層となるウルツ鉱型構造ＧａＮ層１１１を形成し，この層１１１の上に，所望の閾値電圧となるような２０ｎｍ〜３０ｎｍの厚みのＡｌ
ｘ
Ｇａ
（１―ｘ）
Ｎ（０＜ｘ＜１）層１１２を形成した層構造が用いられる。そして，このＡｌ
ｘ
Ｇａ
（１―ｘ）
Ｎ層１１２の上に，ショットキゲート１２０とソース電極１１８，ドレイン電極１１９が形成されている
「【実施例】以下，実施例を参照しつつ，本発明の実施の形態についてさらに詳細に説明する。
（第１の実施例）図５は，本発明の第１の実施例としてのヘテロ接合電界効果トランジスタの要部断面構造を表す模式図である。すなわち，このトランジスタは，ＧａＮチャネル層１１の上に，厚みが１ｎｍ以上６ｎｍ以下のＡｌｘＧａ（１―ｘ）Ｎ層１２が積層され，この上に，ソース電極１８，ドレイン電極１９及びゲート電極２０がそれぞれ形成された構造を有する。
　・・・
このような結晶成長の後，
Ａｌ
０．３
Ｇａ
０．７
Ｎ層１２の上にオーミック電極とする金属，たとえばＴｉ（下）／Ａｌ／Ｎｉ／Ａｕ（上）をそれぞれ２５ｎｍ，２５０ｎｍ，４０ｎｍ，４５ｎｍの厚さとして積層するよう蒸着形成して，ソース電極１８及びドレイン電極１９とする。さらにこれらの間に，チタン（Ｔｉ）よりも仕事関数が大きく，Ａｌ
０．３
Ｇａ
０．７
Ｎとショットキ接合する金属の組合わせ，たとえばＮｉ（下層）／Ａｕ（上層）をそれぞれ５０ｎｍ，２５０ｎｍの厚さとして積層するよう，Ａｌ
０．３
Ｇａ
０．７
Ｎ層１２の上に蒸着形成してゲート電極２０とする
　
・周知例２：　特開２００４−２２７７３号公報
　本願の優先日前に，日本国内において頒布された特開２００４−２２７７３号公報には，図１〜３とともに次の記載がある。
「【０００８】
【発明の実施の形態】
以下，図面を参照しながら実施例に即くして発明の実施の形態を説明する。
（第１の実施例）
図１，図２および図３を参照して本発明の第１の実施例を説明する。
図１は，この実施例によるＡｌＧａＮ／ＧａＮ系ヘテロ接合電界効果トランジスタ（Ｈｅｔｅｒｏ−Ｊｕｎｃｔｉｏｎ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ　；ＨＪＦＥＴ）の断面構造を示す図である。このトランジスタは，サファイア基板１１上に形成される。図１において，サファイア基板１１上に，アンドープのＡｌＮバッファ層１２，アンドープのＧａＮチャネル層１３，アンドープのＡｌＧａＮ電子供給層１４の半導体層が順次形成されている。そして，
ＡｌＧａＮ電子供給層１４に接してソース電極６Ｓ，ドレイン電極６Ｄが形成され，オーム性接触がとられている。さらに，ＡｌＧａＮ電子供給層１４と接してＮｉ層１７１，Ｍｏ層１７２，Ａｕ層１７３の積層構造からなるゲート電極１７が形成され，このゲート電極は，ショットキー性接触がとられている
　
　そして，ソース・ドレイン電極を設けるに際し，半導体層構造を形成した後に更にエッチング及びエピタキシャル成長などにより，引用発明に係る「２つのｎ型ＧａＮ層２６」に相当するものを設けるか，あるいは，ソース・ドレイン電極を，ゲート電極と同じく半導体層構造の表面に単に設ける上記周知の技術を採用するかは，必要なプロセス数に応じたコストと，素子の性能とを総合的に判断して決定することであって，引用発明に係る構造に代えて，前記周知の構造を採用することは，当業者にとっての設計事項と言える。
　したがって，引用発明において，「２つのｎ型ＧａＮ層２６」に相当するものを設けることに代えて，「ＡｌＧａＮ層２４」上にゲート電極及びＧａＮ系ショットキーダイオード２０Ａのアノード電極２８ｂとともに，ソース・カソード兼用電極及びドレイン電極を設けて，相違点２に係る「前記第１の電源電極，前記第２の電源電極，前記ゲート構造及び前記ショットキ電極は，前記第２のＩＩＩ族窒化物層に同一平面上で接する」構成とすることは，当業者が容易に想到できたことである。
　よって，相違点２は，当業者が容易になし得たことである。
　
（５）小括
　上述したように，本願補正発明は，周知技術を勘案して，引用発明に基づいて当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により，特許を受けることができない。
　よって，本願補正発明は，特許出願の際独立して特許を受けることができない。
　
５．むすび
　したがって，本件補正は，平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する特許法第１２６条第５項の規定に違反するので，同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
第３　本願発明について
１．本願発明
　平成２１年１２月２５日に提出された手続補正書による補正は，上記のとおり却下され，また，平成２１年１月２０日に提出された手続補正書による補正は，平成２１年８月１４日付けで却下されている。
　また，平成２０年４月２２日に提出された手続補正書による補正により補正された特許請求の範囲の請求項１に記載における「前記第２の電源電極の上かつ前記第１の電源電極と前記第２の電源電極との間に配置されたゲート構造」との記載は，「前記第２のＩＩＩ族窒化物層の上かつ前記第１の電源電極と前記第２の電源電極との間に配置されたゲート構造」の誤記であることは明らかである。
　よって，本願の請求項１に係る発明（以下「本願発明」という。）は，平成２０年４月２２日に提出された手続補正書による補正により補正された特許請求の範囲の請求項１に記載された事項において，上記誤記を訂正したものにより特定される以下のとおりのものである。
「　【請求項１】
　モノリシック一体化ＩＩＩ族窒化物電力素子であって，
　第１のＩＩＩ族窒化物層と，前記第１のＩＩＩ族窒化物層と異なるバンドギャップを有すると共に前記第１のＩＩＩ族窒化物層の上に配置された第２のＩＩＩ族窒化物層とを備えるヘテロ接合ＩＩＩ族窒化物本体と，
　前記第２のＩＩＩ族窒化物層と電気的に接続された第１の電源電極と，
　前記第２のＩＩＩ族窒化物層と電気的に接続された第２の電源電極と，
　前記第２のＩＩＩ族窒化物層の上かつ前記第１の電源電極と前記第２の電源電極との間に配置されたゲート構造と，
　前記第２のＩＩＩ族窒化物層とショットキ接合するショットキ電極と，を備え，
　前記ショットキ電極と前記第２のＩＩＩ族窒化物層は，前記第１及び第２の電源電極と前記ゲート構造とで構成されるトランジスタとは逆方向の電流を導く逆並列ショットキダイオードを構成する，電力素子。」
　
２．引用発明
　引用発明は，前記第２の４．「（２）刊行物に記載された発明」に記載したとおりのものである。
　
３．対比・判断
　前記第２「１．補正の内容」〜第２「３．補正の目的の適否及び新規事項の追加の有無についての検討」において記したように，本願補正発明は，本件補正前の請求項１（本願発明）において，「第１の電源電極」，「第２の電源電極」，「ゲート構造」，「ショットキ電極」，及び「第２のＩＩＩ族窒化物層」の位置関係について，「前記第１の電源電極，前記第２の電源電極，前記ゲート構造及び前記ショットキ電極は，前記第２のＩＩＩ族窒化物層に同一平面上で接する」との限定を付したものである。言い換えると，本願発明は，本願補正発明から前記限定を除いたものである。
　そうすると，本願発明の構成要件をすべて含み，これをより限定したものである本願補正発明が，前記第２の４．「（３）対比」〜第２の４．「（５）小括」において検討したとおり，周知技術を勘案して，引用発明に基づいて当業者が容易に発明をすることができたものであるから，本願発明も同様の理由により，引用発明に基づいて当業者が容易に発明をすることができたものである。
　よって，本願発明は特許法第２９条第２項の規定により特許を受けることができない。
　
第４　むすび
　以上のとおりであるから，本願は，他の請求項について検討するまでもなく，拒絶すべきものである。
　よって，結論のとおり審決する。