【事件の表示】
　特願２０００−５３８３８２「回路構造形成方法」拒絶査定不服審判事件〔平成１１年　９月３０日国際公開，ＷＯ９９／４９５０９，平成１４年　３月１９日国内公表，特表２００２−５０８５９０〕について，次のとおり審決する。
【結　論】
　本件審判の請求は，成り立たない。
【理　由】
１．手続の経緯
　本願は，１９９９年３月２５日（パリ条約による優先権主張外国庁受理１９９８年３月２６日，ドイツ連邦共和国）を国際出願日とする出願であって，平成２１年３月２７日付けで拒絶査定がなされ，それに対して，同年６月２９日に拒絶査定不服審判が請求され，同年７月２８日に手続補正書が提出されたものである。
　その後，当審より平成２２年１２月１５日付けで審尋がなされ，平成２３年３月１８日に回答書が提出され，さらに，同年７月１２日付けで拒絶理由が通知され，同年９月２８日に意見書及び手続補正書が提出されている。
　
２．本願発明
　本願の請求項１ないし１３に係る発明は，平成２３年９月２８日に提出された手続補正書により補正された明細書及び図面の記載からみて，その特許請求の範囲の請求項１ないし１３に記載された事項により特定されるとおりのものであり，そのうちの請求項１に係る発明（以下「本願発明」という。）は，次のとおりのものである。
「【請求項１】
　第１のスイッチ構造（２）を有する層を含む少なくとも１個の層および金属面（４，４ａ）を含む第１基質（０）を形成し，
　該第１基質（０）に前記金属面（４）に隣接したバイアホール（９）を開孔し，
　第２のスイッチ構造（１４）を有する少なくとも１個の層および少なくとも１個の金属面（１５）を含む第２基質（１２）を形成し，
　前記第１基質（０）の前記金属面（４）を含む層（１）の反対側と，前記第２基質（１２）上の面とを接合し，
　前記バイアホール（９）を前記第２基質（１２）の内の金属面（１５）までさらに開孔し，
　前記バイアホール（９）の側壁（２０）全体を絶縁し，
　前記バイアホール（９）に導電性物質（２１）を充填し，
　次の各ステップにより，前記第２基質（１２）の前記金属面（１５）と前記第１基質（０）の前記金属面（４）との間に，前記導電性物質（２１）および前記金属材料（２２）を介して電気的に導通する接触を形成するものであって，
　１）前記金属面（４）の部分および前記バイアホール（９）に隣接する部分を露出し，
　２）前記バイアホール（９）内で前記第１基質および第２基質による層の表面上に，前記導電性物質（２１）を堆積することにより，前記導電性物質（２１）で前記バイアホール（９）を満たし，
　３）前記第１基質および第２基質による層の表面および前記金属面（４）の露出部分から，前記導電性物質（２１）を除去し，
　４）前記金属面（４）の露出部分および前記導電性物質（２１）上に，前記金属材料（２２）を配置する，
　ことを含む回路構造形成方法。」
　
３．当審による拒絶理由通知の概要
　当審より平成２３年７月１２日付けで通知された拒絶理由（理由１）の概要は，本件出願の請求項１〜１３（補正前請求項１〜１５）に係る発明は，その出願前日本国内において頒布された刊行物（１）〜（４）に記載された発明に基づいて，その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない，というものである。
（１）特開平８−２１３５４９号公報
（２）特開平４−３７３１４９号公報
（３）特開平６−２３２３４２号公報
（４）特開昭６３−２１３９４３号公報
　
４．引用文献の記載と引用発明
（１）特開平８−２１３５４９号公報
（１−１）記載事項
　本願の優先権主張日前に日本国内において頒布された特開平８−２１３５４９号公報（以下「引用例１」という。）には，「集積回路の製造方法」（発明の名称）に関し，図１ないし図８とともに以下の事項が記載されている。（下線は当審で付加したもの。以下同様。）
「【請求項１】  第１の主平面領域で回路を持つ１つあるいは複数の第１の層（５）と少なくとも１つの第１の金属被覆層（６）を含む第１の部品基層（１）を準備する第１のステップと；絶縁層の後のエッチングのためのマスクとして役立つ層（８）を，前記第１の部品基層の第１の主平面にはりつける第２のステップと；
前記第１の部品基層の第１の主平面領域の中にバイアホール（１０）を形成
前記第１の金属被覆層（６）と前記第２の金属被覆層（１６）との間に電気的接続部材を前記バイアホール（１０）を介して作る
「【請求項１１】  請求項１から１０のいずれかに記載の集積回路の製造方法において，前記第１の金属被覆層と前記第１の金属被覆層との間の電気的接続部材の製造は，前記第１の部品基層（１）の前記第１の金属被覆層（６）の前記コンタクトホール（２０）を形成し，
前記バイアホール（１０）の側面壁を絶縁し，金属材料を前記バイアホールおよび前記コンタクトホールに充填すること
「【００３０】図１に示すように，
第１の部品基層（トップ基層）１は，３層金属被覆層中で完全にプロセス化されたＭＯＳ回路を持つＳＯＩ層を有している
【００３１】図２に示すように，後に続く乾燥エッチングのためのマスク層として，始めに窒化チタン層８と，例えばプラズマ酸化物層９のようなハードマスクとして役立つ層が分離され，
バイアホール１０のための写真技術が実施される
【００３２】図３に示すように，トップ基層１の上で，有機的な接着層１１によって，シリコン層がハンドリング基層１２（補助基層）としてはりつけられ，続いてトップ基層１は裏側を機械的にウエットケミカル方法で薄くされる。エッチングストップとして，本実施の形態においては，埋め込まれたシリコン酸化物層３（ＳｉＯ2 ）の下の面が役立つ。
【００３３】
第２の部品基層（ボトム基層）１３は
チップボトム層１５と金属被覆層１６とパッシブ化層１７の中で完全にプロセス化されたＭＯＳ回路を有している
【００３４】
ポリミド層１８は，パッシブ化層１７の上に，チップ間の接着剤としてスピンーオン堆積され，その結果表面が平らになる。その後，トップ基層１とボトム基層１３の接着がディスクボンド装置中でスプリット光学系により行われる
【００３５】図４に示すように，ハンドリング層１２と接着層１１の除去の後，標準シリコン層のようなスタック層が更にプロセス化される。
ボトム基層１３の金属被覆層１６の上における埋め込まれたシリコン酸化物層３と接着層１８と保護層１７は，バイアホール１０中で異方性にエッチングされる
【００３６】図５に示すように，乾燥エッチングプロセスのためのマスクとして役立つ窒化チタン層８はここで除去され，
オゾン−ＴＥＯＳの酸化物層１９は分離される
【００３７】図６に示すように，厳密に調整された
乾燥エッチング方法によって，続いて側面壁のパッシブ化が実現する
【００３８】その後，図７に示すように，まず始めに，バイアホール１０の後に続くウェハ金属被覆層２２（タングステン分離による）のための接着層およびバリア層としての窒化チタン層２１が分離される。後者の写真技術「ネイルヘッド」により，
窒化チタン層２１およびタングステンなどからなる金属被覆層２２が構造決めされる
その結果，トップ基層１とボトム基層１３の間の垂直方向の結合が実現される
　
（１−２）引用発明
　上記（１−１）の摘記事項によれば，引用例１には，以下の発明（以下，「引用発明」という。）が記載されているといえる。
　
「ＭＯＳ回路を持つＳＯＩ層を有し，金属被覆層６を有する第１の部品基層（トップ基層）１を形成し，
　該第１の部品基層（トップ基層）１にバイアホール１０を形成し，
　チップボトム層１５と金属被覆層１６とパッシブ化層１７の中で完全にプロセス化されたＭＯＳ回路を有する第２の部品基層（ボトム基層）１３を形成し，
　ポリミド層１８を，パッシブ化層１７の上に，チップ間の接着剤としてスピンーオン堆積した後，トップ基層１とボトム基層１３を接着し，
　ボトム基層１３の金属被覆層１６の上における埋め込まれたシリコン酸化物層３と接着層１８と保護層１７を，バイアホール１０中で異方性にエッチングし，
　オゾン−ＴＥＯＳの酸化物層１９を堆積し，乾燥エッチング方法によって，バイアホール１０の側面壁のパッシブ化を実現し，
　バイアホール１０に窒化チタン層２１およびタングステンなどからなる金属被覆層２２を形成し，トップ基層１の金属被覆層６とボトム基層１３の金属被覆層１６との間に電気的接続部材を前記バイアホール１０を介して作り，その結果，トップ基層１とボトム基層１３の間の垂直方向の結合を実現する，
　ことを含む集積回路の製造方法。」
　
（２）特開平４−３７３１４９号公報
　本願の優先権主張日前に日本国内において頒布された特開平４−３７３１４９号公報（以下，「引用例２」という。）には，「多層配線の形成方法」（発明の名称）に関し，図１ないし図８とともに以下の事項が記載されている。
「【０００３】
【発明が解決しようとする課題】しかしながら，このような従来のＷの成長は，コンタクトホールや，層間のスルーホールなど，スルーホール内に導電層を含まない構造で行なわれており，導電層を層間に含むスルーホールを選択Ｗで埋め込む場合，スルーホールのアスペクト比が高いと，上部導電層から成長したＷがスルーホールを塞ぎ，スルーホール内に空洞を作ってしまう問題点を有している。一般に，選択タングステンによるプラグ形成は，導電層上に堆積させた絶縁膜にコンタクトホールを開け，プラグを埋め込んだ後に導電物質を堆積させ，両導電層間のコンタクトを取る方法が一般的である。しかし，
ＳＯＩ（Ｓｉｌｉｃｏｎ−Ｏｎ−Ｉｎｓｕｌａｔｏｒ）多層集積デバイスなどでは，上層の導電層を形成した後に，この上層導電層を貫き下層導電層に達するスルーホールを開け，タングステンプラグを埋め込む必要がある
　
（３）特開平６−２３２３４２号公報
　本願の優先権主張日前に日本国内において頒布された特開平６−２３２３４２号公報（以下，「引用例３」という。）には，「キャパシタおよびその製造方法」（発明の名称）に関し，図１，図２とともに以下の事項が記載されている。
「【００１６】
【実施例】本発明のキャパシタの構造を，図１に示す第１の実施例におけるキャパシタの概略構成図により説明する。図１に示すように，少なくとも上層が絶縁性の基板１１上面には導体層１２が形成されている。この導体層１２を覆う状態に絶縁層１３が成膜されている。上記絶縁層１３の上面には第１のキャパシタ電極１４が形成されている。この第１のキャパシタ電極１４の上面にはキャパシタ絶縁膜１５と第２のキャパシタ電極１６とが積層されている。
上記導体層１２上には，絶縁層１３と第１のキャパシタ電極１４とキャパシタ絶縁膜１５と第２のキャパシタ電極１６とを貫通する状態にコンタクトホール１７が設けられている。また上記コンタクトホール１７の側壁には，上記キャパシタ絶縁膜１５に接続する状態にサイドウォール絶縁膜１８が形成されている
【００１７】
上記接続部１９は，図示したように配線で形成してもよく，または図示はしないが，コンタクトホール１７の内部に形成したプラグと，そのプラグと上記第２のキャパシタ電極１６とを接続する配線とで接続部１９を形成してもよい
　
（４）特開昭６３−２１３９４３号公報
　本願の優先権主張日前に日本国内において頒布された特開昭６３−２１３９４３号公報（以下，「引用例４」という。）には，「三次元半導体集積回路」（発明の名称）に関し，第１図ないし第１０図とともに以下の事項が記載されている。
「このようにして第１シリコン層ｌと第２シリコン層２とが確実に接着すると，第９図に示すように，第２シリコン層２の上面の絶縁膜１４及び孔１３を第１金属膜１７及び第２金属膜１８で覆い，さらに孔１３部以外の第２金属膜１８上面をレジスト膜１９で覆い，このレジスト膜１９をマスクとして
孔１３内に埋込金属層２０を形成する
　埋込金属層２０が埋め込まれると，不要になったレジスト膜１９並びにその下層の第１金属膜１７及び第２金属膜１８を熱硫酸等で除去した後に，第１０図に示すように，
スルーホール埋込金属層２０と第２シリコン層２上の配線電極１０とを接続するため，又は，必要に応じて配線電極１０を互いに接続するために絶縁膜１４の所定箇所にコンタクト穴２１を開口し，所定のパターンで配線電極膜２２を形成し
　
５．対比
（１）本願発明と引用発明との対応関係
　ア　引用発明の「ＭＯＳ回路」は，本願発明の「スイッチ構造」に相当する。また，引用発明の「金属被覆層」は，本願発明の「金属面」を有するものであることは明らかである。
　イ　引用発明の「第１の部品基層（トップ基層）１」及び「第２の部品基層（ボトム基層）１３」は，本願発明の「第１基質（０）」及び「第２基質（１２）」にそれぞれ相当し，引用発明の「集積回路の製造方法」は，本願発明の「回路構造形成方法」に相当する。
　ウ　引用発明において「ポリミド層１８を，パッシブ化層１７の上に，チップ間の接着剤としてスピンーオン堆積した後，トップ基層１とボトム基層１３を接着」することは，実質的に，本願発明の「前記第１基質（０）の前記金属面（４）を含む層（１）の反対側と，前記第２基質（１２）上の面とを接合」することに相当する。
　エ　引用発明の「ボトム基層１３の金属被覆層１６の上における埋め込まれたシリコン酸化物層３と接着層１８と保護層１７を，バイアホール１０中で異方性にエッチングし」，さらに「オゾン−ＴＥＯＳの酸化物層１９を堆積し，乾燥エッチング方法によって，バイアホール１０の側面壁のパッシブ化を実現」することは，本願発明の「前記バイアホール（９）を前記第２基質（１２）の内の金属面（１５）までさらに開孔し」，さらに「前記バイアホール（９）の側壁（２０）全体を絶縁」することに相当する。
　オ　引用発明において，「電気的接続部材を前記バイアホール１０を介して作」ることは，少なくとも，金属材料をバイアホールに充填することを含んでいるから（引用例１の請求項１１参照），引用発明の「バイアホール１０に窒化チタン層２１およびタングステンなどからなる金属被覆層２２を形成し，トップ基層１の金属被覆層６とボトム基層１３の金属被覆層１６との間に電気的接続部材を前記バイアホール１０を介して作り，その結果，トップ基層１とボトム基層１３の間の垂直方向の結合を実現する」ことは，本願発明と，「前記バイアホール（９）に導電性物質（２１）を充填し」，「前記第２基質（１２）の前記金属面（１５）と前記第１基質（０）の前記金属面（４）との間に」，「電気的に導通する接触を形成する」ことにおいて共通する。
　
（２）一致点と相違点
　上記（１）の対応関係に基づくと，本願発明と引用発明は，
「第１のスイッチ構造（２）を有する層を含む少なくとも１個の層および金属面（４，４ａ）を含む第１基質（０）を形成し，
　該第１基質（０）にバイアホール（９）を開孔し，
　第２のスイッチ構造（１４）を有する少なくとも１個の層および少なくとも１個の金属面（１５）を含む第２基質（１２）を形成し，
　前記第１基質（０）の前記金属面（４）を含む層（１）の反対側と，前記第２基質（１２）上の面とを接合し，
　前記バイアホール（９）を前記第２基質（１２）の内の金属面（１５）までさらに開孔し，
　前記バイアホール（９）の側壁（２０）全体を絶縁し，
　前記バイアホール（９）に導電性物質（２１）を充填し，
　前記第２基質（１２）の前記金属面（１５）と前記第１基質（０）の前記金属面（４）との間に，電気的に導通する接触を形成する，
　ことを含む回路構造形成方法。」
であることにおいて一致し，次の２点において相違している。
　
＜相違点１＞
　本願発明は，「該第１基質（０）に前記金属面（４）に隣接したバイアホール（９）を開孔し」ているのに対し，引用発明は，第１の部品基層（トップ基層）１にバイアホール１０を形成しているものの，金属被覆層６とは隣接していない点。
＜相違点２＞
　本願発明は，「次の各ステップにより，前記第２基質（１２）の前記金属面（１５）と前記第１基質（０）の前記金属面（４）との間に，前記導電性物質（２１）および前記金属材料（２２）を介して電気的に導通する接触を形成するものであって，　１）前記金属面（４）の部分および前記バイアホール（９）に隣接する部分を露出し，　２）前記バイアホール（９）内で前記第１基質および第２基質による層の表面上に，前記導電性物質（２１）を堆積することにより，前記導電性物質（２１）で前記バイアホール（９）を満たし，　３）前記第１基質および第２基質による層の表面および前記金属面（４）の露出部分から，前記導電性物質（２１）を除去し，　４）前記金属面（４）の露出部分および前記導電性物質（２１）上に，前記金属材料（２２）を配置する」のに対し，引用発明は，トップ基層１の金属被覆層６とボトム基層１３の金属被覆層１６との間に電気的接続部材を前記バイアホール１０を介して作っているものの，このような各ステップを行っていない点。
　
６．判断
　上記相違点について検討する。
（１）相違点１について
　ア　引用発明において，バイアホール１０は，多層構造の集積回路における上層の金属被覆層６と下層の金属被覆層１６を電気的に接続するために形成されるものであるところ，引用例２に記載されるように，多層集積デバイスなどでは，上層の導電層を形成した後に，この上層導電層を貫き下層導電層に達するスルーホール（バイアホール）を開けること，すなわち，上層導電層に隣接してバイアホールを形成することは，上層と下層の電気的接続の際に通常採用される技術にすぎない。
　イ　また，引用例３には，第２のキャパシタ電極１６を貫通する状態にコンタクトホール１７を設け，当該コンタクトホール１７を通して下層の導体層１２と上層の第２のキャパシタ電極１６とを接続することが記載されており，上記第２のキャパシタ電極１６は，金属面と同様な平面状接触面を有する導電体層であるから，半導体集積回路において，上層の導電体層である金属面に隣接（貫通）して，バイアホールを設けることは，当業者が必要に応じて適宜行うことであるといえる。
　ウ　したがって，引用発明において，上層の導電体層である第１の部品基層（トップ基層）１の金属被覆層６（本願発明の「金属面（４）」に相当）に隣接してバイアホール１０を形成するようにし，本願発明のごとく，「該第１基質（０）に前記金属面（４）に隣接したバイアホール（９）を開孔」することは，当業者が容易になし得ることである。
　
（２）相違点２について
　ア　引用発明では，窒化チタン層２１およびタングステンなどからなる金属被覆層２２を形成し，トップ基層１の金属被覆層６とボトム基層１３の金属被覆層１６との間の電気的接続部材としているが，引用例４に記載されるように，孔（バイアホール）を介して上層の配線電極と下層の配線電極とを電気的接続する際に，孔１３内にいったん埋込金属層２０（導電性物質）を形成し，当該埋込金属層２０と上層の配線電極１０とを，所定のパターンの配線電極膜２２（金属材料）で接続することは，周知の技術にすぎない。
　イ　また，引用例３には，コンタクトホール１７（バイアホール）の内部に形成したプラグと，そのプラグと上記第２のキャパシタ電極１６とを接続する配線とで接続部１９を形成することが記載されているから，上層の電極に隣接してバイアホールを形成した場合においても，バイアホールを埋めるプラグ（本願発明の「導電性物質」に相当）と上層の電極（本願発明の「金属面」に相当）との上に，両者を接続する配線（本願発明の「金属材料」に相当）を形成することは，当業者が適宜なし得ることである。
　ウ　さらに，以下の周知例に記載されるように，配線電極と隣接するバイアホールを導電性物質で充填する際に，配線電極及びバイアホールの周辺を露出し，導電性物質を堆積してバイアホールを導電性物質で満たし，その後，基板表面上にも堆積された導電性物質を，基板表面及び配線電極表面から除去することは，導電性物質でなるプラグを形成する際の周知技術にすぎない。
　
　周知例：特開平８−１８６１７１号公報
　本願の優先権主張日前に日本国内において頒布された文献である特開平８−１８６１７１号公報には，図１ないし図３とともに，以下の記載がある。
「【００２０】
【実施例】次に，本発明について図面に基づいて説明する。図１及び図２は本発明の第１の実施例を説明する工程順の断面図である。図１（ａ）に示すように，シリコン基板１の表面の所定の領域に拡散層２が形成される。そして，このシリコン基板１上に第１層間絶縁膜３がＣＶＤ法で形成される。ここで，この第１層間絶縁膜は膜厚が５００ｎｍ程度のシリコン酸化膜である。このようにした後，ＣＶＤ法によリ膜厚が２００ｎｍ程度のポリシリコン薄膜が成膜される。次にフォトリソグラフィー技術およびドライエッチング技術により，前述のポリシリコン薄膜が微細加工され，線幅が０．３μｍ程度の
ポリシリコン配線４が形成される
【００２１】次に，図１（ｂ）に示すように絶縁薄膜５がポリシリコン配線４および第１層間絶縁膜３を被覆するようにしてプラズマＣＶＤ法で堆積される。ここで，この絶縁薄膜５は膜厚が２５０ｎｍのＳｉＯＮ（シリコンオキシナイトライド）膜である。次に，ＣＭＰ（化学的機械研磨）法でこのＳｉＯＮ膜は研磨され，図１（ｃ）に示すようにポリシリコン配線４間に第１配線間絶縁膜６が形成される。
【００２２】次に，図１（ｄ）に示すようにコンタクト孔形成用のレジストマスク７が公知のフォトリソグラフィー技術で形成される。そして，
このレジストマスク７をドライエッチングマスクとして，ポリシリコン配線４および第１層間絶縁膜３が順次にドライエッチングされ，その口径寸法が０．２５μｍのコンタクト孔８が前述の拡散層２上に形成される
【００２３】ここで，ポリシリコン配線４のドライエッチングにおいては，図１（ｄ）に示されるように，レジストマスク７に位置ズレが生じ第１配線間絶縁膜６が露出してもこの第１配線間絶縁膜６はエッチングされないようにする必要がある。このために，このポリシリコン配線４のドライエッチングでは反応ガスとしてＣｌ2，ＨＢｒおよびＯ2 の混合ガスが用いられる。更に，第１層間絶縁膜３のドライエッチングの場合にも第１配線間絶縁膜６はエッチングされないようにする必要がある。このために，この第１層間絶縁膜３のドライエッチングでの反応ガスとしてＣ4 Ｆ8 とＣＯの混合ガスが用いられる。
【００２４】次に，図２（ａ）に示すように，
リン添加したポリシリコン膜９が全面を被覆するように堆積される
このようにした後，ＣＭＰ法でこのポリシリコン膜９が研磨され，先に形成されたコンタクト孔８に埋設される。このようにして図２（ｂ）に示すようにポリシリコンプラグ１０が形成される
【００２５】次に，図２（ｂ）に示すように全面に
チタン薄膜１１が形成される
シリサイド配線１２が形成される
【００２６】以上のようにして形成されたコンタクト孔部と配線の平面図を図３に示す。図３に示されるように，ポリシリコンプラグ１０とシリサイド配線１２とは，前述したような目合わせズレが生じた場合でも，互いに整合して形成される。すなわち，ポリシリコンプラグ１０のパターンはシリサイド配線１２のパターンに対し自己整合的に形成される。」
　よって，上記周知例には，配線電極（ポリシリコン配線４）に隣接したバイアホール（コンタクト孔８）を形成し，レジストマスク７を除去して配線電極とバイアホールの周辺を露出し，バイアホールを含む基板全面を被覆するように導電性物質（ポリシリコン膜９）を堆積して導電性物質でバイアホールを満たし，その後ＣＭＰ法でこの導電性物質を研磨し，バイアホールに埋設された導電性物質（ポリシリコンプラグ１０）を形成するとともに，基板表面及び配線電極表面から導電性物質を除去し，さらに，露出した配線電極及び導電性物質（ポリシリコンプラグ１０）の上に金属材料（チタン薄膜１１）を堆積し，シリサイド配線１２を形成することが，開示されている。
　
　エ　そうすると，引用発明において，トップ基層１の金属被覆層６とボトム基層１３の金属被覆層１６とを接続するために，引用例３，４に記載されたバイアホール内のプラグ（導電性物質）と配線（金属材料）を利用する際に，プラグ形成手段として知られた上記周知技術を採用することに何の困難性もないから，
　１）配線電極とバイアホールの周辺を露出し（本願発明の「前記金属面（４）の部分および前記バイアホール（９）に隣接する部分を露出し」に相当），
　２）バイアホールを含む基板全面を被覆するように導電性物質を堆積して導電性物質でバイアホールを満たし（本願発明の「前記バイアホール（９）内で前記第１基質および第２基質による層の表面上に，前記導電性物質（２１）を堆積することにより，前記導電性物質（２１）で前記バイアホール（９）を満たし」に相当），
　３）ＣＭＰ法でこの導電性物質を研磨し，バイアホールに埋設された導電性物質を形成するとともに，基板表面及び配線電極表面から導電性物質を除去し（本願発明の「前記第１基質および第２基質による層の表面および前記金属面（４）の露出部分から，前記導電性物質（２１）を除去し」に相当），
　４）露出した配線電極と導電性物質の上に金属材料を堆積する（本願発明の「前記金属面（４）の露出部分および前記導電性物質（２１）上に，前記金属材料（２２）を配置する」に相当）
　との上記１）〜４）からなるステップを行うことは，当業者が直ちに想到し得ることである。
　オ　したがって，引用発明において，トップ基層１の金属被覆層６とボトム基層１３の金属被覆層１６との間に電気的接続部材を前記バイアホール１０を介して作るにあたり，本願発明のごとく，「次の各ステップにより，前記第２基質（１２）の前記金属面（１５）と前記第１基質（０）の前記金属面（４）との間に，前記導電性物質（２１）および前記金属材料（２２）を介して電気的に導通する接触を形成するものであって，　１）前記金属面（４）の部分および前記バイアホール（９）に隣接する部分を露出し，　２）前記バイアホール（９）内で前記第１基質および第２基質による層の表面上に，前記導電性物質（２１）を堆積することにより，前記導電性物質（２１）で前記バイアホール（９）を満たし，　３）前記第１基質および第２基質による層の表面および前記金属面（４）の露出部分から，前記導電性物質（２１）を除去し，　４）前記金属面（４）の露出部分および前記導電性物質（２１）上に，前記金属材料（２２）を配置する」ようにすることは，当業者が容易になし得ることである。
　
（３）請求人の主張について
　ア　請求人は意見書において，拒絶理由（理由１）に対して，「上述の構成により，バイアホールを，金属面に貫通させることにより，相当な高集積が可能になります。請求項に記載のように２つの連続するステップでバイアホールを開口することにより，第１および第２セグメントが完全に整合され，第１および第２基質の間の遷移において割れ目やズレが生じない，直線的な側壁を確保することができます。さらに，全体の開口処理には，同じマスクの開口ステップ，ホールを通して延びる第１の絶縁層１２およびボトムをカバーする第２の絶縁層１２を除去することなく（図７および図８に示すように），少ないリトグラフィーで，少ないステップ数で済みます。　バイアホールの完全に均質な側壁を，絶縁層で覆うことにより，第１基質の後面での漏れ電流を安全に防ぎます。」と主張している。
　イ　しかしながら，上記相違点１にて検討したとおり，バイアホールを金属面に貫通させることは，引用例２，３に記載されるように，従来から行われていることにすぎず，また，２つの連続するステップでバイアホールを開口することや，バイアホールの側壁を絶縁層で覆うことは，引用例１に開示され，引用発明自体が備えている特徴にすぎない。
　ウ　したがって，請求人の主張は採用することができず，本願発明が奏する効果も，当業者が予測し得る程度のものにすぎない。
　
７．小括　
　以上検討したとおり，相違点１及び２における本願発明の構成は，当業者が容易に想到し得たものであるから，本願発明は，引用例１ないし４に記載された発明及び周知技術に基づいて当業者が容易に発明することができたものである。
　
８．結言
　以上のとおり，本願発明は，引用例１ないし４に記載された発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。　
　したがって，他の請求項について検討するまでもなく，本願は拒絶をすべきものである。
　
　よって，結論のとおり審決する。