(57)【要約】【課題】フリッカーを抑制することが可能な液晶表示装置を提供する。【解決手段】液晶表示装置１００は、複数の副画素ＰＸを含む表示領域１１０Ａを有し、副画素ＰＸは、画素電極と、この画素電極と電気的に接続された薄膜トランジスタと、を有し、平面視で表示領域１１０Ａの中心を通る直線上に設けられた複数の副画素ＰＸのうち、両端の副画素ＰＸは、前記中心を含む中心部ＣＥの副画素ＰＸよりも薄膜トランジスタの過渡リーク電流が小さい。【選択図】図６
2017003730.tif 000002
【特許請求の範囲】
【請求項１】
複数の副画素を含む表示領域を有し、
前記副画素は、画素電極と、前記画素電極と電気的に接続された薄膜トランジスタとを有し、
平面視で前記表示領域の中心を通る直線上に設けられた複数の前記副画素のうち、両端の前記副画素は、前記中心を含む中心部の前記副画素よりも前記薄膜トランジスタの過渡リーク電流が小さい
液晶表示装置。
【請求項２】
前記表示領域は、多角形の形状を有し、
前記表示領域の前記両端を含む角部には、前記中心部に位置する前記副画素よりも前記薄膜トランジスタの過渡リーク電流が小さい前記副画素が配置されている
請求項１に記載の液晶表示装置。
【請求項３】
前記表示領域の各角部を含み、複数の前記副画素が配置された低リーク領域と、
前記中心部を含み、前記低リーク領域に設けられたいずれの前記副画素よりも前記薄膜トランジスタの過渡リーク電流の大きい複数の前記副画素が配置された高リーク領域と、
を有する請求項２に記載の液晶表示装置。
【請求項４】
前記薄膜トランジスタは半導体層を有し、
前記半導体層と重畳する遮光層が設けられ、
前記半導体層と前記遮光層とが重畳する面積を遮光面積とすると、前記低リーク領域に設けられた前記薄膜トランジスタの遮光面積は、前記高リーク領域に設けられた前記薄膜トランジスタの遮光面積よりも大きい
請求項３に記載の液晶表示装置。
【請求項５】
前記薄膜トランジスタは半導体層を有し、
前記低リーク領域における前記半導体層のドレイン部に対するソース部の電気抵抗比であるソースドレイン抵抗比が、前記高リーク領域におけるソースドレイン抵抗比よりも小さい
請求項３または４に記載の液晶表示装置。
【請求項６】
前記低リーク領域に設けられた前記薄膜トランジスタの前記ソース部の幅は、前記高リーク領域に設けられた前記薄膜トランジスタの前記ソース部の幅よりも大きい
請求項５に記載の液晶表示装置。
【請求項７】
前記薄膜トランジスタのソース電極は、前記半導体層と前記薄膜トランジスタのゲート電極とが重なる領域で前記半導体層と重なり、
前記半導体層の前記ソース電極と重なる部分が前記ソース部であり、
前記低リーク領域に設けられた前記薄膜トランジスタの前記ソース部の面積は、前記高リーク領域に設けられた前記薄膜トランジスタの前記ソース部の面積よりも大きい
請求項５に記載の液晶表示装置。
【請求項８】
前記低リーク領域は、前記表示領域の全周にわたって連続的に設けられている
請求項３ないし７のいずれか１項に記載の液晶表示装置。
【請求項９】
複数の副画素を含む表示領域を有し、
前記副画素は、画素電極と、前記画素電極と電気的に接続された薄膜トランジスタと、遮光層と、を有し、
前記薄膜トランジスタは、前記遮光層と重畳する半導体層を有し、
平面視で前記表示領域の中心を通る直線上に設けられた複数の前記副画素のうち、両端の前記副画素における、前記半導体層と前記遮光層とが重畳する面積である遮光面積は、前記中心を含む中心部における遮光面積よりも大きい
液晶表示装置。
【請求項１０】
複数の副画素を含む表示領域を有し、
前記副画素は、画素電極と、前記画素電極と電気的に接続された薄膜トランジスタと、を有し、
前記薄膜トランジスタは、半導体層を有し、
前記半導体層のドレイン部に対するソース部の電気抵抗比をソースドレイン抵抗比とすると、
平面視で前記表示領域の中心を通る直線上に設けられた複数の前記副画素のうち、両端の前記副画素における、前記半導体層のソースドレイン抵抗比は、前記中心を含む中心部における前記半導体層のソースドレイン抵抗比よりも小さい
液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に関する。
【背景技術】
【０００２】
液晶表示装置の消費電力を低減する手段として、低周波駆動や間欠駆動などが提案されている。低周波駆動や間欠駆動は、単位時間あたりの映像信号の書き換え回数を少なくする駆動方式である（例えば、特許文献１を参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】国際公開第２０１３／１９０９１２号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
この種の液晶表示装置では、フリッカーを抑制することが一つの課題となる。例えば、液晶パネルを高湿環境に長時間放置すると、液晶パネルの端部から外部の水分が液晶層に侵入し、液晶層の保持率が低下する。保持率の低下は、表示領域の端部（特に表示領域の角部）で大きくなる。そのため、表示領域の端部でフリッカーが発生しやすくなる。このようなフリッカーは、特許文献１の技術では十分に抑制することはできない。
【０００５】
本発明の目的は、フリッカーを抑制することが可能な液晶表示装置を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の一態様に係る液晶表示装置は、複数の副画素を含む表示領域を有し、前記副画素は、画素電極と、前記画素電極と電気的に接続された薄膜トランジスタとを有し、平面視で前記表示領域の中心を通る直線上に設けられた複数の前記副画素のうち、両端の前記副画素は、前記中心を含む中心部の前記副画素よりも前記薄膜トランジスタの過渡リーク電流が小さい。
【図面の簡単な説明】
【０００７】
【図１】図１は、第一の実施形態に係る液晶表示装置の概略構成を示す斜視図である。
【図２】図２は、液晶表示装置の電気的構成を示す図である。
【図３】図３は、副画素の構成を説明するための第一の基板の平面図である。
【図４】図４は、図３のＩＶ−ＩＶ′線に沿う断面図である。
【図５】図５は、画素電極と共通電極との間の結合容量を説明する図である。
【図６】図６は、各副画素に設けられた薄膜トランジスタの過渡リーク電流の分布の一例を示す図である。
【図７】図７は、各副画素に設けられた薄膜トランジスタの過渡リーク電流の分布の一例を示す図である。
【図８】図８は、高リーク領域に設けられた薄膜トランジスタを示す図である。
【図９】図９は、低リーク領域に設けられた薄膜トランジスタを示す図である。
【図１０】図１０は、薄膜トランジスタの遮光面積の分布の一例を示す図である。
【図１１】図１１は、薄膜トランジスタの遮光面積の分布の一例を示す図である。
【図１２】図１２は、第一の薄膜トランジスタのソース電極の電位、ドレイン電極の電位、チャネル部の電位およびゲート電極の電位の時間変化を示す図である。
【図１３】図１３は、オフ期間中に発生する過渡リーク電流の発生メカニズムを説明する図である。
【図１４】図１４は、第一の薄膜トランジスタの過渡リーク電流を示す図である。
【図１５】図１５は、第二の薄膜トランジスタのソース電極の電位、ドレイン電極の電位、チャネル部の電位およびゲート電極の電位の時間変化を示す図である。
【図１６】図１６は、第二の薄膜トランジスタの過渡リーク電流を示す図である。
【図１７】図１７は、液晶層の保持率の低下に起因する副画素の輝度変化量の分布の一例を示す図である。
【図１８】図１８は、過渡リーク電流に起因する副画素の輝度変化量の分布の一例を示す図である。
【図１９】図１９は、第二の実施形態に係る第一の薄膜トランジスタを示す図である。
【図２０】図２０は、第二の実施形態に係る第二の薄膜トランジスタを示す図である。
【図２１】図２１は、第二の薄膜トランジスタのソース電極の電位、ドレイン電極の電位、チャネル部の電位およびゲート電極の電位の時間変化を示す図である。
【図２２】図２２は、第二の薄膜トランジスタの過渡リーク電流を示す図である。
【図２３】図２３は、第三の実施形態に係る第一の薄膜トランジスタを示す図である。
【図２４】図２４は、第三の実施形態に係る第二の薄膜トランジスタを示す図である。
【図２５】図２５は、第四の実施形態に係る第一の薄膜トランジスタを示す図である。
【図２６】図２６は、第四の実施形態に係る第二の薄膜トランジスタを示す図である。
【図２７】図２７は、薄膜トランジスタの断面図である。
【図２８】図２８は、第五の実施形態に係る第一の薄膜トランジスタを示す図である。
【図２９】図２９は、第五の実施形態に係る第二の薄膜トランジスタを示す図である。
【図３０】図３０は、Δε、Δｎおよびγ１と高温環境でのフリッカーの発生のしやすさとの関係を示す図である。
【図３１】図３１は、Δε、Δｎおよびγ１と高温環境でのフリッカーの発生のしやすさとの関係を示す図である。
【発明を実施するための形態】
【０００８】
発明を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成要素は適宜組み合わせることが可能である。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
【０００９】
［第一の実施形態］
図１は、第一の実施形態に係る液晶表示装置１００の概略構成を示す斜視図である。
【００１０】
液晶表示装置１００は、液晶パネル１１０と、バックライト１２０と、を有する。液晶パネル１１０は、第一の基板１０と、第二の基板３０と、を有する。第二の基板３０は、第一の基板１０と対向配置されている。第一の基板１０と第二の基板３０とが対向する対向領域の周縁部には、枠状のシール材３９が設けられている。第一の基板１０と第二の基板３０とシール材３９とによって囲まれた空間には、液晶層４０（図４参照）が封入されている。シール材３９に囲まれた領域には、表示領域１１０Ａが設けられている。
【００１１】
バックライト１２０は、表示領域１１０Ａに向けて照明光を放射する。バックライト１２０は、例えば、導光板１２１と、複数の光源１２２と、を有する。複数の光源１２２は、導光板１２１の端面（光入射面）に沿って並べて配置されている。複数の光源１２２から放射された照明光は、導光板１２１の内部を全反射しつつ伝播し、液晶パネル１１０と対向する導光板１２１の主面から放射される。図１では、バックライト１２０として、サイドライト型の構成が採用されているが、バックライト１２０の構成はこれに限られない。例えば、複数の点状の光源が液晶パネル１１０の直下に敷き詰められた直下型の構成のバックライトが用いられてもよい。
【００１２】
図２は、液晶表示装置１００の電気的構成を示す図である。
【００１３】
表示領域１１０Ａには、複数の走査線１６と複数の信号線１８とが互いに交差するように設けられている。複数の走査線１６と複数の信号線１８との各交差部には薄膜トランジスタＳＷが設けられている。薄膜トランジスタＳＷのゲート電極は、走査線１６と電気的に接続されている。薄膜トランジスタＳＷのソース電極は、信号線１８と電気的に接続されている。薄膜トランジスタＳＷのドレイン電極は、画素電極２３と電気的に接続されている。
【００１４】
表示領域１１０Ａには、各画素電極２３に共通の共通電極２１が設けられている。液晶層４０（図４参照）は、画素電極２３と共通電極２１との間に発生する電界によって配向を制御される。一つの画素電極２３と共通電極２１とによって液晶層４０の配向が制御される領域が一つの副画素ＰＸである。走査線１６と信号線１８の各々の延在方向に沿ってマトリクス状に配置された複数の副画素ＰＸによって表示領域１１０Ａが形成されている。
【００１５】
複数の副画素ＰＸを駆動する駆動手段として、ゲートドライバ１０１とソースドライバ１０２とが設けられている。複数の走査線１６は、ゲートドライバ１０１と電気的に接続されている。複数の信号線１８はソースドライバ１０２と電気的に接続されている。ゲートドライバ１０１は、第一のゲートドライバ１０１Ａと、第二のゲートドライバ１０１Ｂと、を有する。複数の走査線１６は、二つのゲートドライバ１０１（第一のゲートドライバ１０１Ａ、第二のゲートドライバ１０１Ｂ）に一本ずつ交互に接続されている。ゲートドライバ１０１とソースドライバ１０２は、例えば、表示領域１１０Ａの周囲の領域に配置されている。
【００１６】
ゲートドライバ１０１は、１垂直走査期間内に複数の走査線１６をＧＬ１，ＧＬ２，ＧＬ３，ＧＬ４，…，ＧＬｍ−１，ＧＬｍの順に順次選択する。ゲートドライバ１０１は、選択された走査線１６にゲート信号を供給し、この走査線１６に接続された複数の薄膜トランジスタＳＷのゲート電極にそれぞれオン電圧を供給する。複数の走査線１６のそれぞれに供給するオン電圧は、同圧であることが望ましい。ソースドライバ１０２は、１水平走査期間内に複数の信号線１８であるＳＬ１，ＳＬ２，ＳＬ３，…，ＳＬｎを同時に又は順次選択する。ソースドライバ１０２は、選択された信号線１８に映像信号を供給する。映像信号は、信号線１８に接続された薄膜トランジスタＳＷのソース電極に供給され、薄膜トランジスタＳＷのチャネル部およびドレイン電極を介して画素電極２３に供給される。
【００１７】
ゲートドライバ１０１とソースドライバ１０２は、液晶パネル１１０の外部に配置された制御回路１０３により動作を制御される。制御回路１０３は、コモン信号線２８を介して共通電極２１にコモン電圧ＶＣＯＭを供給する。制御回路１０３は、バックライト１２０の動作を制御する。
【００１８】
制御回路１０３は、表示される画像に応じて、単位時間あたりの映像信号の書き換え回数を異ならせる。制御回路１０３は、動画視認性が重要視されない静止画などを表示する場合には、低周波駆動や間欠駆動を行う。低周波駆動とは、液晶表示装置１００の駆動周波数を標準条件に対して例えば１／２、１／４などに低減して消費電力を低減する方式である。間欠駆動とは、液晶表示装置１００の１表示期間の書き込みを行った後に数表示期間の休止期間を設けることで消費電力を低減する方式である。いずれの場合も映像信号の書き換え周期が長くなるため動画ぼけなどの副作用は発生しうるが、動画視認性が重要視されない静止画などを表示する場合には有効な消費電力低減策となる。
【００１９】
なお、本明細書では、低周波駆動や間欠駆動に関して、映像信号の書き換えを行う時間間隔を「フレーム周期」または「１フレーム」と呼び、その逆数を「フレーム周波数」と呼ぶ。
【００２０】
例えば、標準のフレーム周波数が６０Ｈｚ（すなわち（１／６０）ｓｅｃごとに映像信号の書き換えが行われる）であるとする。動画表示の場合には、制御回路１０３は、標準の６０Ｈｚで映像信号の書き換えを行う。動画視認性がそれほど重視されない静止画像などを表示する場合には、制御回路１０３は、（１／６０）ｓｅｃをかけて書き込みを行った後に、例えば（１／６０）ｓｅｃ、（３／６０）ｓｅｃ、（７／６０）ｓｅｃまたは（５９／６０）ｓｅｃの休止期間を設ける。休止期間に制御回路１０３の動作を停止することにより、書き込み時も含めた時間平均としての消費電力が低減される。
【００２１】
なお、液晶材料は長時間ＤＣ電圧を印加しておくとチャージアップにより表示特性に経時変化が生じる。そのため、１フレーム毎に映像信号の極性を反転させてＤＣ電圧の平均値がほぼ０になるようにして駆動するのが一般的である。しかし、正極性のフレームと負極性のフレームとの間で応答特性（輝度−電圧特性）にずれがあると、これらのフレームの間で輝度が変化し、１フレーム毎に明暗の差が生じてフリッカー（ちらつき）が発生する。正極性の映像信号と負極性の映像信号の平均値（ＤＣ電圧の平均値）に微小なオフセット電圧を加えたり、コモン電位を調整したりすることでフリッカーを極小化することは可能であるが、経時的な輝度−電圧特性のシフトや階調間の最適条件のずれなども完全に吸収してフリッカーを皆無にすることは困難である。
【００２２】
このようなフリッカーを低減するために、制御回路１０３は、例えばライン反転、カラム反転、ドット反転などの反転方式を実施する。例えばライン反転では、時間的な極性反転の位相を１行毎に逆にして分布させることにより、極性ごとの輝度応答の差を巨視的に相殺して、フリッカーが視認されないようにすることができる。カラム反転やドット反転も同様であり、前者は１列毎に、後者は市松パターン状に、極性反転の位相を逆にする（すなわち、隣接する行および列毎に、極性反転の位相を逆にする）ことでフリッカーが視認されないようにすることができる。
【００２３】
このうちライン反転とドット反転は画面走査時に１ライン毎に極性反転しながら画素への書き込みを行うため、１Ｈ期間（１水平周期）毎にパネル内の信号線の充放電を行う必要があり、消費電力が大きくなる。一方、カラム反転は行方向の極性反転が無いため消費電力低減という観点では有利である。モバイル用液晶表示装置においては製品仕様に応じて各種反転方式が採用されるが、消費電力低減という観点ではカラム反転方式が最も望ましい。
【００２４】
図３は、副画素ＰＸの構成を説明するための第一の基板の平面図である。図４は、図３のＩＶ−ＩＶ′線に沿う断面図である。図５は、画素電極２３と共通電極２１との間の結合容量を説明する図である。
【００２５】
図３に示すように、副画素ＰＸには、画素電極２３と、共通電極２１と、が部分的に重なるように設けられている。画素電極２３は、信号線１８の延在方向に長手方向を有する。共通電極２１は、走査線１６の延在方向に並ぶ複数の画素電極２３に跨るように、走査線１６の延在方向に沿って帯状に設けられている。
【００２６】
画素電極２３は、複数の帯状電極２３ａと、第一の連結部２３ｂ１と、第二の連結部２３ｂ２と、コンタクト部２３ｃと、を有する。複数の帯状電極２３ａは、信号線１８の延在方向にそれぞれ延びる。複数の帯状電極２３ａは、走査線１８の延在方向に並べて設けられている。第一の連結部２３ｂ１は、複数の帯状電極２３ａの一端部どうしを連結する。第二の連結部２３ｂ２は、複数の帯状電極２３ａの他端部どうしを連結する。コンタクト部２３ｃは、第一の連結部２３ｂ１から走査線１８側に分岐する。コンタクト部２３ｃは、走査線１８を越えた位置で、コンタクトホールＨ３を介して薄膜トランジスタＳＷのドレイン電極１９と電気的に接続されている。
【００２７】
なお、画素電極２３は、帯状にパターニングされずに、平板状に形成されてもよい。この場合、共通電極２１は、例えば１本または複数本の帯状の電極を備える。図３の例では、画素電極２３が共通電極２１よりも上層側（液晶層に近い側）に配置されているが、共通電極２１が画素電極２３よりも上層側に配置されてもよい。また、共通電極２１と画素電極２３は、同一の層上において互いに隣り合うように並べて配置されてもよい。例えば、共通電極２１と画素電極２３とがそれぞれ一本の帯状の電極として形成され、共通電極２１と画素電極２３とが平面視で重畳せずに互いに間隔をあけて設けられてもよい。
【００２８】
走査線１６と信号線１８は、複数の画素電極２３の間隙に沿って設けられている。走査線１６は、信号線１８と交差する方向に延びる本線部１６ａと、本線部１６ａから信号線１８と平行な方向に分岐する分岐部１６ｂと、を有する。走査線１６と信号線１８との交差部の近傍には、薄膜トランジスタＳＷが設けられている。
【００２９】
薄膜トランジスタＳＷは半導体層１４を有する。半導体層１４の一端部は、信号線１８と重なる位置に設けられている。半導体層１４の一端部はコンタクトホールＨ１を介して信号線１８と電気的に接続されている。信号線１８において半導体層１４と電気的に接続される部分は、薄膜トランジスタＳＷのソース電極１８ａ（図４参照）として機能する。
【００３０】
半導体層１４は、信号線１８と重なる位置からＬ字状に屈曲し、信号線１８に沿って走査線１６側に延びる。半導体層１４は、走査線１６を越えた位置で走査線１６と平行な方向に屈曲し、分岐部１６ｂを越える位置まで延びる。半導体層１４の他端部は、分岐部１６ｂを越えた位置でコンタクトホールＨ２を介してドレイン電極１９と電気的に接続されている。
【００３１】
半導体層１４は、本線部１６ａおよび分岐部１６ｂとそれぞれ交差する。本線部１６ａにおいて半導体層１４と交差する部分は、薄膜トランジスタＳＷの第一のゲート電極１６ｃ（図４参照）として機能する。分岐部１６ｂにおいて半導体層１４と交差する部分は、薄膜トランジスタＳＷの第二のゲート電極１６ｄ（図４参照）として機能する。
【００３２】
半導体層１４は、第一のゲート電極１６ｃと対向する第一のチャネル部１４Ｃ１と、第二のゲート電極１６ｄと対向する第二のチャネル部１４Ｃ２と、第一のチャネル部１４Ｃ１とソース電極１８ａ（図４参照）との間に設けられたソース部１４Ｓと、第二のチャネル部１４Ｃ２とドレイン電極１９との間に設けられたドレイン部１４Ｄと、第一のチャネル部１４Ｃ１と第二のチャネル部１４Ｃ２との間に設けられた中間部１４Ｍと、を有する。
【００３３】
薄膜トランジスタＳＷのソース部１４Ｓ、ドレイン部１４Ｄおよび中間部１４Ｍの各々には、例えば、チャネル部に近い側に低濃度不純物領域が設けられ、チャネル部から遠い側に高濃度不純物領域が設けられている。低濃度不純物領域は、高濃度不純物領域よりも不純物濃度が低い。
【００３４】
半導体層１４のバックライト１２０（図４参照）側にはバックライト１２０から半導体層１４に入射する光を遮光する遮光層１２が設けられている。遮光層１２は、例えば、薄膜トランジスタＳＷの下層（バックライト１２０側の層）に設けられる。遮光層１２は、第一のチャネル部１４Ｃ１と重なる第一の遮光層１２ａと、第二のチャネル部１４Ｃ２と重なる第二の遮光層１２ｂと、を有する。第一の遮光層１２ａの面積は第一のチャネル部１４Ｃ１の面積よりも大きい。第二の遮光層１２ｂの面積は第二のチャネル部１４Ｃ２の面積よりも大きい。これにより、バックライト１２０から様々な角度でチャネル部１４Ｃに入射する照明光が遮光される。
【００３５】
図４に示すように、第一の基板１０は板状の第一の基材１１を有する。第一の基材１１の内面側（液晶層４０側）には遮光層１２（第一の遮光層１２ａ、第二の遮光層１２ｂ）が形成されている。第一の基材１１上には、遮光層１２を覆って第一の層間絶縁層１３が形成されている。第一の層間絶縁層１３上には半導体層１４が形成されている。
【００３６】
半導体層１４の材料としては、ポリシリコンや酸化物半導体などの公知の材料を用いることができる。Ｉｎ（インジウム）、Ｇａ（ガリウム）、Ｚｎ（亜鉛）および酸素（Ｏ）から構成される酸化物半導体は、過渡リーク電流を小さくすることができるため、映像表示用の電圧を長期間保持する能力（保持能力）が高い。よって、間欠駆動時のフリッカーを抑制する上で有効である。ポリシリコンを用いた場合には、高移動度および高開口率というメリットが得られる。
【００３７】
なお、半導体層１４は、アモルファスシリコンによって形成されてもよい。半導体層１４がアモルファスシリコンで形成される場合には、前述した低濃度不純物領域や高濃度不純物領域は設けられなくてもよい。
【００３８】
第一の層間絶縁層１３上には、半導体層１４を覆ってゲート絶縁層１５が形成されている。ゲート絶縁層１５上には、走査線１６、第一のゲート電極１６ｃおよび第二のゲート電極１６ｄが形成されている。ゲート絶縁層１５上には、走査線１６、第一のゲート電極１６ｃおよび第二のゲート電極１６ｄを覆って第二の層間絶縁層１７が形成されている。
【００３９】
第二の層間絶縁層１７上には、信号線１８、ソース電極１８ａおよびドレイン電極１９が形成されている。ソース電極１８ａは、第二の層間絶縁層１７およびゲート絶縁層１５に設けられたコンタクトホールＨ１を介して半導体層１４のソース部１４Ｓ（図３参照）と電気的に接続されている。ドレイン電極１９は、第二の層間絶縁層１７およびゲート絶縁層１５に設けられたコンタクトホールＨ２を介して半導体層１４のドレイン部１４Ｄ（図３参照）と電気的に接続されている。
【００４０】
第二の層間絶縁層１７上には、信号線１８、ソース電極１８ａおよびドレイン電極１９を覆って第三の層間絶縁層２０が形成されている。第三の層間絶縁層２０上には共通電極２１が形成されている。第三の層間絶縁層２０上には、共通電極２１を覆って容量絶縁層２２が形成されている。容量絶縁層２２上には画素電極２３が形成されている。画素電極２３は、容量絶縁層２２および第三の層間絶縁層２０に設けられたコンタクトホールＨ３を介してドレイン電極１９と電気的に接続されている。容量絶縁層２２上には、画素電極２３を覆って第一の配向膜２４が形成されている。第一の基材１１の外面側（液晶層４０とは反対側）には第一の偏光板２５が接着されている。
【００４１】
図５に示すように、画素電極２３と共通電極２１とが容量絶縁層２２を挟んで対向する部分には、容量成分Ｃｓ０が発生する。容量成分Ｃｓ０は、画素電極２３と共通電極２１との間に印加された映像表示用の電圧を保持する保持容量として機能する。画素電極２３と共通電極２１とが対向しない部分には、共通電極２１から容量絶縁層２２および液晶層４０を介して画素電極２３に至る電界が発生する。この電界によって液晶層４０の配向が制御される。この電界に沿った容量絶縁層２２および液晶層４０の容量成分をそれぞれＣｓ１およびＣｌｃとすると、容量成分Ｃｓ１および容量成分Ｃｌｃを含むトータルの容量成分が画素電極２３と共通電極２１との間に存在する容量成分Ｃｓ（図２参照）となる。
【００４２】
図４に戻って、第二の基板３０は板状の第二の基材３１を有する。第二の基材３１の内面側（液晶層４０側）には、カラーフィルター層３２、オーバーコート層（図示略）および第二の配向膜３３が順次形成されている。第二の基材３１の外面側（液晶層４０とは反対側）には第二の偏光板３４が接着されている。
【００４３】
カラーフィルター層３２は、カラーフィルター３２ａと、ブラックマトリクス３２ｂと、を含む。ブラックマトリクス３２ｂは、走査線１６、信号線１８、半導体層１４および遮光層１２（第一の遮光層１２ａ、第二の遮光層１２ｂ）と重なるように格子状に形成されている。複数の帯状電極２３ａ、第一の連結部２３ｂ１および第二の連結部２３ｂ２は、ブラックマトリクス３２ｂと重ならない。ブラックマトリクス３２ｂに縁取られた個々の領域（ブラックマトリクス３２ｂの開口部）が副画素ＰＸとなる。
【００４４】
図６および図７は、各副画素ＰＸに設けられた薄膜トランジスタの過渡リーク電流の分布の一例を示す図である。本明細書では、薄膜トランジスタのゲート電極にゲート信号（オン電圧）が供給し終わってから次にゲート電極にゲート信号が供給されるまでの期間をオフ期間とし、オフ期間に薄膜トランジスタの半導体層とドレイン電極との間に流れる電流を過渡リーク電流とする。
【００４５】
過渡リーク電流の分布は、薄膜トランジスタのソース電極の電位とゲート電極の電位との電圧差を全ての副画素ＰＸにおいて等しくした状態で得られる、各副画素ＰＸの過渡リーク電流の大きさの分布を意味する。各副画素ＰＸの過渡リーク電流の値は、例えば、各副画素ＰＸに最大階調（例えば２５５階調）の映像信号を書き込んだときに薄膜トランジスタの半導体層とドレイン電極との間に流れる電流を測定することにより得られる。具体的には、薄膜トランジスタのソース（信号線）、ゲート（走査線）およびドレイン（画素電極）にプローブをあてて、副画素ＰＸに最大階調（例えば２５５階調）の映像信号を書き込んだときに相当する電圧信号を印加し、ドレイン端子に流れる過渡電流を測定することにより得られる。
【００４６】
図６に示すように、液晶表示装置１００は、複数の副画素ＰＸを含む表示領域１１０Ａを有する。各副画素ＰＸは、画素電極と、この画素電極と電気的に接続された薄膜トランジスタと、を有する。表示領域１１０Ａは、例えば、複数の角部（第一の角部ＣＯＡ１、第二の角部ＣＯＡ２、第三の角部ＣＯＡ３、第四の角部ＣＯＡ４）を有する多角形の形状を有する。表示領域１１０Ａの各角部には、表示領域１１０Ａの中心部ＣＥに位置する副画素ＰＸよりも薄膜トランジスタの過渡リーク電流が小さい副画素ＰＸが配置されている。表示領域１１０Ａの中心部ＣＥに位置する副画素ＰＸとは、表示領域１１０Ａの中心に最も近い位置に設けられた副画素ＰＸを意味する。
【００４７】
表示領域１１０Ａの各角部を含む表示領域１１０Ａの端部は、中心部ＣＥに位置する副画素ＰＸよりも薄膜トランジスタの過渡リーク電流が小さい複数の副画素ＰＸが配置された低リーク領域ＬＬＡである。低リーク領域ＬＬＡには、複数の副画素ＰＸが配置されている。中心部ＣＥを含む表示領域１１０Ａの中央部は、低リーク領域ＬＬＡに設けられたいずれの副画素ＰＸよりも薄膜トランジスタの過渡リーク電流の大きい複数の副画素ＰＸが配置された高リーク領域ＨＬＡである。高リーク領域ＨＬＡには、例えば、表示領域１１０Ａ内の半数以上の副画素ＰＸが含まれる。表示領域１１０Ａにおいて低リーク領域ＬＬＡを除く領域が高リーク領域ＨＬＡである。低リーク領域ＬＬＡと高リーク領域ＨＬＡとの境界部は、表示領域１１０Ａの各角（第一の角ＣＯ１、第二の角ＣＯ２、第三の角ＣＯ３、第四の角ＣＯ４）に向けて湾曲している。
【００４８】
本実施形態では、低リーク領域ＬＬＡは、表示領域１１０Ａの角部のみに選択的に設けられているが、低リーク領域ＬＬＡの位置はこれに限られない。図７に示すように、低リーク領域ＬＬＡは、表示領域１１０Ａの全周にわたって連続的に設けられていてもよい。図７では、低リーク領域ＬＬＡの範囲が、隣り合う角部どうしを接続する各辺部（第一の辺部ＳＥＡ１、第二の辺部ＳＥＡ２、第三の辺部ＳＥＡ３、第四の辺部ＳＥＡ４）まで拡大されている。
【００４９】
ここで、低リーク領域ＬＬＡを表示領域１１０Ａの端部に配置する理由を説明する。
【００５０】
図１に示したように、表示領域１１０Ａの周辺部には、液晶層４０（図４参照）の外周をシールするシール材３９が設けられている。シール材３９の密閉度が十分でないと、液晶表示装置１００を高温高湿環境に放置したときに、シール材３９と第一の基板１０および第二の基板３０との界面などを経由して水分が液晶層４０に侵入する。シール材３９の密閉度が完全であっても、層間絶縁層やカラーフィルターのオーバーコート層などが透湿性を持っていると、水分がこれらの層を伝搬して液晶層４０に侵入することがある。
【００５１】
液晶層４０に水分が侵入すると、液晶層４０が低抵抗化し、液晶層４０の保持特性が劣化する。そのため、液晶層４０に印加された映像表示用の電圧の絶対値がオフ期間内で減衰し、映像の輝度が低下する。輝度低下はフレームの極性に関係なく起こるため、ドット反転駆動やカラム反転駆動などを行って複数フレーム間で電圧を平均化しても、輝度変化が相殺されずに残留し、周期的な輝度変化（フリッカー）が発生する。特に、低周波駆動や間欠駆動を行ってフレーム周波数が４０Ｈｚより小さくなると、フリッカーの視感度が高くなり、人間の目で視認されやすくなる。
【００５２】
このようなフリッカーは、シール材３９に近い表示領域１１０Ａの端部で大きくなる。特に、表示領域１１０Ａの角部では、角部を挟む二つの辺から水分が侵入するため、保持率が低下しやすい。よって、本実施形態では、液晶層４０の保持率の低下によって生じる保持能力の低下を、薄膜トランジスタの保持能力を高めることによって補っている。すなわち、過渡リーク電流の小さい薄膜トランジスタは、映像表示用の電圧を保持する保持能力が高い。よって、保持率の低下によって液晶層を介して電圧のリークが生じても、薄膜トランジスタを介した電圧のリークが少なくなれば、全体としての電圧の変動は少なくなる。よって、表示領域１１０Ａの端部であってもフリッカーが視認されにくくなる。
【００５３】
以下、表示領域の中央部と端部の薄膜トランジスタの構成について説明する。図８は、高リーク領域ＨＬＡに設けられた薄膜トランジスタＳＷを示す図である。図９は、低リーク領域ＬＬＡに設けられた薄膜トランジスタＳＷを示す図である。以下、高リーク領域ＨＬＡに設けられた薄膜トランジスタＳＷを第一の薄膜トランジスタＳＷ１と表記し、低リーク領域ＬＬＡに設けられた薄膜トランジスタＳＷを第二の薄膜トランジスタＳＷ２と表記することがある。
【００５４】
本実施形態では、薄膜トランジスタＳＷの過渡リーク電流の大きさは、遮光層１２の大きさによって制御される。半導体層１４のバックライト１２０（図１参照）側には、半導体層１４と重畳する遮光層１２が設けられている。遮光層１２が大きいほど、表示領域１１０Ａを照明するバックライト１２０（図１参照）からの照明光が有効に遮光される。
【００５５】
遮光層１２と半導体層１４とが重畳する面積を薄膜トランジスタＳＷの遮光面積とすると、低リーク領域に設けられた第二の薄膜トランジスタＳＷ２の遮光面積は、高リーク領域に設けられた第一の薄膜トランジスタＳＷ１の遮光面積よりも大きい。図８および図９に示すように、遮光層１２が、互いに分離した複数の分離遮光層（第一の分離遮光層１２ａ、第二の分離遮光層１２ｂ）を有する場合には、遮光面積は、それぞれの分離遮光層の遮光面積（分離遮光層と半導体層１４とが重畳する面積）の総和として算出される。
【００５６】
第二の薄膜トランジスタＳＷ２を覆う遮光層１２について、第一の分離遮光層１２ａの面積は、第二の分離遮光層１２ｂの面積より大きいことが望ましい。第二の薄膜トランジスタＳＷ２を覆う第一の分離遮光層１２ａの面積は、第一の薄膜トランジスタＳＷ１を覆う第一の分離遮光層１２ａの面積より大きいことが望ましい。さらに、遮光層１２は、分離しておらず一体であってもよい。
【００５７】
図１に示したように、液晶パネル１１０の背面側には、表示領域１１０Ａを照明するバックライト１２０が設けられている。半導体層１４のバックライト１２０側には遮光層１２が設けられている。遮光層１２は、バックライト１２０からの照明光を遮光することにより、過渡リーク電流を抑制する。遮光層１２による遮光面積が大きくなるほど、薄膜トランジスタＳＷのチャネル部１４Ｃに入射する照明光の光量は少なくなり、過渡リーク電流は小さくなる。ここで、過渡リーク電流が小さいとは、薄膜トランジスタにおけるソース電極の電位Ｖｓとゲート電極の電位Ｖｇとの電圧差が互いに等しい複数の薄膜トランジスタにおいて、一方の薄膜トランジスタの過渡リーク電流が、他方の薄膜トランジスタの過渡リーク電流より小さいことを意味する。
【００５８】
図１０は、図６の過渡リーク電流の分布を実現するための薄膜トランジスタの遮光面積の分布の一例を示す図である。図１０の横軸は、図６に示した表示領域１１０Ａ内の副画素の位置を示しており、図１０の縦軸は、薄膜トランジスタの遮光面積を示している。副画素の位置は、図６に示した第一の角ＣＯ１、中心部ＣＥおよび第三の角ＣＯ３を通る表示領域１１０Ａの対角線上の位置を意味する。図示は省略したが、第二の角ＣＯ２、中心部ＣＥおよび第四の角ＣＯ４を通る表示領域１１０Ａの対角線に沿う遮光面積の分布も図１０に示したものと同じである。
【００５９】
図１０に示すように、低リーク領域ＬＬＡでは、副画素の位置が表示領域の外周に近づくほど薄膜トランジスタの遮光面積は大きくなる。よって、低リーク領域ＬＬＡでは、副画素の位置が表示領域の外周に近づくほど薄膜トランジスタの過渡リーク電流は小さくなる。高リーク領域ＨＬＡでは、副画素の位置によらず薄膜トランジスタの遮光面積は一定である。この構成によれば、低リーク領域ＬＬＡと高リーク領域ＨＬＡとの境界部の輝度変化が低減され、境界部が視認されにくい。図１０では、遮光面積は、副画素の位置が表示領域の外周に近づくにしたがって連続的に大きくなっているが、遮光面積の分布はこれに限られない。例えば、遮光面積の分布を示す線は、副画素の位置が表示領域の外周に近づくにしたがって階段状に屈曲していてもよい。
【００６０】
低リーク領域ＬＬＡでは、例えば、副画素の位置が表示領域の外周に近づくほど、遮光面積の増加率は大きくなる。遮光面積の増加率は、表示領域内の位置の変化量に対する遮光面積の変化量の比（例えば、遮光面積の分布を示す曲線の接線の傾き）を意味する。例えば、図１０では、低リーク領域ＬＬＡの遮光面積の分布を示す線は下に凸の曲線となっている。各副画素における薄膜トランジスタの遮光面積を比較した場合、表示領域１１０Ａの中心部ＣＥに近い側の薄膜トランジスタの遮光面積の増加率は、表示領域１１０Ａの端部に近い側の薄膜トランジスタの遮光面積の増加率よりも大きい。
【００６１】
図１１は、図７の過渡リーク電流の分布を実現するための薄膜トランジスタの遮光面積の分布の一例を示す図である。図１１の横軸は、図７に示した表示領域１１０Ａ内の副画素の位置を示しており、図１１の縦軸は、薄膜トランジスタの遮光面積を示している。副画素の位置は、図７に示した第二の中間点ＳＥ２、中心部ＣＥおよび第四の中間点ＳＥ４を通る表示領域１１０Ａの水平線上の位置を意味する。図示は省略したが、第一の中間点ＳＥ１、中心部ＣＥおよび第三の中間点ＳＥ３を通る表示領域１１０Ａの垂直線に沿う遮光面積の分布も図１１と同様である。また、表示領域１１０Ａの対角線に沿う遮光面積の分布は、図１０に示したものと同じである。
【００６２】
なお、第一の中間点ＳＥ１は、第一の角ＣＯ１と第二の角ＣＯ２とを結ぶ辺上において第一の角ＣＯ１と第二の角ＣＯ２から等距離にある点である。第二の中間点ＳＥ２は、第二の角ＣＯ２と第三の角ＣＯ３とを結ぶ辺上において第二の角ＣＯ２と第三の角ＣＯ３から等距離にある点である。第三の中間点ＳＥ３は、第三の角ＣＯ３と第四の角ＣＯ４とを結ぶ辺上において第三の角ＣＯ３と第四の角ＣＯ４から等距離にある点である。第四の中間点ＳＥ４は、第四の角ＣＯ４と第一の角ＣＯ１とを結ぶ辺上において第四の角ＣＯ４と第一の角ＣＯ１から等距離にある点である。
【００６３】
図１１の分布においても、低リーク領域ＬＬＡでは、副画素の位置が表示領域の外周に近づくほど薄膜トランジスタの遮光面積は大きくなる。そのため、水平方向に沿った低リーク領域ＬＬＡと高リーク領域ＨＬＡとの境界部の輝度変化が低減される。図１１の分布は、表示領域１１０Ａの各辺部（第一の辺部ＳＥＡ１、第二の辺部ＳＥＡ２、第三の辺部ＳＥＡ３、第四の辺部ＳＥＡ４）の液晶の保持率が中心部ＣＥよりも大きくなる場合に有効な分布である。
【００６４】
第二の中間点ＳＥ２および第四の中間点ＳＥ４の近傍の副画素の薄膜トランジスタの遮光面積は、図１０に示した第一の角ＣＯ１および第三の角ＣＯ３の近傍の副画素の薄膜トランジスタの遮光面積よりも小さい。図示は省略したが、表示領域の各辺の中間点（第一の中間点ＳＥ１、第二の中間点ＳＥ２、第三の中間点ＳＥ３、第四の中間点ＳＥ４）の近傍の副画素の薄膜トランジスタの遮光面積は、表示領域の各角（第一の角ＣＯ１、第二の角ＣＯ２、第三の角ＣＯ３、第四の角ＣＯ４）の近傍の副画素の薄膜トランジスタの遮光面積よりも小さい。表示領域の各辺に沿う遮光面積の分布は、中間点の近傍において遮光面積が最も小さく、副画素の位置が中間点から角に近づくほど遮光面積が大きくなるような分布となっている。
【００６５】
この構成では、低リーク領域ＬＬＡ内において液晶の保持能力が比較的高い中間点近傍の遮光面積が、液晶の保持能力が最も低い角部の遮光面積よりも小さくなっている。そのため、低リーク領域内での輝度変化も低減され、表示品質がさらに高まる。
【００６６】
以下、本実施形態の液晶表示装置１００の作用および効果について説明する。
【００６７】
図１２は、第一の薄膜トランジスタＳＷ１のソース電極の電位Ｖｓ、ドレイン電極の電位Ｖｄ、チャネル部の電位Ｖｃおよびゲート電極の電位Ｖｇの時間変化を示す図である。図１３は、オフ期間中に発生する過渡リーク電流の発生メカニズムを説明する図である。図１４は、第一の薄膜トランジスタＳＷ１の過渡リーク電流を示す図である。図１５は、第二の薄膜トランジスタＳＷ２のソース電極の電位Ｖｓ、ドレイン電極の電位Ｖｄ、チャネル部の電位Ｖｃおよびゲート電極の電位Ｖｇの時間変化を示す図である。図１６は、第二の薄膜トランジスタＳＷ２の過渡リーク電流を示す図である。
【００６８】
図１２ないし図１４に示すように、時刻０において第一の薄膜トランジスタＳＷ１のゲート電極１６にゲート信号（オン電圧Ｖｇ０）が供給されると、チャネル部１４Ｃの電位Ｖｃとドレイン電極１９の電位Ｖｄは、それぞれ電位Ｖｃ０とＶｄ０（Ｖｃ０＝Ｖｄ０）から上昇し、それぞれの電位は、ゲート信号の供給が終了する前の時刻ｔ０において概ね一定の値に到達する。ゲート信号の供給が終了する時刻ｔ１の直前（オフ期間の開始直前）は、ソース電極１８ａの電位Ｖｓ、チャネル部１４Ｃの電位Ｖｃおよびドレイン電極１９の電位Ｖｄは同電位であり、信号線１８から供給される映像信号の電位Ｖｓ０と等しい。
【００６９】
時刻ｔ１においてゲート信号が供給し終わると、ゲート電極１６の直下のチャネル部１４Ｃは容量カップリングにより電位Ｖｃが大きく低下する。ドレイン電極１９には大きな画素容量Ｃｓ（図２参照）が接続されているが、容量カップリングにより、時間が経過するにつれて電位は低下する。ソース電極１８ａの電位Ｖｓは信号線１８から供給される映像信号の電位に固定されているため、電位の低下は発生しない。
【００７０】
オフ期間（時刻ｔ１以降）においては、半導体層１４とドレイン電極１９との間に過渡リーク電流が流れ、液晶層への印加電圧が変動する。過渡リーク電流は、バックライトからの照明光Ｌ０や熱の影響によって、ソース部１４Ｓとチャネル部１４Ｃとの境界部またはチャネル部１４Ｃとドレイン部１４Ｄとの境界部において電子ｅおよび正孔ｈが発生することにより生じる。
【００７１】
過渡リーク電流により、チャネル部１４Ｃが充電され、チャネル部１４Ｃの電位Ｖｃが増加する。チャネル部１４Ｃとドレイン部１４Ｄとの境界部での過渡リーク電流はチャネル部１４Ｃとドレイン部１４Ｄとの間の電荷再配分と見なされ、チャネル部１４Ｃの電位Ｖｃの増加と同時にドレイン電極１９の電位Ｖｄは僅かに減少する。ドレイン電極１９の電位Ｖｄの変動により液晶層への印加電圧が変動し、フリッカーが発生する。
【００７２】
図１５および図１６に示すように、第二の薄膜トランジスタＳＷ２においても、オフ期間の開始直後に過渡リーク電流が発生する。しかし、第二の薄膜トランジスタＳＷ２では、第一の薄膜トランジスタＳＷ１よりも遮光層１２が大きいため、過渡リーク電流は小さくなる。よって、ドレイン電極１９の電位Ｖｄの変化率が第一の薄膜トランジスタＳＷ１よりも小さくなる。なお、図１５において電位Ｖｄの時間変動を示す曲線の下に記載された太い点線は、図１２に示した電位Ｖｄの時間変動を示す曲線と同じでものであり、電位Ｖｃの時間変動を示す曲線の上に記載された細い点線は、図１２に示した電位Ｖｃの時間変動を示す曲線と同じでものである。図１５では、比較のため、これらの曲線を併記している。
【００７３】
図１７は、液晶層の保持率の低下に起因する副画素の輝度変化量の分布の一例を示す図である。図１８は、過渡リーク電流に起因する副画素の輝度変化量の分布の一例を示す図である。図１７および図１８は、図６および図７に示した表示領域１１０Ａの対角方向の輝度変化量の分布を示している。
【００７４】
図１７に示すように、液晶層の保持率の低下は、シール材に近い表示領域１１０Ａの端部ほど大きい。表示領域１１０Ａの中央部では、保持率は概ね一定である。よって、液晶層の保持率の低下に起因する副画素の輝度変化量は、第二の薄膜トランジスタが配置された低リーク領域ＬＬＡで大きく、高リーク領域ＨＬＡでは概ね一定である。保持率は、表示領域１１０Ａの外周に近づくほど小さくなるので、副画素の輝度変化量は、表示領域１１０Ａの外周に近づくほど大きくなる。
【００７５】
図１０に示したように、低リーク領域ＬＬＡでは、高リーク領域ＨＬＡよりも遮光面積が大きい。よって、図１８に示すように、過渡リーク電流に起因する副画素の輝度変化量は、低リーク領域ＬＬＡのほうが高リーク領域ＨＬＡよりも小さい。遮光面積は、表示領域１１０Ａの外周に近づくほど大きくなるので、副画素の輝度変化量は、表示領域１１０Ａの外周に近づくほど小さくなる。
【００７６】
よって、本実施形態の液晶表示装置１００では、低リーク領域ＬＬＡの副画素ＰＸであっても、高リーク領域ＨＬＡの副画素ＰＸと同程度の輝度変化量にすることができる。図示は省略したが、表示領域１１０Ａの各辺部（第一の辺部ＳＥＡ１、第二の辺部ＳＥＡ２、第三の辺部ＳＥＡ３、第四の辺部ＳＥＡ４）において、図１７と同様の輝度変化量の分布が発生する場合には、図１１に示した遮光面積の分布が採用される。
【００７７】
なお、表示領域１１０Ａに設けられた全ての薄膜トランジスタＳＷの遮光面積を十分に大きくすれば、フリッカーを抑制することができる。また、本実施形態のように表示領域１１０Ａ内で遮光層１２の面積に分布を持たせた設計にすることにより、開口率を確保しつつ、表示領域１１０Ａの端部でのフリッカーを抑制することができる。
【００７８】
以上のように、本実施形態の液晶表示装置１００は、表示領域１１０Ａの端部に低リーク領域ＬＬＡを有する。そのため、液晶の保持能力が比較的弱い表示領域１１０Ａの端部においてフリッカーを抑制することができる。
【００７９】
なお、表示領域１１０Ａは多角形状に限らず、楕円状、円状等、曲線を含む形状であってもよい。この場合、重心である中心を含む表示領域１１０Ａの中央部が高リーク領域ＨＬＡである。低リーク領域ＬＬＡは、表示領域１１０Ａの中心を通る直線上に配置された、表示領域１１０Ａの端を含む領域に設けられる。低リーク領域ＬＬＡは、表示領域１１０Ａの中心を通る直線上に配置された、表示領域１１０Ａの両端を含む領域に設けられることが望ましい。表示領域１１０Ａの中心から最も離れた副画素ＰＸは、低リーク領域ＬＬＡに含まれることが望ましい。
【００８０】
本実施形態では、少なくとも、平面視で表示領域１１０Ａの中心を通る直線上に設けられた複数の副画素ＰＸのうち、両端の副画素ＰＸは、前記中心を含む中心部ＣＥの副画素ＰＸよりも薄膜トランジスタの過渡リーク電流が小さくなっている。過渡リーク電流は、例えば、遮光面積によって制御され、平面視で表示領域１１０Ａの中心を通る直線上に設けられた複数の副画素ＰＸのうち、両端の副画素ＰＸにおける遮光面積は、前記中心を含む中心部ＣＥにおける遮光面積よりも大きい。表示領域１１０Ａが角部を有する形状である場合には、表示領域１１０Ａの前記両端を含む角部には、中心部ＣＥに位置する副画素ＰＸよりも薄膜トランジスタの過渡リーク電流が小さい副画素ＰＸが配置されることが好ましい。
【００８１】
［第二の実施形態］
図１９および図２０は、第二の実施形態に係る液晶表示装置における第一の薄膜トランジスタＳＷ１および第二の薄膜トランジスタＳＷ２を示す図である。本実施形態において第一の実施形態と共通する構成については、同じ符号を付し、詳細な説明は省略する。
【００８２】
本実施形態において第一の実施形態と異なる点は、薄膜トランジスタの過渡リーク電流の大きさが、ソース部１４Ｓまたはドレイン部１４Ｄの電気抵抗によって調整される点である。ソース部１４Ｓおよびドレイン部１４Ｄの電気抵抗は、ソース電極およびドレイン電極からゲート電極１６と対向する部分の半導体層１４に流れる電流の電気抵抗である。
【００８３】
半導体層１４のソース部１４Ｓの電気抵抗Ｒｓと半導体層１４のドレイン部１４Ｄの電気抵抗Ｒｄとの比（Ｒｓ／Ｒｄ）を薄膜トランジスタＳＷのソースドレイン抵抗比とすると、低リーク領域に設けられた第二の薄膜トランジスタＳＷ２のソースドレイン抵抗比は、高リーク領域に設けられた第一の薄膜トランジスタＳＷ１のソースドレイン抵抗比よりも小さい。例えば、低リーク領域に設けられた第二の薄膜トランジスタＳＷ２のソース部１４Ｓの幅Ｗ３は、高リーク領域に設けられた第一の薄膜トランジスタＳＷ１のソース部１４Ｓの幅Ｗ１よりも大きい。低リーク領域に設けられた第二の薄膜トランジスタＳＷ２のドレイン部１４Ｄの幅Ｗ２は、高リーク領域に設けられた第一の薄膜トランジスタＳＷ１のドレイン部１４Ｄの幅Ｗ２と等しい。
【００８４】
なお、ソース部１４Ｓの幅（Ｗ１、Ｗ３）は、第一の遮光層１２ａのエッジとソース部１４Ｓとが交差する部分のソース部１４Ｓの幅とする。ドレイン部１４Ｄの幅（Ｗ２）は、第二の遮光層１２ｂのエッジとドレイン部１４Ｄとが交差する部分のドレイン部１４Ｄの幅とする。図１９および図２０では、図が煩雑になるのを避けるために、便宜上、符号Ｗ１、符号Ｗ２および符号Ｗ３が付される位置を遮光層のエッジの位置からずらして記載している。
【００８５】
本実施形態では、第二の薄膜トランジスタＳＷ２のソース部１４Ｓの幅を大きくする（ソース部１４Ｓの電気抵抗を小さくする）ことによりソースドレイン抵抗比を制御しているが、ソースドレイン抵抗比を制御する方法はこれに限られない。例えば、ソース部１４Ｓの長さやソース部１４Ｓの不純物濃度を調整することによってソースドレイン抵抗比を制御してもよい。また、ドレイン部１４Ｄの幅、長さおよび不純物濃度を調整することによってソースドレイン抵抗比を制御してもよい。
【００８６】
図２１は、第二の薄膜トランジスタＳＷ２のソース電極の電位Ｖｓ、ドレイン電極の電位Ｖｄ、チャネル部の電位Ｖｃおよびゲート電極の電位Ｖｇの時間変化を示す図である。図２２は、第二の薄膜トランジスタＳＷ２の過渡リーク電流を示す図である。なお、図２１において電位Ｖｄの時間変動を示す曲線の下に記載された太い点線は、図１２に示した電位Ｖｄの時間変動を示す曲線と同じでものであり、電位Ｖｃの時間変動を示す曲線の上に記載された細い点線は、図１２に示した電位Ｖｃの時間変動を示す曲線と同じでものである。図２１では、比較のため、これらの曲線を併記している。
【００８７】
第一の薄膜トランジスタＳＷ１の過渡リーク電流は、図１２ないし図１４に示したものと同じである。第二の薄膜トランジスタＳＷ２では、第一の薄膜トランジスタＳＷ１よりもソースドレイン抵抗比が小さいため、オフ期間においてソース部１４Ｓとチャネル部１４Ｃとの境界部で発生する過渡リーク電流は、第一の薄膜トランジスタＳＷ１よりも大きくなる。そのため、チャネル部１４Ｃが速く充電されチャネル部１４Ｃの電位Ｖｃの上昇が速くなる。これにより、チャネル部１４Ｃとドレイン電極１４Ｄとの間の電位差が第一の薄膜トランジスタＳＷ１よりも速く低減し、チャネル部１４Ｃとドレイン部１４Ｄとの間の過渡リーク電流は第一の薄膜トランジスタＳＷ１よりも小さくなる。よって、ドレイン電極１９の電位Ｖｄの時間変化率が小さくなる。
【００８８】
以上のように、本実施形態では、低リーク領域における半導体層のドレイン部に対するソース部の電気抵抗比であるソースドレイン抵抗比が、高リーク領域におけるソースドレイン抵抗比よりも小さい。低リーク領域においては、ソース部１４Ｓとチャネル部１４Ｃとの境界部で発生する過渡リーク電流が、ドレイン部１４Ｄとチャネル部１４Ｃとの境界部で発生する過渡リーク電流よりも大きくなることで、ドレイン電極１９の電位変動が低減される。ドレイン電極１９の電位変動が抑制されるメカニズムは第一の実施形態と異なるものの、第一の実施形態と同様の効果が得られる。よって、本実施形態においても、フリッカーの少ない液晶表示装置が提供される。
【００８９】
なお、表示領域１１０Ａに設けられた全ての薄膜トランジスＳＷタのソース部１４Ｓの幅を十分に大きくすれば、フリッカーを抑制することができる。また、本実施形態のように表示領域１１０Ａ内でソース部１４Ｓの幅に分布を持たせた設計にすることにより、開口率を確保しつつ、表示領域１１０Ａの端部でのフリッカーを抑制することができる。本実施形態でも、低リーク領域ＬＬＡは表示領域１１０Ａの端部に設けられ、少なくとも、平面視で表示領域１１０Ａの中心を通る直線上に設けられた複数の副画素ＰＸのうち、両端の副画素ＰＸは、前記中心を含む中心部ＣＥの副画素ＰＸよりも薄膜トランジスタの過渡リーク電流が小さくなっている。本実施形態では、過渡リーク電流は半導体層１４のソースドレイン抵抗比によって制御され、平面視で表示領域１１０Ａの中心を通る直線上に設けられた複数の副画素ＰＸのうち、両端の副画素ＰＸにおける半導体層１４のソースドレイン抵抗比は、前記中心を含む中心部ＣＥにおける半導体層１４のソースドレイン抵抗比よりも小さい。
【００９０】
［第三の実施形態］
図２３および図２４は、第三の実施形態に係る液晶表示装置における第一の薄膜トランジスタＳＷ１および第二の薄膜トランジスタＳＷ２を示す図である。本実施形態において第二の実施形態と共通する構成については、同じ符号を付し、詳細な説明は省略する。
【００９１】
本実施形態において第二の実施形態と異なる点は、薄膜トランジスタＳＷがＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）構造を有する点と、薄膜トランジスタＳＷがシングルゲート構造を有する点と、薄膜トランジスタＳＷの過渡リーク電流の大きさが、ソース部１４Ｓの低濃度不純物領域の長さ（ＬＤＤ構造の違い）によって調整される点である。低濃度不純物領域の長さは、ソース電極およびドレイン電極からチャネル部１４Ｃに向かう方向の長さを意味する。
【００９２】
ソース部１４Ｓには、チャネル部１４Ｃに近い側に低濃度不純物領域１４Ｓ２が設けられ、チャネル部１４Ｃから遠い側に高濃度不純物領域１４Ｓ１が設けられている。ドレイン部１４Ｄには、チャネル部１４Ｃに近い側に低濃度不純物領域１４Ｄ２が設けられ、チャネル部１４Ｃから遠い側に高濃度不純物領域１４Ｄ１が設けられている。
【００９３】
第二の薄膜トランジスタＳＷ２のソース部１４Ｓの低濃度不純物領域１４Ｓ２の長さＷ６は、第一の薄膜トランジスタＳＷ１のソース部１４Ｓの低濃度不純物領域１４Ｓ２の長さＷ４よりも長い。第二の薄膜トランジスタＳＷ２のドレイン部１４Ｄの低濃度不純物領域１４Ｄ２の長さＷ５は、第一の薄膜トランジスタＳＷ１のドレイン部１４Ｄの低濃度不純物領域１４Ｄ２の長さＷ５と同じである。
【００９４】
ソース部１４Ｓの低濃度不純物領域１４Ｓ２の長さが長いほど、バックライトからの照明光を吸収する量が大きくなる。そのため、チャネル部１４Ｃとソース部１４Ｓとの境界部で発生する過渡リーク電流は大きくなり、ドレイン電極１９の電位変動が低減される。よって、ドレイン電極１９の電位変動が抑制されるメカニズムは第二の実施形態と異なるものの、第二の実施形態と同様の効果が得られる。よって、本実施形態においても、フリッカーの少ない液晶表示装置が提供される。
【００９５】
［第四の実施形態］
図２５および図２６は、第四の実施形態に係る液晶表示装置における第一の薄膜トランジスタＳＷ１および第二の薄膜トランジスタＳＷ２を示す図である。図２７は、薄膜トランジスタＳＷの断面図である。本実施形態において第二の実施形態と共通する構成については、同じ符号を付し、詳細な説明は省略する。
【００９６】
本実施形態において第二の実施形態と異なる点は、薄膜トランジスタＳＷがシングルゲート構造を有する点と、薄膜トランジスタＳＷのソースドレイン抵抗比が、ソース電極１８ａおよびドレイン電極１９と重畳して配置された半導体層１４のソース部１４Ｓおよびドレイン部１４Ｄの面積によって調整される点である。
【００９７】
図２５に示すように、半導体層１４は、分岐部１６ｂが形成された領域内に部分的に形成されている。分岐部１６ｂは、半導体層１４よりも大きい面積で形成されており、半導体層１４のバックライト側全体を覆うように配置されている。分岐部１６ｂは、遮光層として機能するが、分岐部１６ｂの下層（バックライト１２０側の層）に別途遮光機能を有する層（遮光層）が設けられてもよい。分岐部１６ｂは、半導体層１４と重なる位置で薄膜トランジスタＳＷのゲート電極として機能する。薄膜トランジスタＳＷのソース電極１８ａおよびドレイン電極１９は、半導体層１４と分岐部１６ｂ（薄膜トランジスタＳＷのゲート電極）とが重なる領域で半導体層１４と重なる。
【００９８】
ソース電極１８ａは、信号線１８から分岐して半導体層１４側に延びる。半導体層１４は、矩形の一辺が湾曲した砲弾型の形状を有する。半導体層１４は、湾曲した一辺が信号線１８と向かい合うように配置されている。ソース電極１８ａは、半導体層１４の湾曲した一辺と、この一辺と隣接する二辺と、に沿うようにＵ字状に形成されている。ドレイン電極１９は、走査線１６と平行に延びる直線部１９ａを有する。直線部１９ａは、ソース電極１８ａとの間に一定の隙間をあけた状態で、ソース電極１８ａによってＵ字状に囲まれた領域に挿入されている。
【００９９】
ソース電極１８ａと直線部１９ａは、オーミック接触層５２（図２７参照）を介して半導体層１４上に積層されている。ソース電極１８ａと直線部１９ａは、半導体層１４と対向する面全体がオーミック接触層５２を介して半導体層１４と電気的に接続されている。半導体層１４のソース電極１８ａと重なる部分がソース部１４Ｓであり、半導体層１４の直線部１９ａ（ドレイン電極１９）と重なる部分がドレイン部１４Ｄであり、半導体層１４においてソース部１４Ｓとドレイン部１４Ｄとの間に配置された部分がチャネル部１４Ｃである。
【０１００】
図２７に示すように、第一の基材１１上には、走査線１６およびゲート電極１６ａが形成されている。第一の基材１１上には、走査線１６およびゲート電極１６ａを覆ってゲート絶縁層５１が形成されている。ゲート絶縁層５１上には、半導体層１４が形成されている。ゲート絶縁層５１上には、半導体層１４を覆ってオーミック接触層５２が形成されている。オーミック接触層５２上には、ソース電極１８ａ、信号線１８、ドレイン電極１９が積層されている。
【０１０１】
オーミック接触層５２は、半導体層１４とソース電極１８ａおよびドレイン電極１９とのオーミック接触を良好にするための不純物半導体層である。オーミック接触層５２は、ソース電極１８ａ、信号線１８およびドレイン電極１９とともにパターニングされる。よって、オーミック接触層５２は、ソース電極１８ａ、信号線１８およびドレイン電極１９の形成される部分のみに選択的に形成される。
【０１０２】
ゲート絶縁層５１上には、半導体層１４、ソース電極１８ａ、信号線１８およびドレイン電極１９を覆って第三の層間絶縁層２０が形成されている。第三の層間絶縁層２０よりも上側（液晶層が設けられる側）の構成は、図４に示したものと同じである。
【０１０３】
図２５および図２６に示すように、本実施形態では、薄膜トランジスタＳＷのソースドレイン抵抗比が、ソース電極１８ａおよびドレイン電極１９と重畳して配置された半導体層１４のソース部１４Ｓおよびドレイン部１４Ｄの面積によって調整される。ソース部１４Ｓおよびドレイン部１４Ｄの面積が大きいほど、ソース部１４Ｓおよびドレイン部１４Ｄの電気抵抗は小さい。
【０１０４】
第二の薄膜トランジスタＳＷ２において半導体層１４の三辺に沿うソース電極１８ａの幅Ｗ８は、第一の薄膜トランジスタＳＷ１において半導体層１４の三辺に沿うソース電極１８ａの幅Ｗ７よりも大きい。そのため、低リーク領域に設けられた第二の薄膜トランジスタＳＷ２のソース部１４Ｓの面積は、高リーク領域に設けられた第一の薄膜トランジスタＳＷ１のソース部１４Ｓの面積よりも大きい。第二の薄膜トランジスタＳＷ２のドレイン部１４Ｄの面積は、第一の薄膜トランジスタＳＷ１のドレイン部１４Ｄの面積と等しい。よって、第二の薄膜トランジスタＳＷ２のソースドレイン抵抗比は、第一の薄膜トランジスタＳＷ１のソースドレイン抵抗比よりも小さい。
【０１０５】
本実施形態では、第二の薄膜トランジスタＳＷ２のソース部１４Ｓの面積を小さくする（ソース部１４Ｓの電気抵抗を小さくする）ことによりソースドレイン抵抗比を制御しているが、ソースドレイン抵抗比を制御する方法はこれに限られない。例えば、ソース部１４Ｓの不純物濃度を調整することによってソースドレイン抵抗比を制御してもよい。また、ドレイン部１４Ｄの面積または不純物濃度を調整することによってソースドレイン抵抗比を制御してもよい。
【０１０６】
以上のように、本実施形態でも、第二の実施形態と同様の効果が得られる。よって、本実施形態においても、フリッカーの少ない液晶表示装置が提供される。
【０１０７】
［第五の実施形態］
図２８および図２９は、第五の実施形態に係る液晶表示装置における第一の薄膜トランジスタＳＷ１および第二の薄膜トランジスタＳＷ２を示す図である。本実施形態において第三の実施形態と共通する構成については、同じ符号を付し、詳細な説明は省略する。
【０１０８】
本実施形態において第三の実施形態と異なる点は、薄膜トランジスタＳＷがＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）構造を有していない点と、薄膜トランジスタの過渡リーク電流の大きさが、ソース部１４Ｓまたはドレイン部１４Ｄの電気抵抗によって調整される点である。ソース部１４Ｓおよびドレイン部１４Ｄの電気抵抗は、ソース電極およびドレイン電極からゲート電極１６と対向する部分の半導体層１４に流れる電流の電気抵抗である。
【０１０９】
本実施形態では、例えば、低リーク領域に設けられた第二の薄膜トランジスタＳＷ２のソース部１４Ｓの幅Ｗ１１は、高リーク領域に設けられた第一の薄膜トランジスタＳＷ１のソース部１４Ｓの幅Ｗ９よりも大きい。低リーク領域に設けられた第二の薄膜トランジスタＳＷ２のドレイン部１４Ｄの幅Ｗ１０は、高リーク領域に設けられた第一の薄膜トランジスタＳＷ１のドレイン部１４Ｄの幅Ｗ１０と等しい。これにより、低リーク領域に設けられた第二の薄膜トランジスタＳＷ２のソースドレイン抵抗比は、高リーク領域に設けられた第一の薄膜トランジスタＳＷ１のソースドレイン抵抗比よりも小さくなっている。よって、フリッカーの少ない液晶表示装置が提供される。
【０１１０】
なお、ソース部１４Ｓの幅（Ｗ９、Ｗ１１）は、ゲート電極（分岐部１６ｂ）のエッジとソース部１４Ｓとが交差する部分のソース部１４Ｓの幅とする。ドレイン部１４Ｄの幅（Ｗ１０）は、ゲート電極のエッジとドレイン部１４Ｄとが交差する部分のドレイン部１４Ｄの幅とする。図２８および図２９では、図が煩雑になるのを避けるために、便宜上、符号Ｗ９、符号Ｗ１０および符号Ｗ１１が付される位置をゲート電極のエッジの位置からずらして記載している。
【０１１１】
本実施形態では、第二の薄膜トランジスタＳＷ２のソース部１４Ｓの幅を大きくする（ソース部１４Ｓの電気抵抗を小さくする）ことによりソースドレイン抵抗比を制御しているが、ソースドレイン抵抗比を制御する方法はこれに限られない。例えば、ソース部１４Ｓの長さやソース部１４Ｓの不純物濃度を調整することによってソースドレイン抵抗比を制御してもよい。また、ドレイン部１４Ｄの幅、長さおよび不純物濃度を調整することによってソースドレイン抵抗比を制御してもよい。
【０１１２】
［液晶層の材料について］
第一ないし第四の実施形態では、液晶層４０は、誘電異方性が負のネガ型の液晶材料によって構成されている。液晶材料としては、以下の条件を満たすものが用いられている。
【０１１３】
｜Δε｜≦４．０…（１）
Δｎ≦０．１１…（２）
γ１≧１００（|Δε|＝３．５の場合）…（３）
【０１１４】
Δεは、液晶材料の温度が２５度であるときの液晶材料の誘電異方性を示す。Δｎは、液晶材料の温度が２５度であるときの液晶材料の屈折率異方性（波長λ＝５８９ｎｍ）を示す。γ１は、液晶材料の温度が２０度であるときの液晶材料の回転粘性係数を示す。
【０１１５】
ネガ型の液晶材料を用いると、低周波駆動や間欠駆動を行ったときにフリッカーが発生しやすい。これは、液晶材料の比抵抗が低いことによるインピーダンス整合ずれが原因と考えられる。特に、降温環境でフリッカーが大きくなる傾向がある。発明者は、液晶材料の物性値とフリッカーレベルとの間に強い相関があることを見出し、上記の（１）〜（３）の条件に想い至った。本実施形態では、上記（１）〜（３）の条件を満たす液晶材料を用いているため、高温環境でのフリッカーが有効に抑制される。
【０１１６】
図３０および図３１は、Δε、Δｎおよびγ１と高温環境でのフリッカーの発生のしやすさ（フリッカーレベル）との関係を示す図である。図３０および図３１では、フリッカーレベルの低いもの（フリッカーが発生しにくいもの）から順に「◎」、「○」、「□」、黒い「△」、「×」の記号を付している。
【０１１７】
フリッカーレベルと相関のある液晶材料の物性値として、誘電率異方性の絶対値｜Δε｜と屈折率異方性Δｎとを見出し、どちらも値が小さいほどフリッカーレベルが低い（良好）という実験結果が得られた（図３０）。一方で、｜Δε｜とΔｎの値が小さすぎると、フリッカー以外の特性である変調率および応答速度が悪化するということもわかった（図３０の破線）。従って、高温で良好なフリッカー特性を得るために、上記（１）および（２）の条件を満たす液晶材料を用いることが有効であり、一方で、｜Δε｜およびΔｎの値が図３１の破線を下限とした液晶材料を用いることで、フリッカー、変調率および応答速度の特性を満足した低周波数駆動用の液晶表示装置を実現できることがわかった。
【０１１８】
ただし、発明者の実験によれば、液晶材料の回転粘性係数γ１が小さい液晶材料を用いると、フリッカー特性が悪化するということも見出した。たとえば、Δｎ＝０．１、｜Δε｜＝３．５において、γ１（２０℃）＝９９［ｍＰａ・ｓ］の液晶材料はフリッカーが「×」レベルであった。良好なフリッカーレベルを実現するためには、上記（３）の条件が必要であった。γ１は｜Δε｜にも依存するため、上記（３）の条件を｜Δε｜＝−３．５の場合に規定することとした。
【０１１９】
以上、本発明の好適な実施の形態を説明したが、本発明はこのような実施の形態に限定されるものではない。実施の形態で開示された内容はあくまで一例にすぎず、本発明の趣旨を逸脱しない範囲で種々の変更が可能である。本発明の趣旨を逸脱しない範囲で行われた適宜の変更についても、当然に本発明の技術的範囲に属する。
【符号の説明】
【０１２０】
１２  遮光層
１４  半導体層
２３  画素電極
１００  液晶表示装置
１２０  バックライト
１１０Ａ  表示領域
ＣＥ  中心部
ＣＯＡ１，ＣＯＡ２，ＣＯＡ３，ＣＯＡ４  角部
ＨＬＡ  高リーク領域
ＬＬＡ  低リーク領域
ＰＸ  副画素
ＳＷ，ＳＷ１，ＳＷ２  薄膜トランジスタ
【図１】
2017003730.tif 000003
【図２】
2017003730.tif 000004
【図３】
2017003730.tif 000005
【図４】
2017003730.tif 000006
【図５】
2017003730.tif 000007
【図６】
2017003730.tif 000008
【図７】
2017003730.tif 000009
【図８】
2017003730.tif 000010
【図９】
2017003730.tif 000011
【図１０】
2017003730.tif 000012
【図１１】
2017003730.tif 000013
【図１２】
2017003730.tif 000014
【図１３】
2017003730.tif 000015
【図１４】
2017003730.tif 000016
【図１５】
2017003730.tif 000017
【図１６】
2017003730.tif 000018
【図１７】
2017003730.tif 000019
【図１８】
2017003730.tif 000020
【図１９】
2017003730.tif 000021
【図２０】
2017003730.tif 000022
【図２１】
2017003730.tif 000023
【図２２】
2017003730.tif 000024
【図２３】
2017003730.tif 000025
【図２４】
2017003730.tif 000026
【図２５】
2017003730.tif 000027
【図２６】
2017003730.tif 000028
【図２７】
2017003730.tif 000029
【図２８】
2017003730.tif 000030
【図２９】
2017003730.tif 000031
【図３０】
2017003730.tif 000032
【図３１】
2017003730.tif 000033