【事件の表示】
　特願２００８−３２８５４３「薄膜トランジスタ」拒絶査定不服審判事件〔平成２１年　６月　４日出願公開、特開２００９−１２４１５９〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
理　由 
　
第１　手続の経緯　
　本願は、平成１７年３月１４日に出願（パリ条約に基づく優先権主張：２００４年６月２９日、　大韓民国）した特願２００５−７２０１２号の一部を平成２０年１２月２４日に新たな特許出願としたものであって、平成２１年９月１８日付けで拒絶査定がされ、それに対して、平成２２年１月２９日に審判が請求されるとともに、同日に手続補正書が提出され、その後、平成２３年４月２０日付けで審尋がされ、同年７月２１日に回答書が提出されたものである。
　
　
第２　平成２２年１月２９日に提出された手続補正書による補正（以下「本件補正」という。）についての補正の却下の決定
　
【補正の却下の決定の結論】
　
　本件補正を却下する。　
　
【理由】　
１　補正の内容　
　本件補正のうち、特許請求の範囲についてする補正は、次のとおりである（下線を付した部分は、補正箇所である。）。
　
　請求項１について、同項中の「前記基板の第１の領域」に「具備される半導体層パターン」について、「前記第１の領域の半導体層パターンは、薄膜トランジスタのチャンネル領域及びソース／ドレイン領域であり、前記ソース／ドレイン領域及び前記第２の領域の半導体層パターンは、同時に不純物がイオン注入されてなること」と限定すること。
　
２　補正の目的の適否
　上記補正は、補正前の請求項に規定されている技術的事項をより限定する補正を含むものであり、平成１８年法律５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当するから、同特許法第１７条の２第４項柱書きに規定する目的要件を満たす。
　
　以上のとおり、本件補正は、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とする補正を含むものであるから、補正後の特許請求の範囲の請求項１に係る発明（以下「本願補正発明」という。）が、特許出願の際独立して特許を受けることができるものであるか否かについて、更に検討する。
　
３　独立特許要件（容易想到性）についての検討
（１）本願補正発明
　本件補正による補正後の請求項１〜９に係る発明のうち、請求項１に係る発明（以下「本願補正発明」という。）は、次のとおりである。
　　
「【請求項１】
　第１の領域と第２の領域とが定義された基板と、
　前記基板の第１の領域及び第２の領域にそれぞれ具備される半導体層パターンと、
　前記第１の領域の半導体層パターンのチャンネル領域上に具備される第１のゲート絶縁膜パターンと、
　全表面上部に具備される第２のゲート絶縁膜と、
　前記第１の領域のチャンネル領域の上側及び第２の領域の半導体層パターンの上側にそれぞれ具備される第１の導電層パターンと、
　全表面上部に具備される層間絶縁膜と、
　前記第１の領域の層間絶縁膜及び第２のゲート絶縁膜を通じて前記半導体層パターンに接続され、第２の領域の第１の導電層パターンの上側に具備される第２の導電層パターンと、を含み、
　前記第１の領域の半導体層パターンは、薄膜トランジスタのチャンネル領域及びソース／ドレイン領域であり、
　前記ソース／ドレイン領域及び前記第２の領域の半導体層パターンは、同時に不純物がイオン注入されてなることを特徴とする薄膜トランジスタ。」
　
（２）引用例の記載と引用発明
（２−１）引用例とその記載内容
　原査定の拒絶の理由に引用された、本願の出願前に日本国内において頒布された刊行物である特開平４−２１９７３６号公報（以下「引用例」という。）には、「アクティブマトリクス表示装置の製造方法」（発明の名称）について、図１〜２とともに、次の記載がある（下線は当審で付加したもの。以下同じ。）。
　
ア　産業上の利用分野等　
「【０００１】
【産業上の利用分野】本発明は、薄膜トランジスタをスイッチング素子として有し、付加容量を備えたアクティブマトリクス表示装置に関する。」
「【０００９】
【発明が解決しようとする課題】このような
表示装置では、絶縁膜３はＴＦＴ２１のゲート絶縁膜としての機能と、付加容量２２の付加容量絶縁膜としての機能を果たしている。ところで、ＴＦＴ２１のゲート電極には非常に高い電圧が印加されるので、ゲート絶縁膜には高耐圧性が要求される。従って、ゲート絶縁膜を厚くすることが必要となる。一方、大きな付加容量値を得るためには、付加容量絶縁膜は薄いことが必要となる。
第１容量電極２ｂ及び第２容量電極６ａの面積を大きくすると、開口率、即ち表示画面の全面積に対する絵素の面積の比率が低下してしまう。開口率が低下すると、画面が暗くなるという問題点がある。
【００１０】本発明はこのような問題点を解決するものであり、本発明の目的は、高耐圧のゲート絶縁膜を有するＴＦＴを備え、且つ容量値の大きな付加容量を備えたアクティブマトリクス表示装置を提供することである。
本発明の他の目的は、そのようなアクティブマトリクス表示装置の製造方法を提供することである。」
　
イ　実施例等
「【００１３】
【実施例】本発明の実施例について以下に説明する。図１は本発明のアクティブマトリクス表示装置の一実施例を構成するアクティブマトリクス基板の断面図である。
本実施例の表示装置の等価回路図は、前述の図３と同様である。図２（ａ）〜（ｃ）に図１のＴＦＴの製造工程を示す。本実施例のアクティブマトリクス表示装置を製造工程に従って説明する。まず、ガラス等の
絶縁性基板１上の全面に、後に半導体層２となるシリコン層が減圧ＣＶＤ法を用いて、１００ｎｍの厚さに堆積される。このシリコン層がホトリソグラフィ法及びドライエッチング法によってパターニングされ、半導体層２が形成される（図２（ａ））。
【００１４】次に、
シリコン酸化物からなる第１絶縁膜３ａが、半導体層２を覆って基板１上の全面にＣＶＤ法によって形成される。
第１容量電極２ｂとなる部分上の第１絶縁膜３ａが除去される（図２（ｂ））。
【００１５】次に、レジスト４が除去され、
第１絶縁膜３ａを覆って基板１上の全面に、シリコンの酸化物からなる第２絶縁膜３ｂが５０ｎｍの厚さに形成される。従って、半導体層２の第１容量電極２ｂの部分上には、第２絶縁膜３ｂのみが存在し、第１絶縁膜３ａは存在しない。
【００１６】
次に、イオン注入法によって第１容量電極２ｂとなる部分に、例えばリンが不純物として、６０ＫｅＶ、５×１０
１５
ｃｍ
−２
の条件下でドープされる。
第１絶縁膜３ａ及び第２絶縁膜３ｂを挟んでゲート電極６がパターン形成され、同時に第２絶縁膜３ｂを挟んで第２容量電極６ａがパターン形成される。
第１容量電極２ｂ、第２絶縁膜３ｂ及び第２容量電極６ｂ（「６ａ」の誤記と認められる。）により、付加容量２２が形成される。により、付加容量２２が形成される。
第２絶縁膜３ｂのみが付加容量の付加容量絶縁膜として用いられている。
【００１７】
次に、ゲート電極６及び第２容量電極６ａをマスクとして、イオン注入法によって例えばリンが不純物として、１００ＫｅＶ、５×１０
１５
ｃｍ
−２
の条件下でドープされる（図２（ｃ））。この不純物のイオン注入により、半導体層２のゲート電極６及び第２容量電極６ａの下方以外の部分にソース領域５ａ及びドレイン領域５ｂが形成され、半導体層２のゲート電極６の下方の部分にチャネル領域２ａが形成される。本実施例では第１絶縁膜３ａ及び第２絶縁膜３ｂがゲート絶縁膜として機能している。以上によりＴＦＴ２１が形成される。
【００１８】
次に、基板１上の全面にＣＶＤ法によってシリコンの酸化物からなる層間絶縁膜７が形成される。
更に、層間絶縁膜７のソース領域５ａ上及びドレイン領域５ｂ上の部分にコンタクトホールが形成され、ソース領域５ａ上のコンタクトホール上にソースバス配線２５が形成される。ドレイン領域５ｂ上のコンタクトホール上及び層間絶縁膜７上には絵素電極８が形成され、図１のアクティブマトリクス基板が得られる。
【００１９】更に、このアクティブマトリクス基板と対向基板との間に液晶等の表示媒体が封入され、アクティブマトリクス表示装置が得られる。
【００２０】本実施例のアクティブマトリクス表示装置では、第１絶縁膜３ａ及び第２絶縁膜３ｂが、ＴＦＴ２１のゲート絶縁膜として用いられている。第１絶縁膜３ａ及び第２絶縁膜３ｂの層厚は、それぞれ５０ｎｍであり、これらを合計したゲート絶縁膜としての層厚は、１００ｎｍである。この値は前述の図４（ｄ）の従来例のゲート絶縁膜の層厚と同じである。一方、本実施例の表示装置では、第２絶縁膜３ｂのみが付加容量２２の付加容量絶縁膜として機能している。従って、本実施例の表示装置に於ける付加容量絶縁膜の層厚は、図４（ｄ）の従来例に於ける付加容量絶縁膜の２分の１となる。従って、本実施例では第１容量電極２ｂ及び第２容量電極６ａの面積を小さく設定しても、図４（ｄ）の従来例に於ける付加容量の容量値を確保でき、付加容量２２を設けたことによる開口率の低下の影響を小さくすることができる。即ち、明るい表示画面が得られる。」
　
ウ　図１〜２について
　上記イを参酌すると、図１〜２から、絶縁性基板１は、薄膜トランジスタ２１の形成領域と付加容量２２の形成領域とからなり、半導体層は前記基板１の前記両領域に形成され、そして、絵素電極８は、薄膜トランジスタ２１の形成領域における層間絶縁膜７及び第２絶縁膜３ｂを通じてドレイン領域５ｂが形成されているパターニングされた半導体層２に接続され、第２容量電極６ａの上側に形成されていることが、それぞれ見てとれる
　
（２−２）引用発明
　上記ア〜ウによれば、引用例には、次の発明（以下「引用発明」という。）が記載されているものと認められる。
「薄膜トランジスタ２１の形成領域と付加容量２２の形成領域とからなる絶縁性基板１と、　
　絶縁性基板１上に、前記両領域に形成され、パターニングされた半導体層２と、
　半導体層２を覆って基板１上の全面に形成され、第１容量電極２ｂとなる部分上が除去された、第１絶縁膜３ａと、
　前記付加容量２２の形成領域のパターニングされた半導体層２に、イオン注入法によってドープされ、形成された第１容量電極２ｂと
　第１絶縁膜３ａを覆って基板１上の全面に形成された第２絶縁膜３ｂと、
、　
　パターン形成されたゲート電極６と、該ゲート電極６と同時にパターン形成された第２容量電極６ａと、
　全面に形成された層間絶縁膜７と、
　薄膜トランジスタ２１の形成領域における層間絶縁膜７及び第２絶縁膜３ｂを通じてドレイン領域５ｂに接続され、第２容量電極６ａの上側に形成された絵素電極８と、を含み、
　前記付加容量２２の形成領域のパターニングされた半導体層２に、ソース領域５ａ及びドレイン領域５ｂ、チャネル領域２ａが形成され、
　ソース領域５ａ及びドレイン領域５ｂは、イオン注入法によってドープされてなる薄膜トランジスタ２１。」　
　
（３）対比
（３−１）本願補正発明と引用発明とを対比すると、
ア　引用発明において、「薄膜トランジスタ２１の形成領域」を第１の領域とし、「付加容量２２の形成領域」を第２の領域とすると、引用発明の「薄膜トランジスタ２１の形成領域と付加容量２２の形成領域とからなる絶縁性基板１」は、本願補正発明の「第１の領域と第２の領域とが定義された基板」に相当する。　
　
イ　引用発明の「絶縁性基板１上に、前記両領域に形成され、パターニングされた半導体層２」は、上記アを勘案すると、「基板の第１の領域及び第２の領域に具備される半導体層パターン」に相当することが分かる。
　
ウ　引用発明の「半導体層２を覆って基板１上の全面に形成され、第１容量電極２ｂとなる部分上が除去された、第１絶縁膜３ａ」について、上記アを勘案すれば、「第１絶縁膜３ａ」は、基板１上の全面である第１及び第２の領域上に形成され、第２の領域上が除去されたものであるから、第１の領域上に具備される絶縁膜パターンであることが分かる。
　そして、引用例の段落【００１７】の「本実施例では第１絶縁膜３ａ及び第２絶縁膜３ｂがゲート絶縁膜として機能している。」との記載より、引用発明の「第２絶縁膜３ａ」は、ゲート絶縁膜でもある。　
　そうすると、引用発明の「半導体層２を覆って基板１上の全面に形成され、第１容量電極２ｂとなる部分上が除去された、第１絶縁膜３ａ」は、本願補正発明と、「第１の領域の半導体層パターンのチャンネル領域上に具備される第１のゲート絶縁膜パターン」である点で共通することが分かる。
　
エ　引用例の段落【００１７】の「本実施例では第１絶縁膜３ａ及び第２絶縁膜３ｂがゲート絶縁膜として機能している。」との記載より、引用発明の「第２絶縁膜３ｂ」は、ゲート絶縁膜でもあるから、引用発明の「第１絶縁膜３ａを覆って基板１上の全面に形成された第２絶縁膜３ｂ」は、本願補正発明の「全表面上部に具備される第２のゲート絶縁膜」に相当することが分かる。
　
オ　ゲート電極６は、引用例の段落【００１６】の「シリコン半導体層２上に、第１絶縁膜３ａ及び３ｂを挟んで」パターン形成されているとの記載から、薄膜トランジスタ２１のチャネル領域の上側に形成されることとなる。そして、第２容量電極６ａは付加容量２２を構成する。
　そうすると、上記アも勘案すれば、引用発明の「パターン形成されたゲート電極６と、該ゲート電極６と同時にパターン形成された第２容量電極６ａ」は、本願補正発明の「第１の領域のチャンネル領域の上側及び第２の領域の半導体層パターンの上側にそれぞれ具備される第１の導電層パターン」に相当することが分かる。　
　
カ　引用発明の「層間絶縁膜７」は、本願補正発明の「層間絶縁膜」に相当する。
　
キ　引用発明の「絵素電極８」は、本願補正発明の「第２の導電層パターン」に相当し、引用発明の「ドレイン領域５ｂ」は「パターニングされた半導体層２」に形成されているから、引用発明の「薄膜トランジスタ２１の形成領域における層間絶縁膜７及び第２絶縁膜３ｂを通じてドレイン領域５ｂに接続され、第２容量電極６ａの上側に形成された絵素電極８」は、本願補正発明の「第１の領域の層間絶縁膜及び第２のゲート絶縁膜を通じて前記半導体層パターンに接続され、第２の領域の第１の導電層パターンの上側に具備される第２の導電層パターン」に相当することが分かる。
　
ク　引用発明の「パターニングされた半導体層２」は、各々「イオン注入法によってドープ」されることにより、付加容量２２の形成領域に、「第１容量電極２ｂ」と、薄膜トランジスタ２１の形成領域に、「ソース領域５ａ及びドレイン領域５ｂ、チャネル領域２ａ」とが、それぞれ形成されている。　そうすると、引用発明の付加容量２２の形成領域の半導体層パターンと、ソース領域５ａ及びドレイン領域５ｂの薄膜トランジスタ２１の形成領域の半導体層パターンとは、不純物がイオン注入されてなる点で本願補正発明と共通すると言える。
　　
（３−２）したがって、本願補正発明と引用発明との一致点及び相違点は、次のとおりとなる。
　
〈一致点〉
「第１の領域と第２の領域とが定義された基板と、
　前記基板の第１の領域及び第２の領域に具備される半導体層パターンと、
　前記第１の領域の半導体層パターンのチャンネル領域上に具備される第１のゲート絶縁膜パターンと、
　全表面上部に具備される第２のゲート絶縁膜と、
　前記第１の領域のチャンネル領域の上側及び第２の領域の半導体層パターンの上側にそれぞれ具備される第１の導電層パターンと、
　全表面上部に具備される層間絶縁膜と、
　前記第１の領域の層間絶縁膜及び第２のゲート絶縁膜を通じて前記半導体層パターンに接続され、第２の領域の第１の導電層パターンの上側に具備される第２の導電層パターンと、を含み、
　前記第１の領域の半導体層パターンは、薄膜トランジスタのチャンネル領域及びソース／ドレイン領域であり、
　前記ソース／ドレイン領域及び前記第２の領域の半導体層パターンは、不純物がイオン注入されてなることを特徴とする薄膜トランジスタ。」
　
〈相違点〉
相違点１　
　本願補正発明では、「半導体層パターン」は、「基板の第１の領域及び第２の領域にそれぞれ具備される」のに対し、引用発明では、「パターニングされた半導体層２」は、「薄膜トランジスタ２１の形成領域」及び「付加容量２２の形成領域」にそれぞれ具備されるのではなく、一体として具備されている点。
　
相違点２　
　ソース／ドレイン領域及び第２の領域において、本願補正発明では、「同時に不純物がイオン注入されてなる」のに対し、引用発明では、パターニングされた半導体層２に、「イオン注入法によってドープされ、形成された第１容量電極２ｂ」及び「ソース領域５ａ及びドレイン領域５ｂ、チャネル領域２ａが形成され、ソース領域５ａ及びドレイン領域５ｂ、チャネル領域２ａは、イオン注入法によってドープされてなる」ものであり、同時に不純物がイオン注入されてなるものではない点。　
　
相違点３
　本願補正発明では、「第１のゲート絶縁膜パターン」は、第１の領域の半導体層パターンのチャンネル領域上に具備されるのに対し、引用発明の「第１絶縁膜３ａ」は、「チャネル領域２ａ」以外の領域上にも具備されている点。　
　　
（４）相違点についての検討
ア　相違点１について
（ア）薄膜トランジスタのソース／ドレイン領域と付加容量の下部容量電極とが同一の半導体層から形成されている基板において、ソース／ドレイン領域の半導体層と付加容量の半導体層をそれぞれ島状にパターニング形成することは、例えば以下の周知例１〜３に記載されているとおり、本願の優先権主張日前における周知技術である。
　
（周知例１：特開平４−２９１２４０号公報、原査定の理由で引用。）
　上記周知例１には、図２とともに、以下の記載がある。
「【００１６】図１（ａ）に、本実施例のアクティブマトリクス基板のＴＦＴ近傍の断面図を示す。また、本実施例の付加容量近傍の断面図を図１（ｂ）に示す。本実施例を製造工程に従って説明する。
ガラス、石英等の透明絶縁性基板１１上の全面に、多結晶シリコン薄膜をＣＶＤ法によって形成した。
【００１７】
次に、上記多結晶シリコン薄膜３０及びゲート絶縁膜１３のパターニングを行い、チャネル層１２ａ、１２ｂ、ソース電極２３、ドレイン電極２４及び容量用下部電極５を形成した。
　　
（周知例２：特開２００２−１２４６７７号公報）
　上記周知例２には、図４とともに、以下の記載がある。
「【００２８】このような非対称ＬＤＤ構造のＴＦＴの製造方法について、図４を参照して説明する。まず、図４（ａ）に示すように、
ガラス基板１上に減圧ＣＶＤ法等を用いて所定の膜厚の低温ポリシリコンを堆積し、公知のリソグラフィー技術及びドライエッチング技術を用いて、薄膜トランジスタ領域と蓄積容量領域とに半導体層２を形成する。
【００２９】そして、この半導体層２上にＣＶＤ法等を用いて犠牲層７となるシリコン酸化膜等を所定の膜厚で堆積する。この犠牲層は、後の工程で行う高濃度イオン注入において、半導体層２の表層のみに高濃度注入領域４ａ、４ｂが形成されるように薄く形成する必要があり、その膜厚はゲート絶縁膜５よりも薄く、例えば、１０ｎｍ程度の膜厚で形成される。
【００３０】次に、
図４（ｂ）に示すように、公知のリソグラフィー技術を用いて、ゲート電極６が形成される領域に、所定のマージンを見込んでゲート電極６よりも大きいフォトレジストパターン８を形成し、このレジストパターン８をマスクとして、イオンドーピング装置によりソース／ドレイン部１０に高濃度のイオン注入を行うと同時に、蓄積容量部１１にも高濃度のイオン注入を行う。このようにＴＦＴのソース／ドレイン領域形成のためのイオン注入と、蓄積容量形成のためのイオン注入とを同時に行うことによって工程を簡略化することができる。
　
（周知例３：特開２００２−３５９２５２号公報）
　上記周知例３には、図１２とともに、以下の記載がある。
「【０１１２】次に、本発明の第２の態様に対応する第２の実施形態に係る液晶表示装置について説明する。
【０１１３】図１２（ａ）〜（ｅ）は、本実施形態に係る液晶表示装置の、駆動回路の製造工程を示す断面図である。図１２（ａ）に示すように、まずガラスなどの絶縁基板４００上に、活性層となる非晶質シリコン薄膜４０１をプラズマＣＶＤ法を用いて５０ｎｍの厚さに形成する。この非晶質シリコン薄膜４０１をエキシマレーザーなどにより加熱・結晶化させ、多結晶シリコン薄膜４０１を得る。
この多結晶シリコン薄膜４０１を写真食刻法を用いて島状に加工する。
【０１１４】次いで、図１２（ｂ）に示すように、全面にゲート絶縁膜となる酸化シリコン膜４０２をプラズマＣＶＤ法により１００ｎｍの厚さに形成する。そして、
コンデンサとなる部分の下部電極及びトランジスタのソース・ドレイン部を選択的に形成するため、感光性樹脂層４０３を選択的に形成する。
【０１１５】
続いて、感光性樹脂層４０３をマスクとして用いて、リンなどのｎ型不純物を注入し、コンデンサの下部電極４０４及びソース・ドレイン拡散領域４０５を形成する。
　
（イ）したがって、引用発明において、ソース／ドレイン領域の半導体層と付加容量の下部容量電極の半導体層とが一体形成された半導体層パターンに代えて、上記周知技術である、それぞれ島状にパターニング形成された半導体層パターンを選択することは、当業者が必要に応じて適宜なし得る設計事項である。　　
　
イ　相違点２について
（ア）相違点２は、要するに、ソース／ドレイン領域及び付加容量の下部容量電極が、半導体層パターンに対し、同時に不純物がイオン注入されて形成したものか、それぞれ別々にイオン注入されて形成したものかの違いと言える。
　　　
（イ）しかしながら、本願補正発明は、「薄膜トランジスタ」という物の発明である一方で、相違点２の「ソース／ドレイン領域及び付加容量の下部容量電極が、半導体層パターンに対し、同時に不純物がイオン注入されて形成したものか、それぞれ別々にイオン注入されて形成したものかの違い」は、製造方法における違いであり、物の発明としては構成上の違いが認められない。よって、相違点２は文言上のものであって、実質的なものではない。　
　
（ウ）ここで、仮に、相違点２が文言上のものにすぎないとまで言えないものであったとしても、一般に、ソース／ドレイン領域と、付加容量の下部容量電極とを、同時に不純物がイオン注入されてなるものを採用することは、例えば上記周知例２及び３に記載のとおり、本願の優先権主張日前における周知技術である。
　
（エ）そして、上記周知技術のような複数箇所へのイオン注入を同時に行うことによって、工程の簡略化ができることは当業者にとって明らかである。さらに、工程の簡略化は薄膜トランジスタが一般に有している技術課題でもある。　
　
（オ）そうすると、たとえ、相違点２が文言上のものにすぎないとまで言えないものであったとしても、引用発明においても、工程の簡略化のために、ソース／ドレイン領域と、付加容量の下部容量電極とを、同時に不純物がイオン注入されてなるものを採用し、相違点２の構成とすることは、当業者が容易になし得たものと言える。
　
ウ　相違点３について　
（ア）まず、引用発明の「第１絶縁膜３ａ」は、「チャネル領域２ａ」以外の領域上にも具備されるものの、少なくとも「チャネル領域２ａ」上に具備されることに鑑みると、本願補正発明の「チャンネル領域上に具備される第１のゲート絶縁膜パターン」に包含されるから、相違点３は文言上は実質的な相違点として認められない。　
　
（イ）しかしながら、仮に、相違点３が実質的な相違点がないとまで言えないものであったとしても、引用発明の「第１絶縁膜３ａ」は、引用例の段落【０００９】の「ＴＦＴ２１のゲート電極には非常に高い電圧が印加されるので、ゲート絶縁膜には高耐圧性が要求される。従って、ゲート絶縁膜を厚くすることが必要となる。」との記載から見て、「第１絶縁膜３ａ」（「ゲート絶縁膜」に相当。）のうち、少なくとも、「チャネル領域２ａ」の上部のみが厚ければよいことは、当業者にとって明らかである。　
　
（ウ）そうすると、引用発明において、例えば、引用例の図２（ｂ）の工程の後に、「第１絶縁膜３ａ」を適宜パターニングすること等により、「チャネル領域２ａ」の上部のみに形成された構成とすることは、当業者が必要に応じて適宜なし得る程度のものといえる。　
　
（５）小括
　以上検討したとおり、本願補正発明と引用発明との相違点は、本願の優先権主張日前の周知技術を勘案することにより、当業者が容易に想到し得たものであるから、本願補正発明は、引用発明に基づいて当業者が容易に発明することができたものである。
　したがって、本願補正発明は、引用発明に基づいて当業者が容易に発明をすることができたものであるから、特許法２９条２項の規定により、特許を受けることができない。
　
（６）独立特許要件についてのまとめと補正却下の結び  　
　以上のとおり、本願補正発明は、特許出願の際独立して特許を受けることができるものでないから、本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法１７条の２第５項において準用する同法１２６条５項の規定に違反するので、同法１５９条１項において読み替えて準用する同法５３条１項の規定により却下すべきものである。
　
　
第３　本願発明
　
１　以上のとおり、本件補正は却下されたので、本願の請求項１に係る発明（以下「本願発明」という。）は、平成２０年１２月２４日の出願当初明細書の特許請求の範囲の請求項１に記載の次のとおりのものである。
　
「【請求項１】
　第１の領域と第２の領域とが定義された基板と、
　前記基板の第１の領域及び第２の領域にそれぞれ具備される半導体層パターンと、
　前記第１の領域の半導体層パターンのチャンネル領域上に具備される第１のゲート絶縁
膜パターンと、
　全表面上部に具備される第２のゲート絶縁膜と、
　前記第１の領域のチャンネル領域の上側及び第２の領域の半導体層パターンの上側にそれぞれ具備される第１の導電層パターンと、
　全表面上部に具備される層間絶縁膜と、
　前記第１の領域の層間絶縁膜及び第２のゲート絶縁膜を通じて前記半導体層パターンに接続され、第２の領域の第１の導電層パターンの上側に具備される第２の導電層パターンと、
を含むことを特徴とする薄膜トランジスタ。」
　
２　引用例の記載と引用発明
　引用例の記載と引用発明については、前記第２の３（２）で認定したとおりである。
　
３　対比・判断
　 前記第２の１及び２で検討したように、本願補正発明は、補正前の請求項１の規定をより技術的に限定するものである。逆に言えば、本願発明（補正前の請求項１に係る発明）は、本願補正発明から、このような限定をなくしたものである。  　
   そうすると、本願発明の構成要件をすべて含み、これより限定したものである本願補正発明が、前記第２の３で検討したとおり、引用発明に基づいて当業者が容易に発明をすることができたものであるから、本願発明も、同様の理由により、当業者が容易に発明することができたということができる。 
　
第４　結言
　
　以上のとおり、本願発明は、引用発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。　
　したがって、他の請求項について検討するまでもなく、本願は拒絶をすべきものである。
　
　よって、結論のとおり審決する。