【手続補正書】
【提出日】平成18年10月26日(2006.10.26)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】  データパケットを伝達するために構成される複数のポートと、
ネットワークスイッチおよび外部メモリの間で前記データパケットを伝達するために構成される外部メモリインターフェイスとを含み、前記外部メモリインターフェイスは、外部メモリへのアクセスのためにメモリアクセススロットをポートに選択的に割当てるためのスケジューラを含む、ネットワークスイッチであって、
前記スケジューラによってメモリアクセススロットを選択的に割当てることは、それぞれのプログラム可能情報エントリに基づき、
前記外部メモリインターフェイスは、それぞれのプログラム可能情報エントリを記憶するための割当テーブルメモリを含み、
前記プログラム可能情報エントリは外部コントローラによって割当テーブルメモリに記憶され、
前記プログラム可能情報エントリの各々はポート演算コードを含み、スケジューラはポート演算コードに基づいてポートの各々の演算をセットし、
前記ポート演算コードは読込ビットおよび書出ビットのうちの１つを含み、スケジューラは対応するポート演算コードに基づいて各メモリアクセススロットを読込スロットおよび書出スロットのうちの１つとして選択的に割当てる、ネットワークスイッチ。
【請求項２】  データパケットを伝達するために構成される複数のポートと、
ネットワークスイッチおよび外部メモリの間で前記データパケットを伝達するために構成される外部メモリインターフェイスとを含み、前記外部メモリインターフェイスは、外部メモリへのアクセスのためにメモリアクセススロットをポートに選択的に割当てるためのスケジューラを含む、ネットワークスイッチであって、
前記スケジューラによってメモリアクセススロットを選択的に割当てることは、複数のプログラム可能情報エントリのうちの選択された１つに基づき、
前記外部メモリインターフェイスは、プログラム可能情報エントリを記憶するための割当テーブルメモリを含み、
前記複数のプログラム可能情報エントリのうちの選択された１つは外部コントローラによって割当テーブルメモリに記憶され、
前記プログラム可能情報エントリはメモリアクセススロット割当の順序およびポート演算コードを含み、スケジューラはメモリアクセススロット割当の前記順序に基づいて継続的に繰返す順序としてメモリアクセススロットを割当て、
前記ポート演算コードは読込ビットおよび書出ビットのうちの１つを含み、スケジューラは対応するポート演算コードに基づいて各メモリアクセススロットを読込スロットおよび書出スロットのうちの１つとして選択的に割当てる、ネットワークスイッチ。
【請求項３】  データパケットを伝達するために構成される複数のポートと、
ネットワークスイッチおよび外部メモリの間で前記データパケットを伝達するために構成される外部メモリインターフェイスとを含み、前記外部メモリインターフェイスは、外部メモリへのアクセスのためにメモリアクセススロットをポートに選択的に割当てるためのスケジューラを含む、ネットワークスイッチであって、
前記スケジューラによってメモリアクセススロットを選択的に割当てることは、それぞれのプログラム可能情報エントリに基づき、
前記外部メモリインターフェイスは、それぞれのプログラム可能情報エントリを記憶するための割当テーブルメモリを含み、
前記プログラム可能情報エントリは外部コントローラによって割当テーブルメモリに記憶され、
前記プログラム可能情報エントリはメモリアクセススロット割当の順序およびポート演算コードを含み、スケジューラはメモリアクセススロット割当の前記順序に基づいて継続的に繰返す順序としてメモリアクセススロットを割当て、
前記ポート演算コードは読込ビットおよび書出ビットのうちの１つを含み、スケジューラは対応するポート演算コードに基づいて各メモリアクセススロットを読込スロットおよび書出スロットのうちの１つとして選択的に割当て、
前記プログラム可能情報エントリのうちの１つはメモリアクセススロット割当の順序の最後にラップアラウンドビットを含み、スケジューラはラップアラウンドビットを検出するとメモリアクセススロット割当の順序の第１のメモリアクセススロットに戻る、ネットワークスイッチ。
【請求項４】  前記割当テーブルメモリはＲＡＭである、請求項１に記載のネットワークスイッチ。
【請求項５】  前記割当テーブルメモリはレジスタの群である、請求項１に記載のネットワークスイッチ。
【請求項６】  各々のプログラム可能情報エントリは複数のメモリアクセススロット割当を含み、スケジューラは１つまたはそれ以上の検出された状態に基づいて複数のメモリアクセススロット割当のうちの１つを選択する、請求項１に記載のネットワークスイッチ。
【請求項７】  データパケットを外部メモリに伝達するためにその各々が構成される複数のネットワークスイッチポートにネットワークスイッチ中のメモリアクセススロットを割当てる方法であって、
プログラムされたメモリアクセススロット割当情報をメモリに記憶するステップと、
前記プログラムされたメモリアクセススロット割当情報に基づいてメモリアクセススロットをそれぞれのネットワークスイッチポートに選択的に割当てるステップと、
プログラムされたメモリアクセススロット割当情報から、スロットからポートへの割当構成を選択するステップと、
選択されたスロットからポートへの割当構成をメモリからネットワークスイッチ内の割当構成メモリに書込むステップとを含み、前記選択的に割当てるステップは、割当構成メモリに記憶される選択されたスロットからポートへの割当構成に基づいてメモリアクセススロットをそれぞれのネットワークスイッチポートに割当てるステップを含み、
前記記憶するステップは、スロットからポートへの割当構成内のスロットからポートへの割当の各々を、対応するメモリアクセススロットが読込および書出スロットのうちの１つであるかどうかを示すための読込および書出ビットのうちの１つを含むようにセットするステップを含む、方法。
【請求項８】  データパケットを外部メモリに伝達するためにその各々が構成される複数のネットワークスイッチポートにネットワークスイッチ中のメモリアクセススロット
を割当てる方法であって、
プログラムされたメモリアクセススロット割当情報およびポート演算コードをメモリに記憶するステップを含み、各々のポート演算コードは各々のポートの演算をセットするための読込ビットおよび書出ビットのうちの１つを含み、前記方法はさらに
前記プログラムされたメモリアクセススロット割当情報に基づいてメモリアクセススロットをそれぞれのネットワークスイッチポートに選択的に割当て、対応するポート演算コードに基づいてメモリアクセススロットの各々を読込スロットおよび書出スロットのうちの１つとして割当てるステップと、
プログラムされたメモリアクセススロット割当情報から、スロットからポートへの割当構成を選択するステップと、
選択されたスロットからポートへの割当構成をメモリからネットワークスイッチ内の割当構成メモリに書込むステップとを含み、前記選択的に割当てるステップは、割当構成メモリに記憶される選択されたスロットからポートへの割当構成に基づいてメモリアクセススロットをそれぞれのネットワークスイッチポートに割当てるステップを含み、
前記記憶するステップは、前記スロットからポートへの割当構成をメモリアクセススロット割当のＮ数の繰返す順序としてセットするステップを含む、方法。
【請求項９】  データパケットを外部メモリに伝達するためにその各々が構成される複数のネットワークスイッチポートにネットワークスイッチ中のメモリアクセススロットを割当てる方法であって、
プログラムされたメモリアクセススロット割当情報およびポート演算コードをメモリに記憶するステップを含み、各々のポート演算コードは各々のポートの演算をセットするための読込ビットおよび書出ビットのうちの１つを含み、前記方法はさらに
前記プログラムされたメモリアクセススロット割当情報に基づいてメモリアクセススロットをそれぞれのネットワークスイッチポートに選択的に割当て、対応するポート演算コードに基づいてメモリアクセススロットの各々を読込スロットおよび書出スロットのうちの１つとして割当てるステップと、
プログラムされたメモリアクセススロット割当情報から、スロットからポートへの割当構成を選択するステップと、
選択されたスロットからポートへの割当構成をメモリからネットワークスイッチ内の割当構成メモリに書込むステップとを含み、前記選択的に割当てるステップは、割当構成メモリに記憶される選択されたスロットからポートへの割当構成に基づいてメモリアクセススロットをそれぞれのネットワークスイッチポートに割当てるステップを含み、
前記記憶するステップは、スロットからポートへの割当構成に、「Ｎ番目の」メモリアクセススロットからＮ数のメモリアクセススロット割当の順序の最初における第１のメモリアクセススロットにＮ数のメモリアクセススロット割当の順序を戻すラップアラウンドビットを記憶するステップを含む、方法。
【請求項１０】  交換ネットワークシステムであって、
複数のプログラム可能システム設定を記憶するための第１のメモリと、
データパケットを記憶するための第２のメモリと、
前記データパケットを伝達するために構成される複数のポートを有するネットワークスイッチとを含み、
前記ネットワークスイッチは
（１）  ネットワークスイッチおよび第２のメモリの間でデータパケットを伝達するために構成される外部メモリインターフェイスと、
（２）  第２のメモリへのアクセスのためにメモリアクセススロットをポートの各々に選択的に割当てるためのスケジューラとを含み、前記メモリアクセススロットをポートの各々に選択的に割当てるステップは第１のメモリに記憶される複数のプログラム可能システム設定のうちの選択された１つに基づき、前記交換ネットワークシステムはさらに
複数のプログラム可能システム設定のうちの選択された１つをネットワークスイッチに供給するためのシステムコントローラを含み、
前記複数のプログラム可能システム設定は、各々のポートの演算をセットするためのポート演算コードを含み、前記ポート演算コードは読込ビットおよび書出ビットのうちの１つを含み、前記スケジューラはメモリアクセススロットをそれぞれ読込および書出スロットとして割当てる、交換ネットワークシステム。
【請求項１１】  前記外部メモリインターフェイスはメモリアクセススロット割当テーブルメモリを含む、請求項１０に記載の交換ネットワークシステム。
【請求項１２】  交換ネットワークシステムであって、
複数のプログラム可能システム設定を記憶するための第１のメモリと、
データパケットを記憶するための第２のメモリと、
前記データパケットを伝達するために構成される複数のポートを有するネットワークスイッチとを含み、
前記ネットワークスイッチは
（１）  ネットワークスイッチおよび第２のメモリの間でデータパケットを伝達するために構成される外部メモリインターフェイスと、
（２）  第２のメモリへのアクセスのためにメモリアクセススロットをポートの各々に選択的に割当てるためのスケジューラとを含み、前記メモリアクセススロットをポートの各々に選択的に割当てるステップは第１のメモリに記憶される複数のプログラム可能システム設定のうちの選択された１つに基づき、前記交換ネットワークシステムはさらに
複数のプログラム可能システム設定のうちの選択された１つをネットワークスイッチに供給するためのシステムコントローラを含み、
前記複数のプログラム可能システム設定は、メモリアクセススロットの割当の際にスケジューラによって継続的に繰返されるＮ数のメモリアクセススロット割当の順序、および各々のポートの演算をセットするためのポート演算コードを含み、各々のポート演算コードは読込ビットおよび書出ビットのうちの１つを含み、スケジューラはメモリアクセススロットの各々をそれぞれ読込スロットおよび書出スロットとして割当てる、交換ネットワークシステム。
【請求項１３】  交換ネットワークシステムであって、
複数のプログラム可能システム設定を記憶するための第１のメモリと、
データパケットを記憶するための第２のメモリと、
前記データパケットを伝達するために構成される複数のポートを有するネットワークスイッチとを含み、
前記ネットワークスイッチは
（１）  ネットワークスイッチおよび第２のメモリの間でデータパケットを伝達するために構成される外部メモリインターフェイスと、
（２）  第２のメモリへのアクセスのためにメモリアクセススロットをポートの各々に選択的に割当てるためのスケジューラとを含み、前記メモリアクセススロットをポートの各々に選択的に割当てるステップは第１のメモリに記憶される複数のプログラム可能システム設定のうちの選択された１つに基づき、前記交換ネットワークシステムはさらに
複数のプログラム可能システム設定のうちの選択された１つをネットワークスイッチに供給するためのシステムコントローラを含み、
前記複数のプログラム可能システム設定は、メモリアクセススロットの割当の際にスケジューラによって継続的に繰返されるＮ数のメモリアクセススロット割当の順序を含み、
前記複数のプログラム可能システム設定は、メモリアクセススロットの割当の際にスケジューラによって継続的に繰返されるＮ数のメモリアクセススロット割当の順序、および各々のポートの演算をセットするためのポート演算コードを含み、各々のポート演算コードは読込ビットおよび書出ビットのうちの１つを含み、スケジューラはメモリアクセススロットの各々をそれぞれ読込スロットおよび書出スロットとして割当て、
前記複数のプログラム可能システム設定は順序の最後にラップアラウンドビットを含み、スケジューラはラップアラウンドビットを検出すると順序の開始点における第１のメモリアクセススロットに戻る、交換ネットワークシステム。
【請求項１４】  前記メモリアクセススロット割当テーブルメモリはＲＡＭである、請求項１１に記載の交換ネットワークシステム。
【請求項１５】  前記メモリアクセススロット割当テーブルメモリはレジスタの群である、請求項１１に記載の交換ネットワークシステム。
【請求項１６】  前記第１のメモリはＥＥＰＲＯＭである、請求項１１に記載の交換ネットワークシステム。