【手続補正書】
【提出日】平成17年9月16日(2005.9.16)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
反転（−）入力、非反転（＋）入力、及び出力を有する入力増幅器(Ａ１)、
各々が反転（−）入力、非反転（＋）入力、及び出力を有する出力増幅器（ＡＭＰ１〜ＡＭＰＮ）、
各々が出力増幅器（ＡＭＰ１〜ＡＭＰＮ）の1つの反転（−）入力をその出力に接続する帰還キャパシタ（Ｃ1〜ＣN）、
第１の端子を有し、入力増幅器(Ａ１)の非反転（＋）入力に接続された第２の端子を有する第１の入力キャパシタ(ＣＳ1)、
第１の端子を有し、入力増幅器(Ａ１)の反転（!）入力に接続された第２の端子を有する第２の入力キャパシタ(ＣＳ２)、
各々が出力増幅器（ＡＭＰ１〜ＡＭＰＮ）の1つの出力と第１の入力キャパシタ(ＣＳ1)の第１の端子とを選択的に接続する出力帰還スイッチ（Ｓ2a、Ｓ2b、など）、
各々が入力増幅器(Ａ１)の出力と出力増幅器（ＡＭＰ１〜ＡＭＰＮ）の1つの反転（−）入力とを選択的に接続する増幅器接続スイッチ(Ｓ1a、Ｓ1b、など)、
入力増幅器(Ａ１)の反転（−）入力と出力とを選択的に接続する入力増幅器帰還スイッチ（Ｓ50）、
入力増幅器(Ａ１)の非反転（＋）入力を基準電圧(ＶREF)に選択的に接続する基準接続スイッチ(Ｓ40)、
アナログデマルチプレクサの入力を第１の入力キャパシタ(ＣＳ1)の第１の端子に選択的に接続する第１の入力接続スイッチ(Ｓ30)、及び
アナログデマルチプレクサの入力を第２の入力キャパシタ(ＣＳ２)の第１の端子に選択的に接続する第２の入力接続スイッチ(Ｓ35)を含むことを特徴とするアナログデマルチプレクサ。
【請求項２】
増幅器接続スイッチ(Ｓ1a、Ｓ1b、など)の各々は、
入力増幅器(Ａ１)の出力を出力増幅器（ＡＭＰ１〜ＡＭＰＮ）の1つの反転（−）入力に接続するソース-ドレイン路を有するとともに、スイッチ制御入力信号を受信するように接続されたゲートを有するＰＭＯＳトランジスタ、及び
ＰＭＯＳトランジスタと並列接続されたソース-ドレイン路を有するとともに、スイッチ制御入力信号の反転を受信するように接続されたゲートを有するＮＭＯＳトランジスタを含むことを特徴とする請求項１記載のアナログデマルチプレクサ。
【請求項３】
増幅器接続スイッチ(Ｓ1a、Ｓ1b、など)の各々は、
入力増幅器(Ａ１)の出力に第１の端で接続されたソース-ドレイン路を有するとともに、スイッチ制御入力信号を受信するように接続されたゲートを有する第１のＰＭＯＳトランジスタ、
第１のＰＭＯＳトランジスタのソース-ドレイン路の第２の端に第１の端で接続され、出力増幅器（ＡＭＰ１〜ＡＭＰＮ）の1つの反転（−）入力に第２の端で接続されたソース-ドレイン路を有するとともに、スイッチ制御入力信号を受信するように接続されたゲートを有する第２のＰＭＯＳトランジスタ、
第１のＰＭＯＳトランジスタと並列接続されたソース-ドレイン路を有するとともに、スイッチ制御入力信号の反転を受信するゲートを有する第１のＮＭＯＳトランジスタ、及び
第２のＰＭＯＳトランジスタと並列接続されたソース-ドレイン路を有するとともに、スイッチ制御入力信号の反転を受信するゲートを有する第２のＮＭＯＳトランジスタを含むことを特徴とする請求項１記載のアナログデマルチプレクサ。
【請求項４】
第１のＰＭＯＳトランジスタのゲートサイズは第２のＰＭＯＳトランジスタのゲートサイズの約半分以下であり、
第１のＮＭＯＳトランジスタのゲートサイズは第２のＮＭＯＳトランジスタのゲートサイズの約半分以下であることを特徴とする請求項３記載のアナログデマルチプレクサ。
【請求項５】
基準電圧(ＶREF)は出力増幅器（ＡＭＰ１〜ＡＭＰＮ）の非反転（＋）入力に接続することを特徴とする請求項１記載のアナログデマルチプレクサ。
【請求項６】
入力増幅器(Ａ１)は高電圧(Vdd1)と低電圧(Vss1)間の範囲にある出力電圧を有し、基準電圧(ＶREF)は高電圧(Vdd1)と低電圧(Vss1)間にあることを特徴とする請求項１記載のアナログデマルチプレクサ。
【請求項７】
入力増幅器(Ａ１)は高電圧(Vdd1)と低電圧(Vss1)間の範囲にある出力電圧を有し、スイッチ制御入力信号として提供される電圧は高電圧(Vdd1)と低電圧(Vss1)間の範囲にあることを特徴とする請求項4記載のアナログデマルチプレクサ。
【請求項８】
出力帰還スイッチ（Ｓ2a、Ｓ2b、など）の対応する出力帰還スイッチは増幅器接続スイッチ(Ｓ1a、Ｓ1b、など)の１つと同時に閉じるが、同時に開かないことを特徴とする請求項１記載のアナログデマルチプレクサ。
【請求項９】
増幅器接続スイッチ(Ｓ1a、Ｓ1b、など)のいずれも閉じていないとき、入力増幅器(Ａ１)の出力を基準電圧(ＶREF)に接続するように閉じる基準スイッチ(Ｓ1x)を更に含むことを特徴とする請求項１記載のアナログデマルチプレクサ。
【請求項１０】
入力増幅器帰還スイッチ（Ｓ50）、基準接続スイッチ(Ｓ40)、第１の入力接続スイッチ(Ｓ30)、及び第２の入力接続スイッチ(Ｓ35)が閉じているとき、出力帰還スイッチ（Ｓ2a、Ｓ2b、など）と増幅器接続スイッチ(Ｓ1a、Ｓ1b、など)は開いたままであることを特徴とする請求項１記載のアナログデマルチプレクサ。
【請求項１１】
第１の入力接続スイッチ(Ｓ30)と第２の入力接続スイッチ(Ｓ35)が開く前に入力増幅器帰還スイッチ（Ｓ50）と基準接続スイッチ(Ｓ40)が開くことを特徴とする請求項１記載のアナログデマルチプレクサ。
【請求項１２】
第１の入力、第２の入力、及び出力を有する入力増幅器(Ａ１)、
各々が第１の入力、第２の入力、及び出力を有する出力増幅器（ＡＭＰ１〜ＡＭＰＮ）、
各々が出力増幅器（ＡＭＰ１〜ＡＭＰＮ）の1つの第１の入力をその出力に接続する帰還キャパシタ（Ｃ1〜ＣN）、
第１の端子を有し、入力増幅器(Ａ１)の第１の入力に接続された第２の端子を有する第１の入力キャパシタ(ＣＳ1)、
第１の端子を有し、入力増幅器(Ａ１)の第２の入力に接続された第２の端子を有する第２の入力キャパシタ(ＣＳ２)、
出力増幅器（ＡＭＰ１〜ＡＭＰＮ）の1つの出力と第１の入力キャパシタ(ＣＳ1)の第１の端子とを選択的に接続する少なくとも１つの出力帰還スイッチ（Ｓ2）、
入力増幅器(Ａ１)の出力と出力増幅器（ＡＭＰ１〜ＡＭＰＮ）の1つの第１の入力とを選択的に接続する少なくとも１つの増幅器接続スイッチ(Ｓ1)、
入力増幅器(Ａ１)の第１の入力を基準電圧(ＶREF)に選択的に接続する基準接続スイッチ(Ｓ40)、
アナログデマルチプレクサの入力を第１の入力キャパシタ(ＣＳ1)の第１の端子に選択的に接続する第１の入力接続スイッチ(Ｓ30)、及び
アナログデマルチプレクサの入力を第２の入力キャパシタ(ＣＳ２)の第１の端子に選択的に接続する第２の入力接続スイッチ(Ｓ35) を含むことを特徴とするアナログデマルチプレクサ。
【請求項１３】
入力増幅器(Ａ１)の第２の入力と出力を選択的に接続する入力増幅器帰還スイッチ（Ｓ50）を更に含むことを特徴とする請求項１２記載のアナログデマルチプレクサ。
【請求項１４】
基準電圧(ＶREF)は出力増幅器（ＡＭＰ１〜ＡＭＰＮ）の第２の入力に接続することを特徴とする請求項１２記載のアナログデマルチプレクサ。
【請求項１５】
基準電圧(ＶREF)が入力増幅器(Ａ１)の第１及び第２の入力と出力に接続するようにスイッチを接続する工程、
基準電圧(ＶREF)を入力増幅器(Ａ１)の第１及び第２の入力と出力に印加するスイッチが開いた後、基準電圧(ＶREF)の値が、所定の時間、入力増幅器(Ａ１)の第１及び第２の入力に残留するように基準電圧(ＶREF)の値を蓄積する工程、
基準電圧(ＶREF)を入力増幅器(Ａ１)の第１及び第２の入力と出力に接続するスイッチを開く工程、
入力増幅器(Ａ１)の出力を出力増幅器（ＡＭＰ１〜ＡＭＰＮ）のうちの与えられた1つの入力に接続する工程、ここで入力増幅器(Ａ１)の第１の入力が入力信号(ＶIN)を受信する、及び
与えられた出力増幅器の出力を入力増幅器(Ａ１)の第２の入力に接続する工程を含むことを特徴とする、入力増幅器(Ａ１)と複数の出力増幅器（ＡＭＰ１〜ＡＭＰＮ）を使用して入力信号(ＶIN)を逆多重化する方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００２
【補正方法】変更
【補正の内容】
【０００２】
（関連出願の相互参照）
以下の出願は、本出願と同時に出願されている「フラットパネルディスプレイ用の簡略化したマルチ出力デジタルアナログ変換器(A Simplified Multi-Output Digital to Analog Converter (DAC) for a Flat Panel Display)」米国出願第１０／２３６，２１１号（米国特許第６，７８１，５３２号）、出願日２００２年９月５日。この特許出願は本願明細書と参照される。