【手続補正書】
【提出日】平成17年6月17日(2005.6.17)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
デュアルポートメモリエミュレーション方式によるスイッチファブリックであって、
入力端と
前記入力端に接続され、第１メモリユニットおよび第２メモリユニットを含むメモリとを備え、前記第１メモリユニットまたは前記第２メモリユニットが、第１パケットの少なくとも一部に対して第１メモリアクセス動作を実施するように選択され、前記選択が第２パケットの少なくとも一部に対して第２メモリアクセス動作を実施するように選択されるメモリユニットに基づいて行われるスイッチファブリック。
【請求項２】
前記第１メモリアクセス動作が書込み動作である請求項１に記載のスイッチファブリック。
【請求項３】
前記第２メモリアクセス動作が読出し動作である請求項１に記載のスイッチファブリック。
【請求項４】
前記第１メモリユニットが、前記第２メモリアクセス動作を実施するように選択される場合は、前記第２メモリユニットが、前記第１メモリアクセス動作を実施するように選択され、前記第２メモリユニットが、前記第２メモリアクセス動作を実施するように選択される場合は、前記第１メモリユニットが、前記第１メモリアクセス動作を実施するように選択される請求項１に記載のスイッチファブリック。
【請求項５】
それぞれのメモリユニットが、単一のデータインポートと、単一のアドレスポートと、単一のデータアウトポートとを含む単一ポートメモリユニットである請求項１に記載のスイッチファブリック。
【請求項６】
直前の第１メモリアクセス動作のためにアクセスされたメモリ位置への前参照を格納するバッファをさらに含む請求項１に記載のスイッチファブリック。
【請求項７】
前記第１メモリアクセス動作が前記バッファから取り出された前記前参照を格納することを特徴とする請求項６に記載のスイッチファブリック。
【請求項８】
前記前参照がＮＵＬＬポインタである請求項７に記載のスイッチファブリック。
【請求項９】
前記バッファが、前記第１メモリアクセス動作を実施するように選択された前記第１または第２メモリユニット上のメモリ位置への参照で更新される請求項６に記載のスイッチファブリック。
【請求項１０】
前記第１パケットが複数の第１データワードを含み、前記第２パケットが複数の第２データワードを含み、前記第１データワードが、前記第１メモリアクセス動作のための第１順序に従って選択され、前記第２データワードが、前記第２メモリアクセス動作のための第２順序に従って選択される請求項１に記載のスイッチファブリック。
【請求項１１】
前記第１順序が、前記第１パケットの末尾に付随するデータワードに対して適用される前に、前記第１パケットの先頭に付随するデータワードに対して適用され、前記第２順序が、前記第２パケットの先頭に付随するデータワードに対して適用される前に、前記第２パケットの末尾に付随するデータワードに対して適用される請求項１０に記載のスイッチファブリック。
【請求項１２】
デュアルポートメモリエミュレーション方式によるスイッチファブリックであって、
単一の第１入力ポートと、単一の第１アドレスポートと、単一の第１出力ポートとを含む第１の単一ポートメモリと、
単一の第２入力ポートと、単一の第２アドレスポートと、単一の第２出力ポートとを含む第２の単一ポートメモリとを備え、第２メモリアクセス動作が前記第１単一ポートメモリ上で実施される場合は、第１メモリアクセス動作が前記第２単一ポートメモリ上で実施され、また前記第２メモリアクセス動作が前記第２単一ポートメモリ上で実施される場合は、前記第１メモリアクセス動作が前記第１単一ポートメモリ上で実施されるスイッチファブリック。
【請求項１３】
前記第１メモリアクセス動作が書込み動作である請求項１２に記載のスイッチファブリック。
【請求項１４】
前記第２メモリアクセス動作が読出し動作である請求項１２に記載のスイッチファブリック。
【請求項１５】
前記第１および第２アクセス動作がノンブロッキングで同時に実施される請求項１２に記載のスイッチファブリック。
【請求項１６】
単一の第１入力ポート、単一の第１アドレスポート、および単一の第１出力ポートを含む第１単一ポートメモリと、単一の第２入力ポート、単一の第２アドレスポート、および単一の第２出力ポートを含む第２単一ポートメモリとを含むメモリを備えるスイッチファブリックにアクセスするための方法であって、
第２メモリアクセス動作のためのメモリアドレスを決定すること、
前記メモリアドレスが前記第１単一ポートメモリに関連する場合は、前記第２単一ポートメモリ上で第１メモリアクセス動作を実施すること、および
前記メモリアドレスが前記第２単一ポートメモリに関連する場合は、前記第１単一ポートメモリ上で前記第１メモリアクセス動作を実施することを含む方法。
【請求項１７】
前記第１メモリアクセス動作が書込み動作である請求項１６に記載の方法。
【請求項１８】
前記第２メモリアクセス動作が読出し動作である請求項１６に記載の方法。
【請求項１９】
前記第１および第２メモリアクセス動作がノンブロッキングで同時に実施される請求項１６に記載の方法。
【請求項２０】
直前の第１メモリアクセス動作中にアクセスされたメモリ位置への前参照をバッファに維持することをさらに含む請求項１６に記載の方法。
【請求項２１】
前記第１メモリアクセス動作中に、前記バッファから前記前参照を取り出すこと、および前記バッファから取り出された前記前参照を格納することをさらに含む請求項２０に記載の方法。
【請求項２２】
前記前参照がＮＵＬＬポインタである請求項２１に記載の方法。
【請求項２３】
前記バッファを、前記第１メモリアクセス動作を実施するように選択された前記第１または第２メモリユニット上のメモリ位置への参照で更新することをさらに含む請求項２０に記載の方法。
【請求項２４】
前記第１メモリアクセス動作が、複数の第１データワードを含む第１パケットに対して実施され、前記第２メモリアクセス動作が、複数の第２データワードを含む第２パケットに対して実施され、前記方法が、前記第１メモリアクセス動作のための第１順序に従って前記第１データワードを選択すること、および前記第２メモリアクセス動作のための第２順序に従って前記第２データワードを選択することをさらに含む請求項１６に記載の方法。
【請求項２５】
前記第１順序が、前記第１パケットの末尾に付随するデータワードに対して適用される前に、前記第１パケットの先頭に付随するデータワードに対して適用され、前記第２順序が、前記第２パケットの先頭に付随するデータワードに対して適用される前に、前記第２パケットの末尾に付随するデータワードに対して適用される請求項２４に記載の方法。
【請求項２６】
パケットを格納し、第１メモリユニットおよび第２メモリユニットを含むメモリを備えるスイッチファブリックからパケットを取り出すための方法であって、
到着パケットを受信すること、
前記第１メモリユニット上の使用可能なメモリ位置への第１参照を取り出すこと、
前記第２メモリユニット上の使用可能なメモリ位置への第２参照を取り出すこと、
前記第１参照または前記第２参照を、格納されたパケットの読出し動作を実施するように選択されるメモリユニットに基づいて選択すること、および
前記選択された参照によって参照されるメモリ位置上に到着パケットの少なくとも一部を書き込むことを含む方法。