【事件の表示】
　特願２００８−５１４４２１「耐熱性基板内蔵回路配線板」拒絶査定不服審判事件〔平成１９年１１月１５日国際公開、ＷＯ２００７／１２９５４５〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は、平成１９年４月２０日（パリ条約による優先権主張２００６年５月２日、アメリカ合衆国）を国際出願日とする出願であって、平成２３年５月１６日付けで拒絶査定がされ、これに対し、平成２３年８月２４日に拒絶査定不服審判の請求がされるとともに、その審判の請求と同時に特許請求の範囲を補正する手続補正がなされたものである。
　
第２　平成２３年８月２４日付けの手続補正についての補正却下の決定
［補正却下の決定の結論］
　平成２３年８月２４日付けの手続補正を却下する。
　
［理由］
１　補正後の本願発明
　平成２３年８月２４日付けの手続補正（以下、「本件補正」という。）により、特許請求の範囲の請求項１は、次のように補正された。
「耐熱性基板と該耐熱性基板を内蔵する内蔵用配線基板とからなる耐熱性基板内蔵配線板であって：
前記耐熱性基板が、
セラミック製の
該コア基板の表面と裏面とを導通するスルーホール導体と、
コア基板上に形成されていて、層間樹脂絶縁層と導体層とが交互に積層され、各導体層間がバイアホール導体にて接続されたビルドアップ配線層と、からなり、
前記内蔵用配線基板が、前記耐熱性基板
の裏面側
し、
前記耐熱性基板は、さらに、
コア基板の表面に形成されたビルドアップ配線層の表面に、電子部品の電極と接続する実装用パッドを有し、
前記実装用パッドのピッチは、前記コア基板のスルーホール導体のピッチより狭い
　上記補正は、補正前の請求項１に記載された発明を特定するために必要な事項である「コア基板」について、「セラミック製の」との限定を付加し、「層間樹脂絶縁層」の形成箇所について、「耐熱性基板」から「耐熱性基板の裏面側」に限定し、「耐熱性基板」について、「前記耐熱性基板は、さらに、コア基板の表面に形成されたビルドアップ配線層の表面に、電子部品の電極と接続する実装用パッドを有し、前記実装用パッドのピッチは、前記コア基板のスルーホール導体のピッチより狭い」との限定を付加したものであり、かつ、補正後の請求項１に記載された発明は、補正前の請求項１に記載された発明と、産業上の利用分野及び解決しようとする課題が同一であるので、上記補正は、特許法第１７条の２第５項第２号に規定された特許請求の範囲の減縮を目的とするものに該当する。
　そこで、本件補正後の請求項１に記載された発明（以下、「本願補正発明」という。）が特許出願の際独立して特許を受けることができるものであるか（平成２３年法律第６３号改正附則第２条第１８項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第６項において準用する同法第１２６条第５項の規定に適合するか）について以下に検討する。
　
２　引用例
（１）引用例１
　原査定の拒絶の理由に引用された、本願の優先日前に頒布された刊行物である特開平１０−２８４６３２号公報（以下、「引用例１」という。）には、「回路基板及びその製造方法」（段落【０００１】参照）に関して、図面とともに次の事項が記載されている。
　ア　「【０００２】
【従来の技術】近年、電子機器を小型化、高速化するには、半導体集積回路装置の集積度の向上とともに、実装基板の高密度化が要望されている。このため、回路基板内の配線が微細化されるとともに、単層プリント基板から、層状に複数の配線が形成された多層プリント基板が用いられるようになっている。現在では数十層の多層配線が内蔵されたプリント基板が実用化されている。そして、異なる層の配線同士はプリント基板を貫通するスルーホールを通して接続される。殆どの電子部品はこのようなプリント基板上に実装されている。
　　・・・（中略）・・・
【０００４】次いで、図７（ｃ）に示すように、スルーホール４ａ〜４ｄの内壁面に銅膜５ａ〜５ｄを形成して所望の層間の配線２ａ〜２ｄの接続を行う。しかし、このようなプリント基板１０１の場合、１つのスルーホール４ａで１組の配線３ｂ，３ｄの接続しか行えないこと、全ての層でスルーホール４ａ〜４ｄを避けて配線する必要があることなどの理由で、高密度化には限界がある。一方で、半導体集積回路装置の多端子化、狭ピッチ化に伴い、上記のような形態のプリント基板では対応困難な高密度配線に対する要望が増しつつある。
【０００５】より一層の高密度化を実現するためには、インナビアホール（層間接続孔）による層間の配線接続が必要である。そのようなものとして、図８に示すように、多端子、狭ピッチのＬＳＩチップを複数搭載するマルチチップモジュール（ＭＣＭ）用に、薄膜多層法やビルトアップ法によって層状に複数の配線１２ａ〜１２ｄを高密度に形成し、層間絶縁膜１３ａ〜１３ｃに形成されたインナビアホール１４ａ〜１４ｃにより異なる層の配線１２ａ〜１２ｄを接続した多層回路基板（ＭＣＭ基板）１０２が開発されている。」
　イ　「【０００７】
【発明が解決しようとする課題】しかし、回路基板全体をこのようなインナビアホール１４ａ〜１４ｃを有する多層回路基板１０２とするのは著しく高価となる。このため、高密度配線を有する半導体チップを一度ＭＣＭとしてまとめてから比較的密度の低い配線を有する部品とともに通常のガラスエポキシ基板に実装している。
【０００８】このような方式は工程数が増えるという問題があり、さらに、ＭＣＭユニット１０３と他の部品（チップ抵抗やＱＦＰなど）とをプリント基板１０１に搭載する際、先にハンダ付けしたＭＣＭユニット１０３側のハンダ接合部が外れないように対処しなければならない。このため、ＭＣＭユニット１０３側のハンダが溶融しても、部品が外れないよう接着剤等で補強・固定するか、或いはＭＣＭユニット１０３側のハンダ付けにＰｂ−５ＳｎやＰｂ−１０Ｓｎといった高融点ハンダを使用する必要がある。前者の場合、工程が煩雑になるし、後者の場合は、基板材料や回路部品に対して高い耐熱性が要求されるため、材料コストが高くなるという問題がある。
【０００９】更に、表面実装部品の割合が増加しつつあるとはいえ、現状ではＤＩＰ（DualInline Package ）等の挿入型部品も使用されており、半導体チップと挿入型部品とを同一基板に搭載する必要もある。しかし、インナビアホール１４ａ〜１４ｃを有する多層回路基板１０２はスルーホールを有しないので、挿入型部品を搭載することは困難である。
【００１０】本発明は、上記の従来例の問題点に鑑みて創作されたものであり、通常の耐熱性を有する基板材料や回路部品を用いたときでも回路部品の搭載作業が簡単で、チップと挿入型部品とを同一基板に搭載することができ、かつ高密度化を図ることができる回路基板及びその製造方法を提供するものである。」
　ウ　「【００１２】本発明においては、上下の配線同士が回路基板を貫通する貫通孔を通して接続されている回路基板の一部に、上下の配線同士が層間絶縁層のビアホールを通して接続されている多層配線部分を有する。即ち、回路基板には、インナビアホールによる配線接続領域と貫通孔による配線接続領域が混在している。また、多層配線部分内の配線と多層配線部分以外の回路基板の配線とは、多層配線部分とその下の回路基板の両方を貫く貫通孔を通して接続されるか、或いは、多層配線部分の接続孔を通して接続される。
【００１３】ところで、隣接するインナビア間の間隔は隣接する貫通孔間の間隔と比べて狭くしうる。しかも、インナビアは、接続すべき異なる層の配線の間に介在する層間絶縁膜のみに形成されるのに対して、貫通孔は接続すべき異なる層の配線の間のみでなく、回路基板全体に及ぶ。このため、貫通孔による配線接続領域では配線密度をあまり高くできないが、貫通孔が部品搭載領域に露出するため挿入型部品を搭載することができる。一方、インナビアによる配線接続領域では、貫通孔がないため挿入型部品を搭載することはできないが、配線密度を高くすることができる。」
　エ　「【００３６】（２）第２の実施の形態
第２の実施の形態において、第１の実施の形態に係る回路基板と異なるところは、薄膜多層基板１１３の下地基板（絶縁性基板）４１に予め下地基板４１を貫通する基板間接続孔４４ａ，４４ｂを形成し、この基板間接続孔４４ａ，４４ｂを通して表面及び裏面の電極４２ａ，４３同士を接続し、その裏面側の基板間接続孔４４ａ，４４ｂに導電性接着剤５５ａ，５５ｂを埋め込んでいることである。そして、この基板間接続孔４４ａ，４４ｂの導電性接着剤５５ａ，５５ｂを介して回路基板１１４内の配線と薄膜多層基板（部分基板）１１３内の配線とが接続される。」
　オ　「【００３７】（薄膜多層基板（部分基板）の作成方法）図３（ａ）〜（ｄ），図４（ａ）〜（ｃ）は、本発明の第２の実施の形態に係る薄膜多層基板の作成方法について示す断面図である。
（ａ）まず、図３（ａ）に示すように、縦横２インチで、厚さ０．８ｍｍのガラスエポキシ基板（絶縁性基板）４１の両面に電極又は配線４２ａ，４３を形成する。続いて、そのガラスエポキシ板４１の両端にある電極又は配線４２ａ，４３を通るスルーホール（接続孔）４４ａ，４４ｂを形成し、その内壁に導電膜４５ａ，４５ｂを形成して両面の電極又は配線４２ａ，４３同士を接続する。次いで、スルーホール４４ａ，４４ｂ内にエポキシ樹脂４６ａ，４６ｂを充填する。
【００３８】（ｂ）次いで、図３（ｂ）に示すように、両面にアクリル樹脂からなる接着層を形成した厚さ５５μｍのポリイミドフィルムからなる層間絶縁膜４７ａと厚さ１０μｍのＣｕホイル４８をこの順にガラスエポキシ基板４１の上に積層する。
（ｃ）次いで、図３（ｃ）に示すように、Ｃｕホイル４８上にフォトレジスト膜４９を形成した後、露光し、その後現像してインナビアホールを形成すべき領域にフォトレジスト膜４９の開口部を形成する。
【００３９】続いて、フォトレジスト膜４９の開口部を通してＣｕホイル４８をエッチングし、ポリイミドフィルム４７ａを露出させる。次いで、ＫｒＦエキシマレーザを全面に照射し、レーザアブレーションによってフォトレジスト膜４９の開口部内に露出したポリイミドフィルム４７ａをエッチングし、除去してＣｕホイル４８ｂ及びポリイミドフィルム４７ａを貫通する開口部（インナビアホール）５０ａを形成する。
【００４０】（ｄ）次に、図３（ｄ）に示すように、フォトレジスト膜４９を除去した後、開口部５０ａ内及びＣｕホイル４８ｂ上に無電解メッキによってＣｕ膜５１ｂを形成する。
（ｅ）次いで、図４（ａ）に示すように、フォトレジスト膜５２を形成した後、露光し、その後現像して配線を形成すべき領域にフォトレジスト膜５２を残す。このフォトレジスト膜５２をマスクとしてＣｕ膜５１ｂ及びＣｕホイル４８ｂをエッチングし、除去して最小線幅６０μｍの第２層目の配線４２ｂを形成する。
【００４１】以上により、第１層目及び第２層目の配線４２ａ，４２ｂとこれらの間に挟まれたインナビアホール５０ａを有する層間絶縁膜４７ａが形成される。
（ｆ）引き続き、上記（ｂ）〜（ｅ）の工程を繰り返し、図４（ｂ）に示すように、層間絶縁膜４７ｂと３層目の配線４２ｃと層間絶縁膜４７ｃとを順に形成し、さらに最上層の層間絶縁膜４７ｃ上に４層目の配線と部品搭載のためのパッド４２ｄを形成する。
【００４２】（ｇ）以上のようにして４層の配線を形成した後、図４（ｃ）に示すように、絶縁性基板の裏面にエポキシプリプレグフィルム（接着用絶縁膜）５３を置き、エポキシプリプレグフィルム５３が硬化しない程度の温度凡そ１２０℃に加熱して接着する。次に、エキシマレーザを部分的に照射して電極４３及び導電膜４５ａ，４５ｂ上のエポキシプリプレグフィルム５３を除去する。
【００４３】次いで、銀粉と熱硬化型のエポキシ樹脂からなる導電性接着剤５５ａ，５５ｂを印刷により電極４３及び導電膜４５ａ，４５ｂ上に形成する。以上により、薄膜多層基板１１３が完成する。」
　カ　「（回路基板の作成方法）図５（ａ）〜（ｃ）は、本発明の第２の実施の形態に係る回路基板の作成方法について示す断面図である。
【００４４】まず、図５（ａ）に示すように、第１の実施の形態と同じエポキシプリプレグフィルム６３ａ〜６３ｄを間に挟んで第１の実施の形態と同じガラスエポキシ板６１ａ〜６１ｅを５枚、薄膜多層基板１１３を入れ込む凹部１１６が形成されるように重ねる。このとき、エポキシプリプレグフィルム６３ｂには開口部が形成されており、かつ第２層目のガラスエポキシ板６１ｂの上面には、第１の実施の形態の配線のほかに薄膜多層基板１１３の裏面の導電性接着剤５５ａ，５５ｂと接続させる電極又は配線６２ｂが形成されている。従って、凹部１１６の底部には電極又は配線６２ｂが露出し、薄膜多層基板１１３の導電性接着剤５５ａ，５５ｂと接触するようになっている。
【００４５】次いで、回路基板の凹部１１６内に上記の薄膜多層基板１１３を入れ込んだものを、温度１８０℃，圧力１０気圧の条件でホットプレスし、それらを相互に固着させる。このとき、薄膜多層基板１１３裏面の電極４３及び導電膜４５ａ，４５ｂと２層目のガラスエポキシ基板６１ｂ上の電極又は配線６２ｂとが導電性接着剤５５ａ，５５ｂを介して圧着される。なお、ガラスエポキシ板６１ａ〜６１ｅを５枚重ねた基板が薄膜多層基板１１３以外の回路基板１１４を構成する。
【００４６】次いで、加熱して薄膜多層基板１１３裏面の電極及び導電膜４５ａ，４５ｂと２層目のガラスエポキシ板６１ｂ上の電極又は配線６２ｂとの間で電気的な接続を得る。上記のように薄膜多層基板１１３を入れ込んだ回路基板１１４を形成した後、回路基板１１４のガラスエポキシ板６１ａ〜６１ｅの積層部分であって層間接続を行う部分をドリルで孔明けしてスルーホール（貫通孔）６４ａ，６４ｂを形成する。
【００４７】続いて、スルーホール６４ａ，６４ｂ内を活性化した後、無電解メッキによりスルーホール６４ａ，６４ｂの内壁に銅膜６５ａ，６５ｂを形成する。これにより、接続すべき異なる層の配線同士を接続させる。以上により、回路基板が完成する。その後、図５（ｃ）に示すように、回路基板を加熱した状態で、薄膜多層基板１１３上にハンダ等を介してＬＳＩチップ１２２を載せ、薄膜多層基板１１３以外の回路基板１１４上に挿入型部品１２１や配線密度の比較的低い回路部品１２３をハンダ等を介して載せた後、冷却し、固着させて回路装置が完成する。」
　キ　「【００４８】以上のように、本発明の第２の実施の形態に係る回路基板においては、第１の実施の形態と同様に、配線密度の高い領域とスルーホール６４ａ，６４ｂを有する領域とが同一の回路基板に存在するため、スルーホール６４ａ，６４ｂを有する領域に挿入型部品やサイズの大きい回路部品を搭載し、配線密度の高い領域にチップ等の引出し電極数の多い部品を搭載することにより、半導体チップや挿入型部品及びその他の必要な部品を同一の回路基板に搭載することができる。」
　ク　図４（ｂ）及び（ｃ）から、パッド４２ｄの間隔は、ガラスエポキシ基板４１のスルーホール４４ａとスルーホール４４ｂとの間隔より狭いことが看取できる。
　ケ　図４には、ガラスエポキシ基板４１上に形成されていて、層間絶縁膜４７ａ，４７ｂ，４７ｃと配線４２ａ，４２ｂ、４２ｃとが交互に積層され、各配線４２ａ，４２ｂ、４２ｃ間がインナビアホール５０ａ，５０ｂ、５０ｃにて接続された「ビルドアップ配線層」が図示されている。
　
　これら記載事項及び図示内容を総合し、本願補正発明の記載ぶりに倣って整理すると、引用例１には、次の発明（以下、「引用発明」という。）が記載されていると認められる。
「薄膜多層基板１１３と該薄膜多層基板１１３を内蔵する回路基板１１４とからなる回路基板であって：
前記薄膜多層基板１１３が、
ガラスエポキシ基板４１と、
該ガラスエポキシ基板４１の表面と裏面とを導通する内壁に導電膜４５ａ、４５ｂが形成されたスルーホール４４ａ，４４ｂと、
ガラスエポキシ基板４１上に形成されていて、層間絶縁膜４７ａ，４７ｂ，４７ｃと配線４２ａ，４２ｂ、４２ｃとが交互に積層され、各配線４２ａ，４２ｂ、４２ｃ間がインナビアホール５０ａ，５０ｂ、５０ｃにて接続されたビルドアップ配線層と、からなり、
前記回路基板１１４が、前記薄膜多層基板１１３の裏面側に形成されているガラスエポキシ基板６１ａ，６１ｂと、該ガラスエポキシ基板６１ａ，６１ｂ上に形成されている配線６２ａ，６２ｂ，６２ｅと、該配線６２ａ，６２ｂ，６２ｅと前記スルーホール４４ａ，４４ｂとを電気的に接続するスルーホール６４ａ，６４ｂとを有し、
前記薄膜多層基板１１３は、さらに、
ガラスエポキシ基板４１の表面に形成されたビルドアップ配線層の表面に、ＬＳＩチップ１２２の電極と接続するパッド４２ｄを有し、
前記パッド４２ｄの間隔は、前記ガラスエポキシ基板４１のスルーホール４４ａとスルーホール４４ｂとの間隔より狭い回路基板。」
　
（２）引用例２
　同じく原査定の拒絶の理由に引用された、本願の優先日前に頒布された刊行物である特開２００３−１９７８１１号公報（以下、「引用例２」という。）には、「コア基板、配線基板、あるいはそれらを用いた半導体モジュールおよびそれらの製造方法」（段落【０００１】参照）に関して、図面とともに次の事項が記載されている。
　サ　「【０００２】
【従来の技術】マルチチップモジュールやマルチチップパッケージなどはベースとなるコア基板上に微細配線層を介して複数の半導体チップや受動電気素子を高密度に実装してひとつの機能モジュールを形成したもので、例えばこれらをマザー基板上に搭載して使用する。この際、コア基板には用途によってガラスエポキシ基板などの有機基板やセラミック基板などの無機材料基板が用いられることが多い。
【０００３】
【発明が解決しようとする課題】しかしながら、一般的に用いられる前記のようなコア基板は、基板の材料構成あるいは基板製造工程中の熱などに起因する基板寸法変化や表面うねりあるいは表面凹凸のため、微細配線の形成が難しい。また、受動電気素子を基板に作り込む場合、有機基板では耐熱性の面から難しいという問題がある。さらに、基板上に搭載される半導体素子との熱膨張の不整合によって、半導体素子とそれを受ける配線基板のはんだ接続部に発生するせん断応力を解消するのに多々工夫を要する。
【０００４】このため、最近、熱膨張が比較的シリコンに近く表面平坦性と耐熱性に優れたガラス基板に微細貫通孔を形成してコア基板とする試みがある。しかしながら、貫通孔付きガラス基板をコア基板として用いる方法では、非晶質脆性材料であるガラスに円筒度の良い多数の微細貫通孔を能率よく形成することが極めて難しいという問題がある。」
　シ  「【００１５】図１は、本発明の一実施の形態を示すもので、本発明による貫通孔を有するガラス基板をコア基板として用いた半導体実装モジュールの一例を示す部分断面図である。図１において、１はガラス基板、２はガラス基板１に形成した貫通孔、３は貫通孔２内に充填された導体プラグ、４は配線、５は絶縁層、６は配線４と絶縁層５からなる再配線層、７は裏面配線、８はソルダレジスト、９ははんだボール、１０は半導体素子（半導体チップ）、１１は裏面はんだボール、をそれぞれ意味する。」
　ス　「【００４９】なお、以上の例ではガラス基板に貫通孔を形成し、半導体実装基板を形成する例について説明したが、これに限らす、例えばシリコンウエハやセラミックスに微細貫通孔を形成し、配線形成する場合にも全く同じ手法を適用することが可能である。」
　セ　図１には、ガラス基板１と、ガラス基板１の表面と裏面とを導通する貫通孔２と、ガラス基板１上に形成されていて、絶縁層５と配線４とが交互に積層され、各配線４間がバイアホール導体にて接続された再配線層６と、からなる半導体実装モジュールの部分断面図が図示されている。
　ソ　図１及び図４（ｅ）から、ガラス基板１の表面に形成された再配線層６の表面に、半導体素子１０の電極と接続するパッドを設け、そのパッドのピッチを、ガラス基板１の貫通孔２のピッチより狭くした点が看取できる。
　
３　対比
　そこで、本願補正発明と引用発明とを対比すると、その意味、機能又は作用などからみて、後者の「回路基板１１４」は前者の「内蔵用配線基板」に相当し、以下同様に、「内壁に導電膜４５ａ、４５ｂが形成されたスルーホール４４ａ，４４ｂ」は「スルーホール導体」に、「層間絶縁膜４７ａ，４７ｂ，４７ｃ」は「層間樹脂絶縁層」に、「配線４２ａ，４２ｂ、４２ｃ」は「導体層」に、「インナビアホール５０ａ，５０ｂ、５０ｃ」は「バイアホール導体」に、「ガラスエポキシ基板６１ａ，６１ｂ」は「層間樹脂絶縁層」に、「配線６２ａ，６２ｂ，６２ｅ」は「導体回路」に、「ＬＳＩチップ１２２」は「電子部品」に、「パッド４２ｄ」は「実装用パッド」に、それぞれ相当する。
　引用発明の「薄膜多層基板１１３」と本願補正発明の「耐熱性基板」とは、どちらも「多層基板」である点で共通し、引用発明の「回路基板」と本願補正発明の「耐熱性基板内蔵配線板」又は「耐熱性基板内蔵回路配線板」とは、「多層基板内蔵配線板」又は「多層基板内蔵回路配線板」である点で共通する。また、引用発明の「セラミック製のコア基板」と本願補正発明の「ガラスエポキシ基板４１」とは、どちらも「コア基板」である点で共通する。さらに、引用発明の「スルーホール６４ａ，６４ｂ」と本願補正発明の「バイアホール導体」とは、どちらも導体回路（配線６２ａ，６２ｂ，６２ｅ）とスルーホール導体（スルーホール４４ａ，４４ｂ）とを電気的に接続する手段であるから、「導通接続手段」ということができる。
　
　したがって、両者は、本願補正発明の用語を用いて表現すると、
[一致点]
「多層基板と該多層基板を内蔵する内蔵用配線基板とからなる多層基板内蔵配線板であって：
前記多層基板が、
コア基板と、
該コア基板の表面と裏面とを導通するスルーホール導体と、
コア基板上に形成されていて、層間樹脂絶縁層と導体層とが交互に積層され、各導体層間がバイアホール導体にて接続されたビルドアップ配線層と、からなり、
前記内蔵用配線基板が、前記多層基板の裏面側に形成されている層間樹脂絶縁層と、該層間樹脂絶縁層上に形成されている導体回路と、該導体回路と前記スルーホール導体とを電気的に接続する導通接続手段とを有し、
前記多層基板は、さらに、
コア基板の表面に形成されたビルドアップ配線層の表面に、電子部品の電極と接続する実装用パッドを有する多層基板内蔵回路配線板。」である点で一致し、次の点で相違する。
　
[相違点１]
　本願補正発明は、「耐熱性基板」を有する「耐熱性基板内蔵回路配線板」であり、その耐熱性基板のコア基板が「セラミック製」であるのに対して、引用発明は、「薄膜多層基板１１３」を有する「回路基板」であり、その薄膜多層基板１１３のコア基板が「ガラスエポキシ基板４１」であるため、回路基板及び薄膜多層基板１１３が耐熱性であるとはいえない点。
[相違点２]
　該導体回路と前記スルーホール導体とを電気的に接続する導通接続手段が、本願補正発明おいては、「バイアホール導体」であるのに対して、引用発明においては、「スルーホール６４ａ，６４ｂ」である点。
[相違点３]
　本願補正発明においては、「前記実装用パッドのピッチは、前記コア基板のスルーホール導体のピッチより狭い」のに対して、引用発明においては、「パッド４２ｄの間隔は、ガラスエポキシ基板４１のスルーホール４４ａとスルーホール４４ｂとの間隔より狭い」点。
　
４　判断
　上記各相違点について検討する。
（１）相違点１について
　引用例２には、上記サに摘記したとおり、「コア基板には用途によってガラスエポキシ基板などの有機基板やセラミック基板などの無機材料基板が用いられることが多い。」（段落【０００２】）と記載され、「有機基板では耐熱性の面から難しいという問題がある。」（段落【０００３】）ところ、「最近、熱膨張が比較的シリコンに近く表面平坦性と耐熱性に優れたガラス基板に微細貫通孔を形成してコア基板とする試みがある。」（段落【０００４】）と記載されていることからみても明らかなように、電子部品を実装するコア基板においては、耐熱性は、当業者であれば当然に考慮する課題であり、耐熱性を付与するためにコア基板をセラミックス製とすることは従来周知の技術にすぎない。
　しかも、引用例２には、ガラス基板１と、ガラス基板１の表面と裏面とを導通する貫通孔２と、ガラス基板１上に形成されていて、絶縁層５と配線４とが交互に積層され、各配線４間がバイアホール導体にて接続された再配線層６と、からなる半導体実装モジュールが記載され、さらに、その段落【００４９】に「なお、以上の例ではガラス基板に貫通孔を形成し、半導体実装基板を形成する例について説明したが、これに限らす、例えばシリコンウエハやセラミックスに微細貫通孔を形成し、配線形成する場合にも全く同じ手法を適用することが可能である。」と記載されていることから、結局、引用例２には、本願補正発明の用語を用いて表現すると、「セラミック製のコア基板と、該コア基板の表面と裏面とを導通するスルーホール導体と、コア基板上に形成されていて、層間樹脂絶縁層と導体層とが交互に積層され、各導体層間がバイアホール導体にて接続されたビルドアップ配線層と、からなる耐熱性基板」が記載されているということができる。
　そして、引用発明と引用例２に記載された発明とは、半導体等の実装に用いる基板という同一の技術分野に属するものであることから、その技術は相互に採用可能なものであって、引用例２に記載されたセラミック製の耐熱性基板を引用発明に適用することを妨げる特段の事情も認められないことから、引用例２に記載された事項を引用発明に適用して、引用発明のガラスエポキシ基板４１をセラミック製のコア基板とすることにより、薄膜多層基板１１３を耐熱性基板とするとともに回路基板を耐熱性基板内蔵回路配線板とし、相違点１に係る本願補正発明のように構成することは、当業者が格別創意を要することなく容易になし得たことである。
　
（２）相違点２について
　引用発明においては、配線６２ａ，６２ｂ，６２ｅ（導体回路）とスルーホール４４ａ，４４ｂ（スルーホール導体）とをスルーホール６４ａ，６４ｂ（スルーホール導体）によって電気的に接続している。
　引用例１にも記載されているように、回路基板においては、層間の配線同士を接続するための導通接続手段として、スルーホール導体及びバイアホール導体はいずれも従来周知の手段であり、いずれの導通接続手段を採用するかは、回路基板の目的やコスト等を考慮し当業者が適宜選択すべき設計的事項である（上記ア及びイ参照）。しかも、基板の表面と裏面とを導通するスルーホール導体と基板の裏面側に形成されている層間樹脂絶縁層上に形成されている導体回路とをバイアホール導体で電気的に接続することは、例えば特開２００１−４４６３９号公報（図１には、感光性ガラス２のスルーホール３と感光性ガラス２の裏面側に形成された絶縁層１０に形成されている配線パターンとをバイアホール導体で電気的に接続している点が図示されている。）や特開２００５−３２９０５号公報（図８には、コア基板３０のスルーホール３６とコア基板３０の裏面側に形成された層間樹脂絶縁層５０、１５０上に形成されている導体回路５８、１５８とをバイアホール導体で電気的に接続している点が図示されている。）などに示されるように、従来周知の手段にすぎない。
　そうすると、引用発明において、配線６２ａ，６２ｂ，６２ｅとスルーホール４４ａ，４４ｂとを電気的に接続するスルーホール６４ａ，６４ｂの部分につき、スルーホール６４ａ，６４ｂに代えて従来周知のバイアホール導体を採用し、相違点２に係る本願補正発明のように構成することは、必要に応じて当業者が適宜容易になし得たことである。
　
（３）相違点３について
　引用発明は、パッド４２ｄの間隔を、ガラスエポキシ基板４１のスルーホール４４ａとスルーホール４４ｂとの間隔より狭くしたものであり、言い換えれば、ガラスエポキシ基板４１のスルーホール４４ａとスルーホール４４ｂとの間隔を、パッド４２ｄの間隔よりもかなり大きくしたものであるから、ガラスエポキシ基板４１の熱変形を抑えることができる構成を採用している点で、実装用パッドのピッチをコア基板のスルーホール導体のピッチより狭くして、コア基板の変形量を小さくした本願補正発明と軌を一にするものということができる。
　また、コア基板と、該コア基板の表面と裏面とを導通するスルーホール導体と、コア基板上に形成されていて、層間樹脂絶縁層と導体層とが交互に積層され、各導体層間がバイアホール導体にて接続されたビルドアップ配線層と、からなる基板において、コア基板の表面に形成されたビルドアップ配線層の表面に、電子部品の電極と接続する実装用パッドを設け、その実装用パッドのピッチを、前記コア基板のスルーホール導体のピッチより狭く構成することは、例えば引用例２（上記セ及びソ参照）、特開２００５−３２９０５号公報（図８参照）、特開２００３−１７４２５０号公報（図７参照）、特開２０００−１８３５３２号公報（図６参照）などに示されるように、従来周知の技術にすぎない。そして、これら従来周知の技術における基板は、コア基板と、該コア基板の表面と裏面とを導通するスルーホール導体と、コア基板上に形成されていて、層間樹脂絶縁層と導体層とが交互に積層され、各導体層間がバイアホール導体にて接続されたビルドアップ配線層と、からなる点で、引用発明と構成が共通するものである。
　そうすると、引用発明において、パッド４２ｄ及びスルーホール４４ａ，４４ｂに上記周知技術を適用し、相違点３に係る本願補正発明のように構成することは、当業者であれば容易になし得たことであるといえる。
　
　そして、本願補正発明が奏する効果は、引用発明、引用例２に記載された発明及び上記周知技術から当業者が予測し得る範囲内のものであって格別なものとはいえない。
　
　したがって、本願補正発明は、引用発明、引用例２に記載された発明及び周知技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができない。
　
５　むすび
　以上のとおり、本件補正は、平成２３年法律第６３号改正附則第２条第１８項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第６項において準用する同法第１２６条第５項の規定に違反するので、同法第１５９条第１項の規定において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
第３　本願発明について
１　本願発明
　本件補正は、上記のとおり却下されたので、本願の請求項１ないし６に係る発明は、平成２３年４月２０日付けの手続補正により補正された特許請求の範囲の請求項１ないし６に記載された事項により特定されるとおりのものであると認められるところ、その請求項１に係る発明（以下、「本願発明」という。）は、次のとおりである。
「耐熱性基板と該耐熱性基板を内蔵する内蔵用配線基板とからなる耐熱性基板内蔵配線板であって：
前記耐熱性基板が、
コア基板と、
該コア基板の表面と裏面とを導通するスルーホール導体と、
コア基板上に形成されていて、層間樹脂絶縁層と導体層とが交互に積層され、各導体層間がバイアホール導体にて接続されたビルドアップ配線層と、からなり、
前記内蔵用配線基板が、前記耐熱性基板上に形成されている層間樹脂絶縁層と、該層間樹脂絶縁層上に形成されている導体回路と、該導体回路と前記スルーホール導体とを電気的に接続するバイアホール導体とを有すること特徴とする耐熱性基板内蔵回路配線板。」
　
２　引用例
　引用例１及び引用例２の記載事項並びに引用発明は、前記「第２」の「２」に記載したとおりである。
　
３　対比・判断
　本願発明は、前記「第２」の「１」の本願補正発明から、「コア基板」についての限定事項である「セラミック製の」との事項を省き、「耐熱性基板」についての限定事項である「前記耐熱性基板は、さらに、コア基板の表面に形成されたビルドアップ配線層の表面に、電子部品の電極と接続する実装用パッドを有し、前記実装用パッドのピッチは、前記コア基板のスルーホール導体のピッチより狭い」との事項を省くとともに、「層間樹脂絶縁層」の形成箇所についての限定事項である「耐熱性基板の裏面側」との事項を「耐熱性基板」に拡張したものである。
　そうすると、本願発明の発明特定事項をすべて含み、さらに、発明特定事項を限定したものに相当する本願補正発明が、前記「第２」の「３」及び「４」に記載したとおり、引用発明、引用例２に記載された発明及び周知技術に基づいて、当業者が容易に発明をすることができたものであるから、本願発明も、実質的に同様の理由により、引用発明、引用例２に記載された発明及び周知技術に基づいて、当業者が容易に発明をすることができたものである。
　
４　むすび
　以上のとおり、本願発明（請求項１に係る発明）は、引用発明、引用例２に記載された発明及び周知技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許を受けることができない。
　そうすると、本願発明が特許を受けることができないものである以上、他の請求項に係る発明について検討するまでもなく、本願は拒絶されるべきものである。
　よって、結論のとおり審決する。