【手続補正書】
【提出日】平成17年8月29日(2005.8.29)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数の周波数で動作可能な少なくとも１つのクロック信号を有する、少なくとも１つのプロセッサを含むシステムにおいて、
前記少なくとも１つのプロセッサのクロック周波数要求を特定するステップと、
前記クロック周波数要求を支援するための電圧要求を特定するステップと、
前記クロック周波数要求に応じて、前記少なくとも１つのクロック信号を動作させるステップと、
前記電圧要求に応じて、前記少なくとも１つのプロセッサに供給する電圧を提供するステップとを含む、動的電力制御方法であって、
前記少なくとも１つのプロセッサが、複数のクロックドメインを有し、各クロックドメインは前記プロセッサの複数の構成要素にクロック信号を提供し、各クロック信号は少なくとも１つの関連する周波数を有し、かつ
前記クロック周波数要求を特定するステップが、前記複数のクロックドメインのそれぞれを動作可能にする必要があるかどうかを判定するステップを含む、前記方法。
【請求項２】
電圧要求を特定するステップが、クロック周波数要求の最大の最小クロック周波数を特定するステップを含む、請求項１に記載の方法。
【請求項３】
少なくとも１つのプロセッサに供給される現行電圧と、電圧要求に応じた電圧との間の電圧差の符号を特定するステップをさらに含む、請求項１に記載の方法。
【請求項４】
電圧差の符号が正の場合に、電圧要求に応じて少なくとも１つのプロセッサに供給する電圧を提供するステップを、クロック周波数要求に応じて少なくとも１つのクロック信号を動作させるステップの前に遂行する、請求項３に記載の方法。
【請求項５】
電圧差の符号が負の場合に、クロック周波数要求に応じて少なくとも１つのクロック信号を動作させるステップを、電圧要求に応じて少なくとも１つのプロセッサに供給する電圧を提供するステップの前に遂行する、請求項３に記載の方法。
【請求項６】
少なくとも１つのプロセッサが、複数のクロックドメインを有し、各クロックドメインが、前記少なくとも１つのプロセッサの、複数の構成要素に、複数の周波数でクロック信号を提供し、かつ
クロック周波数要求を特定するステップが、前記複数のクロックドメインのそれぞれにおいて必要とされる最小クロック周波数を特定することを含む、請求項１に記載の方法。
【請求項７】
複数のクロックドメインのそれぞれにおいて必要とされる、最小クロック周波数を比較するステップをさらに含む、請求項６に記載の方法。
【請求項８】
比較をするステップが、複数のクロックドメインのそれぞれにおいて必要とされる最小クロック周波数を比較して、前記複数のクロックドメインが必要とする最大の最小クロック周波数を特定することを含む、請求項７に記載の方法。
【請求項９】
電圧要求を特定するステップが、最大最小クロック周波数から前記電圧要求を特定することを含む、請求項８に記載の方法。
【請求項１０】
電圧要求を特定するステップが、動作可能にする必要のあるクロックドメインの、少なくとも１つの関連する周波数に基づいて、前記電圧要求を特定するステップを含む、請求項１に記載の方法。
【請求項１１】
複数の周波数で作動する少なくとも１つのクロック信号を含むプロセッサであって、
前記少なくとも１つのクロック信号を受け取る１つまたは複数の構成要素と、
前記プロセッサのクロック周波数要求を同定する少なくとも１つの構成要素に結合されたコントローラであって、前記プロセッサのクロック周波数要求に基づいて電圧要求を特定するとともに、前記クロック周波数要求および前記電圧要求によって定義される電力状態への遷移を順序づける、前記コントローラとを含み、
前記コントローラは、複数のレジスタによって少なくとも１つの構成要素に結合されており、前記複数のレジスタは、前記プロセッサのクロック周波数要求を示す情報を記憶する、前記プロセッサ。
【請求項１２】
コントローラが、複数のレジスタに結合されたコンパレータを含み、該コンパーレータが、前記複数のレジスタ内に格納された情報に基づいて電圧要求を特定するように構成されている、請求項１１に記載のプロセッサ。
【請求項１３】
プロセッサが、１つまたは複数のクロック動作構成要素に提供されて、複数の周波数で動作する複数のクロック信号を含む、請求項１２に記載のプロセッサ。
【請求項１４】
複数のレジスタが、複数のクロック信号の、それぞれのクロック周波数要求に対応する値を記憶する、請求項１３に記載のプロセッサ。
【請求項１５】
コンパレータが、複数のレジスタ内に記憶された最大値を特定し、その結果としてクロック周波数要求を特定する、請求項１４に記載のプロセッサ。
【請求項１６】
コントローラが、複数の電圧値を記憶するメモリをさらに含む、請求項１２に記載のプロセッサ。
【請求項１７】
コンパレータが、複数のレジスタ内に記憶された情報を、プロセッサのクロック周波数要求を支援するのに十分な電圧値を記憶する、メモリ内の場所にマッピングする、請求項１６に記載のプロセッサ。
【請求項１８】
コントローラが、クロック周波数要求および電圧要求によって定義される電力状態への遷移を順序づける有限状態機械を含む、請求項１７に記載のプロセッサ。
【請求項１９】
有限状態機械が、メモリから得られた電圧値を受け取り、プロセッサに供給されている現行電圧レベルと前記得られた電圧値との差の符号を特定する、請求項１８に記載のプロセッサ。
【請求項２０】
差の符号が正のときには、有限状態機械は、得られた電圧値で動作するようにプロセッサを遷移させ、次いでクロック周波数要求で動作するようにプロセッサを遷移させる、請求項１９に記載のプロセッサ。
【請求項２１】
差の符号が負のときには、有限状態機械は、クロック周波数要求で動作するようにプロセッサを遷移させ、次いで得られた電圧値で動作するようにプロセッサを遷移させる、請求項１９に記載のプロセッサ。
【請求項２２】
少なくとも１つのクロック信号が複数のクロック信号を含み、１つまたは複数のクロック動作構成要素が複数のクロック動作構成要素を含む、請求項１１に記載のプロセッサ。
【請求項２３】
複数のレジスタが、複数のクロック動作構成要素のそれぞれが必要とする、複数のクロック信号のそれぞれに対する周波数値を記憶する、請求項２２に記載のプロセッサ。
【請求項２４】
複数のレジスタが、複数のクロック動作構成要素のそれぞれが複数のクロック信号のそれぞれを必要とするかどうかを示す、２進値を記憶する、請求項２２に記載のプロセッサ。
【請求項２５】
複数のクロック信号を有するプロセッサへの電力を動的に制御するコントローラであって、
前記プロセッサのクロック周波数要求を示す情報を記憶する複数のレジスタと、
該複数のレジスタに結合されたコンパレータであって、前記複数のレジスタに記憶された前記情報に基づいて電圧要求を特定するように構成された、前記コンパレータと、
前記コンパレータに結合されて、前記プロセッサを、前記クロック周波数要求および前記電圧要求によって定義される電力状態に遷移させるように構成されたシーケンサとを含む、前記コントローラ。
【請求項２６】
複数のレジスタが、プロセッサの複数の構成要素が必要とする複数の周波数値を記憶する、請求項２５に記載のコントローラ。
【請求項２７】
複数のレジスタのそれぞれが、プロセッサに供給される複数のクロック信号のそれぞれに対するビットを含み、該ビットが、それに対応するクロック信号を動作可能にする必要があるかどうかを示す、請求項２５に記載のコントローラ。
【請求項２８】
コンパレータが、複数の電圧値を記憶するメモリを含み、前記コンパレータは複数のレジスタに記憶された複数の周波数値を、前記複数の周波数値によって示されるクロック周波数要求を支援するのに十分な電圧値を記憶するメモリの場所にマッピングする、請求項２６に記載のコントローラ。
【請求項２９】
コンパレータがプログラマブル論理配列を含み、前記コンパレータは複数のレジスタに記憶された複数の周波数値をプログラマブル論理配列への入力にマッピングするように適合されており、前記プログラマブル論理配列は、クロック周波数要求を支援するのに必要な電圧値を示す、シーケンサへの出力を提供するようにプログラムされている、請求項２６に記載のコントローラ。
【請求項３０】
シーケンサが有限状態機械である、請求項２５に記載のコントローラ。
【請求項３１】
複数の構成要素をさらに含むプロセッサと組み合わせた、請求項２５に記載のコントローラ。
【請求項３２】
複数の構成要素のそれぞれが、複数のレジスタのそれぞれ１つを介して、前記構成要素のクロック周波数要求を示す、請求項３１に記載の組合せ。
【請求項３３】
複数のレジスタが、複数のクロック信号のそれぞれに対応するビットを含む、請求項２５に記載の組合せ。
【請求項３４】
複数の構成要素のそれぞれが、複数のレジスタの少なくとも１つと関連し、かつ前記複数の構成要素のそれぞれは、複数のクロック信号のそれぞれに対応するビットを介して、それぞれのクロック信号が必要かどうかを示す、請求項３３に記載の組合せ。
【請求項３５】
複数のクロック信号で動作する複数の構成要素を有する少なくとも１つのプロセッサと、
該少なくとも１つのプロセッサに、変更可能なレベルの電圧を供給するように適合された電源と、
前記複数のクロック信号の周波数を制御するように適合されたクロックコントローラと、
前記電源および前記クロックコントローラに接続されて、前記少なくとも１つのプロセッサを監視して前記少なくとも１つのプロセッサのクロック周波数要求を特定するとともに前記クロック周波数要求に基づいて電圧要求を特定し、かつ前記電源および前記クロックコントローラを、前記クロック周波数要求および前記電圧要求によって定義される電力状態に遷移させる、動的電力コントローラとを含む、デバイス。
【請求項３６】
複数のクロック信号が、システムクロック信号を含む、請求項３５に記載の低電力デバイス。
【請求項３７】
クロックコントローラが、位相同期ループ（ＰＬＬ）周波数逓倍器を含み、システムクロック信号と同期した高周波クロック信号を提供する、請求項３６に記載の低電力デバイス。
【請求項３８】
複数のクロック信号が、システムクロック信号および高周波クロック信号から導かれる、請求項３７に記載の低電力デバイス。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正の内容】
【００２６】
そのように、プロセッサのクロック周波数要求を認識することによって、クロック制御１１０は、過剰なクロック周波数が生成されているときに、その間隔を低減するように周波数分配を構成することができる。さらに、クロック制御１１０は、プロセッサのクロック周波数要求に応じて、様々なクロックツリーまたはクロックツリーの部分の動作不能化を制御することができる。
図２に示すクロッキング方式は、単に例示的なものであり、プロセッサが必要とする様々なクロック信号を制御し、プロセッサの構成要素および／またはサブシステムに分配することのできる、１つの方式を示すことを意図するものであることを理解すべきである。しかしながら、当業者であれば、特定の組のクロッキング要求を満足する、様々なクロッキング方式を思いつくであろう。例えば、システムクロックは、ＰＬＬ逓倍器が供給するクロック信号で多重化された状態で示してある。しかしながら、システムクロックは、ＰＬＬクロック信号と独立した別個のクロックドメインと考えて、分配することもできる。システムクロッキング方式に対する特定の設計選択は、限定的なものではなく、様々な変更形態、修正形態、および改善形態を、本発明の範囲内で考慮することができる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００５２
【補正方法】変更
【補正の内容】
【００５２】
コンパレータは、最大最小値に基づいて、ルックアップテーブル中の指標を特定する必要はない。例えば、コンパレータは、様々な方法で、レジスタバンク内に記憶された様々なクロック周波数を考慮することができる。例えば、クロックドメイン３１０の１８０ＭＨｚクロック周波数は、低電圧、例えば０．９ボルトで支援することができる。しかしながら、他のクロックドメインからの要求による理由から（例えば、クロックドメイン３２０に対して７５ＭＨｚ、および２６ＭＨｚシステムクロック分配）、０．９ボルトは、プロセッサのクロック周波数要求を満たすのに十分ではない場合もある。コンパレータを、クロック周波数要求が、０．９ボルトで支援できないことを認識するように構成し、そのような場合には、最大最小値自体は低電圧によって支援できるとしても、上記のクロック周波数要求を１．２ボルトの電圧要求にマッピングするようにしてもよい。
【手続補正４】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
2005502114.tif 000001
【図２】
2005502114.tif 000002
【図３】
2005502114.tif 000003
【図４】
2005502114.tif 000004
【図５】
2005502114.tif 000005
【図６】
2005502114.tif 000006
【図７】
2005502114.tif 000007