【事件の表示】
　特願２００６−　７４７１２「画像処理装置および画像処理方法、並びにプログラム」拒絶査定不服審判事件〔平成１９年　９月２７日出願公開、特開２００７−２４９７９１〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯
　本願は、平成１８年３月１７日の出願であって、平成２２年４月２日付けの拒絶理由の通知に対し、平成２２年６月３日付けで手続補正がなされたが、平成２２年８月１８日付けで拒絶査定がなされ、これに対し、平成２２年１１月２４日に審判請求がなされるとともに、同日付けで手続補正がなされたものである。
　
第２．平成２２年１１月２４日付けの手続補正についての補正却下の決定
［補正却下の決定の結論］
　　平成２２年１１月２４日付けの手続補正を却下する。
［理由］
１．補正の内容
　この補正により、特許請求の範囲の請求項１は次のように補正された。
　
「補間対象となる補間画素の位置に基づいて、画像データに含まれる画素値のうちの、前記補間画素の画素値の補間処理に用いる所定数の画素の画素値からなる画素値群を決定する決定手段と、
　前記画像データに含まれる画素値を、前記所定数
単位で
前記所定数
　前記所定数の前記記憶手段のそれぞれから、前記画素値群を構成する前記所定数の前記画素値のそれぞれが同時に読み出されるように、前記記憶手段を制御する読出制御手段と、
　前記読出制御手段により読み出された前記画素値群を用いて、前記補間画素の画素値の前記補間処理を行う補間手段と
　を備える画像処理装置。」
　
２．補正の適否
　上記の補正は、補正前の請求項１を引用する請求項２に記載された発明における発明特定事項である「書き込み制御手段」を限定するものである。
　したがって、この補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法（以下、「平成１８年改正前特許法」という）第１７条の２第４項第２号に規定された特許請求の範囲の減縮を目的とするものである。
　そこで、補正後の請求項１に係る発明（以下、「本願補正発明」という）が特許出願の際独立して特許を受けることができるものであるか否か（平成１８年改正前特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に違反するか否か）について以下に検討する。
　
（１）本願補正発明
　本願補正発明は、上記１．補正の内容に記載した請求項１に記載された事項により特定されるとおりのものである。
　
（２）刊行物の記載事項
　これに対して、原査定の拒絶の理由で引用された本願の出願の日前に頒布された刊行物である特開平３−１９６３７６号公報（以下、「刊行物１」という）には、図面とともに、次のア〜オの事項が記載されている。（なお、エ．の第２表において、Ｙ　ＬＳＢの値の第３行目の「０」、ＲＡＭ２の第１行目の「Ｙ，Ｙ＋１」は、それぞれ、「１」、「Ｘ，Ｙ＋１」の明らかな誤記であるのでそのように訂正して記載した。）
　
ア．「３．発明の詳細な説明
〔産業上の利用分野〕
　本発明は一般に図形表示システムのデータ処理に関するものであり、更に詳細には、デイジタル・マツプ、レーダー、または他のデイジタル・ビデオ・システムにおいてラスター映像の回転および拡大縮小中に双一次補間データのアクセスを簡単にするための全フイールド記憶装置から複数の隣接位置に並列にアクセスするアドレス指定機構に関する。
〔従来の技術〕
　最近、航空図や他の情報を航空機の操縦士に表示する航空電子工学表示装置が考案されている。表示される情報はデイジタル・データベースから発生され、「デイジタル・マツプ」と言われる。
　他の用途では、レーダーまたは他のビデオ・データを表示したい。これらの用途ではすべてこのような入力センサ・データを回転し、拡大縮小し、曲げる必要があり、これを今度は双−次補関して満足な結果を得るようにしなければならない。典型的なビデオ読出しシステムでは、絵画素の双一次補間は四つの隣接絵画素にアクセスしてから行われる。満足な時間内に双一次補間を行うためには、絵画素の直列アクセスに極めて高速の記憶装置を必要とする。所定の点を処理するのに必要な隣接絵画素は、１だけずれても多数のアドレス・ビツトの変化を生ずる可能性があるため、非常に異なるアドレスに存在することがある。更に、或る双一次補間機構では高速並列アクセスが必要であり、絵画素データを直列アクセスすることができない。
〔発明が解決しようとする問題点〕
　従来のビデオ読出しシステムはこれらの要求事項に、四つの隣接絵画素に直列にアクセスするのに充分な時間が利用できるように読出し区域の解像度を小さくすることによシ対処していた。他の方法にはこのようなデイジタル・マツプ・システムに使用する全フィールド記憶装置の完全なコピーを４個保持する方法があり、これでは各コピーを元のものからＸまたはＹ方向に１だけずらしてから読出せば非常に簡単であるが、必要な記憶装置の量が多くなり過ぎる。
〔問題点を解決するための手段および作用〕
　本発明の一実施例によれば、全フイールド記憶装置が四つの四半部に分割される。各四半部はそれ自身のアドレスおよびデータ母線を備えている。次に制御用論理が到来するＸ、Ｙアドレスを修正してそのアドレス指定空間に含まれている隅にアクセスする。次に四つのデータ母線を配列し直して４個の絵画素が双一次補間器に対して適切な隅位置に出力されるようにしなければならない。この用途では、四つの隅は左から右へおよび上から下へ順に並べられる。本発明はまたアドレス指定空間の外側にある空白絵画素へのアドレスのあふれを検出する。
　本発明の一つの長所は絵画素群の四隅を所定の読出し点でリアルタイムに且つ、全フイールド記憶装置に対して別の記憶装置を必要とせず、また記憶装置の速さを極端に速くする必要なく、充分な解像度で示すことである。」（第２頁右上欄第１３行−第３頁左上欄第１２行）
　
イ．「〔発明の概要〕
　全フイールド記憶装置から複数の隣接絵画素位置に並列にアクセスする装置を開示する。この装置は全フイールド記憶装置を、各区画がアドレスおよびデータ母線を備えている区画に分割する手段、到来するＸ、Ｙアドレスを修正してそのアドレス指定空間に含まれている画面位置にアクセスする手段、および複数の絵画素を適切な画面場所の位置に出力させるようにデータ母線を配列する手段、から構成され、分割手段、修正手段、および配列手段は協同してデータを処理し、複数の隣接絵画素位置が並列に且つ所定の配置で出力されるようにする。
　本発明の別の目的、長所、および特徴については当業者はここに示す説明、特許請求の範囲、および図面を通して正しく評価するであろう。図面において同じ数字は類似要素を示す。
〔好適実施例の説明〕
　第１図に本発明の実施例の一例の概要をブロック図の形で示す。この特定の実施例はレーダーのビデオ・データを処理しているが、デイジタル・マツプまたは他の形式のデイジタル・ビデオ・データを容易に処理することができる。第１図に示す実施例はアドレス制御テップ１０および１２、全フイールド記憶装置３０、およびデータ制御チツプ２２を備えている。全フツールド記憶装置は区画から成り、各区画は全記憶場所を同等に割当てられている乱アクセス記憶装置（ＲＡＭ）を備えている。」（第３頁右上欄第１行−第３頁左下欄第９行）
　
ウ．「本発明の一実施例を一般的に説明したが、本発明は以下に記す特定例の説明を通して更に良く理解することができる。本発明の一つの例では、全フイールド記憶装置を四つの２５６×２５６×４記憶域で構成することができ、各記憶域を一つの６４ｋ×４ＲＡＭで表わすことができる。しかし、本発明の長所を達成するためには、各区域をＸおよびＹの最下位ビツト（ＬＳＢ）ではさむ。このようにして、データをアドレス制御チツプ１０および１２で受取る書込みモード期間中、特定のアドレスに対して選定された６４ｋ×４ＲＡＭを下の第１表に示すようにＸおよびＹのＬＳＢにより決定する。
　
　　　　　　　　　　　第１表
　ＸのＬＳＢ　　ＹのＬＳＢ　　　選定されたＲＡＭ
　　　０　　　　　　０　　　　　　ＲＡＭ０（１４）
　　　１　　　　　　０　　　　　　ＲＡＭ１（１６）
　　　０　　　　　　１　　　　　　ＲＡＭ２（１８）
　　　１　　　　　　１　　　　　　ＲＡＭ３（２０）
　
　本発明の用途のこの例では、各６４ｋ×４ＲＡＭに対するアドレスはＸビット１〜８、およびＹビット１〜８から取り、Ｘ、ＹのＬＳＢ（ビツト０）を使用してチップの選定を行う。最上位ビット（ＭＳＢ）、ビット９、は書込み中は使用しない。しかし、読出しモードではこのビットは画面外（ｏｆｆ−ｓｃｒｅｅｎ）アクセス（Ｘ、Ｙ　ＯＶＦ）を検出する。
　なお第１図を参照すると、アドレス制御チツプ１０は入力ＰＩＮＧ、ＲＣＬＫ、Ｘ　ＲＩＳＥＴ、Ｘ　ＩＮＣ、Ｘ　ＤＥＣ、ＷＳ、ＹＬＳＢ、およびＸＳを備えている。同様に、アドレス制御チツプ１２は入力ＰＩＮＧ、ＲＣＬＫ、Ｙ、Ｙ　ＲＥＳＥＴ、Ｙ　ＩＮＣ、Ｙ　ＤＥＣ、ＷＳ、Ｙ　ＯＶＦを備えている。両アドレス制御チツプは１０ビツト・カウンタ、２×２×８マルチプレクサー、およびあふれ検出能力を備えている。ＸおよびＹに対するアドレス制御チツプ、それぞれ１０および１２、は機能的に同等であり、たとえば、一対のゲート・アレイでまたは離散的論理要素を用いて実施することができる。二つのアドレス・チツプ間の小さな相違はＸＳ（Ｘ選定）線により有利に制御することができる。Ｘアドレス制御テップ１０はＲＡＭ０およびＲＡＭ１に対する読出し／ストローブおよびチツプ選択を行い、Ｙアドレス制御チツプ１２はＲＡＭ２およびＲＡＭ３に対する読出し／ストローブおよびチツプ選択を行う。」（第３頁右下欄第６行−第４頁右上欄第１４行）
　
エ．「本発明の一実施例について記したが、本発明の動作の一例を説明するのが本発明を理解する助けとなることがわかるであろう。
　たとえば、データ獲得モード中、データはたとえば航空機（図示せず）内のレーダー・システムと関連する電子工学装置から、典型的にはラスター線あたり５１２絵画索とすることができる絵画素ディジタル化速度でＲＡＤＡＲ　ＶＩＤＥＯ　ＩＮ線で受取る。アドレス制御チツプ１０および１２の内部の１０ビツト・カウンターを動作させるのに必要な制御信号も外部で発生される。入力ＰＩＮＧ、ＲＣＬＫ、Ｘ　ＲＥＳＥＴなどを通して信号を送る外部制御に応じて、アドレス制御チツプ１０および１２に固有の１０ビツト・カウンターはＸおよびＹアドレスを発生し、これは続いてＦＦＭに送られる。Ｙは垂直走査の始めにリセツトされ、奇数フレームにつき１回歩進し、次いでＸが各線の始めにリセツトされる。Ｘは次に、ビデオ読出しシステムにより実施されている走査モードにより、デイジタル化につき１回歩進し、または１線おきに減ぜられる。各線の終りに、Ｙは２回歩進してインターレースに備える。書込み／ストローブ信号（Ｗ／Ｓ）はセツトアツプ時間を考慮してから絵画素ごとに１回クロックされる。このモードでは、データ制御チツプ２２はレーダー・ビデオ信号を直接４個の６４×４ＲＡＭデータ母線のすべてに送るようにセツトされる。アドレス制御チツプ１０および１２は次にチツプ選択Ｃ８Ｏ〜Ｃ８３を制御して適格なＲＡＭだけに確実に書込まれるようにする。Ｘアドレス制御チツプ１０は読出し／ストローブおよびチツプ選択Ｃ８０およびＣ８１を行い、Ｙアドレス制御チツプ１２は書込み／ストローブおよびチツプ選択Ｃ８２およびＣ８３を行う。
　本発明の一つの重要な局面は第１図に示す光景記憶装装置ブロツクの下流で行うことができる双一次補間に関する所定の断片的読出し点を囲んでいる４個の絵画素を並列に出力する能力である。全フイールド記憶装置は左上隅（たとえば、Ｘ、Ｙの整数位置）のＸ、Ｙ座標を与えたとき隣接する四つの絵画素を出力することによりこの必要事項に適応するように組立てられる。読出しクロツク（ＲＣＬＫ）が活性化すれば、四つのＲＡＭはすべてそのデータを出力することができるが、各チツプに対するアドレスは第２表に従って異なる可能性がある。
　
　　　　　　　　　　　　　　　第２表
ＸＬＳＢ　ＹＬＳＢ　ＲＡＭ０　　ＲＡＭ１　　ＲＡＭ２　　ＲＡＭ３
　０　　　　０　　　Ｘ、Ｙ　　Ｘ＋１、Ｙ　Ｘ、Ｙ＋１　Ｘ＋１、Ｙ＋１
　１　　　　０　　Ｘ＋１、Ｙ　　Ｘ、Ｙ　　Ｘ＋１、Ｙ＋１　Ｘ、Ｙ＋１
　０　　　　１　　Ｘ、Ｙ＋１　Ｘ＋１、Ｙ＋１　Ｘ、Ｙ　　Ｘ＋１、Ｙ　
　１　　　　１　Ｘ＋１、Ｙ＋１　Ｘ、Ｙ＋１　Ｘ＋１、Ｙ　　Ｘ、Ｙ　
　
　再び、それぞれＸおよびＹのビット１〜８だけが選択されたＲＡＭに送られ、最上位ビツト（ＭＳＢ）９が、０でないとき、あぶれを判定する。データ制御チツップは各ＲＡＭから４個の出力を取り、これを上述のようにＩ３を通して適格な最終出力Ｉ０に送る。したがつて、データ制御チツプは各ＲＡＭ出力を下の第３表に示す機構に従つて送らなければならない。
　
　　　　　　　　　　　　　　　第３表
ＸＬＳＢ　　ＹＬＳＢ　　１０　　　１１　　　１２　　　１３
　０　　　　　０　　　ＲＡＭ０　ＲＡＭ１　ＲＡＭ２　ＲＡＭ３
　１　　　　　０　　　ＲＡＭ１　ＲＡＭ０　ＲＡＭ３　ＲＡＭ２
　０　　　　　１　　　ＲＡＭ２　ＲＡＭ３　ＲＡＭ０　ＲＡＭ１
　１　　　　　１　　　ＲＡＭ３　ＲＡＭ２　ＲＡＭ１　ＲＡＭ０
　
」（第５頁右上欄第４行−第６頁左上欄第９行）
　
オ．「更に、第１図および第２図に示す構成を、４×４マトリツクスのような隣接絵画素のマトリツクスにアクセスまたは書込むことができるように有利に積み重ねることができる。このよう層状構成においては、要素の数が４データ径路ずつを有するＸおよびＹにより明らかに２倍になる。その他に、全フイールド記憶装置が４ではなく１６の記憶装置の集まりから構成されることになる。本発明の原理をより大きなマトリツクスに拡張するには第１図、第２図、および第３図に示す回路の層を更に追加するだけでよい。」（第６頁右下欄第１５行−第７頁左上欄第６行）
　
　以上の記載から、刊行物１には以下の発明（以下、「刊行物１発明」という）が記載されている。
　
　全フイールド記憶装置と、
　データ獲得モード中、デイジタル・ビデオ・データの絵画素を、前記全フイールド記憶装置を構成する四つのＲＡＭ０〜３のうち、絵画素のＸアドレス及びＹアドレスのＬＳＢにより決定されたＲＡＭにそれぞれ書き込み、
　読み出しモードでは、四つの隣接絵画素が並列に且つ所定の配置で出力されるようにアドレスを制御するアドレス制御チツプと、
　を備え、
　出力された前記四つの隣接絵画素で絵画素の双一次補間を行う装置。
　
（３）対比
　本願補正発明と刊行物１発明とを対比する。
　
　刊行物１発明は、デイジタル・ビデオ・データ（本願補正発明の「画像データ」に相当）に対して四つの隣接絵画素の画素値を用いて補間演算を行うものであり、ここで、隣接絵画素は、補間対象となる補間画素の位置に隣接する四つの絵画素（本願補正発明の「前記補間画素の画素値の補間処理に用いる所定数の画素の画素値からなる画素値群」に相当）として決定されたものである。
　したがって、本願補正発明と刊行物１発明とは、「補間対象となる補間画素の位置に基づいて、画像データに含まれる画素値のうちの、前記補間画素の画素値の補間処理に用いる所定数の画素の画素値からなる画素値群を決定する決定手段」を備える点で一致する。
　
　刊行物１発明は、アドレス制御チツプの制御により、デイジタル・ビデオ・データの絵画素（本願補正発明の「前記画像データに含まれる画素値」に相当）を、４個のＲＡＭ０〜３（本願補正発明の「前記画素値を記憶する前記所定数の記憶手段」に相当）のうち、絵画素のＸアドレス及びＹアドレスのＬＳＢにより決定されたＲＡＭにそれぞれ書き込むものである。絵画素のＸアドレス及びＹアドレスのＬＳＢは、アドレスの奇数・偶数を表すものであるから、刊行物１発明は、ＸアドレスとＹアドレスの奇偶の４種類の組み合わせに対して、それぞれ、４個のＲＡＭ０〜３が対応付けられて画素値が記憶されるものである。すなわち、画素位置と記憶されるＲＡＭとを対応付けた図で表すと次のように画素値が記憶されるものであると考えられる。
　
　　　Ｘアドレス→　
　　　　　　０　　　　１　　　　２　　　　３　　　　４　　　・・・　
　Ｙ　０　ＲＡＭ０　ＲＡＭ１　ＲＡＭ０　ＲＡＭ１　ＲＡＭ０　・・・　
　ア　１　ＲＡＭ２　ＲＡＭ３　ＲＡＭ２　ＲＡＭ３　ＲＡＭ２　・・・　
　ド　２　ＲＡＭ０　ＲＡＭ１　ＲＡＭ０　ＲＡＭ１　ＲＡＭ０　・・・　
　レ　３　ＲＡＭ２　ＲＡＭ３　ＲＡＭ２　ＲＡＭ３　ＲＡＭ２　・・・　
　ス　４　ＲＡＭ０　ＲＡＭ１　ＲＡＭ０　ＲＡＭ１　ＲＡＭ０　・・・　
　↓　５　ＲＡＭ２　ＲＡＭ３　ＲＡＭ２　ＲＡＭ３　ＲＡＭ２　・・・　
　　　　・・・
　
　この図で、例えば、Ｘアドレスが０、１、Ｙアドレスが０、１に対応する四つの絵画素は、４個のＲＡＭ０〜３に、それぞれ記憶され、その他の隣接する四つの絵画素も同様に４個のＲＡＭ０〜３に、それぞれ記憶される。つまり、四つの絵画素は、それぞれ異なる記憶手段に記憶されるといえる。
　また、この四つの隣接絵画素は補間に用いられるものであって、２×２のマトリクスを構成しているといえる（上記オ．を参照）。
　したがって、本願補正発明と刊行物１発明とは、「前記画像データに含まれる画素値を、前記画素値を記憶する前記所定数の記憶手段に対して、マトリクスを構成する前記所定数の画素値がそれぞれ異なる記憶手段に書き込まれるように制御を行う書き込み制御手段」を備える点で共通するものであるといえる。
　
　刊行物１発明は、アドレス制御チツプの制御により、全フイールド記憶装置のＲＡＭ０〜３に書き込まれた四つの隣接絵画素が並列に且つ所定の配置で出力されるものである。並列に出力されるということは、すなわち、同時に読み出されるということである。
　したがって、本願補正発明と刊行物１発明とは、「前記所定数の前記記憶手段のそれぞれから、前記画素値群を構成する前記所定数の前記画素値のそれぞれが同時に読み出されるように、前記記憶手段を制御する読出制御手段」を備える点で一致する。
　
　刊行物１発明は、出力された四つの隣接絵画素（本願補正発明の「前記読出制御手段により読み出された前記画素値群」に相当）で絵画素の双一次補間を行うものである。　したがって、本願補正発明と刊行物１発明とは、「前記読出制御手段により読み出された前記画素値群を用いて、前記補間画素の画素値の前記補間処理を行う補間手段」を備える点で一致する。
　
　刊行物１発明は、双一次補間という画像処理を行う装置であるから、「画像処理装置」といえる。
　
　以上をまとめると、本願補正発明と刊行物１発明の一致点及び相違点は次のとおりである。
　
［一致点］
　補間対象となる補間画素の位置に基づいて、画像データに含まれる画素値のうちの、前記補間画素の画素値の補間処理に用いる所定数の画素の画素値からなる画素値群を決定する決定手段と、
　前記画像データに含まれる画素値を、前記画素値を記憶する前記所定数の記憶手段に対して、マトリクスを構成する前記所定数の画素値がそれぞれ異なる記憶手段に書き込まれるように制御を行う書き込み制御手段と、
　前記所定数の前記記憶手段のそれぞれから、前記画素値群を構成する前記所定数の前記画素値のそれぞれが同時に読み出されるように、前記記憶手段を制御する読出制御手段と、
　前記読出制御手段により読み出された前記画素値群を用いて、前記補間画素の画素値の前記補間処理を行う補間手段と
　を備える画像処理装置。
　
［相違点］
　書き込み制御手段が、前記画像データに含まれる画素値を、前記画素値を記憶する前記所定数の記憶手段に対して、前記所定数の画素値がそれぞれ異なる記憶手段に書き込まれるように制御を行うとき、本願補正発明においては、「前記画像データに含まれる画素値を、前記所定数単位でマトリクスに分割し、前記マトリクスごとに、」書き込まれるように制御を行うのに対し、刊行物１発明では、分割したマトリクスごとではない点。
　
（４）当審の判断
　上記相違点について検討する。
　
　両者の相違は、本願補正発明が、画像データに含まれる画素値を、分割したマトリクスごとに記憶手段に書き込むのに対し、刊行物１発明は、カウンターで発生したＸ、Ｙアドレスに基づいて記憶手段に書き込まれる（上記エ．を参照）ものである点にあり、換言すれば、画像データの複数の画素値が記憶手段に書き込まれる順序が異なるということである。
　本願補正発明と刊行物１発明において、解決しようとする課題および該課題に対応する構成は、何れも、‘読み出し時のメモリへの高速アクセスを避けるために複数の画素値を複数のメモリから同時に読み出す’という共通するものである。これに対して、上記相違点は、メモリへ書き込まれる順序に関するものであって、この書き込みがマトリクスごとに実行されても、カウンターで発生したＸ、Ｙアドレスに基づいて実行されても、記憶された結果（メモリの状態）は、両者で異なるものではなく、書き込みの順序をそのようにしたことにより上記解決しようとする課題が解決できないわけでもないから、どのような順序で書き込むかは装置を実現するための具体的な回路構成をどのように設計するか等により決定される設計的な事項にすぎないと考えらる。
　また、上記（３）対比で述べたように、刊行物１発明における、４個のＲＡＭ０〜３にそれぞれ記憶される四つの隣接絵画素は補間に用いられるものであって、２×２のマトリクスを構成しているものである点は本願補正発明と相違しないから、該マトリクスをデイジタル・ビデオ・データ（画像データ）の書き込みの単位とすることに格別の困難はない。
　したがって、刊行物１発明において、デイジタル・ビデオ・データ（画像データ）を、分割したマトリクスごとに書き込まれるように制御を行うこと、すなわち、本願補正発明のように、「前記画像データに含まれる画素値を、前記所定数単位でマトリクスに分割し、前記マトリクスごとに、前記画素値を記憶する前記所定数の記憶手段に対して、前記マトリクスを構成する前記所定数の画素値がそれぞれ異なる記憶手段に書き込まれるように制御を行う書き込み制御手段」を備えることは、当業者が必要に応じて適宜設計し得る事項にすぎないことであり、そのこと自体による格別の効果もない。
　
　よって、本願補正発明は、刊行物１発明に基づいて、当業者が容易に発明をすることができたものであり、特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができないものである。
　
（５）まとめ
　以上のとおり、本件補正は、平成１８年改正前特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に違反してなされたものであるから、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
第３．本願発明について
１．本願発明
　平成２２年１１月２４日付けの手続補正は上記のとおり却下されたので、本願の請求項に係る発明は、平成２２年６月３日付け手続補正書の特許請求の範囲の請求項１ないし７に記載された事項により特定されるものであるところ、その請求項１に係る発明（以下、「本願発明」という）は、次のとおりのものである。
　
「補間対象となる補間画素の位置に基づいて、画像データに含まれる画素値のうちの、前記補間画素の画素値の補間処理に用いる所定数の画素の画素値からなる画素値群を決定する決定手段と、
　前記画像データに含まれる画素値を、前記所定数の画素値からなるマトリクスに分割し、前記マトリクスごとに、前記画素値を記憶する複数の記憶手段に対して、前記マトリクスを構成する前記所定数の画素値がそれぞれ異なる記憶手段に書き込まれるように制御を行う書き込み制御手段と、
　前記所定数の前記記憶手段のそれぞれから、前記画素値群を構成する前記所定数の前記画素値のそれぞれが同時に読み出されるように、前記記憶手段を制御する読出制御手段と、
　前記読出制御手段により読み出された前記画素値群を用いて、前記補間画素の画素値の前記補間処理を行う補間手段と
　を備える画像処理装置。」
  
２．刊行物
　原査定の拒絶の理由で引用された刊行物、及び、その記載事項は、前記第２．２．（２）に記載したとおりである。
　
３．対比・判断
　本願発明は、前記第２．２．で検討した本願補正発明の限定事項である「所定数
単位で
前記所定数
　そうすると、本願発明の特定事項を全て含み、さらに他の特定事項を付加したものに相当する本願補正発明が前記第２．２．（４）に記載したとおり、刊行物１に記載された発明に基づいて、当業者が容易に発明をすることができたものであるから、本願発明も同様の理由により、刊行物１に記載された発明に基づいて当業者が容易に発明をすることができたものである。
　
第４．むすび
　以上のとおりであるから、本願の請求項１に係る発明は、特許法第２９条第２項の規定により特許を受けることができない。
　したがって、本願は、その余の請求項について論及するまでもなく、拒絶すべきものである。
　よって、結論のとおり審決する。