【事件の表示】
　特願２００３−５５０２８５「デバイス形成用貼り合わせウェーハの製造方法」拒絶査定不服審判事件〔平成１５年　６月１２日国際公開、ＷＯ０３／４９１８９〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、２００２（平成１４）年１１月２５日（優先権主張２００１（平成１３）年１２月４日、日本国）を国際出願日とする出願であって、平成１９年１１月１６日付けの拒絶理由通知に対して、平成２０年１月２５日に意見書及び手続補正書が提出されたが、同年６月１６日付けで拒絶査定がされ、それに対して、同年７月２３日に拒絶査定に対する審判請求がされるとともに、同年８月８日に手続補正書が提出され、その後、平成２２年６月１１日付けで審尋がされ、同年７月２７日に回答書が提出された。
　その後、当審において平成２３年１月１３日付けで拒絶の理由が通知され、それに対して、同年３月１４日に手続補正書及び意見書が提出されたものである。
　
２．本願発明
　本願の請求項１〜５に係る発明は、平成２３年３月１４日に提出された手続補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１〜５に記載されている事項により特定されるとおりのものであり、そのうちの請求項１に係る発明（以下「本願発明」という。）は、請求項１に記載された以下のとおりのものである。
　「【請求項１】
　少なくとも、第１シリコン単結晶ウェーハの表面から水素イオンまたは希ガスイオンの少なくとも一方を注入して第１シリコン単結晶ウェーハ中にイオン注入層を形成し、該第１シリコン単結晶ウェーハとＭＩＳデバイスが形成されるシリコン単結晶層を支持する支持基板である第２シリコン単結晶ウェーハとを貼り合わせた後、前記イオン注入層にて前記第１シリコン単結晶ウェーハを剥離してＭＩＳデバイスを形成するためのシリコン単結晶層を形成する貼り合わせウェーハの製造方法において、
　前記第１シリコン単結晶ウェーハとして直径が２００ｍｍ以上で且つ結晶面方位が｛１１０｝または｛１１０｝からのずれが１５°以内のシリコン単結晶ウェーハを用い、前記第２シリコン単結晶ウェーハとして直径が２００ｍｍ以上で且つ結晶面方位が｛１００｝または｛１００｝からのずれが１５°以内のシリコン単結晶ウェーハを用い、
　前記剥離工程後に１０００〜１３００℃で結合熱処理を行うことを特徴とするデバイス形成用貼り合わせウェーハの製造方法。」
　
３．引用刊行物に記載された発明
（１）本願の出願前に日本国内において頒布され、平成２３年１月１３日付けで通知した拒絶の理由において引用された刊行物である特開平１−１６２３６２号公報（以下「引用例」という。）には、第１図とともに以下の記載がある（なお、下線は当合議体にて付加したものである。以下同じ。）。
ａ．「［概要］
　高速ＣＭＯＳ素子の製造方法に関し、
　ＣＭＯＳ素子の高速化、微細化を可能とし、さらにラッチアップによる障害を防止することを目的とし、
　
面指数（１００）のｐ型珪素（Ｓｉ）基板上に、絶縁層を介して面指数（１１０）のｎ型珪素基板を形成する工程と、前記のいずれか一方の基板を薄膜化し、パターニングして該絶縁層上に島状の珪素層を形成する工程と、ｐ型珪素中にチャネル領域を（１００）面内に持つｎチャネルＦＥＴを形成し、ｎ型珪素中にチャネル領域を（１１０）面内に持つｐチャネルＦＥＴを形成する工程とを有する
　
ｂ．「［実施例］
　第１図（１）〜（３）は本発明の一実施例を説明するＣＭＯＳ素子の断面図である。
　
第１図（１）において、表面に厚さ約３０００ÅのＳｉＯ
２
層１１Ａを形成した面指数（１００）のｐ−Ｓｉ基板１１と、表面に厚さ約３０００ÅのＳｉＯ
２
層１２Ａを形成した面指数（１１０）のｎ−Ｓｉ基板１２をそれぞれのＳｉＯ
２
面を合わせて重ねてカーボンヒータ１３上に載せ、電源１４により８００〜９００℃に基板を加熱し、パルス電源１５より両基板間に３０〜３００Ｖのパルス電圧を印加して両基板を貼り合わせる
２）
２）　１９８７年春季　第３４回応用物理学会予稿集
　　　　　　　　　　　ｐ５４４．３０ａ−８−１．
　
次に、ｎ−Ｓｉ基板１２をラッピングとエッチングにより５０００Å程度に薄くして、素子形成領域を島状に残してその他の領域をエッチング除去して、下地のＳｉＯ
２
層１２Ａを露出させる
　
第１図（２）において、通常の工程により、上記のようにして得られた島状のｎ−Ｓｉ層１２ＢにｐチャネルＦＥＴを形成し、ＳｉＯ
２
層１２Ａ、１１Ａを一部除去してｐ−Ｓｉ基板１１を露出し、ここにｎチャネルＦＥＴを形成する
　
（２）以上によれば、引用例には、次の発明（以下「引用発明」という。）が記載されているものと認められる。
　「表面に厚さ約３０００ÅのＳｉＯ２層１１Ａを形成した面指数（１００）のｐ−Ｓｉ基板１１と、表面に厚さ約３０００ÅのＳｉＯ２層１２Ａを形成した面指数（１１０）のｎ−Ｓｉ基板１２をそれぞれのＳｉＯ２面を合わせて重ねて両基板を貼り合わせた後、ｎ−Ｓｉ基板１２をラッピングとエッチングにより５０００Å程度に薄くし、素子形成領域を島状に残すようにエッチング除去して形成した島状のｎ−Ｓｉ層１２ＢにｐチャネルＦＥＴを形成し、ＳｉＯ２層１２Ａ、１１Ａを一部除去してｐ−Ｓｉ基板１１を露出し、ここにｎチャネルＦＥＴを形成する半導体装置の製造方法。」
　
　
４．本願発明と引用発明との対比
（１）引用発明における「面指数（１１０）」及び「面指数（１００）」は、それぞれ、本願発明における「結晶面方位が｛１１０｝または｛１１０｝からのずれが１５°以内」及び「結晶面方位が｛１００｝または｛１００｝からのずれが１５°以内」に相当する。
　
（２）上記３．（１）ａ．にて摘記したとおり、引用例は「高速ＣＭＯＳ素子の製造方法」に関するものであるから、引用発明の「ｐチャネルＦＥＴ」は、ＭＯＳ型のＦＥＴであると認められる。また、ＭＯＳ型のＦＥＴは、ＭＩＳ型のＦＥＴの１種であるから、引用発明の「ｐチャネルＦＥＴ」は、本願発明の「ＭＩＳデバイス」に相当する。また、引用発明の「ｎ−Ｓｉ層１２Ｂ」は、本願発明の「ＭＩＳデバイスを形成するためのシリコン単結晶層」に相当する。
　さらに、引用発明の「ｎ−Ｓｉ基板１２」は、「面指数（１１０）」の単結晶シリコン基板であり、ｐ−Ｓｉ基板１１との貼り合わせ後に薄化されて、前記「ｐチャネルＦＥＴ」が形成されるものであるから、本願発明の「第１シリコン単結晶ウェーハ」に相当する。
　
（３）引用発明の「ｐ−Ｓｉ基板１１」は、「面指数（１００）」の単結晶シリコン基板であり、前記「ｐチャネルＦＥＴ」を形成するための「ｎ−Ｓｉ層１２Ｂ」を支持するものであることは明らかであるから、本願発明の「ＭＩＳデバイスが形成されるシリコン単結晶層を支持する支持基板」及び「第２シリコン単結晶ウェーハ」に相当する。
　
（４）引用発明は、２つのＳｉ基板を貼り合わせた後に、デバイスを形成しようとするものであるから、引用発明の「半導体装置の製造方法」は、本願発明の「デバイス形成用貼り合わせウェーハの製造方法」に相当する。
　
（５）以上を総合すると、本願発明と引用発明とは、
　「少なくとも、第１シリコン単結晶ウェーハとＭＩＳデバイスが形成されるシリコン単結晶層を支持する支持基板である第２シリコン単結晶ウェーハとを貼り合わせた後、ＭＩＳデバイスを形成するためのシリコン単結晶層を形成する貼り合わせウェーハの製造方法において、
　前記第１シリコン単結晶ウェーハとして結晶面方位が｛１１０｝または｛１１０｝からのずれが１５°以内のシリコン単結晶ウェーハを用い、前記第２シリコン単結晶ウェーハとして結晶面方位が｛１００｝または｛１００｝からのずれが１５°以内のシリコン単結晶ウェーハを用いることを特徴とするデバイス形成用貼り合わせウェーハの製造方法。」
である点で一致し、以下の３点で相違する。
　
（相違点１）本願発明は、「ＭＩＳデバイスを形成するためのシリコン単結晶層」の形成を「第１シリコン単結晶ウェーハの表面から水素イオンまたは希ガスイオンの少なくとも一方を注入して第１シリコン単結晶ウェーハ中にイオン注入層を形成し、」「前記イオン注入層にて前記第１シリコン単結晶ウェーハを剥離して」行っているのに対し、引用発明は、「ｐ−Ｓｉ基板１２」をラッピングとエッチングで薄くすることにより行っている点。
　
（相違点２）本願発明は、「第１シリコン単結晶ウェーハ」及び「第２シリコン単結晶ウェーハ」の直径が「２００ｍｍ以上」であるのに対し、引用発明は、そのような特定をしていない点。
　
（相違点３）本願発明は、「剥離工程後に１０００〜１３００℃で結合熱処理を行」っているのに対し、引用発明は、そのような特定をしていない点。
　
　
５．相違点についての当審の判断
（１）相違点１及び３について
　ＳＯＩウェーハにおける素子形成用の薄膜化されたシリコン単結晶層を形成する手段として、水素イオンまたは希ガスイオンの少なくとも一方を注入してイオン注入層が形成された一方のシリコンウェーハと、他方のシリコンウェーハとを貼り合わせ、前記イオン注入層にて該一方のウェーハを剥離すること、及び、その後に１０００〜１３００℃で結合熱処理を行うことは、本願の出願前に日本国内において頒布された刊行物である下記周知例１に記載されるように当業者において周知である。
　引用発明は、２枚のシリコン単結晶基板を貼り合わせた後、一方のシリコン単結晶基板を薄くして素子を形成するものであって、上記周知の技術と同一の技術分野に属するものであるから、引用発明における「ｐ−Ｓｉ基板１２」を薄くする手段である「ラッピングとエッチング」に代えて、上記周知の技術を採用して、「第１シリコン単結晶ウェーハの表面から水素イオンまたは希ガスイオンの少なくとも一方を注入して第１シリコン単結晶ウェーハ中にイオン注入層を形成し、」「前記イオン注入層にて前記第１シリコン単結晶ウェーハを剥離」し、さらに、「剥離工程後に１０００〜１３００℃で結合熱処理を行」うことは、当業者であれば容易になし得たことである。
　
ａ．周知例１：特開２０００−３３１８９９号公報
　上記周知例１には、図１とともに以下の記載がある。
　「【０００４】一方、近年の半導体デバイスの高集積化、高速度化に伴い、ＳＯＩ層の厚さは更なる薄膜化と膜厚均一性の向上が要求されており、具体的には０．１±０．０１μｍ程度の膜厚及び膜厚均一性が必要とされている。
このような膜厚及び膜厚均一性をもつ薄膜ＳＯＩウェーハを貼り合わせウェーハで実現するためには従来の研削・研磨での減厚加工では不可能であるため、新たな薄膜化技術として、特開平５−２１１１２８号公報に開示されている水素イオン剥離法と呼ばれる方法（スマートカット法とも呼ばれる）が開発された
　
　「【００１７】
【発明の実施の形態】以下、本発明の実施の形態を図１を参照しながら説明するが、本発明はこれらに限定されるものではない。ここで、図１は本発明による貼り合わせＳＯＩウェーハの製造工程の一例を示すフロー図である。工程（ａ）では、２枚のシリコンウェーハ１、２を準備するものであり、両ウェーハとも少なくとも結合すべき面が鏡面研磨されている単結晶シリコンウェーハである。尚、１はベースウェーハ、２はボンドウェーハである。
【００１８】
工程（ｂ）は、ＳＯＩ層となるボンドウェーハ２に水素イオンを注入する工程である。ボンドウェーハ２の一方の面（ベースウェーハ１と結合される面）の上面から水素イオンまたは希ガスイオンのうち少なくとも一種類、ここでは水素イオンを注入し、イオンの平均進入深さにおいて表面に平行な微小気泡層（封入層）３を形成させるもので、この注入時のウェーハ温度は２５〜４５０℃が好ましく、特に２００℃以下がより好ましい。
【００１９】次に、工程（ｃ）は、イオン注入されたボンドウェーハ２の表面（少なくともベースウェーハと結合する表面）にＣＶＤ酸化膜４を堆積する工程である。このＣＶＤ酸化膜４を形成する段階で前記した微小気泡層３での剥離発生を防ぐには、ＣＶＤ酸化膜を形成する第１の温度（堆積温度）は４５０℃以下が好ましく、例えば４００から４５０℃の温度範囲で化学気相蒸着（ＣＶＤ）法で成長させる。ＣＶＤ装置としては、常圧ＣＶＤ装置、減圧ＣＶＤ装置、あるいはプラズマＣＶＤ装置等が挙げられる。又、このＣＶＤ酸化膜４はＳＯＩウェーハの埋め込み酸化膜となるので、その厚さは用途に応じて設定されるが、通常０．１〜２．０μｍ程度が用いられる。
【００２０】工程（ｄ）は、ＣＶＤ酸化膜４表面を平坦化する工程である。ＣＶＤ酸化膜４の堆積により、イオン注入プロセスでの発塵等がボンドウェーハ表面に付着していても酸化膜中に埋没して表面に露出しなくなるので、付着物に起因する結合不良を低減することができる。ただし、例えば常圧ＣＶＤ装置で形成したＣＶＤ酸化膜は、その表面粗さを原子間力顕微鏡で１μm角で測定すると、Rms（Root Mean Square Roughness：自乗平均平方根粗さ）が約１．２ｎｍ程度あるため、ベースウェーハとの結合が不可能なレベルである。従って、この表面をＣＭＰ（Chemical and Mechanical Polishing）等の方法を用いて平坦化して結合する。ＣＶＤ酸化膜は熱酸化膜に比べてやわらかく研磨速度が速いので、容易に平坦化することが出来る。この際、ＣＶＤ酸化膜形成前の表面の付着物が原因でＣＶＤ酸化膜表面に凸部が形成されていたとしても、この平坦化工程で除去されるので結合不良を低減できる。尚、ＣＶＤ酸化膜４を堆積後のＣＶＤ酸化膜表面のRms がもともと０．５ｎｍ程度以下であれば、上記工程（ｄ）を省略することもできる。
【００２１】次に、
工程（ｅ）は、洗浄後の両ウェーハ１，２を重ね合せて密着させる工程であり、常温の清浄な雰囲気下で２枚のウェーハの表面同士を接触させることにより、接着剤等を用いることなくウェーハ同士が接着する。この際、必要に応じてベースウェーハ表面に熱酸化膜を形成しておくこともできる。
【００２２】
工程（ｆ）は、微小気泡層（封入層）３を境界として剥離することによって、剥離ウェーハ５とＳＯＩウェーハ６（ＳＯＩ層７＋ＣＶＤ酸化膜（埋め込み酸化膜）４’＋ベースウェーハ１）に分離する剥離熱処理工程であり、
【００２３】
ＳＯＩウェーハ６をデバイス作製工程で使用するためには、工程（ｆ）の剥離熱処理による結合力では十分でないので、工程（ｇ）の結合熱処理として高温の熱処理を施し、結合強度を十分なものとする。この熱処理は、例えば不活性ガス雰囲気下、１０００℃〜１２００℃で３０分〜５時間程度の範囲で行うことができる。
【００２４】そして、工程（ｈ）は、ＳＯＩ層７の表面である劈開面（剥離面）に存在するダメージ層及び表面粗さを除去する工程である。この工程としては、タッチポリッシュと呼ばれる研磨代の極めて少ない研磨を行ったり、タッチポリッシュ後に水素を含む還元性雰囲気での熱処理を加えたりすることもできるが、タッチポリッシュを行わずに水素を含む還元性雰囲気で熱処理のみを行っても、同様にダメージ層及び表面粗さを除去することができる上、工程（ｇ）の結合熱処理を兼ねることもできるので一層効率的である。」 
　
（２）相違点２について
　半導体装置の製造に用いられるシリコンウェーハとして、直径２００ｍｍ程度のものは、本願出願前から慣用される程度の大きさのものである上、２枚のシリコンウェーハを貼り合わせ、イオン注入層にて一方のウェーハを剥離する手法において、直径２００ｍｍのシリコンウェーハを用いることも、本願の出願前に日本国内において頒布された刊行物である下記周知例２及び３に記載されるように当業者において周知であることを考慮すれば、引用発明における「ｎ−Ｓｉ基板１２」及び「ｐ−Ｓｉ基板１１」を直径が「２００ｍｍ以上」のものとすることは、当業者が必要に応じて容易になし得たことである。
　
ａ．周知例２：特開２０００−１２４０９１号公報
　上記周知例２には、図１とともに以下の記載がある。
　「【００４３】
【実施例】以下、本発明の実施例および比較例を挙げて具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例１）図１に示す方法でＳＯＩウエーハを製造した。まず、
それぞれ直径２００ｍｍ、Ｐ型、方位〈１００〉、抵抗率１０Ω・cmのベースウエーハ１及びボンドウエーハ２を用意して（図１（１））、ボンドウエーハ２の表面に熱酸化により膜厚７５ｎｍの酸化膜３を形成し（図１（２））、水素イオンを３１ｋｅＶの注入エネルギーで８×１０
16
atoms/cm
2 
の密度となるように注入し、封入層５を形成した（図１（３））。
【００４４】
ボンドウエーハ２のイオン注入をした面とベースウエーハ１とを室温で密着させた（図１（５））。次に、窒素雰囲気下で５００℃、３０分間の剥離熱処理を加えて、ボンドウエーハ２を剥離・薄膜化し、厚さ２００ｎｍのＳＯＩ層１２を得た（図１（６））。窒素雰囲気下で１１００℃、２時間の結合熱処理を加えてＳＯＩ層１２を強固に結合し（図１（７））、ベースウエーハ１にポリシリコン層４を形成したＳＯＩウエーハ６を作製した。
  
ｂ．周知例３：特開２０００−４９０６３号公報
　上記周知例３には、図２とともに以下の記載がある。
　「【００５９】図２においてまず、貼り合せによりＳＯＩ基板を製造するための原料ウエーハであるボンドウエーハ２及びベースウエーハ３を用意する（図２（ａ））。ここで、本発明では少なくともＳＯＩ層を形成するボンドウエーハ２は、前述のチョクラルスキー法によるシリコン単結晶の成長速度を０．６ｍｍ／ｍｉｎ以上として引き上げ、含有酸素濃度が１６ｐｐｍａ以下のＣＯＰが高密度に存在するシリコン単結晶棒を成長し、この単結晶棒から得られたウエーハにＲＴＡ装置あるいはバッチ式熱処理炉により還元性熱処理を施す方法で作製された無欠陥シリコンウエーハとする。もちろん、二枚のウエーハをこの無欠陥シリコンウエーハとしても良い。
【００６０】そして、用意されたシリコンウエーハに酸化熱処理を施し、ウエーハ表面に酸化膜４を形成する（図２（ｂ））。この場合の酸化膜の形成は、必ずしも両方のウエーハに行わずともよく、ボンドウエーハ２のみに形成してもよく、ベースウエーハ３のみに形成しても良い。
【００６１】次に、
ボンドウエーハ２のベースウエーハ３と結合する面に対して、水素イオンまたは希ガスイオンを注入し、ボンドウエーハの表面に平行な微小気泡層（封入層）６を形成する（図２（ｃ））。
【００６２】
そして、水素イオンまたは希ガスイオンを注入したボンドウエーハ２の注入面に、ベースウエーハ３を酸化膜を介して重ね合わせて密着させる（図２（ｄ））。
【００６３】
次に、封入層６を境界として剥離することにより、剥離ウエーハ７とＳＯＩウエーハ１に分離する（図２（ｅ））。これは、例えば不活性ガス雰囲気下約５００℃以上の温度で熱処理を加えれば、結晶の再配列と気泡の凝集によって剥離ウエーハ７とＳＯＩウエーハ１とに分離することができる
【００６４】
そして、密着させたウエーハ同士の結合力では、そのままデバイス工程で使用するには弱いので、結合熱処理としてＳＯＩウエーハ１に高温の熱処理を施し結合強度を十分なものとする（図２（ｆ））。この熱処理は例えば不活性ガス雰囲気下、１０５０℃〜１２００℃で３０分から２時間の熱処理を行えば良い。
　「【００６６】
【実施例】以下、本発明の実施例と比較例を挙げて具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例１、比較例１）チョクラルスキー法によるシリコン単結晶からＳＯＩ層を形成するボンドウエーハを作製し、該ボンドウエーハと支持基板となるベースウエーハとを酸化膜を介して結合して、その後ボンドウエーハの薄膜化を行いＳＯＩウエーハを製造した。
【００６７】本実施例では、まずチョクラルスキー法によるシリコン単結晶の引き上げ速度（ＳＥ）を、１．４ｍｍ／ｍｉｎとし、含有酸素濃度（Ｏｉ）が１２ｐｐｍａのシリコン単結晶棒を成長し、この単結晶棒をスライスしてシリコンウエーハに加工し、
結晶軸方位が〈１００〉で、導電型がｐ型であり、抵抗率が１０Ω・ｃｍ、直径が２００ｍｍのシリコンウエーハを作製した
【００６８】
このシリコンウエーハに、ＲＴＡ装置（ＡＳＴ社製ＳＨＳ−２８００）を用いて、１００％水素の雰囲気下において、１２００℃で１０秒の熱処理を加えた。そして、このシリコンウエーハをＳＯＩ層を形成するボンドウエーハとし、このボンドウエーハのベースウエーハと結合する面に研磨代１０ｎｍの研磨を施し、ウエーハ表面に熱処理により生じたヘイズを除去した
【００６９】
このボンドウエーハを用いて、図２（ａ）〜（ｇ）に示す工程により、ＳＯＩ層の厚さが約１００ｎｍのＳＯＩウエーハを製造した。主な製造条件は以下の通りである。
１）酸化膜形成条件：ボンドウエーハ酸化膜厚７５ｎｍ、ベースウエーハ酸化膜厚３２５ｎｍ、
２）水素イオン注入条件：注入エネルギー２０ｋｅＶ、注入線量８×１０
16
ａｔｏｍｓ／ｃｍ
2 
、
３）剥離熱処理条件：Ｎ
2
 ガス雰囲気下、５００℃、３０分、
４）結合熱処理条件：Ｎ
2
 ガス雰囲気下、１１００℃、２時間
　
（３）したがって、本願発明は、周知技術を勘案することにより、引用例に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、平成２３年１月１３日付けで通知した拒絶の理由において指摘したとおり、特許法第２９条第２項の規定により特許を受けることができない。
　
　
６．むすび
　以上のとおりであるから、本願は、他の請求項に係る発明について検討するまでもなく拒絶をすべきものである。
　よって、上記結論のとおり審決する。