【事件の表示】
　特願２００３−３９１６０２「固定小数点表示と浮動小数点表示との間で数を変換するデータ処理装置および方法」拒絶査定不服審判事件〔平成１６年　７月２９日出願公開、特開２００４−２１３６２２〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯 
　本願は、平成１５年１１月２１日（パリ条約による優先権主張２００２年１２月２７日、米国）の出願であって、平成１９年１２月２７日付け拒絶理由通知に対して、平成２０年４月８日付けで手続補正がなされたが、同年６月２０日付けで拒絶査定され、これに対し、同年９月２５日に拒絶査定不服の審判が請求されるとともに、同年１０月２７日に手続補正がなされ、当審において、平成２３年２月８日付けで拒絶理由が通知され、同年６月１５日付けで手続補正がなされたものである。 
　
２．本願発明 
　この出願の請求項１〜３９に係る発明は、平成２３年６月１５日付け手続補正書により補正された特許請求の範囲の請求項１〜３９に記載された事項により特定されるとおりのものであるところ、請求項１に係る発明は次のとおりのものである。 
「　【請求項１】 
　インストラクションを実行するよう動作可能であるデータ処理ユニットを備え、 
　前記データ処理ユニットは、フォーマット変換インストラクションに応答し、数にフォーマット変換演算を適用して前記数の固定小数点表示と前記数の浮動小数点表示との間で変換を行い、制御フィールドが、前記フォーマット変換インストラクション内に特定され、前記数の固定小数点表示内の小数点位置を特定するプログラム可能な値を特定するよう配置されており、また前記データ処理ユニットは、前記フォーマット変換演算を適用する際の前記小数点位置を確定するために前記制御フィールドを参照し、かつ前記プログラム可能な値に従って前記フォーマット変換演算を制御するよう動作可能であるデータ処理装置。」
　
３．引用例
　当審における平成２３年２月８日付けの拒絶理由通知にて引用された、本願の優先日前に頒布された刊行物である、特開昭５７−７６６３４号公報（以下、「引用例」という。）には、図面とともに次の技術事項が記載されている。 
　
（イ）「本発明の更に他の目的は、外部回路とのデータ入出力を固定小数点表示のデータ形式とし、内部演算を浮動小数点表示形式で行なえるディジタル処理プロセッサを提供することにある。」（第２頁左上欄第１９行〜同頁右上欄第２行） 
　
（ロ）「第１図は本発明によるディジタル信号プロセッサの全体構造図であり、１はプログラムを格納するためのメモリ、２は上記プログラムメモリ１の読出しアドレスを指示するプログラムカウンタ、３は上記プログラムメモリ１に接続された命令レジスタ、４は命令レジスタ３に読出された命令語からプロセッサを動作させるための各種の制御信号Ｓを発生させる制御回路である。この実施例では、メモリ１に格納される命令語は例えば２２ビットからなり、それぞれオペレーションコードとデータ、アドレスまたはアドレス制御情報を含んでいる。」（第２頁左下欄第５〜１５行） 
　
（ハ）「零検出回路７９と左方向シフト回路７６は、加算器出力ＵＭをその絶対値が最大となるよう正規化するためのものである。第５図（Ａ）に示す如く、零検出回路７９によってデータＵＭのサインビットに続く（小数点以下の）連続する“０”の個数θ１を検出し、シフト回路７６でデータＵＭをθ１ビットだけ左側（最上位ビット側）にシフトすれば、絶対値が最大の仮数部データＬＭが得られる。ＵＭが負数の場合には、第５図（Ｂ）の如く、連続する“１”の個数だけシフトすればよい。この場合指数部データγについては、引算回路７８によって、（γ−θ１）の演算を行ない、その出力ＵＥを正規化された指数値とする。」（第５頁右下欄第１〜１３行） 
　
（ニ）「シフト回路７６の動作停止は、第４図（Ｂ）のデータ線Ｆに数値「０」のデータを与え、選択回路８２が上記データ線Ｆからの入力を選択するよう制御信号Ｓ９を発生するようにすればよい。」（第７頁右下欄第５〜９行） 
 　
（ホ）「本発明の信号処理プロセッサによれば、上述した固定小数点データあるいは浮動小数点データの演算を行なえるだけでなく、浮動小数点形式で得られた演算結果をプログラムの命令により固定小数点形式のデータに変換したり、その逆に固定小数点形式で与えられたデータを浮動小数点形式のデータに変換して演算を行なうこともできる。この機能は、信号処理プロセッサがデータバス２０と入出力インタフェース３０〜３３を介して外部装置とデータをやりとりする際に極めて好都合である。何如なら、信号処理プロセッサと接続される外部装置の多くは固定小数点表示形式でデータを扱っており、もし上記信号処理プロセッサの浮動小数点演算結果がそのまま出力されるとすれば、プロセッサの外部にデータ形式を変換するための特殊な装置を必要とすることになるからである。 
　浮動小数点表示から固定小数点表示への変換（以下、ＦＬＦＸと言う）は次のようにして行なわれる。 
　先ず、累算器１６に得られる浮動小数点表示のデータを
　
　Ａ＝αM・２αE 　 
　
としたとき、指数部がαＥ＜βＥの関係を満足し、仮数部がβＭ＝０の値をもつデータｙ１＝βＭ・２βＥをデータメモリ５あるいは６の特定アドレスに格納しておく。このアドレスはＦＬＦＸの命令語のアドレス部と対応させておく。また、この命令語を実行したとき、選択回路８が上記メモリから読出されたデータｙをＹバス２２に出力し、選択回路６０が上記Ｙバスからの入力を選択し、選択回路６１がＡバス２７からの入力を選択し、選択回路８２が入力データＦ（＝「０」）を選択し、出力スイッチ１７が入力信号Ｇ４〜Ｇ１９をデータバス２０に接続動作するよう、各種制御信号を発生させる。 
　このようにしておくと、ＦＬＦＸの命令を実行した時２つの浮動小数点データＡとｙ１との間で演算が行なわれ、累算器１６には、
　
　Ｚ＝Ａ＋ｙ１　 
　　＝［０＋αＭ・２−(βＥ−αＥ）］・２βＥ  
 　　　　　　　　 　　　　　　　　　　　　　 ………（６） 
　
の演算結果が得られる。このデータは２βＥを指数部の基準値として正規化してあり、データバス２０に出力される仮数部のデータαＭ・２−(βＥ−αＥ）を固定小数点データとして取り扱うことができる。 
　通常、内部演算結果Ａに対してβＥの最適値を正確に知ることはできないので、βＥの値は若干大きめに選んでおく方がよい。しかし、βＥの値をあまり大きくすると、固定小数データの精度が低くなることに注意する必要がある。上記ＦＬＦＸの実行の際、予めメモリに格納された変換用データｙ１の指数部βＥよりも演算結果Ｚの指数部αＥの方が大きくなった場合は、式（６）の仮数部オーバーフローを生ずる。この場合、前述した出力補正回路８０の動作によって、固定小数点データの絶対値を正あるいは負の最大値に固定させることができる。 
　一方、外部から与えられた固定小数点表示のデータを内部で浮動小数点表示のデータに変換する動作は次のようにして行なえる。先ず、入力レジスタ３１に入力された固定小数点データを累算器１６に転送する命令を実行する。この命令では、データバス２０を介して選択回路６０に与えられた１６ビットの固定小数点表示データＤを、上記選択回路６０の動作により仮数部βＭにビット位置変換し、選択回路６７、シフト回路６９、ラッチ回路７２、加算器７５、シフト回路７６、補正回路８７を介して累算器１６の仮数部１６Ｍに入力させる。この場合、シフト回路６９、７６、加算器７５はそれぞれ入力データを素通りさせるよう制御される。 
　次に固定小数点表示から浮動小数点表示に変換（以下、ＦＸＦＬと言う）する命令を実行する。この命令実行時には、選択回路６１はＡバス２７から与えられる累算器出力、すなわち上記した固定小数点データＡを出力αＭ、αＥとして選択する。また、選択回路６０は、ＦＸＦＬ命令のアドレス部で指定されてメモリ５あるいは６からＹバス２６に読出される変換用データｙ２を出力βＭ、βＥとして選択する。この変換用データｙ２は、例えば仮数部βＭが零であり指数部βＥが値［＋７〜−８］の範囲から選定されて或る基準値を持っている。他の命令実行時と異なり、ＦＸＦＬ命令実行時には選択回路６２が入力βＥを選択するよう制御信号Ｓ４を発生させ、比較回路６３の２つの入力を共にβＥとする。この場合仮数部の選択回路６７は入力αＭを、選択回路６８は入力βＭをそれぞれ選択するようにし、指数部の選択回路６５には入力βＥを選択させる。また、制御信号Ｓ７により選択回路７０に入力データＥ＝「０」を選択させ、右方向のシフト回路６９のデータシフト動作を抑える。 
　上記制御動作により、ラッチ回路７１、７２、７３の出力はγ＝βＥ、ｅＡ＝αＭ、ｅB＝０となる。データｅAとｅBは加算器７５に入力されその加算結果ＵM（＝αM）は零検出回路７９と左方向のシフト回路７６の動作のもとに小数点位置がθ１ビット移動し、結果として
　
　Ｚ＝〔αM・２θ１〕・２（βE−θ１） ……（７） 
　
で表されるデータが累算器１６に得られる。この式は、固定小数点表示のデータＡ＝αMが指数βEを基準に正規化され、浮動小数点表示されたことを意味している。従って、命令ＦＸＦＬで累数器１６に得られた上記データを用いれば、以後の演算を浮動小数点形式で行なうことができる。 
　尚、この実施例では入力レジスタ３１のデータを１旦累算器１６にセットした後、ＦＸＦＬ命令を実行したが、固定小数点の入力データと変換用データｙ２をＸバス２５とＤバス２０を利用して加減算器１５に入力することにより、１つの命令で浮動小数点表示へのデータ変換を行なえるよう設計することもできる。」（第８頁左下欄第１３行〜第１０頁左上欄第８行） 
　
　また、引用例の図面第４図（Ａ）、（Ｂ）及び引用例第５頁右上欄第５行〜同頁左下欄最下行には、「加減算回路１５」の詳細な構成と動作とが記載され、該動作の記載を、上記摘記事項（ホ）に記載された「浮動小数点表示から固定小数点表示への変換」の際の、Ａ＝αM・２αE とｙ１＝βＭ・２βＥ（βＭ＝０）（αＥ＜βＥ）との加算演算の際の動作に読み替えると、引算回路６４には、大きい方の指数βＥから小さい方の指数αＥを引くよう制御信号を与え、選択回路７０は引算回路６４からの出力（βＥ−αＥ）を選択し、シフト回路６９は、選択回路６７の出力αMを（βＥ−αＥ）ビットだけ右方向（下位ビット方向）にシフトするよう動作することがわかる。 
　
　上記引用例記載事項及び図面を総合勘案すると、引用例には、次の発明（以下、「引用発明」という。）が記載されてるものと認められる。 
　
「外部回路とのデータ入出力を固定小数点表示のデータ形式とし、内部演算を浮動小数点表示形式で行なえるディジタル処理プロセッサであって、プロセッサを動作させるため命令語は、オペレーションコードとデータ、アドレスまたはアドレス制御情報を含み、浮動小数点表示から固定小数点表示への変換（以下、ＦＬＦＸと言う）は、先ず、累算器１６に得られる浮動小数点表示のデータを
　
　Ａ＝αＭ・２αＥ　 
　
としたとき、指数部がαＥ＜βＥの関係を満足し、仮数部がβＭ＝０の値をもつ変換用データｙ１＝βＭ・２βＥを、データメモリの特定アドレスに格納しておき、このアドレスをＦＬＦＸの命令語のアドレス部と対応させ、上記メモリからデータｙ１を読出し、ＦＬＦＸの命令を実行した時、２つの浮動小数点データＡとｙ１との間で演算が行なわれ、αMは（βＥ−αＥ）ビットだけ右方向（下位ビット方向）にシフトされ、累算器１６には、
　
　Ｚ＝Ａ＋ｙ１　 
　　＝［０＋αＭ・２−（βＥ−αＥ）］・２βＥ　 
　
の演算結果が得られ、このデータは２βＥを指数部の基準値として正規化してあり、出力される仮数部のデータαＭ・２−（βＥ−αＥ）を固定小数点データとして取り扱うことができ、 
　外部から与えられた固定小数点表示のデータを内部で浮動小数点表示のデータに変換する動作は、先ず、入力レジスタ３１に入力された固定小数点データを累算器１６に転送する命令を実行し、次に固定小数点表示から浮動小数点表示に変換（以下、ＦＸＦＬと言う）する命令を実行し、この命令実行時には累算器出力、すなわち上記した固定小数点データＡを出力αＭとして選択し、ＦＸＦＬ命令のアドレス部で指定されて、メモリから読出される変換用データｙ２を選択するが、この変換用データｙ２は、例えば仮数部βＭが零であり指数部βＥが値［＋７〜−８］の範囲から選定されて或る基準値を持っており、ＦＸＦＬ命令実行時には　仮数部として入力αＭを、指数部としてβＥをそれぞれ選択し、αＭは零検出回路７９と左方向のシフト回路７６の動作のもとに小数点位置がθ１ビット移動し、結果として
　
　Ｚ＝［αＭ・２θ１ ］・２（βＥ−θ１ ） 
　
で表されるデータが累算器１６に得られ、この式は、固定小数点表示のデータＡ＝αＭが指数βＥを基準に正規化され、浮動小数点表示されたことを意味し、従って、命令ＦＸＦＬで累算器１６に得られた上記データを用いれば、以後の演算を浮動小数点形式で行なうことができる、ディジタル処理プロセッサ。」 
　
４．対比・判断 
　本願の請求項１に係る発明を引用発明と比較する。
　引用発明の「命令」が、本願の請求項１に係る発明の「インストラクション」に相当する。 
　次に、引用発明の「ディジタル処理プロセッサ」は、該「プロセッサを動作させるため命令語」によって「動作」するから、本願の請求項１に係る発明の「インストラクションを実行するよう動作可能であるデータ処理ユニット」に相当する。 
　次に、引用発明の「ＦＬＦＸの命令」及び「ＦＸＦＬ命令」は、それぞれ「浮動小数点表示から固定小数点表示への変換」及び「固定小数点表示から浮動小数点表示に変換」を実行させる「命令」であるから、本願の請求項１に係る発明の「フォーマット変換インストラクション」に相当する。 
　次に、引用発明の「ディジタル処理プロセッサ」が、「ＦＬＦＸの命令」又は「ＦＸＦＬ命令」を実行して、「浮動小数点表示から固定小数点表示への変換」又は「浮動小数点表示から固定小数点表示に変換」を行うことが、本願の請求項１に係る発明の「前記データ処理ユニットは、フォーマット変換インストラクションに応答し、数にフォーマット変換演算を適用して前記数の固定小数点表示と前記数の浮動小数点表示との間で変換を行」なうことに相当する。 
　次に、引用発明において、メモリ上の「変換用データｙ１」を指定する「ＦＬＦＸの命令語のアドレス部」、及び、メモリ上の「変換用データｙ２」を指定する「ＦＸＦＬ命令のアドレス部」が、本願の請求項１に係る発明の「フォーマット変換インストラクション内に特定され」た「制御フィールド」に相当する。 
　次に、引用発明の「変換用データｙ１」及び「変換用データｙ２」中の指数部「βＥ」は、固定小数点データを「指数βＥを基準に正規化」するために選定される値、つまり、固定小数点表示における小数点位置を、既定の小数点位置からβＥビットだけ右方向（下位ビット方向）にシフトさせるために選定される値であるから、固定小数点表示における小数点位置を特定する選定可能な基準値であるといえる。よって、引用発明の基準値「βＥ」と、本願の請求項１に係る発明の「数の固定小数点表示内の小数点位置を特定するプログラム可能な値」とは、数の固定小数点表示内の小数点位置を特定する選定可能な値である点で一致する。 
　次に、引用発明において、固定小数点データを「指数βＥを基準に正規化」するための値、つまり、固定小数点表示における小数点位置を特定する選定可能な基準値「βＥ」が、「ＦＬＦＸの命令語のアドレス部」及び「ＦＸＦＬ命令のアドレス部」により特定されることと、本願の請求項１に係る発明の、「制御フィールド」が、「前記数の固定小数点表示内の小数点位置を特定するプログラム可能な値を特定するよう配置されて」いることとは、「制御フィールド」が、前記数の固定小数点表示内の小数点位置を特定する選定可能な値を特定するよう配置されている点で一致する。 
　次に、引用発明において、「ディジタル処理プロセッサ」が、「浮動小数点表示から固定小数点表示への変換」又は「浮動小数点表示から固定小数点表示に変換」を実行する際、「ＦＬＦＸの命令語のアドレス部」、及び「ＦＸＦＬ命令のアドレス部」を参照して「変換用データｙ１」、及び「変換用データｙ２」を読み込み、該変換用データ中の指数部「βＥ」を、固定小数点データを正規化するための基準値、つまり固定小数点表示における小数点位置を特定する選定可能な基準値として用いることと、本願の請求項１に係る発明の「小数点位置を確定するために前記制御フィールドを参照し、かつ前記プログラム可能な値に従って前記フォーマット変換演算を制御する」こととは、小数点位置を確定するために前記制御フィールドを参照し、かつ前記選定可能な値に従って前記フォーマット変換演算を制御する点で一致する。 
　
　したがって、本願の請求項１に係る発明と引用発明とは、次の点で一致する 
 ＜一致点＞ 
「インストラクションを実行するよう動作可能であるデータ処理ユニットを備え、 
　前記データ処理ユニットは、フォーマット変換インストラクションに応答し、数にフォーマット変換演算を適用して前記数の固定小数点表示と前記数の浮動小数点表示との間で変換を行い、制御フィールドが、前記フォーマット変換インストラクション内に特定され、前記数の固定小数点表示内の小数点位置を特定する選定可能な値を特定するよう配置されており、また前記データ処理ユニットは、前記フォーマット変換演算を適用する際の前記小数点位置を確定するために前記制御フィールドを参照し、かつ前記選定可能な値に従って前記フォーマット変換演算を制御するよう動作可能であるデータ処理装置。」 
　
　一方で、両者は次の点で相違する。 
＜相違点＞
　本願の請求項１に係る発明では、数の固定小数点表示内の小数点位置を特定する選定可能な値が、「プログラム可能」な値であるのに対し、引用発明では、特に「プログラム可能」とは記載されていない点。 
　
　そこで、上記相違点について検討すると、選定可能な値を、プログラム可能な値とすることは、周知技術であるから、引用発明において、固定小数点データを「指数βＥを基準に正規化」するために選定される値、つまり固定小数点表示における小数点位置を特定する選定可能な基準値「βＥ」を「プログラム可能」な値とすることは、当業者が容易になし得たことである。 
　
　また、本願の請求項１に係る発明の作用効果も、引用発明及び周知技術に基づいて、当業者が容易に予測しうる範囲のものである。 
　
　よって、本願の請求項１に係る発明は、引用発明及び周知技術に基づいて、当業者が容易に発明をすることができたものである。 
　
　なお、請求人は、平成２３年６月１５日付け意見書「２．引用例と本願発明との比較」欄において、「引用例１の『指数βＥ』は、『固定小数点表示における小数点位置を特定する』ものではございません。」と述べている。
　この点については、当審における平成２３年２月８日付け拒絶理由通知の「２．対比・判断（請求項１に係る発明について）」にて既に説示しているところではあるが、よりわかりやすくするため、以下、例を用いて説明する。
　引用例第８頁右下欄第９行〜第９頁右上欄第１２行に記載されたＦＬＦＸ（浮動小数点表示から固定小数点表示への変換）において、累算器１６に得られる浮動小数点表示（説明を簡潔にするため、仮数部は符号なし８ビットで、１未満の２進小数とし、指数部のバイアスは０とする。）のデータＡ（Ａ＝αＭ・２αＥ）を、
　αＭ＝１１００１０１０、αＥ＝０
（つまり、Ａ＝．１１００１０１０×２０ ）
　とする。
　
　ＦＬＦＸの命令語の実行により、累算器１６の仮数部のデータαＭ（本願図７では、レジスタ１３５に蓄積される浮動小数点仮数に相当する。）は、シフト回路６９により（βＥ−αＥ）だけ右方向（下位ビット方向）にビットがシフトされ（本願図７では、指数値差（ＥｘｐＤｉｆｆ）から得られる、桁送り計数値（ＡｌｉｇｎＳｈｉｆｔＣｏｕｎｔ）に基づいて、仮数値を素子４００で桁送りすることに相当する。）、［αＭ・２−（βＥ−αＥ）］となって累算器１６の仮数部に格納される（本願図７では、レジスタ４０５に蓄積されることに相当する。）が、その仮数部の内容は次のとおりである。
（１）βＥ＝１の場合：
  　［αＭ・２−（βＥ−αＥ）］＝０１１００１０１
（２）βＥ＝２の場合：
  　［αＭ・２−（βＥ−αＥ）］＝００１１００１０
（３）βＥ＝３の場合：
  　［αＭ・２−（βＥ−αＥ）］＝０００１１００１
　
　そして、表示形式の変更の前後で数の大きさ自体は変化しないから、これら変換後の仮数部のデータ（引用例第９頁左上欄最下行に記載されているとおり、「固定小数点データ」として取り扱われる。）が、変換前の浮動小数点表示のデータＡと同じ大きさの数であるためには、変換後の仮数部は、次のような固定小数点表示のデータに変換されたものとして取り扱う必要がある。
　すなわち、
（１）βＥ＝１の場合：固定小数点表示の　０．１１００１０１
（２）βＥ＝２の場合：固定小数点表示の　００．１１００１０
（３）βＥ＝３の場合：固定小数点表示の　０００．１１００１
　
　そうすると、βＥ＝１，２，３に対応して、固定小数点表示における小数点位置は、既定の小数点位置（本例では、仮数部の最上位ビットの左側）からβＥビットだけ右方向（下位ビット方向）にシフトさせた位置にあることがわかる。
　よって、引用発明において、βＥは、本願のＤｅｃＬｏｃ値と同様に、変換後の固定小数点表示における小数点位置を特定するものである。
　従って、請求人の上記意見は採用できない。
　
５．むすび
　以上のとおり、本願の請求項１に係る発明は、特許法第２９条第２項の規定により特許を受けることができないものである。
　従って、その余の請求項について論及するまでもなく、本願は拒絶すべきものである。
　よって、結論のとおり審決する。