【事件の表示】
　特願２００３−２８１４５３「半導体装置の製造方法」拒絶査定不服審判事件〔平成１７年　２月２４日出願公開，特開２００５−　５１０４０〕について，次のとおり審決する。
【結　論】
　本件審判の請求は，成り立たない。
【理　由】
第１　手続の経緯
　本願は，平成１５年７月２９日の出願であって，平成２１年１１月１９日付けで拒絶の理由が通知され，平成２２年１月２０日に意見書と手続補正書が提出されたが，同年６月２９日付けで拒絶査定されたものである。その後，同年９月２４日に前記拒絶査定に対する不服審判が請求されると共に手続補正がなされ，平成２３年１２月２日付けで審尋がおこなわれたが，前記審尋に対する回答書は提出されなかったものである。
　
第２　平成２２年９月２４日付けの手続補正についての却下の決定
　
［補正の却下の決定の結論］
　平成２２年９月２４日に提出された手続補正書でした補正を却下する。
　
［理　由］
１　本件手続補正の内容
　平成２２年９月２４日に提出された手続補正書でした補正（以下「本件補正」という。）は，特許請求の範囲についてする補正であって，その特許請求の範囲についてする補正は，補正前に，
「　【請求項１】
　シリコンからなる半導体基板を製造プロセスに受け入れた後，前記半導体基板に対して最初に行なう熱処理であって，ゲート絶縁膜を形成する前に，
　６５０℃〜７５０℃の温度下で３０分〜２４０分の第１の熱処理を行なう第１の工程と，
　前記第１の工程の後に，９００℃〜１１００℃の温度下で３０分〜１２０分の第２の熱処理を行なう第２の工程と備え，
　前記半導体基板の表面から１μｍ〜１０μｍの深さにバルク微小欠陥（ＢＭＤ）層からなるゲッタリングサイトが形成され，
　前記ゲッタリングサイトの密度は５×１０８ｃｍ−３以上且つ５×１０１０ｃｍ−３以下であることを特徴とする半導体装置の製造方法。
　　【請求項２】
　前記第２の熱処理は，昇温速度が１℃／ｍｉｎ〜８℃／ｍｉｎであり，降温速度が１℃／ｍｉｎ〜６０℃／ｍｉｎであることを特徴とする請求項１に記載の半導体装置の製造方法。
　　【請求項３】
　前記第２の工程よりも後に，金属不純物がゲッタリングサイトにまで拡散するように前記半導体基板に対して第３の熱処理を行なう第３の工程と，
　前記第３の工程よりも後に，前記半導体基板の主面上にゲート絶縁膜を形成する第４の工程とをさらに備えていることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
　　【請求項４】
　前記第２の工程は，前記半導体基板に対して，金属不純物がゲッタリングサイトにまで拡散するように熱処理を行なう工程を含むことを特徴とする請求項１に記載の半導体装置の製造方法。」
とあったものを，補正後に，　
「　【請求項１】
　シリコンからなり，且つ窒素と炭素とが添加された半導体基板を製造プロセスに受け入れた後，前記半導体基板に対して最初に行なう熱処理であって，ゲート絶縁膜を形成する前に，
　６５０℃〜７５０℃の温度下で３０分〜２４０分の第１の熱処理を行なう第１の工程と，
　前記第１の工程の後に，９００℃〜１１００℃の温度下で３０分〜１２０分の第２の熱処理を行なう第２の工程と備え，
　前記半導体基板の表面から１μｍ〜１０μｍの深さにバルク微小欠陥（ＢＭＤ）層からなるゲッタリングサイトが形成され，
　前記ゲッタリングサイトの密度は５×１０8ｃｍ-3以上且つ５×１０10ｃｍ-3以下であることを特徴とする半導体装置の製造方法。
　　【請求項２】
　前記第２の熱処理は，昇温速度が１℃／ｍｉｎ〜８℃／ｍｉｎであり，降温速度が１℃／ｍｉｎ〜６０℃／ｍｉｎであることを特徴とする請求項１に記載の半導体装置の製造方法。
　　【請求項３】
　前記第２の工程よりも後に，金属不純物がゲッタリングサイトにまで拡散するように前記半導体基板に対して第３の熱処理を行なう第３の工程と，
　前記第３の工程よりも後に，前記半導体基板の主面上にゲート絶縁膜を形成する第４の工程とをさらに備えていることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
　　【請求項４】
　前記第２の工程は，前記半導体基板に対して，金属不純物がゲッタリングサイトにまで拡散するように熱処理を行なう工程を含むことを特徴とする請求項１に記載の半導体装置の製造方法。」
とするものである。
　
２　補正目的の適否及び新規事項の追加の有無について
　上記補正の内，請求項１についてする補正は，補正前の請求項１における「シリコンからなる半導体基板」を補正後に「シリコンからなり，且つ窒素と炭素とが添加された半導体基板」と補正することで，補正前の請求項１の「シリコンからなる半導体基板」が「窒素と炭素とが添加された」ものであると，具体的に限定するものであるから，上記補正は，平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項第２号に掲げる，特許請求の範囲の減縮を目的とした補正といえる。
　また，前記補正は，本願の願書に最初に添付した明細書，特許請求の範囲，又は図面（以下「当初明細書等」という。）のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものと認められるから，前記補正は，当初明細書等に記載した事項の範囲内においてしたものであり，平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第３項に規定する要件を満たすといえる。
　
３　独立特許要件について
　上記のとおり，請求項１についてした補正は，特許請求の範囲の減縮を目的としたものであるから，この補正後の請求項１に係る発明（以下「本願補正発明１」という。）が，特許出願の際独立して特許を受けることができるものであるか否かについて更に検討する。
　
（１）引用例とその記載事項，及び，引用発明
　原査定の拒絶の理由に引用され，本願の出願日前に頒布された刊行物である下記の引用例１−２には，次の事項が記載されている。（なお，下線は，当合議体において付したものである。以下同じ。）
　
ア　引用例１：国際公開第０３／００９３６５号
（１ａ）「技術分野
  
本発明は，表面近傍に無欠陥層（ＤＺ層またはエピタキシャル層）を有し，バルク中にはゲッタリング能力の高い酸素析出物を有するシリコンウェーハを，極めて効率的，かつ，簡便な熱処理により得ることができるシリコンウェーハの製造方法に関する
　背景技術
  半導体素子の基板として広く用いられているシリコンウェーハの大半は，Ｃｚｏｃｈｒａｌｓｋｉ（ＣＺ）法により育成されている。ＣＺ法により育成されたシリコン単結晶中には，およそ１０18ａｔｏｍｓ／ｃｍ3の濃度で格子間酸素が不純物として含まれる。この格子間酸素は，結晶育成工程中の固化してから室温まで冷却されるまでの熱履歴（以下，結晶熱履歴と略すことがある。）や半導体素子の作製工程における熱処理工程において過飽和状態となるために析出して，シリコン酸化物の析出物（以下，酸素析出物または単に析出物と呼ぶことがある。）が形成される。
  その酸素析出物は，デバイスプロセスにおいて混入する重金属不純物を捕獲するサイトとして有効に働く。これをインターナルゲッタリング（Ｉｎｔｅｒｎａｌ  Ｇｅｔｔｅｒｉｎｇ，以下ＩＧまたは単にゲッタリングと呼ぶことがある。）と呼び，デバイス特性や歩留まりを向上させる。」（明細書第１頁第６行−第２頁第２行）
　
（１ｂ）「また，このような場合もＩＧ能力が付加されることが好ましい。そこで，
ＣＯＰ及び表面近傍のボイドを消滅させることと，内部に酸素析出物を形成することを同時に実現する方法として，結晶育成時に窒素を添加する方法がある
窒素が添加されたウェーハでは，ボイドのサイズが小さくなることにより高温熱処理で消滅しやすくなり，また，Ｇｒｏｗｎ−ｉｎ析出核が大きくなることにより高温熱処理においても消滅せずに成長して酸素析出物が形成され，ＩＧ能力が付加される
　
（１ｃ）「
本発明の第１の目的は，デバイスプロセス前の段階において，酸素析出物の密度を高くすることとサイズを大きくすることを同時に実現することで，安定に優れたＩＧ能力を付加することができるシリコンウェーハの製造方法を提供すること
　
（１ｄ）「本シリコンウェーハの製造方法の
第２の態様
５００℃〜７００℃の範囲内の温度Ｔ
4
℃で所定時間ｔ
1
保持し，次いで５℃／分以下の昇温速度Ｒ℃／分で１０００℃〜１２３０℃の範囲内の温度Ｔ
5
℃まで昇温し，この温度Ｔ
5
℃で所定時間ｔ
2
保持することにより，前記Ｇｒｏｗｎ−ｉｎ析出核を，ゲッタリング能力を有するサイズ以上の酸素析出物に成長させるとともに，前記シリコンウェーハ表面近傍の酸素を外方拡散させる
  このように，低温（Ｔ4℃）から高温（Ｔ5℃）まで５℃／分以下の昇温速度でゆっくりと昇温して高温で所定時間保持することにより，
バルク中のＧｒｏｗｎ−ｉｎ析出核を消滅させることなく効率的にゲッタリング能力を有するサイズ以上に成長させることができる。また，それと同時にウェーハ表面近傍の酸素を外方拡散させることにより，酸素析出核を消滅させることができるので，ウェーハ表面近傍には酸素析出物のないＤＺ層が形成される。すなわち，本シリコンウェーハの製造方法の第２の態様によれば，簡便な１ステップの熱処理のみでＤＺ−ＩＧ構造を形成することができる
　
（１ｅ）「また，本シリコンウェーハの製造方法の
第２の態様によれば，デバイスプロセス中の熱応力によるスリップ転位の発生を抑制する効果が得られる
　
（１ｆ）「図３は本シリコンウェーハの製造方法の
第２の態様
  図３に示したように，まず熱処理を施す対象となるＧｒｗｏｎ−ｉｎ析出核を有するウェーハを準備する（ステップ２００）。このウェーハは通常のＣＺ法により育成されたシリコン単結晶をウェーハに加工して得ることができる。そのウェーハを熱処理炉に挿入する（ステップ２０２）。この熱処理炉はＴ4℃（５００℃〜７００℃）に維持されており，次の昇温工程を行う前に，挿入されたウェーハはＴ4℃において所定時間（ｔ1時間），好ましくは１５分以上保持される（昇温前保持工程：ステップ２０４）。次に，図４によく示されているように，炉内温度をＴ4℃から１０００℃〜１２３０℃の間に設定されたＴ5℃まで５℃／分以下の昇温速度Ｒ℃／分で昇温する（昇温工程：ステップ２０６）。この昇温工程（ステップ２０６）において，高密度のＧｒｏｗｎ−ｉｎ析出核を消滅させずに効率的に成長させることができる。
  デバイスプロセスの汚染の程度に合わせて酸素析出物の密度を変えたい場合は，たとえば，Ｔ5℃を約１１００℃とし，昇温速度Ｒ℃／分を約３℃／分に固定して，Ｔ4℃を変えることにより密度を容易に変えることができる。
  次に，Ｔ5℃において所定時間（ｔ2時間）保持する（昇温後保持工程：ステップ２０８）。ここで，保持時間を約３０分以上とするのが好適である。この昇温後保持工程（ステップ２０８）において，その前の昇温工程（ステップ２０６）で成長したバルク中の微小な酸素析出物を所望のサイズである直径３０ｎｍ〜４０ｎｍ程度，好ましくは約５０ｎｍ以上のサイズを有する酸素析出物に成長させると同時に，表面近傍の酸素を外方拡散させることにより酸素析出核を消滅させ，酸素析出物のないＤＺ層を形成することができる。
  このようにＴ5℃での昇温後保持工程（ステップ２０８）は昇温工程（ステップ２０６）で成長したバルク中の酸素析出物をさらに成長させること，および表面近傍の酸素の外方拡散を目的としている。従って，その目的が達成できるのであれば，一定温度に保持することだけに限らず，若干の温度変化（昇温，降温等）を伴う工程に変形することも可能である。さらに，昇温後保持工程（ステップ２０８）におけるＴ5℃及び保持時間ｔ2を変えることにより，酸素析出物のサイズを容易に変えることができる。
  なお，
熱処理されるウェーハに関して，不純物添加の有無や不純物濃度は問わない。たとえば，窒素添加ウェーハでも窒素無添加ウェーハとほぼ同様な効果が得られる
　
（１ｇ）「実施例
  
以下に本発明について実験例を挙げて説明する
（実験例１〜５）
  直径８インチ，面方位＜１００＞，抵抗率約１０Ω・ｃｍのＣＺ法で育成されたボロン添加シリコンウェーハを準備した。ウェーハの酸素濃度は１６．０，１７．０，１８．５，１９．５ｐｐｍａ（ＪＥＩＤＡスケール）である。これらのウェーハに対して，１０５０℃で１時間の熱処理を施した。この熱処理により，結晶熱履歴で形成された酸素析出核のほとんどが消滅する。このことにより，たとえば酸素析出核をほとんど含んでいないエピウェーハや１０００℃以上の熱処理があらかじめ施されたウェーハの状態を模擬できる。なお，ＪＥＩＤＡは日本電子工業振興協会（現在は，ＪＥＩＴＡ：日本電子情報技術産業協会に改称された。）の略称である。
  次に，図１及び図２に示した熱処理を施した。すなわち，Ｔ1℃からＴ2℃までＲ1℃／分の速度で昇温し，Ｔ2℃からＴ3℃までＲ2℃／分の速度で昇温し，Ｔ3℃においてｔ時間保持した。保持後は，炉内温度を８００℃まで２℃／分で降温してウェーハを炉外に取り出した。
  
熱処理後のバルク中の酸素析出物の密度は，赤外散乱法の１つである赤外散乱トモグラフ法（以下，ＬＳＴと呼ぶことがある。）により測定した
　
（１ｈ）「（実験例６〜１０）
  
直径８インチ，面方位＜１００＞，抵抗率約１０Ω・ｃｍのＣＺ法で育成されたボロン添加シリコン単結晶の異なる２箇所（結晶育成工程の前半及び後半に成長した位置で，以下，それぞれ結晶位置Ａ及び結晶位置Ｂと呼ぶことがある。）から作製された鏡面研磨シリコンウェーハを準備した
  次に，酸素と窒素を混合した雰囲気下で図３及び図４に示した手順に従って熱処理を施した。すなわち，Ｔ4℃でｔ１時間保持した後，Ｔ4℃からＴ5℃までＲ℃／分の速度で昇温し，Ｔ5℃においてｔ2時間保持した。保持後は，熱処理炉内温度を７００℃まで２℃／分の速度で降温してウェーハを熱処理炉外に取り出した。そのウェーハに如何なる熱処理も施さずに，バルク中の酸素析出物の密度をＬＳＴにより測定した。ＬＳＴによれば，直径４０ｎｍ程度以上のサイズの酸素析出物を検出することができる。
  図１６は，Ｔ4℃を６００℃，７００℃，８００℃とした場合の析出物密度を示す（実験例６）。この場合，ｔ1＝３０分，Ｒ＝３℃／分，Ｔ5＝１０５０℃，ｔ2＝２時間とした。酸素濃度は１６ｐｐｍａ〜１８ｐｐｍａである。Ｔ4℃が低いほど析出物密度が高くなっている。これは，低温ほど消滅せずに成長するＧｒｏｗｎ−ｉｎ析出核の密度が高くなることによる。優れたＩＧ能力を得るためには，析出物密度が１０9／ｃｍ3オーダー以上であることが望ましい。このことから，Ｔ1℃は約７００℃以下であれば良いことがわかる。さらに，図１６に示されたように，Ｔ4℃を変えることにより析出物密度を容易に変えることができる。このことは，デバイスプロセス中の汚染の程度に合わせて所望の析出物密度を得たい場合に有効である。
  図１７は，Ｔ4＝７００℃，ｔ1＝３０分，Ｒ＝３℃／分，Ｔ５＝１０５０℃，ｔ2＝２時間とした場合の析出物密度の酸素濃度依存性を示す（実験例７）。この結果から，いずれの結晶位置においても酸素濃度が増加すると共に酸素析出物密度も増加する傾向があることがわかる。また，酸素密度が約１６ｐｐｍａ以上であれば，確実に１０9／ｃｍ3オーダー以上の高い析出物密度が得られることがわかる。これは，酸素濃度が高いほどＧｒｏｗｎ−ｉｎ析出核の密度が高くなることと，酸素析出物のサイズが大きくなるので検出される割合が高くなることによる。
  図１８は，ｔ1時間を０分，５分，１５分，３０分，４５分とした場合の析出物密度を示す（実験例８）。この場合，Ｔ4＝７００℃，Ｒ＝３℃／分，Ｔ5＝１０５０℃，ｔ２＝２時間とした。酸素濃度は１８ｐｐｍａ〜２０ｐｐｍａである。ｔ1時間が約１５分以上の場合に，時間と共に析出物密度が増加している。これは，ｔ1時間が長いほどＧｒｏｗｎ−ｉｎ析出核が消滅せずに成長する割合が高くなることと，ｔ1時間の保持の間に新たな析出核が形成されることによる。この結果から，ｔ1時間が１５分未満でも高い析出物密度が得られるが，ｔ1時間が１５分以上であれば析出物密度がさらに増加するので，より好ましいことがわかる。
  図１９は，Ｒ℃／分を１℃／分，３℃／分，５℃／分とした場合の析出物密度を示す（実験例９）。この場合，Ｔ4＝７００℃，ｔ1＝３０分，Ｔ5＝１０５０℃，ｔ2＝２時間とした。酸素濃度は１８ｐｐｍａ〜２０ｐｐｍａである。Ｒ℃／分が低速なほど析出物密度が高くなっている。Ｒ℃／分が高速な場合に析出物密度が低くなるのは，昇温工程で析出核が成長できずに消滅する割合が高くなることによる。この結果から，１０9／ｃｍ3オーダー以上の高い析出物密度を得るには，Ｒ℃／分が約５℃／分以下であれば良く，約３℃／分以下がさらに好ましいことがわかる。
  図２０は，ｔ2時間を３０分，６０分，１２０分とした場合の酸素析出物密度を示す（実験例１０）。この場合，Ｔ4＝７００℃，ｔ5＝３０分，Ｒ＝３℃／分，Ｔ5＝１１００℃とした。酸素濃度は１８ｐｐｍａ〜２０ｐｐｍａである。析出物密度はｔ2時間にほとんど依存せず高くなっている。この結果から，高い析出物密度は，ｔ2時間が約３０分以上であれば確実に得られることがわかる。」（明細書第４５頁第１４行−第４７頁第１９行）
　
（１ｉ）「（実験例１１）
  
実験例６〜１０で使用したウェーハと同様な鏡面研磨ウェーハを準備した
Ｔ
4
＝７００℃
ｔ
1
＝３０分
Ｒ＝３℃／分
ｔ
2
＝２時間
Ｔ
5
℃を
１０００℃
Ｔ
５
℃の保持後は，熱処理炉内温度を７００℃まで２℃／分で降温してウェーハを熱処理炉外に取り出した
そのウェーハに如何なる熱処理も施さずに，バルク中の酸素析出物の密度をＬＳＴにより測定した
  図２１は，本実験例における析出物密度とＴ5℃との関係を示す。
酸素濃度は１８ｐｐｍａ〜２０ｐｐｍａである
（実験例１２）
  
実験例６〜１１で使用したウェーハと同様な鏡面研磨ウェーハを準備した
Ｔ
4
＝７００℃
ｔ
1
＝３０分
Ｒ＝３℃／分
ｔ
2
＝２時間
Ｔ
5
℃を１０００℃
Ｔ
５
℃の保持後は，熱処理炉内温度を７００℃まで２℃／分で降温してウェーハを熱処理炉外に取り出した
  
熱処理後のウェーハを劈開した後，化学的選択エッチングを行った。その後，劈開面を光学顕微鏡で観察することにより，酸素析出物に起因したエッチピットが観察されない領域の表面からの深さ（以下，ＤＺ幅と呼ぶことがある。）を測定した
  上記測定により得られたＤＺ幅とＴ5℃との関係を図２２に示す。
酸素濃度は１８ｐｐｍａ〜２０ｐｐｍａである
  以上のように，Ｔ4℃を約７００℃以下とし，Ｒ℃／分を約５℃／分以下とし，Ｔ5℃を約１０００℃以上とし，ｔ2時間を約３０分以上とすることにより，表面近傍に無欠陥層（ＤＺ層）を有し，バルク中にはゲッタリング能力の高い酸素析出物を有するシリコンウェーハを，極めて効率的，かつ，簡便な熱処理により得ることができる。」（明細書第４７頁第２０行−第４９頁第４行）
　
（１ｊ）図２１は，実験例１１における温度Ｔ５と酸素析出物密度との関係を示すグラフであって，同グラフから，Ｔ５が１０００℃であるとき，結晶位置Ａにおける酸素析出物密度が略２×１０１０／ｃｍ３であることが読み取れる。
　
（１ｋ）図２２は，実験例１２における温度Ｔ５とＤＺ幅との関係を示すグラフであって，同グラフから，Ｔ５が１０００℃であるとき，結晶位置ＡにおけるＤＺ幅が略７μｍであることが読み取れる。
　
イ　引用発明
　引用例１の上記摘記（１ａ）−（１ｋ）を総合勘案すれば，引用例１の「実施例」には「実験例１１」として以下の発明（以下「引用発明」という。）が記載されていると認められる。
「デバイスプロセス前の段階において，バルク中のＧｒｏｗｎ−ｉｎ析出核を消滅させることなく効率的にゲッタリング能力を有するサイズ以上に成長させると同時にウェーハ表面近傍の酸素を外方拡散させることにより，簡便な１ステップの熱処理のみでＤＺ−ＩＧ構造を形成するシリコンウェーハの製造方法であって，
　直径８インチ，面方位＜１００＞，抵抗率約１０Ω・ｃｍのＣＺ法で育成されたボロン添加シリコン単結晶の結晶育成工程の前半に成長した結晶位置Ａと呼ばれる位置から作製された，酸素濃度が１８ｐｐｍａ〜２０ｐｐｍａである鏡面研磨シリコンウェーハを準備する工程と，
　Ｔ4＝７００℃で，ｔ1＝３０分の熱処理を施す工程と，
　Ｒ＝３℃／分で，１０００℃まで昇温する工程と，
　Ｔ5℃＝１０００℃で，ｔ2＝２時間の熱処理を施す工程と，
　Ｔ５℃の保持後に，熱処理炉内温度を７００℃まで２℃／分で降温してウェーハを熱処理炉外に取り出す工程とを備えた，
　ウェーハのバルク中の酸素析出物を赤外散乱トモグラフ法により測定した密度が略２×１０１０／ｃｍ３であるシリコンウェーハの製造方法。」
　
ウ　引用例２：特開平１１−１１１７２３号公報
（２ａ）「【従来の技術】
半導体装置の製造工程
　
ゲッタリング技術は
シリコンウェーハに混入した重金属がゲート酸化膜形成時に酸化膜中に取り込まれることのないように，ウェーハ表層部から除去して捕獲することができる技術
　その中で
代表的なもの
第３は引き上げ法で製造したシリコンウェーハに含まれる酸素が析出してできた結晶欠陥を利用するＩＧ（Ｉｎｔｅｒｎａｌ　Ｇｅｔｔｅｒｉｎｇ）法
いずれもＭＯＳトランジスタを形成するウェーハ表層からウェーハ内部や裏面のゲッタリング層まで重金属を拡散させて捕獲する
こうすることによってウェーハ表層部の重金属の汚染量を低減
この後にゲート酸化膜を形成
　
（２ｂ）「【発明の実施の形態】次に本発明について図面を参照して説明する。
図１（ａ）〜（ｄ）は本発明の実施の形態を説明する為の工程順に示したウェーハの断面図
図２（ａ）〜（ｄ）は実施の形態で用いるゲッタリング処理をしたウェーハの断面図
　実施の形態に用いる第１のウェーハとしては，図２（ａ）に示すようにＰＢＳウェーハ１０Ａを用いる。ＰＢＳウェーハ１０Ａは，例えばＣＶＤ法によりシリコンウェーハ上に厚さ約１μｍのポリシリコン膜１１を形成し，表面のポリシリコン膜１１を研磨して除去し，裏面にのみ残す方法で形成する。
　第２のウェーハとしては，図２（ｂ）に示すようにリン拡散ウェーハ１０Ｂを用いる。リン拡散ウェーハ１０Ｂは，例えばシリコンウェーハの裏面にＰＳＧ膜１２を形成したのち，８５０〜９００℃で１０〜１５分間加熱し，１×１０19／ｃｍ3のリンを含むリン拡散層１３を設けて形成する。
　
第３のウェーハとしては，図２（ｃ）に示すように，ＩＧウェーハ１０Ｃを用いる。ＩＧウェーハ１０Ｃは，シリコンウェーハに含まれる酸素の濃度によって異なるが，例えば１１５０℃４時間，６５０℃４時間，１０００℃４時間の３段階の熱処理により１０
7
〜１０
8
／ｃｍ
3
の酸素析出物１４を設ける方法で形成
　第４のウェーハとしては，図２（ｄ）に示すように，ｐ／ｐ+エピウェーハ１０Ｄを用いる。ｐ／ｐ+エピウェーハ１０Ｄは，例えば約１０19／ｃｍ3のボロンを含む高濃度ボロン層１５（ウェーハ）上にボロンを約１０15／ｃｍ3含むエピタキシャル層１６を約５μｍの厚さに堆積して形成する。
　次に
実施の形態について図１（ａ）〜（ｄ）を用いて説明
図１（ａ）に示すように，図２で説明したいずれかの方法でゲッタリング処理し，ゲッタリング層１が形成されたウェーハ１０の表面に，選択酸化法により素子分離酸化膜２を形成
　次に図１（ｂ）に示すように，第１のシリコン酸化膜３を形成する。この工程では第１のシリコン酸化膜３を形成した後に低温（８００℃以下）まで徐冷，あるいは低温まで冷却後一定期間保持する。この時点で重金属の不純物は第１のシリコン酸化膜３およびシリコン結晶界面に偏析している。
　その後第１のシリコン酸化膜３を剥離し，ウェーハを洗浄すると，図２（ｃ）に示されるように，清浄なウェーハ表層部分が得られる。
　
次に図１（ｄ）に示すように，このような状態でゲート酸化膜４を形成
基本的なＭＯＳトランジスタが形成
　
（２）対比
ア　引用発明の「シリコンウェーハ」は，本願補正発明１の「シリコンからなる半導体基板」に相当する。
　
イ　引用発明の「直径８インチ，面方位＜１００＞，抵抗率約１０Ω・ｃｍのＣＺ法で育成されたボロン添加シリコン単結晶の結晶育成工程の前半に成長した結晶位置Ａと呼ばれる位置から作製された，酸素濃度が１８ｐｐｍａ〜２０ｐｐｍａである鏡面研磨シリコンウェーハを準備する工程」は，本願補正発明１の「半導体基板を製造プロセスに受け入れ」に相当する。
　一方，引用発明の「Ｔ4＝７００℃で，ｔ1＝３０分の熱処理を施す工程と，Ｒ＝３℃／分で，１０００℃まで昇温する工程と，Ｔ5℃＝１０００℃で，ｔ2＝２時間の熱処理を施す工程と，Ｔ５℃の保持後に，熱処理炉内温度を７００℃まで２℃／分で降温してウェーハを熱処理炉外に取り出す工程」とからなる熱処理は，半導体装置の製造プロセスの一過程であると解される。
　そうすると，引用発明の「直径８インチ，面方位＜１００＞，抵抗率約１０Ω・ｃｍのＣＺ法で育成されたボロン添加シリコン単結晶の結晶育成工程の前半に成長した結晶位置Ａと呼ばれる位置から作製された，酸素濃度が１８ｐｐｍａ〜２０ｐｐｍａである鏡面研磨シリコンウェーハを準備する工程」に続いて行われる「Ｔ4＝７００℃で，ｔ1＝３０分の熱処理を施す工程と，Ｒ＝３℃／分で，１０００℃まで昇温する工程と，Ｔ5℃＝１０００℃で，ｔ2＝２時間の熱処理を施す工程と，Ｔ５℃の保持後に，熱処理炉内温度を７００℃まで２℃／分で降温してウェーハを熱処理炉外に取り出す工程」は，「半導体基板を製造プロセスに受け入れた後，前記半導体基板に対して行なう熱処理」であるといえる。
　他方，引用発明の「Ｔ4＝７００℃で，ｔ1＝３０分の熱処理を施す工程と，Ｒ＝３℃／分で，１０００℃まで昇温する工程と，Ｔ5℃＝１０００℃で，ｔ2＝２時間の熱処理を施す工程と，Ｔ５℃の保持後に，熱処理炉内温度を７００℃まで２℃／分で降温してウェーハを熱処理炉外に取り出す工程」とからなる熱処理は，「デバイスプロセス前の段階において」行われる熱処理であるから，引用発明の「Ｔ4＝７００℃で，ｔ1＝３０分の熱処理を施す工程と，Ｒ＝３℃／分で，１０００℃まで昇温する工程と，Ｔ5℃＝１０００℃で，ｔ2＝２時間の熱処理を施す工程と，Ｔ５℃の保持後に，熱処理炉内温度を７００℃まで２℃／分で降温してウェーハを熱処理炉外に取り出す工程」からなる熱処理は，「半導体基板に対して最初に行なう熱処理」といえる。
　そうすると，本願補正発明１の熱処理と引用発明の熱処理は，いずれも「半導体基板を製造プロセスに受け入れた後，前記半導体基板に対して最初に行なう熱処理」である点で一致する。
　
ウ　引用発明の「Ｔ4＝７００℃」及び「ｔ1＝３０分」は，それぞれ，本願補正発明１の「６５０℃〜７５０℃の温度下」及び「３０分〜２４０分」の範囲に含まれる値であるから，引用発明の「Ｔ4＝７００℃で，ｔ1＝３０分の熱処理を施す工程」は，本願補正発明１の「６５０℃〜７５０℃の温度下で３０分〜２４０分の第１の熱処理を行なう第１の工程」に相当する。
　また，引用発明の「Ｔ5℃＝１０００℃」及び「ｔ2＝２時間」は，それぞれ，本願補正発明１の「９００℃〜１１００℃の温度下」及び「３０分〜１２０分」の範囲に含まれる値であるから，引用発明の「Ｔ5℃＝１０００℃で，ｔ2＝２時間の熱処理を施す工程」は，本願補正発明１の「９００℃〜１１００℃の温度下で３０分〜１２０分の第２の熱処理を行なう第２の工程」に相当する。
　さらに，引用発明の「ウェーハのバルク中の酸素析出物」は，本願補正発明１の「ゲッタリングサイト」に相当し，引用発明の「略２×１０１０／ｃｍ３」は，本願補正発明１の「５×１０8ｃｍ-3以上且つ５×１０10ｃｍ-3以下」に含まれる値であるから，引用発明の「ウェーハのバルク中の酸素析出物を赤外散乱トモグラフ法により測定した密度が略２×１０１０／ｃｍ３」は，本願補正発明１の「ゲッタリングサイトの密度は５×１０8ｃｍ-3以上且つ５×１０10ｃｍ-3以下であること」に相当する。
　
　そうすると，本願補正発明１と，引用発明との一致点と相違点は，次のとおりである。
　
＜一致点＞
　「シリコンからなる半導体基板を製造プロセスに受け入れた後，前記半導体基板に対して最初に行なう熱処理であって，
　６５０℃〜７５０℃の温度下で３０分〜２４０分の第１の熱処理を行なう第１の工程と，
　前記第１の工程の後に，９００℃〜１１００℃の温度下で３０分〜１２０分の第２の熱処理を行なう第２の工程と備え，
　前記半導体基板にはゲッタリングサイトが形成され，
　前記ゲッタリングサイトの密度は５×１０8ｃｍ-3以上且つ５×１０10ｃｍ-3以下である半導体装置の製造方法。」
　
＜相違点＞
・相違点１：本願補正発明１は，半導体基板が「シリコンからなり，且つ窒素と炭素とが添加された半導体基板」であるのに対して，引用発明は「シリコンウェーハ」である点。
　
・相違点２：本願補正発明１の熱処理が「ゲート絶縁膜を形成する前」の熱処理であるのに対して，引用発明には，「ゲート絶縁膜を形成する」工程が明示されていないので，引用発明の熱処理が，「ゲート絶縁膜を形成する前」の熱処理であるか不明であること。
　
・相違点３：本願補正発明１が「半導体基板の表面から１μｍ〜１０μｍの深さにバルク微小欠陥（ＢＭＤ）層からなるゲッタリングサイトが形成され」ているのに対して，引用発明では明示がない点。　
　
（３）相違点についての判断
・相違点１について
　下記の周知例１−２にも記載されているように，高レベルでＩＧ能力を有するウエーハを製造するために，シリコンに窒素と炭素を添加することは周知といえる。
　一方，引用例１の上記摘記（１ｂ）の「ＣＯＰ及び表面近傍のボイドを消滅させることと，内部に酸素析出物を形成することを同時に実現する方法として，結晶育成時に窒素を添加する方法がある。
窒素が添加されたウェーハでは
Ｇｒｏｗｎ−ｉｎ析出核が大きくなることにより高温熱処理においても消滅せずに成長して酸素析出物が形成され，ＩＧ能力が付加される
窒素添加ウェーハでも窒素無添加ウェーハとほぼ同様な効果が得られる
　そうすると，引用例１に記載された前記示唆に基づいて，引用発明のシリコンウェーハとして，シリコンに窒素を添加したものを用いる際に，ＩＧ能力をより高めるために，前記周知の事項を参酌して，窒素と併せて炭素をも添加することは当業者が適宜なし得たことといえる。
　すなわち，引用発明において，前記相違点１について，本願補正発明１の構成とすることは当業者が容易に想到し得たことである。また，このような構成としたことによる効果も，当業者が予測する範囲内のものといえる。
　
・周知例１：国際公開第０１／７９５９３号
（周１ａ）「発明の開示
　本発明は，かかる問題点を解決するためになされたもので，
グローンイン欠陥が少ないとともに，ＩＧ能力の高いシリコン単結晶を，高速で成長させることを可能とする
　
上記課題を解決するため
炭素をドープ
　このように炭素をドープすることによりＮ−領域の単結晶を，炭素ノンドープの場合よりも高速で引上げることができ，グローンイン欠陥のないシリコン単結晶の生産性の向上とコストダウンを図ることができる。
　
この場合，ＣＺシリコン単結晶育成時に，炭素とともに窒素をドープすることができる
　
このように炭素とともに窒素をドープすれは，Ｎ−領域となる引上げ速度が上昇するとともに，Ｎ−領域を拡大させることができるので，結晶全面がＮ−領域のシリコン単結晶の生産性と歩留りを同時に向上させることができる
　
（周１ｂ）「このように
炭素，炭素および窒素をドープした単結晶をウエーハに加工し，６００〜１０００℃で熱処理を施せば
バルク部では低温における酸素析出核の形成が促進され
高レベルでＩＧ能力を有するウエーハを製造することができる
　
（周１ｃ）「このように，
窒素も炭素も含有することによって，適度の酸素濃度であれば，高温熱処理でも低温熱処理でも十分に高密度のＢＭＤを有し，ＩＧ能力の極めて高いシリコンウエーハとなる
　
（周１ｄ）「このように，アニールウエーハの元になるシリコンウエーハを得るのに，上記
規定内の炭素，窒素，酸素濃度になるように炭素および窒素をドープしてＣＺ法により単結晶を引上げれば，十分なＢＭＤ密度を有し，２次欠陥の発生のないアニールウエーハを容易に得ることができる
　
（周１ｅ）「このように，上記
規定値内に炭素濃度，窒素濃度，酸素濃度を制御したシリコンウエーハに熱処理を施して作製したアニールウエーハは，十分に高密度のＢＭＤを有し高いＩＧ能力を有するとともに，ウエーハ表面に欠陥が少なく，２次欠陥もない結晶性に優れた，高品質のアニールウエーハである
　
・周知例２：特開２００２−２０１０９１号公報
（周２ａ）「【従来の技術】高集積ＭＯＳデバイスの基板として用いられるチョクラルスキー（ＣＺ）法により製造されたシリコン単結晶基板には，単結晶製造中に混入した酸素が過飽和に存在しており，それが，後のデバイスプロセス中に析出して，ウエハ内部に酸素析出物が形成される。この酸素析出物が，基板内部に十分な量存在した場合，デバイスプロセス中に混入してくる重金属は，ウエハ内部に吸収され，デバイス活性層であるウエハ表面は清浄に保たれる。
このような技術をイントリンシックゲッタリング（ＩＧ）と呼び，重金属汚染によるデバイス特性劣化を防止する効果があるため，シリコン単結晶基板には，デバイスプロセス中に適度の酸素析出が起こることが求められている
　
（周２ｂ）「あるいは特開２０００−２７２９９５や，特開２０００−３４４５９８に示すように，
窒素に炭素を添加したサブストレートを用いたエピタキシャルウエハの製造方法も提案されている
　
（周２ｃ）「本発明は，窒素添加サブストレートの欠陥発生状態を根本的に変えるために，
窒素に加えてもう一つ別の元素として炭素を添加したサブストレートを用いる
酸素析出が充分起こり
　
・相違点２について
　引用例２の上記摘記（２ａ）の「
ゲッタリング技術は
ゲート酸化膜形成時に酸化膜中に取り込まれることのないように，ウェーハ表層部から除去して捕獲することができる技術
引き上げ法で製造したシリコンウェーハに含まれる酸素が析出してできた結晶欠陥を利用するＩＧ（Ｉｎｔｅｒｎａｌ　Ｇｅｔｔｅｒｉｎｇ）法
ＭＯＳトランジスタを形成するウェーハ表層からウェーハ内部や裏面のゲッタリング層まで重金属を拡散させて捕獲する
この後にゲート酸化膜を形成する
熱処理により１０
7
〜１０
8
／ｃｍ
3
の酸素析出物１４を設ける方法で形成する
次に図１（ｄ）に示すように，このような状態でゲート酸化膜４を形成する
　そうすると，引用発明の「デバイスプロセス」に「ゲート絶縁膜を形成する」工程が含まれると理解することが自然であるから，引用発明の熱処理は，「ゲート絶縁膜を形成する前」に行われているものといえる。
　したがって，前記相違点２は実質的なものではない。
　また，仮に，引用発明の「デバイスプロセス」が「ゲート絶縁膜を形成する」工程を含まないとしても，引用例２に記載されているように，ＩＧウェーハにゲート絶縁膜を形成することは周知の事項であるから，引用発明の熱処理の後に，ゲート絶縁膜を形成することは当業者にとって容易といえる。すなわち，引用発明において，前記相違点２について，本願補正発明１の構成とすることは当業者が容易に想到し得たことである。また，このような構成としたことによる効果も，当業者が予測する範囲内のものといえる。
　
・相違点３について
ア　引用例１の上記摘記（１ｉ），（１ｋ）には，引用例１の「実施例」には「実験例１２」として以下の発明（以下「引用発明２」という。）が記載されていると認められる。
「デバイスプロセス前の段階において，バルク中のＧｒｏｗｎ−ｉｎ析出核を消滅させることなく効率的にゲッタリング能力を有するサイズ以上に成長させると同時にウェーハ表面近傍の酸素を外方拡散させることにより，簡便な１ステップの熱処理のみでＤＺ−ＩＧ構造を形成するシリコンウェーハの製造方法であって，
　直径８インチ，面方位＜１００＞，抵抗率約１０Ω・ｃｍのＣＺ法で育成されたボロン添加シリコン単結晶の結晶育成工程の前半に成長した位置から作製された，酸素濃度が１８ｐｐｍａ〜２０ｐｐｍａである鏡面研磨シリコンウェーハを準備する工程と，
　Ｔ4＝７００℃で，ｔ1＝３０分の熱処理を施す工程と，
　Ｒ＝３℃／分で，１０００℃まで昇温する工程と，
　Ｔ5℃＝１０００℃で，ｔ2＝２時間の熱処理を施す工程と，
　Ｔ５℃の保持後に，熱処理炉内温度を７００℃まで２℃／分で降温してウェーハを熱処理炉外に取り出す工程とを備えた，
　熱処理後のウェーハを劈開した後，化学的選択エッチングを行い，劈開面を光学顕微鏡で観察することにより測定した，酸素析出物に起因したエッチピットが観察されない領域の表面からの深さ（以下，ＤＺ幅と呼ぶことがある。）が略７μｍであるシリコンウェーハの製造方法。」
　
イ　引用発明と，引用発明２とは，使用しているウェーハの種類と熱処理条件が同じであるから，引用発明の熱処理を施したウェーハは，引用発明２において測定された略７μｍというＤＺ幅を有すると理解することができる。
　
ウ　そして，前記「略７μｍ」は，本願補正発明１の「半導体基板の表面から１μｍ〜１０μｍの深さ」の範囲に含まれる数値であり，引用発明２の酸素析出物は，本願補正発明１のバルク微小欠陥（ＢＭＤ）に相当するから，引用発明もまた「半導体基板の表面から１μｍ〜１０μｍの深さにバルク微小欠陥（ＢＭＤ）層からなるゲッタリングサイトが形成され」ているものといえる。したがって，前記相違点３は実質的なものではない。
　
（４）まとめ
　以上のとおり，本願補正発明１は，上記引用例１，２に記載された発明及び周知技術に基いて当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができないものである。
　
４　補正却下についてのむすび
　したがって，本件補正は，平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に違反するので，同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
第３　本願発明について
１　本願発明
　平成２２年９月２４日に提出された手続補正書でした補正は上記のとおり却下されたので，本願の請求項１−４に係る発明は，平成２２年１月２０日に提出された明細書及び図面の記載からみて，その特許請求の範囲の請求項１−４に記載されている事項により特定されるとおりのものであるところ，その内，請求項１に係る発明（以下「本願発明１」という。）は，次のとおりである。
　
「シリコンからなる半導体基板を製造プロセスに受け入れた後，前記半導体基板に対して最初に行なう熱処理であって，ゲート絶縁膜を形成する前に，
　６５０℃〜７５０℃の温度下で３０分〜２４０分の第１の熱処理を行なう第１の工程と，
　前記第１の工程の後に，９００℃〜１１００℃の温度下で３０分〜１２０分の第２の熱処理を行なう第２の工程と備え，
　前記半導体基板の表面から１μｍ〜１０μｍの深さにバルク微小欠陥（ＢＭＤ）層からなるゲッタリングサイトが形成され，
　前記ゲッタリングサイトの密度は５×１０８ｃｍ−３以上且つ５×１０１０ｃｍ−３以下であることを特徴とする半導体装置の製造方法。」
　
２　進歩性について
（１）引用例及びその記載事項
　原査定の拒絶の理由に引用され，本願の出願前に頒布された刊行物である引用例１−２に記載されている事項は，上記「第２　３　（１）引用例とその記載事項，及び，引用発明」の項で指摘したとおりである。
　
（２）当審の判断
　本願発明１を特定するに必要な事項を全て含み，さらに具体的に限定したものに相当する本願補正発明１が，前記「第２　３　（３）相違点についての判断」に記載したとおり，引用例１，２に記載された発明及び周知技術に基いて当業者が容易に発明をすることができたものであるから，本願発明１も同様の理由で，引用例１，２に記載された発明に基いて当業者が容易に発明をすることができたものである。 
　
第４　むすび 
　以上のとおり，本願の請求項１に係る発明は，引用例１，２に記載された発明に基いて当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができないものである。したがって，本願の他の請求項に係る発明については検討するまでもなく，本願は拒絶をすべきものである。
　
　よって，結論のとおり審決する。