【事件の表示】
　特願２００７−５３１３１８「セキュアな実行中のリソースのデッドロックなしのバス保護のシステム及び方法」拒絶査定不服審判事件〔平成１８年　３月３０日国際公開、ＷＯ２００６／０３３８３７、平成２０年　４月２４日国内公表、特表２００８−５１２７８７〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　国際出願日　　　　　　　　　　　　２００５年９月２日
　　　　　　　　　　　　（優先権主張日２００４年９月１５日，米国）
　拒絶理由（起案日）　　　　　　　　平成２２年１月８日　
　意見書及び手続補正書　　　　　　　平成２２年４月１３日　
　拒絶査定（起案日）　　　　　　　　平成２２年４月３０日
　同謄本送達　　　　　　　　　　　　平成２２年５月１１日
　審判請求　　　　　　　　　　　　　平成２２年９月１０日
　手続補正書　　　　　　　　　　　　平成２２年９月１０日
　前置報告書（作成日）　　　　　　　平成２２年１２月２日
　審尋（起案日）　　　　　　　　　　平成２３年４月２２日
　回答書　　　　　　　　　　　　　　平成２３年８月２５日
　
２．平成２２年９月１０日付の手続補正についての補正却下の決定
［補正却下の決定の結論］
　平成２２年９月１０日付の手続補正を却下する。
［理由］
（１）本件補正
　平成２２年９月１０日付の手続補正（以下、「本件補正」という。）により、補正前の請求項７は削除され、特許請求の範囲の請求項１乃至請求項１５は次のように補正された。補正前の請求項１〜６は本件補正後の請求項１〜６に対応し、補正前の請求項８〜１６は本件補正後の請求項７〜１５にそれぞれ対応している。
（本件補正後の特許請求の範囲）
「【請求項１】
　方法であって、
　セキュア実行モードに入る旨の要求として第１のバス・エージェントからのバス・サイクルを識別する工程と、
　前記第１のバス・エージェントの識別子を記録する工程と、
　前記第１のバス・エージェントが前記セキュア実行モードで動作している間に何れかのバス・エージェントからの、セキュリティ面で配慮を要しないバス・サイクルの送信を可能にする工程と、
　前記第１のバス・エージェントが前記セキュア実行モードを出るまで、共有システム・メモリ又は入出力デバイスに向けられている、セキュリティ面で配慮を要するバス・サイクルを別のバス・エージェントが起動させる場合に仲裁する工程と
を備える方法。
　　【請求項２】
　請求項１記載の方法であって、仲裁する工程は、
　前記第１のバス・エージェントに高優先度割り込みを送出する工程及び
　システム・リセットを起動させる工程のうちの一方を備える方法。
　　【請求項３】
　請求項１記載の方法であって、仲裁する工程は、
　前記セキュリティ面で配慮を要するバス・サイクルの完了を妨げる工程を備える方法。
　　【請求項４】
　請求項１記載の方法であって、仲裁する工程は、
　前記別のバス・エージェントによって起動された後続トランザクションを妨げる工程を備える方法。
　　【請求項５】
　請求項１記載の方法であって、
　何れかのバス・エージェントからの、セキュリティ面で配慮を要しないバス・サイクルの送信を可能にする工程を更に備える方法。
　　【請求項６】
　請求項１記載の方法であって、
　バスに対する大局的な動作を起動させる工程と、
　前記第１のバス・エージェントが前記セキュア実行モードで動作している間に各バス・エージェントから前記バスを介して前記大局的な動作の肯定応答を受け付ける工程と、
　前記大局的な動作を完了させる工程とを更に備える方法。
　　【請求項７】
　請求項１記載の方法であって、
　前記セキュア実行モードのリリースを示すバス・サイクルを前記第１のバス・エージェントから受信する工程と、
　前記リリースに応じて仲裁を中断する工程とを備える方法。
　　【請求項８】
　システムであって、
　バスと、
　前記バスに結合された第１のバス・エージェントであって、セキュア実行モードに入ることを可能にするためのロジックを有する第１のバス・エ―ジェントと、
　前記バスに結合された第２のバス・エージェントと、
　前記バスに結合され、前記第１のバス・エージェントからのバス・サイクルを識別して、前記セキュア実行モードを起動させるためのチップセットであって、前記チップセットは前記第１のバス・エージェントの識別子を記録し、前記チップセットは、前記第１のバス・エージェントが前記セキュア実行モードで動作している間に、前記第２のバス・エージェントからの、セキュリティ面で配慮を要しないバス・サイクルの送信を可能にし、前記第１のバス・エージェントが前記セキュア実行モードを出るまで前記第２のバス・エージェントからの、セキュリティ面で配慮を要するバス・サイクルを制限するためのチップセットとを備え、前記セキュリティ面で配慮を要するバス・サイクルは共有システム・メモリ又は入出力デバイスに向けられているシステム。
　　【請求項９】
　請求項８記載のシステムであって、前記第１のバス・エージェントは、
　内部ランダム・アクセス・メモリと、
　認証エンジンと、
　前記セキュア実行モードに入るための第１のバス・サイクル及び前記セキュア実行ノードを出るための第２のバス・サイクルを生成するためのマイクロコードと、
　前記第１のバス・サイクル及び前記第２のバス・サイクルを起動させるためのバス・コントローラとを備えるシステム。
　　【請求項１０】
　請求項８記載のシステムであって、前記チップセットは、
　前記第１のバス・エージェント及び前記第２のバス・エージェントからのバス・サイクルを受け付けるためのバス・コントローラと、
　前記セキュア実行モードへ入ることを要求するサイクルを識別するためのロジックと、
　前記サイクルのソースの識別子を保持するための記憶エレメントと、
　前記識別子を、セキュリティ面で配慮を要する後続サイクルのソースの識別子と比較するためのロジックとを備えるシステム。
　　【請求項１１】
　請求項８記載のシステムであって、前記第１のバス・エージェント及び前記第２のバス・エージェントはそれぞれ、前記セキュア実行モードに入ろうとすることに応じて局所キャッシュを無効にするためのキャッシュ無効化ロジックを含むシステム。
　　【請求項１２】
　請求項８記載のシステムであって、前記第２のバス・エージェントが、
　直接メモリ・アクセス・コントローラ、ネットワーク・プロセッサ、汎用プロセッサ、及び入出力バス・マスタのうちの１つであるシステム。
　　【請求項１３】
　装置であって、
　セキュア実行モードに入ることを要求するソースからのバス・サイクルを識別するためのバス・コントローラであって、前記バス・コントローラは、前記ソースが前記セキュア実行モードで動作している間に何れかのソースから、セキュリティ面で配慮を要するバス・サイクルの送信を可能にするバス・コントローラと、
　前記セキュア実行モードに入ることを要求する、前記バス・サイクルの前記ソースの識別子を記録するための記憶装置と、
　セキュリティ面で配慮を要するバス・サイクルが前記ソースからであるかを識別するための比較ロジックと、
　前記ソースが前記セキュア実行モードを出るまで、前記セキュリティ面で配慮を要するバス・サイクルが前記ソースから発信されたものでないことを前記比較ロジックが識別することに応じて仲裁するためのリセット／割り込みロジックと
を備える装置。
　　【請求項１４】
　請求項１３記載の装置であって、前記リセット／割り込みロジックは、
　前記比較ロジックが、前記セキュリティ面で配慮を要するバス・サイクルが前記ソースから発信されたものでないことを識別することに応じてシステム・リセットを強いるためのリセット・ロジックを更に備える装置。
　　【請求項１５】
　請求項１３記載の装置であって、前記リセット／割り込みロジックは、
　前記セキュリティ面で配慮を要するバス・サイクルが別のソースから発信された場合に、前記セキュリティ面で配慮を要するバス・サイクルに応じて前記バス・サイクルの前記ソースに向けられた高優先度割り込みを生成するための割り込み生成器を更に備える装置。」
　
（本件補正前の特許請求の範囲）
「【請求項１】
　方法であって、
　セキュア実行モードに入る旨の要求として第１のバス・エージェントからのバス・サイクルを識別する工程と、
　前記第１のバス・エージェントの識別子を記録する工程と、
　別のバス・エージェントが、セキュリティ面で配慮を要するバス・サイクルを起動させる場合に仲裁する工程とを備え、前記セキュリティ面で配慮を要するバス・サイクルは共有システム・メモリ又は入出力デバイスに向けられている方法。
　　【請求項２】
　請求項１記載の方法であって、仲裁する工程は、
　前記第１のバス・エージェントに高優先度割り込みを送出する工程及び
　システム・リセットを起動させる工程のうちの一方を備える方法。
　　【請求項３】
　請求項１記載の方法であって、仲裁する工程は、
　前記セキュリティ面で配慮を要するバス・サイクルの完了を妨げる工程を備える方法。
　　【請求項４】
　請求項１記載の方法であって、仲裁する工程は、
　前記別のバス・エージェントによって起動された後続トランザクションを妨げる工程を備える方法。
　　【請求項５】
　請求項１記載の方法であって、
　何れかのバス・エージェントからの、セキュリティ面で配慮を要しないバス・サイクルの送信を可能にする工程を更に備える方法。
　　【請求項６】
　請求項１記載の方法であって、
　バスに対する大局的な動作を起動させる工程と、
　前記第１のバス・エージェントがセキュア・モードにある間に各バス・エージェントから前記バスを介して前記大局的な動作の肯定応答を受け付ける工程と、
　前記大局的な動作を完了させる工程とを更に備える方法。
　　【請求項７】
　請求項１記載の方法であって、ライトバック・サイクル以外のシステム・メモリ及び入出力デバイスに向けられた読み取りサイクル及び書き込みサイクルは全て、セキュリティ面で配慮を要するサイクルであるとみなされる方法。
　　【請求項８】
　請求項１記載の方法であって、
　前記セキュア実行モードのリリースを示すバス・サイクルを前記第１のバス・エージェントから受信する工程と、
　前記リリースに応じて仲裁を中断する工程とを備える方法。
　　【請求項９】
　システムであって、
　バスと、
　前記バスに結合された第１のバス・エージェントであって、セキュア実行モードに入ることを可能にするためのロジックを有する第１のバス・エ―ジェントと、
　前記バスに結合された第２のバス・エージェントと、
　前記バスに結合され、第１のバス・エージェントからのバス・サイクルを識別して、前記セキュア実行モードを起動させるためのチップセットであって、前記第１のバス・エージェントの識別子を記録するためであり、前記第１のバス・エージェントが前記セキュア実行モードを出るまで第２のバス・エージェントからの、セキュリティ面で配慮を要するバス・サイクルを制限するためのチップセットとを備え、前記セキュリティ面で配慮を要するバス・サイクルは共有システム・メモリ又は入出力デバイスに向けられているシステム。
　　【請求項１０】
　請求項９記載のシステムであって、前記第１のバス・エージェントは、
　内部ランダム・アクセス・メモリと、
　認証エンジンと、
　前記セキュア実行モードに入るための第１のバス・サイクル及び前記セキュア実行ノードを出るための第２のバス・サイクルを生成するためのマイクロコードと、
　前記第１のバス・サイクル及び前記第２のバス・サイクルを起動させるためのバス・コントローラとを備えるシステム。
　　【請求項１１】
　請求項９記載のシステムであって、前記チップセットは、
　前記第１のバス・エージェント及び前記第２のバス・エージェントからのバス・サイクルを受け付けるためのバス・コントローラと、
　前記セキュア実行モードへ入ることを要求するサイクルを識別するためのロジックと、
　前記サイクルのソースの識別子を保持するための記憶エレメントと、
　前記識別子を、セキュリティ面で配慮を要する後続サイクルのソースの識別子と比較するためのロジックとを備えるシステム。
　　【請求項１２】
　請求項９記載のシステムであって、前記第１のバス・エージェント及び前記第２のバス・エージェントはそれぞれ、前記セキュア実行モードに入ろうとすることに応じて局所キャッシュを無効にするためのキャッシュ無効化ロジックを含むシステム。
　　【請求項１３】
　請求項９記載のシステムであって、前記第２のバス・エージェントが、
　直接メモリ・アクセス・コントローラ、ネットワーク・プロセッサ、汎用プロセッサ、及び入出力バス・マスタのうちの１つであるシステム。
　　【請求項１４】
　装置であって、
　セキュア実行モードに入ることを要求するバス・サイクルを識別するためのバス・コントローラと、
　前記バス・サイクルのソースの識別子を記録するための記憶装置と、
　セキュリティ面で配慮を要するバス・サイクルが前記ソースからであるかを識別するための比較ロジックとを備え、前記セキュリティ面で配慮を要するバス・サイクルは共有システム・メモリ又は入出力デバイスに向けられている装置。
　　【請求項１５】
　請求項１４記載の装置であって、
　前記比較ロジックが、前記セキュリティ面で配慮を要するバス・サイクルが前記ソースから発信されたものでないことを識別することに応じてシステム・リセットを強いるためのリセット・ロジックを更に備える装置。
　　【請求項１６】
　請求項１４記載の装置であって、
　前記セキュリティ面で配慮を要するバス・サイクルが別のソースから発信された場合に、前記セキュリティ面で配慮を要するバス・サイクルに応じて前記バス・サイクルの前記ソースに向けられた高優先度割り込みを生成するための割り込み生成器を更に備える装置。」
 
（２）本件補正における新規事項追加についての判断
　本件補正は、願書に最初に添付した明細書又は図面（以下、「当初明細書」という。）に記載した事項の範囲内においてされたものであると認められる。
　よって、本件補正は、特許法第１７条の２第３項の規定に適合する。
　
（３）本件補正における補正の目的についての判断
　本件補正後の請求項１は、補正前の請求項１に「前記第１のバス・エージェントが前記セキュア実行モードで動作している間に何れかのバス・エージェントからの、セキュリティ面で配慮を要しないバス・サイクルの送信を可能にする工程と、」を新たに加えている。この補正は、補正前のいずれの事項を限定するものではないので、特許請求の範囲の減縮（第３６条第５項の規定により請求項に記載した発明を特定するために必要な事項を限定するものであって、その補正前の当該請求項に記載される発明の産業上の利用分野及び解決しようとする課題が同一であるものに限る。）（以下「限定的減縮」と記す。）を目的としたものではない。
　また、本件補正後の請求項１に係る前記補正は、誤記の訂正、明りょうでない記載の釈明（拒絶理由通知に係る拒絶の理由に示す事項についてするものに限る。）（以下「明りょうでない記載の釈明」と記す。）を目的とするものにも該当しない。
　補正前の請求項７を削除する補正は、請求項の削除を目的とするものに該当する。
　本件補正後の請求項８の補正前の請求項９に「前記第２のバス・エージェントからの、セキュリティ面で配慮を要しないバス・サイクルの送信を可能にし、」を加える補正は、補正前の請求項９のいずれの事項を限定するものではないので、特許請求の範囲の限定的減縮を目的としたものではない。
　また、本件補正後の請求項８に係る前記補正は、誤記の訂正、明りょうでない記載の釈明を目的とするものにも該当しない。
　本件補正後の請求項１３の補正前の請求項１４に「前記ソースが前記セキュア実行モードを出るまで、前記セキュリティ面で配慮を要するバス・サイクルが前記ソースから発信されたものでないことを前記比較ロジックが識別することに応じて仲裁するためのリセット／割り込みロジックを備える」を加える補正は、補正前の請求項１４に記載したいずれの事項を限定するものでないことは、前記「仲裁するためのリセット／割り込みロジック」が、バス・サイクルに係るバス・コントローラや比較ロジックとは別の構成であることから（【０００８】【０００９】段落のバス・コントローラのバス・サイクルに係る記載、【００１０】段落の、「チップセット１２０は、仲裁し」の記載、図１にチップセット内にバス・コントローラとＩＤロジックと記憶装置と比較ロジックがあり、これらとは別にリセット／割り込みロジックが記載されており、前記「仲裁するためのリセット／割り込みロジック」は、チップセットの構成であることは示されているが、バス・コントローラの構成ではない。）明らかであり、発明を特定するために必要な事項を限定するもの（限定的減縮）ではないので、特許請求の範囲の限定的減縮を目的としたものではない。
　また、本件補正後の請求項１３に係る前記補正は、誤記の訂正、明りょうでない記載の釈明を目的とするものにも該当しない
よって、本件補正は、平成１８年法律第５５号改正附則第３条第１項の規定によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項の規定に違反するので、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
（４）独立特許要件についての判断
　仮に、本件補正が限定的減縮を目的としたものであるとして、本件補正後の前記請求項１に記載された発明が、特許出願の際独立して特許を受けることができるものであるか（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合するか）について以下に検討する。  
（４．１）引用刊行物
（４．１．１）引用文献１
　原審の拒絶の理由に引用された、本願優先権主張日前に頒布された刊行物である国際公開第０３／９００５２号（Ａ２）（以下、「引用文献１」という。）には、次の事項が記載されている。（訳についてはファミリー；特表２００５−５２８６７７号公報を参酌した。）
Ａ．「 6. A method of initializing a processor (110) to operate in a secure execution mode, whereby said processor operates in said secure execution mode by executing a secure operating system code segment, said method comprising: said processor executing a security initialization instruction; an I/O interface (120, 220) receiving transactions performed as a result of said execution of said security initialization instruction from said processor on an I/O link (225), wherein said transactions include at least a portion of said secure operating system code segment; said I/O interface determining whether said processor is a source of said transactions; and  said I/O interface conveying said transactions to a security services processor (130) dependent upon determining that said processor is said source of said transactions.
  7. The method as recited in claim 6 further comprising said I/O interface blocking said transactions to said security services processor in response to determining that said processor is not the only source of said transactions.
  8. The method as recited in claim 6 further comprising said security services processor verifying whether said at least a portion of said secure operating system code segment is valid during said initialization of said processor into said secure execution mode.
  9. The method as recited in claim 6, wherein said transactions performed as a result of said execution of said security initialization instruction include a Start transaction, a corresponding Data transaction and a corresponding End transaction.
  10. The method as recited in claim 9 further comprising said I/O interface blocking all peer-to-peer transactions to said security services processor after receiving said Start transaction and before receiving said End transaction.」（１８頁下から８行〜１９頁末行）
訳；「【請求項６】
  セキュアオペレーティングシステムコードセグメントを実行することによって、セキュア実行モードで動作するプロセッサ（１１０）を、前記セキュア実行モードでの動作のために初期化する方法であって、
  前記プロセッサがセキュリティ初期化命令を実行するステップと、
  入力／出力（Ｉ／Ｏ）インターフェイス（１２０，２２０）が、Ｉ／Ｏリンク（２２５）上で、前記プロセッサから、前記セキュリティ初期化命令の実行の結果として実行されるトランザクションを受信するステップであって、前記トランザクションは前記セキュアオペレーティングシステムコードセグメントの少なくとも一部を含むステップと、
  前記Ｉ／Ｏインターフェイスが、前記プロセッサが前記トランザクションの発信元かどうかの判定するステップと、
  前記Ｉ／Ｏインターフェイスが、前記プロセッサが前記トランザクションの発信元かどうかの判定に応じて、セキュリティサービスプロセッサ（１３０）に前記トランザクションを伝達するステップとを含む、方法。
【請求項７】
  前記Ｉ／Ｏインターフェイスが、前記プロセッサが前記トランザクションの唯一の発信元ではないとの判定に応答して、前記セキュリティサービスプロセッサへの前記トランザクションをブロックするステップをさらに含む、請求項６記載の方法。
【請求項８】
  前記セキュリティサービスプロセッサが、前記プロセッサの前記セキュア実行モードへの前記初期化の際に、前記セキュアオペレーティングシステムコードセグメントの前記少なくとも一部が有効であるかどうかを検証するステップをさらに含む、請求項６記載の方法。
【請求項９】
  前記セキュリティ初期化命令の実行の結果として実行される前記トランザクションが、Startトランザクション、対応するDataトランザクション、および対応するEndトランザクションを含む、請求項６記載の方法。
【請求項１０】
  前記Ｉ／Ｏインターフェイスが、前記Startトランザクションの受信後、前記Endトランザクションの受信前に、前記セキュリティサービスプロセッサへのすべてのピアトゥーピアのトランザクションをブロックするステップをさらに含む、請求項９記載の方法。」 
Ｂ．「DISCLOSURE OF INVENTION 
　Various embodiments of a computer system including a secure execution mode-capable processor and a security service processor connected via a secure communication link are disclosed. In one embodiment, the computer system includes a processor which may be configured to initialize a secure execution mode by executing a security initialization instruction. Further the processor may operate in the secure execution mode by executing a secure operating system code segment. The computer system also includes an input/output (I/O) interface which is coupled to the processor via an I/O link. The I/O interface may be configured to receive transactions performed as a result of the execution of the security initialization instruction. The transactions include at least a portion of the secure operating system code segment. The I/O interface may also determine whether the processor is a source of the transactions. The computer system further includes a security services processor which is coupled to the I/O interface via a peripheral bus. The I/O interface may be configured to convey the transactions to the security services processor dependent upon determining that the processor is the source of the transactions.
 In one specific implementation, the I/O interface may be configured to block the transactions to the security services processor in response to determining that the processor is not the only source of the transactions. In another specific implementation, the transactions performed as a result of the execution of the security initialization instruction include a Start transaction, a corresponding Data transaction and a corresponding End transaction. 」（２頁３６行〜３頁１２行）
訳；「【発明の概要】
【００１１】
  セキュア実行モードを実行可能なプロセッサおよびセキュア通信リンクを介して接続されるセキュリティサービスプロセッサを含むコンピュータシステムの様々な実施形態を開示する。一実施形態では、当該コンピュータシステムは、セキュリティ初期化命令（security initialization instruction）を実行することによってセキュア実行モードを初期化するように構成可能なプロセッサを含む。さらに、このプロセッサはセキュア・オペレーティングシステム・コードセグメントを実行することによってセキュア実行モードで動作可能である。さらに、このコンピュータシステムはＩ／Ｏリンクを介してプロセッサに結合された入力／出力（Ｉ／Ｏ）インターフェイスを含む。このＩ／Ｏインターフェイスは、セキュリティ初期化命令実行の結果実行されるトランザクションを受信するように構成することができる。このトランザクションはセキュアオペレーティングシステム・コードセグメントの少なくとも一部を含む。さらにこのＩ／Ｏインターフェイスはプロセッサがトランザクションのソースかどうかを判定することができる。このコンピュータシステムは、ペリフェラルバスを介してＩ／Ｏインターフェイスに結合されたセキュリティサービスプロセッサをさらに含む。このＩ／Ｏインターフェイスは、そのプロセッサがトランザクションのソースであるかどうかの判定に応じて、そのトランザクションをセキュリティサービスプロセッサに伝達するように構成することができる。
【００１２】
  特定の一実施態様において、このＩ／Ｏインターフェイスはそのプロセッサがトランザクションの唯一のソースではないと判定されると、そのトランザクションのセキュリティサービスプロセッサへの伝達を阻止（ブロック）するように構成される。
【００１３】
  他の特定の実施態様において、セキュリティ初期化命令実行の結果として実行されるトランザクションは、スタート（Start）トランザクション、対応するデータ（Data）トランザクションおよび対応するエンド（End）トランザクションである。」
Ｃ．「The overall security enhancements to a processor may be referred to as a Secure Execution Mode (SEM). Secure Execution Mode (SEM) is a new operating mode added to a processor that creates a trusted execution environment in which a Security Kernel can run free from external tampering.
Accordingly, a processor capable of operating in SEM may include security hardware (not shown) which, when enabled by SEM, provides support for SEM operating modes such as a trusted execution (TX) mode of operation, for example.」（４頁１３行〜１８行）
訳；「【００１７】…（中略）…プロセッサに対する全体的なセキュリティ強化は、セキュア実行モード（ＳＥＭ，Secure Execution Mode）と呼ばれる。セキュア実行モード（ＳＥＭ）はプロセッサに新たに加えられた実行モードであり、外部からの不正操作を受けることなく、セキュリティカーネルが動作する高信頼実行環境を生成するものである。
【００１８】
  従って、ＳＥＭで動作可能なプロセッサは、ＳＥＭによって使用可能にされ、例えば動作時の高信頼実行（ＴＸ）モードなどのＳＥＭ動作モードをサポートする。」 
Ｄ．「Major functions of SEM include placing the system in the trusted environment by initializing the processor to run in SEM, verifying the authenticity of the SK, and protecting the trusted environment from outside attacks.」（５頁３３行〜３５行）
訳；「【００２６】
  ＳＥＭの主な機能には、ＳＥＭで動作するプロセッサを初期化し、ＳＫの信憑性を検証し、外部アタックから高信頼環境を保護することにより、高信頼環境にシステムを維持することが含まれる。」
Ｅ．「Computer Systems Employing A Trusted Computing Platform 
　Referring to FIG. 2, a block diagram of one embodiment of a computer system employing a trusted computing platform is shown.
…（中略）… 
I/O interface 120 may be configured to provide bus control and translation for transactions between different peripheral buses and SEM processors 100A and 100B during normal system operation. In one embodiment, I/O interface 120 includes a bus bridge 121 which may perform functions associated with a Northbridge. For example, peripheral bus 145 may be a peripheral component interconnect (PCI) bus and peripheral bus 135 may be a low pin count (LPC) bus. In addition, bus bridge 121 may be configured to provide security mechanisms (not shown in FIG. 2) which allow non-spoofable communication to occur between SEM processor 100 and SSP 130 during a secure initialization. For example, bus bridge 121 may be configured to determine whether an SSP is connected to it and to which bus. As described further below, depending on the bus type, bus bridge 121 may be configured to perform various security related functions such as the translation of security initialization instructions received from SEM processor 100A on system bus 125 into a format suitable for conveyance on peripheral bus 135. For example, bus bridge 121 may be configured to recognize SKINIT related messages and transport those messages to SSP 130 in the specific format of peripheral bus 135. Further, bus bridge 121 may be configured to block peer-to-peer traffic to SSP 130 by such mechanisms as address filtering, for example. Bus bridge 121 may also be configured to enforce an access window into memory mapped I/O of SSP 130 during SKINIT operations.」（６頁２４行〜８頁３行）
訳；「【００３６】
  Ｉ／Ｏインターフェイス１２０は、通常のシステム動作において、異なるペリフェラルバスおよびＳＥＭプロセッサ１００Ａ、１００Ｂの間のトランザクションに対して、バス制御および変換機能を提供するように構成可能である。一実施形態では、Ｉ／Ｏインターフェイス１２０は、ノースブリッジ（Northbridge）に関連する機能を実行することができるバスブリッジ１２１を有する。例えば、ペリフェラルバス１４５はＰＣＩ（Peripheral Component Interconnect）バスとすることができ、ペリフェラルバス１３５はＬＰＣ（Low Pin Count）バスとすることができる。さらに、バスブリッジ１２１は、セキュア初期化の際にＳＥＭプロセッサ１００とＳＳＰ１３０との間でスプーフィング不可能な通信を可能にするセキュリティ機構（図２には図示せず）を提供するように構成することができる。例えば、バスブリッジ１２１は、ＳＳＰがそれに接続されているかどうか、およびどのバスに接続されているかを判定するように構成可能である。以下でさらに説明するが、バスのタイプに応じて、バスブリッジ１２１は様々なセキュリティ関連の機能、システムバス１２５においてＳＥＭプロセッサ１００Ａから受信したセキュリティ初期化命令をペリフェラルバス１３５上での伝達に適したフォーマットへの変換などを実行するように構成可能である。例えば、バスブリッジ１２１はＳＫＩＮＩＴ関連のメッセージを識別して、それらのメッセージをペリフェラルバス１３５の特定フォーマットでＳＳＰ１３０に伝送するように構成可能である。さらに、バスブリッジ１２１は例えばアドレスフィルタリングなどの機構によってＳＳＰ１３０へのピア・トゥー・ピア（peer-to-peer）のトラフィックを遮断（ブロック）するように構成可能である。バスブリッジ１２１はさらに、ＳＫＩＮＩＴ動作の際に、ＳＳＰ１３０のメモリマップドＩ／Ｏにアクセスウィンドウを適用するように構成することもできる。」
Ｆ．「During the data transfer phase, the microcode may perform a Hash_Start, a Hash_Data and a Hash_End command. In one embodiment, the Hash_Start transaction may be a broadcast transaction sent on all intervening links and buses between SEM processor 100A and SSP 130. In the illustrated embodiment, Hash_Start may be sent on processor bus 105, system bus 125 and peripheral bus 135. In a multiprocessor environment, SEM processor 100A waits for a response from SEM processor 100B. SEM processor 100B may respond to the message with a status bit indicating that either: APIC Init Mode is Active or APIC Init Mode is Inactive. If SEM processor 100B does not respond with APIC Init Mode is Active, SEM processor 100A may finish the Hash_Start and then perform a Hash_End, thereby skipping the Hash_Data command. Assuming that SEM processor 100B responds with APIC Init Mode is Active, the Hash_Start command is passed to SSP 130 followed by the Hash_Data command. The host bridge/memory controller (not shown) associated with each of SEM processors 100A and 100B may turn on memory, I/O, and DMA exclusion protections.」（８頁１７行〜２７行）
訳；「【００３９】
  データ転送フェーズの際、マイクロコードは、Hash_Start，Hash_DataおよびHash_End命令を実行可能である。一実施形態では、Hash_Startトランザクションは、すべての介在リンクおよびＳＥＭプロセッサ１００ＡとＳＳＰ１３０の間のバス上で送信されるブロードキャストトランザクションである。この例示の実施形態では、Hash_Startは、プロセッサバス１０５、システムバス１２５およびペリフェラルバス１３５上に送信されうる。マルチプロセッサ環境では、ＳＥＭプロセッサ１００ＡはＳＥＭプロセッサ１００Ｂからの応答を待つ。ＳＥＭプロセッサ１００Ｂはそのメッセージに対して、「ＡＰＩＣ初期（init）モードアクティブ」または「ＡＰＩＣ初期（init）モード非アクティブ」のいずれかを示すステータスビットとともに応答する。ＳＥＭプロセッサ１００Ｂが「ＡＰＩＣ初期（init）モードアクティブ」との応答をしなかった場合、ＳＥＭプロセッサ１００ＡはHash_Startを終了し、次にHash_Endを実行して、Hash_Data命令を省略する。ＳＥＭプロセッサ１００Ｂが「ＡＰＩＣ初期（init）モードアクティブ」との応答をしたと仮定すると、このHash_Start命令はＳＳＰ１３０に転送され、後からHash_Data命令が続く。ＳＥＭプロセッサ１００Ａおよび１００Ｂのそれぞれに関連するホストブリッジ／メモリコントローラ（図示せず）はメモリ、Ｉ／ＯおよびＤＭＡ排除保護（exclusion protection）を有効にする。」
Ｇ．「As internal bridge unit 501 receives transactions from NC I/O link 225, SKINIT filter 515 may be configured to recognize SKINIT transactions. If the transactions are SKINIT transactions they may be forwarded to SKINIT source detector 550. Address mapper 511 may map the 40-bit security addresses into corresponding 32-bit address space of PCI bus 545 as shown below. Address filter 510 may receive the PCI transactions corresponding to the HyperTransportTM messages and if the addresses of the transactions are within the 256-byte security initialization address window of SSP 130 (e.g., the first three Dwords of the memory mapped I/O space corresponding to the Hash_Start, Hash_End and Hash_Data addresses), an in-range signal may be provided by address filter 510 to SKINIT source detector 550.
   SKINIT source detect 550 may be configured to determine the source of the transactions. If SKINIT source detect 550 determines that the source of the SKINIT transactions is not the host bridge, the SKINIT transactions may be dropped or discarded. In one embodiment, a system reset may be initiated in response to receiving SKINIT transactions in which the host bridge is not the only source. In alternative embodiments, PCI bus bridge 421 may block issuance of subsequent grants to the master that attempted the access to the security initialization address window of SSP 130.」（１５頁７行〜２０行）
「【００７６】
  内部ブリッジユニット５０１がＮＣ  Ｉ／Ｏリンク２２５からトランザクションを受信するとき、ＳＫＩＮＩＴフィルタ５１５はＳＫＩＮＩＴトランザクションを識別するように構成することができる。トランザクションがＳＫＩＮＩＴトランザクションであるとき、それらはＳＫＩＮＩＴソースディテクタ５５０に転送される。アドレスマッパ５１１が４０ビットセキュリティアドレスを、以下に示すように対応するＰＣＩバス５４５の３２ビットアドレス空間にマッピングする。アドレスフィルタ５１０はHyperTransport（商標）メッセージに対応するＰＣＩトランザクションを受信して、もしそれらのトランザクションのアドレスがＳＳＰ１３０の２５６バイトセキュリティ初期化アドレスウィンドウ（例えば、Hash_Start, Hash_EndおよびHash_Dataアドレスに対応するメモリマッピングされたＩ／Ｏ空間の最初の３つのＤワード）の範囲内であるときは、範囲内（in-range）信号がアドレスフィルタ５１０からＳＫＩＮＩＴソースディテクタ５５０に供給される。
【００７７】
  ＳＫＩＮＩＴソースディテクト５５０はトランザクションの発信元（ソース）を判定するように構成される。ＳＫＩＮＩＴソースディテクト５５０がＳＫＩＮＩＴトランザクションの発信元がホストブリッジでないと判定すると、そのＳＫＩＮＩＴトランザクションはドロップまたは廃棄される。一実施形態では、ホストブリッジのみが発信元でないＳＫＩＮＩＴトランザクションを受信すると、それに応答してシステムのリセットが行われる。他の実施形態では、ＰＣＩバスブリッジ４２１が、ＳＳＰ１３０のセキュリティ初期化アドレスウィンドウへのアクセスを試みたマスタへの後に続く許可（grant）の発行をブロックする。」
　
　Ａ．における請求項６を引用している請求項７の方法に基づき、当該請求項７の「前記プロセッサがセキュリティ初期化命令を実行するステップ」に関連してＢ．の「前記セキュリティ初期化命令の実行の結果として実行されるトランザクションは、「セキュリティ初期化命令実行の結果として実行されるトランザクションは、スタート（Start）トランザクション、対応するデータ（Data）トランザクションおよび対応するエンド（End）トランザクションである。」およびＦ．の「データ転送フェーズの際、マイクロコードは、Hash_Start，Hash_DataおよびHash_End命令を実行可能である。…（中略）…Hash_Startトランザクションは、すべての介在リンクおよびＳＥＭプロセッサ１００ＡとＳＳＰ１３０の間のバス上で送信されるブロードキャストトランザクションである。」、Hash_Startトランザクションは、「プロセッサバス１０５、システムバス１２５およびペリフェラルバス１３５上に送信され」る点を参酌し、Ｆ．のマルチプロセッサ環境、応答の点を参酌し、さらに、前記請求項７の「Ｉ／Ｏリンク上で、」の点に関してＥ．のバスブリッジの識別に係る「バスブリッジ１２１はＳＫＩＮＩＴ関連のメッセージを識別し」の点、Ｇ．の「 内部ブリッジユニット５０１がＮＣ Ｉ／Ｏリンク２２５からトランザクションを受信するとき、ＳＫＩＮＩＴフィルタ５１５はＳＫＩＮＩＴトランザクションを識別するように構成する」「ＳＫＩＮＩＴソースディテクト５５０はトランザクションの発信元（ソース）を判定するように構成される。ＳＫＩＮＩＴソースディテクト５５０がＳＫＩＮＩＴトランザクションの発信元がホストブリッジでないと判定すると、そのＳＫＩＮＩＴトランザクションはドロップまたは廃棄される。一実施形態では、ホストブリッジのみが発信元でないＳＫＩＮＩＴトランザクションを受信すると、それに応答してシステムのリセットが行われる。他の実施形態では、ＰＣＩバスブリッジ４２１が、ＳＳＰ１３０のセキュリティ初期化アドレスウィンドウへのアクセスを試みたマスタへの後に続く許可（grant）の発行をブロックする。」を参酌し、これらの参酌した点を請求項７に加味することができる。
　これらをふまえると、引用文献１には、セキュリティ問題を改善することを目的とした次の発明（以下「引用文献１発明」という。）が示されている。
　
　セキュアオペレーティングシステムコードセグメントを実行することによって、セキュア実行モード（ＳＥＭ）で動作するプロセッサを、前記セキュア実行モードでの動作のために初期化する方法であって、
  前記プロセッサがセキュリティ初期化命令を実行するステップと、前記セキュリティ初期化命令の実行の結果として実行されるトランザクションが、Startトランザクション、対応するDataトランザクション、および対応するEndトランザクションを含み、
  データ転送フェーズの際、マイクロコードは、Hash_Start，Hash_DataおよびHash_End命令を実行可能であり、すべての介在リンクおよびＳＥＭプロセッサ１００ＡとＳＳＰ１３０の間のバス上で送信されるブロードキャストトランザクションであるHash_Startトランザクションは、プロセッサバス１０５、システムバス１２５およびペリフェラルバス１３５上に送信され、マルチプロセッサ環境では、ＳＥＭプロセッサ１００ＡはＳＥＭプロセッサ１００Ｂからの応答を待ち、ＳＥＭプロセッサ１００Ｂはそのトランザクションメッセージに対して、ＡＰＩＣ初期モードアクティブまたは非アクティブのいずれかを示すステータスビットとともに応答し、
　Ｉ／Ｏインターフェイスにおけるバスブリッジはセキュリティ初期化命令関連のメッセージを識別し、Ｉ／Ｏリンク上で、前記ＳＥＭプロセッサ１００Ａから、前記セキュリティ初期化命令の実行の結果として実行されるトランザクションを受信するステップであって、前記トランザクションは前記セキュアオペレーティングシステムコードセグメントの少なくとも一部を含むステップと、
　前記Ｉ／Ｏインターフェイスにおけるバスブリッジの内部ブリッジユニット５０１がＮＣ Ｉ／Ｏリンク２２５からトランザクションを受信するとき、ＳＫＩＮＩＴフィルタ５１５はＳＫＩＮＩＴトランザクションを識別し、ＳＫＩＮＩＴソースディテクト５５０がＳＫＩＮＩＴトランザクションの発信元がホストブリッジでないと判定すると、そのＳＫＩＮＩＴトランザクションはドロップまたは廃棄、又は、ＰＣＩバスブリッジ４２１が、ＳＳＰ１３０のセキュリティ初期化アドレスウィンドウへのアクセスを試みたマスタへの後に続く許可（grant）の発行をブロックすることができるものであり、
  前記Ｉ／Ｏインターフェイスが、前記ＳＥＭプロセッサＡが前記トランザクションの発信元かどうかの判定をするステップと、
  前記Ｉ／Ｏインターフェイスが、前記ＳＥＭプロセッサＡが前記トランザクションの発信元かどうかの判定に応じて、セキュリティサービスプロセッサに前記トランザクションを伝達するステップと、
  前記Ｉ／Ｏインターフェイスが、前記ＳＥＭプロセッサＡが前記トランザクションの唯一の発信元ではないとの判定に応答して、前記セキュリティサービスプロセッサへの前記トランザクションをブロックするステップをさらに含む、方法。
　
（４．２）対比
　本件補正後の特許請求の範囲の請求項１に係る発明（以下、「本件補正発明１」という。）と引用文献１発明とを対比する。
ア．引用文献１発明の「セキュリティ初期化命令の実行の結果として実行されるトランザクション」は、初期化に係る要求とみることができるとともに、引用文献１発明の「ＳＥＭプロセッサ１００Ａ」は、本件補正発明１の「第１のバス・エージェント」に相当し（本願発明の詳細な説明の【０００６】段落には第１のバスエージェント（プロセッサ１００など）がバス１１２に結合される、と記載されていることから明らか。）、引用文献１発明の「Ｉ／Ｏインターフェイスにおけるバスブリッジはセキュリティ初期化命令関連のメッセージを識別し」及び「ＳＥＭプロセッサＡが前記トランザクションの発信元かどうか」は、メッセージやトランザクションがバス上バスサイクルをもって送信されることは技術的常識（引用文献１にもトランザクションは受信され、内部バスサイクルへ変換、ＰＣＩバスサイクルに変換（【００６１】段落参照）で記載されているに等しい事項である点を加味すると、引用文献１発明の「セキュリティ初期化命令の実行の結果として実行されるトランザクション」「ＳＥＭプロセッサ１００Ａ」「Ｉ／Ｏインターフェイスにおけるバスブリッジはセキュリティ初期化命令関連のメッセージを識別し」「ＳＥＭプロセッサＡが前記トランザクションの発信元かどうかの判定」をすることと、本件補正発明１の「セキュア実行モードに入る旨の要求として第１のバス・エージェントからのバス・サイクルを識別する工程」とは、次の点で共通する。即ち、引用文献１発明の前記トランザクションは、セキュア実行モードに「入る旨」の要求とまではいえないまでもセキュア実行モードに関連する要求であり、本件補正発明１の「セキュア実行モードに入る旨の要求」も上位概念ではセキュア実行モードに関連する要求であるから、両者は「セキュア実行モードに関連する旨の要求として第１のバス・エージェントからのバス・サイクルを識別する工程」である点で共通する。
　
イ．引用文献１発明の「セキュリティ初期化命令の実行の結果として実行される前記トランザクションが、Startトランザクション、対応するDataトランザクション、および対応するEndトランザクション」及び「Ｉ／Ｏインターフェイスにおけるバスブリッジはセキュリティ初期化命令関連のメッセージを識別し、Ｉ／Ｏリンク上で、前記ＳＥＭプロセッサ１００Ａから、前記セキュリティ初期化命令の実行の結果として実行されるトランザクションを受信するステップであって、・・・前記Ｉ／Ｏインターフェイスが、前記ＳＥＭプロセッサＡが前記トランザクションの発信元かどうかの判定をするステップ」は、当該それぞれのトランザクションに発信元が含まれていることは技術常識である（引用文献１の図６，７，８のＵｎｉｔＩＤフィールドには識別子（ＩＤ）格納されており、発信元ＩＤが示唆されている。）が、前記発信元は本件補正発明１の「第１のバス・エージェントの識別子」に相当し、前記トランザクションの発信元かどうかの判定をするためにその識別子を記録することは自明であり、前記記録することは記載されているに等しい事項である。よって、これを加味すれば、引用文献１発明の前記事項は、本件補正発明１の「第１のバス・エージェントの識別子を記録する工程」と実質的な差異はない。
　
ウ．引用文献１発明の「ブロードキャストトランザクション」「マルチプロセッサ環境では、ＳＥＭプロセッサ１００ＡはＳＥＭプロセッサ１００Ｂからの応答を待ち、プロセッサ１００Ｂはそのトランザクションメッセージに対して、・・・ステータスビットとともに応答する」「Ｉ／Ｏインターフェイスにおけるバスブリッジの内部ブリッジユニット５０１がＮＣ Ｉ／Ｏリンク２２５からトランザクションを受信する」「ＳＫＩＮＩＴソースディテクト５５０がＳＫＩＮＩＴトランザクションの発信元がホストブリッジでないと判定する」「アクセスを試みたマスタへの後に続く許可（grant）の発行をブロックする」ことから、マルチプロセッサ環境で、ブロードキャストトランザクションに対する応答、バスブリッジで受信されるトランザクション、発信元がホストブリッジである場合とそうでない場合のＳＫＩＮＩＴトランザクション、アクセスを試みた許可されないトランザクション（要求）が認められ、この点をふまえると、前記事項は、本件補正発明１の「前記第１のバス・エージェントが前記セキュア実行モードで動作している間に何れかのバス・エージェントからの、セキュリティ面で配慮を要しないバス・サイクルの送信を可能にする工程」と実質的な差異はない。
　
エ．引用文献１の図２には、セキュリティサービスプロセッサ１３０が記憶装置、周辺装置と同様にペリフェラルバス１４５に接続されるものが示されており、ＳＥＭプロセッサ１００Ａに関連するトランザクションがＩ／Ｏデバイス（本件補正発明１の「共通メモリシステム又は入出力デバイス」に相当。）に向けられている、とみることができることは明らかである。引用文献１発明の「データ転送フェーズの際、（ＳＥＭプロセッサ１００Ａの）マイクロコードは、Hash_Start，Hash_DataおよびHash_End命令を実行可能であり、すべての介在リンクおよびＳＥＭプロセッサ１００ＡとＳＳＰ１３０の間のバス上で送信されるブロードキャストトランザクションであるHash_Startトランザクションは、プロセッサバス１０５、システムバス１２５およびペリフェラルバス１３５上に送信され、」及び「前記Ｉ／Ｏインターフェイスが、前記ＳＥＭプロセッサＡが前記トランザクションの唯一の発信元ではないとの判定に応答して、前記セキュリティサービスプロセッサへの前記トランザクションをブロックするステップ」は、当該「Hash_End命令を実行」に係るトランザクションが、セキュア実行モード「を出るまで」とまではいえないまでもセキュア実行モードに関連しており、本件補正発明１の「前記セキュア実行モードを出るまで」も上位概念ではセキュア実行モードに関連しており、引用文献１発明のトランザクションの唯一の発信元ではない発信元のトランザクションを「ブロック」することは唯一の発信元のトランザクションと唯一の発信元でない発信元のトランザクションを調停することとみることができる点をふまえると、両発明は「前記第１のバス・エージェントが前記セキュア実行モードに関連して、共有システム・メモリ又は入出力デバイスに向けられている、セキュリティ面で配慮を要するバス・サイクルを別のバス・エージェントが起動させる場合に仲裁する工程」で共通する。
　
　以上の対比によれば、引用文献１発明と本件補正発明１とは、次の事項を有する発明である点で一致し、そして、次の点で相違する。
〈一致点１〉　
　　方法であって、
　セキュア実行モードに関連する旨の要求として第１のバス・エージェントからのバス・サイクルを識別する工程と、
　前記第１のバス・エージェントの識別子を記録する工程と、
　前記第１のバス・エージェントが前記セキュア実行モードで動作している間に何れかのバス・エージェントからの、セキュリティ面で配慮を要しないバス・サイクルの送信を可能にする工程と、
　前記第１のバス・エージェントが前記セキュア実行モードに関連して、共有システム・メモリ又は入出力デバイスに向けられている、セキュリティ面で配慮を要するバス・サイクルを別のバス・エージェントが起動させる場合に仲裁する工程とを備える方法。
　
〈相違点１〉
　セキュア実行モードに関連する旨の要求が、本件補正発明１は「セキュア実行モードに入る旨の要求」であるのに対し、引用文献１発明は、セキュリティ初期化命令の実行の結果として実行されるトランザクションである点。
〈相違点２〉
　共有システム・メモリ又は入出力デバイスに向けられているのが、本件補正発明１は、「セキュア実行モードを出るまで」であるのに対し、引用文献１発明はセキュア実行モードをでるまでか不明である点。
　
（４．３）当審判断
〈相違点１〉〈相違点２〉について
　セキュア実行モードに関連する旨の要求が、「セキュア実行モードに入る旨の要求」であること、共有システム・メモリ又は入出力デバイスに向けられているのが、「セキュア実行モードを出るまで」であることは周知の事項であり、格別な技術的な事項とは認められない。例えば、国際公開第０２／９３３３５号（Ａ２）（国際公開日；２００２年１１月２１日）には「According to one aspect of the present invention, the drivers 225 and the hardware 230 are part of a secure execution box configured to operate in a secure execution mode (SEM) 260. Trusted privacy, security, and ownership (PSO) operations, also referred to simply as security operations, may take place while the computer system is in SEM 260. Software calls propagated from the user I /O 205 and/or the applications 210 may be placed into the secure execution box in SMM 260 via an SMM initiation register 425B (or SMM initiator 425A) discussed below with respect to Fig. 5B (or Fig. 5A). Parameters may be passed into and out of the secure execution box in SEM 260 via an access-protected mailbox RAM 415, also discussed below with Figs. 5A and 5B. The software calls have access to the secure execution box in SEM 260 to various security hardware resources, such as described in detail below.」（５頁１２行〜２０行）
訳「 本発明の一態様によれば、ドライバ２２５およびハードウェア２３０は、セキュア実行モード（ＳＥＭ）２６０で動作するように構成されたセキュア実行ボックスの一部である。単にセキュリティ動作とも呼ぶ、プライバシー、セキュリティ、所有権（ＰＳＯ）についての信頼された動作を、コンピュータシステムがＳＥＭ２６０にある間に実行することができる。ユーザＩ／Ｏ２０５および／またはアプリケーション２１０からのソフトウェアコールについては、図５Ｂ（または図５Ａ）を参照して後述するＳＭＭ開始レジスタ４２５Ｂ（またはＳＭＭイニシエータ４２５Ａ）を介して、ＳＭＭ２６０にあるセキュア実行ボックスに対して行うことができる。また、同じく図５Ａおよび５Ｂを参照して後述するアクセス保護されたメイルボックスＲＡＭ４１５を介して、ＳＥＭ２６０にあるセキュア実行ボックスにパラメータを渡したりここからパラメータを取り出したりすることもできる。また、ソフトウェアコールによってＳＥＭ２６０にあるセキュア実行ボックスに対してアクセスし、詳細については後述するものなどのさまざまなセキュリティハードウェア資源を利用できる。」と記載されており、前記セキュア実行モード（ＳＥＭ）にある間に実行することは、換言すれば「セキュア実行モードに入ってから、セキュア実行モードを出るまでの間、セキュア実行モードを実行することを意味し、セキュア実行モードに関連する旨の要求が、「セキュア実行モードに入る旨の要求」であること、共有システム・メモリ又は入出力デバイスに向けられているのが、「セキュア実行モードを出るまで」であることが示されている。
　引用文献１発明において、セキュア実行モードに関連する旨の要求が、「セキュア実行モードに入る旨の要求」であること、及び、共有システム・メモリ又は入出力デバイスに向けられているのが、「セキュア実行モードを出るまで」であると成すことは、前記周知の事項を参酌することにより当業者が容易になし得ることである。
　そして、本件補正発明１の構成により奏する効果も、当然予測される範囲内のもので、格別顕著なものとは認められない。
　
（４．４）小括
　以上のように、本件補正後における特許請求の範囲に記載されている事項により特定される発明は、特許法第２９条第２項の規定により特許を受けることができないものであるから、特許出願の際独立して特許を受けることができないものである。
　　
（５）むすび
　したがって、本件補正は、平成１８年法律第５５号改正附則第３条第１項の規定によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項の規定に違反するので、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　仮に、本件補正が前記特許法第１７条の２第４項の規定に違反しないとしても、特許出願の際独立して特許を受けることができないものであるから、本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に違反するので、本件補正は同法第１５９条１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
　よって、上記補正却下の決定の結論のとおり決定する。
　
３．本願請求項１に係る発明について
（１）平成２２年９月１０日付の手続補正は前記のとおり却下されたので、本願の請求項１に係る発明は、平成２２年４月１３日付の手続補正書により補正された特許請求の範囲の請求項１に記載されたとおりの次の事項により特定されるものである。（再掲する。）　
【 請求項１】 
　方法であって、
　セキュア実行モードに入る旨の要求として第１のバス・エージェントからのバス・サイクルを識別する工程と、
　前記第１のバス・エージェントの識別子を記録する工程と、
　別のバス・エージェントが、セキュリティ面で配慮を要するバス・サイクルを起動させる場合に仲裁する工程とを備え、前記セキュリティ面で配慮を要するバス・サイクルは共有システム・メモリ又は入出力デバイスに向けられている方法。
　
（２）引用刊行物
　原審の拒絶の理由に引用された、本願優先権主張日前に頒布された刊行物である、前記引用文献１には、それぞれ、前記（４．１）で摘記した事項が記載されている。
　
（３）対比・判断
　本願請求項１に係る発明は、前記（４．２）で検討した本件補正発明における発明特定事項である、「前記第１のバス・エージェントが前記セキュア実行モードで動作している間に何れかのバス・エージェントからの、セキュリティ面で配慮を要しないバス・サイクルの送信を可能にする工程と、」なる構成を省いたものである。
　そうすると、本願請求項１に係る発明の構成要件をすべて含み、さらに他の構成要件を付加したものに相当する本件補正発明１が、前記（４．３）乃至（４．４）に記載したとおり、引用文献１に記載された発明及び周知技術に基いて、当業者が容易に発明をすることができたものであるから、本願請求項１に係る発明も、同様の理由により、引用文献１に記載された発明及び周知技術に基いて当業者が容易に発明をすることができたものである。
　　
　そして、本願請求項１に係る発明により奏する効果も、引用文献１に記載された発明及び周知技術から当業者が予測できる範囲内のものにすぎない。
　
（４）むすび
　以上のとおり、本願請求項１に係る発明は、引用文献１に記載された発明及び周知技術に基いて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
　よって、結論のとおり審決する。