(57)【要約】【課題】非絶縁型であっても、外部電圧印加時にスイッチング素子および制御ＩＣの破損を容易に防止できる、降圧型同期整流ＤＣ−ＤＣコンバータを提供する。【解決手段】第１スイッチング素子Ｑ１、第１のスイッチング素子と同期してスイッチングする第２のスイッチング素子Ｑ２、第１および第２のスイッチング素子の接続点に接続されて、インダクタとコンデンサを有するＬＣフィルタ２、電力変換されたＤＣ電圧を出力する出力端子の出力電圧の電圧異常を検出する出力過電圧検出回路３、およびＰＷＭ制御を行う制御ＩＣ５を有する制御回路６を備える。さらに、出力端子に外部から電圧が印加された状態を検出する外部電圧印加検出回路７と、検出された外部電圧に基づいてＬＣフィルタ２と出力端子ＯＵＴとの間を遮断することにより、出力過電圧検出回路３によって第２接続点Ｐ２の電圧異常を検出させる外部電圧遮断回路８とを備える。【選択図】図１
2017208929.tif 000002
【特許請求の範囲】
【請求項１】
入力端子から入力されたＤＣ電圧をスイッチングする第１のスイッチング素子、および第１のスイッチング素子と同期してスイッチングする第２のスイッチング素子と、
第１のスイッチング素子と第２のスイッチング素子の第１接続点で接続されて、インダクタとコンデンサを有するＬＣフィルタと、
ＬＣフィルタと並列に接続されて、その出力電圧を監視してＬＣフィルタとの第２接続点で電圧異常を検出する出力過電圧検出回路と、
前記第１および第２スイッチング素子に対してＰＷＭ制御を行う制御ＩＣと、を備えた降圧型同期整流ＤＣ−ＤＣコンバータであって、
さらに、前記出力端子に外部から電圧が印加された状態を検出する外部電圧印加検出回路と、
検出された外部電圧に基づいて、前記ＬＣフィルタと出力端子との間を遮断することにより、前記出力過電圧検出回路によって前記第２接続点の電圧異常を検出させる、外部電圧遮断回路とを備えた、
降圧型同期整流ＤＣ−ＤＣコンバータ。
【請求項２】
請求項１において、
前記ＬＣフィルタと出力端子との間の遮断により、出力側から入力側へ電流が逆流しなくなるので、前記第２接続点の電圧が外部印加電圧の電圧値にまで上昇されて、前記出力過電圧検出回路から前記制御ＩＣに異常検出信号が出力され、第１および第２スイッチング素子がオフされる、降圧型同期整流ＤＣ−ＤＣコンバータ。
【請求項３】
請求項１において、
前記外部電圧遮断回路は、ＬＣフィルタ２の出力側に配置されている、降圧型同期整流ＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、降圧型同期整流ＤＣ−ＤＣコンバータに関し、主としてＤＣ入力と電力変換されたＤＣ出力との間が絶縁されていない非絶縁型のものに関する。
【背景技術】
【０００２】
従来から、入力されたＤＣ電圧を、２つのスイッチング素子を同期させてスイッチングし、インダクタＬとコンデンサＣのＬＣフィルタにより平滑化することで所望のＤＣ電圧に変換する降圧型同期整流ＤＣ−ＤＣコンバータが知られている。この降圧型同期整流ＤＣ−ＤＣコンバータでは、一般に出力電圧の過電圧を検出するとき回路動作を停止させる保護回路が設けられている。
【０００３】
図３は、この出力過電圧を検出する回路３およびこの検出に基づいてスイッチング素子Ｑ１、Ｑ２の動作を停止させる制御ＩＣ５を有する保護回路を備えた、従来の降圧型同期整流ＤＣ−ＤＣコンバータを示す構成図である。図３において、出力端子ＯＵＴの外部から出力電圧以上の電圧が印加されると、出力側から降圧用のインダクタＬを介し電流が逆流する。また、スイッチング素子Ｑ２のスイッチング動作によりインダクタＬが励磁されて、昇圧作用が発生し、接続点Ｐ１に高電圧が発生する。
【０００４】
このとき、出力側からインダクタＬを経由して電流が逆流することにより、接続点Ｐ２の出力電圧が上がらないので、前記外部電圧の印加により点Ｐ１に高電圧が発生しても、出力過電圧検出回路３で異常検出ができず、回路の動作停止がなされない。その結果、接続点Ｐ１の昇圧作用が持続し、発生した高電圧により、２つのスイッチング素子Ｑ１、Ｑ２が過電圧により破損するおそれがあった。
【０００５】
これに対する従来技術として、出力電圧以上の外部電圧印加を検出する外部電圧印加検出回路と、外部電圧印加の検出に基づいて同期整流ＦＥＴ（スイッチング素子Ｑ２）の動作を停止させる同期整流停止回路とを有する、降圧型同期整流ＤＣ−ＤＣコンバータが知られている（例えば、特許文献１）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１２−２３５６６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上記従来装置は、ＤＣ入力と電力変換されたＤＣ出力との間がトランスで絶縁された絶縁型であり、外部電圧印加を検出した際に、同期整流停止回路によりスイッチング素子Ｑ２のゲート端子にグランド電位を印加することで、スイッチング素子Ｑ２をオフ状態とし、同期整流動作を停止させる。
【０００８】
しかし、これを非絶縁型に適用した場合、スイッチング素子Ｑ２のゲート端子にグランド電位が印加されると、同時に制御ＩＣの出力端子にもグランド電位が印加されることとなり、制御ＩＣを駆動する駆動電源からのスイッチング素子Ｑ２への信号レベルが０となって駆動電源とグランドとの間が短絡状態となり、制御ＩＣ内部に過大な電流が流れて、制御ＩＣの内部部品が破損することが想定される。制御ＩＣの出力端子とスイッチング素子Ｑ２との間に抵抗を接続しても、実用上、低抵抗値の抵抗を使用するため上記電流による悪影響は依然として残る。
【０００９】
本発明は、前記の問題点を解決して、非絶縁型であっても、外部電圧印加時にスイッチング素子および制御ＩＣの破損を容易に防止できる、降圧型同期整流ＤＣ−ＤＣコンバータを提供することを目的としている。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明に係る降圧型同期整流ＤＣ−ＤＣコンバータは、入力端子から入力されたＤＣ電圧をスイッチングする第１のスイッチング素子、および第１のスイッチング素子と同期してスイッチングする第２のスイッチング素子と、第１のスイッチング素子と第２のスイッチング素子の第１接続点で接続されて、インダクタとコンデンサを有するＬＣフィルタと、ＬＣフィルタと並列に接続されて、その出力電圧を監視してＬＣフィルタとの第２接続点で電圧異常を検出する出力過電圧検出回路と、前記第１および第２スイッチング素子に対してＰＷＭ制御を行う制御ＩＣと、を備えている。さらに、前記出力端子に外部から電圧が印加された状態を検出する外部電圧印加検出回路と、検出された外部電圧に基づいて、前記ＬＣフィルタと出力端子との間を遮断することにより、前記出力過電圧検出回路によって前記第２接続点の電圧異常を検出させる、外部電圧遮断回路とを備えている。
【００１１】
この構成によれば、検出された外部電圧に基づいて、ＬＣフィルタと出力端子との間を遮断することにより、出力過電圧検出回路によって第２接続点の電圧異常を検知させるので、第１接続点の高電圧の発生を抑制するから、第１および第２スイッチング素子の破損を防止するとともに、非絶縁型であっても、従来と異なり制御ＩＣの出力端子にグランド電位が印加されることなく、外部電圧印加時に制御ＩＣの内部部品の破損も容易に防止できる。
【００１２】
好ましくは、前記ＬＣフィルタと出力端子との間の遮断により、出力側から入力側へ電流が逆流しなくなるため、前記第２接続点の電圧が外部印加電圧の電圧値にまで上昇されて、前記出力過電圧検出回路から前記制御ＩＣに異常検出信号が出力され、第１および第２スイッチング素子がオフされる。この場合、非絶縁型であっても、第１および第２スイッチング素子の破損を防止するとともに、制御ＩＣの内部部品の破損も防止できる。
【００１３】
好ましくは、前記外部電圧遮断回路は、前記ＬＣフィルタ２の出力側に配置されている。この場合、ＬＣフィルタと出力端子との間が遮断されても、第２接続点は外部電圧遮断回路の出力側に配置されているので、出力過電圧検出回路はその電圧異常を検出することができる。
【発明の効果】
【００１４】
本発明は、非絶縁型であっても、第１および第２スイッチング素子の破損を防止するとともに、制御ＩＣの内部部品の破損も防止することが可能となる。
【図面の簡単な説明】
【００１５】
【図１】本発明の一実施形態に係る降圧型同期整流ＤＣ−ＤＣコンバータを示す概略構成図である。
【図２】制御ＩＣの一例を示す構成図である。
【図３】従来の降圧型同期整流ＤＣ−ＤＣコンバータを示す構成図である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施形態を図面にしたがって説明する。図１は本発明の一実施形態にかかる降圧型同期整流ＤＣ−ＤＣコンバータ１を示す概略構成図である。図１のように、この降圧型同期整流ＤＣ−ＤＣコンバータ１は、入力端子（＋）、（−）ＩＮ間に入力されたＤＣ電圧を電力変換して、出力端子（＋）、（−）ＯＵＴからＤＣ電圧を出力するもので、第１および第２スイッチング素子Ｑ１、Ｑ２、ＬＣフィルタ２、出力過電圧検出回路３および制御ＩＣ５を備えている。
【００１７】
この例では、ＤＣ入力とこれを電力変換したＤＣ出力との間を絶縁するトランスが使用されておらず、非絶縁型である。
【００１８】
第１スイッチング素子Ｑ１は、入力端子（＋）ＩＮのラインに接続されて、入力されたＤＣ電圧をスイッチングする。第２スイッチング素子Ｑ２は、入力端子（＋）、（−）ＩＮのライン間に、入力端子（＋）ＩＮのラインの第１接続点Ｐ１を介して接続されて、第１スイッチング素子Ｑ１と同期してスイッチングする。
【００１９】
ＬＣフィルタ２は、第１および第２スイッチング素子Ｑ１、Ｑ２の第１接続点Ｐ１に接続されて、インダクタＬとコンデンサＣを有し、スイッチングされた出力電圧を平滑化する。
【００２０】
また、出力過電圧検出回路３は、ＬＣフィルタ２と並列に接続されて、その出力電圧を監視して、出力端子（＋）ＯＵＴのラインの第２接続点Ｐ２で電圧異常を検出する。制御ＩＣ５は、第１および第２スイッチング素子Ｑ１、Ｑ２の各ゲートＧと入力端子（−）ＩＮとの間に接続されて、第１および第２スイッチング素子Ｑ１、Ｑ２に対してＰＷＭ制御を行う。
【００２１】
図２のように、制御ＩＣ５は、例えば、制御ＩＣ５に電源を供給する駆動電源１１、第２接続点Ｐ２の出力電圧を抵抗Ｒ１、Ｒ２で分圧した第３接続点Ｐ３のフィードバック出力電圧と基準電圧とを比較した差分の電圧を出力する補償器（エラーアンプ）１２、前記差分の電圧と基準の三角波とを比較する比較器（コンパレータ）１３、および前記差分の電圧と三角波との比較に基づいてＰＷＭ制御信号のパルス幅を設定して第１および第２スイッチング素子Ｑ１、Ｑ２に出力するドライバ１４を備えている。ドライバ１４には図示しないが、ＰＷＭ制御信号の位相を補償する位相補償回路も含まれる。この制御ＩＣ５には出力過電圧検出回路３から出力される異常検出信号が入力される。
【００２２】
この降圧型同期整流ＤＣ−ＤＣコンバータ１は、さらに、出力端子ＯＵＴの電流値を電圧に変換する抵抗Ｒ３と、抵抗Ｒ３にかかる電圧により外部から電圧が印加された状態を検出する外部電圧印加検出回路７と、検出された外部電圧に基づいて、ＬＣフィルタ２と出力端子ＯＵＴとの間を遮断することにより、出力過電圧検出回路３によって第２接続点Ｐ２の電圧異常を検出させる、外部電圧遮断回路８とを備えている。
いる。
【００２３】
外部電圧印加検出回路７に用いられる抵抗Ｒ３は、ＤＣ−ＤＣコンバータの出力電流量に比例した電圧が生じるもので、外部電圧が印加された場合は、出力電流が減少または逆流するため、抵抗Ｒ３の電圧は通常動作時に比べ低い値、またはマイナスの値となる。外部電圧印加検出回路７は図示しない比較器（コンパレータ）を内蔵し、出力電流の減少状態を基準とする一定の電圧値と抵抗Ｒ３の電圧値を比較し、抵抗Ｒ３の電圧が基準の電圧値を下回る場合、外部電圧が印加された状態とみなし、検出信号を出力する。
【００２４】
外部電圧遮断回路８は、例えば、出力端子（＋）ＯＵＴのラインの第２接続点Ｐ２と抵抗Ｒ３との間に接続されたスイッチング素子Ｑ３と、外部電圧印加検出回路からの検出信号のベース（Ｂ）入力に基づいてスイッチング素子Ｑ３のゲート（Ｇ）に（−）電圧信号を付与するスイッチング素子Ｑ４とを有する。検出信号の入力によりスイッチング素子Ｑ４がオンするとスイッチング素子Ｑ３がオフする。
【００２５】
外部電圧遮断回路８はＬＣフィルタ２の出力側に配置されている。この外部電圧遮断回路８によってＬＣフィルタ２と出力端子ＯＵＴとの間が遮断されても、第２接続点Ｐ２は外部電圧遮断回路８の出力側（右側）に配置されているので、出力過電圧検出回路３は外部電圧の異常を検出することができる。
【００２６】
以下、本発明の降圧型同期整流ＤＣ−ＤＣコンバータ１の動作について説明する。仮に本発明のように同期整流停止回路８を設けない場合、出力端子ＯＵＴに外部から出力電圧以上の電圧が印加されると、出力側から入力側に電流が逆流する。その結果、第２スイッチング素子Ｑ２のスイッチング動作により、インダクタＬが励磁され、昇圧作用が発生し、第１接続点Ｐ１に高電圧が発生する。また、逆流により、第２接続点Ｐ２の電圧が出力電圧の電圧値よりも上昇しなくなるため、出力過電圧検出回路３により電圧異常を検出できない状態となる。
【００２７】
そうすると、第１および第２スイッチング素子Ｑ１、Ｑ２のドレイン（Ｄ）−ソース（Ｓ）間に過電圧が印加されて破損するおそれがある。
【００２８】
そこで、本発明では、外部電圧印加検出回路７により、出力電圧以上の外部電圧の印加が検出されると、これに基づいて、外部電圧遮断回路８によって、スイッチング素子Ｑ４がオンされ、スイッチング素子Ｑ３がオフされることにより、ＬＣフィルタ２と出力端子ＯＵＴとの間が遮断される。
【００２９】
出力過電圧検出回路３は、ＬＣフィルタ２と出力端子ＯＵＴとの間の遮断により、出力側から入力側への電流の逆流がなくなることによって、第２接続点Ｐ２の電圧が上昇されて、その電圧異常を検出して制御ＩＣ５に異常検出信号を出力する。この結果、第１スイッチング素子Ｑ１をオフにし、第２スイッチング素子Ｑ２をオフにする。
【００３０】
このように、外部電圧が印加されると、ＬＣフィルタ２と出力端子ＯＵＴとの間を遮断するので、第１接続点Ｐ１に昇圧作用および高電圧を発生させることなく、第１スイッチング素子Ｑ１および第２スイッチング素子Ｑ２の破損を防止できるとともに、第２接続点Ｐ２の電圧が高くなることで、出力過電圧検出回路３により電圧異常を検出することが可能となる。また、付随効果として、動作中の降圧型同期整流ＤＣ−ＤＣコンバータ１に対し外部から電圧を印加することで、出力過電圧検出回路３の動作を確認する試験が可能となる。
【００３１】
この場合、従来と異なり、第２スイッチング素子Ｑ２をオフするのにそのゲート（Ｇ）端子を接地しないので、非絶縁型であっても、制御ＩＣ５の内部部品の破損も防止できる。
【００３２】
こうして、本発明は、出力過電圧検出回路３と非接地の外部電圧遮断回路８の構成が相俟って、非絶縁型であっても、出力電圧以上の外部電圧が印加された状態で、第１および第２スイッチング素子Ｑ１、Ｑ２の破損を防止するとともに、制御ＩＣ５の内部部品の破損も防止することができる。
【００３３】
なお、上記実施形態では、外部電圧遮断回路８と出力過電圧検出回路３との間に、外部電圧印加検出回路７および外部電圧印加検出回路７の検出用の外部電圧印加検出抵抗Ｒ３を設けているが、出力過電圧検出回路３と出力端子ＯＵＴの間に設けてもよい。
【００３４】
本発明は、降圧型同期整流ＤＣ−ＤＣコンバータの入力部にトランスを用いた絶縁型の回路にも適用可能で、その方式はフライバック方式、フォワード方式、ハーフブリッジ方式、およびフルブリッジ方式でもよい。また、第１および第２スイッチング素子Ｑ１、Ｑ２が、制御ＩＣではなくトランスの巻線電圧によって制御されてもよい。この場合にも、第１および第２スイッチング素子Ｑ１、Ｑ２の破損を防止することが可能となる。
【００３５】
本発明は、以上の実施形態に限定されるものでなく、本発明の要旨を逸脱しない範囲内で、種々の追加、変更または削除が可能である。したがって、そのようなものも本発明の範囲内に含まれる。
【符号の説明】
【００３６】
１：降圧型同期整流ＤＣ−ＤＣコンバータ
２：ＬＣフィルタ
３：出力過電圧検出回路
５：制御ＩＣ
７：外部電圧印加検出回路
８：外部電圧遮断回路
１１：駆動電源
１２：補償器
１３：比較器
１４：ドライバ
ＩＮ：入力端子
ＯＵＴ：出力端子
Ｐ１：第１接続点
Ｐ２：第２接続点
Ｑ１：第１スイッチング素子
Ｑ２：第２スイッチング素子
【図１】
2017208929.tif 000003
【図２】
2017208929.tif 000004
【図３】
2017208929.tif 000005