【手続補正書】
【提出日】平成17年9月12日(2005.9.12)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
マルチプロセッサ・コンピュータ・システム用の入出力（Ｉ／Ｏ）ノード・スイッチであって、前記入出力ノード・スイッチは、
集積回路チップに実装されており、周辺バスからの複数の周辺トランザクションを受信するように結合され、かつ前記複数の周辺トランザクションに対応する複数の上りパケット・トランザクションを送信するように構成されたブリッジ・ユニットと、
前記集積回路チップに実装されており、前記複数の上りパケット・トランザクションを内部ポイントツーポイント・パケット・バス・リンクで受信するように結合され、かつ前記複数の上りパケット・トランザクションの各々の宛先を判定するように構成されたパケット・バス・スイッチ・ユニットと、を備え、
前記パケット・バス・スイッチ・ユニットは、前記複数の上りパケット・トランザクションの前記各々の宛先を判定すると、前記複数の上りパケット・トランザクションのうちの選択されたパケット・トランザクションを第１のポイントツーポイント・パケット・バス・リンクに結合された第１のプロセッサ・インタフェースにルーティングすると共に、前記複数の上りパケット・トランザクションのうちの他のパケット・トランザクションを第２のポイントツーポイント・パケット・バス・リンクに結合された第２のプロセッサ・インタフェースにルーティングするようにさらに構成されている、
入出力ノード・スイッチ。
【請求項２】
前記複数の上りパケット・トランザクションのうちの前記選択されたパケット・トランザクションを受信して、前記複数の上りパケット・トランザクションのうちの前記選択されたパケット・トランザクションを前記第１のポイントツーポイント・パケット・バス・リンクで送信するように結合された第１のトランシーバ・ユニットをさらに備える、
請求項１に記載の入出力ノード・スイッチ。
【請求項３】
前記複数の上りパケット・トランザクションのうちの前記他のパケット・トランザクションを受信して、前記複数の上りパケット・トランザクションのうちの前記他のパケット・トランザクションを前記第２のポイントツーポイント・パケット・バス・リンクで送信するように結合された第２のトランシーバ・ユニットをさらに備える、
請求項２に記載の入出力ノード・スイッチ。
【請求項４】
前記パケット・バス・スイッチ・ユニットは、前記複数の上りパケット・トランザクションの各々に関連付けられたアドレスをデコードするようにさらに構成されている、
請求項３に記載の入出力ノード・スイッチ。
【請求項５】
前記パケット・バス・スイッチ・ユニットは、前記アドレスに基づいて、前記複数の上りパケット・トランザクションのうちの追加のパケット・トランザクションをブロックするようにさらに構成されている、
請求項４に記載の入出力ノード・スイッチ。
【請求項６】
前記アドレスに基づいて、前記複数のパケット・トランザクションのうちの前記追加のパケット・トランザクションを受信して、前記パケット・トランザクションを第３のポイントツーポイント・パケット・バス・リンクで他のノードに送信するように結合された第３のトランシーバ・ユニットをさらに備える、
請求項５に記載の入出力ノード・スイッチ。
【請求項７】
前記第３のトランシーバ・ユニットは、第２の複数の上りパケット・トランザクションを前記第３のポイントツーポイント・パケット・バス・リンクで受信し、前記第２の複数の上りパケット・トランザクションを前記パケット・バス・スイッチに送信するようにさらに構成されている、
請求項６に記載の入出力ノード・スイッチ。
【請求項８】
前記パケット・バス・スイッチ・ユニットは、前記第２の複数の上りパケット・トランザクションの各々に関連付けられたアドレスをデコードし、前記第２の複数の上りパケット・トランザクションのうちの選択されたパケット・トランザクションを前記第１のポイントツーポイント・パケット・バス・リンクに結合された前記第１のプロセッサ・インタフェースにルーティングすると共に、前記第２の複数の上りパケット・トランザクションの各々に関連付けられた前記アドレスに基づいて、前記複数の上りパケット・トランザクションのうちの他のパケット・トランザクションを前記第２のポイントツーポイント・パケット・バス・リンクに結合された前記第２のプロセッサ・インタフェースにルーティングするようにさらに構成されている、
請求項７に記載の入出力ノード・スイッチ。
【請求項９】
前記パケット・バス・スイッチ・ユニットは、前記第１のプロセッサ・インタフェースによって送信された第１の複数の下りパケット・トランザクションと、前記第２のプロセッサ・インタフェースによって送信された第２の複数の下りパケット・トランザクションとを受信するようにさらに構成されている、
請求項３に記載の入出力ノード・スイッチ。
【請求項１０】
前記パケット・バス・スイッチ・ユニットは、前記第１の複数の下りパケット・トランザクションと前記第２の複数の下りパケット・トランザクション間を調停するようにさらに構成されている、
請求項９に記載の入出力ノード・スイッチ。
【請求項１１】
前記パケット・バス・スイッチ・ユニットは、前記第１の複数の下りパケット・トランザクションと、前記第２の複数の下りパケット・トランザクションとを前記第１の内部ポイントツーポイント・パケット・バス・リンクにルーティングするようにさらに構成されている、
請求項１０に記載の入出力ノード・スイッチ。
【請求項１２】
前記ブリッジ・ユニットは、前記第１複数の下りパケット・トランザクションと第２の複数の下りパケット・トランザクションの各々のアドレスをデコードし、前記アドレスに基づいて、前記第１複数の下りパケット・トランザクションと第２の複数の下りパケット・トランザクションの選択されたパケット・トランザクションに対応するバス・サイクルを始めるようにさらに構成されている、
請求項１１に記載の入出力ノード・スイッチ。
【請求項１３】
前記パケット・バス・スイッチ・ユニットは、プログラム可能なルックアップ・テーブルを使用して、前記複数の上りパケット・トランザクションの各々の前記宛先を判定するようにさらに構成されている、
請求項１に記載の入出力ノード・スイッチ。
【請求項１４】
前記パケット・バス・スイッチ・ユニットは、前記第１の外部パケット・バス・リンクに結合された上流のデバイスおよび第２の外部パケット・バス・リンクに結合された上流のデバイスに対応する使用可能なバッファ空間を示す値を使用して、前記複数の上りパケット・トランザクションの各々の前記宛先を判定するようにさらに構成されている、
請求項３に記載の入出力ノード・スイッチ。
【請求項１５】
前記第１のポイントツーポイント・パケット・バス・リンク、前記第２のポイントツーポイント・パケット・バス・リンク、及び前記第３のポイントツーポイント・パケット・バス・リンクは、各々一方向ワイヤの第１の組と一方向ワイヤの第２の組とを有するハイパートランスポート（HyperTransport：登録商標）互換のリンクであり、前記一方向ワイヤの第１の組および前記一方向ワイヤの第２の組の各々は、制御パケットとデータ・パケットとを含むパケットを伝送するように構成されており、前記制御パケットは、コマンド・パケット、情報パケットおよび応答パケットを含み、前記制御パケットと前記データパケットは、同様のワイヤを共有する、
請求項３に記載の入出力ノード・スイッチ。
【請求項１６】
マルチプロセッサ・コンピュータ・システムであって、
プログラムされた命令を実行するように各々構成された第１のプロセッサおよび第２のプロセッサと、
集積回路チップに実装されており、第１のポイントツーポイント・パケット・バス・リンクによって前記第１のプロセッサに結合され、かつ第２のポイントツーポイント・パケット・バス・リンクによって前記第２のプロセッサに結合された入出力ノード・スイッチと、を備え、前記入出力ノード・スイッチは、
周辺バスから複数の周辺トランザクションを受信するように結合され、かつ前記複数の周辺トランザクションに対応する複数の上りパケット・トランザクションを送信するように構成されたブリッジ・ユニットと、
前記複数の上りパケット・トランザクションを内部ポイントツーポイント・パケット・バス・リンクで受信するように結合され、かつ前記複数の上りパケット・トランザクションの各々の宛先を判定するように構成されたパケット・バス・スイッチ・ユニットと、を備え、
前記パケット・バス・スイッチ・ユニットは、前記複数の上りパケット・トランザクションの前記宛先の各々を判定すると、前記複数の上りパケット・トランザクションのうちの選択されたパケット・トランザクションを前記第１のポイントツーポイント・パケット・バス・リンクを介して前記第１のプロセッサにルーティングすると共に、前記複数の上りパケット・トランザクションのうちの他のパケット・トランザクションを、前記第２のポイントツーポイント・パケット・バス・リンクを介して前記第２のプロセッサにルーティングするようにさらに構成されている、
マルチプロセッサ・コンピュータ・システム。
【請求項１７】
前記入出力ノード・スイッチは、前記複数の上りパケット・トランザクションのうちの前記選択されたパケット・トランザクションを受信して、前記複数の上りパケット・トランザクションのうちの前記選択されたパケット・トランザクションを前記第１のポイントツーポイント・パケット・バス・リンクで送信するように結合された第１のトランシーバ・ユニットをさらに備える、
請求項１６に記載のコンピュータ・システム。
【請求項１８】
前記入出力ノード・スイッチは、前記複数の上りパケット・トランザクションのうちの前記他のパケット・トランザクションを受信して、前記複数の上りパケット・トランザクションのうちの前記他のパケット・トランザクションを前記第２のポイントツーポイント・パケット・バス・リンクで送信するように結合された第２のトランシーバ・ユニット（４２０）をさらに備える、
請求項１６に記載のコンピュータ・システム。
【請求項１９】
前記パケット・バス・スイッチ・ユニットは、前記複数の上りパケット・トランザクションの各々に関連付けられたアドレスをデコードするようにさらに構成されている、
請求項１６に記載のコンピュータ・システム。
【請求項２０】
前記パケット・バス・スイッチ・ユニットは、前記アドレスに基づいて、前記複数の上りパケット・トランザクションのうちの追加のパケット・トランザクションをブロックするようにさらに構成されている、
請求項１９に記載のコンピュータ・システム。
【請求項２１】
前記入出力ノード・スイッチは、前記アドレスに基づいて、前記複数のパケット・トランザクションのうちの前記追加のパケット・トランザクションを受信して、前記パケット・トランザクションを前記第３のポイントツーポイント・パケット・バス・リンクで他のノードに送信するように結合された第３のトランシーバ・ユニットをさらに備える、
請求項２０に記載のコンピュータ・システム。
【請求項２２】
前記第３のトランシーバ・ユニットは、第２の複数の上りパケット・トランザクションを前記第３のポイントツーポイント・パケット・バス・リンクで受信して、前記第２の複数の上りパケット・トランザクションを前記パケット・バス・スイッチに送信するようにさらに構成されている、
請求項２１に記載のコンピュータ・システム。
【請求項２３】
前記パケット・バス・スイッチ・ユニットは、前記第２の複数の上りパケット・トランザクションの各々に関連付けられたアドレスをデコードし、前記第２の複数の上りパケット・トランザクションのうちの選択されたパケット・トランザクションを前記第１のポイントツーポイント・パケット・バス・リンク（４０１）に結合された前記第１のプロセッサにルーティングすると共に、前記第２の複数の上りパケット・トランザクションの各々に関連付けられた前記アドレスに基づいて、前記複数の上りパケット・トランザクションのうちの他のパケット・トランザクションを前記第２のポイントツーポイント・パケット・バス・リンク（４０２）に結合された前記第２のプロセッサにルーティングするようにさらに構成されている、
請求項２２に記載のコンピュータ・システム。
【請求項２４】
前記パケット・バス・スイッチ・ユニットは、前記第１のプロセッサによって送信された第１の複数の下りパケット・トランザクションと、前記第２のプロセッサによって送信された第２の複数の下りパケット・トランザクションとを受信するようにさらに構成されている、
請求項１８に記載のコンピュータ・システム。
【請求項２５】
前記パケット・バス・スイッチ・ユニットは、前記第１の複数の下りパケット・トランザクションと前記第２の複数の下りパケット・トランザクション間を調停するようにさらに構成されている、
請求項２４に記載のコンピュータ・システム。
【請求項２６】
前記パケット・バス・スイッチ・ユニットは、前記第１の複数の下りパケット・トランザクションと、前記第２の複数の下りパケット・トランザクションとを前記第１の内部ポイントツーポイント・パケット・バス・リンクにルーティングするようにさらに構成されている、
請求項２５に記載のコンピュータ・システム。
【請求項２７】
前記ブリッジ・ユニットは、前記第１複数の下りパケット・トランザクションおよび第２の複数の下りパケット・トランザクションの各々のアドレスをデコードし、前記アドレスに基づいて、前記第１の複数の下りパケット・トランザクションおよび第２の複数の下りパケット・トランザクションの選択されたパケット・トランザクションに対応するバス・サイクルを始めるようにさらに構成されている、
請求項２６に記載のコンピュータ・システム。
【請求項２８】
前記パケット・バス・スイッチ・ユニットは、プログラム可能なルックアップ・テーブルを使用して、前記複数の上りパケット・トランザクションの各々の前記宛先を判定するようにさらに構成されている、
請求項１６に記載のコンピュータ・システム。
【請求項２９】
前記パケット・バス・スイッチ・ユニットは、前記第１プロセッサおよび第２プロセッサの各々に対応する使用可能なバッファ空間を示す値を使用して、前記複数の上りパケット・トランザクションの各々の前記宛先を判定するようにさらに構成されている、
請求項１６に記載のコンピュータ・システム。
【請求項３０】
前記パケット・バス・スイッチ・ユニットは、前記複数の上りパケット・トランザクションの各々を使用可能なバッファ空間を示す値が比較的高い値を有する所定のプロセッサにルーティングするようにさらに構成されている、
請求項１６に記載のコンピュータ・システム。
【請求項３１】
前記第１のポイントツーポイント・パケット・バス・リンク、前記第２のポイントツーポイント・パケット・バス・リンク、および前記第３のポイントツーポイント・パケット・バス・リンクは、各々一方向ワイヤの第１の組と一方向ワイヤの第２の組とを有するハイパートランスポート（HyperTransport：登録商標）互換のリンクであり、前記一方向ワイヤの第１の組および前記一方向ワイヤの第２の組の各々は、制御パケットとデータ・パケットとを含むパケットを伝送するように構成されており、前記制御パケットは、コマンド・パケット、情報パケットおよび応答パケットを含み、前記制御パケットと前記データパケットは、同様のワイヤを共有する、
請求項２１に記載のコンピュータ・システム。