【事件の表示】
　特願２００４−３８０８７２「平板表示装置及びその駆動方法」拒絶査定不服審判事件〔平成１７年１０月１３日出願公開、特開２００５−２８４２５４〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１　手続の経緯
　平成１６年１２月２８日　特許出願（パリ条約による優先権主張２００４年３月２６日、大韓民国）
　平成２０年　７月２９日　拒絶理由通知（同年８月４日発送）
　平成２０年１２月　４日　意見書・手続補正書
　平成２１年　１月２８日　拒絶査定（同年２月２日送達）
　平成２１年　５月　１日　本件審判請求
　平成２１年　５月２９日　手続補正書
　平成２２年　４月１９日　審尋（同年４月２１日発送）
　平成２２年　７月２１日　回答書
　平成２３年　８月１８日　補正の却下の決定（平成２１年５月２９日付け手続補正）・拒絶理由通知（同年８月２２日発送。以下「当審拒絶理由通知」という。）
　平成２４年　１月２３日　意見書・手続補正書
　
２　本願発明
　本願の特許請求の範囲の請求項１−５に係る発明は、平成２４年１月２３日付け手続補正により補正された特許請求の範囲の請求項１−５に記載された事項により特定されるとおりのものであるところ、請求項１には以下のとおり記載されている。
「　表示部を含む有機ＥＬ表示装置の駆動方法であって、
　１つのフレームをオン駆動時間を有する複数のサブフレームに分割する段階と；
　Ｎビットのソースデータ信号を２進コードと非２進コードで表現されるＭビットのデータ信号に変換する段階であって、ＮとＭは各々整数であり、ＭはＮより大きく、前記サブフレームの数はＭであり、前記Ｍビットのデータ信号の各ビットは、前記複数のサブフレームの各々のオン駆動信号の加重値に対応する段階と；
　前記複数のサブフレームの各々のオン駆動時間に、オンゲートラインを通してオン駆動ゲート信号を画素に印加して、前記画素をオン駆動する段階と；
　前記複数のサブフレームの各々で、前記Ｍビットのデータ信号の各ビットを前記画素に前記データラインを通して印加する段階と；
　前記複数のサブフレームの各々のオン駆動時間以後に、オフ駆動ゲート信号を前記画素にオフゲートラインを通して印加して、前記画素をオフ駆動する段階とを具備し、
　前記表示部はデータライン、前記オン及びオフゲートライン、電力ライン並びに前記画素を含み、
　前記画素は第１及び第２スイッチングトランジスタ、ストレージキャパシタ、ドライビングトランジスタ並びに有機発光ダイオードを含み、
　前記第１スイッチングトランジスタのゲート及びソース電極は、前記オンゲートライン及びデータラインにそれぞれ接続され、
　前記第２スイッチングトランジスタのゲート、ソース及びドレイン電極は、前記オフゲートライン、前記第１スイッチングトランジスタのドレイン電極及び前記電力ラインにそれぞれ接続され、
　前記ドライビングトランジスタのゲート、ソース及びドレイン電極は、前記第１スイッチングトランジスタのドレイン電極、前記電力ライン及び前記有機発光ダイオードにそれぞれ接続され、
　前記ストレージキャパシタの両方の電極は、前記ドライビングトランジスタのソース及びゲート電極にそれぞれ接続され、
　前記非２進コードで表現される部分において、高いビットの加重値は、低い２つのビットの加重値を合わせたものと同じか、もしくは小さく、
　１番目の次数のビットは前記２進コード又は非２進コードの形で表わされ、２番目及び３番目の次数のビットは前記２進コードの形で表わされ、他のビットは前記非２進コードの形で表わされることを特徴とする有機ＥＬ表示装置の駆動方法。」（以下「本願発明」という。）
　
３　当審拒絶理由通知で通知した拒絶の理由の概要
　当審拒絶理由通知に記載した拒絶の理由の概要は、以下のとおりである。
　本願の請求項１−１８に係る発明（当審注：平成２０年１２月４日付け手続補正により補正された特許請求の範囲の請求項１−１８に係る発明である。）は、その優先日前日本国内または外国において頒布された下記の刊行物に記載された発明に基いて、その優先日前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。　
　　　　　　　　　　　　　　　　　　記
　
　１：特開２００３−３１６３２２号公報（以下「刊行物１」という。）
　２：特開２００２−３２０５０号公報（以下「刊行物２」という。）
　３：特開２００３−４３９７７号公報（以下「刊行物３」という。）　
　
４　刊行物の記載事項と引用発明
　
４−１　引用発明１
４−１−１　当審拒絶理由通知で引用した刊行物１の記載事項
　本願の優先日（２００４年３月２６日）前の平成１５年（２００３年）１１月７日に日本国内において頒布された刊行物１（特開２００３−３１６３２２号公報）には、図面とともに以下の事項が記載されている。
　
ア　発明が属する技術分野についての記載
「【０００１】【発明の属する技術分野】本発明は、マトリクス状に複数の画素を配置し、各画素が点灯する長さを制御することにより、階調表示を行うパネルを備える発光装置とその駆動方法に関するものである。【０００２】本発明は、各画素に発光素子、例えばＯＬＥＤ（Organic Light Emitting Diode）を備えた発光装置の駆動方法に関する。なお発光装置とは、基板上に形成された発光素子を、該基板とカバー材の間に封入した状態までと、該封入した状態から更に、コントローラを含むＩＣ等を実装した状態とを含む。」
　
イ　従来の技術についての記載
「【０００４】【従来の技術】…。
【０００５】…。
【０００６】デジタルビデオ信号が有する２値の電圧により階調表示を行う駆動方法には、代表的には面積分割駆動法と、時間分割駆動法とがある。
【０００７】面積分割駆動法は、…。
【０００８】一方、時間分割駆動法は、画素の点灯する長さを制御することで階調表示を行う駆動法である。具体的には、１フレーム期間を複数の表示期間に分割する。そして、デジタルビデオ信号により、各表示期間において各画素が点灯または非点灯の状態になる。１フレーム期間中に出現する全ての表示期間の内、画素が点灯した表示期間の長さを積算することで、該画素の階調が求められる。
【０００９】一般的に、液晶などに比べて電界発光材料の応答速度は速いため、時間分割駆動に適してると言える。」
　
ウ　発明が解決しようとする課題についての記載
「【００１０】【発明が解決しようとする課題】時間分割駆動を行う場合、高階調を実現するには、二進コード法によるのが便利である。以下に、単純な二進コード法による時間分割駆動で中間階調を表示した場合について、図１２を用いて詳しく説明する。
【００１１】図１２（Ａ）に発光装置の画素部を示し、図１２（Ｂ）に、該画素部において、１フレーム期間中に出現する全ての表示期間の長さを示す。図１２では、１〜６４階調の表示が可能な６ビットのデジタルビデオ信号を用いて画像を表示している例を示している。画素部の右半分が３３（３２＋１）階調の表示を行っており、左半分が３２（３１＋１）階調の表示を行っている。
【００１２】６ビットのデジタルビデオ信号を用いる場合、一般的に１フレーム期間中に６つの表示期間（表示期間Ｔｒ１〜Ｔｒ６）が出現する。そしてデジタルビデオ信号の１ビット目〜６ビット目のデジタルビデオ信号は、それぞれ表示期間Ｔｒ１〜Ｔｒ６に対応している。
【００１３】表示期間Ｔｒ１〜Ｔｒ６の長さの比は、２５：２４：２３：２２：２１：２０となる。最上位ビット（この場合１ビット目）のデジタルビデオ信号に対応する表示期間Ｔｒ１の長さが一番長く、最下位ビット（６ビット目）のデジタルビデオ信号に対応する表示期間Ｔｒ６の長さが一番短い。
【００１４】３２階調の表示を行う場合、表示期間Ｔｒ２〜Ｔｒ６において画素を点灯の状態にし、表示期間Ｔｒ１において画素を非点灯の状態にする。また３３階調の表示を行う場合、表示期間Ｔｒ２〜Ｔｒ６において画素を非点灯の状態にし、表示期間Ｔｒ１において画素を点灯の状態にする。
【００１５】この駆動方法を用いて画像を表示した場合、画素部において３２階調の表示を行っている部分と３３階調の表示を行っている部分との境界部で、偽輪郭が視認されることがある。
【００１６】偽輪郭とは、二進コード法による時間階調表示を行ったときに度々視認される不自然な輪郭線であって、人間の視覚の特性によって生じる知覚輝度の変動が主な原因とされている。図１３を用いて、偽輪郭の発生のメカニズムについて説明する。
【００１７】図１３（Ａ）に偽輪郭が発生して見える発光装置の画素部を示し、図１３（Ｂ）に、該画素部において、１フレーム期間中において出現する表示期間の長さの比を示す。図１３では、１〜６４階調の表示が可能な６ビットのデジタルビデオ信号を用いて画像を表示している。画素部の右半分が３３階調の表示を行っており、左半分が３２階調の表示を行っている。
【００１８】画素部のうち、３２階調を表示している部分では、１フレーム期間の３１／６３の期間において画素が点灯の状態であり、１フレーム期間の３２／６３の期間において画素が非点灯の状態である。そして画素が点灯の状態の期間と、非点灯の状態の期間とが交互に出現している。
【００１９】また、画素部の３３階調の表示を行っている部分では、１フレーム期間の３２／６３の期間において画素が点灯の状態であり、１フレーム期間の３１／６３の期間において画素が非点灯の状態である。そして画素が点灯の状態の期間と、非点灯の状態の期間とが交互に出現している。
【００２０】動画を表示する場合、例えば図１３（Ａ）において、３２階調を表示している部分と３３階調を表示している部分の境界が、破線で示す矢印の方向に移動したとする。つまり境界付近において、画素は３２階調の表示から３３階調の表示に切り替わる。すると、境界付近の画素では、３２階調を表示するための点灯期間の直後に３３階調を表示するための点灯期間が開始される。そのため人間の目には、該画素が１フレーム期間連続して点灯しているように見える。これは画面上に不自然な明るい線として知覚される。
【００２１】また逆に、例えば図１３（Ａ）において、３２階調を表示している部分と３３階調を表示している部分の境界が、実線で示す矢印の方向に移動したとする。つまり境界付近において、画素は３３階調の表示から３２階調の表示に切り替わる。すると、境界付近の画素では、３３階調を表示するための点灯期間の直後に３２階調を表示するための点灯期間が開始される。そのため人間の目には、該画素が１フレーム期間連続して非点灯の状態に見える。これは画面上に不自然な暗い線として知覚される。
【００２２】以上のような、画面上に現れて見える不自然な明るい線や暗い線が、偽輪郭（動画偽輪郭）と呼ばれる表示妨害である。
【００２３】ところで、静止画においても、動画において動画偽輪郭が発生するのと同じ原因により、表示妨害が視認されてしまうことがある。静止画における表示妨害は、階調の境界が揺れ動いて見えるというものである。以下、静止画においてこのような表示妨害が視認される理由を簡単に述べる。
【００２４】人間の目は一点を凝視しているつもりでも、視点は微妙に動いており、定まった一点を正確に見つめることは難しい。そのため、画素部の３２階調の表示を行っている部分と、３３階調の表示を行っている部分との境目を目で凝視したとき、境目を見つめているつもりでも、実際には視点が左右上下に微妙に動いてしまう。
【００２５】例えば、破線で示したように、視点が３２階調の表示を行っている部分から、３３階調の表示を行っている部分に移動したとする。そして視点が３２階調を表示している部分に置かれたときに画素が非点灯の状態で、視点が３３階調を表示している部分に置かれたときに画素が非点灯の状態だった場合、人間の目には１フレーム期間を通して、画素がずっと非点灯の状態であったかのように視認されてしまう。
【００２６】逆に例えば、実線で示したように、視点が３３階調の表示を行っている部分から、３２階調の表示を行っている部分に移動したとする。そして視点が３３階調を表示している部分に置かれたときに画素が点灯の状態で、視点が３２階調を表示している部分に置かれたときに画素が点灯の状態だった場合、人間の目には１フレーム期間を通して、画素がずっと点灯の状態であったかのように視認されてしまう。
【００２７】したがって、視点が左右上下に微妙に動いてしまうために、人間の目には１フレーム期間を通して画素がずっと点灯の状態、または非点灯の状態であったかのように見え、あたかも境界部が揺れ動いているように表示妨害が視認されてしまう。」
　
エ　課題を解決するための手段についての記載
「【００２８】【課題を解決するための手段】本発明者は、偽輪郭の視認を防止するために、期間が長い表示期間を一定の規則により複数の表示期間に分割した。分割されても表示期間であることには何ら変わりはないが、説明を容易にするため、分割された表示期間を、分割表示期間と区別して呼ぶ。さらに、該複数の分割表示期間が連続して出現しないように、該複数の分割表示期間を１フレーム期間内に分散させることを考えた。
【００２９】具体的には、以下の３つの構成を有する。
Ｉ）　最上位ビットに対応する表示期間Ｔｒ１を、複数の分割表示期間に分割する。
ＩＩ）　（ｍ＋１）ビットに対応する表示期間Ｔｒｍ＋１の分割数は、ｍビットに対応する表示期間Ｔｒｍの分割数以下である。
ＩＩＩ）　（ｍ＋１）ビットに対応する表示期間Ｔｒｍ＋１の分割表示期間と分割表示期間の間には、ｍビットに対応する表示期間Ｔｒｍの分割表示期間が少なくとも１つ存在する。
【００３０】また、上記Ｉ）〜ＩＩＩ）の構成を有していれば、表示期間の分割数は設計者が適宜選択可能であるが、どこまで分割するかは発光装置の駆動速度と、要求される画像の表示品質とのバランスによって決めるのが好ましい。
【００３１】ただし、上記Ｉ）〜ＩＩＩ）において、分割数が２だと偽輪郭の軽減がやや不足気味であるため、分割数は３以上であることがより望ましい。…」
　
オ　発明の実施の形態についての記載
「【００３４】【発明の実施の形態】以下に、本発明の時間分割駆動法で中間階調を表示した場合について、図１を用いて詳しく説明する。
【００３５】図１（Ａ）に発光装置の画素部を示し、図１（Ｂ）に、該画素部において、１フレーム期間（Ｆ）中に出現する表示期間Ｔｒの長さの比を示す。
【００３６】図１では、１〜２ｎ階調の表示が可能なｎビットのデジタルビデオ信号を用いて、画像を表示している様子を示す。画素部の右半分が２ｎ−１＋１階調の表示を行っており、左半分が２ｎ−１階調の表示を行っている。
【００３７】ｎビットのデジタルビデオ信号を用いる場合、単純な二進コード法によれば、１フレーム期間中にｎ個の表示期間（表示期間Ｔｒ１〜Ｔｒｎ）が出現する。そしてデジタルビデオ信号の１ビット目〜ｎビット目のデジタルビデオ信号は、表示期間Ｔｒ１〜Ｔｒｎにそれぞれ対応している。
【００３８】表示期間Ｔｒ１〜Ｔｒｎの長さの比は、２ｎ−１：２ｎ−２：２ｎ−３：…：２１：２０となる。最上位ビット（この場合１ビット目）のデジタルビデオ信号に対応する表示期間Ｔｒ１の長さが一番長く、最下位ビット（ｎビット目）のデジタルビデオ信号に対応する表示期間Ｔｒｎの長さが一番短い。
【００３９】２ｎ−１階調の表示を行う場合、表示期間Ｔｒ２〜Ｔｒｎにおいて画素を点灯の状態にし、表示期間Ｔｒ１において画素を非点灯の状態にする。また２ｎ−１＋１階調の表示を行う場合、表示期間Ｔｒ２〜Ｔｒｎにおいて画素を非点灯の状態にし、表示期間Ｔｒ１において画素を点灯の状態にする。
【００４０】そして本実施の形態においては、最上位ビットに対応する表示期間Ｔｒ１を３つの分割表示期間（Ｓ１Ｔｒ１〜Ｓ３Ｔｒ１）に分割している。また２ビット目に対応する表示期間Ｔｒ２を２つの分割表示期間（Ｓ１Ｔｒ２、Ｓ２Ｔｒ２）に分割している。
【００４１】表示期間Ｔｒ１とＴｒ２の分割数はこれに限定されないが、本発明では必ず、最上位ビットに対応する表示期間Ｔｒ１を、複数の分割表示期間に分割する。さらに、（ｍ＋１）ビットに対応する表示期間Ｔｒｍ＋１の分割数は、ｍビットに対応する表示期間Ｔｒｍの分割数以下とする。
【００４２】また図１では、各表示期間及び分割表示期間が、Ｓ１Ｔｒ１、Ｓ１Ｔｒ２、Ｓ２Ｔｒ１、Ｔｒｎ、Ｓ２Ｔｒ２、…、Ｔｒｎ−２、Ｓ３Ｔｒ１、Ｔｒｎ−１の順に出現している。なお本発明では、各表示期間及び分割表示期間の出現順序はこれに限定されない。本発明では、（ｍ＋１）ビットに対応する表示期間Ｔｒｍ＋１の分割表示期間と分割表示期間の間には、ｍビットに対応する表示期間Ｔｒｍの分割表示期間が少なくとも１つ存在していれば良い。図１では、Ｓ１Ｔｒ１とＳ２Ｔｒ１の間にＳ１Ｔｒ２が存在している。
【００４３】上記構成により、動画及び静止画の両方において、偽輪郭が表示されにくくなる。」
　
カ　実施例についての記載
「【００５４】【実施例】以下に、本発明の実施例について説明する。
【００５５】（実施例１）本実施例では、各画素に設けられた３つの薄膜トランジスタ（ＴＦＴ）を用いて、発光素子の発光を制御する発光装置の画素部の構成と、駆動方法について説明する。
【００５６】本実施例の発光装置の画素部５０１の拡大図を図３に示す。信号線（Ｓ１〜Ｓｘ）、電源線（Ｖ１〜Ｖｘ）、第１走査線（Ｇａ１〜Ｇａｙ）、第２走査線（Ｇｅ１〜Ｇｅｙ）が画素部５０１に設けられている。
【００５７】…。
【００５８】信号線（Ｓ１〜Ｓｘ）の１つと、電源線（Ｖ１〜Ｖｘ）の１つと、第１走査線（Ｇａ１〜Ｇａｙ）の１つと、第２走査線（Ｇｅ１〜Ｇｅｙ）の１つとを備えた領域が画素５０５である。画素部５０１にはマトリクス状に複数の画素５０５が配置されている。
【００５９】画素５０５の拡大図を図４に示す。図４において、５０７はスイッチング用ＴＦＴである。スイッチング用ＴＦＴ５０７のゲートは、第１走査線Ｇａｊ（ｊ＝１〜ｙ）に接続されている。スイッチング用ＴＦＴ５０７のソースとドレインは、一方が信号線Ｓｉ（ｉ＝１〜ｘ）に、もう一方が駆動用ＴＦＴ５０８のゲートに接続されている。
【００６０】なお、本明細書において接続とは、特に記載のない限り電気的な接続を意味する。
【００６１】消去用ＴＦＴ５０９のゲートは、第２走査線Ｇｅｊ（ｊ＝１〜ｙ）に接続されている。消去用ＴＦＴ５０９のソースとドレインは、一方が電源線Ｖｉ（ｉ＝１〜ｘ）に、もう一方が駆動用ＴＦＴ５０８のゲートに接続されている。
【００６２】駆動用ＴＦＴ５０８のソースとドレインは、一方は電源線Ｖｉに、もう一方が発光素子５１０が有する画素電極に接続されている。
【００６３】発光素子５１０は陽極と、陰極と、陽極と陰極との間に設けられた電界発光層とからなる。陽極が駆動用ＴＦＴ５０８のソースまたはドレインと接続している場合、陽極が画素電極、陰極が対向電極となる。逆に陰極が駆動用ＴＦＴ５０８のソースまたはドレインと接続している場合、陰極が画素電極、陽極が対向電極となる。
【００６４】発光素子５１０の対向電極と電源線Ｖｉには、それぞれ電源から電圧が与えられている。なお本明細書において電圧とは、特に記載のない限り、グラウンドの電圧との電位差を意味する。そして対向電極と電源線との電圧差は、駆動用ＴＦＴがオンになったときに発光素子が発光する程度の大きさに保たれている。
【００６５】保持容量５１２が有する２つの電極は、一方は電源線Ｖｉに接続されており、もう一方は駆動用ＴＦＴ５０８のゲートに接続されている。
【００６６】保持容量５１２はスイッチング用ＴＦＴ５０５が非選択状態（オフ状態）にある時、駆動用ＴＦＴ５０８のゲート電圧を保持するために設けられている。…。
【００６７】…。
【００６８】…。
【００６９】…。
【００７０】次に図３、図４で示した本発明の発光装置の駆動方法について、図５を用いて説明する。
【００７１】図５に示すように、フレーム周波数がｋのとき、１秒間にｋ個のフレーム期間が存在している。フリッカ等の画面のちらつきを抑えるためには、ｋは６０以上であることが望ましい。
【００７２】各フレーム期間内において、複数の表示期間と分割表示期間とが順に出現する。なお、デジタルビデオ信号は各行毎に入力されるため、デジタルビデオ信号が最初に入力される行の画素（初行画素）と、最後に入力される行の画素とでタイミングがずれている。
【００７３】図５では、表示期間及び分割表示期間が、Ｓ１Ｔｒ１、Ｔｒ６、Ｔｒ５、Ｓ１Ｔｒ２、Ｓ２Ｔｒ１、Ｓ１Ｔｒ３、Ｔｒ４、Ｓ３Ｔｒ１、Ｓ２Ｔｒ２、Ｓ２Ｔｒ３の順に出現している。Ｓ１Ｔｒ１、Ｓ２Ｔｒ１、Ｓ３Ｔｒ１は表示期間Ｔｒ１の分割表示期間である。また、Ｓ１Ｔｒ２、Ｓ２Ｔｒ２は表示期間Ｔｒ２の分割表示期間である。また、Ｓ１Ｔｒ３、Ｓ２Ｔｒ３は表示期間Ｔｒ３の分割表示期間である。
【００７４】各表示期間及び分割表示期間ごとに、対応するビットのデジタルビデオ信号が各行の画素に入力され、該デジタルビデオ信号に従って各画素の発光素子が発光する。全行の画素への１ビットのデジタルビデオ信号の入力が完了するまでの期間を、書き込み期間Ｔａとする。つまり、各表示期間及び分割表示期間内に、書き込み期間Ｔａが設けられている。
【００７５】次に、画素の具体的な動作について説明する。各表示期間または分割表示期間は、行ごとに順に開始される。表示期間または分割表示期間が開始された行では、該行の画素が有する１つの第１走査線Ｇａｊ（１〜ｙ）が選択される。そして第１走査線Ｇａｊの選択が終了すると、次の行において表示期間または分割表示期間が開始され、次の第１走査線Ｇａｊ＋１が選択される。書き込み期間Ｔａは、全第１走査線Ｇａ１〜Ｇａｙの選択が完了するまでの期間に相当する。
【００７６】なお、図５におけるラッチ期間については、実施例４において詳しく説明する。
【００７７】第１走査線Ｇａｊが選択されると、第１走査線Ｇａｊにゲートが接続されている全てのスイッチング用ＴＦＴ５０７がオンになる。そして、信号線Ｓ１〜Ｓｘに入力された１ビットのデジタルビデオ信号が、スイッチング用ＴＦＴ５０７を介して駆動用ＴＦＴ５０８のゲートに入力される。
【００７８】そして、デジタルビデオ信号が有する情報に従って、駆動用ＴＦＴ５０８のオンオフが決まる。駆動用ＴＦＴがオンのとき、発光素子５１０は発光し、逆にオフのときは発光しない。
【００７９】そして次の表示期間または分割表示期間が開始されると、該表示期間または分割表示期間に対応するビットのデジタルビデオ信号が画素に入力され、発光素子５１０が発光または非発光の状態になる。
【００８０】なお、図５に示す駆動方法においては、表示期間Ｔｒ４、Ｔｒ５、Ｔｒ６、分割表示期間Ｓ１Ｔｒ３、Ｓ２Ｔｒ３の長さが、対応する書き込み期間Ｔａ４、Ｔａ５、Ｔａ６、とＴａ３よりも短くなっている。そのため、上記書き込み期間が終了する前に、上記書き込み期間と重なるように消去期間Ｔｅ４、Ｔｅ５、Ｔｅ６と、Ｔｅ３が出現する。
【００８１】…。
【００８２】消去期間Ｔｅが開始されると、該行の画素が有する１つの第２走査線Ｇｅｊ（１〜ｙ）が選択される。そして次に、次の行において、第２走査線Ｇｅｊ＋１が選択される。消去期間Ｔｅは、全第２走査線Ｇｅ１〜Ｇｅｙの選択が完了するまでの期間に相当する。
【００８３】第２走査線Ｇｅｊが選択されると、第２走査線Ｇｅｊにゲートが接続されている全ての消去用ＴＦＴ５０９がオンになる。そして電源線Ｖ１〜Ｖｘの電圧が消去用ＴＦＴ５０９を介して駆動用ＴＦＴ５０８のゲートに与えられる。
【００８４】電源線の電圧が駆動用ＴＦＴ５０８のゲートに与えられると、駆動用ＴＦＴ５０８のゲートとソースが導通するため、ゲート電圧が０Ｖになり、オフとなる。なお本明細書では、ｎチャネル型ＴＦＴのソースに与えられる電圧は、ドレインに与えられる電圧よりも低いとする。また、ｐチャネル型ＴＦＴのソースに与えられる電圧は、ドレインに与えられる電圧よりも高いとする。
【００８５】よって発光素子５１０は全て非発光の状態になり、該行の画素が全て表示しなくなる。そのため、他行において書き込み期間Ｔａが終了していなくとも、該行において表示期間Ｔｒが終了する。この表示期間と表示期間の間に存在する、画素が表示を行わない期間を、非表示期間と呼ぶ。例えば図５では、表示期間Ｔｒ６とＴｒ５の間、表示期間Ｔｒ５と分割表示期間Ｓ１Ｔｒ２の間、分割表示期間Ｓ１Ｔｒ３と表示期間Ｔｒ４の間、表示期間Ｔｒ４と分割表示期間Ｓ３Ｔｒ１の間、分割表示期間Ｓ２Ｔｒ３とＳ１Ｔｒ１の間に存在している。
【００８６】全ての表示期間及び分割表示期間が終了すると、１フレーム期間が終了し、１つの画像を表示することができる。
【００８７】なお、全ての書き込み期間の長さの和は１フレーム期間よりも短い。また図５に示した駆動方法では、表示期間Ｔｒ１が３つの分割表示期間Ｓ１Ｔｒ１、Ｓ２Ｔｒ１、Ｓ３Ｔｒ１に分けられている。また、表示期間Ｔｒ２が２つの分割表示期間Ｓ１Ｔｒ２、Ｓ２Ｔｒ２に分けられている。また、表示期間Ｔｒ３が２つの分割表示期間Ｓ１Ｔｒ３、Ｓ２Ｔｒ３に分けられている。よって、表示期間と分割表示期間の長さの比を、（Ｓ１Ｔｒ１＋Ｓ２Ｔｒ１＋Ｓ３Ｔｒ１）：（Ｓ１Ｔｒ２＋Ｓ２Ｔｒ２）：（Ｓ１Ｔｒ３＋Ｓ２Ｔｒ３）：Ｔｒ４：…：Ｔｒｎ＝２（ｎ−１）：２（ｎ−２）：２（ｎ−３）：２（ｎ−４）：…：２０とする。この表示期間と分割表示期間の組み合わせで、１〜２ｎ階調のうち、所望の階調表示を行うことができる。
【００８８】１フレーム期間中に発光素子が発光した表示期間と分割表示期間の長さの総和を求めることによって、当該フレーム期間におけるその画素の表示する階調がきまる。例えば、ｎ＝８のとき、全部の表示期間で画素が発光した場合の輝度を１００％とすると、Ｔｒ８とＴｒ７において画素が発光した場合には１％の輝度が表現でき、Ｔｒ６とＴｒ４とＴｒ１を選択した場合には６０％の輝度が表現できる。
【００８９】また、最上位ビットに対応する表示期間Ｔｒ１を、複数の分割表示期間に分割し、（ｍ＋１）ビットに対応する表示期間Ｔｒｍ＋１の分割数は、ｍビットに対応する表示期間Ｔｒｍの分割数以下とし、（ｍ＋１）ビットに対応する表示期間Ｔｒｍ＋１の分割表示期間と分割表示期間の間には、ｍビットに対応する表示期間Ｔｒｍの分割表示期間が少なくとも１つ存在するようにしている。上記構成によって、二進コード法による時間分割駆動において顕著な、偽輪郭などの表示妨害が視認されるのを防ぐことができる。
【００９０】なお本実施例では、表示期間Ｔｒを書き込み期間Ｔａより短くすることが可能である。そのため、１フレーム期間の長さを抑えつつ、高ビット数のデジタルビデオ信号への対応が可能になる。」
　
キ　図面の簡単な説明の記載
「【図面の簡単な説明】
…。
【図４】　本発明の駆動方法を用いる画素の回路図。
【図５】　本発明の駆動方法を示す図。
…。」
　
ク　図４に描かれている事項
　図４には、スイッチング用ＴＦＴ、消去用ＴＦＴ、保持容量、駆動用ＴＦＴ、発光素子を含む画素の回路図が描かれている。
　
ケ　図５に描かれている事項
　図５には、１フレーム期間が、Ｓ１Ｔｒ１、Ｔｒ６、非表示期間、Ｔｒ５、非表示期間、Ｓ１Ｔｒ２、Ｓ２Ｔｒ１、Ｓ１Ｔｒ３、非表示期間、Ｔｒ４、非表示期間、Ｓ３Ｔｒ１、Ｓ２Ｔｒ２、Ｓ２Ｔｒ３、非表示期間で構成されることが描かれている。
　
４−１−２　記載事項の検討
　刊行物１には、従来の時間分割駆動法では偽輪郭が視認されるという課題があること、「期間が長い表示期間を一定の規則により複数の表示期間に分割」し、「該複数の分割表示期間を１フレーム期間内に分散させる」こと（【００２８】の記載参照。）で前記課題を解決することが開示され、【００３４】〜【００５３】には発明の実施の形態が、【００５５】〜【００９０】には実施例１がそれぞれ記載されている。
　以下、従来の時分割駆動法を用いた発光装置の駆動法について、刊行物１の記載事項を検討する。その際、発光装置の構成、基本的な駆動方法は、従来の発光装置の駆動方法と発明の実施の形態や実施例１として記載された発光装置の駆動方法とで共通するから、刊行物１に記載された発明の実施の形態や実施例１に特有の構成である「期間が長い表示期間を一定の規則により複数の表示期間に分割」し、「該複数の分割表示期間を１フレーム期間内に分散させる」駆動方法の点に関連する記載を除き、発明の実施の形態や実施例１についての記載を参酌する。
　
（１）刊行物１の「【０００２】本発明は、各画素に発光素子、例えばＯＬＥＤ（Organic Light Emitting Diode）を備えた発光装置の駆動方法に関する。」との記載より、刊行物１には、各画素にＯＬＥＤを備えた発光装置の駆動方法が開示されている。
　また、「【００５５】（実施例１）本実施例では、各画素に設けられた３つの薄膜トランジスタ（ＴＦＴ）を用いて、発光素子の発光を制御する発光装置の画素部の構成と、駆動方法について説明する。」との記載から、発光装置は画素部を含むことが開示されている。
　さらに、「【００５８】…。画素部５０１にはマトリクス状に複数の画素５０５が配置されている。」との記載から、刊行物１には、画素部は画素を含むことが開示されている。
　以上のことから、刊行物１には、画素部を含み、前記画素部の各画素にＯＬＥＤを備えた発光装置の駆動方法が開示されている。
　
（２）「【００５６】本実施例の発光装置の画素部５０１の拡大図を図３に示す。信号線（Ｓ１〜Ｓｘ）、電源線（Ｖ１〜Ｖｘ）、第１走査線（Ｇａ１〜Ｇａｙ）、第２走査線（Ｇｅ１〜Ｇｅｙ）が画素部５０１に設けられている。」との記載から、刊行物１には、発光装置の画素部は信号線、第１走査線、第２走査線、電源線を含むことが開示されている。
　また、上記（１）で説示したとおり、刊行物１には、画素部は画素を含むことが開示されている。
　してみると、刊行物１には、画素部は信号線、第１走査線、第２走査線、電源線および画素を含むことが開示されている。
　
（３）上記「４−１　ク」の図４に描かれている事項より、画素はスイッチング用ＴＦＴ、消去用ＴＦＴ、保持容量、駆動用ＴＦＴ、発光素子を含む。ここで、「【０００２】…発光素子、例えばＯＬＥＤ（Organic Light Emitting Diode）…」との記載から発光素子としてＯＬＥＤが例示されているから、刊行物１には、画素はスイッチング用ＴＦＴ、消去用ＴＦＴ、保持容量、駆動用ＴＦＴ、ＯＬＥＤを含むことが開示されている。
　
（４）「【００５９】画素５０５の拡大図を図４に示す。図４において、５０７はスイッチング用ＴＦＴである。スイッチング用ＴＦＴ５０７のゲートは、第１走査線Ｇａｊ（ｊ＝１〜ｙ）に接続されている。スイッチング用ＴＦＴ５０７のソースとドレインは、一方が信号線Ｓｉ（ｉ＝１〜ｘ）に、もう一方が駆動用ＴＦＴ５０８のゲートに接続されている。」との記載から、刊行物１には、スイッチング用ＴＦＴのゲート、ソースおよびドレインは、第１走査線、信号線および駆動用ＴＦＴのゲートにそれぞれ接続されることが開示されている。
　
（５）「【００６１】消去用ＴＦＴ５０９のゲートは、第２走査線Ｇｅｊ（ｊ＝１〜ｙ）に接続されている。消去用ＴＦＴ５０９のソースとドレインは、一方が電源線Ｖｉ（ｉ＝１〜ｘ）に、もう一方が駆動用ＴＦＴ５０８のゲートに接続されている。」との記載と、上記（４）より、スイッチング用ＴＦＴのドレインは、駆動用ＴＦＴのゲートに接続されることから、刊行物１には、消去用ＴＦＴのゲート、ソースおよびドレインは、第２走査線、スイッチング用ＴＦＴのドレイン、および電源線にそれぞれ接続されることが開示されている。
　
（６）「【００６２】駆動用ＴＦＴ５０８のソースとドレインは、一方は電源線Ｖｉに、もう一方が発光素子５１０が有する画素電極に接続されている。」との記載と、上記（３）より、発光素子としてＯＬＥＤが例示されていること、上記（４）より、スイッチング用ＴＦＴのドレインは、駆動用ＴＦＴのゲートに接続されることから、刊行物１には、駆動用ＴＦＴのゲート、ソースおよびドレインは、スイッチング用ＴＦＴのドレイン、電源線、およびＯＬＥＤにそれぞれ接続されることが開示されている。
　
（７）「【００６５】保持容量５１２が有する２つの電極は、一方は電源線Ｖｉに接続されており、もう一方は駆動用ＴＦＴ５０８のゲートに接続されている。」との記載がある。上記（６）より駆動用ＴＦＴのソースは電源線に接続されているから、刊行物１には、保持容量が有する２つの電極は、駆動用ＴＦＴのソースおよびゲートにそれぞれ接続されていることが開示されている。
　
（８）
（８−１）従来の技術を説明した刊行物１の「【０００８】一方、時間分割駆動法は、画素の点灯する長さを制御することで階調表示を行う駆動法である。具体的には、１フレーム期間を複数の表示期間に分割する。そして、デジタルビデオ信号により、各表示期間において各画素が点灯または非点灯の状態になる。」との記載と、「【００３４】【発明の実施の形態】以下に、本発明の時間分割駆動法で中間階調を表示した場合について、…。」との記載がある。刊行物１において「本発明」として記載されている駆動法は、時間分割駆動法を用いた駆動法であるから、刊行物１には、１フレーム期間を、各画素が点灯または非点灯の状態になる表示期間の複数に分割することが開示されている。
（８−２）「【００７４】…。全行の画素への１ビットのデジタルビデオ信号の入力が完了するまでの期間を、書き込み期間Ｔａとする。つまり、各表示期間及び分割表示期間内に、書き込み期間Ｔａが設けられている。」との記載、「【００８０】なお、図５に示す駆動方法においては、表示期間Ｔｒ４、Ｔｒ５、Ｔｒ６、分割表示期間Ｓ１Ｔｒ３、Ｓ２Ｔｒ３の長さが、対応する書き込み期間Ｔａ４、Ｔａ５、Ｔａ６、とＴａ３よりも短くなっている。そのため、上記書き込み期間が終了する前に、上記書き込み期間と重なるように消去期間Ｔｅ４、Ｔｅ５、Ｔｅ６と、Ｔｅ３が出現する。」との記載、「【００８５】…。この表示期間と表示期間の間に存在する、画素が表示を行わない期間を、非表示期間と呼ぶ。」との記載から、各表示期間内に書き込み期間が設けられていること、表示期間の長さが書き込み期間より短い場合、書き込み期間と重なるように消去期間を設け、該表示期間と次の表示期間の間に非表示期間を設けることが開示されている。
（８−３）上記（８−１）に記載したとおり、時間分割駆動法は「１フレーム期間を、各画素が点灯または非点灯の状態になる表示期間の複数に分割」して駆動する駆動法であるところ、上記（８−２）に記載したとおり、「表示期間の長さが書き込み時間より短い場合、書き込み期間と重なるように消去期間を設け、該表示期間と次の表示期間の間に非表示期間を設ける」から、１フレームを、書き込み期間以上の長さの表示期間の複数と、書き込み期間より短い表示期間と非表示期間を合わせた期間の複数に分割することが開示されている。
（８−４）してみると、刊行物１には、１フレーム期間を、各画素が点灯または非点灯の状態になる期間であって、書き込み期間以上の長さの表示期間の複数と、書き込み期間より短い表示期間と非表示期間を合わせた期間の複数に分割することが開示されている。
　
（９）
（９−１）「【００３６】図１では、１〜２ｎ階調の表示が可能なｎビットのデジタルビデオ信号を用いて、画像を表示している様子を示す。」との記載から、ｎビットのデジタルビデオ信号を用いて画像を表示することが開示されている。
（９−２）技術常識より、デジタル信号のビット数は整数であるから、ｎが整数であることは当業者に明らかである。
（９−３）「【００３７】ｎビットのデジタルビデオ信号を用いる場合、単純な二進コード法によれば、１フレーム期間中にｎ個の表示期間（表示期間Ｔｒ１〜Ｔｒｎ）が出現する。そしてデジタルビデオ信号の１ビット目〜ｎビット目のデジタルビデオ信号は、表示期間Ｔｒ１〜Ｔｒｎにそれぞれ対応している。」との記載から、デジタルビデオ信号のビット数ｎと表示期間の数が等しいことが読み取れる。
（９−４）「【００３８】表示期間Ｔｒ１〜Ｔｒｎの長さの比は、２ｎ−１：２ｎ−２：２ｎ−３：…：２１：２０となる。」との記載と、「【００３７】…。そしてデジタルビデオ信号の１ビット目〜ｎビット目のデジタルビデオ信号は、表示期間Ｔｒ１〜Ｔｒｎにそれぞれ対応している。」との記載から、ｎビットのデジタルビデオ信号の各ビットは、長さの比が２ｎ−１：２ｎ−２：２ｎ−３：…：２１：２０である表示期間に、それぞれ対応することが開示されている。
（９−５）以上のことから、刊行物１には、画像表示に用いるｎビットのデジタルビデオ信号は、ｎが整数であり、ｎと表示期間の数が等しく、ｎビットのデジタルビデオ信号の各ビットは、長さの比が２ｎ−１：２ｎ−２：２ｎ−３：…：２１：２０である表示期間に、それぞれ対応することが開示されている。
　
（１０）「【００７５】…。表示期間または分割表示期間が開始された行では、該行の画素が有する１つの第１走査線Ｇａｊ（１〜ｙ）が選択される。…。【００７７】第１走査線Ｇａｊが選択されると、第１走査線Ｇａｊにゲートが接続されている全てのスイッチング用ＴＦＴ５０７がオンになる。そして、信号線Ｓ１〜Ｓｘに入力された１ビットのデジタルビデオ信号が、スイッチング用ＴＦＴ５０７を介して駆動用ＴＦＴ５０８のゲートに入力される。」との記載から、表示期間が開始されると、第１走査線が選択され、スイッチング用ＴＦＴがオンになること、また、信号線に入力された１ビットのデジタルビデオ信号がスイッチング用ＴＦＴを介して駆動用ＴＦＴのゲートに入力されることが開示されている。ここで、上記（３）で検討したとおり、画素は、スイッチング用ＴＦＴ、駆動用ＴＦＴを含む。してみると、刊行物１には、表示期間が開始されると、第１走査線が選択され、画素が含むスイッチング用ＴＦＴがオンになること、信号線に入力された１ビットのデジタルビデオ信号はスイッチング用ＴＦＴを介して画素が含む駆動用ＴＦＴのゲートに入力されることが開示されている。
　
（１１）「【００８２】消去期間Ｔｅが開始されると、該行の画素が有する１つの第２走査線Ｇｅｊ（１〜ｙ）が選択される。そして次に、次の行において、第２走査線Ｇｅｊ＋１が選択される。消去期間Ｔｅは、全第２走査線Ｇｅ１〜Ｇｅｙの選択が完了するまでの期間に相当する。【００８３】第２走査線Ｇｅｊが選択されると、第２走査線Ｇｅｊにゲートが接続されている全ての消去用ＴＦＴ５０９がオンになる。そして電源線Ｖ１〜Ｖｘの電圧が消去用ＴＦＴ５０９を介して駆動用ＴＦＴ５０８のゲートに与えられる。【００８４】電源線の電圧が駆動用ＴＦＴ５０８のゲートに与えられると、駆動用ＴＦＴ５０８のゲートとソースが導通するため、ゲート電圧が０Ｖになり、オフとなる。」との記載がある。ここで、上記（３）で検討したとおり、画素は、消去用ＴＦＴ、駆動用ＴＦＴを含む。そして、上記（８−２）で説示したとおり、刊行物１には、「表示期間の長さが書き込み時間より短い場合、書き込み期間と重なるように消去期間を設け、該表示期間と次の表示期間の間に非表示期間を設けること」が開示されていることを併せると、刊行物１には、表示期間の長さが書き込み期間の長さより短い場合に、書き込み期間と重なるように消去期間を設け、第２走査線が選択され、前記第２走査線にゲートが接続されている画素が含む消去用ＴＦＴがオンし、電源線の電圧を画素が含む駆動用ＴＦＴのゲートに与え、前記駆動用ＴＦＴをオフにすることが開示されている。
　
４−１−３　引用発明１
　上記「４−１−２」より、刊行物１には、以下の発明が開示されている。
「画素部を含み、前記画素部の各画素にＯＬＥＤを備えた発光装置の駆動方法であって、
　前記画素部は信号線、第１走査線、第２走査線、電源線および画素を含み、
　前記画素はスイッチング用ＴＦＴ、消去用ＴＦＴ、保持容量、駆動用ＴＦＴ、ＯＬＥＤを含み、
　前記スイッチング用ＴＦＴのゲート、ソースおよびドレインは、前記第１走査線、前記信号線および前記駆動用ＴＦＴのゲートにそれぞれ接続され、
　前記消去用ＴＦＴのゲート、ソースおよびドレインは、前記第２走査線、前記スイッチング用ＴＦＴのドレイン、および前記電源線にそれぞれ接続され、
　前記駆動用ＴＦＴのゲート、ソースおよびドレインは、前記スイッチング用ＴＦＴのドレイン、前記電源線および前記ＯＬＥＤにそれぞれ接続され、
　前記保持容量が有する２つの電極は、前記駆動用ＴＦＴのソースおよびゲートにそれぞれ接続され、
　１フレーム期間を、各画素が点灯または非点灯の状態になる期間であって、書き込み期間以上の長さの表示期間の複数と、書き込み期間より短い表示期間と非表示期間を合わせた期間の複数に分割し、
　画像表示に用いるｎビットのデジタルビデオ信号は、ｎが整数であり、ｎと表示期間の数が等しく、ｎビットのデジタルビデオ信号の各ビットは、長さの比が２ｎ−１：２ｎ−２：２ｎ−３：…：２１：２０である表示期間に、それぞれ対応し、
　表示期間が開始されると、前記第１走査線が選択され、画素が含む前記スイッチング用ＴＦＴがオンになり、
　前記信号線に入力された１ビットのデジタルビデオ信号は、前記スイッチング用ＴＦＴを介して画素が含む前記駆動用ＴＦＴのゲートに入力され、
　表示期間の長さが書き込み期間の長さより短い場合に、書き込み期間と重なるように消去期間を設け、第２走査線が選択され、前記第２走査線にゲートが接続されている画素が含む消去用ＴＦＴがオンし、電源線の電圧を画素が含む駆動用ＴＦＴのゲートに与え、前記駆動用ＴＦＴをオフにする、
　発光装置の駆動方法。」（以下「引用発明１」という。）
　
４−２　引用発明２
４−２−１　当審拒絶理由通知で引用した刊行物２の記載事項
　本願の優先日（２００４年３月２６日）前の平成１４年（２００２年）１月３１日に日本国内で頒布された刊行物２（特開２００２−３２０５０号公報）には、図面と共に以下の事項が記載されている。
　
コ　発明の属する技術分野についての記載
「【０００１】
【発明の属する技術分野】本発明はプラズマディスプレイパネル（Plasma Display panel、以下ＰＤＰと記す）やＤＭＤ（Digital Micromirror Device）など、２値のメモリーを持つ階調表示装置において、それぞれ輝度に応じて重み付けを与えた複数の２値画像のサブフィールドを時間的に重ね合わせて中間調を表示する、いわゆるサブフィールド法を用いた表示装置の中間調表示方法に関するものである。」
　
サ　発明が解決しようとする課題についての記載
「【００１０】
【発明が解決しようとする課題】このような中間調の表示方法を用いると、静止画では、画面を見る人の視線は画面上にほぼ固定されているので、人は各サブフィールドに与えられた重みを１フィールドの経過時間内に正常に加算してそれぞれの画素の輝度を知覚し、何ら違和感なく所望の中間調を得るので、画質上の問題は生じない。しかし従来のサブフィールド法を用いた表示方法では、文献（「パルス幅変調動画表示に見られる疑似輪郭状ノイズ」：テレビジョン学会技術報告、Vol.19, No.2, IDY95-21,pp.61-66）に示されるように、動画像に対して独特の疑似輪郭状のノイズ（いわゆる動画疑似輪郭）が発生し、画質が劣化するという問題があった。」
　
シ　特許請求の範囲についての記載
「【特許請求の範囲】
【請求項１】各々重み付けられた複数の２値画像を時間的に重ね合わせて中間調表示する階調表示方法であって、
　前記２値画像を重みの大きさにしたがって昇順に並べた場合に、隣り合う前記２値画像それぞれに与えた重みの差（１次差分）の絶対値のすべてが、前記複数の２値画像の重みの総和の６％以下になるようにし、
　前記２値画像を重みの大きさにしたがって昇順に並べた場合の前半に位置する前記２値画像間の１次差分の平均値が、後半に位置する前記２値画像間の１次差分の平均値よりも小さくなるように、前記各２値画像に重み付けて中間調表示することを特徴とする階調表示方法。
…
【請求項９】前記各２値画像の重み付けを１、２、４、６、１０、１４、１９、２６、３３、４０、４７、５３の比率に設定した請求項１〜請求項８のいずれかに記載の階調表示方法。」
　
ス　発明の効果についての記載
「【０１１０】
【発明の効果】本発明の階調表示方法によれば、従来例よりも著しく動画疑似輪郭の見え方を低減し、動画像の画質を向上させることができる。
…
【０１１２】また、本発明の階調表示方法によれば、静止画、動画を問わず良好な階調が得られ、画質を向上でき、また特に低輝度領域において、さらに動画疑似輪郭の見え方を顕著に軽減でき、動画像の画質を向上させることができる。」
　
４−２−２　刊行物２の記載事項の検討
（１）「【０００１】【発明の属する技術分野】本発明は…、２値のメモリーを持つ階調表示装置において、それぞれ輝度に応じて重み付けを与えた複数の２値画像のサブフィールドを時間的に重ね合わせて中間調を表示する、いわゆるサブフィールド法を用いた表示装置の中間調表示方法…」との記載から、刊行物２には、複数の２値画像のサブフィールドを時間的に重ね合わせて中間調を表示する表示装置の中間調表示方法の発明が開示されている。
　
（２）「【請求項９】前記各２値画像の重み付けを１、２、４、６、１０、１４、１９、２６、３３、４０、４７、５３の比率に設定した…」との記載と、上記（１）より重み付けを与えるのは２値画像のサブフィールドであることから、１２の２値画像のサブフィールドに、１、２、４、６、１０、１４、１９、２６、３３、４０、４７、５３の重みを設定すること、が開示されている。
　
（３）「【発明の効果】本発明の階調表示方法によれば、従来例よりも著しく動画疑似輪郭の見え方を低減し、動画像の画質を向上させることができる。…【０１１２】また、本発明の階調表示方法によれば、静止画、動画を問わず良好な階調が得られ、画質を向上でき、…」との記載から、動画擬似輪郭の見え方を低減し、動画、静止画の画質を向上させることが開示されている。
　
４−２−３　引用発明２
　上記「４−２−２」より、刊行物２には、以下の発明が開示されている。
「複数の２値画像のサブフィールドを時間的に重ね合わせて中間調を表示する表示装置の中間調表示方法において、１２の２値画像のサブフィールドに、１、２、４、６、１０、１４、１９、２６、３３、４０、４７、５３の重みを設定して中間調を表示することにより、動画擬似輪郭の見え方を低減し、動画、静止画の画質を向上させる中間調表示方法。」（以下「引用発明２」という。）
　
４−３　刊行物３の技術事項
４−３−１当審拒絶理由通知で引用した刊行物３の記載事項
　本願の優先日（２００４年３月２６日）前の平成１５年（２００３年）２月１４日に日本国内で頒布された刊行物３（特開２００３−４３９７７号公報）には、図面と共に以下の事項が記載されている。
　
セ　発明の属する技術分野についての記載
「【０００１】【発明の属する技術分野】本発明は、画像の１フィールド分を、複数のサブフィールドの画像に分割して表示して多階調表示を行う表示装置において、動画像表示時に発生する中間調表示の階調乱れを改善して表示する多階調画像表示装置に関するものである。」
　
ソ　実施の形態１についての記載
「【００１３】（実施の形態１）以下に、本発明の請求項第１〜請求項第３および請求項７に記載された発明の実施の形態について図面を用いて説明する。
【００１４】図１において、１は入力信号、２は入力信号を８ビットのディジタル信号に変換するＡ／Ｄ変換器、３は８ビットのディジタル信号で表された画像信号を１２個のサブフィールドから構成された信号に並び替えるサブフィールド変換回路である。４はプラズマディスプレイである。…。
【００１５】以上のように構成された多階調画像表示装置では、各サブフィールドの順序と各輝度重み付けは図２に示すような関係で示される。図２に示すように、本実施の形態の多階調画像表示装置では、入力信号の１フィールドを１２個のサブフィールドに分割し、各々のサブフィールドの輝度重みが８以下である４個のサブフィールド（輝度重みはそれぞれ１，２，４，８）と、サブフィールドの輝度重みがそれぞれ１２，１５，２４，２８，３２，３６，４０，４８なる各サブフィールドをこの順序に並べたものである。…」
　
４−３−２　刊行物３に開示された技術事項
　刊行物３には、画像の１フィールド分を、複数のサブフィールドの画像に分割して表示して多階調表示を行う表示装置において、動画像表示時に発生する中間調表示の階調乱れを改善して表示する多階調画像表示装置に関する技術が開示されている。
　そして、実施の形態１に開示される「サブフィールド変換回路３」は、８ビットのディジタル信号で表された画像信号を入力し、「１，２，４，８，１２，１５，２４，２８，３２，３６，４０，４８」の輝度重みを有する１２個のサブフィールドに対応する信号に変換して出力している。そうすると、刊行物３には、８ビットのデジタル信号を２進コードと非２進コードで表現される１２ビットの信号に変換する技術手段が開示されている。　
　
５　対比
　　本願発明と引用発明１を比較する。
（１）本願発明の「表示部を含む有機ＥＬ表示装置の駆動方法」と引用発明１の「画素部を含み、前記画素部の各画素にＯＬＥＤを備えた発光装置の駆動方法」を比較する。
　引用発明１において、ＯＬＥＤは有機発光ダイオードを意味するから、引用発明１におけるＯＬＥＤを備える画素を含む「画素部」は、本願発明における「表示部」に相当する。また、引用発明１における「各画素にＯＬＥＤを備えた発光装置」は、本願発明における「有機ＥＬ表示装置」に相当する。
　したがって、本願発明の「表示部を含む有機ＥＬ表示装置の駆動方法」と引用発明１の「画素部を含み、前記画素部の各画素にＯＬＥＤを備えた発光装置の駆動方法」は、相当関係にある。
　
（２）本願発明の「前記表示部はデータライン、前記オン及びオフゲートライン、電力ライン並びに前記画素を含」むことと、引用発明１の「前記画素部は信号線、第１走査線、第２走査線、電源線および画素を含」むことを比較する。上記（１）で検討したとおり、引用発明１における「画素部」は、本願発明における「表示部」に相当する。また、引用発明１における「信号線」、「第１走査線」、「第２走査線」、「電源線」、「画素」は、本願発明における「データライン」、「オンゲートライン」、「オフゲートライン」、「電力ライン」、「画素」にそれぞれ相当する。
　してみると、本願発明の「前記表示部はデータライン、前記オン及びオフゲートライン、電力ライン並びに前記画素を含」むことと、引用発明１の「前記画素部は信号線、第１走査線、第２走査線、電源線および画素を含」むことは、相当関係にある。
　
（３）本願発明の「前記画素は第１及び第２スイッチングトランジスタ、ストレージキャパシタ、ドライビングトランジスタ並びに有機発光ダイオードを含」むことと、引用発明１の「前記画素はスイッチング用ＴＦＴ、消去用ＴＦＴ、保持容量、駆動用ＴＦＴ、ＯＬＥＤを含」むことを比較する。引用発明１における「画素」、「スイッチング用ＴＦＴ」、「消去用ＴＦＴ」、「保持容量」、「駆動用ＴＦＴ」、「ＯＬＥＤ」は、本願発明の「画素」、「第１スイッチングトランジスタ」、「第２スイッチングトランジスタ」、「ストレージキャパシタ」、「ドライビングトランジスタ」、「有機発光ダイオード」にそれぞれ相当する。
　したがって、本願発明の「前記画素は第１及び第２スイッチングトランジスタ、ストレージキャパシタ、ドライビングトランジスタ並びに有機発光ダイオードを含」むことと、引用発明１の「前記画素はスイッチング用ＴＦＴ、消去用ＴＦＴ、保持容量、駆動用ＴＦＴ、ＯＬＥＤを含」むことは、相当関係にある。
　
（４）本願発明の「前記第１スイッチングトランジスタのゲート及びソース電極は、前記オンゲートライン及びデータラインにそれぞれ接続され」ることと、引用発明１の「前記スイッチング用ＴＦＴのゲート、ソース…は、前記第１走査線、前記信号線…にそれぞれ接続され」ることを比較する。引用発明１の「スイッチング用ＴＦＴ」が本願発明の「第１スイッチングトランジスタ」に相当することは、上記（３）で検討したとおりである。また、引用発明１の「第１走査線」、「信号線」が本願発明の「オンゲートライン」、「データライン」にそれぞれ相当することは、上記（２）で検討したとおりである。
　したがって、本願発明の「前記第１スイッチングトランジスタのゲート及びソース電極は、前記オンゲートライン及びデータラインにそれぞれ接続され」ることと、引用発明１の「前記スイッチング用ＴＦＴのゲート、ソース…は、前記第１走査線、前記信号線…にそれぞれ接続され」ることは、相当関係にある。
　
（５）本願発明の「前記第２スイッチングトランジスタのゲート、ソース及びドレイン電極は、前記オフゲートライン、前記第１スイッチングトランジスタのドレイン電極及び前記電力ラインにそれぞれ接続され」ることと、引用発明１の「前記消去用ＴＦＴのゲート、ソースおよびドレインは、前記第２走査線、前記スイッチング用ＴＦＴのドレイン、および前記電源線にそれぞれ接続され」ることを比較する。　引用発明１の「消去用ＴＦＴ」、「スイッチング用ＴＦＴ」が、本願発明の「第２スイッチングトランジスタ」、「第１スイッチングトランジスタ」にそれぞれ相当することは、上記（３）で検討したとおりである。また、引用発明１の「第２走査線」、「電源線」が本願発明の「オフゲートライン」、「電力ライン」にそれぞれ相当することは上記（２）で検討したとおりである。
　したがって、本願発明の「前記第２スイッチングトランジスタのゲート、ソース及びドレイン電極は、前記オフゲートライン、前記第１スイッチングトランジスタのドレイン電極及び前記電力ラインにそれぞれ接続され」ることと、引用発明１の「前記消去用ＴＦＴのゲート、ソースおよびドレインは、前記第２走査線、前記スイッチング用ＴＦＴのドレイン、および前記電源線にそれぞれ接続され」ることは、相当関係にある。
　
（６）本願発明の「前記ドライビングトランジスタのゲート、ソース及びドレイン電極は、前記第１スイッチングトランジスタのドレイン電極、前記電力ライン及び前記有機発光ダイオードにそれぞれ接続され」ることと、引用発明１の「前記駆動用ＴＦＴのゲート、ソースおよびドレインは、前記スイッチング用ＴＦＴのドレイン、前記電源線および前記ＯＬＥＤにそれぞれ接続され」ることを比較する。引用発明１の「駆動用ＴＦＴ」、「スイッチング用ＴＦＴ」、「ＯＬＥＤ」が本願発明の「ドライビングトランジスタ」、「第１スイッチングトランジスタ」、「有機発光ダイオード」にそれぞれ相当することは、上記（３）で検討したとおりである。また、引用発明１の「電源線」が本願発明の「電力ライン」に相当するとは上記（２）で検討したとおりである。
　したがって、本願発明の「前記ドライビングトランジスタのゲート、ソース及びドレイン電極は、前記第１スイッチングトランジスタのドレイン電極、前記電力ライン及び前記有機発光ダイオードにそれぞれ接続され」ることと、引用発明１の「前記駆動用ＴＦＴのゲート、ソースおよびドレインは、前記スイッチング用ＴＦＴのドレイン、前記電源線および前記ＯＬＥＤにそれぞれ接続され」ることは相当関係にある。　
　
（７）本願発明の「前記ストレージキャパシタの両方の電極は、前記ドライビングトランジスタのソース及びゲート電極にそれぞれ接続され」ることと、引用発明１の「前記保持容量が有する２つの電極は、前記駆動用ＴＦＴのソースおよびゲートにそれぞれ接続され」ることを比較する。引用発明１の「保持容量」、「駆動用ＴＦＴ」が、本願発明の「ストレージキャパシタ」、「ドライビングトランジスタ」にそれぞれ相当することは、上記（３）で検討したとおりである。
　したがって、本願発明の「前記ストレージキャパシタの両方の電極は、前記ドライビングトランジスタのソース及びゲート電極にそれぞれ接続され」ることと、引用発明１の「前記保持容量が有する２つの電極は、前記駆動用ＴＦＴのソースおよびゲートにそれぞれ接続され」ることは、相当関係にある。
　
（８）本願発明の「１つのフレームをオン駆動時間を有する複数のサブフレームに分割する段階」と、引用発明１の「１フレーム期間を、各画素が点灯または非点灯の状態になる期間であって、書き込み期間以上の長さの表示期間の複数と、書き込み期間より短い表示期間と非表示期間を合わせた期間の複数に分割」することを比較する。
　引用発明１の「１フレーム期間」は、本願発明の「１つのフレーム」に相当する。また、引用発明１における「書き込み期間以上の長さの表示期間の複数と、書き込み期間より短い表示期間と非表示期間を合わせた期間の複数」には、何れの期間にも全て表示期間がある。ここで、引用発明１の「表示期間」は、本願発明の「オン駆動時間」に相当するから、本願発明の「オン駆動時間を有する複数のサブフレーム」と、引用発明１の「書き込み期間以上の長さの表示期間の複数と、書き込み期間より短い表示期間と非表示期間を合わせた期間の複数」は、相当関係にある。
　してみると、本願発明の「１つのフレームをオン駆動時間を有する複数のサブフレームに分割する段階」と、引用発明１の「１フレーム期間を、各画素が点灯または非点灯の状態になる期間であって、書き込み期間以上の長さの表示期間の複数と、書き込み期間より短い表示期間と非表示期間を合わせた期間の複数に分割」することは、相当関係にある。
　
（９）本願発明の「Ｎビットのソースデータ信号を２進コードと非２進コードで表現されるＭビットのデータ信号に変換する段階であって、ＮとＭは各々整数であり、ＭはＮより大きく、前記サブフレームの数はＭであり、前記Ｍビットのデータ信号の各ビットは、前記複数のサブフレームの各々のオン駆動信号の加重値に対応する段階」と、引用発明１の「画像表示に用いるｎビットのデジタルビデオ信号は、ｎが整数であり、ｎと表示期間の数が等しく、ｎビットのデジタルビデオ信号の各ビットは、長さの比が２ｎ−１：２ｎ−２：２ｎ−３：…：２１：２０である表示期間に、それぞれ対応」することを比較する。
（９−１）　はじめに、本願発明は、「２進コードと非２進コードで表現されるＭビットのデータ信号」との発明特定事項を備える。ここで、「２進コードと非２進コードで表現される」との意味は必ずしも明確ではない。そこで、発明の詳細な説明を参酌し、「２進コードで表現される」の意味、及び「非２進コードで表現される」の意味を検討する。
　本願の発明の詳細な説明には、以下の記載がある。
「【００１１】…、データ信号は、８ビットの２進コード(binarycode)で表示されて、２５６(２８)個の階調の情報がある。…」
「【００６０】図５と表２に示したように、データ配線(図４のＤＬ)に供給されたデータ信号は、１２ビットの２進コードと非２進コードで表現されて、２５６(２８)個の階調の情報を有する。すなわち、データ信号の一部ビットは、２進コードの形で表現されて、他のビットは、非２進コードの形で表現される。本発明の実施例では、２番目の次数のビット、３番目の次数のビットは、２進コードの形で表現され、他のビットは、非２進コードの形で表現されて、１番目の次数のビットは、２進コードまたは、非２進コードの形で表現される。
【００６１】非２進コードで表現されるビットと２進コードで表現されるビットの次数が同じである場合、非２進コードで表現されるビットは、２進コードで表現されるビットより低い加重値を有する。例えば、表２で、非２進コードで表現される４番目の次数のビットの加重値は、「６」であって、表１で、２進コードで表現される４番目の次数のビットの加重値は、「８」である。」
　上記記載から、データ信号の各ビットは、２進コードの形で表現されるか、あるいは、非２進コードの形で表現されるものであって、ビットの加重値が、該ビットの次数をべき指数とする２のべき乗の値に等しい場合、該ビットは「２進コードで表現される」と言い、ビットの加重値が、該ビットの次数をべき指数とする２のべき乗の値より低い場合、該ビットは「非２進コードで表現される」というものと解される。
（９−２）　次に、本願発明の発明特定事項である「前記Ｍビットのデータ信号の各ビットは、前記複数のサブフレームの各々のオン駆動信号の加重値に対応する」ことは、その意味するところが、必ずしも明確ではない。そこで、発明の詳細な説明の記載を参酌して、上記発明特定事項の意味を検討する。
　本願の発明の詳細な説明には、「【００６０】…、データ信号の一部ビットは、２進コードの形で表現されて、他のビットは、非２進コードの形で表現される。…【００６５】各サブフレームＳＦのオン駆動時間は、データ信号の各ビットの加重値に対応するために、各サブフレームＳＦのオン駆動時間は、２進コードや非２進コードの形で表現される。」との記載がある。該記載から、データ信号の各ビットは、２進コードや非２進コードの形で表現され、加重値を有することが読み取れる。また、各サブフレームのオン駆動時間は、データ信号の各ビットの加重値に対応するために、２進コードや非２進コードの形で表現されるから、各サブフレームのオン駆動時間は、データ信号の各ビットと同様に加重値を有することが読み取れる。してみると、本願発明の発明特定事項である「前記Ｍビットのデータ信号の各ビットは、前記複数のサブフレームの各々のオン駆動信号の加重値に対応する」ことは、「前記Ｍビットのデータ信号の各ビットが有する加重値は、前記複数のサブフレームの各々のオン駆動時間が有する加重値に対応する」ことを意味するものと解される。
（９−３）　以下、上記（９−１）、（９−２）の解釈に基づいて検討を進める。
　引用発明１の「ｎビットのデジタルビデオ信号の各ビットは、長さの比が２ｎ−１：２ｎ−２：２ｎ−３：…：２１：２０である表示期間に、それぞれ対応」することは、ｎビットのデジタルビデオ信号の各ビットの有する加重値の比が、２ｎ−１：２ｎ−２：２ｎ−３：…：２１：２０に対応することであるから、Ｎビットのデジタルビデオ信号の各ビットは、何れも２進コードで表現されると言える。
　また、本願発明の「Ｍビットのデータ信号」と、引用発明１の「ｎビットのデジタルビデオ信号」は、何れも複数ビットのデジタル信号である点で共通する。
　さらに、引用発明１の「表示期間の数」は、本願発明の「サブフレームの数」に相当する。
　してみると、本願発明の「Ｎビットのソースデータ信号を２進コードと非２進コードで表現されるＭビットのデータ信号に変換する段階であって、ＮとＭは各々整数であり、ＭはＮより大きく、前記サブフレームの数はＭであり、前記Ｍビットのデータ信号の各ビットは、前記複数のサブフレームの各々のオン駆動信号の加重値に対応する段階」と、引用発明１の「画像表示に用いるｎビットのデジタルビデオ信号は、ｎが整数であり、ｎと表示期間の数が等しく、ｎビットのデジタルビデオ信号の各ビットは、長さの比が２ｎ−１：２ｎ−２：２ｎ−３：…：２１：２０である表示期間に、それぞれ対応」することは、「複数ビットのデジタル信号は、該デジタル信号のビット数が整数であり、サブフレームの数は該デジタルビデオ信号のビット数であり、該デジタル信号の各ビットは、前記複数のサブフレームの各々のオン駆動信号の加重値に対応」する点で一致する。
　
（１０）本願発明の「前記複数のサブフレームの各々のオン駆動時間に、オンゲートラインを通してオン駆動ゲート信号を画素に印加して、前記画素をオン駆動する段階と；　前記複数のサブフレームの各々で、前記Ｍビットのデータ信号の各ビットを前記画素に前記データラインを通して印加する段階」と、引用発明１の「表示期間が開始されると、前記第１走査線が選択され、画素が含む前記スイッチング用ＴＦＴがオンになり、前記信号線に入力された１ビットのデジタルビデオ信号は、前記スイッチング用ＴＦＴを介して画素が含む前記駆動用ＴＦＴのゲートに入力され」ることを比較する。
　上記（８）で説示したとおり、引用発明１の「表示期間」は、本願発明の「オン駆動時間」に相当し、本願発明の「オン駆動時間を有する複数のサブフレーム」と、引用発明１の「書き込み期間以上の長さの表示期間の複数と、書き込み期間より短い表示期間と非表示期間を合わせた期間の複数」は、相当関係にある。引用発明１には複数の「表示期間」があるところ、引用発明１における「表示期間が開始される」とは、「書き込み期間以上の長さの複数の表示期間と、書き込み期間より短い表示期間と非表示期間を合わせた複数の期間」のうちのそれぞれの「表示期間」が開始されることを意味する。してみると、引用発明１における「開始され」る「表示期間」は、本願発明の「前記複数のサブフレームの各々のオン駆動時間」に相当する。
　次に、上記（２）で説示したとおり、引用発明１における「第１走査線」は、本願発明の「オンゲートライン」に相当する。引用発明１では、「前記スイッチング用ＴＦＴのゲート…は、前記第１走査線…に…接続され」ているから、引用発明１における「第１走査線が選択され」ることは、画素が含むスイッチング用ＴＦＴがオンになるゲート信号を第１走査線に印加することを意味する。よって、引用発明１の「第１走査線が選択され」ることは、本願発明の「オンゲートラインを通してオン駆動ゲート信号を画素に印加」することに相当する。
　また、上記（２）で説示したとおり、引用発明１における「信号線」は、本願発明の「データライン」に相当する。引用発明１では、「前記スイッチング用ＴＦＴの…ソースおよびドレインは、…、前記信号線および前記駆動用ＴＦＴのゲートにそれぞれ接続され」ているから、引用発明１において、「画素が含むスイッチング用ＴＦＴがオンにな」ることは、信号線の信号を該スイッチング用ＴＦＴを介して画素が含む駆動用ＴＦＴのゲートに入力すること、すなわち、画素をオン駆動することを意味する。よって、引用発明１の「画素が含むスイッチング用ＴＦＴがオンにな」ることは、本願発明の「画素をオン駆動する段階」に相当する。
　さらに、引用発明１における「信号線に入力された１ビットのデジタルビデオ信号は前記スイッチング用ＴＦＴを介して画素が含む駆動用ＴＦＴのゲートに入力され」ることは、
「前記第１走査線が選択され、画素が含む前記スイッチング用ＴＦＴがオンにな」った時の動作であるから、該動作は、各表示期間においてなされる。そして、本願発明の「Ｍビットのデータ信号」と引用発明１の「デジタルビデオ信号」は、何れもデジタル信号である点で共通する。
　よって、本願発明の「前記複数のサブフレームの各々で、前記Ｍビットのデータ信号の各ビットを前記画素に前記データラインを通して印加する段階」と、引用発明１における「信号線に入力された１ビットのデジタルビデオ信号は前記スイッチング用ＴＦＴを介して画素が含む駆動用ＴＦＴのゲートに入力され」ることは、「前記複数のサブフレームの各々で、デジタル信号の各ビットを前記画素に前記データラインを通して印加する段階」の点で一致する。
　以上のとおりであるから、本願発明の「前記複数のサブフレームの各々のオン駆動時間に、オンゲートラインを通してオン駆動ゲート信号を画素に印加して、前記画素をオン駆動する段階と；前記複数のサブフレームの各々で、前記Ｍビットのデータ信号の各ビットを前記画素に前記データラインを通して印加する段階」と、引用発明１の「表示期間が開始されると、前記第１走査線が選択され、画素が含む前記スイッチング用ＴＦＴがオンになり、前記信号線に入力された１ビットのデジタルビデオ信号は、前記スイッチング用ＴＦＴを介して画素が含む前記駆動用ＴＦＴのゲートに入力され」ることは、「前記複数のサブフレームの各々のオン駆動時間に、オンゲートラインを通してオン駆動ゲート信号を画素に印加して、前記画素をオン駆動する段階と；前記複数のサブフレームの各々で、デジタル信号の各ビットを前記画素に前記データラインを通して印加する段階」の点で一致する。
　
（１１）
　本願発明の「前記複数のサブフレームの各々のオン駆動時間以後に、オフ駆動ゲート信号を前記画素にオフゲートラインを通して印加して、前記画素をオフ駆動する段階」と引用発明１の「表示期間の長さが書き込み期間の長さより短い場合に、書き込み期間と重なるように消去期間を設け、第２走査線が選択され、前記第２走査線にゲートが接続されている画素が含む消去用ＴＦＴがオンし、電源線の電圧を画素が含む駆動用ＴＦＴのゲートに与え、前記駆動用ＴＦＴをオフにする」ことを比較する。
　引用発明１の「表示期間の長さが書き込み期間の長さより短い場合に、書き込み期間と重なる」ように設ける「消去期間」は、書き込み後に消去する期間であるから、書き込みを行って表示した後の期間である。そして、消去期間は、表示期間の長さが書き込み期間の長さより短い場合に設けるから、複数の表示期間のうちの一部の表示期間の後である。そうすると、本願発明の「複数のサブフレームの各々のオン駆動時間以後」と、引用発明１の「表示期間の長さが書き込み期間の長さより短い場合」であって、書き込み期間と重なる期間は、「複数のサブフレームのうちの一部のサブフレームの各々のオン駆動時間以後」の点で一致する。また、引用発明１の「第２走査線が選択され、該第２走査線にゲートが接続されている画素が含む消去用ＴＦＴがオンし、電源線の電圧を画素が含む駆動用ＴＦＴのゲートに与え、該駆動用ＴＦＴをオフにする」ことは、本願発明の「オフ駆動ゲート信号を前記画素に前記オフゲートラインを通して印加して、前記画素をオフ駆動する」ことに相当する。
　したがって、本願発明の「前記複数のサブフレームの各々のオン駆動時間以後に、オフ駆動ゲート信号を前記画素にオフゲートラインを通して印加して、前記画素をオフ駆動する段階」と引用発明１の「表示期間の長さが書き込み期間の長さより短い場合に、書き込み期間と重なるように消去期間を設け、第２走査線が選択され、前記第２走査線にゲートが接続されている画素が含む消去用ＴＦＴがオンし、電源線の電圧を画素が含む駆動用ＴＦＴのゲートに与え、前記駆動用ＴＦＴをオフにする」ことは、「複数のサブフレームのうちの一部のサブフレームの各々のオン駆動時間以後に、オフ駆動ゲート信号を前記画素に前記オフゲートラインを通して印加して、前記画素をオフ駆動する段階」の点で共通する。
　
　以上のことから、本願発明と引用発明１は、
「表示部を含む有機ＥＬ表示装置の駆動方法であって、
　１つのフレームをオン駆動時間を有する複数のサブフレームに分割する段階と；
　複数ビットのデジタル信号は、該デジタル信号のビット数が整数であり、サブフレームの数は該デジタルビデオ信号のビット数であり、該デジタル信号の各ビットは、前記複数のサブフレームの各々のオン駆動信号の加重値に対応し、
　前記複数のサブフレームの各々のオン駆動時間に、オンゲートラインを通してオン駆動ゲート信号を画素に印加して、前記画素をオン駆動する段階と；
　前記複数のサブフレームの各々で、デジタル信号の各ビットを前記画素に前記データラインを通して印加する段階と；
　複数のサブフレームのうちの一部のサブフレームの各々のオン駆動時間以後に、オフ駆動ゲート信号を前記画素に前記オフゲートラインを通して印加して、前記画素をオフ駆動する段階とを具備し、
　前記表示部はデータライン、前記オン及びオフゲートライン、電力ライン並びに前記画素を含み、
　前記画素は第１及び第２スイッチングトランジスタ、ストレージキャパシタ、ドライビングトランジスタ並びに有機発光ダイオードを含み、
　前記第１スイッチングトランジスタのゲート及びソース電極は、前記オンゲートライン及びデータラインにそれぞれ接続され、
　前記第２スイッチングトランジスタのゲート、ソース及びドレイン電極は、前記オフゲートライン、前記第１スイッチングトランジスタのドレイン電極及び前記電力ラインにそれぞれ接続され、
　前記ドライビングトランジスタのゲート、ソース及びドレイン電極は、前記第１スイッチングトランジスタのドレイン電極、前記電力ライン及び前記有機発光ダイオードにそれぞれ接続され、
　前記ストレージキャパシタの両方の電極は、前記ドライビングトランジスタのソース及びゲート電極にそれぞれ接続され、
　る有機ＥＬ表示装置の駆動方法。」
の点で一致し、以下の点で相違する。
　
相違点１：「複数ビットのデジタル信号」が、本願発明では「Ｎビットのソースデータ信号」から変換する段階で変換された「Ｍビットのデータ信号」であって、「ＮとＭは各々整数であり、ＭはＮより大き」いのに対し、引用発明１では、変換する段階で変換された信号ではないｎビットのデジタルビデオ信号である点。
　
相違点２：複数のサブフレームの各々のオン駆動信号の加重値に対応する複数ビットのデジタル信号が、本願発明では「２進コードと非２進コードで表現され、」「前記非２進コードで表現される部分において、高いビットの加重値は、低い２つのビットの加重値を合わせたものと同じか、もしくは小さく、１番目の次数のビットは前記２進コード又は非２進コードの形で表わされ、２番目及び３番目の次数のビットは前記２進コードの形で表わされ、他のビットは前記非２進コードの形で表わされる」データ信号であるのに対し、引用発明１では、２進コードで表現されるデジタルビデオ信号である点。
　
相違点３：オン駆動時間以後に、オフ駆動ゲート信号を前記画素に前記オフゲートラインを通して印加して、前記画素をオフ駆動する段階を実施するのが、本願発明では、前記複数のサブフレームの各々であるのに対し、引用発明１では、表示期間の長さが書き込み期間より短い場合である点
　
６　判断
　以下、相違点２、相違点１、相違点３の順に検討する。
　
６−１　相違点２について
　上記「４−２−３」で認定した引用発明２を再掲する。
「複数の２値画像のサブフィールドを時間的に重ね合わせて中間調を表示する表示装置の中間調表示方法において、１２の２値画像のサブフィールドに、１、２、４、６、１０、１４、１９、２６、３３、４０、４７、５３の重みを設定して中間調を表示することにより、動画擬似輪郭の見え方を低減し、動画、静止画の画質を向上させる中間調表示方法。」
　ここで、引用発明２の「１２の２値画像のサブフィールド」に設定する「重み」である、「１、２、４、６、１０、１４、１９、２６、３３、４０、４７、５３」について検討する。１番目の画像が有する重みを「１」、２番目の画像が有する重みを「２」とし、以下、順に画像の順番と画像が有する重みを対応させ、１２番目の画像が有する重みを「５３」とする。そうすると、１番目の画像が有する重み「１」は２０に等しく、２番目の画像が有する重み「２」は２１に等しく、３番目の画像が有する重み「４」は２２に等しいから、１〜３番目の画像が有する重みは２進コードの形で表現されると言える。そして、それ以外の画像が有する重み「６、１０、１４、１９、２６、３３、４０、４７、５３」は、２のべき数ではないから非２進コードで表現されると言える。そして、高い順番の２値画像のサブフィールドの重みは、低い順番の２値画像のサブフィールドの重みを合わせたものと同じか、もしくは小さくなっている。してみると、引用発明２の「１２の２値画像のサブフィールド」に設定する「重み」である、「１、２、４、６、１０、１４、１９、２６、３３、４０、４７、５３」に対応する複数ビットのデジタル信号は、２進コードと非２進コードで表現され、非２進コードで表現される部分において、高いビットの加重値は、低い２つのビットの加重値を合わせたものと同じか、もしくは小さく、１番目の次数のビットは２進コード又は非２進コードの形で表わされ、２番目及び３番目の次数のビットは２進コードの形で表わされ、他のビットは非２進コードの形で表わされている。そうすると、引用発明１において、２進コードで表現されるデジタルビデオ信号は、偽輪郭が視認されるという課題を有するところ、動画擬似輪郭の見え方を低減し、動画、静止画の画質を向上させる目的で引用発明２のサブフレームの重みを採用し、デジタルビデオ信号を該重みに対応する重みを有するデジタルビデオ信号となし、上記相違点２に係る発明特定事項となすことは、当業者が容易に想到し得たことと認められる。
　
６−２　相違点１について
　一般に画像信号を表すデジタル信号として２進コードで表現されるデジタル信号は周知である。そして、２進コードで表現されるデジタル信号を２進コードと非２進コードで表現される信号に変換する技術事項は、例えば、刊行物３（特開２００３−４３９７７号公報　【００１４】、図１参照）に開示されるように周知である。そして、デジタル信号のビット数が整数であること、２進コードと非２進コードで表現されるデータ信号は、２進コードで表現されるデータ信号に比してビット数が多いことは、何れも当業者に自明の事項である。
　そうすると、引用発明１において上記周知の技術事項を採用して上記相違点１に係る本願発明の発明特定事項となすことは、当業者が容易に想到し得たことと認められる。
　
６−３　相違点３について：
　非表示期間は、表示期間と次の書き込み期間との間の期間であるから、非表示期間を設けるか否かは、表示期間と次の書き込み期間との間に期間が存するか否かに依存する。そうすると、各サブフレームの表示期間、書き込み期間を設定する際、複数のサブフレームの各々について、表示期間と次の書き込み期間との間に期間が存するように設定し、複数のサブフレームの各々のオン駆動時間以後に、オフ駆動ゲート信号を前記画素に前記オフゲートラインを通して印加して、前記画素をオフ駆動する段階を実施するように為し、上記相違点３に係る本願発明の発明特定事項と為す程度のことは、当業者が容易に想到し得たことである。
　
６−４　作用効果について
　請求人は、平成２４年１月２３日付け意見書において、刊行物２は、プラズマディスプレイパネル又はＤＭＤにおけるサブフィールド法を開示するにすぎず、本願発明は、境界明滅現象と疑似輪郭現象をより減少する有機ＥＬ表示装置の駆動方法を提供するという格別の作用効果を有する旨主張する。
　しかしながら、例えば、刊行物１（サブフィールド法で有機ＥＬ表示装置を駆動することが開示されている。）、刊行物２（サブフィールド法でプラズマディスプレイ、ＤＭＤを駆動することが開示されている。）、刊行物３（サブフィールド法でプラズマディスプレイを駆動することが開示されている。）に記載されるように、サブフィールド法は、有機ＥＬ表示装置、プラズマディスプレイパネル、ＤＭＤ等を駆動する駆動方法として周知である。また、前記サブフィールド法が擬似輪郭現象を引き起こす問題点を有していること（刊行物１（【００１６】の記載参照。）も周知である。
　引用発明２は、サブフィールド法が有する前記周知の問題点を解決し、「動画擬似輪郭の見え方を低減し、動画、静止画の画質を向上させる」ものであるところ、引用発明１の駆動方法として、引用発明２の方法を用いることにより、「動画擬似輪郭の見え方を低減し、動画、静止画の画質を向上させる」であろうことは、当業者が容易に予測しうる程度のものである。したがって、「境界明滅現象と疑似輪郭現象をより減少する有機ＥＬ表示装置の駆動方法を提供する」という格別の作用効果を有する旨の請求人の主張は採用できない。
　してみると、本願発明が奏する作用効果は、引用発明１、引用発明２、周知の技術事項に基いて当業者が容易に予測しうる程度のものであって、格別のものとは認められない。
　
６−４　小括
　したがって、本願発明は、本願の優先日前に日本国内で頒布された刊行物１−３に記載された引用発明１、引用発明２と周知の技術事項に基いて当業者が容易に発明をすることができたものである。
　
７　むすび
　以上のとおり、本願発明は、当審拒絶理由通知で通知した拒絶の理由が依然として解消しておらず、特許法第２９条第２項の規定により特許を受けることができない。
　したがって、本願は、その余の請求項について検討するまでもなく、上記拒絶の理由によって拒絶すべきものである。
　よって、上記結論のとおり審決する。