【手続補正書】
【提出日】平成18年1月18日(2006.1.18)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】  第１の型の命令、第２の型の命令および空状態命令を含む命令セット内で定義される命令をデコードするよう構成されるデコードユニットを含み、前記命令セットは、第２の複数個のレジスタの各々が割当てられた論理的記憶場所に第１の複数個のレジスタの対応する１つが割当てられるよう、前記第１の型の命令を介してアクセス可能な前記第１の複数個のレジスタと前記第２の型の命令を介してアクセス可能な前記第２の複数個のレジスタとが論理的記憶装置に対応付けられるようさらに定義し、さらに、
前記第１の複数個のレジスタに対応する物理的記憶場所を含む第１のレジスタファイルと、
前記第２の複数個のレジスタに対応する物理的記憶場所を含む第２のレジスタファイルと、
前記第１のレジスタファイルに結合される第１の実行ユニットとを含み、前記第１の実行ユニットは前記第１の型の命令を実行するよう構成され、前記第１の実行ユニットは前記第１の型の前記命令についてのオペランドを前記第１のレジスタファイルから読出すよう構成され、さらに、
前記第２のレジスタファイルに結合される第２の実行ユニットを含み、前記第２の実行ユニットは前記第２の型の命令を実行するよう構成され、前記第２の実行ユニットは前記第２の型の前記命令についてのオペランドを前記第２のレジスタファイルから読出すよう構成され、
前記第１の型の第１の命令、前記空状態命令、および前記第２の型の前記第２の命令を含む第１の命令シーケンスの実行に応答して、前記第１の命令の実行と前記第２の命令の実行との間で前記第１のレジスタファイルと前記第２のレジスタファイルとの同期化を禁止するよう構成される、マイクロプロセッサ。
【請求項２】  前記第１の型の命令はマルチメディア命令を含む、請求項１に記載のマイクロプロセッサ。
【請求項３】  前記第２の型の命令は浮動小数点命令を含む、請求項２に記載のマイクロプロセッサ。
【請求項４】  前記第１の型の命令は浮動小数点命令を含む、請求項１に記載のマイクロプロセッサ。
【請求項５】  前記第２の型の命令はマルチメディア命令を含む、請求項４に記載のマイクロプロセッサ。
【請求項６】  前記マイクロプロセッサは、前記第１の命令とその後に前記空状態命令とさらにその後に前記第２の命令とである前記第１の命令シーケンスのプログラム順にのみ応答して前記同期化を禁止するよう構成される、請求項１に記載のマイクロプロセッサ。
【請求項７】  前記第１の命令シーケンスは、前記命令セットによって定義される第３の型の命令の１つ以上の命令をさらに含む、請求項６に記載のマイクロプロセッサ。
【請求項８】  前記マイクロプロセッサは、もし前記１つ以上の命令のいくつかが前記第１の命令と前記空状態命令との間にプログラム順であるとしても前記同期化を禁止するよう構成される、請求項７に記載のマイクロプロセッサ。
【請求項９】  前記マイクロプロセッサは、もし前記１つ以上の命令のいくつかが前記第２の命令と前記空状態命令との間にプログラム順であるとしても前記同期化を禁止するよう構成される、請求項７に記載のマイクロプロセッサ。
【請求項１０】  前記第３の型の命令は整数命令を含む、請求項７に記載のマイクロプロセッサ。
【請求項１１】  前記第１の命令シーケンスは、前記命令セットによって定義される第３の型の命令の１つ以上の命令をさらに含む、請求項１に記載のマイクロプロセッサ。
【請求項１２】  前記マイクロプロセッサは、もし前記１つ以上の命令のいくつかが前記第１の命令と前記空状態命令との間にプログラム順であるとしても前記同期化を禁止するよう構成される、請求項１１に記載のマイクロプロセッサ。
【請求項１３】  前記マイクロプロセッサは、もし前記１つ以上の命令のいくつかが前記第２の命令と前記空状態命令との間にプログラム順であるとしても前記同期化を禁止するよう構成される、請求項１１に記載のマイクロプロセッサ。
【請求項１４】  前記第３の型の命令は整数命令を含む、請求項１１に記載のマイクロプロセッサ。
【請求項１５】  前記マイクロプロセッサは、前記第１および第２の命令を含むが前記空状態命令を除く第２の命令シーケンスがデコードされると前記第１のレジスタファイルと第２のレジスタファイルとの前記同期化を実行するよう構成される、請求項１に記載のマイクロプロセッサ。
【請求項１６】  前記デコードユニットは、
命令をデコードするよう構成される１つ以上のデコーダと、
前記１つ以上のデコーダの１つによってマイクロコードされた命令がデコードされると命令を与えるよう結合されるマイクロコードＲＯＭとを含み、前記マイクロコードＲＯＭは前記同期化を禁止する命令と前記同期化を実行する命令とを含むルーチンをさらに記憶する、請求項１５に記載のマイクロプロセッサ。
【請求項１７】  第１の型の命令、第２の型の命令および空状態命令を含む命令セット内で定義される命令を実行するための方法であって、前記命令セットは、第２の複数個のレジスタの各々が割当てられた論理的記憶場所に第１の複数個のレジスタの対応する１つが割当てられるよう、前記第１の型の命令を介してアクセス可能な前記第１の複数個のレジスタと前記第２の型の命令を介してアクセス可能な前記第２の複数個のレジスタとが論理的記憶装置に対応付けられるようにさらに定義し、前記方法は、
前記第１の複数個のレジスタの各々についての物理的記憶場所を含む第１のレジスタファイルから前記第１の型の第１の命令についての第１のオペランドを読出すステップと、
前記第２の複数個のレジスタの各々についての物理的記憶場所を含む第２のレジスタファイルから前記第２の型の第２の命令についての第２のオペランドを読出すステップと、
前記第１の命令と前記第２の命令との間に前記空状態命令を含まない命令シーケンスの実行に応答して、前記第１のオペランドの前記読出と前記第２のオペランドの前記読出との間で前記第１のレジスタファイルと前記第２のレジスタファイルとを同期化するステップと、
前記第１の命令と前記第２の命令との間に前記空状態命令を含む前記命令シーケンスの実行に応答して、前記第１のレジスタファイルと前記第２のレジスタファイルとの同期化
を禁止するステップとを含む、方法。
【請求項１８】  前記第１のオペランドの前記読出は、前記第１のレジスタファイルからマルチメディア型の前記第１の命令についての前記第１のオペランドを読出すステップを含む、請求項１７に記載の方法。
【請求項１９】  前記第２のオペランドの前記読出は、前記第２のレジスタファイルから浮動小数点型の前記第２の命令についての前記第２のオペランドを読出すステップを含む、請求項１８に記載の方法。
【請求項２０】  前記命令シーケンスのプログラム順は、前記第１の命令とその後に前記空状態命令とさらにその後に前記第２の命令とを含む、請求項１７に記載の方法。
【請求項２１】  前記空状態命令と前記第２の命令との間に前記第１の型の第３の命令を含む前記命令シーケンスに応答して前記第１のレジスタファイルと前記第２のレジスタファイルとを同期化するステップをさらに含む、請求項２０に記載の方法。
【請求項２２】  前記命令セット内に定義される第３の型の命令の１つ以上の命令が、前記命令シーケンス内に前記第１の命令と前記空状態命令との間または前記第２の命令と前記空状態命令との間に含まれるとしても前記禁止が実行される、請求項１７に記載の方法。
【請求項２３】  前記空状態命令が前記命令シーケンスから除かれるならば、もし前記命令セット内に定義される第３の型の命令の１つ以上の命令が前記命令シーケンス内に前記第１の命令と前記第２の命令との間に含まれるとしても前記同期化が実行される、請求項１７に記載の方法。
【請求項２４】  第１の複数個のレジスタに対応する物理的記憶場所を含む第１のレジスタファイルと、
第２の複数個のレジスタに対応する物理的記憶場所を含む第２のレジスタファイルとを含むマイクロプロセッサであって、
前記マイクロプロセッサは、第１の型の命令、第２の型の命令および空状態命令を含む命令セット内で定義される命令を実行するよう構成され、前記命令セットは、前記第１の複数個のレジスタが前記第１の型の命令を介してアクセス可能であり、前記第２の複数個のレジスタが前記第２の型の命令を介してアクセス可能であることをさらに定義し、前記命令セットはさらに、前記第１の複数個のレジスタおよび前記第２の複数個のレジスタが、前記第２の複数個のレジスタの各々が割当てられた論理的記憶場所に前記第１の複数個のレジスタの対応する１つが割当てられるように論理的記憶装置に対応付けられることを定義し、前記マイクロプロセッサは、前記第１の型の第１の命令を実行した後にかつ前記第２の型の第２の命令を実行するより前に、前記第１の命令および前記第２の命令を含みかつ前記空状態命令も含む第１の命令シーケンスの実行に応答して前記第１のレジスタファイルと前記第２のレジスタファイルとの同期化を禁止するよう構成される、マイクロプロセッサ。
【請求項２５】  前記第１の型の命令はマルチメディア命令を含む、請求項２４に記載のマイクロプロセッサ。
【請求項２６】  前記第２の型の命令は浮動小数点命令を含む、請求項２５に記載のマイクロプロセッサ。
【請求項２７】  前記第１の型の命令は浮動小数点命令を含む、請求項２４に記載のマイクロプロセッサ。
【請求項２８】  前記第２の型の命令はマルチメディア命令を含む、請求項２７に記載のマイクロプロセッサ。
【請求項２９】  前記マイクロプロセッサは、前記第１の命令とその後に前記空状態命令とさらにその後に前記第２の命令とである前記第１の命令シーケンスのプログラム順にのみ応答して前記同期化を禁止するよう構成される、請求項２４に記載のマイクロプロセッサ。
【請求項３０】  前記第１の命令シーケンスは、前記命令セットによって定義される第３の型の命令の１つ以上の命令をさらに含む、請求項２９に記載のマイクロプロセッサ
。
【請求項３１】  前記マイクロプロセッサは、もし前記１つ以上の命令のいくつかが前記第１の命令と前記空状態命令との間にプログラム順であるとしても前記同期化を禁止するよう構成される、請求項３０に記載のマイクロプロセッサ。
【請求項３２】  前記マイクロプロセッサは、もし前記１つ以上の命令のいくつかが前記第２の命令と前記空状態命令との間にプログラム順であるとしても前記同期化を禁止するよう構成される、請求項３０に記載のマイクロプロセッサ。
【請求項３３】  前記第３の型の命令は整数命令を含む、請求項３０に記載のマイクロプロセッサ。
【請求項３４】  前記マイクロプロセッサは、前記第１の命令を実行した後にかつ前記第２の命令を実行するよりも前に前記第１の命令および第２の命令を含むが前記空状態命令を除く第２の命令シーケンスに応答して前記第１のレジスタファイルと第２のレジスタファイルとの前記同期化を実行するよう構成される、請求項２４に記載のマイクロプロセッサ。
【請求項３５】  第１の複数個のレジスタに対応する物理的記憶場所を含む第１のレジスタファイルと、第２の複数個のレジスタに対応する物理的記憶場所を含む第２のレジスタファイルとを含むマイクロプロセッサを含み、前記マイクロプロセッサは、第１の型の命令、第２の型の命令および空状態命令を含む命令セット内で定義される命令を実行するよう構成され、前記命令セットは、前記第１の複数個のレジスタが前記第１の型の命令を介してアクセス可能であり、前記第２の複数個のレジスタが前記第２の型の命令を介してアクセス可能であることをさらに定義し、前記命令セットはさらに、前記第１の複数個のレジスタおよび前記第２の複数個のレジスタが、前記第２の複数個のレジスタの各々が割当てられた論理的記憶場所に前記第１の複数個のレジスタの対応する１つが割当てられるように論理的記憶装置に対応付けられることを定義し、前記マイクロプロセッサは、前記第１の型の第１の命令を実行した後にかつ前記第２の型の第２の命令を実行するより前に、前記第１の命令および前記前記第２の命令を含みかつ前記空状態命令も含む命令シーケンスの実行に応答して前記第１のレジスタファイルと前記第２のレジスタファイルとの同期化を禁止するよう構成され、さらに、
前記マイクロプロセッサに結合される主メモリを含み、前記主メモリは前記命令シーケンスを記憶し前記マイクロプロセッサに前記命令シーケンスがそこから要求されると前記命令シーケンスを与えるよう構成され、さらに、
前記主メモリに結合される入力／出力（Ｉ／Ｏ）デバイスを含み、前記Ｉ／Ｏデバイスは前記主メモリと前記Ｉ／Ｏデバイスに結合される第２のコンピュータシステムとの間でデータを転送するよう構成される、コンピュータシステム。
【請求項３６】  前記マイクロプロセッサと同一の第２のマイクロプロセッサをさらに含む、請求項３５に記載のコンピュータシステム。
【請求項３７】  前記第１の複数個のレジスタに対応する物理的記憶場所を含む第３のレジスタファイルおよび前記第２の複数個のレジスタに対応する物理的記憶場所を含む第４のレジスタファイルを含む第２のマイクロプロセッサをさらに含み、前記第２のマイクロプロセッサは、前記第１の型の命令、前記第２の型の命令および前記空状態命令を含む前記命令セット内で定義される命令を実行するよう構成され、前記第２のマイクロプロセッサは、前記第１の型の前記第１の命令を実行した後にかつ前記第２の型の前記第２の命令を実行するより前に、前記第１の命令および前記前記第２の命令を含みかつ前記空状態命令も含む前記命令シーケンスの実行に応答して前記第３のレジスタファイルと前記第４のレジスタファイルとの前記同期化を禁止するよう構成される、請求項３５に記載のコンピュータシステム。
【請求項３８】  第１の複数個のレジスタに対応する物理的記憶場所を含む第１のレジスタファイルと、
第２の複数個のレジスタに対応する物理的記憶場所を含む第２のレジスタファイルとを含むマイクロプロセッサであって、
前記マイクロプロセッサは、第１の型の命令、第２の型の命令および第３の命令を含む命令セット内で定義される命令を実行するよう構成され、前記命令セットは、前記第１の複数個のレジスタが前記第１の型の命令を介してアクセス可能であり、前記第２の複数個のレジスタが前記第２の型の命令を介してアクセス可能であることをさらに定義し、前記命令セットはさらに、前記第１の複数個のレジスタおよび前記第２の複数個のレジスタが、前記第２の複数個のレジスタの各々が割当てられた論理的記憶場所に前記第１の複数個のレジスタの対応する１つが割当てられるように論理的記憶装置に対応付けられることを定義し、前記マイクロプロセッサは、前記第１の命令および前記第２の命令を含む第１の命令シーケンスの実行中に、前記第１の命令シーケンス中の前記第３の命令の存在または不在に応答して前記第１のレジスタファイルと前記第２のレジスタファイルとを選択的に同期化するよう構成される、マイクロプロセッサ。
【請求項３９】  前記マイクロプロセッサは、前記第３の命令の前記不在に応答して前記第１のレジスタファイルと前記第２のレジスタファイルとを同期化するよう構成され、前記マイクロプロセッサは、前記第３の命令の前記存在に応答して前記第１のレジスタファイルと前記第２のレジスタファイルとの同期化を禁止するよう構成される、請求項３８に記載のマイクロプロセッサ。
【請求項４０】  前記第１の型の命令はマルチメディア命令を含む、請求項３８に記載のマイクロプロセッサ。
【請求項４１】  前記第２の型の命令は浮動小数点命令を含む、請求項４０に記載のマイクロプロセッサ。
【請求項４２】  前記第１の型の命令は浮動小数点命令を含む、請求項３８に記載のマイクロプロセッサ。
【請求項４３】  前記第２の型の命令はマルチメディア命令を含む、請求項４２に記載のマイクロプロセッサ。
【請求項４４】  前記マイクロプロセッサは、前記第１の命令とその後に前記第３の命令とさらにその後に前記第２の命令とである前記第１の命令シーケンスのプログラム順にのみ応答して同期化を禁止するよう構成される、請求項３８に記載のマイクロプロセッサ。
【請求項４５】  前記第１の命令シーケンスは、前記命令セットによって定義される第３の型の命令の１つ以上の命令をさらに含む、請求項４４に記載のマイクロプロセッサ。
【請求項４６】  前記マイクロプロセッサは、もし前記１つ以上の命令のいくつかが前記第１の命令と前記第３の命令との間にプログラム順であるとしても前記同期化を禁止するよう構成される、請求項４５に記載のマイクロプロセッサ。
【請求項４７】  前記マイクロプロセッサは、もし前記１つ以上の命令のいくつかが前記第２の命令と前記第３の命令との間にプログラム順であるとしても前記同期化を禁止するよう構成される、請求項４５に記載のマイクロプロセッサ。
【請求項４８】  前記第３の型の命令は整数命令を含む、請求項４５に記載のマイクロプロセッサ。
【請求項４９】  第１の型の命令、第２の型の命令および第３の命令を含む命令セット内で定義される命令を実行するための方法であって、前記命令セットは、第２の複数個のレジスタの各々が割当てられた論理的記憶場所に第１の複数個のレジスタの対応する１つが割当てられるよう、前記第１の型の命令を介してアクセス可能な前記第１の複数個のレジスタと前記第２の型の命令を介してアクセス可能な前記第２の複数個のレジスタとが論理的記憶装置に対応付けられるようにさらに定義し、前記方法は、
前記第１の複数個のレジスタの各々についての物理的記憶場所を含む第１のレジスタファイルから前記第１の型の第１の命令についての第１のオペランドを読出すステップと、
前記第２の複数個のレジスタの各々についての物理的記憶場所を含む第２のレジスタファイルから前記第２の型の第２の命令についての第２のオペランドを読出すステップと、
前記第１の命令および前記第２の命令を含む命令シーケンス中の前記第３の命令の存在
または不在に応答して前記第１のオペランドの前記読出と前記第２のオペランドの前記読出との間で前記第１のレジスタファイルと前記第２のレジスタファイルとを選択的に同期化するステップとを含む、方法。
【請求項５０】  前記第１のオペランドの前記読出は、前記第１のレジスタファイルからマルチメディア型の前記第１の命令についての前記第１のオペランドを読出すステップを含む、請求項４９に記載の方法。
【請求項５１】  前記第２のオペランドの前記読出は、前記第２のレジスタファイルから浮動小数点型の前記第２の命令についての前記第２のオペランドを読出すステップを含む、請求項５０に記載の方法。
【請求項５２】  前記命令シーケンスのプログラム順は、前記第１の命令とその後に前記第３の命令とさらにその後に前記第２の命令とを含む、請求項４９に記載の方法。
【請求項５３】  もし前記命令セット内に定義される第３の型の命令の１つ以上の命令が前記命令シーケンス内の前記第１の命令と前記第３の命令との間または前記第２の命令と前記第３の命令との間に含まれるとしても前記選択的な同期化が実行される、請求項４９に記載の方法。
【請求項５４】  前記選択的に同期化するステップは、
前記第３の命令の前記不在に応答して前記第１のレジスタファイルと前記第２のレジスタファイルとを同期化するステップと、
前記第３の命令の前記存在に応答して前記第１のレジスタファイルと前記第２のレジスタファイルとの同期化を禁止するステップとを含む、請求項４９に記載の方法。
【請求項５５】  第１の複数個のレジスタに対応する物理的記憶場所を含む第１のレジスタファイルと、第２の複数個のレジスタに対応する物理的記憶場所を含む第２のレジスタファイルとを含むマイクロプロセッサを含み、前記マイクロプロセッサは、第１の型の命令、第２の型の命令および第３の命令を含む命令セット内で定義される命令を実行するよう構成され、前記命令セットは、前記第１の複数個のレジスタが前記第１の型の命令を介してアクセス可能であり、前記第２の複数個のレジスタが前記第２の型の命令を介してアクセス可能であることをさらに定義し、前記命令セットはさらに、前記第１の複数個のレジスタおよび前記第２の複数個のレジスタが、前記第２の複数個のレジスタの各々が割当てられた論理的記憶場所に前記第１の複数個のレジスタの対応する１つが割当てられるように論理的記憶装置に対応付けられることを定義し、前記マイクロプロセッサは、前記第１の命令および前記第２の命令を含む第１の命令シーケンスの実行中に、前記第１の命令シーケンス中の前記第３の命令の存在または不在に応答して前記第１のレジスタファイルと前記第２のレジスタファイルとを選択的に同期化するよう構成され、さらに、
主メモリに結合される入力／出力（Ｉ／Ｏ）デバイスを含み、前記Ｉ／Ｏデバイスは前記主メモリと前記Ｉ／Ｏデバイスに結合される第２のコンピュータシステムとの間でデータを転送するよう構成される、コンピュータシステム。
【請求項５６】  前記第１の複数個のレジスタに対応する物理的記憶場所を含む第３のレジスタファイルおよび前記第２の複数個のレジスタに対応する物理的記憶場所を含む第４のレジスタファイルを含む第２のマイクロプロセッサをさらに含み、前記第２のマイクロプロセッサは、前記第１の型の命令、前記第２の型の命令および前記第３の命令を含む前記命令セット内で定義される命令を実行するよう構成され、前記第２のマイクロプロセッサは、前記第１の命令および前記第２の命令を含む前記第１の命令シーケンスの実行中に、前記第１の命令シーケンス中の前記第３の命令の前記存在または前記不在に応答して前記第３のレジスタファイルと前記第４のレジスタファイルとを選択的に同期化するよう構成される、請求項５５に記載のコンピュータシステム。