【事件の表示】
　特願２０１０−２２００３５「貫通電極付き半導体デバイスの製造方法」拒絶査定不服審判事件〔平成２３年１月１３日出願公開、特開２０１１−　９７８１〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯
　本願は、平成１４年８月３０日に出願した特願２００２−２５４８５８号特許出願（以下「原出願」という。）の一部を新たな特許出願とした特願２００９−３５８４０号特許出願の一部を、平成２２年９月２９日に更に新たな特許出願としたものであって、平成２２年１０月２９日に手続補正書が提出され、平成２３年４月７日付けの拒絶理由通知に対して同年６月１３日に意見書及び手続補正書が提出されたが、同年６月３０日付けで拒絶査定がなされた。
　それに対して、同年１０月５日に拒絶査定不服審判が請求されるとともに手続補正書が提出され、その後、平成２４年３月２２日付けで審尋がなされ、同年５月２２日に回答書が提出された。
　
第２．補正の却下の決定
【補正の却下の決定の結論】
　平成２３年１０月５日に提出された手続補正書による補正を却下する。
　
【理由】
１．補正の内容
　平成２３年１０月５日に提出された手続補正書による補正（以下「本件補正」という。）は、補正前の特許請求の範囲の請求項１〜４を補正して、補正後の特許請求の範囲の請求項１〜４とするとともに、明細書の補正を行うものであり、補正前後の請求項１は各々次のとおりである。
　
（補正前）
　「【請求項１】
　予めデバイスが形成されている半導体基板の主面同士を配線する貫通電極付き半導体デバイスの製造方法であって、
　前記半導体基板のデバイスが形成されている一方の主面のうち、該デバイスが形成された領域とは異なる領域に配され、かつ、後段の工程において、少なくとも貫通電極を形成する箇所に第１の絶縁層を形成する第１の絶縁層形成工程と、
　前記第１の絶縁層上に金属薄膜を形成する薄膜形成工程と、
　前記金属薄膜を露出することなく、前記半導体基板の他方の主面から、前記金属薄膜直下の前記第１の絶縁層に達する細孔を形成する細孔形成工程と、
　前記細孔の孔壁、前記細孔内の前記第１の絶縁層の裏面および前記半導体基板の他方の主面に第２の絶縁層を形成する第２の絶縁層形成工程と、
　Ｒｅａｃｔｉｖｅ　Ｉｏｎ　Ｅｔｃｈｉｎｇ法により、前記細孔の孔壁面に形成された前記第２の絶縁層を残して、前記細孔の端部の前記第２の絶縁層、および、前記第１の絶縁層のみを連続して除去して、前記細孔に、前記金属薄膜を露出する絶縁層除去工程と、
　前記細孔内に導電性物質を充填する導電性物質充填工程とを順に有することを特徴とする貫通電極付き半導体デバイスの製造方法。」
　
（補正後）
　「【請求項１】
　予めデバイスが形成されている半導体基板の主面同士を配線する貫通電極付き半導体デバイスの製造方法であって、
　前記半導体基板のデバイスが形成されている一方の主面のうち、該デバイスが形成された領域とは異なる領域に配され、かつ、後段の工程において、少なくとも貫通電極を形成する箇所に第１の絶縁層を形成する第１の絶縁層形成工程と、
　前記第１の絶縁層上に金属薄膜を形成する薄膜形成工程と、
　前記金属薄膜を露出することなく、前記半導体基板の他方の主面から、前記金属薄膜直下の前記第１の絶縁層に達する細孔を、前記半導体基板に対して略垂直に形成する細孔形成工程と、
　前記細孔の孔壁、前記細孔内の前記第１の絶縁層の裏面および前記半導体基板の他方の主面に第２の絶縁層を形成する第２の絶縁層形成工程と、
　Ｒｅａｃｔｉｖｅ　Ｉｏｎ　Ｅｔｃｈｉｎｇ法により、前記細孔の孔壁面および前記半導体基板の他方の主面に形成された前記第２の絶縁層を残して、前記細孔の端部の前記第２の絶縁層、および、前記第１の絶縁層のみを連続して除去して、前記細孔に、前記金属薄膜を露出する絶縁層除去工程と、
　前記細孔内に導電性物質を充填する導電性物質充填工程とを順に有することを特徴とする貫通電極付き半導体デバイスの製造方法。」
　
２．補正事項の整理
　本件補正による補正事項を整理すると次のとおりである。
　
（１）補正事項１
　補正前の請求項１の「前記細孔の孔壁、前記細孔内の前記第１の絶縁層の裏面および前記半導体基板の他方の主面に第２の絶縁層を形成する第２の絶縁層形成工程と、」を、「前記金属薄膜を露出することなく、前記半導体基板の他方の主面から、前記金属薄膜直下の前記第１の絶縁層に達する細孔を、前記半導体基板に対して略垂直に形成する細孔形成工程と、」と補正して、補正後の請求項１とすること。
　
（２）補正事項２
　補正前の請求項１の「Ｒｅａｃｔｉｖｅ　Ｉｏｎ　Ｅｔｃｈｉｎｇ法により、前記細孔の孔壁面に形成された前記第２の絶縁層を残して、前記細孔の端部の前記第２の絶縁層、および、前記第１の絶縁層のみを連続して除去して、前記細孔に、前記金属薄膜を露出する絶縁層除去工程と、」を、「Ｒｅａｃｔｉｖｅ　Ｉｏｎ　Ｅｔｃｈｉｎｇ法により、前記細孔の孔壁面および前記半導体基板の他方の主面に形成された前記第２の絶縁層を残して、前記細孔の端部の前記第２の絶縁層、および、前記第１の絶縁層のみを連続して除去して、前記細孔に、前記金属薄膜を露出する絶縁層除去工程と、」と補正して、補正後の請求項１とすること。
　
（３）補正事項３
　補正前の明細書の０００９段落を補正して、補正後の明細書の０００９段落とすること。
　
３．新規事項の追加の有無、及び補正の目的の適否についての検討
（１）補正事項１について
　補正事項１により補正された部分は、本願の願書に最初に添付した明細書（以下「当初明細書」という。また、本願の願書に最初に添付した図面を「当初図面」といい、本願の願書に最初に添付した明細書、特許請求の範囲又は図面を「当初明細書等」という。）の００３４段落及び当初図面の図４（ｃ）等に記載されているものと認められるから、補正事項１は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものである。
　したがって、補正事項１は、当初明細書等に記載された事項の範囲内においてなされたものであるから、特許法第１７条の２第３項（平成１４年法律第２４号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第３項をいう。以下同じ。）に規定する要件を満たす。
　また、補正事項１は、補正前の請求項１に係る発明の発明特定事項である「前記金属薄膜を露出することなく、前記半導体基板の他方の主面から、前記金属薄膜直下の前記第１の絶縁層に達する細孔を形成する細孔形成工程」に対して技術的限定を加えるものであるから、当該補正事項１は、特許法第１７条の２第４項（平成１４年法律第２４号改正附則第２条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項をいう。以下同じ。）第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　したがって、補正事項１は、特許法第１７条の２第４項に規定する要件を満たす。
　
（２）補正事項２について
　補正事項２により補正された部分は、当初明細書の００３７段落及び当初図面の図４（ｅ）等に記載されているものと認められるから、補正事項２は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものである。
　したがって、補正事項２は、当初明細書等に記載された事項の範囲内においてなされたものであるから、特許法第１７条の２第３項に規定する要件を満たす。
　また、補正事項２は、補正前の請求項１に係る発明の発明特定事項である「Ｒｅａｃｔｉｖｅ　Ｉｏｎ　Ｅｔｃｈｉｎｇ法により、前記細孔の孔壁面に形成された前記第２の絶縁層を残して、前記細孔の端部の前記第２の絶縁層、および、前記第１の絶縁層のみを連続して除去して、前記細孔に、前記金属薄膜を露出する絶縁層除去工程」に対して技術的限定を加えるものであるから、当該補正事項２は、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　したがって、補正事項２は、特許法第１７条の２第４項に規定する要件を満たす。
　
（３）補正事項３について
　補正事項３は、補正事項１及び２と整合を取るために明細書の記載を修正するものであるから、補正事項１及び２と同様に、特許法第１７条の２第３項に規定する要件を満たす。
　
（４）新規事項の追加の有無、及び補正の目的の適否についてのまとめ
　以上検討したとおりであるから、本件補正は、特許法第１７条の２第３項及び第４項に規定する要件を満たす。
　そして、本件補正は、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とする補正を含むものであるから、本件補正による補正後の特許請求の範囲に記載されている事項により特定される発明が特許出願の際独立して特許を受けることができるものであるか否か、すなわち、本件補正がいわゆる独立特許要件を満たすものであるか否かにつき、以下において更に検討する。
　
４．独立特許要件についての検討
（１）補正後の発明
　本願の本件補正による補正後の請求項１〜４に係る発明は、本件補正により補正された明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項１〜４に記載されている事項により特定されるとおりのものであり、そのうちの請求項１に係る発明（以下「補正発明」という。）は、請求項１に記載されている事項により特定される上記第２．１．の「（補正後）」の箇所に記載したとおりのものであって、再掲すると次のとおりである。
　
　「【請求項１】
　予めデバイスが形成されている半導体基板の主面同士を配線する貫通電極付き半導体デバイスの製造方法であって、
　前記半導体基板のデバイスが形成されている一方の主面のうち、該デバイスが形成された領域とは異なる領域に配され、かつ、後段の工程において、少なくとも貫通電極を形成する箇所に第１の絶縁層を形成する第１の絶縁層形成工程と、
　前記第１の絶縁層上に金属薄膜を形成する薄膜形成工程と、
　前記金属薄膜を露出することなく、前記半導体基板の他方の主面から、前記金属薄膜直下の前記第１の絶縁層に達する細孔を、前記半導体基板に対して略垂直に形成する細孔形成工程と、
　前記細孔の孔壁、前記細孔内の前記第１の絶縁層の裏面および前記半導体基板の他方の主面に第２の絶縁層を形成する第２の絶縁層形成工程と、
　Ｒｅａｃｔｉｖｅ　Ｉｏｎ　Ｅｔｃｈｉｎｇ法により、前記細孔の孔壁面および前記半導体基板の他方の主面に形成された前記第２の絶縁層を残して、前記細孔の端部の前記第２の絶縁層、および、前記第１の絶縁層のみを連続して除去して、前記細孔に、前記金属薄膜を露出する絶縁層除去工程と、
　前記細孔内に導電性物質を充填する導電性物質充填工程とを順に有することを特徴とする貫通電極付き半導体デバイスの製造方法。」
　
（２）引用刊行物に記載された発明
（２−１）特許法第４４条第２項の規定により本願の出願の時とみなされる原出願の出願の時よりも前（以下「本願の出願前」という。）に日本国内において頒布され、原査定の根拠となった拒絶の理由において引用された刊行物である特開２００２−５７２７１号公報（以下「引用例」という。）には、図１〜６とともに次の記載がある。
　
ａ．「【０００１】
【発明の属する技術分野】
本発明は、実装基板の高集積化のために半導体チップを積層化した半導体装置に関する
【０００２】
【従来の技術】近年、半導体装置を搭載した電子機器装置の小型化，高速化を目的として、実装体積の縮小と配線長の短縮のために、半導体装置の積層化が盛んに行われている。複数の半導体チップを積層して実装する際、図４に示す従来技術では、パッド電極５からリードフレーム１にボンディングワイヤー３を配線する必要があるため、パッド電極５が隠れない程度のサイズの半導体チップしか積層化できず、同程度のサイズの半導体チップは積層ができないという制限がある。このため、同程度のサイズの半導体チップを積層する場合は、図５に示すように、半導体チップを貫通してスループラグ１３を充填することにより半導体チップの上下両面に導通した電極５を互いに接続して積層している。また、図６では、上部の電極５から半導体チップを貫通して設けたバンプ４を第２のパッド電極として設け、それぞれの電極を互いに接続することにより積層している。」
　
ｂ．「【０００８】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら説明する。図１は、本発明の積層された半導体装置の電極を拡大した図である。１はリードフレーム、２ａ，２ｂ，２ｃはそれぞれ半導体チップ、３はボンディングワイヤーである。８は任意の配線層によって形成された第１パッド電極である。５は第１パッド電極８とは水平方向に異なる位置に第１パッド電極８とは異なる配線層で形成された第２パッド電極である。
　
ｃ．「【０００９】図３は、本発明の製造方法を順を追って説明したものである。
図３（ａ）に示すように、従来の技術を用い、半導体基板１０上に第１層間絶縁膜９、第１パッド電極８、第２層間絶縁膜７、第２パッド電極５、第１保護膜６を形成する。次に図３（ｂ）に示すように、半導体基板１０のチップ裏面にフォトレジスト１２を形成し、その後、異方性のウエットエッチまたはドライエッチを行い、第１層間絶縁膜９までエッチングを行う。本実施の形態では、アルカリ溶液で四角錐状に異方エッチングした例を示したが、通常使われる臭化水素系のエッチングガスを用いてドライエッチしてもかまわない。
次にフォトレジスト除去後、図３（ｃ）に示すように、半導体基板１０裏面に第２保護膜１１を形成する。次に図３（ｄ）に示すように、フォトレジスト１２を形成し、その後、ウエットエッチまたはドライエッチを行い、第１パッド電極８下までエッチングする。次にフォトレジスト１２除去後、図３（ｅ）に示すとおり、メッキなどで第１パッド電極８に導通したバンプ４を形成後、第２パッド電極５を従来の技術を用いて開口する。さらに、半導体チップを積層実装する場合、図３（ｆ）に示すように、上記の様な構成の半導体チップ（２ａ，２ｂ，２ｃ）を作成し、対応するパッド電極同士（５，８）をバンプ４を介して接続して半導体チップ（２ａ，２ｂ，２ｃ）を積層する。最後に、最上段の半導体チップ２ａの第２パッド電極５にボンディングワイヤー３で配線を施す。
また、最上層半導体チップ２ａにボンディングワイヤー３を用いているが、バンプ４を用い、積層化したフリップチップとしてもかまわない。
【００１０】以上のような構成にすることにより、半導体装置の性能を確保しつつ、実装基板へ実装する際の実装体積や半導体チップ間の配線長を小さくすることができる。」
　
（２−２）ここにおいて、図１に記載された「半導体装置」について検討すると、当該「半導体装置」は、「半導体チップ２ａ，２ｂ」を構成する「半導体基板１０」の両面を貫通する「バンプ４」を備えていることが明らかである。
　
（２−３）そして、引用例においては、「半導体基板１０」における図３の下方向の面については「チップ裏面」又は「裏面」という名称が付されているが、図３の上方向の面については名称が付されていないから、以下においては、「半導体基板１０」における図３の上方向の面及び下方向の面を、各々「半導体基板１０の表面」及び「半導体基板１０の裏面」ということとすると、引用例には次の発明（以下「引用発明」という。）が記載されているものと認められる。
　
　「半導体チップ２ａ，２ｂを構成する半導体基板１０の両面を貫通するバンプ４を備える半導体装置の製造方法において、
　前記半導体基板１０の表面に第１層間絶縁膜９、第１パッド電極８、第２層間絶縁膜７、第２パッド電極５、第１保護膜６を形成する工程、
　前記半導体基板１０の裏面にフォトレジスト１２を形成し、その後、異方性のウエットエッチ又はドライエッチを行い、前記第１層間絶縁膜９までエッチングを行う工程、
　前記フォトレジスト１２を除去後、前記半導体基板１０の裏面に第２保護膜１１を形成する工程、
　フォトレジスト１２を形成し、その後、ウエットエッチ又はドライエッチを行い、前記第１パッド電極８下までエッチングする工程、
　前記フォトレジスト１２を除去後、メッキなどで前記第１パッド電極８に導通した前記バンプ４を形成する工程、
　を備える半導体装置の製造方法。」
　
（３）補正発明と引用発明との対比
（３−１）引用発明の「半導体チップ２ａ，２ｂ」にデバイスが形成されていることは自明である。
　そして、引用発明の「半導体基板１０の両面を貫通するバンプ４」は、「半導体基板１０」の両面どうしを配線する機能を有していることが明らかであるから、補正発明の「半導体基板の主面同士を配線する貫通電極」に相当する。
　また、引用発明の「半導体装置」は、補正発明の「半導体デバイス」に相当する。
　したがって、引用発明の「半導体チップ２ａ，２ｂを構成する半導体基板１０の両面を貫通するバンプ４を備える半導体装置の製造方法」と、補正発明の「予めデバイスが形成されている半導体基板の主面同士を配線する貫通電極付き半導体デバイスの製造方法」とは、「デバイスが形成されている半導体基板の主面同士を配線する貫通電極付き半導体デバイスの製造方法」である点で一致する。
　
（３−２）引用発明の「第１層間絶縁膜９」は、補正発明の「第１の絶縁層」に相当する。
　そして、引用発明において、「第１層間絶縁膜９」が、後段の工程において「バンプ電極４」を形成する箇所に形成されていることは、引用例の図３等から明らかであり、また、当該「バンプ電極４」が形成される箇所がデバイスの形成領域とは異なること（デバイスが形成される所にはバンプを形成しないこと）は当業者にとって自明である。
　したがって、引用発明の「『前記半導体基板１０の表面に第１層間絶縁膜９』『を形成する工程』」と、補正発明の「前記半導体基板のデバイスが形成されている一方の主面のうち、該デバイスが形成された領域とは異なる領域に配され、かつ、後段の工程において、少なくとも貫通電極を形成する箇所に第１の絶縁層を形成する第１の絶縁層形成工程」とは、「『前記半導体基板の』『一方の主面のうち、該デバイス』の形成領域『とは異なる領域に配され、かつ、後段の工程において、少なくとも貫通電極を形成する箇所に第１の絶縁層を形成する第１の絶縁層形成工程』」である点で一致する。
　
（３−３）引用発明の「第１パッド電極８」が「第１層間絶縁膜９」の上に形成されることは、引用例の図３等から明らかであり、また、一般にパッド電極が薄膜状のものであることは当業者の技術常識であるから、引用発明の「『前記半導体基板１０の表面に』『第１パッド電極８』『を形成する工程』」と、補正発明の「前記第１の絶縁層上に金属薄膜を形成する薄膜形成工程」とは、「『前記第１の絶縁層上に』導電性『薄膜を形成する薄膜形成工程』」である点で一致する。
　
（３−４）引用発明の「前記半導体基板１０の裏面」は、補正発明の「前記半導体基板の他方の主面」に相当する。
　そして、引用発明の「前記半導体基板１０の裏面にフォトレジスト１２を形成し、その後、異方性のウエットエッチ又はドライエッチを行い、前記第１層間絶縁膜９までエッチングを行う工程」において、「第１パッド電極８」を露出することなく、当該「第１パッド電極８」の直下の「前記第１層間絶縁膜９」に達する細孔が形成されていることは明らかであるから、引用発明の「前記半導体基板１０の裏面にフォトレジスト１２を形成し、その後、異方性のウエットエッチ又はドライエッチを行い、前記第１層間絶縁膜９までエッチングを行う工程」と、補正発明の「前記金属薄膜を露出することなく、前記半導体基板の他方の主面から、前記金属薄膜直下の前記第１の絶縁層に達する細孔を、前記半導体基板に対して略垂直に形成する細孔形成工程」とは、「『前記』導電性『薄膜を露出することなく、前記半導体基板の他方の主面から、前記』導電性『薄膜直下の前記第１の絶縁層に達する細孔を』『形成する細孔形成工程』」である点で一致する。
　
（３−５）引用発明の「前記フォトレジスト１２を除去後、前記半導体基板１０の裏面に第２保護膜１１を形成する工程」において、「第２保護膜１１」が「前記半導体基板１０の裏面」に加えて、「前記半導体基板１０の裏面にフォトレジスト１２を形成し、その後、異方性のウエットエッチ又はドライエッチを行い、前記第１層間絶縁膜９までエッチングを行う工程」によってできた孔の壁面及び底面（孔内の「第１層間絶縁膜９」の裏面）にも形成されていることは、「前記フォトレジスト１２を除去後、前記半導体基板１０の裏面に第２保護膜１１を形成する工程」においてフォトレジストが用いられていないことからも、また、引用例の図３（ｃ）からも明らかである。
　したがって、引用発明の「前記フォトレジスト１２を除去後、前記半導体基板１０の裏面に第２保護膜１１を形成する工程」は、補正発明の「前記細孔の孔壁、前記細孔内の前記第１の絶縁層の裏面および前記半導体基板の他方の主面に第２の絶縁層を形成する第２の絶縁層形成工程」に相当する。
　
（３−６）引用例の「フォトレジスト１２を形成し、その後、ウエットエッチ又はドライエッチを行い、前記第１パッド電極８下までエッチングする工程」において、「前記半導体基板１０の裏面にフォトレジスト１２を形成し、その後、異方性のウエットエッチ又はドライエッチを行い、前記第１層間絶縁膜９までエッチングを行う工程」によってできた孔の壁面及び「前記半導体基板１０の裏面」に形成された「第２保護膜１１」を残して、当該孔の底面の「第２保護膜１１」及び「第１層間絶縁膜９」のみを除去していることは明らかであり、また、これら２つの膜を除去する間に、他の工程は行われていないから、引用発明の「フォトレジスト１２を形成し、その後、ウエットエッチ又はドライエッチを行い、前記第１パッド電極８下までエッチングする工程」と、補正発明の「Ｒｅａｃｔｉｖｅ　Ｉｏｎ　Ｅｔｃｈｉｎｇ法により、前記細孔の孔壁面および前記半導体基板の他方の主面に形成された前記第２の絶縁層を残して、前記細孔の端部の前記第２の絶縁層、および、前記第１の絶縁層のみを連続して除去して、前記細孔に、前記金属薄膜を露出する絶縁層除去工程」とは、「『前記細孔の孔壁面および前記半導体基板の他方の主面に形成された前記第２の絶縁層を残して、前記細孔の端部の前記第２の絶縁層、および、前記第１の絶縁層のみを連続して除去して、前記細孔に、前記』導電性『薄膜を露出する絶縁層除去工程』」である点で一致する。
　
（３−７）引用発明の「前記フォトレジスト１２を除去後、メッキなどで前記第１パッド電極８に導通した前記バンプ４を形成する工程」は、補正発明の「前記細孔内に導電性物質を充填する導電性物質充填工程」に相当する。
　
（３−８）したがって、補正発明と引用発明とは、
　
　「デバイスが形成されている半導体基板の主面同士を配線する貫通電極付き半導体デバイスの製造方法であって、
　前記半導体基板の一方の主面のうち、該デバイスの形成領域とは異なる領域に配され、かつ、後段の工程において、少なくとも貫通電極を形成する箇所に第１の絶縁層を形成する第１の絶縁層形成工程と、
　前記第１の絶縁層上に導電性薄膜を形成する薄膜形成工程と、
　前記導電性薄膜を露出することなく、前記半導体基板の他方の主面から、前記導電性薄膜直下の前記第１の絶縁層に達する細孔を形成する細孔形成工程と、
　前記細孔の孔壁、前記細孔内の前記第１の絶縁層の裏面および前記半導体基板の他方の主面に第２の絶縁層を形成する第２の絶縁層形成工程と、
　前記細孔の孔壁面および前記半導体基板の他方の主面に形成された前記第２の絶縁層を残して、前記細孔の端部の前記第２の絶縁層、および、前記第１の絶縁層のみを連続して除去して、前記細孔に、前記導電性薄膜を露出する絶縁層除去工程と、
　前記細孔内に導電性物質を充填する導電性物質充填工程とを順に有することを特徴とする貫通電極付き半導体デバイスの製造方法。」
　
　である点で一致し、次の点で相違する。
　
（相違点１）
　補正発明は、「半導体基板」に予めデバイスが形成されており、「第１の絶縁層」を「前記半導体基板のデバイスが形成されている一方の主面のうち、該デバイスが形成された領域とは異なる領域」に形成しているのに対して、引用発明は、「半導体基板１０」に予めデバイスが形成されることが特定されておらず、補正発明の「第１の絶縁層」に相当する「第１層間絶縁膜９」を「前記半導体基板のデバイスが形成されている一方の主面のうち、該デバイスが形成された領域とは異なる領域」に形成することも特定されていない点。
　
（相違点２）
　「導電性薄膜」が、補正発明では「金属薄膜」であるのに対して、引用発明では「第１パッド電極８」であって、「金属」であることが特定されていない点。
　
（相違点３）
　補正発明は、「細孔」が「前記半導体基板に対して略垂直に」形成されるのに対して、引用発明は、そのような特定がなされていない（引用例の０００９段落の記載を参酌すれば、引用発明においては、補正発明の「細孔」に相当する孔が四角錐状である。）点。
　
（相違点４）
　「絶縁層除去工程」において、補正発明では「Ｒｅａｃｔｉｖｅ　Ｉｏｎ　Ｅｔｃｈｉｎｇ法」を用いているのに対して、引用発明では「ウエットエッチ又はドライエッチ」を用いている点。
　
（４）相違点についての当審の判断
（４−１）相違点１について
（４−１−１）引用例の０００９段落の「さらに、半導体チップを積層実装する場合、図３（ｆ）に示すように、上記の様な構成の半導体チップ（２ａ，２ｂ，２ｃ）を作成し、対応するパッド電極同士（５，８）をバンプ４を介して接続して半導体チップ（２ａ，２ｂ，２ｃ）を積層する。最後に、最上段の半導体チップ２ａの第２パッド電極５にボンディングワイヤー３で配線を施す。」という記載等から、引用発明の「バンプ４」は、「半導体チップ２ａ，２ｂ」を他の半導体チップや外部に接続するための端子として機能していることが明らかであるが、一般に、半導体装置の製造プロセスにおいて、チップにデバイスを作り込んだ後に外部端子として用いるバンプ等を形成することは、例えば、本願の出願前に日本国内において頒布された下記周知例１にも記載されているように、当業者の技術常識である。
　
ａ．周知例１：特開平１０−１３５２１４号公報
　上記周知例１の図１には、半導体装置の製造方法において、スタッドバンプをデバイスの形成後に形成することが記載されているものと認められる。
　
（４−１−２）したがって、引用発明においても、「半導体基板１０」には予めデバイスが形成されているか、仮に、形成されているとまではいえなかったとしても、「半導体基板１０」に予めデバイスを形成することは、上に述べた技術常識に鑑みて、当業者が適宜なし得たことである。
　そして、その際、「第１層間絶縁膜９」を、「前記半導体基板１０の表面」のうちのデバイスが形成されている方の表面に形成するか、デバイスが形成されていない方の表面に形成するかは、２者択一であって、当業者が適宜選択し得る設計的事項であるから（さらにいえば、一般に、半導体チップにおいて、パッド電極や層間絶縁膜等は半導体基板のデバイスが作り込まれている側の表面上に形成されるものであるから、引用発明において、「半導体基板１０」の「前記半導体基板１０の表面に第１層間絶縁膜９、第１パッド電極８、第２層間絶縁膜７、第２パッド電極５、第１保護膜６」が形成されている側の表面にデバイスが作り込まれていること解するのが自然である。）、引用発明において、「第１の絶縁層」を「前記半導体基板のデバイスが形成されている一方の主面のうち、該デバイスが形成された領域とは異なる領域」に形成することは、当業者にとって何らの困難性がないことは明らかである。
　したがって、相違点１は、当業者が容易になし得た範囲に含まれる程度のものである。
　
（４−２）相違点２について
（４−２−１）一般に、半導体チップにおいて、バンプ等に接続されるパッド電極の材料としてアルミニウム等の金属を用いることは、例えば本願の出願前に日本国内において頒布された下記周知例２にも記載されているように、当業者における周知技術（さらにいえば、パッド電極の材料には金属を用いることがむしろ普通）である。
　
ａ．周知例２：特開２０００−９１３６８号公報
　上記周知例２には、図３とともに次の記載がある。
　
　「【０００２】
【従来の技術】
従来の半導体素子としては、ＬＳＩチップ上に例えばアルミニウムのパッド電極を介してバンプが形成されたものが知られている。
　
　したがって、上記周知例２には、ＬＳＩチップにおいて、バンプと接続されるパッド電極の材料にアルミニウムを用いることが記載されているものと認められる。
　
（４−２−２）したがって、引用発明に接した当業者であれば、「第１パッド電極８」の材料として金属を用いること、すなわち、補正発明のように、「導電性薄膜」を「金属薄膜」とすることは、適宜なし得たことである。
　よって、相違点２は、当業者が適宜なし得た範囲に含まれる程度のものである。
　
（４−３）相違点３について
　一般に、半導体基板の表裏を導通する貫通電極を設けるにあたり、当該貫通電極の形状をテーパ状にするか略垂直にするかは、プロセスの容易さ（貫通電極を構成する金属の埋め込みやすさ）や電極の大きさ等を考慮して当業者が適宜選択し得る設計的事項であって、貫通電極を略垂直にすることは、例えば、引用例における従来技術に関する記載である０００２段落及び図５にも記載されているように、当業者において普通に行われてきていることである。
　したがって、引用発明において、補正発明のように、「細孔」が「前記半導体基板に対して略垂直に」形成されるようにすることは、当業者が適宜なし得たことである。
　よって、相違点３は、当業者が適宜なし得た範囲に含まれる程度のものである。
　
（４−４）相違点４について
（４−４−１）一般に、半導体製造プロセスにおいて、孔の底部に存在する絶縁膜をエッチングするために反応性イオンエッチング法（「Ｒｅａｃｔｉｖｅ　Ｉｏｎ　Ｅｔｃｈｉｎｇ法」）を用いることは、例えば、本願の出願前に日本国内において頒布され、原査定において引用された刊行物である下記周知例３及び４にも記載されているように、当業者において従来から用いられてきている周知技術である。
　
ａ．周知例３：特開２０００−２６０８７０号公報
　上記周知例３には、図２２及び２３とともに次の記載がある。
　「【０１７４】セルフアラインコンタクトの形成位置に、レジスト７の開口部をパターン形成し、レジスト７をマスクとして、厚いポリシラン膜６にセルフアラインコンタクトホール１３を開口する。このとき、ポリシラン６は、異方性ＲＩＥにより容易に除去できるので、ゲート電極を被覆するシリコン酸化膜１０がストッパーとなり、ゲート電極稜線部の削れを完全に回避し、半導体装置の歩留まりを向上することができる。
（途中略）
【０１７７】
さらに図２３（ｅ）に示すように、異方性ＲＩＥを用いてソース／ドレイン拡散層を覆うシリコン窒化膜４とゲート酸化膜１０とを除去する。
　
　したがって、上記周知例３には、セルフアラインコンタクトホール１３の底部に存在するシリコン窒化膜４とゲート酸化膜１０とを、異方性ＲＩＥ（Ｒｅａｃｔｉｖｅ　Ｉｏｎ　Ｅｔｃｈｉｎｇ）を用いてエッチングすることが記載されているものと認められる。
　
ｂ．周知例４：特開平１−２４１１６３号公報
　上記周知例４には、第２図とともに次の記載がある。
　「まず第２図（ａ）に示す様に周知の技術により、シリコン基板１１にｎ型埋め込みコレクタ（１２）を形成する。次に、第２図（ｂ）の様にコレクタ引出し部となる溝（１５）を埋め込みコレクタ（１２）に達する様に例えば周知のＲＩＥ技術で例えば２μｍ程度エッチングする。
次に、第２図（ｃ）の様に例えば酸化膜（１３）をＣＶＤ法により側壁の厚さが例えば５０００Åになるように堆積する。この後、第２図（ｄ）の様に溝（１５）の底部に堆積した酸化膜を例えばＲＩＥで埋め込みコレクタ（１２）表面を露出する様にエッチングする
　
　したがって、上記周知例４には、溝（１５）の底部に堆積した酸化膜をＲＩＥ（Ｒｅａｃｔｉｖｅ　Ｉｏｎ　Ｅｔｃｈｉｎｇ）でエッチングすることが記載されているものと認められる。
　
（４−４−２）したがって、引用発明に接した当業者であれば、上記周知技術を適用することにより、「フォトレジスト１２を形成し、その後、ウエットエッチ又はドライエッチを行い、前記第１パッド電極８下までエッチングする工程」において、「ドライエッチ」の一つである反応性イオンエッチング法（「Ｒｅａｃｔｉｖｅ　Ｉｏｎ　Ｅｔｃｈｉｎｇ法」）を用いることは、容易になし得たことである。
　よって、相違点４は、当業者が容易になし得た範囲に含まれる程度のものである。
　
（４−５）判断についてのまとめ
　以上検討したとおりであるから、補正発明は、周知例１〜４に記載された周知技術を勘案することにより、引用発明に基づいて当業者が容易に発明をすることができたものである。
　したがって、補正発明は、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができない。
　
（５）独立特許要件についてのまとめ
　以上のとおり、本件補正は、補正後の請求項１に記載されている事項により特定される発明が特許出願の際独立して特許を受けることができないものであるから、特許法第１７条の２第５項において準用する同法第１２６条第５項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項をいう。以下同じ。）の規定に適合しない。
　
５．補正の却下の決定のむすび
　以上検討したとおり、本件補正は、特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合しないものであるから、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
第３．本願発明について
　平成２３年１０月５日に提出された手続補正書による補正は上記のとおり却下されたので、本願の請求項１〜４に係る発明は、平成２３年６月１３日に提出された手続補正書により補正された明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項１〜４に記載されている事項により特定されるとおりのものであり、そのうちの請求項１に係る発明（以下「本願発明」という。）は、請求項１に記載されている事項により特定される、上記第２．１．の「補正前」の箇所に記載したとおりのものである。
　一方、本願の出願前に日本国内において頒布され、原査定の根拠となった拒絶の理由において引用された刊行物である特開２００２−５７２７１号公報（引用例）には、上記第２．４．（２）に記載したとおりの事項及び発明（引用発明）が記載されているものと認められる。
　そして、本願発明に対して技術的限定を加えた発明である補正発明は、上記第２．４．において検討したとおり、引用発明に基づいて当業者が容易に発明をすることができたものであるから、本願発明も当然に、引用発明に基づいて当業者が容易に発明をすることができたものである。
　したがって、本願発明は、特許法第２９条第２項の規定により特許を受けることができない。
　
第４．むすび
　以上のとおりであるから、他の請求項について検討するまでもなく、本願は拒絶をすべきものである。
　よって、結論のとおり審決する。