【手続補正書】
【提出日】平成17年9月30日(2005.9.30)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
表面を有するベースＩＣダイと、前記ベースＩＣダイの表面に搭載された少なくとも１つのセカンダリＩＣダイとを含み、両者の間に信号経路を提供する集積回路（ＩＣ）マルチダイ・アセンブリを基板の導体に相互接続して、前記アセンブリと前記導体間で信号を伝達する方法であって、
ａ．ベースＩＣダイ表面の導電性コンタクトであって、それぞれが前記セカンダリＩＣダイを越えて第１の表面から外側へ延伸する自由端を有する導電性コンタクトを提供するステップと、
ｂ．各コンタクトの自由端が前記基板の前記導体と接触し、前記セカンダリＩＣが、前記ベースＩＣダイの前記表面と前記基板間に存在して、前記コンタクトが、前記ベースＩＣダイと前記基板の前記導体間で信号を伝達するように、前記マルチダイ・アセンブリを前記基板に搭載するステップと、
を含む方法。
【請求項２】
前記ステップｂが、前記導電性コンタクトの自由端を、前記基板および前記基板表面の前記導体にはんだ付けすることをさらに含む、請求項１に記載の方法。
【請求項３】
前記導電性コンタクトが弾性スプリングコンタクトである、請求項１に記載の方法。
【請求項４】
前記ステップｂが、前記マルチダイ・アセンブリを前記基板に圧着して、前記スプリングコンタクトが前記基板表面の導体に対して押し付けられるようにすることを含む、請求項３に記載の方法。
【請求項５】
マルチダイ・アセンブリを製作し、テストする方法であって、
ａ．導体をその上に形成した基板を提供するステップと、
ｂ．第１の表面と、前記第１の表面と平行な第２の表面とを有する少なくとも１つのベースＩＣダイを含むベースＩＣウエハを提供するステップと、
ｃ．導電性コンタクトを前記ベースＩＣダイの前記第１の表面に形成するステップであって、各導電性コンタクトが、前記ベースＩＣダイの前記第１の表面から外側に延伸している自由端を有するステップと、
ｄ．第１のセカンダリＩＣダイを提供するステップと、
ｅ．第１の導電性信号経路を介して、前記第１のセカンダリＩＣダイを、前記ベースＩＣダイの前記第１の表面に連結するステップと、
ｆ．前記ベースＩＣダイを前記ベースＩＣウエハの他の部分から分離するステップと、
ｇ．前記ベースＩＣダイの前記第１の表面が前記基板と向き合い、前記導電性コンタクトの前記自由端が前記基板の前記導体と接触し、前記第１のセカンダリＩＣダイが、前記ベースＩＣダイの前記第１の表面と前記基板間に存在し、前記導電性コンタクトが、前記ベースＩＣダイと前記基板の前記導体間で信号を伝達するように、前記ベースＩＣダイを配置するステップと、
を含む方法。
【請求項６】
前記導電性コンタクトが弾性スプリングコンタクトである、請求項５に記載の方法。
【請求項７】
前記第１の導電性信号経路がはんだによって形成される、請求項５に記載の方法。
【請求項８】
前記ステップｄが、
ｄ１．前記セカンダリＩＣダイをその上に形成したセカンダリＩＣウエハを提供するサブステップと、
ｄ２．前記セカンダリＩＣダイをテストするサブステップと、つぎに
ｄ３．前記セカンダリＩＣウエハを切断して、前記セカンダリＩＣダイを単一化するサブステップと、
を含む、請求項５に記載の方法。
【請求項９】
ｈ．前記ステップｅの前に、前記導電性コンタクトを介して、前記ベースＩＣダイを、前記ベースＩＣダイをテストする装置に連結するステップをさらに含む、請求項５に記載の方法。
【請求項１０】
ｉ．前記ステップｆの前に、前記導電性コンタクトを介して、前記マルチダイ・アセンブリを、前記マルチダイ・アセンブリをテストする装置に連結するステップをさらに含む、請求項５に記載の方法。
【請求項１１】
ｉ．前記ステップｇの前に、前記導電性コンタクトを介して、前記マルチダイ・アセンブリを、前記マルチダイ・アセンブリをテストする装置に連結するステップをさらに含む、請求項９に記載の方法。
【請求項１２】
ｈ．第２のセカンダリＩＣダイを提供するステップと、
ｉ．第２の導電性信号経路を介して、前記第２のセカンダリＩＣダイを、前記ベースＩＣダイの前記第２の表面に連結するステップと、
をさらに含む、請求項５に記載の方法。
【請求項１３】
ｊ．前記ベースＩＣダイの前記第１の表面と前記第２の表面間に信号経路を提供するために、前記ベースＩＣウエハを通して導電性ビアを形成するステップをさらに含む、請求項１２に記載の方法。
【請求項１４】
前記第２の導電性信号経路がスプリングコンタクトを含む、請求項１２に記載の方法。
【請求項１５】
はんだにより前記第２の導電性信号経路を形成する、請求項５に記載の方法。
【請求項１６】
前記基板がプリント回路基板である、請求項５に記載の方法。
【請求項１７】
前記基板が半導体基板である、請求項５に記載の方法。
【請求項１８】
前記第１の導電性信号経路がはんだによって形成され、前記ステップｄが、
ｄ１．前記セカンダリＩＣダイをその上に形成したセカンダリＩＣウエハを提供するサブステップと、
ｄ２．前記セカンダリＩＣダイをテストするサブステップと、つぎに
ｄ３．前記セカンダリＩＣウエハを切断して、前記セカンダリＩＣダイを単一化するサブステップと、
を含む、請求項６に記載の方法。
【請求項１９】
ｈ．前記ステップｅの前に、前記スプリングコンタクトを介して、前記ベースＩＣダイを、前記ベースＩＣダイをテストする装置に連結するステップと、
ｉ．前記ステップｆの前に、前記スプリングコンタクトを介して、前記マルチダイ・アセンブリを、前記マルチダイ・アセンブリをテストする装置に連結するステップと、
をさらに含む、請求項１８に記載の方法。
【請求項２０】
ｊ．第２のセカンダリＩＣダイを提供するステップと、
ｋ．第２の導電性信号経路を介して、前記第２のセカンダリＩＣダイを、前記ベースＩＣダイの前記第２の表面に連結するステップと、
ｌ．前記ベースＩＣダイの前記第１の表面と前記第２の表面間に信号経路を提供するために、前記ベースＩＣウエハを通して導電性ビアを形成するステップと、
をさらに含む、請求項１９に記載の方法。
【請求項２１】
導体をその上に形成した基板と、
前記基板と向き合う第１の表面および前記第１の表面と平行な第２の表面を有するベースＩＣダイと、
前記ベースＩＣダイの前記第１の表面と前記基板間に存在し、第１の導電性信号経路を介して、前記ベースＩＣダイの前記第１の表面に連結されている第１のセカンダリＩＣダイと、
前記ベースＩＣダイの前記第１の表面と前記基板の前記導体間に延在し、前記ベースＩＣダイと前記基板の前記導体間で第１の信号を伝達するための導電性コンタクトと、
を含み、
前記第１のセカンダリＩＣダイと前記ベースＩＣダイとの間に供給された第２の信号の少なくとも１つは、前記ベースＩＣダイと前記基板との間に供給された前記第１の信号よりも高い周波数を有する、マルチダイ電子システム。
【請求項２２】
はんだにより前記第１の導電性信号経路を形成する、請求項２１に記載のマルチダイ電子システム。
【請求項２３】
前記基板がプリント回路基板である、請求項２１に記載のマルチダイ電子システム。
【請求項２４】
前記基板が半導体基板である、請求項２１に記載のマルチダイ電子システム。
【請求項２５】
前記導電性コンタクトが弾性スプリングコンタクトを含む、請求項２１に記載のマルチダイ電子システム。
【請求項２６】
前記スプリングコンタクトが、前記ベースＩＣダイの前記第１の表面に形成され、前記基板の前記導体にはんだ付けされている、請求項２５に記載のマルチダイ電子システム。
【請求項２７】
前記導電性コンタクトが、前記ベースＩＣダイの前記第１の表面に形成された弾性スプリングコンタクトと、前記スプリングコンタクトと前記基板の導体間に信号経路を提供するスプリングコンタクト・ソケットと、を含む、請求項２１に記載のマルチダイ電子システム。
【請求項２８】
導体が形成された基板と、
前記基板と向き合う第１の表面及び当該第１の表面と平行な第２の表面を有するベースＩＣダイと、
前記ベースＩＣダイの前記第１の表面と前記基板間に存在し、第１の導電性信号経路を介して、前記ベースＩＣダイの前記第１の表面に連結されている第１のセカンダリＩＣダイと、
前記ベースＩＣダイの前記第１の表面と前記基板の前記導体間に延在し、前記ベースＩＣダイと前記基板の前記導体間で信号を伝達するための、弾性スプリングを有する導電性コンタクトと、
前記スプリングコンタクトが、前記基板表面の前記導体に押し付けられるように、前記ベースＩＣダイを前記基板近くに保持する手段と、
を含む、マルチダイ電子システム。
【請求項２９】
導体が形成された基板と、
前記基板と向き合う第１の表面及び当該第１の表面と平行な第２の表面を有するベースＩＣダイと、
前記ベースＩＣダイの前記第１の表面と前記基板間に存在し、第１の導電性信号経路を介して、前記ベースＩＣダイの前記第１の表面に連結されている第１のセカンダリＩＣダイと、
前記ベースＩＣダイの前記第１の表面と前記基板の前記導体間に延在し、前記ベースＩＣダイと前記基板の前記導体間で信号を伝達するための、弾性スプリングを有する導電性コンタクトと、
第２のセカンダリＩＣダイと、
前記第２のセカンダリＩＣダイを、前記ベースＩＣダイの前記第２の表面に連結する第２の導電性経路と、
を含む、マルチダイ電子システム。
【請求項３０】
前記ベースＩＣダイの前記第１の表面と前記第２の表面間に信号経路を提供するための導電性ビアをさらに含む、請求項２９に記載のマルチダイ電子システム。
【請求項３１】
前記第２の導電性経路がスプリングコンタクトを含む、請求項２９に記載のマルチダイ電子システム。
【請求項３２】
導体をその上に形成した基板と、
前記基板に向き合う第１の表面と、前記第１の表面と平行な第２の表面とを有するベースＩＣダイと、
第２階層ＩＣダイであって、第３の表面を有し、前記ベースＩＣダイの前記第１の表面と前記基板間に存在し、第１の導電性コンタクトを介して前記ベースＩＣダイの前記第１の表面に連結されて、前記ベースＩＣダイと前記第２階層ＩＣダイ間で信号を伝達する第２階層ＩＣダイと、
前記ベースＩＣダイの前記第１の表面と前記第２階層ＩＣダイの前記第３の表面間に存在し、導電性信号経路を介して、前記第２階層ＩＣダイの前記第３の表面に連結されている第３階層ＩＣダイと、
前記ベースＩＣダイの前記第１の表面と前記基板の前記導体間に延在し、前記ベースＩＣダイと前記基板の前記導体間で信号を伝達するための第２の導電性コンタクトと、
を含むマルチダイ電子システム。
【請求項３３】
はんだにより前記導電性信号経路を形成する、請求項３２に記載のマルチダイ電子システム。
【請求項３４】
前記基板がプリント回路基板である、請求項３２に記載のマルチダイ電子システム。
【請求項３５】
前記基板が半導体基板である、請求項３２に記載のマルチダイ電子システム。
【請求項３６】
前記第１および第２の導電性コンタクトが、第１および第２の弾性スプリングコンタクトを含む、請求項３２に記載のマルチダイ電子システム。
【請求項３７】
前記第１のスプリングコンタクトが、前記ベースＩＣダイの前記第１の表面に形成され、前記第２階層ＩＣダイの前記第３の表面にはんだ付けされる、請求項３６に記載のマルチダイ電子システム。
【請求項３８】
前記第２のスプリングコンタクトが、前記ベースＩＣダイの前記第１の表面に形成され、前記基板の前記導体にはんだ付けされる、請求項３６に記載のマルチダイ電子システム。
【請求項３９】
前記ベースＩＣの前記第１の表面と前記基板との間に存在する前記第１のセカンダリＩＣの第３の表面と、前記ベースＩＣの第１の表面との間に存在する第３階層ＩＣダイをさらに含み、
前記第３階層ＩＣダイは、導電性信号経路を介して、前記第２階層ＩＣの前記第３の表面に接続されている、請求項２１に記載のマルチダイ電子システム。