【事件の表示】
　特願２０００−４０２１２３「レベルシフト回路」拒絶査定不服審判事件〔平成１４年　７月１９日出願公開、特開２００２−２０４１５２〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は、平成１２年１２月２８日を出願日とする出願であって、平成２１年８月１９日付けで拒絶理由が通知され、同年１０月１９日付けで手続補正がなされたが、平成２２年１月２９日付けで拒絶査定がなされ、これに対し、同年４月５日に拒絶査定不服の審判が請求されたものである。
　
第２　本願発明
　特許請求の範囲の請求項１に係る発明（以下、「本願発明」という。）は、平成２１年１０月１９日付け手続補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１に記載された以下のとおりのものと認める。
　
　「低い電源電圧で動作する論理回路の出力信号を受信して、高い電源電圧で動作する論理回路に信号を授与するレベルシフト回路において、
　前記高い電源電圧の少なくとも一方の極性側に順方向に接続されるダイオードと、この順方向ダイオードを介して前記高い電源電圧に接続されて前記高い電源電圧より前記順方向ダイオードの順方向電圧降下だけ低い電圧を電源電圧とし，低い電源電圧で動作する論理回路の出力信号を受信する第１インバータと、高い電源電圧に接続され，第１インバータ出力信号を受信して高い電源電圧で動作する論理回路に信号を授与する第２インバータと、この第２インバータの出力によって動作し，前記ダイオードが接続される高い電源電圧の一方の極性側と第２インバータの入力との間を短絡・開路するスイッチと、を備える、ことを特徴とするレベルシフト回路。」
　
第３　引用発明
　原審の拒絶理由に引用された特開平３−１３９０１４号公報（以下、「引用例」という。）には図面とともに以下の事項が記載されている。
　
イ．「〔産業上の利用分野］
　本発明は、ＴＴＬ／ＭＯＳレベル変換回路に関し、特に、半導体装置の入力初段回路に設けられ、外部からのトランジスタ・トランジスタ・ロジック（ＴＴＬ）レベルの信号を内部の金属・酸化物・半導体（ＭＯＳ）回路用論理レベル（ＭＯＳレベル）に変換するための回路構成に関する。」（２頁左上欄１８行〜２頁右上欄５行）
　
ロ．「第１図には本発明の一実施例としてのＴＴＬ／ＭＯＳレベル変換回路の構成が示され、例えば半導体メモリ装置の入力初段回路の一部として構成される。
　本実施例のＴＴＬ／ＭＯＳレベル変換回路は、低電位の電源ラインＶｓｓ（０Ｖ）側に接続され、ＴＴＬ入力信号ＩＮに応答するＣＭＯＳインバータ（ｐチャネルＭＯＳトランジスタＱ１およびｎチャネルＭＯＳトランジスタＱ２）と、高電位の電源ラインＶｃｃ（５Ｖ）と該ＣＭＯＳインバータの間に接続され、定電圧Ｖ０に応答してノーマリ・オン状態となるｎチャネルＭＯＳトランジスタＱ３と、ＣＭＯＳインバータの出力端と電源ラインＶｃｃとの間に接続され、ノード｛５｝の電位に応答する帰還回路としてのｐチャネルＭＯＳトランジスタＱ４と、電源ラインＶｃｃとＶｓｓの間に接続され、ＣＭＯＳインバータ（Ｑ１，Ｑ２）の出力に応答する第２のＣＭＯＳインバータ（ｐチャネルＭＯＳトランジスタＱ５およびｎチャネルＭＯＳトランジスタＱ６）と、上記ｎチャネルＭＯＳトランジスタＱ３のゲートに定電圧Ｖ０を供給するための定電圧回路ＣＶとから構成されている。
　この定電圧回路ＣＶは、電源ラインＶｃｃとＶｓｓの間に直列に接続された抵抗器Ｒおよび５個のシリコンダイオードＤ１〜Ｄ５からなり、該抵抗器とダイオードＤ１の接続点より上記定電圧Ｖ０が取り出される。各シリコンダイオードの順方向電圧降下を約０．７Ｖとすると、定電圧Ｖ０は約３．５Ｖ（第２図参照）に設定される。ｎチャネルＭＯＳトランジスタＱ３はこの定電圧Ｖ０に応答してノーマリ・オン状態となっているので、ＣＭＯＳインバータのｐチャネルＭＯＳトランジスタＱ１のソース電位は、トランジスタＱ３のスレッショルドレベルの分だけ該定電圧Ｖ０よりも低い電位（約２．６Ｖ）となっている。
　なお、ＴＴＬ入力が印加されるＣＭＯＳインバータ（Ｑ１，Ｑ２）のゲートをノード｛１｝、ｐチャネルＭＯＳトランジスタＱ１のソース側をノード｛２｝、ｎチャネルＭＯＳトランジスタＱ３のゲートをノード｛３｝、ＣＭＯＳインバータ（Ｑ１，Ｑ２）の出力端をノード｛４｝、そして、ＣＭＯＳインバータ（Ｑ５，Ｑ６）の出力端をノード｛５｝とする
　第２図には第１図回路の各部における動作タイミング波形が示される。前述したように、ノード｛２｝の電位は約２．６Ｖ、ノード｛３｝の電位は約３．５Ｖに一定化されている。
　同図に示されるように、ＴＴＬ入力（ノード｛１｝の電位）が”Ｌ”レベル（０．８Ｖ）の時、ＣＭＯＳインバータのｐチャネルＭＯＳトランジスタＱ１のゲート・ソース間には約−１．８Ｖの電圧が加わるため、該トランジスタは十分にオン状態となり、そのドレイン電位（ノード｛４｝の電位）は、ｐチャネルＭＯＳトランジスタＱ４のオンによってほぼＶｃｃのレベルとなる。また、ｎチャネルＭＯＳトランジスタＱ２のゲート・ソース間にはスレッショルドレベルに近い電圧（０．８Ｖ）が加わるため、該トランジスタＱ２も辛ろうじてオン状態となる。従って、この場合過渡的に、電源ラインＶｃｃからトランジスタＱ３，Ｑ１およびＱ２を介して電源ラインＶｓｓに貫通電流が流れる。
　一方、ＴＴＬ入力（ノード｛１｝の電位）が“Ｈ”レベル（２．４Ｖ）の時、ｎチャネルＭＯＳトランジスタＱ２のゲート・ソース間には２．８Ｖの電圧が加わり該トランジスタＱ２は十分にオン状態となるが、ｐチャネルＭＯＳトランジスタＱ１のゲート・ソース間には約−０．２Ｖの電圧しか加わらないため、該トランジスタＱ１はカットオフ状態となる。従ってこの場合、ＣＭＯＳインバータ（Ｑｌ，Ｑ２）に貫通電流は流れない。
　前述したように、本来、貫通電流はＴＴＬ入力レベルが“Ｌ”レベルの時よりも”Ｈ”レベルの時の方が多く流れるが、本実施例の構成によれば、このＴＴＬ入力レベルが“Ｈ”レベルの時に貫通電流をカットするようにしているので、従来形に比して貫通電流を大幅に（ＣＭＯＳインバータ１段当たり数十μＡ程度に）減少することができる。これは、消費電力の低減化に寄与する。」（３頁右下欄１６行〜４頁右下欄１３行）
　
　なお、原文では、｛１｝の記載は、丸付き数字の１と記載されている。また、｛２｝〜｛５｝も同様である。
　
　上記引用例の記載及び図面並びにこの分野における技術常識を考慮すると、上記摘記事項イ．の記載、及び第１図によれば、ＴＴＬ／ＭＯＳレベル変換回路は、ＴＴＬ論理回路の出力信号を受信して、ＭＯＳ論理回路用論理レベルに信号を変換する回路である。
　また、上記摘記事項ロ．における「本実施例のＴＴＬ／ＭＯＳレベル変換回路は、低電位の電源ラインＶｓｓ（０Ｖ）側に接続され、ＴＴＬ入力信号ＩＮに応答するＣＭＯＳインバータ（ｐチャネルＭＯＳトランジスタＱ１およびｎチャネルＭＯＳトランジスタＱ２）と、高電位の電源ラインＶｃｃ（５Ｖ）と該ＣＭＯＳインバータの間に接続され、定電圧Ｖ０に応答してノーマリ・オン状態となるｎチャネルＭＯＳトランジスタＱ３と、ＣＭＯＳインバータの出力端と電源ラインＶｃｃとの間に接続され、ノード｛５｝の電位に応答する帰還回路としてのｐチャネルＭＯＳトランジスタＱ４と、電源ラインＶｃｃとＶｓｓの間に接続され、ＣＭＯＳインバータ（Ｑ１，Ｑ２）の出力に応答する第２のＣＭＯＳインバータ（ｐチャネルＭＯＳトランジスタＱ５およびｎチャネルＭＯＳトランジスタＱ６）と、上記ｎチャネルＭＯＳトランジスタＱ３のゲートに定電圧Ｖ０を供給するための定電圧回路ＣＶとから構成されている。・・・（中略）・・・ｎチャネルＭＯＳトランジスタＱ３はこの定電圧Ｖ０に応答してノーマリ・オン状態となっているので、ＣＭＯＳインバータのｐチャネルＭＯＳトランジスタＱ１のソース電位は、トランジスタＱ３のスレッショルドレベルの分だけ該定電圧Ｖ０よりも低い電位（約２．６Ｖ）となっている。」との記載、及び第１図によれば、ＴＴＬ／ＭＯＳレベル変換回路は、高電位の電源ラインＶｃｃに接続されるｎチャネルトランジスタ（Ｑ３）と、このｎチャネルトランジスタ（Ｑ３）を介して高電位の電源ラインＶｃｃに接続され、ＴＴＬ論理回路の出力信号を受信するＣＭＯＳインバータ（Ｑ１，Ｑ２）と、高電位の電源ラインＶｃｃに接続され、ＣＭＯＳインバータ（Ｑ１，Ｑ２）出力信号を受信してＭＯＳ論理回路用論理レベルに信号を変換するＣＭＯＳインバータ（Ｑ５，Ｑ６）とを備えている。
　また、上記摘記事項ロ．におおける「ＣＭＯＳインバータの出力端と電源ラインＶｃｃとの間に接続され、ノード｛５｝の電位に応答する帰還回路としてのｐチャネルＭＯＳトランジスタＱ４」との記載、「・・・そのドレイン電位（ノード｛４｝の電位）は、ｐチャネルＭＯＳトランジスタＱ４のオンによってほぼＶｃｃのレベルとなる。」との記載、第１図及び第２図によれば、ＴＴＬ／ＭＯＳレベル変換回路は、ＣＭＯＳインバータ（Ｑ５，Ｑ６）の出力によって動作し、ｎチャネルトランジスタ（Ｑ３）が接続される高電位の電源ラインＶｃｃとＣＭＯＳインバータ（Ｑ５，Ｑ６）の入力との間を短絡・開路するｐチャネルＭＯＳトランジスタ（Ｑ４）を備えている。
　
　したがって、引用例には以下の発明（以下、「引用発明」という。）が記載されている。
　
　「ＴＴＬ論理回路の出力信号を受信して、ＭＯＳ論理回路用論理レベルに信号を変換するＴＴＬ／ＭＯＳレベル変換回路において、
　高電位の電源ラインＶｃｃに接続されるｎチャネルトランジスタ（Ｑ３）と、このｎチャネルトランジスタ（Ｑ３）を介して前記高電位の電源ラインＶｃｃに接続され、ＴＴＬ論理回路の出力信号を受信するＣＭＯＳインバータ（Ｑ１，Ｑ２）と、高電位の電源ラインＶｃｃに接続され、ＣＭＯＳインバータ（Ｑ１，Ｑ２）出力信号を受信してＭＯＳ論理回路用論理レベルに信号を変換するＣＭＯＳインバータ（Ｑ５，Ｑ６）と、このＣＭＯＳインバータ（Ｑ５，Ｑ６）の出力によって動作し、前記ｎチャネルトランジスタ（Ｑ３）が接続される高電位の電源ラインＶｃｃとＣＭＯＳインバータ（Ｑ５，Ｑ６）の入力との間を短絡・開路するｐチャネルＭＯＳトランジスタ（Ｑ４）と、を備えるＴＴＬ／ＭＯＳレベル変換回路。」
　
第４　対比
　本願発明と引用発明とを対比する。
ａ．引用発明の「ＴＴＬ論理回路」、「ＭＯＳ論理回路」、「高電位の電源ラインＶｃｃ」、「ＣＭＯＳインバータ（Ｑ１，Ｑ２）」、及び「ＣＭＯＳインバータ（Ｑ５，Ｑ６）」は、本願発明の「低い電源電圧で動作する論理回路」、「高い電源電圧で動作する論理回路」、「高い電源電圧の少なくとも一方の極性側」、「第１インバータ」、及び「第２インバータ」にそれぞれ相当する。
ｂ．引用発明の「ｐチャネルＭＯＳトランジスタ（Ｑ４）」は、短絡・開路動作をするから、「スイッチ」ということができる。
ｃ．引用発明の「ＭＯＳ論理回路用レベルに信号を変換」は、変換した結果の出力信号が、ＭＯＳ論理回路で構成される内部回路へ授与されており、また、上記ａ．の対比を考慮すれば、「高い電源電圧で動作する論理回路に信号を授与」ということができる。
ｄ．引用発明の「ｎチャネルトランジスタ（Ｑ３）」と、本願発明の「ダイオード」とは、いずれも、「特定の素子」という点で一致する。
ｅ．引用発明の「ＴＴＬ／ＭＯＳレベル変換回路」は、信号のレベルを変換（シフト）するから、レベルシフト回路の一種である。
　
　したがって、本願発明と引用発明は、以下の点で一致ないし相違する。
　
＜一致点＞
　「低い電源電圧で動作する論理回路の出力信号を受信して、高い電源電圧で動作する論理回路に信号を授与するレベルシフト回路において、
　高い電源電圧の少なくとも一方の極性側に接続される特定の素子と、この特定の素子を介して前記高い電源電圧に接続され、低い電源電圧で動作する論理回路の出力信号を受信する第１インバータと、高い電源電圧に接続され，第１インバータ出力信号を受信して高い電源電圧で動作する論理回路に信号を授与する第２インバータと、この第２インバータの出力によって動作し，前記特定の素子が接続される高い電源電圧の一方の極性側と第２インバータの入力との間を短絡・開路するスイッチと、を備える、レベルシフト回路。」
　
＜相違点１＞
　「高い電源電圧」に関し、
　本願発明は、接頭語として、「前記」が付されているのに対し、引用発明は、「前記」との限定がない点。
　
＜相違点２−１＞
「特定の素子」に関し、
　本願発明は、「ダイオード」であるのに対し、引用発明は、「ｎチャネルトランジスタ（Ｑ３）」である点。
　
　加えて、
＜相違点２−２＞
　本願発明は、高い電源電圧の少なくとも一方の極性側に「順方向に」接続されるものであるのに対し、引用発明は、その様な構成を備えていない点。
　
　加えて、
＜相違点２−３＞
　本願発明は、「この順方向ダイオードを介して前記高い電源電圧に接続されて前記高い電源電圧より前記順方向ダイオードの順方向電圧降下だけ低い電圧を電源電圧とし」ているのに対し、引用発明は、その様な構成を備えていない点。
　
第５　判断
　そこで、まず、上記相違点１について検討する。
　引用発明は、「高電位の電源ラインＶｃｃ」であるところ、高電位の電源ラインＶｃｃは、ＭＯＳ論理回路（高い電源電圧で動作する論理回路）の高電位の電源ラインであることは明らかであるから、本願発明のように「『前記』高い電源電圧」と称することができることは当然である。
　
　次に、上記相違点２−１〜２−３について検討する。
　レベルシフト回路において、高い電源電圧の一方の極性側に順方向にダイオードを接続し、この順方向ダイオードを介して前記高い電源電圧に接続されて前記高い電源電圧より前記順方向ダイオードの順方向電圧降下だけ低い電圧を電源電圧とすることは、例えば、特開平５−１５２９２９号公報（段落２〜５、図１７（ｃ））に開示されるように周知であるから、引用発明の「ｎチャネルトランジスタ（Ｑ３）」に換え、本願発明のように「ダイオード」を用い（相違点２−１）、また、「高い電源電圧の少なくとも一方の極性側に『順方向に』接続され」ること（相違点２−２）、また、「この順方向ダイオードを介して前記高い電源電圧に接続されて前記高い電源電圧より前記順方向ダイオードの順方向電圧降下だけ低い電圧を電源電圧とす」ること（相違点２−３）は当業者が容易に成し得ることである。
　
　そして、本願発明の作用効果も、引用発明及び周知技術から当業者が容易に予測できる範囲のものである。
　
第６　むすび
　以上のとおり、本願発明は、引用発明及び周知技術に基いて当業者が容易に発明をすることができたものと認められるから、特許法第２９条第２項の規定により特許を受けることができない。
　
　よって、結論のとおり審決する。