【事件の表示】
　特願２００４−５３９２７０「処理装置、処理方法及びコンパイラ」拒絶査定不服審判事件〔平成１６年　４月　８日国際公開、ＷＯ２００４／０２９７９６、平成１８年　１月　５日国内公表、特表２００６−５００６７３〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯
　本願は、
　２００３年８月８日（パリ条約による優先権主張外国庁受理２００２年９月２４日、欧州特許庁）を国際出願日とする出願であって、
　平成１７年３月２３日付けで特許法第１８４条の５第１項に規定される書面が提出されるとともに、国際出願日における明細書、請求の範囲及び要約の翻訳文が提出され、
　平成２０年４月２５日付けで最初の拒絶理由通知（同年同月３０日発送）がなされ、
　同年８月１９日付けで意見書が提出されるとともに、手続補正がなされ、
　同年９月１０日付けで最後の拒絶理由通知（同年同月１２日発送）がなされ、
　平成２１年１月１３日付けで意見書が提出されるとともに、手続補正がなされ、
　同年２月２６日付けで拒絶査定（同年３月６日発送）がなされ、
　同年６月４日付けで審判請求がなされるとともに、手続補正がなされ、
　同年９月４日付けで審査官より同法第１６４条第３項で規定する報告（前置報告）がなされ、
　平成２２年１１月３０日付けで当審より審尋（同年１２月３日発送）がなされ、
　平成２３年３月３１日付けで回答書が提出され、
　同年５月２０日付けで当審より最初の拒絶理由通知（同年同月２４日発送）がなされ、
　同年８月３０日付けで意見書が提出されるとともに、手続補正がなされたものである。
　
第２．本願発明の認定
　本願の請求項１に係る発明（以下、「本願発明」という。）は、平成２３年８月３０日付けの手続補正により補正された、本願の特許請求の範囲の請求項１に記載された次のものと認められる。
　
「ＶＬＩＷ命令にグループ化され且つ並列に実行される命令のセットから生成された制御信号に基づいて、データを処理するＶＬＩＷ処理装置であって、
　複数の第１発行スロットであって、各第１発行スロットが複数の機能ユニットを備え、前記複数の第１発行スロットのそれぞれが、前記命令のセットに対応した制御語のセットの個々の制御語によって制御される、複数の第１発行スロットを備え、
　専用第２発行スロットによりロードされなければならない即値がないことを示すＮＯＰ演算を、前記制御語が含んでいない場合に、専用第２発行スロットが、即値からなる専用命令をロードするように構成されており、前記即値は、前記複数の第１発行スロットの１つにおける命令の実行に必要であり、前記専用命令は、前記専用第２発行スロットに対応する前記制御語のセットのうちの予め定められた１つの制御語にマッピングされ、
　前記専用第２発行スロットが、前記専用命令を実行するためだけに構成された単一の専用機能ユニットを備える、
　ことを特徴とする装置。」
　
第３．先行技術文献に記載されている技術的事項と先行技術文献に記載されている発明の認定
　
１．引用例１に記載されている技術的事項
　当審が平成２３年５月２０日付け拒絶理由通知において引用した特開平６−２３０９６９号公報（平成６年８月１９日出願公開。以下、「引用例１」という。）には、図面とともに以下の技術事項が記載されている。
　
（１の１）
「【０００２】
…（中略）…ＶＬＩＷアーキテクチャを有するプロセッサは、乗算器、加算器、ＡＬＵ、定数発生ユニット、メモリー等の機能ユニットを具える。ＶＬＩＷアーキテクチャを有するプロセッサは、コンパイラによってプランニングされる命令の拡張における並列化を可能にする。
【０００３】これは次のようにして実現される。各クロックサイクルで多くの命令がプログラムメモリーから命令レジスタに並列にロードされる。レジスタ中の命令は、全ての機能ユニットに対する明示オプコード及びオペランド仕様を含む。レジスタからの命令は並列に機能ユニットに供給される。
【０００４】しかしながら、実際の応用では、機能ユニットの全てが同時に活性状態になることは極めて稀である。…（後略）…」
　
（１の２）
「【０００７】処理の並列実行を支持するために、レジスタは、レジスタから並列に読出すことができる読出しポートを具えたマルチポートレジスタファイルに集められる。レジスタファイルは、各機能ユニットの各オペランド入力に対してそれぞれのポートを持つ。例えば各乗算器機能ユニットはそれぞれ２つの読出しポートに接続される。これと反対に、命令によって定められる定数が供給される”定数”ユニットは、読出しポートには接続されない。」
　
（１の３）
「【００２５】図１は、従来のＶＬＩＷ装置を示す。命令は命令メモリー102 から命令出力レジスタＩＩＲにロードされる。各クロックサイクルに、新しい極めて長い命令が命令出力レジスタから発信される。この命令は、ＶＬＩＷ型ＣＰＵの中に（当審注：この「に」は誤記であり、正しくは「の」である。）各機能ユニット（CONTROL,CONST,ALU1,ALU2,MUL,FPU,MEM ）に対する送出スロットを有する。…（中略）…機能ユニットに対するオペランドは、分割マルチポートを持つレジスタファイル101 から読出す。機能ユニットからの結果はまたこのファイルに書込まれる。
【００２６】送出スロットは、機能ユニットの最新のクロックサイクルでスタートする処理を特定する。図２は、CONTROL 処理、CONST 処理、ALU1処理、ALU2処理、MUL 処理、FPU 処理、及びMEM 処理を含むＶＬＩＷ命令201 を示す。言い換えれば、ＶＬＩＷ命令は、図１のＶＬＩＷ型ＣＰＵの中に（当審注：この「に」は誤記であり、正しくは「の」である。）各機能ユニットに対して１つの送出スロットを含む。
【００２７】…（中略）…203 はCONST 処理に特定された送出スロットの内容を示す。この送出スロットは、定数値及びレジスタ仕様Ｒdestを含む。このレジスタはデスティネーションレジスタである。」
　
（１の４）
「【００３０】殆どの従来のマシンでは、処理は各サイクルで全ての機能ユニットでスタートさせることが可能である。サイクル”ｉ”でスタートした処理は、１サイクルで又は複数のサイクルで完結する。完結は、処理の結果をデスティネーションレジスタに書込むことによって証明される。結果のない処理（STORE のような処理）については、処理の完結は処理の生起に対応して状態が変化する時である。
【００３１】図１の殆どの機能ユニットは、CONST （定数発生ユニット）のように単純である。このユニットは、デスティネーションレジスタに置かれる定数を生成する。」
　
（１の５）
「【００３５】図１のＶＬＩＷをピークの処理速度で動作させるために、１CONTROL,１CONSTANT, ２INTEGER ALU,１INTEGER MULTIPLY, １FLOATING POINT, 及び１MEMORYの処理が各サイクル毎に送出されなければならない。高水準言語で表された実際のプログラムの性質によって、このピークでの実行を維持する処理の適切な混合を見出すことができない。コンパイルの後、与えられたクロックサイクルの中で並列に実行できる一連の処理は、利用できる機能ユニット型にマッチしない混合型である。若干の場合は、マシンのユニットの数より少ない並列処理が行われるフェーズを通ってプログラムが進む。これは、種々の問題を生じる。
【００３６】第１の問題は、…（中略）…
【００３７】第２の問題は、ＶＬＩＷ型ＣＰＵをピーク又はピーク付近の性能に維持するために必要な命令の帯域幅が高いことである。NOP コードを含む空スロットがこの帯域幅に貢献する。」
　
２．引用発明の認定
　まず、引用例１には「送出スロット」という語が多数記載されているが、引用例１のパテントファミリのひとつである米国特許第６００２８８０号明細書によれば、「送出スロット」は「issue slot」を示すものであるから、引用例１における「送出スロット」は「発行スロット」であると認められる。
　
　上記（１の３）に「図１は、従来のＶＬＩＷ装置を示す。」と記載され、このＶＬＩＷについて、上記（１の１）に「ＶＬＩＷアーキテクチャを有するプロセッサは、乗算器、加算器、ＡＬＵ、定数発生ユニット、メモリー等の機能ユニットを具える。」、「各クロックサイクルで多くの命令がプログラムメモリーから命令レジスタに並列にロードされる。レジスタ中の命令は、全ての機能ユニットに対する明示オプコード及びオペランド仕様を含む。レジスタからの命令は並列に機能ユニットに供給される。」と記載され、上記（１の３）に「命令は命令メモリー102 から命令出力レジスタＩＩＲにロードされる。各クロックサイクルに、新しい極めて長い命令が命令出力レジスタから発信される。この命令は、ＶＬＩＷ型ＣＰＵの中に（当審注：この「に」は誤記であり、正しくは「の」である。）各機能ユニット（CONTROL,CONST,ALU1,ALU2,MUL,FPU,MEM ）に対する送出スロットを有する。」、「送出スロットは、機能ユニットの最新のクロックサイクルでスタートする処理を特定する。図２は、CONTROL 処理、CONST 処理、ALU1処理、ALU2処理、MUL 処理、FPU 処理、及びMEM 処理を含むＶＬＩＷ命令201 を示す。言い換えれば、ＶＬＩＷ命令は、図１のＶＬＩＷ型ＣＰＵの中に（当審注：この「に」は誤記であり、正しくは「の」である。）各機能ユニットに対して１つの送出スロットを含む。」と記載されていること、及び、ＶＬＩＷ命令内の各命令から制御信号を生成することは自明であることから明らかなように、引用例１には、ＶＬＩＷ命令にグループ化され且つ並列に実行される命令のセットから生成された制御信号に基づいて、データを処理するＶＬＩＷ処理装置が記載されているものと認められる。
　
　上記（１の１）に「ＶＬＩＷアーキテクチャを有するプロセッサは、乗算器、加算器、ＡＬＵ、定数発生ユニット、メモリー等の機能ユニットを具える。」と記載され、上記（１の３）に「この命令は、ＶＬＩＷ型ＣＰＵの中に（当審注：この「に」は誤記であり、正しくは「の」である。）各機能ユニット（CONTROL,CONST,ALU1,ALU2,MUL,FPU,MEM ）に対する送出スロットを有する。」、「図２は、CONTROL 処理、CONST 処理、ALU1処理、ALU2処理、MUL 処理、FPU 処理、及びMEM 処理を含むＶＬＩＷ命令201 を示す。言い換えれば、ＶＬＩＷ命令は、図１のＶＬＩＷ型ＣＰＵの中に（当審注：この「に」は誤記であり、正しくは「の」である。）各機能ユニットに対して１つの送出スロットを含む。」と記載されていることから明らかなように、引用例１におけるＶＬＩＷ処理装置には、CONTROL処理、CONST処理、ALU1処理、ALU2処理、MUL処理、FPU処理、及びMEM処理のそれぞれを行う機能ユニットが個別に備えられていると認められる。また、引用例１におけるＶＬＩＷ命令には複数の送出スロット（発行スロット）が存在し、各送出スロット（発行スロット）の命令により、当該送出スロット（発行スロット）に対応する機能ユニットを制御するものであると認められる。よって、引用例１のＶＬＩＷ処理装置は、CONTROL処理、CONST処理、ALU1処理、ALU2処理、MUL処理、FPU処理、及びMEM処理のそれぞれを行う機能ユニットであって、ＶＬＩＷ命令内の各送出スロット（発行スロット）がそれぞれ１つの機能ユニットに対応し、各機能ユニットのそれぞれが、当該機能ユニットに対応するＶＬＩＷ命令内の送出スロット（発行スロット）の命令によって制御される、複数の機能ユニットを備えるものと認められる。
　
　上記（１の２）に「レジスタは、レジスタから並列に読出すことができる読出しポートを具えたマルチポートレジスタファイルに集められる。レジスタファイルは、各機能ユニットの各オペランド入力に対してそれぞれのポートを持つ。…（中略）…命令によって定められる定数が供給される”定数”ユニットは、読出しポートには接続されない。」と記載され、上記（１の３）に「この命令は、ＶＬＩＷ型ＣＰＵの中に（当審注：この「に」は誤記であり、正しくは「の」である。）各機能ユニット（CONTROL,CONST,ALU1,ALU2,MUL,FPU,MEM ）に対する送出スロットを有する。」、「図２は、CONTROL 処理、CONST 処理、ALU1処理、ALU2処理、MUL 処理、FPU 処理、及びMEM 処理を含むＶＬＩＷ命令201 を示す。言い換えれば、ＶＬＩＷ命令は、図１のＶＬＩＷ型ＣＰＵの中に（当審注：この「に」は誤記であり、正しくは「の」である。）各機能ユニットに対して１つの送出スロットを含む。」、「203 はCONST 処理に特定された送出スロットの内容を示す。この送出スロットは、定数値及びレジスタ仕様Ｒdestを含む。このレジスタはデスティネーションレジスタである。」と記載され、上記（１の４）に「図１の殆どの機能ユニットは、CONST （定数発生ユニット）のように単純である。このユニットは、デスティネーションレジスタに置かれる定数を生成する。」と記載されていることから明らかなように、引用例１のＶＬＩＷ処理装置が有するCONST処理を行う機能ユニットは、定数値（引用例１の【図２】におけるvalue）とデスティネーションレジスタを示すＲdestからなる命令から定数値をロードするように構成されており、当該命令は、CONST処理を行う機能ユニットに対応する、ＶＬＩＷ命令内の複数の送出スロット（発行スロット）のうちの予め定められた１つの送出スロット（発行スロット）にマッピングされるものであると認められる。そして、このCONST処理を行う機能ユニットは、定数値（引用例１の【図２】におけるvalue）とデスティネーションレジスタを示すRdestからなる命令に基づいて、定数値をデスティネーションレジスタにロードする処理を行って当該命令を実行するためだけに構成された単一の専用機能ユニットを備えることは自明である。
　
　さらに、引用例１において、上記（１の１）に「実際の応用では、機能ユニットの全てが同時に活性状態になることは極めて稀である。」と記載され、上記（１の５）に「図１のＶＬＩＷをピークの処理速度で動作させるために、１CONTROL,１CONSTANT, ２INTEGER ALU,１INTEGER MULTIPLY, １FLOATING POINT, 及び１MEMORYの処理が各サイクル毎に送出されなければならない。高水準言語で表された実際のプログラムの性質によって、このピークでの実行を維持する処理の適切な混合を見出すことができない。コンパイルの後、与えられたクロックサイクルの中で並列に実行できる一連の処理は、利用できる機能ユニット型にマッチしない混合型である。若干の場合は、マシンのユニットの数より少ない並列処理が行われるフェーズを通ってプログラムが進む。これは、種々の問題を生じる。」、「第２の問題は、ＶＬＩＷ型ＣＰＵをピーク又はピーク付近の性能に維持するために必要な命令の帯域幅が高いことである。NOP コードを含む空スロットがこの帯域幅に貢献する。」と記載されているように、上記（１の１）乃至（１の５）で示されるような、ＶＬＩＷ命令内の各送出スロット（発行スロット）の個々の命令によって、当該送出スロット（発行スロット）に対応する機能ユニットを制御するＶＬＩＷ処理装置においては、コンパイル後に得られるＶＬＩＷ命令列によっては各サイクル毎に機能ユニットの全てが同時に活性状態にならないことがあり得ることは当業者には広く認識されていることであり、活動状態にならない機能ユニットが存在するサイクルに対応するＶＬＩＷ命令における、当該活動状態にならない機能ユニットに対応する（ＶＬＩＷ命令内の）送出スロット（発行スロット）に、当該機能ユニットでは何も行わないことを意味するＮＯＰ演算を示す命令が含まれることは、自明である。
　既に示したように、引用例１においては、CONST処理を行う機能ユニットが、定数値とデスティネーションレジスタを示すＲdestからなる命令から定数値をロードするように構成されており、当該命令は、CONST処理を行う機能ユニットに対応する、ＶＬＩＷ命令内の複数の送出スロット（発行スロット）のうちの予め定められた１つの送出スロット（発行スロット）にマッピングされている以上、CONST処理を行う機能ユニットによりロードされなければならない定数値がないサイクルに対応するＶＬＩＷ命令には、CONST処理を行う機能ユニットに対応する（ＶＬＩＷ命令命令内の）送出スロット（発行スロット）にＮＯＰ演算を示す命令が含まれることは自明である。結局、引用例１においては、CONST処理を行う機能ユニットによりロードされなければならない定数値がないことを示すＮＯＰ演算をＶＬＩＷ命令内の送出スロット（発行スロット）が含んでいない場合に、CONST処理を行う機能ユニットが、定数値とデスティネーションレジスタを示すＲdestからなる命令から定数値をロードするように構成されており、当該命令は、CONST処理を行う機能ユニットに対応する、ＶＬＩＷ命令内の複数の送出スロット（発行スロット）のうちの予め定められた１つの送出スロット（発行スロット）にマッピングされているものと認められる。
　
　上記引用例１の記載事項及び図面を総合勘案すると、引用例１には、次の発明が記載されていると認められる。
　
「ＶＬＩＷ命令にグループ化され且つ並列に実行される命令のセットから生成された制御信号に基づいて、データを処理するＶＬＩＷ処理装置であって、
　CONTROL処理、ALU1処理、ALU2処理、MUL処理、FPU処理、及びMEM処理のそれぞれを行う機能ユニットであって、ＶＬＩＷ命令内の各送出スロット（発行スロット）がそれぞれ１つの機能ユニットに対応し、各機能ユニットのそれぞれが、当該機能ユニットに対応するＶＬＩＷ命令内の送出スロット（発行スロット）の命令によって制御される、複数の機能ユニットを備え、
　CONST処理を行う機能ユニットによりロードされなければならない定数値がないことを示すＮＯＰ演算をＶＬＩＷ命令内の送出スロット（発行スロット）が含んでいない場合に、CONST処理を行う機能ユニットが、定数値とデスティネーションレジスタを示すＲdestからなる命令から定数値をロードするように構成されており、当該命令は、CONST処理を行う機能ユニットに対応する、ＶＬＩＷ命令内の複数の送出スロット（発行スロット）のうちの予め定められた１つの送出スロット（発行スロット）にマッピングされ、
　CONST処理を行う機能ユニットは、定数値とデスティネーションレジスタを示すＲdestからなる命令に基づいて、定数値をデスティネーションレジスタにロードする処理を行って当該命令を実行するためだけに構成された単一の専用機能ユニットを備える、
　ことを特徴とする装置。」
　
　ところで、上記で認定した発明においては「ＶＬＩＷ命令内の各送出スロット（発行スロット）」とされており、「送出スロット（発行スロット）」という用語をＶＬＩＷ命令内の各命令がマッピングされる位置について用いているが、「ＶＬＩＷ命令内の各送出スロット（発行スロット）がそれぞれ１つの機能ユニットに対応」するものであるから、「送出スロット（発行スロット）」という用語を、ＶＬＩＷ命令内の各命令がマッピングされる位置についてのみならず、当該位置に１対１に対応して処理を行う構成に対しても用いることにする。（ただし、「ＶＬＩＷ命令内の各送出スロット（発行スロット）」と区別するため、以下では便宜的に「演算送出スロット（演算発行スロット）」と記載することにする。）
　すると、CONTROL処理、ALU1処理、ALU2処理、MUL処理、FPU処理、及びMEM処理のそれぞれを行う複数の機能ユニットを備えることは、それぞれが１つの機能ユニットを備える、CONTROL処理、ALU1処理、ALU2処理、MUL処理、FPU処理、及びMEM処理のそれぞれを行う複数の演算送出スロット（演算発行スロット）を備えることに等しく、かつ、ＶＬＩＷ命令内の各送出スロット（発行スロット）がそれぞれ１つの機能ユニットに対応し、各機能ユニットのそれぞれが、当該機能ユニットに対応するＶＬＩＷ命令内の送出スロット（発行スロット）の命令によって制御されることは、それぞれが１つの機能ユニットを備えた、複数の演算送出スロット（演算発行スロット）のそれぞれが、ＶＬＩＷ命令における命令のセットに対応した送出スロット（発行スロット）のセットの個々の送出スロット（発行スロット）によって制御されることを意味する。それゆえ、上記で引用例１に記載されているとして認定した「CONTROL処理、ALU1処理、ALU2処理、MUL処理、FPU処理、及びMEM処理のそれぞれを行う機能ユニットであって、ＶＬＩＷ命令内の各送出スロット（発行スロット）がそれぞれ１つの機能ユニットに対応し、各機能ユニットのそれぞれが、当該機能ユニットに対応するＶＬＩＷ命令内の送出スロット（発行スロット）の命令によって制御される、複数の機能ユニットを備え」ることは、「CONTROL処理、ALU1処理、ALU2処理、MUL処理、FPU処理、及びMEM処理のそれぞれを行う複数の演算送出スロット（演算発行スロット）であって、各演算送出スロット（演算発行スロット）が１つの機能ユニットを備え、前記複数の演算送出スロット（演算発行スロット）のそれぞれが、ＶＬＩＷ命令における命令のセットに対応した送出スロット（発行スロット）のセットの個々の送出スロット（発行スロット）によって制御される、複数の演算送出スロット（演算発行スロット）を備え」ることであると認められる。
　また、CONST処理を行う機能ユニットはCONST処理を行う演算送出スロット（演算発行スロット）に含まれるものであるから、上記で引用例１に記載されているとして認定した「CONST処理を行う機能ユニットによりロードされなければならない定数値がないことを示すＮＯＰ演算をＶＬＩＷ命令内の送出スロット（発行スロット）が含んでいない場合に、CONST処理を行う機能ユニットが、定数値とデスティネーションレジスタを示すＲdestからなる命令から定数値をロードするように構成されており、当該命令は、CONST処理を行う機能ユニットに対応する、ＶＬＩＷ命令内の複数の送出スロット（発行スロット）のうちの予め定められた１つの送出スロット（発行スロット）にマッピングされ」ることは、「CONST処理を行う演算送出スロット（演算発行スロット）によりロードされなければならない定数値がないことを示すＮＯＰ演算を、ＶＬＩＷ命令内の送出スロット（発行スロット）が含んでいない場合に、CONST処理を行う演算送出スロット（演算発行スロット）が、定数値とデスティネーションレジスタを示すＲdestからなる命令から定数値をロードするように構成されており、」「定数値とデスティネーションレジスタを示すＲdestからなる命令は、CONST処理を行う演算送出スロット（演算発行スロット）に対応する、ＶＬＩＷ命令内の送出スロット（発行スロット）のセットのうちの予め定められた１つの送出スロット（発行スロット）にマッピングされ」ることであると認められる。
　同様に、CONST処理を行う機能ユニットはCONST処理を行う演算送出スロット（演算発行スロット）に含まれるものであるから、上記で引用例１に記載されているとして認定した「CONST処理を行う機能ユニットは、定数値とデスティネーションレジスタを示すＲdestからなる命令に基づいて、定数値をデスティネーションレジスタにロードする処理を行って当該命令を実行するためだけに構成された単一の専用機能ユニットを備える」ことは、「CONST処理を行う演算送出スロット（演算発行スロット）は、定数値とデスティネーションレジスタを示すＲdestからなる命令に基づいて、定数値をデスティネーションレジスタにロードする処理を行って当該命令を実行するためだけに構成された単一の専用機能ユニットを備える」ことであると認められる。
　また、「定数値とデスティネーションレジスタを示すＲdestからなる命令」によりデスティネーションレジスタにロードされた「定数値」は、CONTROL処理、ALU1処理、ALU2処理、MUL処理、FPU処理、及びMEM処理のそれぞれを行う複数の演算送出スロット（演算発行スロット）の１つにおける命令の実行に必要なものであることは自明である。
　
　結局のところ、引用例１には、次の発明（以下、「引用発明」という。）が記載されていると認められる。
　
「ＶＬＩＷ命令にグループ化され且つ並列に実行される命令のセットから生成された制御信号に基づいて、データを処理するＶＬＩＷ処理装置であって、
　CONTROL処理、ALU1処理、ALU2処理、MUL処理、FPU処理、及びMEM処理のそれぞれを行う複数の演算送出スロット（演算発行スロット）であって、各演算送出スロット（演算発行スロット）が１つの機能ユニットを備え、前記複数の演算送出スロット（演算発行スロット）のそれぞれが、ＶＬＩＷ命令における命令のセットに対応した送出スロット（発行スロット）のセットの個々の送出スロット（発行スロット）によって制御される、複数の演算送出スロット（演算発行スロット）を備え、
　CONST処理を行う演算送出スロット（演算発行スロット）によりロードされなければならない定数値がないことを示すＮＯＰ演算を、ＶＬＩＷ命令内の送出スロット（発行スロット）が含んでいない場合に、CONST処理を行う演算送出スロット（演算発行スロット）が、定数値とデスティネーションレジスタを示すＲdestからなる命令から定数値をロードするように構成されており、前記定数値は、CONTROL処理、ALU1処理、ALU2処理、MUL処理、FPU処理、及びMEM処理のそれぞれを行う複数の演算送出スロット（演算発行スロット）の１つにおける命令の実行に必要であり、定数値とデスティネーションレジスタを示すＲdestからなる命令は、CONST処理を行う演算送出スロット（演算発行スロット）に対応する、ＶＬＩＷ命令内の送出スロット（発行スロット）のセットのうちの予め定められた１つの送出スロット（発行スロット）にマッピングされ、
　CONST処理を行う演算送出スロット（演算発行スロット）は、定数値とデスティネーションレジスタを示すＲdestからなる命令に基づいて、定数値をデスティネーションレジスタにロードする処理を行って当該命令を実行するためだけに構成された単一の専用機能ユニットを備える、
　ことを特徴とする装置。」
　
３．引用例２に記載されている技術的事項
　当審が平成２３年５月２０日付け拒絶理由通知において引用した国際公開第０２／２９５６２号（２００２年４月１１日国際公開。以下、「引用例２」という。）には、図面とともに以下の技術事項が記載されている。（なお、仮訳は、引用例２のパテントファミリである特表２００４−５１１０４３号公報を参考にして当審で作成した。）
　
（２の１）
「…（前略）…the VLIW instruction format consists of a concatenation of a plurality of issue slots…（後略）…」
（明細書第３頁第４行目〜同頁第５行目。
　仮訳：ＶＬＩＷ命令のフォーマットは複数の発行スロットの連結から構成される。）
　
（２の２）
「According to Fig.1, the architecture comprises seven functional unit clusters US1 to US7, wherein each functional unit cluster comprises at least one functional unit…（後略）…」
（明細書第５頁第１行目〜同頁第２行目。
　仮訳：図１によれば、アーキテクチャは、７つの機能ユニットクラスタＵＣ１〜ＵＣ７を有する。各機能ユニットクラスタは少なくとも１つの機能ユニットを有する。）
　
（２の３）
「In fig 1, the first functional unit cluster UC1 comprises a first arithmetic logical unit ALU1 for performing arithmetic and logical operations, a first load/store unit L/S1 for performing loading and storeing operations, a first branch unit BU1 required for performing branching operations, and a multiplication unit MUL1 for performing multiplication operations.…（後略）…」
（明細書第５頁１６行目〜同頁第２０行目。
　仮訳：図１では、第１の機能ユニットクラスタＵＣ１は、算術演算及び論理演算を行うための第１の算術論理ユニットＡＬＵ１と、ロード処理とストア処理を行うための第１のロード／ストアユニットＬ／Ｓ１と、分岐処理を行うための第１の分岐ユニットＢＵ１と、乗算を行うための乗算ユニットＭＵＬ１とを有する。）
　
（２の４）
「Each functional unit cluster corresponds to an operation issue slot of the processor core and contains a parametrizable number of functional units. In every cycle, at most one operation can be started on one of the functional units in the cluster.」
（明細書第５頁３１行目〜同頁第３３行目。
　仮訳：それぞれの機能ユニットクラスタは、プロセッサコアのオペレーションの１つの発行スロットに対応する。それぞれの機能ユニットクラスタは、パラメータ化可能な数の機能ユニットを有する。各サイクルにおいて、当該クラスタにおける１つの機能ユニットにおいて多くとも１つのオペレーションを開始することができる。）
　　
４．引用例３に記載されている技術的事項
　当審が平成２３年５月２０日付け拒絶理由通知において引用した特表２００１−５１５６３５号公報（平成１３年９月１８日国内公表。以下、「引用例３」という。）には、図面とともに以下の技術事項が記載されている。
　
（３の１）
「VLIWプロセッサの例は、フィリップスエレクトロニクス社のTM-1000プロセッサ（TriMedia）である。…（中略）…VLIWプロセッサの場合、インストラクションの並列実行は、単一の長いインストラクションワードにおいて多重基本マシンコマンドを結合することによって得られる。…（中略）…クロックサイクルごとに、長いインストラクションワードが、ロックステップ方式で作動する並列配列の機能ユニットに供給される。コマンド内の各コマンドは、ユニット内の関連するユニットに供給される。…（中略）…
  TM-1000のプロセッサは、非常に長いインストラクションワード発行レジスタの各発行スロットに、各々、コマンドを並列に発生させる。各発行スロットは、機能ユニットの各グループと、レジスタファイルへの２つの読み込みポートと１つの書き込みポートとに関連している。特定のコマンドは、特定の発行スロットに関連するグループの機能ユニットの中の特定のユニットに向けられている。」
（第６頁第８行目〜同頁第２２行目）
　
５．ＶＬＩＷ処理装置において１つの発行スロットに複数の機能ユニットを備える公知発明の認定
　引用例２の上記（２の１）に「ＶＬＩＷ命令のフォーマットは複数の発行スロットの連結から構成される。」と記載され、上記（２の２）に「アーキテクチャは、７つの機能ユニットクラスタＵＣ１〜ＵＣ７を有する。各機能ユニットクラスタは少なくとも１つの機能ユニットを有する。」と記載され、上記（２の３）に「第１の機能ユニットクラスタＵＣ１は、算術演算及び論理演算を行うための第１の算術論理ユニットＡＬＵ１と、ロード処理とストア処理を行うための第１のロード／ストアユニットＬ／Ｓ１と、分岐処理を行うための第１の分岐ユニットＢＵ１と、乗算を行うための乗算ユニットＭＵＬ１とを有する。」と記載され、上記（２の４）に「それぞれの機能ユニットクラスタは、プロセッサコアのオペレーションの１つの発行スロットに対応する。」と記載されている。また、引用例３の上記（３の１）に「VLIWプロセッサの例は、フィリップスエレクトロニクス社のTM-1000プロセッサ（TriMedia）である。」、「TM-1000のプロセッサは、非常に長いインストラクションワード発行レジスタの各発行スロットに、各々、コマンドを並列に発生させる。各発行スロットは、機能ユニットの各グループ…（中略）…に関連している。」と記載されている。この引用例２及び引用例３に示されるように、複数の発行スロットを有するＶＬＩＷ処理装置において、１つの発行スロットに対して複数の機能ユニットを備えるようにすることは、本願優先日前に公知である（以下、この公知発明を「公知発明１」という。）。
　
６．引用例４に記載されている技術的事項
　当審が平成２３年５月２０日付け拒絶理由通知において引用した特開平１１−７３８７号公報（平成１１年１月１２日出願公開。以下、「引用例４」という。）には、図面とともに以下の技術事項が記載されている。
　
（４の１）
「【００１３】本プロセッサは、ＶＬＩＷプロセッサであり、３２ビット固定長の命令を解読実行する。図１（ａ）は、本プロセッサが実行する命令５０のフィールド構成を示す図である。図１（ｂ）〜図１（ｄ）は１６種類の命令フォーマットを示す図であり、そのうち、図１（ｂ）は３オペレーション、図１（ｃ）は２オペレーション、図１（ｄ）は１オペレーションを同時に指定できる命令フォーマットである。」
　
（４の２）
「【００１５】図１（ｂ）〜図１（ｄ）において、“ｃｏｎｓｔ”は定数であり、これが用いられるオペレーションの種類によっては即値、絶対番地、ディスプレースメント等の数値定数や文字定数を意味する。…（後略）…」
　
（４の３）
「【００１７】また、数値を伴わない定数“ｃｏｎｓｔ”は、本プロセッサが備える専用の３２ビットレジスタ（図３に示される定数レジスタ３６）に格納される定数を示す。例えば、フォーマットコードが“０”である命令フォーマットにおけるＰ１．０フィールド５２に置かれた４ビットの定数“ｃｏｎｓｔ”は、暗黙的に指定された定数レジスタ３６に格納される定数である。」
　
（４の４）
「【００３２】…（中略）…定数レジスタ制御部３２は、フォーマットデコーダ２１からの指示に基づいて命令レジスタ１０に保持された４ビット又は１６ビットの定数（ｃｏｎｓｔ）を定数レジスタ３６に格納する制御を行なう。」
　
（４の５）
「【００３４】レジスタ群３４は、１５個の３２ビット汎用レジスタ３５と１個の３２ビット定数レジスタ３６から構成される。…（中略）…なお、定数レジスタ３６に格納された値は、第１演算部３７及び第２演算部３８での演算に用いられる他に、ＰＣ部３３にも転送され、ここで分岐先となる有効アドレスを生成するために用いられる。」
　
７．デスティネーションレジスタ番号の指定を必要とせずに定数（即値）をロードする公知発明の認定
　引用例４の上記（４の１）に「本プロセッサは、ＶＬＩＷプロセッサであり、３２ビット固定長の命令を解読実行する。図１（ａ）は、本プロセッサが実行する命令５０のフィールド構成を示す図である。図１（ｂ）〜図１（ｄ）は１６種類の命令フォーマットを示す図であり、そのうち、図１（ｂ）は３オペレーション、図１（ｃ）は２オペレーション、図１（ｄ）は１オペレーションを同時に指定できる命令フォーマットである。」と記載され、上記（４の２）に「図１（ｂ）〜図１（ｄ）において、“ｃｏｎｓｔ”は定数であり、これが用いられるオペレーションの種類によっては即値…（中略）…を意味する。」と記載され、上記（４の４）に「命令レジスタ１０に保持された４ビット又は１６ビットの定数（ｃｏｎｓｔ）を定数レジスタ３６に格納する」と記載されていることから明らかなように、引用例４におけるＶＬＩＷ命令には即値である定数ｃｏｎｓｔが含まれるものであると認められる。
　さらに、上記（４の３）に「定数“ｃｏｎｓｔ”は、本プロセッサが備える専用の３２ビットレジスタ（図３に示される定数レジスタ３６）に格納される定数を示す。」、「定数“ｃｏｎｓｔ”は、暗黙的に指定された定数レジスタ３６に格納される定数である。」と記載され、上記（４の５）に「レジスタ群３４は、１５個の３２ビット汎用レジスタ３５と１個の３２ビット定数レジスタ３６から構成される。」と記載されていることから明らかなように、引用例４には、ＶＬＩＷ命令に即値である定数ｃｏｎｓｔが含まれる一方で、ＶＬＩＷプロセッサに定数レジスタ３６がただ１つ存在し、ＶＬＩＷ命令においてデスティネーションレジスタ番号等の指定を必要とせず暗黙的にただ１つの定数レジスタ３６を指定し、このＶＬＩＷ命令に基づいてＶＬＩＷプロセッサはただ１つの定数レジスタ３６にＶＬＩＷ命令内の定数ｃｏｎｓｔをロードする発明が記載されていると認められる（以下、この公知発明を「公知発明２」という。）。
　
第４．対比
　本願発明と引用発明とを比較する。
　
　引用発明の「CONTROL処理、ALU1処理、ALU2処理、MUL処理、FPU処理、及びMEM処理のそれぞれを行う複数の演算送出スロット（演算発行スロット） 」は、本願発明の「複数の第１発行スロット」に相当する。
　
　審判請求人は平成２３年８月３０日付け手続補正を行うとともに、同日付けの意見書にて「「制御語」は、特定の発行スロットに割り当てられたビットスペースを表しているのに対し、「命令」は、これらの「制御語」にマッピングされるものを表している。例えば、本願の図４等を参酌すると、制御語４１３、４１５、４１７、４１９は、それぞれ、発行スロットＵＣ０、ＵＣ１、ＵＣ２、ＵＣ３に対応づけられており、制御語４１１は、専用発行スロットＵＣ４に対応づけられている。「命令」は、ビットスペースに格納されている実情報であり、プロセッサを如何に動作させるかを定義している。「制御語」のそれぞれは、一般的に、クロックサイクルの進行と共に、種々の「命令」を含むこととなる。」という主張を行っている。これはつまり、同手続補正後の各請求項の記載において、ＶＬＩＷ命令内における複数の位置のそれぞれに対して「制御語」という用語を用い、その制御語たる位置にマッピングされる実情報に対して「命令」という用語を用いる旨の用語の整理を行うと主張していることに等しい。
　このような用語の整理を考慮すると、引用発明の「ＶＬＩＷ命令における送出スロット（発行スロット）」及び「ＶＬＩＷ命令内の送出スロット（発行スロット）」はいずれも、ＶＬＩＷ命令内の複数の位置のそれぞれであるから、本願発明の「制御語」に相当し、引用発明の「命令」は、ＶＬＩＷ命令内の複数の位置のそれぞれの位置にマッピングされる実情報であるから、本願発明の「命令」に相当する。
　
　引用発明の「CONST処理を行う演算送出スロット（演算発行スロット）」は、本願発明の「専用第２発行スロット」に相当する。
　引用発明の「定数値」は本願発明の「即値」に相当する。
　引用発明の「定数値とデスティネーションレジスタを示すＲdestからなる命令」と本願発明の「即値からなる専用命令」は、即値を含む専用命令である点で一致する。
　引用発明の「定数値とデスティネーションレジスタを示すＲdestからなる命令から定数値をロードする」ことと本願発明の「即値からなる専用命令をロードする」ことは、即値を含む専用命令から即値をロードすることである点で一致する。
　
　すると、本願発明と引用発明とは、次の点で一致する。
　
＜一致点＞
　ＶＬＩＷ命令にグループ化され且つ並列に実行される命令のセットから生成された制御信号に基づいて、データを処理するＶＬＩＷ処理装置であって、
　複数の第１発行スロットであって、各第１発行スロットが機能ユニットを備え、前記複数の第１発行スロットのそれぞれが、前記命令のセットに対応した制御語のセットの個々の制御語によって制御される、複数の第１発行スロットを備え、
　専用第２発行スロットによりロードされなければならない即値がないことを示すＮＯＰ演算を、前記制御語が含んでいない場合に、専用第２発行スロットが、即値を含む専用命令から即値をロードするように構成されており、前記即値は、前記複数の第１発行スロットの１つにおける命令の実行に必要であり、前記専用命令は、前記専用第２発行スロットに対応する前記制御語のセットのうちの予め定められた１つの制御語にマッピングされ、
　前記専用第２発行スロットが、前記専用命令を実行するためだけに構成された単一の専用機能ユニットを備える、
　ことを特徴とする装置。
　
一方で、両者は、次の点で相違する。
　　
＜相違点１＞
　各第１発行スロットが機能ユニットを備えることに関して、本願発明では「各第１発行スロットが複数の機能ユニットを備え」るのに対して、引用発明では「各演算送出スロット（演算発行スロット）が１つの機能ユニットを備え」る点。
　　
＜相違点２＞
　即値を含む専用命令に関して、本願発明では「即値からなる専用命令」であるのに対して、引用発明では「定数値とデスティネーションレジスタを示すＲdestからなる命令」である点。これに伴い、即値を含む専用命令から即値をロードすることに関して、本願発明では「即値からなる専用命令をロードする」ものであるのに対し、引用発明では「定数値とデスティネーションレジスタを示すＲdestからなる命令から定数値をロードする」ものである点。
　
第５．判断
　上記した相違点１及び２について検討する。
　
１．相違点１について
　公知発明１として既に示したように、引用例２及び引用例３には、複数の発行スロットを有するＶＬＩＷ処理装置において、１つの発行スロットに対して複数の機能ユニットを備える発明が記載されている。
　引用発明も公知発明１もともに、複数の（演算）発行スロットを有するＶＬＩＷ処理装置であるから、引用発明に公知発明１を適用して、引用発明においても、各演算送出スロット（演算発行スロット）が複数の機能ユニットを備えるように設計変更することに特段の困難性はない。　
　よって、上記相違点１は格別のものではない。
　
２．相違点２について
　公知発明２として既に示したように、引用例４には、ＶＬＩＷ命令に即値である定数ｃｏｎｓｔが含まれる一方で、ＶＬＩＷプロセッサに定数レジスタがただ１つ存在し、ＶＬＩＷ命令においてデスティネーションレジスタ番号等の指定を必要とせず暗黙的にただ１つの定数レジスタを指定し、このＶＬＩＷ命令に基づいてＶＬＩＷプロセッサはただ１つの定数レジスタにＶＬＩＷ命令内の定数ｃｏｎｓｔをロードする発明が記載されている。
　引用発明も公知発明２もともに、ＶＬＩＷ処理装置において、ＶＬＩＷ命令内に即値を有し、その即値をレジスタにロードすることに関するものであるから、引用発明に公知発明２を適用することにより、引用発明において、定数値をロードするデスティネーションレジスタをただ１つ存在するようにして、「定数値とデスティネーションレジスタを示すＲdestからなる命令」からデスティネーションレジスタを示すＲdestを削除して、定数値のみからなる命令となるように変更し、これに伴い、定数値のみからなる命令をロードするように変更することに、特段の困難性はない。
　よって、上記相違点２は格別のものではない。
　
３．小括
　上記１．と上記２．で示したように、上記相違点１及び上記相違点２は格別のものではない。
　また、本願発明が有する効果は、引用発明、（引用例２及び引用例３に記載された）公知発明１、及び、（引用例４に記載された）公知発明２から当業者が予測できた範囲内のものである。
　
　よって、本願発明は、引用発明、（引用例２及び引用例３に記載された）公知発明１、及び、（引用例４に記載された）公知発明２に基いて、当業者が容易に発明をすることができたものである。
　　
第６．むすび
　したがって、本願の請求項１に係る発明は、その優先日前に日本国内又は外国において頒布された刊行物に記載された発明に基いて、当業者が容易に発明をすることができたものであるから、他の請求項について検討をするまでもなく、本願は特許法第２９条第２項の規定により特許を受けることができない。
　
　よって、結論のとおり審決する。