【事件の表示】
　特願２００６−５５１３５５「非揮発性メモリの雑／ファインプログラミングのためのチャージパケット測定」拒絶査定不服審判事件〔平成１７年８月１１日国際公開、ＷＯ２００５／０７３９８０、平成１９年７月１９日国内公表、特表２００７−５２００２８〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯
　本願は、平成１７年１月２５日（パリ条約に基づく優先権主張　外国庁受理　２００４年１月２７日、アメリカ合衆国）を国際出願日とする特許出願であって、平成１８年１２月１９日に手続補正書が提出され、平成２１年８月６日付けの拒絶理由通知に対して同年１２月１６日に意見書及び補正書が提出されたが、平成２２年７月２日付けで拒絶査定がなされた。
　それに対して、同年１１月１１日に拒絶査定不服審判が請求されるとともに手続補正書が提出され、その後、平成２３年２月１７日付けで審尋がなされ、同年５月２日に回答書が提出された。
　
第２．補正の却下の決定
【補正の却下の決定の結論】
　平成２２年１１月１１日に提出された手続補正書による補正を却下する。
　
【理由】
１．補正の内容
　平成２２年１１月１１日に提出された手続補正書による補正（以下「本件補正」という。）は、補正前の特許請求の範囲の請求項１〜２４を、補正後の特許請求の範囲の請求項１〜２３と補正するものであり、補正前後の請求項１は各々次のとおりである。
（補正前）
　「【請求項１】
　非揮発性記憶要素をプログラミングするための装置であり、
　非揮発性記憶要素が雑プログラミングモードにあるのか又はファインプログラミングモードにあるのかを示す出力を提供するプログラミングモードインディケータと、
　プログラミングモードインディケータと非揮発性記憶要素とに接続されている切換可能な電荷計量回路とを備えており、
　切換可能な電荷計量回路は、電荷蓄積装置を有し、非揮発性要素がファインプログラミングモードにあることを示すプログラミングモードインディケータに応じて、電荷蓄積装置に蓄積されていた電荷を放電することによって、計量された電荷を非揮発性記憶要素に供給することを特徴とする装置。」
　
（補正後）
　「【請求項１】
　非揮発性記憶要素を最初に雑プログラミングし、次いでファインプログラミングする２段階プログラムをするための装置であり、
　非揮発性記憶要素が雑プログラミングモードにあるのか又はファインプログラミングモードにあるのかを示す出力を提供するプログラミングモードインディケータと、
　プログラミングモードインディケータが提供する出力に従って非揮発性記憶要素に接続されている状態と接続されていない状態の間で切換可能であり、電荷蓄積装置を内蔵しているファインプログラミングモード用の電荷計量回路とを備えており、
　プログラミングモードインディケータがファインプログラミングモードにあることを示す出力を提供している場合は、ファインプログラミングモード用の電荷計量回路が非揮発性記憶要素に接続されている状態に切り換えられ、電荷蓄積装置に蓄積されていた電荷を放電することによって計量された電荷を非揮発性記憶要素に供給し、
　プログラミングモードインディケータが雑プログラミングモードにあることを示す出力を提供している場合は、ファインプログラミングモード用の電荷計量回路が非揮発性記憶に接続されていない状態に切り換えられることを特徴とする装置。」
　
２．本件補正による補正事項
　本件補正による補正事項を整理すると次のとおりである。
（１）補正事項１
　補正前の請求項２２を削除すること。及び、それに伴って、請求項の番号及び引用する請求項の番号を修正すること。
　
（２）補正前の請求項１の「非揮発性記憶要素をプログラミングするための装置であり」を、「非揮発性記憶要素を最初に雑プログラミングし、次いでファインプログラミングする２段階プログラムをするための装置であり」と補正して、補正後の請求項１とすること。
　
（３）補正前の請求項１の「プログラミングモードインディケータと非揮発性記憶要素とに接続されている切換可能な電荷計量回路とを備えており」を、「プログラミングモードインディケータが提供する出力に従って非揮発性記憶要素に接続されている状態と接続されていない状態の間で切換可能であり、電荷蓄積装置を内蔵しているファインプログラミングモード用の電荷計量回路とを備えており」と補正して、補正後の請求項１とすること。
　
（４）補正前の請求項１の「切換可能な電荷計量回路は、電荷蓄積装置を有し、非揮発性要素がファインプログラミングモードにあることを示すプログラミングモードインディケータに応じて、電荷蓄積装置に蓄積されていた電荷を放電することによって、計量された電荷を非揮発性記憶要素に供給すること」を、「プログラミングモードインディケータがファインプログラミングモードにあることを示す出力を提供している場合は、ファインプログラミングモード用の電荷計量回路が非揮発性記憶要素に接続されている状態に切り換えられ、電荷蓄積装置に蓄積されていた電荷を放電することによって計量された電荷を非揮発性記憶要素に供給し、　プログラミングモードインディケータが雑プログラミングモードにあることを示す出力を提供している場合は、ファインプログラミングモード用の電荷計量回路が非揮発性記憶に接続されていない状態に切り換えられること」と補正して、補正後の請求項１とすること。
　
（５）補正前の請求項２の「切換可能な電荷計量回路は、電源と、電源と電荷蓄積装置に接続されている第１スイッチを有し、　電荷蓄積装置は、第１スイッチと非揮発性記憶要素のための制御ラインとに接続されており、　第１スイッチは、電源が電荷蓄積装置を充電することを選択的に許容すること」を、「ファインプログラミングモード用の電荷計量回路が、電源と、電源と電荷蓄積装置に接続されている第１スイッチを有し、　電荷蓄積装置は、第１スイッチと非揮発性記憶要素のための制御ラインとに接続されており、　第１スイッチが、電源が電荷蓄積装置を充電することを選択的に許容すること」と補正して、補正後の請求項２とすること。
　
（６）補正前の請求項３の「切換可能な電荷計量回路は、第２スイッチをさらに有し、　第２スイッチは、制御ラインと電荷蓄積装置とプログラミングモードインディケータとに接続されており、　第２スイッチは、非揮発性記憶要素がファインプログラミングモードにあることをプログラミングモードインディケータが示す場合に、電荷蓄積装置を制御ラインに選択的に接続すること」を、「第２スイッチをさらに有し、　第２スイッチは、制御ラインと電荷蓄積装置とプログラミングモードインディケータとに接続されており、　第２スイッチは、非揮発性記憶要素がファインプログラミングモードにあることをプログラミングモードインディケータが示す場合に、ファインプログラミングモード用の電荷蓄積装置を制御ラインに選択的に接続すること」と補正して、補正後の請求項３とすること。
　
（７）補正前の請求項４の「切換可能な電荷計量回路は、第１電源と、第１電源に接続されている第１スイッチと、第１スイッチに接続されている第１電荷蓄積装置（請求項１から３に記載の電荷蓄積装置）と、第２電源と、第２電源に接続されている第２スイッチと、第２スイッチに接続されている第２電荷蓄積装置と、第３スイッチとを有し」を、「ファインプログラミングモード用の電荷計量回路が、第１電源と、第１電源に接続されている第１スイッチと、第１スイッチに接続されている第１電荷蓄積装置（請求項１から３に記載の電荷蓄積装置）とを備えており、　雑プログラミングモード用の電荷計量回路が、第２電源と、第２電源に接続されている第２スイッチと、第２スイッチに接続されている第２電荷蓄積装置とを備えており、　第３スイッチをさらに有し」と補正して、補正後の請求項４とすること。
　
（８）補正前の請求項５の「切換可能な電荷計量回路は、プログラミングモードインディケータに接続されている可変電源と、可変電源に接続されている第１スイッチを有し」を、「ファインプログラミングモード用の電荷計量回路と雑プログラミングモード用の電荷計量回路が、プログラミングモードインディケータに接続されている可変電源と、可変電源に接続されている第１スイッチを共用し」と補正して、補正後の請求項５とすること。
　
（９）補正前の請求項５の「可変電源は、非揮発性要素が雑プログラミングモードにあることをプログラミングモードインディケータが示す場合に、電荷蓄積装置を第１レベルに充電し、非揮発性記憶要素がファインプログラミングモードにあることをプログラミングモードインディケータが示す場合に、電荷蓄積装置を第２レベルに充電すること」を、「可変電源は、非揮発性要素が雑プログラミングモードにあることをプログラミングモードインディケータが示す場合に、電荷蓄積装置を第１レベルに充電することによって雑プログラミングモード用の電荷計量回路を実現し、非揮発性記憶要素がファインプログラミングモードにあることをプログラミングモードインディケータが示す場合に、電荷蓄積装置を第２レベルに充電することによってファインプログラミングモード用の電荷計量回路を実現すること」と補正して、補正後の請求項５とすること。
　
（１０）補正前の請求項６の「切換可能な電荷計量回路は、電源と、電源とプログラミングモードインディケータとに接続されている第１スイッチと、第１スイッチに接続されている第２電荷蓄積装置とを有し、　前記の電荷蓄積装置は、第１スイッチに接続されている第１電荷蓄積装置であり、　第１スイッチは、プログラミングモードインディケータに基づいて、電源が第１電荷蓄積装置と第２電荷蓄積装置のいずれかを充電することを選択的に許容すること」を、「ファインプログラミングモード用の電荷計量回路は、電源と、電源とプログラミングモードインディケータとに接続されている第１スイッチと、第１スイッチに接続されている第１電荷蓄積装置とを有し、　雑プログラミングモード用の電荷計量回路は、電源と、電源とプログラミングモードインディケータとに接続されている第１スイッチと、第１スイッチに接続されている第２電荷蓄積装置とを有し、　ファインプログラミングモード用の電荷計量回路と雑プログラミングモード用の電荷計量回路は、前記電源と前記第１スイッチを共用し、　第１スイッチは、プログラミングモードインディケータが提供する出力に基づいて、電源が第１電荷蓄積装置と第２電荷蓄積装置のいずれかを充電することを選択的に許容すること」と補正して、補正後の請求項６とすること。
　
（１１）補正前の請求項７の「切換可能な電荷計量回路は、電源が第１スイッチに選択的に接続されるように、第１スイッチと電源との間に接続されている第２スイッチを有すること」を、「ファインプログラミングモード用の電荷計量回路と雑プログラミングモード用の電荷計量回路が、電源が第１スイッチに選択的に接続されるように、第１スイッチと電源との間に接続されている第２スイッチを共用していること」と補正して、補正後の請求項７とすること。
　
（１２）補正前の請求項８の「切換可能な電荷計量回路は、電源と、電源に接続されている第１スイッチを有し、　電荷蓄積装置は、第１スイッチと非揮発性記憶要素のための制御ラインとに接続され、　第１スイッチは、電源が電荷蓄積装置を充電することを選択的に許容し、　電荷蓄積装置は、非揮発性記憶要素をプログラミングするために、制御ラインを介して放電すること」を、「ファインプログラミングモード用の電荷計量回路は、電源と、電源に接続されている第１スイッチを有し、　電荷蓄積装置は、第１スイッチと非揮発性記憶要素のための制御ラインとに接続され、　第１スイッチは、電源が電荷蓄積装置を充電することを選択的に許容し、　電荷蓄積装置は、非揮発性記憶要素をファインプログラミングするために、制御ラインを介して放電することを」と補正して、補正後の請求項８とすること。
　
（１３）補正前の請求項１２の「切換可能な電荷計量回路」及び「キャパシタは、非揮発性記憶要素をプログラミングするために」を、それぞれ「ファインプログラミングモード用の電荷計量回路」及び「キャパシタは、非揮発性記憶要素をファインプログラミングするために」と補正して、補正後の請求項１２とすること。
　
（１４）補正前の請求項１５の「プログラミングするための方法であり」を、「非揮発性記憶要素を最初に雑プログラミングし、次いでファインプログラミングする２段階プログラムをするための方法であり」と補正して、補正後の請求項１５とすること。
　
（１５）補正前の請求項１５の「その後に、非揮発性記憶要素に計量された電荷を加えることによって」を、「その後に、非揮発性記憶要素にファインプログラミング用に計量された電荷を加えることによって」と補正して、補正後の請求項１５とすること。
　
（１６）補正前の請求項１５の「揮発性記憶要素に計量された電荷を加える処理が、電荷蓄積装置を充電し、非揮発性記憶要素にプログラムシグナルを加え、非揮発性記憶要素を介して電荷蓄積装置を放電させること」を、「非揮発性記憶要素にファインプログラミング用に計量された電荷を加える処理が、電荷蓄積装置を充電し、非揮発性記憶要素にプログラムシグナルを加え、非揮発性記憶要素を介して電荷蓄積装置を放電させるものであり、　非揮発性記憶要素を雑プログラミングする処理では、非揮発性記憶要素にファインプログラミング用に計量された電荷を加えないこと」と補正して、補正後の請求項１５とすること。
　
（１７）補正前の請求項１８〜２１の「計量された電荷」を、各々「ファインプログラミング用に計量された電荷」と補正して、補正後の請求項１８〜２１とすること。
　
３．新規事項の追加の有無、及び補正の目的の適否についての検討
（１）補正事項１について
　補正事項１は、特許法第１７条の２第４項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項をいう。以下同じ。）第１号に掲げる請求項の削除を目的とするものに該当する。
　したがって、補正事項１は、特許法第１７条の２第４項に規定する要件を満たす。
　また、補正事項１が特許法第１７条の２第３項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第３項をいう。以下同じ。）に規定する要件を満たすことは明らかである。
　
（２）補正事項２について
　補正事項２は、補正前の請求項１に係る発明の発明特定事項である「プログラミング」に対して技術的限定を加えるものものであるから、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　したがって、補正事項２は、特許法第１７条の２第４項に規定する要件を満たす。
　また、補正事項２により補正された部分は、本願の願書に最初に添付した明細書（以下「当初明細書」という。また、本願の願書に最初に添付した図面を「当初図面」といい、本願の願書に最初に添付した明細書、特許請求の範囲又は図面をまとめて「当初明細書等」という。）の００５１〜００５２段落等に記載されているものと認められるから、補正事項２は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものである。
　したがって、補正事項２は、当初明細書等に記載された事項の範囲内においてなされたものであるから、特許法第１７条の２第３項に規定する要件を満たす。
　
（３）補正事項３について
　補正事項３は、補正前の請求項１に係る発明の発明特定事項である「電荷計量回路」に対して技術的限定を加えるものであるから、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　したがって、補正事項３は、特許法第１７条の２第４項に規定する要件を満たす。
　また、補正事項３により補正された部分は、当初明細書の００７８段落及び当初図面の図２０等に記載されているものと認められるから、補正事項３は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものである。
　したがって、補正事項３は、当初明細書等に記載された事項の範囲内においてなされたものであるから、特許法第１７条の２第３項に規定する要件を満たす。
　
（４）補正事項４について
　補正事項４は、補正前の請求項１に係る発明の発明特定事項である「電荷計量回路」に対して技術的限定を加えるものであるから、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　したがって、補正事項４は、特許法第１７条の２第４項に規定する要件を満たす。
　また、補正事項４により補正された部分は、当初明細書の００７８段落及び当初図面の図２０等に記載されているものと認められるから、補正事項４は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものである。
　したがって、補正事項４は、当初明細書等に記載された事項の範囲内においてなされたものであるから、特許法第１７条の２第３項に規定する要件を満たす。
　
（５）補正事項５について
　補正事項５は、補正前の請求項５に係る発明の発明特定事項である「電荷計量回路」に対して技術的限定を加えるものであるから、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　したがって、補正事項５は、特許法第１７条の２第４項に規定する要件を満たす。
　また、補正事項５により補正された部分は、当初明細書の００７８段落及び当初図面の図２０等に記載されているものと認められるから、補正事項５は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものである。
　したがって、補正事項５は、当初明細書等に記載された事項の範囲内においてなされたものであるから、特許法第１７条の２第３項に規定する要件を満たす。
　
（６）補正事項６〜１２について
　補正事項６〜１２は、補正前の請求項３〜８に係る発明の発明特定事項である「電荷計量回路」に対して技術的限定を加えるものであるから、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　したがって、補正事項６〜１２は、特許法第１７条の２第４項に規定する要件を満たす。
　また、補正事項６〜１２により補正された部分は、当初明細書の００７８段落及び当初図面の図２０等に記載されているものと認められるから、補正事項６〜１２は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものである。
　したがって、補正事項６〜１２は、当初明細書等に記載された事項の範囲内においてなされたものであるから、特許法第１７条の２第３項に規定する要件を満たす。
　
（７）補正事項１３について
　補正事項１３は、補正前の請求項１２に係る発明の発明特定事項である「電荷計量回路」及び「プログラミング」に対して、各々技術的限定を加えるものであるから、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　したがって、補正事項１３は、特許法第１７条の２第４項に規定する要件を満たす。
　また、補正事項１３により補正された部分は、当初明細書の００７８段落及び当初図面の図２０等に記載されているものと認められるから、補正事項１３は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものである。
　したがって、補正事項１３は、当初明細書等に記載された事項の範囲内においてなされたものであるから、特許法第１７条の２第３項に規定する要件を満たす。
　
（８）補正事項１４について
　補正事項１４は、補正前の請求項１５に係る発明の発明特定事項である「プログラミングするための方法」を、後の記載との対応がより明確になるように補正したものであるから、特許法第１７条の２第４項第４号に掲げる明瞭でない記載の釈明を目的とするものに該当する。
　したがって、補正事項１４は、特許法第１７条の２第４項に規定する要件を満たす。
　また、補正事項１４が特許法第１７条の２第３項に規定する要件を満たすことは明らかである。
　
（９）補正事項１５について
　補正事項１５は、補正前の請求項１５に係る発明の発明特定事項である「計量された電荷」に対して技術的限定を加えるものであるから、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　したがって、補正事項１５は、特許法第１７条の２第４項に規定する要件を満たす。
　また、補正事項１５により補正された部分は、当初明細書の００７８段落及び当初図面の図２０等に記載されているものと認められるから、補正事項１５は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものである。
　したがって、補正事項１５は、当初明細書等に記載された事項の範囲内においてなされたものであるから、特許法第１７条の２第３項に規定する要件を満たす。
　
（１０）補正事項１６について
　補正事項１６は、補正前の請求項１５係る発明の発明特定事項である「計量された電荷」及び「雑プログラミングフェーズ」に対して技術的限定を加えるものであるから、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　したがって、補正事項１６は、特許法第１７条の２第４項に規定する要件を満たす。
　また、補正事項１６により補正された部分は、当初明細書の００７８段落及び当初図面の図２０等に記載されているものと認められるから、補正事項１６は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものである。
　したがって、補正事項１６は、当初明細書等に記載された事項の範囲内においてなされたものであるから、特許法第１７条の２第３項に規定する要件を満たす。
　
（１１）補正事項１７について
　補正事項１７は、補正前の請求項１８〜２１に係る発明の発明特定事項である「計量された電荷」に対して、各々技術的限定を加えるものであるから、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　したがって、補正事項１７は、特許法第１７条の２第４項に規定する要件を満たす。
　また、補正事項１７により補正された部分は、当初明細書の００７８段落及び当初図面の図２０等に記載されているものと認められるから、補正事項１７は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものである。
　したがって、補正事項１７は、当初明細書等に記載された事項の範囲内においてなされたものであるから、特許法第１７条の２第３項に規定する要件を満たす。
　
（１２）新規事項の追加の有無、及び補正の目的の適否についてのまとめ
　以上検討したとおりであるから、本件補正は、特許法第１７条の２第３項及び第４項に規定する要件を満たすものである。
　そして、本件補正は、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とする補正を含むものであるから、本件補正による補正後の特許請求の範囲に記載されている事項により特定される発明が、特許出願の際独立して特許を受けることができるものであるか否か、すなわち、本件補正がいわゆる独立特許要件を満たすものであるか否かについて、以下において更に検討する。
　
４．独立特許要件についての検討
（１）補正後の発明
　本件補正による補正後の請求項１〜２３に係る発明は、本件補正により補正された明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項１〜２３に記載されている事項により特定されるとおりのものであり、そのうちの請求項１に係る発明（以下「補正発明」という。）は、請求項１に記載されている事項により特定される、上記１．の「（補正後）」の箇所に記載したとおりのものであり、再掲すると次のとおりである。
　「【請求項１】
　非揮発性記憶要素を最初に雑プログラミングし、次いでファインプログラミングする２段階プログラムをするための装置であり、
　非揮発性記憶要素が雑プログラミングモードにあるのか又はファインプログラミングモードにあるのかを示す出力を提供するプログラミングモードインディケータと、
　プログラミングモードインディケータが提供する出力に従って非揮発性記憶要素に接続されている状態と接続されていない状態の間で切換可能であり、電荷蓄積装置を内蔵しているファインプログラミングモード用の電荷計量回路とを備えており、
　プログラミングモードインディケータがファインプログラミングモードにあることを示す出力を提供している場合は、ファインプログラミングモード用の電荷計量回路が非揮発性記憶要素に接続されている状態に切り換えられ、電荷蓄積装置に蓄積されていた電荷を放電することによって計量された電荷を非揮発性記憶要素に供給し、
　プログラミングモードインディケータが雑プログラミングモードにあることを示す出力を提供している場合は、ファインプログラミングモード用の電荷計量回路が非揮発性記憶に接続されていない状態に切り換えられることを特徴とする装置。」
　
（２）引用刊行物に記載された発明
（２−１）引用例１：特開２００１−３５７６９３号公報
（２−１−１）本願の優先権主張の日前に日本国内において頒布され、原査定の根拠となった拒絶の理由において引用された刊行物である特開２００１−３５７６９３号公報（「以下「引用例１」という。）には、図１〜５と共に、次の記載がある。
ａ．「【０００１】
【発明の属する技術分野】本発明はアナログ記憶装置に関する。詳細には、本発明はアナログ不揮発性フラッシュ・メモリに関する。」
　
ｂ．「【０００４】
【発明が解決しようとする課題】
したがって、フラッシュ・メモリ・セルをプログラムする効率的で正確な技法を有することが必要である
　
ｃ．「【０００８】
【発明の実施の形態】本発明は、アナログ記憶装置アレイ中のフラッシュ・メモリ・セルをプログラムする方法および装置である。読取り回路がフラッシュ・メモリ・セルのセル電圧を読み取る。コンパレータが、読み取られたセル電圧をアナログ信号を表す入力電圧と比較する。コンパレータは第１および第２の比較結果を発生する。プログラミング回路が、第１の比較結果に基づいてフラッシュ・メモリ・セルを反復プログラムするために、第１の大きさに対応する第１のプログラム・パルスを発生する。プログラミング回路は、第１および第２の比較結果に基づいてフラッシュ・メモリ・セルを反復プログラムするために、第１の大きさよりも小さい第２の大きさに対応する第２のプログラム・パルスを発生する。
【０００９】
一実施形態では、カウンタが、フラッシュ・メモリ・セルに印加されるプログラム・パルスの数を決定する。プログラミング回路は、プログラム・パルスの数が所定の最大カウントに達したときにフラッシュ・メモリ・セルのプログラミングを終了する。第１の比較結果は、読み取られたセル電圧が入力電圧よりも所定の量だけ大きいかどうかを指示する。第２の比較結果は、読み取られたセル電圧が入力電圧よりも大きいかどうかを指示する。プログラミング回路は、第２の比較結果に応じて、読み取られたセル電圧が入力電圧よりも小さいときに、フラッシュ・メモリ・セルのプログラミングを終了する
【００１０】
第１および第２のプログラム・パルスはコアース（粗）およびファイン（精）・プログラム・モードに対応する。適切なコアースおよびファイン用の大きさを選択することによって、プログラミングは高速で正確になる。コアース・モードでは、読み取られたセル電圧を入力電圧に迅速に近づけることができる。読み取られたセル電圧が入力電圧に近くなると、プログラミングは、ファイン用大きさをもつファイン・モードに切り替えられる。比較が読み取られたセル電圧が入力電圧よりも小さいことを指示したとき、ファイン・プログラミングが終了する。
　
ｄ．「【００１６】
図１は、本発明の一実施形態による回路１００を例示する図である。回路１００は、プログラム回路１１０、フラッシュ・メモリ・セル１２０、読取り回路１３０、コンパレータ１４０、カウンタ１５０、並びにタイミングおよび制御回路１６０を含んでいる。回路１００は、入力電圧にできるだけ近いセル電圧をフラッシュ・メモリ・セルに書き込むことによってフラッシュ・メモリ・セル１２０をプログラムする
【００１７】
プログラム回路１１０はプログラミング中にメモリ・セル１２０へのプログラミング・パルスを発生する。プログラム回路１１０は、コンパレータ１４０によって供給される比較結果を使用して、コアース用大きさおよびファイン用大きさを有するコアース・パルスおよびファイン・パルスを発生する。
例えば、メモリ・セルがプログラミングされるとき、プログラミング時間を変化させてプログラム・パルスが印加される。コアース用大きさは大きい時間ステップに対応することができ、ファイン用大きさは小さいプログラミング時間に対応することができる。
プログラム回路１１０は、クロッキング信号を受信し、タイミングおよび制御回路１６０からプログラム・パルスを選択するために信号を選択する
【００１８】
フラッシュ・メモリ・セル１２０はアナログ・メモリ・アレイ中のメモリ・セルである。メモリ・セル１２０は、ソース、ドレイン、ゲート、およびフローティング・ゲートを有するフローティングゲート・タイプである。
　
ｅ．「【００１９】
読取り回路１３０はメモリ・セル１２０を読み取る。一実施形態では、読取り回路１３０は、プログラミングされたまたは消去されたメモリ・セル１２０のセル電圧を読み取る
【００２０】
コンパレータ１４０は、読取り回路１３０によって読み取られたセル電圧を入力電圧と比較し、比較結果を発生する。比較結果にはコアース結果とファイン結果の２つがある。コアース結果は、読み取られたセル電圧を入力電圧＋所定の量ΔＶと比較することに対応する。一般に、この所定の量ΔＶはコアース用大きさよりもわずかに大きい。
【００２１】
本発明の一実施形態では、プログラム回路１１０は、読み取られたセル電圧が入力電圧＋ΔＶよりも大きいことを指示するコアース結果をコンパレータ１４０が発生したとき、メモリ・セル１２０をプログラムするためにコアース・パルスを発生する。プログラム回路１１０は、読み取られたセル電圧が入力電圧よりも大きいことを指示するファイン結果をコンパレータ１４０が発生したとき、メモリ・セル１２０をプログラムするためにファイン・パルスを発生する。
【００２２】カウンタ１５０はプログラム回路１１０によって供給されるプログラミング・パルスの数を追跡する。プログラム回路がメモリ・セル１２０に対してプログラム・パルスを発生するたびに、カウンタ１５０は１だけ増分される。カウンタ１５０が所定の最大カウントＮＭＡＸに達したとき、プログラミングが終了する。
【００２３】
タイミングおよび制御回路１６０は、回路中の様々な要素に対してタイミング信号（例えばクロック）および制御信号（例えばプログラム・パルス選択信号、電圧ソース選択信号）を発生する。タイミングおよび制御回路１６０は、プログラム回路１１０に対して適切な制御信号を発生するためにコンパレータ１４０からの比較結果を受信することができる
　
ｆ．「【００２４】
図２は、本発明の一実施形態によるフラッシュ・メモリ・セルとプログラム回路と読取り回路とを含んでいる回路を例示する図である。この回路は、フラッシュ・メモリ・セル２１０、電圧スイッチ２２０および２３０、電流スイッチ２４０、電圧源Ｖ
ＰＤＰ
２２２、Ｖ
ＰＤＲ
２２４、Ｖ
ＳＧＰ
２３２、およびＶ
ＳＧＲ
２３４、電流源Ｉ
Ｐ
２４２およびＩ
Ｒ
２４４を有する
【００２５】フラッシュ・メモリ・セル２１０は、それぞれ電圧源２２０、ソースゲート間電圧源２３０、および電流源２４０に接続された、対ドレインＤ、ゲートＧ、およびソースＳ端子またはノードを有する。行および列をもつ二次元行列に配列された複数のメモリ・セルを有する代表的なメモリ・アレイでは、ゲートＧ端子は、メモリ・アレイの行中のすべてのビット・セルに共通のワード線に対応し、ソースＳ端子は、メモリ・アレイの列中のすべてのビット・セルに共通のビット線に対応する。メモリ・セル２１０は、対ドレイン端子およびワード線端子における電圧レベルでの電圧レベルに応じてプログラム・モードまたは読取りモードになる。フラッシュ・メモリ・セルは、対ドレイン・ノードに高電圧パルスＶＰＤＰ２２２を印加し、ワード線ノードに固定電圧ＶＳＧＰ２３２が供給され、ビット線ノードには電流ＩＰ２４２が供給されることによってプログラミングされる。フローティング・ゲート上の電子の数はソース側注入のために増大し、フローティング・ゲート電圧は降下する。フローティング・ゲート電圧の絶対値変化は、プログラミング時間、プログラミング電流ＩＰ２４２および印加電圧ＶＰＤＰ２２２およびＶＳＧＰ２３２に依存する。
【００２６】
プログラム・モードでは、電圧スイッチ２２０と２３０、および電流スイッチ２４０は、それぞれ対ドレイン、ワード線、およびビット線を電圧源Ｖ
ＰＤＰ
２２２、電圧源Ｖ
ＳＧＰ
２３２、電流源Ｉ
Ｐ
２４２にそれぞれ接続するように切り替わる。一方、読取りモードでは、スイッチ２２０と２３０、および２４０は、それぞれ対ドレイン、ワード線、およびビット線を電圧源Ｖ
ＰＤＲ
２２４、電圧源Ｖ
ＳＧＲ
２３４、および電流源Ｉ
Ｒ
２４４に接続するように切り替わる
【００２７】
一実施形態では、電流源２４２の電流ＩＰはコアース電流またはファイン電流である。
　
ｇ．「【００２８】
図３は、本発明の一実施形態によるフラッシュ・メモリ・セルをプログラムするプロセス３００を例示するフローチャートである
【００２９】
開始時、プロセス３００はカウンタをゼロに初期化し、コアース用大きさを発生するようにプログラム・パルスを設定する（ブロック３１０）。次いでプロセス３００はカウンタをプログラミングし、更新する（ブロック３２０）。ブロック３２０の詳細は図４に記載されている。次に、プロセス３００は、読み取られたセル電圧が入力電圧＋所定の量ΔＶよりも大きいかどうかを判定する（ブロック３３０）。そうであれば、プロセス３００はブロック３２０に戻り、コアース・パルスを供給し続ける。そうでなければ、コアース・パルスが完了し、プロセス３００はファイン段階に入る
【００３０】
プロセス３００はファイン用大きさを発生するようにプログラム・パルスを設定する（ブロック３４０）。次いでプロセス３００はカウンタをプログラミングし、更新する（ブロック３５０）。ブロック３５０の詳細は図４に記載されている。次に、プロセス３００は、読み取られたセル電圧が入力電圧よりも大きいかどうかを判定する（ブロック３６０）。そうであれば、プロセス３００はブロック３５０に戻り、ファイン・プログラミング段階を継続する。そうでなければ、プログラミングされたセル電圧はファイン・プログラミングの大きさによって決定された公差内で入力電圧付近に達しているので、プロセス３００はプログラミングを終了する（ブロック３７０）。次いで、プロセス３００は終了する
【００３１】
上記のプロセスはコアースとファインの２段階手順を記述することに留意されたい。
　
ｈ．「【００３４】
図５は、本発明の一実施形態によるコアースおよびファイン・プログラム曲線を例示する図である。垂直軸は、読取り回路によって読み取られたセル電圧Ｖ
ｓｆ
に対応する。水平軸はプログラム電圧または時間に対応する
【００３５】２つの線形セグメントからなるプログラム曲線は、コアース段階とファイン段階に対応するコアース・セグメントＡＦとファイン・セグメントＦＫからなる。コアース・セグメントＡＦは、それぞれコアース・プログラム電圧ΔＶｃｏａｒｓｅに対応するセグメントＡＢ、ＢＣ、ＣＤ、およびＤＦからなる。ファイン・セグメントＦＫは、それぞれファイン・プログラム電圧ΔＶｆｉｎｅに対応するセグメントＦＧ、ＧＨ、ＨＩ、ＩＪ、およびＪＫからなる。入力電圧ＶＩＮは点Ｐにおいてファイン・セグメントＦＫと交差する。コアース・プログラミング中の比較のための所定の電圧はΔＶである。この電圧ΔＶは一般に、ΔＶｃｏａｒｓｅよりも大きい。
【００３６】
プログラミングは高い電圧から開始し、徐々に入力電圧Ｖ
ＩＮ
になる。最初、プログラミングは点Ａにおいて開始する。プログラム・パルスは、コアース電圧ΔＶ
ｃｏａｒｓｅ
においてコアースの大きさを生じるように設定される。コアース・プログラム・シーケンスはＡからＢ、次いでＣ、Ｄ、そしてＦに進む。プログラミングが入力電圧Ｖ
ＩＮ
のほうに進むたびに、読み取られたセル電圧Ｖ
ｓｆ
とＶ
ＩＮ
＋ΔＶとの間の比較が行われる。Ｖ
ｓｆ
がＶ
ＩＮ
＋ΔＶよりも大きい場合、コアース・プログラミングは継続する。Ｆに達したとき、比較は、Ｖ
ｓｆ
がＶ
ＩＮ
＋ΔＶよりも小さいことを指示する。したがってプログラミングはファイン・プログラミング・モードに切り替えられる。
Ｖ
ｓｆ
がＶ
ＩＮ
よりも大きい場合、ファイン・プログラミングが継続する。Ｋに達したとき、比較は、Ｖ
ｓｆ
がＶ
ＩＮ
よりも小さいことを指示する。したがってプログラミングは終了する。
　
（２−１−２）ここにおいて、００２９段落の「開始時、プロセス３００はカウンタをゼロに初期化し、コアース用大きさを発生するようにプログラム・パルスを設定する（ブロック３１０）。・・・そうであれば、プロセス３００はブロック３２０に戻り、コアース・パルスを供給し続ける。そうでなければ、コアース・パルスが完了し、プロセス３００はファイン段階に入る。」という記載、及び００３６段落の「プログラミングは高い電圧から開始し、徐々に入力電圧ＶＩＮになる。最初、プログラミングは点Ａにおいて開始する。・・・Ｆに達したとき、比較は、ＶｓｆがＶＩＮ＋ΔＶよりも小さいことを指示する。したがってプログラミングはファイン・プログラミング・モードに切り替えられる。」という記載等から、図１に記載されている「回路１００」は、「フラッシュ・メモリ・セル１２０」を最初に「コアース・プログラム・モード」でプログラミングし、次いで「ファイン・プログラム・モード」でプログラミングしていることが明らかである。
　
（２−１−３）００２０段落の「コンパレータ１４０は、読取り回路１３０によって読み取られたセル電圧を入力電圧と比較し、比較結果を発生する。比較結果にはコアース結果とファイン結果の２つがある。」という記載から、「コンパレータ１４０」は、「フラッシュ・メモリ・セル１２０」が、「コアース・プログラム・モード」にあるのか、又は「ファイン・プログラム・モード」にあるのかを示す「比較結果」を出力していることは明らかである。
　
（２−１−４）００１７段落の「プログラム回路１１０はプログラミング中にメモリ・セル１２０へのプログラミング・パルスを発生する。プログラム回路１１０は、コンパレータ１４０によって供給される比較結果を使用して、コアース用大きさおよびファイン用大きさを有するコアース・パルスおよびファイン・パルスを発生する。」という記載等から、「プログラム回路１１０」は、「コンパレータ１４０」が出力する「比較結果」に応じて、「フラッシュ・メモリ・セル１２０」に対して、「コアース・パルス」又は「ファイン・パルス」のいずれかを選択して出力する構成、より詳しくいえば、「コンパレータ１４０」が出力する「比較結果」が「コアース・プログラム・モード」であるときには、「コアース・パルス」を選択して「フラッシュ・メモリ・セル１２０」に出力し、「コンパレータ１４０」が出力する「比較結果」が「ファイン・プログラム・モード」であるときには、「ファイン・パルス」を選択して「フラッシュ・メモリ・セル１２０」に出力する構成となっていることは明らかである。
　
（２−１−６）したがって、引用例１には次の発明（以下「引用発明１」という。）が記載されているものと認められる。　
　「フラッシュ・メモリ・セル１２０を最初にコアース・プログラム・モードでプログラミングし、次いでファイン・プログラム・モードでプログラミングする装置であって、
　前記フラッシュ・メモリ・セル１２０が前記コアース・プログラム・モードにあるのか又は前記ファイン・プログラム・モードにあるのかを示す比較結果を出力するコンパレータ１４０と、
　前記コンパレータ１４０が出力する前記比較結果が前記コアース・プログラム・モードであるときには、コアース・パルスを選択して前記フラッシュ・メモリ・セル１２０に出力し、前記コンパレータ１４０が出力する前記比較結果が前記ファイン・プログラム・モードであるときには、ファイン・パルスを選択して前記フラッシュ・メモリ・セル１２０に出力するプログラム回路１１０を備える装置。」
　
（２−２）引用例２：国際公開第０２／７３６２３号
（２−２−１）本願の優先権主張の日前に日本国内及び外国において頒布され、原査定の根拠となった拒絶の理由において引用された刊行物である国際公開第０２／７３６２３号（以下「引用例２」という。）には、図３〜７及び１３〜１５と共に次の記載がある。
ａ．「技術分野
　
本発明は、不揮発性半導体記憶装置に関し、特に、電気的書き換えが可能なフラッシュメモリ等の不揮発性半導体記憶装置に関する。
　
ｂ．「
本発明は、微細化に好適で、動作速度が速いメモリセルに付随する書込み特性ばらつきを吸収し、高速な書込み速度を実現する不揮発性半導体記憶装置を提供することにある
　上記課題は以下の手段により解決可能である。図３に示したとおり、ゲート電流ＩｇはＡＧバイアスによって大きく影響を受けるが、注入効率γはゲート電流ほどＡＧの影響を受けないことがわかる。例えば、動作時のＡＧ電圧約０．６Ｖ付近でＡＧが±０．１Ｖばらついた場合、注入効率のばらつきは０．３桁程度である。
そこで、一定の容量に電荷を蓄えておき、その容量に蓄えられた電荷のみをメモリセルに流して書込みを行えば、書込み特性のばらつきを注入効率のばらつき程度に抑制することが可能である。
　
ｃ．「　＜実施例１＞
　図４から図７を用いて、本発明の第１の実施例を説明する。
図４は図２で示したメモリアレイ構成の中の１つのメモリセルに着目した回路図であり、図５は本実施例における書込み動作方式を示している。図５に示したように、時刻ｔ０のタイミングでチャネル電流を供給する内部電源ＰＲＯＧを５Ｖに立ち上げ、時刻ｔ１のタイミングで選択メモリセルのソース側とドレイン側のスイッチングＭＯＳであるＳＴＳ、ＳＴＤをＯＮ状態とし、時刻ｔ２のタイミングで選択メモリセルのワード線ＷＬに書込み電圧１２Ｖを印加する。次に、メモリセルのドレイン側のノードＮＤが５Ｖに充電されると、時刻ｔ３のタイミングでドレイン側のスイッチＭＯＳであるＳＴＤをＯＦＦ状態とし、内部電源ＰＲＯＧと切り離す。時刻ｔ４のタイミングで選択メモリセルの第３のゲートＡＧに０．６Ｖ程度を印加することで、ノードＮＤに蓄積された電荷がメモリセルを介してソース側に流れ始める。この時メモリセルのチャネル領域で発生するホットエレクトロンが浮遊ゲートに注入されることによって書込みが起こる。ドレイン側のノードＮＤはチャネル電流が流れるのにしたがって電位が低下するが、ホットエレクトロンの発生に十分な高い水平電界をチャネル部に生成している間は書込みが起こる。
　
ｄ．「　＜実施例５＞
　
図１３から図１５を用いて、本発明の第５の実施例について説明する。図１３は、本実施例における回路構成を示したものである。
　
本メモリセルにおける書込み動作では、制御ゲートに制御ゲート部で構成されるＭＯＳトランジスタのしきい値程度の電圧を印加して動作させるため、制御ゲートの寸法ばらつきや、印加電圧のばらつきがメモリセルの書込み特性に大きく影響する。これは、実施例１〜４で記述したＡＧゲート付きメモリセルの場合と同じである。本実施例は、上記メモリアレイ構成において、書込み時のばらつきを低減することにあり、書込み制御回路と各メモリセルとの間に容量素子を備えることを特徴とする。以下、図１３および図１４を用いて本実施例の具体的な説明を行う。書込み選択セルはＭ００とする。まず、書込みコマンドと書込みデータが入力されると、時刻ｔ０のタイミングでソース線ＳＳ０，ＳＳ１を１０Ｖ程度に立ち上げる。次に、時刻ｔ１のタイミングで書込み制御回路５０から書込みデータに対応した電圧がビット線に出力される。ビット線ＤＬ０を選択ビット線、ビット線ＤＬ１を非選択ビット線と仮定すると、ＤＬ０には０．５Ｖが印加され、ＤＬ１には２Ｖが印加される。ビット線への充電が完了すると、書込み制御回路５０とビット線との接続を断ち、この後、時刻ｔ２のタイミングで選択制御ゲートＷＬ０を２Ｖに立ち上げる。選択メモリセルＭ００には、制御ゲートに２Ｖ、ソースに１０Ｖ、ドレインに０．５Ｖ、ウェルに０Ｖが印加されるため、浮遊ゲートへの電子注入が起こる。一方、書込み非選択のメモリセルＭ１０には、制御ゲートに２Ｖ、ソースに１０Ｖ、ウェルに０Ｖ印加されているが、ドレインに２Ｖ印加されているため、メモリセルにチャネル電流が流れず書込みは起こらない。この際、ＤＬ０には容量素子Ｃ０が接続されており、メモリセルＭ００にチャネル電流が流れるのにしたがって、前記容量Ｃ０に電荷が蓄積される。Ｃ０に電荷が蓄積されてＤＬ０の電位がある一定の電圧まで上昇すると、メモリセルＭ００がＯＦＦ状態になって書込みが停止する。その後、時刻ｔ３のタイミングで制御ゲートＷＬ０を立下げ、時刻ｔ４のタイミングでソース線ＳＳ０、ＳＳ１、ビット線ＤＬ０、ＤＬ１を０Ｖにディスチャージして電子注入動作を終了する
　
ｅ．「
また、上述した容量素子は、メタルで構成されるビット線の寄生容量であっても構わない。また、メタル間に絶縁膜を挟んだＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）の構成であっても良いし、通常の回路構成でも良く用いられるＭＯＳ容量の構成であっても構わない
　
（２−２−２）上記の記載を総合すると、引用例２には、次の発明（以下「引用発明２」という。）が記載されているものと認められる。
　「フラッシュメモリにおいて、微細化に好適で、書込み特性ばらつきを吸収し、高速な書き込み速度を実現するために、一定の容量に電荷を蓄えておき、その容量に蓄えられた電荷のみをメモリセルに流して書込みを行うようにしたフラッシュメモリ。」
　
（３）補正発明と引用発明１との対比
（３−１）引用発明１の「フラッシュ・メモリ・セル１２０」は、補正発明の「非揮発性記憶要素」に相当する。
　また、引用発明１の「『コアース・プログラム・モードでプログラミング』すること」、「『ファイン・プログラム・モードでプログラミングする』こと」は、各々補正発明の「『雑プログラミング』すること」、「『ファインプログラミングする』こと」に相当する。
　したがって、引用発明１の「フラッシュ・メモリ・セル１２０を最初にコアース・プログラム・モードでプログラミングし、次いでファイン・プログラム・モードでプログラミングする装置」は、補正発明の「非揮発性記憶要素を最初に雑プログラミングし、次いでファインプログラミングする２段階プログラムをするための装置」に相当する。
　
（３−２）引用発明１の「コアース・プログラム・モード」、「ファイン・プログラム・モード」は、各々補正発明の「雑プログラミングモード」、「ファインプログラミングモード」に相当する。
　したがって、引用発明１の「前記フラッシュ・メモリ・セル１２０が前記コアース・プログラム・モードにあるのか又は前記ファイン・プログラム・モードにあるのかを示す比較結果を出力するコンパレータ１４０」は、補正発明の「非揮発性記憶要素が雑プログラミングモードにあるのか又はファインプログラミングモードにあるのかを示す出力を提供するプログラミングモードインディケータ」に相当する。
　
（３−３）補正発明の「プログラミングモードインディケータが提供する出力に従って非揮発性記憶要素に接続されている状態と接続されていない状態の間で切換可能であり、電荷蓄積装置を内蔵しているファインプログラミングモード用の電荷計量回路とを備えており」という構成について検討する。
　引用発明１の「プログラム回路１１０」は、「前記コンパレータ１４０が出力する前記比較結果が前記コアース・プログラム・モードであるときには、コアース・パルスを選択して前記フラッシュ・メモリ・セル１２０に出力し、前記コンパレータ１４０が出力する前記比較結果が前記ファイン・プログラム・モードであるときには、ファイン・パルスを選択して前記フラッシュ・メモリ・セル１２０に出力する」ものであるから、当該「プログラム回路１１０」は、「前記コンパレータ１４０が出力する前記比較結果」が、「コアース・プログラム・モード」又は「ファイン・プログラム・モード」のいずれであるかに応じて、「コアース・パルス」又は「ファイン・パルス」のどちらか一方を選択的に「前記フラッシュ・メモリ・セル１２０」に供給するものであることが明らかである。
　そして、「コアース・パルス」及び「ファイン・パルス」により、「フラッシュ・メモリ・セル１２０」に電荷を供給していることは当業者にとって自明であり、また、そのために電荷を供給する何らかの手段が存在することも明らかである。
　したがって、補正発明と引用発明１とは、「プログラミングモードインディケータが提供する出力に従って非揮発性記憶要素に電荷を供給する状態と供給しない状態の間で切換可能であるファインプログラミングモード用の電荷供給手段」を備えている点で一致する。
　
（３−４）また、上記（３−３）における検討を踏まえ、補正発明の「プログラミングモードインディケータがファインプログラミングモードにあることを示す出力を提供している場合は、ファインプログラミングモード用の電荷計量回路が非揮発性記憶要素に接続されている状態に切り換えられ、電荷蓄積装置に蓄積されていた電荷を放電することによって計量された電荷を非揮発性記憶要素に供給し」という構成について検討すると、補正発明と引用発明１とは、「プログラミングモードインディケータがファインプログラミングモードにあることを示す出力を提供している場合は、ファインプログラミングモード用の電荷供給手段が非揮発性記憶要素に電荷を供給する状態に切り換えられ、電荷を非揮発性記憶要素に供給」するものである点で一致する。
　
（３−５）さらに、上記（３−３）における検討を踏まえ、補正発明の「プログラミングモードインディケータが雑プログラミングモードにあることを示す出力を提供している場合は、ファインプログラミングモード用の電荷計量回路が非揮発性記憶に接続されていない状態に切り換えられる」という構成について検討すると、補正発明と引用発明１とは、「プログラミングモードインディケータが雑プログラミングモードにあることを示す出力を提供している場合は、ファインプログラミングモード用の電荷供給手段が非揮発性記憶に電荷を供給しない状態に切り換えられる」ものである点で一致する。
　
（３−６）したがって、補正発明と引用発明１とは、
　「非揮発性記憶要素を最初に雑プログラミングし、次いでファインプログラミングする２段階プログラムをするための装置であり、
　非揮発性記憶要素が雑プログラミングモードにあるのか又はファインプログラミングモードにあるのかを示す出力を提供するプログラミングモードインディケータと、
　プログラミングモードインディケータが提供する出力に従って非揮発性記憶要素に電荷を供給する状態と供給しない状態の間で切換可能であるファインプログラミングモード用の電荷供給手段とを備えており、
　プログラミングモードインディケータがファインプログラミングモードにあることを示す出力を提供している場合は、ファインプログラミングモード用の電荷供給手段が非揮発性記憶要素に電荷を供給する状態に切り換えられ、電荷を非揮発性記憶要素に供給し、
　プログラミングモードインディケータが雑プログラミングモードにあることを示す出力を提供している場合は、ファインプログラミングモード用の電荷供給手段が非揮発性記憶に電荷を供給しない状態に切り換えられることを特徴とする装置。」
　
　である点で一致し、次の点で相違する。
（相違点１）
　補正発明は、「プログラミングモードインディケータが提供する出力に従って非揮発性記憶要素に電荷を供給する状態と供給しない状態の間で切換可能であるファインプログラミングモード用の電荷供給手段」が、「プログラミングモードインディケータが提供する出力に従って非揮発性記憶要素に接続されている状態と接続されていない状態の間で切換可能であり、電荷蓄積装置を内蔵しているファインプログラミングモード用の電荷計量回路」であるのに対して、引用発明１は、「プログラミングモードインディケータが提供する出力に従って非揮発性記憶要素に電荷を供給する状態と供給しない状態の間で切換可能であるファインプログラミングモード用の電荷供給手段」の具体的構成について特定されていない点。
　
（相違点２）
　「プログラミングモードインディケータがファインプログラミングモードにあることを示す出力を提供している場合」に、補正発明は、「ファインプログラミングモード用の電荷計量回路が非揮発性記憶要素に接続されている状態に切り換えられ、電荷蓄積装置に蓄積されていた電荷を放電することによって計量された電荷を非揮発性記憶要素に供給」する構成となっているのに対して、引用発明１は、そのような構成が特定されていない点。
　
（相違点３）
　「プログラミングモードインディケータが雑プログラミングモードにあることを示す出力を提供している場合」に、補正発明は、「ファインプログラミングモード用の電荷計量回路が非揮発性記憶に接続されていない状態に切り換えられる」構成となっているのに対して、引用発明１はそのような構成が特定されていない点。
　
（４）相違点についての当審の判断
（４−１）相違点１〜３は互いに関連するものであるから、まとめて検討する。
　引用発明１は、「前記コンパレータ１４０が出力する前記比較結果が前記コアース・プログラム・モードであるときには、コアース・パルスを選択して前記フラッシュ・メモリ・セル１２０に出力し、前記コンパレータ１４０が出力する前記比較結果が前記ファイン・プログラム・モードであるときには、ファイン・パルスを選択して前記フラッシュ・メモリ・セル１２０に出力するプログラム回路１１０」において、「コアース・パルスを選択して前記フラッシュ・メモリ・セル１２０に出力」し、「ファイン・パルスを選択して前記フラッシュ・メモリ・セル１２０に出力する」ことを、どのような具体的手段を用いて実現するのかについての特定はなされていない。
　しかしながら、引用例１の００１７段落の「プログラム回路１１０は、クロッキング信号を受信し、タイミングおよび制御回路１６０からプログラム・パルスを選択するために信号を選択する。」という記載、００２３段落の「タイミングおよび制御回路１６０は、回路中の様々な要素に対してタイミング信号（例えばクロック）および制御信号（例えばプログラム・パルス選択信号、電圧ソース選択信号）を発生する。タイミングおよび制御回路１６０は、プログラム回路１１０に対して適切な制御信号を発生するためにコンパレータ１４０からの比較結果を受信することができる。」という記載、さらには、図２及び００２６段落〜００２７段落の「プログラム・モードでは、電圧スイッチ２２０と２３０、および電流スイッチ２４０は、それぞれ対ドレイン、ワード線、およびビット線を電圧源ＶＰＤＰ２２２、電圧源ＶＳＧＰ２３２、電流源ＩＰ２４２にそれぞれ接続するように切り替わる。・・・一実施形態では、電流源２４２の電流ＩＰはコアース電流またはファイン電流である。」という記載等を参酌すれば、引用発明１において、「コアース・パルスを選択して前記フラッシュ・メモリ・セル１２０に出力」し、「ファイン・パルスを選択して前記フラッシュ・メモリ・セル１２０に出力する」に際し、「コアース・パルス」及び「ファイン・パルス」を発生する電圧ソースや電流ソース等の電荷供給手段を各々設けておき、「コンパレータ１４０」が出力する「比較結果」により、「コアース・パルス」を発生する電荷供給手段又は「ファイン・パルス」を発生する電荷供給手段を選択的に切り換えて「フラッシュ・メモリ・セル１２０」に接続する構成とすることは、当業者が直ちに察知し得たことである。
　
（４−２）ところで、引用文献２には、上記（２−２）において検討したとおり、「フラッシュメモリにおいて、微細化に好適で、書込み特性ばらつきを吸収し、高速な書込み速度を実現するために、一定の容量に電荷を蓄えておき、その容量に蓄えられた電荷のみをメモリセルに流して書込みを行うようにしたフラッシュメモリ。」（引用発明２）が記載されているものと認められる。
　したがって、引用発明１と引用発明２とは、共にフラッシュメモリに関するものである点で、発明の属する技術分野が一致する。
　また、一般に、書き込み特性ばらつきを少なくすることや、高速な書き込み速度を実現することは、フラッシュメモリに限らず、すべてのメモリにおける不断の課題ともいうべきものであり、引用発明１においても同様の事項を課題としていることは、引用例１の０００４段落の「【発明が解決しようとする課題】したがって、フラッシュ・メモリ・セルをプログラムする効率的で正確な技法を有することが必要である。」及び０００９段落〜００１０段落の「一実施形態では、・・・プログラミングは高速で正確になる。」等の記載から明らかである。
　したがって、引用発明１及び２に接した当業者であれば、引用発明１において、「コンパレータ１４０」が出力する「比較結果」により、「コアース・パルス」を発生する電荷供給手段又は「ファイン・パルス」を発生する電荷供給手段を選択的に切り換えて「フラッシュ・メモリ・セル１２０」に接続する構成とするに当たり、「コアース・パルス」を発生する電荷供給手段、及び「ファイン・パルス」を発生する電荷供給手段を、各々、「コアース・パルス」用の「一定の容量に電荷を蓄えておき、その容量に蓄えられた電荷のみをメモリセルに流して書込みを行う」手段、及び「ファイン・パルス」用の「一定の容量に電荷を蓄えておき、その容量に蓄えられた電荷のみをメモリセルに流して書込みを行う」手段にて実現すること、すなわち、補正発明において使用されている用語を用いて記述すれば、「電荷蓄積装置を内蔵している雑プログラミングモード用の電荷計量回路」及び「電荷蓄積装置を内蔵しているファインプログラミングモード用の電荷計量回路」にて実現することは、容易になし得たことである。
　
（４−３）したがって、上記（４−１）及び（４−２）における検討結果をまとめると、引用発明１において、「前記コンパレータ１４０が出力する前記比較結果が前記コアース・プログラム・モードであるとき」には、「電荷蓄積装置を内蔵している雑プログラミングモード用の電荷計量回路」を「フラッシュ・メモリ・セル１２０」に選択的に切り換えて接続し、「前記コンパレータ１４０が出力する前記比較結果が前記ファイン・プログラム・モードであるとき」には、「電荷蓄積装置を内蔵しているファインプログラミングモード用の電荷計量回路」を「フラッシュ・メモリ・セル１２０」に選択的に切り換えて接続する構成とすることは、当業者が容易になし得たことである。
　そして、そのような構成とした場合には、補正発明のように、「プログラミングモードインディケータが提供する出力に従って非揮発性記憶要素に接続されている状態と接続されていない状態の間で切換可能であり、電荷蓄積装置を内蔵しているファインプログラミングモード用の電荷計量回路とを備えており」、「プログラミングモードインディケータがファインプログラミングモードにあることを示す出力を提供している場合は、ファインプログラミングモード用の電荷計量回路が非揮発性記憶要素に接続されている状態に切り換えられ、電荷蓄積装置に蓄積されていた電荷を放電することによって計量された電荷を非揮発性記憶要素に供給し」、「プログラミングモードインディケータが雑プログラミングモードにあることを示す出力を提供している場合は、ファインプログラミングモード用の電荷計量回路が非揮発性記憶に接続されていない状態に切り換えられる」構成となることは自明である。
　したがって、補正発明と引用発明１との相違点１〜３は、引用発明２を勘案することにより、当業者が容易になし得た範囲に含まれる程度のものである。
　よって、補正発明は、引用発明１及び２に基づいて当業者が容易に発明をすることができたものである。
　
（５）独立特許要件についてのまとめ
　以上検討したとおり、補正発明は、引用発明１及び２に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができない。
　したがって、本件補正は、補正後の特許請求の範囲の請求項１に記載されている事項により特定される発明が特許出願の際独立して特許を受けることができないものであるから、特許法第１７条の２第５項において準用する同法第１２６条第５項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項をいう。以下同じ。）の規定に適合しない。
　
５．補正の却下の決定のむすび
　以上のとおり、本件補正は、特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合しないものであるから、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
第３．本願発明について
　平成２２年１１月１１日に提出された手続補正書による補正は上記のとおり却下されたので、本願の請求項１〜２４に係る発明は、平成２１年１２月１６日に提出された手続補正書により補正された明細書、特許請求に範囲及び図面の記載からみて、その特許請求の範囲の請求項１〜２４に記載されている事項により特定されるとおりのものであり、そのうちの請求項１に係る発明（以下「本願発明」という。）は、請求項１に記載されている事項により特定される、上記第２．１．の「（補正前）」の箇所に記載したとおりのものである。
　
　一方、本願の優先権主張の日前に日本国内又は外国において頒布され、原査定の根拠となった拒絶の理由において引用された刊行物である特開２００１−３５７６９３号公報（引用例１）及び国際公開第０２／７３６２３号（引用例２）には、各々上記第２．４．（２）（２−１）及び（２−２）に記載したとおりの事項及び発明（引用発明１及び引用発明２）が記載されているものと認められる。
　
　そして、本願発明に対して技術的限定を加えた発明である補正発明は、上記第２．４．において検討したとおり、引用発明１及び２に基づいて当業者が容易に発明をすることができたものであるから、本願発明も当然に、引用発明１及び２に基づいて当業者が容易に発明をすることができたものである。
　したがって、本願発明は特許法第２９条第２項の規定により特許を受けることができない。
　
第４．むすび
　以上のとおりであるから、他の請求項について検討するまでもなく、本願は拒絶をすべきものである。
　よって、結論のとおり審決する。