【事件の表示】
　特願２００１−３３４９７９「近接して離間した金属線の間に低誘電率材料を有する集積回路構造を形成する方法」拒絶査定不服審判事件〔平成１４年　７月１２日出願公開、特開２００２−１９８４２６〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成１３年１０月３１日（パリ条約による優先権主張２０００年１０月３１日、米国）の出願であって、平成２０年９月２５日に手続補正がなされ、平成２１年４月１４日付けで拒絶査定がなされ、それに対して、同年８月１７日に拒絶査定に対する審判請求がなされたものである。
　
２．本願発明
　本願の請求項１に係る発明（以下「本願発明」という。）は、平成２０年９月２５日になされた手続補正により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１に記載されている事項により特定される以下のとおりのものである。
　
「【請求項１】
　半導体基板上に集積回路構造を形成する方法であって、近接して離間した金属線の間の水平方向のキャパシタンスを低減させる方法において、
　ａ）半導体基板上の集積回路構造の酸化物層の上に、シリコン窒化物キャップをその上に有しており近接して離間した金属線を形成するステップと、
　ｂ）ｋが低いシリコン酸化物の誘電材料を、前記近接して離間した金属線の間と、前記金属線上の前記シリコン窒化物キャップの上とに積層するステップと、
　ｃ）前記ｋが低いシリコン酸化物の誘電材料の上に第２のシリコン窒化物層を形成するステップと、
　ｄ）前記ｋが低いシリコン酸化物の誘電材料を、前記シリコン窒化物キャップの頂部表面のレベルまで平坦化するステップと、
　ｅ）前記平坦化されたｋが低いシリコン酸化物の誘電材料と前記シリコン窒化物キャップとの上に、ｋが標準的なシリコン酸化物の層を積層するステップと、
　を含むことを特徴とする方法。」
　
３．引用刊行物に記載された発明
（３−１）原査定の拒絶の理由に引用され、本願の優先日前に日本国内で頒布された特開平１０−１８９７２３号公報（以下「引用刊行物」という。）には、図１〜３とともに、以下の事項が記載されている。（下線は、当合議体にて付加したものである。）
　
「【０００１】
【発明の属する技術分野】本発明は半導体装置およびその製造方法に関し、特に微細な配線構造とその形成方法に関する。
【０００２】
【従来の技術】半導体素子の微細化に伴い、半導体装置の構成には微細な多層配線が必須になる。現在では、このような多層配線を有する半導体装置の層間絶縁膜としては、上層の配線層と下層の配線層との間および同層の配線層間の寄生容量を低減する目的から、誘電率が比較的に小さくしかも品質の安定したシリコン酸化膜系の絶縁膜が主流になっている。」
「【００１３】
【発明が解決しようとする課題】しかし、以上に説明したような
従来の技術では、半導体装置の配線構造において、配線間隔の狭い領域にも低誘電率絶縁膜が形成される。すなわち、隣接する配線間に形成される絶縁膜は保護絶縁膜１０６と低誘電率絶縁膜である有機ＳＯＧ膜１０７とで構成される。
このため、隣接する配線、例えば、第１配線層１０３ａと１０３ｂとの側面間に生じる寄生容量は低減する
「【００２４】
【発明の実施の形態】次に、図面を参照して本発明の実施の形態を説明する。図１は本発明の第１の実施の形態を説明するための配線部の断面図である。そして
、図２および図３はこのような配線部構造を製造するための工程順の断面図である。
【００２５】図１に示すように、例えばシリコン基板等の半導体基板の表面に形成された第１層間絶縁膜１上に複数の下層配線２および２ａが形成されている。このような下層配線２および２ａの上面にはハードマスク層３が形成され、これらの側壁にはサイドウォール絶縁層４が設けられている。ここで、サイドウォール絶縁層４は順テーパ形状の無機絶縁膜で構成されている。また、下層配線間の第１層間絶縁膜には溝５が形成されている。
【００２６】そして、この下層配線２あるいは２ａ間、配線間隔の広い領域を充填するように低誘電率絶縁膜６が形成されている。ここで、第１層間絶縁膜１は通常のシリコン酸化膜で構成されその比誘電率は４程度になる。これに対し、低誘電率絶縁膜６は有機絶縁膜等で構成されその比誘電率は第１層間絶縁膜１より小さくなるように設定される。
【００２７】このようにして形成された下層の配線層を被覆するように、第２層間絶縁膜７が形成される。そして、この第２層間絶縁膜の所定の領域に金属プラグ８が形成され下層配線２と電気接続される。そして、第２層間絶縁膜７上に上層配線９が形成され、この金属プラグ８と電気接続されるようになる。ここで、第２層間絶縁膜７は耐湿性の高い通常のシリコン酸化膜等で構成される。
【００２８】また、上述した下層の配線層の場合と同様に、この上層配線９の上面にはハードマスク層３が形成され、これらの側壁にはサイドウォール絶縁層４が設けられている。そして、上層配線間の第２層間絶縁膜７に溝が形成され、これらの間には低誘電率絶縁膜６が形成されている。
【００２９】以上に説明したように、本実施の形態での配線構造の特徴は、配線の側壁に順テーパ形状のサイドウォール絶縁層が形成され、さらに、配線間に対応する配線下の層間絶縁膜に溝５が設けられて、上記配線間に低誘電率絶縁膜６が充填されている点にある。
【００３０】次に、以上のような配線構造の製造方法を図２と図３に基づいて説明する。図２（ａ）に示すように、
シリコン酸化膜等で第１層間絶縁膜１がシリコン基板上に形成される。そして、この第１層間絶縁膜１上に配線金属膜１０が形成される。
【００３１】
次に、この配線金属膜１０の表面にマスク絶縁膜１１が形成される。このマスク絶縁膜１１はプラズマＣＶＤ法で堆積される膜厚３００ｎｍのシリコンオキシナイトライド膜である。そして、フォトリソグラフィ技術でレジストマスク１２が形成される。
【００３２】
次に、図２（ｂ）に示すように、マスク絶縁膜１１がレジストマスク１２をエッチングマスクにしたＲＩＥで加工されハードマスク層３が形成される。
レジストマスク１２は除去され、ハードマスク層３をマスクにして配線金属膜１０がＲＩＥでパターニングされる。このようにして、下層配線２および２ａが形成される。
【００３３】次に、図２（ｃ）に示すように下層配線２および２ａ、ハードマスク層３および第１層間絶縁膜１を被覆するようにサイドウォール用絶縁膜１３が形成される。このサイドウォール用絶縁膜はプラズマＣＶＤ法で堆積される膜厚が３００ｎｍ程度のシリコンオキシナイトライド膜である。　
【００３４】次に、異方性の高いＲＩＥで全面のエッチングすなわちエッチバックがなされる。ここで、ＲＩＥの反応ガスとしてはＣＦ4 とＯ2 の混合ガスが使用される。このエッチバックの工程で、図２（ｄ）に示すようなサイドウォール絶縁層４が下層配線２および２ａの側壁に形成される。ここで、このようにして形成されるサイドウォール絶縁層４は順テーパ形状になる。
【００３５】次に、図２（ｄ）に示すようにハードマスク層３およびサイドウォール絶縁層４をエッチングマスクにしてＲＩＥで第１層間絶縁膜１の表面がエッチングされる。このようにして、その深さが０．３μｍ程度の溝５が形成される。ここで、ＲＩＥの反応ガスとしてＣＨ2 Ｆ2 とＣＦ4 の混合ガスが使用される。
【００３６】
次に、図３（ａ）に示すように、低誘電率絶縁膜６が全面に形成される。例えば、有機ＳＯＧ膜を形成する塗布溶液が全面に回転塗布される。ここで、塗布溶液は、上記の第１層間絶縁膜１に形成された溝５、ハードマスク層３およびサイドウォール絶縁層４で覆われた下層配線２および２ａの間に充填される。次に、熱処理が施されて塗布溶液は熱硬化され、上記の有機ＳＯＧ膜が形成されることになる。
【００３７】
次に、この低誘電率絶縁膜６である有機ＳＯＧ膜はＣＭＰ法で研磨され平坦化される。そして、不要の部分は除去されて、図３（ｂ）に示すように、下層配線２あるいは２ａ間に平坦化された低誘電率絶縁膜６が形成されるようになる。ここで、ハードマスク層３はＣＭＰのエッチングストッパとして機能する。
【００３８】
次に、図３（ｃ）に示すように、ハードマスク層３および低誘電率絶縁膜６を被覆するように、第２層間絶縁膜７が形成される。ここで、第２層間絶縁膜７はプラズマＣＶＤ法で堆積された膜厚５００ｎｍ程度のシリコン酸化膜である。
【００３９】次に、ハードマスク層３および第２層間絶縁膜７の所定の領域にスルーホール１４が設けられ、このスルーホール１４に金属プラグ８が充填されて下層配線２に電気接続するようになる。ここで、この金属プラグ８は、例えばＣＶＤ法によるタングステン膜の成膜とＣＭＰ法による研磨とで形成される。
【００４０】次に、図１で説明したように上層の配線層が形成される。ここで、この形成方法は先述した下層の配線層の形成方法と同じである。すなわち、上層配線９上にハードマスク層３、その側壁にサイドウォール絶縁層４がそれぞれ形成され、第２層間絶縁膜７にも溝が形成される。そして、上層配線間に低誘電率絶縁膜６が充填されるようになる。
【００４１】以上に説明したように、本発明では配線間の下地の層間絶縁膜に溝が設けられる。そして、この溝内にも低誘電率絶縁膜が充填される。このために、配線の下部間の層間絶縁膜を通して生じるようになる寄生容量すなわちフリンジ効果による寄生容量は大幅に低減する。
【００４２】また、配線の側壁に形成されるサイドウォール絶縁層の表面は順テーパ状になる。このために、配線間隔の狭い領域にも低誘電率絶縁膜が容易に充填されるようになる。」
　
（３−２）上記記載からみて、引用刊行物には、以下の発明（以下「刊行物発明」という。）が記載されているものと認められる。
　
「シリコン基板上に形成されたシリコン酸化膜からなる第１層間絶縁膜１上に配線金属膜１０を形成し、該配線金属膜１０の表面にシリコンオキシナイトライド膜からなるマスク絶縁膜１１を形成し、レジストマスク１２をエッチングマスクにして上記マスク絶縁膜１１を加工することによりハードマスク層３を形成し、該ハードマスク層３をマスクにして上記配線金属膜１０をパターニングすることにより下層配線２および２ａを形成し、
　次に、有機ＳＯＧ膜を形成する塗布溶液を全面に回転塗布し、上記第１層間絶縁膜１に形成された上記ハードマスク層３で覆われた上記下層配線２および２ａの間に充填し、熱処理を施して上記塗布溶液を熱硬化することにより、有機ＳＯＧ膜からなる低誘電率絶縁膜６を全面に形成し、
 次に、上記ハードマスク層３をエッチングストッパとして、上記有機ＳＯＧ膜からなる低誘電率絶縁膜６をＣＭＰ法で研磨することにより、平坦化し、
　次に、上記ハードマスク層３および上記有機ＳＯＧ膜からなる低誘電率絶縁膜６を被覆するように、シリコン酸化膜からなる第２層間絶縁膜７を形成する、
　配線部構造を製造するための方法。」
　
４．対比
（４−１）刊行物発明の「シリコン基板上に形成されたシリコン酸化膜からなる第１層間絶縁膜１」及び「下層配線２および２ａ」は、各々本願発明の「半導体基板上の集積回路構造の酸化物層」及び「近接して離間した金属線」に相当する。また、刊行物発明の「シリコンオキシナイトライド膜からなるマスク絶縁膜１１を形成し、レジストマスク１２をエッチングマスクにして上記マスク絶縁膜１１を加工することにより」形成された「ハードマスク層３」と本願発明の「シリコン窒化物キャップ」とは、「キャップ」という点で共通する。
　したがって、刊行物発明の「シリコン基板上に形成されたシリコン酸化膜からなる第１層間絶縁膜１上に配線金属膜１０を形成し、該配線金属膜１０の表面にシリコンオキシナイトライド膜からなるマスク絶縁膜１１を形成し、レジストマスク１２をエッチングマスクにして上記マスク絶縁膜１１を加工することによりハードマスク層３を形成し、該ハードマスク層３をマスクにして上記配線金属膜１０をパターニングすることにより下層配線２および２ａを形成」することは、本願発明の「半導体基板上の集積回路構造の酸化物層の上に、」「キャップをその上に有しており近接して離間した金属線を形成するステップ」に相当する。
　
（４−２）刊行物発明の「有機ＳＯＧ膜からなる低誘電率絶縁膜６」は、本願発明の「ｋが低いシリコン酸化物の誘電材料」に相当するので、刊行物発明の「有機ＳＯＧ膜を形成する塗布溶液を全面に回転塗布し、」「第１層間絶縁膜１に形成された」「ハードマスク層３で覆われた」「下層配線２および２ａの間に充填し、熱処理を施して上記塗布溶液を熱硬化することにより、有機ＳＯＧ膜からなる低誘電率絶縁膜６を全面に形成」することは、本願発明の「ｋが低いシリコン酸化物の誘電材料を、前記近接して離間した金属線の間と、前記金属線上の」「キャップの上とに積層するステップ」に相当する。
　
（４−３）刊行物発明の「ハードマスク層３をエッチングストッパとして、」「有機ＳＯＧ膜からなる低誘電率絶縁膜６をＣＭＰ法で研磨することにより、平坦化」することは、本願発明の「ｋが低いシリコン酸化物の誘電材料を、」「キャップの頂部表面のレベルまで平坦化するステップ」に相当する。
　
（４−４）刊行物発明の「シリコン酸化膜からなる第２層間絶縁膜７」は、本願発明の「ｋが標準的なシリコン酸化物の層」に相当するので、刊行物発明の「ハードマスク層３および」「有機ＳＯＧ膜からなる低誘電率絶縁膜６を被覆するように、シリコン酸化膜からなる第２層間絶縁膜７を形成する」ことは、本願発明の「平坦化されたｋが低いシリコン酸化物の誘電材料と」「キャップとの上に、ｋが標準的なシリコン酸化物の層を積層するステップ」に相当する。
　
（４−５）刊行物発明の「配線部構造を製造するための方法」は、本願発明の「半導体基板上に集積回路構造を形成する方法」に相当する。
　また、引用刊行物の「【００１３】
【発明が解決しようとする課題】・・・従来の技術では、半導体装置の配線構造において、配線間隔の狭い領域にも低誘電率絶縁膜が形成される。すなわち、隣接する配線間に形成される絶縁膜は保護絶縁膜１０６と低誘電率絶縁膜である有機ＳＯＧ膜１０７とで構成される。・・・このため、隣接する配線、例えば、第１配線層１０３ａと１０３ｂとの側面間に生じる寄生容量は低減する・・・」という記載から、刊行物発明でも、隣接する「下層配線２および２ａ」の間の水平方向のキャパシタンスが低減されることは明らかである。
　
（４−６）そうすると、本願発明と刊行物発明とは、
「半導体基板上に集積回路構造を形成する方法であって、近接して離間した金属線の間の水平方向のキャパシタンスを低減させる方法において、
　ａ）半導体基板上の集積回路構造の酸化物層の上に、キャップをその上に有しており近接して離間した金属線を形成するステップと、
　ｂ）ｋが低いシリコン酸化物の誘電材料を、前記近接して離間した金属線の間と、前記金属線上の前記キャップの上とに積層するステップと、
　ｄ）前記ｋが低いシリコン酸化物の誘電材料を、前記キャップの頂部表面のレベルまで平坦化するステップと、
　ｅ）前記平坦化されたｋが低いシリコン酸化物の誘電材料と前記キャップとの上に、ｋが標準的なシリコン酸化物の層を積層するステップと、
　を含むことを特徴とする方法。」
である点で一致し、次の２点で相違する。
　
（相違点１）「キャップ」の材料が、本願発明では「シリコン窒化物」であるのに対して、刊行物発明では「シリコンオキシナイトライド」である点。
　
（相違点２）本願発明では、「ｋが低いシリコン酸化物の誘電材料を、」「シリコン窒化物キャップの頂部表面のレベルまで平坦化するステップ」の前に、「ｋが低いシリコン酸化物の誘電材料の上に第２のシリコン窒化物層を形成するステップ」を有するのに対して、刊行物発明では、「有機ＳＯＧ膜からなる低誘電率絶縁膜６をＣＭＰ法で研磨することにより、平坦化」する前に、「有機ＳＯＧ膜からなる低誘電率絶縁膜６」の上には何も形成しない点。
　
５．判断
（５−１）相違点１について
　本願発明の「シリコン窒化物キャップ」の機能について、【請求項１】には特に特定はなされていないが、本願の明細書の
「【００２４】
　図１に示されているように、シリコン窒化物層２０の上にレジスト・マスク３０が形成され、これがパターニングされて、下位にある複合層１０から一連の金属線すなわち相互接続部（interconnects）が形成される。図２に示されているように、シリコン窒化物層２０は、まず、開口を介してレジスト・マスクにおいてエッチングがなされ、このシリコン窒化物層２０において開口のパターンが再生される。ＣＨＦ3及びＯ2エッチング・システムを用いたプラズマ・エッチング装置が、シリコン窒化物層２０のこのような選択的なエッチングに用いられる。図２には、このエッチング・ステップの結果が示されており、レジスト・マスク３０におけるパターンは、図２の２０ａ−２０ｄに示されているように、シリコン窒化物層２０に再生されている。
　　　【００２５】
　シリコン窒化物層２０のこのような予備的なエッチングにより、残存するシリコン窒化物部分２０ａ−２０ｄが複合層１０に対するエッチング・マスクとして作用することが可能になり、このことは、本発明の構造においてシリコン窒化物層２０を用いる際に更なる利点を提供する。シリコン窒化物層２０をエッチング・マスクとして用いるということは、レジスト・マスク３０だけを複合層１０のエッチングに用いる場合よりも薄く、レジスト・マスク３０を最初に構築することができることを意味する。レジスト・マスク３０をより薄く形成することの結果として、レジスト・マスク３０をより正確に形成することができる。
　　　【００２６】
　シリコン窒化物層２０をエッチングした後で、複合層１０で構成される下位の層１２、１４、１６、１８を、シリコン窒化物層２０の残存している部分２０ａ−２０ｄの間でレジスト・マスク３０と開口とを介して（すなわち、層２０の先行するエッチングによって形成されたエッチング・マスクを介して）エッチングすることができる。このエッチングは、酸化物層６で停止する。複合層１０のエッチングには、シリコン窒化物に対して選択的な任意のエッチング化学物質、すなわち、シリコン窒化物よりも複合層１０の個別の層を選択的にエッチングするエッチング化学物質を用いることができる。例えば、先に引用した米国特許出願第０９／４２５，５５２に記載されているエッチング化学物質であるＣｌ2やＢＣｌ3などである。
　　　【００２７】
　複合層１０で構成される図解されている４つの層１２、１４、１６及び１８のこのようなエッチングにより、本出願で金属線１０ａ−１０ｄと称される導電性の複合線が形成される。金属線１０ａ−１０ｄには、図３に示されているように、シリコン窒化物部分すなわちキャップ２０ａ−２０ｄにより、キャップが付される。」
という記載から、「シリコン窒化物キャップ」は、金属からなる複合層をエッチングする際のハードマスクとして機能していることが明らかである。
　そして、金属層をエッチングする際のハードマスクの材料として、シリコン窒化膜を用いることは、以下の周知例１、２に記載されているように、従来から周知である。
　
（ア）周知例１
　特開平１１−８７２６３号公報には、図１、２とともに、以下の記載がある。
「【００１４】
【発明の実施の形態】以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、重複説明は省略する。
【００１５】図１〜図１０は、本発明の一実施の形態である半導体集積回路装置の製造工程を示す概略断面図である。本実施の形態の半導体集積回路装置は、メモリセルにキャパシタを備えているＤＲＡＭ（Dynamic Random Access Memory）を有するものである。同図を用いて、本実施の形態の半導体集積回路装置の製造方法を具体的に説明する。
【００１６】まず、図１に示すように、例えば単結晶シリコンからなるｐ型の半導体基板（基板）１を用意し、その半導体基板１にｐ型のウエル２とｎ型のウエル（図示を省略）を形成した後、半導体基板１の表面の選択的な領域を熱酸化してＬＯＣＯＳ（Local Oxidation of Silicon）構造の酸化シリコン膜からなる素子分離用のフィールド絶縁膜３を形成する。
【００１７】次に、半導体基板１の表面を熱酸化して１０nm程度の膜厚の酸化シリコン膜（ゲート絶縁膜）４を形成し、この酸化シリコン膜４の上に、ＣＶＤ（Chemical Vapor Deposition ）法を使用して、ゲート電極となる配線層を堆積する。
【００１８】この場合、ゲート電極となる配線層は、５０nm程度の膜厚の導電性の多結晶シリコン膜（導電膜）５と、１００nm程度の膜厚のタングステン層６とからなる積層構造としている。また、ゲート電極となる配線層の他の態様として、導電性の多結晶シリコン膜５とタングステン層６の間にタングステンシリサイド膜、窒化タングステン膜などの導電膜が介在されている積層構造の配線層を採用することができる。また、ゲート電極としての配線層は、ＤＲＡＭのワード線（ワードライン；ＷＬ）となっている。
【００１９】その後、
半導体基板１の上に、ＣＶＤ法を使用して、ハードマスクとなる窒化シリコン膜（絶縁膜）７を２００nm程度の膜厚をもって形成する。
【００２０】次に、
パターン化されたレジスト膜８をエッチング用マスクとして用いて、ドライエッチングなどのエッチング技術を使用して、ハードマスクとしての窒化シリコン膜７のパターン化を行う（図２）。この場合、窒化シリコン膜７は、ゲート電極としての配線層のパターンを形成する際のハードマスクである。
【００２１】その後、レジスト膜８をエッチング用マスクとして用いて、六フッ化イオウ（ＳＦ6 ）を用いたプラズマドライエッチング法を使用して、タングステン層６をパターニングしてゲート電極としてのパターンを形成する（図３）。この場合、ハードマスクとしての窒化シリコン膜７の上にレジスト膜８が塗布されていることにより、ハードマスクとしての窒化シリコン膜７のエッチングが防止でき、窒化シリコン膜７の削れ量をなくすることができるので、ハードマスクとしての窒化シリコン膜７の残膜量の確保ができる。
【００２２】次に、不要となったレジスト膜８をアッシング法などを使用して取り除いた後、
ハードマスクとしての窒化シリコン膜７をエッチング用マスクとして用いて、プロセスガスの塩素に酸素を添加しているガスを用いたプラズマドライエッチング法を使用して、多結晶シリコン膜５をパターニングしてゲート電極を形成する（図４）。
【００２３】その後、半導体基板１の上に、ＣＶＤ法を使用して、窒化シリコン膜を堆積した後、リソグラフィ技術とエッチング技術とを使用して、不要な領域の窒化シリコン膜を取り除いて、ゲート電極としての配線層の側壁に、窒化シリコン膜からなる側壁絶縁膜（サイドウォールスペーサ）９を形成する。この場合、側壁絶縁膜９は、ハードマスクとしての窒化シリコン膜７と同一の材料である絶縁膜を使用している。次に、半導体基板１の上のｐ型のウエル２に、例えばリンなどのｎ型の不純物をイオン注入してソースおよびドレインとなるｎ型の半導体領域１０を形成する（図５）。また、図示を省略しているが、半導体基板１の上のｎ型のウエルに、例えばホウ素などのｐ型の不純物をイオン注入してソースおよびドレインとなるｐ型の半導体領域を形成する。」
　
（イ）周知例２
　国際公開第９９／３４４４２号には、Ｆｉｇｕｒｅｓ　２ａ−２ｇとともに、以下の記載がある。（第５頁第８行〜第７頁第１３行参照）なお、翻訳文は、上記国際公開の国内公表公報である特表２００２−５００４４５号公報によった。
「図２ａ〜２ｇは、本発明によるパッシベーション構造の製造方法を示す。本発明によれば、図２ａに示されるような基板２００を用いる。基板２００は、当技術分野ではよく知られており、通常シリコン基板を含み、トランジスタやコンデンサなどのデバイスがそこに形成される。さらに、基板２００は、製造されたデバイスを機能回路に結合する相互接続構造を含む。相互接続構造は通常、二酸化シリコンなどの絶縁層によって互いに電気的に分離され、かつ金属プラグまたはバイアと電気的に結合された複数のレベルの相互接続線を含む。この点での基板２００の最外表面は、一般には、後で形成される最終金属層への電気コンタクトの望まれる位置に形成された金属プラグを有する絶縁層を含む。基板２００は、集積回路を製造するために使用される半導体基板を必ずしも含む必要はなく、フラット・パネル・ディスプレイ用に使用されるものなど任意のタイプの基板であってよいことを理解されたい。本発明のために、基板を、本発明の膜が形成され、本発明のプロセスが行われる開始材料と定義する。」
「次に、これも図２ａに示されるように、導電層２０２が基板２００の上にブランケット堆積される。導電層２０２は通常、集積回路の最外レベルのメタライゼーションであり、一般には、最終レベルの金属相互接続を形成するため、および基板２００上に形成される集積回路にコンポーネントおよびシステムを電気的に結合するためのボンド・パッドを形成するために使用される。導電層２０２は、少量の銅（Ｃｕ）でドープされたアルミニウム（Ａｌ）などの低抵抗金属である。ただし、導電層２０２は、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、タングステン（Ｗ）など、それらに限定されない任意の低抵抗材料または合金であってよい。導電層２０２は、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、チタン・タングステン（ＴｉＷ）など、それらに限定されない接着および／または障壁層を含んでよく、または含まなくてもよい。導電層２０２は、スパッタリング、化学気相成長、電気めっきなど、それらに限定されない任意のよく知られた技法によって形成することができる。導電層２０２は、１〜３ミクロンの間の厚さに形成することができる。」
「次に、これも図２ａに示されるように、ハード・マスク２０４層が導電層２０２の上に形成される。ハード・マスク２０４は耐湿性誘電材料であり、そのため導電層２０２上に気密封止を形成することができる。さらに、ハード・マスク２０４は、後でギャップ充填誘電体を研磨する際にハード・マスク２０４が研磨止めとして働くように、十分に硬い材料から形成され、十分な厚さに堆積されることが好ましい。ハード・マスク２０４は、例えば、プラズマ増速化学気相成長によって形成された窒化シリコンや窒酸化シリコンであってよい。ハード・マスク２０４は、金属形状部上に形成され、金属形状部の間には形成されないので、性能に悪影響を及ぼすことなく、高誘電率（すなわち、４．０よりも大きい）を有する耐湿性誘電体から形成することができる。ハード・マスク２０４は、１００〜５００ｎｍの間の厚さに形成することができる。」
「次に、図２ｂに示されるように、ハード・マスク２０４と導電層２０２が、ハード誘電体層２０４によってキャップされたボンド・パッド２０６と金属相互接続２０８を含む金属形状部にパターニングされる。個々の金属形状部は、ギャップ２１０によって離隔される。ギャップ２１０の最小間隔または幅（Ｗ）は、利用されるプロセスの限界寸法によって決められ、本発明では限界寸法が０．３ミクロン未満であってよい。そのような狭い間隔は、高アスペクト比ギャップ２１０（すなわち、最小幅ギャップがアスペクト比＞２．０を有することができる）を作成する。アスペクト比は、ギャップ高さ÷ギャップ幅と定義される。」
「ハード・マスク２０４および導電層２０２は、よく知られたフォトリソグラフィ技法によってハード・マスク２０４の上にフォトレジスト・マスクを形成することにより、誘電体でキャップされたボンド・パッド、および誘電体でキャップされた相互接続にパターン形成することができる。次いで、反応性イオン・エッチングなど、それに限定されないよく知られたエッチング技法を使用して、導電層２０２およびハード・マスク２０４を、ハード・マスクでキャップされたボンド・パッド２０６およびハード・マスクでキャップされた相互接続２０８にパターン化することができる。ハード・マスク２０４は、まずフォトレジスト・マスクを使用し、次いでフォトレジスト・マスクをストリップしてパターン化することができ、パターン・ハード・マスクは、導電層２０２のパターン形成用のマスクとして使用できることを理解されたい。あるいは、ハード・マスク２０４と導電層２０２を共に、フォトレジスト・マスクを除去する前にパターン化することもできる。」
　
　そうすると、刊行物発明において、「ハードマスク層３」の材料となる「シリコンオキシナイトライド膜」に換えて「シリコン窒化物」を用いることにより、本願発明のように「ａ）半導体基板上の集積回路構造の酸化物層の上に、シリコン窒化物キャップをその上に有しており近接して離間した金属線を形成する」構成とすることは、当業者が必要に応じて、適宜なし得たことである。
　よって、相違点１は、当業者が容易に想到し得た範囲に含まれる程度のものである。
　
（５−２）相違点２について
　凹凸のある基板、層間絶縁膜等を平坦化する際に、全体の平坦化度を高めるために、平坦化対象物の表面にポリッシング保護層を形成すること、そして、このようなポリッシング保護層の材料としてシリコン窒化物を用いることは、以下の周知例３、４に記載されているように、従来から周知である。
　
（ウ）周知例３
　特開平６−１６３４８９号公報には、図１とともに、以下の記載がある。
「【００１３】
【実施例】
（実施例１）Ａｌ配線上に形成された層間絶縁膜の表面平坦化する実施例について、図１を用いて説明する。
【００１４】まず、トランジスタ等のデバイス（図示せず）が形成されているシリコン基板１上に、ＣＶＤ法により下地層間絶縁膜２を成膜する。下地層間絶縁膜２へのコンタクトホール（図示せず）形成およびＡｌ配線３（厚さ：０．５〜０．８μｍ程度）の形成後、例えばプラズマＣＶＤ法によりシリコン酸化膜４（厚さ：０．１〜０．２μｍ程度）を成膜する（図１（ａ））。後に詳しく説明するように、このシリコン酸化膜４は第１のポリッシング保護膜として作用する。しかる後（図１（ｂ））、Ｏ3 −ＴＥＯＳ−ＴＭＰ−ＴＭＢ（Ｏ3 ：オゾン、ＴＥＯＳ：テトラテトキシシラン、ＴＭＰ；トリエチルフォスフェイト、ＴＭＢ；トリエチルボレイト）をガス源として用いる常圧ＣＶＤ法により、
ボロン燐ガラス（ＢＰＳＧ）層６（厚さ：０．５〜１．０μｍ程度）の層間絶縁膜を形成し、引き続きプラズマＣＶＤ法等によりシリコン酸化膜５からなる第２のポリッシング保護膜（厚さ：０．１〜０．３μｍ程度）を成長する。
【００１５】このデバイス層の形成されているシリコン基板１を図９に示した実験装置の石英製真空チャック２１に保持し、シリコン基板１を回転させながら研磨布（研磨パッド）の張られている回転研磨定盤上に押し付けて、ポリッシングする。この際、ｐＨ１１〜１２程度のアルカリ水溶液にコロイダルシリカ（粒径：０．０３μｍ程度）を分散させたスラリーを加工液として用いる。図１（ｃ）に示すように、下地Ａｌ配線パターン上に位置する凸部の第２のポリッシング保護膜５は、下地Ａｌ配線のない領域上の平坦部と比較してポリッシング速度が速い。例えば、下地Ａｌ配線パターン幅が１μｍの場合、凸部のポリッシング速度は平坦部の２０倍程度であり、またＡｌ配線パッド部のように幅が１００μｍ程度の場合、２〜５倍程度である。従って、
平坦部に第２のポリッシング保護膜５が残された状態で、Ａｌ配線パターン上のポリッシング保護膜が完全に除去され、凸部のＢＰＳＧ膜６が現れる。
「【００１７】さらに、ここでは
ポリッシング保護膜として
窒化シリコン
等の絶縁材料でもよいことは自明である。
　
（エ）周知例４
　特開平７−２９７１９３号公報には、図１とともに、以下の記載がある。
「【００１５】
【実施例】図１はこの発明に係る集積回路平坦化方法の説明図である。まず、図１(ａ)に示すように、
平坦化すべき凹凸のある基板１の表面全体に、研磨停止膜２、埋め込み膜３、低研磨速度膜４を順次堆積する。
【００１６】表１は減圧化学的気相成長法（ＬＰＣＶＤ法）で堆積した酸化シリコン膜（ＳｉＯ2）、多結晶シリコン膜（ポリＳｉ）、窒化シリコン膜（ＳｉＮ）、ボロン・リン添加酸化シリコン膜（ＢＰＳＧ）の研磨速度と摩擦係数を、２種類の研磨剤（アンモニア添加ヒュームド・シリカとアミン添加コロイダル・シリカ）で研磨した場合について示したものである。」
「【００１８】表１から明らかなように、研磨剤にフュームド・シリカを用い、研磨停止膜２として研磨速度が低い膜を選ぶ場合には、研磨停止膜２と埋め込み膜３との組合せとして、（ＳｉＮ、ＳｉＯ2）、（ＳｉＮ、ポリＳｉ）、（ＳｉＮ、ＢＰＳＧ）、（ＳｉＯ2、ポリＳｉ）、（ＳｉＯ2、ＢＰＳＧ）、（ポリＳｉ、ＢＰＳＧ）等が考えられる。また、研磨剤にコロイダル・シリカを用い、研磨停止膜２として研磨速度が低い膜を選ぶ場合には、研磨停止膜２と埋め込み膜３の組合せとして、（ＳｉＮ、ポリＳｉ）、（ＳｉＯ2、ポリＳｉ）等が考えられる。研磨停止膜２として摩擦係数が異なる膜を選ぶ場合には、研磨剤の種類に関わりなく、研磨停止膜２と埋め込み膜３との組合せとして、（ＳｉＯ2、ポリＳｉ）、（ＳｉＮ、ポリＳｉ）、（ポリＳｉ、ＳｉＯ2）、（ポリＳｉ、ＳｉＮ）等が考えられ
る。
【００１９】また、
低研磨速度膜４は、後の研磨工程で基板１の凸部上の埋め込み膜３が研磨されている時に、基板１の凹部に埋め込まれた埋め込み膜３の表面を覆って研磨されぬよう保護する役目を果たすので、研磨速度が低い必要がある。
埋め込み膜３と低研磨速度膜４との組合せとして、（ＢＰＳＧ、ＳｉＮ）
等が考えられる。
　
　そうすると、刊行物発明において、「有機ＳＯＧ膜からなる低誘電率絶縁膜６をＣＭＰ法で研磨することにより、平坦化」する前に、上記周知の技術を適用し、「有機ＳＯＧ膜からなる低誘電率絶縁膜６」の上に「シリコン窒化物」を形成することにより、本願発明のように、「ｋが低いシリコン酸化物の誘電材料を、」「シリコン窒化物キャップの頂部表面のレベルまで平坦化するステップ」の前に、「ｋが低いシリコン酸化物の誘電材料の上に第２のシリコン窒化物層を形成するステップ」を有する構成とすることは、当業者が適宜なし得たことである。
　よって、相違点２は、当業者が容易に想到し得た範囲に含まれる程度のものである。
　
（５−３）まとめ
　以上検討したとおり、本願発明と刊行物発明との相違点は、周知技術を勘案することにより、当業者が、容易に想到し得た範囲に含まれる程度のものにすぎず、本願発明は、引用刊行物に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
６．むすび
　以上のとおりであるから、本願は、他の請求項に係る発明について検討するまでもなく、拒絶をすべきものである。
　よって、結論のとおり審決する。