【手続補正書】
【提出日】平成17年10月13日(2005.10.13)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
下記を具備する電気回路を設計する方法:
集積回路素子を含む生産領域において実装される前記回路に関するパラメーターを取得する；
表面実装回路素子を含むプロトタイプ領域において実装される前記回路に関する前記パラメーターを取得する；
前記生産領域実装と前記プロトタイプ領域実装との間に前記パラメーターをマッピングする；および
前記マッピングを用いて前記集積回路素子および表面実装回路素子を選択し、前記電気回路を生成する、前記選択された集積回路素子および表面実装素子は、前記マッピングされたパラメーターに対して前記生産領域およびプロトタイプ領域において実質的に同じ方法で機能する。
【請求項２】
前記集積回路素子および表面実装回路素子は、受動素子である、請求項１の方法。
【請求項３】
前記領域の少なくとも１つにある前記回路は回路基板である、請求項１の方法。
【請求項４】
前記領域の少なくとも1つにおける前記回路はプリント配線板である、請求項1の方法。
【請求項５】
前記領域の少なくとも1つにおける前記回路はシリコンである、請求項1の方法。
【請求項６】
前記領域の少なくとも1つにおける前記回路は、低音コファイヤード(co-fired)セラミックである、請求項1の方法。
【請求項７】
前記領域の少なくとも1つにおける前記回路は、複数の層を有する回路基板を具備する、請求項1の方法。
【請求項８】
前記複数の層のうちの1つがマイクロバイア(microvias)を含んでいる、請求項7の方法。
【請求項９】
前記マッピングを用いて、前記生産領域およびプロトタイプ領域における実装のモデルを導き出すことをさらに具備する、請求項１の方法。
【請求項１０】
前記生産領域およびプロトタイプ領域において、前記パラメータを取得することは、前記生産領域およびプロトタイプ領域における前記集積素子および表面実装素子の一次特性および二次特性を取得することを具備する、請求項１の方法。
【請求項１１】
前記生産領域およびプロトタイプ領域において前記パラメーターを取得することは、前記生産領域およびプロトタイプ領域における前記回路の一次特性および二次特性を取得する、請求項1の方法。
【請求項１２】
前記集積回路素子および表面実装回路素子は、プロセッサー読取り可能な媒体上で具現化される、請求項1の方法。
【請求項１３】
前記集積回路素子および表面実装回路素子は、物理回路として具現化される、請求項１の方法。
【請求項１４】
前記生産領域およびプロトタイプ領域のための前記集積素子および表面実装素子のための前記パラメーターを取得することは、前記集積回路素子および表面実装回路素子をそれぞれ支持する基板に関連するパラメーターを取得することを具備する、請求項1の方法。
【請求項１５】
前記生産領域およびプロトタイプ領域のための前記集積素子および表面実装素子のための前記パラメーターを取得することは、前記集積回路素子および前記表面実装回路素子を支持するためのそれぞれの基板に関連する送信媒体に関連するパラメーターを取得することを具備する、請求項１４の方法。
【請求項１６】
前記生産領域における前記回路は、多層回路基板を具備し、前記プロトタイプ領域における前記回路は、単一層の回路基板を具備する、請求項１の方法。
【請求項１７】
前記回路素子が可聴媒体上で具現化される、請求項１の方法。
【請求項１８】
前記回路実装は、高周波回路実装である、請求項1の方法。
【請求項１９】
下記を具備するコンピュータプログラムプロダクト:
電気回路を設計するためのコンピュータ読み出し可能なコードを有するコンピュータ使用可能な記憶媒体、そのようなコンピュータ読み出し可能コードは下記を具備する：
下記のためのコンピュータ読み出し可能コード：
集積回路素子を含む生産領域において実装される前記回路に関するパラメーターを取得する；
表面実装回路素子を含むプロトタイプ領域において実装される前記回路に関する前記パラメーターを取得する；
前記生産領域実装およびプロトタイプ領域実装間に前記パラメーターをマッピングする；および
前記マッピングを用いて前記集積回路素子および表面実装回路素子を選択し、前記電気回路を生成する、前記選択された集積回路素子および表面実装回路素子は、前記マッピングされたパラメーターに対して前記生産領域実装およびプロトタイプ領域実装において実質的に同じ方法で機能する。
【請求項２０】
下記を具備する、生産領域とプロトタイプ領域において回路を設計する方法：
少なくとも１つの回路素子を支持するために生産領域回路基板に関連する少なくとも１つのパラメーターを前記生産領域のために取得する；
前記少なくとも１つの生産領域パラメーターに応答して、前記生産領域回路基板に関連する送信媒体に関連する少なくとも１つのパラメーターを導き出す；
少なくとも１つの回路素子を支持するためのプロトタイプ領域回路基板に関連する前記少なくとも１つのパラメーターを前記プロトタイプ領域のために取得する；
前記少なくとも１つの生産領域パラメーターに応答して、前記プロトタイプ領域回路基板に関連する送信媒体に関連する少なくとも１つのパラメーターを導き出す；および
前記生産領域およびプロトタイプ領域のための前記基板パラメーターおよび送信媒体パラメーターに応答して、前記少なくとも１つの回路素子に対して前記生産領域およびプロトタイプ領域において、互換性のある実装を導き出し、および前記生産領域およびプロトタイプ領域において、互換性のある実装のモデルを導き出す、前記モデルの一方の特性は、所望の周波数レンジを介して前記モデルの他方の対応する特性に一致する。
【請求項２１】
前記生産領域およびプロトタイプ領域における前記回路基板は回路ボードである、請求項２０の方法。
【請求項２２】
前記生産領域およびプロトタイプ領域における前記回路基板は、プリント配線板である、請求項２０の方法。
【請求項２３】
前記生産領域およびプロトタイプ領域における前記回路基板は、シリコン基板である、請求項２０の方法。
【請求項２４】
前記生産領域およびプロトタイプ領域における前記回路基板は低温コファイヤード(co-fired)セラミックである、請求項２０の方法。
【請求項２５】
前記生産領域回路基板は、複数の層を有する基板である、請求項２０の方法。
【請求項２６】
前記生産領域回路基板の層は、マイクロバイア(microvia)層を有する、請求項２５の方法。
【請求項２７】
前記実施は高周波実装である、請求項２０の方法。
【請求項２８】
前記モデルの一方の一次特性を前記所望の周波数レンジを介して前記モデルの他方の対応する一時特性に一致させることをさらに具備する、請求項２０の方法。
【請求項２９】
前記モデルの一方の一次および二次特性を前記所望の周波数レンジを介して、前記モデルの他方の対応する一次および二次特性に一致させることをさらに具備する、請求項２０の方法。
【請求項３０】
下記を具備するコンピュータプログラムプロダクト:
生産領域およびプロトタイプ領域において回路を設計するためのコンピュータ読み出し可能なコードを有するコンピュータ使用可能な記憶媒体、
そのようなコンピュータ読み出し可能コードは下記を具備する： 
下記のためのコンピュータ読み出し可能コード：
少なくとも１つの回路素子を支持するための生産領域回路基板に関連する少なくとも１つのパラメーターを前記生産領域のために取得する；
前記少なくとも１つの生産領域パラメーターに応答して、前記生産領域回路基板に関連する送信媒体に関連する少なくとも１つのパラメーターを導き出す；
少なくとも１つの回路素子を支持するための生産領域回路基板に関連する前記少なくとも１つのパラメーターを前記プロトタイプ領域のために取得する；
少なくとも１つの生産領域パラメーターに応答して、前記プロトタイプ領域回路基板に関連する送信媒体に関連する少なくとも１つのパラメーターを導き出す；および
前記生産領域およびプロトタイプ領域のための前記基板パラメーターおよび送信媒体パラメーターに応答して、前記少なくとも１つの回路素子のための前記生産領域およびプロトタイプ領域において互換性のある実施を導き出すとともに、前記生産およびプロトタイプ領域における前記互換性のある実施のモデルを導き出す、前記モデルの一方の特性は、所望の周波数レンジを介して前記モデルの他方の対応する特性と一致する。
【請求項３１】
下記を具備する互換性のある回路実装:
回路素子およびそのモデルを含む、生産領域における回路実装；
回路素子およびそのモデルを含む、プロトタイプ領域における回路実装；
前記モデルの一方の特性は、所望の周波数レンジを介して前記モデルの他方の対応する特性と一致する。
【請求項３２】
前記生産領域における前記回路素子は、集積回路素子であり、前記プロトタイプ領域における前記回路素子は、表面実装素子である、請求項３１の互換性のある回路実装。
【請求項３３】
前記回路素子は、抵抗器である、請求項31の互換性のある回路実装。
【請求項３４】
前記回路素子は、キャパシターである請求項３１の互換性のある回路実装。
【請求項３５】
前記回路素子は、インダクターである、請求項３１の互換性のある回路実装。
【請求項３６】
前記回路実装は、人間が読み出し可能な媒体上に明白に具現化される、請求項３１の互換性のある回路実装。
【請求項３７】
前記回路実装は人間が可聴可能な媒体上に明白に具現化される、請求項３１の互換性のある回路実装。
【請求項３８】
前記回路実装は、プロセッサーが読み出し可能な媒体上に明白に具現化される、請求項３１の互換性のある実装。
【請求項３９】
前記回路実装は、物理回路として明白に具現化される、請求項３１の互換性のある回路実装。
【請求項４０】
下記を具備する電気回路を設計する方法:
前記電気回路の生産実装とプロトタイプ実装の間にパラメーターをマッピングする、前記生産実装は、集積回路素子を含み、前記プロトタイプ実装は、表面実装回路素子を含む；および
前記選択された集積回路素子と前記表面実装回路素子は、前記マッピングされたパラメーターに対して前記生産実装およびプロトタイプ実装において実質的に同じ方法で機能するように、前記マッピングの結果を用いて前記集積回路素子および表面実装回路素子の値を確立する。
【請求項４１】
前記集積回路素子および表面実装回路素子は、受動素子である、請求項４０の方法。
【請求項４２】
前記領域の少なくとも１つにおける前記回路は回路基板である、請求項４０の方法。
【請求項４３】
前記領域の少なくとも１つにおける前記回路は、プリント配線板である、請求項４０の方法。
【請求項４４】
前記領域の少なくとも1つにおける前記回路はシリコンである、請求項４０の方法。
【請求項４５】
前記領域の少なくとも１つにおける前記回路は、低温コファイヤード(co-fired)セラミックである、請求項４０の方法。
【請求項４６】
前記領域の少なくとも１つにおける前記回路は、複数の層を有する回路基板を具備する、請求項４０の方法。
【請求項４７】
前記複数の層のうちの1つはマイクロビア(microvias)を含む、請求項４６の方法。
【請求項４８】
前記マッピングを用いて、前記生産領域とプロトタイプ領域における実装のモデルを導き出すことをさらに具備する、請求項４０の方法。
【請求項４９】
前記生産領域およびプロトタイプ領域において前記パラメーターを取得することは、前記生産領域およびプロトタイプ領域における前記集積素子および表面実装素子の一次特性および二次特性を取得することを具備する、請求項４０の方法。
【請求項５０】
前記生産領域およびプロトタイプ領域において前記パラメーターを取得することは、前記生産領域およびプロトタイプ領域における前記回路の一次特性および二次特性を取得することを具備する、請求項４０の方法。
【請求項５１】
前記集積回路素子および表面実装回路素子は、プロセッサー読み出し可能な媒体上に具現化される、請求項４０の方法。
【請求項５２】
前記集積回路素子および表面実装回路素子は、物理回路として実装される、請求項４０の方法。
【請求項５３】
前記生産領域およびプロトタイプ領域のための前記集積素子および表面実装素子のための前記パラメーターを取得することは、前記集積回路素子および表面実装回路素子をそれぞれ支持するための基板に関するパラメーターを取得することを具備する、請求項４０の方法。
【請求項５４】
前記生産領域およびプロトタイプ領域のための前記集積素子および表面実装素子のための前記パラメーターを取得することは、前記集積回路素子および表面実装回路素子を支持するためのそれぞれの基板に関連するパラメーターを取得することを具備する、前記請求項５３の方法。
【請求項５５】
前記生産領域における前記回路は、多層回路基板を具備し、前記プロトタイプ領域における前記回路は、単一層回路基板を具備する、請求項４０の方法。
【請求項５６】
前記回路素子は、可聴媒体上で具現化される、請求項４０の方法。
【請求項５７】
前記回路実装は、高周波回路実装である、請求項４０の方法。
【請求項５８】
下記を具備する、プロセスにより製造される、少なくともいくつかの表面実装部品を有する電気回路のプロトタイプ実装のパラメーターと実質的に同じである少なくともいくつかのパラメーターを有する少なくともいくつかの集積部品を有する前記電気回路の製造移植：
前記製品実装とプロトタイプ実装の間に前記パラメーターをマッピングする；および
前記マッピングの結果を用いて、前記集積回路部品および表面実装回路部品の値を確立する、それにより、前記選択された集積回路部品および表面実装回路部品は、前記マッピングされたパラメーターに対して前記製品実装およびプロトタイプ実装において実質的に同じ方法で機能する。
【請求項５９】
前記集積部品および表面実装部品は受動部品である、請求項５８の製造移植。
【請求項６０】
前記移植の少なくとも１つは回路基板を具備する、請求項５８の製造移植。
【請求項６１】
前記実装の少なくとも１つがプリント配線板を具備する、請求項５８の製造移植。
【請求項６２】
前記実装の少なくとも１つはシリコン基板を具備する、請求項５８の製造移植。
【請求項６３】
前記実装の少なくとも１つは、低温コファイヤード(co-fired)セラミック基板を具備する、請求項５８の製造移植。
【請求項６４】
前記実装の少なくとも１つは、複数の層を有する回路基板を具備する、請求項５８の製造移植。
【請求項６５】
前記複数の層のうちの１つはマイクロビア(microvia)を含む、請求項６４の製造移植。
【請求項６６】
前記マッピングを用いて前記実装のモデルを導き出すことをさらに具備する、請求項５８の製造移植。
【請求項６７】
前記パラメーターは、前記集積部品および表面実装部品の一次特性および二次特性を具備する、請求項５８の製造移植。
【請求項６８】
前記パラメーターは、前記実装における前記回路の一次特性および二次特性を具備する、請求項５８の製造移植。
【請求項６９】
前記集積回路部品および表面実装回路部品は、プロセッサー上または読み出し可能な媒体上で具現化される、請求項５８の製造移植。
【請求項７０】
前記集積回路部品および表面実装回路部品は、物理回路として具現化される、請求項５８の製造移植。
【請求項７１】
前記パラメーターは、前記集積回路部品および表面実装回路部品をそれぞれ支持するための基板に関連するパラメーターを具備する、請求項５８の製造移植。
【請求項７２】
前記パラメーターは、前記集積回路部品および表面実装回路部品を支持するための前記それぞれの基板に関連する送信媒体に関連するパラメーターを具備する、請求項７１の製造移植。
【請求項７３】
前記製造移植における前記回路は、多層回路基板を具備し、前記プロトタイプ実装における前記回路は、単一層回路基板を具備する、請求項５８の製造移植。
【請求項７４】
前記回路部品は、可聴媒体上で具現化される、請求項５８の製造移植。
【請求項７５】
前記実装は高周波回路実装である、請求項５８の製造移植。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００５３
【補正方法】変更
【補正の内容】
【００５３】
図７Ｃは、そのキャパシターの生産領域実装を図解する。図７Ａの回路基板の上位層７０４内に集積されると、上位プレート８０２は、層７０４の上面に形成され、下位プレート８０８、第１ポート８１０および第２ポート８０６は、層７０４の底面に形成される。さらに、バイア８０４ａおよび８０４ｂは、マイクロバイア層７０４内に通常与えられる２つのバイア(vias)とともに実装される。