【手続補正書】
【提出日】平成18年10月2日(2006.10.2)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
少なくとも１つの製品回路パターンを有する少なくとも１つの製品層と、
前記製品層の上に形成された１つ以上のクローン層と、
を具え、
前記１つ以上のクローン層は、クローン・テスト・ビヒクル回路パターンおよびクローン・テスト・ビヒクル・ヴィアからなる群の中からの複数の構造を含むものであり、
前記１つ以上のクローン層における１つ以上の欠陥の存在は、前記製品回路パターンが、製品中の前記製品回路パターンの上に形成される後続の層の歩留りに影響を与える傾向の指標となるものである、
テスト・ビヒクル。
【請求項２】
前記１つ以上のクローン層は複数の領域を有し、前記１つ以上のクローン層の前記領域の各々は、クローン・テスト・ビヒクル回路パターンおよびクローン・テスト・ビヒクル・ヴィアからなる群の中の対応する複数の構造を含むものである、請求項１に記載のテスト・ビヒクル。
【請求項３】
前記１つ以上のクローン層の中の最上層の各領域は複数の同形のパッドグループを有するものである、請求項２に記載のテスト・ビヒクル。
【請求項４】
各パッドグループは、複数の被試験装置に関連付けられているものである、請求項２に記載のテスト・ビヒクル。
【請求項５】
前記１つ以上のクローン層の領域の中の２つの領域は互いに同形のクローン・テスト・ビヒクル回路パターンを有するが相異なる距離だけそれぞれの領域境界から離れており、前記２つの領域の各領域のパッドグループはその領域のそれぞれ異なる部分に配置されていて前記２つの領域の各領域における測定可能な領域のそれぞれ異なる部分の直ぐ下にアーティファクトが形成されるようにするものである、請求項２に記載のテスト・ビヒクル。
【請求項６】
前記１つ以上のクローン層における前記領域の中の少なくとも２つの領域は、金属密度、ライン幅およびライン間隔のそれぞれ相異なる組み合わせを有するクローン・テスト・ビヒクル回路パターンを含むものである、請求項２に記載のテスト・ビヒクル。
【請求項７】
前記クローン・テスト・ビヒクル回路パターンはヘビ状櫛状構造を含むものである、請求項６に記載のテスト・ビヒクル。
【請求項８】
前記１つ以上のクローン層は少なくとも３つの領域を有し、前記３つの領域は、
中間の金属密度、中間のライン幅および公称のライン間隔を有する第１の領域と、
最大の金属密度、相対的に幅広のラインおよび最小のライン間隔を有する第２の領域と、
最小の金属密度、最小のライン幅および最小のライン間隔を有する第３の領域と、
を含むものである、請求項６に記載のテスト・ビヒクル。
【請求項９】
前記１つ以上のクローン層における前記領域の中の少なくとも２つの領域は、金属密度およびヴィア密度のそれぞれ相異なる組み合わせを有するクローン・テスト・ビヒクル・ヴィアを含むものである、請求項２に記載のテスト・ビヒクル。
【請求項１０】
前記１つ以上のクローン層は少なくとも３つの領域を有し、前記３つの領域は、
相対的に高い金属密度および相対的に高いヴィア密度を有する第１の領域と、
相対的に疎な金属密度および相対的に疎なヴィア密度を有する第２の領域と、
相対的に高い金属密度および相対的に疎なヴィア密度を有する第３の領域と、
を含むものである、
請求項９に記載のテスト・ビヒクル。
【請求項１１】
前記クローン層はジグザグ状のヴィア・チェーンを含むものである、請求項１に記載のテスト・ビヒクル。
【請求項１２】
回路パターンを解析する方法であって、
（ａ）少なくとも１つの製品回路パターンを有する少なくとも１つの製品層と、クローン・テスト・ビヒクル回路パターンおよびクローン・テスト・ビヒクル・ヴィアからなる群の中からの複数の構造を含み前記製品層の上に形成された１つ以上のクローン層と、を含むテスト・ビヒクルからデータを収集するステップと、
（ｂ）前記１つ以上のクローン層に１つ以上の欠陥が存在するかどうかを判定するステップと、
（ｃ）ステップ（ｂ）の判定に基づいて、前記製品回路パターンが、製品中の前記製品回路パターンの上に形成される後続の層の歩留りに影響を与える傾向を分析するステップと、
を含む、方法。
【請求項１３】
ステップ（ｂ）は、前記１つ以上のクローン層における１つ以上の特定のアーティファクトを識別することを含み、
ステップ（ｃ）は、前記１つ以上のアーティファクトを前記１つ以上のクローン層中に伝搬させる前記製品層の特徴または属性を識別することを含むものである、
請求項１２に記載の方法。
【請求項１４】
さらに、複数の製品の各々についてステップ（ａ）乃至（ｃ）を実行し、
各製品はそれぞれの製品層を有し、それぞれ相異なる製品層についてステップ（ａ）が実行されるとき同じまたは実質的に同じクローン層が用いられる、請求項１３に記載の方法。
【請求項１５】
さらに、前記識別された特徴または属性のリストをデータベースに格納する、請求項１４に記載の方法。
【請求項１６】
さらに、前記データベース中の前記識別された特徴または属性の間の相関性を識別する、請求項１５に記載の方法。
【請求項１７】
さらに、前記製品の中の少なくとも１つの製品の製品回路パターンにおける設計を変更するために前記相関性に関する情報をフィードバックする、請求項１６に記載の方法。
【請求項１８】
さらに、前記１つ以上のクローン層の設計を変更するために前記相関性に関する情報をフィードバックする、請求項１６に記載の方法。
【請求項１９】
相異なる複数のテスト・ビヒクルを設計しまたは製造する方法において、前記複数のテスト・ビヒクルを設計しまたは製造する改良であって、
各テスト・ビヒクルは、少なくとも１つの製品回路パターンを有するそれぞれ相異なる製品層を有し、
各テスト・ビヒクルは、前記製品層の上に１つ以上のクローン層を有し、前記１つ以上のクローン層は、クローン・テスト・ビヒクル回路パターンおよびクローン・テスト・ビヒクル・ヴィアからなる群の中からの複数の構造を含み、
前記相異なる複数のテスト・ビヒクルの各々に用いられる前記１つ以上のクローン層は、同じまたは実質的に同じであるようにする、改良。
【請求項２０】
さらに、各テスト・ビヒクルの前記１つ以上のクローン層に１つ以上の欠陥が存在するかどうかを判定し、
各テスト・ビヒクルにおける同じまたは実質的に同じクローン層に欠陥が存在するかどうかの前記判定に基づいて、各製品回路パターンが、製品中の前記製品回路パターンの上に形成される後続の層の歩留りに影響を与える傾向を分析する、
請求項１９に記載の方法。
【請求項２１】
前記複数のテスト・ビヒクルの各々についてのクローン層は、共通の構造と、それぞれの製品層の長さおよび幅に対応するそれぞれ相異なるクローン層長さおよびクローン層幅と、を有するものである、請求項１９に記載の方法。
【請求項２２】
前記複数のテスト・ビヒクルの各々についてのクローン層は、各テスト・ビヒクルによって共有される共通のレイアウトに配置された複数の領域に分割され、各テスト・ビヒクルのクローン層における対応する領域は共通の構造を有するものである、請求項１９に記載の方法。
【請求項２３】
複数の回路パターンを分析する方法であって、
（ａ）クローン・テスト・ビヒクル回路パターンおよびクローン・テスト・ビヒクル・ヴィアからなる群の中からの複数の構造を含み製品層の上に形成された第１のクローン層を形成するステップと、
（ｂ）前記製品層におけるアーティファクトによって生じた１つ以上の欠陥が前記第１のクローン層に存在するかどうかを判定するステップと、
（ｃ）前記第１のクローン層の上に第２のクローン層を形成するステップと、
（ｄ）前記製品層または前記第１のクローン層におけるアーティファクトによって生じた１つ以上の欠陥が前記第２のクローン層に存在するかどうかを判定するステップと、
を含む、方法。
【請求項２４】
前記製品層、および第１および第２のクローン層が、処理ラインで製造されるテスト・ビヒクルに含まれ、
さらに、ステップ（ａ）の後でテストのために前記処理ラインから前記テスト・ビヒクルを取り除き、
ステップ（ｂ）と（ｃ）の間で前記テスト・ビヒクルを前記処理ラインに戻す、
請求項２３に記載の方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００４０
【補正方法】変更
【補正の内容】
【００４０】
図７は、図２に示されたＭＤＡ領域からの（８つのパッドグループＰＧの中の）２つのパッドグループＰＧを示している。図７に示されているように、１つ以上のクローン層の中の最上（頂部）の１層の各領域は複数の同形のパッドグループＰＧを有する。最上の層のそれらのパッドグループは、ＴＶの製造の後に行われる実際の電気的テストに用いられる。図７における典型例のパッドグループは、２ｘ１６のパッドフレームの各側辺に５〜８個の被試験デバイス（装置）（ＤＵＴ、device under test）を有する。この領域は、１２０：ｍのピッチで１００μｍ×１００μｍのパッドの２ｘ１６構成のアレイを有する。そのパッド・アレイの上下には、ラインをＤＵＴへルーティング（経路指定）するほぼ空の（empty）スペースがある。典型例のパッドグループ（およびサブチップ）内の全てのＤＵＴは同形である。