【事件の表示】
　特願２００３−１４３２３４「コンピュータシステム、メモリ構造、および、プログラムを実行する方法」拒絶査定不服審判事件〔平成１６年　１月　８日出願公開、特開２００４−　　５６７９〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　
　本願は、平成１５年５月２１日（パリ条約による優先権主張外国庁受理２００２年５月２９日、大韓民国）を国際出願日とする出願であって、平成２１年７月１５日付けで拒絶理由通知（同年７月２１日発送）がなされ、同年１０月２０日付けで意見書が提出されるとともに、手続補正がなされ、平成２２年６月１８日付けで拒絶査定（同年６月２９日発送）がなされ、これに対し、同年１０月２７日付けで審判請求がなされるとともに手続補正がなされたものである。そして、平成２２年１１月１１日付けで特許法第１６４条第３項に定める報告（前置報告）がなされ、平成２３年４月２２日付けで当審より審尋（同年４月２６日発送）がなされ、同年７月２５日付けで回答書が提出されたものである。
　
第２　平成２２年１０月２７日付けの手続補正についての補正却下の決定
　
［補正却下の決定の結論］
　
　平成２２年１０月２７日付けの手続補正を却下する。
　
［理由］
　
１．補正の内容
　
　平成２２年１０月２７日付けの手続補正（以下、「本件補正」という。）の内容は、平成２１年１０月２０日付けの手続補正により補正された特許請求の範囲の請求項１ないし請求項１９の記載
　
「　【請求項１】　第１、第２、及び第３メモリ領域を有するプログラムメモリと前記プログラムメモリにアクセスする処理システムとを備えたコンピュータシステムにおいて、
　前記プログラムメモリの前記第１メモリ領域には、前記第２メモリ領域に対する少なくとも一つのサブルーチン呼び出し命令を含む少なくとも一つの一般応用プログラムが貯蔵され、
　前記第２メモリ領域には、前記第３メモリ領域に対する少なくとも一つのサブルーチン呼び出し命令が貯蔵され、
　前記第３メモリ領域には、前記第２メモリ領域からのサブルーチン呼び出しによってのみ呼び出し可能な少なくとも一つの保安応用プログラムが貯蔵され、
　前記処理システムは、前記第２メモリ領域に対するサブルーチン呼び出し命令を含む前記第１メモリ領域中の一般応用プログラムを実行し、前記第１メモリ領域から前記第２メモリ領域へのサブルーチン呼び出し命令の実行時のみに前記第１メモリ領域の前記応用プログラムが前記第２メモリ領域に対する前記サブルーチン呼び出し命令を通して
前記第３メモリ領域中の前記保安応用プログラムに間接的にアクセスすることは許可するが、前記第１メモリ領域の前記一般応用プログラムが前記第３メモリ領域中の前記保安応用プログラムに直接的にアクセスすることは禁止するように、前記第３メモリ領域へのアクセスを制御し、
　前記処理システムは、アクセスされるメモリ位置のアドレスを伝送するアドレスバスを備え、
　前記アドレスバスが前記第２メモリ領域のメモリ位置のアドレスを伝送したときには前記第３メモリ領域へのアクセスを許可し、
　前記アドレスバスが前記第１メモリ領域のメモリ位置のアドレスを伝送したときには前記第３メモリ領域へのアクセスを禁止することを特徴とするコンピュータシステム。
　　【請求項２】　前記処理システムは、前記第１メモリ領域で一般応用プログラムが実行される時に、前記第３メモリ領域へのアクセスを禁止するようにさらに構成される、ことを特徴とする請求項１に記載のコンピュータシステム。
　　【請求項３】　前記処理システムは、アドレスデコーダロジック及びラッチロジックをさらに含み、前記アドレスデコーダロジックは、前記アドレスバス上を伝送される前記第２メモリ領域中のアドレスに応答してセット信号を発生し、前記ラッチロジックは、前記セット信号に応答して前記第３メモリ領域に対する選択信号を活性化させる、ことを特徴とする請求項１に記載のコンピュータシステム。
　　【請求項４】　前記アドレスデコーダロジックは、前記アドレスバス上を伝送される前記第１メモリ領域中のアドレスに応答してリセット信号を発生し、前記ラッチロジックは、前記リセット信号に応答して前記第３メモリ領域に対する選択信号を不活性化させる、ことを特徴とする請求項３に記載のコンピュータシステム。
　　【請求項５】　前記第１メモリ領域のアドレスの最上位ビットと前記第３メモリ領域のアドレスの最上位ビットとは互いに相補的であり、前記アドレスバスにロードされる最上位ビットは、前記第３メモリ領域にはそのまま印加され、前記第１メモリ領域には反転されて印加され、前記第３メモリ領域は、前記選択信号と前記アドレスバス上の最上位ビットとの組み合わせに基いて活性化される、ことを特徴とする請求項１に記載のコンピュータシステム。
　　【請求項６】　前記第１メモリ領域中の前記少なくとも一つの一般応用プログラムによって処理されるデータを貯蔵する第４メモリ領域と、
　前記第３メモリ領域中の前記少なくとも一つの保安応用プログラムによって処理されるデータを貯蔵する第５メモリ領域と、をさらに含み、
　前記処理システムは、前記第１メモリ領域から前記第２メモリ領域へのサブルーチン呼び出しが実行された時のみに前記第５メモリ領域へのアクセスを許可するように構成される、ことを特徴とする請求項１に記載のコンピュータシステム。
　　【請求項７】　前記処理システムは、さらに、前記メモリ領域で一般応用プログラムが実行されている間は前記第５メモリ領域へのアクセスを禁止するように構成される、ことを特徴とする請求項６に記載のコンピュータシステム。
　　【請求項８】　前記保安応用プログラムのうちの少なくとも一つは使用者確認プログラムである、ことを特徴とする請求項１に記載のコンピュータシステム。
　　【請求項９】　前記第１、第２及び第３メモリ領域と前記処理システムとがスマートカードに含まれている、ことを特徴とする請求項１にコンピュータシステム。
　　【請求項１０】　前記第１メモリ領域は一般コード領域であり、前記第２メモリ領域はベクタテーブル領域であり、前記第３メモリ領域は保安コード領域である、ことを特徴とする請求項１に記載のコンピュータシステム。
　　【請求項１１】　前記処理システムは、さらに、前記第３メモリ領域で保安応用プログラムが実行されている時には、前記第３メモリ領域へのアクセスを維持するように構成される、ことを特徴とする請求項１に記載のコンピュータシステム。
　　【請求項１２】　前記処理システムは、さらに、前記第３メモリ領域から前記第１メモリ領域へのサブルーチン呼び出しが実行されたとき前記第３メモリ領域へのアクセスを禁止するように構成される、ことを特徴とする請求項１１に記載のコンピュータシステム。
　　【請求項１３】　コンピュータシステムにおいて、
　第１、第２、及び第３メモリ領域を有するプログラムメモリを含み、
　前記プログラムメモリの前記第１メモリ領域には、前記第２メモリ領域に対する少なくとも一つのサブルーチン呼び出し命令を含む少なくとも一つの一般応用プログラムが貯蔵され、前記第２メモリ領域には、前記第３メモリ領域に対する少なくとも一つのサブルーチン呼び出し命令が貯蔵され、
　前記第３メモリ領域には、前記第２メモリ領域からのサブルーチン呼び出し命令によってのみ呼び出し可能な少なくとも一つの保安応用プログラムが貯蔵され、
　前記第２メモリ領域に対するサブルーチン呼び出し命令を含む前記第１メモリ領域中の一般応用プログラムを実行する実行手段であって、アクセスするメモリ位置のアドレスを伝送する手段を有する実行手段と、
　前記第１メモリ領域から前記第２メモリ領域へのサブルーチン呼び出し命令の実行時のみに前記第１メモリ領域の前記一般応用プログラムが前記第２メモリ領域に対する前記サブルーチン呼び出し命令を通して前記第３メモリ領域中の前記保安応用プログラムに間接的にアクセスすることは許可するが、前記第１メモリ領域の前記一般応用プログラムが前記第３メモリ領域中の前記保安応用プログラムに直接的にアクセスすることは禁止するように前記第３メモリ領域へのアクセスを制御する制御手段と、
　アクセスされるメモリ位置のアドレスを伝送する伝送手段と、
　前記伝送手段が前記第１メモリ領域のメモリ位置のアドレスを伝送したとき前記第３のメモリ領域へのアクセスを禁止する禁止手段と、を備え、
　前記制御手段は、前記伝送手段が前記第２メモリ領域のメモリ位置のアドレスを伝送したとき前記第３メモリ領域へのアクセスを許可する手段を含むことを特徴とするコンピュータシステム。
　　【請求項１４】　前記第１メモリ領域の一般応用プログラムの実行中は、前記第３メモリ領域へのアクセスを禁止するための手段をさらに含む、ことを特徴とする請求項１３に記載のコンピュータシステム。
　　【請求項１５】　前記第１メモリ領域中の前記少なくとも一つの一般応用プログラムによって実行されるデータを貯蔵する第４メモリ領域と、
　前記第３メモリ領域中の前記少なくとも一つの保安応用プログラムによって実行されるデータを貯蔵する第５メモリ領域と、
　前記第１メモリ領域から前記第２メモリ領域へのサブルーチン呼び出しが実行されたとき前記第５メモリ領域へのアクセスを許可する手段とをさらに含む、ことを特徴とする請求項１３に記載のコンピュータシステム。
　　【請求項１６】　前記第１メモリ領域中の一般応用プログラムが実行される間は、前記第５メモリ領域へのアクセスを禁止する手段をさらに含む、ことを特徴とする請求項１５に記載のコンピュータシステム。
　　【請求項１７】　前記第１、第２、及び第３メモリ領域と、前記実行手段と、前記制御手段とがすべてスマートカードに含まれている、ことを特徴とする請求項１３に記載のコンピュータシステム。
　　【請求項１８】　前記第３メモリ領域の保安応用プログラムの実行中は、前記第３メモリ領域へのアクセスを維持する維持手段をさらに含む、ことを特徴とする請求項１３に記載のコンピュータシステム。
　　【請求項１９】　前記第３メモリ領域から前記第１メモリ領域へのサブルーチン呼び出しが実行されたとき、前記第３メモリ領域へのアクセスを禁止する手段をさらに含む、ことを特徴とする請求項１８に記載のコンピュータシステム。」（以下、この特許請求の範囲に記載された請求項を「補正前の請求項」という。）
　
を、
　
「　【請求項１】　第１、第２、及び第３メモリ領域を有するプログラムメモリと前記プログラムメモリにアクセスする処理システムとを備えたスマートカードにおいて、
　前記プログラムメモリの前記第１メモリ領域には、前記第２メモリ領域に対する少なくとも一つのサブルーチン呼び出し命令を含む少なくとも一つの一般応用プログラムが貯蔵され、
　前記第２メモリ領域には、前記第３メモリ領域に対する少なくとも一つのサブルーチン呼び出し命令が貯蔵され、
　前記第３メモリ領域には、前記第２メモリ領域からのサブルーチン呼び出しによってのみ呼び出し可能な少なくとも一つの保安応用プログラムが貯蔵され、
　前記処理システムは、前記第２メモリ領域に対するサブルーチン呼び出し命令を含む前記第１メモリ領域中の一般応用プログラムを実行し、前記第１メモリ領域から前記第２メモリ領域へのサブルーチン呼び出し命令の実行時のみに前記第１メモリ領域の前記応用プログラムが前記第２メモリ領域に対する前記サブルーチン呼び出し命令を通して前記第３メモリ領域中の前記保安応用プログラムに間接的にアクセスすることは許可するが、前記第１メモリ領域の前記一般応用プログラムが前記第３メモリ領域中の前記保安応用プログラムに直接的にアクセスすることは禁止するように、前記第３メモリ領域へのアクセスを制御し、
　前記処理システムは、
　アクセスされるメモリ位置のアドレスを伝送するアドレスバスと、
　アドレスデコーダロジック及びラッチロジックを備え、
　前記アドレスバスが前記第２メモリ領域のメモリ位置のアドレスを伝送したときには前記第３メモリ領域へのアクセスを許可し、
　前記アドレスバスが前記第１メモリ領域のメモリ位置のアドレスを伝送したときには前記第３メモリ領域へのアクセスを禁止し、
　前記アドレスデコーダロジックは、前記アドレスバス上を伝送される前記第２メモリ領域中のアドレスに応答してセット信号を発生し、
　前記ラッチロジックは、前記セット信号に応答して前記第３メモリ領域を活性化させる選択信号を出力することを特徴とするスマートカード。
　　【請求項２】　前記処理システムは、前記第１メモリ領域で一般応用プログラムが実行される時に、前記第３メモリ領域へのアクセスを禁止するようにさらに構成される、ことを特徴とする請求項１に記載のスマートカード。
　　【請求項３】　前記アドレスデコーダロジックは、前記アドレスバス上を伝送される前記第１メモリ領域中のアドレスに応答してリセット信号を発生し、前記ラッチロジックは、前記リセット信号に応答して前記第３メモリ領域に対する選択信号を不活性化させる、ことを特徴とする請求項１に記載のスマートカード。
　　【請求項４】　前記第１メモリ領域のアドレスの最上位ビットと前記第３メモリ領域のアドレスの最上位ビットとは互いに相補的であり、前記アドレスバスにロードされる最上位ビットは、前記第３メモリ領域にはそのまま印加され、前記第１メモリ領域には反転されて印加され、前記第３メモリ領域は、前記選択信号と前記アドレスバス上の最上位ビットとの組み合わせに基いて活性化される、ことを特徴とする請求項１に記載のスマートード。
　　【請求項５】　前記第１メモリ領域中の前記少なくとも一つの一般応用プログラムによって処理されるデータを貯蔵する第４メモリ領域と、
　前記第３メモリ領域中の前記少なくとも一つの保安応用プログラムによって処理されるデータを貯蔵する第５メモリ領域と、をさらに含み、
　前記処理システムは、前記第１メモリ領域から前記第２メモリ領域へのサブルーチン呼び出しが実行された時のみに前記第５メモリ領域へのアクセスを許可するように構成される、ことを特徴とする請求項１に記載のスマートカード。
　　【請求項６】　前記処理システムは、さらに、前記メモリ領域で一般応用プログラムが実行されている間は前記第５メモリ領域へのアクセスを禁止するように構成される、ことを特徴とする請求項５に記載のスマートカード。
　　【請求項７】　前記保安応用プログラムのうちの少なくとも一つは使用者確認プログラムである、ことを特徴とする請求項１に記載のスマートカード。
　　【請求項８】　前記第１メモリ領域は一般コード領域であり、前記第２メモリ領域はベクタテーブル領域であり、前記第３メモリ領域は保安コード領域である、ことを特徴とする請求項１に記載のスマートカード。
　　【請求項９】　前記処理システムは、さらに、前記第３メモリ領域で保安応用プログラムが実行されている時には、前記第３メモリ領域へのアクセスを維持するように構成される、ことを特徴とする請求項１に記載のスマートカード。
　　【請求項１０】　前記処理システムは、さらに、前記第３メモリ領域から前記第１メモリ領域へのサブルーチン呼び出しが実行されたとき前記第３メモリ領域へのアクセスを禁止するように構成される、ことを特徴とする請求項９に記載のスマートカード。
　　【請求項１１】　スマートカードにおいて、
　第１、第２、及び第３メモリ領域を有するプログラムメモリを含み、
　前記プログラムメモリの前記第１メモリ領域には、前記第２メモリ領域に対する少なくとも一つのサブルーチン呼び出し命令を含む少なくとも一つの一般応用プログラムが貯蔵され、
　前記第２メモリ領域には、前記第３メモリ領域に対する少なくとも一つのサブルーチン呼び出し命令が貯蔵され、
　前記第３メモリ領域には、前記第２メモリ領域からのサブルーチン呼び出し命令によってのみ呼び出し可能な少なくとも一つの保安応用プログラムが貯蔵され、
　前記第２メモリ領域に対するサブルーチン呼び出し命令を含む前記第１メモリ領域中の一般応用プログラムを実行する実行手段であって、アクセスするメモリ位置のアドレスを伝送する手段を有する実行手段と、
　前記第１メモリ領域から前記第２メモリ領域へのサブルーチン呼び出し命令の実行時のみに前記第１メモリ領域の前記一般応用プログラムが前記第２メモリ領域に対する前記サブルーチン呼び出し命令を通して前記第３メモリ領域中の前記保安応用プログラムに間接的にアクセスすることは許可するが、前記第１メモリ領域の前記一般応用プログラムが前記第３メモリ領域中の前記保安応用プログラムに直接的にアクセスすることは禁止するように前記第３メモリ領域へのアクセスを制御する制御手段と、
　アクセスされるメモリ位置のアドレスを伝送する伝送手段と、
　前記伝送手段が前記第１メモリ領域のメモリ位置のアドレスを伝送したとき前記第３のメモリ領域へのアクセスを禁止する禁止手段と、を備え、
　前記制御手段は、前記伝送手段が前記第２メモリ領域のメモリ位置のアドレスを伝送したとき前記第３メモリ領域へのアクセスを許可する選択信号を出力する手段を含むことを特徴とするスマートカード。
　　【請求項１２】　前記第１メモリ領域の一般応用プログラムの実行中は、前記第３メモリ領域へのアクセスを禁止するための手段をさらに含む、ことを特徴とする請求項１１に記載のスマートカード。
　　【請求項１３】　前記第１メモリ領域中の前記少なくとも一つの一般応用プログラムによって実行されるデータを貯蔵する第４メモリ領域と、
　前記第３メモリ領域中の前記少なくとも一つの保安応用プログラムによって実行されるデータを貯蔵する第５メモリ領域と、
　前記第１メモリ領域から前記第２メモリ領域へのサブルーチン呼び出しが実行されたとき前記第５メモリ領域へのアクセスを許可する手段とをさらに含む、ことを特徴とする請求項１１に記載のスマートカード。
　　【請求項１４】　前記第１メモリ領域中の一般応用プログラムが実行される間は、前記第５メモリ領域へのアクセスを禁止する手段をさらに含む、ことを特徴とする請求項１３に記載のスマートカード。
　　【請求項１５】　前記第３メモリ領域の保安応用プログラムの実行中は、前記第３メモリ領域へのアクセスを維持する維持手段をさらに含む、ことを特徴とする請求項１１に記載のスマートカード。
　　【請求項１６】　前記第３メモリ領域から前記第１メモリ領域へのサブルーチン呼び出しが実行されたとき、前記第３メモリ領域へのアクセスを禁止する手段をさらに含む、ことを特徴とする請求項１５に記載のスマートカード。」（以下、この特許請求の範囲に記載された請求項を「補正後の請求項」という。）
　
に補正することを含むものである。
　
２．新規事項の有無、補正の目的要件 
　
２−１．特許法第１７条の２第３項に規定する要件についての検討
　
　本件補正は、願書に最初に添付した明細書、特許請求の範囲又は図面に記載した事項の範囲内においてなされており、特許法第１７条の２第３項の規定に適合している。
　
２−２．特許法第１７条の２第４項に規定する要件についての検討 
　
　次に、本件補正が、特許法第１７条の２第４項第２号の特許請求の範囲の減縮（請求項に記載した発明を特定するために必要な事項を限定するものであって、その補正前の当該請求項に記載された発明とその補正後の請求項に記載された発明の産業上の利用分野及び解決しようとする課題が同一であるもの）を目的とするものであるかどうかについて以下に検討する。
　
　補正後の請求項１における処理システムは、その記載からして、次の事項（ａ）及び（ｂ）を含んでいる。
　
（ａ）アドレスバス上を伝送される第２メモリ領域中のアドレスに応答してセット信号を発生するアドレスデコーダロジック
（ｂ）セット信号に応答して第３メモリ領域を活性化させる選択信号を出力するラッチロジック
　
　そこで、（ａ）及び（ｂ）について検討する。
　
　補正前の請求項１における処理システムは、補正前の請求項１における記載からすると、
「前記第２メモリ領域に対するサブルーチン呼び出し命令を含む前記第１メモリ領域中の一般応用プログラムを実行し、前記第１メモリ領域から前記第２メモリ領域へのサブルーチン呼び出し命令の実行時のみに前記第１メモリ領域の前記応用プログラムが前記第２メモリ領域に対する前記サブルーチン呼び出し命令を通して前記第３メモリ領域中の前記保安応用プログラムに間接的にアクセスすることは許可するが、前記第１メモリ領域の前記一般応用プログラムが前記第３メモリ領域中の前記保安応用プログラムに直接的にアクセスすることは禁止するように、前記第３メモリ領域へのアクセスを制御し」、
「アクセスされるメモリ位置のアドレスを伝送するアドレスバスを備え、前記アドレスバスが前記第２メモリ領域のメモリ位置のアドレスを伝送したときには前記第３メモリ領域へのアクセスを許可し、前記アドレスバスが前記第１メモリ領域のメモリ位置のアドレスを伝送したときには前記第３メモリ領域へのアクセスを禁止する」ものである。
　
　これに対して、補正後の請求項１における処理システムは、上記に追加して、前記（ａ）及び（ｂ）を含むものである。
　
　しかしながら、前記（ａ）及び（ｂ）を追加する本件補正は、補正前の請求項１における処理システムのいずれかを限定した下位概念の補正ではなく、新たな構成を追加した補正であるものと認められる。
　
　したがって、本件補正は、補正前の請求項１に記載した発明を特定するために必要な事項を限定したものではなく、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項第２号の特許請求の範囲の減縮（請求項に記載した発明を特定するために必要な事項を限定するものであって、その補正前の当該請求項に記載された発明とその補正後の請求項に記載された発明の産業上の利用分野及び解決しようとする課題が同一であるもの）を目的とするものとは認められない。
　
　なお、前記補正前の請求項１についてする補正は、特許法第１７条の２第４項第１号の請求項の削除、第３号の誤記の訂正、第４号の明りょうでない記載の釈明（拒絶理由通知に係る拒絶の理由に示す事項についてするものに限る。）に該当するものではない。
　
　以上のとおり、本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項の規定に違反するものであり、したがって、前記補正前の請求項１についてする補正を含む本件補正は、特許法第１５９条第１項で読み替えて準用する同法第５３条第１項の規定により却下されるべきものである
　
３．独立特許要件
　
　以上のように、前記「２−２．特許法第１７条の２第４項に規定する要件についての検討 」で指摘したとおり、本件補正は、特許法第１７条の２第４項第２号の限定的減縮に該当せず、特許法第１７条の２第４項の規定に違反するものであるが、仮に、特許法第１７条の２第４項第２号の限定的減縮に該当すると仮定した場合に、本件補正後の請求項１に記載された発明（以下、「本願補正発明」という。）が特許出願の際独立して特許を受けることができるものであるか（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合するか）以下に検討する。
　
（１）補正後の発明
　
　本件補正により、本願補正発明は、前記「１．補正の内容」の補正後の請求項１に記載されたとおりのものである。
　
（２）引用文献に記載されている技術的事項及び引用発明の認定
　
　原審が拒絶理由通知において引用した特開平４−２４１０３２号公報 （平成４年８月２８日公開、以下、「引用文献」という。）には、関連する図面とともに以下の技術的事項が記載されている。
　
Ａ　「【０００２】
【従来の技術】従来、システム管理に関連するタスクはシステム制御レジスタなどのＣＰＵ状態を決定する動作を制御しており、ユーザーアプリケーションプログラムで構成されたユーザータスクの暴走などの要因により上記レジスタの誤設定やＣＰＵの状態を決定する命令の実行を回避するため、システム管理を扱うタスクにはハードウェアで保護機能を動作させ、システムの信頼性を向上させていた。システムタスク上では割込みの受理処理やタスクスケジュールリング処理やＩＯドライバの起動が行われるが、マルチバンクで構成されたシステムではユーザータスクを起動後、特権タスクを実行していたバンクでの処理が発生せず、システムコール発生持ちや割込み発生待ち状態であるシステムも存在している。また、システムコール発生や割込み発生によってハードウェアでは特権タスクを実行するバンクのＣＰＵ演算部の結果や特権タスクのインストラクションポインタ、あるいはＣＰＵの状態を決定するレジスタを待避し、バンクの状態を保存しておいてからシステムコール処理や割込み処理を実行していた。したがって、上記の待ち状態にあるバンクでは待避動作が必要ないにもかかわらず、待避処理が実行されていた。
【０００３】一方、システムコールの際にハードウェアで特権モードに自動設定されるシステムコール命令を使用せず、分岐命令の実行により直接特権プログラムを実行するものがある。」
　
Ｂ「【０００６】
【課題を解決するための手段】この課題を解決するために本発明のシステムコール実行装置は、ベクタアドレスのテーブルアドレスにより分岐処理、システムコール処理や割込み処理の実行前にバンク状態を待避するかどうかを判断し、ベクタアドレス領域へのアクセスは無条件に特権モードに移行するようにされ、分岐命令によるベクタアドレステーブルへの分岐には２重間接アドレスでのアクセスのみ認め、保護をかけるように構成されている。」
　
Ｃ　「【００１０】
【実施例】
以下本発明の一実施例を図面に基づいて説明する。
図１は本発明の一実施例のシステムコール実行装置の構成図であり、アドレステーブルによりスタックへの自動待避動作をするかどうかを決定し、かつユーザータスク処理から特権タスク処理に移行したときに特権モードに切り替える構成を示している。」
　
Ｄ　「【００１１】図１において、分岐命令１は２重間接アドレッシングの指定が可能であり、１重目の間接アドレッシングによりアドレステーブル指定１４が行われ、メモリ空間４のアドレステーブル領域６内のアドレスが選択される。アドレステーブル領域６のデータにはプログラムの開始アドレスが格納されている。分岐命令１は２重目の間接アドレッシングにより分岐先プログラムに分岐し、プログラムが開始される。アドレステーブル領域６には実行するプログラムの開始アドレスが格納されており、アドレステーブル領域６内の一部にはハードウェアによる自動待避処理が一切発生しないアドレステーブル領域５がある。」
　
Ｅ　「【００１２】アドレステーブル指定１４によりアドレステーブル領域６の自動待避処理のないアドレステーブル領域５が選択されたかどうかは、アドレステーブル領域判定部７により判定される。アドレステーブル領域判定部７にはアドレステーブル領域６の上限アドレス１０と下限アドレス１１、自動待避処理のないアドレステーブル領域５の上限アドレス８と下限アドレス９が入力され、アドレステーブル指定１４との比較が行われる。分岐命令１の１重目の間接のアドレス指定がアドレステーブル領域６の上限アドレス１０と下限アドレス１１の間のアドレスであった場合、アドレステーブル領域判定部７は特権／ユーザーモード管理部１３に制御信号１５を出力し、ソフトウェアの介入なしでＣＰＵモード信号１６を特権モードに切り替える。さらに、アドレステーブル指定１４が自動待避処理のないアドレステーブル領域５の上限アドレス８と下限アドレス９のアドレスであった場合、アドレステーブル領域判定部７はμＲＯＭ１２に対して制御信号１５を出力し、特権バンク上のプログラム情報のスタックエリアへの自動待避を行わない。」
　
Ｆ　「【００１４】アドレステーブルという特定のアドレス領域の指定と、分岐命令１では２重間接アドレッシングでないと正常動作しないこととから、保護機能が働く。また特権モードへの移行にはソフトウェアが介入せず、特権バンク上のプログラム情報のスタックエリアへの自動待避処理実行について実行するか否かを選択でき、高速に処理をすることができる。」
　
（ア）上記Ａの「ユーザーアプリケーションプログラムで構成されたユーザータスク」、「システムコール発生や割込み発生によってハードウェアでは特権タスクを実行…（中略）…分岐命令の実行により直接特権プログラムを実行する」等の記載において、ユーザータスクや特権タスクといったタスクの実行はメモリに格納された当該タスクを処理するプログラムの実行を意味することは、技術常識的事項である。そして、上記Ｂの「本発明のシステムコール実行装置は、ベクタアドレスのテーブルアドレスにより分岐処理、…（中略）…、ベクタアドレス領域へのアクセスは無条件に特権モードに移行するようにされ、分岐命令によるベクタアドレステーブルへの分岐には２重間接アドレスでのアクセスのみ認め、保護をかけるように構成されている。」との記載、上記Ｃの「図１は本発明の一実施例のシステムコール実行装置の構成図であり、アドレステーブルによりスタックへの自動待避動作をするかどうかを決定し、かつユーザータスク処理から特権タスク処理に移行したときに特権モードに切り替える構成を示している。」との記載、及び上記Ｄの「メモリ空間４のアドレステーブル領域」との記載から、引用文献には、
　ユーザータスクを処理するプログラムが格納されたメモリ領域（以下、「第１メモリ領域」という。）、アドレステーブルが格納されたメモリ領域（以下、「第２メモリ領域」という。）、及び特権タスクを処理するプログラムが格納されたメモリ領域（以下、「第３メモリ領域」という。）を有するメモリ空間を備えたシステムコール実行装置
が記載されているものと解される。
　
（イ）上記Ｄの「１重目の間接アドレッシングによりアドレステーブル指定１４が行われ、メモリ空間４のアドレステーブル領域６内のアドレスが選択される。アドレステーブル領域６のデータにはプログラムの開始アドレスが格納されている。分岐命令１は２重目の間接アドレッシングにより分岐先プログラムに分岐し、プログラムが開始される。」、及び上記Ｅの「ＣＰＵモード信号１６を特権モードに切り替える」との記載において、メモリ空間のアドレステーブル領域内のアドレスを選択したり、（メモリ空間に格納された）分岐先のプログラムを開始したりするということは、ＣＰＵ等の処理システムがメモリ空間にアクセスすることに他ならない。
してみれば、引用文献には、
　メモリ空間にアクセスする処理システムを備えたシステムコール実行装置
が記載されているものと解される。
　
（ウ）上記（ア）及び（イ）における認定、上記Ｃの「図１は本発明の一実施例のシステムコール実行装置の構成図であり、アドレステーブルにより…（中略）…ユーザータスク処理から特権タスク処理に移行したときに特権モードに切り替える構成を示している。」との記載、上記Ｄの「図１において、分岐命令１は２重間接アドレッシングの指定が可能であり、１重目の間接アドレッシングによりアドレステーブル指定１４が行われ、メモリ空間４のアドレステーブル領域６内のアドレスが選択される。アドレステーブル領域６のデータにはプログラムの開始アドレスが格納されている。分岐命令１は２重目の間接アドレッシングにより分岐先プログラムに分岐し、プログラムが開始される。」との記載、上記Ｂの「本発明のシステムコール実行装置は、…（中略）…、ベクタアドレス領域へのアクセスは無条件に特権モードに移行するようにされ、分岐命令によるベクタアドレステーブルへの分岐には２重間接アドレスでのアクセスのみ認め、保護をかけるように構成されている。」との記載、及び上記Ｆの「アドレステーブルという特定のアドレス領域の指定と、分岐命令１では２重間接アドレッシングでないと正常動作しないこととから、保護機能が働く。」との記載において、２重間接アドレッシングでないと正常動作しないということは、アドレステーブルを介さず直接的にアクセスすることは禁止することを意味するから、引用文献には、
　メモリ空間の第１メモリ領域には、第２メモリ領域に対する少なくとも一つの間接アドレッシングによる分岐命令を含む少なくとも一つのユーザータスクを処理するプログラムが格納され、
　前記第２メモリ領域には、第３メモリ領域に対する少なくとも一つの開始アドレスが格納され、
　前記第３メモリ領域には、前記第２メモリ領域からの間接アドレッシングによってのみ開始可能な少なくとも一つの特権タスクを処理するプログラムが格納され、
　処理システムは、前記第２メモリ領域に対する間接アドレッシングによる分岐命令を含む前記第１メモリ領域中のユーザータスクを処理するプログラムを実行し、前記第１メモリ領域から前記第２メモリ領域への間接アドレッシングによる分岐命令の実行時のみに、前記第１メモリ領域の前記ユーザータスクを処理するプログラムが、前記第２メモリ領域に対する前記間接アドレッシングによる分岐命令を通して前記第３メモリ領域中の前記特権タスクを処理するプログラムに間接的にアクセスすることは許可するが、前記第１メモリ領域の前記ユーザータスクを処理するプログラムが前記第３メモリ領域中の前記特権タスクを処理するプログラムに直接的にアクセスすることは禁止するように、前記第３メモリ領域へのアクセスを制御
する態様が記載されているものと解される。
　
（エ）上記（ア）ないし（ウ）における認定、上記Ｅの「アドレステーブル領域判定部７にはアドレステーブル領域６の上限アドレス１０と下限アドレス１１…（中略）…が入力され、アドレステーブル指定１４との比較が行われる。分岐命令１の１重目の間接のアドレス指定がアドレステーブル領域６の上限アドレス１０と下限アドレス１１の間のアドレスであった場合、アドレステーブル領域判定部７は…（中略）…、ソフトウェアの介入なしでＣＰＵモード信号１６を特権モードに切り替える。」との記載、上記Ｂの「本発明のシステムコール実行装置は、…（中略）…、ベクタアドレス領域へのアクセスは無条件に特権モードに移行するようにされ、分岐命令によるベクタアドレステーブルへの分岐には２重間接アドレスでのアクセスのみ認め、保護をかけるように構成されている。」との記載、及び上記Ｆの「アドレステーブルという特定のアドレス領域の指定と、分岐命令１では２重間接アドレッシングでないと正常動作しないこととから、保護機能が働く。」との記載、そして、アドレスがアドレスバスを介して入力されることは技術常識的事項であることから、引用文献には、
　処理システムは、
　アクセスされるメモリ位置のアドレスを伝送するアドレスバスを備え、
　前記アドレスバスが前記第２メモリ領域のメモリ位置のアドレスを伝送したときには、前記第３メモリ領域へのアクセスを許可し、
　前記アドレスバスが前記第２メモリ領域外のメモリ位置のアドレスを伝送したときには、前記第３メモリ領域へのアクセスを禁止
する態様が記載されているものと解される。
　
　以上、（ア）ないし（エ）で指摘した事項から、引用文献には、次の発明（以下、「引用発明」という。）が記載されているものと認める。
　
　ユーザータスクを処理するプログラムが格納されたメモリ領域（以下、「第１メモリ領域」という。）、アドレステーブルが格納されたメモリ領域（以下、「第２メモリ領域」という。）、及び特権タスクを処理するプログラムが格納されたメモリ領域（以下、「第３メモリ領域」という。）を有するメモリ空間と、前記メモリ空間にアクセスする処理システムとを備えたシステムコール実行装置において、
　メモリ空間の第１メモリ領域には、第２メモリ領域に対する少なくとも一つの間接アドレッシングによる分岐命令を含む少なくとも一つのユーザータスクを処理するプログラムが格納され、
　前記第２メモリ領域には、第３メモリ領域に対する少なくとも一つの開始アドレスが格納され、
　前記第３メモリ領域には、前記第２メモリ領域からの間接アドレッシングによってのみ開始可能な少なくとも一つの特権タスクを処理するプログラムが格納され、
　前記処理システムは、前記第２メモリ領域に対する間接アドレッシングによる分岐命令を含む前記第１メモリ領域中のユーザータスクを処理するプログラムを実行し、前記第１メモリ領域から前記第２メモリ領域への間接アドレッシングによる分岐命令の実行時のみに、前記第１メモリ領域の前記ユーザータスクを処理するプログラムが、前記第２メモリ領域に対する前記間接アドレッシングによる分岐命令を通して前記第３メモリ領域中の前記特権タスクを処理するプログラムに間接的にアクセスすることは許可するが、前記第１メモリ領域の前記ユーザータスクを処理するプログラムが前記第３メモリ領域中の前記特権タスクを処理するプログラムに直接的にアクセスすることは禁止するように、前記第３メモリ領域へのアクセスを制御し、
　前記処理システムは、
　アクセスされるメモリ位置のアドレスを伝送するアドレスバスを備え、
　前記アドレスバスが前記第２メモリ領域のメモリ位置のアドレスを伝送したときには前記第３メモリ領域へのアクセスを許可し、
　前記アドレスバスが前記第２メモリ領域外のメモリ位置のアドレスを伝送したときには前記第３メモリ領域へのアクセスを禁止することを特徴とするシステムコール実行装置。
　
（３）本願補正発明と引用発明との対比
　
　本願補正発明と引用発明とを対比する。
　
　引用発明の「ユーザータスクを処理するプログラムが格納されたメモリ領域（以下、「第１メモリ領域」という。）」、「アドレステーブルが格納されたメモリ領域（以下、「第２メモリ領域」という。）」、「特権タスクを処理するプログラムが格納されたメモリ領域（以下、「第３メモリ領域」という。）」、及び「メモリ空間」は、それぞれ、本願補正発明の「第１メモリ領域」、「第２メモリ領域」、「第３メモリ領域」、及び「プログラムメモリ」に相当する。そして、引用発明の「システムコール実行装置」と本願補正発明の「スマートカード」は、ともに、「コンピュータシステム」である点で共通する。したがって、引用発明と本願補正発明とは、“第１、第２、及び第３メモリ領域を有するプログラムメモリと、前記プログラムメモリにアクセスする処理システムとを備えたコンピュータシステム”である点で一致する。
　
　引用発明における「間接アドレッシングによる分岐命令」は、特権モードへのシステムコールを第２メモリ領域に格納されたアドレステーブルへの間接アドレッシングによって行うものであることから、本願補正発明の（第２メモリに対する）「サブルーチン呼び出し命令」に相当すると言える。そして、引用発明の「ユーザータスクを処理するプログラム」及び「格納」は、それぞれ、本願補正発明の「一般応用プログラム」及び「貯蔵」に相当する。したがって、引用発明と本願補正発明とは、“プログラムメモリの第１メモリ領域には、第２メモリ領域に対する少なくとも一つのサブルーチン呼び出し命令を含む少なくとも一つの一般応用プログラムが貯蔵され”る点で一致する。　
　
　引用発明の第２メモリ領域における「開始アドレス」と、本願補正発明の第２メモリ領域における「サブルーチン呼び出し命令」は、ともに、第３メモリ領域にアクセスするための“アクセス情報”である点で共通する。したがって、引用発明と本願補正発明とは、“第２メモリ領域には、第３メモリ領域に対する少なくとも一つのアクセス情報が貯蔵され”る点で一致する。
　
　引用発明の「特権タスクを処理するプログラム」及び「開始可能」は、それぞれ、本願補正発明の「保安応用プログラム」及び「呼び出し可能」に相当する。したがって、引用発明と本願補正発明とは、“第３メモリ領域には、第２メモリ領域からのアクセス情報によってのみ呼び出し可能な少なくとも一つの保安応用プログラムが貯蔵され”る点で一致する。
　
　そして、引用発明と本願補正発明とは、“処理システムは、第２メモリ領域に対するサブルーチン呼び出し命令を含む第１メモリ領域中の一般応用プログラムを実行し、前記第１メモリ領域から前記第２メモリ領域へのサブルーチン呼び出し命令の実行時のみに前記第１メモリ領域の前記一般応用プログラムが前記第２メモリ領域に対する前記サブルーチン呼び出し命令を通して第３メモリ領域中の前記保安応用プログラムに間接的にアクセスすることは許可するが、前記第１メモリ領域の前記一般応用プログラムが前記第３メモリ領域中の前記保安応用プログラムに直接的にアクセスすることは禁止するように、前記第３メモリ領域へのアクセスを制御”する点で一致する。
　
　本願補正発明の「前記アドレスバスが前記第１メモリ領域のメモリ位置のアドレスを伝送したときには前記第３メモリ領域へのアクセスを禁止」における「第１メモリ領域」は、「第２メモリ領域外」であることは自明であるから、引用発明と本願補正発明とは、“アドレスバスが第２メモリ領域外のメモリ位置のアドレスを伝送したときには第３メモリ領域へのアクセスを禁止”する点で一致する。
　
　以上から、本願発明と引用発明とは、以下の点で一致し、また、以下の点で相違する。
　
（一致点）
　
　第１、第２、及び第３メモリ領域を有するプログラムメモリと、前記プログラムメモリにアクセスする処理システムとを備えたコンピュータシステムにおいて、
　前記プログラムメモリの前記第１メモリ領域には、前記第２メモリ領域に対する少なくとも一つのサブルーチン呼び出し命令を含む少なくとも一つの一般応用プログラムが貯蔵され、
　前記第２メモリ領域には、前記第３メモリ領域に対する少なくとも一つのアクセス情報が貯蔵され、
　前記第３メモリ領域には、前記第２メモリ領域からのアクセス情報によってのみ呼び出し可能な少なくとも一つの保安応用プログラムが貯蔵され、
　前記処理システムは、前記第２メモリ領域に対するサブルーチン呼び出し命令を含む前記第１メモリ領域中の一般応用プログラムを実行し、前記第１メモリ領域から前記第２メモリ領域へのサブルーチン呼び出し命令の実行時のみに前記第１メモリ領域の前記一般応用プログラムが前記第２メモリ領域に対する前記サブルーチン呼び出し命令を通して前記第３メモリ領域中の前記保安応用プログラムに間接的にアクセスすることは許可するが、前記第１メモリ領域の前記一般応用プログラムが前記第３メモリ領域中の前記保安応用プログラムに直接的にアクセスすることは禁止するように、前記第３メモリ領域へのアクセスを制御し、
　前記処理システムは、
　アクセスされるメモリ位置のアドレスを伝送するアドレスバスを備え、
　前記アドレスバスが前記第２メモリ領域のメモリ位置のアドレスを伝送したときには前記第３メモリ領域へのアクセスを許可し、
　前記アドレスバスが前記第２メモリ領域外のメモリ位置のアドレスを伝送したときには前記第３メモリ領域へのアクセスを禁止することを特徴とするシステムコール実行装置。
　
（相違点１）
　
　本願補正発明におけるコンピュータシステムが「スマートカード」であるのに対して、引用発明におけるコンピュータシステムは「システムコール実行装置」である点。
　
（相違点２）
　
　第２メモリ領域に貯蔵される第３メモリ領域に対するアクセス情報において、本願補正発明は「サブルーチン呼び出し命令」であるのに対して、引用発明は「開始アドレス」である点。
　
（相違点３）
　
　本願補正発明における処理システムは、「アドレスデコーダロジック及びラッチロジックを備え」、「前記アドレスデコーダロジックは、前記アドレスバス上を伝送される前記第２メモリ領域中のアドレスに応答してセット信号を発生し、前記ラッチロジックは、前記セット信号に応答して前記第３メモリ領域を活性化させる選択信号を出力する」ものであるのに対して、引用発明における処理システムは、特権タスクを処理するプログラムに切り替えるために、どのような構成を備えているのか特定されていない点。
　
（４）当審の判断
　
　上記「相違点１」ないし「相違点３」について検討する。
　
（４−１）相違点１について
　
　本願出願時において、スマートカードは周知の技術であり、セキュリティを強化するためにプログラム間のアクセスを制御する構成を備えたスマートカードについても、当業者に周知の技術（必要であれば、原査定の拒絶の理由に引用された国際公開第００／４３８７６号公報等参照）である。
　してみれば、引用発明においても、コンピュータシステムとして、スマートカードに適用するように構成することは、当業者であれば、容易に想到し得たものである。
　
　よって、相違点１は格別なものではない。
　
（４−２）相違点２について
　
　ベクトルテーブルや外部参照ルーチン呼出しテーブルを用いたアクセス方法において、当該ベクトルテーブルや外部参照ルーチン呼出しテーブルに格納されるアクセス情報として、ジャンプ命令とジャンプ先アドレスの両方を格納する技術は周知技術（必要であれば、特開平３−２１９９８７号公報（４頁右上欄１８行〜左下欄１６行、第２図（１））等参照）であり、引用発明においても、第２メモリ領域に格納される第３メモリ領域に対するアクセス情報として、「開始アドレス」に加えて「ジャンプ命令」を格納するように構成することは、当業者であれば、適宜なし得たことである。
　
　よって、相違点２は格別なものではない。　
　
（４−３）相違点３について
　
　アドレスデコーダ及びラッチによって、メモリのチップセレクトを制御することで特権メモリ領域へのアクセスを行うことは、周知技術（必要であれば、特開平６−２６６６２４号公報（段落【０００９】〜【００１３】、【００２０】、【００２３】、図１及び図２中右下の「特権メモリのアドレス及びチップ選択」）等参照）であり、引用発明においても、特権タスクを処理するプログラムに切り替えるための具体的構成として、当該周知技術を採用し、アドレスデコーダ及びラッチによって、メモリのチップセレクトを制御することで、特権タスクを処理するプログラムに切り替えるように構成することは、当業者であれば、容易に想到し得たものである。
　
　よって、相違点３は格別なものではない。　
　
（４−４）小括
　
　上記で検討したごとく、「相違点１」ないし「相違点３」は格別のものではなく、そして、本願補正発明の構成によってもたらされる効果も、当業者であれば当然に予測可能なものに過ぎず格別なものとは認められない。
　
　したがって、本願補正発明は、上記引用文献に記載された発明及び周知技術に基づいて、当業者が容易に発明できたものであるから、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができないものである。
　
（５）むすび
　
　以上のとおり、本件補正は、前記「２−２．特許法第１７条の２第４項に規定する要件についての検討」で指摘したように、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項の規定に違反するものであり、したがって、前記補正前の請求項１についてする補正を含む本件補正は、特許法第１５９条第１項で読み替えて準用する同法第５３条第１項の規定により却下されるべきものである。
　
　また、仮に、本件補正が、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項第２号の特許請求の範囲の限定的減縮（請求項に記載した発明を特定するために必要な事項を限定するものであって、その補正前の当該請求項に記載された発明とその補正後の請求項に記載された発明の利用分野及び解決しようとする課題が同一であるもの）を目的とするものであると仮定した場合であっても、前記「２−３．独立特許要件」で指摘したように、本願補正発明は、特許出願の際独立して特許を受けることができるものではないから、本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項の規定により準用する特許法第１２６条第５項の規定に違反するものであり、特許法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
　よって、補正却下の決定の結論のとおり決定する。
　
第３　本願発明について 
　
１．本願発明の認定
　
　平成２２年１０月２７日付けの手続補正は上記のとおり却下されたので、本願の請求項１に係る発明（以下、「本願発明」という。）は、平成２１年１０月２０日付け手続補正書の特許請求の範囲の請求項１に記載された事項により特定される、以下のとおりのものである。
　
「第１、第２、及び第３メモリ領域を有するプログラムメモリと前記プログラムメモリにアクセスする処理システムとを備えたコンピュータシステムにおいて、
　前記プログラムメモリの前記第１メモリ領域には、前記第２メモリ領域に対する少なくとも一つのサブルーチン呼び出し命令を含む少なくとも一つの一般応用プログラムが貯蔵され、
　前記第２メモリ領域には、前記第３メモリ領域に対する少なくとも一つのサブルーチン呼び出し命令が貯蔵され、
　前記第３メモリ領域には、前記第２メモリ領域からのサブルーチン呼び出しによってのみ呼び出し可能な少なくとも一つの保安応用プログラムが貯蔵され、
　前記処理システムは、前記第２メモリ領域に対するサブルーチン呼び出し命令を含む前記第１メモリ領域中の一般応用プログラムを実行し、前記第１メモリ領域から前記第２メモリ領域へのサブルーチン呼び出し命令の実行時のみに前記第１メモリ領域の前記応用プログラムが前記第２メモリ領域に対する前記サブルーチン呼び出し命令を通して
前記第３メモリ領域中の前記保安応用プログラムに間接的にアクセスすることは許可するが、前記第１メモリ領域の前記一般応用プログラムが前記第３メモリ領域中の前記保安応用プログラムに直接的にアクセスすることは禁止するように、前記第３メモリ領域へのアクセスを制御し、
　前記処理システムは、アクセスされるメモリ位置のアドレスを伝送するアドレスバスを備え、
　前記アドレスバスが前記第２メモリ領域のメモリ位置のアドレスを伝送したときには前記第３メモリ領域へのアクセスを許可し、
　前記アドレスバスが前記第１メモリ領域のメモリ位置のアドレスを伝送したときには前記第３メモリ領域へのアクセスを禁止することを特徴とするコンピュータシステム。」
　
２．引用文献に記載されている技術的事項及び引用発明の認定
　
　原査定の拒絶の理由に引用された、引用文献およびその記載事項は、前記「第２　平成２２年１０月２７日付けの手続補正についての補正却下の決定」の「３．独立特許要件」の「（２）引用文献に記載されている技術的事項及び引用発明の認定」に記載したとおりである。
　
３．対比・判断 
　
　本願発明は、前記「第２　平成２２年１０月２７日付けの手続補正についての補正却下の決定」の「３．独立特許要件」で検討した本願補正発明から、「コンピュータシステム」が「スマートカード」であるという限定を削除し、処理システムが「アドレスデコーダロジック及びラッチロジックを備え、」（当該アドレスデコーダロジック及びラッチロジックが）「前記アドレスデコーダロジックは、前記アドレスバス上を伝送される前記第２メモリ領域中のアドレスに応答してセット信号を発生し、前記ラッチロジックは、前記セット信号に応答して前記第３メモリ領域を活性化させる選択信号を出力する」ものであるという記載を削除したものである。
　
　そうすると、本願発明の発明特定事項を全て含み、さらに他の事項を付加したものに相当する本願補正発明が、前記「第２　平成２２年１０月２７日付けの手続補正についての補正却下の決定」の「３．独立特許要件」の「（２）引用文献に記載されている技術的事項及び引用発明の認定」ないし「（４）当審の判断」に記載したとおり、引用文献に記載された発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるから、本願発明も同様の理由により、引用文献に記載された発明及び周知技術に基づいて、当業者が容易に発明をすることができたものである。
　
４．むすび
　
　以上のとおり、本願発明は、特許法第２９条第２項の規定により特許を受けることができないものであるから、その余の請求項に係る発明について検討するまでもなく、本願は拒絶すべきものである。
　
　よって、結論のとおり審決する。