【事件の表示】
　平成１０年特許願第　３７６７０号「薄膜トランジスタ及びその製造方法」拒絶査定不服審判事件〔平成１０年　９月２５日出願公開、特開平１０−２５６５６１〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成１０年２月１９日（パリ条約による優先権主張１９９７年３月４日、大韓民国）の出願であって、平成２１年９月３０日付けで拒絶査定がなされ、これに対して、平成２２年２月５日に拒絶査定に対する審判請求がなされ、その後、平成２３年６月１７日付けの拒絶理由通知に対して、同年１２月２０日に意見書及び手続補正書が提出され、さらに、平成２４年１月１７日付けの拒絶理由通知に対して、同年５月１８日に意見書が提出されたものである。
　
２．当審における拒絶の理由
　当審において、平成２４年１月１７日付けで通知した拒絶の理由の概要は、以下のとおりである。
　
　本願の請求項１ないし１５に係る発明は、その優先日前に日本国内において頒布された刊行物である特開平３−２２７０２２号公報、特開平９−５７８６号公報、特開平４−１８８７７０号公報及び特開平５−３４３６８３号公報に記載された発明に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
３．本願発明
　本願の請求項１ないし１５に係る発明は、平成２３年１２月２０日になされた手続補正により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１ないし１５に記載された事項により特定されるとおりのものであって、そのうちの請求項１に係る発明（以下「本願発明」という。）は、その特許請求の範囲の請求項１に記載された事項により特定される以下のとおりのものである。
　
「【請求項１】　基板上に第１金属層と第２金属層を連続して蒸着する工程と、
　前記第２金属層の所定部分上に所定幅（Ｗ１）を持つ感光膜を形成する工程と、
　前記感光膜をマスクとして前記第２金属層を、前記第２金属層上の絶縁層のステップカバレージの低下を防止し、かつ、前記第１金属層のヒロック（ｈｉｌｌｏｃｋ）の生成を防止するように、等方性エッチング方法で前記感光膜の幅（Ｗ１）より小さい幅（Ｗ２）を持つようにパターニングする工程と、
　前記感光膜をマスクとして前記第１金属層を異方性エッチング方法で前記幅（Ｗ１）を持つようにパターニングすることにより、前記第２金属層と積層された構造のゲート電極を形成する工程と、
　前記感光膜を除去する工程とを備え、
　前記感光膜の幅（Ｗ１）と前記幅（Ｗ２）との関係が、１μｍ＜Ｗ１−Ｗ２＜４μｍであり、前記第２金属層と重畳しない前記第１金属層の２つの部分について、一方の部分の幅が他方の部分の幅と同一であることを特徴とする薄膜トランジスタの製造方法。」
　
４．引用刊行物に記載された発明
（４−１）当審における拒絶の理由に引用された、本願の優先日前に頒布された刊行物である特開平３−２２７０２２号公報（以下「引用刊行物」という。）には、第１ないし４図とともに、以下の事項が記載されている。（なお、下線は、当審において付与したものである。以下同様。）
　
「発明の詳細な説明
〔産業上の利用分野〕
　
本発明は、半導体装置に関し、特にＥＭ（エレクトロマイグレーション）やＳＭ（ストレスマイグレーション）に強く、しかも層間膜やパッシベーション膜に悪影響を与えない配線構造に関する。
〔従来の技術〕
　従来、この種の半導体装置は電極配線材料にＡｌを用いてきたが、最近の素子の集積化に伴ないＥＭやＳＭなどの深刻な信頼性上の障害が生じている。この問題の解決策の１つとしてＡｌの上にＷＳｉを敷いた積層構造にする方法が提案されている。しかしながら、積層構造配線を異方性ドライエッチング装置を使用して微細加工を行うと第２図に示すようにＡｌ２の上のＷＳｉ１に膜厚程度のひさしが生じる。第３図は第２図のひさしのある配線上にＳｉＯ膜５を設けた状態を示している。第３図から明らかなようにＷＳｉ１のひさしの部分は、ＳｉＯ膜５にもひさしを生じせしめている。そして多層配線構造を取る場合には、このＳｉＯ膜５の上にＡｌ配線が設けられる。第４図は比較のためにＡｌの上にＷＳｉを設けないＡｌ単層配線構造を示したもので、この場合にはＳｉＯ膜５にひさしは生じない。
〔発明が解決しようとする課題〕
　上述した従来の半導体装置は素子の集積化に対し、信頼性上の問題からＡｌの上にＷＳｉを敷いた積層構造にする必要があるが、積層構造配線を異方性ドライエッチング装置を使用して微細加工を行うとＷＳｉのひさしが生じることがあり、プラズマＣＶＤＳｉＯ膜やプラズマＣＶＤＳｉＮ膜で層間膜を形成する際には上層Ａｌ配線のカバレッジに悪影響を与えたり、パッシベーション膜を形成する際には膜厚が薄くなる個所が生じ耐湿性が劣化する可能性があり、信頼性上の不安要因となっていた。
〔課題を解決するための手段〕
　本発明は、半導体装置用表面電極の配線構造がＡｌあるいはＡｌ合金の上にＷＳｉを形成した積層構造を有する半導体装置において、ＷＳｉの配線幅がＡｌあるいはＡｌ合金の配線幅以下であることを特徴とする。
〔実施例〕
　次に本発明について図面を参照して説明する。第１図は本発明の一実施例の縦断面図であり、
Ｓｉ基板４にＳｉＯ
２
膜３を形成後、スパッタ装置でパワー５ＫＷ、圧力１５mTorr、プリヒート２００℃、形成温度２００℃の条件でＡｌ２とＷＳｉ１を同一チャンバー内で連続に形成し、その後リソグラフィーを行った結果である。リソグラフィーはＰＦ−７５５０ＢＤｙｅ入りレジストを２．５μｍ塗布後、ステッパーを用いて５００ｍＷ、７２０msecの露光を行ない、ＴＭＡＨ（Te-tra Methyl Ammonium Hydroxide）系の現像液で現像をし、１３０℃のポストベーク後、塩素系のガスにフッ素系のガスを混合し８００Ｗ、１０Ｐａで異方性のドライエッチングをし、さらにＣＦ
４
、Ｏ
２
系のガスで８００Ｗ、８０Ｐａ、１０秒の等方性ドライエッチングでＷＳｉのみをサイドエッチングした。この時、ＷＳｉのエッチレートは約９０００Å／分であることがわかっているので、ＷＳｉのサイドエッチングは１５００Å程度となる。この後、酸素プラズマにより８００Ｗ、１５０分の条件でレジストを酸化除去した。
　このように本実施例のＷＳｉの幅がＡｌ配線の幅より小さくされているので、この上にＳｉＯ膜を設けてもひさしが生じることがなく、更にその上にＡｌ配線を形成しても従来のような欠点が生じない。
　なお、上記実施例ではスパッタでＷＳｉを形成したが、減圧ＣＶＤでＷＳｉを形成してもよい。減圧ＣＶＤによるＷＳｉ形成条件は、原料ガスがＷＦ６、ＳｉＨ４、Ｈ２の混合ガスで成長圧力１００mTorr、成長温度３８０℃である。
〔発明の効果〕
　以上説明したように本発明の半導体装置は、表面電極配線において、配線構造をＡｌあるいはＡｌ合金上にＷＳｉを形成した積層構造とし、しかもＷＳｉの配線幅をＡｌあるいはＡｌ合金の配線幅以下にしたため、プラズマＣＶＤＳｉＯ膜やプラズマＣＶＤＳｉＮ膜で層間膜を形成しても上層Ａｌ配線のカバレッジに悪影響を与えず、またパッシベーション膜を形成する際にも膜厚が薄くなる箇所が生じないため耐湿性が劣化することがないという利点を有する。」（第１頁左下欄下から第７行〜第２頁左下欄第１９行）
　
　以上の記載から、引用刊行物には、以下の発明（以下「刊行物発明」という。）が記載されているものと認められる。
　
「Ｓｉ基板にＳｉＯ２膜を形成後、スパッタ装置でＡｌとＷＳｉを同一チャンバー内で連続に形成し、レジストを塗布後、露光を行ない、現像をし、ポストベーク後、異方性のドライエッチングをし、さらに等方性ドライエッチングでＷＳｉのみをサイドエッチングし、この後、レジストを酸化除去することからなる、Ａｌ上にＷＳｉを形成した配線構造の製造方法。」
　
５．対比
（５−１）刊行物発明の「ＳｉＯ２膜を形成」した「Ｓｉ基板」及び「Ａｌ」は、各々本願発明の「基板」及び「第１金属層」に相当する。また、刊行物発明の「ＷＳｉ」と本願発明の「第２金属層」は、「第２薄膜層」という点で共通する。
　そうすると、刊行物発明の「Ｓｉ基板にＳｉＯ２膜を形成後、スパッタ装置でＡｌとＷＳｉを同一チャンバー内で連続に形成」することと、本願発明の「基板上に第１金属層と第２金属層を連続して蒸着する工程」とは、「基板上に第１金属層と第２薄膜層を連続して蒸着する工程」という点で、共通する。
　
（５−２）刊行物発明の「レジスト」は、本願発明の「感光膜」に相当する。そして、「露光を行ない、現像をし、ポストベーク」した「レジスト」は、所定の幅を持っていることは明らかであるから、刊行物発明の「レジストを塗布後、露光を行ない、現像をし、ポストベーク」することは、本願発明の「第２金属層の所定部分上に所定幅（Ｗ１）を持つ感光膜を形成する工程」に相当する。
　
（５−３）刊行物発明の「レジストを酸化除去する」ことは、本願発明の「感光膜を除去する工程」に相当する。
　
（５−４）刊行物発明の「Ａｌ上にＷＳｉを形成した配線構造の製造方法」と本願発明の「薄膜トランジスタの製造方法」は、「半導体装置の製造方法」という点で共通する。
　
（５−５）そうすると、本願発明と刊行物発明とは、
「基板上に第１金属層と第２薄膜層を連続して蒸着する工程と、
　前記第２薄膜層の所定部分上に所定幅（Ｗ１）を持つ感光膜を形成する工程と、
　前記感光膜を除去する工程とを備える半導体装置の製造方法。」
である点で一致し、次の５点で相違する。
　
（相違点１）
　本願発明では、「基板上に第１金属層と第２金属層を連続して蒸着する」のに対し、刊行物発明では、「Ｓｉ基板に」「ＡｌとＷＳｉを」「連続に形成し」ている点。
　
（相違点２）
　本願発明では、「感光膜をマスクとして」「第２金属層を、」「等方性エッチング方法で前記感光膜の幅（Ｗ１）より小さい幅（Ｗ２）を持つようにパターニングする工程と、前記感光膜をマスクとして」「第１金属層を異方性エッチング方法で前記幅（Ｗ１）を持つようにパターニングすることにより、前記第２金属層と積層された構造のゲート電極を形成する工程と」から構成されているのに対し、刊行物発明では、「異方性のドライエッチングをし、さらに等方性ドライエッチングでＷＳｉのみをサイドエッチング」している点。
　
（相違点３）
　刊行物発明における「等方性ドライエッチング」では、「レジスト」の幅よりも小さい幅を持つように「ＷＳｉ」をパターニングしているものと認められるものの、本願発明の「第２金属層上の絶縁層のステップカバレージの低下を防止し、かつ、」「第１金属層のヒロック（ｈｉｌｌｏｃｋ）の生成を防止するように、等方性エッチング方法で前記感光膜の幅（Ｗ１）より小さい幅（Ｗ２）を持つようにパターニングする」点については、特定されていない点。
　
（相違点４）
　本願発明では、「感光膜の幅（Ｗ１）と」「幅（Ｗ２）との関係が、１μｍ＜Ｗ１−Ｗ２＜４μｍである」のに対して、刊行物発明では、レジストの幅と等方性ドライエッチングされたＷＳｉの幅との具体的な数値関係について、特定がなされていない点。
　
（相違点５）
　本願発明では、「第２金属層と重畳しない」「第１金属層の２つの部分について、一方の部分の幅が他方の部分の幅と同一である」のに対して、刊行物発明では、そのような特定がなされていない点。
　
（相違点６）
　本願発明は、「薄膜トランジスタの製造方法」であるのに対して、刊行物発明では、「配線構造の製造方法」である点。
　
６．判断
（６−１）相違点１について
　Ａｌ配線におけるエレクトロマイグレーション、ストレスマイグレーション、ヒロック発生を防止する為に、該Ａｌ配線上に、金属膜を形成することは、以下の周知例１、２に記載されるように、従来から周知である。
　
（ア）周知例１
　特開平７−１９３１３０号公報には、図１〜５とともに、以下の記載がなされている。
「【００２４】
【作用】本発明における半導体装置の製造方法は、第１のアルミニウム合金配線の上部と側壁部とに、この第１のアルミニウム合金配線と異なる金属材料で構成する選択金属膜を形成する。
【００２５】この選択金属膜を形成することによって第１のアルミニウム合金配線の上部、および側壁部に発生するヒロックの発生をする。
【００２６】これによって、第１のアルミニウム合金配線と第１のアルミニウム合金配線との間と、第１のアルミニウム合金配線と第２のアルミニウム合金配線間とのショートを防止することができる。
【００２７】さらに、第１のアルミニウム合金配線を選択金属膜で覆うことにより、エレクトロンマイグレーションやストレスマイグレーションに対して耐久性のある配線となり、従来の技術に比べ信頼性の高い半導体装置を得ることができる。
【００２８】
【実施例】以下本発明の実施例における多層配線を有する半導体装置の製造方法を図面を用いて説明する。
【００２９】図１から図５は本発明の第１の実施例における半導体装置の製造方法を工程順に示す断面図である。
【００３０】まず、図１に示すように、半導体基板１１上に絶縁膜１３を、ＣＶＤ法を用いて形成する。その後、絶縁膜１３上にスパッタリング法を用いて、シリコンと銅とを含むアルミニウムからなる合金膜を８００ｎｍ〜１０００ｎｍの膜厚で、全面に形成する。
【００３１】その後、合金膜上の全面にホトレジスト（図示せず）を、回転塗布法により形成する。その後、所定のホトマスクを用いて露光処理と、現像処理とを行い、このホトレジストをパターニングする。
【００３２】その後、このパターニングしたホトレジストをエッチングマスクとして、塩素系ガスを主成分としたエッチングガスを用いて合金膜をドライエッチング法でパターニングして、第１のアルミニウム合金配線３１を形成する。
【００３３】つぎに図２に示すように、六フッ化タングステンを原料ガスとし、水素を還元ガスとした選択ＣＶＤ法により、選択的に第１のアルミニウム合金配線３１の表面にタングステン金属膜からなる金属被覆膜３３を数十ｎｍ〜数百ｎｍの膜厚で形成する。
【００３４】つぎに図３に示すように、ＣＶＤ法により、酸化シリコン膜からなる層間絶縁膜２１を形成する。
【００３５】その後、層間絶縁膜２１上の全面にホトレジスト（図示せず）を、回転塗布法により形成する。その後、所定のホトマスクを用いて露光処理と、現像処理とを行い、このホトレジストをパターニングする。
【００３６】その後、このパターニングしたホトレジストをエッチングマスクとして、四フッ化炭素を主成分としたエッチングガスを用いて層間絶縁膜２１をドライエッチング法でパターニングして、スルーホール２３を形成する。
【００３７】つぎに図４に示すようにスルーホール２３内を高周波を用いたＲＦエッチング法にてエッチングを行い、スルーホール２３の底部に露出する金属被覆膜３３上面の酸化物を除去する。
【００３８】その後、選択ＣＶＤ法を用いてスルーホール２３内に選択的に、タングステンやモリブデンからなる選択金属膜２５を成長させる。この選択ＣＶＤ法により、選択金属膜２５をスルーホール２３内に埋め込む。
【００３９】つぎに図５に示すように、選択金属膜２５表面の酸化膜を、ＲＦエッチング法を用いて除去する。その後、シリコンと銅とを添加したアルミニウムからなる合金膜をスパッタリング法を用いて全面に形成する。
【００４０】その後、合金膜上の全面にホトレジスト（図示せず）を、回転塗布法により形成する。その後、所定のホトマスクを用いて露光処理と、現像処理とを行い、このホトレジストをパターニングする。
【００４１】その後、パターニングしたホトレジストをエッチングマスクとして、塩素系ガスを主成分としたエッチングガスを用いたドライエッチング法により合金膜をパターニングして、第２のアルミニウム合金配線３５を形成する。」
　
（イ）周知例２
　特開平２−２７７２５４号公報には、第２、３図とともに、以下の記載がなされている。
「〔産業上の利用分野〕
　本発明は半導体装置に関し、特に半導体装置の配線構造に関する。
〔従来の技術〕
　半導体集積回路の配線材としてアルミニウムは、低抵抗で低コストの上加工性に優れ、微細パターンを形成可能である為、従来から一般に使われてきた。
　近年の半導体集積回路の大規模化に伴い、アルミニウム配線幅が微細化する一方、半導体チップ上のアルミニウム配線被覆面積も増加し、総配線長が長くなってきている。これに呼応しアルミニウム配線に要求される信頼性は年々増大してきている。
　しかしアルミニウム配線の微細化は、ＥＭ（エレクトロマイグレーション）やＳＭ（ストレスマイグレーション）耐性を著しく低下させ、配線の断線や短絡が発生する等信頼性を大きく損なう結果となる。
　この為、第３図に示すように、ＥＭおよびＳＭ耐性に優れたWSi2膜７のような高融点金属膜をアルミニウム膜１３下に敷いた２層膜配線構造が出現している。
〔発明が解決しようとする課題〕
 上述した従来の半導体装置の２層膜配線は、配線そのもののＥＭ、SＭ耐性が高い反面、拡散層やトランジスタのゲート電極等の下層配線と高融点金属膜の接触部で不純物が高融点金属側に偏析する為コンタクト抵抗が増大したり、抵抗値が大きくばらつき、均一な特性の半導体装置が得られないという欠点がある。
〔課題を解決するための手段〕
 本発明は、高融点金属股上に堆積したアルミニウム膜を少なくとも含む多層膜配線を有する半導体装置において、前記多層膜配線がその下方の層間絶縁膜のコンタクト孔に埋め込まれた導電体を介して下方に配置された配線層と接触する接続部では前記アルミニウム膜が前記導電体と直接接触しているというものである。」（第１頁左下欄第１６行〜第２頁左上欄第１４行）
「また、本実施例は高融点金属としてタングステンシリサイドを用いたが、モリブデン、チタン、ジルコニウム、コバルト等の高融点金属のシリサイドでも良いし、シリサイドでない純粋な高融点金属であってもよい、即ち本発明で高融点金属なる語はWSi2,MoSi2,ZrSi2,CoSi2,TiSi2,W,Mo,Zr,Co,Ti等を含むものとして使用されている。
 第２図（ａ）、（ｂ）は本発明の第２の実施例をその製法に沿って説明するための工程順に配置した半導体チップの縦断面図である。第２の実施例の第１と異なる点は、アルミニウム膜／高融点金属シリサイド膜の上に更に高融点金属シリサイド膜をつけた３層膜配線である点にある。
 第１の実施例と同様に、第２図（ａ）に示すように、フィールド絶縁膜４で分離されたＮ＋型拡散層２上にゲート絶縁膜３を介してゲート電極５を配線し層間絶縁膜６としてＰＳＧ膜を形成した後、多結晶シリコンで埋設されたコンタクト孔を形成し、アルミニウム膜１２／タングステンシリサイド膜７をスパッタによって形成する。続いて、第２図（ｂ）に示すように、前記アルミニウム膜／タングステンシリサイド膜上にスパッタによって更にタングステンシリサイド膜１５を形成し、３ステツプのＲＩＥによってタングステンシリサイド、アルミニウム、タングステンシリサイドの順にエツチングし、配線パターンを形成する。
　上述のように３層構造にすることで、ＥＭ，ＳＭ耐性がさらに強化される上に、アルミニウム股上をタングステンシリサイド膜が被覆しているため、アルミニウムのヒロック成長を抑制する効果が付加される。」（第３頁左上欄第１行〜同頁右上欄第１２行）
　
　そうすると、上記周知技術を勘案することにより、刊行物発明において、「ＷＳｉ」を形成することに換えて、「金属膜」を形成することにより、本願発明のように、「基板上に第１金属層と第２金属層を連続して蒸着する」構成とすることは、当業者が容易になし得たことである。
　よって、相違点１は、当業者が容易に想到し得た範囲に含まれる程度のものである。
　
（６−２）相違点２について
　上層の幅が下層の幅よりも小さい積層配線構造を製造する場合に、上層を等方性エッチング法でパターニングしてから下層を異方性エッチング法でパターニングするか、上下層を異方性エッチング法でパターニングしてから、上層を等方性エッチング法でパターニングするかは、当業者が適宜選択し得る程度のことである。したがって、刊行物発明において、「等方性ドライエッチングでＷＳｉ」を「エッチング」してから、Ａｌを「異方性のドライエッチング」することにより、本願発明のように、「感光膜をマスクとして」「第２金属層を、」「等方性エッチング方法で」「パターニングする工程と、前記感光膜をマスクとして」「第１金属層を異方性エッチング方法で」「パターニングする」「工程と」からなる構成とすることは、当業者が容易になし得たことである。
　よって、相違点２は、当業者が容易に想到し得た範囲に含まれる程度のものである。
　
（６−３）相違点３及び４について
　一般に、積層膜を他の膜で覆う場合のステップカバッジの善し悪しは、単に積層膜における上下層の幅の差（すなわち、本願発明の「Ｗ１−Ｗ２」）のみで決まるのではなく、上層及び下層の厚さ、具体的な材料、成膜条件、層の端部の形状（テーパーの有無）などによって決まるものと認められるところ、本願発明には、そのような点が特定されていない。しかも、本願明細書には、「第２金属層上の絶縁層のステップカバレージの低下を防止し、かつ、」「第１金属層のヒロック（ｈｉｌｌｏｃｋ）の生成を防止するように、等方性エッチング方法で」「感光膜の幅（Ｗ１）より小さい幅（Ｗ２）を持つようにパターニングする」点、具体的には、「感光膜の幅（Ｗ１）と前記幅（Ｗ２）との関係が、１μｍ＜Ｗ１−Ｗ２＜４μｍ」という数値範囲であることを裏付ける実験結果等についても、何ら記載されていない。したがって、本願発明において、１μｍ＜Ｗ１−Ｗ２＜４μｍとすることに臨界的意義を認めることはできない。
　また、引用刊行物には、「第１図は本発明の一実施例の縦断面図であり、Ｓｉ基板４にＳｉＯ２膜３を形成後、・・・Ａｌ２とＷＳｉ１を同一チャンバー内で連続に形成し、その後リソグラフィーを行った結果である。・・・異方性のドライエッチングをし、さらに・・・等方性ドライエッチングでＷＳｉのみをサイドエッチングした。・・・
ＷＳｉのサイドエッチングは１５００Å程度となる。
　そうすると、刊行物発明において、「Ａｌ」と「ＷＳｉ」の幅の差を１μｍ〜４μｍとすることより、本願発明のように、「第２金属層上の絶縁層のステップカバレージの低下を防止し、かつ、」「第１金属層のヒロック（ｈｉｌｌｏｃｋ）の生成を防止するように、等方性エッチング方法で」「感光膜の幅（Ｗ１）より小さい幅（Ｗ２）を持つようにパターニングする」こと、「感光膜の幅（Ｗ１）と前記幅（Ｗ２）との関係が、１μｍ＜Ｗ１−Ｗ２＜４μｍであ」る構成とすることに、格別の困難性はないものというべきである。
　よって、相違点３及び４は、当業者が容易に想到し得た範囲に含まれる程度のものである。
　
（６−４）相違点５について
　刊行物発明においても、「ＡｌとＷＳｉを同一チャンバー内で連続に形成し、レジストを塗布後、露光を行ない、現像をし、ポストベーク後、異方性のドライエッチングをし、さらに等方性ドライエッチングでＷＳｉのみをサイドエッチングし」ているのであるから、Ａｌと重畳しないＷＳｉの２つの部分について、一方の部分の幅が他方の部分の幅と同一になっているものと認められる。
　よって、相違点５は、実質的なものでない。
　
（６−５）相違点６について
　一般に、ゲート電極とそれに接続される配線を同一構造で一体に形成することは、以下の周知例３〜５に記載されるように、従来から周知である。
　
（ウ）周知例３
　特開平８−１０６１０７号公報には、図１〜４とともに、以下の記載がなされている。
「【００１９】
【実施例】以下で、本発明の実施例に係る薄膜トランジスタマトリクスの製造方法を図面
を参照しながら説明する。
（第１の実施例）図１〜図３は、液晶表示装置などに用いられる薄膜トランジスタマトリクスの製造方法を示す断面図、図４は薄膜トランジスタマトリクスの上面図である。図３（ｃ）は、図４のＢ−Ｂ線断面図である。
【００２０】まず、図１（ａ）に示すように、ガラス基板１上にＡｌ／Ｔｉ膜をスパッタ法によって成膜し、パターニングしてゲート電極２Ａ、ストレージキャパシタバスライン（蓄積容量バスライン）２Ｂを形成する。次に、同図（ｂ）に示すように、Ｐ−ＣＶＤ法により、ゲート絶縁膜となる膜厚約４００nmのＳｉＮ膜３と、膜厚約１０nmのａ−Ｓｉ膜４と、チャネル保護膜となる膜厚約１０nmのＳｉＮ膜５を形成する。」
　
（エ）周知例４
　特開平８−２６４７９０号公報には、図１、２及び４とともに、以下の記載がなされている。
「【００１２】
【実施例】以下、本発明の詳細を実施例により説明する。
（実施例１）図１は本実施例に係るＴＦＴを示した製造工程順の断面図であり、図２はその平面図である。図１は図２の破線Ａ−Ａ´方向に切った面の断面図である。以下の図説明では同一部分に同一の番号を付し、その詳しい説明は図１を中心に行い、繰り返しの説明を省略する。
【００１３】まず、ガラス基板１にＭｏＴａ合金からなるゲート電極２をマグネトロンスパッタ法などを用いて形成する。ここでゲート電極２に用いる材料としては、例えばＡｌ，Ｍｏ，Ｗ，Ｔｉなどの金属やこれらを積層したもの、あるいはこれらの合金なども用いることができる。またＡｌなどをパターン化してそれを覆うようにＭｏＴａなど導電材料のパターンを形成したものを用いることもできる。また、ガラス基板１の表面に酸化シリコンなどの絶縁膜でできたアンダーコート膜をゲート電極形成前に予め形成してもよい。次に、酸化シリコンが３５０ｎｍ、窒化シリコンが５０ｎｍの厚さのゲート絶縁膜３、５０ｎｍの厚さのａ−Ｓｉ膜４、窒化シリコンからなり４００ｎｍの厚さのチャネル保護膜５をＣＶＤ法によって形成する。ここでチャネル保護膜５の厚さは２００〜５００ｎｍ程度の範囲で変えることができる。ゲート絶縁膜３は窒化シリコン膜単層膜でもよく、タンタル酸化膜などの金属酸化膜を含んでもよく、ゲート電極２の陽極酸化膜との積層膜でもよい。次にポジ型フォトレジストを塗布して基板の裏面から紫外光を照射して露光し、現像してゲート電極２とほぼ同じ幅のレジストパターン３０を形成する。ここで、現像する前に通常のマスク露光によって図２の破線Ａ−Ａ´に示す方向と直交する方向のチャネル保護膜５の端部を決定することができるので、本実施例ではその工程を入れている。なお、裏面露光を用いずにマスク露光だけで上部絶縁膜３０のパターンを形成してもよい。この場合はゲート電極２とのマスク合わせ精度に基づく合わせマージンをとる必要があるが、用途によってはそのようにしても実用になりうる（図１（ａ））。」
「【００２０】さらに、この実施例で説明したＴＦＴをアクティブマトリクス型の液晶表示装置に適用することができる。図４（ａ）はその際のアクティブマトリクス型の液晶表示装置の１画素における平面図であり、この様な画素が基板上に複数形成されている。ゲート線８と信号線２の交差点４８近傍にＴＦＴ４７及び画素電極５０が形成されている。図４（ｂ）は図４（ａ）のＡ−Ａ´の断面図である。ここでは、２のゲート電極がゲート線を兼ねており、またソース電極８が信号線を一部兼ねた構造になっている。４０はＩＴＯの画素電極、４１はパッシベーション膜、４２は光遮蔽層、でありガラス基板１上にアレイ基板を形成する。このアレイ基板に対向する様に対向基板４４が液晶層４３を介して位置される。４５は対向電極、４５はカラーフィルターである。この様に、液晶表示装置では、ＴＦＴ４７のオン電流を大きく取れるので、画素電極５０への充電時間を短縮することができ、液晶表示装置のスピードの早い動画表示を鮮やかにすることができ、動画表示の性能を向上させることができる。」
　
（オ）周知例５
　特開平８−１３６９５１号公報には、図１〜１６とともに、以下の記載がなされている。
「【００４３】
【実施例】以下本発明の実施例について図１〜図１６を参照しながら説明する。なお便宜上従来例と同一または相当する部位には同じ符号を付すこととする。本発明の第１の実施例によるＴＦＴ基板の平面的なパターン配置図を図１に、また同図のＡ−Ａ’線上の製造工程断面図を図２〜図９に示し、以下本発明による製造方法を詳述する。
【００４４】先ず、図２に示したように、透明性絶縁基板であるガラス基板２の一主面上にスパッタ等の真空製膜装置を用いて 0.1μｍの膜厚のＩＴＯ（Indium−Tin−Oxide）３４と0.1μｍの膜厚のクロム（Ｃｒ）３５とを順次、被着する。
【００４５】つぎに、図３に示したように、ＩＴＯとＣｒとの積層よりなるゲートを兼ねる走査線１１と疑似絵素電極３６の選択的パターン形成を行う。この時、後工程で被着する絶縁層のカバレージを確保するために、少なくとも積層の上側のＣｒのパターン幅が下側のＩＴＯのパターン幅よりも小さくなるようなエッチング（食刻）を行う必要がある。ウェットエッチング（湿式食刻）ではネガレジストを用い、Ｃｒの食刻後にネガレジストを加熱して流動化させる等の工夫が必要であるが、ドライエッチング（乾式食刻）では反応性イオンエッチング（ＲＩＥ）によるテーパ食刻技術を用いることにより所要の積層パターンを形成する。この積層パターンの形成後に全面に 0.1μｍの膜厚の酸化タンタル層３７を被着する。これは上述した酸化シリコン層２４と同様に積層パターンのエッジ部でＩＴＯが還元されるのを防止するためである。」
　
　したがって、上記周知技術を勘案することにより、引用発明を薄膜トランジスタのゲート電極の製造方法に適用することは、当業者が容易になし得たことである。
　よって、相違点６は、当業者が容易に想到し得た範囲に含まれる程度のものである。
　
（６−６）平成２４年１月１７日付け拒絶理由通知に対する請求人の主張
　請求人は、平成２４年５月１８日に提出された意見書において、以下のように主張する。
　
　「・・・当該通知（当審注：平成２４年１月１７日付け拒絶理由通知）において、「積層されたフィルムの段差（ステップカバレッジ）を減少させるためには、上下層の幅の差のみならず、上層及び下層の厚さ、具体的な材料、成膜条件、層の端部の形状（テーパーの有無）等の条件が必要であるが、本願発明においてこれらの条件が開示されておらず、１μｍ＜Ｗ１−Ｗ２＜４μｍの範囲の重要性、つまり臨界的意義が開示されていない」と指摘されています。
このような指摘に対して、出願人が行った実験によれば、積層膜を他の膜で覆う場合のステップカバレッジの善し悪しは、上層及び下層の厚さ、具体的な材料、成膜条件、層の端部の形状（テーパーの有無）等の条件ではなく、上下層の幅の差のみで決定されます。つまり、出願人が行った実験によれば、第１金属層の幅（Ｗ１）と上部の第２金属層の幅（Ｗ２）の関係が１μｍ＜Ｗ１−Ｗ２＜４μｍであることにより、上層及び下層の厚さ、具体的な材料、成膜条件、層の端部の形状（テーパーの有無）等の条件に関係なく、第１金属層にヒロックが発生することを防止し、段差が最小限に抑えられることになります。また、出願人が行った実験によれば、下部の第１金属層の幅（Ｗ１）と上部の第２金属層の幅（Ｗ２）の差（Ｗ１−Ｗ２）が１μｍより小さければ、ゲート電極の段差により、その上部に形成されるゲート絶縁膜のステップカバレッジが悪くなり、ゲート絶縁膜上に形成されるソース電極とドレイン電極が断線し、ゲートと電気的に接触して不良が発生し、下部の第１金属層の幅（Ｗ１）と上部の第２金属層の幅（Ｗ２）の差（Ｗ１−Ｗ２）が４μｍより大きければ、第１金属層上にヒロックが発生するので、第１金属層の幅（Ｗ１）と上部の第２金属層の幅（Ｗ２）の関係が１μｍ＜Ｗ１−Ｗ２＜４μｍとすることに臨界的意義はあります。・・・」
　
　しかしながら、本願の願書に添付した明細書、特許請求の範囲又は図面には、「積層膜を他の膜で覆う場合のステップカバレッジの善し悪しは、上層及び下層の厚さ、具体的な材料、成膜条件、層の端部の形状（テーパーの有無）等の条件ではなく、上下層の幅の差のみで決定され」ること、そして、「第１金属層の幅（Ｗ１）と上部の第２金属層の幅（Ｗ２）の関係が１μｍ＜Ｗ１−Ｗ２＜４μｍとすることに臨界的意義」があることを裏付ける理論的説明や具体的な実験結果について、何ら記載されていない。
　したがって、請求人の上記主張は首肯できない。
　
（６−７）以上検討したとおり、本願発明と引用発明との相違点は、いずれも実質的なものでないか、当業者が、周知技術を勘案することにより、容易に想到し得たものにすぎず、本願発明は、引用刊行物に記載された発明に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
７．むすび
　以上のとおりであるから、本願は、他の請求項に係る発明について検討するまでもなく、拒絶をすべきものである。
　よって、結論のとおり審決する。