【事件の表示】
　特願２００２−２４６９７７「半導体装置及びその製造方法」拒絶査定不服審判事件〔平成１６年　３月１８日出願公開、特開２００４−　８７８０７〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯
　本願は、平成１４年８月２７日の特許出願であって、平成２０年５月１３日付けの拒絶理由通知に対して同年８月４日に意見書及び手続補正書が提出され、同年１２月８日付けの最後の拒絶理由通知に対して平成２１年３月１６日に意見書及び手続補正書が提出されたが、同年１０月２８日付けで、同年３月１６日に提出された手続補正書による補正が却下されるとともに拒絶査定がなされた。
　それに対して、平成２２年２月２２日に拒絶査定不服審判が請求されるとともに手続補正書が提出され、その後、平成２３年８月２２日付けで審尋がなされ、平成２３年１０月２４日に回答書が提出された。
　
第２．補正の却下の決定
【補正の却下の決定の結論】
　平成２２年２月２２日に提出された手続補正書による補正を却下する。
　
【理由】
１．補正の内容
　平成２２年２月２２日に提出された手続補正書による補正（以下「本件補正」という。）は、補正前の明細書（平成２０年８月４日に提出された手続補正書により補正された明細書）の特許請求の範囲の請求項１〜７を、補正後の明細書の特許請求の範囲の請求項１〜５と補正するとともに、明細書の０００７段落の補正を行うものであり、補正前の請求項１及び３並びに補正後の請求項１及び２は各々次のとおりである。　
　
（補正前）
　「【請求項１】
　半導体基板と、
　前記半導体基板の上方に形成された下地絶縁膜と、
　前記下地絶縁膜の上に形成され、下部電極とキャパシタ誘電体膜と上部電極とを順に積層してなるキャパシタと、
　前記キャパシタを覆う第１キャパシタ保護絶縁膜と、
　前記第１キャパシタ保護絶縁膜の上に形成された第２キャパシタ保護絶縁膜と、
　前記第２キャパシタ保護絶縁膜の上に形成され、配線溝と、該配線溝の底部から該キャパシタの前記上部電極に至るホールとが形成された層間絶縁膜と、
　前記層間絶縁膜の前記配線溝と前記ホールとを埋める導電体と、
　を有することを特徴とする半導体装置。」
　「【請求項３】
　半導体基板の上方に下地絶縁膜を形成する工程と、
　下部電極とキャパシタ誘電体膜と上部電極とを順に積層してなるキャパシタを前記下地絶縁膜の上に形成する工程と、
　前記キャパシタを覆う第１層間絶縁膜を形成する工程と、
　配線溝と、該配線溝の底部から下に延びる第１ホールとを前記第１層間絶縁膜に形成する工程と、
　前記配線溝と前記第１ホールとに拡散防止膜を形成する工程と、
　前記拡散防止膜を形成した後に、前記配線溝と前記第１ホールとに、全体が銅で構成される第１導電体を埋め込む工程と、
　水素を含まない還元性ガス中において前記第１導電体の表面をアニールし、該表面の自然酸化膜を還元して除去する工程と、
　を有することを特徴とする半導体装置の製造方法。」
　
（補正後）
　「【請求項１】
　半導体基板と、
　前記半導体基板の上方に形成された下地絶縁膜と、
　前記下地絶縁膜の上に形成され、下部電極とキャパシタ誘電体膜と上部電極とを順に積層してなるキャパシタと、
　前記上部電極の上に形成され、前記キャパシタを覆う第１キャパシタ保護絶縁膜と、
　前記第１キャパシタ保護絶縁膜の上に形成されたＳｉＯ２膜よりなる第２キャパシタ保護絶縁膜と、
　前記第２キャパシタ保護絶縁膜の上に形成され、配線溝と、該配線溝の底部から該キャパシタの前記上部電極に至るホールとが形成された層間絶縁膜と、
　前記層間絶縁膜の前記配線溝と前記ホールとを埋める導電体と、
　を有することを特徴とする半導体装置。」
　「【請求項２】
　半導体基板の上方に下地絶縁膜を形成する工程と、
　下部電極とキャパシタ誘電体膜と上部電極とを順に積層してなるキャパシタを前記下地絶縁膜の上に形成する工程と、
　前記上部電極の上に、前記キャパシタを覆う第１キャパシタ保護絶縁膜を形成する工程と、
　前記第１キャパシタ保護絶縁膜の上に、ＳｉＯ２膜よりなる第２キャパシタ保護絶縁膜を形成する工程と、
　前記第２キャパシタ保護絶縁膜の上に、第１層間絶縁膜を形成する工程と、
　配線溝と、該配線溝の底部から下に延びる第１ホールとを前記第１層間絶縁膜、前記第１キャパシタ保護絶縁膜、及び前記第２キャパシタ保護絶縁膜に形成する工程と、
　前記配線溝と前記第１ホールとに拡散防止膜を形成する工程と、
　前記拡散防止膜を形成した後に、前記配線溝と前記第１ホールとに、全体が銅で構成される第１導電体を埋め込む工程と、
　水素を含まない還元性ガス中において前記第１導電体の表面をアニールし、該表面の自然酸化膜を還元して除去する工程と、
　を有することを特徴とする半導体装置の製造方法。」
　
２．補正事項の整理
　本件補正による補正事項を整理すると次のとおりである。
（１）補正事項１
　補正前の請求項２及び７を削除すること。及びそれに伴って、請求項の番号及び引用する請求項の番号を修正すること。
　
（２）補正事項２
　補正前の請求項１の「前記キャパシタを覆う第１キャパシタ保護絶縁膜と、　前記第１キャパシタ保護絶縁膜の上に形成された第２キャパシタ保護絶縁膜と、」を、「前記上部電極の上に形成され、前記キャパシタを覆う第１キャパシタ保護絶縁膜と、　前記第１キャパシタ保護絶縁膜の上に形成されたＳｉＯ２膜よりなる第２キャパシタ保護絶縁膜と、」と補正して、補正後の請求項１とすること。
　
（３）補正事項３
　補正前の請求項３の「前記キャパシタを覆う第１層間絶縁膜を形成する工程と、　配線溝と、該配線溝の底部から下に延びる第１ホールとを前記第１層間絶縁膜に形成する工程と、」を、「前記上部電極の上に、前記キャパシタを覆う第１キャパシタ保護絶縁膜を形成する工程と、　前記第１キャパシタ保護絶縁膜の上に、ＳｉＯ２膜よりなる第２キャパシタ保護絶縁膜を形成する工程と、　前記第２キャパシタ保護絶縁膜の上に、第１層間絶縁膜を形成する工程と、　配線溝と、該配線溝の底部から下に延びる第１ホールとを前記第１層間絶縁膜、前記第１キャパシタ保護絶縁膜、及び前記第２キャパシタ保護絶縁膜に形成する工程と、」と補正して、補正後の請求項２とすること。
　
（４）補正事項４
　補正前の請求項４の「前記キャパシタを覆う第１ホール形成用絶縁膜を形成する工程と、」を、「前記第２キャパシタ保護絶縁膜の上に第１ホール形成用絶縁膜を形成する工程と、」と補正して、補正後の請求項３とすること。
　
（５）補正事項５
　補正前の明細書の０００７段落を補正して、補正後の０００７段落とすること。
　
３．新規事項の追加の有無、及び補正の目的の適否についての検討
（１）補正事項１について
　補正事項１は、特許法第１７条の２第４項（平成１４年法律第２４号改正附則第２条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項をいう。以下同じ。）第１号に掲げる請求項の削除を目的とするものに該当する。
　したがって、補正事項１は、特許法第１７条の２第４項に規定する要件を満たす。
　また、補正事項１が特許法第１７条の２第３項（平成１４年法律第２４号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第３項をいう。以下同じ。）に規定する要件を満たすことは明らかである。
　
（２）補正事項２について
　補正事項２は、補正前の請求項１に係る発明の発明特定事項である「第１キャパシタ保護絶縁膜」及び「第２キャパシタ保護絶縁膜」について、技術的限定を加えるものであるから、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　したがって、補正事項２は、特許法第１７条の２第４項に規定する要件を満たす。
　また、補正事項２により補正された部分は、本願の願書に最初に添付した明細書の００８２段落〜００８９段落等に記載されているものと認められるから、補正事項２は、本願の願書に最初に添付した明細書又は図面（以下「当初明細書等」という。）のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものである。
　したがって、補正事項２は、当初明細書等に記載された事項の範囲内においてなされたものであるから、特許法第１７条の２第３項に規定する要件を満たす。
　
（３）補正事項３及び４について
　補正事項３及び４は、補正事項２と同様に、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　したがって、補正事項３及び４は、特許法第１７条の２第４項に規定する要件を満たす。
　また、補正事項３及び４は、補正事項２と同様に、当初明細書等に記載された事項の範囲内においてなされたものであるから、特許法第１７条の２第３項に規定する要件を満たす。
　
（４）補正事項５について
　補正事項５は、特許請求の範囲の補正と整合を取るために発明の詳細な説明を補正したものであるから、当初明細書等に記載された事項の範囲内においてなされたものであり、特許法第１７条の２第３項に規定する要件を満たす。
　
（５）新規事項の追加の有無、及び補正の目的の適否についてのまとめ
　以上検討したとおりであるから、本件補正は、特許法第１７条の２第３項及び第４項に規定する要件を満たすものである。
　そして、本件補正は、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とする補正を含むものであるから、本件補正による補正後の特許請求の範囲に記載されている事項により特定される発明が、特許出願の際独立して特許を受けることができるものであるか否か、すなわち、本件補正がいわゆる独立特許要件を満たすものであるか否かについて、以下において更に検討する。
　
４．独立特許要件についての検討
（１）補正後の発明
　本件補正による補正後の請求項１〜５に係る発明は、本件補正により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１〜５に記載されている事項により特定されるとおりのものであり、そのうちの請求項１に係る発明（以下「補正発明」という。）は、請求項１に記載されている事項により特定される、上記１．に補正後の請求項１として記載したとおりのものであり、再掲すると次のとおりである。
　
　「【請求項１】
　半導体基板と、
　前記半導体基板の上方に形成された下地絶縁膜と、
　前記下地絶縁膜の上に形成され、下部電極とキャパシタ誘電体膜と上部電極とを順に積層してなるキャパシタと、
　前記上部電極の上に形成され、前記キャパシタを覆う第１キャパシタ保護絶縁膜と、
　前記第１キャパシタ保護絶縁膜の上に形成されたＳｉＯ２膜よりなる第２キャパシタ保護絶縁膜と、
　前記第２キャパシタ保護絶縁膜の上に形成され、配線溝と、該配線溝の底部から該キャパシタの前記上部電極に至るホールとが形成された層間絶縁膜と、
　前記層間絶縁膜の前記配線溝と前記ホールとを埋める導電体と、
　を有することを特徴とする半導体装置。」
　
（２）引用刊行物に記載された発明
（２−１）本願の出願前に日本国内において頒布され、原査定の根拠となった拒絶の理由において引用された刊行物である特開２００１−２７４３５２号公報（「以下「引用例」という。）には、図１〜３及び６とともに、次の記載がある（ここにおいて、下線は当合議体が付加したものである。以下同じ。）。
　
ａ．「【０００１】
【発明の属する技術分野】
この発明は、強誘電体キャパシタを有する半導体装置及びその製造方法に関する
【０００２】
【従来の技術】強誘電体は、印加電界と電気分極量との関係がヒステリシス特性を有し、強誘電体の両端間の印加電圧を零に戻しても分極が残る。即ち、強誘電体は、電界が印加された時に一旦発生した電気分極は電界が印加されなくなっても残留し、上記電界とは反対方向の向きに、ある程度以上の強さの電界が印加された時に分極の向きが反転する特性を有している。
【０００３】このような強誘電体の不揮発性特性に着目して、強誘電体の分極の方向として情報を蓄積する強誘電体キャパシタ（Ferro electric Capacitor）を用いた不揮発性半導体メモリ（ＦＲＡＭ）が注目されている。
【０００４】また、１つのトランジスタに１つの強誘電体キャパシタを並列接続したメモリセルを複数個直列接続することによって、メモリセル１個あたりのセル面積を削減したＣＦＲＡＭ（Chain ＦＲＡＭ）が例えば文献「”High-Density Chain Ferro electric  Random Access Memory (CFRAM)”, VLSI Circuit Symposium 1997p83-84」や「”A Sub-40ns Random-Access Chain FRAM Architecture with 7nsCell-Plate-Line Drive”, ISSCC Tech. Digest Papers, pp.102-103, Feb 1999」などによって知られている。」
　
ｂ．「【００１６】
【発明が解決しようとする課題】ところで、上記従来方法において、下部電極８２に対するコンタクトホール９２を開口する際に、層間絶縁膜８７と強誘電体膜８３とをエッチングしなくてはならない。一般に強誘電体膜のエッチング速度はＳｉＯ２からなる層間絶縁膜の約１／１０（例えば５０ｎｍ／分）と遅く、下部電極８２に対する深いコンタクトホール９１を開口する際に多くの時間がかかる。このため、上部電極８４に対するコンタクトホール８９の開口時に、図２３（ａ）に示されるように、上部電極８４のかなりの部分が除去されてしまい、これによってキャパシタ特性の劣化やキャパシタリークが誘引されるという不都合が生じる。
（途中略）
【００１８】
この発明は上記のような事情を考慮してなされたものであり、その目的は、上部電極の一部がエッチングされることによって生じるキャパシタ特性の劣化やキャパシタリークの誘引が阻止でき、かつ強誘電体膜に加わるダメージを抑制して強誘電体キャパシタの分極劣化が防止できる半導体装置及びその製造方法を提供することである
　
ｃ．「【００２８】図１（ａ）、（ｂ）、図２（ａ）、（ｂ）及び図３（ａ）、（ｂ）は、この発明の第１の実施の形態に係るＣＦＲＡＭの製造方法を工程順に示している。
【００２９】まず、
図１（ａ）に示すように、スイッチングトランジスタ等の素子が形成された図示しないシリコン半導体基板上の層間絶縁膜（ＳｉＯ
２
）１１上に、下部電極１２、強誘電体膜１３及び上部電極１４をＣＶＤ法またはスパッタリング法により順次堆積する。
【００３０】次に、図１（ｂ）に示すように、所定のパターン形状を有するエッチング用のレジストマスク１５を上部電極１４上に形成する。なお、レジストマスク１５の代わりに酸化膜マスク等のハードマスクを形成するようにしてもよい。
【００３１】続いて、図２（ａ）に示すように、上記マスク１５を用いたドライエッチング法、例えばＲＩＥ（反応性イオンエッチング）法により、上部電極１４及び強誘電体膜１３をエッチング加工して、上部電極１４及び強誘電体膜１３からなる一対の積層構造１６を下部電極１２上に残す。このとき、図示するように、下部電極１２の一部がエッチングされるように加工してもよい。
（途中略）
【００３３】
次に、上記マスク１７をアッシング法により剥離した後、図３（ａ）に示すように、全面に層間絶縁膜１８をＣＶＤ（Chemical Vapor Deposition：化学的気相成長）法により堆積し、続いて例えばＣＭＰ（Chemical Mechanical Polishing：化学的機械的研磨）法によって平坦化を行った後、続いて、所定のパターンを有するマスクを用いたドライエッチング法により、上記一対の積層構造１６上に配線溝１９を、下部電極１２上に配線溝２０を形成し、続いて上記配線溝１９内に上部電極１４に通じるコンタクトホール２１を形成し、さらに上記配線溝２０内に下部電極１２に通じるコンタクトホール２２を形成する
（途中略）
【００３６】
次に、図３（ｂ）に示すように、バリアメタルとして例えばＴｉＮ膜２３をスパッタリング法で配線溝１９、２０内及びコンタクトホール２１、２２内に堆積し、さらにＡｌのスパッタリング、リフロー法を用いた埋め込み及びＣＭＰによる平坦化処理により、コンタクトホール２１、２２内及び配線溝１９、２０内にＡｌプラグ／配線２４をそれぞれ形成する。なお、場合によっては、上記Ａｌプラグの代わりにＷプラグを使用することもある。また、その他にＣｕ材料を用いてもよい
　
ｄ．「【００５０】
図６は、第１の実施の形態の場合と同様の方法を用いて製造された、この発明の第２の実施の形態によるＣＯＰ構造のＣＦＲＡＭの断面構造を示している
【００５１】
図６において、２６はシリコン半導体基板であり、この基板２６の表面領域にはスイッチングトランジスタのソース／ドレイン領域となる一対の拡散領域２７が形成され、前記層間絶縁膜１１内にはこのスイッチングトランジスタのゲート電極２８が形成されている
【００５２】
さらに、前記層間絶縁膜１１には、一対の拡散領域２７の一方の表面が露出するように開口されたコンタクトホール２９が設けられ、このコンタクトホール２９を埋めるようにコンタクトプラグ、例えばＷプラグ（またはポリシリコンプラグ）３０が形成されている。なお、Ｗプラグ３０を形成する前にバリアメタル、例えばＴｉＮ膜等を形成する。そして、このＷプラグ３０上には、下部電極１２、上部電極１４及び強誘電体膜１３からなる一対の積層構造１６、層間絶縁膜１８、一対の上部電極１４に接続されるＡｌプラグ／配線２４が、第１の実施の形態で説明した場合と同様の方法によって形成される。ただし、下部電極１２はＷプラグ３０を介してトランジスタの拡散領域２７と接続されているので、この場合、下部電極１２に対する前記コンタクトホール２２の開口と、このコンタクトホール２２の内への前記Ａｌプラグ／配線２４の形成は省略することができる
　
（２−２）ここにおいて、図６に記載された「第２の実施の形態」に注目すると、００５０段落の「図６は、第１の実施の形態の場合と同様の方法を用いて製造された、この発明の第２の実施の形態によるＣＯＰ構造のＣＦＲＡＭの断面構造を示している。」という記載、及び００５２段落の「そして、このＷプラグ３０上には、下部電極１２、上部電極１４及び強誘電体膜１３からなる一対の積層構造１６、層間絶縁膜１８、一対の上部電極１４に接続されるＡｌプラグ／配線２４が、第１の実施の形態で説明した場合と同様の方法によって形成される。ただし、下部電極１２はＷプラグ３０を介してトランジスタの拡散領域２７と接続されているので、この場合、下部電極１２に対する前記コンタクトホール２２の開口と、このコンタクトホール２２の内への前記Ａｌプラグ／配線２４の形成は省略することができる。」という記載から、「第２の実施の形態」においては、００３３段落及び００３６段落に記載された「第１の実施の形態」から、「コンタクトホール２２の開口」及び「コンタクトホール２２の内への前記Ａｌプラグ／配線２４」を省いた構成となっていることが明らかである。
　したがって、「第２の実施の形態」により形成された「ＣＦＲＡＭ」は、「シリコン半導体基板２６」上の「層間絶縁膜１１」上に、「下部電極１２、強誘電体膜１３及び上部電極１４をＣＶＤ法またはスパッタリング法により順次堆積」（００２９段落）することにより形成されているものと認められる。
　そして、「下部電極１２」、「強誘電体膜１３」及び「上部電極１４」により強誘電体キャパシタが形成されていることは、当業者にとって自明である。
　
（２−３）００３３段落及び００３６の記載、並びに図６の記載から、「第２の実施の形態」により形成された「ＣＦＲＡＭ」は、「下部電極１２」、「強誘電体膜１３」及び「上部電極１４」により形成された強誘電体キャパシタの上に形成され、「配線溝１９」と、「配線溝１９内」から「上部電極１４に通じるコンタクトホール２１」とが形成された「層間絶縁膜１８」を備えていること、並びに「配線溝１９」及び「コンタクトホール２１」に埋め込まれた「Ａｌ」を備えていることが明らかである。
　
（２−４）以上を総合すると、引用例には、次の発明（以下「引用発明」という。）が記載されているものと認められる。
　「シリコン半導体基板２６と、
　前記シリコン半導体基板２６上の層間絶縁膜１１上に、下部電極１２、強誘電体膜１３及び上部電極１４をＣＶＤ法又はスパッタリング法により順次堆積することにより形成された強誘電体キャパシタと、
　前記強誘電体キャパシタの上に形成され、配線溝１９と、前記配線溝１９内から前記上部電極１４に通じるコンタクトホール２１とが形成された層間絶縁膜１８と、
　前記配線溝１９及び及び前記コンタクトホール２１に埋め込まれたＡｌと、
を備えているＣＦＲＡＭ。」
　
（３）補正発明と引用発明との対比
（３−１）引用発明の「シリコン半導体基板２６」が補正発明の「半導体基板」に相当することは、当業者にとって自明である。
　また、引用発明の「層間絶縁膜１１」は、「シリコン半導体基板２６上」に形成されたものであるから、補正発明の「下地絶縁膜」に相当する。
　したがって、補正発明と引用発明とは、「半導体基板と、　前記半導体基板の上方に形成された下地絶縁膜と」を有している点で一致する。
　
（３−２）引用発明の「下部電極１２」、「強誘電体膜１３」及び「上部電極１４」は、各々補正発明の「下部電極」、「キャパシタ誘電体膜」及び「上部電極」に相当する。
　したがって、引用発明の「前記シリコン半導体基板２６上の層間絶縁膜１１上に、下部電極１２、強誘電体膜１３及び上部電極１４をＣＶＤ法又はスパッタリング法により順次堆積することにより形成された強誘電体キャパシタ」は、補正発明の「前記下地絶縁膜の上に形成され、下部電極とキャパシタ誘電体膜と上部電極とを順に積層してなるキャパシタ」に相当する。
　
（３−３）引用発明の「配線溝１９」及び「前記配線溝１９内から前記上部電極１４に通じるコンタクトホール２１」は、各々補正発明の「配線溝」及び「該配線溝の底部から該キャパシタの前記上部電極に至るホール」に相当する。
　したがって、引用発明の「前記強誘電体キャパシタの上に形成され、配線溝１９と、前記配線溝１９内から前記上部電極１４に通じるコンタクトホール２１とが形成された層間絶縁膜１８」と、補正発明の「前記第２キャパシタ保護絶縁膜の上に形成され、配線溝と、該配線溝の底部から該キャパシタの前記上部電極に至るホールとが形成された層間絶縁膜」とは、「前記キャパシタの上方に形成され、配線溝と、該配線溝の底部から該キャパシタの前記上部電極に至るホールとが形成された層間絶縁膜」である点で一致する。
　
（３−４）引用発明の「前記配線溝１９及び及び前記コンタクトホール２１に埋め込まれたＡｌ」は、補正発明の「前記層間絶縁膜の前記配線溝と前記ホールとを埋める導電体」に相当する。
　また、引用発明の「ＣＦＲＡＭ」が補正発明の「半導体装置」に相当することは、当業者にとって自明である。
　
（３−５）以上を総合すると、補正発明と引用発明とは、
　
　「半導体基板と、
　前記半導体基板の上方に形成された下地絶縁膜と、
　前記下地絶縁膜の上に形成され、下部電極とキャパシタ誘電体膜と上部電極とを順に積層してなるキャパシタと、
　前記キャパシタの上方に形成され、配線溝と、該配線溝の底部から該キャパシタの前記上部電極に至るホールとが形成された層間絶縁膜と、
　前記層間絶縁膜の前記配線溝と前記ホールとを埋める導電体と、
　を有することを特徴とする半導体装置。」
　
　である点で一致し、以下の点で相違する。
　
（相違点）
　補正発明は、「前記上部電極の上に形成され、前記キャパシタを覆う第１キャパシタ保護絶縁膜と、　前記第１キャパシタ保護絶縁膜の上に形成されたＳｉＯ２膜よりなる第２キャパシタ保護絶縁膜と」を有しており、「層間絶縁膜」が「前記第２キャパシタ保護絶縁膜の上に形成され」ているのに対して、引用発明は、補正発明の「第１キャパシタ保護絶縁膜」及び「第２キャパシタ保護絶縁膜」に相当する保護絶縁膜を有しておらず、「層間絶縁膜１８」が強誘電体キャパシタ上に直接形成されている点。
　
（４）相違点についての当審の判断
（４−１）一般に、誘電体膜として強誘電体を用いたキャパシタ、すなわち強誘電体キャパシタにおいて、強誘電体に水素等の有害物質が侵入したり、逆に強誘電体から有害物質が外部に拡散したりすることにより、又は、強誘電体に元から含まれている有害物質により、キャパシタの特性が劣化してしまうことは当業者の技術常識であり、それを防ぐために、強誘電体のみ又は電極を含めた強誘電体キャパシタ全体を覆う、ＡｌＯＸ等の金属酸化物、ＳｉＯ２やＳｉ３Ｎ４等のシリコン化合物、又は強誘電体等の様々な材料で構成された、単層又は多層の保護膜を設けることは、例えば、本願の出願前に日本国内において頒布された刊行物である下記周知例１〜４にも記載されているように、当業者における周知技術である。
　
ａ．周知例１：特開２００１−２３０３８２号公報
　「【００３９】コンデンサの側壁部は、好適には、かなり急峻であることが好ましい。側壁部拡散バリヤは、好適には、層１３４の形成および相互接続用の孔部をエッチングする前に、コンデンサ・スタック上に形成することが好ましい（ステップ２１８）。
側壁部拡散バリヤは重要なものである。何故なら、このバリヤにより、コンデンサをショートさせないで、相互接続に整合ズレを許容することができ、このバリヤが、コンデンサを保護して、コンデンサ内への大部分の物質の拡散を防止し、また、この構造体を保護して、コンデンサから外へ物質が拡散するのを防止するからである
　「【００８３】
図４ａ−図４ｄの本発明の実施形態について説明すると、ＰＺＴは、水素の存在下で還元することができる。この還元により、もっと小さな切換え分極が行われ、この分極は、以降の焼き鈍しで完全に回復できる場合もあるし、できない場合もある。
本発明の他の実施形態の場合には、（好適には、ＡｌＯ
Ｘ
および／またはＡｌＮからできている）側壁部拡散バリヤは、層４０２、４０４および４０６の中の二つの層として蒸着され、そうしたい場合には、コンデンサ・スタック上に側壁部を形成するために、エッチング・バックすることができる
「【００８４】図４ａについて説明すると、層間誘電体４０８が、半導体デバイス処理の際に通常行われるように、全ウェーハ上に形成される。好適には、レベル間誘電体層４０８は、図１の層１３４と同じものであり、酸化物、すなわち、ＦＳＧ、ＰＳＧ、ＢＰＳＧ、ＰＥＴＥＯＳ、ＨＤＰの酸化物、窒化シリコン、オキシ窒化物、炭化シリコン、カルボキシ窒化物、誘電係数の低い材料（好適には、ＳｉＬＫ、多孔性ＳｉＬＫ、テフロン、低Ｋ値ポリマ（できれば多孔性）、エーロゲル、キセロゲル、黒いダイヤモノド、ＨＳＱまたは多孔性ガラス材料の任意の組合せであることが好ましい）、またはこれらの組合せまたはスタックからできていることが好ましい。必要な場合には、層４０８を平らにし、好適には、酸化ＨＤＰ、窒化シリコン、オキシ窒化物またはこれらの任意の組合せまたはスタックからできていることが好ましい、キャッピング誘電体層を、平面化した層４０８の上に形成してもよいし、しなくてもよい。このキャッピング層は、図示していない。
層４０８は、三つの材料からなる拡散バリヤ上に形成される。図では、拡散バリヤは連続しているが、コンデンサ・スタック用の側壁部を形成するために、不均等にエッチング・バックすることができる。下記の材料からなる、もっと少ないまたはもっと多い層を使用する他の構成も可能である。層４０２は、好適には、Ａｌ
２
Ｏ
３
、もっと一般的には、ＡｌＯ
Ｘ
、Ｔａ
２
Ｏ
５
、ＡｌＮ、ＴｉＯ
２
、ＺｒＯ
２
、ＨｆＯ
２
と表記される材料、またはその任意のスタックまたは組合せからできていて、その厚さは、約５〜５０ナノメートル、より好適には、約１０〜３０ナノメートル、最も好適には、約１５〜２０ナノメートルであることが好ましい。好適には、層４０４は、ＡｌＮ、ＡｌＯ
Ｘ
、ＡｌＯ
Ｘ
、Ｔａ
２
Ｏ
５
、ＴｉＯ
２
、ＺｒＯ
２
、ＨｆＯ
２
またはその任意のスタックまたは組合せからできていることが好ましく、その厚さは、約１０〜７５ナノメートル、より好適には、約２０〜３０ナノメートル、最も好適には、約４０〜５０ナノメートルであることが好ましい。層４０６は、好適には、ＳｉｘＮｙ、Ｓｉ
３
Ｎ
４
、ＡｌＮまたはその任意のスタックおよび組合せからできていることが好ましく、その厚さは、約２１〜１００ナノメートル、より好適には、約２５〜５５ナノメートル、最も好適には、約３０〜４０ナノメートルであることが好ましい。この層は、層４０８のエッチング中、エッチング停止層として機能する。
　
ｂ．周知例２：特開平７−２７３２９７号公報
　「【００２４】
【実施例】以下、この発明の実施例について図面を参照して説明する。
（実施例１）図４は、この発明の実施例１に関わる強誘電体メモリを示す。図中符番41は、シリコン単結晶からなる半導体基板である。
　（途中略）
【００２６】
前記強誘電体薄膜キャパシタ５０を含む前記ＢＰＳＧ膜４８上には、全表面にわたってシリコンアルコキシドを主原料とするＳＯＧ（スピンオンガラス／アキュガラス１１１：アライドシグナル社製）からなる膜厚２００ｎｍのシリコン酸化物の第１の保護膜５４が形成されている。また、前記第１の保護膜５４上には強誘電体薄膜５２の材質ＳｒＢｉ
２
Ｔａ
２
Ｏ
９
と同じ組成のＭＯＤ溶液の塗布熱処理によって形成した膜厚２２０ｎｍの第２の保護膜５５が設けられている。
　「【００２８】上記実施例１において、シリコンアルコキシドの加水分解反応によって重合化する第１の保護膜５４は、重合硬化していく過程の中で前記強誘電体薄膜キャパシタ５０を構成する強誘電体薄膜５２の内部に吸着した水分子、または外部の水蒸気を取り込みながら反応進行する。この過程は、塗布、溶媒乾燥の室温または１５０℃前後の比較的低温で行われる。次いで、加熱炉中で４００〜８００℃の高温で加熱焼成されて、強誘電体薄膜５２内部に最後まで強固に吸着していた水分子も剥離され蒸気と化し、保護膜重合の副生成物であるアルコールや水と共にデバイスの外部へ蒸発して、最終的に機械的強度の高いシリコン酸化物からなる連続膜が形成される。
従って焼成後は第１の保護膜５４に覆われた強誘電体薄膜５２内部に残留する水分子は殆ど取り除かれ、その結果、水の存在に起因する強誘電体薄膜５２の絶縁耐圧特性、強誘電体の分極反転時の劣化を低減することができる
　「【００３２】
次に、第２の保護膜５５について説明する。実施例１がＭＯＳシンター工程等において水素を含む還元性ガスに曝されるとき、取り出し配線６０，６１、層間絶縁膜５６を拡散透過して第２の保護膜５５表面まで到達した水素はこれを構成する酸化物強誘電体の還元反応に消費されそれより内部まで到達することができない。
　
ｃ．周知例３：特開平８−３３５６７３号公報
　「【００３３】
【実施例】以下、本発明の不揮発性ＲＡＭの実施例を図面に基づいて説明する。
実施例１
本発明の不揮発性ＲＡＭのセルは、図１に示したように、主として１個のトランジスタと１個の強誘電体キャパシタとからなる。トランジスタは、半導体基板１上にゲート絶縁膜２を介して形成され、ワード線として機能するたゲート電極３及びこのゲート電極３に自己整合的に形成されたソース／ドレイン領域４とからなる。強誘電体キャパシタは、下部電極７、下部電極７上にのみ形成されたキャパシタ強誘電体膜８及びドライブ線として機能する上部電極１１が積層されて構成される。トランジスタ上にはＢＰＳＧからなる層間絶縁膜５が形成されており、層間絶縁膜５上に強誘電体キャパシタが配設されている。さらに強誘電体キャパシタ上にはＳｉＯ２からなる層間絶縁膜１２が形成されている。
トランジスタの一方のソース／ドレイン領域４には層間絶縁膜５中に形成されたコンタクトプラグ６を介して強誘電体キャパシタの下部電極７が接続されている。下部電極７及びキャパシタ強誘電体膜８は、その側壁が、キャパシタ強誘電体膜８上に開口を有しかつキャパシタ強誘電体膜８上から層間絶縁膜５上全面に形成されているＴｉＯ
２
膜９とＳｉＯ
２
膜１０との積層膜によって被覆されている。
【００３４】このような構成を有するメモリセルにおいては、図２の平面図及び図３の等価回路図に示したように、各メモリセルに共通の上部電極１１を、ワード線（ゲート電極３）に平行なドライブ線として配設するため、選択セルのデータの書き換え時および読み出し時における、隣接セルに対するディスターブを阻止することが可能となる。
また、キャパシタ強誘電体膜８が直接ＳｉＯ
２
膜１０及び１２と接触しないようにそれらの間にＴｉＯ
２
膜９を有しているため、キャパシタ強誘電体膜８の劣化や剥離が生じない
　
ｄ．周知例４：特開平１１−８３６０号公報
　「【００３３】
【発明の実施の形態】
（第１の実施例）本発明の第１の実施の形態について、［図１］〜［図１３］を参照して詳細に説明する。ここでは、金属酸化物誘電体膜としてＲＦスパッタ法によるＰＺＴ膜、容量電極膜としてＰｔ膜、金属配線としてアルミ膜、配線との密着膜をＴｉ、バリア膜をＴｉＮ膜とした場合を例にして説明を行う。」
　「【００３５】次に、［図２］に示すように、Ｔｉ（１０ｎｍ）電極密着１１／Ｐｔ（２００ｎｍ）下部容量電極膜１２、ＰＺＴ膜（５０ｎｍ〜２００ｎｍ）１３およびＰｔ上部容量電極膜１４を大気に曝すことなく連続的にスパッタ成長する。
（途中略）
【００３７】
次に、［図６］に示すように、強誘電体容量部上に、ＴＥＯＳ（テトラエチルオルソシリケイト）とオゾンを見料ガスとした熱ＣＶＤ法（基板温度：３５０℃４５０℃）で２００ｎｍ〜３００ｎｍの熱ＣＶＤ・シリコン酸化膜１７を成長し、さらにＴＥＯＳを酸素プラズマ中で分解するプラズマＣＶＤ法（基板温度：３００℃〜３５０℃）で１５０ｎｍプラズマＣＶＤ・シリコン酸化膜１８を成長して、容量カバー絶縁膜１９を形成する。ここで、まず容量部上にＴＥＯＳのオゾン酸化による熱ＣＶＤ・シリコン酸化膜１７を成長したのは、ＴＥＯＳの分解の反応生成物であるＨ
２
Ｏがプラズマ中で再分解されて活性化水素の発生を回避するためである。この活性化した水素は、ＰＺＴ膜を還元させて特性を著しく劣化させる。一方、熱ＣＶＤ法によるシリコン酸化膜１７は吸湿性が高い。従って、プラズマＣＶＤ法によりシリコン酸化膜１８を成長させた。
　
（４−２）そして、引用発明は、引用例の００１８段落に記載されているとおり、「強誘電体膜に加わるダメージを抑制して強誘電体キャパシタの分極劣化が防止できる半導体装置及びその製造方法を提供すること」を課題としているから、引用発明に接した当業者であれば、引用発明に対して上記周知技術を適用し、強誘電体キャパシタを覆う保護膜を設けるようにすることは、直ちに想起し得たことである。
　そして、そのようにするに当たり、保護膜を、強誘電体のみ又は電極を含めた強誘電体キャパシタ全体のいずれを覆う構造とするかということ、保護膜を何層の構造とするかということ、及び、保護膜の材料として、ＡｌＯＸ等の金属酸化物、ＳｉＯ２やＳｉ３Ｎ４等のシリコン化合物、又は強誘電体等の周知の材料の中からどのようなものを用いるかということは、強誘電体キャパシタに求められる性能やコスト等を勘案して、当業者が適宜選択し得る設計的事項であるから、一例として、保護膜を、電極を含めた強誘電体キャパシタ全体を覆う構造とし、１層目として何らかの材料を用い、２層目としてＳｉＯ２膜を用いた２層構造とすること自体に格別の困難性がないことは明らかである。
　
（４−３）一方、本願の明細書には、「第１キャパシタ保護絶縁膜」及び「第２キャパシタ保護絶縁膜」を設けることの作用効果に関して、次の記載がある。
　「【００８２】
次に、図７（ａ）に示すように、キャパシタＱ１、Ｑ２上、及び絶縁性酸素バリア膜１５上に、第１キャパシタ保護絶縁膜２３として厚さ約５０ｎｍのアルミナをスパッタ法により形成する。この第１キャパシタ保護絶縁膜２３は、プロセスダメージからキャパシタＱ１、Ｑ２を保護するものであって、アルミナの他、ＰＺＴで構成してもよい
【００８３】
その後、ＴＥＯＳを使用するプラズマＣＶＤ法により、この第１キャパシタ保護絶縁膜２３上に第２キャパシタ保護絶縁膜２２としてＳｉＯ
２
膜を厚さ約１００ｎｍに形成する
（途中略）
【００８９】
また、理由は不明であるが、ＴＥＯＳを使用するプラズマＣＶＤ法で第２キャパシタ保護絶縁膜２２を形成すると、第１キャパシタ保護絶縁膜２３を単層で使用する場合よりもキャパシタＱ１、Ｑ２の劣化がより良好に防止することができる
　
　したがって、本願の明細書には、「アルミナ」又は「ＰＺＴ」を用いた「第１キャパシタ保護絶縁膜２３」、及び「ＴＥＯＳを使用するプラズマＣＶＤ法」で形成した「ＳｉＯ２」を用いた「第２キャパシタ保護絶縁膜２２」からなる２層構造の保護膜で電極を含めた強誘電体キャパシタ全体を覆うことにより、「第１キャパシタ保護絶縁膜２３」により強誘電体キャパシタをプロセスダメージから保護するとともに、「第２キャパシタ保護絶縁膜」により（理由は不明ではあるが）強誘電体キャパシタの劣化をより良好に防止するという作用効果を奏することが記載されているものと認められる。
　
（４−４）しかしながら、補正発明は、「第１キャパシタ保護絶縁膜」及び「第２キャパシタ保護絶縁膜」について、「前記上部電極の上に形成され、前記キャパシタを覆う第１キャパシタ保護絶縁膜と、　前記第１キャパシタ保護絶縁膜の上に形成されたＳｉＯ２膜よりなる第２キャパシタ保護絶縁膜」という特定がなされているのみであり、「第１キャパシタ保護絶縁膜」が「アルミナ」又は「ＰＺＴ」を用いたものであることも、「第２キャパシタ保護絶縁膜」である「ＳｉＯ２」を「ＴＥＯＳを使用するプラズマＣＶＤ法」で形成することも特定されていないばかりか、そもそも「キャパシタ誘電体膜」が強誘電体であることさえ特定されていない。
　したがって、本願の明細書の上記記載に基づいて判断すると、補正発明の「前記上部電極の上に形成され、前記キャパシタを覆う第１キャパシタ保護絶縁膜と、　前記第１キャパシタ保護絶縁膜の上に形成されたＳｉＯ２膜よりなる第２キャパシタ保護絶縁膜と」を有するという構成は、所期の作用効果を奏さないものであることが明らかである。
　また、本願の明細書及び図面全体を精査しても、「第１キャパシタ保護絶縁膜」が「アルミナ」又は「ＰＺＴ」を用いたものであることも、「第２キャパシタ保護絶縁膜」である「ＳｉＯ２」を「ＴＥＯＳを使用するプラズマＣＶＤ法」で形成することも特定されておらず、「キャパシタ誘電体膜」が強誘電体であることさえ特定されていない、補正発明の「前記上部電極の上に形成され、前記キャパシタを覆う第１キャパシタ保護絶縁膜と、　前記第１キャパシタ保護絶縁膜の上に形成されたＳｉＯ２膜よりなる第２キャパシタ保護絶縁膜と」を有するという構成により所期の作用効果を奏することを当業者が認識できる記載も存在しない。
　よって、補正発明の「前記上部電極の上に形成され、前記キャパシタを覆う第１キャパシタ保護絶縁膜と、　前記第１キャパシタ保護絶縁膜の上に形成されたＳｉＯ２膜よりなる第２キャパシタ保護絶縁膜と」を有するという構成は、所期の作用効果を奏さず、技術的意義を有しないものであることが明らかである。
　
（４−５）以上のとおりであるから、引用発明において、電極を含めた強誘電体キャパシタ全体を覆う構造であって、１層目として何らかの材料を用い、２層目としてＳｉＯ２膜を用いた２層構造の保護膜を設けること、すなわち補正発明のように、「前記上部電極の上に形成され、前記キャパシタを覆う第１キャパシタ保護絶縁膜と、　前記第１キャパシタ保護絶縁膜の上に形成されたＳｉＯ２膜よりなる第２キャパシタ保護絶縁膜と」を有する構成を採用することは、周知技術を勘案することにより当業者が適宜選択し得る設計的事項の範囲に含まれる程度のことと認めるほかない。
　そして、引用発明においてそのような構成を採用した場合には、「層間絶縁膜１８」が、補正発明のように「前記第２キャパシタ保護絶縁膜の上に形成され」る構成となることは自明である。
　したがって、引用発明において、補正発明のように、「前記上部電極の上に形成され、前記キャパシタを覆う第１キャパシタ保護絶縁膜と、　前記第１キャパシタ保護絶縁膜の上に形成されたＳｉＯ２膜よりなる第２キャパシタ保護絶縁膜と」を有しており、「層間絶縁膜」が「前記第２キャパシタ保護絶縁膜の上に形成され」ている構成とすることは、周知技術を勘案することにより当業者が適宜なし得たことであるから、補正発明と引用発明との相違点は、周知技術を勘案することにより当業者が適宜なし得た範囲に含まれる程度のものである。
　よって、補正発明は、周知技術を勘案することにより引用発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができない。
　
（５）独立特許要件についてのまとめ
　本件補正は、補正後の特許請求の範囲の請求項１に記載されている事項により特定される発明が特許出願の際独立して特許を受けることができないものであるから、特許法第１７条の２第５項において準用する同法第１２６条第５項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項をいう。以下同じ。）の規定に適合しない。
　
５．補正の却下の決定のむすび
　以上検討したとおり、本件補正は、特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合しないものであるから、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
第３．本願発明について
　平成２２年２月２２日に提出された手続補正書による補正は上記のとおり却下され、平成２１年３月１６日に提出された手続補正書による補正は原審において却下されているので、本願の請求項１〜７に係る発明は、平成２０年８月４日に提出された手続補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１〜７に記載されている事項により特定されるとおりのものであり、そのうちの請求項１に係る発明（以下「本願発明」という。）は、請求項１に記載されている事項により特定される、上記第２．１．に補正前の請求項１として記載したとおりのものである。
　一方、本願の出願前に日本国内において頒布され、原査定の根拠となった拒絶の理由において引用された刊行物である特開２００１−２７４３５２号公報（引用例）には、上記第２．４．（２）に記載したとおりの事項及び発明（引用発明）が記載されているものと認められる。
　そして、本願発明に対して技術的限定を加えた発明である補正発明は、上記第２．４．において検討したとおり、引用発明に基づいて当業者が容易に発明をすることができたものであるから、本願発明も当然に、引用発明に基づいて当業者が容易に発明をすることができたものである。　
　したがって、本願発明は、特許法第２９条第２項の規定により特許を受けることができない。
　
第４．むすび
　以上のとおりであるから、他の請求項について検討するまでもなく、本願は拒絶をすべきものである。
　よって、結論のとおり審決する。