(57)【要約】【課題】大信号入力時のゲートリーク電流が低減された窒化物半導体装置を提供する。【解決手段】窒化物半導体装置は、ＧａＮを含むチャネル層と、チャネル層上に設けられＡｌＧａＮを含むバリア層と、バリア層上に設けられたゲート電極であって、ＡｌＧａＮに対してショットキー接合を構成するショットキーメタル層と、ショットキーメタル層の上に設けられショットキーメタル層のゲート長よりも小さい横方向の長さを有する第１ゲートメタル層と、第１ゲートメタル層の上に設けられショットキーメタル層のゲート長よりも大きい横方向の長さを有する第２ゲートメタル層と、を有する、ゲート電極と、ショットキーメタル層との接触領域の両側の領域と、第１ゲートメタル層の２つの側面と、第１ゲートメタル層のそれぞれの側面よりも外側に向かって突出した前記ショットキーメタル層の領域の２つの上面および２つの側面と、を覆う絶縁体層と、を有する。【選択図】図１
2017208379.tif 000002
【特許請求の範囲】
【請求項１】
ＧａＮを含むチャネル層と、
前記チャネル層上に設けられＡｌＧａＮを含むバリア層と、
前記バリア層上に設けられたゲート電極であって、ＡｌＧａＮに対してショットキー接合を構成するショットキーメタル層と、前記ショットキーメタル層の上に設けられ前記ショットキーメタル層のゲート長よりも小さい横方向長さを有する第１のゲートメタル層と、前記第１のゲートメタル層の上に設けられ前記ショットキーメタル層の前記ゲート長よりも大きい横方向長さを有する第２のゲートメタル層と、を有する、ゲート電極と、
前記ゲート電極が延在する方向に直交する断面において、前記バリア層の表面のうち前記ショットキーメタル層との接触領域の両側の領域と、前記第１のゲートメタル層の２つの側面と、前記第１のゲートメタル層のそれぞれの側面よりも外側に向かって突出した前記ショットキーメタル層の領域の２つの上面および２つの側面と、を覆う絶縁体層と、
を備えた窒化物半導体装置。
【請求項２】
前記ショットキーメタル層は、Ｐｔである請求項１記載の窒化物半導体装置。
【請求項３】
前記第１および第２のゲートメタル層は、Ａｕをそれぞれ含む請求項１または２に記載の窒化物半導体装置。  
【請求項４】
前記バリア層の前記表面のうち、前記ゲート電極の一方の側面の側に設けられたドレイン電極と、
前記バリア層の前記表面のうち、前記ゲート電極の他方の側面の側に設けられたソース電極と、
をさらに備えた請求項１〜３のいずれか１つに記載の窒化物半導体装置。  
【請求項５】
前記絶縁体層は、窒化シリコンであり、かつ前記バリア層の前記表面のうち、前記ドレイン電極と前記ゲート電極との間および前記ソース電極と前記ゲート電極との間をそれぞれ覆う請求項４記載の窒化物半導体装置。
【請求項６】
前記ショットキーメタル層と前記第１のゲートメタル層との間に設けられ、前記ショットキーメタル層の前記ゲート長と略同一の横方向長さを有する第３のゲートメタル層をさらに有する請求項１〜５のいずれか１つに記載の窒化物半導体装置。
【請求項７】
前記第３のゲートメタル層は、Ａｕを含む請求項６記載の窒化物半導体装置。  
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、窒化物半導体装置に関する。
【背景技術】
【０００２】
窒化物系半導体を用いたＦＥＴ（Field Effect Transistor）は、ＡｌＧａＡｓ系半導体を用いたＦＥＴよりも高速かつ高電圧動作が可能であり、マイクロ波以上の周波数帯で高出力を得ることができる。
【０００３】
この場合、ゲート電極として、Ｎｉ（ニッケル）よりも高い障壁高さを有するＰｔ（白金）を用いると、大信号入力時にゲートリーク電流が低減できる。
【０００４】
しかしながら、ＰｔはＡｌＧａＮに対して密着性が不十分であり、Ｐｔ膜剥がれを生じることがある。  
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１４−１２３６６７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
大信号入力時のゲートリーク電流が低減されかつショットキーメタルの密着性が高められた窒化物半導体装置を提供する。
【課題を解決するための手段】
【０００７】
実施形態の窒化物半導体装置は、ＧａＮを含むチャネル層と、前記チャネル層上に設けられＡｌＧａＮを含むバリア層と、前記バリア層上に設けられたゲート電極であって、ＡｌＧａＮに対してショットキー接合を構成するショットキーメタル層と、前記ショットキーメタル層の上に設けられ前記ショットキーメタル層のゲート長よりも小さい横方向の長さを有する第１のゲートメタル層と、前記第１のゲートメタル層の上に設けられ前記ショットキーメタル層の前記ゲート長よりも大きい横方向の長さを有する第２のゲートメタル層と、を有する、ゲート電極と、前記ゲート電極が延在する方向に直交する断面において、前記バリア層の表面のうち前記ショットキーメタル層との接触領域の両側の領域と、前記第１のゲートメタル層の２つの側面と、前記第１のゲートメタル層のそれぞれの側面よりも外側に向かって突出した前記ショットキーメタル層の領域２つの上面および２つの側面と、を覆う絶縁体層と、を有する。
【図面の簡単な説明】
【０００８】
【図１】第１の実施形態にかかる窒化物半導体装置の模式断面図である。
【図２】図２（ａ）〜（ｄ）は、第１の実施形態にかかる窒化物半導体装置の製造工程のうちショットキーメタル形成までのプロセスを説明する模式断面図であり、図２（ａ）はフォトレジスト層形成後の模式断面図、図２（ｂ）はショットキーメタル蒸着後の模式断面図、図２（ｃ）はリフトオフ後の模式断面図、図２（ｄ）は第１絶縁体層形成後の模式断面図、である。
【図３】図３（ａ）〜（ｅ）は、第１の実施形態にかかる窒化物半導体装置の製造工程のうちゲートメタル形成までのプロセスを説明する模式図であり、図３（ａ）は第１絶縁層に開口部を形成した後の模式断面図、図３（ｂ）は２回目のフォトレジストパターン形成後の模式断面図、図３（ｃ）はゲートメタル層を蒸着後の模式断面図、図３（ｄ）はリフトオフ後の模式断面図、図３（ｅ）は第２絶縁層形成後の模式断面図、である。
【図４】図４（ａ）〜（ｄ）は、比較例にかかる窒化物半導体装置の製造工程を説明する模式図であり、図４（ａ）は２層レジストパターンを形成後の模式断面図、図４（ｂ）はショットキーメタルおよびゲートメタルを蒸着後の模式断面図、図４（ｃ）はゲート電極を形成後の模式断面図、図４（ｄ）はゲート電極とバリア層の表面を窒化シリコン層で覆った後の模式断面図、である。
【図５】第２の実施形態にかかる窒化物半導体装置の模式断面図である。
【発明を実施するための形態】
【０００９】
以下、図面を参照しつつ、本発明の実施形態について説明する。
図１は、第１の実施形態にかかる窒化物半導体装置の模式断面図である。
窒化物半導体装置５は、チャネル層１４と、バリア層１６と、フィンガー状のゲート電極３０と、第１絶縁体層２４と、を有し、ＭＥＳＦＥＴ（Metal Semiconductor Field Effect Transistor)やＨＥＭＴ（High Electron Mobility Transistor）などとすることができる。
【００１０】
チャネル層１４とバリア層１６との界面には、２次元電子ガス（２ＤＥＧ：２ Dimentional Electron Gas）層１５が生成される。このため、電子移動度を大きく、電子飽和速度を大きく、電子濃度を高くできるので、窒化物半導体装置５の高速化が容易となる。
【００１１】
また、窒化物半導体装置５は、基板１０をさらに有することができる。基板１０の上に、バッファ層１２と、チャネル層１４と、バリア層１６と、を含む窒化物半導体層１１が形成される。たとえば、基板１０を半絶縁性ＳｉＣとし、チャネル層１４をノンドープＧａＮとし、バリア層１６をＡｌＧａＮとすることができる。
【００１２】
フィンガー状のゲート電極３０は、バリア層１６の表面１６ａに設けられる。ゲート電極３０は、ＡｌＧａＮからなるバリア層１６に対してショットキー接合を形成するショットキーメタル層３０ａと、ショットキーメタル層３０ａの上に設けられショットキーメタル層３０ａのゲート長Ｌ１よりも小さい横方向長さＬ２を有する第１のゲートメタル層３０ｂと、第１のゲートメタル層３０ｂの上に設けられショットキーメタル層３０ａのゲート長Ｌ１よりも大きい横方向長さＬ３を有する第２のゲートメタル層３０ｃと、を有する。
【００１３】
第１絶縁体層２４は、第１のゲートメタル層３０ｂの２つの側面３２から外側に突出したショットキーメタル層３０ａの領域の上面を押さえ込むので、バリア層１６への密着性を高めることができる。
【００１４】
また、図１に表すように、ゲート電極３０が延在する方向に直交する断面において、第１絶縁層２４は、バリア層１６の表面１６ａのうち、ショットキーメタル層３０ａとの接触領域Ａ１の両側の領域Ａ２および領域Ａ３と、ショットキーメタル層３０ａの２つの側面３１と第１のゲートメタル層３０ｂの２つの側面３２と、第２のゲートメタル層３０ｃの２つの側面３３と、第２のゲートメタル層３０ｃの上面３４と、を少なくとも覆う。
【００１５】
なお、ゲート電極３０は、ショットキーメタル層３０ａと第１のゲートメタル層３０ｂとの間に設けられ、ショットキーメタル層３０ａのゲート長Ｌ１と略同一の横方向長さを有する第３のゲートメタル層３０ｄをさらに有することができる。この場合、第１絶縁体層２４は、第１のゲートメタル層３０ｂの２つの側面３２から外側に突出した第３ゲートメタル層３０ｄの上面を押さえ込み、ショットキーメタル層３０ａをバリア層１６の表面１６ａに向かって密着させる。
【００１６】
また、窒化物半導体装置５は、バリア層１６の表面１６ａのうち、領域Ａ３の側に設けられたフィンガー状のドレイン電極２０と、領域Ａ２の側に設けられたフィンガー状のソース電極１８と、をさらに有することができる。ゲート電極３０と、ドレイン電極２０と、ソース電極１８と、は、互いに平行に配置され、かつこの組み合わせが複数並列配置されて窒化物半導体装置のセル領域を構成する。
【００１７】
また、バリア層１６の表面１６ａの領域Ａ２および領域Ａ３を窒化シリコン（Ｓｉ３Ｎ４など）からなる第１絶縁層２４で覆うと、大信号動作時の電流コラプス現象が抑制され大出力を得ることができる。
【００１８】
図２（ａ）〜（ｄ）は、第１の実施形態にかかる窒化物半導体装置の製造工程のうち、ショットキーメタル層形成までのプロセスを説明する模式図である。すなわち、図２（ａ）はフォトレジストパターン形成後の模式断面図、図２（ｂ）はショットキーメタル蒸着後の模式断面図、図２（ｃ）はリフトオフ後の模式断面図、図２（ｄ）は第１絶縁体層形成後の模式断面図、である。
【００１９】
図２（ａ）に表すように、窒化物半導体層１１の表面のバリア層の表面１６ａにフォトレジストを塗布する。さらに、ショットキーメタル層を設けようとする領域にフォトレジスト層４０の開口部４０ａを形成する。ゲート電極３０のゲート長Ｌ１は、たとえば、０．４μｍとする。
【００２０】
次に、図２（ｂ）に表すように、Ｐｔからなるショットキーメタル層３０ａを、蒸着法などにより、たとえば、厚さＴ１＝２０〜５０ｎｍとなるよう形成する。さらに、ショットキーメタル層３０ａの上に第３のゲートメタル層３０ｄを形成してもよい。第３のゲートメタル層３０ｄを下側からＴｉ（チタン）／Ｐｔ（白金）／Ａｕ（金）などの積層とし、第２のゲートメタル層３０ｃをＡｕなどとすることができる。フォトレジスト層４０の開口部４０ａの底面に露出したバリア層の表面１６ａ、およびフォトレジスト層４０の上面には、ショットキーメタル層３０ａおよび第３のゲートメタル層３０ｄが積層される。
【００２１】
もし図２（ｂ）で表した１回目の蒸着プロセスでショットキーメタル層３０ａのみを形成すると、プロセス中にＰｔ表面が酸化して、その上部にＡｕなどのゲートメタルを蒸着しても接触不良などを生じることがある。接触不良を抑制するため、ショットキーメタル層３０ａの上に、Ｔｉ／Ｐｔ／Ａｕなどからなる第３のゲートメタル層３０ｄを設けておくことが好ましい。最上層をＡｕとすることで酸化が抑制され、その上部にＡｕなどのゲートメタルを蒸着しても良好な接触が得られる。
【００２２】
次に、図２（ｃ）に表すように、フォトレジスト層４０を除去すると、フォトレジスト層４０の上面に積層されたメタルはリフトオフされ、ゲート電極となるショットキーメタル層３０ａおよび第３のゲートメタル層３０ｄの積層が残る。
【００２３】
次に、図２（ｄ）に表すように、ショットキーメタル層３０ａと第３のゲートメタル層３０ｄとの積層、およびバリア層の表面１６ａと、を、窒化シリコンからなる第１絶縁層２４ａで覆う。
【００２４】
図３（ａ）〜（ｅ）は、第１の実施形態にかかる窒化物半導体装置の製造工程のうち、ゲートメタル層のプロセスを説明する模式図である。すなわち、図３（ａ）は第１絶縁層に開口部を形成した後の模式断面図、図３（ｂ）は２回目のフォトレジストパターン形成後の模式断面図、図３（ｃ）はゲートメタルを蒸着後の模式断面図、図３（ｄ）はリフトオフ後の模式断面図、図３（ｅ）は第２絶縁層形成後の模式断面図、である。
【００２５】
図３（ａ）に表すように、ショットキーメタル層３０ａの上部の第１絶縁層２４ａに開口部２４ｂを設ける。開口部２４ｂの横方向長さＬ２は、ショットキーメタル層３０ａのゲート長Ｌ１よりも小さくする。また、開口部２４ｂは、ショットキーメタル層３０ａの中心線に関して略対称となるようにしてもよい。
【００２６】
次に、フィンガー状の第１のゲートメタル層およびフィンガー状の第２ゲートメタル層を形成するために、図３（ｂ）に表すように、２回目のフォトレジストパターンを形成する。フォトレジスト層４２の開口部４２ａの横方向長さＬ３は、ゲート長Ｌ１よりも大きくしてもよい。
【００２７】
次に、図３（ｃ）に表すように、横方向長さがＬ２（＜Ｌ１）である第１のゲートメタル層３０ｂ、横方向長さがＬ３（＞Ｌ１）である第２のゲートメタル層３０ｃ、を蒸着法などで形成する。第１のゲートメタル層３０ｂをＡｕなどとし、第２のゲートメタル層３０ｃをＡｕなどとすると、ゲート電極３０のゲート幅方向（フィンガー状のゲートの延在方向）のゲート抵抗を低減でき、ゲートの延在する方向に沿ってゲート電圧を均一にすることができる。
【００２８】
次に、図３（ｄ）に表すように、フォトレジスト層４２を除去すると、リフトオフにより、ゲート電極３０が完成する。
【００２９】
次に、図３（ｅ）に表すように、ゲート電極３０を覆うように窒化シリコンからなる第２絶縁層２４ｃを形成する。なお、第１の実施形態において、ゲート電極３０の断面形状は、Ｉ字型であるということができる。
【００３０】
図４（ａ）〜（ｄ）は、比較例にかかる窒化物半導体装置の製造工程を説明する模式図である。すなわち、図４（ａ）は窒化物半導体層の表面に２層レジストパターンを形成後の模式断面図、図４（ｂ）はショットキーメタルおよびゲートメタルを蒸着後の模式断面図、図４（ｃ）はリフトオフによりフィンガーゲート電極を形成後の模式断面図、図４（ｄ）はフィンガーゲート電極とバリア層の表面を窒化シリコン層で覆った後の模式断面図、である。  
【００３１】
たとえば、感度の異なる２種類の電子線レジストを用いることにより、窒化物半導体層１１１の表面に、図４（ａ）に表すように、開口部１４０ａの断面寸法が異なる２層レジスト層１４０を形成できる。
【００３２】
次に、図４（ｂ）に表すように、ＡｌＧａＮに対してショットキー接合を形成するＰｔショットキーメタルを蒸着し、さらにＡｕを含むゲートメタルを蒸着してゲート抵抗を低減することができる。
【００３３】
図４（ｃ）に表すように、ショットキーメタル層１３０ａのゲート長ＬＬ１が小さく、第２ゲートメタル層１３０ｃの横方向長さＬＬ２が大きいＴ字型断面のゲート電極１３０ができる。
【００３４】
次に、図４（ｄ）に表すように、窒化シリコンからなる絶縁体層１２４によりゲート電極１３０を覆う。ショットキーメタル層１３０ａのゲート長ＬＬ１と第１のゲートメタル層１３０ｂの横方向長さとは、略同一となる。ショットキーメタル層１３０ａを窒化物半導体層１１１の側に押さえ込む圧力は弱いのでショットキーメタル層１３０ａに剥がれが生じ易くなる。
【００３５】
これに対して、第１の実施形態では、横方向長さＬ２が最も小さい第１のゲートメタル層３０ｂの部分が凹部となり、絶縁層２４が凹部に食い込み、ショットキーメタル層３０ａがバリア層１６に向かって押さえ込まれるので密着性が高まる。発明者らの実験によれば、ゲート長Ｌ１を０．４μｍとし、第１のゲートメタル層３０ｂの横方向長さＬ２を略０．３μｍなどとすると、ショットキーメタル層３０ａの密着性が高められバリア層１６からの剥がれが抑制されることが判明した。
【００３６】
次に、ショットキー障壁を高くする効果について説明する。ゲート電極への入力信号電圧の振幅を大きくするに従い、ゲート電極に順方向電圧が印加されるようになる。順方向印加電圧がショットキー障壁高さ近傍になると順方向にゲートリーク電流が流れ始め、印加電圧が増大するに従いゲートリーク電流が増大する。ゲートリーク電流の増大は、たとえば、電力付加効率の低下など高周波特性を低下させる。
【００３７】
第１の実施形態において、ＰｔのＡｌＧａＮに対するショットキー障壁高さは約１．１ｅＶである。他方、ＮｉのＡｌＧａＮに対するショットキー障壁高さは約０．９ｅＶでありＰｔのショットキー障壁高さよりも低い。ショットキー障壁が高いＰｔをゲート電極として用いることにより、ゲートリーク電流が増大し始める入力信号電圧振幅レベルを高めることができる。発明者らの実験によれば、本実施形態のＨＥＭＴは、Ｎｉをゲート電極としたＨＥＭＴよりも出力電力を１０％以上高めることができた。
【００３８】
図５は、第２の実施形態にかかる窒化物半導体装置の模式断面図である。
窒化物半導体装置５は、基板１０と、チャネル層１４と、バリア層１６と、フィンガー状のゲート電極３０と、フィンガー状のドレイン電極２０と、フィンガー状のソース電極１８と、ドレインコンタクト層６０と、ソースコンタクト層６２と、第１絶縁体層２４と、第２絶縁体層２５と、を有する。
【００３９】
第１の実施形態の製造工程を説明する図３における図３（ｄ）までは、第２の実施形態でも同じプロセスとする。第２の実施形態では、第１絶縁体層２４の上面に、二酸化シリコンからなる第２絶縁体層２５を設ける。二酸化シリコンを用いると、窒化シリコンよりも厚い絶縁体層をクラックなしに形成することが容易である。また、二酸化シリコンの比誘電率（約３．８）は、窒化シリコンの比誘電率（約７．３）よりも低いので、ゲート−ドレイン間などの帰還寄生容量を低減でき、周波数特性を高めることができる。
【００４０】
ｎ＋ＧａＮなどからなるドレインコンタクト層６０およびｎ＋ＧａＮなどからなるソースコンタクト層６２を設けることにより、ドレイン電極２０と窒化物半導体層１１、およびソース電極１８と窒化物半導体層１１、との間のコンタクト抵抗を低減できる。なお、第１の実施形態においても、ドレインコンタクト層およびソースコンタクト層を設けることができる。
【００４１】
第１および第２の実施形態によれば、大信号入力時のゲートリーク電流が抑制され、入力信号電圧の振幅がより大きいレベルまで動作させることができる。その結果、高出力を得ることができる。また、Ｐｔ膜の剥がれが抑制でき信頼性を高めることができる。この窒化物半導体装置は、マイクロ波以上の周波数帯における増幅素子として、レーダ装置や通信機器などに広く用いることができる。
【００４２】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００４３】
５  窒化物半導体装置、１１  窒化物半導体層、１４  チャネル層、１６  バリア層、１８  ソース電極、２０  ドレイン電極、２４  第１絶縁体層、３０  ゲート電極、３０ａ  ショットキーメタル層、３０ｂ  第１のゲートメタル層、３０ｃ  第２のゲートメタル層、３０ｄ  第３のゲートメタル層、Ｌ１  ゲート長、Ｌ２  第１のゲートメタル層の横方向長さ、Ｌ３  第２のゲートメタル層の横方向長さ、Ａ１  （ショットキーメタル層と接触する）バリア層の表面領域、Ａ２  （ソース電極とゲート電極との間の）バリア層の表面領域、Ａ３  （ドレイン電極とゲート電極との間の）バリア層の表面領域、３１  ショットキメタル層の側面、３２  第１のゲートメタル層の側面
【図１】
2017208379.tif 000003
【図２】
2017208379.tif 000004
【図３】
2017208379.tif 000005
【図４】
2017208379.tif 000006
【図５】
2017208379.tif 000007