【事件の表示】
　特願２００４−２６７２０７「半導体装置」拒絶査定不服審判事件〔平成１８年　３月３０日出願公開、特開２００６−　８６２１１〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は，平成１６年９月１４日の出願であって，平成２１年１０月２８日付けで拒絶理由が通知がされ，同年１２月２２日に意見書及び手続補正書が提出されたが，平成２２年４月６日付けで拒絶査定がなされ，これに対し，同年６月２２日に審判請求がされ，同日付けで手続補正書が提出されたものである。
　その後，当審において，平成２３年１０月２０日付けで審尋がなされ，同年１２月６日に回答書が提出されたものである。
　
第２　平成２２年６月２２日に提出された手続補正書による補正（以下「本件補正」という。）についての補正却下の決定。
　
［補正却下の決定の結論］
　本件補正を却下する。
　
［理由］
１　本件補正
（１）本件補正の内容
　本件補正は，明細書及び特許請求の範囲を補正するものであって，そのうち請求項１については，本件補正の前後で次のとおりである。
　　ア　補正前
「　【請求項１】
　一つの外部端子とグランド（ＧＮＤ）との間で一つの通電経路が構成されるようにして，直列接続されたツェナーダイオードと抵抗が配置されてなることを特徴とする半導体装置。」
　
　　イ　補正後（下線は補正箇所を示す。）
「　【請求項１】
　一つの外部端子とグランド（ＧＮＤ）との間で
ノイズ電流をグランド（ＧＮＤ）に逃がすための
当該通電経路は
　
　（２）補正事項の整理
　ア　本件補正前の請求項１の「一つの通電経路が構成されるようにして，」を，補正後の「ノイズ電流をグランド（ＧＮＤ）に逃がすための一つの通電経路が構成されるようにして，」とすること（以下「補正事項１」という。）。
　イ　本件補正前の請求項１の「直列接続されたツェナーダイオードと抵抗が配置されてなること」を，補正後の「当該通電経路は直列接続されたツェナーダイオードと抵抗が配置されてなること」とすること（以下「補正事項２」という。）。
　
２　新規事項についての検討
　（１）　補正事項１は，「一つの通電経路」が「ノイズ電流をグランド（ＧＮＤ）に逃がすための」ものであることとする補正であるが，本願の願書に最初に添付された明細書，特許請求の範囲及び図面（以下「当初明細書等」という。）の段落【０００４】には，「【背景技術】」について「半導体装置９０では，ＥＳＤやサージ等の
ノイズ電流をＧＮＤに逃がすために
　（２）　「当該通電経路は直列接続されたツェナーダイオードと抵抗が配置されてなること」は，当初明細書等の段落【００２２】に記載されている。したがって，補正事項２は，特許法第１７条の２第３項の規定を満たしている。
　
３　補正の目的についての検討
　（１）補正事項１は，「一つの通電経路」が「ノイズ電流をグランド（ＧＮＤ）に逃がすための」ものであることを限定するものである。したがって，補正事項１は，補正前の請求項１を限定するものであるから，特許法第１７条の２第４項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項をいう。以下同様。）第２号に掲げる特許請求の範囲の限定的減縮を目的とするものに該当する。
　（２）補正事項２は，「直列接続されたツェナーダイオードと抵抗が配置されてなること」の前に，「当該通電経路は」を挿入するものであり，通電経路と直列接続されたツェナーダイオードと抵抗が配置されてなるものとの関係を明確にするものである。したがって，補正事項２は，補正前の請求項２を内容を明確にするものであるから，特許法第１７条の２第４項第４号に掲げる明りょうでない記載の釈明を目的とするものに該当する。
　
４　独立特許要件（特許法第１７条の２第５項）について
（１）本件補正は，その補正事項に特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものを含むので，本件補正後の請求項１に記載された事項により特定される発明（以下「本願補正発明」という。）が特許出願の際独立して特許を受けることができるものであるか（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合するか）について以下に検討する。
（２）本願補正発明
　本願補正発明は，本件補正後の特許請求の範囲の請求項１に記載された事項により特定される次のとおりのものである。
「　【請求項１】
　一つの外部端子とグランド（ＧＮＤ）との間でノイズ電流をグランド（ＧＮＤ）に逃がすための一つの通電経路が構成されるようにして，当該通電経路は直列接続されたツェナーダイオードと抵抗が配置されてなることを特徴とする半導体装置。」
　
５　引用例とその記載内容
（１）引用例１の記載事項と引用発明
（１−１）引用例１の記載事項
　原査定の拒絶の理由に引用された，本願の出願日前に日本国内で頒布された刊行物である特開平５−２９９５９８号公報（以下「引用例１」という。）には，「半導体装置」（発明の名称）に関し，図１ないし図５とともに，次の記載がある（下線は当審で付加したもの。以下同じ）。
・「【０００１】
【産業上の利用分野】
この発明は，半導体装置に関し
　
・「【０００４】
【発明が解決しようとする課題】上記画像メモリ等において，
ＲＡＭポート及びＳＡＭポートに設けられる出力バッファは，ポートごとに１６個ずつ一斉に動作状態とされ，これにともなう電源ノイズによって，画像メモリの他の周辺回路が影響を受ける
　
・「【０００６】この発明の目的は，複数の電源系統間に必要となる静電保護素子の数を削減することにある。この発明の他の目的は，複数の電源系統を有する画像メモリ等のチップサイズを縮小し，その低コスト化を推進することにある。」
　
・「【０００８】
【課題を解決するための手段】本願において開示される発明のうち代表的なものの概要を簡単に説明すれば，次の通りである。すなわち，複数の電源系統を有する画像メモリ等の静電保護回路を，その一方が実質的に対応する電源電圧供給端子又は接地電位供給端子に結合されその他方が金属配線層からなる所定の結合配線を介して共通結合される複数の静電保護素子を基本に構成する。」
　
・「【００１９】一方，電源電圧供給端子ＶＣＣ５を介して供給される電源電圧ＶＣＣならびに接地電位供給端子ＶＳＳ５を介して供給される接地電位ＶＳＳは，ＳＡＭポート用データ入出力回路ＩＯＳ３の動作電源として供給され，電源電圧供給端子ＶＣＣ６を介して供給される電源電圧ＶＣＣならびに接地電位供給端子ＶＳＳ６及びＶＳＳ７を介して供給される接地電位ＶＳＳは，アドレスバッファＡＢ及びタイミング発生回路ＴＧ等を含むその他の周辺回路ＰＥＲＦに供給される。これらの結果，この実施例の画像メモリＶＲＡＭは，その電源系統が６系統に分割され，これによって
ＲＡＭポート用データ入出力回路ＩＯＲ１及びＩＯＲ２を構成する１６個の出力バッファあるいはＳＡＭポート用データ入出力回路ＩＯＳ１〜ＩＯＳ３を構成する１６個の出力バッファが同時に動作状態とされることにともなう電源ノイズの影響を抑制できるものとなる。
　
・「【００２２】この実施例において，ボンディングパッドＶＳＳ７に近接する位置には，Ｎ型の拡散層Ｌ７１（第１の拡散層）が形成され，この拡散層に対向すべくＮ型の拡散層Ｌ７２（第２の拡散層）が形成される。また，ボンディングパッドＶＣＣ１及びＶＳＳ１に近接する位置には，Ｎ型の拡散層Ｌ１１及びＬ１２（第１の拡散層）がそれぞれ形成され，これらの拡散層に対向すべくＮ型の拡散層Ｌ１３及びＬ１４（第２の拡散層）がそれぞれ形成される。同様に，ボンディングパッドＶＣＣ２及びＶＳＳ２ないしＶＣＣ６及びＶＳＳ６に近接する位置には，Ｎ型の拡散層Ｌ２１及びＬ２２ないしＬ６１及びＬ６２（第１の拡散層）がそれぞれ形成され，これらの拡散層に対向すべくＮ型の拡散層Ｌ２３及びＬ２４ないしＬ６３及びＬ６４（第２の拡散層）がそれぞれ形成される。拡散層Ｌ７１を始めとする第１の拡散層は，図３の拡散層Ｌ６２に代表して示されるように，コンタクトを介して対応するボンディングパッドＶＳＳ６等にそれぞれ結合され，拡散層Ｌ７２を始めとする第２の拡散層は，コンタクトを介して
アルミニウム配線層ＡＬからなる静電保護素子結合配線ＥＳＢ
【００２３】ここで，それぞれ対向して形成される合計１３対の拡散層は，図３の拡散層Ｌ６２及びＬ６４に代表して示されるように，
Ｐ型の半導体基板ＰＳＵＢとともに双方向性の静電保護素子ＤＳ１３を形成する。すなわち，拡散層Ｌ６２は，半導体基板ＰＳＵＢとともにＰＮ接合型の寄生ダイオードＤ６２を形成し，拡散層Ｌ６４は，同様な寄生ダイオードＤ６４を形成する。これらの寄生ダイオードＤ６２及びＤ６４は，さらに半導体基板ＰＳＵＢを介して直列結合され，所定のブレークダウン電圧を有する静電保護素子ＤＳ１３を形成する
このような静電保護素子は，対向するすべての拡散層対において同様に形成され，これによって図４に示されるような静電保護回路が構成される
　
・「【００２４】すなわち，この実施例の
画像メモリＶＲＡＭの静電保護回路は，図４に示されるように，それぞれ一対の拡散層が対向されてなる合計１３個の静電保護素子ＤＳ１〜ＤＳ１３を含む。これらの静電保護素子の一方は，対応するボンディングパッドつまりは対応する電源電圧供給端子ＶＣＣ１〜ＶＣＣ６ならびに接地電位供給端子ＶＳＳ１〜ＶＳＳ７にそれぞれ結合され，その他方は，静電保護素子結合配線ＥＳＢを介して共通結合される
これらの結果，電源電圧供給端子ＶＣＣ１〜ＶＣＣ６ならびに接地電位供給端子ＶＳＳ１〜ＶＳＳ７は，静電保護素子ＤＳ１〜ＤＳ１３のうちの対応する２個と静電保護素子結合配線ＥＳＢとを介してすべての組み合わせで結合され，各電源電圧供給端子及び接地電位供給端子間には，対応する静電保護素子ＤＳ１〜ＤＳ１３のブレークダウン電圧の約２倍に相当する所定の静電破壊耐圧が確保されるものとなる。
　
・「【００２６】ところで，この実施例の画像メモリＶＲＡＭでは，図４から明らかなように，静電保護素子ＤＳ１〜ＤＳ１３の他方を共通結合するための静電保護素子結合配線ＥＳＢが言わばフローティング状態とされ，場合によってはこの静電保護素子結合配線に蓄積された電荷が画像メモリの動作に影響を与えかねない。これに対処するには，
図５に例示されるように，静電保護素子結合配線ＥＳＢを所定の抵抗Ｒ１（抵抗手段）を介してボンディングパッドＶＳＳ６すなわち接地電位供給端子ＶＳＳ６等に結合し，静電保護素子結合配線ＥＳＢに蓄積された電荷をリークさせることが効果的となる。
抵抗Ｒ１の抵抗値Ｒ１は，静電保護素子結合配線ＥＳＢの分布抵抗ｒｅに対して，Ｒ１＞ｒｅなる関係にあることが必須条件となる
【００２７】以上のいくつかの実施例に示されるように，この発明を複数の電源系統を有する画像メモリ等の半導体装置に適用することで，次のような作用効果を得ることができる。すなわち，
（１）複数の電源系統を有する画像メモリ等の静電保護回路を，その一方が実質的に対応する電源電圧供給端子又は接地電位供給端子に結合されその他方が金属配線層からなる所定の結合配線を介して共通結合される複数の静電保護素子を基本に構成することで，電源電圧供給端子又は接地電位供給端子に対応して１個の静電保護素子を設けるだけで，すべての電源系統の組み合わせに対応しうる静電保護回路を実現できるという効果が得られる。
（２）上記（１）項において，
静電保護素子の他方を共通結合するための結合配線を，比較的大きな抵抗値を有する抵抗手段を介して所定の電源電圧供給端子又は接地電位供給端子に結合することで，結合配線がフローティング状態となるのを防止し，その蓄積電荷をリークさせて，蓄積電荷が画像メモリの他の回路に与える影響を防止することができるという効果が得られる
（３）上記（１）項及び（２）項により，その動作を安定化しつつ，複数の電源系統を有する画像メモリ等のチップサイズを縮小し，その低コスト化を推進することができるという効果が得られる。
【００２８】以上，本発明者によってなされた発明を実施例に基づき具体的に説明したが，この発明は，上記実施例に限定されるものではなく，その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。例えば，図１において，画像メモリＶＲＡＭに設けられる電源電圧供給端子及び接地電位供給端子の数は，任意に設定できる。また，電源電圧供給端子ＶＣＣ１〜ＶＣＣ６にはそれぞれ異なる電位の電源電圧を供給できるし，その極性も任意である。電源電圧供給端子ＶＣＣ１〜ＶＣＣ６ならびに接地電位供給端子ＶＳＳ１〜ＶＳＳ７は，その一部を部分的に共通結合することも可能である。図２において，拡散層や静電保護素子結合配線ＥＳＢの形状及び配置位置は，種々の実施形態を採りうるし，画像メモリＶＲＡＭは，ＬＯＣパッケージ形態を採ることを必須条件ともしない。図３において，静電保護素子は，例えば拡散層Ｌ６２及びＬ６４の下層に予め形成されるＮ型の埋込層を含むことができる。また，ボンディングパッド及び静電保護素子結合配線ＥＳＢの材質は，アルミニウム配線層以外の金属配線層を用いることができる。図５において，静電保護素子結合配線ＥＳＢは，抵抗Ｒ１を介して他の電源電圧供給端子又は接地電位供給端子に結合することができる。」
　
（１−２）引用発明
　以上によれば，引用例１には次の発明（以下「引用発明」という。）が記載されているものと認められる。
「画像メモリＶＲＡＭの静電保護回路は，寄生ダイオードからなり所定のブレークダウン電圧を有する静電保護素子ＤＳ１〜ＤＳ１３を含み，これらの静電保護素子の一方は，対応する電源電圧供給端子ＶＣＣ１〜ＶＣＣ６ならびに接地電位供給端子ＶＳＳ１〜ＶＳＳ７にそれぞれ結合され，その他方は，静電保護素子結合配線ＥＳＢを介して共通結合されることにより，電源電圧供給端子ＶＣＣ１〜ＶＣＣ６ならびに接地電位供給端子ＶＳＳ１〜ＶＳＳ７は，静電保護素子ＤＳ１〜ＤＳ１３のうちの対応する２個と静電保護素子結合配線ＥＳＢとを介してすべての組み合わせで結合され，
　静電保護素子結合配線ＥＳＢは，抵抗Ｒ１を介して接地電位供給端子ＶＳＳ６に結合された，
　電源ノイズの影響を抑制できる半導体装置。」
　
６　本願補正発明と引用発明の一致点及び相違点
（１）本願補正発明と引用発明の対比
　　ア　引用発明の「電源電圧供給端子ＶＣＣ１〜ＶＣＣ６」及び「電源ノイズ」は，それぞれ本願補正発明の「外部端子」及び「ノイズ電流」に相当する。
　
  　イ　引用発明の「接地電位供給端子ＶＳＳ６」は，本願補正発明の「グランド（ＧＮＤ）」に相当する。
　
　　ウ　引用発明において，静電保護素子結合配線ＥＳＢは，抵抗Ｒ１を介してグランドに相当する接地電位供給端子ＶＳＳ６に結合されている。また，静電保護素子ＤＳ１〜ＤＳ１２の一方は，対応する電源電圧供給端子ＶＣＣ１〜ＶＣＣ６を含む各外部端子にそれぞれ結合され，その他方は，静電保護素子結合配線ＥＳＢを介して共通結合されている。そうすると，電源電圧供給端子ＶＣＣ１〜ＶＣＣ６を含む各外部端子は，静電保護素子ＤＳ１〜ＤＳ１２により静電保護素子結合配線ＥＳＢに接続され，さらに，静電保護素子結合配線ＥＳＢは抵抗Ｒ１により接地電位供給端子ＶＳＳ６に接続されている。
　したがって，引用発明においては，外部端子とグランドとの間に，静電保護素子ＤＳ１〜ＤＳ１２のうちの一つと抵抗Ｒ１が，静電保護素子結合配線ＥＳＢを介して直列接続される一つの通電経路を構成しているということができ，引用発明に係る半導体装置においては，そのような通電経路が構成されるように静電保護素子ＤＳ１〜ＤＳ１２と抵抗Ｒ１が配置されていることは明らかである。
　
　　ウ　引用発明における「寄生ダイオードからなり所定のブレークダウン電圧を有する静電保護素子ＤＳ１〜ＤＳ１３」と，本願補正発明の「ツェナ−ダイオード」とは，「ダイオード」である点で共通する。
　
（２）一致点と相違点
　以上より，本願補正発明と引用発明の一致点，相違点は次のとおりである。
　〔一致点〕
「一つの外部端子とグランド（ＧＮＤ）との間で一つの通電経路が構成されるようにして，当該通電経路は直列接続されたダイオードと抵抗が配置されてなる半導体装置。」
　
　〔相違点１〕
　本願補正発明では，「通電経路」が「ノイズ電流をグランド（ＧＮＤ）に逃がすため」であるのに対し，引用発明ではこの点が明らかでない点。
　
　〔相違点２〕
　本願補正発明では，「ツェナーダイオード」を備えるのに対し，引用発明では，ダイオードを備えるものの「ツェナーダイオード」とまでは特定されていない点。
　
７　判断
（１）相違点についての検討
　　ア　相違点１について
　引用発明において，抵抗Ｒ１は接地電位供給端子ＶＳＳ６に接続されている。また，電源電圧供給端子ＶＣＣ１〜ＶＣＣ６は，静電保護素子ＤＳ１〜ＤＳ１３のうちの対応する２個と静電保護素子結合配線ＥＳＢとを介して結合され，各電源電圧供給端子及び接地電位供給端子間には，対応する静電保護素子ＤＳ１〜ＤＳ１３のブレークダウン電圧の約２倍に相当する所定の静電破壊耐圧が確保されるものとなる（引用例の段落【００２４】）ことから，電源ノイズにより静電保護素子ＤＳ１〜ＤＳ１３がブレークダウンしたときには，静電保護素子結合配線ＥＳＢは，静電保護素子ＤＳ１〜ＤＳ１３のブレークダウン電圧に相当する電圧となることは明らかである。そして，当該静電保護素子結合配線ＥＳＢにかかる電圧は抵抗Ｒ１にも印加されて抵抗Ｒ１に電流が流れ，この電源ノイズによる電流は抵抗Ｒ１を通って接地電位供給端子ＶＳＳ６，すなわちグランドに逃げることとなるといえる。
　よって，引用発明における，電源電圧供給端子（すなわち外部端子）から，静電保護素子，静電保護素子結合配線ＥＳＢを介して抵抗Ｒ１，接地電位供給端子ＶＳＳ６に接続する通電経路は，静電保護素子のブレークダウン時においてノイズ電流をグランドに逃がすものといえるから，相違点１は実質的な差異ではない。
　
　請求人は，審判請求の理由中で「より具体的は，引用文献１では電源電圧供給端子ＶＣＣ６と接地電位供給端子ＶＳＳ６との間にはＶＣＣ端子側ツェナーダイオードＤＳ１２−静電保護素子結合配線ＥＳＢ−ＶＳＳ端子側ツェナーダイオードＤＳ１３からなる第１経路とＶＣＣ端子側ツェナーダイオードＤＳ１２−静電保護素子結合配線ＥＳＢ−抵抗Ｒ１からなる第２経路の２つの経路が構成されますが，実際には第２経路はノイズ電流を逃がす経路としての機能は期待できません。これは，電源電圧供給端子ＶＣＣ６に外来ノイズが印加されると静電保護素子ＤＳ１２，ＤＳ１３はブレークダウンした状態となって抵抗Ｒ１より非常に小さな抵抗値となるため，ノイズ電流は静電保護素子ＤＳ１２，ＤＳ１３を通る通電経路（第１経路）を流れることになるからです。このように，引用文献１の図５に示す回路は，外来ノイズに対して抵抗Ｒ１のない従来と同様の保護回路機能しか有しておらず，引用文献１の図５における抵抗Ｒ１は，本願発明のような抵抗による外来ノイズ電圧の分圧効果を奏することはできません。
　なお，審査官殿は，上述の如く拒絶査定の備考欄において『出願人は意見書において，本発明は１つの通電経路を持っているのに対して引用文献１に記載の発明は２つの通電経路を持っている点で相違することを主張（主張１）しているが，本願の図１に示された発明において，外部端子ｔ２は，ツェナーダイオードＺ２と抵抗Ｒａを介してグランドに至る通電経路の他に，出力回路を介してグランドに至る通電経路を有しており，上記主張１は採用できない。』と述べられていますが，本願出願人としましては経路が一つか二つかで相違点を主張しようと考えているわけではありません。本願出願人は，本願発明の技術的特徴は『外部端子に印加された外来ノイズをＧＮＤに逃がすための通電経路がその外部端子とＧＮＤとの間に直列接続されたツェナーダイオードと抵抗によって構成されている』点にあると考えており，仮に本願図１の出力回路を介してグランドに至る図示しない経路があったとしても，それは外部端子に印加された外来ノイズをＧＮＤに逃がすための通電経路として実質的に機能するものではなく，また引用文献１においても仮に抵抗を介する経路があったとしても外部端子に印加された外来ノイズをＧＮＤに逃がすための通電経路として実質的に機能するものでないので本願発明の技術的特徴には当たらず，よって本願発明の作用効果は奏されず，また本願発明の構成も何ら示唆され得ないと思料しています。」と主張している。
　しかしながら，本願補正発明においては，抵抗に関して具体的な抵抗値の記載はなく，ツェナーダイオードと抵抗が直列接続されて配置されている点，及びノイズ電流をグランドに逃がす点を有するのみである。一方，引用発明もダイオードと抵抗が直列接続されており，また，ノイズ電流をグランドに逃がすための通電経路を備えるといえるので，請求人の上記主張は認められない。
　
　　イ　相違点２について
　引用発明においては，「寄生ダイオードからな」「る静電保護素子」が「所定のブレークダウン電圧を有す」ることから「寄生ダイオード」が所定のブレークダウン電圧（段落【００２３】）を有し，そのブレークダウン特性を用いて回路を保護していることは明らかである。一方，ツェナーダイオードを保護回路に用いることは，例えば以下の周知例にも示されているように，従来より周知の技術である。
　
　周知例１：　特開平６−１２０４１２号公報
　本願の出願日前に日本国内で頒布された刊行物である特開平６−１２０４１２号公報には，図１，２，６及び７とともに以下の記載がある。
・「【００１５】次に、回路構成を図１および図２に基づいて説明する。Ｎ型基板１をコレクタ、Ｐウエル領域４８をベース、Ｎ+型領域４２をエミッタとするＮＰＮ型バイポーラ・トランジスタ５０が形成されている。そして該ＮＰＮ型トランジスタ５０のベース・コレクタ間には、Ｎ+型領域４０とＰ*型領域４１から成るツェナ・ダイオード５２が接続されている。またＮ型基板１をコレクタ、Ｐウエル領域４９をベース、Ｎ+型領域４６をエミッタとするＮＰＮ型バイポーラ・トランジスタ５１が形成されている。そして該ＮＰＮ型トランジスタ５１のベース・コレクタ間には、Ｎ+型領域４４とＰ*型領域４５から成るツェナ・ダイオード５３が接続されている。」
・「【００２６】次に、図６は、本発明の第３の実施例の断面図であり、図７はその等価回路図である。まず、図６に基づいて構成を説明する。前記第１の実施例（図１）において、Ｎ型基板１にＮ+型領域２００を形成して、ＶＤＤ端子に接続する。かつＮ+型領域４０および４４はＶＤＤ端子に接続しない。その他の構成は第１の実施例と同じである。また、等価回路は図７に示すように、ダイオード５２のカソードとＶＤＤ端子間には、Ｎ型基板１内の寄生抵抗２０１が接続される。ダイオード５３のカソードとＶＤＤ端子間にも、Ｎ型基板１内の寄生抵抗２０２が接続される。」
　
　ここで，図７を参照すると，ＶＤＤ端子とＶＳＳ端子の間にツェナーダイオード１５３と抵抗１０６が直列に接続されていることが見て取れる。なお，図７に示される等価回路において，ダイオード５３がツェナーダイオードであることは，上記段落【００１５】の記載及び図２及び図７のダイオード５３の回路素子記号から見て明らかである。
　そうすると，上述のとおり，ツェナーダイオードのブレークダウン特性により保護回路に用いることは周知技術であるから，引用発明に係るダイオードを周知のツェナーダイオードに置換することは当業者が適宜になし得たことである。
　
（２）小括
　以上のとおりであるから，本願補正発明は，引用発明及び周知技術に基づいて当業者が容易に発明をすることができたものであり，特許法第２９条第２項の規定により，特許出願の際独立して特許を受けることができないものである。
　
８　したがって，本件補正は，平成１８年法律第５５号改正附則３条１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項に適合しないので，特許法第１５９条第１項において読み替えて準用する特許法第５３条第１項の規定により却下すべきものである。
　
第３　本願発明
１　以上のとおり本件補正は却下されたので，本願請求項１に係る発明（以下「本願発明」という。）は，平成２１年１２月２２日に提出された手続補正書により補正された明細書及び図面の記載から見て，その特許請求の範囲の請求項１に記載された次のとおりのものである。
　
「　【請求項１】
　一つの外部端子とグランド（ＧＮＤ）との間で一つの通電経路が構成されるようにして，直列接続されたツェナーダイオードと抵抗が配置されてなることを特徴とする半導体装置。」
　
２　本願発明の容易想到性について
　前記第２，「３　補正の目的についての検討」で検討したように，本件補正後の請求項１の内容は，本件補正前の請求項１の記載事項を限定的に減縮したものである。
　そうすると本願発明の構成要素をすべて含み，これをより限定した本願補正発明が，前記第２　４〜７で述べたとおり，引用発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるから，本願発明も同様の理由により，当業者が容易に発明をすることができたものであり，特許法第２９条第２項の規定により特許を受けることができない。
　
第４　結言
　以上のとおり，本願発明は特許法第２９条第２項の規定により特許を受けることができないから，他の請求項に係る発明ついて検討するまでもなく，本願は拒絶をすべきものである。
　
　よって，結論のとおり審決する。