【事件の表示】
　特願２００６−２８７４００「回路素子の工程ばらつきおよび温度ばらつきを自動に補正できる集積回路およびその方法」拒絶査定不服審判事件〔平成１９年　５月１０日出願公開、特開２００７−１１６１７６〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
 第１　手続の経緯
　本願は，平成１８年１０月２３日（パリ条約による優先権主張２００５年１０月２１日，大韓民国）の出願であって，平成２１年５月２２日付けで拒絶理由が通知され，これに対して同年８月１９日に意見書が提出されたが，平成２２年６月１１日付けで拒絶査定され，それに対して同年１０月１４日に拒絶査定不服審判が請求されるとともに，手続補正がされ，その後，平成２３年１２月９日付けで審尋がされ，平成２４年３月１３日に回答がされたものである。
　
第２　補正の却下の決定
［補正の却下の決定の結論］
　平成２２年１０月１４日付けの手続補正を却下する。
　
［理由］
１　本件補正の内容
　平成２２年１０月１４日付けの手続補正（以下「本件補正」という。）は，補正前の特許請求の範囲の請求項５を請求項１に繰り入れて，補正後の特許請求の範囲の請求項１と補正し，また，請求項１を引用する請求項５を補正するものであって，補正前後の特許請求の範囲は，以下のとおりである。
　
（１）補正前
「【請求項１】
　複数の回路素子から構成された集積回路であって，
　前記複数の回路素子のうちばらつき補正対象回路素子と同一の素子値およびばらつきを有する複数のテスト回路素子と，前記補正対象回路素子よりばらつきの小さい，少なくとも１つの基準回路素子からなるテスト回路部と，
　前記テスト回路部から検出される所定の第１信号および第２信号の大きさの差を求める比較部と，
　前記比較部で求められた前記第１信号および第２信号の大きさの差に応じて前記検出対象回路素子のばらつきを補正する補償部と，
を含むことを特徴とする集積回路。
【請求項２】
…(中略）…
【請求項５】
　前記補償部が，
　前記比較部で前記第１信号と第２信号の大きさの差に対応して出力されたデジタル制御信号に応じて選択的にオンオフされる複数のスイッチと，
　前記複数のスイッチのオンオフに応じて前記補正対象回路素子と直列接続あるいは並列接続されて，前記補正対象回路素子のばらつきを補正する複数の補償回路素子と，
を含むことを特徴とする請求項１に記載の集積回路。
…(中略)…
【請求項８】
　前記第１信号は前記第１テスト回路素子と前記第２テスト回路素子の接続点で検出され
、前記第２信号は前記第３テスト回路素子と前記基準回路素子の接続点で検出されること
を特徴とする請求項７に記載の集積回路のばらつき補正方法。
【請求項９】
　前記（ｃ）補正対象回路素子のばらつきを補正するステップが、
（ｃ１）前記出力されたデジタル制御信号に応じて複数のスイッチを選択的にオンオフす
るステップと、
（ｃ２）前記複数のスイッチのオンオフに応じて複数の補償回路素子を前記補正対象回路
素子と直列接続あるいは並列接続して前記補正対象回路素子のばらつきを補正するステッ
プと、
を含むことを特徴とする請求項８に記載の集積回路のばらつき補正方法。」
　
（２）補正後
「【請求項１】
　複数の回路素子から構成された集積回路であって，
　前記複数の回路素子のうちばらつき補正対象回路素子と同一の素子値およびばらつきを有する複数のテスト回路素子と，前記補正対象回路素子よりばらつきの小さい，少なくとも１つの基準回路素子からなるテスト回路部と，
　前記テスト回路部から検出される所定の第１信号および第２信号の大きさの差を求める比較部と，
　前記比較部で求められた前記第１信号および第２信号の大きさの差に応じて前記検出対象回路素子のばらつきを補正する補償部と，
を含み，
　前記補償部が，
　前記比較部で前記第１信号と第２信号の大きさの差に対応して出力されたデジタル制御信号に応じて選択的にオンオフされる複数のスイッチと，
　前記複数のスイッチのオンオフに応じて前記補正対象回路素子と直列接続あるいは並列接続されて，前記補正対象回路素子のばらつきを補正する複数の補償回路素子と，
を含むことを特徴とする集積回路。
　　【請求項２】
…（中略）…
　　【請求項５】
　前記基準回路素子は，ＭＯＳターンオン抵抗，チップ抵抗，ＭＯＳコンデンサ及びチップコンデンサのうちのいずれかである，請求項１に記載の集積回路。
　　【請求項６】
…（中略）…
を含むことを特徴とする集積回路のばらつき補正方法。
　　【請求項７】
…（中略）…
とする請求項６に記載の集積回路のばらつき補正方法。
　　【請求項８】
…（中略）…
を特徴とする請求項７に記載の集積回路の散布補正方法。
　　【請求項９】
…（中略）…
を含むことを特徴とする請求項８に記載の集積回路の散布補正方法。」
　　
２ 補正事項の整理
　まず，補正後の請求項８は「請求項７に記載の集積回路の散布補正方法」と記載されているが，補正後の請求項７は「請求項６に記載の集積回路のばらつき補正方法」と記載されていることから，補正後の請求項８の「散布補正方法」は，「ばらつき補正方法」の誤記であることは明らかであり，同様に補正後の請求項９の「散布補正方法」は，「ばらつき補正方法」の誤記であると認める。以下では，請求項８，９の補正は，誤記であることを前提として検討を進める。
　
　また，補正前後の請求項1の「前記検出対象回路素子のばらつきを補正する補償部」の「前記検出対象回路素子」は，その記載の前に「検出対象回路素子」がなく，請求項１の記載及び明細書及び図面の記載全体から見て，「前記補正対象回路素子」の誤記と認める。以下では，「検出対象回路素子」は，「補正対象回路素子」として検討を進める。
　
　本件補正のうち，特許請求の範囲についての補正事項を整理すると，以下のとおりである。
　
（１）　補正事項１
　補正前の請求項１の「補正対象回路素子のばらつきを補正する補償部と，
を含むこと」を，補正前の請求項５の構成を繰り入れる形で，補正後の請求項１の「補正対象回路素子のばらつきを補正する補償部と，を含み，　前記補償部が，　前記比較部で前記第１信号と第２信号の大きさの差に対応して出力されたデジタル制御信号に応じて選択的にオンオフされる複数のスイッチと，　前記複数のスイッチのオンオフに応じて前記補正対象回路素子と直列接続あるいは並列接続されて，前記補正対象回路素子のばらつきを補正する複数の補償回路素子と，を含むこと」と補正すること。
　
（２）　補正事項２
　補正前の請求項１を引用する請求項５の「前記補償部が，　前記比較部で前記第１信号と第２信号の大きさの差に対応して出力されたデジタル制御信号に応じて選択的にオンオフされる複数のスイッチと，　前記複数のスイッチのオンオフに応じて前記補正対象回路素子と直列接続あるいは並列接続されて，前記補正対象回路素子のばらつきを補正する複数の補償回路素子と，を含むことを特徴とする」ことを，前記（１）にあるように補正前の請求項１に繰り入れて，更に，補正前の「基準回路素子」を構成として含む請求項１を引用する請求項５の「請求項１に記載の集積回路」を，補正後の請求項１を引用する請求項５の「前記基準回路素子は，ＭＯＳターンオン抵抗，チップ抵抗，ＭＯＳコンデンサ及びチップコンデンサのうちのいずれかである，請求項１に記載の集積回路」と補正すること。
　
３ 新規事項の追加の有無，及び補正の目的の適否について
（１）新規事項の追加の有無について　
ア　補正事項１
　補正後の請求項１の「補償部が，　前記比較部で前記第１信号と第２信号の大きさの差に対応して出力されたデジタル制御信号に応じて選択的にオンオフされる複数のスイッチと，　前記複数のスイッチのオンオフに応じて前記補正対象回路素子と直列接続あるいは並列接続されて，前記補正対象回路素子のばらつきを補正する複数の補償回路素子と，を含むこと」は，本願の願書に最初に添付した明細書（以下「当初明細書」という。）に「補償部１３０は，複数のスイッチ（ＳＷ0，ＳＷ1，ＳＷ2，ＳＷ3，ＳＷ4）と複数の補償抵抗素子（Ｒ＋＋，Ｒ＋，Ｒ-，Ｒ--）を含む。
　複数のスイッチ（ＳＷ0，ＳＷ1，ＳＷ2，ＳＷ3，ＳＷ4）は，比較部１２０から出力されるデジタル制御信号（ＣＯＮＴsw）により選択的にオンオフし，補償抵抗素子（Ｒ＋＋，Ｒ＋，Ｒ-，Ｒ--）を補正対象抵抗素子（Ｒa）と直列あるいは並列に接続する。」「補償抵抗素子（Ｒ＋＋，Ｒ＋，Ｒ-，Ｒ--）は，複数のスイッチ（ＳＷ0，ＳＷ1，ＳＷ2，ＳＷ3，ＳＷ4）のオンオフにより補正対象抵抗素子（Ｒa）と直列あるいは並列に接続されることにより補正対象抵抗素子（Ｒa）のばらつきを補正する。」（段落【００２３】〜【００２４】）と記載されているから，補正事項１は当初明細書のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものである。
　
イ　補正事項２
　補正後の請求項５の「前記基準回路素子は，ＭＯＳターンオン抵抗，チップ抵抗，ＭＯＳコンデンサ及びチップコンデンサのうちのいずれかである」ことは，当初明細書に「基準抵抗素子（Ｒb）は補正対象抵抗素子（Ｒa）より工程ばらつきおよび温度ばらつきによる影響が小さいＭＯＳターンオン抵抗やチップ抵抗などを用いることができる。」（段落【００１９】），「基準コンデンサ（Ｃb）は補正対象コンデンサ（Ｃa）より工程ばらつきおよび温度ばらつきによる影響が小さいかほとんど影響を受けないＭＯＳコンデンサあるいはチップコンデンサなどを用いることができ」（段落【００２７】）ると記載されているから，補正事項２は当初明細書のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものである。
　
（２）補正の目的の適否について
ア　補正事項１
　補正事項１は，補正前の請求項１の「補償部」を，「前記比較部で前記第１信号と第２信号の大きさの差に対応して出力されたデジタル制御信号に応じて選択的にオンオフされる複数のスイッチと，　前記複数のスイッチのオンオフに応じて前記補正対象回路素子と直列接続あるいは並列接続されて，前記補正対象回路素子のばらつきを補正する複数の補償回路素子と，を含む」構成であると技術的に限定するものであるから，特許法第１７条の２第４項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項をいう。以下同じ。）第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　
イ　補正事項２
　補正事項２は，補正前の請求項１を引用する請求項５の「基準回路素子」を，「ＭＯＳターンオン抵抗，チップ抵抗，ＭＯＳコンデンサ及びチップコンデンサのうちのいずれかである」と技術的に限定するものであるから，特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　
（３）小括 
　したがって，本件補正は特許法第１７条の２第３項及び第４項に規定する要件を満たすものである。 
　 
　そして，本件補正は，特許法第１７条の２第４項第２号に掲げる事項を目的とするものに該当する補正を含むものであるから，本件補正による補正後の特許請求の範囲に記載されている事項により特定される発明が特許出願の際独立して特許を受けることができるものであるか否かにつき，以下において更に検討する。 
　
４　独立特許要件について
（１）補正発明
　本件補正による補正後の請求項１〜９に係る発明は，本件補正により補正された明細書及び図面の記載からみて，その特許請求の範囲の請求項１〜９に記載されている事項により特定されるとおりのものであり，そのうちの請求項１に係る発明（以下「補正発明」という。）は，補正後の請求項１に記載されている事項により特定されるものであり，再掲すると以下のとおりのものである。
　
「【請求項１】
　複数の回路素子から構成された集積回路であって，
　前記複数の回路素子のうちばらつき補正対象回路素子と同一の素子値およびばらつきを有する複数のテスト回路素子と，前記補正対象回路素子よりばらつきの小さい，少なくとも１つの基準回路素子からなるテスト回路部と，
　前記テスト回路部から検出される所定の第１信号および第２信号の大きさの差を求める比較部と，
　前記比較部で求められた前記第１信号および第２信号の大きさの差に応じて前記検出対象回路素子のばらつきを補正する補償部と，
を含み，
　前記補償部が，
　前記比較部で前記第１信号と第２信号の大きさの差に対応して出力されたデジタル制御信号に応じて選択的にオンオフされる複数のスイッチと，
　前記複数のスイッチのオンオフに応じて前記補正対象回路素子と直列接続あるいは並列接続されて，前記補正対象回路素子のばらつきを補正する複数の補償回路素子と，
を含むことを特徴とする集積回路。」
　
（２）引用例に記載された発明
　本願の優先権主張の日前に日本国内において頒布され，原査定の根拠となった拒絶理由において引用された特開平５−３１５５４６公報（以下「引用例」という。）には，「半導体集積回路」（発明の名称）に関して，図１とともに以下の記載がある（なお，下線は当合議体にて付加したものである。以下同様）。
　
　ア　「【０００１】
【産業上の利用分野】
本発明は半導体集積回路に関し，特に抵抗素子のばらつきを保証する回路に関する
　
　イ　「【０００７】
本発明の目的は，前記問題点を解決し，短期間で大量に抵抗値を補正することができるようにした半導体集積回路
　
　ウ　「【０００９】
【実施例】
図１は本発明の第１の実施例の半導体集積回路を示す回路図である。図１において，本発明の第１の実施例は，電源とＧＮＤとの間に，イオン注入抵抗１と拡散層抵抗２とを直列に接続する。また，電源・ＧＮＤ間に拡散層抵抗３，４および拡散層抵抗５，６を直列に接続する
【００１０】さらに，
イオン注入抵抗１と拡散層抵抗２との共通接続点９と，拡散層抵抗３と拡散層抵抗４との共通接続点１０との電位を比較する比較器７と，接続点９と拡散層抵抗５と拡散層抵抗６との接続点１１と電位を比較する比較器８とを設け，比較器７の出力をゲート入力とするトランスファーゲート１２と，比較器８の出力をゲート入力とするトランスファーゲート１３とを設け，ＶＤＤと出力１７間に直列にイオン注入抵抗１４，１５，１６を設ける
【００１１】ここで，
イオン注入抵抗１は層抵抗値のばらつきを検出するものであり，イオン注入抵抗１４，１５，１６は，検出結果をもとに抵抗値を補正すべきイオン注入抵抗素子である
【００１２】次に，
本発明の半導体集積回路の動作について説明する。イオン注入抵抗１の層抵抗値のばらつきが＋５０％ある時に，イオン注入抵抗素子のばらつきを２０％におさえる場合を考える。イオン注入抵抗１を１１ＫΩ，拡散層抵抗２を１０ＫΩ，拡散層抵抗３，４，５，６をそれぞれ１２ＫΩ，１０ＫΩ，８ＫΩ，１０ＫΩ，イオン注入抵抗１４，１５，１６をそれぞれ８ＫΩ，２ＫΩ，２ＫΩとする
【００１３】また，
接点９の電位が接点１０の電位よりも低い時，比較器７の出力１８は“１”，高い時出力１８は“０”となり，接点９の電位が接点１１の電位より低い時，比較器８の出力１９は“１”，高い時出力１９は“０”となるものとする。イオン注入抵抗，拡散層抵抗が全く変動しない場合は，接点９の電位は０．４８ＶＤＤ，接点１０の電位は０．４５ＶＤＤ，接点１１の電位は０．５６ＶＤＤとなるため，トランスファーゲート１２はＯＦＦ，トランスファーゲート１３はＯＮし，ＶＤＤと出力１７との間の抵抗素子の抵抗値は１０ＫΩとなる
【００１４】
拡散工程でのイオン注入，熱処理のばらつきにより，イオン注入抵抗の層抵抗が＋５０％変動し，イオン注入抵抗１，１４，１５，１６がそれぞれ１６．５ＫΩ，１２ＫΩ，３ＫΩ，３ＫΩとなった場合，拡散層抵抗のばらつきが＋１０％だとすると，拡散層抵抗２，３，４，５，６はそれぞれ１１ＫΩ，１３．２ＫΩ，１１ＫΩ，８．８ＫΩ，１１ＫΩであり，接点９の電位は０．４ＶＤＤとなり，接点１０の電位０．４５ＶＤＤよりも低くなるため，比較器７の出力１８は“１”となり，トランスファーゲート１２はＯＮする。比較器８の出力１９は，接点９の電位が０．４ＶＤＤ，接点１１の電位が０．５６ＶＤＤであるため，“１”であり，トランスファーゲート１３はＯＮである。ここで，トランスファーゲートのＯＮ抵抗は，抵抗素子の抵抗値に比べ十分小さいとすると，ＶＤＤと出力１７間の抵抗素子の抵抗値は１２ＫΩとなり，イオン注入抵抗の層抵抗が＋５０％変動したとしても，ＶＤＤ出力１７間の抵抗値は，ばらつきが全くない状態での１０ＫΩに対し，２０％の変動におさえる事ができる
　
　エ　「【００１９】
【発明の効果】以上説明したように，
本発明は，電源とＧＮＤ間に第１の種類の第１の抵抗素子と第２の種類の第２の抵抗素子とを直列に接続し，また電源とＧＮＤ間に同一種類の第３の抵抗素子と第４の抵抗素子を直列に接続し，第１の抵抗素子と第２の抵抗素子との直列接続点の電位と，第３の抵抗素子と第４の抵抗素子との直列接続点の電位を比較する比較器を有する事により，比較した結果を２値のデジタル値で表わす事ができ，デジタル値を使って拡散工程での注入量や熱処理のばらつき等による抵抗素子の変動を，半導体集積回路内で自動的に補正
　
　以上総合すると，引用例には，以下の発明（以下「引用発明」という。）が記載されているものと認められる。
　
　「電源とＧＮＤとの間に，イオン注入抵抗１と拡散層抵抗２とを直列に接続し，電源・ＧＮＤ間に拡散層抵抗３，４および拡散層抵抗５，６を直列に接続し，イオン注入抵抗１と拡散層抵抗２との共通接続点９と，拡散層抵抗３と拡散層抵抗４との共通接続点１０との電位を比較する比較器７と，接続点９と拡散層抵抗５と拡散層抵抗６との接続点１１と電位を比較する比較器８とを設け，比較器７の出力をゲート入力とするトランスファーゲート１２と，比較器８の出力をゲート入力とするトランスファーゲート１３とを設け，ＶＤＤと出力１７間に直列に抵抗値を補正すべきイオン注入抵抗１４，１５，１６を設け，比較した結果を２値のデジタル値で表わし，そのデジタル値を使って，ばらつき等による抵抗素子の変動を，半導体集積回路内で自動的に補正することができるようにした半導体集積回路。」
　
（３）対比
　以下に，補正発明と引用発明とを対比する。
ア　引用発明の「半導体集積回路」は，補正発明の「集積回路」に相当し，引用発明がイオン注入抵抗１，１４〜１６，拡散層抵抗２〜６，トランスファーゲート１２，１３等，複数の回路素子から構成されていることは明らかであるから，引用発明の「半導体集積回路」が，「複数の回路素子から構成された集積回路」であることは明らかである。
　
イ　（２）ウ及び図１によれば，引用発明は，「ＶＤＤと出力１７間に直列にイオン注入抵抗１４，１５，１６を設け」て，「トランスファーゲート」１２，１３をＯＮ，ＯＦＦすることにより，「イオン注入抵抗」１５，１６をそれぞれ「イオン注入抵抗１４」に接続もしくはバイパスすることにより，「ばらつき等による抵抗素子の変動を」補正しているものであるので，引用発明の「イオン注入抵抗１４」が，補正発明の「ばらつき補正対象回路素子」に相当する。
　
ウ　（２）ウによれば，引用発明は，ばらつきの大きい「イオン注入抵抗」の「抵抗値のばらつきが＋５０％」の時，ばらつきの小さい「拡散層抵抗」の抵抗値の「ばらつきが＋１０％」であることを利用して，イオン注入抵抗１４を補正するものであるから，引用発明の「拡散層抵抗」は，補正発明の「補正対象回路素子よりばらつきの小さい」「少なくとも１つの基準回路素子」に相当する。
　
エ　（２）ウ及び図１から，引用発明の「イオン注入抵抗１」，「拡散層抵抗２〜６」から構成される回路は，その出力が比較器に入力され補正対象回路素子を補正するための出力を出していることから，補正発明の「テスト回路部」に相当し，また，引用発明の「イオン注入抵抗１」は，抵抗値のばらつきが拡散層抵抗と比較して大きく，補正発明の「ばらつき補正対象回路素子」に相当する「イオン注入抵抗１４」と同じ「イオン注入抵抗」であるから，その抵抗値のばらつきも同程度であることは当業者にとって自明であるから，引用発明の「イオン注入抵抗１」は，補正発明の「ばらつき補正対象回路素子と同一の」「ばらつきを有する」「テスト回路素子」に相当する。
　
オ　イ〜エから，引用発明の「電源とＧＮＤとの間に，イオン注入抵抗１と拡散層抵抗２とを直列に接続し，電源・ＧＮＤ間に拡散層抵抗３，４および拡散層抵抗５，６を直列に接続し」て構成された回路は，補正発明の「複数の回路素子のうちばらつき補正対象回路素子と同一の」「ばらつきを有する」「テスト回路素子と，前記補正対象回路素子よりばらつきの小さい，少なくとも１つの基準回路素子からなるテスト回路部」に相当する。
　
カ　本願明細書の段落【０００８】の「第２信号は前記第３テスト回路素子と前記基準回路素子の接続点で検出される」との記載，及び，上記イ〜エから，引用発明の「イオン注入抵抗１」が補正発明の実施例の「第３テスト回路素子」に，引用発明の「拡散層抵抗」が補正発明の「基準回路素子」にそれぞれ対応していることが分かる。引用発明の「イオン注入抵抗１と拡散層抵抗２との共通接続点９」の電圧が，補正発明の「第２信号の大きさ」に相当する。
　
キ　（２）ウ及びエから，引用発明の「拡散層抵抗３と拡散層抵抗４との共通接続点１０との電位」及び「拡散層抵抗５と拡散層抵抗６との接続点１１と電位」は，第２信号の大きさに相当する「イオン注入抵抗１と拡散層抵抗２との共通接続点９」の電圧と比較器７，８において比較する対象であることから，補正発明の「第１信号の大きさ」に相当し，また，引用発明の「比較器」７，８は，これらの第１，第２信号の大きさを比較して，出力１８，１９が”１”，”０”の２値のデジタル値を出力とすることから，引用発明の「出力」１８，１９及び「比較器」７，８はそれぞれまとめて，補正発明の「デジタル制御信号」及び「比較部」に相当する。
　
ク　図１の「比較器」７，８の入力側に「＋」と「−」の記号が振られていることが見て取れるから，「比較器」７，８が第１信号および第２信号の大きさの差を求めていることは当業者にとって明らかである。
　
ケ　カ〜クから，引用発明の「イオン注入抵抗１と拡散層抵抗２との共通接続点９と，拡散層抵抗３と拡散層抵抗４との共通接続点１０との電位を比較する比較器７と，接続点９と拡散層抵抗５と拡散層抵抗６との接続点１１と電位を比較する比較器８」は，補正発明の「テスト回路部から検出される所定の第１信号および第２信号の大きさの差を求める比較部」に相当する。
　
コ　イ及びケから，引用発明の「比較した結果」「を使って，ばらつき等による抵抗素子の変動を，半導体集積回路内で自動的に補正する」部分は，補正発明の「比較部で求められた前記第１信号および第２信号の大きさの差に応じて前記補正対象回路素子のばらつきを補正する補償部」に相当する。
　
サ　（２）ウ，エから，引用発明の「トランスファーゲート」１２，１３は，「比較器」７，８の２値のデジタル値の出力によりＯＮ，ＯＦＦされていることが，また，上記クから，「比較器」が「第１信号と第２信号の大きさの差」を求めていることが分かるから，引用発明の「トランスファーゲート」１２，１３は，補正発明の「比較部で前記第１信号と第２信号の大きさの差に対応して出力されたデジタル制御信号に応じて選択的にオンオフされる複数のスイッチ」に相当する。
　
シ　（２）ウ，エ及び図１から，引用発明の「イオン注入抵抗１５，１６」は，複数のスイッチに相当する「トランスファーゲート」１２，１３のオンオフに応じて，補正対象回路素子であるイオン注入抵抗１４に直列接続されて「ばらつき等による抵抗素子の変動を，」補正するものであるから，補正発明の「複数の補償回路素子」に相当し，引用発明の「トランスファーゲート」１２，１３及び「イオン注入抵抗１５，１６」で構成された回路は，補正発明の「補償部」に相当する。
　
ス　サ，シから，引用発明の「ＶＤＤと出力１７間に直列にイオン注入抵抗１４，１５，１６を設け，比較した結果を２値のデジタル値で表わし，そのデジタル値を使って，ばらつき等による抵抗素子の変動を，半導体集積回路内で自動的に補正」することは，補正発明の「前記複数のスイッチのオンオフに応じて前記補正対象回路素子と直列接続」「されて，前記補正対象回路素子のばらつきを補正する複数の補償回路素子」に相当する。
　
（一致点）
　したがって，補正発明と引用発明とは，
　「複数の回路素子から構成された集積回路であって，
　前記複数の回路素子のうちばらつき補正対象回路素子と同一のばらつきを有するテスト回路素子と，前記補正対象回路素子よりばらつきの小さい，少なくとも１つの基準回路素子からなるテスト回路部と，
　前記テスト回路部から検出される所定の第１信号および第２信号の大きさの差を求める比較部と，
　前記比較部で求められた前記第１信号および第２信号の大きさの差に応じて前記補正対象回路素子のばらつきを補正する補償部と，
を含み，
　前記補償部が，
　前記比較部で前記第１信号と第２信号の大きさの差に対応して出力されたデジタル制御信号に応じて選択的にオンオフされる複数のスイッチと，
　前記複数のスイッチのオンオフに応じて前記補正対象回路素子と直列接続されて，前記補正対象回路素子のばらつきを補正する複数の補償回路素子と，
を含むことを特徴とする集積回路。」
　である点で一致し，以下の点で相違する。
　
（相違点１）
　補正発明は，テスト回路部において，テスト回路素子が「複数」あり，補正対象回路素子と「同一の素子値」を有しているのに対して，引用発明はテスト回路素子が１つでその素子値が特定されていない点。
　
（相違点２）
　補正発明は，「複数の補償回路素子」を「補正対象回路素子と直列接続あるいは並列接続」して「補正対象回路素子のばらつきを補正する」のに対して，引用発明は，「直列接続」している点。
　
（４）判断 
（４−１）相違点１について
　引用発明は，素子にばらつきが生じた時に変動する第２信号と比較するための基準となる第１信号を，ばらつきの小さい基準回路素子を使用し，電源電圧を分圧することによって生成している。一方，補正発明は，第１信号を相対的にばらつきの大きいテスト回路素子を複数使用し，電源電圧を分圧することによって生成しているものである。
　同種の回路素子のばらつきがそれぞれ同じ方向に変動することを想定すると，電源電圧を分圧により，すなわち同種の回路素子値の比例配分により生成する第１信号は，比例配分の分母，分子の増減方向が同じであるゆえ，大きなばらつきが生じないことは，当業者にとって自明な事項である。
　そうすると，基準回路素子またはテスト回路素子のどちらか同種の回路素子を用いて電源電圧を分圧して，基準となる第１信号を生成しても，その変動を少なく抑えることができることに変わりはないのであるから，引用発明において，第１信号を生成するために複数の基準回路素子を使用して電源電圧を分圧する代わりに，複数のテスト回路素子を使用して電源電圧を分圧し，第１信号を生成することは，当業者が適宜なし得た事項である。
　また，第１信号を生成するために電源電圧を分圧するため，すなわち電源電圧を比例配分するために使用する回路素子の素子値が補正対象回路素子の素子値と同一である必要はないことも当業者にとって自明であり，その素子値は分圧により目的の電圧が得られるよう，当業者が適宜設定し得るものである。
　したがって，引用発明において，テスト回路部に複数の補正対象回路素子と同一素子値のテスト回路素子を使用して，第１信号を生成することは，当業者にとって容易になし得た範囲に含まれる事項である。
　
（４−２）相違点２について
ア　まず，補正発明は補正対象回路素子のばらつきを補正するために「複数の補償回路素子」を「補正対象回路素子と直列接続あるいは並列接続」しているものであり，「直列接続」と「並列接続」が択一的な選択のように記載されており，引用発明は「直列接続」であるのでこの点で，表現上は一致する。
　一方，本願明細書中の実施例では，「直並列接続」の補正回路のみが示されていることから，以下では，補正発明の「直列接続あるいは並列接続」という記載が「直並列接続」の意味であるとして検討を進める。
　
イ　補正対象回路の素子値を補正するために，補償回路素子を直列接続あるいは並列接続することは，以下の周知例１，２にも記載されているように周知の技術である。そして，直列，並列接続を組み合わせることにより，素子値の可変範囲を広げられることも当該技術分野においてよく知られている事項である。
　したがって，引用発明において，周知の技術を勘案し，補償回路素子を直列接続あるいは並列接続することにより補正対象回路素子のばらつきを補正するようにすることは当業者にとって容易になし得た範囲に含まれる事項である。
　
ウ　周知例１：特開平５−３４７５３７号公報
　本願の優先権主張の日前に日本国内において頒布された特開平５−３４７５３７公報（以下「周知例１」という。）には，「能動フィルタ回路」（発明の名称）に関して，図１，３，４とともに以下の記載がある。
（ア）　「【０００９】
【発明が解決しようとする課題】上述した従来の能動フィルタ回路のうち、上述のヒューズ溶断やレーザトリミングによるものは、検査工程においてＣ／Ｒ素子の容量値／抵抗値の測定やヒューズ、レーザ加工等のための設備を必要とする。また、これら抵抗値および容量値の測定および調整のための検査工数を必要とし、それぞれ製造コストが上昇する。さらに、ヒューズ溶断やレーザビーム照射が基板やその表面の配線層に生じせしめるストレスにより、このフィルタ回路を内蔵した半導体集積回路自体の信頼性を低下させる。
【００１０】また、上述の電流源や可変ジャイレータによる自己補正回路は、電流源および周辺回路等多数の素子を必要とし基板表面で大きい面積を占めるだけでなく動作できる周波数範囲に制約がある。
【００１１】したがって、
本発明の目的は、抵抗値の微調整にヒューズ溶断やレーザトリミングを要しないＲ素子を半導体基板内に含む能動フィルタを提供することにある
【００１２】本発明の他の目的は、調整可能な周波数範囲の広いこの種の能動フィルタ回路を提供することである。」
　
（イ）　「【００１９】
図３を参照すると、スイッチ回路２２は抵抗器Ｒ２１，Ｒ２２，およびＲ２３をエンコーダ出力ＣＴ１，ＣＴ２，およびＣＴ３のＨレベルに応答してそれぞれ短絡するように接続されたＭＯＳトランジスタスイッチＭ２２１，Ｍ２２２，およびＭ２２３を備える。パルス列Ｂのパルスのカウンタ１５による計数値（上述の例では１５，１４，１３，…）を並列２進コードに変換する、すなわち、’１１１１’，’１１１０’，’１１０１’，’１１００’…に変換するエンコーダ１６の詳細は当業者には周知であるので説明を省略する
【００２０】この実施例による
能動フィルタ２０の一例において、抵抗器Ｒ２０の抵抗値を１０ＫΩ、Ｒ２１，Ｒ２２，Ｒ２３をそれぞれ０．６２５ＫΩとすると、フィルタ回路２０の時定数の所定値からの約２０％のずれを約６％のずれに改善できる
【００２１】
図４を参照すると、この図に示したスイッチ回路２２の変形であるスイッチ回路２３は、エンコーダ出力ＣＴ１，ＣＴ２，およびＣＴ３の供給をゲート電極にそれぞれ受け、端子ＴＩと抵抗器Ｒ２５，Ｒ２６，およびＲ２７との間に挿入されたＭＯＳトランジスタスイッチＭ２３１，Ｍ２３２，およびＭ２３３を備える。これら抵抗器Ｒ２５，Ｒ２６，およびＲ２７とＭＯＳトランジスタスイッチＭ２３１，Ｍ２３２，およびＭ２３３とのそれぞれの直列接続と並列に抵抗器Ｒ２０が挿入され、これら抵抗器Ｒ２０，Ｒ２５，Ｒ２６，およびＲ２７の並列接続の接続点と接地電位点との間に容量素子Ｃ２０が挿入される。抵抗器Ｒ２５，Ｒ２６，およびＲ２７の抵抗値は抵抗器Ｒ２０と上述の第１の実施例の抵抗器Ｒ２１との抵抗値の和，抵抗器Ｒ２０と抵抗器Ｒ２１およびＲ２２との抵抗値の和，抵抗器Ｒ２０と抵抗器Ｒ２１，Ｒ２２およびＲ２３との抵抗値の和にそれぞれ相当する。スイッチ回路２２がＭＯＳトランジスタスイッチＭ２２１，Ｍ２２２，およびＭ２２３の直列接続に依存し、したがって、これらＭＯＳトランジスタスイッチの導通時にその抵抗値の影響を受けるのに対し、図４に示した変形のスイッチ回路２３のＭＯＳトランジスタスイッチＭ２３１，Ｍ２３２，およびＭ２３３は互いに並列に配置されているのでこれらＭＯＳトランジスタスイッチの各々の導通時の抵抗値の影響は小さくできる
　
（ウ）　図３には，直列に接続された抵抗Ｒ２０，Ｒ２１〜２３をＭＯＳトランジスタＭ２２１〜２２３により切り替える回路が記載されている。
　
（エ）　図４には，並列に接続された抵抗Ｒ２０，Ｒ２５〜２７をＭＯＳトランジスタ２３１〜２３３により切り替える回路が記載されている。
　
エ　周知例２：特開２００３−４２８７０号公報
　本願の優先権主張の日前に日本国内において頒布された特開２００３−４２８７０号公報（以下「周知例２」という。）には，「センサ用温度特性補正回路装置及びセンサの温度特性補正方法」（発明の名称）に関して，図１，６とともに以下の記載がある。
　
（ア）「【０００７】また、抵抗値Ｒ2 を調整するには、図６に示すように、抵抗９を複数の抵抗９（１），９（２），９（３），…（抵抗値Ｒ2-1 ，Ｒ2-2 ，Ｒ2-3 …，）の並列回路に置き換え、各抵抗抵抗９に夫々直列にスイッチ１２（１），１２（２），１２（３），…を接続して、何れかのスイッチ１２を選択的に閉じることが考えられる。しかしながら、斯様な構成では、閉じられたスイッチ１２にも電流が流れてしまうためスイッチ１２の導通抵抗が誤差となりセンサの精度が悪化するおそれがある。」
　
（イ）「【００１６】一方、ＴＣＳ調整回路２５は、オペアンプ３０及び抵抗３１〜３８により反転増幅器として構成されている。即ち、オペアンプ３０の非反転入力端子には、基準電圧Ｖref が与えられており、オペアンプ３０の出力端子と感度調整回路２４を構成するオペアンプ２６の出力端子との間には、
抵抗素子３１〜３８よりなる３つの直列抵抗回路３９〜４１が並列に接続されている。直列抵抗回路３９，４０，４１は、夫々抵抗素子３１〜３３，３４〜３６，３７及び３８で構成される
【００１７】
そして、オペアンプ３０の反転入力端子には、５つのアナログスイッチ（スイッチング素子）４２（１）〜４２（５）の一端が接続されており、これらのアナログスイッチ４２の他端は、直列抵抗回路３９〜４１の各共通接続点に接続されている。即ち、アナログスイッチ４２（１）は抵抗素子３２及び３３，アナログスイッチ４２（２）は抵抗素子３１及び３２，アナログスイッチ４２（３）は抵抗素子３７及び３８，アナログスイッチ４２（４）は抵抗素子３４及び３５，アナログスイッチ４２（５）は抵抗素子３５及び３６の共通接続点に接続されている
【００１８】尚、抵抗素子３１，３２，３５〜３８はポリシリコン抵抗によって構成されており、抵抗素子３３及び３４は拡散抵抗(p+)によって構成されている。そして、ポリシリコン抵抗の抵抗温度係数は８００ｐｐｍ／℃，拡散抵抗の抵抗温度係数は１２００ｐｐｍ／℃である。また、抵抗素子３１及び３６の抵抗値は１ｋΩ，抵抗素子３２及び３５の抵抗値は９ｋΩ，その他の抵抗素子の抵抗値は１０ｋΩであるとする。
【００１９】次に、本実施例の作用について図２及び図３をも参照して説明する。図２は、一般的な非反転増幅回路の構成を示すものであるが、上述したように、電圧増幅回路のゲインＧは（４）式で表される。そして、本実施例では、アナログスイッチ４２（１）〜４２（５）の選択状態によっては、オペアンプ３０の入力抵抗Ｒｉまたは帰還抵抗Ｒｆの何れか一方が２つの抵抗素子の直列回路となる場合がある。以下、この場合の抵抗温度係数がどのように表されるかについて考える。
【００２０】図３に示すように、直列に接続された２つの抵抗素子の抵抗値が夫々Ｒ１，Ｒ２，抵抗温度係数がＴＣＲ１，ＴＣＲ２であるとする。この場合、抵抗温度係数を反映させた夫々の抵抗値Ｒ１（Ｔ），Ｒ２（Ｔ）は、
          Ｒ１（Ｔ）＝Ｒ１・（１＋ＴＣＲ１・Ｔ）      …（５）
          Ｒ２（Ｔ）＝Ｒ２・（１＋ＴＣＲ２・Ｔ）      …（６）
となる。
【００２１】従って、両者の合成抵抗値は（７）式となる。
    Ｒ１＋Ｒ２＝Ｒ１・（１＋ＴＣＲ１・Ｔ）＋Ｒ２・（１＋ＴＣＲ２・Ｔ）
              ＝  （Ｒ１＋Ｒ２）
                ・（１＋（Ｒ１・ＴＣＲ１＋Ｒ２・ＴＣＲ２）・Ｔ
                                        ／（Ｒ１＋Ｒ２））    …（７）
（７）式から、合成抵抗の温度係数ＴＣＲは（８）式で表される。
    ＴＣＲ＝（Ｒ１・ＴＣＲ１＋Ｒ２・ＴＣＲ２）／（Ｒ１＋Ｒ２）…（８）
この（８）式より、抵抗値Ｒ１，Ｒ２を適宜選択すれば、合成抵抗の温度係数ＴＣＲを抵抗温度係数ＴＣＲ１，ＴＣＲ２の間の値に設定することが可能である。
【００２２】以下、
ＴＣＳ調整回路２５のアナログスイッチ４２（１）〜４２（５）の何れか１つがオン状態となるように切り換えた場合に、電圧増幅回路のゲインＧ（所定の室温）及びその温度係数ＴＣＳがどのように定まるかについて述べる
　
（ウ）　図１には，抵抗３１〜３８をスイッチ４２（１）〜４２（５）を切り替えることにより抵抗値を切り替える回路が記載されている。
　
（エ）　図６には，抵抗値を切り替える回路として並列の抵抗を切り替える回路が記載されている。
　
（４−３）判断についてのまとめ 
　以上検討したとおり，補正発明は，周知の技術を勘案し，引用例に記載された発明に基づいて当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができない。 
　
（５）独立特許要件についてのまとめ
　本件補正は，補正後の特許請求の範囲により特定される発明が特許出願の際独立して特許を受けることができるものではないから，特許法第１７条の２第５項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項をいう。以下同じ。）において準用する同法第１２６条第５項の規定に適合しないものである。 
　
５　補正却下の決定についてのむすび 
　以上のとおり，本件補正は，特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合しないものであるから，特許法第１５９条第１項で読み替えて準用する同法第５３条第１項の規定により却下されるべきものである。 
　
第３　本願発明 
　本件補正は上記のとおり却下されたので，本願の請求項１〜９に係る発明は，出願当初の明細書，特許請求の範囲及び図面の記載からみて，その特許請求の範囲の請求項１〜９に記載された事項により特定されるとおりのものであり，そのうちの請求項１に係る発明（以下「本願発明」という。）は再掲すると，請求項１に記載された事項により特定される以下のとおりのものである。
「【請求項１】
　複数の回路素子から構成された集積回路であって，
　前記複数の回路素子のうちばらつき補正対象回路素子と同一の素子値およびばらつきを有する複数のテスト回路素子と，前記補正対象回路素子よりばらつきの小さい，少なくとも１つの基準回路素子からなるテスト回路部と，
　前記テスト回路部から検出される所定の第１信号および第２信号の大きさの差を求める比較部と，
　前記比較部で求められた前記第１信号および第２信号の大きさの差に応じて前記検出対象回路素子のばらつきを補正する補償部と，
を含むことを特徴とする集積回路。」
　
第４　引用例に記載された発明 
　引用例には，上記第２，４（２）に記載したとおり，引用発明が記載されている。 
　
第５　判断 
　本願発明は，補正発明から，上記第２，２（１）に記載した補正事項１についての補正によりなされた技術的限定を省いたものである。　 
　そうすると第２，４（４）において検討したとおり，補正発明は，引用例に記載された発明に基づいて当業者が容易に発明をすることができたものであるから，補正発明から技術的限定を省いた本願発明についても，当然に，引用例に記載された発明に基づいて当業者が容易に発明をすることができたものである。
　したがって，本願発明は特許法第２９条第２項の規定により特許を受けることができない。
　
第６　むすび 
　以上のとおり，本願の請求項１に係る発明は特許法第２９条第２項の規定により特許を受けることができないものであるから，他の請求項に係る発明について検討するまでもなく，本願は拒絶をすべきものである。 
　
　よって，結論のとおり審決する。