【事件の表示】
　特願２００４−　４７３０４「イオン注入方法」拒絶査定不服審判事件〔平成１６年　９月１６日出願公開、特開２００４−２６０１８０〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成１６年２月２４日（パリ条約による優先権主張平成１５年２月２５日、アメリカ合衆国）の出願であって、平成２１年６月２３日に手続補正がなされ、同年１１月１８日付けで拒絶査定がなされ、それに対して、平成２２年３月１９日に拒絶査定に対する審判請求がなされたものである。
　
２．本願発明
　本願の請求項１に係る発明（以下「本願発明」という。）は、平成２１年６月２３日付けの手続補正により補正された明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項１に記載されている事項により特定される以下のとおりのものである。
　
「【請求項１】
　多結晶シリコン半導体基板であって、その表面上にマスクを有し、前記マスクが、マスキング部材を有しない領域と複数のマスキング部材を有する領域とを含んでおり、前記複数のマスキング部材の各々が、ドーパントの拡散距離の２倍に満たない幅であって１４マイクロメートル未満である幅を有する多結晶シリコン半導体基板を提供して、前記半導体基板とマスキング部材に、ドーパントのイオンであって、前記マスキング部材を有しない領域において第1の不純物濃度を形成するとともに前記マスキング部材を有する領域において、第１の不純物濃度よりも濃度の低い第２の不純物濃度を形成するイオンを打ち込むことを特徴とするイオン打ち込み方法。」
　
３．引用刊行物に記載された発明
（３−１）原査定の拒絶の理由に引用され、本願の優先日前に日本国内で頒布された特開平１１−１２１３９４号公報（以下「引用刊行物」という。）には、図１及び２とともに、以下の事項が記載されている。（下線は、当合議体にて付加したものである。）
　
「【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方法に係わり、
特に異なる不純物濃度のプロファイルを有する装置を製造する方法に関する。
「【００１６】本発明の第１の実施の形態による半導体装置の製造方法は、図１に示されるような工程を備えている。まず、図１（ａ）に示されるように、半導体基板１０１の表面部分の素子分離領域１０３において、トレンチ溝が掘られてシリコン酸化膜が埋め込まれる。
半導体基板１０１の表面上には、熱酸化法により犠牲シリコン酸化膜１０２が形成され、さらにシリコン酸化膜１０２の表面上にはレジスト膜１０４が形成される。
【００１７】
レジスト膜１０４は、不純物をイオン注入すべき二つの領域１１１及び１１２のうち、領域１１１上は完全に開孔され、領域１１２上はラインアンドスペース状に残存するようにパターニングされている。次いで図１（ｂ）に示されるように、このようなレジスト膜１０４をマスクとして基板１０１に対して垂直方向に不純物のリンをイオン注入する。領域１１１においてはその全面にリン１２１が注入され、領域１１２ではラインアンドスペース状のレジスト膜１０４ａにおけるスペースに相当する領域にのみリン１２２が注入される。
【００１８】
レジスト膜１０４及び１０４ａを剥離し、活性化アニール処理を行うと、図１（ｃ）に示されるように領域１１１及び１１２に注入されたリン１２１ａ、１２２ａが拡散して、平面内（水平方向）についての均一化が進行すると同時に活性化される。
「【００２３】
以上のような工程により不純物イオンが注入されると、領域１１１は領域１１２よりも多くリンが注入されて不純物濃度が高くなり、領域１１３は領域１１４よりも多く硼素が注入されて不純物濃度が高くなる。
「【００２７】尚、レジストが存在する部分１１と存在しない部分１２の幅は狭い方がより不純物濃度を均一化することが可能である。例えば、レジスト膜１の厚みが１〜２μｍであるとすると、ラインアンドスペースの幅を０．１５〜０．２０μｍ程度に設定すればよい。」
　
（３−２）上記記載からみて、引用刊行物には、以下の発明（以下「刊行物発明」という。）が記載されているものと認められる。
　
「半導体基板１０１の表面上に、熱酸化法により犠牲シリコン酸化膜１０２が形成され、該犠牲シリコン酸化膜１０２の表面上にレジスト膜１０４が形成され、
該レジスト膜１０４は、不純物をイオン注入すべき二つの領域１１１及び１１２のうち、領域１１１上は完全に開孔され、領域１１２上はラインアンドスペース状に残存するようにパターニングされており、
上記レジスト膜１０４をマスクとして上記半導体基板１０１に対して垂直方向に不純物のリンをイオン注入することにより、
上記領域１１１は上記領域１１２よりも多くリンが注入されて不純物濃度が高くなるようにする、
半導体装置の製造方法。」
　
４．対比
（４−１）刊行物発明の「半導体基板」と、本願発明の「多結晶シリコン半導体基板」は、「半導体基板」という点で共通する。
　
（４−２）刊行物発明の「レジスト膜１０４」は、本願発明の「マスク」に相当する。そして、刊行物発明の「レジスト膜１０４」における「不純物をイオン注入すべき二つの領域１１１及び１１２のうち、」「完全に開孔され」た「領域１１１」及び「ラインアンドスペース状に残存するようにパターニングされ」た「領域１１２」は、各々本願発明の「マスキング部材を有しない領域」及び「複数のマスキング部材を有する領域」に相当する。
　
（４−３）刊行物発明の「リン」は、本願発明の「ドーパントのイオン」に相当する。
　
（４−４）そうすると、本願発明と刊行物発明とは、
「半導体基板であって、その表面上にマスクを有し、前記マスクが、マスキング部材を有しない領域と複数のマスキング部材を有する領域とを含んでいる半導体基板を提供して、前記半導体基板とマスキング部材に、ドーパントのイオンであって、前記マスキング部材を有しない領域において第1の不純物濃度を形成するとともに前記マスキング部材を有する領域において、第１の不純物濃度よりも濃度の低い第２の不純物濃度を形成するイオンを打ち込むことを特徴とするイオン打ち込み方法。」
である点で一致し、次の２点で相違する。
　
（相違点１）「半導体基板」が、本願発明では「多結晶シリコン半導体基板」であるのに対して、刊行物発明では、特にそのような特定がなされていない点。
　
（相違点２）本願発明では、「複数のマスキング部材の各々が、ドーパントの拡散距離の２倍に満たない幅であって１４マイクロメートル未満である幅を有する」のに対して、刊行物発明では、「ラインアンドスペース状に残存するようにパターニングされ」た「領域１１２」の「レジスト膜１０４」が存在する領域の幅（本願発明の「複数のマスキング部材の」「幅」に相当）に関して特定されていない点。
　
５．判断
（５−１）相違点１について
　半導体装置の製造方法において、多結晶シリコン半導体基板にイオン注入を行うことは、以下の周知例１〜３にも記載されているように、従来から周知である。
　
（ア）周知例１
　特開平２００３−３１５８９号公報には、図３とともに、以下の記載がなされている。
「【００３１】
【実施例】（実施例１）本発明の一実施例を、以下に図３〜５を用いて説明する。ここでは、同一基板上に画素部と、画素部の周辺に設ける駆動回路のＴＦＴ（ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴ）を同時に作製する方法について詳細に説明する。
【００３２】図３（Ａ）において、基板１００はアルミノホウケイ酸ガラスを用いる。この基板１００上に第１の絶縁膜を形成する。本実施例では、ＳｉＨ4、ＮＨ3及びＮ2Ｏを反応ガスとして成膜される第１酸化窒化シリコン膜１０１ａを５０ｎｍ、ＳｉＨ4及びＮ2Ｏを反応ガスとして成膜される第２酸化窒化シリコン膜１０１ｂを１００ｎｍの厚さに積層形成する。
【００３３】半導体層１０３〜１０６（本実施例では、便宜上、第１の半導体層１０３、第２の半導体層１０４、第３の半導体層１０５および第４の半導体層１０６とする）は結晶構造を有する半導体膜１０２から形成する。これは、第１の絶縁膜上に非晶質半導体膜を形成した後、公知の結晶化法を用いて形成する。本実施例では、非晶質シリコン膜を５０ｎｍの厚さに堆積した後、エキシマレーザー光を光学系で線状に集光し、それを照射することにより結晶化させる。当該レーザー光のパワー密度は３００ｍＪ／ｃｍ2とし、太さ５００μｍの線状レーザー光を９０〜９８％割合で重畳させながら非晶質シリコン膜の全面に渡って照射する。
【００３４】結晶化後、ＴＦＴのしきい値電圧を制御するために、アクセプタ型の不純物としてボロンをイオンドープ法により半導体膜に添加する。添加する濃度は実施者は適宣決定すれば良い。
【００３５】こうして形成された多結晶シリコン膜をエッチング処理により島状に分割して、半導体膜１０３〜１０６を形成する。その上に、ゲート絶縁膜１０７として、ＳｉＨ4、Ｎ2Ｏを用いプラズマＣＶＤ法により作製される酸化窒化シリコン膜を１１０ｎｍの厚さに形成する（図３（Ｂ））。」
　
（イ）周知例２
　特開２００３−１７５０５号公報には、図１〜６とともに、以下の記載がなされている。
「【００１６】（１）まず、図１に示すように、洗浄されたガラス基板１の上に、平行平板型プラズマＣＶＤ装置で、１００ｎｍのアンダーコートとしての酸窒化シリコン２を形成する。次いで、非晶質シリコンの原料としてのモノシラン２００ｓｃｃｍ、酸素の原料としての亜酸化窒素５ｓｃｃｍをプラズマＣＶＤに供給し、これらをプラズマ励起して、酸素濃度２×１０２０／ｃｍ３の非晶質シリコン３を５０ｎｍ形成する。この様に、本発明では、非晶質シリコン３を酸素が添加された状態に形成している。次いで、ガラス基板１を４５０℃程度で１時間ほど加熱処理（熱アニール）し、酸窒化シリコン２及び非晶質シリコン３膜中の水素を脱気する。ここで、この熱アニールは、非晶質シリコン３膜中の残留水素の脱気による膜破壊を防止するためのものである。すなわち、この熱アニールを行わないと、非晶質シリコン内に水素が残留し、次の（２）の工程で、残留水素の急激な脱気により非晶質シリコン膜３が破壊されてしまう。この後、非晶質シリコン膜３表面に形成された図示しない自然酸化膜をフッ酸処理により除去する。
【００１７】（２）次に、図２に示すように、窒素雰囲気中で、酸素濃度２×１０２０／ｃｍ３の非晶質シリコン３にＸｅＣｌエキシマレーザーを照射し、この非晶質シリコン３を融解・再結晶化させ、多結晶シリコン４にする。なお、ここで大気中のように酸素を含む雰囲気中でこのエキシマレーザを照射すると、非晶質シリコン３が融解する際に表面付近に過剰の酸素が溶け込んでしまい、再結晶化の際にこの過剰な酸素が多結晶シリコン４の結晶粒界に編析して、多結晶シリコン４の表面が突起状になり、表面荒れが大きくなってしまう。
【００１８】（３）次に、図３に示すように、多結晶シリコン薄膜４をフォトリソグラフィーによりパターニングし、ＣＦ４ドライエッチングにより島状の多結晶シリコン薄膜からなる半導体活性層５を形成する。
【００１９】（４）次に、図４に示すように、島状の半導体活性層５の上にプラズマＣＶＤを用いて酸化シリコン薄膜を堆積し、ゲート絶縁膜６を形成する。
【００２０】（５）次に、図５に示すように、ゲート絶縁膜６の上にスパッタリングによりモリブデンタングステン合金を堆積し、これをフォトリソグラフィーによりパターニングしてゲート電極７を形成する。
【００２１】（６）次に、図６に示すように、ゲート電極７をマスクとして用いて、質量分離型のイオン注入装置によりゲート絶縁層６を介して半導体活性層５に不純物としてＰ（リン）を注入し、ソース領域８及びドレイン領域９を形成する。この後、再度４５０℃程度でアニールを行い注入したリンを活性化する。」
　
（ウ）周知例３
　特開昭５５−９５３７５号公報には、第２、３図とともに、以下の記載がなされている。
　「以下，本発明の実施例を説明する。
  粒径数ｍｍのｐ型多結晶シリコン基板を用い，イオン打込みとレーザアニール法を併用して接合を形成して太陽電池を作製した。
　打込みイオンはＰ＋で，３０keVに加速し，１cm2当り１０15個のイオンを打込んだ。打込み時間は約0.2秒（面積１００cm2）であった。その後，１ＧＷのルビーレーザを用いＱスイッチでパルス的（約２０ns）に打込み層にレーザを照射した。この大出力ルビーレーザ光の使用により，シリコン基板表面から約４μｍの深さ迄しか加熱が行なわれない。また，約２０nsの極小時間のアニールなので，従来の問題点であった粒界拡散はほとんど生じない。したかって、第３図のごとく，多結晶シリコンに平坦な接合面が形成された。このシリコン基板に電極を形成して作製した太陽電池の特性を，第２図の曲線６として示す。」（第２頁左下欄第１５行〜同頁右下欄第１１行）
　
　そうすると、刊行物発明の「半導体基板」として、周知の材料である「多結晶シリコン半導体基板」を選択することは、当業者が必要に応じて、適宜なし得たことである。
　よって、相違点１は、当業者が容易に想到し得た範囲に含まれる程度のものである。
　
（５−２）相違点２について
　引用刊行物には、「レジスト膜１０４及び１０４ａを剥離し、活性化アニール処理を行うと、図１（ｃ）に示されるように領域１１１及び１１２に注入されたリン１２１ａ、１２２ａが拡散して、平面内（水平方向）についての均一化が進行すると同時に活性化される。」（【００１８】）と記載されており、「注入された」「リン１２２ａ」が、「平面内（水平方向）についての均一化」されるためには、「レジストマスク１０４ａ」の存在しない領域に注入された「リン」が水平方向に拡散して、「レジストマスク１０４ａ」の存在する領域の下で混ざり合う必要があることは、当業者であれば、容易に理解し得ることである。そして、「レジストマスク１０４ａ」の存在する領域の幅が、「リン」の拡散距離（活性化アニール処理において到達可能な距離）の２倍に満たない幅を有するようにしなければ、「レジストマスク１０４ａ」の存在する領域の下で混ざり合わないことは、当業者にとって自明であり、刊行物発明においても実質的にそのような幅になっているものと認められるから、相違点２は実質的なものでなく、仮にそうでないとしても、当業者が容易になし得たことである。
　また、イオンの「拡散距離」は、イオンの種類、注入濃度、加熱温度、加熱時間などの条件によって変わるものであると認められるところ、本願発明においては、そのような条件が特定されていないので、「複数のマスキング部材」が「１４マイクロメートル未満である幅を有する」点について臨界的意義を認めることはできず、当業者が必要に応じて適宜設定し得る、単なる設計的事項にすぎない。
　そうすると、刊行物発明において、「半導体基板」として「多結晶シリコン半導体基板」を選択するにあたり、「レジストマスク１０４ａ」の存在する領域の幅を、適宜設定することにより、本願発明のように、「複数のマスキング部材の各々が、ドーパントの拡散距離の２倍に満たない幅であって１４マイクロメートル未満である幅を有する」構成とすることは、当業者が適宜なし得たことである。
　よって、相違点２は、当業者が容易に想到し得た範囲に含まれる程度のものである。
　
（５−３）まとめ
　以上検討したとおり、本願発明と刊行物発明との相違点は、いずれも、当業者が容易に想到し得た範囲に含まれる程度のものにすぎず、本願発明は、引用刊行物に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
６．むすび
　以上のとおりであるから、本願は、他の請求項に係る発明について検討するまでもなく、拒絶をすべきものである。
　よって、結論のとおり審決する。