【事件の表示】
　特願２００５−２９３６２９「Ａ／Ｄ変換方法及び装置」拒絶査定不服審判事件〔平成１９年　４月１９日出願公開、特開２００７−１０４４７５〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は、平成１７年１０月６日の出願であって、平成２２年６月１０日付けで拒絶理由が通知され、同年８月１８日付けで手続補正されたが、同年９月１日付けで拒絶査定がなされ、これに対し、同年１２月６日に拒絶査定不服の審判が請求されるとともに、同日付けで手続補正されたものである。
　
第２　本願発明
　特許請求の範囲の請求項１に係る発明（以下、「本願発明」という。）は、平成２２年１２月６日付けで手続補正された特許請求の範囲、明細書及び図面の記載からみて、その特許請求の範囲の請求項１に記載された以下のとおりのものと認める。
　
　「入力電圧に応じた遅延時間でパルス信号を遅延させる遅延ユニットを複数段縦続接続してなるパルス遅延回路と、
　予め設定された測定時間の間に前記パルス信号が通過する前記遅延ユニットの段数を検出し、その段数に対応した数値データを出力する符号化回路と、
　からなる第１Ａ／Ｄ変換部及び第２Ａ／Ｄ変換部を、それぞれ複数用いることによりアナログ入力信号をＡ／Ｄ変換する方法であって、
　基準となるオフセット電圧に前記アナログ入力信号を加えた第１電圧を生成して、前記複数の第１Ａ／Ｄ変換部のパルス遅延回路にそれぞれ入力することにより、前記複数の第１Ａ／Ｄ変換部の符号化回路に前記第１電圧をそれぞれ数値化させ、該数値化により得られた前記第１電圧の複数の数値データを加算すると共に、
　前記オフセット電圧から前記アナログ入力信号を減じた第２電圧を生成して、前記複数の第２Ａ／Ｄ変換部のパルス遅延回路にそれぞれ入力することにより、前記複数の第２Ａ／Ｄ変換部の符号化回路に前記第２電圧をそれぞれ数値化させ、該数値化により得られた前記第２電圧の複数の数値データを加算し、
　前記第１電圧の複数の数値データの加算結果と前記第２電圧の複数の数値データの加算結果との差を、前記アナログ入力信号のＡ／Ｄ変換データとして求めるＡ／Ｄ変換手順を有し、
　前記アナログ入力信号として基準電圧を前記Ａ／Ｄ変換手順にてＡ／Ｄ変換することにより得られるＡ／Ｄ変換データを、温度補正用の基準データとして記憶しておき、
　その後、前記Ａ／Ｄ変換手順にてＡ／Ｄ変換対象となるアナログ入力信号をＡ／Ｄ変換することにより得られるＡ／Ｄ変換データを、前記基準データで除算することにより、当該アナログ入力信号のＡ／Ｄ変換データを補正することを特徴とするＡ／Ｄ変換方法。」
　
第３　引用発明
　原審の拒絶理由に引用された特開平４−２６１２２２号公報（以下、「引用例」という。）には、図面とともに以下の事項が記載されている。
　
イ．「【０００１】
【産業上の利用分野】本発明は、アナログ信号とディジタル信号の間の変換、すなわちアナログ信号からディジタル信号へ及びその逆の変換に関するものである。」（２頁１欄）
　
ロ．「【００１７】図３は、本発明によるアナログ・ディジタル変換装置の例を示すブロック図である。同図において、アナログ信号Ａに対する入力端５０は、一方においてアナログ・インバータ５２を介して第１加算器５４の一方の入力に、他方において直接第２加算器５６の一方の入力に接続される。ランダムノイズ信号Ｒを発生するアナログ・ランダムノイズ発生器５８は、第１及び第２加算器５４，５６の他方の入力に接続される。第１及び第２加算器５４，５６の出力は、それぞれ第１及び第２アナログ・ディジタル（Ａ／Ｄ）変換器６０，６２の入力に接続される。これらＡ／Ｄ変換器６０，６２のディジタル出力は、それぞれディジタル減算器６４の反転及び非反転入力に接続され、そこで減算された信号はディジタル出力端６６に供給される。
【００１８】図３の回路の動作は図１のものと同様であるが、ただ、回路のディジタル及びアナログ部がアナログ及びディジタル部に変わっている点が異なる。入力アナログ信号Ａは、アナログ・インバータ５２により反転されて信号−Ａとなり、第１加算器５４に供給される。アナログ・ランダムノイズ信号Ｒは両加算器５４，５６に供給されて、第１加算器５４から出力信号Ｒ−Ａを、第２加算器５６から出力信号Ｒ＋Ａを生じる。Ａ／Ｄ変換器６０，６２における変換過程で歪みが起こるので、これをそれぞれエラー信号Ｅ１，Ｅ２で表す。そうすると、第１Ａ／Ｄ変換器６０の出力はＲ−Ａ＋Ｅ１となり、第２Ａ／Ｄ変換器６２の出力はＲ＋Ａ＋Ｅ２となる。これらのディジタル出力をディジタル減算器６４により減算すると、出力信号２Ａ−Ｅ１＋Ｅ２を生じる。こうして図１の回路と同様、減算器６４は、ランダムノイズ信号成分を除去し、また、エラー信号Ｅ１，Ｅ２を互いに相殺させる。したがって、変換過程で入り込む非線形歪みによるエラーは大幅に減少し、残りのエラーも、入力信号をランダムノイズ信号を組合せることによりランダム化される。したがって、エラーが出力における高調波歪みに至ることはなくなる。」（３頁４欄〜４頁５欄）
　
ハ．「【００１９】図４は、図３の変換装置の詳細な具体例を示す略式回路図である。入力アナログ信号Ａは、入力端子５０Ａ，５０Ｂよりアナログ・インバータ５２を介して第１加算器５４に、また直接第２加算器５６に加えられる。図示のように、アナログ・インバータ５２は、２つの抵抗Ｒが接続され反転増幅器を構成する演算増幅器である。また、加算器５４，５６は、それぞれ３つの抵抗Ｒが接続され加算器を構成する演算増幅器７２，７４である。アナログ・ランダムノイズ発生器５８は、アナログ・ランダムノイズ信号を加算器５４，５６の他方の入力に供給する。このアナログ・ランダムノイズ発生器５８は、図示のように、加算器から離れた別の出力を有し、加算器間の相互作用を防止するよう適当に緩衝されている。しかし、これらの各出力へのランダムノイズ信号は、同一でなければならない。
【００２０】各加算器５４，５６からの組合せ信号は、それぞれ１８ビットＡ／Ｄ変換器６０，６２に供給され、ディジタル化されたあとディジタル減算器６４に供給され、そこで、上述のようにランダムノイズ成分が除去され歪みが減らされる。出力端６６には、１９ビットのディジタル出力信号が供給される。」（４頁５欄）
　
　上記引用例の記載及び図面ならびにこの分野における技術常識を考慮すると、上記摘記事項ロ．の【００１７】の記載、及び図３によれば、アナログ・ディジタル変換装置は、第１加算器（５４）、第２加算器（５６）、第１アナログ・ディジタル（Ａ／Ｄ）変換器（６０）、第２アナログ・ディジタル（Ａ／Ｄ）変換器（６２）、及びディジタル減算器（６４）を備えている。
　また、上記摘記事項ロ．の【００１８】における「入力アナログ信号Ａは、アナログ・インバータ５２により反転されて信号−Ａとなり、第１加算器５４に供給される。アナログ・ランダムノイズ信号Ｒは両加算器５４，５６に供給されて、第１加算器５４から出力信号Ｒ−Ａを、第２加算器５６から出力信号Ｒ＋Ａを生じる。」との記載、及び図３によれば（α）アナログ・ディジタル変換装置は、アナログ・ランダムノイズ信号（Ｒ）からアナログ信号（Ａ）を減じた出力信号（Ｒ−Ａ）を生成して、第１アナログ・ディジタル（Ａ／Ｄ）変換器（６０）に入力することにより、出力信号（Ｒ−Ａ）を数値化させている。
　また、（β）アナログ・ディジタル変換装置は、アナログ・ランダムノイズ信号（Ｒ）にアナログ信号（Ａ）を加えた出力信号（Ｒ＋Ａ）を生成して、第２アナログ・ディジタル（Ａ／Ｄ）変換器（６２）に入力することにより、出力信号（Ｒ＋Ａ）を数値化させている。
　また、上記摘記事項ロ．の【００１８】における「第１Ａ／Ｄ変換器６０の出力はＲ−Ａ＋Ｅ１となり、第２Ａ／Ｄ変換器６２の出力はＲ＋Ａ＋Ｅ２となる。これらのディジタル出力をディジタル減算器６４により減算すると、出力信号２Ａ−Ｅ１＋Ｅ２を生じる。」との記載、及び図３によれば、（γ）アナログ・ディジタル変換装置は、出力信号（Ｒ−Ａ）のディジタル出力（Ｒ−Ａ＋Ｅ１）と出力信号（Ｒ＋Ａ）のディジタル出力（Ｒ＋Ａ＋Ｅ２）との差を、アナログ信号（Ａ）のアナログ・ディジタル（Ａ／Ｄ）変換出力信号（２Ａ−Ｅ１＋Ｅ２）として求めている。
　ここで、上記（α）乃至（γ）を纏めると、全体として、第１アナログ・ディジタル（Ａ／Ｄ）変換器（６０）及び第２アナログ・ディジタル（Ａ／Ｄ）変換器（６２）を、それぞれ用いることによりアナログ信号（Ａ）をＡ／Ｄ変換する方法ということができる。
　
　したがって、引用例には以下の発明（以下、「引用発明」という。）が記載されている。
　
　「第１アナログ・ディジタル（Ａ／Ｄ）変換器（６０）及び第２アナログ・ディジタル（Ａ／Ｄ）変換器（６２）を、それぞれ用いることによりアナログ信号（Ａ）をＡ／Ｄ変換する方法であって、
　アナログ・ランダムノイズ信号（Ｒ）に前記アナログ信号（Ａ）を加えた出力信号（Ｒ＋Ａ）を生成して、前記第２アナログ・ディジタル（Ａ／Ｄ）変換器（６２）に入力することにより、前記出力信号（Ｒ＋Ａ）を数値化させ、ると共に、
　前記アナログ・ランダムノイズ信号（Ｒ）から前記アナログ信号（Ａ）を減じた出力信号（Ｒ−Ａ）を生成して、前記第１アナログ・ディジタル（Ａ／Ｄ）変換器（６０）に入力することにより、前記出力信号（Ｒ−Ａ）を数値化させ、
　前記出力信号（Ｒ−Ａ）のディジタル出力（Ｒ−Ａ＋Ｅ１）と前記出力信号（Ｒ＋Ａ）のディジタル出力（Ｒ＋Ａ＋Ｅ２）との差を、前記アナログ信号（Ａ）のアナログ・ディジタル（Ａ／Ｄ）変換出力信号（２Ａ−Ｅ１＋Ｅ２）として求めるＡ／Ｄ変換手順を有するＡ／Ｄ変換方法。」
　
第４　対比
　本願発明と引用発明とを対比する。
ａ．引用発明の「第１アナログ・ディジタル（Ａ／Ｄ）変換器（６０）」、「第２アナログ・ディジタル（Ａ／Ｄ）変換器（６２）」、及び「アナログ信号（Ａ）」は、本願発明の「第２Ａ／Ｄ変換部」、「第１Ａ／Ｄ変換部」、及び「アナログ入力信号」にそれぞれ相当する。
ｂ．引用発明の「アナログ・ランダムノイズ信号（Ｒ）」と、本願発明の「基準となるオフセット電圧」は、上記引用例の上記摘記事項ハ．及び図４を参酌すれば、「アナログ・ランダムノイズ信号（Ｒ）」は、電圧の一種であるから、いずれも、「特定の電圧」という点で一致する。
ｃ．引用発明の「アナログ・ランダムノイズ信号（Ｒ）にアナログ信号（Ａ）を加えた出力信号（Ｒ＋Ａ）を生成して、前記第２アナログ・ディジタル（Ａ／Ｄ）変換器（６２）に入力することにより、前記出力信号（Ｒ＋Ａ）を数値化させ」と、本願発明の「基準となるオフセット電圧に前記アナログ入力信号を加えた第１電圧を生成して、前記複数の第１Ａ／Ｄ変換部のパルス遅延回路にそれぞれ入力することにより、前記複数の第１Ａ／Ｄ変換部の符号化回路に前記第１電圧をそれぞれ数値化させ」は、上記ａ．及びｂ．の対比を考慮し、また、上記引用例の上記摘記事項ハ．及び図４を参酌すれば、「出力信号（Ｒ＋Ａ）」は、電圧であるから、いずれも、「特定の電圧にアナログ入力信号を加えた第１電圧を生成して、前記第１Ａ／Ｄ変換部に入力することにより、前記第１電圧を数値化させ」という点で一致する。
ｄ．引用発明の「前記アナログ・ランダムノイズ信号（Ｒ）から前記アナログ信号（Ａ）を減じた出力信号（Ｒ−Ａ）を生成して、前記第１アナログ・ディジタル（Ａ／Ｄ）変換器（６０）に入力することにより、前記出力信号（Ｒ−Ａ）を数値化させ」と、本願発明の「前記オフセット電圧から前記アナログ入力信号を減じた第２電圧を生成して、前記複数の第２Ａ／Ｄ変換部のパルス遅延回路にそれぞれ入力することにより、前記複数の第２Ａ／Ｄ変換部の符号化回路に前記第２電圧をそれぞれ数値化させ」は、上記ａ．及びｂ．の対比を考慮し、また、上記引用例の上記摘記事項ハ．及び図４を参酌すれば、「出力信号（Ｒ−Ａ）」は、電圧であるから、いずれも、「前記特定の電圧から前記アナログ入力信号を減じた第２電圧を生成して、前記第２Ａ／Ｄ変換部に入力することにより、前記第２電圧を数値化させ」という点で一致する。
ｅ．引用発明の「前記出力信号（Ｒ−Ａ）のディジタル出力（Ｒ−Ａ＋Ｅ１）と前記出力信号（Ｒ＋Ａ）のディジタル出力（Ｒ＋Ａ＋Ｅ２）との差を、前記アナログ信号（Ａ）のアナログ・ディジタル（Ａ／Ｄ）変換出力信号（２Ａ−Ｅ１＋Ｅ２）として求める」と、本願発明の「前記第１電圧の複数の数値データの加算結果と前記第２電圧の複数の数値データの加算結果との差を、前記アナログ入力信号のＡ／Ｄ変換データとして求める」とは、上記ｃ．及びｄ．の対比を考慮すれば、いずれも、「前記第１電圧の数値データと前記第２電圧の数値データとの差を、前記アナログ入力信号のＡ／Ｄ変換データとして求める」という点で一致する。
　
　したがって、本願発明と引用発明は、以下の点で一致ないし相違する。
　
＜一致点＞
　「第１Ａ／Ｄ変換部及び第２Ａ／Ｄ変換部を、それぞれ用いることによりアナログ入力信号をＡ／Ｄ変換する方法であって、
　特定の電圧に前記アナログ入力信号を加えた第１電圧を生成して、前記第１Ａ／Ｄ変換部に入力することにより、前記第１電圧を数値化させ、ると共に、
　前記特定の電圧から前記アナログ入力信号を減じた第２電圧を生成して、前記第２Ａ／Ｄ変換部に入力することにより、前記第２電圧を数値化させ、
　前記第１電圧の数値データと前記第２電圧の数値データとの差を、前記アナログ入力信号のＡ／Ｄ変換データとして求めるＡ／Ｄ変換手順を有するＡ／Ｄ変換方法。」
　
＜相違点１＞
　「第１Ａ／Ｄ変換部及び第２Ａ／Ｄ変換部」に関し、
　本願発明は、「入力電圧に応じた遅延時間でパルス信号を遅延させる遅延ユニットを複数段縦続接続してなるパルス遅延回路と、予め設定された測定時間の間に前記パルス信号が通過する前記遅延ユニットの段数を検出し、その段数に対応した数値データを出力する符号化回路と、からなる」ものであるのに対し、引用発明は、Ａ／Ｄ変換器の具体的構成を明らかにしていない点。
　
＜相違点２＞
　「第１Ａ／Ｄ変換部及び第２Ａ／Ｄ変換部」の態様に関し、
　本願発明は、「第１Ａ／Ｄ変換部及び第２Ａ／Ｄ変換部」を、それぞれ「複数」用いるのに対し、引用発明は、その様な構成を備えていない点。
　
＜相違点３＞
　「特定の電圧」に関し、
　本願発明は、「基準となるオフセット電圧」であるのに対し、引用発明は、「アナログ・ランダムノイズ信号（Ｒ）」である点。
　
＜相違点４＞
　「第１Ａ／Ｄ変換部」の態様に関し、
　本願発明は、「基準となるオフセット電圧」に前記アナログ入力信号を加えた第１電圧を生成して、前記「複数の」第１Ａ／Ｄ変換部「のパルス遅延回路」に「それぞれ」入力することにより、「前記複数の第１Ａ／Ｄ変換部の符号化回路」に前記第１電圧を「それぞれ」数値化させ、「該数値化により得られた前記第１電圧の複数の数値データを加算する」のに対し、引用発明は、「アナログ・ランダムノイズ信号（Ｒ）に前記アナログ信号（Ａ）を加えた出力信号（Ｒ＋Ａ）を生成して、前記第２アナログ・ディジタル（Ａ／Ｄ）変換器（６２）に入力することにより、前記出力信号（Ｒ＋Ａ）を数値化させ」る点。
　
＜相違点５＞
　「第２Ａ／Ｄ変換部」の態様に関し、
　本願発明は、「前記オフセット電圧」から前記アナログ入力信号を減じた第２電圧を生成して、前記「複数の」第２Ａ／Ｄ変換部「のパルス遅延回路」に「それぞれ」入力することにより、「前記複数の第２Ａ／Ｄ変換部の符号化回路」に前記第２電圧を「それぞれ」数値化させ、「該数値化により得られた前記第２電圧の複数の数値データを加算す」るのに対し、引用発明は、「前記アナログ・ランダムノイズ信号（Ｒ）から前記アナログ信号（Ａ）を減じた出力信号（Ｒ−Ａ）を生成して、前記第１アナログ・ディジタル（Ａ／Ｄ）変換器（６０）に入力することにより、前記出力信号（Ｒ−Ａ）を数値化させ」る点。
　
＜相違点６＞
　「前記第１電圧の数値データと前記第２電圧の数値データとの差を」求める態様に関し、
　本願発明は、前記第１電圧の「複数の」数値データ「の加算結果」と前記第２電圧の「複数の」数値データ「の加算結果」との差を、前記アナログ入力信号のＡ／Ｄ変換データとして求めるのに対し、引用発明は、「前記出力信号（Ｒ−Ａ）のディジタル出力（Ｒ−Ａ＋Ｅ１）と前記出力信号（Ｒ＋Ａ）のディジタル出力（Ｒ＋Ａ＋Ｅ２）との差を、前記アナログ信号（Ａ）のアナログ・ディジタル（Ａ／Ｄ）変換出力信号（２Ａ−Ｅ１＋Ｅ２）として求める」点。
　
＜相違点７＞
　本願発明は、「前記アナログ入力信号として基準電圧を前記Ａ／Ｄ変換手順にてＡ／Ｄ変換することにより得られるＡ／Ｄ変換データを、温度補正用の基準データとして記憶しておき、その後、前記Ａ／Ｄ変換手順にてＡ／Ｄ変換対象となるアナログ入力信号をＡ／Ｄ変換することにより得られるＡ／Ｄ変換データを、前記基準データで除算することにより、当該アナログ入力信号のＡ／Ｄ変換データを補正する」のに対し、引用発明は、その様な構成を備えていない点。
　
第５　判断
　そこで、まず、上記相違点３について検討する。
　引用発明は、「アナログ・ランダムノイズ信号（Ｒ）」であるところ、アナログ・ランダムノイズ信号は、周波数や振幅が不規則なアナログ信号であるが、上記引用例の上記摘記事項ロ．の【００１８】における「減算器６４は、ランダムノイズ信号成分を除去し、また、エラー信号Ｅ１，Ｅ２を互いに相殺させる。したがって、変換過程で入り込む非線形歪みによるエラーは大幅に減少」との記載のように、線形特性（非線形歪みによるエラーを大幅に減少すること）に関してみれば、アナログ・ランダムノイズ信号に限らず、任意の電圧を用いれば所期の効果を奏することは明らかであるから、引用発明の「アナログ・ランダムノイズ信号（Ｒ）」に換え、本願発明のように「基準となるオフセット電圧」とすることは当業者が適宜なし得ることである。
　
　次に、相違点１について検討する。
　Ａ／Ｄ変換方法として、入力電圧に応じた遅延時間でパルス信号を遅延させる遅延ユニットを複数段縦続接続してなるパルス遅延回路と、予め設定された測定時間の間にパルス信号が通過する遅延ユニットの段数を検出し、その段数に対応した数値データを出力する符号化回路と、からなるＡ／Ｄ変換部を用いることは、例えば、【背景技術】の【特許文献１】としてあげられている特開平５−２５９９０７号公報や、原審の拒絶査定に引用された特開２００３−２７３７３５号公報（段落６０〜６３、図３）に開示されるように周知であり、引用発明の「第１アナログ・ディジタル（Ａ／Ｄ）変換器（６０）及び第２アナログ・ディジタル（Ａ／Ｄ）変換器（６２）」に周知技術を採用することに特段の阻害要因は見あたらないから、「第１Ａ／Ｄ変換部及び第２Ａ／Ｄ変換部」に関し、本願発明のように「入力電圧に応じた遅延時間でパルス信号を遅延させる遅延ユニットを複数段縦続接続してなるパルス遅延回路と、予め設定された測定時間の間に前記パルス信号が通過する前記遅延ユニットの段数を検出し、その段数に対応した数値データを出力する符号化回路と、からなる」ものとすることは当業者が容易になし得ることである。
　
　次に、上記相違点２、４、５及び６について検討する。
　上記相違点１についての検討を踏まえ、そして、前述のＡ／Ｄ変換部を複数用い、アナログ入力電圧を、複数のＡ／Ｄ変換部のパルス遅延回路にそれぞれ入力することにより、複数のＡ／Ｄ変換部の符号化回路にアナログ入力電圧をそれぞれ数値化させ、該数値化により得られたアナログ入力電圧の複数の数値データを加算することは、例えば、前述の原審の拒絶査定に引用された特開２００３−２７３７３５号公報（段落６０〜６３、図３）に開示されるように周知であるから、本願発明のように「第１Ａ／Ｄ変換部及び第２Ａ／Ｄ変換部」を、それぞれ「複数」用いること（相違点２）、また、「第１Ａ／Ｄ変換部」の態様に関し、本願発明のように「基準となるオフセット電圧」に前記アナログ入力信号を加えた第１電圧を生成して、前記「複数の」第１Ａ／Ｄ変換部「のパルス遅延回路」に「それぞれ」入力することにより、「前記複数の第１Ａ／Ｄ変換部の符号化回路」に前記第１電圧を「それぞれ」数値化させ、「該数値化により得られた前記第１電圧の複数の数値データを加算する」こと（相違点４）、また、「第２Ａ／Ｄ変換部」の態様に関し、本願発明のように「前記オフセット電圧」から前記アナログ入力信号を減じた第２電圧を生成して、前記「複数の」第２Ａ／Ｄ変換部「のパルス遅延回路」に「それぞれ」入力することにより、「前記複数の第２Ａ／Ｄ変換部の符号化回路」に前記第２電圧を「それぞれ」数値化させ、「該数値化により得られた前記第２電圧の複数の数値データを加算す」ること（相違点５）は当業者が容易になし得ることである。その際、Ａ／Ｄ変換の方法に鑑みれば、「前記第１電圧の数値データと前記第２電圧の数値データとの差を」求める態様に関し、本願発明のように、前記第１電圧の「複数の」数値データ「の加算結果」と前記第２電圧の「複数の」数値データ「の加算結果」との差を、前記アナログ入力信号のＡ／Ｄ変換データとして求めること（相違点６）は当然のことである。
　
　次に、上記相違点７について検討する。
　Ａ／Ｄ変換方法において、アナログ入力信号として基準電圧をＡ／Ｄ変換手順にてＡ／Ｄ変換することにより得られるＡ／Ｄ変換データを、温度補正用の基準データとして記憶しておき、その後、Ａ／Ｄ変換手順にてＡ／Ｄ変換対象となるアナログ入力信号をＡ／Ｄ変換することにより得られるＡ／Ｄ変換データを、基準データで除算することにより、当該アナログ入力信号のＡ／Ｄ変換データを補正することは、例えば、特開平５−２５９９０７号公報（段落３１〜３３、図６）、特開２００２−１１８４６７号公報（段落５４、５５，図９）に開示されるように周知であるから、引用発明に周知技術を付加して、本願発明のように「前記アナログ入力信号として基準電圧を前記Ａ／Ｄ変換手順にてＡ／Ｄ変換することにより得られるＡ／Ｄ変換データを、温度補正用の基準データとして記憶しておき、その後、前記Ａ／Ｄ変換手順にてＡ／Ｄ変換対象となるアナログ入力信号をＡ／Ｄ変換することにより得られるＡ／Ｄ変換データを、前記基準データで除算することにより、当該アナログ入力信号のＡ／Ｄ変換データを補正する」ことは当業者が容易になし得ることである。
　
　そして、本願発明の作用効果も、引用発明及び周知技術から当業者が容易に予測できる範囲のものである。
　
第６　むすび
　以上のとおり、本願発明は、引用発明及び周知技術に基いて当業者が容易に発明をすることができたものと認められるから、特許法第２９条第２項の規定により特許を受けることができない。
　
　よって、結論のとおり審決する。