【事件の表示】
　特願２００２−１８８６４９「不揮発性メモリ素子及びその製造方法」拒絶査定不服審判事件〔平成１５年　２月２８日出願公開、特開２００３−　６００９６〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は、平成１４年６月２７日（パリ条約による優先権主張２００１年６月２８日、大韓民国）の出願であって、平成２１年４月２３日付けの拒絶理由通知に対して、同年７月１３日に手続補正書及び意見書が提出されたが、平成２２年６月１５日付けで拒絶査定がされ、これに対し、同年７月２１日に審判請求がされるとともに手続補正書が提出されたものである。
　
第２　補正却下の決定
　
［補正却下の決定の結論］
　平成２２年７月２１日に提出された手続補正書による補正を却下する。
　
［理由］
１　補正の内容
　平成２２年７月２１日に提出された手続補正書による補正（以下「本件補正」という。）は、特許請求の範囲を補正するものであり、以下のとおりである。
　
〈補正事項ａ〉
　補正前の請求項１の「前記活性領域上の前記電荷貯蔵層は、互いに物理的に分離される」を、補正後の請求項１の「前記活性領域上の前記電荷貯蔵層は、前記電荷貯蔵層の側壁を覆う第２側壁スペーサをさらに備え、互いに物理的に分離される」と補正する。
　
〈補正事項ｂ〉
　補正前の請求項２の「請求項１の記載の」を、補正後の請求項２の「請求項１に記載の」と補正する。
　
〈補正事項ｃ〉
　補正前の請求項８の「前記第１活性領域上の前記電荷貯蔵層は、互いに物理的に分離される」を、補正後の請求項８の「前記第１活性領域上の前記電荷貯蔵層は、前記電荷貯蔵層の側壁を覆う第２側壁スペーサをさらに備え、互いに物理的に分離される」と補正する。
　
〈補正事項ｄ〉
　補正前の請求項１６の「前記活性領域上の前記電荷貯蔵層は、互いに物理的に分離される」を、補正後の請求項１６の「前記活性領域上の前記電荷貯蔵層は、前記電荷貯蔵層の側壁を覆う第２側壁スペーサをさらに備え、互いに物理的に分離される」と補正する。
　
〈補正事項ｅ〉
　補正前の請求項２２の「前記第１活性領域上の前記電荷貯蔵層は、互いに物理的に分離される」を、補正後の請求項２２の「前記第１活性領域上の前記電荷貯蔵層は、前記電荷貯蔵層の側壁を覆う第２側壁スペーサをさらに備え、互いに物理的に分離される」と補正する。
　
〈補正事項ｆ〉
　補正前の請求項３１の「含むこととを特徴とする」を、補正後の請求項３１の「含む
　ことを特徴とする」と補正する。
　
２　新規事項の追加の有無についての検討
（１）補正事項ａ、ｃ、ｄ、ｅについて
（１−１）補正事項ａにより、補正前の請求項１に対して、「前記電荷貯蔵層の側壁を覆う第２側壁スペーサをさらに備え」るという事項が追加されているが、「前記電荷貯蔵層の側壁を覆う第２側壁スペーサをさらに備え」るという部分を追加する補正が、本願の願書に最初に添付した明細書、特許請求の範囲又は図面（以下「当初明細書等」という。また、本願の願書に最初に添付した明細書、図面を、各々「当初明細書」、「当初図面」という。）に記載された事項の範囲内においてなされたものであるか否かについて検討する。
　
（１−２）当初明細書等において「第２側壁スペーサ」に関連すると認められる記載は、多数あるが、例えば、当初図面における図７及び当初明細書における次の箇所である（ここにおいて、下線は当合議体が付与したものである。以下同じ。）。
　
「【００２１】
　前記第１側壁スペーサ１４６は前記ワードライン１４０の側壁ばかりだけではなく、前記突出部１５１の上部を覆う。さらに、
前記第１側壁スペーサ１４６の外側壁、前記ブロッキング絶縁膜１５６の側壁及び前記電荷貯蔵層の側壁は第２側壁スペーサ１４６（合議体注：１４６は１４８の誤記と認められる。）により覆われることができる。
　
「【００２７】図１１を参照すると、前記スペーサ絶縁膜１４４を異方性エッチングして前記ワードライン及びゲート電極１４０、２４０の側壁に第１側壁スペーサ１４６を形成する。前記スペーサ絶縁膜１４４を酸化膜で形成する場合、前記異方性エッチングする間、前記第３絶縁膜１０６を共にエッチングして前記第２絶縁膜１０４を露出させる。一方、前記スペーサ絶縁膜１４４をシリコン窒化膜で形成する場合、前記第１側壁スペーサ１４６を形成した後、前記ワードライン１４０及び前記第１側壁スペーサ１４６をエッチングマスクとして用いて前記第３絶縁膜１０６をエッチングする。続けて、前記第１側壁スペーサ１４６及び前記ワードライン１４０をエッチングマスクとして用いて少なくとも前記第２絶縁膜１０８をエッチングする。結果的に、前記ワードライン１４０及び前記第１活性領域１０３の間に少なくとも第２絶縁膜パターン１５４及び第３絶縁膜パターン１５６が形成され、前記第２絶縁膜パターン１５４及び前記第３絶縁膜パターン１５６のエッジは延長されて前記ワードライン１４０の両側へ突出された突出部を有する。
前記第２絶縁膜パターン１５４は電荷貯蔵層に該当し、前記ワードライン１４０及び前記第２絶縁膜パターン１５４の間に介された第３絶縁膜パターン１５６はブロッキング絶縁膜に該当する。
　
「【００２９】
前記第３絶縁膜パターン１５６及び前記第２絶縁膜パターン１５４を形成した後、前記セルアレイ領域ａ及び前記周辺回路領域ｂに第２側壁スペーサ（図７の１４８）をさらに形成することができる。前記第２側壁スペーサ（図７の１４８）は前記セルアレイ領域ａで前記第１側壁スペーサ１４６、前記第３絶縁膜パターン１５６及び前記第２絶縁膜パターン１５４の側壁を覆い、前記周辺回路領域ｂで前記第１側壁スペーサ１４６を覆う。
　
（１−３）したがって、これらの記載を総合すると、「第２側壁スペーサ」に関して当初明細書等に記載された事項は、次のとおりと認められる。
　
・第２側壁スペーサは、少なくともセルアレイ領域ａにおいて、第１側壁スペーサ１４６の外側壁、ブロッキング絶縁膜１５６の側壁及び電荷貯蔵層１５４の側壁を覆うように形成される。
　
（１−４）したがって、補正前の請求項１に対して、「前記電荷貯蔵層の側壁を覆う第２側壁スペーサをさらに備え」るという事項を追加する補正は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものであるから、当初明細書等に記載された事項の範囲内においてなされたものである。
　
　したがって、補正事項ａは、特許法第１７条の２第３項（平成１４年法律第２４号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第３項をいう。以下同じ。）に規定する要件を満たす。
　
　補正事項ｃ、ｄ、ｅについても、補正事項ａと同様である。
　
（２）補正事項ｂ、ｆについて
　
　補正事項ｂは、誤記の訂正を目的とする補正に該当するから、当初明細書等に記載された事項の範囲内においてなされたものであることは明らかである。
　したがって、補正事項ｂは、特許法第１７条の２第３項に規定する要件を満たす。
　
　　補正事項ｆについても、補正事項ｂと同様である。
　
（３）新規事項の追加の有無についての検討のまとめ
　以上検討したとおり、補正事項ａ〜ｆは、特許法第１７条の２第３項に規定する要件を満たしているから、補正事項ａ〜ｆを含む本件補正は、特許法第１７条の２第３項に規定する要件を満たしている。
　
３　補正目的の適否についての検討
（１）補正事項ａ、ｃ、ｄ、ｅについて
　補正事項ａは、補正前の請求項１の「前記活性領域上の前記電荷貯蔵層は、互いに物理的に分離される」を、補正後の請求項１の「前記活性領域上の前記電荷貯蔵層は、前記電荷貯蔵層の側壁を覆う第２側壁スペーサをさらに備え、互いに物理的に分離される」とする補正であり、特許請求の範囲の減縮をしようとする補正である。
　しかしながら、補正後の請求項１の「前記電荷貯蔵層の側壁を覆う第２側壁スペーサをさらに備え」という補正は、「前記活性領域上の前記電荷貯蔵層」という発明特定事項を、概念的により下位の発明特定事項とする補正ではないとともに、補正前の請求項１の発明特定事項のいずれの限定とも認められないので、補正事項ａについての補正は、特許請求の範囲の減縮（請求項に記載した発明を特定するものであって、その補正前の当該請求項に記載された発明とその補正後の当該請求項に記載される発明の産業上の利用分野及び解決しようとする課題が同一であるものに限る。）を目的とする補正ではない。
　また、補正事項ａは、請求項の削除、誤記の訂正、明りようでない記載の釈明のいずれを目的とする補正にも該当しない。
　
　補正事項ｃ、ｄ、ｅについても、補正事項ａと同様である。
　
（２）補正事項ｂ、ｆについて
　補正事項ｂ、ｆは、誤記の訂正を目的とする補正に該当する。
　
（３）補正目的の適否についての検討のまとめ
　上記の補正事項ａ、ｃ、ｄ、ｅを含む特許請求の範囲についての本件補正は、特許法第１７条第の２第４項（平成１４年法律第２４号改正附則第２条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項をいう。以下同じ。）の規定に違反するので、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
　次に、仮に、本件補正が、特許法第１７条の２第４項に規定する要件を満たすものとして、以下、本件補正後の特許請求の範囲に記載された発明が、特許出願の際独立して特許を受けることができるものか（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項に規定する独立特許要件を満たすか）どうかを、請求項１に係る発明（以下、「本願補正発明」という。）について検討する。
　
４　独立特許要件を満たすかどうかの検討
（１）本願補正発明
　本件補正後の請求項１に係る発明（本願補正発明）は、次のとおりである。
　
【請求項１】
「半導体基板の所定領域に形成されて少なくとも一つの活性領域を限定する複数の平行した素子分離膜と、前記活性領域及びその両横に隣接した前記素子分離膜を横切る複数の平行したゲート電極と、前記ゲート電極の各々及び少なくとも前記活性領域の間に順次に積層されたトンネル酸化膜、電荷貯蔵層及びブロッキング絶縁膜と、複数の前記ゲート電極間の前記活性領域内に形成され、前記ゲート電極の両端に重なるように拡張されて、互いに直列に接続されたセルトランジスタのソース／ドレイン領域として機能する複数の第１不純物拡散層と、を含み、
　少なくとも前記電荷貯蔵層は前記素子分離膜と平行した方向に沿って拡張されて各々の前記ゲート電極の側壁から延長された突出部を有するとともに、複数の前記ゲート電極間において、前記活性領域上の前記電荷貯蔵層は、前記電荷貯蔵層の側壁を覆う第２側壁スペーサをさらに備え、互いに物理的に分離される
　ことを特徴とする不揮発性メモリ素子。」
　
（２）引用例の表示
　　引用例１：特開平９−１０７０４０号公報
　　引用例２：米国特許第５４６７３０８号明細書
　
（３）引用例１の記載、引用発明と、引用例２の記載
（３−１）引用例１の記載
　原査定の拒絶の理由に引用された、本願の優先権主張日前に日本国内において頒布された刊行物である、特開平９−１０７０４０号公報（以下「引用例１」という。）には、「不揮発性半導体記憶装置」（発明の名称）に関して、図１、図４とともに、次の記載がある。
　
　　ア　発明の背景等
・「【０００１】
【発明の属する技術分野】本発明は、電気的に書き換え可能な不揮発性半導体記憶装置に係り、特に、データの消去時のバイアスに関するものである。
【０００２】
【従来の技術】たとえば近年、開発が盛んに行われているフラッシュＥＥＰＲＯＭとしては、ゲート絶縁膜とコントロールゲートとの間に層間絶縁膜を介して形成されたフローティングゲートへの電荷の蓄積状態を制御してデータの書き込み、消去を行うフローティングゲート型のもの、あるいは窒化膜を含むゲート絶縁膜の界面への電荷の蓄積状態を制御してデータの書き込み、消去を行うＭＯＮＯＳ型のものが知られている。
【０００３】そして、フラッシュＥＥＰＲＯＭとしては、メモリセルの配列や書き込み方式等によりＮＯＲ型、ＡＮＤ型、ＮＡＮＤ型あるいは、ＤＩＮＯＲ型等の種々のタイプのものが提案されている。
【０００４】図４は、ＭＯＮＯＳ型不揮発性半導体記憶装置の基本構造を示す簡略図である。
【０００５】このＭＯＮＯＳ型不揮発性半導体記憶装置１０は、図４に示すように、半導体基板１１にソース・ドレインとなる２つのｎ+ 拡散層１２ａ，１２ｂ、ｎ- 拡散層１３ａ，１３ｂが形成され、ｎ- 拡散層１３ａ，１３ｂ間の基板上にゲート絶縁膜１４が形成され、ゲート絶縁膜１４上にコントロールゲート１５が形成されている。また、ゲート絶縁膜１４の両側にはサイドウォール１６が形成されている。
【０００６】ゲート絶縁膜１４は、ＳｉＯ2 からなる最下層酸化膜（以下、トンネル酸化膜という）１４１、中間層の窒化シリコン膜（ＳｉＮ）１４２およびＳｉＯ2 からなる最上層の酸化膜１４３により構成されている。また、コントロールゲート１５は、ポリシリコン膜、およびたとえばタングステンシリサイド（ＷＳｉ）膜等のシリサイド膜により構成されている。
【０００７】このような構成を有するＭＯＮＯＳ型不揮発性半導体記憶装置１０は、ゲート絶縁膜１４の窒化シリコン膜１４２へ電荷を蓄積するこによりデータの記憶を行う。そして、書き込みおよび消去動作時のしきい値電圧の制御（電荷蓄積量の制御）は、コントロールゲート１５への印加電圧を正電圧および負電圧に変化させることにより行う。」
・「【０００９】
【発明が解決しようとする課題】しかしながら、上述したＭＯＮＯＳ型フラッシュＥＥＰＲＯＭでは、書き込み時と消去時とで、印加電圧の極性が異なることから、正負両極性電源を必要とし、昇圧系回路の設計が容易ではない。また、消去においてはゲートに負電位を印加するため、ゲート上のセルに対しては、一括消去となり、選択的消去を行うことができない。
【００１０】本発明は、かかる事情に鑑みてなされたものであり、その目的は、正負両極性電源を必要とせず、昇圧回路の設計が容易で、また、選択的消去を実現できる不揮発性半導体記憶装置を提供することにある。」
　
　　イ　発明の実施の形態
・「【００１４】
【発明の実施の形態】図１は、本発明に係るＭＯＮＯＳ型不揮発性半導体記憶装置の基本構造を示す簡略図で、消去時のバイアス条件を示している。
【００１５】図１において、１０はＭＯＮＯＳ型不揮発性半導体記憶装置、１１は半導体基板、１２ａはソースとしてのｎ+ 拡散層１２ａ、１２ｂはドレインとしてのｎ+拡散層、１３ａ，１３ｂはｎ- 拡散層、１４はゲート絶縁膜、１５はコントロールゲート、１６はサイドウォール、１７は空乏層、２０は正電源をそれぞれ示している。
【００１６】そして、ゲート絶縁膜１４は、ＳｉＯ2 からなるトンネル酸化膜１４１、中間層の窒化シリコン膜（ＳｉＮ）１４２およびＳｉＯ2 からなる最上層の酸化膜１４３により構成されている。また、コントロールゲート１５は、ポリシリコン膜、およびたとえばタングステンシリサイド（ＷＳｉ）膜等のシリサイド膜により構成される。」
　
　　ウ　発明の効果
・「【００２８】
【発明の効果】以上説明したように、本発明の不揮発性半導体記憶装置によれば、正負両極性電源を必要とせず、昇圧回路の設計が容易にでき、また、選択的消去を実現できる。」
　
　　エ　図面の記載
・図１、図４を参照すると、コントロールゲート１５の側壁にサイドウォール１６が形成されており、前記サイドウォール１６の下側には、前記コントロールゲート１５の長さよりも延長したトンネル酸化膜１４１、中間層の窒化シリコン膜（ＳｉＮ）１４２および最上層の酸化膜１４３からなるゲート絶縁膜１４の延長した部分が、示されている。また、絶縁膜１４の延長した部分が拡張される方向は、ソース・ドレインとなる２つのｎ+ 拡散層１２ａ，１２ｂ、ｎ- 拡散層１３ａ，１３ｂが形成される方向と認められるから、前記延長した部分は、いわゆる「チャネル長方向」に拡張されていることが、示されている。
・図１、図４を参照すると、ｎ- 拡散層１３ａ，１３ｂは、コントロールゲート１５の両端と重なっていることが、示されている。
・図１、図４を参照すると、コントロールゲート１５、サイドウォール１６、ゲート絶縁膜１４、ｎ+ 拡散層１２ａ，１２ｂ、及びｎ- 拡散層１３ａ，１３ｂからなる不揮発性半導体記憶装置１０が形成されている半導体基板１１の領域は、半導体基板１１内のトランジスタが形成されている領域であるから、活性領域であることは明らかである。したがって、トンネル酸化膜１４１、中間層の窒化シリコン膜（ＳｉＮ）１４２および最上層の酸化膜１４３からなるゲート絶縁膜１４がコントロールゲート１５と活性領域の間に積層されていることが、示されている。
・図１、図４を参照すると、コントロールゲート１５は半導体基板１１内の活性領域をチャネル長方向とは垂直な方向に横切っていることが、示されている。
 　
　オ　メモリセルの配列について
　摘記した上記段落【０００２】〜【０００４】には、フラッシュＥＥＰＲＯＭの基本構造としては、フローティングゲート型のものと、図４に記載されたＭＯＮＯＳ型のものがあり、そのメモリセルの配列としてはＮＯＲ型、ＡＮＤ型、ＮＡＮＤ型あるいは、ＤＩＮＯＲ型等の種々のタイプがあると記載されているから、図４に記載されたＭＯＮＯＳ型のメモリセルをＮＡＮＤ型のメモリセル配列としたフラッシュＥＥＰＲＯＭに構成可能であることが示唆されている。
　
（３−２）引用発明
　上記ア〜オによれば、引用例１には、次の発明（以下、「引用発明」という。）が記載されているものと認められる。
　
「活性領域を横切るコントロールゲート１５と、前記コントロールゲート１５と前記活性領域の間に積層された、トンネル酸化膜１４１、中間層の窒化シリコン膜１４２および最上層の酸化膜１４３からなるゲート絶縁膜１４と、前記活性領域内に形成され、２つのｎ- 拡散層１３ａ，１３ｂが前記コントロールゲート１５の両端と重なっている、トランジスタのソース・ドレインとして機能する、２つのｎ+ 拡散層１２ａ，１２ｂと、前記２つのｎ- 拡散層１３ａ，１３ｂと、を含み、
　前記中間層の窒化シリコン膜１４２は、前記トランジスタのチャネル長方向に沿って拡張されて前記コントロールゲート１５の側壁から延長した部分を有することを特徴とする、ＮＡＮＤ型のメモリセル配列として使用可能な不揮発性半導体記憶装置１０。」
　
（３−３）引用例２の記載
　原査定の拒絶の理由に引用された、本願の優先権主張日前に外国において頒布された刊行物である、米国特許第５４６７３０８号明細書（以下「引用例２」という。）には、「クロスポイント型ＥＥＰＲＯＭメモリ配列」（発明の名称の翻訳）に関して、図４〜図８とともに、次の事項が記載されているものと認められる。
　
・図７を参照すると、コントロールゲート電極２２、２４の下側に設けられたシリコン窒化膜１４は、前記コントロールゲート電極２２、２４の側壁のサードウォール絶縁膜２９の分だけ前記コントロールゲート電極２２、２４の側壁から延長されている。また、前記シリコン窒化膜１４の側壁を覆う、選択ゲート誘電体層３８が、設けられている。また、コントロールゲート電極２２、２４の下側に設けられたシリコン窒化膜１４は、互に物理的に分離されている。
・図８を参照すると、フィールド絶縁領域４２が設けられている。なお、フィールド絶縁領域４２は、本願補正発明の「素子分離膜」に対応する。
　
（４）対比
（４−１）次に、本願補正発明と引用発明とを対比する。
　　ア　引用発明の「活性領域を横切るコントロールゲート１５」は、本願補正発明の「前記活性領域」「を横切る」「ゲート電極」に相当する。
　
　　イ　引用発明の「トンネル酸化膜１４１」、「中間層の窒化シリコン膜１４２」、「最上層の酸化膜１４３」は、それぞれ、本願補正発明の「トンネル酸化膜」、「電荷貯蔵層」、「ブロッキング絶縁膜」に相当しており、また、引用発明の「トンネル酸化膜１４１、中間層の窒化シリコン膜１４２および最上層の酸化膜１４３からなるゲート絶縁膜１４」が「前記コントロールゲート１５と活性領域の間に積層され」ていることは、本願補正発明の「トンネル酸化膜、電荷貯蔵層及びブロッキング絶縁膜」が「前記ゲート電極」「及び少なくとも前記活性領域の間に順次に積層され」ていることに相当している。
　
　　ウ　引用発明の「トランジスタ」はメモリセルとして使用されるトランジスタであるから、本願補正発明の「セルトランジスタ」に相当する。
　
　　エ　引用発明の「前記活性領域内に形成され、２つのｎ- 拡散層１３ａ，１３ｂが前記コントロールゲート１５の両端と重なっている、トランジスタのソース・ドレインとして機能する、２つのｎ+ 拡散層１２ａ，１２ｂと、前記２つのｎ- 拡散層１３ａ，１３ｂ」において、引用発明の「２つのｎ- 拡散層１３ａ，１３ｂが前記コントロールゲート１５の両端と重なっている」ことは、本願補正発明の「第１不純物拡散層」が「前記ゲート電極の両端に重なるように拡張されて」いることに相当し、引用発明の「トランジスタのソース・ドレイン」は、本願補正発明の「セルトランジスタのソース／ドレイン領域」に相当し、引用発明の「２つのｎ+ 拡散層１２ａ，１２ｂと、２つのｎ- 拡散層１３ａ，１３ｂ」は、本願補正発明の「複数の第１不純物拡散層」に相当するから、引用発明の「前記活性領域内に形成され、２つのｎ- 拡散層１３ａ，１３ｂが前記コントロールゲート１５の両端と重なっている、トランジスタのソース・ドレインとして機能する、２つのｎ+ 拡散層１２ａ，１２ｂと、前記２つのｎ- 拡散層１３ａ，１３ｂ」は、本願補正発明の「前記活性領域内に形成され、前記ゲート電極の両端に重なるように拡張されて、」「セルトランジスタのソース／ドレイン領域として機能する複数の第１不純物拡散層」に相当する。
　
　　オ　引用発明の「前記中間層の窒化シリコン膜１４２は」「前記コントロールゲート１５の側壁から延長した部分を有する」ことは、本願補正発明の「少なくとも前記電荷貯蔵層は」「前記ゲート電極の側壁から延長された突出部を有する」ことに相当する。
　
　　カ　引用発明の「不揮発性半導体記憶装置１０」は、本願補正発明の「不揮発性メモリ素子」に相当する。
　
（４−２）そうすると、本願補正発明と引用発明の一致点と相違点は、次のとおりとなる。
　
《一致点》
「活性領域を横切るゲート電極と、前記ゲート電極及び少なくとも前記活性領域の間に順次に積層されたトンネル酸化膜、電荷貯蔵層及びブロッキング絶縁膜と、前記活性領域内に形成され、前記ゲート電極の両端に重なるように拡張されたセルトランジスタのソース／ドレイン領域として機能する複数の第１不純物拡散層と、を含み、
　少なくとも前記電荷貯蔵層は前記ゲート電極の側壁から延長された突出部を有することを特徴とする不揮発性メモリ素子。」
　
《相違点》
《相違点１》
　本願補正発明は、「半導体基板の所定領域に形成されて少なくとも一つの活性領域を限定する複数の平行した素子分離膜」を有するのに対して、引用発明は、「活性領域」を有するものの、該活性領域を限定する複数の平行した素子分離膜を有するものではない点。
　
《相違点２》
　本願補正発明は、「前記活性領域及びその両横に隣接した前記素子分離膜を横切る複数の平行したゲート電極」を有するのに対して、引用発明は、「活性領域を横切るゲート電極」を有するものの、該ゲート電極が「前記活性領域」「の両横に隣接した前記素子分離膜を横切る複数の平行した」ものではない点。
　
《相違点３》
　本願補正発明は、「複数の前記ゲート電極間の前記活性領域内に形成され」た「複数の第１不純物拡散層」を有するのに対して、引用発明は、本願補正発明の「複数の第１不純物拡散層」に対応する「２つのｎ+ 拡散層１２ａ，２ｂと、２つのｎ- 拡散層１３ａ，１３ｂ」を有するものの、「２つのｎ+ 拡散層１２ａ，１２ｂと、２つのｎ- 拡散層１３ａ，１３ｂ」が形成される「活性領域」が「複数の前記ゲート電極間」「に形成され」たものではない点。
　
《相違点４》
　本願補正発明は、「互いに直列に接続されたセルトランジスタ」を有するのに対して、引用発明は、本願補正発明の「セルトランジスタ」に相当する「トランジスタ」を有するものの、複数のトランジスタが互いに直列に接続されたものではない点。
　
《相違点５》
　本願補正発明は、「前記電荷貯蔵層は前記素子分離膜と平行した方向に沿って拡張され」るのに対して、引用発明は、本願補正発明の「電荷貯蔵層」の「突出部」に相当する「中間層の窒化シリコン膜１４２」の「延長した部分」を有するものの、素子分離膜を有するものではないために、上記「延長した部分」と素子分離膜の関係が特定されていない点。
　
《相違点６》
　本願補正発明は、「複数の前記ゲート電極間において、前記活性領域上の前記電荷貯蔵層は、前記電荷貯蔵層の側壁を覆う第２側壁スペーサをさらに備え、互いに物理的に分離される」のに対して、引用発明は、第２側壁スペーサに相当する構成を有しておらず、また、単一のトランジスタのみを有しているため、電荷貯蔵層を１つしか有しておらず、互いに物理的に分離されていない点。
　
（５）相違点１〜６についての判断
（５−１）相違点１、２について
　　ア　引用発明は、不揮発性半導体記憶装置の基本構造に関する発明であるから、上記（３−１）、オで検討したように、「ＮＡＮＤ型のメモリセル配列としたフラッシュＥＥＰＲＯＭに構成可能」であるとはいえ、ＮＡＮＤ型のメモリセル配列とした場合の具体的な構造については記載されていないので、素子分離膜や複数のゲート電極を有していない。
　
　　イ　しかしながら、ＮＡＮＤ型のメモリセル配列を有する不揮発性メモリセルが、「半導体基板の所定領域に形成されて少なくとも一つの活性領域を限定する複数の平行した素子分離膜と、前記活性領域」「の両横に隣接した素子分離膜を横切る複数の平行したゲート電極」を有することは、周知文献１、２に記載されているように、いずれも周知技術である。
　
　　ウ　周知文献１：特開２０００−２８６３４９号公報（特に、段落【００５０】〜【００５２】、及び、図１〜図３の記載を参照）には、「図１に示すように、この一実施形態による半導体不揮発性記憶装置においては、
シリコン基板１に形成された例えばＳｉＯ
2
 膜からなるトレンチ素子分離絶縁膜２で分離されて活性領域が形成されている。この活性領域と、ワード線となるコントロールゲート３とが交差する領域において、コントロールゲート３とシリコン基板１のチャネル領域との間に、電荷蓄積層としてＯＮＯ膜が形成されている。
図２および図３に示すように、トレンチ素子分離絶縁膜２により分離されたシリコン基板１の活性領域上にＯＮＯ膜５が電荷蓄積層として形成されており、このＯＮＯ膜５上に、例えば不純物がドープされた多結晶シリコンからなるコントロールゲート３が形成されている。
　また、図２を参照すると、コントロールゲート３が複数のトレンチ素子分離絶縁膜２とその間の活性領域を横切って形成されており、図１を参照すると、そのようなコントロールゲート３が複数個平行に形成されていることが、示されている。
　
　　エ　周知文献２：特開２００１−１６７５９２号公報（特に、段落【００９７】〜【０１０６】、及び、図１４、図１６の記載を参照）には、「図１６は本実施形態の変形例である。これは、浮遊型ゲートを用いたＮＡＮＤメモリセルユニットを、ＭＯＮＯＳ型ゲートを用いたＮＡＮＤメモリセルユニットに変更したものである。」（段落【００９７】）こと、「図１６は、電荷蓄積層２６を有したＭＯＮＯＳトランジスタからなる不揮発性メモリセルを直列に接続し、選択トランジスタＱ１を介して一端をデータ転送線ＢＬに接続している。」（段落【００９９】）こと、「
制御電極２７は、図１４において、隣接するメモリセルユニットで接続するように紙面左右方向にユニット境界まで形成している。」（段落【０１０２】）こと、「本変形例でも、電荷蓄積層２６を全面に堆積した後パターニングして溝を掘り、この溝の中に素子分離絶縁膜２４を埋め込んでいる。
　また、図１６（ｂ）を参照すると、制御電極２７が複数の素子分離絶縁膜２４とその間の活性領域を横切って形成されており、図１４を参照すると、そのような制御電極２７が複数個平行に形成されていることが、示されている。
　
　　オ　したがって、引用発明をＮＡＮＤ型のメモリセル配列として構成する際、上記イに記載の周知技術を適用することによって、本願補正発明の「半導体基板の所定領域に形成されて少なくとも一つの活性領域を限定する複数の平行した素子分離膜と、前記活性領域及びその両横に隣接した前記素子分離膜を横切る複数の平行したゲート電極」を有するようになすことは、当業者が容易になし得たことである。
　
（５−２）相違点３、４について
　　ア　引用発明は、不揮発性半導体記憶装置の基本構造に関する発明であるから、上記（３−１）、オで検討したように、「ＮＡＮＤ型のメモリセル配列としたフラッシュＥＥＰＲＯＭに構成可能」であるとはいえ、ＮＡＮＤ型のメモリセル配列とした場合の具体的な構造については記載されていないので、複数のゲート電極間の活性領域に形成された複数の拡散層や、互いに直列に接続された複数のセルトランジスタを有していない。
　
　　イ　しかしながら、再掲する周知文献１、２に記載されているように、ＮＡＮＤ型のメモリセル配列においては、複数のゲート電極間の活性領域内に形成された複数の拡散層を有することと、互いに直列に接続された複数のセルトランジスタを有することは、いずれも周知技術である。
　
　　ウ　周知文献１（再掲）：特開２０００−２８６３４９号公報（特に、段落【００５０】、【００５２】、【００５４】、【００６３】、及び、図１〜図３、図１２、図２０の記載を参照）には、「図１に示すように、この一実施形態による半導体不揮発性記憶装置においては、
シリコン基板１に形成された例えばＳｉＯ
2
 膜からなるトレンチ素子分離絶縁膜２で分離されて活性領域が形成されている。
コントロールゲート３の両側の部分におけるシリコン基板１中には、ソース領域およびドレイン領域として用いられる拡散層４が形成されている。
各メモリトランジスタはＮＡＮＤ型に接続され、ＮＡＮＤ型ストリングが構成されている。
この一実施形態によるＭＯＮＯＳ型不揮発性半導体記憶装置は、例えば図２０の等価回路図に示すようなＮＡＮＤ型の回路構成とすることができる。
図１２に示すように、コントロールゲート３をマスクとしてｎ型またはｐ型の不純物をシリコン基板１中にイオン注入することにより、コントロールゲート３の両側の部分のシリコン基板１中にソース領域およびドレイン領域としての拡散層５を自己整合的に形成する。
　また、図１及び図３を参照すると、少なくとも１組の隣接するコントロールゲート３の間の活性領域に拡散層４が形成されることが示されており、さらに図２０を参照すると、図１及び図３に記載された構造のメモリトランジスタ（ＭＴ）は２個のみが直列に接続されているのではなく、ＮＡＮＤ型ストリングとしてＭＴ１からＭＴ８の８個のメモリトランジスタが直列に接続することが示されているので、隣接するコントロールゲートの間のいずれの領域にも拡散層が形成されることが示されている。
　
　　エ　周知文献２（再掲）：特開２００１−１６７５９２号公報（特に、段落【００９７】〜【０１０７】、及び、図３（ａ）、図１４、図１６の記載を参照）には、「
図１６は、電荷蓄積層２６を有したＭＯＮＯＳトランジスタからなる不揮発性メモリセルを直列に接続し
　また、図３（ａ）、図１６（ｃ）を参照すると、互いに直列に接続された複数の不揮発性メモリセルＭ１、Ｍ２、・・・、Ｍ１６のうち、隣接する不揮発性メモリセルのいずれの制御電極２７間にもソース又はドレイン領域２８が形成されることが示されている。
　
　　オ　したがって、引用発明をＮＡＮＤ型のメモリセル配列として構成する際に、上記イに記載の周知技術を適用することによって、本願補正発明の「複数の前記ゲート電極間の前記活性領域内に形成され」た「複数の第１不純物拡散層」と「互いに直列に接続されたセルトランジスタ」を有するようになすこと、ひいては、本願補正発明の「複数の前記ゲート電極間の前記活性領域内に形成され、前記ゲート電極の両端に重なるように拡張されて、互いに直列に接続されたセルトランジスタのソース／ドレイン領域として機能する複数の第１不純物拡散層」を有するようになすことは、当業者が容易になし得たことである。
　
（５−３）相違点５について
　　ア　引用発明は、不揮発性半導体記憶装置の基本構造に関する発明であるから、上記（３−１）、オで検討したように、「ＮＡＮＤ型のメモリセル配列としたフラッシュＥＥＰＲＯＭに構成可能」であるとはいえ、ＮＡＮＤ型のメモリセル配列とした場合の具体的な構造については記載されていないので、本願補正発明の「電荷貯蔵層」の「突出部」に相当する「中間層の窒化シリコン膜１４２」の「延長した部分」の拡張方向と素子分離膜の関係が特定されていない。
　
　　イ　しかしながら、ＮＡＮＤ型の不揮発性メモリ素子においては、互いに直列に接続された複数のメモリセルの配列方向に沿って素子分離膜が形成されることは、上記「（５−１）相違点１、２について」において検討したように、上記の周知文献１（特に図１〜図３）、周知文献２（特に図１４、図１６）に記載されており、周知技術である。
　
　　ウ　すると、引用発明をＮＡＮＤ型のメモリセル配列として構成する際に、上記周知技術に従って素子分離膜を形成すると、素子分離膜は、互いに直列に接続された複数のメモリセルの配列方向に沿った方向に形成されることとなるが、互いに直列に接続された複数のメモリセルの配列方向は、各メモリセルのチャネル長方向でもあるから、引用発明をＮＡＮＤ型のメモリセル配列として構成するにあたって素子分離膜を形成する場合には、中間層の窒化シリコン膜１４２がコントロールゲート１５の側壁から延長した部分が拡張される方向であるチャネル長方向は、素子分離膜と平行した方向となる。
　
　　エ　したがって、引用発明を周知のＮＡＮＤ型のメモリセル配列として構成する際、中間層の窒化シリコン膜１４２がコントロールゲート１５の側壁から延長した部分を、素子分離膜との配置関係において、本願補正発明のように「少なくとも前記電荷貯蔵層は前記素子分離膜と平行した方向に沿って拡張され」るようになすことは、当業者が容易になし得たことである。
　
（５−４）相違点６について
　　ア　引用例２には、上記（３−３）で検討したとおり、図７の記載を参照すると、本願補正発明の「電荷貯蔵層」に対応するシリコン窒化膜１４の側壁を覆う、選択ゲート誘電体層３８が示されている。また、前記シリコン窒化膜１４は、互に物理的に分離されていることも、示されている。
　
　　イ　また、再掲する周知文献２及び周知文献３、４、５に記載されているように、複数のゲート電極間において、電荷貯蔵層の側壁を覆う側壁スペーサを備えることと、電荷貯蔵層が互いに物理的に分離されることは、いずれも、周知技術である。
　
　　ウ　周知文献２（再掲）：特開２００１−１６７５９２号公報（特に、段落【００９７】〜【０１０６】、及び、図３（ａ）、図１４、図１６の記載を参照）には、「図１６は、電荷蓄積層２６を有したＭＯＮＯＳトランジスタからなる不揮発性メモリセルを直列に接続し、選択トランジスタＱ１を介して一端をデータ転送線ＢＬに接続している。」（段落【００９９】）こと、「
電荷蓄積層２６の両側の位置には、絶縁膜４３を形成している。
　
　　エ　周知文献３：特開２００１−８５５４６号公報（特に、段落【００３１】〜【００３３】、及び、図３、図４の記載を参照）には、「この微細ＮＯＲ型セルアレイ１００では、図３に示すように、ｎ型またはｐ型の半導体基板１０１（ｎウエルまたはｐウエルでも可）の表面にトレンチまたはＬＯＣＯＳなどから素子分離絶縁層１０２が形成されている。素子分離絶縁層１０２は、図２に示すように、ビット方向（図２の縦方向）に長い平行ストライプ状に配置されている。素子分離絶縁層１０２にほぼ直交して、各ワード線ＷＬ１、ＷＬ２、ＷＬ３、ＷＬ４、…が等間隔に配線されている。このワード線は、後述するように、トンネル絶縁膜、窒化膜、トップ絶縁膜からなるゲート絶縁膜と、ゲート電極とを積層させて構成されている。」（段落【００３１】）、「ワード線の上部および側壁は、絶縁層で覆われている。すなわち、ワード線ＷＬ１、ＷＬ２、…の上部に同じパターンにてオフセット絶縁層が配置され、オフセット絶縁層、その下の
ゲート電極（ワード線）およびゲート絶縁膜からなる積層パターンの両側壁に、サイドウォール絶縁層が形成されている。
　
　　オ　周知文献４：特開平９−３０６１８２号公報（特に、段落【００２０】、【００２１】、及び、図３の記載を参照）には、「以下、具体的なメモリトランジスタの構成を、例えば図３に示すＭＯＮＯＳ型において簡単に説明しておく。図３中、符号１０は、例えばｐ型の不純物を導入して導電化された半導体基板を示し、この半導体基板１０の表面には、ＯＮＯ（Oxide Nitride Oxide ）膜１２を介してゲート電極１４が形成されている。ＯＮＯ膜１２は、基板表面側の下層酸化膜（トンネル酸化膜１６）と、中間の窒化膜（窒化シリコン膜１８）と、上層酸化膜２０とで構成されている。トンネル酸化膜１６の膜厚は、特に限定はないが、後で詳述するように、データ保持特性の劣化を一方方向に揃える等の意味では、４ｎｍより薄くすることが望ましい。このＭＯＮＯＳ型では、中間の窒化シリコン膜１８が上記した電荷蓄積層として機能し、このトラップに電荷を蓄積する。」（段落【００２０】）ことが、「
ＯＮＯ膜１２及びゲート電極１４の両側には、例えば酸化シリコン膜等からなるサイドウォール２２が形成されている。
　
　　カ　周知文献５：特開平２−１１７１７５号公報（特に、２頁右上欄１７行〜同頁左下欄２行、２頁左下欄１０〜１８行、３頁右上欄１７〜２０行、及び、第1図の記載を参照）には、「この構成によれば、
トンネル領域である薄い酸化シリコン膜及びトンネルした電荷をトラップする領域である絶縁膜からなるゲート絶縁膜の端部が側壁の絶縁膜によって覆われているため、ゲート電極とソース及びドレイン間の電界を緩和することができ
従来構造に比べ、ソース及びドレイン領域近傍のチャネル領域での電界集中を緩和でき、耐圧特性を従来（１５〜２０Ｖ程度）に比べ１０〜１５Ｖ向上させることができる。
　これは、Ｐ型シリコン基板１の中にＮ＋拡散領域７、８．Ｎ−拡散領域９、１０が形成され、Ｎ−拡散領域９、１０にまたがって薄い酸化シリコン膜４が設けられ、薄い酸化シリコン膜４の上に窒化シリコン膜５、ゲート電極６が順次積層され、
さらにゲート部分の側面に酸化シリコン膜よりなる側壁膜１１が設けられた構造を有する。
　
　　キ　したがって、引用発明に上記アの引用例２の記載、又は、上記イの周知技術を適用することにより、本願補正発明の「複数の前記ゲート電極間において、前記活性領域上の前記電荷貯蔵層は、前記電荷貯蔵層の側壁を覆う第２側壁スペーサをさらに備え、互いに物理的に分離される」ようになすことは、当業者が適宜なし得たことと認められる。
　
（６）以上のとおり、引用発明において、上記相違点１〜６に係る構成とすることは、当業者が容易に想到できたものである。
　
　したがって、本願補正発明は、引用発明及び引用例２に記載された発明と周知技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができないものである。
　
５　以上の次第で、本件補正は、特許法第１７条の２第４項の規定に違反しており、また、仮に、同法第１７条の２第４項の規定される要件をみたすものであったとしても、同法第１７条の２第５項において準用する同法第１２６条第５項の規定に違反するので、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により、却下すべきものである。
　
第３　本願発明
１　以上のとおり、本件補正（平成２２年７月２１日に提出された手続補正書による補正）は却下されたので、本願の請求項１〜３１に係る発明は、平成２１年７月１３日に提出された手続補正書の請求項１〜３１に記載されている事項により特定されるとおりのものであり、そのうち、請求項１に係る発明（以下「本願発明」という。）は、次のとおりである。
　
【請求項１】
「半導体基板の所定領域に形成されて少なくとも一つの活性領域を限定する複数の平行した素子分離膜と、前記活性領域及びその両横に隣接した前記素子分離膜を横切る複数の平行したゲート電極と、前記ゲート電極の各々及び少なくとも前記活性領域の間に順次に積層されたトンネル酸化膜、電荷貯蔵層及びブロッキング絶縁膜と、複数の前記ゲート電極間の前記活性領域内に形成され、前記ゲート電極の両端に重なるように拡張されて、互いに直列に接続されたセルトランジスタのソース／ドレイン領域として機能する複数の第１不純物拡散層と、を含み、
　少なくとも前記電荷貯蔵層は前記素子分離膜と平行した方向に沿って拡張されて各々の前記ゲート電極の側壁から延長された突出部を有するとともに、複数の前記ゲート電極間において、前記活性領域上の前記電荷貯蔵層は、互いに物理的に分離される
　ことを特徴とする不揮発性メモリ素子。」
　
２　引用例の記載と引用発明
　引用例１の記載、引用発明、及び、引用例２の記載については、前記第２、４、（３）の（３−１）〜（３−３）において認定したとおりである。
　
３　対比・判断 
　前記第２の１、〈補正事項ａ〉と３、（１）で検討したように、本願補正発明は、本件補正前の発明（本願発明）の「前記活性領域上の前記電荷貯蔵層は、互いに物理的に分離される」を、「前記活性領域上の前記電荷貯蔵層は、前記電荷貯蔵層の側壁を覆う第２側壁スペーサをさらに備え、互いに物理的に分離される」と限定しようとしたものである。逆に言えば、本件補正前の発明（本願発明）は、本願補正発明から、上記の限定を省いたものである。　
　そうすると、本願発明の構成要件をすべて含み、これをより限定したものである本願補正発明が、前記第２、４において検討したとおり、引用発明及び引用例２に記載された発明と周知技術に基づいて当業者が容易に発明をすることができたものであるから、本願発明も同様の理由により、引用発明及び引用例２に記載された発明と周知技術に基づいて当業者が容易に発明をすることができたものである。 
　
第４　結言 
　以上のとおり、本願発明は、引用発明及び引用例２に記載された発明と周知技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許を受けることができない。
　したがって、他の請求項について検討するまでもなく、本願は拒絶すべきものである。
　よって、結論のとおり審決する。