【事件の表示】
　特願２００７−　　９５７６「欠陥フラッシュメモリダイの動作不能化」拒絶査定不服審判事件〔平成１９年　８月　２日出願公開、特開２００７−１９３８１１〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯
　本願は、
　平成１９年１月１８日（パリ条約による優先権主張２００６年１月１８日、アメリカ合衆国）の出願であって、
　平成２１年１２月１８日付けで最初の拒絶理由通知（同年同月２２日発送）がなされ、
　平成２２年３月１９日付けで意見書が提出されるとともに、手続補正がなされ、
　同年９月２８日付けで拒絶査定（同年１０月１日発送）がなされ、
　平成２３年２月１日付けで審判請求がなされるとともに、手続補正がなされたものである。
　なお、同年同月１７日付けで審査官より特許法第１６４条第３項に基づく報告（前置報告）がなされ、
　同年８月２９日付けで当審より同法第１３４条第４項に基づく審尋（同年９月２日発送）がなされ、
　同年１１月３０日付けで回答書が提出されている。
　
第２．補正却下の決定
　［補正却下の決定の結論］
　平成２３年２月１日付けの手続補正を却下する。
　
　［理由］
１．本件補正
　平成２３年２月１日付けの手続補正（以下、「本件補正」という。）は、
　平成２２年３月１９日付けの手続補正により補正された特許請求の範囲の記載
「　【請求項１】
　複数のフラッシュメモリダイを有するフラッシュメモリデバイスを作動させる方法であって、
　フラッシュメモリデバイス内の１つまたは複数の欠陥フラッシュメモリダイを特定し、
　特定された各ダイへのメモリアクセスの動作を不能化し、
　前記特定されたダイ以外の、前記フラッシュメモリデバイス内のダイの容量に基づく使用可能フラッシュメモリ容量を示す情報を前記フラッシュメモリデバイスに読み出し可能に記憶することを特徴とする方法。
　　【請求項２】
　前記メモリアクセスの前記不能化は、特定された各ダイに対するチップイネーブル信号の無効化を含むことを特徴とする請求項１に記載の方法。
　　【請求項３】
　特定された各ダイに対するチップイネーブル信号の前記無効化は、前記チップイネーブル信号用のボンドワイヤを切断すること、前記チップイネーブル信号用のボンドワイヤの設置を省略すること、チップイネーブル信号を生成するのに使用される信号を短絡させること、前記フラッシュメモリデバイスのパッケージ上のチップイネーブルピンを切断すること、チップイネーブル信号用の不完全な信号経路を設けることからなるグループから選択された処理を含むことを特徴とする請求項２に記載の方法。
　　【請求項４】
　メモリアクセスの動作の前記不能化は、前記特定されたダイからの電力へのアクセスの不能化を含むことを特徴とする請求項１に記載の方法。
　　【請求項５】
　前記特定されたダイからの電力へのアクセスの前記不能化は、前記特定されたダイに電力を供給するボンドワイヤを切断すること、前記特定されたダイに電力を供給するボンドワイヤの設置を省略すること、前記特定されたダイに動作電力を供給する電力接続をレーザ溶融させること、前記特定されたダイに関連するヒューズを溶断させること、前記特定されたダイに給電する不完全な信号経路を設けることからなるグループから選択された処理を含むことを特徴とする請求項４に記載の方法。
　　【請求項６】
　メモリアクセスの動作の前記不能化は、前記特定されたダイへのアクセスを動作不能化するようにメモリコントローラを構成することを含むことを特徴とする請求項１に記載の方法。
　　【請求項７】
　前記特定されたダイへのアクセスを不能化するようにメモリコントローラを構成することが、前記特定されたダイからの読出しを求める要求を許可しないように前記フラッシュメモリデバイス内のメモリコントローラを構成することを含むことを特徴とする請求項６に記載の方法。
　　【請求項８】
　前記特定されたダイへのアクセスを不能化するようにメモリコントローラを構成することが、前記特定されたダイへの書込みを求める要求を許可しないように前記フラッシュメモリデバイス内のメモリコントローラを構成することを含むことを特徴とする請求項６に記載の方法。
　　【請求項９】
　構成対象である前記メモリコントローラが、前記特定されたダイ内にあることを特徴とする請求項６に記載の方法。
　　【請求項１０】
　更に、前記特定されたダイ以外の、前記フラッシュメモリデバイス内の使用可能フラッシュメモリ量を示すラベルを、前記フラッシュメモリデバイスに付すことを特徴とする請求項１に記載の方法。
　　【請求項１１】
　更に、特定された前記欠陥フラッシュメモリダイの各々における有効使用可能記憶容量を示す情報を、前記フラッシュメモリデバイスに読み出し可能に記憶することを特徴とする請求項１に記載の方法。
　　【請求項１２】
　複数のフラッシュメモリダイを有するフラッシュメモリデバイスであって、
　１つまたは複数の非欠陥フラッシュメモリダイと、
　欠陥と特定された１つまたは複数のフラッシュメモリダイと、
　欠陥と特定された前記ダイへのアクセスを不能化する手段と、
　前記特定されたダイ以外の、前記フラッシュメモリデバイス内のダイの容量に基づく使用可能フラッシュメモリ容量を示す情報を読み出し可能に記憶する記憶手段とを備えることを特徴とするフラッシュメモリデバイス。
　　【請求項１３】
　アクセスを不能化する前記手段は、前記特定されたダイに対するチップイネーブル信号を不能化する手段を備えることを特徴とする請求項１２に記載のフラッシュメモリデバイス。
　　【請求項１４】
　アクセスを不能化する前記手段は、前記特定されたダイからの電力へのアクセスを不能化する手段を備えることを特徴とする請求項１２に記載のフラッシュメモリデバイス。
　　【請求項１５】
　アクセスを不能化する前記手段は、前記特定されたダイへのアクセスの要求を拒否する手段を備えることを特徴とする請求項１２に記載のフラッシュメモリデバイス。
　　【請求項１６】
　前記フラッシュメモリデバイス上に、前記非欠陥フラッシュメモリダイの記憶容量を示すラベルをさらに備えることを特徴とする請求項１２に記載のフラッシュメモリデバイス。
　　【請求項１７】
　特定された前記欠陥フラッシュメモリダイの各々における有効使用可能記憶容量を示す情報を、前記フラッシュメモリデバイスに読み出し可能に記憶する手段を更に備えることを特徴とする請求項１２に記載のフラッシュメモリデバイス。
　　【請求項１８】
　コンピュータ読取り可能なプログラムを格納したコンピュータ読み取り可能な記憶媒体であって、前記プログラムがコンピュータに、
　フラッシュメモリダイが欠陥であるかどうか判定するための少なくとも１つの基準を特定し、
　公称の初期容量を提供する１組のフラッシュメモリダイにおいて、１つまたは複数の欠陥フラッシュメモリダイを特定し、
　少なくとも１つの欠陥フラッシュメモリダイを不能化して、前記公称の初期容量未満の動作容量を有するフラッシュメモリシステムを提供し、
　前記特定されたダイ以外の、前記フラッシュメモリシステム内のダイの容量に基づく前記動作容量を示す情報を前記フラッシュメモリシステムに読み出し可能に記憶することを含む処理を実行させることを特徴とするコンピュータ読み取り可能な記憶媒体。
　　【請求項１９】
　前記処理が、更に、前記フラッシュメモリシステムをフラッシュメモリパッケージに組み立てることを含むことを特徴とする請求項１８に記載のコンピュータ読み取り可能な記憶媒体。
　　【請求項２０】
　前記動作容量は、前記公称の初期容量から不能化された前記ダイのそれぞれの容量分だけ減少させた容量と実質的に等しいことを特徴とする請求項１８に記載のコンピュータ読み取り可能な記憶媒体。
　　【請求項２１】
　前記処理が、更に、前記動作容量を前記フラッシュメモリパッケージと関連付けることを含むことを特徴とする請求項１９に記載のコンピュータ読み取り可能な記憶媒体。
　　【請求項２２】
　前記処理が、更に、関連付けられた前記動作容量を用いて前記フラッシュメモリパッケージにラベル付けすることを含むことを特徴とする請求項１９に記載のコンピュータ読み取り可能な記憶媒体。
　　【請求項２３】
　前記１つまたは複数の欠陥フラッシュメモリダイを特定する処理は、前記少なくとも１つの基準に基づいて少なくとも１つの欠陥フラッシュメモリダイを特定するために、フラッシュメモリパッケージを試験することを含むことを特徴とする請求項１８に記載のコンピュータ読み取り可能な記憶媒体。
　　【請求項２４】
　前記少なくとも１つの欠陥フラッシュメモリダイを不能化する処理は、前記特定されたダイに電力を供給するボンドワイヤを切断すること、前記特定されたダイに電力を供給するボンドワイヤの設置を省略すること、前記特定されたダイに動作電力を供給する電力接続をレーザ溶融させること、前記特定されたダイに関連するヒューズを溶断させること、前記特定されたダイに給電する不完全な信号経路を設けることからなるグループから選択された処理を含むことを特徴とする請求項１８に記載のコンピュータ読み取り可能な記憶媒体。
　　【請求項２５】
　前記処理が、更に、特定された前記欠陥フラッシュメモリダイの各々における有効使用可能記憶容量を示す情報を、前記フラッシュメモリシステムに読み出し可能に記憶することを特徴とする請求項１８に記載のコンピュータ読み取り可能な記憶媒体。」
（以下、「補正前の請求項」という。）を、
「　【請求項１】
　複数のフラッシュメモリダイを有するフラッシュメモリデバイスを作動させる方法であって、
　フラッシュメモリデバイス内の１つまたは複数の欠陥フラッシュメモリダイを特定し、
　特定された各ダイへのメモリアクセスの動作を不能化し、メモリアクセスの動作の前記不能化は、前記特定されたダイへのアクセスを動作不能化するようにメモリコントローラを構成し、
　前記特定されたダイ以外の、前記フラッシュメモリデバイス内のダイの容量に基づく使用可能フラッシュメモリ容量を示す情報を前記フラッシュメモリデバイスに読み出し可能に記憶することを特徴とする方法。
　　【請求項２】
　前記特定されたダイへのアクセスを不能化するようにメモリコントローラを構成することが、前記特定されたダイからの読出しを求める要求を許可しないように前記フラッシュメモリデバイス内のメモリコントローラを構成することを含むことを特徴とする請求項１に記載の方法。
　　【請求項３】
　前記特定されたダイへのアクセスを不能化するようにメモリコントローラを構成することが、前記特定されたダイへの書込みを求める要求を許可しないように前記フラッシュメモリデバイス内のメモリコントローラを構成することを含むことを特徴とする請求項１に記載の方法。
　　【請求項４】
　構成対象である前記メモリコントローラが、前記特定されたダイ内にあることを特徴とする請求項１に記載の方法。
　　【請求項５】
　更に、前記特定されたダイ以外の、前記フラッシュメモリデバイス内の使用可能フラッシュメモリ量を示すラベルを、前記フラッシュメモリデバイスに付すことを特徴とする請求項１に記載の方法。
　　【請求項６】
　更に、特定された前記欠陥フラッシュメモリダイの各々における有効使用可能記憶容量を示す情報を、前記フラッシュメモリデバイスに読み出し可能に記憶することを特徴とする請求項１に記載の方法。
　　【請求項７】
　複数のフラッシュメモリダイを有するフラッシュメモリデバイスであって、
　１つまたは複数の非欠陥フラッシュメモリダイと、
　欠陥と特定された１つまたは複数のフラッシュメモリダイと、
　欠陥と特定された前記ダイへのアクセスを不能化する手段と、アクセスを不能化する前記手段は、前記特定されたダイへのアクセスの要求を拒否する手段を有し、
　前記特定されたダイ以外の、前記フラッシュメモリデバイス内のダイの容量に基づく使用可能フラッシュメモリ容量を示す情報を読み出し可能に記憶する記憶手段とを備えることを特徴とするフラッシュメモリデバイス。
　　【請求項８】
　前記フラッシュメモリデバイス上に、前記非欠陥フラッシュメモリダイの記憶容量を示すラベルをさらに備えることを特徴とする請求項７に記載のフラッシュメモリデバイス。
　　【請求項９】
　特定された前記欠陥フラッシュメモリダイの各々における有効使用可能記憶容量を示す情報を、前記フラッシュメモリデバイスに読み出し可能に記憶する手段を更に備えることを特徴とする請求項７に記載のフラッシュメモリデバイス。
　　【請求項１０】
　コンピュータ読取り可能なプログラムを格納したコンピュータ読み取り可能な記憶媒体であって、前記プログラムがコンピュータに、
　フラッシュメモリダイが欠陥であるかどうか判定するための少なくとも１つの基準を特定し、
　公称の初期容量を提供する１組のフラッシュメモリダイにおいて、１つまたは複数の欠陥フラッシュメモリダイを特定し、
　前記１つまたは複数の欠陥フラッシュメモリダイを不能化して、前記公称の初期容量未満の動作容量を有するフラッシュメモリシステムを提供し、欠陥フラッシュメモリダイの前記不能化は、特定された各ダイに対するチップイネーブル信号の無効化を含み、
　前記特定されたダイ以外の、前記フラッシュメモリシステム内のダイの容量に基づく前記動作容量を示す情報を前記フラッシュメモリシステムに読み出し可能に記憶することを含む処理を実行させることを特徴とするコンピュータ読み取り可能な記憶媒体。
　　【請求項１１】
　前記処理が、更に、前記フラッシュメモリシステムをフラッシュメモリパッケージに組み立てることを含むことを特徴とする請求項１０に記載のコンピュータ読み取り可能な記憶媒体。
　　【請求項１２】
　前記動作容量は、前記公称の初期容量から不能化された前記ダイのそれぞれの容量分だけ減少させた容量と実質的に等しいことを特徴とする請求項１０に記載のコンピュータ読み取り可能な記憶媒体。
　　【請求項１３】
　前記処理が、更に、前記動作容量を前記フラッシュメモリパッケージと関連付けることを含むことを特徴とする請求項１１に記載のコンピュータ読み取り可能な記憶媒体。
　　【請求項１４】
　前記処理が、更に、関連付けられた前記動作容量を用いて前記フラッシュメモリパッケージにラベル付けすることを含むことを特徴とする請求項１１に記載のコンピュータ読み取り可能な記憶媒体。
　　【請求項１５】
　前記１つまたは複数の欠陥フラッシュメモリダイを特定する処理は、前記少なくとも１つの基準に基づいて少なくとも１つの欠陥フラッシュメモリダイを特定するために、フラッシュメモリパッケージを試験することを含むことを特徴とする請求項１０に記載のコンピュータ読み取り可能な記憶媒体。
　　【請求項１６】
　前記処理が、更に、特定された前記欠陥フラッシュメモリダイの各々における有効使用可能記憶容量を示す情報を、前記フラッシュメモリシステムに読み出し可能に記憶することを特徴とする請求項１０に記載のコンピュータ読み取り可能な記憶媒体。」
（以下、「補正後の請求項」という。）と補正するものである。なお、上記では補正前の各請求項と補正後の各請求項に付されていた下線は省略した。
　
２．補正内容の検討
　本件補正は、請求項１に「メモリアクセスの動作の前記不能化は、前記特定されたダイへのアクセスを動作不能化するようにメモリコントローラを構成し、」という記載を追加することを含むものである。
　本件補正における「メモリアクセスの動作の前記不能化は、前記特定されたダイへのアクセスを動作不能化するようにメモリコントローラを構成し、」という記載は、補正前の請求項１における「特定された各ダイへのメモリアクセスの動作を不能化し、」でいうところの「メモリアクセスの動作」を「不能化」する手法をさらに限定するものである。
　そのため、本件補正は、補正前の請求項１における発明特定事項をさらに限定するものであり、その限定により産業上の利用分野や解決しようとする課題が特段変更されるものでもないから、本件補正は、少なくとも請求項１に関しては、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項第２号に掲げられている目的（以下、「限定的減縮の目的」という。）を有するものである。
　このように、本件補正は、限定的減縮の目的を有するものであるので、以下では、本件補正が、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に違反するものであるか、特に、補正後の請求項１に係る発明が、特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができないものであるかを検討する。
　
３．補正後の請求項１に係る発明の認定
　補正後の請求項１に係る発明は、本件補正により補正された、本願の特許請求の範囲の請求項１に記載されたとおりの次のものと認められる。
　
「複数のフラッシュメモリダイを有するフラッシュメモリデバイスを作動させる方法であって、
　フラッシュメモリデバイス内の１つまたは複数の欠陥フラッシュメモリダイを特定し、
　特定された各ダイへのメモリアクセスの動作を不能化し、メモリアクセスの動作の前記不能化は、前記特定されたダイへのアクセスを動作不能化するようにメモリコントローラを構成し、
　前記特定されたダイ以外の、前記フラッシュメモリデバイス内のダイの容量に基づく使用可能フラッシュメモリ容量を示す情報を前記フラッシュメモリデバイスに読み出し可能に記憶することを特徴とする方法。」
　
４．先行技術文献に記載されている技術的事項と先行技術文献に記載されている発明の認定
ア．引用例１に記載されている技術的事項
　本願の優先権主張の日前に頒布された刊行物である特開２００２−１２３４３２号公報（平成１４年４月２６日出願公開。以下、「引用例１」という。）には、図面とともに、以下の技術的事項が記載されている。
　
（１の１）
「【０００９】
【課題を解決するための手段】本発明は、上記の目的を達成するため、次の構成を有する。本発明の第１の要旨は、複数個のＩＣチップを１つのパッケージ内に搭載してなる複合メモリ装置において、パッケージには、少なくとも１以上の不揮発性メモリチップを設け、不揮発性メモリチップの所定の領域に、各ＩＣチップの動作テストの結果を含む履歴情報を書き込むことを特徴とする複合メモリ装置にある。
【００１０】…（中略）…
【００１１】本発明の第３の要旨は、要旨１または２記載の複合メモリ装置を選別する方法であって、不良品と判断された複合メモリ装置内の各ＩＣチップの履歴情報を前記不揮発性メモリチップから読み出す読出工程と、読出工程で読み出した情報に基づいて、仕様変更の選別を行う選別工程と、を有することを特徴とする複合メモリ装置の選別方法にある。
【００１２】本発明の第４の要旨は、選別工程は、履歴情報に含まれるにメモリ容量…（中略）…に関する評価結果情報に基づいてランク別に選別するようにしたことを特徴とする要旨３記載の複合メモリ装置の選別方法にある。
【００１３】本発明の第５の要旨は、履歴情報に基づいて不具合のあるＩＣチップを特定し、正常なＩＣチップから電気的に切断する分離工程を有することを特徴とする要旨３または４記載の複合メモリ装置の選別方法にある。」
　
（１の２）
「【００１５】…（中略）…不揮発性メモリチップ、例えばフラッシュメモリ…（後略）…」
　
（１の３）
「【００１８】図１は、本発明に係る複合メモリモジュールの構成を例示する縦断面図である。ＣＳＰ（Chip Size Package）の複合メモリモジュール１は、ＩＣチップ２、４、及び不揮発性メモリチップ３を実装、封止してなる。…（中略）…
【００１９】…（中略）…また、ＩＣチップ２、４は、不揮発性メモリチップ…（中略）…で構成できる。」
　
（１の４）
「【００２１】図２は、不揮発性メモリチップ３のメモリ領域の構成図である。図２において、３１はフラッシュメモリのメインメモリ領域、３２はフラッシュメモリ自身の製造履歴およびテスト履歴を記録する領域、３３は複合メモリモジュール１内に搭載されている他のＩＣチップ２、４の製造履歴およびテスト履歴を記録する領域を示している。」
　
（１の５）
「【００２６】この出荷テストにおいて、各ＩＣチップ２、３、４それそれに対するテスト履歴データが確定した時点で、テスターを用いて確定した各ＩＣチップの製造履歴およびテスト履歴情報が、不揮発性メモリ３内の所定の領域３２、３３に書き込まれる（ステップＳ４ａ、Ｓ４ｂ）。その際、不揮発性メモリ３自身のテスト履歴は領域３２に書き込まれ、その他のＩＣチップ２、４のテスト履歴は領域３３に書き込まれる。」
　
（１の６）
「【００３０】前記選別工程（Ｓ４ｃ）において、製造者は図示しない簡易テスタを使用して複合メモリモジュール１の不揮発性メモリ３から必要な履歴情報を読み出すことにより、複合メモリモジュール１をメモリ容量…（中略）…に基づく仕様やランク別に選別することができる。本実施形態では、不揮発性メモリ３から読み出された履歴情報によってＩＣチップ２が不良チップであることを知ることができるので、本来３チップ搭載品である複合メモリモジュール１を、２チップ搭載品すなわち２つのＩＣチップ３、４のみ使用する別の製品として選別することができる。
【００３１】この例のように３チップ搭載品を２チップ搭載品に仕様変更する場合、不具合なＩＣチップ２の外部電源端子を切断することによって、他の２つのＩＣチップ３、４は悪影響を受けることなく正常に動作できるようにすることができる。…（後略）…」
　
（１の７）
「【００３３】このように、不良品と判断された複合メモリモジュール１内の不揮発性メモリチップ３に書き込まれている各ＩＣチップ２、３、４の履歴情報に基づいて、その複合メモリモジュール１を所期の仕様と異なる別の仕様の製品として選別するようにしたことで、不良品として処理される複合メモリモジュール１の割合を小さくして、実質的に歩留まりを向上させ、複合メモリモジュール１の生産性を高めることができる。」
　　
イ．引用発明の認定
　上記（１の３）に「ＣＳＰ（Chip Size Package）の複合メモリモジュール１は、ＩＣチップ２、４、及び不揮発性メモリチップ３を実装、封止してなる。」、「ＩＣチップ２、４は、不揮発性メモリチップ…（中略）…で構成できる。」と記載されていることから、引用例１は、複数の不揮発性メモリチップ２、３、４を有するＣＳＰ（Ｃｈｉｐ　Ｓｉｚｅ　Ｐａｃｋａｇｅ）の複合メモリモジュール１に関するものである。
　また、上記（１の２）には「不揮発性メモリチップ、例えばフラッシュメモリ」と記載され、上記（１の４）には「図２は、不揮発性メモリチップ３のメモリ領域の構成図である。図２において、３１はフラッシュメモリのメインメモリ領域、３２はフラッシュメモリ自身の製造履歴およびテスト履歴を記録する領域、…（中略）…を示している。」と記載されていることから、引用例１における「不揮発性メモリチップ」は「フラッシュメモリ」であることが、引用例１においては想定されているものである。つまり、引用例１は、複数のフラッシュメモリである不揮発性メモリチップ２、３、４を有するＣＳＰ（Ｃｈｉｐ　Ｓｉｚｅ　Ｐａｃｋａｇｅ）の複合メモリモジュール１に関するものである。
　このように、引用例１は、複数のフラッシュメモリである不揮発性メモリチップ２、３、４を有するＣＳＰ（Ｃｈｉｐ　Ｓｉｚｅ　Ｐａｃｋａｇｅ）の複合メモリモジュール１に関するものであるから、複数のフラッシュメモリである不揮発性メモリチップ２、３、４を有するＣＳＰ（Ｃｈｉｐ　Ｓｉｚｅ　Ｐａｃｋａｇｅ）の複合メモリモジュール１を作動させる方法に関するものであることも自明である。
　
　上記（１の５）に「この出荷テストにおいて、各ＩＣチップ２、３、４それそれに対するテスト履歴データが確定した時点で、テスターを用いて確定した各ＩＣチップの製造履歴およびテスト履歴情報が、不揮発性メモリ３内の所定の領域３２、３３に書き込まれる（ステップＳ４ａ、Ｓ４ｂ）。」と記載され、上記（１の６）に「複合メモリモジュール１の不揮発性メモリ３から必要な履歴情報を読み出すことにより、複合メモリモジュール１をメモリ容量…（中略）…に基づく仕様やランク別に選別することができる。本実施形態では、不揮発性メモリ３から読み出された履歴情報によってＩＣチップ２が不良チップであることを知ることができる」と記載され、上記（１の１）に「履歴情報に基づいて不具合のあるＩＣチップを特定し」と記載されている。また既に示したようにＩＣチップ２、３、４は不揮発性メモリチップでよいものである。つまり、引用例１では、複合メモリモジュール１内の不具合のある不揮発性メモリチップを特定するものである。そして、引用例１における複合メモリモジュール１内には３つの不揮発性メモリチップがあるから、不具合のある不揮発性メモリチップとして特定されるものは１つまたは複数であることも自明である。よって、引用例１では、複合メモリモジュール１内の１つまたは複数の不具合のある不揮発性メモリチップを特定するものである。
　
　上記（１の５）に「この出荷テストにおいて、各ＩＣチップ２、３、４それそれに対するテスト履歴データが確定した時点で、テスターを用いて確定した各ＩＣチップの製造履歴およびテスト履歴情報が、不揮発性メモリ３内の所定の領域３２、３３に書き込まれる（ステップＳ４ａ、Ｓ４ｂ）。」と記載され、上記（１の６）に「複合メモリモジュール１の不揮発性メモリ３から必要な履歴情報を読み出すことにより、複合メモリモジュール１をメモリ容量…（中略）…に基づく仕様やランク別に選別することができる。本実施形態では、不揮発性メモリ３から読み出された履歴情報によってＩＣチップ２が不良チップであることを知ることができるので、本来３チップ搭載品である複合メモリモジュール１を、２チップ搭載品すなわち２つのＩＣチップ３、４のみ使用する別の製品として選別することができる。…（中略）…この例のように３チップ搭載品を２チップ搭載品に仕様変更する場合、不具合なＩＣチップ２の外部電源端子を切断することによって、他の２つのＩＣチップ３、４は悪影響を受けることなく正常に動作できるようにすることができる。」と記載され、上記（１の７）に「不良品と判断された複合メモリモジュール１内の不揮発性メモリチップ３に書き込まれている各ＩＣチップ２、３、４の履歴情報に基づいて、その複合メモリモジュール１を所期の仕様と異なる別の仕様の製品として選別するようにした」と記載されている。また既に示したようにＩＣチップ２、３、４は不揮発性メモリチップでよいものである。つまり、引用例１では、不具合があると特定された各不揮発性メモリチップへのメモリアクセスの動作を不能化するものであり、そのメモリアクセスの動作の不能化は、不具合があると特定された不揮発性メモリチップの外部電源端子を切断することによりなされるものである。
　
　上記（１の５）に「この出荷テストにおいて、各ＩＣチップ２、３、４それそれに対するテスト履歴データが確定した時点で、テスターを用いて確定した各ＩＣチップの製造履歴およびテスト履歴情報が、不揮発性メモリ３内の所定の領域３２、３３に書き込まれる（ステップＳ４ａ、Ｓ４ｂ）。」と記載され、上記（１の６）に「複合メモリモジュール１の不揮発性メモリ３から必要な履歴情報を読み出す」、「不揮発性メモリ３から読み出された履歴情報」と記載されていることから、引用例１では、テスト履歴情報を複合メモリモジュール１に読み出し可能に記憶するものである。
　また、上記（１の６）に「複合メモリモジュール１の不揮発性メモリ３から必要な履歴情報を読み出すことにより、複合メモリモジュール１をメモリ容量…（中略）…に基づく仕様やランク別に選別することができる。本実施形態では、不揮発性メモリ３から読み出された履歴情報によってＩＣチップ２が不良チップであることを知ることができるので、本来３チップ搭載品である複合メモリモジュール１を、２チップ搭載品すなわち２つのＩＣチップ３、４のみ使用する別の製品として選別することができる。」と記載され、上記（１の７）に「不良品と判断された複合メモリモジュール１内の不揮発性メモリチップ３に書き込まれている各ＩＣチップ２、３、４の履歴情報に基づいて、その複合メモリモジュール１を所期の仕様と異なる別の仕様の製品として選別するようにした」と記載され、上記（１の１）に「不良品と判断された複合メモリ装置内の各ＩＣチップの履歴情報を前記不揮発性メモリチップから読み出す読出工程と、読出工程で読み出した情報に基づいて、仕様変更の選別を行う選別工程」、「選別工程は、履歴情報に含まれる」「メモリ容量…（中略）…に関する評価結果情報に基づいてランク別に選別するようにした」と記載されている。また既に示したようにＩＣチップ２、３、４はフラッシュメモリである不揮発性メモリチップでよいものである。つまり、引用例１における「テスト履歴情報」を複合メモリモジュール１から読み出すことにより、当該複合メモリモジュール１を、不具合があると特定された不揮発性メモリチップ以外の、当該複合メモリモジュール１内の不揮発性メモリチップの容量に基づく使用可能フラッシュメモリ容量を有する複合メモリモジュールとして扱うことができるものである。結局のところ、引用例１における「テスト履歴情報」は、不具合があると特定された不揮発性メモリチップ以外の、複合メモリモジュール１内の不揮発性メモリチップの容量に基づく使用可能フラッシュメモリ容量を示す情報である。
　よって、引用例１では、不具合があると特定された不揮発性メモリチップ以外の、複合メモリモジュール１内の不揮発性メモリチップの容量に基づく使用可能フラッシュメモリ容量を示す情報であるテスト履歴情報を複合メモリモジュール１に読み出し可能に記憶するものである。
　
　上記引用例１の記載事項及び図面を総合勘案すると、引用例１には、次の発明（以下、「引用発明」という。）が記載されていると認められる。
　
「複数のフラッシュメモリである不揮発性メモリチップ２、３、４を有するＣＳＰ（Ｃｈｉｐ　Ｓｉｚｅ　Ｐａｃｋａｇｅ）の複合メモリモジュール１を作動させる方法であって、
　複合メモリモジュール１内の１つまたは複数の不具合のある不揮発性メモリチップを特定し、
　特定された各不揮発性メモリチップへのメモリアクセスの動作を不能化し、メモリアクセスの動作の不能化は、特定された不揮発性メモリチップの外部電源端子を切断することによりなされ、
　特定された不揮発性メモリチップ以外の、複合メモリモジュール１内の不揮発性メモリチップの容量に基づく使用可能フラッシュメモリ容量を示す情報であるテスト履歴情報を複合メモリモジュール１に読み出し可能に記憶する方法。」
　
ウ．引用例２に記載されている技術的事項
　本願の優先権主張の日前に頒布された刊行物である特開平２−３８４３号公報（平成２年１月９日出願公開。以下、「引用例２」という。）には、図面とともに、以下の技術的事項が記載されている。なお、引用例２においては全角文字と半角文字の表記が混在しているが、以下では全角文字に統一している。
　
（２の１）
「従来のＩＣメモリカードは、以上のように構成されており、チップセレクト回路（３）は、インタフェースコネクタ（１）を介して入力される制御信号Ｃ及び上位アドレスＡ１に基づいて選択制御信号Ｓを出力し、所定のメモリチップ（２）を選択するようになっている。そして、選択されたメモリチップ（２）に対し、下位アドレスＡ２に応じてデータＤを書き込み又は読み出しが行なわれる。」（第１頁右下欄第１８行目〜第２頁左上欄第５行目）
　
（２の２）
「次に、第１図及び第２図に示したこの発明の一実施例の動作について説明する。
　まず、ＩＣ製造テスト工程において、各メモリチップ（２Ａ）に含まれる欠陥の特定アドレスが分かるので、予め、切換信号発生回路（１１）に特定アドレス及びそれに対応する代替アドレスＡ’をプログラムする。
　通常のデータ読み出し時には、前述と同様に制御信号Ｃ及び選択信号Ｓにより、所定のメモリチップ（２Ａ）から所望のデータＤが読み出され、インタフェースコネクタ（１）を介して外部のマイクロコンピュータに送られる。
　ここで、ＩＣメモリカードに入力されるアドレス、即ち上位アドレスＡ１及び下位アドレスＡ２がメモリチップ（２Ａ）の欠陥に対応した特定アドレスになると、切換信号発生回路（１１）は、メモリ切換信号Ｅを有意にすると共に、代替アドレスＡ’を出力し、メモリチップ（２Ａ）の特定アドレスの欠陥をマスクする。
　メモリ切換信号Ｅは、インバータ回路（１２）で反転されてチップセレクト回路（３Ａ）に入力され、チップセレクト回路（３Ａ）及びメモリチップ（２Ａ）を全て非動作状態にすると共に、一方では、代替メモリ（１０）に入力され、代替メモリ（１０）を選択して動作状態とする。」（第３頁左上欄第１５行目〜同頁右上欄第１９行目）
　
（２の３）
「尚、上記実施例では、不良のメモリチップ（２Ａ）がマスクＲＯＭの場合について説明したが、他のＲＯＭ又はＲＡＭであってもよい。」（第３頁左下欄第１８行目〜同頁同欄第２０行目）
　
エ．引用例３に記載されている技術的事項
　本願の優先権主張の日前に頒布された刊行物である特開平４−１２０６４３号公報（平成４年４月２１日出願公開。以下、「引用例３」という。）には、図面とともに、以下の技術的事項が記載されている。
　
（３の１）
「ファームウェアが格納されている各ＲＯＭチップ単位でイネーブル許可を可能とするためのデータを格納するＲＯＭセレクトレジスタ２１」（第２頁右上欄第８行目〜同頁同欄第１１行目）
　
（３の２）
「ＣＰＵ５は送られてきた障害チップの番号をＲＯＭセレクトレジスタ２１に格納させ、障害ＲＯＭに対応するＲＯＭセレクトレジスタ２１の出力レベルを“Ｌ”レベルとする。以上で障害ＲＯＭはディセエーブル状態となる。」（第２頁左下欄第１４行目〜同頁同欄第１８行目）
　
（３の３）
　引用例３の図面第１図には、ＲＯＭセレクトレジスタ２１と複数のＲＯＭ３１〜３ｎが示され、ＲＯＭセレクトレジスタ２１の個々のビット出力がそれぞれのＲＯＭ３１〜３ｎに対応することが示され、ＲＯＭセレクトレジスタ２１のあるビット出力の出力レベルが“Ｌ”レベルになると、ＮＡＮＤ回路を介して、対応するＲＯＭ３１〜３ｎのアクティブローである入力に、ノンアクティブ（引用例３の用語でいうところの「イネーブル」ではない「ディセエーブル」）を示す“Ｈ”レベルの信号が入力されることが示されている。
　
オ．メモリアクセス動作を不能化する手法に関する周知技術の認定
　上記（２の１）に「チップセレクト回路（３）は、…（中略）…選択制御信号Ｓを出力し、所定のメモリチップ（２）を選択するようになっている。」と記載され、上記（２の２）に「通常のデータ読み出し時には、前述と同様に…（中略）…選択信号Ｓにより、所定のメモリチップ（２Ａ）から所望のデータＤが読み出され」、「メモリチップ（２Ａ）の欠陥に対応した特定アドレスになると、切換信号発生回路（１１）は、メモリ切換信号Ｅを有意にすると共に、…（中略）…メモリチップ（２Ａ）の特定アドレスの欠陥をマスクする。…（改行）…メモリ切換信号Ｅは、インバータ回路（１２）で反転されてチップセレクト回路（３Ａ）に入力され、チップセレクト回路（３Ａ）及びメモリチップ（２Ａ）を全て非動作状態にする」と記載されているように、引用例２では、メモリチップ（２Ａ）へのメモリアクセスの動作を不能化するように、当該メモリチップ（２Ａ）を非動作状態にする選択信号（選択制御信号）Ｓを当該メモリチップ（２Ａ）に入力するごとく、メモリチップ（２Ａ）を制御するための手段（引用例２においては「切換信号発生回路（１１）」及び「チップセレクト回路（３）」）を構成するものである。
　上記（３の１）に「ファームウェアが格納されている各ＲＯＭチップ単位でイネーブル許可を可能とするためのデータを格納するＲＯＭセレクトレジスタ２１」と記載され、上記（３の２）に「ＣＰＵ５は送られてきた障害チップの番号をＲＯＭセレクトレジスタ２１に格納させ、障害ＲＯＭに対応するＲＯＭセレクトレジスタ２１の出力レベルを“Ｌ”レベルとする。以上で障害ＲＯＭはディセエーブル状態となる。」と記載されるとともに、上記（３の３）として示したごとく、引用例３の図面第１図には、ＲＯＭセレクトレジスタ２１と複数のＲＯＭ３１〜３ｎが示され、ＲＯＭセレクトレジスタ２１の個々のビット出力がそれぞれのＲＯＭ３１〜３ｎに対応することが示され、ＲＯＭセレクトレジスタ２１のあるビット出力の出力レベルが“Ｌ”レベルになると、ＮＡＮＤ回路を介して、対応するＲＯＭ３１〜３ｎのアクティブローである入力に、ノンアクティブ（引用例３の用語でいうところの「イネーブル」ではない「ディセエーブル」）を示す“Ｈ”レベルの信号が入力されることが示されている。つまり、引用例３では、ＲＯＭチップ３１〜３ｎへのメモリアクセスの動作を不能化するように、当該ＲＯＭチップ３１〜３ｎをイネーブルでない状態にする信号を当該ＲＯＭチップ３１〜３ｎに入力するごとく、ＲＯＭチップ３１〜３ｎを制御するための手段（引用例３においては「ＲＯＭセレクトレジスタ２１」及び「ＮＡＮＤ回路」）を構成するものである。
　以上のごとく引用例２及び引用例３に例示されている技術、すなわち、メモリチップへのメモリアクセスの動作を不能化するように、当該メモリチップをイネーブルでない状態にする信号を当該メモリチップに入力するごとく、メモリチップを制御するための手段を構成することは、当業者にとって周知な技術である（以下、この周知技術を「周知技術１」という。）。
　
５．対比
　補正後の請求項１に係る発明と引用発明を比較する。
　
　引用発明の「フラッシュメモリである不揮発性メモリチップ」は補正後の請求項１に係る発明における「フラッシュメモリダイ」に相当する。
　引用発明の「ＣＳＰ（Ｃｈｉｐ　Ｓｉｚｅ　Ｐａｃｋａｇｅ）の複合メモリモジュール」は補正後の請求項１に係る発明における「フラッシュメモリデバイス」に相当する。
　引用発明の「不具合のある不揮発性メモリチップ」は補正後の請求項１に係る発明における「欠陥フラッシュメモリダイ」に相当する。
　引用発明の「使用可能フラッシュメモリ容量を示す情報であるテスト履歴情報」は補正後の請求項１に係る発明における「使用可能フラッシュメモリ容量を示す情報」に相当する。
　
　すると、補正後の請求項１に係る発明と引用発明とは、次の点で一致する。
　
＜一致点＞　　
　複数のフラッシュメモリダイを有するフラッシュメモリデバイスを作動させる方法であって、
　フラッシュメモリデバイス内の１つまたは複数の欠陥フラッシュメモリダイを特定し、
　特定された各ダイへのメモリアクセスの動作を不能化し、
　前記特定されたダイ以外の、前記フラッシュメモリデバイス内のダイの容量に基づく使用可能フラッシュメモリ容量を示す情報を前記フラッシュメモリデバイスに読み出し可能に記憶することを特徴とする方法。
　
　一方で、両者は、次の点で相違する。
　
＜相違点＞
　補正後の請求項１に係る発明では「メモリアクセスの動作の前記不能化は、前記特定されたダイへのアクセスを動作不能化するようにメモリコントローラを構成」することによりなされるものであるのに対し、引用発明では「メモリアクセスの動作の不能化は、特定された不揮発性メモリチップの外部電源端子を切断することによりなされ」るものである点。
　
６．判断
　上記相違点について検討する。
　
　既に周知技術１として示したように、メモリチップへのメモリアクセスの動作を不能化するように、当該メモリチップをイネーブルでない状態にする信号を当該メモリチップに入力するごとく、メモリチップを制御するための手段を構成することは、当業者にとって周知な技術である。
　また、メモリチップを制御するための手段をメモリコントローラとすることも、当業者であれば適宜なし得たことである。
　引用発明と周知技術１はともに、メモリチップへのメモリアクセスの動作の可否に関するものであるので、引用発明におけるメモリアクセスの動作の不能化の手法として周知技術１を適用し、引用発明において、メモリアクセスの動作の不能化を、特定された不揮発性メモリチップの外部電源端子を切断することにより為すことに代えて、特定された不揮発性メモリチップへのアクセスを動作不能化するようにメモリコントローラを構成することにより為すように設計変更することに、特段の困難性はない。
　よって、上記相違点は格別のものではない。
　
　また、補正後の請求項１に係る発明が有する作用効果は、引用発明及び周知技術１から当業者が予測できた範囲内のものである。
　
　よって、補正後の請求項１に係る発明は、引用発明及び周知技術１に基いて、当業者が容易に発明をすることができたものである。
　　　
７．小括
　したがって、補正後の請求項１に係る発明は、その優先権主張の日前に日本国内又は外国において頒布された刊行物に記載された発明に基いて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができないものである。つまり、本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に違反するので、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　よって、上記補正却下の決定の結論のとおり決定する。
　
第３．本願発明の認定
　平成２３年２月１日付けの手続補正は上記のとおり却下されたので、本願の請求項１に係る発明（以下、「本願発明」という。）は、平成２２年３月１９日付けの手続補正により補正された、本願の特許請求の範囲の請求項１に記載されたとおりの次のものと認められる。
　
「複数のフラッシュメモリダイを有するフラッシュメモリデバイスを作動させる方法であって、
　フラッシュメモリデバイス内の１つまたは複数の欠陥フラッシュメモリダイを特定し、
　特定された各ダイへのメモリアクセスの動作を不能化し、
　前記特定されたダイ以外の、前記フラッシュメモリデバイス内のダイの容量に基づく使用可能フラッシュメモリ容量を示す情報を前記フラッシュメモリデバイスに読み出し可能に記憶することを特徴とする方法。」
　
第４．特許法第２９条第１項第３号の検討
１．先行技術文献に記載されている発明の認定
　原審が拒絶理由通知において引用した引用例１には、図面とともに、上記「第２．補正却下の決定」の「４．先行技術文献に記載されている技術的事項と先行技術文献に記載されている発明の認定」の「ア．引用例１に記載されている技術的事項」で示される技術的事項が記載されており、上記「第２．補正却下の決定」の「４．先行技術文献に記載されている技術的事項と先行技術文献に記載されている発明の認定」の「イ．引用発明の認定」にて、「引用発明」として認定したとおりの発明が記載されていると認められる。
　
２．対比・判断
　本願発明は、補正後の請求項１に係る発明から「メモリアクセスの動作の前記不能化は、前記特定されたダイへのアクセスを動作不能化するようにメモリコントローラを構成し、」という発明特定事項を除いたものである。
　上記「第２．補正却下の決定」の「５．対比」にて示したように、補正後の請求項１に係る発明と引用発明との相違点は、補正後の請求項１に係る発明における「メモリアクセスの動作の前記不能化は、前記特定されたダイへのアクセスを動作不能化するようにメモリコントローラを構成し、」という発明特定事項に基づくものであるから、当該発明特定事項のない本願発明と引用発明には相違点がなく、次の点で一致することになる。
　
＜一致点＞
　複数のフラッシュメモリダイを有するフラッシュメモリデバイスを作動させる方法であって、
　フラッシュメモリデバイス内の１つまたは複数の欠陥フラッシュメモリダイを特定し、
　特定された各ダイへのメモリアクセスの動作を不能化し、
　前記特定されたダイ以外の、前記フラッシュメモリデバイス内のダイの容量に基づく使用可能フラッシュメモリ容量を示す情報を前記フラッシュメモリデバイスに読み出し可能に記憶することを特徴とする方法。
　
　よって、本願発明は引用例１に記載された発明である。
　本願発明は、特許法第２９条第１項第３号に該当し、特許を受けることができない。
　　
第５．特許法第３７条の検討
　上記「第４．特許法第２９条第１項第３号の検討」で示したように、本願発明は、本願の優先権主張の日前に既に公知であり、先行技術に対する貢献をもたらすものではないから、本願発明には、特許法第３７条が委任する経済産業省令である特許法施行規則第２５条の８で定める特別な技術的特徴はない。それゆえ、本願発明と、本願の請求項４乃至１１、１４乃至２５に係る発明との間に、同一又は対応する特別な技術的特徴はない。よって、本願発明と、本願の請求項４乃至１１、１４乃至２５に係る発明とは、特許法第３７条が委任する経済産業省令である特許法施行規則第２５条の８で定める技術的関係を有しているとはいえないから、本願は同法第３７条に規定する要件を満たしていない。
　
第６．むすび
　本願の請求項１に係る発明は、その優先権主張の日前に日本国内又は外国において頒布された刊行物に記載された発明であるから、特許法第２９条第１項第３号に該当し、他の請求項について検討をするまでもなく、特許を受けることができない。 
　さらに、本願の請求項１に係る発明と、本願の請求項４乃至１１、及び、１４乃至２５に係る発明とは、特許法第３７条が委任する経済産業省令である特許法施行規則第２５条の８で定める技術的関係を有しているとはいえないから、本願は同法第３７条に規定する要件を満たしていない。
　
　よって、結論のとおり審決する。