【誤訳訂正書】
【提出日】平成18年8月24日(2006.8.24)
【誤訳訂正１】
【訂正対象書類名】明細書
【訂正対象項目名】特許請求の範囲
【訂正方法】変更
【訂正の内容】
【特許請求の範囲】
【請求項１】
ドップラー訂正を持つスペクトラム拡散整合フィルタを実装する方法であって、
（ａ）「ドップラー・シフト訂正」と「符号信号に対する相関」がなされるべき複素信号の入力サンプルを受信するステップと、
（ｂ）「入力サンプルの少なくとも一部」を「ドップラー・シフト訂正値」と複素混合するステップと、
（ｃ）「入力サンプルの混合された部分」と「符号信号の現在の符号位相」との複素積を計算するステップと、
（ｄ）計算された複素積を「現在の複素積分値」として合算するステップと、
（ｅ）「現在の複素積分値」の二乗の和の平方根値を計算するステップであって、各平方根値が「大きさ」と「関連する符号位相」を有するステップと、
（ｆ）符号信号を次の「現在の符号位相」にシフトするステップと、
（ｇ）符号信号の現在の符号位相に対してステップ（ｃ）〜ステップ（ｆ）を繰り返すステップと、
（ｈ）最大の「大きさ」を有する計算された平方根値の「符号位相」と「大きさ」を、ドップラー・シフトについて訂正された、入力サンプルと符号信号の間の相関の指標として出力するステップとを含む方法。
【請求項２】
さらに、受信された複素信号の値域を制限するステップを含む請求項１に記載の方法。
【請求項３】
さらに、受信された複素信号に対してサンプリング周波数を制限するステップを含む請求項１に記載の方法。
【請求項４】
さらに、受信された複素信号に対してサンプリング周波数を制限するステップの前に、帯域制限フィルタリングを適用するステップを含む請求項３に記載の方法。
【請求項５】
計算された各平方根値が格納される請求項１に記載の方法。
【請求項６】
ドップラー訂正を持つスペクトラム拡散整合フィルタを実装する回路であって、
（ａ）「ドップラー・シフト訂正」と「符号信号に対する相関」がなされるべき複素信号の入力サンプルを受信し、格納するように構成された格納回路と、
（ｂ）ドップラー・シフト訂正値を生成するドップラー・シフト発生器と、
（ｃ）「入力サンプルの少なくとも一部」を「ドップラー・シフト発生器からのドップラー・シフト訂正値」と混合する、格納回路とドップラー・シフト発生器に接続された複素ミキサと、
（ｄ）「入力サンプルの混合された部分」と「符号信号の現在の符号位相」との複素積を計算する、複素ミキサと符号信号入力に接続された複素積生成回路と、
（ｅ）計算された複素積を「現在の複素積分値」として合算する、複素積生成回路に接続された合算回路と、
（ｆ）「現在の複素積分値」の二乗の和の平方根値を計算する、合算回路に接続された平方根回路であって、各平方根値が「大きさ」と「関連する符号位相」を有する平方根回路と、
（ｇ）複数の計算された平方根値を処理する、平方根回路に接続された出力処理回路であって、最大の「大きさ」を有する計算された平方根値の「符号位相」と「大きさ」が、ドップラー・シフトについて訂正された、入力サンプルと符号信号の間の相関を示す出力処理回路を含む回路。
【請求項７】
さらに、受信された複素信号の値域を制限する制限回路を含む請求項６に記載の回路。
【請求項８】
さらに、受信された複素信号に対してサンプリング周波数を制限する制限回路を含む請求項６に記載の回路。
【請求項９】
さらに、制限回路の前に接続された帯域制限フィルタを含む請求項８に記載の回路。
【請求項１０】
ドップラー訂正を持つスペクトラム拡散整合フィルタを実装するための、コンピュータ読み出し可能媒体上に存在するコンピュータ・プログラムであって、コンピュータに対して、
（ａ）「ドップラー・シフト訂正」と「符号信号に対する相関」がなされるべき複素信号の入力サンプルを受信させる命令と、
（ｂ）「入力サンプルの少なくとも一部」を「ドップラー・シフト訂正値」と複素混合させる命令と、
（ｃ）「入力サンプルの混合された部分」と「符号信号の現在の符号位相」との複素積を計算させる命令と、
（ｄ）計算された複素積を「現在の複素積分値」として合算させる命令と、
（ｅ）「現在の複素積分値」の二乗の和の平方根値を計算させる命令であって、各平方根値が「大きさ」と「関連する符号位相」を有する命令と、
（ｆ）符号信号を次の「現在の符号位相」にシフトさせる命令と、
（ｇ）符号信号の現在の符号位相に対して命令（ｃ）〜命令（ｆ）を繰り返させる命令と、
（ｈ）最大の「大きさ」を有する計算された平方根値の「符号位相」と「大きさ」を、ドップラー・シフトについて訂正された、入力サンプルと符号信号の間の相関の指標として出力させる命令とを有するコンピュータ・プログラム。
【請求項１１】
さらに、コンピュータに対して、受信された複素信号の値域を制限させる命令を含む請求項１０に記載のコンピュータ・プログラム。
【請求項１２】
さらに、コンピュータに対して、受信された複素信号に対してサンプリング周波数を制限させる命令を含む請求項１０に記載のコンピュータ・プログラム。
【請求項１３】
さらに、コンピュータに対して、受信された複素信号に対してサンプリング周波数を制限する前に、帯域制限フィルタリングを適用させる命令を含む請求項１２に記載のコンピュータ・プログラム。
【請求項１４】
計算された各平方根値が格納される請求項１０に記載のコンピュータ・プログラム。
【誤訳訂正２】
【訂正対象書類名】明細書
【訂正対象項目名】００３１
【訂正方法】変更
【訂正の内容】
【００３１】
図４ａは、本発明で使用されるドップラー発生器５０の概念的な実施態様のブロック図である。ドップラー発生器５０は、加算器５０−２に結合されたレジスタ５０−１、累算レジスタ５０−２および状態機械５０−４を含む。図４ｂは、図４ａに示される状態機械５０−４の状態機械図である。発生器の出力は、複数レベル（たとえば、３レベル）量子化複素位相子（ｃｏｓｉｎｅ＋ｊ*ｓｉｎｅ）である。位相は、４５°に量子化される。動作時、所望のドップラー値がバスを通ってレジスタ５０−１に書き込まれる。その大きさは、４複素サンプルを含むワードがサンプルＲＡＭ４４から読み出されるのと同じレートで、アキュムレータ５０−３に加算される。アキュムレータ５０−３がオーバーフロー状態を持つ時はいつでも、状態機械５０−４は、サインｂｉｔの値に依存して、ひとつの状態だけ、進むか、または、戻される。オーバーフロー状態は、蓄積されたドップラーの４５°を表す。代替の実施形態において、ドップラー発生器５０は、事前に計算されて格納されたドップラー・シフト訂正値を持つルックアップ・テーブル（たとえば、ＲＯＭに）であってもよい。
【誤訳訂正３】
【訂正対象書類名】明細書
【訂正対象項目名】００３５
【訂正方法】変更
【訂正の内容】
【００３５】
ＰＮ符号およびドップラー・シフトされた信号サンプルがＰＮ符号レジスタ４６およびサンプル・レジスタ４８にそれぞれローディングされると、相関処理が始まる。各複素信号サンプルは、対応するＰＮ符号チップによって乗算される。各符号チップに対して２サンプルが存在するか、または、全ての２サンプルに対して半チップ離れた相関の対が存在する。工程は符号反転のみのため、全２０４６の「乗算」はただちに行われる。結果の積は、１ｍｓの複素同調積分として合算および出力するために、加算木に入力される。積／加算回路５４は、これら機能を実行する。
【誤訳訂正４】
【訂正対象書類名】明細書
【訂正対象項目名】００４９
【訂正方法】変更
【訂正の内容】
【００４９】
プログラム実装
目的を現在の技術で実行するために、本発明の好ましい実施形態は、主に、専用回路に実装される。しかし、本発明により実行される機能は、以下のステップを生成することができる一般化されたプログラム可能回路に実装されてもよい。
（１）ドップラー・シフト訂正され、符号信号に相関させられる複素信号の入力サンプルを受信し、格納するステップ。任意選択で、受信された複素信号の値域および／またはサンプリング周波数を制限する。
（２）格納された入力サンプルの少なくとも一部とドップラー・シフト訂正値とを複素混合するステップ。
（３）格納された入力サンプルの混合部分と符号信号の現在符号位相の複素積を計算するステップ。
（４）計算された複素積を現在複素積分値として合算するステップ。
（５）現在の複素積分値の二乗の和の平方根を計算（および、通常、格納する）するステップ。
（６）符号信号を次の現在符号位相にシフトするステップ。
（７）符号信号の現在符号位相に対して、ステップ（３）〜ステップ（６）を繰り返すステップ。
（８）最大の大きさを持つ、計算され、格納された平方根の値の符号位相と大きさを、ドップラー・シフトに対して訂正された、入力サンプルと符号信号の間の相関の指標として、出力するステップ。