【手続補正書】
【提出日】平成17年11月17日(2005.11.17)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
底部電極層、強誘電体相および頂部電極層を順次ベース構造上に蒸着させてコンデンサ前駆体構造を形成し、次いで、化学機械的研磨によってコンデンサ前駆体構造を平面化して該強誘電体コンデンサ構造を得ることを特徴とする、強誘電体コンデンサ構造の製法。
【請求項２】
さらに、化学機械的研磨によってそれを平面化する前に、誘電緩衝層をコンデンサ前駆体構造上に蒸着させることを含む、請求項１記載の製法。
【請求項３】
電極層のドライエッチングまたは強誘電体層のドライエッチングなくして行われ、ここで、強誘電体コンデンサ構造が１μｍ未満の特徴サイズを有する、請求項１記載の製法。
【請求項４】
基材中の包埋回路に対する分離誘電性材料中に第１路を形成し；
該第１路中にプラグを蒸着させ；
分離誘電性材料およびプラグを平面化し；
平面化プラグ上に分離誘電性材料を蒸着させ；
分離誘電性材料の表面にコンデンサ窪みを形成し；
分離誘電性材料上に、順次、底部電極層、強誘電体層および頂部電極層を蒸着させ、所望により、分離誘電性材料および底部層の間の導電性バリア材料の層を蒸着させ、所望により、頂部電極層上に誘電緩衝層を蒸着させて、順次に蒸着された層の薄膜スタックを形成し；
化学機械的研磨によって薄膜スタックを平面化してコンデンサ窪み中に三次元スタックコンデンサを得；
蒸着絶縁不動態化層およびレベル間誘電層を蒸着させて、コンデンサ窪み中の三次元スタックコンデンサ上にバリア構造を形成し；
バリア構造中に第２路を形成し；
バリア構造および第２路上に、順次、拡散バリア層および金属化層を蒸着させて、バリア構造中の第２路を確実に充填し；そして、金属化層をパターン化して三次元スタックコンデンサ用のライン構造を形成する；
ことを特徴とする、分離誘電性材料によって覆った包埋回路を含めた基材上のスタックコンデンサの製法。
【請求項５】
該基材が、ケイ素およびヒ化ガリウムよりなる群から選択される、請求項４記載の製法。
【請求項６】
該基材が、ケイ素で形成される、請求項４記載の製法。
【請求項７】
該分離誘電性材料が、ＳｉＯ２、Ｓｉ３Ｎ４、Ｂ−ドープＳｉＯ２、Ｐ−ドープＳｉＯ２、ＢおよびＰ−ドープＳｉＯ２、低誘電定数有機絶縁体材料、ＳｉＯｘＦｙ、Ｂ−ドープＳｉＯｘＦｙ、Ｐ−ドープＳｉＯｘＦｙおよびＢおよびＰ−ドープＳｉＯｘＦｙよりなる群から選択される材料を含み、ここで、ｘ＋ｙ＝２である、請求項４記載の製法。
【請求項８】
該プラグが、Ｂ、Ｐ、Ａｓおよびその組合せ、およびＷよりなる群から選択されるドーパントでドープしたＳｉよりなる群から選択される材料で形成される、請求項４記載の製法。
【請求項９】
該基材およびプラグが、ドライエッチングおよび化学機械的研磨よりなる群から選択される平面化方法を用いて平面化される、請求項４記載の製法。
【請求項１０】
該分離誘電材料が、ＣＶＤ、スパッタリングおよび湿式蒸着方法よりなる群から選択される方法によってプラグ上に蒸着させる、請求項４記載の製法。
【請求項１１】
導電性バリア層が、分離誘電性材料および底部電極層の間にあり、ここで、導電性プラグの頂部表面が、導電性バリア層の蒸着に先立っての、スパッターエッチングおよび加熱処理よりなる群から選択される方法によって清浄される、請求項４記載の製法。
【請求項１２】
該導電性バリア層が、ＴａＷＮ、ＴａＮ、ＴｉＷＮ、ＴａＳｉＮ、ＴａＡｌＮ、ＮｂＮ、ＺｒＮ、ＴａＴｉＮ、ＴｉＮ、ＴｉＳｉＮ、ＴｉＡｌＮ、ＩｒＯ２およびＳｉＣよりなる群から選択される材料で形成される、請求項４記載の製法。
【請求項１３】
該頂部電極および底部電極の各々が、独立して、貴金属、貴金属／非貴金属合金、貴金属／貴金属酸化物混合物、貴金属多層、および貴金属／非貴金属多層よりなる群から選択される材料で形成される、請求項４記載の製法。
【請求項１４】
該強誘電体材料層が、ＰＺＴ、ＳＢＴ、チタン化ビスマス、ＢＳＴ、ＬａＣａＭｎＯ３、および前記材料において共有結合または非共有結合置換によって形成された材料よりなる群から選択される材料で形成される、請求項４記載の製法。
【請求項１５】
薄膜スタック化学機械的研磨が、（ｉ）金属酸化物、金属窒化物および金属炭化物よりなる群から選択される研磨材料、および（ｉｉ）導電性バリア層、底部電極層、強誘電体層および頂部電極層の除去用の化学添加剤を含むスラリーでの機械的研磨を含む、請求項４記載の製法。
【請求項１６】
導電性バリア層が、分離誘電性材料および底部電極層の間にあり、ここで、該導電性バリア層が研磨停止層を含み、また、該研磨停止層が化学機械的研磨およびドライエッチングよりなる群から選択される除去技術によって順次に除去される、請求項４記載の製法。
【請求項１７】
さらに、薄膜スタックの平面化後に湿式またはドライエッチングによって三次元スタックコンデンサのエッジにおいて導電性残留物を除去する工程を含む、請求項４記載の製法。
【請求項１８】
さらに、薄膜スタック化学機械的研磨後に、ポスト−化学機械的研磨アニーリングを行って、化学機械的研磨の間に強誘電体層に対する物理的および／または化学的損傷を除去することを含む、請求項４記載の製法。
【請求項１９】
該絶縁体不動態化層が、ＴｉＯ２、ＨｆＯ２、Ｎｂ２Ｏ５、ＺｒＯ２、Ｔａ２Ｏ５、Ｓｉ３Ｎ４、およびその混合物よりなる群から選択される材料で形成される、請求項４記載の製法。
【請求項２０】
該レベル間誘電性層が、ＳｉＯ２、Ｓｉ３Ｎ４、Ｂ−ドープＳｉＯ２、Ｐ−ドープＳｉＯ２、ＢおよびＰ−ドープＳｉＯ２、低誘電定数有機絶縁体、ＳｉＯｘＦｙ、Ｂ−ドープＳｉＯｘＦｙ、Ｐ−ドープＳｉＯｘＦｙおよびＢおよびＰ−ドープＳｉＯｘＦｙよりなる群から選択される材料を含み、ここで、ｘ＋ｙ＝２である、請求項４記載の製法。
【請求項２１】
化学機械的研磨による薄膜スタックの平面化に先立って、誘電緩衝層が頂部電極層上に蒸着される、請求項４記載の製法。
【請求項２２】
該金属化層が、Ｗ，Ａｌ，ＣｕおよびＡｌ−Ｃｕ合金よりなる群から選択される材料で形成される、請求項４記載の製法。
【請求項２３】
基材中にコンデンサ窪みを形成し；
該コンデンサが窪み上に、順次、底部電極層、強誘電体層および頂部電極層を蒸着させ、所望により、コンデンサ窪みおよび底部電極層の間に導電性バリア材料の層を蒸着させ、所望により、頂部電極層上に誘電緩衝層を蒸着させて、順次に蒸着させた層の薄膜を形成し；
化学機械的研磨によって順次に蒸着された層の薄膜の平面化してコンデンサ窪み中にトレンチコンデンサを得；
絶縁不動態化層およびレベル間誘電性層を順次に蒸着させて、コンデンサ窪み中のトレンチコンデンサ上にバリア構造を形成し；
バリア構造中に路を形成し；
該バリア構造および路上に拡散バリア層を装着し；
該拡散バリア層を選択されたパターンにてパターン化し；
該基材のデバイス領域への第１路を形成し；
トレンチコンデンサ用のプレートならびにワードおよびビットライン構造の第１ライン要素を含めた回路構造を基材上に形成し；
該プレートおよびライン上に分離誘電性材料を蒸着させ；
該基材のデバイス領域への第２路を形成し；
金属化層を蒸着させて、該分離誘電性材料中の第２路を確実に充填し；そして、該金属化層をパターン化して、トレンチコンデンサ用のワード及びビットライン構造の補充的ライン要素を形成する；
ことを特徴とする、デバイス領域を含む基材上のトレンチコンデンサの製法。
【請求項２４】
該基材が、ケイ素およびヒ化ガリウムよりなる群から選択される材料で形成される、請求項２３記載の製法。
【請求項２５】
該分離誘電性層材料が、ＳｉＯ２、Ｓｉ３Ｎ４、Ｂ−ドープＳｉＯ２、Ｐ−ドープＳｉＯ２、ＢおよびＰ−ドープＳｉＯ２、低誘電定数有機絶縁体、ＳｉＯｘＦｙ、Ｂ−ドープＳｉＯｘＦｙ、Ｐ−ドープＳｉＯｘＦｙおよびＢおよびＰ−ドープＳｉＯｘＦｙよりなる群から選択される材料を含み、ここで、ｘ＋ｙ＝２である、請求項２３記載の製法。
【請求項２６】
該導電性バリア層が、ＴａＷＮ、ＴａＮ、ＴｉＷＮ、ＴａＳｉＮ、ＴａＡｌＮ、ＮｂＮ、ＺｒＮ、ＴａＴｉＮ、ＴｉＮ、ＴｉＳｉＮ、ＴｉＡｌＮ、ＩｒＯ２およびＳｉＣよりなる群から選択される材料で形成される、請求項２３記載の製法。
【請求項２７】
該底部電極層が、貴金属、貴金属／非貴金属合金、貴金属／貴金属酸化物混合物、貴金属多層、および貴金属／非貴金属多層よりなる群から選択される材料で形成される、請求項２３記載の製法。
【請求項２８】
該強誘電体材料層が、ＰＺＴ、ＳＢＴ、チタン化ビスマス、ＢＳＴ、ＬａＣａＭｎＯ３、および前記材料において共有結合または非共有結合置換によって形成された材料よりなる群から選択される材料で形成される、請求項２３記載の製法。
【請求項２９】
薄膜化学機械的研磨が、（ｉ）金属酸化物、金属窒化物および金属炭化物よりなる群から選択される研磨材料、および（ｉｉ）導電性バリア層、底部電極層、強誘電体層および頂部電極層の除去用の化学添加剤を含むスラリーでの機械的研磨を含む、請求項２３記載の製法。
【請求項３０】
導電性バリア層が、底部電極層の直下にあり、ここで、該導電性バリア層が研磨停止層を含み、該研磨停止層が化学機械的研磨およびドライエッチングよりなる群から選択される除去技術によって順次に除去される、請求項２３記載の製法。
【請求項３１】
さらに、薄膜スタックの平面化後に湿式またはドライエッチングによってトレンチコンデンサのエッジにおいて導電性残留物を除去する工程を含む、請求項２３記載の製法。
【請求項３２】
該絶縁不動態化層が、ＴｉＯ２、ＨｆＯ２、Ｎｂ２Ｏ５、ＺｒＯ２、Ｔａ２Ｏ５、Ｓｉ３Ｎ４、およびその混合物よりなる群から選択される材料で形成される、請求項２３記載の製法。
【請求項３３】
該レベル間誘電性層が、ＳｉＯ２、Ｓｉ３Ｎ４、Ｂ−ドープＳｉＯ２、Ｐ−ドープＳｉＯ２、ＢおよびＰ−ドープＳｉＯ２、低誘電定数有機絶縁体、ＳｉＯｘＦｙ、Ｂ−ドープＳｉＯｘＦｙ、Ｐ−ドープＳｉＯｘＦｙおよびＢおよびＰ−ドープＳｉＯｘＦｙよりなる群から選択される材料を含み、ここで、ｘ＋ｙ＝２である、請求項２３記載の製法。
【請求項３４】
化学機械的研磨による薄膜スタックの平面化に先立って、誘電緩衝層が頂部電極層上に蒸着される、請求項２３記載の製法。
【請求項３５】
該金属化層が、Ｗ，Ａｌ，ＣｕおよびＡｌ−Ｃｕ合金よりなる群から選択される材料で形成される、請求項２３記載の製法。
【請求項３６】
該基材が、包埋回路を含む、請求項２３記載の製法。
【請求項３７】
該回路構造が、少なくとも部分的にはポリシリコンの蒸着によって形成される、請求項２３記載の製法。