【手続補正書】
【提出日】平成17年10月17日(2005.10.17)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
電圧コントラスト検査のために設計されたテスト構造を備えるテスト用半導体装置であって、
電圧コントラスト検査中に第１電位に帯電するよう設計された複数のフローティング導電構造を有する第１サブ構造領域、および
前記電圧コントラスト検査中に前記第１電位とは異なる第２電位に帯電するように選択されたサイズを有する導電構造に結合された第２サブ構造領域
を備えるテスト用半導体装置。
【請求項２】
請求項１に記載のテスト用半導体装置であって、前記第１および第２サブ構造領域は単一のフォトリソグラフィステップで形成されるテスト用半導体装置。
【請求項３】
請求項１または２に記載のテスト用半導体装置であって、前記第１および第２サブ構造領域は前記基板に結合されないテスト用半導体装置。
【請求項４】
請求項１ないし請求項３のいずれかに記載のテスト用半導体装置であって、前記第１および第２サブ構造領域は共に同じレベル上にあるテスト用半導体装置。
【請求項５】
請求項１ないし請求項４のいずれかに記載のテスト用半導体装置であって、前記第２サブ構造領域は、前記第１サブ構造領域の導電ライン群のうちの１つにそれぞれ隣接する複数の平行ストリップセグメントを含むテスト用半導体装置。
【請求項６】
請求項５に記載のテスト用半導体装置であって、前記第２サブ構造領域はジグザグ形状を形成するテスト用半導体装置。
【請求項７】
請求項１ないし請求項６のいずれかに記載のテスト用半導体装置であって、前記第２サブ構造領域は、電圧コントラスト検査中に前記第１サブ構造領域よりもより遅く帯電するよう設計されたテスト用半導体装置。
【請求項８】
請求項１〜７のいずれかに記載のテスト用半導体装置であって、前記第２サブ構造領域は、電圧コントラスト検査中に前記第１サブ構造領域とは異なる輝度レベルを有するように設計されたテスト用半導体装置。
【請求項９】
請求項１ないし請求項８のいずれかに記載のテスト用半導体装置であって、前記第２サブ構造領域の前記導電構造は、電圧コントラスト検査中に、前記第２サブ構造領域内に存在する部分開放が検査されえるように選ばれたサイズを有するテスト用半導体装置。
【請求項１０】
電圧コントラスト検査のために設計されるテスト用半導体装置を製造する方法であって、
電子ビームによる走査によって第１電位に帯電するよう設計された複数のフローティング導電構造を有する第１サブ構造領域を形成すること、および
前記電子ビームによる走査によって前記第１電位とは異なる第２電位に帯電させるように選択されたサイズを有する導電構造に結合される第２サブ構造領域を形成すること
を含み、
前記第１および第２サブ構造領域は共に単一のフォトリソグラフィステップで形成される製造方法。
【請求項１１】
請求項１０に記載の製造方法であって、前記第１および第２サブ構造領域は単一のフォトリソグラフィステップで形成される製造方法。
【請求項１２】
請求項１０または１１に記載の製造方法であって、前記第１および第２サブ構造領域は前記基板に結合されない製造方法。
【請求項１３】
請求項１０ないし請求項１３のいずれかに記載の製造方法であって、前記第１および第２サブ構造領域は共に同じレベル上にある製造方法。
【請求項１４】
請求項１０ないし請求項１３のいずれかに記載の製造方法であって、前記第２サブ構造領域は、前記第１サブ構造領域の導電ライン群のうちの１つにそれぞれ隣接する複数の平行ストリップセグメントを含む製造方法。
【請求項１５】
請求項１４に記載の製造方法であって、前記第２サブ構造領域はジグザグ形状を形成する製造方法。
【請求項１６】
請求項１０ないし請求項１５のいずれかに記載の製造方法であって、前記第２サブ構造領域は、電圧コントラスト検査中に前記第１サブ構造領域よりもより遅く帯電するよう設計されている製造方法。
【請求項１７】
請求項１０ないし請求項１６のいずれかに記載の製造方法であって、前記第２サブ構造領域は、電圧コントラスト検査中に前記第１サブ構造領域とは異なる輝度レベルを有するように設計されている製造方法。
【請求項１８】
請求項１０ないし請求項１７のいずれかに記載の製造方法であって、前記第２サブ構造領域の前記導電構造は、電圧コントラスト検査により、前記第２サブ構造領域内に存在する部分開放が検査されえるサイズとして形成した製造方法。
【請求項１９】
請求項１０ないし請求項１８のいずれかに記載の製造方法であって、サブ構造領域の一部を電子ビームで走査し、走査された部分の電圧コントラスト画像を得ることによって前記第１および第２サブ構造領域を検査することをさらに含む製造方法。
【請求項２０】
請求項１９に記載の製造方法であって、前記電圧コントラスト画像に基づいて前記第１および／または第２サブ構造領域内に欠陥が存在するかを決定すること、および欠陥が存在するときには、前記第１および／または第２サブ構造領域のさまざまな部分に前記電子ビームをステップ移動させることによってその欠陥の位置を決定することをさらに含む製造方法。
【請求項２１】
半導体に設けられたテスト構造を検査する方法であって、
最初に前記テスト構造の２つ以上の初期部分を帯電された粒子ビームで走査することによって、前記初期走査の結果として前記テスト構造内に予期しないパターンの電位が存在するかに基づいて、前記テスト構造内に欠陥が存在するか否かを決定すること、および
欠陥が存在するとき、前記テスト構造の１つ以上の潜在的欠陥部分に順次にステップ移動し、前記テスト構造の前記１つ以上の潜在的欠陥部分を、帯電された粒子ビームで走査し、それにより前記欠陥を位置特定すること
を含む方法。
【請求項２２】
請求項２１に記載の方法であって、前記ステップ移動は、前記欠陥を位置特定する２進探索パターンの形状による方法。
【請求項２３】
請求項２１または２２に記載の方法であって、最初に前記テスト構造の２つ以上の初期部分を、帯電された粒子ビームで走査することによって、欠陥が存在するか否かを決定することは、
前記テスト構造の第１端を走査することによって前記第１端の第１電位を得ること、
前記テスト構造の第２端を走査することによって前記第２端の第２電位を得ること、および
前記第１端の電位が前記第２端の電位と異なるとき、前記テスト構造は開放欠陥を有すると決定すること
を含む方法。
【請求項２４】
請求項２１ないし請求項２３に記載の方法であって、前記テスト構造の１つ以上の潜在的欠陥部分に順次にステップ移動し、前記テスト構造の前記１つ以上の潜在的欠陥部分を帯電された粒子ビームで走査し、それにより前記欠陥の位置を特定することは、
（ａ）前記テスト構造の第１現在位置にステップ移動し、前記テスト構造の前記第１現在位置を欠陥を探して走査すること、
（ｂ）前記欠陥が見つからず、かつ輝度の遷移が前記前の走査および現在の走査の間で起こるとき、前記前の走査および前記現在の走査の間にある前記テスト構造の次の部分へステップ移動すること、および
（ｃ）前記欠陥が見つからず、かつ輝度の遷移が前記前の走査および現在の走査の間で起こらないとき、前記前の走査および前記現在の走査の間ではない前記テスト構造の次の部分へステップ移動すること
を含む方法。
【請求項２５】
請求項２４に記載の方法であって、
前記欠陥が見つからず、かつ輝度の遷移が前記前の走査および現在の走査の間で起こるとき、前記次の部分は、前記前の走査および前記現在の走査の間の中間にあるとし、
前記欠陥が見つからず、かつ輝度の遷移が前記前の走査および現在の走査の間で起こらないとき、前記次の部分は、前記現在の走査と、前記前の走査および前記現在の走査の間ではない前記テスト構造の一端との間の中間にあるとする
方法。
【請求項２６】
請求項２５に記載の方法であって、
前記現在の走査が、欠陥ではない前記現在の走査についての輝度の遷移点を含むかを決定することをさらに含み、
前記次の部分へステップ移動する操作は、前記現在の走査が欠陥ではない前記輝度の遷移点を含むとき、新しい向きにおいて実行される
方法。
【請求項２７】
請求項２６に記載の方法であって、前記次の走査の前記新しい向きは前記前の走査の向きに垂直とする方法。
【請求項２８】
請求項２４に記載の方法であって、前記欠陥が見つかるまで操作前記（ｂ）および（ｃ）を繰り返す方法。
【請求項２９】
請求項２１ないし請求項２８のいずれかに記載の方法であって、
前記欠陥は開放欠陥でありえ、前記欠陥は、輝度の遷移が前記テスト構造自身の中に起きているとき、前記開放欠陥であるとする方法。
【請求項３０】
請求項２９に記載の方法であって、前記開放欠陥は部分開放欠陥でありえる方法。
【請求項３１】
請求項２１ないし請求項２８のいずれかに記載の方法であって、
前記欠陥は短絡欠陥でありえ、前記欠陥は、物理的短絡が前記テスト構造内で見つかったときに前記短絡欠陥であるとする方法。
【請求項３２】
半導体に設けられたテスト構造内における欠陥を検出する検査システムであって、
電子ビームを発生するビーム発生器、
電子を検出する検出器、および
最初に前記テスト構造の２つ以上の初期部分を帯電された粒子ビームで走査することによって、前記初期走査の結果として前記テスト構造内に予期しないパターンの電位が存在するかに基づいて、前記テスト構造内に欠陥が存在するかを決定し、
欠陥が存在するとき、前記テスト構造の１つ以上の潜在的欠陥部分に順次にステップ移動し、前記テスト構造の前記１つ以上の潜在的欠陥部分を帯電された粒子ビームで走査し、それにより前記欠陥を位置特定するように構成されたコントローラ
を備える検査システム。
【請求項３３】
請求項３２に記載の検査システムであって、前記テスト構造の１つ以上の潜在的欠陥部分に順次にステップ移動する際、前記欠陥を位置特定する２進探索パターンの形状で移動する検査システム。
【請求項３４】
請求項３２または３３に記載の検査システムであって、
最初に前記テスト構造の２つ以上の初期部分を帯電された粒子ビームで走査することによって、前記テスト構造内に欠陥が存在するかを決定することは、
前記テスト構造の第１端を走査することによって前記第１端の第１電位を得ること、
前記テスト構造の第２端を走査することによって前記第２端の第２電位を得ること、および
前記第１端の電位が前記第２端の電位と異なるとき、前記テスト構造は開放欠陥を有すると決定すること
によって達成される検査システム。
【請求項３５】
請求項３２ないし請求項３４のいずれかに記載の検査システムであって、
前記テスト構造の１つ以上の潜在的欠陥部分に順次にステップ移動し、前記テスト構造の前記１つ以上の潜在的欠陥部分を帯電された粒子ビームで走査し、それにより前記欠陥を位置特定することは、
（ａ）前記テスト構造の第１現在位置にステップ移動し、前記テスト構造の前記第１現在位置を欠陥を探して走査すること、
（ｂ）前記欠陥が見つからず、かつ輝度の遷移が前記前の走査および現在の走査の間で起こるとき、前記前の走査および前記現在の走査の間にある前記テスト構造の次の部分へステップ移動すること、および
（ｃ）前記欠陥が見つからず、かつ輝度の遷移が前記前の走査および現在の走査の間で起こらないとき、前記前の走査および前記現在の走査の間ではない前記テスト構造の次の部分へステップ移動すること
を含む検査システム。
【請求項３６】
請求項３５に記載の検査システムであって、
前記欠陥が見つからず、かつ輝度の遷移が前記前の走査および現在の走査の間で起こるとき、前記次の部分は、前記前の走査および前記現在の走査の間の中間にあるとし、
前記欠陥が見つからず、かつ輝度の遷移が前記前の走査および現在の走査の間で起こらないとき、前記次の部分は、前記現在の走査と、前記前の走査および前記現在の走査の間ではない前記テスト構造の一端との間の中間にあるとする
検査システム。
【請求項３７】
請求項３６に記載の検査システムであって、
前記コントローラは、前記現在の走査が、欠陥ではない前記現在の走査についての輝度の遷移点を含むかを決定するようにさらに構成され、
前記次の部分へステップ移動する操作は、前記現在の走査が欠陥ではない前記輝度の遷移点を含むとき、新しい向きにおいて実行される
検査システム。
【請求項３８】
請求項３７に記載の検査システムであって、前記次の走査の前記新しい向きは前記前の走査の向きに垂直である検査システム。
【請求項３９】
請求項３５に記載の検査システムであって、前記欠陥が見つかるまで操作（ｂ）および（ｃ）を繰り返す検査システム。
【請求項４０】
請求項３２ないし請求項３９のいずれかに記載の検査システムであって、
前記欠陥は開放欠陥でありえ、前記欠陥は、輝度の遷移が前記テスト構造自身の中に起きているときには、前記開放欠陥であるとする検査システム。
【請求項４１】
請求項４０に記載の検査システムであって、前記開放欠陥は部分開放欠陥である検査システム。
【請求項４２】
請求項３２ないし請求項３９のいずれかに記載の検査システムであって、
前記欠陥は短絡欠陥であり、前記欠陥は、物理的短絡が前記テスト構造内に見つかったときに前記短絡欠陥であるとする検査システム。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
本発明のある実施形態において、改良された電圧コントラストテスト構造を備えた半導体装置が提供される。おおまかに言えば、テスト構造領域（以下、単にテスト構造という）は単一のフォトリソグラフィステップ、または単一のレチクルまたはマスクで製造されえる。テスト構造は、電圧コントラスト検査中に特定の電位パターンを有するサブ構造を含む。例えば、電子ビームがテスト構造にわたって走査されるとき、予期された輝度パターンが作られ、テスト構造の予期された電位の結果、画像化される。しかし電圧コントラスト検査中に予期されないパターンの電位が存在するとき、これは欠陥がテスト構造内に存在することを示す。異なる電位を作るために、サブ構造の第１セットは、大きい導電パッドのような比較的大きい導電構造に結合され、サブ構造の第１セットは、比較的大きい導電構造に結合されないサブ構造の第２セットよりもより遅く帯電する。このようなテスト構造を製造するメカニズムも開示される。さらに、他のタイプの電圧コントラスト構造と共に、このようなテスト構造内を電圧コントラスト検査中に欠陥を素早く位置特定する探索メカニズムも提供される。