(57)【要約】【課題】環境または特性等が変化した場合であっても、適切な強度で高周波成分を強調したデータ信号を出力する。【解決手段】データを表す入力信号に応じた波形のデータ信号を出力するドライバ回路と、ドライバ回路から出力されるデータ信号における高周波成分を強調するエンファシス回路と、高周波成分が強調されたデータ信号のピーク値を検出するピークホールド回路と、ピーク値に基づき、データ信号の信号強度および高周波成分の強調度の少なくとも一方を制御する強度制御回路と、を備える送信装置を提供する。【選択図】図１
2017208618.tif 000002
【特許請求の範囲】
【請求項１】
データを表す入力信号に応じた波形のデータ信号を出力するドライバ回路と、
前記ドライバ回路から出力される前記データ信号における高周波成分を強調するエンファシス回路と、
高周波成分が強調された前記データ信号のピーク値を検出するピークホールド回路と、
前記ピーク値に基づき、前記データ信号の信号強度および高周波成分の強調度の少なくとも一方を制御する強度制御回路と、
を備える送信装置。
【請求項２】
前記データ信号を伝送する伝送路に対応する伝達特性を有し、強調された前記データ信号を通過させるローパスフィルタをさらに備え、
前記ピークホールド回路は、前記ローパスフィルタを通過した信号の前記ピーク値を検出する
請求項１に記載の送信装置。
【請求項３】
複数の前記ドライバ回路と、
複数の前記ドライバ回路のそれぞれに対応する複数の前記エンファシス回路と、
を備え、
前記ピークホールド回路は、複数の前記ドライバ回路のうちの１つの前記ドライバ回路から出力される前記データ信号の前記ピーク値を検出し、
前記強度制御回路は、複数の前記ドライバ回路から出力される複数の前記データ信号のそれぞれについて、前記ピーク値に基づき、前記データ信号の信号強度および高周波成分の強調度の少なくとも一方を制御する
請求項１または２に記載の送信装置。
【請求項４】
前記強度制御回路は、前記ピーク値が予め定められた基準値を超えるように、前記データ信号の信号強度および高周波成分の強調度の少なくとも一方を制御する
請求項１から３の何れか１項に記載の送信装置。
【請求項５】
前記強度制御回路は、トップ側の前記ピーク値がトップ側基準値を上回るように、前記データ信号の信号強度および高周波成分の強調度の少なくとも一方を制御する
請求項４に記載の送信装置。
【請求項６】
前記強度制御回路は、ボトム側の前記ピーク値がボトム側基準値を下回るように、前記データ信号の信号強度および高周波成分の強調度の少なくとも一方を制御する
請求項４または５に記載の送信装置。
【請求項７】
前記強度制御回路は、
前記ピーク値をデジタル信号に変換するＡＤ変換回路と、
前記デジタル信号に基づき前記データ信号の高周波成分の強調度を切り替える切替回路と、
を有する請求項１から３の何れか１項に記載の送信装置。
【請求項８】
前記強度制御回路は、
前記ピーク値と予め定められた基準値との差を増幅した差信号を生成する差動増幅器と、
前記差信号が０となるように前記データ信号の高周波成分の強調度を変更回路と、
を有する請求項１から３の何れか１項に記載の送信装置。
【請求項９】
データ信号を送信する送信装置と、
前記データ信号を伝送路を介して受信する受信装置と、
を備える信号伝送システムであって、
前記送信装置は、
データを表す入力信号に応じた波形の前記データ信号を出力するドライバ回路と、
前記ドライバ回路から出力される前記データ信号における高周波成分を強調するエンファシス回路と、
高周波成分が強調された前記データ信号のピーク値を検出するピークホールド回路と、
前記ピーク値に基づき、前記データ信号の信号強度および高周波成分の強調度の少なくとも一方を制御する強度制御回路と、
を有する信号伝送システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、送信装置および信号伝送システムに関する。
【背景技術】
【０００２】
半導体チップと半導体チップとの間または半導体チップ内のブロックとブロックとの間において、データ信号を伝送する信号伝送システムが知られている。このような信号伝送システムでは、データ信号が高速になると、高周波成分の減衰により、受信回路においてデータ信号を精度良く受信できなくなる。このような問題を解決する処理として、例えば、送信回路から、高周波成分を予め強調したデータ信号を送信する方法が知られている。
【０００３】
特許文献１には、データ信号の高周波成分を予め強調して送信するプリエンファシス技術が開示されている。特許文献１に記載の技術は、高周波成分の強調量を固定している。特許文献２には、信号のピーク値を検出し、検出したピーク値に基づき信号の電圧をシフトさせるピークホールド回路が記載されている。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
このように、プリエンファシス技術では、高周波成分の強調量を固定している。従って、従来のプリエンファシス技術では、例えば、信号速度、負荷または温度等の環境または特性等が変化した場合、適切な強調量で損失を補償することができなかった。
【０００５】
本発明は、上記に鑑みてなされたものであって、環境または特性等が変化した場合であっても、適切な強度で高周波成分を強調したデータ信号を出力することができる送信装置および信号伝送システムを提供することを目的とする。
【課題を解決するための手段】
【０００６】
上述した課題を解決し、目的を達成するために、本発明に係る送信装置は、データを表す入力信号に応じた波形のデータ信号を出力するドライバ回路と、前記ドライバ回路から出力される前記データ信号における高周波成分を強調するエンファシス回路と、高周波成分が強調された前記データ信号のピーク値を検出するピークホールド回路と、前記ピーク値に基づき、前記データ信号の信号強度および高周波成分の強調度の少なくとも一方を制御する強度制御回路と、を備える。
【発明の効果】
【０００７】
本発明によれば、環境または特性等が変化した場合であっても、適切な強度で高周波成分を強調したデータ信号を出力することができるという効果を奏する。
【図面の簡単な説明】
【０００８】
【図１】図１は、第１実施形態に係る信号伝送システムの構成を示す図である。
【図２】図２は、高周波成分が強調されていないデータ信号の波形の一例を示す図である。
【図３】図３は、高周波成分が強調されたデータ信号の波形の一例を示す図である。
【図４】図４は、第２実施形態に係る信号伝送システムの構成を示す図である。
【図５】図５は、高周波成分が強調されたデータ信号およびローパスフィルタから出力された信号の波形を示す図である。
【図６】図６は、第３実施形態に係る信号伝送システムの構成を示す図である。
【図７】図７は、ピークホールド回路の構成の第１例を示す図である。
【図８】図８は、ピークホールド回路の構成の第２例を示す図である。
【図９】図９は、ドライバ回路およびエンファシス回路の構成の一例を示す図である。
【図１０】図１０は、強度制御回路の構成の第１例を示す図である。
【図１１】図１１は、強度制御回路の構成の第２例を示す図である。
【発明を実施するための形態】
【０００９】
以下に、本発明に係る実施形態を図面に基づいて詳細に説明する。なお、この実施形態によりこの発明が限定されるものではない。
【００１０】
（第１実施形態）
図１は、第１実施形態に係る信号伝送システム１０の構成を示す図である。本実施形態に係る信号伝送システム１０は、送信装置２０と、受信装置３０と、伝送路４０とを備える。
【００１１】
送信装置２０は、２値のデータを表すデータ信号を伝送路４０を介して受信装置３０へと送信する。受信装置３０は、送信装置２０から伝送路４０を介してデータ信号を受信する。
【００１２】
送信装置２０および受信装置３０は、同一の半導体チップ上に形成されていてもよいし、異なる半導体チップまたは異なる基板に形成されていてもよい。送信装置２０と受信装置３０とが同一の半導体チップに形成されている場合、伝送路４０は、その半導体チップに形成された配線である。また、送信装置２０と受信装置３０とが異なる半導体チップまたは異なる基板に形成されている場合、例えば、伝送路４０は、信号ケーブル等である。
【００１３】
データ信号は、例えば、０（Ｌ論理）または１（Ｈ論理）を表す。データ信号は、シングルエンド信号であってもよいし、ディファレンシャル信号であってもよい。また、データ信号がディファレンシャル信号である場合、送信装置２０および受信装置３０は、例えば、ＣＭＬ（Current  Mode  Logic）方式またはＬＶＤＳ（Low  Voltage  Differential  Signaling）方式等でデータ信号を送受信してもよい。
【００１４】
送信装置２０は、ドライバ回路５２と、エンファシス回路５４と、ピークホールド回路５６と、強度制御回路５８とを有する。
【００１５】
ドライバ回路５２は、データを表す入力信号を受け取る。入力信号は、例えば、０（Ｌ論理）または１（Ｈ論理）の２値を表す。ドライバ回路５２は、入力信号に応じた波形のデータ信号を出力して、伝送路４０を介して受信装置３０へと送信する。ドライバ回路５２は、入力信号が表すデータの値に応じて振幅電圧または差電圧が変化する波形のデータ信号を出力する。
【００１６】
エンファシス回路５４は、ドライバ回路５２から出力されるデータ信号における高周波成分を強調する。例えば、エンファシス回路５４は、データ信号に対して、データの変化点（エッジ）部分の振幅電圧または差電圧を他の部分より大きくしたオーバーシュート波形を成形する。
【００１７】
ピークホールド回路５６は、高周波成分が強調されたデータ信号のピーク値を検出する。ピークホールド回路５６は、データ信号におけるトップ側（プラス側）のピーク値を検出してもよいし、データ信号におけるボトム側（マイナス側）のピーク値を検出してもよい。また、ピークホールド回路５６は、データ信号におけるトップ側およびボトム側の両方のピーク値を検出してもよい。
【００１８】
強度制御回路５８は、ピークホールド回路５６により検出されたピーク値に基づき、データ信号の信号強度および高周波成分の強調度の少なくとも一方を制御する。具体的には、強度制御回路５８は、ピーク値が予め定められた基準値を超えるように、データ信号の信号強度および高周波成分の強調度の少なくとも一方を制御する。
【００１９】
例えば、強度制御回路５８は、データ信号の振幅自体を変更することにより、ピーク値が予め定められた基準値を超えるようにデータ信号の信号強度を制御する。また、強度制御回路５８は、データ信号に加える高周波成分の大きさを変更することにより（すなわち、オーバーシュート量を変更することにより）、ピーク値が予め定められた基準値を超えるように高周波成分の強調度を制御する。
【００２０】
例えば、強度制御回路５８は、トップ側のピーク値がトップ側基準値を上回るように、データ信号の信号強度および高周波成分の強調度の少なくとも一方を制御する。また、例えば、強度制御回路５８は、ボトム側のピーク値がボトム側基準値を下回るように、データ信号の信号強度および高周波成分の強調度の少なくとも一方を制御してもよい。
【００２１】
図２は、高周波成分が強調されておらず、且つ、ピーク値が予め定められた基準値を超えていないデータ信号の波形の一例を示す図である。
【００２２】
送信装置２０は、高周波成分を強調していない場合（強調量が０の場合）、振幅または差電圧が図２に示すようなパルス波形のデータ信号を出力する。この場合、ピークホールド回路５６は、パルス波形の頂点の電圧を表すピーク値を出力する。
【００２３】
ここで、図２に示す例においては、ピーク値は、予め設定された基準値を超えていない。この場合、本実施形態において、強度制御回路５８は、高周波成分の強調度を大きくする。
【００２４】
図３は、高周波成分が強調されており、且つ、ピーク値が予め定められた基準値を超えているデータ信号の波形の一例を示す図である。
【００２５】
エンファシス回路５４は、データ信号の高周波成分を強調する。高周波成分を強調した場合、データ信号は、立上りエッジおよび立下りエッジにオーバーシュートを加えたパルス波形に成形される。本実施形態において、強度制御回路５８は、このオーバーシュート波形の振幅（オーバーシュート量）を変更することにより、ピーク値が基準値を超えるように制御する。
【００２６】
例えば、強度制御回路５８は、ピーク値と基準値の差に応じて、オーバーシュート量を変更する。この場合において、強度制御回路５８は、トップ側のピーク値が予め定められたトップ側基準値を上回るように、オーバーシュート量を変更する。また、例えば、強度制御回路５８は、ボトム側のピーク値が予め定められたボトム側基準値を下回るように、オーバーシュート量を変更する。さらに、また、強度制御回路５８は、トップ側のピーク値がトップ側基準値を上回り、且つ、ボトム側のピーク値がボトム側基準値を下回るように、トップ側およびボトム側のオーバーシュート量をそれぞれ変更してもよい。
【００２７】
このような本実施形態に係る信号伝送システム１０は、伝送路４０において高周波信号が減衰する場合であっても受信装置３０において精度良くデータ信号を受信することができる。さらに、本実施形態に係る信号伝送システム１０は、環境または特性等が変化してドライバ回路５２から出力されるデータ信号の信号強度等が変化する場合であっても、データ信号の高周波成分を適切な強度に調整することができる。また、さらに、信号伝送システム１０は、データ信号のピーク値を検出するので、送信するデータの内容に関わらず、ドライバ回路５２から出力されるデータ信号の信号強度を正確に検出して、データ信号の高周波成分の強調度を適切に調整することができる。
【００２８】
（第２実施形態）
図４は、第２実施形態に係る信号伝送システム１０の構成を示す図である。第２実施形態に係る信号伝送システム１０は、第１実施形態に係る信号伝送システム１０と略同一の機能および構成を有するので、略同一の回路については同一の符号を付けて相違点を除き説明を省略する。第３実施形態以降も同様である。
【００２９】
第２実施形態に係る送信装置２０は、ローパスフィルタ６０をさらに有する。ローパスフィルタ６０は、データ信号を伝送する伝送路４０に対応する伝達特性を有する。例えば、ローパスフィルタ６０は、伝送路４０と略同一の伝達特性を有する。ローパスフィルタ６０は、例えば、外部から設定値を受け付け、受け付けた設定値に応じた伝達特性を変更する。
【００３０】
ローパスフィルタ６０は、強調波形が加えられたデータ信号を通過させる。これにより、ローパスフィルタ６０は、受信装置３０における入力端でのデータ信号と略同一の波形を有する信号を出力することができる。ピークホールド回路５６は、ローパスフィルタ６０を通過した信号のピーク値を検出する。
【００３１】
図５は、高周波成分が強調されたデータ信号およびローパスフィルタ６０から出力された信号の波形を示す図である。
【００３２】
エンファシス回路５４は、図５のＡに示すように、例えば、パルス波形のデータ信号におけるエッジ部分に、データレートよりも十分に短い期間の矩形の追加波形を加えてもよい。これにより、エンファシス回路５４は、データ信号の高周波成分を強調することができる。
【００３３】
ローパスフィルタ６０は、例えば、図５のＡに示すような波形をローパスフィルタリングすることにより、図５のＢに示すような波形の信号を出力する。これにより、ローパスフィルタ６０は、受信装置３０における入力端で受信されるデータ信号を再現することができる。ピークホールド回路５６は、図５のＢに示す波形のピーク値を表す信号を出力する。
【００３４】
そして、強度制御回路５８は、ピーク値が基準値を超えるように、矩形の追加波形の振幅を変更する。これにより、エンファシス回路５４は、データ信号の高周波成分を強調することができる。
【００３５】
このような第２実施形態に係る信号伝送システム１０は、第１実施形態と同様の効果に加えて、受信装置３０において確実にデータ信号が受信ができるように、データ信号の高周波成分を適切な強度に調整することができる。
【００３６】
（第３実施形態）
図６は、第３実施形態に係る信号伝送システム１０の構成を示す図である。第３実施形態に係る送信装置２０は、複数の入力信号を受け取り、複数の入力信号が表すデータに応じた複数のデータ信号を複数の伝送路４０を介して受信装置３０へと送信する。
【００３７】
第３実施形態に係る送信装置２０は、複数のドライバ回路５２と、複数のエンファシス回路５４と、ピークホールド回路５６と、強度制御回路５８とを有する。
【００３８】
複数のドライバ回路５２は、複数の入力信号に一対一に対応して設けられる。複数のドライバ回路５２のそれぞれは、対応する入力信号を受け取る。そして、複数のドライバ回路５２のそれぞれは、対応する入力信号に応じた波形のデータ信号を出力して、対応する伝送路４０を介して受信装置３０へと送信する。
【００３９】
複数のエンファシス回路５４は、複数のドライバ回路５２に一対一に対応して設けられている。複数のエンファシス回路５４のそれぞれは、対応するドライバ回路５２から出力されるデータ信号における高周波成分を強調する。
【００４０】
ピークホールド回路５６は、複数のドライバ回路５２のうちの１つのドライバ回路５２から出力されるデータ信号のピーク値を検出する。強度制御回路５８は、複数のドライバ回路５２から出力される複数のデータ信号のそれぞれについて、ピークホールド回路５６により検出されたピーク値に基づき、データ信号の信号強度および高周波成分の強調度の少なくとも一方を制御する。
【００４１】
このような第３実施形態に係る信号伝送システム１０は、１つのピークホールド回路５６および１つの強度制御回路５８により、複数のドライバ回路５２から出力される複数のデータ信号の信号強度および高周波成分の強調度を制御することができる。これにより、第３実施形態に係る信号伝送システム１０によれば、簡易な構成で、複数のデータ信号のそれぞれの高周波成分を適切な強度に制御することができる。
【００４２】
なお、第３実施形態に係る送信装置２０は、第２実施形態に示したローパスフィルタ６０をさらに有する構成であってもよい。この場合、ローパスフィルタ６０は、複数のドライバ回路５２のうちの１つのドライバ回路５２から出力されるデータ信号を通過させる。そして、この場合、ピークホールド回路５６は、ローパスフィルタ６０から出力された信号のピーク値を検出する。
【００４３】
（各要素の具体的な構成例）
図７は、ピークホールド回路５６の構成の第１例を示す図である。第１例に係るピークホールド回路５６は、演算増幅器７１と、ＰチャネルＭＯＳＦＥＴ７２と、キャパシタ７３と、抵抗７４とを含む。
【００４４】
演算増幅器７１は、反転端子がピークホールド回路５６の信号入力端に接続され、非反転端子がＰチャネルＭＯＳＦＥＴ７２のソースに接続され、出力端子がＰチャネルＭＯＳＦＥＴ７２のゲートに接続される。ＰチャネルＭＯＳＦＥＴ７２は、ゲートが演算増幅器７１の出力端子に接続され、ドレインがプラス側電源電圧に接続され、ソースがピークホールド回路５６の信号出力端に接続される。
【００４５】
キャパシタ７３は、一方の端子がＰチャネルＭＯＳＦＥＴ７２のソース（ピークホールド回路５６の信号出力端）に接続され、他方の端子がマイナス側電源電圧に接続される。抵抗７４は、一方の端子がＰチャネルＭＯＳＦＥＴ７２のソース（ピークホールド回路５６の信号出力端）に接続され、他方の端子がマイナス側電源電圧に接続される。抵抗７４は、キャパシタ７３にチャージされた電圧を、データ信号のデータレートよりも十分長い期間で放電させる。
【００４６】
第１例に係るピークホールド回路５６は、信号入力端に印加された入力電圧（ＶＩＮ）がキャパシタ７３のチャージ電圧（ＶＯＵＴ）より大きい場合（ＶＩＮ＞ＶＯＵＴ）、ＰチャネルＭＯＳＦＥＴ７２がオンとなる。ＰチャネルＭＯＳＦＥＴ７２がオンとなると、キャパシタ７３に電荷が充電され、チャージ電圧ＶＯＵＴが上昇する。そして、ＶＯＵＴ＝ＶＩＮとなると、ＰチャネルＭＯＳＦＥＴ７２がオフとなる。
【００４７】
また、信号入力端の電圧ＶＩＮがキャパシタ７３のチャージ電圧ＶＯＵＴより小さい場合（ＶＩＮ＜ＶＯＵＴ）、ＰチャネルＭＯＳＦＥＴ７２がオフとなる。従って、キャパシタ７３のチャージ電圧ＶＯＵＴは維持される。これにより、ピークホールド回路５６は、入力電圧ＶＩＮのピーク値をキャパシタ７３にチャージし、電圧ＶＯＵＴとして出力することができる。
【００４８】
図８は、ピークホールド回路５６の構成の第２例を示す図である。第２例に係るピークホールド回路５６は、演算増幅器７１と、ＮチャネルＭＯＳＦＥＴ７５と、キャパシタ７３と、抵抗７４とを含む。
【００４９】
演算増幅器７１は、反転端子がピークホールド回路５６の信号入力端に接続され、非反転端子がＮチャネルＭＯＳＦＥＴ７５のドレインに接続され、出力端子がＮチャネルＭＯＳＦＥＴ７５のゲートに接続される。ＮチャネルＭＯＳＦＥＴ７５は、ゲートが演算増幅器７１の出力端子に接続され、ドレインがピークホールド回路５６の信号出力端に接続され、ソースがマイナス側電源電圧に接続される。
【００５０】
キャパシタ７３は、一方の端子がプラス側電源電圧に接続され、他方の端子がＮチャネルＭＯＳＦＥＴ７５のドレイン（ピークホールド回路５６の信号出力端）に接続される。抵抗７４は、一方の端子がプラス側電源電圧に接続され、他方の端子がＮチャネルＭＯＳＦＥＴ７５のドレイン（ピークホールド回路５６の信号出力端）に接続される。抵抗７４は、キャパシタ７３にチャージされた電圧を、データ信号のデータレートよりも十分長い期間で放電させる。
【００５１】
第２例に係るピークホールド回路５６は、キャパシタ７３のチャージ電圧ＶＯＵＴが信号入力端に印加された入力電圧ＶＩＮより大きい場合（ＶＯＵＴ＞ＶＩＮ）、ＮチャネルＭＯＳＦＥＴ７５がオンとなる。ＮチャネルＭＯＳＦＥＴ７５がオンとなると、キャパシタ７３の電荷が放電され、チャージ電圧ＶＯＵＴが下降する。そして、ＶＯＵＴ＝ＶＩＮとなると、ＮチャネルＭＯＳＦＥＴ７５がオフとなる。
【００５２】
また、キャパシタ７３のチャージ電圧ＶＯＵＴが信号入力端の電圧ＶＩＮより小さい場合（ＶＯＵＴ＜ＶＩＮ）、ＮチャネルＭＯＳＦＥＴ７５がオフとなる。従って、キャパシタ７３のチャージ電圧ＶＯＵＴは維持される。これにより、ピークホールド回路５６は、入力電圧ＶＩＮのピーク値をキャパシタ７３にチャージし、電圧ＶＯＵＴとして出力することができる。
【００５３】
図９は、ドライバ回路５２およびエンファシス回路５４の構成の一例を示す図である。送信装置２０がＣＭＬ方式のディファレンシャル信号を送信する場合、ドライバ回路５２およびエンファシス回路５４は、例えば、図９に示すような構成であってよい。
【００５４】
ドライバ回路５２は、一例として、第１出力抵抗８０と、第２出力抵抗８２と、第１出力スイッチ８４と、第２出力スイッチ８６と、ドライバ内電流源８８とを含む。
【００５５】
第１出力抵抗８０は、一端がプラス側電源電圧に接続され、他端が、送信装置２０におけるポジティブ側データ信号の出力端子に接続される。第２出力抵抗８２は、一端がプラス側電源電圧に接続され、他端が、送信装置２０におけるネガティブ側データ信号の出力端子に接続される。
【００５６】
第１出力スイッチ８４は、オン／オフ動作する２接点のスイッチである。第１出力スイッチ８４は、一端が、第１出力抵抗８０におけるプラス側電源電圧に接続されていない側の端子に接続される。第１出力スイッチ８４は、他端が、ドライバ内電流源８８における電流流入端に接続される。
【００５７】
第２出力スイッチ８６は、オン／オフ動作する２接点のスイッチである。第２出力スイッチ８６は、一端が、第２出力抵抗８２におけるプラス側電源電圧に接続されていない端子に接続される。第２出力スイッチ８６は、他端が、ドライバ内電流源８８における電流流入端に接続される。
【００５８】
ドライバ内電流源８８は、電流流入端から電流流出端へと定電流を流す。ドライバ内電流源８８は、電流流入端が、第１出力スイッチ８４における、第１出力抵抗８０が接続されていない側の端子に接続される。さらに、ドライバ内電流源８８は、電流流入端が、第２出力スイッチ８６における、第２出力抵抗８２が接続されていない側の端子に接続される。また、ドライバ内電流源８８は、電流流出端が、マイナス側電源電圧に接続される。
【００５９】
このような構成のドライバ回路５２は、ポジティブ側入力信号およびネガティブ側入力信号を受け取る。ポジティブ側入力信号とネガティブ側入力信号とは、論理が反転した信号である。
【００６０】
第１出力スイッチ８４は、ポジティブ側入力信号がＨ論理（例えば１）の場合にオンと、ポジティブ側入力信号がＬ論理（例えば０）の場合にオフとなる。また、第２出力スイッチ８６は、ネガティブ側入力信号がＨ論理（例えば１）の場合にオンとなり、ネガティブ側入力信号がＬ論理（例えば０）の場合にオフとなる。従って、第１出力スイッチ８４と第２出力スイッチ８６とは、相補的にオン／オフする。
【００６１】
ここで、プラス側電源電圧がＶＤＤ、第１出力抵抗８０および第２出力抵抗８２の抵抗値がＲ、ドライバ内電流源８８が流す定電流がＩであるとする。第１出力スイッチ８４がオン、第２出力スイッチ８６がオフの場合、第１出力抵抗８０に電流Ｉが流れ、第２出力抵抗８２には電流が流れない。従って、第１出力スイッチ８４がオン、第２出力スイッチ８６がオフの場合、ポジティブ側データ信号の電圧振幅が（ＶＤＤ−Ｉ×Ｒ）となり、ネガティブ側データ信号の電圧振幅がＶＤＤとなる。
【００６２】
一方、第１出力スイッチ８４がオフ、第２出力スイッチ８６がオンの場合、第１出力抵抗８０に電流が流れず、第２出力抵抗８２に電流Ｉが流れる。従って、第１出力スイッチ８４がオフ、第２出力スイッチ８６がオンの場合、ポジティブ側データ信号の電圧振幅がＶＤＤとなり、ネガティブ側データ信号の電圧振幅が（ＶＤＤ−Ｉ×Ｒ）となる。
【００６３】
以上のように、ドライバ回路５２は、入力信号（ポジティブ側入力信号およびネガティブ側入力信号）のデータに応じた波形のディファレンシャル信号（ポジティブ側データ信号およびネガティブ側データ信号）を出力することができる。
【００６４】
エンファシス回路５４は、一例として、エッジ検出回路９０と、波形発生回路９２と、付加回路９４とを有する。
【００６５】
エッジ検出回路９０は、出力するデータ信号のエッジ（例えば、立上りエッジおよび立下りエッジ）のタイミングを検出する。例えば、エッジ検出回路９０は、入力信号の論理の変化点を検出することにより、出力するデータ信号のエッジのタイミングを検出する。本例においては、エッジ検出回路９０は、ポジティブ側入力信号およびネガティブ側入力信号が、Ｈ論理（１）からＬ論理（０）に変化するタイミングおよびＬ論理（０）からＨ論理（１）に変化するタイミングを検出する。
【００６６】
波形発生回路９２は、エッジ検出回路９０が検出したエッジのタイミングにおいて、データ信号に付加する追加波形を表す信号を発生する。例えば、波形発生回路９２は、データ信号の立上りエッジに、データレートよりも十分に短い期間、プラス側に変化する矩形の追加波形を表す信号を発生する。また、例えば、波形発生回路９２は、データ信号の立下りエッジに、データレートよりも十分に短い期間、マイナス側に変化する矩形の追加波形を表す信号を発生する。本例においては、波形発生回路９２は、このような追加波形を表すディファレンシャル信号を発生する。
【００６７】
付加回路９４は、ドライバ回路５２から出力されたデータ信号に、波形発生回路９２から出力された追加波形を表す信号を付加する。例えば、付加回路９４は、第１エンファシススイッチ９６と、第２エンファシススイッチ９８と、可変電流源１００とを含む。
【００６８】
第１エンファシススイッチ９６は、オン／オフ動作する２接点のスイッチである。第１エンファシススイッチ９６は、一端が、送信装置２０におけるポジティブ側データ信号の出力端子に接続される。すなわち、第１エンファシススイッチ９６は、一端が、ドライバ回路５２内の第１出力抵抗８０におけるプラス側電源電圧に接続されていない側の端子に接続される。第１エンファシススイッチ９６は、他端が、可変電流源１００における電流流入端に接続される。
【００６９】
第２エンファシススイッチ９８は、オン／オフ動作する２接点のスイッチである。第２エンファシススイッチ９８は、一端が、送信装置２０におけるネガティブ側データ信号の出力端子に接続される。すなわち、第２エンファシススイッチ９８は、一端が、ドライバ回路５２内の第２出力抵抗８２におけるプラス側電源電圧に接続されていない端子に接続される。第２エンファシススイッチ９８は、他端が、可変電流源１００における電流流入端に接続される。
【００７０】
可変電流源１００は、電流流入端から電流流出端へと、設定された電流量の電流を流す。可変電流源１００は、電流流入端が、第１エンファシススイッチ９６における、第１出力抵抗８０が接続されていない側の端子に接続される。さらに、可変電流源１００は、電流流入端が、第２エンファシススイッチ９８における、第２出力抵抗８２が接続されていない側の端子に接続される。また、可変電流源１００は、電流流出端が、マイナス側電源電圧に接続される。
【００７１】
このような構成の付加回路９４は、波形発生回路９２により第１エンファシススイッチ９６および第２エンファシススイッチ９８のオン／オフが制御される。このような付加回路９４は、データ信号におけるエッジタイミングにおいて、データ信号に所定の追加波形を付加することができる。これにより、エンファシス回路５４は、データ信号の高周波成分を強調することができる。
【００７２】
さらに、可変電流源１００は、流される電流量が強度制御回路５８により変更される。強度制御回路５８は、可変電流源１００に流す電流量を変更することにより、エンファシス回路５４によるデータ信号の高周波成分の強調度を変更する。これにより、強度制御回路５８は、データ信号のピーク値が基準値を超えるように、可変電流源１００に流す電流量を変更することができる。
【００７３】
なお、以上のように説明したドライバ回路５２およびエンファシス回路５４は、送信装置２０がＣＭＬ方式のディファレンシャル信号を送信する場合の回路構成例を示した。しかし、ドライバ回路５２およびエンファシス回路５４は、このような構成に限られず他の構成であってもよい。また、ドライバ回路５２およびエンファシス回路５４は、シングルエンド信号を送信する回路であっても、ＬＶＤＳ方式のディファレンシャル信号を送信する回路であってもよい。
【００７４】
図１０は、強度制御回路５８の構成の第１例を示す図である。強度制御回路５８は、図１０に示すように、ＡＤ変換回路１１２と、切替回路１１４とを含んでもよい。
【００７５】
ＡＤ変換回路１１２は、ピークホールド回路５６から出力されたピーク値を表す電圧をアナログ／デジタル変換して、ピーク値を表すデジタル信号を出力する。切替回路１１４は、ピーク値を表すデジタル信号に基づきデータ信号の高周波成分の強調度を切り替える。例えば、切替回路１１４は、外部から与えられる基準値と、ピーク値を表すデジタル信号とを比較して、ピーク値を表すデジタル信号が基準値に一致するように、可変電流源１００が流す電流量を変更する。
【００７６】
また、強度制御回路５８がこのような構成の場合、可変電流源１００は、デジタル制御により電流量が切り替えられる構成となっている。例えば、可変電流源１００は、Ｍ個（Ｍは２以上の整数）のＮチャネルＭＯＳＦＥＴ１２２と、（Ｍ−１）個のスイッチ１２４とを含む。
【００７７】
Ｍ個のＮチャネルＭＯＳＦＥＴ１２２のそれぞれは、ゲートに所定の電圧Ｖａが印加される。また、Ｍ個のＮチャネルＭＯＳＦＥＴ１２２のそれぞれは、ソースがマイナス側電源電圧に接続される。
【００７８】
（Ｍ−１）個のスイッチ１２４のそれぞれは、Ｍ個のＮチャネルＭＯＳＦＥＴ１２２のうちの１つを除く（Ｍ−１）個のＮチャネルＭＯＳＦＥＴ１２２に対応して設けられる。（Ｍ−１）個のスイッチ１２４のそれぞれは、可変電流源１００の電流流入端１２６と、対応するＮチャネルＭＯＳＦＥＴ１２２のドレインとの間をオンまたはオフする。また、Ｍ個のＮチャネルＭＯＳＦＥＴ１２２のうちの、スイッチ１２４に対応していない１つのＮチャネルＭＯＳＦＥＴ１２２は、ドレインが、可変電流源１００の電流流入端１２６に直接接続される。
【００７９】
切替回路１１４は、（Ｍ−１）個のスイッチ１２４のオン／オフを制御する。切替回路１１４は、オン状態のスイッチ１２４の数を制御することにより、可変電流源１００が流す電流量を制御する。具体的には、切替回路１１４は、可変電流源１００が流す電流量を大きくする場合には、オン状態のスイッチ１２４の数を増やし、可変電流源１００が流す電流量を小さくする場合には、オン状態のスイッチ１２４の数を少なくする。
【００８０】
図１１は、強度制御回路５８の構成の第２例を示す図である。強度制御回路５８は、図１１に示すように、基準電圧源１３２と、差動増幅器１３４と、変更回路１３６とを含んでもよい。
【００８１】
基準電圧源１３２は、基準値を表す電圧を発生する。差動増幅器１３４は、ピークホールド回路５６から出力されたピーク値を表す電圧と、基準値を表す電圧との差を増幅した差信号を生成する。
【００８２】
変更回路１３６は、差動増幅器１３４により生成された差信号が０となるように、データ信号の高周波成分の強調度を変更する。具体的には、変更回路１３６は、差動増幅器１３４により生成された差信号が０となるように、可変電流源１００が流す電流量を変更する。
【００８３】
また、強度制御回路５８がこのような構成の場合、可変電流源１００は、アナログ制御により電流量が切り替えられる構成となっている。例えば、可変電流源１００は、第１ＮチャネルＭＯＳＦＥＴ１４２と、第２ＮチャネルＭＯＳＦＥＴ１４４とを含む。
【００８４】
第１ＮチャネルＭＯＳＦＥＴ１４２は、ゲートに所定の電圧Ｖｂが印加される。また、第１ＮチャネルＭＯＳＦＥＴ１４２は、ソースがマイナス側電源電圧に接続され、ドレインが可変電流源１００の電流流入端１２６に接続される。
【００８５】
第２ＮチャネルＭＯＳＦＥＴ１４４は、ゲートに、変更回路１３６から出力された電圧が印加される。また、第２ＮチャネルＭＯＳＦＥＴ１４４は、ソースがマイナス側電源電圧に接続され、ドレインが可変電流源１００の電流流入端１２６に接続される。
【００８６】
変更回路１３６は、第２ＮチャネルＭＯＳＦＥＴ１４４のゲート電圧を制御する。変更回路１３６は、第２ＮチャネルＭＯＳＦＥＴ１４４に流れる電流量を制御することにより、可変電流源１００が流す電流量を制御する。具体的には、変更回路１３６は、可変電流源１００が流す電流量を大きくする場合には、第２ＮチャネルＭＯＳＦＥＴ１４４に流れる電流量を大きくするようにゲート電圧を制御する。また変更回路１３６は、可変電流源１００が流す電流量を小さくする場合には、第２ＮチャネルＭＯＳＦＥＴ１４４に流れる電流量を小さくするようにゲート電圧を制御する。
【００８７】
以上、本発明の複数の実施形態を説明したが、これらは、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能である。
【符号の説明】
【００８８】
１０  信号伝送システム
２０  送信装置
３０  受信装置
４０  伝送路
５２  ドライバ回路
５４  エンファシス回路
５６  ピークホールド回路
５８  強度制御回路
６０  ローパスフィルタ
７１  演算増幅器
７２  ＰチャネルＭＯＳＦＥＴ
７３  キャパシタ
７４  抵抗
７５  ＮチャネルＭＯＳＦＥＴ
８０  第１出力抵抗
８２  第２出力抵抗
８４  第１出力スイッチ
８６  第２出力スイッチ
８８  ドライバ内電流源
９０  エッジ検出回路
９２  波形発生回路
９４  付加回路
９６  第１エンファシススイッチ
９８  第２エンファシススイッチ
１００  可変電流源
１１２  ＡＤ変換回路
１１４  切替回路
１２２  ＮチャネルＭＯＳＦＥＴ
１２４  スイッチ
１２６  電流流入端
１３２  基準電圧源
１３４  差動増幅器
１３６  変更回路
１４２  第１ＮチャネルＭＯＳＦＥＴ
１４４  第２ＮチャネルＭＯＳＦＥＴ
【先行技術文献】
【特許文献】
【００８９】
【特許文献１】特開２００７−８１６０８号公報
【特許文献２】特開２００６−２１１０７２号公報
【図１】
2017208618.tif 000003
【図２】
2017208618.tif 000004
【図３】
2017208618.tif 000005
【図４】
2017208618.tif 000006
【図５】
2017208618.tif 000007
【図６】
2017208618.tif 000008
【図７】
2017208618.tif 000009
【図８】
2017208618.tif 000010
【図９】
2017208618.tif 000011
【図１０】
2017208618.tif 000012
【図１１】
2017208618.tif 000013