【手続補正書】
【提出日】平成18年1月17日(2006.1.17)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】  プロセッサにおいて物理レジスタを管理するための方法であって、前記方法は、
第１の物理レジスタを第１の命令動作の宛先オペランドに割当てるステップを含み、前記宛先オペランドは論理レジスタを識別し、前記方法はさらに、
前記第１の命令動作をリタイアさせるステップと、
前記リタイアさせるステップに応答して、アーキテクテッド再命名ブロックを前記第１の物理レジスタに対応する第１の物理レジスタ番号で更新するステップとを含み、前記第１の物理レジスタ番号はレジスタファイルにおける前記第１の物理レジスタを識別し、前記方法はさらに、
前記リタイアさせるステップに応答して、前記アーキテクテッド再命名ブロックから第２の物理レジスタ番号を読出すステップを含み、前記第２の物理レジスタ番号は前記第１の物理レジスタ番号により前記アーキテクテッド再命名ブロック内の前記論理レジスタを表わすものからおきかえられ、前記方法はさらに、
前記更新するステップの後に、前記第２の物理レジスタ番号が前記アーキテクテッド再命名ブロック内の第２の論理レジスタを表わすことを決定するステップと、
前記第２の物理レジスタ番号が前記アーキテクテッド再命名ブロック内の前記第２の論理レジスタを表わすとの前記決定に応答して、前記第２の物理レジスタ番号に対応する第２の物理レジスタの自由化を禁止するステップとを含み、前記第２の物理レジスタ番号は前記レジスタファイルにおける前記第２の物理レジスタを識別する、方法。
【請求項２】  前記第２の物理レジスタ番号が前記アーキテクテッド再命名ブロック内の前記第２の論理レジスタを表わさないとの決定に応答して、前記第２の物理レジスタを自由にするステップをさらに含む、請求項１に記載の方法。
【請求項３】  前記更新するステップの後に、前記第２の物理レジスタ番号を前記アーキテクテッド再命名ブロックに記憶された前記物理レジスタ番号と比較し、前記第２の物理レジスタ番号が前記アーキテクテッド再命名ブロック内の第２の論理レジスタを表わすとの前記決定を行なうステップをさらに含む、請求項２に記載の方法。
【請求項４】  前記禁止するステップが前記比較するステップに応答して行なわれ、前記第２の物理レジスタ番号における少なくとも１つの一致を検出する、請求項３に記載の方法。
【請求項５】  前記自由にするステップが前記比較するステップに応答して行なわれ
、前記第２の物理レジスタ番号における一致を検出しない、請求項４に記載の方法。
【請求項６】  前記割当てるステップに応答して、前記第１の物理レジスタ番号をサイロに記憶するステップをさらに含む、請求項１に記載の方法。
【請求項７】  前記リタイアさせるステップが、前記第１の物理レジスタ番号が前記サイロのヘッドに達すると行なわれる、請求項６に記載の方法。
【請求項８】  プログラム命令における前記第１の命令動作の後に第２の命令動作をリタイアさせるステップを含み、前記第２の命令動作は前記第２の命令動作の宛先レジスタに割当てられた第３の物理レジスタを有し、前記宛先レジスタは前記第２の論理レジスタを含み、さらに、
前記アーキテクテッド再命名ブロックを前記リタイアさせるステップに応答して前記第３の物理レジスタに対応する第３の物理レジスタ番号で更新するステップと、
前記リタイアさせるステップに応答して前記アーキテクテッド再命名ブロックから前記第２の物理レジスタ番号を読出すステップと、
前記第２の物理レジスタ番号を自由にするステップとをさらに含む、請求項１に記載の方法。
【請求項９】  第１の物理レジスタを命令動作の宛先オペランドに割当てるよう構成されたマップユニットを含み、前記マップユニットはさらに、いずれの物理レジスタが割当てのために自由であるかを示す自由リストを維持するよう構成され、前記マップユニットは前記自由リストから前記第１の物理レジスタを選択するよう構成され、さらに、
前記命令動作がリタイアしていることの指標および前記第１の物理レジスタに対応する第１の物理レジスタ番号を受けるよう結合されたアーキテクチャ的再命名ブロックを含み、
前記第１の物理レジスタ番号はレジスタファイルにおける前記第１の物理レジスタを識別し、前記アーキテクチャ的再命名ブロックは、前記命令動作がリタイアする前に、前記宛先オペランドにより識別された第１の論理レジスタに対応する第２の物理レジスタを識別する第２の物理レジスタ番号をもたらすよう構成され、前記アーキテクチャ的再命名ブロックは、前記命令動作がリタイアしているという前記指標に応答して前記第２の物理レジスタ番号をもたらし、前記第２の物理レジスタ番号は前記レジスタファイルにおける前記第２の物理レジスタを識別し、前記アーキテクチャ的再命名ブロックは、前記命令動作がリタイアしているという前記指標に応答して、前記第１の物理レジスタ番号を捕捉し、かつ前記第１の物理レジスタ番号を前記第１の論理レジスタに対応するものとして保持するよう構成され、前記アーキテクチャ的再命名ブロックは、前記第２の物理レジスタ番号がさらに第２の論理レジスタに対応するか否かを判定するようさらに構成され、
前記マップユニットは、前記第２の物理レジスタが前記第２の論理レジスタを表わす場合、前記第２の物理レジスタ番号を前記自由リストに加えることを禁止するよう構成される、プロセッサ。
【請求項１０】  前記マップユニットが、前記第２の物理レジスタが前記第２の論理レジスタを表わさない場合、前記物理レジスタ番号を前記自由リストに加えるよう構成される、請求項９に記載のプロセッサ。
【請求項１１】  前記アーキテクチャ的再命名ブロックは、前記第１の物理レジスタ番号の捕捉の後に前記第２の物理レジスタ番号を前記アーキテクチャ的再命名ブロック内の前記物理レジスタ番号と比較することによって、前記第２の物理レジスタ番号が前記第２の論理レジスタにさらに対応するか否かを判定するよう構成される、請求項９に記載のプロセッサ。
【請求項１２】  前記アーキテクチャ的再命名ブロックが連想メモリを含む、請求項１１に記載のプロセッサ。
【請求項１３】  前記マップユニットに結合されたサイロをさらに含み、前記サイロは、前記マップユニットによる前記命令動作への割当時に前記第１の物理レジスタ番号を記憶するよう構成される、請求項９に記載のプロセッサ。
【請求項１４】  前記サイロが前記アーキテクチャ的再命名ブロックにさらに結合さ
れ、前記サイロが前記命令動作のリタイア時に前記第１の物理レジスタ番号を与えるよう構成される、請求項１３に記載のプロセッサ。
【請求項１５】  プロセッサにおいて物理レジスタを管理するための方法であって、前記方法は、
第１の物理レジスタを命令動作の宛先オペランドに割当てるステップを含み、前記宛先オペランドは論理レジスタを識別し、前記方法はさらに、
前記命令動作をリタイアさせるステップと、
前記リタイアさせるステップに応答して、アーキテクテッド再命名ブロックを前記第１の物理レジスタに対応する第１の物理レジスタ番号で更新するステップとを含み、前記第１の物理レジスタ番号はレジスタファイルにおける前記第１の物理レジスタを識別し、前記方法はさらに、
前記リタイアさせるステップに応答して、前記アーキテクテッド再命名ブロックから第２の物理レジスタに対応する第２の物理レジスタ番号を読出すステップを含み、前記第２の物理レジスタ番号は、前記第１の物理レジスタ番号により前記アーキテクテッド再命名ブロック内の前記論理レジスタを表わすものからおきかえられ、前記第２の物理レジスタ番号は前記レジスタファイルにおける前記第２の物理レジスタを識別し、前記方法はさらに、
前記第２の物理レジスタを自由にするステップを含む、方法。
【請求項１６】  第１の物理レジスタを命令動作の宛先オペランドに割当てるよう構成されたマップユニットを含み、前記マップユニットは、いずれの物理レジスタが割当てのために自由であるかを示す自由リストを維持するようさらに構成され、前記マップユニットは、前記自由リストから前記第１の物理レジスタを選択するよう構成されており、さらに、
前記命令動作がリタイアしているという指標および前記第１の物理レジスタに対応する第１の物理レジスタ番号を受けるよう結合されたアーキテクチャ的再命名ブロックを含み、
前記第１の物理レジスタ番号はレジスタファイルにおける前記第１の物理レジスタを識別し、前記アーキテクチャ的再命名ブロックは、前記命令動作がリタイアする前に、前記宛先オペランドにより識別された第１の論理レジスタに対応する第２の物理レジスタを識別する第２の物理レジスタ番号をもたらすよう構成され、前記アーキテクチャ的再命名ブロックは、前記命令動作がリタイアしているという前記指標に応答して前記第２の物理レジスタ番号をもたらし、前記第２の物理レジスタ番号は前記レジスタファイルにおける前記第２の物理レジスタを識別し、前記アーキテクチャ的再命名ブロックは、前記命令動作がリタイアしているという前記指標に応答して前記第１の物理レジスタ番号を捕捉し、かつ前記第１の物理レジスタ番号を前記第１の論理レジスタに対応するものとして保持するよう構成されており、
前記マップユニットは、前記第２の物理レジスタ番号を前記自由リストに加えるよう構成される、プロセッサ。
【請求項１７】  第１の物理レジスタを命令動作の宛先オペランドに割当てるよう構成されたマップユニットを含み、前記マップユニットは、いずれの物理レジスタが割当てのために自由であるかを示す自由リストを維持するようさらに構成され、前記マップユニットは前記自由リストから前記第１の物理レジスタを選択するよう構成されており、さらに、
前記命令動作がリタイアしているという指標および前記第１の物理レジスタに対応する第１の物理レジスタ番号を受けるよう結合されたアーキテクチャ的再命名ブロックを含み、前記第１の物理レジスタ番号はレジスタファイルにおける前記第１の物理レジスタを識別し、前記アーキテクチャ的再命名ブロックは、前記命令動作がリタイアする前に、前記宛先オペランドにより識別された第１の論理レジスタに対応する第２の物理レジスタを識別する第２の物理レジスタ番号をもたらすよう構成され、前記アーキテクチャ的再命名ブロックは、前記命令動作がリタイアしているという前記指標に応答して前記第２の物理レ
ジスタ番号をもたらし、前記第２の物理レジスタ番号は前記レジスタファイルにおける前記第２の物理レジスタを識別し、前記アーキテクチャ的再命名ブロックは、前記命令動作がリタイアしているという前記指標に応答して、前記第１の物理レジスタ番号を捕捉し、かつ前記第１の物理レジスタ番号を前記第１の論理レジスタに対応するものとして保持するよう構成され、
前記マップユニットが、前記第２の物理レジスタ番号を前記自由リストに加えるよう構成されている、プロセッサと、
前記プロセッサに結合された周辺装置とを含み、前記周辺装置は、前記コンピュータシステムと別のコンピュータシステムとの間で通信するよう構成される、コンピュータシステム。
【請求項１８】  前記アーキテクチャ的再命名ブロックが、前記第２の物理レジスタ番号が第２の論理レジスタにさらに対応するか否かを判定するようさらに構成され、前記マップユニットが、前記第２の物理レジスタが前記第２の論理レジスタを表わす場合、前記第２の物理レジスタ番号を前記自由リストに加えることを禁止するよう構成される、請求項１７に記載のコンピュータシステム。
【請求項１９】  第１の物理レジスタを命令動作の宛先オペランドに割当てるよう構成されたマップユニットを含み、前記マップユニットは、いずれの物理レジスタが割当てのために自由であるかを示す自由リストを維持するようさらに構成され、前記マップユニットは、前記自由リストから前記第１の物理レジスタを選択するよう構成されており、さらに、
前記命令動作がリタイアしているという指標と前記第１の物理レジスタに対応する第１の物理レジスタ番号とを受けるよう結合されたアーキテクチャ的再命名ブロックを含み、前記アーキテクチャ的再命名ブロックは、前記命令動作がリタイアする前に、前記宛先オペランドにより識別された第１の論理レジスタに対応する第２の物理レジスタを識別する第２の物理レジスタ番号をもたらすよう構成され、前記アーキテクチャ的再命名ブロックは、前記命令動作がリタイアしているという前記指標に応答して前記第２の物理レジスタ番号をもたらし、前記アーキテクチャ的再命名ブロックは、前記命令動作がリタイアしているという前記指標に応答して、前記第１の物理レジスタ番号を捕捉し、かつ前記第１の物理レジスタ番号を前記第１の論理レジスタに対応するものとして保持するよう構成されており、
前記マップユニットは、前記第２の物理レジスタ番号を前記自由リストに加えるよう構成される、
第２のプロセッサをさらに含む、請求項１７に記載のコンピュータシステム。