(57)【要約】      （修正有）【課題】抵抗性スイッチングメモリデバイスの導電性フィラメントに対する機械的応力を低減する抵抗性スイッチングメモリデバイスを提供する。【解決手段】抵抗性スイッチングメモリデバイス１００は、下部電極１０８、導電層１０６、抵抗性スイッチング層１０４及び上部電極１０２を備える。さらに、デバイス上の機械的応力を低減するために、２つ以上の層を選択できる。抵抗性スイッチング層及び導電層は、異なる窒化物／酸化物濃度及び異なる電気抵抗を有する適合性金属窒化物又は金属酸化物材料で形成する。さらに、類似の材料は、抵抗性スイッチング層及び抵抗性スイッチングメモリデバイスの導電性フィラメントに対する機械的応力を低減する。【選択図】図１
2017208523.tif 000002
【特許請求の範囲】
【請求項１】
抵抗性スイッチングデバイスであって、
半導体基板上に配置された下部電極と、
前記下部電極上に配置され、アルミニウム及び窒素材料：ＡｌＮｙを含む抵抗性スイッチング材料と、
前記抵抗性スイッチング材料上に配置され、アルミニウム及び窒素材料：ＡｌＮｘ（ｙ＞ｘ）を含む導体材料と、
前記導体材料上に配置された上部電極とを備える抵抗性スイッチングデバイス。
【請求項２】
前記下部電極は、金属窒化物を含む、請求項１に記載の抵抗性スイッチングデバイス。
【請求項３】
ＡｌＮｘは、非化学量論比のアルミニウム窒化物であり、ｘは、０．６０〜０．８０の範囲である、請求項１に記載の抵抗性スイッチングデバイス。
【請求項４】
ＡｌＮｙは、化学量論比又は非化学量論比のアルミニウム窒化物であり、ｙは、１．００〜１．５０の範囲である、請求項１に記載の抵抗性スイッチングデバイス。
【請求項５】
xは、０．５０〜０．９０の範囲であり、
yは、１．００〜１．６０の範囲である、請求項１に記載の抵抗性スイッチングデバイス。
【請求項６】
前記抵抗性スイッチング材料は、２ｎｍ〜２０ｎｍの厚みを備える、請求項１に記載の抵抗性スイッチングデバイス。
【請求項７】
前記導体材料は、４ｎｍ〜１００ｎｍの厚みを備える、請求項１に記載の抵抗性スイッチングデバイス。
【請求項８】
前記抵抗性スイッチング材料は、１メガオーム（ＭＯｈｍｓ）〜１００メガオーム（ＭＯｈｍｓ）の範囲内で初期抵抗と関連する、請求項１に記載の抵抗性スイッチングデバイス。
【請求項９】
前記導体材料は、１キロオーム（ＫＯｈｍｓ）〜１００キロオーム（ＫＯｈｍｓ）の範囲内で初期抵抗と関連する、請求項１に記載の抵抗性スイッチングデバイス。
【請求項１０】
前記下部電極は、銅、窒化チタン、窒化タンタルからなる群から選択された材料を含む、請求項１に記載の抵抗性スイッチングデバイス。
【請求項１１】
半導体デバイスの形成方法であって、
半導体基板上に下部電極を形成する工程と、
前記下部電極上に、アルミニウム及び窒素材料：ＡｌＮｙを含む抵抗性スイッチング材料層を形成する工程と、
前記抵抗性スイッチング材料層上に、アルミニウム及び窒素材料：ＡｌＮｘ（ｙ＞ｘ）を含む導体材料を形成する工程と、
前記導体材料上に上部電極を形成する工程を備える半導体デバイスの形成方法。
【請求項１２】
前記抵抗性スイッチング材料層を形成する工程及び前記導体材料を形成する工程は、
前記半導体基板を処理チャンバ内に配置する工程と、
前記処理チャンバを周囲雰囲気から密閉する工程と、
前記処理チャンバを周囲雰囲気から開封する工程とを備え、
前記処理チャンバが前記周囲雰囲気から密閉されている間、
前記抵抗性スイッチング材料を形成する工程は、アルゴンガス及び窒素の第一流量に関連する窒素ガス中で前記ＡｌＮｙ材料を形成する工程を備え、且つ、前記導体材料を形成する工程は、アルゴンガス及び窒素の第二流量に関連する窒素ガス中で前記ＡｌＮｘ材料を形成する工程を備え、
前記第一流量は、前記第二流量を超えてなる、請求項１１に記載の半導体デバイスの形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この開示は、概して、電子メモリに関するものであり、例えば、この開示は、非線形電流電圧応答をメモリデバイスに提供するように構成されたセレクターデバイスを記載する。
【背景技術】
【０００２】
集積回路技術の分野における昨今のイノベーションは、抵抗性メモリである。抵抗性メモリ技術の多くが発展段階にある一方、抵抗性メモリに関する様々な技術的コンセプトは、本発明の譲受人によって示され、このコンセプトは、関連する１又は複数の理論を証明したり覆したりする１又は複数の検証段階にある。それでも、抵抗性メモリ技術は、半導体エレクトロニクス産業の競合技術に勝る実質的な利点を保有している可能性がある。
【０００３】
抵抗性ランダムアクセスメモリ（ＲＲＡＭ）は、抵抗性メモリの一例である。本開示の発明者達は、ＲＲＡＭが高密度不揮発性情報記憶技術としての潜在性を有すると考えている。一般的に、ＲＲＡＭは、互いに異なる抵抗状態を制御可能にスイッチすることによって情報を保存する。譲受人によって証明された様々なメモリモデルが提供するように、単一の抵抗性メモリは、単一ビット又は複数ビット情報を保存することができ、１回限りのプログラム可能セル又はプログラム可能且つ消去可能なデバイスとして構成することができる。
【０００４】
様々な理論が、抵抗性スイッチングの現象を説明するために、発明者達によって提唱されてきた。かかる理論の一つによれば、抵抗性スイッチングは、他の電気絶縁体中の導電性構造の形成の結果である。導電性構造は、イオン、適切な状況（例えば、適切な電界）下でイオン化可能な原子又は他の電荷伝達メカニズムから形成可能である。かかる理論の別のものによれば、フィールド支援原子拡散は、抵抗性メモリセルに印加した適切な電位に応じて発生することができる。本発明者達によって提唱された更に別の理論によれば、導電性フィラメントの形成は、二元酸化物（例えば、ＮｉＯ、ＴｉＯ２等）のジュール加熱及び電気化学プロセスに応答して、又は、酸化物、カルコゲニド、ポリマー等を含むイオン伝導体に関するレドックス法によって発生させることができる。
【０００５】
本発明者達は、良好な耐久性及びライフサイクルを示す電極、絶縁体、電極モデルに基づく抵抗性デバイスを期待している。更に、本発明者達は、高オンチップ密度を有するかかるデバイスを期待している。従って、抵抗性デバイスは、デジタル情報記憶装置のために使用される金属酸化物半導体(MOS)トランジスタの実行可能な代案であってもよい。対象となる特許出願の発明者達は、例えば、抵抗性スイッチングメモリデバイスのモデルが不揮発性フラッシュMOSデバイスに勝る幾つかの潜在的な技術的利点を提供するものと考えている。
【０００６】
上記の点を考慮して、本発明者達は、メモリ技術及び抵抗性メモリを更に改良することに務めている。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本明細書の幾つかの態様に関する基礎的な知識を提供するために、本明細書の簡単な要約を以下に示す。この要約は、本明細書の網羅的な概要でない。これは、本明細書の鍵となる又は重要な要素を特定する意図も任意の特定の実施形態の範囲又は請求項の任意の範囲を詳細に描画する意図もない。その目的は、本開示において示されるより詳細な説明の前書きとして、簡単な形で本明細書の幾つかの概念を提示することである。
【０００８】
本開示の様々な実施形態は、抵抗性スイッチングメモリデバイスを提供する。いくつかの実施形態では、抵抗性スイッチングメモリデバイスは、下部電極、導電層、抵抗性スイッチング層、及び上部電極を備えることができる。さらに、デバイス上の機械的応力を低減するために２つ以上の層を選択することができる。様々な実施形態において、抵抗性スイッチング層及び導電層は、異なる電気抵抗を有する適合性金属窒化物又は金属酸化物材料で形成することができ、抵抗性スイッチング層及び抵抗性スイッチングメモリデバイスの導電性フィラメントに対する機械的応力を低減する。
【０００９】
さらなる実施形態では、本開示は、抵抗性スイッチングデバイスを提供する。抵抗性スイッチングデバイスは、半導体基板上に配置された下部電極と、下部電極上に配置され、アルミニウム及び窒素材料：ＡｌＮｙを含む抵抗性スイッチング材料とを含むことができる。さらに、抵抗性スイッチングデバイスは、抵抗性スイッチング材料上に配置され、アルミニウム及び窒素材料：ＡｌＮｘ（ここでｙ＞ｘ）を含む導体材料と、導体材料上に配置された上部電極を含むことができる。
【００１０】
さらなる実施形態では、本開示は、半導体デバイスを形成する方法を提供する。この方法は、半導体基板上に下部電極を形成する工程と、下部電極上に、アルミニウム及び窒素材料：ＡｌＮｙを含む抵抗性スイッチング材料層を形成する工程とを含むことができる。さらに、本方法は、抵抗性スイッチング材料上に、アルミニウム及び窒素材料：ＡｌＮｘ（ｙ＞ｘ）を含む導体材料を形成する工程と、導体材料上に上部電極を形成する工程を含むことができる。
【００１１】
以下の記述及び図面は、本明細書のある種の解説となる態様を記載している。これらの態様は、本明細書の原理を使用することができるほんの数例を様々な方法で示している。本明細書の他の利点及び新規の特徴は、図面と関連付けながら考慮すると、本明細書の以下の詳細な説明から明白になる。
【図面の簡単な説明】
【００１２】
本開示の様々な態様又は特徴は、図面を参照しながら記載されており、同じ参照符号の使用は、全体にわたって同じ要素を表す。本明細書において、多数の特定の詳細事項が、本開示の詳細な知識を提供するために記載されている。しかしながら、対象となる開示におけるある種の態様が、これらの特定の詳細事項なしに実行し得るし、他の方法、コンポーネント、物質等と共に実行し得ることを理解すべきである。他の例において、周知の構造物及びデバイスは、対象となる開示の記載を容易にするために、ブロック図の形態で示している。
【図１】図１は、様々な開示された実施形態において非確率論的抵抗性メモリデバイスを提供する例示的なモノリシック構造のブロック図を示す
【図２】図２は、開示された代替の実施形態における例示の非確率論抵抗性スイッチングメモリデバイスのブロック図を示す。
【図３】図３は、他の代替の実施形態における非確率論抵抗性メモリデバイスを提供する例示的なモノリシック構造のブロック図を示す。
【図４】図４は、さらなる実施形態における抵抗メモリデバイスを製造する例示的な方法のフローチャートを示す。
【図５】図５は、追加的な実施形態において非確率論メモリデバイスを製造する例示的な方法のフローチャートを示す。
【図６】図６は、様々な開示された実施形態によるメモリデバイスのための例示的な動作及び制御環境のブロック図を示す。
【図７】図７は、様々な実施形態と組み合わせて実施することができる例示的なコンピューティング環境のブロック図を示す。
【発明を実施するための形態】
【００１３】
本開示は、デジタル情報記憶装置に使用される２−ターミナルメモリセルのセレクターデバイスに関する。いくつかの実施形態において、２−ターミナルメモリセルは、抵抗技術（例えば抵抗性スイッチング２−ターミナルメモリセル）を有することができる。抵抗性スイッチング２−ターミナルメモリセル（別名、抵抗性スイッチングメモリセル又は抵抗性スイッチングメモリ）は、本願明細書で利用されるように、２つの導電性接触子の間に活性領域を有する、導電性接触子を具備する回路コンポーネントを備える。２−ターミナルメモリデバイスの活性領域は、抵抗性スイッチングメモリの内容において、複数の安定又は半安定抵抗状態（それぞれ互いに異なる電気抵抗を有する抵抗状態）を示す。更に、複数の状態のそれぞれのものは、２つの導電性接触子に印加される適切な電気信号に応じて形成又は活性化できる。適切な電気信号は、電圧値、電流値、電圧若しくは電流極性等又はその適した組み合わせとすることができる。抵抗性スイッチング２−ターミナルメモリデバイスの例としては、網羅的ではないが、抵抗性ランダムアクセスメモリ（ＲＲＡＭ）、相変化ＲＡＭ（ＰＣＲＡＭ）及び磁性ＲＡＭ（ＭＲＡＭ）を挙げることができる。
【００１４】
不揮発性フィラメント系抵抗性スイッチングメモリセルに関して、ＲＳＬは、適切な外部刺激の非存在下で、適切な粒子をトラップするようにその中の充分な物理的欠陥サイトを有するために選択することができ、これによって、粒子の運動性及び分散性が低下する。メモリセルにわたって印加される適切なプログラム電圧に応じて、導電路又はフィラメントがＲＳＬを通じて形成される。特に、プログラムバイアス電圧を印加すると、金属イオンは、活性金属層から発生してＲＳＬ層に移動する。より具体的には、金属イオンは、ＲＳＬ層中のボイド又は欠陥サイトに移動する。いくつかの実施形態において、バイアス電圧を除くと、金属イオンは、中性金属粒子になり、ＲＳＬ層のボイド又は欠陥中に閉じ込められたままになる。充分な量の粒子がトラップされると、フィラメントが形成され、メモリセルは、比較的高い抵抗状態から比較的低い抵抗状態にスイッチする。より具体的には、トラップされた金属粒子は、ＲＳＬ層を通じて導電路又はフィラメントを提供し、抵抗は、一般的にＲＳＬ層を通じたトンネル型抵抗によって決定される。ある抵抗性スイッチングデバイスにおいて、導電性フィラメントを少なくとも部分的に変形させて、メモリセルを低い抵抗状態から高い抵抗状態に戻すイレーズ法が実施される。より具体的には、消去バイアス電圧を印加すると、ＲＳＬのボイド又は欠陥中にトラップされた金属粒子が動きやすくなり活性金属層の方に戻るように移動する。この状態変化は、メモリの内容において、バイナリビットのそれぞれの状態と関連することができる。多重メモリセルのアレイに関して、メモリセルのワード、バイト、ページ、ブロック等は、バイナリ情報の０又は１を表し、そして、長時間バイナリ情報を保存する効力でそれらの状態を保持することによってプラグラム又は消去することができる。各種実施形態において、マルチレベル情報（例えば、マルチビット）は、かかるメモリセルに保存してもよい。
【００１５】
本願明細書の様々な実施形態は、種々の物理的性質を有する様々なメモリセル技術を利用することができることを理解すべきである。例えば、種々の抵抗性スイッチングメモリセル技術は、プログラム可能な種々のディスクリート抵抗と、種々の関連プログラム／消去電圧と、他の識別特徴と、を有することができる。例えば、対象となる開示の様々な実施形態は、極性の電気信号に対する第一スイッチング応答（例えば、一組のプログラム状態のうちの１つにするプログラミング工程）及び第二極性を有する電気信号に対する第二スイッチング応答（例えば、消去状態にする消去工程）を示すバイポーラスイッチングデバイスを使用することができる。バイポーラスイッチングデバイスは、例えば、同じ極性及び種々の大きさを有する電気信号に応じた第一スイッチング応答（例えば、プログラム工程）及び第二スイッチング応答（例えば、消去工程）を示すユニポーラデバイスと対照的である。
【００１６】
特定のメモリセル技術又はプログラム／消去電圧が本願明細書において様々な態様及び実施形態に関して特定されていない場合、かかる態様及び実施形態は、当業者にとって公知又は本願明細書に提供されている内容によって当業者にとって公知となったように、任意の適切なメモリセル技術を組み込んで、その技術に適したプログラム／消去電圧によって作動することが意図されている。種々のメモリセル技術を置換することが、当業者には公知である回路修正又は当業者には公知である動作信号レベルに対する変更を必要とする場合、置換されたメモリセル技術又は信号レベルの変更を含む実施形態は、対象となる開示の範囲内であると更に理解すべきである。
【００１７】
対象となる本願の発明者達は、抵抗性メモリに加えて追加の不揮発性２−ターミナルメモリ構造物に精通している。例えば、強誘電体メモリ（ＲＡＭ）は、一例である。いくつかのその他のものとして、磁気抵抗ＲＡＭ、有機ＲＡＭ、相変化ＲＡＭ及び導電性ブリッジＲＡＭ等が挙げられる。２−ターミナルメモリ技術には、種々の長所及び短所があり、長所短所間のトレードオフは一般的なものである。抵抗性スイッチングメモリ技術は、本願明細書に開示される多くの実施形態と共に言及されているが、当業者の都合がよい場合は、他の２−ターミナルメモリ技術を、開示される実施形態のいくつかのために利用することができる。
【００１８】
本発明者達は、広範な実験に基づいて、抵抗性スイッチングデバイスの層間の圧縮／引張力が、彼らが発明した抵抗性スイッチングデバイスの長期保存性能に望ましくない影響を及ぼす可能性があると信じている。したがって、様々な実施形態において、本発明者らは、上部電極、抵抗性スイッチング材料、導電性材料、及び下部電極のような抵抗性スイッチングデバイスの材料が、組成及び／又は圧縮又は引張り応力の点で幾分適合していることを望んでいる。単なる一例として、いくつかの実施形態では、導電層は、比較的導電性の金属窒化物などであってもよく、スイッチング層は、比較的抵抗性の金属窒化物（例えば、セラミック）などであってもよい。
【００１９】
本発明者らは、様々な金属窒化物を利用した抵抗性スイッチングデバイスの制御された製造を行い、動作抵抗性スイッチングデバイスを可能にする材料の組み合わせを発見した。抵抗性スイッチング材料としての窒化アルミニウムの使用及び成功は、ほとんどの金属窒化物が高導電性であり、したがってスイッチング材料として不適切であるため、本発明者にとって驚きであった。
【００２０】
ここで図面を参照すると、図１は、１つ又は複数の実施形態による例示的な抵抗性スイッチングメモリデバイス１００のブロック図を示す。抵抗性スイッチングメモリデバイスは、上部電極１０２と、抵抗性スイッチング層１０４と、導電層１０６と、下部電極１０８とを備えることができる。様々な実施形態では、１つ又は複数の他の層を、層間の接着性、導電性、粒子拡散の低減等のために設けることができる（例えば、下記の図３を参照）。
【００２１】
１つ以上の実施形態では、抵抗性スイッチングメモリデバイス１００は、ＡｌＮｘの組成を有する導電層１０６と、ＡｌＮｙの組成を有する隣接するスイッチング層１０４とを含むことができる。導電層は、約５５：４５〜約６０：４０の範囲内の金属（例えば、アルミニウム）と窒化物（ＭＮｘ）との間の比率を有することができる。したがって、いくつかの実施形態では、ｘは約０．８０〜約０．６０の範囲内にあってもよい。さらに、様々な実施形態において、スイッチング層１０４は、約５０：５０〜約４０：６０の範囲内の金属（例えば、アルミニウム）と窒化物（ＭＮｙ）との間の比率を有してもよい。したがって、いくつかの実施形態では、ｙは、約１．００〜約１．５０の範囲内であり得る。理解されるように、いくつかの実施形態では、ｙ対ｘの関係は、ｙ＞ｘである。様々な実施形態では、測定値に基づいて、導電層１０６は、約１Ｋｏｈｍ〜約１００Ｋｏｈｍのオーダーの電気抵抗を有し、抵抗性スイッチング層１０４は、１Ｍｏｈｍ以上の初期抵抗を有すると考えられる。
【００２２】
いくつかの実施形態では、導電層１０６及び抵抗性スイッチング層１０８は、（異なる比率の化合物としてであっても）同じ要素から形成することができる。その結果、これらの層の圧縮又は引張り特性は類似すると予想される。これを考慮して、スイッチング材料層内に形成された導電性フィラメントは、繰り返しの加熱及び冷却に応答してより少ない機械的応力（例えば、圧縮応力、引っ張り応力など）を受けることが予想される。したがって、多くのプログラム及び消去動作にわたってそのような抵抗性スイッチングデバイスの信頼性が向上することが期待される。
【００２３】
さらなる実施形態では、導電層１０６のための金属窒化物の使用は、抵抗性スイッチング層１０４内のフィラメント形成のための導電性材料（例えば、粒子、原子、イオンなど）を提供することができる。さらに、金属窒化物は、（例えば、金属窒化物の電気抵抗に基づいて）抵抗性スイッチングデバイスの電流コンプライアンスにおいて、いくつかの実施形態では、抵抗性スイッチング層１０４のためのスイッチング材料はＡｌＮｙであり、導電層１０６のための導電性材料は前述のようにＡｌＮｘ（ｙ＞ｘ）であってもよい。上記に照らして、スイッチング材料と導電性材料の他の組み合わせも本発明の実施形態内にあることを理解されたい。例えば、導電性材料ＡｌＯｘ及びスイッチング材料ＡｌＯｙ（ｘ＜ｙ）などの金属酸化物も使用することができる。当業者に知られているか、又は本明細書で提供される文脈によって知られている他の適切な材料は、本開示の範囲内にあると考えられる。
【００２４】
図２は、本開示の代替実施形態による抵抗性スイッチングメモリデバイス２００のブロック図を示す。抵抗性スイッチングメモリデバイス２００は、上部電極２０２、導電層２０４、抵抗性スイッチング層２０６及び下部電極２０８を備えることができる。上部電極２０２及び下部電極２０８は、適切な導電性材料で作製することができる。上部電極２０２又は下部電極２０８の材料の例は、金属、金属合金、金属窒化物又は金属酸化物、Ｃｕ、Ａｌ、Ｔｉ及び他の適切な導体を含むことができる。いくつかの実施形態では、上部電極２０２又は下部電極２０８は、導電性半導体材料（例えば、ドープされたＳｉ、ドープされたポリシリコンなど）を含むことができる。導電層２０４は、窒化物又は酸化物の第一濃度ｘを有する金属窒化物又は金属酸化物を含むことができる。さらに、抵抗性スイッチング層は、窒化物又は酸化物の第二濃度ｙを有する金属窒化物又は金属酸化物を含むことができる。様々な実施形態において、ｙ＞ｘである。
【００２５】
図３は、追加の開示された実施形態によるサンプル抵抗性スイッチングメモリデバイス３００のブロック図を示す。抵抗性スイッチングメモリデバイス３００は、本明細書で説明するように、上部電極３０２、抵抗性スイッチング層３０６、導電層３０８及び下部電極３１２を備えることができる。さらに、抵抗性スイッチングメモリデバイス３００は、１つ又は複数の追加の層又は層の組を含むことができる。例えば、層３０４の第一の組は、抵抗性スイッチング層３０６と上部電極３０２との間の電気伝導性を高めるための導電層、良好な層間接着を促進するための接着層、層間での粒子（金属、例えば、Ｃｕ、Ａｌ又はＯなど）の拡散を低減するためのバリア層、又は別の層にイオンを供給するためのイオン層のうちの１つ以上を含むことができる。さらなる実施形態では、抵抗性スイッチングメモリデバイスは、導電層、接着層、バリア層、又は導電層３０８と下部電極層３１２との間のイオン層のうちの１つ以上を含む層３１０の第二の組を含むことができる。
【００２６】
上述した線図は、メモリセル、その導電層又はかかるメモリセル／導電層からなるメモリアーキテクチャのいくつかのコンポーネント（例えば、層）間での相互作用に関して記載している。対象とある開示のある適切な代替態様において、かかる線図には、その中に特定のコンポーネント及び層指、いくつかの特定のコンポーネント／層又は追加のコンポーネント／層を含めることができることを理解すべきである。サブコンポーネントは、親コンポーネント／層の中に含まれるよりは、むしろ別のサブコンポーネントに電気的に接続するように実装することもできる。例えば、中間層を、１又は複数の開示した層に隣接して設けることができる。一例として、予想外の酸化を低減又は制御する適切なバリア層を、１又は複数の開示した層の間に配置することができる。更に他の実施形態において、開示されたメモリスタック又はフィルム層のセットは、描いているものよりも少ない層を有することができる。例えば、スイッチング層は、電極層で挟むというよりは、伝導ワイヤーと電気的に直接接触することができる。加えて、１又は複数の開示された工程は、集合機能を提供する単一の工程に組み合わることができることに留意されたい。開示されたアーキテクチャのコンポーネントは、本願明細書に具体的に記載されていないが、当業者によって知られている１又は複数の他のコンポーネントと相互作用することもできる。
【００２７】
上述した例示的な線図を考慮すると、開示された主題に従って実装できる処理方法は、図６−７のフローチャートを参照することにより、よりよく理解される。説明を単純にするために、図６−７の方法は、一連のブロックとして表示且つ記載している一方で、あるブロックは、異なる順番で存在したり、本願明細書に描画及び記載されているもの由来の他のブロックと同時に存在したりしてもよいため、請求の主題は、ブロック順に限定されることはない点を理解し認識すべきである。更に、示された全てのブロックが、本願明細書に記載されている方法を実施するのに必ずしも必要というわけではない。加えて、本明細書全体にわたって開示される方法のいくつか又は全ては、かかる手順を電子装置に移動及び転送することを容易にするために製品に記憶させることができることを更に理解すべきである。使用した製品という用語は、任意のコンピュータ可読装置、キャリアと連動する装置又は記録媒体からアクセス可能なコンピュータプログラムを含むことを意図とする。
【００２８】
図４は、１つ以上の開示された実施形態による、抵抗性スイッチングメモリデバイスを形成するための例示の方法４００のフローチャートを示す。４０２において、方法４００は、下部電極を形成する工程を含むことができる。下部電極は、金属、ドープされた半導体などの適切な導電性材料で形成することができる。４０４において、方法４００は、第一濃度の第一応力適合性材料の抵抗性スイッチング層を堆積する（例えば、スパッタリングする）工程を含むことができる。第一応力適合性材料は、いくつかの実施形態では金属窒化物を、他の実施形態では金属酸化物を含むことができる。一実施形態では、第一応力適合性材料は、１部の金属に対して約１．００〜約１．５０部の範囲の窒化物又は酸化物とすることができる。さらなる実施形態では、抵抗性スイッチング層は、約２ナノメートル（ｎｍ）〜約２０ｎｍの範囲内の厚さで形成することができる。４０６において、方法４００は、第一濃度よりも小さい第二濃度の第二応力適合性材料の導電層を堆積させる（例えば、スパッタリングする）工程を含むことができる。一実施形態では、第二応力適合性材料は、第一応力適合性材料と同じ材料とすることができる。様々な実施形態において、第二応力適合性材料は、１部の金属に対して約０．６〜約０．８部の範囲の窒化物又は酸化物とすることができる。少なくとも１つの実施形態では、導電層は、約４ｎｍ〜約１００ｎｍの範囲内の厚さで形成することができる。
【００２９】
様々な実施形態では、例えば、導電層と抵抗性スイッチング層の両方が同じ材料であるが異なる比率で形成される場合、両方の層はその場で製作されてもよい。いくつかの実施形態では、このようなデバイスを形成するために、アルゴン及び窒素リッチの環境内でアルミニウムを最初に堆積させ（例えば、スパッタリングして）、（約２ｎｍから約２０ｎｍの範囲内の厚さを有する）抵抗性スイッチング層を形成し、次いで、真空を破ることなく、アルゴン及び窒素の不足した環境内でアルミニウムを堆積させて（例えば、スパッタリングして）、（約４ｎｍから約１００ｎｍの範囲内の厚さを有する）導電層を形成してもよい。他の実施形態では、２つの別個の堆積プロセスを使用して、空気を遮断しつつ２つの層を形成するか又は空気を遮断せずに２つの層を形成することができる。上部電極及び下部電極のための材料はまた、窒化チタン、窒化タンタル、窒化アルミニウムなどのような導電性窒化物であってもよい。
【００３０】
図５は、本開示のさらなる実施形態による例示の方法５００のフローチャートを示す。５０２において、方法５００は、基板上に下部電極を形成する工程を含むことができる。５０４において、方法５００は、高い電気抵抗を有する抵抗性スイッチング層を形成するために、窒素又は酸素リッチ環境で金属を堆積させる工程を含むことができる。５０６において、方法５００は、抵抗性スイッチング層にわたってより低い電気抵抗を有する導電層を形成するために、（例えば、参照番号５０４と比較して）窒素又は酸素が不足した環境で金属又は第二金属を堆積させる工程を含むことができる。５０８において、方法５０８は、導電層上に上部電極を形成する工程を含むことができる。
【００３１】
対象となる開示の様々な実施形態において、開示されたメモリ又はメモリアーキテクチャは、ＣＰＵ又はマイクロコンピュータと共に独立型又は一体型内蔵メモリデバイスとして使用することができる。ある実施形態は、例えば、コンピュータメモリ（例えば、ランダムアクセスメモリ、キャッシュメモリ、リードオンリーメモリ又は記憶メモリ等）の一部として実装することができる。他の実施形態は、例えば、携帯用メモリデバイスとして実装することができる。適切な携帯用メモリデバイスの例として、リムーバブルメモリ（例えば、セキュアデジタル（ＳＤ）カード、ユニバーサルシリアルバス（ＵＳＢ）メモリスティック若しくはコンパクトフラッシュ（ＣＦ）カード等又は適切な前述の組み合わせ）を挙げることができる。（以下の図６及び７を参照）。
【００３２】
ＮＡＮＤＦＬＡＳＨは、コンパクトＦＬＡＳＨデバイス、ＵＳＢデバイス、ＳＤカード、ソリッドステートドライブ（ＳＳＤ）及びストレージクラスメモリ並びに他のフォームファクターに用いられる。ＮＡＮＤは、過去数十年にわたって、より小さいデバイス及びより高いチップ密度にスケールダウンさせることに成功した技術であることを証明してきたが、スケールダウン技術が２５ナノメートル（ｎｍ）メモリセル技術を超えたあたりから、いくつかの構造的な問題、性能問題及び信頼性に関する問題が明らかになった。これらのサブセット又は類似の考慮点は、開示された態様によって対処される。
【００３３】
図６は、本開示の態様によるメモリセルアレイのメモリアレイ６０２のための例示の動作及び制御環境６００のブロック図を示す。本開示の少なくとも１つの態様では、メモリアレイ６０２は、様々なメモリセル技術から選択されたメモリを含むことができる。少なくとも一実施形態では、メモリアレイ６０２は、コンパクトな二次元又は三次元構造に配置された２端子メモリ技術を含むことができる。本明細書に開示されるような、例示のアーキテクチャは、１Ｔ１Ｒメモリアレイ、及び１ＴｎＲメモリアレイ（又は１ＴＮＲメモリアレイ）を含むことができる。好適な２端子メモリ技術は、抵抗性スイッチングメモリ、導電性ブリッジングメモリ、相変化メモリ、有機メモリ、磁気抵抗メモリなど、又はこれらの適切な組み合わせを含むことができる。
【００３４】
列コントローラ６０６及びセンスアンプ６０８は、メモリアレイ６０２に隣接して形成することができる。さらに、列コントローラ６０６は、メモリアレイ６０２のビット線のサブセットをアクティベートする（又はアクティベートを識別する）ように構成することができる。列コントローラ６０６は、参照信号及び制御信号発生器６１８によって供給される制御信号を利用して、ビット線のサブセットのそれぞれをアクティベートするとともに動作させ、それらのビット線に適切なプログラム、消去又は読み出し電圧を印加する。非アクティベートビット線は、これらの非アクティベートビット線に対するビットディスターブ効果を低減又は回避するために、禁止電圧（基準及び制御信号発生器６１８によっても印加される）に保つことができる。
【００３５】
さらに、動作及び制御環境６００は、行コントローラ６０４を備えることができる。行コントローラ６０４は、メモリアレイ６０２のワード線に隣接して形成され、メモリアレイ６０２のワード線に電気的に接続され得る。また、基準及び制御信号発生器６１８の制御信号を利用して、行コントローラ６０４は、適切な選択電圧でメモリセルの特定の行を選択することができる。さらに、行コントローラ６０４は、選択されたワード線に適切な電圧を印加することによって、プログラム、消去又は読み出し動作を容易にすることができる。
【００３６】
センスアンプ６０８は、列制御部６０６及び行制御部６０４によって選択されたメモリアレイ６０２のアクティベートされたメモリセルからデータを読み出すことができる。メモリアレイ６０２から読み出されたデータは、入出力バッファ６１２に提供することができる。同様に、メモリアレイ６０２に書き込まれるデータは、入出力バッファ６１２から受信され、メモリアレイ６０２のアクティベートされたメモリセルに書き込まれる。
【００３７】
クロックソース６０８は、行コントローラ６０４及び列コントローラ６０６の読み出し、書き込み、及びプログラム動作のタイミングを容易にするために、それぞれのクロックパルスを提供することができる。クロックソース６０８は、動作及び制御環境６００によって受信された外部コマンド又は内部コマンドに応答して、ワード線又はビット線の選択をさらに容易にすることができる。入力／出力バッファ６１２は、コマンド及びアドレス入力、ならびに双方向データ入力及び出力を含むことができる。命令は、コマンド及びアドレス入力にわたって提供され、メモリアレイ６０２に書き込まれるデータならびにメモリアレイ６０２から読み出されたデータは、双方向データ入力及び出力で伝達され、コンピュータ又は他の処理デバイス（図示しないが、例えば、以下の図７のコンピュータ７０２を参照）などの外部ホスト装置への接続を容易にする。
【００３８】
入出力バッファ６１２は、書込みデータを受信し、消去命令を受信し、状態又は保守命令を受信し、読出しデータを出力し、状態情報を出力し、アドレスデータ及びコマンドデータを受信し、それぞれの命令のアドレスデータを受け取るように構成される。アドレスデータは、アドレスレジスタ６１０によって行コントローラ６０４及び列コントローラ６０６に転送することができる。さらに、入力データは、センスアンプ６０８と入出力バッファ６１２との間の信号入力ラインを介してメモリアレイ６０２に送信され、出力データは、センスアンプ６０８から入出力バッファ６１２への信号出力ラインを介してメモリアレイ６０２から受信される。入力データをホスト装置から受信し、出力データをＩ／Ｏバスを介してホスト装置に引き渡すことができる。
【００３９】
ホスト装置から受信したコマンドは、コマンドインターフェース６１６に提供することができる。コマンドインターフェース６１６は、ホスト装置から外部制御信号を受け取り、入出力バッファ６１２に入力されたデータが書き込みデータ、コマンド、アドレスのいずれであるかを判断するように構成することができる。入力コマンドは、ステートマシン６２０に転送することができる。
【００４０】
ステートマシン６２０は、メモリアレイ６０２（ならびにマルチバンクメモリアレイの他のメモリバンク）のプログラミング及びリプログラミングを管理するように構成することができる。ステートマシン６２０に提供される命令は、メモリセルアレイ６０２に関連する読み出し、書き込み、消去、データ入力、データ出力、及び他の機能をステートマシンが管理できるように、制御ロジックコンフィグレーションに従って実装される。いくつかの態様では、ステートマシン６２０は、様々なコマンドの成功した受信又は実行に関する肯定応答及び否定応答を送受信することができる。さらなる実施形態では、ステートマシン６２０は、状態関連コマンドをデコード及び実装し、設定コマンドなどをデコード及び実装することができる。
【００４１】
読み出し、書き込み、消去、入力、出力などの機能を実現するために、ステートマシン械６２０は、クロックソース６０８又は基準信号発生器６１８を制御することができる。クロックソース６０８の制御は、行コントローラ６０４及び列コントローラ６０６が特定の機能を実現するのを容易にするように構成された出力パルスを発生させることができる。出力パルスは、例えば、列コントローラ６０６によって選択されたビット線に、又は行コントローラ６０４によって選択されたワード線に転送されることができる。
【００４２】
図７に関して、以下に記載するシステム及び処理は、単一の集積回路（ＩＣ）チップ、複数のＩＣ、特定用途向け集積回路（ＡＳＩＣ）などの、ハードウェア内に埋め込まれ得る。更に、各処理内でいくつか又はすべての処理ブロックが現れる順序は、限定的なものと考えるべきでない。むしろ、すべてはここに明示的に図示されていないかも知れない、いくつかの処理ブロックが、さまざまな順序で実行され得ることを理解すべきである。
【００４３】
図７を参照すると、特許請求の主題のさまざまな特徴を実行するために適切な動作環境７００は、コンピュータ７０２を含む。コンピュータ７０２は、処理ユニット７０４、システムメモリ７０６、コーデック７３５、及びシステムバス７０８を含む。システムバス７０８は、システムメモリ７０６を含むがこれに限定されないシステムコンポーネントを、処理ユニット７０４に結合する。処理ユニット７０４は、種々の利用可能なプロセッサのいずれかであり得る。デュアルマイクロプロセッサ及び他の多重プロセッサアーキテクチャも、処理ユニット７０４として用いられ得る。
【００４４】
システムバス７０８は、業界標準アーキテクチャ（ＩＳＡ）、マイクロチャネルアーキテクチャ（ＭＳＡ）、拡張ＩＳＡ（ＥＩＳＡ）、インテリジェントドライブエレクトロニクス（ＩＤＥ）、ＶＥＳＡローカルバス（ＶＬＢ）、ペリフェラルコンポーネントインターコネクト（ＰＣＩ）、カードバス、ユニバーサルシリアルバス（ＵＳＢ）、アドバンストグラフィックスポート（ＡＧＰ）、パーソナルコンピュータメモリカードインターナショナルアソシエーションバス（ＰＣＭＣＩＡ）、ファイアワイヤー（ＩＥＥＥ１３９４）、及び、小規模コンピュータシステムインターフェース（ＳＣＳＩ）を含むが、これらに限られない、利用可能な多様なバスアーキテクチャを使用する、メモリバスもしくはメモリコントローラ、周辺バスもしくは外部バス、及び／又は、ローカルバスを含むさまざまな種類のバス構造のいずれかであり得る。
【００４５】
システムメモリ７０６は、さまざまな実施形態に開示のメモリアーキテクチャの１つ以上を用い得る、揮発性メモリ７１０及び不揮発性メモリ７１４を含む。起動時などにコンピュータ７０２内の構成要素間で情報を伝達するためのベーシックルーチンを含む、基本入出力システム（ＢＩＯＳ）は、不揮発性メモリ７１２に格納される。加えて、本革新に従うと、コーデック７３５は、エンコーダ又はデコーダの少なくとも一方を含んでよく、ここで、エンコーダ又はデコーダの少なくとも一方は、ハードウェア、ソフトウェア、又はハードウェアとソフトウェアの組み合わせで構成されてよい。コーデック７３５は別個のコンポーネントと図示されているが、コーデック７３５は、不揮発性メモリ７１２に包含されてもよい。限定ではなく例示として、不揮発性メモリ７１２は、読み取り専用メモリ（ＲＯＭ）、プログラマブルＲＯＭ（ＰＲＯＭ）、電気的プログラマブルＲＯＭ（ＥＰＲＯＭ）、電気的消去可能プログラマブルＲＯＭ（ＥＥＰＲＯＭ）、又はフラッシュメモリを含み得る。不揮発性メモリ７１２は、少なくともいくつかの開示の実施形態において、１つ以上の開示のメモリアーキテクチャを用い得る。更に、不揮発性メモリ７１２は、コンピュータメモリ（たとえば、コンピュータ７０２またそのメインボードと物理的に一体化される）、又は、取り外し可能なメモリであり得る。開示の実施形態を実施することが可能な、適切な取り外し可能なメモリの例は、セキュアデジタル（ＳＤ）カード、コンパクトフラッシュ（ＣＦ）カード、ユニバーサルシリアルバス（ＵＳＢ）メモリスティックなどを含み得る。揮発性メモリ７１０は、外部キャッシュメモリとして作動するランダムアクセスメモリ（ＲＡＭ）を含み、さまざまな実施形態に開示のメモリアーキテクチャの１つ以上を用い得る。限定でなく例示として、ＲＡＭは、スタティックＲＡＭ（ＳＲＡＭ）、ダイナミックＲＡＭ（ＤＲＡＭ）、シンクロナスＤＲＡＭ（ＳＤＲＡＭ）、倍データレートＳＤＲＡＭ（ＤＤＲＳＤＲＡＭ）及びエンハンストＳＤＲＡＭ（ＥＳＤＲＡＭ）などの、多くの形態で利用可能である。
【００４６】
コンピュータ７０２は、取り外し可能／取り外し不能な揮発性／不揮発性のコンピュータストレージ媒体も含んでよい。図７は、たとえば、ディスクストレージ７１４を示す。ディスクストレージ７１４は、磁気ディスクドライブ、ソリッドステートディスク（ＳＳＤ）、フロッピーディスクドライブ、テープドライブ、Ｊａｚドライブ、Ｚｉｐドライブ、ＬＳ−１００ドライブ、フラッシュメモリカード、又はメモリスティックのなどの装置を含むが、これらに限られない。加えて、ディスクストレージ７１４は、ストレージ媒体を、別個に、又は、コンパクトディスクＲＯＭ装置（ＣＤ−ＲＯＭ）、ＣＤ記録可能ドライブ（ＣＤ−Ｒドライブ）、ＣＤ書き換え可能ドライブ（ＣＤ−ＲＷドライブ）、又は、デジタルバーサタイルディスクＲＯＭドライブ（ＤＶＤ−ＲＯＭ）などの他の光学ディスクドライブとの組み合わせで含み得るが、これらに限られることのない、他のストレージ媒体と組み合わせて含み得る。ディスクストレージ７１４のシステムバス７０８への接続を容易にするために、インターフェース７１６などの取り外し可能又は取り外し不能のインターフェースが一般的に用いられる。ディスクストレージ７１４がユーザーに関する情報を格納し得ることを理解すべきである。そのような情報は、サーバーに、もしくは、ユーザーの装置で作動するアプリケーションに、格納又は提供されるかも知れない。１つの実施形態において、ユーザーは、ディスクストレージ７１４に格納され、及び／又は、サーバー又はアプリケーションに送られる情報の種類を、（たとえば、出力装置７３６経由で）知らされ得る。ユーザーは、収集され、及び／又は、サーバーもしくはアプリケーションと共有される情報を有することを、オプトイン又はオプトアウトする機会を、（たとえば、入力装置７２８からの入力経由で）提供され得る。
【００４７】
図７は、ユーザーと、適切な動作環境７００中の記載された基本的コンピュータ資源との間で、媒介として作動するソフトウェアを説明していることを理解すべきである。このようなソフトウェアは、オペレーティングシステム７１８を含む。オペレーティングシステム７１８は、ディスクストレージ７１４に格納し得、コンピュータ７０２の資源を制御し割り当てるよう作動する。アプリケーション７２０は、プログラムモジュール７２４、及び、システムメモリ７０６又はディスクストレージ７１４に格納された、ブート／シャットダウントランザクションテーブルなどの、プログラムデータ７２６を通じて、オペレーティングシステム７１８による資源の管理を利用する。特許請求する主題は、種々のオペレーティングシステム又はオペレーティングシステムの組み合わせで実施され得ることを理解すべきである。
【００４８】
ユーザーは、入力装置７２８を通じて、命令又は情報をコンピュータ７０２に入力する。入力装置７２８は、マウス、トラックボール、スタイラス、タッチパッド、キーボード、マイクロフォン、ジョイスティック、ゲームパッド、サテライトディッシュ、スキャナ、ＴＶチューナカード、デジタルカメラ、デジタルビデオカメラ、ウェブカメラなどの、ポインティングデバイスを含むが、これに限られない。これらの及び他の入力装置は、インターフェースポート７３０経由でシステムバス７０８を通じて、処理ユニット７０４に接続する。インターフェースポート７３０は、たとえば、シリアルポート、パラレルポート、ゲームポート、及びユニバーサルシリアルバス（ＵＳＢ）を含む。出力装置７３６は、入力装置７２８と同じ種類のポートのいくつかを使用する。よって、たとえば、ＵＳＢポートが、コンピュータ７０２に入力を提供するために、及び、コンピュータ７０２から出力装置７３６に情報を出力するために、使用されてよい。他の出力装置のほかに、モニタ、スピーカー、及びプリンターなどの、特別なアダプターを必要とするいくつかの出力装置があることを示すために、出力アダプター７３４が設けられる。出力アダプター７３４は、限定ではなく例示のために、出力装置７３６とシステムバス７０８との接続の手段を提供する、ビデオ及びサウンドカードを含むことができる。リモートコンピュータ７３８などの、他の装置及び／又は装置のシステムが、入力能力及び出力能力の双方を提供することに留意すべきである。
【００４９】
コンピュータ７０２は、リモートコンピュータ７３８などの、１つ以上のリモートコンピュータへの論理結合を使用するネットワーク環境において作動し得る。リモートコンピュータ７３８は、パーソナルコンピュータ、サーバー、ルーター、ネットワークＰＣ、ワークステーション、マイクロプロセッサ系機器、ピア装置、スマートフォン、タブレット、又は他のネットワークノードであり得、一般に、コンピュータ７０２に関して説明した要素の多くを含む。簡潔さのために、メモリストレージ装置７４０のみが、リモートコンピュータ７３８と共に図示されている。リモートコンピュータ７３８は、ネットワークインターフェース７４２を通じてコンピュータ７０２に論理結合され、次いで、通信接続７４４経由で接続される。ネットワークインターフェース７４２は、ローカルエリアネットワーク（ＬＡＮ）及びワイドエリアネットワーク（ＷＡＮ）ならびにセルラーネットワークなどの、有線及び／又は無線の通信ネットワークを包含する。ＬＡＮ技術は、光ファイバ分散データインターフェース（ＦＤＤＩ）、より線分散データインターフェース（ＣＤＤＩ）、イーサネット、トークンリングなどを含む。ＷＡＮ技術は、ポイントツウポイントリンク、総合デジタル通信網（ＩＳＤＮ）及びその変形物などのサーキットスイッチングネットワーク、パケット交換ネットワーク、ならびに、デジタル加入者線（ＡＤＳＬ）を含むが、これらに限られない。
【００５０】
通信接続７４４は、ネットワークインターフェース７４２をシステムバス７０８に接続するために用いられるハードウェア／ソフトウェアを指す。通信接続７４４は、明瞭化のために、コンピュータ７０２の内側に示されているが、コンピュータ７０２の外部にも存在し得る。ネットワークインターフェース７４２への接続に必要なハードウェア／ソフトウェアは、例示のみの目的で、通常の電話等級モデム、ケーブルモデム及びＤＳＬモデムを含むモデム、ＩＳＤＮアダプター、有線及び無線のイーサネットカード、ハブ、ならびに、ルーターなどの内部技術及び外部技術を含む。
【００５１】
示された開示の態様は、通信網を通じてリンクした遠隔処理デバイスによってある種のタスクが実行される分散計算処理環境において実施してもよい。分散計算処理環境において、プログラムモジュール又は記憶情報又は命令等は、ローカル又は遠隔記憶装置に位置することができる。
【００５２】
更に、本願明細書に記載されている様々なコンポーネントは、対象となる開示の実施形態を実施するために、適切な値のコンポーネント及び回路デバイスを含むことができる電気回路を備えることができることを理解すべきである。更に、様々なコンポーネントの多くが１又は複数のＩＣチップ上に実装することができることは、理解し得ることである。例えば、一実施形態において、コンポーネントのセットを単一のＩＣチップに実装することができる。他の実施態様において、一又は複数の各コンポーネントは、別々のＩＣチップ上に製作又は実装される。
【００５３】
ここで使用する、「コンポーネント」、「システム」、「アーキテクチャ」などの用語は、ハードウェア、ハードウェアとソフトウェアの組み合わせ、ソフトウェア（たとえば、実行時）、又はファームウェアのいずれかの、コンピュータ又はエレクトロニクス関連物を指すことが意図されている。たとえば、コンポーネントは、１つ以上のトランジスタ、メモリセル、トランジスタ又はメモリセルの配置、ゲートアレイ、プログラマブルゲートアレイ、特定用途向け集積回路、コントローラ、プロセッサ、プロセッサ上で作動するプロセス、オブジェクト、実行可能ファイル、プログラム、もしくは、半導体メモリにアクセスする又は干渉するアプリケーション、コンピュータなど、又は、これらの適切な組み合わせであり得る。コンポーネントは、消去可能なプログラミング（たとえば、消去可能メモリに少なくとも部分的に格納されたプロセス命令）、又は、ハードプログラミング（たとえば、製造時に消去不能メモリに焼かれたプロセス命令）を含み得る。
【００５４】
例示のために、メモリから実行されるプロセス及びプロセッサは、共にコンポーネントであり得る。他の例として、アーキテクチャは、電子ハードウェア（たとえば、パラレルトランジスタ又はシリアルトランジスタ）の配置、プロセス命令及びプロセッサを含み得、プロセッサは、プロセス命令を電子ハードウェアの配置に適する態様で実行する。加えて、アーキテクチャは、単一のコンポーネント（たとえば、トランジスタ、ゲートアレイなど）、又は、コンポーネントの配置（たとえば、トランジスタのシリアル又はパラレル配置、プログラム回路に接続されたゲートアレイ、電力リード線、電気的接地、入力信号線、及び出力信号線など）を含み得る。システムは、１つ以上のコンポーネントに加えて、１つ以上のアーキテクチャを含み得る。１つのシステムの例は、交差した入力／出力線及びパスゲートトランジスタのほか、電源、信号生成器、通信バス、コントローラ、Ｉ／Ｏインターフェース、アドレスレジスタなどを含むスイッチングブロックアーキテクチャを含み得る。定義においてはいくらかの重複が予期され、アーキテクチャ又はシステムは、スタンドアローンのコンポーネント、又は、他のアーキテクチャ、システムなどのコンポーネントであり得る、ことを理解すべきである。
【００５５】
上記に加えて、開示の主題は、開示の主題を実施する電子装置を制御するための、ハードウェア、ファームウェア、ソフトウェア、もしくは、それらの適切な組み合わせを生産するための、一般的な製造技術、プログラミング技術又はエンジニアリング技術を使用した、方法、装置又は製品として実施され得る。ここで使用する「装置」及び「製品」の用語は、電子装置、半導体装置、コンピュータ、コンピュータ読み取り可能なあらゆる装置からアクセス可能なコンピュータプログラム、担体、又は媒体、を包含することが意図されている。コンピュータ読み取り可能な媒体は、ハードウェア媒体又はソフトウェア媒体を含み得る。加えて、媒体は、非一時的媒体又は輸送媒体を含み得る。１つの例において、非一時的媒体は、コンピュータ読み取り可能なハードウェア媒体を含み得る。コンピュータ読み取り可能なハードウェア媒体の具体的な例は、磁気ストレージ装置（たとえば、ハードディスク、フロッピーディスク、磁気ストリップなど）、光学ディスク（たとえば、コンパクトディスク（ＣＤ）、デジタルバーサタイルディスク（ＤＶＤ）など）、スマートカード、及び、フラッシュメモリ装置（たとえば、カード、スティック、キードライブなど）を含み得るが、これらに限定されない。コンピュータ読み取り可能な輸送媒体は、搬送波などを含み得る。もちろん、当業者は、開示の主題の範囲及び精神から逸脱することなく、この構成に多くの変更が加えられ得ることを認識するであろう。
【００５６】
上記で説明したことは、本革新の例を含む。本革新を説明するために、コンポーネント又は技法の考えられるあらゆる組み合わせを記載することは、当然、不可能であるが、当業者は、本革新の他のさらなる組み合わせ及び並べ替えが、可能であることを認識し得る。従って、開示の主題は、本明細書の精神及び範囲に入る修正、変更、及び変化をすべて包含すると意図されている。更に、「含む（ｉｎｃｌｕｄｅｓ）」、「含んでいる（ｉｎｃｌｕｄｉｎｇ）」、「有する（ｈａｓ）」又は「有している（ｈａｖｉｎｇ）」の用語及びそれらの変化形が、発明の詳細な説明又は特許請求の範囲のいずれかで使用されている範囲内で、それらの用語は、「含む（ｃｏｍｐｒｉｓｉｎｇ）」という用語が特許請求の範囲の転換語として用いられるときに解釈されるように、「含む（ｃｏｍｐｒｉｓｉｎｇ）」と同様に包括的であることが意図されている。
【００５７】
更に、「例示の（ｅｘｅｍｐｌａｒｙ）」の用語は、本明細書では、例（ｅｘａｍｐｌｅ）、例（ｉｎｓｔａｎｃｅ）又は例（ｉｌｌｕｓｔｒａｔｉｏｎ）として役立つという意味で、使用されている。本明細書において「例示の（ｅｘｅｍｐｌａｒｙ）」として記載されたあらゆる特徴又は設計は、他の特徴又は設計よりも好ましい又は有利であると、必ずしも解釈すべきでない。むしろ、「例示の（ｅｘｅｍｐｌａｒｙ）」の用語の使用は、概念を具体的な形態で提示することが意図されている。本出願で使用する「又は」の用語は、排他的「又は」ではなく包括的「又は」の意味であると意図されている。つまり、他に規定されず、又は、文脈から明瞭ない限り、「ＸがＡ又はＢを用いる」は、あらゆる自然な包括的配置を意味する意図である。すなわち、「ＸがＡを用いる」、「ＸがＢを用いる」、又は「ＸがＡとＢの両方を用いる」場合、これらのいずれの例においても、「ＸがＡ又はＢを用いる」は満たされる。加えて、本出願明細書及び添付の特許請求の範囲で使用する冠詞「ａ」及び「ａｎ」は、単数形を示すことが他に規定されず、又は、文脈から明瞭ない限り、一般に、「１つ以上」を意味すると解釈すべきである。
【００５８】
加えて、発明の詳細な説明のいくつかの部分は、アルゴリズム又は電子メモリ内のデータビットの処理操作の観点で表されている。これらの処理の説明又は記載は、自分の仕事の実体を同等に熟練した他の人に効果的に伝達することを知っている当技術分野の人によって用いられる機構である。処理とは、ここでは、一般に、所望の結果に至る首尾一貫した一連の行為であると考えられる。その行為とは、物理量の物理的操作を必要とする行為である。必ずではないが、一般に、これらの量は、格納、移転、結合、比較、及び／又は他の態様で操作され得る、電気的及び／又は磁気的信号の形態を取る。
【００５９】
主に普通の使用という理由で、これらの信号を、ビット、値、要素、符号、文字、用語、数などと呼ぶことが便利であることが判っている。しかし、これらの又は類似の用語のすべては、適切な物理量に関連しており、それらの量に付される便利な標識に過ぎないことを、覚えておくべきである。他に具体的に述べず、前述の説明から明らかでない限り、開示の主題全体を通じて、処理する、計算する、複製する、模倣する、決定する、又は伝達するなどの用語を用いた説明は、電子装置の回路、レジスタ又はメモリ内の物理（電気的又は電子的）量として表されるデータ又は信号を操作又は変形して、機械又はコンピュータシステムの、メモリもしくはレジスタ又は他のそのような情報格納装置、伝達装置及び／又は表示装置内の物理量として同様に表される他のデータ又は信号とする、処理システム及び／又は類似の消費者の又は産業上の電子装置もしくは機械の、動作及び処理を述べていることを理解すべきである。
【００６０】
上述のコンポーネント、アーキテクチャ、回路、プロセスなどによってなされる種々の機能に関して、それらのコンポーネントを説明するために使用される用語（「手段」への言及を含む）は、他に示されない限り、実施形態の例示の特徴に示した機能を行う開示の構造と構造的には等価でなくても、記載のコンポーネントの規定の機能を行うあらゆるコンポーネントに相当する（たとえば、機能的同等性）と意図されている。加えて、特定の特徴が、いくつかの実施態様の中の１つのみに関して開示されてきたかも知れないが、そのような特徴は、所望のとおりに、また、あらゆる所与の又は特定の用途に有利になるように、他の実施態様の１つ以上の他の特徴と組み合わされてよい。実施形態は、システムのみならず、種々の処理の動作及び／又はイベントを行うためのコンピュータ実行可能な命令を含む、コンピュータ読み取り可能な媒体を含むことも、認識すべきである。
【図１】
2017208523.tif 000003
【図２】
2017208523.tif 000004
【図３】
2017208523.tif 000005
【図４】
2017208523.tif 000006
【図５】
2017208523.tif 000007
【図６】
2017208523.tif 000008
【図７】
2017208523.tif 000009
【外国語明細書】
2017208523000001.pdf