【手続補正書】
【提出日】平成17年11月29日(2005.11.29)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】  電気アセンブリであって、
第１の表面上に第１および第２の回路トレースを有する電気的に絶縁性の基板であって、該回路トレースが、厚さｔctを有する第１の導電性材料から構成され、それに接続された電気コンポーネントを有するように適合された、電気的に絶縁性の基板と、
該基板の該第１の表面と該第１および第２の回路トレースのいくつかの部分との上に配置されている可融リンクであって、該第１回路トレースと該第２の回路トレースとを電気的に接続し、且つ、第１の導電層および第２の導電層を含み、該可融リンクの該第１の導電層は、厚さｔctよりも小さな厚さｔclを有し、該第２の導電層は、該第１の導電層を構成する材料とは異なる材料から構成される、可融リンクと
を含む、電気アセンブリ。
【請求項２】  前記可融リンクは、第１および第２の端子パッドを含み、該第１および第２の端子パッドは、前記回路トレースに該可融リンクを物理的且つ電気的に接続する、請求項１に記載の電気アセンブリ。
【請求項３】  前記電気的に絶縁性の基板は、前記第１の表面上に複数の第１および第２の回路トレースを含み、該複数の第１および第２の回路トレースは、複数の可融リンクによってそれぞれ接続されている、請求項１に記載の電気アセンブリ。
【請求項４】  前記複数の可融リンクの各可融リンクは、第１の導電層および第２の導電層を有し、該第２の導電層は、該第１の導電層を構成する材料とは異なる材料から構成されている、請求項３に記載の電気アセンブリ。
【請求項５】  前記複数の可融リンクの各々は、第１および第２の端子パッドを含み、該第１および第２の端子パッドの各々は、前記複数の第１および第２の回路トレースのうちの１つとそれぞれの可融リンクとを電気的に接続する、請求項３に記載の電気アセンブリ。
【請求項６】  前記可融リンクの前記第１の導電層は、前記第１の回路トレースを前記第２の回路トレースに接続する、請求項１に記載の電気アセンブリ。
【請求項７】  前記可融リンクの前記第１の導電層は、銅、銀、ニッケル、チタン、アルミニウム、およびそれらの合金からなる群より選択された金属から構成される、請求項１に記載の電気アセンブリ。
【請求項８】  前記可融リンクを覆う保護コーティングを含む、請求項１に記載の電気アセンブリ。
【請求項９】  前記保護コーティングは、ポリマー性材料を含む、請求項８に記載の電気アセンブリ。
【請求項１０】  前記ポリマー性材料は、ポリカーボネートを含む、請求項９に記載の電気アセンブリ。
【請求項１１】  前記可融リンクの前記第２の導電層は、該可融リンクの前記第１の導電層の融点温度よりも低い融点温度を有する、請求項１に記載の電気アセンブリ。
【請求項１２】  前記可融リンクの前記第２の導電層は、錫を含む、請求項１に記載の電気アセンブリ。
【請求項１３】  前記可融リンクの前記第２の導電層は、錫と鉛との混合物を含む、請求項１に記載の電気アセンブリ。
【請求項１４】  前記可融リンクの前記第１の導電層は、銅を含み、該可融リンクの前記第２の導電層は、錫を含む、請求項１に記載の電気アセンブリ。
【請求項１５】  前記電気的に絶縁性の基板は、セラミック、ガラスエポキシ、および電気的に絶縁性のポリマーからなる群より選択された材料から構成される、請求項１に記載の電気アセンブリ。
【請求項１６】  プリント回路板アセンブリであって、
絶縁層および導電層から構成されるプリント回路板と、
該プリント回路板の第１の表面上に電気回路ジオメトリを規定する導電性トレースであって、厚さｔctを有し、且つ、該プリント回路板の該導電層から形成され、第１および第２の回路トレースを規定するために除去される材料を有する導電性トレースと、
第１の導電層および第２の導電層を含む可融リンクを有する薄膜ヒューズであって、該可融リンクの該第１の導電層が、該プリント回路板の該絶縁層上に配置され、且つ、該第１および第２の回路トレースに重なり、該可融リンクの該第１の導電層が、厚さｔctよりも小さな厚さｔclを有し、且つ、該回プリント回路の該導電層および該可融リンクの該第２の導電層を構成する材料とは異なる材料から構成される、薄膜ヒューズと
を含む、プリント回路板アセンブリ。
【請求項１７】  前記可融リンクは、前記導電性トレースの前記第１回路トレースと前記第２の回路トレースとを電気的に接続する第１および第２の端子パッドを含む、請求項１６に記載のプリント回路板アセンブリ。
【請求項１８】  前記プリント回路板は、
複数の電気回路ジオメトリを規定する複数の導電性トレースであって、各導電性トレースは、第１および第２の回路トレースをそれぞれ有する、複数の導電性トレースと、
該複数の導電性トレースの該第１の回路トレースと該第２の回路トレースとをそれぞれ電気的に接続する複数の薄膜ヒューズと
を有する、請求項１６に記載のプリント回路板アセンブリ。
【請求項１９】  前記導電性トレースは、金属箔を含む、請求項１６に記載のプリント回路板アセンブリ。
【請求項２０】  前記可融リンクの前記第１の導電層は、銅を含む、請求項１６に記載のプリント回路板アセンブリ。
【請求項２１】  前記回路トレースは、厚さｔｃｔを有し、前記可融リンクの前記第１の導電層は、厚さｔｃｌを有し、該厚さｔｃｌは、該厚さｔｃｔより小さい、請求項１６に記載のプリント回路板アセンブリ。
【請求項２２】  前記プリント回路板の前記導電層は、金属箔から構成され、前記可融リンクの前記第１の導電層は、無電解メッキされた金属から構成される、請求項１６に記載のプリント回路板アセンブリ。
【請求項２３】  前記金属箔および前記無電解メッキされた金属は、銅である、請求項２２に記載のプリント回路板アセンブリ。
【請求項２４】  電気アセンブリであって、
厚さｔｃｔを有する第１および第２の回路トレースを有する第１の固い層状の絶縁性の基板であって、該基板の第１の表面上および該基板の該第１の表面に集積された薄膜ヒューズ上に配置されており、該薄膜ヒューズは、第１および第２の導電層を含む可融リンクを含み、該第１の導電層は、該厚さｔｃｔより小さな厚さｔｃｌを有し、該可融リンクは、該第１回路トレースと第２の回路トレースとを電気的に接続する、第１の固い層状の絶縁性の基板と、
該第１の層状の絶縁性の基板に取り付けられた第２の固い層状の絶縁性の基板であって、該薄膜ヒューズと該第１および第２の回路トレース全体とを覆い、該第１および第２の回路トレースのそれぞれにアクセスを提供する第１および第２の開口を有する第２の固い層状の絶縁性の基板と
を含む、電気アセンブリ。
【請求項２５】  電気回路ジオメトリを規定するように、第１の表面上に導電性トレースを有する電気的に絶縁性の基板から構成される電気アセンブリを製造する方法であって、該方法は、
該導電性トレースの一部分を除去することにより、該電気的に絶縁性の基板を露出させて、第１および第２の回路トレースを形成するステップと、
該露出した基板上に第１の導電層を堆積するステップであって、該第１の導電層は、該第１回路トレースと第２の回路トレースとを電気的に接続する、ステップと、
該第１の導電層上に第２の導電層を堆積することにより、可融リンクを形成するステップと
を包含する、方法。
【請求項２６】  前記第１の導電層は、前記第２の導電層を構成する材料とは異なる材料から構成される、請求項２５に記載の方法。
【請求項２７】  前記可融リンクに保護コーティングを付与するステップを包含する、請求項２５に記載の方法。
【請求項２８】  前記導電性トレースの一部分を除去することにより、前記電気的に絶縁性の基板を露出させて、第１および第２の回路トレースを形成するステップは、
該導電性トレースの一部分がマスキングされずに残るように、該導電性トレースの第１および第２の部分をマスキングするステップと、
該導電性トレースの該マスキングされなかった部分を除去することにより、該絶縁性の基板を露出するステップと、
該導電性トレースの該第１および第２の部分から該マスキングを除去することにより、該第１および第２の回路トレースを規定するステップと
をさらに包含する、請求項２５に記載の方法。
【請求項２９】  前記露出した基板上に第１の導電層を堆積することにより、前記第１回路トレースと第２の回路トレースとを電気的に接続するステップは、
前記露出した基板と該第１および第２の回路トレースのいくつかの部分に導電性材料を付与するステップと、
該導電性材料をマスキングするステップと、
該導電性材料の一部分をマスクせずに残すステップと、
該マスキングされなかった導電性材料を除去することにより、第１および第２の端子パッドとヒューズエレメントとを規定するステップと
をさらに包含する、請求項２５に記載の方法。
【請求項３０】  前記第１の導電層は、無電解メッキによって、前記露出した基板上に堆積される、請求項２５に記載の方法。
【請求項３１】  前記第１の導電層は、銅を含む、請求項２５に記載の方法。
【請求項３２】  前記第１の導電層上に第２の導電層を堆積することにより、可融リンクを形成するステップは、
該第１の導電層と前記第１および第２の回路トレースのいくつかの部分とをマスキングするステップと、
該第１の導電層の一部分を露出するステップと、
該第１の導電層の該露出した部分上に該第２の導電層を堆積するステップと、
該第１の導電層と該第１および第２の回路トレースの該いくつかの部分とから該マスキングを除去するステップと
をさらに包含する、請求項２５に記載の方法。
【請求項３３】  電気的に絶縁性の基板および集積ヒューズを含む電気アセンブリを製造する方法であって、該方法は、
該絶縁性の基板を調整するステップと、
該絶縁性の基板上に第１の導電層を堆積するステップと、
第１および第２の導電性トレースを該第１の導電層に電気的に接続するステップと、
該第１の導電層に第２の導電層を付与することにより、可融リンクを形成するステップと
を包含する、方法。
【請求項３４】  前記可融リンクを保護コーティングで覆うステップをさらに包含する、請求項３３に記載の方法。
【請求項３５】  前記第１および第２の導電性トレースは、前記絶縁性の基板上に堆積され、該第１および第２の導電性トレースの各々の一部分は、前記第１の導電層上に堆積される、請求項３３に記載の方法。
【請求項３６】  前記第１および第２の導電性トレースは、前記第１の導電層の厚さよりも大きな厚さを有する、請求項３５に記載の方法。
【請求項３７】  前記第１の導電層は、無電解メッキによって前記絶縁性の基板上に堆積される、請求項３３に記載の方法。
【請求項３８】  前記第１の導電層は、銅である、請求項３７に記載の方法。
【請求項３９】  表面上に規定された電気回路ジオメトリを有する電気的に絶縁性の基板から構成される電気アセンブリを製造する方法であって、該方法は、
第１の表面に取り付けられた第１の導電層を有する電気的に絶縁性の基板を提供するステップであって、該第１の導電層が所望の回路ジオメトリを規定する、ステップと、
該第１の導電層内に、第１および第２の回路トレースを作成するステップと、
該第１の導電層内に可融エレメントを作成するステップであって、該可融エレメントは、該第１回路トレースと第２の回路トレースとを電気的に接続する、ステップと、
第２の導電層を該第１の導電層に付与することにより、可融リンクを形成するステップと
を包含する、方法。
【請求項４０】  前記第１の導電層は、銅、銀、ニッケル、チタン、アルミニウム、およびそれらの合金からなる群より選択された金属で構成される、請求項３９に記載の方法。
【請求項４１】  前記第２の導電層は、錫、はんだ、鉛、およびそれらの合金からなる群より選択された材料で構成される、請求項３９に記載の方法。
【請求項４２】  前記第１および第２の回路トレースと前記可融エレメントとを作成するステップは、
前記第１の導電層のいくつかの部分をマスキングするステップと、
該第１の導電層のマスキングされなかった部分をエッチング除去するステップと
によって実行される、請求項３９に記載の方法。
【請求項４３】  前記第１および第２の回路トレースは、幅Ｗ1を有し、前記可融エレメントは、幅Ｗ2を有し、該Ｗ1は、該Ｗ2よりも大きい、請求項３９に記載の方法。