【事件の表示】
　特願２００６−１５６１７５「データ供給方法、液晶表示装置及びその駆動方法」拒絶査定不服審判事件〔平成１９年　２月１５日出願公開、特開２００７−　４１５４８〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成１８年６月５日（パリ条約による優先権主張　２００５年８月２日　大韓民国、２００６年４月１９日　大韓民国）の出願であって、特許請求の範囲について、平成２１年８月１４日付けで補正がなされ（以下、「補正１」という。）、平成２２年６月１７日付け（送達：同年同月２２日）で拒絶査定がなされ、これに対し、同年１０月２１日に拒絶査定不服審判が請求されると同時に特許請求の範囲についての手続補正（以下、「本件補正」という。）がなされたものである。
　その後、平成２３年７月１９日付けで当審より審尋をしたところ、請求人より、同年１１月２４日付け回答書の提出があった。
　
２．本件補正についての補正却下の決定
［補正却下の決定の結論］
　本件補正を却下する。
［理由］
（１）本件補正の内容
　本件補正により、特許請求の範囲の請求項１は、次のとおり補正された。
　
（本件補正前）
「多数のピクセルを持つ液晶パネルと
　画像データを生成するデータ電圧生成部と、前記画像データおよび前記ブラックデータのいずれか一つを選択する選択部と、を有するデータドライバと、
　前記液晶パネル上に、前記画像データおよび前記ブラックデータの何れか一つをディスプレイする為に、スキャン信号を供給するゲートドライバと
　を備え、
　前記ブラックデータは前記画像データから発生され、
　前記ブラックデータは前記画像データから得られたチャージシェア（Ｃｈａｒｇｅ　ｓｈａｒｅ）電圧であり、
　前記チャージシェア電圧は前記画像データの平均値であって、
　前記画像データおよび前記ブラックデータは制御信号によってそのうちの一つが選択され、当該制御信号は、前記データドライバの出力を制御するＳＯＥ（Ｓｏｕｒｃｅ　Ｏｕｔｐｕｔ　Ｅｎａｂｌｅ）信号であって、
　前記選択部は、データラインの間に配置された第１スイッチと、前記データラインに沿って配置された第２スイッチと、を有し、
　前記第１及び第２スイッチは、前記第１のスイッチが閉じているときは前記第２のスイッチが開くというように、互いに反対に作動される
　ことを特徴とする液晶表示装置。」
　
（本件補正後）
「
多数のゲートラインと多数のデータラインで定義された
、
　画像データを生成するデータ電圧生成部と、前記画像データおよび前記ブラックデータのいずれか一つを選択する選択部と、を有するデータドライバと、
　前記液晶パネル上に、前記画像デー
タを
の第１スキャン信号と前記ブラックデータをディスプレイする為の第２スキャン信号
　を備え、
　前記ブラックデータは前記画像データから発生され、
　前記ブラックデータは前記画像データから得られたチャージシェア（Ｃｈａｒｇｅ　ｓｈａｒｅ）電圧であり、
　前記チャージシェア電圧は前記画像データの平均値であって、
　前記画像データおよび前記ブラックデータは制御信号によってそのうちの一つが選択され、当該制御信号は、前記データドライバの出力を制御するＳＯＥ（Ｓｏｕｒｃｅ　Ｏｕｔｐｕｔ　Ｅｎａｂｌｅ）信号であって、
　前記選択部は、データラインの間に配置された第１スイッチと、前記データラインに沿って配置された第２スイッチと、を有し、
　前記第１及び第２スイッチは、前記第１のスイッチが閉じているときは前記第２のスイッチが開くというように、互いに反対に作動され
、
　
前記第１スキャン信号が前記多数のゲートラインのうち一つのゲートラインに印加されれば、前記第２スキャン信号は前記一つのゲートラインを除外した他のゲートラインに順次印加される
　ことを特徴とする液晶表示装置。」
（下線は補正箇所を明示するために当審で付した。）
　
　この補正は、請求項１に記載した発明を特定するために必要な事項である
（ア）「多数のピクセルを持つ液晶パネルと」を「多数のゲートラインと多数のデータラインで定義された多数のピクセルを持つ液晶パネルと、」と補正し、
（イ）「前記画像データおよび前記ブラックデータの何れか一つをディスプレイする為に、スキャン信号を供給するゲートドライバ」を「前記画像データをディスプレイする為の第１スキャン信号と前記ブラックデータをディスプレイする為の第２スキャン信号を供給するゲートドライバ」と補正し、
（ウ）「前記第１スキャン信号が前記多数のゲートラインのうち一つのゲートラインに印加されれば、前記第２スキャン信号は前記一つのゲートラインを除外した他のゲートラインに順次印加される」を加入するものである。
　
　以下、（ア）〜（ウ）の各補正事項について検討する。
　まず、（ア）の補正事項は、「多数のピクセル」を「多数のゲートラインと多数のデータラインで定義された多数のピクセル」と限定する補正である。
　また、（イ）の補正事項は、「ゲートドライバ」に関して、「前記画像データおよび前記ブラックデータの何れか一つをディスプレイする為」の「スキャン信号を供給する」としていたものを、「前記画像データをディスプレイする為の第１スキャン信号」と「前記ブラックデータをディスプレイする為の第２スキャン信号」とを「供給する」として、ゲートドライバの供給する「スキャン信号」を、より具体的に限定する補正であり、（ウ）の補正事項は、（イ）で限定したスキャン信号が印加される順序ないしタイミングを限定する補正である。
　そして、（ア）〜（ウ）の各補正事項は、上記限定をすることによって、それぞれ請求項１に係る発明を減縮することを目的とするものである。
　
　なお、前記（ア）の補正事項は、補正前の請求項２に記載された事項であるから、本件補正は、請求項１を削除するとともに、請求項２についての減縮を目的とする補正に該当するものであるともいえるが、平成２２年１０月２１日付けの審判請求書における「．．．の補正事項は、平成２１年８月１４日付け提出に係る手続補正書による請求項２及び出願当初の明細書段落００３４の記載に基づくものである。」及び「なお、平成２１年８月１４日付け提出に係る手続補正書による請求項２は削除した。」との記載に基づき上記のとおり認定したが、いずれにしても、本件補正は、補正前の請求項１又は請求項２に係る発明を減縮することを目的とする補正に該当する。
　
　そこで、本件補正後の上記請求項１に記載された発明が特許出願の際独立して特許を受けることができるものであるかについて、以下に検討する。
　
（２）独立特許要件について
（２−１）本願補正発明
　本件補正後の請求項１の記載は、前記「（１）補正の内容」に記載のとおりのものであるところ、このうち、（ウ）の補正事項によって加入された「前記第１スキャン信号が前記多数のゲートラインのうち一つのゲートラインに印加されれば、前記第２スキャン信号は前記一つのゲートラインを除外した他のゲートラインに順次印加される」との記載は、必ずしも明確とはいえない。
　
　そこで、請求人が平成２２年１０月２１日付け審判請求書及び平成２３年１１月２４日付け回答書において、前記（ウ）の補正事項の根拠であるとしている、明細書の段落【００４８】を参酌するに、その記載は以下のとおりである。
「【００４８】図７に図示したように、前記ゲートドライバ２０は順次にスキャン信号を生成し出力して、前記データドライバ３０は画像データ電圧とブラックレベルデータ電圧を順次に出力する。図８に図示されたように、例えば、前記液晶パネル４０は第１〜第８ゲートライン（ＧＬ１〜ＧＬ８）を具備することができる。このような場合、第１スキャン信号は第１ゲートラインに供給されて、第２スキャン信号は第２〜第４ゲートラインを飛ばして第５ゲートラインに供給されることができる。引き継いて、第３スキャン信号は前記第２ゲートラインに供給されて、前記第４スキャン信号は第６ゲートラインに供給されることができる。続いて、第５及び第６スキャン信号は前記第３及び第７ゲートラインに供給されて、第７及び第８スキャン信号は第４及び第８ゲートラインに供給されることができる。」
　
　明細書の当該箇所並びに当該記載箇所で参照している図７及び図８の記載を勘案すると、本願の明細書で開示される発明において、「ゲートドライバ２０」は「順次にスキャン信号を生成」するものであり、例えば、「第１〜第８ゲートライン」に対して、
「第１スキャン信号は第１ゲートラインに供給されて、第２スキャン信号は．．．第５ゲートラインに供給される」、
「引き継いて、第３スキャン信号は前記第２ゲートラインに供給されて、前記第４スキャン信号は第６ゲートラインに供給される」、
「続いて、第５及び第６スキャン信号は前記第３及び第７ゲートラインに供給されて、第７及び第８スキャン信号は第４及び第８ゲートラインに供給される」、
ということが順次行われるものであると認められる。
　
　してみると、本件補正後の請求項１における「前記第１スキャン信号が前記多数のゲートラインのうち一つのゲートラインに印加されれば、前記第２スキャン信号は前記一つのゲートラインを除外した他のゲートラインに順次印加される」との記載は、「前記第１スキャン信号が前記多数のゲートラインのうち一つのゲートラインに印加されれば、前記第２スキャン信号は前記一つのゲートラインを除外した他のゲートラインに印加される、ということが順次に行われる」ことであり、より明確に記載すれば、「前記第１スキャン信号の前記多数のゲートラインのうち一つのゲートラインへの印加と、それに続く前記第２スキャン信号の前記一つのゲートラインを除外した他のゲートラインへの印加とが（前記多数のゲートラインに対して）順次行われる」ことであると認定できる。
　
　そこで、独立特許要件を判断すべき本件補正後の請求項１に係る発明を、明細書の記載を参酌して、改めて以下のものと認定する。
「多数のゲートラインと多数のデータラインで定義された多数のピクセルを持つ液晶パネルと、
　画像データを生成するデータ電圧生成部と、前記画像データおよび前記ブラックデータのいずれか一つを選択する選択部と、を有するデータドライバと、
　前記液晶パネル上に、前記画像データをディスプレイする為の第１スキャン信号と前記ブラックデータをディスプレイする為の第２スキャン信号を供給するゲートドライバと
　を備え、
　前記ブラックデータは前記画像データから発生され、
　前記ブラックデータは前記画像データから得られたチャージシェア（Ｃｈａｒｇｅ　ｓｈａｒｅ）電圧であり、
　前記チャージシェア電圧は前記画像データの平均値であって、
　前記画像データおよび前記ブラックデータは制御信号によってそのうちの一つが選択され、当該制御信号は、前記データドライバの出力を制御するＳＯＥ（Ｓｏｕｒｃｅ　Ｏｕｔｐｕｔ　Ｅｎａｂｌｅ）信号であって、
　前記選択部は、データラインの間に配置された第１スイッチと、前記データラインに沿って配置された第２スイッチと、を有し、
　前記第１及び第２スイッチは、前記第１のスイッチが閉じているときは前記第２のスイッチが開くというように、互いに反対に作動され、
　前記第１スキャン信号
の
への
と
それに続く
の
への
とが順次行われる
　なお、上記で認定した本願補正発明は、本件補正後の請求項１に記載された発明と、本質的に異なるものではない。
　
（３）先願明細書等の記載事項・先願発明
　原査定の拒絶の理由に引用された、本願の最先の優先日前である平成１７年８月１日の特許出願であって、その出願後に特許法第１８４条の１５第２項の規定により「又は出願公開」とあるのを「又は千九百七十年六月十九日にワシントンで作成された特許協力条約第二十一条に規定する国際公開」とされた特許法第４１条第３項の規定により出願公開されたものとみなされた特願２００５−２２２５８９号（以下、「先願」という。）の願書に最初に添付した明細書、特許請求の範囲又は図面（以下「先願明細書等」という。）には、「表示装置ならびにその駆動回路および駆動方法」（発明の名称）に関し、次の事項（ａ）ないし（ｅ）が図面とともに記載されている。
（参考として、先願に係る優先権の主張を伴う日本語特許出願ＰＣＴ／ＪＰ２００６／３１３３１３号の国際公開公報である国際公開第２００７／０１５３４７号（以下、「先願国際公開公報」という。）における対応段落番号を付記した。）
　
（ａ）段落【００２４】−【００２６】（先願国際公開公報における[0026]-[0028]に対応する。）
「【００２４】
　以下、添付図面を参照して本発明の実施形態について説明する。
＜１．全体の構成および動作＞
　図１は、本実施形態に係る液晶表示装置の構成をその表示部の等価回路と共に示すブロック図である。この液晶表示装置は、データ信号線駆動回路としてのソースドライバ３００と、走査信号線駆動回路としてのゲートドライバ４００と、アクティブマトリクス形の表示部１００と、ソースドライバ３００およびゲートドライバ４００を制御するための表示制御回路２００とを備えている。
　【００２５】
　本実施形態における表示部１００は、複数本（ｍ本）の走査信号線としてのゲートラインＧＬ１〜ＧＬｍと、それらのゲートラインＧＬ１〜ＧＬｍのそれぞれと交差する複数本（ｎ本）のデータ信号線としてのソースラインＳＬ１〜ＳＬｎと、それらのゲートラインＧＬ１〜ＧＬｍとソースラインＳＬ１〜ＳＬｎとの交差点にそれぞれ対応して設けられた複数個（ｍ×ｎ個）の画素形成部とを含む。これらの画素形成部はマトリクス状に配置されて画素アレイを構成し、各画素形成部は、対応する交差点を通過するゲートラインＧＬｊにゲート端子が接続される共に当該交差点を通過するソースラインＳＬｉにソース端子が接続されたスイッチング素子であるＴＦＴ１０と、そのＴＦＴ１０のドレイン端子に接続された画素電極と、上記複数の画素形成部に共通的に設けられた対向電極である共通電極Ｅｃと、上記複数の画素形成部に共通的に設けられ画素電極と共通電極Ｅｃとの間に挟持された液晶層とからなる。そして、画素電極と共通電極Ｅｃとにより形成される液晶容量により、画素容量Ｃｐが構成される。なお通常、画素容量に確実に電圧を保持すべく、液晶容量に並列に補助容量が設けられるが、補助容量は本発明には直接に関係しないのでその説明および図示を省略する。
　【００２６】
　各画素形成部における画素電極には、後述のように動作するソースドライバ３００およびゲートドライバ４００により、表示すべき画像に応じた電位が与えられ、共通電極Ｅｃには、図示しない電源回路から所定電位（「共通電極電位」と呼ぶ）Ｖｃｏｍが与えられる。これにより、画素電極と共通電極Ｅｃとの間の電位差に応じた電圧が液晶に印加され、この電圧印加によって液晶層に対する光の透過量が制御されることで画像表示が行われる。ただし、液晶層への電圧印加によって光の透過量を制御するためには偏光板が使用され、本実施形態では、ノーマリブラックとなるように偏光板が配置されているものとする。」
　
（ｂ）段落【００２９】−【００３１】（先願国際公開公報における[0031]-[0033]に対応する。）
「【００２９】
　ソースドライバ３００は、デジタル画像信号ＤＡとソースドライバ用のスタートパルス信号ＳＳＰおよびクロック信号ＳＣＫとに基づき、デジタル画像信号ＤＡの表す画像の各水平走査線における画素値に相当するアナログ電圧としてデータ信号Ｓ(１)〜Ｓ(ｎ)を１水平走査期間毎に順次生成し、これらのデータ信号Ｓ(１)〜Ｓ(ｎ)をソースラインＳＬ１〜ＳＬｎにそれぞれ印加する。本実施形態におけるソースドライバ３００は、液晶層への印加電圧の極性が１フレーム期間毎に反転されると共に各フレーム内において１ゲートライン毎かつ１ソースライン毎にも反転されるようにデータ信号Ｓ(１)〜Ｓ(ｎ)が出力される駆動方式すなわちドット反転駆動方式が採用されている。したがって、ソースドライバ３００は、ソースラインＳＬ１〜ＳＬｎへの印加電圧の極性をソースライン毎に反転させ、かつ、各ソースラインＳＬｉに印加されるデータ信号Ｓ（ｉ）の電圧極性を１水平走査期間毎に反転させる。ここで、ソースラインへの印加電圧の極性反転の基準となる電位は、データ信号Ｓ(１)〜Ｓ(ｎ)の直流レベル（直流成分に相当する電位）であり、この直流レベルは、一般的には共通電極Ｅｃの直流レベルとは一致せず、各画素形成部におけるＴＦＴのゲート・ドレイン間の寄生容量Ｃｇｄによるレベルシフト（フィールドスルー電圧）ΔＶｄだけ共通電極Ｅｃの直流レベルと異なる。ただし、寄生容量ＣｇｄによるレベルシフトΔＶｄが液晶の光学的しきい値電圧Ｖｔｈに対して十分に小さい場合には、データ信号Ｓ(１)〜Ｓ(ｎ)の直流レベルは共通電極Ｅｃの直流レベルに等しいとみなせるので、データ信号Ｓ(１)〜Ｓ(ｎ)の極性すなわちソースラインへの印加電圧の極性は共通電極Ｅｃの電位を基準として１水平走査期間毎に反転すると考えてもよい。
　【００３０】
　また、このソースドライバ３００では、消費電力を低減するためにデータ信号Ｓ（１）〜Ｓ（ｎ）の極性反転時に隣接ソースライン間が短絡されるチャージシェアリング方式が採用されている。このため、ソースドライバ３００においてデータ信号Ｓ（１）〜Ｓ（ｎ）を出力する部分である出力部は、図２に示すように構成されている。すなわち、この出力部は、デジタル画像信号ＤＡに基づき生成されたアナログ電圧信号ｄ（１）〜ｄ（ｎ）を受け取り、これらのアナログ電圧信号ｄ（１）〜ｄ（ｎ）をインピーダンス変換することによって、ソースラインＳＬ１〜ＳＬｎで伝達すべき映像信号としてデータ信号Ｓ（１）〜Ｓ（ｎ）を生成するものであり、このインピーダンス変換のための電圧ホロワとしてｎ個のバッファ３１を有している。各バッファ３１の出力端子にはスイッチング素子としての第１のＭＯＳトランジスタＳＷａが接続され、各バッファ３１からのデータ信号Ｓ（ｉ）は第１のＭＯＳトランジスタＳＷａを介してソースドライバ３００の出力端子から出力される（ｉ＝１，２，…，ｎ）。また、ソースドライバ３００の隣接する出力端子間は、スイッチング素子としての第２のＭＯＳトランジスタＳＷｂによって接続されている。そして、これらの出力端子間の第２のＭＯＳトランジスタＳＷｂのゲート端子には、短絡制御信号Ｃｓｈが与えられ、各バッファ３１の出力端子に接続された第１のＭＯＳトランジスタＳＷａのゲート端子には、インバータ３３の出力信号すなわち短絡制御信号Ｃｓｈの論理反転信号が与えられる。したがって、短絡制御信号Ｃｓｈが非アクティブ（ローレベル）のときには、第１のＭＯＳトランジスタＳＷａがオンし、第２のＭＯＳトランジスタＳＷｂがオフするので、各バッファ３１からのデータ信号は、第１のＭＯＳトランジスタＳＷａを介してソースドライバ３００から出力される。一方、短絡制御信号Ｃｓｈがアクティブ（ハイレベル）のときには、第１のＭＯＳトランジスタＳＷａがオフし、第２のＭＯＳトランジスタＳＷｂがオンするので、各バッファ３１からのデータ信号は出力されず、表示部１００における隣接ソースラインが、第２のＭＯＳトランジスタＳＷｂを介して短絡される。
　【００３１】
　本実施形態におけるソースドライバ３００では、図３（ａ）に示すように、１水平走査期間（１Ｈ）毎に極性の反転する映像信号としてアナログ電圧信号ｄ（ｉ）が生成され、表示制御回路２００では、図３（ｂ）に示すように、各アナログ電圧信号ｄ（ｉ）の極性の反転時に所定期間（１水平ブランキング期間程度の短い期間）Ｔｓｈだけハイレベル（Ｈレベル）となる短絡制御信号Ｃｓｈが生成される（以下、短絡制御信号ＣｓｈがＨレベルとなる期間を「短絡期間」という）。上記のように、短絡制御信号Ｃｓｈがローレベル（Ｌレベル）のときには各アナログ電圧信号ｄ（ｉ）がデータ信号Ｓ（ｉ）として出力され、短絡制御信号ＣｓｈがＨレベルのときには隣接ソースラインが互いに短絡される。そして本実施形態では、ドット反転駆動が採用されていることから隣接ソースラインの電圧は互いに逆極性であって、しかも、その絶対値はほぼ等しい。したがって、各データ信号Ｓ（ｉ）の値すなわち各ソースラインＳＬｉの電圧は、短絡期間Ｔｓｈにおいて、黒表示に相当する電圧（以下、単に「黒電圧」ともいう）となる。本実施形態では、各データ信号Ｓ（ｉ）は、データ信号Ｓ（ｉ）の直流レベルＶＳｄｃを基準として極性が反転するので、図３（ｃ）に示すように短絡期間Ｔｓｈにおいてデータ信号Ｓ（ｉ）の直流レベルＶＳｄｃにほぼ等しくなる。なお、このようにデータ信号の極性反転時に隣接ソースラインを短絡することで各ソースラインの電圧を黒電圧（データ信号Ｓ（ｉ）の直流レベルＶＳｄｃまたは共通電極電位Ｖｃｏｍ）にほぼ等しくするという構成は、消費電力を低減するための手段として従来より提案されており（例えば特許文献１〜３参照）、図２に示した構成に限定されるものではない。」
　
（ｃ）段落【００３２】（先願国際公開公報における[0034]に対応する。）
「【００３２】
　ゲートドライバ４００は、ゲートドライバ用のスタートパルス信号ＧＳＰおよびクロック信号ＧＣＫと、ゲートドライバ出力制御信号ＧＯＥｒ（ｒ＝１，２，…，ｑ）とに基づき、各データ信号Ｓ（１）〜Ｓ（ｎ）を各画素形成部（の画素容量）に書き込むために、デジタル画像信号ＤＡの各フレーム期間（各垂直走査期間）においてゲートラインＧＬ１〜ＧＬｍをほぼ１水平走査期間ずつ順次選択すると共に、後述の黒挿入のために、データ信号Ｓ（ｉ）（ｉ＝１〜ｎ）の極性反転時に所定期間だけゲートラインＧＬｊ（ｊ＝１〜ｍ）を選択する。すなわち、ゲートドライバ４００は、図３（ｄ）（ｅ）に示すような画素データ書込パルスＰｗと黒電圧印加パルスＰｂとを含む走査信号Ｇ（１）〜Ｇ（ｍ）をゲートラインＧＬ１〜ＧＬｍにそれぞれ印加し、これらのパルスＰｗ，Ｐｂが印加されているゲートラインＧＬｊは選択状態となり、選択状態のゲートラインＧＬｊに接続されたＴＦＴ１０がオン状態となる（非選択状態のゲートラインに接続されたＴＦＴ１０はオフ状態となる）。ここで、画素データ書込パルスＰｗは水平走査期間（１Ｈ）のうち表示期間に相当する有効走査期間でＨレベルとなるのに対し、黒電圧印加パルスＰｂは水平走査期間（１Ｈ）のうちブランキング期間に相当する短絡期間Ｔｓｈ内でＨレベルとなる。本実施形態では図３（ｄ）（ｅ）に示すように、各走査信号Ｇ（ｊ）において、画素データ書込パルスＰｗと当該画素データ書込パルスＰｗの後に最初に現れる黒電圧印加パルスＰｂとの間は２／３フレーム期間であり、黒電圧印加パルスＰｂは、１フレーム期間（１Ｖ）において１水平走査期間（１Ｈ）の間隔で続いて３個現れる。」
　
（ｄ）段落【００３３】−【００３４】（先願国際公開公報における[0035]-[0036]に対応する。）
「【００３３】
　次に図３を参照しつつ、上記のソースドライバ３００およびゲートドライバ４００による表示部１００（図１参照）の駆動について説明する。表示部１００における各画素形成部では、それに含まれるＴＦＴ１０のゲート端子に接続されるゲートラインＧＬｊに画素データ書込パルスＰｗが印加されることにより、当該ＴＦＴ１０がオンし、当該ＴＦＴ１０のソース端子に接続されるソースラインＳＬｉの電圧がデータ信号Ｓ（ｉ）の値として当該画素形成部に書き込まれる。すなわちソースラインＳＬｉの電圧が画素容量Ｃｐに保持される。その後、当該ゲートラインＧＬｊは黒電圧印加パルスＰｂが現れるまでの期間Ｔｈｄは非選択状態となるので、当該画素形成部に書き込まれた電圧がそのまま保持される。黒電圧印加パルスＰｂは、その非選択状態の期間（以下「画素データ保持期間」という）Ｔｈｄの後の短絡期間ＴｓｈにゲートラインＧＬｊに印加される。既述のように短絡期間Ｔｓｈでは、各データ信号Ｓ（ｉ）の値すなわち各ソースラインＳＬｉの電圧は、データ信号Ｓ（ｉ）の直流レベルにほぼ等しくなる（すなわち黒電圧となる）。したがって、当該ゲートラインＧＬｊへの黒電圧印加パルスＰｂの印加により、当該画素形成部の画素容量Ｃｐに保持される電圧は黒電圧に向かって変化する。しかし、黒電圧印加パルスＰｂのパルス幅は短いので、画素容量Ｃｐにおける保持電圧を確実に黒電圧にするために、図３（ｄ）（ｅ）に示すように、各フレーム期間において１水平走査期間（１Ｈ）間隔で３個の黒電圧印加パルスＰｂが続けて当該ゲートラインＧＬｊに印加される。これにより、当該ゲートラインＧＬｊに接続される画素形成部によって形成される画素の輝度（画素容量での保持電圧によって決まる透過光量）Ｌ（ｊ，ｉ）は、図３（ｆ）に示すように変化する。したがって、各ゲートラインＧＬｊに接続される画素形成部に対応する１表示ラインにおいて、画素データ保持期間Ｔｈｄではデジタル画像信号ＤＡに基づく表示が行われ、その後に上記３個の黒電圧印加パルスＰｂが印加されてから次に当該ゲートラインＧＬｊに画素データ書込パルスＰｗが印加される時点までの期間Ｔｂｋでは黒表示が行われる。このようにして、黒表示の行われる期間（以下「黒表示期間」という）Ｔｂｋが各フレーム期間に挿入されることにより、液晶表示装置による表示のインパルス化が行われる。
　【００３４】
　図３（ｄ）（ｅ）からもわかるように、画素データ書込パルスＰｗの現れる時点は走査信号Ｇ（ｊ）毎に１水平走査期間（１Ｈ）ずつずれているので、黒電圧印加パルスＰｂの現れる時点も走査信号Ｇ（ｊ）毎に１水平走査期間（１Ｈ）ずつずれている。したがって、黒表示期間Ｔｂｋも１表示ライン毎に１水平走査期間（１Ｈ）ずつずれて、全ての表示ラインにつき同じ長さの黒挿入が行われる。このようにして、画素データ書込のための画素容量Ｃｐでの充電期間を短縮することなく、十分な黒挿入期間が確保される。また、黒挿入のためにソースドライバ３００等の動作速度を上げる必要もない。」
　
（ｅ）段落【００５０】−【００５２】（先願国際公開公報における[0052]-[0054]に対応する。）
「【００５０】
＜３．　効果＞
　以上のように本実施形態によれば、データ信号Ｓ（ｉ）の極性反転時の各短絡期間Ｔｓｈには各ソースラインＳＬｉの電圧は黒表示に相当する値となっており（図３（ｃ））、各ゲートラインＧＬｊには、画素データ書込パルスＰｗが印加されてから２／３フレーム期間の長さの画素データ保持期間Ｔｈｄが経過した後に、１水平走査期間間隔で３個の黒電圧印加パルスＰｂがそれぞれ短絡期間Ｔｓｈ内に印加される（図３（ｄ）（ｅ））。これにより、次に画素データ書込パルスＰｗが印加されるまでは黒表示の期間Ｔｂｋとなるので、各フレームにつき、ほぼ１／３フレーム期間程度の黒挿入が行われる。すなわち、インパルス化駆動のための黒表示期間Ｔｂｋが１表示ライン毎に１水平走査期間（１Ｈ）ずつずれて、全ての表示ラインにつき同じ長さの黒挿入が行われる（図３（ｄ）（ｅ））。これにより、画素データ書込のための画素容量Ｃｐでの充電期間を短縮することなく、十分な黒挿入期間が確保され、しかも、黒挿入のためにソースドライバ３００等の動作速度を上げる必要もない。
　【００５１】
　上記実施形態では、各ゲートラインＧＬｊには１フレーム期間毎に３個の黒電圧印加パルスＰｂが印加されるが、１フレーム期間における黒電圧印加パルスＰｂの個数は３個に限定されるものではなく、表示を黒レベルとすることができるような個数であればよい。また、図３（ｆ）からわかるように、１フレーム期間における黒電圧印加パルスＰｂの個数を変えることにより黒表示期間Ｔｂｋにおける黒レベル（表示輝度）を所望の値に設定することができる。なお、１フレーム期間における黒電圧印加パルスＰｂの個数は、ゲートスタートパルス信号ＧＳＰにおける期間Ｔｓｐｂｗの設定を変えることにより容易に調整することができる（図５（ａ）、図７（ａ））。
　【００５２】
　上記実施形態では、各ゲートラインＧＬｊに対し、画素データ書込パルスＰｗが印加されてから２／３フレーム期間の長さの画素データ保持期間Ｔｈｄが経過した時点で黒電圧印加パルスＰｂが印加され（図３（ｄ）（ｅ））、各フレームにつき、ほぼ１／３フレーム期間程度の黒挿入が行われるが、黒表示期間Ｔｂｋは１／３フレーム期間に限定されるものではない。黒表示期間Ｔｂｋを長くすればインパルス化の効果が大きくなり動画の表示品質の改善（尾引残像の抑制等）には有効であるが、表示輝度が低下することになるので、インパルス化の効果と表示輝度とを勘案して適切な黒表示期間Ｔｂｋが設定されることになる。ただし、インパルス化の効果を十分に得るためには１フレーム期間の５０％〜２０％を黒挿入の期間とするのが好ましい。上記実施形態によれば、ゲートスタートパルス信号ＧＳＰの設定によって画素データ保持期間Ｔｈｄを変えることで、黒電圧印加パルスの現れるタイミングを変化させることにより、黒表示期間Ｔｂｋを容易に調整することができる（図５、図７）。」
　
　上記記載事項について検討する。
　
（ア）【００２５】の「表示部１００は、複数本（ｍ本）の走査信号線としてのゲートラインＧＬ１〜ＧＬｍと、それらのゲートラインＧＬ１〜ＧＬｍのそれぞれと交差する複数本（ｎ本）のデータ信号線としてのソースラインＳＬ１〜ＳＬｎと、それらのゲートラインＧＬ１〜ＧＬｍとソースラインＳＬ１〜ＳＬｎとの交差点にそれぞれ対応して設けられた複数個（ｍ×ｎ個）の画素形成部とを含む。」との記載より、「表示部１００」は、「複数本のゲートラインＧＬ１〜ＧＬｍ」と「複数本のソースラインＳＬ１〜ＳＬｎ」との「交差点に対応して設けられた複数個の画素形成部」を含む。
　
（イ）【００２９】の「ソースドライバ３００は、デジタル画像信号ＤＡとソースドライバ用のスタートパルス信号ＳＳＰおよびクロック信号ＳＣＫとに基づき、デジタル画像信号ＤＡの表す画像の各水平走査線における画素値に相当するアナログ電圧としてデータ信号Ｓ(１)〜Ｓ(ｎ)を１水平走査期間毎に順次生成し、これらのデータ信号Ｓ(１)〜Ｓ(ｎ)をソースラインＳＬ１〜ＳＬｎにそれぞれ印加する。」及び【００３０】の「ソースドライバ３００においてデータ信号Ｓ（１）〜Ｓ（ｎ）を出力する部分である出力部は、図２に示すように構成されている。すなわち、この出力部は、デジタル画像信号ＤＡに基づき生成されたアナログ電圧信号ｄ（１）〜ｄ（ｎ）を受け取り、」との記載より、「ソースドライバ３００」は、「デジタル画像信号ＤＡに基づくアナログ電圧信号ｄ（１）〜ｄ（ｎ）を生成」している。
　また、【００３０】の「ソースドライバ３００においてデータ信号Ｓ（１）〜Ｓ（ｎ）を出力する部分である出力部は、図２に示すように構成されている。すなわち、この出力部は、デジタル画像信号ＤＡに基づき生成されたアナログ電圧信号ｄ（１）〜ｄ（ｎ）を受け取り、」との記載及び【００３１】の「短絡制御信号Ｃｓｈがローレベル（Ｌレベル）のときには各アナログ電圧信号ｄ（ｉ）がデータ信号Ｓ（ｉ）として出力され、短絡制御信号ＣｓｈがＨレベルのときには隣接ソースラインが互いに短絡される。そして本実施形態では、ドット反転駆動が採用されていることから隣接ソースラインの電圧は互いに逆極性であって、しかも、その絶対値はほぼ等しい。したがって、各データ信号Ｓ（ｉ）の値すなわち各ソースラインＳＬｉの電圧は、短絡期間Ｔｓｈにおいて、黒表示に相当する電圧（以下、単に「黒電圧」ともいう）となる。」との記載より、前記「ソースドライバ３００」は「出力部」を有し、該「出力部」は、短絡制御信号Ｃｓｈによって、各アナログ電圧信号ｄ（ｉ）と黒表示に相当する電圧とのいずれか一つを選択するものであるといえる。
　
（ウ）【００３２】の「ゲートドライバ４００は、図３（ｄ）（ｅ）に示すような画素データ書込パルスＰｗと黒電圧印加パルスＰｂとを含む走査信号Ｇ（１）〜Ｇ（ｍ）をゲートラインＧＬ１〜ＧＬｍにそれぞれ印加」との記載より、「ゲートドライバ４００」は「ゲートラインＧＬ１〜ＧＬｍに、画素データ書込パルスＰｗと黒電圧印加パルスＰｂとを印加する」ものである。
　
（エ）【００３０】の「また、このソースドライバ３００では、消費電力を低減するためにデータ信号Ｓ（１）〜Ｓ（ｎ）の極性反転時に隣接ソースライン間が短絡されるチャージシェアリング方式が採用されている。」との記載及び【００３１】の「短絡制御信号ＣｓｈがＨレベルのときには隣接ソースラインが互いに短絡される。そして本実施形態では、ドット反転駆動が採用されていることから隣接ソースラインの電圧は互いに逆極性であって、しかも、その絶対値はほぼ等しい。したがって、各データ信号Ｓ（ｉ）の値すなわち各ソースラインＳＬｉの電圧は、短絡期間Ｔｓｈにおいて、黒表示に相当する電圧（以下、単に「黒電圧」ともいう）となる。本実施形態では、各データ信号Ｓ（ｉ）は、データ信号Ｓ（ｉ）の直流レベルＶＳｄｃを基準として極性が反転するので、図３（ｃ）に示すように短絡期間Ｔｓｈにおいてデータ信号Ｓ（ｉ）の直流レベルＶＳｄｃにほぼ等しくなる。なお、このようにデータ信号の極性反転時に隣接ソースラインを短絡することで各ソースラインの電圧を黒電圧（データ信号Ｓ（ｉ）の直流レベルＶＳｄｃまたは共通電極電位Ｖｃｏｍ）にほぼ等しくする」との記載より、前記「黒表示に相当する電圧」は、「互いに逆極性であってその絶対値がほぼ等しい隣接ソースラインの電圧に基づいて、該隣接ソースライン間が短絡されるチャージシェアリング方式によって得られる電圧」である。
　
（オ）【００３０】の「したがって、短絡制御信号Ｃｓｈが非アクティブ（ローレベル）のときには、第１のＭＯＳトランジスタＳＷａがオンし、第２のＭＯＳトランジスタＳＷｂがオフするので、各バッファ３１からのデータ信号は、第１のＭＯＳトランジスタＳＷａを介してソースドライバ３００から出力される。一方、短絡制御信号Ｃｓｈがアクティブ（ハイレベル）のときには、第１のＭＯＳトランジスタＳＷａがオフし、第２のＭＯＳトランジスタＳＷｂがオンするので、各バッファ３１からのデータ信号は出力されず、表示部１００における隣接ソースラインが、第２のＭＯＳトランジスタＳＷｂを介して短絡される。」及び【００３１】の「上記のように、短絡制御信号Ｃｓｈがローレベル（Ｌレベル）のときには各アナログ電圧信号ｄ（ｉ）がデータ信号Ｓ（ｉ）として出力され、短絡制御信号ＣｓｈがＨレベルのときには隣接ソースラインが互いに短絡される。そして本実施形態では、ドット反転駆動が採用されていることから隣接ソースラインの電圧は互いに逆極性であって、しかも、その絶対値はほぼ等しい。したがって、各データ信号Ｓ（ｉ）の値すなわち各ソースラインＳＬｉの電圧は、短絡期間Ｔｓｈにおいて、黒表示に相当する電圧（以下、単に「黒電圧」ともいう）となる。」との記載より、「前記アナログ電圧信号ｄ（１）〜ｄ（ｎ）及び前記黒表示に相当する電圧は、短絡制御信号Ｃｓｈによって、そのうちの一つが選択され」、また、該短絡制御信号Ｃｓｈは、該短絡制御信号Ｃｓｈがローレベルのときにソースドライバ３００から各アナログ電圧信号ｄ（ｉ）がデータ信号Ｓ（ｉ）として出力されるように制御するための信号であるといえる。
　
（カ）【００３０】の「すなわち、この出力部は、デジタル画像信号ＤＡに基づき生成されたアナログ電圧信号ｄ（１）〜ｄ（ｎ）を受け取り、これらのアナログ電圧信号ｄ（１）〜ｄ（ｎ）をインピーダンス変換することによって、ソースラインＳＬ１〜ＳＬｎで伝達すべき映像信号としてデータ信号Ｓ（１）〜Ｓ（ｎ）を生成するものであり、このインピーダンス変換のための電圧ホロワとしてｎ個のバッファ３１を有している。各バッファ３１の出力端子にはスイッチング素子としての第１のＭＯＳトランジスタＳＷａが接続され、各バッファ３１からのデータ信号Ｓ（ｉ）は第１のＭＯＳトランジスタＳＷａを介してソースドライバ３００の出力端子から出力される（ｉ＝１，２，…，ｎ）。また、ソースドライバ３００の隣接する出力端子間は、スイッチング素子としての第２のＭＯＳトランジスタＳＷｂによって接続されている。」との記載より、前記出力部は、ソースドライバ３００の隣接する出力端子間を接続するスイッチング素子としての第２のＭＯＳトランジスタＳＷｂと、デジタル画像信号ＤＡに基づき生成されたアナログ電圧信号ｄ（１）〜ｄ（ｎ）をインピーダンス変換するための各バッファ３１の出力端子に接続されたスイッチング素子としての第１のＭＯＳトランジスタＳＷａと、を有している。
　
（キ）【００３０】の「そして、これらの出力端子間の第２のＭＯＳトランジスタＳＷｂのゲート端子には、短絡制御信号Ｃｓｈが与えられ、各バッファ３１の出力端子に接続された第１のＭＯＳトランジスタＳＷａのゲート端子には、インバータ３３の出力信号すなわち短絡制御信号Ｃｓｈの論理反転信号が与えられる。したがって、短絡制御信号Ｃｓｈが非アクティブ（ローレベル）のときには、第１のＭＯＳトランジスタＳＷａがオンし、第２のＭＯＳトランジスタＳＷｂがオフするので、各バッファ３１からのデータ信号は、第１のＭＯＳトランジスタＳＷａを介してソースドライバ３００から出力される。一方、短絡制御信号Ｃｓｈがアクティブ（ハイレベル）のときには、第１のＭＯＳトランジスタＳＷａがオフし、第２のＭＯＳトランジスタＳＷｂがオンするので、各バッファ３１からのデータ信号は出力されず、表示部１００における隣接ソースラインが、第２のＭＯＳトランジスタＳＷｂを介して短絡される。」との記載より、前記第２のＭＯＳトランジスタＳＷｂと前記第１のＭＯＳトランジスタＳＷａとは、前記第２のＭＯＳトランジスタＳＷｂがオンしているときには、前記第１のＭＯＳトランジスタＳＷａがオフするというように動作するものである。
　
　以上の検討を踏まえると、上記記載（ａ）ないし（ｅ）及び図１ないし３の記載から、先願明細書等には、次の発明が記載されているものと認められる。
　
「複数本のゲートラインＧＬ１〜ＧＬｍと複数本のソースラインＳＬ１〜ＳＬｎとの交差点に対応して設けられた複数個の画素形成部を含む表示部１００と、
　デジタル画像信号ＤＡに基づくアナログ電圧信号ｄ（１）〜ｄ（ｎ）を生成するとともに、短絡制御信号Ｃｓｈによって、各アナログ電圧信号ｄ（ｉ）と黒表示に相当する電圧とのいずれか一つを選択する出力部を有するソースドライバ３００と、
　ゲートラインＧＬ１〜ＧＬｍに、画素データ書込パルスＰｗと黒電圧印加パルスＰｂとを印加するゲートドライバ４００と
　を備え、
　前記黒表示に相当する電圧は、互いに逆極性であってその絶対値がほぼ等しい隣接ソースラインの電圧に基づいて、該隣接ソースライン間が短絡されるチャージシェアリング方式によって得られる電圧であって、
　前記アナログ電圧信号ｄ（１）〜ｄ（ｎ）及び前記黒表示に相当する電圧は、短絡制御信号Ｃｓｈによって、そのうちの一つが選択され、該短絡制御信号Ｃｓｈは、該短絡制御信号Ｃｓｈがローレベルのときにソースドライバ３００から各アナログ電圧信号ｄ（ｉ）がデータ信号Ｓ（ｉ）として出力されるように制御するための信号であって、
　前記出力部は、ソースドライバ３００の隣接する出力端子間を接続するスイッチング素子としての第２のＭＯＳトランジスタＳＷｂと、デジタル画像信号ＤＡに基づき生成されたアナログ電圧信号ｄ（１）〜ｄ（ｎ）をインピーダンス変換するための各バッファ３１の出力端子に接続されたスイッチング素子としての第１のＭＯＳトランジスタＳＷａと、を有し、
　前記第２のＭＯＳトランジスタＳＷｂと前記第１のＭＯＳトランジスタＳＷａとは、前記第２のＭＯＳトランジスタＳＷｂがオンしているときには、前記第１のＭＯＳトランジスタＳＷａがオフするというように動作する
　液晶表示装置。」（以下、「先願発明」という。）
　
（４）対比
　本願補正発明と先願発明とを対比する。
　
（４−１）まず、先願発明における「ゲートラインＧＬ１〜ＧＬｍ」、「ソースラインＳＬ１〜ＳＬｎ」、「画素形成部」及び「表示部１００」は、本願補正発明における「ゲートライン」、「データライン」、「ピクセル」及び「液晶パネル」に、それぞれ相当する。
　
　また、先願発明における「出力部」、「ソースドライバ３００」、「ゲートドライバ４００」、「第２のＭＯＳトランジスタＳＷｂ」及び「第１のＭＯＳトランジスタＳＷａ」は、本願補正発明における「選択部」、「データドライバ」、「ゲートドライバ」、「第１スイッチ」及び「第２スイッチ」に、それぞれ相当する。
　
　さらに、先願発明における「デジタル画像信号ＤＡに基づくアナログ電圧信号ｄ（１）〜ｄ（ｎ）」及び「黒表示に相当する電圧」は、本願補正発明における「画像データ」及び「ブラックデータ」にそれぞれ相当し、先願発明における「画素データ書込パルスＰｗ」及び「黒電圧印加パルスＰｂ」は、本願補正発明における「第１スキャン信号」及び「第２スキャン信号」にそれぞれ相当する。
　
（４−２）先願発明における「デジタル画像信号ＤＡに基づくアナログ電圧信号ｄ（１）〜ｄ（ｎ）を生成するとともに、短絡制御信号Ｃｓｈによって、各アナログ電圧信号ｄ（ｉ）と黒表示に相当する電圧とのいずれか一つを選択する出力部を有するソースドライバ３００」と、本願補正発明における「画像データを生成するデータ電圧生成部と、前記画像データおよび前記ブラックデータのいずれか一つを選択する選択部と、を有するデータドライバ」とを対比する。
　先願発明において、ソースドライバ３００がデジタル画像信号ＤＡに基づくアナログ電圧信号ｄ（１）〜ｄ（ｎ）を生成するのであるから、ソースドライバ３００は、本願補正発明の「画像データ生成するデータ電圧生成部」に相当する手段を有していることは明らかである。
　してみると、先願発明における「デジタル画像信号ＤＡに基づくアナログ電圧信号ｄ（１）〜ｄ（ｎ）を生成するとともに、短絡制御信号Ｃｓｈによって、各アナログ電圧信号ｄ（ｉ）と黒表示に相当する電圧とのいずれか一つを選択する出力部を有するソースドライバ３００」は、本願補正発明における「画像データを生成するデータ電圧生成部と、前記画像データおよび前記ブラックデータのいずれか一つを選択する選択部と、を有するデータドライバ」に相当するといえる。
　
（４−３）先願発明の「ゲートラインＧＬ１〜ＧＬｍに、画素データ書込パルスＰｗと黒電圧印加パルスＰｂとを印加するゲートドライバ４００」と、本願補正発明の「前記液晶パネル上に、前記画像データをディスプレイする為の第１スキャン信号と前記ブラックデータをディスプレイする為の第２スキャン信号を供給するゲートドライバ」とを対比する。
　先願発明において、ゲートラインＧＬ１〜ＧＬｍに信号を印加することは、液晶パネル上に信号を印加することに他ならない。
　また、先願発明における「画素データ書込パルスＰｗ」及び「黒電圧印加パルスＰｂ」は、それぞれ、画像データをディスプレイする為の信号及びブラックデータをディスプレイする為の信号であることは明らかである。
　してみると、先願発明の「ゲートラインＧＬ１〜ＧＬｍに、画素データ書込パルスＰｗと黒電圧印加パルスＰｂとを印加するゲートドライバ４００」は、本願補正発明の「前記液晶パネル上に、前記画像データをディスプレイする為の第１スキャン信号と前記ブラックデータをディスプレイする為の第２スキャン信号を供給するゲートドライバ」に相当するといえる。
　
（４−４）先願発明における、「前記黒表示に相当する電圧は、互いに逆極性であってその絶対値がほぼ等しい隣接ソースラインの電圧に基づいて、該隣接ソースライン間が短絡されるチャージシェアリング方式によって得られる電圧であって、」と、本願補正発明における、「前記ブラックデータは前記画像データから発生され、前記ブラックデータは前記画像データから得られたチャージシェア（Ｃｈａｒｇｅ　ｓｈａｒｅ）電圧であり、前記チャージシェア電圧は前記画像データの平均値であって、」とを対比する。
　まず、先願発明において、前記各ソースラインの電圧は、デジタル画像データＤＡに基づくアナログ電圧信号ｄ（１）〜ｄ（ｎ）が各画素形成部において（画素容量に）チャージ（保持）されたものであるから、先願発明において、ソースラインの電圧に基づいて得られる「前記黒表示に相当する電圧」は、「デジタル画像データＤＡに基づくアナログ電圧信号ｄ（１）〜ｄ（ｎ）」から発生された電圧であるといえる。
　また、先願発明における「黒表示に相当する電圧」は、「チャージシェア方式によって得られる電圧」であるから、チャージシェア電圧であるということができる。
　そして、先願発明において、前記各画素形成部にチャージされた電圧が、隣接ソースライン間が短絡されることによって平均化されることは、当業者にとって自明な事項である。
　
　したがって、先願発明における、「前記黒表示に相当する電圧は、互いに逆極性であってその絶対値がほぼ等しい隣接ソースラインの電圧に基づいて、該隣接ソースライン間が短絡されるチャージシェアリング方式によって得られる電圧であり、」は、本願補正発明における、「前記ブラックデータは前記画像データから発生され、前記ブラックデータは前記画像データから得られたチャージシェア（Ｃｈａｒｇｅ　ｓｈａｒｅ）電圧であり、前記チャージシェア電圧は前記画像データの平均値であって、」に相当するといえる。
　
（４−５）先願発明における、「前記アナログ電圧信号ｄ（１）〜ｄ（ｎ）及び前記黒表示に相当する電圧は、短絡制御信号Ｃｓｈによって、そのうちの一つが選択され、該短絡制御信号Ｃｓｈは、該短絡制御信号Ｃｓｈがローレベルのときにソースドライバ３００から各アナログ電圧信号ｄ（ｉ）がデータ信号Ｓ（ｉ）として出力されるように制御するための信号であって、」と、本願補正発明における、「前記画像データおよび前記ブラックデータは制御信号によってそのうちの一つが選択され、当該制御信号は、前記データドライバの出力を制御するＳＯＥ（Ｓｏｕｒｃｅ　Ｏｕｔｐｕｔ　Ｅｎａｂｌｅ）信号であって、」とを対比する。
　先願発明における「短絡制御信号Ｃｓｈ」は、「前記画像データ」及び「前記ブラックデータ」のうちの一つを選択するための信号であるという点において、本願補正発明における「制御信号」に相当するといえる。
　また、該「短絡制御信号Ｃｓｈ」は、ソースドライバ３００からのアナログ電圧信号の出力を制御しているので、「ＳＯＥ（Ｓｏｕｒｃｅ　Ｏｕｔｐｕｔ　Ｅｎａｂｌｅ）信号」であるといえる。
　してみると、先願発明における、「前記アナログ電圧信号ｄ（１）〜ｄ（ｎ）及び前記黒表示に相当する電圧は短絡制御信号Ｃｓｈによって、そのうちの一つが選択され、該短絡制御信号Ｃｓｈは、該短絡制御信号Ｃｓｈがローレベルのときにソースドライバ３００から各アナログ電圧信号ｄ（ｉ）がデータ信号Ｓ（ｉ）として出力されるように制御するための信号であって、」は、本願補正発明における、「前記画像データおよび前記ブラックデータは制御信号によってそのうちの一つが選択され、当該制御信号は、前記データドライバの出力を制御するＳＯＥ（Ｓｏｕｒｃｅ　Ｏｕｔｐｕｔ　Ｅｎａｂｌｅ）信号であって、」に相当するといえる。
　
（４−６）上記（４−１）で説示した相当関係を踏まえると、先願発明における、「前記出力部は、ソースドライバ３００の隣接する出力端子間を接続するスイッチング素子としての第２のＭＯＳトランジスタＳＷｂと、デジタル画像信号ＤＡに基づき生成されたアナログ電圧信号ｄ（１）〜ｄ（ｎ）をインピーダンス変換するための各バッファ３１の出力端子に接続されたスイッチング素子としての第１のＭＯＳトランジスタＳＷａと、を有し、」及び「前記第２のＭＯＳトランジスタＳＷｂと第１のＭＯＳトランジスタＳＷａとは、前記第２のＭＯＳトランジスタＳＷｂがオンしているときには、前記第１のＭＯＳトランジスタＳＷａがオフするというように動作する」は、本願補正発明における、「前記選択部は、データラインの間に配置された第１スイッチと、前記データラインに沿って配置された第２スイッチと、を有し、」及び「前記第１及び第２スイッチは、前記第１のスイッチが閉じているときは前記第２のスイッチが開くというように、互いに反対に作動され、」に相当する。
　
　したがって、両者は、
（一致点）
「多数のゲートラインと多数のデータラインで定義された多数のピクセルを持つ液晶パネルと、
　画像データを生成するデータ電圧生成部と、前記画像データおよびブラックデータのいずれか一つを選択する選択部と、を有するデータドライバと、
　前記液晶パネル上に、前記画像データをディスプレイする為の第１スキャン信号と前記ブラックデータをディスプレイする為の第２スキャン信号を供給するゲートドライバと
　を備え、
　前記ブラックデータは前記画像データから発生され、
　前記ブラックデータは前記画像データから得られたチャージシェア（Ｃｈａｒｇｅ　ｓｈａｒｅ）電圧であり、
　前記チャージシェア電圧は前記画像データの平均値であって、
　前記画像データおよび前記ブラックデータは制御信号によってそのうちの一つが選択され、当該制御信号は、前記データドライバの出力を制御するＳＯＥ（Ｓｏｕｒｃｅ　Ｏｕｔｐｕｔ　Ｅｎａｂｌｅ）信号であって、
　前記選択部は、データラインの間に配置された第１スイッチと、前記データラインに沿って配置された第２スイッチと、を有し、
　前記第１及び第２スイッチは、前記第１のスイッチが閉じているときは前記第２のスイッチが開くというように、互いに反対に作動される
　液晶表示装置。」
で一致すると共に、第１スキャン信号と第２スキャン信号の印加タイミングに関して、本願補正発明においては、「前記第１スキャン信号の前記多数のゲートラインのうち一つのゲートラインへの印加と、それに続く前記第２スキャン信号の前記一つのゲートラインを除外した他のゲートラインへの印加とが順次行われる」のに対して、先願発明においては、この点が明らかでない点で一応相違する。
　
（５）判断
　上記一応の相違点について検討する。
　
　一般に、液晶表示装置において、その１フレーム期間（１Ｖ）の間に、走査信号線であるゲートラインの数（ｍ）だけ水平走査期間（Ｈ）が存在し、（ｍ×Ｈ）の期間は、１Ｖにほぼ等しい（垂直ブランク期間を考慮しなければ（ｍ×Ｈ）の期間は１Ｖに一致するものである。）。
　また、先願明細書等の【００３４】には、「黒挿入のためにソースドライバ３００等の動作速度を上げる必要もない。」との記載がある。
　してみると、先願発明において、特に先願明細書等の図３を参照して「画素データ書込パルスＰｗ」と「黒電圧印加パルスＰｂ」との印加タイミングに関して、以下のように考察をすることができる。
　
　ここでは、理解を容易にするため、図３を参照しながら、図３においてｊ＝１とした場合を例にとって説明する。
　先願明細書等の前記「黒挿入のためにソースドライバ３００等の動作速度を上げる必要もない。」との記載より、図３の実施形態において、走査信号Ｇ(1)に画素データ書込パルスＰｗが現れてから（ゲートラインＧＬ１に画素データ書込パルスＰｗが印加されてから）、画素データ保持期間Ｔｈｄ（＝（２／３）×Ｖ）の期間だけですべてのゲートラインＧＬ１〜ＧＬｍに画素データ書込パルスＰｗが印加されるものとは認められない。つまり、ソースドライバ３００の動作速度を上げる必要がないのであるから、ｍ×Ｈ≒（２／３）×Ｖとはならず、１フレーム期間（Ｖ）のほぼ全体にわたって、ゲートラインＧＬ１〜ＧＬｍに順次画素データ書込パルスＰｗが印加されるものであると認められる。
　これは、図３（ａ）又は（ｃ）において、どの時点においても（図３（ｄ）のＴｈｄ経過後の期間においても）アナログ電圧信号ｄ(i)又はデータ信号Ｓ(i)に信号があるように記載されていることからも見てとれる。
　そうすると、ＧＬ１に画素データ書込パルスＰｗが印加された後、ＧＬ１に最初の黒電圧印加パルスＰｂが印加された時点においても、当然に、いずれかのゲートラインＧＬｙ（図３の実施形態の場合、ｙ≒１＋（２／３）×ｍ）に画素データ書込パルスＰｗが印加されているはずである。
　さらに、該ＧＬｙへの画素データ書込パルスＰｗの印加の後には、引き続いてＧＬ２に最初の黒電圧印加パルスＰｂが印加されることも明らかである。
　そして、ＧＬ１，ＧＬ２とＧＬｙの場合のみならず、どのゲートラインであっても、「いずれか一つのゲートラインに画素データ書込パルスＰｗが印加された後には、引き続いて他のゲートラインに黒電圧印加パルスＰｂが印加され」るものであり、これが各ゲートラインについて「順次行われる」ことは明らかである。
　
　以上の考察によれば、先願明細書等には「いずれか一つのゲートラインに画素データ書込パルスＰｗが印加された後には、引き続いて他のゲートラインに黒電圧印加パルスＰｂが印加され」、これが「順次行われる」という技術事項が実質的に記載されているものと認められる。
　そして、該実質的に記載された技術事項は、先願発明に含まれるものであり、該技術事項は、本願補正発明における「前記第１スキャン信号の前記多数のゲートラインのうち一つのゲートラインへの印加と、それに続く前記第２スキャン信号の前記一つのゲートラインを除外した他のゲートラインへの印加とが順次行われる」に相当するものである。
　してみると、前記一応の相違点は、本願補正発明と先願発明との実質的な相違点であるとは認められない。
　
　したがって、本願補正発明は、先願発明と実質的に同一である。そして、本願の発明者はチュヨン・イであり、出願時における出願人はエルジー　フィリップス　エルシーディー　カンパニー　リミテッドであるのに対し、先願の発明者は長島　伸悦であり、出願人はシャープ株式会社である。よって、本願の発明者が先願に係る上記の発明をした者と同一ではなく、また本願の出願の時において、その出願人が先願の出願人と同一でもないので、特許法第２９条の２の規定により、特許出願の際独立して特許を受けることができないものである。
　
（６）補正却下の決定についてのむすび
　以上のとおり、本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項で準用する同法第１２６条第５項の規定に違反するものであるから、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
　
３．本願発明について
　本件補正は上記のとおり却下されたので、本願の請求項１ないし２６に係る発明は、明細書及び図面の記載からみて、補正１によって補正された特許請求の範囲の請求項１ないし２６に記載された事項により特定されるとおりのものと認められるところ、その請求項１に係る発明は次のとおりである。
　
「多数のピクセルを持つ液晶パネルと
　画像データを生成するデータ電圧生成部と、前記画像データおよび前記ブラックデータのいずれか一つを選択する選択部と、を有するデータドライバと、
　前記液晶パネル上に、前記画像データおよび前記ブラックデータの何れか一つをディスプレイする為に、スキャン信号を供給するゲートドライバと
　を備え、
　前記ブラックデータは前記画像データから発生され、
　前記ブラックデータは前記画像データから得られたチャージシェア（Ｃｈａｒｇｅ　ｓｈａｒｅ）電圧であり、
　前記チャージシェア電圧は前記画像データの平均値であって、
　前記画像データおよび前記ブラックデータは制御信号によってそのうちの一つが選択され、当該制御信号は、前記データドライバの出力を制御するＳＯＥ（Ｓｏｕｒｃｅ　Ｏｕｔｐｕｔ　Ｅｎａｂｌｅ）信号であって、
　前記選択部は、データラインの間に配置された第１スイッチと、前記データラインに沿って配置された第２スイッチと、を有し、
　前記第１及び第２スイッチは、前記第１のスイッチが閉じているときは前記第２のスイッチが開くというように、互いに反対に作動される
　ことを特徴とする液晶表示装置。」（以下、「本願発明」という。）
　
４．先願明細書等の事項・先願発明
　原査定の拒絶の理由に引用された先願明細書の記載事項及び先願発明は、前記「２．（３）先願明細書等の記載事項・先願発明」に記載したとおりである。
　
５．対比・判断
　本願発明は、前記「２．（１）本件補正の内容」で検討したように、本願補正発明において、
（ア）「多数のピクセル」に関して「多数のゲートラインと多数のデータラインで定義された」という限定を削除し、
（イ）「ゲートドライバ」に関して、「前記画像データをディスプレイする為の第１スキャン信号と前記ブラックデータをディスプレイする為の第２スキャン信号を供給するゲートドライバ」から「前記画像データおよび前記ブラックデータの何れか一つをディスプレイする為に、スキャン信号を供給するゲートドライバ」と上位概念化し、
（ウ）「前記第１スキャン信号が前記多数のゲートラインのうち一つのゲートラインに印加されれば、前記第２スキャン信号は前記一つのゲートラインを除外した他のゲートラインに順次印加される」という発明特定事項を削除するものである。
　そうすると、本願発明の発明特定事項をすべて含み、さらに他の発明特定事項を限定したものに相当する本願補正発明が、前記２．（４）対比、２．（５）判断に記載したとおり先願発明と実質的に同一であるから、本願発明も同様の理由により、先願発明と実質的に同一である。
　
６．むすび
　以上のとおり、本願発明は、先願発明と実質的に同一であり、しかも、本願の発明者が先願に係る上記の発明をした者と同一ではなく、また本願の出願の時において、その出願人が先願の出願人と同一でもないので、特許法第２９条の２の規定により、特許出願の際独立して特許を受けることができないものである。
　したがって、他の請求項に係る発明について審理するまでもなく、本願は拒絶すべきものである。
　よって、結論のとおり審決する。