【事件の表示】
　特願２００４−２７６３５７「高速リード線へのトレース・アクセスを提供するパッケージ化集積回路」拒絶査定不服審判事件〔平成１７年　４月２１日出願公開、特開２００５−１０９４７６〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯、本願発明
　本願は、平成１６年９月２４日（パリ条約による優先権主張　２００３年９月２６日、米国）の出願であって、平成２２年６月２４日付けで拒絶査定がされ、これに対し、平成２２年１０月２８日に拒絶査定に対する不服の審判が請求されると同時に手続補正がされたものである。
　　　　　
２．平成２２年１０月２８日付けの手続補正についての補正却下の決定
［補正却下の結論］
　平成２２年１０月２８日付けの手続補正を却下する。
　　　　　
［理由］
（１）補正後の本願発明
　本件補正により、特許請求の範囲の請求項１は、
「【請求項１】
　パッケージ化集積回路であって、
　ダイ、
　カプセル材料から形成され、前記ダイを少なくとも部分的に包囲するパッケージ本体、
　前記ダイに接続され、前記パッケージ本体内に少なくとも部分的に包囲され、前記パッケージ本体から延びるリード線を有するリードフレームであって、前記リードフレームの前記リード線のサブセットがリード線間ピッチによって分離され、前記リードフレームの少なくとも２つの隣接するリード線が、前記ピッチよりも大きい空間によって分離されるリードフレーム、及び
　前記ピッチよりも大きい前記空間によって分離された前記隣接するリード線間を通過する回路実装構造トレースに接続するために、前記ダイに接続され、前記パッケージ本体の内側下面で前記ダイに隣接して露出される少なくとも１つの追加のリード線
を備え、
　前記ピッチよりも大きい空間が、前記追加のリード線から前記パッケージ本体の周辺部に沿って最も近い点に配設されたパッケージ化集積回路。」
と補正された。
　　　　　
　上記補正は、請求項１に記載した発明を特定するために必要な事項である「ピッチよりも大きい空間」について「前記追加のリード線から前記パッケージ本体の周辺部に沿って最も近い点に配設され」ているとの限定を付すものであって、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法（以下「平成１８年改正前特許法」という。）第１７条の２第４項第２号の特許請求の範囲の減縮を目的とするものに該当する。 
　そこで、本件補正後の前記請求項１に記載された発明（以下「本願補正発明」という。）が特許出願の際独立して特許を受けることができるものであるか（平成１８年改正前特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合するか）について以下に検討する。 
　　　　　
（２）引用文献及びその記載事項
（２−１）　原査定の拒絶の理由に引用され、本願優先日前に頒布された刊行物である特開平３−１８４３６６号公報（以下「引用例１」という。）には、図面とともに次の技術的事項が記載されている。
　　　　　
　ア　「２．特許請求の範囲
　パッケージの側面に複数のリード端子を配列し、これらのリード端子をプリント配線板上に対向して設けた各リード端子用パッドへ半田付けして上記プリント配線板へ実装する表面実装パッケージにおいて、
　プリント配線板上に実装した場合該プリント配線板に対向する面となる上記パッケージの裏面に配設される複数の電極端子と、
　これらの電極端子に対向して上記プリント配線板上に設けられ、該電極端子にそれぞれ半田付けされる複数の電極端子用パッドとを備え、
　実装した場合のプリント配線板との間の信号の授受を上記リード端子と上記電極端子との双方で行うこととして上記リード端子の端子数を減少し、各リード端子間の間隔を大きくしたことを特徴とする表面実装パッケージ。」
（第１ページ左下欄第４〜２０行）
　　　　　
　イ　「［作用］
　この発明の表面実装パッケージにおいては、電極端子にリード端子の一部を肩代わりさせることとしたので、リード端子の数を減らして各リード間のピッチを大きく取ることが可能となる。
　［実施例］
　以下、この発明の一実施例を図面を用いて説明する。第１図はこの発明の一実施例における表面実装パッケージをプリント配線板に実装される裏面側から見た外観の構成を示す斜視図で、図において（１）はパッケージ、（２）はそれぞれリード端子、（３）はそれぞれこの実施例における電極端子である。
　第２図は、第１図に示す表面実装パッケージをプリント配線板に実装した状態を示す断面図で、第１図と同一符号は同一部分を示し、（４）はプリント配線板、（５）は電極端子（３）に対向してプリント配線板（４）上に設けられた電極端子用パッド、（６）はリード端子（２）に対向してプリント配線板（４）上に設けられたリード端子用パッド、（８）はそれぞれ接合用の半田を示す。
　この実施例における表面実装パッケージは第１図、第２図に示すように、パッケージ（１）の側面に複数のリード端子（２）を配列しているが、プリント配線板（４）に対向する面となるパッケージの裏面にも複数の電極端子（３）を配設しており、一方プリント配線板（４）上にもこれらの電極端子（３）に対向して複数の電極端子用パッド（５）を設けている。
　そして各リード端子（２）は各リード端子用パッド（６）へ、各電極端子（３）は各電極端子用パッド（６）へ半田（８）で接合して、プリント配線板（４）上へ表面実装パッケージを実装する。
　そして表面実装パッケージとプリント配線板（４）との間の信号の授受は、リード端子（２）と電極端子（３）とにより行い、電極端子（３）にリード端子（２）の一部を肩代わりさせることとし、配列するリード端子（２）の数を減らして、各リード（２）間のピッチを大きくしている。
　従って第３図の斜視図に示すように、プリント配線板（４）上の各リード端子用パッド（６）間のピッチを大きく設定でき、この間に配線パターン（７）を通すことができ、小型で高密度の表面実装パッケージを実装する場合でも、プリント配線板（４）の配線密度の低下を防止することができるようになる。
　なお上記実施例は、４方向リードの表面実装パッケージについて説明したが、２方向リードの表面実装パッケージにおいても同様に実施でき、同様の効果を得ることができる。
　［発明の効果］
　この発明は以上説明したように、電極端子にリード端子の一部を肩代わりさせてリード端子の端子数を減らしピッチを大きく取ることにより、プリント配線板の配線密度の向上をはかることができるという効果がある。」（第２ページ右上欄第９行〜第３ページ左上欄第４行）
　　　　　
　ウ　第１図を参照すると、電極端子（３）は、パッケージの底面全体に設けられている。
　　　　　
　上記の記載事項及び第１〜３図の記載を総合すると、引用例１には次の発明（以下「引用発明」という。）が実質的に記載されていると認められる。
　　　　　
　「パッケージの側面に複数のリード端子を配列し、これらのリード端子をプリント配線板上に対向して設けた各リード端子用パッドへ半田付けして上記プリント配線板へ実装する表面実装パッケージにおいて、
　プリント配線板上に実装した場合該プリント配線板に対向する面となる上記パッケージの裏面に配設される複数の電極端子と、
　これらの電極端子に対向して上記プリント配線板上に設けられ、該電極端子にそれぞれ半田付けされる複数の電極端子用パッドとを備え、
　プリント配線板（４）上の各リード端子用パッド（６）間に配線パターン（７）を通した表面実装パッケージ。」
　　　　　
（２−２）　原査定の拒絶の理由に引用され、本願優先日前に頒布された刊行物である実願昭５７−１２７１５５号（実開昭５９−７２７４５号）のマイクロフィルム（以下「引用例２」という。）には、図面とともに次の技術的事項が記載されている。
　　　　　
　エ　「上記問題を改善する方法として第２図に示す方法がある。ここで、（１）及び（２）は第１図と同じ基材及びリード線である。この場合、リード線（２）の配列の一部を間引き状態にし、部分的に不等間隔にした広い部分（間隔Ｂの部分）を設け、このＨＩＣを組み付ける回路基板のこの広い間隔Ｂの部分に印刷配線パターンを往来させるようにしている。
　しかし、この第２図のように、リード線（２）の一部を間引き状態にする場合、製造工程上、等間隔Ａで予め準備されたリード線（２）を必要部分のみ基材（１）に取付け、間引き部分（間隔Ｂの部分）のリード線（２）は使わず捨てるようにしている。」（明細書第３ページ第２〜１３行）
　　　　　
　オ　「以下、本考案の一実施例を第３図により説明する。第３図において、（４）は基材（１）の一辺に等間隔Ｃで配列されたリード線、（１５）は基材（１）のリード線（４）が配列された一辺と対向する辺に等間隔Ｄで配列されたリード線である。
　この第３図のＨＩＣを作る場合、等間隔Ｃあるいは等間隔Ｄで配列されたリード線（４）、あるいはリード線（５）を予め準備し、それぞれ基材（１）に取り付ける。この場合、リード線（５）の間隔Ｄはリード線（４）の間隔Ｃより広くしていて、該リード線（５）は予め所望の広い間隔で等間隔に配列されたものであるので、基材（１）への取り付け時に前述の従来行なつていた間引きをする必要がなく、リード線を捨てる無駄がない。このＨＩＣを組み付ける回路基板ではリード線（５）の間隔Ｄの部分に印刷配線パターンを容易に数多く往来させることができる。従つて、従来問題であつた回路基板の選択、パターン密度、パターン幅等の制限が緩和され、基板設計が容易になる。」（明細書第４ページ第９行〜第５ページ第７行）
　　　　　
（２−３）　原査定の拒絶の理由に引用され、本願優先日前に頒布された刊行物である特開２０００−４９２７４号公報（以下「引用例３」という。）には、図面とともに次の技術的事項が記載されている。
　　　　　
　カ　「【０００２】
【従来の技術】図７は、リードフレームに半導体素子を固着し、ワイヤーボンディングした状態を示す従来技術の平面図である。
【０００３】中央に半導体集積回路として動作する内部回路４１を形成し、周辺に電極端子（ボンディングパッド）４２を配列形成した半導体素子４０がリードフレームのアイランド３５に固着されている。
【０００４】リードフレームは、外枠３４からアイランド３５に向かって、ピン１〜ピン２０の２０本のピンのそれぞれのリード３０が形成されているが、このうちピン５，７，１８は内部回路に接続していないＮＣピンであり、ピン６は内部回路に信号を送るまたは内部回路から信号を取り出す入出力ピンである。
【０００５】それぞれのピンのリード３０はパッケージ内部に存在する内部リード３１とパッケージより導出する外部リード３２から構成され、内部リード３１の先端部と半導体素子４０の電極端子４２とがボンディングワイヤー４３で接続され、またリードどうしがタイバー３３により連結されている。
【０００６】そして図７の状態からタイバー３３の内側を樹脂モールドしてそれぞれのタイバー３３を切断し、樹脂パッケージ５０から導出する各ピンのリードの外部リード３２を折り曲げて得られたＤＩＰ型の半導体装置を図８に示している。」
　　　　　
　キ　「【００２４】
【発明の実施の形態】図１は、本発明の第１の実施の形態において、リードフレームに半導体素子を固着し、ワイヤーボンディングした状態を示す平面図である。この実施の形態では、リードフレームの設計段階でＮＣピンに対応するリードを削除しているから組立工程以降がＮＣピンの存在を問題にしない他の半導体装置の製造と同様に行うことができる。
　　・・・（中略）・・・
【００２７】したがってこれらのＮＣピン５，７，１８のリード３０はその内部リード３１も外部リード３２も除去されている。
【００２８】すなわちこの実施の形態では、全てのＮＣピンのリードが内部リードから外部リードまで除去されており、そこには樹脂封止後に切断されるタイバー３３が存在しているだけである。」
　　　　　
　ク　上記記載事項カ及び図７を参照すると、半導体装置の技術分野においては、リードフレームに半導体素子を固着し、ワイヤーボンディングした状態で、タイバーの内側を樹脂モールドし、その後タイバーを切断してリードが分離されることは、技術常識であるといえる。
　　　　　
（３）対比
　本願補正発明と引用発明とを対比する。
　引用発明の「パッケージ」は、本願補正発明の「パッケージ本体」に相当する。
　以下、同様に「リード端子」は「リード線」に、「電極端子」は「追加のリード線」に、「配線パターン」は「回路実装構造トレース」に、それぞれ相当する。
　ここで、半導体装置においては、リードフレームに半導体素子（本願補正発明の「ダイ」に相当。）を固着し、ワイヤーボンディングした状態で、タイバーの内側を樹脂（本願補正発明の「カプセル材料」に相当。）モールドし、その後タイバーを切断してリードが分離されるという技術常識（引用文献３の記載事項カ及びクを参照。）を考慮すれば、引用発明は本願補正発明の「パッケージ化集積回路であって、ダイ、カプセル材料から形成され、前記ダイを少なくとも部分的に包囲するパッケージ本体、前記ダイに接続され、前記パッケージ本体内に少なくとも部分的に包囲され、前記パッケージ本体から延びるリード線を有するリードフレームであって、前記リードフレームの前記リード線のサブセットがリード線間ピッチによって分離され」との要件を、実質的に備えているといえる。
　また、一般にダイは、パッケージに比較して小さく、パッケージの中心付近に設けられているところ（例えば引用例３の図５〜６を参照。）、引用発明の表面実装パッケージでは、電極端子（本願補正発明の「追加のリード線」に相当。）はパッケージの底面全体に設けられているから（引用例１の記載事項ウ及び第１図を参照。）、引用発明における上記電極端子は、パッケージの内側下面におけるダイの直下に存在するものと、パッケージの内側下面におけるダイに隣接する部分に存在するものとの両者が存在することは明らかである。ここで、引用発明では「プリント配線板（４）上の各リード端子用パッド（６）間に配線パターン（７）を通し」ているから、引用発明は本願補正発明の「隣接するリード線間を通過する回路実装構造トレースに接続するために、前記ダイに接続され、前記パッケージ本体の内側下面で前記ダイに隣接して露出される少なくとも１つの追加のリード線」との要件を備える。
　　　　　
　以上のことから、本願補正発明と引用発明とは次の点で一致する。
「パッケージ化集積回路であって、
　ダイ、
　カプセル材料から形成され、前記ダイを少なくとも部分的に包囲するパッケージ本体、
　前記ダイに接続され、前記パッケージ本体内に少なくとも部分的に包囲され、前記パッケージ本体から延びるリード線を有するリードフレームであって、前記リードフレームの前記リード線のサブセットがリード線間ピッチによって分離され、
　隣接するリード線間を通過する回路実装構造トレースに接続するために、前記ダイに接続され、前記パッケージ本体の内側下面で前記ダイに隣接して露出される少なくとも１つの追加のリード線
を備えたパッケージ化集積回路。」
　　　　　
　一方で、両者は次の点で相違する。
［相違点１］
　本願補正発明では、リードフレームは、「リードフレームの少なくとも２つの隣接するリード線が、前記ピッチよりも大きい空間によって分離されるリードフレーム」を備えており、回路実装構造トレースは、「ピッチよりも大きい前記空間によって分離された前記隣接するリード線間を通過する」ものであるのに対して、引用発明では、リード線の各ピッチは同じであって、回路実装構造トレースは同じピッチのリード線間を通過している点。
　　　　　
［相違点２］
　回路実装構造トレースが通過する「ピッチよりも大きい空間」に関して、本願補正発明では、「ピッチよりも大きい空間が、前記追加のリード線から前記パッケージ本体の周辺部に沿って最も近い点に配設され」ているのに対して、引用発明では、ピッチよりも大きい空間を備えておらず、また、回路実装構造トレースが通過する場所は、パッケージ本体の周辺部に沿って最も近いかどうか明らかではない点。
　　　　　
（４）判断
　上記各相違点について検討する。
［相違点１］について
　本願補正発明では、「大きいピッチ１１０により、隣接するリードフレーム１０８のこの対の間に高速リード線を引き回すことが可能になり、パッケージ化集積回路１００の下面の追加のリード線１０６にアクセスできるようになる。」（明細書段落【００１７】）としている。
　ところで、引用例２（引用例２についての記載事項エ〜オを参照。）には、リード線の間隔が広い間隔の所を設けることによって、印刷配線パターンを容易に数多く往来させることが記載されている。
　また、引用例３（引用例３についての記載事項キを参照。）には、リードを削除する際に、リードフレームの設計段階でリードを削除することが記載されている。
　すると、引用発明において、リード線の間隔が広い間隔（本願補正発明の「少なくとも２つの隣接するリード線が、前記ピッチよりも大きい空間」に相当。）を設けることによって、印刷配線パターン（本願補正発明の「回路実装構造トレース」に相当。）を容易に数多く往来させ、それによって回路実装構造トレースが「ピッチよりも大きい前記空間によって分離された前記隣接するリード線間を通過する」ようにし、その際に、リードフレームの設計段階でリードを削除して「リードフレームの少なくとも２つの隣接するリード線が、前記ピッチよりも大きい空間によって分離されるリードフレーム」となすことにより、本願補正発明の上記相違点１に係る事項とすることは、当業者が容易になし得たものである。
　　　　　
［相違点２］について
　半導体装置において、配線等には最短距離（最短のトレース長）が望まれることは技術常識であり（例えば、特開平６−２３７０６２号公報の段落【０００９】及び特開平５−１０９８０２号公報の段落【００１５】を参照。）、また、例えば特開平１１−９７６１３号公報（図７（Ａ）、中央部からの４本の引き出し線を参照。）及び特開昭５８−２０５４号公報（第４〜５図、信号用端子１７、１８からの信号線用導体層（破線）を参照。）に記載されているように、半導体装置において、配線（本願補正発明の「回路実装構造トレース」に、引用発明の「配線パターン」にそれぞれ相当。）を、本願補正発明でいうところの「パッケージ本体の周辺部に沿って最も近い点」に引き出すことは周知の技術である。
　すると、引用発明において、前記「［相違点１］について」で述べたごとく構成した際に、配線パターン（回路実装構造トレース）を「パッケージ本体の周辺部に沿って最も近い点」に引き出して最短距離にし、結果的に「パッケージ本体の周辺部に沿って最も近い点」のリード線の間隔が広い間隔となるようにして、「ピッチよりも大きい空間が、前記追加のリード線から前記パッケージ本体の周辺部に沿って最も近い点に配設され」たものとすること、すなわち本願補正発明の上記相違点２に係る事項とすることは、当業者が容易になし得たものである。
 　　　　　 
　そして、本願補正発明により得られる作用効果も、引用発明、引用例２〜３に記載の事項及び周知の技術から当業者であれば予測できる程度のものであって、格別のものとはいえない。  
　以上のことから、本願補正発明は、引用発明、引用例２〜３に記載の事項及び周知の技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができないものである。 
 　　　　　 
（５）むすび  
　以上のとおり、本件補正は、平成１８年改正前特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に違反するので、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下されるべきものである。  
 　　　　　 
３．本願発明について  
（１）本願発明 
　平成２２年１０月２８日付けの手続補正は上記のとおり却下されたので、本願の請求項１に係る発明（以下「本願発明」という。）は、平成２２年２月８日付け手続補正書により補正された特許請求の範囲の請求項１に記載された事項により特定される以下のとおりのものである。 
「【請求項１】
　パッケージ化集積回路であって、
　ダイ、
　カプセル材料から形成され、前記ダイを少なくとも部分的に包囲するパッケージ本体、　前記ダイに接続され、前記パッケージ本体内に少なくとも部分的に包囲され、前記パッケージ本体から延びるリード線を有するリードフレームであって、前記リードフレームの前記リード線のサブセットがリード線間ピッチによって分離され、前記リードフレームの少なくとも２つの隣接するリード線が、前記ピッチよりも大きい空間によって分離されるリードフレーム、及び
　前記ピッチよりも大きい前記空間によって分離された前記隣接するリード線間を通過する回路実装構造トレースに接続するために、前記ダイに接続され、前記パッケージ本体の内側下面で前記ダイに隣接して露出される少なくとも１つの追加のリード線
を備えるパッケージ化集積回路。」
 　　　　　 
（２）引用文献及びその記載事項 
　原査定の拒絶の理由に引用された引用文献、及びその記載事項は、前記２．（２）に記載したとおりである。  
　　　　　 
（３）対比・判断  
　本願発明は、前記２．で検討した本願補正発明から、前記限定事項を省いたものに相当する。  
　そうすると、本願発明の構成要件をすべて含み、さらに他の構成要件を付加したものに相当する本願補正発明が、前記２．（４）に記載したとおり、引用発明、引用例２〜３に記載の事項及び周知の技術に基づいて、当業者が容易に発明をすることができたものであるから、本願発明も同様の理由により、当業者が容易に発明をすることができたものである。  
　　　　　 
（４）むすび  
　以上のとおり、本願発明は、引用発明、引用例２〜３に記載の事項及び周知の技術に基づいて当業者が容易に発明をすることができたものであり、特許法第２９条第２項の規定により特許を受けることができないから、他の請求項に係る発明については検討するまでもなく、本願は拒絶されるべきものである。 
　よって、結論のとおり審決する。