【事件の表示】
　特願２００６−１２４９８２「平板表示装置及びその製造方法」拒絶査定不服審判事件〔平成１９年　７月１９日出願公開、特開２００７−１８３５２９〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
　
第１　手続の経緯
　
　本願は、平成１８年４月２８日（パリ条約による優先権主張２００５年１２月３０日、２００６年３月２９日、大韓民国）の出願であって、平成２１年５月２６日付けで拒絶理由が通知され、同年９月１日に手続補正がなされ、平成２２年７月２２日付けで拒絶査定がなされ、これに対し、同年１１月２６日に拒絶査定不服審判請求がなされるとともに、同時に手続補正がなされたものである。
　
第２　平成２２年１１月２６日になされた手続補正（以下「本件補正」という。）についての補正却下の決定
　
［補正却下の決定の結論］
　本件補正を却下する。
　
［理由］ 
１　補正の内容
　本件補正は、補正前（平成２１年９月１日付け手続補正後のもの）の特許請求の範囲として
「【請求項１】互いに交差して画素領域を定義するゲートライン及びデータライン；前記画素領域に形成された画素電極；及び前記ゲートラインに接続されたゲート電極、前記データラインに接続されたソース電極、前記画素電極に接続されたドレイン電極及び半導体チャンネル部を有する薄膜トランジスタを備え；前記ゲートラインは前記データラインとの交差部から少なくとも二つ以上に分離され、前記ゲートライン中のいずれか１つは、前記他のゲートラインの間で発生する電気的ショートを解決するためのリペア工程において電流パスを形成するダミーパターンであることを特徴とする平板表示装置。
【請求項２】前記ゲートライン及び前記ゲート電極はアルミニウム、銅、クロム及びネオジウムのうち、少なくとも一つを含むことを特徴とする請求項１に記載の平板表示装置。
【請求項３】前記二つ以上に分離されたゲートラインのうち、前記データラインとショートされたラインは断線されることを特徴とする請求項１に記載の平板表示装置。
【請求項４】互いに交差して画素領域を定義するゲートライン及びデータライン；前記画素領域に形成された画素電極；及び前記ゲートラインに接続されたゲート電極、前記データラインに接続されたソース電極、前記画素電極に接続されたドレイン電極及び半導体チャンネル部を有する薄膜トランジスタを備え；前記薄膜トランジスタのソース電極は前記チャンネル部と離隔された部分から少なくとも二つ以上に分離され、前記ソース電極中いずれか１つは、前記他のソース電極の間で発生する電気的ショートを解決するためのリペア工程において電流パスを形成するダミーパターンであることを特徴とする平板表示装置。
【請求項５】前記ゲートライン及び前記ゲート電極はアルミニウム、銅、クロム及びネオジウムのうち、少なくとも一つを含むことを特徴とする請求項４に記載の平板表示装置。
【請求項６】前記少なくとも二つ以上に分離されたソース電極が前記チャンネル部上で前記ゲート電極と重畳されることを特徴とする請求項４に記載の平板表示装置。
【請求項７】前記二つ以上に分離されたソース電極のうち、前記ゲート電極とショートされた電極は断線されることを特徴とする請求項４に記載の平板表示装置。
【請求項８】互いに交差して画素領域を定義するゲートライン及びデータライン；前記画素領域に形成された画素電極；及び前記ゲートラインに接続されたゲート電極、前記データラインに接続されたソース電極、前記画素電極に接続されたドレイン電極及び半導体チャンネル部を有する薄膜トランジスタを備え；前記ゲートラインは前記データラインとの交差部から少なくとも二つ以上に分離され、前記薄膜トランジスタのソース電極は前記チャンネル部と離隔された部分から少なくとも二つ以上に分離され、前記ゲートライン中いずれか１つは、前記他のゲートラインの間で発生する電気的ショートを解決するためのリペア工程において電流パスを形成するダミーパターンであり、前記ソース電極中いずれか１つは、前記他のソース電極の間で発生する電気的ショートを解決するためのリペア工程において電流パスを形成するダミーパターンであることを特徴とする平板表示装置。
【請求項９】前記ゲートライン及び前記ゲート電極はアルミニウム、銅、クロム及びネオジウムのうち、少なくとも一つを含むことを特徴とする請求項８に記載の平板表示装置。
【請求項１０】前記二つ以上に分離されたゲートラインのうち、前記データラインとショートされたラインは断線されることを特徴とする請求項８に記載の平板表示装置。
【請求項１１】前記少なくとも二つ以上に分離されたソース電極が前記チャンネル部上で前記ゲート電極と重畳されることを特徴とする請求項８に記載の平板表示装置。
【請求項１２】前記二つ以上に分離されたソース電極のうち、前記ゲート電極とショートされた電極は断線されることを特徴とする請求項８に記載の平板表示装置。
【請求項１３】互いに交差して画素領域を定義するゲートライン及びデータライン；前記画素領域に形成された画素電極；及び前記ゲートラインに接続されたゲート電極、前記データラインに接続されたソース電極、前記画素電極に接続されたドレイン電極及び半導体チャンネル部を有する薄膜トランジスタを備え；前記データラインは前記ゲートラインとの交差部から少なくとも二つ以上に分離され、前記データライン中いずれか１つは、前記他のデータラインの間で発生する電気的ショートを解決するためのリペア工程において電流パスを形成するダミーパターンであることを特徴とする平板表示装置。
【請求項１４】前記ゲートライン及び前記ゲート電極はアルミニウム、銅、クロム及びネオジウムのうち、少なくとも一つを含むことを特徴とする請求項１３に記載の平板表示装置。
【請求項１５】前記二つ以上に分離されたデータラインのうち、前記ゲートラインとショートされたラインは断線されることを特徴とする請求項１３に記載の平板表示装置。
【請求項１６】互いに交差して画素領域を定義するゲートライン及びデータライン；前記画素領域に形成された画素電極；及び前記ゲートラインに接続されたゲート電極、前記データラインに接続されたソース電極、前記画素電極に接続されたドレイン電極及び半導体チャンネル部を有する薄膜トランジスタを備え；前記薄膜トランジスタのドレイン電極は前記チャンネル部上で少なくとも二つ以上に分離され、前記ドレイン電極中いずれか１つは、前記他のドレイン電極の間で発生する電気的ショートを解決するためのリペア工程において電流パスを形成するダミーパターンであることを特徴とする平板表示装置。
【請求項１７】前記ゲートライン及び前記ゲート電極はアルミニウム、銅、クロム及びネオジウムのうち、少なくとも一つを含むことを特徴とする請求項１６に記載の平板表示装置。
【請求項１８】前記二つ以上に分離されたドレイン電極のうち、前記ゲート電極とショートされた電極は断線されることを特徴とする請求項１６に記載の平板表示装置。
【請求項１９】前記薄膜トランジスタのソース電極は前記少なくとも二つ以上に分離されたドレイン電極と交互に配置されるように、少なくとも二つ以上に分離されることを特徴とする請求項１６に記載の平板表示装置。
【請求項２０】前記薄膜トランジスタのソース電極は前記チャンネル部上で少なくとも二つ以上に分離され、前記分離されたドレイン電極は前記分離された二つのソース電極間で前記チャンネル部上に配置されることを特徴とする請求項１６に記載の平板表示装置。
【請求項２１】一部分から少なくとも二つ以上に分離されたゲートラインと前記ゲートラインに連結された薄膜トランジスタのゲート電極とを含んだ第１の導電パターン群を基板上に形成する段階；前記第１の導電パターン群を覆うようにゲート絶縁膜を形成する段階；前記二つ以上に分離されたゲートラインの一部と交差されるデータライン、前記データラインに連結された前記薄膜トランジスタのソース電極、前記薄膜トランジスタのドレイン電極を含む第２の導電パターン群及び前記薄膜トランジスタの半導体チャンネル部を形成する段階；前記ゲート絶縁膜及び前記薄膜トランジスタを覆い、前記ドレイン電極を露出させる第１接触ホールを含む保護膜を形成する段階；及び前記第１接触ホールを通じて前記ドレイン電極と接続される画素電極を形成する段階を含み、前記ゲートライン中いずれか１つは、前記他のゲートラインの間で発生する電気的ショートを解決するためのリペア工程において電流パスを形成するダミーパターンであることを特徴とする平板表示装置の製造方法。
【請求項２２】前記第１の導電パターン群はアルミニウム、銅、クロム及びネオジウムのうち、少なくとも一つを含むことを特徴とする請求項２１に記載の平板表示装置の製造方法。
【請求項２３】前記二つ以上に分離されたゲートラインと前記データライン間のショート可否を判定するためのショート検査を実施する段階を更に含むことを特徴とする請求項２１に記載の平板表示装置の製造方法。
【請求項２４】前記二つ以上に分離されたゲートラインのうち、前記データラインとショートされたゲートラインの一部にレーザーを照射し、前記ショートされたゲートラインの一部を断線させる段階を更に含むことを特徴とする請求項２３に記載の平板表示装置の製造方法。
【請求項２５】前記ショートされたゲートラインの一部を断線させる段階は前記データラインとショートされたゲートライン上の両支店に前記レーザーを照射する段階を更に含むことを特徴とする請求項２４に記載の平板表示装置の製造方法。
【請求項２６】ゲートラインと前記ゲートラインに連結された薄膜トランジスタのゲート電極とを含んだ第１の導電パターン群を基板上に形成する段階；前記第１の導電パターン群を覆うようにゲート絶縁膜を形成する段階；前記薄膜トランジスタの半導体チャンネル部を形成し、前記ゲートラインと交差されるデータライン、前記データラインに連結される前記薄膜トランジスタのソース電極、前記ソース電極から少なくとも二つ以上に分離され、前記半導体チャンネル部の方に伸張される分離されたソース電極部、及び前記薄膜トランジスタのドレイン電極を含む第２の導電パターン群を形成する段階；前記ゲート絶縁膜及び前記薄膜トランジスタを覆い、前記ドレイン電極を露出させる第１接触ホールを含む保護膜を形成する段階；及び前記第１接触ホールを通じて前記ドレイン電極と接続される画素電極を形成する段階を含み、前記ソース電極部中いずれか１つは、前記他のソース電極部の間で発生する電気的ショートを解決するためのリペア工程において電流パスを形成するダミーパターンであることを特徴とする平板表示装置の製造方法。
【請求項２７】前記第１の導電パターン群はアルミニウム、銅、クロム及びネオジウムのうち、少なくとも一つを含むことを特徴とする請求項２６に記載の平板表示装置の製造方法。
【請求項２８】前記二つ以上に分離されたソース電極部と前記ゲートライン間のショート可否を判定するためのショート検査を実施する段階を含むことを特徴とする請求項２６に記載の平板表示装置の製造方法。
【請求項２９】前記二つ以上に分離されたソース電極部のうち、前記ゲート電極とショートされたソース電極部にレーザーを照射し、前記ショートされたソース電極部を断線させる段階を更に含むことを特徴とする請求項２８に記載の平板表示装置の製造方法。
【請求項３０】前記ショートされたソース電極部を断線させる段階は前記ゲート電極とショートされたソース電極部上の両支店に前記レーザーを照射する段階を更に含むことを特徴とする請求項２８に記載の平板表示装置の製造方法。
【請求項３１】一部分から少なくとも二つ以上に分離されたゲートラインと前記ゲートラインに連結された薄膜トランジスタのゲート電極とを含んだ第１の導電パターン群を基板上に形成する段階；前記第１の導電パターン群を覆うようにゲート絶縁膜を形成する段階；前記薄膜トランジスタの半導体チャンネル部を形成し、前記ゲートラインの分離された一部分と交差されるデータライン、前記データラインに連結される前記薄膜トランジスタのソース電極、前記ソース電極から少なくとも二つ以上に分離され、前記半導体チャンネル部の方に伸張される分離されたソース電極部、及び前記分離されたソース電極部の間に配置される前記薄膜トランジスタのドレイン電極を含む第２の導電パターン群を形成する段階；前記ゲート絶縁膜及び前記薄膜トランジスタを覆い、前記ドレイン電極を露出させる第１接触ホールを含む保護膜を形成する段階；及び前記第１接触ホールを通じて前記ドレイン電極と接続される画素電極を形成する段階を含み、前記ゲートライン中いずれか１つは、前記他のゲートラインの間で発生する電気的ショートを解決するためのリペア工程において電流パスを形成するダミーパターンであり、前記ソース電極部中いずれか１つは、前記他のソース電極部の間で発生する電気的ショートを解決するためのリペア工程において電流パスを形成するダミーパターンであることを特徴とする平板表示装置の製造方法。
【請求項３２】前記第１の導電パターン群はアルミニウム、銅、クロム及びネオジウムのうち、少なくとも一つを含むことを特徴とする請求項３１に記載の平板表示装置の製造方法。
【請求項３３】前記二つ以上に分離されたゲートライン及び前記データライン間のショート可否と、前記二つ以上に分離されたソース電極部及び前記ゲート電極間のショート可否とを判定するためのショート検査を実施する段階を更に含むことを特徴とする請求項３２に記載の平板表示装置の製造方法。
【請求項３４】前記二つ以上に分離されたソース電極部のうち、前記ゲート電極とショートされたソース電極部にレーザーを照射し、前記ショートされたソース電極部を断線させる段階を更に含むことを特徴とする請求項３３に記載の平板表示装置の製造方法。
【請求項３５】ゲートラインと前記ゲートラインに連結された薄膜トランジスタのゲート電極とを含んだ第１の導電パターン群を基板上に形成する段階；前記第１の導電パターン群を覆うようにゲート絶縁膜を形成する段階；前記薄膜トランジスタの半導体チャンネル部を形成し、前記ゲートラインと交差される一部分から少なくとも二つ以上に分離されたデータライン、前記データラインに連結される前記薄膜トランジスタのソース電極、及び前記薄膜トランジスタのドレイン電極を含む第２の導電パターン群を形成する段階；前記ゲート絶縁膜及び前記薄膜トランジスタを覆い、前記ドレイン電極を露出させる第１接触ホールを含む保護膜を形成する段階；及び前記第１接触ホールを通じて前記ドレイン電極と接続される画素電極を形成する段階を含み、前記データライン中いずれか１つは、前記他のデータラインの間で発生する電気的ショートを解決するためのリペア工程において電流パスを形成するダミーパターンであることを特徴とする平板表示装置の製造方法。
【請求項３６】前記第１の導電パターン群はアルミニウム、銅、クロム及びネオジウムのうち、少なくとも一つを含むことを特徴とする請求項３５に記載の平板表示装置の製造方法。
【請求項３７】前記交差部から二つ以上に分離されたデータラインと前記ゲートライン間のショート可否を判定するためのショート検査を実施する段階を更に含むことを特徴とする請求項３５に記載の平板表示装置の製造方法。
【請求項３８】前記交差部から二つ以上に分離されたデータラインのうち、前記ゲートラインとショートされたラインにレーザーを照射し、前記ショートされたラインを断線させる段階を更に含むことを特徴とする請求項３７に記載の平板表示装置の製造方法。
【請求項３９】ゲートラインと前記ゲートラインに連結された薄膜トランジスタのゲート電極とを含んだ第１の導電パターン群を基板上に形成する段階；前記第１の導電パターン群を覆うようにゲート絶縁膜を形成する段階；前記薄膜トランジスタの半導体チャンネル部を形成し、前記ゲートラインと交差されるデータライン、前記データラインに連結される前記薄膜トランジスタのソース電極、及び少なくとも二つ以上に分離された前記薄膜トランジスタのドレイン電極を含む第２の導電パターン群を形成する段階；前記ゲート絶縁膜及び前記薄膜トランジスタを覆い、前記ドレイン電極を露出させる第１接触ホールを含む保護膜を形成する段階；及び前記第１接触ホールを通じて前記ドレイン電極と接続される画素電極を形成する段階を含み、前記ドレイン電極中いずれか１つは、前記他のドレイン電極の間で発生する電気的ショートを解決するためのリペア工程において電流パスを形成するダミーパターンであることを特徴とする平板表示装置の製造方法。
【請求項４０】前記第１の導電パターン群はアルミニウム、銅、クロム及びネオジウムのうち、少なくとも一つを含むことを特徴とする請求項３９に記載の平板表示装置の製造方法。
【請求項４１】前記二つ以上に分離されたドレイン電極と前記ゲート電極間のショート可否を判定するためのショート検査を実施する段階を更に含むことを特徴とする請求項３９に記載の平板表示装置の製造方法。
【請求項４２】前記二つ以上に分離されたドレイン電極のうち、前記ゲート電極とショートされたドレイン電極にレーザーを照射し、前記ショートされたドレイン電極を断線させる段階を更に含むことを特徴とする請求項４１に記載の平板表示装置の製造方法。」
とあったものを、補正後の特許請求の範囲として、
「【請求項１】互いに交差して画素領域を定義するゲートライン及びデータライン；前記画素領域に形成された画素電極；及び前記ゲートラインに接続されたゲート電極、前記データラインに接続されたソース電極、前記画素電極に接続されたドレイン電極及び半導体チャンネル部を有する薄膜トランジスタを備え；前記データラインは前記ゲートラインとの交差部において少なくとも二つ以上に分離されることを特徴とする平板表示装置。
【請求項２】前記ゲートラインは前記データラインとの交差部において、少なくとも二つ以上に分離されることを特徴とする請求項１に記載の平板表示装置。
【請求項３】前記ゲートライン及び前記ゲート電極はアルミニウム、銅、クロム及びネオジウムのうち、少なくとも一つを含むことを特徴とする請求項２に記載の平板表示装置。
【請求項４】前記二つ以上に分離されたゲートラインのうち、前記データラインとショートされたラインは断線されることを特徴とする請求項２に記載の平板表示装置。
【請求項５】前記薄膜トランジスタのソース電極は前記チャンネル部と離隔された部分において、少なくとも二つ以上に分離されることを特徴とする請求項１に記載の平板表示装置。
【請求項６】前記少なくとも二つ以上に分離されたソース電極が前記チャンネル部上で前記ゲート電極と重畳されることを特徴とする請求項５に記載の平板表示装置。
【請求項７】前記二つ以上に分離されたソース電極のうち、前記ゲート電極とショートされた電極は断線されることを特徴とする請求項５に記載の平板表示装置。
【請求項８】前記二つ以上に分離されたデータラインのうち、前記ゲートラインとショートされたラインは断線されることを特徴とする請求項１に記載の平板表示装置。
【請求項９】前記薄膜トランジスタのドレイン電極は前記チャンネル部上で少なくとも二つ以上に分離されることを特徴とする請求項１に記載の平板表示装置。
【請求項１０】前記二つ以上に分離されたドレイン電極のうち、前記ゲート電極とショートされた電極は断線されることを特徴とする請求項９に記載の平板表示装置。
【請求項１１】前記薄膜トランジスタのソース電極は前記少なくとも二つ以上に分離されたドレイン電極と交互に配置されるように、少なくとも二つ以上に分離されることを特徴とする請求項９に記載の平板表示装置。
【請求項１２】前記薄膜トランジスタのソース電極は前記チャンネル部上で少なくとも二つ以上に分離され、前記分離されたドレイン電極は前記分離された二つのソース電極間で前記チャンネル部上に配置されることを特徴とする請求項９に記載の平板表示装置。
【請求項１３】ゲートラインと前記ゲートラインに連結された薄膜トランジスタのゲート電極とを含んだ第１の導電パターン群を基板上に形成する段階；前記第１の導電パターン群を覆うようにゲート絶縁膜を形成する段階；前記薄膜トランジスタの半導体チャンネル部を形成し、前記ゲートラインと交差される一部分において、少なくとも二つ以上に分離されたデータライン、前記データラインに連結される前記薄膜トランジスタのソース電極、及び前記薄膜トランジスタのドレイン電極を含む第２の導電パターン群を形成する段階；前記ゲート絶縁膜及び前記薄膜トランジスタを覆い、前記ドレイン電極を露出させる第１接触ホールを含む保護膜を形成する段階；及び前記第１接触ホールを通じて前記ドレイン電極と接続される画素電極を形成する段階を含むことを特徴とする平板表示装置の製造方法。
【請求項１４】前記ゲートラインは一部分において、少なくとも二つ以上に分離されることを特徴とする請求項１３に記載の平板表示装置の製造方法。
【請求項１５】前記二つ以上に分離されたゲートラインと前記データライン間のショート可否を判定するためのショート検査を実施する段階を更に含むことを特徴とする請求項１４に記載の平板表示装置の製造方法。
【請求項１６】前記二つ以上に分離されたゲートラインのうち、前記データラインとショートされたゲートラインの一部にレーザーを照射し、前記ショートされたゲートラインの一部を断線させる段階を更に含むことを特徴とする請求項１５に記載の平板表示装置の製造方法。
【請求項１７】前記ショートされたゲートラインの一部を断線させる段階は前記データラインとショートされたゲートライン上の両支店に前記レーザーを照射する段階を更に含むことを特徴とする請求項１６に記載の平板表示装置の製造方法。
【請求項１８】前記半導体チャンネル部の方に伸張される分離されたソース電極部をさらに含むことを特徴とする請求項１３に記載の平板表示装置の製造方法。
【請求項１９】前記二つ以上に分離されたソース電極部と前記ゲートライン間のショート可否を判定するためのショート検査を実施する段階を含むことを特徴とする請求項１８に記載の平板表示装置の製造方法。
【請求項２０】前記二つ以上に分離されたソース電極部のうち、前記ゲート電極とショートされたソース電極部にレーザーを照射し、前記ショートされたソース電極部を断線させる段階を更に含むことを特徴とする請求項１９に記載の平板表示装置の製造方法。
【請求項２１】前記ショートされたソース電極部を断線させる段階は前記ゲート電極とショートされたソース電極部上の両支店に前記レーザーを照射する段階を更に含むことを特徴とする請求項１９に記載の平板表示装置の製造方法。
【請求項２２】前記交差部において、二つ以上に分離されたデータラインと前記ゲートライン間のショート可否を判定するためのショート検査を実施する段階を更に含むことを特徴とする請求項１３に記載の平板表示装置の製造方法。
【請求項２３】前記交差部において、二つ以上に分離されたデータラインのうち、前記ゲートラインとショートされたラインにレーザーを照射し、前記ショートされたラインを断線させる段階を更に含むことを特徴とする請求項２２に記載の平板表示装置の製造方法。
【請求項２４】少なくとも二つ以上に分離された前記薄膜トランジスタのドレイン電極を形成する段階をさらに含むこと特徴とする請求項１３に記載の平板表示装置の製造方法。
【請求項２５】前記二つ以上に分離されたドレイン電極と前記ゲート電極間のショート可否を判定するためのショート検査を実施する段階を更に含むことを特徴とする請求項２４に記載の平板表示装置の製造方法。
【請求項２６】前記二つ以上に分離されたドレイン電極のうち、前記ゲート電極とショートされたドレイン電極にレーザーを照射し、前記ショートされたドレイン電極を断線させる段階を更に含むことを特徴とする請求項２５に記載の平板表示装置の製造方法。」
と補正するものである。
　そして、本件補正は、補正前の請求項１３の「前記データライン中いずれか１つは、前記他のデータラインの間で発生する電気的ショートを解決するためのリペア工程において電流パスを形成するダミーパターンである」を削除して（以下「本件補正事項」という。）、補正後の請求項１とすることを含むものである。
　
２　目的外補正 
　本件補正事項は、「前記データライン中いずれか１つは、前記他のデータラインの間で発生する電気的ショートを解決するためのリペア工程において電流パスを形成するダミーパターンである」との事項を削除するものであるから、本件補正は、補正前の請求項１３に対して、特許請求の範囲の減縮を目的とするものであるとはいえない。
　そして、本件補正前の特許請求の範囲には、本件補正後の請求項１に対応する請求項は記載されていない。
　よって、本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項第２号の特許請求の範囲の減縮を目的とするものには該当しない。
　また、本件補正の上記本件補正事項は、請求項の削除、誤記の訂正、明りようでない記載の釈明のいずれにも該当しない。
　
　したがって、本件補正は、平成１８年法律第５５条改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項の規定に違反するので、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
第３　本願発明について
　
１　本願発明 
　本件補正は上記第２のとおり却下されたので、本願の請求項に係る発明は、その特許請求の範囲の請求項１〜４２に記載された事項によって特定されるものであるところ、その請求項１に係る発明は次のとおりのものである。
 　 
「【請求項１】
　互いに交差して画素領域を定義するゲートライン及びデータライン；前記画素領域に形成された画素電極；及び前記ゲートラインに接続されたゲート電極、前記データラインに接続されたソース電極、前記画素電極に接続されたドレイン電極及び半導体チャンネル部を有する薄膜トランジスタを備え；前記ゲートラインは前記データラインとの交差部から少なくとも二つ以上に分離され、
　前記ゲートライン中のいずれか１つは、前記他のゲートラインの間で発生する電気的ショートを解決するためのリペア工程において電流パスを形成するダミーパターンであることを特徴とする平板表示装置。」（以下「本願発明」という。）
　
２　刊行物の記載 
（１）原査定の拒絶の理由に引用された、本願の優先日前に頒布された刊行物である特開平６−２０８１３０号公報（以下「引用文献」という。）には、下記の事項が記載されている。
　
ア　「【請求項１】水平方向に延在し、かつ垂直方向に複数本配置された走査信号線と、垂直方向に延在し、かつ水平方向に複数本配置された映像信号線と、隣接する２本の上記走査信号線と隣接する２本の上記映像信号線との交差領域内にそれぞれ配置された薄膜トランジスタと画素電極とを有し、上記薄膜トランジスタと上記画素電極とを一画素の構成要素とするアクティブ・マトリクス方式の液晶表示装置において、上記各画素を水平方向および垂直方向に直線状に並べて配置し、上記薄膜トランジスタのゲート電極を兼用する上記走査信号線にバイパスを上記各画素毎に設け、上記走査信号線と上記バイパスとにより外部回路と接続された閉ループを上記各画素毎に形成し、上記映像信号線は上記閉ループと複数箇所で交差し、かつ、上記画素電極を一方の電極とし、隣の上記画素の上記バイパスを他方の電極とする保持容量素子を形成して上記バイパスと上記保持容量素子とを兼用したことを特徴とする液晶表示装置。」
　
イ　「【００２４】本実施例では、図１に示すように、
各画素毎に、走査信号線ＧＬにバイパスＧＢＰを設け、このバイパスＧＢＰは走査信号線ＧＬと映像信号線ＤＬとの第１の交差部ＳＨ１の上流側で走査信号線ＧＬから分岐し、バイパスＧＢＰと映像信号線ＤＬとの第２の交差部ＳＨ２および薄膜トランジスタＴＦＴの下流側で走査信号線ＧＬに合流している
【００２７】映像信号線ＤＬを閉ループと２箇所で交差させたので、走査信号線ＧＬと映像信号線ＤＬとの該２箇所の交差部や重ね合わされた部分（すなわち、薄膜トランジスタＴＦＴ部において、走査信号線ＧＬと一体であるゲート電極ＧＴと、映像信号線ＤＬと一体であるドレイン電極ＳＤ１とが重ね合わせられた部分）のどの箇所において短絡が発生しても短絡部の両側の閉ループを切断することにより線欠陥を完全に修正できる。
【００２８】すなわち、第１に、第１の交差部ＳＨ１で走査信号線ＧＬと映像信号線ＤＬとの短絡が発生した場合には、第１の交差部ＳＨ１の両側（第１の交差部ＳＨ１の上流側および下流側）の走査信号線ＧＬをレーザを用いてレーザトリミング部ＲＴＬ１、ＲＴＬ２で示すように切断することにより、短絡部は電気的に切り離され、かつ、走査信号はバイパスＧＢＰを通り、線欠陥を修正することができる。また、第１の交差部ＳＨ１で断線が発生しても、走査信号はバイパスＧＢＰを通り、線欠陥は発生しない。
【００２９】第２に、第２の交差部ＳＨ２で走査信号線ＧＬと映像信号線ＤＬとの短絡が発生した場合には、第２の交差部ＳＨ２の両側（第２の交差部ＳＨ２の上流側および下流側）のバイパスＧＢＰをレーザを用いてレーザトリミング部ＲＴＬ３、ＲＴＬ４で示すように切断することにより、短絡部は電気的に切り離され、かつ、走査信号は走査信号線ＧＬの主行路を通り、線欠陥を修正することができる。また、第２の交差部ＳＨ２で断線が発生しても、走査信号は走査信号線ＧＬの主行路を通り、線欠陥は発生しない。」
　
ウ　「【００４３】（薄膜トランジスタＴＦＴ）薄膜トランジスタＴＦＴは、ゲート電極ＧＴに正のバイアスを印加すると、ソース−ドレイン間のチャネル抵抗が小さくなり、バイアスを零にすると、チャネル抵抗は大きくなるように動作する。
【００４４】
各画素の薄膜トランジスタＴＦＴは、ゲート電極ＧＴ、
ｉ型半導体層ＡＳ、一対のソース電極、ドレイン電極ＳＤ１、ＳＤ２を有
　
エ　「【００５１】（ｉ型半導体層ＡＳ）
ｉ型半導体層ＡＳは
チャネル形成領域として使用される
　
オ　よって、これらの記載を総合すると、引用文献には、次の発明（以下「引用発明」という。）が記載されていると認められる。
「水平方向に延在し、かつ垂直方向に複数本配置された走査信号線と、垂直方向に延在し、かつ水平方向に複数本配置された映像信号線と、隣接する２本の上記走査信号線と隣接する２本の上記映像信号線との交差領域内にそれぞれ配置された薄膜トランジスタと画素電極とを有し、各画素の薄膜トランジスタは、ゲート電極、一対のソース電極、ドレイン電極、チャネル形成領域として使用されるｉ型半導体層を有するものであって、上記薄膜トランジスタと上記画素電極とを一画素の構成要素とするアクティブ・マトリクス方式の液晶表示装置において、上記各画素を水平方向および垂直方向に直線状に並べて配置し、上記薄膜トランジスタのゲート電極を兼用する上記走査信号線にバイパスを上記各画素毎に設け、上記走査信号線と上記バイパスとにより外部回路と接続された閉ループを上記各画素毎に形成し、上記映像信号線は上記閉ループと複数箇所で交差し、かつ、上記画素電極を一方の電極とし、隣の上記画素の上記バイパスを他方の電極とする保持容量素子を形成して上記バイパスと上記保持容量素子とを兼用し、各画素毎に、走査信号線にバイパスを設け、このバイパスは走査信号線と映像信号線との第１の交差部の上流側で走査信号線から分岐し、バイパスと映像信号線との第２の交差部および薄膜トランジスタの下流側で走査信号線に合流している液晶表示装置。」
　
（２）対比 
ア　本願発明と引用発明を対比する。
　引用発明の「走査信号線」、「映像信号線」、「薄膜トランジスタ」、「画素電極」、「ソース電極」、「ドレイン電極」、「チャネル形成領域」及び「液晶表示装置」は、
　本願発明の「ゲートライン」、「データライン」、「薄膜トランジスタ」、「画素電極」、「ソース電極」、「ドレイン電極」、「半導体チャンネル部」及び「平板表示装置」にそれぞれ相当する。
　
イ　引用発明は「水平方向に延在し、かつ垂直方向に複数本配置された走査信号線と、垂直方向に延在し、かつ水平方向に複数本配置された映像信号線と、隣接する２本の上記走査信号線と隣接する２本の上記映像信号線との交差領域内にそれぞれ配置された薄膜トランジスタと画素電極とを有し、上記薄膜トランジスタと上記画素電極とを一画素の構成要素とする」ものであるところ、走査信号線及び映像信号線は、一画素の構成要素である薄膜トランジスタと画素電極とが配置されている交差領域を定義するものといえるから、引用発明は、本願発明の「互いに交差して画素領域を定義するゲートライン及びデータラインを備え」との事項を備える。
　
ウ　上記２（１）イ（【００２８】、【００２９】）によれば、引用文献には、「第１に、第１の交差部ＳＨ１で走査信号線ＧＬと映像信号線ＤＬとの短絡が発生した場合には、第１の交差部ＳＨ１の両側（第１の交差部ＳＨ１の上流側および下流側）の走査信号線ＧＬをレーザを用いてレーザトリミング部ＲＴＬ１、ＲＴＬ２で示すように切断することにより、短絡部は電気的に切り離され、かつ、走査信号はバイパスＧＢＰを通り、線欠陥を修正することができる。・・・第２に、第２の交差部ＳＨ２で走査信号線ＧＬと映像信号線ＤＬとの短絡が発生した場合には、第２の交差部ＳＨ２の両側（第２の交差部ＳＨ２の上流側および下流側）のバイパスＧＢＰをレーザを用いてレーザトリミング部ＲＴＬ３、ＲＴＬ４で示すように切断することにより、短絡部は電気的に切り離され、かつ、走査信号は走査信号線ＧＬの主行路を通り、線欠陥を修正することができる。」と記載されており、走査信号線とバイパス（ゲートライン）のいずれか１つは、他の走査信号線とバイパスの間で発生する電気的ショート（短絡）を解決するためのリペア（レーザを用いてレーザトリミング部で切断する）工程において電流パス（走査信号はバイパスＧＢＰを通り、線欠陥を修正することができる。・・・・・・走査信号は走査信号線ＧＬの主行路を通り、線欠陥を修正することができる）を形成するパターンとして用いられているものと認められる。
　したがって、引用発明は、本願発明の「ゲートライン中のいずれか１つは、他のゲートラインの間で発生する電気的ショートを解決するためのリペア工程において電流パスを形成するダミーパターンである」との事項を備えている。
　
エ　本願発明の「ゲートラインは前記データラインとの交差部から少なくとも二つ以上に分離され」の意味するところが明らかでないが、本願明細書及び図面（特に【００４５】〜【００４８】及び図５、６）を参照すれば、「ゲートラインは前記データラインとの交差部（の近傍）において少なくとも二つ以上に分離され」ていることを意味するものと解される。
　しかるところ、引用発明は、「各画素毎に、走査信号線にバイパスを設け、このバイパスは走査信号線と映像信号線との第１の交差部の上流側で走査信号線から分岐し、バイパスと映像信号線との第２の交差部および薄膜トランジスタの下流側で走査信号線に合流している」ものであることから、引用発明の「バイパス」は、「走査信号線と映像信号線との第１の交差部」の近傍（第１の交差部の上流側）において分岐しているといえる。
　したがって、引用発明は、本願発明の「ゲートラインは前記データラインとの交差部から少なくとも二つ以上に分離され」との構成を備えるものである。
　
オ　以上によれば、両者は
「互いに交差して画素領域を定義するゲートライン及びデータライン；前記画素領域に形成された画素電極；及び前記ゲートラインに接続されたゲート電極、前記データラインに接続されたソース電極、前記画素電極に接続されたドレイン電極及び半導体チャンネル部を有する薄膜トランジスタを備え；前記ゲートラインは前記データラインとの交差部から少なくとも二つ以上に分離され、
　前記ゲートライン中のいずれか１つは、前記他のゲートラインの間で発生する電気的ショートを解決するためのリペア工程において電流パスを形成するダミーパターンであることを特徴とする平板表示装置。」
で一致する。
　
　以上ア〜オの検討によれば、引用発明は本願発明の構成をすべて備えている。
　よって、本願発明は、引用文献に記載された発明である。 
　
（４）小括 
　以上のとおり、本願発明は、引用文献に記載された発明であるから、特許法第２９条第１項第３号に該当し、特許を受けることができない。
　
第４　むすび
　
　以上のとおり、本願発明は、引用文献に記載された発明であるから、特許法第２９条第１項第３号に該当し、特許を受けることができない。
　
　よって、結論のとおり審決する。