【事件の表示】
　特願２００５−２３７１３７「半導体装置の製造方法」拒絶査定不服審判事件〔平成１９年　３月　１日出願公開，特開２００７−　５３２２０〕について，次のとおり審決する。
【結　論】
　本件審判の請求は，成り立たない。
【理　由】
１　手続の経緯
　本願は，平成１７年８月１８日に特許出願したものであって，平成２１年１１月５日付けの拒絶の理由の通知に対して，平成２２年１月７日に意見書と手続補正書が提出されたが，同年７月５日付けで拒絶査定され，その後，同年９月２９日に拒絶査定不服審判が請求されたものである。
　
２　本願発明
　本願の請求項１−５に係る発明は，平成２２年１月７日に提出された手続補正書によって補正された特許請求の範囲の請求項１−５に記載されている事項により特定されるとおりのものと認められるところ，その請求項１に係る発明（以下「本願発明１」という。）は，次のとおりのものである。
「上面及び当該上面と対向する下面を有するシリコンウエハとしての半導体基板を準備する工程と，
　前記半導体基板の前記上面上に第１絶縁膜を形成する工程と，
　前記第１絶縁膜の表面上を覆う拡散防止膜，当該拡散防止膜上を覆う第２絶縁膜，及び当該第２絶縁膜上を覆うキャップ膜を順次に積層する工程と，
　前記拡散防止膜，前記第２絶縁膜及び前記キャップ膜を貫通する複数の配線溝部であって，全ての当該配線溝部の底面から前記キャップ膜の表面までの高さに対する，前記配線溝部の延在方向に直交する方向の幅の比率を最大でも２．８倍として当該配線溝部を形成する工程と，
　前記キャップ膜の表面及び前記配線溝部の表面を覆うバリアメタル膜を形成する工程と，
　前記バリアメタル膜が成膜されている前記配線溝部を埋め込んで前記バリアメタル膜上を覆う配線膜を成膜する工程と，
　前記配線膜の表面から前記キャップ膜の表面が露出するまで，当該配線膜及び前記バリアメタル膜を削り取って，前記配線溝部の前記表面を覆うバリアメタル及び当該バリアメタルが設けられている前記配線溝部を埋め込む配線部を形成する工程とを含むことを特徴とする半導体装置の製造方法。」
　
３　引用例とその記載事項，及び，引用発明
　原査定の拒絶の理由に引用された，本願の出願前に頒布された刊行物である，特開２００５−１８３７７９号公報（以下「引用例１」という。）には，図面とともに以下の事項が記載されている。（なお，下線は，当合議体において付したものである。以下同じ。）
　
　引用例１：特開２００５−１８３７７９号公報
（１ａ）「実施の形態１．
　図１〜４は，本発明の実施の形態１による半導体装置の製造方法を，半導体装置の断面により，順を追って説明する工程説明図である。
　まず，図１に示すように，
半導体基板１
主面
　次に，半導体基板１の主面上に，窒化酸化シリコン膜などからなるゲート絶縁膜３を２〜３ｎｍ程度の膜厚で形成する。次に，ゲート絶縁膜３の上に，多結晶シリコンなどからなるゲート電極４を１００ｎｍ程度の膜厚で形成する。さらに，ゲート電極４およびゲート絶縁膜３をマスクとして，拡散層５を形成する。
　さらに，素子分離２，拡散層５，およびゲート電極４の上に，即ち
全面に下層絶縁膜６を形成する
　次に，図２に示すように，
下層絶縁膜６の上にＳｉＣからなる第一ストッパー膜７をプラズマＣＶＤ（Chemical Vapor Deposition）法により５０ｎｍ程度の膜厚で形成する
第一ストッパー膜７の上に，有機シロキサン膜など，低誘電率膜からなる第一中間膜８をＳＯＤ（Spin On Dielectrics）法により２００ｎｍ程度の膜厚で形成する
第一中間膜８の上に，シリコン酸化膜からなる第一キャップ膜９をプラズマＣＶＤにより，５０ｎｍ程度の膜厚で形成する
　このとき，第一ストッパー膜７は，後に形成する溝形状形成時のドライエッチングのストッパー膜として用いる。
　また，第一中間膜８は，配線間寄生容量低減のため，層間絶縁膜として広く用いられているシリコン酸化膜より比誘電率が低い，いわゆる多孔質の低誘電率膜を用いる。ここで用いた膜の比誘電率は約２．２であり，シリコン酸化膜の３．９と比較して十分に低い値である。
　ここで一般に，配線間寄生容量を低減するためには，比誘電率は低いほど良いが，低くしすぎると絶縁膜としての機械的強度が弱くなる。このため，低誘電率であることと，絶縁膜としての機械的強度のバランスに留意して，比誘電率が３．０以下の低誘電率膜を用いることが好ましい。
　さらに，第一キャップ膜９は，後に形成する上層の埋め込み配線の形成において，ＣＭＰを行うときに第一中間膜８が剥離したり，亀裂が入ったりするのを防止するための膜である。
　なお，本実施の形態においては，第一ストッパー膜７，第一中間膜８，および第一キャップ膜９の三つの膜を積層した膜を，全体として層間絶縁膜１０と称することとする。
　次に，図示しないが，第一キャップ膜９の上にレジストパターンを形成し，これをマスクとして
第一キャップ膜９，第一中間膜８，および第一ストッパー膜７，すなわち層間絶縁膜１０をドライエッチングして，配線溝を形成する
　次に，図３に示すように，前述の
配線溝１０ａの内面にＴａＮまたはＴｉＮからなるバリアメタル膜１１をＰＶＤ法または原子化学気相成長法（Atomic Layer Deposition；以下，ＡＬＤ法と称する）により２０〜３０ｎｍの膜厚で形成する。このとき，バリアメタル膜１１は配線溝１０ａの内面に溝を残している
　さらに，
バリアメタル膜１１で形成した溝の内面に，３００〜５００ｎｍ程度の膜厚で銅膜１２を埋め込む
　次に，
配線溝１０ａの外部に形成したバリアメタル膜１１，銅膜１２（図３参照）をＣＭＰにより除去し，図４に示すように，高密度配線パターン１３ａ，ダミーパターン１３ｂ，孤立配線パターン１３ｃ，およびダミーパターン１３ｄを形成する
　このとき，高密度配線パターン１３ａは層間絶縁膜１０の部分Ａに形成され，孤立配線パターン１３ｃは層間絶縁膜１０の部分Ｃに形成されている。また，ダミーパターン１３ｂは，層間絶縁膜１０の部分Ａと部分Ｃの間にある部分Ｂに形成され，ダミーパターン１３ｄは，層間絶縁膜１０の部分Ｃの右側にある部分Ｄに形成されている。
　すなわち，層間絶縁膜１０の部分Ａと部分Ｃには，それぞれ高密度配線パターン１３ａ，孤立配線パターン１３ｃの配線パターンが形成されており，配線パターンを含む部分である。これに対し，層間絶縁膜１０の部分Ｂと部分Ｄには，それぞれダミーパターン１３ｂ，ダミーパターン１３ｄのみが形成され，配線パターンを含まない部分である。
　ここで，図４の層間絶縁膜１０の部分Ａに形成した
高密度配線パターン１３ａは
例えば集積回路（Integrated Circuit；以下，ＩＣと称する）の内部回路信号伝達などに用いられ
線幅０．１μｍ程度
　また，層間絶縁膜１０の部分Ｃに形成した
孤立配線パターン１３ｃは
例えばＩＣの特定箇所のウェル電圧印加などに用いられ
線幅が０．１μｍ程度
　ここで，図４において，層間絶縁膜１０の配線パターンを含まない部分Ｂ，部分Ｄにそれぞれダミーパターン１３ｂ，ダミーパターン１３ｄが配置されている。この結果，層間絶縁膜１０の配線パターンを含む部分Ａ，部分Ｃの配線パターンと，層間絶縁膜１０の配線パターンを含まない部分Ｂ，部分Ｄのダミーパターンの密度の偏りが，層間絶縁膜１０の部分Ａ〜Ｄの全体で小さくなっている。
　従って，
埋め込み配線形成におけるＣＭＰのエロージョンやディッシングを抑えることができる
　
（１ｂ）図１は，引用例１に記載された発明の実施の形態１の半導体装置の製造方法を示す断面図であって，上記摘記（１ａ）の記載を参照すれば，同図から，
　主面及び前記主面に対向する面を有する半導体基板１の前記主面に，素子分離２，拡散層５，およびゲート絶縁膜３が形成され，前記ゲート絶縁膜３の上にゲート電極４が形成され，さらに，前記素子分離２，前記拡散層５，および前記ゲート電極４の上に，即ち全面に下層絶縁膜６が形成された，製造途中の半導体装置の半導体基板の構造を読み取ることができる。
　
（１ｃ）図４は，引用例１に記載された発明の実施の形態１の半導体装置の製造方法を示す断面図であって，上記摘記（１ａ）の記載を参照すれば，同図から，
　配線溝１０ａの外部に形成されたバリアメタル膜１１，銅膜１２が，第一キャップ膜９の表面が露出するまで除去され，高密度配線パターン１３ａ，孤立配線パターン１３ｃが形成された，製造途中の半導体装置の半導体基板の構造を読み取ることができる。
　
　引用発明
　引用例１の上記摘記（１ａ）−（１ｃ）を総合勘案すれば，引用例１には，
「主面及び前記主面に対向する面を有する半導体基板１を準備する工程と，
　前記半導体基板１の素子分離２，拡散層５，およびゲート電極４が形成された前記主面の全面に下層絶縁膜６を形成する工程と，
　次に，前記下層絶縁膜６の上にＳｉＣからなる第一ストッパー膜７を５０ｎｍ程度の膜厚で形成し，さらに，前記第一ストッパー膜７の上に，有機シロキサン膜など，低誘電率膜からなる第一中間膜８を２００ｎｍ程度の膜厚で形成し，さらに，前記第一中間膜８の上に，シリコン酸化膜からなる第一キャップ膜９を５０ｎｍ程度の膜厚で形成する工程と，
　次に，前記第一キャップ膜９，前記第一中間膜８，および前記第一ストッパー膜７をドライエッチングして，線幅０．１μｍ程度である高密度配線パターン１３ａ，及び，線幅０．１μｍ程度である孤立配線パターン１３ｃが形成される配線溝１０ａを形成する工程と，
　次に，前記配線溝１０ａの内面および外部に，ＴａＮまたはＴｉＮからなるバリアメタル膜１１を形成する工程と，
　さらに，前記バリアメタル膜１１で形成した溝の内面および外部に銅膜１２を埋め込む工程と，
　次に，配線溝１０ａの外部に形成した前記バリアメタル膜１１，前記銅膜１２を，前記第一キャップ膜９の表面が露出するまで，ＣＭＰにより除去し，高密度配線パターン１３ａ，孤立配線パターン１３ｃを形成する工程とを含む，
　埋め込み配線形成におけるＣＭＰのエロージョンやディッシングを抑えた半導体装置の製造方法。」
　の発明（以下「引用発明」という。）が記載されていると認められる。 
　　
４　対比
（１）引用発明の「主面」，「主面に対向する面」，「下層絶縁膜６」，「ＳｉＣからなる第一ストッパー膜７」，「有機シロキサン膜など，低誘電率膜からなる第一中間膜８」，「シリコン酸化膜からなる第一キャップ膜９」，「配線溝１０ａ」，「線幅」，「銅膜１２」は，それぞれ，本願発明１の「上面」，「上面と対向する下面」，「第１絶縁膜」，「拡散防止膜」，「第２絶縁膜」，「キャップ膜」，「配線溝部」，「配線溝部の延在方向に直交する方向の幅」，「配線膜」に相当する。
　
（２）引用発明の「線幅０．１μｍ程度である高密度配線パターン１３ａ」，及び，「線幅０．１μｍ程度である孤立配線パターン１３ｃ」は，いずれも配線パターンであるから，引用発明は，複数の配線溝部を有するといえる。
　
（３）引用発明の，配線溝の底面からキャップ膜の表面までの高さは，第一ストッパー膜７の膜厚である５０ｎｍ程度と，第一中間膜８の膜厚である２００ｎｍ程度と，第一キャップ膜９の膜厚である５０ｎｍ程度の和により規定される３００ｎｍ程度であり，高密度配線パターン１３ａ，及び，孤立配線パターン１３ｃの線幅は，いずれも０．１μｍ程度であるから，引用発明の配線溝の底面からキャップ膜の表面までの高さに対する，前記配線溝の延在方向に直交する方向の幅の比率は，高密度配線パターン１３ａ，及び，孤立配線パターン１３ｃのいずれにおいても，０．３３倍程度であり，本願発明１の「最大でも２．８倍」という条件を満たすといえる。
　
（４）そうすると，本願発明１と引用発明の一致点と相違点は，次のとおりといえる。
　
＜一致点＞
「上面及び当該上面と対向する下面を有する半導体基板を準備する工程と，
　前記半導体基板の前記上面上に第１絶縁膜を形成する工程と，
　前記第１絶縁膜の表面上を覆う拡散防止膜，当該拡散防止膜上を覆う第２絶縁膜，及び当該第２絶縁膜上を覆うキャップ膜を順次に積層する工程と，
　前記拡散防止膜，前記第２絶縁膜及び前記キャップ膜を貫通する複数の配線溝部であって，当該配線溝部の底面から前記キャップ膜の表面までの高さに対する，前記配線溝部の延在方向に直交する方向の幅の比率を最大でも２．８倍として当該配線溝部を形成する工程と，
　前記キャップ膜の表面及び前記配線溝部の表面を覆うバリアメタル膜を形成する工程と，
　前記バリアメタル膜が成膜されている前記配線溝部を埋め込んで前記バリアメタル膜上を覆う配線膜を成膜する工程と，
　前記配線膜の表面から前記キャップ膜の表面が露出するまで，当該配線膜及び前記バリアメタル膜を削り取って，前記配線溝部の前記表面を覆うバリアメタル及び当該バリアメタルが設けられている前記配線溝部を埋め込む配線部を形成する工程とを含む半導体装置の製造方法。」
　
＜相違点＞　 
・相違点１：本願発明１の半導体基板が「シリコンウエハとしての半導体基板」であるのに対して，引用発明ではこの点が明らかでないこと。
　
・相違点２：本願発明１は「複数の配線溝部であって，
全ての
　
５　相違点についての判断
（１）相違点１について 
　引用例１には，半導体基板１の材質は明記されていない。しかしながら，最も一般的に使用されている半導体基板がシリコンウエハであることは周知の事項であり，また，半導体基板の主面上にゲート絶縁膜として窒化酸化シリコン膜などが形成されていることなどに照らして，材質が特に明記されていない引用発明の半導体基板１は，シリコンウエハであると解することが自然といえる。したがって，相違点１は実質的なものではない。
　仮に，相違点１が実質的なものであるとしても，引用発明の半導体基板１として，周知のシリコンウエハを用いることは当業者が容易に想到し得たことである。
　
（２）相違点２について 
　前記「４　対比（２）」で検討したように，引用発明は「複数」の配線溝部を有すると認められるところ，当該複数の配線溝部は，いずれもが線幅０．１μｍ程度であり，かつ，当該各配線溝部の底面からキャップ膜の表面までの高さは３００ｎｍ程度であることから，引用発明においては，当該複数の配線溝部の全部，すなわち，「高密度配線パターン１３ａ」と「孤立配線パターン１３ｃ」が形成される当該複数の配線溝部のいずれもが，配線溝部の底面からキャップ膜の表面までの高さに対する，前記配線溝の延在方向に直交する方向の幅の比率が「最大でも２．８倍」という条件を満たすといえる。
　したがって，引用発明は「前記拡散防止膜，前記第２絶縁膜及び前記キャップ膜を貫通する複数の配線溝部であって，全ての当該配線溝部の底面から前記キャップ膜の表面までの高さに対する，前記配線溝部の延在方向に直交する方向の幅の比率を最大でも２．８倍として当該配線溝部を形成する工程」を有するといえるから，相違点２は実質的なものではない。
　また仮に，図示以外の配線幅が明らかでなく，相違点２が実質的なものであったとしても，引用発明において，「全ての当該配線溝部の底面から前記キャップ膜の表面までの高さに対する，前記配線溝部の延在方向に直交する方向の幅の比率を最大でも２．８倍として当該配線溝部を形成」して，相違点２に係る本願発明１の構成を採用することは，以下の理由から，当業者にとって容易といえる。
　すなわち，上記摘記（１ａ）に記載されているように，引用例１に記載された複数の配線パターンである「高密度配線パターン１３ａ」と「孤立配線パターン１３ｃ」は，それぞれ「例えば集積回路（Integrated Circuit；以下，ＩＣと称する）の内部回路信号伝達など」，及び，「例えばＩＣの特定箇所のウェル電圧印加など」に用いられる配線パターンであり，その用いる用途が異なるにもかかわらず，これらの配線パターンの線幅は，いずれも０．１μｍ程度とされている。そして，引用例１には，配線パターンの線幅として，０．１μｍ程度以外の値を採用した配線パターンは示されていない。
　してみれば，引用例１に接した当業者であれば，第一キャップ膜９，第一中間膜８，および第一ストッパー膜７をドライエッチングして複数の配線パターンを形成する配線溝部を形成するにあたり，全ての当該配線溝部の線幅を０．１μｍ程度とすることは容易になし得たことといえる。そして，前記配線溝部の高さが３００μｍ程度であることから，引用発明において，「複数の配線溝部であって，全ての当該配線溝部の底面から前記キャップ膜の表面までの高さに対する，前記配線溝部の延在方向に直交する方向の幅の比率を最大でも２．８倍として当該配線溝部を形成する」ことは，適宜なし得たことといえる。また，このような構成を採用したことによる効果は当業者が予測し得た範囲内のものである。
　
６　むすび 
　以上のとおり，本願発明１は，引用例１に記載された発明であるか，あるいは，引用例１に記載された発明及び周知の技術に基づいて，当業者が容易に発明をすることができたものであるから，特許法第２９条第１項第３号に該当し，または，特許法第２９条第２項の規定により特許を受けることができない。
　
　したがって，本願の他の請求項に係る発明については検討するまでもなく，本願は拒絶をすべきものである。
　
　よって，結論のとおり審決する。