【事件の表示】
　平成１１年特許願第３５５０５９号「薄膜トランジスタの製造方法」拒絶査定不服審判事件〔平成１３年　６月２９日出願公開、特開２００１−１７７０９９〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は、平成１１年１２月１４日の出願であって、平成２０年４月３日付けで最後の拒絶理由が通知され、同年７月９日に意見書及び手続補正書が提出され、平成２１年１月２３日付けで最後の拒絶理由が通知され、同年５月２２日に意見書及び手続補正書が提出されたところ、平成２１年５月２２日付けの手続補正は同年７月１７日付けで却下されるとともに、同日に拒絶査定がされ、これに対し、同年１２月１０日に拒絶査定に対する審判請求がなされるとともに、同日付けで手続補正がなされたものである。
　そして、その後当審において、平成２３年２月１４日付けで審尋がされ、同年６月１４日に回答書が提出されている。
　
第２　平成２１年１２月１０日付けの手続補正（以下「本件補正」という。）についての補正の却下の決定
［補正却下の決定の結論］
　平成２１年１２月１０日付けの手続補正を却下する。
［理由］
１　本件補正の内容
　本件補正の内容は、特許請求の範囲を次のとおりに補正するものである。
「【請求項１】
　２周波励起型スパッタ成膜室のチャンバー内をヘリウムガス雰囲気とし、上部電極にシリコンターゲットを装着し、下部電極に少なくとも表面が絶縁性である基板を装着した状態で、前記上部電極に第１の高周波電源から高周波電力を供給するとともに直流電源から負荷直流電力を供給し、前記下部電極に第２の高周波電源から高周波電力を供給することで、ヘリウムイオンによってシリコンターゲットがスパッタされて、前記基板上に多結晶シリコン膜を成膜する工程と、
　２周波励起プラズマＣＶＤ法を用いて、該多結晶シリコン膜表面に絶縁膜を成膜する工程と、
　スパッタリングにより、該絶縁膜表面に導電膜を成膜する工程と、
　前記多結晶シリコン膜の成膜と前記絶縁膜の成膜と前記導電膜の成膜とを連続して行った後、前記導電膜にフォトリソグラフィー処理および前記導電膜のみをエッチングし得るエッチャントを用いたエッチング処理を施すことにより前記導電膜をゲート電極に加工する工程と、
　前記ゲート電極の上方からｎ型不純物をイオン注入することにより前記多結晶シリコン膜に選択性イオン注入処理を施し、次いで前記絶縁膜および前記多結晶シリコン膜にフォトリソグラフィー処理および前記絶縁膜および前記多結晶シリコン膜をエッチングし得るエッチャントを用いたエッチング処理を施すことにより前記多結晶シリコン膜をソース領域、ドレイン領域およびチャネル領域を有する半導体層に加工するとともに前記絶縁膜を前記多結晶シリコン膜の上面上にゲート絶縁膜として残存させる工程とを有することを特徴とする薄膜トランジスタの製造方法。」
　
２　本件補正についての検討
（１）補正の目的の適否及び新規事項の追加について
　本件補正を整理すると次のとおりである。
［補正事項１］
　平成２０年７月９日付けの手続補正書により補正された請求項１（以下「旧請求項１」という。）の「少なくとも表面が絶縁性である基板上に多結晶シリコン膜を成膜する工程」及び「前記多結晶シリコン膜を、スパッタリングガスとしてヘリウムガスを用いた２周波励起スパッタ法を用いて成膜する」を「２周波励起型スパッタ成膜室のチャンバー内をヘリウムガス雰囲気とし、上部電極にシリコンターゲットを装着し、下部電極に少なくとも表面が絶縁性である基板を装着した状態で、前記上部電極に第１の高周波電源から高周波電力を供給するとともに直流電源から負荷直流電力を供給し、前記下部電極に第２の高周波電源から高周波電力を供給することで、ヘリウムイオンによってシリコンターゲットがスパッタされて、前記基板上に多結晶シリコン膜を成膜する工程」とする。
［補正事項２］
　旧請求項１の「該多結晶シリコン膜表面に絶縁膜を成膜する工程」を「２周波励起プラズマＣＶＤ法を用いて、該多結晶シリコン膜表面に絶縁膜を成膜する工程」とする。
［補正事項３］
　旧請求項１の「次いで該絶縁膜表面に導電膜を成膜する工程」を「スパッタリングにより、該絶縁膜表面に導電膜を成膜する工程」とする。
［補正事項４］
　旧請求項１の「とを連続して行った後」を「前記多結晶シリコン膜の成膜と前記絶縁膜の成膜と前記導電膜の成膜とを連続して行った後」とする。
［補正事項５］
　旧請求項１の「前記導電膜にフォトリソグラフィー処理およびエッチング処理を施すことにより該導電膜をゲート電極に加工する工程」を「前記導電膜にフォトリソグラフィー処理および前記導電膜のみをエッチングし得るエッチャントを用いたエッチング処理を施すことにより前記導電膜をゲート電極に加工する工程」とする。
［補正事項６］
　旧請求項１の「前記多結晶シリコン膜に選択性イオン注入処理を施し」を「前記ゲート電極の上方からｎ型不純物をイオン注入することにより前記多結晶シリコン膜に選択性イオン注入処理を施し」とする。
［補正事項７］
　旧請求項１の「前記絶縁膜および前記多結晶シリコン膜にフォトリソグラフィー処理およびエッチング処理を施すことにより前記多結晶シリコン膜をソース領域、ドレイン領域およびチャネル領域を有する半導体層に加工するとともに前記絶縁膜を前記多結晶シリコン膜の上面上にゲート絶縁膜として残存させる工程」を「前記絶縁膜および前記多結晶シリコン膜にフォトリソグラフィー処理および前記絶縁膜および前記多結晶シリコン膜をエッチングし得るエッチャントを用いたエッチング処理を施すことにより前記多結晶シリコン膜をソース領域、ドレイン領域およびチャネル領域を有する半導体層に加工するとともに前記絶縁膜を前記多結晶シリコン膜の上面上にゲート絶縁膜として残存させる工程」とする。
　
　以下、補正事項１ないし７について検討する。
ア　補正事項１，２，３，５，６及び７について
　補正事項１，２，３，５，６及び７は、それぞれ、請求項１に記載した発明を特定するために必要な事項である「基板上に多結晶シリコン膜を成膜する工程」、「該多結晶シリコン膜表面に絶縁膜を成膜する工程」、「該絶縁膜表面に導電膜を成膜する工程」、「前記導電膜にフォトリソグラフィー処理およびエッチング処理を施すことにより該導電膜をゲート電極に加工する工程」、「前記多結晶シリコン膜に選択性イオン注入処理を施し」及び「前記絶縁膜および前記多結晶シリコン膜にフォトリソグラフィー処理およびエッチング処理を施すこと」について、構成を追加してそれぞれの工程について技術的限定を加えるものであって、補正前の発明と補正後の発明の産業上の利用分野及び解決しようとする課題が同一である特許請求の範囲の減縮を目的とするもの、すなわち、特許請求の範囲の限定的減縮を目的とするものであるから、特許法第１７条の２第４項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項をいう。以下同じ。）に規定する要件を満たしている。
　また、補正事項１，２，３，５，６及び７について、それぞれ、本願の願書に最初に添付された明細書（以下「当初明細書」という。また、本願の願書に最初に添付された明細書又は図面をまとめて「当初明細書等」という。）の段落【００２８】及び【００３１】、【００３８】、【００４４】、【００４８】、【００４９】並びに【００５０】に記載されており、補正事項１，２，３，５，６及び７は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入しないものである。
　したがって、補正事項１，２，３，５，６及び７は、当初明細書等に記載した事項の範囲内においてなされたものであるから、特許法第１７条の２第３項（平成１４年法律第２４号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第３項をいう。以下同じ。）に規定する要件を満たしている。
　
イ　補正事項４について
　補正事項４は、連続して行う各工程を具体的に記載したものであり、特許請求の範囲の限定的減縮を目的とする補正に当たり、当初明細書の段落【００４６】に記載されており、補正事項４は、当初明細書等に記載した事項の範囲内においてなされたものであるから、特許法第１７条の２第３項及び第４項に規定する要件を満たしている。
　
　以上のとおり、本件補正は、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものであるから、以下において、補正後における特許請求の範囲に記載されている事項により特定される発明が特許出願の際独立して特許を受けることができるものであるか（同法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合するか）について検討する。 
　
（２）独立特許要件について
ア　本件補正後の発明
　本件補正後の請求項１に係る発明は、上記「１　本件補正の内容」に記載したとおりである。
　
イ　刊行物に記載された発明
（ア）刊行物１：特開平１−２００６７２号公報
　原査定の拒絶の理由に引用された、本願の出願前に日本国内において頒布された刊行物である特開平１−２００６７２号公報（以下「刊行物１」という。）には、「コプレーナ型トランジスタ及びその製造方法」（発明の名称）に関して、第１図ないし第４図とともに以下の事項が記載されている（下線は当審で付加したもの。以下同様。）。
（ａ）「〔産業上の利用分野〕
　本発明は多結晶シリコンとゲート絶縁膜界面の形成を清浄化プロセスで行なう薄膜トランジスタに係り、連続形成とセルフアライン方式の単純化プロセスによる薄膜トランジスタに関する。」（第２ページ左上欄第１４〜１８行）
（ｂ）「〔発明が解決しようとする課題〕
　上記従来技術は・・・面倒な方法が採用されている。
　本発明の目的は製造プロセスが短く、界面が清浄化されるコプレーナ薄膜トランジスタを考案することにある。」（第２ページ左下欄第６〜１７行）
（ｃ）「〔課題を解決するための手段〕
　上記目的は薄膜トランジスタを製作するに当り、透明絶縁基板上に多結晶シリコン膜，ゲート絶縁膜，低抵抗多結晶シリコン膜を連続して成膜することにより、多結晶シリコンとゲート絶縁膜の界面の汚れをなくしている。」（第２ページ左下欄第１８行〜同ページ右上欄第３行）
（ｄ）「〔実施例〕
　以下本発明の実施例を説明する。第１図は本発明による薄膜トランジスタの製作プロセス図である。まず（１）に示したように
絶縁基板２上に多結晶シリコン膜３，ゲート絶縁膜６，リンドープした低抵抗ゲート多結晶シリコン膜１１を連続成膜する
多結晶シリコン膜３はモノシランガスを原料に、減圧ＣＶＤ法により
ゲート絶縁膜６は常圧ＣＶＤ法により
ゲート多結晶シリコン膜１１は番号３の多結晶シリコン膜と同じ条件で
形成した後、基板全体にリンの熱拡散をほどこし膜を低抵抗化
（ｅ）「次に
ホトリソグラフイーによつて
島状に堆積層をエツチカツト
島状の堆積層にホトレジストパターン５をクロスオーバさせチヤネル部分となる部分をカバー
ゲート多結晶シリコン膜１１さらにゲート絶縁膜６の順にエツチングカツト
ホトレジストパターン５をマスクに剥出ししてる多結晶シリコン膜３表面にセルフアラインによつてイオン打込みし、ソース・ドレイン領域８，９を形成
（ｆ）「次にコプレーナ型薄膜トランジスタを構成する多結晶シリコン上のソース・ドレイン・ゲート部にコンタクトホール１３，１４，１５を形成する。次でスパツタリングによつてＡｌ−Ｓｉ（２％）を８０００Åの厚さに形成した後、ホトリソグラフイーによつてゲート１６，ソース１７，ドレイン１８の電極パターンを形成する。」（第３ページ左下欄第１０〜１７行）
　
　以上、第１〜４図を参酌してまとめると、刊行物１には次の発明（以下「引用発明」という。）が記載されているものと認められる。
「モノシランガスを原料に、減圧ＣＶＤ法により、絶縁基板２上に多結晶シリコン膜３を成膜する工程と、
　常圧ＣＶＤ法により、該多結晶シリコン膜３表面にゲート絶縁膜６を成膜する工程と、
　減圧ＣＶＤ法による成膜及びリンの熱拡散処理により、該ゲート絶縁膜６表面に低抵抗ゲート多結晶シリコン膜１１を成膜する工程と、
　前記多結晶シリコン膜３の成膜と前記ゲート絶縁膜６の成膜と前記低抵抗ゲート多結晶シリコン膜１１の成膜とを連続して行った後、ホトリソグラフイーによつて島状に堆積層をエツチカツトし、島状にエツチカツトされた堆積層にホトレジストパターン５をクロスオーバさせチヤネル部分となる部分をカバーし、前記低抵抗ゲート多結晶シリコン膜１１さらに前記ゲート絶縁膜６の順にエツチングカツトする工程と、
　前記ホトレジストパターン５をマスクに剥出ししてる多結晶シリコン膜３表面にセルフアラインによつてリンをイオン打込みし、ソース・ドレイン領域８，９を形成する工程とを有する薄膜トランジスタの製造方法。」
　
（イ）刊行物２：特開平３−２５０６２２号公報
　原査定の拒絶の理由に引用された、本願の出願前に日本国内において頒布された刊行物である特開平３−２５０６２２号公報号公報（以下「刊行物２」という。）には、「半導体薄膜の形成方法」（発明の名称）に関して、第１図ないし第５図とともに以下の事項が記載されている。
（ａ）「［産業の利用分野］
　本発明は、半導体薄膜の形成方法、詳しくは
非晶質絶縁基板上に高品質の半導体薄膜領域を形成する方法
ＴＦＴ（Thin Film Transistor）用薄膜成膜技術に好適に用いられる
（ｂ）「［発明が解決しようとする課題］
　しかし上記のようなイオン注入法やレーザー溶融法は、いずれも高温プロセスが必須であるので三次元集積回路への応用も難しいうえに、さらに最近要求の強まっている大面積基板対応や低コスト化のための大面積均一薄膜形成、低温化プロセス、簡易プロセスに対しては大きな障害をもち、・・・高品質薄膜を形成する技術が望まれている。・・・本発明の目的は、大面積非晶質基板上に低温で簡易なプロセスで高品質な半導体薄膜を形成する方法を提供することにある。」（第２ページ右上欄第３行〜同ページ左下欄第２行）
（ｃ）「第２図に本発明を実施するのに好適に用いられる装置の一例として
２周波励起型のバイアススパッタリング装置
12がターゲット
13，14が静電チャック
16が非晶質絶縁性基板
17が100MHz高周波電源
18が周波数可変型高周波電源
27
が直流電源
　このような装置に清浄な
基板をセットした状態で、プロセスガスを流し、次いでターゲット側より高周波電力を投入してプラズマを発生させ、スパッタリングによる成膜を行なう
導入ガスは
He
（ｄ）「さて、クリーニング工程に引き続き、同じチャンバ内で、ターゲットから入射する高周波を 100MHz、200W、ターゲットのＤＣ電圧を−250Ｖ、基板側から入射する高周波として50〜 250MHz、５〜 100Wとして
シリコン薄膜の成膜
ターゲットはSi(111)FZ
非晶質絶縁基板である石英基
Si薄膜の粒径は
最大の結晶粒径として４μｍが得られた
他の場合は
粒径の多結晶Si薄膜が得られたが、上記以上の粒径は得られなかった
　
（ウ）刊行物３：特開平１１−２７４５０８号公報
　原査定の拒絶の理由に引用された、本願の出願前に日本国内において頒布された刊行物である特開平１１−２７４５０８号公報号公報（以下「刊行物３」という。）には、「薄膜トランジスタの製造方法」（発明の名称）に関して、図１ないし図３０とともに以下の事項が記載されている。　
（ａ）「【０００１】
【発明の属する技術分野】本発明は、絶縁耐圧を向上した薄膜トランジスタの製造方法に関する。」
（ｂ）「【００２３】まず、図３に示すように、透明絶縁基板21上に・・・膜厚５０ｎｍの非晶質シリコン層を成膜する。そして、４５０℃でアニールすることにより、非晶質シリコン層の中の水素濃度を低減させ、エキシマレーザ光を照射して非晶質シリコンを多結晶化させ、半導体薄膜である
多結晶シリコン膜35
【００２４】次に、図４に示すように、
多結晶シリコン膜35上に
ゲート絶縁膜36を堆積
【００２５】そして、スパッタリング法により、
ゲート絶縁膜36上に
導電体膜を形成し、パターニング
ゲート層27を形成
ゲート層27を自己整合させ
イオンドーピング法により、不純物、ｎ型の場合
ドーピングし、ゲート層27に自己整合したチャネル領域23およびこのチャネル領域23に隣接した低抵抗領域38，38を形成
【００２６】また、
図７
ゲート絶縁膜36および低抵抗領域38を同時にエッチングして島切りし、ゲート絶縁膜26、ソース領域24およびドレイン領域25を形成する
【００２７】さらに、図１および図２に示すように、全面に、・・・に接続されたゲート電極31、ソース領域24に接続されたソース電極32およびドレイン領域25に接続されたドレイン電極33を形成し、薄膜トランジスタ22を完成する。」
　
ウ　対比
　本件補正後の請求項１に係る発明（以下「補正発明」という。）と引用発明とを対比する。
　引用発明の「絶縁基板２」、「ゲート絶縁膜６」、「低抵抗ゲート多結晶シリコン膜１１」、「リン」及び「イオン打込み」は、それぞれ補正発明の「少なくとも表面が絶縁性である基板」、「絶縁膜」、「導電膜」、「ｎ型不純物」及び「イオン注入」に相当する。
　
　刊行物１には、「前記多結晶シリコン膜３の成膜と前記ゲート絶縁膜６の成膜と前記低抵抗ゲート多結晶シリコン膜１１の成膜とを連続して行った後、ホトリソグラフイーによつて島状に堆積層をエツチカツト」し、「島状にエツチカツトされた堆積層にホトレジストパターン５をクロスオーバさせチヤネル部分となる部分をカバー」し、「ゲート多結晶シリコン膜１１さらにゲート絶縁膜６の順にエツチングカツト」し、「コンタクトホール１３，１４，１５」を形成し、「ゲート１６，ソース１７，ドレイン１８の電極パターン」を形成することが記載されている。
　引用発明の「ホトレジストパターン５をクロスオーバさせチヤネル部分となる部分をカバーし」及び「エツチングカツト」は、それぞれ補正発明の「フォトリソグラフィー処理」及び「エッチング処理」に相当する。
　また、刊行物１の上記記載を参酌すると、引用発明の「島状にエツチカツトされた堆積層にホトレジストパターン５をクロスオーバさせチヤネル部分となる部分をカバーし、前記低抵抗ゲート多結晶シリコン膜１１さらにゲート絶縁膜６の順にエツチングカツトする工程」は、低抵抗ゲート多結晶シリコン膜１１を「ゲート電極に加工」し、ゲート絶縁膜６を「ゲート絶縁膜として残存」させる工程といえるので、引用発明の「前記低抵抗ゲート多結晶シリコン膜１１さらにゲート絶縁膜６の順にエツチングカツト」する工程は、低抵抗ゲート多結晶シリコン膜１１を「ゲート電極に加工」する工程を含むといえる。
　したがって、引用発明の当該「前記低抵抗ゲート多結晶シリコン膜１１さらにゲート絶縁膜６の順にエツチングカツト」する工程は、補正発明の「『前記導電膜にフォトリソグラフィー処理』および『エッチング処理を施すことにより前記導電膜をゲート電極に加工』」する工程に相当するといえる。
　
　また、引用発明の「前記ホトレジストパターン５をマスクに剥出ししてる多結晶シリコン膜３表面にセルフアラインによつてリンをイオン打込みし、ソース・ドレイン領域８，９を形成」における「前記ホトレジストパターン５」は「チヤネル部分となる部分をカバー」しているので、引用発明の「前記ホトレジストパターン５をマスクに剥出ししてる多結晶シリコン膜３表面にセルフアラインによつてリンをイオン打込みし、ソース・ドレイン領域８，９を形成する工程」は、補正発明の「前記ゲート電極の上方からｎ型不純物をイオン注入することにより前記多結晶シリコン膜に選択性イオン注入処理を施」す工程に相当する。
　
　したがって、両者は、
「少なくとも表面が絶縁性である基板上に多結晶シリコン膜を成膜する工程と、
　該多結晶シリコン膜表面に絶縁膜を成膜する工程と、
　該絶縁膜表面に導電膜を成膜する工程と、
　前記多結晶シリコン膜の成膜と前記絶縁膜の成膜と前記導電膜の成膜とを連続して行った後、前記導電膜にフォトリソグラフィー処理およびエッチング処理を施すことにより前記導電膜をゲート電極に加工する工程と、
　前記ゲート電極の上方からｎ型不純物をイオン注入することにより前記多結晶シリコン膜に選択性イオン注入処理を施す工程とを有する薄膜トランジスタの製造方法。」の点で一致し、以下の５点で相違する。
　
（相違点１）
　「基板上に多結晶シリコン膜を成膜する工程」が、補正発明は、「２周波励起型スパッタ成膜室のチャンバー内をヘリウムガス雰囲気とし、上部電極にシリコンターゲットを装着し、下部電極に少なくとも表面が絶縁性である基板を装着した状態で、前記上部電極に第１の高周波電源から高周波電力を供給するとともに直流電源から負荷直流電力を供給し、前記下部電極に第２の高周波電源から高周波電力を供給することで、ヘリウムイオンによってシリコンターゲットがスパッタ」されて成膜する工程であるのに対し、引用発明では、「モノシランガスを原料に、減圧ＣＶＤ法」により成膜する工程である点。
　
（相違点２）
　「該多結晶シリコン膜表面に絶縁膜を成膜する工程」が、補正発明は「２周波励起プラズマＣＶＤ法」を用いて成膜する工程であるのに対し、引用発明では「常圧ＣＶＤ法」により成膜する工程である点。
　
（相違点３）
　補正発明は、「スパッタリングにより、該絶縁膜表面に導電膜を成膜する工程」を有するのに対し、引用発明は、「減圧ＣＶＤ法による成膜及びリンの熱拡散処理により、該ゲート絶縁膜６表面に低抵抗ゲート多結晶シリコン膜１１を形成する工程」を有する点。
　
（相違点４）
　補正発明は、「前記ゲート電極の上方からｎ型不純物をイオン注入することにより前記多結晶シリコン膜に選択性イオン注入処理を施し、次いで前記絶縁膜および前記多結晶シリコン膜にフォトリソグラフィー処理および前記絶縁膜および前記多結晶シリコン膜をエッチングし得るエッチャントを用いたエッチング処理を施すことにより前記多結晶シリコン膜をソース領域、ドレイン領域およびチャネル領域を有する半導体層に加工するとともに前記絶縁膜を前記多結晶シリコン膜の上面上にゲート絶縁膜として残存させる工程」を有するのに対し、引用発明は、「島状にエツチカツトされた堆積層にホトレジストパターン５をクロスオーバさせチヤネル部分となる部分をカバーし、前記低抵抗ゲート多結晶シリコン膜１１さらに前記ゲート絶縁膜６の順にエツチングカツトする」する工程で、ゲート絶縁膜６を「ゲート絶縁膜として残存」させており、「前記ホトレジストパターン５をマスクに剥出ししてる多結晶シリコン膜３表面にセルフアラインによつてリンをイオン打込みし、ソース・ドレイン領域８，９を形成する工程」を有するものの、補正発明の上記工程を有していない点。
　
（相違点５）
　「前記導電膜をゲート電極に加工する工程」において「前記導電膜」に施す「エッチング処理」について、補正発明は「前記導電膜のみをエッチングし得るエッチャントを用いたエッチング処理」を施すのに対し、引用発明はエッチング処理で用いるエッチャントが特定されていない点。
　
エ　判断
　上記相違点１ないし相違点５について検討する。
（ア）相違点１について
　刊行物２には、例えばＴＦＴ用薄膜成膜技術に好適に用いられる、非晶質絶縁基板上に高品質の半導体薄膜領域を形成する方法に関して、２周波励起型のバイアススパッタリング装置の真空チャンバー11内をプロセスガスであるアルゴンガス雰囲気とし、静電チャック13にSiターゲット12を装着し、静電チャック14に非晶質絶縁性基板16を装着した状態で、前記静電チャック13に100MHz高周波電源17から高周波電力を供給するとともに直流電源27からＤＣ電圧を供給し、前記静電チャック14に周波数可変型高周波電源18から高周波電力を供給して、非晶質絶縁基板16上に多結晶Si薄膜を成膜する工程が記載されている。
　そして、刊行物２に記載の「２周波励起型のバイアススパッタリング装置の真空チャンバー11」、「静電チャック13」、「Siターゲット12」、「静電チャック14」、「非晶質絶縁性基板16」、「100MHz高周波電源17」、「直流電源27」、「ＤＣ電圧」、「周波数可変型高周波電源18」及び「多結晶Si薄膜」は、それぞれ、補正発明の「２周波励起型スパッタ成膜室のチャンバー」、「上部電極」、「シリコンターゲット」、「下部電極」、「少なくとも表面が絶縁性である基板」、「第１の高周波電源」、「直流電源」、「負荷直流電力」、「第２の高周波電源」及び「多結晶シリコン膜」に相当する。 
　さらに、刊行物２には、真空チャンバー内に導入するプロセスガスはHeでも良い旨が記載されている。
　また、刊行物２には、イオンによってSiターゲット12がスパッタされて、非晶質絶縁性基板16上にSi薄膜を成膜しているか記載されていないが、「
プロセスガスを流し、次いでターゲット側より高周波電力を投入してプラズマを発生させ、スパッタリングによる成膜を行なう
　したがって、刊行物２に記載の多結晶Si薄膜を成膜する工程は、補正発明における多結晶シリコン膜を成膜する工程とに実質的な差異はない。
　
　そして、引用発明の多結晶シリコン膜を成膜する工程と、刊行物２に記載の多結晶Si薄膜を成膜する工程は、薄膜トランジスタの製作プロセスにおける絶縁性基板上に多結晶シリコン膜を成膜する工程である点で両者は共通するので、引用発明において、基板上に多結晶シリコン膜を成膜する工程における成膜方法として、モノシランガスを原料とする減圧ＣＶＤ法に換えて、刊行物２に記載の成膜方法を採用することは当業者であれば容易になし得ることである。
　
（イ）相違点２について
　半導体装置の製造方法における絶縁膜の成膜方法として、２周波励起プラズマＣＶＤ法を用いて成膜することは周知技術であり、以下の周知例１ないし周知例３に記載されており、しかも、周知例１には、多結晶構造の珪素半導体の表面にゲイト絶縁膜１６を２周波プラズマＣＶＤ法で形成することが記載されている。
　
（ａ）周知例１：特開平６−２０４４８０号公報
　上記周知例１には、図２とともに次の記載がある。
「【０００８】
【実施例】図２は、本発明を構成するためのＩＧＦの縦断面図およびその製造工程を示している。・・・さらにこの
第１の半導体２
第２の半導体４
第３の半導体５
「【０００９】
この半導体は
多結晶構造のいわゆる非単結晶の珪素半導体
「【００１１】・・・このため、
この絶縁膜は
窒化珪素
「【００１２】
前記窒化珪素膜
第２の高周波プラズマを加えた２段のプラズマＣＶＤ法
「【００１３】かくすることにより、
半導体特に第２の半導体１４側辺上には
ゲイト絶縁膜１６
　
（ｂ）周知例２：特開平９−２９３８７６号公報
　上記周知例２には、図２及び４とともに次の記載がある。
「【００３２】［実施形態１］図２は本発明の半導体素子基板の第１の実施形態の断面図である。」
「【００３８】図３は、図２に示す半導体素子基板を用いて作製された液晶表示装置の断面図である。ここで図２と同一番号は同一部材を示している。」
「【００６３】［実施形態２］図４に本発明の半導体素子基板の第２の実施形態の断面図を示す。図中、図２と同じ部材には同じ符号を付して説明を省略する。」
「【００６７】図５は図４に示す半導体素子基板を用いて構成された液晶表示装置の断面図である。ここで、図３、図４と同じ部材には同じ符号を付して説明を省略する。」
「【０１０２】
【実施例】
［実施例１］図３に示す液晶表示装置を以下に示す工程によって作製した。」
「【０１０９】次に、金属遮光膜２３を、シリコン酸化膜２２を介して形成した。
該シリコン酸化膜２２はプラズマＣＶＤ法で形成
シリコン酸化膜２２は
２周波励起のプラズマを用いて
堆積
「【０１１４】［実施例２］本発明第２の実施例として、図５に示す液晶表示装置を以下に示す工程によって作製した。」
「【０１２６】続いてプラズマＣＶＤ法で第３の酸化膜４２を形成し、その上にＴｉからなる金属遮光膜２３を形成した。第３の酸化膜４２は、温度４００℃、・・・、
２周波励起のプラズマを用いて
堆積
「【０１２７】水素を含む絶縁膜として、プラズマＣＶＤ法により第２の窒化膜４３を形成した。ここでは、温度４００℃、・・・、
２周波励起のプラズマを用いて
第２の窒化膜４３を形成
　
（ｃ）周知例３：特開平７−１９３００４号公報
　上記周知例３には、次の記載がある。
「【０００８】図７（ａ）〜（ｆ）は、前記対向電極間に１３．５６ＭＨｚの高周波電力と４００ＫＨｚの低周波電力とを同時に印加することにより反応容器内にプラズマを発生させる従来の
２周波励起型のＰＥＣＶＤ装置に
半導体基板表面のＳｉＯ
2
 酸化膜上及びその表面に形成されたＡｌ配線上（即ち、下地上）に更に絶縁被覆のためのＳｉＯ
2
 薄膜を形成
【０００９】尚、１３．５６ＭＨｚの高周波電力と４００ＫＨｚの低周波電力との２周波数の交流電力を同時に適用する技術の詳細は、特公昭５９−３０１３０号に開示されており、
かかる２周波数の交流電力を適用すれば、高速薄膜生成と品質の向上を実現することができる
　
　したがって、引用発明において、多結晶シリコン膜表面に絶縁膜を成膜する工程における成膜方法として、上記周知技術に基づき、常圧ＣＶＤ法に換えて、２周波励起プラズマＣＶＤ法を採用することは当業者であれば適宜なし得ることである。
　
（ウ）相違点３について
　半導体装置の製造方法における導電膜の成膜方法として、スパッタリング法はきわめて一般的な方法の１つであり、絶縁膜表面に導電膜を成膜する方法としても、スパッタリング法により成膜することは慣用手段である。
　したがって、引用発明において、絶縁膜表面に導電膜を成膜する工程における成膜方法として、常圧ＣＶＤ法に換えて、スパッタリング法を採用することは当業者であれば適宜なし得ることである。
　
（エ）相違点４について
　刊行物３には、薄膜トランジスタの製造方法に関して、図１ないし８とともに、多結晶シリコン膜35を形成し、多結晶シリコン膜35上にゲート絶縁膜36を堆積し、ゲート絶縁膜36上に導電体膜を形成し、パターニングしてゲート層27を形成し、ゲート層27を自己整合させ、ｎ型又はｐ型不純物をイオンドーピング法によりドーピングし、ゲート層27に自己整合したチャネル領域23およびこのチャネル領域23に隣接した低抵抗領域38，38を多結晶シリコン膜35に形成し、次いでゲート絶縁膜36および多結晶シリコン膜35を同時にエッチングして島切りし、ゲート絶縁膜26、ソース領域24およびドレイン領域25を形成する工程が記載されている。
　
　先ず、刊行物３には、多結晶シリコン膜35を形成し、多結晶シリコン膜35上にゲート絶縁膜36を堆積し、ゲート絶縁膜36上に導電体膜を形成し、パターニングしてゲート層27を形成する旨が記載されていることから、「多結晶シリコン膜35の形成とゲート絶縁膜36の堆積と導電体膜の形成とを連続して行った後、前記導電体膜をゲート層27に加工する」ことが記載されているものと認められる。
　次に、刊行物３には、ゲート層27を自己整合させ、ｎ型又はｐ型不純物をイオンドーピング法によりドーピングし、ゲート層27に自己整合したチャネル領域23およびこのチャネル領域23に隣接した低抵抗領域38，38を多結晶シリコン膜35に形成する旨が記載されていることから、「ゲート層27の上方からｎ型又はｐ型不純物をイオンドーピング法によりドーピングすることにより多結晶シリコン膜35に選択性イオンドーピング処理」を施すことが示唆されているものと認められる。
　そして、半導体装置の製造方法における不純物のドーピング法として、選択性イオン注入法は周知・慣用手段である。
　
　また、刊行物３には、ゲート絶縁膜36および多結晶シリコン膜35を同時にエッチングして島切りし、ゲート絶縁膜26、ソース領域24およびドレイン領域25を形成する旨が記載されていることから、「多結晶シリコン膜35をソース領域24、ドレイン領域25およびチャネル領域23を有する半導体層に加工するとともにゲート絶縁膜36を多結晶シリコン膜35の上面上にゲート絶縁膜として残存させる工程」が記載されているものと認められるが、刊行物３には、「ゲート絶縁膜36および前記多結晶シリコン膜35を同時にエッチングして島切りする」際に、ゲート絶縁膜36および前記多結晶シリコン膜35にフォトリソグラフィー処理およびゲート絶縁膜36および前記多結晶シリコン膜35をエッチングし得るエッチャントを用いたエッチング処理を施すかについて記載されていない。
　しかし、半導体装置の製造方法であって、積層された２層を上層を残存させたまま２層を同時にエッチングする方法において、当該２層にフォトリソグラフィー処理および当該２層をエッチングし得るエッチャントを用いて当該エッチング処理を施すことは当業者が通常選択する周知・慣用手段である。
　
　そして、引用発明において、製造する薄膜トランジスタとして、刊行物１の第１図（４）に示される薄膜トランジスタに換えて、刊行物３に記載の薄膜トランジスタを選択することは当業者であれば適宜なし得ることである。
　
　したがって、引用発明において、上記周知・慣用手段を勘案し、「前記多結晶シリコン膜３の成膜と前記ゲート絶縁膜６の成膜と前記低抵抗ゲート多結晶シリコン膜１１の成膜とを連続して行った後」に行う「ホトリソグラフイーによつて島状に堆積層をエツチカツトし、島状にエツチカツトされた堆積層にホトレジストパターン５をクロスオーバさせチヤネル部分となる部分をカバーし、前記低抵抗ゲート多結晶シリコン膜１１さらに前記ゲート絶縁膜６の順にエツチングカツトする工程と、前記ホトレジストパターン５をマスクに剥出ししてる多結晶シリコン膜３表面にセルフアラインによつてリンをイオン打込みし、ソース・ドレイン領域８，９を形成する工程」に換えて、刊行物３の図５及び図７に示される工程を採用することで、引用発明を補正発明のように「前記ゲート電極の上方からｎ型不純物をイオン注入することにより前記多結晶シリコン膜に選択性イオン注入処理を施し、次いで前記絶縁膜および前記多結晶シリコン膜にフォトリソグラフィー処理および前記絶縁膜および前記多結晶シリコン膜をエッチングし得るエッチャントを用いたエッチング処理を施すことにより前記多結晶シリコン膜をソース領域、ドレイン領域およびチャネル領域を有する半導体層に加工するとともに前記絶縁膜を前記多結晶シリコン膜の上面上にゲート絶縁膜として残存させる工程」を有するものとすることは当業者であれば容易に想到し得ることである。
　
（オ）相違点５について
　半導体層の製造方法であって、下地層を残存させたまま、導電膜をエッチングする方法において、当該導電膜をエッチングし得るエッチャントを用いて当該エッチング処理を施すことは慣用手段である。
　したがって、引用発明において、刊行物３の図５及び図７に示される工程を採用するならば、導電体膜を形成し、パターニングしてゲート層27を形成する工程において、パターニングを導電体膜のみをエッチングし得るエッチャントを用いたエッチング処理とすることは当業者であれば直ちに想到し得る。
　
（カ）判断についてのまとめ
　したがって、補正発明は、刊行物１ないし刊行物３に記載された発明及び従来周知の技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができない。
　
オ　独立特許要件についてのまとめ
　以上のとおり、補正発明が特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができないものであるから、請求項１についての補正を含む本件補正は、特許法第１７条の２第５項において準用する同法第１２６条第５項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項をいう。以下同様、）の規定に適合しない。
　
３　補正却下の決定についてのむすび
　以上検討したとおり、本件補正は、特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合しないものであるから、同法第１５９条第１項で読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
第３　本願発明
　平成２１年１２月１０日付けの手続補正は上記のとおり却下されたので、本願の請求項１ないし２に係る発明は、平成２０年７月９日付けの手続補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１ないし２に記載された事項により特定されるとおりのものであり、そのうちの請求項１に係る発明（以下「本願発明」という。）は、その請求項１に記載されている事項により特定される以下のとおりのものである。
「【請求項１】
　少なくとも表面が絶縁性である基板上に多結晶シリコン膜を成膜する工程と、該多結晶シリコン膜表面に絶縁膜を成膜する工程と、次いで該絶縁膜表面に導電膜を成膜する工程とを連続して行った後、前記導電膜にフォトリソグラフィー処理およびエッチング処理を施すことにより該導電膜をゲート電極に加工する工程と、前記多結晶シリコン膜に選択性イオン注入処理を施し、次いで前記絶縁膜および前記多結晶シリコン膜にフォトリソグラフィー処理およびエッチング処理を施すことにより前記多結晶シリコン膜をソース領域、ドレイン領域およびチャネル領域を有する半導体層に加工するとともに前記絶縁膜を前記多結晶シリコン膜の上面上にゲート絶縁膜として残存させる工程とを有し、
　前記多結晶シリコン膜を、スパッタリングガスとしてヘリウムガスを用いた２周波励起スパッタ法を用いて成膜することを特徴とする薄膜トランジスタの製造方法。」
　
第４　刊行物に記載された発明
　刊行物１ないし刊行物３に記載される事項及び「引用発明」は、「第２　２（２）イ　刊行物に記載された発明」に記載したとおりである。
　
第５　対比
　本願発明と引用発明とを対比する。
　引用発明の「絶縁基板２」、「ゲート絶縁膜６」、「低抵抗ゲート多結晶シリコン膜１１」及び「イオン打込み」は、それぞれ本願発明の「少なくとも表面が絶縁性である基板」、「絶縁膜」、「導電膜」及び「イオン注入」に相当する。
　
　刊行物１には、「前記多結晶シリコン膜３の成膜と前記ゲート絶縁膜６の成膜と前記低抵抗ゲート多結晶シリコン膜１１の成膜とを連続して行った後、ホトリソグラフイーによつて島状に堆積層をエツチカツト」し、「島状にエツチカツトされた堆積層にホトレジストパターン５をクロスオーバさせチヤネル部分となる部分をカバー」し、「ゲート多結晶シリコン膜１１さらにゲート絶縁膜６の順にエツチングカツト」し、「コンタクトホール１３，１４，１５」を形成し、「ゲート１６，ソース１７，ドレイン１８の電極パターン」を形成することが記載されている。
　引用発明の「ホトレジストパターン５をクロスオーバさせチヤネル部分となる部分をカバーし」及び「エツチングカツト」は、それぞれ本願発明の「フォトリソグラフィー処理」及び「エッチング処理」に相当する。
　
　また、刊行物１の上記記載を参酌すると、引用発明の「島状にエツチカツトされた堆積層にホトレジストパターン５をクロスオーバさせチヤネル部分となる部分をカバーし、ゲート多結晶シリコン膜１１さらにゲート絶縁膜６の順にエツチングカツトする工程」は、低抵抗ゲート多結晶シリコン膜１１を「ゲート電極に加工」し、ゲート絶縁膜６を「ゲート絶縁膜として残存」させる工程といえるので、引用発明の「ゲート多結晶シリコン膜１１さらにゲート絶縁膜６の順にエツチングカツト」する工程は、低抵抗ゲート多結晶シリコン膜１１を「ゲート電極に加工」する工程を含むといえる。
　したがって、引用発明の当該「ゲート多結晶シリコン膜１１さらにゲート絶縁膜６の順にエッチングカット」する工程は、本願発明の「『前記導電膜にフォトリソグラフィー処理』および『エッチング処理を施すことにより前記導電膜をゲート電極に加工』」する工程に相当するといえる。
　
　また、引用発明の「前記ホトレジストパターン５をマスクに剥出ししてる多結晶シリコン膜３表面にセルフアラインによつてリンをイオン打込みし、ソース・ドレイン領域８，９を形成」における「前記ホトレジストパターン５」は「チヤネル部分となる部分をカバー」しているので、引用発明の「前記ホトレジストパターン５をマスクに剥出ししてる多結晶シリコン膜３表面にセルフアラインによつてリンをイオン打込みし、ソース・ドレイン領域８，９を形成する工程」は、本願発明の「前記多結晶シリコン膜に選択性イオン注入処理を施」す工程に相当する。
　
　したがって、両者は、
「少なくとも表面が絶縁性である基板上に多結晶シリコン膜を成膜する工程と、該多結晶シリコン膜表面に絶縁膜を成膜する工程と、次いで該絶縁膜表面に導電膜を成膜する工程とを連続して行った後、前記導電膜にフォトリソグラフィー処理およびエッチング処理を施すことにより前記導電膜をゲート電極に加工する工程と、前記多結晶シリコン膜に選択性イオン注入処理を施す工程とを有する薄膜トランジスタの製造方法。」の点で一致し、以下の２点で相違する。
　
（相違点１）
　本願発明は、「前記多結晶シリコン膜を、スパッタリングガスとしてヘリウムガスを用いた２周波励起スパッタ法を用いて成膜する」のに対し、引用発明では、「『モノシランガスを原料に、減圧ＣＶＤ法により』、『多結晶シリコン膜３を成膜する』」点。
　
（相違点２）
　本願発明は、「前記多結晶シリコン膜に選択性イオン注入処理を施し、次いで前記絶縁膜および前記多結晶シリコン膜にフォトリソグラフィー処理およびエッチング処理を施すことにより前記多結晶シリコン膜をソース領域、ドレイン領域およびチャネル領域を有する半導体層に加工するとともに前記絶縁膜を前記多結晶シリコン膜の上面上にゲート絶縁膜として残存させる工程」を有するのに対し、引用発明は、「島状にエツチカツトされた堆積層にホトレジストパターン５をクロスオーバさせチヤネル部分となる部分をカバーし、前記低抵抗ゲート多結晶シリコン膜１１さらに前記ゲート絶縁膜６の順にエツチングカツトする」する工程で、ゲート絶縁膜６を「ゲート絶縁膜として残存」させており、「前記ホトレジストパターン５をマスクに剥出ししてる多結晶シリコン膜３表面にセルフアラインによつてリンをイオン打込みし、ソース・ドレイン領域８，９を形成する工程」を有するものの、本願発明の上記工程を有していない点。
　
第６　当審の判断 
　以下、相違点１及び相違点２について順次検討すると、それぞれ「第２　２（２）エ（ア）相違点１について」及び「（エ）相違点４について」で検討したとおりである。 
 　 
　また、本願発明が奏する効果も、刊行物１ないし刊行物３に記載された発明及び従来周知の技術から、当業者が容易に予測し得る程度のものである。 　 
　したがって、本願発明は、刊行物１ないし刊行物３に記載された発明及び従来周知の技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。 
 　 
第７　むすび 
　以上のとおりであるから、本願は、請求項２に係る発明について検討するまでもなく、拒絶をすべきものである。 
　よって、結論のとおり審決する。