【手続補正書】
【提出日】平成18年7月10日(2006.7.10)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
集積回路を形成するための方法であって、
第１半導体基板上の半導体デバイス上の誘電材に、第１開口部を第１深さにエッチングし、
前記第１半導体基板上の前記誘電材に第２開口部を第２深さにエッチングし、前記第１開口部及び前記第２開口部は、エッチングラグによって、エッチングが前記第１及び第２深さにほぼ同時に到達するように、それぞれサイズが異なるものとされ、かつ、
前記第１開口部及び第２開口部を導電材で充填する、
方法。
【請求項２】
前記第１半導体基板及び前記半導体デバイス表面上に下地層をデポジットし、且つ、
前記第１開口部及び第２開口部をエッチングすることで下地層にまでエッチングし、
前記第１開口部及び第２開口部の下にある下地層を貫通してエッチングを行う、
請求項１記載の方法。
【請求項３】
前記第１半導体基板及び前記半導体デバイス表面上に下地層をデポジットし、且つ、
前記第１開口部及び第２開口部をエッチングすることで下地層にまでエッチングする、
請求項１記載の方法。
【請求項４】
前記第１開口部のエッチングラグに対する前記第２開口部のエッチングラグに非線形的に関連するように、前記第１開口部に対して前記第２開口部のサイジングを行う、
請求項１記載の方法。
【請求項５】
前記第１開口部と同じとなるようサイジングされるキャリブレーション開口部を含む前記誘電材の複数の開口部をエッチングし、前記複数の開口部のエッチングから、複数の深さを測定し、かつ、前記複数の深さに対する前記キャリブレーション開口部比率を１から減算した値に等しくなるように複数エッチングラグを算出することによって、複数の開口部のエッチングラグを決定し、
前記第２深さに対する前記第１深さの比率を１から減算した値を算出することによって、最適なエッチングラグを決定し、かつ、
最適なエッチングラグに最も近似するエッチングラグを有する前記開口部の前記サイズに基づいて前記第２開口部をサイジングする、
請求項１記載の方法。
【請求項６】
前記第１半導体基板の下の第２半導体基板表面上の誘電材、第３開口部を対応する第３深さにエッチングし、前記第１開口部、第２開口部、及び第３開口部は、エッチングが対応する第１深さ、第２深さ及び第３深さにほぼ同時に到達するように異なるサイズとされ、
第３開口部は導電材料で充填される、
請求項１記載の方法。
【請求項７】
前記第１開口部のエッチングラグに対する前記第３開口部のエッチングラグに非線形的に関連するように、前記第３開口部を、前記第１開口部に対してサイジングする、
請求項６記載の方法。
【請求項８】
誘電材に、前記第１開口部と同じとなるようにサイズされるキャリブレーション開口部を含む複数の開口部をエッチングし、前記複数の深さを測定し、かつ、前記複数の深さに対する前記キャリブレーション開口部の深さ比率を１から減算した値と等しい値となるようにエッチングラグを算出することで、複数の開口部のエッチングラグを決定し、
前記第２深さに対する前記第１深さの比率を算出することによって、第１最適エッチングラグを決定し、
前記第３深さに対する前記第１深さの比率を１から減算した値を算出することによって、第２最適エッチングラグを決定し、
前記第１最適エッチングラグに最も近似するエッチングラグを有する前記開口部の前記サイズに基づいて第２開口部をサイジングし、
前記第３最適エッチングラグに最も近似するエッチングラグを有する前記開口部の前記サイズに基づいて第３開口部をサイジングする、
請求項６記載の方法。
【請求項９】
第１半導体基板の半導体デバイス上の誘電材に、第１開口部を第１深さにエッチングし、
前記第１半導体基板の前記誘電材に、第２開口部を第２深さにエッチングし、
前記第１半導体基板の下の第２半導体基板上の前記誘電材に、第３開口部を第３深さにエッチングし、前記第１開口部及び前記第２開口部は、そのサイズが同様とされ、かつ、前記第３開口部は、異なるサイズとされて、それぞれ、エッチングが対応する前記第１、第２、及び第３深さに同時に到達するようにされており、
前記第１、第２、及び第３開口部は、導電材で充填される、
集積回路を形成するための方法。
【請求項１０】
前記第１半導体基板と前記半導体デバイス上に下地層をデポジットし、
前記第１開口部及び前記第２開口部のエッチングは、前記下地層に達するまで行われ、
前記第１開口部、第２開口部及び第３開口部の下の下地層を貫通してエッチングを行う、
請求項９記載の方法。
【請求項１１】
前記第１半導体基板及び第２半導体基板と前記半導体デバイスの表面上に下地層をデポジットし、
前記第１及び第３開口部をエッチングすることで、前記下地層にまでエッチングがなされ、かつ、
前記第２開口部をエッチングすることで、前記下地層にまでエッチングがなされる、  
請求項９記載の方法。
【請求項１２】
前記第２開口部のエッチラグに対する前記第３開口部のエッチングラグに対して非線形的に関連するように、前記第２開口部に対して前記第３開口部をサイジングする、
請求項９記載の方法。
【請求項１３】
前記第１開口部と同じとなるようサイジングされるキャリブレーション開口部を含む前記誘電材の複数の開口部をエッチングし、前記複数の開口部のエッチングから、複数の深さを測定し、かつ、前記複数の深さに対する前記キャリブレーション開口部の前記比率を１から減算した値に等しくなるように複数エッチングラグを算出することによって、複数の開口部のエッチングラグを決定し、
前記３深さに対する前記２深さの比率を１から減算した値を算出することによって、最適なエッチングラグを決定し、かつ、
最適なエッチングラグに最も近似するエッチングラグを有する前記開口部の前記サイズに基づいて前記第３開口部のサイジングを行う、
請求項１０記載の方法。
【請求項１４】
集積回路を形成する方法であって、
第１半導体基板と半導体デバイス上でかつ誘電層の下に下地層をデポジットし、
第１及び第２開口部を形成するように前記誘電材上にフォトレジスト処理を行い、
前記第１開口部を利用して、前記誘電材に、第１半導体基板上の半導体デバイス上の前記下地層にまでの半導体デバイス深さに、半導体デバイスコンタクト開口部をエッチングし、
前記第２開口部を利用して、前記誘電材に、前記第１半導体基板表面上の前記下地層にまでの第１半導体基板深さに、第１半導体基板コンタクト開口部をエッチングし、前記半導体デバイスコンタクト開口部及び前記第１半導体基板コンタクト開口部は、エッチングラグにより、エッチングが対応する前記半導体デバイス深さ及び前記第１半導体基板深さにまでほぼ同時に達するよう、それぞれ直径が異なるものとなっており、
前記フォトレジストを除去し、
前記下地層を通じて対応する前記半導体デバイス及び前記第１半導体基板にまでエッチするように、前記半導体デバイス及び前記第１半導体基板コンタクト開口部を利用し、かつ、
半導体デバイス及び第１半導体基板コンタクトを形成するように、前記半導体デバイス及び第１半導体基板コンタクト開口部は、導電材で充填される
方法。
【請求項１５】
前記半導体デバイスコンタクト開口部のエッチングラグに対する前記第１半導体基板コンタクト開口部のエッチングラグに非線形的に関連するように、前記半導体デバイスコンタクト開口部の前記直径に対して前記第１半導体基板コンタクト開口部の前記直径のサイジングを行う、
請求項１４記載の方法。
【請求項１６】
複数のコンタクト開口部のエッチングラグを、
複数の直径の異なる開口部を有するように、キャリブレーション誘電材上にキャリブレーションフォトレジストプロセスを行い；
前記半導体デバイスコンタクト開口部と同じ直径となるようサイジングされたキャリブレーションコンタクト開口部を含む前記複数の異なる直径開口部を利用して、前記誘電材の複数のコンタクト開口部をエッチングし；
前記エッチングした前記複数のコンタクト開口部から、複数の深さを測定し；
前記複数の深さに対する前記キャリブレーションコンタクト開口部の深さの比率を１から減算した値に等しくなるように複数エッチングラグを算出する；
ことによって決定し、
前記第１半導体基板の深さに対する前記半導体デバイスの深さの比率を１から減算した値を算出することによって、最適なエッチングラグを決定し、
前記最適なエッチングラグに最も近似するエッチングラグを有する前記コンタクト開口部の前記直径に基づいて前記第１半導体基板のコンタクト開口部の前記直径のサイジングを行う、
請求項１４記載の方法。
【請求項１７】
前記フォトレジストのプロセスを行うことで、第３開口部を形成し、かつ、
前記第３開口部を利用して、前記第１半導体基板の下の第２半導体基板上の前記誘電材に、第２半導体基板の深さに、第２半導体基板コンタクト開口部をエッチングし、前記半導体デバイスコンタクト開口部、前記第１及び第２半導体基板コンタクト開口部は、それぞれ、エッチングが前記半導体デバイス、前記第１及び第２半導体基板の深さにまでほぼ同時に達するように、その直径が異なるものとなっており、
第２半導体基板コンタクトを形成するように、前記第２半導体基板コンタクト開口部は、導電材で充填される、
請求項１４記載の方法。
【請求項１８】
前記半導体デバイスコンタクト開口部のエッチングラグに対する前記第２半導体基板コンタクト開口部のエッチングラグに非線形的に関連するように、前記半導体デバイスコンタクト開口部の前記直径に対して前記第２半導体基板コンタクト開口部の前記直径のサイジングを行う、
請求項１４記載の方法。
【請求項１９】
複数のコンタクト開口部のエッチングラグを、
複数の異なる直径の開口部を有するように、キャリブレーション誘電材上にキャリブレーションフォトレジスト処理を行い；
前記半導体デバイスコンタクト開口部と同じ直径となるようサイジングされたキャリブレーションコンタクト開口部を含む前記複数の異なる直径開口部を利用して、前記誘電材の複数のコンタクト開口部をエッチングし；
前記エッチングされた複数のコンタクト開口部から、複数の深さを測定し；
前記複数の深さに対する前記キャリブレーションコンタクト開口部の比率を１から減算した値に等しくなるように複数エッチングラグを算出する、
ことによって決定し、
前記第１半導体基板の深さに対する前記半導体デバイスの深さの比率を１から減算した値を算出することによって、第１の最適なエッチングラグを決定し、
前記第２半導体基板の深さに対する前記半導体デバイスの深さの比率を１から減算した値を算出することによって、第２の最適なエッチングラグを決定し、
前記第１の最適なエッチングラグに最も近似するエッチングラグを有する前記コンタクト開口部の前記直径に基づいて、前記第１半導体基板コンタクト開口部の前記直径のサイジングを行い、
前記第３の最適なエッチングラグに最も近似するエッチングラグを有する前記コンタクト開口部の前記直径に基づいて、前記第２半導体基板コンタクト開口部の前記直径のサイジングを行う、
請求項１４記載の方法。
【請求項２０】
集積回路を形成するための方法であって、
前記第１及び第２半導体基板と前記半導体デバイス上に下地層をデポジットし、
前記第１半導体基板上の半導体デバイス上の誘電材に、半導体デバイスコンタクト開口部を半導体デバイス深さにエッチングし、
前記第１半導体基板上の前記誘電材に、第１半導体基板深さに、第１半導体基板コンタクト開口部をエッチングし、
前記第１半導体基板の下の第２半導体基板上の前記誘電材に、第２半導体基板深さに、第２半導体基板コンタクト開口部をエッチングし、前記半導体デバイスコンタクト開口部と前記第１半導体基板コンタクト開口部は、同じサイズとされ、及び第２半導体基板コンタクト開口部は、エッチングが、前記半導体デバイス、前記第１及び第２半導体基板の深さに、ほぼ同時に到達するように、それぞれサイズが異なるものとされ、
前記半導体デバイスと前記第２半導体基板コンタクト開口部をエッチングして、前記下地層にまでエッチングし、
前記第１半導体基板コンタクト開口部をエッチングして、前記下地層にまでエッチングし、かつ、
前記半導体デバイスコンタクト開口部、第１半導体基板コンタクト開口部及び第２半導体基板コンタクト開口部を導電材で充填する、
方法。
【請求項２１】
前記第１半導体基板コンタクト開口部のエッチングラグに対する前記第２半導体コンタクト開口部のエッチングラグに非線形的に関連するように、前記第１半導体基板コンタクト開口部に対する前記第２半導体基板コンタクト開口部のサイジングを行う、
請求項２０記載の方法。
【請求項２２】
前記半導体デバイスコンタクト開口部と同様になるようにサイズされたキャリブレーションコンタクト開口部を含む前記誘電材において複数のコンタクト開口部をエッチングし、
前記エッチングされた複数のコンタクト開口部の複数の深さを測定し、かつ、
前記複数の深さに対する前記キャリブレーションコンタクト開口部の深さの比率を１から減算した値と等しい値となるように複数のエッチングラグを算出することで、複数のコンタクト開口部のエッチングラグを決定し、
前記第２半導体基板の深さに対する前記第１半導体基板の深さの比率を１から減算した値を算出し、
前記最適エッチングラグに前記最も近似するエッチングラグを有する前記コンタクト開口部の前記サイズに基づいて前記第２半導体基板コンタクト開口部をサイジングすることによって、最適エッチングラグを決定する、
請求項２０記載の方法。