【事件の表示】
　平成１１年特許願第２１１１１８号「半導体装置及びその製造方法」拒絶査定不服審判事件〔平成１３年　２月１６日出願公開，特開２００１−　４４４１７〕について，次のとおり審決する。
【結　論】
　本件審判の請求は，成り立たない。
【理　由】
１　手続の経緯
　本願は，平成１１年７月２６日の出願であって，平成２２年６月２９日付けで拒絶理由が通知され，同年９月１日に意見書及び手続補正書が提出されたが，同年１１月３０日付けで拒絶査定がなされ，それに対して，平成２３年３月２日に拒絶査定不服審判が請求されたものである。
　
２　本願発明の認定
　平成２２年９月１日付け手続補正書により補正された特許請求の範囲は請求項１ないし８からなるが，その請求項１に係る発明（以下「本願発明」という。）は，明細書及び図面の記載からみて，本願の特許請求の範囲の請求項１に記載された事項により特定される次のとおりのものである。
 「【請求項１】
　半導体基板と，
　前記半導体基板の上に形成され，ＩＩＩ−Ｖ族化合物半導体からなるキャリア走行層と，
　前記キャリア走行層の上に形成されたキャリア供給層であって，該キャリア供給層と前記キャリア走行層との界面に２次元キャリアガスを生成するためのキャリアを供給し，ＩＩＩ族元素としてＩｎを含むＩＩＩ−Ｖ族化合物半導体からなるキャリア供給層と，
　前記キャリア供給層の一部の領域の上方に配置され，該キャリア走行層内のポテンシャルを制御するゲート電極と，
　前記ゲート電極と前記キャリア供給層との間に配置され，ＡｌｘＧａ１−ｘＡｓ１−ｙＳｂｙ（０≦ｘ≦１，０≦ｙ≦１）からなる中間層と，
　前記ゲート電極の両側に配置され，前記キャリア走行層に電流を流す一対のオーミック電極と
を有し，
　前記オーミック電極の各々が，前記中間層に接するＩｎＰからなるストッパ層と，前記ストッパ層の上に形成されたＩｎＧａＡｓからなるコンタクト層とを含むことを特徴とする半導体装置。」
　
３　引用例の記載と引用発明
（１）特開平９−７４１８５号公報
　原査定の拒絶の理由に引用された，本願の出願前に日本国内において頒布された刊行物である特開平９−７４１８５号公報（以下「引用例」という。）には，「半導体装置」（発明の名称）について，図１ないし図５とともに，次の記載がある。（下線は当審で付加。以下同じ。）
　ア　従来技術と課題
・「【０００２】
【従来の技術】電界効果トランジスタの従来技術においては，高速化，低雑音化，高利得化をはかるための手法として，図５に示すように，ゲート電極２９とチャネル層２３との間の距離を小さくすることが行われている。上記手法を用いた場合は，ゲート電極２９を形成する際に高精度なエッチング加工技術が必要不可欠になる。つまり，
キャップ層２６をエッチング除去し，バリア層２５の上にゲート電極２９を設ける必要があるために，上記キャップ層２６を選択的にエッチング除去することが求められる
従来技術の詳細は樋口らによる「高濃度ドープ３層キャップ構造を有するＩnＡlＡs／ＩnＧaＡs ＨＥＭＴ」
【０００３】
【発明が解決しようとする課題】上記従来技術を用いた場合に，ＩnＧaＡs層とＩnＡlＡs層のどちらかを選択的に除去する選択エッチング技術が十分ではなく，また，選択エッチング技術を用いない場合においては，エッチング量の制御性に大きな問題点があった。その結果，ゲート電極とチャネル層間の距離またはベース層膜厚の不均一による，ウエハ面内の素子特性ばらつきが非常に大きなものになっていた。さらに，エッチング後に現われるＩnＡlＡs層はインジウムを約５０％も含んでいるために，表面が酸化しやすく，特性ばらつきの原因になることが多かった。
【０００４】本発明の目的は上記問題点を解決し，ウエハ面内の素子特性ばらつきを大幅に改善することである。」
　イ　課題解決手段
・「【０００５】
【課題を解決するための手段】上記目的は，インジウムを含むエッチング除去したい第１の半導体層と，インジウムを含むエッチング除去したくない第２の半導体層との間に，インジウムを含まない第３の半導体層を挿入した構成の半導体装置とすることによって達成される。また，上記第３の半導体層がアンチモンを含む化合物層，または燐を含む化合物層であることによって達成される。」
　ウ　作用
・「【００１２】このような構成とすることにより，例えば従来例で示したキャップ層２６をエッチングする場合に，つぎに示すような作用を期待することができる。まず，
インジウム化合物とインジウム化合物でないものとの間に選択エッチング技術を用いることが可能になり，第３の半導体層上でエッチングが自然に停止する
表面酸化が抑えられることになり，ウエハ面内の素子特性のばらつき低減に寄与することができる
　エ　実施例
・「【００１４】第１実施例
図１に示す基本構成を用いた半導体装置の第１実施例を図２を用いて説明する。まず，半絶縁性ＩnＰ基本３４に分子線エピタキシ（ＭＢＥ）装置により，基板温度４５０℃の条件下で，アンドープＩnＡlＡs層（厚さ：５００nｍ，Ｉn組成：０.５２）３２，アンドープＧaＡs層（厚さ：３nｍ，Ｉn組成：０.５３）３３，アンドープＩnＡlＡs層（厚さ：１０nｍ，Ｉn組成：０.５２）３１を順次エピタキシャル成長した。その後，ホトレジストをマスクにして塩酸によりエッチングを行った。エッチングは室温（２４.５℃で撹拌せずに実施した。この際のエッチング時間とエッチング量との関係を図３に示す。図から明らかなように２０秒までは全くエッチングが進まないが，２０秒を過ぎると急激にアンドープＩnＡlＡs層３１のエッチングが始まり，３０秒経過時には既にアンドープＩnＡlＡs層３１はなくなり，３０秒以降ではエッチング量が１００nｍで止まっている。このことは，塩酸がアンドープＧaＡs層３３をエッチングしないことを示している。図３にはアンドープＩnＡlＡs層（厚さ：１０nｍ，Ｉn組成：０.５２）３１およびアンドープＩnＡlＡs層（厚さ：５００nｍ，Ｉn組成：０.５２）３２の代わりに，アンドープＩnＰ層（厚さ：１００nｍ，Ｉn組成：０.５３）および
アンドープＩnＰ層（厚さ：５００nｍ，Ｉn組成：０.５３）を用いた場合
この場合もＩnＡlＡsの場合と同様に，エッチング量は１００nｍで止まっており
・「【００１５】第２実施例
本発明の第２実施例を図４を用いて説明する。まず，
半絶縁性ＩnＰ基板５０に分子線エピタキシ（ＭＢＥ）装置により，基板温度４５０℃の条件下で，アンドープＩnＡlＡs層（厚さ：５００nｍ，Ｉn組成：０.５２）５１，チャネル層であるアンドープＩnＧaＡs層（厚さ：２０nｍ，Ｉn組成：０.５３）５２，アンドープＩnＡlＡs層（厚さ：２nｍ，Ｉn組成：０.５２）５３，ｎ型ＩnＡlＡs層（厚さ：１２nｍ，Ｉn組成：０.５５，シリコンドーピング濃度：５×１０
18
／cｍ
3
）５４，アンドープＩnＡlＡs層（厚さ：１０nｍ，Ｉn組成：０.５２）５５，アンドープＧaＡs層（厚さ：２nｍ）５６，ｎ型ＩnＡlＡs層（厚さ：２０nｍ，Ｉn組成：０.５２，シリコンドーピング濃度：３×１０
19
／cｍ
3
）５７，ｎ型ＩnＧaＡs層（厚さ：５０nｍ，Ｉn組成：０.５３，シリコンドーピング濃度：３×１０
19
／cｍ
3
）５８を，順次エピタキシャル成長した
【００１６】つぎに，メサエッチングより素子分離を行ったのち，熱ＣＶＤ法によりシリコン酸化膜を４００nｍ堆積した。そして，通常のホトリソグラフィ技術によりソース電極５９およびドレイン電極６０の領域を形成する。その後，シリコン酸化膜をドライエッチングおよびウエットエッチングにより除去し，穴をあけた後にＴi（厚さ：５０nｍ），Ａu（厚さ：２００nｍ）を順次蒸着し，リフトオフ法により
ソース電極５９およびドレイン電極６０を形成した
ｎ型ＩnＧaＡs層５８を通常の燐酸系のエッチャントにより除去し，さらにｎ型ＩnＡlＡs層５７を塩酸によって選択的に除去した。その後，Ｔi（厚さ：５００nｍ），Ａu（厚さ：４５０nｍ）を順次蒸着し，リフトオフ法によりゲート電極６１を形成した
・「【００１８】本実施例においてはＭＢＥ装置を用いて各半導体層の成長を行ったが，ＭＢＥ装置に限らず，ＭＯＭＢＥ装置など他の成長法によっても問題はない。また，本実施例においてはインジウムを含まない化合物半導体層として，ガリウム砒素（膜厚：２０nｍ）を用いたが，この膜厚は臨界膜厚を越えなければ本発明の効果が得られることはいうまでもない。さらに上記
ガリウム砒素の代わりに，インジウムを含まない化合物半導体として，ガリウムアンチモン，ガリウム砒素アンチモン，ガリウム燐，ガリウム砒素燐を用いても，同様にすぐれた面内分布が得られている
【００１９】また本実施例では，従来技術におけるバリア層に接したｎ型ＩnＧaＡs層の代わりに，アンドープＧaＡs層が挿入された構造になっているが，必ずしも上記構造に限定するものではなく，バリア層と上記ｎ型ＩnＧaＡs層との間にＧaＡs層を挿入した場合でも，エッチング終了後の表面がインジウム化合物でないために表面酸化が抑えられ，ウエハ面内の素子ばらつきの低減に寄与する効果が得られることはいうまでもない。」
　
・図４には，第２実施例の電界効果トランジスタを示す構造断面図が記載されている。
　
（２）引用発明
　上記記載事項及び図示（特に，図４）の内容を総合すれば，引用例には，次の発明（以下「引用発明」という。）が記載されている。
　
「半絶縁性ＩnＰ基板５０と，
　前記半絶縁性ＩnＰ基板５０の上に形成されたアンドープＩnＡlＡs層５１と，
　前記アンドープＩnＡlＡs層５１の上に形成されたチャネル層であるアンドープＩnＧaＡs層５２と，
　前記チャネル層であるアンドープＩnＧaＡs層５２の上に形成されたアンドープＩnＡlＡs層５３と，
　前記アンドープＩnＡlＡs層５３の上に形成されたｎ型ＩnＡlＡs層５４と，
　前記ｎ型ＩnＡlＡs層５４の上に形成されたアンドープＩnＡlＡs層５５と，
　前記アンドープＩnＡlＡs層５５の上に形成されたアンドープＧaＡs層５６と，
　前記アンドープＧaＡs層５６の上に形成されたゲート電極６１と，
　前記ゲート電極６１の両側に配置された，前記アンドープＧaＡs層５６上のｎ型ＩnＡlＡs層５７，ｎ型ＩnＧaＡs層５８，ソース電極５９及びドレイン電極６０と
を有する半導体装置。」
　
４　本願発明と引用発明との対比
（１）本願発明と引用発明との対応関係
　ア　引用発明の「半絶縁性ＩnＰ基板５０」，「チャネル層であるアンドープＩnＧaＡs層５２」は，それぞれ，本願発明の「半導体基板」，「ＩＩＩ−Ｖ族化合物半導体からなるキャリア走行層」に相当する。
　引用発明の「チャネル層であるアンドープＩnＧaＡs層５２」は，アンドープＩnＡlＡs層５１を介して「半絶縁性ＩnＰ基板５０」上に形成されているが，本願発明も，実施例においては，キャリア走行層がアンドープのＩnＡlＡsで形成されたバッファ層を介して半導体基板上に形成されており，この状態を「半導体基板の上に形成され」と表現しているものであるから，引用発明の「前記アンドープＩnＡlＡs層５１の上に形成されたチャネル層であるアンドープＩnＧaＡs層５２」は，本願発明の「前記半導体基板の上に形成され，ＩＩＩ−Ｖ族化合物半導体からなるキャリア走行層」に相当する。
　イ　引用例には，「ｎ型ＩnＡlＡs層５４」の機能は明記されていないが，引用発明は，従来技術である「ＩnＡlＡs／ＩnＧaＡs ＨＥＭＴ」を改良したものであり，チャネル層であるアンドープＩnＧaＡs層５２の上にアンドープＩnＡlＡs層（厚さ：２ｎｍ）５３を介してｎ型ＩnＡlＡs層（厚さ：１２nｍ，Ｉn組成：０.５５，シリコンドーピング濃度：５×１０18／cｍ3）５４を積層した構成を有しているから，このＩnＡlＡs層が２次元キャリアガスを生成するための「キャリア供給層」としての機能を有することは，当業者にとって自明のことにすぎない。なお，引用発明の「アンドープＩnＡlＡs層５３」は，チャネル層とキャリア供給層の界面に適宜形成しうる薄層であって，キャリア供給層の一部ともいえるものである。
　したがって，引用発明の「前記チャネル層であるアンドープＩnＧaＡs層５２の上に形成されたアンドープＩnＡlＡs層５３」及び「前記アンドープＩnＡlＡs層５３の上に形成されたｎ型ＩnＡlＡs層５４」は，本願発明の「前記キャリア走行層の上に形成されたキャリア供給層であって，該キャリア供給層と前記キャリア走行層との界面に２次元キャリアガスを生成するためのキャリアを供給し，ＩＩＩ族元素としてＩｎを含むＩＩＩ−Ｖ族化合物半導体からなるキャリア供給層」に相当する。
　ウ　引用発明の「ゲート電極６１」が，チャネル層内のポテンシャルを制御し，ソース・ドレイン間の電流を制御するものであることは，自明のことである。
　エ　引用発明の「アンドープＧaＡs層５６」は，ゲート電極６１とｎ型ＩnＡlＡs層５４との間に存在しており，インジウム化合物との間で選択エッチング技術を用いることを可能にするとともに，表面酸化を抑えてウエハ面内の素子特性のばらつき低減に寄与する作用を有しているから（段落【００１２】），本願発明の「中間層」と同等の作用を生じるものである。
　よって，引用発明の「アンドープＧaＡs層５６」と，本願発明の「前記ゲート電極と前記キャリア供給層との間に配置され，ＡｌｘＧａ１−ｘＡｓ１−ｙＳｂｙ（０≦ｘ≦１，０≦ｙ≦１）からなる中間層」とは，「前記ゲート電極と前記キャリア供給層との間に配置され，Ｉｎを含まないＩＩＩ−Ｖ族化合物半導体からなる中間層」であることにおいて，共通する。
　オ　引用発明の「ソース電極５９及びドレイン電極６０」は，本願発明の「前記キャリア走行層に電流を流す一対のオーミック電極」に相当する。
　
（２）一致点及び相違点
　上記（１）の対応関係に基づくと，本願発明と引用発明との一致点及び相違点は，次のとおりである。
〈一致点〉
「半導体基板と，
　前記半導体基板の上に形成され，ＩＩＩ−Ｖ族化合物半導体からなるキャリア走行層と，
　前記キャリア走行層の上に形成されたキャリア供給層であって，該キャリア供給層と前記キャリア走行層との界面に２次元キャリアガスを生成するためのキャリアを供給し，ＩＩＩ族元素としてＩｎを含むＩＩＩ−Ｖ族化合物半導体からなるキャリア供給層と，
　前記キャリア供給層の一部の領域の上方に配置され，該キャリア走行層内のポテンシャルを制御するゲート電極と，
　前記ゲート電極と前記キャリア供給層との間に配置され，Ｉｎを含まないＩＩＩ−Ｖ族化合物半導体からなる中間層と，
　前記ゲート電極の両側に配置され，前記キャリア走行層に電流を流す一対のオーミック電極と
を有することを特徴とする半導体装置。」
　
〈相違点１〉
　本願発明は，「ＡｌｘＧａ１−ｘＡｓ１−ｙＳｂｙ（０≦ｘ≦１，０≦ｙ≦１）からなる中間層」を有するのに対して，引用発明は，「アンドープＧaＡs層５６」を有している点。
〈相違点２〉
　本願発明は，「前記オーミック電極の各々が，前記中間層に接するＩｎＰからなるストッパ層と，前記ストッパ層の上に形成されたＩｎＧａＡｓからなるコンタクト層とを含む」のに対して，引用発明では，電極５９及びドレイン電極６０が，「前記アンドープＧaＡs層５６上のｎ型ＩnＡlＡs層５７，ｎ型ＩnＧaＡs層５８」を備えている点。
　
５　相違点についての判断
（１）相違点１について
　ア　引用発明は，本願発明の中間層に相当する「アンドープＧaＡs層５６」を有しており，「ＧａＡｓ」は，「ＡｌｘＧａ１−ｘＡｓ１−ｙＳｂｙ（ｘ＝０，ｙ＝０）」と表記できるから，引用発明の「アンドープＧaＡs層５６」は，本願発明の「ＡｌｘＧａ１−ｘＡｓ１−ｙＳｂｙ（０≦ｘ≦１，０≦ｙ≦１）からなる中間層」の一態様であるといえる。
　したがって，相違点１は実質的なものではない。
　イ　仮に，相違点１が実質的なものであるとしても，引用例には，「上記ガリウム砒素の代わりに，インジウムを含まない化合物半導体として，ガリウムアンチモン，ガリウム砒素アンチモン，ガリウム燐，ガリウム砒素燐を用いても，同様にすぐれた面内分布が得られている。」（段落【００１８】）と記載されており，具体的にアンチモン（Ｓｂ）を含む「ガリウムアンチモン」や「ガリウム砒素アンチモン」が開示されている。
　ウ　また，引用例には，インジウムを含むエッチング除去したい第１の半導体層と，インジウムを含むエッチング除去したくない第２の半導体層との間に，「インジウムを含まない第３の半導体層」を挿入することが記載されており（段落【０００５】），上記段落【００１８】には，ガリウム砒素の代わりに，「インジウムを含まない化合物半導体」を用いることが記載されているのであるから「インジウムを含まない化合物半導体」として，「ＡｌｘＧａ１−ｘＡｓ１−ｙＳｂｙ（０≦ｘ≦１，０≦ｙ≦１）」を用いることは，当業者が直ちに想到し得ることである。
　エ　以上によれば，相違点１は実質的なものではなく，仮に実質的なものであるとしても，当業者が容易に想到し得ることである。
　
（２）相違点２について
　ア　引用発明の「前記アンドープＧaＡs層５６上のｎ型ＩnＡlＡs層５７，ｎ型ＩnＧaＡs層５８」は，引用例における従来技術の「キャップ層２６」に対応するものであり，チャネル層とソース電極５９及びドレイン電極６０とを電気的に接続する半導体層であるとともに，ゲート電極を設けるリセスを形成するために，選択的にエッチング除去されるものであるといえる。
　イ　ここで，ＩnＡlＡs／ＩnＧaＡs ＨＥＭＴ等のＩＩＩ−Ｖ族化合物半導体装置において，チャネル層とソース電極及びドレイン電極とを電気的に接続する半導体層構造として，エッチングストッパ層としてのＩｎＰと，その上に形成されたコンタクト層（オーミック形成層，キャップ層）としてのＩｎＧａＡｓとの積層構造を用いるとともに，該積層構造を部分的に除去して，ゲート電極を設けるリセスを形成することは，以下の周知例１〜３に記載されるように，周知技術である。
（周知例１）特開平５−２５１４７２号公報
　原査定において，周知技術を示すものとして例示された，本願の出願前に日本国内において頒布された刊行物である特開平５−２５１４７２号公報（以下「周知例１」という。）には，次の記載がある。
・「【００７４】次に図１の半導体装置の製造方法について図２を用いて説明する。まず，ＩｎＰ基板１上に，混晶比が例えばＩｎ0.52Ｇａ0.48ＡｓのＩｎＡｌＡｓバッファ層２を約３００ｎｍ，混晶比が例えばＩｎ0.53Ｇａ0.47ＡｓのＩｎＧａＡｓチャネル層３を約５０ｎｍ程度，約４×１０18ｃｍ-3程度の不純物濃度を有するＩｎＡｌＡｓ電子供給層４を約１５ｎｍ，ＩｎＡｌＡｓショットキー接合形成層５を約２０ｎｍ，
ＩｎＰエッチングストッパ層６
ｎ−ＩｎＧａＡｓオーミック形成層７
【００７５】次に，ｎ−ＩｎＧａＡｓオーミック形成層７上に蒸着・リフトオフ技術を用いて，ともに金・ゲルマニウム・ニッケルからなるソース電極９およびドレイン電極１０をそれぞれ約１００ｎｍ程度形成する（図２(b) の状態）。
【００７６】さらにレジストを表面に塗布してパターニングを行いゲート形成用レジスト５０を形成した後，この
レジスト５０をマスクにしてリセスエッチングを行う。この時，２０℃〜２５℃にて例えば５０：１の体積比を有する酒石酸と過酸化水素水の混合溶液，燐酸と過酸化水素水の混合溶液，あるいは，硫酸と過酸化水素水の混合溶液をエッチング液として用いると，この液はＶ族元素としてＡｓを主体として含むIII −Ｖ族化合物半導体であるＩｎＧａＡｓ（甲種半導体）をエッチングし，Ｖ族元素としてＰを主体として含むIII −Ｖ族化合物半導体であるＩｎＰ（乙種半導体）はエッチングしない性質があるため，リセスエッチングされた底面がＩｎＰエッチングストッパ層６に達した時点でエッチングが自動的に止まる（図２(c) の状態）
【００７７】このエッチング液が甲種半導体のみエッチングする様子を図７０(a) 〜図７０(c) にグラフで示した。これはＩｎＰ基板上に堆積した０．２μｍ厚のＩｎＧａＡｓ層を上記の３種類のエッチング液を用いてエッチングしていった様子を示している。図に示すように，どのエッチャントを用いてもエッチング量が０．２μｍに達したところでエッチングがそれ以上進行しなくなっている。
【００７８】図２(c) の状態の後，
ＩｎＰエッチングストッパ層６を塩酸によって除去する（図２(d) の状態）
　
（周知例２）特開平２−２７３９４２号公報
　原査定において，周知技術を示すものとして例示された，本願の出願前に日本国内において頒布された刊行物である特開平２−２７３９４２号公報（以下「周知例２」という。）には，次の記載がある。
・「〔実施例〕
　第１図は本発明の一実施例の構造を表す断面図である。
　半絶縁性１ｎＰ半導体基板１上には不純物をほとんど含まないＧａＩｎＡｓ半導体からなる電子チャネル層２がエピタキシャル成長法によって形成されている。この電子チャネル層２上には，ｎ型の不純物が添加されたＡｌＩｎＡｓ半導体からなる電子供給層３がエピタキシャル成長法によって形成されている。さらに，
電子供給層３上にはエッチストップ層４がエピタキシャル成長法によって形成されている。このエッチストップ層４は電子供給層３を形成するｎ型のＡｌＩｎＡｓ半導体に対して選択エッチングされる半導体，つまり，Ｓｉがドープされたｎ型のＩｎＰ半導体からなる。エッチストップ層４上にはコンタクト層５がエピタキシャル成長法によって形成されている。このコンタクト層５はエッチストップ層４を形成するｎ型のＩｎＰ半導体に対して選択エッチングされる半導体，つまり，Ｓｉがドープされたｎ型のＧａＩｎＡｓ半導体からなる
　さらに，コンタクト層５上にはオーミック電極６が形成され，このオーミック電極６はＡｕＧｅ／Ｔｉ／Ａｕ金属からなり，ドレイン電極およびソース電極を構成している。また，コンタクト層５およびエッチストップ層４は選択的に除去され，電子供給層３が露出した開口部（リセス）７にはＴｉ／Ｐｔ／Ａｕ金属からなるゲート電極８が形成されている。
　このようなリセス構造のＨＥＭＴにおいて，電子チャネル層２と電子供給層３とはヘテロ接合され，電子チャネル層２の接合界面近傍には点線で示される２次元電子チャネル９が形成されている。この２次元電子チャネル９には電子供給層３のドナー不純物から電子が供給される。また，２次元電子チャネル９における電子は不純物によって散乱されないため，その電子移動度は高まっている。
　第２図は第１図に示された構造のＨＥＭＴを製造する際の各製造工程における断面図であり，第１図と同一部分については同符号を用いる。
　半導体基板１上に，電子チャネル層２，電子供給３，エッチストップ層４およびコンタクト層５が順次エピタキシャル成長される。このエピタキシャル成長は，有機金属気相エピタキシャル成長法（ＭＯＶＰＥ）や分子線エピタキシー（ＭＢＥ）等の成長法により行われる（第２図（ａ）参照）。
　次に，コンタクト層５上にフォトレジストが塗布されてオーミックパターンが形成され，オーミック金属が蒸着される。この後，オーミックパターン部以外の金属がリフトオフされ，引き続いて合金化されることにより，オーミック電極６が形成される（同図（ｂ）参照）。
　次に，再びフォトレジストが塗布されてゲートパターンが形成され，
リン酸系のエッチャントを用いてコンタクト層５の一部がエッチストップ層４まで選択的にウェットエツチングされる（同図（Ｃ）参照）
　
引き続いて同一のレジストパターンをマスクにし，塩酸系のエッチャントを用いてエッチストップ層４の一部が電子供給層３まで選択的にウェットエツチングされることにより，リセス７が形成される（同図（ｄ）参照）
　
（周知例３）特開平１０−２０９４３４号公報
　原査定において，周知技術を示すものとして例示された，本願の出願前に日本国内において頒布された刊行物である特開平１０−２０９４３４号公報（以下「周知例３」という。）には，次の記載がある。
・「【００１８】
【発明の実施の形態】次に，本発明の一つの実施の形態について図を用いて説明する。
［実施の形態１］図１は本発明に係る第１の実施の形態を示す説明図である。同図において，ＩｎＰ基板１−０上にＩｎ0.52Ａｌ0.48Ａｓ（２００ｎｍ）のバッファ層１−１，Ｉｎ0.53Ｇａ0.47Ａｓ（１５ｎｍ）のチャネル層１−２，Ｉｎ0.52Ａｌ0.48Ａｓ（３ｎｍ）のスペーサ層１−３，面密度５×１０12ｃｍ-2のＳｉ原子層ドーピング面で構成されるキャリア供給層１−４，Ｉｎ0.52Ａｌ0.48Ａｓ（１０ｎｍ）のショットキーバリア層１−５，
ＩｎＰ（６ｎｍ）のエッチングストッパ層１−６，不純物としてＳｉを１×１０
19
ｃｍ
-3
ドープしたＩｎ
0.53
Ｇａ
0.47
Ａｓ（１５ｎｍ）のキャップ層１−７
・「【００２２】このようにして作製されたエピタキシャル層の表面には，例えばＡｕＧｅ／Ｎｉ等によるソース電極１−８，ドレイン電極１−９のオーミックコンタクト領域が形成され，チャネル層１−２に形成される２次元電子ガスと電気的に接続されている。また，ゲート電極２−１０は，キャップ層１−７を等方性のウェットエッチングによって除去し，その後異方性のドライエッチングによってエッチングストッパ層１−６にリセスを行った後にＴｉ／Ｐｔ／Ａｕを順次堆積して形成される。」
・「【００２６】図３（ｂ）において，上記エピタキシャル層上にフォトレジストを塗布してっ絶縁膜１−１２を形成し，光リソグラフィ技術によってゲート領域に開口部を作製する。
【００２７】図３（ｃ）において，この開口部に，
エッチングストッパ層１−６に対してはエッチング速度が遅く，キャップ層１−７に対してはエッチング速度の速い溶液を注入してウェットエッチングを実施する
【００２８】図４（ｄ）において，ウエハを高真空チャンバに導入し，不活性ガス（ここでは，Ａｒガス）雰囲気中で逆スパッタリングを行い，
ゲート開口部直下のエッチングストッパ層１−６を除去する。なお，このときのショットキーバリア層１−５のエッチング速度は，エッチングストッパ層１−６よりも十分に遅いものであり
【００２９】図４（ｅ）において，真空状態のまま，Ｔｉ／Ｐｔ／Ａｕをリフトオフして開口部にゲート電極を形成する。図４（ｆ）において，絶縁膜１−１２を除去して上記製造工程を完了する。」
　
　ウ　そうすると，周知技術である「ＩｎＰからなるストッパ層と，前記ストッパ層の上に形成されたＩｎＧａＡｓからなるコンタクト層」の積層構造は，チャネル層との電気的接続をする半導体層構造であるとともに，コンタクト層であるＩｎＧａＡｓを，エッチングストッパ層であるＩｎＰに対してはエッチング速度が遅いエッチング方法で除去し，その後，エッチングストッパ層であるＩｎＰを，リセスの底面となる半導体層（ゲート障壁層等）に対してはエッチング速度が遅いエッチング方法で除去することにより，リセス１２を制御性良く形成するための層構造であるといえるから，引用発明の「前記アンドープＧaＡs層５６上のｎ型ＩnＡlＡs層５７，ｎ型ＩnＧaＡs層５８」（いわゆるキャップ層）と同様の機能及び作用効果を奏するものである。
　そして，ＩｎＰが引用発明の「アンドープＧaＡs層」に対して選択的にエッチング除去できることは，引用例や周知例１の記載から自明のことであるから，上記「ＩｎＰからなるストッパ層と，前記ストッパ層の上に形成されたＩｎＧａＡｓからなるコンタクト層」の積層構造は，引用発明のキャップ層の構造に対して，置換可能な層構造であることは，当業者にとって明らかである。
　エ　さらに，引用例においては，「ｎ型ＩnＧaＡs層５８を通常の燐酸系のエッチャントにより除去し，さらにｎ型ＩnＡlＡs層５７を塩酸によって選択的に除去した。」（段落【００１６】）と記載されているが，引用例においてＩnＧaＡs層とＩnＡlＡs層のどちらかを選択的に除去する選択エッチング技術が十分ではないとの技術認識（段落【０００３】）によれば，上記の燐酸系のエッチャントによるＩnＧaＡs層５８の除去を，ＩnＡlＡs層５７との界面で停止することは困難であり，燐酸系のエッチャントと塩酸の切り替えは，十分な工程管理の下に行う必要があると解される。
　オ　これに対して，上記周知技術によれば，コンタクト層であるＩｎＧａＡｓと，エッチングストッパ層であるＩｎＰをそれぞれ選択的に除去することが可能であり，リセスを制御性良く形成するための製造工程として有利であることは明らかであるから，引用発明のキャップ層の構造に代えて，上記周知技術を適用することは，リセスを制御性良く形成するために，当業者が当然考慮することである。
　カ　したがって，引用発明に上記周知技術を適用し，本願発明のごとく，「前記オーミック電極の各々が，前記中間層に接するＩｎＰからなるストッパ層と，前記ストッパ層の上に形成されたＩｎＧａＡｓからなるコンタクト層とを含む」ようにすることは当業者が容易になし得ることである。
　キ　なお，請求人は，審判請求書の【請求の理由】において，「引例１の図４に示されたＩｎＡｌＡｓ層５７とＩｎＧａＡｓ層５８とに着目したとき，ＩｎＡｌＡｓ層５７がエッチングストッパとしての役割を有しないことが明白である。従って，引例１のＩｎＡｌＡｓ層５７と，周知技術のＩｎＰエッチングストッパ層とは，『共通の作用効果を有する』とはいえない。」，「引例１の厚さ２０ｎｍのｎ型ＩｎＡｌＡｓ層５７をＩｎＰに置き換えることは，当業者にとって容易に想到し得た事項であるということはできない。」などと主張するが，拒絶査定においては，「ＩＩＩ−Ｖ族化合物半導体装置において，エッチングストッパ層としてＩｎＰを用い，その上に形成されたコンタクト層としてＩｎＧａＡｓを用いることは，周知技術である」と認定しており，引用例の「ｎ型ＩnＡlＡs層５７，ｎ型ＩnＧaＡs層５８」の積層構造を，周知技術であるＩｎＰとＩｎＧａＡｓの積層構造に代えた場合，ＩｎＧａＡｓは共通するから，結果としてこれを「ｎ型ＩｎＡｌＡｓ５７に代えて」，「ＩｎＰを採用する」と表現したものにすぎないと解される。
　したがって，請求人の主張は採用できない。
　
　そして，相違点１，２に記載の構成に基づいて，本願発明が奏する効果も，当業者が予測し得る程度のものにすぎない。
　
６　小括
　以上検討したとおり，相違点１及び２における本願発明の構成は，当業者が容易に想到し得たものであるから，本願発明は，引用発明及び周知技術に基づいて当業者が容易に発明することができたものである。
　
７　結言
　以上のとおり，本願発明は，引用発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。　
　したがって，他の請求項について検討するまでもなく，本願は拒絶をすべきものである。
　
　よって，結論のとおり審決する。