【手続補正書】
【提出日】平成18年1月27日(2006.1.27)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
不揮発性半導体メモリデバイスであって、
複数のビットライン、
複数のワードライン、および
複数のデュアルセル記憶要素であって、前記デュアルセル記憶要素のそれぞれは少なくともソースデバイス、ドレインデバイスおよび選択デバイスを含む、デュアルセル記憶要素
を備え、
前記ワードラインのうちの特定の１つに沿った３つの隣接デュアルセル記憶要素内の全部で６つの前記ソースデバイスおよび前記ドレインデバイスのうちの２つが同時にプログラミングまたは読み出しされることが可能である
不揮発性半導体メモリデバイス。
【請求項２】
請求項１に記載の不揮発性半導体メモリデバイスであって、
前記選択デバイスのそれぞれは前記ワードラインのうちの１つに結合し、
前記ソースデバイスおよび前記ドレインデバイスのうちのそれぞれは、前記ビットラインのうちの１つおよび前記選択デバイスのうちの１つの間で結合する
不揮発性半導体メモリデバイス。
【請求項３】
請求項１に記載の不揮発性半導体メモリデバイスであって、
前記ソースデバイスおよび前記ドレインデバイスのそれぞれはフローティングゲートを含む不揮発性半導体メモリデバイス。
【請求項４】
請求項３に記載の不揮発性半導体メモリデバイスであって、前記選択デバイスはフローティングゲートを含まない不揮発性半導体メモリデバイス。
【請求項５】
請求項１に記載の不揮発性半導体メモリデバイスであって、前記記憶要素はフラッシュタイプの記憶要素である不揮発性半導体メモリデバイス。
【請求項６】
請求項１に記載の不揮発性半導体メモリデバイスであって、前記記憶要素はＥＥＰＲＯＭタイプの記憶要素である不揮発性半導体メモリデバイス。
【請求項７】
請求項１に記載の不揮発性半導体メモリデバイスであって、前記不揮発性半導体メモリデバイスはメモリカード内に設けられる不揮発性半導体メモリデバイス。
【請求項８】
請求項７に記載の不揮発性半導体メモリデバイスであって、前記メモリカードは携帯メモリカードであって、
前記ビットライン、前記ワードラインおよび前記デュアルセル記憶要素は、前記携帯メモリカード内でデータ記憶アレイを形成し、
前記携帯メモリカードはさらに、前記記憶要素に動作可能に接続されたコントローラを備え、前記コントローラは前記データ記憶アレイへの読み出しおよび書き込みを制御するよう動作する
不揮発性半導体メモリデバイス。
【請求項９】
請求項８に記載の携帯メモリカードであって、
前記選択デバイスのそれぞれは、前記ワードラインのうちの１つに結合し、
前記ソースデバイスおよび前記ドレインデバイスのうちのそれぞれは、前記ビットラインのうちの１つおよび前記選択デバイスのうちの１つの間で結合し、
前記３つの隣接デュアルセル記憶要素は全体として前記ソースデバイスのうちの３つおよび前記ドレインデバイスのうちの３つを含む
携帯メモリカード。
【請求項１０】
請求項８または９に記載の携帯メモリカードであって、前記データ記憶アレイは、単一の半導体チップ上に設けられる携帯メモリカード。
【請求項１１】
請求項８〜１０のいずれかに記載の携帯メモリカードであって、前記携帯メモリカードはチップ上のメモリシステムである携帯メモリカード。
【請求項１２】
不揮発性メモリからデータを読み出しする方法であって、
特定のワードラインに沿って３つの隣接するメモリ要素を特定することであって、前記３つの隣接するメモリ要素のそれぞれは、ビットラインの隣接ペアの間に結合され、前記３つの隣接するメモリ要素のそれぞれは、少なくともメモリセルのペアを含む、特定すること、
読み出しされるべきメモリセルを有する前記３つ隣接するメモリ要素のうちの２つのそれぞれを囲む前記ビットラインの前記隣接ペアのそれぞれの前記ビットラインの１つを低電位に結合すること、
読み出し電圧を、読み出しされるべきメモリセルを有する前記３つの隣接するメモリ要素のうちの２つのそれぞれの中の読み出しされるべき前記メモリセルに結合すること、
前記３つ隣接するメモリセル内の前記他のメモリセルにオーバドライブ電圧を結合すること、および
その後、読み出しされるべきメモリセルを有する前記３つの隣接するメモリ要素のうちの前記２つの中の前記２つのメモリセルのうちの１つからデータを、読み出しされるべきメモリセルを有する前記３つの隣接するメモリ要素のうちの２つのそれぞれを囲む前記ビットラインの前記隣接するペアのそれぞれの中の前記ビットラインの他のものを介して同時に読み出すこと
を含む方法。
【請求項１３】
請求項１２に記載の方法であって、前記読み出すことは、
読み出しされるべきメモリセルを有する前記３つの隣接するメモリ要素のうちの２つのそれぞれを囲む前記ビットラインの前記隣接ペアのそれぞれの中の前記ビットラインの前記他のものを、センスアンプにそれぞれ結合すること、および
読み出しされるべきメモリセルを有する前記３つの隣接するメモリ要素のうちの前記２つの中の前記２つのメモリセルのうちの１つから前記センスアンプを用いて同時にデータを読み出しすること
を含む方法。
【請求項１４】
請求項１２または１３に記載の方法であって、前記３つの隣接するメモリ要素のうちのそれぞれはさらに少なくとも選択要素を含む方法。
【請求項１５】
請求項１４に記載の方法であって、前記方法は、
読み出しすべきメモリセルを持たない前記３つの隣接するメモリ要素のうちの前記１つの中の前記選択要素を動作させることによって、読み出しされるべきメモリセルを有する前記３つの隣接するメモリ要素のうちの前記２つを互いに分離すること
をさらに含む方法。
【請求項１６】
請求項１５に記載の方法であって、前記動作は、前記低電位に結合されていない前記ビットライン上に正の電圧を与える方法。
【請求項１７】
請求項１５に記載の方法であって、前記動作は、読み出しされるべきメモリセルを有する前記３つの隣接するメモリ要素のうちの２つのそれぞれを囲む前記ビットラインの前記隣接ペアのそれぞれの中の前記ビットラインの他のものを、前記選択要素が非導電になるようにする電位に結合することを含む方法。
【請求項１８】
請求項１５〜１７のいずれかに記載の方法であって、前記選択要素の前記動作は、前記特定のワードライン上の一部に基づいて制御される方法。
【請求項１９】
請求項１５〜１８のいずれかに記載の方法であって、前記低電位はグラウンドである方法。
【請求項２０】
不揮発性メモリにデータをプログラミングする方法であって、
特定のワードラインに沿って３つの隣接するメモリ要素を特定することであって、前記３つの隣接するメモリ要素のそれぞれは、ビットラインの隣接ペアの間に結合され、前記３つの隣接するメモリ要素のそれぞれは、少なくともメモリセルのペアを含む、特定すること、
プログラミングされるべきメモリセルを有する前記３つ隣接するメモリ要素のうちの２つのそれぞれを囲む前記ビットラインの前記隣接ペアのそれぞれの前記ビットラインの一方をプログラムレベル電位に結合すること、
読み出しされるべきメモリセルを有する前記３つ隣接するメモリ要素のうちの２つのそれぞれを囲む前記ビットラインの前記隣接ペアのそれぞれの前記ビットラインの他方を低電位に結合すること、
プログラムゲート電圧を、読み出しされるべきメモリセルを有する前記３つの隣接するメモリ要素のうちの２つのそれぞれの中の読み出しされるべき前記メモリセルに結合すること、
前記３つ隣接するメモリセル内の前記他のメモリセルにオーバドライブ電圧を結合すること、および
その後、プログラミングされるべきメモリセルを有する前記３つの隣接するメモリ要素のうちの前記２つの中の前記２つのメモリセルのうちの１つにデータを同時にプログラミングすること
を含む方法。
【請求項２１】
請求項２０に記載の方法であって、前記３つの隣接するメモリ要素のうちのそれぞれはさらに少なくとも選択要素を含む方法。
【請求項２２】
請求項２１に記載の方法であって、前記方法は、
プログラミングされるべきメモリセルを有さない第４の隣接するメモリ要素の中の前記選択要素を動作させることによって、前記第４隣接メモリ要素をプログラミングされることから分離すること
をさらに含む方法。
【請求項２３】
請求項２１または２２に記載の方法であって、前記選択要素の前記動作は、部分的には前記特定のワードラインに基づいて制御される方法。
【請求項２４】
請求項２０〜２３のいずれかに記載の方法であって、前記低電位はグラウンドである方法。
【請求項２５】
請求項７に記載の不揮発性半導体メモリデバイスであって、前記メモリカードは、ＰＣカード、フラッシュカード、フラッシュディスク、マルチメディアカード、およびＡＴＡカードのうちの１つである不揮発性半導体メモリデバイス。
【請求項２６】
不揮発性半導体メモリデバイスであって、
複数のビットライン、
複数のワードライン、および
複数のデュアルセル記憶要素であって、前記デュアルセル記憶要素のそれぞれは２つのセルおよび選択デバイスを含む、デュアルセル記憶要素
を備え、
前記ワードラインのうちの特定の１つに沿った３つの隣接デュアルセル記憶要素内の全部で６つの前記セルのうちの２つが同時にプログラミングまたは読み出しされることが可能である
不揮発性半導体メモリデバイス。
【請求項２７】
請求項２６に記載の不揮発性半導体メモリデバイスであって、
前記選択デバイスのそれぞれは前記ワードラインのうちの１つに結合し、
前記デュアルセル記憶要素内の前記２つのセルのそれぞれは、前記ビットラインのうちの１つおよび前記選択デバイスのうちの１つの間で結合する
不揮発性半導体メモリデバイス。
【請求項２８】
請求項２６に記載の不揮発性半導体メモリデバイスであって、
前記２つのセルのそれぞれはフローティングゲートを含む不揮発性半導体メモリデバイス。
【請求項２９】
請求項２６に記載の不揮発性半導体メモリデバイスであって、前記不揮発性半導体メモリデバイスはメモリカード内に設けられる不揮発性半導体メモリデバイス。
【請求項３０】
携帯メモリカードであって、
少なくとも複数のビットライン、複数のワードライン、複数のデュアルセル記憶要素を含むデータ記憶アレイであって、前記デュアルセル記憶要素のそれぞれは、少なくとも２つのメモリセルおよび選択デバイスを含む、データ記憶アレイ、および
前記デュアルセル記憶要素に動作可能に接続されたコントローラであって、前記データ記憶アレイに対する読み出しおよび書き込みを制御するように動作するコントローラ、
を備え、
前記ワードラインのうちの特定の１つに沿った３つの隣接デュアルセル記憶要素内の前記メモリセルのうちの２つが同時にプログラミングまたは読み出しされることが可能である携帯メモリカード。
【請求項３１】
請求項３０に記載の携帯メモリカードであって、
前記選択デバイスのそれぞれは前記ワードラインのうちの１つに結合し、
前記メモリセルのそれぞれは、前記ビットラインのうちの１つおよび前記選択デバイスのうちの１つの間で結合し、
前記３つの隣接デュアルセル記憶要素は全体として６つの隣接メモリセルを含む
携帯メモリカード。
【請求項３２】
請求項３０に記載の携帯メモリカードであって、前記データ記憶アレイは、単一の半導体チップ上に設けられる携帯メモリカード。
【請求項３３】
請求項３０に記載の携帯メモリカードであって、前記メモリセルのそれぞれはフローティングゲートを含む携帯メモリカード。
【請求項３４】
不揮発性半導体メモリデバイスであって、
複数のビットライン、
複数のワードライン、および
複数のデュアルメモリセル記憶要素であって、前記デュアルメモリセル記憶要素のそれぞれは、少なくともソース、ドレイン、および前記ワードラインのうちの１つに接続された選択デバイスを含む、デュアルメモリセル記憶要素
を備え、
前記ワードラインのうちのアドレス指定された１つに沿った３つの隣接デュアルメモリセル記憶要素からなるユニットにおける複数のメモリセルが同時にプログラミングまたは読み出しされることが可能である
不揮発性半導体メモリデバイス。
【請求項３５】
請求項３４に記載のメモリデバイスであって、同時にプログラミングまたは読み出しされることが可能である、前記ワードラインのうちのアドレス指定された１つに沿った３つの隣接デュアルメモリセル記憶要素からなるユニットにおける前記複数のメモリセルは、厳密に２つのメモリセルであるメモリデバイス。
【請求項３６】
請求項３４に記載のメモリデバイスであって、前記メモリセルはフローティングゲートを含むメモリデバイス。
【請求項３７】
請求項３４に記載のメモリデバイスであって、前記メモリセルは、１より多いビットのデータを個別に記憶するために、２つの状態より多い状態で動作されるメモリデバイス。
【請求項３８】
請求項３４に記載のメモリデバイスであって、前記メモリデバイスは、前記メモリデバイスに電気的に接続された外部端子を有するカード内で密閉されているメモリデバイス。
【請求項３９】
再プログラム可能な不揮発性半導体メモリデバイスであって、
行方向および列方向に配列された電荷蓄積要素のアレイ、
行方向に沿った前記電荷蓄積要素の間の１つおきの空間に配置された複数のソースおよびドレイン領域、
前記電荷蓄積要素の間を横切って列方向に延びる複数の選択ライン、
前記選択ラインを横切って行方向に延びる複数のワードラインであって、行方向に沿った前記電荷蓄積要素の間の１つおきの空間であり、かつ前記ソースおよびドレイン領域により占有されていない１つおきの空間における選択ゲートとしての複数のワードライン、および
前記ワードラインのうちのアドレス指定された１つに沿った６つの隣接電荷蓄積要素からなる個別ユニットにおける複数の電荷蓄積要素を同時にプログラミングまたは読み出しするために接続されたコントロール回路、
を備える再プログラム可能な不揮発性半導体メモリデバイス
【請求項４０】
請求項３９に記載のメモリデバイスであって、前記複数の電荷蓄積要素を同時にプログラミングまたは読み出しするために接続されたコントロール回路は、前記ワードラインのうちのアドレス指定された１つに沿った６つの隣接電荷蓄積要素からなる個別ユニットにおける厳密に２つの電荷蓄積要素をプログラミングまたは読み出すメモリデバイス。
【請求項４１】
請求項３９に記載のメモリデバイスであって、前記電荷蓄積要素はフローティングゲートであるメモリデバイス。
【請求項４２】
請求項３９に記載のメモリデバイスは、密閉されたカードの形態であるメモリデバイス。
【請求項４３】
行方向および列方向に配列された電荷蓄積要素のアレイと、行方向に沿った前記電荷蓄積要素の間の１つおきの空間に配置された複数のソースおよびドレイン領域と、前記電荷蓄積要素の間を横切って列方向に延びる複数の選択ラインと、前記選択ラインを横切って行方向に延びる複数のワードラインであって、行方向に沿った前記電荷蓄積要素の間の１つおきの空間であり、かつ前記ソースおよびドレイン領域により占有されていない１つおきの空間における選択ゲートとしての複数のワードラインと、を有する再プログラム可能な不揮発性メモリの動作方法であって、
前記ワードラインのうちのアドレス指定された１つに沿って、電荷蓄積要素をアドレス指定すること、
前記ワードラインのうちのアドレス指定された１つに沿った６つの隣接電荷蓄積要素からなる個別ユニットにおける複数の電荷蓄積要素を同時に読み出しまたはプログラミングすること、
を含む方法。
【請求項４４】
請求項４３に記載の方法であって、前記読み出しまたはプログラミングすることは、前記ワードラインのうちのアドレス指定された１つのに沿った６つの隣接電荷蓄積要素からなる個別ユニットにおける厳密に２つの電荷蓄積要素を読み出しまたはプログラミングすることを含む方法。
【請求項４５】
請求項４３に記載の方法であって、前記動作方法における前記アレイの前記電荷蓄積要素は、導電性のフローティングゲートである方法。
【請求項４６】
複数のビットラインと、複数のワードラインと、複数のデュアルセル記憶要素とを有する不揮発性半導体メモリデバイスの動作方法であって、前記デュアルセル記憶要素のそれぞれは２つのセルおよび選択デバイスを含み、前記動作方法は、前記ワードラインのうちの特定の１つに沿った３つの隣接デュアルセル記憶要素内の全部で６つのセルのうちの２つを同時に読み出しまたはプログラミングすることを含む不揮発性半導体メモリデバイスの動作方法。