【事件の表示】
　特願２００７−５５４２５９「パッケージオンパッケージシステムおよびその製造方法」拒絶査定不服審判事件〔平成１８年　８月１０日国際公開、ＷＯ２００６／０８４１７７、平成２０年　８月２１日国内公表、特表２００８−５３３７００〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯 
　本願は，２００６年２月４日（パリ条約による優先権主張外国庁受理２００５年２月４日及び同年１０月２４日，米国）を国際出願日とする出願であって，平成２１年１１月６日付けの拒絶理由通知（いわゆる最後の拒絶理由通知）に対して平成２２年２月１６日付けで特許請求の範囲を対象とする手続補正がなされたが，同年３月８日付けで同手続補正を却下する決定がなされるとともに拒絶査定がなされ，これに対し，同年７月１５日に拒絶査定不服審判の請求がなされると同時に特許請求の範囲を対象とする手続補正がなされたものである。
　
第２．原査定
　原査定における拒絶の理由は，以下のとおりのものと認める。
　「この出願の請求項に係る発明は，その出願前に日本国内又は外国において，頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて，その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。
　１．特開平１０−７０２３３号公報
　２．特開２００１−２６７４９０号公報」
　
第３．平成２２年７月１５日付けの手続補正についての補正却下の決定
〔補正の却下の決定の結論〕
　平成２２年７月１５日付けの手続補正（以下，「本件補正」という。）を却下する。
　
〔理由〕
１．本件補正の概要
　本件補正は，平成２１年１０月７日付けで補正された特許請求の範囲をさらに補正するもので，補正前に
　「【請求項１】第１集積回路（１２６）を有する第１基板（１０６）を提供するステップと，頂面部基板（１１８）（２０２）（２０４）を形成するステップと，貫通穴（１１２）を有する底面部基板（１２０）（２０６）（２０８）を形成するステップと，前記頂面部基板（１１８）（２０２）（２０４）および前記底面部基板（１２０）（２０６）（２０８）を結合して第２基板（１１０）を形成するステップであって，前記底面部基板（１２０）（２０６）（２０８）に設けられた前記貫通穴（１１２）が前記頂面部基板（１１８）（２０２）（２０４）と協働して前記第２基板（１１０）に凹所（１１２）を形成し，前記第２基板（１１０）が第２集積回路（４０２）を有するように構成されたステップと，前記第１集積回路（１２６）を前記凹所（１１２）に少なくとも部分的に受入れかつ，前記第１基板（１０６）の表面の一部を構成する接触点（３０８）に結合されたボールグリッドアレイ（１０８）を介して前記第１および第２基板（１０６）（１１０）の対向する表面同士を離間させた状態で，前記第２基板（１１０）を前記第１基板（１０６）上に実装するステップとを含むパッケージオンパッケージシステム（１００）の製造方法。
　【請求項２】前記第１集積回路（１２６）の周囲に封止体（５０３）を成形するステップと，前記封止体（５０３）を前記凹所（１１２）内に配置するステップとをさらに含む，請求項１に記載のシステム（１００）の製造方法。
　【請求項３】前記第２基板（１１０）を前記第１基板（１０６）上に実装するステップでは，前記ボールグリッドアレイ（１０８）によって前記第１および第２基板（１０６）（１１０）の間に電気的接続を形成する，請求項１に記載のシステム（１００）の製造方法。
　【請求項４】前記第１基板（１０６）の前記第１集積回路（１２６）の下に電気的接続（１１６）を形成するステップをさらに含む，請求項１に記載のシステム（１００）の製造方法。
　【請求項５】前記第２集積回路（４０２）を封止するステップをさらに含む，請求項１に記載のパッケージオンパッケージシステム（１００）の製造方法。
　【請求項６】第１基板（１０６）と，前記第１基板（１０６）上の第１集積回路（１２６）と，頂面部基板（１１８）（２０２）（２０４）と，貫通穴（１１２）を有する底面部基板（１２０）（２０６）（２０８）であって，前記頂面部基板（１１８）（２０２）（２０４）が前記底面部基板（１２０）（２０６）（２０８）に結合されて第２基板（１１０）が形成され，前記底面部基板（１２０）（２０６）（２０８）に設けられた前記貫通穴（１１２）が前記頂面部基板（１１８）（２０２）（２０４）と協働して前記第２基板（１１０）に凹所（１１２）が形成され，前記第１および第２基板（１０６）（１１０）が前記第１集積回路（１２６）を前記凹所（１１２）に少なくとも部分的に受入れるように構成された底面部基板と，前記第１集積回路（１２６）を前記凹所（１１２）に受入れた状態で，前記第１と第２基板（１０６）（１１０）の対向する表面同士が離間するように前記第１基板（１０６）上に前記第２基板（１１０）を実装し，前記第１基板（１０６）の表面の一部を構成する接触点（３０８）に結合されるボールグリッドアレイ（１０８）と，前記第２基板上の第２集積回路とを含むパッケージオンパッケージシステム（１００）。
　【請求項７】前記第１集積回路（１２６）の周囲および前記凹所（１１２）内に封止体（５０３）をさらに備える，請求項６に記載のシステム（１００）。
　【請求項８】前記ボールグリッドアレイ（１０８）により，前記第１および第２基板（１０６）（１１０）の間を電気的に接続する，請求項６に記載のシステム（１００）。
　【請求項９】前記第１基板（１０６）の前記第１集積回路（１２６）の下に電気的接続部（１１６）をさらに備える，請求項６に記載のシステム（１００）。
　【請求項１０】前記第２集積回路（４０２）の周囲の封止体（５０３）を備える，請求項６に記載のシステム（１００）。」
　
とあるのを，次のとおりに補正するものである。
　
　「【請求項１】第１集積回路（１２６）を有する第１基板（１０６）を提供するステップと，積層された第１層（２０２）と第２層（２０４）とを含む頂面部基板（１１８）（２０２）（２０４）を形成するステップと，貫通穴（１１２）を有し，積層された第３層（２０６）と第４層（２０８）とを含む底面部基板（１２０）（２０６）（２０８）を形成するステップと，前記頂面部基板（１１８）（２０２）（２０４）および前記底面部基板（１２０）（２０６）（２０８）を結合して第２基板（１１０）を形成するステップであって，前記底面部基板（１２０）（２０６）（２０８）に設けられた前記貫通穴（１１２）が前記頂面部基板（１１８）（２０２）（２０４）と協働して前記第２基板（１１０）に凹所（１１２）を形成し，前記第２基板（１１０）が前記第１集積回路（１２６）よりも大きく前記凹所（１１２）を覆う第２集積回路（４０２）を有するように構成されたステップと，前記第１集積回路（１２６）を前記凹所（１１２）に少なくとも部分的に受入れかつ，前記第１基板（１０６）の表面の一部を構成する接触点（３０８）に結合されたボールグリッドアレイ（１０８）を介して前記第１および第２基板（１０６）（１１０）の対向する表面同士を離間させた状態で，前記第２基板（１１０）を前記第１基板（１０６）上に実装するステップとを含むパッケージオンパッケージシステム（１００）の製造方法。
　【請求項２】前記第１集積回路（１２６）の周囲に封止体（５０３）を成形するステップと，前記封止体（５０３）を前記凹所（１１２）内に配置するステップとをさらに含む，請求項１に記載のシステム（１００）の製造方法。
　【請求項３】前記第２基板（１１０）を前記第１基板（１０６）上に実装するステップでは，前記ボールグリッドアレイ（１０８）によって前記第１および第２基板（１０６）（１１０）の間に電気的接続を形成する，請求項１に記載のシステム（１００）の製造方法。
　【請求項４】前記第１基板（１０６）の前記第１集積回路（１２６）の下に電気的接続（１１６）を形成するステップをさらに含む，請求項１に記載のシステム（１００）の製造方法。
　【請求項５】前記第２集積回路（４０２）を封止するステップをさらに含む，請求項１に記載のパッケージオンパッケージシステム（１００）の製造方法。
　【請求項６】第１基板（１０６）と，前記第１基板（１０６）上の第１集積回路（１２６）と，積層された第１層（２０２）と第２層（２０４）とを含む頂面部基板（１１８）（２０２）（２０４）と，貫通穴（１１２）を有し，積層された第３層（２０６）と第４層（２０８）とを含む底面部基板（１２０）（２０６）（２０８）であって，前記頂面部基板（１１８）（２０２）（２０４）が前記底面部基板（１２０）（２０６）（２０８）に結合されて第２基板（１１０）が形成され，前記底面部基板（１２０）（２０６）（２０８）に設けられた前記貫通穴（１１２）が前記頂面部基板（１１８）（２０２）（２０４）と協働して前記第２基板（１１０）に凹所（１１２）が形成され，前記第１および第２基板（１０６）（１１０）が前記第１集積回路（１２６）を前記凹所（１１２）に少なくとも部分的に受入れるように構成された底面部基板と，前記第１集積回路（１２６）を前記凹所（１１２）に受入れた状態で，前記第１と第２基板（１０６）（１１０）の対向する表面同士が離間するように前記第１基板（１０６）上に前記第２基板（１１０）を実装し，前記第１基板（１０６）の表面の一部を構成する接触点（３０８）に結合されるボールグリッドアレイ（１０８）と，　前記第２基板上に配置され，前記第１集積回路（１２６）よりも大きく前記凹所（１１２）を覆う第２集積回路とを含むパッケージオンパッケージシステム（１００）。
　【請求項７】前記第１集積回路（１２６）の周囲および前記凹所（１１２）内に封止体（５０３）をさらに備える，請求項６に記載のシステム（１００）。
　【請求項８】前記ボールグリッドアレイ（１０８）により，前記第１および第２基板（１０６）（１１０）の間を電気的に接続する，請求項６に記載のシステム（１００）。
　【請求項９】前記第１基板（１０６）の前記第１集積回路（１２６）の下に電気的接続部（１１６）をさらに備える，請求項６に記載のシステム（１００）。
　【請求項１０】前記第２集積回路（４０２）の周囲の封止体（５０３）を備える，請求項６に記載のシステム（１００）。」
　
　補正後の請求項１ないし請求項１０は，それぞれ補正前の請求項１ないし請求項１０に対応する。請求項１及び請求項６の補正は，補正前の発明特定事項である「頂面部基板」について，「積層された第１層と第２層とを含む」ものであること，補正前の発明特定事項である「底面部基板」について，「積層された第３層と第４層とを含む」ものであること，補正前の発明特定事項である「第２集積回路」について，「第１集積回路よりも大きく凹所を覆う」ものであることを，それぞれ特定したものである。請求項２ないし請求項５は，記載自体に変更はないが，いずれも請求項１を引用するものであり，また，請求項７ないし請求項１０は，記載自体に変更はないが，いずれも請求項６を引用するものであるから，これらの請求項についても，実質的に上記と同じ内容の補正がなされたといえる。
　そして，本件補正が産業上の利用分野及び解決しようとする課題を変更するものでないことは明らかである。
　したがって，本件補正は，平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項第２号の特許請求の範囲の減縮を目的とするものに該当する。
　そこで，本件補正後の請求項６に記載された事項により特定される発明（以下，「本願補正発明」という。）が，特許出願の際独立して特許を受けることができるものであるか（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合するか）について検討する。
　
２．引用刊行物
（１）原査定の拒絶の理由に引用され，本願の出願前に頒布された刊行物である特開平１０−７０２３３号公報（以下，「引用例１」という。）には，図面とともに，次の事項が記載されている。
　１ａ）「【０００１】
【発明の属する技術分野】本発明は，集積回路，メモリ・チップなどのようなマルチ電子デバイスのための電子デバイス・パッケージに関する。」
　１ｂ）「【００１４】図５および図６には，本発明のマルチ電子デバイス・パッケージ５００の第２の実施例を示す。マルチ電子デバイス・パッケージ５００は，第１の面５１４と，対向する第２の面５１６とを有する第１の基板５１２を備えている。第１の導電回路層５１８は，第１の基板５１２の第１の面５１４に形成されている。第２の導電回路層５２０は，第１の基板５１２の第２の面５１６に形成されている。第２の導電回路層５２０は，第１の導電回路層５１８に電気的に接続されている。第２の導電回路層５２０は，第３の外部回路化基板（図示せず）に電気的に接続できるように構成されている。コンタクト５２３ａ，５２３ｂを有する第１の電子デバイス５２２は，第１の基板５１２に取り付けられ，第１の導電回路層５１８に電気的に接続されている。また，第１の面５２６および第２の面５２８を有する第２の基板５２４が含まれている。第３の導電回路層５３０は，第２の基板５２４の第１の面５２６に形成されている。コンタクト５２３ｃ，５２３ｄを有する第２の電子デバイス５３２は，第２の基板５２４に接続され，第３の導電回路層５３０に電気的に接続されている。第４の導電回路層５３４は，第２の基板５２４の第２の面５２８に形成されている。第４の導電回路層５３４は，第３の導電回路層５３０に電気的に接続されている。マルチ電子デバイス・パッケージ５００は，好ましくはエポキシ樹脂よりなる第１のカプセル封止部５３６を有し，この封止部は，第１の電子デバイス５２２と，第１の導電回路層５１８の一部とを覆っている。第２の基板５２４は，凹部５３８を有している。この凹部は，第２の基板５２４の第２の面５２８から，第２の基板５２４内に部分的に拡がっている。第１および第２の基板５１２，５２４は，共通界面に沿って，互いに接着されている。この場合，第２の基板５２４の第２の面５２８は，第１の基板５１２の第１の面５１４に対面している。第１のカプセル封止部５３６の少なくとも一部は，凹部５３８内に延び，第２の基板５２４の第２の面５２８と，第１の基板５１２の第１の面５１４との間の距離を小さくする。
【００１５】マルチ電子デバイス・パッケージ５００は，さらに，少なくとも１つのメッキ・スルーホール５４０ａ，５４０ｂ，５４０ｃを有している。これらスルーホールは，第１の基板５１２を貫通し，第１および第２の導電回路層５１８，５２０を電気的に接続する。さらに，電子デバイス・パッケージ５００は，さらに，少なくとも１つのメッキ・スルーホール５４２ａ，５４２ｂを有している。これらスルーホールは，第２の基板５２４を貫通し，第３および第４の導電回路層５３０，５３４を電気的に接続する。第２の導電回路層５２０は，複数の半田ボール・パッド５４４，５４６，５４８，５５０，５５２，５５４，５５６を有している。半田ボール５５８，５６０，５６２，５６４，５６６，５６８，５７０は，各半田ボール・パッド５４４，５４６，５４８，５５０，５５２，５５４，５５６にそれぞれ接続され，第２の導電回路層５２０を第３の外部回路化基板に電気的に接続し，およびマルチ電子デバイス・パッケージ５００を，第３の外部回路化基板に物理的に取り付ける。第１の導電回路層５１８は，複数の半田ボール・パッド５７２，５７４，５７６，５７８，５８０，５８２を有している。第４の導電回路層５３４は，第１の導電回路層５１８の各半田ボール・パッド５７２，５７４，５７６，５７８，５８０，５８２に対応する半田ボール・パッド５８４，５８６，５８８，５９０，６００，６０２を有している。半田ボール６０４，６０６，６０８，６１０，６１２，６１４は，各半田ボール・パッド５７２，５７４，５７６，５７８，５８０，５８２および対応する半田ボール・パッド５８４，５８６，５８８，５９０，６００，６０２に接続され，第１の基板５１２を共通界面に沿って，第２の基板５２４に取り付け，第１の導電回路層５１８を，第４の導電回路層５３４に電気的に接続する。
【００１６】第１のカプセル封止部５３６は，第２の基板５２４，および特に凹部５３８に接合される。図示しないが，第１および第２の基板５１２，５１４は，カプセル封止される伝熱および導電プレーンを有している。これらのプレーンは，第１の電子デバイス５２２および第２の電子デバイス５３２によって発生される熱を放散する。ボンディング・ワイヤ６１６ａ，６１６ｂは，第１の電子デバイス５２２のコンタクト５２３ａ，５２３ｂと，第１の導電回路層５１８との間でワイヤ・ボンディングされ，第１の電子デバイス５２２を第１の導電回路層５１８に電気的に接続する。また，ボンディング・ワイヤ６１６ｃ，６１６ｄは，第２の電子デバイス５３２のコンタクト５２３ｃ，５２３ｄと，第３の導電回路層５３０との間でワイヤ・ボンデイングされ，第２の電子デバイス５３２を第３の導電回路層５３０に電気的に接続する。第１のカプセル封止部５３６は，さらに，第１の電子デバイス５２２と第１の導電回路層５１８との間に接続されたボンディング・ワイヤ５１６ａ，６１６ｂを覆っている。エポキシ樹脂よりなる第２のカプセル封止部６１８は，第２の電子デバイス５３２と，第３の導電回路層５３０の少なくとも一部と，第２の電子デバイス５３２を第３の導電回路層５３０に電気的に接続するボンディング・ワイヤ６１６ｃ，６１６ｄとを覆っている。」
　１ｃ）図６を参照すると，第２の電子デバイスは第１の電子デバイスとほぼ同じ大きさであることが看取できる。
　
　上記記載事項１ａ〜１ｃ及び図面の記載によれば，引用例１には，次の発明（以下，「引用発明」という。）が記載されているといえる。なお，引用例１における第１の基板５１２の「第１の面５１４」と「第２の面５１６」は，図６との対応を分かり易くするため，それぞれ「上面」，「下面」と呼ぶこととし，第２の基板５２４についても同様とする。
　「第１の基板と第２の基板を備えた集積回路等のマルチ電子デバイスのためのパッケージであって，第１の基板は，上面に第１の導電回路層が形成されるとともに下面に第２の導電回路層が形成され，第１の導電回路層と第２の導電回路層はスルーホールを介して電気的に接続され，第１の基板に取り付けられた第１の電子デバイスはボンディングワイヤ６１６ａ，６１６ｂにより第１の導電回路層に電気的に接続され，第２の基板は，上面に第３の導電回路層が形成されるとともに下面に第４の導電回路層が形成され，第３の導電回路層と第４の導電回路層はスルーホールを介して電気的に接続され，第２の基板に取り付けられ第１の電子デバイスとほぼ同じ大きさの第２の電子デバイスはボンディングワイヤ６１６ｃ，６１６ｄにより第３の導電回路層に電気的に接続され，第１の導電回路層の半田ボールパッドと第４の導電回路層の半田ボールパッドとが半田ボールで接続されることにより，第１の基板が第２の基板に取り付けられるとともに第１の導電回路層が第４の導電回路層に電気的に接続され，第１の電子デバイス，ボンディングワイヤ６１６ａ，６１６ｂ及び第１の導電回路層の一部を覆う封止部が第２の基板に形成された凹部内に延びることにより，第１の基板と第２の基板との間の距離を小さくするようにしたマルチ電子デバイスパッケージ。」
　
（２）同じく，原査定の拒絶の理由に引用され，本願の出願前に頒布された刊行物である特開２００１−２６７４９０号公報（以下，「引用例２」という。）には，図面とともに，次の事項が記載されている。
　２ａ）「【請求項１】回路基板を複数枚積層して内部に半導体チップを収容した状態に構成されるものであって，前記回路基板の一方の面には導体回路が形成されるとともに，前記半導体チップがその導体回路と接続されて前記一方の面に実装され，他方の面には積層される他の回路基板に実装された半導体チップを逃げるための収容凹部が形成され，その収容凹部から外れた位置にはその回路基板を貫通して前記導体回路に連なるビアバンプが形成され，他の回路基板との積層状態で前記ビアバンプにより前記回路基板間の層間接続がされていることを特徴とする半導体モジュール。
【請求項２】前記回路基板の収容凹部は，開口部を有する枠型基板と平坦基板とを貼り合わせることにより前記枠型基板の前記開口部により形成されていることを特徴とする請求項１記載の半導体モジュール。」
　２ｂ）「【０００７】
【発明の実施の形態】以下，本発明をメモリモジュールに適用した第１実施形態について図１〜図６を参照して説明する。図１に中間層に積層される中間回路基板１０を示した。これは図２に示すように平坦基板１１と，四角の開口部１２Ａを備えた枠型基板１２とを貼り合わせることにより形成されたもので，上記開口部１２Ａによって後述する半導体チップ１３を収容する収容凹部１４が下面に形成されている。これらの回路基板１１，１２は厚さ例えば７５μｍで，ガラスエポキシを絶縁基材としたもので，平坦基板１１には予め銅箔をエッチングすることにより所要の回路パターン１５が形成されている。そして，この平坦基板１１の表面には例えばＩＣメモリの半導体チップ１３が回路パターン１５上にフリップチップ実装されている。
【０００８】また，収容凹部１４を取り囲む周囲部分には，互いに貼り合わされた平坦基板１１と枠型基板１２との双方を貫通してビアホール１６が枠型基板１２側から回路パターン１５に届くようにレーザー照射によって形成され，その内部に例えば電解銅メッキと電解スズメッキとを順に行うことによってビアホール１６を充填するビアバンプ１７が形成されている。このビアバンプ１７の一端側は回路パターン１５に接触しており，他端側は枠型基板１２の下面から僅かに突出した状態となっている。このような構成の中間回路基板１０は本実施形態では例えば３枚準備される。」
　
３．対比・判断
　本願補正発明と引用発明とを対比する。
　引用発明の「第１の基板」，「第２の基板」，「第１の電子デバイス」，「第２の電子デバイス」，「第２の基板に形成された凹部」，「第１の導電回路層の半田ボールパッド」，「半田ボール」，「マルチ電子デバイスパッケージ」は，それぞれ本願補正発明の「第１基板」，「第２基板」，「第１集積回路」，「第２集積回路」，「凹所」，「第１基板の表面の一部を構成する接触点」，「ボールグリッドアレイ」，「パッケージオンパッケージシステム」に相当する。
　引用発明は，半田ボールにより，第１の基板と第２の基板の対向する表面同士が離間するように，第１の基板上に第２の基板が実装されるものであることは明らかである。
　したがって，本願補正発明と引用発明は，本願補正発明の表記にできるだけしたがえば，
　「第１基板と，前記第１基板上の第１集積回路と，凹所が形成される第２基板と，前記第１と第２基板の対向する表面同士が離間するように前記第１基板上に前記第２基板を実装し，前記第１基板の表面の一部を構成する接触点に結合されるボールグリッドアレイと，前記第２基板上に配置される第２集積回路とを含むパッケージオンパッケージシステム。」の点で一致し，次の点で相違する。
　
［相違点１］
　本願補正発明の第２基板は，積層された第１層と第２層とを含む頂面部基板が，貫通穴を有し積層された第３層と第４層とを含む底面部基板に結合されることによって形成されるものであり，底面部基板に設けられた貫通穴が頂面部基板と協働して第２基板に凹所が形成されるのに対して，引用発明の第２の基板は，どのようにして凹部が形成されるのか明らかでない点。
［相違点２］
　本願補正発明の凹所は，第１集積回路を少なくとも部分的に受入れるのに対して，引用発明の凹部は，第１の電子デバイス，ボンディングワイヤ等を覆う封止部の一部を収容するものであるが，第１の電子デバイスの一部を収容するといえるか否かは明らかでない点。
［相違点３］
　本願補正発明の第２集積回路は，第１集積回路よりも大きく，凹所を覆うのに対して，引用発明の第２の電子デバイスは，第１の電子デバイスとほぼ同じ大きさであり，凹部を覆っているとはいえない点。
　
　相違点１について検討する。引用例２には，開口部を有する枠型基板と平坦基板とを貼り合わせることにより，半導体チップを収容する凹部を該開口部の箇所に形成する半導体モジュールが記載されている（記載事項２ａ及び２ｂ参照）。引用発明は，第２基板に凹部が形成されるものであるところ，該凹部を形成するために，開口部を有する枠型基板と平坦基板とを貼り合わせるという手法を用いることは，引用例２を参酌することにより，当業者が容易に想到し得たことである。また，半導体チップ（集積回路）が実装される基板を多層構造とすることは，例えば，特開平８−１７２１４４号公報や特開平８−２１３５４３号公報等に示されるように，従来からよく知られており，上記枠型基板と上記平坦基板をそれぞれ多層構造とすることは，当業者が適宜なし得た程度の事項に過ぎない。したがって，相違点１は，引用例２に記載された事項及び上記周知技術を参酌することにより，当業者が容易に想到し得たことである。
　相違点２について検討する。引用発明は，第１の電子デバイス，ボンディングワイヤ等を覆う封止部が第２の基板に形成された凹部に入り込むようにすることで，第１の基板と第２の基板との間の距離を小さくするようにしたものであり，半田ボールの高さ，凹部の深さ，第１の電子デバイスの厚さ等に応じて，第１の電子デバイスの一部も凹部に入り込む形態を採るものといえる。また，半導体チップ（集積回路）が取り付けられる基板と対向して配置される基板に，該半導体チップの一部を収容する凹部を形成することは，引用例２に記載されている。したがって，相違点２は，引用発明の思想の範囲で当業者が容易に想到し得たということができるほか，引用例２を参酌することによって当業者が容易に想到し得たということもできる。
　相違点３について検討する。同じサイズの半導体チップ（集積回路）を積み重ねるように配置するパッケージも，異なるサイズの半導体チップ（集積回路）を積み重ねるように配置するパッケージも，従来からよく知られている。後者の例として，例えば，特開２００２−７６２５０号公報，特開２００２−１４１４５９号公報，特開２００２−１５８３２６号公報，特開２００３−１２４４３３号公報を挙げることができる。引用発明において，第２の電子デバイスを，第１の電子デバイスより大きくすることは，上記周知技術を参酌することにより，当業者が容易に想到し得たことである。また，その大きさを凹所を覆う程度とすることに格別の技術的意義は見いだせないから，相違点３は，上記周知技術を参酌することにより，当業者が容易に想到し得たというべきである。なお，本願補正発明において，「凹所」は空間であり，「凹所」と「第２集積回路」との間には「第１層と第２層とを含む頂面部基板」が介在すると解されるから，本願補正発明における「凹所を覆う第２集積回路」は，第２集積回路が凹所に対面してこれを覆うことを意味するものではなく，第２集積回路が頂面部基板を挟んで凹所を覆うことを意味すると解される。
　
　以上のことから，本願補正発明は，引用発明，引用例２に記載された事項及び周知技術に基づいて，当業者が容易に発明をすることができたものであるので，特許法第２９条第２項の規定により，特許出願の際独立して特許を受けることができない。
　
４．むすび
　以上のとおりであるから，本件補正は，平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に違反するので，同法１５９条第１項の規定において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
第４．本願発明
　本件補正は，上記のとおり却下されたので，本願の請求項６に係る発明は，平成２１年１０月７日付けで補正された特許請求の範囲の請求項６に記載された事項により特定されるとおりのものである（以下，「本願発明」という。「第３」の「１．本件補正の概要」参照。）。
　
第５．引用刊行物
　原査定の拒絶の理由に引用された刊行物及びその記載事項は，前記「第３」の「２．引用刊行物」に記載したとおりである。
　
第６．対比・判断
　本願発明は，本願補正発明から，頂面部基板が「積層された第１層と第２層とを含む」こと，底面部基板が「積層された第３層と第４層とを含む」こと，第２集積回路が「第１集積回路よりも大きく凹所を覆う」ことの各限定を外したものであるから，本願発明は，引用発明及び引用例２に記載された事項に基づいて，当業者が容易に発明をすることができたものである。
　
第７．むすび 
　以上のとおり，本願発明は，引用発明及び引用例２に記載された事項に基づいて当業者が容易に発明できたものであって，特許法第２９条第２項の規定により特許を受けることができないから，本願の他の請求項に係る発明について検討するまでもなく，本願は拒絶されるべきものである。 
　したがって，原査定は妥当であり，結論のとおり審決する。