【手続補正書】
【提出日】平成17年11月4日(2005.11.4)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】  第１の記憶チャネルと、
前記第１の記憶チャネルに結合された第１のコントローラと、
前記第１の記憶チャネルに結合された第１の記憶装置と、
第２の記憶チャネルと、
前記第２の記憶チャネルに結合された第２の記憶装置と、
前記第１の記憶チャネルと前記第２の記憶チャネルとに結合され、第１の状態で前記第１の記憶チャネルを前記第２の記憶チャネルから分離し、第２の状態で前記第１の記憶チャネルと前記第２の記憶チャネルとを接続するスイッチと、
第１のコントローラの障害が検出された場合に前記スイッチを前記第２の状態にするロジックとを含むデータ記憶システム。
【請求項２】  前記第１の記憶装置がディスク・ドライブを含む請求項１に記載のデータ記憶システム。
【請求項３】  前記第１の記憶装置がランダム・アクセス・メモリ（ＲＡＭ）ディスクを含む請求項１に記載のデータ記憶システム。
【請求項４】  前記第１の記憶装置がテープ・ドライブを含む請求項１に記載のデータ記憶システム。
【請求項５】  前記第１の記憶装置がメモリ・チップを含む請求項１に記載のデータ記憶システム。
【請求項６】  前記第１の記憶チャネルがファイバ・チャネル・バスを含む請求項１に記載のデータ記憶システム。
【請求項７】  前記第１の記憶チャネルがスモール・コンピュータ・システム（ＳＣＳＩ）バスを含む請求項１に記載のデータ記憶システム。
【請求項８】  前記第１の記憶チャネルがストレージ・システム・アーキテクチャ（ＳＳＡ）バスを含む請求項１に記載のデータ記憶システム。
【請求項９】  前記第１の記憶チャネルがＡＴアタッチメント（ＡＴＡ）バスを含む請求項１に記載のデータ記憶システム。
【請求項１０】  前記第１の記憶チャネルがメモリ・バスを含む請求項１に記載のデータ記憶システム。
【請求項１１】  前記第１の記憶チャネルに結合された複数の記憶装置を含む請求項１に記載のデータ記憶システム。
【請求項１２】  前記複数の記憶装置がディスク・ドライブを含む請求項１１に記載のデータ記憶システム。
【請求項１３】  前記第１のコントローラと前記第１の記憶装置とに結合された第３の記憶チャネルと、
前記第２の記憶装置に結合された第４の記憶チャネルとを含む請求項１に記載のデータ記憶システム。
【請求項１４】  前記第３の記憶チャネルと前記第４の記憶チャネルとに結合され、第１の状態で前記第３の記憶チャネルを前記第４の記憶チャネルから分離し、第２の状態で前記第３の記憶チャネルと前記第４の記憶チャネルとを結合する第２のスイッチを含む請求項１３に記載のデータ記憶システム。
【請求項１５】  前記第２の記憶チャネルに結合された第２の複数の記憶装置を含む請求項１１に記載のデータ記憶システム。
【請求項１６】  前記スイッチが前記第１の状態および前記第２の状態になるのを制御するコンピュータに前記スイッチが結合された請求項１に記載のデータ記憶システム。
【請求項１７】  前記第１のコントローラと、前記第２の記憶チャネルに結合された第２のコントローラとから信号を受け取った場合、前記スイッチを前記第１の状態にするロジックを含む請求項１に記載のデータ記憶システム。
【請求項１８】  前記スイッチを前記第２の状態にし、前記第１のコントローラと前記第２の記憶チャネルに結合された第２のコントローラとの間でのデータのミラーリングを起動するロジックを含む請求項１に記載のデータ記憶システム。
【請求項１９】  前記第１のコントローラがＲＡＩＤコントローラを含む請求項１に記載のデータ記憶システム。
【請求項２０】  前記第１のコントローラがメモリ・コントローラを含む請求項１に記載のデータ記憶システム。
【請求項２１】  前記第１のコントローラがディスク・コントローラを含む請求項１に記載のデータ記憶システム。
【請求項２２】  第１の記憶チャネルと、
前記第１の記憶チャネルに結合された第１のコントローラと、
前記第１の記憶チャネルに結合された第１の記憶装置と、
第２の記憶チャネルと、
前記第２の記憶チャネルに結合された第２のコントローラと、
前記第２の記憶チャネルに結合された第２の記憶装置と、
前記第１のコントローラと前記第１の記憶装置とに結合された第３の記憶チャネルと、
前記第２のコントローラと前記第２の記憶装置とに結合された第４の記憶チャネルと、
前記第１の記憶チャネルと前記第２の記憶チャネルとに結合され、第１の状態で前記第１の記憶チャネルを前記第２の記憶チャネルから分離し、第２の状態で前記第１の記憶チャネルと前記第２の記憶チャネルとを接続する第１のスイッチと、
前記第３の記憶チャネルと前記第４の記憶チャネルとに結合され、第１の状態で前記第３の記憶チャネルを前記第４の記憶チャネルから分離し、第２の状態で前記第３の記憶チャネルと前記第４の記憶チャネルとを接続する第２のスイッチとを含み、
前記第１のコントローラが障害を起こすと、前記第１のスイッチが前記第１のスイッチの前記第２の状態となり、前記第２のスイッチが前記第２のスイッチの前記第２の状態となるデータ記憶システム。
【請求項２３】  前記第１のコントローラが前記第２のコントローラ内のミラーリング・データのためのメモリを有する請求項２２に記載のデータ記憶システム。
【請求項２４】  第１の記憶チャネルと、前記第１の記憶チャネルに結合された第１の記憶装置と、前記第１の記憶チャネルに結合された動作可能な第１のコントローラと、第２の記憶チャネルと、前記第２の記憶チャネルに結合された第２の記憶装置と、前記第１の記憶チャネルと前記第２の記憶チャネルとに結合されたスイッチとを有するデータ記憶システムを制御する方法であって、
第２のコントローラが前記第２の記憶チャネルに結合されており動作可能であるか否かを検出するステップと、
前記第２のコントローラが前記記憶チャネルに結合されており動作可能である場合、前記スイッチを開くステップと、
前記第２の記憶チャネルに動作可能コントローラが結合されていない場合、前記スイッチを閉じるステップとを含み、
前記第２の記憶チャネルに動作可能コントローラが結合されておらず、前記第２の記憶チャネルに障害コントローラが結合されているかまたはコントローラが結合されていない方法。
【請求項２５】  第１の記憶チャネルと、
前記第１の記憶チャネルに結合された第１のコントローラと、
前記第１の記憶チャネルに結合された第１の記憶装置と、
第２の記憶チャネルと、
前記第２の記憶チャネルに結合された第２の記憶装置と、
前記第２の記憶チャネルに結合された第２のコントローラと、
前記第１の記憶チャネルと前記第２の記憶チャネルとに結合されたスイッチと、
前記第２のコントローラを周期的にポーリングするように結合されたロジックとを含み、
前記ロジックが、前記第２の記憶チャネルに動作可能な第２のコントローラが結合されている場合に前記スイッチを開かせ、前記第２の記憶チャネルに動作可能な第２のコントローラが結合されていない場合に前記スイッチを閉じさせるデータ記憶システム。
【請求項２６】  前記データ記憶システムが前記第１のコントローラに結合された第３の記憶チャネルと、前記第２のコントローラに結合された第４の記憶チャネルと、前記第３の記憶チャネルと前記第４の記憶チャネルとに結合された第２のスイッチとを有し、前記ロジックが、キャッシュ・ミラーリングが使用可能にされた場合に前記第２のスイッチを閉じさせる請求項２５に記載のデータ記憶システム。
【請求項２７】  第１の記憶チャネルと、
前記第１の記憶チャネルに結合された第１のコントローラと、
前記第１の記憶チャネルに結合された第１の記憶装置と、
第２の記憶チャネルと、
前記第２の記憶チャネルに結合された第２の記憶装置と、
前記第１の記憶チャネルと前記第２の記憶チャネルとに結合され、第１の状態で前記第１の記憶チャネルを前記第２の記憶チャネルから分離し、第２の状態で前記第１の記憶チャネルと前記第２の記憶チャネルとを接続するスイッチと、
前記第１のコントローラから信号を受け取った場合に前記スイッチを前記第１の状態にするロジックと、
前記第２の記憶チャネルに結合された第２のコントローラとを含むデータ記憶システム。
【請求項２８】  前記第１の記憶装置がディスク・ドライブである請求項２７に記載のデータ記憶システム。
【請求項２９】  前記第１の記憶装置がランダム・アクセス・メモリ（ＲＡＭ）ディスクを含む請求項２７に記載のデータ記憶システム。
【請求項３０】  前記第１の記憶装置がテープ・ドライブを含む請求項２７に記載のデータ記憶システム。
【請求項３１】  前記第１の記憶装置がメモリ・チップを含む請求項２７に記載のデータ記憶システム。
【請求項３２】  前記第１の記憶チャネルがファイバ・チャネル・バスを含む請求項２７に記載のデータ記憶システム。
【請求項３３】  前記第１の記憶チャネルがスモール・コンピュータ・システム（ＳＣＳＩ）バスを含む請求項２７に記載のデータ記憶システム。
【請求項３４】  前記第１の記憶チャネルがストレージ・システム・アーキテクチャ（ＳＳＡ）バスを含む請求項２７に記載のデータ記憶システム。
【請求項３５】  前記第１の記憶チャネルがＡＴアタッチメント（ＡＴＡ）バスを含む請求項５９に記載のデータ記憶システム。
【請求項３６】  前記第１の記憶チャネルがメモリ・バスを含む請求項２７に記載のデータ記憶システム。
【請求項３７】  前記第１の記憶チャネルに結合された複数の記憶装置を含む請求項２７に記載のデータ記憶システム。
【請求項３８】  前記複数の記憶装置がディスク・ドライブを含む請求項２７に記載のデータ記憶システム。
【請求項３９】  前記第１のコントローラと前記第１の記憶装置とに結合された第３の記憶チャネルと、
前記第２の記憶装置に結合された第４の記憶チャネルとを含む請求項２７に記載のデータ記憶システム。
【請求項４０】  前記第３の記憶チャネルと前記第４の記憶チャネルとに結合され、第１の状態で前記第３の記憶チャネルを前記第４の記憶チャネルから分離し、第２の状態で前記第３の記憶チャネルと前記第４の記憶チャネルとを接続する第２のスイッチを含む請求項７１に記載のデータ記憶システム。
【請求項４１】  前記第２の記憶チャネルに結合された第２の複数の記憶装置を含む請求項６９に記載のデータ記憶システム。
【請求項４２】  前記スイッチを前記第２の状態にし、前記第１のコントローラと前記第２のコントローラとの間でのデータのミラーリングを起動するロジックを含む請求項２７に記載のデータ記憶システム。
【請求項４３】  前記第１のコントローラがＲＡＩＤコントローラを含む請求項２７に記載のデータ記憶システム。
【請求項４４】  前記第１のコントローラがメモリ・コントローラを含む請求項２７に記載のデータ記憶システム。
【請求項４５】  前記第１のコントローラがディスク・コントローラを含む請求項２７に記載データ記憶システム。
【請求項４６】  第１の記憶チャネルと、前記第１の記憶チャネルに結合された第１の記憶装置と、前記第１の記憶チャネルに結合された動作可能な第１のコントローラと、第２の記憶チャネルと、前記第２の記憶チャネルに結合された第２の記憶装置と、前記第１の記憶チャネルと前記第２の記憶チャネルとに結合されたスイッチとを有するデータ記憶システムを制御する方法であって、
第２のコントローラが前記第２の記憶チャネルに結合されて動作可能であるか否かを検出するステップと、
前記第２のコントローラが前記第２の記憶チャネルに結合され、動作可能である場合、前記スイッチを開くステップと、
前記第２の記憶チャネルに結合された前記第２のコントローラを周期的にポーリングするステップと、
前記第２のコントローラに障害がある場合、前記スイッチを閉じるステップとを含む方法。
【請求項４７】  前記第２の記憶チャネルに動作可能コントローラが結合されていない場合、前記スイッチを閉じるステップを含む請求項４６に記載の方法。
【請求項４８】  第１の記憶チャネルと、前記第１の記憶チャネルに結合された第１の記憶装置と、前記第１の記憶チャネルに結合された動作可能な第１のコントローラと、第２の記憶チャネルと、前記第２の記憶チャネルに結合された第２の記憶装置と、前記第１の記憶チャネルと前記第２の記憶チャネルとに結合された第１のスイッチとを有し、前記第１の記憶チャネルに結合された前記動作可能な第１のコントローラに結合された第３の記憶チャネルと、前記第２の記憶チャネルに結合された第２のコントローラに結合された第４の記憶チャネルと、前記第３の記憶チャネルと前記第４の記憶チャネルとに結合された第２のスイッチとを有するデータ記憶システムを制御する方法であって、
前記第２のコントローラが前記第２の記憶チャネルに結合されて動作可能であるか否かを検出するステップと、
前記第２のコントローラが前記第２の記憶チャネルに結合され、動作可能である場合、前記第１のスイッチを開くステップと、
前記第２のスイッチを閉じるステップと、
前記第１のコントローラから前記第２のコントローラにデータをコピーするステップとを含む方法。
【請求項４９】  第１の記憶チャネルと、前記第１の記憶チャネルに結合された第１の記憶装置と、前記第１の記憶チャネルに結合された動作可能な第１のコントローラと、第２の記憶チャネルと、前記第２の記憶チャネルに結合された第２の記憶装置と、前記第１の記憶チャネルと前記第２の記憶チャネルとに結合された第１のスイッチを有し、前記第１のコントローラに結合された第３の記憶チャネルと、前記第２のコントローラに結合された第４の記憶チャネルと、前記第３および第４の記憶チャネルに結合された第２のスイッチとを有するデータ記憶システムを制御する方法であって、
前記第２のコントローラが前記第２の記憶チャネルに結合されて動作可能であるか否かを検出するステップと、
前記第２のコントローラが前記第２の記憶チャネルに結合され、動作可能な場合、前記第１のスイッチを開くステップと、
キャッシュ・ミラーリングが使用可能にされた場合、前記第２のスイッチを閉じるステップとを含む方法。
【請求項５０】  前記スイッチがループ回復回路である請求項２７に記載のデータ記憶システム。
【請求項５１】  前記第２のスイッチが第２のループ回復回路である請求項４０に記載のデータ記憶システム。