(57)【要約】【課題】汎用性の高いドライバＩＣを提供する。【解決手段】ドライバＩＣは、外部から入力される画像信号からアナログデータ信号を生成する機能、アナログデータ信号を出力ピンから出力する機能、及び、外部から入力されるデジタル信号のデータに応じて交流駆動用データ信号または直流駆動用データ信号に前記アナログデータ信号を設定する機能を備える。例えば、ドライバＩＣは奇数列の出力ピンから交流駆動用データ信号を、偶数列の出力ピンから直流駆動用データ信号を出力できる。さらに、ドライバＩＣは、全ての出力ピンから交流駆動用データ信号あるいは直流駆動用データ信号を出力できる。ドライバＩＣは、液晶表示パネル、自発光型パネル、および１のサブ画素が液晶素子と発光素子とを有するハイブリッド表示パネルを駆動できる。【選択図】図７
2017062474.tif 000002
【特許請求の範囲】
【請求項１】
ソース線を駆動する機能を有するドライバＩＣであって、
出力ピンを有し、
外部から入力される画像信号から、アナログデータ信号を生成する機能と、
前記アナログデータ信号を前記出力ピンから出力する機能と、
外部から入力されるデジタル信号のデータに応じて、前記出力ピンから出力させるアナログデータ信号を交流電圧信号として出力するか、直流電圧信号として出力するかを設定する機能を備えるドライバＩＣ。
【請求項２】
第１出力ピンおよび第２出力ピンが設けられており、
外部からデジタル信号が入力され、
前記デジタル信号のデータには少なくとも第１乃至第３データがあり、
外部から入力される画像信号から第１アナログデータ信号を生成する機能と、
前記画像信号から第２アナログデータ信号を生成する機能と、
前記第２アナログデータ信号を前記第２出力ピンから出力する機能と、
前記デジタル信号のデータが前記第１データである場合、前記第１アナログデータ信号を交流電圧信号として、前記第１出力ピンから出力し、かつ前記第２アナログデータ信号を直流電圧信号として前記第２出力ピンから出力する機能と、
前記デジタル信号のデータが前記第２データである場合、前記第１アナログデータ信号を交流電圧信号として、前記第１出力ピンから出力し、かつ前記第２アナログデータ信号を交流電圧信号として前記第２出力ピンから出力する機能と、
前記デジタル信号のデータが前記第３データである場合、前記第１アナログデータ信号を直流電圧信号として、前記第１出力ピンから出力し、かつ前記第２アナログデータ信号を直流電圧信号として前記第２出力ピンから出力する機能と、
を備えるドライバＩＣ。
【請求項３】
請求項１または２において、
前記画像信号および前記デジタル信号はそれぞれ差動信号であるドライバＩＣ。
【請求項４】
第１出力ピン、
第２出力ピン、
ロジック回路、
シフトレジスタ、
ラッチ回路、
デジタルーアナログ変換回路、
マルチプレクサ、
および増幅回路を有するドライバＩＣであって、
前記ロジック回路は、
第１乃至第３制御信号を生成する機能と、
外部から入力される画像信号から第１デジタルデータ信号および前記第２デジタルデータ信号を生成する機能と、
を備え、
前記ラッチ回路は、
前記シフトレジスタの出力信号に従い、前記第１デジタルデータ信号および前記第２デジタルデータ信号をラッチする機能と、
前記第１制御信号に従い、前記第１デジタルデータ信号、および前記第２デジタルデータ信号を出力する機能と、
を備え、
前記デジタルーアナログ変換回路は、
前記第１デジタル信号のデータに基づき、極性が正の信号と負の信号とでなる第１アナログデータ信号対を生成する機能と、
前記第２デジタル信号のデータに基づき、極性が正の信号と負の信号とでなる第２アナログデータ信号対を生成する機能と、
を備え、
前記マルチプレクサは、
前記第２制御信号のデータに基づき、前記第１アナログデータ信号対の一方を前記増幅回路に出力する機能と、
前記第３制御信号のデータに基づき、前記第２アナログデータ信号対の一方を前記増幅回路に出力する機能と、
を備え、
前記増幅回路は、
前記マルチプレクサから出力された前記第１アナログデータ信号を増幅して、前記第１出力ピンに出力する機能と、
前記マルチプレクサから出力された前記第２アナログデータ信号を増幅して、前記第２出力ピンに出力する機能と、
を備えるドライバＩＣ。
【請求項５】
表示パネル、およびドライバを有する電子機器であって、
前記ドライバは前記表示パネルに電気的に接続され、
前記ドライバは、請求項１乃至４の何れか１項に記載のドライバＩＣを１または複数有する電子機器。
【請求項６】
表示パネル、ドライバ、照度センサ、および画像プロセッサを有する電子機器であって、
前記ドライバは、前記表示パネルに電気的に接続され、請求項１乃至４の何れか１項に記載のドライバＩＣを１または複数有し、
前記画像プロセッサは、
前記画像信号を生成する機能と、
前記照度センサの検知信号に応じて、前記画像信号の階調データを決定する機能と、
を備える電子機器。
【請求項７】
請求項５又は６に記載の表示パネルは複数のサブ画素を有し、
前記複数のサブ画素は、それぞれ、交流駆動される第１表示素子、および直流駆動される第２表示素子を有する電子機器。
【請求項８】
請求項５又は６に記載の表示パネルは複数のサブ画素を有し、
前記複数のサブ画素は、それぞれ、交流駆動される第１表示素子、直流駆動される第２表示素子、第１トランジスタ、および第２トランジスタを有し、
前記第１トランジスタは前記第１表示素子と電気的に接続され、
前記第２トランジスタは前記第２表示素子と電気的に接続され、
前記第１トランジスタおよび前記第２トランジスタは同じ絶縁表面上に設けられている電子機器。
【請求項９】
請求項８において、
前記第１トランジスタのチャネル形成領域は、金属酸化物を有し、
前記第２トランジスタのチャネル形成領域は、金属酸化物を有する電子機器。
【請求項１０】
請求項７乃至９の何れか１項において、
前記第１表示素子は液晶素子であり、
前記第２表示素子はエレクトロルミネセンス素子である電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の一形態は、表示装置の技術の分野に属しており、例えば、表示装置の駆動回路、駆動方法などに関する。なお、ここで記載する技術分野は例示であり、本発明の一形態が適用可能な技術分野は、これに限定されるものではない。
【背景技術】
【０００２】
アクティブマトリクス型表示装置の多階調化、及び高精細化等に対応するため、アクティブマトリクス型表示装置のドライバ回路、特に、映像信号からデータ信号を生成するためのソースドライバには専用のＩＣ（ドライバＩＣ）が採用されている。例えば、特許文献１には液晶表示装置用のドライバＩＣが開示され、特許文献２にはＥＬ（エレクトロルミネセンス）表示装置用のドライバＩＣが開示されている。
【０００３】
１のサブ画素に液晶素子と発光素子が設けられているハイブリッド（複合型）表示装置が提案されている（例えば、特許文献３−５）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−２８６５２５号公報
【特許文献２】特開２００９−２２３０７０号公報
【特許文献３】特開２００３−１５７０２６号公報
【特許文献４】国際公開第２００４／０５３８１９号
【特許文献５】国際公開第２００７／０４１１５０号
【発明の概要】
【発明が解決しようとする課題】
【０００５】
反射型液晶表示装置は、バックライトを必要としないため低消費電力であるが、明るい外光が得られる場所（明るい屋外、照明された屋内など）でないと、良好な表示を行えない。ＥＬ素子が自発光素子であるため、ＥＬ表示装置は暗い場所で良好な表示ができる一方、明るい場所では、視認性が低下してしまう。特許文献３−５で開示されるハイブリッド表示装置は、反射型液晶表示装置とＥＬ表示装置の特長が生かされており、使用場所の明るさによらず使用することができる。
【０００６】
特許文献３等に記載されているように、液晶表示装置とＥＬ表示装置とでは駆動方法が異なる。液晶表示装置では、液晶の焼き付きを防止するために液晶（ＬＣ）素子を交流駆動させる必要がある。ＥＬ表示装置では、ＥＬ素子を直流駆動しており、ＥＬ素子のアノード電極とカソード電極間の電流の大きさを調節することで、ＥＬ素子の輝度を制御している。
【０００７】
よって、ハイブリッド表示装置では、同じ階調データから、ＬＣ素子用とＥＬ素子用とで個別にデータ信号を生成することが求められる。この課題の単純な解決方法は、液晶表示装置用ソースドライバＩＣと、ＥＬ表示装置用ソースドライバＩＣとを用いることである。この方法だと、ハイブリッド表示装置の小型化、軽量化、および薄型化の妨げになる。また、２種類のソースドライバＩＣを用いることは、コストの増加につながる。
【０００８】
そこで、本発明の一形態の課題は、表示装置を駆動するための新規な回路を提供すること、または、新規な表示装置を提供すること、または表示装置の新規な駆動方法を提供することである。または、本発明の一形態の課題は、汎用性の高いドライバを提供すること、もしくは、表示装置のサイズ、重量、厚さ、またはコストの増加を抑えることである。
【０００９】
なお、複数の課題の記載は、互いの課題の存在を妨げるものではない。なお、本発明の一形態は、これらの課題の全て解決する必要はない。列記した以外の課題が、明細書、図面、請求項（以下、「本明細書等」と呼ぶ。）の記載から、自ずと明らかとなるものであり、これらの課題も、本発明の一形態の課題となり得る。
【課題を解決するための手段】
【００１０】
（１）本発明の一形態は、ソース線を駆動する機能を有するドライバＩＣであって、出力ピンを有し、外部から入力される画像信号から、アナログデータ信号を生成する機能と、前記アナログデータ信号を前記出力ピンから出力する機能と、外部から入力されるデジタル信号のデータに応じて、前記出力ピンから出力させるアナログデータ信号を交流電圧信号として出力するか、直流電圧信号として出力するかを設定する機能を備えるドライバＩＣである。
【００１１】
（２）本発明の一形態は、第１出力ピンおよび第２出力ピンが設けられており、外部からデジタル信号が入力され、前記デジタル信号のデータには少なくとも第１乃至第３データがあり、外部から入力される画像信号から第１アナログデータ信号を生成する機能と、前記画像信号から第２アナログデータ信号を生成する機能と、前記デジタル信号のデータが前記第１データである場合、前記第１アナログデータ信号を交流電圧信号として、前記第１出力ピンから出力し、かつ前記第２アナログデータ信号を直流電圧信号として前記第２出力ピンから出力する機能と、前記デジタル信号のデータが前記第２データである場合、前記第１アナログデータ信号を交流電圧信号として、前記第１出力ピンから出力し、かつ前記第２アナログデータ信号を交流電圧信号として前記第２出力ピンから出力する機能と、前記デジタル信号のデータが前記第３データである場合、前記第１アナログデータ信号を直流電圧信号として、前記第１出力ピンから出力し、かつ前記第２アナログデータ信号を直流電圧信号として前記第２出力ピンから出力する機能とを備えるドライバＩＣである。
【００１２】
（３）本発明の一形態は、第１出力ピン、第２出力ピン、ロジック回路、シフトレジスタ、ラッチ回路、デジタルーアナログ変換回路、マルチプレクサ、および増幅回路を有するドライバＩＣであって、ロジック回路は、第１乃至第３制御信号を生成する機能と、外部から入力される画像信号から第１デジタルデータ信号および第２デジタルデータ信号を生成する機能と、を備え、ラッチ回路は、シフトレジスタの出力信号に従い、第１デジタルデータ信号および第２デジタルデータ信号をラッチする機能と、第１制御信号に従い、第１デジタルデータ信号、および第２デジタルデータ信号を出力する機能と、を備え、デジタルーアナログ変換回路は、第１デジタル信号のデータに基づき、極性が正の信号と負の信号とでなる第１アナログデータ信号対を生成する機能と、第２デジタル信号のデータに基づき、極性が正の信号と負の信号とでなる第２アナログデータ信号対を生成する機能とを備え、マルチプレクサは、第２制御信号のデータに基づき、第１アナログデータ信号対の一方を増幅回路に出力する機能と、第３制御信号のデータに基づき、第２アナログデータ信号対の一方を増幅回路に出力する機能とを備え、増幅回路は、マルチプレクサから出力された第１アナログデータ信号を増幅して、第１出力ピンに出力する機能と、マルチプレクサから出力された第２アナログデータ信号を増幅して、第２出力ピンに出力する機能とを備えるドライバＩＣである。
【００１３】
（４）本発明の一形態は、表示パネル、およびソースドライバを有する電子機器であって、ソースドライバは表示パネルに電気的に接続され、ソースドライバは上掲形態（１）−（３）の何れか１のドライバＩＣを１または複数有する。
【００１４】
本明細書等において、半導体装置とは、半導体特性を利用した装置であり、半導体素子（トランジスタ、ダイオード、フォトダイオード等）を含む回路、同回路を有する装置等をいう。また、半導体特性を利用することで機能しうる装置全般をいう。例えば、集積回路、集積回路を備えたチップや、パッケージにチップを収納した電子部品は半導体装置の一例である。また、記憶装置、表示装置、発光装置、照明装置及び電子機器等は、それ自体が半導体装置であり、半導体装置を有している場合がある。
【００１５】
本明細書等において、ＸとＹとが接続されていると記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に記載されているものとする。Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層など）であるとする。
【００１６】
トランジスタは、ゲート、ソース、およびドレインと呼ばれる３つの端子を有する。ゲートは、トランジスタの導通状態を制御する制御ノードである。ソースまたはドレインとして機能する２つの入出力ノードは、トランジスタの型及び各端子に与えられる電位の高低によって、一方がソースとなり他方がドレインとなる。このため、本明細書等においては、ソースとドレインの用語は、入れ替えて用いることができるものとする。また、本明細書等では、ゲート以外の２つの端子を第１端子、第２端子と呼ぶ場合や、第３端子、第４端子と呼ぶ場合などがある。
【００１７】
ノードは、回路構成やデバイス構造等に応じて、端子、配線、電極、導電層、導電体、不純物領域等と言い換えることが可能である。また、端子、配線等をノードと言い換えることが可能である。
【００１８】
電圧は、ある電位と、基準の電位（例えば接地電位、ソース電位）との電位差のことを示す場合が多い。よって、電圧を電位と言い換えることが可能である。なお、電位とは相対的なものである。よって、ＧＮＤと記載されていても、必ずしも０Ｖを意味しない場合がある。
【００１９】
本明細書等において、「第１」、「第２」、「第３」などの序数詞は、順序を表すために使用される場合がある。または、構成要素の混同を避けるために使用する場合があり、この場合、序数詞の使用は構成要素の個数を限定するものではなく、順序を限定するものでもない。また、例えば、「第１」を「第２」または「第３」に置き換えて、本発明の一形態を説明することができる。
【発明の効果】
【００２０】
本発明の一形態は、表示装置を駆動するための新規な回路を提供すること、または、新規な表示装置を提供すること、または、表示装置の新規な駆動方法を提供することを可能にする。または、本発明の一形態は、汎用性の高いドライバを提供することを可能にする。または、本発明の一形態は、表示装置のサイズ、重量、厚さ、またはコストの増加を抑えることができる。
【００２１】
複数の効果の記載は、他の効果の存在を妨げるものではない。また、本発明の一形態は、必ずしも、例示した効果の全てを有する必要はない。また、本発明の一形態について、上記以外の課題、効果、および新規な特徴については、本明細書の記載および図面から自ずと明らかになるものである。
【図面の簡単な説明】
【００２２】
【図１】表示装置の構成例を示す図。
【図２】表示装置の構成例を示す分解斜視図。
【図３】表示モジュールの構成例を示す模式図。
【図４】Ａ、Ｂ：表示モジュール（タッチパネルモジュール）の構成例を示す模式図。
【図５】Ａ−Ｄ：画素部の構成例を示す回路図。
【図６】画素部および周辺回路の構成例を示す図。
【図７】ソースドライバＩＣの構成例を示すブロック図。
【図８】ソースドライバＩＣの動作の概要を説明する図。
【図９】ソースドライバＩＣの構成例を示すブロック図。
【図１０】電圧生成回路の構成例を示す回路図。
【図１１】Ａ、Ｂ：パストランジスタロジック回路のマルチプレクサの構成例を示す回路図。
【図１２】Ａ、Ｂ：パストランジスタロジック回路のマルチプレクサの構成例を示す回路図。
【図１３】ピンの極性制御の例を説明する図。
【図１４】ピンの極性制御の例を説明する図。
【図１５】ピンの極性制御の例を説明する図。
【図１６】ピンと画素部の接続構造の一例を説明する図。
【図１７】Ａ−Ｃ：ドライバＩＣの構成例を示すブロック図。
【図１８】Ａ、Ｂ：表示装置の動作例を説明する図。
【図１９】Ａ−Ｆ：電子機器の構成例を示す図。
【図２０】Ａ−Ｄ：電子機器の構成例を示す図。
【図２１】Ａ、Ｂ：電子機器の構成例を示す図。
【図２２】Ａ、Ｂ：表示モジュールの構成例を示す平面図。
【図２３】Ａ：サブ画素の構成例を示す回路図。Ｂ、Ｃ：サブ画素の構成例を示すレイアウト図。
【図２４】表示モジュール（サブ画素）の構成例を示す断面図。
【図２５】表示モジュール（ゲートドライバ、コモンコンタクト部、端子部）の構成例を示す断面図。
【図２６】Ａ、Ｂ：ＯＳトランジスタの構成例を示す平面図。Ｃ、Ｄ：ＯＳトランジスタの構成例を示す断面図。
【図２７】トランジスタの構成例を示す断面図。
【発明を実施するための形態】
【００２３】
なお、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている場合がある。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
【００２４】
本明細書等において、「膜」という言葉と「層」という言葉とは、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を「導電膜」という用語に変更することが可能な場合がある。例えば、「絶縁膜」という用語を「絶縁層」という用語に変更することが可能な場合がある。
【００２５】
図面において、同一の要素または同様な機能を有する要素、同一の材質の要素、あるいは同時に形成される要素等には同一の符号を付す場合があり、その繰り返しの説明は省略する場合がある。
【００２６】
以下に、本発明の実施の形態例を説明する。ただし、本発明の一形態は、以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明の一形態は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００２７】
また、以下に示される複数の実施の形態は適宜組み合わせることが可能である。また１の実施の形態の中に、複数の構成例（作製方法例、動作方法例等も含む。）が示される場合は、互い構成例を適宜組み合わせること、および他の実施の形態に記載された１または複数の構成例と適宜組み合わせることも可能である。
【００２８】
〔実施の形態１〕
ここでは、１つのサブ画素に液晶素子と発光素子とが設けられているハイブリッド型表示装置について説明する。
【００２９】
＜＜表示装置＞＞
図１は表示装置の構成例を示すブロック図である。表示装置１００は、画素部１１０、周辺回路１１２、プロセッサ１３０、制御回路１３１、画像プロセッサ１３２、記憶装置１３３、電源回路１３４、センサ１３５を有する。
【００３０】
プロセッサ１３０は、命令を実行し、表示装置１００を統括的に制御するための回路である。プロセッサ１３０には、ＣＰＵ、ＭＰＵなどの各種プロセッサを適用できる。また、表示装置１００が、表示部を構成する電子部品として電子機器に組み込まれている場合、プロセッサ１３０は、電子機器（ホスト装置）のプロセッサであってもよい。
【００３１】
プロセッサ１３０が実行する命令は、外部から入力される命令、および内部メモリに格納された命令である。プロセッサ１３０は、制御回路１３１、画像プロセッサ１３２を制御する信号を生成する。プロセッサ１３０の制御信号、センサ１３５の検知信号等に基づき、制御回路１３１は、表示装置１００の動作を制御する。制御回路１３１は、プロセッサ１３０が決定した処理が実行されるように、周辺回路１１２、画像プロセッサ１３２、電源回路１３４、および記憶装置１３３を制御する。制御回路１３１には、例えば、画面の書き換えのタイミングを決定する各種の同期信号が入力される。同期信号としては、例えば水平同期信号、垂直同期信号、および基準クロック信号等があり、制御回路１３１は、これらの信号から周辺回路１１２の制御信号を生成する。
【００３２】
表示装置１００は、使用環境の明るさに応じて、画面の明るさの調節、及び表示モード（ＥＬ素子による表示、ＬＣ素子による表示）の変更等が可能となっている。センサ１３５はこのために設けられている。センサ１３５は外光５を検知して検知信号を生成する光センサを有する。制御回路１３１は検知信号に基づいて、周辺回路１１２および画像プロセッサ１３２の制御信号を生成する。例えば、センサ１３５は照度を検出する照度センサとすることができる。画像プロセッサ１３２はセンサ１３５の検知信号に応じた、信号処理が可能であるので、例えば、画像プロセッサ１３２は、照度に応じて、画像信号の階調データを設定することができる。なお、センサ１３５の検知信号をプロセッサ１３０に入力するようにしてもよいし、画像プロセッサ１３２に入力してもよい。
【００３３】
電源回路１３４は、画素部１１０、周辺回路１１２に電源電圧を供給する機能を有する。
【００３４】
画素部１１０は、複数のサブ画素１０、複数の配線ＧＬ１、ＳＬ１、ＧＬ２、ＳＬ２を有する。複数のサブ画素１０はアレイ状に配列されている。複数の配線ＧＬ１、ＳＬ１、ＧＬ２、ＳＬ２は、複数のサブ画素１０の配列に応じて設けられている。各サブ画素１０は、ＬＣ素子およびＥＬ素子を有しており、対応する行の配線ＧＬ１、ＧＬ２と電気的に接続され、対応する列の配線ＳＬ１、ＳＬ２と電気的に接続されている。配線ＧＬ１、ＳＬ１はＬＣ素子を駆動するための配線であり、配線ＧＬ２、ＳＬ２はＥＬ素子を駆動するための配線である。配線ＧＬ１、ＧＬ２をゲート線、走査線、または選択信号線等と呼ぶことができる。また、配線ＳＬ１、ＳＬ２をソース線、データ線、またはデータ信号線等と呼ぶことができる。
【００３５】
周辺回路１１２は、画素部１１０を駆動するドライバとして機能する。周辺回路１１２は、ゲートドライバ１２１、１２２、およびソースドライバ１２３を有する。ゲートドライバ１２１は配線ＧＬ１を駆動するための回路であり、配線ＧＬ１に供給する信号を生成する機能を有する。ゲートドライバ１２２は配線ＧＬ２を駆動するための回路であり、配線ＧＬ２に供給する信号を生成する機能を有する。ソースドライバ１２３は配線ＳＬ１、ＳＬ２を駆動するため回路であり、配線ＳＬ１、ＳＬ２に供給する信号を生成する機能を有する。
【００３６】
画像プロセッサ１３２は、外部から入力される映像信号を処理して、ソースドライバ１２３が処理する画像信号を生成する機能を有する。画像信号は階調データをもつデジタル信号である。画像プロセッサ１３２は、画像信号を補正する機能を有する。ソースドライバ１２３は、画像信号を処理して、配線ＳＬ１、ＳＬ２に供給するデータ信号を生成する機能を有する。
【００３７】
記憶装置１３３は、画像プロセッサ１３２が処理を行うために必要なデータを格納するために設けられている。記憶装置１３３には、例えば、画像信号、外部から入力される映像信号等が格納される。
【００３８】
図２は、表示装置１００の構成例を示す分解斜視図である。表示装置１００は、上部カバー１８１と下部カバー１８２との間に、各種の部品を有する。図２の例では、表示装置１００は、表示モジュール１５０、フレーム１８３、プリント基板１８４、およびバッテリ１８５を有する。フレーム１８３、バッテリ１８５等は設けられていない場合もある。表示装置１００に、表示パネル１６０を照明する照明装置（例えば、フロントライトユニット）を設けてもよい。
【００３９】
プリント基板１８４には、画素部１１０および周辺回路１１２以外の回路を設けることができる。例えば、プリント基板１８４には、プロセッサ１３０、制御回路１３１、画像プロセッサ１３２、記憶装置１３３、電源回路１３４を設けることができる。電源回路１３４に電力を供給する電源としては、外部の商用電源であっても良いし、バッテリ１８５であってもよい。
【００４０】
フレーム１８３は、表示パネル１６０の保護機能の他、プリント基板１８４で発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム１８３は、放熱板の機能を有していてもよい。表示パネル１６０のサイズに合わせて、上部カバー１８１の形状、寸法を適宜変更することができる。下部カバー１８２およびフレーム１８３も同様である。
【００４１】
（表示モジュール）
表示モジュール１５０は、ソースドライバＩＣ２００、ＦＰＣ（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ）１５３、１５４、および表示パネル１６０を有する。表示パネル１６０は基板１６１、１６２を有する。基板１６１と基板１６２間に、画素部１１０、ゲートドライバ１２１、１２２が設けられている。ソースドライバ１２３はソースドライバＩＣ２００に組み込まれている。ＦＰＣ１５３は、表示パネル１６０の端子部に電気的に接続され、ＦＰＣ１５４は他の端子部に電気的に接続されている。ＦＰＣ１５３には、ソースドライバＩＣ２００が電気的に接続されている。ＦＰＣ１５３によって、ソースドライバＩＣ２００は外部回路（例えば、制御回路１３１、画像プロセッサ１３２、電源回路１３４）と電気的に接続される。ＦＰＣ１５４によって、画素部１１０、ゲートドライバ１２１、１２２は外部回路（例えば、制御回路１３１、電源回路１３４）と電気的に接続される。
【００４２】
図３は、表示モジュール１５０の構成の概要を説明するための断面図である。表示モジュール１５０は、基板１６１と基板１６２の間に、トランジスタ層１６３、ＬＣ層１６４、ＥＬ素子層１６５を有する。ＬＣ層１６４は、基板１６２とトランジスタ層１６３との間に封止材１７０によって設けられた隙間に存在する。
【００４３】
トランジスタ層１６３は、画素部１１０、およびゲートドライバ１２１、１２２を構成する各種の素子が設けられる層である。素子としては、トランジスタ、容量素子、整流素子、抵抗素子等がある。トランジスタ層１６３には、画素電極１７１、画素電極１７２、および端子部１７３、１７４が設けられている。画素電極１７１はＬＣ用画素電極であり、反射電極である。そのため、ＥＬ素子の光を取り出すために画素電極１７１は開口１７１ａを有する。画素電極１７２はＥＬ用画素電極であり、光を透過する透過電極である。
【００４４】
基板１６２にはコモン電極１７５、カラーフィルタ１７８等が設けられている。ＥＬ素子層１６５には、ＥＬ層、コモン電極１７６等が設けられている。コモン電極１７５はＬＣ用コモン電極であり、透過電極である。コモン電極１７６はＥＬ用コモン電極であり、反射電極である。
【００４５】
表示モジュール１５０は、外光を利用した反射型ＬＣ表示モジュールと、ＥＬ素子の発光を利用したＥＬ表示モジュール（自発光型表示モジュール）双方の機能を備えるハイブリッド表示モジュールである。外光１４０は基板１６２から入射し、カラーフィルタ１７８、コモン電極１７５およびＬＣ層１６４を経て画素電極１７１で反射される。画素電極１７１で反射された光１４１はＬＣ層１６４、コモン電極１７５、カラーフィルタ１７８を通り、基板１６２から射出する。光１４１の輝度は画素電極１７１とコモン電極１７５間の電位差によって決まる。光１４２はＥＬ素子層１６５で生じた光である。光１４２の輝度は、ＥＬ素子層１６５を流れる電流によって決まる。光１４２は、コモン電極１７６で反射され、画素電極１７１の開口１７１ａを通り、ＬＣ層１６４、コモン電極１７５、カラーフィルタ１７８を経て、基板１６２から取り出される。
【００４６】
基板１６２の外光１４０が入射する表面に、光学フィルム（例えば、偏光フィルム、位相差フィルム、プリズムシート、反射防止フィルム）などを設けてもよい。
【００４７】
表示モジュール１５０にタッチセンサを設けてもよい。そのような例を図４Ａ、図４Ｂに示す。図４Ａに示す表示モジュール１５１は、表示モジュール１５０にオンセル型タッチパネルを設けた電子部品であり、図４Ｂに示す表示モジュール１５２はインセル型タッチパネルを設けた電子部品である。表示モジュール１５１、１５２は、タッチパネルモジュールと呼ぶことができる。
【００４８】
表示モジュール１５１は、タッチセンサ１６６、ＦＰＣ１６７、タッチセンサドライバＩＣ１６８を有する。タッチセンサ１６６は基板１６２の外側の面（光１４１、１４２が取り出される面）に設けられている。
【００４９】
タッチセンサ１６６には、抵抗膜方式タッチセンサ、静電容量方式タッチセンサ等を用いることができる。タッチセンサドライバＩＣ１６８は、タッチセンサ１６６を駆動する機能を有する。タッチセンサドライバＩＣ１６８はＦＰＣ１６７に電気的に接続され、ＦＰＣ１６７はタッチセンサ１６６の端子部に電気的に接続されている。
【００５０】
表示モジュール１５２は、ＦＰＣ１６７、タッチセンサドライバＩＣ１６８、タッチセンサ１６６、端子１７７を有する。タッチセンサ１６６は、基板１６２とコモン電極１７５の間に設けられている。端子１７７は、タッチセンサ１６６の作製工程において、基板１６２に形成される。タッチセンサ１６６は、端子１７７、ＦＰＣ１６７を介してタッチセンサドライバＩＣ１６８と電気的に接続される。
【００５１】
図３、図４において、ソースドライバＩＣ２００の実装方式はＣＯＦ（Ｃｈｉｐ  ｏｎ  Ｆｌｅｘｉｂｌｅ）方式であるが、実装方式に特段の制約はなく、ＣＯＧ（Ｃｈｉｐ  ｏｎ  Ｇｌａｓｓ）方式、ＴＡＢ（Ｔａｐｅ  Ａｕｔｏｍａｔｅｄ  Ｂｏｎｄｉｎｇ）方式でもよい。タッチセンサドライバＩＣ１６８についても同様である。
【００５２】
基板１６１はトランジスタ層１６３、ＥＬ素子層１６５を作製するために使用した支持基板（ガラス基板や石英基板など）と異なる基板である。トランジスタ層１６３、およびＥＬ素子層１６５を作製した後、または作製工程途中に、支持基板を剥離し、接着層により基板１６１をＥＬ素子層１６５に取り付けている。支持基板を剥離することで、ＦＰＣ１５３と接続される端子、およびＦＰＣ１５４と接続される端子を露出させることができる。
【００５３】
基板１６１、１６２を可撓性基板とすることで、可撓性の表示パネル１６０を得ることができる。表示部に可撓性の表示パネル１６０を用いることで、画面を曲げて使用できる電子機器を提供することが可能である。
【００５４】
表示パネル１６０の基板１６１、１６２に適用可能な基板としては、例えば、ガラス基板、石英基板、プラスチック基板、金属基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板、タングステン基板、タングステン・ホイルを有する基板、可撓性基板、貼り合わせフィルム、繊維状の材料を含む紙、又は基材フィルムなどが挙げられる。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、又はソーダライムガラスなどがある。可撓性基板の一例としては、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表されるプラスチック、又はアクリル等の可撓性を有する合成樹脂などがある。貼り合わせフィルムには、ポリプロピレン、ポリエステル、ポリフッ化ビニル、ポリ塩化ビニル等からなるフィルム、または無機蒸着フィルムなどを用いることもできる。フィルム基材としては、ポリエステル樹脂、ポリアミド樹脂、ポリイミド樹脂、アラミド樹脂、エポキシ樹脂、および紙類などがある。
【００５５】
基板１６１に使用できる基板（フィルムも含む）は、トランジスタ層１６３およびＥＬ素子層１６５を支持する機能、およびＥＬ素子層１６５を保護する機能等を備えていればよい。また、基板１６２に使用できる基板（フィルムも含む）は、可視光を透過する機能、ＬＣ層１６４を封止できる機能等を備えていればよい。例えば、基板１６２には、光学フィルム（円偏光フィルム）を用いることができる。これにより、基板１６２に光学フィルムを固定する場合よりも、表示モジュール１５０を軽量化、薄型化することができる。
【００５６】
図３に示す表示モジュール１５０では、１のトランジスタ層１６３によって、画素部１１０を構成することができる。そのため、ソースドライバ１２３をＬＣ用ドライバＩＣとＥＬ用ドライバＩＣとで構成するという制約はなく、１種類のソースドライバＩＣ２００で、ＬＣ用ソース線（ＳＬ１）およびＥＬ用ソース線（ＳＬ２）を駆動させることが可能である。以下、そのような機能を備えたソースドライバＩＣについて説明する。
【００５７】
（画素部１１０）
ソースドライバＩＣの構成例、動作例を説明する前に、まず、画素部１１０の回路構成について説明する。図５Ａに画素部１１０の回路構成例を示す。図５Ａには代表的に１行３列に配列された３のサブ画素１０を示している。サブ画素１０＜ｊ、ｋ＞とは、第ｊ行第ｋ列のサブ画素１０であることを示し、配線ＧＬ１＜ｊ＞は第ｊ行の配線ＧＬ１であることを示し、配線ＳＬ２＜ｋ＞は、第ｋ列の配線ＳＬ２であることを示している。ｊ、ｋは１よりも大きい整数である。
【００５８】
サブ画素１０はサブ画素１１、１２を有する。サブ画素１１はＬＣ表示パネル用サブ画素であり、トランジスタＭ１、容量素子ＣＳ１、ＬＣ素子ＤＥ１を有する。サブ画素１１は、配線ＧＬ１、ＳＬ１、ＣＳＬと電気的に接続されている。配線ＣＳＬは、画素部１１０の全てのサブ画素１１に共通な配線であり、各サブ画素１１の容量素子ＣＳ１と電気的に接続されている。ＶＣＯＭは、ＬＣ素子ＤＥ１のコモン電極に入力される電圧である。
【００５９】
ここでは、サブ画素１１は反射型液晶表示パネルのサブ画素と同じ構成を持つ画素であるが、サブ画素１１の構成はこれに限定されない。サブ画素１１は外光を利用して表示ができる構造を有していればよい。例えば、ＬＣ素子ＤＥ１の代わりに、電気泳動方式の表示素子、粒子移動方式の表示素子、または粒子回転方式の表示素子などを、サブ画素１１に設けてもよい。
【００６０】
サブ画素１２はＥＬ表示パネル用のサブ画素であり、トランジスタＭ２、Ｍ３、容量素子ＣＳ２、ＥＬ素子ＤＥ２を有する。サブ画素１２は、配線ＧＬ２、ＳＬ２、ＡＮＬと電気的に接続されている。配線ＡＮＬは、画素部１１０の全てのサブ画素１２に共通な配線であり、各サブ画素１２の容量素子ＣＳ２と電気的に接続されている。ＶＣＴＨはＥＬ素子ＤＥ２のコモン電極（ここでは、カソード電極）の電圧であり、サブ画素１２のコモン電圧である。配線ＡＮＬには、ＶＣＴＨよりも高い電圧が入力される。
【００６１】
トランジスタＭ２は選択トランジスタと呼ばれ、トランジスタＭ３は駆動トランジスタと呼ばれる。容量素子ＣＳ２はトランジスタＭ３のゲート電圧を保持するために設けられている。トランジスタＭ３はバックゲートを有する。トランジスタＭ３のゲートにバックゲートを電気的に接続していることで、トランジスタＭ３の電流駆動能力を向上させている。また、図５Ｂに示すように、トランジスタＭ３のドレインとバックゲートを電気的に接続することでも、同様の効果が得られる。
【００６２】
ＥＬ素子ＤＥ２は、一対の電極（アノード電極、カソード電極）、および一対の電極に挟まれたＥＬ層を有する。図５Ａの例ではＥＬ素子ＤＥ２の画素電極がアノード電極であり、コモン電極がカソード電極である。ＥＬ層は、発光性の物質を含む層（発光層）を少なくとも含む。ＥＬ層には、その他に、電子輸送物質を含む層（電子輸送層）、正孔輸送物質を含む層（正孔輸送層）など、他の機能層を適宜設けることができる。ＥＬ素子は、発光物質が有機物である場合は有機ＥＬ素子と呼ばれ、無機物である場合は無機ＥＬ素子と呼ばれる。なお、ここでは、ＥＬ素子をサブ画素１１に設けたが、発光素子はＥＬ素子に限定されない。発光ダイオード、発光トランジスタ等でもよい。
【００６３】
表示装置１００がカラー表示を行う場合、所定の数のサブ画素によって、１の画素が構成される。例えば、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）を表示する３のサブ画素１０で、１画素を構成することができる。図５Ｃは、このような画素を持つ画素部１１０の構成例を示している。画素１３＜ｊ，ｋ＞は、サブ画素１０Ｒ＜ｊ，ｋ＞、１０Ｇ＜ｊ，ｋ＞、１０Ｂ＜ｊ，ｋ＞で構成される。図５Ｃの例では、画素部１１０の同じ列には、同じ色を表示するサブ画素１０が設けられていることとなり、画素部１１０のサブ画素１１の配列は、縦方向（列方向）のＲＧＢストライプ配列である。
【００６４】
また、表示色が異なる４個のサブ画素１０で単位画素を構成することもできる。この場合４色の表示色の組み合わせとして、［Ｒ，Ｇ，Ｂ，Ｙ（黄色）］、［Ｒ，Ｇ，Ｂ，Ｃ（シアン）］などが挙げられる。図５Ｄに、４個（ＲＧＢＣ）のサブ画素１０で１画素が構成される例を示す。画素１４＜ｊ，ｋ＞は、サブ画素１０Ｒ＜ｊ，ｋ＞、１０Ｇ＜ｊ，ｋ＞、１０Ｂ＜ｊ，ｋ＞、１０Ｃ＜ｊ，ｋ＞を有する。ここでは、サブ画素１０の配列は縦方向のＲＧＢＣストライプ配列である。
【００６５】
４のサブ画素１０で画素を構成する場合、例えば、１のサブ画素１０Ｒ、１のサブ画素１０Ｇ、２のサブ画素１０Ｂで画素を構成することもできる。例えば、この場合、サブ画素１０の配列は、ＲＢＧＢストライプ配列とすればよい。
【００６６】
本明細書では、サブ画素の表示色を用いて、構成要素を区別する場合、Ｒ、＿Ｒ等の識別記号を付すことにする。例えば、サブ画素１０Ｒは赤色のサブ画素１０を表す。配線ＳＬ１＿Ｇ＜ｋ＞とは、緑色のデータ信号が入力される第ｋ列の配線ＳＬ１を表している。よって、図５Ｃにおいて、表示色を区別しない場合、配線ＳＬ１＿Ｒ＜ｋ＞は、第３ｋ−２列の配線ＳＬ１であり、配線ＳＬ１＿Ｇ＜ｋ＞は第３ｋ−１列の配線ＳＬ１であり、配線ＳＬ１＿Ｂ＜ｋ＞は第３ｋ列の配線ＳＬ１である。配線ＳＬ２も同様である。図５Ｄにも、サブ画素１０、配線ＳＬ１、ＳＬ２について、表示色を区別する場合と、区別しない場合の符号を記載している。
【００６７】
なお、画素部１１０のサブ画素の回路構成は、図５Ａ、図５Ｂに限定されるものでなく、１のサブ画素に、ＬＣ素子とＥＬ素子とを有していればよい。図６に画素部および周辺回路の他の構成例を示す。図６に示す画素部１１４はサブ画素１５を有する。なお、図６では、１のサブ画素１５のみ示しているが、画素部１１０と同様に、画素部１１４には、複数のサブ画素１５が行列状に配列されている。また、画素部１１４には、複数の配線ＧＬ１、ＣＳＬ、ＡＮＬ、ＳＬ１、ＳＬ２、ＭＬが設けられる。サブ画素１５は対応する行の配線ＧＬ１、ＣＳＬと電気的に接続され、かつ対応する列の配線ＳＬ１、ＳＬ２、ＭＬと電気的に接続されている。
【００６８】
サブ画素１５はサブ画素１０の変形例であり、サブ画素１２に代えてサブ画素１７が設けられている。サブ画素１７は、ＥＬ素子ＤＥ３、容量素子ＣＳ３、トランジスタＭ１２―Ｍ１４を有する。トランジスタＭ１２は、トランジスタＭ１３のゲートと配線ＳＬ２間を接続するパストランジスタである。トランジスタＭ１４は、配線ＭＬとＥＬ素子ＤＥ３のアノード間を接続するパストランジスタである。トランジスタＭ１３は駆動トランジスタであり、ＥＬ素子ＤＥ３に供給される電流の電流源として機能する。容量素子ＣＳ３は、ＥＬ素子ＤＥ３のアノードとトランジスタＭ１３のゲート間の電圧を保持する保持容量である。
【００６９】
トランジスタＭ１４を設けることで、サブ画素１７からトランジスタＭ１４のドレイン電流（電流ＩＭ）を配線ＭＬに出力させることが可能となる。電流ＩＭはＥＬ素子ＤＥ３を流れる電流に対応する。したがって、配線ＭＬに流れるアナログ信号（電流ＩＭ）を解析し、解析結果に基づき、配線ＳＬ２に入力されるデータ信号の電圧を補正することで、ＥＬ素子ＤＥ３の輝度のずれを補正することができる。
【００７０】
周辺回路１１５は、周辺回路１１２に、信号処理回路１２４、出力回路１２５を追加したものである。出力回路１２５は、複数の配線ＭＬと電気的に接続されている。出力回路１２５は、配線ＭＬを流れるアナログ信号の信号処理回路１２４への出力を制御する機能を有する。出力回路１２５は、外部から入力される制御信号に従って、複数の配線ＭＬを選択し、選択した複数の配線ＭＬを信号処理回路１２４の入力端子と電気的に接続する。つまり、出力回路１２５はデマルチプレクサとして機能している。
【００７１】
信号処理回路１２４は出力回路１２５を介して画素部１１４から入力されるアナログ信号を処理して、画像プロセッサ１３２が処理するデジタル信号を生成する機能を有する。例えば、信号処理回路１２４にはアナログーデジタル変換回路（ＡＤＣ）を設ければよい。ＡＤＣにおいて、画素部１１４から入力されるアナログ信号を処理してデジタル信号に変換する。画像プロセッサ１３２では、信号処理回路１２４から出力されるデジタル信号を解析して、配線ＳＬ２に書き込む階調データを補正する。
【００７２】
例えば、周辺回路１１５において、ゲートドライバ１２１、１２２、出力回路１２５は、画素部１１４のトランジスタＭ１、Ｍ１２−１４と共にトランジスタ層１６３に設けることができる。この場合、ソースドライバＩＣ２００には、ソースドライバ１２３と信号処理回路１２４とを設ければよい。
【００７３】
＜＜ソースドライバＩＣ＞＞
図７に、ソースドライバＩＣ２００の構成例を示す。ここでは、本実施の形態の理解を容易にするため、ソースドライバＩＣ２００および表示パネル１６０の仕様を次のように設定する。ソースドライバＩＣ２００に伝送される画像信号はシリアル形式の８ビットデジタル信号である。８ビットデジタル信号のデータが階調レベルを表す。また、画像信号の伝送方式は差動方式である。差動形式の画像信号の一方が画像信号ＤＰ［７：０］であり、他方が画像信号ＤＮ［７：０］である。データ信号用の出力ピンの数は１０８０である。
【００７４】
画素部１１０の画素は３（ＲＧＢ）のサブ画素１０で構成されている（図５Ｃ）。表示パネル１６０に用いられるソースドライバＩＣ２００の数は、表示パネル１６０の水平方向のサブ画素１０の数によって決まる。例えば、水平方向のサブ画素１０の数が１０８０（＝３６０×３（ＲＧＢ））であれば、ソースドライバＩＣ２００の使用数は２である。
【００７５】
ソースドライバＩＣ２００は、１０８０のピン４０、８のピン４１、８のピン４２、ＬＶＤＳ（小振幅差動信号）レシーバ２１０、ロジック回路２１１、回路２２０、電圧生成回路２３１（以下、「ＶＧＥＮ２３１」と呼ぶ。）、バッファ回路（ＢＵＦ）２３２を有する。回路２２０は、シフトレジスタ（ＳＲ）２１２、ラッチ回路２１３（以下、「Ｄ−ＬＡＴ２１３」と呼ぶ。）、レベルシフタ（ＬＳ）２１４、パストランジスタロジック回路（ＰＴＬ）２１５、マルチプレクサ（ＭＵＸ）２１６、増幅回路（ＡＭＰ）２１７を有する。
【００７６】
ピン４０は、データ信号用の出力ピンであって、配線ＳＬ１または配線ＳＬ２と電気的に接続される。ピン４１、４２は、差動信号用の入力ピンである。例えば、ピン４２＜１＞には、ピン４１＜１＞の入力信号の論理を反転した信号が入力される。ピン４１、４２に入力される差動信号は画像プロセッサ１３２で生成される。例えば、ピン４１＜１＞−４１＜８＞には画像信号ＤＰ［０］−ＤＰ［７］がそれぞれ入力され、ピン４２＜１＞−４２＜８＞には画像信号ＤＮ［０］−ＤＮ［７］がそれぞれ入力される。
【００７７】
ピン４１、４２は画像信号ＤＰ［７：０］、ＤＮ［７：０］の入力だけでなく、コマンド信号の入力にも用いられる。ソースドライバＩＣ２００には、ピン４０−４２の他に、電源電圧の入力用ピン、各種信号の入力用ピン、各種信号の出力用ピンが設けられている。
【００７８】
ＬＶＤＳレシーバ２１０は、入力された差動信号をシングルエンド方式の信号に変換する機能を有する。ここでは、ＬＶＤＳレシーバ２１０によって、画像信号ＤＰ［７：０］、ＤＮ［７：０］は、シングルエンド方式の画像信号ＤＳＥ［７：０］に変換される。
【００７９】
ロジック回路２１１は、外部から入力されるコマンド信号等に従い、回路２２０を制御する。具体的には、ロジック回路２１１は信号ＳＳＰ、ＳＲＣＬＫ、ＬＴＳ［７：０］、ＰＯＬ＿ＯＵＴ［７：０］等を生成する。信号ＳＳＰ、ＳＲＣＬＫは、ＳＲ２１２の制御信号である。信号ＬＴＳ［７：０］はＤ−ＬＡＴ２１３の制御信号である。信号ＰＯＬ＿ＯＵＴ［７：０］はＭＵＸ２１６の制御信号である。
【００８０】
ロジック回路２１１は、シリアル形式の画像信号をパラレル形式の画像信号に変換する機能（シリアルーパラレル変換機能）を有する。具体的には、ロジック回路２１１は信号ＤＳＥ［７：０］を８の８ビットデジタル信号（ＤＯＵＴ［６３：０］）に変換する。信号ＤＯＵＴ［８α＋７，８α］（αは０乃至７の整数）のデータは、配線ＳＬ１または配線ＳＬ２に書き込まれる８ビットの階調データである。
【００８１】
なお、ソースドライバＩＣ２００には、様々な機能回路を設けることができる。例えば、使用する環境の温度や劣化によるＥＬ素子ＤＥ２の輝度の変化を補正する機能を有する補正回路を、ソースドライバＩＣ２００に設けてもよい。より具体的には、補正回路は、配線ＳＬ２に出力されるデータ信号ＤＳを補正する機能を有する。
【００８２】
図８を用いて、ソースドライバＩＣ２００の動作の概要を説明する。図８に示すように、ソースドライバＩＣ２００の動作は、３つに大別される。期間Ｔ１は、コマンド信号の処理期間である。期間Ｔ１では、ロジック回路２１１は、ピン４１、４２から入力される差動信号をコマンド信号として処理する。期間Ｔ１の長さは入力するコマンド信号の数によって決まる。少なくとも、ソースドライバＩＣ２００をリセットするためのコマンド信号（ＲＥＳ）、および、ピン４０の極性を決定するためのコマンド信号（ＣＭＤ＿ＰＯＬ）が入力される。また、ここでは、コマンド信号のデータ幅は１乃至８ビットとすることができる。
【００８３】
本明細書において、ピン４０の極性とは、ピン４０から出力されるデータ信号ＤＳの極性のことを指す。データ信号ＤＳの電圧がＶＣＯＭ（ＬＣ素子ＤＥ１のコモン電圧）以上であれば、データ信号ＤＳの極性は正であり、これがＶＣＯＭ未満であれば、その極性は負であるとする。画素が３（ＲＧＢ）のサブ画素１０で構成される場合は、ピン４０＜１＞−４０＜１０８０＞の極性は、１２（３（ＲＧＢ）×２（ＳＬ１、ＳＬ２）×２（正負の極性））のピン毎に変化する。
【００８４】
期間Ｔ２は画像信号処理期間である。期間Ｔ２では、ソースドライバＩＣ２００は、ピン４１、４２から入力される差動信号を画像信号として処理する。つまり、期間Ｔ２で、画像信号ＤＰ［７：０］、ＤＮ［７：０］からデータ信号ＤＳ＜１＞―ＤＳ＜１０８０＞が生成される。期間Ｔ２において、画像信号ＤＰ［７：０］がピン４１に、画像信号ＤＮ［７：０］がピン４２に入力され、ＬＶＤＳレシーバ２１０で信号ＤＳＥ［７：０］に変換される。ロジック回路２１１は、ＬＶＤＳレシーバ２１０から出力される信号ＤＳＥ［７：０］を画像信号として処理し、回路２２０を制御して、回路２２０でデータ信号ＤＳ＜１＞―ＤＳ＜１０８０＞を生成させる。
【００８５】
期間Ｔ３は、ブランク期間である。期間Ｔ３では、例えば、８’ｈ０の差動信号をピン４１、４２に入力すればよい。期間Ｔ３では、ソースドライバＩＣ２００は待機状態である。期間Ｔ３の後、信号ＲＥＳの入力で次の期間Ｔ１が開始する。信号ＲＥＳは、ロジック回路２１１でコマンド信号処理のトリガーとなる信号でもある。
【００８６】
回路２２０は、信号ＤＯＵＴ［６３：０］を処理して、１０８０のデータ信号ＤＳを生成する。データ信号ＤＳは、階調データを表すアナログ信号である。データ信号ＤＳ＜１＞−ＤＳ＜１０８０＞は、それぞれ、ピン４０＜１＞−４０＜１０８０＞から出力される。
【００８７】
ここでは、ＳＲ２１２は、１３５段のフリップフロップ回路（以下、「ＳＲ―ＦＦ」と呼ぶ。）を有する。１段目のＳＲ−ＦＦに信号ＳＳＰ（スタートパルス信号）を入力することで、各段のＳＲ−ＦＦから所定のタイミングで１ビットの信号ＳＭＰ（サンプリング信号）が出力される。したがって、ＳＲ２１２から、１３５ビットの信号ＳＭＰ［１３４：０］が出力される。各段のＳＲ−ＦＦが信号ＳＭＰを出力するタイミングは、クロック信号ＳＲＣＬＫによって制御される。
【００８８】
信号ＳＭＰ［１３４：０］に従い、Ｄ−ＬＡＴ２１３は信号ＤＯＵＴ［６３：０］をサンプリングする。これにより、Ｄ−ＬＡＴ２１３は、１０８０の８ビットのデータ信号を記憶する。Ｄ−ＬＡＴ２１３からの１０８０のデータ信号の出力のタイミングは、信号ＬＴＳ［７：０］によって制御される。ＬＳ２１４はＤ−ＬＡＴ２１３から出力された１０８０のデータ信号をそれぞれレベルシフトする。
【００８９】
ＰＴＬ２１５はデジタルーアナログ（Ｄ−Ａ）変換機能を持つ回路である。ここでは、ＰＴＬ２１５は、ＬＳ２１４の出力信号のデータをもとに、１０８０のアナログ信号対を生成する。アナログ信号対は、極性が正のアナログ信号と負のアナログ信号からなる。アナログ信号の極性は、ＬＣ素子ＤＥ１を駆動するための交流電圧信号の極性に対応している。
【００９０】
ＰＴＬ２１５は、ＰＴＬ２１５Ｐ、２１５Ｎを有する。ＰＴＬ２１５Ｐは、ＬＳ２１４の出力信号を正のアナログ信号に変換する機能を有し、ＰＴＬ２１５Ｎはこれを負のアナログ信号に変換する機能を有する。ＶＧＥＮ２３１は、ＰＴＬ２１５Ｐ、２１５ＮがＤ−Ａ変換を行うための基準電圧を生成するための回路である。
【００９１】
ＭＵＸ２１６には、１０８０の正負のアナログ信号対が入力される。ＭＵＸ２１６は、信号ＰＯＬ［７：０］に従い、アナログ信号対のうちの何れか一つを選択し、ＡＭＰ２１７に出力する。ＢＵＦ２３２は信号ＰＯＬ＿ＯＵＴをバッファし、かつレベルシフトして出力する。ＢＵＦ２３２の出力信号が信号ＰＯＬ［７：０］である。
【００９２】
ＡＭＰ２１７はＭＵＸ２１６から出力される１０８０のアナログ信号をそれぞれ増幅する。ＡＭＰ２１７の１０８０の出力信号がデータ信号ＤＳ＜１＞−ＤＳ＜１０８０＞である。
【００９３】
ソースドライバＩＣ２００は、１の階調データをもつデジタル信号から正負の極性をもつアナログ信号対を生成し、アナログ信号対の一方を選択的に１のピン４０から出力することができる。そのため、例えば、１水平期間に、奇数列のピン４０から交流駆動用のデータ信号ＤＳ（交流電圧信号）を、偶数列のピン４０から直流駆動用のデータ信号ＤＳ（直流電圧信号）を出力させることができる。１のサブ画素に交流駆動される表示素子と直流駆動される表示素子とを組み込んだハイブリッド型表示パネルを、１種類のソースドライバＩＣ２００によって駆動することが可能である。したがって、ソースドライバＩＣ２００の提供により、ハイブリッド型表示装置の小型化、および製造コスト削減ができる。また、１水平期間に、全てのピン４０から、直流駆動用または交流駆動用のデータ信号ＤＳを出力できるため、ソースドライバＩＣ２００は液晶表示装置、およびＥＬ表示装置を駆動することも可能であり、汎用性が高い。以下、図９−図１６を参照して、ソースドライバＩＣ２００の構成例および動作例についてより詳細に説明する。
【００９４】
図９は、ソースドライバＩＣ２００の構成例を示すブロック図であり、回路２２０については、第１列、第２列の回路要素を代表的に示している。図９に示す複数のピン４５は、ロジック回路２１１を制御するための制御信号の入力に用いられる。ここでは、ピン４５はシングルエンド方式のデジタル信号の入力用端子である。ピン４５は適宜設ければよい。例えば、ピン４０の極性を設定するための制御信号をピン４５から入力すればよい。これについては後述する。
【００９５】
（Ｄ−ＬＡＴ２１３）
図９に示すように、Ｄ−ＬＡＴ２１３は、列ごとに、ＬＡＴ２１、２２を有する。ＬＡＴ２１、２２はそれぞれ８ビットのデータを記憶できるラッチ回路である。信号ＳＭＰ［１３４：０］の各１ビットで８のＬＡＴ２１が制御される。ＬＡＴ２２は、対応する列のＬＡＴ２１の出力信号をラッチする。ＬＡＴ２２から出力される信号ＤＬＴ［７：０］は、ＬＡＴ２１が保持しているデータと同じ論理を持つ信号である。各ＬＡＴ２２には、ラッチ信号として信号ＬＴＳ［７：０］が入力される。アクティブなラッチ信号が入力されることで、ＬＡＴ２２のデータが更新される。
【００９６】
なお、図９において、符号として用いられていないアラビア数字（１、８）は、信号のビット幅を表している。例えば、図９では、ＬＡＴ２１には、８ビットの信号ＤＯＵＴがロジック回路２１１から入力され、ＳＲ２１２からは１ビットの信号ＳＭＰが入力されることを示している。
【００９７】
（ＬＳ２１４）
ＬＳ２１４は、列ごとにＬＳ２４を有する。各列において、ＬＳ２４は、信号ＤＬＴ［７：０］をレベルシフトし、信号ＤＥＣＰ［７：０］、ＤＥＣＰＢ［７：０］を生成する。信号ＤＥＣＰ［７：０］は信号ＤＬＴ［７：０］と同じ論理を持ち、信号ＤＥＣＰＢ［７：０］は信号ＤＥＣＰ［７：０］の反転信号である。なお、ここでは、信号ＤＥＣＰ［７：０］のうち、下位７ビットの信号ＤＥＣＰ［６：０］がＰＴＬ２１５Ｐ、２１５Ｎに出力される。なお、ＬＳ２１４の出力信号の構成は、Ｄ−Ａ変換処理を行う回路の構成によって、適宜設定される。
【００９８】
（ＰＴＬ２１５Ｐ、２１５Ｎ）
ＰＴＬ２１５Ｐは列ごとに、ＭＵＸ２５Ｐを有し、ＰＴＬ２１５Ｎは列ごとにＭＵＸ２５Ｎを有する。ＭＵＸ２５Ｐ、２５Ｎは、それぞれ、ＬＳ２４の出力信号をアナログ信号に変換する機能を有する。ここでは、ＭＵＸ２５Ｐは、信号ＤＥＣＰＢ［７：０］をアナログ変換して、信号ＤＰＴＰを生成し、ＭＵＸ２５Ｎは、信号ＤＥＣＰＢ［７：０］をアナログ変換して、信号ＤＰＴＮを生成する。信号ＤＰＴＰ、ＤＰＴＮは階調データに対応する電圧を持つアナログ信号である。信号ＤＰＴＰは正極性のデータ信号ＤＳに対応し、信号ＤＰＴＮは負極性のデータ信号ＤＳに対応する。
【００９９】
（ＭＵＸ２１６、ＡＭＰ２１７）
ＭＵＸ２１６は列ごとに選択回路（ＳＥＬ）２６を有し、ＡＭＰ２１７は列ごとにＡＭＰ２７を有する。ＳＥＬ２６は、制御信号に従って、信号ＤＰＴＰ、ＤＰＴＮの何れか一方をＡＭＰ２７に出力する。信号ＰＯＬ［７：０］の何れか１ビットが制御信号として、ＳＥＬ２６に入力される。入力される１ビットの信号ＰＯＬのデータが“１”であれば、ＳＥＬ２６は信号ＤＰＴＰを出力し、データが“０”であれば、信号ＤＰＴＮを出力する。
【０１００】
ＳＥＬ２６の出力信号はＡＭＰ２７で増幅され、出力される。信号ＤＰＴＰをＡＭＰ２７で増幅することで、正のデータ信号ＤＳが得られ、信号ＤＰＴＮをＡＭＰ２７で増幅することで、負のデータ信号ＤＳが得られる。つまり、信号ＤＳの極性は、対応する列のＳＥＬ２６を制御する信号ＰＯＬのデータ（“０”／“１”）によって決定することができる。
【０１０１】
（ＶＧＥＮ２３１）
ＶＧＥＮ２３１は、ＶＧＥＮ２３１Ｐ、２３１Ｎを有する。ＶＧＥＮ２３１Ｐは電圧ＶＰ＜０＞−ＶＰ＜２５５＞を生成し、ＶＧＥＮ２３１Ｎは電圧ＶＮ＜０＞−ＶＮ＜２５５＞を生成する。電圧ＶＰ＜０＞−ＶＰ＜２５５＞はＰＴＬ２１５Ｐのデジタルーアナログ変換処理のための基準電圧であり、それぞれ、階調レベル０−２５５に対応する。電圧ＶＮ＜０＞−ＶＮ＜２５５＞はＰＴＬ２１５Ｎのデジタルーアナログ変換処理のための基準電圧であり、それぞれ、階調レベル０−２５５に対応する。
【０１０２】
電圧ＶＰ＜２５５＞は電圧ＶＰ＜０＞よりも大きく、電圧ＶＮ＜２５５＞は電圧ＶＮ＜０＞よりも小さい。例えば、電圧ＶＰ＜０＞、電圧ＶＮ＜０＞をそれぞれＶＣＯＭ（ＬＣ素子ＤＥ１のコモン電圧）と同じ電圧とすることで、ＭＵＸ２５Ｐは電圧がＶＣＯＭ以上のアナログ信号を生成でき、ＭＵＸ２５Ｎは、電圧がＶＣＯＭ以下のアナログ信号を生成できる。
【０１０３】
＜デジタルーアナログ変換＞
図１０―図１２Ｂを参照して、ＰＴＬ２１５Ｐ、２１５ＮのＤ−Ａ変換機能を説明する。図１０にＶＧＥＮ２３１の構成例を示し、図１１Ａ、図１１ＢにＭＵＸ２５Ｐの構成例を示し、図１２Ａ、図１２ＢにＭＵＸ２５Ｎの構成例を示す。
【０１０４】
（ＶＧＥＮ２３１）
図１０に示すようにＶＧＥＮ２３１は２の抵抗分圧回路を含む。２の抵抗分圧回路のうち、一方がＶＧＥＮ２３１Ｐであり、他方がＶＧＥＮ２３１Ｎである。ＶＧＥＮ２３１に基準電圧を供給するための複数のピン４３が、ソースドライバＩＣ２００に設けられている。
【０１０５】
ＶＧＥＮ２３１Ｐは電圧ＶＰ＜０＞−ＶＰ＜２５５＞を生成するため、電気的に直列に接続された抵抗ＲＰ＜０＞−ＲＰ＜２５５＞を有する。
【０１０６】
電圧ＶＰ＜０＞、ＶＰ＜２５５＞はピン４３から与えられる電圧である。電圧ＶＰ＜０＞は抵抗ＲＰ＜０＞に印加され、電圧ＶＰ＜２２５＞は抵抗ＲＰ＜２５５＞に印加される。ここでは、電圧ＶＰ＜０＞−ＶＰ＜２５５＞が液晶のガンマ特性（駆動電圧―透過率特性）に適するように、抵抗ＲＰ＜０＞−ＲＰ＜２５５＞の抵抗値が設定される。かつ、電圧ＶＰ＜１＞−ＶＰ＜２５４＞のうちの複数の電圧（例えば、ＶＰ＜ａ１＞、ＶＰ＜ａｘ＞など）がピン４３から与えられる。ピン４３に入力する基準電圧を調節することによって、ＬＣ素子ＤＥ１により適したガンマ補正が行える。
【０１０７】
ＶＧＥＮ２３１Ｎは、電圧ＶＮ＜０＞−ＶＮ＜２５５＞を生成するため、電気的に直列に接続された抵抗ＲＮ＜０＞−ＲＮ＜２５５＞を有する。ＶＧＥＮ２３１ＮはＶＧＥＮ２３１Ｐと同様の回路構成を持つため、ＶＧＥＮ２３１Ｎについては、ＶＧＥＮ２３１Ｐの説明を参照する。
【０１０８】
（ＭＵＸ２５Ｐ、２５Ｎ）
図１１Ａに示すように、ＭＵＸ２５ＰはＭＵＸ３１Ｐ、３１Ｎを有する。ＭＵＸ３１Ｐ、３１Ｎは、それぞれ１２８入力―１出力のマルチプレクサである。信号ＤＥＣＰＢ［７：０］、ＤＥＣＰ［６：０］は、ＭＵＸ３１Ｐ、３１Ｎの制御信号である。これら信号によって、ＭＵＸ３１ＰまたはＭＵＸ３１Ｎの何れか一方の出力信号が信号ＤＰＴＰとしてＭＵＸ２５Ｐの出力端子から出力される。
【０１０９】
図１１Ｂに示すように、ＭＵＸ３１Ｐはｐチャネル型トランジスタでなるパストランジスタロジック回路であり、ＭＵＸ３１Ｎはｎチャネル型トランジスタでなるパストランジスタロジック回路である。ＭＵＸ３１Ｐの１２８の入力端子には電圧ＶＰ＜１２８＞−ＶＰ＜２５５＞がそれぞれ入力され、ＭＵＸ３１Ｎの１２８の入力端子には電圧ＶＰ＜０＞−ＶＰ＜１２７＞がそれぞれ入力される。
【０１１０】
図１２Ａに示すように、ＭＵＸ２５ＮはＭＵＸ３２Ｐ、３２Ｎを有する。ＭＵＸ３２Ｐ、３２Ｎは、それぞれ１２８入力―１出力のマルチプレクサであり、ＭＵＸ３１Ｐ、３１Ｎと同様の回路構成を有する。ＭＵＸ３２Ｐの１２８の入力端子には電圧ＶＮ＜１２８＞−ＶＮ＜２５５＞がそれぞれ入力され、ＭＵＸ３２Ｎの１２８の入力端子には電圧ＶＮ＜０＞−ＶＮ＜１２７＞がそれぞれ入力される。
【０１１１】
例えば、信号ＤＬＴ［７：０］のデータが８’ｈ２であれば、つまり、信号ＤＥＣＰＢ［７：０］のデータが“１１１１１１０１”であれば、ＭＵＸ２５Ｐは電圧ＶＰ＜２＞を出力し、ＭＵＸ２５Ｎは電圧ＶＮ＜２＞を出力する。つまり、ＭＵＸ２５Ｐは、ＬＡＴ２２が保持している階調データに対応する正極性のアナログ電圧を出力する。このように、ＭＵＸ２５Ｐはデコーダとして機能しており、階調データをデコードし、階調データに対応する正極性のアナログ電圧を生成する。ＭＵＸ２５Ｎも同様であり、階調データをデコードし、負極性のアナログ電圧を生成する機能を有する。
【０１１２】
＜＜ピンの極性の制御＞＞
表示パネル１６０の画素が３（ＲＧＢ）のサブ画素１０で構成される場合は、ピン４０＜１＞−４０＜１０８０＞の極性は、１２（３（ＲＧＢ）×２（ＳＬ１、ＳＬ２）×２（正負の極性））周期で変化する。そこで、ここでは、１２のピン４０＜１＞−４０＜１２＞に着目して、コマンド信号によるピン４０の極性の制御について説明する。図１３には、信号ＣＭＤ＿ＰＯＬのデータとピン４０＜１＞−４０＜１２＞の極性との関係、ピン４０＜１＞−４０＜１２＞と信号ＰＯＬ［７：０］のビットとの対応を示している。例えば、ピン４０＜１＞の極性を制御するために、信号ＰＯＬ［０］が第１列のＳＥＬ２６に入力されることを示している。
【０１１３】
また、図１３には、ピン４０＜１＞−４０＜１２＞と、表示パネル１６０の配線ＳＬ１、ＳＬ２との接続構造の一例を示す。図１３に示すように、ピン４０＜１＞、４０＜４＞、４０＜５＞は、第１列の単位画素を駆動するための配線ＳＬ１＿Ｒ＜１＞、ＳＬ１＿Ｇ＜１＞、ＳＬ１＿Ｂ＜１＞とそれぞれ電気的に接続されている。ピン４０＜２＞、４０＜３＞、４０＜６＞は、第１列の画素を駆動するための配線ＳＬ２＿Ｒ＜１＞、ＳＬ２＿Ｇ＜１＞、ＳＬ２＿Ｂ＜１＞とそれぞれ接続されている。同様に、ピン４０＜７＞−４０＜１２＞は第２列の画素を駆動するための配線ＳＬ１または配線ＳＬ２と電気的に接続されている。
【０１１４】
ピン４０＜１＞−４０＜１２＞に接続されるソース線の属性（例えば、駆動する表示素子の種類、色）などを考慮して、ピン４０＜１＞−４０＜１２＞の極性が設定される。ここでは、ピン４０＜１＞−４０＜１２＞の極性パターンは８通りある。便宜上、これら８の極性パターンをパターン（１）−（８）と呼ぶこととする。信号ＣＭＤ＿ＰＯＬ［４：０］によって、ピン４０＜１＞−４０＜１２＞の極性は、パターン（１）−（８）の何れか１に設定される。例えば、信号ＣＭＤ＿ＰＯＬのデータが４’ｈ５（“０１０１”）であれば、ピン４０＜１＞−４０＜１２＞からは、正の極性のデータ信号ＤＳ＜１＞−ＤＳ＜１２＞が出力されることとなる。ここでは、極性パターンを設定するコマンド信号（ＣＭＤ＿ＰＯＬ）のデータ幅は４ビットであるが、これは、ロジック回路２１１が設定可能な極性パターンの数によって決定すればよい。
【０１１５】
パターン（１）、（２）はＬＣ表示パネル用の極性パターンである。１フレーム期間ごとに、信号ＣＭＤ＿ＰＯＬのデータを“００１０”（４’ｈ２）と“００１１”（４’ｈ３）とで切り替えると、駆動方式はソースライン反転方式となり、このデータの切り替えを１水平期間ごとに行うと、駆動方式はドット反転方式となる。
【０１１６】
パターン（３）、（４）は、ＥＬ表示パネル用の極性パターンである。パターン（３）は、画素電極がＥＬ素子のアノードを構成しているときのパターンであり、パターン（４）は、画素電極がＥＬ素子のカソードを構成しているときのパターンである。
【０１１７】
パターン（５）−（８）は、ハイブリッド表示パネル用の極性パターンである。パターン（５）、（６）では、配線ＳＬ２に入力されるデータ信号の極性は正であり、パターン（７）、（８）では、それが負である。
【０１１８】
例えば、１フレーム期間ごとに、信号ＣＭＤ＿ＰＯＬ［３：０］のデータを４’ｈ６と４’ｈ７とで切り替えると、ＬＣ素子ＤＥ１の駆動方式はソースライン反転方式となり、ＥＬ素子ＤＥ２には正のデータ信号が書き込まれる。また、このようなデータの切り替えを１水平期間ごとに行うと、ＬＣ素子ＤＥ１の駆動方式はドット反転方式となる。
【０１１９】
以上述べたように、ソースドライバＩＣ２００は、３種類の表示パネルを駆動することが可能であり、汎用性の高いソースドライバＩＣである。
【０１２０】
極性パターンは図１３の例に限定されない。上述したように、ピン４０＜１＞−４０＜１２＞に接続されるソース線の属性などを考慮して、ピン４０＜１＞−４０＜１２＞の極性パターンが設定される。よって、例えば、配線ＳＬ１、ＳＬ２が図１４に示すように配置しているハイブリッド表示パネルを駆動するためには、パターン（９）−（１２）を設定すればよい。
【０１２１】
信号ＣＭＤ＿ＰＯＬ［３：０］による極性パターンの設定とは、より具体的には、信号ＣＭＤ＿ＰＯＬ［３：０］のデータに従って、ロジック回路２１１が信号ＰＯＬ＿ＯＵＴ［７：０］のデータを設定することである。例えば、信号ＣＭＤ＿ＰＯＬ［３：０］のデータが４’ｈ７であれば、ロジック回路２１１は、データ“０１１１１０１１０”をもつ信号ＰＯＬ＿ＯＵＴ［７：０］を生成する。
【０１２２】
ここでは、パターン（１）−（１２）に対して４対のピン４０が同じ極性を持つため、８ビットの信号ＰＯＬ＿ＯＵＴによって、１２のピン４０の極性パターンを設定することができる。なお、信号ＰＯＬ＿ＯＵＴのデータ幅は８ビットに限らず、例えば、１２ビットとしてもよい。信号ＰＯＬ＿ＯＵＴのデータ幅を１２ビットとすることで、信号ＰＯＬを伝送するための配線、およびロジック回路２１１の素子数が増加してしまうが、ピン４０＜１＞−４０＜１２＞の極性を独立して制御できるため、ピン４０＜１＞−４０＜１２＞の極性パターンの冗長性が増す。そのため、ソースドライバＩＣ２００が駆動できる画素部の仕様の制約が少なくなるので、ソースドライバＩＣ２００の汎用性が向上する。
【０１２３】
図１３、図１４の例では、１のピン４０は、画素部１１０の特定の１本のソース線（配線ＳＬ１または配線ＳＬ２）に電気的に接続されている。そのため、表示パネル１６０の端子部１７３には、少なくとも配線ＳＬ１と配線ＳＬ２の総数の端子を設ける必要がある。例えば、周辺回路１１２にデマルチプレクサ（ＤＥＭＵＸ）を設けることで、端子部１７３の端子の数を低減することができる。図１５、図１６にＤＥＭＵＸの構成例を示す。
【０１２４】
図１５に示すＤＥＭＵＸ１１７は、複数の回路１１７ａを有する。回路１１７ａは、１入力―２出力ＤＥＭＵＸとして機能する。外部から入力される制御信号に従い、回路１１７ａはピン４０から出力されるデータ信号ＤＳを、何れか一方の出力端子から出力する。
【０１２５】
ＤＥＭＵＸ１１７を構成するトランジスタ等の素子は、画素部１１０と共に、トランジスタ層１６３に作製される。ＤＥＭＵＸ１１７を設けることで、端子部１７３の端子数を低減できる。また、図１５に示すように、１２のピン４０から出力される信号ＤＳによって、４列の画素を駆動することができる。
【０１２６】
図１５の例では、１水平期間において、データ信号ＤＳを書き込むタイミングを配線ＳＬ１と配線ＳＬ２とで異ならせればよい。そのため、表示パネル１６０がハイブリッド表示パネルであるが、パターン（５）−（１２）は用いられない。例えば、データ信号ＤＳを、まず配線ＳＬ１に書き込み、次に配線ＳＬ２に書き込む。具体的には、次のようにピン４０の極性パターンを制御すればよい。１水平期間において、データが４’ｈ２である信号ＣＭＤ＿ＰＯＬ［３：０］をソースドライバＩＣ２００に入力し、各ピン４０から交流駆動用のデータ信号ＤＳを出力させる。次に、所定のタイミングで、データが４’ｈ４である信号ＣＭＤ＿ＰＯＬ［３：０］をソースドライバＩＣ２００に入力し、各ピン４０から直流駆動用のデータ信号ＤＳを出力させる。
【０１２７】
図１６に示すＤＥＭＵＸ１１８は複数の回路１１８ａ、１１８ｂを有する。なお、図１６には、ＤＥＭＵＸ１１８とピン４０＜１＞−４０＜８＞との接続関係を示している。
【０１２８】
回路１１８ａは１入力３出力のＤＥＭＵＸとして機能する。外部から入力される制御信号に従い、各回路１１８ａはピン４０から出力される信号ＤＳを何れか１の出力端子から出力する。回路１１８ｂは回路１１８ａと同じ回路構成を持ち、同様に機能する。ここでは、回路１１８ａは、１画素の３の配線ＳＬ１（ＳＬ１＿Ｒ、ＳＬ１＿Ｂ、ＳＬ１＿Ｇ）の何れか１を選択し、ピン４０と電気的に接続する機能を有する。回路１１８ｂは、１画素の３の配線ＳＬ２（ＳＬ２＿Ｒ、ＳＬ２＿Ｂ、ＳＬ２＿Ｇ）の何れか１を選択し、ピン４０と電気的に接続する機能を有する。ＤＥＭＵＸ１１８を設けることで、２つのピン４０から出力される信号ＤＳによって、１列の画素を駆動できる。
【０１２９】
パターン（１）−（１２）の設定は、ピン４１、４２から入力される差動方式のコマンド信号によって行っているが、これに限らない。例えば、極性パターンを制御するためのシングルエンド方式のデジタル信号を、１または複数のピン４５からロジック回路２１１に入力するようにしてもよい。極性パターン制御に用いられるデジタル信号のデータ幅が４ビットであれば、４のピン４５が極性パターンを制御するためのデジタル信号の入力用ピンに用いられる。
【０１３０】
このような場合、コマンド信号として、信号ＣＭＤ＿ＰＯＬを有効にするか、無効にするかを決定するための信号ＣＭＤ＿ＳＷを用いる。期間Ｔ１において信号ＣＭＤ＿ＳＷは信号ＣＭＤ＿ＰＯＬよりも先にピン４１、４２に入力される。信号ＣＭＤ＿ＳＷによって、信号ＣＭＤ＿ＰＯＬが無効とされた場合、ロジック回路２１１は、ピン４５から入力されるデジタル信号のデータに基づいて、信号ＰＯＬ＿ＯＵＴ［７：０］を生成する。
【０１３１】
以上述べたように、ソースドライバＩＣ２００は、様々な構成の表示パネルを駆動することができる汎用性の高いドライバＩＣである。
【０１３２】
＜＜ドライバＩＣ＞＞
以上では、表示パネルの周辺回路にソースドライバＩＣ２００を適用した例を説明したが、周辺回路１１２に適用できるドライバＩＣは、ソースドライバＩＣに限定されない。例えば、ゲートドライバ１２１、１２２をそれぞれ、ゲートドライバＩＣで構成してもよい。以下、図１７を用いて、周辺回路１１２に適用できるドライバＩＣの幾つかの例を示す。
【０１３３】
図１７Ａに示すドライバＩＣ３００はソースドライバＩＣ２００の変形例であって、ソースドライバに回路３００Ｍを追加したドライバＩＣである。回路３００Ｓがソースドライバであり、ソースドライバＩＣ２００の内部回路と同様の回路構成を有する。回路３００Ｍは、画素部１１４から入力されるアナログ信号を処理する信号処理回路であり、信号処理回路１２４の機能を備える。ドライバＩＣ３００は、画素部１１４（図６）のソースドライバに好適である。
【０１３４】
また、ドライバＩＣ３００にゲートドライバを組み込んでもよい。そのような例を図１７Ｂに示す。図１７Ｂに示すドライバＩＣ３０１は、回路３００Ｓ、３００Ｍ、３００Ｇを有する。回路３００Ｇはゲートドライバである。例えば、画素部１１４を駆動するために２のドライバＩＣ３０１を用いる場合、一方のドライバＩＣ３０１の回路３００Ｇをゲートドライバ１２１として動作させ、他方のドライバＩＣ３０１の回路３００Ｇをゲートドライバ１２２として動作させればよい。画素部１１４の列数に応じて、ドライバＩＣ３０２とドライバＩＣ３００の両方を用いればよい。
【０１３５】
また、画素部１１０を駆動するドライバＩＣには、回路３００Ｍを設けていないドライバＩＣ３０２（図１７Ｃ）を用いればよい。画素部１１０の列数に応じて、画素部１１０を駆動するドライバＩＣには、ドライバＩＣ３０２だけでなく、ソースドライバＩＣ２００を用いればよい。画素部１１０を駆動するために２のドライバＩＣ３０２を用いる場合、一方のドライバＩＣ３０２の回路３００Ｇをゲートドライバ１２１として動作させ、他方のドライバＩＣ３０２の回路３００Ｇをゲートドライバ１２２として動作させればよい。
【０１３６】
＜＜表示モード＞＞
表示装置１００は３の表示モードを有することができる。第１の表示モードはＬＣ素子ＤＥ１とＥＬ素子ＤＥ２双方によって表示を行うモード（ハイブリッドモード）である。第２はＬＣ素子ＤＥ１のみで表示を行うモード（ＬＣモード）であり、第３はＥＬ素子ＤＥ２のみで表示を行うモード（ＥＬモード）である。図３に示す表示モジュール１５０の表示原理によれば、ＬＣモードは反射モードと呼ぶことができ、ＥＬモードは自発光モードまたは、透過モードと呼ぶことができる。ここでも、ピン４０＜１＞−４０＜１２＞に着目して、各表示モードにおける表示装置１００の動作について説明する。
【０１３７】
表示モードの決定は、例えば、制御回路１３１で行うことができる。制御回路１３１は、センサ１３５の検知信号や、使用者の操作等に基づくプロセッサ１３０の割り込み信号等によって表示モードを決定する。例えば、明るい環境（例えば、晴天の昼間の屋外）では表示モードはＬＣモードに設定され、暗い環境（例えば、夜間の屋外）ではＥＬモードに設定される。外光の照度が低い環境（例えば、照明器具で照明された室内、曇天の屋外）、つまりＬＣ素子ＤＥ１での反射光のみでは、良好な表示品位が得られないような環境では表示モードはハイブリッドモードに設定される。
【０１３８】
また、制御回路１３１は、決定した表示モードを実行するため、画像プロセッサ１３２に制御信号を送信する。画像プロセッサ１３２は、制御信号に従い、表示モードおよび駆動する表示パネルの構造に応じたコマンド信号、および、画像信号を生成する。以下では、ピン４０＜１＞−４０＜１２＞と配線ＳＬ１、ＳＬ２の接続構造が図１３に示す接続構造である場合を例に、各表示モードを説明する。
【０１３９】
＜ＬＣモード＞
ＬＣモードが設定された場合、ＥＬ素子ＤＥ２を発光させないデータ信号ＤＳを配線ＳＬ２に入力すればよい。別言すると、ＥＬ素子ＤＥ２が黒表示を行うためのデータ信号ＤＳを配線ＳＬ２に入力する。そのため、ピン４０＜２＞、４０＜３＞、４０＜６＞、４０＜７＞、４０＜１０＞、４０＜１１＞からは、階調レベルが０のデータ信号ＤＳがそれぞれ出力される。
【０１４０】
＜ＥＬモード＞
ＥＬモードが設定された場合、ＬＣ素子ＤＥ１が黒表示を行うためのデータ信号ＤＳを配線ＳＬ２に入力する。そのため、ピン４０＜１＞、４０＜４＞、４０＜５＞、４０＜８＞、４０＜９＞、４０＜１２＞からは、階調レベルが０（ノーマリブラックの場合）、または２５５（ノーマリホワイトの場合）のデータ信号ＤＳがそれぞれ出力される。
【０１４１】
＜ハイブリッドモード＞
画素部１１０の構造上、各サブ画素１０においてＬＣ素子ＤＥ１とＥＬ素子ＤＥ２とは共通の画像データに由来するアナログ信号が入力される。ＶＧＥＮ２３１は、ＬＣ素子ＤＥ１の駆動に適したアナログ電圧を生成している。そのため、同じＰＴＬ２１５で、第１列のＭＵＸ２５Ｎ，ＭＵＸ２５Ｐと、第２列のＭＵＸ２５Ｎ、２５Ｐで、同じ階調レベルの信号ＤＥＣＰ［７：０］をアナログ変換した場合、サブ画素１０Ｒ＜ｊ，１＞では、ＥＬ素子ＤＥ２が適切な輝度で発光できない場合があり、表示装置１００の表示品位が劣化してしまう。このような不具合を解消するため、配線ＳＬ２に接続されるピン４０が存在する列、ここでは、列番号２、３、４、７、１０、１１のＬＡＴ２１に格納されるデータ信号が、ＥＬ素子ＤＥ２に適した階調レベルをもつようにする。
【０１４２】
（階調変換処理）
そのため、画像プロセッサ１３２において、画像信号ＤＰ［７：０］、ＤＮ［７：０］を生成するための処理の１つとして、画像信号の階調レベルを変更する処理を行えばよい。例えば、ＬＣ素子ＤＥ１用の階調レベルとＥＬ素子ＤＥ２用の階調レベルとの対応を示す階調変換テーブルを画像プロセッサ１３２に記憶させておき、階調変換テーブルを参照することで、ＥＬ素子ＤＥ２のデータ信号ＤＳに対応する画像信号ＤＰ［７：０］、ＤＮ［７：０］の階調レベルを変換すればよい。
【０１４３】
また、ハイブリッドモードでは、サブ画素１０の輝度は、ＬＣ素子ＤＥ１による外光５の反射光の輝度と、ＥＬ素子ＤＥ２の発光の輝度とで決定される。使用環境の明るさに応じてサブ画素１０の輝度を調節することで、表示装置１００の表示品位の向上と、消費電力の低減が図れる。そのため、センサ１３５の検知信号に基づいて、ＥＬ素子ＤＥ２の輝度を調節するようにすればよい。例えば、使用環境の照度に応じた複数の階調変換テーブルを画像プロセッサ１３２に設け、センサ１３５の検知信号によって、参照する階調変換テーブルを決定すればよい。
【０１４４】
もちろん、ハイブリッドモードでの階調変換処理において、ＬＣ素子ＤＥ１のデータ信号ＤＳに対応する画像信号ＤＰ［７：０］、ＤＮ［７：０］の階調レベルを調節してもよい。また、ＬＣモード用、ＥＬモード用にそれぞれ１又は複数の階調変換テーブルを用意し、それぞれのモードにおいて、画像プロセッサ１３２で階調変換処理を行うようにすることもできる。ＥＬモードは、使用環境が暗い場合に実行される表示モードであるので、ハイブリッドモードよりもＥＬ素子ＤＥ２の輝度を低くすることができる。そのため、階調変換処理はＥＬ素子ＤＥ２の長寿命化に有効である。
【０１４５】
したがって、表示装置１００の表示品位の向上、省電力化、ＥＬ素子ＤＥ２の長寿命化等のため、表示色、表示素子の種類、表示モード、および使用環境の照度等を考慮して、階調変換テーブルの数、そのデータ構造を決定すればよい。表示装置１００の表示モード、または照度に応じて、画像プロセッサ１３２が参照する階調変換テーブルが決定される。
【０１４６】
ここでは、画像信号の階調レベルを変更する信号処理の一例として、階調変換テーブルを用いた処理を説明したが、もちろん信号処理の方法はこれに限定されない。また、センサ１３５に、外光５の色温度を検出するセンサを設けてもよい。これにより、環境の照度および色温度に応じて、画像信号の階調レベルを調節することが可能になる。
【０１４７】
（ＩＤＳ駆動）
静止画は、フレームごとの画像信号のデータに変化がないため、１フレームごとに、サブ画素１０、特にサブ画素１１のデータの書き換えを行う必要がない。そこで、ＬＣモードで静止画を表示する際は、１フレーム期間よりも長い時間、サブ画素１１のデータの書き換えを一時的に停止するような駆動方法を実行させてもよい。ここでは、このような駆動方法を、「アイドリング・ストップ（ＩＤＳ）駆動」と呼ぶこととする。
【０１４８】
図１８Ａは、ＩＤＳ駆動による静止画の表示方法を説明する図である。図１８ＢはＩＤＳ駆動方法の一例を示すタイミングチャートである。図１８Ｂにおいて、ＧＶＤＤ１はゲートドライバ１２１の高電源電圧であり、信号ＧＳＰ１、ＧＣＬＫ１は、それぞれ、ゲートドライバ１２１に入力されるスタートパルス信号、クロック信号である。
【０１４９】
通常の駆動方法では、１フレーム期間（期間Ｔｐｄ）ごとに、サブ画素１１のデータの書き換えが行われる。信号ＧＳＰ１の入力をトリガーにして、ゲートドライバ１２１は、信号ＧＣＬＫ１に従い配線ＧＬ１を選択するゲート信号を生成し、配線ＧＬ１に出力する。ソースドライバＩＣ２００は、信号ＲＥＳの入力をトリガーに、画像信号ＤＰ、ＤＮから信号ＤＳを生成し、配線ＳＬ１に出力する。
【０１５０】
図１８Ａ、図１８Ｂに示すように、ＩＤＳ駆動による処理は、データの書き換え処理（または、書き込み処理とも呼ぶこともできる。）と、データ保持に分かれる。まず、通常駆動と同じリフレッシュレートで、データの書き換えが１回または複数回実行され、サブ画素１１にデータが書き込まれる。図１８Ａ、図１８Ｂは、書き換え回数は３回の例である。データ書き込みの後、ゲートドライバ１２１では、配線ＧＬ１用のゲート信号の生成を停止し、サブ画素１１のデータの書き換えを停止する。また、データ保持期間にゲートドライバ１２１へのＧＶＤＤの供給を停止することで、表示装置１００の消費電力を削減できる。
【０１５１】
データ書き換え処理でのデータ書き換え回数は、リフレッシュレート等を考慮して設定すればよい。また、ＩＤＳ駆動におけるデータ保持時間は、液晶の焼き付きを考慮し、最長１秒間とし、０．５秒以下、または０．２秒以下程度とすることが好ましい。
【０１５２】
また、ＩＤＳ駆動でも通常駆動と同じ表示品位を保つために、容量素子ＣＳ１からの電荷のリークをできるだけ少なくすることが望ましい。電荷がリークしてしまうと、ＬＣ素子ＤＥ１に印加される電圧が変動して、サブ画素１１の透過率が変化してしまうからである。そのため、トランジスタＭ１にはオフ電流が小さいトランジスタであることが好ましい。そのようなトランジスタには、チャネルが酸化物半導体で形成されているトランジスタ（以下、ＯＳトランジスタと呼ぶ。）がある。ＯＳトランジスタがＳｉトランジスタよりもオフ電流が小さいのは、酸化物半導体のバンドギャップがＳｉ、Ｇｅよりも広い（３．０ｅＶ以上）であるからである。
【０１５３】
ＯＳトランジスタの半導体層を形成する酸化物には、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ酸化物、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ｚｎ酸化物、Ｉｎ−Ａｌ−Ｚｎ酸化物、Ｓｎ−Ｇａ−Ｚｎ酸化物、Ａｌ−Ｇａ−Ｚｎ酸化物、Ｓｎ−Ａｌ−Ｚｎ酸化物、Ｉｎ−Ｚｎ酸化物、Ｓｎ−Ｚｎ酸化物、Ａｌ−Ｚｎ酸化物、Ｚｎ−Ｍｇ酸化物、Ｓｎ−Ｍｇ酸化物、Ｉｎ−Ｍｇ酸化物や、Ｉｎ−Ｇａ酸化物、Ｉｎ酸化物、Ｓｎ酸化物、Ｚｎ酸化物等の金属酸化物を用いることができる。また、これら金属酸化物に、他の材料、例えば、ＳｉＯ２を含ませてもよい。ＯＳトランジスタの酸化物半導体は、Ｉｎ、Ｚｎの少なくとも一方を含むものが好ましい。
【０１５４】
電子供与体（ドナー）となる水分または水素等の不純物を低減し、かつ酸素欠損も低減することで、酸化物半導体をｉ型（真性半導体）にする、あるいはｉ型に限りなく近づけることができる。ここでは、このような酸化物半導体を高純度化酸化物半導体と呼ぶことにする。高純度化酸化物半導体でチャネルを形成することで、チャネル幅で規格化されたＯＳトランジスタのオフ電流を数ｙＡ／μｍ以上数ｚＡ／μｍ以下程度に低くすることができる。
【０１５５】
ＯＳトランジスタのオフ電流が極めて小さいのは、金属酸化物でなる半導体のバンドギャップが３．０ｅＶ以上であるからである。チャネル形成領域に金属酸化物を有するためＯＳトランジスタは、熱励起によるリーク電流が小さく、またオフ電流が極めて小さい。
【０１５６】
ＯＳトランジスタに好適な酸化物半導体は、二次イオン質量分析法（ＳＩＭＳ）により得られる水素濃度が、２×１０２０ａｔｏｍｓ／ｃｍ３以下であり、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下である酸化物半導体である。
【０１５７】
ＩＤＳ駆動で静止画表示を行う表示装置１００の好適な用途としては、電子書籍を読む、デジタルカメラで撮影した写真を鑑賞する、等である。つまり、同じ画面である状態が比較的長く、また使用者の操作により画面全体の表示を切り換えることで、表示装置１００を使用する場合に、ＩＤＳ駆動で静止画を表示することが好ましい。またＩＤＳ駆動では、画面の切り替え回数を減らすことができるため、画面の切り替え時によるちらつきの低減に効果的である。
【０１５８】
また、ＩＤＳ駆動は、ＬＣモードだけでなくハイブリッドモードでも実行することができる。ハイブリッドモードにおいて、静止画を表示する場合は、サブ画素１２はフレーム期間ごとにデータを書き換え、サブ画素１１はＩＤＳ駆動でデータを書き換えればよい。
【０１５９】
表示装置１００は、使用環境の照度に応じた３つの表示モード（ＬＣ、ＥＬ、ハイブリッド）を持つため、気象（晴天、雨天、曇天）、時間（昼、夜）等に制約されず、高品質（高コントラスト、高い色再現性）の表示が可能である。そのため、様々な場所で利用される携帯型の電子機器の表示部に好適である。また、実施の形態１の表示装置は消費電力を低減できるため、バッテリで動作する電子機器の使用時間を長くすることができることも、理由の一つである。
【０１６０】
もちろん、表示装置１００は、携帯型電子機器に限らず、様々な電子機器の表示部に適用することができる。実施の形態２において、表示装置１００が適用可能な電子機器の幾つかの具体例を示す。
【０１６１】
〔実施の形態２〕
本実施の形態では、表示部を備えた電子機器等について説明する。
【０１６２】
電子機器としては、例えば、テレビジョン装置（テレビ、又はテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。可撓性の電子機器は、家屋やビルなどの建築物の内壁もしくは外壁、又は、自動車の内装もしくは外装の曲面に沿って組み込むことも可能である。図１９Ａ―図２１Ｂに電子機器の構成例を示す。図１９Ａ―図２１Ｂに示す電子機器の表示部には、実施の形態１の表示装置、およびこの表示装置にタッチセンサを設けたタッチパネルを適用することができる。
【０１６３】
図１９Ａに示す情報端末２０１０は、筐体２０１１に組み込まれた表示部２０１２の他、操作ボタン２０１３、外部接続ポート２０１４、スピーカ２０１５、マイクロフォン２０１６を有する。ここでは、表示部２０１２の表示領域は、湾曲している。情報端末２０１０は、バッテリで駆動する携帯型情報端末であり、タブレット型情報端末、あるいはスマートフォンとして使用することができる。情報端末２０１０は、電話、電子メール、手帳、インターネット接続、音楽再生等の機能を有する。指などで表示部２０１２に触れることで、情報を入力することができる。また、電話を掛ける、或いは文字を入力するなどの操作は、指などで表示部２０１２に触れることにより行うことができる。また、マイクロフォン２０１６から音声を入力することで、情報端末２０１０を操作することもできる。また、操作ボタン２０１３の操作により、電源のオン／オフ動作や、表示部２０１２の画面切り替え動作などを行うことができる。例えば、メール作成画面から、メインメニュー画面に切り替えることができる。
【０１６４】
図１９Ｂに腕時計型の情報端末の一例を示す。情報端末２０３０は、筐体２０３１、表示部２０３２、リュウズ２０３３、ベルト２０３４、検知部２０３５を有する。リュウズ２０３３を回転することで情報端末２０３０を操作することができる。また、表示部２０３２にタッチパネルを設けてもよい。これにより、表示部２０３２を指で触れることで、情報端末２０３０を操作することができる。
【０１６５】
検知部２０３５は、使用環境の情報や、使用者生体情報を取得する機能を備える。検知部２０３５は少なくとも照度センサを備えている。その他に、マイクロフォン、撮像素子、加速度センサ、方位センサ、圧力センサ、温度センサ、湿度センサ、測位センサ（例えば、ＧＰＳ（全地球測位システム））等を検知部２０３５に設けてもよい。
【０１６６】
情報端末２０１０および情報端末２０３０に同じ規格の無線通信装置を組み込み、無線２０２０により双方向の通信を行うようにしてもよい。このようにすることで、例えば、情報端末２０１０が電子メールや電話などを着信すると、情報端末２０３０の表示部２０３２に着信を知らせる情報を表示させることができる。
【０１６７】
図１９Ｃに示すノート型パーソナルコンピュータ２０５０は、筐体２０５１、表示部２０５２、キーボード２０５３、ポインティングデバイス２０５４を有する。
【０１６８】
図１９Ｄに示すビデオカメラ２０７０は、筐体２０７１、表示部２０７２、筐体２０７３、操作キー２０７４、レンズ２０７５、接続部２０７６を有する。表示部２０７２は筐体２０７１に設けられ、操作キー２０７４およびレンズ２０７５は筐体２０７３に設けられている。筐体２０７１と筐体２０７３とは、接続部２０７６により接続されており、筐体２０７１と筐体２０７３間の角度は、接続部２０７６により変更が可能である。接続部２０７６における筐体２０７１と筐体２０７３間の角度に従って、表示部２０７２の映像を切り替える構成としてもよい。
【０１６９】
図１９Ｅに示す表示装置２０９０は、筐体２０９１、表示部２０９２、支持台２０９３等を有する。表示装置２０９０は、コンピュータ、遊技機等のモニタとして用いることができる。表示装置２０９０にテレビジョン放送の受信装置を組み込むことで、表示装置２０９０をテレビ受像（ＴＶ）装置として動作させることができる。
【０１７０】
図１９Ｆに示す携帯型遊技機２１１０は、筐体２１１１、表示部２１１２、スピーカ２１１３、ＬＥＤランプ２１１４、操作キー２１１５、接続端子２１１６、カメラ２１１７、マイクロフォン２１１８、記録媒体読込部２１１９を有する。
【０１７１】
図２０Ａに示す情報端末２１３０は、筐体２１３１、表示部２１３２を有する。情報端末２１３０はバッテリで駆動する携帯型情報端末であり、スマートフォン、タブレット型情報端末等として用いることができる。情報端末２１３０は、電話、電子メール、手帳、インターネット接続、音楽再生等の機能を有する。表示部２１３２が湾曲しているため、情報端末２１３０は３面以上に情報を表示することが可能である。ここでは、情報２１４１−２１４３が表示部２１３２の異なる面に表示されている。例えば、使用者は、衣服の胸ポケットに情報端末２１３０を収納した状態で、表示部２１３２の上端部の表示（ここでは情報２１４２）を確認することができる。そのため使用者は、情報端末２１３０を胸ポケットから取り出さなくても、情報２１４２を確認して、電話を受けるか否かを判断できる。
【０１７２】
情報２１４１−２１４３としては、例えば、ＳＮＳ（ソーシャル・ネットワーキング・サービス）の通知、電子メールや電話などの着信を知らせる表示、電子メールなどの題名、電子メールなどの送信者名、日付、時刻、バッテリの残量、アンテナ受信の強度などがある。
【０１７３】
図２０Ｂに、折りたたみ可能な情報端末の構成例を示す。図２０Ｂに示す情報端末２１５０は、筐体２１５１、表示部２１５２、ヒンジ２１５３を有する。情報端末２１５０も携帯型情報端末であり、情報端末２１３０と同様の機能を有する。図２０Ｂは、展開された状態の情報端末２１５０を示している。図２０Ｄは、折りたたんだ状態の情報端末２１５０を示す。図２０Ｃの情報端末２１５０の状態は、展開中の状態、あるいは折り畳み中の状態である。折りたたむことで情報端末２１５０の携帯性が向上し、展開することで、広い表示画面を得られるため、情報端末２１５０の利便性が向上する。
【０１７４】
表示部２１５２はヒンジ２１５３によって連結された８つの筐体２１５１に支持されている。ヒンジ２１５３を介して２つの筐体２１５１間を屈曲させることで、情報端末２１５０を展開した状態から折りたたんだ状態に可逆的に変形できる。表示部２１５２は、例えば、曲率半径１ｍｍ以上１５０ｍｍ以下で曲げることができる。
【０１７５】
表示部２１５２が折り畳まれた状態（図２０Ｄ）であることを検知して、検知情報を供給するセンサを備える構成としてもよい。また、センサで、同様に、表示部２１５２が展開された状態（図２０Ｂ）を検知してもよい。表示部２１５２が折りたたまれていることを検知すると、折りたたまれた部分（又は折りたたまれて使用者に視認されない部分）の表示を停止してもよい。または、タッチセンサによる検知を停止してもよい。また、表示部２１５２が展開された状態であることを示す情報を取得して、表示やタッチセンサによる検知を再開するような制御を行ってもよい。
【０１７６】
図２１Ａ、図２１Ｂに電子看板（デジタルサイネージとも呼ぶ）の構成例を示す。図２１Ａに示す電子看板２１７０は、筐体２１７１、表示部２１７２、スピーカ２１７３を有する。実施の形態１の表示装置は、軽量、薄型化ができるため、表示部２１７２の大画面化が容易である。よって、大画面化しても電子看板２１７０の設置場所の制約が少ない。図２１Ａは、電子看板２１７０を壁面２１７５に取り付けた例を示す。設置方法はこれに限らず、電子看板２１７０を天井から吊り下げてもよい。表示部２１７２を可撓性の表示パネルで構成することで、電子看板を曲げた状態で設置できる。そのような例を図２１Ｂに示す。
【０１７７】
図２１Ｂに示す電子看板２１９０は、円柱状の柱２１９５に取り付けられている。２１９２は電子看板２１９０の表示部である。電子看板２１９０に無線通信装置を設けてもよい。これにより、表示させる情報を無線によって、電子看板２１９０に送信することができる。また、無線２１９６によって、電子看板２１９０から、他の情報端末２１９７に情報（例えば、表示されている情報、およびそれに関連する情報）を送信することができる。また、電子看板２１７０に無線通信装置を設けることで、電子看板２１９０と同様に動作させることができる。
【０１７８】
〔実施の形態３〕
本実施の形態では、ハイブリッド型表示パネルおよびハイブリッド型表示モジュールについて説明する。本実施の形態の表示パネル、および表示モジュールは、実施の形態１の表示装置に適用することができる。
【０１７９】
＜＜表示モジュールの構成例１＞＞
図２２Ａは表示モジュールの構成例を示す平面図である。図２２Ａに示す表示モジュール５００は、ソースドライバＩＣ４００、表示パネル５１０、ＦＰＣ５４４、５４５を有する。表示モジュール５００の断面構造は、図３に示す表示モジュール１５０と同様である。表示パネル５１０は一対の基板５２１、５２２、封止材５２３を有する。基板５２１は、トランジスタ層およびＥＬ素子層の支持基板である。トランジスタ層に、画素部５３０、ゲートドライバ（ＧＤ）５３１、５３２、端子部５３４、５３５が設けられている。
【０１８０】
ここでは、画素部５３０の構成は、図５Ａ、図５Ｃに示す画素部１１０と同様とし、３（ＲＧＢ）のサブ画素１０によって画素１３が構成されていることとする。ＧＤ５３１は、配線ＧＬ１を駆動するための回路であり、ＧＤ５３２は配線ＧＬ２を駆動するための回路である。ＧＤ５３１、ＧＤ５３２は、それぞれ、複数のフリップフロップが電気的に接続されているシフトレジスタで構成することができる。画素部５３０が画素部１１０と同様な回路構成を有する場合、ＧＤ５３１とＧＤ５３２は同じ回路構成であってもよい。
【０１８１】
基板５２１は、サブ画素１１（ＬＣ用画素）のコモン電極およびカラーフィルタを支持する機能を持つ。封止材５２３は、基板５２２と基板５２１を貼り合わせる機能を持つ。封止材５２３によって基板５２１と基板５２２間に液晶層が封止されている。
【０１８２】
端子部５３４、５３５は、複数の端子を有する。端子部５３４にはＦＰＣ５４４が電気的に接続されている。ＦＰＣ５４４によって、信号および電圧が画素部５３０、ＧＤ５３１、５３２に入力される。端子部５３５にはＦＰＣ５４５が電気的に接続され、ソースドライバＩＣ４００がＦＰＣ５４５に電気的に接続されている。ＦＰＣ５４５は、ソースドライバＩＣ４００と画素部５３０を電気的に接続する機能、およびソースドライバＩＣ４００に信号および電圧等を入力する機能を有する。
【０１８３】
トランジスタ層の封止材５２３が形成される領域に、コモンコンタクト部５３６が設けられる。基板５２２に設けられているＬＣ素子ＤＥ１のコモン電極と、基板５２１に設けられている端子部５３４とを電気的に接続するために、コモンコンタクト部５３６が設けられている。なお、コモンコンタクト部５３６は、封止材５２３の内側の領域に設けることもできる。コモンコンタクト部５３６を封止材５２３が形成される領域に設けることは、表示パネル５１０の狭額縁化に有効である。
【０１８４】
＜＜表示モジュールの構成例２＞＞
表示パネル５１０は四角形の表示領域を持つが、表示領域の形状は四角形に限定されない。例えば、円形とすることができる。そのような例を図２２Ｂに示す。図２２Ｂに示す表示モジュール５０１は、図１９Ｂの情報端末２０３０の表示部２０３２に用いることができる。
【０１８５】
表示モジュール５０１は、ソースドライバＩＣ４０１、表示パネル５１１、ＦＰＣ５４４を有する。表示パネル５１１は、基板５２５、５２６、封止部材５２７、画素部５５０、ＧＤ５５１、ＧＤ５５２、端子部５５４、コモンコンタクト部５５６を有する。
【０１８６】
画素部５５０の平面形状は円形であり、基板５２５、５２６の平面形状は８角形状である。ＧＤ５５１は基板５２１の端部に沿って屈曲している。ＧＤ５５２も同様である。ＧＤ５５１は配線ＳＬ１を駆動するための回路であり、ＧＤ５５２は配線ＳＬ２を駆動するための回路である。ソースドライバＩＣ４０１は、ＣＯＧ方式で、表示パネル５１１に実装されている。ＦＰＣ５４４は端子部５５４と電気的に接続されている。ＦＰＣ５４４を経て、外部から入力される信号および電源電圧が、画素部５５０、ＧＤ５５１、５５２、ソースドライバＩＣ４０１に供給される。
【０１８７】
＜＜表示モジュール５００、表示パネル５１０＞＞
以下、図２３Ａ―図２５を参照して、表示モジュール５００、特に表示パネル５１０のより具体的な構成について説明する。ここでは、サブ画素１０によって画素部５３０が構成されていることとする。
【０１８８】
図２３Ｂ、図２３Ｃは、３つのサブ画素１０（１０Ｒ、１０Ｇ、１０Ｂ）のレイアウト例を表している。これら３のサブ画素１０によって１画素１３が構成される。なお、本実施の形態の理解を容易にするため、重複するが、図２３Ａにサブ画素１０の回路図を示す。
【０１８９】
図２４、図２５は、表示モジュール５００の構成例を示す断面図である。なお図３の表記と異なり、図２４、図２５は、基板５２２、液晶層５８０、トランジスタ層５８１、ＥＬ素子層５８２、基板５２１の順にこれらが積層した図面となっている。図２３Ｂ、図２３Ｃは、サブ画素１０のトランジスタ層５８１、ＥＬ素子層５８２に設けられる要素のレイアウト例を示している。図２３Ｂは、ＥＬ用画素電極の下層に設けられる要素のレイアウト例を示しており、一部の要素にハッチングを付けている。なお、図２３Ｃには、基板５２２に設けられている絶縁層７２８も記載している。
【０１９０】
また、図２３Ｂ、図２３Ｃのレイアウト例では、配線ＣＳＬが奇数列と偶数列で異なっている。奇数列の配線ＣＳＬが配線ＣＳＬＯであり、偶数列のものは配線ＣＳＬＥである。これは、奇数列と偶数列とで、ＥＬ素子ＤＥ２の発光領域の配置を異ならせるためである。偶数列のサブ画素１０の容量素子ＣＳ１が形成される領域は、奇数列のサブ画素１０ではＥＬ素子ＤＥ２の発光領域が形成され、偶数列のサブ画素１０のＥＬ素子ＤＥ２の発光領域が形成される領域は、奇数列のサブ画素１０では容量素子ＣＳ１が形成される。実施の形態１で述べたように、サブ画素１０において、ＥＬ素子ＤＥ２の光を取り出す領域は、ＬＣ素子ＤＥ１の画素電極の開口によって規定される。ここでは、導電層６２０が奇数列の画素電極であり、導電層６２３が偶数列の画素電極である。導電層６２０の開口６２０ａは配線ＧＬ１と配線ＡＮＬの間に設けられ、導電層６２３の開口６２３ａは隣の行の配線ＧＬ２と配線ＧＬ１の間に設けられる。また、ＥＬ素子ＥＤ２の画素電極も奇数列と偶数列では、平面形状が異なる。ここでは、導電層６８０が奇数列の画素電極であり、導電層６８３が偶数列の画素電極である。
【０１９１】
なお、本実施の形態では、便宜上、サブ画素１０Ｒの列を奇数列、サブ画素１０Ｂの列を偶数列と呼ぶが、サブ画素１０Ｒの列が偶数列であってもよい。
【０１９２】
図２４は、サブ画素１０Ｒの断面構造を示しており、ａ１−ａ２線、ａ３−ａ４線で切ったサブ画素１０Ｒの断面図を示している。サブ画素１０Ｇ、１０Ｂの断面構造もサブ画素１０Ｒと同様である。図２５は、ＧＤ５３１および、コモンコンタクト部５３６、端子部５３４の断面構造を示している。なお、ここではＧＤ５３１として、代表的にトランジスタＭ４を示している。
【０１９３】
＜トランジスタ層５８１、ＥＬ素子層５８２＞
トランジスタ層５８１は、半導体層６０１−６０４、導電層６１０−６１２、導電層６２０−６２３、導電層６３１−６３８、導電層６５１−６５７、導電層６８０、６８３、絶縁層７２０−７２５、カラーフィルタ層ＣＦＲ２を有する。ＥＬ素子層５８２は、絶縁層７２６、７２７、ＥＬ層６８１、導電層６８２を有する。
【０１９４】
トランジスタ層５８１に設けられるトランジスタ、容量素子等の各種素子のデバイス構造には、特段の制約はない。画素部５３０およびＧＤ５３１、５３２のそれぞれの機能に適したデバイス構造を選択すればよい。例えば、トランジスタのデバイス構造としては、トップゲート型、ボトムゲート型、およびゲート（フロントゲート）とボトムゲート双方を備えたデュアルゲート型、１つの半導体層に対して複数のゲート電極を有するマルチゲート型が挙げられる。トランジスタの活性層（チャネル形成領域）を構成する半導体の種類（組成や結晶構造等）にも特段の制約はない。活性層に用いられる半導体としては、単結晶半導体、非単結晶半導体に大別される。非単結晶としては、多結晶半導体、微結晶半導体、非晶質半導体などが挙げられる。半導体材料には、Ｓｉ、Ｇｅ、Ｃ等の第１４族元素を１種または複数含む半導体（例えば、シリコン、シリコンゲルマニウム、炭化シリコン等）、酸化物半導体、窒化ガリウム等の化合物半導体等が挙げられる。
【０１９５】
ここでは、画素部５３０およびＧＤ５３１、５３２が、同じ導電型のトランジスタで構成されている例を示している。ここでは、トランジスタ層５８１に設けられるトランジスタＭ１−Ｍ４が、ｎチャネル型トランジスタであり、かつＯＳトランジスタである例を示している。ここでは、トランジスタＭ１−Ｍ４はボトムゲート型トランジスタである。トランジスタＭ１、Ｍ２はバックゲートのないＯＳトランジスタであり、トランジスタＭ３はバックゲートを有するＯＳトランジスタである。トランジスタＭ４はトランジスタＭ３と同様のデバイス構造をもつＯＳトランジスタであり、バックゲートとゲートが互いに電気的に接続されている。トランジスタＭ１−Ｍ４のチャネル形成領域は、それぞれ、半導体層６０１−６０４に設けられる。
【０１９６】
トランジスタ層５８１、ＥＬ素子層５８２の作製には、基板５２１、５２２とは異なるトランジスタ製造用基板（ここでは「仮基板」と呼ぶ）が用いられる。仮基板には、例えば、ＥＬ表示パネル製造用のマザーガラスを用いることができる。仮基板上に分離層を形成し、分離層上にトランジスタ層５８１を形成し、トランジスタ層５８１上にＥＬ素子層５８２を形成する。封止材５２４によって、ＥＬ素子層５８２の上方に基板５２１を固定する。しかる後、分離層と共に仮基板をトランジスタ層５８１から分離する。次いで、液晶表示パネル製造工程と同様のセル工程を行う。分離工程によって露出されたトランジスタ層５８１の表面に配向膜７４１を形成する。基板５２２に、導電層７４０、配向膜７４２等を形成する。次いで、封止材５２３によってトランジスタ層５８１と基板５２２との間に液晶層５８０を封止する。
【０１９７】
封止材５２３には、例えば、反応硬化型接着剤、光硬化型接着剤、熱硬化型接着剤、嫌気型接着剤等を用いることができる。具体的には、エポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂、イミド樹脂、ＰＶＣ（ポリビニルクロライド）樹脂、ＰＶＢ（ポリビニルブチラル）樹脂、ＥＶＡ（エチレンビニルアセテート）樹脂等を含む接着剤を封止材５２３に用いることができる。
【０１９８】
絶縁層７２０はトランジスタ層５８１のパッシベーション膜として機能する。絶縁層７２１はトランジスタＭ１−Ｍ４の下地絶縁層として機能する。導電層６２０は、ＬＣ素子ＤＥ１の画素電極であり、開口６２０ａを有する。導電層６２１はコモンコンタクト部５３６の端子ＴＰ１を構成し、導電層６２２は端子部５３４の端子ＴＰ２を構成する。端子部５３４は複数の端子ＴＰ２を有する。
【０１９９】
導電層６１０−６１２は、絶縁層７２０のエッチング工程においてエッチストップ層として機能する。エッチング工程によって、絶縁層７２０において、導電層６２０−６２２が形成される領域には開口が設けられている。導電層６１０−６１２が存在することで、エッチング工程で分離層が損傷することを防ぐことができる。
【０２００】
例えば、分離層にタングステン層を用いた場合、導電層６１０−６１２をＩｎ−Ｇａ−Ｚｎ酸化物で形成することができる。また、導電層６１０−６１２は、仮基板の分離工程において導電層６２０−６２３の保護層として機能する。分離層から分離しやすい導電材料で導電層６１０−６１２を形成することで、導電層６２０−６２３を損傷させずに、仮基板を分離することができる。また、導電層６１０−６１２を設けることで、導電層６２０−６２３を構成する導電材料の制約が少なくなる。
【０２０１】
導電層６３０−６３８は絶縁層７２１上に設けられている。導電層６３１は配線ＧＬ１を構成し、トランジスタＭ１のゲート電極として機能する領域を有する。導電層６３２は配線ＧＬ２を構成し、トランジスタＭ２のゲート電極として機能する領域を有する。導電層６３３、６３５、６３７はそれぞれ配線ＡＮＬ、ＣＳＬＯ、ＣＳＬＥを構成する。導電層６３６は導電層６２０と電気的に接続されている。
【０２０２】
絶縁層７２２上に導電層６５１−６５７が設けられている。絶縁層７２２によって、トランジスタＭ１−Ｍ４のゲート絶縁層が構成される。導電層６５１は配線ＳＬ１を構成し、トランジスタＭ１のソース電極およびドレイン電極として機能する領域を有する。導電層６５２は配線ＳＬ２を構成し、トランジスタＭ２のソース電極およびドレイン電極として機能する領域を有する。導電層６５３、６５４はそれぞれ、トランジスタＭ３のソース電極およびドレイン電極を構成する。導電層６５４は導電層６３３と電気的に接続されている。導電層６５５はトランジスタＭ２のソース電極およびドレイン電極を構成し、導電層６３４と電気的に接続されている。導電層６５６はトランジスタＭ１のソース電極およびドレイン電極を構成し、導電層６３６と電気的に接続されている。
【０２０３】
導電層６３５、絶縁層７２２および導電層６５６が重なっている領域が容量素子ＣＳ１として機能し、導電層６３４、絶縁層７２２、導電層６５４が重なっている領域が容量素子ＣＳ２として機能する。また、偶数列では、導電層６３７、絶縁層７２２および導電層６５６が重なっている領域が容量素子ＣＳ１として機能する。
【０２０４】
絶縁層７２３、７２４はトランジスタＭ１−Ｍ４のパッシベーション膜として機能する。絶縁層７２３上に導電層６７３、６７４が設けられている。導電層６７３はトランジスタＭ３のバックゲート電極であり、導電層６５５に電気的に接続されている。つまり導電層６５５によって、トランジスタＭ３のバックゲート電極とゲート電極が電気的に接続される。導電層６７４はトランジスタＭ４のバックゲート電極である。トランジスタＭ３と同様に、導電層６５５と同じ層の導電層によって、トランジスタＭ４のゲート電極とバックゲート電極とが電気的に接続されている。
【０２０５】
絶縁層７２３を覆ってカラーフィルタ層ＣＦＲ２が設けられている。カラーフィルタ層ＣＦＲ２は、ＥＬ素子ＤＥ２用のカラーフィルタ層である。ＥＬ素子ＤＥ２用のカラーフィルタ層は適宜設ければよい。カラーフィルタ層ＣＦＲ２はサブ画素１０Ｒの色に応じた赤色のカラーフィルタ層である。サブ画素１０Ｇ、１０Ｂにも、それぞれ、緑色、青色のカラーフィルタ層が設けられる。カラーフィルタ層を覆って、絶縁層７２５が設けられている。絶縁層７２５は平坦化膜として機能する。そのため、絶縁層７２５は、ポリイミド樹脂、アクリル樹脂などの樹脂で形成することが好ましい。
【０２０６】
絶縁層７２５上に導電層６８０が設けられている。導電層６８０はＥＬ素子ＤＥ２の画素電極である。導電層６８０は導電層６５３と電気的に接続されている。導電層６８０を覆って絶縁層７２６が設けられている。絶縁層７２６上に絶縁層７２７が設けられている。絶縁層７２７は、基板５２１とＥＬ素子層５８２との間の空間を維持するためのスペーサとして機能する。絶縁層７２６、７２７上にＥＬ層６８１、導電層６８２が積層されている。導電層６８２はＥＬ素子ＤＥ２のコモン電極である。絶縁層７２６は、導電層６２０の開口６２０ａと重なる領域に開口７２６ａを有する。開口７２６ａにおいて、導電層６８０が露出される。開口７２６ａに形成される導電層６８０、ＥＬ層６８１、導電層６８２の積層が、奇数列のＥＬ素子ＤＥ２の発光領域を構成する。
【０２０７】
また、導電層６８０と同様に、導電層６８３が絶縁層７２５上に設けられている。開口７２６ｂに形成される導電層６８３、ＥＬ層６８１、導電層６８２の積層が、偶数列のＥＬ素子ＤＥ２の発光領域を構成する。
【０２０８】
ＥＬ層６８１は、正孔と電子とが再結合することで発光することが可能な発光材料を少なくとも有する。ＥＬ層６８１には、正孔注入層、正孔輸送層、電子輸送層、電子注入層などの機能層を有してもよい。ここでは、ＥＬ層６８１はサブ画素１０の色で発光する。あるいは、全てのサブ画素１０に白色で発光するＥＬ層６８１を設けてもよい。サブ画素１０の色で発光するＥＬ層６８１を設けることで、ＥＬ素子ＤＥ２の光７６２を効率よく基板５２２から取り出すことができるため、省電力化につながる。また、表示パネル５１０の表示品位（コントラスト、色再現性）を高めることができる。
【０２０９】
＜基板５２２（対向基板）＞
基板５２２はＬＣ表示パネルの対向基板に対応する。基板５２２には、絶縁層７２８、導電層７４０、配向膜７４２、オーバーコート層７４３、カラーフィルタ層ＣＦＲ１、遮光層ＢＭＦ１が設けられている。
【０２１０】
絶縁層７２８は、基板５２２と基板５２１（トランジスタ層５８１）との間の空間を維持するためのスペーサとして機能する。導電層７４０はＬＣ素子ＤＥ１のコモン電極である。カラーフィルタ層ＣＦＲ１はＬＣ素子ＤＥ１用のカラーフィルタ層であり、赤色のカラーフィルタである。基板５２２には、サブ画素１０の色に応じたカラーフィルタ層が設けられる。ここでは、赤、緑、青のカラーフィルタ層がストライプ状に配列される。遮光層ＢＭＦ１は、表示に寄与しない領域を遮光する。ＧＤ５３１、５３２は遮光層ＢＭＦ１で覆われている。遮光層ＢＭＦ１は、画素部５３０では、隣接する画素電極（導電層６２０、６２３）の間を遮光する。つまり、画素部５３０において、遮光層ＢＭＦ１の平面形状は、配線ＳＬ１、ＳＬ２、ＧＬ１と重なる格子状である。
【０２１１】
＜コモンコンタクト部５３６、端子部５３４＞
端子ＴＰ１は、導電層６１１、６２１、６３８を有する。導電層６２１によって導電層６３７と導電層６１１とが電気的に接続されている。端子ＴＰ２は、導電層６１２、６２２、６３８を有する。導電層６２２によって導電層６３８と導電層６１２とが電気的に接続されている。導電層６５７は引き回し配線を構成する。図２５の例では、導電層６５７によって、端子ＴＰ１と端子ＴＰ２とが電気的に接続される。
【０２１２】
なお、導電層６３８、６３９は適宜設ければよい。導電層６３８、６３９を設けない場合は、導電層６２１、６２２が導電層６５７と直接的に電気的に接続される。また、引き回し配線を、導電層６５７に代えて、導電層６３７で構成してもよい。この場合、端子ＴＰ２に導電層６３８を設けず、導電層６３７と導電層６２２とを直接的に電気的に接続すればよい。
【０２１３】
封止材５２３は、導電性粒子７９３を有する。導電性粒子７９３を含む封止材５２３を形成して液晶層５８０を封止することで、コモンコンタクト部５３６において、導電層７４０を端子ＴＰ１に電気的に接続することができる。なお、封止材５２３中のコモンコンタクト部５３６とその近傍のみに導電性粒子７９３を分布するようにしてもよい。導電性粒子７９４を含むＡＣＦ（異方性導電フィルム）５６４によって、ＦＰＣ５４４が端子ＴＰ２と電気的に接続される。つまり、基板５２２に設けられたコモン電極（導電層７４０）は、端子ＴＰ１、引き回し配線（導電層７５４）、端子ＴＰ２を介して、ＦＰＣ５４４に電気的に接続される。
【０２１４】
表示モジュール５００の表示原理は、表示モジュール１５０（図３）と同様である。図２４に示すように、基板５２２から入射した外光７６０は、カラーフィルタ層ＣＦＲ１、導電層７４０、液晶層５８０等を通り導電層６２０で反射される。導電層６２０で反射された光７６１は、再び液晶層５８０、導電層７４０、カラーフィルタ層ＣＦＲ１等を通過し、基板５２２から射出する。ＥＬ素子ＤＥ２の光７６２は、導電層６８２で反射され、導電層６８０、カラーフィルタ層ＣＦＲ２、導電層６２０の開口６２０ａ、カラーフィルタ層ＣＦＲ１等を通り、基板５２２から射出する。
【０２１５】
表示パネル５１０を構成する各種の層は、単層構造でも積層構造でもよい。例えば、導電層に用いられる導電材料には、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム等の金属、これら金属の合金および化合物がある。また、リン等の不純物元素を含有させた多結晶シリコン、金属酸化物を有する透光性導電体などがある。透光性導電体としては、例えば酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（ＩＴＯと呼ばれる）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物等の金属酸化物を挙げることができる。
【０２１６】
また、表示パネル５１０の絶縁層に用いられる絶縁材料には、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタル等があげられる。また、樹脂材料でもよく、アクリル樹脂、ポリイミド樹脂、ベンゾシクロブテン系樹脂、シロキサン系樹脂、ポリアミド樹脂、エポキシ樹脂等を用いることができる。なお、本明細書において、酸化窒化物とは、窒素よりも酸素の含有量が多い化合物をいい、窒化酸化物とは、酸素よりも窒素の含有量が多い化合物をいう。
【０２１７】
上述したようにトランジスタ層５８１には様々な構造のトランジスタを適用することができる。以下に、トランジスタ層５８１のトランジスタの他の構成例を示す。
【０２１８】
＜＜トランジスタＭ２１、Ｍ２２＞＞
図２６に、トップゲート構造のＯＳトランジスタの構成の一例を示す。図２６Ａ、図２６ＢはトランジスタＭ２１、Ｍ２２の上面図である。図２６ＣはトランジスタＭ２１、Ｍ２２のチャネル長方向の断面図であり、図２６ＤはトランジスタＭ２１、Ｍ２２のチャネル幅方向の断面図である。図２６Ｃには、トランジスタＭ２１のａ１１−ａ１２線による断面図、およびトランジスタＭ２２のａ１３−ａ１４線による断面図を示し、図２６Ｄには、トランジスタＭ２１のｂ１１−ｂ１２線による断面図、およびトランジスタＭ２２のｂ１３−ｂ１４線による断面図を示す。
【０２１９】
トランジスタＭ２１、Ｍ２２は、絶縁層９１０を介して基板９００上に形成されている。トランジスタＭ２１、Ｍ２２は絶縁層９１２で覆われている。トランジスタＭ２１は、ゲート絶縁層９１３、半導体層９３１、バックゲート電極９２０、ゲート電極９２１、ソース電極９２２、ドレイン電極９２３を有する。トランジスタＭ２２は、ゲート絶縁層９１４、半導体層９３２、ゲート電極９２６、ソース電極９２７、ドレイン電極９２８を有する。バックゲート電極９２０を覆って絶縁層９１１が設けられ、絶縁層９１１上に半導体層９３１、９３２が設けられている。半導体層９３１、９３２は、単層の酸化物半導体膜、または酸化物半導体膜の積層膜で形成されている。バックゲート電極９２０はゲート電極９２１と電気的に接続されている。
【０２２０】
トランジスタＭ２１において、ゲート電極９２１は、ソース電極９２２およびドレイン電極９２３と重なる領域を有していない。そのため、トランジスタＭ２１のゲート電極９２１の寄生容量を小さくすることができる。トランジスタＭ２２もトランジスタＭ２１と同様の積層構造をもつため、トランジスタＭ２２のゲート電極９２６の寄生容量を小さくすることができる。トランジスタのゲート電極の寄生容量は信号遅延の原因である。そのため、トランジスタＭ２１、Ｍ２２は、大面積な表示パネルの画素部、ゲートドライバに好適である。
【０２２１】
＜＜トランジスタＭ２３、Ｍ２４＞＞
ここでは、シリコンで半導体層が形成されているトランジスタ（Ｓｉトランジスタ）の構成例を示す。ＳｉトランジスタでＧＤ５３１、５３２を構成する場合、ｎチャネル型トランジスタとｐチャネル型トランジスタとでこれらを構成してもよい。あるいは、画素部５３０、ＧＤ５３１、５３２のトランジスタを全てｐチャネル型トランジスタとしてもよい。
【０２２２】
図２７に示すトランジスタＭ２３、Ｍ２４はトップゲート構造のトランジスタである。トランジスタＭ２３はｎチャネル型トランジスタであり、トランジスタＭ２４はｐチャネル型のトランジスタである。９４０−９４７で示される層は絶縁層である。トランジスタＭ２３、Ｍ２４は、絶縁層９４０を介して基板９００上に形成されている。絶縁層９４６がトランジスタＭ２３のゲート絶縁層であり、絶縁層９４７はトランジスタＭ２４のゲート絶縁層である。トランジスタＭ２３は、半導体層９３３、バックゲート電極９５０、ゲート電極９５１、ソース電極９５２、ドレイン電極９５３を有する。トランジスタＭ２４は、半導体層９３４、バックゲート電極９５５、ゲート電極９５６、ソース電極９５７、ドレイン電極９５８を有する。
【０２２３】
基板９０１には、ｎチャネル型トランジスタとして、バックゲート電極９５０を有さないトランジスタＭ２３を設けることができる。また、ｐチャネル型トランジスタとして、バックゲート電極９５５を有さないトランジスタＭ２４を設けることができる。
【０２２４】
半導体層９３３、９３４はシリコン膜で形成される。例えば、半導体層９３３、９３４はプラズマＣＶＤ法などの気相成長法若しくはスパッタリング法で成膜される非晶質シリコンで形成することができる。また、このような非晶質シリコンをレーザーアニールなどの処理により結晶化させた多結晶シリコンで形成することができる。また、単結晶シリコンウェハに水素イオン等を注入して表層部を剥離した単結晶シリコン層で形成することができる。
【０２２５】
シリコン膜の結晶化方法として、例えば、レーザ光を用いたレーザ結晶化法、触媒元素を用いる結晶化法がある。或いは、触媒元素を用いる結晶化法とレーザ結晶化法とを組み合わせて用いることもできる。また、基板９０１として石英のような耐熱性に優れている基板を用いる場合、電熱炉を使用した熱結晶化方法、赤外光を用いたランプアニール結晶化法、触媒元素を用いる結晶化法、９５０℃程度の高温アニールを組み合わせた結晶法を用いてもよい。
【０２２６】
半導体層９３３は、チャネル形成領域９６０、一対のＬＤＤ（Ｌｉｇｈｔ  Ｄｏｐｅｄ  Ｄｒａｉｎ）領域９６１、並びに一対の不純物領域９６２を有する。チャネル形成領域９６０は、半導体層９３３がゲート電極９５１と重畳する領域である。一対の不純物領域９６２はソース領域またはドレイン領域として機能する。ｎ型の導電型を付与するために、ＬＤＤ領域９６１および不純物領域９６２にはボロン（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）等の不純物元素が添加されている。半導体層９３４はチャネル形成領域９６５、および一対の不純物領域９６６を有する。チャネル形成領域９６５は、半導体層９３４がゲート電極９５６と重畳する領域である。一対の不純物領域９６６はソース領域またはドレイン領域として機能する。ｐ型の導電型を付与するため、不純物領域９６６にはリン（Ｐ）、ヒ素（Ａｓ）等不純物元素が添加されている。
【符号の説明】
【０２２７】
１０―１２、１５、１７    サブ画素
４０―４３、４５    ピン
１００    表示装置
１１０    画素部
１１２    周辺回路
１１４    画素部
１１５    周辺回路
１２１    ゲートドライバ
１２２    ゲートドライバ
１２３    ソースドライバ
１２４    信号処理回路
１２５    出力回路
１３０    プロセッサ
１３１    制御回路
１３２    画像プロセッサ
１３３    記憶装置
１３５    センサ
１４０    外光
１４１    光
１４２    光
１５０―１５３    表示モジュール
１５３、１５４    ＦＰＣ
１６０    表示パネル
１６１、１６２    基板
１６３    トランジスタ層
１６４    ＬＣ層
１６５    ＥＬ素子層
１６６    タッチセンサ
１６７    ＦＰＣ
１６８    タッチセンサドライバＩＣ
１７０    封止材
１７１    画素電極
１７１ａ    開口
１７２    画素電極
１７３、１７４、１７７    端子部
１７５、１７６    コモン電極
１７８    カラーフィルタ
２００    ソースドライバＩＣ
２１０    ＬＶＤＳレシーバ
２１１    ロジック回路
２１２    シフトレジスタ（ＳＲ）
２１３    ラッチ回路（Ｄ−ＬＡＴ）
２１４    レベルシフタ（ＬＳ）
２１５    パストランジスタロジック回路（ＰＴＬ）
２１６    マルチプレクサ（ＭＵＸ）
２１７    増幅回路（ＡＭＰ）
２２０    回路
２３１    電圧生成回路（ＶＧＥＮ）
２３２    バッファ回路（ＢＵＦ）
【図１】
2017062474.tif 000003
【図２】
2017062474.tif 000004
【図３】
2017062474.tif 000005
【図４】
2017062474.tif 000006
【図５】
2017062474.tif 000007
【図６】
2017062474.tif 000008
【図７】
2017062474.tif 000009
【図８】
2017062474.tif 000010
【図９】
2017062474.tif 000011
【図１０】
2017062474.tif 000012
【図１１】
2017062474.tif 000013
【図１２】
2017062474.tif 000014
【図１３】
2017062474.tif 000015
【図１４】
2017062474.tif 000016
【図１５】
2017062474.tif 000017
【図１６】
2017062474.tif 000018
【図１７】
2017062474.tif 000019
【図１８】
2017062474.tif 000020
【図１９】
2017062474.tif 000021
【図２０】
2017062474.tif 000022
【図２１】
2017062474.tif 000023
【図２２】
2017062474.tif 000024
【図２３】
2017062474.tif 000025
【図２４】
2017062474.tif 000026
【図２５】
2017062474.tif 000027
【図２６】
2017062474.tif 000028
【図２７】
2017062474.tif 000029