(57)【要約】【課題】１つの配線を介して複数の貫通電極のそれぞれに電源からの電流を供給する場合であっても、複数の貫通電極のそれぞれを介して流れる電流を均一化し、複数の貫通電極を用いて供給できる総電流量を確保できるようにする。【解決手段】半導体装置を、基板３と、基板の表面側に設けられた配線層４と、基板を貫通し、配線層に含まれる配線５に接続される複数の貫通電極１と、基板の裏面側に設けられ、複数の貫通電極に接続される裏面配線６と、複数の貫通電極と配線との間又は複数の貫通電極と裏面配線との間に設けられ、貫通電極、配線及び裏面配線を構成する金属よりも許容電流密度が小さい金属からなる金属層７とを備え、金属層は、裏面配線の電源接続部６Ａに近いほど高い密度のボイドを有する。【選択図】図１
2017092268.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板の表面側に設けられた配線層と、
前記基板を貫通し、前記配線層に含まれる配線に接続される複数の貫通電極と、
前記基板の裏面側に設けられ、前記複数の貫通電極に接続される裏面配線と、
前記複数の貫通電極と前記配線との間又は前記複数の貫通電極と前記裏面配線との間に設けられ、前記貫通電極、前記配線及び前記裏面配線を構成する金属よりも許容電流密度が小さい金属からなる金属層とを備え、
前記金属層は、前記裏面配線の電源接続部に近いほど高い密度のボイドを有することを特徴とする半導体装置。
【請求項２】
実装基板上に第１半導体チップ又はインターポーザを介して積層された第２半導体チップを備え、
前記第１半導体チップ又はインターポーザは、
基板と、
前記基板の表面側に設けられた配線層と、
前記基板を貫通し、前記配線層に含まれる配線に接続される複数の貫通電極と、
前記基板の裏面側に設けられ、前記複数の貫通電極に接続される裏面配線と、
前記複数の貫通電極と前記配線との間又は前記複数の貫通電極と前記裏面配線との間に設けられ、前記貫通電極、前記配線及び前記裏面配線を構成する金属よりも許容電流密度が小さい金属からなる金属層とを備え、
前記金属層は、前記裏面配線の電源接続部に近いほど高い密度のボイドを有し、
前記第２半導体チップは、前記配線層上に設けられ、かつ、前記配線に接続された第１バンプを介して、前記第１半導体チップ又は前記インターポーザに接続されており、
前記実装基板は、前記裏面配線の前記電源接続部に接続され、かつ、前記第１バンプよりもサイズの大きい第２バンプを介して、前記第１半導体チップ又は前記インターポーザに接続されていることを特徴とする半導体装置。
【請求項３】
前記金属層は、前記複数の貫通電極と前記裏面配線との間のそれぞれに別個に設けられた複数の金属層であり、前記複数の金属層のうち前記裏面配線の前記電源接続部に近い金属層ほど高い密度のボイドを有することを特徴とする、請求項１又は２に記載の半導体装置。
【請求項４】
前記金属層は、前記複数の貫通電極及び前記基板と前記裏面配線との間に設けられており、前記金属層の前記複数の貫通電極と前記裏面配線との間に設けられた各部分のうち前記裏面配線の前記電源接続部に近い部分ほど高い密度のボイドを有することを特徴とする、請求項１又は２に記載の半導体装置。
【請求項５】
請求項１〜４のいずれか１項に記載の半導体装置を備えることを特徴とする電子装置。
【請求項６】
基板と、前記基板の表面側に設けられた配線層と、前記基板を貫通し、前記配線層に含まれる配線に接続される複数の貫通電極と、前記基板の裏面側に設けられ、前記複数の貫通電極に接続される裏面配線と、前記複数の貫通電極と前記配線との間又は前記複数の貫通電極と前記裏面配線との間に設けられ、前記貫通電極、前記配線及び前記裏面配線を構成する金属よりも許容電流密度が小さい金属からなる金属層とを備える半導体装置を作製する工程と、
前記金属層にエレクトロマイグレーションが生じるように前記裏面配線の電源接続部を介して電流を流して、前記金属層を、前記複数の貫通電極が接続される各領域にボイドを有し、前記ボイドの密度が前記裏面配線の電源接続部に近いほど高くなるようにする工程とを含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法、電子装置に関する。
【背景技術】
【０００２】
近年、高密度、高集積実装を実現するために、例えばＴＳＶ（Through Silicon Via）やＴＧＶ（Through Glass Via）などの貫通電極を用いて、半導体チップを積層させる３次元積層やインターポーザを介して半導体チップを積層させる２．５次元積層といった高集積技術が注目されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−０６２５３０号公報
【特許文献２】特表２０１２−５１６０４２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、上述のような３次元積層や２．５次元積層を行なう場合、電源からの電流が、積層された半導体チップのそれぞれに十分に供給されるように、複数の貫通電極を用いて、より多くの電流が供給されるようにすることが必要になる。
この場合、１つの配線を介して複数の貫通電極のそれぞれに電源からの電流を供給するようにすると、１つの配線の電源接続部に近いものほど多くの電流が流れてしまうことになる。そして、１つの貫通電極を介して供給できる電流量には、許容電流の制限がある。このため、１つの配線の電源接続部に最も近い貫通電極を介して供給される電流量が、許容電流の制限の範囲内で最大になるように電源から電流を供給しても、それ以外の貫通電極を介して供給される電流量はそれよりも少なくなってしまう。
【０００５】
つまり、複数の貫通電極を用いて、より多くの電流が供給されるようにしようとしても、１つの配線を介して複数の貫通電極のそれぞれに電源からの電流を供給するようにすると、１つの貫通電極を介して供給できる電流量の許容電流による制限によって、複数の貫通電極を用いて供給できる総電流量を確保することができない。
そこで、１つの配線を介して複数の貫通電極のそれぞれに電源からの電流を供給する場合であっても、複数の貫通電極のそれぞれを介して流れる電流を均一化し、複数の貫通電極を用いて供給できる総電流量を確保できるようにしたい。
【課題を解決するための手段】
【０００６】
本半導体装置は、基板と、基板の表面側に設けられた配線層と、基板を貫通し、配線層に含まれる配線に接続される複数の貫通電極と、基板の裏面側に設けられ、複数の貫通電極に接続される裏面配線と、複数の貫通電極と配線との間又は複数の貫通電極と裏面配線との間に設けられ、貫通電極、配線及び裏面配線を構成する金属よりも許容電流密度が小さい金属からなる金属層とを備え、金属層は、裏面配線の電源接続部に近いほど高い密度のボイドを有する。
【０００７】
また、本半導体装置は、実装基板上に第１半導体チップ又はインターポーザを介して積層された第２半導体チップを備え、第１半導体チップ又はインターポーザは、基板と、基板の表面側に設けられた配線層と、基板を貫通し、配線層に含まれる配線に接続される複数の貫通電極と、基板の裏面側に設けられ、複数の貫通電極に接続される裏面配線と、複数の貫通電極と配線との間又は複数の貫通電極と裏面配線との間に設けられ、貫通電極、配線及び裏面配線を構成する金属よりも許容電流密度が小さい金属からなる金属層とを備え、金属層は、裏面配線の電源接続部に近いほど高い密度のボイドを有し、第２半導体チップは、配線層上に設けられ、かつ、配線に接続された第１バンプを介して、第１半導体チップ又はインターポーザに接続されており、実装基板は、裏面配線の電源接続部に接続され、かつ、第１バンプよりもサイズの大きい第２バンプを介して、第１半導体チップ又はインターポーザに接続されている。
【０００８】
本電子装置は、上述の半導体装置を備える。
本半導体装置の製造方法は、基板と、基板の表面側に設けられた配線層と、基板を貫通し、配線層に含まれる配線に接続される複数の貫通電極と、基板の裏面側に設けられ、複数の貫通電極に接続される裏面配線と、複数の貫通電極と配線との間又は複数の貫通電極と裏面配線との間に設けられ、貫通電極、配線及び裏面配線を構成する金属よりも許容電流密度が小さい金属からなる金属層とを備える半導体装置を作製する工程と、金属層にエレクトロマイグレーションが生じるように裏面配線の電源接続部を介して電流を流して、金属層を、裏面配線の電源接続部に近いほど高い密度のボイドを有するようにする工程とを含む。
【発明の効果】
【０００９】
したがって、本半導体装置及びその製造方法、電子装置によれば、１つの配線を介して複数の貫通電極のそれぞれに電源からの電流を供給する場合であっても、複数の貫通電極のそれぞれを介して流れる電流を均一化し、複数の貫通電極を用いて供給できる総電流量を確保できるという利点がある。
【図面の簡単な説明】
【００１０】
【図１】本実施形態にかかる半導体装置の構成を示す模式的断面図である。
【図２】本実施形態にかかる半導体装置の変形例の構成を示す模式的断面図である。
【図３】（Ａ）〜（Ｃ）は、本実施形態にかかる半導体装置の製造方法を説明するための模式的断面図である。
【図４】本実施形態にかかる半導体装置の構成を示す模式的断面図である。
【図５】本実施形態にかかる半導体装置の構成を示す模式的断面図である。
【図６】（Ａ）、（Ｂ）は、本実施形態にかかる半導体装置による効果を説明するための図である。
【図７】本実施形態にかかる半導体装置による効果を説明するための図である。
【発明を実施するための形態】
【００１１】
以下、図面により、本発明の実施の形態にかかる半導体装置及びその製造方法、電子装置について、図１〜図７を参照しながら説明する。
本実施形態にかかる半導体装置は、例えばＴＳＶやＴＧＶなどの貫通電極を用いて、半導体チップを積層させる３次元積層やインタポーザを介して半導体チップを積層させる２．５次元積層を行なう場合に適用される。特に、３次元積層や２．５次元積層する場合の電源接続構造、即ち、チップ間電源接続構造に適用される。
【００１２】
本実施形態の半導体装置は、図１に示すように、複数の貫通電極１を備える半導体チップ又はインターポーザ２を備える。
この半導体チップ又はインターポーザ２は、基板３と、基板３の表面側に設けられた配線層４と、基板３を貫通し、配線層４に含まれる配線（パッドを含む）５に接続される複数の貫通電極１と、基板３の裏面側に設けられ、複数の貫通電極１に接続される裏面配線（裏面導体；パッドを含む）６とを備える。
【００１３】
ここでは、基板３は、シリコン基板であり、貫通電極１は、シリコン貫通電極（ＴＳＶ）である。なお、これに限られるものではなく、基板３はガラス基板であり、貫通電極１は、ガラス貫通電極（ＴＧＶ）であっても良い。
特に、本実施形態では、複数の貫通電極１と裏面配線６との間に、貫通電極１、配線５及び裏面配線６を構成する金属よりも許容電流密度が小さい金属、即ち、活性化エネルギーが大きい金属からなる金属層７が設けられている。つまり、複数の貫通電極１と裏面配線６との間に金属層７が挟まれており、複数の貫通電極１と裏面配線６とが金属層７を介して接合されている。
【００１４】
ここでは、金属層７を構成する金属は、Ｓｎ又はＡｌを含む。例えば、金属層７は、Ａｌ層やＳｎＡｇはんだ層である。なお、金属には合金も含むものとする。つまり、金属層７は合金層も含むものとする。また、貫通電極１、配線５及び裏面配線６を構成する金属は、例えばＣｕである。なお、貫通電極１を構成する金属は例えばＷであっても良い。例えば、Ｃｕの許容電流密度は、１ｅ６Ａ／ｃｍ２であり、ＳｎＡｇはんだの許容電流密度は１ｅ５Ａ／ｃｍ２であるため、貫通電極１、配線５及び裏面配線６にＣｕを用い、金属層７にＳｎＡｇはんだを用いることで、貫通電極１、配線５及び裏面配線６に用いられる金属（Ｃｕ）よりも許容電流密度が小さい金属、即ち、活性化エネルギーが大きい金属（ＳｎＡｇはんだ）を金属層７に用いていることになる。なお、貫通電極１、配線５及び裏面配線６にＣｕやＷを用いる場合、ＣｕやＷよりも許容電流密度が小さいＳｎ又はＡｌを含む金属を金属層７に用いれば良い。また、ここでは、配線５、裏面配線６、貫通電極１を構成する主たる材料を挙げており、シード層、バリア層、アンダーバンプメタルなどは、電源から供給される電流量に与える影響が少ないため、これらの材料はここでは考慮していない。
【００１５】
そして、金属層７は、裏面配線６の電源接続部６Ａに近いほど高い密度のボイド９を有する。なお、図１中、符号１０はエレクトロマイグレーションによって析出したメタル原子である。
ここでは、金属層７は、複数の貫通電極１と裏面配線６との間のそれぞれに別個に設けられた複数の金属層７であり、複数の金属層７のうち裏面配線６の電源接続部６Ａに近い金属層７ほど高い密度のボイド９を有する。この場合、金属層７は、複数の貫通電極１のそれぞれに対応する箇所のみ、即ち、複数の貫通電極１のそれぞれの直下のみに設けられ、これらの金属層７の間には絶縁膜８が設けられることになる。なお、金属層７は、裏面配線６と複数の貫通電極１を接続するため、接続領域（接続部）ともいう。
【００１６】
なお、これに限られるものではなく、例えば図２に示すように、金属層７は、複数の貫通電極１及び基板３と裏面配線６との間に設けられており、即ち、複数の貫通電極１が露出している基板３の裏面側に設けられており、金属層７の複数の貫通電極１と裏面配線６との間に設けられた各部分のうち、即ち、金属層７の裏面配線６に接続される各部分のうち、裏面配線６の電源接続部６Ａに近い部分ほど高い密度のボイド９を有するようになっていても良い。なお、この場合、金属層７も裏面配線として機能することになるため、金属層７を含めた積層構造（例えばＣｕ層とＳｎ又はＡｌを含む金属層との積層構造）を有するものを裏面配線と見ることもできる。
【００１７】
なお、ここでは、ボイド９の密度は、複数の貫通電極１が接続される各金属層７（又は各部分）で異なっており、裏面配線６の電源接続部６Ａに最も近い金属層７（又は部分）で最も高く、裏面配線６の電源接続部６Ａから遠くなるにしたがって低くなっている。
ここで、ボイド９は、半導体装置２の使用時に電流（通常電流）を流した場合に抵抗として働くことになる。また、ボイド９の密度（ボイド率）が高いほど抵抗は高くなる。
【００１８】
このため、複数の貫通電極１が接続される各金属層７（又は各部分）は、裏面配線６の電源接続部６Ａに近いほど抵抗が高くなっていることになる。
これにより、１つの裏面配線６を介して複数の貫通電極１のそれぞれに電源からの電流を供給する場合に、裏面配線６の電源接続部６Ａに最も近い貫通電極１を介して供給される電流量が多くなり、それ以外の貫通電極１を介して供給される電流量がそれよりも少なくなってしまうのを抑制することができ、複数の貫通電極１のそれぞれを介して流れる電流を均一化することができる。つまり、電流の集中を抑制し、電流を平滑化することができる。
【００１９】
この結果、複数の貫通電極１のすべてに、許容電流の制限の範囲内で最大になるように電源から電流を供給することが可能となり、複数の貫通電極１を用いて供給できる総電流量を確保することができる。
上述のような金属層７は、金属層７にエレクトロマイグレーション（ＥＭ）が生じるように裏面配線６の電源接続部６Ａを介して電流を流すことで形成することができる。
【００２０】
例えば、図３（Ａ）〜図３（Ｃ）に示すように、半導体装置２の使用時に流す電流よりも大きく、かつ、断線しない程度の電流（大電流）を流すことで、金属層７に、意図的にエレクトロマイグレーションを生じさせ、ボイド９を生じさせて、抵抗を増加させることができる。なお、通常電流を流した場合にはボイド９は維持され、抵抗も保たれることになる。また、金属層７にエレクトロマイグレーションを生じさせるために大電流を流す工程は、ウェハレベルで行なっても良いし、チップレベルで行なっても良い。
【００２１】
この場合、電流は裏面配線６の電源接続部６Ａを介して供給されるため、複数の貫通電極１が接続される各金属層７（又は各部分）には、裏面配線６の電源接続部６Ａに近いほど、高い密度のボイド９が生じ（即ち、ボイド９の形成率が高くなり）、この結果、抵抗が高くなる。つまり、１つの裏面配線６を介して複数の貫通電極１のそれぞれに電源からの電流を供給する場合、通常、裏面配線６の電源接続部６Ａに近いほど多くの電流が流れてしまうことになるが、多くの電流が流れてしまう金属層７（又は部分）ほど抵抗を高くすることができる。このように、裏面配線６の電源接続部６Ａからの距離と抵抗の大きさの設定をセルフアラインで制御することが可能である。
【００２２】
このように、複数の貫通電極１と裏面配線６との間に、貫通電極１、配線５及び裏面配線６に用いられる金属（例えばＣｕ）よりも許容電流密度が小さい金属（例えばＡｌ又はＳｎを含む金属）、即ち、エレクトロマイグレーションが起こり易い金属を挟み、半導体装置２の使用前に、大電流を流して、金属層７に意図的にエレクトロマイグレーションを生じさせ、複数の貫通電極１が接続される各金属層７（又は各部分）に、裏面配線６の電源接続部６Ａに近いほど密度が高くなるようにボイド９を形成することで、複数の貫通電極１のそれぞれを介して流れる電流を均一化し、複数の貫通電極１を用いて供給できる総電流量を確保することができるようにしている。また、通常、多くの電流が流れてしまう貫通電極１は、それ以外の貫通電極１よりも、故障率が増加してしまうことになるが、これを抑制することも可能となる。また、複数の貫通電極１間の故障（故障率）のばらつきを抑制することもできる。
【００２３】
つまり、複数の貫通電極１の配置、即ち、裏面配線６の電源接続部６Ａからの距離によって発生する電流集中に対して、裏面配線６の電源接続部６Ａの位置や複数の貫通電極１の配置などを意識せずにセルフアラインで複数の貫通電極１へ電流を分散させ、さらに、複数の貫通電極１間の故障のばらつきを抑制することができる。
ところで、上述のように構成される半導体装置２（半導体チップ又はインターポーザ）の製造方法は、基板３と、基板３の表面側に設けられた配線層４と、基板３を貫通し、配線層４に含まれる配線５に接続される複数の貫通電極１と、基板３の裏面側に設けられ、複数の貫通電極１に接続される裏面配線６と、複数の貫通電極１と裏面配線６との間に設けられ、貫通電極１、配線５及び裏面配線６を構成する金属よりも許容電流密度が小さい金属からなる金属層７とを備える半導体装置２を作製する工程と、金属層７にエレクトロマイグレーションが生じるように裏面配線６の電源接続部６Ａを介して電流を流して、金属層７を、裏面配線６の電源接続部６Ａに近いほど高い密度のボイドを有するようにする工程とを含むものとなる。
【００２４】
なお、本実施形態では、金属層７を、複数の貫通電極１と裏面配線６との間に設ける場合を例に挙げて説明しているが、これに限られるものではなく、例えば、金属層７を、複数の貫通電極１と配線層４に含まれる配線（パッドを含む）５との間に設けても良い。つまり、複数の貫通電極１を、金属層７を介して、配線層４に含まれる配線（パッドを含む）５に接続するようにしても良い。なお、この場合、金属層７を含めた積層構造（例えばＣｕ層とＳｎ又はＡｌを含む金属層との積層構造）を有するものを配線層と見ることもできる。
【００２５】
このように構成される半導体チップ（第１半導体チップ）又はインターポーザ２を介して、図４、図５に示すように、パッケージ基板（実装基板）１１上に、他の半導体チップ（第２半導体チップ）１２を積層することで、３次元積層や２．５次元積層を実現することができる。
なお、図４は、パッケージ基板１１上に、第１半導体チップ２を介して、第２半導体チップ１２を積層する場合を示しており、図５は、パッケージ基板１１上に、インターポーザ２を介して、第２半導体チップ１２を積層する場合を示している。なお、図４、図５では、金属層７に含まれるボイド９は図示を省略している。
【００２６】
この場合、半導体装置（積層型半導体装置）１３は、パッケージ基板１１上に第１半導体チップ（下チップ）又はインターポーザ２を介して積層された第２半導体チップ（上チップ）１２を備える。そして、第１半導体チップ又はインターポーザ２が、上述の構成を備える。また、第２半導体チップ１２は、配線層４上に設けられ、かつ、配線５に接続された第１バンプ１４（例えばマイクロバンプ；例えば直径約２０μｍ〜３０μｍのバンプ；例えばＣｕ、Ａｕ、Ｎｉ、Ｉｎなどの金属からなる金属バンプ；ピラーバンプ；めっきバンプ；はんだが金属ピラー上にめっきされている場合もある）を介して、第１半導体チップ又はインターポーザ２に接続される。また、パッケージ基板１１は、裏面配線６の電源接続部６Ａに接続され、かつ、第１バンプ１４よりもサイズの大きい第２バンプ１５（例えばＣ４バンプ；例えば直径約１５０μｍ〜約１８０μｍのバンプ；はんだバンプ；はんだボールバンプ）を介して、第１半導体チップ又はインターポーザ２に接続される。
【００２７】
このように構成される半導体装置１３は、例えばパッケージ基板１１の裏面側に設けられたバンプ１６（例えば直径約５００μｍのバンプ；第３バンプ；はんだバンプ；はんだボールバンプ）を介して、図示しない配線基板（回路基板）上に実装され、例えばサーバなどの電子装置に搭載される。
そして、このように構成される半導体装置１３において、上側に位置する第２半導体チップ１２に電源からの電流を供給するには、はんだバンプ１６（例えば直径約５００μｍのバンプ）、パッケージ基板１１、Ｃ４バンプ１５（例えば直径約１５０μｍ〜約１８０μｍのバンプ）、第１半導体チップ又はインターポーザ２の裏面配線６、複数の貫通電極１及び配線層４に含まれる配線５、マイクロバンプ１４（例えば直径約２０μｍ〜３０μｍのバンプ）を経由して、電源からの電流を供給することになる。
【００２８】
ここでは、上述のように構成される第１半導体チップ又はインターポーザ２、即ち、複数の貫通電極１と裏面配線６との間（又は複数の貫通電極１と配線５との間）に、貫通電極１、配線５及び裏面配線６を構成する金属よりも許容電流密度が小さい金属からなり、裏面配線６の電源接続部６Ａに近いほど高い密度のボイド９を有する金属層７を備える第１半導体チップ又はインターポーザ２を用いる。
【００２９】
このため、複数の貫通電極１へ電流を分散させ、総電流量の確保と故障のばらつきの抑制を実現することができる。これに対し、上述のように構成される第１半導体チップ又はインターポーザ２を用いない場合、１つのＣ４バンプ１５から複数の貫通電極１を経由してマイクロバンプ１４に多くの電流を流そうとしても、Ｃ４バンプ１５と複数の貫通電極１との位置関係によって電流集中が起こり、確保できる電流が減少するとともに、電流集中による故障のばらつきが生じてしまうことになる。
【００３０】
例えば、上述のように構成される第１半導体チップ又はインターポーザ２を用いない場合、Ｃ４バンプ１５から複数の貫通電極１を介してマイクロバンプ１４へ電流を流したときの複数の貫通電極１における電流密度分布は、図６（Ａ）に示すように、Ｃ４バンプ１５に近いほど高くなってしまう。なお、図６（Ａ）では、濃淡の濃い部分が、電流密度が高くなっており、うすい部分が、電流密度が低くなっている。このため、許容電流による制限によって、上側に位置する第２半導体チップ１２のために確保できる電流（総電流量）が少なくなってしまう。
【００３１】
これに対し、上述のように構成される第１半導体チップ又はインターポーザ２を用いることで、図６（Ｂ）に示すように、複数の貫通電極１における電流密度分布を均一化し、複数の貫通電極１間での電流密度のばらつきを抑えることができる。このため、上側に位置する第２半導体チップ１２のために確保できる電流（総電流量）を多くすることができる。
【００３２】
次に、図７は、上述のように構成される第１半導体チップ又はインターポーザ２を用いる場合と用いない場合におけるライフタイム（Life Time）と故障確率の関係を示している。
なお、図７中、実線Ａは、上述のように構成される第１半導体チップ又はインターポーザ２を用いない場合の各貫通電極１の任意の故障確率になるライフタイムを示している。また、図７中、実線Ｂは、上述のように構成される第１半導体チップ又はインターポーザ２を用いた場合の各貫通電極１の任意の故障確率になるライフタイムを示している。また、図７中、符号ａ，ｂ，ｃ，ｄ・・・は、Ｃ４バンプ１５（裏面配線６の電源接続部６Ａ）に近い側から順に複数の貫通電極１に付した符号である。
【００３３】
図７に示すように、上述のように構成される第１半導体チップ又はインターポーザ２を用いない場合、電流集中が起こるため、任意の故障確率になるライフタイム（Life Time）は、図７中、実線Ａで示すように、Ｃ４バンプ１５（裏面配線６の電源接続部６Ａ）からの距離に依存してａ＜ｂ＜ｃ＜ｄとなり、貫通電極１毎のばらつきが大きい。
これに対し、上述のように構成される第１半導体チップ又はインターポーザ２を用いることで、電流が均一に流れるため、任意の故障確率になるライフタイム（Life Time）は、図７中、実線Ｂで示すように、貫通電極１毎のばらつきが小さくなる。
【００３４】
したがって、本実施形態にかかる半導体装置及びその製造方法、電子装置によれば、１つの配線（裏面配線６）を介して複数の貫通電極１のそれぞれに電源からの電流を供給する場合であっても、複数の貫通電極１のそれぞれを介して流れる電流を均一化し、複数の貫通電極１を用いて供給できる総電流量を確保できるという利点がある。また、複数の貫通電極１間の故障のばらつきを抑制することもできる。
【００３５】
なお、本発明は、上述した実施形態及び変形例に記載した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。
以下、上述の実施形態及び変形例に関し、更に、付記を開示する。
（付記１）
基板と、
前記基板の表面側に設けられた配線層と、
前記基板を貫通し、前記配線層に含まれる配線に接続される複数の貫通電極と、
前記基板の裏面側に設けられ、前記複数の貫通電極に接続される裏面配線と、
前記複数の貫通電極と前記配線との間又は前記複数の貫通電極と前記裏面配線との間に設けられ、前記貫通電極、前記配線及び前記裏面配線を構成する金属よりも許容電流密度が小さい金属からなる金属層とを備え、
前記金属層は、前記裏面配線の電源接続部に近いほど高い密度のボイドを有することを特徴とする半導体装置。
【００３６】
（付記２）
実装基板上に第１半導体チップ又はインターポーザを介して積層された第２半導体チップを備え、
前記第１半導体チップ又はインターポーザは、
基板と、
前記基板の表面側に設けられた配線層と、
前記基板を貫通し、前記配線層に含まれる配線に接続される複数の貫通電極と、
前記基板の裏面側に設けられ、前記複数の貫通電極に接続される裏面配線と、
前記複数の貫通電極と前記配線との間又は前記複数の貫通電極と前記裏面配線との間に設けられ、前記貫通電極、前記配線及び前記裏面配線を構成する金属よりも許容電流密度が小さい金属からなる金属層とを備え、
前記金属層は、前記裏面配線の電源接続部に近いほど高い密度のボイドを有し、
前記第２半導体チップは、前記配線層上に設けられ、かつ、前記配線に接続された第１バンプを介して、前記第１半導体チップ又は前記インターポーザに接続されており、
前記実装基板は、前記裏面配線の前記電源接続部に接続され、かつ、前記第１バンプよりもサイズの大きい第２バンプを介して、前記第１半導体チップ又は前記インターポーザに接続されていることを特徴とする半導体装置。
【００３７】
（付記３）
前記金属層は、前記複数の貫通電極と前記裏面配線との間のそれぞれに別個に設けられた複数の金属層であり、前記複数の金属層のうち前記裏面配線の前記電源接続部に近い金属層ほど高い密度のボイドを有することを特徴とする、付記１又は２に記載の半導体装置。
【００３８】
（付記４）
前記金属層は、前記複数の貫通電極及び前記基板と前記裏面配線との間に設けられており、前記金属層の前記複数の貫通電極と前記裏面配線との間に設けられた各部分のうち前記裏面配線の前記電源接続部に近い部分ほど高い密度のボイドを有することを特徴とする、付記１又は２に記載の半導体装置。
【００３９】
（付記５）
前記金属層を構成する金属は、Ｓｎ又はＡｌを含むことを特徴とする、付記１〜４のいずれか１項に記載の半導体装置。
（付記６）
前記貫通電極、前記配線及び前記裏面配線を構成する金属は、Ｃｕであることを特徴とする、付記５に記載の半導体装置。
【００４０】
（付記７）
前記基板は、シリコン基板であり、
前記貫通電極は、シリコン貫通電極であることを特徴とする、付記１〜６のいずれか１項に記載の半導体装置。
（付記８）
前記基板はガラス基板であり、
前記貫通電極は、ガラス貫通電極であることを特徴とする、付記１〜６のいずれか１項に記載の半導体装置。
【００４１】
（付記９）
付記１〜８のいずれか１項に記載の半導体装置を備えることを特徴とする電子装置。
（付記１０）
基板と、前記基板の表面側に設けられた配線層と、前記基板を貫通し、前記配線層に含まれる配線に接続される複数の貫通電極と、前記基板の裏面側に設けられ、前記複数の貫通電極に接続される裏面配線と、前記複数の貫通電極と前記配線との間又は前記複数の貫通電極と前記裏面配線との間に設けられ、前記貫通電極、前記配線及び前記裏面配線を構成する金属よりも許容電流密度が小さい金属からなる金属層とを備える半導体装置を作製する工程と、
前記金属層にエレクトロマイグレーションが生じるように前記裏面配線の電源接続部を介して電流を流して、前記金属層を、前記裏面配線の電源接続部に近いほど高い密度のボイドを有するようにする工程とを含むことを特徴とする半導体装置の製造方法。
【符号の説明】
【００４２】
１  貫通電極
２  半導体チップ（第１半導体チップ）又はインターポーザ
３  基板
４  配線層
５  配線
６  裏面配線
６Ａ  電源接続部
７  金属層
８  絶縁膜
９  ボイド
１０  メタル
１１  パッケージ基板（実装基板）
１２  第２半導体チップ
１３  半導体装置（積層型半導体装置）
１４  第１バンプ（マイクロバンプ）
１５  第２バンプ（Ｃ４バンプ）
１６  バンプ（第３バンプ）
【図１】
2017092268.tif 000003
【図２】
2017092268.tif 000004
【図３】
2017092268.tif 000005
【図４】
2017092268.tif 000006
【図５】
2017092268.tif 000007
【図６】
2017092268.tif 000008
【図７】
2017092268.tif 000009