(57)【要約】【課題】読み取り性の高い個体識別情報を有する半導体装置を提供する。【解決手段】個体識別情報を有する半導体装置１は、基板１３と、基板１３の上に設けられた合金層１６とを備える。合金層１６の表面には、個体識別情報を示す識別情報領域８が設けられる。識別情報領域８にレーザを照射することにより、合金層１６を構成する元素のノジュールが析出する。識別情報領域８に露出したノジュールは読取光に対する反射率などを変化させ、これにより個体識別情報の高い読み取り性が実現する。【選択図】図５
2017092351.tif 000002
【特許請求の範囲】
【請求項１】
個体識別情報を有する半導体装置であって、
基板と、
前記基板の上に設けられた合金層とを備え、
前記合金層の表面には、前記個体識別情報を示す識別情報領域が設けられ、
前記識別情報領域では、前記合金層を構成する元素のノジュールが露出した
半導体装置。
【請求項２】
前記合金層は、シリコンを含む合金からなり、
前記合金におけるシリコンの含有率は、０．１重量％以上１０重量％以下である、
請求項１に記載の半導体装置。
【請求項３】
前記合金は、アルミニウムをさらに含む、
請求項２に記載の半導体装置。
【請求項４】
前記合金は、銅、タングステン、銀、チタン、ニッケル、金およびこれらとアルミニウムとの組み合わせからなる群から選択される金属または金属群を含む、
請求項２に記載の半導体装置。
【請求項５】
前記合金層の表面は、電極が形成された電極部と、該電極部の外側に設けられた終端領域とを有し、
前記識別情報領域は、前記電極部の外周部または前記終端領域に設けられた、
請求項１から４のいずれか１項に記載の半導体装置。
【請求項６】
前記識別情報領域は、平面視で配線部材と交差しない範囲に設けられた、
請求項５に記載の半導体装置。
【請求項７】
前記合金層の表面の外周部に設けられた表面保護膜を備えた、
請求項１から６のいずれか１項に記載の半導体装置。
【請求項８】
個体識別情報を有する半導体装置を製造する方法であって、
基板の上に合金層を設けるステップと、
前記合金層の表面に前記個体識別情報を示す識別情報領域を設けるステップとを含み、
前記識別情報領域を設けるステップは、前記合金層にレーザを照射して該合金層を構成する元素のノジュールを析出させることを含む
方法。
【請求項９】
前記合金層は、アルミニウムシリコンからなる、
請求項８に記載の方法。
【請求項１０】
前記レーザを照射するステップの後に熱処理を行うステップを含む、
請求項８または９に記載の方法。
【請求項１１】
前記レーザを照射するステップの前に熱処理を行うステップを含む、
請求項１０に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、個体識別情報を有する半導体装置に関する。
【背景技術】
【０００２】
半導体装置の出荷後に不具合が発生したときの解析、あるいは定常的に行われる品質向上のための解析を行う場合、その前段階として、半導体装置の製造履歴などを確認する必要がある。従って、半導体装置には、トレーサビリティを確保する目的で、半導体装置を識別する個体識別情報が付与されている。
【０００３】
特許文献１では、インクジェット方式、非接触ディスペンサ方式などの非接触方式を用いた半導体表面への材料塗布が行われてドットが形成され、このドットが個体識別情報として用いられている。
【０００４】
特許文献２には、レーザ照射によりシリコン基板を溶融させることにより、シリコン基板表面に凸状のドットを形成する方法が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１２−２１２９１４号公報
【特許文献２】国際公開第２０１２／０６６５９６号
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１に記載の方法では、塗布された材料の半導体表面に対する密着性が不充分であれば、剥離が進展するなど信頼性が低下するおそれがある。
【０００７】
また一般に、個体識別情報については高い読み取り性が要求されている。
【０００８】
本発明は、読み取り性の高い個体識別情報を有する半導体装置を提供することを課題とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明の第１の態様では、
個体識別情報を有する半導体装置であって、
基板と、
基板の上に設けられた合金層とを備え、
合金層の表面には、個体識別情報を示す識別情報領域が設けられ、
識別情報領域では、合金層を構成する元素のノジュールが露出した
半導体装置が提供される。
【００１０】
本発明の第２の態様では、
個体識別情報を有する半導体装置を製造する方法であって、
基板の上に合金層を設けるステップと、
前記合金層の表面に前記個体識別情報を示す識別情報領域を設けるステップとを含み、
前記識別情報領域を設けるステップは、前記合金層にレーザを照射して該合金層を構成する元素のノジュールを析出させることを含む
方法が提供される。
【発明の効果】
【００１１】
本発明によれば、識別情報領域においてノジュールが露出した領域と露出していない領域とが生じ、個体識別情報について高い読み取り性を得ることが可能となる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施の形態１に係る半導体装置の平面図である。
【図２】識別情報領域とその周辺部を示す図１の部分拡大図である。
【図３】識別情報領域を示す図１の部分拡大図である。
【図４】図３の変形例を示す図である。
【図５】終端領域を示す図１の部分拡大図である。
【図６】図６（ａ）は、図３のＡ−Ａ線に沿った断面図であり、図６（ｂ）は、図３のＢ−Ｂ線に沿った断面図である。
【図７】本発明の実施の形態１に係る半導体装置の製造方法を示すフローチャートである。
【図８】本発明の実施の形態１に係る半導体装置の製造工程を示す断面図である。
【図９】本発明の実施の形態１に係る半導体装置の製造工程を示す断面図である。
【図１０】本発明の実施の形態１に係る半導体装置の製造工程を示す断面図である。
【図１１】本発明の実施の形態１に係る半導体装置の製造工程を示す断面図である。
【図１２】本発明の実施の形態１に係る半導体装置を備えたケース型モジュールを製造する方法を示すフローチャートである。
【図１３】本発明の実施の形態２に係る半導体装置を示す、図２に対応する平面図である。
【図１４】本発明の実施の形態２に係る半導体装置を示す、図３に対応する平面図である。
【図１５】図１５（ａ）は、ドット部を示す図６（ａ）に対応する断面図であり、図１５（ｂ）は、非ドット部を示す図６（ｂ）に対応する断面図である。
【図１６】本発明の実施の形態２に係る半導体装置の製造工程を示す断面図である。
【図１７】本発明の実施の形態２に係る半導体装置の製造工程を示す断面図である。
【図１８】本発明の実施の形態２に係る半導体装置の製造工程を示す断面図である。
【図１９】本発明の実施の形態２に係る半導体装置の製造工程を示す断面図である。
【図２０】本発明の実施の形態３に係る半導体装置の製造方法を示すフローチャートである。
【発明を実施するための形態】
【００１３】
以下、本発明の実施の形態に係る半導体装置について、図面を参照しながら説明する。各図において、同一または同様の構成要素には同一の符号を付している。また、図面中の方向を特定するために、向きを表す用語「上、下、右、左」などを便宜的に用いている。
【００１４】
実施の形態１．
図１は、本発明の実施の形態１に係る半導体装置１の平面図である。
チップ状の半導体装置（または半導体チップ）１の非制限的な例は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）のような電力用半導体装置である。半導体装置１は平面視で略四角形状を有する。半導体装置１の表面の中央には略角丸四角形状の電極部２が設けられ、その外側には電極部２の外周面に沿って終端領域３が設けられ、さらにその外側には終端領域３の外周面に沿って無効領域４が設けられている。半導体装置１の表面で、電極部２はその占有面積が最も大きい。
【００１５】
電極部２に形成された電極（例えばゲート電極、エミッタ電極）には、ボンディングワイヤ、ボンディングリボン、リード端子などの配線部材５が接合される。図１に示す配線部材５の数と位置は、電極の数と位置に応じて適宜変更される。終端領域３は、耐圧を保持する機能を有する。無効領域４は、半導体装置１の性能と電気特性に寄与しない領域である。
【００１６】
図２は、識別情報領域８とその周辺部を示す図１の破線部の部分拡大図である。
電極部２は、内側に設けられた接続領域６と外側に設けられた非接続領域７とを有する。接続領域６には配線部材５が接合される。非接続領域７は基本的に配線部材５が接合されない領域であるが、配線部材５を接合する工程での位置ずれによる踏み外しなどを考慮してマージン領域として設けられている。本実施形態１では、この非接続領域７に、個体識別情報を示す識別情報領域８が設けられている。
【００１７】
図１に示すように、識別情報領域８は、非接続領域７のうち配線部材５が配線される上下の２辺を避け、左右の対向する２辺に設けられている。すなわち、識別情報領域８と配線部材５は同じ上下方向に延びている。従って、平面視で識別情報領域８と配線部材５とは交差しない。ただし、平面視で識別情報領域８と配線部材５とが交差しない配置をとることができるのであれば、識別情報領域８と配線部材５が同じ方向に延びていなくてもよい。
【００１８】
終端領域３と無効領域４の上には、後述する素子構造１４を保護する表面保護膜９が設けられている。また、表面保護膜９は電極部２の非接続領域７の上にも張り出しており、平面視で非接続領域７と表面保護膜９とはマイクロメートルオーダ（約１μｍ以上約１０μｍ未満）の距離（幅）だけオーバラップしている。この距離は、非接続領域７の幅に比べて充分に小さい。表面保護膜９は、例えばシリコン窒化膜、シリコン酸化膜などのシリコン絶縁膜、またはポリイミド層であってもよい。
【００１９】
図３は、識別情報領域８を示す図１の部分拡大図である。
識別情報領域８はドット部１１と非ドット部１２を有し、これらにより帯状の一次元コードが構成される。ドット部１１は楕円状に図示しているが、読み取りがしやすい形状であればどの形状でもよい。各ドット部１１のサイズ（破線で示す領域の等面積相当径）は、例えば約２００μｍ以上約２ｍｍ未満であり、半導体装置１の寸法、非接続領域７の幅、必要とされるドット部１１の数などに応じて変更されてよい。
【００２０】
ここで、個体識別情報は、半導体装置１を識別するための情報である。個体識別情報は、例えば二進数で表現される。このとき、ドット部１１が「１」を示し、非ドット部１２が「０」を示してもよく、その逆であってもよい。個体識別情報の例は、半導体装置１の製造工場を特定する情報、基板１３が切り出されたウエハのウエハ番号、基板１３のウエハ面内での位置（座標）を示す情報などである。
【００２１】
図４は、図３の変形例を示す図である。
この変形例では、識別情報領域８に二段の帯状コードが設けられている。二段の帯状コードにより、一方向（上下方向）に長い二次元コードが構成されてもよい。なお、二段以上の複数段の帯状コードが設けられてもよい。
【００２２】
図５は、終端領域３を示す図１の部分拡大図である。図５では、図を見やすくするために配線構造１０にハッチングを付している。
終端領域３には配線構造（ガードリング）１０が複数本設けられている。図５には配線構造１０の一部のみが図示されているが、実際には、配線構造１０は終端領域３に沿って電極部２を囲むように設けられている。複数本の配線構造１０のうち、符号１０ａを付して示す最も外側に設けられた配線構造の幅が最も大きい。配線構造１０の表面には不純物拡散層（図１５から図１９に符号２３を付して示す）が形成されている。このようにして、前述の通り、終端領域３は耐圧を保持する機能を有する。
【００２３】
図６（ａ）は図３のＡ−Ａ線に沿った断面図であり、識別情報領域８におけるドット部１１の断面図を示す。図６（ｂ）は図３のＢ−Ｂ線に沿った断面図であり、識別情報領域８における非ドット部１２の断面図を示す。図３のＡ−Ａ線とＢ−Ｂ線は終端領域３を含んでいないが、図６では終端領域３の一部についても断面を示している。図６で示している終端領域３の一部は配線構造１０が形成されていない領域である。配線構造１０が形成されている終端領域３の断面については図１５に示しており、実施形態２で説明する。
【００２４】
図６に示すように、半導体装置１は、基板（例えばシリコン基板）１３と、基板１３の上に形成された素子構造１４と、素子構造１４の上に設けられた層間絶縁膜１５と、層間絶縁膜１５の上に設けられた合金層１６とを備える。基板１３の下面には下部電極１７が設けられている。前述のように、電極部２の非接続領域７の外縁部と終端領域３との上には表面保護膜９が設けられている。表面保護膜９は、非接続領域７の外縁部に形成された段差部にわたって設けられている。なお、図示している終端領域３の断面には合金層１６が設けられていないが、実施形態２で説明するように、終端領域３の配線構造１０にはパターン化した合金層１６が設けられている。同様に、接続領域６についても、パターン化した合金層１６が設けられている。
【００２５】
素子構造１４は、ダイオード、ＩＧＢＴ、ＭＯＳ(Metal Oxide Semiconductor)ＦＥＴ、抵抗体、およびこれらの素子を電気的に接続する配線構造などである。層間絶縁膜１５にはその開口部であるコンタクト部１８が形成されており、合金層１６はコンタクト部１８を介して合金層１６に電気的に接続されている。層間絶縁膜１５の一例はシリコン酸化膜である。
【００２６】
本実施形態１で、合金層１６は、アルミニウム（Ａｌ）にシリコンが添加されたアルミニウムシリコン（ＡｌＳｉ）合金からなる。上記の通り電極部２についても合金層１６により構成されるので、導電性の観点からは純度の高いアルミニウムを用いればよいが、配線部材５との接合部の信頼性を高める観点からシリコンが添加されている。
【００２７】
アルミニウムシリコン合金中のシリコン含有率は、好ましくは約０．１重量％以上約１０重量％以下である。シリコン含有率が約０．１重量％以上であることにより、後述するドット部１１と非ドット部１２とのコントラストを大きくして個体識別情報の読み取り性を高めることができる。また、シリコン含有率が約１０重量％以下であることにより、アルミニウムシリコン合金中にシリコンを好適に溶け込ませることができる。
【００２８】
合金層１６では、アルミニウムシリコン中にシリコン１９が溶け込んでいる。図では、溶け込んだシリコン１９を実際の大きさよりも大きく示している。合金層１６のうちドット部１１に相当する領域では、アルミニウムシリコン中に溶け込んだシリコンの少なくとも一部が、シリコンノジュール２０として析出している。シリコンノジュール２０の一部は、ドット部１１の表面に露出している。シリコンノジュール２０の平均粒子径（等体積球相当径）は、例えば約１μｍ以上である。
【００２９】
表面に露出したシリコンノジュール２０に起因して、ドット部１１の表面は、典型的に、非ドット部１２の表面と比較してより白濁しており、鏡面度が低い。すなわち、ドット部１１と非ドット部１２とでは、反射率と表面粗さの少なくとも一方が異なる。さらに、場合によっては、ドット部１１と非ドット部１２とでは、入射した読取光の反射光スペクトルが異なる。
【００３０】
次に、図７から図１３を参照して、本発明の実施の形態１に係る半導体装置１の製造方法について説明する。
【００３１】
ステップＳ１では、基板１３がウエハプロセスに投入される。ステップＳ１では、電極部２と終端領域３に、不純物拡散層２３（図１５から図１９を参照）、絶縁層のパターンなどが形成される。ステップＳ２では、基板１３の表面に素子構造１４が形成され、ステップＳ３では、素子構造１４の上に層間絶縁膜１５が設けられる（図８）。素子構造１４は、基板１３の表面に、所定の洗浄、成膜、写真製版、エッチング、不純物注入、拡散などを繰り返し行うことで形成される。ステップＳ４では、写真製版とエッチングにより、層間絶縁膜１５の開口部であるコンタクト部１８が形成される（図８）。
【００３２】
ステップＳ５では、素子構造１４と層間絶縁膜１５の上に合金層１６が設けられる（図９）。このとき、例えばスパッタリングにより合金層１６を設ける場合、合金層１６の全面が加熱されることになる。また、当初アモルファス状態にある合金層１６の結晶成長を促すため、あえて合金層１６の全面を加熱してもよい。ステップＳ６では、写真製版とエッチングにより合金層１６をパターニングし、これにより電極部２と終端領域３の配線構造１０とが形成される。
【００３３】
ここで、論文（T Tatsuzawa, S Madokoro, S . Hagiwara ; Si Nodule Formation in Al-Si Metallization（Reliability Physics Symposium, 1985. 23rd Annual pp. 138 - 141）には、アルミニウムシリコンからなる合金層に熱処理を施すことにより合金層内にシリコンノジュールが析出し、さらに熱処理温度を変化させてノジュールの粒径を制御できることが開示されている。なおこのとき、アルミニウムの粒径はほとんど変化しないことがわかっている。
【００３４】
そこで、本実施形態１では、電極部２の非接続領域７に設けられた識別情報領域８にレーザ光１００を照射してドット部１１を形成する。レーザ照射は、例えば１辺が約２００μｍ以上約２ｍｍ未満となるようそのサイズに応じたビーム径で、電極部２の表面が少なくとも２００℃以上になるように行われる。これにより、合金層１６内にシリコンノジュール２０が析出し、その一部が表面に露出する（図１０）。
【００３５】
ステップＳ８では、電極部２、終端領域３および無効領域４の上に表面保護膜９が設けられる。ステップＳ９では、写真製版とエッチングにより、電極部２のうち接続領域６と非接続領域７のほぼ全域に表面保護膜９の開口部が形成される（図１１）。
【００３６】
また、ステップＳ９では、基板１３の下面に下部電極１７が形成される。ステップＳ１０では、基板１３を含む中間製品が所定の部材の上にマウントされる。ステップＳ１１で、ダイシングによりチップが個片化され、半導体装置１が完成する。
【００３７】
次に、図１２を参照して、半導体装置１が複数個並列に配置されたケース型の大容量パワーモジュールを製造する方法について説明する。
【００３８】
ステップＳ２１では、半導体装置１がモジュールプロセスに投入される。ステップＳ２２では、半導体装置１が絶縁基板（図示せず）の上に配置され、はんだなどのダイボンド材を用いて固定される。ステップＳ２３では、半導体装置１の電極部２に配線部材５が接合される。前述のように、識別情報領域８は、接続領域６の外周部のうち、平面視で配線部材５と交差しない範囲に設けられる。ステップＳ２４では、上記絶縁基板が、底部にヒートシンクが設けられたケースに取り付けられる。ステップＳ２６では、絶縁のため、無色透明または微濁なゲル材（例えばシリコーンゲル）がケース内に充填される。ステップＳ２７では、半導体装置１にケースの蓋が取り付けられ、または樹脂で封止され、これによりケース型モジュールが完成する。
【００３９】
ケース型モジュールの完成後、例えば出荷された後に不具合が生じたときには、ステップＳ２８で個体識別情報の読み取りが行われる。読み取りは、ケースの蓋、ケース上部の封止樹脂、ケースの側壁を除去した後、さらに少なくとも識別情報領域８およびその周辺部のゲル材を除去した後に行われる。封止樹脂は例えば発煙硝酸を用いて除去される。あるいは、例えば出荷されるパワーモジュールの品質向上を目的として、ステップＳ２６でゲル材を充填する前にステップＳ２５で個体識別情報の読み取りが行われてもよい。
【００４０】
読み取りは、識別情報領域８に光を照射し、配線部材５などに干渉しないように撮像装置（例えばマイクロスコープ）で接写することにより行われる。
【００４１】
次に、本実施形態１により得られる効果について説明する。
【００４２】
まず、ドット部１１と非ドット部１２とで反射率と表面粗さの少なくとも一方（場合によって入射した読取光の反射光スペクトル）が異なるので、識別情報領域８に読取光を照射したときにドット部１１と非ドット部１２で反射光の性質が異なることになり、これにより個体識別情報について高い読み取り性を得ることが可能となる。特に、合金層１６を構成するアルミニウムシリコン合金中のシリコン含有率が約０．１重量％以上であることにより、ドット部１１と非ドット部１２のコントラストを大きくして高い読み取り性を得ることが可能となる。
【００４３】
高い読み取り性が得られると、一つのドット部１１に割り当てる撮像素子の画素数を小さくすることができる。従って、撮像距離を長くすることができ、かつ広範囲に設けられた個体識別情報を一度に取得することができる。
【００４４】
ここで、半導体装置上の例えば一辺が百から数百μｍの領域に配列された個体識別情報を撮像装置により得るためには、複数個配列した一チップずつ個体識別情報を撮像する必要があり、一チップずつ基準となる模様を捜索して位置決めする必要があり、読み取りに長い時間を要するという問題がある。一方、本実施形態１によれば、識別情報領域８が電極部２の外側の非接続領域７に設けられることにより、ドット部１１のサイズを大きく、例えば約２００μｍ以上約２ｍｍ未満にすることができる。これにより、複数個配列した半導体装置１の個体識別情報について、撮像範囲を広げて一度に読み取りを行うことができ、さらに高精度に位置決めを行う必要がなくなるので、読み取り時間を短縮できる。
【００４５】
また、本実施形態１で、半導体装置１を高耐圧用・大電流用パワー半導体装置として用いた場合、典型的には直径０．１ｍｍ以上、ループの最大高さが例えば数ｍｍ以上の配線部材５が設けられる。この場合、平面視で配線部材５と交差する位置に識別情報領域８が設けられると、個体識別情報の読み取り時に撮像装置に配線部材が干渉して接写が困難となり、ケース、封止樹脂、ゲル材の一部だけでなく、配線部材５についても除去して接写を行うことが必要になり、作業工程が増えて製造ラインへのフィードバックが遅れてしまう。本実施形態１では、平面視で配線部材５と交差しない位置に識別情報領域８を設けることができるので、配線部材５を除去することなく個体識別情報の読み取りが可能である。
【００４６】
さらに、本実施形態１によれば、固定された撮像装置を用いて、帯状に延びる識別情報領域８の長手方向に並列に配置された複数の半導体装置１であって、例えば電極部２の一辺が数ｍｍから数十ｍｍである半導体装置１について、一チップ当たり、識別情報領域８に少なくとも数十ビット以上、最大１０００ビット程度の情報量が埋め込まれた個体識別情報を一度に取得できる。その際、一ドットのサイズを約２００μｍ以上約２ｍｍ未満とした場合、読み取り時に識別情報領域８に対する撮像装置の位置決めを精度よく行う必要がなく、より短時間で識別情報を取得できる。
【００４７】
また、図１２に示すようにモジュールの製造過程において個体識別情報をデータベース化する場合に、既に配線部材５がされていても識別情報領域８の読み取りが可能であるため、ゲル材充填直前での、半導体装置１の完成に近い工程で個体識別情報を取得できる。これによりモジュール製造過程での不良品の読み取りを省くことができるため、処理負荷を低減することができる。
【００４８】
実施の形態２．
図１３、図１４は、本発明の実施の形態２に係る半導体装置１を示す、図２、図３に対応する部分拡大図である。
実施形態１では電極部２の非接続領域７に識別情報領域８が設けられたが、本実施形態２では終端領域３に識別情報領域２１が設けられる。識別情報領域２１は、終端領域３に設けられた配線構造１０のうち、符号１０ａを付して示す最も外側にあって最も幅が大きい配線構造に設けられる。配線構造１０ａの幅は約２００μｍ以上約２ｍｍ未満であることが好ましい。なお、配線構造１０は一本だけ設けられてもよく、その場合、配線構造１０の幅は例えば約３ｍｍ未満であることが好ましい。また、実施形態１と同様に、識別情報領域８は、略角丸四角形状の電極部２の外周面に沿った配線構造１０ａのうち、配線部材５が配線される上下の２辺を避け、左右の対向する２辺に設けられている。
【００４９】
図１５（ａ）は、識別情報領域８のドット部１１を示す断面図であり、図１５（ｂ）は、識別情報領域８の非ドット部１２を示す断面図である。
半導体装置１は、配線構造１０ａの部分で、基板１３の上に設けられた層間絶縁膜１５と、層間絶縁膜１５の上に設けられた合金層１６とを備える。層間絶縁膜１５には、配線構造１０ａと基板１３とを接続して配線構造１０ａ内の電界強度を安定化させるためのコンタクト部２２が形成されている。基板１３の上部には、不純物拡散層２３が形成されている。基板１３の下面には下部電極１７が設けられている。
【００５０】
図１６から図１９を参照して、本発明の実施の形態２に係る半導体装置１の製造方法について説明する。
図６に示すフローチャートのうち、ステップＳ１からＳ６は実施形態１と同様に実施される。これらのステップを経て、基板１３の上に層間絶縁膜１５が設けられ、コンタクト部２２が形成され（図１６）、基板１３と層間絶縁膜１５の上に合金層１６が設けられる（図１７）。次に、本実施形態２では、配線構造１０ａに設けられた識別情報領域２１のうちドット部１１を形成する領域に、レーザ光１００の照射が行われる（図１７）。これにより、合金層１６内にシリコンノジュール２０が析出し、その一部が表面に露出する（図１８）。
【００５１】
次に図６に示すフローチャートのステップＳ８からＳ１１が実施形態１と同様に実施される。これにより、合金層１６の上に表面保護膜９が設けられ（図１９）、基板１３の下面に下部電極１７が形成され、基板１３を含む中間製品が所定の部材の上にマウントされ、ダイシングによりチップが個片化され、半導体装置１が完成する。終端領域３の識別情報領域８の上に表面保護膜９が設けられることにより、識別情報領域８が、後段の製造工程で異物付着から保護されることになり、これにより異物による識別情報の読み取り性悪化が抑制される。
【００５２】
本実施形態２では、最も外側に設けられた最も幅が大きい配線構造１０ａにのみ識別情報領域２１を設ける例について説明したが、他の配線構造１０についても識別情報領域２１が設けられてよい。この場合、他の配線構造１０の幅は約２００μｍ以上約２ｍｍ未満であることが好ましい。複数本の配線構造１０に識別情報領域８を設けた場合、配線構造１０の本数の複数倍に相当する数の個体識別情報を一つの半導体装置１に埋め込むことができる。
【００５３】
実施の形態３．
図２０は、本発明の実施の形態３に係る半導体装置１の製造方法を示すフローチャートである。
ステップＳ３１からＳ３４は図６のステップＳ１からＳ４と同様であり、説明を省略する。実施形態１，２では、合金層１６を設けるステップＳ５で、選択的に合金層１６の全面を加熱し、ステップＳ７で、ある程度結晶化が進んだ状態の合金層１６にレーザ照射を行った。一方、本実施形態３では、合金層１６を設けるステップＳ３５で熱処理を行わず、熱履歴のないアモルファス状態の合金層１６に対してレーザ照射を行う。例えばステップＳ３５では、無電解めっきと電解めっきとを組み合わせて、合金層１６が設けられるとともに合金層１６のパターニングが行われる。
【００５４】
本実施形態３によれば、熱履歴のないアモルファス状態の合金層１６に対してレーザ照射を行うことにより、ある程度結晶化が進んだ状態の合金層１６に対してレーザ照射を行う場合と比較して、析出するシリコンノジュール２０の粒径が例えば約１．５倍に大きくなり、ドット部１１は非ドット部１２と比較して白濁しており、鏡面度が低くなる。
【００５５】
これにより、より高い読み取り性が得られるため、一つのドット部１１に割り当てる撮像素子の画素数をより小さくすることができる。従って、撮像距離をさらに長くすることができ、かつさらに広範囲に設けられた個体識別情報を一度に取得することができる。
【００５６】
以上、実施形態１から３を挙げて本発明を説明したが、本発明はこれらの実施形態に限定されない。また、各実施形態に記載された特徴は、自由に組み合わせられてよい。また、実施形態には、種々の変形、改良が加えられてよい。
【００５７】
例えば、各実施形態では、合金層１６がアルミニウムシリコン（ＡｌＳｉ）合金からなる例について説明したが、本発明はこれに限定されることなく、合金層１６はアルミニウム（Ａｌ）、銅（Ｃｕ）、タングステン（Ｗ）、銀（Ａｕ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）または金（Ａｕ）にシリコンが添加されたシリコン合金からなってもよい。あるいは、合金層１６は、ここで例示した金属のうち任意の２つの金属群とシリコンの三元合金からなってもよい。
【００５８】
また、各実施形態では、合金層１６が半導体装置１の表面全体に設けられる例について説明したが、本発明はこれに限定されることなく、識別情報領域８，２１の部分にのみ設けられてもよい。
【００５９】
また、各実施形態では、個体識別情報がデジタルデータである例について説明したが、本発明はこれに限定されることなく、アナログデータであってもよい。具体的に言うと、シリコンノジュール２０により文字、図形、記号などを描いたものを個体識別情報としてもよい。
【符号の説明】
【００６０】
１  半導体装置、  ２  電極部、  ３  終端領域、  ４  無効領域、  ５  配線部材、  ６  接続領域、  ７  非接続領域、  ８，２１  識別情報領域、  ９  表面保護膜、  １０  配線構造、  １１  ドット部、  １２  非ドット部、  １３  基板、  １４  素子構造、  １５  層間絶縁膜、  １６  合金層、  １７  下部電極、  １８，２２  コンタクト部、  １９  シリコン、  ２０  シリコンノジュール
【図１】
2017092351.tif 000003
【図２】
2017092351.tif 000004
【図３】
2017092351.tif 000005
【図４】
2017092351.tif 000006
【図５】
2017092351.tif 000007
【図６】
2017092351.tif 000008
【図７】
2017092351.tif 000009
【図８】
2017092351.tif 000010
【図９】
2017092351.tif 000011
【図１０】
2017092351.tif 000012
【図１１】
2017092351.tif 000013
【図１２】
2017092351.tif 000014
【図１３】
2017092351.tif 000015
【図１４】
2017092351.tif 000016
【図１５】
2017092351.tif 000017
【図１６】
2017092351.tif 000018
【図１７】
2017092351.tif 000019
【図１８】
2017092351.tif 000020
【図１９】
2017092351.tif 000021
【図２０】
2017092351.tif 000022