(57)【要約】【課題】半導体チップや基板にかかる応力を低減し、機械的強度・信頼性の高い接合が得られる半導体検出器を提供することを目的とする。【解決手段】この発明の放射線検出器は、バンプ電極３と半導体チップ１上の画素電極１５との接触面積をＡ１とするとともに、バンプ電極３と対向基板２上の対向画素電極２１との接触面積をＡ２とすると、Ａ１＞Ａ２の条件を満たすバンプ電極３の形状を有するように形成している。したがって、接合面圧が一定の場合に、対向基板２から半導体チップ１にかかる応力を低減し、柔らかい材料の半導体チップまたは柔らかい材料の光電変換半導体層を有した基板の場合でも、大きな接合面圧を一方の半導体チップまたは基板に加えることができる。その結果、半導体チップや基板にかかる応力を低減し、機械的強度・信頼性の高い接合が得られる。【選択図】図１
2017092419.tif 000002
【特許請求の範囲】
【請求項１】
光または放射線を検出する光電変換半導体層を有し、複数の画素電極が形成された一方の半導体チップまたは基板と、
各々の前記画素電極に対向した位置に対向画素電極が形成され、前記光電変換半導体層で検出されて得られた信号を読み出す他方の半導体チップまたは基板と、
前記画素電極と前記対向画素電極とのいずれかに形成されたバンプ電極とを備え、
前記対向画素電極と前記画素電極上のバンプ電極とが互いに機械的・電気的に接続された構造、あるいは前記画素電極と前記対向画素電極上のバンプ電極とが互いに機械的・電気的に接続された構造を有し、
前記バンプ電極と前記画素電極との接触面積をＡ１、前記バンプ電極と前記対向画素電極との接触面積をＡ２とすると、Ａ１＞Ａ２の条件を満たす、半導体検出器。
【請求項２】
請求項１に記載の半導体検出器において、
ヤング率をＥ（ＧＰａ）、ヤング率Ｅ（ＧＰａ）に基づいて設計された厚みをｔ（μｍ）とすると、当該厚みｔ（μｍ）を前記画素電極が有する、半導体検出器。
【請求項３】
光または放射線を検出する光電変換半導体層を有し、複数の画素電極が形成された一方の半導体チップまたは基板と、
各々の前記画素電極に対向した位置に対向画素電極が形成され、前記光電変換半導体層で検出されて得られた信号を読み出す他方の半導体チップまたは基板と、
前記画素電極と前記対向画素電極とのいずれかに形成されたバンプ電極とを備え、
前記対向画素電極と前記画素電極上のバンプ電極とが互いに機械的・電気的に接続された構造，あるいは前記画素電極と前記対向画素電極上のバンプ電極とが互いに機械的・電気的に接続された構造を有し、
ヤング率をＥ（ＧＰａ）、ヤング率Ｅ（ＧＰａ）に基づいて設計された厚みをｔ（μｍ）とすると、当該厚みｔ（μｍ）を前記画素電極が有する、半導体検出器。
【請求項４】
請求項２または請求項３に記載の半導体検出器において、
接合時にかかる接合応力、前記光電変換半導体層にかかる最大応力および前記ヤング率Ｅ（ＧＰａ）に基づいて設計された前記厚みｔ（μｍ）を前記一方の半導体チップまたは基板上の前記画素電極が有する、半導体検出器。
【請求項５】
請求項４に記載の半導体検出器において、
ｔ＞０．０１×Ｅの条件を満足する、半導体検出器。
【請求項６】
請求項１から請求項５のいずれかに記載の半導体検出器において、
前記バンプ電極の材料として、Ａｕ（金），Ｃｕ（銅），Ａｌ（アルミニウム），Ｎｉ（ニッケル），Ｉｎ（インジウム），Ｐｂ（鉛），Ｚｎ（亜鉛）のいずれかを含む、半導体検出器。
【請求項７】
請求項１から請求項６のいずれかに記載の半導体検出器において、
前記光電変換半導体層が、ＣｄＴｅ（テルル化カドミウム）、ＺｎＴｅ（テルル化亜鉛）、ＣｄＺｎＴｅ（テルル化カドミウム亜鉛）、又はＧａＡｓ（ガリウムヒ素）で形成されている、半導体検出器。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、医療分野、工業分野、さらには原子力分野等に用いられる半導体検出器に関する。
【背景技術】
【０００２】
半導体チップの電極とパッケージ基板上の電極とを向かい合わせにして、導電性バンプ（バンプ電極）を介して両者を電気的に接続する、いわゆる「フリップチップボンディング」は図６のような構造である。図６の符号１０１は信号読出し基板であり、符号１０２は半導体チップであり、符号１０３は画素電極であり、符号１０４は導電性バンプであり、符号１０５は絶縁層である。
【０００３】
信号読出し基板１０１は、例えば画素電極１０３を２次元マトリックス状に配置したＣＭＯＳ集積回路等の信号読出し基板である。なお、半導体チップの替わりに対向基板などに代表される基板を用いてもよい。画素電極１０３は信号読出し基板１０１に形成されている。導電性バンプ１０４は、画素電極１０３に対向した位置に対向画素電極として半導体チップ１０２に形成されている。
【０００４】
図６に示すフリップチップボンディングは光検出器や放射線検出器に用いられ、光や放射線を検出し、検出されて得られた信号を取り出す。なお、フリップチップボンディングは、はんだバンプや金バンプなどを用いた金属接合方式の他に、有機材料を用いた接合である導電性樹脂接合や、異方性導電部材接合などの接着接合方式もある。フリップチップボンディング以外に、接合の対象として基板を両方用いる場合にも適用することができる。
【０００５】
なお、光や放射線を検出する半導体チップや基板は光電変換半導体層を有している。光や放射線の入射側にバイアス電圧を印加する共通電極を有し、当該共通電極と上述した画素電極とで光電変換半導体層を挟持して構成されている（例えば、特許文献１参照）。
【０００６】
対向画素電極にバンプ電極が形成される場合には、金バンプなどを用いた金属接合では、バンプ電極と画素電極との接合面に、圧力，熱または超音波等のエネルギーを加えることにより、バンプ材料および電極材料間の金属の相互拡散により接合する圧着方式を用いることにより、強度および信頼性の高い接合が得られる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００１−１７７１４１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、圧着方式で接合を行う際には、以下のような問題点がある。すなわち、圧着方式で接合を行う際に、柔らかい，もしくは耐熱温度の低い半導体チップに過大な圧力を加えると、機械的破壊や電気特性劣化を生じるので、圧着方式で対向基板とのバンプ接続を行うためには、接合時に半導体チップにかかる応力を耐圧以下に抑える必要がある。
【０００９】
この発明は、このような事情に鑑みてなされたものであって、半導体チップや基板にかかる応力を低減し、機械的強度・信頼性の高い接合が得られる半導体検出器を提供することを目的とする。
【課題を解決するための手段】
【００１０】
この発明は、このような目的を達成するために、次のような構成をとる。
すなわち、この発明に係る半導体検出器（「第１の発明」と呼ぶ）は、光または放射線を検出する光電変換半導体層を有し、複数の画素電極が形成された一方の半導体チップまたは基板と、各々の前記画素電極に対向した位置に対向画素電極が形成され、前記光電変換半導体層で検出されて得られた信号を読み出す他方の半導体チップまたは基板と、前記画素電極と前記対向画素電極とのいずれかに形成されたバンプ電極とを備え、前記対向画素電極と前記画素電極上のバンプ電極とが互いに機械的・電気的に接続された構造、あるいは前記画素電極と前記対向画素電極上のバンプ電極とが互いに機械的・電気的に接続された構造を有し、前記バンプ電極と前記画素電極との接触面積をＡ１、前記バンプ電極と前記対向画素電極との接触面積をＡ２とすると、Ａ１＞Ａ２の条件を満たすものである。
【００１１】
この発明に係る半導体検出器（第１の発明）によれば、バンプ電極と一方の半導体チップまたは基板上の画素電極との接触面積をＡ１とするとともに、バンプ電極と対向した他方の半導体チップまたは基板上の対向画素電極との接触面積をＡ２とすると、Ａ１＞Ａ２の条件を満たすバンプ電極の形状を有するように形成している。したがって、接合面圧が一定の場合に、対向した他方の半導体チップまたは基板から一方の半導体チップまたは基板にかかる応力を低減し、柔らかい材料の半導体チップまたは柔らかい材料の光電変換半導体層を有した基板の場合でも、大きな接合面圧を一方の半導体チップまたは基板に加えることができる。その結果、半導体チップや基板にかかる応力を低減し、機械的強度・信頼性の高い接合が得られる。
【００１２】
また、第１の発明とは別の発明に係る半導体検出器（「第２の発明」と呼ぶ）は、第１の発明に係る半導体検出器において、ヤング率をＥ（ＧＰａ）、ヤング率Ｅ（ＧＰａ）に基づいて設計された厚みをｔ（μｍ）とすると、当該厚みｔ（μｍ）を前記画素電極が有するものである。
【００１３】
この発明に係る半導体検出器（第２の発明）によれば、上述した第１の発明における条件（Ａ１＞Ａ２の条件）の他に、ヤング率をＥ（ＧＰａ）とするとともに、ヤング率Ｅ（ＧＰａ）に基づいて設計された厚みをｔ（μｍ）とすると、当該厚みｔ（μｍ）を一方の半導体チップまたは基板上の画素電極が有するように形成している。ヤング率Ｅ（ＧＰａ）に基づいて画素電極の厚みｔ（μｍ）が設計されているので、画素電極が緩衝材（クッション）の機能を有する。したがって、接合面圧が一定の場合に、対向した他方の半導体チップまたは基板から一方の半導体チップまたは基板にかかる応力を低減し、柔らかい材料の半導体チップまたは柔らかい材料の光電変換半導体層を有した基板の場合でも、大きな接合面圧を一方の半導体チップまたは基板に加えることができる。その結果、半導体チップや基板にかかる応力を低減し、機械的強度・信頼性の高い接合が得られる。
【００１４】
また、第１の発明・第２の発明とは別の発明に係る半導体検出器（「第３の発明」と呼ぶ）は、光または放射線を検出する光電変換半導体層を有し、複数の画素電極が形成された一方の半導体チップまたは基板と、各々の前記画素電極に対向した位置に対向画素電極が形成され、前記光電変換半導体層で検出されて得られた信号を読み出す他方の半導体チップまたは基板と、前記画素電極と前記対向画素電極とのいずれかに形成されたバンプ電極とを備え、前記対向画素電極と前記画素電極上のバンプ電極とが互いに機械的・電気的に接続された構造，あるいは前記画素電極と前記対向画素電極上のバンプ電極とが互いに機械的・電気的に接続された構造を有し、ヤング率をＥ（ＧＰａ）、ヤング率Ｅ（ＧＰａ）に基づいて設計された厚みをｔ（μｍ）とすると、当該厚みｔ（μｍ）を前記画素電極が有するものである。
【００１５】
この発明に係る半導体検出器（第３の発明）によれば、上述した第２の発明と同様に、ヤング率をＥ（ＧＰａ）とするとともに、ヤング率Ｅ（ＧＰａ）に基づいて設計された厚みをｔ（μｍ）とすると、当該厚みｔ（μｍ）を一方の半導体チップまたは基板上の画素電極が有するように形成している。ヤング率Ｅ（ＧＰａ）に基づいて画素電極の厚みｔ（μｍ）が設計されているので、画素電極が緩衝材（クッション）の機能を有する。したがって、接合面圧が一定の場合に、対向した他方の半導体チップまたは基板から一方の半導体チップまたは基板にかかる応力を低減し、柔らかい材料の半導体チップまたは柔らかい材料の光電変換半導体層を有した基板の場合でも、大きな接合面圧を一方の半導体チップまたは基板に加えることができる。その結果、半導体チップや基板にかかる応力を低減し、機械的強度・信頼性の高い接合が得られる。なお、上述した第１の発明・第２の発明と相違して、第１の発明・第２の発明における条件（Ａ１＞Ａ２の条件）を満たさない。
【発明の効果】
【００１６】
この発明に係る半導体検出器（第１の発明）によれば、バンプ電極と一方の半導体チップまたは基板上の画素電極との接触面積をＡ１とするとともに、バンプ電極と対向した他方の半導体チップまたは基板上の対向画素電極との接触面積をＡ２とすると、Ａ１＞Ａ２の条件を満たすバンプ電極の形状を有するように形成している。その結果、半導体チップや基板にかかる応力を低減し、機械的強度・信頼性の高い接合が得られる。
また、第１の発明とは別の発明に係る半導体検出器（第２の発明）によれば、上述した第１の発明における条件（Ａ１＞Ａ２の条件）の他に、ヤング率をＥ（ＧＰａ）とするとともに、ヤング率Ｅ（ＧＰａ）に基づいて設計された厚みをｔ（μｍ）とすると、当該厚みｔ（μｍ）を一方の半導体チップまたは基板上の画素電極が有するように形成している。ヤング率Ｅ（ＧＰａ）に基づいて画素電極の厚みｔ（μｍ）が設計されているので、画素電極が緩衝材（クッション）の機能を有する。その結果、半導体チップや基板にかかる応力を低減し、機械的強度・信頼性の高い接合が得られる。
また、第１の発明・第２の発明とは別の発明に係る半導体検出器（第３の発明）によれば、上述した第２の発明と同様に、ヤング率をＥ（ＧＰａ）とするとともに、ヤング率Ｅ（ＧＰａ）に基づいて設計された厚みをｔ（μｍ）とすると、当該厚みｔ（μｍ）を一方の半導体チップまたは基板上の画素電極が有するように形成している。ヤング率Ｅ（ＧＰａ）に基づいて画素電極の厚みｔ（μｍ）が設計されているので、画素電極が緩衝材（クッション）の機能を有する。その結果、半導体チップや基板にかかる応力を低減し、機械的強度・信頼性の高い接合が得られる。
【図面の簡単な説明】
【００１７】
【図１】実施例１に係る半導体検出器（放射線検出器）の概略断面図である。
【図２】各実施例に係る半導体検出器（放射線検出器）の半導体チップおよび対向基板（信号読出し基板）の具体的な構成を示した概略断面図である。
【図３】各実施例に係る半導体検出器（放射線検出器）の対向基板（信号読出し基板）の単位画素当たりの等価回路である。
【図４】実施例１に係る接合前における半導体検出器（放射線検出器）の１画素分の概略断面図である。
【図５】（ａ）は各実施例との比較のための従来例に係る接合前における半導体検出器（放射線検出器）の１画素分の概略図、（ｂ）は実施例１に係る接合前における半導体検出器（放射線検出器）の１画素分の概略断面図、（ｃ）は実施例２に係る接合前における半導体検出器（放射線検出器）の１画素分の概略断面図、（ｄ）は実施例３に係る接合前における半導体検出器（放射線検出器）の１画素分の概略断面図である。
【図６】フリップチップ接続構造の概略図である。
【実施例１】
【００１８】
以下、図面を参照してこの発明の実施例１を説明する。図１は、実施例１に係る半導体検出器（放射線検出器）の概略断面図であり、図２は、各実施例に係る半導体検出器（放射線検出器）の半導体チップおよび対向基板（信号読出し基板）の具体的な構成を示した概略断面図であり、図３は、各実施例に係る半導体検出器（放射線検出器）の対向基板（信号読出し基板）の単位画素当たりの等価回路である。後述する実施例２，３も含めて、本実施例１では、半導体検出器は、放射線検出器として用いられる。なお、図２ではバンプ電極の図示を省略する。
【００１９】
放射線検出器は、図１〜図３に示すように、半導体チップ１と、半導体チップ１に対向配置した対向基板２とを備えている。半導体チップ１は、共通電極１１，光電変換半導体層１３，画素電極１５の順に積層形成されて構成されている。一方、対向基板２は、２次元マトリックス状に配置された各々の対向画素電極２１およびそれらを配列する画素配列層を含んだ信号読出し基板で構成されている。対向画素電極２１は、画素電極１５に対向した位置に形成されている。具体的には、スパッタ蒸着もしくはスクリーン印刷，めっき等によって形成されたバンプ電極３により半導体チップ１の画素電極１５と対向基板２の対向画素電極２１とを互いに対向させて貼り合わせる。
【００２０】
対向基板２はＳｉ（シリコン）あるいはガラス基板で形成されている。対向基板２には、上述の対向画素電極２１の他に、画素容量２２，スイッチングトランジスタ２３が２次元マトリックス状に形成され、走査線２４（図３を参照）および信号読出線２５（図３を参照）が行および列方向にそれぞれ縦横にパターン形成されている。
【００２１】
具体的には、図２に示すように、対向基板２上に画素容量２２の基準電極２２ａおよびスイッチングトランジスタ２３のゲート電極２３ａが積層形成され層間絶縁膜３１で覆われている。その層間絶縁膜３１に、画素容量２２の容量電極２２ｂが、層間絶縁膜３１を介在させて基準電極２２ａに対向するように積層形成され、スイッチングトランジスタ２３のソース電極２３ｂおよびドレイン電極２３ｃが積層形成され、対向画素電極２１が存在する部分を除いて封止材料３２で覆われている。なお、容量電極２２ｂとソース電極２３ｂとは相互に電気的に接続される。図２に示すように、容量電極２２ｂおよびソース電極２３ｂを一体的に同時形成すればよい。基準電極２２ａについては接地する。層間絶縁膜３１には、例えばプラズマＳｉＮが使用される。
【００２２】
図３に示すように、走査線２４は、スイッチングトランジスタ２３のゲート電極２３ａ（図２を参照）に電気的に接続され、信号読出線２５は、スイッチングトランジスタ２３のドレイン電極２３ｃ（図２を参照）に電気的に接続されている。走査線２４は、各々の画素の行方向にそれぞれ延びており、信号読出線２５は、各々の画素の列方向にそれぞれ延びている。走査線２４および信号読出線２５は互いに直交している。図３の符号１３は、光電変換半導体層の等価回路である。これら走査線２４や信号読出線２５を含めて、画素容量２２、スイッチングトランジスタ２３および層間絶縁膜３１は、半導体薄膜製造技術や微細加工技術を用いて対向基板２の表面に画素配列層としてパターン形成されている。
【００２３】
放射線検出する半導体チップ１として、ＣｄＴｅ（テルル化カドミウム），ＺｎＴｅ（テルル化亜鉛），ＣｄＺｎＴｅ（テルル化カドミウム亜鉛），ＧａＡｓ（ガリウムヒ素）等を用いる。
【００２４】
上述したように、半導体チップ１の画素電極１５と対向基板２の対向画素電極２１とは、互いに対向させて貼り合わされる。層間絶縁膜３１で覆われていない箇所の対向画素電極２１に、スパッタ蒸着もしくはスクリーン印刷，メッキ等により形成されたバンプ電極３を接続することにより、半導体チップ１の画素電極１５と対向基板２の対向画素電極２１とを互いに対向させて貼り合わせる。具体的な画素電極１５や対向画素電極２１の構造，製造方法，材料および寸法（サイズ）については詳しく後述する。
【００２５】
このようにして放射線検出器は、放射線の入射により放射線の情報を電荷情報（電子−正孔対キャリア）に変換することで放射線を検出する。以上をまとめると、放射線検出器は、半導体チップ１と対向基板２とを備えており、半導体チップ１の光電変換半導体層１３が放射線を検出し、検出されて得られた信号を対向基板２のスイッチングトランジスタ２３を介して読み出す。半導体チップ１は、バイアス電圧（各実施例では−０．１Ｖ／μｍ〜１Ｖ／μｍの負のバイアス電圧）を印加する共通電極１１、および放射線の情報を電荷情報（電子−正孔対キャリア）に変換する光電変換半導体層１３を含んでいる。対向基板２は、電荷情報（電子−正孔対キャリア）をそれぞれ読み出す２次元マトリックス状に配置された各々の対向画素電極２１およびそれらを配列する画素配列層を含んでいる。
【００２６】
放射線検出器の動作を、図１〜図３を参照して説明する。共通電極１１にバイアス電圧を印加した状態で、放射線（例えばＸ線）が入射することにより光電変換半導体層１３で電子−正孔対キャリアが生成され、画素容量２２に一旦蓄積される。必要なタイミングで走査線２４を駆動させることで、当該走査線２４に接続されたスイッチングトランジスタ２３がＯＮ状態に移行し、画素容量２２に蓄積された電子−正孔対キャリアが信号電荷として読み出され、スイッチングトランジスタ２３に接続された信号読出線２５を介して後段の信号収集回路（図示省略）に読み出される。
【００２７】
各々の画素電極１５や対向画素電極２１は各々の画素にそれぞれ対応しているので、画素電極１５や対向画素電極２１に対応して読み出された信号電荷を画素値に変換することで、画素に応じた画素値を２次元に並べて２次元画像（２次元分布を有した放射線画像）を取得することができる。
【００２８】
画素電極１５や対向画素電極２１の構造，製造方法，材料および寸法（サイズ）について、図４を参照して説明する。図４は、実施例１に係る接合前における半導体検出器（放射線検出器）の１画素分の概略断面図である。各電極の実際の厚み比率については、図示の便宜上、上述した図１も含め、図４および後述する図５とは相違して図示することに留意されたい。例えば、本実施例１におけるＡｌ（アルミニウム）の実際の厚みが０．５μｍであるのに対してＴｉ（チタン）の実際の厚みが０．０５μｍであり、ＴｉがＡｌの１／１０の厚みであるが、各図面ではＡｌおよびＴｉをほぼ同じ厚みで図示する。なお、図４では共通電極の図示を省略する。
【００２９】
例えば、ＣｄＴｅ結晶の裏面にＰｔの共通電極を形成し、Ａｌの電極，Ｔｉの電極およびＡｕ（金）の電極の積層構造からなる画素電極をＣｄＴｅ結晶の対向面（表面）に形成する場合について説明する。先ず、ショットキーバリアを立たせるために、ＣｄＴｅ結晶の対向面に対してプラズマ処理または上述した特許文献１：特開２００１−１７７１４１号公報のようにＢｒ（臭素）メタノール処理で化学反応により不純物を除去することで、ＣｄＴｅ結晶の対向面（界面）を洗浄する。
【００３０】
次に、ＣｄＴｅ結晶の裏面（略全面）にＰｔの共通電極１１（図１を参照）を形成し、裏面（略全面）にＰｔの共通電極１１を形成したＣｄＴｅ結晶からなる光電変換半導体層１３（図１も参照）の対向面に、□２０μｍピッチ，□１５μｍのＡｕの電極１５ａ（図１も参照），Ｔｉの電極１５ｂ（図１も参照）およびＡｌの電極１５ｃ（図１も参照）からなる（Ａｕ／Ｔｉ／Ａｌ）画素電極１５（図１も参照）を形成する。さらに、各画素電極１５の中心に、後述する底面がφ８μｍ，後述する頂面がφ３μｍ×ｔ１．２μｍのＡｕバンプ電極３（図１も参照）を形成する。なお、□は平方を表し、φは直径を表し、ｔは厚みを表す。例えば、「□１０μｍ」は１０μｍ平方（＝１０μｍ×１０μｍ）を表す。
【００３１】
画素電極１５については、フォトリソグラフィーにより画素電極が形成されていない箇所（非画素電極）にレジストパターンを形成した後、蒸着もしくはスパッタリング法によりＡｌの電極１５ｃ，Ｔｉの電極１５ｂ，Ａｕの電極１５ａを所定の膜厚で順次に成膜する。本実施例１では、ｔ０．５μｍのＡｌの電極１５ｃを形成した後、ｔ０．０５μｍのＴｉの電極１５ｂを形成し、ｔ０．１μｍのＡｕの電極１５ａを形成する。
【００３２】
一方、Ｓｉの対向基板２にも、画素電極１５と同様の方法で、□２０μｍピッチ，□１５μｍ×ｔ０．１μｍの（Ａｕ／Ｔｉ）対向画素電極２１（図１も参照）を形成する。さらに、図４に示すように、各画素電極１５の中心に、バンプ電極３と画素電極１５との接触面積をＡ１とするとともに、バンプ電極３と対向画素電極２１との接触面積をＡ２とすると、Ａ１＞Ａ２の条件を満たすＡｕバンプ電極３（図１および図４を参照）を形成する。具体的には、画素電極側のバンプ電極の面を底面とするとともに、対向画素電極側のバンプ電極の面を頂面とすると、底面がφ８μｍのＡ１，頂面がφ３μｍのＡ２，ｔ１．２μｍの円錐状のＡｕバンプ電極３を形成する。なお、後述する実施例２，３も含めて、本実施例１では、Ａｕバンプ電極３をＣｄＴｅ結晶（一方の半導体チップ）の画素電極１５に形成したが、Ｓｉの対向基板２の対向画素電極２１に形成してもよい。
【００３３】
また、後述する実施例２，３も含めて、本実施例１では、画素電極１５や対向画素電極２１は積層構造により形成されていたが、必ずしも画素電極や対向画素電極は積層構造により形成される必要はない。単一の金属層で画素電極や対向画素電極を形成してもよい。
【００３４】
また、後述する実施例２も含めて、本実施例１では、バンプ電極３は錐状であったが、Ａ１＞Ａ２の条件を満たすのであれば、バンプ電極は錐状に限定されない。径の異なる多段のバンプを積層することで代用してもよい。また、バンプ電極をＳｉの対向基板の対向画素電極に形成する場合には、対向画素電極側の接触面積（Ａ２）が画素電極側（表面）の接触面積（Ａ１）よりも小さい逆テーパーの錐状とするか、Ａｕバンプ電極をＣｄＴｅ結晶の画素電極に形成する場合と同様に、径の異なる多段のバンプを積層することで代用してもよい。
【００３５】
なお、ＣｄＴｅ結晶の画素電極およびＳｉの対向基板の対向画素電極に、Ａ１＞Ａ２の条件を満たすバンプ電極をそれぞれ形成してもよい。また、画素電極や対向画素電極やバンプ電極の材料については、半導体チップの材料特性や素子の要求仕様に応じて、適宜、他の材料に変更してもよい。
【００３６】
いずれの場合も、フリップチップボンダーを用いてＣｄＴｅ結晶およびＳｉ対向基板を加熱しつつ対向位置で近接させ、ＣｄＴｅ結晶の画素電極とＳｉ対向基板の対向画素電極との位置を合わせた後に両電極を接触させ、一定時間荷重を加え両者を接合する。
【００３７】
上述の構成を備えた本実施例１に係る放射線検出器によれば、バンプ電極３と一方の半導体チップまたは基板（各実施例では半導体チップ１）上の画素電極１５との接触面積をＡ１とするとともに、バンプ電極３と対向した他方の半導体チップまたは基板（各実施例では対向基板２）上の対向画素電極２１との接触面積をＡ２とすると、Ａ１＞Ａ２の条件を満たすバンプ電極３の形状を有するように形成している。したがって、接合面圧が一定の場合に、対向した他方の半導体チップまたは基板（対向基板２）から一方の半導体チップまたは基板（半導体チップ１）にかかる応力を低減し、柔らかい材料の半導体チップまたは柔らかい材料の光電変換半導体層を有した基板の場合でも、大きな接合面圧を一方の半導体チップまたは基板に加えることができる。その結果、半導体チップや基板にかかる応力を低減し、機械的強度・信頼性の高い接合が得られる。
【００３８】
本実施例１では、バンプ電極３としてＡｕを用いたが、Ａｕ以外では、バンプ電極の材料として、Ｃｕ（銅），Ａｌ，Ｎｉ（ニッケル），Ｉｎ（インジウム），Ｐｂ（鉛），Ｚｎ（亜鉛）のいずれかを含んでもよい。
【００３９】
画素ピッチが５０μｍ未満（各実施例では２０μｍ）になるように、画素電極１５，対向画素電極２１およびバンプ電極３が１次元もしくは２次元（各実施例では２次元）に配置されている。
【００４０】
一方の半導体チップまたは基板（各実施例では半導体チップ１）の光電変換半導体層１３は、化合物半導体で構成され、ＣｄＴｅ，ＺｎＴｅ，ＣｄＺｎＴｅ，ＧａＡｓのいずれかである。
【実施例２】
【００４１】
次に、図面を参照してこの発明の実施例２を説明する。図５（ｃ）は、実施例２に係る接合前における半導体検出器（放射線検出器）の１画素分の概略断面図である。上述した実施例１と共通する構成については、同じ符号を付して、その説明を省略するとともに、図示を省略する。
【００４２】
上述した実施例１では、図１および図４に示すように、Ａ１＞Ａ２の条件を満たすバンプ電極３の形状を有するように形成しているのに対して、本実施例２では、図５（ｃ）に示すように、上述した条件（Ａ１＞Ａ２の条件）の他に、ヤング率をＥ（ＧＰａ）とするとともに、ヤング率Ｅ（ＧＰａ）に基づいて設計された厚みをｔ（μｍ）とすると、当該厚みｔ（μｍ）を一方の半導体チップまたは基板（各実施例では半導体チップ１）上の画素電極１５が有するように形成している。
【００４３】
具体的には、図５（ｃ）に示すように、接合時にかかる接合応力（負荷応力）、光電変換半導体層１３にかかる最大応力およびヤング率Ｅ（ＧＰａ）に基づいて設計された厚みｔ（μｍ）を一方の半導体チップまたは基板（各実施例では半導体チップ１）上の画素電極１５が有するように形成している。好ましくは、ｔ＞０．０１×Ｅの条件を満足する厚みｔ（μｍ）を一方の半導体チップまたは基板（各実施例では半導体チップ１）上の画素電極１５が有するように形成する。厚みｔの単位が（μｍ）であり、ヤング率Ｅの単位が（ＧＰａ）であるので、当該条件「ｔ＞０．０１×Ｅ」中の「０．０１」の単位は（μｍ／ＧＰａ）となる。
【００４４】
また、当該条件は、後述する表１における、接合時にかかる接合応力（負荷応力）、光電変換半導体層にかかる最大応力に基づいて決定される。ヤング率Ｅや最大応力が一定で、厚みｔが増すと接合応力（負荷応力）が大きくなる。一方、ヤング率Ｅや接合応力（負荷応力）が一定で、厚みｔが増すと最大応力が小さくなる。
【００４５】
画素電極１５は、上述した実施例１では、ｔ０．１μｍのＡｕの電極１５ａ，ｔ０．０５μｍのＴｉの電極１５ｂ，ｔ０．５μｍのＡｌの電極１５ｃからなる積層構造により形成されており、画素電極１５の主たる材料はＡｌである。そこで、Ａｌのヤング率Ｅは７０．３ＧＰａであるので、本実施例２では、ｔ＞０．０１×Ｅの条件を満足するようにｔ＞０．７０３μｍ、より好ましくはｔ１．５μｍのＡｌの電極１５ｃを有するように画素電極１５を形成する。
【００４６】
Ａｌ以外のＡｕの電極１５ａの厚みやＴｉの電極１５ｂの厚みについては、上述した実施例１と同じ厚みにする。なお、Ａｕの電極１５ａの厚みやＴｉの電極１５ｂの厚みについても、Ａｕのヤング率ＥやＴｉのヤング率Ｅに基づいて、ｔ＞０．０１×Ｅの条件を満足するようにＡｕの電極１５ａやＴｉの電極１５ｂを形成してもよい。
【００４７】
なお、本実施例２では、画素電極１５を厚膜化したのに合わしてＡｕバンプ電極３の厚みも厚膜化して、ｔ３μｍのバンプ電極３を形成する。Ａｕバンプ電極３の底面のサイズや頂面のサイズについては、上述した実施例１と同じサイズである、底面がφ８μｍ，頂面がφ３μｍにする。以上をまとめると、本実施例２では、各画素電極１５の中心に、底面がφ８μｍ，頂面がφ３μｍ×ｔ３μｍのＡｕバンプ電極３を形成する。
【００４８】
画素電極１５の厚みやＡｕバンプ電極３の厚み以外（例えばＳｉの対向基板２）の厚みやサイズについては、上述した実施例１と同じ厚みやサイズにする。なお、上述した実施例１でも述べたように、本実施例２においても、Ａｕバンプ電極３をＣｄＴｅ結晶（一方の半導体チップ）の画素電極１５に形成したが、Ｓｉの対向基板２の対向画素電極２１に形成してもよい。
【００４９】
また、上述した実施例１でも述べたように、本実施例２では、画素電極１５や対向画素電極２１は積層構造により形成されていたが、本実施例２においても、必ずしも画素電極や対向画素電極は積層構造により形成される必要はない。単一の金属層で画素電極や対向画素電極を形成してもよい。
【００５０】
また、上述した実施例１でも述べたように、本実施例２では、バンプ電極３は錐状であったが、Ａ１＞Ａ２の条件を満たすのであれば、本実施例２においても、バンプ電極は錐状に限定されない。径の異なる多段のバンプを積層することで代用してもよい。また、バンプ電極をＳｉの対向基板の対向画素電極に形成する場合には、対向画素電極側の接触面積（Ａ２）が画素電極側（表面）の接触面積（Ａ１）よりも小さい逆テーパーの錐状とするか、Ａｕバンプ電極をＣｄＴｅ結晶の画素電極に形成する場合と同様に、径の異なる多段のバンプを積層することで代用してもよい。
【００５１】
本実施例２においても、ＣｄＴｅ結晶の画素電極およびＳｉの対向基板の対向画素電極に、Ａ１＞Ａ２の条件を満たすバンプ電極をそれぞれ形成してもよい。また、画素電極や対向画素電極やバンプ電極の材料については、半導体チップの材料特性や素子の要求仕様に応じて、適宜、他の材料に変更してもよい。
【００５２】
いずれの場合も、上述した実施例１と同様に、フリップチップボンダーを用いてＣｄＴｅ結晶およびＳｉ対向基板を加熱しつつ対向位置で近接させ、ＣｄＴｅ結晶の画素電極とＳｉ対向基板の対向画素電極との位置を合わせた後に両電極を接触させ、一定時間荷重を加え両者を接合する。
【００５３】
上述の構成を備えた本実施例２に係る放射線検出器によれば、上述した実施例１における条件（Ａ１＞Ａ２の条件）の他に、ヤング率をＥ（ＧＰａ）とするとともに、ヤング率Ｅ（ＧＰａ）に基づいて設計された厚みをｔ（μｍ）とすると、当該厚みｔ（μｍ）を一方の半導体チップまたは基板（各実施例では半導体チップ１）上の画素電極１５が有するように形成している。ヤング率Ｅ（ＧＰａ）に基づいて画素電極１５の厚みｔ（μｍ）が設計されているので、画素電極１５が緩衝材（クッション）の機能を有する。したがって、接合面圧が一定の場合に、対向した他方の半導体チップまたは基板（各実施例では対向基板２）から一方の半導体チップまたは基板（半導体チップ１）にかかる応力を低減し、柔らかい材料の半導体チップまたは柔らかい材料の光電変換半導体層を有した基板の場合でも、大きな接合面圧を一方の半導体チップまたは基板に加えることができる。その結果、半導体チップや基板にかかる応力を低減し、機械的強度・信頼性の高い接合が得られる。
【００５４】
本実施例２でも、バンプ電極３としてＡｕを用いたが、上述した実施例１と同様に、Ａｕ以外では、バンプ電極の材料として、Ｃｕ（銅），Ａｌ，Ｎｉ（ニッケル），Ｉｎ（インジウム），Ｐｂ（鉛），Ｚｎ（亜鉛）のいずれかを含んでもよい。
【００５５】
上述した実施例１と同様に、画素ピッチが５０μｍ未満（各実施例では２０μｍ）になるように、画素電極１５，対向画素電極２１およびバンプ電極３が１次元もしくは２次元（各実施例では２次元）に配置されている。
【００５６】
上述した実施例１と同様に、一方の半導体チップまたは基板（各実施例では半導体チップ１）の光電変換半導体層１３は、化合物半導体で構成され、ＣｄＴｅ，ＺｎＴｅ，ＣｄＺｎＴｅ，ＧａＡｓのいずれかである。
【実施例３】
【００５７】
次に、図面を参照してこの発明の実施例３を説明する。図５（ｄ）は、実施例３に係る接合前における半導体検出器（放射線検出器）の１画素分の概略断面図である。上述した実施例１，２と共通する構成については、同じ符号を付して、その説明を省略するとともに、図示を省略する。
【００５８】
上述した実施例１では、図１および図４に示すように、Ａ１＞Ａ２の条件を満たすバンプ電極３の形状を有するように形成しているのに対して、本実施例３では、上述した実施例２と同様に、図５（ｄ）に示すように、ヤング率をＥ（ＧＰａ）とするとともに、ヤング率Ｅ（ＧＰａ）に基づいて設計された厚みをｔ（μｍ）とすると、当該厚みｔ（μｍ）を一方の半導体チップまたは基板（各実施例では半導体チップ１）上の画素電極１５が有するように形成している。
【００５９】
具体的には、上述した実施例２と同様に、図５（ｄ）に示すように、接合時にかかる接合応力（負荷応力）、光電変換半導体層１３にかかる最大応力およびヤング率Ｅ（ＧＰａ）に基づいて設計された厚みｔ（μｍ）を一方の半導体チップまたは基板（各実施例では半導体チップ１）上の画素電極１５が有するように形成している。好ましくは、ｔ＞０．０１×Ｅの条件を満足する厚みｔ（μｍ）を一方の半導体チップまたは基板（各実施例では半導体チップ１）上の画素電極１５が有するように形成する。
【００６０】
上述した実施例２と同様に、本実施例３での画素電極１５の主たる材料はＡｌである。そこで、Ａｌのヤング率Ｅは７０．３ＧＰａであるので、本実施例２では、ｔ＞０．０１×Ｅの条件を満足するようにｔ＞０．７０３μｍ、より好ましくはｔ１．５μｍのＡｌの電極１５ｃを有するように画素電極１５を形成する。
【００６１】
上述した実施例２でも述べたように、本実施例３では、Ａｌ以外のＡｕの電極１５ａの厚みやＴｉの電極１５ｂの厚みについては、上述した実施例１と同じ厚みにする。なお、Ａｕの電極１５ａの厚みやＴｉの電極１５ｂの厚みについても、Ａｕのヤング率ＥやＴｉのヤング率Ｅに基づいて、ｔ＞０．０１×Ｅの条件を満足するようにＡｕの電極１５ａやＴｉの電極１５ｂを形成してもよい。
【００６２】
なお、本実施例３では、上述した実施例１，２と相違して、Ａｕバンプ電極３については、底面がφ８μｍ，頂面がφ３μｍの錐状でなく、従来と同じ円筒状で、従来と同じサイズである。したがって、従来と同じサイズであるφ３μｍ×ｔ０．２５μｍの円筒状のＡｕバンプ電極３を形成する。このように、本実施例３では、バンプ電極３の底面を上述した実施例１，２でのφ８μｍから頂面と同じサイズであるφ３μｍにしたので、画素電極１５やＳｉの対向基板２の対向画素電極２１については、従来と同じ□１０μｍにする。
【００６３】
なお、上述した実施例１，２でも述べたように、本実施例３においても、Ａｕバンプ電極３をＣｄＴｅ結晶（一方の半導体チップ）の画素電極１５に形成したが、Ｓｉの対向基板２の対向画素電極２１に形成してもよい。
【００６４】
また、上述した実施例１，２でも述べたように、本実施例３では、画素電極１５や対向画素電極２１は積層構造により形成されていたが、本実施例３においても、必ずしも画素電極や対向画素電極は積層構造により形成される必要はない。単一の金属層で画素電極や対向画素電極を形成してもよい。
【００６５】
いずれの場合も、上述した実施例１，２と同様に、フリップチップボンダーを用いてＣｄＴｅ結晶およびＳｉ対向基板を加熱しつつ対向位置で近接させ、ＣｄＴｅ結晶の画素電極とＳｉ対向基板の対向画素電極との位置を合わせた後に両電極を接触させ、一定時間荷重を加え両者を接合する。
【００６６】
上述の構成を備えた本実施例３に係る放射線検出器によれば、上述した実施例２と同様に、ヤング率をＥ（ＧＰａ）とするとともに、ヤング率Ｅ（ＧＰａ）に基づいて設計された厚みをｔ（μｍ）とすると、当該厚みｔ（μｍ）を一方の半導体チップまたは基板（各実施例では半導体チップ１）上の画素電極１５が有するように形成している。ヤング率Ｅ（ＧＰａ）に基づいて画素電極１５の厚みｔ（μｍ）が設計されているので、画素電極１５が緩衝材（クッション）の機能を有する。したがって、接合面圧が一定の場合に、対向した他方の半導体チップまたは基板（各実施例では対向基板２）から一方の半導体チップまたは基板（半導体チップ１）にかかる応力を低減し、柔らかい材料の半導体チップまたは柔らかい材料の光電変換半導体層を有した基板の場合でも、大きな接合面圧を一方の半導体チップまたは基板に加えることができる。その結果、半導体チップや基板にかかる応力を低減し、機械的強度・信頼性の高い接合が得られる。なお、本実施例３では、上述した実施例１，２と相違して、上述した実施例１，２における条件（Ａ１＞Ａ２の条件）を満たさない。
【００６７】
本実施例３でも、バンプ電極３としてＡｕを用いたが、上述した実施例１，２と同様に、Ａｕ以外では、バンプ電極の材料として、Ｃｕ（銅），Ａｌ，Ｎｉ（ニッケル），Ｉｎ（インジウム），Ｐｂ（鉛），Ｚｎ（亜鉛）のいずれかを含んでもよい。
【００６８】
上述した実施例１，２と同様に、画素ピッチが５０μｍ未満（各実施例では２０μｍ）になるように、画素電極１５，対向画素電極２１およびバンプ電極３が１次元もしくは２次元（各実施例では２次元）に配置されている。
【００６９】
上述した実施例１，２と同様に、一方の半導体チップまたは基板（各実施例では半導体チップ１）の光電変換半導体層１３は、化合物半導体で構成され、ＣｄＴｅ，ＺｎＴｅ，ＣｄＺｎＴｅ，ＧａＡｓのいずれかである。
【００７０】
［従来例・各実施例での最大応力の結果］
表１に従来例・各実施例での最大応力の結果を示す。試料として、図５（ａ）〜図５（ｄ）に示す放射線検出器の４種類を準備している。図５（ａ）は、各実施例との比較のための従来例に係る接合前における半導体検出器（放射線検出器）の１画素分の概略図であり、図５（ｂ）は、実施例１に係る接合前における半導体検出器（放射線検出器）の１画素分の概略断面図（図４も参照）であり、図５（ｃ）は、実施例２に係る接合前における半導体検出器（放射線検出器）の１画素分の概略断面図であり、図５（ｄ）は、実施例３に係る接合前における半導体検出器（放射線検出器）の１画素分の概略断面図である。
【００７１】
【表１】
2017092419.tif 000003
【００７２】
図５（ａ）に示す従来例の放射線検出器における各電極の厚みやサイズについては、表１に示す通りである。図５（ｂ）〜図５（ｄ）に示す各実施例の放射線検出器における各電極の厚みやサイズについては、各実施例でも述べた通りであり、表１に示す通りである。
【００７３】
各々の構造について、バンプ接合面に４９．５ＭＰａの圧力（負荷応力）を加えた場合のＣｄＴｅ結晶にかかる最大応力を計算した。ＣｄＴｅ結晶にかかる最大応力は、従来例の場合に２２．５ＭＰａであるのに対し、実施例１〜実施例３の構造では各々１５．７ＭＰａ，１４．９ＭＰａ，５．２ＭＰａに軽減する結果が得られた。
【００７４】
ＣｄＴｅ結晶に過大な圧力（負荷応力）を加えると（５．９ＭＰａ程度で）機械的破壊や電気特性劣化を生じるので、接合時にかかる応力（最大応力）を耐圧以下に抑える必要があるが、実施例１〜実施例３の構造によって緩和軽減することで、接合面に加える圧力（荷重）を増すことができる。
【００７５】
このように、接合時にかかる接合応力（負荷応力）が一定（表１では４９．５ＭＰａで一定）の場合には、表１の結果から、厚みｔが増すと最大応力が小さくなることが確認される。逆に、ＣｄＴｅ結晶にかかる最大応力が一定の場合には、厚みｔが増すと接合応力（負荷応力）を大きくすることができ、機械的強度・信頼性の高い接合が得られる。
【００７６】
また、従来例の場合（画素電極のＡｌがｔ０．５μｍの場合）と、実施例１，２における条件（Ａ１＞Ａ２の条件）を満たさずに画素電極を単に厚膜化した実施例３の場合（画素電極のＡｌがｔ１．５μｍの場合）とを比較すると、表１の結果から、ＣｄＴｅ結晶にかかる最大応力は、従来例の２２．５ＭＰａから実施例３の１５．７ＭＰａに軽減することが確認される。このように、実施例３のように実施例１，２における条件（Ａ１＞Ａ２の条件）を満たさずに画素電極を単に厚膜化した場合でも最大応力を低減することができる。よって、Ａｌのヤング率Ｅが７０．３ＧＰａであるのを用いて、ｔ＞０．０１×Ｅの条件を満足するように画素電極のＡｌがｔ＞０．７０３μｍ、より好ましくはｔ１．５μｍとなるように形成すればよい。
【００７７】
この発明は、上記実施形態に限られることはなく、下記のように変形実施することができる。
【００７８】
（１）上述した各実施例では、半導体検出器は、放射線検出器として用いられていたが、光を検出する光検出器として用いられてもよい。具体的には、一方の半導体チップまたは基板（各実施例では半導体チップ１）の光電変換半導体層が光を検出し、検出されて得られた信号を他方の半導体チップまたは基板（各実施例では対向基板２）から取り出して読み出す構造の光検出器に適用する。
【００７９】
（２）上述した各実施例では、光電変換半導体層を有し、画素電極を形成する対象は半導体チップであるとともに、対向画素電極を形成し、光電変換半導体層で検出されて得られた信号を読み出す対象は基板（各実施例では対向基板２）であったが、半導体チップ・基板を互いに入れ替えてもよい。例えば、半導体チップ・基板を互いに入れ替えることにより、光電変換半導体層を有し、画素電極を形成する対象として基板を用いて、対向画素電極を形成し、光電変換半導体層で検出されて得られた信号を読み出す対象として半導体チップを用いてもよい。また、半導体チップを両方用いてもよいし、基板を両方用いてもよい。
【００８０】
（３）上述した各実施例では、画素ピッチが５０μｍ未満（各実施例では２０μｍ）になるように、画素電極，対向画素電極およびバンプ電極が２次元に配置されていたが、画素電極，対向画素電極およびバンプ電極が１次元に配置された構造の半導体検出器にも適用することができる。
【００８１】
（４）半導体検出器において、一方の半導体チップ／基板と、対向した他方の半導体チップ／基板とを接合する際には、接合面に、圧力，熱または超音波等のエネルギーを加えることにより行う。
【符号の説明】
【００８２】
１  …  半導体チップ
１１  共通電極
１３  …  光電変換半導体層
１５  …  画素電極
２  …  対向基板
２１  …  対向画素電極
２２  …  画素容量
２３  …  スイッチングトランジスタ
２４  …  走査線
２５  …  信号読出線
３  …  バンプ電極
３１  …  層間絶縁膜
３２  …  封止材料
１０１  …  信号読出し基板
１０２  …  半導体チップ
【図１】
2017092419.tif 000004
【図２】
2017092419.tif 000005
【図３】
2017092419.tif 000006
【図４】
2017092419.tif 000007
【図５】
2017092419.tif 000008
【図６】
2017092419.tif 000009