(57)【要約】【課題】  スイッチング素子のゲート閾値の上昇を抑制する技術を提供する。【解決手段】  トレンチを形成し、半導体基板の上面に立てた垂線をトレンチの短手方向に延びる軸の周りに傾斜させた方向からトレンチの底面と長手方向の側面に第２導電型不純物を注入し、前記垂線をトレンチの長手方向に延びる軸の周りに傾斜させた方向から第１導電型不純物を注入する。第２導電型不純物の注入工程でトレンチの短手方向の側面に注入された第２導電型不純物が、第１導電型不純物の注入工程でトレンチの短手方向の側面に注入された第１導電型不純物で相殺され、ゲート閾値の上昇が抑制される。【選択図】図８
2017188562.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の上面に設けられているトレンチと、
前記トレンチの内面を覆っているゲート絶縁膜と、
前記トレンチ内に配置されており、前記ゲート絶縁膜によって前記半導体基板から絶縁されているゲート電極と、
前記トレンチの短手方向の側面において前記ゲート絶縁膜に接している第１導電型のソース領域と、
前記短手方向の前記側面において前記ソース領域の下側で前記ゲート絶縁膜に接している第２導電型のボディ領域と、
前記短手方向の前記側面において前記ボディ領域の下側で前記ゲート絶縁膜に接しており、前記ボディ領域によって前記ソース領域から分離されている第１導電型のドリフト領域と、
前記トレンチの底面において前記ゲート絶縁膜に接している第２導電型の底部領域と、
前記トレンチの長手方向の側面において前記ゲート絶縁膜に接しており、前記底部領域と前記ボディ領域を接続している第２導電型の接続領域、
を備えるスイッチング素子の製造方法であって、
前記トレンチを形成する工程と、
前記半導体基板の前記上面に立てた垂線を前記トレンチの前記短手方向に延びる軸の周りに傾斜させた方向から、前記トレンチの前記底面と前記長手方向の前記側面に、第２導電型不純物を注入する工程と、
前記垂線を前記トレンチの前記長手方向に延びる軸の周りに傾斜させた方向から、前記トレンチの前記短手方向の前記側面に、第１導電型不純物を注入する工程、
を備える、製造方法。
【請求項２】
半導体基板の上面に設けられているトレンチと、
前記トレンチの内面を覆っているゲート絶縁膜と、
前記トレンチ内に配置されており、前記ゲート絶縁膜によって前記半導体基板から絶縁されているゲート電極と、
前記トレンチの短手方向の側面において前記ゲート絶縁膜に接している第１導電型のソース領域と、
前記短手方向の前記側面において前記ソース領域の下側で前記ゲート絶縁膜に接している第２導電型のボディ領域と、
前記短手方向の前記側面において前記ボディ領域の下側で前記ゲート絶縁膜に接しており、前記ボディ領域によって前記ソース領域から分離されている第１導電型のドリフト領域と、
前記トレンチの底面において前記ゲート絶縁膜に接している第２導電型の底部領域と、
前記トレンチの長手方向の側面において前記ゲート絶縁膜に接しており、前記底部領域と前記ボディ領域を接続している第２導電型の接続領域、
を備えており、
前記トレンチの前記短手方向の前記側面を覆っている前記ゲート絶縁膜に接する位置にあるボディ領域の実効的第２導電型不純物濃度が、前記ゲート絶縁膜から離間した位置にあるボディ領域の実効的第２導電型不純物濃度より薄いことを特徴とする、
スイッチング素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書は、スイッチング素子とその製造方法を開示する。
【背景技術】
【０００２】
トレンチ内に配置されたゲート電極を有するスイッチング素子が開発されている。この種のスイッチング素子は、第１導電型のソース領域と第２導電型のボディ領域と第１導電型のドリフト領域が積層された半導体基板を利用し、ソース領域とボディ領域を貫通してドリフト領域に達するトレンチを形成し、トレンチ内にゲート電極を設ける。特許文献１のスイッチング素子では、ドリフト領域内にあってトレンチの底面に接する範囲に第２導電型の底部領域を形成する。また、トレンチの長手方向の側面に接する範囲に第２導電型の接続領域を設け、ボディ領域と底部領域を導通させる。底部領域を設けると、スイッチング素子のオフ時にトレンチの底面近傍に位置する半導体材料に電界集中が発生することを抑制できる。また接続領域を設けると、キャリアが底部領域から出入りすることができ、スイッチング素子のオン時の抵抗上昇を抑制することができる。
【０００３】
特許文献１に開示されているスイッチング素子の製造方法では、半導体基板にトレンチを形成し、トレンチの底面と長手方向の側面に第２導電型不純物を注入する。特許文献２については後記する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−２４２８５２号公報
【特許文献２】特開２０１３−２１９１６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
トレンチの底面に不純物を注入する際には半導体基板の上面に立てた垂線方向から不純物を注入する。この際に、不純物の移動方向とトレンチの側面を完全に平行とすることは困難であり、トレンチの側面にも不純物が注入される。またトレンチの長手方向の側面に不純物を注入する際には、前記垂線をトレンチの短手方向に延びる軸の周りに傾斜させた方向から不純物を注入する。この際にも、不純物の移動方向とトレンチの短手方向の側面を完全に平行とすることは困難であり、トレンチの短手方向の側面にも不純物が注入される。上記のいずれでも、半導体基板の上面に立てた垂線をトレンチの短手方向に延びる軸の周りに傾斜させた方向から第２導電型不純物を注入する。その際に、トレンチの短手方向の側面と不純物の移動方向を完全に平行とするのは困難であり、注入方向の公差によって、トレンチの短手方向の側面が半導体基板の上面に直交していても、トレンチの短手方向の側面に第２導電型不純物が注入されてしまう。
【０００６】
また、半導体基板に形成した実際のトレンチの側面は、半導体基板の上面に直交せず、トレンチの上端部の幅がトレンチの底部の幅よりも広くなる向きに傾斜する。トレンチの短手方向の側面が傾斜していることも、上記の注入工程（半導体基板の上面に立てた垂線をトレンチの短手方向に延びる軸の周りに傾斜させた方向から注入する）でトレンチの短手方向の側面にも不純物が注入される現象を誘発する。
【０００７】
トレンチの短手方向の側面の近傍に位置する半導体領域は、スイッチング素子がオンするときにチャネルが形成される領域である。トレンチの短手方向の側面に第２導電型不純物が注入されると、ゲート閾値が上昇する。本明細書では、トレンチの短手方向の側面に第２導電型不純物が注入されるために生じるゲート閾値の上昇を抑制することができるスイッチング素子とその製造方法を開示する。
【課題を解決するための手段】
【０００８】
本明細書では、下記のスイッチング素子、すなわち、半導体基板の上面に設けられているトレンチと、トレンチの内面を覆っているゲート絶縁膜と、トレンチ内に配置されているとともにゲート絶縁膜によって半導体基板から絶縁されているゲート電極と、トレンチの短手方向の側面においてゲート絶縁膜に接している第１導電型のソース領域と、短手方向の側面においてソース領域の下側でゲート絶縁膜に接している第２導電型のボディ領域と、短手方向の側面においてボディ領域の下側でゲート絶縁膜に接しているとともにボディ領域によってソース領域から分離されている第１導電型のドリフト領域と、トレンチの底面においてゲート絶縁膜に接している第２導電型の底部領域と、トレンチの長手方向の側面においてゲート絶縁膜に接しているとともに底部領域とボディ領域を接続している第２導電型の接続領域を備えるスイッチング素子の製造方法を開示する。
その製造方法は、トレンチを形成する工程と、半導体基板の上面に立てた垂線をトレンチの短手方向に延びる軸の周りに傾斜させた方向から、トレンチの底面と長手方向の側面に第２導電型不純物を注入する工程と、前記垂線をトレンチの長手方向に延びる軸の周りに傾斜させた方向から、トレンチの短手方向の側面に第１導電型不純物を注入する工程を備える。
【０００９】
半導体基板の上面に立てた垂線をトレンチの短手方向に延びる軸の周りに傾斜させた方向から、トレンチの底面と長手方向の側面に、第２導電型不純物を注入すると、トレンチの底面に接する範囲に第２導電型の底部領域が形成され、トレンチの長手方向の側面に接する範囲に第２導電型の接続領域が形成される。その際に、注入方向の公差、及び／又は、短手方向の側面の傾斜によって、短手方向の側面にも第２導電型の不純物が注入される。
上記の製造方法は、上記の注入工程に加えて、半導体基板の上面に立てた垂線をトレンチの長手方向に延びる軸の周りに傾斜させた方向から、トレンチの短手方向の側面に、第１導電型不純物を注入する工程を備えている。半導体基板の上面に立てた垂線をトレンチの長手方向に延びる軸の周りに傾斜させた方向から第１導電型不純物を注入すると、トレンチの短手方向の側面に第１導電型不純物が注入される。
【００１０】
上記製造方法によると、底部領域と接続領域を形成するための不純物の注入工程で、トレンチの短手方向の側面にも第２導電型不純物が注入される現象と、トレンチの短手方向の側面に第１導電型不純物が注入される現象が得られる。前者の現象による第２導電型不純物の影響を、後者の現象による第１導電型不純物によって、軽減ないし解消することができる。すなわち、トレンチの短手方向の側面に第２導電型不純物が注入されることによってゲート閾値が上昇する問題を軽減ないし解消することができる。
【００１１】
なお、半導体基板の上面に立てた垂線をトレンチの短手方向に延びる軸の周りに傾斜させた方向から第２導電型不純物を注入することによって、底部領域と接続領域を形成するための不純物を注入する工程は、複数回に分けて実施してもよいし、１回で実施してもよい。底部領域用注入工程と接続領域用注入工程を分けて実施してもよいし、接続領域用注入工程の際に底部領域に必要な不純物濃度が注入されるようにしてもよい。またトレンチの底面と長手方向の側面に対する第２導電型不純物の注入工程と、トレンチの短手方向の側面に対する第１導電型不純物の注入工程の前後関係は制約されない。第２導電型不純物の注入工程を複数回に分けて実施する際には、その途中で第１導電型不純物の注入工程を実施してもよい。
【００１２】
なお、本明細書でいう「長手方向の側面」とは、トレンチの長手方向の端面となる側面のことをいい、「短手方向の側面」とは、トレンチの短手方向の端面となる側面のことをいう。
【００１３】
本明細書が開示するスイッチング素子は、前記したように、半導体基板の上面に設けられているトレンチと、トレンチの内面を覆っているゲート絶縁膜と、トレンチ内に配置されているとともにゲート絶縁膜によって半導体基板から絶縁されているゲート電極と、トレンチの短手方向の側面においてゲート絶縁膜に接している第１導電型のソース領域と、短手方向の側面においてソース領域の下側でゲート絶縁膜に接している第２導電型のボディ領域と、短手方向の側面においてボディ領域の下側でゲート絶縁膜に接しているとともにボディ領域によってソース領域から分離されている第１導電型のドリフト領域と、トレンチの底面においてゲート絶縁膜に接している第２導電型の底部領域と、トレンチの長手方向の側面においてゲート絶縁膜に接しているとともに底部領域とボディ領域を接続している第２導電型の接続領域を備えている。このスイッチング素子は、トレンチの短手方向の側面を覆っているゲート絶縁膜に接する位置にあるボディ領域の実効的第２導電型不純物濃度が、前記ゲート絶縁膜から離間した位置にあるボディ領域の実効的第２導電型不純物濃度より薄いことを特徴とする。
【００１４】
高濃度な第２導電型不純物（その濃度をｄ１とする）と低濃度な第１導電型不純物（その濃度をｄ２とする）が混在する場合、ｄ１−ｄ２の濃度の第２導電型不純物が存在する場合とほぼ同等の特性となる。本明細書でいう実効的第２導電型不純物濃度とは、高濃度の第２導電型不純物濃度から低濃度の第１導電型不純物濃度を減じた濃度をいう。
特許文献１の技術（底部領域と接続領域を形成する第２導電型不純物注入工程を実施するが、第１導電型不純物注入工程は実施しない）によって製造されるスイッチング素子の場合、ゲート絶縁膜に接する位置にあるボディ領域の実効的第２導電型不純物濃度が、ゲート絶縁膜から離間した位置にあるボディ領域の実効的第２導電型不純物濃度より濃くなり、ゲート閾値が上昇してしまう。
特許文献２には、第１導電側不純物注入工程を実施する技術が開示されているが、第２導電型ボディ領域の第２導電型不純物濃度を超える量の第１導電型不純物を注入することによってゲート絶縁膜に接する範囲を第１導電型に反転してしまう。
本明細書で開示するスイッチング素子は、第１導電側不純物を注入した後もゲート絶縁膜に接する範囲が第２導電型に留まっている点で特許文献２と相違し、ゲート絶縁膜に接する位置にあるボディ領域の実効的第２導電型不純物濃度がゲート絶縁膜から離間した位置にあるボディ領域の実効的第２導電型不純物濃度より薄くなっている点で特許文献１と相違する。いずれとも相違する新規なスイッチング素子となっている。
【図面の簡単な説明】
【００１５】
【図１】実施例のＭＯＳＦＥＴ１０平面図。
【図２】図１のＩＩ−ＩＩ線におけるＭＯＳＦＥＴ１０の横断面図。
【図３】図１のＩＩＩ−ＩＩＩ線におけるＭＯＳＦＥＴ１０の縦断面図。
【図４】加工前の半導体基板１２の横断面図。
【図５】トレンチ２２を形成した後の半導体基板１２の横断面図。
【図６】底部領域３６と接続領域３８を形成する工程を示す半導体基板１２の横断面図。
【図７】底部領域３６と接続領域３８を形成する工程を示す半導体基板１２の縦断面図。
【図８】ｎ型不純物を注入する工程を示す半導体基板１２の横断面図。
【発明を実施するための形態】
【実施例】
【００１６】
図１〜３は、実施例のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）１０を示している。図２、３に示すように、ＭＯＳＦＥＴ１０は、半導体基板１２と、電極、絶縁層等を備えている。なお、図１では、図の見易さのため、半導体基板１２の上面１２ａ上の電極、絶縁層の図示を省略している。以下では、上面１２ａを平面視したときにトレンチ２２が長く伸びる方向（図面ｙ方向）を長手方向といい、長手方向に直交する方向（図面ｘ方向）を短手方向ということがある。また、半導体基板１２の厚み方向をｚ方向という。半導体基板１２はＳｉＣによって構成されている。
【００１７】
半導体基板１２の上面１２ａには、複数のトレンチ２２が設けられている。図１に示すように、各トレンチ２２はｙ方向に直線状に長く伸びている。複数のトレンチ２２は、ｘ方向に間隔を空けて配列されている。図２に示すように、各トレンチの短手方向の端部に位置する側面２２ａは、トレンチ２２のｘ方向の幅が底部から上端部に向かうに従って広くなるように傾斜している。図３は、トレンチ２２の長手方向の端部の断面構造を示している。なお、図３は、トレンチ２２の長手方向の一方の端部を示しているが、他方の端部も図３と同じ断面構造を有している。図３に示すように、各トレンチ２２の長手方向の端部に位置する側面２２ｂも、トレンチ２２のｙ方向の幅が底部から上端部に向かうに従って広くなるように傾斜している。図２、３に示すように、各トレンチ２２の内面は、ゲート絶縁膜２４によって覆われている。ゲート絶縁膜２４は、底部絶縁層２４ａと側面絶縁層２４ｂを有している。底部絶縁層２４ａは、トレンチ２２の底面２２ｃを覆っている。側面絶縁層２４ｂは、トレンチ２２の側面２２ａ，２２ｂを覆っている。底部絶縁層２４ａの厚みは、側面絶縁層２４ｂの厚みよりも厚い。各トレンチ２２内には、ゲート電極２６が配置されている。各ゲート電極２６は、ゲート絶縁膜２４によって半導体基板１２から絶縁されている。各ゲート電極２６の上面は、層間絶縁膜２８によって覆われている。
【００１８】
図２、３に示すように、半導体基板１２の上面１２ａには、上部電極７０が配置されている。上部電極７０は、層間絶縁膜２８が設けられていない部分で半導体基板１２の上面１２ａに接している。上部電極７０は、層間絶縁膜２８によってゲート電極２６から絶縁されている。半導体基板１２の下面１２ｂには、下部電極７２が配置されている。下部電極７２は、半導体基板１２の下面１２ｂに接している。
【００１９】
図１〜３に示すように、半導体基板１２の内部には、複数のソース領域３０、ボディ領域３２、ドリフト領域３３、ドレイン領域３４、複数の底部領域３６及び複数の接続領域３８が設けられている。
【００２０】
各ソース領域３０は、ｎ型領域である。図２に示すように、各ソース領域３０は、半導体基板１２の上面１２ａに露出する位置に配置されており、上部電極７０にオーミック接触している。また、各ソース領域３０は、トレンチ２２の上端部において側面絶縁層２４ｂに接している。
【００２１】
ボディ領域３２は、ｐ型領域である。図２に示すように、ボディ領域３２は、各ソース領域３０に接している。ボディ領域３２は、トレンチ２２の長手方向から見ると、第１部分３２ａと第２部分３２ｂを有している。第１部分３２ａは、ソース領域３０の下側で、トレンチ２２の短手方向の側面２２ａにおいて、ゲート絶縁膜２４（側面絶縁層２４ｂ）に接している。第２部分３２ｂは、第１部分３２ａよりもゲート絶縁膜２４から離間した位置に形成されており、第１部分３２ａに接している。第２部分３２ｂは、２つのソース領域３０に挟まれた範囲から各ソース領域の下側まで伸びている。第２部分３２ｂは、半導体基板１２の上面１２ａに露出する部分で、上部電極７０にオーミック接触している。また、図３に示すように、ボディ領域３２（第２部分３２ｂ）は、各トレンチ２２の長手方向の側面２２ｂに接する位置にも形成されている。ボディ領域３２の下端は、ゲート電極２６の下端よりも上側に配置されている。第１部分３２ａの実効的ｐ型不純物濃度は、第２部分３２ｂの実効的ｐ型不純物濃度よりも薄い。ボディ領域３２の実効的ｐ型不純物濃度についての詳しい説明は後述する。
【００２２】
ドリフト領域３３は、ｎ型不純物濃度が低いｎ型領域である。ドリフト領域３３は、ボディ領域３２の下側に配置されており、ボディ領域３２によってソース領域３０から分離されている。図２に示すように、ドリフト領域３３は、ボディ領域３２の下側で側面絶縁層２４ｂに接している。
【００２３】
ドレイン領域３４は、ドリフト領域３３よりもｎ型不純物濃度が高いｎ型領域である。ドレイン領域３４は、ドリフト領域３３の下側に配置されている。ドレイン領域３４は、半導体基板１２の下面１２ｂに露出している。ドレイン領域３４は、下部電極７２にオーミック接触している。
【００２４】
各底部領域３６は、ｐ型領域である。各底部領域３６は、対応するトレンチ２２の底面２２ｃに接する範囲に配置されている。各底部領域３６は、対応するトレンチ２２の底面２２ｃにおいて、底部絶縁層２４ａに接している。図３に示すように、各底部領域３６は、対応するトレンチ２２の底面に沿ってｙ方向に長く伸びている。各底部領域３６は、対応するトレンチ２２の底面全域で底部絶縁層２４ａに接している。図２に示すように、各底部領域３６の周囲は、ドリフト領域３３に囲まれている。図２に示す断面においては、各底部領域３６は、ドリフト領域３３によってボディ領域３２から分離されている。また、各底部領域３６は、ドリフト領域３３によって互いから分離されている。
【００２５】
各接続領域３８は、ｐ型領域である。図１、３に示すように、各接続領域３８は、対応するトレンチ２２のｙ方向の側面２２ｂに沿って設けられている。図３に示すように、各接続領域３８の下端は、対応する底部領域３６に接続されている。各接続領域３８の上端は、ボディ領域３２に接続されている。上述したように、ボディ領域３２は、上部電極７０に接続されている。したがって、各底部領域３６は、接続領域３８とボディ領域３２を介して上部電極７０に接続されている。
【００２６】
ＭＯＳＦＥＴ１０の使用時には、ＭＯＳＦＥＴ１０と負荷（例えば、モータ）と電源が直列に接続される。ＭＯＳＦＥＴ１０と負荷の直列回路に対して、電源電圧が印加される。ＭＯＳＦＥＴ１０のドレイン（下部電極７２）がソース（上部電極７０）よりも高電位となる向きで、電源電圧が印加される。
【００２７】
ＭＯＳＦＥＴ１０のゲート電位（ゲート電極２６の電位）が、ゲート閾値よりも高い電位に制御されると、側面絶縁層２４ｂに隣接するボディ領域３２の第１部分３２ａがｎ型に反転し、チャネルが形成される。このため、上部電極７０から、ソース領域３０、チャネル、ドリフト領域３３及びドレイン領域３４を介して下部電極７２へ電子が流れる。すなわち、ＭＯＳＦＥＴ１０がオンし、下部電極７２から上部電極７０へ電流が流れる。
【００２８】
ゲート電位をゲート閾値以下の電位に引き下げると、チャネルが消失し、ＭＯＳＦＥＴ１０がオフする。すると、下部電極７２の電位が上昇し、ドレイン領域３４及びドリフト領域３３の電位が上昇する。このため、ボディ領域３２とドリフト領域３３との界面のｐｎ接合に逆電位が印加され、ボディ領域３２からドリフト領域３３に向かって空乏層が広がる。
【００２９】
また、ドリフト領域３３の電位が上昇すると、ドリフト領域３３と底部領域３６の間の容量結合によって底部領域３６の電位が上昇しようとする。しかしながら、底部領域３６の電位が上昇しようとすると、底部領域３６から接続領域３８とボディ領域３２を介して上部電極７０へホールが流れる。このため、底部領域３６の電位は、ほとんど上昇せず、上部電極７０の電位に近い電位に維持される。したがって、底部領域３６とドリフト領域３３との界面のｐｎ接合にも逆電圧が印加され、底部領域３６からドリフト領域３３に空乏層が広がる。
【００３０】
このように、ボディ領域３２と底部領域３６の両方からドリフト領域３３に空乏層が広がる。ドリフト領域３３が空乏化されることで、ドリフト領域３３によって電圧が保持される。ボディ領域３２からだけでなく底部領域３６からもドリフト領域３３に空乏層が広がるので、ドリフト領域３３が短時間で空乏化される。さらに、底部領域３６から伸びる空乏層によって各トレンチ２２の下端部が保護される。このため、各トレンチ２２の下端部近傍に位置する半導体領域に電界が集中し難い。特に、本実施例のＭＯＳＦＥＴ１０では、底部領域３６がトレンチ２２の底面２２ｃ全体に接するように幅広に形成されている。このため、トレンチ２２の下端のコーナー部（すなわち、底面２２ｃと側面２２ａの境界のコーナー部）近傍の半導体領域の電界集中を効果的に抑制することができる。したがって、このＭＯＳＦＥＴ１０は高い耐圧を有する。
【００３１】
ゲート電位が再度、ゲート閾値より高い電位に引き上げられると、ボディ領域３２（第２部分３２ｂ）にチャネルが形成され、ＭＯＳＦＥＴ１０がオンする。このため、下部電極７２、ドレイン領域３４及びドリフト領域３３の電位が低下する。このとき、上部電極７０からボディ領域３２と接続領域３８を介して底部領域３６へホールが供給される。このため、底部領域３６の電位は、ほとんど低下せず、上部電極７０の電位に近い電位に維持される。このため、ドリフト領域３３の電位の低下に伴って、底部領域３６とドリフト領域３３との界面のｐｎ接合に印加される逆電圧が小さくなる。その結果、底部領域３６からドリフト領域３３に広がっていた空乏層が、底部領域３６に収縮して消滅する。このように、底部領域３６にホールが供給されることで、空乏層が短時間で消滅する。したがって、このＭＯＳＦＥＴ１０では、オンしてから短時間でオン抵抗が低下する。このため、このＭＯＳＦＥＴ１０は低損失で動作することができる。
【００３２】
また、上述したように、ボディ領域３２の第１部分３２ａは、第２部分３２ｂと比較して実効的ｐ型不純物濃度が薄くされている。このため、第１部分３２ａは、第２部分３２ｂと比較してｎ型に反転する電位が低くなる。第１部分３２ａは、チャネルが形成される範囲である。すなわち、ＭＯＳＦＥＴ１０のゲート閾値を低くすることができる。また、ボディ領域３２とドリフト領域３３との界面のｐｎ接合に逆電位が印加される際には、ドリフト領域３３からボディ領域３２へも空乏層が広がる。第１部分３２ａでは、第２部分３２ｂと比較して実効的ｐ型不純物濃度が薄いため、当該部分において空乏化しやすい。このため、ＭＯＳＦＥＴ１０の耐圧を向上させることができる。
【００３３】
次に、ＭＯＳＦＥＴ１０の製造方法について説明する。まず、図４に示すＭＯＳＦＥＴ１０の形成前の半導体基板１２を準備する。この半導体基板１２は、ドリフト領域３３、ボディ領域３２及びソース領域３０を有している。ボディ領域３２及びソース領域３０は、イオン注入によって形成されたものであってもよいし、エピタキシャル成長によって形成されたものであってもよいし、これらを組み合わせて形成されたものであってもよい。
【００３４】
次に、図５に示すように、半導体基板１２の上面１２ａに開口部４１ａを有するレジスト層４１を形成する。次に、レジスト層４１を介して半導体基板１２の上面１２ａに対してドライエッチング（例えば、反応性イオンエッチング）を行う。これによって、半導体基板１２の上面１２ａにトレンチ２２を形成する。トレンチ２２は、ソース領域３０とボディ領域３２を貫通してドリフト領域３３に達するように形成する。
【００３５】
次に、図６、７に示すように、トレンチ２２の底面２２ｃと長手方向の側面２２ｂに、半導体基板１２の上面１２ａに立てた垂線Ｖをトレンチ２２の短手方向に延びる軸の周り（ｘ軸周り）に傾斜させた方向からｐ型不純物を注入する。これによって、底面２２ｃに接する半導体領域にｐ型不純物が注入されると共に、長手方向の側面２２ｂに接する半導体領域に、ｐ型不純物が注入される。ここで、不純物を注入する際に、注入方向の公差が生じることがある。また、トレンチ２２は、その短手方向の上端部の幅が底面２２ｃの幅よりも広くなる向きに傾斜が生じることがある。これらの理由により、ｐ型不純物は、トレンチの底面２２ｃと長手方向の側面２２ｂに注入されると共に、トレンチ２２の短手方向の側面２２ａにもわずかに注入される。なお、図７は、トレンチ２２長手方向の側面２２ｂの一方及び底面２２ｃの一部に対するｐ型不純物の注入を示しているが、長手方向の側面２２ｂの他方及び底面２２ｃの他部に対しても図７と同様にｐ型不純物を注入する。
【００３６】
次に、図８に示すように、トレンチ２２の短手方向の側面２２ａに、半導体基板１２の上面１２ａに立てた垂線Ｖをトレンチ２２の長手方向に延びる軸の周り（ｙ軸周り）に傾斜させた方向からｎ型不純物を注入する。この工程では、傾斜角度θ´を調整することによって、ｎ型不純物を底面２２ｃには注入せず、短手方向の側面２２ａに注入する。本実施例では、レジスト層４１を利用し、ボディ領域３２よりも浅い範囲の側面２２ａにｎ型不純物を注入する。本実施例では、本工程によって注入されるｎ型不純物濃度が、底面２２ｃと長手方向の側面２２ｂにｐ型不純物を注入する工程において、短手方向の側面２２ａに注入されるｐ型不純物濃度よりも濃い一方、図４の時点におけるボディ領域３２のｐ型不純物濃度より薄い。ボディ領域３２においてｎ型不純物が注入される範囲の実効的ｐ型不純物濃度は、元のボディ領域３２のｐ型不純物濃度と、底面２２ｃと長手方向の側面２２ｂにｐ型不純物を注入する工程において、側面２２ａに注入されるｐ型不純物濃度を足し合わせた濃度から、本工程において側面２２ａに注入されるｎ型不純物濃度を減じた濃度である。このため、その実効的ｐ型不純物濃度がボディ領域３２（第２部分３２ｂ）よりも薄い、第１部分３２ａが形成される。その後、レジスト層４１が除去される。
【００３７】
上記したｐ型不純物とｎ型不純物を注入する工程が完了したら、熱処理により、注入した不純物を活性化させる。これにより、底部領域３６及び接続領域３８が形成される。
【００３８】
次に、トレンチ２２内に、図２、３に示すゲート絶縁膜２４を形成し、ゲート電極２６を形成する。次に、半導体基板１２の上面１２ａに、層間絶縁膜２８及び上部電極７０を形成する。次に、半導体基板１２の下面１２ｂにｎ型不純物を注入して、ドレイン領域３４を形成する。次に、半導体基板１２の下面１２ｂに下部電極７２を形成する。以上の工程によって、図１〜３に示すＭＯＳＦＥＴ１０が完成する。
【００３９】
ＭＯＳＦＥＴ１０を製造する過程においては、上述したように、トレンチ２２の短手方向の側面２２ａにｐ型不純物が注入されてしまう。トレンチ２２の側面２２ａ近傍の半導体領域、特にボディ領域３２にｐ型不純物が注入されると、ゲート閾値の上昇、チャネル抵抗の上昇等の問題が生じる。しかしながら、本実施例の製造方法では、トレンチ２２の側面２２ａにｎ型不純物を注入する工程を備えている。これによって、ｐ型不純物が注入されたボディ領域３２の実効的ｐ型不純物濃度を低減することができる。したがって、これらの問題を抑制することができる。
【００４０】
なお、上述した実施例では、ＭＯＳＦＥＴについて説明したが、ＩＧＢＴの製造工程において本明細書に開示の技術を適用してもよい。上述した実施例において、ｎ型のドレイン領域３４に代えてｐ型のコレクタ領域を形成することで、ＩＧＢＴを得ることができる。
【００４１】
また、半導体基板１２を平面視したときのトレンチ２２の形状は、上述した実施例における形状に限られない。例えば、格子形状や多角形状であってもよい。
【００４２】
また、トレンチ２２の底面２２ｃと側面２２ｂにｐ型不純物を注入する工程と、トレンチ２２の側面２２ａにｎ型不純物を注入する工程は、どの順番で行ってもよい。さらに、トレンチ２２の底面２２ｃと側面２２ｂにｐ型不純物を注入する工程は、別個に行ってもよい。このようにすると、底部領域３６と接続領域３８のｐ型不純物濃度をそれぞれ調節することができる。また、上述した実施例の製造方法では、予めボディ領域３２を有する半導体基板１２を用いたが、上述した各工程の後にボディ領域３２を形成してもよい。
【００４３】
また、実施例では、図３に示すように、トレンチ２２の長手方向の側面２２ｂの上部に接する半導体領域にボディ領域３２が形成されている例について説明したが、当該半導体領域に接続領域３８が形成されていてもよい。すなわち、接続領域３８が半導体基板１２の上面１２ａに臨むように形成されていてもよい。また、トレンチ２２の長手方向の側面２２ｂに接する半導体領域の上端部に、ソース領域３０が形成されていてもよい。
【００４４】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
【００４５】
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００４６】
１０：ＭＯＳＦＥＴ
１２：半導体基板
２２：トレンチ
２２ａ：側面
２２ｂ：側面
２２ｃ：底面
２４：ゲート絶縁膜
２４ａ：底部絶縁層
２４ｂ：側面絶縁層
２６：ゲート電極
２８：層間絶縁膜
３０：ソース領域
３２：ボディ領域
３２ａ：第１部分
３２ｂ：第２部分
３３：ドリフト領域
３４：ドレイン領域
３６：底部領域
３８：接続領域
４１：レジスト層
４１ａ：開口部
７０：上部電極
７２：下部電極
【図１】
2017188562.tif 000003
【図２】
2017188562.tif 000004
【図３】
2017188562.tif 000005
【図４】
2017188562.tif 000006
【図５】
2017188562.tif 000007
【図６】
2017188562.tif 000008
【図７】
2017188562.tif 000009
【図８】
2017188562.tif 000010