(57)【要約】  【課題】昇圧チョッパを内蔵した電力変換装置において、瞬時電圧低下や瞬断からの復帰時における昇圧チョッパ内のスイッチング素子に印加される電圧を指定された電圧未満とするように制御する。  【解決手段】スイッチング素子保護部２０は、ＩＧＢＴ３ｃがオフした時に両端に印加されるサージ電圧を含む印加電圧のうちサージ電圧を除く電圧であるオフ電圧を逐次検出し、ＩＧＢＴ３ｃがオンした時の電流の大きさからサージ電圧を推測してオフ電圧に加算することで推測印加電圧を算出する。そして、交流電圧の一時的低下による昇圧チョッパの出力電圧低下の開始を検出し、推測印加電圧が予め定めた制限電圧閾値以上になった時、ＩＧＢＴ３ｃのオン時間を規定するスイッチングパルス信号のオンデューティーを一時的に制限し、推測印加電圧が制限電圧閾値未満となるように制御する。【選択図】図１
2017229145.tif 000002
【特許請求の範囲】
【請求項１】
交流電圧が入力される整流回路と、インダクタとスイッチング素子とを備えて前記整流回路の出力に接続された昇圧チョッパと、前記スイッチング素子を駆動するスイッチングパルス信号を出力する制御部と、前記スイッチング素子を同スイッチング素子に印加される過電圧から保護するスイッチング素子保護手段とを備えた電力変換装置であって、
前記スイッチング素子保護手段は、
前記スイッチング素子がオフした時に前記スイッチング素子の両端に印加される印加電圧のうちサージ電圧を除く電圧であるオフ電圧を逐次検出し、
前記スイッチング素子がオンした時の電流の大きさから前記サージ電圧を推測して前記オフ電圧に加算することで推測印加電圧を算出し、
前記交流電圧の瞬時電圧低下による前記昇圧チョッパの出力電圧低下の開始を検出し、
前記推測印加電圧が予め定めた制限電圧閾値以上になった時、前記スイッチング素子のオン時間を制限することを特徴とする電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、昇圧チョッパを内蔵した電力変換装置に係わり、より詳細には、入力電圧の瞬時電圧低下（瞬断を含む）からの復帰時における昇圧チョッパ内のスイッチング素子の過電圧保護に関する。
【背景技術】
【０００２】
従来、ＰＷＭ方式のスイッチング電源装置における出力電圧の過電圧防止に関しては、特許文献１に示される技術が開示されている。
このスイッチング電源装置は交流の入力電圧が急激に上昇した場合、出力電圧のフィードバックが間に合わず、出力電圧が目標電圧を一時的に上回る過電圧状態になる問題を解決するものである。
【０００３】
このスイッチング電源装置では出力電圧を制御するスイッチングパルス信号（スイッチング素子をオンオフさせる信号）のパルス幅を制限するパルス幅制限回路と、入力電圧を検出する入力電圧検出回路を設けている。そしてパルス幅制限回路は、検出した入力電圧と反比例するようにスイッチングパルス信号のパルス幅を制限する。このため、電源電圧が高くなっても出力電圧を所定電圧以内に制御することができる。
【０００４】
しかしながら、この特許文献１の方法では入力電圧が高いほどパルス幅が制限されるため、例えば定格電圧範囲の下限電圧時にフルデューティーを許可するように制限した場合、定格電圧範囲の上限電圧ではこの制限によりフルデューティーにすることができずに能力を十分に出すことができなかった。また、入力電圧の検出を行なうためには少なくとも入力電圧の半周期が必要であり、瞬時電圧低下などのように短時間だけ発生する入力電圧変動には対応できなかった。
【０００５】
ところで、このようなスイッチング電源では、スイッチング素子がオンからオフになった時、スイッチング素子の両端に印加される電圧の他、スイッチングによる急激な電流変化によるサージ電圧が発生する。通常は特許文献２に示されるようなスナバ回路を用いてサージ電圧をある程度抑制しているが、抑制しすぎると立ち上がり波形の鈍りによりスイッチング損失が増大する。このため、スイッチング素子の耐圧と電力損失を考慮しながらサージ電圧の抑制量を決定している。このようにサージ電圧の抑制には限界があり、また、スナバ回路だけでは瞬時電圧低下などからの復帰による過電圧には対処できないという問題があった。
【０００６】
また、このようなスイッチング電源に内蔵されているＰＷＭ制御で出力電圧が制御される昇圧チョッパは、負荷に変動が生じても出力の目標電圧を維持するためにフィードバック制御が行なわれる。例えば出力電圧が低下したら目標電圧と現在の出力電圧の差を求め、この差に対応してスイッチングパルス信号のオンデューティー時間を増加させる。逆に出力電圧が上昇したらオンデューティー時間を減少させる。この制御を繰り返すことにより出力電圧を目標電圧に維持する。ただし、出力電圧に重畳されるリップル電圧にフィードバック制御が反応しないように処理しているため、フィードバック処理には制御の遅延が存在する。
【０００７】
一方、昇圧チョッパを内蔵した交流電源用の電力変換装置では、交流電源の電圧が短時間の間に一時的に低下する瞬時電圧低下が発生する場合がある。この場合、電力変換装置は入力電圧が低下するため、出力電圧を目標電圧に維持するため、ＰＷＭ制御により生成されたスイッチングパルス信号において、スイッチング素子のオン時間、つまりオンデューティーの時間を増加させる。
【０００８】
その後、瞬時電圧低下が終了すると入力電圧が元の電圧に復帰するが、出力電圧の変化をフィードバックして出力電圧を目標電圧に戻す時に前述したフィードバック処理における遅延時間が存在するため、出力電圧が目標電圧に復帰した後でも電力変換装置はさらに出力電圧を上昇させ、その後、フィードバックにより出力電圧は目標電圧へ戻る。このような電圧低下からの復帰時に出力電圧が一時的に目標電圧を上回る過電圧が発生する。
【０００９】
前述したように、この過電圧が発生している時、スイッチング素子のオン時間も増大しており、スイッチング素子がオフとなった時には、スイッチング素子に流れていた電流が急に切断されることになる。このため、スイッチング素子の電流経路の寄生インダクタによって発生するサージ電圧が本来の電圧に上乗せされてスイッチング素子に印加される。このサージ電圧は寄生インダクタの大きさとスイッチング素子に流れていた電流の単位時間当たりの変化率に比例する関係がある。そして、スイッチング素子のターンオフ時間（単位時間）と寄生インダクタの大きさはほとんど変化がないので、この上乗せされたサージ電圧はスイッチング素子がオンの時の電流に比例して増大する。このため、スイッチング素子のオン電流が大きい場合にはスイッチング素子の耐圧を超える電圧（過電圧）が印加される場合がある。
【００１０】
電力変換装置の仕様として、スイッチング素子の耐圧を超える電圧が印加される可能性がある場合、電力変換装置の運転を停止することも考えられるが、この電力変換装置で駆動される機器、例えば圧縮機の継続運転が要求されるエアコンなどでは、瞬時電圧低下発生しても電力変換装置の運転を停止しないで、かつ、スイッチング素子の耐圧を超えないようにすることが求められる。
【００１１】
このため、非常に発生頻度が低いような瞬時電圧低下であっても、フィードバック処理の遅延による一時的な過電圧がスイッチング素子の耐圧を超えないように、十分なマージンを持った耐圧の高い、つまり高価なスイッチング素子を採用していた。このため、耐圧の低い（安価な）スイッチング素子を用いてもスイッチング素子の耐圧を超えないようにする方法が望まれていた。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開昭６４−５５０７１号公報（第３−４頁、図１）
【特許文献２】特開２０１５−３３１４９号公報（第６−７頁、図１）
【発明の概要】
【発明が解決しようとする課題】
【００１３】
本発明は以上述べた問題点を解決し、昇圧チョッパを内蔵した電力変換装置において、瞬時電圧低下からの復帰時における昇圧チョッパ内のスイッチング素子に印加される電圧を指定された電圧未満とするように制御することを目的とする。
【課題を解決するための手段】
【００１４】
本発明は上述の課題を解決するため、本発明の請求項１に記載の発明は、交流電圧が入力される整流回路と、インダクタとスイッチング素子とを備えて前記整流回路の出力に接続された昇圧チョッパと、前記スイッチング素子を駆動するスイッチングパルス信号を出力する制御部と、前記スイッチング素子を同スイッチング素子に印加される過電圧から保護するスイッチング素子保護手段とを備えた電力変換装置であって、
前記スイッチング素子保護手段は、
前記スイッチング素子がオフした時に前記スイッチング素子の両端に印加される印加電圧のうちサージ電圧を除く電圧であるオフ電圧を逐次検出し、
前記スイッチング素子がオンした時の電流の大きさから前記サージ電圧を推測して前記オフ電圧に加算することで推測印加電圧を算出し、
前記交流電圧の瞬時電圧低下による前記昇圧チョッパの出力電圧低下の開始を検出し、
前記推測印加電圧が予め定めた制限電圧閾値以上になった時、前記スイッチング素子のオン時間を制限する。
【発明の効果】
【００１５】
以上の手段を用いることにより、本発明による電力変換装置によれば、請求項１に係わる発明は、昇圧チョッパを内蔵した電力変換装置において、瞬時電圧低下からの復帰時における昇圧チョッパ内のスイッチング素子のオン時間を制限することでスイッチング素子に印加される電圧を低下させるため、瞬時電圧低下からの復帰時における昇圧チョッパ内のスイッチング素子への過電圧の印加を防止することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明による電力変換装置の実施例を示すブロック図である。
【図２】本発明によるスイッチング素子保護部を示すブロック図である。
【図３】本発明によるスイッチング素子保護部の動作を説明する説明図である。
【発明を実施するための形態】
【００１７】
以下、本発明の実施の形態を、添付図面に基づいた実施例として詳細に説明する。なお、本実施形態では瞬時電圧低下の場合を説明しているが、完全に電圧が途切れる瞬断なども含め短時間に発生するものを総合して瞬時電圧低下として説明する。
【実施例１】
【００１８】
図１は本発明による電力変換装置の実施例を示すブロック図である。
交流入力の定格電圧範囲が９０〜１１０ボルトの電力変換装置１は図１に示すように、単相の交流電源１３が接続される入力端４ａと入力端４ｂと、整流回路２と、昇圧チョッパ３とを備えている。
【００１９】
昇圧チョッパ３は、一端が整流回路２の正端子側に接続されたリアクタ（インダクタ）３ａと、リアクタ３ａの他端にアノード端子が接続されたダイオード３ｂと、このリアクタ３ａの他端と整流回路２の負端子側の間に接続されたＩＧＢＴ（絶縁ゲート形トランジスタ）３ｃと、ダイオード３ｂのカソード端子と整流回路２の負端子側の間に接続され、昇圧された出力電圧を平滑化する平滑コンデンサ（電解コンデンサ）１２と、ＩＧＢＴ３ｃがオンの時に流れる電流を電圧信号に変換して出力する電流センサ６を備えている。
【００２０】
この昇圧チョッパ３は、ＩＧＢＴ３ｃによってリアクタ３ａに流れる電流をスイッチングすることにより昇圧と力率の改善を行なう。なお、上記したリアクタ（昇圧チョークコイル）３ａの位置は、図１の位置に限るものではなく、交流電源１３と整流回路２が接続される配線に直列に接続しても良い。
【００２１】
また、電力変換装置１は、電流センサ６から出力される電圧信号により電流を検出する電流検出部８と、昇圧チョッパ３の入力電圧を検出するための入力電圧検出部９と、昇圧チョッパ３の出力電圧（母線電圧）を検出するための出力電圧検出部１０と、昇圧チョッパ３の出力の正極である出力端４ｃと負極である出力端４ｄと、昇圧チョッパ３を駆動する駆動部７と、入力電圧検出部９で検出した電圧と出力電圧検出部１０で検出した電圧とＩＧＢＴ３ｃに流れる電流に基づいてＰＷＭ制御により生成したスイッチングパルス信号Ａを出力するマイクロコンピュータなどからなる制御部１１と、ＩＧＢＴ３ｃを過電圧から保護するスイッチング素子保護部（スイッチング素子保護手段）２０を備えている。
【００２２】
スイッチング素子保護部２０は、制御部１１が出力するスイッチングパルス信号Ａが入力され、後で説明する条件の時にスイッチングパルス信号Ａのオンデューティーのパルス幅（ＩＧＢＴ３ｃのオン時間と対応）を制限してスイッチングパルス信号Ｂとして駆動部７へ出力する。なお、スイッチング素子保護部２０は前述した条件に合致しない時、スイッチングパルス信号Ａをそのままスイッチングパルス信号Ｂとして駆動部７へ出力する。また、スイッチング素子保護部２０は、ＩＧＢＴ３ｃのコレクタ端子〜エミッタ端子間の電圧（Ｖｓｗ）と、出力電圧検出部１０が検出した出力電圧と、電流検出部８が検出したＩＧＢＴ３ｃの電流が入力されている。
【００２３】
ＰＷＭ制御を用いて出力電圧を制御する制御部１１は、予め定められた出力電圧の目標電圧を維持するために負荷に変動が生じてもフィードバック制御で追従する処理を行なう。例えば出力電圧検出部１０で検出した出力電圧が低下したら目標電圧と現在の出力電圧の差を求め、この差に対応してスイッチングパルス信号Ａのオンデューティー時間を増加させる。逆に出力電圧が上昇したらオンデューティー時間を減少させる。この制御を繰り返すことにより出力電圧を目標電圧に維持する。
【００２４】
次に図２のブロック図を用いてスイッチング素子保護部２０の構成の説明を行なう。
スイッチング素子保護部２０は、サンプリング信号生成部（サンプリング信号生成手段）２１と、印加電圧推測部（印加電圧推測手段）２２と、出力電圧低下期間検出部（出力電圧低下期間検出手段）２５と、記憶部（記憶手段）２６と、保護実行判断部（保護実行判断手段）２３と、パルス幅制限部（パルス幅制限手段）２４を備えている。
【００２５】
サンプリング信号生成部２１は、スイッチングパルス信号Ａから後述する方法で生成されたスイッチングパルス信号Ｂが入力されており、このスイッチングパルス信号Ｂを予め定めたサンプリング遅延時間（サージ電圧の最大パルス幅＋α：最大パルス幅のバラツキ）だけ遅延させた信号をサンプリング信号として印加電圧推測部２２へ出力する。前述したように、ＩＧＢＴ３ｃがオフした時にサージ電圧が発生するため、このサージ電圧を避けてサージ電圧が終了した直後の正確なタイミングを発生するためにサンプリング遅延時間が設けられている。
【００２６】
印加電圧推測部２２はサンプリング信号の他にＩＧＢＴ３ｃのコレクタ端子〜エミッタ端子間の印加電圧（Ｖｓｗ）が入力されており、サンプリング信号の立ち下がりのタイミングでこのＶｓｗをサンプリングする。このサンプリングした電圧をＶｏｆ（オフ電圧）と呼称する。サージ電圧波形は非常に時間幅の狭いパルス状の信号であるため、マイコンに内蔵されている能力の低いＡ／Ｄコンバータではサージ電圧を捉えることができない。このため本実施例では前述したように、このサージ電圧を避けてＶｓｗを検出している。なお、Ｖｓｗは矩形状のパルス波形の立ち上がり部分に重畳されたサージ電圧を含む波形になっており、Ｖｓｗのピーク電圧であるサージ電圧のピーク電圧を求めるため、まず最初にこのサージ電圧を避けた部分のＶｓｗ、つまりオフ電圧を検出している。
【００２７】
また、印加電圧推測部２２は、電流検出部８で検出したＩＧＢＴ３ｃがオンの時に流れる電流が電圧信号として入力されており、印加電圧推測部２２はサンプリング信号の立ち上がりのタイミングでこの電流をサンプリングする。なお、この電流は後で説明するようにサージ電圧の大きさを推測するために使用される。
【００２８】
ここでスイッチングパルス信号Ｂの１周期の期間で考えた場合のＶｓｗに関わる電圧の名称について説明する。
Ｖｓｗで最大の電圧がＩＧＢＴ３ｃがオフとなった直後に発生するサージ電圧のピーク電圧であり、このピーク電圧を印加電圧と呼称する。また、オフ電圧にはサージ電圧が重畳される。従って印加電圧はオフ電圧＋サージ電圧となる。
このうち実際に測定可能な電圧はオフ電圧だけである。そして、サージ電圧はＩＧＢＴ３ｃがオフとなる直前にＩＧＢＴ３ｃ（スイッチング素子）に流れていた電流に比例する関係があるため、この電流からサージ電圧を推測することで印加電圧を推測することができる。そこで、推測されたサージ電圧を推測サージ電圧、これを用いて推測した印加電圧を推測印加電圧と呼称する。
【００２９】
前述した関係があるため印加電圧推測部２２は、次の式を用いて推測印加電圧を求める。
推測印加電圧＝オフ電圧＋推測サージ電圧・・・・・式１
推測サージ電圧＝  ｋ  ×  スイッチング素子の電流・・・式２
ここでｋはスイッチング素子の電流を推測サージ電圧に変換するための変換係数であり、予め実験的に求めた値である。例えば、ＩＧＢＴ３ｃがオンの時に流れていた電流が１０アンペアで、この直後でオフとなったＩＧＢＴ３ｃのサージ電圧が５０ボルトの場合、変換係数：ｋ＝５となる。
【００３０】
印加電圧推測部２２はサンプリング信号の立ち上がりでサンプリングしたスイッチング素子（ＩＧＢＴ３ｃ）の電流と、サンプリング信号の立ち下がりでサンプリングしたオフ電圧に基づいて式１と式２を用いて推測印加電圧を算出し、これを保護実行判断部２３へ出力する。
【００３１】
出力電圧低下期間検出部２５は、出力電圧とサンプリング信号が入力されており、サンプリング信号の立ち下がりタイミングで出力電圧をサンプリングしてサンプリングデータとして記憶部２６に記憶する。本実施例ではスイッチング周波数が１キロヘルツであるため約１ミリセカンド（電源周波数の１／２０）のサンプリング時間となっているが、スイッチング周波数がこれよりも高い場合は間引きしたタイミングでサンプリングすればよい。
【００３２】
一方、記憶部２６は時間的に連続する過去３回分のサンプリングデータのみを記憶する。そして、出力電圧低下期間検出部２５は各サンプリングのタイミングで記憶部２６から直近の３つのサンプリングデータ（出力電圧値：Ｖｔ，Ｖｔ−１，Ｖｔ−２）を読み出し、最新のデータ値であるＶｔよりもその１つ前のデータであるＶｔ−１が大きく、このＶｔ−１よりもその１つ前のデータであるＶｔ−２が大きい関係で、かつ、Ｖｔ−２の電圧が目標電圧とほぼ同じ場合、瞬時電圧低下が発生したと判断し、処理許可信号をローレベルからハイレベルにして保護実行判断部２３へ出力する。
【００３３】
一方、出力電圧低下期間検出部２５は、各サンプリングのタイミングで記憶部２６から直近の３つのサンプリングデータ（出力電圧値：Ｖｔ，Ｖｔ−１，Ｖｔ−２）を読み出し、最新のデータ値であるＶｔと、その１つ前のデータであるＶｔ−１が共に目標電圧とほぼ同じ場合、瞬時電圧低下が終了したと判断し、処理許可信号をハイレベルからローレベルにして保護実行判断部２３へ出力する。
【００３４】
出力電圧低下期間検出部２５は、各サンプリングのタイミングで記憶部２６から読み出した直近の３つのサンプリングデータにより瞬時電圧低下が発生してないと判断した場合、処理許可信号をローレベルのままとする。そして出力電圧低下期間検出部２５は、瞬時電圧低下が発生したと判断した場合、処理許可信号をローレベルからハイレベルにして出力する。
【００３５】
保護実行判断部２３は、入力された処理許可信号がローレベルからハイレベルになった時、入力された推測印加電圧と予め定めた制限電圧閾値との比較を開始する。そして保護実行判断部２３は、推測印加電圧が制限電圧閾値以上になった時、パルス幅制限指示信号をローレベルからハイレベルにしてパルス幅制限部２４へ出力する。なお、保護実行判断部２３は、サンプリングタイミング毎に入力される推測印加電圧と制限電圧閾値との比較処理を処理許可信号がハイレベルの間継続的に実行する。
【００３６】
さらに、保護実行判断部２３は、処理許可信号がハイレベルの期間中にパルス幅制限指示信号が１回だけでもハイレベルなったら、処理許可信号がハイレベルからローレベルになるまでパルス幅制限指示信号をハイレベルに維持し、処理許可信号がハイレベルからローレベルなったタイミングでパルス幅制限指示信号もハイレベルからローレベルにする。
【００３７】
ハイレベルのパルス幅制限指示信号が入力されたパルス幅制限部２４は、入力されたスイッチングパルス信号Ａのオンデューティー比を予め定められた値、例えば５０％に制限する。つまり、入力されたスイッチングパルス信号Ａのオンデューティー比が５０％未満の場合は、そのまま制限せずにスイッチングパルス信号Ｂとして出力する。一方、入力されたスイッチングパルス信号Ａのオンデューティー比が５０％以上の場合は、入力されたスイッチングパルス信号Ａのオンデューティー比を５０％にしてスイッチングパルス信号Ｂとして出力する。
【００３８】
次に図３を用いてスイッチング素子保護部２０の動作の説明を行なう。
図３の横軸は時間を示している。また、縦軸に関して図３（１）は交流電源１３の交流電圧を、図３（２）はスイッチングパルス信号Ａを、図３（３）はスイッチングパルス信号Ｂを、図３（４）はサンプリング信号を、図３（５）はＩＧＢＴ３ｃのコレクタ端子〜エミッタ端子間の電圧を、図３（６）は出力電圧を、図３（７）は処理許可信号を、図３（８）はパルス幅制限指示信号をそれぞれ示している。なお、ｔ０〜ｔ１３は時刻である。
【００３９】
図３（１）に示すようにｔ０〜ｔ１において交流電圧のピーク電圧が１５５ボルト（実効値１１０ボルト）であったが、ｔ１〜ｔ８において瞬時電圧低下が発生し、交流電圧のピーク電圧が１２０ボルト（実効値８５ボルト）となっている。その後ｔ８以降で交流電圧のピーク電圧が１５５ボルト（実効値１１０ボルト）に復帰している。
【００４０】
制御部１１はｔ６において図３（６）に示す出力電圧が目標電圧である３８０ボルトから３５０ボルトへ低下したため、スイッチングパルス信号Ａのオンデューティー時間（ＩＧＢＴ３ｃがオンとなる時間）をｔ６時点よりも広げるようにフィードバック制御する。つまり、ｔ４以降に低下が始まる出力電圧の変化に対して、フィードバック処理の遅延時間によりこのフィードバックによる出力電圧の変化はｔ７以降に反映される。このため、制御部１１は、スイッチングパルス信号Ａのオンデューティー時間に関して、ｔ１〜ｔ６まではｔ０〜ｔ１までの時間と同じに制御する。さらに制御部１１はｔ６以降も出力電圧が低下するため、ｔ７以降に徐々にスイッチングパルス信号Ａのオンデューティー時間を増加させる。
【００４１】
一方、スイッチング素子保護部２０の出力電圧低下期間検出部２５は、図３（６）に示す出力電圧がｔ６の時点で記憶部２６に記憶している直近の出力電圧がｔ４で３８０ボルト（目標電圧）、ｔ５で３７０ボルト、ｔ６で３５０ボルトと順次下降しているため、ｔ６の時点で瞬時電圧低下が発生したと判断し、図３（７）に示すように処理許可信号をｔ６でローレベル（処理禁止）からハイレベル（処理許可）にする。つまり出力電圧低下期間検出部２５は、電圧低下の期間に入ったとしてスイッチング素子の保護実行を保護実行判断部２３に対して許可する。
【００４２】
瞬時電圧低下の発生期間が終了し、ｔ８以降で交流電圧が元の電圧に復帰すると、出力電圧低下期間検出部２５は、図３（６）に示す出力電圧がｔ１２の時点で記憶部２６に記憶している直近の出力電圧がｔ１０で３７０ボルト、ｔ１１で３８０ボルト（目標電圧）、ｔ１２で３８０ボルト（目標電圧）と目標電圧で安定したため、ｔ１２で瞬時電圧低下による電圧低下の期間が終了したと判断し、図３（７）に示すように処理許可信号をｔ１２でハイレベルからローレベルにする。なお、図３（６）に示す出力電圧がｔ９前後で目標電圧に近づく場合もあるが、連続するタイミングでサンプリングした出力電圧のデータが目標電圧になっていないため、出力電圧低下期間検出部２５は、瞬時電圧低下による電圧低下の期間が終了していないと判断する。
【００４３】
前述したように制御部１１は、ｔ６以降も出力電圧が低下するため、徐々にスイッチングパルス信号Ａのオンデューティ時間を増加させる。このため瞬時電圧低下が終了するｔ８付近では、スイッチングパルス信号Ａはフルデューティーに近いパルス波形になっている。そしてｔ８以降で交流電圧が元の電圧に復帰しているのにも関わらず、出力電圧のフィードバック制御の遅れにより、制御部１１はスイッチングパルス信号Ａをフルデューティーに近い状態で出力し続ける。
【００４４】
このため、図３（５）に示すようにｔ８以降のＩＧＢＴ３ｃのコレクタ端子〜エミッタ端子間の印加電圧は、交流電圧の復帰に伴って上昇を続ける。一方、スイッチング素子保護部２０の印加電圧推測部２２は、ＩＧＢＴ３ｃのコレクタ端子〜エミッタ端子間の電圧をサンプリング信号の立ち下がり毎に測定し、前述した式１と式２を用いて推測印加電圧を算出し、これを保護実行判断部２３へ出力する。
【００４５】
保護実行判断部２３は、処理許可信号がハイレベルの期間内で入力された推測印加電圧と、予め定められた制限電圧閾値を比較し、ｔ９で推測印加電圧が制限電圧閾値以上になった時、パルス幅制限指示信号をローレベルからハイレベルにしてパルス幅制限部２４へ出力する。ハイレベルのパルス幅制限指示信号が入力されたパルス幅制限部２４は、スイッチングパルス信号Ａのオンデューティーを５０％に制限してスイッチングパルス信号Ｂとして出力する。
【００４６】
このため図３（３）に示すようにｔ９以降でスイッチングパルス信号Ｂのオンデューティー比が５０％以下に制限される。このため、ｔ９で出力電圧が一時的に目標電圧を上回るが、出力電圧が破線で示す未対策の場合（本実施例のスイッチング素子保護部２０が無い従来の場合）に比べて小さな電圧になる。また、推測印加電圧（実際の印加電圧）もＩＧＢＴ３ｃの最大定格電圧を超えることがない。また、ｔ８以降で交流電圧が元に戻ったため、オンデューティーが制限されているスイッチングパルス信号Ｂであっても、制御部１１は図３（６）に示すようにｔ９以降に出力電圧を徐々に目標電圧へ上昇させることができる。
【００４７】
制限電圧閾値はスイッチング素子（ＩＧＢＴ３ｃ）の最大定格電圧に対してマージンを持たせた値となっている。例えばＩＧＢＴ３ｃの最大定格電圧が６００ボルトの場合、制限電圧閾値は５５０ボルトとする。制限電圧閾値はサンプリングの１周期以内に推測印加電圧が最大定格電圧を超えないように決定されており、種々の瞬時電圧低下を考慮して予め実験的に決定されたもである。なお、推測印加電圧に含まれるサージ電圧は、非常に短時間のみ発生する電圧であるため、ＩＧＢＴ３ｃの最大定格電圧でなく絶対最大定格電圧や尖頭電圧に基づいて制限電圧閾値を決定すればよい。
【００４８】
一方、制御部１１はオンデューティーが制限されているスイッチングパルス信号Ｂで昇圧チョッパ３を駆動するため、図３（５）に示すようにｔ９の次のパルス以降のパルスの推測印加電圧はｔ９の場合よりも低くなり、制限電圧閾値未満となる。そして、ｔ１２で出力電圧低下期間検出部２５が出力電圧低下期間の終了を検出すると、出力電圧低下期間検出部２５は処理許可信号をローレベルにして出力し、これに対応して保護実行判断部２３はパルス幅制限指示信号をローレベルにして出力する。このためパルス幅制限部２４はスイッチングパルス信号Ｂのパルス幅制限を解除し、スイッチングパルス信号Ａをそのままスイッチングパルス信号Ｂとして出力する。
【００４９】
以上説明したように、スイッチング素子保護部２０が出力電圧低下期間を検出し、この期間内で制限電圧閾値以上の電圧がＩＧＢＴ３ｃに印加された場合、ＩＧＢＴ３ｃを駆動するスイッチングパルス信号のオンデューティーのパルス幅を制限する。このため、瞬時電圧低下からの復帰時における昇圧チョッパ３内のＩＧＢＴ３ｃ（スイッチング素子）への過電圧の印加を防止することができる。従って耐圧の低い（安価な）スイッチング素子を採用することができる。
【００５０】
なお、本実施例では制限するオンデューティー比の制限を５０％以内（固定値）としているが、これに限るものでなく、例えば処理許可信号がハイレベルになった時、スイッチングパルス信号Ａのオンデューティー比の値を一時的にパルス幅制限部２４内に電圧低下発生前オンデューティー比として記憶し、パルス幅制限指示信号がハイレベルになった時、パルス幅制限部２４がオンデューティー比の制限値：５０％の代替値として、この電圧低下発生前オンデューティー比を用いてもよい。これにより、瞬時電圧低下の発生前と終了後のスイッチングパルス信号Ａのオンデューティー値が同じ値になり、出力電圧の変動を最小にすることができる。
【００５１】
また、パルス幅制限の他の方法として、推測印加電圧の大きさに対応してオンデューティーのパルス幅を連続的に変更するようにしてもよい。例えば、推測印加電圧が制限閾値を超えた時、保護実行判断部２３が制限閾値／推測印加電圧で算出した制限比率をパルス幅制限部２２へ出力し、パルス幅制限部２２がこの制限比率に基づいてスイッチングパルス信号Ｂのデューティーを決定してもよい。この処理をスイッチングパルス信号Ｂの周期毎に実行することにより推測印加電圧を制限閾値により近づけることができ、過電圧にならない範囲で出力電圧をより目標電圧に近づけることができる。
【００５２】
また、本実施例ではスイッチング素子保護部２０をハードウェアとして説明しているが、これに限るものでなく、ソフトウェアで実現してもよい。
【符号の説明】
【００５３】
１  電力変換装置
２  整流回路
３  昇圧チョッパ
３ａ  リアクタ
３ｂ  ダイオード
３ｃ  ＩＧＢＴ
４ａ  入力端
４ｂ  入力端
４ｃ  出力端
４ｄ  出力端
６  電流センサ
７  駆動部
８  電流検出部
９  入力電圧検出部
１０  出力電圧検出部
１１  制御部
１２  平滑コンデンサ
１３  交流電源
２０  スイッチング素子保護部（スイッチング素子保手段）
２１  サンプリング信号生成部（サンプリング信号生成手段）
２２  印加電圧推測部（印加電圧推測手段）
２３  保護実行判断部（保護実行判断手段）
２４  パルス幅制限部（パルス幅制限手段）
２５  出力電圧低下期間検出部（出力電圧低下期間検出手段）
２６  記憶部（記憶手段）
【図１】
2017229145.tif 000003
【図２】
2017229145.tif 000004
【図３】
2017229145.tif 000005