(57)【要約】【課題】チップ同士の伝送に優れた高密度の半導体装置を、良好な歩留まり、かつ、低コストで製造できる製造方法を提供することにある。【解決手段】半導体装置の製造方法は、凹部１０３を備える第１の絶縁層１０２上に銅ペーストを塗布する塗布工程と、塗布された銅ペーストを焼結処理して第１のシード銅層１０４を得る焼結処理工程と、得られた第１のシード銅層１０４上にめっきを施し、第１のめっき銅層１０５を形成するめっき工程と、第１の絶縁層１０２と第１のシード銅層１０４及び第１のめっき銅層１０５とが平坦化するように、第１の絶縁層１０２上の第１のシード銅層１０４及び第１のめっき銅層１０５を除去する除去工程と、を備える。【選択図】図９
2017092385.tif 000002
【特許請求の範囲】
【請求項１】
凹部を備える絶縁層上に銅ペーストを塗布する塗布工程と、
塗布された銅ペーストを焼結処理してシード銅層を得る焼結処理工程と、
得られたシード銅層上にめっきを施し、めっき銅層を形成するめっき工程と、
絶縁層とシード銅層及びめっき銅層とが平坦化するように、前記絶縁層上のシード銅層及びめっき銅層を除去する除去工程と、を備える半導体装置の製造方法。
【請求項２】
上記絶縁層が感光性樹脂材料を用いて形成され、
前記凹部を露光及び現像で形成する凹部形成工程を備える、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記凹部形成工程により形成された凹部が少なくとも０．５〜２０μｍのライン幅を有する、請求項２に記載の半導体装置の製造方法。
【請求項４】
さらに、前記絶縁層の下層に仮固定層を備える、請求項１から３のいずれか１項に記載の半導体装置の製造方法。
【請求項５】
前記仮固定層が、少なくとも２００℃以上の加熱処理によって体積膨張する粒子を含有する、請求項４に記載の半導体装置の製造方法。
【請求項６】
前記焼結処理工程における銅層の体積抵抗率が３〜４０μΩ・ｃｍである、請求項１から５のいずれか１項に記載の半導体装置の製造方法。
【請求項７】
前記焼結処理は、前記銅ペーストを、蟻酸存在下で８０〜２００℃で加熱することで焼結する、請求項１から６のいずれか１項に記載の半導体装置の製造方法。
【請求項８】
請求項１から７のいずれか１項に記載の製造方法を用いて製造される構造を有する、半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、半導体装置の製造方法及びその方法により得られる半導体装置に関する。本開示は、より詳しくは、微細化及び高密度化の要求が高い半導体装置を効率よく、低コストに製造するための半導体装置の製造方法及びその方法により得られる半導体装置に関する。
【背景技術】
【０００２】
半導体パッケージの高密度化及び高性能化を目的に、異なる性能のチップを一つのパッケージに混載する実装形態が提案されており、コスト面に優れたチップ間の高密度インターコネクト技術が重要になっている（例えば、特許文献１参照）。
【０００３】
パッケージ上に異なるパッケージをフリップチップ実装によって積層することで接続するパッケージ・オン・パッケージがスマートフォン及びタブレット端末に広く採用されている（例えば、非特許文献１及び非特許文献２参照）。
さらに、高密度で実装するための形態として、高密度配線を有する有機基板を用いたパッケージ技術（有機インターポーザ）、スルーモールドビア（ＴＭＶ）を有するファンアウト型のパッケージ技術（ＦＯ−ＷＬＰ）、シリコン又はガラスインターポーザを用いたパッケージ技術、シリコン貫通電極（ＴＳＶ）を用いたパッケージ技術、及び、基板に埋め込まれたチップをチップ間の伝送に用いるパッケージ技術等が提案されている。
【０００４】
特に、有機インターポーザ及びＦＯ−ＷＬＰでは、半導体チップ同士を並列して搭載する場合には、高密度で導通させるために、微細配線層が必要となる（例えば、特許文献２参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特表２０１２−５２９７７０号公報
【特許文献２】ＵＳ２００１／０２２１０７１号公報
【非特許文献】
【０００６】
【非特許文献１】Ａｐｐｌｉｃａｔｉｏｎ  ｏｆ  Ｔｈｒｏｕｇｈ  Ｍｏｌｄ  Ｖｉａ  （ＴＭＶ）  ａｓ  ＰｏＰ  Ｂａｓｅ  Ｐａｃｋａｇｅ，  Ｅｌｅｃｔｒｏｎｉｃ  Ｃｏｍｐｏｎｅｎｔｓ  ａｎｄ  Ｔｅｃｈｎｏｌｏｇｙ  Ｃｏｎｆｅｒｅｎｃｅ  （ＥＣＴＣ），  ２００８
【非特許文献２】Ａｄｖａｎｃｅｄ  Ｌｏｗ  Ｐｒｏｆｉｌｅ  ＰｏＰ  Ｓｏｌｕｔｉｏｎ  ｗｉｔｈ  Ｅｍｂｅｄｄｅｄ  Ｗａｆｅｒ  Ｌｅｖｅｌ  ＰｏＰ  （ｅＷＬＢ−ＰｏＰ）  Ｔｅｃｈｎｏｌｏｇｙ，  ＥＣＴＣ，  ２０１２
【発明の概要】
【発明が解決しようとする課題】
【０００７】
微細配線形成には、通常、スパッタによりシード層形成、レジスト形成、電気めっき、レジスト除去、及び、シード層除去の工程が必要となり、微細配線の形成プロセスコストが課題であった。したがって、微細配線を低コストで生産するために、より低いコストの工程が強く望まれている。
【０００８】
本開示は、チップ同士の伝送に優れた高密度の半導体装置を、良好な歩留まり、かつ、低コストで製造できる製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本開示の様態は、凹部を備える絶縁層上に銅ペーストを塗布する塗布工程と、塗布された銅ペーストを焼結処理してシード銅層を得る焼結処理工程と、得られたシード銅層上にめっきを施し、めっき銅層を形成するめっき工程と、絶縁層とシード銅層及びめっき銅層とが平坦化するように、前記絶縁層上のシード銅層及びめっき銅層を除去する除去工程とを備える半導体装置の製造方法である。
【発明の効果】
【００１０】
本開示によれば、チップ同士の伝送に優れた高密度の半導体装置を、良好な歩留まり、かつ、低コストで提供することができる。
【図面の簡単な説明】
【００１１】
【図１】支持体上に第１の絶縁層を形成した状態を模式的に示す断面図である。
【図２】第１の絶縁層に凹部を形成した状態を模式的に示す断面図である。
【図３】凹部を備える第１の絶縁層上に、銅ペーストを塗布し、焼結処理し、第１のシード銅層を形成した状態を模式的に示す断面図である。
【図４】第１のシード銅層上にめっきを施し、第１の銅層を形成した状態を模式的に示す断面図である。
【図５】第１の絶縁層上の第１の銅層を除去し、第１の配線層を形成した状態を模式的に示す断面図である。
【図６】第２の配線層を形成した状態を模式的に示す断面図である。
【図７】第３の配線層を形成した状態を模式的に示す断面図である。
【図８】銅ピラーを形成し、高密度配線層を得た状態を模式的に示す断面図である。
【図９】アンダーフィル材料を介して、半導体素子を高密度配線層に搭載した状態を模式的に示す断面図である。
【図１０】仮固定層をキャリア上に形成した状態を模式的に示す断面図である。
【図１１】接続用銅配線を仮固定層上に形成した状態を模式的に示す断面図である。
【図１２】第１の接続用銅配線が覆われるように、仮固定層上に第１の絶縁層を形成した状態を模式的に示す断面図である。
【図１３】第１の絶縁層上及び凹部内に、銅ペーストを塗布し、塗布された銅ペーストを焼結処理して、第１のシード銅層を形成した状態を模式的に示す断面図である。
【図１４】第１のシード銅層上にめっきを施し、第１の銅層を形成した状態を模式的に示す断面図である。
【図１５】第１の絶縁層と第１の銅層とが平坦化するように、第１の絶縁層上の第１の銅層を除去した状態を模式的に示す断面図である。
【図１６】第１の配線層の上面に、第２の配線層を形成し、高密度配線層を得た状態を模式的に示す断面図である。
【図１７】半導体素子を、アンダーフィル材料を介して、得られた高密度配線層に搭載した状態を模式的に示す断面図である。
【図１８】半導体素子を絶縁材料で封止した状態を模式的に示す断面図である。
【図１９】キャリア及び仮固定層を剥離した状態を模式的に示す断面図である。
【図２０】封止された配線層付き半導体素子を基板に搭載した状態を模式的に示す断面図である。
【発明を実施するための形態】
【００１２】
以下、図面を参照しながら本実施形態について詳細に説明する。以下の説明では、同一又は相当部分には同一符号を付し、重複する説明は省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。さらに、図面の寸法比率は図示の比率に限られるものではない。
【００１３】
本明細書及び請求項において、「左」、「右」、「正面」、「裏面」、「上」、「下」、「上方」、「下方」、「第１」、「第２」等の用語が利用されている場合、これらは、説明を意図したものであり、必ずしも永久にこの相対位置である、という意味ではない。また、「層」との語は、平面図として観察したときに、全面に形成されている形状の構造に加え、一部に形成されている形状の構造も包含される。また、「工程」との語は、独立した工程だけでなく、他の工程と明確に区別できない場合であっても、その工程の所期の目的が達成されれば、本用語に含まれる。また、「〜」を用いて示された数値範囲は、「〜」の前後に記載される数値を、それぞれ最小値及び最大値として含む範囲を示す。また、本明細書中に段階的に記載されている数値範囲において、ある段階の数値範囲の上限値又は下限値は、他の段階の数値範囲の上限値又は下限値に置き換えてもよい。
【００１４】
本発明の一実施形態にかかる、図９に示す半導体パッケージ（半導体装置）３０１、図１９に示す半導体パッケージ（半導体装置）３０２、及び、図２０に示す半導体パッケージ（半導体装置）３０３を製造する方法について説明する。尚、特に、本開示の半導体装置の製造方法は、微細化及び多ピン化が必要とされる形態において、好適である。また、特に、本開示の製造方法は、異種チップを混載するためのインターポーザが必要なパッケージ形態において好適である。
【００１５】
図１から図９を参照しながら、半導体パッケージ３０１の製造方法について説明する。
【００１６】
図１に示すように、支持体１０１上に第１の絶縁層１０２を形成する（絶縁層形成工程）。
【００１７】
支持体１０１は、特に限定されないが、例えば、シリコン板、ガラス板、ＳＵＳ板、ガラスクロス入り基板、半導体素子入り封止樹脂等であり、高剛性からなる基板が好適である。
【００１８】
支持体１０１の厚みは、０．２〜２．０ｍｍの範囲であることが好ましい。０．２ｍｍ以上の厚みであると、支持体１０１のハンドリングがしやすくなる。また、２．０ｍｍ以下の厚みであると、支持体１０１の材料費が高くなることを抑制することができる。
【００１９】
支持体１０１は、例えば、ウェハ状又はパネル状でもよい。支持体１０１のサイズは、特に限定されないが、直径２００ｍｍ、直径３００ｍｍ若しくは直径４５０ｍｍのウェハ、又は、一辺が３００〜７００ｍｍの矩形パネルが好ましく用いられる。
【００２０】
第１の絶縁層１０２の材料（第１の絶縁材料）としては、例えば、液状又はフィルム状の材料等が挙げられ、膜厚平坦性及びコストの観点から、フィルム状の材料が好ましい。また、後述するように、第１の絶縁材料に微細な凹部（トレンチ構造）を形成する観点から、第１の絶縁材料に含有するフィラのサイズの平均粒径が５００ｎｍ以下、又は、第１の絶縁材料にフィラを含有しないことが好ましい。
【００２１】
第１の絶縁材料としてフィルム状の絶縁材料を用いる場合、第１の絶縁層１０２は、フィルム状の第１の絶縁材料をラミネートするラミネート工程により、支持体１０１の上面に形成される。この場合、ラミネート工程は、低温工程であることが好ましく、第１の絶縁材料は、４０〜１２０℃でラミネート可能な感光性絶縁フィルムであることが好ましい。感光性絶縁フィルムのラミネート可能な温度が、４０℃以上である場合、感光性絶縁フィルムは常温でのタックが強くならず、取り扱い性が悪化しにくい傾向があり、１２０℃以下である場合、感光性絶縁フィルムである第１の絶縁材料はラミネート後に反りが大きくなりにくい傾向がある。
【００２２】
第１の絶縁材料の硬化後の第１の絶縁層１０２の熱膨張係数は、反りが抑制される観点から、８０ｐｐｍ／℃以下であることが好ましく、高信頼性が得られる観点から、７０ｐｐｍ／℃以下であることがより好ましい。また、第１の絶縁材料の硬化後の第１の絶縁層１０２の熱膨張係数は、応力緩和性、及び、高精細なパターンが得られる観点から、２０ｐｐｍ／℃以上であることが好ましい。
【００２３】
図２に示すように、第１の絶縁層１０２に凹部１０３を形成する（凹部形成工程）。
凹部形成工程により形成された凹部１０３が少なくとも０．５〜２０μｍのライン幅を有することが好ましい。
第１の絶縁層１０２の厚み（膜厚）は、凹部１０３を形成することにより得られる微細な凹部（トレンチ構造）とする観点から、１０μｍ以下であることが好ましく、５μｍ以下であることがより好ましく、３μｍ以下であることが最も好ましい。また、第１の絶縁層１０２の膜厚は、電気的信頼性の観点から、１μｍ以上であることが好ましい。
【００２４】
凹部１０３の形成方法としては、例えば、レーザアブレーション、フォトリソグラフィー、インプリント等が挙げられるが、微細化及び形成コストの観点から、フォトリソグラフィーが好ましい。したがって、第１の絶縁材料としては、感光性樹脂材料が好ましく、フィルム状の感光性絶縁材料が最も好ましい。これによって、凹部が形成しやすく、絶縁信頼性が向上する。
【００２５】
感光性絶縁材料の露光方法としては、例えば、通常の投影露光方式、コンタクト露光方式、直描露光方式等を用いることができる。また、感光性絶縁材料の現像方法としては、炭酸ナトリウム、ＴＭＡＨのアルカリ水溶液等を用いることが好ましい。
【００２６】
凹部１０３を形成した後、第１の絶縁層１０２を、さらに、加熱硬化させてもよい。例えば、加熱温度は、１００〜２００℃、加熱時間は、３０分〜３時間で実施することが好ましい。
【００２７】
図３に示すように、先ず、凹部１０３を備える第１の絶縁層１０２上に、銅ペーストを塗布する（塗布工程）。すなわち、凹部１０３内に、銅ペーストを塗布するともいえる。そして、塗布された銅ペーストを焼結処理（導体化）して、第１のシード銅層（導体）１０４を形成する（焼結処理工程）。
銅ペーストを塗布する方法は、例えば、インクジェット法、印刷法、スピンコート法、スプレーコート法等が挙げられる。
【００２８】
ここで、「導体化」とは、金属含有粒子を融着させて導体に変化させることをいう。「導体」とは、導電性を有する物体をいい、より具体的には、体積抵抗率が、３００μΩ・ｃｍ以下である物体をいう。
【００２９】
銅ペーストは、例えば、銅を含むコア粒子と、コア粒子の表面の少なくとも一部に存在する有機物を有する銅含有粒子と、分散媒と、を含む導体形成組成物であることが好ましい。
【００３０】
コア粒子の表面の一部に存在する有機物とは、例えば、アルキルアミンに由来する物質を含む。アルキルアミンは、ＲＮＨ２（Ｒは炭化水素基であり、環状又は分岐状であってもよい）で表される１級アミン、Ｒ１Ｒ２ＮＨ（Ｒ１及びＲ２は同じであっても異なっていてもよい炭化水素基であり、環状又は分岐状であってもよい）で表される２級アミン、炭化水素鎖に２つのアミノ基が置換したアルキレンジアミン等を意味する。アルキルアミンは、一つ以上の二重結合を有していてもよく、酸素、ケイ素、窒素、イオウ、リン等の原子を有していてもよい。アルキルアミンは、１種のみであってもよいし、２種以上であってもよい。
【００３１】
分散媒の種類は、特に制限されず、導体形成組成物の用途に応じて、一般に用いられる有機溶媒から選択することができ、１種単独で用いてもよいし、２種以上を併用してもよい。導体形成組成物を印刷法に適用する場合は、導体形成組成物の粘度を制御する観点から、テルピネオール、イソボルニルシクロヘキサノール、ジヒドロターピネオール及びジヒドロターピネオールアセテートからなる群より選択される少なくとも１種を含むことが好ましい。
【００３２】
焼結処理は、加熱による焼結、又は、キセノンフラッシュ等の照射による光焼結、マイクロ波照射による焼結などが挙げられる。焼結処理が加熱による焼結の場合、窒素雰囲気下、水素存在下、又は、蟻酸存在下で行うことが好ましく、緻密かつ体積抵抗値が低い銅層を得ることができる観点から、蟻酸存在下で行うことがより好ましい。
【００３３】
焼結温度は、短時間で焼結でき、かつ絶縁層の熱変性を抑制できる点で、８０〜２００℃が好ましく、より低い体積抵抗値が得られる観点から、１２０〜２００℃がより好ましく、より緻密な銅層が得られる観点から、１２０〜１８０℃が最も好ましい。
【００３４】
焼結によって得られる銅の体積抵抗率は、伝送効率の観点から、４０μΩ・ｃｍ以下であることが好ましく、発熱を抑制できる観点から、３０μΩ・ｃｍ以下であることがより好ましく、信頼性の観点から、２０μΩ・ｃｍ以下であることが最も好ましく、また、通常は、３μΩ・ｃｍ以上である。体積抵抗率は、４端針面抵抗測定器で測定した面抵抗値と、非接触表面・層断面形状計測システム（商品名「ＶｅｒｔＳｃａｎ」、株式会社菱化システム製）によって測定した膜厚から計算した値である。
【００３５】
図４に示すように、次に、第１のシード銅層１０４上にめっきを施し（めっき工程）、第１のめっき銅層１０５を形成する。これにより、凹部１０３内に、第１のシード銅層１０４及び第１のめっき銅層１０５が充填され、凹部１０３内にも、銅配線として機能する第１の銅層１０６’が形成される。なお、図示しないが、通常、第１の銅層１０６’には、凹部１０３に起因する段差が存在する。また、めっきは、電解めっきでも、無電解めっきでもよいが、上述する効果を充分に得られる観点で、電解めっきであってもよい。なお、配線とは、配線パターンともいえるし、導体パターンともいえる。
【００３６】
次に、第１の絶縁層１０２と第１の銅層（第１のシード銅層１０４及び第１のめっき銅層１０５）１０６’とが平坦化するように、第１の絶縁層１０２上の第１の銅層を除去する（除去工程）。これにより、第１の銅配線（銅パターン）１０６が形成され、第１の配線層１１０が形成される（図５参照）。すなわち、凹部以外の第１の絶縁層の表面が露出されるように、第１の銅層を除去する、ともいえる。なお、除去工程は、配線形成工程ともいえる。なお、第１の銅配線とは、第１のシード銅配線と第１のめっき銅配線とを合わせたものともいえる。これによって、信頼性に優れる銅配線を形成できる。
凹部以外の第１のシード銅層１０４及び第１のめっき銅層１０５を除去する方法としては、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ、ウェハ表面のプラナリゼーションを実現する化学的、機械的ポリッシング法で、半導体デバイスの高集積化に伴う多段配線構造において、中間絶縁膜を平坦化するのに要求される技術）、エッチング、フライカット等が挙げられ、これらを組合せて適用することもできる。また、例えば、第１のシード銅層１０４及び第１のめっき銅層１０５を除去する際に、第１の絶縁層１０２の一部を除去してもよい。
【００３７】
図６に示すように、第１の配線層１１０の上にさらに、絶縁層形成工程、凹部形成工程、塗布工程、焼結処理工程、めっき工程、及び、除去工程を行うことにより、第１の配線層１１０の上面に、第２の絶縁層１０２ａ、凹部１０３ａ、及び、第２の銅配線１０６ａ（第２のシード銅配線１０４ａ及び第２のめっき銅配線１０５ａ）を備える第２の配線層１１０ａが形成される。
なお、第１の絶縁層１０２及び第２の絶縁層１０２ａの材料、厚み、製造条件等は、互いに同一であってもよく、異なっていてもよい。
【００３８】
図７に示すように、さらに、第２の配線層１１０ａの上面に、絶縁層形成工程、凹部形成工程、塗布工程、焼結処理工程、めっき工程、及び、除去工程を行うことにより、第２の配線層１１０ａの上面に、第３の絶縁層１０２ｂ、凹部１０３ｂ、及び、第３の銅配線１０６ｂ（第３のシード銅配線１０４ｂ及び第３のめっき銅配線１０５ｂ）を備える第３の配線層１１０ｂが形成される。
このように、絶縁層形成工程、凹部形成工程、塗布工程、焼結処理工程、めっき工程、除去工程を繰り返すことで、複数の配線層を形成することができる。
【００３９】
図８に示すように、第３の銅配線１０６ｂ上に、銅ピラー１０９を形成してもよい（銅ピラー形成工程）。
こうして、支持体１０１上に、第１の配線層１１０、第２の配線層１１０ａ、第３の配線層１１０ｂを有する高密度配線層１２０を得ることができる。
【００４０】
図９に示すように、半導体素子２０７を、アンダーフィル材料２１０を介して、得られた高密度配線層１２０に搭載して（搭載工程）、半導体パッケージ３０１を得ることができる。
【００４１】
アンダーフィル材料２１０としては、例えば、キャピラリーアンダーフィル（ＣＵＦ）、モールドアンダーフィル（ＭＵＦ）、ペーストアンダーフィル（ＮＣＰ）、フィルムアンダーフィル（ＮＣＦ）、感光性アンダーフィルを用いることができ、加熱圧着によって半導体素子２０７の電極２０８と銅ピラー１０９を金属接続させる。半導体素子２０７の電極２０８と銅ピラー１０９とを金属接続させる方法としては、例えば、電極２０８と銅ピラー１０９との間にはんだ２０８ａを形成し、はんだ接合で電極２０８と銅ピラー１０９とを金属接続させてもよい。はんだ２０８ａは、例えば、ボール状の形状、又は、めっき処理若しくは印刷法によって形成された形状であってもよい。
【００４２】
半導体素子２０７としては、特に限定はしないが、例えば、ＧＰＵ（グラフィック処理ユニット）、ＤＲＡＭ、ＳＲＡＭ等の揮発性メモリ、フラッシュメモリ等の不揮発性メモリ、ＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）チップ、及び、これらを組合せた性能を有するチップの他、シリコンフォトニクスチップ、ＭＥＭＳ（Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍｓ、機械要素部品、センサ、アクチュエータ、電子回路を一つのシリコン基板、ガラス基板、有機材料などの上に集積化したデバイス）、センサーチップ等を用いることができる。また、ＴＳＶ（ｔｈｒｏｕｇｈ−ｓｉｌｉｃｏｎ  ｖｉａ、電子部品である半導体の実装技術の１つであり、シリコン製半導体チップの内部を垂直に貫通する電極、Ｓｉ貫通電極ともいう）を有している半導体素子を使用することができる。
【００４３】
半導体素子２０７としては、半導体素子が積層されたものも用いることができ、例えば、ＴＳＶを用いて積層したものを使用することができる。半導体素子２０７の厚みは、２００μｍ以下であることが好ましく、パッケージをさらに薄型化できる観点から、１００μｍ以下であることがより好ましい。また、半導体素子２０７の取り扱い性の観点から、３０μｍ以上であることが好ましい。
【００４４】
図１０から図２０を参照しながら、半導体パッケージ（半導体装置）３０２及び半導体パッケージ（半導体装置）３０３の製造方法について説明する。
【００４５】
図１０に示すように、まず、仮固定層１１１を、キャリア１１４上に形成する（仮固定層形成工程）。
【００４６】
使用される仮固定層１１１の形成方法は、特に限定はしないが、例えば、スピンコート、スプレーコート、ラミネート等が挙げられる。仮固定層１１１としては、例えば、ポリイミド、ポリベンゾオキサゾール、シリコン、フッ素等の非極性成分を含有した樹脂、加熱若しくはＵＶによって体積膨張若しくは発泡する成分を含有した樹脂、加熱若しくはＵＶによって架橋反応が進行する成分を含有した樹脂、及び、光照射によって発熱する樹脂を用いることができる。加熱によって体積膨張若しくは発泡する成分（発泡剤）を含有する仮固定層を用いる場合、発泡剤は、絶縁材料の硬化温度及び焼結温度の観点から、２００℃以上で急激に発泡することが好ましい。
仮固定層１１１は、取り扱い性とキャリア剥離性とを高度に両立できる観点から、例えば、光、熱等の外部刺激によって剥離しやすくなる仮固定層であることが好ましく、仮固定層が半導体装置上に残存せずに容易に剥離を可能とする観点から、加熱処理によって体積膨張する粒子を含有する仮固定層が最も好ましく使用される。
【００４７】
図１１に示すように、第１の接続用銅配線１１２を、仮固定層１１１上に形成する（銅配線形成工程）。第１の接続用銅配線１１２は、例えば、銅ペーストをインクジェット法等の印刷装置を用いて形成することができる。また、第１の接続用銅配線１１２は、例えば、銅箔のラミネート、スパッタ、めっき処理によって銅層を形成し、レジストパターンを介してエッチングすることで形成することもできる。
なお、第１の接続用銅配線１１２は、接続用電極部ともいえる。
【００４８】
図１２に示すように、まず、第１の接続用銅配線１１２が覆われるように、仮固定層１１１上に第１の絶縁層１０２を形成する（絶縁層形成工程）。次に、第１の絶縁層１０２に凹部１０３を形成する（凹部形成工程）。
形成された複数の凹部１０３のうち、第１の接続用銅配線１１２の一部が露出している凹部１０３がある。
【００４９】
図１３に示すように、凹部１０３を備える第１の絶縁層１０２上に、銅ペーストを塗布し（塗布工程）、塗布された銅ペーストを焼結処理して、第１のシード銅層１０４を形成する（焼結処理工程）。
【００５０】
図１４に示すように、第１のシード銅層１０４上にめっきを施し（めっき工程）、第１のめっき銅層１０５を形成する。
【００５１】
図１５に示すように、第１の絶縁層１０２と第１の銅層（第１のシード銅層１０４及び第１のめっき銅層１０５）とが平坦化するように、第１の絶縁層１０２上の第１の銅層を除去する（除去工程）。これにより、第１の銅配線（銅パターン）１０６が形成され、第１の配線層１１０が形成される。すなわち、凹部以外の第１の絶縁層の表面が露出されるように、第１の銅層を除去する、ともいえる。なお、除去工程は、配線形成工程ともいえる。なお、第１の銅配線とは、第１のシード銅配線と第１のめっき銅配線とを合わせたものともいえる。
【００５２】
図１６に示すように、銅配線形成工程、絶縁層形成工程、凹部形成工程、塗布工程、焼結処理工程、めっき工程、及び、除去工程を行うことにより、第１の配線層１１０の上面に、第２の接続用銅配線１１２ａ、第２の絶縁層１０２ａ、凹部１０３ａ、及び、第２の銅配線１０６ａ（第２のシード銅配線１０４ａ及び第２のめっき銅配線１０５ａ）を備える第２の配線層１１０ａが形成され、高密度配線層１００ａが得られる。
【００５３】
図１７に示すように、半導体素子２０７を、アンダーフィル材料２１０を介して、高密度配線層１００ａに搭載する。
まず、高密度配線層１００ａ上に、高密度配線層１００ａの電極２０９を形成する。高密度配線層１００ａの電極２０９は、例えば、上述した銅配線形成工程の第１の接続用銅配線１１２と同様の方法で形成してもよい。
次に、半導体素子２０７の電極２０８と高密度配線層１００ａの電極２０９とを加熱圧着によって金属接続させる。半導体素子の電極２０８と高密度配線層１００ａの電極２０９とを金属接続させる方法としては、例えば、電極２０８と電極２０９との間にはんだ２０８ａを形成し、はんだ接合で電極２０８と電極２０９とを金属接続させてもよい。
【００５４】
図１８に示すように、半導体素子２０７を絶縁材料２１２で封止する（封止工程）。
絶縁材料２１２は、例えば、液状、固形、又は、シート状の材料を使用することができる。また、絶縁材料２１２は、例えば、図１７のアンダーフィル材料２１０と兼用することもできる。
【００５５】
キャリア１１４及び仮固定層１１１を剥離し、図１９に示す、封止された配線層付き半導体素子である半導体パッケージ３０２を得る。キャリア剥離方法としては、ピール剥離、スライド剥離、加熱剥離等が挙げられる。また、剥離した後に、溶剤、プラズマ等で洗浄することもできる。剥離したキャリアはリサイクルすることもできる。
【００５６】
キャリアを剥離した配線層面に、銅パッド又はハンダを形成し、接続用電極部を形成することができる。銅パッド又はハンダの形成方法は、特に限定しないが、例えば、銅ペースト、ハンダペースト、溶融ハンダ等を、インクジェット、印刷等の手法で形成することができる。また、レジストを形成し、電解めっき又は無電解めっきによって接続用電極部を形成することもできる。接続用電極部は、単一の金属から構成されている必要はなく、複数の金属を含んでもよい。接続用電極部は、金、銀、銅、ニッケル、インジウム、パラジウム、スズ、ビスマス等を含んでもよい。
【００５７】
図２０に示すように、封止された配線層付き半導体素子である半導体パッケージ３０２を基板１１３に搭載し、半導体パッケージ３０３を作製する。
【００５８】
搭載される基板１１３の線膨張係数は、パッケージの反りを抑制できる観点から、３０ｐｐｍ／℃以下であることが好ましく、高信頼性（リフロー工程及び温度サイクル試験での剥離又はクラックを抑制できる）が得られる観点から、２０ｐｐｍ／℃以下であることがより好ましい。
【００５９】
基板１１３は、例えば、配線１２４を備える基板コア材料１２１と、基板コア材料１２１上に形成された絶縁層１２２と、絶縁層１２２の一部から露出し、配線１２４に接続している基板接続材料１２３とを有する。
また、基板１１３には、封止された配線層付き半導体素子との応力が緩和する観点から、基板接続材料１２３が露出するように、アンダーフィル材料１２５が形成されていてもよい。
なお、アンダーフィル材料２１０及びアンダーフィル材料１２５が複数存在する場合、互いに同一であってもよく、異なっていてもよい。
【００６０】
以上、本発明の一実施形態に係る半導体装置の製造方法について説明したが、本発明は上述した実施形態に限定されるものではなく、その趣旨を逸脱しない範囲で適宜変更を行ってもよい。
【符号の説明】
【００６１】
１００ａ  高密度配線層
１０１  支持体
１０２  第１の絶縁層
１０２ａ  第２の絶縁層
１０２ｂ  第３の絶縁層
１０３、１０３ａ、１０３ｂ  凹部
１０４  第１のシード銅層
１０４ａ  第２のシード銅配線
１０４ｂ  第３のシード銅配線
１０５  第１の銅層
１０５ａ  第２のめっき銅配線
１０５ｂ  第３のめっき銅配線
１０６  第１の銅配線
１０６’  第１の銅層
１０６ａ  第２の銅配線
１０６ｂ  第３の銅配線
１０９  銅ピラー
１１０  第１の配線層
１１０ａ  第２の配線層
１１０ｂ  第３の配線層
１１１  仮固定層
１１２  第１の接続用銅配線
１１２ａ  第２の接続用銅配線
１１３  基板
１１４  キャリア
１２０  高密度配線層
１２１  基板コア材料
１２２  絶縁層
１２３  基板接続材料
１２４  配線
１２５  アンダーフィル材料
２０７  半導体素子
２０８  電極
２０８ａ  はんだ
２０９  電極
２１０  アンダーフィル材料
２１２  絶縁材料
３０１、３０２  半導体パッケージ（半導体装置）
【図１】
2017092385.tif 000003
【図２】
2017092385.tif 000004
【図３】
2017092385.tif 000005
【図４】
2017092385.tif 000006
【図５】
2017092385.tif 000007
【図６】
2017092385.tif 000008
【図７】
2017092385.tif 000009
【図８】
2017092385.tif 000010
【図９】
2017092385.tif 000011
【図１０】
2017092385.tif 000012
【図１１】
2017092385.tif 000013
【図１２】
2017092385.tif 000014
【図１３】
2017092385.tif 000015
【図１４】
2017092385.tif 000016
【図１５】
2017092385.tif 000017
【図１６】
2017092385.tif 000018
【図１７】
2017092385.tif 000019
【図１８】
2017092385.tif 000020
【図１９】
2017092385.tif 000021
【図２０】
2017092385.tif 000022