(57)【要約】【課題】実施形態は、各種の表示形態の表示パネルに対して、送られてきた映像データを適応的に変換する融通性の高い信号供給回路を提供する。【解決手段】一実施形態によれば、複数の副画素の各々がメモリを有する表示装置に用いられる信号供給回路であって、外部から前記副画素に対応するｎビット単位の映像データを受け取り、前記第１映像データに基づいて、ｎビットよりも少ないｍ個の前記副画素用のデジタルデータを前記複数の副画素に供給する第１モードを備える。【選択図】図１５
2017219586.tif 000002
【特許請求の範囲】
【請求項１】
複数の副画素の各々がメモリを有する表示パネルに用いられる、信号供給回路であって、
外部から前記複数の副画素に対応するｎビット単位の第１映像データを受け取り、
前記第１映像データに基づいて、ｎビットよりも少ないｍビットの単位で前記副画素用のデジタルデータを前記複数の副画素に供給する第１モードを備える、信号供給回路。
【請求項２】
前記映像データはシリアルデータであり、前記シリアルデータを前記複数の副画素に対応するデジタルデータにパラレル変換するパラレル変換部を備え、
前記パラレル変換部は、前記ｎビット単位の前記映像データを前記ｍビットのデータに変換する、
を備える、請求項１に記載の信号供給回路。
【請求項３】
前記第１映像データはシリアルデータであり、前記シリアルデータを前記複数の副画素に対応するデジタルデータにパラレル変換するパラレル変換部を有し、
前記パラレル変換部は、複数のラッチ回路を備え、
前記パラレル変換に使用する前記複数のラッチ回路の個数は前記ｍ個の整数倍（但し０倍を除く）である、
請求項１から２のいずれかに記載の信号供給回路。
【請求項４】
画素を構成する前記副画素の個数は、前記ｍ個よりも少ないｌ個である、
請求項１から３のいずれかに記載の信号供給回路。
【請求項５】
前記ｎは前記ｌの整数倍ではない、請求項４に記載の信号供給回路。
【請求項６】
前記第１モードの前記第１映像データにダミーの映像データが含まれている、
請求項１から５のいずれかに記載の信号供給回路。
【請求項７】
第２モードを備え、
前記第２モードは、外部から前記ｎビット単位の前記複数の副画素に対応する第２映像データを受け取り、前記第２映像データに基づいて前記ｎビットよりも大きいｋビットの単位で前記副画素用のデジタルデータを前記複数の副画素に供給するモードである、
請求項１から６のいずれかに記載の信号供給回路。
【請求項８】
前記第２モードは、前記パラレル変換部は前記ｍビット単位の前記第１映像データを、１個の映像データ単位にパラレル変換する、請求項７項に記載の信号供給回路。
【請求項９】
さらに、外部シリアルデータから少なくともコマンド及びデータ区分信号を得るデータ入力適応制御回路と、
前記入力適応制御回路からの前記データ区分信号に応じて、前記外部からの前記映像データを分離するシリアルデータ処理回路と、を有する、
請求項１から８のいずれかに記載の信号供給回路。
【請求項１０】
さらに前記コマンドに応じて動作モードを切り替えるモード制御回路（１１０３）を含むことを特徴とする、
請求項９に記載の信号供給回路。
【請求項１１】
シリアルデータが入力され、該シリアルデータに含まれるシリアル映像データをパラレル変換し、パラレル映像データを出力するシリアルデータ処理回路と、
前記パラレル映像データをラッチして表示パネルに配列されている対応する各副画素に振り分け処理した、出力パラレル映像データを得るデータ変換部と、
前記表示パネルの副画素配列のタイプ情報と、前記シリアルデータに含まれる前記シリアル映像データのモードに応じて、前記シリアルデータ処理回路のパラレル変換動作及び前記データ変換部の前記ラッチタイミング及び振り分け処理の形態を制御する入力適応制御回路とを備える、
表示装置。
【請求項１２】
前記シリアルデータに含まれるシリアル映像データの１つの単位が８ビットであり、前記データ変換部は、前記振り分け処理した前記出力パラレル映像データとして、前記８ビットよりも少ないビット数の単位として出力する、
請求項１１に記載の表示装置。
【請求項１３】
前記シリアルデータは、前記シリアル映像データが赤（Ｒ）、緑（Ｇ）、青（Ｂ）、ダミー（ＤＵＭ）の４ビットモードデータ、又は、前記シリアル映像データが赤（Ｒ）、緑（Ｇ）、青（Ｂ）を含む３ビットモードデータ、又は、前記シリアル映像データが“１”と“０”を含む１ビットモードデータである、
請求項１１又は１２に記載の表示装置。
【請求項１４】
前記シリアルデータは、前記シリアル映像データが４ビットデータモード又は３ビットデータモード又は１ビットデータモードであるかを示すモードテーブルを含む、
請求項１１から１３のいずれかに記載の表示装置。
【請求項１５】
前記シリアルデータは、前記パラレル映像データの書き込み先を示すアドレスデータを含む、
請求項１３に記載の表示装置。
【請求項１６】
前記表示パネルが赤（Ｒ）、緑（Ｇ）、青（Ｂ）の副画素配列を有し、前記映像データが赤（Ｒ）、緑（Ｇ）、青（Ｂ）、ダミー（ＤＵＭ）の４ビットデータモードである場合、前記データ変換部は、前記振り分け処理で、前記ダミー（ＤＵＭ）を破棄し、前記赤（Ｒ）、緑（Ｇ）、青（Ｂ）の映像データを前記出力パラレル映像データとして出力する、
請求項１３に記載の表示装置。
【請求項１７】
前記表示パネルが赤（Ｒ）、緑（Ｇ）、青（Ｂ）の副画素配列を有し、前記映像データが赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３ビットデータモードである場合、前記データ変換部（２３００）は、前記振り分け処理で、前記赤（Ｒ）、緑（Ｇ）、青（Ｂ）の映像データを前記出力パラレル映像データとして出力する、
請求項１３に記載の表示装置。
【請求項１８】
前記表示パネルが赤（Ｒ）、緑（Ｇ）、青（Ｂ）の副画素配列を有し、前記映像データが“１”と“０”を含む１ビットデータモードである場合、前記データ変換部（２３００）は、前記振り分け処理で、１ビットの前記映像データを前記出力パラレル映像データとして出力する、
請求項１３に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この実施形態は信号供給回路及び表示装置に関する。
【背景技術】
【０００２】
液晶表示装置は、制御装置と表示パネルを含む。表示パネルその表示エリアにおいて、基本的に、複数の画素が行方向（以下Ｘ方向と称する）と列方向（以下Ｙ方向と称する）とに配列されている。Ｘ方向は、Ｙ方向と交差する方向である。近年、種々のタイプの表示パネルが市場に出回っている。大きく分類すると、モノクロ表示を行う表示パネル（以下モノクロ表示パネルと称する）と、カラー表示を行う表示パネル（以下カラー表示パネルと称する）がある。モノクロ表示パネルは、階調表示が可能なものと、階調表示ができないものが含まれる。またカラー表示パネルのタイプとしては、カラーフィルタとして、Ｒ（赤）フィルタ、Ｇ（緑）フィルタ及びＢ（青）フィルタを備えるものと、Ｒ（赤）フィルタ、Ｇ（緑）フィルタ及びＢ（青）フィルタに加えてＷ（白）フィルタを備えるものもある。
【０００３】
表示パネルのドット表示単位は、画素により実現される。ここでモノクロ表示パネルのドット表示画素は、単純に画素（或いはモノクロ画素）と称される。一方、カラー表示パネルのドット表示画素は、副画素と称され、該カラー表示パネルは、各種の色合いを表示するために、赤（Ｒ）副画素、緑（Ｇ）副画素及び青（Ｂ）副画素を備えるものと、Ｒ副画素、Ｇ副画素、Ｂ副画素及び白（Ｗ）副画素を備えるものがある。  
なお白（Ｗ）副画素は、Ｒ副画素、Ｇ副画素、Ｂ副画素と比べて光の利用効率が高く、その透過率はＲ副画素、Ｇ副画素、Ｂ副画素の透過率の約３倍である。このためにＷ副画素が利用されると、表示パネルの表示輝度を上げることができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１３−１８６２９４号公報
【特許文献２】特開２０１４−１８６２８３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで液晶表示装置に映像データ（画像データと称してもよい）を供給する外部装置としては、Ｒ、Ｇ、Ｂの映像データを出力するものが多い。また今後は、映像データとして、モノクロ映像データを出力する外部装置、Ｒ、Ｇ、Ｂ及びダミー映像データを出力する外部装置など各種のタイプが出現することが考えられる。
【０００６】
上記したように今後は、各種タイプの外部装置が存在し、また各種タイプの表示パネルが存在する状況が考えられる。このために、外部装置から映像データを取り込み液晶表示装置で表示するシステムを設計する場合、いずれか一方のタイプ（外部装置又は表示パネルのタイプ）が決定された場合、他方のタイプ（表示パネル又は外部装置のタイプ）も決定される。
【０００７】
しかし上記したシステムの設計を行うと、出来上がったシステムは融通性に欠けるという問題がある。例えば、外部装置が交換された場合、新しい外部装置は、今まで使用していた液晶表示装置の表示パネルに適合しない場合がある。逆に液晶表示装置が交換された場合、新しい液晶表示装置は、今まで使用していた外部装置に適合しない場合ある。
【０００８】
そこで、本実施形態によれば、外部装置から入力する映像データのタイプと表示パネルのタイプに応じて適応的に変換処理を実現し、融通性の高い信号供給回路及び表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
一実施形態は、複数の副画素の各々がメモリを有する表示装置に用いられる信号供給回路であって、外部から前記副画素に対応するｎビット単位の映像データを受け取り、前記第１映像データに基づいて、ｎビットよりも少ないｍビットの前記副画素用のデジタルデータを前記複数の副画素に供給する第１モードを備える、ことを基本とする。
【図面の簡単な説明】
【００１０】
【図１】図１は一実施形態である信号供給回路及び表示装置の全体的構成を概略的に示す図である。
【図２Ａ】図２Ａはメモリを有する画素の基本構成を示す回路図である。
【図２Ｂ】図２Ｂはメモリを有する画素において、メモリにデータが書き込まれる際の動作例を示す図である。
【図３】図３はメモリを有する画素にデータが保持された期間（表示期間）の状態例を示す図である。
【図４】図４はメモリを有する画素にデータが保持された期間（表示期間）の動作例を説明するために示した波形及び保持データの例を示す図である。
【図５】図５は図２Ａの回路構成をさらに具体化して示す回路図である。
【図６】図６は、実施形態に適用される表示パネルの一例を示す図である。
【図７】図７は、実施形態に適用される他の表示パネルの一例を示す図である。
【図８】図８は、実施形態に適用されるさらに他の表示パネルの一例を示す図である。
【図９】図９は、映像データ提供装置から出力されるシリアルデータの一例を示す図である。
【図１０】図１０は、映像データ提供装置から出力されるシリアルデータの他の一例を示す図である。
【図１１】図１１は、映像データ提供装置から出力されるシリアルデータのまた他の例を示す図である。
【図１２】図１２は、映像データ提供装置から出力されるシリアルデータのさらにまた他の例を示す図である。
【図１３】図１３は、映像データ提供装置から出力されるシリアルデータのまた他の例を示す図である。
【図１４】図１４は、映像データ提供装置から出力されるシリアルデータのさらにまた他の例を示す図である。
【図１５】図１５は、実施形態に関わる信号供給回路の内部構成の一例を示す図である。
【図１６】図１６は、実施形態に関わる信号供給回路の内部のシリアルデータ処理回路の構成の一例を示す図である。
【図１７】図１７は、実施形態に関わる信号供給回路の内部のデータ変換部の構成の一例を示す図である。
【図１８】図１８は、実施形態に関わる信号供給回路が適応的に対応できる映像データ提供装置と表示パネルとのタイプを示す説明図である。
【図１９】図１９は、実施形態において、ＲＧＢＷのカラーフィルタを備える表示パネルが採用された場合、信号供給回路の各種処理モードを説明する説明図である。
【図２０】図２０は、実施形態において、ＲＧＢのカラーフィルタを備える表示パネルが採用された場合、信号供給回路の各種処理モードを説明する説明図である。
【図２１】図２１は、実施形態において、モノクロの表示パネルが採用された場合、信号供給回路の各種処理モードを説明する説明図である。
【図２２】図２２は、実施形態において、ＲＧＢのカラーフィルタを備える表示パネルが採用され、そして映像データ提供装置から４ビットデータモードの映像データが供給された場合、並列化されたデータＤ１−Ｄ８が振り分け回路２３０１に同時化されて取り込まれるときの動作を説明するためのタイミング図である。
【図２３】図２３は、実施形態において、ＲＧＢのカラーフィルタを備える表示パネルが採用され、そして映像データ提供装置から３ビットデータモードの映像データが供給された場合、並列化されたデータＤ１−Ｄ８が振り分け回路２３０１に同時化されて取り込まれるときの動作を説明するためのタイミング図である。
【図２４】図２４は、実施形態において、ＲＧＢのカラーフィルタを備える表示パネルが採用され、そして映像データ提供装置から１ビットデータモードの映像データが供給された場合、並列化されたデータＤ１−Ｄ８が振り分け回路２３０１に同時化されて取り込まれるときの動作を説明するためのタイミング図である。
【図２５Ａ】図２５Ａは、図２２に示したデータ変換処理が実行される際に形成されるラッチパルス生成回路２３０５内のシフトレジスタＲｅｇ４１−Ｒｅｇ４８のシフトデータ帰還系路の一例を示す図である。
【図２５Ｂ】図２５Ｂは、図２３に示したデータ変換処理が実行される際に形成されるラッチパルス生成回路２３０５内のシフトレジスタＲｅｇ４１−Ｒｅｇ４８のシフトデータ帰還系路の一例を示す図である。
【図２５Ｃ】図２５Ｃは、図２４に示したデータ変換処理が実行される際に形成されるラッチパルス生成回路２３０５内のシフトレジスタＲｅｇ４１−Ｒｅｇ４８のシフトデータ帰還系路の一例を示す図である。
【図２６】図２６は、データ変換部２３００内にさらにＷデータ生成回路２３０７が設けられた実施形態を示す図である。
【発明を実施するための形態】
【００１１】
以下、実施の形態について図面を参照して説明する。実施形態の開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。
【００１２】
また本明細書の以後の説明において、色フィルタＲ、Ｇ、Ｂ、Ｗ、副画素Ｒ、Ｇ、Ｂ、Ｗ、映像データＲ、Ｇ、Ｂ、色フィルタＲ、Ｇ、Ｂ、Ｗ、出力ラインＲ、Ｇ、Ｂ、Ｗ、信号Ｒ、Ｇ、Ｂ、Ｗを用いている。色フィルタＲ、Ｇ、Ｂ、Ｗは、赤、緑、青、及び白のフィルタを意味し、副画素Ｒ、Ｇ、Ｂ、Ｗは、色フィルタＲ、Ｇ、Ｂ、Ｗを有する副画素を意味する。また出力ラインＲ、Ｇ、Ｂ、Ｗは、副画素Ｒ、Ｇ、Ｂ、Ｗに振り分けられるべき映像データが出力されるラインを意味する。映像データＲ、Ｇ、Ｂは、副画素Ｒ、Ｇ、Ｂに振り分けられるべき映像データを意味する。
【００１３】
図１は、表示パネルＰＮＬの構成一例を概略的に示す図である。表示装置は、アクティブマトリクスタイプの表示パネルＰＮＬを備えている。表示パネルＰＮＬは、第１基板ＳＵＢ１と、第１基板ＳＵＢ１に対向配置された第２基板ＳＵＢ２と、第１基板ＳＵＢ１と第２基板ＳＵＢ２との間に保持された液晶層ＬＱと、を備える。第２基板ＳＵＢ２は、一点鎖線で示している。  
【００１４】
表示エリアＤＡは、第１基板ＳＵＢ１と第２基板ＳＵＢ２との間に液晶層ＬＱが保持された領域に相当し、例えば、四角形状であり、この領域にはマトリクス状に配置された複数の副画素ＰＸ（ＰＸ１１，ＰＸ１２，・・・・）が配置されている。
【００１５】
第１基板ＳＵＢ１は、表示エリアＤＡにおいて、第１方向Ｘに沿って延出した複数のゲート線Ｇ（Ｇ１〜Ｇｎ）、第１方向Ｘのゲート線Ｇに交差し、第２方向Ｙに沿って延出した複数の信号線Ｓ（Ｓ１〜Ｓｍ）を備えている。  
【００１６】
各ゲート線Ｇ（Ｇ１〜Ｇｎ）は、表示エリアＤＡの外側に引き出され、ゲート線駆動回路（第１駆動回路）ＧＤに接続されている。各信号線Ｓ（Ｓ１〜Ｓｍ）は、表示エリアＤＡの外側に引き出され、ソース線駆動回路（第２駆動回路）ＳＤに接続されている。第１駆動回路ＧＤ及び第２駆動回路ＳＤは、例えばその少なくとも一部が第１基板ＳＵＢ１上に形成され、制御装置（駆動ＩＣチップ或いは液晶ドライバと称される場合もある）ＣＰと接続されている。
【００１７】
第２駆動回路ＳＤは、制御装置ＣＰから受け取った画素信号を、この画素信号が対応する信号線を介して対応する副画素に供給するために、マルチプレクサＭＰＸを備えている。つまりマルチプレクサＭＰＸは、受け取った例えば１ライン分の複数の画素信号を適切な信号線に出力する。
【００１８】
制御装置ＣＰは、第１駆動回路ＧＤ及び第２駆動回路ＳＤを制御するために、クロック及びタイミングパルス生成回路（コントローラ或いはシーケンサと称してもよい）を内蔵し、表示パネルＰＮＬを駆動するのに必要な信号を供給する信号供給源として機能する。制御装置ＣＰは、信号供給回路１１０を含む。信号供給回路１１０は、第２駆動回路ＳＤに映像データを与えるとき、映像データのタイプに応じて、動作モードを切り替える入力適応制御回路（後述する）を含む。映像データのタイプとは、後で詳しく説明するが、映像データが例えば、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の映像データである場合、赤（Ｒ）、緑（Ｇ）、青（Ｂ）、ダミー（ＤＵＭ）の映像データである場合、赤（Ｒ）、緑（Ｇ）、青（Ｂ）、白（Ｗ）の映像データである場合、或いは単なる１ビットの映像データである場合などがある。  
【００１９】
図示した例では、制御装置ＣＰは、表示パネルＰＮＬの表示エリアＤＡの外側において、第１基板ＳＵＢ１上に実装されている。
【００２０】
共通電極ＣＥは、第２基板ＳＵＢ２に透明材質で形成され、表示エリアＤＡの全域に対応しており、例えば、複数の副画素ＰＸに対して共通に形成されている。共通電極ＣＥは、表示エリアＤＡの外側に引き出され、制御装置ＣＰ内部の給電部に接続されている。給電部からは、一定の共通電圧を出力する。
【００２１】
複数の副画素ＰＸには、色フィルタが所定の規則で配列されている。色フィルタは、液晶層ＬＱを挟むように画素電極に対向し、第２基板ＳＵＢ２に形成されている。
【００２２】
図２Ａは、メモリを有する前記副画素ＰＸ（又は画素）の構成を示している。この副画素ＰＸにおいて、信号線ＳにスイッチＳＷ０の一端が接続され、このスイッチＳＷ０の他端がメモリＭ０に接続されている。メモリＭ０は、例えばインバータＩＮ１、ＩＮ２を有し、このインバータＩＮ１、ＩＮ２は逆方向に並列接続されている。インバータＩＮ１の入力端子（インバータＩＮ２の出力端子）は、スイッチＳＷ１の制御端子に接続されている。またインバータＩＮ１の出力端子（インバータＩＮ２の入力端子）は、スイッチＳＷ２の制御端子に接続されている。スイッチＳＷ１の入力端子は、第１の信号ラインＰｏａに接続され、出力端子は、液晶層に形成された表示素子の画素電極ＰＥに接続されている。またスイッチＳＷ２の入力端子は、第２の信号ラインＰｏｂに接続され、出力端子は、前記画素電極ＰＥに接続されている。第１の信号ラインＰｏａには、第１の信号（表示用信号）ｘＦＲＰが供給され、第２の信号ラインＰｏｂには、第２の信号（非表示用信号）ＦＲＰが入力している。これらの第１の信号ｘＦＲＰと第２の信号ＦＲＰは、互いに逆位相の関係となる交流信号であり、図１で説明した制御装置ＣＰで生成されている。前記画素電極ＰＥに対向する共通電極ＣＥには、制御装置ＣＰから共通信号ＶＣＯＭが供給されている。共通信号ＶＣＯＭは、第２の信号ＦＲＰと同位相の交流信号である。
【００２３】
図２Ｂは、上記した副画素ＰＸのメモリＭ０にデータ“１”が書き込まれる際の動作例を示している。ゲート線ＧにゲートパルスＧＡＴＥＤが供給されるとスイッチＳＷ０がオンし、またこのとき信号線Ｓに信号ＳＩＧ（データ“１”）が出力されると、メモリＭ０にデータ“１”（＝ハイレベル）が書き込まれ保持される。この時、インバータＩＮ１は、入力を反転するので、このインバータＩＮ１の出力は“０”（＝ローレベル）となる。インバータＩＮ２の入力はローレベルであるからこのインバータＩＮ２の出力はハイレベルとなる。ここで、スイッチＳＷ０がオフされるとメモリＭ０は、データ“１”を保持する。
【００２４】
即ち、図３に示すように、スイッチＳＷ０がオフし、メモリＭ０にデータ“１”が保持される。すると、メモリＭ０の出力によりスイッチＳＷ１がオン、スイッチＳＷ２がオフとなる。この結果、表示素子（液晶層）ＬＱの画素電極ＰＥには、第１の信号ｘＦＲＰが印加され、共通電極ＣＥには共通信号ＶＣＯＭが印加される。
【００２５】
図４は上記した副画素ＰＸにおいて、画素電極ＰＥと共通電極ＣＥと間に生じる電位差の変化を示している。図４の時間ｔ０〜ｔ１では、画素電極ＰＥに第１の信号ｘＦＲＰが印加され、共通電極ＣＥに共通信号ＶＣＯＭが印加されている様子を示している。第１の信号ｘＦＲＰと共通信号ＶＣＯＭとは、逆位相の関係にあるから、画素電極ＰＥと共通電極ＣＥの間には、高い電位差が生じている。この時、ノーマリーブラックの場合は表示素子は表示状態を形成する。
【００２６】
ここで、メモリＭ０にデータ“０”が保持されたとする。すると、スイッチＳＷ１がオフし、スイッチＳＷ２がオンする。このため、図４の時間ｔ１〜ｔ２に示すように、画素電極ＰＥに第２の信号ＦＲＰが印加され、共通電極ＣＥに共通信号ＶＣＯＭが印加される。このときは第２の信号ＦＲＰと共通信号ＶＣＯＭとは、同位相の関係にあるから、画素電極ＰＥと共通電極ＣＥの間は、低い電位差となる。この時、表示素子は非表示状態を形成する。
【００２７】
図５は、図２Ａ、図２Ｂ、図３に示した副画素の回路構成をさらに詳しく示している。スイッチＳＷ０は、例えば薄膜トランジスタＱ０で構成されている。またメモリＭ０は、薄膜トランジスタＱ１、Ｑ２、Ｑ３及びＱ４で構成されている。スイッチＳＷ１は、薄膜トランジスタＱ５、Ｑ６で構成され、スイッチＳＷ２は、薄膜トランジスタＱ７，Ｑ８で構成れている。メモリＭ０にデータ“１”が書き込まれると、薄膜トランジスタＱ１，Ｑ４がオンし、薄膜トランジスタＱ２，Ｑ３がオフする。メモリＭ０の出力により、薄膜トランジスタＱ５、Ｑ６がオンし、薄膜トランジスタＱ７、Ｑ８がオフする。メモリＭ０にデータ“０”が書き込まれると、薄膜トランジスタＱ２，Ｑ３がオフし、薄膜トランジスタＱ１，Ｑ４がオフする。メモリＭ０の出力により、薄膜トランジスタＱ５、Ｑ６がオフし、薄膜トランジスタＱ７、Ｑ８がオンする。
【００２８】
図６は、一実施形態である信号供給回路及び表示装置において、特に制御装置ＣＰ内の構成要素を示している。また表示パネルＰＮＬの表示エリアＤＡには、副画素ＰＸに対応する色フィルタの配置例を示している。この配列は、Ｘ方向へ色フィルタＲ、Ｇ、Ｂ、Ｒ、Ｇ、Ｂ・・・が繰り返し配列されており、Ｙ方向へ、同色の色フィルタが、連続して配列されている。即ち、この配置例は、例えば第１列が色フィルタＲ、第２列が色フィルタＧである。そして第３列は色フィルタＢである。なお色フィルタの配置例は、図に示す配置順序だけでなく種々の配置例があることは勿論である。
【００２９】
制御装置ＣＰは、信号供給回路１１０の他に、電源回路１２４、クロック及びタイミングパルス生成回路１２３、映像データ処理回路１２５、表示電位制御回路１２６などを含む。電源回路１２４は、外部のバッテリーから受け取った電源電圧を用いて種々の電圧を生成する。クロック及びタイミングパルス生成回路１２３は、制御装置ＣＰ内部及びゲート線駆動回路ＧＤ、信号線駆動回路ＳＤなどで用いる各種のクロック、種々のタイミング信号を生成する。
【００３０】
制御装置ＣＰは、外部装置（ホストコンピュータと称してもよい）３００からフレキシブル基板３０１に形成された接続ラインを介して映像信号、同期信号、制御データ等を受け取る。映像データ、同期信号は映像データ処理回路１２５に入力されて、表示パネルＰＮＬに供給するための映像データに変換される。制御データは、クロック及びタイミングパルス生成回路１２３に取り込まれ、表示装置の動作を制御するために用いられる。  
制御装置ＣＰ内の表示電位制御回路１２６は、基本的には図２Ａ、図２Ｂ、図３で説明した第１の信号ｘＦＲＰ又は第２の信号ＦＲＰを生成している。また表示電位制御回路１２６は、白、黒反転点灯やネガ、ポジ反転点灯などの特殊表示状態を得る際に、図２Ａ、図２Ｂ、図３で説明した第１の信号ｘＦＲＰ又は第２の信号ＦＲＰを変化させて画素電極に印加してもよい。  
【００３１】
外部装置３００又は制御装置ＣＰに対して、映像データ提供装置４１０からシリアルデータが与えられる。映像データ提供装置４１０から外部装置３００又は制御装置ＣＰにシリアルデータを供給する方法としては、無線による送受信システムを利用する方法、或いは有線による送受信システムを利用する方法のいずれでもよい。または、映像データ提供装置４１０は、インターネットを介してデータを送信するものであってもよい。  
【００３２】
本表示装置の信号供給回路１１０は、映像データ提供装置４１０からのシリアルデータを柔軟に処理することができる。このシリアルデータは、８ビット単位の映像データの他に各種のコマンド（制御データ）、アドレスデータなどを含むことができる。このシリアルデータは、直接信号供給回路１１０に入力してもよい。シリアルデータに含まれる映像データとしては、仕様規格或いは製造メーカに応じて各種のタイプがあるが、後述するように信号供給回路１１０は、映像データ提供装置４１０からのシリアルデータを柔軟に処理することができる。
【００３３】
図７は、図６に示した表示パネルＰＮＬの色フィルタの配列とは異なる配列を備えた表示装置の例である。図６と同一部分には、図６と同一符号を付して説明は省略する。図７の色フィルタの配置例は、例えば第１列が色フィルタＲ、第２列が色フィルタＧである。そして第３列は色フィルタＢとＷが交互に配置されている。さらに第４列がＲ、第５列がＧである。そして第６の列は色フィルタＷとＢが交互に配置されている。このような色フィルタ配置例が、Ｘ方向へ繰り返し配置されている。ここで第３列、第６列、第９列を行方向（Ｘ方向）へ見ると、色フィルタＷ、Ｂ、Ｗ、Ｂ、・・・のように色フィルタＷとＢが繰り返し配列されている。なお４つの色フィルタ（副画素）Ｗ、Ｂ、Ｗ、Ｂ、・・・の配列パターンは各種のパターンがあるが、本実施形態に適用されるパターンはいずれのパターンであってもよい。
【００３４】
図８は、さらに別の表示パネルＰＮＬの例を示す図である。この表示パネルＰＮＬはモノクロ表示用の表示パネルであり、色フィルタを備えず、各画素の開口領域は透明である。なお、例えば光源から照射された光の位相差や波長を調整するための補正用色フィルタを備えても良い。
【００３５】
一般にデジタルデバイスで処理されるデータは、バイト単位（例えば８ビット単位、１６ビット単位、３２ビット単位等）で取り扱われることが多い。映像データ提供装置４１０も８ビット単位でシリアルデータを出力する装置である。
【００３６】
図９乃至図１４は、映像データ提供装置４１０から提供されるシリアルデータの各種の伝送形態例を示している。伝送ラインにおいては、映像データ、制御データ、アドレスデータなどが一定のルールで伝送されるが映像データには各種のタイプが存在するので以下に説明する。
【００３７】
ＳＣＳは、あるまとまったシリアルデータが伝送される期間を指定する期間指定信号（同期信号或いはイネーブル期間信号と称してもよい）である。このＳＣＳは、例えばシリアルデータＳＩに含まれる例えばフレーミング信号（一定のパルスパターンで送られてくる同期引き込み用の信号：図では省略）をシステムが検出したときに立ち上がる。
ＳＩは、シリアルデータであり、先のフレーミング信号、モード制御データ（Ｍ０、Ｍ１・・・Ｍ５）、ゲートラインアドレス指定データ（ＡＧ９、ＡＧ８、ＡＧ７、・・・ＡＧ０）、映像データ、ダミーデータ、その他などが含まれる。さらにデータの境界を示す同期クロック、エラー訂正コードなどが含まれてもよい。  
【００３８】
ＳＣＬＫは、シリアルクロック（或いはシステムクロック）であり、シリアルデータに同期しており、シリアルデータをサンプリングすることができる。上記のシリアルデータを受け取るシリアルデータ処理部では、８ビット単位のシリアルデータを判断し、映像データ、制御データ、アドレス指定データなどを分離する。映像データは、後述するデータ変換部（データ制御部と称してもよい）に伝送される。制御データ、アドレス指定データなどは、制御装置ＣＰ内で出力タイミングなどが調整され、信号供給回路１１０、ゲート線駆動回路ＧＤなどに送られる。
【００３９】
図９は、映像データ提供装置４１０から送られてくるシリアルデータに含まれる映像データが、映像データＲ、Ｇ、Ｂの例である。このタイプの映像データのモードは、３ビットデータモード（３ｂｉｔ−ｄａｔａ  ｍｏｄｅ）と称される。  
シリアルデータの中の６クロック分のＭ０−Ｍ５は、モードテーブル（Ｍｏｄｅ  ｔａｂｌｅ）を構成するデータである。この伝送形態の場合は、モードテーブルがＭ０＝Ｈ（ハイレベル）、Ｍ１＝Ｌ（ローレベル）／Ｈ（ハイレベル）、Ｍ２、Ｍ３、Ｍ４＝Ｌ（ローレベル）、Ｍ５＝−（不定）を示している。この情報は映像データが、映像データＲ、Ｇ、Ｂのタイプであることを意味する。  
【００４０】
またこの伝送形態では、ＳＣＳが指定する１つの指定期間に、単一ライン（１ラインと称してもよい）分の映像データが伝送されてくる。この伝送形態は、シングルライン更新モード（Ｓｉｎｇｌｅ  ｌｉｎｅｓ  ｕｐｄａｔｅ  ｍｏｄｅ）と称される。即ち、この伝送形態は、ＳＣＳが指定する１つの指定期間に、１ライン分（Ｘ方向の１ライン分）の映像データＲ、Ｇ、Ｂが伝送される。この伝送形態は、例えば信号供給回路及び又は制御装置により認識される。信号供給回路及び又は制御装置は、データ伝送期間（Ｄａｔａ  ｔｒａｎｓｆｅｒ  ｐｅｒｉｏｄ）のダミーデータの連続期間（例えば７クロック期間をオーバーしたとき）を判定することで、認識される。即ちＳＣＳが指定する１つの指定期間に１ライン分が更新されることが認識される。  
【００４１】
図９に示すように、ＳＣＳが立ち上がる（論理１になる）と、システムクロックに同期してＭ０−Ｍ５の配列が到来する。このＭ０−Ｍ５のデータ配置期間は、モード選択期間（Ｍｏｄｅ  ｓｅｌｅｃｔ  ｐｅｒｉｏｄ）と称される。次に、ゲートラインアドレス指定データ（ＡＧ９、ＡＧ８、ＡＧ７、・・・ＡＧ０）が続く、このデータ配置期間は、ゲートラインアドレス選択期間（Ｇａｔｅ  ｌｉｎｅ  ａｄｄｒｅｓｓ  ｓｅｌｅｃｔ  ｐｅｒｉｏｄ）と称される。このゲートラインアドレス指定データにより、次に到来する映像データの書き込みラインが決定される。次に映像データＲ、Ｇ、Ｂが繰り返し配置されて到来する、図では、データＤ１Ｒ、Ｄ１Ｇ、Ｄ１Ｂ、Ｄ２Ｒ、Ｄ２Ｇ、Ｄ２Ｂ、Ｄ３Ｒ、Ｄ３Ｇ、Ｄ３Ｂ・・・・ＤｎＲ、ＤｎＧ、ＤｎＢとして示している。この期間は、データ書き込み期間（Ｄａｔａ  ｗｒｉｔｅ  ｐｅｒｉｏｄ）と称される。次の期間は、データ伝送期間（Ｄａｔａ  ｔｒａｎｓｆｅｒ  ｐｅｒｉｏｄ）と称され、上記のデータが、データ処理部で抽出され、映像データが表示パネルに書き込むまでの猶予を与える期間である。
【００４２】
図１０は、映像データ提供装置４１０から送られてくるシリアルデータに含まれる映像データが、映像データＲ、Ｇ、Ｂの例である。このタイプの映像データのモードは、３ビットデータモード（３ｂｉｔ−ｄａｔａ  ｍｏｄｅ）と称される。この場合は映像に関するモードテーブルがＭ０＝Ｈ、Ｍ１＝Ｌ／Ｈ、Ｍ２、Ｍ３、Ｍ４＝Ｌ、Ｍ５＝−（不定）である。
【００４３】
この伝送形態の場合は、ＳＣＳが指定する１つの指定期間に、複数ライン分（Ｙ方向の複数ライン分）の映像データＲ、Ｇ、Ｂが伝送されてくる。即ち、ＳＣＳが指定する１つの指定期間に複数ライン分が更新される。この伝送形態は、マルチプルライン更新モード（Ｍｕｌｔｉｐｌｅ  ｌｉｎｅｓ  ｕｐｄａｔｅ  ｍｏｄｅ）と称される。したがって、この伝送形態の場合は、ゲートラインアドレス選択期間（Ｇａｔｅ  ｌｉｎｅ  ａｄｄｒｅｓｓ  ｓｅｌｅｃｔ  ｐｅｒｉｏｄ）とデータ書き込み期間（Ｄａｔａ  ｗｒｉｔｅ  ｐｅｒｉｏｄ）とのペアが複数回繰り替えしている。図１０では、１回目のゲートラインアドレス選択期間のデータにより、指定されるゲートラインをＧａｔｅ  １ｓｔ  ｌｉｎｅとして示し、２回目のゲートラインアドレス選択期間のデータにより、指定されるゲートラインをＧａｔｅ  ２ｎｄ  ｌｉｎｅとして示し、ｍ回目のゲートラインアドレス選択期間のデータにより、指定されるゲートラインをＧａｔｅ  ｍｔｈ  ｌｉｎｅとして示している。他方式は、図９に示した例と同じである。
【００４４】
図１１は、映像データ提供装置４１０から送られてくるシリアルデータに含まれる映像データが、モノクロの例である。このタイプの映像データのモードは、１ビットデータモード（１ｂｉｔ−ｄａｔａ  ｍｏｄｅ）と称される。この場合、映像に関するモードテーブルは、Ｍ０＝Ｈ、Ｍ１＝Ｌ／Ｈ、Ｍ２、Ｍ３＝Ｌ、Ｍ４＝Ｈ、Ｍ５＝−（不定）である。
【００４５】
ここでの映像データは、ＳＣＳが指定する１つの指定期間に、単一ライン（１ラインと称してもよい）分が伝送されてくる。この伝送形態は、シングルライン更新モード（Ｓｉｎｇｌｅ  ｌｉｎｅｓ  ｕｐｄａｔｅ  ｍｏｄｅ）と称される。他の項目に関する方式は、図９、図１０等に示した例と同じである。
【００４６】
図１２は、映像データ提供装置４１０から送られてくるシリアルデータに含まれる映像データが、モノクロの例である。このタイプの映像データのモードは、１ビットデータモード（１ｂｉｔ−ｄａｔａ  ｍｏｄｅ）と称される。映像に関するモードテーブルは、Ｍ０＝Ｈ、Ｍ１＝Ｌ／Ｈ、Ｍ２、Ｍ３＝Ｌ、Ｍ４＝Ｈ、Ｍ５＝−（不定）である。
【００４７】
一方、ここでの映像データは、ＳＣＳが指定する１つの指定期間に、複数ライン（マルチラインと称してもよい）分が伝送されてくる。この伝送形態は、マルチライン更新モード（Ｍｕｌｔｉｐｌｅ  ｌｉｎｅｓ  ｕｐｄａｔｅ  ｍｏｄｅ）と称される。他の項目に関する方式は、図９、図１０、図１１等に示した例と同じである。
【００４８】
図１３は、映像データ提供装置４１０から送られてくるシリアルデータに含まれる映像データが、映像データＲ、Ｇ、Ｂ及びダミー（ＤＵＭ）の例である。このタイプの映像データのモードは、４ビットデータモード（４ｂｉｔ−ｄａｔａ  ｍｏｄｅ）と称される。映像に関するモードテーブルは、Ｍ０＝Ｈ、Ｍ１＝Ｌ／Ｈ、Ｍ２、Ｍ３＝Ｈ、Ｍ４＝−（不定）、Ｍ５＝−（不定）である。この伝送形態では、ＳＣＳが指定する１つの指定期間に、単一ライン（１ラインと称してもよい）分の映像データが伝送されてくる。この伝送形態は、シングルライン更新モード（Ｓｉｎｇｌｅ  ｌｉｎｅｓ  ｕｐｄａｔｅ  ｍｏｄｅ）と称される。他の項目に関する方式は、図９、図１０等に示した例と同じである。
【００４９】
図１４は、映像データ提供装置４１０から送られてくるシリアルデータに含まれる映像データが、映像データＲ、Ｇ、Ｂ及びダミー（ＤＵＭ）の例である。このタイプの映像データのモードは、４ビットデータモード（４ｂｉｔ−ｄａｔａ  ｍｏｄｅ）と称される。映像に関するモードテーブルは、Ｍ０＝Ｈ、Ｍ１＝Ｌ／Ｈ、Ｍ２、Ｍ３＝Ｈ、Ｍ４＝−（不定）、Ｍ５＝−（不定）である。この伝送形態では、ＳＣＳが指定する１つの指定期間に、複数ライン（マルチラインと称してもよい）分の映像データが伝送されてくる。この伝送形態は、マルチライン更新モード（Ｍｕｌｔｉ  ｌｉｎｅｓ  ｕｐｄａｔｅ  ｍｏｄｅ）と称される。他の項目に関する方式は、図９、図１０、図１１、図１２、図１３等に示した例と同じである。
【００５０】
図１５は、上記したシリアルデータを受信して処理する信号供給回路１１０の一実施形態を示している。入力端子２１０３には、シリアルデータが入力される。入力端子２１０３は、データ解析・分離制御回路２２０１と、シリアルデータ処理回路２２００に接続されている。データ解析・分離制御回路２２０１は、図１０乃至図１４で説明したデータモードのうちどのデータモードのシリアルデータが入力しているかを判断することができる。データ解析・分離制御回路２２０１は、ＳＣＳ及びＳＣＬＫに同期して動作し、仕様書により予め取り決められているルールに従い区分信号を生成する。そしてこの区分信号により、モード制御データ（Ｍ０、Ｍ１・・・Ｍ５）、ゲートラインアドレス指定データ（ＡＧ９、ＡＧ８、ＡＧ７、・・・ＡＧ０）、映像データ、ダミーデータ、その他を分離することができる。
【００５１】
データ解析・分離制御回路２２０１は、入力したシリアルデータの中からモードテーブルを判定し、図９乃至図１４に示したシリアルデータのうちどのタイプの映像データ（４ビット或いは３ビット或いは１ビットデータモードと称した）であり、どの更新モードであるかを判定することができる。また、映像データの書き込み先であるゲートラインのアドレスを指定するゲートラインアドレスデータを分離することができる。このアドレスデータは、ゲート線駆動回路ＧＤなどを制御するクロック及びタイミングパルス生成回路１２３に与えられる。クロック及びタイミングパルス生成回路１２３は、ゲートラインアドレスデータに基づいて、ゲート線駆動回路ＧＤを制御する。
【００５２】
なお入力端子２１０３に入力するシリアルデータに含まれるシリアル映像データのタイプや更新モードであるかが予め特定されているときは、データ解析・分離制御回路２２０１は、動作モード設定端子ＭＴ１からタイプや更新モードを示すモードを識別した情報を与えることができる。このモード識別情報は、ユーザが入力してもよいし、製造者がこの表示装置の工場出荷時に入力してもよい。なおこのモード識別情報が設定されていない場合は、入力シリアルデータを用いて、シリアル映像データのタイプや更新モードが自動的に識別される。  
【００５３】
モード制御回路１１０３には、データ解析・分離制御回路２２０１から映像データのタイプ及び更新モード情報が与えられる。モード制御回路１１０３は、表示パネルの仕様書情報（表示パネルＰＮＬのタイプなどを識別した情報）を動作モード設定端子ＭＴ２から受け取ることができる。タイプ識別情報は、ユーザが入力してもよいし、製造者がこの表示装置の工場出荷時に入力してもよい。なおこのタイプ識別情報が設定されていない場合は、入力シリアルデータを用いて、シリアル映像データのタイプや更新モードが自動的に識別されてもよい。表示パネルＰＮＬは、例えば図６、図７、図８に示したようなタイプがある。モード制御回路１１０３は、映像データのタイプ及び更新モード情報に基づいて、シリアルデータから映像データを切り出すタイミング信号を生成することができる。  
【００５４】
シリアルデータ処理回路２２００においては、図９−図１４で示したようなシリアル入力される映像データが、パラレルデータＤ１〜Ｄ８に変換されて出力される。パラレルデータＤ１〜Ｄ８は、データ変換部２３００に入力され一旦ラッチされる。データ変換部２３００は、振り分け回路２３０１を含む。振り分け回路２３０１は、データ変換部２３００内部にラッチされた各データを、適切なカラーの副画素に振り分けて、後段の水平ライン分を保持するラッチ回路に出力する。  
【００５５】
なおモード制御回路１１０３とデータ解析・分離制御回路２２０１とは、一体化されて構成されてもよい。そして前記一体化ブロックが入力適応制御回路２２０５と称されてもよい。
【００５６】
図１６は、図１５に示したシリアルデータ処理回路２２００の内部のシリアルパラレル変換回路の一例を示している。シリアルデータ処理回路２２００は、８ビット単位の入力データを処理するために、直列接続された例えば８つのレジスタＲｅｇ２１−Ｒｅｇ２８を含み、８個のラッチパルス（サンプリングパルスと称してもよい）を連続的に出力するとともに、８個のラッチパルスをサイクリックに発生することができる。そのために最終段のレジスタＲｅｇ２８の出力が初段のレジスタＲｅｇ２１へ帰還する帰還ループ２２１１を備える。さらにこの帰還ループの２１１途中には、入力する映像データのデータモード（図９−図１４に示す）に応じて、動作モード（ラッチタイミング、データサンプルタイミング、サンプリング速度と称してもよい）を切り替えられるように、スイッチＳＷ１１、ＳＷ１２を備える。  
【００５７】
スイッチＳＷ１２は、レジスタＲｅｇ２６の出力又はレジスタＲｅｇ２８の出力を帰還させることができる。スイッチＳＷ１１は、レジスタＲｅｇ２２の出力又は、レジスタＲｅｇ２６の出力又は、レジスタＲｅｇ２８の出力を帰還させることができる。  
【００５８】
また、シリアルデータ処理回路２２００は、８連続するシリアルデータ（映像データ）を順次ラッチできるように８つのラッチ回路Ｌａｔ２１−Ｌａｔ２８を含む。８つのラッチ回路Ｌａｔ２１−Ｌａｔ２８は、８つのレジスタＲｅｇ２１−Ｒｅｇ２８からのラッチパルスに基づいて、入力端子２１０３からの映像データを次々とラッチすることができる。ラッチ回路Ｌａｔ２１−Ｌａｔ２８がラッチした、データＤ１〜Ｄ８は、データ変換部２３００に入力する。  
【００５９】
入力端子２１０３は、ラッチ回路Ｌａｔ２１−Ｌａｔ２８のデータ入力端子に対して、スイッチＳＷ３１を介して接続されている。このスイッチＳＷ０１は、図９乃至図１４で示した映像データ（Ｄ１Ｒ、Ｄ１Ｇ，Ｄ１Ｂ・・・・ＤｎＢ）が入力端子２１０３に入力したときにオンとなる。またスイッチＳＷ０２は、レジスタＲｅｇ２１に初期値“１”を入力するためと、後段のレジスタからの帰還データ“１”を巡回させるために利用される。レジスタＲｅｇ２１−Ｒｅｇ２８は、シリアルクロックＳＣＬＫと同相のクロックで駆動されるが、図１６では省略している。  
【００６０】
今、図１６の状態では、スイッチＳＷ１２がレジスタＲｅｇ２６の出力データを帰還するように制御されている。この接続状態においては、ラッチ回路Ｌａｔ２１−Ｌａｔ２６でラッチ動作が行われる。ラッチ回路Ｌａｔ２７、Ｌａｔ２８は、使用されない。したがって、ラッチデータとしては、３の倍数である６個のデータＤ１−Ｄ６が巡回して出力されることになる。この動作は、入力映像データが３ビットデータモードである場合に有効である。  
【００６１】
もし、スイッチＳＷ１２がレジスタＲｅｇ２８の出力データを帰還するように制御された場合は、ラッチ回路Ｌａｔ２１−Ｌａｔ２８でラッチ動作が行われる。したがって、ラッチデータとしては、４の倍数である８個のデータＤ１−Ｄ８が巡回して出力されることになる。この動作は、入力映像データが４ビットデータモードである場合に有効である。  
もし、スイッチＳＷ１１がレジスタＲｅｇ２２の出力データを帰還するように制御された場合は、ラッチ回路Ｌａｔ２１、Ｌａｔ２２でラッチ動作が行われる。したがって、ラッチデータとしては、１の倍数である２個のデータＤ１、Ｄ２が巡回して出力されることになる。この動作は、入力映像データが１ビットデータモードである場合に有効である。  
【００６２】
上記のようにラッチされ、パラレルデータとなったラッチデータは、データ変換部２３００に入力され、適切な信号線Ｓ（Ｓ１−Ｓｍ）に振り分けられる。この動作は、入力映像データが１ビットデータモードである場合に有効である。  
Ｃｙｃ１は、入力映像データが１ビットデータモードである場合の、データＤ１、Ｄ２出力の巡回を示している。Ｃｙｃ６は、入力映像データが３ビットデータモードである場合の、データＤ１―Ｄ６出力の巡回を示している。Ｃｙｃ６は、入力映像データが４ビットデータモードである場合の、データＤ１―Ｄ８出力の巡回を示している。
【００６３】
図１７は、データ変換部２３００の内部構成の一例を示している。ラッチパルス生成回路２３０５、データラッチ回路２３０６を含む。このデータ変換部２３００のデータラッチ回路２３０６には、シリアルデータ処理部２２００からシリアルパラレル変換されたデータＤ１−Ｄ８が入力する。  
これらのデータＤ１−Ｄ８は、ラッチ回路Ｌａｔ４１−Ｌａｔ４８でラッチされることが可能である。ラッチ回路Ｌａｔ４１−Ｌａｔ４８に対するラッチパルスＬａｐ４１−Ｌａｐ４８としては、複数のレジスタＲｅｇ４１−Ｒｅｇ４４により生成される巡回サンプリングパルス（ラッチパルスと称してもよい）が用いられる。  
【００６４】
ラッチパルスＬａｐ４１−Ｌａｐ４８を生成する回路は、直列接続されたレジスタＲｅｇ４１−Ｒｅｇ４８、スイッチＳＷ２１、ＳＷ２２、ＳＷ２３などを含む。スイッチＳＷ２１は、ラッチパルスを生成するスタート時に初段のレジスタＲｅｇ２１にデータ１をセットするためのスイッチである。スイッチＳＷ２３は、データモードに応じて最終段のレジスタＲｅｇ４８の出力又は第６段目のレジスタＲｅｇ４６の出力を帰還させるためのスイッチである。スイッチＳＷ２２は、第２段目のレジスタＲｅｇ４２又はスイッチＳＷ２３からの出力を初段のレジスタＲｅｇ４１に帰還させるためのスイッチである。  
【００６５】
４ビットデータモードの入力映像データが入力するときは、スイッチＳＷ２２、ＳＷ２３は最終段のレジスタＲｅｇ４８の出力を初段のレジスタＲｅｇ４１に帰還するように制御される。これにより、ラッチ回路Ｌａｔ４１−Ｌａｔ４８は入力データＤ１−Ｄ８を巡回的にラッチする。  
３ビットデータモードの入力映像データが入力するときは、スイッチＳＷ２２、ＳＷ２３は６段目のレジスタＲｅｇ４６の出力を初段のレジスタＲｅｇ４１に帰還するように制御される。これにより、ラッチ回路Ｌａｔ４１−Ｌａｔ４６は入力データＤ１−Ｄ６を巡回的にラッチする。データＤ７、Ｄ８は、使用されない。  
【００６６】
１ビットデータモードの入力映像データが入力するときは、スイッチＳＷ２２、ＳＷ２３は２段目のレジスタＲｅｇ４２の出力を初段のレジスタＲｅｇ４１に帰還するように制御される。これにより、ラッチ回路Ｌａｔ４１−Ｌａｔ４２は入力データＤ１−Ｄ２を巡回的にラッチする。データＤ３―Ｄ８は、使用されない。  
【００６７】
ラッチ回路Ｌａｔ３１−Ｌａｔ４８から出力されるラッチデータは、振り分け回路２３０１に入力される。振り分け回路２３０１は、表示パネルのタイプに応じて、ラッチデータ（データＲ、Ｇ、Ｂ、又はデータＲ、Ｇ、Ｂ、Ｗ、又はデータ１）などを適切な信号線Ｓ（Ｓ１−Ｓｍ）に振り分け処理することができる。振り分け回路２３０１は、モード制御回路１１０３で判定された映像データのビットデータモードと、システムにて使用されている表示パネルの形式或いはタイプに応じて、映像データＲ、Ｇ、Ｂ、Ｗなどの振り分け処理を実行する。また振り分け回路２３０１は、同時化パルスＳｔ＿Ｐにより、ラッチ回路群からのデータを同時に取り込むことができる。同時化パルスＳｔ＿Ｐもモード制御回路１１０３或いはデータ解析・分離回路２２０１で生成されている。
【００６８】
振り分け回路２３０１の出力（出力パラレル映像データと称することができる）は、後段の水平ライン分を保持するラッチ回路に出力される。即ち、振り分けられた各データ（出力パラレル映像データ）は、１水平ライン分の副画素データを保持するラッチ回路群に出力され、供給すべきゲートラインが特定されたとき、一斉に対応する信号線に出力される。
【００６９】
図１８は、信号供給回路１１０に入力する映像データのデータモードの種類を示している。映像データのデータモードとしては、図９−図１４で示したように４ビットデータモード、３ビットデータモード、１ビットデータモードが存在する。  
【００７０】
一方、信号供給回路１１０から出力される映像データを表示する表示パネルのタイプとしては、ＲＧＢＷのカラーフィルタ備えた表示パネルＰＮＬ、ＲＧＢのカラーフィルタを備えた表示パネルＰＮＬ、モノクロの表示パネルＰＮＬのうち、ユーザの選択によりいずれかが作用される。モノクロの表示パネルＰＮＬの場合、階調表示が可能なパネル、或いは、階調表示しないパネルがある。
【００７１】
図１９は、表示パネルＰＮＬとしてＲＧＢＷのカラーフィルタ備えた表示パネルＰＮＬが採用されている表示装置の例を示している。この場合、信号供給回路１１０としては、次のように入力映像データを変換処理することができる。
【００７２】
（Ａ＿４）４ビットデータモードの映像データ（図１３、図１４で示した映像データ）が入力した場合は、信号供給回路１１０は、ダミーデータをカット（破棄）して、ＲＧＢデータをそのまま対応する画素へ供給する。このときは、信号供給回路１１０のシリアルデータ処理回路２２００では、すべての８ビットシリアルデータＤ１−Ｄ８がシリアルパラレル変換される（図１６参照）。またデータ変換部２３００のデータラッチ回路２３０６は、すべての８ビットシリアルデータＤ１−Ｄ８がサイクル的にラッチされる（図１７参照）。さらにデータ変換部２３００は、フィルタＷの画素に供給すべき映像データを近隣のＲＧＢデータから作成する。例えば、Ｒデータ、Ｇデータ及びＢデータが全て”１”、又は、２つ以上が”１”で供給されたときに、”１”のＷデータを作成してもよい。
【００７３】
（Ｂ＿４）３ビットデータモードの映像データ（図９、図１０で示した映像データ）が入力した場合は、信号供給回路１１０は、ＲＧＢデータをそのまま対応する画素へ供給する。このときは、信号供給回路１１０のシリアルデータ処理回路２２００では、６ビットシリアルデータＤ１−Ｄ６がシリアルパラレル変換される。（図１６参照）。またデータ変換部２３００のデータラッチ回路２３０６は、６ビットシリアルデータＤ１−Ｄ６がサイクル的にラッチされる（図１７参照）。さらにこの場合は、ＲＧＢの映像データが用いられて、輝度データ（Ｗ）データが生成される。これにより、表示パネルＰＮＬのＲＧＢＷのカラーフィルタに他出力する映像データを準備することができる。  
【００７４】
（Ｃ＿４）１ビットデータモードの映像データ（図１１、図１２で示した映像データ）が入力した場合は、信号供給回路１１０は、映像データを例えば、フィルタＷの画素へ供給する。或いは、映像データを例えば、フィルタＲ又はＧ又はＢの画素へ供給する（この時は単色Ｒ又はＢ又はＧの単色表示となる）。或いは、映像データの”１”又は”０”にすべて応じて、隣り合うＲＧＢＷに”１”、又は隣り合うＲＧＢＷにすべて”０”を供給する。
【００７５】
図２０は、表示パネルＰＮＬとしてＲＧＢのカラーフィルタ備えた表示パネルＰＮＬが採用されている表示装置の例を示している。この場合、信号供給回路１１０としては、次のように入力映像データを変換処理することができる。  
【００７６】
（Ａ＿３）４ビットデータモードの映像データ（図１３、図１４で示した映像データ）が入力した場合は、信号供給回路１１０は、ダミーデータをカットして、ＲＧＢデータをそのまま対応する画素へ供給する。このときは、信号供給回路１１０のシリアルデータ処理回路２２００では、８ビットシリアルデータＤ１−Ｄ８がシリアルパラレル変換される。（図１６参照）。またデータ変換部２３００のデータラッチ回路２３０６は、８ビットシリアルデータＤ１−Ｄ８がサイクル的にラッチされる（図１７参照）。ただし、振り分け回路２３０１においては、ダミーデータがカットされる。  
【００７７】
（Ｂ＿３）３ビットデータモードの映像データ（図９、図１０で示した映像データ）が入力した場合は、信号供給回路１１０は、ＲＧＢデータをそのまま対応する画素へ供給する。このときは、信号供給回路１１０のシリアルデータ処理回路２２００では、６ビットシリアルデータＤ１−Ｄ６がシリアルパラレル変換される。（図１６参照）。またデータ変換部２３００のデータラッチ回路２３０６は、６ビットシリアルデータＤ１−Ｄ６がサイクル的にラッチされる（図１７参照）。  
【００７８】
（Ｃ＿３）１ビットデータモードの映像データ（図１１、図１２で示した映像データ）が入力した場合は、信号供給回路１１０は、映像データを例えば、フィルタＲ又はＧ又はＢの画素へ供給する（この時は単色Ｒ又はＢ又はＧの単色表示となる）。或いは、映像データの”１”又は”０”に応じて、隣り合うＲＧＢにすべて”１”、又は隣り合うＲＧＢにすべて”０”を供給する。
【００７９】
図２１は、表示パネルＰＮＬとしてモノクロの表示パネルＰＮＬが採用されている表示装置の例を示している。この場合、信号供給回路１１０としては、次のように入力映像データを変換処理することができる。  
【００８０】
（Ａ＿３）４ビットデータモードの映像データ（図１３、図１４で示した映像データ）が入力した場合は、信号供給回路１１０は、ダミーデータをカットして、ＲＧＢデータをそのままモノクロの画素へ供給する。このときは、信号供給回路１１０のシリアルデータ処理回路２２００では、８ビットシリアルデータＤ１−Ｄ８がシリアルパラレル変換される。（図１６参照）。またデータ変換部２３００のデータラッチ回路２３０６は、８ビットシリアルデータＤ１−Ｄ８がサイクル的にラッチされる（図１７参照）。ただし、振り分け回路２３０１においては、ダミーデータがカット（破棄）される。なお、このモードにおいては、ダミーデータがカットされているため、階調は３階調となる。一方で、１画素あたりに４つの副画素（例えばＲＧＢＷ）があれば、ＲＧＢＷデータを転送した場合は、４階調のモノクロ画像を表現出来る。
【００８１】
（Ｂ＿３）３ビットデータモードの映像データ（図９、図１０で示した映像データ）が入力した場合は、信号供給回路１１０は、ＲＧＢデータをそのままモノクロの画素へ供給する。このときは、信号供給回路１１０のシリアルデータ処理回路２２００では、６ビットシリアルデータＤ１−Ｄ６がシリアルパラレル変換される。（図１６参照）。またデータ変換部２３００のデータラッチ回路２３０６は、６ビットシリアルデータＤ１−Ｄ６がサイクル的にラッチされる（図１７参照）。  
【００８２】
（Ｃ＿３）１ビットデータモードの映像データ（図１１、図１２で示した映像データ）が入力した場合は、信号供給回路１１０は、映像データをそのまま各画素に供給する。  
上記した信号供給回路１１０における処理は、ハードウエアにより実現してもよいし、メモリ、メモリの読出し書き出し回路をソフトウエアにより制御して実現してもよい。  
【００８３】
図２２は、ＲＧＢのカラーフィルタを備える表示パネルＰＮＬが採用され、そして映像データ提供装置４１０から４ビットデータモードの映像データが供給された場合、並列化されたデータＤ１−Ｄ８が振り分け回路２３０１に同時化されて取り込まれるときの動作を示すタイミング図である。４ビットデータモードにおいては、映像データＲ、Ｇ、Ｂ、ＤＵ（ダミー）がサイクリックに信号供給回路１１０に入力する。よって、シリアルデータ処理回路２２００からデータＤ１−Ｄ８が順次出力される。この場合は、図１６に示したシフトレジスタのデータ転送系路は、８つのレジスタＲｅｇ２１−Ｒｅｇ２８のすべてが用いられる、つまりスイッチＳＷ２１は、レジスタＲｅｇ２８の出力を選択し、スイッチＳＷ１１は、スイッチＳＷ２１の出力を選択するように制御される。また図１７に示したシフトレジスタのデータ転送系路も、８つのレジスタＲｅｇ４１−Ｒｅｇ４８が用いられる、つまりスイッチＳＷ２３は、レジスタＲｅｇ２８の出力を選択し、スイッチＳＷ２１は、スイッチＳＷ２３の出力を選択するように制御される。
【００８４】
そして図１７に示したように、データＤ１−Ｄ８は、データ変換部３３００のラッチ回路Ｌａｔ４１−Ｌａｔ４８に順次ラッチされる。そして、これらのデータは、振り分け回路２３０１の入力段で同時化パルスＳｔ＿Ｐにより同時化される。  
同時化パルスのタイミングは、図２２に示すように４つのデータがラッチされた後の時点で発生する。これにより、４つの映像データＲ、Ｇ、Ｂ、ＤＵが１つの単位として振り分け回路２３０１に入力する。図２２の例は、４つの映像データ（Ｒ１、Ｇ１、Ｂ１、ＤＵ１）、４つの映像データ（Ｒ２、Ｇ２、Ｂ２、ＤＵ２）、４つの映像データ（Ｒ３、Ｇ３、Ｂ３、ＤＵ３）・・・・が順次振り分け回路２３０１にサンプルされる例を示している。  
なお振り分け回路２３０１において、ダミーデータ（ＤＵ）は、破棄される。
【００８５】
図２３は、ＲＧＢのカラーフィルタを備える表示パネルＰＮＬが採用され、そして映像データ提供装置４１０から３ビットデータモードの映像データが供給された場合、並列化されたデータＤ１−Ｄ６が振り分け回路２３０１に同時化されて取り込まれるときの動作を示すタイミング図である。３ビットデータモードにおいては、映像データＲ、Ｇ、Ｂがサイクリックに信号供給回路１１０に入力する。よって、シリアルデータ処理回路２２００からデータＤ１−Ｄ６が順次出力される。この場合は、図１６に示したシフトレジスタのデータ転送系路は、６つのレジスタＲｅｇ２１−Ｒｅｇ２６が用いられる、つまりスイッチＳＷ２１は、レジスタＲｅｇ２６の出力を選択し、スイッチＳＷ１１は、スイッチＳＷ２１の出力を選択するように制御される。また図１７に示したシフトレジスタのデータ転送系路も、６つのレジスタＲｅｇ４１−Ｒｅｇ４６が用いられる、つまりスイッチＳＷ２３は、レジスタＲｅｇ２６の出力を選択し、スイッチＳＷ２１は、スイッチＳＷ２３の出力を選択するように制御される。
【００８６】
そして図１７に示したように、データＤ１−Ｄ６は、データ変換部３３００のラッチ回路Ｌａｔ４１−Ｌａｔ４６に順次ラッチされる。そして、これらのデータは、振り分け回路２３０１の入力段で同時化パルスＳｔ＿Ｐにより同時化される。  
同時化パルスのタイミングは、図２３に示すように、例えば到来する映像データＲと次の映像データＧの間と、到来する映像データＢと次の映像データＲとの間である。これにより、映像データ（Ｄ１＝Ｒ１、Ｄ２＝Ｇ１、Ｄ３＝Ｂ１）、映像データ（Ｄ４＝Ｒ２、Ｄ５＝Ｇ２、Ｄ６＝Ｂ２）、映像データ（Ｄ１＝Ｒ３、Ｄ２＝Ｇ３、Ｄ３＝Ｂ３）、映像データ（Ｄ４＝Ｒ４、Ｄ５＝Ｇ４、Ｄ６＝Ｂ４）・・・・が順次振り分け回路２３０１にて処理される。
【００８７】
図２４は、ＲＧＢのカラーフィルタを備える表示パネルＰＮＬが採用され、そして映像データ提供装置４１０から１ビットデータモードの映像データが供給された場合、並列化されたデータＤ１−Ｄ２が振り分け回路２３０１に同時化されて取り込まれるときの動作を示すタイミング図である。１ビットデータモードにおいては、シリアル映像データ（１又は０）が８ビットを単位としてサイクリックに信号供給回路１１０に入力する。この場合は、シリアルデータ処理回路２２００からデータＤ１−Ｄ２が順次出力される。つまりこの場合は、図１６に示したシフトレジスタのデータ転送系路は、２つのレジスタＲｅｇ２１−Ｒｅｇ２２が用いられるもので、スイッチＳＷ１１は、レジスタＲｅｇ２２の出力を選択するように制御される。スイッチＳＷ１２は、任意である。また図１７に示したシフトレジスタのデータ転送系路も、２つのレジスタＲｅｇ４１−Ｒｅｇ４２が用いられる、つまりスイッチＳＷ２２は、レジスタＲｅｇ２２の出力を選択するように制御される。スイッチＳＷ２３は、任意である。
【００８８】
そして図１７に示したように、データＤ１−Ｄ２は、データ変換部３３００のラッチ回路Ｌａｔ４１−Ｌａｔ４２に順次ラッチされる。そして、これらのデータは、振り分け回路２３０１の入力段で同時化パルスＳｔ＿Ｐにより同時化される。  
【００８９】
同時化パルスは、図２４に示すように、例えば到来する２つの映像データ毎に振り分け回路２３０１に供給される。
振り分け回路２３０１は、データＤ１＝＊１を副画素Ｒ、Ｇ、Ｂに振り分け、次のデータデータＤ２＝＊２を次の副画素Ｒ、Ｇ、Ｂに振り分け、次のデータデータＤ１＝＊３を次の副画素Ｒ、Ｇ、Ｂに振り分け、次のデータデータＤ２＝＊４を次の副画素Ｒ、Ｇ、Ｂに振り分け処理する。このように１水平ライン分のデータを順次取得する。
【００９０】
図２５Ａ、図２５Ｂ、図２５Ｃは、それぞれ図２２、図２３、図２４に示したデータ変換処理が実行される際に形成されるラッチパルス生成回路２３０５内のシフトレジスタＲｅｇ４１−Ｒｅｇ４８のシフトデータ帰還系路の一例を示している。図２５Ａ、図２５Ｂ、図２５Ｃにおいては、それぞれシフトデータ帰還系路のスイッチＳＷ２２、ＳＷ２３の状態が異なる。しかしスイッチＳＷ２２、ＳＷ２３の説明は、それぞれ図２２、図２３、図２４を説明したときにすでに説明したのでここでは省略する。  
なお、シフトレジスタＲｅｇ４１−Ｒｅｇ４８の配列は、一列に限定されるものではない。第１列をシフトレジスタＲｅｇ４１−Ｒｅｇ４４、第２列をシフトレジスタＲｅｇ４４−Ｒｅｇ４８として配置領域が狭くなるように工夫してもよい。
【００９１】
図２６は、データ変換部２３００内にさらにＷデータ生成回路２３０７が設けられた他の実施形態を示している。データラッチ回路２３０６から出力される映像データＲ、Ｇ、Ｂを用いることで輝度に相当するＷデータを生成することができる。例えば、映像データＲ、Ｇ、Ｂのそれぞれに係数ａ、ｂ、ｃを乗算した後、以下の式のように加算すれば、映像データＷを得ることができる。
Ｗ＝ａ×Ｒ＋ｂ×Ｇ＋ｃ×Ｂ
この映像データＷが振り分け回路２３０１により、適切な副画素Ｗに振り分けられる。振り分けられた映像データは、水平ラインデータラッチ回路２４００に一旦保持される。そして、適切なタイミングで一斉に、指定された水平ラインに向けて、信号線を介して出力される。
【００９２】
上記のＷデータ生成回路２３０７を備えることにより、副画素Ｒ、Ｇ、Ｂ、Ｗを備える表示パネルＰＮＬが採用されたときに有効である。映像データ提供装置４１０が、映像データＲ、Ｇ、Ｂ、Ｗを提供するときは、Ｗデータ生成回路２３０７の動作は停止される。
【００９３】
本発明は、上記実施形態に限定されるものではない。表示パネルがシアン、マゼンタ、青を備えるものであれば、データラッチ回路２３０６から出力されたＲＧＢの映像データを、シアン、マゼンタ、青の成分データに変換する回路が設けられてもよい。  
【００９４】
上記したように本実施形態においては、以下のように多数の面で特徴的な構成が含まれる。  
（１）本実施形態における信号供給回路は、複数の副画素の各々がメモリを有する表示パネルに用いられる、信号供給回路であって、外部から前記複数の副画素に対応するｎビット単位の映像データを受け取り、前記第１映像データに基づいて、ｎビットよりも少ないｍビットの単位で前記副画素用のデジタルデータを前記複数の副画素に供給する第１モードを備える。  
（２）また上記（１）記載の信号供給回路では、前記映像データはシリアルデータであり、前記シリアルデータを前記複数の副画素に対応するデジタルデータにパラレル変換するパラレル変換部を備え、前記パラレル変換部は、前記ｎビットの前記映像データを前記ｍビットのデータに変換する。  
（３）さらにまた、上記（１）又は（２）記載の信号供給回路では、ラッチ回路が３又は６個の場合があり、前記第１映像データはシリアルデータであり、前記シリアルデータを前記複数の副画素に対応するデジタルデータにパラレル変換するパラレル変換部を有し、前記パラレル変換部は、複数のラッチ回路を備え、前記パラレル変換に使用する前記複数のラッチ回路の個数は前記ｍ個の整数倍（但し０倍を除く）である。
（４）また、上記（１）乃至（３）記載の何れかの信号供給回路では、使用するラッチ回路が６で副画素が３の場合があり、画素を構成する前記副画素の個数は、前記ｍ個よりも少ないｌ個である。  
（５）また、上記（１）乃至（４）記載の何れかの信号供給回路では、前記第１モードの前記第１映像データにダミーの映像データが含まれている。
【００９５】
（６）さらにまた、上記（１）記載の信号供給回路は、モノクロモードである第２モードを備え、前記第２モードは、外部から前記ｎビットの前記副画素に対応する第２映像データを受け取り、前記第２映像データに基づいて前記ｎビットよりも大きいｋ個の前記副画素用のデジタルデータを前記複数の副画素に供給するモードである。  
（７）さらにまた、上記（６）記載の信号供給回路では、前記第２モードは、前記パラレル変換部は前記ｍビットの前記第１映像データを、１個の映像データ単位にパラレル変換する。
（８）さらにまた、上記（６）記載の信号供給回路では、前記ｎは前記ｌの整数倍ではない。好ましくは、前記ｎは８であり、前記ｍは３又は６であり、前記ｌは３である。  
（９）  さらに、上記（１）記載の信号供給回路では、外部シリアルデータから少なくともコマンド及びデータ区分信号を得るデータ入力適応制御回路２２０５と、前記入力適応制御回路２２０５からの前記データ区分信号に応じて、前記外部からの前記映像データを分離するシリアルデータ処理回路２２０２と、を有する。  
（１０）さらに上記（９）記載の信号供給回路は、前記コマンドに応じて動作モードを切り替えるモード制御回路１１０３を含む。  
【００９６】
（１１）上記実施形態の表示装置は、シリアルデータが入力され、該シリアルデータに含まれるシリアル映像データをパラレル変換し、パラレル映像データを出力するシリアルデータ処理回路２２００と、前記パラレル映像データをラッチして表示パネルに配列されている対応する各副画素に振り分け処理した、出力パラレル映像データを得るデータ変換部２３００と、前記表示パネルの副画素配列のタイプ情報と、前記シリアルデータに含まれる前記シリアル映像データのモードに応じて、前記シリアルデータ処理回路２２００のパラレル変換動作及び前記データ変換部２３００の前記ラッチ及び振り分け処理を制御する入力適応制御回路２２０５を備える。  
（１２）また上記（１１）記載の表示装置では、前記シリアルデータに含まれるシリアル映像データの１つの単位が８ビットであり、前記データ変換部２３００は、前記振り分け処理した前記出力パラレル映像データとして、前記８ビットよりも少ないビット数の単位として出力する。  
（１３）また上記（１１）記載の表示装置では、前記シリアル映像データが赤（Ｒ）、緑（Ｇ）、青（Ｂ）、ダミー（ＤＵＭ）の４ビットモードデータ、又は、前記シリアル映像データが赤（Ｒ）、緑（Ｇ）、青（Ｂ）を含む３ビットモードデータ、又は、前記シリアル映像データが“１”と“０”を含む１ビットモードデータである。  
（１４）また上記（１３）記載の表示装置では、前記シリアルデータは、前記シリアル映像データが４ビットデータモード又は３ビットデータモード又は１ビットデータモードであるかを示すモードテーブルを含む。  
（１５）また上記（１３）記載の表示装置では、前記シリアルデータは、前記パラレル映像データの書き込み先を示すアドレスデータを含む。
【００９７】
（１６）また上記（１３）記載の表示装置では、前記表示パネルが赤（Ｒ）、緑（Ｇ）、青（Ｂ）の副画素配列を有し、前記シリアル映像データが赤（Ｒ）、緑（Ｇ）、青（Ｂ）、ダミー（ＤＵＭ）の４ビットデータモードである場合、前記データ変換部（２３００）は、前記振り分け処理で、前記ダミー（ＤＵＭ）を破棄し、前記赤（Ｒ）、緑（Ｇ）、青（Ｂ）の映像データを前記出力パラレル映像データとして出力する。  
（１７）また上記（１３）記載の表示装置では、前記表示パネルが赤（Ｒ）、緑（Ｇ）、青（Ｂ）の副画素配列を有し、前記シリアル映像データが赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３ビットデータモードである場合、前記データ変換部２３００は、前記振り分け処理で、前記赤（Ｒ）、緑（Ｇ）、青（Ｂ）の映像データを前記出力パラレル映像データとして出力する。  
（１８）また上記（１３）記載の表示装置では、前記表示パネルが赤（Ｒ）、緑（Ｇ）、青（Ｂ）の副画素配列を有し、前記映像データが“１”と“０”を含む１ビットデータモードである場合、前記データ変換部２３００は、前記振り分け処理で、１ビットの前記映像データを前記出力パラレル映像データとして出力する。  
（１９）また上記（１３）記載の表示装置では、前記表示パネルがモノクロ画素配列を有し、前記シリアル映像データが赤（Ｒ）、緑（Ｇ）、青（Ｂ）、ダミー（ＤＵＭ）の４ビットデータモードである場合、前記データ変換部２３００は、前記振り分け処理で、前記ダミー（ＤＵＭ）を破棄し、前記赤（Ｒ）、緑（Ｇ）、青（Ｂ）の映像データを前記モノクロ画素配列の各画素に対して出力する。  
（２０）また上記（１３）記載の表示装置では、前記表示パネルがモノクロ画素配列を有し、前記シリアル映像データが赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３ビットデータモードである場合、前記データ変換部２３００は、前記振り分け処理で、前記赤（Ｒ）、緑（Ｇ）、青（Ｂ）の映像データを前記モノクロ画素配列の各画素に対して出力する。  
【００９８】
（２１）また上記（１３）記載の表示装置では、前記表示パネルがモノクロ画素配列を有し、前記シリアル映像データが“１”と“０”を含む１ビットデータモードである場合、前記データ変換部２３００は、前記振り分け処理で、１ビットの前記映像データの映像データを前記モノクロ画素配列の各画素に対して出力する。  
（２２）また上記（１３）記載の表示装置では、前記表示パネルが赤（Ｒ）、緑（Ｇ）、青（Ｂ）、ホワイト（Ｗ）の副画素配列を有し、前記シリアル映像データが赤（Ｒ）、緑（Ｇ）、青（Ｂ）、ダミー（ＤＵＭ）の４ビットデータモードである場合、前記データ変換部２３００は、前記振り分け処理で、前記ダミー（ＤＵＭ）を破棄し、  
前記赤（Ｒ）、緑（Ｇ）、青（Ｂ）の映像データと、前記赤（Ｒ）、緑（Ｇ）、青（Ｂ）の映像データを用いて生成した前記ホワイト（Ｗ）用の映像データとを、前記出力パラレル映像データとして出力する。
（２３）また上記（１３）記載の表示装置では、前記表示パネルが赤（Ｒ）、緑（Ｇ）、青（Ｂ）、ホワイト（Ｗ）の副画素配列を有し、前記シリアル映像データが赤（Ｒ）、緑（Ｂ）、青（Ｂ）の３ビットデータモードである場合、前記データ変換部２３００は、前記振り分け処理で、前記赤（Ｒ）、緑（Ｇ）、青（Ｂ）の映像データと、前記赤（Ｒ）、緑（Ｇ）、青（Ｂ）の映像データを用いて生成した前記ホワイト（Ｗ）用の映像データとを、前記出力パラレル映像データとして出力する。
（２４）また上記（１３）記載の表示装置では、前記表示パネルがモノクロ画素配列を有し、前記映像データが“１”と“０”を含む１ビットデータモードである場合、前記データ変換部２３００は、前記振り分け処理で、１ビットの映像データを前記モノクロ画素配列用として出力する。  
（２５）上記（１１）記載の表示装置では、前記入力適応制御回路２２０５は、前記表示パネルのタイプを入力するための入力端子、及び前記シリアル映像データのビットデータモード（４ビットデータモード又は３ビットデータモード又は１ビットデータモード）の識別情報を入力するための入力端子を備える。
【００９９】
（２６）シリアルデータに含まれるシリアル映像データをサンプリングするシリアルデータ処理回路と、前記シリアルデータ処理回路からのパラレル映像データを表示パネル用に変換するデータ変換部と、前記シリアルデータ処理回路及び前記データ変換部を制御する入力適応制御回路を備える信号供給回路のデータ処理方法であって、  
前記入力適応制御回路は、前記シリアルデータに含まれる前記シリアル映像データのビットデータモードに応じて、前記シリアルデータ処理回路２２００のパラレル変換用サンプリングモードを制御し、前記表示パネルの副画素配列のタイプ情報に応じて、前記シリアルデータ処理回路からのパラレル映像データを、前記表示パネルに配列されている対応する各副画素に振り分け処理した、出力パラレル映像データを得るデータ処理方法を提供する。
（２７）上記（２６）記載のデータ処理方法では、前記シリアルデータに含まれるシリアル映像データの１つの単位が８ビットであり、前記入力適応御回路は、前記データ変換部２３００が前記８ビットよりも少ないビット数を単位とする前記出力パラレル映像データを出力するように制御する。  
（２８）また上記（２６）記載のデータ処理方法では、前記入力適応制御回路は、前記シリアル映像データが赤（Ｒ）、緑（Ｇ）、青（Ｂ）、ダミー（ＤＵＭ）の４ビットモードデータ、又は、前記シリアル映像データが赤（Ｒ）、緑（Ｇ）、青（Ｂ）を含む３ビットモードデータ、又は、前記シリアル映像データが“１”と“０”を含む１ビットモードデータであるか否かを識別する。  
（２９）また上記（２８）記載のデータ処理方法では、前記入力適応制御回路は、前記シリアルデータに含まれるモードテーブルを用いて、前記シリアル映像データが４ビットデータモード又は３ビットデータモード又は１ビットデータモードであるかを識別する。
（３０）また上記（２６）記載のデータ処理方法では、前記入力適応制御回路は、前記シリアルデータに含まれ、前記パラレル映像データの書き込み先を示すアドレスデータ判定する。
【０１００】
本発明のいくつかの実施形態を説明したが、これらの実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。さらにまた、請求項の各構成要素において、構成要素を分割して表現した場合、或いは複数を合わせて表現した場合、或いはこれらを組み合わせて表現した場合であっても本発明の範疇である。
【符号の説明】
【０１０１】
ＰＮＬ・・・表示パネル、
ＤＡ・・・表示領域、
ＧＤ・・・ゲート線駆動回路、
ＳＤ・・・信号線駆動回路、
ＣＰ・・・制御装置、
１１０・・・信号線供給回路、
４１０・・・映像データ提供装置、
２２００・・・シリアルデータ処理回路、
２２０５・・・入力適応制御回路、
２３００・・・データ変換部、
２３０１・・・振り分け回路。
【図１】
2017219586.tif 000003
【図２Ａ】
2017219586.tif 000004
【図２Ｂ】
2017219586.tif 000005
【図３】
2017219586.tif 000006
【図４】
2017219586.tif 000007
【図５】
2017219586.tif 000008
【図６】
2017219586.tif 000009
【図７】
2017219586.tif 000010
【図８】
2017219586.tif 000011
【図９】
2017219586.tif 000012
【図１０】
2017219586.tif 000013
【図１１】
2017219586.tif 000014
【図１２】
2017219586.tif 000015
【図１３】
2017219586.tif 000016
【図１４】
2017219586.tif 000017
【図１５】
2017219586.tif 000018
【図１６】
2017219586.tif 000019
【図１７】
2017219586.tif 000020
【図１８】
2017219586.tif 000021
【図１９】
2017219586.tif 000022
【図２０】
2017219586.tif 000023
【図２１】
2017219586.tif 000024
【図２２】
2017219586.tif 000025
【図２３】
2017219586.tif 000026
【図２４】
2017219586.tif 000027
【図２５Ａ】
2017219586.tif 000028
【図２５Ｂ】
2017219586.tif 000029
【図２５Ｃ】
2017219586.tif 000030
【図２６】
2017219586.tif 000031