(57)【要約】【課題】  配線と樹脂膜との密着性を向上しつつ、配線の形成用の開口部のみにＣｕを析出させることで、配線の信頼性を向上する。【解決手段】  樹脂膜上に硫黄化合物を付着し、硫黄化合物が付着された樹脂膜上における配線が形成される領域に第１の開口部を有するマスク層を形成し、マスク層を覆って、Ｃｕを含む第１の金属膜と、第２の金属膜とを順に積層し、第１の金属膜および第２の金属膜が形成された樹脂膜を、酸素を含む雰囲気下で熱処理し、第２の金属膜の表面を酸化するとともに、硫黄化合物上に形成された第１の金属膜の一部のＣｕを第１の開口部の底に形成された第２の金属膜上に浮き上がらせ、第１の開口部の底に浮き上がったＣｕを電極として電気めっき処理を実施して第１の開口部に配線を形成し、配線を形成した後、マスク層の表面に形成された第２の金属膜と第１の金属膜とを除去する。【選択図】    図１
2017092308.tif 000002
【特許請求の範囲】
【請求項１】
樹脂膜上に硫黄化合物を付着する工程と、
前記硫黄化合物が付着された前記樹脂膜上における配線が形成される領域に第１の開口部を有するマスク層を形成する工程と、
前記マスク層を覆って、Ｃｕを含む第１の金属膜と、第２の金属膜とを順に積層する工程と、
前記第１の金属膜および前記第２の金属膜が形成された前記樹脂膜を、酸素を含む雰囲気下で熱処理し、前記第２の金属膜の表面を酸化するとともに、前記硫黄化合物上に形成された前記第１の金属膜の一部のＣｕを前記第１の開口部の底に形成された前記第２の金属膜上に浮き上がらせる工程と、
前記第１の開口部の底に浮き上がったＣｕを電極として電気めっき処理を実施して前記第１の開口部に前記配線を形成する工程と、
前記配線を形成した後、前記マスク層の表面に形成された前記第２の金属膜と前記第１の金属膜とを除去する工程と
を有することを特徴とする配線の形成方法。
【請求項２】
前記配線を前記樹脂膜中に形成される他の配線に接続する場合、前記樹脂膜上に硫黄化合物を付着する前に、前記樹脂膜に、前記他の配線まで貫通する第２の開口部を形成する工程をさらに有することを特徴とする請求項１記載の配線の形成方法。
【請求項３】
前記第２の金属膜と前記第１の金属膜とを除去した後、前記マスク層を除去する工程と、
前記マスク層を除去した後、前記配線の側壁側に残る第１の金属膜を除去する工程と
をさらに有することを特徴とする請求項１または請求項２記載の配線の形成方法。
【請求項４】
前記硫黄化合物は、チオール系化合物であることを特徴とする請求項１ないし請求項４のいずれか１項記載の配線の形成方法。
【請求項５】
前記第２の金属膜は、Ｎｉ、ＣｏおよびＳｎの少なくともいずれかを含むことを特徴とする請求項１ないし請求項４のいずれか１項記載の配線の形成方法。
【請求項６】
前記第１の開口部に形成された前記配線の表面を第３の金属膜で覆う工程を有することを特徴とする請求項１ないし請求項５のいずれか１項記載の配線の形成方法。
【請求項７】
前記第３の金属膜の組成は、Ｎｉ、ＮｉＰ、ＮｉＢ、ＮｉＷＰ、ＮｉＷＢ、ＣｏＰ、ＣｏＢ、ＣｏＷＰ、ＣｏＷＢ、ＮｉＣｏＷＰ、ＮｉＣｏＷＢ、ＮｉＣｏＰまたはＮｉＣｏＢのいずれかであることを特徴とする請求項６記載の配線の形成方法。
【請求項８】
樹脂膜上に設けられるＣｕを含む配線と、
前記樹脂膜と前記配線との間に順に積層されたＳを含む層およびＣｕを含む第１の金属膜と、
前記配線および前記第１の金属膜の間と、前記配線の側壁とに設けられる第２の金属膜と
を有することを特徴とする配線構造。
【請求項９】
前記配線の側壁と前記第２の金属膜との間に設けられ、前記第２の金属膜に含まれる金属の酸化膜を有することを特徴とする請求項８記載の配線構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線の形成方法および配線構造に関する。
【背景技術】
【０００２】
プリント基板またはインターポーザ等に配線を形成する手法として、セミアディティブ法およびダマシン法が知られている。セミアディティブ法は、電気絶縁性の基板上にシード層（導電性の薄膜）を形成した後、配線を形成しない領域にフォトレジストを選択的に形成し、フォトレジストで覆われていないシード層上に、電気めっき等により配線を形成する手法である。セミアディティブ法では、電気めっき等により配線を形成した後に、配線で覆われてないシード層は、エッチング処理等により除去される。
【０００３】
ダマシン法では、基板上にフォトレジストを選択的に形成した後に、フォトレジスト上にシード層が形成され、電気めっき等により金属がフォトレジストの開口部を完全に覆うまで析出される。この後、ＣＭＰ（Chemical Mechanical Polishing）によりフォトレジストが露出するまで金属を削ることで配線が形成される。
【０００４】
セミアディティブ法を用いて樹脂基板上に配線を形成する場合に、硫化パラジウム等を用いてシード層を形成し、電気めっき処理後に樹脂基板の表面を溶解することで、配線に覆われていないシード層を除去する手法が提案されている（例えば、特許文献１参照）。また、ガラスエポキシ基板等を形成する場合に、三酸化硫黄を含む雰囲気で樹脂をラミネートする手法が提案されている（例えば、特許文献２参照）。さらに、ダマシン法を用いて基板上に配線を形成する場合に、ＣＭＰ工程の後にフォトレジストを除去することで、フォトレジストを絶縁層として残すことなく配線を形成する手法が提案されている（例えば、特許文献３参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平１０−２２６１２号公報
【特許文献２】特開昭６２−１１４２９４号公報
【特許文献３】特開２００９−１１７４３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
シード層をフォトレジスト上に形成するダマシン法では、余分なシード層はＣＭＰ工程によりフォトレジストの開口部の上部を覆った金属とともに除去されるため、シード層を除去する工程は設けられない。しかしながら、ＣＭＰは、シリコン等に比べて剛性の低いフォトレジスト（樹脂）が露出するまで実施される。このため、ＣＭＰによるフォトレジストに掛かる応力により、フォトレジストがたわむと、配線のショートまたは断線が発生するおそれがある。例えば、配線幅および配線間隔が２μｍ（ミクロン）以下の場合で、フォトレジストの表面にスクラッチが発生するような応力が掛かると、配線のショートまたは断線が発生しやすくなる。
【０００７】
一方、フォトレジストを形成する前にシード層を形成するセミアディティブ法では、配線で覆われてないシード層を除去する工程により、配線の一部が削られて細くなってしまう。シード層を除去する際に削られる配線の影響は、配線が微細なほど大きくなる。
【０００８】
１つの側面では、本件開示の配線の形成方法および配線構造は、配線と樹脂膜との密着性を向上しつつ、配線の形成用の開口部のみにＣｕを析出させることで、配線の信頼性を向上することを目的とする。
【課題を解決するための手段】
【０００９】
一つの観点によれば、配線の形成方法は、樹脂膜上に硫黄化合物を付着する工程と、硫黄化合物が付着された樹脂膜上における配線が形成される領域に第１の開口部を有するマスク層を形成する工程と、マスク層を覆って、Ｃｕを含む第１の金属膜と、第２の金属膜とを順に積層する工程と、第１の金属膜および第２の金属膜が形成された樹脂膜を、酸素を含む雰囲気下で熱処理し、第２の金属膜の表面を酸化するとともに、硫黄化合物上に形成された第１の金属膜の一部のＣｕを第１の開口部の底に形成された第２の金属膜上に浮き上がらせる工程と、第１の開口部の底に浮き上がったＣｕを電極として電気めっき処理を実施して第１の開口部に配線を形成する工程と、配線を形成した後、マスク層の表面に形成された第２の金属膜と第１の金属膜とを除去する工程とを有する。
【００１０】
別の観点によれば、配線構造は、樹脂膜上に設けられるＣｕを含む配線と、樹脂膜と配線との間に順に積層されたＳを含む層およびＣｕを含む第１の金属膜と、配線および第１の金属膜の間と、配線の側壁とに設けられる第２の金属膜とを有する。
【発明の効果】
【００１１】
本件開示の配線の形成方法および配線構造は、配線と樹脂膜との密着性を向上しつつ、配線の形成用の開口部のみにＣｕを析出させることで、配線の信頼性を向上することができる。
【図面の簡単な説明】
【００１２】
【図１】配線の形成方法および配線構造の一実施形態を示す図である。
【図２】図１の続きを示す図である。
【図３】図２の続きを示す図である。
【図４】図２（Ａ）に示す熱処理の前後での開口部の底の断面構造を示す図である。
【図５】図３に示す配線の密着性の評価に使用した評価用配線の一例を示す図である。
【図６】図５に示す評価用配線を用いた配線の密着性の評価結果を示す図である。
【図７】ピール強度を測定するためのサンプルの一例を示す図である。
【図８】図７に示すサンプルを用いたピール強度の測定結果を示す図である。
【図９】セミアディティブ法により配線を形成する工程の一例を示す図である。
【図１０】ダマシン法により配線を形成する工程の一例を示す図である。
【図１１】ダマシン法により配線を形成する工程の別の例を示す図である。
【図１２】配線の形成方法の別の実施形態で形成される配線構造を含む電子装置の一例を示す図である。
【図１３】図１２に示すインターポーザを含むチップパッケージ基板の形成方法の一例を示す図である。
【図１４】図１３の続きを示す図である。
【図１５】図１４の続きを示す図である。
【図１６】図１５の続きを示す図である。
【図１７】図１６の続きを示す図である。
【図１８】図１７の続きを示す図である。
【図１９】図１８の続きを示す図である。
【図２０】図１９の続きを示す図である。
【図２１】図２０の続きを示す図である。
【図２２】電子装置の別の例を示す図である。
【図２３】電子装置の別の例を示す図である。
【図２４】電子装置の別の例を示す図である。
【図２５】電子装置の別の例を示す図である。
【図２６】電子装置の別の例を示す図である。
【図２７】電子装置の別の例を示す図である。
【発明を実施するための形態】
【００１３】
以下、図面を用いて実施形態を説明する。
【００１４】
図１から図３は、配線の形成方法および配線構造の一実施形態を示す。図１から図３は、チップパッケージ基板およびマルチチップパッケージ等に設けられる再配線用の配線層に配線を形成するための製造工程を、断面図として示している。例えば、再配線用の配線層は、ＬＳＩチップとマザーボード等の基板とを相互に接続するために使用され、または複数のＬＳＩチップを相互に接続するために使用される。再配線用の配線層を含む基板は、インターポーザとも称される。図１および他の図面では、各要素の厚さおよび縦横比は、実際の基板に形成される要素の厚さおよび縦横比と相違している。
【００１５】
まず、図１（Ａ）において、ポリイミドまたはフェノール樹脂等の樹脂膜１０上に硫黄化合物１２が付着される。例えば、硫黄化合物１２として、トリアジンチオール類等のチオール系化合物が使用される。硫黄化合物１２の樹脂膜１０上への付着は、樹脂膜１０をチオール系化合物の０．０１ｗｔ％から４．０ｗｔ％（重量パーセント濃度）の水溶液中に所定時間（１分から１０分）浸漬することで行われる。あるいは、硫黄化合物１２の樹脂膜１０上への付着は、チオール系化合物の水溶液を樹脂膜１０上にスプレーすることで行われる。硫黄化合物１２が付着した樹脂膜１０は、軽く水洗された後、乾燥される。
【００１６】
次に、図１（Ｂ）において、フォトリソグラフィ法を用いて、配線が形成される領域に開口部１４を有するマスク層１６が、硫黄化合物１２が塗布された樹脂膜１０上に形成される。例えば、マスク層１６は、樹脂膜１０上にフォトレジスト１８を形成した後、フォトマスクを用いてフォトレジスト１８に選択的に光を照射し（露光）、開口部１４に位置するフォトレジスト１８を現像により除去することで形成される。例えば、現像液として、ＴＭＡＨ（Tetramethyl Ammonium Hydroxide；水酸化テトラメチルアンモニウム）溶液が使用される。開口部１４のアスペクト比（深さと内径との比（深さ／内径））は、この例では、ほぼ”１”に設定されるが、”１”から”３”の間に設定されることが望ましい。フォトレジスト１８は、液状のフォトレジストを樹脂膜１０上に塗布することで形成されてもよく、フィルム状のフォトレジストを樹脂膜１０に貼付することで形成されてもよい。
【００１７】
次に、図１（Ｃ）において、マスク層１６が形成された樹脂膜１０上に、フォトレジスト１８を覆って、Ｃｕ（銅）を含む第１の金属膜２０（以下、Ｃｕ膜２０）と、Ｎｉ（ニッケル）を含む第２の金属膜２２（以下、Ｎｉ膜２２）とが順に積層される。Ｃｕ膜２０は、２０ｎｍから１００ｎｍの厚さに形成され、Ｎｉ膜２２は、２０ｎｍから１００ｎｍの厚さに形成される。Ｃｕ膜２０およびＮｉ膜２２は、スパッタリングにより形成されるが、無電界めっきにより形成されてもよい。なお、第２の金属膜２２は、Ｃｏ（コバルト）またはＳｎ（すず）を含む金属により形成されてもよい。
【００１８】
次に、図２（Ａ）において、Ｃｕ膜２０およびＮｉ膜２２が形成された樹脂膜１０を、酸素を含む雰囲気下で熱処理する大気アニールが実施される。大気アニールは、例えば、１５０℃で１０分から６０分程度実施される。なお、大気アニールを８０℃程度の低温で実施する場合、アニール時間は６０分を超えてもよい。
【００１９】
大気アニールにより、Ｎｉ膜２２は酸化され、表面に酸化膜２２ａが形成され、電気的に絶縁される。但し、開口部１４の底では、大気アニールと硫黄化合物１２との相互作用により、Ｃｕ膜２０の一部のＣｕ２０ａがＮｉ膜２２を突き抜けてＮｉ膜２２の表面に露出される。すなわち、開口部１４の底において、Ｃｕ膜２０に含まれるＣｕ２０ａが、Ｎｉ膜２２上に浮き上がってくる。大気アニールにより酸化された開口部１４の底のＮｉ膜２２は、Ｃｕ２０ａの浮き上がりにより破壊される。また、Ｎｉ膜２２上には、Ｃｕ２０ａが絶え間なく浮き上がってくるため、Ｃｕ２０ａの表面が酸化膜に覆われることはない。このため、開口部１４の底のＮｉ膜２２およびＮｉ膜２２上に浮き上がってきたＣｕ２０ａは、導電性を維持し、この後の電気めっき処理でシード層として機能する。
【００２０】
なお、Ｎｉ膜２２上へのＣｕ２０ａの浮き上がりは、Ｃｕ膜２０と硫黄化合物１２とが接触している場所で発生する。このため、開口部１４の側壁およびフォトレジスト１８の表面に位置するＮｉ膜２２では、Ｃｕの浮き上がりは発生せず、Ｎｉの酸化膜２２ａによる電気絶縁性は維持される。したがって、硫黄化合物１２を付着した樹脂膜１０上にマスク層１６を形成し、Ｃｕ膜２０およびＮｉ膜２２を形成した後に大気アニールを実施することで、開口部１４の底のみにシード層を露出させることができる。この結果、電気めっき処理により、開口部１４の内部のみにＣｕを局所的に析出させることができ、ＣＭＰ工程を省略することができる。
【００２１】
さらに、大気アニールにより、開口部１４の底の樹脂膜１０と硫黄化合物１２とＣｕ膜２０とは、互いに反応し、強固に密着される。これにより、この後に開口部１４に形成される配線２４と樹脂膜１０との密着性を、硫黄化合物１２を付着しない場合に比べて向上することができる。
【００２２】
次に、図２（Ｂ）において、開口部１４の底に浮き上がったＣｕを電極（シード層）として電気めっき処理が実施され、開口部１４の内部にＣｕが析出される。すなわち、開口部１４の内部に配線２４が形成される。
【００２３】
例えば、配線２４は、信号が伝達される信号配線であり、図２の奥行き方向に延在し、配線２４の幅（Ｌ）と、互いに隣接する配線２４の間隔（Ｓ）との比であるラインＬ／スペースＳは、２μｍ／２μｍである。この場合、開口部１４の内部に埋め込まれるＣｕの高さが２μｍから２．５μｍの範囲になるように、電気めっき処理が実施される。換言すれば、Ｃｕが開口部１４から突出しないようにするため、フォトレジスト１８の高さは、めっきにより析出するＣｕの高さ以上に設定される。なお、配線２４のラインＬ／スペースＳは、１μｍ／１μｍまたは３μｍ／３μｍでもよい。
【００２４】
電気めっき処理は、図２（Ａ）に示す樹脂膜１０を、硫酸と硫酸銅の水溶液である電解液に浸け、Ｃｕ膜２０とＮｉ膜２２に通電することで行われる。開口部１４の底以外のシード層（Ｃｕ膜２０＋Ｎｉ膜２２）は、Ｎｉの酸化膜２２ａにより、めっき用の電解液と電気的に絶縁される。このため、開口部１４の底以外のシード層（Ｃｕ膜２０＋Ｎｉ膜２２）には、Ｃｕは析出されない。これにより、電気めっき処理を、Ｃｕが開口部１４から突出する前に終了することで、上述したように、配線２４を形成した後に、配線２４以外の余分なＣｕをＣＭＰ等により除去する工程を省略することができる。
【００２５】
次に、図２（Ｃ）において、マスク層１６の表面に露出するＮｉ膜２２（酸化膜２２ａを含む）とＣｕ膜２０とが順に除去される。Ｎｉ膜２２は、リン酸と硫酸と硝酸の混合液を用いたウェットエッチングにより除去される。Ｃｕ膜２０は、過硫酸カリウム、硫酸カリウムまたは硫酸過水のいずれかを用いたウェットエッチングにより除去される。なお、Ｃｕ膜２０のエッチング量と同量の配線２４がエッチングされるため、配線２４は、エッチング量を考慮した厚さに形成される。
【００２６】
Ｎｉ膜２２とＣｕ膜２０との除去は、ＣＭＰ等の物理的な処理ではなく、化学的な処理により行われる。ＣＭＰ工程を省略できるため、ＣＭＰによりフォトレジスト１８に掛かる応力により、フォトレジスト１８がたわむことを抑止することができ、配線２４が、フォトレジスト１８とともにたわんで、ショートまたは断線することを抑止することができる。すなわち、配線２４の信頼性を向上することができる。また、シード層として機能させたＣｕ膜２０が、フォトレジスト１８の開口部１４の内部に配線２４が覆われた状態で除去されるため、配線２４の側壁が、Ｃｕ膜２０の除去時に削られることはない。このため、Ｃｕ膜２０の除去により配線２４が細ることを抑止することができる。さらに、ＣＭＰに比べて簡易な薬液処理により、Ｎｉ膜２２とＣｕ膜２０とが除去されるため、製造コストを削減することができる。
【００２７】
次に、図３（Ａ）において、開口部１４に形成された配線２４の表面にＮｉＰ膜２６（Ｐはりん）が形成される。例えば、ＮｉＰ膜２６は、無電解めっき法により形成される。なお、配線２４の表面には、ＮｉＰ膜２６の代わりに、Ｎｉ膜、ＮｉＢ膜（Ｂはボロン）、ＮｉＷＰ膜（Ｗはタングステン）、ＮｉＷＢ膜、ＣｏＰ膜、ＣｏＰ膜、ＣｏＢ膜、ＣｏＷＰ膜またはＣｏＷＢ膜が形成されてもよい。さらに、配線２４の表面には、ＮｉＰ膜２６の代わりに、ＮｉＣｏＷＰ膜、ＮｉＣｏＷＢ膜、ＮｉＣｏＰ膜またはＮｉＣｏＢ膜が形成されてもよい。図３（Ａ）の工程により、配線２４の周囲は、いわゆるメタルバリアで覆われるため、メタルバリアで覆わない場合に比べて、配線２４の信頼性を向上することができる。なお、配線２４の表面をＮｉＰ等のバリアで覆うことなく、図２（Ｃ）の工程後、図３（Ｂ）の工程が実施されてもよい。
【００２８】
次に、図３（Ｂ）において、フォトレジスト１８が除去される。フォトレジスト１８の除去には、ＮＭＰ（N-methylpyrrolidone；Ｎ−メチル−２−ピロリドン）等の剥離液が使用される。ここで、図２（Ａ）で実施した大気アニールにより、配線２４と樹脂膜１０とが硫黄化合物１２を介して強固に接着されているため、フォトレジスト１８を樹脂膜１０上から除去する際に、配線２４が剥がれることを抑止することができる。すなわち、配線２４の信頼性が確保される。
【００２９】
次に、図３（Ｃ）において、配線２４の側壁の周囲に形成されたＣｕ膜２０が、過硫酸カリウム、硫酸カリウムまたは硫酸過水のいずれかを用いたウェットエッチングにより除去される。そして、配線２４の周囲にＮｉおよびＮｉＰのメタルバリアを有し、配線２４の底がＮｉ膜２２、Ｃｕ膜２０および硫黄化合物１２を介して樹脂膜１０上に密着された配線構造が完成する。なお、配線２４の側壁の周囲にＣｕ膜２０を残した状態で、配線構造が完成されてもよい。また、配線２４の電気的特性には影響しないが、図３（Ｃ）に示す配線構造は、配線２４の側壁とＮｉ膜２２との界面にＮｉの酸化膜２２ａを有する。
【００３０】
この後、配線２４を覆って樹脂膜１０上にポリイミドまたはフェノール樹脂等の樹脂膜が形成される。なお、配線２４を含む配線層上に次の配線層が形成される場合、樹脂膜１０上に感光性の樹脂膜が形成される。
【００３１】
図４は、図２（Ａ）に示す熱処理の前後での開口部１４の底の断面構造（電子顕微鏡写真）を示す。図４（Ａ）および図４（Ｂ）は、樹脂膜１０上に硫黄化合物１２を付着した場合の熱処理前と熱処理後の断面構造を示す。図４（Ｃ）および図４（Ｄ）は、樹脂膜１０上に硫黄化合物１２を付着しないで図１（Ｂ）から図１（Ｃ）の工程を実施した場合の熱処理前および熱処理後の断面構造を示す。
【００３２】
樹脂膜１０上に硫黄化合物１２を付着した場合、Ｃｕ膜２０の一部のＣｕ２０ａがＮｉ膜２２を突き抜けてＮｉ膜２２の表面に露出されることが分かる。一方、樹脂膜１０上に硫黄化合物１２を付着しない場合、Ｎｉ膜２２の表面にＣｕ２０ａは露出されない。この場合、Ｎｉ膜２２の表面は、酸化される。
【００３３】
図５は、図３に示す配線２４の密着性の評価に使用した評価用配線ＥＷの一例を示す。図５では、図１から図３に示す工程と、従来の配線構造を形成する工程とを実施し、それぞれについて４種類のラインＬ／スペースＳ（以下、Ｌ／Ｓと称する）を有する櫛歯状の評価用配線ＥＷを作製した。各評価用配線ＥＷは、長さＬが１０００μｍの１０本の配線が相互にかみ合うように形成されている。なお、従来の配線構造を形成する工程では、図１（Ａ）に示す硫黄化合物の樹脂膜への付着は行われず、図１（Ｃ）において、Ｔｉ（チタン）膜とＣｕ膜とが順にフォトレジスト上に積層される。また、図２（Ａ）に示す熱処理は行われない。
【００３４】
図６は、図５に示す評価用配線ＥＷを用いた配線２４の密着性の評価結果を示す。図３（Ｃ）に示す配線構造では、Ｌ／Ｓが”５μｍ／５μｍ”、”３μｍ／３μｍ”、”２μｍ／２μｍ”、”１μｍ／１μｍ”のいずれにおいても配線の剥がれは発生しなかった。これに対して、従来の配線構造では、Ｌ／Ｓが”３μｍ／３μｍ”の場合、２本の配線が剥がれ、Ｌ／Ｓが”２μｍ／２μｍ”の場合、１０本の配線が剥がれ、Ｌ／Ｓが”１μｍ／１μｍ”の場合、１９本の配線が剥がれた。配線の剥がれは、図３（Ｂ）に示すフォトレジスト１８の除去時に発生する。このように、図３（Ｃ）に示す配線構造は、特に、Ｌ／Ｓが”２μｍ／２μｍ”、”１μｍ／１μｍ”の場合に、従来の配線構造に比べて密着性に優れている。
【００３５】
図７は、ピール強度を測定するためのサンプルの一例を示す。図７は、サンプルの断面構造を示している。ピール強度の測定では、図３（Ｃ）に示す配線部分を模した積層構造と、従来の配線構造の配線部分を模した積層構造とを、ガラスエポキシ基板等の基板上に形成したサンプルが使用された。
【００３６】
図３（Ｃ）に示す積層構造は、図１（Ａ）から図２（Ｂ）に示す工程と同様の工程を用いて形成される。但し、図１（Ｂ）に示すフォトレジスト１８によりマスク層１６を形成する工程は省略され、図２（Ａ）に示す熱処理は、第１グループのサンプルで実施され、第２グループのサンプルでは実施されない。図３（Ｃ）に示す積層構造を形成する場合、例えば、基板上に樹脂が５μｍの厚さに塗布され、トリアジンチオール類等の硫黄化合物の水溶液がスプレー等で塗布される。この後、Ｃｕ（５０ｎｍ）とＮｉ（１００ｎｍ）とがそれぞれスパッタリングにより形成され、さらに、電気めっき等により２０μｍの厚さのＣｕが形成される。
【００３７】
一方、従来の積層構造を形成する場合、例えば、基板上に樹脂が５μｍの厚さに塗布され、Ｎｉ（１００ｎｍ）がスパッタリングにより形成され、さらに、電気めっき等により２０μｍの厚さのＣｕが形成される。
【００３８】
ピール強度は、図７に矢印で示す積層膜（樹脂上に形成した２層または３層の膜）の端をクリップ等で摘み、摘んだ積層膜を基板の表面に対して垂直に引っ張ることで測定される。
【００３９】
図８は、図７に示すサンプルを用いたピール強度の測定結果を示す。測定の結果では、図３（Ｃ）の積層構造において、図２（Ａ）の熱処理を実施した第１グループのピール強度は、０．４ｋｇｆ／ｃｍであった。これに対して、図３（Ｃ）の積層構造において、図２（Ａ）の熱処理を実施しない第２グループのピール強度と、従来の積層構造のピール強度とは、ともに０．１ｋｇｆ／ｃｍ未満であった。なお、図７において、Ｎｉの代わりにＮｉＰを形成したサンプルにおいても、図８と同じ測定結果が得られた。このように、ピール強度の測定においても、図３（Ｃ）に示す配線構造は、従来の配線構造に比べて密着性に優れていることが分かった。
【００４０】
図９は、セミアディティブ法により配線を形成する工程の一例を示す。まず、図９（Ａ）において、樹脂膜１上に、Ｔｉ等の金属膜２（以下、Ｔｉ膜２）と、Ｃｕ等の金属膜３（以下、Ｃｕ膜３）とが、スパッタリング等により順に形成される。Ｔｉ膜２およびＣｕ膜３は、電気めっき処理においてシード層として機能する。次に、図９（Ｂ）において、フォトリソグラフィ法を用いて、Ｔｉ膜２とＣｕ膜３とが形成された樹脂膜１上における配線を形成する領域を除く領域にフォトレジスト４が形成される。
【００４１】
次に、図９（Ｃ）において、フォトレジスト４の開口部に露出するシード層（Ｔｉ膜２およびＣｕ膜３）を電極として電気めっき処理が実施され、開口部の内部にＣｕが析出される。すなわち、開口部の内部に配線５が形成される。次に、図９（Ｄ）において、フォトレジスト４が除去された後、図９（Ｅ）において、配線５に覆われていないＣｕ膜３およびＴｉ膜２がウェットエッチング等により除去される。
【００４２】
次に、図９（Ｆ）において、配線５の上部にＮｉＰ等の金属膜６（以下、ＮｉＰ膜６）が形成され、Ｃｕの配線５の周囲がＴｉ膜とＮｉＰ膜（メタルバリア）で覆われる。次に、図９（Ｇ）において、メタルバリアで覆われた配線５上に樹脂膜７が形成され、配線構造が完成する。
【００４３】
図９の左下に、図９に示す工程を用いて制作した配線５の電子顕微鏡写真を示す。セミアディティブ法により樹脂膜１上に配線５を形成する場合、電子顕微鏡写真に示すように、樹脂膜１とＴｉ膜２との間に隙間が発生すると、樹脂膜１と配線５との密着性が、無機材料の上に配線５を形成する場合に比べて弱くなるおそれがある。
【００４４】
図１０は、ダマシン法により配線を形成する工程の一例を示す。図９と同じ要素については、同じ符号を付し、詳細な説明は省略する。まず、図１０（Ａ）において、フォトリソグラフィ法を用いて、樹脂膜１上における配線を形成する領域を除く領域にフォトレジスト８が形成される。フォトレジスト８は、いわゆる永久レジストであり、完成した配線構造中に残る。次に、図１０（Ｂ）において、フォトレジスト８上に、Ｔｉ膜２とＣｕ膜３とが、スパッタリング等により順に積層される。Ｔｉ膜２およびＣｕ膜３は、電気めっき処理においてシード層として機能する。
【００４５】
次に、図１０（Ｃ）において、シード層（Ｔｉ膜２およびＣｕ膜３）を電極として電気めっき処理が実施され、フォトレジスト８の開口部内およびフォトレジスト８の上部にＣｕが析出される。次に、図１０（Ｄ）において、ＣＭＰ処理が実施され、フォトレジスト４の上面が露出するまでＣｕが削られ、配線５が形成される。次に、図１０（Ｅ）において、配線５の上部にＮｉＰ膜６が形成され、Ｃｕの配線５の周囲がＴｉ膜２とＮｉＰ膜６（メタルバリア）で覆われる。次に、図１０（Ｆ）において、メタルバリアで覆われた配線５上に樹脂膜７が形成され、配線構造が完成する。
【００４６】
図１０の右下に、Ｌ／Ｓが１μｍ／１μｍの複数の配線を図１０に示す工程を用いて制作したサンプルの光学顕微鏡写真を示す。図１０に示す工程では、配線５を形成するために使用したフォトレジスト８が、ＣＭＰの実施後に除去されないため、樹脂膜１と配線５との密着性は、図９に示す配線構造よりも高い。しかしながら、光学顕微鏡写真に示すように、ＣＭＰ工程により、スクラッチ（こすれ傷）が発生するような応力がフォトレジスト８に掛かる場合、フォトレジスト８とともに配線５がたわみ、隣接する配線５がショートするおそれがある。ＣＭＰに使用する砥粒は、樹脂材料であるフォトレジスト８より硬いため、スクラッチが発生しやすい。
【００４７】
図１１は、ダマシン法により配線を形成する工程の別の例を示す。図９および図１０と同じ要素については、同じ符号を付し、詳細な説明は省略する。図１１に示す工程では、図１０に示す工程で使用するフォトレジスト８（永久レジスト）の代わりに、配線５の形成後に除去されるフォトレジスト４が使用される。
【００４８】
図１１（Ａ）から図１１（Ｅ）に示す工程は、フォトレジスト８の代わりにフォトレジスト４が使用されることを除き、図１０（Ａ）から図１０（Ｅ）に示す工程と同様である。図１１（Ｆ）において、フォトレジスト４が除去され、メタルバリアで覆われた配線５が樹脂膜１上に露出される。次に、図１１（Ｇ）において、メタルバリアで覆われた配線５上に樹脂膜７が形成され、配線構造が完成する。
【００４９】
図１１の右下に、Ｌ／Ｓが１μｍ／１μｍの複数の配線を図１１（Ａ）から図１１（Ｆ）に示す工程を用いて制作したサンプルの光学顕微鏡写真を示す。図１１に示す配線の形成方法では、配線５と樹脂膜１との密着性が、図３（Ｃ）に示す配線構造に比べて弱いため、光学顕微鏡写真に示すように、フォトレジスト４の除去時に、配線５が樹脂膜１上から剥がれるおそれがある。なお、光学顕微鏡写真において、図１１の上下方向に延在する複数の直線は、樹脂膜１上に形成された配線５の跡である。
【００５０】
以上、図１から図８に示す実施形態では、開口部１４に形成される配線２４と樹脂膜１０との密着性を、樹脂膜１０上に硫黄化合物１２を付着しない場合に比べて向上することができる。また、硫黄化合物１２を付着した樹脂膜１０上にマスク層１６を形成し、Ｃｕ膜２０およびＮｉ膜２２を形成した後に大気アニールを実施することで、開口部１４の底のみにシード層を露出させることができる。この結果、電気めっき処理により、開口部１４の内部のみにＣｕを局所的に析出させることができ、ＣＭＰ工程を省略することができる。
【００５１】
ＣＭＰ工程を省略できるため、ＣＭＰによりフォトレジスト１８に掛かる応力により、フォトレジスト１８がたわむことを抑止することができる。このため、配線２４が、フォトレジスト１８とともにたわんで、ショートまたは断線することを抑止することができ、配線２４の信頼性を、図９から図１１の配線構造に比べて向上することができる。また、シード層として機能させたＣｕ膜２０は、配線２４がフォトレジスト１８の開口部１４の内部に覆われた状態で除去される。このため、配線２４の側壁が、Ｃｕ膜２０の除去時に削られることはなく、Ｃｕ膜２０の除去により配線２４が細ることを抑止することができる。以上より、配線２４と樹脂膜１０との密着性を向上しつつ、配線２４の形成用の開口部１４のみにＣｕを析出させることで、図９から図１１の配線構造に比べて、配線２４の信頼性を向上することができる。さらに、ＣＭＰに比べて簡易な薬液処理により、Ｎｉ膜２２とＣｕ膜２０とが除去されるため、ＣＭＰを実施する場合に比べて製造コストを削減することができる。
【００５２】
図１２は、配線の形成方法の別の実施形態で形成される配線構造を含む電子装置の一例を示す。図１から図８に示す実施形態で説明した要素と同一または同様の要素については、同一の符号を付し、これ等については、詳細な説明は省略する。図１２は、電子装置の断面を示している。図１２に示す電子装置１００は、複数のＬＳＩ（Large Scale Integration）チップ１１０ａ、１１０ｂとマザーボード（プリント基板）１２０とをインターポーザ１３０およびパッケージ基板１４０を介して相互に接続することで形成される。インターポーザ１３０は、インターポーザ１３０の剛性を確保するとともに、パッケージ基板１４０との接続インタフェースを有する基板１５０と、再配線層１６０とを含む。図１２に示す例では、基板１５０および再配線層１６０は、それぞれ樹脂を基材として形成される。
【００５３】
ＬＳＩチップ１１０ａのパッド１１１ａは、バンプＢＰ１ａ（いわゆるマイクロバンプ）を介して、再配線層１６０のＬＳＩチップ１１０ａ側の表面に形成された電極に接続される。ＬＳＩチップ１１０ｂのパッド１１１ｂは、バンプＢＰ１ｂを介して、再配線層１６０のＬＳＩチップ１１０ｂ側の表面に形成された電極に接続される。ＬＳＩチップ１１０ａ、１１０ｂと再配線層１６０との隙間には、アンダーフィル剤ＵＦ１（封止樹脂）が充填される。
【００５４】
図１２に示す例では、再配線層１６０は、基板１５０の電極に接続する電極が形成されるとともに信号配線および電源配線が形成される配線層Ｗ１（電極層Ｅ１）を有する。なお、配線層Ｗ１と電極層Ｅ１とは、互いに異なる層を用いて形成されてもよい。また、再配線層１６０は、ＬＳＩチップ１１０ａ、１１０ｂのパッド１１１ａ、１１１ｂに接続する電極が形成される電極層Ｅ２と、配線層Ｗ１と電極層Ｅ２との間に設けられ、信号配線および電源配線が形成される配線層Ｗ２とを有する。
【００５５】
再配線層１６０と基板１５０とは、互いに対向する電極を介して接続される。基板１５０のパッケージ基板１４０側の電極は、バンプＢＰ２を介してパッケージ基板１４０の電極に接続される。基板１５０とパッケージ基板１４０との隙間には、アンダーフィル剤ＵＦ２が充填される。パッケージ基板１４０のマザーボード１２０側の電極は、バンプＢＰ３を介してマザーボード１２０の端子ＴＭに接続される。パッケージ基板１４０とマザーボード１２０との隙間には、アンダーフィル剤ＵＦ３が充填される。
【００５６】
ＬＳＩチップ１１０ａ、１１０ｂと、インターポーザ１３０と、パッケージ基板１４０とが相互に接続された構造体は、チップパッケージ基板とも称される。また、図１２に示すように、ＬＳＩチップ１１０ａ、１１０ｂがインターポーザ１３０上に２次元に配置され、インターポーザ１３０とパッケージ基板１４０とが互いに独立した構造は、２．５Ｄ−ＩＣ（Integrated Circuit）とも称される。さらに、基板１５０の基材が樹脂の場合、２．３Ｄ−ＩＣとも称される。
【００５７】
図１３から図２１は、図１２に示すインターポーザ１３０を含むチップパッケージ基板の形成方法の一例を示す。すなわち、図１３から図２１は、配線の形成方法の別の実施形態を示す。図１から図３と同じ要素については同じ符号を付し、同じ工程については、詳細な説明は省略する。
【００５８】
まず、図１３（Ａ）において、Ｓｉ（シリコン）、ガラスまたは樹脂等の板状の基材３０に、間隔を置いて複数の開口部３０ａが形成される。例えば、開口部３０ａの内径は９０μｍであり、開口部３０ａの深さは、１００μｍから１５０μｍである。開口部３０ａは、ドライエッチング手法等を用いて形成される。
【００５９】
次に、図１３（Ｂ）において、スパッタリング等により基材３０の表面および開口部３０ａ内にＴｉ膜３２（例えば、厚さ３０ｎｍ）とＣｕ膜３４（例えば、厚さ１００ｎｍ）とが順に形成される。Ｔｉ膜３２およびＣｕ膜３４は、電気めっき処理においてシード層として機能する。次に、図１３（Ｃ）において、シード層を電極として電気めっき処理が実施され、開口部３０ａ内および基材３０の表面にＣｕ３６が析出される。
【００６０】
次に、図１３（Ｄ）において、ＣＭＰ処理またはグラインド処理が実施され、基材３０の上面が露出するまでＣｕ３６が削られる。次に、図１３（Ｅ）において、基材３０の下面にＣｕ３６が露出するまで、基材３０の裏面側に対してＣＭＰ処理またはグラインド処理が実施され、Ｔｉ膜３２のメタルバリアで覆われたＣｕ３６の柱が基材３０の表面から裏面に貫通する構造が形成される。例えば、基材３０の厚さは、１００μｍである。なお、図１３（Ｄ）に示す構造は、他の手法を用いて形成されてもよい。次に、図１３（Ｆ）において、基材３０の表面にＴｉ膜３２（例えば、厚さ２０ｎｍ）とＣｕ膜３４（例えば、厚さ１００ｎｍ）とが順に形成される。
【００６１】
次に、図１４（Ａ）において、フォトリソグラフィ法を用いて、Ｔｉ膜３２とＣｕ膜３４とが形成された基材３０上におけるＣｕ３６の柱に対応する位置に開口部１８ａを有する感光性のフォトレジスト１８が形成される。例えば、フォトレジスト１８は、１０μｍの厚さに塗布され、開口部１８ａの内径は、２００μｍである。
【００６２】
次に、図１４（Ｂ）において、開口部１８ａに露出するシード層（Ｔｉ膜３２およびＣｕ膜３４）を電極として電気めっき処理が実施され、開口部１８ａの内部にＣｕ３４が析出される。例えば、開口部１８ａの内部のＣｕ３４の厚さは、５μｍである。次に、図１４（Ｃ）において、フォトレジスト１８が除去される。
【００６３】
次に、図１４（Ｄ）において、フォトリソグラフィ法を用いて、基材３０上における左右両側のＣｕ３６の柱に対応する位置に開口部１８ｂを有するフォトレジスト１８が形成される。例えば、フォトレジスト１８は、１０μｍの厚さに塗布され、開口部１８ｂの内径は、５０μｍである。次に、図１４（Ｅ）において、開口部１８ｂに露出するシード層（Ｃｕ膜３４）を電極として電気めっき処理が実施され、開口部１８ｂの内部に新たなＣｕ３４が、例えば、６μｍ析出される。これにより、開口部１８ｂの内部のＣｕ３４の厚さは、１１μｍになる。
【００６４】
次に、図１５（Ａ）において、フォトレジスト１８が除去される。次に、図１５（Ｂ）において、シード層として機能させたＣｕ膜３４およびＴｉ膜３２が、順に除去される。Ｃｕ膜３４は、過硫酸カリウム、硫酸カリウムまたは硫酸過水のいずれかを用いたウェットエッチングにより除去される。Ｔｉ膜３２は、フッ化アンモニウムを用いたウェットエッチングにより除去され、あるいは、ＣＦ４（四フッ化炭素）とＯ２（酸素）の混合ガスを用いたドライエッチングにより除去される。
【００６５】
次に、図１５（Ｃ）において、Ｃｕ膜３４を覆って、樹脂膜３０上に樹脂膜１０が形成される。例えば、樹脂膜１０は、ポリイミドまたはフェノール樹脂等をスピンコートすることで、厚さ１１μｍに形成される。次に、図１５（Ｄ）において、ＣＭＰ処理が実施され、基材３０上における左右両側のＣｕ膜３４が露出するまで、樹脂膜１０が削られる。例えば、ＣＭＰ処理は、アルミナ砥粒を含むスラリーを用いて実施される。そして、図１２に示す基板１５０が完成する。
【００６６】
次に、図１５（Ｅ）において、図１（Ａ）と同様に、樹脂膜１０上に硫黄化合物１２が付着される。例えば、硫黄化合物１２として、トリアジンチオール類等のチオール系化合物が使用される。次に、図１５（Ｆ）において、図１（Ｂ）と同様に、フォトリソグラフィ法を用いて、配線が形成される領域に開口部１８ｃを有するフォトレジスト１８が、硫黄化合物１２が塗布された樹脂膜１０上に形成される。すなわち、フォトレジスト１８を用いて、配線が形成される領域に開口部１８ｃを有するマスク層が、硫黄化合物１２が塗布された樹脂膜１０上に形成される。例えば、フォトレジスト１８は、厚さ３μｍに形成される。
【００６７】
次に、図１６（Ａ）において、図１（Ｃ）と同様に、樹脂膜１０上に、フォトレジスト１８を覆って、厚さが２０ｎｍから１００ｎｍのＣｕ膜２０と厚さが２０ｎｍから１００ｎｍのＮｉ膜２２とが順に積層される。次に、図１６（Ｂ）において、図２（Ａ）と同様に、Ｃｕ膜２０およびＮｉ膜２２が形成された樹脂膜１０を、酸素を含む雰囲気下で熱処理する大気アニールが実施される。大気アニールにより、Ｎｉ膜２２の表面は、酸化されて酸化膜２２ａ（図２）が形成され、電気的に絶縁される。但し、開口部１８ｃの底では、大気アニールにより、Ｃｕ膜２０の一部のＣｕ２０ａがＮｉ膜２２を突き抜けてＮｉ膜２２の表面に露出される。開口部１８ｃの底のＮｉ膜２２およびＮｉ膜２２上に浮き上がってきたＣｕ２０ａは、導電性を維持し、この後の処理でシード層として機能する。大気アニールにより、開口部１８ｃの底の樹脂膜１０と硫黄化合物１２とＣｕ膜２０とは、互いに反応し、強固に密着される。
【００６８】
次に、図１６（Ｃ）において、図２（Ｂ）と同様に、開口部１８ｃの底に浮き上がったＣｕを電極（シード層）として電気めっき処理が実施され、開口部１８ｃの内部にＣｕが析出される。すなわち、開口部１８ｃの内部に配線２４が形成される。例えば、配線２４のラインＬ／スペースＳは、２μｍ／２μｍであり、開口部１８ｃの内部に埋め込まれるＣｕの高さが２μｍから２．５μｍの範囲になるように、電気めっき処理が実施される。
【００６９】
次に、図１６（Ｄ）において、図２（Ｃ）と同様に、フォトレジスト１８上に形成されたＮｉ膜２２とＣｕ膜２０とが、ウェットエッチング等により順に除去される。次に、図１６（Ｅ）において、図３（Ａ）と同様に、開口部１８ｃに形成された配線２４の表面にＮｉＰ膜２６が形成される。なお、配線２４の表面をＮｉＰ等のバリアで覆うことなく、図１６（Ｄ）の工程後、図１７（Ａ）の工程が実施されてもよい。
【００７０】
次に、図１７（Ａ）において、図３（Ｂ）と同様に、フォトレジスト１８が除去される。次に、図１７（Ｂ）において、図３（Ｃ）と同様に、配線２４の側壁の周囲に形成されたＣｕ膜２０が、ウェットエッチング等により除去される。そして、配線２４の周囲にＮｉおよびＮｉＰのメタルバリアを有し、配線２４の底がＮｉ膜２２、Ｃｕ膜２０および硫黄化合物１２を介して樹脂膜１０上に密着された配線構造が完成する。
【００７１】
次に、図１７（Ｃ）において、メタルバリアを含む配線２４を覆って樹脂膜１０上にポリイミドまたはフェノール樹脂等の感光性の新たな樹脂膜１０（永久レジスト）が形成される。次に、図１７（Ｄ）において、フォトリソグラフィ法を用いて、樹脂膜１０の露光処理および現像処理が実施され、樹脂膜１０における配線２４に接続するスルーホールが形成される領域に開口部１０ａが形成される。次に、図１７（Ｅ）において、図１（Ａ）および図１５（Ｅ）と同様に、樹脂膜１０上に硫黄化合物１２が付着される。硫黄化合物１２は、樹脂膜１０をチオール系化合物の水溶液中に浸漬することで行われ、あるいは、チオール系化合物の水溶液を樹脂膜１０上にスプレーすることで行われる。これにより、硫黄化合物１２は、開口部１０ａの内部にも付着される。
【００７２】
次に、図１８（Ａ）において、図１（Ｂ）および図１５（Ｆ）と同様に、配線が形成される領域に開口部１８ｄを有するフォトレジスト１８が、硫黄化合物１２が塗布された樹脂膜１０上に形成される。すなわち、フォトレジスト１８を用いて、配線が形成される領域に開口部１８ｄを有するマスク層が、硫黄化合物１２が塗布された樹脂膜１０上に形成される。次に、図１８（Ｂ）において、図１（Ｃ）および図１６（Ａ）と同様に、樹脂膜１０上に、フォトレジスト１８を覆って、Ｃｕ膜２０とＮｉ膜２２とが順に積層される。Ｃｕ膜２０およびＮｉ膜２２は、開口部１８ｄの内部だけでなく、開口部１０ａの内部にも形成される。
【００７３】
次に、図１８（Ｃ）において、図２（Ａ）および図１６（Ｂ）と同様に、大気アニールが実施され、Ｎｉ膜２２の表面に酸化膜２２ａ（図２）が形成される。また、開口部１８ｄの底および開口部１０ａの内面において、Ｃｕ膜２０の一部のＣｕ２０ａがＮｉ膜２２を突き抜けてＮｉ膜２２の表面に露出される。図１８（Ｃ）では、図１７（Ｄ）で形成した開口部１０ａがＣｕ２０ａで埋められたように見えるが、実際には、開口部１０ａの内面にＣｕ２０ａが浮き出てくる。さらに、大気アニールにより、開口部１８ｄの底において、樹脂膜１０と硫黄化合物１２とＣｕ膜２０とが互いに反応して強固に密着され、開口部１０ａの内面において、樹脂膜１０と硫黄化合物１２とＣｕ膜２０とが互いに反応して強固に密着される。
【００７４】
次に、図１８（Ｄ）において、図２（Ｂ）および図１６（Ｃ）と同様に、開口部１８ｄ、１０ａの内部に浮き上がったＣｕを電極（シード層）として電気めっき処理が実施され、開口部１８ｃ、１０ａの内部にＣｕが析出され、配線２４が形成される。例えば、配線２４のラインＬ／スペースＳは、２μｍ／２μｍである。図１８（Ｄ）において、左右両側の配線２４は、図１８（Ｄ）の奥行き方向に延在し、中央の配線２４は、図１８（Ｄ）の左右方向に延在する。
【００７５】
次に、図１９（Ａ）において、図２（Ｃ）および図１６（Ｄ）と同様に、フォトレジスト１８上に形成されたＮｉ膜２２とＣｕ膜２０とが、ウェットエッチング等により順に除去される。また、次に、図３（Ａ）および図１６（Ｅ）と同様に、開口部１８ｄに形成された配線２４の表面にＮｉＰ膜２６が形成される。
【００７６】
次に、図１９（Ｂ）において、図３（Ｂ）および図１７（Ａ）と同様に、フォトレジスト１８が除去され、図３（Ｃ）および図１７（Ｂ）と同様に、配線２４の側壁の周囲に形成されたＣｕ膜２０が除去される。次に、図１９（Ｃ）において、図１７（Ｃ）および図１７（Ｄ）と同様に、配線２４を覆って樹脂膜１０上に感光性の樹脂膜１０が新たに形成され、樹脂膜１０における配線２４に接続するスルーホールが形成される領域に開口部１０ｂが形成される。
【００７７】
次に、図１９（Ｄ）において、図９（Ａ）と同様に、樹脂膜１０上に、Ｔｉ膜２８とＣｕ膜２０とが、スパッタリング等により順に積層される。Ｔｉ膜２８とＣｕ膜２０は、開口部１０ｂの内面にも形成される。
【００７８】
次に、図２０（Ａ）において、図９（Ｂ）と同様に、フォトリソグラフィ法を用いて、Ｔｉ膜２８とＣｕ膜２０とが形成された樹脂膜１０上における電極を形成する領域を除く領域にフォトレジスト１８が形成される。次に、図２０（Ｂ）において、図９（Ｃ）と同様に電気めっき処理が実施され、開口部１８ｅの内部にＣｕが析出され、電極２９が形成される。次に、図２０（Ｃ）において、図９（Ｄ）と同様に、フォトレジスト１８が除去される。
【００７９】
次に、図２１（Ａ）において、図９（Ｅ）と同様に、電極２９に覆われていないＣｕ膜２０およびＴｉ膜２８（すなわち、シード層）がウェットエッチング等により除去され、基板１５０と再配線層１６０とを含むインターポーザ１３０が完成する。
【００８０】
次に、図２１（Ｂ）において、パッケージ基板１４０の電極とインターポーザ１３０における基板１５０に形成された電極とが、バンプＢＰ２を介して接続され、基板１５０とパッケージ基板１４０との隙間にアンダーフィル剤ＵＦ２が充填される。この後、インターポーザ１３０の電極２９にＬＳＩチップ１１０ａ、１１０ｂが実装され、図１２に示すチップパッケージ基板が完成する。
【００８１】
図２２から図２７は、電子装置の別の例を示す。図１２に示す電子装置１００と同一または同様の要素については、同一の符号を付し、これ等については、詳細な説明は省略する。図２２から図２７は、電子装置の断面を示している。
【００８２】
図２２に示す電子装置１００Ａは、図１２に示す電子装置１００の基板１５０を有しておらず、インターポーザ１３０は、再配線層１６０のみにより形成される。すなわち、再配線層１６０の電極層Ｅ１に形成される電極は、バンプＢＰ２を介してパッケージ基板１４０の電極に接続される。そして、図２２に示すＬＳＩチップ１１０ａ、１１０ｂ、再配線層１６０およびパッケージ基板１４０を有するチップパッケージ基板により、２．５Ｄ−ＩＣの別の形態が形成される。再配線層１６０の構造は、図１２に示す再配線層１６０の構造と同様である。
【００８３】
図２２に示すインターポーザ１３０では、再配線層１６０は、図示しない支持基板上に形成された後、支持基板から剥離され、パッケージ基板１４０に接合される。このため、図２２に示すインターポーザ１３０の形成方法では、図１３（Ａ）から図１７（Ｃ）に示す工程は実施されず、図９と同様の工程が実施される。この場合、図９の樹脂膜１の代わりに支持基板が使用され、Ｔｉ膜の代わりにＮｉ膜が形成される。そして、図９（Ｇ）において、樹脂膜１上ではなく、支持基板上に樹脂膜７を形成した後、図１７（Ｄ）から図２１（Ａ）の工程が実施され、インターポーザ１３０が形成される。
【００８４】
図２３に示す電子装置１００Ｂは、図２２と同様に、図１２に示す電子装置１００の基板１５０を有しておらず、インターポーザ１３０は、再配線層１６０のみにより形成される。また、再配線層１６０の電極層Ｅ１に形成される電極は、図１２に示すバンプＢＰ２を介することなく、表面に樹脂膜を有するパッケージ基板１４０の電極に直接接続される。図２３に示すインターポーザ１３０とパッケージ基板１４０とが一体化されたチップパッケージ基板は、２．１Ｄ−ＩＣとも称される。再配線層１６０の構造は、図１２に示す再配線層１６０の構造と同様である。
【００８５】
図２３に示すインターポーザ１３０では、再配線層１６０は、パッケージ基板１４０上に形成される。再配線層１６０は、パッケージ基板１４０上に形成されるため、図２３に示すインターポーザ１３０の形成方法では、図１３（Ａ）から図１５（Ｄ）に示す工程は実施されない。そして、パッケージ基板１４０の表面に樹脂膜が形成されている場合、図１５（Ｅ）から図２１（Ａ）と同様の工程が実施される。すなわち、図１５（Ｅ）において、パッケージ基板１４０の表面の樹脂膜上に硫黄化合物１２が付着される。一方、パッケージ基板１４０の表面にシリコン等の無機材料が形成されている場合、図１３（Ａ）から図１７（Ｃ）に示す工程の代わりに、図９と同様の工程が実施される。
【００８６】
図２４に示す電子装置１００Ｃでは、図２２に示す電子装置１００Ａにおいて、ＬＳＩチップ１１０ｂ上にＬＳＩチップ１１０ｃ、１１０ｄが積層される。このため、ＬＳＩチップ１１０ｂの上面には、ＬＳＩチップ１１０ｃに接続するパッドが形成される。図２４に示す再配線層１６０とパッケージ基板１４０とを有し、ＬＳＩチップ１１０ａ−１１０ｄが、２次元と３次元とに搭載されたチップパッケージ基板は、２．５Ｄ／３Ｄ−ＩＣとも称される。図２４に示すインターポーザ１３０は、図２２に示すインターポーザ１３０と同様に形成される。
【００８７】
図２５に示す電子装置１００Ｄでは、図２３に示す電子装置１００Ｂにおいて、ＬＳＩチップ１１０ｂ上にＬＳＩチップ１１０ｃ、１１０ｄが積層される。図２５に示す再配線層１６０とパッケージ基板１４０とが一体に形成され、ＬＳＩチップ１１０ａ−１１０ｄが、２次元と３次元とに搭載されたチップパッケージ基板は、２．１Ｄ／３Ｄ−ＩＣとも称される。図２５に示すインターポーザ１３０は、図２３に示すインターポーザ１３０と同様に形成される。
【００８８】
図２６に示す電子装置１００Ｅは、図２２に示す電子装置１００Ａに設けられる個別のＬＳＩチップ１１０ａ、１１０ｂの代わりに、封止樹脂１７０により一体化されたＬＳＩチップ１１０ａ、１１０ｂを有する。そして、樹脂封止されたＬＳＩチップ１１０ａ、１１０ｂと、再配線層１６０とによりマルチチップパッケージＭＣＰが形成される。例えば、マルチチップパッケージＭＣＰは、多数のＬＳＩチップ１１０ａ、１１０ｂを半導体ウェハの形状に樹脂封止し、半導体製造装置を用いて、ＬＳＩチップ１１０ａ、１１０ｂ上に再配線層１６０を形成した後、ダイシングすることにより製造される。再配線層１６０において配線が形成される面積は、ＬＳＩチップ１１０ａ、１１０ｂの各々の面積より大きい。このように、半導体ウェハの形状で、ＬＳＩチップ１１０ａ、１１０ｂの面積より大きい領域に再配線層１６０を形成する手法は、Ｆａｎ  Ｏｕｔ  ＷＬＰ（Wafer Level Package）技術とも称される。
【００８９】
図２６に示すインターポーザ１３０の形成方法では、図１３（Ａ）から図１７（Ｃ）に示す工程は実施されず、図９と同様の工程が実施される。この場合、図９の樹脂膜１の代わりに半導体ウェハの形状に樹脂封止されたＬＳＩチップ１１０ａ、１１０ｂが使用され、図９（Ａ）から図９（Ｆ）の工程が実施される。但し、Ｔｉ膜の代わりにＮｉ膜が形成される。そして、図９（Ｇ）において、ＬＳＩチップ１１０ａ、１１０ｂ上に樹脂膜７を形成した後、図１７（Ｄ）から図２１（Ａ）の工程が実施され、インターポーザ１３０が形成される。
【００９０】
但し、図２６に示す再配線層１６０は、電極層Ｅ２、配線層Ｗ２および電極層Ｅ１（配線層Ｗ１）の順に形成される。このため、図９と同様の工程の実施により電極層Ｅ２が形成され、図１７（Ｃ）から図１９（Ｂ）に示す工程により配線層Ｗ２が形成され、図１９（Ｃ）から図２１（Ａ）に示す工程により電極層Ｅ１が形成される。
【００９１】
図２７に示す電子装置１００Ｆは、図２６と同様に、個別のＬＳＩチップ１１０ａ、１１０ｂの代わりに、樹脂封止により一体化されたＬＳＩチップ１１０ａ、１１０ｂを有する。そして、図２６に示す再配線層１６０と同様に、Ｆａｎ  Ｏｕｔ  ＷＬＰ技術により、樹脂封止されたＬＳＩチップ１１０ａ、１１０ｂ上に再配線層１６０を形成した後、ダイシングすることで、マルチチップパッケージＭＣＰが形成される。さらに、図２７に示すマルチチップパッケージＭＣＰは、図２３等に示すパッケージ基板１４０を介することなく、バンプＢＰ３を介してマザーボード１２０に直接接続される。図２７に示す再配線層１６０も、図２６に示す再配線層１６０と同様に、電極層Ｅ２、配線層Ｗ２および電極層Ｅ１（配線層Ｗ１）の順に形成される。
【００９２】
以上、図１２から図２７に示す実施形態においても、図１から図８に示す実施形態と同様の効果を得ることができる。すなわち、樹脂膜１０上に形成される配線２４と樹脂膜１０との密着性を、樹脂膜１０上に硫黄化合物１２を付着しない場合に比べて向上することができる。電気めっき処理により、開口部１８ｃの内部のみにＣｕを局所的に析出させることができ、ＣＭＰ工程を省略することができ、配線２４が、フォトレジスト１８とともにたわんで、ショートまたは断線することを抑止することができる。また、シード層として機能させたＣｕ膜２０は、配線２４がフォトレジスト１８の開口部１４の内部に覆われた状態で除去されるため、Ｃｕ膜２０の除去により配線２４が細ることを抑止することができる。この結果、配線２４の信頼性を、図９から図１１の配線構造に比べて向上することができる。
【００９３】
さらに、図１２から図２７に示す実施形態では、下層の配線２４に接続するスルーホールを形成する場合、スルーホールを形成した樹脂膜１０に硫黄化合物１２を付着させることで、配線２４の信頼性を、図９から図１１の配線構造に比べて向上することができる。換言すれば、再配線層１６０が複数の配線層を有する場合にも、各配線層の配線２４の信頼性を確保することができる。
【００９４】
以上の詳細な説明により、実施形態の特徴点および利点は明らかになるであろう。これは、特許請求の範囲がその精神および権利範囲を逸脱しない範囲で前述のような実施形態の特徴点および利点にまで及ぶことを意図するものである。また、当該技術分野において通常の知識を有する者であれば、あらゆる改良および変更に容易に想到できるはずである。したがって、発明性を有する実施形態の範囲を前述したものに限定する意図はなく、実施形態に開示された範囲に含まれる適当な改良物および均等物に拠ることも可能である。
【符号の説明】
【００９５】
１０…樹脂膜；１０ａ、１０ｂ…開口部；１２…硫黄化合物；１４…開口部；１６…マスク層；１８…フォトレジスト；１８ａ、１８ｂ、１８ｃ、１８ｄ…開口部；２０…金属膜（Ｃｕ膜）；２０ａ…Ｃｕ；２２…金属膜（Ｎｉ膜）；２２ａ…酸化膜；２４…配線；２６…ＮｉＰ膜；２８…Ｔｉ膜；２９…電極；３０…基材；３０ａ…開口部；３２…Ｔｉ膜；３４…Ｃｕ膜；３６…Ｃｕ１００…電子装置；１１０ａ、１１０ｂ…ＬＳＩチップ；１１１ａ、１１１ｂ…パッド；１２０…マザーボード；１３０…インターポーザ；１４０…パッケージ基板；１５０…基板；１６０…再配線層；１７０…封止樹脂；ＢＰ１ａ、ＢＰ１ｂ、ＢＰ２、ＢＰ３…バンプ；Ｅ１、Ｅ２…電極層；ＥＷ…評価用配線；ＴＭ…端子；ＵＦ１、ＵＦ２、ＵＦ３…アンダーフィル剤；Ｗ１、Ｗ２…配線層
【図１】
2017092308.tif 000003
【図２】
2017092308.tif 000004
【図３】
2017092308.tif 000005
【図４】
2017092308.tif 000006
【図５】
2017092308.tif 000007
【図６】
2017092308.tif 000008
【図７】
2017092308.tif 000009
【図８】
2017092308.tif 000010
【図９】
2017092308.tif 000011
【図１０】
2017092308.tif 000012
【図１１】
2017092308.tif 000013
【図１２】
2017092308.tif 000014
【図１３】
2017092308.tif 000015
【図１４】
2017092308.tif 000016
【図１５】
2017092308.tif 000017
【図１６】
2017092308.tif 000018
【図１７】
2017092308.tif 000019
【図１８】
2017092308.tif 000020
【図１９】
2017092308.tif 000021
【図２０】
2017092308.tif 000022
【図２１】
2017092308.tif 000023
【図２２】
2017092308.tif 000024
【図２３】
2017092308.tif 000025
【図２４】
2017092308.tif 000026
【図２５】
2017092308.tif 000027
【図２６】
2017092308.tif 000028
【図２７】
2017092308.tif 000029