(57)【要約】【課題】ゲート駆動回路の動作時間にばらつきが生じ、誘導加熱装置の単位ユニットの出力電圧にずれが生じる。【解決手段】単位ユニットの検出された直流入力電流を基準信号とする。基準信号と各単位ユニットの直流入力電流との差分を遅延演算部に入力して電力が同一となるよう遅延演算し、この遅延演算された信号と基準ゲート信号から各単位ユニットの出力電力の位相が同一となるよう遅延回路で遅延させる。また、算出された出力電力と電力指令との差分に基づき単位ユニット全体の遅延信号を全体遅延演算部により遅延信号を算出し、算出された遅延信号によって遅延回路からの位相同一信号を全体的に遅延するよう制御する。【選択図】  図１
2017060243.tif 000002
【特許請求の範囲】
【請求項１】
電圧型単相フルブリッジインバータを交直変換の単位ユニットとして複数台直列接続し、負荷に高周波出力電力を供給するよう構成された誘導加熱装置であって、各単位ユニットのゲート指令を生成するものにおいて、
前記複数台の単位ユニットのうち、任意の単位ユニットの直流入力電流を基準とし、この基準となる直流入力電流と他の単位ユニットの直流入力電流との差分を各別に算出して各単位ユニットの出力電力を同一にするための演算を行う遅延演算部と、
前記任意の単位ユニットの直流入力電流を入力して出力電力を演算する出力電力演算部と、
演算された出力電力と設定された電力指令との差分に基づき、差分が０となるように全体遅延時間を演算する全体遅延演算部と、
出力電流のゼロクロスタイミング信号を入力して周波数指令を演算するＰＬＬ演算部と、
演算された周波数指令に基づいて基準ゲート信号を生成する基準ゲート信号生成部と、
前記各遅延演算部からの遅延信号と前記生成された基準ゲート信号をそれぞれ入力して各別に各単位ユニットの出力電力が同一位相となるよう遅延させる遅延回路と、
各遅延回路の出力信号を入力し、各入力信号を前記全体遅延演算部により算出された周波数補正量によって周波数調整させる全体遅延回路と、
を備えたことを特徴とする誘導加熱装置。
【請求項２】
平均値演算部を設け、
前記各単位ユニットの検出された直流入力電流を平均値演算部に入力して平均電流を算出し、算出された平均電流を前記出力電力演算部と各単位ユニットに対応して設けられた各遅延演算部にそれぞれ入力すると共に、
各遅延演算部による出力信号と前記基準ゲート信号をそれぞれ前記遅延回路を介して前記全体遅延回路に出力するよう構成したことを特徴とする請求項１記載の誘導加熱装置。
【請求項３】
電圧型単相フルブリッジインバータを交直変換の単位ユニットとして複数台直列接続し、整合器を介して負荷に高周波出力電力を供給するよう構成された誘導加熱装置であって、各単位ユニットのゲート指令を生成する方法において、
前記単位ユニットの検出された直流入力電流のうち、何れかの単位ユニットの検出された直流入力電流、もしくは全体の単位ユニットの直流入力電流の平均値を基準信号とし、
基準信号と各単位ユニットの直流入力電流との差分を単位ユニット毎の遅延演算部に入力して電力同一となるよう遅延演算し、
遅延演算された信号と基準となるゲート信号から各単位ユニットの出力電力の位相が同一となるよう遅延回路で遅延させると共に、
算出された出力電力と電力指令との差分に基づき単位ユニット全体の遅延信号を全体遅延演算部により算出し、算出された周波数補正量によって前記各遅延回路からの位相同一信号を全体的に周波数調整するよう制御することを特徴とする誘導加熱装置の出力電力制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、誘導加熱装置とその出力電力制御方法に係わり、特に、誘導加熱装置を構成する複数のインバータ出力電圧に位相差が生じる場合での出力電力制御に関するものである。
【背景技術】
【０００２】
誘導加熱装置において複数種類の定格出力電力の容量をラインナップとして揃える場合、図３で示すように電圧型単相フルブリッジインバータを交直変換の単位ユニットとし、この単位ユニットを図４で示すように直列に接続することで誘導加熱装置を構成する方法がある。この方法によれば、定格容量毎の装置を設計する必要がないため、装置の開発・設計の負荷が低減できるというメリットがある。
【０００３】
図４は単位ユニットＵ１，Ｕ２を直列に接続した場合を示し、出力電流は共通である。一方、単位ユニットＵ１，Ｕ２の入力信号が同一であっても、ゲート駆動回路の動作時間のばらつきによって、直列接続した各単位ユニットＵ１，Ｕ２の出力電圧（矩形波電圧）は時間方向にずれが生じることがある。そのため、出力電圧の位相は同一とはならず、位相差が生じると負荷力率が１以外では各単位ユニットＵ１，Ｕ２の有効電力・無効電力に差異が生じ、インバータの出力電力を同じにすることが困難となっている。
なお、特許文献１に、複数のインバータ容量に対して全体出力をインバータモジュールの数で割った容量で等しくすることが記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第３７４１１７１号（段落［００２７］）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
図４において、誘導加熱装置の出力電流をＩout、単位ユニットＵ１の出力電圧をＶout-1、単位ユニットＵ２の出力電圧をＶout-2とする。図５で示すように、ある時点の出力電流Ｉoutの負から正に変化するゼロクロス時刻を基準とし、単位ユニットＵ１の出力電圧Ｖout-1の立下り時刻を（Ｔ／２π）・θ1、単位ユニットＵ２の出力電圧Ｖout-2の立下り時刻を（Ｔ／２π）・θ2（ただし、θ＝位相角、Ｔ＝周期）とする。この（Ｔ／２π）・θ1と（Ｔ／２π）・θ2の時間差がインバータ間のばらつきによる。また、直流電源の電圧値は各単位ユニットＵ１，Ｕ２とも同一でＥとする。
【０００６】
出力電流Ｉoutは整合回路Ｍと負荷Ｌによる共振によって略正弦波となるのでＩout＝Ｉsinωtで近似する（ω＝角周波数）。
単位ユニットＵ１の出力電力Ｐ1は、出力電流Ｉoutと出力電圧Ｖout-1の積を時間平均したものであるので、（１）式のようになる。
【０００７】
【数１】
2017060243.tif 000003
【０００８】
単位ユニットＵ２の出力電力Ｐ2も同様で、（２）式のようになる。
【０００９】
【数２】
2017060243.tif 000004
【００１０】
θ1＝θ2であれば単位ユニットＵ１，Ｕ２の各インバータが負担する電力は同一となるが、θ1≠θ2であると負担電力は異なってくる。（１），（２）式より単位ユニットＵ１，Ｕ２の直列接続時の装置出力電力Ｐは（３）式となる。
【００１１】
【数３】
2017060243.tif 000005
【００１２】
（３）式より位相角θ1，θ2により装置出力電力Ｐが変化することが分る。しかしながら、出力電力の変動を調整しようとしても誘導加熱装置の出力は１００ｋＨｚ〜５００ｋＨｚであることから、１００ｋＨｚ〜５００ｋＨｚ程度の高周波電流，電圧を時間同時性を持って計測することは困難となっている。このため、位相角θ1，θ2を計測により求めることは難しく、装置出力電力を直接θ1＝θ2に制御することは困難となっている。
【００１３】
本発明が目的とするところは、誘導加熱装置の出力１００ｋＨｚ〜５００ｋＨｚ程度の高周波電流，電圧を計測することなく出力電力を制御できる誘導加熱装置とその出力電力制御方法を提供することにある。
【課題を解決するための手段】
【００１４】
本発明は、電圧型単相フルブリッジインバータを交直変換の単位ユニットとして複数台直列接続し、負荷に高周波出力電力を供給するよう構成された誘導加熱装置であって、各単位ユニットのゲート指令を生成するものにおいて、
前記複数台の単位ユニットのうち、任意の単位ユニットの直流入力電流を基準とし、この基準となる直流入力電流と他の単位ユニットの直流入力電流との差分を各別に算出して各単位ユニットの出力電力を同一にするための演算を行う遅延演算部と、
前記任意の単位ユニットの直流入力電流を入力して出力電力を演算する出力電力演算部と、
演算された出力電力と設定された電力指令との差分に基づき、差分が０となるように全体遅延時間を演算する全体遅延演算部と、
出力電流のゼロクロスタイミング信号を入力して周波数指令を演算するＰＬＬ演算部と、
演算された周波数指令に基づいて基準ゲート信号を生成する基準ゲート信号生成部と、
前記各遅延演算部からの遅延信号と前記生成された基準ゲート信号をそれぞれ入力して各別に各単位ユニットの出力電力が同一位相となるよう遅延させる遅延回路と、
各遅延回路の出力信号を入力し、各入力信号を前記全体遅延演算部により算出された周波数補正量によって周波数調整させる全体遅延回路と、
を備えたことを特徴とする。
【００１５】
本発明は、平均値演算部を設け、
前記各単位ユニットの検出された直流入力電流を平均値演算部に入力して平均電流を算出し、算出された平均電流を前記出力電力演算部と各単位ユニットに対応して設けられた各遅延演算部にそれぞれ入力すると共に、
各遅延演算部による出力信号と前記基準ゲート信号をそれぞれ前記遅延回路を介して前記全体遅延回路に出力するよう構成したことを特徴とする。
【００１６】
また、本発明は、電圧型単相フルブリッジインバータを交直変換の単位ユニットとして複数台直列接続し、整合器を介して負荷に高周波出力電力を供給するよう構成された誘導加熱装置であって、各単位ユニットのゲート指令を生成する方法において、
前記単位ユニットの検出された直流入力電流のうち、何れかの単位ユニットの検出された直流入力電流、もしくは全体の単位ユニットの直流入力電流の平均値を基準信号とし、
基準信号と各単位ユニットの直流入力電流との差分を単位ユニット毎の遅延演算部に入力して電力同一となるよう遅延演算し、
遅延演算された信号と基準となるゲート信号から各単位ユニットの出力電力の位相が同一となるよう遅延回路で遅延させると共に、
算出された出力電力と電力指令との差分に基づき単位ユニット全体の遅延信号を全体遅延演算部により算出し、算出された遅延信号によって前記各遅延回路からの位相同一信号を全体的に遅延するよう制御することを特徴とする。
【発明の効果】
【００１７】
以上のとおり、本発明によれば、ゲート駆動回路の動作時間にばらつきが生じて単位ユニット間の出力電圧に時間方向にずれが生じても、高周波電流、電圧を計測することなく、誘導加熱装置の出力電力Ｐを制御することができる。
【図面の簡単な説明】
【００１８】
【図１】本発明の実施形態を示す構成図。
【図２】本発明の他の実施形態を示す構成図。
【図３】単位ユニット（電圧型単相フルブリッジインバータ）の構成図。
【図４】単位ユニット２台による誘導加熱装置の概略構成図。
【図５】単位ユニット２台による出力波形図。
【発明を実施するための形態】
【００１９】
本発明は、単位ユニットの検出された直流入力電流を基準信号とする。基準信号と各単位ユニットの直流入力電流との差分を遅延演算部に入力して電力が同一となるよう遅延演算し、この遅延演算された信号と基準ゲート信号から各単位ユニットの出力電力の位相が同一となるよう遅延回路で遅延させる。また、算出された出力電力と電力指令との差分に基づき単位ユニット全体の遅延信号を全体遅延演算部により遅延信号を算出し、算出された遅延信号によって遅延回路からの位相同一信号を全体的に遅延するよう制御するもので、以下図に基づいて説明する。
【実施例１】
【００２０】
図１は本発明の第１の実施例を示す誘導加熱装置の出力電力制御装置の構成図を示したもので、誘導加熱装置として単位ユニットＵ１〜Ｕｎの複数台を直列接続して構成した場合の例である。なお、図示省略されているが、単位ユニットＵ１〜Ｕｎは同一電圧の直電源に接続されている。１はＰＬＬ演算部で、複数台の単位ユニットの内、何れか１台の出力側に設置されたゼロクロス検出器ＺＤにより検出された出力電流のゼロクロス信号を入力し、ゼロクロスタイミングからＰＬＬ演算部１により周波数指令を生成する。
【００２１】
２は基準ゲート信号生成部で、入力された周波数指令から基準ゲート信号を生成し、ｎ台の単位ユニットＵ１〜Ｕｎにそれぞれ分配する。３は平均値演算部で、この平均値演算部３には各単位ユニットＵ１〜Ｕｎに設置された電流検出器Ｄにより検出された直流入力電流Ｉdc-1〜Ｉdc-nを入力して平均電流Ｉdc-aveを演算する。求まった平均電流Ｉdc-aveは、各単位ユニットＵ１〜Ｕｎの減算部９において各単位ユニットＵ１〜Ｕｎの直流入力電流Ｉdc-1〜Ｉdc-nと各別に減算され、その差分はそれぞれ遅延演算部４（４−1〜４−n）に入力される。
【００２２】
遅延演算部４では、差分が０（＝同一電力）となるよう各単位ユニットのゲート信号の遅延時間の制御信号を演算する。５（５−1〜５−n）は単位ユニットｎ台分を各別に備えた遅延回路で、入力された基準ゲート信号を遅延演算部４で求まった遅延時間分遅らせてｎ台すべての出力電圧位相が同じになるよう遅延させる。
【００２３】
平均値演算部３で演算された平均電流Ｉdc-aveは、出力電力演算部７にも入力されて図示省略された検出電圧を用いて出力電力が演算され、求まった出力電力は減算部１０で電力指令との差分が算出されて全体遅延演算部８に入力される。全体遅延演算部８では、電力指令、平均電流Ｉdc-aveと単位ユニットの台数ｎと直流電源電圧の積を検出値として偏差が０となるよう周波数補正量を生成する。全体遅延回路６はｎ台のゲート信号を同時に全体遅延時間分遅延させる電力指令値とするように周波数を制御する。
【００２４】
ここで、ｎ台の単位ユニットを直列に接続した装置に、単位ユニット内のスイッチング素子間のターンオン・ターンオフ時間のバラツキ及びスイッチング素子を駆動する駆動回路のばらつきは無いものし、各インバータの出力電圧は正負同一時間の方形波を出力する。しかし、単位ユニット間の駆動回路の動作時間にばらつきがあって、同一信号を単位ユニットに入力しても図５で示すように出力電圧に位相差が生じることがある。この位相差が生じても、スイッチング素子の動作、駆動回路の動作を速くすることはできず出力電圧の位相を進めることが出来ない。
【００２５】
ところで、単位ユニットの直流入力電流Ｉdc-1は、（１）式から（４）式のように計算することができる。
Ｐ1＝Ｅ×Ｉdc-1で
【００２６】
【数４】
2017060243.tif 000006
【００２７】
本発明では、直列に接続されたインバータの出力電力を同じとするため、出力電圧位相を同相とさせる制御を行い、且つ整合器Ｍが共振回路でも電力調整をインバータの周波数で調整することができるので、電力調整としてインバータの出力周波数で調整し、効率のよい出力電力制御を実現するものである。
【００２８】
ＰＬＬ演算部１では検出されたゼロクロスタイミングから周波数指令を生成し、基準ゲート信号生成部２で基準ゲート信号を生成して交直変換機能を有するｎ台の単位ユニットにそれぞれ分配し、各単位ユニットＵ１〜Ｕｎは高周波電力を発生して整合器Ｍに出力する。各単位ユニットＵ１〜Ｕｎでは、電流検出器Ｄにより検出されたそれぞれの直流入力電流Ｉdc-1〜Ｉdc-nを平均値演算部３に入力して平均電流Ｉdc-aveを演算し、この平均電流Ｉdc-aveを指令値として各単位ユニットの検出された直流入力電流Ｉdc-1〜Ｉdc-nとの差分を求め、それぞれの遅延演算部４−1〜４−nに入力する。
【００２９】
遅延演算部４−1〜４−nでは、差分に基づいてそれぞれの単位ユニットの出力電力が同一となるようゲート信号遅延時間を制御し、その後、遅延回路５−1〜５−nにおいて、基準ゲート信号を各単位ユニットのゲート信号遅延時間分を遅延させることで同一位相となるよう制御する。
【００３０】
この時、ゲート信号遅延時間は誘導加熱装置の出力電流の周期に対して十分に小さいものとする。また、ＰＬＬ演算部１による周波数制御は常に有効であるものとする。ゲート信号遅延時間が十分に小さい場合、遅延による出力周波数の変動は小さく、ＰＬＬ演算部１による周波数制御により、共振状態を維持したままで調整が可能となる。これを繰り返すことにより直流入力電流Ｉdc-1〜Ｉdc-nは等しくなる。
【００３１】
（４）式より各単位ユニットの直流入力電流Ｉdc-1〜Ｉdc-nが等しくなると、位相も同一となる。この時、収束した位相差をθとすると、（３）式より誘導加熱装置の出力電力Ｐは（５）式となり、また、（４）式よりＥ×Ｉdc-ave×ｎとなる。
【００３２】
【数５】
2017060243.tif 000007
【００３３】
以上により、電力指令を指令値とし、出力電力演算部７の演算値Ｅ×Ｉdc-ave×ｎを検出値とし、全体遅延演算部８で両者の差分が０となるように周期の調整時間（全体遅延時間）を演算し、全体遅延回路６でｎ台分のゲート信号を全体遅延時間分を周波数調整（遅延）させることで誘導加熱装置の出力電力Ｐを制御することができる。
【００３４】
なお、出力電力Ｐの調整は（６）式に基づく。直列共振を例とすると、整合回路をＬ，Ｃ、負荷をＲとし、
Ｚ＝Ｒ＋ｊωＬ＋（１／ｊωＣ），  ω0Ｌ＝１／ω0Ｃ
【００３５】
【数６】
2017060243.tif 000008
【００３６】
消費電力は共振時ω0に最大Ｅ2／Ｒとなり、これ以外の周波数ではＥ2／Ｒより小さい値となる。したがって、周波数を可変することで電力調整が可能となる。
【００３７】
この実施例によれば、ゲート駆動回路の動作時間にばらつきが生じて単位ユニットの出力電圧に時間方向でのずれが生じても、高周波電流、電圧を計測することなく、誘導加熱装置の出力電力Ｐを制御することができる。
【実施例２】
【００３８】
図２は第２の実施例を示したもので、図１と同一の部分には同一符号を付してその説明を省略する。すなわち、この実施例は任意の単位ユニットの直流入力電流を基準としたもので、そのために平均値演算部３を省くと共に、遅延演算部４と遅延回路５をそれぞれｎ−１台分としたものである。図２では単位ユニットＵ１に対応する分を省いたもので、他は図１と同様である。
【００３９】
出力電力演算部７では、単位ユニットＵ１の直流入力電流Ｉdc-1て出力電力が演算され、求まった出力電力は減算部１０で電力指令との差分が算出されて全体遅延演算部８に入力される。全体遅延演算部８では両者の差分が０となるように全体遅延時間（周期の調整時間）を演算し、全体遅延回路６でｎ台分のゲート信号を全体遅延時間分遅延（周波数調整）させることで誘導加熱装置の出力電力Ｐを制御することができる。
【００４０】
したがって、この実施例においても、ゲート駆動回路の動作時間にばらつきが生じて単位ユニットの出力電圧に時間方向でのずれが生じても、高周波電流、電圧を計測することなく、誘導加熱装置の出力電力Ｐを制御することができる。
【符号の説明】
【００４１】
１…  ＰＬＬ演算部
２…  基準ゲート信号生成部
３…  平均値演算部
４…  遅延演算部
５…  遅延回路
６…  全体遅延回路
７…  出力電力演算部
８…  全体遅延演算部
Ｕ１〜Ｕｎ…  単位ユニット
Ｄ…  電流検出器
ＺＤ…  ゼロクロス検出器
Ｍ…  整合器
Ｌ…  負荷
【図１】
2017060243.tif 000009
【図２】
2017060243.tif 000010
【図３】
2017060243.tif 000011
【図４】
2017060243.tif 000012
【図５】
2017060243.tif 000013