(57)【要約】【課題】入力信号との比較に用いる２つ閾値に対する設定の自由度が高いデジタル信号生成回路及びデジタル回路システムを提供する。【解決手段】デジタル信号生成回路１は、入力信号の電位と第１閾値との比較を第１比較回路１０にて行うと共に、入力信号の電位と第２閾値との比較を第２比較回路２０にて行う。これによりデジタル信号生成回路１は、１つの入力信号の電位変化に対して、異なるタイミングで変化する２つのデジタル信号を生成して出力することができる。第１比較回路１０（第２比較回路２０）は、電源電位及び接地電位の間に抵抗器Ｒ１１（Ｒ２１）及びトランジスタＴ１（Ｔ２）を直列に接続し、トランジスタＴ１のベースに抵抗器Ｒ１２（Ｒ２２）を接続し、トランジスタＴ１のベース−エミッタ間に抵抗器Ｒ１３（Ｒ２３）を接続した構成とする。入力信号は抵抗器Ｒ１２（Ｒ２２）を介してトランジスタＴ１のベースへ入力される。【選択図】図１
2017060058.tif 000002
【特許請求の範囲】
【請求項１】
入力信号の電位が閾値を超えるか否かに応じて２値のデジタル信号を生成するデジタル信号生成回路において、
前記入力信号の電位及び第１閾値を比較する第１比較回路と、
前記入力信号の電位及び前記第１閾値より値が大きい第２閾値を比較する第２比較回路と
を備え、
前記第１比較回路の比較結果に応じた第１デジタル信号、及び、前記第２比較回路の比較結果に応じた第２デジタル信号の２つのデジタル信号を生成することを特徴とするデジタル信号生成回路。
【請求項２】
前記第１比較回路及び前記第２比較回路は、トランジスタ及び複数の抵抗器を用いてそれぞれ構成され、抵抗器の抵抗値のみが異なる同構成の回路であること
を特徴とする請求項１に記載のデジタル信号生成回路。
【請求項３】
前記第１比較回路及び前記第２比較回路は、電源電位及び接地電位の間に直列に接続された第１抵抗器及びバイポーラ型トランジスタと、一端に入力信号が入力され他端に前記バイポーラ型トランジスタのベースが接続された第２抵抗器と、該バイポーラ型トランジスタのベース−エミッタ間に接続された第３抵抗器とをそれぞれ有し、
前記第１比較回路及び前記第２比較回路では、前記第３抵抗器の抵抗値が異なること
を特徴とする請求項２に記載のデジタル信号生成回路。
【請求項４】
請求項１乃至請求項３のいずれか１つに記載のデジタル信号生成回路と、
前記デジタル信号生成回路が生成する２つのデジタル信号がそれぞれ入力される２つの入力端子を有し、前記入力信号に応じた処理を前記２つの入力端子から入力された２つのデジタル信号に応じて行うＩＣ（Integrated Circuit）と
を備えることを特徴とするデジタル回路システム。
【請求項５】
前記ＩＣは、前記２つの入力端子から入力される２つのデジタル信号が同じ値へ変化した場合に、前記入力信号が変化したと判断すること
を特徴とする請求項４に記載のデジタル回路システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力信号の電位の変化に対してヒステリシスを設けた信号を生成するデジタル信号生成回路及びデジタル回路システムに関する。
【背景技術】
【０００２】
デジタル回路では、ハイレベル又はローレベルの２値の信号が扱われる。このためデジタル回路の入力段では、外部からの入力信号の電位と閾値との比較が行われ、入力信号が２値の信号として内部の回路へ与えられる。例えば、入力信号の電位が閾値を超えた場合にハイレベルとされ、閾値を超えない場合にローレベルとされる。また入力信号のノイズ除去及び発振防止等を実現するため、入力段の回路にはシュミットトリガ回路と呼ばれる回路が用いられる場合がある。シュミットトリガ回路は、入力信号に対する閾値を２つ有し、入力信号の電位が高い方の閾値を超えた場合にハイレベルを出力し、入力信号の電位が低い方の閾値を下回った場合にローレベルを出力する。
【０００３】
特許文献１においては、入力信号を反転して出力する第１インバータと、第１インバータの出力信号を反転して出力する第２インバータと、第２インバータの出力信号及び制御信号に基づいて出力信号を生成する制御回路と、入力信号及び制御回路の出力信号に基づいて第１インバータの出力ノードと高電位側の電源電位との間のインピーダンスを調整する第１インピーダンス調整回路と、入力信号及び第２インバータの出力信号に基づいて第１インバータの出力ノードと低電位側の電源電位との間のインピーダンスを調整する第２インピーダンス調整回路とを備えるこのシュミットトリガ回路が提案されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−１６９０８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
一般的にシュミットトリガ回路は高価であり、また２つの閾値に対する設定の自由度が低いという問題がある。これは特許文献１に記載のシュミットトリガ回路についても同様である。
【０００６】
本発明は、斯かる事情に鑑みてなされたものであって、その目的とするところは、２つの閾値に対する設定の自由度が高い、デジタル信号生成回路及びデジタル回路システムを提供することにある。また本発明の他の目的とするところは、安価に実現できるデジタル信号生成回路及びデジタル回路システムを提供することにある。
【課題を解決するための手段】
【０００７】
本発明に係るデジタル信号生成回路は、入力信号の電位が閾値を超えるか否かに応じて２値のデジタル信号を生成するデジタル信号生成回路において、前記入力信号の電位及び第１閾値を比較する第１比較回路と、前記入力信号の電位及び前記第１閾値より値が大きい第２閾値を比較する第２比較回路とを備え、前記第１比較回路の比較結果に応じた第１デジタル信号、及び、前記第２比較回路の比較結果に応じた第２デジタル信号の２つのデジタル信号を生成することを特徴とする。
【０００８】
また、本発明に係るデジタル信号生成回路は、前記第１比較回路及び前記第２比較回路が、トランジスタ及び複数の抵抗器を用いてそれぞれ構成され、抵抗器の抵抗値のみが異
なる同構成の回路であることを特徴とする。
【０００９】
また、本発明に係るデジタル信号生成回路は、前記第１比較回路及び前記第２比較回路が、電源電位及び接地電位の間に直列に接続された第１抵抗器及びバイポーラ型トランジスタと、一端に入力信号が入力され他端に前記バイポーラ型トランジスタのベースが接続された第２抵抗器と、該バイポーラ型トランジスタのベース−エミッタ間に接続された第３抵抗器とをそれぞれ有し、前記第１比較回路及び前記第２比較回路では、前記第３抵抗器の抵抗値が異なることを特徴とする。
【００１０】
また、本発明に係るデジタル回路システムは、上述のデジタル信号生成回路と、前記デジタル信号生成回路が生成する２つのデジタル信号がそれぞれ入力される２つの入力端子を有し、前記入力信号に応じた処理を前記２つの入力端子から入力された２つのデジタル信号に応じて行うＩＣ（Integrated Circuit）とを備えることを特徴とする。
【００１１】
また、本発明に係るデジタル回路システムは、前記ＩＣが、前記２つの入力端子から入力される２つのデジタル信号が同じ値へ変化した場合に、前記入力信号が変化したと判断することを特徴とする。
【００１２】
本発明においてデジタル信号生成回路は、１つの入力信号に対して２つのデジタル信号を生成する。このデジタル信号生成回路は、第１比較回路及び第２比較回路の２つの比較回路を有する。第１比較回路は、入力信号の電位と第１閾値との比較を行い、比較結果に応じた第１デジタル信号を生成する。同様に第２比較回路は、入力信号と第２閾値との比較を行い、比較結果に応じた第２デジタル信号を生成する。ただし、第１閾値＜第２閾値である。これによりデジタル信号生成回路は、１つの入力信号の電位変化に対して、異なるタイミングで変化する２つのデジタル信号を生成して出力することができる。
入力信号の電位と閾値との比較を２つの比較回路でそれぞれ個別に行う構成とすることにより、２つの閾値の設定を個別に行うことができるため、閾値の設定の自由度を高めることができる。
【００１３】
また本発明においては、第１比較回路及び第２比較回路をトランジスタ及び複数の抵抗器を用いて構成する。また第１比較回路及び第２比較回路は、抵抗器の抵抗値が異なるのみの同構成の回路とする。この構成は、抵抗器の抵抗値を適宜にそれぞれ設定することにより、第１閾値及び第２閾値の設定を容易に行うことができる構成である。
【００１４】
また本発明において各比較回路は、電源電位及び接地電位の間に第１抵抗器及びバイポーラ型トランジスタを直列に接続し、バイポーラ型トランジスタのベースに第２抵抗器を接続し、バイポーラ型トランジスタのベース−エミッタ間に第３抵抗器を接続した構成とする。入力信号は第２抵抗器を介してバイポーラ型トランジスタのベースへ入力される。この構成の比較回路は、第３抵抗器の抵抗値を適宜に設定することにより、閾値の設定を容易に行うことができる。またこの構成の比較回路は、回路の構成要素が少なく、安価に構成することができる。
【００１５】
また本発明においては、デジタル信号生成回路が生成する２つのデジタル信号が、後段のＩＣ（Integrated Circuit）の２つの入力端子へ入力される。後段のＩＣは、この２つのデジタル信号の変化に応じて元の入力信号の変化を判断し、元の入力信号の変化に応じた処理を行うことができる。
例えば後段のＩＣは、入力信号の電位が上昇していく場合、第１デジタル信号がローレベルからハイレベルへ変化し、更に第２デジタル信号がローレベルからハイレベルへ変化した時点で、入力信号がローレベルからハイレベルへ変わったと判断し、この変化に応じた処理を行う。同様に後段のＩＣは、入力信号の電位が下降していく場合、第２デジタル
信号がハイレベルからローレベルへ変化し、更に第１デジタル信号がハイレベルからローレベルへ変化した時点で、入力信号がハイレベルからローレベルへ変わったと判断し、この変化に応じた処理を行う。
これによりデジタル回路システムは、シュミットトリガ回路と同様に、入力信号に対してヒステリシスを設けることができる。
【発明の効果】
【００１６】
本発明による場合は、入力信号の電位と閾値との比較を２つの比較回路でそれぞれ個別に行う構成とすることにより、２つの閾値の設定を個別に行うことができるため、閾値の設定の自由度を高めることができる。
【図面の簡単な説明】
【００１７】
【図１】本実施の形態に係るデジタル回路システムの構成を示す回路図である。
【図２】本実施の形態に係るデジタル回路システムの動作の一例を示すタイミングチャートである。
【図３】本実施の形態に係るデジタル回路システムの一実施例を示すブロック図である。
【図４】変形例に係るデジタル回路システムの構成を示す回路図である。
【発明を実施するための形態】
【００１８】
以下、本発明をその実施の形態を示す図面に基づき具体的に説明する。図１は、本実施の形態に係るデジタル回路システムの構成を示す回路図である。本実施の形態に係るデジタル回路システムは、デジタル信号生成回路１及びＩＣ（Integrated Circuit）２を備えて構成されている。本実施の形態に係るデジタル回路システムは、入力端子Ｖｉｎから入力された信号を２値化したデジタル信号を出力端子Ｖｏｕｔから出力する動作を行う。ただしこの動作は一例であって、デジタル回路システムの動作はこれに限るものではない。デジタル回路システムが入力信号に対してどのようなデジタル信号を出力するかは、ＩＣ２内の回路構成により定まるものであり、ＩＣ２内の回路はどのようなものであってもよい。
【００１９】
デジタル信号生成回路１は、１入力２出力の回路である。デジタル信号生成回路１は、第１比較回路１０及び第２比較回路２０を備えて構成されており、入力端子Ｖｉｎから入力された入力信号はそれぞれ第１比較回路１０及び第２比較回路２０へ与えられる。第１比較回路１０及び第２比較回路２０は、入力信号の電位と予め設定された閾値との比較をそれぞれ行い、比較結果を示すデジタル信号Ｖ１，Ｖ２を生成して出力する。第１比較回路１０が出力するデジタル信号Ｖ１と、第２比較回路２０が出力するデジタル信号Ｖ２とが、デジタル信号生成回路１の２つの出力信号となる。
【００２０】
第１比較回路１０は、３つの抵抗器Ｒ１１，Ｒ１２，Ｒ１３と、ＮＰＮ型のバイポーラ型のトランジスタＴ１とを用いて構成されている。抵抗器Ｒ１１は、一端が電源電位Ｖｃｃに接続され、他端がトランジスタＴ１のコレクタに接続されている。抵抗器Ｒ１２は、一端が入力端子Ｖｉｎに接続され、他端がトランジスタＴ１のベースに接続されている。抵抗器Ｒ１３は、トランジスタＴ１のベース−エミッタ間に接続されている。トランジスタＴ１は、エミッタが接地電位に接続され、コレクタの電位が第１比較回路１０の出力とされている。第１比較回路１０は、入力端子Ｖｉｎに加わる電圧が抵抗器Ｒ１２及びＲ１３にて分圧され、抵抗器Ｒ１３の両端に加わる電圧（＝トランジスタＴ１のベース−エミッタ間の電圧）が所定電圧を超えた場合にトランジスタＴ１が導通する。第１比較回路１０は、トランジスタＴ１が遮断状態である場合にデジタル信号Ｖ１としてハイレベルの信号を出力し、トランジスタＴ１が導通状態である場合にローレベルの信号を出力する。トランジスタＴ１を導通させる入力信号の電圧は、抵抗器Ｒ１２及びＲ１３の比により設定
することができる。
【００２１】
同様に、第２比較回路２０は、３つの抵抗器Ｒ２１，Ｒ２２，Ｒ２３と、ＮＰＮ型のバイポーラ型のトランジスタＴ２とを用いて構成されている。抵抗器Ｒ２１は、一端が電源電位Ｖｃｃに接続され、他端がトランジスタＴ２のコレクタに接続されている。抵抗器Ｒ２２は、一端が入力端子Ｖｉｎに接続され、他端がトランジスタＴ２のベースに接続されている。抵抗器Ｒ２３は、トランジスタＴ２のベース−エミッタ間に接続されている。トランジスタＴ２は、エミッタが接地電位に接続され、コレクタの電位が第２比較回路２０の出力とされている。第２比較回路２０は、入力端子Ｖｉｎに加わる電圧が抵抗器Ｒ２２及びＲ２３にて分圧され、抵抗器Ｒ２３の両端に加わる電圧（＝トランジスタＴ２のベース−エミッタ間の電圧）が所定電圧を超えた場合にトランジスタＴ２が導通する。第２比較回路２０は、トランジスタＴ２が遮断状態である場合にデジタル信号Ｖ２としてハイレベルの信号を出力し、トランジスタＴ２が導通状態である場合にローレベルの信号を出力する。トランジスタＴ２を導通させる入力信号の電圧は、抵抗器Ｒ２２及びＲ２３の比により設定することができる。
【００２２】
このように、第１比較回路１０及び第２比較回路２０は、略同じ回路構成である。ただし、抵抗器Ｒ１１及びＲ２１の抵抗値は同じであり、抵抗器Ｒ１２及びＲ２２の抵抗値は同じであるが、抵抗器Ｒ１３及びＲ２３の抵抗値が異なっている。トランジスタＴ１及びＴ２の特性は同じである。これにより、第１比較回路１０及び第２比較回路２０は、トランジスタＴ１及びＴ２を導通させる入力信号の電位、即ち比較回路として入力信号の電位と比較を行う閾値の電位が異なる値となっている。本実施の形態においては、「第１比較回路１０の閾値＜第２比較回路２０の閾値」となるように、「抵抗器Ｒ１３の抵抗値＞抵抗器Ｒ２３の抵抗値」のように抵抗値が設定されているものとする。
【００２３】
なおデジタル信号生成回路１は、例えば１つのＩＣチップとして提供されるものであってよく、また例えば回路基板上に回路素子を配置して図示の回路としたものであってよい。また更には、デジタル信号生成回路１は、ＩＣ２に内蔵されるものであってもよい。
【００２４】
ＩＣ２は、２入力１出力のものであり、デジタル信号生成回路１が出力する２つのデジタル信号Ｖ１，Ｖ２が入力されている。ＩＣ２の出力信号が、本実施の形態に係るデジタル回路システムの出力端子Ｖｏｕｔから出力される。ＩＣ２は、入力される２つのデジタル信号Ｖ１，Ｖ２が共にハイレベルへ変化した場合に、出力信号をローレベルへ変化させる。またＩＣ２は、入力される２つのデジタル信号Ｖ１，Ｖ２が共にローレベルへ変化した場合に、出力信号をハイレベルへ変化させる。ただしＩＣ２は、入力される２つのデジタル信号Ｖ１，Ｖ２の一方のみが変化した場合、出力信号を変化させずに維持する。
【００２５】
なお、第１比較回路１０が接続される電源電位Ｖｃｃと、第２比較回路２０が接続される電源電位Ｖｃｃと、ＩＣ２が接続される電源電位Ｖｃｃとは、共通の電源電位Ｖｃｃである。電源電位Ｖｃｃを共通化することによって、デジタル回路システムに対する電源電位の変動の影響を低減できる。
【００２６】
図２は、本実施の形態に係るデジタル回路システムの動作の一例を示すタイミングチャートである。図２には、５つの信号の電位変化が上下に並べて図示されており、上から順に入力信号Ｖｉｎ、デジタル信号Ｖ１、デジタル信号Ｖ２、ＩＣ２の内部信号Ｖｉｃ、出力信号Ｖｏｕｔである。例えば入力信号Ｖｉｎは、時刻ｔ１にて０Ｖから線形的に電位が上昇し、時刻ｔ４にてＶｃｃに達する。この後、入力信号Ｖｉｎは、時刻ｔ５にてＶｃｃから線形的に電位が下降し、時刻ｔ８にて０Ｖに達する。
【００２７】
第１比較回路１０の閾値が電位Ｖｔｈ１であるとすると、入力信号Ｖｉｎの電位が閾値
電位Ｖｔｈ１を超えない場合、第１比較回路１０が出力するデジタル信号Ｖ１はハイレベル（Ｈ）となる。入力信号Ｖｉｎの電位が上昇して時刻ｔ２にて閾値電位Ｖｔｈ１を超えた場合、第１比較回路１０が出力するデジタル信号Ｖ１はローレベル（Ｌ）となる。その後、入力信号Ｖｉｎの電位が時刻ｔ７にて閾値電位Ｖｔｈ１より低下した場合、第１比較回路１０が出力するデジタル信号Ｖ１はハイレベルとなる。
【００２８】
第２比較回路２０の閾値電位Ｖｔｈ２は、第１比較回路１０の閾値電位Ｖｔｈ１より高い電位であるとする。入力信号Ｖｉｎの電位が閾値電位Ｖｔｈ２を超えない場合、第２比較回路２０が出力するデジタル信号Ｖ２はハイレベルとなる。入力信号Ｖｉｎの電位が上昇して時刻ｔ３にて閾値電位Ｖｔｈ２を超えた場合、第２比較回路２０が出力するデジタル信号Ｖ２はローレベルとなる。その後、入力信号Ｖｉｎの電位が時刻ｔ６にて閾値電位Ｖｔｈ２より低下した場合、第２比較回路２０が出力するデジタル信号Ｖ２はハイレベルとなる。
【００２９】
ＩＣ２は、上記の２つのデジタル信号Ｖ１，Ｖ２が入力されており、この２つの信号に基づいて入力信号Ｖｉｎがハイレベルからローレベルへ又はローレベルからハイレベルへ変化したか否かを判断している。本図においては、ＩＣ２による入力信号Ｖｉｎの変化の有無の判断結果を、内部信号Ｖｉｃとして図示している。初期状態において２つのデジタル信号Ｖ１，Ｖ２が共にハイレベルであるため、内部信号Ｖｉｃはハイレベルとなっている。時刻ｔ２にてデジタル信号Ｖ１がハイレベルからローレベルへ変化するが、デジタル信号Ｖ２はハイレベルで維持されているため、内部信号Ｖｉｃはハイレベルを維持する。時刻ｔ３にてデジタル信号Ｖ２がハイレベルからローレベルへ変化し、これにより２つのデジタル信号Ｖ１，Ｖ２が共にローレベルへ変化したこととなるため、内部信号Ｖｉｃはハイレベルからローレベルへ変化する。即ちＩＣ２は、内部信号Ｖｉｃが変化した場合に、入力信号Ｖｉｎの電位が変化したと判断する。
【００３０】
その後、時刻ｔ６にてデジタル信号Ｖ２がローレベルからハイレベルへ変化するが、デジタル信号Ｖ１はローレベルで維持されているため、内部信号Ｖｉｃはローレベルを維持する。時刻ｔ７にてデジタル信号Ｖ１がローレベルからハイレベルへ変化し、これにより２つのデジタル信号Ｖ１，Ｖ２が共にハイレベルへ変化したこととなるため、内部信号Ｖｉｃはローレベルからハイレベルへ変化する。
【００３１】
本実施の形態に係るＩＣ２は、内部信号Ｖｉｃの電位を反転させた信号を出力信号Ｖｏｕｔとして出力する。出力信号Ｖｏｕｔは、初期状態がローレベルであり、時刻ｔ３にてローレベルからハイレベルへ変化し、時刻ｔ７にてハイレベルからローレベルへ変化する信号となる。
【００３２】
このように本実施の形態に係るデジタル回路システムは、図２の入力信号Ｖｉｎと出力信号Ｖｏｕｔとを比較してみると、いわゆるシュミットトリガ回路と同等の動作を行う回路であることがわかる。即ち、デジタル回路システムは、入力信号Ｖｉｎの電位が閾値電位Ｖｔｈ２を超えた場合にハイレベルを出力し、入力信号Ｖｉｎの電位が閾値電位Ｖｔｈ１より低くなった場合にローレベルを出力する回路である。ただしこれは一例であり、ＩＣ２は２つのデジタル信号Ｖ１，Ｖ２から生成される内部信号Ｖｉｃ（又は、これを反転したＶｏｕｔに相当する信号を内部信号としてもよい）に基づいて種々の演算処理などを行い、その処理結果を出力信号Ｖｏｕｔとしてもよい。
【００３３】
（実施例）
図３は、本実施の形態に係るデジタル回路システムの一実施例を示すブロック図である。本実施例は、車両に搭載されたランプ又はアクチュエータ等の様々な負荷１０９〜１１１の動作を、種々のセンサから得られる情報に基づいて制御する制御システムに、本実施
の形態に係るデジタル回路システムを適用した例である。本例では、電圧センサ１０３、温度センサ１０４、加速度センサ１０５及び光センサ１０６がそれぞれ車両の走行に係る物理量の検知を行い、その検知結果を電気信号として出力する。本制御システムは、図１に示したデジタル信号生成回路１を４つ備えており、４つのセンサが出力する４つの電気信号は４つのデジタル信号生成回路１にそれぞれ入力される。なおセンサが出力する電気信号は、インタフェース回路１０７などを介してデジタル信号生成回路１へ入力されてもよい。
【００３４】
各デジタル信号生成回路１は、１つの入力信号に対して２つの閾値Ｖｔｈ１，Ｖｔｈ２との比較を行い、比較結果に応じた２つのデジタル信号Ｖ１，Ｖ２をそれぞれ出力する。各デジタル信号生成回路１が出力する２つのデジタル信号Ｖ１，Ｖ２は、制御ＩＣ１０２へ入力される。制御ＩＣ１０２は、入力された一組のデジタル信号Ｖ１，Ｖ２に基づいて、各センサからの入力信号Ｖｉｎの電位がハイレベル又はローレベルのいずれであるかを判断する。制御ＩＣ１０２は、４つのセンサから得られた情報に基づいて負荷１０９〜１１１を駆動するか否かの判断、及び、その駆動量の算出等の処理を行う。制御ＩＣ１０２は、これらの処理の結果として、各負荷１０９〜１１１に対する駆動命令を出力する。制御ＩＣ１０２が出力する駆動命令は駆動回路１０８へ入力され、駆動回路１０８は与えられた駆動命令に応じて負荷１０９〜１１１を駆動する。
【００３５】
以上の構成の本実施の形態に係るデジタル信号生成回路１は、第１比較回路１０及び第２比較回路２０を有し、入力信号Ｖｉｎの電位と第１閾値Ｖｔｈ１との比較を第１比較回路１０にて行い、比較結果に応じたデジタル信号Ｖ１を出力すると共に、入力信号Ｖｉｎの電位と第２閾値Ｖｔｈ２（＞Ｖｔｈ１）との比較を第２比較回路２０にて行い、比較結果に応じたデジタル信号Ｖ２を出力する。これによりデジタル信号生成回路１は、１つの入力信号Ｖｉｎの電位変化に対して、異なるタイミングで変化する２つのデジタル信号Ｖ１，Ｖ２を生成して出力することができる。入力信号の電位と閾値との比較を２つの比較回路でそれぞれ個別に行う構成とすることにより、２つの閾値の設定を個別に行うことができるため、閾値の設定の自由度を高めることができる。
【００３６】
また本実施の形態に係るデジタル信号生成回路１の第１比較回路１０及び第２比較回路２０は、複数の抵抗器及びトランジスタを用いて構成されるが、抵抗器の抵抗値が異なるのみの同構成の回路とする。この構成は、抵抗器の抵抗値を適宜にそれぞれ設定することにより、第１閾値Ｖｔｈ１及び第２閾値Ｔｔｈ２の設定を容易に行うことができる。
【００３７】
また第１比較回路１０（第２比較回路２０）は、電源電位Ｖｃｃ及び接地電位の間に抵抗器Ｒ１１（Ｒ２１）及びバイポーラ型のトランジスタＴ１（Ｔ２）を直列に接続し、トランジスタＴ１のベースに抵抗器Ｒ１２（Ｒ２２）を接続し、トランジスタＴ１のベース−エミッタ間に抵抗器Ｒ１３（Ｒ２３）を接続した構成とする。入力信号Ｖｉｎは抵抗器Ｒ１２（Ｒ２２）を介してトランジスタＴ１のベースへ入力される。この構成の第１比較回路１０（第２比較回路２０）は、抵抗器Ｒ１３（Ｒ２３）の抵抗値を適宜に設定することにより、閾値Ｖｔｈ１（Ｖｔｈ２）の設定を容易に行うことができる。またこの構成の第１比較回路１０（第２比較回路２０）は、回路の構成要素が少なく、安価に構成することができる。
【００３８】
また本実施の形態に係るデジタル回路システムでは、デジタル信号生成回路１が出力する２つのデジタル信号Ｖ１，Ｖ２が、後段のＩＣ２０の２つの入力端子へ入力される。ＩＣ２０は、この２つのデジタル信号Ｖ１，Ｖ２の変化に応じて元の入力信号Ｖｉｎの変化を判断し、元の入力信号Ｖｉｎの変化に応じた処理を行う。ＩＣ２０は、入力信号Ｖｉｎの電位が上昇していく場合、デジタル信号Ｖ１がハイレベルからローレベルへ変化し、更にデジタル信号Ｖ２がハイレベルからローレベルへ変化した時点で、入力信号Ｖｉｎがロ
ーレベルからハイレベルへ変化したと判断する。同様にＩＣ２０は、入力信号Ｖｉｎの電位が下降していく場合、デジタル信号Ｖ２がローレベルからハイレベルへ変化し、更にデジタル信号Ｖ１がローレベルからハイレベルへ変化した時点で、入力信号Ｖｉｎがハイレベルからローレベルへ変化したと判断する。これによりデジタル回路システムは、シュミットトリガ回路と同様に、入力信号Ｖｉｎに対してヒステリシスを設けることができる。
【００３９】
なお本実施の形態において図１に示した第１比較回路１０及び第２比較回路２０の回路構成は一例であり、これに限るものではない。第１比較回路１０及び第２比較回路２０は、バイポーラ型のトランジスタＴ１，Ｔ２を用いて構成されているが、電界効果トランジスタなどを用いてもよい。また図２に示した信号の波形は一例であって、これに限るものではない。また図３に示した実施例は、これに限るものではなく、本実施の形態に係るデジタル回路システムは、何らかの入力信号を取得して処理を行う回路を有する種々のシステムに適用することができる。
【００４０】
（変形例）
上述の実施の形態において図１に示した第１比較回路１０及び第２比較回路２０は、ＮＰＮ型のトランジスタＴ１，Ｔ２を用いた回路構成、いわゆるローサイドスイッチの回路構成であるが、これに限るものではなく、ハイサイドスイッチの回路構成を採用してもよい。図４は、変形例に係るデジタル回路システムの構成を示す回路図である。変形例に係るデジタル回路システムは、ハイサイドスイッチの回路構成を採用したデジタル信号生成回路１０１を備えている。
【００４１】
変形例に係るデジタル信号生成回路１０１は、第１比較回路１１０及び第２比較回路１２０を備えて構成されており、入力端子Ｖｉｎから入力された入力信号はそれぞれ第１比較回路１１０及び第２比較回路１２０へ与えられる。第１比較回路１０及び第２比較回路２０は、入力信号Ｖｉｎの電位と、予め設定された閾値Ｖｔｈ１，Ｖｔｈ２との比較をそれぞれ行い、比較結果を示すデジタル信号Ｖ１０１，Ｖ１０２を出力する。第１比較回路１１０が出力するデジタル信号Ｖ１０１と、第２比較回路１２０が出力するデジタル信号Ｖ１０２とが、デジタル信号生成回路１０１の２つの出力信号となる。
【００４２】
第１比較回路１１０は、３つの抵抗器Ｒ１１１，Ｒ１１２，Ｒ１１３と、ＰＮＰ型のバイポーラ型のトランジスタＴ１０１とを用いて構成されている。トランジスタＴ１０１は、エミッタが電源電位Ｖｃｃに接続され、コレクタが抵抗器Ｒ１１１の一端に接続されている。抵抗器Ｒ１１１の他端は、接地電位に接続されている。抵抗器Ｒ１１２は、一端が入力端子Ｖｉｎに接続され、他端がトランジスタＴ１０１のベースに接続されている。抵抗器Ｒ１１３は、トランジスタＴ１０１のベース−エミッタ間に接続されている。トランジスタＴ１０１のコレクタの電位が第１比較回路１１０の出力とされている。第１比較回路１１０の閾値Ｖｔｈ１は、抵抗器Ｒ１１２及びＲ１１３の比により設定することができる。
【００４３】
同様に、第２比較回路１２０は、３つの抵抗器Ｒ１２１，Ｒ１２２，Ｒ１２３と、ＰＮＰ型のバイポーラ型のトランジスタＴ１０２とを用いて構成されている。トランジスタＴ１０２は、エミッタが電源電位Ｖｃｃに接続され、コレクタが抵抗器Ｒ１２１の一端に接続されている。抵抗器Ｒ１２１の他端は、接地電位に接続されている。抵抗器Ｒ１２２は、一端が入力端子Ｖｉｎに接続され、他端がトランジスタＴ１０２のベースに接続されている。抵抗器Ｒ１２３は、トランジスタＴ１０２のベース−エミッタ間に接続されている。トランジスタＴ１０２のコレクタの電位が第２比較回路１２０の出力とされている。第２比較回路１２０の閾値Ｖｔｈ２は、抵抗器Ｒ１２２及びＲ１２３の比により設定することができる。
【００４４】
第１比較回路１１０及び第２比較回路１２０は、略同じ回路構成である。ただし、抵抗器Ｒ１１１及びＲ１２１の抵抗値は同じであり、抵抗器Ｒ１１２及びＲ１２２の抵抗値は同じであるが、抵抗器Ｒ１１３及びＲ１２３の抵抗値が異なっている。トランジスタＴ１０１及びＴ１０２の特性は同じである。
【００４５】
以上のように、デジタル信号生成回路１０１の第１比較回路１１０及び第２比較回路１２０はハイサイドスイッチの回路構成を採用したものであってもよい。なおデジタル信号生成回路は、例えばローサイドスイッチの回路構成を採用した第１比較回路１０と、ハイサイドスイッチの回路構成を採用した第２比較回路１２０とを備えるなど、第１比較回路及び第２比較回路が異なる回路構成であってもよい。
【符号の説明】
【００４６】
１  デジタル信号生成回路
２  ＩＣ
１０  第１比較回路
２０  第２比較回路
１０１  デジタル信号生成回路
１１０  第１比較回路
１２０  第２比較回路
Ｒ１１，Ｒ２１  抵抗器（第１抵抗器）
Ｒ１２，Ｒ２２  抵抗器（第２抵抗器）
Ｒ１３，Ｒ２３  抵抗器（第３抵抗器）
Ｒ１１１，Ｒ１２１  抵抗器（第１抵抗器）
Ｒ１１２，Ｒ１２２  抵抗器（第２抵抗器）
Ｒ１１３，Ｒ１２３  抵抗器（第３抵抗器）
Ｔ１，Ｔ２  トランジスタ（バイポーラ型トランジスタ）
Ｔ１０１，Ｔ１０２  トランジスタ（バイポーラ型トランジスタ）
【図１】
2017060058.tif 000003
【図２】
2017060058.tif 000004
【図３】
2017060058.tif 000005
【図４】
2017060058.tif 000006