(57)【要約】      （修正有）【課題】画素ごとにダイナミックレンジを制御可能な固体撮像装置を提供する。【解決手段】複数の列に対応して配され、それぞれが入射光に基づく光信号のレベルと所定の閾値とを比較する複数の比較器１０４と、比較器での比較結果を示す制御信号を、同一列の複数の付加容量に接続された制御信号線を介して付加容量に出力することにより、付加容量が増幅部の入力ノードに付加する容量値を制御する複数の容量制御部１０５と、を有し、入力ノードの容量値が第１又は第２の容量値に制御された状態で光信号が読み出される。【選択図】図１
2017092554.tif 000002
【特許請求の範囲】
【請求項１】
入射光に応じた電荷を生成する光電変換部と、前記光電変換部で生成された電荷が転送される入力ノードを有し、前記入力ノードの電荷に応じた信号を出力する増幅部と、前記入力ノードに接続される付加容量と、をそれぞれが含み、複数の列をなすように配された複数の画素と、
前記複数の列に対応して配され、それぞれが前記入射光に基づく光信号のレベルと所定の閾値とを比較する複数の比較器と、
前記複数の列に対応して配され、それぞれが前記比較器での比較結果を示す制御信号を、同一列の複数の前記付加容量に接続された制御信号線を介して前記付加容量に出力することにより、前記付加容量が前記入力ノードに付加する容量値を制御する複数の容量制御部と、を有し、
前記制御信号が、前記光信号のレベルが前記所定の閾値より低いことを示す場合には、前記入力ノードの容量値が第１の容量値に制御された状態で前記光信号が読み出され、
前記制御信号が、前記光信号のレベルが前記所定の閾値より高いことを示す場合には、前記入力ノードの容量値が前記第１の容量値よりも大きい第２の容量値に制御された状態で前記光信号が読み出される
ことを特徴とする固体撮像装置。
【請求項２】
前記比較器は、前記画素からの信号と時間に応じて変化する参照信号との大小関係を比較する機能をさらに有し、
前記参照信号が変化を開始してからの時間をカウント値として出力するカウンタと、
前記画素からの信号と前記参照信号との大小関係が反転した時点における前記カウント値を保持することにより、前記画素からの信号に対応するデジタル値を保持する信号保持部と、
をさらに有することを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記比較器は、前記画素を構成する複数のトランジスタのうちの一部を含む差動対を有することを特徴とする請求項２に記載の固体撮像装置。
【請求項４】
前記画素からの信号をアナログ信号のまま保持する信号保持部をさらに有することを特徴とする請求項１に記載の固体撮像装置。
【請求項５】
前記信号保持部の前段に、前記画素からの信号を増幅する増幅器をさらに有し、
前記比較器は、前記画素の後段、かつ前記増幅器の前段のノードに接続されていることを特徴とする請求項４に記載の固体撮像装置。
【請求項６】
前記信号保持部の前段に、前記画素からの信号を増幅する増幅器をさらに有し、
前記比較器は、前記増幅器の後段、かつ前記信号保持部の前段のノードに接続されていることを特徴とする請求項４に記載の固体撮像装置。
【請求項７】
前記付加容量は、第１導電型の第１の半導体領域と、第２導電型の第２の半導体領域と、少なくとも一部が前記第２の半導体領域上に形成されたゲート電極と、を有するＭＯＳ型容量を有し、
前記第１の半導体領域は前記入力ノードに接続され、
前記ゲート電極は、前記制御信号線に接続され、
前記ゲート電極に入力される前記制御信号に応じて前記ＭＯＳ型容量の容量値が変化することにより、前記入力ノードの容量値が前記第１の容量値又は前記第２の容量値に変化することを特徴とする請求項１乃至６のいずれか１項に記載の固体撮像装置。
【請求項８】
前記ＭＯＳ型容量は、前記入力ノードに接続される第１導電型の第３の半導体領域をさらに有し、
前記第２の半導体領域は前記第１の半導体領域と前記第３の半導体領域の間に配されていることを特徴とする請求項７に記載の固体撮像装置。
【請求項９】
前記ＭＯＳ型容量はフィールド酸化膜を有し、
前記ゲート電極は、少なくとも一部が前記フィールド酸化膜の上にあることを特徴とする請求項７に記載の固体撮像装置。
【請求項１０】
前記光電変換部で生成された電荷が転送される前の出力信号であるリセットレベル信号が、前記入力ノードの容量値が前記第１の容量値に制御された状態で読み出され、さらに前記第２の容量値に制御された状態で読み出されることを特徴とする請求項１乃至９のいずれか１項に記載の固体撮像装置。
【請求項１１】
前記入力ノードの容量値が前記第１の容量値に制御された状態で読み出された前記光信号から前記入力ノードの容量値が前記第１の容量値に制御された状態で読み出された前記リセットレベル信号を減算する第１の減算処理と、前記入力ノードの容量値が前記第２の容量値に制御された状態で読み出された前記光信号から前記入力ノードの容量値が前記第２の容量値に制御された状態で読み出された前記リセットレベル信号を減算する第２の減算処理と、を行う信号処理部をさらに有することを特徴とする請求項１０に記載の固体撮像装置。
【請求項１２】
前記信号処理部は、さらに前記第２の減算処理により得られた信号に、前記第２の容量値から前記第１の容量値を除算して得られるゲイン比を乗算するゲイン補正処理を行うことを特徴とする請求項１１に記載の固体撮像装置。
【請求項１３】
請求項１乃至１２のいずれか１項に記載の固体撮像装置と、
前記固体撮像装置から出力される信号を処理する信号処理部と、
を有する撮像システム。
【請求項１４】
請求項１０に記載の固体撮像装置と、
前記入力ノードの容量値が前記第１の容量値に制御された状態で読み出された前記光信号から前記入力ノードの容量値が前記第１の容量値に制御された状態で読み出された前記リセットレベル信号を減算する第１の減算処理と、前記入力ノードの容量値が前記第２の容量値に制御された状態で読み出された前記光信号から前記入力ノードの容量値が前記第２の容量値に制御された状態で読み出された前記リセットレベル信号を減算する第２の減算処理と、を行う信号処理部と、
を有する撮像システム。
【請求項１５】
前記信号処理部は、さらに前記第２の減算処理により得られた信号に、前記第２の容量値から前記第１の容量値を除算して得られるゲイン比を乗算するゲイン補正処理を行うことを特徴とする請求項１４に記載の撮像システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置及び撮像システムに関する。
【背景技術】
【０００２】
近年、ＣＭＯＳイメージセンサは、デジタルカメラ、携帯電話用カメラユニットなどに広く用いられている。これらのカメラは暗時及び明時の両方において撮影が可能であることが要求されるため、ＣＭＯＳイメージセンサのダイナミックレンジの拡大が要求されている。
【０００３】
特許文献１では、暗時における低ノイズ性を維持しつつ、ダイナミックレンジを拡大する方法の一例が開示されている。特許文献１に記載されたＣＭＯＳイメージセンサは、画素のフローティングディフュージョンの寄生容量に対して、付加容量を並列に接続する状態と非接続にする状態とを切り替え可能である。この構成により、信号のレベルに応じて画素内の増幅トランジスタの変換ゲインを変えることができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−１２４４１８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に記載された構成では、付加容量の接続を切り替える制御信号が行ごとに共通に供給される。そのため、特許文献１の固体撮像装置では、増幅トランジスタの変換ゲインは行ごとに設定される。
【０００６】
本発明は、画素ごとにゲインを設定可能な固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一観点による固体撮像装置は、入射光に応じた電荷を生成する光電変換部と、前記光電変換部で生成された電荷が転送される入力ノードを有し、前記入力ノードの電荷に応じた信号を出力する増幅部と、前記入力ノードに接続される付加容量と、をそれぞれが含み、複数の列をなすように配された複数の画素と、前記複数の列に対応して配され、それぞれが前記入射光に基づく光信号のレベルと所定の閾値とを比較する複数の比較器と、前記複数の列に対応して配され、それぞれが前記比較器での比較結果を示す制御信号を、同一列の複数の前記付加容量に接続された制御信号線を介して前記付加容量に出力することにより、前記付加容量が前記入力ノードに付加する容量値を制御する複数の容量制御部と、を有し、前記制御信号が、前記光信号のレベルが前記所定の閾値より低いことを示す場合には、前記入力ノードの容量値が第１の容量値に制御された状態で前記光信号が読み出され、前記制御信号が、前記光信号のレベルが前記所定の閾値より高いことを示す場合には、前記入力ノードの容量値が前記第１の容量値よりも大きい第２の容量値に制御された状態で前記光信号が読み出されることを特徴とする。
【発明の効果】
【０００８】
画素ごとにゲインを設定可能な固体撮像装置が提供される。
【図面の簡単な説明】
【０００９】
【図１】第１の実施形態に係る固体撮像装置のブロック図である。
【図２】第１の実施形態に係る画素の回路を説明する図である。
【図３】第１の実施形態に係る比較器及び信号保持部の構成を説明する図である。
【図４】第１の実施形態に係る固体撮像装置のタイミング図である。
【図５】第１の実施形態に係る付加容量の断面構造図である。
【図６】第２の実施形態に係る画素、比較器及び信号保持部の構成を説明する図である。
【図７】第３の実施形態に係る画素、比較器及び信号保持部の構成を説明する図である。
【図８】第３の実施形態に係る固体撮像装置のタイミング図である。
【図９】第４の実施形態に係る撮像システムのブロック図である。
【発明を実施するための形態】
【００１０】
（第１の実施形態）
図１は、第１の実施形態に係る固体撮像装置のブロック図である。固体撮像装置は、画素アレイ１０１、垂直走査回路１０２、閾値電圧生成回路１０３、比較器１０４、付加容量制御回路１０５、制御信号線１０６、信号保持部１０７、水平走査回路１０８及び垂直出力線１１０を含む。画素アレイ１０１は、複数の行及び複数の列をなすマトリクス状に配列された複数の画素１００を含む。垂直走査回路１０２は、行ごとに共通の信号線を介して制御信号を画素アレイ１０１の各画素１００に出力する。画素１００は垂直走査回路１０２からの制御信号により行ごとに順次選択される。選択された行の画素から出力される信号が列ごとに共通に設けられた垂直出力線１１０を介して読み出される。画素１００は、画素のリセット状態、すなわち、入射光により生成される電荷が転送される前の状態に基づくリセットレベル信号と、入射光により生成される電荷に基づく光信号とを出力し得る。本明細書では、このリセットレベル信号と光信号とを総称して画素信号と呼ぶこともある。
【００１１】
比較器１０４、付加容量制御回路１０５、制御信号線１０６、信号保持部１０７及び垂直出力線１１０は、複数の画素１００の各列に対応して設けられる。閾値電圧生成回路１０３は、比較器１０４の基準信号となる閾値電圧ＶＴＨを生成する。比較器１０４は、画素１００からの信号と閾値電圧ＶＴＨとの大小関係を比較して、比較結果を示す信号を信号保持部１０７に出力する。付加容量制御回路１０５は、比較器１０４での比較結果に基づいて、画素１００に含まれる付加容量が付加する容量値の制御のための制御信号を制御信号線１０６に出力する容量制御部である。制御信号線１０６は対応する列の画素１００に対し共通に接続される。すなわち、付加容量制御回路１０５から出力される制御信号は、付加容量制御回路１０５と同一列の複数の画素１００に出力される。画素１００から出力された信号は比較器１０４での比較結果及び不図示のカウンタから出力されるカウント値等を用いてＡＤ変換(Analog-to-Digital conversion)される。
【００１２】
なお、比較器１０４がＡＤ変換に用いられることは必須ではなく、付加容量制御回路１０５のための比較のみを行う構成であってもよい。この場合、固体撮像装置の内部に別途ＡＤ変換部が設けられていてもよく、固体撮像装置の外部にＡＤ変換部が設けられていてもよい。
【００１３】
信号保持部１０７は、画素１００から出力されたリセットレベル信号と光信号をデジタル値に変換した値を保持する。水平走査回路１０８は、各列の信号保持部を順次走査することにより、信号保持部１０７に保持された値を画素信号出力として固体撮像装置から順次出力させる。
【００１４】
図２は、第１の実施形態に係る画素の回路を説明する図である。画素１００は、光電変換部ＰＤ、リセットトランジスタＭ１、転送トランジスタＭ２、増幅トランジスタＭ３、選択トランジスタＭ４、フローティングディフュージョンＦＤ及び付加容量１０９を有する。光電変換部ＰＤは、フォトダイオード等により構成される、入射光に応じた電荷を生成する素子である。以下の説明では、光電変換部ＰＤはフォトダイオードであるものとする。光電変換部ＰＤのアノードは接地され、カソードは転送トランジスタＭ２のソースに接続される。
【００１５】
フローティングディフュージョンＦＤは、転送トランジスタＭ２のドレイン、リセットトランジスタＭ１のソース、増幅トランジスタＭ３のゲート及び付加容量１０９の一端に接続される。フローティングディフュージョンＦＤは半導体基板上に形成される不純物拡散領域を含み、所定の容量を有する。フローティングディフュージョンＦＤの容量は、不純物拡散領域が形成するＰＮ接合による容量成分を含みうる。リセットトランジスタＭ１のドレイン及び増幅トランジスタＭ３のドレインは所定の電圧を供給する電源線に接続される。増幅トランジスタＭ３のソースは、選択トランジスタＭ４のドレインに接続される。選択トランジスタＭ４のソースは、垂直出力線１１０に接続される。
【００１６】
リセットトランジスタＭ１は、ゲートに入力される制御信号φＲＥＳにより制御される。転送トランジスタＭ２は、ゲートに入力される制御信号φＴＸにより制御される。選択トランジスタＭ４は、ゲートに入力される制御信号φＳＥＬにより制御される。制御信号φＲＥＳ、φＴＸ、φＳＥＬは、垂直走査回路１０２から出力される。付加容量１０９がフローティングディフュージョンＦＤに付加する容量値は、付加容量制御回路１０５から出力される制御信号φＣＡＰにより制御される。本実施形態では、付加容量１０９は、フローティングディフュージョンＦＤの容量に対して並列に接続される容量素子である。制御信号φＣＡＰの電圧に応じて当該容量素子の容量値が変化するものとする。ここで、「容量値が変化」とは、フローティングディフュージョンＦＤと付加容量１０９とが電気的に分離された状態、すなわち、フローティングディフュージョンＦＤに付加される容量値が実質的にゼロになる場合も含むものとする。
【００１７】
付加容量１０９がフローティングディフュージョンＦＤに付加する容量値を変化させることで、フローティングディフュージョンＦＤに生じる容量が変化する。これにより、フローティングディフュージョンＦＤに転送された電荷に対する増幅トランジスタＭ３の出力電圧の変換比、すなわちゲインを切り替えることができる。付加容量１０９がフローティングディフュージョンＦＤに付加する容量値が増加すると、ゲインは低下する。本実施形態では、付加容量１０９の容量が小さな状態になることで、フローティングディフュージョンＦＤに生じる容量が、高ゲイン状態に対応する第１の容量値になるものとする。また、付加容量１０９の容量が大きな状態になることで、フローティングディフュージョンＦＤに生じる容量が、低ゲイン状態に対応する第２の容量値になるものとする。言い換えると、付加容量１０９の容量は２段階に変化するものとする。本実施形態では、第２の容量値は第１の容量値の４倍であるものとし、すなわち、電荷変換ゲインの変化率は４倍であるものとする。しかしながら、この比率に限定されるものではなく、容量値が少しでも変化すればよい。言い換えると、第２の容量値が第１の容量値よりも大きければよい。
【００１８】
垂直走査回路１０２により選択された読み出し行において、制御信号φＳＥＬはハイレベルとなり、選択トランジスタＭ４はオンになる。その後、制御信号φＴＸがハイレベルになると、光電変換部ＰＤにおいて光電変換によって生じた電荷が、フローティングディフュージョンＦＤに転送される。この電荷により、フローティングディフュージョンＦＤの電圧が変化する。増幅トランジスタＭ３は、垂直出力線１１０に接続された共通電流源ＩＳとともにソースフォロア回路として動作する。すなわち、増幅トランジスタＭ３は、画素１００の増幅部であり、フローティングディフュージョンＦＤは、この増幅部の入力ノードである。このようにして、光電変換によって生じた電荷に基づく光信号が垂直出力線１１０に読み出される。
【００１９】
制御信号φＣＡＰは、列ごとに設けられた付加容量制御回路１０５から、列ごとに設けられた制御信号線１０６を介して同一列の複数の画素１００内の付加容量１０９に供給される。そのため、読み出しを行う画素ごとにゲインを光信号のレベルに応じて切り替えることができる。以下、より詳細な構成及び回路の動作について説明する。
【００２０】
図３は、第１の実施形態に係る比較器及び信号保持部の構成を説明する図である。固体撮像装置は、さらにスイッチ１１１、クランプ容量Ｃｃｌｍｐ、カウンタ１１２を含む。また、信号保持部１０７は、Ｎ１メモリ１１３、Ｎ２メモリ１１４及びＳメモリ１１５を含む。
【００２１】
比較器１０４は、非反転入力端子、反転入力端子及び出力端子を有する。比較器１０４の反転入力端子は、クランプ容量Ｃｃｌｍｐを介して垂直出力線１１０に接続される。さらに、比較器１０４の反転入力端子は、スイッチ１１９の一端に接続されており、スイッチ１１９の他端は比較器１０４の出力端子と接続される。スイッチ１１９は制御信号φＣＬＭＰにより接続又は非接続に制御される。
【００２２】
比較器１０４の非反転入力端子は、スイッチ１１１の一端に接続される。スイッチ１１１の他端は、閾値電圧生成回路１０３又は不図示のランプ信号生成回路のいずれかに接続される。ランプ信号生成回路は、時間に応じて変化する参照信号となるランプ参照電圧ＶＲＭＰを出力する。スイッチ１１１は、閾値電圧生成回路１０３から出力される閾値電圧ＶＴＨ、又はランプ信号生成回路から出力されるランプ参照電圧ＶＲＭＰのいずれかを制御信号φＣＯＭＰに応じて選択して比較器１０４の非反転入力端子に入力させるよう構成されている。
【００２３】
比較器１０４の出力端子は、Ｎ１メモリ１１３、Ｎ２メモリ１１４及びＳメモリ１１５に接続される。Ｎ１メモリ１１３、Ｎ２メモリ１１４及びＳメモリ１１５の各々には、カウンタ１１２から経過時間に応じて上昇するカウント値が供給される。画素１００からの信号とランプ参照電圧ＶＲＭＰの大小関係が反転し、比較器１０４の出力の極性が反転するタイミングで、カウンタ１１２が出力しているカウント値が、Ｎ１メモリ１１３、Ｎ２メモリ１１４、Ｓメモリ１１５のいずれかに保持される。保持されるカウント値は、画素１００から出力された信号に対応するデジタル値である。このようにして、ＡＤ変換が行われる。
【００２４】
図４は、第１の実施形態に係る固体撮像装置における、ある１行分の動作を示すタイミング図である。図４を用いて第１の実施形態に係る固体撮像装置の動作を説明する。図４には、制御信号φＳＥＬ、φＲＥＳ、φＴＸ、φＣＯＭＰ、φＣＬＭＰ、φＣＡＰのレベル及び比較器１０４の非反転入力端子の電圧ＶＰの変化が示されている。なお、以降の説明において、スイッチ１１１以外のトランジスタ、スイッチ等は、各制御信号がハイレベルのときにオン（接続状態）になり、ローレベルのときにオフ（非接続状態）になるものとする。また、スイッチ１１１は、制御信号φＣＯＭＰがハイレベルのときには比較器１０４の非反転入力端子に閾値電圧ＶＴＨが入力され、ローレベルのときには比較器１０４の非反転入力端子にランプ参照電圧ＶＲＭＰが入力されるように制御されるものとする。
【００２５】
時刻Ｔ１以前の期間において、制御信号φＳＥＬ、φＴＸ、φＣＯＭＰ、φＣＡＰがローレベルであり、制御信号φＲＥＳ、φＣＬＭＰがハイレベルである。この期間において、選択トランジスタＭ４はオフであるため、当該画素行は非選択状態である。
【００２６】
時刻Ｔ１から時刻Ｔ２の期間は、フローティングディフュージョンＦＤ及び付加容量１０９に蓄積された電荷をリセットする期間である。時刻Ｔ１において、制御信号φＳＥＬがハイレベルになり、選択トランジスタＭ４がオンになる。これにより、当該画素行の増幅トランジスタＭ３のソースが垂直出力線１１０に接続され、当該画素行が選択された状態になる。また、同時刻に制御信号φＣＡＰがハイレベルになり、付加容量１０９の容量値が大きくなる。このとき、制御信号φＲＥＳはハイレベルであり、リセットトランジスタＭ１がオンであるため、フローティングディフュージョンＦＤ及び付加容量１０９は、所定の電圧レベルにリセットされる。
【００２７】
時刻Ｔ２において、制御信号φＲＥＳがローレベルになり、フローティングディフュージョンＦＤ及び付加容量１０９のリセットが終了する。これにより、フローティングディフュージョンＦＤの電圧がリセットレベルに保持される。また、同時刻に制御信号φＣＡＰがローレベルになり、付加容量１０９の容量値が小さくなる。
【００２８】
時刻Ｔ２から時刻Ｔ３の期間は、高ゲイン状態、すなわち、付加容量１０９の容量値が小さい状態で、リセットレベルの電圧をクランプ容量Ｃｃｌｍｐにクランプする期間である。
【００２９】
時刻Ｔ２から時刻Ｔ３の期間において、制御信号φＣＬＭＰはハイレベルであり、スイッチ１１９はオンになっているため、比較器１０４の反転入力端子と出力端子は短絡されている。すなわち、比較器１０４はボルテージフォロワ状態となっている。ここで、比較器１０４の非反転入力端子には所定のオフセットレベルに設定されたランプ参照電圧ＶＲＭＰが入力されているものとする。このとき、画素のリセットレベルに対応した電圧とオフセットレベルの電圧との差電圧が、クランプ容量Ｃｃｌｍｐに印加される。時刻Ｔ３において、制御信号φＣＬＭＰがローレベルになり、スイッチ１１９がオフになる。これにより、クランプ容量に当該差電圧がクランプされる。
【００３０】
時刻Ｔ４から時刻Ｔ５の期間は、高ゲイン状態でリセットレベル信号のＡＤ変換（Ｎ１ＡＤ）を行う期間である。時刻Ｔ４において、ランプ参照電圧ＶＲＭＰが一旦オフセットレベルからゼロレベルに低下する。このとき、比較器１０４の非反転入力端子の電圧は、反転入力端子の電圧、すなわちリセットレベル信号を示す電圧よりも低くなる。比較器１０４は、これらの大小関係を比較し、その結果を示すローレベルの電圧を出力する。時刻Ｔ４以降、ランプ参照電圧ＶＲＭＰが時間に比例して上昇する。ランプ参照電圧ＶＲＭＰ電圧がリセットレベル信号を示す電圧を超えたタイミングで、その時点のカウント値がＮ１メモリ１１３に保持される。
【００３１】
ランプ参照電圧ＶＲＭＰが上昇を開始するとともにカウンタ１１２はカウントを開始し、時間とともに増加するカウント値を出力する。ランプ参照電圧ＶＲＭＰ電圧がリセットレベル信号を示す電圧を超えて比較器１０４の出力がハイレベルになったタイミングで、Ｎ１メモリ１１３は、その時点でカウンタ１１２から出力されているカウント値を保持する。このようにして保持された高ゲイン状態でのリセットレベル信号をＮ１とする。時刻Ｔ５において、ランプ参照電圧ＶＲＭＰの上昇が終了する。
【００３２】
時刻Ｔ６において、制御信号φＣＡＰがハイレベルになり、付加容量１０９の容量値が大きくなる。これにより、画素が高ゲイン状態から低ゲイン状態に切り替わる。時刻Ｔ７から時刻Ｔ８の期間は、低ゲイン状態でリセットレベル信号のＡＤ変換（Ｎ２ＡＤ）を行う期間である。上述の高ゲイン状態のＡＤ変換（Ｎ１ＡＤ）と同様のＡＤ変換が行われ、低ゲイン状態でのリセットレベル信号のＡＤ変換結果を示すカウント値がＮ２メモリ１１４に保持される。このようにして保持された低ゲイン状態でのリセットレベル信号をＮ２とする。
【００３３】
時刻Ｔ９から時刻Ｔ１０の期間は、光電変換部ＰＤに蓄積された電荷がフローティングディフュージョンＦＤに転送される期間である。時刻Ｔ９において、制御信号φＴＸがハイレベルになり、転送トランジスタＭ２がオンになる。このとき、光電変換部ＰＤに蓄積された電荷がフローティングディフュージョンＦＤに転送され、光信号に基づく電圧が比較器１０４の反転入力端子に入力される状態となる。時刻Ｔ１０において、制御信号φＴＸがローレベルになり、転送トランジスタＭ２がオフになることで、電荷の転送が終了する。
【００３４】
時刻Ｔ１１から時刻Ｔ１２の期間は、光信号のレベルと閾値電圧ＶＴＨとの大小関係を比較し、判定結果に基づいて付加容量１０９の接続切り替えを行う期間である。なお、本実施形態では、光電変換で生じる電荷が電子であるため光電変換部ＰＤへの入射光量が大きいほど出力される画素１００から出力される電圧は低くなる。したがって、光信号の大きさと電圧の大小関係が逆になっているが、説明を簡略化するため光信号に対応する電圧が低く、光量が大きい状態を光信号のレベルが高いと表記する。
【００３５】
時刻Ｔ１１において、制御信号φＣＯＭＰがハイレベルになり、スイッチ１１１の接続が切り替わる。これにより、比較器１０４には、閾値電圧ＶＴＨが入力される。比較器１０４は、光信号のレベルと閾値電圧ＶＴＨとの大小関係を比較して、その結果を示す信号を出力する。この比較結果は付加容量制御回路１０５に保持される。
【００３６】
光信号のレベルが閾値電圧ＶＴＨより高い場合は、付加容量制御回路１０５は、ハイレベルの制御信号φＣＡＰを付加容量１０９に出力する状態となる。これにより、付加容量１０９の容量値は大きい状態になり、画素１００は低ゲイン状態となる。
【００３７】
光信号のレベルが閾値電圧ＶＴＨより低い場合は、付加容量制御回路１０５はローレベルの制御信号φＣＡＰを付加容量１０９に出力する状態となる。これにより、付加容量１０９の容量値は小さい状態になり、画素１００は高ゲイン状態となる。
【００３８】
光信号のレベルと閾値電圧ＶＴＨとの大小関係を判定した後、時刻Ｔ１２において制御信号φＣＯＭＰはローレベルになり、スイッチ１１１の接続が切り替わる。これにより、比較器１０４の非反転入力端子には、再びランプ参照電圧ＶＲＭＰが入力される。
【００３９】
ここで、閾値電圧ＶＴＨの電圧設定について説明する。本実施形態では、高ゲイン状態と低ゲイン状態との間で、ゲインが４倍異なる。そのため、閾値電圧ＶＴＨの電圧設定は、ランプ参照電圧ＶＲＭＰの下限電圧からダイナミックレンジの１／４程度高い電圧とすることが好ましい。
【００４０】
なお、変形例として、閾値電圧生成回路１０３とスイッチ１１１を省略して、ランプ参照電圧ＶＲＭＰを上述の閾値電圧ＶＴＨと同じ電圧にするよう制御することで、光信号のレベルとランプ参照電圧ＶＲＭＰとを比較する構成としてもよい。
【００４１】
時刻Ｔ１３から時刻Ｔ１４までの期間において、画素ごとに、低ゲイン状態あるいは高ゲイン状態のいずれかが選択された状態で、光信号のＡＤ変換が行われる。ここで、高ゲイン状態での光信号のＡＤ変換をＳ１ＡＤ、低ゲイン状態での光信号のＡＤ変換をＳ２ＡＤと表記し、これらの両者を含む光信号のＡＤ変換を総称してＳ１／Ｓ２ＡＤと表記する。このとき、高ゲインが選択された画素に入力される制御信号φＣＡＰはローレベルである（図４のＳ−Ｌｏｗ）。低ゲインが選択された画素に入力される制御信号φＣＡＰはハイレベルである（図４のＳ−Ｈｉｇｈ）。また、高ゲイン状態での光信号をＳ１とし、低ゲイン状態での光信号をＳ２とする。これらのＡＤ変換後のデジタル値はＳメモリ１１５に保持される。
【００４２】
その後、リセットレベル信号Ｎ１、Ｎ２及び光信号Ｓ１、Ｓ２は、水平走査回路１０８の走査により順次固体撮像装置の外部に出力される。固体撮像装置の後段の信号処理部は、リセットレベル信号Ｎ１、Ｎ２及び光信号Ｓ１、Ｓ２に対しＣＤＳ(Correlated Double Sampling)処理とデジタルゲイン補正処理を行う。
【００４３】
ここで、ＣＤＳ処理は、光信号が出力された際の画素のゲインに応じて異なる処理となる。高ゲイン状態で光信号が出力された画素については、光信号Ｓ１からリセットレベル信号Ｎ１を減算する処理、すなわち、デジタル値（Ｓ１−Ｎ１）を算出する減算処理が行われる。低ゲイン状態で光信号が出力された画素については、光信号Ｓ２からリセットレベル信号Ｎ２を減算する処理、すなわち、デジタル値（Ｓ２−Ｎ２）を算出する減算処理が行われる。
【００４４】
上述のデジタル値（Ｓ１−Ｎ１）とデジタル値（Ｓ２−Ｎ２）は出力時のゲインが異なるので、ゲインの差に起因するレベルの違いがある。そのため、ＣＤＳ処理後にデジタルゲインを与えてこのレベル差を補正する必要がある。このデジタルゲイン補正は、デジタル値（Ｓ２−Ｎ２）に第２の容量値から第１の容量値を除算して得られるゲイン比を乗算する処理となる。本実施形態では、低ゲイン状態に対応するデジタル値（Ｓ２−Ｎ２）を４倍にするデジタルゲイン補正処理が行われる。
【００４５】
ＣＤＳ処理とデジタルゲイン補正処理を行う際には、処理対象のデータが高ゲイン状態に対応するデータであるのか、あるいは低ゲイン状態に対応するデータであるのかを示す情報を信号処理部に与える必要がある。そのため、付加容量制御回路１０５に保持された信号レベルの判定結果は信号処理部にも供給されるように構成する。
【００４６】
なお、ＣＤＳ処理は、固体撮像装置の内部で行われるような構成としてもよい。また、ＣＤＳ処理とデジタルゲイン補正処理の両方が、固体撮像装置の内部で行われるような構成としてもよい。
【００４７】
図４に示すタイミングチャートでは、高ゲイン状態でのリセットレベル信号のＡＤ変換（Ｎ１ＡＤ）が低ゲイン状態でのリセットレベル信号のＡＤ変換（Ｎ２ＡＤ）よりも先に行われている。しかしながら、この順序を逆にして、ＡＤ変換（Ｎ２ＡＤ）がＡＤ変換（Ｎ１ＡＤ）よりも先に行われるように動作タイミングを変更してもよい。
【００４８】
図４に示すタイミングチャートでは、時刻Ｔ４において、ランプ参照電圧ＶＲＭＰをオフセットレベルからゼロレベルに下げる動作が行われる。しかしながら、この動作は必須ではない。例えば、比較器１０４に入力オフセット電圧を与えるなどの手法により同様の処理が可能となる。この場合、時刻Ｔ４以前の期間のランプ参照電圧ＶＲＭＰとＡＤ変換開始時のランプ参照電圧ＶＲＭＰを同一の電圧とすることができ、ランプ参照電圧ＶＲＭＰの生成をより簡略化させることができる。
【００４９】
図５（ａ）、図５（ｂ）及び図５（ｃ）は、第１の実施形態に係る付加容量１０９の断面構造図である。図５（ａ）、図５（ｂ）及び図５（ｃ）に例示される付加容量１０９の構造は、ＭＯＳ型容量である。図５（ａ）に示されたＭＯＳ型容量は、ドレインとソースを構成する２つの第１の導電型（Ｎ型）の半導体領域と、２つのＮ型の半導体領域の間に挟まれた第２の導電型（Ｐ型）の半導体領域を有する。Ｐ型の半導体領域上には不図示のゲート絶縁膜を間に挟んでゲート電極が設けられている。ゲート電極は制御信号線１０６に接続されており、制御信号φＣＡＰが入力される。ドレインとソースを構成する２つのＮ型の半導体領域はフローティングディフュージョンＦＤに接続される。
【００５０】
制御信号φＣＡＰがハイレベルの場合、Ｐ型の半導体領域内に反転層が形成され、ゲート−ソース間の容量が大きくなる。一方、制御信号φＣＡＰがローレベルの場合、Ｐ型の半導体領域内の空乏層の容量が直列接続され、ゲート−ソース間の容量が小さくなる。このようにして、付加容量１０９としてＭＯＳ型容量を用いることにより、増幅トランジスタＭ３のゲートに接続される容量値を変化させることができる。
【００５１】
図５（ｂ）は、ＭＯＳ型容量の別の構成例である。図５（ｂ）のＭＯＳ型容量は、図５（ａ）のＭＯＳ型容量を構成するＮ型の半導体領域の一方（すなわち、ソース又はドレインの一方）を省略したものである。図５（ｂ）に例示されるＭＯＳ型容量においては、ＬＯＣＯＳやＳＴＩなどで形成されたフィールド領域と、ゲート電極との間の一部に、Ｐ型の半導体領域が配されている。このＭＯＳ型容量も同様の動作が可能である。
【００５２】
図５（ｃ）は、ＭＯＳ型容量の別の構成例である。図５（ｃ）のＭＯＳ型容量は、図５（ｂ）のＭＯＳ型容量に対してゲート電極をＮ型の半導体領域と反対側に向かって延在させて、フィールド酸化膜（図５（ｃ）のＦｉｅｌｄ）上に乗り上げるようにしたものである。このＭＯＳ型容量も同様の動作が可能である。
【００５３】
上述の図５（ａ）、図５（ｂ）及び図５（ｃ）のＭＯＳ型容量は一例であり、付加容量１０９の接続又は非接続を制御信号φＣＡＰで制御できる構成であれば、その他の構成を採用することも可能である。例えば、付加容量１０９は、スイッチにより容量の接続／非接続を切り替えることにより容量値を変化させる構成であってもよい。また、付加容量１０９は、上述の図５（ａ）、図５（ｂ）及び図５（ｃ）のＭＯＳ型容量において、ドレイン、ソース、ゲートのいずれかとバルクとの間に生じる容量を利用するものであってもよい。
【００５４】
また、Ｐ型とＮ型が逆であってもよい。この場合、制御信号のハイレベル、ローレベルの関係も逆にする必要がある。
【００５５】
本実施形態によれば、光信号のレベルに応じて容量値を切り替えることにより、高ゲイン状態と低ゲイン状態を切り替え可能である。そのため、暗時には高ゲイン状態になりノイズが低減され、明時には低ゲイン状態になり飽和が起こりにくくなる。そのため、ダイナミックレンジが拡大される。また、付加容量１０９による容量値の切り替えは列ごとに行われるので、画素ごとにゲインを設定することができる。そのため、行ごとにゲインが設定される構成と比べて、本実施形態の構成ではより効果的にゲインの設定が可能となる。また、比較器１０４において、ＡＤ変換前の光信号を用いてアナログ状態で高ゲイン状態と低ゲイン状態の切り替えのための判定を行うことができるので、本実施形態では判定用の信号のＡＤ変換をする必要がない。そのため、ＡＤ変換後にデジタルデータを用いて判定する場合に比べて、処理に要する時間が短縮され得る。よって、本実施形態の固体撮像装置は、撮像の処理がより高速化され得る。
【００５６】
（第２の実施形態）
図６は、第２の実施形態に係る画素、比較器及び信号保持部の構成を説明する図である。本実施形態の説明では、主として第１の実施形態の構成と異なる点について述べ、重複する説明は省略することもある。
【００５７】
本実施形態では、画素１００の構成は第１の実施形態と同様であるが、画素１００を構成するトランジスタの一部である増幅トランジスタＭ３と選択トランジスタＭ４が比較器１１６と共有されている。比較器１１６は、さらに、トランジスタＭ５、Ｍ６、Ｍ７、Ｍ８を含む。トランジスタＭ５、Ｍ８はＮ型チャネル型のＭＯＳトランジスタであり、トランジスタＭ６、Ｍ７はＰ型チャネル型のＭＯＳトランジスタである。トランジスタＭ３、Ｍ５は比較器１１６の差動対を構成し、トランジスタＭ６、Ｍ７は比較器１１６の能動負荷を構成する。
【００５８】
トランジスタＭ３は、第１の実施形態と同様の機能を有する。これに加え、トランジスタＭ３のゲートは比較器１１６の反転入力端子としての機能を有する。トランジスタＭ３のドレインは、トランジスタＭ６のドレイン、トランジスタＭ６のゲート及びトランジスタＭ７のゲートと接続される。トランジスタＭ６、Ｍ７のソースは、電源線に接続される。トランジスタＭ７のドレインは、トランジスタＭ５のドレインと接続されるとともに、比較器１１６の出力端子を構成する。トランジスタＭ５のゲートは、比較器１１６の非反転入力端子を構成する。トランジスタＭ５のソースは、トランジスタＭ８のドレインと接続される。トランジスタＭ８のゲートは電源線に接続され、トランジスタＭ８のソースはトランジスタＭ４のソース及び共通電流源ＩＳに接続される。
【００５９】
第１の実施形態とは異なり、クランプ容量Ｃｃｌｍｐは、スイッチ１１１とトランジスタＭ５のゲートの間に配置される。スイッチ１１９は、Ｍ５のゲートとドレインの間に配置される。その他の構成及び動作タイミングは、第１の実施形態と同様であるため、説明を省略する。
【００６０】
本実施形態によれば、第１の実施形態と同様の効果が得られる。これに加え、画素１００と一部のトランジスタを共有して比較器を構成することにより、第１の実施形態に比べて、ＡＤ変換に要する時間をより短縮することができ、固体撮像装置の撮像処理がより高速化される。
【００６１】
（第３の実施形態）
図７は、第３の実施形態に係る画素、比較器及び信号保持部の構成を説明する図である。本実施形態の説明では、主として第１の実施形態の構成と異なる点について述べ、重複する説明を省略することもある。
【００６２】
第１及び第２の実施形態では固体撮像装置内にＡＤ変換部が設けられており、出力信号はデジタル信号である。しかしながら、本実施形態では、固体撮像装置内にＡＤ変換部が設けられておらず、出力信号はアナログ信号である。そのため、第３の実施形態では、比較器１０４は光信号の判定のみを行う構成となっており、比較器１０４ではＡＤ変換は行われない。また、垂直出力線１１０から画素信号を読み出すための増幅器１１８が追加されている。また、信号保持部１０７に代えて、読み出された画素信号をアナログ信号のまま保持する信号保持部１２０が増幅器１１８の後段に設けられている。具体的には、信号保持部１２０は、トランジスタＭ９、Ｍ１０、Ｍ１１及び容量ＣＴＮ１、ＣＴＮ２、ＣＴＳを含む。
【００６３】
比較器１０４の反転入力端子はスイッチ１２１を介して垂直出力線１１０に接続される。スイッチ１２１は制御信号φＣＯＭＰにより接続又は非接続に制御される。比較器１０４の非反転入力端子には閾値電圧ＶＴＨが入力される。すなわち、スイッチ１２１がオンのときに、比較器１０４は光信号のレベルと閾値電圧ＶＴＨの比較を行う。
【００６４】
増幅器１１８は差動増幅器であり、非反転入力端子には参照電圧ＶＣ０Ｒが入力される。増幅器１１８の反転入力端子はクランプ容量Ｃｃｌｍｐを介して垂直出力線１１０に接続される。また、スイッチ１１９は、増幅器１１８の反転入力端子と出力端子の間に配置される。スイッチ１１９は、制御信号φＣＬＭＰにより接続又は非接続に制御される。さらに、容量Ｃｆがスイッチ１１９と並列接続の位置関係で増幅器１１８の反転入力端子と出力端子の間に配置される。リセットレベルの電圧が画素１００から出力されているときにスイッチ１１９をオンにすることにより、リセットレベルの電圧をクランプ容量Ｃｃｌｍｐにクランプすることができる。また、増幅器１１８は、容量比（Ｃｃｌｍｐ／Ｃｆ）により、信号を増幅するように動作する。
【００６５】
増幅器１１８から出力される信号は信号保持部１２０に入力される。信号保持部１２０は、３つの信号を保持可能な構成となっている。トランジスタＭ９と容量ＣＴＮ１は高ゲイン状態でのリセットレベル信号Ｎ１のための保持回路である。トランジスタＭ１０と容量ＣＴＮ２は低ゲイン状態でのリセットレベル信号Ｎ２のための保持回路である。トランジスタＭ１１と容量ＣＴＳは光信号Ｓ１又はＳ２のための保持回路である。リセットレベル信号Ｎ１、Ｎ２は出力端子ＯＵＴＮから出力可能であり、光信号Ｓ１、Ｓ２は出力端子ＯＵＴＳから出力可能である。
【００６６】
図７の回路構成では、比較器１０４の反転入力端子は、画素１００の後段、かつ増幅器１１８の前段のノードである垂直出力線１１０に接続される構成となっている。しかしながら、この構成に限定されるものではなく、比較器１０４の反転入力端子を増幅器１１８の後段、かつ信号保持部１２０の前段のノードに接続しても良い。この構成では増幅後の信号を判定に用いることができる。また、図３の構成と同様の配置で、比較器１０４にクランプ容量とスイッチを設け、リセットレベル信号を比較器１０４のクランプ容量にクランプできる構成としてもよい。
【００６７】
図８は、第３の実施形態に係る固体撮像装置のタイミング図である。本実施形態の固体撮像装置の動作を第１の実施形態と異なる部分に着目して説明する。
【００６８】
時刻Ｔ４から時刻Ｔ５の期間において、高ゲイン状態でリセットレベル信号Ｎ１の読み出しが行われる。時刻Ｔ４において、制御信号φＴＮ１がハイレベルになり、トランジスタＭ９がオンになり、その後時刻Ｔ５において、制御信号φＴＮ１がローレベルになり、トランジスタＭ９がオフになる。この動作により、容量ＣＴＮ１に高ゲイン状態でのリセットレベル信号Ｎ１が保持される。
【００６９】
時刻Ｔ７から時刻Ｔ８の期間において、低ゲイン状態でリセットレベル信号Ｎ２の読み出しが行われる。時刻Ｔ７において、制御信号φＴＮ２がハイレベルになり、トランジスタＭ１０がオンになり、その後時刻Ｔ８において、制御信号φＴＮ２がローレベルになり、トランジスタＭ１０がオフになる。この動作により、容量ＣＴＮ２に低ゲイン状態でのリセットレベル信号Ｎ２が保持される。
【００７０】
時刻Ｔ１３から時刻Ｔ１４の期間において、画素ごとに、低ゲイン状態あるいは高ゲイン状態のいずれかが選択された状態で、光信号の読み出しが行われる。このとき、高ゲインが選択された画素に入力される制御信号φＣＡＰはローレベルである（図８のＳ−Ｌｏｗ）。低ゲインが選択された画素に入力される制御信号φＣＡＰはハイレベルである（図８のＳ−Ｈｉｇｈ）。時刻Ｔ１３において、制御信号φＴＳがハイレベルになり、トランジスタＭ１１がオンになり、その後時刻Ｔ１４において、制御信号φＴＳがローレベルになり、トランジスタＭ１１がオフになる。この動作により、容量ＣＴＳに高ゲイン状態での光信号Ｓ１又は低ゲイン状態での光信号Ｓ２が保持される。
【００７１】
容量ＣＴＮ１、ＣＴＮ２、ＣＴＳに保持された信号は、順次読み出され、第１の実施形態と同様にＣＤＳ処理及びゲイン補正処理が行われる。このとき、出力された信号をＡＤ変換してから第１の実施形態と同様のＣＤＳ処理及びゲイン補正処理を行ってもよく、出力された信号をアナログ信号のままＣＤＳ処理及びゲイン補正処理を行ってもよい。
【００７２】
本実施形態によれば、アナログ信号のまま出力する回路構成を有する固体撮像装置であっても、第１の実施形態と同様の効果を得ることができる。
【００７３】
（第４の実施形態）
第４の実施形態に係る撮像システムについて説明する。撮像システムの例としては、デジタルスチルカメラ、デジタルカムコーダ、複写機、ファクシミリ、携帯電話、車載カメラ、観測衛星などがあげられる。また、レンズなどの光学系と固体撮像装置とを備えるカメラモジュールも、撮像システムに含まれる。図９に、撮像システムの一例としてデジタルスチルカメラのブロック図を示す。
【００７４】
撮像システムは、光学系及び撮像部として、バリア１００１、レンズ１００２、絞り１００３及び固体撮像装置１００４を備える。バリア１００１はレンズ１００２を保護する部材である。レンズ１００２は被写体の光学像を固体撮像装置１００４の画素アレイ１０１に結像させる。絞り１００３はレンズ１００２を通る光量を可変する。固体撮像装置１００４には、上述の各実施形態で説明した固体撮像装置が用いられる。固体撮像装置１００４は、レンズ１００２により画素アレイ１０１に結像された光学像を画像データに変換する。ここで、固体撮像装置１００４はＡＤ変換部を含んでいてもよく、固体撮像装置１００４の後段にさらに不図示のＡＤ変換部が追加されていてもよい。
【００７５】
撮像システムは、制御及びデータの処理を行う部分として、信号処理部１００７、タイミング生成部１００８、全体制御・演算部１００９、メモリ部１０１０、記憶媒体制御Ｉ／Ｆ部１０１１、記憶媒体１０１２、及び外部Ｉ／Ｆ部１０１３をさらに含む。
【００７６】
信号処理部１００７は、固体撮像装置１００４から出力された撮像データに各種の補正、データ圧縮等の処理を行う。信号処理部１００７において行われる処理には上述の各実施形態で述べたＣＤＳ処理及びデジタルゲイン補正処理が含まれ得る。タイミング生成部１００８は、固体撮像装置１００４及び信号処理部１００７に、各種タイミング信号を出力する。全体制御・演算部１００９は、デジタルスチルカメラ全体を制御する。メモリ部１０１０は、画像データを一時的に記憶するフレームメモリである。記憶媒体制御Ｉ／Ｆ部１０１１は、記憶媒体１０１２に対しデータの記憶又は読み出しを行うためのインターフェース部である。記憶媒体１０１２は、画像データを記憶する半導体メモリ等の記憶媒体である。記憶媒体１０１２は、撮像システムに内蔵されていてもよく、着脱可能であってもよい。外部Ｉ／Ｆ部１０１３は、撮像システムと外部コンピュータ等との間で通信を行うためのインターフェース部である。ここで、タイミング信号などの制御信号は撮像システムの外部から入力されてもよい。撮像システムは、少なくとも固体撮像装置１００４と、固体撮像装置１００４から出力される信号を処理する信号処理部１００７とを有すればよい。
【００７７】
（その他の実施形態）
本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサーがプログラムを読出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。
【００７８】
本発明を適用し得る実施形態は、上述の実施形態のみに限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々の変形が可能である。例えば、いずれかの実施形態の一部の構成を、他の実施形態に追加した実施形態、あるいは他の実施形態の一部の構成と置換した実施形態も本発明を適用し得る実施形態であると理解されるべきである。
【符号の説明】
【００７９】
１００    画素
１０１    画素アレイ
１０２    垂直走査回路
１０３    閾値電圧生成回路
１０４    比較器
１０５    付加容量制御回路
１０６    制御信号線
１０７    信号保持部
１０８    水平走査回路
１１０    垂直出力線
【図１】
2017092554.tif 000003
【図２】
2017092554.tif 000004
【図３】
2017092554.tif 000005
【図４】
2017092554.tif 000006
【図５】
2017092554.tif 000007
【図６】
2017092554.tif 000008
【図７】
2017092554.tif 000009
【図８】
2017092554.tif 000010
【図９】
2017092554.tif 000011