(57)【要約】【課題】積層センサと湾曲センサの長所を併せ持ち、光線入射角が高い光学系においても、撮像面内で均一なインピーダンス特性を有して高画質な画像を取得することができる、信頼性の高い撮像装置を提供する。【解決手段】湾曲した撮像面の画素領域５０１に複数の画素２０１を有する第１基板４０１と、第１基板４０１から出力された信号の変換回路を有する第２基板４０２と、第１基板４０１と第２基板４０２とを電気的に接続する複数の接続部４１８を有する中間層４０３とを備えており、複数の接続部４１８のインピーダンスが均一とされている。【選択図】図５
2017092086.tif 000002
【特許請求の範囲】
【請求項１】
湾曲した撮像面の画素領域に複数の画素を有する第１基板と、
前記第１基板から出力された信号の変換回路を有する第２基板と、
前記第１基板と前記第２基板とを電気的に接続する複数の接続部と
を備えており、
前記複数の接続部のインピーダンスが均一であることを特徴とする撮像装置。
【請求項２】
前記複数の接続部は、前記撮像面の湾曲状態に対応して、インピーダンスが均一となるように、長さ及び断面積が調節されていることを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記撮像面が行方向についてのみ湾曲しており、
前記複数の接続部は、前記撮像面の行方向において、中央から離れるにつれて長く且つ大断面積とされており、前記撮像面の列方向において、長さ及び断面積が均一とされていることを特徴とする請求項２に記載の撮像装置。
【請求項４】
前記撮像面が行方向及び列方向の双方について湾曲しており、
前記複数の接続部は、前記撮像面の行方向及び列方向の双方において、中央から離れるにつれて長く且つ大断面積とされていることを特徴とする請求項２に記載の撮像装置。
【請求項５】
前記第１基板の接続パッドと前記接続部との間、及び前記第１基板の接続パッドと前記接続部との間は、接続バンプにより接続されていることを特徴とする請求項１〜４のいずれか１項に記載の撮像装置。
【請求項６】
前記第１基板の接続パッドと前記接続部との間、及び前記第１基板の接続パッドと前記接続部との間は、直接的に接続されていることを特徴とする請求項１〜４のいずれか１項に記載の撮像装置。
【請求項７】
前記複数の接続部は、前記第１基板上で前記画素領域の外側の周辺領域と接続するように形成されていることを特徴とする請求項１〜６のいずれか１項に記載の撮像装置。
【請求項８】
前記複数の接続部は、前記第１基板上で前記画素領域と接続するように形成されていることを特徴とする請求項１〜６のいずれか１項に記載の撮像装置。
【請求項９】
前記第１基板と前記第２基板との間に配された第３基板を更に備えており、
前記第３基板に、前記複数の接続部である複数の貫通電極が設けられていることを特徴とする請求項１〜８のいずれか１項に記載の撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置に関するものである。
【背景技術】
【０００２】
近年、デジタルカメラやスマートフォン、タブレット等、様々な電子機器に撮影機能が搭載されている。これら撮影機能のもととなる撮像素子は、電子機器自体が携帯性を求められるため小型化する一方で、より高感度に、より高倍率に、より広角に対応できるよう進化してきた。この進化の傾向は今後の続くものと思われる。しかしながら、一般的に光学機器において、小型化し且つ上記のような高い光学性能を満たそうとする場合、レンズの入射角度（以下、「光線入射角」と記載する。）が大きくなってしまう。
【０００３】
この問題の解決手段として、特許文献１では、撮像面を湾曲に曲げた構造の撮像素子（以下、「湾曲センサ」と記載する。）が提案されている。湾曲センサは、撮像面を湾曲させることでレンズから入射してくる被写体からの光線に対し、垂直に近い状態で受光することが可能となる。
【０００４】
その一方で、撮像素子は、単に被写体からの像を撮影する機能だけでなく、被写体への合焦機能、取得した画像からの顔認識や物体認識、移動体検知等、これまで後段の回路で実施されていた機能も併せ持った多機能撮像素子が求められるようになって来ている。多数の機能を搭載するとデバイス自体が大きくなってしまうが、小さなデバイスとして実現するため、特許文献２では、複数枚の半導体基板を積層して構成した撮像素子（以下、「積層センサ」と記載する。）が提案されている。積層センサは、例えば撮像層と回路層が積層されて構成される。撮像層は、２次元に並べられたフォトダイオードとその読み出し回路等のアナログ回路で形成された層である。回路層は、アナログ回路から読み出された画像信号のＡＤ変換、その後の信号処理、画像処理等を行うデジタル回路で形成された層である。この積層センサは、製造プロセスの異なるアナログ回路とデジタル回路とを別々に開発することが可能であるため、アナログ回路、デジタル回路それぞれを最適設計することができるというメリットもある。
上記のような湾曲センサ、積層センサは、いずれも今後の撮像素子の用途を広げる重要なデバイスである。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第４６０４３０７号公報
【特許文献２】特開２０１２−５４４９５号公報
【特許文献３】特開２０１４−１１６３８０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記の積層センサで湾曲センサを構成した場合、回路層を湾曲させることで回路のインピーダンス特性が撮像面内で変化し、出力画像の画質が低下するという問題がある。
【０００７】
本発明は、積層センサと湾曲センサの長所を併せ持ち、光線入射角が高い光学系においても、撮像面内で均一なインピーダンス特性を有して高画質な画像を取得することができる、信頼性の高い撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の撮像装置は、湾曲した撮像面の画素領域に複数の画素を有する第１基板と、前記第１基板から出力された信号の変換回路を有する第２基板と、前記第１基板と前記第２基板とを電気的に接続する複数の接続部とを備えており、前記複数の接続部のインピーダンスが均一である。
【発明の効果】
【０００９】
本発明によれば、積層センサと湾曲センサの長所を併せ持ち、光線入射角が高い光学系においても、撮像面内で均一なインピーダンス特性を有して高画質な画像を取得することができる、信頼性の高い撮像装置が実現する。
【図面の簡単な説明】
【００１０】
【図１】第１の実施形態による撮像装置の概略構成を示すブロック図である。
【図２】第１の実施形態における撮像素子内の撮像層の概略構成を示す模式図である。
【図３】第１の実施形態における撮像素子のカラーフィルタアレイの一部を示す模式図である。
【図４】第１の実施形態における撮像素子内の撮像層及び回路層の概略構成を示す断面図である。
【図５】第１の実施形態における撮像素子の撮像層、回路層及び中間層の接続構成を示す模式図である。
【図６】第２の実施形態における撮像素子内の撮像層の概略構成を示す模式図である。
【図７】第２の実施形態における撮像素子の撮像層、回路層及び中間層の接続構成を示す模式図である。
【図８】第３の実施形態における撮像素子の撮像層、回路層及び中間層の接続構成を示す模式図である。
【発明を実施するための形態】
【００１１】
以下、撮像装置の諸実施形態について、図面を参照しながら詳細に説明する。
【００１２】
（第１の実施形態）
第１の実施形態では、各列のチャネル（ＣＨ）毎に垂直出力線を有し、撮像面を行方向（水平方向）にのみ湾曲させた撮像素子を備えた撮像装置を開示する。以下、本実施形態について、図１〜図５を用いて説明する。
【００１３】
図１は、第１の実施形態による撮像装置の概略構成を示すブロック図である。
図１において、１０１はレンズ、１０２はレンズ駆動部、１０３はメカニカルシャッタ（以下、「メカシャッタ」と記載する。）、１０４は絞り、１０５はメカニカルシャッタ・絞り駆動部（以下、「シャッタ・絞り駆動部」と記載する。）である。１０６は撮像素子、１０７は撮像信号処理回路、１０８はタイミング発生部（以下、「ＴＧ」と記載する。）である。１０９はメモリ部（図１では、「メモリ部Ｉ」と記載する。）、１１０は全体制御演算部、１１１は記録媒体制御インターフェース部（以下、「記録媒体制御Ｉ／Ｆ部」と記載する。）である。１１２は表示部、１１３は記録媒体、１１４は外部インターフェース部（以下、「外部Ｉ／Ｆ部」と記載する。）、１１５はメモリ部（図１では、「メモリ部ＩＩ」と記載する。）、１１６は操作部である。
【００１４】
撮像素子１０６は、撮像層、中間層、及び回路層を積層させて構成されている。詳細は図２〜図５を用いて後述する。レンズ１０１を通った被写体像の光は、絞り１０４にて適切な光量に調整され、撮像素子１０６に結像される。撮像素子１０６内の複数の単位画素に結像した被写体像は、相関２重サンプリング、ゲイン調整、アナログ信号からデジタル信号への変換を行うＡＤ変換等が行われ、Ｒ、Ｇ、Ｂの信号として、撮像信号処理回路１０７に送られる。撮像信号処理回路１０７では、ノイズを軽減するローパスフィルタ処理やシェーディング処理、ＷＢ処理などの各種の画像信号処理、更にキズ補正やダークシェーディング補正、黒引き処理等の各種の補正、圧縮等を行って画像データが作成される。レンズ１０１はズームレンズであり、レンズ駆動部１０２により制御され、Ｗｉｄｅ端からＴｅｌｅ端まで可変させることができる。
【００１５】
メカシャッタ１０３は、後段の絞り１０４、撮像素子１０６へ入射する光の照射時間を機械的に制御するシャッタ機構である。メカシャッタ１０３及び絞り１０４は、シャッタ・絞り駆動部１０５によって駆動制御される。全体制御演算部１１０は、撮像装置全体の制御と各種演算を行う。ТＧ１０８は、全体制御演算部１１０からの制御信号に基づき、撮像素子１０６を駆動させるための駆動パルスを発生させる。メモリ部１０９は、画像データを一時的に記憶する。記録媒体制御インターフェース部１１１は、記録媒体に画像データの記録又は読み出しを行う。表示部１１２は、画像データの表示を行う。記録媒体１１３は、半導体メモリ等の着脱可能記憶媒体であり、画像データの記録又は読み出しを行う。外部インターフェース部１１４は、外部コンピュータ等と通信を行うためのインターフェースである。メモリ部１１５は、全体制御演算部１１０における演算結果や撮影条件等の各種パラメータを記憶する。
【００１６】
操作部１１６にてユーザが設定した撮像装置の駆動条件に関する情報は、全体制御演算部１１１に送られ、これらの情報に基づいて撮像装置全体の制御が行われる。例えば操作部１１６は、スイッチであるＳＷ１やＳＷ２を有し、ユーザがスイッチを押した場合はオン判定を、押していない場合はオフ判定を全体制御演算部１１０に送る。このオン判定、オフ判定に基づき、全体制御演算部１１０は、測光動作や測距動作などの撮影準備動作や、本露光撮影等の撮影動作を行う。
【００１７】
図２は、撮像素子１０６内の撮像層の概略構成を示す模式図である。
図２において、２０１は単位画素である。単位画素２０１は、フォトダイオード（ＰＤ）２０１、転送スイッチ２０３、フローティングデフュージョン（ＦＤ）２０４、ソースフォロアとして機能する増幅ＭＯＳアンプ２０５、選択スイッチ２０６、及びリセットスイッチ２０７を有している。２０８，２１５は垂直出力線（列出力線）、２０９は垂直走査回路である。２１０は増幅ＭＯＳアンプ２０５の負荷となる定電流源、２１１は選択スイッチ、２１２は出力アンプ、２１３は読み出し回路、２１４は水平走査回路、２１６は接続部である。なお、図２では、図示の簡略化のために、画素単位２０１を４行×４列のみ示しているが、実際には非常に多数の画素単位２０１が２次元状に配置されている。
【００１８】
単位画素２０１では、ＰＤ２０２において光を電荷に変換し、ＰＤ２０２で発生した電荷は転送スイッチ２０３により転送パルスφＴＸにて転送し、ＦＤ２０４に一時的に蓄積しておく。ＦＤ２０４、増幅ＭＯＳアンプ２０５、及び定電流源２１０を有してフローティングディフュージョンアンプが構成される。選択パルスφＳＥＬにより、選択スイッチ２０６で選択された画素の信号電荷は電圧に変換され、垂直出力線２０８、接続部２１６、垂直出力線２１５を経て読み出し回路２１３に出力される。更に、水平走査回路２１４により駆動された選択スイッチ２１１により出力する信号が選択され、出力アンプ２１２を経て撮像素子外部に出力される。ＦＤ２０４に蓄積された電荷の除去は、リセットパルスφＲＥＳによりセットスイッチ２０７にて行われる。また、垂直走査回路２０９では、転送スイッチ２０３、選択スイッチ２０６、及びリセットスイッチ２０７の選択を行う。
【００１９】
図２において、２０１〜２０９を含む破線で囲まれた図２の上側に記載された回路構成は、撮像素子５０６の撮像層に含まれる回路構成を示している。また、２１０〜２１５を含む破線で囲まれた図２の下側に記載された回路構成は、撮像素子５０６の回路層に含まれる回路構成を示している。回路層には、図２に記載された上記の回路構成に加え、相関２重サンプリング回路、ゲイン調整回路、ＡＤ変換回路等が含まれている。接続部２１６は、撮像層と回路層を電気的に接続している。
【００２０】
図３は、撮像素子１０６のカラーフィルタアレイの一部を示す模式図である。
図３では、第１の色フィルタを赤（Ｒ）、第２の色フィルタを緑（Ｇ）、第３の色フィルタを緑（Ｇ）、第４の色フィルタを青（Ｂ）とした場合を示している。この色フィルタアレイの配列は、原色の色フィルタ配列のなかでも、特にベイヤ配列と呼ばれるものであり、高い解像度と優れた色再現性を備えた色フィルタ配列である。
【００２１】
図２において、垂直出力線２０８は各列に２本ずつ存在し、出力アンプ２１２も４つある。そのため図３では、第１の色フィルタを赤（Ｒ）、第２の色フィルタを緑（Ｇ）、第３の色フィルタを緑（Ｇ）、第４の色フィルタを青（Ｂ）の４色別々に読み出すことが可能な４ＣＨの出力構成となっている。
【００２２】
図４は、撮像素子１０６内の撮像層及び回路層の概略構成を示す断面図であり、（ａ）が一の構成例を、（ｂ）が他の構成例をそれぞれ示している。
図４（ａ）において、４０１は撮像層、４０２は回路層である。４０３は中間層、４０４，４０６，４２６はＳｉ基板、４０５，４０７は配線層である。４０８，４１０，４１１はｎ型拡散領域、４０９はｐ+拡散領域である。４１２，４２２はトランジスタのゲート配線、４１３，４２３は信号伝搬用配線、４１４，４１７，４１９，４２４は接続パッドであるマイクロパッドである。４１５，４１８，４２５はビア、４１６，４２０は接続バンプであるマイクロバンプ、４２１はトランジスタの拡散領域である。撮像素子５０６は、第１基板である撮像層４０１、第２基板である回路層４０２、及び第３基板である中間層４０３が積層接続させて構成されている。
【００２３】
撮像層４０１は、撮像面の画素領域に複数の画素を有するものであり、Ｓｉ基板４０４上に配線層４０５が形成されて構成されている。
Ｓｉ基板４０４には、ＰＤ２０２としてのｎ型拡散領域４０８が形成され、ＰＤ２０２の表面部（配線層４０５との境界部）にはｐ+拡散領域４０９が形成されている。
Ｓｉ基板４０４には、その表面部にＦＤのｎ+拡散領域４１０、スイッチ用トランジスタのｎ+拡散領域４１１が複数形成されている。
配線層４０５には、ＳｉＯ２等の絶縁層内に、各トランジスタのゲート配線４１２、信号伝搬用配線４１３が形成され、更にその表面部にはＣｕ等により形成されるマイクロパッド４１４が形成されている。
そして、配線層４０５には、ｎ+拡散領域４１１をマイクロパッド４１４と接続するためビア４１５が形成されている。
【００２４】
回路層４０２は、撮像層４０１から出力された信号の変換回路を有するものであり、Ｓｉ基板４０６上に配線層４０７が形成されて構成されている。
Ｓｉ基板４０６には、表面部にトランジスタの拡散領域４２１が形成されている。
配線層４０７には、ＳｉＯ2等の絶縁層内に、各トランジスタのゲート配線４２２、信号伝搬用配線４２３が形成され、更にその表面部にはＣｕ等により形成されるマイクロパッド４２４が形成されている。
そして、配線層４０７には、拡散領域４２１等をマイクロパッド４２４と接続するためのビア４２５が形成されている。
【００２５】
中間層４０３は、Ｓｉ基板４２６により形成されている。上下の表面部にはそれぞれＣｕ等により形成されるマイクロパッド４１９、４１７が形成されている。これらマイクロパット接続するために、マイクロパット４１７，４１９間には、接続部としてＳｉ基板４２６を貫通する貫通電極であるビア４１８が配されて接続されている。
撮像層４０１及び回路層４０２は、それぞれ配線層４０５，４０７を中間層４０３側に向けており、対向しているマイクロパット４１４，４１７間、及びマイクロパット４１９，４２４間にマイクロバンプ４１６，４２０が配されて電気的に接続されている。
【００２６】
図４（ａ）では、撮像層４０１、回路層４０２、中間層４０３の３つの基板に対し、積層接続端子としてマイクロバンプを用い接続する構成例を示した。この構成例に代わり、図４（ｂ）のように、積層接続端子として、マイクロバンプを用いることなく接続することも可能である。この場合、対向しているビア４１８の一端とマイクロパット４１４、及び対向しているマイクロパット４１９，４２４がそれぞれ直接的に接続されている。
【００２７】
図５は、撮像素子１０６における撮像層４０１、回路層４０２、及び中間層４０３の接続構成を示す模式図である。図５では、（ａ）が撮像素子１０６を上部（被写体側像が入射する側）から見た平面図、（ｂ）が（ａ）の一点鎖線Ａ−Ａ'に沿った断面図である。
４１８は、図４で説明したビア４１８と同様である。５０１は、図１（ａ）の撮像領域５０１と同様であり、撮像素子１０６内の撮像層４０１の撮像面において、複数の単位画素２０１が２次元状に並んでいる撮像領域を示している。
【００２８】
撮像層４０１は、それ自体が下に凸となるように行方向に湾曲しており、列方向（垂直方向）は平坦状態（非湾曲状態）とされている。回路層４０２は、行方向及び列方向の双方ともに平坦状態とされている。中間層４０３は、上面が行方向のみ凹状に湾曲し、下面は行方向（水平方向）および列方向（垂直方向）ともに平坦として、上面に撮像層４０１の下面が、下面に回路層４０２の上面が密着するように加工されている。
【００２９】
複数のビア４１８は、中間層４０３内に形成された貫通電極であり、撮像層４０１と回路層４０２とを電気的に接続している。これらのビア４１８は、画素領域５０１の外側の周辺領域のうち、垂直（Ｖ）方向に対抗する２辺部位に沿って、水平（Ｈ）方向に一定間隔で規則的に並んでいる。これらのビア４１８は、撮像領域５０１から伸びた各列のＣＨ毎（または色毎）の垂直出力線２０８を、回路層４０２の垂直出力線２１５及び出力アンプ２１２に繋いでいる。
【００３０】
一般的に、貫通電極であるビアのインピーダンスは、その長さに比例し、その断面積に反比例する。本実施形態では、複数のビア４１８は、撮像面が湾曲している行方向（Ｈ方向）について、中央に向かうほど短く且つ細く（小断面積）、中央から離れるにつれて（左右端に向かうほど）長く且つ太く（大断面積）されている。これらのビア４１８は、撮像面が湾曲している行方向について、その長さ及び断面積を上記のように調節して形成されることにより、行方向の中央部及び周辺部の全域においてインピーダンスが変わらない（均一な）構成とされている。
【００３１】
以上説明したように、本実施形態によれば、積層センサと湾曲センサの長所を併せ持ち、光線入射角が高い光学系においても、撮像面内で均一なインピーダンス特性を有して高画質な画像を取得することができる、信頼性の高い撮像装置が実現する。
【００３２】
（第２の実施形態）
第２の実施形態では、第１の実施形態と同様に撮像装置を開示するが、接続部であるビアの形成部位が異なる点で第１の実施形態と相違する。以下、本実施形態について、図６〜図７を用いて説明する。本実施形態では、撮像装置の概略構成、撮像素子のカラーフィルタアレイ構成、撮像素子内の撮像層と回路層との接続構成は、第１の実施形態における図１、図３、図４と同様である。
【００３３】
図６は、本実施形態における撮像素子内の撮像層の概略構成を示す模式図である。
図６において、２０１〜２１６は、図２の２０１〜２１６と同様である。図６では、図２と異なり、画素毎に垂直出力線２０８，２１５、定電流源２１０、選択スイッチ２１１、出力アンプ２１２、接続部２１６が設けられている。そのため、画素毎に出力信号を別々に読み出すことが可能とされている。
【００３４】
図７は、本実施形態における撮像素子の撮像層４０１、回路層４０２、及び中間層４０３の接続構成を示す模式図である。図７では、（ａ）が撮像素子１０６を上部（被写体側像が入射する側）から見た平面図、（ｂ）が（ａ）の一点鎖線Ａ−Ａ'に沿った断面図、（ｃ）が（ａ）の一点鎖線Ｂ−Ｂ'に沿った断面図である。
【００３５】
撮像層４０１は、それ自体が下に凸となるように行方向に湾曲しており、列方向は平坦状態（非湾曲状態）とされている。回路層４０２は、行方向及び列方向の双方ともに平坦状態とされている。中間層４０３は、上面が行方向のみ凹状に湾曲し、下面は水平垂直ともに平坦として、上面に撮像層４０１の下面が、下面に回路層４０２の上面が密着するように加工されている。
【００３６】
複数のビア４１８は、中間層４０３内に形成された貫通電極であり、撮像層４０１と回路層４０２とを電気的に接続している。これらのビア４１８は、画素領域５０１内で単位画素２０１ごとに、水平（Ｈ）方向及び列方向（Ｖ方向）にそれぞれ一定間隔で規則的に並んでいる。これらのビア４１８は、撮像領域５０１に２次元に並べられた単位画素２０１のそれぞれから伸びた垂直出力線２０８を、回路層４０２の垂直出力線２１５、出力アンプ２１２に繋いでいる。
【００３７】
一般的に、貫通電極であるビアのインピーダンスは、その長さに比例し、その断面積に反比例する。本実施形態では、複数のビア４１８は、撮像面が湾曲している行方向（Ｈ方向）について、中央に向かうほど短く且つ細く（小断面積）、中央から離れるにつれて（左右端に向かうほど）長く且つ太く（大断面積）されている。複数のビア４１８は、撮像面が平坦な列方向（Ｖ方向）について、長さ及び断面積が均一とされている。これら全てのビア４１８は、行方向の全域及び垂直の全域においてインピーダンスが変わらない（均一な）構成とされている。
【００３８】
以上説明したように、本実施形態によれば、積層センサと湾曲センサの長所を併せ持ち、光線入射角が高い光学系においても、撮像面内で均一なインピーダンス特性を有して高画質な画像を取得することができる、信頼性の高い撮像装置が実現する。
【００３９】
（第３の実施形態）
第３の実施形態では、第１の実施形態と同様に撮像装置を開示するが、接続部であるビアの形成部位が異なる点、及び撮像素子の湾曲形状が異なる点で第１の実施形態と相違する。本実施形態では、撮像装置の概略構成、撮像素子のカラーフィルタアレイ構成、撮像素子内の撮像層と回路層との接続構成は、第１の実施形態における図１、図３、図４、図６と同様である。
【００４０】
図８は、本実施形態における撮像素子の撮像層４０１、回路層４０２、及び中間層４０３の接続構成を示す模式図である。図８では、（ａ）が撮像素子１０６を上部（被写体側像が入射する側）から見た平面図、（ｂ）が（ａ）の一点鎖線Ａ−Ａ'に沿った断面図、（ｃ）が（ａ）の一点鎖線Ｂ−Ｂ'に沿った断面図である。
【００４１】
撮像層４０１は、それ自体が下に凸となるように行方向及び列方向の双方について湾曲している。回路層４０２は、行方向及び列方向の双方ともに平坦状態とされている。中間層４０３は、撮像層４０１に対応して、上面が行方向及び列方向の双方について凹状に湾曲し、下面は水平垂直ともに平坦として、上面に撮像層４０１の下面が、下面に回路層４０２の上面が密着するように加工されている。
【００４２】
複数のビア４１８は、中間層４０３内に形成された貫通電極であり、撮像層４０１と回路層４０２とを電気的に接続している。これらのビア４１８は、画素領域５０１内で単位画素２０１ごとに、水平（Ｈ）方向及び列方向（Ｖ方向）にそれぞれ一定間隔で規則的に並んでいる。これらのビア４１８は、撮像領域５０１に２次元に並べられた単位画素２０１のそれぞれから伸びた垂直出力線２０８を、回路層４０２の垂直出力線２１５、出力アンプ２１２に繋いでいる。
【００４３】
一般的に、貫通電極であるビアのインピーダンスは、その長さに比例し、その断面積に反比例する。本実施形態では、複数のビア４１８は、撮像面が湾曲している行方向（Ｈ方向）及び列方向（Ｖ方向）の双方について、中央に向かうほど短く且つ細く（小断面積）、中央から離れるにつれて（左右端に向かうほど）長く且つ太く（大断面積）されている。これら全てのビア４１８は、行方向の全域及び垂直の全域においてインピーダンスが変わらない（均一な）構成とされている。
【００４４】
以上説明したように、本実施形態によれば、積層センサと湾曲センサの長所を併せ持ち、光線入射角が高い光学系においても、撮像面内で均一なインピーダンス特性を有して高画質な画像を取得することができる、信頼性の高い撮像装置が実現する。
【００４５】
なお、上記した第１〜第３の実施形態では、撮像層に複数の画素（フォトダイオード）が２次元状に配列された撮像素子（エリアセンサ）を例に用いて説明したが、本発明はこれに限定されるものではない。例えば、撮像層に複数の画素（フォトダイオード）が１次元状に配列された撮像素子（リニアセンサ）においても、本発明を適用することが可能であり、この場合にも本実施形態と同様の効果を奏することができる。
【符号の説明】
【００４６】
１０１  レンズ
１０２  レンズ駆動部
１０３  メカニカルシャッタ
１０４  絞り
１０５  メカニカルシャッタ・絞り駆動部
１０６  撮像素子
１０７  撮像信号処理回路
１０８  タイミング発生部
１０９，１１５  メモリ部
１１０  全体制御演算部
１１１  記録媒体制御インターフェース部
１１２  表示部
１１３  記録媒体
１１４  外部インターフェース部
１１６  操作部
２０１  単位画素
２０２  フォトダイオード
２０３  転送スイッチ
２０４  フローティングデフュージョン
２０５  増幅ＭＯＳアンプ
２０６  選択スイッチ
２０７  リセットスイッチ
２０８，２１５  垂直出力線
２０９  垂直走査回路
２１１  選択スイッチ
２１２  出力アンプ
２１３  読み出し回路
２１４  水平走査回路
２１６  接続部
４０１  撮像層
４０２  回路層
４０３  中間層
４０４，４０６，４２６  Ｓｉ基板
４０５、４０７  配線層
４０８，４１０，４１１  ｎ型拡散領域
４０９  ｐ+拡散領域
４１２，４２２  ゲート配線
４１３，４２３  信号伝搬用配線
４１４，４１７，４１９，４２４  マイクロパッド
４１５，４１８、４２５  ビア
４１６，４２０  マイクロバンプ
４２１  拡散領域
５０１  撮像領域
【図１】
2017092086.tif 000003
【図２】
2017092086.tif 000004
【図３】
2017092086.tif 000005
【図４】
2017092086.tif 000006
【図５】
2017092086.tif 000007
【図６】
2017092086.tif 000008
【図７】
2017092086.tif 000009
【図８】
2017092086.tif 000010