(57)【要約】【課題】発振動作中に発振周波数がダイナミックにデジタル制御される発振器において、デジタル制御信号等の干渉による発振精度の劣化を低減する。【解決手段】この発振器は、第１の辺〜第４の辺を有するパッケージと、パッケージに配置された振動体及び発振回路と、パッケージの第１の辺に沿って配置され、発振回路によって生成されるクロック信号を出力する出力端子と、パッケージの第２の辺に沿って配置され、発振回路の動作状態を更新するためのデジタル制御信号が供給される制御端子とを備える。【選択図】図２
2017092698.tif 000002
【特許請求の範囲】
【請求項１】
第１の辺〜第４の辺を有するパッケージと、
前記パッケージに配置された振動体及び発振回路と、
前記パッケージの第１の辺に沿って配置され、前記発振回路によって生成されるクロッ
ク信号を出力する出力端子と、
前記パッケージの第２の辺に沿って配置され、前記発振回路の動作状態を更新するため
のデジタル制御信号が供給される制御端子と、
を備える発振器。
【請求項２】
前記パッケージに配置されて前記振動体の１組の端子と前記発振回路とを電気的に接続
し、前記パッケージの第３の辺に向けて延在する第１及び第２の配線パターンをさらに備
える、請求項１記載の発振器。
【請求項３】
前記パッケージに配置されて前記出力端子に電気的に接続され、前記第１及び第２の配
線パターンと平面視で交差しない第３の配線パターンと、
前記パッケージに配置されて前記制御端子に電気的に接続され、前記第１〜第３の配線
パターンと平面視で交差しない第４の配線パターンと、
をさらに備える、請求項２記載の発振器。
【請求項４】
前記パッケージにおいて前記第１又は第２の配線パターンと前記第３又は第４の配線パ
ターンとの間に配置され、電源電位又は基準電位が供給される電源端子に電気的に接続さ
れた第５の配線パターンをさらに備える、請求項３記載の発振器。
【請求項５】
前記発振回路を構成する少なくとも１つの半導体装置が、半導体装置において前記パッ
ケージの第１の辺に最も近い辺に沿って配置されてクロック信号を出力する第１の端子と
、半導体装置において前記パッケージの第２の辺に最も近い辺に沿って配置されてデジタ
ル制御信号が供給される第２の端子とを有する、請求項１〜４のいずれか１項記載の発振
器。
【請求項６】
パッケージと、
前記パッケージに配置された振動体及び発振回路と、
前記パッケージに配置されて前記振動体の１組の端子と前記発振回路とを電気的に接続
する第１及び第２の配線パターンと、
前記パッケージに配置されて、前記発振回路によって生成されるクロック信号を出力す
る出力端子に電気的に接続され、前記第１及び第２の配線パターンと平面視で交差しない
第３の配線パターンと、
前記パッケージに配置されて、前記発振回路の動作状態を更新するためのデジタル制御
信号が供給される制御端子に電気的に接続され、前記第１〜第３の配線パターンと平面視
で交差しない第４の配線パターンと、
前記パッケージにおいて前記第１又は第２の配線パターンと前記第３又は第４の配線パ
ターンとの間に配置され、電源電位又は基準電位が供給される電源端子に電気的に接続さ
れた第５の配線パターンと、
を備える発振器。
【請求項７】
請求項１〜６のいずれか１項記載の発振器を備える電子機器。
【請求項８】
請求項１〜６のいずれか１項記載の発振器を備える移動体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、振動体及び発振回路をパッケージに実装して構成される発振器に関する。さ
らに、本発明は、そのような発振器を用いた電子機器及び移動体等に関する。
【背景技術】
【０００２】
例えば、水晶振動体及び半導体装置（ＩＣ）をパッケージに実装して、水晶発振器を構
成することが行われている。そのような水晶発振器においては、ＩＣを実装する前に、水
晶振動体に接続された２つのモニター端子を用いて、水晶振動体を強励振させて特性を改
善したり、水晶振動体を外部測定装置に接続して特性を検査することが行われている。従
って、一般的に、水晶振動体とモニター端子とを接続する配線パターンが長くなって、デ
ジタル回路からのノイズ等の外来ノイズの影響を受け易くなる。その結果、発振周波数が
設定値からずれたり、位相歪が生じたりするという問題がある。
【０００３】
関連する技術として、特許文献１には、配線基板上に半導体パッケージと水晶振動子と
が実装された水晶発振装置が開示されている。半導体パッケージは、水晶振動子の接続用
となる第１外部端子及び第２外部端子を備える。配線基板には、第１外部端子から延伸し
て水晶振動子の一端に接続される第１配線パターンと、第２外部端子から第１配線パター
ンと略同一方向に延伸して水晶振動子の他端に接続される第２配線パターンとが形成され
る。
【０００４】
さらに、配線基板には、第１配線パターンと第２配線パターンとの間の領域に配置され
、接地電源電圧に電気的に接続される第３配線パターンが形成される。それにより、第１
外部端子と第２外部端子との間のピン間の寄生容量を低減し、また、ピン間のカップリン
グノイズを低減することが可能になる。その結果、寄生容量の低減やノイズ耐性の向上の
要求を満たすことができる。
【０００５】
また、特許文献２には、発振回路、温度補償回路、及び、メモリー回路等を集積化した
ＩＣと、圧電振動子とを組み合わせて構成される圧電発振器が開示されている。この圧電
発振器は、温度補償回路を含む第１のアナログ回路ブロックと、発振回路を含む第２のア
ナログ回路ブロックと、メモリー回路を含むデジタル回路ブロックとを集積化した圧電発
振器用ＩＣにおいて、第１のアナログ回路ブロックと第２のアナログ回路ブロックとを離
間して配置し、それらのアナログ回路ブロック間にデジタル回路ブロックを介在させたこ
とを特徴とする。
【０００６】
この圧電発振器においては、デジタル回路は、ＴＣＸＯを製品化する際に工場の調整作
業でメモリーにデータを書き込むためにのみ使用され、ＴＣＸＯとして使用される状態で
は、デジタル回路を動作させることはない。従って、アナログ回路内のＡＣ回路ブロック
とＤＣ回路ブロックとの間の干渉、例えば、発振回路のＡＣ動作がＤＣ回路のノイズとな
り、それによって水晶発振器の重要な特性である位相雑音に影響する等の干渉に起因した
圧電発振器の動作不良を防止することが目的となっている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１２−１８６７８４号公報（段落００２１−００２２、図１）
【特許文献２】特開２００６−５４２６９号公報（段落０００１−０００５、図１）
【発明の概要】
【発明が解決しようとする課題】
【０００８】
特許文献１には、水晶振動子に接続される第１外部端子及び第２外部端子のノイズ耐性
を向上させることは開示されているが、それ以外の端子のノイズ耐性を向上させることに
関しては、特に開示されていない。また、特許文献２に開示されている圧電発振器とは異
なり、発振動作中に発振周波数がダイナミックにデジタル制御されるＤＣＸＯ（Digitall
y Controlled Crystal Oscillator）のような発振器においては、デジタル制御信号がア
ナログ発振信号に干渉して位相雑音特性に影響を与え、発振精度が劣化する。
【０００９】
そこで、上記の点に鑑み、本発明の第１の目的は、発振動作中に発振周波数がダイナミ
ックにデジタル制御される発振器において、デジタル制御信号等の干渉による発振精度の
劣化を低減することである。また、本発明の第２の目的は、そのような発振器を用いた電
子機器及び移動体等を提供することである。
【課題を解決するための手段】
【００１０】
以上の課題の少なくとも一部を解決するために、本発明の第１の観点に係る発振器は、
第１の辺〜第４の辺を有するパッケージと、パッケージに配置された振動体及び発振回路
と、パッケージの第１の辺に沿って配置され、発振回路によって生成されるクロック信号
を出力する出力端子と、パッケージの第２の辺に沿って配置され、発振回路の動作状態を
更新するためのデジタル制御信号が供給される制御端子とを備える。
【００１１】
本発明の第１の観点によれば、発振動作中に発振周波数がダイナミックにデジタル制御
される発振器において、クロック信号を出力する出力端子とデジタル制御信号が供給され
る制御端子とをパッケージの異なる辺に配置することにより、クロック信号を伝送する配
線パターンとデジタル制御信号を伝送する配線パターンとの間の距離を大きくして両者の
容量結合を低下させ、デジタル制御信号の干渉による発振精度の劣化を低減することがで
きる。
【００１２】
また、発振器は、パッケージに配置されて振動体の１組の端子と発振回路とを電気的に
接続し、パッケージの第３の辺に向けて延在する第１及び第２の配線パターンをさらに備
えるようにしても良い。それにより、ノイズに敏感な第１及び第２の配線パターンをクロ
ック信号やデジタル制御信号の伝送経路から離して両者の容量結合を低下させ、クロック
信号やデジタル制御信号の干渉による発振精度の劣化を低減することができる。
【００１３】
その場合に、発振器は、パッケージに配置されて出力端子に電気的に接続され、第１及
び第２の配線パターンと平面視で交差しない第３の配線パターンと、パッケージに配置さ
れて制御端子に電気的に接続され、第１〜第３の配線パターンと平面視で交差しない第４
の配線パターンとをさらに備えるようにしても良い。それにより、ノイズに敏感な第１及
び第２の配線パターンと、クロック信号を伝送する第３の配線パターンと、デジタル制御
信号を伝送する第４の配線パターンとの間の結合容量を低下させて、クロック信号やデジ
タル制御信号の干渉による発振精度の劣化を低減することができる。
【００１４】
また、発振器は、パッケージにおいて第１又は第２の配線パターンと第３又は第４の配
線パターンとの間に配置され、電源電位又は基準電位が供給される電源端子に電気的に接
続された第５の配線パターンをさらに備えるようにしても良い。それにより、ノイズに敏
感な第１又は第２の配線パターンとクロック信号又はデジタル制御信号を伝送する第３又
は第４の配線パターンとの間の結合容量をさらに低下させて、クロック信号又はデジタル
制御信号の干渉による発振精度の劣化をさらに低減することができる。
【００１５】
以上において、発振回路を構成する少なくとも１つの半導体装置が、半導体装置におい
てパッケージの第１の辺に最も近い辺に沿って配置されてクロック信号を出力する第１の
端子と、半導体装置においてパッケージの第２の辺に最も近い辺に沿って配置されてデジ
タル制御信号が供給される第２の端子とを有するようにしても良い。それにより、半導体
装置の第１の端子と出力端子とを接続する配線パターンを短くすると共に、半導体装置の
第２の端子と制御端子とを接続する配線パターンを短くして、両者の容量結合を低下させ
、デジタル制御信号の干渉による発振精度の劣化を低減することができる。
【００１６】
本発明の第２の観点に係る発振器は、パッケージと、パッケージに配置された振動体及
び発振回路と、パッケージに配置されて振動体の１組の端子と発振回路とを電気的に接続
する第１及び第２の配線パターンと、パッケージに配置されて、発振回路によって生成さ
れるクロック信号を出力する出力端子に電気的に接続され、第１及び第２の配線パターン
と平面視で交差しない第３の配線パターンと、パッケージに配置されて、発振回路の動作
状態を更新するためのデジタル制御信号が供給される制御端子に電気的に接続され、第１
〜第３の配線パターンと平面視で交差しない第４の配線パターンと、パッケージにおいて
第１又は第２の配線パターンと第３又は第４の配線パターンとの間に配置され、電源電位
又は基準電位が供給される電源端子に電気的に接続された第５の配線パターンとを備える
。
【００１７】
本発明の第２の観点によれば、発振動作中に発振周波数がダイナミックにデジタル制御
される発振器において、ノイズに敏感な第１及び第２の配線パターンと、クロック信号を
伝送する第３の配線パターンと、デジタル制御信号を伝送する第４の配線パターンとの間
の結合容量を低下させて、クロック信号やデジタル制御信号の干渉による発振精度の劣化
を低減することができる。
【００１８】
本発明の第３の観点に係る電子機器は、上記いずれかの発振器を備える。本発明の第４
の観点に係る移動体は、上記いずれかの発振器を備える。本発明の第３又は第４の観点に
よれば、デジタル制御信号等の干渉による発振精度の劣化を低減した発振器を用いて生成
される正確なクロック信号で動作する電子機器又は移動体を提供することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の第１の実施形態に係る水晶発振器の断面図。
【図２】図１に示す水晶発振器の底面図。
【図３】本発明の第２の実施形態に係る水晶発振器の断面図。
【図４】図３に示す水晶発振器の底面図。
【図５】実施形態に係る水晶発振器を用いたＰＬＬ回路の構成例を示すブロック図。
【図６】図５に示すＶＣＸＯの構成例を示す回路図。
【図７】複数の端子間の寄生容量とスプリアスレベルとの関係を示す図。
【図８】本発明の一実施形態に係る電子機器の第１の構成例を示すブロック図。
【図９】本発明の一実施形態に係る電子機器の第２の構成例を示すブロック図。
【図１０】本発明の一実施形態に係る移動体の構成例を示すブロック図。
【発明を実施するための形態】
【００２０】
以下、本発明の実施形態について、図面を参照しながら詳細に説明する。なお、同一の
構成要素には同一の参照符号を付して、重複する説明を省略する。以下の実施形態におい
ては、発振器の一例として、水晶振動体を用いた水晶発振器について説明する。
【００２１】
＜第１の実施形態＞
図１は、本発明の第１の実施形態に係る水晶発振器の断面図である。図１に示すように
、水晶発振器１１０は、パッケージ１０と、パッケージ１０の主面（図中の上面）に形成
されたキャビティー内に実装された水晶振動体２０及び半導体装置（ＩＣ）３０と、水晶
振動体２０及び半導体装置３０を覆う蓋部４０とを含んでいる。
【００２２】
パッケージ１０は、例えば、第１の基板１１に、側壁を形成する第２の基板１２が積層
されて構成されている。第１の基板１１及び第２の基板１２は、例えば、セラミック等の
絶縁体で構成される。第１の基板１１は、互いに対向する第１の面１１ａ及び第２の面１
１ｂを有している。第１の面１１ａ及び第２の面１１ｂは、互いに略平行でも良い。
【００２３】
第２の基板１２は、第１の基板１１の第１の面１１ａの周辺領域において、第１の面１
１ａよりも突出した側壁を形成している。第１の基板１１及び側壁によって、水晶振動体
２０及び半導体装置３０を収容するキャビティーを有するパッケージ１０が構成される。
パッケージ１０は、水晶振動体２０及び半導体装置３０を安全に保護することができる。
【００２４】
水晶振動体２０は、パッケージ１０において第１の基板１１の第１の面１１ａに配置さ
れ、振動片として圧電体である水晶片２１と、水晶片２１を挟む第１の電極２２及び第２
の電極２３と、それらの電極２２及び２３を第１の面１１ａに設けられた配線層に電気的
に接続する１組の端子２４とを有している。１組の端子２４を介して電極２２と電極２３
との間に交流電圧を印加することにより、圧電効果によって水晶振動体２０の機械的振動
が励起される。
【００２５】
また、水晶振動体２０及び半導体装置３０を覆う蓋部４０が、第１の基板１１の第１の
面１１ａの周辺領域に設けられた側壁（第２の基板１２）に接合されている。蓋部４０は
、例えば、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、又は、それらの合金等で
構成される。水晶振動体２０及び半導体装置３０が収容されるキャビティー内には、ヘリ
ウム等の不活性ガスを封入しても良い。
【００２６】
半導体装置３０は、パッケージ１０において第１の基板１１の第１の面１１ａに配置さ
れ、第１の面１１ａに設けられた配線層及び水晶振動体２０の１組の端子２４を介して、
水晶振動体２０の電極２２及び２３に電気的に接続されている。半導体装置３０は、発振
回路を内蔵し、デジタル制御信号によって制御される発振周波数で発振動作を行ってクロ
ック信号を生成する。半導体装置３０は、例えば、パッケージに封入されていない半導体
チップ（ベアチップ）でも良い。ベアチップは、フリップチップボンディング等によって
第１の基板１１の第１の面１１ａに実装される。
【００２７】
図２は、図１に示す水晶発振器の底面図である。図２におけるＩ−Ｉは、図１によって
示される断面の位置を表している。図２に示すように、パッケージ１０は、４つの辺１０
ａ〜１０ｄを有している。図２に示す例においては、辺１０ａと辺１０ｄとが略平行であ
り、辺１０ｂと辺１０ｃとが略平行であり、辺１０ａと辺１０ｂとが略直交している。
【００２８】
水晶発振器１１０は、パッケージ１０において第１の基板１１の第１の面１１ａに配置
された複数の配線パターン５０〜５９を含む配線層を有している。各々の配線パターンの
一部は、半導体装置３０のそれぞれの端子に電気的に接続されるＩＣ接続パッドを構成し
ている。
【００２９】
また、水晶発振器１１０は、パッケージ１０において第１の基板１１の第２の面１１ｂ
に配置された複数の外部接続端子６０〜６９を有している。第１の基板１１には複数のス
ルーホールが形成されており、それらのスルーホールを通して、配線パターン５０〜５９
と外部接続端子６０〜６９とがそれぞれ電気的に接続されている。
【００３０】
配線パターン５０〜５９、及び、外部接続端子６０〜６９は、例えば、アルミニウム（
Ａｌ）又は銅（Ｃｕ）等の導電体で構成される。また、複数のスルーホール内には、例え
ば、アルミニウム（Ａｌ）、銅（Ｃｕ）、又は、タングステン（Ｗ）等の導電体が充填さ
れる。
【００３１】
外部接続端子６０及び６１は、水晶振動体２０の１組の端子２４を介して電極２２及び
２３にそれぞれ電気的に接続されたモニター端子として用いられる。半導体装置３０を実
装する前に、モニター端子６０及び６１にプローブ針を当接させ、外部装置を用いて水晶
振動体２０の共振特性を測定しながら、レーザー等で電極２３をトリミングすることによ
り、水晶振動体２０の共振周波数が調整される。
【００３２】
あるいは、モニター端子６０及び６１にプローブ針を当接させ、大きな交流電圧を水晶
振動体２０の電極２２及び２３に印加することにより、水晶振動体２０を強励振させて特
性を改善することが行われる。また、水晶振動体２０の電極２２及び２３を外部測定装置
に接続して、水晶振動体２０の特性を検査しても良い。例えば、外部測定装置から水晶振
動体２０の電極２２及び２３に印加される電圧を変化させながら、共振周波数やインピー
ダンス等を測定することにより、測定値の大きさや変化量に基づいて、水晶振動体２０が
良品であるか不良品であるかを判定することができる。
【００３３】
一例として、半導体装置３０は、端子３００〜３０９を有している。半導体装置３０が
第１の基板１１の第１の面１１ａに実装されると、半導体装置３０の端子３００及び３０
１は、配線パターン５０及び５１を介して、水晶振動体２０の１組の端子２４にそれぞれ
電気的に接続される。また、半導体装置３０の端子３０２〜３０９は、配線パターン５２
〜５９を介して、外部接続端子６２〜６９にそれぞれ電気的に接続される。
【００３４】
外部接続端子６２及び６９は、電源電位ＶＣＣ及び基準電位ＶＥＥがそれぞれ供給され
る電源端子として用いられる。外部接続端子６３及び６４は、発振回路によって生成され
る反転クロック信号及び正相クロック信号をそれぞれ出力する出力端子として用いられる
。なお、クロック信号は差動信号でなくても良く、その場合には、クロック信号を出力す
る出力端子の数は１つで良い。外部接続端子６５〜６７は、発振回路の動作状態を更新す
るためのデジタル制御信号がそれぞれ供給される制御端子として用いられる。なお、デジ
タル制御信号が供給される制御端子の数は１つ以上であれば良い。外部接続端子６８には
、出力イネーブル信号が供給される。
【００３５】
配線パターン５０及び５１は、水晶振動体２０の１組の端子２４と発振回路とを電気的
に接続すると共に、モニター端子６０及び６１にそれぞれ電気的に接続されている。なお
、水晶振動体２０の共振周波数の調整等が行われた後に、レーザー等で配線パターン５０
及び５１の一部をカットしたり、モニター端子６０及び６１を削除しても良い。
【００３６】
配線パターン５２は、電源電位ＶＣＣが供給される電源端子６２に電気的に接続されて
おり、配線パターン５９は、基準電位ＶＥＥが供給される電源端子６９に電気的に接続さ
れている。配線パターン５３及び５４は、発振回路によって生成されるクロック信号を出
力する出力端子６３及び６４にそれぞれ電気的に接続されている。配線パターン５５〜５
７は、発振回路の動作状態を更新するためのデジタル制御信号が供給される制御端子６５
〜６７にそれぞれ電気的に接続されている。配線パターン５８は、出力イネーブル信号が
供給される外部接続端子６８に電気的に接続されている。
【００３７】
本実施形態においては、発振回路によって生成されるクロック信号を出力する出力端子
６３及び６４が、パッケージ１０の第１の辺１０ａに沿って配置されている。一方、発振
回路の動作状態を更新するためのデジタル制御信号が供給される制御端子６５及び６６が
、パッケージ１０の第２の辺１０ｂに沿って配置されている。あるいは、発振回路の動作
状態を更新するためのデジタル制御信号が供給される制御端子６７が、パッケージ１０の
第２の辺１０ｄに沿って配置されている。なお、「第２の辺」とは、第１の辺１０ａとは
異なる辺を意味する。
【００３８】
このように、発振動作中に発振周波数がダイナミックにデジタル制御される水晶発振器
１１０において、クロック信号を出力する出力端子６３及び６４とデジタル制御信号が供
給される制御端子６５〜６７とをパッケージ１０の異なる辺に配置することにより、クロ
ック信号を伝送する配線パターン５３及び５４とデジタル制御信号を伝送する配線パター
ン５５〜５７との間の距離を大きくして両者の容量結合を低下させ、デジタル制御信号の
干渉による発振精度の劣化を低減することができる。
【００３９】
また、水晶振動体２０の１組の端子２４と発振回路とを電気的に接続する配線パターン
５０及び５１が、パッケージの第３の辺１０ｃに向けて延在している。それにより、ノイ
ズに敏感な配線パターン５０及び５１をクロック信号やデジタル制御信号の伝送経路から
離して両者の容量結合を低下させ、クロック信号やデジタル制御信号の干渉による発振精
度の劣化を低減することができる。
【００４０】
さらに、出力端子６３及び６４にそれぞれ電気的に接続された配線パターン５３及び５
４が、配線パターン５０及び５１と平面視で交差しておらず、かつ、制御端子６５〜６７
にそれぞれ電気的に接続された配線パターン５５〜５７が、配線パターン５０〜５４と平
面視で交差していない。なお、本願において、「平面視」とは、パッケージ１０の主面に
垂直な方向から各部を透視することをいう。
【００４１】
それにより、ノイズに敏感な配線パターン５０及び５１と、クロック信号を伝送する配
線パターン５３及び５４と、デジタル制御信号を伝送する配線パターン５５〜５７との間
の結合容量を低下させて、クロック信号やデジタル制御信号の干渉による発振精度の劣化
を低減することができる。
【００４２】
また、電源電位ＶＣＣが供給される電源端子６２に電気的に接続された配線パターン５
２が、配線パターン５１と配線パターン５３及び５４との間に配置されており、基準電位
ＶＥＥが供給される電源端子６９に電気的に接続された配線パターン５９が、配線パター
ン５０と配線パターン５７との間に配置されている。
【００４３】
それにより、ノイズに敏感な配線パターン５０又は５１とクロック信号又はデジタル制
御信号を伝送する配線パターン５３、５４、又は、５７との間の結合容量をさらに低下さ
せて、クロック信号又はデジタル制御信号の干渉による発振精度の劣化をさらに低減する
ことができる。
【００４４】
半導体装置３０において、クロック信号を出力する端子３０３及び３０４は、半導体装
置３０においてパッケージ１０の第１の辺１０ａに最も近い辺に沿って配置されている。
一方、デジタル制御信号が供給される端子３０５及び３０６は、半導体装置３０において
パッケージ１０の第２の辺１０ｂに最も近い辺に沿って配置されている。あるいは、デジ
タル制御信号が供給される端子３０７は、半導体装置３０においてパッケージ１０の第２
の辺１０ｄに最も近い辺に沿って配置されている。
【００４５】
それにより、半導体装置３０の端子３０３及び３０４と出力端子６３及び６４とをそれ
ぞれ接続する配線パターン５３及び５４を短くすると共に、半導体装置３０の端子３０５
〜３０７と制御端子６５〜６７とをそれぞれ接続する配線パターン５５〜５７を短くして
、両者の容量結合を低下させ、デジタル制御信号の干渉による発振精度の劣化を低減する
ことができる。
【００４６】
＜第２の実施形態＞
図３は、本発明の第２の実施形態に係る水晶発振器の断面図である。第２の実施形態に
おいては、図１に示す第１の実施形態における半導体装置３０の替りに、発振動作を行っ
てクロック信号を生成する半導体装置７０と、デジタル制御信号に従って半導体装置７０
の発振周波数を制御する半導体装置８０とが、発振回路を構成する。その他の点に関して
は、第２の実施形態は、第１の実施形態と同様でも良い。
【００４７】
半導体装置７０及び８０は、パッケージ１０において第１の基板１１の第１の面１１ａ
に配置されている。半導体装置７０は、第１の基板１１の第１の面１１ａに設けられた配
線層及び水晶振動体２０の１組の端子２４を介して、水晶振動体２０の電極２２及び２３
に電気的に接続されている。半導体装置７０及び８０の各々は、例えば、パッケージに封
入されていない半導体チップ（ベアチップ）でも良い。ベアチップは、フリップチップボ
ンディング等によって第１の基板１１の第１の面１１ａに実装される。
【００４８】
図４は、図３に示す水晶発振器の底面図である。図４におけるIII−IIIは、図３によっ
て示される断面の位置を表している。図４に示すように、パッケージ１０は、４つの辺１
０ａ〜１０ｄを有している。
【００４９】
水晶発振器１１０は、パッケージ１０において第１の基板１１の第１の面１１ａに配置
された複数の配線パターン５０〜５９等を含む配線層を有している。各々の配線パターン
の一部は、半導体装置７０又は８０のそれぞれの端子に電気的に接続されるＩＣ接続パッ
ドを構成している。
【００５０】
また、水晶発振器１１０は、パッケージ１０において第１の基板１１の第２の面１１ｂ
に配置された複数の外部接続端子６０〜６９を有している。第１の基板１１には複数のス
ルーホールが形成されており、それらのスルーホールを通して、配線パターン５０〜５９
と外部接続端子６０〜６９とがそれぞれ電気的に接続されている。
【００５１】
一例として、半導体装置７０は、端子７１〜７８を有しており、半導体装置８０は、端
子８１〜８６を有している。半導体装置７０及び８０が第１の基板１１の第１の面１１ａ
に実装されると、半導体装置７０の端子７２及び７３は、配線パターン５０及び５１を介
して、水晶振動体２０の１組の端子２４にそれぞれ電気的に接続される。
【００５２】
また、端子７４及び７５は、配線パターン５３及び５４を介して、出力端子６３及び６
４にそれぞれ電気的に接続される。端子７６及び７１は、配線パターン５２及び５９を介
して、電源端子６２及び６９にそれぞれ電気的に接続される。端子７８は、配線パターン
５８を介して、外部接続端子６８に電気的に接続される。
【００５３】
半導体装置７０の端子７７は、配線パターンを介して、半導体装置８０の端子８２に電
気的に接続される。それにより、半導体装置８０の端子８２から出力される制御電圧が、
半導体装置７０の端子７７に供給される。半導体装置８０の端子８３及び８１は、配線パ
ターン５２及び５９を介して、電源端子６２及び６９にそれぞれ電気的に接続される。端
子８４〜８６は、配線パターン５５〜５７を介して、制御端子６５〜６７にそれぞれ電気
的に接続される。
【００５４】
本実施形態においても、発振回路によって生成されるクロック信号を出力する出力端子
６３及び６４が、パッケージ１０の第１の辺１０ａに沿って配置されている。一方、発振
回路の動作状態を更新するためのデジタル制御信号が供給される制御端子６５及び６６が
、パッケージ１０の第２の辺１０ｂに沿って配置されている。あるいは、発振回路の動作
状態を更新するためのデジタル制御信号が供給される制御端子６７が、パッケージ１０の
第２の辺１０ｄに沿って配置されている。
【００５５】
このように、発振動作中に発振周波数がダイナミックにデジタル制御される水晶発振器
１１０において、クロック信号を出力する出力端子６３及び６４とデジタル制御信号が供
給される制御端子６５〜６７とをパッケージ１０の異なる辺に配置することにより、クロ
ック信号を伝送する配線パターン５３及び５４とデジタル制御信号を伝送する配線パター
ン５５〜５７との間の距離を大きくして両者の容量結合を低下させ、デジタル制御信号の
干渉による発振精度の劣化を低減することができる。
【００５６】
また、水晶振動体２０の１組の端子２４と発振回路とを電気的に接続する配線パターン
５０及び５１が、パッケージの第３の辺１０ｃに向けて延在している。それにより、ノイ
ズに敏感な配線パターン５０及び５１をクロック信号やデジタル制御信号の伝送経路から
離して両者の容量結合を低下させ、クロック信号やデジタル制御信号の干渉による発振精
度の劣化を低減することができる。
【００５７】
さらに、出力端子６３及び６４にそれぞれ電気的に接続された配線パターン５３及び５
４が、配線パターン５０及び５１と平面視で交差しておらず、かつ、制御端子６５〜６７
にそれぞれ電気的に接続された配線パターン５５〜５７が、配線パターン５０〜５４と平
面視で交差していない。
【００５８】
それにより、ノイズに敏感な配線パターン５０及び５１と、クロック信号を伝送する配
線パターン５３及び５４と、デジタル制御信号を伝送する配線パターン５５〜５７との間
の結合容量を低下させて、クロック信号やデジタル制御信号の干渉による発振精度の劣化
を低減することができる。
【００５９】
また、電源電位ＶＣＣが供給される電源端子６２に電気的に接続された配線パターン５
２が、配線パターン５１と配線パターン５３及び５４との間に配置されており、基準電位
ＶＥＥが供給される電源端子６９に電気的に接続された配線パターン５９が、配線パター
ン５０と配線パターン５７との間に配置されている。
【００６０】
それにより、ノイズに敏感な配線パターン５０又は５１とクロック信号又はデジタル制
御信号を伝送する配線パターン５３、５４、又は、５７との間の結合容量をさらに低下さ
せて、クロック信号又はデジタル制御信号の干渉による発振精度の劣化をさらに低減する
ことができる。
【００６１】
半導体装置７０及び８０において、クロック信号を出力する端子７４及び７５は、半導
体装置７０においてパッケージ１０の第１の辺１０ａに最も近い辺に沿って配置されてい
る。一方、デジタル制御信号が供給される端子８４及び８５は、半導体装置８０において
パッケージ１０の第２の辺１０ｂに最も近い辺に沿って配置されている。あるいは、デジ
タル制御信号が供給される端子８６は、半導体装置８０においてパッケージ１０の第２の
辺１０ｄに最も近い辺に沿って配置されている。
【００６２】
それにより、半導体装置７０の端子７４及び７５と出力端子６３及び６４とをそれぞれ
接続する配線パターン５３及び５４を短くすると共に、半導体装置８０の端子８４〜８６
と制御端子６５〜６７とをそれぞれ接続する配線パターン５５〜５７を短くして、両者の
容量結合を低下させ、デジタル制御信号の干渉による発振精度の劣化を低減することがで
きる。
【００６３】
＜ＰＬＬ回路の構成＞
図５は、本発明の第１又は第２の実施形態に係る水晶発振器を用いたＰＬＬ回路の構成
例を示すブロック図である。図５に示すように、このＰＬＬ回路は、ロジック回路１０１
と、インターフェース（Ｉ／Ｆ）回路１０２と、水晶発振器１１０とを含んでいる。以下
においては、一例として、第２の実施形態に係る水晶発振器を用いたＰＬＬ回路について
説明する。
【００６４】
水晶発振器１１０は、シリアルインターフェース（Ｉ／Ｆ）８０１と、ＤＡＣ（デジタ
ル／アナログ変換器）８０２と、ＬＰＦ（ローパスフィルター）８０３と、ＶＣＸＯ（電
圧制御水晶発振器）７０１と、出力回路７０２とを含んでいる。ここで、シリアルインタ
ーフェース８０１〜ＬＰＦ８０３は、半導体装置８０に内蔵されており、ＶＣＸＯ７０１
及び出力回路７０２は、半導体装置７０に内蔵されている。
【００６５】
図６は、図５に示すＶＣＸＯの構成例を示す回路図である。図６に示すように、ＶＣＸ
Ｏ７０１は、ＮＰＮバイポーラトランジスターＱ１と、キャパシターＣ１〜Ｃ４と、抵抗
Ｒ１〜Ｒ４と、バッファーアンプＢＡ１とを含んでいる。端子７２と端子７３との間には
、水晶振動体２０が接続されている。
【００６６】
端子７６には、電源電位ＶＣＣが供給され、端子７１には、基準電位ＶＥＥが供給され
る。抵抗Ｒ１及びＲ２は、水晶振動体２０の２つの電極の間に直列に接続されている。キ
ャパシターＣ１及びＣ２は、水晶振動体２０の２つの電極と基準電位ＶＥＥの配線との間
にそれぞれ接続されている。キャパシターＣ３は、水晶振動体２０の一方の電極とトラン
ジスターＱ１のコレクターとの間に接続されている。キャパシターＣ４は、水晶振動体２
０の他方の電極とトランジスターＱ１のベースとの間に接続されている。
【００６７】
トランジスターＱ１のコレクターは、抵抗Ｒ３を介して電源電位ＶＣＣの配線に接続さ
れており、エミッターは、基準電位ＶＥＥの配線に接続されている。抵抗Ｒ４は、トラン
ジスターＱ１のコレクターとベースとの間に接続されている。バッファーアンプＢＡ１は
、トランジスターＱ１のコレクターに生成される発振信号をバッファーして、図５に示す
出力回路７０２に供給する。出力回路７０２は、例えば、発振信号に基づいて、正相クロ
ック信号ＯＵＴ及び反転クロック信号ＯＵＴＸを生成して外部回路に出力する。正相クロ
ック信号ＯＵＴは、ロジック回路１０１にも供給される。
【００６８】
トランジスターＱ１は反転増幅動作を行い、コレクターに生成される発振信号が、水晶
振動体２０等を介してベースにフィードバックされる。その際に、水晶振動体２０は、ト
ランジスターＱ１によって印加される交流電圧によって振動する。その振動は固有の共振
周波数において大きく励起されて、水晶振動体２０が負性抵抗として動作する。その結果
、ＶＣＸＯ７０１は、主に水晶振動体２０の共振周波数によって決定される発振周波数で
発振する。
【００６９】
ただし、キャパシターＣ１又はＣ２の容量値を変更することによって、ＶＣＸＯ７０１
の発振周波数を微調整することができる。そこで、図６に示す例においては、キャパシタ
ーＣ１及びＣ２が、例えば、端子７７に供給される制御電圧に従って容量値が変化する可
変容量ダイオード（バラクタダイオード）で構成される。可変容量ダイオードは、カソー
ドとアノードとの間に印加される逆バイアス電圧に従って容量値を変化させる。
【００７０】
再び図５を参照すると、ロジック回路１０１は、出力回路７０２から供給される正相ク
ロック信号ＯＵＴの位相又は周波数を基準信号の位相又は周波数と比較することによって
誤差信号を生成し、誤差信号をインターフェース回路１０２に出力する。インターフェー
ス回路１０２は、ロジック回路１０１から出力される誤差信号に基づいて、ＶＣＸＯ７０
１の動作状態を更新するためのデジタル制御信号を生成する。デジタル制御信号のシリア
ル伝送においては、ＳＰＩ規格又はＩ２Ｃ規格等を用いることができる。
【００７１】
例えば、インターフェース回路１０２は、シリアル伝送を行うためのシリアルクロック
信号と、発振周波数を調整するためのシリアルの制御データと、半導体装置（チップ）を
選択するためのチップセレクト信号とを生成しても良い。インターフェース回路１０２は
、それらのデジタル制御信号を、半導体装置８０に内蔵されているシリアルインターフェ
ース８０１に出力する。ノイズ源となるシリアルクロック信号及び制御データは、図４に
示す端子８４及び８６にそれぞれ出力される。
【００７２】
シリアルインターフェース８０１は、インターフェース回路１０２から出力されるデジ
タル制御信号を受信して、制御データをＤＡＣ８０２に供給する。ＤＡＣ８０２は、シリ
アルインターフェース８０１から供給される制御データを制御電圧に変換する。ＬＰＦ８
０３は、ＤＡＣ８０２から出力される制御電圧にローパスフィルター処理を施す。ＬＰＦ
８０３から出力される制御電圧は、図４に示す端子７７を介してＶＣＸＯ７０１に供給さ
れる。それにより、ＶＣＸＯ７０１の発振周波数を外部から制御することができる。
【００７３】
図７は、複数の端子間の寄生容量と発振信号におけるスプリアスレベルとの関係を示す
図である。図７において、横軸は、寄生容量（Ｆ）を表しており、縦軸は、基本波（キャ
リアー）に対する１Ｈｚ当りのスプリアスレベル（ｄＢｃ／Ｈｚ）を表している。スプリ
アスとは、高調波や低調波や寄生振動等によって発生する基本波以外の成分のことをいう
。また、実線は、測定値を表しており、測定誤差も含まれている。一方、破線は、計算値
を表している。
【００７４】
図７の（Ａ）は、図４に示す半導体装置７０の端子７３と半導体装置８０の端子８６と
の間の寄生容量とスプリアスレベルとの関係を示している。計算値によれば、スプリアス
レベルを−１２０ｄＢｃ／Ｈｚにするためには、端子間の寄生容量を１．１４×１０−１
６Ｆにする必要がある。
【００７５】
図７の（Ｂ）は、図４に示す半導体装置７０の端子７２と半導体装置８０の端子８６と
の間の寄生容量とスプリアスレベルとの関係を示している。計算値によれば、スプリアス
レベルを−１２０ｄＢｃ／Ｈｚにするためには、端子間の寄生容量を６．０５×１０−１
５Ｆにする必要がある。
【００７６】
図７の（Ｃ）は、図４に示す半導体装置７０の端子７７と半導体装置８０の端子８６と
の間の寄生容量とスプリアスレベルとの関係を示している。計算値によれば、スプリアス
レベルを−１２０ｄＢｃ／Ｈｚにするためには、端子間の寄生容量を６．２８×１０−１
４Ｆにする必要がある。
【００７７】
一般に、基本波に混入するデジタル信号のノイズのパワーＰｄは、デジタル信号の電圧
をＶｄ、ノイズ発生源とノイズ受信側との間の寄生容量（結合容量）をＣｄ、ノイズ受信
側と基準電位の配線との間の容量をＣｇとすると、次式（１）で表される。
Ｐｄ＝ＱＶ＝Ｃｄ３・Ｃｇ／（Ｃｄ＋Ｃｇ）３・Ｖｄ２  ・・・（１）
ここで、デジタル信号の電圧Ｖｄは、使用される電子機器によって定められ、ノイズ受信
側の容量Ｃｇは、発振周波数の可変範囲に影響するので変更することができない。従って
、ノイズの影響を低減するためには、寄生容量Ｃｄを小さくするしかない。
【００７８】
一方で、ＶＣＸＯの制御電圧入力端子に入力されるアナログノイズのパワーＰａは、ア
ナログノイズの電圧をＶａとすると、次式（２）で表される。
Ｐａ＝（Ｃｄ＋Ｃｇ）・Ｖａ２  ・・・（２）
デジタル制御を行う発振器においては、デジタルノイズをアナログノイズよりも十分小さ
くして、アナログ制御を行う発振器と遜色ないノイズ特性にすることが望まれている。そ
こで、式（１）及び（２）に従って、Ｐｄ＜Ｐａとなるための寄生容量Ｃｄの値を試算す
ると、次のようになる。
【００７９】
例えば、Ｃｇとして通常の挿入容量１０ｐＦを代入し、Ｖｄとして電源電圧と同じ３．
３Ｖを代入し、Ｖａとして一般的なノイズレベル６０ｎＶ／Ｈｚ１／２を代入して、Ｐｄ
＜Ｐａとなるための寄生容量Ｃｄを式（１）及び（２）から求めると、０．０６９ａＦ（
アトファラド：１０−１８Ｆ）以下となる。これは、ノイズ受信側の容量Ｃｇの約１５万
分の１に相当する。
【００８０】
寄生容量Ｃｄは、次式（３）で表される。
Ｃｄ＝ε０・εｒ・Ｓ／ｒ  ・・・（３）
ここで、ε０は、真空の誘電率であり、εｒは、絶縁材料の比誘電率であり、Ｓは、並走
するノイズ発生源パターンとノイズ受信側パターンとの対向面積であり、ｒは、ノイズ発
生源パターンとノイズ受信側パターンとの間の距離である。
【００８１】
寄生容量Ｃｄを小さくするためには、２つのパターンの対向面積Ｓを小さくするか、又
は、２つのパターン間の距離ｒを大きくすれば良い。そこで、本発明の各実施形態におい
ては、ノイズ発生源パターンとノイズ受信側パターンとの間の距離ｒを大きくすることに
より、両者の容量結合を低下させて、デジタル制御信号等の干渉による発振精度の劣化を
低減することを主眼としている。
【００８２】
＜電子機器＞
次に、本発明のいずれかの実施形態に係る水晶発振器を用いた電子機器について説明す
る。
図８は、本発明の一実施形態に係る電子機器の第１の構成例を示すブロック図である。
この電子機器は、本発明のいずれかの実施形態に係る水晶発振器１１０と、ＣＰＵ１２０
と、操作部１３０と、ＲＯＭ（リードオンリー・メモリー）１４０と、ＲＡＭ（ランダム
アクセス・メモリー）１５０と、通信部１６０と、表示部１７０と、音声出力部１８０と
を含んでいる。なお、図８に示す構成要素の一部を省略又は変更しても良いし、あるいは
、図８に示す構成要素に他の構成要素を付加しても良い。
【００８３】
水晶発振器１１０は、デジタル制御信号によって制御される発振周波数で発振動作を行
うことにより、クロック信号を生成する。水晶発振器１１０によって生成されるクロック
信号は、ＣＰＵ１２０等を介して、電子機器の各部に供給される。
【００８４】
ＣＰＵ１２０は、水晶発振器１１０から供給されるクロック信号に同期して動作し、Ｒ
ＯＭ１４０等に記憶されているプログラムに従って、各種の信号処理や制御処理を行う。
例えば、ＣＰＵ１２０は、操作部１３０から供給される操作信号に応じて各種の信号処理
を行ったり、外部との間でデータ通信を行うために通信部１６０を制御する。あるいは、
ＣＰＵ１２０は、表示部１７０に各種の画像を表示させるための画像信号を生成したり、
音声出力部１８０に各種の音声を出力させるための音声信号を生成する。
【００８５】
操作部１３０は、例えば、操作キーやボタンスイッチ等を含む入力装置であり、ユーザ
ーによる操作に応じた操作信号をＣＰＵ１２０に出力する。ＲＯＭ１４０は、ＣＰＵ１２
０が各種の信号処理や制御処理を行うためのプログラムやデータ等を記憶している。また
、ＲＡＭ１５０は、ＣＰＵ１２０の作業領域として用いられ、ＲＯＭ１４０から読み出さ
れたプログラムやデータ、操作部１３０を用いて入力されたデータ、又は、ＣＰＵ１２０
がプログラムに従って実行した演算結果等を一時的に記憶する。
【００８６】
通信部１６０は、例えば、アナログ回路及びデジタル回路で構成され、ＣＰＵ１２０と
外部装置との間のデータ通信を行う。表示部１７０は、例えば、ＬＣＤ（液晶表示装置）
等を含み、ＣＰＵ１２０から供給される画像信号に基づいて各種の情報を表示する。また
、音声出力部１８０は、例えば、スピーカー等を含み、ＣＰＵ１２０から供給される音声
信号に基づいて音声を出力する。
【００８７】
上記の電子機器としては、例えば、携帯電話機等の移動端末、デジタルスチルカメラ、
デジタルムービー、テレビ、テレビ電話、防犯用テレビモニター、ヘッドマウント・ディ
スプレイ、パーソナルコンピューター、プリンター、ネットワーク機器、複合機、車載装
置（ナビゲーション装置等）、電卓、電子辞書、電子ゲーム機器、ロボット、測定機器、
及び、医療機器（例えば、電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装
置、及び、電子内視鏡）等が該当する。
【００８８】
図９は、本発明の一実施形態に係る電子機器の第２の構成例を示すブロック図である。
この例においては、時計及びタイマーについて説明する。本発明の一実施形態に係る時計
は、本発明のいずれかの実施形態に係る水晶発振器１１０と、分周器１１１と、操作部１
３０と、表示部１７０と、音声出力部１８０と、計時部１９０とを含んでいる。また、本
発明の一実施形態に係るタイマーは、音声出力部１８０の替りに制御部２００を含んでい
る。なお、図９に示す構成要素の一部を省略又は変更しても良いし、あるいは、図９に示
す構成要素に他の構成要素を付加しても良い。
【００８９】
分周器１１１は、例えば、複数のフリップフロップ等で構成され、水晶発振器１１０か
ら供給されるクロック信号を分周して、計時用の分周クロック信号を生成する。計時部１
９０は、例えば、カウンター等で構成され、分周器１１１から供給される分周クロック信
号に基づいて計時動作を行って、現在時刻やアラーム時刻を表す表示信号や、アラーム音
を発生するためのアラーム信号を生成する。
【００９０】
操作部１３０は、計時部１９０に現在時刻やアラーム時刻を設定するために用いられる
。表示部１７０は、計時部１９０から供給される表示信号に従って、現在時刻やアラーム
時刻を表示する。音声出力部１８０は、計時部１９０から供給されるアラーム信号に従っ
て、アラーム音を発生する。
【００９１】
タイマーの場合には、アラーム機能の替りにタイマー機能が設けられる。即ち、計時部
１９０は、現在時刻が設定時刻に一致したことを表すタイマー信号を生成する。制御部２
００は、計時部１９０から供給されるタイマー信号に従って、タイマーに接続されている
機器をオン又はオフさせる。
【００９２】
本実施形態によれば、デジタル制御信号等の干渉による発振精度の劣化を低減した水晶
発振器１１０を用いて生成される正確なクロック信号で動作する電子機器を提供すること
ができる。
【００９３】
＜移動体＞
次に、本発明のいずれかの実施形態に係る水晶発振器を用いた移動体について説明する
。移動体としては、例えば、自動車、自走式ロボット、自走式搬送機器、列車、船舶、飛
行機、又は、人工衛星等が該当する。
【００９４】
図１０は、本発明の一実施形態に係る移動体の構成例を示すブロック図である。図１０
に示すように、この移動体は、本発明のいずれかの実施形態に係る水晶発振器１１０を含
み、さらに、電子制御式燃料噴射装置２１０、電子制御式ＡＢＳ装置２２０、又は、電子
制御式一定速度走行装置２３０等の各種の電子制御式装置を搭載している。なお、図１０
に示す構成要素の一部を省略又は変更しても良いし、あるいは、図１０に示す構成要素に
他の構成要素を付加しても良い。
【００９５】
水晶発振器１１０は、デジタル制御信号によって制御される発振周波数で発振動作を行
うことにより、クロック信号を生成する。水晶発振器１１０によって生成されるクロック
信号は、電子制御式燃料噴射装置２１０、電子制御式ＡＢＳ装置２２０、又は、電子制御
式一定速度走行装置２３０等に供給される。
【００９６】
電子制御式燃料噴射装置２１０は、水晶発振器１１０から供給されるクロック信号に同
期して動作し、ガソリンエンジン等の予混合燃焼機関において、所定のタイミングで液体
の燃料を吸入空気に霧状に噴射する。電子制御式ＡＢＳ（アンチロック・ブレーキ・シス
テム）装置２２０は、水晶発振器１１０から供給されるクロック信号に同期して動作し、
ブレーキをかけるように操作が行われた際に、ブレーキを徐々に強力に駆動して、移動体
が滑り始めたらブレーキを一旦緩めてから再び駆動することを繰り返す。電子制御式一定
速度走行装置２３０は、水晶発振器１１０から供給されるクロック信号に同期して動作し
、移動体の速度を監視しながら、移動体の速度が一定となるようにアクセル又はブレーキ
等を制御する。
【００９７】
本実施形態によれば、デジタル制御信号等の干渉による発振精度の劣化を低減した水晶
発振器１１０を用いて生成される正確なクロック信号で動作する移動体を提供することが
できる。
【００９８】
上記の実施形態においては、水晶振動体を用いた水晶発振器について説明したが、本発
明は、以上説明した実施形態に限定されるものではなく、水晶以外の圧電体等を用いた発
振器にも適用することができる。このように、当該技術分野において通常の知識を有する
者によって、本発明の技術的思想内で多くの変形が可能である。
【符号の説明】
【００９９】
１０…パッケージ、１１、１２…基板、２０…水晶振動体、２１…水晶片、２２、２３
…電極、２４…１組の端子、３０、７０、８０…半導体装置、３００〜３０９、７１〜７
８、８１〜８６…半導体装置の端子、４０…蓋部、５０〜５９…配線パターン、６０〜６
９…外部接続端子、１０１…ロジック回路、１０２…インターフェース回路、１１０…水
晶発振器、１１１…分周器、１２０…ＣＰＵ、１３０…操作部、１４０…ＲＯＭ、１５０
…ＲＡＭ、１６０…通信部、１７０…表示部、１８０…音声出力部、１９０…計時部、２
００…制御部、２１０…電子制御式燃料噴射装置、２２０…電子制御式ＡＢＳ装置、２３
０…電子制御式一定速度走行装置、７０１…ＶＣＸＯ、７０２…出力回路、８０１…シリ
アルインターフェース、８０２…ＤＡＣ、８０３…ＬＰＦ、Ｑ１…トランジスター、Ｃ１
〜Ｃ４…キャパシター、Ｒ１〜Ｒ４…抵抗、ＢＡ１…バッファーアンプ
【図１】
2017092698.tif 000003
【図２】
2017092698.tif 000004
【図３】
2017092698.tif 000005
【図４】
2017092698.tif 000006
【図５】
2017092698.tif 000007
【図６】
2017092698.tif 000008
【図７】
2017092698.tif 000009
【図８】
2017092698.tif 000010
【図９】
2017092698.tif 000011
【図１０】
2017092698.tif 000012