(57)【要約】【課題】Ｚソース昇圧回路を有する電力変換装置において、ダイオードの逆回復動作を防止する。【解決手段】制御部４０は、基本ゲート信号を生成する基本ゲート信号生成部４２と、短絡ゲート信号を出力するゲート信号出力部５９と、パルス持続時間ＰＷを設定するパルス幅設定部４９と、開始ゲート信号Ｇsを出力する開始ゲート出力部５０と、最終短絡ゲート信号Ｇzのオン後にリアクトル電流ＩLが０になるまでの時間を算出する０電流トリガ演算部５１と、ＩLが０となる時にＰＷだけオンとなる信号Ｇmbを出力する単安定マルチバイブレータ５２と、Ｇs及びＧmbの論理和の充電ゲート信号を生成する論理和部５３と、コンデンサ電圧指令及びコンデンサ電圧を比較する比較部５４と、Ｇzを生成するゲート信号選択部５６と、Ｇzを論理反転した信号を出力する論理反転部５８と、基本ゲート信号及びＧzを論理和した信号を出力する論理和部５７とを備える。【選択図】図１
2017060365.tif 000002
【特許請求の範囲】
【請求項１】
直流電源の正極側にアノード側が接続されたダイオードと、前記ダイオードに並列に逆接続された第１のスイッチング素子と、前記ダイオードのカソード側に接続された第１のリアクトルと、前記直流電源の負極側に接続された第２のリアクトルと、前記第１のリアクトルの入力側及び前記第２のリアクトルの出力側の間に接続された第１のコンデンサと、前記第１のリアクトルの出力側及び前記第２のリアクトルの入力側の間に接続された第２のコンデンサと、を有するＺソース昇圧回路と、
複数の第２のスイッチング素子を有し、前記Ｚソース昇圧回路の出力に接続されたインバータ回路と、
前記第１のコンデンサ又は前記第２のコンデンサに印加されるコンデンサ電圧、及び前記第１のリアクトル又は前記第２のリアクトルに流れるリアクトル電流に基づき、前記第１のスイッチング素子及び前記第２のスイッチング素子を制御する制御部と、を備え、
前記制御部は、
前記複数の第１のスイッチング素子に接続された負荷に印加する電圧の指令、及びキャリア信号に基づき、前記第１のスイッチング素子及び前記第２のスイッチング素子の基本ゲート信号を生成する基本ゲート信号生成部と、
短絡ゲート信号を出力するゲート信号出力部と、
パルス持続時間を設定するパルス幅設定部と、
動作開始時にのみ前記パルス持続時間オンとする開始ゲート信号を出力する開始ゲート出力部と、
前記パルス持続時間と、最終短絡ゲート信号がオンになった時の前記リアクトル電流及び前記コンデンサ電圧とに基づき、前記最終短絡ゲート信号がオンになってから次に前記リアクトル電流が０になるまでの時間を算出する０電流トリガ演算部と、
前記０電流トリガ演算部により算出される、前記リアクトル電流が０となる時に、前記パルス持続時間オンとする単安定マルチバイブレータ信号を出力する単安定マルチバイブレータと、
前記開始ゲート信号及び前記単安定マルチバイブレータ信号の論理和である充電ゲート信号を生成する第１の論理和部と、
コンデンサ電圧指令及び前記コンデンサ電圧を比較する比較部と、
前記最終短絡ゲート信号を、前記コンデンサ電圧指令が前記コンデンサ電圧よりも大きい場合には前記充電ゲート信号とし、前記コンデンサ電圧指令が前記コンデンサ電圧以下である場合には前記短絡ゲート信号とするゲート信号選択部と、
前記最終短絡ゲート信号を論理反転した信号を前記第１のスイッチング素子に出力する論理反転部と、
前記基本ゲート信号及び前記最終短絡ゲート信号を論理和した信号を前記第２のスイッチング素子に出力する第２の論理和部と、
を備えることを特徴とする電力変換装置。
【請求項２】
前記パルス幅設定部は、前記パルス持続時間を変化させることにより、前記コンデンサ電圧が前記コンデンサ電圧指令に到達するまでの時間を変化させることを特徴とする、請求項１に記載の電力変換装置。
【請求項３】
前記ゲート信号出力部は、
コンデンサ電圧指令に基づきジャーク付コンデンサ電圧指令を生成するジャーク制御部と、
前記ジャーク付コンデンサ電圧指令と、前記コンデンサ電圧との差分電圧を演算する差分電圧演算部と、
前記差分電圧に基づきリアクトル電流指令を生成するリアクトル電流指令生成部と、
前記リアクトル電流指令と前記リアクトル電流との差分電流を演算する差分電流演算部と、
前記差分電流に基づき短絡指令を生成する短絡指令生成部と、
前記短絡指令と前記キャリア信号とに基づき前記ゲート信号を生成するゲート信号生成部と、
を備えることを特徴とする、請求項１又は２に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、Ｚソース昇圧回路を有する電力変換装置に関するものである。
【背景技術】
【０００２】
従来、Ｚソース昇圧回路を有する電力変換装置が知られている（例えば、特許文献１及び非特許文献１参照）。図５は従来のＺソース昇圧回路を有する電力変換装置の構成例を示す図である。図５に示す例では、電力変換装置２は、直流電源１０と、Ｚソース昇圧回路２０と、インバータ回路３０と、電流センサ６１と、電圧センサ６２と、制御部７０とを備え、モータ６０に電力を供給する。
【０００３】
Ｚソース昇圧回路２０は、スイッチング素子２１と、スイッチング素子２１に逆並列接続されるダイオード２２と、リアクトル２３及び２４と、コンデンサ２５及び２６とを備える。
【０００４】
インバータ回路３０は、スイッチング素子３１−１〜３１−６と、それぞれのスイッチング素子３１−１〜３１−６に逆並列接続されるフリーホイールダイオード３２−１〜３２−６とを備え、各相の位相が互いに１２０度ずつずれるようにスイッチング素子３１−１〜３１−６をオン・オフ制御することにより、インバータ回路３０の出力に接続されたモータ６０を駆動する。
【０００５】
Ｚソース昇圧回路２０は、インバータ回路３０のＵ相、Ｖ相、及びＷ相のいずれかの相の上下スイッチング素子が同時にオンし短絡動作になると、コンデンサ２５及び２６の放電と、リアクトル２３及び２４の充電が行われる。つぎに、同時にオンしたスイッチング素子の一方がオフすると、リアクトル２３及び２４の放電と、コンデンサ２５及び２６の充電が行われる。この結果、直流電源１０の電圧が昇圧され、昇圧された電圧Ｖdcがインバータ回路３０に出力される。また、インバータ回路３０のスイッチング素子３１−１〜３１−６が短絡動作ではない時に、Ｚソース昇圧回路２０のスイッチング素子２１をオンすることにより、電力回生が可能である。
【０００６】
図６は電力変換装置２における制御部７０の構成例を示す図である。スイッチング素子３１−１〜３１−６の短絡動作をさせるための短絡ゲート信号Ｇzは、コンデンサ２５に印加される電圧Ｖcと、リアクトル２３に流れる電流ＩLと、コンデンサ電圧指令Ｖc*を元に、例えばＰＩ制御により短絡指令を生成し、キャリア信号ａとの比較をすることで生成される。
【０００７】
図６に示す例では、コンデンサ２５の電圧を直流電源電圧から所定のＶc*まで昇圧する場合、過電流保護の観点から、電源電圧から即座に昇圧するのではなく、いわゆるジャーク制御（ソフトスタート制御ともいう）を用い、なめらかに昇圧している。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０１１−１４２７３８号公報
【非特許文献】
【０００９】
【非特許文献１】Haiping Xu, “Analysis and Design of BＩDirectional Z-source Inverter for Electrical Vehicles", Applied Power Electronics Conference and Exposition, 2008. APEC 2008.
【発明の概要】
【発明が解決しようとする課題】
【００１０】
図７は従来の電力変換装置における昇圧動作時の主要な信号のタイムチャートを示す図である。短絡ゲート信号Ｇzをオン・オフ制御することにより、コンデンサ電圧Ｖcが電源電圧から昇圧される。コンデンサ２５及び２６の充電時において、リアクトル電流ＩLが正（図５において電流センサ６１に付された矢印の向き）の時にインバータ回路３０の短絡スイッチング動作を行うと、すなわち短絡ゲート信号Ｇzをオンにすると、Ｚソース昇圧回路２０のダイオード２２に逆電圧が印加される。ダイオード２２に正のダイオード電流ＩDが流れている状態で逆電圧が印加されると、ダイオード２２の逆回復動作が発生し、スイッチング素子２１の動作にも関係なく、電流が直流電源１０の方向に多く流れてしまい、昇圧が正しく行われないという問題があった。
【００１１】
かかる事情に鑑みてなされた本発明の目的は、Ｚソース昇圧回路のダイオードの逆回復動作を防止することが可能な電力変換装置を提供することにある。
【課題を解決するための手段】
【００１２】
上記課題を解決するため、本発明に係る電力変換装置は、直流電源の正極側にアノード側が接続されたダイオードと、前記ダイオードに並列に逆接続された第１のスイッチング素子と、前記ダイオードのカソード側に接続された第１のリアクトルと、前記直流電源の負極側に接続された第２のリアクトルと、前記第１のリアクトルの入力側及び前記第２のリアクトルの出力側の間に接続された第１のコンデンサと、前記第１のリアクトルの出力側及び前記第２のリアクトルの入力側の間に接続された第２のコンデンサと、を有するＺソース昇圧回路と、複数の第２のスイッチング素子を有し、前記Ｚソース昇圧回路の出力に接続されたインバータ回路と、前記第１のコンデンサ又は前記第２のコンデンサに印加されるコンデンサ電圧、及び前記第１のリアクトル又は前記第２のリアクトルに流れるリアクトル電流に基づき、前記第１のスイッチング素子及び前記第２のスイッチング素子を制御する制御部と、を備え、前記制御部は、前記複数の第１のスイッチング素子に接続された負荷に印加する電圧の指令、及びキャリア信号に基づき、前記第１のスイッチング素子及び前記第２のスイッチング素子の基本ゲート信号を生成する基本ゲート信号生成部と、短絡ゲート信号を出力するゲート信号出力部と、パルス持続時間を設定するパルス幅設定部と、動作開始時にのみ前記パルス持続時間オンとする開始ゲート信号を出力する開始ゲート出力部と、前記パルス持続時間と、最終短絡ゲート信号がオンになった時の前記リアクトル電流及び前記コンデンサ電圧とに基づき、前記最終短絡ゲート信号がオンになってから次に前記リアクトル電流が０になるまでの時間を算出する０電流トリガ演算部と、前記０電流トリガ演算部により算出される、前記リアクトル電流が０となる時に、前記パルス持続時間オンとする単安定マルチバイブレータ信号を出力する単安定マルチバイブレータと、前記開始ゲート信号及び前記単安定マルチバイブレータ信号の論理和である充電ゲート信号を生成する第１の論理和部と、コンデンサ電圧指令及び前記コンデンサ電圧を比較する比較部と、前記最終短絡ゲート信号を、前記コンデンサ電圧指令が前記コンデンサ電圧よりも大きい場合には前記充電ゲート信号とし、前記コンデンサ電圧指令が前記コンデンサ電圧以下である場合には前記短絡ゲート信号とするゲート信号選択部と、前記最終短絡ゲート信号を論理反転した信号を前記第１のスイッチング素子に出力する論理反転部と、前記基本ゲート信号及び前記最終短絡ゲート信号を論理和した信号を前記第２のスイッチング素子に出力する第２の論理和部と、を備えることを特徴とする。
【００１３】
さらに、本発明に係る電力変換装置において、前記パルス幅設定部は、前記パルス持続時間を変化させることにより、前記コンデンサ電圧が前記コンデンサ電圧指令に到達するまでの時間を変化させることを特徴とする。
【００１４】
さらに、本発明に係る電力変換装置において、前記ゲート信号出力部は、コンデンサ電圧指令に基づきジャーク付コンデンサ電圧指令を生成するジャーク制御部と、前記ジャーク付コンデンサ電圧指令と、前記コンデンサ電圧との差分電圧を演算する差分電圧演算部と、前記差分電圧に基づきリアクトル電流指令を生成するリアクトル電流指令生成部と、前記リアクトル電流指令と前記リアクトル電流との差分電流を演算する差分電流演算部と、前記差分電流に基づき短絡指令を生成する短絡指令生成部と、前記短絡指令と前記キャリア信号とに基づき前記ゲート信号を生成するゲート信号生成部と、を備えることを特徴とする。
【発明の効果】
【００１５】
本発明によれば、Ｚソース昇圧回路を有する電力変換装置において、インバータ回路の短絡動作による、Ｚソース昇圧回路のダイオードの逆回復動作を防ぐことができるようになる。
【図面の簡単な説明】
【００１６】
【図１】本発明の一実施形態に係る電力変換装置の構成例を示す図である。
【図２】本発明の一実施形態に係る電力変換装置における制御部の構成例を示す図である。
【図３】本発明の一実施形態に係る電力変換装置の主要な信号のタイムチャートを示す図である。
【図４】本発明の一実施形態に係る電力変換装置におけるパルス幅設定部で設定するパルス持続時間を変化させた場合のタイムチャートを示す図である。
【図５】従来のＺソース昇圧回路を有する電力変換装置の構成例を示す図である。
【図６】従来のＺソース昇圧回路を有する電力変換装置における制御部の構成例を示す図である。
【図７】従来のＺソース昇圧回路を有する電力変換装置の主要な信号のタイムチャートを示す図である。
【発明を実施するための形態】
【００１７】
以下、本発明の一実施形態について、図面を参照して詳細に説明する。
【００１８】
図１は、本発明の一実施形態に係る電力変換装置の構成例を示すブロック図である。図１に示す例では、電力変換装置１は、直流電源１０と、Ｚソース昇圧回路２０と、インバータ回路３０と、電流センサ６１と、電圧センサ６２と、制御部４０とを備え、モータ６０（負荷）に電力を供給する。本発明に係る電力変換装置１は、従来の電力変換装置２と比較して制御部４０の処理が相違する。
【００１９】
Ｚソース昇圧回路２０は、直流電源１０の正極側にアノード側が接続されたダイオード２２と、ダイオード２２に並列に逆接続されたスイッチング素子（例えば、ＩＧＢＴ又はＭＯＳＦＥＴ）２１と、ダイオード２２のカソード側に接続されたリアクトル（第１のリアクトル）２３と、直流電源１０の負極側に接続されたリアクトル（第２のリアクトル）２４と、リアクトル２３の入力側及びリアクトル２４の出力側の間に接続されたコンデンサ（第１のコンデンサ）２５と、リアクトル２３の出力側及びリアクトル２４の入力側の間に接続されたコンデンサ（第２のコンデンサ）２６とを有する。Ｚソース昇圧回路２０は、出力に直流リンク部を介してインバータ回路３０に接続される。
【００２０】
インバータ回路３０は、複数のスイッチング素子（例えば、ＩＧＢＴ又はＭＯＳＦＥＴ）３１−１〜３１−６と、それぞれのスイッチング素子３１−１〜３１−６に逆並列接続されたフリーホイールダイオード３２−１〜３２−６とを有する。スイッチング素子３１−１及び３１−２は直列接続され、インバータ回路３０のＵ相アームを構成する。スイッチング素子３１−３及び３１−４は直列接続され、インバータ回路３０のＶ相アームを構成する。スイッチング素子３１−５及び３１−６は直列接続され、インバータ回路３０のＷ相アームを構成する。インバータ回路３０は、各相の位相が互いに１２０度ずつずれるように、制御部４０によりスイッチング素子３１−１〜３１−６がオン・オフ制御されることにより、インバータ回路３０の出力に接続されたモータ６０を駆動する。なお、本実施形態のインバータ回路３０は三相としているが、三相でなくてもよい。
【００２１】
Ｚソース昇圧回路２０は、インバータ回路３０のＵ相、Ｖ相、及びＷ相のいずれかの相の上下スイッチング素子が同時にオンし短絡動作になると、コンデンサ２５及び２６の放電と、リアクトル２３及び２４の充電が行われる。つぎに、同時にオンしたスイッチング素子の一方がオフすると、リアクトル２３及び２４の放電と、コンデンサ２５及び２６の充電が行われる。この結果、直流電源１０の電圧が昇圧され、昇圧された電圧Ｖdcがインバータ回路３０に出力される。
【００２２】
また、インバータ回路３０のスイッチング素子３１−１〜３１−６が短絡動作ではない時に、Ｚソース昇圧回路２０のスイッチング素子２１をオンすることにより、電力回生が可能である。
【００２３】
電流センサ６１は、リアクトル２３又は２４に流れるリアクトル電流ＩLを検出する。図１に示す例では、リアクトル２３に流れるリアクトル電流ＩLを検出する。
【００２４】
電圧センサ６２は、コンデンサ２５又は２６に印加されているコンデンサ電圧Ｖcを検出する。図１に示す例では、コンデンサ２５に印加されているコンデンサ電圧Ｖcを検出する。
【００２５】
制御部４０は、電流センサ６１及び電圧センサ６２からの検出値と、モータトルク指令やモータ回転数指令を入力し、インバータ回路３０のスイッチング素子３１−１〜３１−６に対してゲート信号Ｇup，Ｇun，Ｇvp，Ｇvn，Ｇwp及びＧwnを出力して制御し、Ｚソース昇圧回路２０のスイッチング素子２１に対して回生ゲート信号Ｇrを出力して制御する。
【００２６】
図２は制御部４０の構成例を示す図である。図２に示す例では、制御部４０は、３相電圧指令演算部４１と、基本ゲート信号生成部４２と、ゲート信号出力部５９と、パルス幅設定部４９と、開始ゲート出力部５０と、０電流トリガ演算部５１と、単安定マルチバイブレータ５２と、第１の論理和部５３と、比較部５４と、出力保持部５５と、ゲート信号選択部５６と、第２の論理和部５７と、論理反転部５８とを備える。
【００２７】
３相電圧指令演算部４１は、外部から入力されるモータトルク指令やモータ回転数指令に基づき、モータ６０に印加する３相電圧の指令値である３相電圧指令Ｖu*，Ｖv*及びＶw*を演算し、基本ゲート信号生成部４２に出力する。
【００２８】
基本ゲート信号生成部４２は、３相電圧指令Ｖu*，Ｖv*及びＶw*と、キャリア信号ａとに基づき、基本ゲート信号Ｇup0，Ｇun0，Ｇvp0，Ｇvn0，Ｇwp0及びＧwn0を生成し、第２の論理和部５７に出力する。例えば、キャリア信号ａを三角波とし、キャリア信号ａと３相電圧指令Ｖu*，Ｖv*及びＶw*とを比較する三角波比較方式を使用する。
【００２９】
ゲート信号出力部５９は、短絡ゲート信号Ｇz0を生成し、ゲート信号選択部５６に出力する。具体的には、ゲート信号出力部５９は、ジャーク制御部４３と、差分電圧演算部４４と、リアクトル電流指令生成部（ＰＩ制御部）４５と、差分電流演算部４６と、短絡指令生成部（ＰＩ制御部）４７と、ゲート信号生成部４８とを備える。
【００３０】
ジャーク制御部４３は、コンデンサ電圧指令Ｖc*がステップで入力されても、任意の傾きで変化させたジャーク付コンデンサ電圧指令Ｖcj*を生成し、差分電圧演算部４４に出力する。
【００３１】
差分電圧演算部４４は、ジャーク付コンデンサ電圧指令Ｖcj*からコンデンサ電圧Ｖcを減算し、差分電圧ΔＶcをＰＩ制御部４５に出力する。
【００３２】
ＰＩ制御部４５は、差分電圧ΔＶcが０になるようなリアクトル電流指令ＩL*をＰＩ制御により演算し、差分電流演算部４６に出力する。なお、ＰＩ制御に代えてＰ制御やＰＩＤ制御を行ってもよい。
【００３３】
差分電流演算部４６は、リアクトル電流指令ＩL*からリアクトル電流ＩLを減算し、差分電流ΔＩLをＰＩ制御部４７に出力する。
【００３４】
ＰＩ制御部４７は、差分電流ΔＩLが０になるような短絡指令Ｎ*をＰＩ制御により演算し、ゲート信号生成部４８に出力する。なお、ＰＩ制御に代えてＰ制御やＰＩＤ制御を行ってもよい。
【００３５】
ゲート信号生成部４８は、短絡指令Ｎ*及びキャリア信号ａに基づき、短絡ゲート信号Ｇz0を生成し、ゲート信号選択部５６に出力する。例えば、キャリア信号ａを三角波とし、短絡指令Ｎ*とキャリア信号ａとを比較する三角波比較方式を使用する。
【００３６】
パルス幅設定部４９は、第１の論理和部５３から出力される充電ゲート信号Ｇchgがオンとなる時間であるパルス持続時間（パルス幅）ＰＷを開始ゲート出力部５０、０電流トリガ演算部５１、及び単安定マルチバイブレータ５２に出力する。
【００３７】
開始ゲート出力部５０は、制御部４０の動作開始時にのみパルス持続時間ＰＷだけオンとする開始ゲート信号Ｇsを生成し、第１の論理和部５３に出力する。開始ゲート信号Ｇsがオンとなるのは動作開始時の１回だけである。
【００３８】
０電流トリガ演算部５１は、パルス持続時間ＰＷと、最終短絡ゲート信号Ｇzがオンになった時のリアクトル電流ＩL及びコンデンサ電圧Ｖcとに基づき、最終短絡ゲート信号Ｇzがオンになってから次にリアクトル電流ＩLが０になるまでの時間ｔ0を算出する。そして、最終短絡ゲート信号Ｇzがオンになってから時間ｔ0が経過した時に所定時間オンとする０電流トリガ信号ＩL0_trgを単安定マルチバイブレータ５２に出力する。時間ｔ0の演算方法を以下に説明する。
【００３９】
最終短絡ゲート信号Ｇzがオンである時のリアクトル電流ＩL及びコンデンサ電圧Ｖcの関係は、式（１）及び式（２）で表される。ここで、Ｃはコンデンサ容量、Ｌはリアクトル容量である。
【００４０】
【数１】
2017060365.tif 000003
【００４１】
式（１）及び式（２）の微分方程式の初期値をＩL(０)＝０、Ｖc(０)＝Ｖc0とすると、パルス持続時間ＰＷ後のリアクトル電流ＩL及びコンデンサ電圧Ｖcは式（３）及び式（４）で表される。
【００４２】
【数２】
2017060365.tif 000004
【００４３】
式（３）及び式（４）において
2017060365.tif 000005
であるとすると、式（３）及び式（４）は、式（５）及び式（６）で近似することができる。
【００４４】
【数３】
2017060365.tif 000006
【００４５】
最終短絡ゲート信号Ｇzがオフである時のリアクトル電流ＩLは式（７）で表される。ここで、Ｅは直流電源１０の電圧である。
【００４６】
【数４】
2017060365.tif 000007
【００４７】
式（７）の微分方程式の初期値を式（５）及び式（６）として解くと、リアクトル電流ＩLは式（８）で表される。
【００４８】
【数５】
2017060365.tif 000008
【００４９】
式（８）で示すリアクトル電流ＩLが０になる時間ｔoffは、式（９）で表される。
【００５０】
【数６】
2017060365.tif 000009
【００５１】
以上より、最終短絡ゲート信号Ｇzがオンになってから次にリアクトル電流が０になるまでの時間ｔ０は、式（１０）で表される。
【００５２】
【数７】
2017060365.tif 000010
【００５３】
式（１）及び式（２）の微分方程式の初期値をＩL(０)＝ＩL0、Ｖc(０)＝Ｖc0とすると、時間ｔ０は、式（１１）で表される。
【００５４】
【数８】
2017060365.tif 000011
【００５５】
単安定マルチバイブレータ５２は、０電流トリガ演算部５１により算出される、リアクトル電流が０となる時、すなわち０電流トリガ信号ＩL0_trgが立ち上がった時にパルス持続時間ＰＷだけオンとする単安定マルチバイブレータ信号Ｇmbを第１の論理和部５３に出力する。
【００５６】
第１の論理和部５３は、開始ゲート信号Ｇsと単安定マルチバイブレータ信号Ｇmbを論理和した充電ゲート信号Ｇchgを生成し、ゲート信号選択部５６に出力する。
【００５７】
比較部５４は、コンデンサ電圧指令Ｖc*とコンデンサ電圧Ｖcとを比較し、コンデンサ電圧指令Ｖc*≦コンデンサ電圧Ｖcが成立した時にコンデンサ電圧比較信号Ｖc_cmpを出力保持部５５に出力する。
【００５８】
出力保持部５５は、コンデンサ電圧比較信号Ｖc_cmpを保持し、コンデンサ電圧比較保持信号Ｖc_cmp_holdとしてゲート信号選択部５６に出力する。
【００５９】
ゲート信号選択部５６は、コンデンサ電圧比較保持信号Ｖc_cmp_holdに基づき、コンデンサ電圧比較保持信号Ｖc_cmp_holdが出力されていない場合には、充電ゲート信号Ｇchgを最終短絡ゲート信号Ｇzとして出力し、コンデンサ電圧比較保持信号Ｖc_cmp_holdが出力されている場合には、短絡ゲート信号Ｇz0を最終短絡ゲート信号Ｇzとして出力する。最終短絡ゲート信号Ｇzは０電流トリガ演算部５１及び第２の論理和部５７に出力される。
【００６０】
第２の論理和部５７は、基本ゲート信号Ｇup0，Ｇun0，Ｇvp0，Ｇvn0，Ｇwp0及びＧwn0と、最終短絡ゲート信号Ｇzとをスイッチング素子ごとに論理和してゲート信号Ｇup，Ｇun，Ｇvp，Ｇvn，Ｇwp及びＧwnを生成し、インバータ回路３０のスイッチング素子３１〜３６に出力する。これにより、スイッチング素子３１〜３６はオン・オフ制御される。
【００６１】
論理反転部５８は、最終短絡ゲート信号Ｇzを論理反転した回生ゲート信号Ｇrを生成し、Ｚソース昇圧回路２０のスイッチング素子２１に出力する。これにより、スイッチング素子２１はオン・オフ制御される。
【００６２】
つぎに、パルス幅設定部４９により設定されるパルス持続時間ＰＷを変化させた場合の動作について、図４を参照して説明する。図４は、パルス幅設定部４９により設定されるパルス持続時間ＰＷを変化させた場合のタイムチャートを示す図である。
【００６３】
ゲート信号選択部５６により充電ゲート信号Ｇchgが最終短絡ゲート信号Ｇzとして選択されている場合、パルス幅設定部４９がパルス持続時間ＰＷを変化させると、それに応じて充電ゲート信号Ｇchg及び最終短絡ゲート信号Ｇzのパルス幅が変化する。つまり、図４に示すように、パルス幅設定部４９により設定されるパルス持続時間ＰＷを小さくすると、最終短絡ゲート信号Ｇzのパルス幅も小さくなり、パルス持続時間ＰＷを大きくすると、最終短絡ゲート信号Ｇzのパルス幅も大きくなる。
【００６４】
パルス幅設定部４９により設定されるパルス持続時間ＰＷが小さい場合には、最終短絡ゲート信号Ｇzがオンの際に流れるリアクトル電流ＩL及びダイオード電流ＩDは小さくなり、その結果コンデンサ電圧Ｖcの上昇率は小さくなる。逆に、パルス幅設定部４９により設定されるパルス持続時間ＰＷが大きい場合には、最終短絡ゲート信号Ｇzがオンの際に流れるリアクトル電流ＩL及びダイオード電流ＩDは大きくなり、その結果コンデンサ電圧Ｖcの上昇率は大きくなる。
【００６５】
上述したように、電力変換装置１の制御部４０は、コンデンサ２５及び２６の充電時には、リアクトル電流ＩLが０になった時にインバータ回路３０のスイッチング素子３１−１〜３１−６の短絡動作を行うように制御する。そのため、本発明によれば、Ｚソース昇圧回路２０のダイオード２２の逆回復動作を防ぐことができるようになる。
【００６６】
また、パルス幅設定部４９は、設定するパルス持続時間ＰＷを変化させることにより、コンデンサ電圧Ｖcがコンデンサ電圧指令Ｖc*に到達する時間を変えることができる。
【００６７】
上述の実施形態は代表的な例として説明したが、本発明の趣旨及び範囲内で、多くの変更及び置換ができることは当業者に明らかである。したがって、本発明は、上述の実施形態によって制限するものと解するべきではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。例えば、実施形態に記載の複数の構成ブロックを１つに組み合わせたり、あるいは１つの構成ブロックを分割したりすることが可能である。
【産業上の利用可能性】
【００６８】
本発明は、Ｚソース昇圧回路のダイオードにおける逆回復動作を防ぐことができるため、Ｚソース昇圧回路を用いて電力を変換する任意の用途に有用である。
【符号の説明】
【００６９】
１    電力変換装置
１０  直流電源
２０  Ｚソース昇圧回路
２１  スイッチング素子
２２  ダイオード
２３，２４  リアクトル
２５，２６  コンデンサ
３０  インバータ回路
３１−１〜３１−６  スイッチング素子
３２−１〜３２−６  フリーホイールダイオード
４０  制御部
４１  ３相電圧指令演算部
４２  基本ゲート信号生成部
４３  ジャーク制御部
４４  差分電圧演算部
４５  リアクトル電流指令生成部
４６  差分電流演算部
４７  短絡指令生成部
４８  ゲート信号生成部
４９  パルス幅設定部
５０  開始ゲート出力部
５１  ０電流トリガ演算部
５２  単安定マルチバイブレータ
５３  第１の論理和部
５４  比較部
５５  出力保持部
５６  ゲート信号選択部
５７  第２の論理和部
５８  論理反転部
５９  ゲート信号出力部
６０  モータ
６１  電流センサ
６２  電圧センサ
【図１】
2017060365.tif 000012
【図２】
2017060365.tif 000013
【図３】
2017060365.tif 000014
【図４】
2017060365.tif 000015
【図５】
2017060365.tif 000016
【図６】
2017060365.tif 000017
【図７】
2017060365.tif 000018