(57)【要約】【課題】ＳｉＣ基板にＰドナーを注入するとコンタクト抵抗が下げられるが、ｐｎ接合界面でのリーク電流が増大する。【解決手段】ＰドナーとＮドナーを併用し、単位体積に含まれるＰドナー数／ドナー総数の比率を０．０１〜０．１７とする。コンタクト抵抗が下がり、リーク電流の要因となる結晶欠陥の発生を抑制し、リーク電流が低下する。【選択図】  図１
2017188607.tif 000002
【特許請求の範囲】
【請求項１】
ＳｉＣ基板と、そのＳｉＣ基板の表面に形成されている電極を備えており、
前記ＳｉＣ基板の前記電極に接する範囲内にｎ型領域が形成されており、
そのｎ型領域では、ＰドナーとＮドナーが混在しており、単位体積に含まれるＰの原子数を前記単位体積に含まれるドナーの原子総数で除した値が０．０１〜０．１７であることを特徴とする半導体装置。
【請求項２】
ＳｉＣ基板の表面に臨む範囲にｎ型領域とｐ型領域が形成されており、前記ＳｉＣ基板の前記表面に形成されている電極が前記ｎ型領域に導通している半導体装置の製造方法であり、
前記ＳｉＣ基板の前記表面における前記ｎ型領域の形成範囲と前記ｐ型領域の形成範囲の双方にアクセプタを注入する工程と、
前記ｎ型領域の単位体積に含まれるＰの原子数を前記単位体積に含まれるドナーの原子総数で除した値が０．０１〜０．１７となる比率で、前記ＳｉＣ基板の前記表面における前記ｎ型領域の形成範囲にＰドナーとＮドナーを注入する工程を備えている、半導体装置の製造方法。
【請求項３】
ＳｉＣ基板の表面に臨む範囲にｎ型領域とｐ型領域が形成されており、前記ＳｉＣ基板の前記表面に形成されている電極が前記ｎ型領域に導通している半導体装置の製造方法であり、
前記ＳｉＣ基板の前記表面における前記ｐ型領域の形成範囲にアクセプタを注入する工程と、
前記ｎ型領域の単位体積に含まれるＰの原子数を前記単位体積に含まれるドナーの原子総数で除した値が０．０１〜０．１７となる比率で、前記ＳｉＣ基板の前記表面における前記ｎ型領域の形成範囲にＰドナーとＮドナーを注入する工程を備えている、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書では、ＳｉＣ（炭化珪素、シリコンカーバイト）基板を利用する半導体装置を開示する。
【背景技術】
【０００２】
ＳｉＣ基板の表面に臨む範囲にｎ型領域が形成されており、ＳｉＣ基板の表面に形成されている電極とそのｎ型領域が導通している半導体装置が知られている。例えば、ｎチャネルトランジスタは、ｎ型のソース領域（あるいはエミッタ領域）にソース電極（あるいはエミッタ電極）が導通する。ダイオードであれば、ｎ型のカソード領域にカソード電極が導通する。
【０００３】
ＳｉＣ基板内に半導体構造を作り込む際に、ｐ型のＳｉＣ結晶をｎ型に変化させる工程が必要となる場合がある。ｐ型のＳｉＣ結晶をｎ型に変化させる際には、イオン注入工程が必要とされる。
【０００４】
ＳｉＣ結晶をｎ型に変化させるために、Ｎ（窒素）をドナーに用い、イオン化したＮをＳｉＣ基板に注入する技術が知られている。この技術では、ｎ型領域と電極間のコンタクト抵抗を実用的なレベルにまで下げることが難しい。
【０００５】
そこで特許文献１が示すように、Ｐ（リン）をドナーに用い、イオン化したＰをＳｉＣ基板に注入する技術が開発された。この技術によると、ｎ型領域と電極間のコンタクト抵抗を実用的なレベルにまで下げることができる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１５−１０３６３１号公報
【特許文献２】特開２０００−１８８３９９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ＳｉＣ基板にＰイオンを注入するとコンタクト抵抗を下げることができるが、Ｐイオンを注入してｎ型化した領域とｐ型領域の間に形成されるｐｎ接合界面において、大きなリーク電流が発生してしまうという問題が生じる。本明細書では、ＳｉＣ基板にドナーを注入してコンタクト抵抗を下げ、しかもｐｎ接合界面におけるリーク電流を抑制することができる技術を開示する。
【課題を解決するための手段】
【０００８】
本明細書で開示する技術では、ドナーにＰとＮを併用する。Ｐドナーを利用するために、コンタクト抵抗を下げることができる。Ｎドナーを併用するために、結晶欠陥の発生を抑制してｐｎ接合界面おけるリーク電流を抑制することができる。ＰドナーとＮドナーを併用する技術が特許文献２に開示されている。
【０００９】
ＰドナーとＮドナーを併用する技術では、ＰドナーとＮドナーの比率が重要であり、Ｐドナーが過剰であるとリーク電流を抑制することができず、Ｐドナーが過小であるとコンタクト抵抗を必要なレベルに下げることができない。そこで、ＰドナーとＮドナーがＳｉＣ結晶に与える影響を考察した。その結果、原子の半径が重要な影響を与えることが判明した。
【００１０】
ＳｉＣ結晶にドナーを注入すると、Ｃ（炭素）サイトがドナーに置換される。置換されるＣの原子半径は０．７７オングストロームであり、Ｎの原子半径は０．７４オングストロームであり、Ｐの原子半径は１．１０オングストロームである。
【００１１】
Ｎドナーのみを利用する場合、０．７７オングストロームの原子が０．７４オングストロームの原子に置換される。原子半径の差が０．０３オングストロームであり、この程度であれば、原子が置換されてもＳｉＣ結晶に過大なストレスが作用せず、リーク電流を増大させる結晶欠陥が誘発されない。ただし、Ｎドナーのみではコンタクト抵抗が下がらない。
【００１２】
ＮドナーとＰドナーを併用すると、Ｎドナーのみを使用する場合と比較して、コンタクト抵抗を下げられる。しかしながら、ＰとＣの原子半径の差は、ＮとＣの原子半径の差よりも大きい。そのため、Ｎドナーのみを使用する場合に比較して、ＮドナーとＰドナーを併用すると、ＳｉＣ結晶に過大なストレスが作用する可能性がある。ここで、ＮドナーとＰドナーが混在するドナーの平均電子半径とＣの原子半径の差を、ＮドナーとＣの原子半径の差（０．０３オングストローム）以下にすることによって、Ｎドナーのみを使用する場合と比較して、コンタクト抵抗を下げつつ、しかも、ＳｉＣ結晶にかかるストレスを大きくてもＮドナーのみを使用する場合と同等にすることができる。Ｎドナーの原子半径がＣの原子半径より小さく、Ｐドナーの原子半径がＣの原子半径より大きいことから、ＮドナーとＰドナーを併用すると、ＮドナーとＰドナーが混在するドナーの平均原子半径とＣの原子半径の差を、Ｎドナーのみを使用する場合の原子半径の差と同等またはそれ以下にすることが可能となる。
【００１３】
以下では、単位体積のＳｉＣ結晶に含まれるドナーの総数を１とし、そのうちのｘがＰドナーの原子数であり、１−ｘがＮドナーの原子数であるとする。その場合、ドナーの平均原子半径とＣの原子範囲の差が、Ｎドナーのみを使用する場合の原子半径の差と同等またはそれと以下なる条件は、次式となる。
1.10×ｘ ＋ 0.74×(1−ｘ) − 0.77 ＜ 0.03
上記式は、ｘが約０．１７以下の場合に成立する。
すなわち、単位体積のＳｉＣ結晶に含まれるＰドナーの原子数をその単位体積のＳｉＣ結晶に含まれるドナーの原子総数（Ｐドナーの原子数＋Ｎドナーの原子数）で除した値（以下では単に比率という）が０．１７以下であるという条件でＮドナーとＰドナーを併用すると、リーク電流を増大させる結晶欠陥が誘発されないと計算される。その知見に基づいて検証実験したところ、Ｐドナーの比率が０．１７以下であるという条件でＮドナーとＰドナーを併用すると、リーク電流を増大させる結晶欠陥が誘発されないことが実証された。
【００１４】
その一方において、Ｐドナーの比率とコンタクト抵抗の関係を調べたところ、Ｐドナーの比率が０．０１以上あれば、Ｎドナーのみを使用する場合と比較して、コンタクト抵抗を低減できることが判明した。上記を総合した結果、Ｐドナーの比率が０．０１〜０．１７であれば、コンタクト抵抗を下げることができ、リーク電流を抑制できることが判明した。
【００１５】
本明細書で開示する技術によって実現される半導体装置は、ＳｉＣ基板と、そのＳｉＣ基板の表面に形成されている電極を備えており、ＳｉＣ基板内であって前記電極に接する範囲内にｎ型領域が形成されている。そのｎ型領域では、ＰドナーとＮドナーが混在しており、単位体積に含まれるＰの原子数をその単位体積に含まれるドナーの原子総数で除した値が０．０１〜０．１７であることを特徴とする。
この半導体装置は、電極とのコンタクト抵抗が低く、リーク電流が抑制されている。
【００１６】
ｎ型領域の形成範囲は、電極に接する範囲の一部であってもよいし、電極に接する範囲の外側にまで延びていてもよい。また、ＳｉＣ基板の表面に形成されている電極に、ｎ型領域とｐ型領域の双方が接していることがある。例えば、ＳｉＣ基板の表面に形成されているソース電極が、ｎ型のソース領域とｐ型のボディコンタクト領域の双方に接していることがある。
【００１７】
この半導体装置を製造する場合は、ＳｉＣ基板の表面におけるｎ型領域の形成範囲とｐ型領域の形成範囲の双方にアクセプタを注入する工程と、ＳｉＣ基板の表面におけるｎ型領域の形成範囲にＰドナーとＮドナーを注入する工程を備えている製造方法によることができる。ドナー注入工程では、ｎ型領域の単位体積に含まれるＰの原子数をその単位体積に含まれるドナーの原子総数で除した値が０．０１〜０．１７となる比率でＰドナーとＮドナーを注入する。この製造方法では、アクセプタを注入したｐ型領域の一部にドナーを注入してｎ型に変化させる。
【００１８】
これに代えて、アクセプタ注入領域とドナー注入領域を区別し、両者が重複しない関係としてもよい。この場合は、ＳｉＣ基板の表面におけるｐ型領域の形成範囲にアクセプタを注入する工程と、ＳｉＣ基板の表面におけるｎ型領域の形成範囲にＰドナーとＮドナーを注入する工程を実施する。ここでも、ｎ型領域の単位体積に含まれるＰの原子数をその単位体積に含まれるドナーの原子総数で除した値が０．０１〜０．１７となる比率でＰドナーとＮドナーを注入する。
【００１９】
ＰドナーとＮドナーの両者を注入する技術は、アクセプタを注入したｐ型領域に実施することもできれば、アクセプタを注入していない領域に実施することもできる。
【図面の簡単な説明】
【００２０】
【図１】実施例のＦＥＴの断面図。
【図２】比較例のＦＥＴの断面観察図。
【図３】実施例のＦＥＴの断面観察図。
【図４】Ｐドナーの比率とＳｉＣ結晶に作用する応力の関係と、Ｐドナーの比率とコンタクト抵抗の関係を示す図。
【図５】実施例１の製造方法を示す図。
【図６】実施例２の製造方法を示す図。
【発明を実施するための形態】
【００２１】
以下に示す実施例の特徴を列記しておく。
（特徴１）縦型のスイッチング素子であり、表面電極と裏面電極を備えており、表面電極は半導体基板の表面の一部にオーミック接触し、裏面電極は半導体基板の裏面にオーミック接触している。
（特徴２）ｎ型のＳｉＣが結晶成長した基板をドレイン領域に利用する。すなわち、すでに結晶成長したＳｉＣ基板を処理してｎ型にしたのではなく、結晶成長の際にｎ型のＳｉＣ結晶が成長した基板を用い、その裏面にドレイン電極を形成する。ドレイン領域とドレイン電極のコンタクト抵抗は実用的レベルよりも低抵抗である。
（特徴３）ＰドナーとＮドナーの合計濃度が１Ｅ１９／ｃｍ３以上であり、電極とのコンタクト抵抗が低い。
【００２２】
（実施例のＦＥＴ）
図１は、本技術をＦＥＴに適用した実施例１の半導体装置の断面構造を示している。参照番号１２は、ＳｉＣ基板を示している。ＳＩＣ基板１２内には、裏面側から表面に向けて、ｎ型のドレイン領域１、ｎ型のドリフト領域２、ｐ型のボディ領域３、ｎ型のソース領域４、ｐ型のボディコンタクト領域５が形成されている。参照番号６はトレンチを示しており、ソース領域４とボディ領域３を貫通してドリフト領域２に達している。参照番号７は、ゲート絶縁膜を示しており、トレンチ６の側面と底面を覆っている。参照番号８はゲート電極を示しており、トレンチ６内に充填されている。
【００２３】
参照番号１０は、ＳｉＣ基板１２の表面１２ａに形成されている表面電極であり、ソース領域４とボディコンタクト領域５に接している。表面電極１０はソース電極として機能する。表面電極１０は、絶縁膜９によってゲート電極８から絶縁されている。参照番号１１は、ＳｉＣ基板１２の裏面に形成されている裏面電極であり、ドレイン領域１に接している。裏面電極１１はドレイン電極として機能する。
【００２４】
トレンチ６は紙面に垂直方向に長く延びており、所定の間隔で左右方向に繰り返して形成されている。ソース領域４はトレンチ６の側面に対向する位置に形成されており、ボディコンタクト領域５は、一対のソース領域４，４の間で、ＳｉＣ基板１２の表面に露出している。
【００２５】
ＳｉＣ基板の製造時にｎ型のＳｉＣ結晶を成長させる技術が開発されており、その技術によると、ｎ型領域と電極間のコンタクト抵抗を下げることができる。ドレイン領域１はｎ型のＳｉＣ結晶を成長させたＳｉＣ基板で構成されており、ドレイン領域１と裏面電極１１のコンタクト抵抗は低い。
【００２６】
ドリフト領域２は、ドレイン領域１に利用するｎ型のＳｉＣ基板の表面にｎ型のＳｉＣ結晶をエピタキシャル成長させた層で構成されている。ドリフト領域２のｎ型ドナー濃度はドレイン領域１のｎ型ドナー濃度よりも低い。
【００２７】
ボディ領域３よりも表面１２ａ側は、ドリフト領域２の表面にｐ型のＳｉＣ結晶をエピタキシャル成長させた層から形成されている。ボディ領域３のアクセプタ濃度は、ゲート電極８にオン電圧を印加することによってゲート絶縁膜７を介してゲート電極８に対向する範囲のボディ領域３がｎ型に反転する濃度に調整されている。
上記に代えて、ドリフト領域２を形成する際に、ＳｉＣ基板１２の表面１２ａに達するｎ型の層を形成し、その表面からイオン注入してボディ領域３を形成してもよい。
【００２８】
ソース領域４とボディコンタクト領域５は、ＳｉＣ基板１２の表面１２ａからイオン注入して形成されている。その製造方法は後記する。
ソース領域４は、ＳｉＣ基板１２の表面１２ａから、ＰイオンとＮイオンの両者を注入してｎ型化した領域である。ＰイオンとＮイオンの両者を合計した濃度は、１Ｅ１９／ｃｍ３以上である。
【００２９】
ドナーにＮイオンのみを用いると、その濃度を１Ｅ１９／ｃｍ３以上にしても、ソース領域４と表面電極１０のコンタクト抵抗が実用的なレベルまで下がらない。
ドナーにＰイオンのみを用い、その濃度を１Ｅ１９／ｃｍ３以上にすると、ソース領域４と表面電極１０のコンタクト抵抗は実用的なレベルまで下がるものの、ｎ型のソース領域４とｐ型のボディ領域３の間のｐｎ接合界面をリークする電流が増大してしまう。
本実施例では、単位体積のＳｉＣ結晶に含まれるＰドナーの原子数をその単位体積のＳｉＣ結晶に含まれるドナーの原子総数（＝Ｐドナーの原子数＋Ｎドナーの原子数）で除した値（比率）が０．０１〜０．１７（１〜１７％）の範囲内に調整されている。これによって、ソース領域４と表面電極１０のコンタクト抵抗が実用的なレベルまで低下し、ｎ型のソース領域４とｐ型のボディ領域３の間のｐｎ接合界面をリークする電流を十分に低下させることに成功している。
【００３０】
図４の（ａ）は、ＰイオンとＮイオンの両者を合計した濃度が１Ｅ１９／ｃｍ３であるという条件下でＰイオンの比率を変化させた場合に、ＳｉＣ結晶に作用する応力の関係を示している。Ｐイオンの比率が０％の場合（すなわちＮイオンのみを用いる場合）は、大きな原子が小さな原子に置換されるので、結晶内に引張応力が作用する。Ｐイオンの比率が１００％の場合（すなわちＰイオンのみを用いる場合）は、小さな原子が大きな原子に置換されるので、結晶内に圧縮応力が作用する。Ｐイオンの比率を０％から増加させていくと、結晶内の応力は、引張応力が作用する状態から応力が作用しない状態を経て圧縮応力が作用する状態となる。Ｐイオンの比率が０％の場合の応力レベルでは、ｐｎ接合界面のリーク電流の原因となる結晶欠陥がそれほどに発展しないことがわかっている。本実施例では、それと同じレベルの応力レベル（引張と圧縮の相違はあるものの）に留まる比率を用いる。計算と実証によって、Ｐイオンの比率が１７％以下であれば、ｐｎ接合界面のリーク電流の原因となる結晶欠陥はそれほどに発展しないことが確認された。
【００３１】
図２は、Ｐイオンのみを注入してソース領域４を形成した場合に得られる半導体装置の断面を観察した結果を示している。ソース領域４からボディ領域３に達する結晶欠陥１３が多く観察され、リーク電流の原因となることがわかる。
図３は、Ｐイオンの比率が１７％以下の条件でソース領域４を形成した場合に得られる半導体装置の断面を観察した結果を示している。ソース領域４からボディ領域３に達する結晶欠陥１３が消失することがわかる。
【００３２】
図４の（ｃ）は、ＰイオンとＮイオンの両者を合計した濃度が１Ｅ１９／ｃｍ３であるという条件下でＰイオンの比率を変化させた場合の、ソース領域４と表面電極１０のコンタクト抵抗の大きさを示している。Ｐイオンの比率が１％以上であれば、Ｎドナーのみを使用する場合に比して、ソース領域４と表面電極１０のコンタクト抵抗が低下する。
以上のことから、本実施例では、図４（ｂ）に示す様に、Ｐドナーの比率を０．０１〜０．１７（１〜１７％）としている。
【００３３】
本実施例では、４Ｈ―ＳｉＣを用いる。ただし本技術の有用性は４Ｈ―ＳｉＣに限られず、６Ｈ―ＳｉＣや３Ｃ―ＳｉＣにも用いることができる。
【００３４】
（実施例１の製造方法）
図５は、実施例１の製造方法を示している。（１）に示すように、ｎ型のＳｉＣ基板（ドレイン領域１とする）の表面に、ｎ型のドリフト領域２とｐ型のボディ領域３を形成する。この段階では、ボディ領域３の表面３ａが、その後にソース領域４とボディコンタクト領域５とする高さまで延びている。前記したように、ボディ領域３は、ドリフト領域２上にエピタキシャル成長した層であってもよいし、アクセプタを注入して形成した層であってもよい。
【００３５】
図５の（２）はソース領域４の形成工程を示している。ソース領域４に対応する開口を持つマスク１４越しに、ＰイオンとＮイオンを注入してｎ型のソース領域４とする。この際には、Ｐドナーの比率を前記した比率とする。
図５の（３）はボディコンタクト領域５の形成工程を示している。ボディコンタクト領域５に対応する開口を持つマスク１５越しに、アクセプタを注入してｐ型のボディコンタクト領域５とする。アクセプタには、Ａｌ（アルミ）またはＢ（ボロン）等を用いることができる。（３）の工程では、ｐ型のボディ領域３のなかでＳｉＣ基板１２の表面１２ａに露出する範囲のｐ型アクセプタ濃度を高めることによって、ボディコンタクト領域５と表面電極１０がオーミック接触するようにする。
【００３６】
図５の（４）は、トレンチ６に対応する開口を持つマスク１６越しにエッチングしてトレンチ６を形成する工程を示す。その後に、トレンチ６の側面と底面にゲート絶縁膜７を形成し、その内側にゲート電極８を充填し、絶縁膜９を形成し、表面電極１０と裏面電極１１を形成する。それによって、図５の（５）に示す半導体装置が得られる。
【００３７】
（実施例２の製造方法）
実施例１の製造方法では、ｐ型ボディ領域３の一部にＰイオンとＮイオンの両者を注入してｎ型のソース領域４とする。ｐ型のボディ領域３を形成するためにイオン注入工程を実施する場合は、同じ領域にアクセプタ注入工程とドナー注入工程を実施する。この場合繰り返してイオン注入工程を実施することによってソース領域４に無視できない結晶欠陥が発生する恐れがある。実施例２の製造方法はこの問題に対処している。
【００３８】
図６（１）に示す様に、この方法では、ドリフト領域２を形成する際に、表面１２ａに至るｎ型のＳｉＣ結晶を成長させる。その状態で、ソース領域４を被覆するマスク１７越しにアクセプタを注入し、ボディ領域の一部３ａを形成する。ソース領域４を形成する範囲にはアクセプタを注入しない。図６（２）では、ソース領域４に対応する開口を持つマスク１８越しにアクセプタを注入し、ボディ領域の残部３ｂを形成する。この工程では、アクセプタが表面近傍を貫通してそれよりも深部に注入される条件で注入する。（１）と（２）で実施するアクセプタ注入工程によって、領域３ａと領域３ｂはほぼ同じ濃度となり、連続したボディ領域３となる。（３）ではソース領域４に対応する開口を持つマスク１８越しにＰイオンとＮイオンの両者を注入してｎ型のソース領域４を形成する。この際には、Ｐドナーの比率を前記した比率とする。（４）ではボディコンタクト領域５に対応する開口を持つマスク１９越しにアクセプタを注入してボディコンタクト領域５とする。図６の（４）の状態で、図５の（３）の半導体構造が得られる。それ以後は実施例１の製造方法と同じ方法によって、図１に示した半導体装置を製造することができる。図５（５）における参照番号２０は、トレンチ形成用のマスクを示している。
実施例２の製造方法によると、ソース領域４に対しては（１）のアクセプタ注入工程を実施しない。（２）のアクセプタ注入工程では、アクセプタがソース領域４を通過するが、通過するだけであって、ソース領域４にアクセプタが留まらない。通過する場合に生じる損傷は、アクセプタが留まる場合に生じる損傷よりも軽度である。実施例２の製造方法によると、ソース領域４の結晶構造がアクセプタの注入によって損傷する程度を軽微に抑えることができる。
【００３９】
上記実施例では、ソース電極に接するｎ型のソース領域に本技術を適用しているが、本技術の有用性はそれに限られない。ｎ型のドレイン領域、ｎ型のエミッタ領域、ｎ型のコレクタ領域、ｎ型のカソード領域など、電極に接するｎ型領域に広く適用することができる。
【００４０】
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００４１】
１：ドレイン領域（ｎ型のＳｉＣ基板を利用する）
２：ドリフト領域
３：ボディ領域
４：ソース領域
５：ボディコンタクト領域
６：トレンチ
７：ゲート絶縁膜
８：ゲート電極
９：絶縁膜
１０：表面電極
１１：裏面電極
１２：ＳｉＣ基板
１３：結晶欠陥
１４〜２０：マスク
【図１】
2017188607.tif 000003
【図２】
2017188607.tif 000004
【図３】
2017188607.tif 000005
【図４】
2017188607.tif 000006
【図５】
2017188607.tif 000007
【図６】
2017188607.tif 000008