(57)【要約】【課題】  所望の伝達特性を得ることが可能な薄膜トランジスタを提供する。【解決手段】  薄膜トランジスタ１０は、基板１１上に設けられたゲート電極１２と、ゲート電極１２上に設けられた第１ゲート絶縁膜１３と、第１ゲート絶縁膜１３上に設けられ、第１ゲート絶縁膜１３より薄い第２ゲート絶縁膜１４と、第２ゲート絶縁膜１４上に設けられ、酸化物半導体を含む半導体層１５と、半導体層１５上に設けられたソース電極１７及びドレイン電極１８とを含む。第２ゲート絶縁膜１４における水素の含有率は、第１ゲート絶縁膜１３における水素の含有率より低い。【選択図】  図２
2017092299.tif 000002
【特許請求の範囲】
【請求項１】
基板上に設けられたゲート電極と、
前記ゲート電極上に設けられた第１ゲート絶縁膜と、
前記第１ゲート絶縁膜上に設けられ、前記第１ゲート絶縁膜より薄い第２ゲート絶縁膜と、
前記第２ゲート絶縁膜上に設けられ、酸化物半導体を含む半導体層と、
前記半導体層上に設けられたソース電極及びドレイン電極と
を具備し、
前記第２ゲート絶縁膜における水素の含有率は、前記第１ゲート絶縁膜における水素の含有率より低いことを特徴とする薄膜トランジスタ。
【請求項２】
前記第１ゲート絶縁膜及び前記第２ゲート絶縁膜の各々は、シリコン、及び酸素を含むことを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項３】
前記第２ゲート絶縁膜の膜厚は、５０ｎｍ以下であることを特徴とする請求項１又は２に記載の薄膜トランジスタ。
【請求項４】
前記第１ゲート絶縁膜をＳｉＯｍ、前記第２ゲート絶縁膜をＳｉＯｎとすると、
１＜ｍ＜ｎ＜２
の関係を満たすことを特徴とする請求項２に記載の薄膜トランジスタ。
【請求項５】
前記半導体層上に設けられた第１保護膜と、
前記第１保護膜上に設けられ、前記第１保護膜より薄い第２保護膜と
をさらに具備し、
前記第１保護膜における水素の含有率は、前記第２保護膜における水素の含有率より低いことを特徴とする請求項１乃至４のいずれかに記載の薄膜トランジスタ。
【請求項６】
前記第１保護膜及び前記第２保護膜の各々は、シリコン、及び酸素を含むことを特徴とする請求項５に記載の薄膜トランジスタ。
【請求項７】
前記酸化物半導体は、インジウム、ガリウム、及び亜鉛を含むことを特徴とする請求項１乃至６のいずれかに記載の薄膜トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタに係り、例えば液晶表示装置に適用可能な薄膜トランジスタに関する。
【背景技術】
【０００２】
近年、酸化物半導体をチャネル層に用いた薄膜トランジスタ（酸化物ＴＦＴ）の開発が盛んに行われている。中でも、インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含む酸化物半導体材料（ＩＧＺＯ）をチャネル層に用いたＴＦＴは、アクティブマトリクス型液晶ディスプレイに採用された製品化事例もあり、現在最も主流の酸化物半導体材料と言える。
【０００３】
酸化物半導体は還元性の環境に触れると容易に還元され、酸化物半導体素子の特性に影響することが知られている。例えば、酸化物半導体が酸化される傾向の環境では、ＴＦＴの伝達特性が正の方向にシフトし、酸化物半導体が還元される傾向の環境では、ＴＦＴの伝達特性が負の方向にシフトする。
【０００４】
逆スタガ型の酸化物ＴＦＴを例にすると、ゲート絶縁膜上に酸化物半導体を積層するので、この界面の環境が還元傾向か酸化傾向かで、伝達特性（ゲート電圧とドレイン電流との関係）が大きく左右される。
【０００５】
伝達特性は、ゲート電圧が０Ｖの時にドレイン電流が例えば１ｎＡ以下と小さい、いわゆるノーマリーオフと呼ばれる特性に近付くように制御されることが望ましい。先に述べたように、酸化物半導体は還元されやすいため、ノーマリーオン特性に容易に陥りやすい。つまり、酸化物半導体と絶縁膜との界面が酸化傾向になるように形成することが、伝達特性を制御するために重要となる。
【０００６】
従って、酸化物半導体と積層を成す絶縁膜は、酸化物を主成分とする膜であることが好ましいことは容易に想像される。現実には、生産性や加工性を考慮すれば、酸化シリコンを主成分とする（以下ＳｉＯｘ系）膜がより良い選択肢となる。
【０００７】
ＴＦＴのようなジャイアントマイクロエレクトロニクスの分野では、ＳｉＯｘ系の成膜には物理蒸着法（ＰＶＤ：Physical Vapor Deposition）、化学蒸着法（ＣＶＤ：Chemical Vapor Deposition）のどちらも用いられるが、一般にＰＶＤでは緻密な絶縁膜を得るのが難しいことから、ＣＶＤ成膜を用いるのが主流となっている。
【０００８】
ＳｉＯｘ系のＣＶＤ成膜には、例えば、モノシラン、又はＴＥＯＳ（tetraethyl orthosilicate）などの原料ガスと、酸素（Ｏ２）、又は亜酸化窒素（Ｎ２Ｏ）などの酸化剤ガスとが用いられる。
【０００９】
しかし、こうした原料ガスは構成元素に水素を含むため、堆積されるＳｉＯｘ系膜の中にも水素が取り込まれる。これに無策に酸化物半導体を積層すると、ＳｉＯｘ系膜中の水素の存在で還元傾向の界面が形成されてしまう恐れがある。あるいは既に形成済みの酸化物半導体に、これらの原料ガスを用いてＳｉＯｘ系膜を積層する場合は、原料ガスから解離した水素で酸化物半導体が還元されてしまう恐れがある。従って、酸化物半導体と界面を成す絶縁膜は、できる限り含有水素が少ないＳｉＯｘ系膜であることが望ましい。
【００１０】
一般的に、含有水素が少ない膜を堆積させるには、水素を含む原料ガスを減らし、酸化剤ガスを増やす方向のガス流量比にすれば良い。ただし、原料ガスを減らすわけであるから、成膜は遅くなり、生産性が低下するという問題がある。
【００１１】
また、こうした方法でＣＶＤ成膜されたＳｉＯｘ系膜はアモルファスであるため、欠陥が水素で塞がれることによって膜品質が保たれていると考えられる。従って、極端に含有水素が少なくなる成膜条件にすることは、水素で塞がれない欠陥が多く残り、低品質な絶縁膜になる恐れがある。
【００１２】
しかし、こうした低品質な絶縁膜を用いて素子を作製すると、欠陥が多いことが原因で所望の電気特性が得られなかったり、絶縁耐圧に乏しかったり、バリア性が悪いことで信頼性に乏しかったりする。
【００１３】
そこで、ＳｉＯｘ系膜と、既にアモルファスシリコンＴＦＴ液晶ディスプレイなどで採用され、必要十分な品質が実証されているシリコン窒化物を主成分とする（以下ＳｉＮｘ系)膜と、品質が不十分なＳｉＯｘ膜とを組み合わせることで、酸化物半導体に対して還元性の環境は保ちつつ、界面を含めた絶縁膜全体として品質を確保する構成が提案されている。
【００１４】
特許文献１では、ＳｉＮｘ系膜とＳｉＯｘ系膜とを積層する構成が提案されている。ボトムゲート絶縁膜として用いるならば、ゲート電極側にＳｉＮｘ系膜を成膜し、酸化物半導体側にはＳｉＯｘ系膜を成膜することで、酸化物半導体が還元されるのを防止する。
【００１５】
特許文献２では、酸化窒化シリコンを主成分とし、膜厚方向に含有酸素が濃度勾配を持つ絶縁膜が提案されている。ボトムゲート絶縁膜として用いるならば、ゲート電極側からＳｉＮｘ寄りの組成になるガス流量比で成膜を開始し、成膜を継続しながら、徐々にＳｉＯｘ寄りの組成になるガス流量比に変えていくことで、膜厚方向に含有酸素の濃度勾配がついた絶縁膜を作製する。つまり、酸化物半導体側をＳｉＯｘ系膜にすることで、酸化物半導体が還元されるのを防止する。
【００１６】
しかし、これらの方法でＣＶＤ成膜されるＳｉＮｘ系膜もアモルファスであり、欠陥が水素で塞がれることによって膜品質が保たれているのは同様である。また、ＳｉＮｘ系膜は、より還元性の強い雰囲気で成膜されるのが一般的であるため、ＳｉＯｘ系膜よりも多量に水素を含むのが普通である。
【００１７】
従って、これらの構成は、ＳｉＮｘ系膜中に多量に含まれる水素をＳｉＯｘ系膜がバリアする前提である。ＳｉＯｘ系膜のバリア性が充分でないと、水素が透過して酸化物半導体まで到達し、還元されてしまうという問題がある。
【００１８】
実際、特許文献２の図４に例示されている伝達特性は、Ｓスロープが緩慢で好ましいものとは言えない。これは、酸化物半導体と界面を成すＳｉＯｘ系膜が低品質なことが原因と推測される。
【先行技術文献】
【特許文献】
【００１９】
【特許文献１】特許５４０９８１８号公報
【特許文献２】特開２００７−２５０９８２号公報
【発明の概要】
【発明が解決しようとする課題】
【００２０】
本発明は、所望の伝達特性を得ることができるとともに、伝達特性のバラツキを低減することが可能な薄膜トランジスタを提供する。
【課題を解決するための手段】
【００２１】
本発明の一態様に係る薄膜トランジスタは、基板上に設けられたゲート電極と、前記ゲート電極上に設けられた第１ゲート絶縁膜と、前記第１ゲート絶縁膜上に設けられ、前記第１ゲート絶縁膜より薄い第２ゲート絶縁膜と、前記第２ゲート絶縁膜上に設けられ、酸化物半導体を含む半導体層と、前記半導体層上に設けられたソース電極及びドレイン電極とを具備する。前記第２ゲート絶縁膜における水素の含有率は、前記第１ゲート絶縁膜における水素の含有率より低いことを特徴とする。
【発明の効果】
【００２２】
本発明によれば、所望の伝達特性を得ることができるとともに、伝達特性のバラツキを低減することが可能な薄膜トランジスタを提供することができる。
【図面の簡単な説明】
【００２３】
【図１】第１実施形態に係るＴＦＴの平面図。
【図２】図１のＡ−Ａ´線に沿ったＴＦＴの断面図。
【図３】ＴＦＴの他の構成例を示す断面図。
【図４】単結晶シリコン膜の模式図。
【図５】アモルファスシリコン膜の模式図。
【図６】水素リッチなアモルファスシリコン酸化膜の模式図。
【図７】水素プアなアモルファスシリコン酸化膜の模式図。
【図８】第１実施形態に係るＴＦＴの製造工程を説明する断面図。
【図９】第１実施形態に係るＴＦＴの製造工程を説明する断面図。
【図１０】第１実施形態に係るＴＦＴの製造工程を説明する断面図。
【図１１】液晶表示装置の回路図。
【図１２】ＴＦＴの伝達特性を示すグラフ。
【図１３】複数のＴＦＴにおける特性バラツキを説明する図。
【図１４】比較例に係るＴＦＴの断面図。
【図１５】第２実施形態に係るＴＦＴの断面図。
【図１６】第３実施形態に係るＴＦＴの断面図。
【図１７】第３実施形態の変形例に係るＴＦＴの断面図。
【発明を実施するための形態】
【００２４】
以下、実施形態について図面を参照して説明する。ただし、図面は模式的または概念的なものであり、各図面の寸法および比率等は必ずしも現実のものと同一とは限らないことに留意すべきである。また、図面の相互間で同じ部分を表す場合においても、互いの寸法の関係や比率が異なって表される場合もある。特に、以下に示す幾つかの実施形態は、本発明の技術思想を具体化するための装置および方法を例示したものであって、構成部品の形状、構造、配置等によって、本発明の技術思想が特定されるものではない。なお、以下の説明において、同一の機能及び構成を有する要素については同一符号を付し、重複説明は必要な場合にのみ行う。
【００２５】
［第１実施形態］
［１］  薄膜トランジスタの構成
アクティブマトリックス型と称される液晶表示装置においては、各画素に、例えばアモルファスシリコンからなる半導体層を備える薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）が用いられる。具体的には、液晶表示装置は、ＴＦＴ及び画素電極などを備えるＴＦＴ基板と、カラーフィルター及び共通電極などを備えかつＴＦＴ基板に対向配置されるカラーフィルター基板（ＣＦ基板）と、ＴＦＴ基板及びＣＦ基板間に挟持される液晶層とを備える。本実施形態は、液晶表示装置で使用されるＴＦＴ（半導体装置）の構成例に関する。
【００２６】
図１は、第１実施形態に係るＴＦＴ１０の平面図である。図２は、図１のＡ−Ａ´線に沿ったＴＦＴ１０の断面図である。本実施形態では、ボトムゲート型（逆スタガ型）のＴＦＴを例に挙げて説明する。ＴＦＴ１０は、例えばｎチャネル型ＴＦＴである。
【００２７】
基板１１は、例えば透明基板から構成され、例えばガラス基板が用いられる。基板１１上には、ゲート電極１２が設けられる。ゲート電極１２は、液晶表示装置の走査線ＧＬとして機能する。図１の例では、Ｘ方向に延在する走査線ＧＬの一部からＹ方向にゲート電極１２が突き出している。ゲート電極１２としては、低抵抗な導電材料を用いることが望ましく、例えば、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、銅（Ｃｕ）、タングステン（Ｗ）、チタン（Ｔｉ）、及びタンタル（Ｔａ）のいずれか、若しくはこれらの１種類以上を含む合金、又はＩＴＯ（インジウム錫酸化物）を代表とする透明導電材料などが用いられる。加えて、例えばＴｉ／Ａｌ／Ｔｉのように、これらの１種類以上を含む積層にして用いても良い。
【００２８】
基板１１上には、ゲート電極１２を覆うように第１ゲート絶縁膜１３が設けられる。第１ゲート絶縁膜１３上には、第２ゲート絶縁膜１４が設けられる。第２ゲート絶縁膜１４の膜厚は、第１ゲート絶縁膜１３の膜厚より薄い。第１ゲート絶縁膜１３及び第２ゲート絶縁膜１４の詳細については、後述する。
【００２９】
ゲート絶縁膜１４上には、半導体層１５が設けられる。半導体層１５は、画素ごとに設けられ、ゲート絶縁膜１４上に島状に形成される。半導体層１５は、酸化物半導体から構成され、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、及び酸素（Ｏ）を主成分とする元素ＩｎＧａＺｎＯが用いられる。酸化物半導体ＩｎＧａＺｎＯは、ＩＧＺＯとも呼ばれる。また、半導体層１５としては、酸化亜鉛（ＺｎＯ）、酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ）、又はこれらの１種類以上を含んでなる３元から５元系の化合物などを用いても良い。また、半導体層１５としては、例えばアモルファス酸化物半導体、又は結晶性酸化物半導体が用いられる。
【００３０】
半導体層１５のＸ方向中央部には、保護層（エッチングストッパー層）１６が設けられる。保護層１６は、後述するソース電極１７及びドレイン電極１８を加工（エッチング）する際に、半導体層１５を保護する機能を有する。保護層１６のＹ方向の長さは、半導体層１５のＹ方向の長さと同じかそれより長く設定される。保護層１６としては、例えばシリコン酸化物（ＳｉＯｘ）が用いられる。
【００３１】
半導体層１５上には、Ｘ方向両側に互いに離間して配置されたソース電極１７及びドレイン電極１８が設けられる。ソース電極１７は、半導体層１５に接するとともに、保護層１６に部分的に重なるように配置される。同様に、ドレイン電極１８は、半導体層１５に接するとともに、保護層１６に部分的に重なるように配置される。ソース電極１７は、Ｙ方向に延在するソース線ＳＬに電気的に接続される。ソース電極１７及びドレイン電極１８としては、ゲート電極１２の材料として例示した材料のいずれかが用いられる。
【００３２】
このようにして、基板１１上にＴＦＴ１０が構成される。図示は省略するが、ＴＦＴ１０上には、絶縁層が配置され、この絶縁層上には、画素電極が配置される。そして、ＴＦＴ１０のドレイン電極１８は、絶縁層を貫通するコンタクトを介して画素電極に電気的に接続される。
【００３３】
図３は、ＴＦＴ１０の他の構成例を示す断面図である。半導体層１５とソース電極１７との間に、コンタクト層１９が設けられる。コンタクト層１９は、半導体層１５とソース電極１７との間のオーミックコンタクト特性を向上させる機能を有する。同様に、半導体層１５とドレイン電極１８との間に、コンタクト層２０が設けられる。
【００３４】
コンタクト層１９、２０は、例えば、ＩＴＯを代表とする透明導電材料、又は半導体層１５よりもキャリア濃度が高い酸化物半導体などから構成される。コンタクト層１９、２０を設けることで、半導体層１５とソース電極１７との電気的接続、及び半導体層１５とドレイン電極１８との電気的接続を良好にすることができる。
【００３５】
［２］  第１ゲート絶縁膜１３及び第２ゲート絶縁膜１４について
第１ゲート絶縁膜１３は、シリコン酸化物（ＳｉＯｘ）を主成分とし、水素を含む。第２ゲート絶縁膜１４は、シリコン酸化物（ＳｉＯｘ）を主成分とし、水素を含む。
【００３６】
第２ゲート絶縁膜１４における水素の含有率（原子％）は、第１ゲート絶縁膜１３における水素の含有率よりも低い。含有率とは、対象とする物質内の全ての要素の合計原子数に対する特定の要素の原子数の割合である。すなわち、相対的には、第１ゲート絶縁膜１３は、水素リッチな膜であり、第２ゲート絶縁膜１４は、水素プアな膜である。第２ゲート絶縁膜１４の膜厚は、第１ゲート絶縁膜１３の膜厚より薄い。
【００３７】
図４乃至図７を用いて、シリコン酸化膜の構造の一例について説明する。図４は、単結晶シリコン膜の模式図である。図５は、アモルファスシリコン膜の模式図である。アモルファスシリコン膜は、シリコン原子の一部に水素原子が結合している。
【００３８】
図６は、水素リッチなアモルファスシリコン酸化膜の模式図である。図６では、シリコン原子に酸素原子及び水素原子が結合している。図７は、水素プアなアモルファスシリコン酸化膜の模式図である。図７のシリコン酸化膜における水素の含有率は、図６のシリコン酸化膜における水素の含有率より低い。また、シリコンと酸素との含有率の違いを表すために、図６のアモルファスシリコン酸化膜をＳｉＯｍ、図７のアモルファスシリコン酸化膜をＳｉＯｎと表記すると、“１＜ｍ＜ｎ＜２”の関係を有する。“ｍ”、“ｎ”は、正の実数であり、シリコンに対する酸素の組成比を表している。
【００３９】
図６の水素リッチなアモルファスシリコン酸化膜が第１ゲート絶縁膜１３に対応し、図７の水素プアなアモルファスシリコン酸化膜が第２ゲート絶縁膜１４に対応する。すなわち、図６及び図７から理解できるように、第２ゲート絶縁膜１４における水素の含有率は、第１ゲート絶縁膜１３における水素の含有率より低い。また、第１ゲート絶縁膜１３における酸素の含有率は、第２ゲート絶縁膜の酸素の含有率より低い。
【００４０】
［３］  製造方法
次に、上記のように構成されたＴＦＴ１０の製造方法について図面を参照しながら説明する。以下に説明する配線及び電極は、真空蒸着法、又はスパッタリング法等で形成することができるが、これらに限定されず、公知一般の方法を用いることができる。以下に説明する膜（又は層）の加工（パターニング）は、例えばフォトリソグラフィ法を用いてパターン形成部分に保護膜を形成し、エッチングにより不要部分を除去して行うことができるが、これについてもこの方法に限定されず、公知一般のパターニング方法を用いることができる。
【００４１】
図８に示すように、基板１１上に、ゲート電極１２を形成する。基板１１としては、例えば無アルカリガラスが用いられる。ゲート電極１２は、基板１１上に電極材料を成膜した後、この電極材料を所望の形状に加工して形成される。ゲート電極１２としては、例えばモリブデン（Ｍｏ）、又はそれを含む合金が用いられる。
【００４２】
続いて、基板１１上に、ゲート電極１２を覆うようにして、第１ゲート絶縁膜１３を形成する。このとき、第１ゲート絶縁膜１３は、水素の供給源になりにくいように、しかし絶縁膜としての品質を保持する範囲でできるだけ含有水素が少ないことが好ましい。本発明者らは、鋭意実験を重ねた結果、成膜方法にＰＥＣＶＤ（plasma-enhanced chemical vapor deposition）法、原料ガスにモノシラン（ＳｉＨ４）、酸化剤ガスに亜酸化窒素（Ｎ２Ｏ）を用い、できるだけ酸化傾向の雰囲気でＳｉＯｘ系膜を成膜する条件を見出した。この条件で形成された絶縁膜は、主成分であるシリコン、及び酸素以外に、材料ガスの構成元素である水素、及び／又は窒素も取り込んでいる膜であった。この成膜条件で、ゲート絶縁膜１３を３４０秒間成膜した。ゲート絶縁膜１３の膜厚は４００ｎｍ程度である。
【００４３】
続いて、図９に示すように、第１ゲート絶縁膜１３上に、第２ゲート絶縁膜１４を形成する。第２ゲート絶縁膜１４は、チャネル層としての酸化物半導体を還元しないように、できるだけ含有水素が少ないことが好ましい。発明者らは、鋭意実験を重ねた結果、成膜方法にＰＥＣＶＤ法、原料ガスにモノシラン（ＳｉＨ４）、酸化剤ガスに亜酸化窒素（Ｎ２Ｏ）を用い、先の第１ゲート絶縁膜１３に用いた成膜条件よりモノシランの流量比を低くし、更に酸化性の強い雰囲気でＳｉＯｘ系膜を成膜する条件を見出した。この条件で形成された絶縁膜は、主成分であるシリコン、及び酸素以外に、材料ガスの構成元素である水素、及び／又は窒素も取り込んでいる膜であった。この成膜条件で、第２ゲート絶縁膜１４を３０秒間成膜した。
【００４４】
第２ゲート絶縁膜１４の膜厚は、５０ｎｍ以下（１０〜５０ｎｍ程度）の膜厚であり、より好ましくは、４０ｎｍ以下（２０〜４０ｎｍ程度）である。なお、本明細書では、「〜」なる表記は、前後の値を含むものとする。なお、第２ゲート絶縁膜１４の膜厚が第１ゲート絶縁膜１３に比べて十分薄いため、膜厚をより正確に計測することが難しい場合があるが、第２ゲート絶縁膜１４の膜厚は、第１ゲート絶縁膜１３に対する第２ゲート絶縁膜１４の原料ガス流量比が約１／４、成膜時間の比が３０／３４０として計算、誤差を考慮して見積もることもできる。
【００４５】
続いて、図１０に示すように、例えばスパッタリング法を用いて、第２ゲート絶縁膜１４上に、半導体層１５を形成する。半導体層１５は、第２ゲート絶縁膜１４上に、島状に形成される。半導体層１５の平面形状は、例えば四角形である。半導体層１５としては、例えばＩｎＧａＺｎＯが用いられる。
【００４６】
続いて、例えばＣＶＤ法を用いて、半導体層１５上に、保護層１６を形成する。保護層１６は、半導体層１５の中央部に形成され、また、保護層１６のＹ方向の長さは、半導体層１５のＹ方向の長さと同じかそれより長く設定される。保護層１６としては、例えばシリコン酸化物（ＳｉＯｘ）が用いられる。
【００４７】
続いて、図２に示すように、半導体層１５及び第２ゲート絶縁膜１４上に、ソース電極１７、及びドレイン電極１８を形成する。ソース電極１７、及びドレイン電極１８は、保護層１６に部分的に重なるように形成される。ソース電極１７、及びドレイン電極１８の形成方法としては、例えばスパッタリング法を用いて導電層を堆積し、この導電層をフォトリソグラフィ法及び例えばウェットエッチング法を用いて加工する。この加工工程において、保護層１６は、エッチングストッパーとして用いられる。ソース電極１７、及びドレイン電極１８としては、例えばモリブデン（Ｍｏ）、又はそれを含む合金が用いられる。
【００４８】
以上のようにして、基板１１上にＴＦＴ１０が形成される。その後は、公知の製造方法を用いて、層間絶縁膜の成膜工程、ビアホールの形成工程、画素電極の形成工程を経て、目的のアクティブマトリクス型液晶表示装置が形成される。
【００４９】
なお、図３のＴＦＴを作製する場合は、保護層１６を形成した後に、コンタクト層１９、２０を形成する。コンタクト層１９、２０は、例えばスパッタリング法を用いて成膜される。
【００５０】
［４］  液晶表示装置の構成例
次に、前述したＴＦＴ１０を備えた液晶表示装置の構成例について説明する。図１１は、液晶表示装置５０の回路図である。
【００５１】
液晶表示装置５０は、複数の画素５１がマトリクス状に配列された画素アレイを備える。図１１では、４つの画素５１を抽出して示している。
【００５２】
画素５１は、ＴＦＴ１０、液晶容量（液晶素子）Ｃｌｃ、及び蓄積容量Ｃｓを備える。ＴＦＴ１０は、例えばｎチャネルＴＦＴであり、図２又は図３の構成を有する。
【００５３】
ＴＦＴ１０のソースは、信号線ＳＬに電気的に接続される。ＴＦＴ１０のゲートは、走査線ＧＬに電気的に接続される。ＴＦＴ１０のドレインは、液晶容量Ｃｌｃに電気的に接続される。液晶素子としての液晶容量Ｃｌｃは、画素電極と、共通電極と、これらに挟まれた液晶層とにより構成される。
【００５４】
蓄積容量Ｃｓは、液晶容量Ｃｌｃに並列接続される。蓄積容量Ｃｓは、画素電極に生じる電位変動を抑制すると共に、画素電極に印加された駆動電圧を次の信号に対応する駆動電圧が印加されるまでの間保持する機能を有する。蓄積容量Ｃｓは、画素電極と、蓄積電極と、これらに挟まれた絶縁層とにより構成される。共通電極及び蓄積電極には、共通電圧Ｖｃｏｍが印加される。
【００５５】
さらに、液晶表示装置５０は、走査ドライバ５２、信号ドライバ５３、及び共通電圧供給回路５４などを備える。
【００５６】
走査ドライバ５２は、複数の走査線ＧＬに接続される。走査ドライバ５２は、制御回路（図示せず）から送られる垂直制御信号に基づいて、画素５１に含まれるＴＦＴ１０をオン／オフするための走査信号を画素アレイに送る。
【００５７】
信号ドライバ５３は、複数の信号線ＳＬに接続される。信号ドライバ５３は、制御回路から水平制御信号、及び画像データを受ける。信号ドライバ５３は、水平制御信号に基づいて、画像データに対応する階調信号（駆動電圧）を画素アレイに送る。
【００５８】
共通電圧供給回路５４は、共通電圧Ｖｃｏｍを生成してこれを画素アレイに供給する。例えば、液晶表示装置５０では、液晶層を挟む画素電極及び共通電極間の電界の極性を所定周期で反転させる反転駆動（交流駆動）が行われる。この場合、共通電圧Ｖｃｏｍと駆動電圧との極性は、所定期間ごとに反転される。
【００５９】
［５］  ＴＦＴの特性について
図１２は、本実施形態に係るＴＦＴ１０の伝達特性を示すグラフである。図１２の横軸がＴＦＴ１０のゲート電極に印加するゲート電圧Ｖｇ（Ｖ）、図１２の縦軸（対数目盛）がＴＦＴ１０のドレイン電流Ｉｄ（Ａ）を表している。図１２の“Ｅ”は、１０のべき乗を表している。図１２の実線で示すグラフが本実施形態に係るＴＦＴ１０の伝達特性である。
【００６０】
例えば、ドレイン電流Ｉｄが１ｎＡ流れるときのゲート電圧Ｖｇを、ＴＦＴ１０の閾値電圧Ｖｔｈとする。すなわち、ドレイン電流Ｉｄが１ｎＡ未満になるようなゲート電圧ＶｇをＴＦＴ１０のゲートに印加した場合、ＴＦＴ１０はオフ状態となる。図１２から、本実施形態に係るＴＦＴ１０は、ノーマリーオフの伝達特性を有することが理解できる。
【００６１】
図１３は、本実施形態に係る複数のＴＦＴ１０における特性バラツキを説明する図である。図１３の横軸がＴＦＴ１０の閾値電圧Ｖｔｈ（Ｖ）、図１３の縦軸（対数目盛）がＴＦＴ１０のドレイン電流Ｉｄ（Ａ）を表している。
【００６２】
図１３では、複数の画素を有する液晶表示装置を作製し、画素アレイのうち縦横が概略“３０ｃｍ×３０ｃｍ”の範囲に含まれる５個のＴＦＴについて伝達特性を測定した。図１３に示す白丸が本実施形態に係るＴＦＴ１０の測定結果である。
【００６３】
測定した５個のＴＦＴ１０における閾値電圧Ｖｔｈの平均は、概略０．６Ｖである。すなわち、測定した５個のＴＦＴ１０は、ノーマリーオフ特性を有している。
【００６４】
最大の閾値電圧Ｖｔｈと最少の閾値電圧Ｖｔｈとの差をΔＶｔｈとし、このΔＶｔｈを伝達特性のバラツキの指標とした。本実施形態のＴＦＴ１０では、ΔＶｔｈが概略０．２Ｖである。よって、本実施形態のＴＦＴ１０は、伝達特性のバラツキが小さいことが理解できる。
【００６５】
［６］  比較例
図１４は、比較例に係るＴＦＴの断面図である。比較例に係るＴＦＴは、単層の厚いゲート絶縁膜２１を備える。すなわち、比較例は、ゲート絶縁膜が材料の異なる２層の膜で構成されていない。ゲート絶縁膜２１は、ＳｉＯｘから構成される。
【００６６】
比較例においても、複数の画素を有する液晶表示装置を作製し、画素アレイのうち縦横が概略“３０ｃｍ×３０ｃｍ”の範囲に含まれる５個のＴＦＴについて伝達特性を測定した。
【００６７】
図１２には、比較例に係るＴＦＴの伝達特性（破線で示す）についても載せている。比較例に係るＴＦＴの伝達特性は、本実施形態に係るＴＦＴ１０の伝達特性に比べて、全体的に左側（ゲート電圧が負側）に平行移動している。比較例に係るＴＦＴは、ノーマリーオンの伝達特性を有する。
【００６８】
図１３には、比較例に係るＴＦＴの測定結果（黒丸で示す）についても載せている。測定した５個のＴＦＴにおける閾値電圧Ｖｔｈの平均は、概略−１．８Ｖである。すなわち、比較例に係るＴＦＴは、ノーマリーオン特性を有している。また、比較例に係るＴＦＴでは、ΔＶｔｈが概略３．２Ｖである。よって、比較例に係るＴＦＴは、伝達特性のバラツキが大きいことが理解できる。
【００６９】
以上より、本実施形態において、絶縁特性に優れた厚い第１ゲート絶縁膜１３と、半導体層１５の還元を抑制する薄い第２ゲート絶縁膜１４とを備えることで、閾値電圧Ｖｔｈを正の方向にシフトさせる効果があり、また、ノーマリーオン特性からノーマリーオフ特性に改善することができる。さらに、本実施形態では、ΔＶｔｈを小さくする効果があり、伝達特性の面内バラツキを、比較例と比べて１／１５以下に改善することができる。
【００７０】
［７］  第１実施形態の効果
以上詳述したように第１実施形態では、ボトムゲート型（逆スタガ型）のＴＦＴ１０において、ゲート絶縁膜を２層（厚い第１ゲート絶縁膜１３、及び薄い第２ゲート絶縁膜１４）で構成する。第１ゲート絶縁膜１３は、シリコン酸化物（ＳｉＯｘ）を主成分とし、水素を含む。半導体層１５に接する第２ゲート絶縁膜１４は、シリコン酸化物（ＳｉＯｘ）を主成分とし、水素を含む。そして、第２ゲート絶縁膜１４における水素の含有率（原子％）は、第１ゲート絶縁膜１３における水素の含有率よりも低く設定される。すなわち、第２ゲート絶縁膜１４をＳｉＯｎ（ｎは正の実数）、第１ゲート絶縁膜１３をＳｉＯｍ（ｍは正の実数）と表記すると、“１＜ｍ＜ｎ＜２”の関係を有する。
【００７１】
従って第１実施形態によれば、半導体層１５が還元するのを抑制することができる。これにより、所望の伝達特性、例えばノーマリーオフ特性を有するＴＦＴ１０を実現できる。
【００７２】
また、第１ゲート絶縁膜１３は、水素プアな絶縁膜から構成される。これにより、ゲート絶縁膜全体としての絶縁特性が劣化するのを抑制することができる。この結果、所望の絶縁特性を有するＴＦＴ１０を実現できる。
【００７３】
また、本実施形態のゲート絶縁膜（第１ゲート絶縁膜１３、及び第２ゲート絶縁膜１４）を用いることで、所望の伝達特性を得ることができるとともに、伝達特性のバラツキを低減することが可能なＴＦＴ１０を実現できる。
【００７４】
また、薄いゲート絶縁膜（第２ゲート絶縁膜１４）は、厚いゲート絶縁膜（第１ゲート絶縁膜）を酸化処理などで改質して酸素の含有率を高めるものではなく、ＣＶＤ法やＰＶＤ法などを用い、厚いゲート絶縁膜とは異なる成膜条件で堆積させるようにしている。これにより、製造コストが増加するのを抑制することできる。
【００７５】
［第２実施形態］
第２実施形態は、半導体層１５に接する保護層１６の一部として水素の含有率が低い膜を用いることで、半導体層１５の還元作用をより低減するようにしている。
【００７６】
図１５は、第２実施形態に係るＴＦＴ１０の断面図である。半導体層１５上には、保護層１６が設けられる。保護層１６は、半導体層１５に接する第１保護膜１６Ａと、第１保護膜１６Ａ上に設けられた第２保護膜１６Ｂとを備える。第１保護膜１６Ａの膜厚は、第２保護膜１６Ｂの膜厚より薄い。
【００７７】
第１保護膜１６Ａは、前述した第２ゲート絶縁膜１４と同じ材料で構成される。第２保護膜１６Ｂは、前述した第１ゲート絶縁膜１３と同じ材料で構成される。すなわち、第１保護膜１６Ａが水素プアな絶縁膜であり、第２保護膜１６Ｂが水素リッチな絶縁膜である。第１保護膜１６ＡをＳｉＯｎ´（ｎ´は正の実数）、第２保護膜１６ＢをＳｉＯｍ´（ｍ´は正の実数）と表記すると、“１＜ｍ´＜ｎ´＜２”の関係を有する。この関係を満たすならば、必ずしもｍ´＝ｍ、及びｎ´＝ｎは満たさなくとも良い。第１保護膜１６Ａは、第２ゲート絶縁膜１４と同じ製造工程で形成することが可能であり、第２保護膜１６Ｂは、第１ゲート絶縁膜１３と同じ製造工程で形成することが可能である。
【００７８】
以上のように構成されたＴＦＴ１０では、半導体層１５の上面からの還元を低減することができる。これにより、第２ゲート絶縁膜１４及び第１保護膜１６Ａを用いて半導体層１５の還元作用を制御できる。これにより、所望の伝達特性を有するＴＦＴ１０を実現できる。
【００７９】
また、所望の絶縁特性を有する第２保護膜１６Ｂを備えているため、エッチング時に半導体層１５を十分に保護することが可能である。
【００８０】
［第３実施形態］
第３実施形態は、半導体層１５の上面に接する絶縁膜として、水素の含有率が低い膜を用いることで、半導体層１５の還元作用をより低減するようにしている。
【００８１】
図１６は、第３実施形態に係るＴＦＴ１０の断面図である。半導体層１５上には、第１実施形態で示した保護層１６が設けられていない。半導体層１５上には、互いに離間して配置されたソース電極１７及びドレイン電極１８が設けられる。すなわち、ソース電極１７及びドレイン電極１８は、領域３０を空けて配置される。
【００８２】
ソース電極１７、ドレイン電極１８、及び領域３０に対応する半導体層１５上には、第１絶縁膜３１が設けられる。すなわち、半導体層１５の一部は、第１絶縁膜３１と接している。第１絶縁膜３１は、第２ゲート絶縁膜１４と同じ材料で構成される。また、第１絶縁膜３１は、第２ゲート絶縁膜１４と同じ製造工程で形成することが可能である。
【００８３】
第１絶縁膜３１上には、第２絶縁膜３２が設けられる。第２絶縁膜３２は、第１ゲート絶縁膜１３と同じ材料で構成される。また、第２絶縁膜３２は、第１ゲート絶縁膜１３と同じ製造工程で形成することが可能である。すなわち、第１絶縁膜３１が水素プアな絶縁膜であり、第２絶縁膜３２が水素リッチな絶縁膜である。第１絶縁膜３１をＳｉＯｎ´（ｎ´は正の実数）、第２絶縁膜３２をＳｉＯｍ´（ｍ´は正の実数）と表記するならば、“１＜ｍ´＜ｎ´＜２”の関係を有する。この関係を満たすならば、必ずしもｍ´＝ｍ、及びｎ´＝ｎは満たさなくとも良い。第１絶縁膜３１の膜厚は、第２絶縁膜３２の膜厚より薄い。例えば、第１絶縁膜３１及び第２絶縁膜３２は、ＴＦＴ１０を覆う層間絶縁層として用いられる。
【００８４】
以上のように構成されたＴＦＴ１０では、半導体層１５の上面からの還元を低減することができる。これにより、第２実施形態と同様の効果を得ることができる。
【００８５】
図１７は、変形例に係るＴＦＴ１０の断面図である。図１７に示したＴＦＴ１０は、図３と同様に、コンタクト層１９、２０を備える。このように、図３のＴＦＴ１０に第３実施形態を適用した場合でも、上記と同様の効果が得られる。なお、図３の構成例を第２実施形態に適用可能であることは勿論である。
【００８６】
また、本明細書において、板やフィルムは、その部材を例示した表現であり、その構成に限定されるものではない。板やフィルムは、明細書で記載した機能を有する層やその他の部材であっても良い。
【００８７】
なお、上記実施形態では、ボトムゲート型（逆スタガ型）のＴＦＴを例に挙げて説明したが、トップゲート型（順スタガ型）のＴＦＴに適用することも可能である。
【００８８】
また、上記実施形態に係る半導体装置（ＴＦＴ１０）は、さまざまな電子機器に適用することができる。例えば、モバイル機器（携帯電話、携帯情報端末、スマートフォン、及びタブレット端末など）、ゲーム機器、ノートＰＣ（パーソナルコンピュータ）、テレビ、デジタルビデオカメラ、デジタルスチルカメラ、及びスキャナなどに適用できる。
【００８９】
本発明は、上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲内で、構成要素を変形して具体化することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、１つの実施形態に開示される複数の構成要素の適宜な組み合わせ、若しくは異なる実施形態に開示される構成要素の適宜な組み合わせにより種々の発明を構成することができる。例えば、実施形態に開示される全構成要素から幾つかの構成要素が削除されても、発明が解決しようとする課題が解決でき、発明の効果が得られる場合には、これらの構成要素が削除された実施形態が発明として抽出されうる。
【符号の説明】
【００９０】
１０…ＴＦＴ、１１…基板、１２…ゲート電極、１３，１４…ゲート絶縁膜、１５…半導体層、１６…保護層、１６Ａ，１６Ｂ…保護膜、１７…ソース電極、１８…ドレイン電極、１９，２０…コンタクト層、２１…ゲート絶縁膜、３１，３２…絶縁膜、５０…液晶表示装置、５１…画素、５２…走査ドライバ、５３…信号ドライバ、５４…共通電圧供給回路
【図１】
2017092299.tif 000003
【図２】
2017092299.tif 000004
【図３】
2017092299.tif 000005
【図４】
2017092299.tif 000006
【図５】
2017092299.tif 000007
【図６】
2017092299.tif 000008
【図７】
2017092299.tif 000009
【図８】
2017092299.tif 000010
【図９】
2017092299.tif 000011
【図１０】
2017092299.tif 000012
【図１１】
2017092299.tif 000013
【図１２】
2017092299.tif 000014
【図１３】
2017092299.tif 000015
【図１４】
2017092299.tif 000016
【図１５】
2017092299.tif 000017
【図１６】
2017092299.tif 000018
【図１７】
2017092299.tif 000019