(57)【要約】【課題】チップ電子部品の実装不良が従来に比べて低減可能な半導体装置を提供する。【解決手段】電極４を有するチップ電子部品３と、各電極を載置した状態で接合する各電極パッド１０１を有する基板１０７とを有する半導体装置であって、それぞれの電極パッドは、チップ電子部品における各電極の直下の一部に位置する切欠１０８を有する。【選択図】図１Ａ
2017092270.tif 000002
【特許請求の範囲】
【請求項１】
方形形状でありその両端に電極を有するチップ電子部品と、それぞれの上記電極を載置した状態で接合する各電極パッドを有する基板と、を備えた半導体装置であって、
それぞれの上記電極パッドは、それぞれの上記電極の直下の一部に位置する切欠を有する、
ことを特徴とする半導体装置。
【請求項２】
上記チップ電子部品におけるそれぞれの上記電極は、円筒形状を有する、請求項１に記載の半導体装置。
【請求項３】
上記チップ電子部品の軸方向に平面視にて直交する方向を幅方向と規定し、上記切欠における上記幅方向における大きさは、上記チップ電子部品の中央部から上記電極に向かい小さくなる、請求項１又は２に記載の半導体装置。
【請求項４】
それぞれの上記電極とそれぞれの上記電極パッドとを接合する銀ペーストをさらに備える、請求項１から３のいずれか１項に記載の半導体装置。
【請求項５】
上記チップ電子部品及び上記電極パッドを封止する封止材をさらに備える、請求項１から４のいずれか１項に記載の半導体装置。
【請求項６】
上記封止材は、シリコーン樹脂又はエポキシ樹脂である、請求項５に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表面実装技術を用いる半導体装置に関する。
【背景技術】
【０００２】
エレベーターあるいはＦＡ機器を駆動するモータ制御用の産業用パワーモジュールでは、当該パワーモジュールの駆動時にはモジュール温度が上昇する。このモジュール温度をモニタする方法として、パワーモジュール内にチップサーミスタを表面実装して、当該チップサーミスタの抵抗値をモニタする方法が用いられている。
【０００３】
このようなチップサーミスタの実装には、一般的に、はんだ付けが用いられている。はんだ付けの方法が適切でないと、はんだボールあるいははんだブリッジが発生し、電極間がショートし、チップサーミスタが正常に動作しない可能性がある。特に、はんだブリッジは、外観からでは不具合を発見することが困難であり、はんだ付け後にＸ線検査を実施している場合もある。また、一般的なチップ部品の場合には、プリント配線板の電極パッド間に別のパッドを配置し、余分なはんだを捕集することで電極間のショートを抑制している（例えば特許文献１）。
【０００４】
さらにまた、電極パッド間のパターンにソルダレジストを塗布することにより、はんだボールを食い止める壁を作り、電極間のショートを抑制している（例えば特許文献２、３）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平１−２６８０８７号公報
【特許文献２】特開２００４−２０７２８７号公報
【特許文献３】特開２０１１−１６５６９５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上述のように、はんだボールあるいははんだブリッジに起因する課題に対して種々の工夫がなされているが、例えば上記特許文献３に開示の方法では、塗布されるソルダレジストは、一般的に電極パッド表面から２０〜３０μｍ程度厚くなってしまう。したがって、円筒形の電極部品とソルダレジストとが干渉する可能性が高くなり、いわゆる部品立ちによりオープン不良が発生するという、新たな課題を生じさせてしまう。
また、電極パッド間隔を広げただけでは、部品の位置ずれという別の種類の不良が発生してしまう。
【０００７】
本発明は上述したような課題を解決するためになされたものであり、両端に電極を有するチップ電子部品を実装した半導体装置であって、電極間のショート、オープン不良、及び位置ずれの実装不良が従来に比べて低減可能な半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、本発明は以下のように構成する。
即ち、本発明の一態様における半導体装置は、方形形状でありその両端に電極を有するチップ電子部品と、それぞれの上記電極を載置した状態で接合する各電極パッドを有する基板と、を備えた半導体装置であって、それぞれの上記電極パッドは、それぞれの上記電極の直下の一部に位置する切欠を有することを特徴とする。
【発明の効果】
【０００９】
本発明の一態様における半導体装置によれば、チップ電子部品の電極を接合する電極パッドには電極の直下に切欠を設けたことにより、電極と電極パッドとを接合する接合材を部分的に収容することができる。その結果、接合材による電極パッド間でのショートが発生することを防止できる。またチップ電子部品の電極が切欠に保持されることで、電子部品の位置ずれを防止することもできる。さらにまた、電極パッド部分にソルダレジストを塗布する必要も無くなることから、部品立ちによるオープン不良の発生も防止することができる。
また、ソルダレジストが不要になることで、低コストの半導体装置を提供することができ、さらにまたソルダレジスト不要により耐熱性能の高い封止材を基板表面に使用することができることから、封止樹脂との密着性を改善することができる。
【図面の簡単な説明】
【００１０】
【図１Ａ】本発明の実施の形態１における半導体装置に備わる基板の平面図である。
【図１Ｂ】図１ＡのＣ−Ｃ部における基板の断面図である。
【図２Ａ】図１Ａに示す電極パッドにソルダペーストを塗布した基板を示す平面図である。
【図２Ｂ】図２Ａに示すＤ−Ｄ部における基板の断面図である。
【図３Ａ】図２Ａに示す基板にチップサーミスタを載置した状態において、図２Ａに示すＥ−Ｅ部における断面を示す図であり、チップサーミスタからソルダペーストへ作用する力の概略を示した模式図である。
【図３Ｂ】図３Ａに示す状態における平面図であり、チップサーミスタからソルダペーストへ作用する力の概略を示した模式図である。
【図４】図３Ａ及び図３Ｂに示す状態においてソルダペーストを溶融させてチップサーミスタの電極と電極パッドとを接合した状態を示す図である。
【図５】本発明の実施の形態２における半導体装置に備わる基板の平面図で、電極パッドにプリフォームソルダを配置した状態の模式図である。
【図６Ａ】図５に示す基板にチップサーミスタを載置した平面図である。
【図６Ｂ】図６Ａに示すＧ−Ｇ部における断面図である。
【図６Ｃ】図６Ａ及び図６Ｂに示す半導体装置においてプリフォームソルダを溶融させてチップサーミスタの電極と電極パッドとを接合した状態を示す図である。
【図７】本発明の実施の形態３における半導体装置を示す断面図である。
【図８】本発明の実施の形態１〜３における半導体装置に備わる基板の寸法例を説明するための模式図である。
【図９】本発明の実施の形態１〜３における半導体装置に備わるチップサーミスタの寸法例を説明するための模式図である。
【図１０】従来の半導体装置に備わる基板を示す図であり、（ａ）はその平面図、（ｂ）は（ａ）に示すＡ−Ａ部における断面図である。
【図１１】一般的なチップサーミスタを示す模式図である。
【図１２】図１０に示す基板にソルダペーストを塗布した状態を示す基板の平面図である。
【図１３】図１２に示す基板にチップサーミスタを搭載した状態を示す模式図であり、（ａ）はその平面図、（ｂ）は（ａ）に示すＢ−Ｂ部における断面図である。
【図１４】図１３に示す従来の半導体装置においてリフロー後のサーミスタ搭載基板を示す模式図である。
【図１５】従来の半導体装置においてチップサーミスタの電極に押し出されたソルダペーストの一部が基材上へはみ出した状態を示す模式図である。
【図１６】従来の半導体装置においてはんだボールが発生したチップサーミスタ搭載基板を示す模式図である。
【図１７】従来の半導体装置においてはんだブリッジが発生したチップサーミスタ搭載基板を示す模式図である。
【発明を実施するための形態】
【００１１】
本発明の実施形態である半導体装置について、図を参照しながら以下に説明する。尚、各図において、同一又は同様の構成部分については同じ符号を付している。また、以下の説明が不必要に冗長になるのを避け当業者の理解を容易にするため、既によく知られた事項の詳細説明及び実質的に同一の構成に対する重複説明を省略する場合がある。また、以下の説明及び添付図面の内容は、特許請求の範囲に記載の主題を限定することを意図するものではない。
【００１２】
また以下の各実施形態では、当該半導体装置に備わる電子部品としてチップサーミスタを例に採る。しかしながら本願発明において電子部品とは、チップサーミスタに限定するものではなく、一般的に、方形形状、例えば細長い形状であり、その両端にそれぞれ電極を有するチップ電子部品が相当する。
【００１３】
実施形態について説明する前に、まず、チップサーミスタを搭載した半導体装置の製造方法について、ソルダペーストを用いた一般的なリフロー工法を例に採り、図１０から図１７を参照して以下に説明する。
図１０に示すように、半導体装置内部には、電極パッド１と、電極パッド１を保持する基材２とを張り合わせた基板７が設けられ、電極パッド１には、図１１に示すようなチップサーミスタ３が、以下に説明するように、載置、固定されることになる。ここで図１０の（ａ）は基板７の平面図を示し、（ｂ）はＡ−Ａ部における断面図を示している。またチップサーミスタ３は、ボディ５の両端にそれぞれ電極４を有する。尚、チップサーミスタ３の長手方向を軸方向３ａとし、軸方向３ａに平面視にて直交する方向を幅方向３ｂとする。
よって、基材２上において各電極パッド１は、チップサーミスタ３の各電極４に対応するように隙間を介して互いに対向して配置されている。各電極パッド１には、例えばスクリーン印刷機などを用いて、図１２に示すようにソルダペースト６が塗布される。したがって、図１３に示すように、それぞれの電極パッド１における各ソルダペースト６に対応して、表面実装機などを用いてチップサーミスタ３が、つまりチップサーミスタ３の各電極４が載置される。尚、図１３の（ａ）は基板７の平面図を示し、（ｂ）はＢ−Ｂ部における断面図を示している。
【００１４】
チップサーミスタ３を載置した基板７は、その後、リフロー炉などの加熱装置を用いて加熱され、図１４に示すように、各ソルダペースト６が溶融してはんだフィレット６−１を形成し、チップサーミスタ３の各電極４と各電極パッド１とが接合される。よって電極パッド１は、チップサーミスタ３の電気信号を伝達する役割を果たす。
【００１５】
上述したような、従来の電極パッド１の場合、リフロー加熱により溶融したソルダペースト６の一部は、図１５に示すように、基材２上における各電極パッド１間の隙間へはみ出し、図１６に示すようなはんだボール６−２、さらには図１７に示すような、はんだブリッジ６−３を形成する場合が発生する。はんだブリッジ６−３等の生成は、電極パッド１間のショートを生じさせ、またオープン不良及び位置ずれの実装不良の起因になる。
このような不具合の発生を防止、低減するための工夫について、以下の各実施の形態で説明する。
【００１６】
実施の形態１．
本実施の形態を含めて以下に説明する各実施の形態における半導体装置は、図１Ａ及び図１Ｂに示すような基板１０７と、チップ電子部品の一例に相当するチップサーミスタ３とを備える。図１Ａは、基板１０７の平面図を示し、図１Ｂは、図１ＡのＣ−Ｃ部における断面図を示している。
この基板１０７は、基材１０２と、基材１０２に保持されかつ貼り合わされた電極パッド１０１とを有する。この基板１０７には、上述の基板７の場合と同様にチップサーミスタ３が載置され、リフロー加熱によりチップサーミスタ３の各電極４が各電極パッド１０１と接合される。よって基材１０２上における各電極パッド１０１は、チップサーミスタ３の各電極４に対応するように隙間１０７ａを介して互いに対向して配置されている。
【００１７】
ここで電極パッド１０１としては、銅、アルミニウム、Ｎｉ／Ａｕフラッシュめっき銅、Ｎｉめっき銅、Ｎｉめっきアルミ、Ｓｕめっき銅を用いることができる。
また基材１０２としては、紙フェノール、紙エポキシ、ガラスエポキシ、テフロン（登録商標）、ポリイミド、セラミック（ＡｌＮ、Ａｌ２Ｏ３、Ｓｉ３Ｎ４）を用いることができる。また、チップサーミスタ３としては、メルフ型、ガラス封止型など円筒形状のものが望ましい。
【００１８】
各電極パッド１０１は、本実施の形態の半導体装置において特徴的構成部分の一つに相当する切欠１０８を有する。この切欠１０８は、各電極パッド１０１におけるそれぞれの対向面１０１ａから軸方向３ａに沿って電極パッド１０１の一部を除去した部分に相当し、電極パッド１０１に載置されるチップサーミスタ３の各電極４に対応して各電極４の直下に位置する。本実施の形態では、このような切欠１０８における幅方向３ｂにおける寸法（切欠の断面積と言い換えることもできる）は、対向面１０１ａで最も大きく、チップサーミスタ３の中央部から電極４に向かい、つまり軸方向３ａに沿って対向面１０１ａから離れるに従い連続的に小さくなり、最終的にはゼロになる。本実施の形態において切欠１０８は、図示するように平面視で三角形状を有する。しかしながら切欠１０８の形状は三角形状に限定するものではなく、例えば半円形、半楕円形、矩形状、等の形状であってもよい。
【００１９】
切欠１０８を有する各電極パッド１０１には、例えばスクリーン印刷機などを用いてソルダペースト１０６を塗布するが、このとき図２Ａ及び図２Ｂに示すように、切欠１０８部分にはソルダペースト１０６を塗布しない。こうすることで、後述するように、はんだボール６−２あるいははんだブリッジ６−３の形成を抑制することが可能となる。
【００２０】
ここでソルダペースト１０６は、Ｓｎ−Ｓｂ系はんだ、Ｓｎ−Ｃｕ系はんだ、Ｓｎ−Ａｇ系はんだ、Ｓｎ−Ａｇ−Ｃｕ系はんだ、Ｓｎ−Ａｇ−Ｉｎ系はんだ、Ｓｎ−Ｚｎ系はんだ、Ｓｎ−Ｂｉ系はんだ、またはＳｎ−Ｐｂ系はんだのいずれを用いてもよい。
【００２１】
さらに、それぞれの電極パッド１０１における各ソルダペースト１０６に対応して、表面実装機などを用いてチップサーミスタ３が、つまり各電極４が載置される。載置状態では、上述のように各電極４の真下に切欠１０８が位置する。
以上のような構成にて、本実施の形態１における半導体装置１２１が構成される。
【００２２】
以下には、電極パッド１０１が切欠１０８を有することで、はんだボール６−２あるいははんだブリッジ６−３の形成を抑制することが可能となるメカニズムについて、図３Ａ及び図３Ｂを参照して説明する。尚、図３Ａは、電極パッド１０１にソルダペースト１０６を介してチップサーミスタ３が載置された状態において、図２Ａに示すＥ−Ｅ部における断面図を示し、図３Ｂはその平面図を示す。
【００２３】
チップサーミスタ３の電極４がソルダペースト６に接触すると、図３Ａに矢印で示すような力がソルダペースト１０６に作用する。尚、図３Ａでは左側のソルダペースト１０６において作用する矢印の図示を省略している。
このとき、電極４の直下に位置する切欠１０８には、ソルダペースト１０６が存在しないため、チップサーミスタ３を押し込んで行くにつれ、余剰なソルダペースト１０６は、図３Ａ及び図３Ｂに示すように放射上に排斥される。またリフロー加熱によりソルダペースト１０６が溶融したときでも、図４に示すように本実施の形態１における半導体装置１２１では、ソルダペースト１０６の一部は、切欠１０８内に収容可能である。よって従来のように、はんだボール６−２あるいははんだブリッジ６−３が形成されることは抑制された、あるいは無い状態で、はんだフィレット１０６−１が形成され、チップサーミスタ３を電極パッド１０１へ電気的に接続することができる。
【００２４】
ここで、チップサーミスタ３の電極４は円筒形状のものが望ましい。円筒形状の電極は、余剰なソルダペースト１０６を上述のように排斥することができ、はんだボール６−２あるいははんだブリッジ６−３によるショート不良、及び部品立ちによるオープン不良を防止するのに有効に作用する。
【００２５】
このように本実施の形態における半導体装置１２１では、はんだボール６−２あるいははんだブリッジ６−３の形成が無くなる、あるいは抑制されることから、ソルダレジストを塗布する必要はない。よって、例えばサーミスタ３のボディ５が電極４に対して張り出したガラスサーミスタのようなチップ電子部品においても、いわゆる部品立ちは生じず、オープン不良の発生を防止することができる。
また、ソルダレジストは不要であることから、ソルダレジストの材料費、及びソルダレジストを塗布するための加工費が不要となり、低コスト化が達成可能である。
【００２６】
さらにまた、電極４の直下に、平面視で例えば三角形状の切欠１０８が位置することから、ソルダペースト１０６が溶融した状態においては電極４の一部が切欠１０８に嵌まり込み、電極４つまりチップサーミスタ３を電極パッド１０１に保持することも可能となる。よって、電極パッド１０１に対するチップサーミスタ３の位置ずれを防止することも可能となる。
【００２７】
即ち、従来のように切欠１０８を有しないそれぞれの電極パッド１にソルダペーストを印刷した場合には、塗布量のばらつき、あるいは電極パッド寸法のばらつきにより、各電極パッド１ごとにはんだフィレットによる表面張力が異なる現象が生じる。その結果、サーミスタ３には、電極パッド１と接合する面において、サーミスタ３を回転させる方向に力が働き、サーミスタ３の位置ずれあるいは回転ずれが発生する。したがって、従来では、オープン不良、及びはんだ接合面積低下による、サーミスタ３の接続信頼性の低下が引き起こされる可能性がある。
【００２８】
これに対して本実施の形態では、電極パッド１０１は切欠１０８を有し、この切欠１０８は、チップサーミスタ３の中央部から電極４に向かって切欠１０８の断面積が小さくなり、最終的に断面積がゼロとなる。よって、上述したようにチップサーミスタ３が電極パッド１０１に保持可能となり、位置ずれを防止でき、接続信頼性の低下は生じない。よって、チップサーミスタ３を実装した場合には、半導体装置動作時の温度を正確に測定可能な半導体装置を提供することが可能になる。
【００２９】
尚、ソルダペースト１０６の代わりに銀ペーストなどの導電性接着剤を用いることもできる。このような導電性接着剤を用いることで、再リフローした際の再溶融による位置ずれ、あるいははんだボール、はんだブリッジの発生が無いという効果が得られる。
【００３０】
次に、上述したような切欠１０８の寸法と、チップサーミスタ３における各寸法との間の両者の関係について、図８及び図９を参照して、その一例を以下に述べる。
図８は、本実施の形態における三角形状の切欠１０８の各寸法を示している。ここでＬは、軸方向３ａにおける２つの切欠１０８間の最大距離、Ｄは、軸方向３ａにおいて各電極パッド１０１における対向面１０１ａ間の距離、Ｗは、幅方向３ｂにおける切欠１０８の最大幅寸法、にそれぞれ相当する。また図９は、チップサーミスタ３における各寸法を示している。ここでＬｔは、軸方向３ａにおけるチップサーミスタ３の全長、Ｌｂは、軸方向３ａにおけるチップサーミスタ３のボディ５の長さ、Ｗｂは、幅方向３ｂにおけるボディ５の幅寸法、Ｗｔは、幅方向３ｂにおけるチップサーミスタ３の電極４の幅寸法、にそれぞれ相当する。
【００３１】
両者寸法の関係は、サーミスタ３のボディ５と電極パッド１０１との干渉を防止するため、Ｄ≧Ｌｂであることが望ましい。また、チップサーミスタ３を載置したときのソルダペースト１０６の基材１０２上へのはみ出しを防止するためには、Ｌ≧Ｌｔ、及び、Ｗ≧Ｗｔであることが望ましい。また、サーミスタ３を載置したときの位置決めとして切欠１０８を用いるためには、Ｌ≧Ｌｔ、及び、Ｗ≧Ｗｔであることが望ましい。
尚、チップ型あるいはメルフ型のサーミスタは、Ｗｔ≒Ｗｂとなっていることが多く、ガラス封止型サーミスタはＷｂ≧Ｗｔとなっていることが多い。チップサーミスタ３として一般的に用いられる寸法は以下の通りである。３２１６サイズでは、Ｌｔ＝３．２ｍｍ、Ｗｔ＝１．６ｍｍとなっていることが多く、２０１２サイズでは、Ｌｔ＝２．０ｍｍ、Ｗｔ＝１．２ｍｍとなっていることが多い。
【００３２】
実施の形態２．
次に、実施の形態２における半導体装置１２２（図６Ｃ）について説明する。
上述の実施の形態１の半導体装置１２１では、チップサーミスタ３の各電極４に対応させてソルダペースト１０６を各電極パッド１０１に塗布した。またこのとき、ソルダペースト１０６は切欠１０８には塗布していない。本実施の形態２の半導体装置１２２においても、切欠１０８を有する各電極パッド１０１及びチップサーミスタ３を備えるが、本実施の形態２の半導体装置１２２では、図５、図６Ａ及び図６Ｂに示すように、プリフォームソルダ１０９を、チップサーミスタ３の各電極４から外れた各電極パッド１０１に載置する点で異なる。よって以下には、主に、実施の形態１の半導体装置１２１との相違点について説明を行う。
【００３３】
本実施の形態２では、プリフォームソルダ１０９を有する基板について、説明上、基板１０７−１と符番する。この基板１０７−１は、基板１０７と同様に、切欠１０８を有する電極パッド１０１を基材１０２上に有する。そして各電極パッド１０１には、例えば表面実装機などを用いて、図５に示すように、切欠１０８の外側つまり切欠１０８以外の部分にプリフォームソルダ１０９が載置される。ここでリフロー前にプリフォームソルダ１０９を電極パッド１０１に固定する方法としては、治具による位置決め、あるいは事前に電極パッド１０１に塗布したフラックスによるタック性を利用することができる。
【００３４】
プリフォームソルダ１０９は、Ｓｎ−Ｓｂ系はんだ、Ｓｎ−Ｃｕ系はんだ、Ｓｎ−Ａｇ系はんだ、Ｓｎ−Ａｇ−Ｃｕ系はんだ、Ｓｎ−Ａｇ−Ｉｎ系はんだ、Ｓｎ−Ｚｎ系はんだ、Ｓｎ−Ｂｉ系はんだ、又は、Ｓｎ−Ｐｂ系はんだのいずれをも用いることができる。また、プリフォームソルダ１０９の形状としては、板状、球状、直方体状など任意の形状を用いることができる。
【００３５】
このようにプリフォームソルダ１０９を配置した、切欠１０８を有する各電極パッド１０１には、図６Ａ及び図６Ｂに示すように、プリフォームソルダ１０９の内側に、つまりチップサーミスタ３が切欠１０８上に、載置される。
この状態で、リフローなどによりプリフォームソルダ１０９を加熱して溶融させる。溶融したプリフォームソルダ１０９は、その濡れ性により、電極パッド１０１上に濡れ広がる。溶融して電極パッド１０１上に濡れ広がったプリフォームソルダ１０９がチップサーミスタ３の各電極４と各電極パッド１０１との隙間まで到達すると、その隙間の毛細管現象により、隙間は、溶融したプリフォームソルダ１０９で満たされる。
【００３６】
このようにして、図６Ｃに示すように、チップサーミスタ３の各電極４の表面に、溶融したプリフォームソルダ１０９は濡れ広がり、チップサーミスタ３の各電極４と各電極パッド１０１とは、金属接合される。
一方、溶融したプリフォームソルダ１０９は、その表面張力により、基板１０７−１の基材１０２等へはみ出すことが無く、よって、はんだボール６−２あるいははんだブリッジ６−３が発生することはない。
【００３７】
以上説明したように、本実施の形態２における半導体装置１２２においても、切欠１０８を有することから、実施の形態１の場合と同様の効果を得ることができる。
また、本実施の形態２では、チップサーミスタ３を電極パッド１０１に載置したとき、チップサーミスタ３の各電極４は、各切欠１０８と直接に接触する。よって、本実施の形態２では、切欠１０８をチップサーミスタ３の位置決めとして利用することができ、チップサーミスタ３を固定するための治具による位置決め、あるいはフラックスが不要になる、という特有の効果が得られる。
【００３８】
実施の形態３．
次に、実施の形態３における半導体装置について説明する。
図７に示すように、本実施の形態３における半導体装置１２３は、上述した、実施の形態１の半導体装置１２１及び実施の形態２の半導体装置１２２に対して、封止材１１０にてそれぞれ樹脂封止を行った形態である。
【００３９】
半導体装置１２１、１２２を封止材１１０にて封止するとき、上述のように電極パッド１０１は切欠１０８を有することから、従来の半導体装置を樹脂封止する場合に比べて本実施の形態３では、封止材１１０と電極パッド１０１とが、及び、封止材１１０とチップサーミスタ３とがそれぞれ接触する表面積は増える。したがってこれらの間でのアンカー効果によって、封止材１１０と電極パッド１０１との、及び、封止材１１０とチップサーミスタ３との、それぞれの接着強度が向上するという特有の効果を得ることができる。
【００４０】
ここで、シリコーン樹脂を主成分とする封止材１１０を用いることで、電気接続部間、つまり２つの電極パッド１０１間の絶縁性能を向上させることができるという効果がある。
また、エポキシ樹脂を主成分とする封止材１１０を用いることで、はんだフィレット１０６−１、１０９−１を補強することができ、電気接続部間つまり電極パッド１０１とチップサーミスタ３との接続信頼性を向上することができるという効果がある。
【符号の説明】
【００４１】
３  チップサーミスタ、４  電極、
１０１  電極パッド、１０６  ソルダペースト、１０７  基板、１０８  切欠、
１０９  プリフォームソルダ、１１０  封止材、
１２１〜１２３  半導体装置。
【図１Ａ】
2017092270.tif 000003
【図１Ｂ】
2017092270.tif 000004
【図２Ａ】
2017092270.tif 000005
【図２Ｂ】
2017092270.tif 000006
【図３Ａ】
2017092270.tif 000007
【図３Ｂ】
2017092270.tif 000008
【図４】
2017092270.tif 000009
【図５】
2017092270.tif 000010
【図６Ａ】
2017092270.tif 000011
【図６Ｂ】
2017092270.tif 000012
【図６Ｃ】
2017092270.tif 000013
【図７】
2017092270.tif 000014
【図８】
2017092270.tif 000015
【図９】
2017092270.tif 000016
【図１０】
2017092270.tif 000017
【図１１】
2017092270.tif 000018
【図１２】
2017092270.tif 000019
【図１３】
2017092270.tif 000020
【図１４】
2017092270.tif 000021
【図１５】
2017092270.tif 000022
【図１６】
2017092270.tif 000023
【図１７】
2017092270.tif 000024