(57)【要約】【課題】高耐圧かつ信頼性の高いトレンチゲート構造の半導体素子を有するＳｉＣ半導体装置を提供する。【解決手段】トレンチ７内に形成されるゲート絶縁膜８の少なくとも一部にシリコン酸化膜よりも誘電率の高い材料を用い、ゲート絶縁膜８の単位面積当たりの容量をCox、絶縁破壊電圧をVb,oxとしたときに、Cox×Vb,ox＞７．６×１０-6Ｃ／ｃｍ2となる関係を満たす材料によって構成する。このような条件を満たす材料によってゲート絶縁膜８を構成することにより、高耐圧かつ信頼性の高いトレンチゲート構造の縦型ＭＯＳＦＥＴを有するＳｉＣ半導体装置とすることが可能となる。【選択図】図１
2017092191.tif 000002
【特許請求の範囲】
【請求項１】
トレンチゲート構造の半導体素子を有する炭化珪素半導体装置であって、
炭化珪素からなる第１または第２導電型の基板（１）と、
前記基板の上に形成され、前記基板よりも低不純物濃度とされた第１導電型の炭化珪素からなるドリフト層（２）と、
前記ドリフト層の上に形成された第２導電型の炭化珪素からなるベース領域（４）と、
前記ベース領域の上に形成され、前記ドリフト層よりも高濃度の第１導電型の炭化珪素からなるソース領域（５）と、
前記ソース領域および前記ベース領域よりも深く、かつ、前記ドリフト層まで達し、前記ソース領域および前記ベース領域が両側に配置されるように形成されたトレンチ（７）と、
前記トレンチの表面に形成されたゲート絶縁膜（８）と、
前記トレンチ内において、前記ゲート絶縁膜の上に形成されたゲート電極（９）と、
前記ソース領域および前記ベース領域に電気的に接続されたソース電極（１０）と、
前記基板の裏面側に形成されたドレイン電極（１２）と、を有するトレンチゲート構造の前記半導体素子を備え、
前記ゲート絶縁膜は、少なくとも前記トレンチの底部に位置している部分が高誘電率膜によって構成されており、該ゲート絶縁膜は、単位面積当たりの容量をCoxとし、絶縁破壊電圧をVb,oxとしてCox×Vb,oxが７．６×１０-6Ｃ／ｃｍ2以上とされている炭化珪素半導体装置。
【請求項２】
前記ゲート絶縁膜はアモルファス構造を有している請求項１に記載の炭化珪素半導体装置。
【請求項３】
トレンチゲート構造の半導体素子を有する炭化珪素半導体装置であって、
炭化珪素からなる第１または第２導電型の基板（１）と、
前記基板の上に形成され、前記基板よりも低不純物濃度とされた第１導電型の炭化珪素からなるドリフト層（２）と、
前記ドリフト層の上に形成された第２導電型の炭化珪素からなるベース領域（４）と、
前記ベース領域の上に形成され、前記ドリフト層よりも高濃度の第１導電型の炭化珪素からなるソース領域（５）と、
前記ソース領域および前記ベース領域よりも深く、かつ、前記ドリフト層まで達し、前記ソース領域および前記ベース領域が両側に配置されるように形成されたトレンチ（７）と、
前記トレンチの表面に形成されたゲート絶縁膜（８）と、
前記トレンチ内において、前記ゲート絶縁膜の上に形成されたゲート電極（９）と、
前記ソース領域および前記ベース領域に電気的に接続されたソース電極（１１）と、
前記基板の裏面側に形成されたドレイン電極（１２）と、を有するトレンチゲート構造の前記半導体素子を備え、
前記ゲート絶縁膜は、少なくとも前記トレンチの底部に位置している部分が高誘電率膜によって構成されており、該高誘電率膜は、ハフニウム、アルミニウム、ランタン、セリウム、ジルコニウム、イットリウム、タンタル、ストロンチウムの少なくとも１種を含む絶縁材料によって構成されている炭化珪素半導体装置。
【請求項４】
前記高誘電率膜は、ハフニウム、アルミニウム、ランタン、セリウム、ジルコニウム、イットリウム、タンタル、ストロンチウムの少なくとも２種以上を含む絶縁材料によって構成されている請求項１ないし３のいずれか１つに記載の炭化珪素半導体装置。
【請求項５】
前記高誘電率膜は、ハフニウムとアルミニウムを含み、ハフニウムの元素含有率が５〜３１％、アルミニウムの元素含有率が３〜３４％である請求項１ないし３のいずれか１つに記載の炭化珪素半導体装置。
【請求項６】
前記高誘電率膜は、ハフニウムとランタンを含み、ハフニウムの元素含有率が１０〜２２％、ランタンの元素含有率が１４〜２７％である請求項１ないし３のいずれか１つに記載の炭化珪素半導体装置。
【請求項７】
前記高誘電率膜は、ハフニウムとアルミニウムおよびランタンを含み、ハフニウムの元素含有率が１〜２２％、アルミニウムの元素含有率が４〜２５％、ランタンの元素含有率が２〜３１％である請求項１ないし３のいずれか１つに記載の炭化珪素半導体装置。
【請求項８】
前記高誘電率膜は、窒素を含み、窒素の元素含有率が１〜３０％である請求項３ないし７のいずれか１つに記載の炭化珪素半導体装置。
【請求項９】
前記高誘電率膜は、水素を含み、水素の元素含有率が１〜１０％である請求項３ないし８のいずれか１つに記載の炭化珪素半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トレンチゲート構造の半導体素子を有する炭化珪素（以下、ＳｉＣという）半導体装置に関するものである。
【背景技術】
【０００２】
従来より、大電流が流せるようにチャネル密度を高くした構造としてトレンチゲート構造の半導体素子を有するＳｉＣ半導体装置がある。このようなトレンチゲート構造の半導体素子を有するＳｉＣ半導体装置では、ＳｉＣの破壊電界強度が高いことから、トレンチ底部に高電界が加わって絶縁破壊が生じる可能性がある。このため、例えばＳｉＣを用いたトレンチゲート構造のＭＯＳＦＥＴでは、ゲート絶縁膜に加わる電界（以下、ゲート電界という）を緩和するために、対向するトレンチゲート間のベース層の下部にｐ型の電界緩和層を形成し、トレンチ底部への電界の入り込みを緩和することで、絶縁破壊を防止している。
【０００３】
また、ゲート絶縁膜を誘電率の高いＡｌ2Ｏ3、ＡｌＯＮで構成することで、ゲート電界を弱め、ゲート信頼性を高めることも行われている。特許文献１では、ゲート絶縁膜をシリコン酸化膜（ＳｉＯ2）よりも高誘電率膜で構成しつつ、ゲート絶縁膜のうちトレンチ側壁部に位置している側壁絶縁膜をトレンチ底部に位置している底部絶縁膜よりも高誘電率にするという条件を満たすようにしている。このように、ゲート絶縁膜を誘電率の高い膜で構成することでＭＯＳＦＥＴの電流駆動能力も高めることが可能になる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第５６３８５５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、単にゲート絶縁膜の誘電率を高くしてもゲート絶縁膜が絶縁破壊される破壊電界が低いため、結果的に高耐圧が得られず、ＳｉＣ半導体装置を構成する素子の信頼性確保が困難という問題がある。
【０００６】
また、特許文献１に記載されたＭＯＳＦＥＴでは、上記の条件を満たすようにしているが、この条件では、ＭＯＳＦＥＴのオフ時に高電界が印加されたときに、トレンチ底部においてゲート絶縁膜に印加される電界を十分に緩和できない。このため、高耐圧を得ることができず、ＳｉＣ半導体装置を構成する半導体素子の信頼性確保が困難である。
【０００７】
本発明は上記点に鑑みて、高耐圧かつ信頼性の高いトレンチゲート構造の半導体素子を有するＳｉＣ半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、請求項１に記載のトレンチゲート構造の半導体素子を有するＳｉＣ半導体装置では、炭化珪素からなる第１または第２導電型の基板（１）と、基板の上に形成され、基板よりも低不純物濃度とされた第１導電型の炭化珪素からなるドリフト層（２）と、ドリフト層の上に形成された第２導電型の炭化珪素からなるベース領域（４）と、ベース領域の上に形成され、ドリフト層よりも高濃度の第１導電型の炭化珪素からなるソース領域（５）と、ソース領域およびベース領域よりも深く、かつ、ドリフト層まで達し、ソース領域およびベース領域が両側に配置されるように形成されたトレンチ（７）と、トレンチの表面に形成されたゲート絶縁膜（８）と、トレンチ内において、ゲート絶縁膜の上に形成されたゲート電極（９）と、ソース領域およびベース領域に電気的に接続されたソース電極（１０）と、基板の裏面側に形成されたドレイン電極（１２）と、を有するトレンチゲート構造の半導体素子を備えている。このような構成において、ゲート絶縁膜は、少なくともトレンチの底部に位置している部分が高誘電率膜によって構成されており、該ゲート絶縁膜は単位面積辺りの容量をCox、絶縁破壊電圧をVb,oxとしてCox×Vb,oxが７．６×１０-6Ｃ／ｃｍ2以上とされている。
【０００９】
このように、ゲート絶縁膜の少なくとも一部にシリコン酸化膜よりも誘電率の高い材料を用い、Cox×Vb,oxが７．６×１０-6Ｃ／ｃｍ2以上となる関係を満たす材料によって構成している。このような条件を満たす材料の高誘電率膜によってゲート絶縁膜を構成することにより、高耐圧かつ信頼性の高いトレンチゲート構造の縦型ＭＯＳＦＥＴを有するＳｉＣ半導体装置とすることが可能となる。
【００１０】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係の一例を示すものである。
【図面の簡単な説明】
【００１１】
【図１】第１実施形態にかかるトレンチゲート構造の縦型ＭＯＳＦＥＴを有するＳｉＣ半導体装置の断面構成を示す図である。
【図２】ゲート絶縁膜の構成材料としてハフニウム、アルミニウムおよびランタンを用いつつ各元素含有率（atomic％）を変えてC×Vb,ox［×１０-6Ｃ／ｃｍ2］を求めた結果を示す図である。
【図３】第２実施形態にかかるトレンチゲート構造の縦型ＭＯＳＦＥＴを有するＳｉＣ半導体装置の断面構成を示す図である。
【図４】第３実施形態にかかるトレンチゲート構造の縦型ＭＯＳＦＥＴを有するＳｉＣ半導体装置の断面構成を示す図である。
【図５】第４実施形態にかかるトレンチゲート構造の縦型ＭＯＳＦＥＴを有するＳｉＣ半導体装置の断面構成を示す図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
【００１３】
（第１実施形態）
第１実施形態について説明する。本実施形態では、トレンチゲート構造の半導体素子を有するＳｉＣ半導体装置として、図１に示す反転型のトレンチゲート構造の縦型ＭＯＳＦＥＴを有するＳｉＣ半導体装置を例に挙げて説明する。なお、図１では、縦型ＭＯＳＦＥＴの１セル分しか記載していないが、図１に示す縦型ＭＯＳＦＥＴと同様の構造のものが複数セル隣り合うように配置されている。
【００１４】
図１に示すように、ＳｉＣ半導体装置は、リンもしくは窒素などのｎ型不純物が高濃度、例えば１×１０19〜１×１０20ｃｍ-3の不純物濃度でドープされたＳｉＣ単結晶からなるｎ+型半導体基板１を用いて形成されている。ｎ+型半導体基板１の上には、ｎ+型半導体基板１よりも低不純物濃度とされ、ｎ型不純物が例えば１×１０15〜１×１０16ｃｍ-3の不純物濃度でドープされた厚さが５〜１５μｍ程度のＳｉＣからなるｎ型ドリフト層２が形成されている。
【００１５】
ｎ型ドリフト層２には部分的に凹まされた凹部２ａが形成されている。凹部２ａは、一方向、すなわち図１の紙面垂直方向を長手方向とした直線形状で構成されており、後述するトレンチゲート構造を構成するトレンチ７よりも深い位置まで、かつ、トレンチ７と同方向を長手方向として形成されている。
【００１６】
凹部２ａ内には、凹部２ａの長手方向と同方向を長手方向として、ボロンもしくはアルミニウムなどのｐ型不純物がドープされた電界緩和層３が形成されている。電界緩和層３は、トレンチ７の底部への電界の入り込みを抑制することでゲート電界を緩和するものであり、例えば１×１０17〜１×１０19ｃｍ-3程度とされ、トレンチ７の底部よりも深い位置まで形成されている。
【００１７】
また、ｎ型ドリフト層２および電界緩和層３の表面上に、ｐ型ベース領域４が形成されている。ｐ型ベース領域４は、縦型ＭＯＳＦＥＴのチャネルを構成する層であり、後述するトレンチゲート構造を構成するトレンチ７の両側において、トレンチ７の側面に接するように形成されている。
【００１８】
ｐ型ベース領域４の表層部のうち電界緩和層３と対応する位置よりもトレンチゲート構造側には、トレンチゲート構造に接するように、ｎ型ドリフト層２よりもｎ型不純物が高濃度にドープされたｎ+型ソース領域５が形成されている。本実施形態の場合、例えばｎ+型ソース領域５を不純物濃度が１×１０21ｃｍ-3程度、厚さが０．３μｍ程度で形成している。また、ｐ型ベース領域４の表層部のうち電界緩和層３と対応する位置、つまりｎ+型ソース領域５を挟んでトレンチゲート構造の反対側には、ｐ型不純物が高濃度にドープされたｐ+型コンタクト領域６が形成されている。本実施形態の場合、例えばｐ+型コンタクト領域６を不純物濃度が１×１０21ｃｍ-3程度、厚さが０．３μｍ程度で形成している。
【００１９】
さらに、図１の断面において、隣り合って配置された電界緩和層３の中央位置に、ｐ型ベース領域４およびｎ+型ソース領域５を貫通してｎ型ドリフト層２に達し、かつ、電界緩和層３の底部よりも浅くされたトレンチ７が形成されている。このトレンチ７の側面と接するようにｐ型ベース領域４およびｎ+型ソース領域５が配置されている。トレンチ７の内壁面は高誘電率膜などによって構成されたゲート絶縁膜８で覆われている。そして、ゲート絶縁膜８の表面に形成されたドープトＰｏｌｙ−Ｓｉにて構成されたゲート電極９により、トレンチ７内が埋め尽くされている。このように、トレンチ７内にゲート絶縁膜８およびゲート電極９を備えた構造により、トレンチゲート構造が構成されている。
【００２０】
本実施形態では、ゲート絶縁膜８を多層構造によって構成しており、ここではゲート絶縁膜８を第１層８ａと第２層８ｂの２層構造としている。具体的には、ゲート絶縁膜８のうちの第１層８ａと第２層８ｂの両方共にトレンチ７の底部および側壁部に形成されるようにしており、第２層８ｂが第１層８ａの表面に形成される構造としている。そして、第１層８ａについてはシリコン酸化膜によって構成し、第２層８ｂを第１実施形態で説明した高誘電率膜によって構成している。このように、ゲート絶縁膜８を多層構造としつつ、トレンチ７の底部、つまりゲート電極９のうちの少なくとも底部が覆われるように高誘電率膜で構成される第２層８ｂが備えられるようにしている。
【００２１】
なお、ゲート絶縁膜８のうちの第２層８ｂの詳細構成については後述する。また、図１では示されていないが、トレンチゲート構造は、例えば紙面垂直方向を長手方向とした短冊状とされており、複数本のトレンチゲート構造が紙面左右方向に等間隔にストライプ状に並べられることで複数セルが備えられた構造とされている。
【００２２】
また、ｎ+型ソース領域５およびｐ+型コンタクト領域６の表面には、ソース電極１０が形成されている。ソース電極１０は、複数の金属（例えばニッケル（Ｎｉ）やアルミニウム（Ａｌ）等）にて構成されている。具体的には、ｎ+型ソース領域５に接続される部分はｎ型ＳｉＣとオーミック接触可能な金属で構成され、ｐ+型コンタクト領域６を介してｐ型ベース領域４に接続される部分はｐ型ＳｉＣとオーミック接触可能な金属で構成されている。なお、ソース電極１０は、層間絶縁膜１１を介して、ゲート電極９に電気的に接続される図示しないゲート配線と電気的に分離されている。そして、層間絶縁膜１１に形成されたコンタクトホールを通じて、ソース電極１０はｎ+型ソース領域５およびｐ+型コンタクト領域６と電気的に接触させられている。
【００２３】
さらに、ｎ+型半導体基板１の裏面側にはｎ+型半導体基板１と電気的に接続されたドレイン電極１２が形成されている。このような構造により、ｎチャネルタイプの反転型のトレンチゲート構造の縦型ＭＯＳＦＥＴが構成されている。
【００２４】
このように構成される反転型のトレンチゲート構造の縦型ＭＯＳＦＥＴにおいて、上記したようにゲート絶縁膜８のうち高誘電率膜で構成される第２層８ｂが第１層８ａ上におけるトレンチ７の底部から側壁部に至るすべての領域に形成されるようにしている。さらに、本実施形態の場合、アモルファス構造を有するアモルファス膜によって第２層８ｂを構成している。そして、第２層８ｂをシリコン酸化膜（ＳｉＯ2）よりも誘電率の高い材料で構成しており、該ゲート絶縁膜８は単位面積当たりの容量をCox、絶縁破壊電圧をVb,oxとして、Cox×Vb,oxが７．６×１０-6Ｃ／ｃｍ2以上となる関係を満たす材料によって構成している。このような条件を満たす材料でゲート絶縁膜８を構成することにより、高耐圧かつ信頼性の高いトレンチゲート構造の縦型ＭＯＳＦＥＴを有するＳｉＣ半導体装置としている。以下、この効果が得られる理由について説明する。
【００２５】
ＭＯＳ構造の素子のゲート絶縁膜が破壊するとき、ゲート絶縁膜には絶縁破壊電圧Vb,ox以上の電界が印加される。ゲート絶縁膜が一般的に用いられるシリコン酸化膜のみによって構成される場合、絶縁破壊電界は約１１ＭＶ／ｃｍとなる。このため、例えば、素子のオフ時にドレイン電極に１２００Ｖが印加されると想定した場合、素子のゲート絶縁膜が破壊するとき、破壊箇所のシリコン酸化膜には１１ＭＶ／ｃｍ以上の電界が印加されることになる。
【００２６】
この時、ゲート絶縁膜の容量をCox、絶縁破壊電圧をVb,oxとすると、Cox×Vb,ox［Ｃ／ｃｍ2］は絶縁膜が破壊するときに耐えうる電荷量を表しており、この値が大きいほど絶縁膜が壊れにくいと言える。例えばシリコン酸化膜の場合、ゲート絶縁膜の厚さが５０ｎｍとすると、絶縁破壊電圧は５０ｎｍ×１１ＭＶ／ｃｍで６０Ｖとなる。このとき、Cox×Vb,oxは３．８×１０-6Ｃ／ｃｍ2程度の値となる。
【００２７】
容量が大きいほど電流駆動能力が高く、絶縁破壊電圧が大きいほど絶縁膜が壊れにくいため、Cox×Vb,oxが大きいほどゲート絶縁膜としてより望ましい特性を有していると言えるが、単位面積当たりの容量、絶縁破壊電圧は材料物性で決まるため、シリコン酸化膜を用いてこの値を大きくすることは困難である。
【００２８】
一方、ゲート絶縁膜８の一部、もしくは全部に高誘電率膜を使用し、容量はシリコン酸化膜の場合と同じでC×Vb,oxを２倍の値にした場合、ゲート絶縁膜８が破壊するまでに印加できる電圧を２倍にすることができ、同じドレイン電圧が印加された時の余裕度を大幅に上げることができる。
【００２９】
なお、本実施形態では、ゲート絶縁膜８のうちの第２層８ｂをトレンチ７の底部から側壁部に至るすべての領域で同じ組成の高誘電率膜としているが、特に電界の集中するトレンチ７の底部における角部と接する部分を高誘電率膜にすれば良い。このようにすれば、高耐圧の素子にできるため、より絶縁破壊に対するゲート絶縁膜８の信頼性を高めることが可能になるし、仮に電界緩和層３を無くしたとしても、オフ時の絶縁膜破壊を抑制でき、信頼性の高い素子を実現することができる。
【００３０】
このような第２層８ｂを構成する高誘電率膜としては、例えばハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、ランタン（Ｌａ）、セリウム（Ｃｅ）、ジルコニウム（Ｚｒ）、イットリウム（Ｙ）、タンタル（Ｔａ）、ストロンチウム（Ｓｒ）等のうちの１種もしくは２種以上を含む絶縁材料が挙げられる。例えば、ハフニウムを含む絶縁材料である酸化ハフニウム（ＨｆＯ2）、アルミニウムを含む絶縁材料である酸化アルミニウム（Ａｌ2Ｏ3）、ランタンを含む絶縁材料である酸化ランタン（Ｌａ2Ｏ3）などの高誘電率膜を第２層８ｂとして適用できる。また、ハフニウムとアルミニウムもしくはランタンのいずれか複数を含むＨｆＡｌＯ、ＨｆＬａＯ、ＡｌＬａＯ、ＨｆＡｌＬａＯなどの高誘電率膜を第２層８ｂとして適用できる。さらに、ハフニウム、アルミニウムおよびランタンに加えて上記した各金属材料のいずれか複数が含まれる高誘電率膜についても第２層８ｂとして適用できる。
【００３１】
例えば、第２層８ｂの構成材料としてハフニウム、アルミニウムおよびランタンを用いて実験を行い、各構成材料の元素含有率（atomic％）を変えてCox×Vb,ox［Ｃ／ｃｍ2］を求めた。図２は、その実験結果を示している。なお、この実験については、シリコン酸化膜上に成膜した酸化ハフニウム、酸化アルミニウムおよび酸化ランタンを構成材料として、各構成材料の含有率を変えて行っている。図２が示す三角形の各頂点は、それぞれ各構成材料の含有率を１００％とした場合を表しており、各頂点から１升ずれる毎に１０％ずつ構成材料の含有率が増減することを示している。具体的には、三角形の上頂点を酸化ランタン１００％、左下頂点を酸化ハフニウム１００％、右下頂点を酸化アルミニウム１００％としており、例えば左下頂点から右側に１升ずれると、酸化ハフニウム９０％と酸化アルミニウム１０％の含有率になることを示している。なお、ここでいう構成材料の含有率は、以下のように表される。
【００３２】
第２層８ｂを例えば酸化アルミニウムと酸化ハフニウムとを混在させた合成膜によって構成する場合、酸化アルミニウムにおいて含有率がｘ、酸化ハフニウムの含有率がｙであると、酸化アルミニウムと酸化ハフニウムとの合成膜は、次の化学式で表される。ただし、ｘ、ｙについては、不純物を無視して、ｘ＋ｙ＝１が成り立つものとする。
【００３３】
（化１）
（Ａｌ2Ｏ3）ｘ（ＨｆＯ2）ｙ
図２に示されるように、酸化ハフニウムや酸化アルミニウムについても他の構成材料と共に含ませることでCox×Vb,ox＞７．６×１０-6Ｃ／ｃｍ2を満たすことができる。特に、酸化アルミニウムと酸化ハフニウムとを含ませた合成膜についてはCox×Vb,oxの値が大きくなった。
【００３４】
具体的には、図２中の領域（１）に示すように、酸化アルミニウムの含有率が０．０５〜０．７５、酸化ハフニウムの含有率が０．２５〜０．９５の場合に、Cox×Vb,ox＞７．６×１０-6Ｃ／ｃｍ2を満たしていた。この場合、化学式は（Ａｌ2Ｏ3）0.05〜0.75（ＨｆＯ2）0.25〜0.95で表される。特に、酸化アルミニウムの含有率が０．３、酸化ハフニウムの含有率が０．７の場合においてはCox×Vb,oxが９．７×１０-6Ｃ／ｃｍ2という高い数値が得られた。
【００３５】
図２中の領域（２）に示すように、酸化ハフニウムの含有率が０．４５〜０．７５、酸化ランタンの含有率が０．２５〜０．５５の場合においては、Cox×Vb,ox＞７．６×１０-6Ｃ／ｃｍ2を満たしていた。
【００３６】
図２中の領域（３）に示すように、酸化アルミニウムの含有率が０．１、酸化ハフニウムの含有率が０．２５〜０．７５、酸化ランタンの含有率が０．１５〜０．６５の場合においては、Cox×Vb,ox＞７．６×１０-6Ｃ／ｃｍ2を満たしていた。この場合、化学式は（Ａｌ2Ｏ3）0.1（ＨｆＯ2）0.25〜0.75（Ｌａ2Ｏ3）0.15〜0.65で表される。
【００３７】
図２中の領域（４）に示すように、酸化アルミニウムの含有率が０．２、酸化ハフニウムの含有率が０．０５〜０．７５、酸化ランタンの含有率が０．０５〜０．７５の場合においても、Cox×Vb,ox＞７．６×１０-6Ｃ／ｃｍ2を満たしていた。この場合、化学式は（Ａｌ2Ｏ3）0.2（ＨｆＯ2）0.05〜0.75（Ｌａ2Ｏ3）0.05〜0.75で表される。
【００３８】
図２中の領域（５）に示すように、酸化アルミニウムの含有率が０．３、酸化ハフニウムの含有率が０．３５〜０．５５、酸化ランタンの含有率が０．１５〜０．３５の場合においても、Cox×Vb,ox＞７．６×１０-6Ｃ／ｃｍ2を満たしていた。この場合、化学式は（Ａｌ2Ｏ3）0.3（ＨｆＯ2）0.35〜0.55（Ｌａ2Ｏ3）0.15〜0.35で表される。
【００３９】
図２中の領域（６）に示すように、酸化アルミニウムの含有率が０．４、酸化ハフニウムの含有率が０．３５〜０．５５、酸化ランタンの含有率が０．０５〜０．２５の場合においても、Cox×Vb,ox＞７．６×１０-6Ｃ／ｃｍ2を満たしていた。この場合、化学式は（Ａｌ2Ｏ3）0.4（ＨｆＯ2）0.35〜0.55（Ｌａ2Ｏ3）0.05〜0.25で表される。
【００４０】
図２中の領域（７）に示すように、酸化アルミニウムの含有率が０．５、酸化ハフニウムの含有率が０．３５〜０．４５、酸化ランタンの含有率が０．０５〜０．１５の場合においても、Cox×Vb,ox＞７．６×１０-6Ｃ／ｃｍ2を満たしていた。この場合、化学式は（Ａｌ2Ｏ3）0.5（ＨｆＯ2）0.35〜0.45（Ｌａ2Ｏ3）0.05〜0.15で表される。
【００４１】
このように、図２中の各領域（１）〜（７）で示した構成材料の含有率において、Cox×Vb,ox＞７．６×１０-6Ｃ／ｃｍ2を満たすことができる。したがって、酸化ハフニウム、酸化アルミニウムおよび酸化ランタンを構成材料のいずれか２つ以上を構成材料として第２層８ｂを構成した場合には、少なくとも領域（１）〜（７）に示した含有率となる場合において、縦型ＭＯＳＦＥＴの高耐圧化を実現できる。
【００４２】
また、上記では、酸化ハフニウム、酸化アルミニウムおよび酸化ランタンを構成材料として第２層８ｂを構成した場合における酸化ハフニウム、酸化アルミニウムおよび酸化ランタンの含有率を示した。これをハフニウム、アルミニウムおよびランタンの元素含有率で示すと、以下のようになる。なお、ここでいう元素含有率は、以下のようにして求められる。
【００４３】
例えば、第２層８ｂを酸化ハフニウムと酸化アルミニウムとの合成膜によって構成した場合には、上記したように、酸化ハフニウムにおいて含有率がｘ、酸化アルミニウムの含有率がｙであると、酸化ハフニウムと酸化アルミニウムとの合成膜は、上記した化学式１で表される。
【００４４】
このような化学式で表される合成膜において、ハフニウムの元素含有率は１×ｘ、アルミニウムの元素含有率は２×ｙ、酸素の元素含有率は２×ｘ＋３×ｙとなる。例えば、図２中の（３）で示した酸化アルミニウムの含有率が０．１、酸化ハフニウムの含有率が０．４、酸化ランタンの含有率が０．５の場合には、化学式が次式となる。
【００４５】
（化２）
（Ａｌ2Ｏ3）0.1（ＨｆＯ2）0.4（Ｌａ2Ｏ3）0.5
この場合には、アルミニウムは２×０．１、ハフニウムの元素含有率は１×０．４、ランタンの元素含有率は２×０．５、酸素の元素含有率は３×０．１＋２×０．４＋３×０．５となる。これを計算すると、アルミニウムの元素含有率は４．８％、ハフニウムの元素含有率は９．５％、ランタンの元素含有率は２３．８％、酸素の元素含有率は６１．９％となる。このような元素含有率の計算手法に基づいて、上記した各元素含有率を導出している。なお、ここでは理解を容易にするために酸素についても元素含有率を計算したが、下記の各領域（１）〜（７）についての元素含有率では酸素の元素含有率を省略してある。
【００４６】
領域（１）の場合、つまり第２層８ｂをハフニウムとアルミニウムを含む高誘電率膜によって構成する場合、元素含有率がハフニウムについては５〜３１％、アルミニウムについては３〜３４％となる。
【００４７】
領域（２）の場合、つまり第２層８ｂをハフニウムとランタンを含む高誘電率膜によって構成する場合、元素含有率がハフニウムについては１０〜２２％、ランタンについては１４〜２７％となる。
【００４８】
領域（３）〜（７）の場合、つまり第２層８ｂをハフニウム、アルミニウムおよびランタンを含む高誘電率膜によって構成する場合、元素含有率がハフニウムについては１〜２２％、アルミニウムについては４〜２５％、ランタンについては２〜３１％となる。
【００４９】
このように、図２中の各領域（１）〜（７）における各元素含有率については上記の通りとなり、このような元素含有率となる場合において、Cox×Vb,ox＞７．６×１０-6Ｃ／ｃｍ2を満たすことができて、縦型ＭＯＳＦＥＴの高耐圧化を図ることが可能となる。
【００５０】
なお、酸化ランタンが水分を吸収し易く、安定した素子特性が得られないため、ランタンの含有量についてはできるだけ少ない方が良い。
【００５１】
さらに、上記の材料に加えて、第２層８ｂの構成材料として窒素（Ｎ）や水素（Ｈ）を含ませることもできる。第２層８ｂの構成材料に窒素を加える場合、窒素の元素含有率を１〜３０％とする。このように窒素を加えることで、第２層８ｂの結晶化温度を高くでき、プロセス中に適用可能な温度を高くできるため、よりプロセス自由度を高めることが可能となる。また、第２層８ｂ中に形成される酸素空孔などの欠陥に窒素元素が入り込んで欠陥修復を行うことが可能になる。第２層８ｂの構成材料に水素を加える場合、水素の元素含有率を１〜１０％とする。このように水素を加えることで、トレンチ界面での欠陥が水素によって修復され、ストレスを与えたときに発生する欠陥に起因する縦型ＭＯＳＦＥＴの閾値電圧の変動を抑制できるため、縦型ＭＯＳＦＥＴの電気特定の安定性を高めることが可能となる。窒素と水素はいずれか一方のみを第２層８ｂに含有させても良いし、両方とも含有させても良い。
【００５２】
以上説明したように、本実施形態にかかる縦型ＭＯＳＦＥＴを有するＳｉＣ半導体装置では、ゲート絶縁膜８のうちの第２層８ｂをトレンチ７の底部から側壁部に至るすべての領域を高誘電率膜によって構成している。そして、シリコン酸化膜（ＳｉＯ2）よりも誘電率の高い材料であって、ゲート絶縁膜８をCox×Vb,ox＞７．６×１０-6Ｃ／ｃｍ2以上となる関係を満たす材料によって構成している。このような条件を満たす材料によってゲート絶縁膜８を構成することにより、高耐圧かつ信頼性の高いトレンチゲート構造の縦型ＭＯＳＦＥＴを有するＳｉＣ半導体装置とすることが可能となる。
【００５３】
なお、本実施形態にかかる縦型ＭＯＳＦＥＴを有するＳｉＣ半導体装置の製造方法は、基本的には従来の製造方法と同様であり、ゲート絶縁膜８を形成する際の構成材料を従来に対して変更したり、形成方法を変更するだけでよい。例えば、ゲート絶縁膜８については、第１層８ａおよび第２層８ｂ共に、ＣＶＤ（chemical vapor deposition）法、ＡＬＤ（atomic layer deposition）法などによって形成することができる。第１層８ａについては、熱酸化法や堆積法によって形成しても良い。また、上記したように、第２層８ｂ中に窒素や水素を含有する場合には、第２層８ｂの形成時の雰囲気を窒素雰囲気もしくは水素雰囲気としたり、窒素や水素を含まない状態の第２層８ｂの形成後に窒素雰囲気や水素雰囲気中で加熱処理を行えば良い。
【００５４】
（第２実施形態）
第２実施形態について説明する。本実施形態は、第１実施形態に対してゲート絶縁膜８の構造を変更したものであり、その他については第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
【００５５】
図３に示すように、本実施形態では、ゲート絶縁膜８を単層構造によって構成しており、ゲート絶縁膜８がトレンチ７の底部および側壁部に形成されるようにしている。そして、ゲート絶縁膜８の全体を第１実施形態で説明した第２層８ｂを構成する高誘電率膜によって構成している。本実施形態のゲート絶縁膜８として用いられる高誘電率膜の材料については第１実施形態で説明した第２層８ｂの構成材料と同様である。
【００５６】
このように、ゲート絶縁膜８を単層構造とする場合においても、トレンチ７の底部、つまりゲート電極９のうちの少なくとも底部が覆われるように高誘電率膜で構成される第２層８ｂが備えられているため、第１実施形態と同様の効果を得ることができる。
【００５７】
なお、このような構造の縦型ＭＯＳＦＥＴを有するＳｉＣ半導体装置の製造方法も、基本的には従来と同様であり、ゲート絶縁膜８の形成工程が異なるだけである。具体的には、ゲート絶縁膜８を第１実施形態で説明した高誘電率膜で構成される第２層８ｂの形成方法を用いて製造すれば良い。本実施形態のような構造とする場合、トレンチ７の底部および側壁部の表面全域にゲート絶縁膜８を１種類の膜で構成すれば良いため、容易にゲート絶縁膜８を形成できる。
【００５８】
（第３実施形態）
第３実施形態について説明する。本実施形態は、第１実施形態に対してゲート絶縁膜８の構造を変更したものであり、その他については第１実施形態と同様であるため、第２実施形態と異なる部分についてのみ説明する。
【００５９】
図４に示すように、本実施形態では、第１層８ａをトレンチ７の側壁部のみに形成しており、底部には形成していない。そして、第２層８ａがトレンチ７の底部においてｎ型ドリフト層２に接している。
【００６０】
このような構造とする場合においても、トレンチ７の底部、つまりゲート電極９のうちの少なくとも底部が覆われるように高誘電率膜で構成される第２層８ｂが備えられているため、第１実施形態と同様の効果を得ることができる。また、トレンチ７の側壁部のみに第１層８ａを形成することでゲート容量を小さくすることが可能となり、縦型ＭＯＳＦＥＴのスイッチング損失を低減することが可能となる。
【００６１】
なお、このような構造の縦型ＭＯＳＦＥＴを有するＳｉＣ半導体装置の製造方法は、基本的には第１実施形態と同様である。ただし、ゲート絶縁膜８の形成工程として、第１層８ａを形成した後に、異方性エッチングなどによって第１層８ａのうちトレンチ７の底部の部分を除去してから第２層８ｂを形成するという工程を行うことになる。
【００６２】
（第４実施形態）
第４実施形態について説明する。本実施形態も、第１実施形態に対してゲート絶縁膜８の構造を変更したものであり、その他については第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
【００６３】
図５に示すように、本実施形態では、第１層８ａをトレンチ７の底部のみに形成しており、側壁部に形成していない。そして、第２層８ａがトレンチ７の側壁部においてｎ型ドリフト層２やｐ型ベース領域４に接している。
【００６４】
このような構造とする場合においても、トレンチ７の底部、つまりゲート電極９のうちの少なくとも底部が覆われるように高誘電率膜で構成される第２層８ｂが備えられているため、第１実施形態と同様の効果を得ることができる。また、トレンチ７の底部のみに第１層８ａを形成することでゲート容量を小さくすることが可能となり、縦型ＭＯＳＦＥＴのスイッチング損失を低減することが可能となる。
【００６５】
なお、このような構造の縦型ＭＯＳＦＥＴを有するＳｉＣ半導体装置の製造方法は、基本的には第１実施形態と同様である。ただし、ゲート絶縁膜８の形成工程として、第１層８ａを形成した後に、エッチバックによって第１層８ａをトレンチ７の底部の部分にのみ残るようにしてから第２層８ｂを形成するという工程を行うことになる。
【００６６】
（他の実施形態）
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
【００６７】
例えば、上記実施形態では、ゲート絶縁膜８の構造について幾つかの例を挙げて説明した。しかしながら、これらも一例を示したにすぎず、ゲート絶縁膜８のうちのトレンチ７の底部に位置している部分、換言すればゲート電極９のうち少なくともトレンチ７の底部に位置している部分と対応する部分が高誘電率膜で構成されていれば良い。
【００６８】
また、ゲート絶縁膜８を構成する高誘電率膜を構成するハフニウム、アルミニウム、ランタン、セリウム、ジルコニウム、イットリウム、タンタル、ストロンチウム等の少なくとも１種を含む絶縁材料として酸化膜を例に挙げたが、酸窒化膜であっても良い。
【００６９】
また、ゲート絶縁膜８については、アモルファス構造となるアモルファス膜によって構成することができるが、結晶構造を有する結晶膜によって構成することもできる。アモルファス構造の場合、結晶粒界が無いことから、リーク電流を抑制することが可能となる。結晶膜の場合、例えばジルコニウムやイットニウムなどをドープすると結晶性が変わって比誘電率をより高くできるという効果が得られる。
【００７０】
また、上記各実施形態では、第１導電型をｎ型、第２導電型をｐ型としたｎチャネルタイプのＭＯＳＦＥＴを例に挙げて説明したが、各構成要素の導電型を反転させたｐチャネルタイプのＭＯＳＦＥＴに対しても本発明を適用することができる。さらに、上記説明では、トレンチゲート構造のＭＯＳＦＥＴを例に挙げて説明したが、同様のトレンチゲート構造のＩＧＢＴに対しても本発明を適用することができる。ＩＧＢＴは、上記各実施形態に対してｎ+型基板１の導電型をｎ型からｐ型に変更するだけであり、その他の構造や製造方法に関しては上記各実施形態と同様である。
【符号の説明】
【００７１】
１    ｎ+型半導体基板
２    ｎ型ドリフト層
４    ｐ型ベース領域
５    ｎ+型ソース領域
７    トレンチ
８    ゲート絶縁膜
８ａ  第１層
８ｂ  第２層
９    ゲート電極
１０  ソース電極
１２  ドレイン電極
【図１】
2017092191.tif 000003
【図２】
2017092191.tif 000004
【図３】
2017092191.tif 000005
【図４】
2017092191.tif 000006
【図５】
2017092191.tif 000007