(57)【要約】【課題】半導体素子とプリント配線板との間に充填するアンダーフィルの流出を阻止しつつ、マイグレーションの発生を防ぐこと。【解決手段】プリント配線板１０は、絶縁材料からなる基部絶縁層１２と、基部絶縁層１２の第１の面１２ａおよび第２の面１２ｂの少なくとも一方の面上に形成された、複数のパッド１４ａおよび配線１４ｂを含む導体層１４と、パッド１４ａに対応する複数の開口１７を有するソルダーレジスト層１６と、を備える。ソルダーレジスト層１６は、基部絶縁層１２の少なくとも一方の面および配線１４ｂ上に形成された第１ソルダーレジスト層１８と、第１ソルダーレジスト１８上に形成された第２ソルダーレジスト層１９とから構成されるとともに、複数のパッド１４ａを少なくとも部分的に囲繞する溝２１を有する。溝２１の溝底部２１ｂは、第１ソルダーレジスト層１８の外側面で構成される。【選択図】図１
2017092327.tif 000002
【特許請求の範囲】
【請求項１】
絶縁材料からなる基部絶縁層と、
前記基部絶縁層の第１の面および第２の面の少なくとも一方の面上に形成された、複数のパッドおよび配線を含む導体層と、
前記少なくとも一方の面および前記導体層上に形成された、前記パッドに対応する複数の開口を有するソルダーレジスト層と、
を備えるプリント配線板において、
前記ソルダーレジスト層は、前記基部絶縁層の前記少なくとも一方の面および前記配線上に形成された第１ソルダーレジスト層と、該第１ソルダーレジスト層上に形成された第２ソルダーレジスト層とから構成されるとともに、前記複数のパッドを少なくとも部分的に囲繞する溝を有し、
前記溝の溝底部は、前記第１ソルダーレジスト層の外側面で構成される。
【請求項２】
請求項１に記載のプリント配線板において、前記溝の位置における第１ソルダーレジスト層の厚みは、３〜１０μｍである。
【請求項３】
請求項１または２に記載のプリント配線板において、前記溝の深さは、１０〜２０μｍである。
【請求項４】
請求項１から３までのいずれか一項に記載のプリント配線板において、前記溝は、平面視で、四つの角部と該角部間を連結する四つの辺部とで構成された四角形に形成されている。
【請求項５】
請求項４に記載のプリント配線板において、前記溝は、前記四つの角部のうちの少なくとも一つの角部に、辺部よりも溝幅が増大した拡幅部を有する。
【請求項６】
請求項５に記載のプリント配線板において、前記拡幅部における溝幅は、前記辺部における溝幅の１００〜２００％である。
【請求項７】
半導体装置であって、
請求項１から６までのいずれか一項に記載のプリント配線板と、
前記プリント配線板のパッドに端子を電気的に接続された半導体素子と、
前記プリント配線板と前記半導体素子との間に充填されたアンダーフィルと、を備える。
【請求項８】
絶縁材料からなる基部絶縁層と、
前記基部絶縁層の第１の面および第２の面の少なくとも一方の面上に形成された、複数のパッドおよび配線を含む導体層と、
前記少なくとも一方の面および前記導体層上に形成された、前記パッドに対応する複数の開口を有するソルダーレジスト層と、
を備え、
前記ソルダーレジスト層は、前記基部絶縁層の前記少なくとも一方の面および前記配線上に形成された第１ソルダーレジスト層と、該第１ソルダーレジスト層上に形成された第２ソルダーレジスト層とから構成されるとともに、前記複数のパッドを少なくとも部分的に囲繞する溝を有し、
前記溝の溝底部は前記第１ソルダーレジスト層の外側面で構成されるプリント配線板を製造する方法であって、
前記基部絶縁層の前記少なくとも一方の面および前記導体層上に、光硬化性樹脂からなる未硬化の第１ソルダーレジスト層を形成する工程と、
前記未硬化の第１ソルダーレジスト層の、前記導体層の前記パッドに対応する部分をマスクで覆った状態で該未硬化の第１ソルダーレジスト層に光を照射して、前記未硬化の第１ソルダーレジスト層の、前記マスクで覆われていない部分を仮硬化する工程と、
前記第１ソルダーレジスト層上に、光硬化性樹脂からなる未硬化の第２ソルダーレジスト層を形成する工程と、
前記未硬化の第２ソルダーレジスト層の、前記パッドに対応する部分および前記溝の形成予定部をマスクで覆った状態で前記未硬化の第２ソルダーレジスト層に光を照射して、前記未硬化の第２ソルダーレジスト層の、該マスクで覆われていない部分を仮硬化する工程と、
前記仮硬化後の第１ソルダーレジスト層および第２ソルダーレジスト層を現像して前記ソルダーレジスト層に前記開口および前記溝を形成する工程と、
前記現像後のソルダーレジスト層を加熱して本硬化させる工程と、を含む。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、絶縁材料からなる基部絶縁層上にソルダーレジスト層を備えるプリント配線板およびその製造方法に関し、また、該プリント配線板に半導体素子を実装した半導体装置に関する。
【背景技術】
【０００２】
半導体素子をプリント配線板に実装する技術として、プリント配線板の電極パッドに半導体素子としての半導体チップのバンプを接合して実装するフリップチップ実装が知られている。そして、フリップチップ実装では、半導体チップおよびプリント配線板間の熱膨張差に伴う応力を緩和したり、周囲の湿気等からバンプ接合箇所を保護したりするため、半導体チップとプリント配線板との間にアンダーフィルと呼ばれる樹脂材を充填して封止する。
【０００３】
下記特許文献１には、半導体チップと実装基板（プリント配線板）との間にアンダーフィルを十分に充填するとともに、基板周辺部へのアンダーフィルの流出を阻止して他の実装部品の接続信頼性を確保すべく、プリント配線板上のソルダーレジスト層に半導体チップの外周縁に沿って溝を形成し、この溝によってアンダーフィルの流出を堰止める技術が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１１−１５０２０６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、図７に示すように、基板絶縁層１２０とその上に形成された最外層の導体層１４０とをソルダーレジスト層１６０が覆っている場合に、上記特許文献１記載の技術によって、最外層の導体層１４０のパッド１４０ａの周りを取り囲むようにソルダーレジスト層１６０に溝２１０が形成されると、この溝２１０の開口底部では最外層の導体層１４０の導体パターン１４０ｂがむき出しとなるため、配線１４０ｂ間や配線１４０ｂとパッド１４０ａとの間にマイグレーションが発生する可能性がある。
【０００６】
それゆえこの発明は、半導体素子とプリント配線板との間に充填するアンダーフィルの流出を阻止しつつ、マイグレーションの発生を防ぐことが可能なプリント配線板およびその製造方法ならびに半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
この発明は上記課題を解決するためになされたものであり、この発明のプリント配線板は、絶縁材料からなる基部絶縁層と、上記基部絶縁層の第１の面および第２の面の少なくとも一方の面上に形成された、複数のパッドおよび配線を含む導体層と、上記少なくとも一方の面および上記導体層上に形成された、上記パッドに対応する複数の開口を有するソルダーレジスト層と、を備えるプリント配線板において、上記ソルダーレジスト層は、上記基部絶縁層の上記少なくとも一方の面および上記配線上に形成された第１ソルダーレジスト層と、該第１ソルダーレジスト層上に形成された第２ソルダーレジスト層とから構成されるとともに、上記複数のパッドを少なくとも部分的に囲繞する溝を有し、上記溝の溝底部は、上記第１ソルダーレジスト層の外側面で構成されることを特徴とするものである。
【０００８】
また、この発明の半導体装置は、上記プリント配線板のパッドに端子を電気的に接続された半導体素子と、上記プリント配線板と上記半導体素子との間に充填されたアンダーフィルと、を備えることを特徴とするものである。
【０００９】
さらに、この発明のプリント配線板の製造方法は、絶縁材料からなる基部絶縁層と、上記基部絶縁層の第１の面および第２の面の少なくとも一方の面上に形成された、複数のパッドおよび配線を含む導体層と、上記少なくとも一方の面および上記導体層上に形成された、上記パッドに対応する複数の開口を有するソルダーレジスト層と、を備え、上記ソルダーレジスト層は、上記基部絶縁層の上記少なくとも一方の面および上記配線上に形成された第１ソルダーレジスト層と、該第１ソルダーレジスト層上に形成された第２ソルダーレジスト層とから構成されるとともに、上記複数のパッドを少なくとも部分的に囲繞する溝を有し、上記溝の溝底部は上記第１ソルダーレジスト層の外側面で構成されるプリント配線板を製造する方法であって、上記基部絶縁層の上記少なくとも一方の面および上記導体層上に、光硬化性樹脂からなる未硬化の第１ソルダーレジスト層を形成する工程と、上記未硬化の第１ソルダーレジスト層の、上記導体層の上記パッドに対応する部分をマスクで覆った状態で該未硬化の第１ソルダーレジスト層に光を照射して、上記未硬化の第１ソルダーレジスト層の、上記マスクで覆われていない部分を仮硬化する工程と、上記第１ソルダーレジスト層上に、光硬化性樹脂からなる未硬化の第２ソルダーレジスト層を形成する工程と、上記未硬化の第２ソルダーレジスト層の、上記パッドに対応する部分および上記溝の形成予定部をマスクで覆った状態で上記未硬化の第２ソルダーレジスト層に光を照射して、上記未硬化の第２ソルダーレジスト層の、該マスクで覆われていない部分を仮硬化する工程と、上記仮硬化後の第１ソルダーレジスト層および第２ソルダーレジスト層を現像して上記ソルダーレジスト層に上記開口および上記溝を形成する工程と、上記現像後のソルダーレジスト層を加熱して本硬化させる工程と、を含むことを特徴とするものである。
【発明の効果】
【００１０】
この発明のプリント配線板によれば、プリント配線板上に半導体素子を実装するにあたり、半導体素子とプリント配線板との間にアンダーフィルを供給すると、当該溝がその溝よりも外側へのアンダーフィルの流出を阻止するので、アンダーフィルを半導体素子とプリント配線板との隙間に十分に充填することができるとともに、他の実装部品の接続信頼性を向上させることができる。さらに、基部絶縁層上の配線は、ソルダーレジスト層に形成された溝によっては露出せず、第１ソルダーレジスト層に覆われて外部の環境から保護されるため、マイグレーションの発生を防ぐことができる。
【００１１】
なお、この発明のプリント配線板にあっては、上記溝の位置における第１ソルダーレジスト層の厚みは、３〜１０μｍであることが好ましい。
【００１２】
また、この発明のプリント配線板にあっては、上記溝の深さは、１０〜２０μｍであることが好ましい。
【００１３】
さらに、この発明のプリント配線板にあっては、上記溝は、平面視で、四つの角部と該角部間を連結する四つの辺部とで構成された四角形に形成されていることが好ましく、この場合さらに、上記溝は、上記四つの角部のうちの少なくとも一つの角部に、辺部よりも溝幅が増大した拡幅部を有することが好ましい。
【００１４】
さらに、拡幅部における溝幅は、辺部における溝幅の１１０〜２００％であることが好ましい。
【図面の簡単な説明】
【００１５】
【図１】この発明の第１の実施形態に係るプリント配線板を示し、（ａ）はその平面図、（ｂ）は図１（ａ）中のＡ−Ａ線に沿う断面図、（ｃ）は図１（ａ）中のＢ−Ｂ線に沿う断面図である。
【図２】この発明の実施の形態のプリント配線板の製造方法を示す、図１（ｂ）と同様の位置における断面図である。
【図３】この発明の第２の実施形態のプリント配線板を示すものであり、（ａ）はその斜視図であり、（ｂ）はその要部の平面図である。
【図４】（ａ）、（ｂ）はそれぞれ、図３のプリント配線板の変形例を示した図３（ｂ）と同様の箇所の平面図である。
【図５】この発明の一実施形態の半導体装置の、図１（ｃ）と同様の位置における断面図である。
【図６】この発明のさらに別の実施形態の半導体装置を示す、図１（ｃ）と同様の位置における断面図である。
【図７】従来技術に従うプリント配線板を示し、（ａ）は平面図、（ｂ）は（ａ）中のＣ−Ｃ線に沿う断面図である。
【発明を実施するための形態】
【００１６】
以下、図面に基づいてこの発明の実施の形態を詳細に説明する。図１は、この発明の第１の実施形態に係るプリント配線板を示し、（ａ）はその平面図、（ｂ）は図１（ａ）中のＡ−Ａ線に沿う断面図、（ｃ）は図１（ａ）中のＢ−Ｂ線に沿う断面図である。
【００１７】
第１実施形態のプリント配線板１０は、第１の面１２ａと該第１の面１２ａとは反対側の第２の面１２ｂとを有する絶縁材料からなる基部絶縁層１２と、第１の面１２ａおよび第２の面１２ａの少なくとも一方（図示例では第１の面１２ａ）上に形成された導体層１４とを備える。基部絶縁層１２は、エポキシ等の樹脂やセラミックから形成してよい。導体層１４は、例えばアディティブ法、セミアディティブ法またはサブトラクティブ法によって形成することができる。導体層１４は、例えば銅で形成されおり、半導体素子としての半導体チップを搭載するための複数のパッド１４ａと、信号や電気を伝える配線１４ｂとを含む。
【００１８】
基部絶縁層１２の少なくとも一方の面（図示例では第１の面１２ａ）上には、ソルダーレジスト層１６が形成されている。ソルダーレジスト層１６は、最上（最外側）の導体層１４を部分的に露出させる複数の開口１７を有しており、それらの開口１７により露出する導体部分が上記パッド１４ａを構成する。ソルダーレジスト層１６は、基部絶縁層１２および導体層１４上に形成された第１ソルダーレジスト層１８と、該第１ソルダーレジスト層１８上に形成された第２ソルダーレジスト層１９からなる。
【００１９】
ソルダーレジスト層１６には、上記複数のパッド１４ａの周りを少なくとも部分的（図示例では全体的）に囲繞する溝２１が形成されている。溝２１の側壁部２１ａは外側の第２ソルダーレジスト層１９に形成された開口によって構成され、溝の底部２１ｂは第１ソルダーレジスト層１８の外側面（第２ソルダーレジスト層１９に対向する側の面）によって構成される。つまり、溝２１を形成する上記開口は第２ソルダーレジスト層１９のみを貫通し、第１ソルダーレジスト層１８の外側面を露出させる。なお、この溝２１は、プリント配線板１０に実装される半導体チップの外周縁に沿って形成することが好ましく、ここでは四角形の半導体チップの実装を想定し、溝２１の形状は平面視で四角形としている。溝２１の形状はこれに限定されず、円形や楕円形、あるいは不規則な閉鎖形状としてもよい。
【００２０】
このような構成になるプリント配線板１０によれば、プリント配線板１０上に半導体チップを実装するにあたり、半導体チップとプリント配線板１０との間に溝２１の一辺側からアンダーフィルを供給した際、毛細管現象によって半導体チップと第２ソルダーレジスト層１９との間にアンダーフィルを充填できるとともに、当該溝２１を介してアンダーフィルを供給側とは反対側へ回り込ませることができて、アンダーフィルを半導体チップとプリント配線板１０との隙間に十分に充填することができる。また、溝２１によって溝２１の外側すなわちプリント配線板１０の周辺部へのアンダーフィルの流出が阻止されるので、プリント配線板１０の周辺部における図示しない実装部品の、導体層１４への接続信頼性を向上させることができる。さらに、基部絶縁層１２上の配線１４ｂは、ソルダーレジスト層１６に形成された溝２１によっては露出せず、第１ソルダーレジスト層１８に覆われて外部環境から保護されるため、マイグレーションの発生を防ぐことができる。
【００２１】
なお、溝２１が形成された位置における第１ソルダーレジスト層１８の厚み、つまり導体層１４の最外層から第１ソルダーレジスト層１８の外側面までの距離は、３〜１０μｍとすることが好ましい。第１ソルダーレジスト層１８の厚みが３μｍ未満であると、溝２１が形成された位置において配線１４ｂを外部環境から保護する効果が不十分となるおそれがあり、１０μｍ超とすると、第２ソルダーレジスト層１９を含むソルダーレジスト層１６全体での厚みが増大し、半導体装置の薄型化が困難になる。
【００２２】
また、溝２１の深さ（第２ソルダーレジスト層１９の厚み）は１０〜２０μｍとすることが好ましい。溝２１の深さを当該範囲内とすることでアンダーフィルを供給側から半導体チップの反対側まで確実に回り込ませることができるとともに、アンダーフィルの流出を確実に阻止することができる。
【００２３】
次いで、以上のように構成されたプリント配線板１０を製造するこの発明の一実施形態の製造方法について説明する。まず、図２（ａ）に示すように、基部絶縁層１２およびその上の、パッド１４ａと配線１４ｂとを含む導体層１４上に、光硬化性樹脂液を塗布あるいは光硬化性樹脂フィルムを積層して未硬化の第１ソルダーレジスト層１８を形成し（第１光硬化性樹脂適用工程）、次いで、図２（ｂ）に示すように、導体層１４のパッド１４ａに対応する部分をマスク２３で覆った状態で第１ソルダーレジスト層１８を露光させて、第１ソルダーレジスト層１８のマスク２３で覆っていない被露光部を仮硬化させ（第１仮硬化工程）、さらに、図２（ｃ）に示す一部を残して仮硬化された第１ソルダーレジスト層１８上に、光硬化性樹脂液を塗布あるいは光硬化性樹脂フィルムを積層して未硬化の第２ソルダーレジスト層１９を形成し（第２光硬化性樹脂適用工程）、次いで、図２（ｄ）に示すように、導体層１４のパッド１４ａに対応する部分および上記溝２１の形成予定部をマスク２３、２４で覆った状態で第２ソルダーレジスト層１９を露光させて、第２ソルダーレジスト層１９のマスク２３、２４で覆っていない被露光部を仮硬化させ（第２仮硬化工程）、次いで、図２（ｅ）に示すように、露光後の第１ソルダーレジスト層１８および第２ソルダーレジスト層１９の未硬化部分を現像により除去してパッド１４ａ用の開口１７および溝２１を形成し（現像工程）、次いで、現像後の第１ソルダーレジスト層１８および第２ソルダーレジスト層１９を加熱して本硬化させる（本硬化工程）。現像工程において、第１ソルダーレジスト層１８の現像と第２ソルダーレジスト層１９の現像は同時でなくてもよく、上記第１仮硬化工程後に第１ソルダーレジスト層１８の現像を行ってパッド１４ａ用の開口１７を形成した後、上記第２光硬化性樹脂適用工程を行ってもよい。なお、図中、未硬化の光硬化性樹脂部分は、点斜線で示している。
【００２４】
上記製造方法において、第１ソルダーレジスト層１８および第２ソルダーレジスト層１９を形成するための光硬化性樹脂フィルムとしては、市販のものを用いることができ、例えば、感光性でシート状のドライフィルム（デュポン社製、商品名「ＲＩＳＴＯＮ（厚さ３８μｍ）」や、太陽インキ製造株式会社製、商品名「ＰＦＲ−８００  ＡＵＳ  ４１０（厚さ２５μｍ）」や、ニチゴーモートン社製、商品名「ＮＩＴ２１５（厚さ１５μｍ）」）等を選択すること可能である。また、第１ソルダーレジスト層１８および第２ソルダーレジスト層１９は無機フィラーを１５〜３５ｍａｓｓ％含有してよい。
【００２５】
また、上記第１および第２仮硬化工程にて使用するマスク２３、２４としては、例えば、市販の公知のマスク材料から、エッチング加工や、アディティブ加工、レーザ加工等の常法によって形成したものを用いることができる。そして、マスク材料としては、例えば、ニッケル合金や、ニッケル−コバルト合金等の金属からなるメタルマスクや、エポキシ樹脂や、ポリイミド樹脂等の樹脂からなるプラスチックマスクを用いることができる。また、これらの仮硬化工程においては、Ｉ線、Ｈ線、Ｇ線の全てを含む紫外線を第１ソルダーレジスト層１８および第２ソルダーレジスト層１９に照射することが好ましい。また、直描型露光機による露光でも可能である。
【００２６】
上記現像工程では、現像液として既知の低濃度のアルカリ性水溶液を使用することができ、具体的には、例えば、１ｍａｓｓ％〜３ｍａｓｓ％の炭酸ナトリウム（Ｎａ２ＣＯ３）水溶液、炭酸カリウム（Ｋ２ＣＯ３）水溶液、リン酸ナトリウム（Ｎａ２ＰＯ３）水溶液、リン酸カリウム（Ｋ３ＰＯ３）水溶液、酢酸ナトリウム（ＣＨ２ＣＯＯＮａ）水溶液、硝酸ナトリウム（ＮａＮＯ３）水溶液等を使用することができる。
【００２７】
上記本硬化工程における加熱条件としては、従来からソルダーレジスト層を本硬化させるために用いられているソルダーレジスト材料の種類等に応じた加熱条件を用いることができる。
【００２８】
上述した実施形態のプリント配線板の製造方法によれば、ソルダーレジスト１６にパッド１４ａに対応した開口１７を形成できるとともに、基部絶縁層１２、特に基部絶縁層１２上の配線１４ｂに達しない溝２１を形成することができる。
【００２９】
次いで、この発明の他の実施形態のプリント配線板について図３および図４を参照して説明する。ここで図３は、この発明の第２の実施形態のプリント配線板を示すものであり、（ａ）はその斜視図であり、（ｂ）はその要部の平面図である。また、図４（ａ）、（ｂ）はそれぞれ、図３のプリント配線板の変形例を示した図３（ｂ）と同様の箇所の平面図である。なお、これらの実施形態のプリント配線板３０において、図１で示した実施形態のプリント配線板と同様の要素については同じ符号を付すものとし、詳細な説明は省略する。
【００３０】
図３に示すように、この実施形態のプリント配線板３０は、ソルダーレジスト層１６に、半導体チップの外周縁に沿う溝３１を有しており、この溝３１は、図１を参照して説明した例と同様、溝３１の底部３１ｂが第１ソルダーレジスタ層１８の外側面で構成される。この溝３１は、平面視で略四角形に形成されているものの、少なくとも一つ（ここでは全て）の角部３２において、辺部３３に対して溝幅が増大した拡幅部３４が形成されている点で図１の例とは異なる。ここで辺部３３における溝幅Ｗｓは、図３（ｂ）に示すように、溝３１の一方の側壁部３３ａから対向する他方の側壁部３３ｂまで距離を指し、拡幅部３４における溝幅Ｗｃは、辺部３３の内側の側壁部３３ａあるいはこの内側の側壁部３３ａを延長した仮想線ｐ１と、この内側の側壁部３３ａまたは仮想線と平行をなすように外側の側壁部３３ｂ側に引いた拡幅部３４の接線ｐ２とのなす距離を指すものとする。仮に、拡幅部３４が内側の角ｆを通りかつ溝中心線ｃに対して４５°をなす線ｐ３に対して非対称の場合（図示せず）には、該線ｐ３の一方側で測定した拡幅部の溝幅Ｗｃと、同様にして線ｐ３の他方側で測定した拡幅部の溝幅Ｗｃとの平均値を拡幅部３４の幅とする。
【００３１】
このように、溝３１の角部３２に拡幅部３４を設けることにより、角部３２に大きな丸みを形成することができ、角に起因した、アンダーフィル（フィレット）へのクラックの発生を防ぐことができるとともに、角部３２の位置においてアンダーフィルの量を増大させ得て、半導体装置の機械的強度をより高めることができる。また、拡幅部３４が余分なアンダーフィルのバッファとしても機能し、半導体チップの周囲により均一なフィレットを形成することができる。好ましい拡幅部３４の溝幅Ｗｃは、辺部３３における溝幅Ｗｓの１１０％〜２００％であり、拡幅部３４の溝幅Ｗｃが小さすぎると拡幅部３４による上記効果が十分に得られない可能性があり、逆に拡幅部３４の溝幅Ｗｃが大きすぎると半導体チップとプリント配線板１０との隙間に充填すべきアンダーフィルが拡幅部３４内に流れ出てしまい、空洞化の原因になるか、あるいは半導体チップと第２ソルダーレジスト層１９との間を十分に封止するためにより多くのアンダーフィル材が必要になる。
【００３２】
なお、拡幅部３４の形状に特に限定はなく、図３に示したような円形の一部を欠いた形状のほか、図４（ａ）に示すような楕円の一部を欠いた形状や図４（ｂ）に示すような矩形の一部を欠いた形状とすることができる。また、拡幅部３４の数や配置位置についても適宜変更することができる。
【００３３】
次に、図１で説明した実施形態のプリント配線板１０に半導体素子としての半導体チップに実装した、この発明の実施形態の半導体装置について説明する。図５は、この発明の一実施形態の半導体装置の、図１（ｃ）と同様の位置における断面図である。
【００３４】
図示のように、この実施形態の半導体装置４０は、プリント配線板１０と、プリント配線板１０上に半田等からなるバンプ４２を介してフリップチップ接合された半導体チップ４４と、半導体チップ４４とプリント配線板１０との隙間を充填するアンダーフィル４６とを備えている。図示のように、半導体チップ４４の周縁に沿ってソルダーレジスト層１６上に形成された溝２１は、プリント配線板１０の基部絶縁層１２上の配線１４ｂには到達しない。また、当該溝２１によってアンダーフィル４６が堰止められて、均一なフィレットが形成されるとともに、溝２１の外周側へのアンダーフィル４６の流出が阻止される。
【００３５】
図６はこの発明のさらに別の実施形態の半導体装置を示す、図１（ｃ）と同様の位置における断面図である。この例は、図５で示したような半導体装置４０上に別の半導体装置５２を積層して構成したパッケージオンパッケージ（ＰＯＰ）型半導体装置５０を示すものである。ＰＯＰ型半導体装置５０は、例えば、ＣＰＵが搭載された下段の半導体装置４０と、メモリが搭載された上段の半導体装置５２とで構成することができ、下段の半導体装置４０の下面に設けられた外部端子（図示せず）を介して、外部電子機器のマザーボードなどに実装することができる。図６の実施形態の半導体装置５０では、下側の半導体装置４０において基部絶縁層１２上のソルダーレジスト層１６に、基部絶縁層１２上の配線１４ｂに到達しない溝２１を形成している。なお、上段の半導体装置５２では、半導体チップ５４とプリント配線板５６とをワイヤボンディング５８により接合しているが、下段の半導体装置４０と同様、フリップチップ接合するとともに、ソルダーレジスト層にアンダーフィルを誘導する同様の溝を形成してもよい。
【産業上の利用可能性】
【００３６】
かくしてこの発明により、半導体素子とプリント配線板との間にアンダーフィルを充填するとともに、基板周辺部へのアンダーフィルの流出を阻止しつつ、マイグレーションの発生を防ぐことが可能なプリント配線板およびその製造方法ならびに半導体装置を提供することが可能となった。
【符号の説明】
【００３７】
１０、３０  プリント配線板
１２  基部絶縁層
１２ａ  第１の面
１２ｂ  第２の面
１４  導体層
１４ａ  パッド
１４ｂ  配線
１６  ソルダーレジスト層
１７  開口
１８  第１ソルダーレジスト層
１９  第２ソルダーレジスト層
２１、３１  溝
２１ａ  溝側壁部
２１ｂ  溝底部
３４  拡幅部
４０、５０  半導体装置
４２  バンプ
４４  半導体チップ
４６  アンダーフィル
【図１】
2017092327.tif 000003
【図２】
2017092327.tif 000004
【図３】
2017092327.tif 000005
【図４】
2017092327.tif 000006
【図５】
2017092327.tif 000007
【図６】
2017092327.tif 000008
【図７】
2017092327.tif 000009