(57)【要約】【課題】ブーストコンバータにおけるコンダクションロスを削減する。【解決手段】実施形態によれば、ブーストコンバータは、インダクタと、第１のスイッチング素子と、第２のスイッチング素子と、第３のスイッチング素子と、検出回路とを含む。インダクタは、第１のノードに接続される第１の端子と第２のノードに接続される第２の端子とを持つ。第１のスイッチング素子は、第２のノードと第３のノードとの間を短絡または開放する。第２のスイッチング素子は、第２のノードと第４のノードとの間を短絡または開放する。第３のスイッチング素子は、第２のノードと第１のノードおよび第３のノードのいずれか一方との間を短絡または開放する。検出回路は、インダクタを流れる電流の方向を検出し、検出結果に応じて第３のスイッチング素子をＯＮ状態にする。【選択図】図１
2017060231.tif 000002
【特許請求の範囲】
【請求項１】
第１のノードに接続される第１の端子と第２のノードに接続される第２の端子とを持つインダクタと、
前記第２のノードと第３のノードとの間を短絡または開放する第１のスイッチング素子と、
前記第２のノードと第４のノードとの間を短絡または開放する第２のスイッチング素子と、
前記第２のノードと前記第１のノードおよび前記第３のノードのいずれか一方との間を短絡または開放する第３のスイッチング素子と、
前記インダクタを流れる電流の方向を検出し、検出結果に応じて前記第３のスイッチング素子をＯＮ状態にする検出回路と
を具備する、ブーストコンバータ。
【請求項２】
前記検出回路は、前記第２のノードの電圧と前記第４のノードの電圧とを比較することによって前記インダクタを流れる電流の方向を検出する、請求項１記載のブーストコンバータ。
【請求項３】
前記第４のノードの電圧に直流オフセットを加えるオフセット回路をさらに具備し、
前記検出回路は、前記第２のノードの電圧と前記直流オフセットを加えられた前記第４のノードの電圧とを比較することによって前記インダクタを流れる電流の方向を検出する、
請求項１記載のブーストコンバータ。
【請求項４】
前記検出回路の出力に応じて前記第３のスイッチング素子を所定期間に亘ってＯＮ状態にする制御信号を生成する制御回路をさらに具備する、請求項１記載のブーストコンバータ。
【請求項５】
前記検出回路は、前記第３のスイッチング素子がＯＮ状態である時に前記第１のノードの電圧および前記第２のノードの電圧が一致したことを検出すると、当該第３のスイッチング素子をＯＦＦ状態にする、請求項１記載のブーストコンバータ。
【請求項６】
前記検出回路は、前記第３のスイッチング素子がＯＮ状態からＯＦＦ状態に復帰すると前記第１のノードの電圧および前記第２のノードの電圧の大小関係を検出し、前記第１のノードの電圧が前記第２のノードの電圧よりも高ければ前記第３のスイッチング素子の次回のＯＮ期間を短縮し、前記第１のノードの電圧が前記第２のノードの電圧よりも低ければ前記第３のスイッチング素子の次回のＯＮ期間を延長する、請求項１記載のブーストコンバータ。
【請求項７】
前記検出回路は、前記第３のスイッチング素子がＯＮ状態からＯＦＦ状態に復帰すると前記インダクタを流れる電流の方向を再検出し、前記インダクタの第１の端子から第２の端子に向かって電流が流れていれば前記第３のスイッチング素子の次回のＯＮ期間を短縮し、前記インダクタの第２の端子から第１の端子に向かって電流が流れていれば前記第３のスイッチング素子の次回のＯＮ期間を延長する、請求項１記載のブーストコンバータ。
【請求項８】
前記第１のスイッチング素子および前記第２のスイッチング素子のＯＮ／ＯＦＦを制御する制御回路をさらに具備し、
前記検出回路は、前記第１のスイッチング素子および前記第２のスイッチング素子のＯＦＦ期間内に前記インダクタを流れる電流の方向を検出し、検出結果に応じて前記第３のスイッチング素子をＯＮ状態にする、
請求項１記載のブーストコンバータ。
【請求項９】
第１のノードに接続される第１の端子と第２のノードに接続される第２の端子とを持つインダクタと、
前記第２のノードと第３のノードとの間を短絡または開放する第１のスイッチング素子と、
前記第２のノードと第４のノードとの間を短絡または開放する第２のスイッチング素子と、
前記インダクタを流れる電流の方向を検出し、検出結果に応じて前記第１のスイッチング素子をＯＮ状態にする検出回路と
を具備する、ブーストコンバータ。
【請求項１０】
請求項１記載のブーストコンバータと、
前記ブーストコンバータの入力直流電圧を発生する電源と
を具備する、電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
実施形態は、電源回路に関する。
【背景技術】
【０００２】
電源回路において、負荷の駆動電圧を生成するためにブーストコンバータが用いられることがある。具体的には、ブーストコンバータは、直流電源によって発生した入力電圧を昇圧することで負荷の駆動電圧を生成する。ブーストコンバータに含まれるインダクタに電流が逆流すると、当該インダクタに接続されたスイッチング素子の寄生ダイオード（ボディダイオード）に電流が流れ、コンダクションロスを生じることがある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−１８１３３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
実施形態は、ブーストコンバータにおけるコンダクションロスを削減することを目的とする。
【課題を解決するための手段】
【０００５】
実施形態によれば、ブーストコンバータは、インダクタと、第１のスイッチング素子と、第２のスイッチング素子と、第３のスイッチング素子と、検出回路とを含む。インダクタは、第１のノードに接続される第１の端子と第２のノードに接続される第２の端子とを持つ。第１のスイッチング素子は、第２のノードと第３のノードとの間を短絡または開放する。第２のスイッチング素子は、第２のノードと第４のノードとの間を短絡または開放する。第３のスイッチング素子は、第２のノードと第１のノードおよび第３のノードのいずれか一方との間を短絡または開放する。検出回路は、インダクタを流れる電流の方向を検出し、検出結果に応じて第３のスイッチング素子をＯＮ状態にする。
【０００６】
別の実施形態によれば、ブーストコンバータは、インダクタと、第１のスイッチング素子と、第２のスイッチング素子と、検出回路とを含む。インダクタは、第１のノードに接続される第１の端子と第２のノードに接続される第２の端子とを持つ。第１のスイッチング素子は、第２のノードと第３のノードとの間を短絡または開放する。第２のスイッチング素子は、第２のノードと第４のノードとの間を短絡または開放する。検出回路は、インダクタを流れる電流の方向を検出し、検出結果に応じて第１のスイッチング素子をＯＮ状態にする。
【図面の簡単な説明】
【０００７】
【図１】第１の実施形態に係るブーストコンバータを例示するブロック図。
【図２】ブーストコンバータの基本回路を例示する回路図。
【図３】図２のブーストコンバータの動作を例示するタイミングチャート。
【図４】図１のブーストコンバータの動作を例示するタイミングチャート。
【図５】第２の実施形態に係るブーストコンバータを例示するブロック図。
【図６】図５のブーストコンバータの動作を例示するタイミングチャート。
【図７】第３の実施形態に係るブーストコンバータを例示するブロック図。
【図８】図７のブーストコンバータの動作を例示するタイミングチャート。
【図９】第４の実施形態に係るブーストコンバータを例示するブロック図。
【図１０】第５の実施形態に係るブーストコンバータを例示するブロック図。
【図１１】第６の実施形態に係るブーストコンバータを例示するブロック図。
【図１２】第７の実施形態に係るブーストコンバータを例示するブロック図。
【図１３】第８の実施形態に係るブーストコンバータを例示するブロック図。
【図１４】図１３のブーストコンバータの動作を例示するタイミングチャート。
【図１５】図１３のブーストコンバータの動作を例示するタイミングチャート。
【図１６】第９の実施形態に係るブーストコンバータを例示するブロック図。
【図１７】第１０の実施形態に係るブーストコンバータを例示するブロック図。
【図１８】第１１の実施形態に係る電源回路を例示するブロック図。
【発明を実施するための形態】
【０００８】
以下、図面を参照しながら実施形態の説明が述べられる。尚、以降、説明済みの要素と同一または類似の要素には同一または類似の符号が付され、重複する説明は基本的に省略される。
【０００９】
図２には、ブーストコンバータの基本回路が例示される。ブーストコンバータは、入力電圧ＶＩＮを昇圧することによって出力電圧ＶＯＵＴを生成する。ブーストコンバータは、インダクタＬと、ｎＭＯＳＦＥＴ（ｎ−ｔｙｐｅ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）スイッチＳ１と、ダイオードＳ２とを含む。さらに、図２には、インダクタＬ、ｎＭＯＳスイッチＳ１およびダイオードＳ２の共通ノード（スイッチングノード）の寄生キャパシタＣＬＸも示されている。
【００１０】
図２のブーストコンバータは、図３に例示されるように動作する。図３では、ｎＭＯＳＦＥＴのゲート端子に供給される制御信号φＴ、インダクタＬを流れる電流（以降、インダクタ電流と称される）ＩＬ、ならびに、スイッチングノードの電圧ＶＬＸの過渡波形が示される。
【００１１】
タイミングｔ００よりも前の期間では、制御信号φＴがＨｉｇｈレベルであるのでｎＭＯＳＦＥＴスイッチＳ１はＯＮ状態にある。故に、ＶＬＸ＞ＶＩＮが成立し、インダクタ電流ＩＬは正方向（図２の矢印の方向）に流れる。
【００１２】
タイミングｔ００に、制御信号φＴが立ち下がりｎＭＯＳＦＥＴスイッチＳ１はＯＮ状態からＯＦＦ状態へと遷移し、インダクタＬに逆起電力が生じる。故に、タイミングｔ００以降も正方向のインダクタ電流ＩＬが引き続き流れて寄生キャパシタＣＬＸを充電するので、スイッチングノードの電圧ＶＬＸは上昇する（フェーズ（１））。
【００１３】
タイミングｔ０１に、スイッチングノードの電圧ＶＬＸは、出力電圧ＶＯＵＴおよびダイオードＳ２の順方向電圧の和に到達し、当該ダイオードＳ２がＯＦＦ状態からＯＮ状態に遷移する。インダクタ電流ＩＬは、ダイオードＳ２を介して平滑化キャパシタおよび負荷（抵抗器）に供給される（フェーズ（２））。なお、フェーズ（２）では、ＶＬＸ＞ＶＩＮなので、インダクタ電流ＩＬは次第に減少する。
【００１４】
タイミングｔ０２に、インダクタ電流ＩＬの供給が停止し（ＩＬ＝０）、ダイオードＳ２はＯＦＦ状態となる。ｎＭＯＳＦＥＴスイッチＳ１およびダイオードＳ２がいずれもＯＦＦ状態にあるので、寄生キャパシタＣＬＸに溜まった電荷がインダクタＬを介して入力側に逆流してスイッチングノードの電圧ＶＬＸは減少し始める。タイミングｔ０３に、ＶＬＸ＝ＶＩＮとなると、インダクタ電流ＩＬは増加に転じるものの、インダクタＬに逆起電力が生じるのでスイッチングノードの電圧ＶＬＸは減少し続ける。タイミングｔ０４に、スイッチングノードの電圧ＶＬＸが−ＶＤに到達すると、ｎＭＯＳＦＥＴスイッチＳ１のドレイン−バルク間のボディダイオードがＯＦＦ状態からＯＮ状態に遷移する（フェーズ（３））。ＶＤは、ボディダイオードの順方向電圧を表す。
【００１５】
タイミングｔ０５に制御信号φＴが立ち上がる（すなわち、ｎＭＯＳＦＥＴスイッチＳ１がＯＦＦ状態からＯＮ状態に遷移する）まで、ｎＭＯＳＦＥＴスイッチＳ１のボディダイオードを介して負方向のインダクタ電流ＩＬが流れ続ける（フェーズ（４））。
【００１６】
図２のブーストコンバータは、図３のフェーズ（３）およびフェーズ（４）に示されるように、負方向のインダクタ電流ＩＬが流れることで、スイッチングノードの電圧ＶＬが過度に減少し、ｎＭＯＳＦＥＴスイッチＳ１のボディダイオードが導通してコンダクションロスが発生する。そこで、後述される各実施形態に係るブーストコンバータは、インダクタＬに負方向の電流が流れることを阻止することで、コンダクションロスを削減する。
【００１７】
（第１の実施形態）  
第１の実施形態に係るブーストコンバータは、第１の入力端子ＶＩＮ１および第２の入力端子ＶＩＮ２の間に印加される直流電圧を昇圧し、出力電圧を出力端子ＶＯＵＴ１を介して図示されない負荷（例えば、電子機器であってもよいし、二次電池であってもよい）へと供給する。第１の入力端子ＶＩＮ１および第２の入力端子ＶＩＮ２は、例えば熱電素子などの図示されない直流電源に接続されてよい。
【００１８】
図１に例示されるように、第１の実施形態に係るブーストコンバータは、インダクタＬと、検出回路１１０と、スイッチング素子Ｓ１２１と、スイッチング素子Ｓ１２２と、スイッチング素子Ｓ１２３とを含む。図１のブーストコンバータは、第１の入力端子ＶＩＮ１として機能する第１のノードと、インダクタＬ、スイッチング素子Ｓ１２１、スイッチング素子Ｓ１２２およびスイッチング素子Ｓ１２３の共通ノードである第２のノード（スイッチングノードと呼ぶこともできる）と、第２の入力端子ＶＩＮ２として機能する第３のノードと、出力端子ＶＯＵＴ１として機能する第４のノードとを含む。
【００１９】
インダクタＬは、第１の端子および第２の端子を持つ。インダクタＬの第１の端子は第１のノードに接続される。インダクタＬの第２の端子は第２のノードに接続される。インダクタＬは、スイッチング素子Ｓ１２１のＯＮ期間に、当該インダクタＬを流れるインダクタ電流（ＩＬ）によって磁気エネルギーを蓄積する。他方、インダクタＬは、スイッチング素子Ｓ１２１のＯＦＦ期間に、蓄積していた磁気エネルギーを電気エネルギーとして放出する。
【００２０】
スイッチング素子Ｓ１２１は、例えばｎＭＯＳＦＥＴを用いて実装可能である。なお、スイッチング素子Ｓ１２１は、単独の素子に相当してもよいし、複数の素子からなる素子群（例えば、並列接続された複数のｎＭＯＳＦＥＴ）に相当してもよい。
【００２１】
スイッチング素子Ｓ１２１は、第１の端子（例えばドレイン端子）、第２の端子（例えばソース端子）および制御端子（例えばゲート端子）を持つ。スイッチング素子Ｓ１２１の第１の端子は第２のノードに接続される。スイッチング素子Ｓ１２１の第２の端子は第３のノードに接続される。スイッチング素子Ｓ１２１の制御端子は、図示されない制御回路によって生成された制御信号φＴを受け取る。制御信号φＴは例えばパルス信号である。スイッチング素子Ｓ１２１は、制御信号φＴに応じて、第２のノードと第３のノードとの間を短絡または開放する。
【００２２】
スイッチング素子Ｓ１２２は、例えばダイオードを用いて実装可能である。スイッチング素子Ｓ１２２は、第１の端子（例えばアノード）および第２の端子（例えばカソード）を持つ。スイッチング素子Ｓ１２２の第１の端子は第２のノードに接続される。スイッチング素子Ｓ１２２の第２の端子は第４のノードに接続される。スイッチング素子Ｓ１２２は、第２のノードと第４のノードとの間を短絡または開放する。
【００２３】
スイッチング素子Ｓ１２２は、スイッチング素子Ｓ１２１がＯＮ状態からＯＦＦ状態へと遷移した後に、インダクタ電流ＩＬを第２のノードから第４のノードの方向へと流す。また、スイッチング素子Ｓ１２２は、第４のノードから第２のノードへの電流の逆流を防止する。
【００２４】
スイッチング素子Ｓ１２３は、第１の端子、第２の端子および制御端子を持つ。スイッチング素子Ｓ１２３の第１の端子は第１のノードに接続される。スイッチング素子Ｓ１２３の第２の端子は第２のノードに接続される。すなわち、スイッチング素子Ｓ１２３はインダクタＬに並列接続される。スイッチング素子Ｓ１２３の制御端子は検出回路１１０からの制御信号を受け取る。スイッチング素子Ｓ１２３は、制御信号に応じて、第１のノードと第２のノードとの間を短絡または開放する。
【００２５】
検出回路１１０は、インダクタ電流ＩＬの方向を検出し、検出結果に応じてスイッチング素子Ｓ１２３をＯＦＦ状態からＯＮ状態に遷移させる。具体的には、検出回路１１０は、インダクタ電流ＩＬが負方向に流れていること、或いは、その兆候（例えば、インダクタ電流ＩＬが零になったこと）を検出すると、スイッチング素子Ｓ１２３をＯＮ状態にする制御信号を生成し、当該制御信号をスイッチング素子Ｓ１２３へと供給する。スイッチング素子Ｓ１２３がＯＮ状態になると、第２のノードから流出する電流（すなわち、第２のノードに溜まった電荷）はスイッチング素子Ｓ１２３へと迂回するので、インダクタＬには負方向の電流が流れない。
【００２６】
図１のブーストコンバータは、図４に例示されるように動作する。図４では、制御信号φＴ、インダクタ電流ＩＬ、スイッチング素子Ｓ１２３の制御信号ＶＳ、スイッチング素子Ｓ１２３を流れる電流ＩＳ、ならびに、スイッチングノードの電圧ＶＬＸの過渡波形が示される。
【００２７】
タイミングｔ１０よりも前の期間では、制御信号φＴがＨｉｇｈレベルであるのでスイッチング素子Ｓ１２１はＯＮ状態にある。故に、ＶＬＸ＜ＶＩＮ１が成立し、インダクタ電流ＩＬは正方向（図１の矢印の方向）に流れる。
【００２８】
タイミングｔ１０に、制御信号φＴが立ち下がり、スイッチング素子Ｓ１２１はＯＮ状態からＯＦＦ状態へと遷移し、インダクタＬに逆起電力が生じる。故に、タイミングｔ１０以降も正方向のインダクタ電流ＩＬが引き続き流れて、スイッチングノードの寄生キャパシタ（図示されない）を充電するので、スイッチングノードの電圧ＶＬＸは上昇する。
【００２９】
タイミングｔ１１に、スイッチングノードの電圧ＶＬＸは、出力電圧（ＶＯＵＴ１）およびスイッチング素子Ｓ１２２としてのダイオードの順方向電圧の和に到達し、当該スイッチング素子Ｓ１２２がＯＦＦ状態からＯＮ状態に遷移する。インダクタ電流ＩＬは、スイッチング素子Ｓ１２２を介して出力端子ＶＯＵＴ１へと導かれる。なお、ＶＬＸ＞ＶＩＮ１なので、タイミングｔ１１以降、インダクタ電流ＩＬは次第に減少する。
【００３０】
タイミングｔ１２に、インダクタ電流ＩＬの供給が停止し（ＩＬ＝０）、スイッチング素子Ｓ１２２はＯＦＦ状態となる。検出回路１１０は、ＩＬ≦０を検出し、スイッチング素子Ｓ１２３をＯＮ状態にする。スイッチング素子Ｓ１２１およびスイッチング素子Ｓ１２２がいずれもＯＦＦ状態にあるので、寄生キャパシタに溜まった電荷がスイッチング素子Ｓ１２３を介して第１のノードへと移動して（すなわち、ＩＳ＜０となり）、スイッチングノードの電圧ＶＬＸは減少し始める。但し、インダクタＬには電流が流れないので、インダクタ電流ＩＬは変化せず逆起電力は生じない。
【００３１】
タイミングｔ１３に、ＶＬＸ＝ＶＩＮ１となると、スイッチングノードの電圧ＶＬＸは変化しなくなり、スイッチング素子Ｓ１２３を流れる電流ＩＳは零に戻る。従って、スイッチング素子Ｓ１２１は、そのボディダイオードがＯＮ状態となることなく、タイミングｔ１４に再びＯＮ状態となる。検出回路１１０は、タイミングｔ１３以降にスイッチング素子Ｓ１２３をＯＦＦ状態に復帰させる。なお、タイミングｔ１２とタイミングｔ１３との間の時間差は、例えばシミュレーションによって推定されてもよいし、試行錯誤的に導出されてもよい。
【００３２】
以上説明したように、第１の実施形態に係るブーストコンバータは、インダクタ電流の逆流またはその兆候を検出すると、インダクタの両端をスイッチング素子によって短絡する。故に、このブーストコンバータによれば、インダクタに負方向の電流が流れないので、当該インダクタに接続されたスイッチング素子の寄生ダイオードによるコンダクションロスを回避することができる。すなわち、このブーストコンバータは、入力電圧を高効率で昇圧できる。
【００３３】
（第２の実施形態）  
図５に例示されるように、第２の実施形態に係るブーストコンバータは、インダクタＬと、検出回路１１０と、スイッチング素子Ｓ１２１と、スイッチング素子Ｓ１２２と、スイッチング素子Ｓ２２３とを含む。
【００３４】
図５の検出回路１１０は、インダクタ電流ＩＬの方向の検出結果に応じてスイッチング素子Ｓ２２３をＯＦＦ状態からＯＮ状態に遷移させる点で、図１の検出回路１１０とは異なる。
【００３５】
スイッチング素子Ｓ２２３は、第１の端子、第２の端子および制御端子を持つ。スイッチング素子Ｓ２２３の第１の端子は第２のノードに接続される。スイッチング素子Ｓ２２３の第２の端子は第３のノードに接続される。すなわち、スイッチング素子Ｓ２２３はスイッチング素子Ｓ１２１に並列接続される。スイッチング素子Ｓ２２３の制御端子は検出回路１１０からの制御信号を受け取る。スイッチング素子Ｓ２２３は、制御信号に応じて、第２のノードと第３のノードとの間を短絡または開放する。
【００３６】
なお、スイッチング素子Ｓ１２１が複数の素子からなる素子群（例えば、並列接続された複数のｎＭＯＳＦＥＴ）に相当する場合には、当該素子群に含まれる一部の素子がスイッチング素子Ｓ１２１およびスイッチング素子Ｓ２２３として時分割動作してもよい。
【００３７】
図５のブーストコンバータは、図６に例示されるように動作する。図６では、制御信号φＴ、インダクタ電流ＩＬ、スイッチング素子Ｓ２２３の制御信号ＶＳ、スイッチング素子Ｓ２２３を流れる電流ＩＳ、ならびに、スイッチングノードの電圧ＶＬＸの過渡波形が示される。
【００３８】
タイミングｔ２０よりも前の期間では、制御信号φＴがＨｉｇｈレベルであるのでスイッチング素子Ｓ１２１はＯＮ状態にある。故に、ＶＬＸ＜ＶＩＮ１が成立し、インダクタ電流ＩＬは正方向（図５の矢印の方向）に流れる。
【００３９】
タイミングｔ２０に、制御信号φＴが立ち下がり、スイッチング素子Ｓ１２１はＯＮ状態からＯＦＦ状態へと遷移し、インダクタＬに逆起電力が生じる。故に、タイミングｔ２０以降も正方向のインダクタ電流ＩＬが引き続き流れて、スイッチングノードの寄生キャパシタ（図示されない）を充電するので、スイッチングノードの電圧ＶＬＸは上昇する。
【００４０】
タイミングｔ２１に、スイッチングノードの電圧ＶＬＸは、出力電圧（ＶＯＵＴ１）およびスイッチング素子Ｓ１２２としてのダイオードの順方向電圧の和に到達し、当該スイッチング素子Ｓ１２２がＯＦＦ状態からＯＮ状態に遷移する。インダクタ電流ＩＬは、スイッチング素子Ｓ１２２を介して出力端子ＶＯＵＴ１へと導かれる。なお、ＶＬＸ＞ＶＩＮ１なので、タイミングｔ２１以降、インダクタ電流ＩＬは次第に減少する。
【００４１】
タイミングｔ２２に、インダクタ電流ＩＬの供給が停止し（ＩＬ＝０）、スイッチング素子Ｓ１２２はＯＦＦ状態となる。検出回路１１０は、ＩＬ≦０を検出し、スイッチング素子Ｓ２２３をＯＮ状態にする。スイッチング素子Ｓ１２１およびスイッチング素子Ｓ１２２がいずれもＯＦＦ状態にあるので、寄生キャパシタに溜まった電荷がスイッチング素子Ｓ２２３を介して第３のノードへと移動して（すなわち、ＩＳ＞０となり）、スイッチングノードの電圧ＶＬＸは減少し始める。但し、インダクタＬには電流が流れないので、インダクタ電流ＩＬは変化せず逆起電力は生じない。
【００４２】
タイミングｔ２３に、ＶＬＸ＝ＶＩＮ２となると、スイッチング素子Ｓ２２３を流れる電流ＩＳは零に戻る。他方、ＶＬＸ＜ＶＩＮ１なので、インダクタＬには正方向のインダクタ電流ＩＬが流れ始める。検出回路１１０は、タイミングｔ２３以降にスイッチング素子Ｓ２２３をＯＦＦ状態に復帰させる。なお、タイミングｔ２２とタイミングｔ２３との間の時間差は、例えばシミュレーションによって推定されてもよいし、試行錯誤的に導出されてもよい。
【００４３】
スイッチング素子Ｓ２２３がタイミングｔ２３よりも遅れてＯＦＦ状態となると、インダクタＬと寄生キャパシタとによるＬＣ共振が発生する。ＬＣ共振は時間の経過と共に収束し、ＶＬＸ＝ＶＩＮ１、ＩＬ＝０にセトリングする。
【００４４】
タイミングｔ２３以降にＬＣ共振が発生したとしても、スイッチングノードの電圧ＶＬＸがＶＩＮ２を下回ることはない。従って、スイッチング素子Ｓ１２１は、そのボディダイオードがＯＮ状態となることなく、タイミングｔ２５に再びＯＮ状態となる。
【００４５】
なお、インダクタＬに発生する起電力が小さければ、当該インダクタＬによるコンダクションロスは小さくその影響は無視することができる。また、インダクタＬのインダクタンスを小さく設計したり、制御信号φＴのＯＦＦ期間を長く設計したりすることで、ＬＣ共振による影響を緩和することもできる。
【００４６】
以上説明したように、第２の実施形態に係るブーストコンバータは、インダクタ電流の逆流またはその兆候を検出すると、スイッチングノードと低電位側の入力端子との間をスイッチング素子によって短絡する。故に、このブーストコンバータによれば、インダクタに負方向の電流が流れないので、当該インダクタに接続されたスイッチング素子の寄生ダイオードによるコンダクションロスを回避することができる。すなわち、このブーストコンバータは、入力電圧を高効率で昇圧できる。
【００４７】
（第３の実施形態）  
図７に例示されるように、第３の実施形態に係るブーストコンバータは、インダクタＬと、検出回路１１０と、スイッチング素子Ｓ１２１と、スイッチング素子Ｓ３２２と、スイッチング素子Ｓ１２３とを含む。図７のスイッチング素子Ｓ１２１は、制御信号φＴ１を受け取る点で、図１のスイッチング素子Ｓ１２１とは異なる。
【００４８】
スイッチング素子Ｓ３２２は、例えばｐＭＯＳＦＥＴ（ｐ−ｔｙｐｅ  ＭＯＳＦＥＴ）を用いて実装可能である。スイッチング素子Ｓ３２２は、第１の端子（例えばドレイン端子）、第２の端子（例えばソース端子）および制御端子（例えばゲート端子）を持つ。スイッチング素子Ｓ３２２の第１の端子は第２のノードに接続される。スイッチング素子Ｓ３２３の第２の端子は第４のノードに接続される。スイッチング素子Ｓ３２２の制御端子は、図示されない制御回路によって生成された制御信号φＴ２を受け取る。制御信号φＴ２は例えばパルス信号である。スイッチング素子Ｓ３２２は、制御信号φＴ２に応じて、第２のノードと第４のノードとの間を短絡または開放する。
【００４９】
スイッチング素子Ｓ３２２は、スイッチング素子Ｓ１２１がＯＮ状態からＯＦＦ状態へと遷移した後に、インダクタ電流ＩＬを第２のノードから第４のノードの方向へと流す。また、典型的には、制御信号φＴ２によって、スイッチング素子Ｓ３２２は、第４のノードから第２のノードへの電流の逆流を防止するように制御される。
【００５０】
図７のブーストコンバータは、図８に例示されるように動作する。図８では、制御信号φＴ１、制御信号φＴ２、インダクタ電流ＩＬ、スイッチング素子Ｓ１２３の制御信号ＶＳ、スイッチング素子Ｓ１２３を流れる電流ＩＳ、ならびに、スイッチングノードの電圧ＶＬＸの過渡波形が示される。
【００５１】
タイミングｔ３０よりも前の期間では、制御信号φＴ１および制御信号φＴ２が共にＨｉｇｈレベルであるので、スイッチング素子Ｓ１２１はＯＮ状態にあり、スイッチング素子Ｓ３２２はＯＦＦ状態にある。故に、ＶＬＸ＜ＶＩＮ１が成立し、インダクタ電流ＩＬは正方向（図７の矢印の方向）に流れる。
【００５２】
タイミングｔ３０に、制御信号φＴ１および制御信号φＴ２が共に立ち下がり、スイッチング素子Ｓ１２１はＯＮ状態からＯＦＦ状態へと遷移し、スイッチング素子Ｓ３２２はＯＦＦ状態からＯＮ状態へと遷移し、インダクタＬに逆起電力が生じる。故に、タイミングｔ３０以降も正方向のインダクタ電流ＩＬが引き続き流れて、スイッチングノードの寄生キャパシタ（図示されない）を充電するので、スイッチングノードの電圧ＶＬＸは上昇する。
【００５３】
タイミングｔ３１に、スイッチングノードの電圧ＶＬＸは出力電圧（ＶＯＵＴ１）を僅かに超え、インダクタ電流ＩＬはスイッチング素子Ｓ３２２を介して出力端子ＶＯＵＴ１へと導かれる。なお、ＶＬＸ＞ＶＩＮ１なので、タイミングｔ３１以降、インダクタ電流ＩＬは次第に減少する。
【００５４】
タイミングｔ３２に、インダクタ電流ＩＬの供給は停止し（ＩＬ＝０）、制御信号φＴ２が立ち上がってスイッチング素子Ｓ３２２はＯＦＦ状態となる。検出回路１１０は、ＩＬ≦０を検出し、スイッチング素子Ｓ１２３をＯＮ状態にする。スイッチング素子Ｓ１２１およびスイッチング素子Ｓ３２２がいずれもＯＦＦ状態にあるので、寄生キャパシタに溜まった電荷がスイッチング素子Ｓ１２３を介して第１のノードへと移動して（すなわち、ＩＳ＜０となり）、スイッチングノードの電圧ＶＬＸは減少し始める。但し、インダクタＬには電流が流れないので、インダクタ電流ＩＬは変化せず逆起電力は生じない。
【００５５】
タイミングｔ３３に、ＶＬＸ＝ＶＩＮ１となると、スイッチングノードの電圧ＶＬＸは変化しなくなり、スイッチング素子Ｓ１２３を流れる電流ＩＳは零に戻る。従って、スイッチング素子Ｓ１２１は、そのボディダイオードがＯＮ状態となることなく、タイミングｔ３４に再びＯＮ状態となる。検出回路１１０は、タイミングｔ３３以降にスイッチング素子Ｓ１２３をＯＦＦ状態に復帰させる。なお、タイミングｔ３２とタイミングｔ３３との間の時間差は、例えばシミュレーションによって推定されてもよいし、試行錯誤的に導出されてもよい。
【００５６】
以上説明したように、第３の実施形態に係るブーストコンバータは、インダクタ電流の逆流またはその兆候を検出すると、インダクタの両端をスイッチング素子によって短絡する。故に、このブーストコンバータによれば、インダクタに負方向の電流が流れないので、当該インダクタに接続されたスイッチング素子の寄生ダイオードによるコンダクションロスを回避することができる。すなわち、このブーストコンバータは、入力電圧を高効率で昇圧できる。
【００５７】
また、本実施形態に係るブーストコンバータは、スイッチングノードと出力端子との間をダイオードではなくトランジスタスイッチによって接続する。故に、係るトランジスタスイッチのＯＮ／ＯＦＦタイミングを制御信号を用いて制御することができる。
【００５８】
（第４の実施形態）  
図９に例示されるように、第４の実施形態に係るブーストコンバータは、インダクタＬと、検出回路４１０と、スイッチング素子Ｓ１２１と、スイッチング素子Ｓ１２２と、スイッチング素子Ｓ１２３とを含む。
【００５９】
図９のスイッチング素子Ｓ１２３は、検出回路４１０から制御信号を受け取る点で図１のスイッチング素子Ｓ１２３とは異なる。
【００６０】
検出回路４１０は、例えばコンパレータを用いて、第２のノードの電圧と第４のノードの電圧とを比較することによって、インダクタ電流ＩＬの方向を検出する。そして、検出回路４１０は、検出結果に応じてスイッチング素子Ｓ１２３をＯＦＦ状態からＯＮ状態に遷移させる。
【００６１】
インダクタ電流ＩＬが正方向に流れてスイッチング素子Ｓ１２２を介して出力端子ＶＯＵＴ１へと導かれているならば、第２のノードの電圧は第４のノードの電圧よりも高い状態にある。他方、第２のノードの電圧が第４の電圧を下回ると、インダクタ電流ＩＬの方向が反転する。故に、第２のノードおよび第４のノードの電圧を比較することでインダクタ電流ＩＬの方向を推定することができる。
【００６２】
具体的には、検出回路４１０は、スイッチングノードの電圧ＶＬＸが出力電圧ＶＯＵＴ１未満であること、或いは、その兆候（例えば、ＶＬＸ＝ＶＯＵＴ１になったこと）を検出すると、スイッチング素子Ｓ１２３をＯＮ状態にする制御信号を生成し、当該制御信号をスイッチング素子Ｓ１２３へと供給する。スイッチング素子Ｓ１２３がＯＮ状態になると、第２のノードから流出する電流はスイッチング素子Ｓ１２３へと迂回するので、インダクタＬには負方向の電流が流れない。
【００６３】
以上説明したように、第４の実施形態に係るブーストコンバータは、スイッチングノードの電圧と出力端子の電圧とを比較することで、インダクタ電流の逆流またはその兆候を検出する。故に、このブーストコンバータによれば、インダクタ電流を直接的に検出する場合に比べて簡易な回路を用いて検出回路を実装することができる。
【００６４】
（第５の実施形態）  
図１０に例示されるように、第５の実施形態に係るブーストコンバータは、インダクタＬと、検出回路４１０と、スイッチング素子Ｓ１２１と、スイッチング素子Ｓ１２２と、スイッチング素子Ｓ１２３と、オフセット回路５３０とを含む。
【００６５】
図１０の検出回路４１０は、第４のノードの電圧（若しくは、第２のノードの電圧）に後述されるオフセット回路５３０によって直流オフセットを加えることで得られる電圧（ＶＯＵＴ１＋ＶＯＦＦＳＥＴ）とスイッチングノードの電圧（ＶＬＸ）とを比較する点で図９の検出回路４１０とは異なる。
【００６６】
オフセット回路５３０は、第４のノードの電圧に所定の直流オフセットを加え、加算結果に相当する電圧を検出回路４１０の入力端子の１つに印加する。オフセット回路５３０は、例えば予め直流オフセットに相当する電荷が充電されたキャパシタであってもよい。
【００６７】
係る直流オフセットを利用することで、インダクタ電流ＩＬが負方向に流れ始めてからスイッチング素子Ｓ１２３がＯＮ状態に切り替わるまでの遅延（すなわち、インダクタＬに負方向の電流が流れる時間）を減少ないしキャンセルすることができる。
【００６８】
直流オフセットは、例えば、スイッチング素子Ｓ１２２のオン抵抗またはスイッチング素子Ｓ１２２としてのダイオードの順方向電圧に基づいて定められてもよいし、検出回路４１０に含まれるコンパレータの入力オフセットに基づいて定められてもよいし、検出回路４１０によってインダクタ電流ＩＬの逆流またはその兆候が検出されてからスイッチング素子Ｓ１２３がＯＮ状態に切り替わるまでの時間差に応じた電圧ＶＬＸの減少量に基づいて定められてもよい。
【００６９】
以上説明したように、第５の実施形態に係るブーストコンバータは、第４のノードの電圧に直流オフセットを加えてから第２のノードの電圧と比較することで、インダクタ電流の逆流またはその兆候を検出する。故に、このブーストコンバータによれば、インダクタ電流が負方向に流れ始めてからスイッチング素子に迂回し始めるまでの遅延（すなわち、インダクタに負方向の電流が流れる時間）を減少ないしキャンセルすることができる。
【００７０】
（第６の実施形態）  
図１１に例示されるように、第６の実施形態に係るブーストコンバータは、インダクタＬと、検出回路６１０と、スイッチング素子Ｓ１２１と、スイッチング素子Ｓ１２２と、スイッチング素子Ｓ１２３と、制御回路６４０とを含む。
【００７１】
図１１のスイッチング素子Ｓ１２３は、制御回路６４０から制御信号を受け取る点で図１のスイッチング素子Ｓ１２３とは異なる。
【００７２】
検出回路６１０は、インダクタ電流ＩＬの方向を検出し、検出結果に応じてスイッチング素子Ｓ１２３をＯＦＦ状態からＯＮ状態に間接的に遷移させる。具体的には、検出回路６１０は、インダクタ電流ＩＬが負方向に流れていること、或いは、その兆候を検出すると、スイッチング素子Ｓ１２３をＯＮ状態にするためのトリガ信号を生成し、当該トリガ信号を制御回路６４０へと供給する。
【００７３】
制御回路６４０は、検出回路６１０から上記トリガ信号を受け取ると、所定期間に亘ってスイッチング素子Ｓ１２３をＯＮ状態にする制御信号を生成し、当該スイッチング素子Ｓ１２３へと供給する。スイッチング素子Ｓ１２３がＯＮ状態になると、第２のノードから流出する電流はスイッチング素子Ｓ１２３へと迂回するので、インダクタＬには負方向の電流が流れない。
【００７４】
所定期間は、好ましくは、スイッチング素子Ｓ１２１のための制御信号φＴのオフ期間内に収まるように設計される。係る設計によれば、スイッチング素子Ｓ１２１のＯＮ期間にスイッチング素子Ｓ１２３がＯＮ状態にならないので、第１のノードおよび第３のノードの短絡を防止することができる。
【００７５】
以上説明したように、第６の実施形態に係るブーストコンバータは、インダクタ電流の逆流またはその兆候を検出すると、迂回用のスイッチング素子を所定期間に亘ってＯＮ状態にする。故に、このブーストコンバータによれば、迂回用のスイッチング素子をＯＦＦ状態に復帰させるタイミングを検出したり、当該タイミングを通知したりする必要がない。従って、迂回用のスイッチング素子の制御に関わる回路を簡易にかつ低消費電力で実装することができる。
【００７６】
（第７の実施形態）  
図１２に例示されるように、第７の実施形態に係るブーストコンバータは、インダクタＬと、検出回路７１０と、スイッチング素子Ｓ１２１と、スイッチング素子Ｓ１２２と、スイッチング素子Ｓ１２３とを含む。
【００７７】
図１２のスイッチング素子Ｓ１２３は、検出回路７１０から制御信号を受け取る点で図１のスイッチング素子Ｓ１２３とは異なる。
【００７８】
検出回路７１０は、インダクタ電流ＩＬの方向を検出し、検出結果に応じてスイッチング素子Ｓ１２３をＯＦＦ状態からＯＮ状態に遷移させる。具体的には、検出回路７１０は、インダクタ電流ＩＬが負方向に流れていること、或いは、その兆候を検出すると、スイッチング素子Ｓ１２３をＯＮ状態にする制御信号を生成し、当該制御信号をスイッチング素子Ｓ１２３へと供給する。スイッチング素子Ｓ１２３がＯＮ状態になると、第２のノードから流出する電流はスイッチング素子Ｓ１２３へと迂回するので、インダクタＬには負方向の電流が流れない。
【００７９】
さらに、検出回路７１０は、スイッチング素子Ｓ１２３がＯＮ状態である時に、第１のノードの電圧および第２のノードの電圧が一致したこと（すなわち、インダクタＬの両端の電位差が零となったこと）を検出すると、当該スイッチング素子Ｓ１２３をＯＦＦ状態へと復帰させる。第１のノードの電圧および第２のノードの電圧が一致したタイミングで、スイッチング素子Ｓ１２３を流れる電流は零となる。故に、係るタイミングに合わせてスイッチング素子Ｓ１２３をＯＦＦ状態へと復帰させることにより、スイッチング素子Ｓ１２１およびスイッチング素子Ｓ１２３が同時にＯＮ状態となって第１のノードおよび第３のノードが短絡する事態を防止することができる。
【００８０】
さらに、スイッチング素子Ｓ１２３を適切なタイミングでＯＦＦ状態にすれば、その後にインダクタＬに余計な正方向の電流が流れないので、スイッチング素子Ｓ１２３を前述のスイッチング素子Ｓ２２３に置き換えた場合にＬＣ発振が発生しない。従って、特に、インダクタ電流が大きくインダクタＬによるコンダクションロスの影響が無視できない場合には、係る影響を効果的に抑制することができる。
【００８１】
以上説明したように、第７の実施形態に係るブーストコンバータは、迂回用のスイッチング素子がＯＮ状態である時に、インダクタの両端の電位差が零になったことを検出すると、当該迂回用のスイッチング素子をＯＦＦ状態へと復帰させる。故に、このブーストコンバータによれば、第１のノードおよび第３のノードの短絡、ならびに、ＬＣ発振の発生を防止することができる。さらに、このブーストコンバータは、迂回用のスイッチング素子のＯＮ期間を固定する方式に比べて、インダクタンスや各ノードの電位の変化に柔軟に適応できる点で有利である。
【００８２】
（第８の実施形態）  
図１３に例示されるように、第８の実施形態に係るブーストコンバータは、インダクタＬと、検出回路８１０と、スイッチング素子Ｓ１２１と、スイッチング素子Ｓ１２２と、スイッチング素子Ｓ２２３とを含む。
【００８３】
図１３のスイッチング素子Ｓ２２３は、検出回路８１０から制御信号を受け取る点で図５のスイッチング素子Ｓ２２３とは異なる。
【００８４】
検出回路８１０は、インダクタ電流ＩＬの方向を検出し、検出結果に応じてスイッチング素子Ｓ２２３をＯＦＦ状態からＯＮ状態に遷移させる。具体的には、検出回路８１０は、インダクタ電流ＩＬが負方向に流れていること、或いは、その兆候を検出すると、スイッチング素子Ｓ２２３を指定期間に亘ってＯＮ状態にする制御信号を生成し、当該制御信号をスイッチング素子Ｓ２２３へと供給する。スイッチング素子Ｓ２２３がＯＮ状態になると、第２のノードから流出する電流はスイッチング素子Ｓ２２３へと迂回するので、インダクタＬには負方向の電流が流れない。
【００８５】
さらに、検出回路８１０は、スイッチング素子Ｓ２２３がＯＮ状態からＯＦＦ状態へと復帰した時に、インダクタ電流ＩＬの方向（または、第１のノードの電圧および第２のノードの電圧の大小関係）を検出する。そして、検出回路８１０は、スイッチング素子Ｓ２２３がＯＮ状態からＯＦＦ状態へと復帰した時のインダクタ電流ＩＬが零である（または、インダクタＬの両端の電位差が零である）ように、スイッチング素子Ｓ２２３のＯＮ期間を負帰還制御する。
【００８６】
具体的には、検出回路８１０は、インダクタ電流ＩＬが正方向である（または、第１のノードの電圧が第２の電圧よりも高い）ならば、スイッチング素子Ｓ２２３の次回のＯＮ期間を短縮する。図１４の動作例では、タイミングｔ６４におけるインダクタ電流ＩＬが正方向である（または、ＶＬＸ＜ＶＩＮ１）ので、スイッチング素子Ｓ１２３の次回のＯＮ期間（ｔ６１０−ｔ６９）は今回のＯＮ期間（ｔ６４−ｔ６２）に比べて短縮される。
【００８７】
他方、検出回路８１０は、インダクタ電流ＩＬが負方向である（または、第１のノードの電圧が第２の電圧よりも低い）ならば、スイッチング素子Ｓ２２３の次回のＯＮ期間を延長する。図１５の動作例では、タイミングｔ６１４におけるインダクタ電流ＩＬが負方向である（または、ＶＬＸ＞ＶＩＮ１）ので、スイッチング素子Ｓ１２３の次回のＯＮ期間（ｔ６２２−ｔ６２１）は今回のＯＮ期間（ｔ６１５−ｔ６１４）に比べて延長される。
【００８８】
以上説明したように、第８の実施形態に係るブーストコンバータは、迂回用のスイッチング素子のＯＮ期間を、当該迂回用のスイッチング素子がＯＦＦ状態へと復帰した時のインダクタ電流の方向またはインダクタの両端の電位差に基づいて負帰還制御する。故に、このブーストコンバータによれば、第１のノードおよび第３のノードの短絡、ならびに、ＬＣ発振の発生を防止することができる。さらに、このブーストコンバータは、迂回用のスイッチング素子のＯＮ期間を固定する方式に比べて、インダクタンスや各ノードの電位の変化に柔軟に適応できる点で有利である。
【００８９】
（第９の実施形態）  
図１６に例示されるように、第９の実施形態に係るブーストコンバータは、インダクタＬと、検出回路９１０と、スイッチング素子Ｓ１２１と、スイッチング素子Ｓ３２２と、スイッチング素子Ｓ１２３と、制御回路９４０とを含む。
【００９０】
図１６のスイッチング素子Ｓ１２１およびスイッチング素子Ｓ３２２は、制御回路９４０から制御信号φＴ１および制御信号φＴ２をそれぞれ受け取る点で、図７のスイッチング素子Ｓ１２１およびスイッチング素子Ｓ３２２とは異なる。図１６のスイッチング素子Ｓ１２３は、検出回路９１０から制御信号を受け取る点で図３のスイッチング素子Ｓ１２３とは異なる。
【００９１】
制御回路９４０は、スイッチング素子Ｓ１２１をＯＮ／ＯＦＦ制御するための制御信号φＴ１を生成し、当該制御信号φＴ１をスイッチング素子Ｓ１２１および検出回路９１０へと出力する。さらに、制御回路９４０は、スイッチング素子Ｓ３２２をＯＮ／ＯＦＦ制御するための制御信号φＴ２を生成し、当該制御信号φＴ２をスイッチング素子Ｓ３２２および検出回路９１０へと出力する。
【００９２】
検出回路９１０は、制御信号φＴ１および制御信号φＴ２に基づいて、スイッチング素子Ｓ１２１およびスイッチング素子Ｓ３２２が共にＯＦＦ状態にある期間を検知する。検出回路９１０は、係る期間において、インダクタ電流ＩＬの方向を検出し、検出結果に応じてスイッチング素子Ｓ１２３をＯＦＦ状態からＯＮ状態に遷移させる。具体的には、検出回路９１０は、インダクタ電流ＩＬが負方向に流れていること、或いは、その兆候を検出すると、スイッチング素子Ｓ１２３をＯＮ状態にする制御信号を生成し、当該制御信号をスイッチング素子Ｓ１２３へと供給する。スイッチング素子Ｓ１２３がＯＮ状態になると、第２のノードから流出する電流はスイッチング素子Ｓ１２３へと迂回するので、インダクタＬには負方向の電流が流れない。
【００９３】
或いは、制御回路９４０がインダクタ電流ＩＬが零となったことを検知してスイッチング素子Ｓ３２２をＯＦＦ状態にするのであれば、検出回路９１０はインダクタ電流ＩＬの方向ではなく制御信号φＴ２に基づいてスイッチング素子Ｓ１２３をＯＮ状態にしてもよい。すなわち、検出回路９１０は、制御信号φＴ２がスイッチング素子Ｓ３２２をＯＦＦ状態にしたこと（例えば、制御信号φＴ２の立ち上がりエッジまたは立ち下がりエッジ）を検出すると、スイッチング素子Ｓ１２３をＯＮ状態にすればよい。
【００９４】
以上説明したように、第９の実施形態に係るブーストコンバータは、他のスイッチング素子のＯＦＦ期間に、迂回用のスイッチング素子をＯＮ状態にする。従って、このブーストコンバータによれば、第１のノードおよび第３のノードの短絡、ならびに、第３のノードおよび第４のノードの短絡を防止することができる。
【００９５】
（第１０の実施形態）  
図１７に例示されるように、第１０の実施形態に係るブーストコンバータは、インダクタＬと、検出回路１０１０と、スイッチング素子Ｓ１０２１と、スイッチング素子Ｓ１２２と、論理回路１０５０とを含む。
【００９６】
スイッチング素子Ｓ１０２１は、例えばｎＭＯＳＦＥＴを用いて実装可能である。なお、スイッチング素子Ｓ１０２１は、単独の素子に相当してもよいし、複数の素子からなる素子群（例えば、並列接続された複数のｎＭＯＳＦＥＴ）に相当してもよい。
【００９７】
スイッチング素子Ｓ１０２１は、第１の端子（例えばドレイン端子）、第２の端子（例えばソース端子）および制御端子（例えばゲート端子）を持つ。スイッチング素子Ｓ１０２１の第１の端子は第２のノードに接続される。スイッチング素子Ｓ１０２１の第２の端子は第３のノードに接続される。スイッチング素子Ｓ１０２１の制御端子は、論理回路１０５０から後述される第３の制御信号を受け取る。第３の制御信号は例えばパルス信号である。スイッチング素子Ｓ１０２１は、第３の制御信号に応じて、第２のノードと第３のノードとの間を短絡または開放する。
【００９８】
検出回路１０１０は、インダクタ電流ＩＬの方向を検出し、検出結果に応じてスイッチング素子Ｓ１０２１をＯＦＦ状態からＯＮ状態に間接的に遷移させる。具体的には、検出回路１０１０は、インダクタ電流ＩＬが負方向に流れていること、或いは、その兆候を検出すると、スイッチング素子Ｓ１０２１をＯＮ状態にするための第１の制御信号を生成し、当該第１の制御信号を論理回路１０５０へと供給する。
【００９９】
論理回路１０５０は、検出回路１０１０からの第１の制御信号と、図示されない制御回路によって生成された第２の制御信号φＴとを受け取る。第２の制御信号φＴは、前述の制御信号φＴまたは制御信号φＴ１と同一または類似であってよい。論理回路１０５０は、第１の制御信号および第２の制御信号φＴを用いて論理演算（例えば、論理和演算）を行うことによって、第３の制御信号を生成する。第３の制御信号は、第１の制御信号に基づくＯＮ期間と第２の制御信号φＴに基づくＯＮ期間とを含む。論理回路１０５０は、第３の制御信号をスイッチング素子Ｓ１０２１へと出力する。
【０１００】
スイッチング素子Ｓ１０２１は、第１の制御信号に基づくＯＮ期間では、前述のスイッチング素子Ｓ２２３として機能する。すなわち、第２のノードから流出する電流はスイッチング素子Ｓ１０２１へと迂回するので、インダクタＬには負方向の電流が流れない。他方、スイッチング素子Ｓ１０２１は、第２の制御信号φＴに基づくＯＮ期間では、前述のスイッチング素子Ｓ１２１として機能する。
【０１０１】
以上説明したように、第１０の実施形態に係るブーストコンバータにおいて、第２のノードと第３のノードとの間に挿入されたスイッチング素子は、インダクタ電流の迂回用のスイッチング素子としても機能する。従って、このブーストコンバータは、よりシンプルな構成で実装可能である。
【０１０２】
（第１１の実施形態）  
前述の第１の実施形態乃至第１０の実施形態に係るブーストコンバータは様々な直流電源に適用することができる。第１１の実施形態に係る電源回路は、図１８に例示されるように、ブーストコンバータ１１００と、直流電源１１６０とを含む。
【０１０３】
ブーストコンバータ１１００は、前述の第１の実施形態乃至第１０の実施形態に係るブーストコンバータである。直流電源１１６０は、例えば熱電素子などの任意の直流電源であってよく、ブーストコンバータ１１００の入力直流電圧を発生する。
【０１０４】
熱電素子は、高温側部材および低温側部材を含み、両者の間の温度差に比例する起電力を発生する。高温側部材は、様々な熱源に熱的に接続されてもよい。具体的には、熱電素子の高温側部材は、車輌、輸送機、機械などの内部で高温になりやすい部位（例えば、モーター、マフラー、エンジン、タイヤなどの付近）に取り付けられてもよい。
【０１０５】
以上説明したように、第１１の実施形態に係る電源回路は、前述の第１の実施形態乃至第１０の実施形態に係るブーストコンバータを搭載する。従って、この電源回路によれば、発生した電圧を高い効率で昇圧し、所望の出力電圧を生成することができる。
【０１０６】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１０７】
１１０，４１０，６１０，７１０，８１０，９１０，１０１０・・・検出回路
５３０・・・オフセット回路
６４０，９４０・・・制御回路
１０５０・・・論理回路
１１００・・・ブーストコンバータ
１１６０・・・直流電源
ＣＬＸ・・・寄生キャパシタ
Ｌ・・・インダクタ
Ｓ１・・・ｎＭＯＳＦＥＴスイッチ
Ｓ１２１，Ｓ１２２，Ｓ１２３，Ｓ２２３，Ｓ３２２，Ｓ１０２１・・・スイッチング素子
Ｓ２・・・ダイオード
【図１】
2017060231.tif 000003
【図２】
2017060231.tif 000004
【図３】
2017060231.tif 000005
【図４】
2017060231.tif 000006
【図５】
2017060231.tif 000007
【図６】
2017060231.tif 000008
【図７】
2017060231.tif 000009
【図８】
2017060231.tif 000010
【図９】
2017060231.tif 000011
【図１０】
2017060231.tif 000012
【図１１】
2017060231.tif 000013
【図１２】
2017060231.tif 000014
【図１３】
2017060231.tif 000015
【図１４】
2017060231.tif 000016
【図１５】
2017060231.tif 000017
【図１６】
2017060231.tif 000018
【図１７】
2017060231.tif 000019
【図１８】
2017060231.tif 000020