(57)【要約】【課題】メモリウィンドウを確保しつつ、低抵抗（Ｏｎ）状態の保持耐性の高い抵抗変化素子を有する半導体装置を提供する。【解決手段】半導体基板ＳＵＢ上に、選択トランジスタＴＲと、選択トランジスタＴＲに直列接続する抵抗変化素子ＲＥＤ１とが配置される抵抗変化メモリにおいて、抵抗変化素子ＲＥＤ１は、高抵抗（Ｏｆｆ）状態への遷移時に正電圧を印加する下部電極Ｅ１と、下部電極Ｅ１と対向する上部電極Ｅ２と、下部電極Ｅ１と上部電極Ｅ２とに挟まれ、遷移金属の酸化物からなる抵抗変化層ＲＥとから構成される。そして、抵抗変化層ＲＥは窒素を含み、下部電極Ｅ１側の窒素濃度が上部電極Ｅ２側の窒素濃度よりも高く、抵抗変化層ＲＥに含まれる窒素は、下部電極Ｅ１側から上部電極Ｅ２側へ向かって連続して低くなる濃度勾配を有する。【選択図】図５
2017092274.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に、トランジスタと、前記トランジスタに直列接続する抵抗変化素子とが配置される抵抗変化メモリを備える半導体装置であって、
前記抵抗変化素子は、
低抵抗状態から高抵抗状態への遷移時に正電圧を印加する第１電極と、
前記第１電極と対向する第２電極と、
前記第１電極と前記第２電極とに挟まれ、遷移金属の酸化物からなる抵抗変化層と、
から構成され、
前記抵抗変化層は、窒素を含み、
前記抵抗変化層における前記第１電極側の窒素濃度が前記第２電極側の窒素濃度よりも高い、半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記抵抗変化層に含まれる前記窒素は、前記第１電極側から前記第２電極側へ向かって連続して低くなる濃度勾配を有する、半導体装置。
【請求項３】
請求項１記載の半導体装置において、
前記第１電極と前記抵抗変化層との界面において、前記窒素が偏析している、半導体装置。
【請求項４】
請求項１記載の半導体装置において、
前記抵抗変化層に含まれる窒素濃度は、３ａｔｏｍｉｃ％以上、かつ２０ａｔｏｍｉｃ％未満である、半導体装置。
【請求項５】
請求項１記載の半導体装置において、
前記第１電極と前記抵抗変化層との間に、前記抵抗変化層を形成する前記遷移金属の窒化物からなる導電層を有する、半導体装置。
【請求項６】
請求項１記載の半導体装置において、
前記遷移金属は、Ｔａ、Ｈｆ、Ａｌ、Ｎｉ、ＴｉまたはＷである、半導体装置。
【請求項７】
請求項１記載の半導体装置において、
前記第１電極は、Ｒｕ、Ｐｔ、Ｉｒ、ＡｕまたはＰｄのうちの１つまたは複数の材料からなる、半導体装置。
【請求項８】
請求項１記載の半導体装置において、
前記抵抗変化層は、窒素を含むＴａＯｘ（０＜ｘ≦２．５）からなる、半導体装置。
【請求項９】
請求項８記載の半導体装置において、
前記抵抗変化層と前記第２電極との間に、前記抵抗変化層に接するＴａ膜および前記第２電極に接するＴａＮ膜が設けられている、半導体装置。
【請求項１０】
請求項１記載の半導体装置において、
前記トランジスタは、
前記半導体基板上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記ゲート電極の両側の前記半導体基板にそれぞれ形成された第１半導体領域および第２半導体領域と、
前記ゲート電極を覆うように前記半導体基板上に形成された第１絶縁膜と、
前記第１絶縁膜を貫通して、前記第１半導体領域に達する第１接続孔および前記第２半導体領域に達する第２接続孔と、
前記第１接続孔の内部に埋め込まれた第１プラグおよび前記第２接続孔の内部に埋め込まれた第２プラグと、
前記第１プラグに接続する第１配線および前記第２プラグに接続する第２配線と、
から構成され、
前記第１配線上に前記抵抗変化素子が配置され、前記第１配線が前記第１電極と電気的に接続する、半導体装置。
【請求項１１】
以下の工程を含む半導体装置の製造方法：
（ａ）半導体基板上にトランジスタを形成する工程；
（ｂ）前記トランジスタに直列接続する抵抗変化素子を形成する工程、
さらに、前記（ａ）工程は、以下の工程を含む：
（ａ１）前記半導体基板上にゲート絶縁膜を形成する工程；
（ａ２）前記ゲート絶縁膜上にゲート電極を形成する工程；
（ａ３）前記ゲート電極の両側の前記半導体基板にそれぞれ第１半導体領域および第２半導体領域を形成する工程、
さらに、前記（ｂ）工程は、以下の工程を含む：
（ｂ１）前記トランジスタの前記第１半導体領域と電気的に接続する第１電極を形成する工程；
（ｂ２）前記第１電極上に、遷移金属からなる第１層を形成する工程；
（ｂ３）前記第１層に対して、Ｎ２Ｏガスを用いたプラズマ酸化を行うことにより、窒素を含む前記遷移金属の酸化物からなる抵抗変化層を形成する工程；
（ｂ４）前記抵抗変化層上に、第２電極を形成する工程、
ここで、前記プラズマ酸化の温度は２０℃以上、かつ３００℃以下、前記プラズマ酸化のパワーは１,０００Ｗ以上である。
【請求項１２】
以下の工程を含む半導体装置の製造方法：
（ａ）半導体基板上にトランジスタを形成する工程；
（ｂ）前記トランジスタに直列接続する抵抗変化素子を形成する工程、
さらに、前記（ａ）工程は、以下の工程を含む：
（ａ１）前記半導体基板上にゲート絶縁膜を形成する工程；
（ａ２）前記ゲート絶縁膜上にゲート電極を形成する工程；
（ａ３）前記ゲート電極の両側の前記半導体基板にそれぞれ第１半導体領域および第２半導体領域を形成する工程、
さらに、前記（ｂ）工程は、以下の工程を含む：
（ｂ１）前記トランジスタの前記第１半導体領域と電気的に接続する第１電極を形成する工程；
（ｂ２）前記第１電極上に、遷移金属の窒化物からなる導電層を形成し、前記導電層上に、窒素を含む前記遷移金属の酸化物からなる抵抗変化層を形成する工程；
（ｂ３）前記抵抗変化層上に、第２電極を形成する工程、
ここで、前記抵抗変化層の厚さは、前記導電層の厚さよりも厚い。
【請求項１３】
請求項１２記載の半導体装置の製造方法において、前記（ｂ２）工程は、以下の工程を含む：
（i）前記第１電極上に、前記遷移金属の窒化物からなる第１層を形成する工程；
（ii）前記第１層に対して、Ｎ２Ｏガス、ＮＯガス、Ｏ２ガスまたはＯ３ガスを用いたプラズマ酸化を行うことにより、前記第１層の上層部に前記抵抗変化層を形成し、前記第１層の下層部に前記第１層を残して、前記第１層からなる前記導電層を形成する工程。
【請求項１４】
請求項１２記載の半導体装置の製造方法において、前記（ｂ２）工程は、以下の工程を含む：
（i）前記第１電極上に、前記導電層を形成する工程；
（ii）前記導電層上に、Ｎ２Ｏガス、ＮＯガスまたはＮＨ３ガスを用いた反応性スパッタリング法により前記抵抗変化層を形成する工程。
【請求項１５】
請求項１１または１２記載の半導体装置の製造方法において、
前記遷移金属は、Ｔａ、Ｈｆ、Ａｌ、Ｎｉ、ＴｉまたはＷである、半導体装置の製造方法。
【請求項１６】
請求項１１または１２記載の半導体装置の製造方法において、
前記第１電極は、Ｒｕ、Ｐｔ、Ｉｒ、ＡｕまたはＰｄのうちの１つまたは複数の材料からなる、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置およびその製造方法に関し、低抵抗状態と高抵抗状態の抵抗値の違いを利用した抵抗変化メモリ（ＲｅＲＡＭ（Resistance Random Access MemoryまたはResistive Random Access Memory））を内蔵した半導体装置およびその製造に好適に利用できるものである。
【背景技術】
【０００２】
例えば特許第４９６０５３７号公報（特許文献１）には、基板上に形成された第１電極層と、第１電極層上に配置された抵抗変化層と、抵抗変化層上に配置された第２電極層とを備え、抵抗変化層は、酸窒素不足型タンタル酸窒化物層と、タンタル酸化物層とが積層された２層構造を有する不揮発性記憶素子が記載されている。
【０００３】
また、例えば特許第５３３２１４９号公報（特許文献２）には、一対の金属電極にはさまれた抵抗変化膜を有する抵抗変化素子が記載されており、抵抗変化膜は、１ａｔｏｍ％〜５ａｔｏｍ％の濃度の窒素原子を含む金属酸化物の膜であることが開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第４９６０５３７号公報
【特許文献２】特許第５３３２１４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
抵抗変化素子は、低抵抗（Ｏｎ）状態と高抵抗（Ｏｆｆ）状態の抵抗値の違いを利用した不揮発性記憶素子である。一般に、抵抗変化素子のメモリウィンドウ（Ｏｎ抵抗とＯｆｆ抵抗との比）を広げるには、Ｏｆｆ書込み条件を強くし、Ｏｆｆ抵抗を高抵抗化することが有効である。但し、Ｏｆｆ書込み条件を強くした場合は、その後、低抵抗（Ｏｎ）状態へスイッチングさせた後の低抵抗（Ｏｎ）状態の保持耐性が劣化する傾向がある。
【０００６】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００７】
一実施の形態による半導体装置は、半導体基板上に、選択トランジスタと、選択トランジスタに直列接続する抵抗変化素子とが配置される抵抗変化メモリを備えている。抵抗変化素子は、高抵抗状態への遷移時に正電圧を印加する下部電極と、下部電極と対向する上部電極と、下部電極と上部電極とに挟まれ、遷移金属の酸化物からなる抵抗変化層とから構成される。そして、抵抗変化層は窒素を含み、下部電極側の窒素濃度が上部電極側の窒素濃度よりも高く、抵抗変化層に含まれる窒素は、下部電極側から上部電極側へ向かって連続して低くなる濃度勾配を有する。
【発明の効果】
【０００８】
一実施の形態によれば、メモリウィンドウを確保しつつ、低抵抗（Ｏｎ）状態の保持耐性の高い抵抗変化素子を有する半導体装置を提供することができる。
【図面の簡単な説明】
【０００９】
【図１】実施の形態１によるセンサネットワークを構成する無線端末のブロックダイヤグラムである。
【図２】実施の形態１による抵抗変化素子の一部を拡大して示す要部断面図である。
【図３】実施の形態１による抵抗変化層中の窒素濃度プロファイルを示すグラフ図である。
【図４】（ａ）および（ｂ）は、実施の形態１による抵抗変化素子の製造方法を示す要部断面図である。
【図５】実施の形態１による抵抗変化素子を有する半導体装置を示す要部断面図である。
【図６】実施の形態１による抵抗変化素子を有する半導体装置の製造工程を示す要部断面図である。
【図７】図６に続く、半導体装置の製造工程中の要部断面図である。
【図８】図７に続く、半導体装置の製造工程中の要部断面図である。
【図９】図８に続く、半導体装置の製造工程中の要部断面図である。
【図１０】図９に続く、半導体装置の製造工程中の要部断面図である。
【図１１】図１０に続く、半導体装置の製造工程中の要部断面図である。
【図１２】図１１に続く、半導体装置の製造工程中の要部断面図である。
【図１３】下部電極と抵抗変化層との界面近傍におけるＮ（窒素）およびＯ（酸素）の検出強度プロファイルを示すグラフ図である。
【図１４】２ＭｂｉｔメモリセルアレイのＯｎ抵抗およびＯｆｆ抵抗の対数正規確率分布図である。
【図１５】（ａ）および（ｂ）は、２Ｍｂｉｔメモリアレイを用いて測定した低抵抗（Ｏｎ）状態における２００℃の保持耐性を示すグラフ図である。
【図１６】（ａ）は、下部電極と抵抗変化層との界面にＮ（窒素）が偏析した抵抗変化素子の模式図を示す。（ｂ）は、下部電極と抵抗変化層との界面にＮ（窒素）が偏析していない抵抗変化素子の模式図を示す。
【図１７】実施の形態２による抵抗変化素子の一部を拡大して示す要部断面図である。
【図１８】実施の形態３による抵抗変化素子を有する半導体装置を示す要部断面図である。
【図１９】実施の形態４による抵抗変化素子を有する半導体装置を示す要部断面図である。
【発明を実施するための形態】
【００１０】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、応用例、詳細説明、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
【００１１】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数等（個数、数値、量、範囲等を含む）についても同様である。
【００１２】
以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一または関連する符号を付し、その繰り返しの説明は省略する。また、複数の類似の部材（部位）が存在する場合には、総称の符号に記号を追加し個別または特定の部位を示す場合がある。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【００１３】
また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、断面図において、各部位の大きさは実デバイスと対応するものではなく、図面を分かりやすくするため、特定の部位を相対的に大きく表示する場合がある。
【００１４】
（課題の詳細な説明）
前記特許文献１には、酸窒素不足型タンタル酸窒化物層と、タンタル酸化物層とが積層された２層構造からなる抵抗変化層が記載されている。この抵抗変化層は、酸窒素不足型タンタル酸窒化物層に接する第１電極層と、タンタル酸化物層に接する第２電極層とに挟まれており、第２電極層に正電圧が印加されることにより、抵抗変化素子は低抵抗（Ｏｎ）状態から高抵抗（Ｏｆｆ）状態に変化することが記載されている。
【００１５】
酸窒素不足型タンタル酸窒化物層を用いることで、製造プロセス中の熱バジェットによる抵抗変化層の酸素濃度プロファイルの劣化を抑制することができる。
【００１６】
一方、高抵抗（Ｏｆｆ）状態への遷移時に正電圧が印加される第２電極層に接しているのは、窒素を含まないタンタル酸化物層である。そのため、Ｏｆｆ動作とＯｎ動作とを繰り返し行う場合、Ｏｆｆ動作時に正電圧が印加される第２電極層に酸素イオンが引き付けられることで、第２電極層近傍のタンタル酸化物層に酸素が蓄積しやすい。
【００１７】
低抵抗（Ｏｎ）状態に遷移した後も、第２電極層近傍のタンタル酸化物層では反応性の高い酸素が存在しており、その酸素がフィラメントの酸素欠損と反応することで、フィラメントが細り、Ｏｎ抵抗が上昇する懸念がある。すなわち、低抵抗（Ｏｎ）状態の保持安定性の面で課題が残ると考えられる。
【００１８】
前記特許文献２には、１ａｔｏｍ％〜５ａｔｏｍ％の濃度の窒素原子を含む金属酸化物の膜からなる抵抗変化膜が記載されている。また、金属酸化物の膜に１ａｔｏｍ％〜５ａｔｏｍ％の濃度の窒素をイオン注入することにより、抵抗変化膜を形成する方法が記載されている。さらに、抵抗変化膜の形成は、反応雰囲気中に窒素ガスを含ませて、反応性スパッタリング法により形成する工程を含む、または金属窒化膜を形成した後に酸化する工程を含むことが記載されている。
【００１９】
１ａｔｏｍ％〜５ａｔｏｍ％の濃度の窒素原子を含む金属酸化物の膜からなる抵抗変化膜を用いることによって、フィラメント形成の初期化に必要なフォーミング電圧を低減することができる。これは、金属酸化物の膜に含まれる窒素原子が電子準位（トラップ）を形成し、この電子準位を介して電流が流れることで、フォーミング電圧が低減すると推測される。
【００２０】
一方で、抵抗変化膜中に一様に存在する窒素原子によって、上部電極と下部電極とを繋ぐような電子準位を介した伝導パスが形成される懸念があり、Ｏｆｆ動作の安定性の面で課題が残ると考えられる。
【００２１】
（実施の形態１）
≪無線端末≫
本実施の形態１による抵抗変化素子により構成される不揮発メモリを搭載したマイクロコントロールユニット（Micro Controller Unit：ＭＣＵ）について図１を用いて説明する。図１は、本実施の形態１によるセンサネットワークを構成する無線端末のブロックダイヤグラムである。図中、ＳＲＡＭ（Static Random Access Memory）は揮発性半導体メモリ、ＣＰＵ（Central Processing Unit）は中央演算装置、ＲＦ（Radio Frequency）は無線送受信回路、ＡＤＣ（Analog to Digital Converter）はアナログ／デジタル変換器である。
【００２２】
機器がインターネットで相互に繋がったＩｏＴ（Internet of Things）の進展に伴い、高度に発展したセンサネットワーク技術が要求されている。センサネットワークを構成する無線端末は、センサ、無線、ＭＣＵおよび電池などの電源から構成されるが、センシング対象の増大に伴って取り扱うデータ量が急増しており、高速なデータ処理能力が要求される。一方、無線端末の小型軽量化の要求から、ボタン電池駆動が求められており、低消費電力化に対する強い要求が存在する。このような無線端末を構成するＭＣＵに用いられる不揮発メモリに、本実施の形態１による抵抗変化素子を用いた抵抗変化メモリが適用される。
【００２３】
センサネットワークでのデータロギング用のデータメモリとして、抵抗変化メモリを混載したＭＣＵを用いることで、Ｆｌａｓｈメモリを混載したＭＣＵと比較して、低電力書換えおよび高速読出しが可能となるため、データのサンプリングレートの向上および長時間の使用が可能となる。
【００２４】
また、Ｆｌａｓｈメモリを混載したＭＣＵでは、ビット単位のランダムアクセスができない。そのため、データを書換える際に、ブロック単位で一括消去した後に書き込みを行うという手順が必要であり、書換えに手間を要する。しかし、抵抗変化メモリを混載したＭＣＵでは、ビット単位のランダムアクセスができるため、ビット毎の書換えが可能である。例えば無線通信（Over the Air）を介したプログラム・コード書換えの際にも、ランダムアクセスで低電力書換えが可能な抵抗変化素子を用いることで、頻繁に発生する書き換え需要に対しても対応することが可能となる。
【００２５】
≪抵抗変化素子の構成≫
本実施の形態１による抵抗変化素子の構成について図２および図３を用いて説明する。図２は、本実施の形態１による抵抗変化素子の一部を拡大して示す要部断面図である。図３は、本実施の形態１による抵抗変化層中の窒素濃度プロファイルを示すグラフ図である。
【００２６】
図２に示すように、抵抗変化素子ＲＥＤ１は、下部電極Ｅ１と、抵抗変化層ＲＥと、上部電極Ｅ２とから構成される。
【００２７】
下部電極Ｅ１は、高抵抗（ＯＦＦ）状態への遷移時に正電圧が印加される側の電極であって、例えば貴金属（例えばＲｕ（ルテニウム）、Ｐｔ（白金）、Ｉｒ（イリジウム）、Ａｕ（金）またはパラジウム（Ｐｄ）など）からなる。また、下部電極Ｅ１は、単層構造であってもよく、異種貴金属を積層した積層構造であってもよい。
【００２８】
抵抗変化層ＲＥは、Ｎ（窒素）を含む遷移金属（例えばＴａ（タンタル）、Ｈｆ（ハフニウム）、Ａｌ（アルミニウム）、Ｎｉ（ニッケル）、Ｔｉ（チタン）およびＷ（タングステン）など）の酸化物からなる。さらに、抵抗変化層ＲＥに含まれるＮ（窒素）濃度は、高抵抗（Ｏｆｆ）状態への遷移時に正電圧が印加される下部電極Ｅ１側で高く、下部電極Ｅ１と対向する上部電極Ｅ２側で低い。
【００２９】
そして、図３に示すように、抵抗変化層ＲＥに含まれるＮ（窒素）は、下部電極Ｅ１側から上部電極Ｅ２側に向かって連続して低くなる濃度勾配を有している。下部電極Ｅ１と抵抗変化層ＲＥとの界面に、Ｎ（窒素）が偏析していてもよい。
【００３０】
本実施の形態１では、抵抗変化層ＲＥとして、Ｎ（窒素）を含むＴａＯｘ（酸化タンタル）膜を例示する。Ｎ（窒素）を含むＴａＯｘ（酸化タンタル）膜のｘの範囲は、０（ゼロ）より大きく、かつ２．５以下（０＜ｘ≦２．５）であり、代表的なｘの値としては、２．０を例示することができる。
【００３１】
従って、高抵抗（Ｏｆｆ）状態への遷移時に正電圧が印加される下部電極Ｅ１側のＴａＯｘ（酸化タンタル）膜に含まれるＮ（窒素）濃度は、下部電極Ｅ１と対向する上部電極Ｅ２側のＴａＯｘ（酸化タンタル）膜に含まれるＮ（窒素）濃度よりも高い。そして、ＴａＯｘ（酸化タンタル）膜に含まれるＮ（窒素）は、下部電極Ｅ１側から上部電極Ｅ２側に向かって連続して低くなる濃度勾配を有している。抵抗変化層ＲＥと上部電極Ｅ２との界面におけるＮ（窒素）濃度は、０（ゼロ）であってもよく、０（ゼロ）でなくてもよい。
【００３２】
上部電極Ｅ２は、抵抗変化層ＲＥを挟んで下部電極Ｅ１と対向する電極であって、例えばＷ（タングステン）からなる。
【００３３】
≪抵抗変化素子の製造方法≫
本実施の形態１による抵抗変化素子の製造方法について図４（ａ）および（ｂ）を用いて説明する。図４（ａ）および（ｂ）は、本実施の形態１による抵抗変化素子の製造方法を示す要部断面図である。
【００３４】
まず、図４（ａ）に示すように、例えば貴金属（例えばＲｕ（ルテニウム））からなる下部電極Ｅ１を形成する。
【００３５】
次に、下部電極Ｅ１上に、例えばＴａ（タンタル）膜ＴＡを、例えばスパッタリング法により形成する。Ｔａ（タンタル）膜ＴＡの厚さは、例えば１．５ｎｍ程度である。
【００３６】
次に、図４（ｂ）に示すように、Ｎ２Ｏ（亜酸化窒素）ガスを用いたプラズマ酸化によりＴａ（タンタル）膜ＴＡを、Ｎ（窒素）を含むＴａＯｘ（酸化タンタル）膜（本実施の形態１では、以下、単にＴａＯＮ（酸窒化タンタル）膜と記載する。）ＴＮへ変える。このＴａＯＮ（酸窒化タンタル）膜ＴＮが抵抗変化層ＲＥとして機能する。ＴａＯＮ（酸窒化タンタル）膜ＴＮの厚さは、例えば３ｎｍ程度である。
【００３７】
この際、プラズマ酸化条件によってＴａＯＮ（酸窒化タンタル）膜ＴＮ中のＮ（窒素）の導入のされ方が変化する。プラズマ酸化条件の温度およびパワーを変化させることで、下部電極Ｅ１の表面、すなわちＲｕ（ルテニウム）からなる下部電極Ｅ１とＴａＯＮ（酸窒化タンタル）膜ＴＮとの界面において、Ｎ（窒素）の偏析量を制御することができる。具体的には、低温、かつ高パワー条件においてＮ（窒素）が下部電極Ｅ１とＴａＯＮ（酸窒化タンタル）膜ＴＮとの界面に偏析しやすくなる。
【００３８】
また、ＴａＯＮ（酸窒化タンタル）膜ＴＮ中に含まれるＮ（窒素）濃度としては、３ａｔｏｍｉｃ％以上、かつ２０ａｔｏｍｉｃ％未満が好適であり、低抵抗（Ｏｎ）状態における保持耐性の向上効果が期待できる。ＴａＯＮ（酸窒化タンタル）膜ＴＮ中に含まれるＮ（窒素）濃度が、２０ａｔｏｍｉｃ％よりも高くなると、フィラメントに対して付加的定常導電パスが形成されることで、Ｏｆｆ動作が難しくなり、３ａｔｏｍｉｃ％よりも低くなると、低抵抗（Ｏｎ）状態における保持耐性の向上効果が期待できない可能性がある。
【００３９】
次に、ＴａＯＮ（酸窒化タンタル）膜ＴＮ（抵抗変化層ＲＥ）上に、例えばＷ（タングステン）からなる上部電極Ｅ２を形成する（図２参照）。
【００４０】
≪半導体装置の構成≫
本実施の形態１による抵抗変化素子を有する半導体装置の構成について図５を用いて説明する。図５は、本実施の形態１による抵抗変化素子を有する半導体装置を示す要部断面図である。ここでは、１つの抵抗変化素子と１つの半導体デバイスとの組み合わせを単位セルとするメモリセルを例示する。また、半導体デバイスには、選択トランジスタとして、例えばｎチャネル型ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を例示する。
【００４１】
半導体基板ＳＵＢは、分離部ＳＴＩによって複数の素子領域に分離されている。半導体基板ＳＵＢには、例えばｐ型の導電性を示す不純物を導入して形成されたｐ型ウエルＰＷが形成されている。
【００４２】
ｐ型ウエルＰＷ上には、ゲート絶縁膜ＧＩを介してゲート電極ＧＥが形成されている。各ゲート電極ＧＥの側壁には、サイドウォールＳＷが形成されており、各ゲート電極ＧＥの両側のｐ型ウエルＰＷには、例えばｎ型の導電性を示す不純物を導入して形成されたｎ型半導体領域ＮＤが形成されている。ゲート電極ＧＥは、選択トランジスタＴＲのワード線となり、ｎ型半導体領域ＮＤは、選択トランジスタＴＲのソース・ドレインとして機能する。
【００４３】
選択トランジスタＴＲは、絶縁膜ＩＬ１により覆われている。絶縁膜ＩＬ１を垂直に貫通して、ｎ型半導体領域ＮＤ上などの必要部分に達するコンタクトホールＣＮ１が形成されており、コンタクトホールＣＮ１の内部には、例えばＷ（タングステン）を主導電材料とするプラグＰＬ１が形成されている。
【００４４】
絶縁膜ＩＬ１上には、選択トランジスタＴＲの一方のｎ型半導体領域ＮＤとプラグＰＬ１を介して電気的に接続する下部電極Ｅ１が形成されている。下部電極Ｅ１は、例えばＴａ（タンタル）膜を下層とし、Ｒｕ（ルテニウム）膜を上層としたＲｕ／Ｔａ積層膜からなる。下部電極Ｅ１は、絶縁膜ＩＬ２により覆われており、絶縁膜ＩＬ２を貫通して、下部電極Ｅ１に達するメモリホールＭＮが形成されている。
【００４５】
下部電極Ｅ１上には抵抗変化層ＲＥが形成され、抵抗変化層ＲＥ上には上部電極Ｅ２が形成されており、下部電極Ｅ１と、抵抗変化層ＲＥと、上部電極Ｅ２とにより抵抗変化素子ＲＥＤ１を構成する。抵抗変化層ＲＥは、絶縁膜ＩＬ２の開口部であるメモリホールＭＮの内壁（側面および底面）に形成されて、メモリホールＭＮの底面で下部電極Ｅ１と接する。また、抵抗変化層ＲＥは、メモリホールＭＮの内壁（側面および底面）を含めて、絶縁膜ＩＬ２上に乗り上がるように形成されている。
【００４６】
そして、抵抗変化層ＲＥは、例えばＴａＯＮ（酸窒化タンタル）膜から構成され、下部電極Ｅ１と抵抗変化層ＲＥとの界面には、Ｎ（窒素）が偏析している（図２および図３参照）。上部電極Ｅ２は、例えばＷ（タングステン）膜からなる。抵抗変化層ＲＥと上部電極Ｅ２との間に、Ｔａ（タンタル）膜を下層とし、ＴａＮ（窒化タンタル）膜を上層としたＴａＮ／Ｔａ積層膜を形成してもよい。
【００４７】
抵抗変化素子ＲＥＤ１は、カバー絶縁膜ＩＬ３および層間絶縁膜ＩＬ４により覆われている。カバー絶縁膜ＩＬ３は、例えばＳｉＮ（窒化シリコン）、ＳｉＯＮ（酸窒化シリコン）またはＳｉＣＮ（炭素含有窒化シリコン）などからなり、層間絶縁膜ＩＬ４は、例えばＳｉＯ２（酸化シリコン）またはＳｉＯＣ（炭素含有酸化シリコン）などからなる。
【００４８】
カバー絶縁膜ＩＬ３および層間絶縁膜ＩＬ４を垂直に貫通して、抵抗変化素子ＲＥＤ１の上部電極Ｅ２に達するコンタクトホールＣＮ２が形成されている。また、絶縁膜ＩＬ２、カバー絶縁膜ＩＬ３および層間絶縁膜ＩＬ４を垂直に貫通して、選択トランジスタＴＲの他方のｎ型半導体領域ＮＤと電気的に接続するプラグＰＬ１に達するコンタクトホールＣＮ２が形成されている。
【００４９】
コンタクトホールＣＮ２の内部には、例えばＷ（タングステン）を主導電材料とするプラグＰＬ２が形成されている。層間絶縁膜ＩＬ４上には、プラグＰＬ２に接続する第１層目の配線Ｍ１が形成されている。図示は省略するが、さらに上層の配線が形成されている。
【００５０】
≪半導体装置の製造方法≫
本実施の形態１による抵抗変化素子を有する半導体装置の製造方法について図６〜図１２を用いて工程順に説明する。図６〜図１２は、本実施の形態１による抵抗変化素子を有する半導体装置の製造工程を示す要部断面図であり、図５と同じ箇所の要部断面図である。
【００５１】
まず、図６に示すように、例えばｐ型のシリコン単結晶からなる半導体基板（円形の薄い板状に加工した半導体ウエハ）ＳＵＢを用意する。次に、素子分離領域に絶縁膜からなる分離部ＳＴＩを形成した後、半導体基板ＳＵＢにｐ型の導電性を示す不純物（例えばＢ（ホウ素））をイオン注入してｐ型ウエルＰＷを形成する。
【００５２】
次に、選択トランジスタＴＲを構成するゲート絶縁膜ＧＩおよびゲート電極ＧＥを形成し、さらにゲート電極ＧＥの側壁にサイドウォールＳＷを形成する。続いて、ゲート電極ＧＥの両側のｐ型ウエルＰＷにｎ型の導電性を示す不純物（例えばＰ（リン）またはＡｓ（砒素））をイオン注入して、選択トランジスタＴＲのソース・ドレインとして機能するｎ型半導体領域ＮＤをゲート電極ＧＥおよびサイドウォールＳＷに対して自己整合的に形成する。
【００５３】
次に、半導体基板ＳＵＢ上にゲート電極ＧＥなどを覆うように、絶縁膜ＩＬ１を形成した後、レジストパターンをマスクとしたエッチングにより絶縁膜ＩＬ１を加工してコンタクトホールＣＮ１を形成する。このコンタクトホールＣＮ１はｎ型半導体領域ＮＤ上などの必要部分に形成する。続いて、コンタクトホールＣＮ１の内部に、例えばＷ（タングステン）を主導電材料とするプラグＰＬ１を形成する。
【００５４】
次に、Ａｒ（アルゴン）プラズマによりプラグＰＬ１の露出面をエッチングした後、金属材料を、例えばスパッタリング法またはＣＶＤ（Chemical Vapor Deposition）法により形成する。金属材料は、異種金属の積層構造としてもよい。例えばＴａ（タンタル）膜を下層とし、Ｒｕ（ルテニウム）膜を上層としたＲｕ／Ｔａ積層膜を、例えばスパッタリング法を用いて真空一貫プロセスにて形成することができる。ここで、Ｔａ（タンタル）膜は密着層として働き、Ｒｕ（ルテニウム）膜は、抵抗変化素子ＲＥＤ１の電極および抵抗変化層ＲＥへの異種金属導入層として働く。
【００５５】
次に、レジストパターンをマスクとしたエッチングにより金属材料を加工して、その金属材料からなる下部電極Ｅ１を形成する。下部電極Ｅ１は、選択トランジスタＴＲの一方のｎ型半導体領域ＮＤと電気的に接続するプラグＰＬ１上に形成し、選択トランジスタＴＲの他方のｎ型半導体領域ＮＤと電気的に接続するプラグＰＬ１上には形成しない。
【００５６】
なお、レジストパターンをマスクとしたエッチングに替えて、絶縁膜をマスクとしたエッチングにより金属材料を加工してもよい。例えば金属材料上にＳｉＯ２（酸化シリコン）、ＳｉＮ（窒化シリコン）またはこれらの積層膜からなる絶縁膜を形成した後、レジストパターンをマスクとしたエッチングにより絶縁膜を加工して、その絶縁膜からなる下部電極加工用パターンを金属材料上に形成する。その後、下部電極加工用パターンをマスクとしたエッチングにより金属材料を加工することにより、下部電極Ｅ１を形成する。
【００５７】
次に、図７に示すように、下部電極Ｅ１を覆うように、絶縁膜ＩＬ１上に絶縁膜ＩＬ２を、例えばＣＶＤ法により形成する。絶縁膜ＩＬ２は、例えばＳｉＮ（窒化シリコン）、ＳｉＯＮ（酸窒化シリコン）、ＳｉＯ２（酸化シリコン）またはＳｉＣＮ（炭素含有窒化シリコン）などを用いる。
【００５８】
次に、レジストパターンをマスクとしたエッチングにより絶縁膜ＩＬ２を加工してメモリホールＭＮを形成する。このメモリホールＭＮによって、抵抗変化層ＲＥの活性領域が定義される。
【００５９】
次に、図８に示すように、抵抗変化層ＲＥを形成する。まず、メモリホールＭＮの内壁（側面および底面）も含めて絶縁膜ＩＬ２上にＴａ（タンタル）膜を、例えばスパッタリング法により形成する。Ｔａ（タンタル）膜の厚さは、例えば１．５ｎｍ程度である。続いて、Ｎ２Ｏ（亜酸化窒素）ガスを用いたプラズマ酸化によりＴａ（タンタル）膜をＴａＯＮ（酸窒化タンタル）膜へ変える。ＴａＯＮ（酸窒化タンタル）膜の厚さは、例えば３ｎｍ程度である。
【００６０】
この際、プラズマ酸化条件によってＴａＯＮ（酸窒化タンタル）膜中のＮ（窒素）の導入のされ方が変化する。プラズマ酸化条件の温度およびパワーを変化させることで、下部電極Ｅ１の表面、例えばＲｕ／Ｔａ積層膜からなる下部電極Ｅ１の場合は、Ｒｕ（ルテニウム）膜とＴａＯＮ（酸窒化タンタル）膜との界面において、Ｎ（窒素）の偏析量を制御することができる。
【００６１】
次に、ＴａＯＮ（酸窒化タンタル）膜中に酸素欠陥を導入するため、ＴａＯＮ（酸窒化タンタル）膜上にＴａ（タンタル）膜を、例えばスパッタリング法により形成し、その後、真空一貫プロセスによりＴａＮ（窒化タンタル）膜を、例えばスパッタリング法により形成する。ＴａＮ（窒化タンタル）膜は、Ｔａ（タンタル）膜の表面の自然酸化を抑制し、ＴａＯＮ（酸窒化タンタル）膜中への酸素欠陥の導入を効率的に行うことを補助する。
【００６２】
次に、ＴａＮ（窒化タンタル）膜上にＷ（タングステン）膜を、例えばスパッタリング法またはＣＶＤ法により形成する。
【００６３】
次に、レジストパターンをマスクとしたエッチングにより、Ｗ（タングステン）膜、ＴａＮ（窒化タンタル）膜、Ｔａ（タンタル）膜およびＴａＯＮ（酸窒化タンタル）膜を順次加工する。これにより、Ｗ（タングステン）膜を主導電材料とする上部電極Ｅ２と、ＴａＯＮ（酸窒化タンタル）膜からなる抵抗変化層ＲＥとを形成する。
【００６４】
次に、図９に示すように、上部電極Ｅ２および抵抗変化層ＲＥを覆うように、絶縁膜ＩＬ２上にカバー絶縁膜ＩＬ３および層間絶縁膜ＩＬ４を、例えばＣＶＤ法により順次形成する。カバー絶縁膜ＩＬ３は、例えばＳｉＮ（窒化シリコン）、ＳｉＯＮ（酸窒化シリコン）またはＳｉＣＮ（炭素含有窒化シリコン）などからなり、層間絶縁膜ＩＬ４は、例えばＳｉＯ２（酸化シリコン）またはＳｉＯＣ（炭素含有酸化シリコン）などからなる。
【００６５】
次に、図１０に示すように、層間絶縁膜ＩＬ４の上面を、例えばＣＭＰ（Chemical Mechanical Polishing）法により研磨して、平坦化する。
【００６６】
次に、図１１に示すように、レジストパターンをマスクとしたエッチングによりカバー絶縁膜ＩＬ３および層間絶縁膜ＩＬ４に、上部電極Ｅ２に達するコンタクトホールＣＮ２を形成し、同時に、絶縁膜ＩＬ２、カバー絶縁膜ＩＬ３および層間絶縁膜ＩＬ４に、選択トランジスタＴＲの他方のｎ型半導体領域ＮＤと電気的に接続するプラグＰＬ１に達するコンタクトホールＣＮ２を形成する。続いて、コンタクトホールＣＮ２の内部を含む層間絶縁膜ＩＬ４上にバリアメタル膜およびＷ（タングステン）膜を、例えばＣＶＤ法により形成した後、コンタクトホールＣＮ２の内部以外のバリアメタル膜およびＷ（タングステン）膜を、例えばＣＭＰ法により除去する。これにより、コンタクトホールＣＮ２の内部に、Ｗ（タングステン）を主導電材料とするプラグＰＬ２が形成される。
【００６７】
次に、図１２に示すように、Ａｒ（アルゴン）プラズマによりプラグＰＬ２の露出面をエッチングした後、導体膜を、例えばスパッタリング法またはＣＶＤ法により形成する。導体膜は、例えばＷ（タングステン）、Ａｌ（アルミニウム）またはＣｕ（銅）などのいずれかを主成分とする金属膜である。続いて、レジストパターンをマスクとしたエッチングにより導体膜を加工して、プラグＰＬ２と接続する第１層目の配線Ｍ１を形成する。
【００６８】
第１層目の配線Ｍ１はダマシンプロセスにより形成してもよい。例えば層間絶縁膜ＩＬ４およびプラグＰＬ２上に絶縁膜ＩＬ５を形成した後、レジストパターンをマスクとしたエッチングにより絶縁膜ＩＬ５の所定の領域にプラグＰＬ２の上面が露出するように配線溝ＴＣを形成する。次に、配線溝ＴＣの内壁（側面および底面）も含めて、バリアメタル膜を絶縁膜ＩＬ５上に形成する。続いて、例えばスパッタリング法またはＣＶＤ法によりバリアメタル膜上にＣｕ（銅）のシード層を形成し、さらに、電解めっき法を用いてシード層上にＣｕ（銅）めっき膜を形成して、Ｃｕ（銅）めっき膜により配線溝ＴＣの内部を埋め込む。次に、配線溝ＴＣの内部以外の領域のＣｕ（銅）めっき膜、シード層およびバリアメタル膜を、例えばＣＭＰ法により除去して、Ｃｕ（銅）を主導電材料とする第１層目の配線Ｍ１を形成する。
【００６９】
さらに、上層の配線を形成することにより、本実施の形態１による半導体装置が略完成する。
【００７０】
≪窒素偏析による効果≫
図１３は、下部電極を構成するＲｕ／Ｔａ積層膜のＲｕ膜と、抵抗変化層を構成するＴａＯＮ（酸窒化タンタル）膜との界面（本実施の形態１では、以下、単にＴａＯＮ／Ｒｕ電極界面と記載する。）近傍におけるＮ（窒素）およびＯ（酸素）の検出強度プロファイルを示すグラフ図である。互いに異なる２つのプラズマ酸化条件によって、それぞれ形成されたＴａＯＮ（酸窒化タンタル）膜の検出強度プロファイルを示している。一つの条件は、高温、かつ低パワー（３５０℃、８００Ｗ）であり、他の一つの条件は、低温、かつ高パワー（２５０℃、１,０００Ｗ）である。
【００７１】
図１３に示すように、低温、かつ高パワー条件では、ＴａＯＮ／Ｒｕ電極界面においてＮ（窒素）のピークが確認できる。これに対して、高温、かつ低パワー条件では、ＴａＯＮ／Ｒｕ電極界面においてＮ（窒素）のピークは確認できない。
【００７２】
低温、かつ高パワー条件においてＴａＯＮ／Ｒｕ電極界面に窒素が偏析するメカニズムの詳細は明らかではないが、以下のように推測される。
【００７３】
Ｎ２Ｏ（亜酸化窒素）プラズマ中では、Ｎ２Ｏ（亜酸化窒素）がＮ２、Ｎ、ＮＯ、Ｏ２およびＯに解離し、これらのラジカル種およびイオン種によってＴａ（タンタル）の酸窒化が進行すると考えられる。低温、かつ高パワー条件では、Ｎ２Ｏ→（ＮＯ＋Ｎ）の解離などで、Ｏ（酸素）ラジカルに対してＮ（窒素）ラジカルが数的に優位になり、エネルギーをもったＮ（窒素）ラジカルがＴａ（タンタル）膜中に打ち込まれ、優先的にＴａ（タンタル）が窒化された可能性がある。一方、高温、かつ低パワー条件では、より熱安定なＴａ（タンタル）の酸化が促進されることで、窒化反応が抑制された可能性がある。
【００７４】
図１４は、２ＭｂｉｔメモリセルアレイのＯｎ抵抗およびＯｆｆ抵抗の対数正規確率分布図である。互いに異なる２つのプラズマ酸化条件によって、それぞれ形成されたＴａＯＮ（酸窒化タンタル）膜の対数正規確率分布を示している。一つの条件は、高温、かつ低パワー（３５０℃、８００Ｗ）であり、他の一つの条件は、低温、かつ高パワー（２５０℃、１,０００Ｗ）である。また、２Ｍｂｉｔメモリセルアレイは、単位セルがマトリクス状に配置されており、その単位セルは、前述した製造プロセスによって形成された抵抗変化素子と選択トランジスタとを組み合わせた単位セルから構成されている。
【００７５】
図１４に示すように、ＴａＯＮ／Ｒｕ電極界面に窒素の偏析がみられる低温、かつ高パワー条件において、Ｏｎ抵抗とＯｆｆ抵抗との抵抗比（メモリウィンドウ）は大きくなる。
【００７６】
図１５（ａ）および（ｂ）は、２Ｍｂｉｔメモリアレイを用いて測定した低抵抗（Ｏｎ）状態における２００℃の保持耐性を示すグラフ図である。図１５（ａ）は、２００℃で保持した後のＯｎ抵抗の分布を示すグラフ図である。図１５（ｂ）は、３０ｋΩ以上を不良としたときのＯｎ保持不良率の２００℃の保持時間依存性を示すグラフ図である。
【００７７】
図１５（ａ）および（ｂ）に示すように、ＴａＯＮ／Ｒｕ電極界面に窒素の偏析がみられない高温、かつ低パワー条件よりも、ＴａＯＮ／Ｒｕ電極界面に窒素の偏析がみられる低温、かつ高パワー条件において、２００℃で保持した後のＯｎ抵抗の上昇が抑制され、Ｏｎ保持不良率が低減する。
【００７８】
このように、ＴａＯＮ／Ｒｕ電極界面に窒素が偏析した構造とすることにより、抵抗変化素子のメモリウィンドウの確保と、低抵抗（Ｏｎ）状態の保持耐性の向上とを両立できることが分かった。本発明者らが検討したところ、温度が２００℃以上、かつ３００℃以下、およびパワーが１,０００Ｗ以上のプラズマ酸化条件において、ＴａＯＮ／Ｒｕ電極界面におけるＮ（窒素）濃度のピークが確認できた。
【００７９】
次に、図１６（ａ）および（ｂ）を用いて、窒素偏析による低抵抗（Ｏｎ）状態の保持耐性の改善効果のメカニズムについて考察する。図１６（ａ）は、ＴａＯＮ／Ｒｕ電極界面にＮ（窒素）が偏析した抵抗変化素子の模式図を示す。図１６（ｂ）は、ＴａＯＮ／Ｒｕ電極界面にＮ（窒素）が偏析していない抵抗変化素子の模式図を示す。図中、Ｅ１は高抵抗（Ｏｆｆ）状態への遷移時に正電圧が印加される下部電極、ＲＥは抵抗変化層、Ｅ２は抵抗変化層を挟んで下部電極と対向する上部電極である。
【００８０】
窒素が偏析しない構造の場合（図１６（ｂ））は、Ｏ（酸素）イオンが下部電極Ｅ１に引き寄せられるドリフト効果が働き、また、Ｒｕ（ルテニウム）が酸化し難い金属であることから、高抵抗（Ｏｆｆ）状態への遷移時に正電圧を印加するＴａＯＮ／Ｒｕ電極界面は、Ｏ（酸素）が蓄積しやすい状態となっている。そして、ＴａＯＮ／Ｒｕ電極界面に蓄積したＯ（酸素）が、高温保持時にフィラメントの酸素欠損Ｖｏと反応することで、フィラメントが細り、低抵抗（Ｏｎ）状態の保持耐性が劣化すると考えられる。
【００８１】
一方、窒素が偏析する構造の場合（図１６（ａ））は、ＴａＯＮ／Ｒｕ電極界面のＴａＯＮ（酸窒化タンタル）膜中のＮ（窒素）リッチ層には、ＴａＯＮ（酸窒化タンタル）膜中のＮ（窒素）が電子準位を形成することにより、スイッチングに関与しない安定した固定伝導パスが形成されていると推測される。そのため、スイッチング箇所はＯ（酸素）が蓄積した下部電極Ｅ１から離れた位置となり、Ｏ（酸素）によるフィラメントシュリンクの影響を受け難く、低抵抗（Ｏｎ）状態の保持耐性が安定化すると考えられる。
【００８２】
また、Ｎ（窒素）濃度が高い領域が下部電極Ｅ１近傍に制限されることから、下部電極Ｅ１と上部電極Ｅ２とを繋ぐようなＮ（窒素）の電子準位を介した伝導パスは形成されない。そのため、高抵抗（Ｏｆｆ）状態においても高抵抗を維持することができる。従って、メモリウィンドウを維持しつつ、低抵抗（Ｏｎ）状態の保持耐性を向上することができる。
【００８３】
このように、本実施の形態１では、抵抗変化層ＲＥを、Ｎ（窒素）を含む遷移金属の酸化物、例えばＮ（窒素）を含むＴａＯｘ（酸化タンタル）膜により構成し、高抵抗（ＯＦＦ）状態への遷移時に正電圧が印加される下部電極Ｅ１と抵抗変化層ＲＥとの界面におけるＮ（窒素）濃度を、下部電極Ｅ１と対向する上部電極Ｅ２と抵抗変化層ＲＥとの界面におけるＮ（窒素）濃度よりも高くする。これにより、メモリウィンドウを確保しつつ、低抵抗（Ｏｎ）状態の保持耐性の高い抵抗変化素子を実現することができる。
【００８４】
（実施の形態２）
前述の実施の形態１と相違する点は、下部電極上に導電層が形成されていることである。その他の構成は、前述の実施の形態１による抵抗変化素子と同一または実質的に同一であるので、その詳細な説明は省略する。
【００８５】
≪抵抗変化素子の構成≫
本実施の形態２による抵抗変化素子の構成について図１７を用いて説明する。図１７は、本実施の形態２による抵抗変化素子の一部を拡大して示す要部断面図である。
【００８６】
図１７に示すように、抵抗変化素子ＲＥＤ２は、高抵抗（Ｏｆｆ）状態への遷移時に正電圧が印加される下部電極Ｅ１と、抵抗変化層ＲＥと、上部電極Ｅ２とから主に構成される。そして、下部電極Ｅ１と抵抗変化層ＲＥとの間に、抵抗変化層ＲＥを構成する遷移金属（例えばＴａ（タンタル）、Ｈｆ（ハフニウム）、Ａｌ（アルミニウム）、Ｎｉ（ニッケル）、Ｔｉ（チタン）およびＷ（タングステン）など）の窒化物からなる導電層ＣＬが形成されている。
【００８７】
抵抗変化層ＲＥに、例えばＮ（窒素）を含むＴａＯｘ（酸化タンタル）膜を用いた場合には、Ｔａ（タンタル）の窒化物であるＴａＮ（窒化タンタル）からなる導電層ＣＬを形成する。導電層ＣＬの厚さは、抵抗変化層ＲＥの厚さよりも薄く、抵抗変化層ＲＥの厚さは、例えば３ｎｍ程度、導電層ＣＬの厚さは、例えば０．５ｎｍ〜１．５ｎｍ程度である。
【００８８】
このように、本実施の形態２では、高抵抗（Ｏｆｆ）状態への遷移時に正電圧が印加される下部電極Ｅ１と抵抗変化層ＲＥとの間に、抵抗変化層ＲＥを構成する遷移金属の窒化物からなる導電層ＣＬを形成している。導電層ＣＬは、スイッチングに関与しない安定した導電層および酸素吸収層として機能することができるので、抵抗変化層ＲＥ中に形成されたフィラメントの低抵抗（Ｏｎ）状態の保持耐性が安定化すると考えられる。
【００８９】
≪抵抗変化素子の製造方法≫
本実施の形態２による抵抗変化層および抵抗変化層を構成する遷移金属の窒化物からなる導電層の製造方法について図１７を用いて説明する。
【００９０】
（１）第１の製造方法
まず、例えば貴金属（例えばＲｕ（ルテニウム））からなる下部電極Ｅ１を形成する。
【００９１】
次に、下部電極Ｅ１上に、例えばＴａＮ（窒化タンタル）膜を、例えばスパッタリング法により形成する。ＴａＮ（窒化タンタル）膜の厚さは、例えば１．５ｎｍ程度である。
【００９２】
次に、Ｎ２Ｏ（亜酸化窒素）ガス、ＮＯ（一酸化窒素）ガス、Ｏ２（酸素）ガスまたはＯ３（オゾン）ガスなどの酸化ガスを用いたプラズマ酸化により、下部電極Ｅ１側にＴａＮ（窒化タンタル）膜の一部分を残した状態で、ＴａＮ（窒化タンタル）膜の他の部分を、Ｎ（窒素）を含むＴａＯｘ（酸化タンタル）膜へ変える。残されたＴａＮ（窒化タンタル）膜が導電層ＣＬとして機能し、Ｎ（窒素）を含むＴａＯｘ（酸化タンタル）膜が抵抗変化層ＲＥとして機能する。
【００９３】
その後、抵抗変化層ＲＥ上に、例えばＷ（タングステン）からなる上部電極Ｅ２を形成する。
【００９４】
（２）第２の製造方法
まず、例えば貴金属（例えばＲｕ（ルテニウム））からなる下部電極Ｅ１を形成する。
【００９５】
次に、下部電極Ｅ１上に、例えば導電層ＣＬとなるＴａＮ（窒化タンタル）膜を、例えばスパッタリング法により形成する。ＴａＮ（窒化タンタル）膜の厚さは、例えば０．５ｎｍ〜１ｎｍ程度である。続いて、ＴａＮ（窒化タンタル）膜上に、例えば抵抗変化層ＲＥとなるＮ（窒素）を含むＴａＯｘ（酸化タンタル）膜を、例えば反応性スパッタリング法により形成する。反応性スパッタリング法に用いる反応性ガスとしては、例えばＮ２Ｏ（亜酸化窒素）ガス、ＮＯ（一酸化窒素）ガスまたはＮＨ３（アンモニア）ガスなどが用いられる。Ｎ（窒素）を含むＴａＯｘ（酸化タンタル）膜の厚さは、例えば３ｎｍ程度である。
【００９６】
その後、抵抗変化層ＲＥ上に、例えばＷ（タングステン）からなる上部電極Ｅ２を形成する。
【００９７】
（実施の形態３）
前述の実施の形態１と相違する点は、抵抗変化素子を第１層目の配線上に形成したことである。その他の構成は、前述の実施の形態１による半導体装置と同一または実質的に同一であるので、その詳細な説明は省略する。
【００９８】
≪半導体装置の構成≫
本実施の形態３による抵抗変化素子を有する半導体装置の構成について図１８を用いて説明する。図１８は、本実施の形態３による抵抗変化素子を有する半導体装置を示す要部断面図である。ここでは、１つの抵抗変化素子と１つの半導体デバイスとの組み合わせを単位セルとするメモリセルを例示する。また、半導体デバイスには、選択トランジスタとして、例えばｎチャネル型ＭＯＳＦＥＴを例示する。
【００９９】
選択トランジスタＴＲは、絶縁膜ＩＬ１により覆われている。絶縁膜ＩＬ１を垂直に貫通して、ｎ型半導体領域ＮＤ上などの必要部分に達するコンタクトホールＣＮ１が形成されており、コンタクトホールＣＮ１の内部には、例えばＷ（タングステン）を主導電材料とするプラグＰＬ１が形成されている。
【０１００】
絶縁膜ＩＬ１上には、絶縁膜ＩＬ６が形成されており、絶縁膜ＩＬ６に形成された凹形状の配線溝ＭＴＣの内部に第１層目の配線Ｍ１が形成されている。第１層目の配線Ｍ１は、プラグＰＬ１と電気的に接続されており、例えばＣｕ（銅）、Ａｌ（アルミニウム）またはＷ（タングステン）からなる。
【０１０１】
そして、選択トランジスタＴＲの一方のｎ型半導体領域ＮＤとプラグＰＬ１を介して電気的に接続された第１層目の配線Ｍ１に接続して、下部電極Ｅ１が形成されている。下部電極Ｅ１は、例えばＴａ（タンタル）膜を下層とし、Ｒｕ（ルテニウム）膜を上層としたＲｕ／Ｔａ積層膜からなる。下部電極Ｅ１は、絶縁膜ＩＬ２により覆われており、絶縁膜ＩＬ２を貫通して、下部電極Ｅ１に達するメモリホールＭＮが形成されている。
【０１０２】
下部電極Ｅ１上には抵抗変化層ＲＥが形成され、抵抗変化層ＲＥ上には上部電極Ｅ２が形成されており、下部電極Ｅ１と、抵抗変化層ＲＥと、上部電極Ｅ２とにより抵抗変化素子ＲＥＤ１を構成する。抵抗変化層ＲＥは、絶縁膜ＩＬ２の開口部であるメモリホールＭＮの内壁（側面および底面）に形成されて、メモリホールＭＮの底面で下部電極Ｅ１と接する。また、抵抗変化層ＲＥは、メモリホールＭＮの内壁（側面および底面）を含めて、絶縁膜ＩＬ２上に乗り上がるように形成されている。
【０１０３】
そして、抵抗変化層ＲＥは、例えばＮ（窒素）を含むＴａＯｘ（酸化タンタル）膜から構成され、下部電極Ｅ１と抵抗変化層ＲＥとの界面には、Ｎ（窒素）が偏析している（図２および図３参照）。上部電極Ｅ２は、例えばＷ（タングステン）膜からなる。抵抗変化層ＲＥと上部電極Ｅ２との間に、Ｔａ（タンタル）膜を下層とし、ＴａＮ（窒化タンタル）膜を上層としたＴａＮ／Ｔａ積層膜を形成してもよい。
【０１０４】
抵抗変化素子ＲＥＤ１は、カバー絶縁膜ＩＬ３および層間絶縁膜ＩＬ４により覆われている。カバー絶縁膜ＩＬ３は、例えばＳｉＮ（窒化シリコン）、ＳｉＯＮ（酸窒化シリコン）またはＳｉＣＮ（炭素含有窒化シリコン）などからなり、層間絶縁膜ＩＬ４は、例えばＳｉＯ２（酸化シリコン）またはＳｉＯＣ（炭素含有酸化シリコン）などからなる。
【０１０５】
カバー絶縁膜ＩＬ３および層間絶縁膜ＩＬ４を垂直に貫通して、抵抗変化素子ＲＥＤ１の上部電極Ｅ２に達するコンタクトホールＣＮ２が形成されている。また、絶縁膜ＩＬ２、カバー絶縁膜ＩＬ３および層間絶縁膜ＩＬ４を垂直に貫通して、選択トランジスタＴＲの他方のｎ型半導体領域ＮＤとプラグＰＬ１を介して電気的に接続された第１層目の配線Ｍ１に達するコンタクトホールＣＮ２が形成されている。
【０１０６】
コンタクトホールＣＮ２の内部には、例えばＷ（タングステン）を主導電材料とするプラグＰＬ２が形成されている。層間絶縁膜ＩＬ４上には、プラグＰＬ２に接続する第２層目の配線Ｍ２が形成されている。図示は省略するが、さらに上層の配線が形成されている。
【０１０７】
このように、本実施の形態３では、第１層目の配線Ｍ１を、抵抗変化素子ＲＥＤ１と選択トランジスタＴＲのソース・ドレインとして機能するｎ型半導体領域ＮＤとの間に設けている。本実施の形態３による半導体装置では、前述の実施の形態１による半導体装置と比較して、第１層目の配線Ｍ１と半導体基板ＳＵＢとの距離が近づくことから、メモリセルアレイ以外の領域における回路の動作速度が向上する。また、本実施の形態３による半導体装置は、抵抗変化素子ＲＥＤ１を搭載しない半導体装置と回路の動作速度が一致するので、抵抗変化素子ＲＥＤ１の有無における回路設計の互換性を高めることができる。
【０１０８】
（実施の形態４）
前述の実施の形態１と相違する点は、平面視において抵抗変化素子の抵抗変化層と下部電極とを繋ぐメモリホールの位置と、選択メモリセルの一方のｎ型半導体領域と抵抗変化素子の下部電極とを電気的に接続するプラグの位置とが重ならならないようにしたことである。その他の構成は、前述の実施の形態１による半導体装置と同一または実質的に同一であるので、その詳細な説明は省略する。
【０１０９】
≪半導体装置の構成≫
本実施の形態４による抵抗変化素子を有する半導体装置の構成について図１９を用いて説明する。図１９は、本実施の形態４による抵抗変化素子を有する半導体装置を示す要部断面図である。ここでは、１つの抵抗変化素子と１つの半導体デバイスとの組み合わせを単位セルとするメモリセルを例示する。また、半導体デバイスには、選択トランジスタとして、例えばｎチャネル型ＭＯＳＦＥＴを例示する。
【０１１０】
選択トランジスタＴＲは、絶縁膜ＩＬ１により覆われている。絶縁膜ＩＬ１を垂直に貫通して、ｎ型半導体領域ＮＤ上などの必要部分に達するコンタクトホールＣＮ１が形成されており、コンタクトホールＣＮ１の内部には、例えばＷ（タングステン）を主導電材料とするプラグＰＬ１が形成されている。
【０１１１】
絶縁膜ＩＬ１上には、選択トランジスタＴＲの一方のｎ型半導体領域ＮＤとプラグＰＬ１を介して電気的に接続された下部電極Ｅ１が形成されている。下部電極Ｅ１は、例えばＴａ（タンタル）膜を下層とし、Ｒｕ（ルテニウム）膜を上層としたＲｕ／Ｔａ積層膜からなる。下部電極Ｅ１は、絶縁膜ＩＬ２により覆われており、絶縁膜ＩＬ２を貫通して、下部電極Ｅ１に達するメモリホールＭＮが形成されている。ここで、平面視においてメモリホールＭＮとプラグＰＬ１とが重ならないように、メモリホールＭＮは形成される。
【０１１２】
下部電極Ｅ１上には抵抗変化層ＲＥが形成され、抵抗変化層ＲＥ上には上部電極Ｅ２が形成されており、下部電極Ｅ１と、抵抗変化層ＲＥと、上部電極Ｅ２とにより抵抗変化素子ＲＥＤ１を構成する。抵抗変化層ＲＥは、絶縁膜ＩＬ２の開口部であるメモリホールＭＮの内壁（側面および底面）に形成されて、メモリホールＭＮの底面で下部電極Ｅ１と接する。また、抵抗変化層ＲＥは、メモリホールＭＮの内壁（側面および底面）を含めて、絶縁膜ＩＬ２上に乗り上がるように形成されている。
【０１１３】
そして、抵抗変化層ＲＥは、例えばＮ（窒素）を含むＴａＯｘ（酸化タンタル）膜から構成され、下部電極Ｅ１と抵抗変化層ＲＥとの界面には、Ｎ（窒素）が偏析している（図２および図３参照）。上部電極Ｅ２は、例えばＷ（タングステン）膜からなる。抵抗変化層ＲＥと上部電極Ｅ２との間に、Ｔａ（タンタル）膜を下層とし、ＴａＮ（窒化タンタル）膜を上層としたＴａＮ／Ｔａ積層膜を形成してもよい。
【０１１４】
抵抗変化素子ＲＥＤ１は、カバー絶縁膜ＩＬ３および層間絶縁膜ＩＬ４により覆われている。カバー絶縁膜ＩＬ３は、例えばＳｉＮ（窒化シリコン）、ＳｉＯＮ（酸窒化シリコン）またはＳｉＣＮ（炭素含有窒化シリコン）などからなり、層間絶縁膜ＩＬ４は、例えばＳｉＯ２（酸化シリコン）またはＳｉＯＣ（炭素含有酸化シリコン）などからなる。
【０１１５】
カバー絶縁膜ＩＬ３および層間絶縁膜ＩＬ４を垂直に貫通して、抵抗変化素子ＲＥＤ１の上部電極Ｅ２に達するコンタクトホールＣＮ２が形成されている。ここで、平面視においてメモリホールＭＮとコンタクトホールＣＮ２とが重ならないように、コンタクトホールＣＮ２は形成される。また、絶縁膜ＩＬ２、カバー絶縁膜ＩＬ３および層間絶縁膜ＩＬ４を垂直に貫通して、選択トランジスタＴＲの他方のｎ型半導体領域ＮＤと電気的に接続するプラグＰＬ１に達するコンタクトホールＣＮ２が形成されている。
【０１１６】
コンタクトホールＣＮ２の内部には、例えばＷ（タングステン）を主導電材料とするプラグＰＬ２が形成されている。層間絶縁膜ＩＬ４上には、プラグＰＬ２に接続する第１層目の配線Ｍ１が形成されている。図示は省略するが、さらに上層の配線が形成されている。
【０１１７】
このように、本実施の形態４では、平面視において抵抗変化素子ＲＥＤ１の抵抗変化層ＲＥと下部電極Ｅ２とを繋ぐメモリホールＭＮの位置と、選択トランジスタＴＲの一方のｎ型半導体領域ＮＤと抵抗変化素子ＲＥＤ１の下部電極Ｅ１とを電気的に接続するプラグＰＬ１の位置とが重ならならないようにしている。これにより、抵抗変化素子ＲＥＤ１が、プラグＰＬ１のシームなどのプラグＰＬ１に起因した段差の影響を受け難くなり、抵抗変化素子ＲＥＤ１の安定動作と高信頼性を実現することができる。
【０１１８】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【０１１９】
本発明は少なくとも以下の実施の形態を含む。
【０１２０】
〔付記１〕
センサ、無線、マイクロコントロールユニットおよび電源を有する無線端末であって、
前記マイクロコントロールユニットは、半導体基板上に、トランジスタと、前記トランジスタに直列接続する抵抗変化素子とがマトリクス状に配置される抵抗変化メモリを備え、
前記抵抗変化素子は、
低抵抗状態から高抵抗状態への遷移時に正電圧を印加する第１電極と、
前記第１電極と対向する第２電極と、
前記第１電極と前記第２電極とに挟まれ、遷移金属の酸化物からなる抵抗変化層と、
から構成され、
前記抵抗変化層は、窒素を含み、
前記抵抗変化層における前記第１電極側の窒素濃度が前記第２電極側の窒素濃度よりも高い、無線端末。
【０１２１】
〔付記２〕
付記１記載の無線端末において、
前記抵抗変化層に含まれる前記窒素は、前記第１電極側から前記第２電極側へ向かって連続して低くなる濃度勾配を有する、無線端末。
【０１２２】
〔付記３〕
付記１記載の無線端末において、
前記第１電極と前記抵抗変化層との界面において、前記窒素が偏析している、無線端末。
【０１２３】
〔付記４〕
付記１記載の無線端末において、
前記抵抗変化層に含まれる窒素濃度は、３ａｔｏｍｉｃ％以上、かつ２０ａｔｏｍｉｃ％未満である、無線端末。
【０１２４】
〔付記５〕
付記１記載の無線端末において、
前記第１電極と前記抵抗変化層との間に、前記抵抗変化層を形成する前記遷移金属の窒化物からなる導電層を有する、無線端末。
【符号の説明】
【０１２５】
ＣＬ  導電層
ＣＮ１、ＣＮ２  コンタクトホール
Ｅ１  下部電極
Ｅ２  上部電極
ＧＥ  ゲート電極
ＧＩ  ゲート絶縁膜
ＩＬ１、ＩＬ２  絶縁膜
ＩＬ３  カバー絶縁膜
ＩＬ４  層間絶縁膜
ＩＬ５、ＩＬ６  絶縁膜
Ｍ１、Ｍ２  配線
ＭＮ  メモリホール
ＭＴＣ  配線溝
ＮＤ  ｎ型半導体領域
ＰＬ１、ＰＬ２  プラグ
ＰＷ  ｐ型ウエル
ＲＥ  抵抗変化層
ＲＥＤ１，ＲＥＤ２  抵抗変化素子
ＳＴＩ  分離部
ＳＵＢ  半導体基板
ＳＷ  サイドウォール
ＴＡ  Ｔａ（タンタル）膜
ＴＣ  配線溝
ＴＮ  ＴａＯＮ（酸窒化タンタル）膜
ＴＲ  選択トランジスタ
Ｖｏ  酸素欠損
【図１】
2017092274.tif 000003
【図２】
2017092274.tif 000004
【図３】
2017092274.tif 000005
【図４】
2017092274.tif 000006
【図５】
2017092274.tif 000007
【図６】
2017092274.tif 000008
【図７】
2017092274.tif 000009
【図８】
2017092274.tif 000010
【図９】
2017092274.tif 000011
【図１０】
2017092274.tif 000012
【図１１】
2017092274.tif 000013
【図１２】
2017092274.tif 000014
【図１３】
2017092274.tif 000015
【図１４】
2017092274.tif 000016
【図１５】
2017092274.tif 000017
【図１６】
2017092274.tif 000018
【図１７】
2017092274.tif 000019
【図１８】
2017092274.tif 000020
【図１９】
2017092274.tif 000021