(57)【要約】      （修正有）【課題】容量差分アイソレータシステムの不整合を較正する方法を提供する。【解決手段】本方法は、共通信号をアイソレータシステム２００の一対の入力端子２３０．１、２３０．２へ駆動する工程と、アイソレータシステムの出力端子２４０．１、２４０．２において信号の差を測定する工程と、出力端子の不整合が最小化されるまで、アイソレータシステムの出力端子とセンタータップ端子２２２との間で接続されたインピーダンス素子Ｒ１．１、Ｒ１．２のインピーダンスを変動させる工程と、を含む。【選択図】図２
2017092948.tif 000002
【特許請求の範囲】
【請求項１】
アイソレータシステムを較正する方法であって、
共通信号を前記アイソレータシステムの一対の入力端子へ駆動することと、
前記アイソレータシステムの出力端子において信号の差を測定することと、
前記出力端子の不整合が最小化されるまで、前記アイソレータシステムの前記出力端子とセンタータップ端子との間で接続されたインピーダンス素子のインピーダンスを変動させることと、を含む、方法。
【請求項２】
前記変動が、回路パスを選択的に有効および無効にすることを含み、前記回路パスが、それらのそれぞれの出力端子および前記センタータップ端子から平行に延在して、それぞれのインピーダンス素子を含む、請求項１に記載の方法。
【請求項３】
前記最小化された不整合が判定されるとき、前記有効および無効にされた回路パスを表すデータを、前記アイソレータシステムに関連付けられたレジスタ内に記憶することをさらに含む、請求項２に記載の方法。
【請求項４】
各々の回路パスが、その独自のインピーダンスおよびスイッチを含む、請求項２に記載の方法。
【請求項５】
前記駆動および前記測定が、前記アイソレータシステムによって絶縁された２つの電位領域内で起こる、請求項１に記載の方法。
【請求項６】
前記出力端子における出力信号を増幅、二乗、および整流することによって、前記不整合を生成することをさらに含む、請求項１に記載の方法。
【請求項７】
前記アイソレータシステムが、絶縁バリアを横切る一対のコンデンサを含む、請求項１に記載の方法。
【請求項８】
前記アイソレータシステムが、絶縁バリアを横切る変圧器を含む、請求項１に記載の方法。
【請求項９】
較正システムであって、
共通信号をアイソレータの一対の入力端子へ駆動するための信号源と、
前記アイソレータの一対の出力端子における出力信号に基づいて不整合信号を生成するための不整合検出器と、
前記不整合信号が最小化されるまで、前記アイソレータの前記出力端子の間で接続されたインピーダンス回路網のインピーダンスを変動させるための制御器と、を備える、較正システム。
【請求項１０】
前記インピーダンス回路網が、
各々がそれぞれの出力端子に接続され、かつ互いに接続された、一対のインピーダンス素子と、
各々がそれぞれの出力端子に接続され、かつ前記一対のインピーダンス要素インピーダンス素子が一緒に接続されているノードにおいて互いに接続された、一対の可変抵抗器であって、前記抵抗器が不整合抵抗を有する、可変抵抗器と、を備える、請求項９に記載の較正システム。
【請求項１１】
前記一対の可変抵抗器の前記可変抵抗器に結合されたスイッチトランジスタをさらに備える、請求項１０に記載の較正システム。
【請求項１２】
前記一対の可変抵抗器の前記可変抵抗器に結合されたヒュージブルリンクをさらに備える、請求項１０に記載の較正システム。
【請求項１３】
前記アイソレータが、絶縁バリアを横切る一対のコンデンサを含む、請求項９に記載の較正システム。
【請求項１４】
前記アイソレータが、絶縁バリアを横切る変圧器を含む、請求項９に記載の較正システム。
【発明の詳細な説明】
【背景技術】
【０００１】
本発明は、概して、容量差分アイソレータの不整合較正に関する。
【０００２】
低電力で高速の絶縁通信に対する需要は、通信チャネルのアーキテクチャにおける革新を必要とする。ガルバニック絶縁バリアとしてのコンデンサの使用は、性能を向上させて、波形率を減少させて、かつ通信チャネルのコストを減少させるのに、主要な役割を果たし得る。
【０００３】
コンデンサは、差分的に駆動されたアイソレータシステムにおいて用途を見出すが、本質的には差分装置ではない。したがって、受信機から送信機を絶縁して、送信機から受信機まで差分信号を送信するために、容量差分アイソレータは、少なくとも２つのコンデンサを必要とする。
【０００４】
送信機から受信機まで差分信号を送信するとき、容量差分アイソレータが雑音および干渉イミュニティを維持することが望ましい。インピーダンス不整合が容量差分アイソレータの差分パスの間にあると、容量絶縁バリアに沿ったイミュニティ性能および信号完全性は著しく低下する。コモンモード干渉は、インピーダンス不整合のために意図されない差分信号に変換される。これらの意図されない差分信号は、意図された差分信号から区別され得ず、したがって除去され得ない。結果的に、意図された差分信号および意図されない差分信号の両方が、受信機に送信される。
【０００５】
インピーダンス不整合は通信チャネルの性能に著しい悪影響を及ぼすので、発明者は、容量差分アイソレータにおけるインピーダンス不整合を較正するための、当該技術分野における必要性を認識した。
【図面の簡単な説明】
【０００６】
【図１】本開示のある実施形態に従う、差分的に絶縁されたシステムを図解する。
【図２】本開示のある実施形態に従う、容量差分アイソレータシステムを図解する。
【図３】本開示のある実施形態に従う、容量差分アイソレータシステムを図解する。
【図４Ａ】本開示の様々な実施形態に従う、スイッチ実装を図解する。
【図４Ｂ】本開示の様々な実施形態に従う、スイッチ実装を図解する。
【図４Ｃ】本開示の様々な実施形態に従う、スイッチ実装を図解する。
【図５】本開示のある実施形態に従う、テスト受信機のブロック図を図解する。
【図６】本開示のある実施形態に従う、テスト受信機の回路図を図解する。
【図７】本開示のある実施形態に従う、容量差分アイソレータシステムを較正するための方法を描写しているフローチャートである。
【発明を実施するための形態】
【０００７】
本開示の実施形態は、アイソレータシステムを較正する方法を提供し得る。本方法は、共通信号をアイソレータシステムの一対の入力端子へ駆動する工程と、アイソレータシステムの出力端子において信号の差を測定する工程と、出力端子の不整合が最小化されるまで、アイソレータシステムの出力端子とセンタータップ端子との間で接続されたインピーダンス素子のインピーダンスを変動させる工程と、を含み得る。
【０００８】
本開示の実施形態は、一対の出力端子、および出力端子にわたって接続されたフィルタを有するアイソレータを備える較正システムを提供し得る。このフィルタは、各々がそれぞれの出力端子に接続され、かつ互いに接続された、一対のコンデンサと、各々がそれぞれの出力端子に接続され、かつ一対のコンデンサが一緒に接続されているノードにおいて互いに接続された、一対の可変抵抗器と、を備え得、この抵抗器は不整合抵抗を有する。
【０００９】
本開示の実施形態は、較正システムであって、共通信号をアイソレータシステムの一対の入力端子にわたって駆動するための信号源と、アイソレータシステムの一対の出力端子における出力信号に基づいて不整合信号を生成するための不整合検出器と、不整合信号が最小化されるまで、アイソレータの出力端子の間で接続されたインピーダンス回路網のインピーダンスを変動させるための制御器と、を備える、較正システムを提供し得る。
【００１０】
図１は、本開示のある実施形態に従う、差分的に絶縁されたシステム１００を図解する。システム１００は、テスト回路システム１２０に結合された主要回路システム１１０を含み得る。主要回路システム１１０は、絶縁バリア１４０に架橋して、かつ第１の電圧領域内の送信機１５０と第２の電圧領域内の受信機１６０との間で通信チャネルを提供するアイソレータシステム１３０を含み得る。テスト回路システム１２０は、テスト送信機１８０およびテスト受信機１９０を制御して、かつ主要回路システム１１０のアイソレータシステム１３０を較正するためのテスト制御器１７０を含み得る。
【００１１】
主要回路システム１１０では、アイソレータシステム１３０は、受信機１６０から送信機１５０をガルバニック絶縁し得る。したがって、送信機１５０および受信機１６０は、異なる電位（例えば、ＧＮＤ１およびＧＮＤ２）において接地され、接地ループを防ぎ（すなわち、２つの電圧領域の間で不必要な電流の流れを防ぎ）得る。送信機１５０および受信機１６０は、異なる電源（例えば、ＶＤＤ１およびＶＤＤ２）からも電力を供給され得る。
【００１２】
送信機１５０は、アイソレータシステム１３０により提供された差分パスを介して差分入力電圧ＶＳを送信して、アイソレータシステム１３０の出力端子および受信機１６０の入力端子における差分出力電圧ＶＬをもたらし得る。論じられるように、アイソレータシステム１３０の差分パスの間のインピーダンス不整合は、２つの電圧領域の間の寄生容量のために存在し得るコモンモード干渉を意図されない差分信号に変換し得る。これらの意図されない差分信号は、アイソレータシステム１３０を介して送信され得、差分出力電圧ＶＬに望ましくなくかつ気付かれずに寄与し得る。
【００１３】
テスト回路システム１２０は、アイソレータシステム１３０を較正して、アイソレータシステム１３０の差分パスの間で可能なインピーダンス不整合を打ち消し得る。テスト送信機１８０は、送信機１５０の出力端子１５２、１５４に結合される出力端子１８２、１８４を有し得る。同様に、テスト受信機１９０は、受信機１６０の入力端子１６２、１６４に結合される入力端子１９２、１９４を有し得る。下に論じられるように、テスト送信機１８０が、送信機１５０から分離される別々の回路システムとして図１に示されるが、すべての実施形態においてこの限りである必要はない。同様に、下に論じられるように、テスト受信機１９０が、受信機１６０から分離される別々の回路システムとして図１に示されるが、すべての実施形態においてこの限りである必要はない。
【００１４】
テスト回路システム１２０では、テスト制御器１７０は、テスト送信機１８０およびテスト受信機１９０を制御して、アイソレータシステム１３０を較正するために制御信号Ｑを生成し得る。いくつかの実施形態では、テスト制御器１７０は、テスト送信機１８０および／またはテスト受信機１９０から別個の電圧領域に配置され得る。そのような場合、テスト制御器１７０は、テスト送信機１８０または受信機１９０と、それぞれのアイソレータ１９５．１、１９５．２を介して通信し得る。したがって、テスト送信機１８０は、第１の電圧領域（すなわち、ＶＤＤ１／ＧＮＤ１に）内で結合され得、テスト受信機１９０は、第２の電圧領域（すなわち、ＶＤＤ２／ＧＮＤ２に）内で結合され得る。テスト制御器１７０の装置は、第１または第２の電圧領域内で結合され得る。
【００１５】
テスト制御器１７０は、送信機１５０が無効にされる（すなわち、ＶＳ＝０）とき、テスト送信機１８０およびテスト受信機１９０を（例えば、それぞれ信号ＥＮ１およびＥＮ２を用いて）有効にし得る。有効にされるとき、テスト送信機１８０は、アイソレータシステム１３０の両方の差分パスに共通のテスト電圧ＶＴ（例えば、同一のシングルエンド電圧）を供給し得る。テスト電圧ＶＴは、ランタイム動作においてシステム１００によって経験され得るコモンモード過渡を複製し得る。代替的に、単一であるが、比較的より高い振幅（電圧）（図示せず）は、２つの電圧領域の２つの接地（すなわち、ＧＮＤ１およびＧＮＤ２）にわたって印加されて、コモンモード干渉を複製し得る。インピーダンス不整合がアイソレータシステム１３０の差分パス内に存在すると、テスト電圧ＶＴは、アイソレータシステム１３０の出力において差分出力電圧ＶＬを誘起し得る。
【００１６】
テスト受信機１９０は、出力電圧ＶＬから不整合を検出し得、そこから不整合信号δを生成し得る。応答して、テスト制御器１７０は、不整合信号δが不整合の最小化を示すまで、制御信号Ｑを生成して、アイソレータシステム１３０の差分パスの一方または両方のインピーダンスを調節し得る。
【００１７】
テスト回路システム１２０は、初めて送信機１５０を動作する前にアイソレータシステム１３０を較正して、レジスタ内で（例えば、テスト制御器１７０内で）較正情報を記憶するように動作され得る。その後、テスト回路システム１２０は、動作して較正情報を更新するように（要求に応じて、または所定のスケジュールに基づいて）指示されるまで、休止中のままであり得る。較正情報を更新することは、経時的なアイソレータシステム１３０の構成要素の経年化および値ずれを説明するために所望され得る。各較正の合間に、主要回路システム１１０が再初期化されるか、再起動されるときはいつでも、レジスタ内で記憶された較正情報は、アイソレータシステム１３０の差分パスのインピーダンスを調節するために使用され得る。
【００１８】
実際には、第１および第２の電圧領域は、多くの場合、別個の半導体ダイ上で組み立てられる。アイソレータシステムは、半導体ダイのうちの１つ（第１の電圧領域または第２の電圧領域の半導体ダイ）の上に提供され得るか、あるいは、各ダイ上上に１つずつで２つの部分に分割され得る。代替的に、アイソレータは、第１および第２の電圧領域のダイとは別個である第３の半導体ダイ上で提供され得る。テスト回路システム１２０は、任意の構成の主要回路システムで用途を見出し得る。
【００１９】
第１の構成では、テスト回路システム１２０は、主要回路システム１１０に永久に結合され得る。本実施形態では、テスト送信機１８０は、送信機１５０として共通の半導体ダイ内で組み立てられ得、テスト受信機１９０は、受信機１６０として共通の半導体ダイ内で組み立てられ得る。テスト回路システム１２０は、装置のスタートアップの間および／または所定の間隔において等、主要回路システム１１０の動作の間の所定の時間において動作可能になり得る。しかしながら、主要回路システム１１０のランタイム動作の間、テスト回路システム１２０は休止中であり得る。テスト制御器１７０は、新しい較正動作によって上書きされない限り有効なままであり得る、アイソレータシステムの較正状態を判定し得る。
【００２０】
第２の構成では、テスト回路システム１２０は、完全に主要回路システム１１０とは別個である別々のテスターシステムであり得る。テスト回路システム１２０は、主要回路システム１１０に結合され、較正動作を通して動作し、次いで切り離され得る。そのような場合には、アイソレータシステム１３０のための較正設定は、例えば、レジスタにおいて、アイソレータシステム１３０内で持続的に記憶され得る。
【００２１】
図２は、本開示のある実施形態に従う、容量差分アイソレータシステム２００を図解する。アイソレータシステム２００は、図１のアイソレータシステム１３０の例であり得る。アイソレータシステム２００は、絶縁バリア２１０に架橋する絶縁コンデンサＣ１．１、Ｃ１．２の形態の一対のアイソレータ、ならびに、絶縁コンデンサＣ１．１、Ｃ１．２の出力端子の間で接続された一対のフィルタ処理コンデンサＣ２．１、Ｃ２．２と、また絶縁コンデンサＣ１．１、Ｃ１．２の出力端子の間で接続された一対の抵抗器Ｒ１．１、Ｒ１．２とを含むフィルタ２２０を含み得る。フィルタ処理コンデンサＣ２．１、Ｃ２．２および抵抗器Ｒ１．１、Ｒ１．２は、センタータップ端子２２２において一緒に接続され得る。いくつかの実施形態では、システムに存在する寄生容量がフィルタ処理コンデンサＣ２．１、Ｃ２．２として類似の効果を提供し得るが、フィルタ処理コンデンサＣ２．１、Ｃ２．２は省略され得る。
【００２２】
図２に図解されるように、絶縁コンデンサＣ１．１、Ｃ１．２の各々は、絶縁バリア２１０に架橋し得る。したがって、絶縁コンデンサＣ１．１、Ｃ１．２の入力端子２３０．１、２３０．２は、第１の電圧領域内で差分入力信号ＶＳを受容し得、絶縁コンデンサＣ１．１、Ｃ１．２の出力端子２４０．１、２４０．２は、第１の電圧領域からガルバニック絶縁される第２の電圧領域に差分出力電圧ＶＬを出力し得る。センタータップ端子２２２は、第２の電圧領域（図２において接地ＧＮＤ２として示される  内でコモンモード電圧基準に結合され得る。
【００２３】
理想的には、絶縁コンデンサＣ１．１、Ｃ１．２は同一の静電容量を有し、フィルタ処理コンデンサＣ２．１、Ｃ２．２は同一の静電容量を有し、抵抗器Ｒ１．１、Ｒ１．２は同一の抵抗を有するとされ、これによって、アイソレータシステム２００は、差分パス２５０．１、２５０．２に同一のインピーダンスを提供し得る。しかしながら、実際には、製造ばらつきおよび他の要因のために、静電容量および抵抗は、完全には整合されず、差分パス２５０．１、２５０．２の間でのインピーダンス不整合をもたらし得る。論じられるように、差分パス２５０．１、２５０．２間のインピーダンス不整合は、コモンモード干渉を意図されない差分信号に変換し得る。これらの意図されない差分信号は、アイソレータシステム２００を介して送信され得、差分出力電圧ＶＬに望ましくなくかつ気付かれずに寄与し得る。
【００２４】
したがって、抵抗器Ｒ１．１、Ｒ１．２の抵抗が、較正動作の間、変動され得るように、アイソレータシステム２００は実装され得る。図１に関して論じられるように、アイソレータシステム２００は、制御信号Ｑを受信して、抵抗器Ｒ１．１、Ｒ１．２の抵抗を調節して、それによって、インピーダンス間の不整合が最小化されるまで、差分パス２５０．１、２５０．２の一方または両方のインピーダンスを調節し得る。
【００２５】
図３は、本開示のある実施形態に従う、容量差分アイソレータシステム３００を図解する。アイソレータシステム３００は、図１のアイソレータシステム１３０の例であり得る。より具体的には、アイソレータシステム３００は、図２の可変抵抗器Ｒ１．１、Ｒ１．２を実装する方法の例であり得る。
【００２６】
図２のアイソレータシステム２００に類似して、アイソレータシステム３００は、絶縁バリア３１０に架橋する一対の絶縁コンデンサＣ１．１、Ｃ１．２、ならびに、絶縁コンデンサＣ１．１、Ｃ１．２の出力端子の間で接続された一対のフィルタ処理コンデンサＣ２．１、Ｃ２．２と、また絶縁コンデンサＣ１．１、Ｃ１．２の出力端子の間で接続された一対の固定抵抗器Ｒ１．１、Ｒ１．２とから成り得るフィルタ３２０を含み得る。いくつかの実施形態では、システムに存在する寄生容量がフィルタ処理コンデンサＣ２．１、Ｃ２．２として類似の効果を提供し得るが、フィルタ処理コンデンサＣ２．１、Ｃ２．２は省略され得る。追加として、フィルタ３２０は、複数の選択的に有効にされた回路パスを含み得、各々がスイッチ（Ｓ２．１．．．Ｓｎ．１、Ｓ２．２．．．Ｓｎ．２）と直列に抵抗器（Ｒ２．１．．．Ｒｎ．１、Ｒ２．２．．．Ｒｎ．２）を有し、各々が抵抗器Ｒ１．１、Ｒ１．２のうちの１つにわたって接続される。選択的に有効にされた抵抗器Ｒ２．１．．．Ｒｎ．１、Ｒ２．２．．．Ｒｎ．２は、異なる抵抗値を有し得、例えば、それらは、バイナリ重み付け分布に従って変動し得る。固定抵抗器Ｒ１．１、Ｒ１．２および選択的に有効にされた抵抗器Ｒ２．１．．．Ｒｎ．１、Ｒ２．２．．．Ｒｎ．２は、フィルタ３２０の抵抗性構成要素を集合的に画定し得る。フィルタ処理コンデンサＣ２．１、Ｃ２．２、抵抗器Ｒ１．１、Ｒ１．２、および複数の回路パスは、センタータップ端子３２２において一緒に接続され得る。
【００２７】
絶縁コンデンサＣ１．１、Ｃ１．２は、それらの入力端子３３０．１、３３０．２において、第１の電圧領域から差分入力電圧ＶＳを受容し、それらの出力端子３４０．１、３４０．２において、第２の電圧領域内で差分出力電圧ＶＬを出力し得る。第１の電圧領域は、したがって第２の電圧領域からガルバニック絶縁される。センタータップ端子３２２は、第２の電圧領域（図２において接地ＧＮＤ２として示される）内で、コモンモード電圧基準結合され得る。
【００２８】
アイソレータシステム３００では、差分パス３５０．１、３５０．２の間のインピーダンス不整合は、抵抗器Ｒ１．１、Ｒ１．２にわたって抵抗器Ｒ２．１．．．Ｒｎ．１、Ｒ２．２．．．Ｒｎ．２のうちの１つ以上を有効にすることによって、較正動作の間に最小化され、全体的な抵抗を効果的に減少させ得る。抵抗器Ｒ２．１．．．Ｒｎ．１、Ｒ２．２．．．Ｒｎ．２のうちの１つは、閉じられた状態でそのそれぞれのスイッチを有することによって、抵抗器Ｒ１．１、Ｒ１．２のうちのそれぞれの１つにわたって接続され得る。
【００２９】
図４Ａ〜４Ｃは、本開示の様々な実施形態に従う、図３のスイッチＳ２．１．．．Ｓｎ．１、Ｓ２．２．．．Ｓｎ．２の実装を図解する。図４Ａ〜４Ｃが単一のスイッチ／抵抗器対を図解するが、図示実装は、本明細書に図解されたマルチ抵抗器構成に拡張され得る。
【００３０】
図４Ａに示される第１の構成において、スイッチは、トランジスタＳｎとして実装され得、このゲートは、較正動作の前に、それぞれのヒュージブルリンクＦ１、Ｆ２を介して、高電圧源（例えば、ＶＤＤ２）または低電圧源（例えば、ＧＮＤ２）に接続され得る。較正の間、スイッチの関連付けられた抵抗器Ｒｎが有効にされるべきだと判定されると、ヒュージブルリンクＦ１、Ｆ２が、スイッチＳｎを導電性にさせる様式で開けられ得る。代替的に、スイッチの関連付けられた抵抗器Ｒｎが無効にされるべきだと判定されると、別のヒュージブルリンクＦ１、Ｆ２が、スイッチＳｎを非導電性にさせる様式で開けられ得る。
【００３１】
図４Ｂは、スイッチもトランジスタＳｎとして実装され得る第２の構成を図解する。しかしながら、本実施形態では、スイッチＳｎは、レジスタ４１０内で記憶されるスイッチ設定値に従って制御され得る。較正の間、スイッチの関連付けられた抵抗器Ｒｎが有効にされるべきだと判定されると、スイッチＳｎに出力されるときにスイッチＳｎを導電性にさせる値が、レジスタ４１０内で記憶され得る。代替的に、スイッチの関連付けられた抵抗器Ｒｎが無効にされるべきだと判定されると、スイッチＳｎに出力されるときにスイッチＳｎを非導電性にさせる値が、レジスタ４１０内で記憶され得る。レジスタ４１０は、フィルタ２２０、３２０（図２、３）内で他のスイッチを制御する値を記憶するための他の記憶場所を有し得る。レジスタ４１０は、不揮発性記憶装置として提供され得、それは、スイッチのための制御値がアイソレータシステム内で持続的に記憶されるのを許容するが、その制御値が時々変更されるのを許容する。したがって、アイソレータシステム２００、３００の不整合特性が、例えばアイソレータシステム内の構成要素の経年化のために、経時的に変動すると、補正効果が、システムのフィルタ２２０、３２０（図２、３）内で実施され得る。
【００３２】
図４Ｃに示される第３の構成において、スイッチそれ自体は、ヒュージブルリンクＦｎとして実装され得る。較正の間、関連付けられた抵抗器Ｒｎが有効にされるべきだと判定されると、ヒュージブルリンクＦｎは閉じられたままであり得る。代替で、スイッチの関連付けられた抵抗器Ｒｎが無効にされるべきだと判定されると、ヒュージブルリンクＦｎは開けられ得る。
【００３３】
アイソレータシステム（図２および３に示されるもの等）内で全体的な抵抗を調節することが、如何にして、その差分パスの間でインピーダンス不整合を最小化し得るのかを理解するために、差分出力電圧ＶＬと差分入力電圧ＶＳとの関係を見ることは有益であり得る。ラプラス領域において、同一の静電容量および同一の抵抗（すなわち、Ｃ１．１＝Ｃ１．２＝Ｃ１、Ｃ２．１＝Ｃ２．２＝Ｃ２、Ｒ１．１＝Ｒ１．２＝Ｒ１）を仮定すると、その関係は下記のように表され得る。
【数１】
2017092948.tif 000003
【数２】
2017092948.tif 000004
【００３４】
下記のように、方程式（１）の伝達関数ＡＤ（ｓ）は、２つの差分パス（例えば、２５０．１、３５０．１）のうちの１つに関連した上側伝達関数ＡＤＵ（ｓ）、および２つの差分パス（例えば、２５０．２、３５０．２）の他方と関連した下側伝達関数ＡＤＢ（ｓ）に分解され得る。
【数３】
2017092948.tif 000005
【００３５】
アイソレータシステムが、（コモンモード干渉を複製するためにテスト送信機１８０によって図１に提供されるような）共通のテスト電圧ＶＴを、差分入力電圧ＶＳの代わりにその入力端子において受信すると、下記のように、伝達関数ＡＤＵ（ｓ）およびＡＤＢ（ｓ）は同様に、差分出力電圧ＶＬを共通のテスト電圧ＶＴと関連付けるために使用され得る。
【数４】
2017092948.tif 000006
【００３６】
インピーダンス不整合が２つの差分パスの間に存在しないとき、伝達関数ＡＤＵ（ｓ）およびＡＤＢ（ｓ）は、方程式（１）の伝達関数ＡＤ（ｓ）と同一で、方程式（４）（すなわち、ＡＤＵ（ｓ）−ＡＤＢ（ｓ）＝０）において互いに相殺し得る。そのような場合には、共通のテスト電圧ＶＴは、差分出力電圧ＶＬに任意の影響を及ぼし得ない。しかしながら、インピーダンス不整合が存在すると、伝達関数ＡＤＵ（ｓ）とＡＤＢ（ｓ）とは異なる場合があり（すなわち、ＡＤＵ（ｓ）−ＡＤＢ（ｓ）≠０）、その場合、共通のテスト電圧ＶＴは、アイソレータシステムの出力端子において差分電圧に変形し得る。例えば、伝達関数ＡＤＢ（ｓ）のための時定数がτ１１であり、ＡＤＵ（ｓ）の時定数がτ１１＋Δτ１１である場合、方程式（４）は下記の結果となり得る。
【数５】
2017092948.tif 000007
【００３７】
Δτ１１＝０、つまり、インピーダンス不整合が２つの差分パスの間に存在しないとき、方程式（５）の右項はゼロである。したがって、目的は、差分出力電圧ＶＬへのコモンモード干渉の寄与を最小化するために、２つの差分パスの時定数の間で不整合Δτ１１を最小化することである。方程式（２）に基づいて、不整合Δτ１１は、一対の抵抗器Ｒ１．１、Ｒ１．２の間の不整合、および一対の絶縁コンデンサＣ１．１、Ｃ１．２の間の不整合の一方または両方によって引き起こされ得る。図２および３におけるアイソレータシステムが、差分パスの間でインピーダンス不整合を最小化するために、抵抗器Ｒ１．１、Ｒ１．２の有効抵抗値を調節することに取り組む一方、しかしながら、当業者であれば、インピーダンス不整合がまた、絶縁コンデンサＣ１．１、Ｃ１．２の有効静電容量を調節することによっても最小化され得ることを理解するだろう。
【００３８】
図５は、本開示の実施形態に従うテスト受信機５００のブロック図である。テスト受信機５００は、図１のテスト受信機１９０の例であり得、不整合信号δを、その入力端子において受信された差分出力電圧ＶＬ基づいて生成および出力し得る。テスト受信機５００は、差分出力電圧ＶＬを増幅するための増幅器５１０、増幅された電圧を二乗するための二乗器５２０、および二乗された電圧を不整合信号δに条件付けるための整流器５３０を含み得る。
【００３９】
差分出力電圧ＶＬは、増幅器５１０内への差分入力電圧対Ｖｉ＋／Ｖｉ−として供給され得る。増幅器５１０は、入力信号対Ｖｉ＋／Ｖｉ−を増幅して、差分出力信号対Ｖｏ＋／Ｖｏ−を二乗器５２０に提供し得る。実装において、増幅器５１０は、直列に結合された１つ以上の増幅器として提供され、差分出力電圧ＶＬを増幅し得る。
【００４０】
二乗器５２０は、差分出力電圧対Ｖｏ＋／Ｖｏ−の二乗に比例する電圧Ｖｓｑ（すなわち、Ｖｓｑ∝（Ｖｏ＋−Ｖｏ−）２）を生成し得る。整流器５３０は、次いで、電圧Ｖｓｑの包絡線を表し得る電圧Ｖｒｅｃを生成し得る。差分出力電圧ＶＬが増加するにつれ、電圧Ｖｒｅｃの振幅は増加し得る。言い換えると、アイソレータシステムの差分パス（例えば、２００、３００）の間のインピーダンス不整合が増加するにつれ、電圧Ｖｒｅｃの振幅は増加し得る。したがって、差分パスの間のインピーダンス不整合は、電圧Ｖｒｅｃの振幅を最小化することによって最小化され得る。テスト受信機５００は、不整合信号δとして電圧Ｖｒｅｃを出力し得る。不整合信号δを最小化するために利用され得るアルゴリズムは、図７に描写されて、下に論じられる。
【００４１】
図６は、本開示の実施形態に従う、テスト受信機６００の回路図である。テスト受信機６００は、差分出力電圧ＶＬを増幅するための増幅器６１０、増幅された電圧を二乗するための二乗器６２０、および二乗された電圧を不整合信号δに条件付けるための整流器６３０を含み得る。テスト受信機６００は、したがって、不整合信号δを、その入力端子において受信された差分出力電圧ＶＬに基づいて、生成および出力し得る。
【００４２】
増幅器６１０は、共通の電源トランジスタ基盤の差分増幅器（Ｍ１／Ｍ２）であり得る。テスト受信機６００の入力端子に印加された差分出力電圧ＶＬは、増幅器６１０の入力への差分入力電圧対Ｖｉ＋／Ｖｉ−として供給され得る。増幅器６１０は、差分入力電圧対Ｖｉ＋／Ｖｉ−を増幅して、差分出力電圧対Ｖｏ＋／Ｖｏ−を二乗器６２０に提供し得る。増幅器６１０は、ゲート信号ｇ１およびｇ２によって有効にされ得る。トランジスタＭ１／Ｍ２は、電圧Ｖｂｉａｓにおいてバイアスをかけられ得る。論じられるように、増幅器６１０用の回路網は、差分出力電圧ＶＬを十分に増幅するために必要に応じて、複製および継続接続され得る。
【００４３】
二乗器６２０は、増幅器６１０から差分出力電圧対Ｖｏ＋／Ｖｏ−を受信して、（Ｖｏ＋−Ｖｏ−）２に比例する電圧Ｖｓｑを生成し得る。二乗器６２０は、ゲート信号ｇ３およびｇ４によって有効にされ得る。
【００４４】
整流器６３０は、二乗器６２０から電圧Ｖｓｑをそのゲートにおいて受信するためのトランジスタＭ３、ならびにトランジスタＭ３の電源に平行に接続され、かつ結合された抵抗器ＲｒｅｃおよびコンデンサＣｒｅｃを含み得る。トランジスタＭ３は、その電源において電圧Ｖｓｑの包絡線を表す電圧Ｖｒｅｃを提供するように動作し得る。トランジスタＭ３は、電圧Ｖｓｑがその閾値電圧および電圧Ｖｒｅｃの合計を超えるとき、オンになり得る。抵抗器ＲｒｅｃとコンデンサＣｒｅｃとの平行した組み合わせは、低域フィルタとして動作して、電圧Ｖｒｅｃのピークの減衰を減速させ、それによって電圧Ｖｓｑの包絡線を取り除き得る。差分出力電圧ＶＬが増加するにつれ、電圧Ｖｒｅｃの振幅は増加し得る。言い換えると、アイソレータシステムの差分パス（例えば、２００、３００）の間のインピーダンス不整合が増加するにつれ、電圧Ｖｒｅｃの振幅は増加し得る。したがって、差分パスの間のインピーダンス不整合は、電圧Ｖｒｅｃの振幅を最小化することによって最小化され得る。テスト受信機５００は、不整合信号δとして電圧Ｖｒｅｃを出力し得る。不整合信号δを最小化するために利用され得るアルゴリズムは、図７に描写されて、下に論じられる。
【００４５】
図７は、本開示の実施形態に従う、容量差分アイソレータシステム（例えば、アイソレータシステム１３０および３００）を較正するための方法７００を描写しているフローチャートである。方法７００は、工程７０２から始まり、それは、送信機および受信機（例えば、図１のテスト送信機１８０およびテスト受信機１９０）を有効にし、これによって、送信機は、共通信号をアイソレータシステムにわたって駆動する。工程７０４において、方法７００は受信機から不整合信号δを受信する。工程７０６において、本方法は、受信された不整合信号δに対応しているアイソレータシステムのスイッチ状態情報を記憶する。最初に、そのようなスイッチ状態情報は、開かれた状態（例えば、図３において、スイッチＳ２．１．．．Ｓｎ．１、Ｓ２．２．．．Ｓｎ．２が開かれる）にあるすべてのスイッチに対応し得る。次いで、方法７００は、工程７０８において、制御信号Ｑを生成して、開かれたスイッチのうちの１つを閉じる。工程７１０において、方法７００は、すべてのスイッチが閉じられたかどうかを判定する。すべてのスイッチが閉じられないと、方法７００は、すべてのスイッチが閉じられるまで、工程７０４〜７０８を繰り返して、次いで、工程７１２まで進む。工程７１２において、方法７００は、不整合信号δを受信し、工程７１４において、受信された不整合信号δに対応しているスイッチ状態情報（すなわち、閉じられたすべてのスイッチ）を記憶する。方法７００は、工程７１６において終了し、それは、最小限の不整合信号δに対応するスイッチ状態情報を選択し、それをレジスタ（例えば、テスト制御器１７０に含まれるレジスタ）に記憶する。ランタイムの間、アイソレータシステムのスイッチの各々は、レジスタ内で記憶されたスイッチ状態情報に基づいて、閉じられるか、開けられたままにされ得る。
【００４６】
方法７００は、図１のテスト制御器１７０によって実行されて、例えば、制御信号Ｑを生成および出力して、テスト受信機１９０（または５００、６００）から受信された不整合信号δを最小化し得る。
【００４７】
方法７００に関する議論は、図１の差分的に絶縁されたシステム１００、および図３のアイソレータシステム３００に言及したが、方法７００が、図１および３において特定の実施形態に限られないことが理解されるべきである。方法７００はまた、絶縁のための、変圧器等の他の構成要素を利用する他のアーキテクチャにおいて、用途を見出し得る。例えば、絶縁変圧器の入出力端子にわたる寄生容量、および絶縁変圧器によって駆動された受信機の入力における抵抗は、完全には整合されない時定数を用いて、差分パスを創出し得る。その結果、システム１００、２００、および３００に類似して、コモンモード過渡は、受信機において差分電圧に変形され得る。したがって、方法７００は、不整合を較正するために、上で論じられたように適用され得る。
【００４８】
本開示のいくつかの実施形態が、本明細書に具体的に図解および／または記載されている。しかしながら、本開示の修正および変更が、上記の教示によって、および添付の特許請求の範囲内で、本開示の趣旨および意図された範囲を逸脱することなく網羅されることが理解される。上述の原理に一致するさらなる変形が、許容可能である。
【図１】
2017092948.tif 000008
【図２】
2017092948.tif 000009
【図３】
2017092948.tif 000010
【図４Ａ】
2017092948.tif 000011
【図４Ｂ】
2017092948.tif 000012
【図４Ｃ】
2017092948.tif 000013
【図５】
2017092948.tif 000014
【図６】
2017092948.tif 000015
【図７】
2017092948.tif 000016
【外国語明細書】
2017092948000001.pdf