(57)【要約】      （修正有）【課題】高効率の電力変換を提供する。【解決手段】ブースト・バイパス変換器１３０は入力と出力との間に接続されたブーストインダクタ１１４を含む。バイパスダイオード１３２は入力と出力との間に接続されている。ブーストスイッチング要素１２５は、ブーストインダクタに接続されており、入力電圧の各ラインハーフサイクルにおける第１の期間中、有効化されてブースト・バイパス変換器の出力における出力電圧をブーストように接続されている。出力電圧が入力電圧に向けて降下するように、ブーストスイッチング要素は、各ラインハーフサイクルにおける第２の期間中、無効化されるように接続されている。出力電圧は、入力電圧の各ラインハーフサイクルにおける第３の期間中、入力電圧に追従するように接続されている。エネルギーは、第３の期間中、バイパスダイオードを通してブースト・バイパス変換器の入力と出力との間で伝達される。【選択図】図１
2017060385.tif 000002
【特許請求の範囲】
【請求項１】
２段電力変換装置における第１段として使用するブースト・バイパス変換器であって、
当該ブースト・バイパス変換器の入力と当該ブースト・バイパス変換器の出力との間に接続されたブーストインダクタであって、
当該ブースト・バイパス変換器の入力電圧が、当該ブースト・バイパス変換器の前記入力において受信されるように接続された整流された入力ライン正弦波電圧である、
当該ブーストインダクタと、
当該ブースト・バイパス変換器の前記入力と当該ブースト・バイパス変換器の前記出力との間に接続されたバイパスダイオードと、
前記ブーストインダクタに接続されたブーストスイッチング要素と、
を備え、
前記ブーストスイッチング要素が、前記入力電圧の各ラインハーフサイクルにおける第１の期間中、有効化されて当該ブースト・バイパス変換器の前記出力における出力電圧をブーストするように接続されており、
前記ブーストスイッチング要素が、前記入力電圧の前記各ラインハーフサイクルにおける第２の期間中に無効化されるように接続されており、
当該ブースト・バイパス変換器の前記出力電圧は、当該ブースト・バイパス変換器の前記出力電圧が前記入力電圧より大きい間、前記第２の期間中、前記入力電圧に向けて減少するように接続されており、
当該ブースト・バイパス変換器の前記出力電圧は、前記入力電圧と前記出力電圧とが実質的に等しく、かつ、前記ブーストスイッチング要素が無効化されている間、前記入力電圧の前記各ラインハーフサイクルにおける第３の期間中、前記入力電圧に追従するように接続されており、
エネルギーが、前記第３の期間中、前記バイパスダイオードを通して当該ブースト・バイパス変換器の前記入力と前記出力との間で伝達される、
ブースト・バイパス変換器。
【請求項２】
前記ブースト・バイパス変換器の前記出力に接続されたブースト出力バルクコンデンサと、
前記ブーストインダクタと前記ブースト・バイパス変換器の前記出力における前記ブースト出力バルクコンデンサとの間に接続されたブースト整流ダイオードと、
をさらに備え、
前記バイパスダイオードが、前記ブースト・バイパス変換器の前記入力と前記ブースト・バイパス変換器の前記出力における前記ブースト出力バルクコンデンサとの間で前記ブーストインダクタと前記ブーストスイッチング要素と前記ブースト整流ダイオードとをバイパスするように接続されている、
請求項１のブースト・バイパス変換器。
【請求項３】
前記ブーストスイッチング要素が、バイポーラ接合トランジスタ（ＢＪＴ）を備える、
請求項１のブースト・バイパス変換器。
【請求項４】
第２段直流−直流変換器が、前記ブースト・バイパス変換器の前記出力においてカスケード接続されて、前記ブースト・バイパス変換器の前記出力における未調節電圧を当該第２段直流−直流変換器の出力における調整された電圧に変換する、
請求項１のブースト・バイパス変換器。
【請求項５】
前記第２段直流−直流変換器が、フライバック変換器である、
請求項４のブースト・バイパス変換器。
【請求項６】
前記入力電圧におけるゼロ線交差に応答して、前記ブーストスイッチング要素のスイッチングを同期するように接続された電圧モデリング制御ブロックをさらに備える、
請求項１のブースト・バイパス変換器。
【請求項７】
前記電圧モデリング制御ブロックが、前記ブースト・バイパス変換器とカスケード接続された前記フライバック変換器のフライバック変圧器の前記補助巻線に誘導された交流パルスの一部に応答するようにさらに接続されている、
請求項６のブースト・バイパス変換器。
【請求項８】
前記電圧モデリング制御ブロックからブースト出力電圧モデリング信号を受信するように接続されたブースト期間調節器をさらに備え、
前記ブースト期間調節器が、前記電圧モデリング制御ブロックからの前記ブースト出力電圧モデリング信号に応答して、前記ブースト・バイパス変換器の前記出力における前記出力電圧をブーストするため、ブースト実行時間信号を生成して前記入力電圧の前記各ラインハーフサイクルの前記第１の期間を調節するように接続されている、
請求項６のブースト・バイパス変換器。
【請求項９】
ブースト・バイパス変換器と、
前記ブースト・バイパス変換器の入力とブースト・バイパス変換器の出力との間に接続されたブーストインダクタであって、
前記ブースト・バイパス変換器の入力電圧が、前記ブースト・バイパス変換器の前記入力において受信されるように接続された整流された入力ライン正弦波電圧である、
当該ブーストインダクタと、
前記ブースト・バイパス変換器の前記入力と前記ブースト・バイパス変換器の前記出力との間に接続されたバイパスダイオードと、
前記ブーストインダクタに接続されたブーストスイッチング要素であって、
当該ブーストスイッチング要素が、前記入力電圧の各ラインハーフサイクルの第１の期間中、有効化されて前記ブースト・バイパス変換器の前記出力における出力電圧をブーストするように接続されており、
当該ブーストスイッチング要素が、前記入力電圧の前記各ラインハーフサイクルにおける第２の期間中、無効化されるように接続されており、
前記出力電圧は、前記出力電圧が前記入力電圧より大きい間、前記第２の期間中、前記入力電圧に向けて減少するように接続されており、
前記出力電圧は、前記入力電圧と前記出力電圧とが実質的に等しく、かつ、前記ブーストスイッチング要素が無効化されている間、前記入力電圧の前記各ラインハーフサイクルにおける第３の期間中、前記入力電圧に追従するように接続されており、
エネルギーが、前記第３の期間中、前記バイパスダイオードを通して前記ブースト・バイパス変換器の前記入力と前記出力との間で伝達される、
当該ブーストインダクタと、
前記ブースト・バイパス変換器とカスケード接続された第２段フライバック変換器であって、
当該フライバック変換器が、前記ブースト・バイパス変換器の前記出力に接続された入力を含み、
当該フライバック変換器が、
当該フライバック変換器の前記入力と当該フライバック変換器の出力との間に接続されたエネルギー変換素子と、
前記エネルギー変換素子に接続されたフライバックスイッチング要素と、
前記フライバックスイッチング要素のスイッチングを制御して当該フライバック変換器の前記入力から前記エネルギー変換素子を通した当該フライバック変換器の前記出力へのエネルギーの伝達を調節するように接続されたコントローラーと、
をさらに含む、
当該第２段フライバック変換器と、
を備える、電力変換装置。
【請求項１０】
ブースト・バイパス変換器が、
前記ブースト・バイパス変換器の前記出力に接続されたブースト出力バルクコンデンサと、
前記ブーストインダクタと前記ブースト・バイパス変換器の前記出力における前記ブースト出力バルクコンデンサとの間に接続されたブースト整流ダイオードと、
をさらに備え、
前記バイパスダイオードが、前記ブースト・バイパス変換器の前記入力と前記ブースト・バイパス変換器の前記出力における前記ブースト出力バルクコンデンサとの間に接続されて、前記ブーストインダクタと前記ブーストスイッチング要素と前記ブースト整流ダイオードとをバイパスする、
請求項７の電力変換装置。
【請求項１１】
前記ブーストスイッチング要素が、バイポーラ接合トランジスタ（ＢＪＴ）を備え、
前記フライバックスイッチング要素が、ＭＯＳＦＥＴスイッチを備える、
請求項７の電力変換装置。
【請求項１２】
前記ブースト・バイパス変換器が、前記入力電圧における前記ゼロ線交差に応答して、前記ブーストスイッチング要素のスイッチングを同期するように接続された電圧モデリング制御ブロックをさらに備える、
請求項７の電力変換装置。
【請求項１３】
前記フライバック変換器の前記エネルギー変換素子が、一次巻線と二次巻線と補助巻線とを含むフライバック変圧器を備え、
前記電圧モデリング制御ブロックが、前記補助巻線に誘導された交流パルスの一部に応答するようにさらに接続されている、
請求項１０の電力変換装置。
【請求項１４】
前記ブースト・バイパス変換器が、前記電圧モデリング制御ブロックからブースト出力電圧モデリング信号を受信するように接続されたブースト期間調節器をさらに備え、
前記ブースト期間調節器が、前記電圧モデリング制御ブロックからの前記ブースト出力電圧モデリング信号に応答して、前記入力電圧の前記各ラインハーフサイクルの前記第１の期間を調節するブースト実行時間信号を生成して、前記ブースト・バイパス変換器の前記出力における前記出力電圧をブーストするように接続された、
請求項１０の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概して、電源に関し、特に、限定するわけではないが、スイッチング電源の新規な形態と制御とに関する。
【背景技術】
【０００２】
スイッチング電源は、その動作において、調節された直流電流（ＤＣ：ｄｉｒｅｃｔ  ｃｕｒｒｅｎｔ）電圧を必要とする家庭用または産業用の機器で幅広く使用される。ＰＷＭ（パルス幅変調：ｐｕｌｓｅ  ｗｉｄｔｈ  ｍｏｄｕｌａｔｉｏｎ）、ＰＦＭ（パルス周波数変調：ｐｕｌｓｅ  ｆｒｅｑｕｅｎｃｙ  ｍｏｄｕｌａｔｉｏｎ）、またはオン・オフ制御／パルススキッピングなどの制御方法を使用することにより電源の出力品質（電圧または電流）を調節するための、よく知られたＡＣ−ＤＣ（オフライン）変換器形態が幅広く存在する。
【０００３】
低周波（例えば、６０または５０Ｈｚ）交流（ＡＣ：ａｌｔｅｒｎａｔｉｎｇ  ｃｕｒｒｅｎｔ）ネットワークとのインターフェースをとるため、多くの場合、交流ネットワークとの高効率の電力変換を提供することに加えて、交流ネットワークへのインターフェースにおける力率補正（ＰＦＣ：ｐｏｗｅｒ  ｆａｃｔｏｒ  ｃｏｒｒｅｃｔｉｏｎ）変換器としての機能を提供するＡＣ−ＤＣ前段変換器が含まれている。
【０００４】
通常、２段変換器が有益であり、（降圧電圧調節器としての）ＤＣ−ＤＣ変換器とカスケード接続された（交流ネットワークとの力率補正インターフェースとしての）前段ＰＦＣブーストと共に使用される。前段ＰＦＣブーストは、ブリッジ整流器を通して整流された交流正弦波形を受信し、誘導型エネルギー変換素子を通してＤＣ−ＤＣ変換器の第２段にエネルギーを伝達するため、電力スイッチの高周波（ＨＦ：ｈｉｇｈ  ｆｒｅｑｕｅｎｃｙ）スイッチングを伴って実装されている。
【０００５】
以下の図を参照しながら、本発明の非限定的かつ非網羅的な実施形態が説明され、異なる図の中の同様の参照番号は、別段の指定がない限り、同様の部分を示す。
【０００６】
以下の図を参照しながら、本発明の非限定的かつ非網羅的な実施形態が説明され、異なる図の中の同様の参照番号は、別段の指定がない限り、同様の部分を示す。
【図面の簡単な説明】
【０００７】
【図１】図１は本発明の教示に従った、第２段フライバック変換器とカスケード接続されたハイブリッド・ブースト・バイパス機能をもつ前段変換器により構成された、例示的な２段電力変換装置を示す概略図である。
【図２】図２は、本発明の教示に従った、前段ハイブリッド・ブースト・バイパス機能に対する電圧波形と電流波形とを示す。
【図３Ａ】図３Ａは、本発明の教示に従った、第１段ブーストのための例示的な制御ブロックを示す。
【図３Ｂ】図３Ｂは本発明の教示に従った、第２段フライバックとカスケード接続された、第１段ハイブリッド・ブースト・バイパス機能のための例示的な制御ブロックを示す。
【発明を実施するための形態】
【０００８】
図面中の複数の図にわたり、対応する参照符号が、対応する構成要素を示す。当業者は、図中の要素が簡潔かつ明確であるように描かれていることと、必ずしも一定の縮尺で描かれていないこととを理解すると考えられる。例えば、図中のいくつかの要素の寸法は、本発明の様々な実施形態をより理解しやすくするため、他の要素より誇張している場合がある。さらに、市販に適した実施形態で有用または必要な、一般的だがよく理解されている要素は、多くの場合、本発明に係るこれらの様々な実施形態の図が見づらくなるのを防ぐため、描いていない。
【０００９】
以下の説明では、本発明を十分に理解できるように、多くの具体的な詳細事項が記載されている。しかし、本発明を実施する際に具体的な詳細事項を必ずしも使用する必要がないことが、当業者には明らかだと考えられる。他の例では、よく知られた材料または方法は、本発明が理解しにくくなるのを防ぐため、詳細には説明しない。
【００１０】
本明細書中での、「一実施形態（ｏｎｅ  ｅｍｂｏｄｉｍｅｎｔ）」、「一実施形態（ａｎ  ｅｍｂｏｄｉｍｅｎｔ）」、「一例（ｏｎｅ  ｅｘａｍｐｌｅ）」または「例（ａｎ  ｅｘａｍｐｌｅ）」についての言及は、実施形態または例に関連して説明されている特定の特徴、構造または特性が、本発明の少なくとも１つの実施形態に含まれることを意味する。従って、本明細書中の様々な場所で使用される「一実施形態において（ｉｎ  ｏｎｅ  ｅｍｂｏｄｉｍｅｎｔ）」、「一実施形態において（ｉｎ  ａｎ  ｅｍｂｏｄｉｍｅｎｔ）」、「一例（ｏｎｅ  ｅｘａｍｐｌｅ）」または「例（ａｎ  ｅｘａｍｐｌｅ）」という語句は、必ずしもすべてが同じ実施形態または実施例を参照しているわけではない。さらに、特定の特徴、構造または特性は、１つ以上の実施形態または例において任意の適切な組み合わせ、及び／または部分的組み合わせで組み合わされ得る。特定の特徴、構造または特性は、説明されている機能を提供する集積回路、電子回路、結合論理回路、または他の適切な構成要素に含まれ得る。加えて、本明細書と共に提供される図が当業者への説明を目的としていることと、図面が必ずしも一定の縮尺で描かれているわけではないこととが理解される。
【００１１】
さらに詳しく後述するように、２段変換器におけるハイブリッド・ブースト・バイパス機能のための新しい形態と制御技術とが開示されている。通常のブリッジ整流器とバルクコンデンサと比較すると、本発明の教示に従った、例示的な第１段ブースト型変換器は、必要なブーストキャパシタンスが非常に小量なため、空間の節約となる。例えば、本発明の教示に従った、例示的な第１段ブースト型変換器は、各ハーフラインサイクルにおいて必要な最小期間にわたって第１段ブースト型変換器のブースト機能を実行するだけとすることによって効率を高めた２段変換器を提供する非標準的なブースト制御により動作する。第１段ブースト型変換器に対する各ハーフラインサイクルにおける最小必要動作期間は、第２段変換器に対して十分な入力電圧を提供するためブースト出力コンデンサに蓄積される必要のあるエネルギー量により規定される。ブースト機能が停止されて、第１段ブースト出力電圧が減少（これは、配電線のゼロ交差付近で発生する）している期間中、ブースト出力コンデンサに蓄積されたエネルギーが必要とされる。
【００１２】
第１段ブースト型変換器に対する最小動作期間が２段変換器の効率を高めるが、入力における力率（ＰＦ：ｐｏｗｅｒ  ｆａｃｔｏｒ）は減少することに留意されたい。しかし、それにもかかわらず、本発明の教示に従って、第１段ブースト型変換器の動作期間を最適化して、（１）「標準的な」高ＰＦブースト型変換器における効率を高めることと、（２）必須の要件を満たすための最小力率を保つことと、の２つの目的のバランスをとることが可能である。実際、本発明の教示に従った、ハイブリッド・ブースト・バイパス機能をもつ例示的な２段変換器を使用することでＰＦ≒０．７の力率が、依然として達成されるのに対して、ブリッジ整流器とバルクコンデンサとを備える典型的なフライバック変換器では、典型的には、力率がＰＦ≒０．５の力率まで低減される。
【００１３】
説明のため、図１は、本発明の教示に従った、第２段フライバック変換器とカスケード接続されたハイブリッド・ブースト・バイパス機能をもつ前段ブースト型変換器を含む例示的な２段電力変換装置１００を示す。電力変換装置１００は、入力においてＶＡＣ１０２を受信して、グランド基準１０１を基準とする整流された出力ＶＲＥＣ１１１を生成するように接続された整流ブリッジ１１０を含む。入力交流ライン間の２つの抵抗器１０３と１０４とが中点を形成しており、入力ライン正弦波電圧を追跡して、ラインハーフサイクル上の特定のタイミング位置をゼロ交差と同期するため、この中点は、第３の抵抗器１０５を通して、コントローラー１５０の端子ＨＴＳ１５５に接続されている。全波整流された正弦波電圧ＶＲＥＣ１１１は、任意選択的なフィルタインダクタＬＦ１１２とフィルタコンデンサＣＦ１２０とに印加される。
【００１４】
一例におけるブーストスイッチング要素は、コントローラー端子ＢＢＤ（ブーストベースドライブ）１５８からベースドライブ制御信号を受信するバイポーラ接合トランジスタＢＪＴ（ｂｉｐｏｌａｒ  ｊｕｎｃｔｉｏｎ  ｔｒａｎｓｉｓｔｏｒ）ＱＢ１２５である。ブーストインダクタ電流ＩＬ１１３は、ブーストインダクタＬＢ１１４のコアに与えられる結合インダクタ１１５を介して監視され、（ブースト臨界導通モードＣｒＭを制御するため）抵抗分割器１１７と１１６とを介してインダクタゼロ電流を検出することによりブーストフィードバックＢＦＢ１５６を生成する。
【００１５】
ブースト電流は、戻り線において検出抵抗器１１９を介して検出され、直列接続された抵抗器１２２を通してコントローラー１５０の端子ＢＣＳ１５２に印加される。ダイオード１１８の順方向電圧降下（例えば、０．６Ｖ）は、過電流の場合に、検出抵抗器１１９とＢＣＳ端子とにおける電圧降下を制限し得る。この例のコントローラー１５０は、端子ＢＥＤ１５４と直列の内部スイッチを通るエミッタ電流を制御するエミッタドライブも含むことが理解される。コントローラー１５０のグランド端子Ｇｎｄ１５１は、一次電力グランド１０１を基準とする。
【００１６】
バルクコンデンサ１３８にかかる第１段ブースト１３０の出力電圧が、第２段フライバック１６０に印加される。第２段フライバックに対する制御信号は、コントローラー１５０に含まれ、コントローラーグランド端子Ｇｎｄ１５１に接続された一次グランド１０１を基準とする。
【００１７】
図示した例に示すように、第１段ブースト１３０は、ブリッジ整流器１１０から全波整流された正弦波電圧波形ＶＲＥＣ１１１を受信するように接続されている。第１段ブースト型変換器１３０の主な構成要素は、ブーストインダクタＬＢ１１４と、バイポーラ接合トランジスタＱＢ１２５であるブーストスイッチング要素と、ブーストダイオードＤＢ１３４と、ブースト出力バルクコンデンサ１３８とを含む。高周波ＨＦスイッチングノイズは、フィルタコンデンサ１２０を通ってバイパスされる。結合インダクタ１１４と１１５とは、抵抗分割器１１６と１１７とにおけるゼロインダクタ電流ＩＬ１１３を検出し得る。ノード１５７からのゼロインダクタ電流信号は、第１段ブースト１３０に対する臨界導通動作モードを提供するため、コントローラー１５０のブーストフィードバック端子ＢＦＢ１５６に接続されている。
【００１８】
第１段ブーストは、通常、入力ライン端子における力率補正ＰＦＣを提供するため使用され得、通常低周波の正弦波交流ネットワークに接続されていることに留意されたい。しかし、本発明の教示に従った、開示されている例示的な２段変換器において、ブースト型変換器の従来のＰＦＣ動作とは別の利益を提供し得る第１段ブーストの非標準的な制御が開示されている。他の解決策におけるバイパスダイオードＤｂｐ１３２は、通常、主ブーストダイオードＤＢ１３４に対する保護として使用され、始動時に突入電流をバイパスしてブースト出力バルクコンデンサ（例えば、コンデンサ１３８）を充電するか、または、ブリッジ整流器１１０またはフィルタコンデンサ１２０などの入力部品を損傷するおそれのある、あらゆる入力サージをクランプする。
【００１９】
ダイオードＤｂｐ１３２を通るサージ電流をバイパスすることにより、突入電流中、主ブーストダイオードＤＢ１３４を保護し得る。主ブーストダイオードＤＢ１３４は、通常、あらゆる突入またはサージ電流中に損傷を受け得る、低い順方向降下を伴う高速なもの（例えば、ショットキー、ＳｉＣ、または他の高速タイプのダイオード）である。前段ブースト１３０の開示されている例示的な非標準的な動作において、バイパスダイオードＤｂｐ１３２は、異なる機能を果たし、図２の波形において以下に説明するように、各ラインハーフサイクルの主要部において一貫して導通する。
【００２０】
コントローラー１５０は、端子ＢＢＤ（ブーストベースドライブ）１５８からのブーストトランジスタベース制御信号と、コントローラー１５０の端子１５４からのブーストトランジスタエミッタドライブＢＥＤとを駆動する、ブーストバイポーラトランジスタスイッチＱＢ１２５に対する二重ドライバを提供することが理解される。いくつかの例におけるブーストトランジスタスイッチＱＢ１２５のベースにおける抵抗器１３５は、始動中、プルアップ抵抗器として作用し得る。
【００２１】
ブーストバルクコンデンサ１３８にかかる第１段ブースト１３０の出力電圧は、変圧器Ｔ１  １７０として説明されるフライバックエネルギー変換素子を介して第２段フライバック１６０に印加される。実際、フライバックエネルギー変換素子Ｔ１  １７０は、結合インダクタであり、これは、通常、フライバック変圧器と呼ばれる。一次巻線１７１は、コントローラー１５０の端子ＦＧＤ１６６にかかるゲート制御信号を受信するフライバックスイッチング要素（例えば、ＭＯＳＦＥＴ  ＭＦ１６５）と直列である。
【００２２】
フライバック変圧器Ｔ１  １７０は、一次巻線１７１と二次巻線１７２と補助巻線１７３とをもつ。補助巻線１７３は、任意選択的な低減抵抗分割器１７６／１７８を通してコントローラー１５０の端子１６４におけるフライバックフィードバック信号ＦＦＢを提供する。同様に、補助巻線１７３は、端子ＶＤＤ１６８において、整流ダイオード１７４とコンデンサ１７５とを通して、コントローラーに対する直流電源を提供する。
【００２３】
補助巻線１７３を通して提供されるすべての制御信号とコントローラー電源ＶＤＤ１６８とは、一次グランド１０１に接続され得るコントローラーグランド１５１を基準とする。フライバック出力からのフライバックフィードバック情報は、抵抗分割器１７６と１７８とを介してＴ１  １７０における補助巻線１７３を通した交流信号として取得される。端子１６４ＦＦＢにおけるこの交流信号は、コントローラー１５０に２倍の情報を伝達する。この交流パルスの負の部分は、（巻線１７１と１７３との巻き方向が逆であることに起因して）ブースト出力電圧であるフライバック入力電圧情報を提供する。
【００２４】
補助巻線１７３からの交流パルスの正の部分は、（巻線１７１と１７２とが逆方向であることに起因して）フライバックスイッチング要素１６０のオフ期間中に二次巻線１７２に伝達されたエネルギーを表す。交流パルスのこの正の部分は、出力電圧調節のためのフライバックのフィードバック信号を生成する。フライバックスイッチ電流は、コントローラー１５０の端子ＦＣＳ１６２においてフライバック電流検出抵抗器１６１を介して検出される。コントローラー１５０は、検出された信号をすべて処理することにより、ブーストスイッチング要素ＱＢ１２５に対するドライブ信号ＢＢＤ１５８とフライバックスイッチング要素ＭＦ１６５に対するドライブ信号ＦＧＤ１６６とを生成する。
【００２５】
図２は、本発明の教示に従った、ハイブリッド・ブースト・バイパス機能をもつ第１段変換器に対する電圧波形と電流波形とを示す。横軸は、複数の連続したハーフラインサイクル（例えば、ＴＬ／２  ２１２と２１３と）についての、正弦波ラインサイクルのスケールにおける時間２１０を示す。上のグラフ２００における縦軸は、図１におけるコンデンサ１３８上に現れる電圧である第１段ブースト型変換器の出力電圧Ｖｂｏｏｓｔ２２０を示す。下のグラフ２５０における縦軸は、第１段ブースト型変換器を通る導通電流Ｉｃｏｎｄｕｃｔ２４０を示す。
【００２６】
第１段ブースト型変換器出力電圧Ｖｂｏｏｓｔ２２０は、３つの異なるセクション２２４（第１の期間τＢ２１５、ブースト導通）と、２２６（第２の期間τｓｔｏｐ２１６、ブースト停止）と、２２２（第３の期間τｂｐ２１４、バイパスダイオード導通）とからなる。
【００２７】
ラインサイクルのゼロ交差における時間ｔ０  ２０２から、所定の固定時間ｔ１  ２０３まで（一例において、これはラインサイクルの３／３２の割合である）、ブーストスイッチングが停止（無効化）し、第１段出力電圧Ｖｂｏｏｓｔが低下（下降２２６）する。時間ｔ１  ２０３での、ブースト出力電圧の点Ａ２２９において、ブースト出力電圧Ｖｂｏｏｓｔが入力の整流された正弦波電圧ＶＲＥＣ２２１（図１におけるＶＲＥＣ１１１）に達する前、この特定の時間ＶＲｅｇにおけるブースト出力電圧の値が、測定され、「ブースト対象」ＶＢＴ２３０と呼ばれる所定の所望のブースト電圧と比較される。
【００２８】
ＶＲｅｇ＞ＶＢＴの場合、これは、ｔ３  ２０５からｔ４  ２０６までのブースト期間（ブースト導通期間２１５）が必要を上回ったことと、Ｖｂｏｏｓｔがシフトアップされたこと（過剰ブースト）とを示す。調節し戻すため、ブースト導通期間２１５が短縮される。その一方で、ＶＲｅｇ＜ＶＢＴの場合、これは、ｔ３  ２０５からｔ４  ２０６までのブースト期間（ブースト導通期間２１５）が必要未満であることと、Ｖｂｏｏｓｔがシフトダウンしたこと（ブースト不足）とを示す。調節し戻すため、ブースト導通期間２１５が増加する。
【００２９】
第１段出力電圧Ｖｂｏｏｓｔが、入力の整流された正弦波電圧ＶＲＥＣ２２１に達した時、ブースト出力電圧は、入力の整流された正弦波電圧に等しく、（サージダイオードとも呼ばれる）バイパスダイオードＤｂｐ１３２は、順方向バイアスされた導通状態になる。ブースト出力電圧と入力の整流された正弦波電圧ＶＲＥＣ２２１とが、ｔ２  ２０４から時間ｔ３  ２０５までの期間τｂｐ中、実質的に等しくなる、または、ほぼ等しくなるように、ｔ２  ２０４から時間ｔ３  ２０５までの期間τｂｐにおけるブースト出力電圧が、入力の整流された正弦波電圧ＶＲＥＣ２２１に追従する。
【００３０】
時間ｔ３  ２０５から時間ｔ４  ２０６までの期間は、ブースト導通期間２１５と呼ばれ、この時、第１段ブースト型変換器は、ブーストコントローラーからのブーストコマンドに応答して機能し、第１段ブースト出力電圧Ｖｂｏｏｓｔを高める（上昇セクション２２４）。第１段ブースト型変換器１３０は、上述のように、Ｖｒｅｇ２２９を制御する「ブースト期間調節器」制御ブロック（例えば、図３における制御ブロック３９７）により制御される期間τＢ２１５にわたって実行する。ｔ４におけるＶｂｏｏｓｔ（上昇セクション２２４）の最大振幅は、「ブースト最大値」電圧レベル２３４を上回ってはならない。
【００３１】
ブースト導通期間τＢ２１５後、時間ｔ４  ２０６において、ブーストコントローラーは、ブーストスイッチング要素（図１におけるＱＢ１２５）に対するスイッチング信号を停止する。ブーストスイッチング要素ＱＢ１２５が無効化され、スイッチングを停止した時、第１段出力電圧Ｖｂｏｏｓｔは、（ブーストバルクコンデンサ１３８内のエネルギーを放電しながら）下降する２２６。Ｖｂｏｏｓｔ２２６は、次のハーフラインサイクル測定点ｔ’１  ２０８に達するまで、下降し続けてゼロ交差点ｔ’０  ２０７を通過し、ブースト期間調節に対して命令を行い、次に、時間ｔ’２  ２０９において、再度、入力の整流された正弦波電圧ＶＲＥＣ２２１に達する。
【００３２】
下のグラフ２５０は、上のグラフ２００のハーフラインサイクル中の、第１段ブースト型変換器を通る導通電流ＩＣｏｎｄｕｃｔ２４０を表す。ブーストが停止していて、ブースト出力バルクコンデンサ１３８内のエネルギーが放電されている限り（ラインゼロ交差ｔ０  ２０２から時間ｔ２  ２０４まで、ブースト出力電圧Ｖｂｏｏｓｔが入力の整流された正弦波電圧ＶＲＥＣ２２１に達する前）、電流は、第１段ブースト型変換器を通らない。
【００３３】
時間ｔ２  ２０４からｔ３  ２０５まで、バイパス（サージ）ダイオードＤｂｐ１３２が導通している間、第１段ブースト型変換器における電流２４２は、出力負荷エネルギーがブースト出力バルクコンデンサ１３８を通してのみ提供される間、電流がゼロに達するまで下降し、短期間２４４にわたってゼロに留まり得る。この期間の持続期間は、バイパスダイオード導通τｂｐ２１４と表される。
【００３４】
ブーストスイッチングが有効化されて動作を開始した時間ｔ３  ２０５からｔ４  ２０６まで、ブースト出力電圧が上昇して（２２４）、調節された電流２４６が第１段ブースト型変換器を通して第２段フライバック変換器に伝達される。この期間の持続期間は、ブースト導通τＢ２１５と表される。第１段ブースト型変換器がスイッチングを停止して、ブースト出力電圧が下降する（２２６）時、第１段ブースト型変換器を通して電流が導通しない。この期間の持続期間は、ブースト停止τｓｔｏｐ２１６と表される。
【００３５】
図３Ａは、本発明の教示に従った、第１段ブーストのための例示的な制御ブロックを示す。図３Ａに示す制御ブロックと制御信号とは、第１段ブースト型変換器に関する。制御ブロックと制御信号とのすべてが、アース棒、すなわちＧｎｄ棒３６１を基準としており、アース棒は、一次グランド３０１に接続されている。
【００３６】
コントローラー１５０の端子１５５からの信号ＨＴＳ３５５は（図１に示すように）、配電線同期制御ブロック３９０において処理される入力交流ラインの情報を受信する。配電線同期制御ブロック３９０は、２つの出力信号を生成する。開始ブースト信号３９２は、交流ラインゼロ交差と同期され、ライン正弦波ハーフサイクルの特定の時点（例えば、図２における点Ｂ）における第１段ブーストスイッチング機能のための開始時間を規定する。配電線同期ブロック３９０からの第２の信号は、ブースト出力電圧とブースト対象電圧との測定と比較とを行うためのサンプリング時間（一例において、ゼロ交差後におけるラインサイクルの３／３２の割合である図２における点Ａ２２９である）を規定するために使用されるサンプル信号３９１である。
【００３７】
フライバックフィードバック端子ＦＦＢ３６４は、フライバック変圧器の補助巻線（図１における１７３）に接続されており、補助巻線を介して生成される交流信号を伝達し、この交流信号の負の部分は、第２段フライバック（図１における１６０）への入力電圧を表し、すなわち、言い換えると、第１段ブースト（図１における１３０）の出力電圧である。
【００３８】
サンプル信号３９１は、「Ｖｂｏｏｓｔモデル」３９３と呼ばれる電圧モデリング制御ブロックに対してサンプルを取るように、及び、配電線同期ブロック３９０を通して、ラインゼロ交差と同期されるサンプリング時間においてブースト型変換器入力電圧を測定するように、信号を送る。ブースト出力電圧情報は、信号ＦＦＢ３６４を通して受信される。
【００３９】
電圧モデリング制御ブロック「Ｖｂｏｏｓｔモデル」３９３は、「ブースト期間調節器」ブロック３９７に向けて、サンプリングされたＶｂｏｏｓｔ信号３９４を生成する。「ブースト期間調節器」ブロック３９７は、「Ｖｂｏｏｓｔモデル」制御ブロック３９３からサンプルＶｂｏｏｓｔ信号３９４を受信することにより、サンプリングされたブースト電圧３９４を、「対象ブースト電圧」ブロック３９５から受信される対象ブースト電圧３９６と比較し、差分に基づいてブースト期間（例えば、ブースト導通持続期間τＢ２１５）を調節する。
【００４０】
ブースト開始時間は、制御ブロック「ブースト期間調節器」３９７への「ブースト開始」信号３９２を生成する「配電線同期」ブロック３９０により規定と同期とが行われる。「ブースト期間調節器」ブロック３９７は、「開始ブースト」信号３９２と「Ｖｂｏｏｓｔモデル」ブロック３９３からのサンプリングされたＶｂｏｏｓｔ信号３９４とを受信して、「ブースト対象」ブロック３９５からの所望値信号３９６と比較することにより、「ブースト実行時間」信号３９８を生成する。「ブースト実行時間」信号３９８は、所望または対象のブースト出力電圧の値からの逸脱を補償するため、次のラインハーフサイクルのためのブースト期間すなわち図２における「ブースト導通」持続期間τＢ２１５を調節（調整）し得る。調節プロセスは、いくぶん遅いものであり得、最大でいくつかのラインサイクルぶんかかり得る。
【００４１】
「ブースト期間調節器」３９７からの出力信号「ブースト実行時間」３９８は、「ブーストＢＪＴ制御」ブロック３９９におけるＢＪＴドライバに接続されており、第１段変換器のブースト機能のためＢＪＴブーストスイッチング要素（図１におけるＱＢ１２５）の実行を制御する。「ブーストＢＪＴ制御」ブロック３９９は、端子３５２（図１における１５２）からブースト電流検出信号を、及び、端子ＢＦＢ３５６からブーストフィードバック信号を受信することにより、ブーストベースドライバ（図１における端子３５８；１５８）に対する、及び、ブーストエミッタドライバ（図１における端子３５４；１５４）に対する制御信号を生成する。「ブースト期間調節器」ブロック３９７と「ブーストＢＪＴ制御」ブロック３９９とは、ブーストスイッチング要素実行時間（例えば、第１段ブースト導通期間τＢ２１５）を制御または調節し得る。ブーストスイッチング要素実行時間は、所定の対象ブースト電圧に向けて後に再度減少するブースト出力電圧の、図２における頂点２２５を制御し得る。一例において、ＢＪＴブーストスイッチング要素は、ＢＪＴスイッチング要素のベースとエミッタ端子とに対する個々のドライブ信号により有益に制御され得ることが理解される。
【００４２】
図３Ｂは、本発明の教示に従った、例示的な第２段フライバックとカスケード接続された、例示的な（いわゆるハイブリッド・ブースト・バイパス機能をもつ）第１段ブースト・バイパス変換器のための制御ブロックを示す。
【００４３】
図３Ｂにおける概略図３００は、カスケード接続された第１段ブーストと第２段フライバック変換器とからなる２段電力変換装置内のコントローラー接続のさらなる詳細を示す。第１段すなわち前段のブースト型変換器は、本発明の教示に従った、ハイブリッド・ブースト・バイパス機能をもつ、従来にない、すなわち非標準的な動作を含む。第２段フライバックは、第１段ブーストの調節されていない出力電圧を受信し、調節されたフライバック出力電圧を生成する。電力変換装置３００は、入力ラインからＶＡＣ３０２を受信して、入力フィルタコンデンサ３２０にかかる、整流された電圧ＶＲＥＣ３１１を生成するように接続された整流ブリッジ３１０を含む。
【００４４】
入力電圧は、抵抗器３０５を通して、コントローラー３５０の端子ＨＴＳ３５５に印加される。様々な例において、端子ＨＴＳ３５５が、（例えば、図１に示す）交流入力電圧ＶＡＣと（例えば、図３Ｂに示す）整流された入力電圧ＶＲＥＣとのいずれかに接続され得ることが理解される。ブーストインダクタＬＢ３１２は、ブースト動作の臨界導通モード（ＣｒＭ）制御のためインダクタ電流ＩＬ３１３のゼロ電流を検出するため、ブーストフィードバック信号としてコントローラー端子ＢＦＢ３５６に接続された第２の巻線３１５をもつ。図１で説明しているように、ブーストスイッチング要素ＱＢ３２５は、ブースト導通期間（例えば、図２における持続期間τＢ２４６）中のブースト動作のため、端子ＢＢＤ３５８とＢＥＤ３５４とのそれぞれからのベース及びエミッタドライブ信号を通して制御される。ブースト導通期間τＢ中、ブーストダイオードＤＢ３３４を通してブースト出力コンデンサ３３８が充電される。しかし、ブーストスイッチングが停止しており、かつ、ブースト出力電圧が減少してライン正弦波形に追従（図２におけるＶＲＥＣ２２１に追従する２２２）している時に発生するバイパスダイオードＤｂｐ導通期間（図２における持続期間τｂｐ２１４）中、バイパスダイオードＤｂｐ３１４を通して入力ラインから直接、ブースト出力コンデンサ３３８が充電される。
【００４５】
ブースト停止期間中（図２における持続期間τｓｔｏｐ２１６）、電流もエネルギーもブースト出力コンデンサ３３８に伝達されず、ブースト出力コンデンサ３３８が放電し、または、ライン正弦波電圧に向けて下降（図２における２２６）する。
【００４６】
コンデンサ３３８にかかる第１段ブースト出力電圧は、フライバック変圧器３７０に印加される。フライバック変圧器３７０の一次巻線３７１は、一例においてＭＯＳＦＥＴスイッチＭＦ３６５であり得るフライバックスイッチング要素に接続されている。フライバックスイッチング要素を通る電流は、一次グランド３０１を基準として検出抵抗器３６３をまたいで検出され、コントローラー３５０の端子ＦＣＳ３６２を通して「フライバック制御」ブロック３８９に接続されている。フライバックスイッチング要素３６５の制御端子（例えば、ゲート端子）は、コントローラー３５０の端子ＦＧＤ３６６に接続されており、フライバック制御ブロック３８９からフライバックゲートドライブ信号を受信して、フライバックフィードバック信号ＦＦＢ３６４とフライバック電流検出信号ＦＣＳ３６２とに応答してスイッチングを実施し、出力回路３８０の両端に接続された二次巻線３７２を通るフライバックの出力を調節する。
【００４７】
フライバック変圧器３７０における補助巻線３７３は、コントローラー３５０の端子３６４において、フライバック変換器のためのフィードバック信号ＦＦＢを提供する。補助巻線３７３からの信号ＦＦＢ３６４は、ブースト出力電圧であるフライバック入力電圧情報を負の部分が提供する交流パルスである。二次巻線３７２と補助巻線３７３とが一次巻線３７１に対して逆方向であることに起因して、補助巻線３７３からの交流ＦＦＢ信号の正の部分は、フライバックスイッチング要素３６５のオフ期間中に二次巻線３７２に伝達されて、フライバック出力電圧と電流との調節に使用されるエネルギーを表す
【００４８】
コントローラー３５０の様々な制御ブロックに対する直流電源は、端子ＶＤＤ３６８を介して、一次グランド３０１を基準として、整流ダイオード３７４とコンデンサ３７５を加えることにより、補助巻線３７３を通しても生成される。補助巻線３７３とコントローラー３５０に対するすべての制御信号とは、グランドバス３６１と一次グランド３０１とを基準とする。
【００４９】
一例において、図３Ｂに示すブースト制御ブロック「配電線同期」３９０と、「Ｖｂｏｏｓｔモデル」３９３と、「対象ブースト電圧」３９５と、「ブースト期間調節器」３９７と、「ブーストＢＪＴ制御」３９９とは、図３Ａに示す、それらに対応するブースト制御ブロックと同じ機能をもつ。
【００５０】
本発明に関して示される例についての上記の説明は、要約で説明されている事項を含め、網羅的であることも、開示されている形態そのものに限定されることも意図していない。本発明の特定の実施形態及び例は、本明細書において例示を目的として説明されているが、本発明のより広い趣旨および範囲から逸脱することなく様々な同等な変更が可能である。実際、特定の電圧、電流、周波数、出力範囲値、時間などが説明のために提示されることと、本発明の教示に従った他の実施形態及び実施例において他の値も使用され得ることとが理解される。前述の詳細な説明を考慮して、本発明の例に対してこれらの変更が行われ得る。後述の請求項で使用される用語は、本発明を明細書と請求項とに開示されている特定の実施形態に限定するように解釈してはならない。むしろ、範囲は、後述の請求項により完全に定義するべきであり、確立された請求項の解釈の原則に従って解釈するべきである。従って、本明細書及び図は、限定するものではなく例示的なものとみなされる。
【図１】
2017060385.tif 000003
【図２】
2017060385.tif 000004
【図３Ａ】
2017060385.tif 000005
【図３Ｂ】
2017060385.tif 000006
【外国語明細書】
HYBRID BOOST-BYPASS FUNCTION IN TWO-STAGE CONVERTER
BACKGROUND INFORMATION
Field of the Disclosure
[0001]   The present invention relates generally to power supplies, and in particular but not exclusively, relates to a new topology and control of switched mode power supplies. 
Background
[0002]   Switch mode power supplies are used in a wide variety of household or industrial appliances that require a regulated direct current (dc) voltage for their operation. There are a wide variety of known ac-dc (off-line) converter topologies for regulating an output quantity of power supply (voltage or current) by using control methods such as PWM (pulse width modulation), PFM (pulse frequency modulation), or on-off control/pulse skipping.
[0003]   To interface with low frequency (e.g. 60 or 50 Hz) alternating current (ac) networks, an ac-dc front stage converter is often included to provide an efficient power exchange with the ac network as well as function as a power factor correction (PFC) converter at the interface to the ac network.
[0004]   The two-stage converters are usually advantageous and utilized with a front-stage PFC Boost (as a power factor correction interface with the ac network) that is cascaded with a dc-dc converter (as a step-down voltage regulator). The front-stage PFC Boost receives a rectified ac sinusoidal waveform through a bridge rectifier and is implemented with a high frequency (HF) switching of a power switch to transfer energy through an inductive energy transfer element to the second stage of dc-dc converter.

BRIEF DESCRIPTION OF THE DRAWINGS
[0005]   Non-limiting and non-exhaustive embodiments of the present invention are described with reference to the following figures, wherein like reference numerals refer to like parts throughout the various views unless otherwise specified.
[0006]   Non-limiting and non-exhaustive embodiments of the present invention are described with reference to the following figures, wherein like reference numerals refer to like parts throughout the various views unless otherwise specified.
[0007]   FIG. 1 is a schematic illustrating one example of a two-stage power converter consisting of a front stage converter with a Hybrid Boost-Bypass Function cascaded with a second-stage flyback converter in accordance with the teachings of the present invention.
[0008]   FIG. 2 illustrates voltage and current waveforms for the front stage Hybrid Boost-Bypass Function in accordance with the teachings of the present invention.
[0009]   FIG. 3A shows an example of the control blocks for first stage Boost in accordance with the teachings of the present invention.
[0010]    FIG. 3B shows an example of the control blocks for a first-stage Hybrid Boost-Bypass Function cascaded with a second-stage flyback in accordance with the teachings of the present invention. 
[0011]   Corresponding reference characters indicate corresponding components throughout the several views of the drawings. Skilled artisans will appreciate that elements in the figures are illustrated for simplicity and clarity and have not necessarily been drawn to scale. For example, the dimensions of some of the elements in the figures may be exaggerated relative to other elements to help to improve understanding of various embodiments of the present invention. Also, common but well-understood elements that are useful or necessary in a commercially feasible embodiment are often not depicted in order to facilitate a less obstructed view of these various embodiments of the present invention.

DETAILED DESCRIPTION
[0012]   In the following description, numerous specific details are set forth in order to provide a thorough understanding of the present invention. It will be apparent, however, to one having ordinary skill in the art that the specific detail need not be employed to practice the present invention. In other instances, well-known materials or methods have not been described in detail in order to avoid obscuring the present invention.
[0013]   Reference throughout this specification to "one embodiment", "an embodiment", "one example" or "an example" means that a particular feature, structure or characteristic described in connection with the embodiment or example is included in at least one embodiment of the present invention. Thus, appearances of the phrases "in one embodiment", "in an embodiment", "one example" or "an example" in various places throughout this specification are not necessarily all referring to the same embodiment or example. Furthermore, the particular features, structures or characteristics may be combined in any suitable combinations and/or subcombinations in one or more embodiments or examples. Particular features, structures or characteristics may be included in an integrated circuit, an electronic circuit, a combinational logic circuit, or other suitable components that provide the described functionality. In addition, it is appreciated that the figures provided herewith are for explanation purposes to persons ordinarily skilled in the art and that the drawings are not necessarily drawn to scale.
[0014]   As will be discussed in further detail below, a novel topology and control technique is disclosed for hybrid boost-bypass functioning in a two-stage converter. In comparison to an ordinary bridge rectifier and bulk capacitor, an example first-stage boost converter in accordance with the teachings of the present invention saves space due to a very small amount of boost capacitance needed. For instance, an example first-stage boost converter in accordance with the teachings of the present invention operates with a non-standard boost control that provides increased efficiency of the two-stage converter by only running the boost function of the first-stage boost converter for a minimum time required in each half line cycle. The minimum required time of operation in each half line cycle for the first-stage boost converter is defined by the amount of energy needed to be stored in the boost output capacitor to provide a sufficient input voltage for the second-stage converter. The stored energy in the boost output capacitor is needed during the time interval that the boost function has stopped and the first-stage boost output voltage is dropping, which occurs around a zero crossing of the mains. 
[0015]   It is noted that even though the minimum time of operation for the first-stage boost converter increases the efficiency of the two-stage converter, the power factor (PF) at the input decreased. However, it is nevertheless possible in accordance with the teachings of the present invention to optimize the operation time of the first-stage boost converter to balance two objectives: (1) increasing efficiency over a ‘standard’ high-PF boost converter; and (2) maintaining a minimum power factor to satisfy obligatory requirements. Indeed, with an example two-stage converter with hybrid boost-bypass function in accordance with the teachings of the present invention, a power factor of PF of about 0.7 is still achieved, while in a typical flyback converter with bridge rectifier and bulk capacitor, the power factor typically is reduced to a power factor of PF of about 0.5.
[0016]   To illustrate, FIG. 1 shows one example of a two-stage power converter 100 including a front stage boost converter with a Hybrid Boost-Bypass Function cascaded with a second-stage flyback converter in accordance with the teachings of the present invention. The power converter 100 includes a rectifier bridge 110 coupled to receive VAC 102 at input and generate a rectified output VREC 111 in reference to the ground reference 101. The two resistors 103 and 104 across the input ac line form a center point that through a third resistor 105 is coupled to terminal 155 HTS of the controller 150 to track the input line sinusoidal voltage and synchronize specific timing points on the line half cycle with the zero crossing. The full-wave sinusoidal rectified voltage VREC 111 is applied to an optional filter inductor LF 112 and to the filter capacitor CF 120.
[0017]   The boost switching element in one example is a bipolar junction transistor BJT QB 125 that receives a base drive control signal from controller terminal BBD (boost base drive) 158. Boost inductor current IL 113 is monitored across the coupled inductor 115 that is applied on the core of boost inductor LB 114 to generate the boost feedback BFB 156 by detecting the inductor zero current across resistive divider 117 and 116 (to control the boost critical conduction mode, CrM).
[0018]    Boost current is sensed at return line across the sense resistor 119 and is applied to terminal BCS 152 of the controller 150 through a series resistor 122. The forward voltage drop of diode 118 (e.g., 0.6V) could limit the voltage drop on sense resistor 119 and on BCS terminal in the case of excessive current. It is appreciated that the controller 150 in this example includes an emitter drive as well that controls emitter current through an internal switch in series with terminal BED 154. The ground terminal Gnd 151 of the controller 150 is referenced to primary power ground 101.
[0019]   The first-stage boost 130 output voltage across bulk capacitor 138 is applied to the second-stage flyback 160. The control signals for the second-stage flyback are included in the controller 150 and referenced to the primary ground 101 coupled to controller ground terminal Gnd 151.
[0020]   As shown in the depicted example, the first-stage boost 130 is coupled to receive a full-rectified sinusoidal voltage waveform VREC 111 from the bridge rectifier 110.  The main components of the first-stage boost converter 130 include: boost inductor LB 114, boost switching element that is a bipolar junction transistor QB 125, boost diode DB 134, and the boost output bulk capacitor 138. The high frequency HF switching noise is bypassed through the filter capacitor 120.  The coupled inductors 114 and 115 may detect the zero inductor current of IL 113 across the resistive divider 116 and 117.  The zero inductor current signal from node 157 is coupled to the boost feedback terminal BFB 156 of the controller 150 to provide a critical conduction mode of operation for the first-stage boost 130.
[0021]    It is noted that a first-stage boost may normally be utilized to provide power factor correction PFC at the input line terminals, and is usually coupled to the low frequency sinusoidal ac network. However, in the disclosed example two-stage converter in accordance with the teachings of the present invention, a non-standard control of the first-stage boost is disclosed that may provide additional benefits than a conventional PFC operation of a boost converter. The bypass diode Dbp 132 in other solutions is normally used as a protection for the main boost diode DB 134 to bypass the inrush current at start up to charge the boost output bulk capacitor (e.g., capacitor 138) or to clamp any input surge that would otherwise harm the input components such as bridge rectifier 110 or filter capacitor 120.
[0022]    Bypassing the surge current through diode Dbp 132 may protect the main boost diode DB 134 during inrush current. The main boost diode DB 134 is usually a fast (e.g., Schottky, SiC, or other fast type diodes) with low forward drop that may be harmed during any inrush or surge current. In the disclosed example non-standard operation of the front-stage boost 130, the bypass diode Dbp 132 functions differently and conducts consistently in a major portion of each line half cycle as will be described below in the waveforms of FIG. 2.
[0023]   It is appreciated that the controller 150 provides a dual driver for boost bipolar transistor switch QB 125 to drive the boost transistor base control signal from terminal BBD (boost base drive) 158 as well as the boost transistor emitter drive BED from terminal 154 of the controller 150. Resistor 135 on the base of boost transistor switch QB 125 in some examples may serve as a pull up resistor during startup. 
[0024]   The output voltage of the first-stage boost 130 across boost bulk capacitor 138 is applied to the second-stage flyback 160 across the flyback energy transfer element that is depicted as transformer T1 170. The flyback energy transfer element T1 170 is in fact a coupled inductor, which is usually referred as a flyback transformer. The primary winding 171 is in series with flyback switching element (e.g., Mosfet MF 165) that receives the gate control signal across terminal FGD 166 of the controller 150.
[0025]   The flyback transformer T1 170 has a primary winding 171, a secondary winding 172, and an auxiliary winding 173. The auxiliary winding 173 provides the flyback feedback signal FFB, through an optional scale down resistive divider 176/178, on terminal 164 of the controller 150. As well, the auxiliary winding 173 provides a dc supply for the controller, through rectifier diode 174 and capacitor 175, on terminal VDD 168.
[0026]   All the control signals and the controller supply VDD 168, provided through the auxiliary winding 173, are referenced to the controller ground 151 that may be coupled to primary ground 101. The flyback feedback information from the flyback output is retrieved as an ac signal through the auxiliary winding 173 on T1 170 across the resistive divider 176 and 178. This ac signal on terminal 164 FFB carries two-fold information to the controller 150. The negative portion of this ac pulse (due to reverse winding directions of windings 171 and 173) provides the flyback input voltage information that is the boost output voltage. 
[0027]   The positive portion of the ac pulse from auxiliary winding 173 represents the transferred energy to the secondary winding 172 during off time of the flyback switching element 160 (due to reverse directions of the windings 171 and 172). This positive portion of the ac pulse generates the feedback signal of the flyback for the output voltage regulation. The flyback switch current is sensed across the flyback current sense resistor 161 on terminal FCS 162 of the controller 150. Controller 150 by processing all the sensed signals generates drive signal BBD 158 for the boost switching element QB 125 and the drive signal FGD 166 for the flyback switching element MF 165.
[0028]   FIG. 2 illustrates voltage and current waveforms for the first stage converter with Hybrid Boost-Bypass Function in accordance with the teachings of the present invention. Horizontal axis shows the time 210 in the scale of sinusoidal line cycles for multiple consecutive half line cycles (e.g., TL/2 212 and 213). Vertical axis on the upper graph 200 shows the output voltage of the first-stage boost converter Vboost 220 that is the voltage present on capacitor 138 in FIG. 1. The vertical axis on the lower graph 250 shows the conducted current through the first-stage boost converter Iconduct 240.
[0029]   The first-stage boost converter output voltage Vboost 220 consist of three distinct sections 224 (first interval τB 215, Boost Conduct), 226 (second interval τstop 216, Boost Stop), and 222 (third interval τbp 214, Bypass diode Conduct).
[0030]    From time t0 202 at zero cross of line cycle to a predetermined fixed time t1 203 (in one example, it is a fraction 3/32 of the line cycle), the boost switching is stopped (deactivated) and the first-stage output voltage Vboost drops (slopes down 226). At time t1 203, point A 229 on the boost output voltage, before the boost output voltage Vboost reaches the input rectified sinusoidal voltage VREC 221 (VREC 111 in FIG. 1), the value of boost output voltage at this specific time VReg is measured and compared to a predetermined desired boost voltage, called "Boost Target" VBT 230. 
[0031]   If VReg > VBT, it indicates that the boosting time interval from t3 205 to t4 206 (Boost Conduct time 215) has been more than required, and Vboost has been shifted up (over boosting). To regulate back, the boost conduct time 215 would be reduced. On the other hand, if VReg < VBT, it indicates that the boosting time interval from t3 205 to t4 206 (Boost Conduct time 215) has been less than required, and Vboost has been shifted down (under boosting). To regulate back, the boost conduct time 215 would be increased. 
[0032]   When the first-stage output voltage Vboost reaches the input rectified sinusoidal voltage VREC 221, the boost output voltage equals the input rectified sinusoidal voltage, and bypass diode (sometimes called as the surge diode) Dbp 132 gets forward biased conducting. In the time interval τbp, t2 204 to time t3 205, boost output voltage follows the input rectified sinusoidal voltage VREC 221 such that the boost output voltage and the input rectified sinusoidal voltage VREC 221 are substantially equal or almost equal during the time interval τbp, t2 204 to time t3 205.
[0033]   The time duration from time t3 205 to time t4 206 is called boost conduct time interval 215, at which time the first-stage boost converter functions in response to the boosting command from the boost controller and boosts up the first-stage boost output voltage Vboost (ramp up section 224). The first-stage boost converter 130 runs for a time duration τB 215, which is controlled by a "Boost Time Regulator" control block (e.g., control block 397 in FIG. 3) that controls Vreg 229, as described above. The maximum amplitude of the Vboost (ramp up section 224) at t4 should not exceed the "Boost Max" voltage level 234.
[0034]   After the boost conduct time interval τB 215, at time t4 206, the boost controller stops switching signals to the boost switching element (QB 125 in FIG. 1). When the boost switching element QB 125 is deactivated and stops switching, the first-stage output voltage Vboost ramps down 226 (discharging the energy in boost bulk capacitor 138). The ramp down of Vboost 226 continues and passes the zero cross point t’0 207 until it reaches the next half line cycle measurement point t’1 208 to command for the boost time regulation, and then again reaches the input rectified sinusoidal voltage VREC 221at time t’2 209.
[0035]   The lower graph 250 introduces the conducted current through the first-stage boost converter, IConduct 240 during the half line cycles of the upper graph 200. As long as boost has stopped and the energy in boost output bulk capacitor 138 is discharging (from line zero cross t0 202 to time t2 204, before boost output voltage Vboost hits the input rectified sinusoidal voltage VREC 221), no current is passing through the first-stage boost converter. 
[0036]   From time t2 204 to t3 205, while the bypass (surge) diode Dbp 132 is conducting, current 242 in first-stage boost converter ramps down until current reaches to zero and may remain on zero for a short interval 244 while the output load energy is only provided through the boost output bulk capacitor 138. Duration of this time interval is denoted as bypass diode conduct τbp 214. 
[0037]   From time t3 205 to t4 206, while the boost switching is activated and starts functioning the boost output voltage ramps up (224) and a regulated current 246 is delivered through the first-stage boost converter to the second-stage flyback converter. The duration of this time interval is denoted as boost conduct τB 215. When the first-stage boost converter stops switching and boost output voltage is ramping down (226), no current is conducted through the first-stage boost converter. The duration of this time interval is denoted as boost stop τstop 216.
[0038]   FIG. 3A shows an example of the control blocks for first-stage boost in accordance with the teachings of the present invention. The control blocks and control signals introduced in FIG. 3A are related to the first-stage boost converter. All the control blocks and control signals are referenced to ground bar, Gnd Bar 361, which is coupled to primary ground 301.
[0039]   Signal HTS 355 from terminal 155 of the controller 150 (as shown in FIG. 1), receives information of the input ac line that is processed in the mains synchronized control block 390. The mains synchronized control block 390 generates two output signals. The start boost signal 392 is synchronized with the ac line zero crossing and defines start time for the first-stage boost switching function at a specific time point of the line sinusoidal half cycle (e.g., point B in FIG. 2). The second signal from mains synchronized block 390 is the sample signal 391 that is utilized to define a sampling time (point A 229 on FIG. 2, which in one example is a fraction 3/32 of line cycle after zero crossing) to measure and compare the boost output voltage with the boost target voltage. 
[0040]   The flyback feedback terminal FFB 364 is coupled to the auxiliary winding of the flyback transformer (173 in FIG. 1) and transfers the ac signal generated across the auxiliary winding, wherein the negative portion of this ac signal represents the input voltage to the second-stage flyback (160 in FIG. 1), or in other words is the output voltage of the first-stage boost (130 in FIG. 1). 
[0041]   The sample signal 391 signals to a voltage modeling control block called "Vboost Model" 393 to take a sample, and through the Mains Sync block 390 to measure boost converter input voltage at sample time that is synchronized with line zero cross. The boost output voltage information is received through signal FFB 364.
[0042]    The voltage modeling control block "Vboost Model" 393 generates a Sampled Vboost signal 394 to the "Boost Time Regulator" block 397. The "Boost Time Regulator" block 397 by receiving the Samples Vboost signal 394 from the "Vboost Model" control block 393 compares the sampled boost voltage 394 with the target boost voltage 396 that is received from "Target Boost Voltage" block 395, and based on the difference regulates the boosting time (e.g., boost conduct duration τB 215).
[0043]   The boost start time is defined and synchronized by "Mains sync" block 390 generating signal "Start Boost" 392 to the control block "Boost Time Regulator" 397. The "Boost Time Regulator" block 397, by receiving the "Start Boost" signal 392 and Sampled Vboost signal 394 from "Vboost Model" block 393 in comparison to the desired value signal 396 from “Boost Target” block 395, generates “Boost Run Time” signal 398. The Boost Run Time” signal 398 may regulate (adjust) the boosting time, that is “Boost conduct” duration τB 215 in FIG. 2, for the next line half cycle to compensate deviation from the desired or target value of boost output voltage. The regulation process may be rather slow, taking up to several line cycles. 
[0044]   The output signal 398 "Boost Run Time" from the "Boost Time Regulator" 397 is coupled to BJT driver in the "Boost BJT Control" block 399 to control running the BJT boost switching element (QB 125 in FIG. 1) for a boosting function of the first-stage converter. The "Boost BJT Control" block 399, by receiving boost current sense signal from terminal 352 (152 in FIG. 1) and boost feedback signal from terminal BFB 356, generates control signals for the boost base driver (terminal 358; 158 in FIG. 1) and to the boost emitter driver (terminal 354; 154 in FIG. 1). The "Boost Time Regulator" block 397 and "Boost BJT Control" block 399 may control or regulate the boost switching element running time (e.g., the first-stage boost conduct time τB 215). The boost switching element running time may control the crest point 225 in FIG. 2 of boost output voltage that then drops back tending towards a predetermined target boost voltage. In one example, it is appreciated that the BJT boost switching element advantageously may be controlled by individual drive signals to the base and to the emitter terminals of the BJT switching element.
[0045]   FIG. 3B shows an example of the control blocks for a first-stage boost-bypass converter (with a so called hybrid boost-bypass function) cascaded with an example of a second-stage flyback in accordance with the teachings of the present invention.
[0046]    Schematic 300 in FIG. 3B demonstrates more detail of the controller couplings in a two-stage power converter consisting of cascaded first-stage boost and second-stage flyback converters. The first-stage, or front-stage, boost converter includes a non-conventional, or non-standard, operation with a hybrid boost-bypass function in accordance with the teachings of the present invention. The second-stage flyback receives the non-regulated output voltage of the first-stage boost and generates a regulated flyback output voltage. The power converter 300 includes a rectifier bridge 310 coupled to receive VAC 302 from input line and generate a rectified voltage VREC 311 across input filter capacitor 320.  
[0047]   Input voltage through resistor 305 is applied to terminal HTS 355 of the controller 350. In various examples, it is appreciated that terminal HTS 355 may be coupled to either ac input voltage VAC (as illustrated for example in FIG. 1), or to the rectified input voltage VREC (as illustrated for example in FIG. 3B). Boost inductor LB 312 has a second winding 315 coupled to the controller terminal BFB 356 as the boost feedback signal to detect zero current of the inductor current IL 313 for a critical conduction mode (CrM) control of boost operation. As explained in FIG. 1, the boost switching element QB 325 is controlled through base and emitter drive signals from the terminals BBD 358 and BED 354, respectively, for a boosting action during the boost conduct interval (e.g., duration τB, 246 in FIG. 2). During boost conduct interval τB, the boost output capacitor 338 is charged through boost diode DB 334. However, during the bypass diode Dbp Conduct interval (duration τbp, 214 in FIG. 2), which happens when boost switching has stopped and the boost output voltage has dropped and is following the line sinusoidal waveform (222 following VREC 221 in FIG. 2), the boost output capacitor 338 is charged directly from the input line through the bypass diode Dbp 314. 
[0048]   During boost stop interval (duration τstop, 216 in FIG. 2), no current or energy is transferred to the boost output capacitor 338, and the boost output capacitor 338 discharges or ramps down (226 in FIG. 2) towards the line sinusoidal voltage. 
[0049]   The first-stage boost output voltage across capacitor 338 is applied to the flyback transformer 370. The primary winding 371 of flyback transformer 370 is coupled to the flyback switching element, which in one example may be a Mosfet switch MF 365. The current through the flyback switching element is sensed across a sense resistor 363 in reference to primary ground 301, and is coupled through terminal FCS 362 of the controller 350 to "Flyback Control" block 389. The control terminal (e.g., gate terminal) of the flyback switching element 365 is coupled to terminal FGD 366 of the controller 350 and receives flyback gate drive signal from the flyback control block 389 to perform switching in response to the flyback feedback signal FFB 364 and flyback current sense signal FCS 362 to regulate output of flyback through secondary winding 372 across the output circuitry 380.
[0050]   The auxiliary winding 373 on the flyback transformer 370 provides feedback signal FFB for flyback converter on terminal 364 of the controller 350. Signal FFB 364 from auxiliary winding 373 is an ac pulse that the negative portion provides the flyback input voltage information, which is the boost output voltage. Due to reverse directions of the secondary winding 372 and auxiliary winding 373 in regard to the primary winding 371, the positive portion of the ac FFB signal from auxiliary winding 373 represents the transferred energy to the secondary winding 372 during off time of the flyback switching element 365 and is utilized for the flyback output voltage and current regulation.
[0051]   The dc supply for different control blocks of the controller 350 is also generated through auxiliary winding 373 by adding rectifier diode 374 and capacitor 375 across terminal VDD 368 and referenced to the primary ground 301.The auxiliary winding 373 and all the control signals for the controller 350 are referenced to the ground bus 361 and the primary ground 301. 
[0052]   In one example, the boost control blocks “Mains Sync” 390, “Vboost Model” 393, “Target Boost Voltage” 395, “Boost Time Regulator” 397, and the “Boost BJT Control” 399, illustrated in FIG. 3B have the same functionality as their counterpart boost control blocks illustrated in FIG. 3A.
[0053]   The above description of illustrated examples of the present invention, including what is described in the Abstract, are not intended to be exhaustive or to be limitation to the precise forms disclosed.  While specific embodiments of, and examples for, the invention are described herein for illustrative purposes, various equivalent modifications are possible without departing from the broader spirit and scope of the present invention.  Indeed, it is appreciated that the specific voltages, currents, frequencies, power range values, times, etc., are provided for explanation purposes and that other values may also be employed in other embodiments and examples in accordance with the teachings of the present invention. These modifications can be made to examples of the invention in light of the above detailed description.  The terms used in the following claims should not be construed to limit the invention to the specific embodiments disclosed in the specification and the claims.  Rather, the scope is to be determined entirely by the following claims, which are to be construed in accordance with established doctrines of claim interpretation.  The present specification and figures are accordingly to be regarded as illustrative rather than restrictive.
CLAIMS
What is claimed is:
1.  A boost-bypass converter for use as a first-stage in a two-stage power converter, comprising:
a boost inductor coupled between an input of the boost-bypass converter and an output of the boost-bypass converter, wherein an input voltage of the boost-bypass converter is a rectified input line sinusoidal voltage coupled to be received at the input of the boost-bypass converter;
a bypass diode coupled between the input of the boost-bypass converter and the output of the boost-bypass converter; and
a boost switching element coupled to the boost inductor, wherein the boost switching element is coupled to be activated during a first interval in each line half cycle of the input voltage to boost an output voltage at the output of the boost-bypass converter, wherein the boost switching element is coupled to be deactivated during a second interval in said each line half cycle of the input voltage, wherein the output voltage of the boost-bypass converter is coupled to drop towards the input voltage during the second interval while the output voltage of the boost-bypass converter is greater than the input voltage, wherein the output voltage of the boost-bypass converter is coupled to follow the input voltage during a third interval of said each line half cycle of the input voltage while the input and output voltages are substantially equal and the boost switching element is deactivated, wherein energy is transferred between the input and the output of the boost-bypass converter through the bypass diode during the third interval.
2.  The boost-bypass converter of claim 1 further comprising:
a boost output bulk capacitor coupled to the output of the boost-bypass converter; and
a boost rectifier diode coupled between the boost inductor and the boost output bulk capacitor at the output of the boost-bypass converter, wherein the bypass diode is coupled between the input of the boost-bypass converter and the boost output bulk capacitor at the output of the boost-bypass converter to bypass the boost inductor, the boost switching element, and the boost rectifier diode.
3.  The boost-bypass converter of claim 1 wherein the boost switching element comprises a bipolar junction transistor (BJT).
4.  The boost-bypass converter of claim 1 wherein a second-stage dc to dc converter is cascaded at the output of the boost-bypass converter to convert an unregulated voltage at the output of the boost-bypass converter to a regulated voltage at the output of the second-stage dc to dc converter.
5. The boost-bypass converter of claim 4 wherein the second-stage dc to dc converter is a flyback converter.
6.  The boost-bypass converter of claim 1 further comprising a voltage modeling control block coupled to synchronize switching of the boost switching element in response to zero line crossings in the input voltage.
7.  The boost-bypass converter of claim 6 wherein the voltage modeling control block is further coupled to be responsive to a portion of an ac pulse induced in an auxiliary winding of a flyback transformer of a flyback converter cascaded with the boost-bypass converter.
8.  The boost-bypass converter of claim 6 further comprising a boost time regulator coupled to receive a boost output voltage modeling signal from the voltage modeling control block, wherein the boost time regulator is coupled to generate a boost run time signal to regulate the first interval of each line half cycle of the input voltage to boost the output voltage at the output of the boost-bypass converter in response to the boost output voltage modeling signal from the voltage modeling control block.
9.  A power converter, comprising:
a boost-bypass converter:
a boost inductor coupled between an input of the boost-bypass converter and an output of the boost-bypass converter, wherein an input voltage of the boost-bypass converter is a rectified input line sinusoidal voltage coupled to be received at the input of the boost-bypass converter;
a bypass diode coupled between the input of the boost-bypass converter and the output of the boost-bypass converter; and
a boost switching element coupled to the boost inductor, wherein the boost switching element is coupled to be activated during a first interval of each line half cycle of the input voltage to boost an output voltage at the output of the boost-bypass converter, wherein the boost switching element is coupled to be deactivated during a second interval in said each line half cycle of the input voltage, wherein the output voltage is coupled to drop towards the input voltage during the second interval while the output voltage is greater than the input voltage, wherein the output voltage is coupled to follow the input voltage during a third interval in said each line half cycle of the input voltage while the input and output voltages are substantially equal and the boost switching element is deactivated, wherein energy is transferred between the input and the output of the boost-bypass converter through the bypass diode during the third interval; and
a second-stage flyback converter cascaded with the boost-bypass converter, wherein the flyback converter includes an input coupled to the output of the boost-bypass converter, wherein the flyback converter further includes:
an energy transfer element coupled between the input of the flyback converter and an output of the flyback converter;
a flyback switching element coupled to the energy transfer element; and
a controller coupled to control switching of the flyback switching element to regulate a transfer of energy from the input of the flyback converter through the energy transfer element to the output of the flyback converter.
10.  The power converter of claim 7 wherein the boost-bypass converter further comprises:
a boost output bulk capacitor coupled to the output of the boost-bypass converter; and
a boost rectifier diode coupled between the boost inductor and the boost output bulk capacitor at the output of the boost-bypass converter, wherein the bypass diode is coupled between the input of the boost-bypass converter and the boost output bulk capacitor at the output of the boost-bypass converter to bypass the boost inductor, the boost switching element, and the boost rectifier diode.
11.  The power converter of claim 7 wherein the boost switching element comprises a bipolar junction transistor (BJT), and wherein the flyback switching element comprises a MOSFET switch.
12.  The power converter of claim 7 wherein the boost-bypass converter further comprises a voltage modeling control block coupled to synchronize switching of the boost switching element in response to zero line crossings in the input voltage.
13.  The power converter of claim 10 wherein the energy transfer element of the flyback converter comprises a flyback transformer including a primary winding, a secondary winding, and an auxiliary winding, wherein the voltage modeling control block is further coupled to be responsive to a portion of an ac pulse induced in the auxiliary winding.
14.  The power converter of claim 10 wherein the boost-bypass converter further comprises a boost time regulator coupled to receive a boost output voltage modeling signal from the voltage modeling control block, wherein the boost time regulator is coupled to generate a boost run time signal to regulate the first interval of each line half cycle of the input voltage to boost the output voltage at the output of the boost-bypass converter in response to the boost output voltage modeling signal from the voltage modeling control block.
ABSTRACT OF THE DISCLOSURE
A boost-bypass converter includes a boost inductor coupled between an input and an output of the boost-bypass converter.  A bypass diode is coupled between the input the output of the boost-bypass converter.  A boost switching element is coupled to the boost inductor, and is coupled to be activated during a first interval in each line half cycle of an input voltage to boost an output voltage at the output of the boost-bypass converter.  The boost switching element is coupled to be deactivated during a second interval in said each line half cycle such that the output voltage drops towards the input voltage.  The output voltage is coupled to follow the input voltage during a third interval in said each line half cycle of the input voltage.  Energy is transferred between the input and the output of the boost-bypass converter through the bypass diode during the third interval.
2017060385.tif 000007
2017060385.tif 000008
2017060385.tif 000009
2017060385.tif 000010