(57)【要約】【課題】  映像信号取得時における電子放出源の応答性の高速化を図るとともに、光電変換膜の過剰な蓄積電荷を容易に除去し得る撮像装置を提供する。【解決手段】  画素部毎にトランジスタ358と抵抗359からなるレベルシフタ部を有し、トランジスタ358のドレイン電極Dとパルス電源360との間に抵抗359が接続され、パルス電源360からの電圧を昇圧させて、トランジスタ358のドレイン部Dから電子放出源アレイ350のエミッタ電極356に印加する回路構成とされ、パルス電源360が、電子放出源アレイ350のエミッタ電極358に対して、映像信号読出し期間においては第１の電圧を印加するとともに、水平ブランキング期間においては第１の電圧よりも高い第２の電圧を印加するように切替可能に設定されている。【選択図】図３
2017188266.tif 000002
【特許請求の範囲】
【請求項１】
電子放出源をマトリクス状に配置した電子放出源アレイと、該電子放出源アレイに近接して対向配置された光電変換膜と、該電子放出源アレイを駆動するためのアクティブマトリクス駆動回路を備えた撮像装置において、
前記アクティブマトリクス駆動回路の各画素部に配置したトランジスタのゲート部およびソース部に入力された所定のパルス電圧に基づいて、前記電子放出源アレイのエミッタ電極に、駆動電圧を印加する電源部を備え、
前記画素部毎に前記トランジスタと抵抗からなるレベルシフタ部を有し、該トランジスタのドレイン部と前記電源部との間に該抵抗が接続され、前記ゲート部に入力された所定のパルス電圧を昇圧させて、該トランジスタのドレイン部から前記電子放出源アレイのエミッタ電極に印加する回路構成とされ、
前記電源部が、前記電子放出源アレイのエミッタ電極に対して、映像信号読出し期間においては第１の電圧を印加するとともに、水平ブランキング期間においては該第１の電圧よりも高い第２の電圧を印加するように切替可能に設定されていることを特徴とする撮像装置。
【請求項２】
前記トランジスタのゲート部に前記所定のパルス電圧を出力する水平走査回路部、および前記トランジスタのソース部に前記所定のパルス電圧を出力する垂直走査回路部、を備えたことを特徴とする請求項１記載の撮像装置。
【請求項３】
前記水平走査回路部および前記垂直走査回路部から出力されたパルス電圧は、各々Ｈレベル状態において１Ｖ以上６Ｖ以下の範囲とされていることを特徴とする請求項１または２記載の撮像装置。
【請求項４】
前記トランジスタのドレイン部から前記電子放出源アレイのエミッタ電極に、駆動電圧を印加する電源部が、パルス電圧を出力するパルス電源部であることを特徴とする請求項１〜３のうちいずれか１項記載の撮像装置。
【請求項５】
前記電子放出源アレイがスピント型とされていることを特徴とする請求項１〜４のうちいずれか１項記載の撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、暗い中でも撮像でき、夜間の高感度撮影に適した撮像装置に関し、詳しくは、素子を加熱することなく、電界によって電子を引き出す電子放出源をマトリクス状に配置した電子放出源アレイと、例えばFEA-HARP（Field Emitter Array - High gain Avalanche Rushing amorphous Photoconductor）等の光電変換膜とを備えた撮像装置に関するものである。
【背景技術】
【０００２】
従来より、電子放出源アレイと光電変換膜とを備えた撮像装置が提案されている。この電子放出源アレイは、複数の電子放出源（例えば、Ｓｐｉｎｄｔ型）をマトリクス状に配列したアレイであり、真空空間を隔てて光電変換膜と対向するように保持されている。
このような撮像装置では、外部から光が入射することで光電変換膜に生成されて蓄積された正孔を、電子放出源アレイから順次放出される電子で読み出すことにより、時系列的に映像信号を得ている(例えば、下記特許文献１を参照）。
【０００３】
ところで、上述したような撮像装置において、高輝度光が光電変換膜の一部に入射すると、その光電変換膜の部分の電子放出源アレイ側に多量の正孔が蓄積され、その部分の電位が局所的に上昇する。このため、電子放出源アレイから放出される電子のうち、上記電位上昇部分の領域周辺に向けて放出される電子は、電位が他よりも大幅に高い上記電位上昇部分の中心部方向に向かうように湾曲され、この部分に蓄積された正孔を読み出すこととなり、映像上では、高輝度な被写体が実際より膨らんで見える、いわゆるブルーミング現象が生じ、解像度を始めとする画質の大幅な劣化を招来することになる。
【０００４】
また、高輝度光が光電変換膜の一部に入射し、その光電変換膜の部分の電子放出源アレイ側に多量の正孔が生成・蓄積されると、電子放出源アレイから放出される電子ビームによる走査では、生成・蓄積された全正孔を１回で読み出すことができないため、残存する正孔により残像が発生する。
【０００５】
そこで、従来、光電変換膜に蓄積された過剰電荷を除去し、高輝度な被写体の画質劣化を抑制するため、画素部に配置したトランジスタのソースに接続される水平走査回路からパルス電圧を印加し、映像信号読出し期間と水平ブランキング期間とで異なる電圧をエミッタ電極へと供給する手法が提案されている(例えば、下記特許文献１、２を参照）
【０００６】
さらに、上記特許文献１、２の従来技術に比べ、より応答速度を向上させるために、各画素にトランジスタと抵抗を配置し、トランジスタのドレイン部を電子放出源アレイのエミッタ電極へ接続し、印加するパルス電圧を低電圧化するようにした手法が提案されている（例えば下記特許文献３を参照）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特許第５０４１８７５号
【特許文献２】特許第５０６６３９２号公報
【特許文献３】特開２０１４−２２９４３７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記特許文献１および２の発明によっては、高電圧パルス(例えば40V)
を用いて駆動するため、映像信号取得時の応答特性を高速化することが難しい。
また、上記非特許文献３の発明によっては、エミッタ電極の電位を任意に制御できず、高輝度な被写体を撮像した際に発生する画質劣化を抑制することが難しかった。
【０００９】
本発明は、上記事情に鑑みてなされたもので、映像信号取得時における電子放出源の応答性の高速化を図るとともに、光電変換膜の過剰な蓄積電荷を容易に除去し得る撮像装置を提供することを目的とするものである。
【課題を解決するための手段】
【００１０】
前述した本発明の目的は、以下のように構成された撮像装置により達成される。
すなわち、本発明の撮像装置は、
電子放出源をマトリクス状に配置した電子放出源アレイと、該電子放出源アレイに近接して対向配置された光電変換膜と、該電子放出源アレイを駆動するためのアクティブマトリクス駆動回路を備えた撮像装置において、
前記アクティブマトリクス駆動回路の各画素部に配置したトランジスタのゲート部およびソース部に入力された所定のパルス電圧に基づいて、該トランジスタのドレイン部から前記電子放出源アレイのエミッタ電極に、駆動電圧を印加する電源部を備え、
前記画素部毎に前記トランジスタと抵抗からなるレベルシフタ部を有し、該トランジスタのドレイン部と前記電源部との間に該抵抗が接続され、前記ゲート部に入力された所定のパルス電圧を昇圧させて、該トランジスタのドレイン部から前記電子放出源アレイのエミッタ電極に印加する回路構成とされ、
前記電源部が、前記電子放出源アレイのエミッタ電極に対して、映像信号読出し期間においては第１の電圧を印加するとともに、水平ブランキング期間においては該第１の電圧よりも高い第２の電圧を印加するように切替可能に設定されていることを特徴とするものである。
【００１１】
また、前記トランジスタのゲート部に前記所定のパルス電圧を出力する水平走査回路部、および前記トランジスタのソース部に前記所定のパルス電圧を出力する垂直走査回路部、を備えていることが好ましい。
また、前記水平走査回路部および前記垂直走査回路部から出力されたパルス電圧は、各々Ｈレベル状態において１Ｖ以上６Ｖ以下の範囲とされていることが好ましい。
【００１２】
また、前記トランジスタのドレイン部から前記電子放出源アレイのエミッタ電極に、駆動電圧を印加する電源部が、パルス電圧を出力するパルス電源部であることが好ましい。
さらに、前記電子放出源アレイがスピント型とされていることが好ましい。
【発明の効果】
【００１３】
本発明の撮像素子においては、各画素部が、トランジスタおよび抵抗からなるレベルシフタ部を有し、該トランジスタのドレイン部と前記電源部との間に該抵抗が接続され、前記ソース部に入力された所定のパルス電圧を昇圧させて、該トランジスタのドレイン部から前記電子放出源アレイのエミッタ電極に印加する回路構成とされ、前記電源部が、前記電子放出源アレイのエミッタ電極に対して、映像信号読出し期間において印加する電圧よりも、水平ブランキング期間において印加する電圧が高くなるように切替可能に設定されている。
【００１４】
このように、本発明の撮像装置においては、トランジスタのソース部およびゲート部にパルス信号を入力し、この後このパルス信号をレベルシフタ部で昇圧して電子放出源アレイのエミッタ電極に印加するようにしている。
したがって、従来技術のように、トランジスタのソース部およびゲート部に、例えば４０Ｖの高電圧を印加した場合と比べて高周波に対応しやすくなり応答性に優れたものとす
ることができる。これにより、例えばハイビジョン用にも対応しやすくなる。
【００１５】
一方、本発明の撮像装置においては、電子放出源アレイのエミッタ電極に対し、映像信号読出し期間よりも水平ブランキング期間において高い電圧を印加するように構成されている。これにより、光電変換膜に過剰の正孔が蓄積されている場合にも、水平ブランキング期間において、これを除去することができ、ブルーミングや残像等の問題を解決することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施形態に係る撮像装置の動作原理を説明するための模式図である。
【図２】本発明の実施形態に係る撮像装置の作用を概念的に説明するための概略図（水平ブランキング期間（ａ）および映像信号読出し期間（ｂ））である。
【図３】本発明の実施形態に係る撮像装置の主要部を示す概略図（ａ）、および水平走査回路の内部構成を示す概略図（ｂ）である。
【図４】図３に示す実施形態に係る撮像装置の駆動回路部を示す平面図（ａ）、および水平走査回路および垂直走査回路からのパルス信号等を示すタイミングチャート（ｂ）である。
【図５】本発明の実施形態に係る撮像装置において、電子放出源アレイのエミッタ電極に印加される信号波形（映像信号読出し期間における映像信号読出しのための信号波形、および水平ブランキング期間における過剰電荷除去のための信号波形）である。
【発明を実施するための形態】
【００１７】
以下、本発明の実施形態に係る撮像装置について図面を用いて詳細に説明する。
実施形態に係る撮像装置は、光学レンズ、撮像素子部、信号増幅・処理回路部、駆動回路部、電源部、およびメモリ部等を備えてなる。なお、その他、本実施形態の撮像装置は、クロック信号や同期信号等の制御信号を生成するとともに、これらの制御信号を、駆動回路部や信号増幅・処理回路部に送出する制御回路部を備えている。さらに、制御回路部は、撮像に係る映像信号の信号レベルに基づいて、電子放出源アレイの制御信号を生成し、駆動回路部に供給する。
【００１８】
また、上記光学レンズにより集束された被写体情報を担持した光は、この光学レンズによって撮像素子部の光電変換膜上において結像される。
【００１９】
さらに、メモリ部は、信号増幅・処理回路部から出力される映像信号を記録・保存する記憶機能を有し、例えば、周知のＲＯＭやＲＡＭにより構成される。
【００２０】
また、駆動回路部は、水平走査回路および垂直走査回路を含み、制御回路部から供給されたクロック信号や同期信号、電子放出源アレイ制御信号等に基づいて、撮像素子部を動作させるために必要なパルス電圧等を生成し、供給する。
【００２１】
また、電源部は撮像装置内各部に給電するものであり、各部のうちいくつかに共通して電力を供給する電源を設けてもよいが、以下の記載においては、各部に給電する電源毎に分かれた形式とする。
【００２２】
なお、上記では映像信号の記録、保存用にメモリ部を用いることが示されているが、このメモリ部に替えて周知の映像信号遅延回路を用いることも可能である。
ここで、本実施形態に係る撮像装置の一般的な原理、作用について、その概念を図１を用いて説明する。
【００２３】
透光性基板310の上面から入射した光は、この透光性基板310上（図１においては紙面下方）に形成された透孔性導電膜320を透過し、光電変換膜330に到達する。
この透過光が照射されたことに伴い、光電変換膜330内に電子・正孔対が生じる。また
、電源711によって、電子放出源アレイ350のエミッタ電極356に印加される電圧より高い
電圧が各透光性導電膜320に印加されると、光電変換膜330内の正孔が、光電変換膜330の
中を電子放出源アレイ350側に向かって移動し、光電変換膜330の電子放出源アレイ側端部付近に蓄積される。
【００２４】
一方、電子放出源アレイ駆動回路200からのパルス電圧は、電子放出源アレイ350のエミッタ電極356に印加され、各電子放出源からは順次、電子370が光電変換膜330方向に放射
される。
【００２５】
エミッタ電極356から放射された電子はメッシュ状電極340へと向かい、このメッシュ状電極340により加速され光電変換膜330に照射されることにより、この電子が光電変換膜330内に蓄積されていた正孔と再結合する。この再結合によって消滅した電子を補うように
電流が流れるため、この電流を透光性導電膜320から取り出すことができ、信号増幅・処
理回路400において電流値を増幅、検出する処理を行うことによって撮像素子部への入射
光の強度を電気信号の強度に変換することができる。このようにして得られた被写体情報を担持した画像は、例えば表示部800に表示される。あるいは、種々のメモリ等に記憶さ
れる。
【００２６】
ところで、本実施形態の撮像装置においては、図２の概略図に示すように、映像信号の各垂直走査期間において、水平ブランキング期間では、上述した電子放出源アレイ駆動回路200のＳＷ群（トランジスタと抵抗で構成される）390が全てＯＮ状態とされ、電源584
からの電圧Ｖkbが電子放出源アレイ350のエミッタ電極356に印加されるようになっており（図２（ａ）を参照）、一方、映像信号の各垂直走査期間において、信号読出し期間では、上述した電子放出源アレイ駆動回路200のＳＷ群390が全てＯＦＦ状態とされ、電子放出源アレイ350のエミッタ電極356には電圧Ｖkが印加されるようになっている（図２（ｂ）
を参照）。
【００２７】
また、水平ブランキング期間および信号読出し期間のいずれにおいてもゲート電極355
に印加される電圧はＶgとされており、Ｖk＜Ｖkb＜Ｖg の関係が成立するようになっている。
なお、本実施形態においては、上述したように、Ｖkは０Ｖ、Ｖkbは２５Ｖ、Ｖgは４０Ｖとされている
【００２８】
すなわち、一般に上述したような撮像装置において、高輝度光が光電変換膜330の一部
に入射すると、その光電変換膜330の部分の電子放出源アレイ側に多量の正孔が蓄積され
、その部分（図２（ａ）において光電変換膜330の左右方向の中央部付近）の電位が局所
的に上昇する（図２（ａ）の、光電変換膜330の裏面電位を示す棒グラフを参照）。
このため、電子放出源アレイ350のエミッタ電極356から放出される電子のうち、上記電位上昇部分の領域周辺に向けて放出された電子は、上記電位上昇部分に向かって引き寄せられ、軌跡が湾曲するので、上述したようにブルーミングや残像効果等の種々の問題が生じていた。
【００２９】
そのため、本実施形態においては、水平ブランキング期間において、信号読出し期間における、電子放出源アレイ350のエミッタ電極356に印加される電圧よりも高い電圧Ｖkb（例えば２５Ｖ）に設定して、実際の信号読出し期間とは関係のない水平ブランキング期間において上記過剰に蓄積された電荷を除去するようにしている。これにより、この後の信号読出し期間においては、ブルーミングや残像効果等による画質劣化を抑制した映像を取
得することができる。
【００３０】
なお、このとき電子放出源アレイ350のエミッタ電極356から放出された電子ビームは、光電変換膜330に蓄積された正孔のうち、エミッタ電極356の電位以上の電荷のみを除去する。
以下、本発明の撮像装置の主要部分である撮像素子部、信号増幅・処理回路部、駆動回路部および電源部について、図３（ａ）、（ｂ）を用いて説明する。
【００３１】
図３（ａ）に示された、撮像装置の構成の主要部を拡大して示す概略図によれば、本実施形態に係る撮像装置本体部は、撮像素子部として、透光性基板310、透光性導電膜320、光電変換膜330、メッシュ状電極340およびSpindt（スピント）型の電子放出源アレイ350
を備えている。また、駆動回路部として水平走査回路511および垂直走査回路521、およびこれらの走査回路からのパルス信号が入力されるトランジスタ358や抵抗359等を備えている。なお、これらトランジスタ358および抵抗359は各画素毎に設けられている。
【００３２】
また、水平走査回路511には、インバータ回路514に対して所定の電圧を供給するパルス電源512が接続されており、また、垂直走査回路521には、インバータ回路514と同様に構
成されたインバータ回路（図示せず）、およびこのインバータ回路に対して所定の電圧を供給するパルス電源522が接続されている。
さらに、信号増幅・処理回路部として信号増幅・処理回路400を備えている。
また、電源711、抵抗712およびコンデンサ713によってこの撮像装置本体部に接続され
る外部回路710が形成されている。
また、トランジスタ358のドレイン電極Dと抵抗359が接続されており、この抵抗359のトランジスタ358とは逆側の端部に、電子放出源アレイ350のエミッタ電極に所定の電圧を供給するパルス電源360が接続されている。
【００３３】
なお、水平走査回路511は、図３（b）に示すように、シフトレジスタ513とインバータ
回路514を備えており、シフトレジスタ513からのパルス電流をインバータ回路514を介し
てトランジスタ358のゲート電極Gに出力するような構成とされており、また、このインバータ回路514の一端側はパルス電源512に接続されるようになっている。
【００３４】
以下、本実施形態について、図４を用い、駆動回路部および撮像素子部を中心として、より詳しく説明する。
駆動回路部の主要構成部である、電子放出源アレイ350の駆動回路（図４（ａ）を参照
）200は、マトリクス状（格子状）に配列された複数の画素部（単位領域）365（図４（ａ）を参照）を備えている。
一方、撮像素子部を構成する撮像素子100は、例えばガラス基板で構成された透光性基
板310上に透光性導電膜320、および入射光を電荷に変換する光電変換膜330を積層してな
るもので、光電変換膜330側が電子放出源アレイ350と対向するように配置されており、この両者間は真空状態に保持されている。
【００３５】
なお、本実施形態においては、説明の便宜のために、図４（ａ）に示すように、電子放出源アレイ350を５行５列の画素を有するものとして表しているが、ハイビジョン対応の
ものでは、例えば、1080行1920列の画素を有するものとされる。
【００３６】
また、上記電子放出源アレイ350の各画素部には、電子放出源が設けられており、例え
ば円錐状のスピント型素子で構成されたエミッタ電極356と、エミッタ電極356から電子を引き出すゲート電極355と、エミッタ電極356を駆動するトランジスタ（MOSFET）358と、
パルス電源360とトランジスタ358のドレイン電極Dの間に接続された抵抗359を備えている。ここで、トランジスタ358と抵抗359は、電源360から印加される電圧を調整してエミッ
タ電極356に供給するレベルシフタとして機能するように構成されている。
【００３７】
ところで、このようなレベルシフタの回路は以下のような理由に基づき採用されている。
すなわち、上記走査回路511、521からトランジスタ358のソース電極Sやゲート電極Gに
印加する駆動パルスの電圧が高いと周波数を高くすることができないので、この駆動パルスの電圧を、例えば５Ｖに降下させて高い周波数のものに対応することが肝要であるが、このようにすると、該降下させた電圧よりも格段に高い駆動パルスを要する電子放出源には対応することができないので、本実施形態においては各画素部に駆動パルスを引き込んで、例えば２５Ｖに昇圧し得る構成としている。このように、上記レベルシフタ回路は、駆動パルスを昇圧する技術的意義を有する。
【００３８】
さらに、多くの電荷が蓄積された光電変換膜330の部分において、水平ブランキング期
間内に過剰電荷除去処理を行うため、電子放出源アレイ350のエミッタ電極356に印加する電圧値を変更する機能をもたせることが肝要であるが、上記レベルシフタ回路の抵抗に２値のパルス電圧を印加することで、その機能を担保している。このように、上記レベルシフタ回路（特に抵抗）は、電圧を変換するための経路としての技術的意義も併せ有する。
【００３９】
なお、エミッタ電極356は、図３の紙面上方以外の周囲を絶縁層354によって覆われて絶縁されており、また、ゲート電極355によって引き出された電子が上方の光電変換膜330方向にのみ放出されるように調整されている。
また、メッシュ状電極340は、電子を通過させるホールを有し、電子の動きを制御し得
るように所定の電圧が電源720から供給されるようになっている。
【００４０】
トランジスタ358は、上述したように、MOSFETにより構成され、ソース電極S、ゲート電極Gおよび前述したドレイン電極Dを有し、スイッチング素子として機能する。
また、上述したように、トランジスタ358のゲート電極Gは水平走査回路511に、ソース
電極Sは垂直走査回路521に、ドレイン電極Dは電子放出源アレイ350のエミッタ電極356お
よび抵抗359に、それぞれ接続されている。
【００４１】
また、抵抗359は、前述したように、一端がトランジスタ358のドレイン電極Dおよびエ
ミッタ電極356に接続され、他端が電源360に接続されて所定の電圧が印加されるように構成されている。
【００４２】
垂直走査回路521は、例えば０〜5Ｖ（Ｌ状態で０Ｖ、Ｈ状態で５Ｖ）のパルス信号を出力することによって、各垂直走査ラインを順次選択するようになっている。垂直走査回路521が選択した垂直走査ラインに接続された各画素のトランジスタ358のソース電極Sには
０Ｖが印加され、垂直走査回路521が選択していない垂直走査ラインに接続された各画素
のトランジスタ358のソース電極Sには５Ｖが印加される。
【００４３】
一方、水平走査回路511は、例えば０〜５Ｖ（Ｌ状態で０Ｖ、Ｈ状態で５Ｖ）のパルス
信号を出力することによって、水平走査回路511が選択した各水平走査ライン上に配列さ
れた画素を、順次駆動できるようになっている。
【００４４】
具体的には、水平走査回路511は、垂直走査回路521が選択した垂直走査ラインに接続された画素のトランジスタ358のゲート電極Gに順次５Ｖを印加してその画素を駆動し、それ以外の画素のトランジスタ358のゲート電極Gには０Ｖを印加することにより駆動しないようにして、順次水平走査を行うようになっている。ここで、ゲート電極Gに５Ｖが印加さ
れたトランジスタ358はオン状態（導通状態）となり、ゲート電極Gに０Ｖが印加されたトランジスタ358はオフ状態（遮断状態）となる。
【００４５】
水平走査回路511がトランジスタ358をオン状態としている期間は、ハイビジョン方式では13.5ｎｓであり、その期間が80ｎｓであるＮＴＳＣ方式と比較すると1/6程度の期間と
なっているが、本実施形態の撮像装置によれば、このようにトランジスタ358のオン状態
期間が短期間であっても、十分良好な画質を得ることが期待できる。
【００４６】
また、図４（ｂ）は、電子放出源駆動回路200に対する入出力信号のタイミングチャー
トを示すものである。
【００４７】
すなわち、このタイミングチャートの上方から、Ｖ１およびＶ２は垂直走査回路521か
らの第１垂直走査ライン（第１垂直走査ライン上に配された各画素内のトランジスタ358
のソース電極S）および第２垂直走査ライン（第２垂直走査ライン上に配された各画素内
のトランジスタ358のソース電極S）に出力される信号を表し、Ｈ１およびＨ２は水平走査回路511からの第１水平走査ライン（第１水平走査ライン上に配された各画素内のトラン
ジスタ358のゲート電極G）および第２水平走査ライン（第２水平走査ライン上に配された各画素内のトランジスタ358のゲート部G）に出力される信号を表し、Ｌ１およびＬ２は電源（パルス電源）360から第１垂直走査ライン（第１垂直走査ライン上に配された各画素
内の抵抗359におけるトランジスタ358とは逆側の端部）および第２垂直走査ライン（第２垂直走査ライン上に配された各画素内の抵抗359のトランジスタ358とは逆側の端部）に出力される電圧信号を表す。また、Ｃ（１，１）、Ｃ（１，２）およびＣ（２，１）は座標（１，１）、（１，２）および（２，１）の画素から、各電子放出源アレイ350のエミッ
タ電極356に出力される信号を表すものである。
【００４８】
まず、垂直走査回路521から第１垂直走査ラインに出力されるパルス信号Ｖ１は、第１
垂直走査期間（水平ブランキング期間＋映像信号読出し期間）に亘って、５Ｖレベル（以下、Ｈ状態と称する）から０Ｖレベル（以下、Ｌ状態と称する）に変化する。このとき、他の垂直走査ラインに出力されるパルス信号（例えば、第２垂直走査ラインに出力されるパルス信号Ｖ２）は、Ｈ状態に維持される。これにより、この第１垂直走査期間に亘って、第１垂直走査ラインのみが選択されることになる。
【００４９】
次に、垂直走査回路521から第２垂直走査ラインに出力されるパルス信号Ｖ２は、第２
垂直走査期間（水平ブランキング期間＋映像信号読出し期間）に亘ってＨ状態からＬ状態に変化する。このとき、第１垂直走査ラインに出力されるパルス信号Ｖ１はＨ状態に戻り、他の垂直走査ラインに出力されるパルス信号も、Ｈ状態に維持される。これにより、この第２垂直走査期間に亘って、第２垂直走査ラインのみが選択されることになる。
これ以降、上記と同様にして、第３垂直走査ライン以降のパルス信号の出力がなされる。
【００５０】
また、水平走査回路511から第１水平走査ラインに出力されるパルス信号Ｈ１は、第１
垂直走査期間（映像信号読出し期間）において、パルス的にＬ状態からＨ状態に変化する。これにより、第１水平走査ライン上に配された各画素内のトランジスタ358のゲート電
極GがＨ状態となってトランジスタ358のソース電極Sに印加されたパルス信号Ｈ１がレベ
ルシフタ機能によって昇圧されて、各電子放出源アレイ350のエミッタ電極356に出力される。所定の期間（１水平走査期間）が過ぎると、上記パルス信号Ｈ１は、Ｈ状態からＬ状態に戻る。
【００５１】
また、上記第１水平走査ラインからのパルス信号Ｈ１がＬ状態に戻ったタイミング（第１水平走査期間）に基づいて、水平走査回路511から第２水平走査ラインに出力されるパ
ルス信号Ｈ２が、パルス的にＬ状態からＨ状態に上昇する。
【００５２】
これにより、第２水平走査ライン上に配された各画素内のトランジスタ358のゲート電
極GがＨ状態となってトランジスタ358のソース電極Sに印加されたパルス信号Ｈ２がレベ
ルシフタ機能によって昇圧されて、各電子放出源アレイ350のエミッタ電極356に出力される（Ｃ（１，１）、Ｃ（１，２）およびＣ（２，１）の２５Ｖパルス信号を参照）。所定の期間が過ぎると、上記パルス信号Ｈ２は、Ｈ状態からＬ状態に戻る。
【００５３】
これ以降、第１垂直走査期間において、上記と同様にして、順次第３水平走査ライン以降のパルス信号の出力がなされる。これにより、選択されている垂直走査ライン上において、選択されている水平走査ライン上の画素から、映像信号読出し期間においては０Ｖのパルス信号が、また水平ブランキング期間においては２５Ｖのパルス信号が、対応する電子放出源アレイ350のエミッタ電極356に、順次出力される（図５を参照）。
これ以降、垂直走査ラインの選択更新がなされる毎に、順次、水平走査ラインの選択がなされる。
【００５４】
また、パルス電源512と接続された、上記第１垂直走査ラインの電源ラインＬ１からは
、第１垂直走査ライン上の各画素内の抵抗359におけるトランジスタ358とは逆側の端部に対し、第１垂直走査期間の水平ブランキング期間において、印加電圧を２５Ｖに切替えて印加するように設定されている。
【００５５】
同様に、上記第２垂直走査ラインの電源ラインＬ２からは、第２垂直走査ライン上の各画素内の抵抗359におけるトランジスタ358とは逆側の端部に対し、通常の印加電圧は４０Ｖであるが、第２垂直走査期間の水平ブランキング期間においては、印加電圧を２５Ｖに切替えて印加するように設定されている。
【００５６】
これ以降、同様にして、上記第３垂直走査ライン以降の各電源ラインから、対応する垂直走査期間の水平ブランキング期間において、通常の印加電圧４０Ｖを２５Ｖに切替えるように設定される。
【００５７】
上記のようなタイミングで、駆動回路200に信号が入出力されように構成されているた
め、所定の垂直走査ラインがＬ状態とされたときの、該垂直走査ラインに対応する電源ライン上の電圧状態が、電子放出源アレイ350のエミッタ電極356に対して印加されることになる。
【００５８】
また、所定の垂直走査ラインが選択され、所定の水平走査ラインが選択されたときに、これらの走査ラインに対応する画素（第ｍ垂直走査ラインが選択され、第ｎ水平走査ラインが選択された場合には、画素（ｍ，ｎ）が対応する画素となる）から、対応する電子放出源アレイ350のエミッタ電極356に対して所定の電圧が印加されることになる。
【００５９】
したがって、座標（１，１）における画素からのパルス信号Ｃ（１，１）は、この座標（１，１）の画素に対応する電子放出源アレイ350のエミッタ電極356に対して、第１垂直走査期間の水平ブランキング期間において２５Ｖのパルス電圧が印加されるように、かつ映像信号読出し期間の映像読出し可能期間において０Ｖの電圧が印加されるように設定されている。
【００６０】
また、座標（１，２）における画素からのパルス信号Ｃ（１，２）は、この座標（１，２）の画素に対応する電子放出源アレイ350のエミッタ電極356に対して、第１垂直走査期間の水平ブランキング期間において２５Ｖのパルス電圧が印加されるように、かつ映像信号読出し期間の映像読出し可能期間（パルス信号Ｃ（１，１）の読出し可能期間の直後の所定期間）において０Ｖの電圧が印加されるように設定されている。
【００６１】
また、座標（２，１）における画素からのパルス信号Ｃ（２，１）は、この座標（２，１）の画素に対応する電子放出源アレイ350のエミッタ電極356に対して、第２垂直走査期間の水平ブランキング期間において２５Ｖのパルス電圧が印加されるように、かつ映像信号読出し期間の映像読出し可能期間において０Ｖの電圧が印加されるように設定されている。
【００６２】
なお、他の座標における画素からのパルス信号も、上記Ｃ（１，１）等と同様の電圧信号とされている。
また、図５は、電子放出源アレイ350のエミッタ電極356に対して印加される、映像信号読出し期間における映像信号読出しのための信号波形および水平ブランキング期間における過剰電荷除去のための信号波形を示すものであり、Ｖkが０Ｖ、Ｖkbが２５Ｖであるこ
とが示されている。
【００６３】
これにより、電子放出源アレイ350のエミッタ電極356に対し、映像信号読出し期間よりも水平ブランキング期間において高い電圧が印加されるように構成されている。したがって、光電変換膜に過剰の正孔が蓄積されている場合にも、水平同期信号期間において、これを除去することができ、ブルーミング等の問題を解決することができる。
【００６４】
また、水平走査回路511および垂直走査回路521から各画素部のトランジスタ358のソー
ス電極Sおよびゲート電極Gに５Ｖの低電圧パルスを印加しているので、例えば４０Ｖの高電圧を印加した場合と比べて周波数を高くした場合の対応がしやすくなり、応答性に優れたものとすることができる。水平走査回路511および垂直走査回路521からの低電圧パルスの電圧は必ずしも５Ｖに限られるものではなく、１Ｖ以上、６Ｖ以下の範囲内とすることが好ましい。６Ｖ以下の印加電圧値とすることでパルス波形の歪が小さく周波数が高くても対応が可能となり、また、１Ｖ以上の印加電圧値とすることで、S/Nを良好なものとす
ることができる。
【００６５】
なお、本発明の撮像装置としては上記実施形態のものに限られるものではなく、その他の種々の態様のものに変更が可能である。
例えば、上述したように、水平ブランキング期間における、電子放出源アレイ350のエ
ミッタ電極356に印加される電圧Ｖkbとしては２５Ｖに限られるものではなく、また、信
号読出し期間における、電子放出源アレイ350のエミッタ電極356に印加される電圧としても０Ｖに限られるものではない。また、ゲート電圧Gに印加される電圧も４０Ｖに限られ
るものではない。要は、水平ブランキング期間における、電子放出源アレイ350のエミッ
タ電極356に印加される電圧Ｖkbを、信号読出し期間における、電子放出源アレイ350のエミッタ電極356に印加される電圧Ｖkよりも高く、ゲート電圧Ｖgよりも低く設定すること
が肝要である。
【００６６】
また、電子放出源アレイとしても種々のタイプのものを使用可能であり、上述した実施形態のもののように高融点金属をエミッタ電極に用いたＳｐｉｎｄｔ型電子放出源の外、シリコンをエミッタ電極に用いたシリコンコーン型電子放出源、あるいは、ポーラスシリコンや酸化シリコン等を電極で挟んだ平面型電子放出源等の電子放出源からなるマトリクスアレイ等を採用することができる。
【符号の説明】
【００６７】
100      撮像素子
200      電子放出源アレイ駆動回路
310      透光性基板
320      透光性導電膜
330      光電変換膜
340      メッシュ状電極
350      電子放出源アレイ
354      絶縁層
355      ゲート電極
356      エミッタ電極
358      トランジスタ
359、712      抵抗
360、512、522、524、584、711、720      電源（パルス電源）
365      単位領域
390      ＳＷ群
400      信号増幅・処理回路
511      水平走査回路
513      シフトレジスタ
514      インバータ回路
521      垂直走査回路
710      外部回路
713      コンデンサ
S        （トランジスタ）ソース電極
G        （トランジスタ）ゲート電極
D        （トランジスタ）ドレイン電極
【図１】
2017188266.tif 000003
【図２】
2017188266.tif 000004
【図３】
2017188266.tif 000005
【図４】
2017188266.tif 000006
【図５】
2017188266.tif 000007