(57)【要約】【課題】キャリアのオーバーフローをより効果的に抑制し、かつｐ型ドーパントの拡散による電流ブロック機能劣化を抑制することによって、優れた素子特性、高信頼性を有する埋め込み型半導体光素子を実現する。【解決手段】第１の導電型をもつInP基板上に、少なくとも第１の導電型のクラッド層、活性層からなる活性領域、第２の導電型を有するクラッド層からなる積層体がメサストライプ構造を形成しており、該メサストライプ構造の両側を半導体結晶の埋め込み層で埋め込んだ埋め込み型半導体光素子において、  少なくともメサストライプ構造の側壁に接する前記埋め込み層の第１層目をInAlPSbまたは、InAlPおよびInAlSbの半導体結晶層とした半導体光素子とした。【選択図】図３
2017188558.tif 000002
【特許請求の範囲】
【請求項１】
第１の導電型をもつInP基板上に、少なくとも第１の導電型のクラッド層、活性層からなる活性領域、第２の導電型を有するクラッド層からなる積層体がメサストライプ構造を形成しており、該メサストライプ構造の両側に半導体結晶の埋め込み層を設けた埋め込み型半導体光素子において、
少なくとも前記メサストライプ構造の側壁に接する前記埋め込み層の第１層目がInAlPSbまたは、InAlPおよびInAlSbを含む半導体結晶層よりなる
ことを特徴とする半導体光素子。
【請求項２】
前記請求項１において、前記埋め込み層の第１層目の半導体結晶層のInAlPSbまたは、InAlPおよびInAlSbにおいて、In組成＝X、Al組成＝1-XとしたときののIn組成Xが、0<X≦0.1であることを特徴とする半導体光素子。
【請求項３】
前記請求項１において、前記埋め込み層の第１層目の半導体結晶層が、InAlPSb単層膜であることを特徴とする半導体光素子。
【請求項４】
前記請求項１において、前記埋め込み層の第１層目の半導体結晶層が、InAlP/InAlSb多層膜であることを特徴とする半導体光素子。
【請求項５】
前記請求項１において、前記埋め込み層の第１層目の半導体結晶層が、InAlP/InP/InAlSb/InP多層膜であることを特徴とする半導体光素子。
【請求項６】
前記請求項１において、前記埋め込み層の第１層目の半導体結晶層に、チタンTiがドーピングされていることを特徴とする半導体光素子。
【請求項７】
前記請求項１において、前記埋め込み層の第１層目の半導体結晶層上に積層される第２層目の半導体結晶が、半絶縁性InP半導体結晶であることを特徴とする半導体光素子。
【請求項８】
前記請求項７において、前記第２層目の半導体結晶である半絶縁性InP半導体結晶を半絶縁化するドーパントが、ルテニウムRuあるいは、鉄Feであることを特徴とする半導体光素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、活性領域の両側を半絶縁性結晶で埋め込んだ埋め込み型半導体光素子に関するものである。
【背景技術】
【０００２】
半絶縁性結晶を埋め込み層とする高抵抗埋め込み構造を半導体レーザなどの半導体光素子に用いると、ｐｎ埋め込み構造を用いた場合より素子容量が小さくでき高速変調が可能となることから、活性層を高抵抗（半絶縁性）埋め込み層で埋め込んだ半導体レーザは、大容量光伝送システムに不可欠な光源となっている。
【０００３】
一方、Al（アルミニウム）含む半導体結晶からなる量子井戸構造を活性層に用いた半導体レーザは、井戸層のバンドエネルギーの深さに相当するΔＥｃが大きいため、高い温度においても、キャリアの注入効率の低下が小さく、高温でも良好なレーザ特性が維持できる特徴がある。
【０００４】
したがって、Alを含む半導体結晶の量子井戸構造からなる活性層を高抵抗埋め込み層で埋め込んだ半導体レーザは、高温でも優れた素子特性が実現できる。また近年、半導体レーザは、低価格化の市場要求が強いため、半導体レーザの温度上昇を防ぐためのペルチェ素子を削減することが必須となっており、高い温度でも十分な特性が実現できるAl系活性層の高抵抗埋め込み構造レーザは、ペルチェ無し動作による低価格化が可能である。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第５２０６３６８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、Al系活性層を高抵抗（半絶縁性）埋め込み層で埋め込む構造には、課題があった。Al系活性層の構造は、量子井戸構造の上下層であるｐ層側、ｎ層側の両方、あるいはｐ層側のみにキャリアストップ層（carrier stop:ＣＳ層）と呼ばれる注入キャリアのオーバーフローを抑制する層が配置されたメサストライプ構造（メサ）とされる。このＣＳ層には、通常バンドギャップの大きいInAlAs（インジウムアルミニウム砒素）層が用いられる。このＣＳ層により、高温においても、注入キャリア（電子）が活性層からオーバーフローすることが抑制され、優れた高温度特性が維持できる。
【０００７】
ところが高抵抗埋込み構造を用いたレーザの場合、高抵抗埋め込み層には、通常InP（インジウム燐）結晶を用いており、高抵抗埋め込み層のInPはＣＳ層のInAlAsより伝導帯バンドのエネルギーレベルが低いため、高抵抗埋め込み層のInP側にキャリアが漏れだし、活性層へのキャリアの注入効率が低下するため、素子特性が劣化するという問題があった。
【０００８】
したがって、キャリア（電子、ホール）のオーバーフローが抑制でき十分な素子特性が得られる高抵抗埋め込み層が必要とされていた。
【０００９】
また、さらに第２の課題として、第２の導電型（通常はｐ型）を有するクラッド層からなる積層体から、ホールとなるｐ型ドーパントのZn（亜鉛）が埋め込み層に拡散し、電流ブロック特性を劣化させる問題があった。
【００１０】
従来は、上記特許文献１にあるように、InGaP（インジウムガリウム燐）とAlAsSb（アルミニウム砒素アンチモン）をメサストライプ構造（メサ）の両脇に積層することにより、InGaPでホールオーバーフローの抑制、AlAsSbで電子オーバーのフローを抑制する方法が先行技術としてあった。
【００１１】
しかしながら、AlAsSbは、Ｖ族元素にAsを含有しているため、InGaP層との界面、InP埋め込み層との界面には、Ｖ族元素の急峻な切り替えが難しいAs/Pの界面が形成され、そのため、界面における膜組成変調、膜質劣化が発生しやすくなり、長期の高信頼性を劣化させる要因となる。
【００１２】
一般的にSbを含む半導体結晶の高品質化は難しいため、品質劣化要因となるAs/P界面が存在しないことは必須である。また、酸化しやすいAlを含む活性層を埋め込む場合には、InGaP膜ではなく、酸素のゲッタリング効果を有するAlを含む埋め込み層をメサ脇に直接成長する方が、信頼性向上には有効である。
【００１３】
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、
キャリアのオーバーフローをより効果的に抑制し、さらにｐ型ドーパントの拡散による電流ブロック機能劣化をも抑制することによって、優れた素子特性、高信頼性を有する埋め込み型半導体光素子を実現することにある。
【課題を解決するための手段】
【００１４】
本発明は、このような目的を達成するために、以下のような構成を備えることを特徴とする。
【００１５】
（発明の構成１）
第１の導電型をもつInP基板上に、少なくとも第１の導電型のクラッド層、活性層からなる活性領域、第２の導電型を有するクラッド層からなる積層体がメサストライプ構造を形成しており、該メサストライプ構造の両側に半導体結晶の埋め込み層を設けた埋め込み型半導体光素子において、
少なくとも前記メサストライプ構造の側壁に接する前記埋め込み層の第１層目がInAlPSbまたは、InAlPおよびInAlSbを含む半導体結晶層よりなる
ことを特徴とする半導体光素子。
【００１６】
（発明の構成２）
前記発明の構成１において、前記埋め込み層の第１層目の半導体結晶層のInAlPSbまたは、InAlPおよびInAlSbにおいて、In組成＝X、Al組成＝1-XとしたときののIn組成Xが、0<X≦0.1 であることを特徴とする半導体光素子。
【００１７】
（発明の構成３）
前記発明の構成１において、前記埋め込み層の第１層目の半導体結晶層が、InAlPSb単層膜であることを特徴とする半導体光素子。
【００１８】
（発明の構成４）
前記発明の構成１において、前記埋め込み層の第１層目の半導体結晶層が、InAlP/InAlSb多層膜であることを特徴とする半導体光素子。
【００１９】
（発明の構成５）
前記請求項１において、前記埋め込み層の第１層目の半導体結晶層が、InAlP/InP/InAlSb/InP多層膜であることを特徴とする半導体光素子。
【００２０】
（発明の構成６）
前記発明の構成１において、前記埋め込み層の第１層目の半導体結晶層に、チタンTiがドーピングされていることを特徴とする半導体光素子。
【００２１】
（発明の構成７）
前記発明の構成１において、前記埋め込み層の第１層目の半導体結晶層上に積層される第２層目の半導体結晶が、半絶縁性InP半導体結晶であることを特徴とする半導体光素子。
【００２２】
（発明の構成８）
前記発明の構成７において、前記第２層目の半導体結晶である半絶縁性InP半導体結晶を半絶縁化するドーパントが、ルテニウムRuあるいは、鉄Feであることを特徴とする半導体光素子。
【発明の効果】
【００２３】
以上記載したように、本発明によれば、キャリアのオーバーフローをより効果的に抑制し、さらにｐ型ドーパントの拡散による電流ブロック機能劣化を抑制することもでき、優れた素子特性、高信頼性を有する埋め込み型半導体光素子を実現することが可能となる。
【図面の簡単な説明】
【００２４】
【図１】本発明の第１の実施例の半導体光素子の製造工程における断面構造図である。
【図２】本発明の第１の実施例の半導体光素子の製造工程における断面構造図である。
【図３】本発明の第１の実施例の半導体光素子の製造工程における断面構造図である。
【図４】本発明の第２の実施例の半導体光素子の製造工程における断面構造図である。
【図５】本発明の第２の実施例の半導体光素子の製造工程における断面構造図である。
【図６】本発明の第２の実施例の半導体光素子の製造工程における断面構造図である。
【図７】本発明の第３の実施例の半導体光素子の製造工程における断面構造図である。
【図８】本発明の第３の実施例の半導体光素子の製造工程における断面構造図である。
【図９】本発明の第３の実施例の半導体光素子の製造工程における断面構造図である。
【発明を実施するための形態】
【００２５】
前記課題を解決するための本発明における半導体光素子では、第１の面方位をもつ第１の導電型nP基板上に、少なくとも第１の導電型のクラッド層、活性層からなる活性領域、第２の導電性を有するクラッド層からなる積層体がメサストライプ構造を形成しており、そのメサストライプ構造の両側に以下のような半絶縁性半導体結晶の埋め込み層を設けた構造としている。
【００２６】
すなわち、少なくともそのメサストライプ構造の側壁に接する、埋め込み層の下地となる第１層目の半導体結晶層を、InAlPSbまたは、InAlPおよびInAlSbを含む半導体結晶層とする。このようにすることにより、電子のオーバーフローが抑制できる。
【００２７】
さらに、この第１層の半導体結晶層にチタン（Ti）をドーピングすることにより、オーバーフローしたホールをトラップし、かつ埋め込み層に拡散してきたｐ型ドーパントによるホールも同時にトラップすることで、電流ブロック特性を劣化させないようにすることもできる。
【００２８】
InAlP、InAlSb、InAlPSbの伝導帯のエネルギーレベルは、In組成を0.1以下にすることによりAlAsSbと同等レベルとすることができ、一般的に用いられているInP、InAlAs、InGaAlAs、InGaAsPよりも十分高くできるため、キャリア（電子）のオーバーフローの抑制効果が期待できる。
【００２９】
In組成が0であるAlP膜、AlSb膜は、伝導帯のエネルギーレベルがより高いため、電子のオーバーフローを抑制する効果は大きいが、Inを含む結晶の方が、より結晶品質が向上するため、高信頼性を必要とする半導体デバイスには、InAlP膜、InAlSb膜がより好適である。具体的には、埋め込み層の第１層目の半導体結晶層のInAlPSbまたは、InAlPおよびInAlSbにおいて、In組成＝X、Al組成＝1-XとしたときのIn組成Xが、0<X≦0.1であるのが望ましい。
【００３０】
また、InAlPSb膜は、基板のInPに対して、格子整合が可能であるため、歪による結晶性劣化の問題がない。また、InAlP/InAlSb多層膜構造としても歪補償構造を形成することが可能である。さらにInAlP/InP/InAlSb/InPの多層膜構造を用いることで、InAlSb層、InAlP層をInP層で挟みこみ、結晶品質をさらに向上できる。
【００３１】
従来の技術では、Alを含む半導体結晶の量子井戸構造からなる活性層を高抵抗埋め込み層で埋め込む場合、キャリアのオーバーフローを抑制するため、メサ脇の障壁層には、InGaP/AlAsSb層、InAlAs結晶、InAlGaAs結晶またはInGaAsP結晶が用いられていた。
【００３２】
本発明では、メサの側壁に接する第１層目の埋め込み層にチタンをドーピングしたInAlPSbまたは、InAlPおよびInAlSbを含む半導体結晶層を用いることで、キャリアのオーバーフローをより効果的に抑制し、かつｐ型ドーパントの拡散による電流ブロック機能劣化を抑制することができ、優れた素子特性、高信頼性を実現することができる。
【００３３】
以下、本発明の実施形態について、直接変調レーザに適用した場合の実施例で図面を参照しながら説明する。
【００３４】
（実施例１）
図１〜図３は本発明の第１の実施例の製造工程を示す断面構造図である。これは、MQW（Multi-quantum Well：多重量子井戸）を活性層にした半導体レーザの断面である。
【００３５】
まず、図1に示すように、面方位(100)のｎ型InP基板（1）上に、ｎ型InPクラッド層（2）、ｎ型InAlGaAsクラッド層（3）、ｎ型InAlAsキャリアストップ（ＣＳ）層（4）、ノンドープInAlGaAsＳＣＨ層（5）、ノンドープInAlGaAs/InAlGaAs歪 MQW（多重量子井戸）活性層（6）、ノンドープInAlGaAsＳＣＨ層（7）、ｐ型InAlAsキャリアストップ（ＣＳ）層（8）、ｐ型InPクラッド層（9）、ｐ型インジウムガリウム砒素燐（InGaAsP）コンタクト層(10)の順に積層した。ここで、活性層以外の化合物半導体は特に断らない限り、InP基板に格子整合する組成である。
【００３６】
次に、図２に示すように、SiO2(11)をマスクとしてRIE（反応性イオンエッチング）により両脇の部分を削り、幅2μmで高さ3μm程度のメサストライプを形成した。
【００３７】
最後に、図３に示すように、メサストライプの両側を、半絶縁性半導体結晶で埋め込んだ。半絶縁性埋め込み層は少なくとも２層で構成され、メサストライプの両側の側壁に接する第１層目の半導体結晶層として、Ti（チタン）をドープしたInAlPSb単層膜（12）(In組成0.05)を成長し、その上に第２層目としてRu（ルテニウム）ドープInP埋め込み層（13）を成長した。
【００３８】
チップ化し作製した半導体レーザの小信号変調特性は、3dB帯域は、85℃で約10GHzであった。発振しきい値は、約16.5mA＠85℃で、光出力効率は、約21％＠85℃であった。したがって、優れた変調特性、光出力特性が得られた。
【００３９】
（実施例２）
図４〜図６は本発明の第２の実施例の製造工程を示す断面構造図である。実施例２の実施例１との相違点は、メサストライプ構造の両側の側壁に接する埋め込み層の第１層目を、図３のInAlPSb単層膜（12）に替えて、実施例２の図６においてはInAlP/InAlSbの2層膜を２あるいは３周期反復積層した、InAlP/InAlSb多層膜構造(112)とした点にある。
【００４０】
まず、図４に示すように図１と同様、面方位(100)のｎ型InP基板（101）上に、ｎ型InPクラッド層（102）、ｎ型InAlGaAsクラッド層（103）、ｎ型InAlAsキャリアストップ（ＣＳ）層（104）、ノンドープInAlGaAsＳＣＨ層（105）、ノンドープInAlGaAs/InAlGaAs歪 MQW（多重量子井戸）活性層（106）、ノンドープInAlGaAsＳＣＨ層（107）、ｐ型InAlAsキャリアストップ（ＣＳ）層（108）、ｐ型InPクラッド層（109）、ｐ型インジウムガリウム砒素燐（InGaAsP）コンタクト層(110)の順に積層した。ここで、活性層以外の化合物半導体は特に断らない限り、InP基板に格子整合する組成である。
【００４１】
次に、図５に示すように図２と同様、SiO2(111)をマスクとしてRIE（反応性イオンエッチング）により両脇の部分を削り、幅2μmで高さ3μm程度のメサストライプを形成した。
【００４２】
最後に、図６に示すように、メサストライプの両側を、半絶縁性半導体結晶で埋め込んだ。半絶縁性埋め込み層は少なくとも２層で構成され、メサストライプの両側の側壁に接する第１層目として、Ti（チタン）をドープしたInAlP/InAlSb多層膜構造（In組成0.08）（112）を成長し、その上に第２層目としてRuドープInP埋め込み層（113）を成長した。InAlP/InAlSb多層膜構造は、InPに対して歪補償した層構造とした。
【００４３】
前述の様に本実施例２の実施例１との相違点は、図６においてメサストライプの両側の側壁に接する層を、InAlPSb単層膜（12）に替えて、チタンをドープしたInAlP/InAlSb多層膜構造（In組成0.08）（112）とした点にある。
【００４４】
このようにすることによって、四元膜のInAlPSb膜に比べ、成長が容易な三元膜のInAlSb膜,InAlP膜を用いることができるという更に有利な効果が得られる。
【００４５】
チップ化し作製した半導体レーザの発振しきい値は、85℃で約16mA、光出力効率は、85℃で約22％であった。したがって、優れたな変調特性、光出力特性が得られた。
【００４６】
（実施例３）
図７〜図９は本発明の第３の実施例の製造工程を示す断面構造図である。実施例３の実施例２との相違点は、図９においてメサストライプの両側の側壁に接する埋め込み層の第１層目にあたる多層膜構造を、InAlP層とInAlSb層の間にInP層を挿入した４層膜構造を２あるいは３周期反復積層した、InAlP/InP/InAlSb/InP多層膜構造(212)とした点にある。
【００４７】
まず、図７に示すように図４と同様、  面方位(100)のｎ型InP基板（201）上に、ｎ型InPクラッド層（202）、ｎ型InAlGaAsクラッド層（203）、ｎ型InAlAsキャリアストップ（ＣＳ）層（204）、ノンドープInAlGaAsＳＣＨ層（205）、ノンドープInAlGaAs/InAlGaAs歪 MQW（多重量子井戸）活性層（206）、ノンドープInAlGaAsＳＣＨ層（207）、ｐ型InAlAsキャリアストップ（ＣＳ）層（208）、ｐ型InPクラッド層（209）、ｐ型インジウムガリウム砒素燐（InGaAsP）コンタクト層(210)の順に積層した。ここで、活性層以外の化合物半導体は特に断らない限り、InP基板に格子整合する組成である。
【００４８】
次に、図８に示すように図５と同様、SiO2(211)をマスクとしてRIE（反応性イオンエッチング）により両脇の部分を削り、幅2μmで高さ3μm程度のメサストライプを形成した。
【００４９】
最後に、図９に示すように、メサストライプの両側を、半絶縁性半導体結晶で埋め込んだ。半絶縁性埋め込み層は少なくとも２層で構成され、メサストライプの両側の側壁に接する第１層目として、チタンをドープしたInAlP/InP/InAlSb/InP多層膜構造（212）を成長し、その上に第２層目としてRuドープInP埋め込み層（213）を成長した。
【００５０】
実施例３では、InPに対して歪補償構造となるInAlP/InAlSb（In組成0.08）多層膜構造のInAlP層とInAlSb層の間にInP層を挿入した、InAlP/InP/InAlSb/InP多層膜構造（212）とした点が、実施例２との相違点である。
【００５１】
このようにすることによって、高品質な結晶のInPを間に挟むことにより、層構造の結晶品質を向上させるという更に有利な効果が得られる。
【００５２】
チップ化し作製した半導体レーザの発振しきい値は、85℃で約16mA、光出力効率は、85℃で約23％であった。したがって、優れたな変調特性、光出力特性が得られた。
【００５３】
以上の実施例では、半導体レーザ単体について述べたが、半導体レーザに光変調器を集積した集積素子にも有効であることは言うまでもない。
【００５４】
なお、上記実施例１〜３では、埋め込み層の第１層目として、チタン（Ti）をドープしたInAlPSb単層膜（12）、InAlP/InAlSb多層膜構造（112）、InAlP/InP/InAlSb/InP多層膜構造（212）を例示したが、チタンドープはなくてもキャリアのオーバーフロー抑制効果は得られる。
【００５５】
また、上記実施例１〜３では、埋め込み層の第２層目として、ルテニウム（Ru）ドープInP埋め込み層（13,113,213）を成長したが、ドーパントを鉄（Fe）としてもルテニウムと同様の効果を得ることが可能である。
【産業上の利用可能性】
【００５６】
以上の実施例１〜３で詳細に説明したように、本発明によれば、Alを含む半導体結晶の量子井戸構造からなる活性層を高抵抗（半絶縁性）埋め込み層で埋め込む場合、埋め込み層の下地となる第１層目にInP結晶より伝導帯バンドのエネルギーレベルが高く、ｐ型ドーパントを補償するドーパントがドープされている半導体結晶、具体的にはチタンをドーピングしたInAlPSb単層膜あるいは、InAlP/InAlSb多層膜構造、InAlP/InP/InAlSb/InP多層膜構造を用いることによって、キャリア（電子、ホール）のオーバーフローとｐ型ドーパント拡散による電流ブロック劣化を同時に抑制し、優れた素子特性、高信頼性を得ることができる。
【００５７】
そのため、高性能な埋め込み型半導体光素子が得られるという顕著な効果を奏する。
【符号の説明】
【００５８】
１，１０１，２０１    ｎ型ＩｎＰ基板
２，１０２，２０２    ｎ型ＩｎＰクラッド層
３，１０３，２０３    ｎ型InAlGaAsクラッド層
４，１０４，２０４    ｎ型InAlAsキャリアストップ（ＣＳ）層
５，１０５，２０５    ノンドープInAlGaAsＳＣＨ層
６，１０６，２０６    ノンドープInAlGaAs/InAlGaAs歪 MQW（多重量子井戸）活性層
７，１０７，２０７    ノンドープInAlGaAsＳＣＨ層
８，１０８，２０８    ｐ型InAlAsキャリアストップ（ＣＳ）層
９，１０９，２０９    ｐ型InPクラッド層
１０，１１０，２１０  ｐ型InGaAsPコンタクト層
１１，１１１，２１１  SiO2マスク
１２  InAlPSb単層膜構造
１１２  InAlP/InAlSb多層膜構造
２１２  InAlP/InP/InAlSb/InP多層膜構造
１３，１１３，２１３  半絶縁性InP埋め込み層
【図１】
2017188558.tif 000003
【図２】
2017188558.tif 000004
【図３】
2017188558.tif 000005
【図４】
2017188558.tif 000006
【図５】
2017188558.tif 000007
【図６】
2017188558.tif 000008
【図７】
2017188558.tif 000009
【図８】
2017188558.tif 000010
【図９】
2017188558.tif 000011