(57)【要約】【課題】機能を損なうことなく、制御手段の入出力ポート資源を節約することができる画像形成装置を提供する。【解決手段】画像形成装置１００は、着脱自在のプロセスカートリッジ１０に搭載されたＥＥＰＲＯＭ１１３と、着脱自在のトナーボトル２０に搭載されたＥＥＰＲＯＭ１１４と、ＥＥＰＲＯＭ１１３及びＥＥＰＲＯＭ１１４を制御するＣＰＵ１１０と、ＣＰＵ１１０とＥＥＰＲＯＭ１１３及びＥＥＰＲＯＭ１１４とをそれぞれ接続する通信ラインに設けられ、セレクト信号２００に従ってスイッチ動作を実行するスイッチングユニット１１５とを備え、ＣＰＵ１１０からスイッチングユニット１１５を介してＥＥＰＲＯＭ１１３に送信されるセレクト信号と、ＣＰＵ１１０からスイッチングユニット１１５を介してＥＥＰＲＯＭ１１４に送信されるセレクト信号を共通にしてＣＰＵ１１０の入出力ポートを共用させた。【選択図】図５
2017196842.tif 000002
【特許請求の範囲】
【請求項１】
装置本体に対して着脱自在の画像形成ユニットに搭載された第１の記憶手段と、
前記装置本体に対して着脱自在のトナー収容ユニットに搭載された第２の記憶手段と、
前記第１の記憶手段及び前記第２の記憶手段を制御する制御手段と、
前記制御手段と前記第１の記憶手段及び前記第２の記憶手段とをそれぞれ接続する通信ラインに設けられ、スイッチング信号に従ってスイッチ動作を実行するスイッチ手段と、を備え、
前記制御手段から前記スイッチ手段を介して前記第１の記憶手段に送信されるスイッチング信号と、前記制御手段から前記スイッチ手段を介して前記第２の記憶手段に送信されるスイッチング信号を共通にして前記制御手段における前記スイッチング信号の入出力ポートを共用させた
ことを特徴とする画像形成装置。
【請求項２】
前記画像形成ユニット及び前記トナー収容ユニットは、前記装置本体内の同一の画像形成ステーションに対して着脱自在であり、複数の画像形成ステーションに対応して複数設けられていることを特徴とする請求項１記載の画像形成装置。
【請求項３】
前記制御手段と前記記憶手段とは、シリアルデータ通信によっても接続されており、前記制御手段は、シリアルデータ信号に設定されたアドレスに合致するアドレスが設定された記憶手段にアクセスして情報を取得することを特徴とする請求項１又は２記載の画像形成装置。
【請求項４】
前記制御手段と前記第１の記憶手段とを接続するシリアルデータ通信と、前記制御手段と前記第２の記憶手段とを接続するシリアルデータ通信とを別系統としたことを特徴とする請求項３記載の画像形成装置。
【請求項５】
前記制御手段と前記記憶手段とは、シリアルクロック通信によっても接続されており、前記制御手段は、シリアルクロック信号が有効であっても前記アドレスが異なる記憶手段からは、情報を取得できないことを特徴とする請求項３又は４記載の画像形成装置。
【請求項６】
前記制御手段と前記第１の記憶手段とを接続するシリアルクロック通信と、前記制御手段と前記第２の記憶手段とを接続するシリアルクロック通信とを別系統としたことを特徴とする請求項５記載の画像形成装置。
【請求項７】
前記第１の記憶手段には、第１の電源が接続されており、前記第１の電源は、前記画像形成ユニットを前記装置本体から着脱する時に電源停止状態になることを特徴とする請求項１乃至６のいずれか１項に記載の画像形成装置。
【請求項８】
前記第１の電源は、前記装置本体の前扉が開かれている時、電源停止状態になることを特徴とする請求項７記載の画像形成装置。
【請求項９】
前記第２の記憶手段には、第２の電源が接続されており、前記第２の電源は、前記トナー収容ユニットを着脱する時には、電源停止状態にならないことを特徴とする請求項１乃至８のいずれか１項に記載の画像形成装置。
【請求項１０】
前記第２の電源は、前記装置本体の前扉が開かれている時、電源停止状態にならないことを特徴とする請求項９記載の画像形成装置。
【請求項１１】
前記画像形成ユニットの基板には、電源が入った状態で挿抜することができる特性を備えていない回路が搭載されていることを特徴とする請求項１乃至１０のいずれか１項に記載の画像形成装置。
【請求項１２】
前記トナー収容ユニットの基板には、電源が入った状態で挿抜することができる特性を備えた回路が搭載されていることを特徴とする請求項１乃至１１のいずれか１項に記載の画像形成装置。
【請求項１３】
装置本体に対して着脱自在の第１の部材に搭載された第１の記憶手段と、
前記装置本体に対して着脱自在の第２の部材に搭載された第２の記憶手段と、
前記第１の記憶手段及び前記第２の記憶手段を制御する制御手段と、
前記制御手段と前記第１の記憶手段及び前記第２の記憶手段とをそれぞれ接続する通信ラインに設けられ、スイッチング信号に従ってスイッチ動作を実行するスイッチ手段と、を備え、
前記制御手段から前記スイッチ手段を介して前記第１の記憶手段に送信されるスイッチング信号と、前記制御手段から前記スイッチ手段を介して前記第２の記憶手段に送信されるスイッチング信号を共通にして前記制御手段における前記スイッチング信号の入出力ポートを共用させた
ことを特徴とする構成部材の装着確認装置。
【請求項１４】
前記第１の部材は、画像形成ユニットであり、
前記第２の部材は、トナー収容ユニットであり、
前記装置本体は、画像形成装置の装置本体であることを特徴とする請求項１３記載の構成部材の装着確認装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不揮発性メモリが搭載された着脱可能なプロセスカートリッジ及びトナーボトルを備えた画像形成装置、及び構成部材の装着確認装置に関する。
【背景技術】
【０００２】
従来から、画像形成装置に着脱可能なプロセスカートリッジ及びトナーボトルにそれぞれ搭載された不揮発性メモリと装置本体との間でデータ送信が行われている。例えば、カラーの画像形成装置は、４色分のプロセスカートリッジ及びトナーボトルを備えており、これらが正しい色の画像形成ステーションに装着されているか否かをＣＰＵが不揮発性メモリにアクセスすることによって判定している。このような画像形成装置に関する文献として、特許文献１が挙げられる。
【０００３】
画像形成装置のＣＰＵから不揮発性メモリへのアクセスは、例えば、Ｉ２Ｃバス方式で行われ、２本の信号線のシリアルクロック（ＳＣＬ）、シリアルデータ（ＳＤＡ）には、複数の不揮発性メモリデバイスが接続されている。ＳＣＬ、ＳＤＡの同一信号ラインに複数の不揮発性メモリデバイスが接続されていることから、誤って他の色のステーションにプロセスカートリッジが装着されても、ＣＰＵは、正しく通信ができてしまう。そして、不揮発性メモリ内のデータを参照することも可能となる。
【０００４】
しかし、誤って他の色の画像形成ステーションにプロセスカートリッジが装着されていると、トナーボトルからプロセスカートリッジにトナー補給された場合、別の色のトナーによる混色が発生し、出力画像が混色した不良画像となってしまうことがある。
【０００５】
そこで、従来からＣＰＵと各ステーションの不揮発性メモリとの間に、セレクト信号によるスイッチングユニットが配置されている。そして、画像形成装置のＣＰＵはアクセスしたい色の画像形成ステーションのセレクト信号のみを有効にし、その色のステーションのみをアクセス可能とし、不揮発性メモリ内の色情報を参照している。ＣＰＵがアクセスしたい色の画像形成ステーションとプロセスカートリッジに搭載された不揮発性メモリの色情報を確認することにより、ユーザーが誤ったステーションにプロセスカートリッジを装着していないかどうか装着確認を行うことができるようになっている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１０−１８８５７４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記従来技術には、各ステーションに対応する数多くのセレクト信号が必要となり、ＣＰＵの汎用ＩＯポート（入出力ポート）資源が大量に消費されるという問題がある。
【０００８】
本発明は、機能を損なうことなく、制御手段の入出力ポート資源を節約することができる画像形成装置、及び画像形成装置の構成部材が正規の場所に装着されていることを確認する装着確認装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明に係る画像形成装置は、装置本体に対して着脱自在の画像形成ユニットに搭載された第１の記憶手段と、前記装置本体に対して着脱自在のトナー収容ユニットに搭載された第２の記憶手段と、前記第１の記憶手段及び前記第２の記憶手段を制御する制御手段と、前記制御手段と前記第１の記憶手段及び前記第２の記憶手段とをそれぞれ接続する通信ラインに設けられ、スイッチング信号に従ってスイッチ動作を実行するスイッチ手段と、を備え、前記制御手段から前記スイッチ手段を介して前記第１の記憶手段に送信されるスイッチング信号と、前記制御手段から前記スイッチ手段を介して前記第２の記憶手段に送信されるスイッチング信号を共通にして前記制御手段における前記スイッチング信号の入出力ポートを共用させたことを特徴とする。
【発明の効果】
【００１０】
本発明によれば、画像形成ユニットの第１の記憶手段とトナー収容ユニットの第２の記憶手段に対して、スイッチング信号を共通にして制御手段の入出力ポートを共用させたので、機能を損なうことなく、制御手段の入出力ポート資源を節約することができる。
【図面の簡単な説明】
【００１１】
【図１】実施の形態に係る画像形成装置の主要部の概略構成を示す断面図である。
【図２】プロセスカートリッジの斜視図である。
【図３】トナーボトルの斜視図である。
【図４】図１の画像形成装置の制御構成を示すブロック図である。
【図５】プロセスカートリッジ及びトナーボトルに対する詳細な制御構成を示すブロック図である。
【図６】プロセスカートリッジ、及びトナーボトルにおける従来の制御構成を示すブロック図である。
【図７】図１の画像形成装置１００で実行されるスタンバイ処理の手順を示すフローチャートである。
【図８】図７のステップＳ５０３で実行される誤装着検知処理の手順を示すフローチャトである。
【図９】ＣＰＵによる記憶部材へのアクセスタイミングを表すタイミングチャートである。
【図１０】第２の実施の形態におけるプロセスカートリッジ１０、及びトナーボトル２０に対する詳細な制御構成を示すブロック図である。
【図１１】第２の実施の形態における電源状態を示すタイミングチャートである。
【図１２】第２の実施の形態におけるＣＰＵによる記憶部材へのアクセスタイミングを表すタイミングチャートである。
【発明を実施するための形態】
【００１２】
以下、実施の形態について、図面を参照しつつ詳細に説明する。
【００１３】
図１は、実施の形態に係る画像形成装置の主要部の概略構成を示す断面図である。
【００１４】
図１において、画像形成装置１００は、電子写真プロセスを用いた画像形成装置であって、イエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、ブラック（Ｂｋ）のトナー像を形成するための４つの画像形成部３０ａ、３０ｂ、３０ｃ、３０ｄを備えている。画像形成部３０ａ〜３０ｄは、それぞれ画像形成ユニットとしてのプロセスカートリッジ１０ａ〜１０ｄを備えている。プロセスカートリッジ１０ａ〜１０ｄは、それぞれ感光体ドラム１ａ〜１ｄ、一次帯電部２ａ〜２ｄ、現像部４ａ〜４ｄ、及びクリーナ６ａ〜６ｄを備えている。プロセスカートリッジ１０ａ〜１０ｄは、画像形成装置１００の装置本体から着脱可能な構成となっている。
【００１５】
また、画像形成部３０ａ〜３０ｄは、プロセスカートリッジ１０ａ〜１０ｄの感光体ドラム１ａ〜１ｄを露光する露光部３ａ〜３ｄ、及びトナーボトル２０ａ〜２０ｄを備えている。トナー収容ユニットとしてのトナーボトル２０ａ〜２０ｄは、バッファ２１ａ〜２１ｄを経由して現像部４ａ〜４ｄにトナーを補給する。
【００１６】
プロセスカートリッジ１０ａ〜１０ｄの感光体ドラム１ａ〜１ｄとそれぞれ摺接して回転するように、プロセスカートリッジ１０ａ〜１０ｄの下方に中間転写ベルト５１が配置されている。中間転写ベルト５１は、複数のローラによって回転可能に支持されている。中間転写ベルト５１を介して感光体ドラム１ａ〜１ｄとそれぞれ当接するように転写ローラ５３ａ〜５３ｄが配置されている。感光体ドラム１ａ〜１ｄとに転写ローラ５３ａ〜５３ｄの当接部が一次転写部Ｔａ〜Ｔｄとなる。
【００１７】
中間転写ベルト５１を支持する支持ローラ５６に当該中間転写ベルト５１を介して当接するように転写ローラ５７が配置されている。支持ローラ５６と転写ローラ５７との当接部が二次転写部Ｔｅとなる。中間転写ベルト５１の回転方向における二次転写部Ｔｅの下流側に配置された別の支持ローラ５８と対向するように中間転写ベルトクリーナ５５が配置されている。中間転写ベルトクリーナ５５は、中間転写ベルト５１に残留する転写残トナーを回収する。
【００１８】
中間転写ベルト５１の下方には、シートＰを収容するカセット９１が配置されている。カセット９１に収容されたシートＰを二次転写部Ｔｅまで搬送する搬送路８０が設けられている。搬送路８０には、搬送ローラ８１、８２、８３、及びレジストレーションローラ８４が配置されている。搬送路８０における二次転写部Ｔｅの下流側に定着器７が配置されている。
【００１９】
次に、画像形成装置１００の装置本体内に着脱自在に設けられたプロセスカートリッジについて説明する。
【００２０】
図２は、プロセスカートリッジ１０の斜視図である。画像形成ステーション３０ａ〜３０ｄにおけるプロセスカートリッジ１０ａ〜１０ｄは、同様の構成をしている。以下、代表して一のプロセスカートリッジについて、プロセスカートリッジ１０としてその構成を説明する。
【００２１】
図２において、プロセスカートリッジ１０は、プロセスカートリッジ基板１１を備えている。プロセスカートリッジ基板１１には、第１の記憶手段としてＥＥＰＲＯＭ（Electrically Erasable And Programmable Read−Only Memory）１１３が搭載されている。ＥＥＰＲＯＭ１１３は、不揮発性メモリである。
【００２２】
プロセスカートリッジ１０ａ〜１０ｄは、それぞれ同一形状及び構成であるために、プロセスカートリッジ１０ａ〜１０ｄ間で、入れ替わって装着される虞がある。プロセスカートリッジ１０ａ〜１０ｄのプロセスカートリッジ基板１１ａ〜１１ｄにおいて、それぞれの基板内のＥＥＰＲＯＭ１１３ａ〜１１３ｄのスレーブアドレス設定端子は、固有のスレーブアドレスに設定されている。
【００２３】
次に、画像形成装置１００の装置本体に着脱自在に設けられたトナーボトルについて説明する。
【００２４】
図３は、トナーボトル２０の斜視図である。画像形成ステーション３０ａ〜３０ｄにおけるトナーボトル２０ａ〜２０ｄは、同様の構成をしている。以下、代表して一のトナーボトルについて、トナーボトル２０としてその構成を説明する。
【００２５】
図３において、トナーボトル２０は、後端部にトナーボトル基板２８を搭載している。トナーボトル基板２８には、第２の記憶手段としてＥＥＰＲＯＭ１１４が搭載されている。トナーボトル２０ａ〜２０ｄは、それぞれで同一形状であるために、トナーボトル２０ａ〜２０ｄ間で入れ替わって装着される虞がある。トナーボトル基板２８ａ〜２８ｄにおいて、それぞれの基板内のＥＥＰＲＯＭ１１４ａ〜１１４ｄのスレーブアドレス設定端子は、固有のスレーブアドレスに設定されている。
【００２６】
図２と図３から明らかなように、プロセスカートリッジ１０ａ〜１０ｄとトナーボトル２０ａ〜２０ｄは、別形状であり、プロセスカートリッジ１０ａ〜１０ｄとトナーボトル２０ａ〜２０ｄとの間で入れ替わって装着される虞はない。
【００２７】
なお、以下、複数ある同一構成の構成部材について、添え字ａ〜ｄを付さない符号によって代表的に説明する場合がある。
【００２８】
次に、図１の画像形成装置１００の制御構成について説明する。図４は、図１の画像形成装置１００の制御構成を示すブロック図である。
【００２９】
図４において、画像形成装置１００は、制御構成としてＣＰＵ１１０を備えている。ＣＰＵ１１０は、アドレスバス又はデータバスを介してＲＯＭ１１１及びＲＡＭ１１２と接続されている。また、ＣＰＵ１１０は、モータ１０１、センサ１０６、高圧制御部１０７、及び定着器７とそれぞれ接続されており、プロセスカートリッジ１０のＥＥＰＲＯＭ１１３及びトナーボトル２０のＥＥＰＲＯＭ１１４とも接続されている。
【００３０】
モータ１０１は、感光体ドラム１ａ〜１ｄ及び現像部４ａ〜４ｄを駆動する。ＣＰＵ１１０は、モータ１０１を駆動するための制御信号を出力する。また、ＣＰＵ１１０は、センサ１０６、高圧制御部１０７、定着器７等を制御して画像形成処理を実行する。ＲＯＭ１１１は、制御プログラムを格納し、ＲＡＭ１１２は、画像を形成するための制御に必要な制御値、カウンタ値等を記憶する。
【００３１】
画像形成装置１００の装置本体に着脱可能なプロセスカートリッジ１０に搭載されたＥＥＰＲＯＭ１１３は、ＣＰＵ１１０によって制御される。ＥＥＰＲＯＭ１１３には、プロセスカートリッジ１０に関する情報、制御値、カウンタ値、色情報等がバックアップされている。同様に、画像形成装置１００の装置本体に着脱可能なトナーボトル２０に内蔵されたＥＥＰＲＯＭ１１４は、ＣＰＵ１１０によって制御される。ＥＥＰＲＯＭ１１４には、トナーボトル２０に関する情報、制御値、カウンタ値、色情報等がバックアップされている。
【００３２】
ＥＥＰＲＯＭ１１３及びＥＥＰＲＯＭ１１４は、それぞれＩ２Ｃバスのスレーブアドレスを設定する端子を備えている。Ｉ２ＣバスのマスターとなるＣＰＵ１１０は、スレーブアドレスを設定し、指定したＥＥＰＲＯＭ１１３、ＥＥＰＲＯＭ１１４に対してＩ２Ｃバス通信を行う。
【００３３】
このような構成の画像形成装置１００において、一次帯電部２ａ〜２ｄによって感光体ドラム１ａ〜１ｄが一様に帯電される。その後、画像信号に応じた、例えばレーザ光が露光部３ａ〜３ｄによって露光されることにより、感光体ドラム１ａ〜１ｄ上に静電潜像が形成される。静電潜像は、現像部４ａ〜４ｄからトナーが供給されることによって現像されてトナー像になる。感光体ドラム１ａ〜１ｄ上に形成されたトナー像は転写部５３ａ〜５３ｄによって、中間転写ベルト５１に多重転写されてカラー画像となる。
【００３４】
中間転写ベルト５１に形成されたカラー画像は、二次転写部ＴｅによってシートＰに転写される。カラー画像が転写されたシートＰは、定着器７によってシートＰに定着され、機外に排紙される。感光体ドラム１ａ〜１ｄ上に残った転写残トナーはクリーナ６ａ〜６ｄによって回収される。中間転写ベルト５１上に残った転写残トナーは、中間転写ベルトクリーナ５５によって回収される。
【００３５】
次に、本実施の形態の特徴部分である画像形成装置１００におけるプロセスカートリッジ１０及びトナーボトル２０に対する詳細な制御構成について説明する。
【００３６】
図５は、プロセスカートリッジ１０及びトナーボトル２０に対する詳細な制御構成を示すブロック図である。
【００３７】
図５において、ＥＥＰＲＯＭを備えたプロセスカートリッジ１０及びトナーボトル２０が複数設けられている。プロセスカートリッジ１０ａ〜１０ｄに搭載されたＥＥＰＲＯＭ１１３ａ〜１１３ｄは、それぞれスイッチングユニット１１５ａ〜１１５ｄを介して通信ラインによってＣＰＵ１１０に接続されている。
【００３８】
ＣＰＵ１１０から出力されるＩ２Ｃバスのシリアルクロック信号は、シリアルクロック通信によってスイッチングユニット１１５ａ〜１１５ｄを介してプロセスカートリッジ１０ａ〜１０ｄに搭載されたＥＥＰＲＯＭ１１３ａ〜１１３ｄに送信される。スイッチングユニット１１５ａ〜１１５ｄは、例えば、Ｈｉ−Ｚ制御付バッファやバスＳＷで構成されている。スイッチングユニット１１５ａ〜１１５ｄは、それぞれセレクト信号（スイッチング信号）２００ａ〜２００ｄによって、スイッチ動作としてＨｉ−Ｚ制御をする。
【００３９】
ここで、スイッチングユニット１１５とセレクト信号２００が必要な理由について説明する。
【００４０】
先ず、スイッチングユニット１１５とセレクト信号２００が無い場合を考える。
【００４１】
仮に、イエローのプロセスカートリッジ１０ａと、マゼンダのプロセスカートリッジ１０ｂが入れ間違えて装着されていたとする。Ｉ２Ｃバス構成の場合、ＣＰＵ１１０は、イエローのプロセスカートリッジ１０ａのＥＥＰＲＯＭ１１３ａ（スレーブアドレス０ｘ０）にアクセスした際、通常通りアクセスできてしまう。このため、ＣＰＵ１１０は、プロセスカートリッジ１０ａとプロセスカートリッジ１０ｂが間違って装着されていることに気付くことができない。その結果、イエローのトナーボトル２０ａ側と、マゼンダのトナーボトル２０ｂ側の色が合わずに、イエローとマゼンダがプロセスカートリッジ１０内で混色を生じることになる。
【００４２】
そこで、スイッチングユニット１１５とセレクト信号２００を追加した。これによって、ＣＰＵ１１０がアクセスしたい色のＥＥＰＲＯＭ１１３をセレクト信号２００（ａ〜ｄ）で指定し、対応したスレーブアドレスが設定されたＥＥＰＲＯＭ１１３にアクセスしているか否かを確認することができるようになる。従って、プロセスカートリッジ１０が対応する正規の画像形成ステーション３０に正しく装着されているか否かを確認して誤装着を防止することができる。なお、この場合、図５に示した各構成部材の組み合わせは、画像形成装置における構成部材の装着確認装置として機能する。
【００４３】
また、図５において、トナーボトル２０ａ〜２０ｄに搭載されたＥＥＰＲＯＭ１１４ａ〜１１４ｄは、それぞれスイッチングユニット１１６ａ〜１１６ｄを介して通信ラインによってＣＰＵ１１０に接続されている。
【００４４】
ＣＰＵ１１０から出力されるＩ２Ｃバスのシリアルクロック（ＳＣＬ）信号は、スイッチングユニット１１６ａ〜１１６ｄを介してトナーボトル２０ａ〜２０ｄに搭載されたＥＥＰＲＯＭ１１４ａ〜１１４ｄに接続される。スイッチングユニット１１６ａ〜１１６ｄは、例えば、Ｈｉ−Ｚ制御付バッファやバスＳＷで構成されている。スイッチングユニット１１６ａ〜１１６ｄは、それぞれセレクト信号２００ａ〜２００ｄによって、スイッチ動作としてＨｉ−Ｚ制御をする。
【００４５】
スイッチングユニット１１６とセレクト信号２００が必要な理由は、上記した理由と同じである。
【００４６】
先ず、スイッチングユニット１１６とセレクト信号２００が無い場合を考える。
【００４７】
仮に、イエローのトナーボトル２０ａと、マゼンダのトナーボトル２０ｂが入れ間違えて装着されていたとする。Ｉ２Ｃバス構成の場合、ＣＰＵ１１０は、イエローのトナーボトル２０ａのＥＥＰＲＯＭ１１４ａ（スレーブアドレス０ｘ４）にアクセスした際、通常通りアクセスできてしまう。このため、ＣＰＵ１１０は、トナーボトル２０ａとトナーボトル２０ｂが間違って装着されていることに気付くことができない。その結果、本来イエローのトナーボトル２０ａであるはずのマゼンタのトナーボトル２０ｂからイエローのプロセスカートリッジ１０ａにマゼンタ色のトナーが供給されてしまう。従って、イエローのプロセスカートリッジ１０ａ内で、イエローとマゼンダによる混色が生じる。
【００４８】
そこで、スイッチングユニット１１６とセレクト信号２００を追加した。これによって、ＣＰＵ１１０がアクセスしたい色のＥＥＰＲＯＭ１１４をセレクト信号２００（ａ〜ｄ）で指定し、対応したスレーブアドレスが設定されたＥＥＰＲＯＭ１１４をアクセスしているかを確認することができるようになる。従って、トナーボトル２０が対応する正規の画像形成ステーション３０に装着されているか否かを確認して誤装着を防止することができる。なお、上述したように、図５に示した各構成部材の組み合わせは、画像形成装置における構成部材の装着確認装置として機能する。
【００４９】
図５から明らかなように、プロセスカートリッジ１０ａとトナーボトル２０ａに対して、セレクト信号２００ａが共通に使用されている。換言すれば、プロセスカートリッジ１０ａに搭載されたＥＥＰＲＯＭ１１３ａとトナーボトル２０ａに搭載されたＥＥＰＲＯＭ１１４ａに対してＣＰＵ１１０の入出力ポートである汎用ＩＯポートが共用されている。
【００５０】
すなわち、同一の画像形成ステーション３０ａ〜３０ｄにおけるプロセスカートリッジ１０ａ〜１０ｄ及びトナーボトル２０ａ〜２０ｄに対して、それぞれ対応するセレクト信号２００ａ〜２００ｄが共通に使用されている。また、同一の画像形成ステーション３０ａ〜３０ｄにおけるプロセスカートリッジに搭載されたＥＥＰＲＯＭ１１３ａ〜１１３ｄ及びトナーボトルに搭載されたＥＥＰＲＯＭ１１４ａ〜１１４ｄに対して汎用ＩＯポートが共用されている。これによって、機能を損なうことなく、ＣＰＵ１１０の汎用ＩＯポート資源を節約することができる。
【００５１】
なお、図５では、Ｉ２Ｃバスのシリアルデータ（ＳＤＡ）信号は、図示省略されている。シリアルデータ信号は、シリアルデータ通信によってスイッチングユニットを介してＥＥＰＲＯＭ１１３、ＥＥＰＲＯＭ１１４に接続されても良いし、スイッチングユニットを介さずにＥＥＰＲＯＭ１１３、ＥＥＰＲＯＭ１１４に接続されてもよい。本実施の形態では、シリアルデータ信号（ＳＤＡ）は、スイッチングユニットを介さないでＥＥＰＲＯＭ１１３、ＥＥＰＲＯＭ１１４に接続されているものとする。
【００５２】
ここで、図５の制御構成を従来装置の制御構成と比較する。
【００５３】
図６は、装置本体に対して着脱自在に構成されたプロセスカートリッジ及びトナーボトルにおける従来の制御構成を示すブロック図である。
【００５４】
図６において、プロセスカートリッジ１０ａ〜１０ｄに対応するスイッチングユニット１１５ａ〜１１５ｄに、それぞれ独立したセレクト信号２００ａ〜２００ｄが接続されている。また、トナーボトル２０ａ〜２０ｄに対応するスイッチングユニット１１６ａ〜１１６ｄに、それぞれ独立したセレクト信号２０１ａ〜２０１ｄが接続されている。
【００５５】
図５及び図６から、明らかなように、本実施の形態では、従来例と比較して独立したセレクト信号２０１ａ〜２０１ｄの４本に対応するＣＰＵ１１０の汎用ＩＯポート資源が不要となり、汎用ＩＯポート資源が節約されていることが分かる。
【００５６】
次に、図１の画像形成装置１００で実行されるスタンバイ処理について説明する。
【００５７】
図７は、図１の画像形成装置１００で実行されるスタンバイ処理の手順を示すフローチャートである。このスタンバイ処理は、画像形成装置１００のＣＰＵ１１０がＲＯＭ１１１に格納されたスタンバイ処理プログラムに従って実行する。
【００５８】
図７において、画像形成装置１００に電源が投入された後、またはスリープモードからの復帰した後、ＣＰＵ１１０は、前ドア（前扉）、右ドアをはじめとする全てのドアが閉じているか否か判定し、全てのドアが閉じるまで待機する（ステップＳ５０１）。ステップＳ５０１の判定の結果、全てのドアが閉じている場合（ステップＳ５０１で「ＹＥＳ」）、ＣＰＵ１１０は、処理をステップＳ５０２に進める。すなわち、ＣＰＵ１１０は、プロセスカートリッジ１０が接続されていることを確認して、例えば、プロセスカートリッジ１０ａ内のＥＥＰＲＯＭ１１３ａにアクセスを開始し、プロセスカートリッジ１０ａ内のデータを取り出す（ステップＳ５０２）。
【００５９】
次いで、ＣＰＵ１１０は、プロセスカートリッジ１０ａの誤装着検知処理を実行する（ステップＳ５０３）。誤装着検知処理の詳細については、後述する。次いで、ＣＰＵ１１０は、所定の画像形成ステーション３０に所定のプロセスカートリッジ１０及びトナーボトル２０が正しく装着されており、誤装着が無かったか否か判定する（ステップＳ５０４）。ステップＳ５０４の判定の結果、誤装着が無かったか場合（ステップＳ５０４で「ＹＥＳ」）、ＣＰＵ１１０は、処理をステップＳ５０５に進める。すなわち、ＣＰＵ１１０は、露光部３の調整、トナー像の濃度に関する調整等を行い（ステップＳ５０５）、其の後、本処理を終了する。
【００６０】
一方、ステップＳ５０４の判定の結果、誤装着が検出された場合（ステップＳ５０４で「ＮＯ」）、ＣＰＵ１１０は、処理をステップＳ５０６に進める。すなわち、ＣＰＵ１１０は、図示省略した表示部にアラーム表示を行ってユーザに対して誤装着があったことを通知し（ステップＳ５０６）、その後、処理をステップＳ５０１に戻す。
【００６１】
図７の処理によれば、全てのＥＥＰＲＯＭ１１３ａ〜１１３ｄ及び全てのＥＥＰＲＯＭ１１４ａ〜１１４ｄについて誤装着検知（ステップＳ５０３）を繰り返し、誤装着が検知された場合は、ユーザにアラームで報知する。これによって、画像形成装置１００へのプロセスカートリッジ１０ａ〜１０ｄ及びトナーボトル２０ａ〜２０ｄの誤装着をなくしてスタンバイ状態を形成することができる。
【００６２】
次に、図７のステップＳ５０３で実行される誤装着検知処理について説明する。
【００６３】
図８は、図７のステップＳ５０３で実行される誤装着検知処理の手順を示すフローチャートである。誤装着検知処理は、画像形成装置１００のＣＰＵ１１０がＲＯＭ１１１に格納された誤装着検知プログラムに従って実行する。
【００６４】
図８において、誤装着検知処理が開始されるとＣＰＵ１１０は、セレクト信号２００ａをオンにし、セレクト信号２００ｂ、２００ｃ、２００ｄをオフにする（ステップＳ６０１）。次いで、ＣＰＵ１１０は、ＥＥＰＲＯＭ１１３ａにアクセスし、ＥＥＰＲＯＭ１１３ａ内の色情報、例えば、Ｙ（イエロー）と、セレクト信号２００ａの色情報とが一致しているか否か判定する（ステップＳ６０２）。
【００６５】
ここで、ＣＰＵによる記憶部材へのアクセスタイミングについて説明する。
【００６６】
図９は、ＣＰＵによる記憶部材へのアクセスタイミングを表すタイミングチャートである。
【００６７】
図９において、図５のＥＥＰＲＯＭ１１３ａ、１１３ｂ、ＥＥＰＲＯＭ１１４ａ、１１４ｂに対するシリアルクロック（ＳＣＬ）、シリアルデータ（ＳＤＡ）、セレクト信号２００ａ及び２００ｂのタイミングチャートが示されている。
【００６８】
ＣＰＵ１１０が、ＥＥＰＲＯＭ１１３ａにアクセスする時には、セレクト信号２００ａを“Ｌ”（Ｌ：アクティブ）にし、ＥＥＰＲＯＭ１１３ａに対してのシリアルクロック（ＳＣＬ）信号を有効にする。ＥＥＰＲＯＭ１１３ａは、ＣＰＵ１１０からのＳＤＡに設定されたスレーブアドレス０ｘ０に応答し、通信を行う。この時、ＥＥＰＲＯＭ１１４ａは、セレクト信号２００ａが“Ｌ”であるために、シリアルクロック（ＳＣＬ）信号は有効となるが、ＣＰＵ１１０からのシリアルデータ（ＳＤＡ）信号に設定されたスレーブアドレスが異なるため、応答しない。すなわち、シリアルデータ（ＳＤＡ）信号に設定されたスレーブアドレスと、ＥＥＰＲＯＭ１１３側に設定されたスレーブアドレスが合致した場合のみ通信を行うことができる。
【００６９】
同様に、ＣＰＵ１１０が、ＥＥＰＲＯＭ１１４ａにアクセスする時には、セレクト信号２００ａを“Ｌ”にし、ＥＥＰＲＯＭ１１４ａに対してのシリアルクロック（ＳＣＬ）信号を有効にする。ＥＥＰＲＯＭ１１４ａはＣＰＵ１１０からのシリアルデータ（ＳＤＡ）に設定されたスレーブアドレス０ｘ４に応答し、通信を行う。この時、ＥＥＰＲＯＭ１１３ａは、セレクト信号２００ａが“Ｌ”であるために、シリアルクロック（ＳＣＬ）信号は有効となるが、ＣＰＵ１１０からのシリアルデータ（ＳＤＡ）信号に設定されたスレーブアドレスが異なるため、応答しない。
【００７０】
このようにして、ＣＰＵ１１０は、アクセスしたい特定の記憶部材（ＥＥＰＲＯＭ）にアクセスして情報を取得する。
【００７１】
図８に戻り、ステップＳ６０２の判定の結果、色情報が一致している場合（ステップＳ６０２で「ＹＥＳ」）、ＣＰＵ１１０は、セレクト信号２００ｂをオンにし、セレクト信号２００ａ、２００ｃ、２００ｄをオフにする（ステップＳ６０３）。次いで、ＣＰＵ１１０は、ＥＥＰＲＯＭ１１３ｂにアクセスし、ＥＥＰＲＯＭ１１３ｂ内の色情報がセレクト信号２００ｂの色情報、例えば、Ｍ（マゼンタ）と一致しているか否か確認する（ステップＳ６０４）。
【００７２】
ステップＳ６０４の判定の結果、色情報が一致していれば（ステップＳ６０４で「ＹＥＳ」）、ＣＰＵ１１０は、セレクト信号２００ｃをオンにし、セレクト信号２００ａ、２００ｂ、２００ｄをオフにする（ステップＳ６０５）。次いで、ＣＰＵ１１０は、ＥＥＰＲＯＭ１１３ｃにアクセスし、ＥＥＰＲＯＭ１１３ｃ内の色情報がセレクト信号２００ｃの色情報、例えば、Ｃ（シアン）と一致しているか否か確認する（ステップＳ６０６）。
【００７３】
ステップＳ６０６の判定の結果、色情報が、一致していれば（ステップＳ６０６で「ＹＥＳ」）、ＣＰＵ１１０は、セレクト信号２００ｄをオンにし、セレクト信号２００ａ、２００ｂ、２００ｃをオフにする（ステップＳ６０７）。次いで、ＣＰＵ１１０は、ＥＥＰＲＯＭ１１３ｄにアクセスし、ＥＥＰＲＯＭ１１３ｄの色情報がセレクト信号２００ｄの色情報、例えば、Ｋ（ブラック）と一致しているか否か確認する（ステップＳ６０８）。
【００７４】
ステップＳ６０８の判定の結果、色情報が一致していれば（ステップＳ６０８で「ＹＥＳ」）、ＣＰＵ１１０は、、全色の画像形成ステーションについて、対応するプロセスカートリッジが正しく装着していると判断し（Ｓ６０９）、本処理を終了する。
【００７５】
一方、ステップＳ６０２、ステップＳ６０４、ステップＳ６０６、ステップＳ６０８の判定の結果、色情報が一致していない場合（ステップＳ６０２、Ｓ６０４、Ｓ６０６、Ｓ６０８で「ＮＯ」）、ＣＰＵ１１０は、誤装着と判断する（ステップＳ６１０）。そして、その後、ＣＰＵ１１０は、本処理を終了する。
【００７６】
なお、全てのプロセスカートリッジの誤装着検知処理を実行した後、ＣＰＵ１１０は、全てのトナーボトルについても同様にして誤装着検知処理を実行する。
【００７７】
図８の処理によれば、ＣＰＵ１１０は、所定のセレクト信号、例えば、２００ａをオンにし、その他のセレクト信号２００ｂ〜ｄをオフにして（ステップＳ６０１）、所望のＥＥＰＲＯＭ１１３にアクセスする。そして、ＥＥＰＲＯＭ１１３又はＥＥＰＲＯＭ１１４に設定された色情報と、セレクト信号２００ａの色情報が一致しているか否か判定する（ステップＳ６０２）。これによって、画像形成装置に装着されたプロセスカートリッジ及びトナーボトルの誤装着を検知することができる。
【００７８】
また、本実施の形態によれば、同一の画像形成ステーション３０におけるプロセスカートリッジに搭載されたＥＥＰＲＯＭ１１３とトナーボトルに内蔵されたＥＥＰＲＯＭ１１４に対してセレクト信号用の汎用ＩＯポートが共用されている。これによって、機能を損なうことなく、ＣＰＵ１１０の汎用ＩＯポート資源を節約することができる。
【００７９】
本実施の形態において、記憶部材としてＥＥＰＲＯＭを適用した場合について説明したが、記憶部材としてＨＤＤ、ＦＲＡＭ(登録商標）等の不揮発性の記憶部材を用いることもできる。また、バッテリーなどのバックアップ電源を備えていれば、記憶部材として、揮発性のＳＲＡＭ等を用いることもできる。
【００８０】
次に、第２の実施の形態について説明する。
【００８１】
図１０は、第２の実施の形態におけるプロセスカートリッジ１０及びトナーボトル２０に対する詳細な制御構成を示すブロック図である。
【００８２】
図１０において、プロセスカートリッジ１０ａ〜１０ｄに搭載されたＥＥＰＲＯＭ１１３ａ〜１１３ｄは、それぞれスイッチングユニット１１５ａ〜１１５ｄを介してＣＰＵ１１０に接続されている。また、トナーボトル２０ａ〜２０ｄに搭載されたＥＥＰＲＯＭ１１４ａ〜１１４ｄは、それぞれスイッチングユニット１１６ａ〜１１６ｄを介してＣＰＵ１１０に接続されている。
【００８３】
ＣＰＵ１１０から出力されるＩ２Ｃバスのシリアルクロック１（ＳＣＬ１）信号が、スイッチングユニット１１５ａ〜１１５ｄを介してプロセスカートリッジ１０ａ〜１０ｄに搭載されたＥＥＰＲＯＭ１１３ａ〜１１３ｄに接続されている。スイッチングユニット１１５ａ〜１１５ｄは、それぞれセレクト信号２００ａ〜２００ｄによって、Ｈｉ−Ｚ制御をする。
【００８４】
また、ＣＰＵ１１０から出力されるＩ２Ｃバスのシリアルクロック２（ＳＣＬ２）信号が、スイッチングユニット１１６ａ〜１１６ｄを介してトナーボトル２０ａ〜２０ｄに搭載されたＥＥＰＲＯＭ１１４ａ〜１１４ｄに接続されている。スイッチングユニット１１６ａ〜１１６ｄは、それぞれセレクト信号２００ａ〜２００ｄによって、Ｈｉ−Ｚ制御をする。
【００８５】
図１０から明らかなように、プロセスカートリッジ１０ａとトナーボトル２０ａに対して、それぞれセレクト信号２００ａが共通に使用されている。換言すれば、プロセスカートリッジ１０ａに搭載されたＥＥＰＲＯＭ１１３ａとトナーボトル２０ａに搭載されたＥＥＰＲＯＭ１１４ａに対して、ＣＰＵ１１０の汎用ＩＯポートが共用されている。
【００８６】
すなわち、同一の画像形成ステーション３０ａ〜３０ｄにおけるプロセスカートリッジ１０ａ〜１０ｄとトナーボトル２０ａ〜２０ｄに対して、それぞれセレクト信号２００ａ〜２００ｄが共通に使用されている。また、同一の画像形成ステーション３０ａ〜３０ｄにおけるプロセスカートリッジに搭載されたＥＥＰＲＯＭ１１３ａ〜１１３ｄ、とトナーボトルに搭載されたＥＥＰＲＯＭ１１４ａ〜１１４ｄに対して汎用ＩＯポートが共用されている。これによって、機能を損なうことなく、ＣＰＵ１１０の汎用ＩＯポートの資源を節約することができる。
【００８７】
なお、図１０に示すように、ＣＰＵ１１０の資源に複数のＩ２Ｃバス制御ピンがあれば、それぞれの系統（ＳＣＬ１及びＳＣＬ２）にＥＥＰＲＯＭ１１３とＥＥＰＲＯＭ１１４がそれぞれ接続されるようにしても良い。このような構成にすることにより、ＥＥＰＲＯＭ１１３とＥＥＰＲＯＭ１１４に対して、パラレルにアクセスすることが可能になり、アクセス速度の向上につながる。
【００８８】
このような構成のプロセスカートリッジ１０ａ〜１０ｄのＥＥＰＲＯＭ１１３ａ〜１１３ｄ、トナーボトル２０ａ〜２０ｄのＥＥＰＲＯＭ１１４ａ〜１１４ｄを備えた画像形成装置において、図７及び図８に準じてスタンバイ処理、誤装着検知処理が実行される。
【００８９】
図１０のプロセスカートリッジ１０ａ〜１０ｄにおけるプロセスカートリッジ基板１１ａ〜１１ｄには、電源が入った状態で挿抜される活電挿抜に対応していない（括電挿抜特性を有していない）回路が搭載されている。トナーボトル２０ａ〜２０ｄにおけるトナーボトル基板２８ａ〜２８ｄには、活電挿抜に対応した（括電挿抜特性を有している）回路が搭載されている。
【００９０】
これによって、プロセスカートリッジ１０ａ〜１０ｄの基板１１ａ〜１１ｄは、電源を停止した状態でなければ挿抜できないが、トナーボトル２０ａ〜２０ｄの基板２８ａ〜２８ｄは、電源が入った状態でも挿抜することができる。
【００９１】
なお、プロセスカートリッジ１０ａ〜１０ｄ、トナーボトル２０ａ〜２０ｄは、ユーザが前扉である前ドアを開けることにより、挿抜（着脱）可能な構成になっている。
【００９２】
プロセスカートリッジ基板１１ａ〜１１ｄの電源である電源１（ＶＣＣ１）は、活電挿抜に対応していないので、前ドアが開かれている時に、電源停止状態になる構成（図示しない）となっている。トナーボトル基板２８ａ〜２８ｄの電源である電源２（ＶＣＣ２）は、活電挿抜に対応しているため、前ドアの状態に関わらず、電源が供給される構成（図示しない）となっている。
【００９３】
また、ＣＰＵ１１０のＩ２ＣバスのＩ／Ｆは、オープンドレイン構成（図示しない）なので、ＥＥＰＲＯＭ１１３とＥＥＰＲＯＭ１１４の電源系統を電源１（ＶＣＣ１）と電源２（ＶＣＣ２）のように別系統としても構成的には問題ない。
【００９４】
図１１は、本実施の形態における電源状態を示すタイミングチャートである。
【００９５】
図１１において、メインＳＷにより、電源１（ＶＣＣ１）、電源２（ＶＣＣ２）、電源３（ＶＣＣ３）が投入される。電源１（ＶＣＣ１）は、前ドアに連動して、電源がオフ／オンされる構成になっている。電源２（ＶＣＣ２）は、前ドアに関係なく供給される。電源３（ＶＣＣ３）は、ＣＰＵ１１０の電源であり、電源３（ＶＣＣ３）は、本実施の形態では、電源２（ＶＣＣ２）と同様、前ドアに関係なく供給される。
【００９６】
図１２は、本実施の形態におけるＣＰＵによる記憶部材へのアクセスタイミングを表すタイミングチャートである。
【００９７】
図１２において、電源は、電源１（ＶＣＣ１）と電源２（ＶＣＣ２）とに分けて供給されている。
【００９８】
図１２において、図１０のＥＥＰＲＯＭ１１３ａ、ＥＥＰＲＯＭ１１３ｂ、ＥＥＰＲＯＭ１１４ａ、ＥＥＰＲＯＭ１１４ｂに対する各種信号のタイミングが示されている。すなわち、図１２には、シリアルクロック１（ＳＣＬ１）信号、シリアルクロック２（ＳＣＬ２）信号、シリアルデータ１（ＳＤＡ１）信号、シリアルデータ２（ＳＤＡ２）信号、セレクト信号２００ａ、セレクト信号２００ｂのタイミングが示されている。
【００９９】
ＣＰＵ１１０が、ＥＥＰＲＯＭ１１３ａにアクセスする時には、スイッチング信号であるセレクト信号２００ａを“Ｌ”（Ｌ：アクティブ）にし、ＥＥＰＲＯＭ１１３ａに対してのシリアルクロック１（ＳＣＬ１）信号を有効にする。ＥＥＰＲＯＭ１１３ａは、ＣＰＵ１１０からのシリアルデータ１（ＳＤＡ１）に設定されたスレーブアドレス０ｘ０に応答し、通信を行う。この時、ＥＥＰＲＯＭ１１４ａは、セレクト信号２００ａが“Ｌ”であるために、シリアルクロック２（ＳＣＬ２）信号は有効となり、ＣＰＵ１１０からのシリアルデータ２（ＳＤＡ２）信号に設定されたスレーブアドレス０ｘ４に応答し、通信を行う。
【０１００】
同様に、ＣＰＵ１１０が、ＥＥＰＲＯＭ１１４ｂにアクセスする時には、セレクト信号２００ｂを“Ｌ”にし、ＥＥＰＲＯＭ１１４ｂに対してのシリアルクロック２（ＳＣＬ２）信号を有効にする。ＥＥＰＲＯＭ１１４ｂはＣＰＵ１１０からのシリアルデータ２（ＳＤＡ２）に設定されたスレーブアドレス０ｘ５に応答し、通信を行う。この時、ＥＥＰＲＯＭ１１３ｂは、セレクト信号２００ｂが“Ｌ”であり、シリアルクロック１（ＳＣＬ１）信号は有効となり、ＣＰＵ１１０からのシリアルデータ１（ＳＤＡ１）信号に設定されたスレーブアドレス０ｘ１に応答し、通信を行う。
【０１０１】
本実施の形態によれば、ＣＰＵ１１０は、所定のセレクト信号をオンにして所望のＥＥＰＲＯＭ１１３にアクセスする。そして、ＥＥＰＲＯＭ１１３内の色情報と、セレクト信号２００ａの色情報が一致しているか否か判定することによって、所望の画像形成装置に装着されたプロセスカートリッジ及びトナーボトルの誤装着を検知することができる。
【０１０２】
また、本実施の形態において、プロセスカートリッジ基板１１ａ〜１１ｄの電源１（ＶＣＣ１）と、トナーボトル基板２８ａ〜２８ｄの電源（ＶＣＣ２）を分け、電源（ＶＣＣ２）を活電挿抜に対応しているものとした。これによって、トナーボトル基板２８ａ〜２８ｄには、前ドアの状態に関わらず、電源が供給される構成とし、トナー補給等が可能になる。
【０１０３】
また、本実施の形態によれば、同一の画像形成ステーション３０におけるプロセスカートリッジに搭載されたＥＥＰＲＯＭ１１３とトナーボトルに搭載されたＥＥＰＲＯＭ１１４に対してそれぞれセレクト信号用の汎用ＩＯポートが共用されている。これによって、機能を損なうことなく、ＣＰＵ１１０の汎用ＩＯポートの資源を節約することができる。
【０１０４】
本実施の形態においても、第１の実施の形態と同様、記憶部材としてＨＤＤ、ＦＲＡＭ(登録商標）等の不揮発性の記憶部材を用いることもできる。また、バッテリーなどのバックアップ電源を備えていれば、記憶部材として、揮発性のＳＲＡＭ等を用いることもできる。
【符号の説明】
【０１０５】
１ａ〜１ｄ  感光体ドラム
２ａ〜２ｄ  一次帯電部
３ａ〜３ｄ  露光部
４ａ〜４ｄ  現像部
６ａ〜６ｄ  クリーナ
７          定着器
１０ａ〜１０ｄ  プロセスカートリッジ
２０ａ〜２０ｄ  トナーボトル
１１３ａ〜１１３ｄ  ＥＥＰＲＯＭ
１１４ａ〜１１４ｄ  ＥＥＰＲＯＭ
１１５ａ〜１１５ｄ  スイッチングユニット
１１６ａ〜１１６ｄ  スイッチングユニット
【図１】
2017196842.tif 000003
【図２】
2017196842.tif 000004
【図３】
2017196842.tif 000005
【図４】
2017196842.tif 000006
【図５】
2017196842.tif 000007
【図６】
2017196842.tif 000008
【図７】
2017196842.tif 000009
【図８】
2017196842.tif 000010
【図９】
2017196842.tif 000011
【図１０】
2017196842.tif 000012
【図１１】
2017196842.tif 000013
【図１２】
2017196842.tif 000014