(57)【要約】      （修正有）【課題】中高速回転時の電流制御性能を改善可能な、および／または、振動を抑制可能な駆動回路を提供する。【解決手段】駆動回路２００は、入力パルスＳ１と同期してステッピングモータ１０２を駆動する。ブリッジ回路２０２は、ステッピングモータ１０２のコイルに接続される複数のトランジスタＭ１〜Ｍ４を含む。定電流チョッパ回路２２０は、所定のキャリア周波数を有し、コイルＬ１に流れるコイル電流ＩＬ１が目標電流に近づくようにパルス変調される制御パルスＳ２を生成する。ロジック回路２１０は、入力パルスＳ１と同期してブリッジ回路２０２の導通すべきトランジスタを切りかえるとともに、制御パルスＳ２に応じて導通すべきトランジスタをスイッチングする。定電流チョッパ回路２２０は、入力パルスＳ１の周期に応じて、目標電流を調節可能に構成される。【選択図】図３
2017060334.tif 000002
【特許請求の範囲】
【請求項１】
入力パルスと同期してステッピングモータを駆動する駆動回路であって、
前記ステッピングモータのコイルに接続される複数のトランジスタを含むブリッジ回路と、
所定のキャリア周波数を有し、前記コイルに流れるコイル電流が目標電流に近づくようにパルス変調される制御パルスを生成する定電流チョッパ回路と、
前記入力パルスと同期して前記ブリッジ回路の導通すべきトランジスタを切りかえるとともに、前記制御パルスに応じて導通すべきトランジスタをスイッチングするロジック回路と、
を備え、
前記定電流チョッパ回路は、前記入力パルスの周期に応じて、前記目標電流を調節可能に構成されることを特徴とする駆動回路。
【請求項２】
前記定電流チョッパ回路は、前記入力パルスの周期が短いほど、前記目標電流を低下させることを特徴とする請求項１に記載の駆動回路。
【請求項３】
前記定電流チョッパ回路は、前記入力パルスの周期が所定の基準周期を下回ると、前記目標電流を低下させることを特徴とする請求項１または２に記載の駆動回路。
【請求項４】
前記定電流チョッパ回路は、前記入力パルスの周期と所定の基準周期との誤差が大きいほど、前記目標電流を低下させることを特徴とする請求項１から３のいずれかに記載の駆動回路。
【請求項５】
前記定電流チョッパ回路は、前記目標電流の初期値を保持しており、
前記入力パルスの周期が所定の基準周期を下回ると、前記目標電流を前記初期値に１より小さい係数を乗じた値とすることを特徴とする請求項１から４のいずれかに記載の駆動回路。
【請求項６】
前記定電流チョッパ回路は、
前記入力パルスの周期を測定するカウンタと、
前記カウンタのカウント値を基準カウント値と比較する比較部と、
を含み、前記比較部の出力にもとづいて前記目標電流を調節することを特徴とする請求項１から５のいずれかに記載の駆動回路。
【請求項７】
前記定電流チョッパ回路は、
前記入力パルスの周期を測定するカウンタと、
前記カウンタのカウント値を基準カウント値と比較し、比較結果に応じた係数を生成する比較部と、
前記目標電流の初期値を保持するメモリと、
前記メモリから読み出された初期値に前記係数を乗算する乗算器と、
を含むことを特徴とする請求項１から５のいずれかに記載の駆動回路。
【請求項８】
前記定電流チョッパ回路は、
前記目標電流に応じた目標電圧を生成するＤ／Ａコンバータと、
前記コイル電流に応じた検出電圧を前記目標電圧と比較し、前記検出電圧が前記目標電圧を超えるとアサートされるリセット信号を生成するコンパレータと、
前記キャリア周波数を有するクロックと前記リセット信号に応じてレベルが遷移する前記制御パルスを生成するロジック部と、
を含むことを特徴とする請求項１から７のいずれかに記載の駆動回路。
【請求項９】
ひとつの半導体基板に一体集積化されたことを特徴とする請求項１から８のいずれかに記載の駆動回路。
【請求項１０】
ステッピングモータと、
前記ステッピングモータを駆動する請求項１から９のいずれかに記載の駆動回路と、
を備えることを特徴とする電子機器。
【請求項１１】
ステッピングモータの駆動方法であって、
入力パルスを生成するステップと、
前記ステッピングモータのコイルに流れるコイル電流を検出するステップと、
前記入力パルスの周期に応じた目標電流を生成するステップと、
所定のキャリア周波数を有し、前記コイル電流が前記目標電流に近づくようにパルス変調される制御パルスを生成するステップと、
前記入力パルスと同期して、前記コイルに接続されるブリッジ回路の導通すべきトランジスタを切りかえるとともに、前記制御パルスに応じて導通すべきトランジスタをスイッチングするステップと、
を備えることを特徴とする駆動方法。
【請求項１２】
前記入力パルスの周期が短いほど、前記目標電流を低下させることを特徴とする請求項１１に記載の駆動方法。
【請求項１３】
前記入力パルスの周期が所定の基準周期を下回ると、前記目標電流を低下させることを特徴とする請求項１１に記載の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ステッピングモータの駆動技術に関する。
【背景技術】
【０００２】
デジタルスチルカメラ、デジタルビデオカメラ、ディスク装置、プリンタ、コピー機などの電子機器において、レンズやピックアップ、ヘッド等の可動部品の位置調節、紙送り用ローラの駆動などにステッピングモータが多く用いられている。ステッピングモータは、外部から印加されたステップパルス信号に同期して回転する同期モータであり、起動、停止、位置決めに優れた制御性を持っている。単位パルスあたりの回転角（ステップ角）は、モータの特性、励磁方式によって定まる。さらにステッピングモータは、オープンループでの制御が可能であり、またデジタル信号処理に適するという特性を有する。
【０００３】
ステッピングモータの駆動方式として、チョッパ定電流方式が知られている。チョッパ定電流方式は、高電圧でモータのコイルをＰＷＭ駆動するため、逆起電力の影響を受けにくいという利点を有する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平９−１０３０９６号公報
【特許文献２】特開２００４−１２０９５７号公報
【特許文献３】特開２０００−１８４７８９号公報
【特許文献４】特開２００４−１８０３５４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明者は、チョッパ定電流駆動方式について検討し、以下の課題を認識するに至った。図１は、チョッパ定電流駆動方式の駆動回路の回路図である。駆動回路２００ｒは、ステッピングモータ１０２を駆動する。
【０００６】
駆動回路２００ｒは、外部からの入力パルスＳ１を受け、入力パルスＳ１のパルス数に応じた角度、ステッピングモータ１０２を回転させる。駆動回路２００ｒは、ブリッジ回路２０２＿１、２０２＿２、ロジック回路２１０、定電流チョッパ回路２２０ｒを備える。
【０００７】
ステッピングモータ１０２は、２チャンネルのコイルＬ１、Ｌ２を含む。第１チャンネルＣＨ１のブリッジ回路２０２＿１は、ステッピングモータ１０２の第１コイルＬ１と接続される。第２チャンネルＣＨ２のブリッジ回路２０２＿２は、ステッピングモータ１０２の第２コイルＬ２と接続される。
【０００８】
第１チャンネルＣＨ１と第２チャンネルＣＨ２は同様であるため、以下、第１チャンネルＣＨ１について説明する。
【０００９】
ブリッジ回路２０２＿１は、４つのトランジスタＭ１〜Ｍ４を含むＨブリッジ回路である。ブリッジ回路２０２＿１のトランジスタＭ１〜Ｍ４は、ロジック回路２１０からの駆動パルスＳ４＿１にもとづいてスイッチングされ、それにより、第１コイルＬ１の両端間の電圧（第１コイル電圧ともいう）ＶＬ１がスイッチングされる。
【００１０】
ブリッジ回路２０２には、第１コイルＬ１に流れるコイル電流ＩＬ１が流れる。Ｈブリッジ回路と接地端子の間には、電流検出抵抗ＲＣＳが設けられる。電流検出抵抗ＲＣＳには、コイル電流ＩＬ１に比例した電圧降下（検出電圧）ＶＣＳが生ずる。
【００１１】
検出電圧ＶＣＳは、定電流チョッパ回路２２０ｒに入力される。定電流チョッパ回路２２０ｒは、検出電圧ＶＣＳがある設定値ＶＲＥＦを超えないように、言い換えればコイル電流ＩＬが設定値ＩＲＥＦに応じた設定電流ＩＲＥＦを超えないように、デューティ比が調節（パルス変調）される制御パルスＳ２を生成する。
【００１２】
具体的には定電流チョッパ回路２２０ｒは、電流設定部２２２、コンパレータ２２４、ロジック２２６を含む。電流設定部２２２には、コイル電流ＩＬの目標値（上限値）ＩＲＥＦが設定され、目標電流ＩＲＥＦに比例した目標電圧ＶＲＥＦを生成する。コンパレータ２２４は、検出電圧ＶＣＳを目標電圧ＶＲＥＦと比較し、ＶＣＳ＞ＶＲＥＦとなるとアサート（たとえばハイレベル）される、リセット信号ＳＲＳＴを生成する。
【００１３】
ロジック２２６は、セット端子、リセット端子を有するフリップフロップであり、セット端子には、所定のキャリア周波数を有するクロックＣＬＫが入力され、リセット端子には、コンパレータ２２４からのリセット信号ＳＲＳＴが入力される。ロジック２２６の出力である制御パルスＳ２は、クロックＣＬＫのポジティブエッジごとにハイレベルとなり、リセット信号ＳＲＳＴのアサートごとに、ローレベルとなる。
【００１４】
ロジック回路２１０は、入力パルスＳ１と制御パルスＳ２を論理合成して、駆動パルスＳ４を生成する。
【００１５】
図２（ａ）、（ｂ）は、チョッパ定電流方式の駆動波形図である。図２（ａ）は、低速回転するときの、図２（ｂ）は中速〜高速回転するときの波形である。なお、本明細書における波形図やタイムチャートの縦軸および横軸は、理解を容易とするために適宜拡大、縮小したものであり、また示される各波形も、理解の容易のために簡略化され、あるいは強調されている。
【００１６】
図２（ａ）に示すように、低速回転時には、入力パルスＳ１の周期は長い。チョッパ定電流方式では、キャリア周波数のクロックＣＬＫごとに制御パルスＳ２がハイレベルとなり、コイル電流ＩＬが目標電流ＩＲＥＦに達するたびに、制御パルスＳ２がローレベルとなり、制御パルスＳ２に応じてブリッジ回路２０２がスイッチングされる。これにより、コイル電流ＩＬが、目標電流ＩＲＥＦを上限として安定化される。
【００１７】
図２（ｂ）に示すように、中速〜高速回転時には、入力パルスＳ１の周期が短くなる。コイル電流ＩＬが変化する速度（傾き）は、ブリッジ回路２０２に与えられる電源電圧、コイルのインダクタンスに応じて定まるところ、入力パルスＳ１の周期が、コイル電流ＩＬの時定数と同程度まで短くなると、ある入力パルスＳ１の周期において、コイル電流ＩＬが目標電流ＩＲＥＦに到達する前に、次の入力パルスＳ１が入力され、目標電流ＩＲＥＦが次の値に変化してしまう。つまり、コイル電流ＩＬを目標電流ＩＲＥＦに追従させることができなくなり、電流制御つまりトルク制御が効かなくなってくる。このときの制御パルスＳ２も、キャリア周波数とは無関係の波形となってしまう。これにより、ステッピングモータのトルク不足あるいはトルク過多の状態が発生し、このトルクムラが振動の要因となってしまう。
【００１８】
なお、この問題を当業者の一般的な認識としてとらえてはならず、本発明者が独自に認識したものである。
【００１９】
本発明はかかる課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、中高速回転時の電流制御性能を改善可能な、および／または、振動を抑制可能な駆動回路の提供にある。
【課題を解決するための手段】
【００２０】
本発明のある態様は、入力パルスと同期してステッピングモータを駆動する駆動回路に関する。駆動回路は、ステッピングモータのコイルに接続される複数のトランジスタを含むブリッジ回路と、所定のキャリア周波数を有し、コイルに流れるコイル電流が目標電流に近づくようにパルス変調される制御パルスを生成する定電流チョッパ回路と、入力パルスと同期してブリッジ回路の導通すべきトランジスタを切りかえるとともに、制御パルスに応じて導通すべきトランジスタをスイッチングするロジック回路と、を備える。定電流チョッパ回路は、入力パルスの周期に応じて、目標電流を調節可能に構成される。
【００２１】
この態様によると、入力パルスの周期に応じて目標電流を変化させることにより、広い速度範囲において、電流制御性能を改善でき、および／または振動を抑制できる。
【００２２】
定電流チョッパ回路は、入力パルスの周期が短いほど、目標電流を低下させてもよい。
これにより、入力パルスの周期が短い高速回転時においても、コイル電流を目標電流に追従させることができ、制御性能を改善できる。
【００２３】
定電流チョッパ回路は、入力パルスの周期が所定の基準周期を下回ると、目標電流を低下させてもよい。
この場合、入力パルスの周期が基準周期より長い領域では、入力パルスの周期に依存しない通常の目標電流を用いて制御することとなり、効率が低下するのを抑制できる。
【００２４】
定電流チョッパ回路は、入力パルスの周期と所定の基準周期との誤差が大きいほど、目標電流を低下させてもよい。
これにより、目標電流が細かく制御されることとなり、電流制御性能の改善、振動の抑制といった効果をより高めることができる。
【００２５】
定電流チョッパ回路は、目標電流の初期値を保持しており、入力パルスの周期が基準周期を下回ると、目標電流を初期値に１より小さい係数を乗じた値としてもよい。
この場合、モータの種類や用途などに応じて係数および基準周期それぞれを最適化することができ、電流制御性能の改善、振動の抑制といった効果をより高めることができる。
【００２６】
定電流チョッパ回路は、入力パルスの周期を測定するカウンタと、カウンタのカウント値を基準カウント値と比較する比較部と、を含み、比較部の出力にもとづいて目標電流を調節してもよい。
【００２７】
定電流チョッパ回路は、入力パルスの周期を測定するカウンタと、カウンタのカウント値を基準カウント値と比較し、比較結果に応じた係数を生成する比較部と、目標電流の初期値を保持するメモリと、メモリから読み出された初期値に係数を乗算する乗算器と、を含んでもよい。
【００２８】
定電流チョッパ回路は、目標電流に応じた目標電圧を生成するＤ／Ａコンバータと、コイル電流に応じた検出電圧を目標電圧と比較し、検出電圧が目標電圧を超えるとアサートされるリセット信号を生成するコンパレータと、キャリア周波数を有するクロックとリセット信号に応じてレベルが遷移する制御パルスを生成するロジック部と、を含んでもよい。
【００２９】
駆動回路は、ひとつの半導体基板に一体集積化されてもよい。
「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。駆動回路を１つのＩＣとして集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。
【００３０】
本発明の別の態様は、電子機器に関する。電子機器は、ステッピングモータと、ステッピングモータを駆動する駆動回路と、を備える。
【００３１】
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００３２】
本発明のある態様によれば、中高速回転時の電流制御性能を改善可能な、および／または振動を抑制可能な駆動回路を提供できる。
【図面の簡単な説明】
【００３３】
【図１】チョッパ定電流駆動方式の駆動回路の回路図である。
【図２】図２（ａ）、（ｂ）は、チョッパ定電流方式の駆動波形図である。
【図３】実施の形態に係るモータ駆動回路２００の構成を示す回路図である。
【図４】駆動回路の動作シーケンスを示す波形図である。
【図５】図３の駆動回路の具体的な構成例を示すブロック図である。
【図６】図６（ａ）〜（ｄ）は、入力パルス周期ＴＰと目標電流ＩＲＥＦの関係のいくつかの例を示す図である。
【図７】電流設定部の構成例を示す回路図である。
【図８】図８（ａ）、（ｂ）は、図３の駆動回路の動作波形図である。
【図９】図９（ａ）〜（ｃ）は、駆動回路を備える電子機器の例を示す斜視図である。
【図１０】図１０（ａ）は、第１変形例に係る定電流チョッパ回路の回路図であり、図１０（ｂ）は、第２変形例に係る電流設定部の回路図である。
【発明を実施するための形態】
【００３４】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００３５】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
【００３６】
図３は、実施の形態に係るモータ駆動回路（以下、単に駆動回路ともいう）２００の構成を示す回路図である。駆動回路２００は、ステッピングモータ１０２とともにアクチュエータ１００を構成する。ステッピングモータ１０２は、ＰＭ（Permanent Magnet）型、ＶＲ型（Variable Reluctance）型、ＨＢ（Hybrid）型であるとを問わない。
【００３７】
駆動回路２００は、外部からの入力パルスＳ１を受け、入力パルスＳ１のパルス数に応じた角度、ステッピングモータ１０２を回転させる。駆動回路２００は、ブリッジ回路２０２＿１、２０２＿２、ロジック回路２１０、定電流チョッパ回路２２０を備え、ひとつの半導体基板上に一体集積化された機能ＩＣ（Integrated Circuit）である。
【００３８】
ステッピングモータ１０２は、２チャンネルのコイルＬ１、Ｌ２を含む。
第１チャンネルＣＨ１のブリッジ回路２０２＿１は、ステッピングモータ１０２の第１コイルＬ１と接続される。第２チャンネルＣＨ２のブリッジ回路２０２＿２は、ステッピングモータ１０２の第２コイルＬ２と接続される。
【００３９】
ブリッジ回路２０２＿１、２０２＿２はそれぞれ、４つのトランジスタＭ１〜Ｍ４を含むＨブリッジ回路である。ブリッジ回路２０２＿１のトランジスタＭ１〜Ｍ４は、ロジック回路２１０からの駆動パルスＳ４＿１にもとづいてスイッチングされ、それにより、第１コイルＬ１の両端間の電圧（第１コイル電圧ともいう）ＶＬ１がスイッチングされる。
【００４０】
ブリッジ回路２０２＿２は、ブリッジ回路２０２＿１と同様に構成され、そのトランジスタＭ１〜Ｍ４は、ロジック回路２１０からの駆動パルスＳ４＿２（不図示）にもとづいてスイッチングされ、それにより、第２コイルＬ２の両端間の電圧（第２コイル電圧ともいう）ＶＬ２がスイッチングされる。
【００４１】
ロジック回路２１０は、ステッピングモータ１０２の回転速度（同期速度）を指示する入力パルスＳ１を受ける。ロジック回路２１０は、入力パルスＳ１と同期して、ブリッジ回路２０２＿１、２０２＿２を制御し、ステッピングモータ１０２の第１コイルＬ１、第２コイルＬ２それぞれに供給される電流（電力）を制御する。
【００４２】
具体的には、ロジック回路２１０は、入力パルスＳ１の所定のエッジごとに、コイル電流ＩＬ１の位相（電気角）が１−２相換算において４５度変化するように、駆動パルスＳ４＿１を生成する。本明細書において、単位時間あたりに含まれる所定のエッジの個数をパルスレートといい、単位をｐｐｓ（Pulse Per Sec.）と表記する。コイル電流ＩＬ１の波形を変化させる所定のエッジは、ポジティブエッジ、ネガティブエッジのいずれか、あるいはそれら両方であってもよい。
【００４３】
一例として、ロジック回路２１０は、第１駆動区間、第１ハイインピーダンス区間、第２駆動区間、第２ハイインピーダンス区間を繰り返す駆動パルスＳ４＿１を生成する。
（１）第１駆動区間（電気角０〜１３５度）
第１コイルＬ１に第１方向（ＩＬ１＞０）にコイル電流ＩＬ１を流す。
（２）第１ハイインピーダンス区間Ｈｉ−ｚ１（電気角１３５〜１８０度）
第１コイルＬ１の両端をハイインピーダンスとする。
（３）第２駆動区間（電気角１８０〜３１５度）
第１コイルＬ１に第２方向（ＩＬ１＜０）にコイル電流ＩＬ１を流す。
（４）第２ハイインピーダンス区間Ｈｉ−ｚ２（電気角３１５〜３６０度）
第１コイルＬ１の両端をハイインピーダンスとする。
【００４４】
第２チャンネルＣＨ２においては、第２コイルＬ２に流れるコイル電流ＩＬ２が、電流ＩＬ１に対して９０度進んだ、もしくは遅れた位相で制御される。ロジック回路２１０は、第３駆動区間、第３ハイインピーダンス区間、第４駆動区間、第４ハイインピーダンス区間を順に繰り返す駆動パルスＳ４＿２を生成する。
（５）第３駆動区間（電気角２７０〜４５度）
第２コイルＬ２に第２方向（ＩＬ２＜０）にコイル電流ＩＬ２を流す。
（６）第３ハイインピーダンス区間Ｈｉ−ｚ３（電気角４５〜９０度）
第２コイルＬ２の両端をハイインピーダンスとする。
（７）第４駆動区間（電気角９０〜２２５度）
第２コイルＬ２に第１方向（ＩＬ２＞０）にコイル電流ＩＬ２を流す。
（８）第４ハイインピーダンス区間Ｈｉ−ｚ４（電気角２２５〜２７０度）
第２コイルＬ２の両端をハイインピーダンスとする。
【００４５】
ロジック回路２１０は、入力パルスＳ１と同期して、第１チャンネルＣＨ１、第２チャンネルＣＨ２それぞれの状態を変化させる。
第１チャンネルＣＨ１に着目すると、（１）第１駆動区間では、トランジスタＭ１、Ｍ４のペアがオン、（２）第１ハイインピーダンス区間ではすべてのトランジスタがオフ、（３）第２駆動区間では、トランジスタＭ２、Ｍ３のペアがオン、（４）第２ハイインピーダンス区間ではすべてのトランジスタがオフとなる。つまりロジック回路２１０は、入力パルスＳ１と同期してブリッジ回路２０２の導通すべきトランジスタを切りかえる。第２チャンネルＣＨ２についても同様である。
【００４６】
定電流チョッパ回路２２０は、所定のキャリア周波数ｆＣを有し、コイルＬ１、Ｌ２それぞれに流れるコイル電流ＩＬ１、ＩＬ２が目標電流ＩＲＥＦの波形に近づくようにパルス変調される制御パルスＳ２を生成する。第１チャンネルＣＨ１、第２チャンネルＣＨ２について、同様の構成が設けられる。
【００４７】
図４は、駆動回路２００の動作シーケンスを示す波形図である。図４には、上から順に、コイル電流ＩＬ１、コイル電流ＩＬ２、コイルＬ１の一端の電圧ＶＰ１、他端の電圧ＶＮ１、およびステッピングモータ１０２のロータの位置が示される。電流の位相とロータの位置の相対的な関係は、負荷の状態やパルスレートに応じて変化する。図４は、コイル電流に対するロータの遅延がゼロの場合を示している。負荷やパルスレートに応じて、ロータの遅れが大きくなり、遅れが９０度を超えると脱調する可能性が高くなる。図４では、駆動区間の間、コイル電流ＩＬ１、ＩＬ２それぞれに関して目標電流ＩＲＥＦが一定であるものとして示すが、４５度ごと、あるいは別の所定角ごとに変化させてもよい。
【００４８】
図３に戻る。定電流チョッパ回路２２０には、入力パルスＳ１が入力される。定電流チョッパ回路２２０は、入力パルスＳ１の周期、つまりステッピングモータ１０２の目標回転数（目標速度）に応じて、目標電流ＩＲＥＦの波形を調節可能に構成される。より具体的には定電流チョッパ回路２２０は、入力パルスＳ１の周期が短いほど、目標電流ＩＲＥＦを低下させる。
【００４９】
パルス変調された制御パルスＳ２は、ロジック回路２１０に入力される。ロジック回路２１０は、各区間において導通すべきトランジスタを、制御パルスＳ２に応じてスイッチングする。
【００５０】
以上が駆動回路２００の全体構成である。本発明は、図３のブロック図として把握されるあらゆる回路に及ぶものであるが、以下、その具体的な構成例を説明する。
【００５１】
図５は、図３の駆動回路２００の具体的な構成例を示すブロック図である。以下、第１チャンネルＣＨ１についてのみ説明する。
【００５２】
定電流チョッパ回路２２０は、電流設定部２２２、コンパレータ２２４、ロジック２２６を含む。
図５の駆動回路２００において、コイル電流ＩＬ１は、ブリッジ回路２０２に設けられた電流検出抵抗ＲＣＳにより検出される。定電流チョッパ回路２２０には、電流検出抵抗ＲＣＳの電圧降下に相当する検出電圧ＶＣＳが入力される。電流設定部２２２は、目標電流ＩＲＥＦに応じた目標電圧ＶＲＥＦを生成する。コンパレータ２２４は、検出電圧ＶＣＳを目標電圧ＶＲＥＦと比較し、ＶＣＳ＞ＶＲＥＦとなるとアサート（たとえばハイレベル）される、リセット信号ＳＲＳＴを生成する。
【００５３】
ロジック２２６は、セット端子、リセット端子を有するフリップフロップであり、セット端子には、所定のキャリア周波数を有するクロックＣＬＫが入力され、リセット端子には、コンパレータ２２４からのリセット信号ＳＲＳＴが入力される。ロジック２２６の出力である制御パルスＳ２は、クロックＣＬＫのポジティブエッジごとにハイレベルとなり、リセット信号ＳＲＳＴのアサートごとに、ローレベルとなる。かくして制御パルスＳ２は、コイル電流ＩＬ１が目標電流ＩＲＥＦに近づくようにパルス幅変調（ＰＷＭ）される。電流設定部２２２は、入力パルスＳ１を受け、入力パルスＳ１の周期（以下、入力パルス周期ＴＰともいう）に応じて、目標電流ＩＲＥＦを変化させる。
【００５４】
以下、入力パルスＳ１の周期ＴＰと目標電流ＩＲＥＦの関係を説明する。
図６（ａ）〜（ｄ）は、入力パルス周期ＴＰと目標電流ＩＲＥＦの関係のいくつかの例を示す図である。
図６（ａ）〜（ｃ）に示すように、定電流チョッパ回路２２０の電流設定部２２２は、入力パルス周期ＴＰが所定の基準周期ＴＲＥＦより長いとき、目標電流ＩＲＥＦを所定の初期値ＩＩＮＩＴとし、短くなると低下させてもよい。
【００５５】
また、図６（ｂ）〜（ｄ）に示すように、電流設定部２２２は、入力パルス周期ＴＰと所定の基準周期ＴＲＥＦとの誤差が大きいほど、目標電流ＩＲＥＦを低下させてもよい。
【００５６】
また、図６（ａ）、（ｂ）に示すように、入力パルス周期ＴＰに対して、目標電流ＩＲＥＦを段階的に変化させてもよいし、図６（ｃ）、（ｄ）に示すように、入力パルス周期ＴＰに対して、目標電流ＩＲＥＦを連続的に変化させてもよい。
【００５７】
図７は、電流設定部２２２の構成例を示す回路図である。電流設定部２２２は、カウンタ２３０、比較部２３２、波形メモリ２３４、乗算器２３６を含む。
電流設定部２２２には、より具体的には波形メモリ２３４には、目標電流ＩＲＥＦの初期値ＩＩＮＩＴが保持される。電流設定部２２２は、入力パルス周期ＴＰが所定の基準周期ＴＲＥＦを下回ると、目標電流ＩＲＥＦを、初期値ＩＩＮＩＴに１より小さい係数Ｋを乗じた値とする。
【００５８】
カウンタ２３０は、入力パルスＳ１を受け、その周期ＴＰを測定する。周期ＴＰの測定には、クロックＣＬＫよりも周波数の高いシステムクロックＣＬＫＳＹＳが利用される。比較部２３２は、入力パルス周期ＴＰを示すカウンタ２３０のカウント値を、基準周期ＴＲＥＦに対応する基準カウント値と比較する。そして比較部２３２の出力にもとづいて、目標電流ＩＲＥＦを調節する。
【００５９】
より具体的には比較部２３２は、比較結果に応じた係数Ｋを生成する。この係数Ｋは、図６（ａ）〜（ｄ）に示される基準電流ＩＲＥＦを、初期値ＩＩＮＩＴで除したものに相当する。図６（ａ）では、ＴＲＥＦ＜ＴＰのときＫ＝１、ＴＰ＜ＴＲＥＦのときＫ＝Ｋ１である。図６（ｂ）では、ＴＲＥＦ＜ＴＰのときＫ＝１、Ｔ１＜ＴＰ＜ＴＲＥＦのときＫ＝Ｋ１、ＴＰ＜Ｔ１のときＫ＝Ｋ２である。
【００６０】
図６（ｃ）では、ＴＲＥＦ＜ＴＰのときＫ＝１であり、ＴＰ＜ＴＲＥＦのとき、Ｋ＝Ｋ１＋α・ＴＰである。α＝（１−Ｋ１）／ＴＲＥＦである。図６（ｄ）では、Ｋ＝Ｋ１＋α・ＴＰである。Ｋ１およびαは任意の定数である。
【００６１】
本実施の形態では、基準電流ＩＲＥＦは４５度ごとに変化する。このとき、基準電流ＩＲＥＦは、０〜４５度、４５〜９０度、９０度〜１３５度それぞれについて、対応する初期値ＩＩＮＩＴ０、ＩＩＮＩＴ１、ＩＩＮＩＴ２が個別に設定され、それらの値が波形メモリ２３４に格納される。１８０〜３１５度については、０〜１３５度と極性を反転したものであるから、初期値は共有される。第１チャンネルＣＨ１と第２チャンネルＣＨ２についても、初期値は共有される。また、ＩＩＮＩＴ０＝ＩＩＮＩＴ２としてもよい。
【００６２】
波形メモリ２３４は、入力パルスＳ１と同期して、各電気角において以下の初期値を順に出力する。ＮＡは値が意味をなさないことを意味する。
０〜  ４５度  ＩＩＮＩＴ０
４５〜  ９０度  ＩＩＮＩＴ１
９０〜１３５度  ＩＩＮＩＴ２
１３５〜１８０度  ＮＡ
１８０〜２２５度  ＩＩＮＩＴ０
２２５〜２７０度  ＩＩＮＩＴ１
２７０〜３１５度  ＩＩＮＩＴ２
３１５〜３６０度  ＮＡ
【００６３】
なお図４に示すように、各駆動区間において基準電流ＩＲＥＦを一定とする場合、ＩＩＮＩＴ０＝ＩＩＮＩＴ１＝ＩＩＮＩＴ２として、波形メモリ２３４の出力ＩＩＮＩＴを一定としてもよい。
【００６４】
乗算器２３６は、初期値ＩＩＮＩＴと係数Ｋを乗算する。乗算器２３６の出力は、目標電流ＩＲＥＦの指令値となる。Ｄ／Ａコンバータ２３８は、デジタルの目標電流ＩＲＥＦの指令値をアナログ電圧の目標電圧ＶＲＥＦに変換する。
【００６５】
以上が駆動回路２００の構成である。続いてその動作を説明する。
図８（ａ）、（ｂ）は、図３の駆動回路２００の動作波形図である。
図８（ａ）は、入力パルス周期ＴＰが基準周期ＴＲＥＦより長い場合を示す。このとき、係数Ｋは１であり、目標電流ＩＲＥＦは初期値ＩＩＮＩＴにより定まる波形したがって変化する。このときの動作は、図２（ａ）と同様である。
【００６６】
図８（ｂ）は、入力パルス周期ＴＰが基準周期ＴＲＥＦより短い場合を示す。このとき、入力パルス周期ＴＰと基準周期ＴＲＥＦの関係にもとづいて、係数Ｋが１より小さい値となる。これにより目標電流ＩＲＥＦは初期値ＩＩＮＩＴよりも小さな振幅の波形にしたがって変化する。これにより、入力パルスＳ１の各周期において、コイル電流ＩＬを目標電流ＩＲＥＦに到達させることができる。
【００６７】
このように実施の形態に係る駆動回路２００によれば、コイル電流ＩＬを目標電流ＩＲＥＦの波形に追従させることが可能となり、中高速回転時の電流制御性能を改善可能することができる。またトルクムラを抑制できるため、振動を抑制することができる。
【００６８】
最後に、駆動回路２００の用途を説明する。駆動回路２００は、さまざまな電子機器に利用される。図９（ａ）〜（ｃ）は、駆動回路２００を備える電子機器の例を示す斜視図である。
【００６９】
図９（ａ）の電子機器は、光ディスク装置５００である。光ディスク装置５００は、光ディスク５０２と、ピックアップ５０４、を備える。ピックアップ５０４は、光ディスク５０２にデータを書き込み、読み出すために設けられる。ピックアップ５０４は、光ディスク５０２の記録面上を、光ディスクの半径方向に可動となっている（トラッキング）。また、ピックアップ５０４と光ディスクの距離も可変となっている（フォーカシング）。ピックアップ５０４は、図示しないステッピングモータにより位置決めされる。駆動回路２００は、ステッピングモータを制御する。この構成によれば、脱調を防止しながら高効率で、ピックアップ５０４を高精度に位置決めできる。
【００７０】
図９（ｂ）の電子機器は、デジタルスチルカメラやデジタルビデオカメラ、携帯電話端末など、撮像機能付きデバイス６００である。デバイス６００は、撮像素子６０２、オートフォーカス用レンズ６０４を備える。ステッピングモータ１０２は、オートフォーカス用レンズ６０４の位置決めを行う。駆動回路２００はステッピングモータ１０２を駆動するこの構成によれば、脱調を防止しながら高効率で、オートフォーカス用レンズ６０４を高精度に位置決めできる。オートフォーカス用レンズの他、手ぶれ補正用のレンズの駆動に駆動回路２００を用いてもよい。あるいは駆動回路２００は、絞り制御に用いてもよい。
【００７１】
図９（ｃ）の電子機器は、プリンタ７００である。プリンタ７００は、ヘッド７０２、ガイドレール７０４を備える。ヘッド７０２は、ガイドレール７０４に沿って位置決め可能に支持されている。ステッピングモータ１０２は、ヘッド７０２の位置を制御する。駆動回路２００は、ステッピングモータ１０２を制御する。この構成によれば、脱調を防止しながら高効率で、ヘッド７０２を高精度に位置決めできる。ヘッド駆動用のほか、用紙送り機構用のモータの駆動に、駆動回路２００を用いてもよい。
【００７２】
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。
【００７３】
（第１変形例）
定電流チョッパ回路２２０の構成は、図５のそれには限定されない。図１０（ａ）は、第１変形例に係る定電流チョッパ回路２２０ａの回路図である。Ａ／Ｄコンバータ２２８は、検出電圧ＶＣＳをデジタル値に変換する。電流設定部２２２ａは、乗算器２３６の出力、つまり基準電圧ＩＲＥＦの指令値を、デジタル値の形式で出力する。コンパレータ２２４は、コイル電流ＩＬと目標電流ＩＲＥＦをデジタル値で比較する。
【００７４】
（第２変形例）
実施の形態では、係数Ｋを変化させることにより、目標電流ＩＲＥＦを変化させる場合を説明したが本発明はそれには限定されない。図１０（ｂ）は、第２変形例に係る電流設定部２２２の回路図である。この変形例は、図６（ａ）、（ｂ）に示すように、目標電流ＩＲＥＦを段階的に変化させる場合に有効である。
【００７５】
複数の波形メモリ２３４には、振幅の異なる複数の目標電流ＩＲＥＦのパターンが格納される。比較部２３２は、入力パルス周期ＴＰに応じて、ひとつのパターンを選択し、コンパレータ２２４へと出力する。
【００７６】
（第３変形例）
実施の形態では、ブリッジ回路２０２がフルブリッジ回路である場合を説明したが、本発明はそれには限定されず、その出力段はハーフブリッジ回路で構成されてもよい。
【００７７】
（第４変形例）
コイル電流ＩＬの検出の位置は、ブリッジ回路２０２の下側には限定されず、他の箇所で検出してもよい。たとえば、ブリッジ回路２０２のトランジスタＭ１〜Ｍ４のオン抵抗が既知である場合、オン抵抗を検出抵抗ＲＣＳとして利用してもよい。あるいは、ブリッジ回路２０２の出力端子と第１コイルＬ１（第２コイルＬ２）の間に、検出抵抗ＲＣＳを挿入してもよい。
【００７８】
実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が可能である。
【符号の説明】
【００７９】
１００…アクチュエータ、１０２…ステッピングモータ、Ｌ１…第１コイル、Ｌ２…第２コイル、２００…駆動回路、２０２…ブリッジ回路、ＲＣＳ…検出抵抗、２１０…ロジック回路、２２０…定電流チョッパ回路、２２２…電流設定部、２２４…コンパレータ、２２６…ロジック、２２８…Ａ／Ｄコンバータ、２３０…カウンタ、２３２…比較部、２３４…波形メモリ、２３６…乗算器、２３８…Ｄ／Ａコンバータ、Ｓ１…入力パルス、Ｓ２…制御パルス、Ｓ４…駆動パルス。
【図１】
2017060334.tif 000003
【図２】
2017060334.tif 000004
【図３】
2017060334.tif 000005
【図４】
2017060334.tif 000006
【図５】
2017060334.tif 000007
【図６】
2017060334.tif 000008
【図７】
2017060334.tif 000009
【図８】
2017060334.tif 000010
【図９】
2017060334.tif 000011
【図１０】
2017060334.tif 000012