(57)【要約】【課題】電子および正孔に応じた電荷量の検出する上で有利な半導体装置を提供する。【解決手段】半導体装置は、半導体基板の中に配された第１フォトダイオードと、前記半導体基板の中に配された第２フォトダイオードと、前記第１フォトダイオードのカソードおよび前記第２フォトダイオードのアノードに接続され、前記第１フォトダイオードで生成された電子および前記第２フォトダイオードで生成された正孔に応じた電荷量を電圧に変換する電荷電圧変換部と、前記電荷電圧変換部の電圧に応じた信号を生成する信号生成部とを備え、前記第１フォトダイオードが配された活性領域と前記信号生成部を構成するトランジスタが配された活性領域との間、および、前記第２フォトダイオードが配された活性領域と前記信号生成部を構成するトランジスタが配された活性領域との間には、絶縁体で構成された素子分離部が配されている。【選択図】図５
2017112179.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の中に配された第１フォトダイオードと、
前記半導体基板の中に配された第２フォトダイオードと、
前記第１フォトダイオードのカソードおよび前記第２フォトダイオードのアノードに接続され、前記第１フォトダイオードで生成された電子および前記第２フォトダイオードで生成された正孔に応じた電荷量を電圧に変換する電荷電圧変換部と、
前記電荷電圧変換部の電圧に応じた信号を生成する信号生成部と、を備え、
前記第１フォトダイオードが配された活性領域と前記信号生成部を構成するトランジスタが配された活性領域との間、および、前記第２フォトダイオードが配された活性領域と前記信号生成部を構成するトランジスタが配された活性領域との間には、絶縁体で構成された素子分離部が配されている
ことを特徴とする半導体装置。
【請求項２】
前記第１フォトダイオードと前記第２フォトダイオードとは同一の活性領域に配されている
ことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１フォトダイオードと前記第２フォトダイオードとはＰＮ接合により電気的に分離されている
ことを特徴とする請求項１または請求項２に記載の半導体装置。
【請求項４】
前記電荷電圧変換部は、
Ｎ型半導体領域である第１フローティングディフュージョンと、
Ｐ型半導体領域である第２フローティングディフュージョンと、
を含んでおり、
前記半導体装置は、
前記第１フォトダイオードの電子を前記第１フローティングディフュージョンに転送する第１転送部と、
前記第２フォトダイオードの正孔を前記第２フローティングディフュージョンに転送する第２転送部と、を更に備える
ことを特徴とする請求項１から請求項３のいずれか１項に記載の半導体装置。
【請求項５】
前記半導体基板の上面と平行な１つの方向を第１方向とし、前記半導体基板の上面と平行で且つ前記第１方向と交差する方向を第２方向としたときに、
前記半導体基板の上面に対する平面視において、
前記第１フォトダイオードと前記第２フォトダイオードは前記第１方向に並んでおり、
前記信号生成部を構成する前記トランジスタは、前記第１フォトダイオードおよび前記第２フォトダイオードの少なくとも一方と、前記第２方向に並んでいる
ことを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記第１フォトダイオードと前記第１フローティングディフュージョンとは前記第２方向に並んでおり、
前記第２フォトダイオードと前記第２フローティングディフュージョンとは前記第２方向に並んでいる
ことを特徴とする請求項５に記載の半導体装置。
【請求項７】
前記素子分離部は、前記第１フォトダイオードと前記第２フォトダイオードとの間にこれらを電気的に分離するように延在しており、
前記素子分離部のうちの前記延在する部分は、
前記第１フォトダイオード側の第１側面と、
前記第２フォトダイオード側の第２側面と、
前記第１側面と前記第２側面とを接続する底面であって前記第１フォトダイオード側の第１部分および前記第２フォトダイオード側の第２部分を含む底面と、
を有しており、
前記半導体基板は、前記第１側面と前記第１フォトダイオードとの間に形成されたＮ型の第１不純物領域と、前記第２側面と前記第２フォトダイオードとの間に形成されたＰ型の第２不純物領域と、前記底面の前記第１部分と前記第１フォトダイオードとの間に形成されたＮ型の第３不純物領域と、前記底面の前記第２部分と前記第２フォトダイオードとの間に形成されたＰ型の第４不純物領域と、を有しており、
前記第３不純物領域と前記第４不純物領域との不純物濃度の差は、前記第１不純物領域と前記第２不純物領域との不純物濃度の差よりも小さい
ことを特徴とする請求項１から請求項６のいずれか１項に記載の半導体装置。
【請求項８】
前記第３不純物領域のＮ型の不純物濃度は前記第１不純物領域のＮ型の不純物濃度より低く、前記第４不純物領域のＰ型の不純物濃度は前記第２不純物領域のＰ型の不純物濃度より低い
ことを特徴とする請求項７に記載の半導体装置。
【請求項９】
前記素子分離部は、前記第１フローティングディフュージョンと、前記第２フローティングディフュージョンとの間に延在している
ことを特徴とする請求項４から請求項６のいずれか１項に記載の半導体装置。
【請求項１０】
前記素子分離部のうちの前記延在する部分は、
前記第１フローティングディフュージョン側の第１側面と、
前記第２フローティングディフュージョン側の第２側面と、
前記第１側面と前記第２側面とを接続する底面であって前記第１フローティングディフュージョン側の第１部分および前記第２フローティングディフュージョン側の第２部分を含む底面と、
を有しており、
前記半導体基板は、前記第１側面と前記第１フローティングディフュージョンとの間に形成されたＮ型の第１不純物領域と、前記第２側面と前記第２フローティングディフュージョンとの間に形成されたＰ型の第２不純物領域と、前記底面の前記第１部分と前記第１フローティングディフュージョンとの間に形成されたＮ型の第３不純物領域と、前記底面の前記第２部分と前記第２フローティングディフュージョンとの間に形成されたＰ型の第４不純物領域と、を有しており、
前記第３不純物領域と前記第４不純物領域との不純物濃度の差は、前記第１不純物領域と前記第２不純物領域との不純物濃度の差よりも小さい
ことを特徴とする請求項９に記載の半導体装置。
【請求項１１】
前記第３不純物領域のＮ型の不純物濃度は前記第１不純物領域のＮ型の不純物濃度より低く、前記第４不純物領域のＰ型の不純物濃度は前記第２不純物領域のＰ型の不純物濃度より低い
ことを特徴とする請求項１０に記載の半導体装置。
【請求項１２】
前記電荷電圧変換部、前記第１フォトダイオード、前記第２フォトダイオード、および前記信号生成部を各々が含む複数のユニットが、行列状に配列されている
ことを特徴とする請求項１から請求項１１のいずれか１項に記載の半導体装置。
【請求項１３】
前記電荷電圧変換部は、第１の電荷電圧変換部であり、
前記半導体装置は、前記第１の電荷電圧変換部とは別の第２の電荷電圧変換部であって、前記第１フォトダイオードのカソードおよび前記第２フォトダイオードのアノードに接続され、前記第１フォトダイオードで生成された電子および前記第２フォトダイオードで生成された正孔に応じた電荷量を電圧に変換する第２の電荷電圧変換部をさらに備える
ことを特徴とする請求項１から請求項１２のいずれか１項に記載の半導体装置。
【請求項１４】
前記第２の電荷電圧変換部は、
Ｎ型半導体領域である第３フローティングディフュージョンと、
Ｐ型半導体領域である第４フローティングディフュージョンと、
を含んでおり、
前記半導体装置は、
前記第１フォトダイオードの電子を前記第３フローティングディフュージョンに転送する第３転送部と、
前記第２フォトダイオードの正孔を前記第４フローティングディフュージョンに転送する第４転送部と、を更に備える
ことを特徴とする請求項１３に記載の半導体装置。
【請求項１５】
前記第１の電荷電圧変換部は、
Ｎ型半導体領域である第１フローティングディフュージョンと、
Ｐ型半導体領域である第２フローティングディフュージョンと、
を含み、
前記第２の電荷電圧変換部は、
Ｎ型半導体領域である第３フローティングディフュージョンと、
Ｐ型半導体領域である第４フローティングディフュージョンと、
を含み、
前記半導体基板の上面と平行な１つの方向を第１方向とし、前記半導体基板の上面と平行で且つ前記第１方向と交差する方向を第２方向としたときに、
前記第１フォトダイオードと前記第２フォトダイオードとは前記第１方向に並んでおり、
前記第１フォトダイオードと前記第１フローティングディフュージョンと前記第３フローティングディフュージョンとは前記第２方向に並んでおり、
前記第２フォトダイオードと前記第２フローティングディフュージョンと前記第４フローティングディフュージョンとは前記第２方向に並んでいる
ことを特徴とする請求項１３に記載の半導体装置。
【請求項１６】
請求項１から請求項１５のいずれか１項に記載の半導体装置と、
前記半導体装置から出力される信号を処理する処理部と、を備える
ことを特徴とする情報処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置および情報処理装置に関する。
【背景技術】
【０００２】
測距法の１つに、対象物に対して光を照射し、対象物からの反射光を検知して対象物までの距離を測定するＴＯＦ（Ｔｉｍｅ  Ｏｆ  Ｆｌｉｇｈｔ）法という方法がある。具体的には、対象物までの距離は、光の照射のタイミングから反射光の検知のタイミングまでの時間（即ち、照射光に対する反射光の遅延量）と、光の速度とに基づいて測定される。ここで、対象物からの反射光は、外部環境の光である環境光と共に検知されるため、該環境光を考慮した測距を行う技術が求められる。
【０００３】
図１０は、特許文献１の実施形態２（段落００９２以降）の半導体装置１の構成例を示している。半導体装置１は、第１の感光部１１ａ、それに対応する正孔保持部１３及びゲート部３８ａ、第２の感光部１１ｂ、並びに、それに対応する電子保持部１４及びゲート部３８ｂを備える。半導体装置１は、さらに、再結合部１５及び出力部１６を備え、再結合部１５での再結合後に残留するキャリアが目的キャリアとして出力部１６を通して取り出される。この構成によると、反射光及び環境光のうちの反射光に対応する信号を取得することができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−３０３２６８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
電子および正孔に応じた電荷量を検出するために、特許文献１のように半導体装置１の出力部１６を通して目的キャリアを取り出す構成では、目的キャリアの読み出し動作の高速化が難しい。そのため、ＴＯＦ法に基づく測距を行う場合には測距精度を高めることができない。
【０００６】
本発明は、電子および正孔に応じた電荷量を検出する上で有利な半導体装置の構造を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一つの側面は半導体装置にかかり、前記半導体装置は、前記半導体基板の中に配された第１フォトダイオードと、前記半導体基板の中に配された第２フォトダイオードと、前記第１フォトダイオードのカソードおよび前記第２フォトダイオードのアノードに接続され、前記第１フォトダイオードで生成された電子および前記第２フォトダイオードで生成された正孔に応じた電荷量を電圧に変換する電荷電圧変換部と、前記電荷電圧変換部の電圧に応じた信号を生成する信号生成部と、を有し、前記第１フォトダイオードが配された活性領域と前記信号生成部を構成するトランジスタが配された活性領域との間、および、前記第２フォトダイオードが配された活性領域と前記信号生成部を構成するトランジスタが配された活性領域との間には、絶縁体で構成された素子分離部が配されていることを特徴とする。
【発明の効果】
【０００８】
本発明によれば、電子および正孔に応じた電荷量の検出する上で有利な半導体装置を提供することができる。本発明の諸々の効果は、以下の詳細な説明および添付図面を参照しながら本発明の例示的態様と共に詳細に説明され、十分に理解されよう。
【図面の簡単な説明】
【０００９】
【図１】情報処理装置の構成例を説明するための図である。
【図２】検出部の構成例を説明するための図である。
【図３】画素の構成例を説明するための図である。
【図４】画素の駆動方法の例を説明するための図である。
【図５】画素の構造の例を説明するための図である。
【図６】画素の構造の例を説明するための図である。
【図７】画素の構造の例を説明するための図である。
【図８】画素構造の形成方法の例を説明するための図である。
【図９】画素の構造の例を説明するための図である。
【図１０】参考例の構成を説明するための図である。
【発明を実施するための形態】
【００１０】
以下、添付図面を参照しながら本発明の好適な実施形態について説明する。なお、各図は、構造ないし構成を説明する目的で記載されたものに過ぎず、図示された各部材の寸法は必ずしも現実のものを反映するものではない。また、各図において、同一の部材または同一の構成要素には同一の参照番号を付しており、以下、重複する内容については説明を省略する。
【００１１】
図１は、本発明に係る半導体装置が適用された情報処理装置１００（以下、装置１００）の構成例を説明するための図である。装置１００は、例えば、ＬＥＤ等の光源１０１、レンズ等の光学系１０２及び１０３、検出部１０４、並びに、処理部１０５を具備する。
【００１２】
光源１０１の発光光Ｌ１は、光学系１０２を介して測距対象である対象物１１０に照射される。光Ｌ２は、対象物１１０からの反射光を含み、光学系１０３を介して検出部１０４に入射する。検出部１０４は、光Ｌ２に基づく信号を処理部１０５に供給する。検出部１０４は、本発明に係る半導体装置に対応し、光電変換装置、光電変換デバイス等と称されてもよい。処理部１０５は、光源１０１及び検出部１０４を駆動し、検出部１０４からの信号に基づいて、対象物１１０との距離を算出する（該算出の具体的な方法は後述とする。）。なお、装置１００の構成は本例に限られるものではなく、目的等に応じて、本構成の一部は変更されてもよいし、付随的に他の要素が追加されてもよい。例えば、装置１００は撮像装置であり得、検出部１０４は撮像部としても機能しうる。他の例では、装置１００は、測距装置でありうる。
【００１３】
図２は、検出部１０４の構成例を説明するための図である。検出部１０４は、例えば、画素アレイ２１０、駆動部２２０、読出部２３０、出力部２４０および制御部２５０を備える。画素アレイ２１０は、半導体基板上に行列状に（複数の行および複数の列を形成するように）配列された複数の画素ＰＸを含みうる。
【００１４】
本明細書では、装置１００が撮像装置である場合を考えて「画素」と表現するが、「画素」に代替して「センサユニット」（又は単に「ユニット」）と表現されてもよい。また、「画素アレイ」は「センサアレイ」と表現されてもよい。
【００１５】
駆動部２２０は、例えば、各行に配された制御線Ｌ＿ＣＮＴを用いて画素アレイ２１０の各画素ＰＸを行単位で駆動する。該駆動された画素ＰＸは、光Ｌ２に応じた信号を画素信号として列信号線Ｌ＿ＣＯＬを介して出力する。読出部２３０は、列信号線Ｌ＿ＣＯＬを介して出力された画素信号を水平転送し、出力部２４０は、該水平転送された画素信号を前述の処理部１０５に出力する。制御部２５０は、クロック信号等の基準信号に基づいて上記各ユニットを制御する。検出部１０４は、上記駆動部２２０、読出部２３０、出力部２４０および制御部２５０の少なくともいずれかに電力を供給する電力供給部（不図示）等をさらに備えていてもよい。
【００１６】
図３は、単位画素ＰＸの構成例を説明するための図である。画素ＰＸは、例えば、フォトダイオードＰＤ＿Ｎ及びＰＤ＿Ｐ、トランジスタＭＮ１〜ＭＮ６及びＭＰ１〜ＭＰ２、並びに、容量Ｃ１＿Ｎ、Ｃ２＿Ｎ、Ｃ１＿Ｐ及びＣ２＿Ｐを有する。
【００１７】
ＮＭＯＳトランジスタＭＮ１は、フォトダイオードＰＤ＿Ｎのカソードと、ノードｎ１とに電流経路を形成するように配される。フォトダイオードＰＤ＿Ｎのアノードは、電圧Ｖ１に固定される（即ち、電圧Ｖ１を供給する電源ラインに接続される。）。ＰＭＯＳトランジスタＭＰ１は、フォトダイオードＰＤ＿Ｐのアノードと、ノードｎ１とに電流経路を形成するように配される。フォトダイオードＰＤ＿Ｐのカソードは、電圧Ｖ２に固定される。本例では、電圧Ｖ１は−２［Ｖ］程度に設定され、電圧Ｖ２は＋２［Ｖ］程度に設定されうる。フォトダイオードＰＤ＿Ｎは、光電変換部（第１光電変換部）と表現されてもよい。他のフォトダイオードＰＤ＿Ｐについても同様であり、例えば、第２光電変換部と表現されてもよい。
【００１８】
ＮＭＯＳトランジスタＭＮ２は、フォトダイオードＰＤ＿Ｎのカソードと、ノードｎ２とに電流経路を形成するように配される。ＰＭＯＳトランジスタＭＰ２は、フォトダイオードＰＤ＿Ｐのアノードと、ノードｎ２とに電流経路を形成するように配される。
【００１９】
容量Ｃ１＿Ｎ及びＣ２＿Ｎは、Ｐ型半導体領域と、その中に形成されたＮ型半導体領域とで構成されうる（詳細は後述とする。）。容量Ｃ１＿Ｎの一方の端子はノードｎ１に接続され、容量Ｃ１＿Ｎの他方の端子は電圧Ｖ１に固定される。容量Ｃ２＿Ｎの一方の端子はノードｎ２に接続され、容量Ｃ２＿Ｎの他方の端子は電圧Ｖ１に固定される。また、容量Ｃ１＿Ｐ及びＣ２＿Ｐは、Ｎ型半導体領域と、その中に形成されたＰ型半導体領域とで構成されうる（詳細は後述とする。）。容量Ｃ１＿Ｐの一方の端子はノードｎ１に接続され、容量Ｃ１＿Ｐの他方の端子は電圧Ｖ２に固定される。容量Ｃ２＿Ｐの一方の端子はノードｎ２に接続され、容量Ｃ２＿Ｐの他方の端子は電圧Ｖ２に固定される。
【００２０】
容量Ｃ１＿Ｎ及び容量Ｃ１＿Ｐは、ここでは区別して示されるが、これらをまとめて、第１電荷保持部に対応する「容量Ｃ１」と示してもよい。即ち、容量Ｃ１＿Ｎと容量Ｃ１＿Ｐとは、構造上これらを区別することが可能であるため、ここでは個別に図示されたが、いずれもノードｎ１側の反対側において定電圧で固定されるため、これらを合成して等価的に単一の容量成分として見なしてもよい。容量Ｃ１＿ＮにはフォトダイオードＰＤ＿Ｎでの光電変換によって生成された電子が保持され、容量Ｃ１＿ＰにはフォトダイオードＰＤ＿Ｐでの光電変換によって生成された正孔が保持される。容量Ｃ１＿Ｎと容量Ｃ１＿Ｐを合成した容量としての容量Ｃ１には、電子と正孔の差分に相当する電荷量が保持されることになる。容量Ｃ１には、電荷量／静電容量に基づく電位差（電圧）が発生する。したがって、容量Ｃ１＿Ｎ、容量Ｃ１＿Ｐあるいはこれらを合成した容量Ｃ１は、それぞれ、フォトダイオードからの電荷に応じた電圧を保持し、換言すると、該電荷を電圧に変換する電荷電圧変換部として作用する。同様に、容量Ｃ２＿Ｎ及び容量Ｃ２＿Ｐをまとめて、第２電荷保持部に対応する「容量Ｃ２」と示してもよく、容量Ｃ２＿Ｎ、容量Ｃ２＿Ｐ及びこれらを合成した容量Ｃ２を電荷電圧変換部として用いることもできる。
【００２１】
トランジスタＭＮ１及びＭＰ１のゲートには、制御線Ｌ＿ＣＮＴを介して制御信号ＴＸ１が供給される。例えば、信号ＴＸ１がハイレベルのとき、トランジスタＭＮ１は導通状態となり、一方で、トランジスタＭＰ１は非導通状態となる。また、例えば、信号ＴＸ１がローレベルのとき、トランジスタＭＮ１は非導通状態となり、一方で、トランジスタＭＰ１は導通状態となる。同様に、トランジスタＭＮ２及びＭＰ２のゲートには、制御線Ｌ＿ＣＮＴを介して制御信号ＴＸ２が供給される。
【００２２】
トランジスタＭＮ３は、ノードｎ１と電圧Ｖ０の電源ラインとの間に電流経路を形成するように配される。トランジスタＭＮ３のゲートには、制御線Ｌ＿ＣＮＴを介して制御信号ＲＥＳ１が供給され、トランジスタＭＮ３は、信号ＲＥＳ１に応答して容量Ｃ１＿Ｎ及びＣ１＿Ｐを初期化する。同様に、トランジスタＭＮ４は、ノードｎ２と電圧Ｖ０の電源ラインとの間に電流経路を形成するように配され、制御信号ＲＥＳ２に応答して容量Ｃ２＿Ｎ及びＣ２＿Ｐを初期化する。本例では、電圧Ｖ０は０［Ｖ］に設定されうる。
【００２３】
なお、本例では、トランジスタＭＮ３及びＭＮ４には互いに異なる制御信号ＲＥＳ１及びＲＥＳ２がそれぞれ供給される態様を例示したが、他の例では、これらには共通の制御信号が供給されてもよい。また、本例では、トランジスタＭＮ３及びＭＮ４のいずれもが電圧Ｖ０に固定される態様を例示したが、他の例では、これらは互いに異なる電圧に固定されてもよい。
【００２４】
トランジスタＭＮ５は、ノードｎ１の電圧に応じてソースフォロワ動作を行う。トランジスタＭＮ６は、制御線Ｌ＿ＣＮＴを介して供給される制御信号ＳＥＬに応答して、トランジスタＭＮ５のソースの電圧に応じた信号を画素信号として列信号線Ｌ＿ＣＯＬに出力する。トランジスタＭＮ５及びＭＮ６は、信号生成部に対応し、本例では、これらのいずれにもＮＭＯＳトランジスタが用いられるが、ＰＭＯＳトランジスタが用いられてもよい。該信号生成部は、画素信号を画素外に出力するための回路部として作用し、信号出力部（或いは、単に出力部）等と称されてもよい。
【００２５】
このように画素ＰＸ内に２種類の光電変換部に加えて、電荷電圧変換部および信号生成部を設けた構造によれば、電子および正孔に応じた電荷量に基づく信号を画素ＰＸから出力できる。そのため、半導体装置の最終出力部まで電子あるは正孔を転送する場合にくらべて、電子および正孔に応じた電荷量の検出を高速化することができる。画素ＰＸの構成が上述の例に限られないことは言うまでもなく、該構成の一部は必要に応じて適切に変更されればよい。例えば、本例では、フォトダイオード（ＰＤ＿Ｎ等）の電荷を転送トランジスタ（ＭＮ１等）により容量（Ｃ１等）に転送し、該転送された電荷に応じた信号を、トランジスタ（ＭＮ５等）を介して画素信号として出力する構成を例示した。しかし、他の例では、フォトダイオード（ＰＤ＿Ｎ等）と容量（Ｃ１等）とは転送トランジスタ（ＭＮ１等）を介さずに直接的に接続されてもよい。また、他の例では、転送トランジスタ（ＭＮ１等）と容量（Ｃ１等）との間に他のトランジスタが更に配されてもよい。即ち、容量（Ｃ１等）は、フォトダイオード（ＰＤ＿Ｎ等）で発生し蓄積された電荷又はそれに応じた電圧を保持し、それを後段の回路部に提供するように構成されればよい。
【００２６】
図４（ａ）〜（ｄ）は、ＴＯＦ法に基づく測距法を行う際の単位画素ＰＸの駆動方法の例を説明するためのタイミングチャートである（横軸は時間軸を示す。）。図４（ａ）及び（ｂ）は、制御信号ＴＸ１及びＴＸ２の波形をそれぞれ示している（縦軸は信号レベルを示す。）。信号ＴＸ１がハイレベル（正電圧）のときに、トランジスタＭＮ１は導通状態になり、トランジスタＭＰ１は非導通状態になる。また、信号ＴＸ１がローレベル（負電圧）のときに、トランジスタＭＰ１は導通状態になり、トランジスタＭＮ１は非導通状態になる。なお、信号ＴＸ１が０［Ｖ］のとき、トランジスタＭＮ１及びＭＰ１のいずれも非導通状態になるものとする。信号ＴＸ２についても同様である。
【００２７】
図４（ｃ）は、光Ｌ１及びＬ２の光量の波形を示している（縦軸は光量を示す。）。前述のとおり、光Ｌ１は光源１０１の発生光であり、図示されるように、光源１０１の点灯（オン）と消灯（オフ）とを所定の周期で繰り返す。また、光Ｌ２は、検出部１０４が受ける受光光であり、対象物１１０からの反射光だけでなく、外部環境の光である環境光を含みうる。そのため、図中では、受光光Ｌ２について、０でないローレベルであって光源１０１の消灯に対応するローレベルと、それより高いレベルのハイレベルであって光源１０１の点灯に対応するハイレベルとを示している。また、受光光Ｌ２には、光Ｌ１に対して、対象物１１０との距離に相当する遅延（位相差）が発生する。
【００２８】
図４（ａ）〜（ｃ）から分かるように、信号ＴＸ１及びＴＸ２のハイレベル／ローレベルの周期は、光源１０１の点灯／消灯の周期に同期される。本例では、信号ＴＸ１又はＴＸ２を受けるトランジスタＭＮ１〜ＭＮ２及びＭＰ１〜ＭＰ２の個々の導通状態／非導通状態の切り替えは、光源１０１の点灯／消灯の切り替えのタイミングと略同時に為される。
【００２９】
図４（ｄ）は、ノードｎ１の電圧ＶＦＤ１（具体的には、容量Ｃ１＿Ｎ及びＣ１＿Ｐの電圧）と、ノードｎ２の電圧ＶＦＤ２（具体的には、容量Ｃ２＿Ｎ及びＣ２＿Ｐの電圧）とを示している（縦軸は電圧値を示す。）。即ち、電圧ＶＦＤ１は、容量Ｃ１に保持された電荷量に対応し、電圧ＶＦＤ２は、容量Ｃ２に保持された電荷量に対応する。
【００３０】
最初に（時刻ｔ０の前）、トランジスタＭＮ３〜ＭＮ４により容量Ｃ１＿Ｎ及びＣ１＿Ｐ並びにＣ２＿Ｎ及びＣ２＿Ｐを初期化し、即ち、電圧ＶＦＤ１及びＶＦＤ２を初期化する。本例（Ｖ０＝０［Ｖ］、Ｖ１＝−２［Ｖ］、Ｖ２＝＋２［Ｖ］）では、電圧ＶＦＤ１及びＶＦＤ２の初期値は、実質的に０［Ｖ］である。これと共に、トランジスタＭＮ１〜ＭＮ２及びＭＰ１〜ＭＰ２を導通状態にすることにより、フォトダイオードＰＤ＿Ｎ及びＰＤ＿Ｐは初期化される。例えば、初期化後のフォトダイオードＰＤ＿Ｎのカソード電圧は−１［Ｖ］程度となり、初期化後のフォトダイオードＰＤ＿Ｐのアノード電圧は＋１［Ｖ］程度となる。
【００３１】
時刻ｔ０で、光源１０１を点灯する。また、時刻ｔ０では、信号ＴＸ１をハイレベルにすると共に信号ＴＸ２をローレベルにし、トランジスタＭＮ１及びＭＰ２が導通状態になり且つトランジスタＭＮ２及びＭＰ１が非導通状態になる。即ち、フォトダイオードＰＤ＿Ｎは、トランジスタＭＮ１により容量Ｃ１＿Ｎに接続され、また、フォトダイオードＰＤ＿Ｐは、トランジスタＭＰ２より容量Ｃ２＿Ｐに接続される。その後の時刻ｔ１において、受光光Ｌ２がハイレベルになる。
【００３２】
ここで、時刻ｔ０〜ｔ１の期間では、受光光Ｌ２がローレベル（０ではない）であるから、容量Ｃ１＿Ｎには、フォトダイオードＰＤ＿Ｎで発生し蓄積された電子であって光Ｌ２のローレベルの光量に応じた電子が転送される。同様に、容量Ｃ１＿Ｐには、フォトダイオードＰＤ＿Ｐで発生し蓄積された正孔であって光Ｌ２のローレベルの光量に応じた正孔が転送される。よって、図４（ｄ）に図示されるように、時刻ｔ１では、電圧ＶＦＤ１は、該転送された電子に応じた電圧になり、同様に、電圧ＶＦＤ２は、該転送された正孔に応じた電圧になる。
【００３３】
時刻ｔ１で受光光Ｌ２がハイレベルになるため、時刻ｔ１以降（後述の時刻ｔ２まで）のフォトダイオードＰＤ＿Ｎでの電子の発生量、及び、フォトダイオードＰＤ＿Ｐでの正孔の発生量は、それぞれ、時刻ｔ０〜ｔ１の期間に比べて大きくなる。即ち、時刻ｔ１〜ｔ２の電圧ＶＦＤ１及びＶＦＤ２の電圧の変化量は、それぞれ、時刻ｔ０〜ｔ１の期間に比べて大きくなる。
【００３４】
時刻ｔ２では、光源１０１を消灯する。また、時刻ｔ２では、信号ＴＸ１をローレベルにすると共に信号ＴＸ２をハイレベルにし、トランジスタＭＮ１及びＭＰ２が非導通状態になり且つトランジスタＭＮ２及びＭＰ１が導通状態になる。即ち、フォトダイオードＰＤ＿Ｎは、トランジスタＭＮ２により容量Ｃ２＿Ｎに接続され、また、フォトダイオードＰＤ＿Ｐは、トランジスタＭＰ１により容量Ｃ１＿Ｐに接続される。
【００３５】
これにより、時刻ｔ２以降（後述の時刻ｔ３まで）、容量Ｃ１＿Ｐには、フォトダイオードＰＤ＿Ｐで発生し蓄積された正孔であって光Ｌ２のハイレベルの光量に応じた正孔が転送される。ここで、該容量Ｃ１＿Ｐに転送された正孔と、時刻ｔ０〜ｔ２の期間に容量Ｃ１＿Ｎに転送された電子とは、これらが再結合することにより消滅する。そのため、電圧ＶＦＤ１は上がる（前述のとおり、容量Ｃ１＿Ｎと容量Ｃ１＿Ｐとは単一の容量Ｃ１に対応するため、電圧ＶＦＤ１は、単に容量Ｃ１への正孔の転送によって上がるとも言える。）。同様に、時刻ｔ２〜ｔ３では、容量Ｃ２＿Ｎには、フォトダイオードＰＤ＿Ｎで発生し蓄積された電子であって光Ｌ２のハイレベルの光量に応じた電子が転送され、電圧ＶＦＤ２は下がる。
【００３６】
その後、時刻ｔ３で受光光Ｌ２がローレベルになるため、時刻ｔ３以降（後述の時刻ｔ４まで）のフォトダイオードＰＤ＿Ｎでの電子の発生量、及び、フォトダイオードＰＤ＿Ｐでの正孔の発生量は、それぞれ、時刻ｔ２〜ｔ３の期間に比べて小さくなる。即ち、時刻ｔ３〜ｔ４の電圧ＶＦＤ１及びＶＦＤ２の電圧の変化量は、それぞれ、時刻ｔ２〜ｔ３の期間に比べて小さくなる。
【００３７】
時刻ｔ４では、再び、光源１０１を点灯し、また、信号ＴＸ１をハイレベルにすると共に信号ＴＸ２をローレベルにする。即ち、時刻ｔ０〜ｔ４を１周期として、時刻ｔ４以降では、上述の一連の動作が周期的に繰り返される。なお、１周期分の期間は、１０［ｎｓｅｃ］〜１００［ｎｓｅｃ］程度である。
【００３８】
上述の一連の動作を繰り返すことにより、電圧ＶＦＤ１（ＶＦＤ２）は、徐々に初期値（本例では０［Ｖ］）からシフトしていく。例えば、図４（ｃ）の例のように、受光光Ｌ２の光Ｌ１に対する遅延量が小さい場合（上述の一連の動作の周期を周期Ｔとして、該遅延量がＴ／４よりも小さい場合）には、電圧ＶＦＤ１は下がっていく（電圧ＶＦＤ２は上がっていく）。これに対して、受光光Ｌ２の光Ｌ１に対する遅延量が大きい場合（該遅延量がＴ／４よりも大きい場合）には、電圧ＶＦＤ１は上がっていく（電圧ＶＦＤ２は下がっていく）。なお、受光光Ｌ２の光Ｌ１に対する遅延量がＴ／４と略等しい場合には、電圧ＶＦＤ１（ＶＦＤ２）は実質的に初期値（本例では０［Ｖ］）のままである。よって、上述の一連の動作を繰り返した後の電圧ＶＦＤ１（ＶＦＤ２）に基づいて、ＴＯＦ法に基づく測距を行うことができる。
【００３９】
本例では、電圧ＶＦＤ１に応じた信号をトランジスタＭＮ５及びＭＮ６により画素信号として読み出す態様を例示したが、他の例では、電圧ＶＦＤ２に応じた信号を読み出してもよい。電圧ＶＦＤ１及びＶＦＤ２の一方のみに応じた信号を読み出す場合には、トランジスタＭＮ１〜ＭＮ４及びＭＰ１〜ＭＰ２のうち該読み出しに用いられないトランジスタは配置されなくてもよい。また、他の例では、電圧ＶＦＤ１に応じた信号および電圧ＶＦＤ２に応じた信号の双方を読み出し、これら双方を用いてＳＮ比を向上させることも可能である。
【００４０】
以下、添付図面を参照しながら画素ＰＸの構造のいくつかの例を述べる。
【００４１】
（第１の例）
図５（ａ）〜（ｄ）を参照しながら画素ＰＸの構造の第１の例を述べる。図５（ａ）は、平面視（半導体基板の上面又はそれに平行な面に対する平面視。以下、単に「平面視」という。）における画素ＰＸのレイアウト図である。図５（ｂ）は、カットラインＢ１−Ｂ２での断面構造を示す模式図である。図５（ｃ）は、カットラインＣ１−Ｃ２での断面構造を示す模式図である。図５（ｄ）は、カットラインＤ１−Ｄ２での断面構造を示す模式図である。図中では、本構造の理解を容易にするため、Ｘ方向（第１方向に対応）と、それと交差するＹ方向（第２方向に対応）と、Ｘ方向及びＹ方向で形成される平面と交差するＺ方向とを用いて各図の対応関係を示している。なお、Ｘ方向及びＹ方向は、前述の画素アレイ２１０の行方向及び列方向にそれぞれ対応してもよい。
【００４２】
例えば、半導体基板の少なくとも一部であるＮ型半導体領域ＲＮ１の中に、Ｐ型半導体領域ＲＰ１が形成されている。ここで、「Ｎ型領域ＲＮ１の中に形成されている」とは「Ｎ型領域ＲＮ１に取り囲まれている」ことを示す。即ち、Ｐ型領域ＲＰ１はＮ型領域ＲＮ１に取り囲まれている。以下の他の領域の説明についても同様である。
【００４３】
Ｐ型領域ＲＰ１には、前述のフォトダイオードＰＤ＿Ｎ、トランジスタＭＮ１及びＭＮ２、並びに、容量Ｃ１＿Ｎ及びＣ２＿Ｎが形成される。例えば、フォトダイオードＰＤ＿Ｎは、Ｐ型領域ＲＰ１の中にＮ型半導体領域ＲＮ２が形成されて成る。容量Ｃ１＿Ｎは、Ｐ型領域ＲＰ１の中にＮ型のフローティングディフュージョンＦＤ１＿Ｎが形成されて成り、同様に、容量Ｃ２＿Ｎは、Ｐ型領域ＲＰ１の中にＮ型のフローティングディフュージョンＦＤ２＿Ｎが形成されて成る。
【００４４】
なお、フォトダイオードＰＤ＿ＮのカソードであるＮ型領域ＲＮ２は、トランジスタＭＮ１のソースに対応し（ソースと一体であり）、フローティングディフュージョンＦＤ２＿Ｎは、トランジスタＭＮ１のドレインに対応する（ドレインと一体である。）。この観点から、電荷転送用のＭＯＳトランジスタであるトランジスタＭＮ１は、転送部（第１転送部）と表現されてもよい。他のトランジスタＭＮ２、ＭＰ１及びＭＰ２についても同様であり、例えば、第２〜第４転送部とそれぞれ表現されてもよい。
【００４５】
トランジスタＭＮ１のゲートに対応する電極ＧＴＸ１は、平面視におけるフローティングディフュージョンＦＤ１＿ＮとＮ型領域ＲＮ２との間かつ半導体基板上に絶縁膜Ｆを介して配されている。同様に、トランジスタＭＮ２のゲートに対応する電極ＧＴＸ２は、平面視におけるフローティングディフュージョンＦＤ２＿ＮとＮ型領域ＲＮ２との間かつ半導体基板上に絶縁膜Ｆを介して配されている。
【００４６】
Ｎ型領域ＲＮ１には、前述のフォトダイオードＰＤ＿Ｐ、トランジスタＭＰ１及びＭＰ２、並びに、容量Ｃ１＿Ｐ及びＣ２＿Ｐが形成される。例えば、フォトダイオードＰＤ＿Ｐは、Ｎ型領域ＲＮ１の中にＰ型半導体領域ＲＰ２が形成されて成る。容量Ｃ１＿Ｐは、Ｎ型領域ＲＮ１の中にＰ型のフローティングディフュージョンＦＤ１＿Ｐが形成されて成り、同様に、容量Ｃ２＿Ｐは、Ｎ型領域ＲＮ１の中にＰ型のフローティングディフュージョンＦＤ２＿Ｐが形成されて成る。フローティングディフュージョンＦＤ１＿Ｐはコンタクトプラグや配線などの導電体を介して、フローティングディフュージョンＦＤ１＿Ｎに接続されている。これにより、フローティングディフュージョンＦＤ１＿ＮとフローティングディフュージョンＦＤ１＿Ｐとが互いに電気的に接続されて、上述した合成容量Ｃ１を構成している。電極ＧＴＸ１は、トランジスタＭＮ１のゲートの他、トランジスタＭＰ１のゲートにも対応しており、即ち、トランジスタＭＮ１のゲートとトランジスタＭＰ１のゲートとは電極ＧＴＸ１により共通に形成されている。同様に、電極ＧＴＸ２は、トランジスタＭＰ２のゲートにも対応している。なお、ゲート電極ＧＴＸ１（ＧＴＸ２）は共通に形成されなくてもよく、トランジスタＭＮ１及びＭＰ１（ＭＮ２及びＭＰ２）の個々に対応する電極が個別に形成されてもよい。
【００４７】
図５（ａ）において、フォトダイオードＰＤ＿Ｎ、トランジスタＭＮ１及びＭＮ２、並びに、容量Ｃ１＿Ｎ及びＣ２＿Ｎの各素子が配された領域を、第１領域ＲＡと示す。また、フォトダイオードＰＤ＿Ｐ、トランジスタＭＰ１及びＭＰ２、並びに、容量Ｃ１＿Ｐ及びＣ２＿Ｐの各素子が配された領域を、第２領域ＲＢと示す。
【００４８】
領域ＲＡと領域ＲＢとは、例えば、図示されているようにＸ方向で並んでおり、これらが構造面または電気特性面において互いに対称な関係になるように構成されるとよい。例えば、領域ＲＡについて、フォトダイオードＰＤ＿Ｎ、トランジスタＭＮ１及びＭＮ２、並びに、容量Ｃ１＿Ｎ及びＣ２＿Ｎは、Ｙ方向に沿って配される。例えば、フォトダイオードＰＤ＿Ｎは、容量Ｃ１＿Ｎ及びＣ２＿Ｎの間に配される。ここでは、読み出しの対象となる容量Ｃ１＿Ｎが、トランジスタＭＮ３〜ＭＮ６の各素子が配された第３領域ＲＣ側に位置し、容量Ｃ２＿Ｎが、それと反対側に位置するが、これらは逆でもよい。そして、容量Ｃ１＿ＮとフォトダイオードＰＤ＿Ｎとの間にトランジスタＭＮ１が配され、容量Ｃ２＿ＮとフォトダイオードＰＤ＿Ｎとの間にトランジスタＭＮ２が配される。領域ＲＢ（フォトダイオードＰＤ＿Ｐ、トランジスタＭＰ１及びＭＰ２、並びに、容量Ｃ１＿Ｐ及びＣ２＿Ｐ）についても同様である。そして、フォトダイオードＰＤ＿Ｎ、トランジスタＭＮ１及びＭＮ２、並びに、容量Ｃ１＿Ｎ及びＣ２＿Ｎは、フォトダイオードＰＤ＿Ｐ、トランジスタＭＰ１及びＭＰ２、並びに、容量Ｃ１＿Ｐ及びＣ２＿Ｐと、Ｘ方向で、それぞれ並ぶように配されうる。
【００４９】
図５（ａ）から分かるように、領域ＲＡの各素子（フォトダイオードＰＤ＿Ｎ等）及び領域ＲＢの各素子（フォトダイオードＰＤ＿Ｐ等）は、同一（単一）の活性領域に形成されている。活性領域は、半導体部材において１以上の回路素子及びそれらにより構成される回路部を実質的に形成する領域であり、例えば、平面視において、半導体基板の中に配された絶縁体である素子分離部Ｐ＿ＩＳＯによって区画された領域である。即ち、本例では、領域ＲＡと領域ＲＢとは素子分離部Ｐ＿ＩＳＯによって分離されていない。
【００５０】
上述の領域ＲＡ及びＲＢからＹ方向に離れた位置には、トランジスタＭＮ３〜ＭＮ６に対応する要素ないし部分の個々が配されている。図中の電極ＧＲＥＳ１、ＧＲＥＳ２、ＧＳＦ及びＧＳＥＬは、それぞれ、トランジスタＭＮ３、ＭＮ４、ＭＮ５及びＭＮ６のゲートに対応する。フローティングディフュージョンＦＤ１＿ＮおよびフローティングディフュージョンＦＤ１＿Ｐは、コンタクトプラグや配線などの導電体を介してトランジスタＭＮ５の電極ＧＳＦに接続されている。
【００５１】
なお、図５（ｂ）及び（ｃ）に示されるＰ型領域ＲＰ３は、トランジスタＭＮ３〜ＭＮ６のＰ型ウェルに対応し、本例ではＰ型領域ＲＰ１及びＲＰ３は互いに独立した（Ｎ型領域ＲＮ１により分離された）態様を示すが、これらは一体に形成されてもよい。
【００５２】
トランジスタＭＮ３〜ＭＮ６の各素子が配された第３領域ＲＣは、上述の領域ＲＡと領域ＲＢとの双方から、素子分離部Ｐ＿ＩＳＯによって電気的に分離されている。素子分離部Ｐ＿ＩＳＯは、例えば酸化シリコン等の絶縁性の材料で構成され得、半導体基板の上面より深い位置まで延在するように配されうる。素子分離部Ｐ＿ＩＳＯは、ここで例示されるＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）でもよいし、他の例では、ＬＯＣＯＳ（Ｌｏｃａｌ  Ｏｘｉｄａｔｉｏｎ  ｏｆ  Ｓｉｌｉｃｏｎ）法で形成されてもよい。また、素子分離部Ｐ＿ＩＳＯは、画素ＰＸの外縁に沿ってＸ方向およびＹ方向に延在し得、該画素ＰＸをその隣接画素ＰＸから電気的に分離しうる。
【００５３】
本構造では、領域ＲＡの素子（フォトダイオードＰＤ＿Ｎ等）と、領域ＲＢの素子（フォトダイオードＰＤ＿Ｐ等）とは、Ｐ型領域ＲＰ１とＮ型領域ＲＮ１とにより形成されるＰＮ接合によって電気的に分離されている。本構造によると、これらの分離にＳＴＩ等の素子分離部を用いる場合に比べて、例えば、フォトダイオードＰＤ＿Ｎ及びＰＤ＿Ｐのサイズを大きくすることができる。また、詳細は後の例を参照しながら述べるが、本構造によると、これらの分離にＳＴＩ等の素子分離部を用いる場合に比べて、例えば、暗電流に起因するノイズ成分を低減させ、及び／又は、ブレークダウンに対する耐圧を向上させることもできる。
【００５４】
一方、領域ＲＣの素子（ＮＭＯＳトランジスタＭＮ３〜ＭＮ６）は、ＳＴＩ等の素子分離部Ｐ＿ＩＳＯによって、上記領域ＲＡの素子及び領域ＲＢの素子の双方から電気的に分離されている。本構造によると、例えば、領域ＲＡの素子と領域ＲＢの素子との構造上または電気特性上の対称性を維持しながら、領域ＲＣの素子を、領域ＲＡの素子及び領域ＲＢの素子の双方から電気的に分離することができる。
【００５５】
本構造によると、素子分離部Ｐ＿ＩＳＯを設けているために、同一基板上に極性や導電型が互いに異なる複数の素子が混在する構成において、該複数の素子の個々を適切に電気的に分離するのに有利である。そのため、画素ＰＸに光電変換部（フォトダイオードＰＤ＿Ｎ、ＰＤ＿Ｐ）と回路部を配置することができる。ここでは、複数の素子として、ＮＭＯＳトランジスタＭＮ１〜ＭＮ６、ＰＭＯＳトランジスタＭＰ１〜ＭＰ２、電子の発生および蓄積に寄与するフォトダイオードＰＤ＿Ｎ、正孔の発生および蓄積に寄与するフォトダイオードＰＤ＿Ｐ等を例示した。しかし、該複数の素子は、これらに限られるものではなく、必要に応じて、付随的に他の素子をさらに含みうる。
【００５６】
（第２の例）
図６（ａ）〜（ｄ）を参照しながら画素ＰＸの構造の第２の例を述べる。なお、本例と第１の例と対比できるように、本例の図６（ａ）〜（ｄ）は第１の例の図５（ａ）〜（ｄ）にそれぞれ対応するように示される。
【００５７】
本例は、主に、素子分離部Ｐ＿ＩＳＯが平面視においてフローティングディフュージョンＦＤ１＿Ｎ等を取り囲むように延在している、という点で前述の第１の例と異なる。より具体的には、図６（ａ）に示されるように、素子分離部Ｐ＿ＩＳＯは、フローティングディフュージョンＦＤ１＿Ｎ、ＦＤ２＿Ｎ、ＦＤ１＿Ｐ及びＦＤ２＿Ｐの個々を取り囲むように延在する部分Ｐ＿ＩＳＯａを含む。例えばフローティングディフュージョンＦＤ１＿Ｎに着目すると、素子分離部Ｐ＿ＩＳＯは、平面視において、フローティングディフュージョンＦＤ１＿Ｎの外縁（Ｎ型領域ＲＮ２に近接している側を除く。）に沿って延在している。例えば、図中に示された部分Ｐ＿ＩＳＯａの１つは、平面視におけるフローティングディフュージョンＦＤ１＿Ｎ及びＦＤ１＿Ｐの間に、これらを電気的に分離するように延在する部分である。また、部分Ｐ＿ＩＳＯａの他の１つは、平面視におけるフローティングディフュージョンＦＤ２＿Ｎ及びＦＤ２＿Ｐの間に、これらを電気的に分離するように延在する部分である。
【００５８】
ＳＴＩ等による素子分離は、例えば、ＰＮ接合による素子分離に比べてリーク電流等の低減において有利である。そのため、本構造によると、前述の第１の例と同様の効果が得られうる他、例えば、フローティングディフュージョンＦＤ１＿Ｎ及びＦＤ１＿Ｐの間、並びに、フローティングディフュージョンＦＤ２＿Ｎ及びＦＤ２＿Ｐの間を適切に分離することができる。
【００５９】
（第３の例）
図７（ａ）〜（ｄ）を参照しながら画素ＰＸの構造の第３の例を述べる。なお、本例と第１の例と対比できるように、本例の図７（ａ）〜（ｄ）は第１の例の図５（ａ）〜（ｄ）にそれぞれ対応するように示される。
【００６０】
本例は、素子分離部Ｐ＿ＩＳＯが第１領域ＲＡ及び第２領域ＲＢのそれぞれにおける活性領域を取り囲むように延在している、という点で前述の第１の例と異なる（領域ＲＡ及びＲＢについては図５（ａ）参照）。即ち、本例では、領域ＲＡ及びＲＢは素子分離部Ｐ＿ＩＳＯによって互いに分離されている。
【００６１】
ここで、半導体基板に素子分離部Ｐ＿ＩＳＯを形成した場合、素子分離部Ｐ＿ＩＳＯとそれに接する半導体部材との間の境界部には、該半導体部材のダングリングボンド（未結合手）等の格子欠陥が存在する。この格子欠陥は、フォトダイオード（ＰＤ＿Ｎ等）に暗電流等のノイズ成分をもたらしうるため、例えば、前述のＴＯＦ法による測距の精度の低下の原因となりうる。同様に、この格子欠陥は、フローティングディフュージョン（ＦＤ１＿Ｎ等）にもノイズ成分をもたらしうる。
【００６２】
そこで、上記格子欠陥による影響を低減するため、本例では、図７（ａ）及び（ｄ）に図示されるように、素子分離部Ｐ＿ＩＳＯの側面及び底面に沿って不純物領域ＲＰ＿ＣＳ１〜ＰＲ＿ＣＳ４及びＲＮ＿ＣＳ１〜ＲＮ＿ＣＳ４を形成する。これら不純物領域ＲＰ＿ＣＳ１等は、ある導電型の半導体部材における電荷の移動経路を、それと異なる導電型の領域によって、（例えば素子分離部Ｐ＿ＩＳＯ及びその近傍から離れるように）制限することから「チャネルストッパ」とも称されうる。
【００６３】
具体的には、領域ＲＰ＿ＣＳ１は、Ｎ型領域ＲＮ２の一方の側面に、素子分離部Ｐ＿ＩＳＯの側面に接するように形成されたＰ型の高濃度不純物領域である。また、領域ＲＰ＿ＣＳ２は、Ｎ型領域ＲＮ２の他方の側面に、素子分離部Ｐ＿ＩＳＯの側面に接するように形成されたＰ型の高濃度不純物領域である。本例では、Ｐ型領域ＲＰ＿ＣＳ１及びＲＰ＿ＣＳ２は、Ｐ型不純物濃度が互いに略等しい。同様に、領域ＲＮ＿ＣＳ１は、Ｐ型領域ＲＰ２の一方の側面に、素子分離部Ｐ＿ＩＳＯの側面に接するように形成されたＮ型の高濃度不純物領域である。また、領域ＲＮ＿ＣＳ２は、Ｐ型領域ＲＰ２の他方の側面に、素子分離部Ｐ＿ＩＳＯの側面に接するように形成されたＮ型の高濃度不純物領域である。本例では、Ｎ型領域ＲＮ＿ＣＳ１及びＲＮ＿ＣＳ２は、Ｎ型不純物濃度が互いに略等しい。
【００６４】
また、領域ＲＰ＿ＣＳ３は、Ｐ型領域ＲＰ＿ＣＳ１と接し且つ素子分離部Ｐ＿ＩＳＯの底面と接するように形成されたＰ型不純物領域であり、Ｐ型領域ＲＰ＿ＣＳ１に対してＰ型不純物濃度が低い。領域ＲＰ＿ＣＳ４は、Ｐ型領域ＲＰ＿ＣＳ２と接し且つ素子分離部Ｐ＿ＩＳＯの底面と接するように形成されたＰ型不純物領域であり、Ｐ型領域ＲＰ＿ＣＳ２に対してＰ型不純物濃度が低い。本例では、Ｐ型領域ＲＰ＿ＣＳ３及びＲＰ＿ＣＳ４は、Ｐ型不純物濃度が互いに略等しい。同様に、領域ＲＮ＿ＣＳ３は、Ｎ型領域ＲＮ＿ＣＳ１と接し且つ素子分離部Ｐ＿ＩＳＯの底面と接するように形成されたＮ型不純物領域であり、Ｎ型領域ＲＮ＿ＣＳ１に対してＮ型不純物濃度が低い。領域ＲＮ＿ＣＳ４は、Ｎ型領域ＲＮ＿ＣＳ２と接し且つ素子分離部Ｐ＿ＩＳＯの底面と接するように形成されたＮ型不純物領域であり、Ｎ型領域ＲＮ＿ＣＳ２に対してＮ型不純物濃度が低い。本例では、Ｎ型領域ＲＮ＿ＣＳ３及びＲＮ＿ＣＳ４は、Ｎ型不純物濃度が互いに略等しい。
【００６５】
ここで、図７（ｄ）に示されるように、Ｐ型領域ＲＰ＿ＣＳ４とＮ型領域ＲＮ＿ＣＳ４とは、素子分離部Ｐ＿ＩＳＯの底面のＮ型領域ＲＮ２側の一部（第１部分）と、Ｐ型領域ＲＰ２側の一部（第２部分）とにそれぞれ対応し、互いに隣接ないし近接している。しかし、前述のとおり、領域ＲＰ＿ＣＳ４及びＲＮ＿ＣＳ４の不純物濃度は、比較的（高濃度不純物領域ＲＰ＿ＣＳ２及びＲＮ＿ＣＳ２に比べて）低く設定されている。そのため、領域ＲＰ＿ＣＳ４及びＲＮ＿ＣＳ４の間で生じうる電界の強さは、これらが高濃度不純物領域ＲＰ＿ＣＳ２及びＲＮ＿ＣＳ２と同程度の不純物濃度で形成された場合に比べて小さい。よって、本構造によると、領域ＲＰ＿ＣＳ４及びＲＮ＿ＣＳ４の間で生じうるブレークダウンに対する耐圧を向上させることができる。また、本構造の画素ＰＸにおいて、Ｐ型領域ＲＰ＿ＣＳ３（Ｎ型領域ＲＮ＿ＣＳ３）は、隣接画素のＮ型領域ＲＮ＿ＣＳ３（Ｐ型領域ＲＰ＿ＣＳ３）と隣接しうるため、Ｐ型領域ＲＰ＿ＣＳ３及びＮ型領域ＲＮ＿ＣＳ３についても同様のことが言える。
【００６６】
よって、本構造によると、前述の第１の例と同様の効果が得られうると共に、領域ＲＡ及びＲＢの分離にＳＴＩ等の素子分離部を用いた場合でも、暗電流に起因するノイズ成分を低減させ、及び／又は、ブレークダウンに対する耐圧を向上させることができる。また、本構造によると、トランジスタＭＮ１〜ＭＮ２及びＭＰ１〜ＭＰ２のチャネル幅が該素子分離部によって規定されるため、トランジスタＭＮ１〜ＭＮ２及びＭＰ１〜ＭＰ２の設計（例えば、チャネル幅等のパラメータの決定）にも有利である。
【００６７】
ここでは、平面視において、高濃度不純物領域ＲＰ＿ＣＳ１等が、フォトダイオード（ＰＤ＿Ｎ等）およびフローティングディフュージョン（ＦＤ１＿Ｎ等）のいずれをも含む領域にわたって、Ｙ方向に延在する態様を例示した。しかし、高濃度不純物領域ＲＰ＿ＣＳ１等は、本例の形状に限られず、例えば、フォトダイオードおよびフローティングディフュージョンのうちのフォトダイオードを含む領域にわたって（即ち、電極ＧＴＸ１及びＧＴＸ２の間に）、Ｙ方向に延在してもよい。他の例では、高濃度不純物領域ＲＰ＿ＣＳ１等は、Ｘ方向にも延在してもよく、即ち、領域ＲＡ及びＲＢのそれぞれの活性領域の外縁に沿って環状に形成されてもよい。
【００６８】
図８（ａ）〜（ｊ）は、本構造の形成方法の例の各工程における様子を説明するための模式図である。図８（ａ）の工程では、Ｎ型領域ＲＮ１の上に、開口を有する第１フォトレジストＰＲ１を形成し、フォトレジストＰＲ１を用いたエッチングによって、Ｎ型領域ＲＮ１にトレンチＴＲ１を形成する。フォトレジストＰＲ１の開口の位置は、前述の素子分離部Ｐ＿ＩＳＯの一部の位置に対応する。
【００６９】
図８（ｂ）の工程では、フォトレジストＰＲ１の開口を介して、トレンチＴＲ１の中にＮ型不純物（リン、ヒ素等）を注入し、Ｎ型高濃度不純物領域ＲＮ＿ＣＳ１を形成する。該注入の方向とフォトレジストＰＲ１の上面とが成す角θ１（以下「注入角」という。）は、Ｎ型不純物がトレンチＴＲ１の一方の側面に注入されるように、トレンチＴＲ１の幅及び深さ並びにフォトレジストＰＲ１の厚さに基づいて決定されればよい。
【００７０】
図８（ｃ）の工程では、フォトレジストＰＲ１の開口を介して、図８（ｂ）の工程でのドーズ量よりも小さいドーズ量で、トレンチＴＲ１の中にＮ型不純物を注入し、Ｎ型不純物領域ＲＮ＿ＣＳ３を形成する。本工程での注入角θ２は、Ｎ型不純物がトレンチＴＲ１の底面における一方の側に注入されるように、トレンチＴＲ１の幅及び深さ並びにフォトレジストＰＲ１の厚さに基づいて決定されればよい。なお、本工程での注入エネルギーは、必要に応じて、図８（ｂ）の工程での注入エネルギーから変更されてもよい。
【００７１】
図８（ｄ）の工程では、図８（ｂ）の工程と同様の手順で、トレンチＴＲ１の他方の側面（図８（ｂ）の工程でＮ型不純物が注入された側面とは反対側の側面）にＰ型不純物（ボロン等）を注入し、Ｐ型高濃度不純物領域ＲＰ＿ＣＳ１を形成する。本工程での注入角θ３は、注入角θ１と略等しい。
【００７２】
図８（ｅ）の工程では、図８（ｃ）の工程と同様の手順で、トレンチＴＲ１の底面における他方の側（図８（ｃ）の工程でＮ型不純物が注入された側とは反対側）にＰ型不純物を注入し、Ｐ型不純物領域ＲＮ＿ＣＳ３を形成する。本工程での注入角θ４は、注入角θ２と略等しい。
【００７３】
図８（ｆ）の工程では、フォトレジストＰＲ１を除去した後、Ｎ型領域ＲＮ１の上に、他の開口を有する第２フォトレジストＰＲ２を形成し、フォトレジストＰＲ２を用いたエッチングによって、Ｎ型領域ＲＮ１にトレンチＴＲ２を形成する。該他の開口の位置は、前述の素子分離部Ｐ＿ＩＳＯの他の一部の位置に対応する。
【００７４】
図８（ｂ）〜（ｆ）の工程によると、共通のフォトレジストＰＲ１を用いて、対応する導電型の不純物を注入角を変えながら注入することにより、不純物領域ＲＮ＿ＣＳ１、ＲＮ＿ＣＳ３、ＲＰ＿ＣＳ１及びＲＰ＿ＣＳ３を順に形成することができる。
【００７５】
図８（ｇ）〜（ｊ）の工程では、フォトレジストＰＲ２の開口を介して、図８（ｂ）〜（ｅ）の工程と同様の手順で、対応する導電型の不純物を注入角を変えながら注入し、不純物領域ＲＮ＿ＣＳ２、ＲＮ＿ＣＳ４、ＲＰ＿ＣＳ２及びＲＰ＿ＣＳ４を順に形成する。
【００７６】
なお、Ｎ型高濃度不純物領域ＲＮ＿ＣＳ２を形成する際の注入角θ５（図８（ｇ）参照）、及び、Ｐ型高濃度不純物領域ＲＰ＿ＣＳ２を形成する際の注入角θ７（図８（ｉ）参照）は、注入角θ１及びθ３と略等しい。また、Ｎ型不純物領域ＲＮ＿ＣＳ４を形成する際の注入角θ６（図８（ｈ）参照）、及び、Ｐ型不純物領域ＲＰ＿ＣＳ４を形成する際の注入角θ８（図８（ｊ）参照）は、注入角θ２及びθ４と略等しい。
【００７７】
（その他）
以上、いくつかの好適な態様を例示したが、本発明はこれらの例に限られるものではなく、本発明の趣旨を逸脱しない範囲で、その一部が変更されてもよい。例えば、上述のいくつかの例の一部が組み合わされてもよい。
【００７８】
例えば、図９に示されるように、第２の例と第３の例とを組み合わせることが可能である（図９は、対比のため、第２の例の図６（ａ）又は第３の例の図７（ａ）に対応するように示される。）。この例によると、素子分離部Ｐ＿ＩＳＯのうちの部分Ｐ＿ＩＳＯａがフローティングディフュージョンＦＤ１＿Ｎ等を取り囲みつつ、該部分Ｐ＿ＩＳＯａの側面及び底面に沿って不純物領域ＲＰ＿ＣＳ１等が形成される。この例によると、第２及び第３の例の双方の効果が得られうる。
【００７９】
また、本明細書では、本発明の適用例である装置１００を撮像装置として例示したが、本発明は他の用途にも用いられうることは言うまでもなく、ここで例示された態様に限られるものではない。例えば、本発明は、自動車等に搭載されうる人感センサや障害物センサ等に適用されてもよいし、仮想空間を実現するゲーム機等に適用されてもよい。また、例えば、本発明は、ＴＯＦ法に基づいて測距を行うための構造に限られず、位相差検出法に基づいて焦点位置を調整するための構造に適用されてもよい。
【００８０】
その他、本明細書に記載された個々の用語は、本発明を説明する目的で用いられたものに過ぎず、本発明は、その用語の厳密な意味に限定されるものでないことは言うまでもなく、その均等物をも含みうる。
【符号の説明】
【００８１】
ＰＸ：画素、ＰＤ＿Ｎ：第１フォトダイオード、ＰＤ＿Ｐ：第２フォトダイオード、ＭＮ１〜ＭＮ６：ＮＭＯＳトランジスタ、ＭＰ１〜ＭＰ２：ＰＭＯＳトランジスタ。
【図１】
2017112179.tif 000003
【図２】
2017112179.tif 000004
【図３】
2017112179.tif 000005
【図４】
2017112179.tif 000006
【図５】
2017112179.tif 000007
【図６】
2017112179.tif 000008
【図７】
2017112179.tif 000009
【図８】
2017112179.tif 000010
【図９】
2017112179.tif 000011
【図１０】
2017112179.tif 000012