(57)【要約】【課題】熱伝達物質（ＴＩＭ）を介在させた状態で基板とヒートシンク間を組み立てる場合に発生する組立不良により発生した火花放電による高周波ノイズが、絶縁層を通過して基板上に実装されているＬＥＤを含む様々な部品に損傷を与える問題を改善する発光装置を提供する。【解決手段】本発明の発光装置は、それぞれが１つ以上のＬＥＤからなる複数のＬＥＤアレイ、入力ノード、及び出力ノードを含むＬＥＤブロックと、ＬＥＤブロックの入力ノードに供給される電源の電圧レベルによってＬＥＤアレイが順次動作するように電流経路を制御するドライバーＩＣと、ＬＥＤブロックの出力ノードと接地との間に接続される出力ノードバイパス容量性素子と、を備える。【選択図】図３
2017112347.tif 000002
【特許請求の範囲】
【請求項１】
それぞれが１つ以上のＬＥＤからなる複数のＬＥＤアレイ、入力ノード、及び出力ノードを含むＬＥＤブロックと、
前記ＬＥＤブロックの入力ノードに供給される電源の電圧レベルによって前記ＬＥＤアレイが順次動作するように電流経路を制御するドライバーＩＣと、
前記ＬＥＤブロックの出力ノードと接地との間に接続される出力ノードバイパス容量性素子と、を備えることを特徴とする発光装置。
【請求項２】
前記ＬＥＤブロックの入力ノードと接地との間に接続される入力ノードバイパス容量性素子をさらに含むことを特徴とする請求項１に記載の発光装置。
【請求項３】
前記ＬＥＤアレイ間及び前記ＬＥＤアレイ内のそれぞれのＬＥＤ間のいずれか１つの中間ノードと接地との間に接続される中間ノードバイパス容量性素子をさらに含むことを特徴とする請求項１に記載の発光装置。
【請求項４】
前記ＬＥＤアレイが順次動作するように前記ＬＥＤブロックの入力ノードに供給される電源の電圧レベルを検出する電圧検出部をさらに含むことを特徴とする請求項１に記載の発光装置。
【請求項５】
前記ドライバーＩＣは、複数のスイッチングユニットを含み、
前記スイッチングユニットのそれぞれは、前記ＬＥＤアレイのそれぞれに接続されて前記ＬＥＤブロックの入力ノードに供給される電源の電圧レベルによってスイッチングされることを特徴とする請求項１に記載の発光装置。
【請求項６】
前記複数のＬＥＤアレイのうちのいずれか１つのＬＥＤアレイと残りのＬＥＤアレイとの間に接続される逆流防止ダイオードをさらに含むことを特徴とする請求項１に記載の発光装置。
【請求項７】
前記ドライバーＩＣは、複数のスイッチングユニットを含み、
前記複数のスイッチングユニットは、
前記１つのＬＥＤアレイの出力ノードに並列に接続される第１スイッチングユニットと、
前記１つのＬＥＤアレイの入力ノードと前記逆流防止ダイオードの出力ノードとの間に接続される第２スイッチングユニットと、
前記残りのＬＥＤアレイの出力ノードに並列に接続される第３スイッチングユニットと、を含み、
前記第１スイッチングユニット及び前記第２スイッチングユニットは、前記電源の電圧レベルが第１レベルである場合にオン状態を維持し、前記電源の電圧レベルが第２レベルである場合にオフとなり、
前記第３スイッチングユニットは、前記電源の電圧レベルが前記第２レベルである場合にオン状態を維持することを特徴とする請求項６に記載の発光装置。
【請求項８】
前記ドライバーＩＣは、
前記ＬＥＤブロックの入力ノードに供給される電源の電圧レベルが第１レベルである場合、前記ＬＥＤアレイが互いに並列接続して動作するように制御し、
前記電源の電圧レベルが前記第１レベルより高い第２レベルである場合、前記ＬＥＤアレイのいずれか１つのＬＥＤアレイと残りのＬＥＤアレイとの間が互いに直列接続に転換されるように制御することを特徴とする請求項１に記載の発光装置。
【請求項９】
前記出力ノードバイパス容量性素子は、静電容量が０．０１μＦ〜０．１μＦであるセラミック材質を用いることを特徴とする請求項１に記載の発光装置。
【請求項１０】
前記ＬＥＤブロックの入力ノードに並列接続される入力ノードバイパス容量性素子と、
前記ＬＥＤアレイ間及び前記ＬＥＤアレイ内のそれぞれのＬＥＤ間のいずれか１つに並列接続される中間ノードバイパス容量性素子と、をさらに含むことを特徴とする請求項１に記載の発光装置。
【請求項１１】
前記出力ノードバイパス容量性素子、前記入力ノードバイパス容量性素子、及び前記中間ノードバイパス容量性素子は、静電容量が０．０１μＦ〜０．１μＦであるセラミック材質を用いることを特徴とする請求項１０に記載の発光装置。
【請求項１２】
前記出力ノードバイパス容量性素子、前記入力ノードバイパス容量性素子、及び前記中間ノードバイパス容量性素子のそれぞれには、少なくとも１つ以上のキャパシタが直列又は並列に接続されることを特徴とする請求項１０に記載の発光装置。
【請求項１３】
前記ＬＥＤアレイのそれぞれには、１つ以上のＬＥＤが直列又は並列に接続されることを特徴とする請求項１に記載の発光装置。
【請求項１４】
前記ＬＥＤブロックの入力ノードにポジティブ電圧が供給されるように前記電源のネガティブパートをポジティブパートに変換するために、前記ＬＥＤブロックの入力ノードの前段に整流部材（ｂｒｉｄｇｅ  ｒｅｃｔｉｆｉｅｒ）をさらに含むことを特徴とする請求項１に記載の発光装置。
【請求項１５】
前記発光装置は、
基板と、
前記基板上に実装されるＬＥＤと、
電源の供給時に前記ＬＥＤが動作するときに発生した熱を前記基板から受けて外部に放出するヒートシンクと、
前記基板と前記ヒートシンクとの間に圧縮状態で介在する熱伝達物質（ＴＩＭ：ｔｈｅｒｍａｌ  ｉｎｔｅｒｆａｃｅ  ｍａｔｅｒｉａｌ）と、を備え、
前記熱伝達物質（ＴＩＭ）と前記基板との間、又は前記熱伝達物質（ＴＩＭ）と前記ヒートシンクとの間に、前記基板側の界面粗さ又は前記ヒートシンク側の界面粗さによるエアギャップが存在し、
前記エアギャップの量は、前記電源の供給時に前記エアギャップから発生する火花放電が抑制される量に制限されることを特徴とする請求項１に記載の発光装置。
【請求項１６】
前記基板側の界面粗さのプロファイルは、前記基板側の界面の平均高さに対してピークとバレーを含み、前記平均高さを基準にして前記基板のバレー内の体積に対する前記エアギャップの体積比率が４０％未満であることを特徴とする請求項１５に記載の発光装置。
【請求項１７】
前記基板側の界面粗さのプロファイルは、前記基板側の界面の平均高さに対してピークとバレーを含み、前記平均高さを基準にして前記基板のバレー内の体積に対する前記エアギャップの体積比率が０．５％〜２０％であることを特徴とする請求項１５に記載の発光装置。
【請求項１８】
前記ヒートシンク側の界面粗さのプロファイルは、前記ヒートシンク側の界面の平均高さに対してピークとバレーを含み、前記平均高さを基準にして前記ヒートシンクのバレー内の体積に対する前記エアギャップの体積比率が４０％未満であることを特徴とする請求項１５に記載の発光装置。
【請求項１９】
前記ヒートシンク側の界面粗さのプロファイルは、前記ヒートシンク側の界面の平均高さに対してピークとバレーを含み、前記平均高さを基準にして前記ヒートシンクのバレー内の体積に対する前記エアギャップの体積比率が０．５％〜２０％であることを特徴とする請求項１５に記載の発光装置。
【請求項２０】
前記熱伝達物質（ＴＩＭ）及び前記ヒートシンクのそれぞれは、前記基板の下面全体を覆うサイズに提供されることを特徴とする請求項１５に記載の発光装置。
【請求項２１】
前記基板は、対向する金属層間に介在するプリプレグを含むメタルＰＣＢであることを特徴とする請求項１５に記載の発光装置。
【請求項２２】
それぞれが１つ以上のＬＥＤからなる複数のＬＥＤアレイ、入力ノード、及び出力ノードを含むＬＥＤブロックと、
前記ＬＥＤブロックの入力ノードに供給される電源の電圧レベルによって前記ＬＥＤアレイが順次動作するように電流経路を制御するドライバーＩＣと、
１つのＬＥＤアレイと残りのＬＥＤアレイとの間に接続される逆流防止ダイオードと、を備え、
前記ドライバーＩＣは、複数のスイッチングユニットを含み、
前記複数のスイッチングユニットは、
前記１つのＬＥＤアレイの出力ノードに並列に接続される第１スイッチングユニットと、
前記１つのＬＥＤアレイの入力ノードと前記逆流防止ダイオードの出力ノードとの間に接続される第２スイッチングユニットと、
前記残りのＬＥＤアレイの出力ノードに並列に接続される第３スイッチングユニットと、を含み、
前記第１スイッチングユニット及び前記第２スイッチングユニットは、前記電源の電圧レベルが第１レベルである場合にオン状態を維持し、前記電源の電圧レベルが第２レベルである場合にオフとなり、
前記第３スイッチングユニットは、前記電源の電圧レベルが前記第２レベルである場合にオン状態を維持することを特徴とする発光装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光装置に関し、より詳しくは、ＬＥＤから発生する熱を放出するために基板の下部にヒートシンクを組み立てる過程で頻繁に発生する組立不良に伴い発生する高周波成分による問題を改善するための発光装置に関する。
【背景技術】
【０００２】
一般に、ＬＥＤに基づく発光装置の入力電源として商用交流電源を適用する場合、ＬＥＤに安定した電圧を供給するために、整流部材の両端にキャパシタを結合して用いる。しかしながら、安定した電圧を供給するために用いられるキャパシタの存在により、力率（ｐｏｗｅｒ  ｆａｃｔｏｒ）が低下し、入力電源の周波数に関連した問題が発生するなどの問題点があった。このような問題点を解消するために、キャパシタの使用を省略するとともに、ＬＥＤブロック内のＬＥＤの電流経路を適切に制御してＬＥＤを順次動作させるか、又は発光効率向上のためにＬＥＤの接続関係を変化させるＦＥＴ（ｆｉｅｌｄ  ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒ）などで具現されたスイッチに基づくドライバーＩＣを採用することになった。ドライバーＩＣは、一般に半導体製造工程で製造されるので非常に敏感であるという特徴がある。
【０００３】
一方、ＬＥＤに基づく発光装置の具現において、通常、熱の放出のために、ＬＥＤが実装される基板の下部にヒートシンクを組み立てる。ヒートシンクを組み立てるときは、空気より熱伝導度の良いサーマルパッドなどの熱伝達物質（ＴＩＭ：ｔｈｅｒｍａｌ  ｉｎｔｅｒｆａｃｅ  ｍａｔｅｒｉａｌ）を基板とヒートシンクとの間に介在させて組み立てる。
【０００４】
基板にヒートシンクを組み立てる過程には格別の注意を要するが、細心の注意を払っても多様なタイプの組み立て不良が頻繁に発生する。例えば、基板−熱伝達物質（ＴＩＭ）−ヒートシンク間を螺合するとき、螺合不良による熱伝達物質（ＴＩＭ）と基板間のエアギャップ、熱伝達物質（ＴＩＭ）とヒートシンク間のエアギャップ、熱伝達物質（ＴＩＭ）内のエアボイド（ａｉｒ  ｖｏｉｄ）、及びスクリューと基板表面間の密着力を向上させるために絶縁機能を有するプラスチックホルダーやプラスチックブッシングを使用せずに金属ワッシャを用いて締結する場合に発生する不良などのタイプがある。
本明細書においては、このような多様なタイプが全て組立不良という用語に含まれると定義する。
【０００５】
一般に、エアギャップがない場合、又は、一定水準以下のエアギャップが存在する状態で組み立てられた場合（すなわち、正常な組立状態である場合）、高圧の電源電圧が供給されても大部分の電圧は基板内の絶縁層（例えば、プリプレグ（ｐｒｅｉｍｐｒｅｇｎａｔｅｄ  ｍａｔｅｒｉａｌ：ｐｒｅｐｒｅｇ））にかかるため、特に大きな問題にならない。
【０００６】
しかしながら、エアギャップが一定水準以上に存在する場合、電源供給時に、電子が両極に引き寄せられて加速され、電子と衝突した空気分子がイオン化し、その結果、火花放電が発生する。この場合、基板は容量性負荷として作用する。その結果、火花放電により発生する電磁ノイズに含まれる数ｋＨｚないし数ＧＨｚの広帯域高周波成分が絶縁層を通過して基板上に実装されたドライバーＩＣやＬＥＤなどの様々な部品に損傷を与える。上述したように、ドライバーＩＣは半導体製造工程で製造されるため非常に敏感であるため、このような組立不良に伴う広帯域高周波成分が、ドライバーＩＣに接続されたノードを通じて流入すると、それによる影響が生じることは必然である。
【０００７】
また、上述した組立不良のタイプ以外にも、基板とヒートシンクとの間に介在する熱伝達物質（ＴＩＭ）の面積が小さくて基板の全体をカバーできない場合、すなわち、基板の縁部の下部に熱伝達物質（ＴＩＭ）の無い部分が存在する状態で組み立てられた場合も同様な問題が発生する。従って、このような問題を解決する方法が当該技術分野において要求されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特表２０１５−５０５１７２号公報
【特許文献２】米国特許第７０８１７２２号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明は、上記従来の問題点に鑑みてなされたものであって、本発明の目的は、熱伝達物質（ＴＩＭ）を介在させた状態で基板とヒートシンク間を組み立てる場合に発生する組立不良に伴い、高圧の電源を供給するときに基板とヒートシンクとの間に火花放電などの現象が発生し、この火花放電により発生した電磁ノイズに含まれる高周波成分が、絶縁層を通過して基板上に実装されているＬＥＤを含む様々な部品に損傷を与える問題を改善する発光装置を提供することにある。
【課題を解決するための手段】
【００１０】
上記目的を達成するためになされた本発明の一態様による発光装置は、それぞれが１つ以上のＬＥＤからなる複数のＬＥＤアレイ、入力ノード、及び出力ノードを含むＬＥＤブロックと、前記ＬＥＤブロックの入力ノードに供給される電源の電圧レベルによって前記ＬＥＤアレイが順次動作するように電流経路を制御するドライバーＩＣと、前記ＬＥＤブロックの出力ノードと接地との間に接続される出力ノードバイパス容量性素子と、を備えることを特徴とする。
【００１１】
前記発光装置は、前記ＬＥＤブロックの入力ノードと接地との間に接続される入力ノードバイパス容量性素子をさらに含み得る。
【００１２】
前記発光装置は、前記ＬＥＤアレイ間及び前記ＬＥＤアレイ内のそれぞれのＬＥＤ間のいずれか１つの中間ノードと接地との間に接続される中間ノードバイパス容量性素子をさらに含み得る。
【００１３】
前記発光装置は、前記ＬＥＤアレイが順次動作するように前記ＬＥＤブロックの入力ノードに供給される電源の電圧レベルを検出する電圧検出部をさらに含み得る。
【００１４】
前記ドライバーＩＣは、複数のスイッチングユニットを含み、前記スイッチングユニットのそれぞれは、前記ＬＥＤアレイのそれぞれに接続されて前記ＬＥＤブロックの入力ノードに供給される電源の電圧レベルによってスイッチングされ得る。
【００１５】
前記発光装置は、前記複数のＬＥＤアレイのうちのいずれか１つのＬＥＤアレイと残りのＬＥＤアレイとの間に接続される逆流防止ダイオードをさらに含み得る。
【００１６】
前記ドライバーＩＣは、複数のスイッチングユニットを含み、前記複数のスイッチングユニットは、前記１つのＬＥＤアレイの出力ノードに並列に接続される第１スイッチングユニットと、前記１つのＬＥＤアレイの入力ノードと前記逆流防止ダイオードの出力ノードとの間に接続される第２スイッチングユニットと、前記残りのＬＥＤアレイの出力ノードに並列に接続される第３スイッチングユニットと、を含み、前記第１スイッチングユニット及び前記第２スイッチングユニットは、前記電源の電圧レベルが第１レベルである場合にオン状態を維持し、前記電源の電圧レベルが第２レベルである場合にオフとなり、前記第３スイッチングユニットは、前記電源の電圧レベルが前記第２レベルである場合にオン状態を維持し得る。
【００１７】
前記ドライバーＩＣは、前記ＬＥＤブロックの入力ノードに供給される電源の電圧レベルが第１レベルである場合、前記ＬＥＤアレイが互いに並列接続して動作するように制御し、前記電源の電圧レベルが前記第１レベルより高い第２レベルである場合、前記ＬＥＤアレイのいずれか１つのＬＥＤアレイと残りのＬＥＤアレイとの間が互いに直列接続に転換されるように制御し得る。
【００１８】
前記出力ノードバイパス容量性素子は、静電容量が０．０１μＦ〜０．１μＦであるセラミック材質を用い得る。
【００１９】
前記発光装置は、前記ＬＥＤブロックの入力ノードに並列接続される入力ノードバイパス容量性素子と、前記ＬＥＤアレイ間及び前記ＬＥＤアレイ内のそれぞれのＬＥＤ間のいずれか１つに並列接続される中間ノードバイパス容量性素子と、をさらに含み得る。
【００２０】
前記出力ノードバイパス容量性素子、前記入力ノードバイパス容量性素子、及び前記中間ノードバイパス容量性素子は、静電容量が０．０１μＦ〜０．１μＦであるセラミック材質を用い得る。
【００２１】
前記出力ノードバイパス容量性素子、前記入力ノードバイパス容量性素子、及び前記中間ノードバイパス容量性素子のそれぞれには、少なくとも１つ以上のキャパシタが直列又は並列に接続され得る。
【００２２】
前記ＬＥＤアレイのそれぞれには、１つ以上のＬＥＤが直列又は並列に接続され得る。
【００２３】
前記発光装置は、前記ＬＥＤブロックの入力ノードにポジティブ電圧が供給されるように前記電源のネガティブパートをポジティブパートに変換するために、前記ＬＥＤブロックの入力ノードの前段に整流部材（ｂｒｉｄｇｅ  ｒｅｃｔｉｆｉｅｒ）をさらに含み得る。
【００２４】
前記発光装置は、基板と、前記基板上に実装されるＬＥＤと、電源の供給時に前記ＬＥＤが動作するときに発生した熱を前記基板から受けて外部に放出するヒートシンクと、前記基板と前記ヒートシンクとの間に圧縮状態で介在する熱伝達物質（ＴＩＭ：ｔｈｅｒｍａｌ  ｉｎｔｅｒｆａｃｅ  ｍａｔｅｒｉａｌ）と、を備え、前記熱伝達物質（ＴＩＭ）と前記基板との間、又は前記熱伝達物質（ＴＩＭ）と前記ヒートシンクとの間に、前記基板側の界面粗さ又は前記ヒートシンク側の界面粗さによるエアギャップが存在し、前記エアギャップの量は、前記電源の供給時に前記エアギャップから発生する火花放電が抑制される量に制限され得る。
【００２５】
前記基板側の界面粗さのプロファイルは、前記基板側の界面の平均高さに対してピークとバレーを含み、前記平均高さを基準にして前記基板のバレー内の体積に対する前記エアギャップの体積比率が４０％未満であり得る。
【００２６】
前記基板側の界面粗さのプロファイルは、前記基板側の界面の平均高さに対してピークとバレーを含み、前記平均高さを基準にして前記基板のバレー内の体積に対する前記エアギャップの体積比率が０．５％〜２０％であり得る。
【００２７】
前記ヒートシンク側の界面粗さのプロファイルは、前記ヒートシンク側の界面の平均高さに対してピークとバレーを含み、前記平均高さを基準にして前記ヒートシンクのバレー内の体積に対する前記エアギャップの体積比率が４０％未満であり得る。
【００２８】
前記ヒートシンク側の界面粗さのプロファイルは、前記ヒートシンク側の界面の平均高さに対してピークとバレーを含み、前記平均高さを基準にして前記ヒートシンクのバレー内の体積に対する前記エアギャップの体積比率が０．５％〜２０％であり得る。
【００２９】
前記熱伝達物質（ＴＩＭ）及び前記ヒートシンクのそれぞれは、前記基板の下面全体を覆うサイズに提供され得る。
【００３０】
前記基板は、対向する金属層間に介在するプリプレグを含むメタルＰＣＢであり得る。
【００３１】
上記目的を解決するためになされた本発明の他の態様による発光装置は、それぞれが１つ以上のＬＥＤからなる複数のＬＥＤアレイ、入力ノード、及び出力ノードを含むＬＥＤブロックと、前記ＬＥＤブロックの入力ノードに供給される電源の電圧レベルによって前記ＬＥＤアレイが順次動作するように電流経路を制御するドライバーＩＣと、１つのＬＥＤアレイと残りのＬＥＤアレイとの間に接続される逆流防止ダイオードと、を備え、前記ドライバーＩＣは、複数のスイッチングユニットを含み、前記複数のスイッチングユニットは、前記１つのＬＥＤアレイの出力ノードに並列に接続される第１スイッチングユニットと、前記１つのＬＥＤアレイの入力ノードと前記逆流防止ダイオードの出力ノードとの間に接続される第２スイッチングユニットと、前記残りのＬＥＤアレイの出力ノードに並列に接続される第３スイッチングユニットと、を含み、前記第１スイッチングユニット及び前記第２スイッチングユニットは、前記電源の電圧レベルが第１レベルである場合にオン状態を維持し、前記電源の電圧レベルが第２レベルである場合にオフとなり、前記第３スイッチングユニットは、前記電源の電圧レベルが前記第２レベルである場合にオン状態を維持することを特徴とする。
【発明の効果】
【００３２】
本発明によれば、高周波成分がバイパスされる経路を有する発光装置を提供することにより、熱伝達物質（ＴＩＭ）を介在した状態で基板とヒートシンク間を組み立てる際に発生する組立不良に伴い発生する火花放電による電磁ノイズに含まれる高周波成分から、基板上に実装されているＬＥＤを含む様々な部品を保護する効果を奏する。
【００３３】
また、本発明によれば、電源の後端のフィルタリングキャパシタを省略することにより、力率改善の効果を奏する。
【００３４】
また、本発明によれば、ＬＥＤを含む電子素子が実装されているＰＣＢとヒートシンクとの間に熱伝達物質（ＴＩＭ）を介在させた発光装置を提供することにより、熱伝達物質（ＴＩＭ）とＰＣＢとの間及び／又は熱伝達物質（ＴＩＭ）とヒートシンクとの間に残存するエアギャップを火花放電が抑制される程度に制限して、火花放電による高周波成分の発生とそれによりＬＥＤ及び駆動ＩＣが損傷することを防止できる。
【図面の簡単な説明】
【００３５】
【図１】組立不良に伴う高周波成分の発生に対する基板側の等価キャパシタンスとヒートシンク側の等価キャパシタンスとの関係を説明する図であり、（ａ）は、モデリングされた発光装置の等価回路図、（ｂ）は、（ａ）に対応する発光装置の垂直構造を示す断面図である。
【図２】本発明の一実施形態による発光装置のブロック構成図である。
【図３】本発明の一実施形態による発光装置において、供給される電源の電圧レベルによって複数のＬＥＤアレイが並列接続又は直列接続されて動作するＬＥＤブロックの出力ノードにバイパス容量性素子を並列に接続した例を示す等価回路図である。
【図４】図３の実施形態において、ＬＥＤブロックの出力ノードだけではなく、ＬＥＤブロックの入力ノード、ＬＥＤブロック内のＬＥＤアレイの中間ノードにバイパス容量性素子を並列に接続した例を示す等価回路図である。
【図５】本発明の一実施形態による発光装置において、ＬＥＤブロックを構成するＬＥＤアレイの数が３つである場合に、ＬＥＤブロックの出力ノード、入力ノード、中間ノードにバイパス容量性素子を並列に接続した例を示す等価回路図である。
【図６】供給される電源の電圧レベルによって順次動作するＬＥＤアレイ及びこれらを駆動するためのドライバーＩＣの一例において、ＬＥＤブロックの出力ノードに出力ノードバイパス容量性素子を並列に接続した発光装置の等価回路図である。
【図７】図６の回路において、ＬＥＤブロックの入力ノードに入力ノードバイパス容量性素子をさらに接続した発光装置の等価回路図である。
【図８】図７の回路に、ＬＥＤブロックの入力ノードに入力される電圧のレベルを検出するための電圧検出部（ｖｏｌｔａｇｅ  ｄｅｔｅｃｔｏｒ）がさらに加えられた発光装置の等価回路図である。
【図９】図８の回路においてＬＥＤブロック内のＬＥＤアレイ間に中間ノードバイパス容量性素子が並列に接続された発光装置の等価回路図である。
【図１０】キャパシタの種類による周波数特性を示す図である。
【図１１】セラミックキャパシタの周波数対各キャパシタンスのインピーダンス特性を示す図である。
【図１２】本発明の一実施形態による発光装置を説明するための断面図である。
【図１３】熱伝達物質（ＴＩＭ）を介して上下に配置された基板とヒートシンクの断面図であり、（ａ）は熱伝達物質（ＴＩＭ）と基板との間の界面を示す断面図、（ｂ）は、熱伝達物質（ＴＩＭ）とヒートシンクとの間の界面を示す断面図である。
【発明を実施するための形態】
【００３６】
以下、本発明を実施するための形態の具体例を、図面を参照しながら詳細に説明する。図面及びこれらを参照して説明する実施形態は、当該技術分野における通常の知識を有する者にとって本発明に関する理解を容易にするために簡略化して例示したものである。
【００３７】
図１は、組立不良に伴う高周波成分の発生に対する基板側の等価キャパシタンスとヒートシンク側の等価キャパシタンスとの関係を説明する図であり、（ａ）は、モデリングされた発光装置の等価回路図、（ｂ）は、（ａ）に対応する発光装置の垂直構造を示す断面図である。
【００３８】
図１の（ｂ）に示すように、発光装置は、ＬＥＤブロック及び各種部品が実装された基板、熱伝達物質（ＴＩＭ）、及びヒートシンクを含む。基板は、上部金属層Ｌ１、絶縁層Ｌ２、及び下部金属層Ｌ３を含む。また、熱伝達物質（ＴＩＭ）は、Ｌ４で示され、サーマルパッドで具現される。ヒートシンクは、Ｌ５で示され、熱放出特性に優れた金属材料で具現される。
【００３９】
図１の（ｂ）に示す発光装置の垂直構造は、交流入力に対して、図１の（ａ）に示す等価回路にモデリングされる。Ｃ１は、Ｌ１（金属層）−Ｌ２（絶縁層）−Ｌ３（金属層）の関係を考慮した値であり、Ｃ２は、Ｌ３（金属層）−Ｌ４（ＴＩＭ：絶縁物質）−Ｌ５（金属層）の関係を考慮した値である。本実施形態において、便宜上、Ｃ１は、基板側の等価キャパシタンスを示し、Ｃ２は、ヒートシンク側の等価キャパシタンスを示す。また、Ｒ１は、基板側の等価抵抗を示し、Ｒ２は、ヒートシンク側の等価抵抗を示す。
【００４０】
正常な状態では、基板側の等価抵抗Ｒ１よりもヒートシンク側の等価抵抗Ｒ２が大きく、正常な組立状態では、高圧の電源電圧が供給されても、大部分の電圧が基板内の絶縁層Ｌ２にかかるので、大きな問題とはならない。しかしながら、上述のように、組立不良が発生した場合、高圧の電源電圧が供給されると、不安定なグラウンド（接地）及び接触不良などによる火花放電などにより発生する電磁ノイズに含まれる数ｋＨｚないし数ＧＨｚの広域高周波成分が絶縁層Ｌ２を通過して、基板上に実装されたドライブＩＣやＬＥＤなどの部品にダメージを与える。
【００４１】
すなわち、図１の（ａ）において、高圧の高周波成分が流入する場合を考慮すると、基板側の等価キャパシタンスＣ１がヒートシンク側の等価キャパシタンスＣ２より小さい場合、高周波成分の大部分の電圧が基板側の等価キャパシタンスＣ１にかかる。また、上述したように、半導体製造工程で製造されるドライバーＩＣに高圧の高周波成分が影響を及ぼし、ドライバーＩＣやこれに接続された基板上のＬＥＤなどの様々な重要部品を損傷させる。従って、本発明は、このような高圧の高周波成分の影響により発光装置が損傷しないようにするためのものである。
【００４２】
図２は、本発明の一実施形態による発光装置のブロック構成図であり、ＬＥＤブロック１０の前端（入力ノード）Ｎ１、後端（出力ノード）Ｎｎ、及びＬＥＤブロック１０内のＬＥＤアレイ間にバイパス容量性素子（Ｃａ１、Ｃａ２、Ｃａ３、Ｃａ４、Ｃａ５、…）が並列に接続される。ＬＥＤブロック１０は、複数のＬＥＤアレイを含み、ＬＥＤアレイの順方向は左側から右側の方向である。本実施形態において、「ＬＥＤブロックの前端」とは、ＬＥＤブロックにおいて順方向接続を考慮するとき、最初に配置されるＬＥＤアレイと整流部材（ｂｒｉｄｇｅ  ｒｅｃｔｉｆｉｅｒ）（図６の符号２）との間のノードＮ１を意味し、以下、入力ノードと呼ぶ。また、「ＬＥＤブロックの後端」とは、ＬＥＤブロック１０において順方向接続を考慮するとき、最後に配置されるＬＥＤアレイ後のノードＮｎを意味し、以下、出力ノードと呼ぶ。さらに、本実施形態において、「ＬＥＤブロックに並列に接続」又は「ＬＥＤアレイに並列に接続」とは、バイパス容量性素子が所定のノード内に直列に挿入される形態の接続ではなく、容量性素子が所定のノードと接地端間に挿入される接続を意味する。
【００４３】
また、Ｖｉは電源を示し、交流電源（図示せず）とＬＥＤブロックの入力ノードの前段に接続されて、ＬＥＤブロックの入力ノードにポジティブ（ｐｏｓｉｔｉｖｅ）電圧が供給されるように交流電源のネガティブパート（ｎｅｇａｔｉｖｅ  ｐａｒｔ）をポジティブパート（ｐｏｓｉｔｉｖｅ  ｐａｒｔ）に変換する整流部材をさらに含む。従って、本実施形態における電源Ｖｉは、整流部材以後の全波整流された電圧を意味する。
【００４４】
図２及び図１の（ａ）を参照すると、まず、入力ノードＮ１及び出力ノードＮｎにそれぞれ並列に接続されたバイアス容量素子Ｃａ１及びＣａ２は、基板側の等価キャパシタンスＣ１を増加させると共に、組立不良に伴う火花放電などにより発生する電磁ノイズに含まれる高周波成分がバイパスされる経路を提供する。本実施形態において、ＬＥＤブロック１０の入力ノードＮ１に並列接続される容量性素子Ｃａ１は、入力ノードバイパス容量性素子と称され、ＬＥＤブロックの出力ノードＮｎに並列接続される容量性素子Ｃａ２は、出力ノードバイパス容量性素子と称される。さらに、図２に示すように、容量性素子は、ＬＥＤブロック１０内のＬＥＤアレイ間のノードにさらに接続され、このような容量性素子（Ｃａ３、Ｃａ４、Ｃａ５、…）は、中間ノードバイパス容量性素子と称される。
【００４５】
特に、ＬＥＤブロック１０の入力ノードＮ１に並列に接続された容量性素子、すなわち、入力ノードバイパス容量性素子Ｃａ１は、基板側の等価キャパシタンスを増加させる役割を果たすと共に、入力ノードＮ１に高周波成分が流入した場合、この高周波成分がドライバーＩＣ２０に流入されずに入力ノードバイパス容量性素子Ｃａ１を通じて接地の方に抜けてドライバーＩＣ２０が高周波成分から受ける影響をより少なくして、ＬＥＤを含む基板上の重要部品が損傷しないようにする。ＬＥＤブロック１０の出力ノードＮｎに並列に接続される容量性素子、すなわち、出力ノードバイパス容量性素子Ｃａ２は、出力ノードＮｎに流入する高周波成分をバイパスさせてドライバーＩＣ２０が高周波成分から受ける影響をより少なくして、基板上の重要部品が損傷しないようにする。上述した高周波成分は、発光装置の基板とヒートシンクとの間の組立不良に伴い発生する電磁ノイズに含まれる高周波成分を意味し、以下の記載においても同様である。
【００４６】
以下、入力ノードバイパス容量性素子Ｃａ１、出力ノードバイパス容量性素子Ｃａ２、及び中間ノードバイパス容量性素子（Ｃａ３、Ｃａ４、Ｃａ５、…）と、ＬＥＤブロック１０内のＬＥＤアレイとの間の関係について詳細に説明する。
【００４７】
まず、出力ノードバイパス容量性素子Ｃａ２がなく、入力ノードＮ１にのみ入力ノードバイパス容量性素子Ｃａ１が並列に接続されると仮定する。ＬＥＤアレイの中間ノードに高周波成分が流入する場合、入力ノードバイパス容量性素子Ｃａ１側を考慮すると、ＬＥＤアレイが逆方向接続であるため、高周波成分が入力ノードバイパス容量性素子Ｃａ１側に抜け出ることができずにＬＥＤブロック１０内のＬＥＤアレイ間の中間ノードに大きな電圧が供給され、これらのノードに接続されたドライバーＩＣ２０に影響を及ぼす可能性が非常に高い。従って、出力ノードバイパス容量性素子Ｃａ２を出力ノードに並列接続することにより、出力ノードＮｎを通じて流入する高周波成分がバイパスされるようにしてドライバーＩＣ及びＬＥＤなどを保護する。これと同様に、ＬＥＤブロックの中間ノードに中間ノードバイパス容量性素子（Ｃａ３、Ｃａ４、Ｃａ５、…）を並列にさらに接続する。
【００４８】
図３は、本発明の一実施形態による発光装置において、供給される電源の電圧レベルによって複数のＬＥＤアレイが並列接続又は直列接続されて動作するＬＥＤブロックの出力ノードに容量性素子を並列に接続した例を示す等価回路図であり、図４は、図３の実施形態において、ＬＥＤブロックの出力ノードだけでなく、ＬＥＤブロックの入力ノード、及びＬＥＤブロック内のＬＥＤアレイの中間ノードに容量性素子を並列に接続した例を示す等価回路図であり、図５は、本発明の一実施形態による発光装置において、ＬＥＤブロック内のＬＥＤアレイの数が３つである場合に、ＬＥＤブロックの出力ノード、入力ノード、及び中間ノードに容量性素子並列に接続した例を示す等価回路図である。
【００４９】
まず、図３を参照すると、本発明の一実施形態による発光装置は、それぞれが１つ以上のＬＥＤからなる複数のＬＥＤアレイ（ＣＨ１、ＣＨ２）、入力ノードＮ１、及び出力ノードＮ４を含むＬＥＤブロックを備える。さらに、ＬＥＤブロックの入力ノードＮ１に供給される電源Ｖｉの電圧レベルが第１レベルである場合、複数のＬＥＤアレイが互いに並列接続されて動作するように制御し、電源の電圧レベルが第１レベルより高い第２レベルである場合、ＬＥＤアレイのいずれか１つのＬＥＤアレイ（例えば、ＬＥＤアレイＣＨ１）と残りのＬＥＤアレイ（例えば、ＬＥＤアレイＣＨ２）との間が互いに直列接続に転換されるように制御するドライバーＩＣ（後述のＱ１、Ｑ２、Ｑ３を含む）と、ＬＥＤブロックの出力ノードＮ４に並列接続される出力ノードバイパス容量性素子Ｃａ２と、を備える。
【００５０】
複数のＬＥＤアレイ（ＣＨ１、ＣＨ２）は、それぞれが１つ以上のＬＥＤを含み、ＬＥＤアレイが複数のＬＥＤを含む場合、これらの間は互いに並列、直列、又は直列及び並列の組み合わせにより接続される。
【００５１】
ドライバーＩＣは、複数のスイッチングユニット（Ｑ１、Ｑ２、Ｑ３）を含み、スイッチングユニットのそれぞれは、ＦＥＴやＢＪＴなどのトランジスタで具現されるが、この例に限定されない。以下、便宜上、これらのスイッチングユニットを含むドライバーＩＣを符号２０で示す。
【００５２】
また、発光装置は、１つのＬＥＤアレイ（以下、ＣＨ１とする）と残りのＬＥＤアレイ（以下、ＣＨ２とする）との間に接続される逆流防止ダイオードＤ１をさらに含む。逆流防止ダイオードＤ１は、ドライバーＩＣが１つのＬＥＤアレイ（ＣＨ１）と残りのＬＥＤアレイ（ＣＨ２）とが互いに並列接続されて動作するように制御する場合、第２スイッチングユニットＱ２を通じて流れる電流が第１スイッチングユニットＱ１を通じて流れずに後端に流れるようにして、ＬＥＤアレイＣＨ２が動作するようにする。
【００５３】
ＬＥＤアレイ（ＣＨ１、ＣＨ２）の順方向電圧（ｆｏｒｗａｒｄ  ｖｏｌｔａｇｅ）の大きさＶｆが同一であると仮定して、以下、基本的な動作について説明する。以下の説明において、スイッチングユニットをオフに転換する制御は、例えば、スイッチングユニットがｎ−ＭＯＳＦＥＴである場合、それぞれのスイッチングユニットのゲート電圧（Ｖｇ１、Ｖｇ２、Ｖｇ３、Ｖｇ４、Ｖｇ５、Ｖｇ６、Ｖｇ７）を低下させることにより行われる。
【００５４】
まず、電源Ｖｉの電圧レベルが第１レベルより低い場合（すなわち、Ｖｉ＜Ｖｆ）、ＬＥＤブロック内のＬＥＤアレイ（ＣＨ１、ＣＨ２）は動作しない。電圧レベルが第１レベルである場合（すなわち、Ｖｆ≦Ｖｉ＜２Ｖｆ）、ＬＥＤアレイ（ＣＨ１、ＣＨ２）は互いに並列接続して動作する。ＬＥＤアレイ（ＣＨ１、ＣＨ２）が互いに並列接続して動作するようにするために、第１スイッチングユニットＱ１と第２スイッチングユニットＱ２は全てオン状態を維持する。１つのＬＥＤアレイ（ＣＨ１）と残りのＬＥＤアレイ（ＣＨ２）が並列接続して動作する場合、電流経路については、１つのＬＥＤアレイ（ＣＨ１）−第１スイッチングユニットＱ１−抵抗Ｒ１に沿う電流経路と、第２スイッチングユニットＱ２−抵抗Ｒ２−残りのＬＥＤアレイ（ＣＨ２）−第３スイッチングユニットＱ３−抵抗Ｒ１に沿う電流経路が形成される。
【００５５】
電源の電圧レベルが第１レベルより高い第２レベルである場合（すなわち、２Ｖｆ≦Ｖｉ＜３Ｖｆ）、１つのＬＥＤアレイ（ＣＨ１）と残りのＬＥＤアレイ（ＣＨ２）との直列駆動が可能になる。従って、この区間では、第１スイッチングユニットＱ１と第２スイッチングユニットＱ２がオフに転換される。この場合、第３スイッチングユニットＱ３は、オン状態を維持しなければならない。電流経路については、１つのＬＥＤアレイ（ＣＨ１）−逆流防止ダイオードＤ１−抵抗Ｒ２−残りのＬＥＤアレイ（ＣＨ２）−第３スイッチングユニットＱ３−抵抗Ｒ１に沿う電流経路が形成される。従って、電源の電圧レベルが第２レベルである場合（２Ｖｆ≦Ｖｉ＜３Ｖｆ）、ＬＥＤブロック内のＬＥＤアレイ（ＣＨ１、ＣＨ２）は直列駆動される。
【００５６】
出力ノードバイパス容量性素子Ｃａ２は、ＬＥＤブロックの出力ノードＮ４に接続され、ドライバーＩＣ２０が高周波成分から受ける影響をより少なくする。上述したように、組立不良により火花放電が発生して高圧の高周波成分が回路内に流入する可能性があり、このとき、ドライバーＩＣに影響を及ぼして基板上に実装されたＬＥＤを含む様々な重要部品にダメージを与える。従って、本実施形態では、このような高周波成分を、出力ノードバイパス容量性素子Ｃａ２を用いて接地に送り出す。
【００５７】
ドライバーＩＣ２０が受ける影響をより少なくするために、図４に示すように、ＬＥＤブロックの入力ノードＮ１に入力ノードバイパス容量性素子Ｃａ１を並列に接続し、さらに、ＬＥＤアレイ間及びＬＥＤアレイ内のそれぞれのＬＥＤ間のいずれか１つに並列に中間ノードバイパス容量性素子（Ｃａ３、Ｃａ４）をさらに接続する。図４の場合、中間ノードバイパス容量性素子（Ｃａ３、Ｃａ４）が、ＬＥＤアレイＣＨ１の出力ノードＮ２に並列にさらに接続され、また、逆流防止ダイオードＤ１の後端Ｎ３に並列にさらに接続された場合を示しているが、ＬＥＤアレイＣＨ１が複数のＬＥＤを含む場合、これらのＬＥＤ間にもさらに並列接続できる。また、要求されるキャパシタンスを合わせるために、出力ノードバイパス容量性素子Ｃａ２、入力ノードバイパス容量性素子Ｃａ１、及び中間ノードバイパス容量性素子（Ｃａ３、Ｃａ４）のそれぞれには、少なくとも１つ以上のキャパシタが直列、並列、又は直列と並列の適切な組み合わせにより接続される。
【００５８】
図５は、本発明の一実施形態による発光装置において、ＬＥＤブロックを構成するＬＥＤアレイの数が３つである場合に、ＬＥＤブロックの出力ノード、入力ノード、及び中間ノードにバイパス容量性素子を並列に接続した例を示す等価回路図である。このように、ＬＥＤアレイが３つである場合も、２つである場合の回路解析をそのまま適用して発光装置の動作を解析することができる。
【００５９】
まず、電源Ｖｉの電圧レベルが第１レベルより低い場合（すなわち、Ｖｉ＜Ｖｆ）、ＬＥＤブロック内のＬＥＤアレイ（ＣＨ１、ＣＨ２、ＣＨ３）は動作しない。電圧レベルが第１レベルである場合（すなわち、Ｖｆ≦Ｖｉ＜２Ｖｆ）、１つのＬＥＤアレイ（例えば、ＣＨ１）と残りのＬＥＤアレイ（例えば、ＣＨ２、ＣＨ３）は互いに並列接続して動作する。残りのＬＥＤアレイ（ＣＨ２、ＣＨ３）間も互いに並列接続して動作する。従って、全てのＬＥＤアレイ（ＣＨ１、ＣＨ２、ＣＨ３）が互いに並列接続して動作する。もちろん、この場合は、ドライバーＩＣを構成する全てのスイッチングユニット（Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５）がオン状態を維持しなければならない。
【００６０】
その後、電圧レベルが第２レベルである場合（すなわち、２Ｖｆ≦Ｖｉ＜３Ｖｆ）、第１スイッチングユニットＱ１と第２スイッチングユニットＱ２はオフに転換される。従って、この場合、１つのＬＥＤアレイ（ＣＨ１）と残りのＬＥＤアレイ（ＣＨ２、ＣＨ３）との間は互いに直列に接続される。残りのＬＥＤアレイ（ＣＨ２、ＣＨ３）間は並列接続をそのまま保持した状態で動作する。
【００６１】
電圧レベルが第２レベルより高くなる場合（すなわち、３Ｖｆ≦Ｖｉ＜４Ｖｆ）、第１スイッチングユニットＱ１、第２スイッチングユニットＱ２、第３スイッチングユニットＱ３、及び第４スイッチングユニットＱ４は全てオフに転換され、第５スイッチングユニットＱ５のみがオン状態を維持する。従って、この場合、全てのＬＥＤアレイ（ＣＨ１、ＣＨ２、ＣＨ３）が直列接続を保持して動作する。
【００６２】
さらに、ＬＥＤブロックを構成するＬＥＤアレイの数が上述の説明における数より多い場合も、このようなパターンで発光装置の動作を解析することができる。
【００６３】
図５に示すように、中間ノードバイパス容量性素子は、ドライバーＩＣを構成するスイッチングユニットに最も近いノードの所々に並列に接続され、組立不良に伴う高周波成分が流入しても接地にバイパスさせてドライバーＩＣ及びＬＥＤなどを含む重要部品を効果的に保護することができる。
【００６４】
上述した本実施形態において、出力ノードバイパス容量性素子Ｃａ２、入力ノードバイパス容量性素子Ｃａ１、及び中間ノードバイパス容量性素子（Ｃａ３、Ｃａ４、Ｃａ５、Ｃａ６、Ｃａ７）は、静電容量（キャパシタンス）が０．０１μＦ〜０．１μＦであり、セラミック材質を用いることが好ましい。
【００６５】
図６〜図８は、本発明の一実施形態による発光装置において、供給される電源の電圧レベルによって順次動作するＬＥＤアレイを含むＬＥＤブロックの入力ノードＮ１及び出力ノードＮ５のそれぞれに容量性素子（Ｃａ１、Ｃａ２）を並列に接続した例を示す等価回路図である。図６〜図８に示すような、ＬＥＤブロック１０とこれを電源の電圧レベルによって駆動させるためのドライバーＩＣ２０との間の接続関係を有する等価回路図は、本発明の一実施形態を説明するための一例に過ぎない。従って、本発明は、ドライバーＩＣとＬＥＤブロックとの間に他の形態の接続関係を有してＬＥＤアレイが順次動作する発光装置にも適用することができる。
【００６６】
図６は、供給される電源の電圧レベルによって順次動作するＬＥＤアレイ及びこれらを駆動するためのドライバーＩＣの一例において、ＬＥＤブロックの出力ノードに出力ノードバイパス容量性素子を並列に接続した発光装置の等価回路図である。
【００６７】
図２及び図６を参照すると、本発明の一実施形態による発光装置は、複数のＬＥＤアレイ（ＣＨ１、ＣＨ２、ＣＨ３、ＣＨ４）を含むＬＥＤブロック１０と、供給される交流電源Ｖｓの電圧レベルの変化によってＬＥＤアレイ（ＣＨ１、ＣＨ２、ＣＨ３、ＣＨ４）が順次動作するように電流経路を制御して提供するドライバーＩＣ２０と、高周波成分のバイパス経路を提供して組立不良に伴い発生する高周波成分から発光装置を保護するためにＬＥＤブロック１０の出力ノードＮ５に並列に接続されるバイパス容量性素子Ｃａ２を含む。
【００６８】
ＬＥＤブロック１０内のＬＥＤアレイ（ＣＨ１、ＣＨ２、ＣＨ３、ＣＨ４）は互いに直列に接続されており、ＬＥＤアレイ（ＣＨ１、ＣＨ２、ＣＨ３、ＣＨ４）のそれぞれは、１つのＬＥＤとして表示しているが、１つのＬＥＤで具現することもでき、複数のＬＥＤの直列接続又は並列接続で具現することもできる。交流電源Ｖｓが供給された後、整流部材２により整流されてＬＥＤブロック１０の入力ノードＮ１に入力されてＬＥＤアレイ内のＬＥＤを動作させる。ここで、整流部材２は、全波整流により交流電源Ｖｓのネガティブパートをポジティブパートに変換して、ＬＥＤブロック１０の入力ノードＮ１にポジティブ電圧を供給する。
【００６９】
本実施形態において、「ＬＥＤ又はＬＥＤアレイが動作する」とは、ＬＥＤ又はＬＥＤアレイが発光することを意味する。また、本実施形態において、「電源の電圧レベル」とは、ＬＥＤブロック１０の入力ノードＮ１における電圧レベルを意味する。さらに、「ＬＥＤアレイが順次動作する」とは、ＬＥＤブロック１０内において順方向接続を考慮するとき、電源側に近いＬＥＤアレイから後端のＬＥＤアレイに順番に発光することを意味する。
【００７０】
ドライバーＩＣ２０は、ＬＥＤアレイ（ＣＨ１、ＣＨ２、ＣＨ３、ＣＨ４）のそれぞれに接続されて選択的に電流源として動作するスイッチングユニット（Ｑ１、Ｑ２、Ｑ３、Ｑ４）を含む。スイッチングユニット（Ｑ１、Ｑ２、Ｑ３、Ｑ４）は、対応するＬＥＤアレイ（Ｑ１の場合はＣＨ１、Ｑ２の場合はＣＨ２、Ｑ３の場合はＣＨ３、Ｑ４の場合はＣＨ４）が動作する時点でオン状態を維持し、ＬＥＤが直列接続されて動作する。スイッチングユニット（Ｑ１、Ｑ２、Ｑ３、Ｑ４）のそれぞれは、例えば、ｎ−ＭＯＳＦＥＴであるが、この例に限定されない。
【００７１】
以下、基本的な動作について簡単に説明する。
【００７２】
全てのＬＥＤアレイ（ＣＨ１、ＣＨ２、ＣＨ３、ＣＨ４）が、Ｖｆの大きさの順方向電圧を有すると仮定すると、入力ノードＮ１に入力される電圧レベルがＶｆより小さい場合、ＬＥＤは動作しない。この場合、スイッチングユニット（Ｑ１、Ｑ２、Ｑ３、Ｑ４）は、全てオン状態を維持しているか、又は全てオフ状態になる。
【００７３】
入力ノードＮ１に入力される電圧レベルがＶｆより大きく２Ｖｆより小さい場合、ＬＥＤブロック１０内においてＬＥＤアレイＣＨ１のみが動作する。ここで、スイッチングユニットＱ１がオン状態を維持しているので、電流経路はＣＨ１及びＱ１に沿う経路である。この電圧レベルでは、ＬＥＤブロック１０内においてＬＥＤアレイＣＨ１以外の残りのＬＥＤアレイ（ＣＨ２、ＣＨ３、ＣＨ４）は動作しない。従って、スイッチングユニット（Ｑ２、Ｑ３、Ｑ４）は、オン状態を維持しても維持しなくても構わない。
【００７４】
電圧レベルが２Ｖｆより大きく３Ｖｆより小さい場合、すなわち、ＬＥＤアレイ（ＣＨ１、ＣＨ２）のみが動作できる電圧レベルである場合、Ｑ２はオン状態を維持し、Ｑ１はオフとならなければならない。例えば、スイッチングユニットがｎ−ＭＯＳＦＥＴである場合、ゲート電圧を閾値電圧より低く供給してＱ１をオフさせる。この場合、電流経路はＣＨ１、ＣＨ２、Ｑ２に沿う経路であり、ＣＨ１とＣＨ２が直列接続して動作する。ここで、ＬＥＤアレイ（ＣＨ３、ＣＨ４）は動作せず、スイッチングユニット（Ｑ１、Ｑ２）を除いた他のスイッチングユニット（Ｑ３、Ｑ４）はオン状態を維持しても維持しなくても構わない。
【００７５】
続いて、入力ノードＮ１に入力される電圧レベルがそれ以上である場合、すなわち、３Ｖｆと４Ｖｆとの間である場合、ＬＥＤアレイ（ＣＨ１、ＣＨ２、ＣＨ３）が直列接続状態を保持して動作し、スイッチングユニットは、Ｑ１だけでなくＱ２もオフとなり、Ｑ３はオン状態に維持される。入力ノードＮ１に入力される電圧レベルが４Ｖｆ以上である場合、ＬＥＤアレイ（ＣＨ１、ＣＨ２、ＣＨ３、ＣＨ４）が直列接続状態を保持して動作し、スイッチングユニットは、Ｑ１、Ｑ２だけでなくＱ３もオフとなり、Ｑ４はオン状態に維持される。
【００７６】
即ち、入力ノードＮ１に入力される電圧レベルによって最後に動作するＬＥＤアレイより先に動作するＬＥＤアレイが互いに直列接続されるように、最後に動作するＬＥＤアレイに対応するスイッチングユニットはオン状態を維持し、これより先に動作するＬＥＤアレイに対応するスイッチングユニットは全てオフ状態を維持しなければならない。例えば、最後に動作するＬＥＤアレイがＤ４であると仮定すると、それより先に動作するＬＥＤアレイ（ＣＨ１、ＣＨ２、ＣＨ３）に対応するスイッチングユニット（Ｑ１、Ｑ２、Ｑ３）は全てオフ状態を維持しなければならない。そうではなく、例えば、スイッチングユニットＱ３がオン状態を維持している場合、電流経路がＱ３になるので、ＬＥＤアレイＤ４が動作できなくなる。
【００７７】
このように、入力ノードＮ１に入力される電圧レベルが０〜Ｖｆ、Ｖｆ〜２Ｖｆ、２Ｖｆ〜３Ｖｆ、３Ｖｆ〜４Ｖｆ、４Ｖｆ以上に増加する場合は、上述したように該当スイッチングユニットがオン状態を維持し、その前段のスイッチングユニットはオフとなる方式で動作し、これとは逆に電圧レベルが減少する場合も同様である。
【００７８】
また、ドライバーＩＣ２０により順次駆動されるこのような動作方式は、図７〜図９の場合も同一に適用される。特に、図８及び図９は、入力ノードＮ１に入力される電源の電圧レベルを検出するために電圧検出部３０がさらに加えられている。従って、図８及び図９に示す発光装置は、電圧検出部３０で検出される電圧レベルの変化によって該当スイッチングユニットを適切に制御することにより、順次直列駆動させる方式である。例えば、スイッチングユニットがＭＯＳＦＥＴとして具現される場合、スイッチングユニットそれぞれのゲート電圧（Ｖｇ１、Ｖｇ２、Ｖｇ３、Ｖｇ４）を制御することにより、電流経路を制御することができる。電圧レベルによるスイッチングユニット（Ｑ１、Ｑ２、Ｑ３、Ｑ４）のオン／オフ状態、そしてＬＥＤアレイ（ＣＨ１、ＣＨ２、ＣＨ３、ＣＨ４）の動作状態は上述の説明と同様である。例えば、入力ノードＮ１の電圧が２Ｖｆ〜３Ｖｆである場合、ＬＥＤアレイＣＨ１とＬＥＤアレイＣＨ２とが直列接続されて動作し、電圧検出部３０で検出された電圧によってスイッチングユニットＱ１はオフされ、スイッチングユニットＱ２はオン状態を維持してＱ２が電流経路を提供する。入力ノードＮ１の電圧が上昇して３Ｖｆ〜４Ｖｆである場合、ＬＥＤアレイ（ＣＨ１、ＣＨ２、ＣＨ３）が直列接続されて動作し、スイッチングユニットＱ１とＱ２がオフとなり、スイッチングユニットＱ３はオン状態を維持してＱ３が電流経路を提供する。これを一般式で表現すると、入力ノードＮ１の電圧がｎＶｆ〜（ｎ＋１）Ｖｆである場合、ＬＥＤアレイはＣＨ１、ＣＨ２、…、ＣＨｎまで直列接続されて動作し、電流経路はスイッチングユニットＱｎに沿って、その前段のスイッチングユニット（Ｑ１、Ｑ２、・・・、Ｑｎ−１）は全てオフ状態となる。
【００７９】
図７は、図６の回路においてＬＥＤブロックの入力ノードに入力ノードバイパス容量性素子をさらに接続した発光装置の等価回路図であり、図８は、図７の回路にＬＥＤブロックの入力ノードに入力される電圧のレベルを検出するための電圧検出部（ｖｏｌｔａｇｅ  ｄｅｔｅｃｔｏｒ）がさらに加えられた発光装置の等価回路図である。
【００８０】
図７及び図８を参照すると、発光装置の組立不良により、電源の供給時に火花放電が発生し、これにより高圧の高周波成分が入力ノードＮ１側に流入すると、出力ノードバイパス容量性素子Ｃａ２側に高周波成分がバイパスされるが、これと同時に入力ノードＮ１に直接接続されているドライバーＩＣ１０内のスイッチングユニットＱ１側に直ちに高周波成分が影響を及ぼす。従って、これを防止するために、出力ノードＮ５に出力ノードバイパス容量性素子Ｃａ２を並列に接続することに加えて、入力ノードＮ１に直接的に入力ノードバイパス容量性素子Ｃａ１を並列に追加接続することにより、組立不良に伴う高周波成分が入力ノードＮ１側に流入しても直ちに入力ノードバイパス容量性素子Ｃａ１を通じて抜け出るようにすることができる。
【００８１】
図９は、図８の回路においてＬＥＤブロック内のＬＥＤアレイ間に中間ノードバイパス容量性素子が並列に接続された発光装置の等価回路図である。
【００８２】
図９を参照すると、発光装置の組立不良により電源の供給時に火花放電が発生し、これにより高圧の高周波成分が中間ノード（Ｎ２、Ｎ３、Ｎ４）に流入すると、出力ノードバイパス容量性素子Ｃａ２側に高周波成分がバイパスされるが、これと同時に、中間ノード（Ｎ２、Ｎ３、Ｎ４）に直接接続されているドライバーＩＣ１０内のスイッチングユニット（Ｑ２、Ｑ３、Ｑ４）に直ちに高周波成分が影響を及ぼす可能性がある。従って、これを防止するために、出力ノードＮ５に出力ノードバイパス容量性素子Ｃａ２を並列に接続することに加えて、中間ノード（Ｎ２、Ｎ３、Ｎ４）に中間ノードバイパス容量性素子（Ｃａ３、Ｃａ４、Ｃａ５）を並列に追加接続することにより、組立不良に伴う高周波成分が中間ノード（Ｎ２、Ｎ３、Ｎ４）側に流入しても直ちに中間ノードバイパス容量性素子（Ｃａ３、Ｃａ４、Ｃａ５）を通じて抜け出るようにすることができる。
【００８３】
図９にはさらに過電圧保護用抵抗Ｒ１が加えられている。ＬＥＤブロック１０に定格電圧以上の過電圧が印加されると、この抵抗Ｒ１にかかるようにすることによりＬＥＤブロック１０及びドライバーＩＣ２０を保護する役割を果たす。例えば、過電圧が印加されると、電圧検出部３０でこれを検出し、スイッチングユニットＱ５をターンオンさせて過電圧保護用抵抗Ｒ１及びスイッチングユニットＱ５の経路に沿って電流が流れるようにして回路を保護する。
【００８４】
上述した本実施形態において、出力ノードバイパス容量性素子Ｃａ２、入力ノードバイパス容量性素子Ｃａ１、及び中間ノードバイパス容量性素子（Ｃａ３、Ｃａ４、Ｃａ５）は、静電容量（キャパシタンス）が０．０１μＦ〜０．１μＦであるセラミック材質を用いることが好ましい。
【００８５】
図１０及び図１１は、セラミック材質を用いるキャパシタ、すなわち、セラミックキャパシタを説明するための図であり、特に、図１０は、キャパシタの種類による周波数特性を示す図であり、図１１は、セラミックキャパシタの周波数対各キャパシタンスのインピーダンス特性を示す図である。
【００８６】
一般に、キャパシタのインピーダンスは、周波数とキャパシタンスに反比例するので、周波数が高くなるほどインピーダンスは減少するが、キャパシタンスの形態とキャパシタを構成する誘電体の残留インダクタ成分によって、図示するように、周波数が増加しながらインピーダンスもまた増加する。最も理想的なキャパシタの形態は図中「合成」で示すものであるが、これは理論的なキャパシタに過ぎない。
【００８７】
図１０に示すように、電解キャパシタやタンタルキャパシタに比べて、セラミックキャパシタは、高周波帯域で比較的インピーダンス特性がよい。すなわち、セラミックキャパシタは高周波帯域における使用に適し、他のキャパシタに比べて定格電圧が高く、ＥＳＲ（ｅｑｕｉｖａｌｅｎｔ  ｓｅｒｉｅｓ  ｒｅｓｉｓｔａｎｃｅ）が低くて発熱が少なく、極性がないため基板に実装時に有利であり、絶縁抵抗とブレークダウン電圧も高いので、本発明のバイパス容量素子として採用されるのに適している。セラミックキャパシタにおける電極間の誘電体としては、チタン酸バリウムのような誘電率の大きい材料を用いる。
【００８８】
それだけでなく、図１１に示すように、セラミックキャパシタにおいても容量が小さいほど、また、高い周波数帯域において、低いインピーダンス成分を有する特性を示す。特に、０．０１μＦ〜０．１μＦのキャパシタンス範囲において、０．１オーム以下の低いインピーダンス特性を有する。
【００８９】
従って、本発明の実施形態において、バイパス容量性素子（入力ノードバイパス容量性素子、出力ノードバイパス容量性素子、及び中間ノードバイパス容量性素子）は、セラミックキャパシタであることが好ましい。さらに好ましくは、バイパス容量性素子は、０．０１μＦ〜０．１μＦのキャパシタンスを有するセラミックキャパシタである。さらに好ましくは、バイパス容量性素子の耐圧は１００Ｖ〜５００Ｖの範囲を有する。例えば、入力ノードに接続される入力ノードバイパス容量性素子は比較的に大きな耐圧を有する必要があり、出力ノードに接続される出力ノードバイパス容量性素子は比較的に小さい耐圧を有してもかまわないので、バイパス容量性素子の耐圧は、このように、接続されるノード、ＬＥＤアレイの使用電圧によって変化する。それだけでなく、これらのバイパス容量性素子は、要求されるキャパシタンスによって、適切に直列接続又は並列接続、又は直列接続と並列接続の組み合わせで接続して用いることができる。
【００９０】
即ち、ＬＥＤアレイが順次駆動される発光装置において、組立不良により、ドライバーＩＣが耐えることのできる電圧耐性以上の電圧が供給されると、ドライバーＩＣがダメージを受ける。ドライバーＩＣは半導体素子からなり、使用する材料及び工程によって半導体素子の電圧耐性が決定される。電圧耐性は２５０Ｖから７００Ｖまで多様であり、それより高い電圧が供給されるときはドライバーＩＣの半導体素子は破壊される。本発明は、このような高圧の高周波成分からドライバーＩＣを保護するためにＬＥＤブロックの出力ノード、入力ノード、又は中間ノードにキャパシタを並列に接続し、これら高周波成分が接地に抜け出るようにすることにより、ドライバーＩＣを含む様々な部品を保護することができる。
【００９１】
図１２は、本発明の一実施形態による発光装置を説明するための断面図である。
【００９２】
図１２を参照すると、本発明の一実施形態による発光装置は、基板１００、基板１００の上面に実装されるＬＥＤ２００、ＬＥＤ２００が発光動作するときに発生した熱を基板１００から受けて外部に放出するヒートシンク４００、及びヒートシンク４００と基板１００との間に介在する電気絶縁性の熱伝達物質（ＴＩＭ）３００を備える。例えば、基板１００はメタルＰＣＢ（ｐｒｉｎｔｅｄ  ｃｉｒｃｕｉｔ  ｂｏａｄ）である。
【００９３】
また、発光装置は、熱伝達物質（ＴＩＭ）３００を介して上下に配置された基板１００とヒートシンク４００とを相互結合するためのスクリュー５００と、プラスチックホルダー６００と、をさらに含む。スクリュー５００は、プラスチックホルダー６００と基板１００を順次貫通した後、ヒートシンク４００に締結される。図示しないが、発光装置は、ＬＥＤ２００を外部から保護するように基板１００に結合される投光部材をさらに含む。
【００９４】
ＬＥＤ２００は、直列又は直並列に接続された複数の発光ダイオードチップを含むか、又は、直列又は直並列に接続された複数の発光ダイオードセルを含む。また、発光ダイオードチップ又は発光ダイオードセルは、フリップチップ構造を有することが好ましい。ＬＥＤ２００が複数の発光ダイオードセルからなる場合、ＬＥＤ２００は、それぞれがｐ型半導体層、活性層、及びｎ型半導体層を含む複数の発光セルを１つのチップ上に直列又は直並列に接続して構成されたもので具現する。
【００９５】
基板１００は、Ａｌ又はＡｌ合金から形成された第１金属層１２０、Ｃｕ又はＣｕ合金から形成された第２金属層１４０、及び第１金属層１２０と第２金属層１４０との間に介在する絶縁層としてのプリプレグ１３０を含む。
【００９６】
また、ヒートシンク４００は、電気絶縁性の熱伝達物質（ＴＩＭ）３００を介して基板１００の下部、すなわち、第１金属層１２０に結合される。熱伝達物質（ＴＩＭ）３００は、基板１００の下面の全体を覆う大きさに提供され、ヒートシンク４００は、熱伝達物質（ＴＩＭ）３００の下面の全体を覆う大きさに形成される。
【００９７】
このとき、熱伝達物質（ＴＩＭ）３００は、特定ＢＬＴ（Ｂｏｎｄ  Ｌｉｎｅ  Ｔｈｉｃｋｎｅｓｓ）を有するように圧縮された状態でヒートシンク４００と基板１００との間に介在する。また、熱伝達物質（ＴＩＭ）３００は、例えばシリコンなどの粘弾性材料内に、例えばセラミックのような充填材が充填された構造を有するサーマルパッドが好ましい。
【００９８】
粗い表面を有するヒートシンク４００と基板１００との間に粘弾性を有する熱伝達物質（ＴＩＭ）３００を介在することだけでも、熱抵抗を空気よりも大幅に減らすことができる。しかしながら、基板１００と熱伝達物質（ＴＩＭ）３００との間又はヒートシンク４００と熱伝達物質（ＴＩＭ）３００との間において、基板１００側の界面粗さ又はヒートシンク４００側の界面粗さにより残存するエアギャップは、ＡＣ電源の供給時に基板１００上のＬＥＤ２００及び駆動ＩＣ（図示せず）に深刻なダメージを与える可能性のある高周波成分の発生を招く。このような高周波成分は、ＡＣ電源の供給時にエアギャップにおいて発生する火花放電により発生する。
【００９９】
また、このような火花放電は、熱伝達物質（ＴＩＭ）３００及びヒートシンク４００が基板１００の下面の全体を覆っていなくて基板１００が外部に露出する場合にも発生する。この場合も同様に、火花放電が生じて数ＫＨｚ〜数ＧＨｚの広帯域高周波成分が電磁ノイズとして発生し、この高周波成分は、絶縁層を通過して基板１００上のＬＥＤ２００及び駆動ＩＣ（図示せず）に深刻なダメージを与える。
【０１００】
また、基板１００とヒートシンク４００との間の組立におけるスクリュー５００による不良、すなわち、スクリュー５００がヒートシンク４００にしっかり締結されないなどの不良も火花放電及びそれによる高周波成分を発生させてＬＥＤ２００及び駆動ＩＣ（図示せず）にダメージを与える可能性がある。
【０１０１】
図１３は、熱伝達物質（ＴＩＭ）を介して上下に配置された基板とヒートシンクの断面図であり、（ａ）は、熱伝達物質（ＴＩＭ）と基板との間の界面を示すための断面図、（ｂ）は、熱伝達物質（ＴＩＭ）とヒートシンクとの間の界面を示すための断面図である。
【０１０２】
図１３を参照すると、基板１００の粗さプロファイル（ｒｏｕｇｈｎｅｓｓ  ｐｒｏｆｉｌｅ）は、基板１００の界面平均高さｈ１に対してピークｐ１とバレーｖ１を含む。ここで、平均高さｈ１を基準に基板１００の全体バレーｖ１内の体積に対するエアギャップａ１の体積比率が４０％未満、より好ましくは、０．５％〜２０％に制限される。体積比率が４０％を超えると、発光装置に交流電源を供給するとき、エアギャップａ１において火花放電が生じてＬＥＤ又は駆動ＩＣにダメージを与える高周波成分が発生する恐れが非常に高くなる。
【０１０３】
ヒートシンク４００の粗さプロファイルは、ヒートシンク４００の界面平均高さｈ２に対してピークｐ２とバレーｖ２を含む。ここで、平均高さｈ２を基準にヒートシンク４００の全体バレーｖ２内の体積に対するエアギャップａ２の体積比率が４０％未満に、より好ましくは、０．５％〜２０％に制限される。体積比率が４０％を超えると、発光装置に交流電源を供給する時、エアギャップａ２において火花放電が生じてＬＥＤ又は駆動ＩＣにダメージを与える高周波成分が発生する恐れが非常に高くなる。
【０１０４】
下記の表１は、ヒートシンク４００のバレーｖ２内の体積に対するエアギャップａ２の体積比率を２０％未満に固定した状態で基板１００のバレーｖ１内の体積に対するエアギャップａ１の体積比率を変化させながら行ったＨｉ−Ｐｏｔテストの結果を示す。各実施形態と比較例において、２０個の製品に対するテストが行われ、その結果は、不良数／検査製品数に表示した。ここで、組立条件を不良発生に近い劣悪な条件にして不良（例えば、バーント（ｂｕｒｎｔ））の数が意図的に多くなるようにした。電源は、ＡＣ１．５ｋＶ、６０Ｈｚを用いた。
【０１０５】
【表１】
2017112347.tif 000003
【０１０６】
以下の表２は、基板１００のバレーｖ１内の体積に対するエアギャップａ１の体積比率を２０％未満に固定した状態でヒートシンク４００のバレーｖ２内の体積に対するエアギャップａ２の体積比率を変化させながら行ったＨｉ−Ｐｏｔテストの結果を示す。各実施形態と比較例において、２０個の製品に対するテストが行われ、その結果は、不良数／検査製品数に表示した。ここで、組立条件を不良発生に近い劣悪な条件にして不良の数が意図的に多くなるようにした。電源は、ＡＣ１．５ｋＶ、６０Ｈｚを用いた。
【０１０７】
【表２】
2017112347.tif 000004
【０１０８】
一方、図１３に示す断面図において、基板１００の界面平均高さｈ１とヒートシンク４００の界面平均高さｈ２との間の距離は、熱伝達物質（ＴＩＭ）３００のＢＬＴとほぼ同じである。基板１００側のバレーｖ１のうちエアギャップａ１のあるバレーｖ１内において熱伝達物質（ＴＩＭ）３００の高さは最大高さで一定であり、エアギャップａ１のないバレーｖ１内において熱伝達物質（ＴＩＭ）３００の高さは、バレーｖ１の深さにより決定される。基板１００側のバレーｖ１のうちのエアギャップａ１のないバレーｖ１の比率は２０％以上であることが好ましい。また、ヒートシンク４００側のバレーｖ２のうちのエアギャップａ２のあるバレーｖ２内において熱伝達物質（ＴＩＭ）３００の高さは最大高さで一定であり、エアギャップａ２のないバレーｖ２内において熱伝達物質（ＴＩＭ）３００の高さはバレーｖ２の深さにより決定される。基板１００側のバレーｖ２のうちのエアギャップａ２のないバレーｖ２の比率は２０％以上であることが好ましい。
【符号の説明】
【０１０９】
２    整流部材
１０    ＬＥＤブロック
２０    ドライバーＩＣ
３０    電圧検出部
１００    基板
１２０    第１金属層
１３０    プリプレグ
１４０    第２金属層
２００    ＬＥＤ
３００    熱伝達物質（ＴＩＭ）
４００    ヒートシンク
５００    スクリュー
６００    プラスチックホルダー
Ｃａ１〜Ｃａ７    バイパス容量性素子
ＣＨ１〜ＣＨ４    ＬＥＤアレイ
Ｄ１    逆流防止ダイオード
Ｎ１〜Ｎｎ    ノード
Ｑ１〜Ｑ５    スイッチングユニット
【図１】
2017112347.tif 000005
【図２】
2017112347.tif 000006
【図３】
2017112347.tif 000007
【図４】
2017112347.tif 000008
【図５】
2017112347.tif 000009
【図６】
2017112347.tif 000010
【図７】
2017112347.tif 000011
【図８】
2017112347.tif 000012
【図９】
2017112347.tif 000013
【図１０】
2017112347.tif 000014
【図１１】
2017112347.tif 000015
【図１２】
2017112347.tif 000016
【図１３】
2017112347.tif 000017
【手続補正書】
【提出日】平成28年9月23日(2016.9.23)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
それぞれが１つ以上のＬＥＤからなる複数のＬＥＤアレイ、入力ノード、及び出力ノードを含むＬＥＤブロックと、
前記ＬＥＤブロックの入力ノードに供給される電源の電圧レベルによって前記ＬＥＤアレイが順次動作するように電流経路を制御するドライバーＩＣと、
前記ＬＥＤブロックの出力ノードと接地との間に接続される出力ノードバイパス容量性素子と、を備え、
前記ＬＥＤブロックの入力ノードと接地との間に接続される入力ノードバイパス容量性素子と、
前記ＬＥＤアレイ間及び前記ＬＥＤアレイ内のそれぞれのＬＥＤ間のいずれか１つの中間ノードと接地との間に接続される中間ノードバイパス容量性素子と、
前記ＬＥＤアレイが順次動作するように前記ＬＥＤブロックの入力ノードに供給される電源の電圧レベルを検出する電圧検出部と、
過電圧が印加されると、前記電圧検出部でこれを検知し、電流が流れて回路を保護するための過電圧保護抵抗と、をさらに含み、
前記ＬＥＤが実装される基板と、
電源の供給時に前記ＬＥＤが動作するときに発生した熱を前記基板から受けて外部に放出するヒートシンクと、
前記基板と前記ヒートシンクとの間に圧縮状態で介在する熱伝達物質（ＴＩＭ：ｔｈｅｒｍａｌ  ｉｎｔｅｒｆａｃｅ  ｍａｔｅｒｉａｌ）と、を備え、
前記熱伝達物質（ＴＩＭ）と前記基板との間、又は前記熱伝達物質（ＴＩＭ）と前記ヒートシンクとの間に、前記基板側の界面粗さ又は前記ヒートシンク側の界面粗さによるエアギャップが存在し、
前記エアギャップのバレー内の体積に対する体積比率は、前記電源の供給時に前記エアギャップから発生する火花放電が抑制される量に制限され、
前記基板側の界面粗さのプロファイルは、前記基板側の界面の平均高さに対してピークとバレーを含み、前記平均高さを基準にして前記基板のバレー内の体積に対する前記エアギャップの体積比率が４０％未満であり、
前記ヒートシンク側の界面粗さのプロファイルは、前記ヒートシンク側の界面の平均高さに対してピークとバレーを含み、前記平均高さを基準にして前記ヒートシンクのバレー内の体積に対する前記エアギャップの体積比率が４０％未満であることを特徴とする発光装置。
【請求項２】
前記ドライバーＩＣは、複数のスイッチングユニットを含み、
前記スイッチングユニットのそれぞれは、前記ＬＥＤアレイのそれぞれに接続されて前記ＬＥＤブロックの入力ノードに供給される電源の電圧レベルによってスイッチングされることを特徴とする請求項１に記載の発光装置。
【請求項３】
前記複数のＬＥＤアレイのうちのいずれか１つのＬＥＤアレイと残りのＬＥＤアレイとの間に接続される逆流防止ダイオードをさらに含むことを特徴とする請求項１に記載の発光装置。
【請求項４】
前記ドライバーＩＣは、複数のスイッチングユニットを含み、
前記複数のスイッチングユニットは、
前記１つのＬＥＤアレイの出力ノードに並列に接続される第１スイッチングユニットと、
前記１つのＬＥＤアレイの入力ノードと前記逆流防止ダイオードの出力ノードとの間に接続される第２スイッチングユニットと、
前記残りのＬＥＤアレイの出力ノードに並列に接続される第３スイッチングユニットと、を含み、
前記第１スイッチングユニット及び前記第２スイッチングユニットは、前記電源の電圧レベルが第１レベルである場合にオン状態を維持し、前記電源の電圧レベルが第２レベルである場合にオフとなり、
前記第３スイッチングユニットは、前記電源の電圧レベルが前記第２レベルである場合にオン状態を維持することを特徴とする請求項３に記載の発光装置。
【請求項５】
前記ドライバーＩＣは、
前記ＬＥＤブロックの入力ノードに供給される電源の電圧レベルが第１レベルである場合、前記ＬＥＤアレイが互いに並列接続して動作するように制御し、
前記電源の電圧レベルが前記第１レベルより高い第２レベルである場合、前記ＬＥＤアレイのいずれか１つのＬＥＤアレイと残りのＬＥＤアレイとの間が互いに直列接続に転換されるように制御することを特徴とする請求項１に記載の発光装置。
【請求項６】
前記出力ノードバイパス容量性素子は、静電容量が０．０１μＦ〜０．１μＦであるセラミック材質を用いることを特徴とする請求項１に記載の発光装置。
【請求項７】
前記ＬＥＤブロックの入力ノードに並列接続される入力ノードバイパス容量性素子と、
前記ＬＥＤアレイ間及び前記ＬＥＤアレイ内のそれぞれのＬＥＤ間のいずれか１つに並列接続される中間ノードバイパス容量性素子と、をさらに含むことを特徴とする請求項１に記載の発光装置。
【請求項８】
前記出力ノードバイパス容量性素子、前記入力ノードバイパス容量性素子、及び前記中間ノードバイパス容量性素子は、静電容量が０．０１μＦ〜０．１μＦであるセラミック材質を用いることを特徴とする請求項７に記載の発光装置。
【請求項９】
前記出力ノードバイパス容量性素子、前記入力ノードバイパス容量性素子、及び前記中間ノードバイパス容量性素子のそれぞれには、少なくとも１つ以上のキャパシタが直列又は並列に接続されることを特徴とする請求項７に記載の発光装置。
【請求項１０】
前記ＬＥＤアレイのそれぞれには、１つ以上のＬＥＤが直列又は並列に接続されることを特徴とする請求項１に記載の発光装置。
【請求項１１】
前記ＬＥＤブロックの入力ノードにポジティブ電圧が供給されるように前記電源のネガティブパートをポジティブパートに変換するために、前記ＬＥＤブロックの入力ノードの前段に整流部材（ｂｒｉｄｇｅ  ｒｅｃｔｉｆｉｅｒ）をさらに含むことを特徴とする請求項１に記載の発光装置。
【請求項１２】
前記基板側の界面粗さのプロファイルは、前記基板側の界面の平均高さに対してピークとバレーを含み、前記平均高さを基準にして前記基板のバレー内の体積に対する前記エアギャップの体積比率が０．５％〜２０％であることを特徴とする請求項１に記載の発光装置。
【請求項１３】
前記ヒートシンク側の界面粗さのプロファイルは、前記ヒートシンク側の界面の平均高さに対してピークとバレーを含み、前記平均高さを基準にして前記ヒートシンクのバレー内の体積に対する前記エアギャップの体積比率が０．５％〜２０％であることを特徴とする請求項１に記載の発光装置。
【請求項１４】
前記熱伝達物質（ＴＩＭ）及び前記ヒートシンクのそれぞれは、前記基板の下面全体を覆うサイズに提供されることを特徴とする請求項１に記載の発光装置。
【請求項１５】
前記基板は、対向する金属層間に介在するプリプレグを含むメタルＰＣＢであることを特徴とする請求項１に記載の発光装置。
【手続補正書】
【提出日】平成29年2月27日(2017.2.27)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
それぞれが１つ以上のＬＥＤからなる複数のＬＥＤアレイ、入力ノード、及び出力ノードを含むＬＥＤブロックと、
前記ＬＥＤブロックの入力ノードに供給される電源の電圧レベルによって前記ＬＥＤアレイが順次動作するように電流経路を制御する複数のスイッチングユニットからなるドライバーＩＣと、
前記ＬＥＤブロックの出力ノードと接地との間に接続される出力ノードバイパス容量性素子と、を備え、
前記ＬＥＤブロックの入力ノードと接地との間に接続される入力ノードバイパス容量性素子と、
前記ＬＥＤアレイ間及び前記ＬＥＤアレイ内のそれぞれのＬＥＤ間のいずれか１つの中間ノードと接地との間に接続される中間ノードバイパス容量性素子と、
前記中間ノードバイパス容量性素子は前記ドライバーＩＣを構成するスイッチングユニットに最も近い前記中間ノード各々に接続され、
前記ＬＥＤアレイが順次動作するように前記ＬＥＤブロックの入力ノードに供給される電源の電圧レベルを検出する電圧検出部と、
過電圧が印加されると、前記電圧検出部でこれを検知し、電流が流れて回路を保護するための過電圧保護抵抗と、をさらに含み、
前記ＬＥＤが実装される基板と、
電源の供給時に前記ＬＥＤが動作するときに発生した熱を前記基板から受けて外部に放出するヒートシンクと、
前記基板と前記ヒートシンクとの間に圧縮状態で介在する熱伝達物質（ＴＩＭ：ｔｈｅｒｍａｌ  ｉｎｔｅｒｆａｃｅ  ｍａｔｅｒｉａｌ）と、を備え、
前記熱伝達物質（ＴＩＭ）と前記基板との間、又は前記熱伝達物質（ＴＩＭ）と前記ヒートシンクとの間に、前記基板側の界面粗さ又は前記ヒートシンク側の界面粗さによるエアギャップが存在し、
前記エアギャップのバレー内の体積に対する体積比率は、前記電源の供給時に前記エアギャップから発生する火花放電が抑制される量に制限され、
前記基板側の界面粗さのプロファイルは、前記基板側の界面の平均高さに対してピークとバレーを含み、前記平均高さを基準にして前記基板のバレー内の体積に対する前記エアギャップの体積比率が４０％未満であり、
前記ヒートシンク側の界面粗さのプロファイルは、前記ヒートシンク側の界面の平均高さに対してピークとバレーを含み、前記平均高さを基準にして前記ヒートシンクのバレー内の体積に対する前記エアギャップの体積比率が４０％未満であることを特徴とする発光装置。
【請求項２】
前記ドライバーＩＣは、複数のスイッチングユニットを含み、
前記スイッチングユニットのそれぞれは、前記ＬＥＤアレイのそれぞれに接続されて前記ＬＥＤブロックの入力ノードに供給される電源の電圧レベルによってスイッチングされることを特徴とする請求項１に記載の発光装置。
【請求項３】
前記複数のＬＥＤアレイのうちのいずれか１つのＬＥＤアレイと残りのＬＥＤアレイとの間に接続される逆流防止ダイオードをさらに含むことを特徴とする請求項１に記載の発光装置。
【請求項４】
前記ドライバーＩＣは、複数のスイッチングユニットを含み、
前記複数のスイッチングユニットは、
前記１つのＬＥＤアレイの出力ノードに並列に接続される第１スイッチングユニットと、
前記１つのＬＥＤアレイの入力ノードと前記逆流防止ダイオードの出力ノードとの間に接続される第２スイッチングユニットと、
前記残りのＬＥＤアレイの出力ノードに並列に接続される第３スイッチングユニットと、を含み、
前記第１スイッチングユニット及び前記第２スイッチングユニットは、前記電源の電圧レベルが第１レベルである場合にオン状態を維持し、前記電源の電圧レベルが第２レベルである場合にオフとなり、
前記第３スイッチングユニットは、前記電源の電圧レベルが前記第２レベルである場合にオン状態を維持することを特徴とする請求項３に記載の発光装置。
【請求項５】
前記ドライバーＩＣは、
前記ＬＥＤブロックの入力ノードに供給される電源の電圧レベルが第１レベルである場合、前記ＬＥＤアレイが互いに並列接続して動作するように制御し、
前記電源の電圧レベルが前記第１レベルより高い第２レベルである場合、前記ＬＥＤアレイのいずれか１つのＬＥＤアレイと残りのＬＥＤアレイとの間が互いに直列接続に転換されるように制御することを特徴とする請求項１に記載の発光装置。
【請求項６】
前記出力ノードバイパス容量性素子は、静電容量が０．０１μＦ乃至０．１μＦであるセラミック材質を用いることを特徴とする請求項１に記載の発光装置。
【請求項７】
前記ＬＥＤブロックの入力ノードに並列接続される入力ノードバイパス容量性素子と、
前記ＬＥＤアレイ間及び前記ＬＥＤアレイ内のそれぞれのＬＥＤ間のいずれか１つに並列接続される中間ノードバイパス容量性素子と、をさらに含むことを特徴とする請求項１に記載の発光装置。
【請求項８】
前記出力ノードバイパス容量性素子、前記入力ノードバイパス容量性素子、及び前記中間ノードバイパス容量性素子は、静電容量が０．０１μＦ乃至０．１μＦであるセラミック材質を用いることを特徴とする請求項７に記載の発光装置。
【請求項９】
前記出力ノードバイパス容量性素子、前記入力ノードバイパス容量性素子、及び前記中間ノードバイパス容量性素子のそれぞれには、少なくとも１つ以上のキャパシタが直列又は並列に接続されることを特徴とする請求項７に記載の発光装置。
【請求項１０】
前記ＬＥＤアレイのそれぞれには、１つ以上のＬＥＤが直列又は並列に接続されることを特徴とする請求項１に記載の発光装置。
【請求項１１】
前記ＬＥＤブロックの入力ノードにポジティブ電圧が供給されるように前記電源のネガティブパートをポジティブパートに変換するために、前記ＬＥＤブロックの入力ノードの前段に整流部材（ｂｒｉｄｇｅ  ｒｅｃｔｉｆｉｅｒ）をさらに含むことを特徴とする請求項１に記載の発光装置。
【請求項１２】
前記基板側の界面粗さのプロファイルは、前記基板側の界面の平均高さに対してピークとバレーを含み、前記平均高さを基準にして前記基板のバレー内の体積に対する前記エアギャップの体積比率が０．５％乃至２０％であることを特徴とする請求項１に記載の発光装置。
【請求項１３】
前記ヒートシンク側の界面粗さのプロファイルは、前記ヒートシンク側の界面の平均高さに対してピークとバレーを含み、前記平均高さを基準にして前記ヒートシンクのバレー内の体積に対する前記エアギャップの体積比率が０．５％乃至２０％であることを特徴とする請求項１に記載の発光装置。
【請求項１４】
前記熱伝達物質（ＴＩＭ）及び前記ヒートシンクのそれぞれは、前記基板の下面全体を覆うサイズに提供されることを特徴とする請求項１に記載の発光装置。
【請求項１５】
前記基板は、対向する金属層間に介在するプリプレグを含むメタルＰＣＢであることを特徴とする請求項１に記載の発光装置。