(57)【要約】      （修正有）【課題】複数のスイッチングアームを構成するスイッチの誤点弧を防止する。【解決手段】電力変換装置１００は、各スイッチ１０４１〜１０４２’がＭＯＳＦＥＴからなる複数のスイッチングアーム１０２１、１０２２を備える。各スイッチは、制御回路１１２１〜１１２２’により制御される。制御回路は、第１の端子１３６１と第２の端子１３８１との間で直列に配置される、ツェナーダイオード１３０１、抵抗器１３２１及びダイオード１３４１からなる電圧リミッタ回路１２８１と、制御端子Ｇ１に供給される電流の流れを阻止するように設計される電流遮断デバイス１２２１を更に備える。【選択図】図１
2017209001.tif 000002
【特許請求の範囲】
【請求項１】
スイッチ（１０４１）であって、
第１の端子（Ｄ１）と、
第２の端子（Ｓ１）と、
制御端子（Ｇ１）と、
を備え、
第１の電圧（Ｖｄｓ１）が前記第１の端子（Ｄ１）と前記第２の端子（Ｓ１）との間に存在し、
前記第１の電圧（Ｖｄｓ１）を制御する第２の電圧（Ｖｇｓ１）が前記制御端子（Ｇ１）と前記第２の端子（Ｓ１）との間に存在する、
スイッチ（１０４１）と、
第１の端子（１３６１）を備える電圧リミッタ回路（１２８１）と、
前記電圧リミッタ回路（１２８１）の前記第１の端子（１３６１）と前記スイッチ（１０４１）の前記制御端子（Ｇ１）との間のフィードバック接続部（ＣＲ１）と、
を備え、
前記電圧リミッタ回路（１２８１）は、アクティブモードにおいて、前記第１の電圧（Ｖｄｓ１）を制限するために、前記第２の電圧（Ｖｇｓ１）に対する前記第１の電圧（Ｖｄｓ１）のフィードバックを実行するように設計され、
前記電圧リミッタ回路（１２８１）は、そのアクティブモードにおいて、その第１の端子（１３６１）で電流（ｉ１）を供給するように更に設計される、
スイッチシステムにおいて、
前記電圧リミッタ回路（１２８１）により前記フィードバック接続部（ＣＲ１）を介して前記スイッチ（１０４１）の前記制御端子（Ｇ１）に供給される電流（ｉ１）の流れを阻止するように設計される電流遮断デバイス（１２２１）を更に備えることを特徴とするスイッチシステム。
【請求項２】
前記フィードバック接続部（ＣＲ１）が前記電流遮断デバイス（１２２１）を備える請求項１に記載のスイッチシステム。
【請求項３】
第１の制御接続部（ＣＡ１）を備えるインタフェース（１１８１）を更に備え、前記第１の制御接続部（ＣＡ１）は、一端が前記スイッチ（１０４１）の前記制御端子（Ｇ１）に接続されるとともに、他端で制御電圧（Ｖｃ１）を受けるように設計され、前記第１の制御接続部（ＣＡ１）は、前記フィードバック接続部（ＣＲ１）と共通の要素を共有するとともに、第１の抵抗器（１２０１）を備え、前記共通の要素で前記電流遮断デバイス（１２２１）を備える請求項２に記載のスイッチシステム。
【請求項４】
前記インタフェース（１１８１）が第２の制御接続部（ＣＢ１）を更に備え、前記第２の制御接続部（ＣＢ１）は、一端が前記スイッチ（１０４１）の前記制御端子（Ｇ１）に接続されるとともに、他端で制御電圧（Ｖｃ１）を受けるように設計され、前記制御接続部（ＣＢ１）が第２の抵抗器（１２４１）を備える請求項３に記載のスイッチシステム。
【請求項５】
前記第２の制御接続部（ＣＢ１）は、前記スイッチ（１０４１）の前記制御端子（Ｇ１）から前記第２の制御接続部（ＣＢ１）への電流の流れを阻止するように設計されるダイオード（１２６１）を更に備える請求項４に記載のスイッチシステム。
【請求項６】
前記電流遮断デバイス（１２２１）がダイオード（１２２１）を備える請求項１から５のいずれか一項に記載のスイッチシステム。
【請求項７】
前記電圧リミッタ回路（１２８１）は、前記スイッチ（１０４１）の前記第１の端子（Ｄ１）に接続される第２の端子（１３８１）と、その第２の端子（１３８１）を介した前記電圧リミッタ回路（１２８１）への電流の流入を降伏前に阻止するように設計されるツェナーダイオード（１３０１）とを備える請求項１から６のいずれか一項に記載のスイッチシステム。
【請求項８】
前記電圧リミッタ回路（１２８１）は、その第１の端子（１３６１）を介した前記電圧リミッタ回路（１２８１）への電流の流入を阻止するように設計されるダイオード（１３４１）を備える請求項１から７のいずれか一項に記載のスイッチシステム。
【請求項９】
前記スイッチ（１０４１）がＭＯＳＦＥＴを備える請求項１から８のいずれか一項に記載のスイッチシステム。
【請求項１０】
少なくとも２つのスイッチングアーム（１０２１、１０２２）を備え、前記各スイッチングアームが、中間点で相互に接続される２つのスイッチ（１０４１、１０４１’；１０４２、１０４２’）を有する電力変換器（１００）であって、前記スイッチ（１０４１、１０４１’；１０４２、１０４２’）のうちの少なくとも１つ、好ましくは全てが請求項１から９のいずれか一項に記載のスイッチシステムの一部を形成する電力変換器（１００）。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、制御スイッチの分野に関し、特にスイッチが１００Ａを超える電流を伝えるように設計される用途における制御スイッチの分野に関する。
【背景技術】
【０００２】
欧州特許出願公開第２５４９６４９号明細書の下で公開された欧州特許出願は、
スイッチであって、
第１の端子と、
第２の端子と、
制御端子と、
を備え、
第１の電圧が第１の端子と第２の端子との間に存在し、
第１の電圧を制御する第２の電圧が制御端子と第２の端子との間に存在する、
スイッチと、
第１の端子を備える電圧リミッタ回路と、
電圧リミッタ回路の第１の端子とスイッチの制御端子との間のフィードバック接続部と、
を備え、
電圧リミッタ回路が、アクティブモードにおいて、第１の電圧を制限するために、第２の電圧に対する第１の電圧のフィードバックを実行するように設計され、
電圧リミッタ回路が、そのアクティブモードにおいて、その第１の端子で電流を供給するように更に設計される、
スイッチシステムについて記載する。
【０００３】
先の刊行物において、電圧リミッタ回路は、スイッチの開成時に第１の電圧を制限するように設計される。しかしながら、スイッチが開成状態にあるとともに第１の端子と第２の端子との間に高電圧が印加されるとき、本発明者等は、スイッチにおいて望ましくない再導通が起こり得る、すなわち、スイッチの第１の端子と第２の端子との間で電流の流れが起こり得ることに気付いた。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】欧州特許出願公開第２５４９６４９号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、スイッチでの望ましくない再導通の整流を少なくとも部分的に可能にするスイッチシステムの開示である。
【課題を解決するための手段】
【０００６】
この目的のために、
スイッチであって、
第１の端子と、
第２の端子と、
制御端子と、
を備え、
第１の電圧が第１の端子と第２の端子との間に存在し、
第１の電圧を制御する第２の電圧が制御端子と第２の端子との間に存在する、
スイッチと、
第１の端子を備える電圧リミッタ回路と、
電圧リミッタ回路の第１の端子とスイッチの制御端子との間のフィードバック接続部と、
を備え、
電圧リミッタ回路が、アクティブモードにおいて、第１の電圧を制限するために、第２の電圧に対する第１の電圧のフィードバックを実行するように設計され、
電圧リミッタ回路が、そのアクティブモードにおいて、その第１の端子で電流を供給するように更に設計される、
スイッチシステムにおいて、
電圧リミッタ回路によりフィードバック接続部を介してスイッチの制御端子に供給される電流の流れを阻止するように設計される電流遮断デバイスを更に備えることを特徴とするスイッチシステムが提案される。
【０００７】
実際には、本発明者等は、望ましくない再導通が、アクティブモードにおいて、電圧リミッタ回路によって供給される電流によるスイッチの制御端子の充電によって生じ得ることに気付いた。本発明により、この電流は、もはやフィードバック接続部を介して制御端子に流れることができず、その結果、もはや制御端子を充電することができない。
【０００８】
随意的な態様において、フィードバック接続部は電流遮断デバイスを備える。
【０００９】
同様に随意的な態様において、スイッチシステムは、第１の制御接続部を備えるインタフェースを更に備え、第１の制御接続部は、一端がスイッチの制御端子に接続されるとともに、他端で制御電圧を受けるように設計され、第１の制御接続部は、フィードバック接続部と共通の要素を共有するとともに、第１の抵抗器を備え、共通の要素で電流遮断デバイスを備える。
【００１０】
同様に随意的な態様において、インタフェースは第２の制御接続部を更に備え、第２の制御接続部は、一端がスイッチの制御端子に接続されるとともに、他端で制御電圧を受けるように設計され、制御接続部が第２の抵抗器を備える。
【００１１】
同様に随意的な態様において、第２の制御接続部は、スイッチの制御端子から第２の制御接続部への電流の流れを阻止するように設計されるダイオードを更に備える。
【００１２】
同様に随意的な態様において、電流遮断デバイスがダイオードを備える。
【００１３】
同様に随意的な態様において、電圧リミッタ回路は、スイッチの第１の端子に接続される第２の端子と、その第２の端子を介した電圧リミッタ回路への電流の流入を降伏前に阻止するように設計されるツェナーダイオードとを備える。
【００１４】
同様に随意的な態様において、電圧リミッタ回路は、その第１の端子を介した電圧リミッタ回路への電流の流入を阻止するように設計されるダイオードを備える。
【００１５】
同様に随意的な態様において、スイッチがＭＯＳＦＥＴを備える。
【００１６】
少なくとも２つのスイッチングアームを備え、各スイッチングアームが、中間点で相互に接続される２つのスイッチを有する電力変換器であって、スイッチのうちの少なくとも１つ、好ましくは全てが本発明に係るスイッチシステムの一部を形成する電力変換器が更に開示される。
【図面の簡単な説明】
【００１７】
【図１】本発明の進展における電力変換器の電気回路図を示す。
【図２】図１の電力変換器における様々な電気変数の経時的な動きを例示する一連のタイムチャートを示す。
【発明を実施するための形態】
【００１８】
ここで、図１を参照して、本発明の進展における電力変換器１００について説明する。
【００１９】
電力変換器１００は複数のスイッチングアームを備える。説明する例において、電力変換器１００は、参照番号１０２１、１０２２によってそれぞれ表される２つのスイッチングアームを備える。説明の残りの部分では、第１のスイッチングアーム１０２１と関連する要素に添字「１」が適用され、一方、第２のスイッチングアーム１０２２と関連する要素に添字「２」が適用される。
【００２０】
各スイッチングアーム１０２１、１０２２は、ハイサイドスイッチ１０４１、１０４２とローサイドスイッチ１０４１’、１０４２’とを備える。説明の残りの部分では、ローサイドと関連する要素を表すためにアポストロフィ符号「’」が使用される。
【００２１】
各スイッチ１０４１、１０４１’、１０４２、１０４２’は、第１の端子Ｄ１、Ｄ１’、Ｄ２、Ｄ２’、第２の端子Ｓ１、Ｓ１’、Ｓ２、Ｓ２’、及び、制御端子Ｇ１、Ｇ１’、Ｇ２、Ｇ２’を有するとともに、その第２の端子Ｓ１、Ｓ１’、Ｓ２、Ｓ２’とその制御端子Ｇ１、Ｇ１’、Ｇ２、Ｇ２’との間の電圧にしたがって開成状態と閉成状態とを選択的にとるように設計される。
【００２２】
説明する例において、スイッチ１０４１、１０４１’、１０４２、１０４２’は、第１の端子、第２の端子、及び、制御端子をそれぞれ形成するドレイン、ソース、及び、ゲートを有するＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒｓ）である。明確さを期すために、説明の残りの部分では、「第１の端子」、「第２の端子」、及び、「制御端子」という用語の代わりに、「ドレイン」、「ソース」、及び、「ゲート」という用語が使用される。
【００２３】
それぞれのスイッチ１０４１、１０４１’、１０４２、１０４２’ごとに、ドレイン−ソース電圧Ｖｄｓ１、Ｖｄｓ１’、Ｖｄｓ２、Ｖｄｓ２’がドレインＤ１、Ｄ１’、Ｄ２、Ｄ２’とソースＳ１、Ｓ１’、Ｓ２、Ｓ２’との間に存在する。ドレイン−ソース電圧Ｖｄｓ１、Ｖｄｓ１’、Ｖｄｓ２、Ｖｄｓ２’を厳密に制御するゲート−ソース電圧Ｖｇｓ１、Ｖｇｓ１’、Ｖｇｓ２、Ｖｇｓ２’がゲートＧ１、Ｇ１’、Ｇ２、Ｇ２’とソースＳ１、Ｓ１’、Ｓ２、Ｓ２’との間に存在する。
【００２４】
それぞれのスイッチングアーム１０２１、１０２２ごとに、ハイサイドスイッチ１０４１、１０４２のソースとローサイドスイッチ１０４１’、１０４２’のドレインとが中間点（図１に点線で表される）で相互に接続され、中間点は電気モータなどの電気機械の巻線に接続するように設計される。
【００２５】
スイッチングアーム１０２１、１０２２は、電圧Ｖｂを供給するバッテリ又は帯電されたコンデンサなどのＤＣ電圧源１０８に接続される。より具体的には、それぞれのスイッチングアーム１０２１、１０２２ごとに、ハイサイドスイッチ１０４１、１０４２のドレインＤ１、Ｄ２がＤＣ電圧源１０８のプラス端子に接続され、一方、ローサイドスイッチ１０４１’、１０４２’のソースＳ１’、Ｓ２’がＤＣ電圧源１０８のマイナス端子（一般的には電気的なグランドに接続される）に接続される。ＤＣ電圧源１０８に対するこれらの接続は、完全ではなく、スイッチングアーム１０２１、１０２２とＤＣ電圧源１０８との間に浮遊インダクタンス１１０の存在を含む。
【００２６】
電力変換器１００は、それぞれのスイッチ１０４１、１０４１’、１０４２、１０４２’ごとに、それぞれの制御回路１１２１、１１２１’、１１２２、１１２２’を更に備える。
【００２７】
図１及び以下の説明では、他の制御回路１１２１’、１１２２、１１２２’が同一であるという事実を考慮して、ハイサイドスイッチ１０４１の制御回路１１２１のみが詳細に示される。
【００２８】
制御回路１１２１は、最初に、制御電圧Ｖｃ１を供給するように設計されるパイロットユニット１１６１を備え、制御電圧Ｖｃ１は、ハイサイドスイッチ１０４１の閉成のための第１の値（説明する例では１０Ｖ）と、ハイサイドスイッチ１０４１の開成のための第２の値（説明する例ではゼロ）とを選択的にとる。
【００２９】
制御回路１１２１は、ハイサイドスイッチ１０４１の異なる開閉速度を規定するように設計されるインタフェース１１８１を更に備える。
【００３０】
より具体的には、インタフェース１１８１は、パイロットユニット１１６１をゲートＧ１に接続する第１の制御接続部ＣＡ１を備える。制御接続部ＣＡ１は、スイッチ１０４１の開成時に、ゲートＧ１から放電電流の流入を受けるように設計される。説明する例において、第１の制御接続部ＣＡ１は、スイッチ１０４１の開速度を規定する第１の抵抗器１２０１と、第１の制御接続部ＣＡ１からゲートＧ１への電流の流れを阻止するように設計される第１のダイオード１２２１とを備える。
【００３１】
インタフェース１１８１は、パイロットユニット１１６１をゲートＧ１に接続する第２の制御接続部ＣＢ１を更に備える。制御接続部ＣＢ１は、スイッチ１０４１の閉成時に、ゲートＧ１から充電電流の流入を受けるように設計される。説明する例において、第２の制御接続部ＣＢ１は、スイッチ１０４１の閉速度を規定する第２の抵抗器１２４１と、第２の制御接続部ＣＢ１からパイロットユニット１１６１への電流の流れを阻止するように設計される第２のダイオード１２６１とを備える。
【００３２】
したがって、ダイオード１２２１、１２６１は、ハイサイドスイッチ１０４１の開閉のために所望の抵抗器１２０１、１２４１がそれぞれ使用されるようにする。
【００３３】
更に、第２の抵抗器１２４１及び第１の抵抗器１２０１は、異なる開閉速度を規定するために、異なる定格値を有することが好ましい。
【００３４】
制御回路１１２１は、ドレイン−ソース電圧Ｖｄｓ１を制限するように設計される電圧リミッタ回路１２８１（又はアクティブクランプ回路）を更に備える。
【００３５】
説明する例において、電圧リミッタ回路１２８１は、第１の端子１３６１と第２の端子１３８１との間で直列に配置される、ツェナーダイオード１３０１、抵抗器１３２１、及び、ダイオード１３４１を備え、入力電圧Ｖ１が第１の端子１３６１に対して第２の端子１３８１に存在するように設計される。
【００３６】
したがって、ダイオード１３４１の閾値電圧を無視すると、電圧Ｖ１がツェナーダイオード１３０１の降伏電圧Ｖｚよりも低い場合、ツェナーダイオード１３０１は、その遮断領域にあり、第２の端子１３８１を介した電流の流入を阻止する。また、ダイオード１３４１は、第１の端子１３６１を介した電流の流入を阻止する。そのため、電圧リミッタ回路１２８１は、それが開回路として振る舞うように設計されるパッシブモード（２つの端子１３６１、１３８１間に非常に高い抵抗、例えば少なくとも１００ｋΩ、好ましくは少なくとも１ＭΩを伴う）をとる。具体的には、このパッシブモードでは、電圧リミッタ回路１２８１が電圧Ｖ１を制限しないように設計される。
【００３７】
電圧Ｖ１が降伏電圧Ｖｚに達する場合、ツェナーダイオード１３０１は、その降伏領域に入って、第２の端子１３８１を介した電流の流入を許容し、この電流は第１の端子１３６１を介して出る。また、電圧Ｖ１は、ツェナーダイオード１３０１によってその降伏電圧Ｖｚに等しい比較的一定のレベルに維持される。したがって、電圧リミッタ回路１２８１はアクティブモードにあり、このアクティブモードにおいて、電圧リミッタ回路１２８１は、非常に低い抵抗（例えば、１００Ω未満、好ましくは１０Ω未満）を与えるように設計され、したがって、電圧Ｖ１を降伏電圧Ｖｚに近い値に制限する。
【００３８】
第２の端子１３８１はドレインＤ１に接続され、また、第１の端子１３６１はフィードバック接続部ＣＲ１（図１に太線で表される）によってゲートＧ１に接続される。より具体的には、第１の端子１３６１は、ダイオード１２２１の遮断側で、インタフェース１１８１の第１の制御接続部ＣＡ１に接続される。したがって、第１の制御接続部ＣＡ１及びフィードバック接続部ＣＲ１は、ダイオード１２２１を備える共通の要素を共有する。そのため、ダイオード１２２１は、電圧リミッタ回路１２８１によりフィードバック接続部ＣＲ１を介してゲートＧ１に供給される電流ｉ１の流れを阻止する。
【００３９】
ここで、図２を参照して、スイッチ１０４２が開成しているのに対してスイッチ１０４１が閉成状態にあるときの電気システム１００の動作について説明する。以下、ダイオードの閾値電圧は無視する。
【００４０】
最初に、時刻ｔ０の前において、第１のスイッチングアーム１０２１では、ハイサイドスイッチ１０４１が開成状態（ドレイン電流ｉｄ１がゼロ、ゲート−ソース電圧Ｖｇｓ１がゼロ）にあり、ローサイドスイッチ１０４１’が閉成状態（ドレイン−ソース電圧Ｖｄｓ１’がゼロ）にある。第２のスイッチングアーム１０２２では、ハイサイドスイッチ１０４２が閉成状態（電気機械の巻線の高いインダクタンスと関連するドレイン電流ｉｄ２が一定、ゲート−ソース電圧Ｖｇｓ２が一定、及び、ドレイン−ソース電圧Ｖｄｓ２がゼロ）にあり、ローサイドスイッチ１０４２’が開成状態（ドレイン−ソース電圧Ｖｄｓ２’が電圧Ｖｂに等しい）にある。更に、インダクタンス１１０は、ドレイン電流ｉｄ２に等しいインダクタンス電流ｉＬを伝えるため、一定である。したがって、インダクタンス１１０はゼロのインダクタンス電圧ＶＬを有する。
【００４１】
時刻ｔ０において、パイロットユニット１１６２は、ハイサイドスイッチ１０４２の閉成を指示し、インタフェース１１８２でゼロの制御電圧Ｖｃ２を印加する。
【００４２】
時刻ｔ１では、時間遅延（ｔ１−ｔ０）の後、ゲート−ソース電圧Ｖｇｓ２が減少し始める。
【００４３】
時刻ｔ２では、ゲート−ソース電圧Ｖｇｓ２が閾値に達し、それにより、ドレイン−ソース電圧Ｖｄｓ２の増大がもたらされる。同時に、２つのスイッチ１０４２、１０４２’が電圧Ｖｂに晒されるため、ローサイドスイッチ１０４２’のドレイン−ソース電圧Ｖｄｓ２’が減少する。
【００４４】
時刻ｔ３では、ドレイン−ソース電圧Ｖｄｓ２が電圧Ｖｂよりも大きくなる。したがって、ドレイン−ソース電圧Ｖｄｓ２’はゼロであり、インダクタンス電圧ＶＬはますますマイナスになる。その結果、インダクタンス電流ｉＬが減少し始める。ドレイン電流ｉｄ２がインダクタンス電流ｉＬと等しいため、ドレイン電流ｉｄ２も減少し始める。また、マイナスのインダクタンス電圧ＶＬは、ハイサイドスイッチ１０４１のドレインＤ１とソースＳ１との間の電圧Ｖｂと結び付く過電圧｜ＶＬ｜をもたらし、それにより、ドレイン−ソース電圧Ｖｄｓ１が増大し始める。
【００４５】
時刻ｔ４では、ドレイン−ソース電圧Ｖｄｓ１がツェナーダイオード１３０１の降伏電圧Ｖｚに達する。ゲート−ソース電圧Ｖｇｓ１がゼロであるため、電圧Ｖ１はドレイン−ソース電圧Ｖｄｓ１に等しく、したがって、電圧リミッタ回路１２８１がアクティブになるように電圧Ｖ１も降伏電圧Ｖｚに達する。したがって、電圧リミッタ回路の第１の端子１３６１で電流出力ｉ１が生成される。ダイオード１２２１の存在により、この電流ｉ１は、ゲートＧ１に流れず、その結果、ゲートＧ１を充電しない。逆に、電流ｉ１は、抵抗器１２０１を通じてソースＳ１に向かって流れる。一般に、パイロットユニット１１６１は、ゼロに等しくないが抵抗器１２０１及び抵抗器１２４１と比べて低い（少なくとも１０倍低い）内部抵抗を有する。したがって、僅かな割合の電流ｉ１がダイオード１２６１と抵抗器１２４１とを介してゲートＧ１に到達し、それにより、ゲート−ソース電圧Ｖｇｓ１が僅かに増大する。しかしながら、ゲート−ソース電圧Ｖｇｓ１のこの増大は、ハイサイドスイッチ１０４１でいかなる大きな再導通を引き起こすにも不十分である。したがって、ドレイン電流ｉｄ１はゼロのままである。
【００４６】
時刻ｔ５では、ドレイン−ソース電圧Ｖｄｓ２が降伏電圧Ｖｚとゲート−ソース電圧Ｖｇｓ２との和に達し、電圧リミッタ回路１２８２は、アクティブになって、以下のフィードバックを実行する。ドレイン−ソース電圧Ｖｄｓ２が増大すると、ドレイン−ゲート電圧Ｖｄｇ２が電圧リミッタ回路１２８２によって比較的一定のレベルに維持されるため、ゲート−ソース電圧Ｖｇｓ２も増大する。しかしながら、ゲート−ソース電圧Ｖｇｓ２のこの増大は、ドレイン−ソース電圧Ｖｄｓ２の降下をもたらす傾向がある。したがって、ドレイン−ソース電圧Ｖｄｓ２が制限される。
【００４７】
時刻ｔ６において、インダクタンス電流ｉＬは、相殺されて、ゼロのままである。したがって、インダクタンス電圧ＶＬもゼロになる。ゲート−ソース電圧Ｖｇｓ２はゼロまで減少し、また、ドレイン−ソース電圧Ｖｄｓ２は電圧Ｖｂまで減少する。
【００４８】
本発明は、前述した形の実施形態に限定されず、逆に以下の特許請求の範囲によって規定される。当業者に明らかなように、本発明に修正を加えることができる。
【００４９】
例えば、抵抗器１２０１がダイオード１２２１とゲートＧ１との間に配置されてもよい。
【００５０】
また、特許請求の範囲で使用される用語は、前述の形の実施形態の要素に限定されるように理解されてはならず、逆に、それらの一般的な知識から当業者によって推測され得る任意の同等な要素を包含するように理解されなければならない。
【図１】
2017209001.tif 000003
【図２】
2017209001.tif 000004
【外国語明細書】
2017209001000001.pdf