(57)【要約】【課題】ＰＬＬ回路において、注入同期型分周器のロックレンジを制御するにあたり、発振器の発振周波数の制御に時間を要さず、注入同期型分周器のロックレンジの変動情報や発振器の発振周波数の変更指示・ホッピング指示を考慮し、注入同期型分周器の制御電圧の制限範囲に拘わらず、注入同期型分周器のロックレンジの調整を完了させる。【解決手段】注入同期型分周器２５のロックレンジの制御と、発振器２４の発振周波数の初期制御を、並行に行うことにより、発振器２４の発振周波数の制御に時間を要さない。ここで、注入同期型分周器２５ではなく、ＣＭＬ型分周器３１により、発振器２４の発振周波数の初期制御を行い、動作の条件が広範なＣＭＬ型分周器３１の分周周波数を基準として、注入同期型分周器２５のロックレンジの制御を行う。そして、ＣＭＬ型分周器３１ではなく、注入同期型分周器２５により、発振器２４の発振周波数の定常制御を行う。【選択図】図４
2017038330.tif 000002
【特許請求の範囲】
【請求項１】
ＰＬＬ（Ｐｈａｓｅ−Ｌｏｃｋｅｄ−Ｌｏｏｐ）回路が備える注入同期型分周器のロックレンジを制御する注入同期型分周器制御装置であって、
ＣＭＬ（Ｃｕｒｒｅｎｔ−Ｍｏｄｅ−Ｌｏｇｉｃ）型分周器と、
前記注入同期型分周器が前記ＰＬＬ回路のループから切り離される際に、かつ、前記ＣＭＬ型分周器が前記ＰＬＬ回路のループに組み込まれる際に、前記ＰＬＬ回路の発振周波数に対する前記ＣＭＬ型分周器の分周周波数と前記注入同期型分周器のフリーラン周波数が等しくなるように、前記注入同期型分周器の制御電圧を調整する制御電圧調整部と、
前記注入同期型分周器の制御電圧が調整される際に、前記注入同期型分周器を前記ＰＬＬ回路のループから切り離し、前記注入同期型分周器の制御電圧が調整された後に、前記注入同期型分周器を前記ＰＬＬ回路のループに組み込む注入同期型分周器切換部と、
前記注入同期型分周器の制御電圧が調整される際に、前記ＣＭＬ型分周器を前記ＰＬＬ回路のループに組み込み、前記注入同期型分周器の制御電圧が調整された後に、前記ＣＭＬ型分周器を前記ＰＬＬ回路のループから切り離すＣＭＬ型分周器切換部と、
を備えることを特徴とする注入同期型分周器制御装置。
【請求項２】
前記制御電圧調整部は、前記注入同期型分周器の発振停止を検出した際に、かつ、前記注入同期型分周器の制御電圧の上昇停止を検出できない際に、前記注入同期型分周器の制御電圧を下降調整することを特徴とする、請求項１に記載の注入同期型分周器制御装置。
【請求項３】
前記制御電圧調整部は、前記注入同期型分周器のロックレンジの初期設定を実行する際に、前記注入同期型分周器のロックレンジの変動情報を取得した際に、又は、前記ＰＬＬ回路の発振周波数の変更指示を検出した際に、前記注入同期型分周器の制御電圧を調整することを特徴とする、請求項１又は２に記載の注入同期型分周器制御装置。
【請求項４】
前記ＰＬＬ回路は、前記注入同期型分周器の近傍に配置され、前記注入同期型分周器と同一の電源装置で動作し、前記ＰＬＬ回路のループに組み込まれず、前記注入同期型分周器と同一の制御電圧でフリーランするフリーラン注入同期型分周器、をさらに備え、
前記注入同期型分周器制御装置は、前記ＰＬＬ回路の発振周波数に対する前記注入同期型分周器の分周周波数と前記フリーラン注入同期型分周器のフリーラン周波数の差分が閾値以上である際に、前記ＰＬＬ回路の発振周波数に対する前記注入同期型分周器の分周周波数と前記フリーラン注入同期型分周器のフリーラン周波数の差分が最小となるように、前記注入同期型分周器の制御電圧を調整するフリーラン制御電圧調整部、をさらに備え、
前記注入同期型分周器制御装置がもとより備える前記制御電圧調整部は、前記注入同期型分周器のロックレンジの初期設定を実行する際に、又は、前記ＰＬＬ回路の発振周波数の変更指示を検出した際に、前記注入同期型分周器の制御電圧を調整することを特徴とする、請求項１又は２に記載の注入同期型分周器制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＰＬＬ（Ｐｈａｓｅ−Ｌｏｃｋｅｄ−Ｌｏｏｐ）回路において、注入同期型分周器（Ｉｎｊｅｃｔｉｏｎ−Ｌｏｃｋｅｄ  Ｆｒｅｑｕｅｎｃｙ−Ｄｉｖｉｄｅｒ：ＩＬＦＤ）のロックレンジを制御するための技術に関する。
【背景技術】
【０００２】
ＰＬＬ回路を高周波化するにあたり、プログラマブル分周器の前段において、プリスケーラ分周器を配置している。そして、プリスケーラ分周器として、ＣＭＬ（Ｃｕｒｒｅｎｔ−Ｍｏｄｅ−Ｌｏｇｉｃ）型分周器又は注入同期型分周器を使用している。
【０００３】
ここで、ＣＭＬ型分周器は、高消費電力及び高雑音特性という短所を有する。一方で、注入同期型分周器は、低消費電力及び低雑音特性という長所を有する。そこで、特許文献１、２では、プリスケーラ分周器として、注入同期型分周器を使用している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１４−２０４４１８号公報
【特許文献２】特開２０１５−０２６８９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、注入同期型分周器は、ロックレンジが狭いという問題を有する。ここで、注入同期型分周器のフリーラン周波数をｆＦｒｅｅ、注入同期型分周器の狭いロックレンジの半幅をｆＷｉｄｔｈ、注入同期型分周器の分周数をＮＩＬＦＤ、発振器の発振周波数をｆＶＣＯとする。そして、ｆＦｒｅｅ−ｆＷｉｄｔｈ＜ｆＶＣＯ／ＮＩＬＦＤ＜ｆＦｒｅｅ＋ｆＷｉｄｔｈであるときには、注入同期型分周器は、プリスケーラ分周器として正常に動作する。しかし、ｆＶＣＯ／ＮＩＬＦＤ＜ｆＦｒｅｅ−ｆＷｉｄｔｈ又はｆＶＣＯ／ＮＩＬＦＤ＞ｆＦｒｅｅ＋ｆＷｉｄｔｈであるときには、注入同期型分周器は、プリスケーラ分周器として正常に動作しない。そこで、特許文献１、２では、ｆＦｒｅｅ＝ｆＶＣＯ／ＮＩＬＦＤとなるように、注入同期型分周器のロックレンジを初期設定している。
【０００６】
従来技術のＰＬＬ回路の構成を図１、２に示す。ＰＬＬ回路１は、位相比較器１１、チャージポンプ１２、ループフィルタ１３、発振器１４、注入同期型分周器１５、プログラマブル分周器１６、ループ切換部１７及び制御電圧記憶部１８から構成される。
【０００７】
注入同期型分周器１５のロックレンジの制御時について、図１を用いて説明する。発振器１４の発振周波数の制御時について、図２を用いて説明する。注入同期型分周器１５のロックレンジの制御と、発振器１４の発振周波数の制御は、別個に行う。
【０００８】
図１において、ループ切換部１７は、スイッチの切り換えにより、位相比較器１１、チャージポンプ１２、ループフィルタ１３、制御電圧記憶部１８、注入同期型分周器１５及びプログラマブル分周器１６から構成されるループを形成する。
【０００９】
ループフィルタ１３は、注入同期型分周器１５のフリーラン周波数がｆＦｒｅｅ＝ｆＲｅｆ・ＮＤｉｖとなるように、注入同期型分周器１５の制御電圧ＶＣｏｎｔを制御する。ここで、ｆＲｅｆは、位相比較器１１に入力される基準信号の周波数であり、ＮＤｉｖは、プログラマブル分周器１６の分周数である。制御電圧記憶部１８は、サンプルホールド回路であり、注入同期型分周器１５のフリーラン周波数がｆＦｒｅｅ＝ｆＲｅｆ・ＮＤｉｖとなるような、注入同期型分周器１５の制御電圧ＶＣｏｎｔを記憶しておき出力し続ける。
【００１０】
図２において、ループ切換部１７は、スイッチの切り換えにより、位相比較器１１、チャージポンプ１２、ループフィルタ１３、発振器１４、注入同期型分周器１５及びプログラマブル分周器１６から構成されるループを形成する。
【００１１】
ここで、注入同期型分周器１５の分周周波数は、ｆＶＣＯ／ＮＩＬＦＤ＝ｆＲｅｆ・ＮＤｉｖとなる。一方で、注入同期型分周器１５のフリーラン周波数は、制御電圧記憶部１８により、ｆＦｒｅｅ＝ｆＲｅｆ・ＮＤｉｖのままである。このように、特許文献１、２では、ｆＦｒｅｅ＝ｆＶＣＯ／ＮＩＬＦＤとなるように、注入同期型分周器１５のロックレンジを初期設定しており、注入同期型分周器１５をプリスケーラ分周器として正常に動作させる。
【００１２】
しかし、特許文献１、２では、以下に説明する３つの課題がある。第１の課題として、注入同期型分周器１５のロックレンジの制御と、発振器１４の発振周波数の制御は、別個に行われるため、発振器１４の発振周波数の制御に時間を要する。第２の課題として、注入同期型分周器１５のロックレンジの初期設定は考慮されているが、注入同期型分周器１５のロックレンジの変動情報や発振器１４の発振周波数の変更指示・ホッピング指示に追従した、注入同期型分周器１５のロックレンジの再調整は考慮されていない。
【００１３】
第３の課題として、注入同期型分周器１５の制御電圧ＶＣｏｎｔが、所定範囲内の制御電圧から逸脱したときには、注入同期型分周器１５が、発振を停止するため、注入同期型分周器１５の制御電圧ＶＣｏｎｔは、所定範囲内の制御電圧に制限される必要があるが、所定範囲内の制御電圧は、注入同期型分周器１５の製造工程、電源電圧及び周辺温度に依存している。第３の課題については、図３を用いてすぐ後に説明する。
【００１４】
従来技術の注入同期型分周器のロックレンジの制御方法を図３に示す。注入同期型分周器１５の製造工程のばらつきを、ＳＳ（Ｓｌｏｗ−Ｓｌｏｗ）、ＴＴ（Ｔｙｐｉｃａｌ−Ｔｙｐｉｃａｌ）及びＦＦ（Ｆａｓｔ−Ｆａｓｔ）で表す。注入同期型分周器１５の電源電圧及び周辺温度に依存する、注入同期型分周器１５のフリーラン周波数の制御電圧依存性を、注入同期型分周器１５の製造工程毎に上段に示す。注入同期型分周器１５の電源電圧及び周辺温度が１．２Ｖ及び２２．５℃であるとき（上段の四角）での、注入同期型分周器１５の制御電圧の調整方法を、注入同期型分周器１５の製造工程毎に下段に示す。ｆＶＣＯの可変幅に応じたｆＦｒｅｅ＝ｆＶＣＯ／ＮＩＬＦＤの目標幅を、上段の破線で表す。
【００１５】
ここで、注入同期型分周器１５の電源電圧及び周辺温度に依存する、注入同期型分周器１５のフリーラン周波数の制御電圧依存性は、あらかじめ測定されておらず、ＰＬＬ回路１に記憶されていない。よって、ループフィルタ１３は、所定範囲内の制御電圧ＶＣｏｎｔを出力するとは限らず、所定範囲外の制御電圧ＶＣｏｎｔを出力することがある。
【００１６】
まず、注入同期型分周器１５の製造工程がＴＴであるときには、注入同期型分周器１５のフリーラン周波数の制御電圧依存性は、ｆＶＣＯの可変幅に応じたｆＦｒｅｅ＝ｆＶＣＯ／ＮＩＬＦＤの目標幅を含めて、目標幅より高周波側及び低周波側に分布するため、注入同期型分周器１５のロックレンジの調整は、完了することができるはずである。
【００１７】
ループフィルタ１３の初期出力の制御電圧ＶＣｏｎｔが、所定範囲より低い制御電圧であるときについて説明する。ループフィルタ１３が、制御電圧Ｖ５を出力したときには、注入同期型分周器１５は、発振を停止し、位相比較器１１は、ＵＰ信号を出力し、ループフィルタ１３は、制御電圧を上昇させる。ループフィルタ１３が、制御電圧Ｖ６を出力したときには、注入同期型分周器１５は、発振を開始し、位相比較器１１は、ＵＰ信号を出力し、ループフィルタ１３は、制御電圧を上昇させる。ループフィルタ１３が、制御電圧Ｖ７を出力したときには、注入同期型分周器１５のフリーラン周波数は、目標値のｆＦｒｅｅ＝ｆＶＣＯ／ＮＩＬＦＤに到達し、注入同期型分周器１５のロックレンジの調整は完了する。
【００１８】
ループフィルタ１３の初期出力の制御電圧ＶＣｏｎｔが、所定範囲より高い制御電圧であるときについて説明する。ループフィルタ１３が、制御電圧Ｖ９を出力したときには、注入同期型分周器１５は、発振を停止し、位相比較器１１は、ＵＰ信号を出力し、ループフィルタ１３は、制御電圧を上昇させる。ループフィルタ１３は、制御電圧の上昇を繰り返し、注入同期型分周器１５のロックレンジの調整は完了しない。
【００１９】
次に、注入同期型分周器１５の製造工程がＳＳであるときには、注入同期型分周器１５のフリーラン周波数の制御電圧依存性は、ｆＶＣＯの可変幅に応じたｆＦｒｅｅ＝ｆＶＣＯ／ＮＩＬＦＤの目標幅より低周波側のみに分布するため、注入同期型分周器１５は、欠陥品であり、注入同期型分周器１５のロックレンジの調整は、不可能であるはずである。
【００２０】
ループフィルタ１３の初期出力の制御電圧ＶＣｏｎｔが、所定範囲より低い制御電圧であるときについて説明する。ループフィルタ１３が、制御電圧Ｖ１を出力したときには、注入同期型分周器１５は、発振を停止し、位相比較器１１は、ＵＰ信号を出力し、ループフィルタ１３は、制御電圧を上昇させる。ループフィルタ１３が、制御電圧Ｖ２を出力したときには、注入同期型分周器１５は、発振を開始し、位相比較器１１は、ＵＰ信号を出力し、ループフィルタ１３は、制御電圧を上昇させる。ループフィルタ１３が、制御電圧Ｖ３を出力したときには、注入同期型分周器１５は、発振を停止し、位相比較器１１は、ＵＰ信号を出力し、ループフィルタ１３は、制御電圧を上昇させる。ループフィルタ１３は、制御電圧の上昇を繰り返し、注入同期型分周器１５のロックレンジの調整は完了しない。
【００２１】
ループフィルタ１３の初期出力の制御電圧ＶＣｏｎｔが、所定範囲より高い制御電圧であるときについて説明する。ループフィルタ１３が、制御電圧Ｖ４を出力したときには、注入同期型分周器１５は、発振を停止し、位相比較器１１は、ＵＰ信号を出力し、ループフィルタ１３は、制御電圧を上昇させる。ループフィルタ１３は、制御電圧の上昇を繰り返し、注入同期型分周器１５のロックレンジの調整は完了しない。
【００２２】
次に、注入同期型分周器１５の製造工程がＦＦであるときには、注入同期型分周器１５のフリーラン周波数の制御電圧依存性は、ｆＶＣＯの可変幅に応じたｆＦｒｅｅ＝ｆＶＣＯ／ＮＩＬＦＤの目標幅より高周波側のみに分布するため、注入同期型分周器１５は、欠陥品であり、注入同期型分周器１５のロックレンジの調整は、不可能であるはずである。
【００２３】
ループフィルタ１３の初期出力の制御電圧ＶＣｏｎｔが、所定範囲より低い制御電圧であるときについて説明する。ループフィルタ１３が、制御電圧Ｖ１０を出力したときには、注入同期型分周器１５は、発振を停止し、位相比較器１１は、ＵＰ信号を出力し、ループフィルタ１３は、制御電圧を上昇させる。ループフィルタ１３が、制御電圧Ｖ１１を出力したときには、注入同期型分周器１５は、発振を開始し、位相比較器１１は、ＤＯＷＮ信号を出力し、ループフィルタ１３は、制御電圧を下降させる。ループフィルタ１３は、制御電圧の上昇及び下降を繰り返し、注入同期型分周器１５のロックレンジの調整は完了しない。
【００２４】
ループフィルタ１３の初期出力の制御電圧ＶＣｏｎｔが、所定範囲より高い制御電圧であるときについて説明する。ループフィルタ１３が、制御電圧Ｖ１３を出力したときには、注入同期型分周器１５は、発振を停止し、位相比較器１１は、ＵＰ信号を出力し、ループフィルタ１３は、制御電圧を上昇させる。ループフィルタ１３は、制御電圧の上昇を繰り返し、注入同期型分周器１５のロックレンジの調整は完了しない。
【００２５】
つまり、注入同期型分周器１５のロックレンジの調整が、完了することができるはずであっても、ループフィルタ１３の初期出力の制御電圧ＶＣｏｎｔが、所定範囲より高い制御電圧であるときには、注入同期型分周器１５のロックレンジの調整は完了しない。そして、注入同期型分周器１５のロックレンジの調整が、不可能であるはずであっても、ループフィルタ１３の初期出力の制御電圧ＶＣｏｎｔが、所定範囲より高い制御電圧であるときには、注入同期型分周器１５のロックレンジの調整不可は判定されない。
【００２６】
そこで、前記課題を解決するために、本発明は、ＰＬＬ回路において、注入同期型分周器のロックレンジを制御するにあたり、（１）発振器の発振周波数の制御に時間を要さないこと、（２）注入同期型分周器のロックレンジの変動情報や発振器の発振周波数の変更指示・ホッピング指示を考慮すること、（３）注入同期型分周器の制御電圧の制限範囲に拘わらず、注入同期型分周器のロックレンジの調整を完了させること、を目的とする。
【課題を解決するための手段】
【００２７】
上記目的を達成するために、注入同期型分周器のロックレンジの制御と、発振器の発振周波数の初期制御を、並行に行う。ここで、注入同期型分周器ではなく、ＣＭＬ型分周器により、発振器の発振周波数の初期制御を行い、動作の条件が広範なＣＭＬ型分周器の分周周波数を基準として、注入同期型分周器のロックレンジの制御を行う。そして、ＣＭＬ型分周器ではなく、注入同期型分周器により、発振器の発振周波数の定常制御を行う。
【００２８】
具体的には、本発明は、ＰＬＬ回路が備える注入同期型分周器のロックレンジを制御する注入同期型分周器制御装置であって、ＣＭＬ型分周器と、前記注入同期型分周器が前記ＰＬＬ回路のループから切り離される際に、かつ、前記ＣＭＬ型分周器が前記ＰＬＬ回路のループに組み込まれる際に、前記ＰＬＬ回路の発振周波数に対する前記ＣＭＬ型分周器の分周周波数と前記注入同期型分周器のフリーラン周波数が等しくなるように、前記注入同期型分周器の制御電圧を調整する制御電圧調整部と、前記注入同期型分周器の制御電圧が調整される際に、前記注入同期型分周器を前記ＰＬＬ回路のループから切り離し、前記注入同期型分周器の制御電圧が調整された後に、前記注入同期型分周器を前記ＰＬＬ回路のループに組み込む注入同期型分周器切換部と、前記注入同期型分周器の制御電圧が調整される際に、前記ＣＭＬ型分周器を前記ＰＬＬ回路のループに組み込み、前記注入同期型分周器の制御電圧が調整された後に、前記ＣＭＬ型分周器を前記ＰＬＬ回路のループから切り離すＣＭＬ型分周器切換部と、を備えることを特徴とする注入同期型分周器制御装置である。
【００２９】
この構成によれば、上述した第１の課題（注入同期型分周器のロックレンジの制御と、発振器の発振周波数の制御は、別個に行われるため、発振器の発振周波数の制御に時間を要すること。）を解決することができる。そして、動作の条件が広範なＣＭＬ型分周器の分周周波数を基準として、注入同期型分周器のロックレンジの制御を安定に行うことができる。さらに、ＣＭＬ型分周器ではなく、注入同期型分周器により、発振器の発振周波数の定常制御を低消費電力及び低雑音特性で行うことができる。なお、注入同期型分周器制御装置のチップ面積は、ＰＬＬ回路の発振器等のチップ面積より、小さいと考えられる。
【００３０】
また、本発明は、前記制御電圧調整部は、前記注入同期型分周器の発振停止を検出した際に、かつ、前記注入同期型分周器の制御電圧の上昇停止を検出できない際に、前記注入同期型分周器の制御電圧を下降調整することを特徴とする注入同期型分周器制御装置である。
【００３１】
この構成によれば、上述した第３の課題（注入同期型分周器の制御電圧が、所定範囲内の制御電圧から逸脱したときには、注入同期型分周器が、発振を停止するため、注入同期型分周器の制御電圧は、所定範囲内の制御電圧に制限される必要があるが、所定範囲内の制御電圧は、注入同期型分周器の製造工程、電源電圧及び周辺温度に依存していること。）を回避することができる。つまり、注入同期型分周器の制御電圧の制限範囲に拘わらず、注入同期型分周器のロックレンジの調整を完了させることができる。
【００３２】
また、本発明は、前記制御電圧調整部は、前記注入同期型分周器のロックレンジの初期設定を実行する際に、前記注入同期型分周器のロックレンジの変動情報を取得した際に、又は、前記ＰＬＬ回路の発振周波数の変更指示を検出した際に、前記注入同期型分周器の制御電圧を調整することを特徴とする注入同期型分周器制御装置である。
【００３３】
また、本発明は、前記ＰＬＬ回路は、前記注入同期型分周器の近傍に配置され、前記注入同期型分周器と同一の電源装置で動作し、前記ＰＬＬ回路のループに組み込まれず、前記注入同期型分周器と同一の制御電圧でフリーランするフリーラン注入同期型分周器、をさらに備え、前記注入同期型分周器制御装置は、前記ＰＬＬ回路の発振周波数に対する前記注入同期型分周器の分周周波数と前記フリーラン注入同期型分周器のフリーラン周波数の差分が閾値以上である際に、前記ＰＬＬ回路の発振周波数に対する前記注入同期型分周器の分周周波数と前記フリーラン注入同期型分周器のフリーラン周波数の差分が最小となるように、前記注入同期型分周器の制御電圧を調整するフリーラン制御電圧調整部、をさらに備え、前記注入同期型分周器制御装置がもとより備える前記制御電圧調整部は、前記注入同期型分周器のロックレンジの初期設定を実行する際に、又は、前記ＰＬＬ回路の発振周波数の変更指示を検出した際に、前記注入同期型分周器の制御電圧を調整することを特徴とする注入同期型分周器制御装置である。
【００３４】
これらの構成によれば、上述した第２の課題（注入同期型分周器のロックレンジの初期設定は考慮されているが、注入同期型分周器のロックレンジの変動情報や発振器の発振周波数の変更指示・ホッピング指示に追従した、注入同期型分周器のロックレンジの再調整は考慮されていないこと。）を解決することができる。
【００３５】
ここで、前者の構成では、注入同期型分周器のロックレンジの初期設定や発振周波数の変更指示・ホッピング指示のみならず、注入同期型分周器のロックレンジの変動情報に追従して、ＣＭＬ型分周器の分周周波数を基準として、注入同期型分周器のロックレンジの調整を行う。一方で、後者の構成では、注入同期型分周器のロックレンジの初期設定や発振周波数の変更指示・ホッピング指示においては、ＣＭＬ型分周器の分周周波数を基準として、注入同期型分周器のロックレンジの調整を行うが、注入同期型分周器のロックレンジの変動情報に追従して、フリーラン注入同期型分周器のフリーラン周波数を基準として、注入同期型分周器のロックレンジの調整を行う。
【００３６】
よって、後者の構成では、前者の構成と異なり、注入同期型分周器のロックレンジの変動情報に追従する際に、注入同期型分周器からＣＭＬ型分周器へと切り替える必要がなく、注入同期型分周器により構成されるループのロックを維持することができる。
【００３７】
そして、後者の構成では、フリーラン注入同期型分周器の電源電圧及び周辺温度は、注入同期型分周器の電源電圧及び周辺温度と、ほぼ同一であることが保証される。一方で、前者の構成では、比較対象の注入同期型分周器の電源電圧及び周辺温度は、注入同期型分周器の電源電圧及び周辺温度と、ほぼ同一であることが保証されない。
【００３８】
よって、後者の構成では、前者の構成と異なり、フリーラン注入同期型分周器のフリーラン周波数を基準として、注入同期型分周器のロックレンジの変動情報を精度高く得ることができ、注入同期型分周器のロックレンジの調整を精度高く行うことができる。
【発明の効果】
【００３９】
このように、本発明は、ＰＬＬ回路において、注入同期型分周器のロックレンジを制御するにあたり、（１）発振器の発振周波数の制御に時間を要さないこと、（２）注入同期型分周器のロックレンジの変動情報や発振器の発振周波数の変更指示・ホッピング指示を考慮すること、（３）注入同期型分周器の制御電圧の制限範囲に拘わらず、注入同期型分周器のロックレンジの調整を完了させること、ができる。
【図面の簡単な説明】
【００４０】
【図１】従来技術のＰＬＬ回路の構成を示す図である。
【図２】従来技術のＰＬＬ回路の構成を示す図である。
【図３】従来技術の注入同期型分周器のロックレンジの制御方法を示す図である。
【図４】本発明のＰＬＬ回路及び注入同期型分周器制御装置の構成を示す図である。
【図５】本発明のＰＬＬ回路及び注入同期型分周器制御装置の構成を示す図である。
【図６】本発明の注入同期型分周器のロックレンジの制御方法を示す図である。
【図７】注入同期型分周器により構成されるループのロックの解除挙動を示す図である。
【図８】注入同期型分周器により構成されるループのロックの維持方法を示す図である。
【図９】本発明の注入同期型分周器制御装置の第１の更なる構成を示す図である。
【図１０】本発明のＰＬＬ回路の第２の更なる構成を示す図である。
【図１１】本発明の注入同期型分周器制御装置の第２の更なる構成を示す図である。
【発明を実施するための形態】
【００４１】
添付の図面を参照して本発明の実施形態を説明する。以下に説明する実施形態は本発明の実施の例であり、本発明は以下の実施形態に制限されるものではない。なお、本明細書及び図面において符号が同じ構成要素は、相互に同一のものを示すものとする。
【００４２】
（第１の課題の解決手段）
本発明のＰＬＬ回路及び注入同期型分周器制御装置の構成を図４、５に示す。ＰＬＬ回路２は、位相比較器２１、チャージポンプ２２、ループフィルタ２３、発振器２４、注入同期型分周器２５及びプログラマブル分周器２６から構成される。注入同期型分周器制御装置３は、ＣＭＬ型分周器３１、プログラマブル分周器３２、制御電圧調整部３３、注入同期型分周器切換部３４及びＣＭＬ型分周器切換部３５から構成される。制御電圧調整部３３は、位相比較器３３１、チャージポンプ３３２、ループフィルタ３３３、制御電圧記憶部３３４及び制御電圧補正部３３５から構成される。
【００４３】
注入同期型分周器２５のロックレンジの調整時及び発振器２４の発振周波数の初期制御時について、図４を用いて説明する。注入同期型分周器２５のロックレンジの調整後及び発振器２４の発振周波数の定常制御時について、図５を用いて説明する。注入同期型分周器２５のロックレンジの調整と、発振器２４の発振周波数の初期制御は、並行に行う。
【００４４】
図４において、注入同期型分周器切換部３４は、スイッチの切り換えにより、位相比較器２１、チャージポンプ２２、ループフィルタ２３、発振器２４、注入同期型分周器２５及びプログラマブル分周器２６から構成されるループを切り離す。そして、ＣＭＬ型分周器切換部３５は、スイッチの切り換えにより、位相比較器２１、チャージポンプ２２、ループフィルタ２３、発振器２４、ＣＭＬ型分周器３１及びプログラマブル分周器３２から構成されるループを形成する。さらに、制御電圧調整部３３が、動作を開始する。
【００４５】
位相比較器３３１は、プログラマブル分周器２６の分周周波数ｆＦｒｅｅ／ＮＤｉｖと、プログラマブル分周器３２の分周周波数ｆＶＣＯ／（ＮＣＭＬ・ＮＤｉｖ）と、を比較する。ここで、ＮＣＭＬは、ＣＭＬ型分周器３１の分周数であり、ＮＤｉｖは、プログラマブル分周器３２の分周数である。ループフィルタ３３３は、プログラマブル分周器２６の分周周波数ｆＦｒｅｅ／ＮＤｉｖと、プログラマブル分周器３２の分周周波数ｆＶＣＯ／（ＮＣＭＬ・ＮＤｉｖ）と、が等しくなるように、注入同期型分周器２５の制御電圧ＶＣｏｎｔを制御する。
【００４６】
ここで、位相比較器２１、チャージポンプ２２、ループフィルタ２３、発振器２４、ＣＭＬ型分周器３１及びプログラマブル分周器３２から構成されるループのロック時には、プログラマブル分周器３２の分周周波数は、ｆＶＣＯ／（ＮＣＭＬ・ＮＤｉｖ）＝ｆＲｅｆとなる。そして、位相比較器３３１、チャージポンプ３３２、ループフィルタ３３３、注入同期型分周器２５及びプログラマブル分周器２６から構成されるループのロック時には、プログラマブル分周器２６の分周周波数は、ｆＦｒｅｅ／ＮＤｉｖ＝ｆＲｅｆとなる。
【００４７】
制御電圧記憶部３３４は、サンプルホールド回路であり、注入同期型分周器２５のフリーラン周波数がｆＦｒｅｅ＝ｆＲｅｆ・ＮＤｉｖとなるような、注入同期型分周器２５の制御電圧ＶＣｏｎｔを記憶しておき出力し続ける。なお、上述した第３の課題を回避するための制御電圧補正部３３５については、図６を用いて説明する。また、上述した第２の課題を解決するための注入同期型分周器制御装置３の更なる構成については、図７を用いて説明する。
【００４８】
図５において、注入同期型分周器切換部３４は、スイッチの切り換えにより、位相比較器２１、チャージポンプ２２、ループフィルタ２３、発振器２４、注入同期型分周器２５及びプログラマブル分周器２６から構成されるループを形成する。そして、ＣＭＬ型分周器切換部３５は、スイッチの切り換えにより、位相比較器２１、チャージポンプ２２、ループフィルタ２３、発振器２４、ＣＭＬ型分周器３１及びプログラマブル分周器３２から構成されるループを切り離す。さらに、制御電圧記憶部３３４のみが、動作を維持する。
【００４９】
ここで、注入同期型分周器２５の分周周波数は、ｆＶＣＯ／ＮＩＬＦＤ＝ｆＲｅｆ・ＮＤｉｖとなる。一方で、注入同期型分周器２５のフリーラン周波数は、制御電圧記憶部３３４により、ｆＦｒｅｅ＝ｆＲｅｆ・ＮＤｉｖのままである。このように、本発明では、ｆＦｒｅｅ＝ｆＶＣＯ／ＮＩＬＦＤとなるように、注入同期型分周器２５のロックレンジを初期設定しており、注入同期型分周器２５をプリスケーラ分周器として正常に動作させる。
【００５０】
（第３の課題の回避手段）
次に、上述した第３の課題を回避するための制御電圧補正部３３５について、図６を用いて説明する。制御電圧補正部３３５は、注入同期型分周器２５の発振停止を検出した際に、かつ、注入同期型分周器２５の制御電圧ＶＣｏｎｔの上昇停止を検出できない際に、注入同期型分周器２５の制御電圧ＶＣｏｎｔを下降調整する。
【００５１】
本発明の注入同期型分周器のロックレンジの制御方法を図６に示す。注入同期型分周器２５の製造工程のばらつきを、ＳＳ（Ｓｌｏｗ−Ｓｌｏｗ）、ＴＴ（Ｔｙｐｉｃａｌ−Ｔｙｐｉｃａｌ）及びＦＦ（Ｆａｓｔ−Ｆａｓｔ）で表す。注入同期型分周器２５の電源電圧及び周辺温度に依存する、注入同期型分周器２５のフリーラン周波数の制御電圧依存性を、注入同期型分周器２５の製造工程毎に上段に示す。注入同期型分周器２５の電源電圧及び周辺温度が１．２Ｖ及び２２．５℃であるとき（上段の四角）での、注入同期型分周器２５の制御電圧の調整方法を、注入同期型分周器２５の製造工程毎に下段に示す。ｆＶＣＯの可変幅に応じたｆＦｒｅｅ＝ｆＶＣＯ／ＮＩＬＦＤの目標幅を、上段の破線で表す。
【００５２】
ここで、注入同期型分周器２５の電源電圧及び周辺温度に依存する、注入同期型分周器２５のフリーラン周波数の制御電圧依存性は、あらかじめ測定されておらず、ＰＬＬ回路２には記憶されておらず、注入同期型分周器制御装置３にも記憶されていない。よって、ループフィルタ３３３は、所定制限範囲内の制御電圧ＶＣｏｎｔを出力するとは限らず、所定制限範囲外の制御電圧ＶＣｏｎｔを出力することがある。
【００５３】
まず、注入同期型分周器２５の製造工程がＴＴであるときには、注入同期型分周器２５のフリーラン周波数の制御電圧依存性は、ｆＶＣＯの可変幅に応じたｆＦｒｅｅ＝ｆＶＣＯ／ＮＩＬＦＤの目標幅を含めて、目標幅より高周波側及び低周波側に分布するため、注入同期型分周器２５のロックレンジの調整は、完了することができるはずである。
【００５４】
ループフィルタ３３３の初期出力の制御電圧ＶＣｏｎｔが、所定制限範囲より低い制御電圧であるときについて説明する。ループフィルタ３３３が、制御電圧Ｖ５を出力したときには、注入同期型分周器２５は、発振を停止し、位相比較器３３１は、ＵＰ信号を出力し、ループフィルタ３３３は、制御電圧を上昇させる。ループフィルタ３３３が、制御電圧Ｖ６を出力したときには、注入同期型分周器２５は、発振を開始し、位相比較器３３１は、ＵＰ信号を出力し、ループフィルタ３３３は、制御電圧を上昇させる。ループフィルタ３３３が、制御電圧Ｖ７を出力したときには、注入同期型分周器２５のフリーラン周波数は、目標値のｆＦｒｅｅ＝ｆＶＣＯ／ＮＩＬＦＤに到達し、注入同期型分周器２５のロックレンジの調整は完了する。
【００５５】
ループフィルタ３３３の初期出力の制御電圧ＶＣｏｎｔが、所定制限範囲より高い制御電圧であるときについて説明する。ループフィルタ３３３が、制御電圧Ｖ９を出力したときには、注入同期型分周器２５は、発振を停止し、位相比較器３３１は、ＵＰ信号を出力し、ループフィルタ３３３は、制御電圧を上昇させる。制御電圧補正部３３５は、制御電圧の上昇の繰り返しを断ち切り、制御電圧を下降させる。制御電圧補正部３３５が、制御電圧Ｖ８を出力したときには、注入同期型分周器２５は、発振を開始し、位相比較器３３１は、ＤＯＷＮ信号を出力し、ループフィルタ３３３は、制御電圧を下降させる。ループフィルタ３３３が、制御電圧Ｖ７を出力したときには、注入同期型分周器２５のフリーラン周波数は、目標値のｆＦｒｅｅ＝ｆＶＣＯ／ＮＩＬＦＤに到達し、注入同期型分周器２５のロックレンジの調整は完了する。
【００５６】
次に、注入同期型分周器２５の製造工程がＳＳであるときには、注入同期型分周器２５のフリーラン周波数の制御電圧依存性は、ｆＶＣＯの可変幅に応じたｆＦｒｅｅ＝ｆＶＣＯ／ＮＩＬＦＤの目標幅より低周波側のみに分布するため、注入同期型分周器２５は、欠陥品であり、注入同期型分周器２５のロックレンジの調整は、不可能であるはずである。
【００５７】
ループフィルタ３３３の初期出力の制御電圧ＶＣｏｎｔが、所定制限範囲より低い制御電圧であるときについて説明する。ループフィルタ３３３が、制御電圧Ｖ１を出力したときには、注入同期型分周器２５は、発振を停止し、位相比較器３３１は、ＵＰ信号を出力し、ループフィルタ３３３は、制御電圧を上昇させる。ループフィルタ３３３が、制御電圧Ｖ２を出力したときには、注入同期型分周器２５は、発振を開始し、位相比較器３３１は、ＵＰ信号を出力し、ループフィルタ３３３は、制御電圧を上昇させる。ループフィルタ３３３が、制御電圧Ｖ３を出力したときには、注入同期型分周器２５は、発振を停止し、位相比較器３３１は、ＵＰ信号を出力し、ループフィルタ３３３は、制御電圧を上昇させる。制御電圧補正部３３５は、制御電圧の上昇の繰り返しを断ち切り、注入同期型分周器２５のロックレンジの調整不可を判定する。
【００５８】
ループフィルタ３３３の初期出力の制御電圧ＶＣｏｎｔが、所定制限範囲より高い制御電圧であるときについて説明する。ループフィルタ３３３が、制御電圧Ｖ４を出力したときには、注入同期型分周器２５は、発振を停止し、位相比較器３３１は、ＵＰ信号を出力し、ループフィルタ３３３は、制御電圧を上昇させる。制御電圧補正部３３５は、制御電圧の上昇の繰り返しを断ち切り、制御電圧を下降させる。制御電圧補正部３３５が、制御電圧Ｖ３を出力したときには、注入同期型分周器２５は、発振を開始し、位相比較器３３１は、ＵＰ信号を出力し、ループフィルタ３３３は、制御電圧を上昇させる。制御電圧補正部３３５は、制御電圧の上昇の繰り返しを断ち切り、注入同期型分周器２５のロックレンジの調整不可を判定する。
【００５９】
次に、注入同期型分周器２５の製造工程がＦＦであるときには、注入同期型分周器２５のフリーラン周波数の制御電圧依存性は、ｆＶＣＯの可変幅に応じたｆＦｒｅｅ＝ｆＶＣＯ／ＮＩＬＦＤの目標幅より高周波側のみに分布するため、注入同期型分周器２５は、欠陥品であり、注入同期型分周器２５のロックレンジの調整は、不可能であるはずである。
【００６０】
ループフィルタ３３３の初期出力の制御電圧ＶＣｏｎｔが、所定制限範囲より低い制御電圧であるときについて説明する。ループフィルタ３３３が、制御電圧Ｖ１０を出力したときには、注入同期型分周器２５は、発振を停止し、位相比較器３３１は、ＵＰ信号を出力し、ループフィルタ３３３は、制御電圧を上昇させる。ループフィルタ３３３が、制御電圧Ｖ１１を出力したときには、注入同期型分周器２５は、発振を開始し、位相比較器３３１は、ＤＯＷＮ信号を出力し、ループフィルタ３３３は、制御電圧を下降させる。制御電圧補正部３３５は、制御電圧の下降の繰り返しを断ち切り、注入同期型分周器２５のロックレンジの調整不可を判定する。
【００６１】
ループフィルタ３３３の初期出力の制御電圧ＶＣｏｎｔが、所定制限範囲より高い制御電圧であるときについて説明する。ループフィルタ３３３が、制御電圧Ｖ１３を出力したときには、注入同期型分周器２５は、発振を停止し、位相比較器３３１は、ＵＰ信号を出力し、ループフィルタ３３３は、制御電圧を上昇させる。制御電圧補正部３３５は、制御電圧の上昇の繰り返しを断ち切り、制御電圧を下降させる。制御電圧補正部３３５が、制御電圧Ｖ１２を出力したときには、注入同期型分周器２５は、発振を開始し、位相比較器３３１は、ＤＯＷＮ信号を出力し、ループフィルタ３３３は、制御電圧を下降させる。ループフィルタ３３３が、制御電圧Ｖ１１を出力したときには、注入同期型分周器２５は、発振を停止し、位相比較器３３１は、ＵＰ信号を出力し、ループフィルタ３３３は、制御電圧を上昇させる。制御電圧補正部３３５は、制御電圧の上昇の繰り返しを断ち切り、注入同期型分周器２５のロックレンジの調整不可を判定する。
【００６２】
つまり、注入同期型分周器２５のロックレンジの調整が、完了することができるはずであれば、ループフィルタ３３３の初期出力の制御電圧ＶＣｏｎｔが、所定制限範囲より高い制御電圧であるときでも、注入同期型分周器２５のロックレンジの調整は完了する。そして、注入同期型分周器２５のロックレンジの調整が、不可能であるはずであれば、ループフィルタ３３３の初期出力の制御電圧ＶＣｏｎｔが、所定制限範囲より高い制御電圧であるときでも、注入同期型分周器２５のロックレンジの調整不可は判定される。
【００６３】
（第２の課題の解決手段）
次に、上述した第２の課題を解決するための注入同期型分周器制御装置３の更なる構成について、図７から図１１までを用いて説明する。注入同期型分周器により構成されるループのロックの解除挙動及び維持方法を図７及び図８に示す。
【００６４】
図７、８で注入同期型分周器２５のロックレンジの調整完了後に、注入同期型分周器２５の電源電圧又は周辺温度の変化に従って、注入同期型分周器２５の分周周波数は、注入同期型分周器２５のフリーラン周波数がロックレンジから外れなければ変化しないが、注入同期型分周器２５のフリーラン周波数は、ロックレンジから外れるように変化し得る。
【００６５】
図７では、注入同期型分周器２５のフリーラン周波数がロックレンジから外れそうになっても、注入同期型分周器２５の制御電圧ＶＣｏｎｔを再調整しないため、注入同期型分周器２５のフリーラン周波数は、ロックレンジから外れてしまい、それに伴って、注入同期型分周器２５の分周周波数は、目標の周波数から外れてしまう。
【００６６】
図８では、注入同期型分周器２５のフリーラン周波数がロックレンジから外れそうになったら、注入同期型分周器２５の制御電圧ＶＣｏｎｔを再調整するため、注入同期型分周器２５のフリーラン周波数は、目標の周波数に向けて再調整されて、それに伴って、注入同期型分周器２５の分周周波数は、目標の周波数のままで維持される。
【００６７】
ここで、注入同期型分周器２５により構成されるループのロックが維持される限りは、注入同期型分周器２５のフリーラン周波数がロックレンジから外れそうかどうかは、注入同期型分周器２５に注目するのみでは判別することができない。そこで、注入同期型分周器２５と同様かつ別個の注入同期型分周器３６、２７（図９及び図１０を参照）のフリーラン周波数がロックレンジから外れそうかどうかに基づいて、注入同期型分周器２５のフリーラン周波数がロックレンジから外れそうかどうかを判別する。
【００６８】
図９では、制御電圧調整部３３は、注入同期型分周器２５のロックレンジの初期設定を実行する際に、注入同期型分周器２５のロックレンジの変動情報を取得した際に、又は、ＰＬＬ回路２の発振周波数ｆＶＣＯの変更指示を検出した際に、ＣＭＬ型分周器３１の分周周波数を基準として、注入同期型分周器２５の制御電圧ＶＣｏｎｔを調整する。
【００６９】
本発明の注入同期型分周器制御装置の第１の更なる構成を図９に示す。注入同期型分周器制御装置３は、注入同期型分周器３６、ＣＭＬ型分周器切換部３７及び注入同期型分周器切換部３８をさらに備える。注入同期型分周器３６は、注入同期型分周器２５と別個の注入同期型分周器である。ＣＭＬ型分周器切換部３７は、ＣＭＬ型分周器３１及びプログラマブル分周器３２の間に配置されるスイッチである。注入同期型分周器切換部３８は、注入同期型分周器３６及びプログラマブル分周器３２の間に配置されるスイッチである。
【００７０】
ＣＭＬ型分周器切換部３７は、注入同期型分周器２５のロックレンジの調整時及び発振器２４の発振周波数の初期制御時（図４を参照）には、ＯＮに設定され、注入同期型分周器２５のロックレンジの調整後及び発振器２４の発振周波数の定常制御時（図５を参照）には、ＯＦＦに設定される。注入同期型分周器切換部３８は、注入同期型分周器２５のロックレンジの調整時及び発振器２４の発振周波数の初期制御時（図４を参照）には、ＯＦＦに設定され、注入同期型分周器２５のロックレンジの調整後及び発振器２４の発振周波数の定常制御時（図５を参照）には、適当なタイミングにおいて、ＯＮに設定される。
【００７１】
注入同期型分周器３６の制御電圧ＶＣｏｎｔは、注入同期型分周器２５の制御電圧ＶＣｏｎｔと、制御電圧記憶部３３４により、等しく設定されている。制御電圧調整部３３は、注入同期型分周器２５のロックレンジの変動情報を取得するために、又は、ＰＬＬ回路２の発振周波数ｆＶＣＯの変更指示を検出するために、周波数比較部３３６、電源電圧比較部３３７、周辺温度比較部３３８及び周波数変更指示検出部３３９をさらに備える。
【００７２】
周波数比較部３３６（例えば、エッジを数えるカウンタ等）は、適当なタイミングにおいて、注入同期型分周器２５の分周周波数と、注入同期型分周器３６のフリーラン周波数と、を比較する。ここで、周波数比較部３３６は、注入同期型分周器２５の分周周波数と、注入同期型分周器３６のフリーラン周波数と、の差分が閾値（例えば、図８に示したように、ロックレンジより小さい）以上であるときには、注入同期型分周器２５のロックレンジが初期設定時から現時点まで変動したと判定する。そして、周波数比較部３３６は、注入同期型分周器切換部３４及びＣＭＬ型分周器切換部３５に対して、注入同期型分周器２５のロックレンジの再調整モードに移行させる。さらに、位相比較器３３１、チャージポンプ３３２、ループフィルタ３３３、制御電圧記憶部３３４及び制御電圧補正部３３５は、ＣＭＬ型分周器３１の分周周波数を基準として、注入同期型分周器２５のロックレンジの再調整を行う（図４の処理と同様の処理）。
【００７３】
また、電源電圧比較部３３７は、適当なタイミングにおいて、注入同期型分周器２５の現時点における電源電圧と、注入同期型分周器２５のロックレンジの調整時における電源電圧と、を比較してもよい。ここで、電源電圧比較部３３７は、注入同期型分周器２５の現時点における電源電圧と、注入同期型分周器２５のロックレンジの調整時における電源電圧と、の差分が閾値以上であるときには、注入同期型分周器２５のロックレンジが初期設定時から現時点まで変動したと判定する。そして、電源電圧比較部３３７は、注入同期型分周器切換部３４及びＣＭＬ型分周器切換部３５に対して、注入同期型分周器２５のロックレンジの再調整モードに移行させる。さらに、位相比較器３３１、チャージポンプ３３２、ループフィルタ３３３、制御電圧記憶部３３４及び制御電圧補正部３３５は、ＣＭＬ型分周器３１の分周周波数を基準として、注入同期型分周器２５のロックレンジの再調整を行う（図４の処理と同様の処理）。
【００７４】
また、周辺温度比較部３３８は、適当なタイミングにおいて、注入同期型分周器２５の現時点における周辺温度と、注入同期型分周器２５のロックレンジの調整時における周辺温度と、を比較してもよい。ここで、周辺温度比較部３３８は、注入同期型分周器２５の現時点における周辺温度と、注入同期型分周器２５のロックレンジの調整時における周辺温度と、の差分が閾値以上であるときには、注入同期型分周器２５のロックレンジが初期設定時から現時点まで変動したと判定する。そして、周辺温度比較部３３８は、注入同期型分周器切換部３４及びＣＭＬ型分周器切換部３５に対して、注入同期型分周器２５のロックレンジの再調整モードに移行させる。さらに、位相比較器３３１、チャージポンプ３３２、ループフィルタ３３３、制御電圧記憶部３３４及び制御電圧補正部３３５は、ＣＭＬ型分周器３１の分周周波数を基準として、注入同期型分周器２５のロックレンジの再調整を行う（図４の処理と同様の処理）。
【００７５】
また、周波数変更指示検出部３３９は、発振器２４の発振周波数の変更指示・ホッピング指示を検出してもよい。そして、周波数変更指示検出部３３９は、注入同期型分周器切換部３４及びＣＭＬ型分周器切換部３５に対して、注入同期型分周器２５のロックレンジの再調整モードに移行させる。さらに、位相比較器３３１、チャージポンプ３３２、ループフィルタ３３３、制御電圧記憶部３３４及び制御電圧補正部３３５は、ＣＭＬ型分周器３１の分周周波数を基準として、注入同期型分周器２５のロックレンジの再調整を行う（図４の処理と同様の処理）。これは、無線ＬＡＮ等の周波数ホッピングに有効である。
【００７６】
図１０に示したＰＬＬ回路２では、注入同期型分周器２７は、注入同期型分周器２５の近傍に配置され、注入同期型分周器２５とほぼ同一の周辺温度に維持され、注入同期型分周器２５と同一の電源装置で動作し、ＰＬＬ回路２のループに組み込まれず、注入同期型分周器２５と同一の制御電圧ＶＣｏｎｔでフリーランする。
【００７７】
図１１に示した注入同期型分周器制御装置３では、制御電圧調整部３３は、第１の処理として、ＰＬＬ回路２の発振周波数に対する注入同期型分周器２５の分周周波数と注入同期型分周器２７のフリーラン周波数の差分が閾値以上である際に、ＰＬＬ回路２の発振周波数に対する注入同期型分周器２５の分周周波数と注入同期型分周器２７のフリーラン周波数の差分が最小となるように、注入同期型分周器２５の制御電圧ＶＣｏｎｔを調整する。
【００７８】
図１１に示した注入同期型分周器制御装置３では、制御電圧調整部３３は、第２の処理として、注入同期型分周器２５のロックレンジの初期設定を実行する際に、又は、ＰＬＬ回路２の発振周波数ｆＶＣＯの変更指示を検出した際に、ＣＭＬ型分周器３１の分周周波数を基準として、注入同期型分周器２５の制御電圧ＶＣｏｎｔを調整する。
【００７９】
本発明のＰＬＬ回路及び注入同期型分周器制御装置の第２の更なる構成を図１０及び図１１に示す。ＰＬＬ回路２は、注入同期型分周器２７及びプログラマブル分周器２８をさらに備える。注入同期型分周器２７の制御電圧ＶＣｏｎｔは、注入同期型分周器２５の制御電圧ＶＣｏｎｔと、制御電圧記憶部３３４により、等しく設定されている。注入同期型分周器２７の電源温度及び周辺温度は、注入同期型分周器２５の電源温度及び周辺温度と、同一電源及び隣接配置により、等しく設定されている。注入同期型分周器２７の後段のプログラマブル分周器２８は、注入同期型分周器２５の後段のプログラマブル分周器２６と、同様のものである。制御電圧調整部３３は、注入同期型分周器２５のロックレンジの変動情報を取得するために、又は、ＰＬＬ回路２の発振周波数ｆＶＣＯの変更指示を検出するために、周波数比較部３３６及び周波数変更指示検出部３３９をさらに備える。
【００８０】
周波数比較部３３６（例えば、エッジを数えるカウンタ等）は、適当なタイミングにおいて、注入同期型分周器２５の分周周波数と、注入同期型分周器２７のフリーラン周波数と、を比較する。ここで、周波数比較部３３６は、注入同期型分周器２５の分周周波数と、注入同期型分周器２７のフリーラン周波数と、の差分が閾値（例えば、図８に示したように、ロックレンジより小さい）以上であるときには、注入同期型分周器２５のロックレンジが初期設定時から現時点まで変動したと判定する。そして、位相比較器３３１、チャージポンプ３３２、ループフィルタ３３３、制御電圧記憶部３３４及び制御電圧補正部３３５は、注入同期型分周器２７のフリーラン周波数を基準として、注入同期型分周器２５のロックレンジの調整を行う（図４の処理と異なる処理）。
【００８１】
また、周波数変更指示検出部３３９は、発振器２４の発振周波数の変更指示・ホッピング指示を検出してもよい。そして、周波数変更指示検出部３３９は、注入同期型分周器切換部３４及びＣＭＬ型分周器切換部３５に対して、注入同期型分周器２５のロックレンジの再調整モードに移行させる。さらに、位相比較器３３１、チャージポンプ３３２、ループフィルタ３３３、制御電圧記憶部３３４及び制御電圧補正部３３５は、ＣＭＬ型分周器３１の分周周波数を基準として、注入同期型分周器２５のロックレンジの再調整を行う（図４の処理と同様の処理）。これは、無線ＬＡＮ等の周波数ホッピングに有効である。
【産業上の利用可能性】
【００８２】
本発明の注入同期型分周器制御装置は、低消費電力及び低雑音特性という長所を有する注入同期型分周器を備えるＰＬＬ回路に対して適用することができる。
【符号の説明】
【００８３】
１、２：ＰＬＬ回路
３：注入同期型分周器制御装置
１１、２１：位相比較器
１２、２２：チャージポンプ
１３、２３：ループフィルタ
１４、２４：発振器
１５、２５、２７：注入同期型分周器
１６、２６、２８：プログラマブル分周器
１７：ループ切換部
１８：制御電圧記憶部
３１：ＣＭＬ型分周器
３２：プログラマブル分周器
３３：制御電圧調整部
３４：注入同期型分周器切換部
３５：ＣＭＬ型分周器切換部
３６：注入同期型分周器
３７：ＣＭＬ型分周器切換部
３８：注入同期型分周器切換部
３３１：位相比較器
３３２：チャージポンプ
３３３：ループフィルタ
３３４：制御電圧記憶部
３３５：制御電圧補正部
３３６：周波数比較部
３３７：電源電圧比較部
３３８：周辺温度比較部
３３９：周波数変更指示検出部
【図１】
2017038330.tif 000003
【図２】
2017038330.tif 000004
【図３】
2017038330.tif 000005
【図４】
2017038330.tif 000006
【図５】
2017038330.tif 000007
【図６】
2017038330.tif 000008
【図７】
2017038330.tif 000009
【図８】
2017038330.tif 000010
【図９】
2017038330.tif 000011
【図１０】
2017038330.tif 000012
【図１１】
2017038330.tif 000013