(57)【要約】【課題】最上層の配線層を有効に活用できる回路装置、電子機器、回路装置の製造方法及び回路装置の配線方法等を提供すること。【解決手段】回路装置４００は、複数の回路素子と、複数の回路素子に電源又は信号の少なくとも１つを供給する第１層〜第ｎ層の配線層（ｎは３以上の整数）と、を含む。静的信号が、第１層〜第ｎ層の配線層のうち最上層である第ｎ層の配線層（例えば信号線ＳＡ１〜ＳＡ５）によって、複数の回路素子のうち静的信号の供給対象となる回路素子ＫＣ１〜ＫＣ１１に供給される。【選択図】      図２
2017038003.tif 000002
【特許請求の範囲】
【請求項１】
複数の回路素子と、
前記複数の回路素子に電源又は信号の少なくとも１つを供給する第１層〜第ｎ層の配線層（ｎは３以上の整数）と、
を含み、
静的信号が、前記第１層〜第ｎ層の配線層のうち最上層である前記第ｎ層の配線層によって、前記複数の回路素子のうち前記静的信号の供給対象となる回路素子に供給されることを特徴とする回路装置。
【請求項２】
請求項１において、
前記第ｎ層の配線層の厚さは、前記第１層〜第ｎ−１層の配線層よりも厚いことを特徴とする回路装置。
【請求項３】
請求項１又は２において、
前記静的信号は、テストモードの設定信号であることを特徴とする回路装置。
【請求項４】
請求項１又は２において、
前記静的信号は、スキャンテストモードと通常動作モードのいずれかのモードに設定する設定信号であることを特徴とする回路装置。
【請求項５】
請求項４において、
前記静的信号の供給対象となる回路素子は、スキャンテストモード用入力端子と通常動作モード用入力端子とを有するフリップフロップ回路であることを特徴とする回路装置。
【請求項６】
請求項１乃至５のいずれかにおいて、
前記静的信号が入力される外部接続端子を含み、
前記外部接続端子は、回路装置の動作時においてハイレベル又はローレベルに固定される端子であることを特徴とする回路装置。
【請求項７】
請求項１乃至６のいずれかにおいて、
前記複数の回路素子は、第１の回路素子群と、第２の回路素子群とを有し、
前記第１の回路素子群には、前記第ｎ層の配線層で形成される第１の信号線により前記静的信号が供給され、
前記第２の回路素子群には、前記第ｎ層の配線層で形成される第２の信号線により前記静的信号が供給され、
前記第１の回路素子群と前記第２の回路素子群の間には、前記第ｎ層の配線層で形成される電源線が配線され、
前記第１の信号線と前記第２の信号線は、前記第ｎ層の配線層よりも下層の配線層で形成される第３の信号線によって前記電源線の下層において接続されることを特徴とする回路装置。
【請求項８】
請求項１乃至６のいずれかにおいて、
前記複数の回路素子は、第１の回路素子群と、第２の回路素子群とを有し、
前記第１の回路素子群には、前記第ｎ層の配線層で形成される第１の信号線により前記静的信号が供給され、
前記第２の回路素子群には、前記第ｎ層の配線層で形成される第２の信号線により前記静的信号が供給され、
前記第１の回路素子群と第２の回路素子群の間には、前記第ｎ層の配線層で形成される高電位側電源を供給する第１の電源線と、前記第ｎ層の配線層で形成される低電位側電源を供給する第２の電源線とが配線され、
前記第１の信号線と前記第２の信号線は、前記第ｎ層の配線層で形成され、前記第１の電源線と前記第２の電源線の間に配線される第３の信号線によって接続されることを特徴とする回路装置。
【請求項９】
請求項１乃至８のいずれかにおいて、
所与の領域に配置される前記複数の回路素子の端子が、前記第ｎ−１層〜第１層の配線層を介して、前記静的信号が供給される前記第ｎ層の配線層に接続される場合に、
前記所与の領域において、前記静的信号が供給される前記第ｎ層の配線層の配線面積は、前記静的信号が供給される前記第ｎ層の配線層に接続される前記第ｎ−１層〜第１層の配線層の配線面積よりも大きいことを特徴とする回路装置。
【請求項１０】
請求項１乃至８のいずれかにおいて、
所与の領域に配置される前記複数の回路素子の端子が、前記第ｎ−１層〜第１層の配線層を介して、前記静的信号が供給される前記第ｎ層の配線層に接続される場合に、
前記所与の領域において、前記静的信号が供給される前記第ｎ層の配線層の配線長は、前記静的信号が供給される前記第ｎ層の配線層に接続される前記第ｎ−１層〜第１層の配線層の配線長よりも長いことを特徴とする回路装置。
【請求項１１】
請求項１乃至１０のいずれかに記載された回路装置を含むことを特徴とする電子機器。
【請求項１２】
複数の回路素子を形成する素子形成工程と、
前記複数の回路素子に電源又は信号の少なくとも１つを供給する第１層〜第ｎ層の配線層（ｎは３以上の整数）を形成する配線形成工程と、
を含み、
前記配線形成工程において、前記複数の回路素子のうち静的信号の供給対象となる回路素子に前記静的信号を供給する前記第ｎ層の配線層を、前記第１層〜第ｎ層の配線層のうち最上層の配線層として形成することを特徴とする回路装置の製造方法。
【請求項１３】
静的信号の指定を受け付ける工程と、
前記静的信号の供給対象となる回路素子を含む複数の回路素子の配置と、配線とを行う配置配線工程と、
を含み、
前記配置配線工程において、前記指定を受け付けた前記静的信号の信号線を、前記第１層〜第ｎ層の配線層のうち最上層である前記第ｎ層の配線層で配線することを特徴とする回路装置の配線方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路装置、電子機器、回路装置の製造方法及び回路装置の配線方法等に関する。
【背景技術】
【０００２】
半導体の集積回路装置において、複数の金属層により素子や端子の間を配線する多層配線構造が用いられている。一般的に、回路が複雑で大規模になるほど、より多くの配線層を必要とする。このような多層配線構造では、最上層の配線層は、例えば断線を防止する観点、或いは配線抵抗の軽減の観点等から、下層の配線層に比べて膜厚が大きい。そのため、デザインルールにおける最小の配線幅や最小の配線間距離が下層の配線層に比べて大きい場合が多く、その利用用途としては電源配線が主要なものである。最上層の配線層に関する技術として、特許文献１には、電源配線とクロック信号を供給する信号線とに最上層の配線層を用いる技術が開示されている。この技術では、最上層の配線層が厚いため配線抵抗が低いことを利用して、回路動作においてクリティカルなクロック信号にも最上層の配線層を用いている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１２−１４２４３４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上述のように最上層の配線層は膜厚が厚く、配線幅が太いため、回路の動作状態における信号変化を伴う通常の信号の配線層として利用するには適さない。例えば、配線幅が太いことから寄生容量（配線容量）が大きくなるため、信号変化の遷移時間が長くなってしまう。或いは、下層の配線層を用いる場合よりも多くの配線領域を消費するため、配線効率が悪くなってしまう。これらの点から、最上層の配線層を有効に活用できないという課題がある。
【０００５】
本発明の幾つかの態様によれば、最上層の配線層を有効に活用できる回路装置、電子機器、回路装置の製造方法及び回路装置の配線方法等を提供できる。
【課題を解決するための手段】
【０００６】
本発明の一態様は、複数の回路素子と、前記複数の回路素子に電源又は信号の少なくとも１つを供給する第１層〜第ｎ層の配線層（ｎは３以上の整数）と、を含み、静的信号が、前記第１層〜第ｎ層の配線層のうち最上層である前記第ｎ層の配線層によって、前記複数の回路素子のうち前記静的信号の供給対象となる回路素子に供給される回路装置に関係する。
【０００７】
本発明の一態様によれば、最上層である第ｎ層の配線層によって、静的信号の供給対象となる回路素子に静的信号が供給される。これにより、回路装置の動作時において信号レベルが変化しない信号である静的信号の信号線を最上層の配線層に設けることができ、最上層の配線層を有効に活用することが可能となる。
【０００８】
また本発明の一態様では、前記第ｎ層の配線層の厚さは、前記第１層〜第ｎ−１層の配線層よりも厚くてもよい。
【０００９】
このように第１層〜第ｎ層の配線層のなかで最も厚い最上層は、その配線幅や配線間距離が下層に比べて大きくなるため有効に活用しにくいという問題がある。この点、本発明の一態様によれば、静的信号の信号線を最上層の配線層に設けることができるので、最上層の配線層を有効活用できる。
【００１０】
また本発明の一態様では、前記静的信号は、テストモードの設定信号であってもよい。
【００１１】
テストモードの設定信号は、テストモード或いは通常動作モードにおいて信号レベルが変化しない信号である。このような信号を回路装置が用いる場合、その信号の信号線を静的信号の信号線として最上層の配線層に設け、最上層の配線層を有効に活用できる。また、テストモードの設定信号は非常に多数の回路素子に入力されることが想定されるため、その信号線を最上層の配線層に設けることで、下層の配線層の配線スペースを増やすことができる。
【００１２】
また本発明の一態様では、前記静的信号は、スキャンテストモードと通常動作モードのいずれかのモードに設定する設定信号であってもよい。
【００１３】
回路装置がロジック回路を含む場合、そのロジック回路のテストモードとしてスキャンテストモードを含む場合がある。このような場合、そのスキャンテストモードと通常動作モードのいずれかのモードに設定する設定信号の信号線を静的信号の信号線として最上層の配線層に設け、最上層の配線層を有効に活用することが可能である。
【００１４】
また本発明の一態様では、前記静的信号の供給対象となる回路素子は、スキャンテストモード用入力端子と通常動作モード用入力端子とを有するフリップフロップ回路であってもよい。
【００１５】
スキャンテストモード用入力端子と通常動作モード用入力端子は上述の設定信号によって選択される。スキャンテストモードではスキャンテストモード用入力端子が選択され、通常動作モードでは通常動作モード用入力端子が選択されるので、各モードでの動作の間は設定信号の信号レベルが変化せず、静的信号とみなし、その信号線を最上層の配線層に設けることができる。
【００１６】
また本発明の一態様では、前記静的信号が入力される外部接続端子を含み、前記外部接続端子は、回路装置の動作時においてハイレベル又はローレベルに固定される端子であってもよい。
【００１７】
このように、回路装置の動作時においてハイレベル又はローレベルに固定される外部接続端子を含む回路装置では、その外部接続端子からの信号を静的信号とみなすことができ、その信号線を最上層の配線層に設けることができる。
【００１８】
また本発明の一態様では、前記複数の回路素子は、第１の回路素子群と、第２の回路素子群とを有し、前記第１の回路素子群には、前記第ｎ層の配線層で形成される第１の信号線により前記静的信号が供給され、前記第２の回路素子群には、前記第ｎ層の配線層で形成される第２の信号線により前記静的信号が供給され、前記第１の回路素子群と前記第２の回路素子群の間には、前記第ｎ層の配線層で形成される電源線が配線され、前記第１の信号線と前記第２の信号線は、前記第ｎ層の配線層よりも下層の配線層で形成される第３の信号線によって前記電源線の下層において接続されてもよい。
【００１９】
このようにすれば、最上層の配線層に設けられた電源線によって、第１の回路素子群の配置領域と第２の回路素子群の配置領域とが分割される場合に、その第１の回路素子群と第２の回路素子群に最上層の配線層で静的信号を供給できる。
【００２０】
また本発明の一態様では、前記複数の回路素子は、第１の回路素子群と、第２の回路素子群とを有し、前記第１の回路素子群には、前記第ｎ層の配線層で形成される第１の信号線により前記静的信号が供給され、前記第２の回路素子群には、前記第ｎ層の配線層で形成される第２の信号線により前記静的信号が供給され、前記第１の回路素子群と第２の回路素子群の間には、前記第ｎ層の配線層で形成される高電位側電源を供給する第１の電源線と、前記第ｎ層の配線層で形成される低電位側電源を供給する第２の電源線とが配線され、前記第１の信号線と前記第２の信号線は、前記第ｎ層の配線層で形成され、前記第１の電源線と前記第２の電源線の間に配線される第３の信号線によって接続されてもよい。
【００２１】
また本発明の一態様では、所与の領域に配置される前記複数の回路素子の端子が、前記第ｎ−１層〜第１層の配線層を介して、前記静的信号が供給される前記第ｎ層の配線層に接続される場合に、前記所与の領域において、前記静的信号が供給される前記第ｎ層の配線層の配線面積は、前記静的信号が供給される前記第ｎ層の配線層に接続される前記第ｎ−１層〜第１層の配線層の配線面積よりも大きくてもよい。
【００２２】
静的信号が供給される第ｎ層の配線層の配線面積が、静的信号が供給される第ｎ−１層〜第１層の配線層の配線面積よりも大きくなるように、静的信号の信号線を設けることで、静的信号の信号線を出来るだけ最上層の配線層に設けることが可能になる。
【００２３】
また本発明の一態様では、所与の領域に配置される前記複数の回路素子の端子が、前記第ｎ−１層〜第１層の配線層を介して、前記静的信号が供給される前記第ｎ層の配線層に接続される場合に、前記所与の領域において、前記静的信号が供給される前記第ｎ層の配線層の配線長は、前記静的信号が供給される前記第ｎ層の配線層に接続される前記第ｎ−１層〜第１層の配線層の配線長よりも長くてもよい。
【００２４】
静的信号が供給される第ｎ層の配線層の配線長が、静的信号が供給される第ｎ−１層〜第１層の配線層の配線長よりも長くなるように、静的信号の信号線を設けることで、静的信号の信号線を出来るだけ最上層の配線層に設けることが可能になる。
【００２５】
また本発明の他の態様は、上記のいずれかに記載された回路装置を含む電子機器に関係する。
【００２６】
また本発明の更に他の態様は、複数の回路素子を形成する素子形成工程と、前記複数の回路素子に電源又は信号の少なくとも１つを供給する第１層〜第ｎ層の配線層（ｎは３以上の整数）を形成する配線形成工程と、を含み、前記配線形成工程において、前記複数の回路素子のうち静的信号の供給対象となる回路素子に前記静的信号を供給する前記第ｎ層の配線層を、前記第１層〜第ｎ層の配線層のうち最上層の配線層として形成する回路装置の製造方法に関係する。
【００２７】
また本発明の更に他の態様は、静的信号の指定を受け付ける工程と、前記静的信号の供給対象となる回路素子を含む複数の回路素子の配置と、配線とを行う配置配線工程と、を含み、前記配置配線工程において、前記指定を受け付けた前記静的信号の信号線を、前記第１層〜第ｎ層の配線層のうち最上層である前記第ｎ層の配線層で配線する回路装置の配線方法に関係する。
【図面の簡単な説明】
【００２８】
【図１】本実施形態の回路装置の断面図。
【図２】本実施形態の回路装置の平面視図。
【図３】本実施形態の回路装置の第２構成例の平面視図。
【図４】スキャンテストモードと通常動作モードを設定できる回路装置の構成例。
【図５】静的信号の信号レベルを設定する手法についての説明図。
【図６】静的信号の信号レベルを設定する手法についての説明図。
【図７】静的信号の信号レベルを設定する手法についての説明図。
【図８】本実施形態の回路装置の製造方法のフローチャート。
【図９】本実施形態の回路装置の配線方法のフローチャート。
【図１０】電子機器、電気光学装置の構成例。
【発明を実施するための形態】
【００２９】
以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
【００３０】
１．回路装置
図１に、本実施形態の回路装置４００の断面図を示す。本実施形態において、回路装置４００は半導体集積回路装置であり、例えば半導体チップそのもの、或いは半導体チップをパッケージしたもの等を想定できる。図１は、その半導体チップの縦構造を模式的に示したものである。
【００３１】
回路装置４００は、基板１０、第１層〜第５層の配線層２１〜２５、第１層〜第５層のプラグ層３１〜３５、ゲート層４０を含む。なお、以下では配線層が５層のプロセスを用いる場合を例に説明するが、ｎを３以上の整数とする場合に回路装置４００が第１層〜第ｎ層の配線層を有してもよい。
【００３２】
基板１０はシリコン基板等の半導体基板である。基板１０には、例えば基板電位を与えるための不純物領域ＦＳ１や、或いはトランジスターのソース又はドレインを構成する不純物領域ＦＳ２、或いは不図示のウェルを構成する不純物領域等を設けることができる。図１ではＰ型基板にＮ型トランジスターの不純物領域を形成した場合を図示しているが、基板１０はＮ型基板であってもよいし、基板１０にＰ型トランジスターの不純物領域を形成してもよい。
【００３３】
第１層〜第５層の配線層２１〜２５は、金属層（広義には導電層）による配線ＨＳ１〜ＨＳ５（信号線や電源線等）で構成される層である。ここで、「配線」は配線層に含まれる個々の信号線や電源線等を意味し、それらの全体によって構成される層が「配線層」である。配線層を構成する金属は例えばアルミであり、基板１０に対する平面視においてアルミ（配線）が無い領域には絶縁物（絶縁層）が充填されている。絶縁物は例えばシリコン酸化物（シリコン酸化膜）である。
【００３４】
第２層〜第５層のプラグ層３２〜３５は、絶縁層に設けられたプラグＰＧ２〜ＰＧ５で構成される層である。プラグＰＧ２〜ＰＧ５は、絶縁層をその厚さ方向に貫通するホール（コンタクトホール）に、例えばタングステン等の金属（広義には導電性の物質）を充填したものである。ｉが２以上である場合、第ｉ層のプラグ層のプラグＰＧｉは、第ｉ層の配線層の配線ＨＳｉと第ｉ−１層の配線層の配線ＨＳｉ−１とを接続する。
【００３５】
第１層のプラグ層３１は、絶縁層に設けられたプラグＰＧ１で構成される層である。またゲート層４０は、基板１０上に設けられたゲートＧＴで構成される層であり、ゲートＧＴの間には絶縁物（絶縁層）が充填されている。プラグＰＧ１は、第１層のプラグ層３１の絶縁層とゲート層４０の絶縁層を貫通しており、第１層の配線層２１の配線ＨＳ１と不純物領域ＦＳ１、ＦＳ２とを接続する。
【００３６】
なお図１では、プラグによる下層配線との接続において各配線層の配線を省略しない場合を例に図示したが、これに限定されない。例えば、２層以上離れた配線の間をプラグのみで接続してもよい。例えば、配線ＨＳ５と配線ＨＳ３を接続する場合に、間の配線ＨＳ４を設けずに、プラグＰＧ５が直接にプラグＰＧ４に接続されてもよい。或いは、配線ＨＳ４とプラグＰＧ４を設けずに、プラグＰＧ５が直接に配線ＨＳ３に接続されてもよい。
【００３７】
さて、上記のような配線層とプラグ層は下層から順に積層することで形成される。配線層の平坦化を行うプロセスの場合、第１層から第４層までの配線層２１〜２４とプラグ層３１〜３４では、各層に対して例えばＣＭＰ（Chemical Mechanical Polishing）等による平坦化を行い、その平坦化された層の上に次の層が形成される。しかしながら、プロセスによっては、第５層の配線層２５とプラグ層３５（又は配線層２５だけ）に対して平坦化を行わないプロセスも存在する。このようなプロセスでは、平坦化による配線層の研磨が成されない等の理由により、最上層である第５層の配線層２５は、下層の配線層２１〜２４よりも厚くなっている。また、平坦化の有無に関わらず、断線を防ぐこと或いは配線抵抗を低減すること等の理由から、最上層である第５層の配線層２５は厚く形成される傾向にある。
【００３８】
このように下層の配線層２１〜２４よりも厚い最上層の配線層２５では、最小の配線幅や最小の配線間距離が、下層の配線層２１〜２４での配線幅や配線間距離よりも大きい。配線幅が大きいと、配線容量（配線の寄生容量）が大きくなる傾向にあるため、遅延時間に制限があるような信号（回路装置４００の動作中にエッジが生じる信号）の配線には使いにくい。また、配線幅や配線間距離が大きいと、下層で配線する場合に比べて配線領域が大きくなり、配線効率が下がる。そのため最上層の配線層２５を通常の信号線に用いるのは効率的ではなく、従来は配線幅が広くてもよい電源ラインに用いることが多かった。
【００３９】
本実施形態の回路装置４００は、上記のような課題を解決できるものである。この点について以下に詳細に説明する。
【００４０】
図２に、本実施形態の回路装置４００の平面視図を示す。図２は、基板１０を上から基板１０の厚み方向に見た場合の回路装置４００を模式的に示す図である。
【００４１】
ここで「上」は、基板１０の法線に沿った方向であって、基板１０に回路素子や配線が形成される側の方向である。図１、図２に示すように、その上方向をｚ方向（ｚ軸）とし、基板１０の平面に平行でｚ方向に直交する方向をｘ方向、ｙ方向とする。ｘ方向とｙ方向は直交（広義には交差）する方向である。
【００４２】
本実施形態の回路装置４００は、複数の回路素子ＫＣ１〜ＫＣ１１と、複数の回路素子ＫＣ１〜ＫＣ１１に電源又は信号の少なくとも１つを供給する第１層〜第５層の配線層２１〜２５（広義には第１層〜第ｎ層の配線層）と、を含む。そして、静的信号が、第１層〜第５層の配線層２１〜２５のうち最上層である第５層の配線層２５（広義には第ｎ層の配線層）によって、複数の回路素子のうち静的信号の供給対象となる回路素子ＫＣ１〜ＫＣ１１に供給される。
【００４３】
具体的には、回路装置４００は、高電位側電源電圧（例えば電源電圧）を複数の回路素子ＫＣ１〜ＫＣ１１に供給する電源線ＤＡ１〜ＤＡ４、ＤＣ１、ＤＣ２と、低電位側電源電圧（例えばグランド電圧）を複数の回路素子ＫＣ１〜ＫＣ１１に供給する電源線ＤＢ１〜ＤＢ４、ＤＤ１、ＤＤ２と、静的信号を複数の回路素子ＫＣ１〜ＫＣ１１に供給する信号線ＳＡ１〜ＳＡ５、ＳＢ１と、を含む。なお、これらの配線以外にも電源線や種々の信号線を設けることができるが、それらの配線の図示については省略する。図２において信号線ＳＢ１を点線で図示しているが、信号線ＳＢ１は１本の（断線していない）信号線である。
【００４４】
静的信号の信号線ＳＡ１〜ＳＡ５は、最上層である第５層の配線層２５に形成された信号線である。信号線ＳＡ１と回路素子ＫＣ１、ＫＣ２の静的信号の入力端子とは、第１層〜第４層の配線層２１〜２４と第１層〜第５層のプラグ層３１〜３５を介して接続されている。例えば、ｚ方向に沿ってプラグＰＧ１〜ＰＧ５と配線ＨＳ１〜ＨＳ４を（例えば最短距離で）積み上げることで接続する。図２では、信号線ＳＡ１〜ＳＡ５と下層の信号線との接続を実線上の黒丸で示しているが、必ずしも接続部の線幅が信号線ＳＡ１〜ＳＡ５の線幅よりも太いことを意味しない。即ち、接続部の線幅と信号線ＳＡ１〜ＳＡ５の線幅が同じでもよい。
【００４５】
信号線ＳＡ１〜ＳＡ５は、１つ下層の第４層の配線層２４に形成された信号線ＳＢ１によって接続されている。これは、電源線ＤＡ１〜ＤＡ４、ＤＢ１〜ＤＢ４が第５層の配線層２５に設けられており、それを避けて静的信号の信号線ＳＡ１〜ＳＡ５を接続するためである。即ち、静的信号の信号線は可能な限りにおいて最上層の配線層に設けられている。例えば、電源線ＤＡ１〜ＤＡ４、ＤＢ１〜ＤＢ４の間の領域ＡＲ１〜ＡＲ３に第５層の配線層２５の配線が無い場合、その各領域内において静的信号の信号線を第５層の配線層２５に設ける。或いは、図２に示すように電源線ＤＡ１〜ＤＡ４、ＤＢ１〜ＤＢ４に平行なｘ方向では第５層の配線層２５に静的信号の信号線を設け、ｙ方向で電源線ＤＡ１〜ＤＡ４、ＤＢ１〜ＤＢ４に交差する場合では第４層以下の配線層２１〜２４に静的信号の信号線を設ける。
【００４６】
図２において信号線ＳＡ４が電源線ＤＣ２、ＤＤ２の外側に伸びているが、その伸びた先で例えば静的信号の入力端子等に接続される。電源線ＤＣ１、ＤＣ２、ＤＤ１、ＤＤ２は第４層の配線層２４に設けられており、信号線ＳＡ４はその上層を通る。
【００４７】
静的信号は、回路装置４００の動作状態において信号レベルが変化しない信号である。動作状態は、例えば回路装置４００又は静的信号が供給される回路ブロックに対して電源の供給が開始されてから停止されるまでの状態、或いは、回路装置４００又は静的信号が供給される回路ブロックがリセット解除等によって動作を開始する場合において、そのリセット解除から次にリセット状態に設定されるまでの状態等である。静的信号は、回路装置４００が上記のような動作状態になる前に信号レベルが確定しており、少なくともその動作状態が解除されるまでは信号レベルが変化しない信号である。例えば、静的信号の信号線が電源線に接続されたり、電源線にプルアップ（又はプルダウン）されたりして、静的信号の信号レベルが電源電圧に固定されている場合を想定できる。或いは、集積回路装置のテスト（検査）等の特殊な動作状態において、テスターやテストボードによって固定された信号レベルが静的信号として供給される場合を想定できる。
【００４８】
なお、静的信号は、回路装置４００の通常動作状態において信号レベルが変化しない信号であればよい。例えば、テストモードにおいて回路装置４００の動作中にテストモードの設定信号（静的信号）の信号レベルが、テストモードの切り替えに応じて変化してもよい。例えば、回路装置４００がテストモードの動作状態となってから、テストモードの設定信号（静的信号）が、第１のテストモードに対応する第１の信号レベルに設定され、第１のテストモードにおける回路装置４００の動作が行われ、次にテストモードの設定信号（静的信号）が、第２のテストモードに対応する第２の信号レベルに設定され、第２のテストモードにおける回路装置４００の動作が行われ、回路装置４００がテストモードの動作状態を終了してもよい。
【００４９】
静的信号の供給対象となる回路素子は、回路装置４００に含まれる回路素子のうち静的信号が入力される回路素子である。図２では図示した回路素子ＫＣ１〜ＫＣ１１の全てに静的信号が入力されているが、回路装置４００に含まれる回路素子のうちの一部に静的信号が入力されてもよい。静的信号は例えばスキャンテストモードの設定信号であるが、この場合、自動配置配線等で構成されたロジック回路内のフリップフロップ回路が、静的信号の供給対象となる回路素子である。回路素子は、例えば、いわゆるスタンダードセル等の基本的な機能をもつ回路セル（例えば論理積回路、論理和回路、フリップフロップ回路等）であってもよいし、或いは、トランジスター等の個々の素子等であってもよい。
【００５０】
以上のように、静的信号が、最上層である第５層の配線層２５によって、静的信号の供給対象となる回路素子ＫＣ１〜ＫＣ１１に供給されることで、最上層の配線層を有効に活用することが可能となる。即ち、静的信号は、回路装置４００の動作状態において信号レベルが変化しないので、信号変化の遅延を考慮する必要がなく、下層に比べて配線容量が大きい傾向にある最上層を用いることができる。また、静的信号はモード設定信号等のように多くの回路素子に入力される信号である場合が多く、そのような信号を下層の配線層に配線すると、非常に多くの配線を下層の配線層に引き回すことになる。そうすると、例えば他の信号線の配線スペースが不足する、或いは遅延時間に余裕が無い信号の引き回しが長くなって遅延時間の確保が難しくなるといった問題が生じる可能性がある。この点、本実施形態によれば、静的信号を出来るだけ最上層の配線層を使って配線することで、下層の配線スペースを広く使うことが可能となる。
【００５１】
図１で説明したように、最上層である第５層の配線層２５の厚さは、それよりも下層の第１層〜第４層の配線層２１〜２４（広義には、第１層〜第ｎ−１層の配線層）よりも厚い。
【００５２】
ここで配線層２５の厚さはｚ方向における厚さ（高さ）であり、より具体的には配線層２５の配線ＨＳ５（金属層）の厚さである。なお、第１層〜第４層の配線層２１〜２４の厚さは異なっていてもよい。例えば第４層の配線層２４が第１層〜第３層の配線層２１〜２３よりも厚く、その第４層の配線層２４よりも第５層の配線層２５が更に厚くてもよい。
【００５３】
このように多層の配線層のなかで最も厚い最上層は、その配線幅や配線間距離が下層に比べて大きくなるため有効に活用しにくいという問題があるが、本実施形態では静的信号の信号線を最上層の配線層に設けることで最上層の配線層を有効活用できる。
【００５４】
また本実施形態では、複数の回路素子ＫＣ１〜ＫＣ１１は、第１の回路素子群と、第２の回路素子群とを有する。例えば、図２において、回路素子ＫＣ１、ＫＣ２が第１の回路素子群に対応し、回路素子ＫＣ５、ＫＣ６が第２の回路素子群に対応する。第１の回路素子群（回路素子ＫＣ１、ＫＣ２）には、第５層の配線層で形成される第１の信号線ＳＡ１により静的信号が供給され、第２の回路素子群（回路素子ＫＣ５、ＫＣ６）には、第５層の配線層で形成される第２の信号線ＳＡ３により静的信号が供給される。第１の回路素子群と第２の回路素子群の間には、第５層の配線層で形成される電源線ＤＡ２、ＤＢ２が配線される。そして、第１の信号線ＳＡ１と第２の信号線ＳＡ３は、第５層の配線層よりも下層の配線層（例えば第４の配線層２４）で形成される第３の信号線ＳＢ１によって電源線ＤＡ２、ＤＢ２の下層において接続される。
【００５５】
このようにすれば、最上層の配線層に設けられた電源線ＤＡ２、ＤＢ２によって、第１の回路素子群（回路素子ＫＣ１、ＫＣ２）の配置領域ＡＲ１と第２の回路素子群（回路素子ＫＣ５、ＫＣ６）の配置領域ＡＲ２とが分割される場合に、その第１の回路素子群と第２の回路素子群に静的信号を供給できる。例えば、ゲートアレイの自動配置配線では、電源線を配置してから回路素子（回路セル）と信号線を配置する。図１に示すように、電源線は例えば第５層と第１層の配線層に設けられる。これは、電源線を低インピーダンスにできることや信号線の配置の邪魔になりにくいこと等が理由である。このとき、電源線で分割される領域内では出来るだけ最上層で静的信号を配線しておき、電源線を跨ぐ際には下層（ここでの例では第２層〜第４層）で配線することで、静的信号の大部分を最上層に配線することが可能となる。
【００５６】
なお図２では、電源線ＤＡ１〜ＤＡ４、ＤＢ１〜ＤＢ４と電源線ＤＣ１、ＤＣ２、ＤＤ１、ＤＤ２の角度が直角である場合を図示しているが、その角度は直角に限定されない。また、電源線ＤＡ１〜ＤＡ４、ＤＢ１〜ＤＢ４と電源線ＤＣ１、ＤＣ２、ＤＤ１、ＤＤ２が直線である場合を図示しているが、直線に限定されない（曲がっていてもよい）。また、信号線ＳＡ１〜ＳＡ５が電源線ＤＡ１〜ＤＡ４、ＤＢ１〜ＤＢ４に平行な直線である場合を図示しているが、電源線ＤＡ１〜ＤＡ４、ＤＢ１〜ＤＢ４に平行な場合に限定されないし、直線に限定されない。また、信号線ＳＢ１が電源線ＤＡ１〜ＤＡ４、ＤＢ１〜ＤＢ４に直角な直線である場合を図示しているが、電源線ＤＡ１〜ＤＡ４、ＤＢ１〜ＤＢ４に直角な場合に限定されないし、直線に限定されない。
【００５７】
また本実施形態では、所与の領域に配置される複数の回路素子の端子が、第４層〜第１層の配線層２４〜２１を介して、静的信号が供給される第５層の配線層２５に接続される。この場合に、所与の領域において、静的信号が供給される第５層の配線層２５の配線面積は、静的信号が供給される第５層の配線層２５に接続される第４層〜第１層の配線層２４〜２１の配線面積よりも大きい。
【００５８】
所与の領域とは、基板１０に対する平面視において複数の回路素子を包含する領域である。例えば、複数の回路素子がロジック回路内の回路素子である場合、そのロジック回路ブロックの配置領域が所与の領域である。例えば自動配置配線においてゲートアレイの配置領域を指定した（又は配置領域が自動的に生成された）場合、その配置領域内にゲートアレイが配置配線されるが、その指定した（又は自動的に生成された）配置領域が所与の領域である。図２において、例えば領域ＳＲ１が所与の領域に対応し、その領域ＳＲ１の外周は電源線ＤＡ１、ＤＡ４、ＤＣ１、ＤＣ２の外側を囲む。或いは、電源線ＤＢ１、ＤＢ４、ＤＤ１、ＤＤ２によって囲まれる領域を所与の領域としてもよいし、更に電源線ＤＡ２、ＤＢ２、ＤＡ３、ＤＢ３によって分割される領域ＡＲ１〜ＡＲ３の各領域を所与の領域としてもよい。なお、電源線によって囲まれる（又は分割される）領域を所与の領域とする場合、その領域の周囲が完全に電源線に囲まれている必要はない（電源線にすき間があってもよい）。
【００５９】
例えば所与の領域が領域ＳＲ１である場合を例にとると、領域ＳＲ１には回路素子ＫＣ１〜ＫＣ１１が配置されている。回路素子ＫＣ１〜ＫＣ１１の端子は、回路素子を示す四角形の内側の小さい四角形で図示されている。この領域ＳＲ１において、静的信号が供給される第５層の配線層２５の配線は信号線ＳＡ１〜ＳＡ５である。信号線ＳＡ１〜ＳＡ５に接続される第４層〜第１層の配線層２４〜２１の配線は、信号線ＳＡ１と回路素子ＫＣ１、ＫＣ２を接続する配線、信号線ＳＡ２と回路素子ＫＣ３、ＫＣ４を接続する配線、信号線ＳＡ３と回路素子ＫＣ５、ＫＣ６を接続する配線、信号線ＳＡ４と回路素子ＫＣ７、ＫＣ８を接続する配線、信号線ＳＡ５と回路素子ＫＣ９〜ＫＣ１１を接続する配線、信号線ＳＢ１である。
【００６０】
図２から分かるように、第５層の配線層２５に設けられる信号線ＳＡ１〜ＳＡ５の配線面積は、それらに接続される第４層〜第１層の配線層２４〜２１の配線（信号線ＳＢ１等）の配線面積に比べて大きい。配線面積は、基板１０に対する平面視において配線を見た場合に、配線が占める領域の面積である（例えば配線幅がＷで配線長がＬの信号線があった場合、その配線面積はＷ×Ｌである）。また配線面積は、対象となる各配線の面積を合計したものであり、例えば第５層の配線層２５に設けられる信号線ＳＡ１〜ＳＡ５の配線面積は、信号線ＳＡ１〜ＳＡ５の各信号線の面積を合計したものである。
【００６１】
以上のように、静的信号が供給される第５層の配線層２５の配線面積が、静的信号が供給される第４層〜第１層の配線層２４〜２１の配線面積よりも大きくなるように、静的信号の信号線を設けることで、静的信号の信号線を出来るだけ最上層の配線層に設けることができる。
【００６２】
また本実施形態では、上述した所与の領域において、静的信号が供給される第５層の配線層２５の配線長は、静的信号が供給される第５層の配線層２５に接続される第４層〜第１層の配線層２４〜２１の配線長よりも長い。
【００６３】
例えば所与の領域が領域ＳＲ１である場合を例にとると、第５層の配線層２５に設けられる信号線ＳＡ１〜ＳＡ５の配線長は、それらに接続される第４層〜第１層の配線層２４〜２１の配線（信号線ＳＢ１等）の配線長に比べて長い。配線長は、基板１０に対する平面視において配線を見た場合に、配線の始点から終点までの配線に沿った長さ（距離）である（例えば配線幅の中心を通る線の長さである）。また配線長は、対象となる各配線の長さを合計したものであり、例えば第５層の配線層２５に設けられる信号線ＳＡ１〜ＳＡ５の配線長は、信号線ＳＡ１〜ＳＡ５の各信号線の配線長を合計したものである。
【００６４】
このように、静的信号が供給される第５層の配線層２５の配線長が、静的信号が供給される第４層〜第１層の配線層２４〜２１の配線長よりも長くなるように、静的信号の信号線を設けることで、静的信号の信号線を出来るだけ最上層の配線層に設けることができる。
【００６５】
なお、上述した所与の領域において、静的信号が供給される第５層の配線層２５の配線の分岐数が、静的信号が供給される第５層の配線層２５に接続される第４層〜第１層の配線層２４〜２１の配線の分岐数よりも多くてもよい。
【００６６】
図２（又は後述の図３）では、図示を簡素化しているため配線の分岐が少ないが、例えばテストモードの設定信号等の静的信号の供給対象は非常に数が多いことが予想される。その場合、静的信号の信号線を多数の回路素子に分配するために信号線の分岐が多数発生することが予想されるが、静的信号の信号線が主に第５層で配線されている場合には、その分岐は第５層に集中することが予想される。
【００６７】
即ち、静的信号が供給される第５層の配線層２５の配線の分岐数が、静的信号が供給される第４層〜第１層の配線層２４〜２１の配線の分岐数よりも多くなるように、静的信号の信号線を設けることで、静的信号の信号線を出来るだけ最上層の配線層に設けることができる。
【００６８】
２．第２構成例
図３に、本実施形態の回路装置４００の第２構成例の平面視図を示す。図３は、基板１０を上から基板１０の厚み方向に見た場合の回路装置４００を模式的に示す図である。
【００６９】
回路装置４００は、高電位側電源電圧（例えば電源電圧）を複数の回路素子ＫＣ１〜ＫＣ１１に供給する電源線ＤＡ１〜ＤＡ５と、低電位側電源電圧（例えばグランド電圧）を複数の回路素子ＫＣ１〜ＫＣ１１に供給する電源線ＤＢ１〜ＤＢ５と、静的信号を複数の回路素子ＫＣ１〜ＫＣ１１に供給する信号線ＳＣ１〜ＳＣ３、ＳＤ１、ＳＤ２、ＳＥ１と、を含む。なお、これらの配線以外にも電源線や種々の信号線を設けることができるが、それらの配線の図示については省略する。図３において信号線ＳＥ１を点線で図示しているが、信号線ＳＥ１は１本の（断線していない）信号線である。
【００７０】
電源線ＤＡ１〜ＤＡ５、ＤＢ１〜ＤＢ５は、第５層の配線層２５に設けられる。電源線ＤＡ１〜ＤＡ４はｘ方向に平行であり、−ｘ方向側で電源線ＤＡ５に接続しており、＋ｘ方向側でいずれの電源線にも接続していない。また電源線ＤＡ５はｙ方向に平行である。電源線ＤＢ１〜ＤＢ４はｘ方向に平行であり、＋ｘ方向側で電源線ＤＢ５に接続しており、−ｘ方向側でいずれの電源線にも接続していない。また電源線ＤＡ５はｙ方向に平行である。図３では電源線ＤＡ１〜ＤＡ５を分割して図示しているが、これらは一体の金属層で形成された配線である。同様に、電源線ＤＢ１〜ＤＢ５は一体の金属層で形成された配線である。なお、電源線ＤＡ１〜ＤＡ５、ＤＢ１〜ＤＢ５は直線でなくてもよいし、電源線ＤＡ１〜ＤＡ４と電源線ＤＡ５は直交しなくてもよいし、電源線ＤＢ１〜ＤＢ４と電源線ＤＢ５は直交しなくてもよい。
【００７１】
信号線ＳＣ１〜ＳＣ３は、それぞれ領域ＡＲ１〜ＡＲ３において第５層の配線層２５に設けられた静的信号の信号線である。信号線ＳＤ１、ＳＤ２も第５層の配線層２５に設けられた静的信号の信号線であり、信号線ＳＤ１は信号線ＳＣ１、ＳＣ２を接続する信号線であり、信号線ＳＤ２は信号線ＳＣ２、ＳＣ３を接続する信号線である。信号線ＳＣ１〜ＳＣ３、ＳＤ１、ＳＤ２は、領域ＡＲ１〜ＡＲ３の内外で分割して説明しているが、これらは一体の金属層で形成された配線である。なお、信号線ＳＣ１〜ＳＣ３の各信号線は、必ずしも一体の配線である必要はなく、一部が下層の配線層を経由していてもよい。信号線ＳＥ１は、第４層の配線層２４に設けられており、信号線ＳＣ３に接続されている。信号線ＳＥ１は、電源線ＤＡ４、ＤＢ４の外側に伸びているが、その伸びた先で例えば静的信号の入力端子等に接続される。
【００７２】
以上の第２構成例では、複数の回路素子ＫＣ１〜ＫＣ１１は、第１の回路素子群と、第２の回路素子群とを有する。例えば、図３において、回路素子ＫＣ１〜ＫＣ４が第１の回路素子群に対応し、回路素子ＫＣ５〜ＫＣ８が第２の回路素子群に対応する。第１の回路素子群（回路素子ＫＣ１〜ＫＣ４）には、第５層の配線層で形成される第１の信号線ＳＣ１により静的信号が供給され、第２の回路素子群（回路素子ＫＣ５〜ＫＣ８）には、第５層の配線層で形成される第２の信号線ＳＣ２により静的信号が供給される。第１の回路素子群と第２の回路素子群の間には、第５層の配線層２５で形成される高電位側電源を供給する第１の電源線ＤＡ２と、第５層の配線層２５で形成される低電位側電源を供給する第２の電源線ＤＢ２とが配線される。そして、第１の信号線ＳＣ１と第２の信号線ＳＣ２は、第５層の配線層２５で形成される、第１の電源線ＤＡ２と第２の電源線ＤＢ２の間に配線される第３の信号線ＳＤ１によって接続される。
【００７３】
このようにすれば、最上層の配線層に設けられた電源線ＤＡ２、ＤＢ２の間に第３の信号線ＳＤ１を配線することで、第１の回路素子群（回路素子ＫＣ１〜ＫＣ４）と第２の回路素子群（回路素子ＫＣ５〜ＫＣ８）に最上層の配線層の信号線ＳＣ１、ＳＣ２、ＳＤ１で静的信号を供給できる。即ち、高電位側電源を供給する電源線ＤＡ１〜ＤＡ５と低電位側電源を供給する電源線ＤＢ１〜ＤＢ５が交差しないように設けられる場合には、その間に最上層の配線層を使って静的信号の信号線を設けることが可能である。これにより、電源線で分割される領域内だけでなく、更にそれらの領域の間においても最上層で静的信号を配線することができ、静的信号の大部分を最上層に配線することが可能となる。
【００７４】
３．静的信号
以下、静的信号の具体例を説明する。なお、静的信号は回路装置４００の動作状態において信号レベルが変化しない信号であればよく、以下で説明する例に限定されるものではない。
【００７５】
静的信号は、例えばテストモードの設定信号である。より具体的には、静的信号は、スキャンテストモードと通常動作モードのいずれかのモードに設定する設定信号である。
【００７６】
テストモードの設定信号は、回路装置４００の全体又は回路装置４００の一部（例えばロジック回路）の動作をテストモードに設定する信号である。このような信号は、テストモードに対応した第１の信号レベル、又は、通常動作モード（非テストモード）に対応した第２の信号レベル（第１の信号レベルとは異なる）に設定される。テストモードは回路装置４００のテスト（例えばウェハ状態での検査、パッケージ後の検査等）で用いられるモードであるため、テストモードの設定信号はテスト時において第１の信号レベルに固定され、回路装置４００が電子機器等の製品に組み込まれた状態での動作時において第２の信号レベルに固定される。即ち、テストモードの設定信号は、回路装置４００の動作状態において信号レベルが変化しない信号になっている。
【００７７】
このようなテストモードの設定信号の信号線を、静的信号の信号線として最上層の配線層に設けることで、最上層の配線層を有効に活用できる。また、テストモードの設定信号は非常に多数の回路素子に入力されることが想定されるため、その信号線は非常に長い距離を複雑に配線されると考えられる。このような信号線を最上層の配線層に設けることで、下層の配線層の配線スペースを増やし、信号レベルの変化を伴う信号の信号線を下層の配線層に効率良く配線できる。
【００７８】
なお、テストモードとして複数のモードがあってもよく、各モードに対応するテストモードの設定信号（静的信号）の信号レベルが異なってもよい。この場合、テストモードにおける回路装置４００の動作の中で、各モードに切り替えられるのに対応してテストモードの設定信号（静的信号）の信号レベルが変化してもよい。例えば、テストモードとしてファンクションテストモードとスキャンテストモードがあり、その各モードに対応してテストモードの設定信号の信号レベルが変化してもよい。或いは、ファンクションテストモードが更に複数のモードに分かれており、その各モードに対応してテストモードの設定信号の信号レベルが変化してもよい。或いは、スキャンテストモードが更に複数のモードに分かれており、その各モードに対応してテストモードの設定信号の信号レベルが変化してもよい。
【００７９】
次に、スキャンテストモードと通常動作モードについて説明する。図４に、これらのモードを設定できる回路装置４００の構成例を模式的に示す。この回路装置４００は、組み合わせ回路ＫＭ１、ＫＭ２、フリップフロップ回路ＦＦ１〜ＦＦ３を含む。
【００８０】
組み合わせ回路ＫＭ１、ＫＭ２は、例えば論理積回路や論理和回路等の演算素子で構成される演算回路（処理回路）である。組み合わせ回路ＫＭ１は入力信号ＤＩ１〜ＤＩ３を処理して出力信号ＤＱ１〜ＤＱ３を出力し、組み合わせ回路ＫＭ２は入力信号ＤＩ４〜ＤＩ６を処理して出力信号ＤＱ４〜ＤＱ６を出力する。
【００８１】
フリップフロップ回路ＦＦ１〜ＦＦ３についてはフリップフロップ回路ＦＦ１を例にとって説明する。フリップフロップ回路ＦＦ１には、通常動作モード用入力端子ＴＮ１を介して組み合わせ回路ＫＭ１の出力信号ＤＱ１が入力され、スキャンテストモード用入力端子ＴＴ１を介してフリップフロップ回路ＦＦ２の出力信号ＤＩ５が入力される。これらの入力は、スキャンテストモードと通常動作モードのいずれかのモードに設定する設定信号ＳＭＤに応じて選択される。即ち、フリップフロップ回路ＦＦ１は、通常動作モードでは組み合わせ回路ＫＭ１の出力信号ＤＱ１をラッチし、スキャンテストモードではフリップフロップ回路ＦＦ２の出力信号ＤＩ５をラッチする。フリップフロップ回路ＦＦ１は、ラッチした信号を出力信号ＤＩ４として組み合わせ回路ＫＭ２へ出力する。
【００８２】
通常動作モードでは、フリップフロップ回路ＦＦ１〜ＦＦ３は組み合わせ回路ＫＭ１の出力信号ＤＱ１〜ＤＱ３をラッチし、出力信号ＤＩ４〜ＤＩ６として組み合わせ回路ＫＭ２へ出力する。即ち、入力信号ＤＩ１〜ＤＩ３を組み合わせ回路ＫＭ１、ＫＭ２で処理した結果が出力信号ＤＱ４〜ＤＱ６として得られる。
【００８３】
一方、スキャンテストモードでは、フリップフロップ回路ＦＦ１〜ＦＦ３はシフトレジスターを構成する。シフトレジスターの先頭のフリップフロップ回路ＦＦ３には、スキャンテストモード用入力端子ＴＴ３を介してスキャンテスト用入力信号ＳＣＩＮが（例えばテスターから）入力される。またシフトレジスターの最後のフリップフロップ回路ＦＦ１の出力信号ＤＩ４は、スキャンテスト用出力信号として（例えばテスターへ）出力される。このようなシフトレジスターをテストパターンの入出力として用いることで、組み合わせ回路ＫＭ１、ＫＭ２の検査（故障検出）を行うモードがスキャンテストモードである。
【００８４】
図２や図３における静的信号の供給対象となる回路素子ＫＣ１〜ＫＣ１１は、図４において、スキャンテストモード用入力端子ＴＴ１〜ＴＴ３（スキャンテストモード用入力ノード）と通常動作モード用入力端子ＴＮ１〜ＴＮ３（通常動作モード用入力ノード）とを有するフリップフロップ回路ＦＦ１〜ＦＦ３に対応する。ここでの「入力端子」は、回路セル（回路ブロック）の入力端子のことであり、必ずしも物理的な端子構造があるということではない。
【００８５】
このようにテストの一部としてスキャンテストを採用した回路装置４００では、そのスキャンテストモードの設定信号ＳＭＤが静的信号となる。即ち、スキャンテストモードの設定信号ＳＭＤを最上層の配線層に設けることで、上述したような最上層の配線層の有効活用を実現できる。
【００８６】
次に、図５〜図７を用いて静的信号の信号レベルを設定する手法を説明する。図５〜図７に示すように、回路装置４００は、テストモードの設定信号ＳＭＤを入力するための外部接続端子ＴＳＭＤを含む。ここで、「外部接続端子」は回路装置４００をその外部の回路に接続するための端子であり、例えば半導体チップのパッド（例えば図１の最上層の配線層２５の金属をパッシベーションから露出させたもの）やパッケージされたＩＣの端子等を想定できる。
【００８７】
図５、図６は、電子機器等に内蔵される回路基板に回路装置４００が実装された状態を示しており、回路装置４００は設定信号ＳＭＤによって通常動作モードに設定される。外部接続端子ＴＳＭＤは、回路基板の配線に例えば半田付け等によって接続されている。図５では、外部接続端子ＴＳＭＤは回路基板の低電位側電源線（又は高電位側電源線）に接続される。図６では、外部接続端子ＴＳＭＤは回路基板のフローティング配線に接続されており、回路装置４００の内部で抵抗素子によって低電位側電源にプルダウン（又は高電位側電源にプルアップ）されている。或いは、回路装置４００の外部で（回路基板上で）外部接続端子ＴＳＭＤがプルダウン（又はプルアップ）されてもよい。以上のような接続によって、通常動作モードでは設定信号ＳＭＤがローレベル（又はハイレベル）に固定される。
【００８８】
図７は、回路装置４００がテスター４１０に接続された状態を示しており、回路装置４００は設定信号ＳＭＤによってテストモード（例えばスキャンテストモード）に設定される。外部接続端子ＴＳＭＤは、テスター４１０の出力端子ＴＴＱに接続されており、出力端子ＴＴＱから高電位側電源（又は低電位側電源）の電圧レベルが出力される。或いは、回路装置４００を装着するテストボードにおいて外部接続端子ＴＳＭＤが高電位側電源線（又は低電位側電源線）に接続されてもよい。以上のような接続によって、テストモードでは設定信号ＳＭＤがハイレベル（又はローレベル）に固定される。
【００８９】
以上の実施形態では、回路装置４００は、静的信号（ここではテストモードの設定信号ＳＭＤ）が入力される外部接続端子ＴＳＭＤを含む。そして外部接続端子ＴＳＭＤは、回路装置４００の動作時においてハイレベル又はローレベルに固定される端子である。
【００９０】
このように回路装置４００の動作時においてハイレベル又はローレベルに固定される外部接続端子ＴＳＭＤが回路装置４００に設けられている場合、その外部接続端子ＴＳＭＤに接続される信号線を静的信号の信号線として最上層の配線層に設け、最上層の配線層を効率的に利用することが可能になる。
【００９１】
４．製造方法、配線方法
図８に、本実施形態の回路装置４００の製造方法のフローチャートを示す。回路装置４００の製造方法は、複数の回路素子を形成する素子形成工程（Ｓ１）と、複数の回路素子に電源又は信号の少なくとも１つを供給する第１層〜第５層の配線層を形成する配線形成工程（Ｓ２）と、を含む。
【００９２】
素子形成工程（Ｓ１）は、半導体回路の形成工程のうち、半導体基板に例えばトランジスターやダイオード、抵抗（例えば拡散抵抗、ポリシリコン抵抗）、容量（例えばポリシリコンキャパシター）等の素子を形成する工程である。例えば図１において基板１０の不純物領域ＦＳ１、ＦＳ２を形成する工程と、ゲート層４０を形成する工程を含む。配線形成工程（Ｓ２）は、半導体回路の形成工程のうち、回路や端子等の間を接続する電源線や信号線等の配線を形成する工程である。例えば図１において、第１層〜第５層のプラグ層３１〜３５を形成する工程と、第１層〜第５層の配線層２１〜２５を形成する工程を含む。
【００９３】
本実施形態の配線形成工程（Ｓ２）では、複数の回路素子のうち静的信号の供給対象となる回路素子ＫＣ１〜ＫＣ１１に静的信号を供給する第５層の配線層２５を、第１層〜第５層の配線層２１〜２５のうち最上層の配線層として形成する。具体的には、静的信号の信号線を含む配線の設計データに基づいて作成されたマスクにより第１層〜第５層のプラグ層３１〜３５と第１層〜第５層の配線層２１〜２５を形成することによって、静的信号の信号線が形成される。このとき、第５層の配線層２５で静的信号の信号線を配線する設計データを作成しておくことで、配線形成工程において、静的信号を供給する第５層の配線層２５が最上層の配線層として形成される。
【００９４】
図９に、本実施形態の回路装置４００の配線方法のフローチャートを示す。回路装置４００の配線方法は、静的信号の指定を受け付ける工程（Ｓ１１）と、静的信号の供給対象となる回路素子ＫＣ１〜ＫＣ１１を含む複数の回路素子の配置と、配線とを行う配置配線工程（Ｓ１２）と、を含む。
【００９５】
これらの工程は、プロセッサ（例えばＣＰＵやＧＰＵ、ＤＳＰ等、或いはＡＳＩＣによるハードウェア回路）とメモリ（例えばＳＲＡＭ、ＤＲＡＭ等の半導体メモリ、或いはハードディスク等の磁気ディスク又は光学ディスク等）を含む処理装置が配置配線プログラムを実行することにより実現される。即ち、配置配線プログラムを構成する命令がコンピューターに読み取り可能な命令としてメモリに記憶され、その命令がプロセッサにより実行されることで、各工程の処理が実現される。
【００９６】
静的信号の指定を受け付ける工程（Ｓ１１）では、例えば静的信号の指定を入力する画面を処理装置が表示部に表示し、その画面の内容に従ってユーザーにより操作部を介して入力された静的信号の指定を処理装置が受け付ける。或いは、最上層の配線層（第５層の配線層２５）での配線を指定するコマンドが配置配線プログラムに用意されており、そのコマンドと共に入力された信号を静的信号の指定として処理装置が受け付ける。
【００９７】
配置配線工程（Ｓ１２）では、上記の工程（Ｓ１１）で指定を受け付けた静的信号の信号線を、第１層〜第５層の配線層２１〜２５のうち最上層である第５層の配線層２５で配線する。例えば、電源線を第５層（第５層と第１層、又は図２のように縦方向は第４層と第１層）で配線し、次に静的信号の信号線を可能な限り（例えば電源線の第５層の部分以外の領域に）第５層で優先的に配線し、次に下層の第１層〜第４層に残りの信号線を配線する。
【００９８】
以上のような製造方法又は配線方法を用いることで、静的信号の信号線が最上層の配線層で配線された回路装置４００を実現できる。即ち、このような製造方法又は配線方法を適用することで、回路装置４００において最上層の配線層を有効に活用することができる。
【００９９】
５．電子機器、電気光学装置
図１０に、本実施形態の回路装置を適用できる電気光学装置と電子機器の構成例を示す。本実施形態の電子機器として、例えば車載表示装置（例えばメーターパネル等）、プロジェクターや、テレビション装置、情報処理装置（コンピューター）、携帯型情報端末、カーナビゲーションシステム、携帯型ゲーム端末等の、表示装置を搭載する種々の電子機器を想定できる。
【０１００】
図１０に示す電子機器は、電気光学装置３５０、ＣＰＵ３１０（広義には処理装置）、表示コントローラー３００（ホストコントローラー）、記憶部３２０、ユーザーインターフェース部３３０、データインターフェース部３４０を含む。電気光学装置３５０は表示ドライバー１００、表示パネル２００を含む。この構成例では、表示コントローラー３００又は表示ドライバー１００が図１〜図３等で説明した回路装置４００に対応する。
【０１０１】
表示パネル２００は例えばマトリックス型の液晶表示パネルである。或は、表示パネル２００は自発光素子を用いたＥＬ（Electro-Luminescence）表示パネルであってもよい。例えば、ガラス基板に表示パネル２００が形成され、そのガラス基板に表示ドライバー１００が実装される。この表示パネル２００と表示ドライバー１００を含むモジュールとして電気光学装置が構成される。なお、表示コントローラー３００、表示ドライバー１００はモジュールとして構成されずに個々の部品として電子機器に組み込まれてもよい。
【０１０２】
ユーザーインターフェース部３３０は、ユーザーからの種々の操作を受け付けるインターフェース部である。例えば、ボタンやマウス、キーボード、表示パネル２００に装着されたタッチパネル等で構成される。データインターフェース部３４０は、画像データや制御データの入出力を行うインターフェース部である。例えばＵＳＢ等の有線通信インターフェースや、或は無線ＬＡＮ等の無線通信インターフェースである。記憶部３２０は、データインターフェース部３４０から入力された画像データを記憶する。或は、記憶部３２０は、ＣＰＵ３１０や表示コントローラー３００のワーキングメモリーとして機能する。ＣＰＵ３１０は、電子機器の各部の制御処理や種々のデータ処理を行う。表示コントローラー３００は表示ドライバー１００の制御処理を行う。例えば、表示コントローラー３００は、データインターフェース部３４０や記憶部３２０からＣＰＵ３１０を介して転送された画像データを、表示ドライバー１００が受け付け可能な形式に変換し、その変換された画像データを表示ドライバー１００へ出力する。表示ドライバー１００は、表示コントローラー３００から転送された画像データに基づいて表示パネル２００を駆動する。
【０１０３】
なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また本実施形態及び変形例の全ての組み合わせも、本発明の範囲に含まれる。また受信回路、シリアルパラレル変換回路、回路装置、電気光学装置、電子機器の構成及び動作等も、本実施形態で説明したものに限定されず、種々の変形実施が可能である。
【符号の説明】
【０１０４】
１０…基板、２１〜２５…第１層〜第５層の配線層、
３１〜３５…第１層〜第５層のプラグ層、４０…ゲート層、１００…表示ドライバー、
２００…表示パネル、３００…表示コントローラー、３１０…ＣＰＵ、３２０…記憶部、
３３０…ユーザーインターフェース部、３４０…データインターフェース部、
３５０…電気光学装置、４００…回路装置、４１０…テスター、
ＡＲ１〜ＡＲ３…配置領域、ＤＡ１〜ＤＡ５…電源線、ＤＢ１〜ＤＢ５…電源線、
ＤＣ１，ＤＣ２…電源線、ＦＦ１〜ＦＦ３…フリップフロップ回路、
ＦＳ１，ＦＳ２…不純物領域、ＧＴ…ゲート、ＨＳ１〜ＨＳ５…配線、
ＫＣ１〜ＫＣ１１…回路素子、ＫＭ１，ＫＭ２…組み合わせ回路、
ＰＧ１〜ＰＧ５…プラグ、ＳＡ１〜ＳＡ５…信号線、ＳＢ１…信号線、
ＳＣ１〜ＳＣ３…信号線、ＳＣＩＮ…スキャンテスト用入力信号、
ＳＤ１，ＳＤ２…信号線、ＳＥ１…信号線、ＳＭＤ…設定信号、ＳＲ１…領域、
ＴＮ１〜ＴＮ３…通常動作モード用入力端子、ＴＳＭＤ…外部接続端子、
ＴＴ１〜ＴＴ３…スキャンテストモード用入力端子
【図３】
2017038003.tif 000003
【図４】
2017038003.tif 000004
【図５】
2017038003.tif 000005
【図６】
2017038003.tif 000006
【図７】
2017038003.tif 000007
【図８】
2017038003.tif 000008
【図９】
2017038003.tif 000009
【図１０】
2017038003.tif 000010
【図１】
2017038003.tif 000011
【図２】
2017038003.tif 000012