(57)【要約】【課題】ＰｏＰ型の半導体装置を構成する下側の半導体装置の生産性を向上させる【解決手段】配線基板２の上面に、複数の配線４と、配線４の一端に相当するボンディングリード５と、配線４の他端に相当するランド６とを設ける。配線基板２の中央部に半導体チップ３を装着する。半導体チップ３の電極パッド１１とボンディングリード５とをボンディングワイヤを使用して電気的に接続する。各ランド６の上にはんだボール１３をそれぞれ設ける。配線基板２の上面に、半導体チップ３、複数の配線４、ボンディングワイヤ１２、はんだボール１３などを覆う封止樹脂１４を設ける。封止樹脂１４にはんだボール１３の上部を露出させる連続溝１５を設ける。下側の半導体装置１に設けられたはんだボール１３と上側の半導体装置に設けられたはんだボールとを電気的に接続することによって、ＰｏＰ型の半導体装置を製造する。【選択図】図１
2017112325.tif 000002
【特許請求の範囲】
【請求項１】
配線基板と、
前記配線基板の一方の面に装着されたチップと、
前記チップに形成された複数のチップ電極と前記配線基板の一方の面に形成された複数の基板電極とをそれぞれ電気的に接続する複数の接続部材と、
前記配線基板の一方の面において前記複数の基板電極にそれぞれつながって前記チップの周囲に形成された複数の外部電極と、
前記複数の外部電極の上にそれぞれ形成された複数の第１の突起状電極と、
前記配線基板の一方の面に形成され少なくとも前記チップと前記複数の第１の突起状電極とを覆う封止樹脂と、
前記封止樹脂に形成され前記複数の第１の突起状電極における少なくとも上部を露出させる開口とを備える半導体装置。
【請求項２】
請求項１に記載された半導体装置において、
前記複数の第１の突起状電極によって形成され平面視して前記チップの周囲を取り囲む第１の突起状電極群を備え、
前記第１の突起状電極群は複数形成され、
前記複数の第１の突起状電極群は、それぞれ平面視して前記チップを取り囲んで多重に形成されることを特徴とする半導体装置。
【請求項３】
請求項１に記載された半導体装置において、
前記開口は、物理的加工又は化学的加工のいずれかによって形成されることを特徴とする半導体装置。
【請求項４】
請求項１に記載された半導体装置において、
前記開口は、連続する溝であることを特徴とする半導体装置。
【請求項５】
請求項１に記載された半導体装置からなる第１の半導体装置に対して、前記複数の第１の突起状電極に対応する位置に形成された複数の第２の突起状電極を有する第２の半導体装置が重ね合わされて構成され、
前記複数の第１の突起状電極と前記複数の第２の突起状電極とがそれぞれ電気的に接続されることを特徴とする半導体装置。
【請求項６】
請求項５に記載された半導体装置において、
前記開口における前記複数の第１の突起状電極と前記複数の第２の突起状電極との周囲に形成された充填材を備えることを特徴とする半導体装置。
【請求項７】
一方の面と、複数のチップ電極を有するチップが前記一方の面に装着される装着用領域と、前記一方の面において前記装着用領域の周囲に形成された複数の基板電極と、前記一方の面において形成され前記複数の基板電極につながる複数の外部電極とを有する配線基板を準備する工程と、
前記装着用領域に前記チップを装着する工程と、
前記複数のチップ電極と前記複数の基板電極とを電気的に接続する工程と、
前記複数の外部電極の上に複数の第１の突起状電極を形成する工程と、
前記配線基板の一方の面において少なくとも前記チップと前記複数の第１の突起状電極とを覆う封止樹脂を形成する工程と、
前記複数の第１の突起状電極における少なくとも上部を露出させることを目的として前記封止樹脂において開口を形成する工程とを備える半導体装置の製造方法。
【請求項８】
請求項７に記載された半導体装置の製造方法において、
前記配線基板を準備する工程においては、次の特徴を持つ第１の突起状電極群を有する前記配線基板を準備することを特徴とする半導体装置の製造方法。
(1)前記複数の第１の突起状電極によって形成された前記第１の突起状電極群であって、平面視して前記チップの周囲を取り囲むこと。
(2)複数の群だけ形成された前記第１の突起状電極群であって、それぞれ平面視して前記チップを取り囲んで多重に形成されること。
【請求項９】
請求項７に記載された半導体装置の製造方法において、
前記開口を形成する工程において、物理的加工又は化学的加工のいずれかによって前記開口を形成することを特徴とする半導体装置の製造方法。
【請求項１０】
請求項７に記載された半導体装置の製造方法において、
前記開口を形成する工程において、前記開口として連続する溝を形成することを特徴とする半導体装置の製造方法。
【請求項１１】
請求項７に記載された半導体装置の製造方法によって製造された前記半導体装置からなる第１の半導体装置を準備する工程と、
前記第１の半導体装置が有する前記複数の第１の突起状電極に対応する位置に形成された複数の第２の突起状電極を有する第２の半導体装置を準備する工程と、
前記第１の半導体装置の上方に、前記複数の第１の突起状電極と前記複数の第２の突起状電極とが相対向するように位置合わせして前記第２の半導体装置を配置する工程と、
前記第１の半導体装置と前記第２の半導体装置とを重ね合わせる工程と、
前記複数の第１の突起状電極と前記複数の第２の突起状電極とを電気的に接続する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項１２】
請求項１０に記載された半導体装置の製造方法において、
前記第１の半導体装置が有する前記開口における前記複数の第１の突起状電極と前記複数の第２の突起状電極との周囲を満たす充填材を形成する工程を備えることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関するものである。
【背景技術】
【０００２】
近年、電子機器の小型化、高機能化に伴い、電子機器に使用される半導体装置のさらなる小型化、高集積化が求められている。このような要求に応えるために、半導体パッケージの実装技術において、３次元実装される半導体装置の開発が進められている。例えば、ＰｏＰ（ Package on Package ）と呼ばれる、半導体パッケージが高さ方向に積層された３次元構造の（積層型の）半導体装置が注目されている。
【０００３】
本出願書類において、「半導体パッケージが積層された」などの文言における「積層」という用語を次の意味で使用する。それは、「複数の半導体パッケージがそれぞれ有する接続端子同士が互いに電気的に接続された状態において、それらの半導体パッケージが積み重なった状態」という意味である。加えて、適宜、「ＡとＢとが電気的に接続される」ということを単に「ＡとＢとが接続される」という。
【０００４】
ＰｏＰ型の半導体装置は、下側の半導体装置（下側の半導体パッケージ）と上側の半導体装置（上側の半導体パッケージ）とが積層されて構成される積層型半導体装置である。ＰｏＰ型の半導体装置は、下側の半導体装置の回路基板に設けられた複数の電極と上側の半導体装置の裏面に設けられた複数の電極とを、はんだボールなどの接合部材を使用して電気的に接続することによって製造される。
【０００５】
積層型半導体装置として、「下側の半導体パッケージの上面に、少なくとも下側の配線基板の上面に実装された半導体素子と、下側の半導体パッケージと上側の半導体パッケージとの電気的接続を図るための突起電極とを被覆するように封止材を配置することにより、（略）、信頼性低下を防ぐことができる積層型半導体装置」が提案されている（例えば、特許文献１の段落〔００１１〕、図１〜図３参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−１７１９０４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１に開示された従来の積層型半導体装置には、次のような課題がある。特許文献１の図１〜図３に示されるように、下側の半導体パッケージ１は、配線基板２と、配線基板２の上面の半導体搭載部より外側に設けられたランド部７とを具備する。上側の半導体パッケージ１０は、基板配線が引き回された配線基板１１と、配線基板１１の下面に設けられたランド部１３と、そのランド部１３に接合された突起電極１４を具備する。突起電極１４は、先端部が下側の半導体パッケージ１のランド部７に接合しており、半導体パッケージ１と半導体パッケージ１０を電気的に接続する。
【０００８】
このような積層型半導体装置では、下側の半導体パッケージ１と上側の半導体パッケージ１０とを突起電極１４によって電気的に接続するために、下側の半導体パッケージ１の高さに相当する突起電極１４の大きさが必要になる。このことは、突起電極１４を形成するはんだボールの大きさを下側の半導体パッケージ１の厚さと同程度に大きくすることを意味する。はんだボールが大きくなると、隣接するはんだボールとはんだボールとの間の中心間間隔を大きくする必要がある。隣接するはんだボール同士の中心間間隔が大きくなると、積層型半導体装置が大きくなるという問題が発生する。
【０００９】
本発明は上記の課題を解決するもので、半導体装置を小型化することができる半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記の課題を解決するために、本発明に係る半導体装置は、配線基板と、配線基板の一方の面に装着されたチップと、チップに形成された複数のチップ電極と配線基板の一方の面に形成された複数の基板電極とをそれぞれ電気的に接続する複数の接続部材と、配線基板の一方の面において複数の基板電極にそれぞれつながってチップの周囲に形成された複数の外部電極と、複数の外部電極の上にそれぞれ形成された複数の第１の突起状電極と、配線基板の一方の面に形成され少なくともチップと複数の第１の突起状電極とを覆う封止樹脂と、封止樹脂に形成され複数の第１の突起状電極における少なくとも上部を露出させる開口とを備える。
【００１１】
本発明に係る半導体装置は、上述の半導体装置において、複数の第１の突起状電極によって形成され平面視してチップの周囲を取り囲む第１の突起状電極群を備え、第１の突起状電極群は複数形成され、複数の第１の突起状電極群は、それぞれ平面視してチップを取り囲んで多重に形成されることを特徴とする。
【００１２】
本発明に係る半導体装置は、上述の半導体装置において、開口は、物理的加工又は化学的加工のいずれかによって形成されることを特徴とする。
【００１３】
本発明に係る半導体装置は、上述の半導体装置において、開口は、連続する溝であることを特徴とする。
【００１４】
本発明に係る半導体装置は、上述の半導体装置からなる第１の半導体装置に対して、複数の第１の突起状電極に対応する位置に形成された複数の第２の突起状電極を有する第２の半導体装置が重ね合わされて構成され、複数の第１の突起状電極と複数の第２の突起状電極とがそれぞれ電気的に接続されることを特徴とする。
【００１５】
本発明に係る半導体装置は、上述の半導体装置において、開口における複数の第１の突起状電極と複数の第２の突起状電極との周囲に形成された充填材を備えることを特徴とする。
【００１６】
上記の課題を解決するために、本発明に係る半導体装置の製造方法は、一方の面と、複数のチップ電極を有するチップが一方の面に装着される装着用領域と、一方の面において装着用領域の周囲に形成された複数の基板電極と、一方の面において形成され複数の基板電極につながる複数の外部電極とを有する配線基板を準備する工程と、装着用領域にチップを装着する工程と、複数のチップ電極と複数の基板電極とを電気的に接続する工程と、複数の外部電極の上に複数の第１の突起状電極を形成する工程と、配線基板の一方の面において少なくともチップと複数の第１の突起状電極とを覆う封止樹脂を形成する工程と、複数の第１の突起状電極における少なくとも上部を露出させることを目的として封止樹脂において開口を形成する工程とを備える。
【００１７】
本発明に係る半導体装置の製造方法は、上述の半導体装置の製造方法において、配線基板を準備する工程においては、次の特徴を持つ第１の突起状電極群を有する配線基板を準備することを特徴とする半導体装置の製造方法。
(1)複数の第１の突起状電極によって形成された第１の突起状電極群であって、平面視して前記チップの周囲を取り囲むこと。
(2)複数の群だけ形成された第１の突起状電極群であって、それぞれ平面視してチップを取り囲んで多重に形成されること。
【００１８】
本発明に係る半導体装置の製造方法は、上述の半導体装置の製造方法において、開口を形成する工程において、物理的加工又は化学的加工のいずれかによって開口を形成することを特徴とする。
【００１９】
本発明に係る半導体装置の製造方法は、上述の半導体装置の製造方法において、開口を形成する工程において、開口として連続する溝を形成することを特徴とする。
【００２０】
本発明に係る半導体装置の製造方法は、上述の半導体装置の製造方法によって製造された半導体装置からなる第１の半導体装置を準備する工程と、第１の半導体装置が有する複数の第１の突起状電極に対応する位置に形成された複数の第２の突起状電極を有する第２の半導体装置を準備する工程と、第１の半導体装置の上方に、複数の第１の突起状電極と複数の第２の突起状電極とが相対向するように位置合わせして第２の半導体装置を配置する工程と、第１の半導体装置と第２の半導体装置とを重ね合わせる工程と、複数の第１の突起状電極と複数の第２の突起状電極とを電気的に接続する工程とを備えることを特徴とする。
【００２１】
本発明に係る半導体装置の製造方法は、上述の半導体装置の製造方法において、第１の半導体装置が有する開口における複数の第１の突起状電極と複数の第２の突起状電極との周囲を満たす充填材を形成する工程を備えることを特徴とする。
【発明の効果】
【００２２】
本発明によれば、半導体装置において、配線基板と、配線基板の一方の面に形成された複数の外部電極と、複数の外部電極の上にそれぞれ形成された複数の第１の突起状電極と、配線基板の一方の面に形成されチップと複数の第１の突起状電極とを覆う封止樹脂とを備える。第１の突起状電極の上部を露出させる開口を封止樹脂に形成する。開口を形成するためには、第１の突起状電極の上部を露出させるまで封止樹脂を除去する。このことにより、第１に、第１の突起状電極の上部を露出させればよいので、第１の突起状電極の上端をチップの上面よりも低い位置にすることができる。したがって、第１の突起状電極を小型化できるので、半導体装置を小型化できる。第２に、開口を形成する時間を短縮できる。したがって、半導体装置を生産する際の生産性を向上させることができる。
【図面の簡単な説明】
【００２３】
【図１】本発明に係る半導体装置の実施例１において、下側の半導体装置の構成を示す概略図であり、（ａ）は平面図、（ｂ）はＡ−Ａ線断面図である。
【図２】（ａ）〜（ｅ）は、実施例１において、下側の半導体装置が製造される過程を示す概略断面図である。
【図３】本発明に係る半導体装置の実施例２において、下側の半導体装置に対応する上側の半導体装置の構成を示す概略図であり、（ａ）は平面図、（ｂ）はＢ−Ｂ線断面図である。
【図４】（ａ）〜（ｄ）は、実施例２において、上側の半導体装置が製造される過程を示す概略断面図である。
【図５】（ａ）〜（ｃ）は、実施例２において、下側の半導体装置と上側の半導体装置とが積層される過程を示す概略断面図である。
【図６】本発明に係る半導体装置の実施例３において、下側の半導体装置の構成を示す概略図であり、（ａ）は平面図、（ｂ）はＣ−Ｃ線断面図である。
【図７】本発明に係る半導体装置の実施例３において、上側の半導体装置の構成を示す概略図であり、（ａ）は平面図、（ｂ）はＤ−Ｄ線断面図である。
【図８】（ａ）〜（ｂ）は、実施例３において、下側の半導体装置と上側の半導体装置とが積層される過程を示す概略断面図である。
【発明を実施するための形態】
【００２４】
図１に示されるように、配線基板２の上面に、複数の配線４と、配線４の一端に相当するボンディングリード５と、配線４の他端に相当するランド６とを設ける。配線基板２の中央部に半導体チップ３を装着する。半導体チップ３の電極パッド１１とボンディングリード５とをボンディングワイヤを使用して電気的に接続する。各ランド６の上にはんだボール１３をそれぞれ設ける。配線基板２の上面に、半導体チップ３、複数の配線４、ボンディングワイヤ１２、はんだボール１３などを覆う封止樹脂１４を設ける。封止樹脂１４にはんだボール１３の上部を露出させる連続溝１５を設ける。下側の半導体装置１に設けられたはんだボール１３と上側の半導体装置に設けられたはんだボールとを電気的に接続することによって、ＰｏＰ型の半導体装置を製造する。
【実施例１】
【００２５】
本発明に係る半導体装置の実施例１について、図１〜図２を参照して説明する。本出願書類におけるいずれの図についても、わかりやすくするために、適宜省略し又は誇張して模式的に描かれている。同一の構成要素については、同一の符号を付して説明を適宜省略する。
【００２６】
本発明は、ＰｏＰ型の半導体装置を構成する半導体装置のうち下側の半導体装置と、ＰｏＰ型の半導体装置との双方に対して適用される。
【００２７】
図１に示されるように、半導体装置１はＰｏＰ型の半導体装置を構成する半導体装置のうち下側の半導体装置である。半導体装置１は、配線基板２と配線基板２の上に搭載された半導体チップ３とを備える。配線基板２としては、例えば、プリント基板、金属ベース基板、セラミックス基板、フィルムベース基板などが使用される。配線基板２の上面には、チップ状の電子部品の一種である半導体チップ３が搭載される。
【００２８】
半導体チップ３としては、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）などのディジタル制御系のデバイス、パワー系のデバイスなどが搭載される。実施例１においては、半導体チップ３の表面側（電極パッドが形成されている一方の面の側）が上を向くように配線基板２の上面に半導体チップ３が搭載される（フェイスアップ実装）。１枚の配線基板２の上面に複数のチップ（チップ状の電子部品）が搭載されてもよく、複数のチップには受動素子のチップが含まれてもよい。配線基板２の上面に搭載されるチップについては、他の実施例においても同様である。
【００２９】
図１（ｂ）に示されるように、配線基板２の上面（半導体チップ３が搭載される一方の面）には、製品に対応して複数の配線４が設けられる。配線４の材料としては、小さい電気抵抗率を有する銅（Ｃｕ）などを使用することが好ましい。図１（ｂ）の右側に示されるように、複数の配線４の一端（内側）は、半導体チップ３に接続されるボンディングリード５を構成する。複数の配線４の他端（外側）は、上側の半導体装置（図３参照）に接続される接続電極に相当するランド６を構成する。各ランド６は半導体チップ３の周囲を取り囲むように設けられる。図１においては、便宜上、ランド６が半導体チップ３の周囲に２４個設けられた場合が示される。ボンディングリード５とランド６とは、配線基板２上の配線長が最も短くなるように配置されることが好ましい。
【００３０】
配線基板２の下面（他方の面）には、外部の機器と電気的に接続される外部電極に相当するランド７が設けられる。配線基板２の上面に設けられた複数の配線４は、配線基板２の内部に設けられたビア配線８及び内部配線（図示なし）を経由してランド７に接続される。ランド７は、配線基板２の下面においてグリッド状（grid-like ）に設けられる。
【００３１】
配線基板２の上面におけるボンディングリード５及びランド６の表面以外の領域において、複数の配線４を保護するためのソルダレジスト９が設けられる。ソルダレジスト９は絶縁性の樹脂被膜である。半導体チップ３は、配線基板２の中央部に形成されたソルダレジスト９上に接着剤１０によって装着される。半導体チップ３の表面側には、半導体チップ３の周囲において複数の電極パッド１１が設けられている。複数の電極パッド１１は、金線、銅線などからなるボンディングワイヤ１２を経由してボンディングリード５にそれぞれ電気的に接続される。
【００３２】
配線基板２において、ソルダレジスト９によって被覆されていない各ランド６上には、はんだボール(突起状電極)１３がそれぞれ設けられる。はんだボール１３は、上側の半導体装置（図３参照）に対して接続されるための接続端子である。各ランド６と各はんだボール１３との間にはフラックスの薄い層が存在する。フラックスは、ランド６の表面及びはんだボール１３の表面を活性化させる機能と、粘着力によってはんだボール１３をランド６に仮固定する機能とを有する。
【００３３】
はんだボール１３は、例えば、錫（Ｓｎ）単体又はＳｎに少量のビスマス（Ｂｉ）、亜鉛（Ｚｎ）、銀（Ａｇ）、銅（Ｃｕ）などを添加したＳｎ合金若しくは上記の金属を複数添加したＳｎ合金などからなる。はんだボール１３の材料は鉛フリーはんだ（lead-free solder）であることが好ましい。突起状電極として、はんだボール１３に代えて、例えばめっき、ワイヤボンディングなどによって形成されたバンプを使用できる。このことについては、他の実施例においても同様である。
【００３４】
実施例１においては、はんだボール１３の大きさが、半導体装置１を構成する封止樹脂１４の高さのほぼ半分の高さになるように設定される。はんだボール１３の上端の位置がチップの上面の位置よりも低く設定されることが好ましい。このことについては、他の実施例においても同様である。
【００３５】
配線基板２の上面には、半導体チップ３、複数の配線４、ボンディングワイヤ１２、ソルダレジスト９、はんだボール１３を覆うように封止樹脂１４が設けられる。封止樹脂１４としては、例えば、熱硬化性のエポキシ樹脂又はシリコーン樹脂が使用される。
【００３６】
図１（ａ）に示されるように、はんだボール１３の上部を封止樹脂１４から露出させるように、封止樹脂１４に連続溝（開口）１５が形成される。半導体装置１と上側の半導体装置（図３参照）とを接続させるために、はんだボール１３の上部を封止樹脂１４から露出させる。連続溝１５は、平面視してはんだボール１３の上に重なるように半導体装置１の周囲に設けられる。図１（ａ）において破線によって示されるように、封止樹脂１４の側面（外周面）まで達する連続溝１５を形成してもよい。これにより、封止樹脂１４の側面に開口部ＯＰが形成される。封止樹脂１４の側面まで達する連続溝１５を形成してもよいことについては、他の実施例においても同様である。
【００３７】
配線基板２の下面における各ランド７の表面以外の領域において、ソルダレジスト１６が設けられる。はんだボール１７が、フラックスの層を挟んで各ランド７の上にそれぞれ設けられる。はんだボール１７は、ＰｏＰ型半導体装置において外部の機器と接続される外部端子に相当する
【００３８】
図２を参照して、ＰｏＰ型の半導体装置において、下側の半導体装置である半導体装置１を製造する工程を説明する。まず、図２（ａ）に示されるように、下側の半導体装置１に対応する配線基板２を予め準備する。配線基板２の上面には、ボンディングリード５とランド６とを有する、Ｃｕからなる配線４が形成されている。配線４は、配線基板２の内部に形成されたビア配線８と内部配線（図示なし）とを経由して、配線基板２の下面のランド７に接続されている。配線４、ボンディングリード５、ランド６、ランド７の表面にはメッキ処理によってメッキ層（図示なし）が形成されている。メッキ層は鉛フリーのメッキ層であることが好ましい。
【００３９】
次に、配線基板２の表面に絶縁性の樹脂被膜であるソルダレジスト９を形成する。フォトリソグラフィ法によって、ボンディングリード５及びランド６の領域に形成されたソルダレジスト９を除去する。ここまでの工程によって、ボンディングリード５及びランド６に開口部が形成され、配線４の表面層（Ｃｕ又はメッキ層）が露出する。次に、はんだバンプ用のフォトレジスト膜をパターニングしてランド６の領域を開口する。次に、例えば、はんだボールマウンタを使用して、各ランド６の上にフラックスの層を挟んで一括してはんだボール１３を搭載する。
【００４０】
次に、窒素雰囲気中でリフロー処理を行い、はんだボール１３を溶融してランド６に接合させる。その後、はんだバンプ用のフォトレジスト膜を除去する。
【００４１】
次に、図２（ｂ）に示されるように、例えば、ダイボンダを使用して、半導体チップ３の表面側が上を向くようにして、接着剤１０を使用して配線基板２の中央部に半導体チップ３を搭載する。次に、ワイヤボンダを使用して、半導体チップ３の表面側に設けられた各パッド電極１１と配線基板２に設けられたそれぞれのボンディングリード５とを、ボンディングワイヤ１２を経由して電気的に接続する。ボンディングワイヤ１２と半導体チップ３の角部との接触を避けるために、ボンディングワイヤ１２がループ形状を形成するようにしてボンディングワイヤ１２を形成する。
【００４２】
次に、図２（ｃ）に示されるように、例えば、トランスファーモールド法又は圧縮成形法を採用する樹脂成形装置を使用して、配線基板２上に封止樹脂１４を成形する。ここまでの工程によって、半導体チップ３、配線４、ボンディングワイヤ１２、ソルダレジスト９、はんだボール１３などを含む配線基板２の上面が、封止樹脂１４によって覆われる。
【００４３】
次に、図２（ｄ）に示されるように、配線基板２の下面にソルダレジスト１６を形成する。フォトリソグラフィ法によって、ランド７の領域に形成されたソルダレジスト１６を除去する。次に、はんだバンプ用のフォトレジスト膜をパターニングしてランド７の領域を開口する。次に、はんだボールマウンタを使用して各ランド７の上に一括してはんだボール１７を搭載する。次に、リフロー処理を行い、はんだボール１７を溶融してランド７に接合させる。なお、図２（ｄ）に示した配線基板２の下面にはんだボール１７を形成する工程を、図２（ａ）に示した配線基板２の上面にはんだボール１３を形成した工程の後に行ってもよい。
【００４４】
次に、図２（ｅ）に示されるように、半導体装置１において、はんだボール１３の少なくとも上部を封止樹脂１４から露出させるようにして、封止樹脂１４に連続溝（開口）１５を形成する。平面視して複数のはんだボール１３の上に重なるようにして半導体装置１の周囲に連続溝１５を形成する（図１（ａ）参照）。例えば、レーザ光、回転刃、研削砥粒、イオンビームなどの物理的加工を使用して、封止樹脂１４に連続溝１５を形成する。エッチングなどの化学的加工を使用して、封止樹脂１４に連続溝１５を形成してもよい。ここまでの工程によって、ＰｏＰ型の半導体装置を構成する下側の半導体装置である半導体装置１が完成する。
【００４５】
本実施例によれば、ＰｏＰ型の半導体装置を構成する下側の半導体装置１において、はんだボール１３の上部を露出させるように封止樹脂１４の上部に連続溝（開口）１５を形成する。連続溝１５は、半導体装置１に成形された封止樹脂１４の厚さのうち半分程度の厚さの封止樹脂１４を除去することによって形成される。これにより、開口を浅く形成できる。したがって、連続溝１５を形成する工数を短縮できる。よって、ＰｏＰ型の半導体装置を構成する下側の半導体装置である半導体装置１を生産する際の生産性を向上させることができる。
【００４６】
加えて、はんだボール１３上に４本の連続溝１５を連続して形成するので、開口を形成する工数を短縮できる。したがって、ＰｏＰ型の半導体装置を構成する下側の半導体装置である半導体装置１を生産する際の生産性を向上させることができる。
【００４７】
次の変形例を採用してもよい。第１の変形例は、はんだボール１３上に連続溝１５を形成することに代えて、レーザ光、研削砥粒、イオンビーム、エッチングなどを使用して各はんだボール１３上の封止樹脂１４にそれぞれ個別の開口を形成することである。これらの個別の開口として、図１（ａ）における左下の部分に破線によって３個の開口Ｈが便宜的に示される。エッチングを使用して封止樹脂１４に複数の個別の開口を一括して形成する場合には、開口を形成する工数を短縮できる。
【００４８】
第２の変形例は、図１（ｂ）に示された状態（はんだボール１７を形成する前の状態でもよい）から、封止樹脂１４の上面を研磨（研削を含む。以下同じ。）することである。図１（ｂ）において、研磨後の封止樹脂１４の上面が破線によって示される。研磨するために、研磨砥粒、研磨ホイールなどが使用される。研磨は、ループ形状を有するボンディングワイヤ１２が露出しないように、研磨される厚みを制御又は測定しながら行われることが好ましい。封止樹脂１４の上面を研磨することにより、第１に、開口する工数を短縮できる。第２に、ＰｏＰ型の半導体装置（図５（ｃ）参照）の厚みを低減できる。下側の半導体装置が有する封止樹脂１４の上面を研磨してもよいことについては、他の実施例においても同様である。
【実施例２】
【００４９】
本発明に係る半導体装置の実施例２について、図３〜図５を参照して説明する。以下、実施例２及び実施例３において、実施例１と同じ材料を用いるもの、又は、実施例１と同じ機能を有するものには実施例１と同じ符号を付与して、説明を適宜省略する。実施例１と異なる構成と機能とを有するものには別の符号を付与する。
【００５０】
図３に示されるように、半導体装置１８は、ＰｏＰ型の半導体装置を構成する上側の半導体装置である。半導体装置１８は、配線基板１９と、その配線基板１９の上に搭載された半導体チップ２０とを備える。半導体チップ２０としては、ＤＲＡＭ（Dynamic Random Access Memory ）、フラッシュメモリ、ロジックデバイス、アナログデバイス、ＭＥＭＳ（Micro Electro Mechanical Systems ）、センサなどを搭載したチップ、これらのチップを鉛直方向に積み重ねたもの、又は、水平方向に並べたものなどが使用される。半導体チップ２０は、表面側が上を向くように配線基板１９に搭載される。
【００５１】
図３（ｂ）に示されるように、配線基板１９の上面には複数の配線４が設けられる。複数の配線４の一端（内側）には、半導体チップ２０に接続されるボンディングリード５が設けられる。複数の配線４の他端（外側）は、配線基板１９の内部に設けられたビア配線８及び内部配線（図示なし）を経由して、配線基板１９の下面に設けられたランド２１に接続される。上側の半導体装置１８に設けられたランド２１は、下側の半導体装置１（図１参照）に接続される接続電極である。配線基板１９の下面において、各ランド２１は、下側の半導体装置１の配線基板２の上に設けられた各ランド６に対応する位置にそれぞれ設けられる。
【００５２】
配線基板１９の上面におけるボンディングリード５の表面以外の領域において、ソルダレジスト９が設けられる。半導体チップ２０は、配線基板１９の中央部に形成されたソルダレジスト９上に接着剤１０によって装着される。半導体チップ２０の表面側には複数の電極パッド１１が半導体チップ２０の周囲に設けられる。複数の電極パッド１１はボンディングワイヤ１２を経由してボンディングリード５にそれぞれ電気的に接続される。
【００５３】
配線基板１９の上面には半導体チップ２０、複数の配線４、ボンディングワイヤ１２、ソルダレジスト９を覆うように封止樹脂１４が設けられる。
【００５４】
配線基板１９の下面における各ランド２１の表面以外の領域において、ソルダレジスト１６が設けられる。はんだボール２２が、フラックスの層を挟んで各ランド２１の上にそれぞれ設けられる。はんだボール２２は、下側の半導体装置１（図１参照）に接続される接続端子に相当する。実施例２においては、はんだボール２２の大きさが、下側の半導体装置１を構成する封止樹脂の高さのほぼ半分の高さになるように設定される。このことにより、下側の半導体装置１に設けられたはんだボール１３の大きさと、上側の半導体装置１８に設けられたはんだボール２２の大きさとは、ほぼ同じ大きさになる。
【００５５】
図４を参照して、ＰｏＰ型の半導体装置において、上側の半導体装置である半導体装置１８を製造する工程を説明する。まず、図４（ａ）に示されるように、上側の半導体装置１８に対応する配線基板１９を予め準備する。配線基板１９の上面には、ボンディングリード５を有する、Ｃｕからなる配線４が形成されている。配線４は、配線基板１９の内部に形成されたビア配線８と内部配線（図示なし）とを経由して、配線基板１９の下面のランド２１に接続されている。配線４、ボンディングリード５、ランド２１の表面にはメッキ処理によって鉛フリーのメッキ層（図示なし）が形成されている。
【００５６】
次に、配線基板１９の表面にソルダレジスト９を形成する。フォトリソグラフィ法によって、ボンディングリード５の領域に形成されたソルダレジスト９を除去する。ここまでの工程によって、ボンディングリード５に開口部が形成され、ボンディングリード５の表面層（メッキ層）が露出する。
【００５７】
次に、図４（ｂ）に示されるように、ダイボンダを使用して、半導体チップ２０の表面側が上を向くようにして、配線基板１９の中央部に半導体チップ２０搭載する。次に、ワイヤボンダを使用して、半導体チップ２０の表面側に設けられたパッド電極１１と配線基板１９に設けられたボンディングリード５とを、ボンディングワイヤ１２を使用して接続する。ボンディングワイヤ１２がループ形状を形成するようにしてボンディングワイヤ１２を形成する。
【００５８】
次に、図４（ｃ）に示されるように、トランスファーモールド法又は圧縮成形法を採用する樹脂成形装置を使用して、配線基板１９上に封止樹脂１４を成形する。ここまでの工程によって、半導体チップ２０、配線４、ボンディングワイヤ１２、ソルダレジスト９などなどを含む配線基板１９の上面が、封止樹脂１４によって覆われる。
【００５９】
次に、図４（ｄ）に示されるように、配線基板１９の下面にソルダレジスト１６を形成する。フォトリソグラフィ法によって、ランド２１の領域に形成されたソルダレジスト１６を除去する。次に、はんだバンプ用のフォトレジスト膜をパターニングしてランド２１の領域を開口する。次に、はんだボールマウンタを使用して各ランド２１の上に一括してはんだボール２２を搭載する。次に、リフロー処理を行い、はんだボール２２を溶融してランド２１に接合させる。その後、はんだバンプ用のフォトレジスト膜を除去する。ここまでの工程によって、ＰｏＰ型の半導体装置を構成する上側の半導体装置である半導体装置１８が完成する。
【００６０】
図５を参照して、下側の半導体装置である半導体装置１と上側の半導体装置である半導体装置１８とを積層してＰｏＰ型の半導体装置を製造する工程について説明する。まず、図５（ａ）に示されるように、下側の半導体装置１の上方に上側の半導体装置１８を移動させ、位置合わせする。下側の半導体装置１の配線基板２の上面に設けられた接続端子である複数のはんだボール１３の位置に、上側の半導体装置１８の配線基板１９の下面に設けられた接続端子である複数のはんだボール２２を、それぞれ位置合わせする。
【００６１】
次に、図５（ｂ）に示されるように、上側の半導体装置１８を下降させて、下側の半導体装置１の上に上側の半導体装置１８を重ね合わせる。ここまでの工程によって、下側の半導体装置１に設けられた連続溝１５の中に上側の半導体装置１８に設けられた複数のはんだボール２２が挿入される。下側の半導体装置１に設けられたはんだボール１３と上側の半導体装置１８に設けられたはんだボール２２とは、下側の半導体装置１の封止樹脂１４の高さのほぼ半分の大きさを有する。したがって、下側の半導体装置１の連続溝１５内において、下側のはんだボール１３と上側のはんだボール２２とが接触する。
【００６２】
次に、図５（ｃ）に示されるように、重ね合わせされた下側の半導体装置１と上側の半導体装置１８とに対して、窒素雰囲気中でリフロー処理を行う。リフロー処理を行うことによって、下側のはんだボール１３と上側のはんだボール２２とが溶融して互いに接合する。このことによって、下側の半導体装置１のランド６と上側の半導体装置１８のランド２１とが、はんだボール１３及びはんだボール２２を間に挟んで接続される。下側の半導体装置１と上側の半導体装置１８とが、はんだボール１３及びはんだボール２２を間に挟んで積層される。ここまでの工程によって、ＰｏＰ型の半導体装置２３を製造することができる。
【００６３】
本実施例によれば、下側の半導体装置１に設けられたはんだボール１３と上側の半導体装置１８に設けられたはんだボール２２とを電気的に接続することによって、下側の半導体装置１と上側の半導体装置１８とを積層する。したがって、従来のように上側の半導体装置に設けられたはんだボールのみによって下側の半導体装置と上側の半導体装置とを積層する場合に比べて、上側のはんだボール２２の大きさと下側のはんだボール１３との大きさとの双方の直径を、半分程度にすることができる。具体的には、はんだボール１３の大きさとはんだボール２２の大きさとの双方を、下側の半導体装置１に設けられた封止樹脂１４の高さのほぼ半分の大きさにする。このことにより、隣接するはんだボール１３同士の中心間間隔と、隣接するはんだボール２２同士の中心間間隔との双方を、小さくすることができる。ＰｏＰ型の半導体装置２３において、はんだボール１３、２２の数が非常に多くなった場合においても、小径のはんだボール１３、２２を小さい中心間間隔で配置して使用できる。したがって、ＰｏＰ型の半導体装置２３を小型化できる。
【００６４】
本実施例によれば、開口連続溝１５を浅く形成できる。これにより、開口を形成する工数を短縮できる。したがって、ＰｏＰ型の半導体装置を構成する下側の半導体装置である半導体装置１を生産する際の生産性を向上させることができる。
【００６５】
本実施例によれば、はんだボール１３上に４本の連続溝１５を連続して形成するので、開口を形成する工数を短縮できる。したがって、ＰｏＰ型の半導体装置を構成する下側の半導体装置である半導体装置１を生産する際の生産性を向上させることができる。
【００６６】
本実施例によれば、下側の半導体装置１に設けられた連続溝１５の中に上側の半導体装置１８に設けられた複数のはんだボール２２を挿入する。このことにより、下側の半導体装置１に上側の半導体装置１８を重ね合わせする際の位置合わせを容易にすることができる。したがって、ＰｏＰ型の半導体装置２３を生産する際の生産性を向上させることができる。
【実施例３】
【００６７】
本発明に係る半導体装置の実施例３について、図６〜図８を参照して説明する。図６に示されるように、半導体装置２４はＰｏＰ型の半導体装置を構成する下側の半導体装置である。半導体装置２４は、配線基板２５と配線基板２５の上に搭載された半導体チップ２６とを備える。実施例３においては、半導体チップ２６の表面側（電極パッド１１が形成されている一方の面の側）が下を向くようにして配線基板２５に搭載される（フェイスダウン実装）。半導体チップ２６は、バンプ２７を使用して配線基板２５にフリップチップ実装される。
【００６８】
図６（ｂ）に示されるように、配線基板２５の上面には複数の配線４が設けられる。複数の配線４の一端（内側）は、バンプ２７を経由して半導体チップ２６の電極パッド１１に接続される基板電極２８を構成する。複数の配線４の他端（外側）は、上側の半導体装置（図７参照）に接続される接続電極に相当するランド６を構成する。実施例３においては、各ランド６が半導体チップ２６の周囲を取り囲むように２重に設けられる。図６においては、ランド６が半導体チップ２６の最外周に３２個、その内側に２４個、合計５６個のランド６が配線基板２５上に設けられている。これに限らず、半導体チップ２６の周囲を取り囲むランド６を３重以上に設けてもよい。
【００６９】
配線基板２５の下面には、外部の機器と電気的に接続される外部電極に相当するランド７が設けられる。配線基板２５の上面に設けられた複数の配線４は、配線基板２５の内部に設けられたビア配線８及び内部配線（図示なし）を経由して、それぞれのランド７に接続される。ランド７は、配線基板２５の下面においてグリッド状に設けられる。
【００７０】
配線基板２５の上面における基板電極２８及びランド６の表面以外の領域において、ソルダレジスト９が設けられる。各基板電極２８は、バンプ２７を経由して、半導体チップ２６に設けられたそれぞれの電極パッド１１に接続される。各ランド６の上には、はんだボール１３(突起状電極)がそれぞれ設けられる。はんだボール１３は、上側の半導体装置（図７参照）に接続されるための接続端子である。ランド６が半導体チップ２６の周囲を取り囲むように２重に設けられていることに対応して、はんだボール１３が半導体チップ２６の周囲を取り囲むように２重に設けられる。
【００７１】
配線基板２５の上面には、半導体チップ２６、複数の配線４、基板電極２８、ソルダレジスト９、はんだボール１３を覆うように、封止樹脂１４が設けられる。実施例３においては、バンプ２７を使用して、半導体チップ２６が配線基板２５にフリップチップ実装される。実施例１においてボンディングワイヤを使用することに比較して、本実施例においてはボンディングワイヤを使用しない。これにより、半導体チップ２６を樹脂封止する封止樹脂１４の高さを小さくすることができる。したがって、はんだボール１３の大きさを小さくすることができる。この場合も、はんだボール１３の大きさが、半導体装置２４を構成する封止樹脂１４の高さのほぼ半分の高さになるように設定される。
【００７２】
図６（ｂ）に示されるように、半導体チップ２６と基板電極２８とを接続するそれぞれのバンプ２７の間も封止樹脂１４によって充填される。これに限らず、半導体チップ２６と基板電極２８との間にアンダーフィル（封止材）を予め流し込んで各バンプ２７間を電気的に絶縁しておくことができる。
【００７３】
図６（ａ）に示されるように、下側の半導体装置である半導体装置２４と上側の半導体装置とを積層させるためには、はんだボール１３の上部を露出させる必要がある。はんだボール１３の上部を露出させるために、封止樹脂１４に連続溝１５ａ、１５ｂがそれぞれ設けられる。それぞれの連続溝１５ａ、１５ｂは、平面視してはんだボール１３の上に重なるように、半導体チップ２６の周囲に２重に設けられる。
【００７４】
配線基板２５の下面における各ランド７の表面以外の領域において、ソルダレジスト１６が設けられる。各ランド７には、外部の機器と電気的に接続されるＰｏＰ型半導体装置の外部端子に相当するはんだボール１７がそれぞれ設けられる。
【００７５】
図７に示されるように、半導体装置２９は、ＰｏＰ型の半導体装置を構成する上側の半導体装置である。半導体装置２９は、配線基板３０と、その配線基板３０の上に搭載された半導体チップ３１とを備える。半導体チップ３１としては、ＤＲＡＭ、フラッシュメモリ、ロジックデバイス、アナログデバイス、ＭＥＭＳ、センサなどを搭載したチップ、これらのチップを鉛直方向に積み重ねたもの、又は、水平方向に並べたものなどが使用される。半導体チップ３１は表面側が下を向くようにして配線基板３０に搭載される。半導体チップ３１は、バンプ２７を経由して配線基板３０にフリップチップ実装される。
【００７６】
図７（ｂ）に示されるように、配線基板３０の上面には複数の配線４が設けられる。複数の配線４の一端（内側）は基板電極２８を構成する。基板電極２８は、バンプ２７を経由して半導体チップ３１の電極パッド１１に接続される。複数の配線４の他端（外側）は、配線基板３０の内部に設けられたビア配線８及び内部配線（図示なし）を経由して、配線基板３０の下面に設けられたランド２１にそれぞれ接続される。上側の半導体装置２９に設けられたランド２１は、下側の半導体装置２４（図６参照）に接続される接続電極である。各ランド２１は、半導体チップ３１の周囲を取り囲むようにして２重に設けられる。配線基板３０の下面において、各ランド２１は、下側の半導体装置２４の配線基板２５の上に設けられた各ランド６に対応する位置にそれぞれ設けられる。
【００７７】
配線基板３０の下面における各ランド２１の表面以外の領域において、ソルダレジスト１６が設けられる。各ランド２１には、下側の半導体装置２４（図６参照）に接続される接続端子に相当するはんだボール２２がそれぞれ設けられる。実施例３においては、はんだボール２２の大きさが、下側の半導体装置２４を構成する封止樹脂の高さのほぼ半分の高さになるように設定される。したがって、下側の半導体装置２４に設けられたはんだボール１３の大きさと、上側の半導体装置２９に設けられたはんだボール２２の大きさとはほぼ同じ大きさになる。
【００７８】
配線基板３０の上面には半導体チップ３１、複数の配線４、基板電極２８、ソルダレジスト９を覆うように封止樹脂１４が設けられる。
【００７９】
図８を参照して、下側の半導体装置である半導体装置２４と上側の半導体装置である半導体装置２９とを積層してＰｏＰ型の半導体装置を製造する工程について説明する。まず、図８（ａ）に示されるように、下側の半導体装置２５の上方に上側の半導体装置２９を移動させ、位置合わせする。下側の半導体装置２４の最外周に設けられた複数のはんだボール１３の位置に、上側の半導体装置２９の最外周に設けられた複数のはんだボール２２を、それぞれ位置合わせする。同様に、下側の半導体装置２４の最外周の内側に設けられた複数のはんだボール１３の位置に、上側の半導体装置２９の最外周の内側に設けられた複数のはんだボール２２を、それぞれ位置合わせする。
【００８０】
次に、図８（ｂ）に示されるように、上側の半導体装置１８を下降させて、下側の半導体装置２５の上に上側の半導体装置２９を重ね合わせる。ここまでの工程によって、下側の半導体装置２４に設けられた連続溝１５ａ、１５ｂの中に上側の半導体装置２９に設けられた複数のはんだボール２２がそれぞれ挿入される。下側の半導体装置２４に設けられたはんだボール１３と上側の半導体装置２９に設けられたはんだボール２２とは、下側の半導体装置２４の封止樹脂１４の高さのほぼ半分の大きさを有する。したがって、下側の半導体装置２４の連続溝１５ａ、１５ｂ内において、下側のはんだボール１３と上側のはんだボール２２とが接触する。
【００８１】
次に、重ね合わせされた下側の半導体装置２４と上側の半導体装置２９とに対して、窒素雰囲気中でリフロー処理を行う。リフロー処理を行うことによって、下側のはんだボール１３と上側のはんだボール２２とが溶融して互いに接合する。このことによって、下側の半導体装置２４のランド６と上側の半導体装置２９のランド２１とが、はんだボール１３及びはんだボール２２を間に挟んで接続される。下側の半導体装置２４と上側の半導体装置２９とが、はんだボール１３及びはんだボール２２を間に挟んで積層される。ここまでの工程によって、ＰｏＰ型の半導体装置３２を製造することができる。
【００８２】
本実施例によれば、半導体装置２４、２９において、半導体チップ２６、３１はバンプ２７を使用して配線基板２５、３０にそれぞれフリップチップ実装される。このことによって、ボンディングワイヤを使用する場合に比べて、ボンディングワイヤの短絡を防止するためのループ形状を形成する必要がない。したがって、封止樹脂１４の高さを小さくすることができるので、はんだボール１３及びはんだボール２２の大きさを小さくすることができる。このことにより、隣接するはんだボール１３同士の中心間間隔と、隣接するはんだボール２２同士の中心間間隔との双方を、小さくすることができる。ＰｏＰ型の半導体装置２３において、はんだボール１３、２２の数が非常に多くなった場合においても、小径のはんだボール１３、２２を小さい中心間間隔で配置して使用できる。したがって、ＰｏＰ型の半導体装置２３を小型化できる。
【００８３】
次の変形例を採用してもよい。第１の変形例は、図６（ｂ）に示された状態から封止樹脂１４の上面を研磨することに加えて、半導体チップ２６の上面を研磨することである。この場合には、半導体チップ２６の機能を妨げない程度の厚みまで半導体チップ２６を研磨できる。図６（ｂ）においては、研磨後の半導体装置２４の上面が破線によって示される。したがって、ＰｏＰ型の半導体装置２４の厚みをいっそう低減することができる。加えて、封止樹脂１４に連続溝１５ａ、１５ｂをそれぞれ形成する工数を低減することができる。
【００８４】
第２の変形例は、封止樹脂１４に連続溝１５ａ、１５ｂをそれぞれ形成する工程に代えて、はんだボール１３の上部を露出させるまで封止樹脂１４の上面と半導体チップ２６の上面とを順次研磨してもよい。この場合には、封止樹脂１４の上面と半導体チップ２６の上面とを順次研磨する工程が、はんだボール１３の上部を露出させることを目的として封止樹脂１４において開口を形成する工程に相当する。
【００８５】
ここまで説明した各実施例によれば、下側の半導体装置に設けられた連続溝の中に上側の半導体装置に設けられた複数のはんだボール２２を挿入した後にリフロー処理を行う。これにより、下側のはんだボール１３と上側のはんだボール２２とを電気的に接続する。ここまでの工程によって、ＰｏＰ型の半導体装置３２を製造することができる。
【００８６】
次の変形例を採用してもよい。まず、下側の半導体装置と上側の半導体装置とを積層する直前に、下側の半導体装置に設けられた連続溝の中に所定量の樹脂材料を供給する。樹脂材料として、顆粒状、粉状、ペースト状、ゼリー状のなどの固形状樹脂又は半固形状樹脂を使用する。樹脂材料として液状樹脂（常温で液状の樹脂）を使用してもよい。固形状樹脂又は半固形状樹脂の場合には、リフロー処理を行う工程で樹脂材料が溶融して流動性樹脂が形成された状態において、流動性樹脂が流動しやすいことが好ましい。液状樹脂の場合には、リフロー処理を行う温度において流動しやすいことが好ましい。樹脂材料として熱硬化性樹脂と熱可塑性樹脂とのいずれを使用してもよい。
【００８７】
次に、下側の半導体装置に設けられた連続溝の中に、上側の半導体装置に設けられた複数のはんだボール２２を挿入する。はんだボール２２を連続溝に挿入することによって、樹脂材料がはんだボール２２の周囲に押し出される。この状態において、リフロー処理を行う。
【００８８】
リフロー処理工程において、下側のはんだボール１３と上側のはんだボール２２とが溶融して接合され、樹脂材料が溶融して流動性樹脂が生成される。このことにより、はんだボール１３とはんだボールとの周囲の空間を流動性樹脂によって充填する。はんだボール１３、２２の周囲の空間において流動性樹脂が硬化する。このことにより、下側のはんだボール１３と上側のはんだボール２２との周囲の空間を、硬化樹脂によって充填する。したがって、はんだボール１３とはんだボール２２とを周囲から絶縁することができる。これにより、第１に、ＰｏＰ型の半導体装置の外部から下側のはんだボール１３と上側のはんだボール２２との周辺に水分などが侵入することが抑制される。第２に、ＰｏＰ型の半導体装置の機械的な強度が向上する。したがって、ＰｏＰ型の半導体装置の信頼性を向上させることができる。
【００８９】
以下の別の変形例を採用してもよい。下側の半導体装置と上側の半導体装置とを積層した後に、下側の半導体装置に設けられた連続溝の中に所定量の樹脂材料を供給する。この場合には、溝１５（図１（ａ）参照）及び溝１５ａ（図６（ａ）参照）を形成する工程において、封止樹脂１４の各外周面に到達する溝１５及び溝１５ａを形成する。このことにより、封止樹脂１４の側面（外周面）に開口部を形成する。下側のはんだボール１３と上側のはんだボール２２とが接合された状態において（図５（ｂ）参照）、封止樹脂１４の外側から開口部を経由して連続溝の中に樹脂材料を注入する。例えば、ディスペンサを使用して連続溝の中に液状樹脂を注入する。この場合には、液状樹脂を注入する開口部とは反対側の開口部から溝１５及び溝１５ａの内部を吸引することが好ましい。これにより、溝１５及び溝１５ａの内部に液状樹脂を短時間に充填できる。連続溝の中に樹脂材料を供給しない場合に比較して、溝の幅を広くして溝１５及び溝１５ａを形成することが好ましい。
【００９０】
なお、ＰｏＰ型の半導体装置に関して半導体装置を出荷する形態には、２つの形態がある。第１の形態は、下側の半導体装置と上側の半導体装置とを積層した積層型半導体装置（最終製品として機能する半導体装置）として出荷する形態である。第２の形態は、下側の半導体装置のみを半製品として出荷する形態である。この半製品は、下側の半導体装置であって、その半製品自体が機能することができる。加えて、この半製品が他の半導体装置（上側の半導体装置）と組み合わされることによって最終製品が完成する。この場合には、下側の半導体装置を購入した者が、用途に応じて上側の半導体装置を自ら積層して積層型半導体装置として使用する。本発明は、どちらの形態に対しても適用される。
【００９１】
図１には、半導体チップ３を取り囲むはんだボール１３の群が１群だけ示される。図１に示されたはんだボール１３の群の平面形状は長方形である。図６には、半導体チップ２６を取り囲むはんだボール１３の群が２群だけ示される。半導体チップ２６を取り囲むはんだボール１３の群の数は３以上でもよい。半導体チップ２６を取り囲むはんだボール１３の群の数が複数である場合には、はんだボール１３の各群が、それぞれ平面視して半導体チップ２６に遠い側から近い側に向かって順次形成される。
【００９２】
図６に示されている内側のはんだボール１３の群の平面形状と外側のはんだボール１３の群の平面形状は、相似する同心の長方形である。半導体チップ２６を取り囲むはんだボール１３の群の平面形状は、長方形（正方形を含む）以外でもよく、長円（真円を含む）でもよく、線分と曲線との組合せでもよい。
【００９３】
半導体チップ２６を取り囲むはんだボール１３の群の平面形状は、閉じた線分状及び閉じた曲線状に限定されない。その平面形状は、例えば、ラテン文字の「Ｌ」の形状でもよく、ギリシャ文字の「Π」の形状でもよい。ラテン文字の「Ｌ」の形状を有するはんだボール１３の群、又は、ギリシャ文字の「Π」の形状を有するはんだボール１３の群が、２群以上であってもよい。
【００９４】
半導体チップ２６を取り囲むはんだボール１３の平面形状は、連続する曲線からなる渦巻き状でもよく、渦巻きに類似する折れ線状（複数の線分がつながった形状）でもよい。これらの場合には、半導体チップ２６を取り囲む１周分のはんだボール１３が、１群のはんだボール１３の群に相当する。それらのはんだボール１３の各群が、それぞれ平面視して半導体チップ２６に遠い側から近い側に向かって順次形成される。
【００９５】
本発明は、上述した各実施例に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で、必要に応じて、任意にかつ適宜に組み合わせ、変更し、又は選択して採用できるものである。
【符号の説明】
【００９６】
１、２４    半導体装置（半導体装置、第１の半導体装置）
２、２５    配線基板
３、２６    半導体チップ（チップ）
４    配線
５    ボンディングリード（基板電極）
６    ランド（外部電極）
７    ランド
８    ビア配線
９    ソルダレジスト
１０  接着剤
１１  電極パッド（チップ電極）
１２  ボンディングワイヤ（接続部材）
１３  はんだボール（第１の突起状電極）
１４  封止樹脂
１５、１５ａ、１５ｂ  連続溝（開口）
１６  ソルダレジスト
１７  はんだボール
１８、２９  半導体装置（第２の半導体装置）
１９、３０  配線基板
２０、３１  半導体チップ
２１  ランド
２２  はんだボール（第２の突起状電極）
２３  ＰｏＰ型の半導体装置
２７  バンプ（接続部材）
２８  基板電極
３２  ＰｏＰ型の半導体装置
【図１】
2017112325.tif 000003
【図２】
2017112325.tif 000004
【図３】
2017112325.tif 000005
【図４】
2017112325.tif 000006
【図５】
2017112325.tif 000007
【図６】
2017112325.tif 000008
【図７】
2017112325.tif 000009
【図８】
2017112325.tif 000010