(57)【要約】【課題】  ＦＤ領域のポテンシャル上昇時のリニアリティと、ＦＤ領域への電荷の転送効率を両立した焦点検出装置、焦点検出方法、プログラム、及び記憶媒体を提供することを提供すること。【解決手段】  複数のラインセンサ１０２−１〜１０２−８はそれぞれ、被写体からの光を受光して光電変換し電荷を生成するフォトダイオードＰＤと、前記電荷を転送するトランジスタＭＴＸとを有している。ラインセンサ１０２−１〜１０２−８の蓄積部の容量の大きさに応じて、ＣＰＵ１００が設定する転送トランジスタの転送チャネル領域のポテンシャル障壁の高さが異なる。【選択図】  図１
2017038175.tif 000002
【特許請求の範囲】
【請求項１】
被写体からの光を受光して光電変換し電荷を生成する光電変換部と、前記電荷を蓄積する蓄積部と、前記電荷を前記光電変換部から前記蓄積部へと転送する転送トランジスタとを有する画素部と、
前記転送トランジスタの転送チャネル領域のポテンシャル障壁の高さを設定するポテンシャル設定手段と、
前記光電変換部で電荷を生成しながら、電荷の蓄積期間中に前記転送トランジスタを介して生成された前記電荷を前記蓄積部に蓄積する場合において、
前記蓄積部の容量が小さい場合には、前記蓄積部の容量が大きい場合と比較して、前記ポテンシャル設定手段が前記ポテンシャル障壁の高さが高いことを特徴とする光電変換装置。
【請求項２】
前記蓄積部の容量を設定する容量設定手段を有し、
前記容量設定手段が前記蓄積部の容量を小さく設定した場合には、前記蓄積部の容量を大きく設定した場合と比較して、前記ポテンシャル設定手段が前記ポテンシャル障壁の高さを高く設定することを特徴とする請求項１に記載の光電変換装置。
【請求項３】
被写体の輝度を判定する輝度判定手段を有し、輝度判定手段が被写体の輝度が所定値より高いと判定した場合に前記容量設定手段が設定する蓄積部の容量は、輝度判定手段が被写体の輝度が所定値以下であると判定した場合に前記容量設定手段が設定する蓄積部の容量よりも大きいことを特徴とする請求項２に記載の光電変換装置。
【請求項４】
複数の前記画素部がライン状に配置されたラインセンサを備えていることを特徴とする請求項１乃至請求項３のいずれか１項に記載の光電変換装置。
【請求項５】
前記ポテンシャル設定手段は、１つの前記ラインセンサに含まれる画素部の前記転送チャネルのポテンシャル障壁の高さを同じ高さに設定することが可能であることを特徴とする請求項４に記載の光電変換装置。
【請求項６】
前記ポテンシャル設定手段は、複数の前記ラインセンサに含まれる前記画素部のポテンシャル障壁の高さを同じ高さに設定することが可能であることを特徴とする請求項４または請求項５に記載の光電変換装置。
【請求項７】
前記ポテンシャル設定手段の設定に応じた電圧を出力する出力手段を有し、
前記電荷が正孔であり、前記転送トランジスタがｐチャネルＭＯＳ電界効果トランジスタである場合において、前記転送チャネル領域のポテンシャル障壁が高い場合に前記出力手段が転送トランジスタのチャネル領域に印加する電圧は、前記ポテンシャル障壁が低い場合よりも小さいことを特徴とする請求項１乃至請求項６のいずれか１項に記載の光電変換装置。
【請求項８】
被写体からの光を受光して光電変換し電荷を生成する光電変換部と、前記電荷を蓄積する蓄積部と、前記電荷を前記光電変換部から前記蓄積部へと転送する転送トランジスタとをそれぞれ有する画素部をライン状に配置した光電変換装置の制御方法において、
前記転送トランジスタの駆動を行うためのトランジスタ制御ステップを有するとともに、
前記光電変換部で電荷を生成しながら、電荷の蓄積期間中に前記転送トランジスタを介して生成された前記電荷を前記蓄積部に蓄積する場合において、
前記蓄積部の容量が小さい場合には、前記蓄積部の容量が大きい場合と比較して、前記ポテンシャル設定手段が前記ポテンシャル障壁の高さが高いことを特徴とする光電変換装置の制御方法。
【請求項９】
請求項８記載の前記光電変換装置の制御方法における各ステップをコンピュータによって実行させるためのプログラム。
【請求項１０】
請求項９記載のプログラムをコンピュータで読み取ることができるように記憶する記憶媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、本発明は、光電変換装置及び光電変換装置の制御方法に関する。特に光電変換装置の電荷制御に関する。
【背景技術】
【０００２】
従来、光電変換装置として、電荷蓄積期間に画素部の光電変換素子（フォトダイオード、以下ＰＤとも記載する）で電荷を生成しながら、転送トランジスタを介して蓄積部に転送する焦点検出用センサなどが一般に知られている。
【０００３】
特許文献１の焦点検出用センサは、電荷蓄積期間に画素部のフォトダイオードＰＤで電荷を生成しながら、転送トランジスタを介して蓄積部に転送するラインセンサにおいて、画素部の感度（蓄積部の大きさ）を高感度（蓄積部が小さい）又は低感度（蓄積部が大きい）に設定することができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１４−２３５３７４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１の電荷転送方法では、電荷蓄積期間中に、転送トランジスタをオンすることになる。そのため、フォトダイオードＰＤから転送されてくる電荷は、転送トランジスタを介して蓄積部が有するＦＤ（フローティングディフュージョン）領域に蓄積されていく。
【０００６】
図１４及び図１５は本発明が解決しようとする課題を説明する図である。図１４（ａ）では画素部が高感度である（ＦＤ領域の容量が小さい）。画素部の転送トランジスタの転送チャネル領域のポテンシャル障壁の高さ（図中のＭＴＸの高さ）がＦＤ領域の電位（電荷が蓄積されることによるＦＤ領域の電位）よりも低い。このとき、蓄積したい電荷の量に対して転送トランジスタの転送チャネル領域のポテンシャル障壁の高さが低すぎると、見かけのＦＤ領域の容量が大きくなることにより、図１４（ｂ）のように、蓄積された電荷によるＦＤ領域の電位の上昇の仕方が一定でなくなる。つまり、ＦＤ領域の電位の時間変化のリニアリティを保つことができなくなる。
【０００７】
ここで、ＦＤ領域の電位の時間変化のリニアリティが保たれないと、画素部によっては、本来ＦＤ領域において蓄積されるはずの量の電荷を、同じ蓄積時間をかけても蓄積できないものが出てくる。ある画素部では予定通りの量の電荷を得ることができるのに対し、ある画素部では予定通りの量の電荷を得られないとなると、たとえば相関演算に用いるための本来の像信号を得ることができない。この場合、すべての画素部で予定通りの量の電荷を得られた場合と比較して、焦点検出の精度が低下してしまう。このことから、ＦＤ領域の電位の時間変化のリニアリティは保たれていることが好ましい。
【０００８】
一方、図１５（ａ）では画素部が低感度である（ＦＤ領域の容量が大きい）。また、画素部の転送トランジスタの転送チャネル領域のポテンシャル障壁の高さ（図中のＭＴＸの高さ）がＦＤ領域の電位（電荷が蓄積されることによるＦＤ領域の電位）よりも高い。このとき、フォトダイオードＰＤと転送トランジスタの転送チャネル領域のポテンシャル障壁との高さの差が小さすぎると、ＦＤ領域への電荷の転送効率が低下する。ここでいう転送効率の低下とは、フォトダイオードＰＤにおいて光電変換された電荷が、フォトダイオードＰＤに一部残留してしまうことを意味する。また、転送効率が低下すると、本来転送できたはずの電荷の一部がフォトダイオードに残留することにより、単位時間あたりに転送できる電荷の数も少なくなる。すなわち転送効率が低下すると電荷をＦＤ領域へと転送スピードも低下する。図１５（ａ）のように画素部が低感度である（ＦＤ領域が大きい）場合に転送効率が低下すると、ＦＤ領域の電位が上昇するのに時間がかかってしまう。
【０００９】
そこで、本発明の目的は、光電変換部で電荷を生成しながら、電荷蓄積期間中に転送トランジスタを介して生成された電荷を蓄積部に蓄積する場合において、リニアリティを保ちつつ、必要な転送効率を確保した光電変換装置を提供することである。また、光電変換装置の制御方法、プログラム及び記憶媒体を提供することである。
【課題を解決するための手段】
【００１０】
本発明は、被写体からの光を受光して光電変換し電荷を生成する光電変換部と、前記電荷を蓄積する蓄積部と、前記電荷を前記光電変換部から前記蓄積部へと転送する転送トランジスタとを有する画素部と、前記転送トランジスタの転送チャネル領域のポテンシャル障壁の高さを設定するポテンシャル設定手段と、前記蓄積部の容量を設定する容量設定手段と、を有し、前記光電変換部で電荷を生成しながら、電荷の蓄積期間中に前記転送トランジスタを介して生成された前記電荷を前記蓄積部に蓄積する場合において、前記容量設定手段が前記蓄積部の容量を小さく設定した場合には、前記蓄積部の容量を大きく設定した場合と比較して、前記ポテンシャル設定手段が前記ポテンシャル障壁の高さを高く設定するよう構成したことを特徴とする。
【発明の効果】
【００１１】
本発明によれば、電変換部で電荷を生成しながら、電荷蓄積期間中に転送トランジスタを介して生成された電荷を蓄積部に蓄積する場合において、リニアリティを保ちつつ、必要な転送効率を確保することができる。
【図面の簡単な説明】
【００１２】
【図１】第１の実施形態にかかる焦点検出用センサを示すブロック図。
【図２】カメラ本体の構成を示すブロック図。
【図３】カメラの光学系にかかる構成を示す図。
【図４】図３に示す光学系のうち、焦点検出光学系の構成を示す図。
【図５】ラインセンサの配置とファインダ上のＡＦ枠との関係を示す図。
【図６】第１の実施形態にかかる焦点検出用センサの回路図。
【図７】高感度画素の画素部のポテンシャルと発生電荷の模式図。
【図８】低感度画素の画素部のポテンシャルと発生電荷の模式図。
【図９】蓄積時間とＰｅａｋ信号レベル及び蓄積停止判定を示す図。
【図１０】第１の実施形態にかかる焦点検出動作のフローチャート。
【図１１】第２の実施形態にかかる焦点検出用センサを示すブロック図。
【図１２】第２の実施形態にかかる焦点検出用センサの回路図。
【図１３】第２の実施形態にかかる焦点検出動作のフローチャート。
【図１４】本発明が解決しようとする課題を説明する図（トランジスタＭＴＸの転送チャネル領域のポテンシャル障壁を低く設定した場合の画素部のポテンシャルとＦＤ領域の電位の蓄積時間に応じた変化を示す図）。
【図１５】本発明が解決しようとする課題を説明する図（トランジスタＭＴＸの転送チャネル領域のポテンシャル障壁を高く設定した場合の画素部のポテンシャルとＦＤ領域の電位の蓄積時間に応じた変化を示す図）。
【発明を実施するための形態】
【００１３】
［第１の実施形態］
以下、添付図面を参照して本発明を実施するための形態を説明する。第１の実施形態は、本発明をカメラの焦点検出用センサに適用したものである。なお、本実施形態において、トランジスタＭＴＸはＰＭＯＳであり、電荷は正孔であるとして説明する。
【００１４】
［カメラの構成］
図２は、本発明の第１の実施形態にかかる焦点検出用センサを備えたカメラ本体の構成を示すブロック図である。
【００１５】
ＣＰＵ１００はカメラ用マイクロコンピュータである。ＣＰＵ１００には、カメラの各種操作用のスイッチ群２１４を検知するための信号入力回路２０４、ＣＭＯＳセンサやＣＣＤ等により構成される撮像センサ（撮像素子）２０６、ＡＥセンサ２０７が接続されている。また、シャッタマグネット２１８ａ、２１８ｂを制御するためのシャッタ制御回路２０８、焦点検出用センサ１０１も接続されている。また、後述する図３に示す撮影レンズ３００とはレンズ通信回路２０５を介して信号２１５の伝送がなされる。ＣＰＵ１００がレンズ通信回路２０５に伝送した信号２１５に応じて、レンズＣＰＵ（不図示）が焦点位置や絞りの制御を行う。
【００１６】
カメラの動作は、スイッチ群２１４を撮影者が操作することで決定される。スイッチ群２１４には、レリーズボタンや、焦点検出領域を選択するためのダイヤルなどが含まれる。
【００１７】
焦点検出用センサ１０１はラインセンサを備えている。ラインセンサは複数の画素部を有する。ＣＰＵ１００により焦点検出用センサ１０１を制御することで、ラインセンサから互いに視差を有する対の像信号を得ることができる。ＣＰＵ１００は、得られた対の像信号の位相差から焦点状態を検出し（焦点検出動作）、撮影レンズ３００の焦点位置を制御する（焦点調節動作）。
【００１８】
また、ＣＰＵ１００はＡＥセンサ２０７を制御することで被写体の輝度を検出し、撮影レンズ３００の絞り値やシャッタスピードを決定する。そして、ＣＰＵ１００はレンズ通信回路２０５を介して撮影レンズ３００の絞り値を制御し、シャッタ制御回路２０８を介してシャッタマグネット２１８ａ、２１８ｂの通電時間を調節することでシャッタスピードを制御する。さらに、ＣＰＵ１００が撮像センサ２０６を制御することで撮影動作を行う。
【００１９】
ＣＰＵ１００内には、タイマー及びカメラ動作を制御するためのプログラムを格納したＲＯＭ、変数を記憶するためのＲＡＭ、種々のパラメータを記憶するためのＥＥＰＲＯＭなどの記憶回路２０９が内蔵されている。ＥＥＰＲＯＭは、電気的に消去、書き込みを行うことができるメモリである。
【００２０】
［カメラの光学系］
次に、図３を参照して、カメラの光学系の構成について説明する。撮影レンズ３００を介して入射した被写体からの光束の大部分はクイックリターンミラー３０５で上方に反射され、ファインダスクリーン３０３上に被写体像として結像される。撮影者はこの像をペンタプリズム３０１、接眼レンズ３０２を介して観察することができる。
【００２１】
また、ペンタプリズム３０１に入射した光束の一部は、光学フィルタ３１２と結像レンズ３１３を介してＡＥセンサ２０７上に結像される。この像を光電変換して得られる像信号を処理することで、ＡＥセンサ２０７は被写体輝度を測定することができる。
【００２２】
また、被写体からの光束の一部はクイックリターンミラー３０５を透過し、後方のサブミラー３０６で下方へ曲げられて、視野マスク３０７、フィールドレンズ３１１、絞り３０８、二次結像レンズ３０９を経て焦点検出用センサ１０１上に結像される。この像を光電変換して得られる像信号を処理することで、ＣＰＵ１００は撮影レンズ３００の焦点状態を検出することができる。また、撮影に際しては、クイックリターンミラー３０５及びサブミラー３０６が跳ね上がって光路から退避することで、入射した全光束は撮像センサ２０６上に結像され、被写体像の露光が行われる。
【００２３】
後述の焦点検出光学系は図３における、視野マスク３０７から二次結像レンズ３０９までの光学系及び焦点検出用センサ１０１を備える。焦点検出用センサ１０１は異なる複数の領域の焦点状態を検出することができる。
【００２４】
［焦点検出光学系］
焦点検出に関わる光学系の構成を図４に示す。撮影レンズ３００（図４では便宜上１枚のレンズにより表しているが、通常複数枚のレンズを備える）を通過した被写体からの光束は、図３を参照して説明したようにサブミラー３０６が反射する。サブミラー３０６が反射した光束は、撮像面と共役な面上にある視野マスク３０７の近傍に一旦結像する。図４では、サブミラー３０６で反射され折り返された光路を、展開して示している。視野マスク３０７は撮影画面内の焦点検出領域に対応する光束以外の余分な光束を遮光するための部材である。
【００２５】
なお、本実施形態における撮影画面とは、撮像センサ２０６が取得する画像に対応する、撮影の対象である被写体の領域を表示する画面である。
【００２６】
また、本実施形態における焦点検出領域は、焦点検出用センサ１０１が備えるラインセンサに対応する撮影画面内の領域である。すなわち、ラインセンサは撮影画面内の焦点検出領域に対応する光束を受光する。
【００２７】
フィールドレンズ３１１は、絞り３０８の開口部を撮影レンズ３００の射出瞳付近に結像する作用を有している。絞り３０８の後方には二次結像レンズ３０９が配置されている。二次結像レンズ３０９は一対２つのレンズを有し、２つのレンズは絞り３０８の２つの開口部にそれぞれ対応している。視野マスク３０７、フィールドレンズ３１１、絞り３０８、二次結像レンズ３０９を通過した各光束は、焦点検出用センサ１０１上のラインセンサに結像する。図４では、焦点検出用センサ１０１上にラインセンサが一対のみ示されているが、後述するように、焦点検出用センサ１０１上には複数対のラインセンサが配置されている。ただし、ラインセンサは一対であっても良い。
【００２８】
［ラインセンサと焦点検出領域］
次に、焦点検出用センサ１０１上のラインセンサと、撮影画面内の焦点検出領域との関係について、図５を参照しながら説明する。
【００２９】
図５（ａ）は、焦点検出用センサ１０１が備えるラインセンサの配置の一例を示す図である。ラインセンサ１０２−１〜１０２−８は、それぞれ一対２本のラインセンサから構成されている。本実施形態の焦点検出用センサはこのように一対２本のラインセンサを複数対備えているが、前述したように、一対のみでも良い。ラインセンサから得られた一対の像信号の位相差により、ＣＰＵ１００は焦点検出を行う。
【００３０】
なお、本実施形態における焦点検出は、焦点状態を検出することであり、言い換えると、ピントがどの程度あっているかを検出することである。
【００３１】
図５（ｂ）は、ファインダ画面内に表示されるＡＦ枠の配置と、焦点検出用センサ１０１上のラインセンサによるＡＦ視野を示す図である。本実施形態においては、計３個のＡＦ枠を有しており、ＡＦ視野１〜８にラインセンサ１０２−１〜１０２−８がそれぞれ対応している。
【００３２】
なお、本実施形態のＡＦ枠は、焦点検出用センサ１０１のラインセンサによって焦点検出を行うことができる領域に対応するファインダ画面内の領域を示すための枠である。
【００３３】
また、本実施形態におけるＡＦ視野とは、実際にラインセンサが焦点検出を行うことができるファインダ画面内の領域である。
【００３４】
［焦点検出用センサ１０１の回路構成］
次に、焦点検出用センサ１０１の回路構成を、図１のブロック図を参照して説明する。制御部１０３はＣＰＵ１００と接続され、ＣＰＵ１００からの制御命令に基づき、焦点検出用センサ１０１の各ブロックを制御する。また、制御部１０３は蓄積時間情報などを記憶するための記憶回路１０９を有している。また、制御部１０３は各種制御のためのフラグ用レジスタ、設定用レジスタ、タイマーを複数有している（不図示）。さらに、制御部１０３は焦点検出用センサ１０１の蓄積停止情報、蓄積時間情報などをＣＰＵ１００へと送信する。
【００３５】
二次結像レンズ３０９により結像された被写体像は、ラインセンサ１０２−１〜１０２−８から構成されたラインセンサ群１０２で光電変換され、電荷が生成される。生成された電荷は、蓄積部で蓄積され、電圧として出力される。なお、本実施形態のおける蓄積部とは電荷を蓄積することができる領域であり、蓄積部はフローティングディフュージョンＦＤ（以下、ＦＤ領域）や積分容量ＣＦＤ等を備える。後述するように別途容量端子を付加する場合には、容量端子の容量も蓄積部の容量に含まれる。ラインセンサ選択回路１０４は、ラインセンサ群１０２の複数のラインセンサのうち１つのラインセンサを選択する。そして、選択されたラインセンサの画素信号を、ラインセンサの信号の蓄積状態をモニタするＰｅａｋ検出回路１０５及び信号を出力する出力回路１０８へと出力する機能を有する。
【００３６】
なお、焦点検出用センサ１０１は、電荷蓄積期間にトランジスタＭＴＸ（転送トランジスタ）をオンして、フォトダイオードＰＤで生成された電荷を蓄積部に転送し、蓄積部で電荷を蓄積する第１の蓄積モードを有している。また、電荷蓄積期間はトランジスタＭＴＸをオフし、電荷蓄積期間が終わると生成された電荷を蓄積部に転送して電荷を蓄積する第２の蓄積モードを有している。第２の蓄積モードでの電荷蓄積期間中は、Ｐｅａｋ検出回路１０５による後述のモニタ動作はできない。第１の蓄積モードと第２の蓄積モードの切り替えは、ＣＰＵ１００が焦点検出用センサ１０１に制御命令を送信して制御することで行う。
【００３７】
［ラインセンサ（高感度画素の回路部）］
以下、ラインセンサを構成している画素の回路部（センサ画素回路部）について説明する。センサ画素回路部の回路図を図６に示す。
【００３８】
まず、高感度画素のセンサ画素回路部（高感度画素回路部）について説明する。図６（ａ）はラインセンサ１０２−１、１０２−３、１０２−５及び１０２−７（第１のラインセンサ）の有する高感度画素回路部の回路図である。なお、本実施形態において高感度とは、同じ量の電荷を蓄積した場合に、ＦＤ領域の電位が低感度の場合と比較して上昇し易い（電荷が飽和し易い）という意味である。高感度画素において低感度画素よりもＦＤ領域の電位が上昇し易い理由は、後述の低感度画素と比較して蓄積部の容量も小さいためである。これにより、高感度画素の蓄積部は低感度画素の蓄積部よりも容量が小さい。ラインセンサは各画素ごとに、フォトダイオードＰＤ（光電変換素子）を有する。ラインセンサは各フォトダイオードＰＤに対して、センサ画素回路部、ノイズ記憶回路部及びノイズ除去回路部を１つずつ有する。転送トランジスタ制御部１１０−１は、各ラインセンサに対し一つずつ配置されている。転送トランジスタ制御部１１０−１は、レベルシフトインバータ１１１−１を有する。
【００３９】
センサ画素回路部（高感度画素回路部及び後述の低感度画素回路部）は前述のフォトダイオードＰＤ（光電変換素子）及び積分容量ＣＦＤの他に、メモリ容量ＣＳ、電流源１、電流源２、ＭＯＳトランジスタＭ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５、スイッチＳＷＲＥＳ及びＳＷＣＨで構成される。ＦＤ領域の容量は、ＭＯＳトランジスタ、スイッチ、配線等で生ずる容量である。積分容量ＣＦＤはＦＤ領域に追加された容量であり、本実施形態においては高感度画素と後述の低感度画素の両方が備えている。更に、別途容量素子である付加容量ＣＬ（蓄積部に含まれる）を付加してもよい。高感度画素回路部に付加容量ＣＬを付加する場合は、高感度画素回路部における蓄積部の容量の総和は、後述する低感度画素部の容量の総和よりも小さくなるようにする。
【００４０】
電圧ＶＲＥＳはリセット電圧である。出力ＶＯＵＴはラインセンサ選択回路１０４に接続されている。スイッチＳＷＲＥＳ、ＳＷＣＨ及びＳＷＰＨｎは、それぞれ信号ＰＲＥＳ、ＰＣＨ及びＰＰＨｎによってオン／オフ制御される。
【００４１】
また、フォトダイオードＰＤとＭＯＳトランジスタＭ１の間に、転送トランジスタであるトランジスタＭＴＸが配置されている。トランジスタＭＴＸは、信号ＰＴＸにより制御され、電荷転送動作を行う。トランジスタＭＴＸのゲート電極には、信号ＰＴＸを論理的に反転し、レベルシフトした信号が接続されている。信号ＰＴＸがローレベルの時、レベルシフトインバータ１１１−１からは電圧ＶＴＸＨが出力され、トランジスタＭＴＸはオフとなる。一方、信号ＰＴＸがハイレベルの時、レベルシフトインバータ１１１−１からは電圧ＶＴＸＬ１（第１の電圧）が出力され、トランジスタＭＴＸはオンとなる。
【００４２】
なお、本実施形態では、転送トランジスタ制御部１１０−１（トランジスタ制御手段）がラインセンサ毎に設けられていることから、転送トランジスタ制御部１１０−１はＣＰＵ１００からの指示に基づいて、電圧ＶＴＸＬを、ラインセンサ毎に設定することができる。すなわち、ラインセンサの有する複数の画素部の転送トランジスタＭＴＸの転送チャネル領域のポテンシャル障壁を同じポテンシャルにすることができる。なお、転送トランジスタ制御部１１０は電圧ＶＴＸＬを焦点検出用センサが有する複数のラインセンサについて同じ電圧に設定しても良い。すなわち、焦点検出用センサが有するすべてのラインセンサの画素部の転送トランジスタＭＴＸの転送チャネル領域のポテンシャル障壁を同じポテンシャルにすることができる。
【００４３】
［ラインセンサ（低感度画素の回路部）］
次に、低感度画素のセンサ画素回路部（低感度画素回路部）について説明する。図６（ｂ）はラインセンサ１０２−２、１０２−４、１０２−６及び１０２−８の（第２のラインセンサ）有する低感度画素回路部の回路図である。なお、本実施形態における低感度とは、ＦＤ領域の電位が高感度の場合と比較して上昇しにくいという意味である。低感度画素において高感度画素よりもＦＤ領域の電位が上昇しにくい理由は、後述の低感度画素と比較して蓄積部の容量が大きいからである。
【００４４】
なお、低感度画素回路部の大部分は前述の高感度画素回路部と同様の構成を有している。同様の構成については説明を省略し、ここでは差異に着目して説明する。
【００４５】
図６（ａ）の高感度画素回路部に対し、図（ｂ）の低感度画素回路部では付加容量ＣＬが付加されている。なお、前述の通り、低感度画素回路部に容量素子を付加しても良いが、高感度画素回路部における蓄積部の容量の総和は、後述する低感度画素部の容量の総和よりも小さくなるようにする。
【００４６】
転送トランジスタ制御部１１０−２では、信号ＰＴＸがハイレベルの時、レベルシフトインバータ１１１−２から電圧ＶＴＸＬ２（第２の電圧）が出力され、トランジスタＭＴＸはオンとなる。
【００４７】
［電圧ＶＴＸＬと、トランジスタＭＴＸの転送チャネル領域のポテンシャル障壁の高さとの関係］
前述のように、トランジスタＭＴＸがオンである場合には、レベルシフトインバータ１１１１−１及び１１１−２からは、それぞれＶＴＸＬ１（第１の電圧）又はＶＴＸＬ２（第２の電圧）が出力される。ＶＴＸＬ１はＶＴＸＬ２よりも小さい。
【００４８】
電圧ＶＴＸＬが電圧ＶＴＸＬ１のとき、トランジスタＭＴＸ（転送トランジスタ）の転送チャネル領域のポテンシャル障壁の高さは、ポテンシャルφ１（第１のポテンシャル）である。電圧ＶＴＸＬが電圧ＶＴＸＬ２のとき、トランジスタＭＴＸの転送チャネル領域のポテンシャル障壁の高さはポテンシャルφ２（第２のポテンシャル）である。ポテンシャルφ１及びポテンシャルφ２の高さは、φ１＞φ２の関係にある。
【００４９】
なお、ここではＶＴＸＬレベルの電位を変えることにより、トランジスタＭＴＸの転送チャネル領域のポテンシャル障壁の高さを変えているが、同じレベルの電位であるＶＴＸＬに対し、当該転送チャネル領域のポテンシャル障壁の高さが異なるように、半導体製造条件を変えてもよい。
【００５０】
［高感度画素の特徴（感度、ＳＮ、ポテンシャル）］
本実施形態において高感度画素を用いたほうが良い場合とは、例えば被写体の輝度が低い場合である。その理由を含め、高感度画素の特徴について説明する。
【００５１】
ここで、ラインセンサの感度（蓄積部の大きさ）とＳＮ（信号とノイズとの比）、ポテンシャルの関係について説明する。
【００５２】
図７（ａ）は、高感度画素において、蓄積中にトランジスタＭＴＸ（転送トランジスタ）をオンし、フォトダイオードＰＤ（光電変換素子）で生成した電荷をＦＤ領域へ転送し、ＦＤ領域で電荷を蓄積している状態である。図７（ａ）はフォトダイオードＰＤポテンシャル、トランジスタＭＴＸの転送チャネル領域のポテンシャル障壁及びＦＤ領域のポテンシャルの高さと電荷の関係を示す図である。
【００５３】
また、図７（ｂ）は、図７（ａ）において、フォトダイオードＰＤに一定の光を照射した場合に蓄積時間を変化させた際のＦＤ領域の電位の時間変化を示した図である。電荷が蓄積部で蓄積されるため、蓄積時間が長くなるとともにＦＤ領域の電位は上昇していく。
【００５４】
高感度画素では低感度画素に対して蓄積部が小さいため、同じ蓄積時間（蓄積電荷数）であってもＦＤ領域の電位を高くすることができる。すなわち画素部ゲインが高いため、画素部以降の回路で発生する回路ノイズの影響を小さくすることができる。
【００５５】
光ショットノイズは蓄積した電荷数Ｓに対し、√Ｓで表される。被写体が低輝度の場合のように電荷数Ｓが小さいときは、画素部以降の回路ノイズの影響が大きい。この場合は高感度画素をＡＦ演算に用いることが有効である。
【００５６】
このとき、トランジスタＭＴＸの転送チャネル領域のポテンシャル障壁の高さがＦＤ領域の電位よりも低いと、ＦＤ領域の電位の時間変化のリニアリティが低下する。図１４は本発明が解決しようとする課題を説明する図であり、ＦＤ領域の電位がトランジスタＭＴＸのポテンシャル障壁の高さを超えた場合を示す図である。図１４（ａ）のとき、ＦＤ領域の電位がトランジスタＭＴＸのポテンシャルを超え（画素飽和）、ＦＤ領域の電荷が転送トランジスタのゲート下領域に入り込み、見かけのＦＤ領域の容量が大きくなる。これにより、図１４（ｂ）に示すように、時刻Ｔ２以降のＦＤ領域の電位の時間変化のリニアリティが保たれなくなる場合がある。
【００５７】
前述の通り、ＦＤ領域の電位の時間変化のリニアリティが保たれないと、たとえば相関演算に用いるための本来の像信号を得ることができない。この場合、焦点検出の精度が低下してしまう。このことから、ＦＤ領域の電位の時間変化のリニアリティは保たれていることが好ましい。
【００５８】
高感度画素では蓄積部の容量が低感度画素と比較して小さいことから、同じ数の電荷に対してＦＤ領域の電位が低感度画素と比較して上昇し易い。このため、高感度画素では低感度画素よりもトランジスタＭＴＸの転送チャネル領域のポテンシャル障壁を高くする。
【００５９】
一方で、トンランジスタＭＴＸの転送チャネル領域のポテンシャル障壁が高すぎると、ＦＤ領域の電位の時間変化のリニアリティを保つことができない場合がある。図１５は本発明が解決しようとする課題を説明する図であり、トンランジスタＭＴＸの転送チャネル領域のポテンシャルが、リニアリティを保つことができない程度に高すぎる場合を示した図である。図１５（ａ）トンランジスタＭＴＸの転送チャネル領域のポテンシャル障壁が高すぎると、転送トランジスタの転送チャネル領域のチャネル抵抗によって図１５（ｂ）時刻Ｔ１以前でＦＤの電位の上昇しにくくなっているように、転送効率が低下してしまいリアリティが低下する。よって、トランジスタＭＴＸの転送チャネル領域のポテンシャルを高くするにあたっては、チャネル抵抗によりリニアリティが低下しない範囲内で高くする。
【００６０】
なお、高感度画素では低感度画素よりもトランジスタＭＴＸの転送チャネル領域のポテンシャルを高くすることにより、低感度画素と比べれば転送効率は低下する。しかし高感度画素では低感度画素と比較して同じ数の電荷に対してＦＤの電位が短時間で上昇することから、少し転送効率が低下したとしても、トータルで電荷の蓄積に要する時間としては許容できる。
【００６１】
［低感度画素の特徴（感度、ＳＮ、ポテンシャル）］
本実施形態において低感度画素を用いたほうが良い場合とは、例えば被写体の輝度が高い場合である。その理由を含め、高感度画素の特徴について説明する。
【００６２】
図８（ａ）は、高感度画素において、蓄積中にトランジスタＭＴＸ（転送トランジスタ）をオンし、フォトダイオードＰＤ（光電変換素子）で蓄積した電荷をＦＤ領域へ転送している状態である。図８（ａ）は、フォトダイオードＰＤのポテンシャル、トランジスタＭＴＸの転送チャネル領域のポテンシャル障壁、ＦＤ領域のポテンシャルと電荷の関係を示す図である。
【００６３】
図８（ｂ）は、図８（ａ）において、フォトダイオードＰＤに一定の光を照射した場合に蓄積時間を変化させた際のＦＤ領域の電位の変化を示した図である。ＦＤ領域に電荷が蓄積され、蓄積時間が長くなるとともにＦＤ領域の電位は上昇していく。
【００６４】
低感度画素では高感度画素と比較して蓄積部の容量が大きいため、同じ量の電荷を蓄積した場合であってもよりＦＤ領域のポテンシャルがより低い。従って、ＦＤ領域のポテンシャルがＰＤ領域のポテンシャルに達する画素飽和が起こりにくく、多くの電荷を蓄積することができる。
【００６５】
被写体の輝度が高い場合は、光ショットノイズが支配的である。光ショットノイズが支配的な領域では、ＳＮ比はＳ／√Ｓ≒√Ｓで表される。このため、高輝度被写体のような光ショットノイズが支配的な輝度範囲では、蓄積部の容量を大きくし、電荷をより多く蓄積できる低感度画素をＡＦ演算に用いることが有効である。
【００６６】
このとき、低感度画素においても高感度画素と同じように、ＦＤ領域の電位の時間変化のリニアリティが低下しないようにする必要がある。ここで、図１５（ａ）はトンランジスタＭＴＸの転送チャネル領域のポテンシャルが、ＦＤ領域の電位の時間変化のリニアリティを保つことができない程度に高すぎる場合を示した図である。トンランジスタＭＴＸの転送チャネル領域のポテンシャル障壁の高さが高すぎるため、転送トランジスタの転送チャネル領域のチャネル抵抗によって図１５（ｂ）のように時刻Ｔ２以前のＦＤの電位が上昇しにくくなるため、リニアリティが低下する。前述の通り、低感度画素の場合は、低感度画素と比較して蓄積部の容量が大きい。これにより高感度画素と比較して、低感度画素ではＦＤ領域の電位が高感度画素と同じだけ上昇させるのにより時間がかかる。このことから、低感度画素では高感度画素と比較してトランジスタＭＴＸの転送チャネル領域のポテンシャル障壁の高さを低く設定する。
【００６７】
このとき、図８（ａ）に示すように、トランジスタＭＴＸの転送チャネル領域のポテンシャル障壁の高さは、ＦＤ領域の電位よりも低い。このため見かけのＦＤ領域の容量が大きくなるが、トランジスタＭＴＸのゲート下の容量が低感度画素と高感度画素とで同じ場合、蓄積部から見たトランジスタＭＴＸのゲート下の容量は、低感度画素では高感度画素と比較して大幅に小さい。このことから、低感度画素では、ＦＤ領域の電位がトランジスタＭＴＸのポテンシャルを超え（画素飽和）、見かけのＦＤ領域の容量が大きくなったとしても、大きくなる容量が高感度画素と比較してわずかであるため、ＦＤ領域の電位の時間変化のリニアリティへの影響が少ない。すなわち、必要なリニアリティを保つことができる。
【００６８】
一方で、トランジスタＭＴＸの転送チャネル領域のポテンシャル障壁の高さを低くすればするほど、転送効率は向上する。被写体が高輝度である場合は電荷の数が多いことから、転送効率はより良いことが好ましい。
【００６９】
以上の理由から、低感度画素においては高感度画素と比較して、トランジスタＭＴＸの転送チャネル領域のポテンシャル障壁の高さを低くする。
【００７０】
なお、図８（ａ）ではＦＤ領域の電位よりもトランジスタＭＴＸの転送チャネル領域のポテンシャル障壁の高さを高くしているが、ＦＤ領域のポテンシャルの高さとトランジスタＭＴＸの転送チャネル領域のポテンシャル障壁の高さを同レベルに設定し、電荷の蓄積によるＦＤ領域の見かけの容量の変化がないようにしてもよい。
【００７１】
［画素の特徴に応じてトランジスタＭＴＸの転送チャネル領域のポテンシャル障壁の高さを変えることの効果］
以上説明したように、本実施形態においては、電荷蓄積期間にトランジスタＭＴＸ（転送トランジスタ）をオンして、フォトダイオードＰＤで生成された電荷を蓄積部に転送し、蓄積部で電荷を蓄積する場合に、高感度画素では低感度画素と比較してトランジスタＭＴＸの転送チャネル領域のポテンシャル障壁の高さを高くする。これにより、リニアリティを確保しつつも、低感度画素の場合と比較して少ない電荷を蓄積するために必要な転送効率を確保することができる。
【００７２】
また、本実施形態においては、電荷蓄積期間にトランジスタＭＴＸ（転送トランジスタ）をオンして、フォトダイオードＰＤで生成された電荷を蓄積部に転送し、蓄積部で電荷を蓄積する場合に、低感度画素では高感度画素と比較してトランジスタＭＴＸの転送チャネル領域のポテンシャル障壁の高さを低くする。これにより、転送効率を向上させることができるので、高感度画素の場合と比較して多く蓄積される電荷をより早く転送することができる。
【００７３】
［蓄積停止］
Ｐｅａｋ検出回路１０５は、焦点検出用センサ１０１が第１の蓄積モードで動作している場合、ラインセンサ選択回路１０４により選択されたモニタ中のラインセンサの画素信号Ｐｅａｋ信号を蓄積停止判定回路１０６へ出力する。この時、制御部１０３がＳＷＰＨｎをオンすることにより、ラインセンサは信号をＰｅａｋ検出回路１０５に出力している。
【００７４】
なお、本実施形態においてＰｅａｋ信号とは、着目しているラインセンサの像信号における最大値を示す信号である最大値信号である。
【００７５】
図９は、Ｐｅａｋ検出回路１０５からの出力信号であるＰｅａｋ信号の信号量、蓄積時間、蓄積停止判定の関係を示した図である。蓄積時間０が蓄積開始タイミングであり、蓄積時間が経過するほどＰｅａｋ信号は増加していく。蓄積停止判定回路１０６は、Ｐｅａｋ信号と蓄積停止レベルＶｃｏｍｐとを比較判定する。
【００７６】
Ｐｅａｋ信号が蓄積停止レベルＶｃｏｍｐに達した時点で、蓄積停止判定回路１０６は制御部１０３へ蓄積停止判定信号を出力する。そして、制御部１０３は、ラインセンサ選択回路１０４により選択されたモニタ中のラインセンサの蓄積を停止するために、ラインセンサ群１０２のうち該当するラインセンサのスイッチＳＷＣＨをオフするように制御する。さらに、制御部１０３はＣＰＵ１００へ、蓄積終了信号と蓄積終了したラインセンサ情報を出力する。
【００７７】
なお、前述の蓄積停止判定はＰｅａｋ信号を用いて行っているが、更にＢｏｔｔｏｍ信号（ラインセンサの画素信号の中の最小値信号）を検出し、ＰＢコントラスト信号（Ｐｅａｋ信号とＢｏｔｔｏｍ信号の差分信号）を用いて行っても良い。ＰＢコントラスト信号を蓄積停止判定に用いる場合は、蓄積停止判定回路１０６は、ＰＢコントラスト信号が閾値よりも大きくなった時点で制御部１０３へ蓄積停止判定信号を出力する。また、Ｐｅａｋ信号とＰＢコントラスト信号の両方を用いて蓄積停止判定を行っても良い。この場合、いずれかの信号が閾値よりも大きくなった時点で蓄積停止判定回路１０６は制御部１０３へ蓄積停止判定信号を出力する。
【００７８】
［蓄積された像信号の出力］
ラインセンサ群１０２で蓄積された像信号は、ラインセンサ選択回路１０４を介して出力回路１０８へ出力される。ＣＰＵ１００から画素読み出しのための制御命令が送信されると、シフトレジスタ１０７を駆動し、図６のスイッチＳＷＰＨｎを順次オンしていく。出力回路１０８から１画素ずつ画素信号をＣＰＵ１００のＡ／Ｄ変換器（不図示）へ出力する。
【００７９】
［焦点検出動作］
以下に、本発明の第１の実施形態による光電変換装置及びカメラの動作について説明する。図１０は、本実施形態にかかる焦点検出動作を示すフローチャートである。
【００８０】
Ｓ１０００では、ＣＰＵ１００が焦点検出動作にかかわる各種設定を行う。例えば、ＣＰＵ１００がレンズ通信回路２０５を介して撮影レンズ３００と通信し、撮影レンズ３００の焦点距離情報などを得る。また、撮影者の操作に応じた、焦点検出用センサ１０１の最大蓄積時間の設定等をする。
【００８１】
本実施形態において焦点検出用センサ１０１は第１の蓄積モードで駆動されるものとして説明する。第１の蓄積モードと第２の蓄積モードの切り替えは、例えば特許文献１に記載のように被写体輝度から設定されるが、ここでは説明を省略する。
【００８２】
次のステップＳ１００１では、ＣＰＵ１００は蓄積開始命令を焦点検出用センサ１０１へ送信する。焦点検出用センサ１０１内の制御部１０３は、蓄積開始命令を受信すると各回路部を制御し、回路リセット動作、ノイズ記憶動作を行う。
【００８３】
次のステップＳ１００２では、ＣＰＵ１００は、内蔵されたタイマーをリセットしてからカウントを開始し、電荷蓄積開始からの経過時間（蓄積時間）の計測を開始する。
【００８４】
ステップＳ１００３では、焦点検出用センサ１０１の蓄積時間が最大蓄積時間Ｔｍａｘに達しているか否かをＣＰＵ１００が判定する。蓄積時間がＴｍａｘに達していなければステップＳ１００４へ処理を進め、Ｔｍａｘに達していればステップＳ１００５へ処理を進める。
【００８５】
ステップＳ１００４では、ＣＰＵ１００は焦点検出用センサ１０１の全てのラインセンサ（１０２―１〜１０２−８）の蓄積が停止しているか否かを判定する。焦点検出用センサ１０１は蓄積終了したラインセンサの情報をＣＰＵ１００へ送信しており、ＣＰＵ１００はその情報から蓄積停止判定を行う。全てのラインセンサの蓄積が停止している場合はステップＳ１００６の画素信号読み出し動作に移行する。一方、蓄積中のラインセンサが残っている場合は、ステップＳ１００３へ処理を進める。
【００８６】
ステップＳ１００５では、ＣＰＵ１００は焦点検出用センサ１０１に対して蓄積停止通信を行う。この通信は、予め許容できる最大蓄積時間Ｔｍａｘを設定しておき、暗時の撮影などで時間Ｔｍａｘまでに焦点検出用センサ１０１の蓄積動作が終わらない場合に、ＣＰＵ１００から強制的に蓄積動作を終了させるものである。
【００８７】
ステップＳ１００６では、ＣＰＵ１００は、焦点検出用センサ１０１で蓄積された電荷から得られる画素信号を読み出す。
【００８８】
ステップＳ１００７では、ＣＰＵ１００は、焦点検出用センサ１０１で蓄積された電荷から得られる画素信号をもとに、デフォーカス演算に用いるための信号を、高感度画素を有するラインセンサと低感度画素を有するラインセンサのいずれから取得するかを選択する。ＣＰＵ１００による感度選択判定は、画素信号から算出される被写体輝度からデフォーカス演算に適した感度を選択判定する。被写体輝度が所定値以下である場合は、高感度画素を有するラインセンサから得られる信号をデフォーカス量の算出に用いるようＣＰＵ１００（容量選択手段）が制御する。被写体輝度が所定値より高い場合は、低感度に設定されたラインセンサから得られる信号をデフォーカス量の算出に用いるようＣＰＵ１００が制御する。
【００８９】
なお、ステップＳ１００７における感度選択判定に用いる被写体輝度情報は、ＡＥセンサ２０７から取得しても良い。この場合、あらかじめ取得した被写体輝度情報をもとに、高感度画素を有するラインセンサと低感度画素を有するラインセンサのいずれを駆動するかを選択し、選択された感度のラインセンサのみを駆動して電荷を蓄積し、デフォーカス演算を行っても良い。
【００９０】
ステップＳ１００８において、ＣＰＵ１００は、ステップＳ１００７において選択された感度の画素信号を用いて、撮影レンズ３００の焦点状態（デフォーカス量）を検出するためのデフォーカス演算を行い、デフォーカス量を算出する。
【００９１】
ステップＳ１００９において、ＣＰＵ１００は、ステップＳ１００８で得られたデフォーカス量に応じてレンズを駆動する。
【００９２】
［第１の実施形態の効果］
上記の通り、本発明の第１の実施形態によれば、電荷蓄積期間中にメモリ手段で電荷を蓄積するモードにおいて、ＣＰＵ１００が画素の感度の違いに応じて、トランジスタＭＴＸ（転送トランジスタ）の転送チャネル領域のポテンシャル障壁の高さを異ならせる。これにより、高感度画素を有するラインセンサにおいても低感度画素を有するラインセンサにおいても、それぞれ必要な転送効率を確保することができる。また、必要なリニアリティを保つことができる。これは以下の理由による。
【００９３】
高感度画素においてはトランジスタＭＴＸの転送チャネル領域のポテンシャル障壁の高さを、低感度画素と比較して高くすることで、画素飽和によってＦＤ領域の電位の時間変化のリニアリティが低下することを防ぐことができる、また、高感度画素では低感度画素よりも蓄積部の容量が小さいことから、ＦＤ領域の電位の上昇に要する時間は低感度画素よりも少ない。よって、トランジスタＭＴＸの転送チャネル領域のポテンシャル障壁を、低感度画素と比較して高くすることで、低感度画素よりも転送効率が低下したとしてもトータルの蓄積時間を考慮した時に必要な転送効率を確保することができる。
【００９４】
低感度画素においては、トランジスタＭＴＸの転送チャネル領域のポテンシャルを、高感度画素と比較して低くすることで、転送効率を向上させることができる。低感度画素では高感度画素と比較して蓄積部の容量が大きいことから、必要なリニアリティを確保しつつ転送効率を向上させることができる。
【００９５】
［第２の実施形態］
以下に、本発明を適用した、第２の実施形態について説明する。なお、第２の実施形態の構成の多くは第１の実施形態と共通している。本実施形態においては第１の実施形態と共通している部分についての説明は省略し、相違点を中心に説明する。
【００９６】
第１の実施形態における焦点検出用センサ１０１は、高感度画素を有するラインセンサと、低感度画素を有するラインセンサを有している。すなわち、第１の実施形態における焦点検出用センサ１０１は画素の感度が異なる２種類のラインセンサを有している。
【００９７】
一方、本実施形態の焦点検出用センサ１０１では、各ラインセンサの有する画素は共通の画素回路部を有している。本実施形態の画素回路部は感度制御部２１１（容量設定手段）を備えており、被写体の輝度に応じて、感度（蓄積部の大きさ）を切り替えることができる。また、感度に応じてトランジスタＭＴＸ（転送トランジスタ）の転送チャネル領域のポテンシャルを切り替えることができる。
【００９８】
図１１は、本発明の第２の実施形態にかかる焦点検出用センサ１０１を示すブロック図である。
【００９９】
制御部１０３、ラインセンサ選択回路１０４、Ｐｅａｋ検出回路１０５、蓄積停止判定回路１０６、シフトレジスタ１０７及び出力回路１０８は、図１と同じである。
【０１００】
ラインセンサ２０２−１〜２０２−８は、第１の実施形態とは異なりある一定の感度に特化した画素回路部を有していない。その代わりに感度制御部２１１（容量設定手段）が付加されている。感度制御部２１１によって、画素回路部は感度（蓄積部の容量の大きさ）を、被写体の輝度に応じて切り替えることができる。詳しくは後述する。
【０１０１】
図１２は、ラインセンサを構成している画素回路部の回路図である。
【０１０２】
第１の実施形態における低感度画素回路部に対して、スイッチＳＷＳＥＮＳが付加されている。また、転送トランジスタ制御部２１０に対してＳＷＶＴＸＬ１、ＳＷＶＴＸＬ２が付加されている。
【０１０３】
スイッチＳＷＳＥＮＳは、制御部１０３から入力される信号ＰＳＥＮＳによって制御される。スイッチＳＷＳＥＮＳがオンの時はＦＤ領域に容量ＣＬが付加され、蓄積部の容量が大きくなり低感度画素として動作する。一方、スイッチＳＷＳＥＮＳがオフの時は、高感度画素として動作する。
【０１０４】
また、スイッチＳＷＶＴＸＬ１、ＳＷＶＴＸＬ２により、トランジスタＭＴＸ（転送トランジスタ）をオンとする時のゲート電極に印加される電圧ＶＴＸＬが切り替わる。
【０１０５】
スイッチＳＷＳＥＮＳをオンとして低感度画素として動作する際は、スイッチＳＷＶＴＸＬ１をオフ、スイッチＳＷＶＴＸＬ２をオンとする。このとき、レベルシフトインバータ１１１−３から電圧ＶＴＸＬ２が出力される。電圧ＶＴＸＬが電圧ＶＴＸＬ２のとき、転送トランジスタＭＴＸ領域のポテンシャルはポテンシャルφ２（第２のポテンシャル）である。  スイッチＳＷＳＥＮＳをオフとして高感度画素として動作する際は、スイッチＳＷＶＴＸＬ１をオン、スイッチＳＷＶＴＸＬ２をオフとする。このとき、レベルシフトインバータ１１１−３から電圧ＶＴＸＬ２が出力される。電圧ＶＴＸＬが電圧ＶＴＸＬ２のとき、転送トランジスタＭＴＸ領域のポテンシャルはポテンシャルφ２（第２のポテンシャル）である。ポテンシャルφ１、φ２は、φ１＞φ２の関係にある。
【０１０６】
電圧ＶＴＸＬは、第１の実施形態で説明したように、ラインセンサ毎に設定することができる。
【０１０７】
［焦点検出動作］
以下、本実施形態における焦点検出動作を、図１３に示すフローチャートを用いて説明する。
【０１０８】
Ｓ１３００では、ＣＰＵ１００は、被写体輝度情報を取得する。被写体輝度情報はＡＥセンサ２０７や、連続して行われる焦点検出動作における１回前の焦点検出動作で焦点検出用センサ１０１から信号から算出される。焦点検出用センサ１０１から信号から被写体輝度情報を算出する場合、被写体輝度は画素信号及び蓄積時間から算出される。
【０１０９】
Ｓ１３０１では、ＣＰＵ１００は、被写体輝度情報から焦点検出用センサ駆動時に設定する感度を判定する。
【０１１０】
感度選択判定では、ＣＰＵ１００（容量選択手段）が画素信号から算出される被写体輝度からデフォーカス演算に適した感度を選択するための判定を行う。ＣＰＵ１００（輝度判定手段）が被写体の輝度が所定値以下であると判定した場合は、ＣＰＵ１００（容量選択手段）が設定する感度として高感度（第１の感度）を選択する。
【０１１１】
ＣＰＵ１００（輝度判定手段）が被写体の輝度が所定値より高いと判定した場合は、ＣＰＵ１００（容量判定手段）が低感度（第２の感度）を選択する判定する。
【０１１２】
Ｓ１３０２では、ＣＰＵ１００は、焦点検出動作にかかわる各種設定を行う。ここではステップＳ１３０１でＣＰＵ１００が選択した感度を、感度制御部２１１（容量設定手段）が焦点検出用センサ１０１に対して設定するようＣＰＵ１００が制御する。すなわち、Ｓ１３０１で高感度と判定された場合には、感度制御部２１１（容量設定手段）が蓄積部の容量を低感度の場合よりも小さくするようＣＰＵ１００（容量選択手段）が制御する。Ｓ１３０１で低感度と判定された場合には、感度制御部２１１（容量設定手段）が蓄積部の容量を高感度の場合よりも大きくするようＣＰＵ１００（容量選択手段）が制御する。
【０１１３】
次のステップＳ１３０３では、ＣＰＵ１００は蓄積開始命令を焦点検出用センサ１０１へ送信する。焦点検出用センサ１０１内の制御部１０３は、蓄積開始命令を受信すると各回路部を制御し、回路リセット動作、ノイズ記憶動作を行う。
【０１１４】
次のステップＳ１３０４では、ＣＰＵ１００は、内蔵されたタイマーをリセットしてからカウントを開始し、電荷蓄積開始からの経過時間（蓄積時間）の計測を開始する。
【０１１５】
ステップＳ１３０５では、焦点検出用センサ１０１の蓄積時間が最大蓄積時間Ｔｍａｘに達しているか否かを判定する。蓄積時間がＴｍａｘに達していなければステップＳ１３０６へ処理を進め、Ｔｍａｘに達していればステップＳ１３０７へ処理を進める。
【０１１６】
ステップＳ１３０６では、ＣＰＵ１００は焦点検出用センサ１０１の全てのラインセンサ（１０２―１〜１０２−８）の蓄積が停止しているか否かを判定する。焦点検出用センサ１０１は蓄積終了したラインセンサの情報をＣＰＵ１００へ送信しており、ＣＰＵ１００はその情報から判定を行う。全てのラインセンサの蓄積が停止している場合はステップＳ１３０８の画素信号読み出し動作に移行する。一方、蓄積中のラインセンサが残っている場合は、ステップＳ１３０５へ処理を進める。
【０１１７】
ステップＳ１３０７では、ＣＰＵ１００は焦点検出用センサ１０１に対して蓄積停止通信を行う。
【０１１８】
ステップＳ１３０８では、ＣＰＵ１００は、焦点検出用センサ１０１で蓄積された電荷から得られる画素信号を読み出す。
【０１１９】
ステップＳ１３０９において、ＣＰＵ１００は、撮影レンズ３００の焦点状態（デフォーカス量）を検出するためのデフォーカス演算を行い、デフォーカス量を算出する。
【０１２０】
ステップＳ１３１０において、ＣＰＵ１００は、ステップＳ１３０９で得られたデフォーカス量に応じてレンズを駆動する。
【０１２１】
［第２の実施形態の効果］
以上説明したように、一つのラインセンサの感度を切り替えることができ、さらに、感度に応じてトランジスタＭＴＸ（転送トランジスタ）のポテンシャルを切り替える。これによって、第１の実施形態における効果と同様の効果を有するだけではなく、以下のような効果を有する。
【０１２２】
第一の実施形態では、幅広い輝度範囲の被写体に対応するために、異なる感度のラインセンサを２個配置しているが、第二の実施形態では、１個のラインセンサで幅広い輝度範囲の被写体に対応できる。このことにより、１個のＡＦ視野に対して配置するラインセンサを減らすことができるので、焦点検出用センサ回路を削減することができる。
【０１２３】
また、別の観点では、１個のＡＦ視野に対してラインセンサを２個配置した場合、被写体輝度に適した２個のラインセンサの信号をデフォーカス演算に用いることができるため、演算精度の向上が実現できる。
【０１２４】
［第１実施形態及び第２の実施形態の効果］
以上説明した第１の実施形態と第２の実施形態によれば、ＣＰＵ１００が画素の感度に応じてトランジスタＭＴＸ（転送トランジスタ）の転送チャネル領域のポテンシャルを異ならせるよう制御する。これにより、ＦＤ領域への電荷を転送するにあたって必要な転送効率を確保することができる。また、必要なリニアリティを確保することができる。
【０１２５】
［その他］
なお、前述の実施形態ではトランジスタＭＴＸをＰＭＯＳとして説明したが、ＮＭＯＳとしてもよい。この場合の電荷は電子であり、電圧関係を逆にすることで同じ効果が得られるため、説明を省略する。
【０１２６】
また、被写体の輝度に応じて画素の感度を使い分けることができることから、より幅広い輝度範囲の被写体においても精度よく焦点検出を行うことができる。
【０１２７】
また、本発明は上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサーがプログラムを読出し実行する処理でも実現できる。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現できる。
【０１２８】
以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態に限定されず、その要旨の範囲内で種々の変形及び変更をすることができる。
【符号の説明】
【０１２９】
１００  ＣＰＵ
１１１−１  レベルシフトインバータ（高感度画素を有するラインセンサが有している）
１１１−２  レベルシフトインバータ（低感度画素を有するラインセンサが有している）
１１１−３  レベルシフトインバータ
２１１  感度制御部
ＭＴＸ  トランジスタ（転送トランジスタ）
ＰＤ  フォトダイオード（光電変換素子）
ＦＤ  フォトダイオード（ＦＤ領域）
【図１】
2017038175.tif 000003
【図２】
2017038175.tif 000004
【図３】
2017038175.tif 000005
【図４】
2017038175.tif 000006
【図５】
2017038175.tif 000007
【図６】
2017038175.tif 000008
【図７】
2017038175.tif 000009
【図８】
2017038175.tif 000010
【図９】
2017038175.tif 000011
【図１０】
2017038175.tif 000012
【図１１】
2017038175.tif 000013
【図１２】
2017038175.tif 000014
【図１３】
2017038175.tif 000015
【図１４】
2017038175.tif 000016
【図１５】
2017038175.tif 000017