(57)【要約】【課題】鮮やかな表示を行うことおよび低消費電力で表示を行うことができる表示装置を提供する。【解決手段】表示装置は、第１乃至第３の表示データを生成する機能を有する演算回路と、第１の表示部と、第２の表示部と、を有する。演算回路は、生成した第１の表示データについて、カラーの領域と、グレースケールの領域とを検出し、当該検出結果をもとに、第１の表示部に表示する画像に対応する第２の表示データと、第２の表示部に表示する画像に対応する第３の表示データとを生成する機能を有する。【選択図】図１
2017227888.tif 000002
【特許請求の範囲】
【請求項１】
第１の回路と、第２の回路と、第１の表示部と、第２の表示部と、を有し、
前記第１の回路は、第１の表示データを生成する機能を有し、
前記第１の回路は、前記第１の表示データのカラーの領域と、前記第１の表示データのグレースケールの領域と、を検出する機能を有し、
前記第１の回路は、前記第１の表示データのカラーの領域に関する情報と、前記第１の表示データのグレースケールの領域に関する情報と、をもとに第２の表示データおよび第３の表示データを生成する機能を有し、
前記第１の回路は、前記第２の表示データを前記第２の回路に送信する機能を有し、
前記第１の回路は、前記第３の表示データを前記第２の回路に送信する機能を有し、
前記第２の回路は、前記第１の回路から受信した前記第２の表示データを、前記第１の表示部に送信する機能を有し、
前記第２の回路は、前記第１の回路から受信した前記第３の表示データを、前記第２の表示部に送信する機能を有し、
前記第１の表示部は、前記第２の表示データに対応する画像を表示する機能を有し、
前記第２の表示部は、前記第３の表示データに対応する画像を表示する機能を有し、
前記第１の表示部と、前記第２の表示部と、は積層して設けられることを特徴とする表示装置。
【請求項２】
請求項１において、
第３の回路と、第４の回路と、を有し、
前記第２の回路は、前記第１の回路から受信した前記第２の表示データを、前記第３の回路に書き込む機能を有し、
前記第２の回路は、前記第３の回路から読み出した前記第２の表示データを、前記第１の表示部に送信する機能を有し、
前記第２の回路は、前記第１の回路から受信した前記第３の表示データを、前記第４の回路に書き込む機能を有し、
前記第２の回路は、前記第４の回路から読み出した前記第３の表示データを、前記第２の表示部に送信する機能を有し、
前記第３の回路は、前記第２の表示データを保持する機能を有し、
前記第４の回路は、前記第３の表示データを保持する機能を有することを特徴とする表示装置。
【請求項３】
第１の回路と、第２の回路と、第３の回路と、第１の表示部と、第２の表示部と、を有し、
前記第１の回路は、第１の表示データを生成する機能を有し、
前記第１の回路は、前記第１の表示データのカラーの領域と、前記第１の表示データのグレースケールの領域と、を検出する機能を有し、
前記第１の回路は、前記第１の表示データのカラーの領域に関する情報と、前記第１の表示データのグレースケールの領域に関する情報と、をもとに第２の表示データおよび第３の表示データを生成する機能を有し、
前記第１の回路は、前記第２の表示データを前記第２の回路に送信する機能を有し、
前記第１の回路は、前記第３の表示データを前記第３の回路に送信する機能を有し、
前記第２の回路は、前記第１の回路から受信した前記第２の表示データを、前記第１の表示部に送信する機能を有し、
前記第３の回路は、前記第１の回路から受信した前記第３の表示データを、前記第２の表示部に送信する機能を有し、
前記第１の表示部は、前記第２の表示データに対応する画像を表示する機能を有し、
前記第２の表示部は、前記第３の表示データに対応する画像を表示する機能を有し、
前記第１の表示部と、前記第２の表示部と、は積層して設けられることを特徴とする表示装置。
【請求項４】
請求項３において、
第４の回路と、第５の回路と、を有し、
前記第２の回路は、前記第１の回路から受信した前記第２の表示データを、前記第４の回路に書き込む機能を有し、
前記第２の回路は、前記第４の回路から読み出した前記第２の表示データを、前記第１の表示部に送信する機能を有し、
前記第３の回路は、前記第１の回路から受信した前記第３の表示データを、前記第５の回路に書き込む機能を有し、
前記第３の回路は、前記第５の回路から読み出した前記第３の表示データを、前記第２の表示部に送信する機能を有し、
前記第４の回路は、前記第２の表示データを保持する機能を有し、
前記第５の回路は、前記第３の表示データを保持する機能を有することを特徴とする表示装置。
【請求項５】
請求項１乃至４のいずれか一項において、
前記第１の表示部は、マトリクス状に配列した複数の第１の画素を有し、
前記第２の表示部は、前記複数の第１の画素と同じ行数および同じ列数である複数の第２の画素を有し、
前記第１の回路は、前記第１の表示データを、前記第１の画素および前記第２の画素と同じ行数および同じ列数の第１の領域に分割する機能を有し、
前記第１の回路は、グレースケールまたはカラーの前記第１の領域を、ラスタスキャンにより検出する機能を有し、
前記第１の回路は、前記ラスタスキャンにより検出された第１の領域にラベリングを行う機能を有し、
前記第１の回路は、前記ラベリングを行った第１の領域を中心としたｋ近傍探索（ｋは整数）により、前記第１の領域とは異なる座標の、グレースケールまたはカラーの第１の領域を検出する機能を有し、
前記第１の回路は、前記ｋ近傍探索により検出された第１の領域にラベリングを行う機能を有することを特徴とする表示装置。
【請求項６】
請求項５において、
ｋは８または４であることを特徴とする表示装置。
【請求項７】
請求項５または６において、
前記第１の回路は、ラベリングを行った前記第１の領域の数をカウントする機能を有することを特徴とする表示装置。
【請求項８】
請求項１乃至７のいずれか一項において、
前記第２の表示データは、前記第１の表示データのカラーの領域に関する情報を有し、
前記第３の表示データは、前記第１の表示データのグレースケールの領域に関する情報を有することを特徴とする表示装置。
【請求項９】
請求項１乃至７のいずれか一項において、
第６の回路を有し、
前記第６の回路は、外光の照度を検出する機能を有し、
前記外光の照度が第１の照度以上である場合は、前記第２の表示データおよび前記第３の表示データが、前記第１の表示データのカラーの領域に関する情報を有し、
前記外光の照度が前記第１の照度未満である場合は、前記第２の表示データのみが、前記第１の表示データのカラーの領域に関する情報を有し、
前記外光の照度が第２の照度以上である場合は、前記第３の表示データのみが、前記第１の表示データのグレースケールの領域に関する情報を有し、
前記外光の照度が第２の照度未満である場合は、前記第２の表示データおよび前記第３の表示データが、前記第１の表示データのグレースケールの領域に関する情報を有することを特徴とする表示装置。
【請求項１０】
請求項１乃至９のいずれか一項において、
前記第１の回路は、前記第１の表示データのカラーの領域をグレースケールの領域に変換し、グレースケールに変換後の前記第１の表示データをもとに前記第３の表示データを生成する機能を有することを特徴とする表示装置。
【請求項１１】
請求項１０において、
前記第１の回路は、前記第１の表示データのカラーの領域を、ＮＴＳＣ加重平均法によりグレースケールに変換する機能を有することを特徴とする表示装置。
【請求項１２】
請求項１乃至１１のいずれか一項において、
前記第１の表示部は、第１の表示素子を有し、
前記第２の表示部は、第２の表示素子を有し、
前記第１の表示素子は、発光層を有し、
前記第２の表示素子は、液晶層を有することを特徴とする表示装置。
【請求項１３】
請求項１２において、
前記発光層は、有機ＥＬ層であることを特徴とする表示装置。
【請求項１４】
変数と、カウンタと、を用い、
前記カウンタは、複数の配列変数から構成され、
第１のステップにおいて、表示データを生成し、
第２のステップにおいて、前記表示データをマトリクス状の領域に分割し、
第３のステップにおいて、前記変数と、前記カウンタと、を初期化し、
第４のステップにおいて、ラスタスキャンにより、グレースケールであり、かつラベリングがされていない前記領域を検出し、
前記第４のステップにおいて、グレースケールであり、かつラベリングがされていない前記領域が検出された場合は、第５のステップにおいて、ラスタスキャンを中断し、
第６のステップにおいて、前記第４のステップで検出されたグレースケールであり、かつラベリングがされていない前記領域に、前記変数をラベル番号としたラベルを付すことによりラベリングを行い、
第７のステップにおいて、前記変数をインデックスに含んだ前記配列変数をインクリメントし、
第８のステップにおいて、前記第６のステップでラベリングを行った前記領域を中心として８近傍探索または４近傍探索を行うことにより、グレースケールであり、かつラベリングがされていない前記領域を検出し、
前記第８のステップにおいて、グレースケールであり、かつラベリングがされていない前記領域が検出された場合は、前記第６のステップに戻り、
前記第８のステップにおいて、グレースケールであり、かつラベリングがされていない前記領域が検出されなかった場合は、第９のステップにおいて、前記変数をインクリメントし、
第１０のステップにおいて、前記第５のステップでラスタスキャンを中断した前記領域からラスタスキャンを再開して、グレースケールであり、かつラベリングがされていない前記領域を検出し、
前記第１０のステップにおいて、グレースケールであり、かつラベリングがされていない前記領域が検出された場合は、前記第６のステップに戻ることを特徴とする表示装置の動作方法。
【請求項１５】
請求項１乃至１３のいずれか一項に記載の表示装置と、
操作キーと、を有することを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の一態様は、表示装置およびその動作方法、ならびに電子機器に関する。
【０００２】
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書等で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、それらの駆動方法、または、それらの製造方法、を一例として挙げることができる。
【背景技術】
【０００３】
バックライトとして面発光を行う光源を用い、透過型の液晶表示装置を組み合わせることで、消費電力の低減と表示品質の低下の抑制を両立する液晶表示装置が知られている（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−２４８３５１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の一態様は、高い明度で表示を行うことができる表示装置およびその動作方法を提供することを課題の一とする。または、高いコントラストで表示を行うことができる表示装置およびその動作方法を提供することを課題の一とする。または、鮮やかな表示を行うことができる表示装置およびその動作方法を提供することを課題の一とする。または、消費電力が小さな表示装置およびその動作方法を提供することを課題の一とする。または、表示データを長期間保持することができる画素を有する表示装置およびその動作方法を提供することを課題の一とする。または、簡易な工程で作製できる表示装置およびその動作方法を提供することを課題の一とする。または、新規な表示装置およびその動作方法を提供することを課題の一とする。
【０００６】
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
【課題を解決するための手段】
【０００７】
本発明の一態様は、第１の回路と、第２の回路と、第１の表示部と、第２の表示部と、を有し、第１の回路は、第１の表示データを生成する機能を有し、第１の回路は、第１の表示データのカラーの領域と、第１の表示データのグレースケールの領域と、を検出する機能を有し、第１の回路は、第１の表示データのカラーの領域に関する情報と、第１の表示データのグレースケールの領域に関する情報と、をもとに第２の表示データおよび第３の表示データを生成する機能を有し、第１の回路は、第２の表示データを第２の回路に送信する機能を有し、第１の回路は、第３の表示データを第２の回路に送信する機能を有し、第２の回路は、第１の回路から受信した第２の表示データを、第１の表示部に送信する機能を有し、第２の回路は、第１の回路から受信した第３の表示データを、第２の表示部に送信する機能を有し、第１の表示部は、第２の表示データに対応する画像を表示する機能を有し、第２の表示部は、第３の表示データに対応する画像を表示する機能を有し、第１の表示部と、第２の表示部と、は積層して設けられることを特徴とする表示装置である。
【０００８】
また、第３の回路と、第４の回路と、を有し、第２の回路は、第１の回路から受信した第２の表示データを、第３の回路に書き込む機能を有し、第２の回路は、第３の回路から読み出した第２の表示データを、第１の表示部に送信する機能を有し、第２の回路は、第１の回路から受信した第３の表示データを、第４の回路に書き込む機能を有し、第２の回路は、第４の回路から読み出した第３の表示データを、第２の表示部に送信する機能を有し、第３の回路は、第２の表示データを保持する機能を有し、第４の回路は、第３の表示データを保持する機能を有してもよい。
【０００９】
また、本発明の一態様は、第１の回路と、第２の回路と、第３の回路と、第１の表示部と、第２の表示部と、を有し、第１の回路は、第１の表示データを生成する機能を有し、第１の回路は、第１の表示データのカラーの領域と、第１の表示データのグレースケールの領域と、を検出する機能を有し、第１の回路は、第１の表示データのカラーの領域に関する情報と、第１の表示データのグレースケールの領域に関する情報と、をもとに第２の表示データおよび第３の表示データを生成する機能を有し、第１の回路は、第２の表示データを第２の回路に送信する機能を有し、第１の回路は、第３の表示データを第３の回路に送信する機能を有し、第２の回路は、第１の回路から受信した第２の表示データを、第１の表示部に送信する機能を有し、第３の回路は、第１の回路から受信した第３の表示データを、第２の表示部に送信する機能を有し、第１の表示部は、第２の表示データに対応する画像を表示する機能を有し、第２の表示部は、第３の表示データに対応する画像を表示する機能を有し、第１の表示部と、第２の表示部と、は積層して設けられることを特徴とする表示装置である。
【００１０】
また、第４の回路と、第５の回路と、を有し、第２の回路は、第１の回路から受信した第２の表示データを、第４の回路に書き込む機能を有し、第２の回路は、第４の回路から読み出した第２の表示データを、第１の表示部に送信する機能を有し、第３の回路は、第１の回路から受信した第３の表示データを、第５の回路に書き込む機能を有し、第３の回路は、第５の回路から読み出した第３の表示データを、第２の表示部に送信する機能を有し、第４の回路は、第２の表示データを保持する機能を有し、第５の回路は、第３の表示データを保持する機能を有してもよい。
【００１１】
また、第１の表示部は、マトリクス状に配列した複数の第１の画素を有し、第２の表示部は、複数の第１の画素と同じ行数および同じ列数である複数の第２の画素を有し、第１の回路は、第１の表示データを、第１の画素および第２の画素と同じ行数および同じ列数の第１の領域に分割する機能を有し、第１の回路は、グレースケールまたはカラーの第１の領域を、ラスタスキャンにより検出する機能を有し、第１の回路は、ラスタスキャンにより検出された第１の領域にラベリングを行う機能を有し、第１の回路は、ラベリングを行った第１の領域を中心としたｋ近傍探索（ｋは整数）により、第１の領域とは異なる座標の、グレースケールまたはカラーの第１の領域を検出する機能を有し、第１の回路は、ｋ近傍探索により検出された第１の領域にラベリングを行う機能を有してもよい。
【００１２】
また、ｋは８または４であってもよい。
【００１３】
また、第１の回路は、ラベリングを行った第１の領域の数をカウントする機能を有してもよい。
【００１４】
また、第２の表示データは、第１の表示データのカラーの領域に関する情報を有し、第３の表示データは、第１の表示データのグレースケールの領域に関する情報を有してもよい。
【００１５】
また、第６の回路を有し、第６の回路は、外光の照度を検出する機能を有し、外光の照度が第１の照度以上である場合は、第２の表示データおよび第３の表示データが、第１の表示データのカラーの領域に関する情報を有し、外光の照度が第１の照度未満である場合は、第２の表示データのみが、第１の表示データのカラーの領域に関する情報を有し、外光の照度が第２の照度以上である場合は、第３の表示データのみが、第１の表示データのグレースケールの領域に関する情報を有し、外光の照度が第２の照度未満である場合は、第２の表示データおよび第３の表示データが、第１の表示データのグレースケールの領域に関する情報を有してもよい。
【００１６】
また、第１の回路は、第１の表示データのカラーの領域をグレースケールの領域に変換し、グレースケールの領域に変換後の第１の表示データをもとに第３の表示データを生成する機能を有してもよい。
【００１７】
また、第１の回路は、第１の表示データのカラーの領域を、ＮＴＳＣ加重平均法によりグレースケールに変換してもよい。
【００１８】
また、第１の表示部は、第１の表示素子を有し、第２の表示部は、第２の表示素子を有し、第１の表示素子は、発光層を有し、第２の表示素子は、液晶層を有してもよい。
【００１９】
また、発光層は、有機ＥＬ層であってもよい。
【００２０】
また、変数と、カウンタと、を用い、カウンタは、複数の配列変数から構成され、第１のステップにおいて、表示データを生成し、第２のステップにおいて、表示データをマトリクス状の領域に分割し、第３のステップにおいて、変数と、カウンタと、を初期化し、第４のステップにおいて、ラスタスキャンにより、グレースケールであり、かつラベリングがされていない領域を検出し、第４のステップにおいて、グレースケールであり、かつラベリングがされていない領域が検出された場合は、第５のステップにおいて、ラスタスキャンを中断し、第６のステップにおいて、第４のステップで検出されたグレースケールであり、かつラベリングがされていない領域に、変数をラベル番号としたラベルを付すことによりラベリングを行い、第７のステップにおいて、変数をインデックスに含んだ配列変数をインクリメントし、第８のステップにおいて、第６のステップでラベリングを行った領域を中心として８近傍探索または４近傍探索を行うことにより、グレースケールであり、かつラベリングがされていない領域を検出し、第８のステップにおいて、グレースケールであり、かつラベリングがされていない領域が検出された場合は、第６のステップに戻り、第８のステップにおいて、グレースケールであり、かつラベリングがされていない領域が検出されなかった場合は、第９のステップにおいて、変数をインクリメントし、第１０のステップにおいて、第５のステップでラスタスキャンを中断した領域からラスタスキャンを再開して、グレースケールであり、かつラベリングがされていない領域を検出し、第１０のステップにおいて、グレースケールであり、かつラベリングがされていない領域が検出された場合は、第６のステップに戻ることを特徴とする表示装置の動作方法も本発明の一態様である。
【００２１】
また、本発明の一態様の表示装置と、操作キーと、を有することを特徴とする電子機器も本発明の一態様である。
【発明の効果】
【００２２】
本発明の一態様は、高い明度で表示を行うことができる表示装置およびその動作方法を提供することができる。または、高いコントラストで表示を行うことができる表示装置およびその動作方法を提供することができる。または、鮮やかな表示を行うことができる表示装置およびその動作方法を提供することができる。または、消費電力が小さな表示装置およびその動作方法を提供することができる。または、表示データを長期間保持することができる画素を有する表示装置およびその動作方法を提供することができる。または、簡易な工程で作製できる表示装置およびその動作方法を提供することができる。または、新規な表示装置およびその動作方法を提供することができる。
【００２３】
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
【図面の簡単な説明】
【００２４】
【図１】表示装置を説明するブロック図。
【図２】表示装置を説明するブロック図。
【図３】表示装置を説明するブロック図。
【図４】画素回路を説明する回路図。
【図５】表示装置の動作を説明するフローチャート。
【図６】表示装置の動作を説明するフローチャート。
【図７】表示データの状態を説明する図。
【図８】表示データの状態を説明する図。
【図９】表示装置の動作を説明するフローチャート。
【図１０】表示データの状態を説明する図。
【図１１】４近傍探索を説明する図。
【図１２】表示装置の動作を説明するフローチャート。
【図１３】表示装置を説明する斜視図。
【図１４】表示装置を説明する断面図。
【図１５】開口部の位置を説明する上面図。
【図１６】トランジスタを説明する断面図。
【図１７】トランジスタを説明する断面図。
【図１８】トランジスタを説明する断面図。
【図１９】表示モジュールを説明する図。
【図２０】電子機器を説明する図。
【発明を実施するための形態】
【００２５】
以下、本発明の一態様について図面を参照しながら説明する。但し、本発明の一態様は多くの異なる態様で実施することが可能であり、趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の記載内容に限定して解釈されるものではない。
【００２６】
本明細書等に添付した図面では、構成要素を機能ごとに分類し、互いに独立したブロックとしてブロック図を示しているが、実際の構成要素は機能ごとに完全に切り分けることが難しく、一つの構成要素が複数の機能に係わることもあり得る。
【００２７】
本明細書等においてトランジスタが有するソースとドレインは、トランジスタの極性および各端子に与えられる電位の高低によって、その呼び方が入れ替わる。一般的に、ｎチャネル型トランジスタでは、低い電位が与えられる端子がソースと呼ばれ、高い電位が与えられる端子がドレインと呼ばれる。また、ｐチャネル型トランジスタでは、低い電位が与えられる端子がドレインと呼ばれ、高い電位が与えられる端子がソースと呼ばれる。本明細書等では、便宜上、ソースとドレインとが固定されているものと仮定して、トランジスタの接続関係を説明する場合があるが、実際には上記電位の関係に従ってソースとドレインの呼び方が入れ替わる。
【００２８】
本明細書等においてトランジスタのソースとは、活性層として機能する半導体膜の一部であるソース領域、或いは上記半導体膜に接続されたソース電極を意味する。同様に、トランジスタのドレインとは、上記半導体膜の一部であるドレイン領域、或いは上記半導体膜に接続されたドレイン電極を意味する。また、ゲートはゲート電極を意味する。
【００２９】
本明細書等においてトランジスタが直列に接続されている状態とは、例えば、第１のトランジスタのソースまたはドレインの一方のみが、第２のトランジスタのソースまたはドレインの一方のみに接続されている状態を意味する。また、トランジスタが並列に接続されている状態とは、第１のトランジスタのソースまたはドレインの一方が第２のトランジスタのソースまたはドレインの一方に接続され、第１のトランジスタのソースまたはドレインの他方が第２のトランジスタのソースまたはドレインの他方に接続されている状態を意味する。
【００３０】
本明細書等において接続とは、電気的な接続を意味しており、電流、電圧または電位が、供給可能、或いは伝送可能な状態に相当する。従って、接続している状態とは、直接接続している状態を必ずしも指すわけではなく、電流、電圧または電位が、供給可能、或いは伝送可能であるように、配線、抵抗、ダイオード、トランジスタなどの回路素子を介して間接的に接続している状態も、その範疇に含む。
【００３１】
本明細書等において回路図上は独立している構成要素どうしが接続されている場合であっても、実際には、例えば配線の一部が電極として機能する場合など、一の導電膜が、複数の構成要素の機能を併せ持っている場合もある。本明細書等において接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
【００３２】
例えば、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に記載されているものとする。
【００３３】
ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
【００３４】
ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合であり、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに、ＸとＹとが、接続されている場合である。
【００３５】
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択して切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、ＸとＹとが直接的に接続されている場合を含むものとする。
【００３６】
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、ＸとＹとが機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、ＸとＹとが電気的に接続されている場合とを含むものとする。
【００３７】
なお、ＸとＹとが電気的に接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子または別の回路を挟んで接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている場合（つまり、ＸとＹとの間に別の素子または別の回路を挟まずに接続されている場合）とが、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合と同様な内容が、本明細書等に開示されているものとする。
【００３８】
なお、例えば、トランジスタのソース（または第１の端子など）が、Ｚ１を介して（または介さず）、Ｘと電気的に接続され、トランジスタのドレイン（または第２の端子など）が、Ｚ２を介して（または介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース（または第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接的に接続され、トランジスタのドレイン（または第２の端子など）が、Ｚ２の一部と直接的に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現することが出来る。
【００３９】
例えば、「ＸとＹとトランジスタのソース（または第１の端子など）とドレイン（または第２の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（または第１の端子など）、トランジスタのドレイン（または第２の端子など）、Ｙの順序で電気的に接続されている。」と表現することができる。または、「トランジスタのソース（または第１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（または第２の端子など）はＹと電気的に接続され、Ｘ、トランジスタのソース（または第１の端子など）、トランジスタのドレイン（または第２の端子など）、Ｙは、この順序で電気的に接続されている」と表現することができる。または、「Ｘは、トランジスタのソース（または第１の端子など）とドレイン（または第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トランジスタのソース（または第１の端子など）、トランジスタのドレイン（または第２の端子など）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース（または第１の端子など）と、ドレイン（または第２の端子など）とを、区別して、技術的範囲を決定することができる。
【００４０】
または、別の表現方法として、例えば、「トランジスタのソース（または第１の端子など）は、少なくとも第１の接続経路を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した、トランジスタのソース（または第１の端子など）とトランジスタのドレイン（または第２の端子など）との間の経路であり、前記第１の接続経路は、Ｚ１を介した経路であり、トランジスタのドレイン（または第２の端子など）は、少なくとも第３の接続経路を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有しておらず、前記第３の接続経路は、Ｚ２を介した経路である。」と表現することができる。または、「トランジスタのソース（または第１の端子など）は、少なくとも第１の接続経路によって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン（または第２の端子など）は、少なくとも第３の接続経路によって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有していない。」と表現することができる。または、「トランジスタのソース（または第１の端子など）は、少なくとも第１の電気的パスによって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の電気的パスは、第２の電気的パスを有しておらず、前記第２の電気的パスは、トランジスタのソース（または第１の端子など）からトランジスタのドレイン（または第２の端子など）への電気的パスであり、トランジスタのドレイン（または第２の端子など）は、少なくとも第３の電気的パスによって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の電気的パスは、第４の電気的パスを有しておらず、前記第４の電気的パスは、トランジスタのドレイン（または第２の端子など）からトランジスタのソース（または第１の端子など）への電気的パスである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続経路について規定することにより、トランジスタのソース（または第１の端子など）と、ドレイン（または第２の端子など）とを、区別して、技術的範囲を決定することができる。
【００４１】
なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
【００４２】
なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、および電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
【００４３】
（実施の形態１）
本実施の形態では、本発明の一態様の表示装置の構成例について、図面を参照しながら説明する。
【００４４】
本発明の一態様は、第１乃至第３の表示データを生成する機能を有する演算回路と、第１の表示部と、第２の表示部と、を有する表示装置およびその動作方法に関する。演算回路は、生成した第１の表示データについて、カラーの領域と、グレースケールの領域とを検出し、当該検出結果をもとに、第１の表示部に表示する画像に対応する第２の表示データと、第２の表示部に表示する画像に対応する第３の表示データとを生成する機能を有する。
【００４５】
図１（Ａ）は、本発明の一態様の表示装置である表示装置１０の構成例を示すブロック図である。表示装置１０は、演算回路１１と、フォトセンサ１２と、ＩＣ１３ａと、ＩＣ１３ｂと、表示部１４ａと、表示部１４ｂと、を有する。ＩＣ１３ａは、タイミングコントローラ１５ａと、フレームメモリ１６ａと、ソースドライバ１７ａと、ゲートドライバ１８ａと、を有する。ＩＣ１３ｂは、タイミングコントローラ１５ｂと、フレームメモリ１６ｂと、ソースドライバ１７ｂと、ゲートドライバ１８ｂと、を有する。表示部１４ａにはマトリクス状に配列した複数の画素１９ａが設けられ、表示部１４ｂにはマトリクス状に配列した複数の画素１９ｂが設けられる。なお、本明細書等において、表示部１４ａと表示部１４ｂを合わせて表示部１４と呼ぶ。
【００４６】
画素１９ａは第１の表示素子を有し、画素１９ｂは第２の表示素子を有する。第１の表示素子として、詳細は後述するが、例えば発光層を有し、該発光層から発光する光を利用して表示する素子を用いることができる。このような素子が射出する光は、その輝度や色度が外光に左右されることがないため、色域が広くコントラストの高い表示を行うことができる。つまり、鮮やかな表示を行うことができる。したがって、特にカラー表示は第１の表示素子を有する画素１９ａにより行うことが好ましい。また、第１の表示素子の輝度は、外光の照度に左右されずに制御することができる。したがって、特に外光が暗い場合は第１の表示素子を有する画素１９ａによる表示を行うことが好ましい。第１の表示素子として、例えばＬＥＤ（Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）、有機ＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子、無機ＥＬ素子等を用いることができる。
【００４７】
画素１９ａを有する表示部１４ａは、詳細は後述するが、例えば第１の表示素子として白色発光を呈する発光素子を用い、さらに画素１９ａに特定の色の光を吸収する着色層を設けることでカラー表示を行うことができる。
【００４８】
画素１９ａは、副画素を有する構成とすることができる。例えば、図１（Ｂ）に示すように、画素１９ａは副画素１９ａ（Ｒ）、副画素１９ａ（Ｇ）および副画素１９ａ（Ｂ）の３種類の副画素を有する構成とすることができる。例えば、副画素１９ａ（Ｒ）、副画素１９ａ（Ｇ）および副画素１９ａ（Ｂ）にそれぞれ白色発光を呈する発光素子を設け、さらに副画素１９ａ（Ｒ）には赤色（波長６２０ｎｍ以上７５０ｎｍ以下）の光を透過する着色層を、副画素１９ａ（Ｇ）には緑色（波長５００ｎｍ以上５７０ｎｍ未満）の光を透過する着色層を、副画素１９ａ（Ｂ）には青色（波長４５０ｎｍ以上５００ｎｍ未満）の光を透過する着色層をそれぞれ設けることができる。これにより、副画素１９ａ（Ｒ）は例えば赤色の光を射出する機能を有し、副画素１９ａ（Ｇ）は例えば緑色の光を射出する機能を有し、副画素１９ａ（Ｂ）は例えば青色の光を射出する機能を有する。なお、例えば紫色（３８０ｎｍ以上４５０ｎｍ未満）、黄色（５７０ｎｍ以上５９０ｎｍ未満）、橙色（５９０ｎｍ以上６２０ｎｍ未満）などの光を射出する機能を有する副画素を、副画素１９ａ（Ｒ）、副画素１９ａ（Ｇ）または副画素１９ａ（Ｂ）のいずれかと代えて設けてもよいし、副画素１９ａ（Ｒ）、副画素１９ａ（Ｇ）および副画素１９ａ（Ｂ）に加えて設けてもよい。
【００４９】
画素１９ａは図１（Ｃ）に示すように、副画素１９ａ（Ｒ）、副画素１９ａ（Ｇ）および副画素１９ａ（Ｂ）の他、副画素１９ａ（Ｗ）を有する構成としてもよい。例えば、副画素１９ａ（Ｗ）には白色発光を呈する発光素子を設け、着色層を設けない構成とすることができる。当該構成とすることにより、副画素１９ａ（Ｗ）は白色の光を射出する機能を有する。これにより、画素１９ａは高い明度で表示を行うことができる。
【００５０】
また、表示部１４ａが有する画素１９ａの一部は、図１（Ｄ）に示すように、副画素１９ａ（Ｒ）、副画素１９ａ（Ｇ）および副画素１９ａ（Ｂ）を有さない構成としてもよい。つまり、表示部１４ａが有する画素１９ａの一部を、白色表示のみを行う機能を有する画素としてもよい。当該構成とすることにより、表示部１４ａは高い明度で表示を行うことができる。
【００５１】
なお、表示部１４ａについて、例えば、偶数行目の画素１９ａを図１（Ｄ）に示す構成としてもよい。例えば、奇数行目の画素１９ａを図１（Ｄ）に示す構成としてもよい。例えば、偶数列目の画素１９ａを図１（Ｄ）に示す構成としてもよい。例えば、奇数列目の画素１９ａを図１（Ｄ）に示す構成としてもよい。例えば、偶数行目かつ偶数列目の画素１９ａを図１（Ｄ）に示す構成としてもよい。例えば、奇数行目かつ奇数列目の画素１９ａを図１（Ｄ）に示す構成としてもよい。例えば、偶数行目かつ奇数列目の画素１９ａを図１（Ｄ）に示す構成としてもよい。例えば、奇数行目かつ偶数列目の画素１９ａを図１（Ｄ）に示す構成としてもよい。例えば、偶数行目かつ偶数列目、および奇数行目かつ奇数列目の画素１９ａを図１（Ｄ）に示す構成としてもよい。例えば、偶数行目かつ奇数列目、および奇数行目かつ偶数列目の画素１９ａを図１（Ｄ）に示す構成としてもよい。
【００５２】
例えば、ａの倍数行目（ａは２以上の整数）の画素１９ａを図１（Ｄ）に示す構成としてもよい。例えば、ｂの倍数列目（ｂは２以上の整数）の画素１９ａを図１（Ｄ）に示す構成としてもよい。例えば、ａの倍数行目かつｂの倍数列目の画素１９ａを図１（Ｄ）に示す構成としてもよい。例えば、（ａの倍数＋ｃ）行目（ｃは整数）の画素１９ａを図１（Ｄ）に示す構成としてもよい。例えば、（ｂの倍数＋ｄ）列目（ｄは整数）の画素１９ａを図１（Ｄ）に示す構成としてもよい。例えば、（ａの倍数＋ｃ）行目かつ（ｂの倍数＋ｄ）列目の画素１９ａを図１（Ｄ）に示す構成としてもよい。
【００５３】
第２の表示素子として、詳細は後述するが、例えば外光を反射して表示する素子を用いることができる。このような素子は、発光層を持たないため、表示の際の消費電力を極めて小さくすることができる。したがって、特にグレースケールでの表示は第２の表示素子を有する画素１９ｂにより行うことが好ましい。また、特に外光が明るい場合は第２の表示素子を有する画素１９ｂによる表示を行うことが好ましい。第２の表示素子として、例えば反射型の液晶素子を用いることができる。
【００５４】
画素１９ｂを有する表示部１４ｂは、カラー表示を行わず、グレースケールでの表示のみ行えるようにすることができる。例えば、詳細は後述するが、着色層を設けない構成とすることでグレースケールでの表示のみ行えるようにすることができる。これにより、例えば画素１９ｂから射出される光が着色層に吸収されることがないため、画素１９ｂは高輝度の光を射出することができ、明度およびコントラストの高い表示を行うことができる。なお、表示部１４ｂは、着色層を設けることなどによりカラー表示を行う機能を有してもよい。
【００５５】
また、表示装置１０は、ソースドライバ１７ａと、同一列の複数の画素１９ａと、を電気的に接続する配線Ｓ１を複数有する。また、表示装置１０は、ソースドライバ１７ｂと、同一列の複数の画素１９ｂと、を電気的に接続する配線Ｓ２を複数有する。また、表示装置１０は、ゲートドライバ１８ａと、同一行の複数の画素１９ａと、を電気的に接続する配線Ｇ１を複数有する。また、表示装置１０は、ゲートドライバ１８ｂと、同一行の複数の画素１９ｂと、を電気的に接続する配線Ｇ２を複数有する。
【００５６】
演算回路１１は、フォトセンサ１２、タイミングコントローラ１５ａおよびタイミングコントローラ１５ｂと電気的に接続されている。タイミングコントローラ１５ａは、フレームメモリ１６ａ、ソースドライバ１７ａおよびゲートドライバ１８ａと電気的に接続されている。タイミングコントローラ１５ｂは、フレームメモリ１６ｂ、ソースドライバ１７ｂおよびゲートドライバ１８ｂと電気的に接続されている。
【００５７】
演算回路１１は、表示部１４ａにより表示される画像に対応する表示データＶ１ａおよび表示部１４ｂにより表示される画像に対応する表示データＶ１ｂを生成する機能を有する回路である。例えば演算回路１１が表示データＶ１を生成し、表示データＶ１を元にして表示データＶ１ａおよび表示データＶ１ｂを生成することができる。演算回路１１は、例えば表示データＶ１におけるグレースケールの領域とカラーの領域を検出し、当該検出結果をもとに表示データＶ１ａおよび表示データＶ１ｂを生成することができる。例えば、表示データＶ１ａは、表示データＶ１におけるカラーの領域に関する情報を有し、表示データＶ１ｂは、表示データＶ１におけるグレースケールの領域に関する情報を有する。
【００５８】
本明細書等において、グレースケールの領域は、例えば表示データＶ１において、色相を表す各色の階調値がすべて等しい領域を表す。一方、カラーの領域は、グレースケールの領域ではない領域を表す。例えば、赤色、緑色および青色の３色で色相を表す場合、赤色、緑色および青色の階調値がすべて等しい領域をグレースケールの領域とすることができる。また、例えば赤色、緑色および青色の階調値うち、１色でも他の２色の一方または両方と異なっていればカラーの領域とすることができる。
【００５９】
演算回路１１として、例えばＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）、ＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）、ＧＰＵ（Ｇｒａｐｈｉｃｓ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）等を用いることができる。またこれらをＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）やＦＰＡＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ａｎａｌｏｇ  Ａｒｒａｙ）といったＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ  Ｌｏｇｉｃ  Ｄｅｖｉｃｅ）によって実現した構成としてもよい。
【００６０】
フォトセンサ１２は、外光の照度を検出し、当該照度に応じた電位のアナログ信号を演算回路１１に出力する機能を有する回路である。表示装置１０がフォトセンサ１２を有することにより、詳細は後述するが、演算回路１１は外光の照度に応じて表示データＶ１ａおよび表示データＶ１ｂを生成することができる。なお、フォトセンサ１２は設けなくてもよい。
【００６１】
ＩＣ１３ａは、表示部１４ａが有する画素１９ａなどを動作させる機能を有する回路である。ＩＣ１３ｂは、表示部１４ｂが有する画素１９ｂなどを動作させる機能を有する回路である。
【００６２】
表示部１４ａは、表示データＶ１ａに対応する画像を表示する機能を有する。表示部１４ｂは、表示データＶ１ｂに対応する画像を表示する機能を有する。
【００６３】
タイミングコントローラ１５ａは、表示データＶ１ａを演算回路１１から受信し、受信した表示データをフレームメモリ１６ａに書き込む機能を有する回路である。タイミングコントローラ１５ａは、所定のタイミングでフレームメモリ１６ａから表示データを読み出し、当該表示データをソースドライバ１７ａに送信する機能を有する回路である。タイミングコントローラ１５ａは、ソースドライバ１７ａおよびゲートドライバ１８ａの動作を制御する機能を有する回路である。
【００６４】
タイミングコントローラ１５ｂは、表示データＶ１ｂを演算回路１１から受信し、受信した表示データをフレームメモリ１６ｂに書き込む機能を有する回路である。タイミングコントローラ１５ｂは、所定のタイミングでフレームメモリ１６ｂから表示データを読み出し、当該表示データをソースドライバ１７ｂに送信する機能を有する回路である。タイミングコントローラ１５ｂは、ソースドライバ１７ｂおよびゲートドライバ１８ｂの動作を制御する機能を有する回路である。
【００６５】
なお、タイミングコントローラ１５ａがフレームメモリ１６ａから表示データＶ１ａを読み出すタイミングおよび、タイミングコントローラ１５ｂがフレームメモリ１６ｂから表示データＶ１ｂを読み出すタイミングは、例えばフレーム周波数に応じたクロック信号により規定することができる。例えば、フレーム周波数が６０Ｈｚである場合、タイミングコントローラ１５ａはフレームメモリ１６ａから表示データＶ１ａを１秒間に６０回読み出すことができ、タイミングコントローラ１５ｂはフレームメモリ１６ｂから表示データＶ１ｂを１秒間に６０回読み出すことができる。
【００６６】
フレームメモリ１６ａは、表示データＶ１ａを保持する機能を有する回路である。フレームメモリ１６ｂは、表示データＶ１ｂを保持する機能を有する回路である。
【００６７】
ソースドライバ１７ａは、タイミングコントローラ１５ａから受信した表示データＶ１ａをＤ／Ａ変換し、配線Ｓ１を介して画素１９ａに送信する機能を有する回路である。ソースドライバ１７ｂは、タイミングコントローラ１５ｂから受信した表示データＶ１ｂをＤ／Ａ変換し、配線Ｓ２を介して画素１９ｂに送信する機能を有する回路である。
【００６８】
ゲートドライバ１８ａは、配線Ｇ１を介して、画素１９ａに選択信号を供給する機能を有する回路である。ゲートドライバ１８ｂは、配線Ｇ２を介して、画素１９ｂに選択信号を供給する機能を有する回路である。
【００６９】
画素１９ａは、表示データＶ１ａに対応する画像を表示する機能を有する。画素１９ｂは、表示データＶ１ｂに対応する画像を表示する機能を有する。
【００７０】
表示装置１０は、表示部を２個有し、これに合わせてＩＣも２個有している。つまり、タイミングコントローラと、フレームメモリと、ソースドライバと、ゲートドライバと、をそれぞれ２個ずつ有している。これにより、表示部１４ａと表示部１４ｂを独立して制御することができ、例えば表示部１４ａと表示部１４ｂに異なる画像を表示させることができる。例えば、演算回路１１により生成された表示データに対応する画像のうち、カラーの領域は表示部１４ａに表示させ、グレースケールの領域は表示部１４ｂに表示させることができる。また、例えばカラーの領域を表示部１４ａおよび表示部１４ｂの両方に表示させ、グレースケールの領域を表示部１４ｂのみにより表示させることができる。また、例えばカラーの領域を表示部１４ａのみにより表示させ、グレースケールの領域を表示部１４ａおよび表示部１４ｂの両方により表示させることができる。
【００７１】
なお、詳細は後述するが、表示部１４ａに表示させる画像および表示部１４ｂに表示させる画像は、例えばフォトセンサ１２により検出される照度に基づいて制御することができる。また、表示装置１０は、表示部１４ａに表示させる画像および表示部１４ｂに表示させる画像を、外光の照度によらず任意に切り替える機能を有してもよい。
【００７２】
図１（Ａ）では、表示部１４ａと表示部１４ｂは積層されていないが、実際は図２に示すように表示部１４ａと表示部１４ｂは積層されている。したがって、画素１９ａと画素１９ｂは積層されている。本明細書等では、図２に示すように積層された１組の画素１９ａおよび画素１９ｂを画素１９と呼んでいる。なお、図２では、表示部１４ａ、表示部１４ｂ、画素１９ａおよび画素１９ｂ以外の要素は省略されている。また、図２では表示部１４ａの上方に表示部１４ｂが設けられているが、表示部１４ａの下方に表示部１４ｂを設けてもよい。
【００７３】
図１（Ａ）に示す構成の表示装置１０では、ＩＣ１３ａと、ＩＣ１３ｂと、の２個のＩＣを有しているが、図３に示すように、ＩＣをＩＣ１３の１個のみ有する構成としてもよい。当該構成のＩＣ１３は、タイミングコントローラ１５と、フレームメモリ１６ａと、フレームメモリ１６ｂと、ソースドライバ１７ａと、ソースドライバ１７ｂと、ゲートドライバ１８ａと、ゲートドライバ１８ｂと、を有する。つまり、タイミングコントローラを１個のみ有する構成である。これにより、ＩＣが占める面積を減少させることができ、表示装置１０を小型化することができる。
【００７４】
なお、タイミングコントローラ１５は、演算回路１１、フレームメモリ１６ａ、フレームメモリ１６ｂ、ソースドライバ１７ａ、ソースドライバ１７ｂ、ゲートドライバ１８ａおよびゲートドライバ１８ｂと電気的に接続されている。また、タイミングコントローラ１５は、図１（Ａ）に示す構成の表示装置１０のタイミングコントローラ１５ａが有する機能およびタイミングコントローラ１５ｂが有する機能を有する。
【００７５】
図４（Ａ）は副画素１９ａ（Ｒ）、副画素１９ａ（Ｇ）、副画素１９ａ（Ｂ）、副画素１９ａ（Ｗ）など、画素１９ａが有する副画素の構成例を示す回路図である。当該副画素は、第１の表示素子２０、トランジスタ２１、トランジスタ２２および容量素子２３などを有する。第１の表示素子２０は前述のように発光素子とすることができる。なお、トランジスタ２１は、スイッチング機能を有していればトランジスタに限らず任意の素子を用いることができる。
【００７６】
トランジスタ２１のゲートは配線Ｇ１と電気的に接続され、トランジスタ２１のソースまたはドレインの一方は配線Ｓ１と電気的に接続され、トランジスタ２１のソースまたはドレインの他方は容量素子２３の一方の電極およびトランジスタ２２のゲートと電気的に接続されている。容量素子２３の他方の電極は配線ＡＮＯＤＥと電気的に接続されている。トランジスタ２２のソースまたはドレインの一方は配線ＡＮＯＤＥと電気的に接続され、トランジスタ２２のソースまたはドレインの他方は第１の表示素子２０の一方の電極と電気的に接続されている。第１の表示素子２０の他方の電極は配線ＶＣＯＭ１と電気的に接続されている。なお、トランジスタ２１のソースまたはドレインの他方、容量素子２３の一方の電極およびトランジスタ２２のゲートと電気的に接続されているノードをノードＮ１とする。
【００７７】
図４（Ａ）では、トランジスタ２２が半導体を挟む２つのゲートを有し、これらが電気的に接続されている例を示している。これにより、トランジスタ２２が流すことのできる電流を増大させることができる。
【００７８】
配線Ｇ１には、選択信号としてトランジスタ２１を導通状態または非導通状態に制御する信号を与えることができる。配線Ｓ１には、表示データＶ１ａに対応し、トランジスタ２２の導通状態を制御する信号を与えることができる。つまり、トランジスタ２１を導通状態にすることにより、ノードＮ１の電位を表示データＶ１ａに対応する電位である配線Ｓ１の電位とすることができる。これにより、画素１９ａに表示データＶ１ａを書き込むことができる。また、画素１９ａに表示データＶ１ａが書き込まれた状態でトランジスタ２１を非導通状態とすることにより、ノードＮ１の電位を保持することができる。つまり、画素１９ａに書き込まれた表示データＶ１ａを保持することができる。
【００７９】
配線ＶＣＯＭ１および配線ＡＮＯＤＥには、第１の表示素子２０が発光する電位差が生じる電位をそれぞれ与えることができる。なお、配線ＶＣＯＭ１の電位および配線ＡＮＯＤＥの電位の一方または両方を制御することにより、第１の表示素子２０の一方の電極と他方の電極の電位差を制御することができる。これにより、第１の表示素子２０により表示される画像の輝度を制御することができる。
【００８０】
第１の表示素子２０の一方の電極と他方の電極の電位差が大きくなると、第１の表示素子２０に流れる電流が大きくなるため、第１の表示素子２０により表示される画像の輝度が高くなる。つまり、配線ＶＣＯＭ１の電位と、配線ＡＮＯＤＥの電位と、の電位差を大きくすることにより、第１の表示素子２０により表示される画像の輝度が高くなる。一方、第１の表示素子２０の一方の電極と他方の電極の電位差が小さくなると、第１の表示素子２０により表示される画像の輝度が低くなる。つまり、配線ＶＣＯＭ１の電位と、配線ＡＮＯＤＥの電位と、の電位差を小さくすることにより、第１の表示素子２０により表示される画像の輝度が低くなる。
【００８１】
また、配線Ｓ１の電位を制御することにより、第１の表示素子２０により表示される画像の輝度を制御してもよい。配線Ｓ１の電位が大きくなると、第１の表示素子２０に流れる電流が大きくなるため、第１の表示素子２０により表示される画像の輝度が高くなる。一方、配線Ｓ１の電位が小さくなると、第１の表示素子２０に流れる電流が小さくなるため、第１の表示素子２０により表示される画像の輝度が低くなる。以上より、例えば表示データＶ１ａに対応する電位に定電位を加減算することにより、第１の表示素子２０により表示される画像の輝度を制御することができる。または、例えば表示データＶ１ａに対応する電位に定数を乗除することにより、第１の表示素子２０により表示される画像の輝度を制御することができる。
【００８２】
なお、配線ＶＣＯＭ１の電位、配線ＡＮＯＤＥの電位および配線Ｓ１の電位は、例えば図１（Ａ）に示すタイミングコントローラ１５ａ、または図３に示すタイミングコントローラ１５により制御することができる。または、配線ＶＣＯＭ１および配線ＡＮＯＤＥの電位は、図１（Ａ）および図３に図示しない回路により制御してもよい。
【００８３】
図４（Ｂ）は画素１９ｂの構成例を示す回路図である。画素１９ｂは、第２の表示素子３０、トランジスタ３１、および容量素子３２などを有する。第２の表示素子３０は前述のように液晶素子とすることができる。なお、トランジスタ３１は、スイッチング機能を有していればトランジスタに限らず任意の素子を用いることができる。
【００８４】
トランジスタ３１のゲートは配線Ｇ２と電気的に接続され、トランジスタ３１のソースまたはドレインの一方は配線Ｓ２と電気的に接続され、トランジスタ３１のソースまたはドレインの他方は容量素子３２の一方の電極および第２の表示素子３０の一方の電極と電気的に接続されている。容量素子３２の他方の電極は配線ＣＳＣＯＭと電気的に接続されている。第２の表示素子３０の他方の電極は配線ＶＣＯＭ２と電気的に接続されている。なお、トランジスタ３１のソースまたはドレインの他方、容量素子３２の一方の電極および第２の表示素子３０の一方の電極が電気的に接続されているノードをノードＮ２とする。
【００８５】
配線Ｇ２には、選択信号としてトランジスタ３１を導通状態または非導通状態に制御する信号を与えることができる。配線Ｓ２には、表示データＶ１ｂに対応し、第２の表示素子３０が有する液晶の配向状態を制御する信号を与えることができる。つまり、トランジスタ３１を導通状態にすることにより、ノードＮ２の電位を表示データＶ１ｂに対応する電位である配線Ｓ２の電位とすることができる。これにより、画素１９ｂに表示データＶ１ｂを書き込むことができる。また、画素１９ｂに表示データＶ１ｂが書き込まれた状態でトランジスタ３１を非導通状態とすることにより、ノードＮ２の電位を保持することができる。つまり、画素１９ｂに書き込まれた表示データＶ１ｂを保持することができる。
【００８６】
なお、配線ＶＣＯＭ２および配線ＣＳＣＯＭには、所定の電位を与えることができる。
【００８７】
画素１９ｂが有するトランジスタ３１には、チャネル形成領域に酸化物半導体を有するトランジスタ（以下、ＯＳトランジスタともいう）を用いることが好ましい。酸化物半導体は、詳細は後述するが、シリコンなどの半導体よりもエネルギーギャップが大きく、また、キャリア密度を低くすることができるため、ＯＳトランジスタのオフ電流は極めて小さい。そのため、トランジスタ３１にＯＳトランジスタを用いた場合、チャネル形成領域にシリコンを有するトランジスタ（以下、Ｓｉトランジスタともいう）などを用いる場合と比較して、ノードＮ２の電位を長期間にわたって保持することができる。これにより、画素１９ｂに表示データＶ１ｂの再書き込みを行う動作であるリフレッシュ動作の頻度を減らすことができ、表示装置１０の消費電力を低減することができる。
【００８８】
また、画素１９ａが有するトランジスタ２１にＯＳトランジスタを用いてもよい。この場合、トランジスタ２１にＳｉトランジスタなどを用いる場合と比較して、ノードＮ１の電位を長期間にわたって保持することができる。これにより、画素１９ａに表示データＶ１ａの再書き込みを行う動作であるリフレッシュ動作の頻度を減らすことができ、表示装置１０の消費電力を低減することができる。
【００８９】
また、画素１９ａが有するトランジスタ２２にＯＳトランジスタを用いてもよい。トランジスタ２２の他、前述のトランジスタ２１およびトランジスタ３１にＯＳトランジスタを用いることにより、画素１９が有するトランジスタをすべて同一の層に形成することができる。これにより、表示装置１０の作製工程を簡略化することができる。
【００９０】
次に、表示装置１０の動作方法の一例について、図５（Ａ）に示すフローチャートなどを用いて説明する。
【００９１】
まず、演算回路１１により表示データＶ１を生成する（ステップＳ０１）。ここで、表示データＶ１は、表示部１４ａにより表示される画像に対応する表示データＶ１ａおよび表示部１４ｂにより表示される画像に対応する表示データＶ１ｂの元になる表示データである。次に、演算回路１１により表示データＶ１をスキャンし、カラーの領域およびグレースケールの領域を検出する（ステップＳ０２）。カラーの領域およびグレースケールの領域の検出方法の具体例については後述する。
【００９２】
次に、フォトセンサ１２により外光の照度を検出する（ステップＳ０３）。フォトセンサ１２により検出された外光の照度に応じて表示データＶ１ａおよび表示データＶ１ｂを生成する。
【００９３】
図５（Ｂ）は、表示データＶ１のカラーの領域を表示する表示部について説明するフローチャートである。図５（Ｂ）に示すように、ステップＳ０３により検出された外光の照度が照度Ｅ１以上であるか否かを判定し（ステップＳ１１）、照度Ｅ１以上である場合はカラーの領域を表示部１４ａおよび表示部１４ｂにより表示する（ステップＳ１２）。つまり、表示データＶ１ａおよび表示データＶ１ｂの両方に、表示データＶ１のカラーの領域に関する情報が含まれる。一方、ステップＳ０３により検出された外光の照度が照度Ｅ１未満である場合はカラーの領域を表示部１４ａのみにより表示する（ステップＳ１３）。つまり、表示データＶ１ａにのみ表示データＶ１のカラーの領域に関する情報が含まれる。
【００９４】
カラーの領域を表示部１４ａおよび表示部１４ｂにより表示する場合、表示データＶ１ｂを生成する前に、表示データＶ１のカラーの領域をグレースケールの領域に変換することが好ましい。例えば、表示データＶ１をもとに表示データＶ１ａを生成後、表示データＶ１のカラーの領域をグレースケールの領域に変換し、グレースケールに変換後の表示データＶ１をもとに表示データＶ１ｂを生成することが好ましい。なお、表示データＶ１におけるカラーの領域のグレースケールへの変換は、例えば演算回路１１により行うことができる。
【００９５】
カラーの領域では色相を表す各色の階調値が異なっているが、グレースケールの領域では色相を表す各色の階調値がすべて等しい。そこで、例えば各色の階調値を所定の計算式によりすべて等しくすることによりグレースケールに変換することができる。例えば、ＮＴＳＣ（Ｎａｔｉｏｎａｌ  Ｔｅｌｅｖｉｓｉｏｎ  Ｓｙｓｔｅｍ  Ｃｏｍｍｉｔｔｅｅ）加重平均法により、表示データＶ１をグレースケールの表示データに変換することができる。ＮＴＳＣ加重平均法を用いることにより、心理物理量と呼ばれる、色の違いによって人間が感じる明度の違いを考慮してグレースケールの表示データに変換することができる。例えば、赤色（Ｒ）、緑色（Ｇ）および青色（Ｂ）の３色で色相を表す場合、グレースケール変換後の各色の階調値Ｙは例えば式（１）により計算し、小数第一位を四捨五入することで求めることができる。なお、グレースケール変換前の赤色の階調値をＲ、グレースケール変換前の緑色の階調値をＧ、グレースケール変換前の青色の階調値をＢとする。
【００９６】
【数１】
2017227888.tif 000003
【００９７】
例えば、色相を赤色２５６階調（階調値０乃至２５５）、緑色２５６階調（階調値０乃至２５５）および青色２５６階調（階調値０乃至２５５）で表す場合において、例えば、Ｒ＝２００、Ｇ＝１５０、Ｂ＝１００の領域を式（１）によりグレースケールに変換する場合、グレースケール変換後の階調値Ｙは式（２）に示すように求められる。つまり、グレースケール変換後は、Ｒ＝Ｇ＝Ｂ＝１５９となる。
【００９８】
【数２】
2017227888.tif 000004
【００９９】
なお、式（２）では、階調値Ｙの計算値を小数第一位で四捨五入したが、階調値Ｙの計算値は小数第一位以下を切り捨ててもよいし、小数第一位以下を切り上げてもよい。例えば、式（２）に示す場合において、階調値Ｙの計算値を小数第一位以下切り上げる場合、階調値Ｙは１６０となる。
【０１００】
また、ＮＴＳＣ加重平均法を用いずにカラーの領域をグレースケールの領域に変換してもよい。例えば、式（３）によりカラーの領域をグレースケールの領域に変換することができる。
【０１０１】
【数３】
2017227888.tif 000005
【０１０２】
なお、表示部１４ｂが着色層を有するなどしてカラー表示を行う機能を有する場合、例えば外光の照度が規定値以上である場合は、カラーの領域を表示部１４ｂにのみ表示してもよい。当該規定値は、照度Ｅ１を超えることが好ましい。
【０１０３】
図５（Ｃ）は、表示データＶ１のグレースケールの領域を表示する表示部について説明するフローチャートである。ステップＳ０３により検出された外光の照度が照度Ｅ’１以上であるか否かを判定し（ステップＳ２１）、照度Ｅ’１以上である場合はグレースケールの領域を表示部１４ｂのみにより表示する（ステップＳ２２）。つまり、表示データＶ１ｂにのみ表示データＶ１のグレースケールの領域に関する情報が含まれる。また、ステップＳ０３により検出された外光の照度が照度Ｅ’１未満である場合は、グレースケールの領域を表示部１４ａおよび表示部１４ｂにより表示する（ステップＳ２３）。つまり、表示データＶ１ａおよび表示データＶ１ｂの両方に、表示データＶ１のグレースケールの領域に関する情報が含まれる。
【０１０４】
表示部１４ａによりグレースケールの領域を表示する場合、図１（Ｃ）、（Ｄ）に示す副画素１９ａ（Ｗ）のみにより表示を行ってもよい。これにより、表示装置１０の消費電力を低減することができる。
【０１０５】
表示部１４ａおよび表示部１４ｂによる表示を行った後、図５（Ａ）に示すステップＳ０１乃至ステップＳ０３の動作を行い、再び図５（Ｂ）、（Ｃ）に示すように外光の照度に応じて表示部１４ａおよび表示部１４ｂによる表示を行う。
【０１０６】
なお、図５（Ｃ）に示す照度Ｅ’１は、図５（Ｂ）に示す照度Ｅ１以上でもよいし、照度Ｅ１未満でもよい。また、照度Ｅ１および照度Ｅ’１は任意に変更できるようにすることができる。
【０１０７】
図５（Ａ）、（Ｂ）、（Ｃ）に示す動作方法により表示装置１０を動作させることにより、表示装置１０は外光が暗くても鮮やかな表示を行うことができ、さらに外光が明るい場合は表示装置１０の消費電力を極めて小さくすることができる。
【０１０８】
なお、図５（Ｃ）において外光の照度が照度Ｅ’１未満であった場合、図５（Ｄ）に示すように外光の照度が照度Ｅ’２以上であるか否かの判定をさらに行ってもよい（ステップＳ２５）。なお、照度Ｅ’２は照度Ｅ’１未満とする。また、照度Ｅ’２は任意に変更できるようにすることができる。
【０１０９】
ステップＳ０３により検出された外光の照度が照度Ｅ’１未満かつ照度Ｅ’２以上である場合は、グレースケールの領域を表示部１４ａおよび表示部１４ｂにより表示する（ステップＳ２３）。つまり、表示データＶ１ａおよび表示データＶ１ｂの両方に、表示データＶ１のグレースケールの領域に関する情報が含まれる。さらに、ステップＳ０３により検出された外光の照度が照度Ｅ’２未満である場合は、グレースケールの領域を表示部１４ａのみにより表示する（ステップＳ２６）。つまり、表示データＶ１ａにのみ表示データＶ１のグレースケールの領域に関する情報が含まれる。
【０１１０】
図５（Ｄ）に示す動作方法により表示装置１０を動作させることにより、外光が暗い場合であっても、グレースケールの領域を高い明度かつ高いコントラストで表示することができる。
【０１１１】
また、フォトセンサ１２による外光の照度の検出を行わなくてもよい。この場合、例えばカラーの領域を表示部１４ａのみにより表示し、グレースケールの領域を表示部１４ｂのみにより表示することが好ましい。これにより、カラーの領域は鮮やかな表示を行うことができ、グレースケールの領域は低消費電力で表示を行うことができる。また、フォトセンサ１２を設けない構成とすることができるので、表示装置１０の作製工程を簡略化することができる。
【０１１２】
次に、図５（Ａ）に示すステップＳ０２の具体的な動作例について説明する。図６は、図５（Ａ）に示すステップＳ０２の具体的な動作例を示したフローチャートである。図７（Ａ）乃至（Ｈ）および図８（Ａ）乃至（Ｆ）は、図６に示す手順で演算回路１１を動作させる場合の、表示データＶ１の状態を示した図である。
【０１１３】
まず、演算回路１１により生成された表示データＶ１を図７（Ａ）に示すようにｎ行ｍ列（ｎおよびｍは自然数）のマトリクス状の領域４０に分割する（ステップＳ０２−０１）。なお、図７（Ａ）などに示す表示データＶ１では、ハッチングを付した領域４０をグレースケールの領域とし、ハッチングを付していない領域４０をカラーの領域とする。
【０１１４】
本明細書等において、ｂ行目かつａ列目（ｂおよびａは自然数）の領域４０を領域４０（ａ，ｂ）と表記する。また、領域４０（ａ，ｂ）と表記した場合、（ａ，ｂ）を領域４０の座標と呼ぶ場合がある。
【０１１５】
表示データＶ１は、表示部１４が有する画素１９と対応するように分割することができる。例えば、１個の画素１９につき１個の領域４０とすることができる。例えば、行方向に８０００個かつ列方向に４０００個の画素１９が表示部１４に設けられている場合、表示データＶ１は行方向に８０００個かつ列方向に４０００個の領域４０に分割することができる。
【０１１６】
次に、マトリクス状の領域４０に分割した表示データＶ１についてラスタスキャンを行うことにより、グレースケールであり、かつラベリングがされていない領域４０を検出する（ステップＳ０２−０２）。本明細書等においてラスタスキャンとは、図７（Ｂ）の矢印で示すように、初めに例えば領域４０（１，１）がグレースケールであり、かつラベリングがされていない領域であるか否かを判定し、同様の判定を同一行のすべての領域４０について順に行い、その後次の行の領域４０について同様の判定を行う動作を示す。なお、ラベリングについては後述するが、グレースケールの領域４０にラベルを付す動作を示す。
【０１１７】
領域４０がグレースケールの領域であるか否の判定は、当該判定を行う領域４０の色相を表す各色の階調値をもとに行うことができる。例えば領域４０の色相を赤色、緑色および青色の３色で表す場合、赤色（Ｒ）、緑色（Ｇ）および青色（Ｂ）の階調値がすべて等しい領域４０をグレースケールの領域とすることができる。例えば、領域４０の色相を赤色２５６階調（階調値０乃至２５５）、緑色２５６階調（階調値０乃至２５５）および青色２５６階調（階調値０乃至２５５）で表す場合、例えばＲ＝２００、Ｇ＝２００、Ｂ＝２００の領域４０はグレースケールの領域とすることができる。また、例えばＲ＝２００、Ｇ＝２００、Ｂ＝１００の領域４０はグレースケールの領域でない、つまりカラーの領域とすることができる。
【０１１８】
なお、領域４０の色相を表す各色の階調値が完全に等しい場合だけでなく、各色の階調値が近い場合でも当該領域４０をグレースケールの領域とすることができる。例えば、領域４０の色相を表す各色のうち、最も階調値が高い色の階調値と、最も階調値が低い色の階調値との差が規定値以下である場合、当該領域４０をグレースケールの領域とすることができる。例えば、上記と同様に領域４０の色相を例えば赤色２５６階調、緑色２５６階調および青色２５６階調で表す場合、３色の中で最も階調値が高い色の階調値と、最も階調値が低い色の階調値と、の差が１０以下である場合は、当該領域４０をグレースケールの領域とすることができる。この場合、例えばＲ＝２００、Ｇ＝１９６、Ｂ＝１９２の領域４０はグレースケールの領域とすることができる。
【０１１９】
グレースケールであり、かつラベリングがされていない領域４０を検出したら（ステップＳ０２−０３）、当該領域４０の座標を記憶し、ラスタスキャンを中断する（ステップＳ０２−０４）。ラスタスキャンを中断した領域４０を領域４０（ｐ，ｑ）とする。次に、領域４０（ｐ，ｑ）にラベリングを行う（ステップＳ０２−０５）。なお、ステップＳ０２−０４とステップＳ０２−０５は互いに順番を入れ替えることができる。
【０１２０】
図７（Ａ）乃至（Ｈ）および図８（Ａ）乃至（Ｆ）等、表示データＶ１を表す図面について、“Ｒ”と付された領域は、ラベリング済の領域を表す。
【０１２１】
次に、領域４０（ｐ，ｑ）を中心として８近傍探索を行うことにより、グレースケールであり、かつラベリングがされていない領域４０を検出する（ステップＳ０２−０６）。８近傍探索では、中心とした領域４０の周辺８方向に隣接した領域４０について、グレースケールであり、かつラベリングがされていない領域４０であるか否かを規定の順番で判定する。つまり、領域４０（ｐ，ｑ）を８近傍探索の中心とした場合、領域４０（ｐ−１，ｑ−１）、領域４０（ｐ，ｑ−１）、領域４０（ｐ＋１，ｑ−１）、領域４０（ｐ−１，ｑ）、領域４０（ｐ＋１，ｑ）、領域４０（ｐ−１，ｑ＋１）、領域４０（ｐ，ｑ＋１）および領域４０（ｐ＋１，ｑ＋１）の８個の領域４０を８近傍の領域４０とし、グレースケールであり、かつラベリングがされていない領域４０であるか否かを規定の順番で判定する。例えば、８近傍探索の中心となる領域４０についてグレースケールであり、かつラベリングがされていない領域であるか否かの判定を行う直前に注目領域であった領域４０から時計回りに、グレースケールであり、かつラベリングがされていない領域であるか否かの判定を行うことができる。また、直前に注目領域であった領域４０から反時計回りに、グレースケールであり、かつラベリングがされていない領域であるか否かの判定を行ってもよい。
【０１２２】
本明細書等において、注目領域とはラスタスキャンによりグレースケールであり、かつラベリングがされていない領域であるか否かの判定を行う領域、または８近傍探索の中心となる領域を示す。
【０１２３】
図７（Ｃ）に、領域４０（ｐ，ｑ）にラベリングを行った直後の、領域４０（ｐ，ｑ）を中心とした８近傍の領域４０を示す。なお、図７（Ｃ）において付された番号は、８近傍探索において、グレースケールであり、かつラベリングがされていない領域４０であるか否かの判定を行う順番の一例を表す。なお、他の図においても、判定を行う順番の一例などを表すために番号を付す場合がある。
【０１２４】
領域４０（ｐ，ｑ）についてグレースケールであり、かつラベリングがされていない領域であるか否かの判定を行う直前には、領域４０（ｐ−１，ｑ）について同様の判定を行った。つまり、領域４０（ｐ，ｑ）についてグレースケールであり、かつラベリングがされていない領域であるか否かの判定を行う直前には、領域４０（ｐ−１，ｑ）が注目領域であった。したがって、例えば領域４０（ｐ−１，ｑ）から時計回りに判定を行うことができる。つまり、例えば図７（Ｃ）に示すように、領域４０（ｐ−１，ｑ−１）を８近傍探索の開始地点として、領域４０（ｐ，ｑ−１）、領域４０（ｐ＋１，ｑ−１）、領域４０（ｐ＋１，ｑ）の順に判定を行うことができる。なお、領域４０（ｐ，ｑ）についてグレースケールであり、かつラベリングがされていない領域であるか否かの判定を行う直前に注目領域であった領域４０（ｐ−１，ｑ）は、８近傍探索の開始地点としないことが好ましいが、８近傍探索の開始地点としてもよい。
【０１２５】
８近傍探索においてグレースケールであり、かつラベリングがされていない領域４０が検出された場合、ステップＳ０２−０５に示すように当該領域４０にラベリングを行い、８近傍探索を終了する。図７（Ｃ）に示すように、領域４０（ｐ−１，ｑ−１）、領域４０（ｐ，ｑ−１）および領域４０（ｐ＋１，ｑ−１）はグレースケールの領域ではなく、領域４０（ｐ＋１，ｑ−１）の次に判定を行う領域４０（ｐ＋１，ｑ）はグレースケールであり、かつラベリングがされていない領域である。したがって、領域４０（ｐ＋１，ｑ）にラベリングを行い、領域４０（ｐ，ｑ）を中心とした８近傍探索を終了する。図７（Ｄ）に、領域４０（ｐ＋１，ｑ）にラベリングを行った後の表示データＶ１の状態を示す。
【０１２６】
次に、ステップＳ０２−０６に示すように、直前のステップＳ０２−０５においてラベリングを行った領域４０（ｐ＋１，ｑ）を中心として８近傍探索を行うことにより、グレースケールであり、かつラベリングがされていない領域４０を検出する。図７（Ｅ）に、図７（Ｄ）の状態における、領域４０（ｐ＋１，ｑ）を中心とした８近傍の領域４０を示す。
【０１２７】
領域４０（ｐ＋１，ｑ）についてグレースケールであり、かつラベリングがされていない領域であるか否かの判定を行う直前には、領域４０（ｐ，ｑ）が８近傍探索の中心となる領域であった。つまり、領域４０（ｐ＋１，ｑ）についてグレースケールであり、かつラベリングがされていない領域であるか否かの判定を行う直前には、領域４０（ｐ，ｑ）が注目領域であった。したがって、例えば領域４０（ｐ，ｑ）から時計回りに判定を行うことができる。つまり、例えば図７（Ｅ）に示すように、領域４０（ｐ，ｑ−１）を８近傍探索の開始地点として、領域４０（ｐ＋１，ｑ−１）、領域４０（ｐ＋２，ｑ−１）、領域４０（ｐ＋２，ｑ）、領域４０（ｐ＋２，ｑ＋１）の順に判定を行うことができる。
【０１２８】
図７（Ｅ）に示すように、領域４０（ｐ，ｑ−１）、領域４０（ｐ＋１，ｑ−１）、領域４０（ｐ＋２，ｑ−１）および領域４０（ｐ＋２，ｑ）はグレースケールの領域ではなく、領域４０（ｐ＋２，ｑ）の次に判定を行う領域４０（ｐ＋２，ｑ＋１）はグレースケールであり、かつラベリングがされていない領域である。したがって、ステップＳ０２−０５に示すように、領域４０（ｐ＋２，ｑ＋１）にラベリングを行い、領域４０（ｐ＋１，ｑ）を中心とした８近傍探索を終了する。図７（Ｆ）に、領域４０（ｐ＋２，ｑ＋１）にラベリングを行った後の表示データＶ１の状態を示す。
【０１２９】
次に、ステップＳ０２−０６に示すように、直前のステップＳ０２−０５によりラベリングを行った領域４０（ｐ＋２，ｑ＋１）を中心として８近傍探索を行うことにより、グレースケールであり、かつラベリングがされていない領域４０を検出する。図７（Ｇ）に、図７（Ｆ）の状態における、領域４０（ｐ＋２，ｑ＋１）を中心とした８近傍の領域４０を示す。
【０１３０】
領域４０（ｐ＋２、ｑ＋１）についてグレースケールであり、かつラベリングがされていない領域であるか否かの判定を行う直前には、領域４０（ｐ＋１，ｑ）が８近傍探索の中心となる領域であった。つまり、領域４０（ｐ＋２、ｑ＋１）についてグレースケールであり、かつラベリングがされていない領域であるか否かの判定を行う直前には、領域４０（ｐ＋１，ｑ）が注目領域であった。したがって、例えば領域４０（ｐ＋１，ｑ）から時計回りに判定を行うことができる。つまり、例えば図７（Ｇ）に示すように、領域４０（ｐ＋２，ｑ）を８近傍探索の開始地点として、領域４０（ｐ＋３，ｑ）、領域４０（ｐ＋３，ｑ＋１）の順に判定を行うことができる。
【０１３１】
図７（Ｇ）に示すように、領域４０（ｐ＋２，ｑ）および領域４０（ｐ＋３，ｑ）はグレースケールの領域ではなく、領域４０（ｐ＋３，ｑ）の次に判定を行う領域４０（ｐ＋３，ｑ＋１）はグレースケールであり、かつラベリングがされていない領域である。したがって、ステップＳ０２−０５に示すように領域４０（ｐ＋３，ｑ＋１）にラベリングを行い、領域４０（ｐ＋２，ｑ＋１）を中心とした８近傍探索を終了する。図７（Ｈ）に、領域４０（ｐ＋３，ｑ＋１）にラベリングを行った後の表示データＶ１の状態を示す。
【０１３２】
ステップＳ０２−０５およびステップＳ０２−０６を繰り返し、グレースケールの領域４０にラベリングを行っていく。図８（Ａ）に、領域４０（ｐ−１，ｑ＋１）にラベリングを行った直後の表示データＶ１の状態を示す。図８（Ａ）において、矢印はラベリングを行った順番を示す。
【０１３３】
図８（Ａ）の状態から、ステップＳ０２−０６に示すように、領域４０（ｐ−１，ｑ＋１）を中心として８近傍探索を行うことにより、グレースケールであり、かつラベリングがされていない領域４０を検出する。図８（Ｂ）に、図８（Ａ）の状態における、領域４０（ｐ−１，ｑ＋１）を中心とした８近傍の領域４０を示す。
【０１３４】
領域４０（ｐ−１，ｑ＋１）についてグレースケールであり、かつラベリングがされていない領域であるか否かの判定を行う直前には、領域４０（ｐ−１，ｑ＋２）が８近傍探索の中心となる領域であった。つまり領域４０（ｐ−１，ｑ＋１）についてグレースケールであり、かつラベリングがされていない領域であるか否かの判定を行う直前には、領域４０（ｐ−１，ｑ＋２）が注目領域であった。したがって、例えば領域４０（ｐ−１，ｑ＋２）から時計回りに判定を行うことができる。つまり、例えば図８（Ｂ）に示すように、領域４０（ｐ−２，ｑ＋２）を８近傍探索の開始地点として、領域４０（ｐ−２，ｑ＋１）、領域４０（ｐ−２，ｑ）、領域４０（ｐ−１，ｑ）、領域４０（ｐ，ｑ）、領域４０（ｐ，ｑ＋１）の順に判定を行うことができる。
【０１３５】
図８（Ｂ）に示すように、領域４０（ｐ−２，ｑ＋２）、領域４０（ｐ−２，ｑ＋１）、領域４０（ｐ−２，ｑ）および領域４０（ｐ−１，ｑ）はグレースケールの領域ではない。また、領域４０（ｐ，ｑ）はグレースケールの領域であるが既にラベリングされている。一方、領域４０（ｐ，ｑ）の次に判定を行う領域４０（ｐ，ｑ＋１）はグレースケールであり、かつラベリングがされていない領域である。したがって、ステップＳ０２−０５に示すように領域４０（ｐ，ｑ＋１）にラベリングを行い、領域４０（ｐ−１，ｑ＋１）を中心とした８近傍探索を終了する。図８（Ｃ）に、領域４０（ｐ，ｑ＋１）にラベリングを行った後の表示データＶ１の状態を示す。
【０１３６】
ステップＳ０２−０５およびステップＳ０２−０６を繰り返し、グレースケールの領域４０にラベリングを行っていく。図８（Ｄ）の状態になった場合、最後にラベリングを行った領域４０を中心として８近傍探索を行っても、グレースケールであり、かつラベリングがされていない領域は検出されない（ステップＳ０２−０７）。なお、図８（Ｄ）において、矢印はラベリングを行った順番を示す。この場合、ステップＳ０２−０４においてラスタスキャンを中断した領域からラスタスキャンを再開する（ステップＳ０２−０８）。つまり、図８（Ｅ）の矢印で示すように、領域４０（ｐ，ｑ）からラスタスキャンを再開する。これにより、グレースケールであり、かつラベリングがされていない領域４０を検出する。当該領域４０を検出したら、ステップＳ０２−０４乃至ステップＳ０２−０６の動作を行う。８近傍探索によりグレースケールであり、かつラベリングがされていない領域４０が検出されなくなったら、ステップＳ０２−０８に示すように、ラスタスキャンを中断した領域からラスタスキャンを再開する。
【０１３７】
以上に示す動作により、図８（Ｆ）に示すようにすべての領域４０についてラスタスキャンを行ったらステップＳ０２を終了する（ステップＳ０２−０９およびステップＳ０２−１０）。これにより、ラベルが付された領域４０をグレースケールの領域とし、ラベルが付されていない領域４０をカラーの領域とすることができる。
【０１３８】
演算回路１１は、ラスタスキャンを中断してからラスタスキャンを再開するまでにラベリングを行った領域４０の個数をカウントする機能を有してもよい。図９は、ラスタスキャンを中断してからラスタスキャンを再開するまでにラベリングを行った領域４０の個数をカウントする場合の、図５（Ａ）に示すステップＳ０２の具体的な動作を示したフローチャートである。図９に示す動作では、変数ＮＲおよびカウンタを用いる。なお、カウンタは、例えば、配列変数ＣＲ［０］乃至配列変数ＣＲ［ｔ］（ｔは自然数）から構成される配列とすることができる。
【０１３９】
図９に示すように、ステップＳ０２−０１において表示データＶ１をマトリクス状の領域４０に分割後、変数ＮＲおよび、カウンタを初期化する（ステップＳ０２−０１ａ）。ここで、変数ＮＲを初期化するとは、例えば変数ＮＲの値を０とすることを意味する。また、カウンタを初期化するとは、例えば配列変数ＣＲ［０］乃至配列変数ＣＲ［ｔ］のすべての値を０とすることを意味する。
【０１４０】
また、グレースケールであり、かつラベリングがされていない領域４０が検出された場合は、ステップＳ０２−０５において、当該領域４０に変数ＮＲをラベル番号としたラベルを付すことによりラベリングを行う。その後、例えば配列変数ＣＲ［ＮＲ］をインクリメントすることにより、変数ＮＲをラベル番号としたラベルを付した領域４０の個数をカウントする（ステップＳ０２−０５ａ）。なお、図９において、ＣＲ［ＮＲ］＋＋は、配列変数ＣＲ［ＮＲ］をインクリメントすることを表す。また、インクリメントとは、変数の値を１増やすことを意味する。
【０１４１】
さらに、８近傍探索によってグレースケールであり、かつラベリングがされていない領域４０が検出されなくなった場合、変数ＮＲをインクリメントした後（ステップＳ０２−０７ａ）、ステップＳ０２−０８に示すように、ラスタスキャンを中断した領域からラスタスキャンを再開する。なお、図９において、ＮＲ＋＋は、変数ＮＲをインクリメントすることを表す。以上が図９に示す動作の、図６に示す動作との相違点である。
【０１４２】
図９に示す手順で図５に示すステップＳ０２を行った後の表示データＶ１の状態の一例を図１０に示す。図１０において、“Ｒ０”と付された領域はラベル番号０のラベルが付された領域を表し、“Ｒ１”と付された領域はラベル番号１のラベルが付された領域を表す。図９に示す手順でラベリングを行うことにより、図１０に示すように、ひとまとまりとなったグレースケールの領域に含まれる領域４０の個数を、カウンタが有する配列変数の値から算出することができる。これにより、例えば領域４０の個数が規定値以下のひとまとまりのグレースケールの領域は、カラーの領域と同様に扱うことができる。つまり、規定の大きさ以下のグレースケールの領域は、カラーの領域と同様に扱うことができる。これにより、例えば表示データＶ１、表示データＶ１ａ、表示データＶ１ｂを圧縮した場合、圧縮率を高めることができ、容量を小さくすることができる。
【０１４３】
図６乃至図９では、グレースケールであり、かつラベリングがされていない領域４０を８近傍探索により検出したが、これに限られず、ｋ近傍探索（ｋは整数）により検出することができる。例えば、グレースケールであり、かつラベリングがされていない領域４０を４近傍探索により検出することができる。図１１に、中心を領域４０（ｐ，ｑ）とした場合の４近傍の領域４０を示す。図１１では、中心とした領域４０にハッチングを付している。
【０１４４】
図１１に示すように、中心とした領域４０の上下左右に隣接した領域４０が４近傍の領域４０である。つまり、領域４０（ｐ−１，ｑ）、領域４０（ｐ，ｑ−１）、領域４０（ｐ＋１，ｑ）および領域４０（ｐ，ｑ＋１）が４近傍の領域４０である。例えば、領域４０（ｐ，ｑ−１）から時計回りにグレースケールであり、かつラベリングがされていない領域であるか否かを判定する場合、領域４０（ｐ，ｑ−１）、領域４０（ｐ＋１，ｑ）、領域４０（ｐ，ｑ＋１）、領域４０（ｐ−１，ｑ）の順に判定を行うことができる。
【０１４５】
図６乃至図１０では、グレースケールの領域４０にラベルを付し、カラーの領域４０にラベルを付さないように動作させた場合を示したが、カラーの領域４０にラベルを付し、グレースケールの領域４０にラベルを付さないように動作させることもできる。この場合においても、図５に示すステップＳ０２の具体的な動作は、グレースケールをカラーと読み替えることなどにより図６乃至図１０を適宜参照することができる。
【０１４６】
図１２（Ａ）は、図１（Ａ）に示す構成のＩＣ１３ａの動作例を示すフローチャートであり、図１２（Ｂ）は、図１（Ａ）に示す構成のＩＣ１３ｂの動作例を示すフローチャートである。
【０１４７】
ＩＣ１３ａの動作例について説明する。図１２（Ａ）に示すように、まず、タイミングコントローラ１５ａが演算回路１１から表示データＶ１ａを受信する（ステップＳ１１ａ）。次に、タイミングコントローラ１５ａが、受信した表示データＶ１ａをフレームメモリ１６ａに書き込む（ステップＳ１２ａ）。フレームメモリ１６ａに書き込まれた表示データＶ１ａは保持され（ステップＳ１３ａ）、所定のタイミングでタイミングコントローラ１５ａがフレームメモリ１６ａに保持された表示データＶ１ａを読み出す（ステップＳ１４ａ）。タイミングコントローラ１５ａがフレームメモリ１６ａに保持された表示データＶ１ａを読み出すタイミングは、前述のように例えばフレーム周波数に応じたクロック信号により規定することができる。
【０１４８】
フレームメモリ１６ａから読み出した表示データＶ１ａは、タイミングコントローラ１５ａがソースドライバ１７ａに送信する（ステップＳ１５ａ）。次に、ソースドライバ１７ａが表示データＶ１ａをＤ／Ａ変換する（ステップＳ１６ａ）。Ｄ／Ａ変換された表示データＶ１ａは、ソースドライバ１７ａが画素１９ａに送信し、表示データＶ１ａに対応する画像が表示部１４ａにより表示される（ステップＳ１７ａ）。その後、ステップＳ１１ａに戻り、タイミングコントローラ１５ａが演算回路１１から表示データＶ１ａを受信する。以上がＩＣ１３ａの動作例である。
【０１４９】
ＩＣ１３ｂは、図１２（Ｂ）に示すように、ＩＣ１３ａと同様の手順で動作することができる。図１２（Ｂ）に示すステップＳ１１ｂ乃至ステップＳ１７ｂは、それぞれ図１２（Ａ）に示すステップＳ１１ａ乃至ステップＳ１７ａに対応する。
【０１５０】
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
【０１５１】
（実施の形態２）
本実施の形態では、本発明の一態様の表示パネルの構成について、図面を参照しながら説明する。
【０１５２】
図１３は、本発明の一態様の表示パネル１００の斜視概略図である。表示パネル１００は、基板５１と基板６１とが貼り合わされた構成を有する。図１３では、基板６１を破線で明示している。
【０１５３】
表示パネル１００は、表示部１４、回路６４、配線６５等を有する。基板５１には、例えば回路６４、配線６５、及び画素電極として機能する導電層１１１ｂ等が設けられる。また図１３では基板５１上にＩＣ１３ａ、ＩＣ１３ｂおよびＦＰＣ７２が実装されている例を示している。そのため、図１３に示す構成は、表示パネル１００と、ＦＰＣ７２、ＩＣ１３ａおよびＩＣ１３ｂと、を有する表示モジュールと言うこともできる。
【０１５４】
なお、図１３では図１に示すＩＣ１３ａおよびＩＣ１３ｂを有する構成としたが、ＩＣ１３ａおよびＩＣ１３ｂの代わりに図３に示すＩＣ１３を設ける構成としてもよい。
【０１５５】
回路６４は、例えばゲートドライバとして機能する回路を用いることができる。
【０１５６】
配線６５は、表示部や回路６４に信号や電力を供給する機能を有する。当該信号や電力は、ＦＰＣ７２を介して外部、またはＩＣ１３ａおよびＩＣ１３ｂから配線６５に入力される。
【０１５７】
また、図１３では、ＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）方式等により、基板５１にＩＣ１３ａおよびＩＣ１３ｂが設けられている例を示している。なお、ＩＣ１３ａおよびＩＣ１３ｂを、ＣＯＦ（Ｃｈｉｐ  Ｏｎ  Ｆｉｌｍ）方式等により、ＦＰＣ７２に実装してもよい。
【０１５８】
図１３には、表示部１４の一部の拡大図を示している。表示部１４には、複数の表示素子が有する導電層１１１ｂがマトリクス状に配置されている。導電層１１１ｂは、可視光を反射する機能を有し、後述する第２の表示素子３０の反射電極として機能する。
【０１５９】
また、図１３に示すように、導電層１１１ｂは開口を有する。さらに導電層１１１ｂよりも基板５１側に、発光素子としての機能を有する第１の表示素子２０を有する。第１の表示素子２０からの光は、導電層１１１ｂの開口を介して基板６１側に射出される。
【０１６０】
図１４に、図１３で例示した表示パネルの、ＦＰＣ７２を含む領域の一部、回路６４を含む領域の一部、及び表示部１４を含む領域の一部をそれぞれ切断したときの断面の一例を示す。
【０１６１】
表示パネルは、基板５１と基板６１の間に、絶縁層２２０を有する。また基板５１と絶縁層２２０の間に、第１の表示素子２０、トランジスタ２０１、トランジスタ２０５、トランジスタ２０６、着色層１３４等を有する。また絶縁層２２０と基板６１の間に、液晶素子としての機能を有する第２の表示素子３０等を有する。また基板６１と絶縁層２２０は接着層１４１を介して接着され、基板５１と絶縁層２２０は接着層１４２を介して接着されている。
【０１６２】
トランジスタ２０６は、第２の表示素子３０と電気的に接続し、トランジスタ２０５は、第１の表示素子２０と電気的に接続する。トランジスタ２０５とトランジスタ２０６は、いずれも絶縁層２２０の基板５１側の面上に形成されているため、これらを同一の工程を用いて作製することができる。
【０１６３】
基板６１には、遮光層１３２、絶縁層１２１、及び第２の表示素子３０の共通電極として機能する導電層１１３、配向膜１３３ｂ、絶縁層１１７等が設けられている。絶縁層１１７は、第２の表示素子３０のセルギャップを保持するためのスペーサとして機能する。
【０１６４】
絶縁層２２０の基板５１側には、絶縁層２１１、絶縁層２１２、絶縁層２１３、絶縁層２１４、絶縁層２１５等の絶縁層が設けられている。絶縁層２１１は、その一部が各トランジスタのゲート絶縁層として機能する。絶縁層２１２、絶縁層２１３、及び絶縁層２１４は、各トランジスタを覆って設けられている。また絶縁層２１４を覆って絶縁層２１５が設けられている。絶縁層２１４及び絶縁層２１５は、平坦化層としての機能を有する。なお、ここではトランジスタ等を覆う絶縁層として、絶縁層２１２、絶縁層２１３、絶縁層２１４の３層を有する場合について示しているが、これに限られず４層以上であってもよいし、単層、または２層であってもよい。また平坦化層として機能する絶縁層２１４は、不要であれば設けなくてもよい。
【０１６５】
また、トランジスタ２０１、トランジスタ２０５、及びトランジスタ２０６は、一部がゲートとして機能する導電層２２１、一部がソース又はドレインとして機能する導電層２２２、半導体層２３１を有する。ここでは、同一の導電膜を加工して得られる複数の層に、同じハッチングパターンを付している。
【０１６６】
第１の表示素子２０は、ボトムエミッション型の発光素子である。第１の表示素子２０は、絶縁層２２０側から導電層１９１、ＥＬ層１９２、及び導電層１９３ｂの順に積層された積層構造を有する。また導電層１９３ｂを覆って導電層１９３ａが設けられている。導電層１９３ｂは可視光を反射する材料を含み、導電層１９１及び導電層１９３ａは可視光を透過する材料を含む。第１の表示素子２０が発する光は、着色層１３４、絶縁層２２０、開口２５１、導電層１１３等を介して、基板６１側に射出される。
【０１６７】
第２の表示素子３０は反射型の液晶素子である。第２の表示素子３０は、導電層１１１ａ、液晶１１２、導電層１１３が積層された積層構造を有する。また導電層１１１ａの基板５１側に接して、可視光を反射する導電層１１１ｂが設けられている。導電層１１１ｂは開口２５１を有する。また導電層１１１ａ及び導電層１１３は可視光を透過する材料を含む。また液晶１１２と導電層１１１ａの間に配向膜１３３ａが設けられ、液晶１１２と導電層１１３の間に配向膜１３３ｂが設けられている。また、基板６１の外側の面には、偏光板１３０を有する。
【０１６８】
第２の表示素子３０において、導電層１１１ｂは可視光を反射する機能を有し、導電層１１３は可視光を透過する機能を有する。基板６１側から入射した光は、偏光板１３０により偏光され、導電層１１３、液晶１１２を透過し、導電層１１１ｂで反射する。そして液晶１１２及び導電層１１３を再度透過して、偏光板１３０に達する。このとき、導電層１１１ｂと導電層１１３の間に与える電圧によって液晶の配向を制御し、光の光学変調を制御することができる。すなわち、偏光板１３０を介して射出される光の強度を制御することができる。
【０１６９】
なお、基板６１と絶縁層１２１とに挟まれるように着色層を設けてもよい。これにより、第２の表示素子３０を有する表示部１４ｂにおいてカラーでの表示を行うことができる。
【０１７０】
ここで、図１４に示すように、開口２５１には可視光を透過する導電層１１１ａが設けられていることが好ましい。これにより、開口２５１と重なる領域においてもそれ以外の領域と同様に液晶１１２が配向するため、これらの領域の境界部で液晶の配向不良が生じ、意図しない光が漏れてしまうことを抑制できる。
【０１７１】
ここで、基板６１の外側の面に配置する偏光板１３０として直線偏光板を用いてもよいが、円偏光板を用いることもできる。円偏光板としては、例えば直線偏光板と１／４波長位相差板を積層したものを用いることができる。これにより、外光反射を抑制することができる。また、偏光板の種類に応じて、第２の表示素子３０に用いる液晶素子のセルギャップ、配向、駆動電圧等を調整することで、所望のコントラストが実現されるようにすればよい。
【０１７２】
また導電層１９１の端部を覆う絶縁層２１６上には、絶縁層２１７が設けられている。絶縁層２１７は、絶縁層２２０と基板５１が必要以上に接近することを抑制するスペーサとしての機能を有する。またＥＬ層１９２や導電層１９３ａを遮蔽マスク（メタルマスク）を用いて形成する場合には、当該遮蔽マスクが被形成面に接触することを抑制する機能を有していてもよい。なお、絶縁層２１７は不要であれば設けなくてもよい。
【０１７３】
トランジスタ２０５のソース又はドレインの一方は、導電層２２４を介して第１の表示素子２０の導電層１９１と電気的に接続されている。
【０１７４】
トランジスタ２０６のソース又はドレインの一方は、接続部２０７を介して導電層１１１ｂと電気的に接続されている。導電層１１１ｂと導電層１１１ａは接して設けられ、これらは電気的に接続されている。ここで、接続部２０７は、絶縁層２２０に設けられた開口を介して、絶縁層２２０の両面に設けられる導電層同士を接続する部分である。
【０１７５】
基板５１と基板６１が重ならない領域には、接続部２０４が設けられている。接続部２０４は、接続層２４２を介してＦＰＣ７２と電気的に接続されている。接続部２０４は接続部２０７と同様の構成を有している。接続部２０４の上面は、導電層１１１ａと同一の導電膜を加工して得られた導電層が露出している。これにより、接続部２０４とＦＰＣ７２とを接続層２４２を介して電気的に接続することができる。
【０１７６】
接着層１４１が設けられる一部の領域には、接続部２５２が設けられている。接続部２５２において、導電層１１１ａと同一の導電膜を加工して得られた導電層と、導電層１１３の一部が、接続体２４３により電気的に接続されている。したがって、基板６１側に形成された導電層１１３に、基板５１側に接続されたＦＰＣ７２から入力される信号または電位を、接続部２５２を介して供給することができる。
【０１７７】
接続体２４３としては、例えば導電性の粒子を用いることができる。導電性の粒子としては、有機樹脂またはシリカなどの粒子の表面を金属材料で被覆したものを用いることができる。金属材料としてニッケルや金を用いると接触抵抗を低減できるため好ましい。またニッケルをさらに金で被覆するなど、２種類以上の金属材料を層状に被覆させた粒子を用いることが好ましい。また接続体２４３として、弾性変形、または塑性変形する材料を用いることが好ましい。このとき導電性の粒子である接続体２４３は、図１４に示すように上下方向に潰れた形状となる場合がある。こうすることで、接続体２４３と、これと電気的に接続する導電層との接触面積が増大し、接触抵抗を低減できるほか、接続不良などの不具合の発生を抑制することができる。
【０１７８】
接続体２４３は、接着層１４１に覆われるように配置することが好ましい。例えば、硬化前の接着層１４１に接続体２４３を分散させておけばよい。
【０１７９】
図１４では、回路６４の例としてトランジスタ２０１が設けられている例を示している。
【０１８０】
図１４では、トランジスタ２０１及びトランジスタ２０５の例として、チャネルが形成される半導体層２３１を２つのゲートで挟持する構成が適用されている。一方のゲートは導電層２２１により、他方のゲートは絶縁層２１２を介して半導体層２３１と重なる導電層２２３により構成されている。このような構成とすることで、トランジスタのしきい値電圧を制御することができる。このとき、２つのゲートを接続し、これらに同一の信号を供給することによりトランジスタを駆動してもよい。このようなトランジスタは他のトランジスタと比較して電界効果移動度を高めることが可能であり、オン電流を増大させることができる。その結果、高速駆動が可能な回路を作製することができる。さらには、回路部の占有面積を縮小することが可能となる。オン電流の大きなトランジスタを適用することで、表示パネルを大型化、または高精細化したときに配線数が増大したとしても、各配線における信号遅延を低減することが可能であり、表示ムラを抑制することができる。
【０１８１】
なお、回路６４が有するトランジスタと、表示部１４が有するトランジスタは、同じ構造であってもよい。また回路６４が有する複数のトランジスタは、全て同じ構造であってもよいし、異なる構造のトランジスタを組み合わせて用いてもよい。また、表示部１４が有する複数のトランジスタは、全て同じ構造であってもよいし、異なる構造のトランジスタを組み合わせて用いてもよい。
【０１８２】
各トランジスタを覆う絶縁層２１２、絶縁層２１３のうち少なくとも一方は、水や水素などの不純物が拡散しにくい材料を用いることが好ましい。すなわち、絶縁層２１２または絶縁層２１３はバリア膜として機能させることができる。このような構成とすることで、トランジスタに対して外部から不純物が拡散することを効果的に抑制することが可能となり、信頼性の高い表示パネルを実現できる。
【０１８３】
基板６１側において、遮光層１３２を覆って絶縁層１２１が設けられている。絶縁層１２１は、平坦化層としての機能を有していてもよい。絶縁層１２１により、導電層１１３の表面を概略平坦にできるため、液晶１１２の配向状態を均一にできる。
【０１８４】
表示パネル１００を作製する方法の一例について説明する。例えば剥離層を有する支持基板上に、導電層１１１ａ、導電層１１１ｂ、絶縁層２２０を順に形成し、その後トランジスタ２０５、トランジスタ２０６、第１の表示素子２０等を形成した後、接着層１４２を用いて基板５１と支持基板を貼り合せる。その後、剥離層と絶縁層２２０、及び剥離層と導電層１１１ａのそれぞれの界面で剥離することにより、支持基板及び剥離層を除去する。またこれとは別に、遮光層１３２、導電層１１３等をあらかじめ形成した基板６１を準備する。そして基板５１または基板６１に液晶１１２を滴下し、接着層１４１により基板５１と基板６１を貼り合せることで、表示パネル１００を作製することができる。
【０１８５】
剥離層としては、絶縁層２２０及び導電層１１１ａとの界面で剥離が生じる材料を適宜選択することができる。特に、剥離層としてタングステンなどの高融点金属材料を含む層と当該金属材料の酸化物を含む層を積層して用い、剥離層上の絶縁層２２０として、窒化シリコンや酸化窒化シリコン、窒化酸化シリコン等を複数積層した層を用いることが好ましい。剥離層に高融点金属材料を用いると、これよりも後に形成する層の形成温度を高めることが可能で、不純物の濃度が低減され、信頼性の高い表示パネルを実現できる。
【０１８６】
導電層１１１ａとしては、金属酸化物、金属窒化物、または低抵抗化された酸化物半導体等の酸化物または窒化物を用いることが好ましい。酸化物半導体を用いる場合には、水素、ボロン、リン、窒素、及びその他の不純物の濃度、並びに酸素欠損量の少なくとも一が、トランジスタに用いる半導体層に比べて高められた材料を、導電層１１１ａに用いればよい。
【０１８７】
以下では、上記に示す各構成要素について説明する。
【０１８８】
表示パネルが有する基板には、平坦面を有する材料を用いることができる。表示素子からの光を取り出す側の基板には、該光を透過する材料を用いる。例えば、ガラス、石英、セラミック、サファイヤ、有機樹脂などの材料を用いることができる。
【０１８９】
厚さの薄い基板を用いることで、表示パネルの軽量化、薄型化を図ることができる。さらに、可撓性を有する程度の厚さの基板を用いることで、可撓性を有する表示パネルを実現できる。
【０１９０】
また、発光を取り出さない側の基板は、透光性を有していなくてもよいため、上記に挙げた基板の他に、金属基板等を用いることもできる。金属基板は熱伝導性が高く、基板全体に熱を容易に伝導できるため、表示パネルの局所的な温度上昇を抑制することができ、好ましい。可撓性や曲げ性を得るためには、金属基板の厚さは、１０μｍ以上２００μｍ以下が好ましく、２０μｍ以上５０μｍ以下であることがより好ましい。
【０１９１】
金属基板を構成する材料としては、特に限定はないが、例えば、アルミニウム、銅、ニッケル等の金属、もしくはアルミニウム合金またはステンレス等の合金などを好適に用いることができる。
【０１９２】
また、金属基板の表面を酸化する、又は表面に絶縁膜を形成するなどにより、絶縁処理が施された基板を用いてもよい。例えば、スピンコート法やディップ法などの塗布法、電着法、蒸着法、又はスパッタリング法などを用いて絶縁膜を形成してもよいし、酸素雰囲気で放置する又は加熱するほか、陽極酸化法などによって、基板の表面に酸化膜を形成してもよい。
【０１９３】
可撓性及び可視光に対する透過性を有する材料としては、例えば、可撓性を有する程度の厚さのガラスや、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）等のポリエステル樹脂、ポリアクリロニトリル樹脂、ポリイミド樹脂、ポリメチルメタクリレート樹脂、ポリカーボネート（ＰＣ）樹脂、ポリエーテルスルホン（ＰＥＳ）樹脂、ポリアミド樹脂、シクロオレフィン樹脂、ポリスチレン樹脂、ポリアミドイミド樹脂、ポリ塩化ビニル樹脂、ポリテトラフルオロエチレン（ＰＴＦＥ）樹脂等が挙げられる。特に、熱膨張係数の低い材料を用いることが好ましく、例えば、熱膨張係数が３０×１０−６／Ｋ以下であるポリアミドイミド樹脂、ポリイミド樹脂、ＰＥＴ等を好適に用いることができる。また、ガラス繊維に有機樹脂を含浸した基板や、無機フィラーを有機樹脂に混ぜて熱膨張係数を下げた基板を使用することもできる。このような材料を用いた基板は、重量が軽いため、該基板を用いた表示パネルも軽量にすることができる。
【０１９４】
上記材料中に繊維体が含まれている場合、繊維体は有機化合物または無機化合物の高強度繊維を用いる。高強度繊維とは、具体的には引張弾性率またはヤング率の高い繊維のことを言い、代表例としては、ポリビニルアルコール系繊維、ポリエステル系繊維、ポリアミド系繊維、ポリエチレン系繊維、アラミド系繊維、ポリパラフェニレンベンゾビスオキサゾール繊維、ガラス繊維、または炭素繊維が挙げられる。ガラス繊維としては、Ｅガラス、Ｓガラス、Ｄガラス、Ｑガラス等を用いたガラス繊維が挙げられる。これらは、織布または不織布の状態で用い、この繊維体に樹脂を含浸させ樹脂を硬化させた構造物を、可撓性を有する基板として用いてもよい。可撓性を有する基板として、繊維体と樹脂からなる構造物を用いると、曲げや局所的押圧による破損に対する信頼性が向上するため、好ましい。
【０１９５】
または、可撓性を有する程度に薄いガラス、金属などを基板に用いることもできる。または、ガラスと樹脂材料とが接着層により貼り合わされた複合材料を用いてもよい。
【０１９６】
可撓性を有する基板に、表示パネルの表面を傷などから保護するハードコート層（例えば、窒化シリコン、酸化アルミニウムなど）や、押圧を分散可能な材質の層（例えば、アラミド樹脂など）等が積層されていてもよい。また、水分等による表示素子の寿命の低下等を抑制するために、可撓性を有する基板に透水性の低い絶縁膜が積層されていてもよい。例えば、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム等の無機絶縁材料を用いることができる。
【０１９７】
基板は、複数の層を積層して用いることもできる。特に、ガラス層を有する構成とすると、水や酸素に対するバリア性を向上させ、信頼性の高い表示パネルとすることができる。
【０１９８】
トランジスタは、ゲート電極として機能する導電層と、半導体層と、ソース電極として機能する導電層と、ドレイン電極として機能する導電層と、ゲート絶縁層として機能する絶縁層と、を有する。上記では、ボトムゲート構造のトランジスタを適用した場合を示している。
【０１９９】
なお、本発明の一態様の表示装置が有するトランジスタの構造は特に限定されない。例えば、プレーナ型のトランジスタとしてもよいし、スタガ型のトランジスタとしてもよいし、逆スタガ型のトランジスタとしてもよい。また、トップゲート型又はボトムゲート型のいずれのトランジスタ構造としてもよい。または、チャネルの上下にゲート電極が設けられていてもよい。
【０２００】
トランジスタに用いる半導体材料の結晶性についても特に限定されず、非晶質半導体、結晶性を有する半導体（微結晶半導体、多結晶半導体、単結晶半導体、又は一部に結晶領域を有する半導体）のいずれを用いてもよい。結晶性を有する半導体を用いると、トランジスタ特性の劣化を抑制できるため好ましい。
【０２０１】
また、トランジスタに用いる半導体材料としては、例えば、第１４族の元素（シリコン、ゲルマニウム等）、化合物半導体又は酸化物半導体を半導体層に用いることができる。代表的には、シリコンを含む半導体、ガリウムヒ素を含む半導体又はインジウムを含む酸化物半導体などを適用できる。
【０２０２】
特にシリコンよりもバンドギャップの大きな酸化物半導体を適用することが好ましい。シリコンよりもバンドギャップが広く、且つキャリア密度の小さい半導体材料を用いると、トランジスタのオフ状態における電流を低減できるため好ましい。
【０２０３】
特に、半導体層として、複数の結晶部を有し、当該結晶部はｃ軸が半導体層の被形成面、または半導体層の上面に対し概略垂直に配向し、且つ隣接する結晶部間には粒界が確認できない酸化物半導体を用いることが好ましい。
【０２０４】
このような酸化物半導体は、結晶粒界を有さないために表示パネルを湾曲させたときの応力によって酸化物半導体膜にクラックが生じてしまうことが抑制される。したがって、可撓性を有し、湾曲させて用いる表示パネルなどに、このような酸化物半導体を好適に用いることができる。
【０２０５】
また半導体層としてこのような結晶性を有する酸化物半導体を用いることで、電気特性の変動が抑制され、信頼性の高いトランジスタを実現できる。
【０２０６】
また、シリコンよりもバンドギャップの大きな酸化物半導体を用いたトランジスタは、その低いオフ電流により、トランジスタと直列に接続された容量に蓄積した電荷を長期間に亘って保持することが可能である。このようなトランジスタを画素に適用することで、各表示領域に表示した画像の階調を維持しつつ、駆動回路を停止することも可能となる。その結果、極めて消費電力の低減された表示装置を実現できる。
【０２０７】
半導体層は、例えば少なくともインジウム、亜鉛及びＭ（アルミニウム、チタン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、セリウム、スズ、ネオジムまたはハフニウム等の金属）を含むＩｎ−Ｍ−Ｚｎ系酸化物で表記される膜を含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすため、それらと共に、スタビライザーを含むことが好ましい。
【０２０８】
スタビライザーとしては、上記Ｍで記載の金属を含め、例えば、ガリウム、スズ、ハフニウム、アルミニウム、またはジルコニウム等がある。また、他のスタビライザーとしては、ランタノイドである、ランタン、セリウム、プラセオジム、ネオジム、サマリウム、ユウロピウム、ガドリニウム、テルビウム、ジスプロシウム、ホルミウム、エルビウム、ツリウム、イッテルビウム、ルテチウム等がある。
【０２０９】
半導体層を構成する酸化物半導体として、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
【０２１０】
なお、ここで、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。
【０２１１】
また、半導体層と導電層は、上記酸化物のうち同一の金属元素を有していてもよい。半導体層と導電層を同一の金属元素とすることで、製造コストを低減させることができる。例えば、同一の金属組成の金属酸化物ターゲットを用いることで、製造コストを低減させることができる。また半導体層と導電層を加工する際のエッチングガスまたはエッチング液を共通して用いることができる。ただし、半導体層と導電層は、同一の金属元素を有していても、組成が異なる場合がある。例えば、トランジスタ及び容量素子の作製工程中に、膜中の金属元素が脱離し、異なる金属組成となる場合がある。
【０２１２】
半導体層を構成する酸化物半導体は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上であることが好ましい。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタのオフ電流を低減することができる。
【０２１３】
半導体層を構成する酸化物半導体がＩｎ−Ｍ−Ｚｎ酸化物の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、４：２：４．１等が好ましい。なお、成膜される半導体層の原子数比はそれぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。
【０２１４】
半導体層としては、キャリア密度の低い酸化物半導体膜を用いる。例えば、半導体層は、キャリア密度が１×１０１７／ｃｍ３以下、好ましくは１×１０１５／ｃｍ３以下、さらに好ましくは１×１０１３／ｃｍ３以下、より好ましくは１×１０１１／ｃｍ３以下、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上の酸化物半導体を用いることができる。そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ。これにより不純物濃度が低く、欠陥準位密度が低いため、安定な特性を有する酸化物半導体であるといえる。
【０２１５】
なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、半導体層のキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
【０２１６】
半導体層を構成する酸化物半導体において、第１４族元素の一つであるシリコンや炭素が含まれると、半導体層において酸素欠損が増加し、ｎ型化してしまう。このため、半導体層におけるシリコンや炭素の濃度（二次イオン質量分析法により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
【０２１７】
また、アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため半導体層における二次イオン質量分析法により得られるアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
【０２１８】
また、半導体層を構成する酸化物半導体に窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため半導体層における二次イオン質量分析法により得られる窒素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることが好ましい。
【０２１９】
また、半導体層は、例えば非単結晶構造でもよい。非単結晶構造は、例えば、ＣＡＡＣ−ＯＳ（Ｃ−Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ、または、Ｃ−Ａｘｉｓ  Ａｌｉｇｎｅｄ  ａｎｄ  Ａ−Ｂ−ｐｌａｎｅ  Ａｎｃｈｏｒｅｄ  Ｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ−ＯＳは最も欠陥準位密度が低い。
【０２２０】
非晶質構造の酸化物半導体膜は、例えば、原子配列が無秩序であり、結晶成分を有さない。または、非晶質構造の酸化物膜は、例えば、完全な非晶質構造であり、結晶部を有さない。
【０２２１】
なお、半導体層が、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のうち、二種以上を有する混合膜であってもよい。混合膜は、例えば上述した領域のうち、いずれか二種以上の領域を含む単層構造、または積層構造を有する場合がある。
【０２２２】
または、トランジスタのチャネルが形成される半導体に、シリコンを用いることが好ましい。シリコンとしてアモルファスシリコンを用いてもよいが、特に結晶性を有するシリコンを用いることが好ましい。例えば、微結晶シリコン、多結晶シリコン、単結晶シリコンなどを用いることが好ましい。特に、多結晶シリコンは、単結晶シリコンに比べて低温で形成でき、且つアモルファスシリコンに比べて高い電界効果移動度と高い信頼性を備える。このような多結晶半導体を画素に適用することで画素の開口率を向上させることができる。また極めて高精細な表示部とする場合であっても、ゲート駆動回路とソース駆動回路を画素と同一基板上に形成することが可能となり、電子機器を構成する部品数を低減することができる。
【０２２３】
本実施の形態で例示したボトムゲート構造のトランジスタは、作製工程を削減できるため好ましい。またこのときアモルファスシリコンを用いることで、多結晶シリコンよりも低温で形成できるため、半導体層よりも下層の配線や電極の材料、基板の材料として、耐熱性の低い材料を用いることが可能なため、材料の選択の幅を広げることができる。例えば、極めて大面積のガラス基板などを好適に用いることができる。一方、トップゲート型のトランジスタは、自己整合的に不純物領域を形成しやすいため、特性のばらつきなどを低減することができるため好ましい。このとき特に、多結晶シリコンや単結晶シリコンなどを用いる場合に適している。
【０２２４】
トランジスタのゲート、ソースおよびドレインのほか、表示装置を構成する各種配線および電極などの導電層に用いることのできる材料としては、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンなどの金属、またはこれを主成分とする合金などが挙げられる。またこれらの材料を含む膜を単層で、または積層構造として用いることができる。例えば、シリコンを含むアルミニウム膜の単層構造、チタン膜上にアルミニウム膜を積層する二層構造、タングステン膜上にアルミニウム膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、その上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、その上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛等の酸化物を用いてもよい。また、マンガンを含む銅を用いると、エッチングによる形状の制御性が高まるため好ましい。
【０２２５】
また、透光性を有する導電性材料としては、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などの導電性酸化物またはグラフェンを用いることができる。または、金、銀、白金、マグネシウム、ニッケル、タングステン、クロム、モリブデン、鉄、コバルト、銅、パラジウム、またはチタンなどの金属材料や、該金属材料を含む合金材料を用いることができる。または、該金属材料の窒化物（例えば、窒化チタン）などを用いてもよい。なお、金属材料、合金材料（またはそれらの窒化物）を用いる場合には、透光性を有する程度に薄くすればよい。また、上記材料の積層膜を導電層として用いることができる。例えば、銀とマグネシウムの合金とインジウムスズ酸化物の積層膜などを用いると、導電性を高めることができるため好ましい。これらは、表示装置を構成する各種配線および電極などの導電層や、表示素子が有する導電層（画素電極や共通電極として機能する導電層）にも用いることができる。
【０２２６】
各絶縁層に用いることのできる絶縁材料としては、例えば、アクリル、エポキシなどの樹脂、シロキサン結合を有する樹脂の他、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウムなどの無機絶縁材料を用いることもできる。
【０２２７】
また発光素子は、一対の透水性の低い絶縁膜の間に設けられていることが好ましい。これにより、発光素子に水等の不純物が侵入することを抑制でき、装置の信頼性の低下を抑制できる。
【０２２８】
透水性の低い絶縁膜としては、窒化シリコン膜、窒化酸化シリコン膜等の窒素と珪素を含む膜や、窒化アルミニウム膜等の窒素とアルミニウムを含む膜等が挙げられる。また、酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜等を用いてもよい。
【０２２９】
例えば、透水性の低い絶縁膜の水蒸気透過量は、１×１０−５［ｇ／（ｍ２・ｄａｙ）］以下、好ましくは１×１０−６［ｇ／（ｍ２・ｄａｙ）］以下、より好ましくは１×１０−７［ｇ／（ｍ２・ｄａｙ）］以下、さらに好ましくは１×１０−８［ｇ／（ｍ２・ｄａｙ）］以下とする。
【０２３０】
発光素子としては、自発光が可能な素子を用いることができ、電流又は電圧によって輝度が制御される素子をその範疇に含んでいる。例えば、ＬＥＤ、有機ＥＬ素子、無機ＥＬ素子等を用いることができる。
【０２３１】
発光素子は、トップエミッション型、ボトムエミッション型、デュアルエミッション型などがある。光を取り出す側の電極には、可視光を透過する導電膜を用いる。また、光を取り出さない側の電極には、可視光を反射する導電膜を用いることが好ましい。
【０２３２】
本発明の一態様では、特にボトムエミッション型の発光素子を用いることができる。
【０２３３】
ＥＬ層は少なくとも発光層を有する。ＥＬ層は、発光層以外の層として、正孔注入性の高い物質、正孔輸送性の高い物質、正孔ブロック材料、電子輸送性の高い物質、電子注入性の高い物質、又はバイポーラ性の物質（電子輸送性及び正孔輸送性が高い物質）等を含む層をさらに有していてもよい。
【０２３４】
ＥＬ層には低分子系化合物及び高分子系化合物のいずれを用いることもでき、無機化合物を含んでいてもよい。ＥＬ層を構成する層は、それぞれ、蒸着法（真空蒸着法を含む）、転写法、印刷法、インクジェット法、塗布法等の方法で形成することができる。
【０２３５】
陰極と陽極の間に、発光素子の閾値電圧より高い電圧を印加すると、ＥＬ層に陽極側から正孔が注入され、陰極側から電子が注入される。注入された電子と正孔はＥＬ層において再結合し、ＥＬ層に含まれる発光物質が発光する。
【０２３６】
発光素子として、白色発光の発光素子を適用する場合には、ＥＬ層に２種類以上の発光物質を含む構成とすることが好ましい。例えば２以上の発光物質の各々の発光が補色の関係となるように、発光物質を選択することにより白色発光を得ることができる。例えば、それぞれＲ（赤）、Ｇ（緑）、Ｂ（青）、Ｙ（黄）、Ｏ（橙）等の発光を示す発光物質、またはＲ、Ｇ、Ｂのうち２以上の色のスペクトル成分を含む発光を示す発光物質のうち、２以上を含むことが好ましい。また、発光素子からの発光のスペクトルが、可視光領域の波長（例えば３５０ｎｍ以上７５０ｎｍ以下）の範囲内に２以上のピークを有する発光素子を適用することが好ましい。また、黄色の波長領域にピークを有する材料の発光スペクトルは、緑色及び赤色の波長領域にもスペクトル成分を有する材料であることが好ましい。
【０２３７】
ＥＬ層は、一の色を発光する発光材料を含む発光層と、他の色を発光する発光材料を含む発光層とが積層された構成とすることが好ましい。例えば、ＥＬ層における複数の発光層は、互いに接して積層されていてもよいし、いずれの発光材料も含まない領域を介して積層されていてもよい。例えば、蛍光発光層と燐光発光層との間に、当該蛍光発光層または燐光発光層と同一の材料（例えばホスト材料、アシスト材料）を含み、且ついずれの発光材料も含まない領域を設ける構成としてもよい。これにより、発光素子の作製が容易になり、また、駆動電圧が低減される。
【０２３８】
また、発光素子は、ＥＬ層を１つ有するシングル素子であってもよいし、複数のＥＬ層が電荷発生層を介して積層されたタンデム素子であってもよい。
【０２３９】
液晶素子としては、例えば垂直配向（ＶＡ：Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モードが適用された液晶素子を用いることができる。垂直配向モードとしては、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ  Ｓｕｐｅｒ  Ｖｉｅｗ）モードなどを用いることができる。
【０２４０】
また、液晶素子には、様々なモードが適用された液晶素子を用いることができる。例えばＶＡモードのほかに、ＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ  Ｓｙｍｍｅｔｒｉｃ  ａｌｉｇｎｅｄ  Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ  Ｃｏｍｐｅｎｓａｔｅｄ  Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード等が適用された液晶素子を用いることができる。
【０２４１】
なお、液晶素子は、液晶の光学的変調作用によって光の透過または非透過を制御する素子である。なお、液晶の光学的変調作用は、液晶にかかる電界（横方向の電界、縦方向の電界又は斜め方向の電界を含む）によって制御される。なお、液晶素子に用いる液晶としては、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶（ＰＤＬＣ：Ｐｏｌｙｍｅｒ  Ｄｉｓｐｅｒｓｅｄ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
【０２４２】
また、液晶材料としては、ポジ型の液晶、またはネガ型の液晶のいずれを用いてもよく、適用するモードや設計に応じて最適な液晶材料を用いればよい。
【０２４３】
また、液晶の配向を制御するため、配向膜を設けることができる。なお、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために数重量％以上のカイラル剤を混合させた液晶組成物を液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方性である。また、ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。
【０２４４】
また、液晶素子として、透過型の液晶素子、反射型の液晶素子、または半透過型の液晶素子などを用いることができる。
【０２４５】
本発明の一態様では、特に反射型の液晶素子を用いることができる。
【０２４６】
透過型または半透過型の液晶素子を用いる場合、一対の基板を挟むように、２つの偏光板を設ける。また偏光板よりも外側に、バックライトを設ける。バックライトとしては、直下型のバックライトであってもよいし、エッジライト型のバックライトであってもよい。ＬＥＤを備える直下型のバックライトを用いると、ローカルディミングが容易となり、コントラストを高めることができるため好ましい。また、エッジライト型のバックライトを用いると、バックライトを含めたモジュールの厚さを低減できるため好ましい。
【０２４７】
反射型の液晶素子を用いる場合には、表示面側に偏光板を設ける。またこれとは別に、表示面側に光拡散板を配置すると、視認性を向上させられるため好ましい。
【０２４８】
また、反射型、または半透過型の液晶素子を用いる場合、偏光板よりも外側に、フロントライトを設けてもよい。フロントライトとしては、エッジライト型のフロントライトを用いることが好ましい。ＬＥＤを備えるフロントライトを用いると、消費電力を低減できるため好ましい。
【０２４９】
可視光を透過する導電膜は、例えば、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などを用いて形成することができる。また、金、銀、白金、マグネシウム、ニッケル、タングステン、クロム、モリブデン、鉄、コバルト、銅、パラジウム、もしくはチタン等の金属材料、これら金属材料を含む合金、又はこれら金属材料の窒化物（例えば、窒化チタン）等も、透光性を有する程度に薄く形成することで用いることができる。また、上記材料の積層膜を導電層として用いることができる。例えば、銀とマグネシウムの合金とインジウム錫酸化物の積層膜などを用いると、導電性を高めることができるため好ましい。また、グラフェン等を用いてもよい。
【０２５０】
可視光を反射する導電膜は、例えば、アルミニウム、金、白金、銀、ニッケル、タングステン、クロム、モリブデン、鉄、コバルト、銅、もしくはパラジウム等の金属材料、又はこれら金属材料を含む合金を用いることができる。また、上記金属材料や合金に、ランタン、ネオジム、又はゲルマニウム等が添加されていてもよい。また、チタン、ニッケル、またはネオジムと、アルミニウムを含む合金（アルミニウム合金）を用いてもよい。また銅、パラジウム、マグネシウムと、銀を含む合金を用いてもよい。銀と銅を含む合金は、耐熱性が高いため好ましい。さらに、アルミニウム膜またはアルミニウム合金膜に接して金属膜又は金属酸化物膜を積層することで、酸化を抑制することができる。このような金属膜、金属酸化物膜の材料としては、チタンや酸化チタンなどが挙げられる。また、上記可視光を透過する導電膜と金属材料からなる膜とを積層してもよい。例えば、銀とインジウム錫酸化物の積層膜、銀とマグネシウムの合金とインジウム錫酸化物の積層膜などを用いることができる。
【０２５１】
電極は、それぞれ、蒸着法やスパッタリング法を用いて形成すればよい。そのほか、インクジェット法などの吐出法、スクリーン印刷法などの印刷法、又はメッキ法を用いて形成することができる。
【０２５２】
なお、上述した、発光層、ならびに正孔注入性の高い物質、正孔輸送性の高い物質、電子輸送性の高い物質、及び電子注入性の高い物質、バイポーラ性の物質等を含む層は、それぞれ量子ドットなどの無機化合物や、高分子化合物（オリゴマー、デンドリマー、ポリマー等）を有していてもよい。例えば、量子ドットを発光層に用いることで、発光材料として機能させることもできる。
【０２５３】
なお、量子ドット材料としては、コロイド状量子ドット材料、合金型量子ドット材料、コア・シェル型量子ドット材料、コア型量子ドット材料などを用いることができる。また、１２族と１６族、１３族と１５族、または１４族と１６族の元素グループを含む材料を用いてもよい。または、カドミウム、セレン、亜鉛、硫黄、リン、インジウム、テルル、鉛、ガリウム、ヒ素、アルミニウム等の元素を含む量子ドット材料を用いてもよい。
【０２５４】
接着層としては、紫外線硬化型等の光硬化型接着剤、反応硬化型接着剤、熱硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤を用いることができる。これら接着剤としてはエポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂、イミド樹脂、ＰＶＣ（ポリビニルクロライド）樹脂、ＰＶＢ（ポリビニルブチラル）樹脂、ＥＶＡ（エチレンビニルアセテート）樹脂等が挙げられる。特に、エポキシ樹脂等の透湿性が低い材料が好ましい。また、二液混合型の樹脂を用いてもよい。また、接着シート等を用いてもよい。
【０２５５】
また、上記樹脂に乾燥剤を含んでいてもよい。例えば、アルカリ土類金属の酸化物（酸化カルシウムや酸化バリウム等）のように、化学吸着によって水分を吸着する物質を用いることができる。または、ゼオライトやシリカゲル等のように、物理吸着によって水分を吸着する物質を用いてもよい。乾燥剤が含まれていると、水分などの不純物が素子に侵入することを抑制でき、表示パネルの信頼性が向上するため好ましい。
【０２５６】
また、上記樹脂に屈折率の高いフィラーや光散乱部材を混合することにより、光取り出し効率を向上させることができる。例えば、酸化チタン、酸化バリウム、ゼオライト、ジルコニウム等を用いることができる。
【０２５７】
接続層としては、異方性導電フィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ）や、異方性導電ペースト（ＡＣＰ：Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｐａｓｔｅ）などを用いることができる。
【０２５８】
着色層に用いることのできる材料としては、金属材料、樹脂材料、顔料または染料が含まれた樹脂材料などが挙げられる。
【０２５９】
遮光層として用いることのできる材料としては、カーボンブラック、チタンブラック、金属、金属酸化物、複数の金属酸化物の固溶体を含む複合酸化物等が挙げられる。遮光層は、樹脂材料を含む膜であってもよいし、金属などの無機材料の薄膜であってもよい。また、遮光層に、着色層の材料を含む膜の積層膜を用いることもできる。例えば、ある色の光を透過する着色層に用いる材料を含む膜と、他の色の光を透過する着色層に用いる材料を含む膜との積層構造を用いることができる。着色層と遮光層の材料を共通化することで、装置を共通化できるほか工程を簡略化できるため好ましい。
【０２６０】
以上が各構成要素についての説明である。
【０２６１】
次に、可撓性を有する基板を用いた表示パネルの作製方法の例について説明する。
【０２６２】
ここでは、表示素子、回路、配線、電極、着色層や遮光層などの光学部材、及び絶縁層等が含まれる層をまとめて素子層と呼ぶこととする。例えば、素子層は表示素子を含み、表示素子の他に表示素子と電気的に接続する配線、画素や回路に用いるトランジスタなどの素子を備えていてもよい。
【０２６３】
また、ここでは、表示素子が完成した（作製工程が終了した）段階において、素子層を支持し、可撓性を有する部材のことを、基板と呼ぶこととする。例えば、基板には、厚さが１０ｎｍ以上３００μｍ以下の、極めて薄いフィルム等も含まれる。
【０２６４】
可撓性を有し、絶縁表面を備える基板上に素子層を形成する方法としては、代表的には以下に挙げる２つの方法がある。一つは、基板上に直接、素子層を形成する方法である。もう一つは、基板とは異なる支持基板上に素子層を形成した後、素子層と支持基板を剥離し、素子層を基板に転置する方法である。なお、ここでは詳細に説明しないが、上記２つの方法に加え、可撓性を有さない基板上に素子層を形成し、当該基板を研磨等により薄くすることで可撓性を持たせる方法もある。
【０２６５】
基板を構成する材料が、素子層の形成工程にかかる熱に対して耐熱性を有する場合には、基板上に直接、素子層を形成すると、工程が簡略化されるため好ましい。このとき、基板を支持基板に固定した状態で素子層を形成すると、装置内、及び装置間における搬送が容易になるため好ましい。
【０２６６】
また、素子層を支持基板上に形成した後に、基板に転置する方法を用いる場合、まず支持基板上に剥離層と絶縁層を積層し、当該絶縁層上に素子層を形成する。続いて、支持基板と素子層の間で剥離し、素子層を基板に転置する。このとき、支持基板と剥離層の界面、剥離層と絶縁層の界面、または剥離層中で剥離が生じるような材料を選択すればよい。この方法では、支持基板や剥離層に耐熱性の高い材料を用いることで、素子層を形成する際にかかる温度の上限を高めることができ、より信頼性の高い素子を有する素子層を形成できるため、好ましい。
【０２６７】
例えば剥離層として、タングステンなどの高融点金属材料を含む層と、当該金属材料の酸化物を含む層を積層して用い、剥離層上の絶縁層として、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコンなどを複数積層した層を用いることが好ましい。なお、本明細書中において、酸化窒化物は、その組成として、窒素よりも酸素の含有量が多い材料を指し、窒化酸化物は、その組成として、酸素よりも窒素の含有量が多い材料を指す。
【０２６８】
素子層と支持基板とを剥離する方法としては、機械的な力を加えることや、剥離層をエッチングすること、または剥離界面に液体を浸透させることなどが、一例として挙げられる。または、剥離界面を形成する２層の熱膨張率の違いを利用し、支持基板を加熱または冷却することにより剥離を行ってもよい。
【０２６９】
また、支持基板と絶縁層の界面で剥離が可能な場合には、剥離層を設けなくてもよい。
【０２７０】
例えば、支持基板としてガラスを用い、絶縁層としてポリイミドなどの有機樹脂を用いることができる。このとき、レーザ光等を用いて有機樹脂の一部を局所的に加熱する、または鋭利な部材により物理的に有機樹脂の一部を切断、または貫通すること等により剥離の起点を形成し、ガラスと有機樹脂の界面で剥離を行ってもよい。
【０２７１】
または、支持基板と有機樹脂からなる絶縁層の間に発熱層を設け、当該発熱層を加熱することにより、当該発熱層と絶縁層の界面で剥離を行ってもよい。発熱層としては、電流を流すことにより発熱する材料、光を吸収することにより発熱する材料、磁場を印加することにより発熱する材料など、様々な材料を用いることができる。例えば発熱層としては、半導体、金属、絶縁体から選択して用いることができる。
【０２７２】
なお、上述した方法において、有機樹脂からなる絶縁層は、剥離後に基板として用いることができる。
【０２７３】
以上が可撓性を有する基板を用いた表示パネルを作製する方法についての説明である。
【０２７４】
次に、図２等に示す各画素１９における、第１の表示素子２０および開口２５１の位置について説明する。
【０２７５】
図１５（Ａ）は、画素１９が有する導電層１１１ｂの構成例を示す上面図である。前述のように、導電層１１１ｂは、画素１９における液晶素子の反射電極として機能する。また導電層１１１ｂには、前述のように開口２５１が設けられている。
【０２７６】
図１５（Ａ）、（Ｂ）において、方向Ｒは図１（Ａ）等に示す配線Ｇ１および配線Ｇ２と平行な方向を示し、方向Ｃは図１（Ａ）等に示す配線Ｓ１および配線Ｓ２と平行な方向を示す。
【０２７７】
図１５（Ａ）には、導電層１１１ｂと重なる領域に位置する第１の表示素子２０を破線で示している。第１の表示素子２０は、前述のように導電層１１１ｂが有する開口２５１と重ねて配置されている。
【０２７８】
図１５（Ａ）では、方向Ｒに隣接する画素１９が異なる色に対応する画素である。このとき、図１５（Ａ）に示すように、方向Ｒに隣接する２つの画素において、開口２５１が一列に配列されないように、導電層１１１ｂの異なる位置に設けられていることが好ましい。これにより、２つの第１の表示素子２０を離すことが可能で、第１の表示素子２０が発する光が隣接する画素１９が有する着色層に入射してしまう現象（クロストークともいう）を抑制することができる。また、隣接する２つの第１の表示素子２０を離して配置することができるため、第１の表示素子２０のＥＬ層をシャドウマスク等により作り分ける場合であっても、高い精細度の表示パネルを実現できる。
【０２７９】
また、図１５（Ｂ）に示すような配列としてもよい。
【０２８０】
非開口部の総面積に対する開口２５１の総面積の比の値が大きすぎると、液晶素子を用いた表示が暗くなってしまう。また、非開口部の総面積に対する開口２５１の総面積の比の値が小さすぎると、第１の表示素子２０を用いた表示が暗くなってしまう。
【０２８１】
また、反射電極として機能する導電層１１１ｂに設ける開口２５１の面積が小さすぎると、第１の表示素子２０が射出する光から取り出せる光の効率が低下してしまう。
【０２８２】
開口２５１の形状は、例えば多角形、四角形、楕円形、円形または十字等の形状とすることができる。また、細長い筋状、スリット状、市松模様状の形状としてもよい。また、開口２５１を隣接する画素に寄せて配置してもよい。好ましくは、開口２５１を同じ色を表示する他の画素に寄せて配置する。これにより、クロストークを抑制できる。
【０２８３】
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
【０２８４】
（実施の形態３）
本実施の形態では、上記実施の形態に示した各トランジスタに置き換えて用いることのできるトランジスタの一例について、図面を用いて説明する。
【０２８５】
本発明の一態様の表示装置は、ボトムゲート型のトランジスタや、トップゲート型トランジスタなどの様々な形態のトランジスタを用いて作製することができる。よって、既存の製造ラインに合わせて、使用する半導体層の材料やトランジスタ構造を容易に置き換えることができる。
【０２８６】
図１６（Ａ１）は、ボトムゲート型のトランジスタの一種であるチャネル保護型のトランジスタ８１０の断面図である。図１６（Ａ１）において、トランジスタ８１０は基板７７１上に形成されている。また、トランジスタ８１０は、基板７７１上に絶縁層７７２を介して導電層７４６を有する。また、導電層７４６上に絶縁層７２６を介して半導体層７４２を有する。導電層７４６はゲート電極として機能できる。絶縁層７２６はゲート絶縁層として機能できる。
【０２８７】
また、半導体層７４２のチャネル形成領域上に絶縁層７４１を有する。また、半導体層７４２の一部と接して、絶縁層７２６上に導電層７４４ａおよび導電層７４４ｂを有する。導電層７４４ａは、ソース電極またはドレイン電極の一方として機能できる。導電層７４４ｂは、ソース電極またはドレイン電極の他方として機能できる。導電層７４４ａの一部、および導電層７４４ｂの一部は、絶縁層７４１上に形成される。
【０２８８】
絶縁層７４１は、チャネル保護層として機能できる。チャネル形成領域上に絶縁層７４１を設けることで、導電層７４４ａおよび導電層７４４ｂの形成時に生じる半導体層７４２の露出を防ぐことができる。よって、導電層７４４ａおよび導電層７４４ｂの形成時に、半導体層７４２のチャネル形成領域がエッチングされることを防ぐことができる。本発明の一態様によれば、電気特性の良好なトランジスタを実現することができる。
【０２８９】
また、トランジスタ８１０は、導電層７４４ａ、導電層７４４ｂおよび絶縁層７４１上に絶縁層７２８を有し、絶縁層７２８の上に絶縁層７２９を有する。
【０２９０】
なお、絶縁層７７２、絶縁層７２６、絶縁層７４１、絶縁層７２８、および絶縁層７２９は、複数の絶縁層の積層であってもよい。また、半導体層７４２は、複数の半導体層の積層であってもよい。また、導電層７４６、導電層７４４ａ、および導電層７４４ｂは、複数の導電層の積層であってもよい。
【０２９１】
本実施の形態で開示するトランジスタを構成する導電層、半導体層、絶縁層などは、他の実施の形態に開示した材料および方法を用いて形成することができる。
【０２９２】
半導体層７４２に酸化物半導体を用いる場合、導電層７４４ａおよび導電層７４４ｂの、少なくとも半導体層７４２と接する部分に、半導体層７４２の一部から酸素を奪い、酸素欠損を生じさせることが可能な材料を用いることが好ましい。半導体層７４２中の酸素欠損が生じた領域はキャリア濃度が増加し、当該領域はｎ型化し、ｎ型領域（ｎ＋層）となる。したがって、当該領域はソース領域またはドレイン領域として機能することができる。半導体層７４２に酸化物半導体を用いる場合、半導体層７４２から酸素を奪い、酸素欠損を生じさせることが可能な材料の一例として、タングステン、チタン等を挙げることができる。
【０２９３】
半導体層７４２にソース領域およびドレイン領域が形成されることにより、導電層７４４ａおよび導電層７４４ｂと半導体層７４２の接触抵抗を低減することができる。よって、電界効果移動度や、しきい値電圧などの、トランジスタの電気特性を良好なものとすることができる。
【０２９４】
半導体層７４２にシリコンなどの半導体を用いる場合は、半導体層７４２と導電層７４４ａの間、および半導体層７４２と導電層７４４ｂの間に、ｎ型半導体またはｐ型半導体として機能する層を設けることが好ましい。ｎ型半導体またはｐ型半導体として機能する層は、トランジスタのソース領域またはドレイン領域として機能することができる。
【０２９５】
絶縁層７２９は、外部からのトランジスタへの不純物の拡散を防ぐ、または低減する機能を有する材料を用いて形成することが好ましい。なお、必要に応じて絶縁層７２９を省略することもできる。
【０２９６】
なお、半導体層７４２に酸化物半導体を用いる場合、絶縁層７２９の形成前または形成後、もしくは絶縁層７２９の形成前後に加熱処理を行ってもよい。加熱処理を行うことで、絶縁層７２９や他の絶縁層中に含まれる酸素を半導体層７４２中に拡散させ、半導体層７４２中の酸素欠損を補填することができる。または、絶縁層７２９を加熱しながら成膜することで、半導体層７４２中の酸素欠損を補填することができる。
【０２９７】
なお、一般に、ＣＶＤ法は、プラズマを利用するプラズマＣＶＤ（ＰＥＣＶＤ：Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ  ＣＶＤ）法、熱を利用する熱ＣＶＤ（ＴＣＶＤ：Ｔｈｅｒｍａｌ  ＣＶＤ）法などに分類できる。さらに用いる原料ガスによって金属ＣＶＤ（ＭＣＶＤ：Ｍｅｔａｌ  ＣＶＤ）法、有機金属ＣＶＤ（ＭＯＣＶＤ：Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  ＣＶＤ）法などに分類できる。
【０２９８】
また、一般に、蒸着法は、抵抗加熱蒸着法、電子線蒸着法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）法、ＰＬＤ（Ｐｕｌｓｅｄ  Ｌａｓｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、ＩＡＤ（Ｉｏｎ  ｂｅａｍ  Ａｓｓｉｓｔｅｄ  Ｄｅｐｏｓｉｔｉｏｎ）法、ＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法などに分類できる。
【０２９９】
プラズマＣＶＤ法は、比較的低温で高品質の膜が得られる。また、ＭＯＣＶＤ法や蒸着法などの、成膜時にプラズマを用いない成膜方法を用いると、被形成面にダメージが生じにくく、また、欠陥の少ない膜が得られる。
【０３００】
また、一般に、スパッタリング法は、ＤＣスパッタリング法、マグネトロンスパッタリング法、ＲＦスパッタリング法、イオンビームスパッタリング法、ＥＣＲ（Ｅｌｅｃｔｒｏｎ  Ｃｙｃｌｏｔｒｏｎ  Ｒｅｓｏｎａｎｃｅ）スパッタリング法、対向ターゲットスパッタリング法などに分類できる。
【０３０１】
対向ターゲットスパッタリング法では、プラズマがターゲット間に閉じこめられるため、基板へのプラズマダメージを低減することができる。また、ターゲットの傾きによっては、スパッタリング粒子の基板への入射角度を浅くすることができるため、段差被覆性を高めることができる。
【０３０２】
図１６（Ａ２）に示すトランジスタ８１１は、絶縁層７２９上にバックゲート電極として機能できる導電層７２３を有する点が、トランジスタ８１０と異なる。導電層７２３は、導電層７４６と同様の材料および方法で形成することができる。
【０３０３】
一般に、バックゲート電極は導電層で形成され、ゲート電極とバックゲート電極で半導体層のチャネル形成領域を挟むように配置される。よって、バックゲート電極は、ゲート電極と同様に機能させることができる。バックゲート電極の電位は、ゲート電極と同電位としてもよいし、接地電位（ＧＮＤ電位）や、任意の電位としてもよい。また、バックゲート電極の電位をゲート電極と連動させず独立して変化させることで、トランジスタのしきい値電圧を変化させることができる。
【０３０４】
導電層７４６および導電層７２３は、どちらもゲート電極として機能することができる。よって、絶縁層７２６、絶縁層７２８、および絶縁層７２９は、それぞれがゲート絶縁層として機能することができる。なお、導電層７２３は、絶縁層７２８と絶縁層７２９の間に設けてもよい。
【０３０５】
なお、導電層７４６または導電層７２３の一方を、「ゲート電極」という場合、他方を「バックゲート電極」という。例えば、トランジスタ８１１において、導電層７２３を「ゲート電極」と言う場合、導電層７４６を「バックゲート電極」と言う。また、導電層７２３を「ゲート電極」として用いる場合は、トランジスタ８１１をトップゲート型のトランジスタの一種と考えることができる。また、導電層７４６および導電層７２３のどちらか一方を、「第１のゲート電極」といい、他方を「第２のゲート電極」という場合がある。
【０３０６】
半導体層７４２を挟んで導電層７４６および導電層７２３を設けることで、更には、導電層７４６および導電層７２３を同電位とすることで、半導体層７４２においてキャリアの流れる領域が膜厚方向においてより大きくなるため、キャリアの移動量が増加する。この結果、トランジスタ８１１のオン電流が大きくなると共に、電界効果移動度が高くなる。
【０３０７】
したがって、トランジスタ８１１は、占有面積に対して大きいオン電流を有するトランジスタである。すなわち、求められるオン電流に対して、トランジスタ８１１の占有面積を小さくすることができる。本発明の一態様によれば、トランジスタの占有面積を小さくすることができる。よって、本発明の一態様によれば、集積度の高い半導体装置を実現することができる。
【０３０８】
また、ゲート電極とバックゲート電極は導電層で形成されるため、トランジスタの外部で生じる電界が、チャネルが形成される半導体層に作用しないようにする機能（特に静電気などに対する電界遮蔽機能）を有する。なお、バックゲート電極を半導体層よりも大きく形成し、バックゲート電極で半導体層を覆うことで、電界遮蔽機能を高めることができる。
【０３０９】
また、導電層７４６および導電層７２３は、それぞれが外部からの電界を遮蔽する機能を有するため、絶縁層７７２側もしくは導電層７２３上方に生じる荷電粒子等の電荷が半導体層７４２のチャネル形成領域に影響しない。この結果、ストレス試験（例えば、ゲートに負の電荷を印加する−ＧＢＴ（Ｇａｔｅ  Ｂｉａｓ−Ｔｅｍｐｅｒａｔｕｒｅ）ストレス試験）による劣化が抑制される。また、ドレイン電圧の大きさにより、オン電流が流れ始めるゲート電圧（立ち上がり電圧）が変化する現象を軽減することができる。なお、この効果は、導電層７４６および導電層７２３が、同電位、または異なる電位の場合において生じる。
【０３１０】
なお、ＢＴストレス試験は加速試験の一種であり、長期間の使用によって起こるトランジスタの特性変化（経年変化）を短時間で評価することができる。特に、ＢＴストレス試験前後におけるトランジスタのしきい値電圧の変動量は、信頼性を調べるための重要な指標となる。しきい値電圧の変動量が少ないほど、信頼性が高いトランジスタであるといえる。
【０３１１】
また、導電層７４６および導電層７２３を有し、且つ導電層７４６および導電層７２３を同電位とすることで、しきい値電圧の変動量が低減される。このため、複数のトランジスタにおける電気特性のばらつきも同時に低減される。
【０３１２】
また、バックゲート電極を有するトランジスタは、ゲートに正の電荷を印加する＋ＧＢＴストレス試験前後におけるしきい値電圧の変動も、バックゲート電極を有さないトランジスタより小さい。
【０３１３】
また、バックゲート電極を、遮光性を有する導電膜で形成することで、バックゲート電極側から半導体層に光が入射することを防ぐことができる。よって、半導体層の光劣化を防ぎ、トランジスタのしきい値電圧がシフトするなどの電気特性の劣化を防ぐことができる。
【０３１４】
本発明の一態様によれば、信頼性の良好なトランジスタを実現することができる。また、信頼性の良好な半導体装置を実現することができる。
【０３１５】
図１６（Ｂ１）に、ボトムゲート型のトランジスタの１つであるチャネル保護型のトランジスタ８２０の断面図を示す。トランジスタ８２０は、トランジスタ８１０とほぼ同様の構造を有しているが、絶縁層７４１が半導体層７４２の端部を覆っている点が異なる。また、半導体層７４２と重なる絶縁層７４１の一部を選択的に除去して形成した開口部において、半導体層７４２と導電層７４４ａが電気的に接続している。また、半導体層７４２と重なる絶縁層７４１の一部を選択的に除去して形成した他の開口部において、半導体層７４２と導電層７４４ｂが電気的に接続している。絶縁層７４１の、チャネル形成領域と重なる領域は、チャネル保護層として機能できる。
【０３１６】
図１６（Ｂ２）に示すトランジスタ８２１は、絶縁層７２９上にバックゲート電極として機能できる導電層７２３を有する点が、トランジスタ８２０と異なる。
【０３１７】
絶縁層７４１を設けることで、導電層７４４ａおよび導電層７４４ｂの形成時に生じる半導体層７４２の露出を防ぐことができる。よって、導電層７４４ａおよび導電層７４４ｂの形成時に半導体層７４２の薄膜化を防ぐことができる。
【０３１８】
また、トランジスタ８２０およびトランジスタ８２１は、トランジスタ８１０およびトランジスタ８１１よりも、導電層７４４ａと導電層７４６の間の距離と、導電層７４４ｂと導電層７４６の間の距離が長くなる。よって、導電層７４４ａと導電層７４６の間に生じる寄生容量を小さくすることができる。また、導電層７４４ｂと導電層７４６の間に生じる寄生容量を小さくすることができる。本発明の一態様によれば、電気特性の良好なトランジスタを実現できる。
【０３１９】
図１６（Ｃ１）に示すトランジスタ８２５は、ボトムゲート型のトランジスタの１つであるチャネルエッチング型のトランジスタである。トランジスタ８２５は、絶縁層７４１を用いずに導電層７４４ａおよび導電層７４４ｂを形成する。このため、導電層７４４ａおよび導電層７４４ｂの形成時に露出する半導体層７４２の一部がエッチングされる場合がある。一方、絶縁層７４１を設けないため、トランジスタの生産性を高めることができる。
【０３２０】
図１６（Ｃ２）に示すトランジスタ８２６は、絶縁層７２９上にバックゲート電極として機能できる導電層７２３を有する点が、トランジスタ８２５と異なる。
【０３２１】
図１７（Ａ１）に、トップゲート型のトランジスタの一種であるトランジスタ８３０の断面図を示す。トランジスタ８３０は、絶縁層７７２の上に半導体層７４２を有し、半導体層７４２および絶縁層７７２上に、半導体層７４２の一部に接する導電層７４４ａ、および半導体層７４２の一部に接する導電層７４４ｂを有し、半導体層７４２、導電層７４４ａ、および導電層７４４ｂ上に絶縁層７２６を有し、絶縁層７２６上に導電層７４６を有する。
【０３２２】
トランジスタ８３０は、導電層７４６および導電層７４４ａ、並びに、導電層７４６および導電層７４４ｂが重ならないため、導電層７４６および導電層７４４ａの間に生じる寄生容量、並びに、導電層７４６および導電層７４４ｂの間に生じる寄生容量を小さくすることができる。また、導電層７４６を形成した後に、導電層７４６をマスクとして用いて不純物７５５を半導体層７４２に導入することで、半導体層７４２中に自己整合（セルフアライメント）的に不純物領域を形成することができる（図１７（Ａ３）参照）。本発明の一態様によれば、電気特性の良好なトランジスタを実現することができる。
【０３２３】
なお、不純物７５５の導入は、イオン注入装置、イオンドーピング装置またはプラズマ処理装置を用いて行うことができる。
【０３２４】
不純物７５５としては、例えば、第１３族元素または第１５族元素のうち、少なくとも一種類の元素を用いることができる。また、半導体層７４２に酸化物半導体を用いる場合は、不純物７５５として、希ガス、水素、および窒素のうち、少なくとも一種類の元素を用いることも可能である。
【０３２５】
図１７（Ａ２）に示すトランジスタ８３１は、導電層７２３および絶縁層７２７を有する点がトランジスタ８３０と異なる。トランジスタ８３１は、絶縁層７７２の上に形成された導電層７２３を有し、導電層７２３上に形成された絶縁層７２７を有する。導電層７２３は、バックゲート電極として機能することができる。よって、絶縁層７２７は、ゲート絶縁層として機能することができる。絶縁層７２７は、絶縁層７２６と同様の材料および方法により形成することができる。
【０３２６】
トランジスタ８１１と同様に、トランジスタ８３１は、占有面積に対して大きいオン電流を有するトランジスタである。すなわち、求められるオン電流に対して、トランジスタ８３１の占有面積を小さくすることができる。本発明の一態様によれば、トランジスタの占有面積を小さくすることができる。よって、本発明の一態様によれば、集積度の高い半導体装置を実現することができる。
【０３２７】
図１７（Ｂ１）に例示するトランジスタ８４０は、トップゲート型のトランジスタの１つである。トランジスタ８４０は、導電層７４４ａおよび導電層７４４ｂを形成した後に半導体層７４２を形成する点が、トランジスタ８３０と異なる。また、図１７（Ｂ２）に例示するトランジスタ８４１は、導電層７２３および絶縁層７２７を有する点が、トランジスタ８４０と異なる。トランジスタ８４０およびトランジスタ８４１において、半導体層７４２の一部は導電層７４４ａ上に形成され、半導体層７４２の他の一部は導電層７４４ｂ上に形成される。
【０３２８】
トランジスタ８１１と同様に、トランジスタ８４１は、占有面積に対して大きいオン電流を有するトランジスタである。すなわち、求められるオン電流に対して、トランジスタ８４１の占有面積を小さくすることができる。本発明の一態様によれば、トランジスタの占有面積を小さくすることができる。よって、本発明の一態様によれば、集積度の高い半導体装置を実現することができる。
【０３２９】
図１８（Ａ１）に例示するトランジスタ８４２は、トップゲート型のトランジスタの１つである。トランジスタ８４２は、絶縁層７２９を形成した後に導電層７４４ａおよび導電層７４４ｂを形成する点がトランジスタ８３０やトランジスタ８４０と異なる。導電層７４４ａおよび導電層７４４ｂは、絶縁層７２８および絶縁層７２９に形成した開口部において半導体層７４２と電気的に接続する。
【０３３０】
また、導電層７４６と重ならない絶縁層７２６の一部を除去し、導電層７４６と残りの絶縁層７２６をマスクとして用いて不純物７５５を半導体層７４２に導入することで、半導体層７４２中に自己整合（セルフアライメント）的に不純物領域を形成することができる（図１８（Ａ３）参照）。トランジスタ８４２は、絶縁層７２６が導電層７４６の端部を越えて延伸する領域を有する。不純物７５５を半導体層７４２に導入する際に、半導体層７４２の絶縁層７２６を介して不純物７５５が導入された領域の不純物濃度は、絶縁層７２６を介さずに不純物７５５が導入された領域よりも小さくなる。よって、半導体層７４２は、導電層７４６と重ならない領域にＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）領域が形成される。
【０３３１】
図１８（Ａ２）に示すトランジスタ８４３は、導電層７２３を有する点がトランジスタ８４２と異なる。トランジスタ８４３は、基板７７１の上に形成された導電層７２３を有し、絶縁層７７２を介して半導体層７４２と重なる。導電層７２３は、バックゲート電極として機能することができる。
【０３３２】
また、図１８（Ｂ１）に示すトランジスタ８４４および図１８（Ｂ２）に示すトランジスタ８４５のように、導電層７４６と重ならない領域の絶縁層７２６を全て除去してもよい。また、図１８（Ｃ１）に示すトランジスタ８４６および図１８（Ｃ２）に示すトランジスタ８４７のように、絶縁層７２６を残してもよい。
【０３３３】
トランジスタ８４２乃至トランジスタ８４７も、導電層７４６を形成した後に、導電層７４６をマスクとして用いて不純物７５５を半導体層７４２に導入することで、半導体層７４２中に自己整合的に不純物領域を形成することができる。本発明の一態様によれば、電気特性の良好なトランジスタを実現することができる。また、本発明の一態様によれば、集積度の高い半導体装置を実現することができる。
【０３３４】
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
【０３３５】
（実施の形態４）
本実施の形態では、本発明の一態様で開示されるトランジスタに用いることができるＣＡＣ（Ｃｌｏｕｄ  Ａｌｉｇｎｅｄ  ｃｏｍｐｏｓｉｔｅ）−ＯＳの構成について説明する。
【０３３６】
ＣＡＣ−ＯＳとは、例えば、酸化物半導体を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、酸化物半導体において、一つあるいはそれ以上の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともいう。
【０３３７】
なお、酸化物半導体は、少なくともインジウムを含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
【０３３８】
例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳ（ＣＡＣ−ＯＳの中でもＩｎ−Ｇａ−Ｚｎ酸化物を、特にＣＡＣ−ＩＧＺＯと呼称してもよい。）とは、インジウム酸化物（以下、ＩｎＯＸ１（Ｘ１は０よりも大きい実数）とする。）、またはインジウム亜鉛酸化物（以下、ＩｎＸ２ＺｎＹ２ＯＺ２（Ｘ２、Ｙ２、およびＺ２は０よりも大きい実数）とする。）と、ガリウム酸化物（以下、ＧａＯＸ３（Ｘ３は０よりも大きい実数）とする。）、またはガリウム亜鉛酸化物（以下、ＧａＸ４ＺｎＹ４ＯＺ４（Ｘ４、Ｙ４、およびＺ４は０よりも大きい実数）とする。）などと、に材料が分離することでモザイク状となり、モザイク状のＩｎＯＸ１、またはＩｎＸ２ＺｎＹ２ＯＺ２が、膜中に均一に分布した構成（以下、クラウド状ともいう。）である。
【０３３９】
つまり、ＣＡＣ−ＯＳは、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、混合している構成を有する複合酸化物半導体である。なお、本明細書において、例えば、第１の領域の元素Ｍに対するＩｎの原子数比が、第２の領域の元素Ｍに対するＩｎの原子数比よりも大きいことを、第１の領域は、第２の領域と比較して、Ｉｎの濃度が高いとする。
【０３４０】
なお、ＩＧＺＯは通称であり、Ｉｎ、Ｇａ、Ｚｎ、およびＯによる１つの化合物をいう場合がある。代表例として、ＩｎＧａＯ３（ＺｎＯ）ｍ１（ｍ１は自然数）、またはＩｎ（１＋ｘ０）Ｇａ（１−ｘ０）Ｏ３（ＺｎＯ）ｍ０（−１≦ｘ０≦１、ｍ０は任意数）で表される結晶性の化合物が挙げられる。
【０３４１】
上記結晶性の化合物は、単結晶構造、多結晶構造、またはＣＡＡＣ構造を有する。なお、ＣＡＡＣ構造とは、複数のＩＧＺＯのナノ結晶がｃ軸配向を有し、かつａ−ｂ面においては配向せずに連結した結晶構造である。
【０３４２】
一方、ＣＡＣ−ＯＳは、酸化物半導体の材料構成に関する。ＣＡＣ−ＯＳとは、Ｉｎ、Ｇａ、Ｚｎ、およびＯを含む材料構成において、一部にＧａを主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。従って、ＣＡＣ−ＯＳにおいて、結晶構造は副次的な要素である。
【０３４３】
なお、ＣＡＣ−ＯＳは、組成の異なる二種類以上の膜の積層構造は含まないものとする。例えば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は、含まない。
【０３４４】
なお、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とは、明確な境界が観察できない場合がある。
【０３４５】
なお、ガリウムの代わりに、アルミニウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれている場合、ＣＡＣ−ＯＳは、一部に該金属元素を主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。
【０３４６】
ＣＡＣ−ＯＳは、例えば基板を意図的に加熱しない条件で、スパッタリング法により形成することができる。また、ＣＡＣ−ＯＳをスパッタリング法で形成する場合、成膜ガスとして、不活性ガス（代表的にはアルゴン）、酸素ガス、及び窒素ガスの中から選ばれたいずれか一つまたは複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素ガスの流量比は低いほど好ましく、例えば酸素ガスの流量比を０％以上３０％未満、好ましくは０％以上１０％以下とすることが好ましい。
【０３４７】
ＣＡＣ−ＯＳは、Ｘ線回折（ＸＲＤ：Ｘ−ｒａｙ  ｄｉｆｆｒａｃｔｉｏｎ）測定法のひとつであるＯｕｔ−ｏｆ−ｐｌａｎｅ法によるθ／２θスキャンを用いて測定したときに、明確なピークが観察されないという特徴を有する。すなわち、Ｘ線回折から、測定領域のａ−ｂ面方向、およびｃ軸方向の配向は見られないことが分かる。
【０３４８】
またＣＡＣ−ＯＳは、プローブ径が１ｎｍの電子線（ナノビーム電子線ともいう。）を照射することで得られる電子線回折パターンにおいて、リング状に輝度の高い領域と、該リング領域に複数の輝点が観測される。従って、電子線回折パターンから、ＣＡＣ−ＯＳの結晶構造が、平面方向、および断面方向において、配向性を有さないｎｃ（ｎａｎｏ−ｃｒｙｓｔａｌ）構造を有することがわかる。
【０３４９】
また例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳでは、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ  Ｄｉｓｐｅｒｓｉｖｅ  Ｘ−ｒａｙ  ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、偏在し、混合している構造を有することが確認できる。
【０３５０】
ＣＡＣ−ＯＳは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる構造であり、ＩＧＺＯ化合物と異なる性質を有する。つまり、ＣＡＣ−ＯＳは、ＧａＯＸ３などが主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と、に互いに相分離し、各元素を主成分とする領域がモザイク状である構造を有する。
【０３５１】
ここで、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域は、ＧａＯＸ３などが主成分である領域と比較して、導電性が高い領域である。つまり、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域を、キャリアが流れることにより、酸化物半導体としての導電性が発現する。従って、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電界効果移動度（μ）が実現できる。
【０３５２】
一方、ＧａＯＸ３などが主成分である領域は、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と比較して、絶縁性が高い領域である。つまり、ＧａＯＸ３などが主成分である領域が、酸化物半導体中に分布することで、リーク電流を抑制し、良好なスイッチング動作を実現できる。
【０３５３】
従って、ＣＡＣ−ＯＳを半導体素子に用いた場合、ＧａＯＸ３などに起因する絶縁性と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１に起因する導電性とが、相補的に作用することにより、高いオン電流（Ｉｏｎ）、および高い電界効果移動度（μ）を実現することができる。
【０３５４】
また、ＣＡＣ−ＯＳを用いた半導体素子は、信頼性が高い。従って、ＣＡＣ−ＯＳは、ディスプレイをはじめとするさまざまな半導体装置に最適である。
【０３５５】
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
【０３５６】
（実施の形態５）
本実施の形態では、本発明の一態様を用いて作製することができる表示モジュールについて説明する。
【０３５７】
図１９に示す表示モジュール１０００は、上部カバー１００１と下部カバー１００２との間に、ＦＰＣ１００３に接続されたタッチパネル１００４、ＦＰＣ１００５に接続された表示パネル１００６、フレーム１００９、プリント基板１０１０、及びバッテリ１０１１を有する。
【０３５８】
本発明の一態様を用いて作製された表示装置は、例えば、表示パネル１００６に用いることができる。これにより、外光の強さによらず、高い視認性を実現することができる。
【０３５９】
上部カバー１００１及び下部カバー１００２は、タッチパネル１００４及び表示パネル１００６のサイズに合わせて、形状や寸法を適宜変更することができる。
【０３６０】
タッチパネル１００４としては、抵抗膜方式又は静電容量方式のタッチパネルを表示パネル１００６に重畳して用いることができる。また、タッチパネル１００４を設けず、表示パネル１００６に、タッチパネル機能を持たせるようにすることも可能である。
【０３６１】
フレーム１００９は、表示パネル１００６の保護機能の他、プリント基板１０１０の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム１００９は、放熱板としての機能を有していてもよい。
【０３６２】
プリント基板１０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても良いし、別途設けたバッテリ１０１１による電源であってもよい。バッテリ１０１１は、商用電源を用いる場合には、省略可能である。
【０３６３】
また、表示モジュール１０００は、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。
【０３６４】
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
【０３６５】
（実施の形態６）
本実施の形態では、本発明の一態様の表示装置を適用可能な電子機器について説明する。
【０３６６】
本発明の一態様の表示装置は、外光の強さによらず、高い視認性を実現することができる。そのため、携帯型の電子機器、装着型の電子機器（ウェアラブル機器）、及び電子書籍端末などに好適に用いることができる。
【０３６７】
図２０（Ａ）、（Ｂ）に、携帯情報端末２０００の一例を示す。携帯情報端末２０００は、筐体２００１、筐体２００２、表示部２００３、表示部２００４、及びヒンジ部２００５等を有する。携帯情報端末２０００に本発明の一態様の表示装置を用いることにより、外光の強さによらず、高い視認性を実現することができる。
【０３６８】
筐体２００１と筐体２００２は、ヒンジ部２００５で連結されている。携帯情報端末２０００は、図２０（Ａ）に示すように折り畳んだ状態から、図２０（Ｂ）に示すように筐体２００１と筐体２００２を開くことができる。
【０３６９】
例えば表示部２００３及び表示部２００４に、文書情報を表示することが可能であり、電子書籍端末としても用いることができる。また、表示部２００３及び表示部２００４に静止画像や動画像を表示することもできる。
【０３７０】
このように、携帯情報端末２０００は、持ち運ぶ際には折り畳んだ状態にできるため、汎用性に優れる。
【０３７１】
なお、筐体２００１及び筐体２００２には、電源ボタン、操作ボタン、外部接続ポート、スピーカ、マイク等を有していてもよい。
【０３７２】
図２０（Ｃ）に携帯情報端末の一例を示す。図２０（Ｃ）に示す携帯情報端末２０１０は、筐体２０１１、表示部２０１２、操作ボタン２０１３、外部接続ポート２０１４、スピーカ２０１５、マイク２０１６、カメラ２０１７等を有する。携帯情報端末２０１０に本発明の一態様の表示装置を用いることにより、外光の強さによらず、高い視認性を実現することができる。
【０３７３】
携帯情報端末２０１０は、表示部２０１２にタッチセンサを備える。電話を掛ける、或いは文字を入力するなどのあらゆる操作は、指やスタイラスなどで表示部２０１２に触れることで行うことができる。
【０３７４】
また、操作ボタン２０１３の操作により、電源のＯＮ、ＯＦＦ動作や、表示部２０１２に表示される画像の種類を切り替えることができる。例えば、メール作成画面から、メインメニュー画面に切り替えることができる。
【０３７５】
また、携帯情報端末２０１０の内部に、ジャイロセンサまたは加速度センサ等の検出装置を設けることで、携帯情報端末２０１０の向き（縦か横か）を判断して、表示部２０１２の画面表示の向きを自動的に切り替えるようにすることができる。また、画面表示の向きの切り替えは、表示部２０１２を触れること、操作ボタン２０１３の操作、またはマイク２０１６を用いた音声入力等により行うこともできる。
【０３７６】
携帯情報端末２０１０は、例えば、電話機、手帳または情報閲覧装置等から選ばれた一つまたは複数の機能を有する。具体的には、スマートフォンとして用いることができる。携帯情報端末２０１０は、例えば、移動電話、電子メール、文章閲覧及び作成、音楽再生、動画再生、インターネット通信、ゲームなどの種々のアプリケーションを実行することができる。
【０３７７】
図２０（Ｄ）に、カメラの一例を示す。カメラ２０２０は、筐体２０２１、表示部２０２２、操作ボタン２０２３、シャッターボタン２０２４等を有する。またカメラ２０２０には、着脱可能なレンズ２０２６が取り付けられている。カメラ２０２０に本発明の一態様の表示装置を用いることにより、外光の強さによらず、高い視認性を実現することができる。
【０３７８】
ここではカメラ２０２０として、レンズ２０２６を筐体２０２１から取り外して交換することが可能な構成としたが、レンズ２０２６と筐体が一体となっていてもよい。
【０３７９】
カメラ２０２０は、シャッターボタン２０２４を押すことにより、静止画、または動画を撮像することができる。また、表示部２０２２はタッチパネルとしての機能を有し、表示部２０２２をタッチすることにより撮像することも可能である。
【０３８０】
なお、カメラ２０２０は、ストロボ装置や、ビューファインダーなどを別途装着することができる。または、これらが筐体２０２１に組み込まれていてもよい。
【０３８１】
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
【符号の説明】
【０３８２】
１０    表示装置
１１    演算回路
１２    フォトセンサ
１３    ＩＣ
１３ａ    ＩＣ
１３ｂ    ＩＣ
１４    表示部
１４ａ    表示部
１４ｂ    表示部
１５    タイミングコントローラ
１５ａ    タイミングコントローラ
１５ｂ    タイミングコントローラ
１６ａ    フレームメモリ
１６ｂ    フレームメモリ
１７ａ    ソースドライバ
１７ｂ    ソースドライバ
１８ａ    ゲートドライバ
１８ｂ    ゲートドライバ
１９    画素
１９ａ    画素
１９ｂ    画素
２０    表示素子
２１    トランジスタ
２２    トランジスタ
２３    容量素子
３０    表示素子
３１    トランジスタ
３２    容量素子
４０    領域
５１    基板
６１    基板
６４    回路
６５    配線
７２    ＦＰＣ
１００    表示パネル
１１１ａ    導電層
１１１ｂ    導電層
１１２    液晶
１１３    導電層
１１７    絶縁層
１２１    絶縁層
１３０    偏光板
１３２    遮光層
１３３ａ    配向膜
１３３ｂ    配向膜
１３４    着色層
１４１    接着層
１４２    接着層
１９１    導電層
１９２    ＥＬ層
１９３ａ    導電層
１９３ｂ    導電層
２０１    トランジスタ
２０４    接続部
２０５    トランジスタ
２０６    トランジスタ
２０７    接続部
２１１    絶縁層
２１２    絶縁層
２１３    絶縁層
２１４    絶縁層
２１５    絶縁層
２１６    絶縁層
２１７    絶縁層
２２０    絶縁層
２２１    導電層
２２２    導電層
２２３    導電層
２２４    導電層
２３１    半導体層
２４２    接続層
２４３    接続体
２５１    開口
２５２    接続部
７２３    導電層
７２６    絶縁層
７２７    絶縁層
７２８    絶縁層
７２９    絶縁層
７４１    絶縁層
７４２    半導体層
７４４ａ    導電層
７４４ｂ    導電層
７４６    導電層
７５５    不純物
７７１    基板
７７２    絶縁層
８１０    トランジスタ
８１１    トランジスタ
８２０    トランジスタ
８２１    トランジスタ
８２５    トランジスタ
８３０    トランジスタ
８３１    トランジスタ
８４０    トランジスタ
８４１    トランジスタ
８４２    トランジスタ
８４３    トランジスタ
８４４    トランジスタ
８４５    トランジスタ
８４６    トランジスタ
８４７    トランジスタ
１０００    表示モジュール
１００１    上部カバー
１００２    下部カバー
１００３    ＦＰＣ
１００４    タッチパネル
１００５    ＦＰＣ
１００６    表示パネル
１００９    フレーム
１０１０    プリント基板
１０１１    バッテリ
２０００    携帯情報端末
２００１    筐体
２００２    筐体
２００３    表示部
２００４    表示部
２００５    ヒンジ部
２０１０    携帯情報端末
２０１１    筐体
２０１２    表示部
２０１３    操作ボタン
２０１４    外部接続ポート
２０１５    スピーカ
２０１６    マイク
２０１７    カメラ
２０２０    カメラ
２０２１    筐体
２０２２    表示部
２０２３    操作ボタン
２０２４    シャッターボタン
２０２６    レンズ
【図１】
2017227888.tif 000006
【図２】
2017227888.tif 000007
【図３】
2017227888.tif 000008
【図４】
2017227888.tif 000009
【図５】
2017227888.tif 000010
【図６】
2017227888.tif 000011
【図７】
2017227888.tif 000012
【図８】
2017227888.tif 000013
【図９】
2017227888.tif 000014
【図１０】
2017227888.tif 000015
【図１１】
2017227888.tif 000016
【図１２】
2017227888.tif 000017
【図１３】
2017227888.tif 000018
【図１４】
2017227888.tif 000019
【図１５】
2017227888.tif 000020
【図１６】
2017227888.tif 000021
【図１７】
2017227888.tif 000022
【図１８】
2017227888.tif 000023
【図１９】
2017227888.tif 000024
【図２０】
2017227888.tif 000025