(57)【要約】【課題】  半導体発光素子を、高い位置精度で配置する。【解決手段】  （ａ）半導体発光素子を、チオールを介して第１基材に結合し、半導体発光素子の一方の電極と第１基材との電気的接続を行う。（ｂ）半導体発光素子の他方の電極と第２基材との電気的接続を行う。【選択図】  図８
2017112301.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）半導体発光素子を、チオールを介して第１基材に結合し、前記半導体発光素子の一方の電極と前記第１基材との電気的接続を行う工程と、
（ｂ）前記半導体発光素子の他方の電極と第２基材との電気的接続を行う工程と
を有する半導体発光装置の製造方法。
【請求項２】
前記第１基材の表面の一部、及び、前記半導体発光素子の一方の電極の表面は、チオールと反応する導電性材料を備える請求項１に記載の半導体発光装置の製造方法。
【請求項３】
前記半導体発光素子の他方の電極の表面は、チオールと反応する導電性材料を備えない請求項２に記載の半導体発光装置の製造方法。
【請求項４】
前記チオールと反応する導電性材料は、Ａｕ、Ａｇ、Ｃｕ、Ｐｄ、Ｐｔ、または、これらを少なくとも１種類以上含む合金である請求項２または３に記載の半導体発光装置の製造方法。
【請求項５】
前記工程（ａ）は、前記第１基材と前記半導体発光素子の一方の電極を金属接合する工程を含む請求項１〜４のいずれか１項に記載の半導体発光装置の製造方法。
【請求項６】
前記工程（ａ）において、前記半導体発光素子が結合される前記第１基材上の位置の一部にのみ、チオールを配置する請求項１〜５のいずれか１項に記載の半導体発光装置の製造方法。
【請求項７】
前記工程（ａ）において、前記半導体発光素子が結合される前記第１基材上の位置に、チオールの配置されない領域を島状に形成する請求項６に記載の半導体発光装置の製造方法。
【請求項８】
前記工程（ａ）において、チオール基を単数もつチオールを用いる請求項１〜７のいずれか１項に記載の半導体発光装置の製造方法。
【請求項９】
前記工程（ａ）において、前記第１基材側、及び、前記半導体発光素子側の一方に、カルボキシル基をもつチオールを配置し、他方に、アミノ基をもつチオールを配置し、両チオールを結合することにより、前記半導体発光素子を前記第１基材に結合する請求項８に記載の半導体発光装置の製造方法。
【請求項１０】
前記第１基材は、表面にチオールと反応する導電性材料が配置された、同一の層構成をもつ導電部を含み、
前記導電部上には、前記チオールと反応する導電性材料の一部を露出する保護膜が配置される請求項２〜９のいずれか１項に記載の半導体発光装置の製造方法。
【請求項１１】
前記工程（ａ）において、前記他方の電極の表面の少なくとも一部に、疎水性の膜が配置された前記半導体発光素子を、チオールを介して前記第１基材に結合する請求項２〜１０のいずれか１項に記載の半導体発光装置の製造方法。
【請求項１２】
表面の一部にチオールと反応する導電性材料を備える第１基材と、
表面にチオールと反応する導電性材料を備え、前記第１基材表面のチオールと反応する導電性材料と電気的に接続された第１電極、及び、前記第１電極とは逆導電側の第２電極を含む半導体発光素子であって、前記チオールと反応する導電性材料が配置された前記第１基材上の位置に配置された半導体発光素子と、
前記半導体発光素子の前記第２電極と電気的に接続された第２基材と
を有し、
前記第１基材と前記半導体発光素子の間には、チオール、または、チオール由来の有機化合物が存在する半導体発光装置。
【請求項１３】
前記半導体発光素子の前記第２電極の表面は、チオールと反応する導電性材料を備えない請求項１２に記載の半導体発光装置。
【請求項１４】
前記チオールと反応する導電性材料は、Ａｕ、Ａｇ、Ｃｕ、Ｐｄ、Ｐｔ、または、これらを少なくとも１種類以上含む合金である請求項１２または１３に記載の半導体発光装置。
【請求項１５】
前記第１基材と前記半導体発光素子の前記第１電極は金属接合されている請求項１２〜１４のいずれか１項に記載の半導体発光装置。
【請求項１６】
前記第１基材と前記半導体発光素子の間には、チオール、及び、チオール由来の有機化合物が存在しない、または、極めて低密度である領域が島状に配置される請求項１２〜１５のいずれか１項に記載の半導体発光装置。
【請求項１７】
前記第１基材は、表面にチオールと反応する導電性材料が配置された、同一の層構成をもつ導電部を含み、
複数の前記半導体発光素子が、前記導電部上に配置され、
前記複数の半導体発光素子の間の前記導電部上には、保護膜が配置される請求項１２〜１６のいずれか１項に記載の半導体発光装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体発光装置、及び、半導体発光装置の製造方法に関する。
【背景技術】
【０００２】
車載ランプ、ディスプレイ、照明などの製品分野においては、精細でデザイン性が高く、自由曲面での発光が可能な発光装置への期待が高まっており、たとえば有機ＥＬ(electroluminescence)素子を使用した発光装置が実用化されつつある。
【０００３】
本願発明者らは、たとえば複数の微小な半導体発光素子、一例として平面形状が一辺５０μｍ以下の正方形であり、高さ（厚さ）が１０μｍ以下の発光ダイオード(light emitting diode; LED)を用いて、このような発光装置を製造することを検討している。
【０００４】
しかしながら、ピックアップ実装などの手段では、微小サイズのＬＥＤを適切な位置に配置することが極めて困難である。
【０００５】
複数の微小な半導体発光素子を、たとえばシート基材上に実装する際に使用されるインクジェットヘッドの発明が開示されている（特許文献１参照）。しかし特許文献１記載の発明では、大面積の領域に、一度に複数の半導体発光素子を配置すること、及び、半導体発光素子の表裏を選択して、基材上に実装を行うことが困難である。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１４−１４４４３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、半導体発光素子を、高い位置精度で配置する半導体発光装置の製造方法を提供することである。
【０００８】
また、半導体発光素子を、簡便に配置する半導体発光装置の製造方法を提供することである。
【０００９】
更に、半導体発光素子の接続される電極の選択性が向上された半導体発光装置の製造方法を提供することである。
【００１０】
また、半導体発光素子と基材の間の接触抵抗を減少させる半導体発光装置の製造方法を提供することである。
【００１１】
更に、半導体発光素子が、高い位置精度で配置される半導体発光装置を提供することである。
【００１２】
また、半導体発光素子の表裏の選択性が向上された半導体発光装置を提供することである。
【００１３】
更に、半導体発光素子と基材の間の接触抵抗が減少された半導体発光装置を提供することである。
【課題を解決するための手段】
【００１４】
本発明の一観点によれば、（ａ）半導体発光素子を、チオールを介して第１基材に結合し、前記半導体発光素子の一方の電極と前記第１基材との電気的接続を行う工程と、（ｂ）前記半導体発光素子の他方の電極と第２基材との電気的接続を行う工程とを有する半導体発光装置の製造方法が提供される。
【００１５】
また、表面の一部にチオールと反応する導電性材料を備える第１基材と、表面にチオールと反応する導電性材料を備え、前記第１基材表面のチオールと反応する導電性材料と電気的に接続された第１電極、及び、前記第１電極とは逆導電側の第２電極を含む半導体発光素子であって、前記チオールと反応する導電性材料が配置された前記第１基材上の位置に配置された半導体発光素子と、前記半導体発光素子の前記第２電極と電気的に接続された第２基材とを有し、前記第１基材と前記半導体発光素子の間には、チオール、または、チオール由来の有機化合物が存在する半導体発光装置が提供される。
【発明の効果】
【００１６】
本発明によれば、半導体発光素子を、高い位置精度で配置する半導体発光装置の製造方法を提供することができる。
【００１７】
また、半導体発光素子を、簡便に配置する半導体発光装置の製造方法を提供することができる。
【００１８】
更に、半導体発光素子の接続される電極の選択性が向上された半導体発光装置の製造方法を提供することができる。
【００１９】
また、半導体発光素子と基材の間の接触抵抗を減少させる半導体発光装置の製造方法を提供することができる。
【００２０】
更に、半導体発光素子が、高い位置精度で配置される半導体発光装置を提供することができる。
【００２１】
また、半導体発光素子の表裏の選択性が向上された半導体発光装置を提供することができる。
【００２２】
更に、半導体発光素子と基材の間の接触抵抗が減少された半導体発光装置を提供することができる。
【図面の簡単な説明】
【００２３】
【図１−１】図１Ａ〜図１Ｃは、ＬＥＤ素子を準備する工程を示す概略的な断面図である。
【図１−２】図１Ｄ〜図１Ｆは、ＬＥＤ素子を準備する工程を示す概略的な断面図である。
【図１−３】図１Ｇ及び図１Ｈは、ＬＥＤ素子を準備する工程を示す概略的な断面図である。
【図１−４】図１Ｉ及び図１Ｊは、ＬＥＤ素子を準備する工程を示す概略的な断面図である。
【図１−５】図１Ｋ〜図１Ｍは、ＬＥＤ素子を準備する工程を示す概略的な断面図である。
【図２】図２Ａ〜図２Ｄは、配線基板を準備する工程を示す概略図である。
【図３−１】図３Ａ〜図３Ｃは、ＬＥＤ素子１０を配線基板３０上に配置する工程を示す概略的な断面図である。
【図３−２】図３Ｄは、ＬＥＤ素子１０を配線基板３０上に配置する工程を示す概略的な断面図であり、図３Ｅは、配線基板３０とＬＥＤ素子１０の電気的接続度を高める工程を示す概略的な断面図であり、図３Ｆは、ＬＥＤ素子１０と対向基板４０の電気的接続を行う工程を示す概略的な断面図である。
【図４−１】図４Ａ〜図４Ｄは、第２実施例による半導体発光装置の製造方法を示す概略図である。
【図４−２】図４Ｅ及び図４Ｆは、第２実施例による半導体発光装置の製造方法を示す概略的な断面図である。
【図５−１】図５Ａ及び図５Ｂは、第３実施例による半導体発光装置の製造方法を示す概略図である。
【図５−２】図５Ｃ及び図５Ｄは、第３実施例による半導体発光装置の製造方法を示す概略的な断面図である。
【図６】図６Ａ〜図６Ｄは、第４実施例による半導体発光装置の製造方法を示す概略的な断面図である。
【図７−１】図７Ａ〜図７Ｃは、第５実施例による半導体発光装置の製造方法を示す概略的な断面図である。
【図７−２】図７Ｄ及び図７Ｅは、第５実施例による半導体発光装置の製造方法を示す概略的な断面図である。
【図８】図８は、実施例による半導体発光装置の製造方法を示す概略的なフローチャートである。
【発明を実施するための形態】
【００２４】
図１Ａ〜図３Ｆを参照し、第１実施例による半導体発光装置の製造方法を説明する。
【００２５】
まず、図１Ａ〜図１Ｍを参照し、半導体発光素子、実施例においてはＬＥＤ素子を準備する工程について説明する。
【００２６】
図１Ａを参照する。成長基板として、たとえば両面が研磨されたｃ面サファイア基板１１を準備し、有機金属化学気相成長(metal organic chemical vapor deposition; MOCVD)法を用いて、サファイア基板１１上に、窒化物系半導体からなるデバイス構造層（エピタキシャル層）を形成する。
【００２７】
具体的には、サファイア基板１１をＭＯＣＶＤ装置に投入し、１１００℃まで昇温することで、有機物の除去を行う（サーマルクリーニング）。
【００２８】
基板温度を５６０℃に降温し、トリメチルガリウム(trimethylgallium; TMG)、トリメチルアルミニウム(trimethylaluminum; TMA)、及び、アンモニア（ＮＨ３）を供給することで、基板１１上に、ＡｌＧａＮバッファ層１２を成長する。
【００２９】
基板温度を１２００℃にし、ＴＭＧ及びＮＨ３を供給して、バッファ層１２上に、厚さ約５００ｎｍのアンドープＧａＮ層（下地層）１３を成長する。
【００３０】
その後、更に、ジシラン（Ｓｉ２Ｈ６）を供給し、アンドープ層１３上に、厚さ約４μｍのＳｉドープｎ型ＧａＮ層１４を成長する。
【００３１】
基板温度を８５０℃に下げ、ｎ型層１４上に、たとえばＩｎＧａＮ井戸層とＧａＮ障壁層が交互に積層された多重量子井戸構造を有する発光層（活性層）１５を成長する。ＩｎＧａＮ井戸層は、トリエチルガリウム(triethylgallium; TEG)、トリメチルインジウム(trimethylindium; TMI)、及び、ＮＨ３の供給により、厚さ約３．５ｎｍに成長する。ＧａＮ障壁層は、ＴＥＧ及びＮＨ３の供給により、厚さ約６ｎｍに成長する。井戸層と障壁層の成長を交互に、たとえば９回ずつ繰り返し、発光層１５を形成する。
【００３２】
基板温度を１０００℃とし、ＴＭＧ、ＴＭＡ、ＮＨ３、更にはドーパントガスとしてビス（シクロペンタジエニル）マグネシウム（bis(cyclopentadienyl)magnesium; CP2Mg）を供給し、発光層１５上に、厚さ約１５ｎｍのＭｇドープｐ型ＡｌＧａＮ層を成長する。
【００３３】
また、基板温度を１１００℃とし、ＴＭＧ、ＮＨ３、及び、ドーパントガスとしてＣＰ２Ｍｇを供給し、Ｍｇドープｐ型ＡｌＧａＮ層上に、厚さ約１００ｎｍのＭｇドープｐ型ＧａＮ層を成長する。
【００３４】
図１Ａには、Ｍｇドープｐ型ＡｌＧａＮ層、及び、Ｍｇドープｐ型ＧａＮ層をｐ型層１６として示した。
【００３５】
半導体層１２〜１６が形成されたサファイア基板１１をＭＯＣＶＤ装置から取り出し、素子化工程に移る。
【００３６】
図１Ｂを参照する。７００℃で１分間の熱処理を行うことにより、ｐ型層１６を活性化させる。
【００３７】
ｐ型層１６上に、たとえばスパッタにより、厚さ約２０ｎｍのＩＴＯ(indium tin oxide)膜１７を成膜する。
【００３８】
図１Ｃを参照する。ＩＴＯ膜１７上に、レジスト１８を塗布、パターニングした後、ＩＴＯエッチング液を用いて、ＩＴＯ膜１７をウェットエッチングし、第１ｐ側電極１９を形成する。
【００３９】
図１Ｄを参照する。レジスト１８を残した状態で、たとえばドライエッチング、一例としてＣｌ２ガスを用いた反応性イオンエッチング(reactive ion etching; RIE)を行い、エッチング位置のｐ型層１６及び発光層１５を除去する。エッチングは、電気的にｎ型層１４が露出する深さまで、たとえばｐ型層１６表面から約２μｍの深さまで行う（ジャンクションカット）。これにより、第１ｐ側電極１９間（発光素子間）、本図においては矢印で示す位置に、溝が形成される。
【００４０】
図１Ｅを参照する。レジスト１８を除去し、たとえば４５０℃で酸素アニールを実施する。その後、たとえばスパッタにより、第１ｐ側電極１９上、及び、第１ｐ側電極１９間（発光素子間）の溝内部に、厚さ約３００ｎｍのＳｉＯ２保護膜（絶縁膜）２０を成膜する。
【００４１】
図１Ｆを参照する。第１ｐ側電極１９上の保護膜２０の一部を開口する。たとえばフォトリソグラフィ法でレジストをパターニングし、バッファードフッ酸(buffered hydrofluoric acid; BHF)を用いてエッチングする。
【００４２】
保護膜２０上、及び、保護膜２０に形成された開口内に、たとえばスパッタを用い、第２ｐ側電極２１となるＩＴＯ膜を、厚さ約２００ｎｍに形成する。その後、たとえば４５０℃で酸素アニールを行う。第２ｐ側電極２１は、保護膜２０に形成された開口内で、第１ｐ側電極１９と電気的に接続する。
【００４３】
図１Ｇを参照する。図１Ｆに示す状態の基板１１と、たとえばサファイア基板である補強用基板２３を貼り合わせる。貼り合わせは、たとえば第２ｐ側電極２１上に、貼り合わせ用接合剤２２をスピンコートで塗布し、１３０℃で１０分間、両基板１１、２３間に、２５０Ｎの力を加えることにより行った。接合剤２２として、たとえばＢＲＥＷＥＲ ＳＣＩＥＮＣＥ社のＢｒｅｗｅｒＢＯＮＤ ２２０を用いることができる。
【００４４】
図１Ｈを参照する。たとえばレーザリフトオフにより、成長基板１１を剥離し、半導体層１２〜１６側の剥離面を、約１μｍＣＭＰ(chemical mechanical polishing)研磨して、ｎ型層１４を露出させる。
【００４５】
図１Ｉを参照する。ｎ型層１４上に、たとえばレジストをパターニングした後、Ｔｉ／Ａｌ／Ｔｉ／Ｐｔ／Ａｕ／ＡｕＳｎ膜を成膜し、リフトオフを行って、ｎ側電極２４を形成する。ｎ側電極２４の表面（ｎ型層１４とは反対側の表面）にはＡｕＳｎ膜が形成される。電極材料はこれに限られないが、最表面を構成する材料は、チオールと反応しやすい金属、たとえば金や金合金とする。
【００４６】
図１Ｊを参照する。レジストをパターニングし、たとえばＣｌ２ガスを用いたＲＩＥを行い、接合剤２２に至るまで、ｎ型層１４及び保護膜２０の一部をエッチングして、各素子を分離する分離溝を形成する。本図には、分離溝の形成位置に矢印を付した。本図に示す工程までで、複数のＬＥＤ素子１０が作製される。
【００４７】
図１Ｋを参照する。ＬＥＤ素子１０のｎ側電極２４側をハンドリング用のＵＶシート２５に貼り合わせて固定する。ＵＶシート２５は、強力な粘着力、及び、ＵＶ光（紫外光）の照射で粘着力が弱まる性質をもつ粘着シートである。
【００４８】
図１Ｌを参照する。剥離剤を用いて接合剤２２をエッチングし、補強用基板２３を剥離する。剥離剤として、たとえばＢｒｅｗｅｒ  Ｓｃｉｅｎｃｅ 社の ＷａｆｅｒＢＯＮＤ Ｒｅｍｏｖｅｒ を使用することができる。
【００４９】
図１Ｍを参照する。ＵＶシート２５にＵＶ光を照射し、各ＬＥＤ素子１０を、ＵＶシート２５から分離する。
【００５０】
ＬＥＤ素子１０は、窒化物半導体で形成されたｎ型層１４、発光層１５及びｐ型層１６を備える。また、ｎ型層１４に電気的に接続されたｎ側電極２４、及び、ｐ型層１６に電気的に接続されたｐ側電極１９、２１を含む。たとえば発光層１５とｐ型層１６の縁部、及び、ｎ型層１４の縁部の一部には、保護膜（絶縁膜）２０が配置されている。
【００５１】
ＬＥＤ素子１０は、たとえば一辺が２０μｍの正方形の平面形状と、６μｍの高さをもつ微小な半導体発光素子である。
【００５２】
通常、半導体発光素子をピックアップするコレットは、１５０μｍ程度が限界であるが、これ以下のサイズの素子となる。なお、実施例で作製されたＬＥＤ素子１０においては、平面形状における最大の寸法は、２８μｍ（正方形の対角線部分）となる。
【００５３】
次に、図２Ａ〜図２Ｄを参照し、配線基板を準備する工程について説明する。図２Ａ及び図２Ｃは、配線基板を示す概略的な平面図であり、図２Ｂ、図２Ｄは、それぞれ図２ＡのＩＩＢ−ＩＩＢ線、図２ＣのＩＩＤ−ＩＩＤ線に沿う断面図である。
【００５４】
図２Ａ及び図２Ｂを参照する。たとえばガラスで形成されたベース基板３１上に、一例としてＩＴＯにより、配線３２を形成する。実施例においては、配線３２は、Ｘ軸方向及びＹ軸方向を延在方向とする格子状に形成される。
【００５５】
図２Ｃ及び図２Ｄを参照する。配線３２のＸ軸方向に延在する部分と、Ｙ軸方向に延在する部分が交差する領域（図２Ｃに斜線を付した領域）に、金属層３３を形成する。金属層３３は、たとえばＴｉ（１０ｎｍ）／Ｐｔ（１００ｎｍ）／Ａｕ（３００ｎｍ）の積層構造を有する金属層であり、金属層３３の表面（配線３２とは反対側の表面）にはＡｕ膜が形成される。
【００５６】
こうして配線基板３０が作製される。
【００５７】
続いて、図３Ａ〜図３Ｄを参照し、ＬＥＤ素子１０を配線基板３０上に配置する工程について説明する。
【００５８】
図３Ａを参照する。１ｍＭのオクタンジチオールのエタノール溶液を調整した容器内に、配線基板３０を投入する。チオールは、水素化された硫黄を末端にもつ有機化合物で、Ｒ−ＳＨ（Ｒは有機基）で表される構造をもつ。たとえばＡｕ等の金属と結合しやすい（Ａｕ−Ｓのような強固な結合を形成する）ことが知られている。すなわち、図３Ａに示す工程においては、表面の一部にチオールと反応しやすい金属（Ａｕ）をもつ配線基板３０を、チオール誘導体の溶液に浸漬する。
【００５９】
なお、オクタンジチオールのエタノール溶液の濃度は、１００μＭ〜１０ｍＭ程度が好ましい。
【００６０】
図３Ｂを参照する。たとえば容器内に窒素を封入し、２４時間放置する。これにより、配線基板３０の金属層３３表面（Ａｕ膜）がチオール３４により修飾される。（金属層３３表面にチオール接合膜３５が形成される。）チオール接合膜３５は、たとえば自己組織化単分子膜(self-assembled monolayer; SAM)である。第１実施例においては、たとえばチオール基（ＳＨ基）を表面にもつＳＡＭとなる。
【００６１】
図３Ｃを参照する。金属層３３表面のＡｕ部分がチオール化された配線基板３０（図３Ｂ参照）と、ＬＥＤ素子１０（図１Ｍ参照）を、エタノール３８の入った容器内に投入する。ここでは、たとえばオクタンジチオールが含まれない、純粋なエタノール３８を使用する。すなわち、たとえばＬＥＤ素子１０のｎ側電極２４がチオール化されない溶液等を用いる。
【００６２】
図３Ｄを参照する。たとえば容器内に窒素を封入し、２４時間、静置と攪拌を繰り返す。これにより、ＬＥＤ素子１０のｎ側電極２４表面（ＡｕＳｎ膜）がチオール３４により修飾される。（ｎ側電極２４がチオール接合膜３５と接合される。）具体的には、ＳＡＭ表面のチオール基が、ＬＥＤ素子１０のｎ側電極２４表面のＡｕＳｎと結合する。
【００６３】
このようにして、配線基板３０（金属層３３）上に、ＬＥＤ素子１０が結合される。（ＬＥＤ素子１０が固定配置された配線基板３０が作製される。）
図３Ｅを参照する。配線基板３０（金属層３３）とＬＥＤ素子１０の電気的接続度を高める。エタノールの入った容器から、配線基板３０及びＬＥＤ素子１０を、両者の位置関係をそのままにして（変化させず）取り出し、たとえば３５０℃で、加熱、加圧処理を行い、配線基板３０の金属層３３（Ａｕ膜）と、ＬＥＤ素子１０のｎ側電極２４（ＡｕＳｎ膜）とを金属接合（共晶結合）する。この際、両者間のチオール３４（チオール接合膜３５）は、押し出される、または、焼き切られる等される。
【００６４】
図３Ｆを参照する。導電層４２を備える対向基板４０を準備する。対向基板４０は、たとえばガラスで形成されたベース基板４１上に、ＩＴＯで形成された導電層４２が配置された基板である。対向基板４０は、たとえば導電層４２がＬＥＤ素子１０の第２ｐ側電極２１と接合されるように、配線基板３０に対向配置される。
【００６５】
以上の工程により、第１実施例による半導体発光装置が製造される。
【００６６】
第１実施例による半導体発光装置（図３Ｆ参照）は、相互に対向して配置される基板３０、４０、及び、両基板３０、４０間に配置されるＬＥＤ素子１０を備える。ＬＥＤ素子１０のｎ側電極２４は、配線基板３０の金属層３３と電気的に接続され、ｐ側電極１９、２１は、対向基板４０の導電層４２と電気的に接続される。
【００６７】
実施例においては、両基板３０、４０間に配置される複数のＬＥＤ素子１０のｎ側電極２４は、相互に電気的に接続されている。また、複数のＬＥＤ素子１０のｐ側電極１９、２１も、相互に電気的に接続されている。なお、複数のＬＥＤ素子１０のｎ側電極２４は、相互に電気的に分離されていてもよいし、一部だけが電気的に接続されていてもよい。ｎ側電極２４が電気的に接続されるＬＥＤ素子１０のグループが複数存在するように、配線３２をパターニングすることもできる。複数のＬＥＤ素子１０のｐ側電極１９、２１についても同様である。
【００６８】
配線基板３０の金属層３３の表面は、チオール基と反応性のあるＡｕで形成されており、ＬＥＤ素子１０のｎ側電極２４の表面は、チオール基と反応性のあるＡｕ合金（ＡｕＳｎ）で形成されている。両者３３、２４が接合された位置（配線基板３０とＬＥＤ素子１０の間）には、金属接合（図３Ｅ参照）の際に、焼き切られたチオール由来の有機化合物が存在する。焼き切られなかったチオールも存在するであろう。
【００６９】
第１実施例による半導体発光装置の製造方法においては、表面にＡｕ膜が形成された金属層３３をもつ配線基板３０を準備し、金属層３３表面に、チオール基をもつ結合層（チオール接合膜３５）を導入する。結合層は、金属層３３表面（Ａｕ膜）部分にのみ導入され、他の領域、たとえばＩＴＯで形成された配線３２部分には導入されない。そして、ＬＥＤ素子１０のｎ側電極２４の表面をＡｕＳｎで形成することで、たとえば液体中において、チオールを介し、金属層３３とｎ側電極２４を固着させる。ＬＥＤ素子１０は、配線基板３０の所定位置（Ａｕ配置位置）に、選択的に付着される。
【００７０】
第１実施例による製造方法は、ＬＥＤ素子１０を簡便に、意図した位置に配置する半導体発光装置の製造方法である。Ａｕの配置位置によりＬＥＤ素子１０の配置位置を制御するため、ＬＥＤ素子１０を高い位置精度で配線基板３０上に配置することができる。ＬＥＤ素子１０をピックアップ等することがないため、微小なＬＥＤ素子１０であっても、簡易に、高い位置精度で、配線基板３０上に配置することが可能である。また、大面積の領域に一度に複数のＬＥＤ素子１０を配置することができる。
【００７１】
第１実施例による半導体発光装置の製造方法においては、たとえばＬＥＤ素子１０の一方電極２４にのみ、表面にチオール基と反応しやすい金属層（Ａｕ膜）を導入する。このため、ｎ側電極２４が配線基板３０と結合されるように、ＬＥＤ素子１０を配置することができる。すなわち、接続される電極を揃えて、ＬＥＤ素子１０を配線基板３０上に配置することができる。このように、第１実施例による製造方法は、配線基板３０に接続される電極（ｎ側電極２４またはｐ側電極１９、２１）の選択性（ＬＥＤ素子１０の表裏の選択性）が向上された半導体発光装置の製造方法である。
【００７２】
なお、第２ｐ側電極２１表面にも、チオール基と反応しやすい金属層を形成してもよい。この場合、ＬＥＤ素子１０の形状や重心位置等の関係で、たとえばｎ側電極２４が配線基板３０と固定されるＬＥＤ素子１０が一定割合で存在し、ｐ側電極２１が配線基板３０と固定されるＬＥＤ素子１０が他の一定割合で存在することになるが、ＬＥＤ素子１０を簡便に、高い位置精度で、意図した位置に配置するという効果は奏される。すなわち、ＬＥＤ素子１０の、たとえば少なくとも一方の電極２１、２４表面に、チオール基と反応性のある金属を配置することで、ＬＥＤ素子１０を配線基板３０上の所定位置に配置することができる。
【００７３】
図４Ａ〜図４Ｆを参照し、第２実施例による半導体発光装置の製造方法を説明する。
【００７４】
第２実施例による半導体発光装置の製造方法では、第１実施例とは異なる配線基板３０を作製する。図４Ａ及び図４Ｃは、第２実施例の配線基板を示す概略的な平面図であり、図４Ｂ、図４Ｄは、それぞれ図４ＡのＩＶＢ−ＩＶＢ線、図４ＣのＩＶＤ−ＩＶＤ線に沿う断面図である。
【００７５】
図４Ａ及び図４Ｂを参照する。たとえばガラスで形成されたベース基板３１上に、ＩＴＯ層３２、及び、Ｔｉ（１０ｎｍ）／Ｐｔ（１００ｎｍ）／Ａｕ（３００ｎｍ）積層構造３３を格子状に形成する。図２Ｃ及び図２Ｄに示す第１実施例の場合とは、Ｔｉ／Ｐｔ／Ａｕ積層構造３３が、ＬＥＤ素子１０の配置位置だけでなく、配線部分全体に配置される点で相違する。
【００７６】
図４Ｃ及び図４Ｄを参照する。ＬＥＤ素子１０の配置位置を除く配線部分（図４Ｃにおける斜線部分）上に、たとえばスパッタで厚さ６００ｎｍのＳｉＯ２保護膜３６を形成する。６００ｎｍのＳｉＯ２膜に限らず、たとえば種々の絶縁膜を適宜必要な厚さに形成すればよい。
【００７７】
こうして、第２実施例の配線基板３０が作製される。第２実施例の配線基板３０は、ＬＥＤ素子１０配置位置のみ、Ａｕ（チオール修飾用の金属）が露出する構造を有する点では、第１実施例と共通する。
【００７８】
配線基板３０作製後の製造工程は、第１実施例と同様である。すなわち、たとえば図４Ｅに示すように、露出されたＡｕ膜表面にチオール接合膜３５を形成し、ＬＥＤ素子１０のｎ側電極２４をチオール接合膜３５と接合する。そして、図４Ｆに示すように、金属接合（共晶結合）を行って、配線基板３０とＬＥＤ素子１０の電気的接続度を高めた後、ＬＥＤ素子１０のｐ側電極１９、２１を対向基板４０（導電層４２）と導通させる。
【００７９】
第２実施例による半導体発光装置は、Ｔｉ／Ｐｔ／Ａｕの積層金属層３３が、ＬＥＤ素子１０の配置位置だけでなく、配線部分全体に配置されている点、及び、ＬＥＤ素子１０の配置位置を除く配線部分を覆うように、保護膜３６が形成されている点において、第１実施例と相違する。すなわち、第２実施例による半導体発光装置においては、配線基板３０が、同一の層構成をもつ一様な導電部（ＩＴＯ層３２及びＴｉ／Ｐｔ／Ａｕ積層金属層３３）を含み、複数のＬＥＤ素子１０が導電部上に配置され、複数のＬＥＤ素子１０間の導電部上には、保護膜３６が配置される。
【００８０】
第２実施例による半導体発光装置は、Ｔｉ／Ｐｔ／Ａｕ金属層３３が配線部分全体に配置されているため、ＬＥＤ素子１０の配置位置を除く配線部分がＩＴＯ層３２のみで形成されている第１実施例に比べ、配線抵抗が小さいという特徴を有する。
【００８１】
図５Ａ〜図５Ｄを参照し、第３実施例による半導体発光装置の製造方法を説明する。
【００８２】
第３実施例による半導体発光装置の製造方法は、配線基板３０のチオール化（図３Ａ及び図３Ｂ参照）に先立ち、金属層３３表面（Ａｕ膜上）にレジストを形成する点が、第１実施例と異なる。
【００８３】
図５Ａ及び図５Ｂを参照する。第３実施例においては、ＬＥＤ素子１０の配置位置（たとえば図２Ｃにおいて配線３２のＸ軸方向に延在する部分と、Ｙ軸方向に延在する部分が交差する領域）内に、離散的にレジスト３７を形成する。具体的には、たとえば直径２μｍである円形状のレジスト３７を、Ｘ軸方向、Ｙ軸方向の双方に、４μｍピッチで島状に形成する。レジスト３７として、たとえば東京応化工業株式会社製のＯＦＰＲ（登録商標）シリーズを用いることができる。
【００８４】
図５Ｃを参照する。たとえばＨ２Ｏを溶剤として、金属層３３表面（Ａｕ膜）のチオール化処理を行い、その後、アセトンでレジスト３７を除去する。レジスト３７が形成されていた離散的な円形領域には、チオール接合膜３５は形成されず、金属層３３表面（Ａｕ膜）におけるそれ以外の領域に、チオール接合膜３５が形成される。
【００８５】
図５Ｄに、ＬＥＤ素子１０配置位置の断面図を示す。この後の製造工程は、第１実施例と同様である。すなわち、たとえば本図に示すように、ＬＥＤ素子１０のｎ側電極２４をチオール接合膜３５と接合する。その後、金属接合（共晶結合）を行って、配線基板３０とＬＥＤ素子１０の電気的接続度を高め、更に、ＬＥＤ素子１０のｐ側電極１９、２１を対向基板４０と導通させる。
【００８６】
第３実施例による半導体発光装置の製造方法においては、金属層３３表面（ＬＥＤ素子１０配置位置）の一部のみをチオールで修飾する。ＬＥＤ素子１０のｎ側電極２４は、一部にチオール接合膜３５が形成され、他の一部にチオール接合膜３５が形成されていない領域（Ａｕ膜上）に配置される。
【００８７】
チオール接合膜３５は、電気的な抵抗層である。このため、たとえば配線基板３０とＬＥＤ素子１０の電気的接続に関し、チオール接合膜３５が形成されていない領域においては、電気的特性の劣化が防止される。第３実施例による製造方法によれば、第１実施例よりも良好な、配線基板３０とＬＥＤ素子１０の間の電気的接続（接触抵抗の小さい電気的接続）を実現することができる。
【００８８】
第３実施例による製造方法によれば、配線基板３０とＬＥＤ素子１０の間において、たとえば規則的に配置される島状の円形領域には、チオール、及び、チオール由来の有機化合物が存在しない、または極めて低密度である半導体発光装置が製造される。
【００８９】
なお、第３実施例においては、レジスト３７を形成することで、金属層３３表面の一部に、チオール接合膜３５が配置されない領域を形成したが、たとえばチオール溶液の濃度を薄くすることで、または、配線基板３０をチオール溶液に浸漬する時間を短くすることで、金属層３３表面の一部に、チオール接合膜３５が配置されない領域を形成することもできる。チオール接合膜３５の密度は、たとえばチオール溶液の濃度や配線基板３０の浸漬時間で制御可能である。
【００９０】
図６Ａ〜図６Ｄを参照し、第４実施例による半導体発光装置の製造方法を説明する。
【００９１】
第１〜第３実施例では、複数のチオール基をもつチオールを用いたが、第４実施例においては、チオール基を１つだけ有するチオールを使用する。
【００９２】
第４実施例による半導体発光装置の製造方法は、ＬＥＤ素子１０を配線基板３０上に配置する工程（図３Ａ〜図３Ｄに示す工程）が第１実施例とは相違する。
【００９３】
図６Ａ、図６Ｂに、それぞれ配線基板３０（金属層３３）のチオール化、ＬＥＤ素子１０（ｎ側電極２４）のチオール化を示す。
【００９４】
図６Ａを参照する。たとえば配線基板３０を、１０−カルボキシデカン−１−チオールの１ｍＭエタノール溶液に投入し、２４時間、静置と時々攪拌を繰り返すことで、金属層３３表面（Ａｕ膜上）に、カルボキシル基（ＣＯＯＨ基）をもつチオール接合膜３５を形成する。
【００９５】
図６Ｂを参照する。たとえばＬＥＤ素子１０を、１１−アミノ−１−ウンデカチオールの１ｍＭエタノール溶液に投入し、２４時間、静置と時々攪拌を繰り返すことで、ｎ側電極２４表面（ＡｕＳｎ膜上）に、アミノ基（ＮＨ２基）をもつチオール接合膜３５を形成する。
【００９６】
このように、第４実施例においては、配線基板３０とＬＥＤ素子１０を、それぞれ相互に異なるチオールと反応させ、相互に異なるチオール接合膜３５を形成する。
【００９７】
次に、たとえば配線基板３０のチオール接合膜３５を活性化する。たとえば、活性化剤として、１−エチル−３−（３−ジメチルアミノプロピル）カルボジイミド（ＷＳＣ）と、Ｎ−ヒドロキシコハク酸イミド（ＮＨＳ）の１００ｍＭエタノール溶液をそれぞれ調整し、これらを１：１で混合して活性化液を調整する。そして配線基板３０を、活性化液中に投入し、１０分間放置して、チオール接合膜３５表面を活性化させる。
【００９８】
図６Ｃを参照する。チオール接合膜３５表面を活性化させた配線基板３０と、図６Ｂに示すＬＥＤ素子１０を、ｐＨ＝８程度のリン酸バッファ内に投入し、配線基板３０のチオール接合膜３５と、ＬＥＤ素子１０のチオール接合膜３５の間（チオール間）でアミド結合を形成させて、配線基板３０上にＬＥＤ素子１０を固定配置する。
【００９９】
この後の製造工程は、第１実施例と同様である。すなわち、金属接合（共晶結合）を行って、配線基板３０とＬＥＤ素子１０の電気的接続度を高め、更に、ＬＥＤ素子１０のｐ側電極１９、２１を対向基板４０と導通させる。
【０１００】
チオール基を１つだけ有するチオールを用いる第４実施例による製造方法によれば、たとえば図６Ｄに示すように、複数のチオール基が金属層３３表面（Ａｕ膜）に結合し、（チオール３４がブリッジし、）配線基板３０とＬＥＤ素子１０の間の接合に寄与しない、または接合を妨げるチオールの発生を防止することができる。このため、半導体発光装置の品質を向上させることが可能である。
【０１０１】
第４実施例では、配線基板３０側に、カルボキシル基をもつチオール接合膜３５を形成し、ＬＥＤ素子１０側に、アミノ基をもつチオール接合膜３５を形成したが、配線基板３０側に、アミノ基をもつチオール接合膜３５を形成し、ＬＥＤ素子１０側に、カルボキシル基をもつチオール接合膜３５を形成してもよい。
【０１０２】
また、配線基板３０のチオール接合膜３５を活性化するが、ＬＥＤ素子１０のチオール接合膜３５を活性化してもよい。ただ、ＬＥＤ素子１０が微小であるため、活性化剤の除去の容易性の観点から、配線基板３０のチオール接合膜３５を活性化する方が好ましい。活性化は、配線基板３０のチオール接合膜３５、ＬＥＤ素子１０のチオール接合膜３５の少なくとも一方について行えばよい。
【０１０３】
更に、カルボキシル基を有するチオールと、アミノ基を有するチオールを使用するが、官能基の組み合わせはこれに限られない。反応可能な種々の官能基の組み合わせとすることができる。更に、有機基も様々に変更可能である。
【０１０４】
図７Ａ〜図７Ｅを参照し、第５実施例による半導体発光装置の製造方法を説明する。
【０１０５】
第５実施例による半導体発光装置の製造方法においては、第２ｐ側電極２１の表面の少なくとも一部に、疎水性の膜が配置されたＬＥＤ素子１０を用い、チオールを介してＬＥＤ素子１０と配線基板３０とを結合する。
【０１０６】
図７Ａを参照する。図１Ｌに示す工程に続き、第２ｐ側電極２１上に、レジスト３９をスピンコートで塗布する。レジスト３９として、たとえばＯＦＰＲ（登録商標）シリーズを用いることができる。
【０１０７】
図７Ｂを参照する。ＵＶ光を照射して、各ＬＥＤ素子１０をＵＶシート２５から分離し、第２ｐ側電極２１の表面の少なくとも一部、第５実施例では第２ｐ側電極２１の表面を覆うレジスト３９を備えるＬＥＤ素子１０を作製する。レジスト３９は疎水性を示す。
【０１０８】
図７Ｃを参照する。ＬＥＤ素子１０を、配線基板３０上に配置する。配置方法は、たとえば第１〜第４実施例と同様の方法を用いることができ、ここでは第１実施例と同様にして、ＬＥＤ素子１０と配線基板３０とを、チオールを介して結合する。なお、第５実施例においては、レジスト３９を溶解させない反応液（たとえば水）を使用する。
【０１０９】
図７Ｄを参照する。たとえばアセトンを用い、レジスト３９を除去する。
【０１１０】
図７Ｅを参照する。配線基板３０の金属層３３（Ａｕ膜）と、ＬＥＤ素子１０のｎ側電極２４（ＡｕＳｎ膜）とを金属接合（共晶結合）する。この後、ＬＥＤ素子１０のｐ側電極１９、２１を対向基板４０と導通させて、第５実施例による半導体発光素子が製造される。
【０１１１】
チオール基は、親水性である。配線基板３０と結合させたくない側の電極（第５実施例においては、第２ｐ側電極２１）表面に、疎水性の膜を配置することにより、親水−疎水の性質による反発力が利用され、配線基板３０に接続される電極（ｎ側電極２４またはｐ側電極１９、２１）の選択性（ＬＥＤ素子１０の表裏の選択性）を、一層向上させることができる。疎水性の膜は、ＬＥＤ素子１０を配線基板３０上に配置した後に除去すればよい。
【０１１２】
図８は、実施例による半導体発光装置の製造方法を示す概略的なフローチャートである。
【０１１３】
第１〜第４実施例による半導体発光装置の製造方法においては、まず、半導体発光素子を、チオールを介して第１基材に結合し、半導体発光素子の一方の電極と第１基材との電気的接続を行う（ステップＳ１０１）。その後、半導体発光素子の他方の電極と第２基材との電気的接続を行う（ステップＳ１０２）。
【０１１４】
ステップＳ１０１における第１基材は、たとえば配線基板３０である。第１基材は、導電部（たとえば配線３２及び金属層３３）を備える。また、第１基材には、表面の一部に、チオールと反応する導電性材料（たとえば金属層３３表面のＡｕ）が配置されている。チオールと反応する導電性材料は、たとえば第１基材の導電部の少なくとも一部を構成する。
【０１１５】
実施例においては、チオールと反応する導電性材料として金（Ａｕ）を用いたが、銀（Ａｇ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、白金（Ｐｔ）等の貴金属、または、これらの金属を少なくとも１種類以上含む合金を使用することができる。
【０１１６】
なお、第１基材の導電部は、表面にチオールと反応する導電性材料が配置された、同一の層構成をもつものであってもよい（第２実施例）。その場合、たとえば、半導体発光素子の結合位置を除く導電部表面（チオールと反応する導電性材料の表面）に保護膜を配置し、半導体発光素子の結合位置のみに、導電部（チオールと反応する導電性材料）を露出させる。
【０１１７】
半導体発光素子は、実施例においては、ＬＥＤ素子１０である。半導体発光素子は、第１導電型層（たとえばｎ型層１４）、発光層（たとえば発光層１５）、及び、第２導電型層（たとえばｐ型層１６）の半導体積層を備える。また、第１導電型層に電気的に接続する第１導電側電極（たとえばｎ側電極２４）、及び、第２導電型層に電気的に接続する第２導電側電極（たとえばｐ側電極１９、２１）を含む。なお、半導体発光素子として、ＬＥＤ素子１０に限らず、種々の半導体発光素子、たとえばＬＤ(laser diode)素子等を使用可能である。
【０１１８】
第１導電側電極、第２導電側電極の少なくとも一方の表面に、チオール基と反応する導電性材料が配置される。チオール基と反応する導電性材料は、第１導電側電極表面または第２導電側電極表面の全部に配置されてもよいし、一部に配置されてもよい。
【０１１９】
実施例においては、ｎ側電極２４のみの表面に、チオール基と反応する導電性材料を配置することで、配線基板３０に接続される電極の選択性を高めた。具体的には、ｎ側電極２４を、Ｔｉ／Ａｌ／Ｔｉ／Ｐｔ／Ａｕ／ＡｕＳｎの層構造で形成し、ＡｕＳｎを、チオール基と反応する導電性材料として表面に配置したが、ＡｕＳｎ膜を形成せず、ｎ側電極２４表面をＡｕで形成してもよい。チオール基と反応する導電性材料としては、上述のように、たとえばＡｕ、Ａｇ、Ｃｕ、Ｐｄ、Ｐｔ等の金属、または、これらの金属を少なくとも１種類以上含む合金を使用可能である。
【０１２０】
半導体発光素子は、チオールと反応する導電性材料が配置された第１基材上の位置に、チオールを介して配置される。第１基材上において、半導体発光素子が配置される位置の全体にチオール結合層が形成されていてもよいし、一部にチオール結合層が形成されていてもよい（第３実施例）。第３実施例においては、半導体発光素子が配置される第１基材上の位置（Ａｕ膜表面）に、チオール結合層の不形成領域が島状に配置される。
【０１２１】
第１基材と半導体発光素子の間を結合するチオールとして、チオール基を単数（第４実施例）もつチオール、または、複数（第１〜第３実施例）もつチオールを用いることができる。
【０１２２】
チオール基を単数もつチオールを用いる場合は、たとえば２種類以上のチオールを準備する。１種類以上のチオールを第１基材側（第１基材表面のチオールと反応する導電性材料上）に配置するとともに、１種類以上のチオールを半導体発光素子側（電極表面のチオールと反応する導電性材料上）に配置する。第１基材側と半導体発光素子側とでは、相互に異なるチオールが含まれるようにし、該チオール間で結合を行うことで、第１基材と半導体発光素子とを結合する。
【０１２３】
一例として、第１基材側にカルボキシル基をもつチオールを配置し、半導体発光素子側にはアミノ基をもつチオールを配置する。そして両者間でアミド結合を形成させ、第１基材と半導体発光素子とを結合する。
【０１２４】
ステップＳ１０１の工程は、第１基材と半導体発光素子の間の電気的接続度を高める工程を含んでもよい。
【０１２５】
実施例においては、配線基板３０の金属層３３（Ａｕ）と、ＬＥＤ素子１０のｎ側電極２４（ＡｕＳｎ）を金属接合（共晶結合）することによって、配線基板３０の導電部とＬＥＤ素子１０のｎ側電極２４の間の電気的接続度を高める。なお、金属接合によって、配線基板３０とＬＥＤ素子１０の物理的な接続（固定）の度合いも高められる。
【０１２６】
第１基材と半導体発光素子の間の電気的接続は、半導体発光素子を、チオールを介して第１基材に結合する際、または、電気的接続度を高める工程において行われる。たとえば第１基材表面の導電性材料上に配置されるチオールが極めて密で、チオール結合層による第１基材と半導体発光素子の結合の際に、電気的接続が確保されないような場合には、電気的接続度を高める工程で、電気的接続が行われることになる。
【０１２７】
ステップＳ１０２における第２基材は、たとえば対向基板４０である。第２基材は、導電部（たとえば導電層４２）を備える。ステップＳ１０２においては、ＬＥＤ素子１０のｐ側電極１９、２１と対向基板４０の導電層４２の間の電気的接続が行われる。
【０１２８】
なお、第１基材、第２基材は、絶縁材料で形成された部材上に導電部が配置されていてもよいし、導電性材料（導電部）のみで形成されていてもよい。
【０１２９】
こうして、実施例による半導体発光装置が製造される。
【０１３０】
以上、実施例に沿って本発明を説明したが、本発明はこれらに限定されない。
【０１３１】
たとえば実施例においては、ベース基板３１、４１にガラス基板を用いたが、ベース基板３１、４１は、ポリエチレンテレフタラート(polyethylene terephthalate; PET)、ポリエーテルサルホン(polyethersulfone; PES)、ポリカーボネート(polycarbonate; PC)、ポリアリレート(polyarylate; PAR)などの樹脂で形成されたシートでもよく、更に、Ｃｕ基板などを用いることもできる。また、実施例においては、配線３２及び導電層４２をＩＴＯで形成したが、ＩＴＯ以外の導電性材料で形成してもよい。
【０１３２】
なお、たとえば金属接合の際の処理温度、圧力などは、基板３１の材料や、接合する金属材料によって、適宜変更する。
【０１３３】
更に、第１〜第３実施例においては、たとえば配線基板３０とＬＥＤ素子１０を結合するに当たり、配線基板３０側をチオールで修飾したが、ＬＥＤ素子１０側を修飾してもよい。チオールで修飾されたＬＥＤ素子１０と、チオールで修飾されていない配線基板３０を、純粋なエタノール溶液中で、静置、攪拌することで、図３Ｄに示すように、所定の位置にＬＥＤ素子１０を配置することができる。なお、その際、ＬＥＤ素子１０のｎ側電極２４上の一部に、チオール接合膜が形成されない領域をつくってもよい。たとえばチオール溶液の濃度を薄くすることで、または、ＬＥＤ素子１０をチオール溶液に浸漬する時間を短くすることで、ｎ側電極２４の表面の一部に、チオール接合膜が配置されない領域を形成することができる。
【０１３４】
各実施例の特徴を組み合わせることもできる。たとえば第２実施例の特徴と、第３実施例の特徴を組み合わせてもよい。更に、第４実施例の特徴を組み合わせることも可能である。
【０１３５】
その他にも、種々の変更、改良、組み合わせ等が可能なことは当業者には自明であろう。
【産業上の利用可能性】
【０１３６】
実施例による半導体発光装置は、様々な発光装置に利用可能である。たとえば自由曲面での発光が可能な発光装置に利用することができる。
【符号の説明】
【０１３７】
１０  ＬＥＤ素子
１１  サファイア基板
１２  バッファ層
１３  アンドープ層
１４  ｎ型層
１５  発光層
１６  ｐ型層
１７  ＩＴＯ膜
１８  レジスト
１９  第１ｐ側電極
２０  保護膜
２１  第２ｐ側電極
２２  接合剤
２３  補強用基板
２４  ｎ側電極
２５  ＵＶシート
３０  配線基板
３１  ベース基板
３２  配線
３３  金属層
３４  チオール
３５  チオール接合膜
３６  保護膜
３７  レジスト
３８  エタノール
３９  レジスト
４０  対向基板
４１  ベース基板
４２  導電層
【図１−１】
2017112301.tif 000003
【図１−２】
2017112301.tif 000004
【図１−３】
2017112301.tif 000005
【図１−４】
2017112301.tif 000006
【図１−５】
2017112301.tif 000007
【図２】
2017112301.tif 000008
【図３−１】
2017112301.tif 000009
【図３−２】
2017112301.tif 000010
【図４−１】
2017112301.tif 000011
【図４−２】
2017112301.tif 000012
【図５−１】
2017112301.tif 000013
【図５−２】
2017112301.tif 000014
【図６】
2017112301.tif 000015
【図７−１】
2017112301.tif 000016
【図７−２】
2017112301.tif 000017
【図８】
2017112301.tif 000018