(57)【要約】【課題】スイッチング時に発生する高調波ノイズを抑制してＥＭＩノイズを軽減するとともに、スイッチング損失が低減でき、安価な低耐圧のスイッチング素子を用いることが可能なスイッチング電源装置を提供する。【解決手段】リアクトルＬｒと整流用の第１ダイオードＤ１の直列回路と、直列回路の後段に設けられた平滑コンデンサＣｏと、リアクトルとグランド間に接続されリアクトルを通電状態と非通電状態に切り替えるスイッチング素子Ｑ１とを備え、スイッチング素子Ｑ１のオン時にリアクトルＬｒに蓄積された電磁エネルギーをスイッチング素子のオフ時に放出することにより平滑コンデンサＣｏへの充電電圧を昇圧するスイッチング電源装置１０であって、スイッチング素子Ｑ１のオン時にスイッチング素子に流入する電流を次第に上昇した後次第に下降する正弦波状の波形に整形する共振回路Ｌｒ，Ｃｒ，Ｄ２を備えている。【選択図】図１
2017112679.tif 000002
【特許請求の範囲】
【請求項１】
入力端子間Ｔｉにローサイド側スイッチング素子Ｑ１とハイサイド側スイッチング素子Ｑ２が直列接続されたスイッチングアームＡと、
出力端子Ｔｏ間に直列接続された第１ダイオードＤ１及び第２ダイオードＤ２と、前記第１ダイオードＤ１のカソード側とグランド間に接続された第１コンデンサＣｏと、前記第１ダイオードＤ１及び第２ダイオードＤ２の接続点Ｐ１に一端が接続された第２コンデンサＣｄとを備えて構成される倍電圧整流回路Ｂと、
前記ローサイド側スイッチング素子Ｑ１と前記倍電圧整流回路Ｂとの間に接続された共振回路ＲＣとで構成され、
前記共振回路ＲＣが、前記ローサイド側スイッチング素子Ｑ１のハイサイド側接続点Ｐ２と前記第２コンデンサＣｄの他端との間に接続された第１共振コンデンサＣｒ及び第１インダクタＬｒの直列回路と、前記直列回路と前記第２コンデンサＣｄとの接続点とグランド間に接続された第２インダクタＬｍと、前記ローサイド側スイッチング素子Ｑ１に並列接続された第２共振コンデンサＣｖとで構成されていることを特徴とする非絶縁型複合共振ＤＣ−ＤＣコンバータ。
【請求項２】
前記第１共振コンデンサＣｒ、前記第２コンデンサＣｄ及び前記第１インダクタＬｒにより〔数１〕で示される共振周波数ｆｒ１の電流共振回路が構成され、
【数１】
2017112679.tif 000009
前記第１共振コンデンサＣｒ、前記第１インダクタＬｒ及び前記第２インダクＬｍにより〔数２〕で示される共振周波数ｆｒ２の電流共振回路が構成され、
【数２】
2017112679.tif 000010
前記第１インダクタＬｒ及び前記第２共振コンデンサＣｖにより〔数３〕で示される共振周波数ｆｖの電圧共振回路が構成されている、
【数３】
2017112679.tif 000011
ことを特徴とする請求項１記載の非絶縁型複合共振ＤＣ−ＤＣコンバータ。
【請求項３】
前記第１インダクタのインダクタンス値Ｌｒが、絶縁型複合共振ＤＣ−ＤＣコンバータに用いられる変成器の一次側自己インダクタンスＬｐ及び結合係数ｋに対してＬｐ（１−ｋ２）、前記第２インダクタのインダクタンス値Ｌｍがｋ２Ｌｐに設定されていることを特徴とする請求項１または２記載の非絶縁型複合共振ＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、非絶縁型複合共振ＤＣ−ＤＣコンバータに関する。
【背景技術】
【０００２】
特許文献１には、電力変換効率が高く、その軽負荷時にも高い電力変換効率を実現することができる絶縁型ＤＣ−ＤＣコンバータとして、コンバータ部および制御手段を備え、前記制御手段によるコンバータ制御により、直流電源における低電圧・大電流の直流電力を昇圧した所定電圧の直流電力に変換する絶縁型ＤＣ−ＤＣコンバータが開示されている。
【０００３】
当該絶縁型ＤＣ−ＤＣコンバータのコンバータ部は、一次巻線および昇圧出力する二次巻線をもつ昇圧トランスを有し、電流共振および電圧共振を行うフルブリッジ複合共振回路と、前記昇圧トランスの二次電圧を前記所定電圧に倍圧する倍電圧回路とを備え、前記フルブリッジ複合共振回路は、フルブリッジに結合されたスイッチング素子にそれぞれ並列に電圧共振コンデンサが接続され、かつ、該回路と前記昇圧トランスの一次巻線との間に直列に電流共振コンデンサが接続されており、前記制御手段は、軽負荷時に前記フルブリッジ複合共振回路のスイッチング周波数を所定間隔に間欠させたバースト発振に移行させる制御を行うように構成されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−２６３７００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上述の特許文献１に記載された絶縁型ＤＣ−ＤＣコンバータによれば、電流共振および電圧共振によりスイッチング素子のスイッチングロスを低減し、昇圧トランスの昇圧と倍電圧回路の倍圧との組み合わせによりコンバータ部の電力変換効率を向上させることができる。
【０００６】
しかし、絶縁処理のために絶縁トランスが組み込まれており、一次巻線及び二次巻線に生じる漏れインダクタンス等によって電力損失が発生するので変換効率が低下することが否めなかった。
【０００７】
本発明の目的は、上述した問題点に鑑み、低スイッチング損失でありながらも絶縁型ＤＣ−ＤＣコンバータよりも変換効率の良い非絶縁型複合共振ＤＣ−ＤＣコンバータを提供する点にある。
【課題を解決するための手段】
【０００８】
上述の目的を達成するため、本発明による非絶縁型昇圧スイッチング電源装置の第一の特徴構成は、特許請求の範囲の書類の請求項１に記載した通り、入力端子間Ｔｉにローサイド側スイッチング素子Ｑ１とハイサイド側スイッチング素子Ｑ２が直列接続されたスイッチングアームＡと、出力端子Ｔｏ間に直列接続された第１ダイオードＤ１及び第２ダイオードＤ２と、前記第１ダイオードＤ１のカソード側とグランド間に接続された第１コンデンサＣｏと、前記第１ダイオードＤ１及び第２ダイオードＤ２の接続点Ｐ１に一端が接続された第２コンデンサＣｄとを備えて構成される倍電圧整流回路Ｂと、前記ローサイド側スイッチング素子Ｑ１と前記倍電圧整流回路Ｂとの間に接続された共振回路ＲＣとで構成され、前記共振回路ＲＣが、前記ローサイド側スイッチング素子Ｑ１のハイサイド側接続点Ｐ２と前記第２コンデンサＣｄの他端との間に接続された第１共振コンデンサＣｒ及び第１インダクタＬｒの直列回路と、前記直列回路と前記第２コンデンサＣｄとの接続点とグランド間に接続された第２インダクタＬｍと、前記ローサイド側スイッチング素子Ｑ１に並列接続された第２共振コンデンサＣｖとで構成されている点にある。
【０００９】
第１共振コンデンサＣｒ、第２コンデンサＣｄ及び第１インダクタＬｒにより第１の電流共振回路が構成され、第１共振コンデンサＣｒ、第１インダクタＬｒ及び第２インダクＬｍにより第２の電流共振回路が構成され、第１インダクタＬｒ及び第２共振コンデンサＣｖにより電圧共振回路が構成される。これらの共振回路によってローサイド側スイッチング素子Ｑ１及びハイサイド側スイッチング素子Ｑ２のターンオン時及びターンオフ時のスイッチング損失が効果的に低減されるようになる。
【００１０】
同第二の特徴構成は、同請求項２に記載した通り、上述の第一の特徴構成に加えて、前記第１共振コンデンサＣｒ、前記第２コンデンサＣｄ及び前記第１インダクタＬｒにより〔数１〕で示される共振周波数ｆｒ１の電流共振回路が構成され、
【数１】
2017112679.tif 000003
前記第１共振コンデンサＣｒ、前記第１インダクタＬｒ及び前記第２インダクＬｍにより〔数２〕で示される共振周波数ｆｒ２の電流共振回路が構成され、
【数２】
2017112679.tif 000004
前記第１インダクタＬｒ及び前記第２共振コンデンサＣｖにより〔数３〕で示される共振周波数ｆｖの電圧共振回路が構成されている点にある。
【数３】
2017112679.tif 000005
【００１１】
同第三の特徴構成は、同請求項３に記載した通り、上述の第一または第二の特徴構成に加えて、前記第１インダクタＬｒのインダクタンス値Ｌｒが、絶縁型複合共振ＤＣ−ＤＣコンバータに用いられる変成器の一次側自己インダクタンスＬｐ及び結合係数ｋに対してＬｐ（１−ｋ２）、前記第２インダクタＬｍのインダクタンス値Ｌｍがｋ２Ｌｐに設定されている点にある。
【００１２】
スイッチングアームＡと倍電圧整流回路Ｂとの間に変成器を配して絶縁型ＤＣ−ＤＣコンバータを構成する場合には、変成器の自己インダクタンス等の影響に起因して変換効率の向上に限界が生じるが、変成器の自己インダクタンスＬｐ及び結合係数ｋに基づいて、第１インダクタＬｒのインダクタンス値ＬｒをＬｐ（１−ｋ２）、第２インダクタＬｍのインダクタンス値Ｌｍをｋ２Ｌｐに設定すると、漏れインダクタンスのない理想変成器で接続したと同等の変換効率を達成できる非絶縁型ＤＣ−ＤＣコンバータが実現でき、しかも第１インダクタＬｒ及び第２インダクタＬｍにより共振回路を構成することによりスイッチング損失の低い複合共振型のＤＣ−ＤＣコンバータが実現できるようになる。
【発明の効果】
【００１３】
以上説明した通り、本発明によれば、低スイッチング損失でありながらも絶縁型ＤＣ−ＤＣコンバータよりも変換効率の良い非絶縁型複合共振ＤＣ−ＤＣコンバータを提供することができるようになった。
【図面の簡単な説明】
【００１４】
【図１】本発明による非絶縁型複合共振ＤＣ−ＤＣコンバータの回路図
【図２】本発明による非絶縁型複合共振ＤＣ−ＤＣコンバータに対するシミュレーション回路の説明図
【図３】本発明による非絶縁型複合共振ＤＣ−ＤＣコンバータに対するシミュレーション結果を示す各部の波形説明図
【図４】本発明による非絶縁型複合共振ＤＣ−ＤＣコンバータの要部の拡大波形説明図
【図５】ハイサイド側スイッチング素子のターンオン時及びターンオフ時の電圧及び電流波形の説明図
【発明を実施するための形態】
【００１５】
以下、本発明による非絶縁型複合共振ＤＣ−ＤＣコンバータを図面に基づいて説明する。
図１には非絶縁型複合共振ＤＣ−ＤＣコンバータ１００が示されている。
【００１６】
非絶縁型複合共振ＤＣ−ＤＣコンバータ１００は、ハーフブリッジを構成するスイッチングアームＡと倍電圧整流回路Ｂと共振回路ＲＣを備えて構成されている。
【００１７】
スイッチングアームＡは、入力端子間Ｔｉに直列接続されたローサイド側スイッチング素子Ｑ１とハイサイド側スイッチング素子Ｑ２で構成されている。本実施形態ではスイッチング素子としてＮチャネルＭＯＳＦＥＴが用いられた例を示すが、スイッチング素子としてＮチャネルＭＯＳＦＥＴ以外の半導体スイッチを用いることができることはいうまでもない。
【００１８】
倍電圧整流回路Ｂは、出力端子Ｔｏ間に直列接続された第１ダイオードＤ１及び第２ダイオードＤ２と、第１ダイオードＤ１のカソード側とグランド間に接続された第１コンデンサＣｏと、第１ダイオードＤ１及び第２ダイオードＤ２の接続点Ｐ１に一端が接続された第２コンデンサＣｄとを備えて構成されている。
【００１９】
共振回路ＲＣは、ローサイド側スイッチング素子Ｑ１と倍電圧整流回路Ｂとの間に接続され、ローサイド側スイッチング素子Ｑ１のハイサイド側接続点Ｐ２と第２コンデンサＣｄの他端との間に接続された第１共振コンデンサＣｒ及び第１インダクタＬｒの直列回路と、当該直列回路と第２コンデンサＣｄとの接続点とグランド間に接続された第２インダクタＬｍと、ローサイド側スイッチング素子Ｑ１に並列接続された第２共振コンデンサＣｖとで構成されている。
【００２０】
スイッチングアームＡのハイサイド側スイッチング素子Ｑ２がターンオンすると、第１共振コンデンサＣｒ、第１インダクタＬｒ、第２コンデンサＣｄ、第１ダイオードＤ１を経由して第１コンデンサＣｏに入力電圧Ｖｉがチャージされる。このとき同時に第１インダクタＬｒから第２インダクタＬｍにも電流が流れてエネルギーが蓄積される。
【００２１】
所定のデッドタイムの経過後にスイッチングアームＡのローサイド側スイッチング素子Ｑ１がターンオンすると、第２インダクタＬｍに蓄積されたエネルギーが第２ダイオードＤ２を経由して第２コンデンサＣｄにチャージされる。
【００２２】
次にハイサイド側スイッチング素子Ｑ２がターンオンすると、第２コンデンサＣｄの充電電圧とＬｒ，Ｃｒに蓄積されたエネルギーが重畳して第１コンデンサＣｏにチャージされるようになる。
【００２３】
各スイッチング素子Ｑ１，Ｑ２がターンオンまたはターンオフするときに発生するスイッチング損失を低減するために共振回路ＲＣが機能するように構成されている。
【００２４】
第１共振コンデンサＣｒ、第２コンデンサＣｄ及び第１インダクタＬｒにより〔数４〕で示される共振周波数ｆｒ１の電流共振回路が構成されている。
【数４】
2017112679.tif 000006
【００２５】
第１共振コンデンサＣｒ、第１インダクタＬｒ及び前記第２インダクＬｍにより〔数５〕で示される共振周波数ｆｒ２の電流共振回路が構成されている。
【数５】
2017112679.tif 000007
【００２６】
さらに、第１インダクタＬｒ及び第２共振コンデンサＣｖにより〔数６〕で示される共振周波数ｆｖの電圧共振回路が構成されている。
【数６】
2017112679.tif 000008
【００２７】
そして、第１インダクタＬｒのインダクタンス値Ｌｒが、絶縁型複合共振ＤＣ−ＤＣコンバータに用いられる変成器の一次側自己インダクタンスＬｐ及び結合係数ｋに対してＬｐ（１−ｋ２）、前記第２インダクタＬｍのインダクタンス値Ｌｍがｋ２Ｌｐに設定されていることが好ましい。
【００２８】
スイッチングアームＡと倍電圧整流回路Ｂとの間に変成器を配して絶縁型ＤＣ−ＤＣコンバータを構成する場合には、変成器の漏れインダクタンス等の影響に起因して変換効率の向上に限界が生じるが、変成器の自己インダクタンスＬｐ及び結合係数ｋに基づいて、第１インダクタＬｒのインダクタンス値ＬｒをＬｐ（１−ｋ２）、第２インダクタＬｍのインダクタンス値Ｌｍをｋ２Ｌｐに設定すると、漏れインダクタンスのない理想変成器で接続したと同等の変換効率を達成できる非絶縁型ＤＣ−ＤＣコンバータが実現でき、しかも第１インダクタＬｒ及び第２インダクタＬｍにより共振回路を構成することによりスイッチング損失の低い複合共振型のＤＣ−ＤＣコンバータが実現できるようになる。
【００２９】
以下、上述した複合共振型のＤＣ−ＤＣコンバータ１００をＰｏｗｅｒＳｉｍ
社により開発されたＰＳＩＭでシミュレーションした結果を説明する。
【００３０】
図２には、シミュレーション対象回路が示され、図３、図４及び図５にはシミュレーション結果を示す各部の波形が示されている。基本構成は図１で説明した回路と同じである。
【００３１】
ハイサイド側スイッチング素子Ｑ２のゲート制御電圧をＶＧＨ、ドレイン−ソース電圧をＶＤＳＨ、ドレイン電流をＩＤＨとし、ローサイド側スイッチング素子Ｑ１のゲート制御電圧をＶＧＬ、ドレイン−ソース電圧をＶＤＳＬ、ドレイン電流をＩＤＬと表記している。ローサイド側スイッチング素子Ｑ１には並列に第２共振コンデンサＣｖが接続されている。
【００３２】
第１共振コンデンサＣｒに流れる電流をＩｒとして、本コンデンサの両端に発生する電圧をＶＣｒとした。第２インダクタＬｍに流れる電流をＩｍとして、本インダクタに発生する電圧をＶＬｍとした。同様に第２コンデンサＣｄに流れる電流をＩｄとして、本コンデンサの両端に発生する電圧をＶｃｄとした。第１コンデンサＣｏに発生する出力電圧をＶｏとし、第２ダイオードＤ２の両端に発生する電圧をＶＤ２と表記している。
【００３３】
図３には、上述した各部の電圧波形、電流波形が示されている。
ローサイド側スイッチング素子Ｑ１のゲートソース間の電圧ＶＧＬが１０Ｖから０Ｖになると所定のデッドタイムの経過後にハイサイド側スイッチング素子Ｑ２のゲートソース間の電圧ＶＧＨが０Ｖから１０Ｖとなり、ハイサイド側スイッチング素子Ｑ２がオン状態になる。ハイサイド側スイッチング素子Ｑ２ではドレイン−ソース電圧が０Ｖになる。ハイサイド側スイッチング素子Ｑ２がターンオンすると第１共振コンデンサＣｒ、第１インダクタＬｒ、第２コンデンサＣｄ、第１ダイオードＤ１を経由して第１コンデンサＣｏに入力電圧がチャージされる。このとき同時に第１インダクタＬｒから第２インダクタＬｍにも電流が流れてエネルギーが蓄積される。
【００３４】
次に、ハイサイド側スイッチング素子Ｑ２のゲートソース間の電圧ＶＧＨが１０Ｖから０Ｖになると所定のデッドタイムの経過後にローサイド側スイッチング素子Ｑ１のゲートソース間の電圧ＶＧＬが０Ｖから１０Ｖとなり、ローサイド側スイッチング素子Ｑ１がオン状態になる。ローサイド側スイッチング素子Ｑ１ではドレイン−ソース電圧が０Ｖになる。ローサイド側スイッチング素子Ｑ１がターンオンすると、第２インダクタＬｍに蓄積されたエネルギーが第２ダイオードＤ２を経由して第２コンデンサＣｄにチャージされる。
【００３５】
次に、ハイサイド側スイッチング素子Ｑ２がターンオンした時にしたときに、第２コンデンサＣｄにチャージされた入力電圧に重畳されて、第１コンデンサＣｏに入力電圧の略２倍の電圧が周期的にチャージされる事が第２ダイオードＤ２の両端に発生する電圧ＶＤ２に表示されている。
【００３６】
このハイサイド側スイッチング素子Ｑ２とローサイド側スイッチング素子Ｑ１のスイッチングを繰り返す事により、入力電圧の略２倍の電圧が第１ダイオードＤ１を経由して第１コンデンサＣｏにチャージされる。
【００３７】
図４では、第２コンデンサＣｄの両端に発生するＶｃｄ、周期的にチャージされる第２ダイオードＤ２の両端に発生する電圧ＶＤ２、第１コンデンサＣｏにチャージされた出力電圧Ｖｏ等について詳細波形を示す。
【００３８】
次に、各スイッチング素子Ｑ１、Ｑ２がスイッチングする時に発生するスイッチング損失について、図３のシミュレーション結果を示す各部の電圧波形、電流波形から説明する。
【００３９】
まず、ローサイド側スイッチング素子Ｑ１のゲートソース間の電圧ＶＧＬが１０Ｖから０Ｖになると所定のデッドタイムの経過後にハイサイド側スイッチング素子Ｑ２のゲートソース間の電圧ＶＧＨが０Ｖから１０Ｖとなり、ハイサイド側スイッチング素子Ｑ２がオン状態になる。ハイサイド側スイッチング素子Ｑ２がターンオンする時、第１共振コンデンサＣｒ、第１インダクタＬｒ及び第２コンデンサＣｄによる電流共振回路の働きによりハイサイド側スイッチング素子Ｑ２のドレイン電流ＩＤＨは逆方向電流が流れてスイッチング損失が低減される。
【００４０】
次に、ハイサイド側スイッチング素子Ｑ２のゲートソース間の電圧ＶＧＨが１０Ｖから０Ｖになると所定のデッドタイムの経過後にローサイド側スイッチング素子Ｑ１のゲートソース間の電圧ＶＧＬが０Ｖから１０Ｖとなり、ローサイド側スイッチング素子Ｑ１がオン状態になる。ローサイド側スイッチング素子Ｑ１がターンオンする時、第１共振コンデンサＣｒ、第１インダクタＬｒ及び第２コンデンサＣｄによる電流共振回路の働きによりローサイド側スイッチング素子Ｑ１のドレイン電流ＩＤＬは逆方向電流が流れてスイッチング損失が低減される。
【００４１】
一連のスイッチング動作の中で以上に説明したハイサイド側スイッチング素子Ｑ２のドレイン電流ＩＤＨとローサイド側スイッチング素子Ｑ１のドレイン電流ＩＤＬは第１共振コンデンサＣｒに流れる電流Ｉｒとして図３に表示されている。
【００４２】
また、ハイサイド側スイッチング素子Ｑ２がターンオフする時、第１共振コンデンサＣｒ、第１インダクタＬｒ及び第２インダクタＬｍによる電流共振回路の働きによりハイサイド側スイッチング素子Ｑ２のドレイン電流ＩＤＨは制限される。また、第２共振コンデンサＣｖ及び第１インダクタＬｒによる電圧共振回路の働きによりハイサイド側スイッチング素子Ｑ２ターンオフのドレイン−ソース電圧の立ち上がり波形が緩やかに鈍り、電圧が立ち上がり切るまでに、ハイサイド側スイッチング素子Ｑ２のドレイン電流ＩＤＨは流れなくなる。結果としてスイッチング損失は低減される。
【００４３】
同様に、ローサイド側スイッチング素子Ｑ１がターンオフする時、第１共振コンデンサＣｒ、第１インダクタＬｒ及び第２インダクタＬｍによる電流共振回路の働きによりローサイド側スイッチング素子Ｑ１のドレイン電流ＩＤＬは制限される。また、第２共振コンデンサＣｖ及び第１インダクタＬｒによる電圧共振回路の働きによりローサイド側スイッチング素子Ｑ１ターンオフのドレイン−ソース電圧の立ち上がり波形が緩やかに鈍り、電圧が立ち上がり切るまでに、ローサイド側スイッチング素子Ｑ１のドレイン電流ＩＤＬは流れなくなる。結果としてスイッチング損失は低減される。
【００４４】
即ち、図５に示すように、各スイッチング素子Ｑ１，Ｑ２のオン時に第２コンデンサＣｄを含む電流経路上に配置された第１共振コンデンサＣｒ、第２コンデンサＣｄ及び第１インダクタＬｒにより共振周波数ｆｒ１の電流共振回路が構成され、各スイッチング素子Ｑ１，Ｑ２のターンオン時に逆方向電流が流れてそれぞれのスイッチング損失が低減されるようになる。
【００４５】
同様に、各スイッチング素子Ｑ１，Ｑ２のオフ時に第２インダクＬｍを含む電流経路に配置された第１共振コンデンサＣｒ、第１インダクタＬｒ及び第２インダクＬｍにより共振周波数ｆｒ２の電流共振回路が構成され、各スイッチング素子Ｑ１，Ｑ２のターンオフ時に電流が制限されてそれぞれのスイッチング損失が低減されるようになる。
【００４６】
さらに、第１インダクタＬｒ及び第２共振コンデンサＣｖにより共振周波数ｆｖの電圧共振回路が構成され、各スイッチング素子Ｑ１，Ｑ２のターンオフ時のドレイン−ソース電圧のオンエッジが緩やかに傾斜するようになることで、スイッチング損失が低減されるようになる。
【００４７】
上述した実施形態に示した共振回路を構成する共振用コイルのインダクタンス、共振用コンデンサの容量は特に限定されるものではなく、本発明の作用効果を奏する範囲において適宜適切な値を選択できることは言うまでもない。
【符号の説明】
【００４８】
１００：非絶縁型複合共振ＤＣ−ＤＣコンバータ
Ａ：スイッチングアーム
Ｂ：倍電圧整流回路
ＲＣ：共振回路
Ｔｉ：入力端子
Ｔｏ：出力端子
Ｑ１：ハイサイド側スイッチング素子
Ｑ２：ローサイド側スイッチング素子
Ｃｒ：第１共振コンデンサ
Ｃｖ：第２共振コンデンサ
Ｌｒ：第１インダクタ
Ｌｍ：第２インダクタ
Ｃｏ：第１コンデンサ
Ｃｄ：第２コンデンサ
Ｄ１：第１ダイオード
Ｄ２：第２ダイオード
【図１】
2017112679.tif 000012
【図２】
2017112679.tif 000013
【図３】
2017112679.tif 000014
【図４】
2017112679.tif 000015
【図５】
2017112679.tif 000016