(57)【要約】【課題】トランジスタのチャネル領域に用いた場合に、電界効果移動度が高められる酸化物半導体膜を提供する。【解決手段】Ｉｎと、Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）と、Ｚｎと、を有する酸化物半導体膜であって、酸化物半導体膜は、膜密度が６．３ｇ／ｃｍ３以上６．５ｇ／ｃｍ３未満である領域を有する。または、Ｉｎと、Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）と、Ｚｎと、を有する酸化物半導体膜であって、酸化物半導体膜は、濃度が８５体積％のリン酸を水で１／１００に希釈したリン酸水溶液を用いてエッチングされた際に、エッチングのエッチング速度が１０ｎｍ／ｍｉｎ以上４５ｎｍ／ｍｉｎ以下である領域を有する。【選択図】図１
2017112369.tif 000002
【特許請求の範囲】
【請求項１】
Ｉｎと、Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）と、Ｚｎと、を有する酸化物半導体膜であって、
前記酸化物半導体膜は、
膜密度が６．３ｇ／ｃｍ３以上６．５ｇ／ｃｍ３未満である領域を有する、
ことを特徴とする酸化物半導体膜。
【請求項２】
Ｉｎと、Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）と、Ｚｎと、を有する酸化物半導体膜であって、
前記酸化物半導体膜は、
濃度が８５体積％のリン酸を水で１／１００に希釈したリン酸水溶液を用いてエッチングされた際に、
前記エッチングのエッチング速度が１０ｎｍ／ｍｉｎ以上４５ｎｍ／ｍｉｎ以下である領域を有する、
ことを特徴とする酸化物半導体膜。
【請求項３】
請求項１または請求項２において、
前記酸化物半導体膜は、結晶部を有し、
前記結晶部は、
ｃ軸配向性を有する領域と、
前記ｃ軸配向性と異なる配向性を有する領域と、を有する、
ことを特徴とする酸化物半導体膜。
【請求項４】
請求項１乃至請求項３のいずれか一項において、
前記Ｉｎ、前記Ｍ、及び前記Ｚｎの原子数の比は、
Ｉｎ：Ｍ：Ｚｎ＝４：２：３近傍であり、
前記Ｉｎが４の場合、前記Ｍが１．５以上２．５以下であり、且つ前記Ｚｎが２以上４以下である、
ことを特徴とする酸化物半導体膜。
【請求項５】
酸化物半導体膜を有する半導体装置であって、
前記半導体装置は、
第１の絶縁膜上の前記酸化物半導体膜と、
前記酸化物半導体膜上のゲート絶縁膜と、
前記ゲート絶縁膜上のゲート電極と、
前記酸化物半導体膜、及び前記ゲート電極上の第２の絶縁膜と、を有し、
前記酸化物半導体膜は、
前記ゲート絶縁膜と接するチャネル領域と、
前記第２の絶縁膜と接するソース領域と、
前記第２の絶縁膜と接するドレイン領域と、を有し、
前記酸化物半導体膜は、膜密度が６．３ｇ／ｃｍ３以上６．５ｇ／ｃｍ３未満である領域を有する、
ことを特徴とする半導体装置。
【請求項６】
酸化物半導体膜を有する半導体装置であって、
前記半導体装置は、
ゲート電極と、
前記ゲート電極上のゲート絶縁膜と、
前記ゲート絶縁膜上の前記酸化物半導体膜と、
前記酸化物半導体膜上の一対の電極と、を有し、
前記酸化物半導体膜は、膜密度が６．３ｇ／ｃｍ３以上６．５ｇ／ｃｍ３未満である領域を有する、
ことを特徴とする半導体装置。
【請求項７】
請求項５または請求項６において、
前記酸化物半導体膜は、
Ｉｎと、Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）と、Ｚｎと、を有する、
ことを特徴とする半導体装置。
【請求項８】
請求項５乃至請求項７のいずれか一項において、
前記酸化物半導体膜は、
結晶部を有し、
前記結晶部は、
ｃ軸配向性を有する領域と、
前記ｃ軸配向性と異なる配向性を有する領域と、を有する、
ことを特徴とする半導体装置。
【請求項９】
請求項５乃至請求項８に記載の半導体装置と、
表示素子と、を有する、
ことを特徴とする表示装置。
【請求項１０】
請求項９に記載の表示装置と、
タッチセンサと、を有する、
ことを特徴とする表示モジュール。
【請求項１１】
請求項５乃至請求項８に記載のいずれか一項に記載の半導体装置、請求項９に記載の表示装置、または請求項１０に記載の表示モジュールと、
操作キーまたはバッテリと、を有する、
ことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の一態様は、酸化物半導体膜に関する。または、本発明の一態様は、酸化物半導体膜を有する半導体装置及び該半導体装置を有する表示装置に関する。
【０００２】
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関する。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関する。特に、本発明の一態様は、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、それらの駆動方法、またはそれらの製造方法に関する。
【０００３】
なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装置は、半導体装置の一態様である。撮像装置、表示装置、液晶表示装置、発光装置、電気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、及び電子機器は、半導体装置を有している場合がある。
【背景技術】
【０００４】
トランジスタに適用可能な半導体材料として、酸化物半導体が注目されている。例えば、特許文献１では、複数の酸化物半導体層を積層し、当該複数の酸化物半導体層の中で、チャネルとなる酸化物半導体層がインジウム及びガリウムを含み、且つインジウムの割合をガリウムの割合よりも大きくすることで、電界効果移動度（単に移動度、またはμＦＥという場合がある）を高めた半導体装置が開示されている。
【０００５】
また、非特許文献１では、インジウムと、ガリウムと、亜鉛とを有する酸化物半導体は、Ｉｎ１−ｘＧａ１＋ｘＯ３（ＺｎＯ）ｍ（ｘは−１≦ｘ≦１を満たす数、ｍは自然数）で表されるホモロガス相を有することについて開示されている。また、非特許文献１では、ホモロガス相の固溶域（ｓｏｌｉｄ  ｓｏｌｕｔｉｏｎ  ｒａｎｇｅ）について開示されている。例えば、ｍ＝１の場合のホモロガス相の固溶域は、ｘが−０．３３から０．０８の範囲であり、ｍ＝２の場合のホモロガス相の固溶域は、ｘが−０．６８から０．３２の範囲である。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１４−７３９９号公報
【非特許文献】
【０００７】
【非特許文献１】Ｍ．  Ｎａｋａｍｕｒａ，  Ｎ．  Ｋｉｍｉｚｕｋａ，  ａｎｄ  Ｔ．  Ｍｏｈｒｉ、「Ｔｈｅ  Ｐｈａｓｅ  Ｒｅｌａｔｉｏｎｓ  ｉｎ  ｔｈｅ  Ｉｎ２Ｏ３−Ｇａ２ＺｎＯ４−ＺｎＯ  Ｓｙｓｔｅｍ  ａｔ  １３５０℃」、Ｊ．  Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｃｈｅｍ．、１９９１、Ｖｏｌ．９３，  ｐｐ．２９８−３１５
【発明の概要】
【発明が解決しようとする課題】
【０００８】
酸化物半導体膜をチャネル領域に用いるトランジスタとしては、電界効果移動度が高い方が好ましい。しかしながら、トランジスタの電界効果移動度を高めると、トランジスタの特性がノーマリーオンの特性になりやすいといった問題がある。なお、ノーマリーオンとは、ゲート電極に電圧を印加しなくてもチャネルが存在し、トランジスタに電流が流れてしまう状態のことである。
【０００９】
また、酸化物半導体膜をチャネル領域に用いるトランジスタにおいて、酸化物半導体膜中に形成される酸素欠損は、トランジスタ特性に影響を与えるため問題となる。例えば、酸化物半導体膜中に酸素欠損が形成されると、該酸素欠損に水素が結合し、キャリア供給源となる。酸化物半導体膜中にキャリア供給源が生成されると、酸化物半導体膜を有するトランジスタの電気特性の変動、代表的にはしきい値電圧のシフトが生じる。
【００１０】
また、酸化物半導体膜中の酸素欠損が多すぎると、トランジスタのしきい値電圧がマイナス側にシフトしてしまい、ノーマリーオンの特性になる。よって、酸化物半導体膜のチャネル領域においては、酸素欠損が少ない、あるいはノーマリーオンの特性にならない程度の酸素欠損量であることが好ましい。
【００１１】
上記問題に鑑み、本発明の一態様は、トランジスタのチャネル領域に用いた場合に、電界効果移動度が高められる酸化物半導体膜を提供することを課題の１つとする。または、本発明の一態様は、酸化物半導体膜を有するトランジスタにおいて、電気特性の変動を抑制すると共に、信頼性を向上させることを課題の１つとする。または、本発明の一態様は、消費電力が低減された半導体装置を提供することを課題の１つとする。または、本発明の一態様は、新規な半導体装置を提供することを課題の１つとする。または、本発明の一態様は、新規な表示装置を提供することを課題の１つとする。
【００１２】
なお、上記の課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの課題の全てを解決する必要はない。上記以外の課題は、明細書等の記載から自ずと明らかになるものであり、明細書等の記載から上記以外の課題を抽出することが可能である。
【課題を解決するための手段】
【００１３】
本発明の一態様は、Ｉｎと、Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）と、Ｚｎと、を有する酸化物半導体膜であって、酸化物半導体膜は、膜密度が６．３ｇ／ｃｍ３以上６．５ｇ／ｃｍ３未満である領域を有する。
【００１４】
また、本発明の他の一態様は、Ｉｎと、Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）と、Ｚｎと、を有する酸化物半導体膜であって、酸化物半導体膜は、濃度が８５体積％のリン酸を水で１／１００に希釈したリン酸水溶液を用いてエッチングされた際に、エッチングのエッチング速度が１０ｎｍ／ｍｉｎ以上４５ｎｍ／ｍｉｎ以下である領域を有する。
【００１５】
上記態様において、酸化物半導体膜は、結晶部を有し、結晶部は、ｃ軸配向性を有する領域と、ｃ軸配向性と異なる配向性を有する領域と、を有すると好ましい。
【００１６】
また、上記態様において、Ｉｎ、Ｍ、及びＺｎの原子数の比は、Ｉｎ：Ｍ：Ｚｎ＝４：２：３近傍であり、Ｉｎが４の場合、Ｍが１．５以上２．５以下であり、且つＺｎが２以上４以下であると好ましい。
【００１７】
また、本発明の他の一態様は、酸化物半導体膜を有する半導体装置であって、半導体装置は、第１の絶縁膜上の酸化物半導体膜と、酸化物半導体膜上のゲート絶縁膜と、ゲート絶縁膜上のゲート電極と、酸化物半導体膜、及びゲート電極上の第２の絶縁膜と、を有し、酸化物半導体膜は、ゲート絶縁膜と接するチャネル領域と、第２の絶縁膜と接するソース領域と、第２の絶縁膜と接するドレイン領域と、を有し、酸化物半導体膜は、膜密度が６．３ｇ／ｃｍ３以上６．５ｇ／ｃｍ３未満である領域を有する半導体装置である。
【００１８】
また、本発明の他の一態様は、酸化物半導体膜を有する半導体装置であって、半導体装置は、ゲート電極と、ゲート電極上のゲート絶縁膜と、ゲート絶縁膜上の酸化物半導体膜と、酸化物半導体膜上の一対の電極と、を有し、酸化物半導体膜は、膜密度が６．３ｇ／ｃｍ３以上６．５ｇ／ｃｍ３未満である領域を有する半導体装置である。
【００１９】
また、上記態様において、酸化物半導体膜は、Ｉｎと、Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）と、Ｚｎと、を有すると好ましい。また、上記態様において、酸化物半導体膜は、結晶部を有し、結晶部は、ｃ軸配向性を有する領域と、ｃ軸配向性と異なる配向性を有する領域と、を有すると好ましい。
【００２０】
また、本発明の他の一態様は、上記各態様にいずれか一つに記載の半導体装置と、表示素子と、を有する表示装置である。また、本発明の他の一態様は、該表示装置とタッチセンサとを有する表示モジュールである。また、本発明の他の一態様は、上記態様にいずれか一つに記載の半導体装置、上記表示装置、または上記表示モジュールと、操作キーまたはバッテリとを有する電子機器である。
【発明の効果】
【００２１】
本発明の一態様により、トランジスタのチャネル領域に用いた場合に、電界効果移動度が高められる酸化物半導体膜を提供することができる。または、本発明の一態様により、酸化物半導体膜を有するトランジスタにおいて、電気特性の変動を抑制すると共に、信頼性を向上させることができる。または、本発明の一態様により、消費電力が低減された半導体装置を提供することができる。または、本発明の一態様により、新規な半導体装置を提供することができる。または、本発明の一態様により、新規な表示装置を提供することができる。
【００２２】
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
【図面の簡単な説明】
【００２３】
【図１】酸化物半導体膜の膜密度を説明する図。
【図２】酸化物半導体膜の膜密度と、酸化物半導体膜のエッチング速度との関係を説明する図。
【図３】酸化物半導体膜のＸＲＤ測定結果を説明する図。
【図４】酸化物半導体膜のＸＲＤ測定結果を説明する図。
【図５】酸化物半導体膜のＸＲＤ測定結果を説明する図。
【図６】酸化物半導体膜のＸＲＤ測定結果を説明する図。
【図７】酸化物半導体膜の膜密度と、酸化物半導体膜の２θ＝３１°近傍のピークの積分強度との関係を説明する図。
【図８】酸化物半導体膜の原子数比の範囲を説明する図。
【図９】ＩｎＭＺｎＯ４の結晶を説明する図。
【図１０】ＣＡＡＣ−ＯＳ及び単結晶酸化物半導体膜のＸＲＤによる構造解析を説明する図、ならびにＣＡＡＣ−ＯＳの制限視野電子回折パターンを示す図。
【図１１】ＣＡＡＣ−ＯＳの断面ＴＥＭ像、ならびに平面ＴＥＭ像及びその画像解析像。
【図１２】ｎｃ−ＯＳの電子回折パターンを示す図、及びｎｃ−ＯＳの断面ＴＥＭ像。
【図１３】ａ−ｌｉｋｅ  ＯＳの断面ＴＥＭ像。
【図１４】Ｉｎ−Ｇａ−Ｚｎ酸化物の電子照射による結晶部の変化を示す図。
【図１５】半導体装置を説明する上面図及び断面図。
【図１６】半導体装置を説明する上面図及び断面図。
【図１７】半導体装置を説明する断面図。
【図１８】半導体装置を説明する断面図。
【図１９】半導体装置を説明する断面図。
【図２０】半導体装置を説明する断面図。
【図２１】半導体装置を説明する断面図。
【図２２】半導体装置を説明する断面図。
【図２３】半導体装置を説明する断面図。
【図２４】半導体装置を説明する断面図。
【図２５】半導体装置を説明する断面図。
【図２６】バンド構造を説明する図。
【図２７】半導体装置を説明する上面図及び断面図。
【図２８】半導体装置を説明する上面図及び断面図。
【図２９】半導体装置を説明する上面図及び断面図。
【図３０】半導体装置を説明する上面図及び断面図。
【図３１】半導体装置を説明する断面図。
【図３２】半導体装置を説明する断面図。
【図３３】半導体装置を説明する上面図及び断面図。
【図３４】表示装置の一態様を示す上面図。
【図３５】表示装置の一態様を示す断面図。
【図３６】表示装置の一態様を示す断面図。
【図３７】表示装置の一態様を示す断面図。
【図３８】表示装置の一態様を示す断面図。
【図３９】表示装置の一態様を示す断面図。
【図４０】表示装置を説明するブロック図及び回路図。
【図４１】本発明の一態様を説明するための回路図およびタイミングチャート。
【図４２】本発明の一態様を説明するためのグラフおよび回路図。
【図４３】本発明の一態様を説明するための回路図およびタイミングチャート。
【図４４】本発明の一態様を説明するための回路図およびタイミングチャート。
【図４５】本発明の一態様を説明するためのブロック図、回路図および波形図。
【図４６】本発明の一態様を説明するための回路図およびタイミングチャート。
【図４７】本発明の一態様を説明するための回路図。
【図４８】本発明の一態様を説明するための回路図。
【図４９】表示モジュールを説明する図。
【図５０】電子機器を説明する図。
【図５１】電子機器を説明する図。
【図５２】表示装置を説明する斜視図。
【図５３】酸化物半導体膜のキャリア密度を説明する図。
【図５４】トランジスタのＩｄ−Ｖｇ特性結果を説明する図。
【図５５】トランジスタのＩｄ−Ｖｇ特性結果を説明する図。
【図５６】トランジスタのＩｄ−Ｖｇ特性結果を説明する図。
【図５７】トランジスタの電界効果移動度と、酸化物半導体膜のエッチング速度との関係を説明する図、及びトランジスタのしきい値電圧と、酸化物半導体膜のエッチング速度との関係を説明する図。
【図５８】実施例における試料の構造を説明する上面図及び断面図。
【図５９】実施例における試料のシート抵抗を説明する図。
【図６０】実施例におけるトランジスタのＩｄ−Ｖｇ特性を説明する図。
【図６１】実施例におけるトランジスタのＩｄ−Ｖｇ特性を説明する図。
【図６２】実施例における試料のＩｄを説明する図。
【図６３】実施例における表示装置の表示例を説明する図。
【図６４】試料の構造及び作製方法を説明する図。
【図６５】実施例における試料の抵抗率を説明する図。
【図６６】トランジスタのＩｄ−Ｖｇ特性結果を説明する図。
【図６７】トランジスタのＩｄ−Ｖｇ特性結果を説明する図。
【図６８】トランジスタのＩｄ−Ｖｇ特性結果を説明する図。
【図６９】トランジスタのＩｄ／Ｗ−Ｖｄ特性結果を説明する図。
【図７０】トランジスタの断面ＴＥＭ像を説明する図。
【図７１】トランジスタのＩｄ−Ｖｇ特性結果を説明する図。
【図７２】トランジスタの断面ＴＥＭ像を説明する図。
【発明を実施するための形態】
【００２４】
以下、実施の形態について図面を参照しながら説明する。ただし、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
【００２５】
また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状又は値などに限定されない。
【００２６】
また、本明細書にて用いる「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものであり、数的に限定するものではないことを付記する。
【００２７】
また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
【００２８】
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間にチャネル領域を有しており、ドレインとチャネル領域とソースとを介して電流を流すことができるものである。なお、本明細書等において、チャネル領域とは、電流が主として流れる領域をいう。
【００２９】
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。
【００３０】
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。
【００３１】
また、本明細書等において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。
【００３２】
また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
【００３３】
また、本明細書等において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態（非導通状態、遮断状態、ともいう）にあるときのドレイン電流をいう。オフ状態とは、特に断りがない場合、ｎチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低い状態、ｐチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも高い状態をいう。例えば、ｎチャネル型のトランジスタのオフ電流とは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低いときのドレイン電流を言う場合がある。
【００３４】
トランジスタのオフ電流は、Ｖｇｓに依存する場合がある。従って、トランジスタのオフ電流がＩ以下である、とは、トランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを言う場合がある。トランジスタのオフ電流は、所定のＶｇｓにおけるオフ状態、所定の範囲内のＶｇｓにおけるオフ状態、または、十分に低減されたオフ電流が得られるＶｇｓにおけるオフ状態、等におけるオフ電流を指す場合がある。
【００３５】
一例として、しきい値電圧Ｖｔｈが０．５Ｖであり、Ｖｇｓが０．５Ｖにおけるドレイン電流が１×１０−９Ａであり、Ｖｇｓが０．１Ｖにおけるドレイン電流が１×１０−１３Ａであり、Ｖｇｓが−０．５Ｖにおけるドレイン電流が１×１０−１９Ａであり、Ｖｇｓが−０．８Ｖにおけるドレイン電流が１×１０−２２Ａであるようなｎチャネル型トランジスタを想定する。当該トランジスタのドレイン電流は、Ｖｇｓが−０．５Ｖにおいて、または、Ｖｇｓが−０．５Ｖ乃至−０．８Ｖの範囲において、１×１０−１９Ａ以下であるから、当該トランジスタのオフ電流は１×１０−１９Ａ以下である、と言う場合がある。当該トランジスタのドレイン電流が１×１０−２２Ａ以下となるＶｇｓが存在するため、当該トランジスタのオフ電流は１×１０−２２Ａ以下である、と言う場合がある。
【００３６】
また、本明細書等では、チャネル幅Ｗを有するトランジスタのオフ電流を、チャネル幅Ｗあたりを流れる電流値で表す場合がある。また、所定のチャネル幅（例えば１μｍ）あたりを流れる電流値で表す場合がある。後者の場合、オフ電流の単位は、電流／長さの次元を持つ単位（例えば、Ａ／μｍ）で表される場合がある。
【００３７】
トランジスタのオフ電流は、温度に依存する場合がある。本明細書において、オフ電流は、特に記載がない場合、室温、６０℃、８５℃、９５℃、または１２５℃におけるオフ電流を表す場合がある。または、当該トランジスタが含まれる半導体装置等の信頼性が保証される温度、または、当該トランジスタが含まれる半導体装置等が使用される温度（例えば、５℃乃至３５℃のいずれか一の温度）におけるオフ電流、を表す場合がある。トランジスタのオフ電流がＩ以下である、とは、室温、６０℃、８５℃、９５℃、１２５℃、当該トランジスタが含まれる半導体装置の信頼性が保証される温度、または、当該トランジスタが含まれる半導体装置等が使用される温度（例えば、５℃乃至３５℃のいずれか一の温度）、におけるトランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを指す場合がある。
【００３８】
トランジスタのオフ電流は、ドレインとソースの間の電圧Ｖｄｓに依存する場合がある。本明細書において、オフ電流は、特に記載がない場合、Ｖｄｓが０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ、２．５Ｖ、３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、または２０Ｖにおけるオフ電流を表す場合がある。または、当該トランジスタが含まれる半導体装置等の信頼性が保証されるＶｄｓ、または、当該トランジスタが含まれる半導体装置等において使用されるＶｄｓにおけるオフ電流、を表す場合がある。トランジスタのオフ電流がＩ以下である、とは、Ｖｄｓが０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ、２．５Ｖ、３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、２０Ｖ、当該トランジスタが含まれる半導体装置の信頼性が保証されるＶｄｓ、または、当該トランジスタが含まれる半導体装置等において使用されるＶｄｓ、におけるトランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを指す場合がある。
【００３９】
上記オフ電流の説明において、ドレインをソースと読み替えてもよい。つまり、オフ電流は、トランジスタがオフ状態にあるときのソースを流れる電流を言う場合もある。
【００４０】
また、本明細書等では、オフ電流と同じ意味で、リーク電流と記載する場合がある。また、本明細書等において、オフ電流とは、例えば、トランジスタがオフ状態にあるときに、ソースとドレインとの間に流れる電流を指す場合がある。
【００４１】
また、本明細書等において、「半導体」と表記した場合であっても、例えば、導電性が十分に低い場合は、「絶縁体」としての特性を有する場合がある。また、「半導体」と「絶縁体」とは境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書等に記載の「半導体」は、「絶縁体」に言い換えることが可能な場合がある。同様に、本明細書等に記載の「絶縁体」は、「半導体」に言い換えることが可能な場合がある。または、本明細書等に記載の「絶縁体」を「半絶縁体」に言い換えることが可能な場合がある。
【００４２】
また、本明細書等において、「半導体」と表記した場合であっても、例えば、導電性が十分に高い場合は、「導電体」としての特性を有する場合がある。また、「半導体」と「導電体」とは境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書等に記載の「半導体」は、「導電体」に言い換えることが可能な場合がある。同様に、本明細書等に記載の「導電体」は、「半導体」に言い換えることが可能な場合がある。
【００４３】
また、本明細書等において、半導体の不純物とは、半導体膜を構成する主成分以外をいう。例えば、濃度が０．１原子％未満の元素は不純物である。不純物が含まれることにより、半導体にＤＯＳ（Ｄｅｎｓｉｔｙ  ｏｆ  Ｓｔａｔｅｓ）が形成されることや、キャリア移動度が低下することや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導体を有する場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２族元素、第１３族元素、第１４族元素、第１５族元素、主成分以外の遷移金属などがあり、特に、水素（水にも含まれる）、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。酸化物半導体の場合、例えば水素などの不純物の混入によって酸素欠損を形成する場合がある。また、半導体がシリコンを有する場合、半導体の特性を変化させる不純物としては、例えば、酸素、水素を除く第１族元素、第２族元素、第１３族元素、第１５族元素などがある。
【００４４】
（実施の形態１）
本実施の形態では、本発明の一態様である酸化物半導体膜について説明する。
【００４５】
本発明の一態様の酸化物半導体膜は、インジウム（Ｉｎ）と、Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）と、亜鉛（Ｚｎ）と、を有する。特に、Ｍはガリウム（Ｇａ）であると好ましい。以下では、ＭをＧａとして説明する。
【００４６】
酸化物半導体膜がＩｎを有すると、例えばキャリア移動度（電子移動度）が高くなる。また、酸化物半導体膜がＧａを有すると、例えば酸化物半導体膜のエネルギーギャップ（Ｅｇ）が大きくなる。なお、Ｇａは、酸素との結合エネルギーが高い元素であり、酸素との結合エネルギーがＩｎよりも高い。また、酸化物半導体膜がＺｎを有すると、酸化物半導体膜の結晶化が起こり易い。
【００４７】
なお、本発明の一態様の酸化物半導体膜としては、単一相、特にホモロガス相を示す結晶構造を有すると好適である。例えば、酸化物半導体膜を、Ｉｎ１＋ｘＭ１−ｘＯ３（ＺｎＯ）ｙ（ｘは０＜ｘ＜０．５を満たす数、ｙは１近傍を表す。）構造の組成とし、ＭよりもＩｎの含有率を多くすることで、酸化物半導体膜のキャリア移動度（電子移動度）を高くすることができる。
【００４８】
特に、本発明の一態様の酸化物半導体膜は、Ｉｎ１＋ｘＭ１−ｘＯ３（ＺｎＯ）ｙ（ｘは０＜ｘ＜０．５を満たす数、ｙは１近傍を表す。）構造の中でも、Ｉｎ：Ｍ：Ｚｎ＝１．３３：０．６７：１（概ねＩｎ：Ｍ：Ｚｎ＝４：２：３）近傍の組成とすることが好ましい。
【００４９】
なお、本明細書等において、近傍とは、ある金属原子の原子数比に対して、プラス・マイナス１以内、さらに好ましくはプラス・マイナス０．５以内の範囲とすればよい。例えば、酸化物半導体膜の組成がＩｎ：Ｇａ：Ｚｎ＝４：２：３であり、Ｉｎが４の場合、Ｇａが１以上３以下（１≦Ｇａ≦３）であり、且つＺｎが２以上４以下（２≦Ｚｎ≦４）、好ましくはＧａが１．５以上２．５以下（１．５≦Ｇａ≦２．５）であり、且つＺｎが２以上４以下（２≦Ｚｎ≦４）であればよい。
【００５０】
また、本発明の一態様の酸化物半導体膜は、膜密度が高い。具体的には、酸化物半導体膜は、膜密度が６．３ｇ／ｃｍ３以上６．５ｇ／ｃｍ３未満である領域を有する。
【００５１】
上記の組成を有し、且つ上記の膜密度を有する酸化物半導体膜をトランジスタのチャネル領域に用いることで、電界効果移動度が高く、且つ信頼性が高い半導体装置を提供することができる。
【００５２】
なお、本発明の一態様の酸化物半導体膜の成膜方法としては、例えば、スパッタリング法、パルスレーザ堆積（ＰＬＤ）法、プラズマ化学気相堆積（ＰＥＣＶＤ）法、熱ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、ＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、真空蒸着法などが挙げられる。熱ＣＶＤ法の例としては、ＭＯＣＶＤ（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法が挙げられる。特に、本発明の一態様の酸化物半導体膜としては、スパッタリング装置を用いて形成すると、膜密度の高い酸化物半導体膜を形成できるため好ましい。
【００５３】
ここで、本発明の一態様の酸化物半導体膜の膜密度について、図１を用いて説明する。
【００５４】
＜１−１．酸化物半導体膜の膜密度＞
図１は、本発明の一態様の酸化物半導体膜（試料Ａ１乃至試料Ａ１２）の膜密度を測定した結果である。なお、試料Ａ１乃至試料Ａ１２は、本発明の一態様の酸化物半導体膜が形成された試料である。
【００５５】
まず、試料Ａ１乃至試料Ａ１２の作製方法について、以下説明を行う。
【００５６】
（試料Ａ１）
試料Ａ１は、ガラス基板上に厚さ１００ｎｍのインジウムと、ガリウムと、亜鉛とを有する酸化物半導体膜（以下、ＩＧＺＯ膜とする）が成膜された試料である。当該ＩＧＺＯ膜の成膜条件としては、基板温度を室温（Ｒ．Ｔ．）として、流量１８０ｓｃｃｍのアルゴンガスと、流量２０ｓｃｃｍの酸素ガスとをスパッタリング装置のチャンバー内に導入し、圧力を０．６Ｐａとし、インジウムと、ガリウムと、亜鉛とを有する金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に、２．５ｋＷの交流電力を印加することで形成した。なお、全体のガス流量に対する酸素流量の割合を、酸素流量比と記載する場合がある。よって、試料Ａ１の酸素流量比は１０％である。
【００５７】
（試料Ａ２）
試料Ａ２は、ガラス基板上に厚さ１００ｎｍのＩＧＺＯ膜が成膜された試料である。試料Ａ２の酸化物半導体膜の成膜条件としては、流量１４０ｓｃｃｍのアルゴンガスと、流量６０ｓｃｃｍの酸素ガスとをスパッタリング装置のチャンバー内に導入し、アルゴンガスと、酸素ガスとの流量以外の条件については、先に示す試料Ａ１と同じにして形成した。なお、試料Ａ２の酸素流量比は３０％である。
【００５８】
（試料Ａ３）
試料Ａ３は、ガラス基板上に厚さ１００ｎｍのＩＧＺＯ膜が成膜された試料である。試料Ａ３の酸化物半導体膜の成膜条件としては、流量１００ｓｃｃｍのアルゴンガスと、流量１００ｓｃｃｍの酸素ガスとをスパッタリング装置のチャンバー内に導入し、アルゴンガスと、酸素ガスとの流量以外の条件については、先に示す試料Ａ１と同じにして形成した。なお、試料Ａ３の酸素流量比は５０％である。
【００５９】
（試料Ａ４）
試料Ａ４は、ガラス基板上に厚さ１００ｎｍのＩＧＺＯ膜が成膜された試料である。試料Ａ４の酸化物半導体膜の成膜条件としては、基板温度を１００℃として成膜し、基板温度以外の条件については、先に示す試料Ａ１と同じにして形成した。なお、試料Ａ４の酸素流量比は１０％である。
【００６０】
（試料Ａ５）
試料Ａ５は、ガラス基板上に厚さ１００ｎｍのＩＧＺＯ膜が成膜された試料である。試料Ａ５の酸化物半導体膜の成膜条件としては、基板温度を１００℃として成膜し、基板温度以外の条件については、先に示す試料Ａ２と同じにして形成した。なお、試料Ａ５の酸素流量比は３０％である。
【００６１】
（試料Ａ６）
試料Ａ６は、ガラス基板上に厚さ１００ｎｍのＩＧＺＯ膜が成膜された試料である。試料Ａ６の酸化物半導体膜の成膜条件としては、基板温度を１００℃として成膜し、基板温度以外の条件については、先に示す試料Ａ３と同じにして形成した。なお、試料Ａ６の酸素流量比は５０％である。
【００６２】
（試料Ａ７）
試料Ａ７は、ガラス基板上に厚さ１００ｎｍのＩＧＺＯ膜が成膜された試料である。試料Ａ７の酸化物半導体膜の成膜条件としては、基板温度を１３０℃として成膜し、基板温度以外の条件については、先に示す試料Ａ１と同じにして形成した。なお、試料Ａ７の酸素流量比は１０％である。
【００６３】
（試料Ａ８）
試料Ａ８は、ガラス基板上に厚さ１００ｎｍのＩＧＺＯ膜が成膜された試料である。試料Ａ８の酸化物半導体膜の成膜条件としては、基板温度を１３０℃として成膜し、基板温度以外の条件については、先に示す試料Ａ２と同じにして形成した。なお、試料Ａ８の酸素流量比は３０％である。
【００６４】
（試料Ａ９）
試料Ａ９は、ガラス基板上に厚さ１００ｎｍのＩＧＺＯ膜が成膜された試料である。試料Ａ９の酸化物半導体膜の成膜条件としては、基板温度を１３０℃として成膜し、基板温度以外の条件については、先に示す試料Ａ３と同じにして形成した。なお、試料Ａ９の酸素流量比は５０％である。
【００６５】
（試料Ａ１０）
試料Ａ１０は、ガラス基板上に厚さ１００ｎｍのＩＧＺＯ膜が成膜された試料である。試料Ａ１０の酸化物半導体膜の成膜条件としては、基板温度を１７０℃として成膜し、基板温度以外の条件については、先に示す試料Ａ１と同じにして形成した。なお、試料Ａ１０の酸素流量比は１０％である。
【００６６】
（試料Ａ１１）
試料Ａ１１は、ガラス基板上に厚さ１００ｎｍのＩＧＺＯ膜が成膜された試料である。試料Ａ１１の酸化物半導体膜の成膜条件としては、基板温度を１７０℃として成膜し、基板温度以外の条件については、先に示す試料Ａ２と同じにして形成した。なお、試料Ａ１１の酸素流量比は３０％である。
【００６７】
（試料Ａ１２）
試料Ａ１２は、ガラス基板上に厚さ１００ｎｍのＩＧＺＯ膜が成膜された試料である。試料Ａ１２の酸化物半導体膜の成膜条件としては、基板温度を１７０℃として成膜し、基板温度以外の条件については、先に示す試料Ａ３と同じにして形成した。なお、試料Ａ１２の酸素流量比は５０％である。
【００６８】
上記作製した、試料Ａ１乃至試料Ａ１２の酸化物半導体膜の成膜条件、及び膜密度を表１に示す。
【００６９】
【表１】
2017112369.tif 000003
【００７０】
なお、酸化物半導体膜の膜密度の測定には、ＸＲＲ（Ｘ線反射率法：Ｘ−ｒａｙ  Ｒｅｆｌｅｃｔｏｍｅｔｒｙ）を用いた。
【００７１】
図１及び表１に示すように、成膜条件である、基板温度及び酸素流量比を変えることで、酸化物半導体膜の膜密度を制御できることが分かる。
【００７２】
なお、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体膜の理想的な膜密度は、単結晶ＩｎＧａＺｎＯ４の理想的な密度と同じ、６．３５７ｇ／ｃｍ３である。一方で、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］を満たす酸化物半導体は、理想的な結晶構造が無い。ただし、非特許文献１では、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］を満たす結晶粉体の密度は６．４６２ｇ／ｃｍ３であることが記載されている。よって、本明細書等において、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］を満たす結晶粉体の密度を基に、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］を満たす酸化物半導体膜の理想的な膜密度を、６．４６２ｇ／ｃｍ３と仮定する。
【００７３】
しかしながら、成膜された酸化物半導体膜は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］で表される組成からずれる場合がある、単結晶と結晶構造が異なる場合がある、または酸化物半導体膜の膜密度を測定する際のＸＲＲの測定精度あるいは解析精度などにより、若干の誤差が生じる場合がある。したがって、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］を満たす酸化物半導体膜の理想的な密度は、６．４６２ｇ／ｃｍ３のプラス・マイナス３％の変動を含むものとする。すなわち、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］を満たす酸化物半導体膜の理想的な膜密度は、６．２６８ｇ／ｃｍ３以上６．６５６ｇ／ｃｍ３以下となる。
【００７４】
また、酸化物半導体膜の厚さが薄い場合、例えば、酸化物半導体膜の厚さが５０ｎｍ以下である場合、当該酸化物半導体膜の膜密度を正確に測定できない場合がある。しかしながら、酸化物半導体膜のエッチング速度（エッチングレートともいう）を測定することで、酸化物半導体膜の膜密度をある程度、類推できる場合がある。
【００７５】
＜１−２．酸化物半導体膜のエッチング速度＞
ここで、本発明の一態様の酸化物半導体膜のエッチング速度について、図２を用いて説明する。
【００７６】
図２は、酸化物半導体膜の膜密度と、酸化物半導体膜のエッチング速度との関係を示す図である。図２において、縦軸が膜密度を、横軸がエッチング速度を、それぞれ表す。なお、エッチング速度は、先に記載の試料Ａ１乃至試料Ａ１２の酸化物半導体膜を、濃度が８５体積％のリン酸を水で１／１００に希釈したリン酸水溶液を用いてエッチングして求めた数値である。
【００７７】
図２に示すように、酸化物半導体膜の膜密度と、酸化物半導体膜のエッチング速度との間には、相関が認められる。したがって、酸化物半導体膜のエッチング速度は、酸化物半導体膜の膜密度を類推する上での重要なデータの一つである。
【００７８】
＜１−３．酸化物半導体膜の結晶性の評価＞
次に、先に記載の試料Ａ１乃至試料Ａ１２の酸化物半導体膜をＸ線回折（ＸＲＤ：Ｘ−Ｒａｙ  Ｄｉｆｆｒａｃｔｉｏｎ）を用いて分析することで、酸化物半導体膜の結晶性について評価を行った。
【００７９】
図３（Ａ）（Ｂ）（Ｃ）乃至図６（Ａ）（Ｂ）（Ｃ）に試料Ａ１乃至試料Ａ１２のＸＲＤの測定結果を示す。なお、図３（Ａ）が試料Ａ１のＸＲＤの測定結果であり、図３（Ｂ）が試料Ａ２のＸＲＤの測定結果であり、図３（Ｃ）が試料Ａ３のＸＲＤの測定結果であり、図４（Ａ）が試料Ａ４のＸＲＤの測定結果であり、図４（Ｂ）が試料Ａ５のＸＲＤの測定結果であり、図４（Ｃ）が試料Ａ６のＸＲＤの測定結果であり、図５（Ａ）が試料Ａ７のＸＲＤの測定結果であり、図５（Ｂ）が試料Ａ８のＸＲＤの測定結果であり、図５（Ｃ）が試料Ａ９のＸＲＤの測定結果であり、図６（Ａ）が試料Ａ１０のＸＲＤの測定結果であり、図６（Ｂ）が試料Ａ１１のＸＲＤの測定結果であり、図６（Ｃ）が試料Ａ１２のＸＲＤの測定結果である。
【００８０】
図３（Ａ）（Ｂ）（Ｃ）乃至図６（Ａ）（Ｂ）（Ｃ）に示すように、試料Ａ５乃至試料Ａ１２には、２θ＝３１°近傍に結晶性を示すピークが確認される。一方で、試料Ａ１乃至試料Ａ４においては、２θ＝３１°近傍に結晶性を示す明確なピークが確認されない。
【００８１】
そこで、図３（Ａ）（Ｂ）（Ｃ）乃至図６（Ａ）（Ｂ）（Ｃ）に示すＸＲＤの測定結果より、２θ＝３１°近傍のピークの積分強度について解析を行い、酸化物半導体膜の膜密度と、ＸＲＤの２θ＝３１°近傍のピークの積分強度との関係を調べた。酸化物半導体膜の膜密度と、ＸＲＤの２θ＝３１°近傍のピークの積分強度との関係を図７に示す。
【００８２】
図７に示すように、酸化物半導体膜の膜密度と、ＸＲＤの２θ＝３１°近傍のピークの積分強度には相関がみられる。ＸＲＤの２θ＝３１°近傍のピークの積分強度が高い方が、酸化物半導体膜の膜密度が高い。したがって、ＸＲＤの２θ＝３１°近傍のピークの積分強度は、酸化物半導体膜の膜密度を類推する上での重要なデータの一つである。
【００８３】
＜１−４．酸化物半導体膜の組成及び構造＞
次に、本発明の一態様の酸化物半導体膜の組成、及び酸化物半導体膜の構造等について、図８乃至図１４を参照して説明する。
【００８４】
＜１−５．酸化物半導体膜の組成＞
まず、酸化物半導体膜の組成について説明する。
【００８５】
酸化物半導体膜は、先の記載のように、インジウム（Ｉｎ）と、Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎを表す。）と、Ｚｎ（亜鉛）と、を有する。
【００８６】
なお、元素Ｍは、アルミニウム、ガリウム、イットリウムまたはスズとするが、元素Ｍに適用可能な元素としては、上記以外にも、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどを用いてもよい。また、元素Ｍとして、前述の元素を複数組み合わせても構わない。
【００８７】
次に、図８（Ａ）、図８（Ｂ）、および図８（Ｃ）を用いて、本発明に係る酸化物半導体が有するインジウム、元素Ｍ及び亜鉛の原子数比の好ましい範囲について説明する。なお、図８には、酸素の原子数比については記載しない。また、酸化物半導体が有するインジウム、元素Ｍ、及び亜鉛の原子数比のそれぞれの項を［Ｉｎ］、［Ｍ］、および［Ｚｎ］とする。
【００８８】
図８（Ａ）、図８（Ｂ）、および図８（Ｃ）において、破線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：１の原子数比（−１≦α≦１）となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：２の原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：３の原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：４の原子数比となるライン、および［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：５の原子数比となるラインを表す。
【００８９】
また、一点鎖線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：βの原子数比（β≧０）となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：２：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：３：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：４：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝２：１：βの原子数比となるライン、及び［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：βの原子数比となるラインを表す。
【００９０】
また、二点鎖線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋γ）：２：（１−γ）の原子数比（−１≦γ≦１）となるラインを表す。また、図８に示す、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：２：１の原子数比またはその近傍値の酸化物半導体は、スピネル型の結晶構造をとりやすい。
【００９１】
図８（Ａ）および図８（Ｂ）では、本発明の一態様の酸化物半導体が有する、インジウム、元素Ｍ、及び亜鉛の原子数比の好ましい範囲の一例について示している。
【００９２】
一例として、図９に、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：１である、ＩｎＭＺｎＯ４の結晶構造を示す。また、図９は、ｂ軸に平行な方向から観察した場合のＩｎＭＺｎＯ４の結晶構造である。なお、図９に示すＭ、Ｚｎ、酸素を有する層（以下、（Ｍ，Ｚｎ）層）における金属元素は、元素Ｍまたは亜鉛を表している。この場合、元素Ｍと亜鉛の割合が等しいものとする。元素Ｍと亜鉛とは、置換が可能であり、配列は不規則である。
【００９３】
ＩｎＭＺｎＯ４は、層状の結晶構造（層状構造ともいう）をとり、図９に示すように、インジウム、および酸素を有する層（以下、Ｉｎ層）が１に対し、元素Ｍ、亜鉛、および酸素を有する（Ｍ，Ｚｎ）層が２となる。
【００９４】
また、インジウムと元素Ｍは、互いに置換可能である。そのため、（Ｍ，Ｚｎ）層の元素Ｍがインジウムと置換し、（Ｉｎ，Ｍ，Ｚｎ）層と表すこともできる。その場合、Ｉｎ層が１に対し、（Ｉｎ，Ｍ，Ｚｎ）層が２である層状構造をとる。
【００９５】
［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：２となる原子数比の酸化物半導体は、Ｉｎ層が１に対し、（Ｍ，Ｚｎ）層が３である層状構造をとる。つまり、［Ｉｎ］および［Ｍ］に対し［Ｚｎ］が大きくなると、酸化物半導体が結晶化した場合、Ｉｎ層に対する（Ｍ，Ｚｎ）層の割合が増加する。
【００９６】
ただし、酸化物半導体中において、Ｉｎ層が１層に対し、（Ｍ，Ｚｎ）層が非整数である場合、Ｉｎ層が１層に対し、（Ｍ，Ｚｎ）層の層数が整数である層状構造を複数種有する場合がある。例えば、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：１．５である場合、Ｉｎ層が１に対し、（Ｍ，Ｚｎ）層が２である層状構造と、（Ｍ，Ｚｎ）層が３である層状構造とが混在する層状構造となる場合がある。
【００９７】
例えば、酸化物半導体をスパッタリング装置にて成膜する場合、ターゲットの原子数比からずれた原子数比の膜が形成される。特に、成膜時の基板温度によっては、ターゲットの［Ｚｎ］よりも、膜の［Ｚｎ］が小さくなる場合がある。
【００９８】
また、酸化物半導体中に複数の相が共存する場合がある（二相共存、三相共存など）。例えば、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：２：１の原子数比の近傍値である原子数比では、スピネル型の結晶構造と層状の結晶構造との二相が共存しやすい。また、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：０：０を示す原子数比の近傍値である原子数比では、ビックスバイト型の結晶構造と層状の結晶構造との二相が共存しやすい。酸化物半導体中に複数の相が共存する場合、異なる結晶構造の間において、粒界（グレインバウンダリーともいう）が形成される場合がある。
【００９９】
また、インジウムの含有率を高くすることで、酸化物半導体のキャリア移動度（電子移動度）を高くすることができる。
【０１００】
一方、酸化物半導体中のインジウムおよび亜鉛の含有率が低くなると、キャリア移動度が低くなる。従って、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：１：０を示す原子数比、およびその近傍値である原子数比（例えば図８（Ｃ）に示す領域Ｃ）では、絶縁性が高くなる。
【０１０１】
従って、本発明の一態様の酸化物半導体は、キャリア移動度が高く、かつ、粒界が少ない層状構造となりやすい、図８（Ａ）の領域Ａで示される原子数比を有することが好ましい。
【０１０２】
また、図８（Ｂ）に示す領域Ｂは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝４：２：３から４．１、およびその近傍値を示している。近傍値には、例えば、原子数比が［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：３：４が含まれる。領域Ｂで示される原子数比を有する酸化物半導体は、特に、結晶性が高く、キャリア移動度も高い優れた酸化物半導体である。
【０１０３】
なお、酸化物半導体が、層状構造を形成する条件は、原子数比によって一義的に定まらない。原子数比により、層状構造を形成するための難易の差はある。一方、同じ原子数比であっても、形成条件により、層状構造になる場合も層状構造にならない場合もある。従って、図示する領域は、酸化物半導体が層状構造を有する原子数比を示す領域であり、領域Ａ乃至領域Ｃの境界は厳密ではない。
【０１０４】
＜１−６．酸化物半導体膜をトランジスタに用いる構成＞
続いて、酸化物半導体膜をトランジスタに用いる構成について説明する。
【０１０５】
なお、酸化物半導体膜をトランジスタに用いることで、例えば、多結晶シリコンをチャネル領域に用いたトランジスタと比較し、結晶粒界におけるキャリア散乱等を減少させることができるため、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
【０１０６】
また、本発明の一態様の酸化物半導体膜は、膜密度が６．３ｇ／ｃｍ３以上６．５ｇ／ｃｍ３未満である。このような高い膜密度を有する酸化物半導体膜をトランジスタに用いることで、信頼性の高いトランジスタを実現することができる。
【０１０７】
また、トランジスタのチャネル領域には、キャリア密度の低い酸化物半導体膜を用いることが好ましい。例えば、酸化物半導体膜のキャリア密度は、１×１０５ｃｍ−３以上１×１０１８ｃｍ−３未満が好ましく、１×１０７ｃｍ−３以上１×１０１７ｃｍ−３以下がより好ましく、１×１０９ｃｍ−３以上５×１０１６ｃｍ−３以下がさらに好ましく、１×１０１０ｃｍ−３以上１×１０１６ｃｍ−３以下がさらに好ましく、１×１０１１ｃｍ−３以上１×１０１５ｃｍ−３以下がさらに好ましい。
【０１０８】
なお、高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低くなる場合がある。
【０１０９】
一方で、酸化物半導体膜のキャリア密度を高くすることで、トランジスタの電界効果移動度を高めることができる場合がある。例えば、トランジスタがノーマリーオンとならない範囲においては、酸化物半導体膜のキャリア密度を高くし、トランジスタの電界効果移動度を高めてもよい。なお、酸化物半導体膜のキャリア密度を高めるためには、当該酸化物半導体膜をわずかにｎ型にすればよい。別言すると、キャリア密度が高められた酸化物半導体膜を、「Ｓｌｉｇｈｔｌｙ−ｎ」と呼称する場合がある。
【０１１０】
例えば、トランジスタのゲートに印加する電圧（Ｖｇ）が０Ｖを超えて３０Ｖ以下の場合において、酸化物半導体膜のキャリア密度は、１×１０１６ｃｍ−３を超えて１×１０１８ｃｍ−３未満が好ましく、１×１０１６ｃｍ−３を超えて１×１０１７ｃｍ−３以下がより好ましい。
【０１１１】
また、酸化物半導体膜の欠陥準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、欠陥準位密度の高い酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性が不安定となる場合がある。
【０１１２】
従って、トランジスタの電気特性を安定にするためには、酸化物半導体膜中の不純物濃度を低減することが有効である。また、酸化物半導体膜中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
【０１１３】
ここで、酸化物半導体膜中における各不純物の影響について説明する。
【０１１４】
酸化物半導体膜において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物半導体膜において欠陥準位が形成される。このため、酸化物半導体膜におけるシリコンや炭素の濃度と、酸化物半導体膜との界面近傍のシリコンや炭素の濃度（二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
【０１１５】
また、酸化物半導体膜にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属またはアルカリ土類金属が含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体膜中のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。具体的には、ＳＩＭＳにより得られる酸化物半導体膜中のアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
【０１１６】
また、酸化物半導体膜において、窒素が含まれると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型になりやすい。この結果、窒素が含まれている酸化物半導体膜を半導体に用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物半導体膜において、窒素はできる限り低減されていることが好ましい、例えば、酸化物半導体膜中の窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
【０１１７】
また、酸化物半導体膜に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体膜中の水素はできる限り低減されていることが好ましい。具体的には、酸化物半導体膜において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。
【０１１８】
不純物が十分に低減された酸化物半導体膜をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
【０１１９】
また、酸化物半導体膜は、エネルギーギャップが２ｅＶ以上、または２．５ｅＶ以上であると好ましい。
【０１２０】
また、酸化物半導体膜の厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上６０ｎｍ以下である。
【０１２１】
また、酸化物半導体膜がＩｎ−Ｍ−Ｚｎ酸化物の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：０．５、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝２：１：１．５、Ｉｎ：Ｍ：Ｚｎ＝２：１：２．３、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｍ：Ｚｎ＝５：１：７等が好ましい。
【０１２２】
なお、成膜される酸化物半導体膜の金属元素の原子数比はそれぞれ、上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラス・マイナス４０％程度変動することがある。例えば、スパッタリングターゲットとして、原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１を用いる場合、成膜される酸化物半導体膜の原子数比は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３近傍となる場合がある。また、スパッタリングターゲットとして、原子数比がＩｎ：Ｇａ：Ｚｎ＝５：１：７を用いる場合、成膜される酸化物半導体膜の原子数比は、Ｉｎ：Ｇａ：Ｚｎ＝５：１：６近傍となる場合がある。
【０１２３】
＜１−７．酸化物半導体膜の構造＞
次に、酸化物半導体膜の構造について説明する。
【０１２４】
酸化物半導体膜は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ  ｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ  ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）及び非晶質酸化物半導体などがある。
【０１２５】
また別の観点では、酸化物半導体膜は、非晶質酸化物半導体と、それ以外の結晶性酸化物半導体と、に分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体及びｎｃ−ＯＳなどがある。
【０１２６】
非晶質構造は、一般に、等方的であって不均質構造を持たない、準安定状態で原子の配置が固定化していない、結合角度が柔軟である、短距離秩序は有するが長距離秩序を有さない、などといわれている。
【０１２７】
すなわち、安定な酸化物半導体を完全な非晶質（ｃｏｍｐｌｅｔｅｌｙ  ａｍｏｒｐｈｏｕｓ）酸化物半導体とは呼べない。また、等方的でない（例えば、微小な領域において周期構造を有する）酸化物半導体を、完全な非晶質酸化物半導体とは呼べない。一方、ａ−ｌｉｋｅ  ＯＳは、等方的でないが、鬆（ボイドともいう。）を有する不安定な構造である。不安定であるという点では、ａ−ｌｉｋｅ  ＯＳは、物性的に非晶質酸化物半導体に近い。
【０１２８】
［ＣＡＡＣ−ＯＳ］
まずは、ＣＡＡＣ−ＯＳについて説明する。
【０１２９】
ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半導体の一種である。
【０１３０】
ＣＡＡＣ−ＯＳをＸＲＤによって解析した場合について説明する。例えば、空間群Ｒ−３ｍに分類されるＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、図１０（Ａ）に示すように回折角（２θ）が３１°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳでは、結晶がｃ軸配向性を有し、ｃ軸がＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともいう。）、または上面に略垂直な方向を向いていることが確認できる。なお、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、空間群Ｆｄ−３ｍに分類される結晶構造に起因する。そのため、ＣＡＡＣ−ＯＳは、該ピークを示さないことが好ましい。
【０１３１】
一方、ＣＡＡＣ−ＯＳに対し、被形成面に平行な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。そして、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行っても、図１０（Ｂ）に示すように明瞭なピークは現れない。一方、単結晶ＩｎＧａＺｎＯ４に対し、２θを５６°近傍に固定してφスキャンした場合、図１０（Ｃ）に示すように（１１０）面と等価な結晶面に帰属されるピークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは、ａ軸及びｂ軸の配向が不規則であることが確認できる。
【０１３２】
次に、電子回折によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ＣＡＡＣ−ＯＳの被形成面に平行にプローブ径が３００ｎｍの電子線を入射させると、図１０（Ｄ）に示すような回折パターン（制限視野電子回折パターンともいう。）が現れる場合がある。この回折パターンには、ＩｎＧａＺｎＯ４の結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ径が３００ｎｍの電子線を入射させたときの回折パターンを図１０（Ｅ）に示す。図１０（Ｅ）より、リング状の回折パターンが確認される。したがって、プローブ径が３００ｎｍの電子線を用いた電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットのａ軸及びｂ軸は配向性を有さないことがわかる。なお、図１０（Ｅ）における第１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面及び（１００）面などに起因すると考えられる。また、図１０（Ｅ）における第２リングは（１１０）面などに起因すると考えられる。
【０１３３】
また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像と回折パターンとの複合解析像（高分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる。一方、高分解能ＴＥＭ像であってもペレット同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を明確に確認することができない場合がある。そのため、ＣＡＡＣ−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
【０１３４】
図１１（Ａ）に、試料面と略平行な方向から観察したＣＡＡＣ−ＯＳの断面の高分解能ＴＥＭ像を示す。高分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ  Ａｂｅｒｒａｔｉｏｎ  Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分解能ＴＥＭ像を、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像は、例えば、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって観察することができる。
【０１３５】
図１１（Ａ）より、金属原子が層状に配列している領域であるペレットを確認することができる。ペレット一つの大きさは１ｎｍ以上のものや、３ｎｍ以上のものがあることがわかる。したがって、ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともできる。また、ＣＡＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−Ａｘｉｓ  Ａｌｉｇｎｅｄ  ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。ペレットは、ＣＡＡＣ−ＯＳの被形成面または上面の凹凸を反映しており、ＣＡＡＣ−ＯＳの被形成面または上面と平行となる。
【０１３６】
また、図１１（Ｂ）及び図１１（Ｃ）に、試料面と略垂直な方向から観察したＣＡＡＣ−ＯＳの平面のＣｓ補正高分解能ＴＥＭ像を示す。図１１（Ｄ）及び図１１（Ｅ）は、それぞれ図１１（Ｂ）及び図１１（Ｃ）を画像処理した像である。以下では、画像処理の方法について説明する。まず、図１１（Ｂ）を高速フーリエ変換（ＦＦＴ：Ｆａｓｔ  Ｆｏｕｒｉｅｒ  Ｔｒａｎｓｆｏｒｍ）処理することでＦＦＴ像を取得する。次に、取得したＦＦＴ像において原点を基準に、２．８ｎｍ−１から５．０ｎｍ−１の間の範囲を残すマスク処理する。次に、マスク処理したＦＦＴ像を、逆高速フーリエ変換（ＩＦＦＴ：Ｉｎｖｅｒｓｅ  Ｆａｓｔ  Ｆｏｕｒｉｅｒ  Ｔｒａｎｓｆｏｒｍ）処理することで画像処理した像を取得する。こうして取得した像をＦＦＴフィルタリング像と呼ぶ。ＦＦＴフィルタリング像は、Ｃｓ補正高分解能ＴＥＭ像から周期成分を抜き出した像であり、格子配列を示している。
【０１３７】
図１１（Ｄ）では、格子配列の乱れた箇所を破線で示している。破線で囲まれた領域が、一つのペレットである。そして、破線で示した箇所がペレットとペレットとの連結部である。破線は、六角形状であるため、ペレットが六角形状であることがわかる。なお、ペレットの形状は、正六角形状とは限らず、非正六角形状である場合が多い。
【０１３８】
図１１（Ｅ）では、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を点線で示し、格子配列の向きの変化を破線で示している。点線近傍においても、明確な結晶粒界を確認することはできない。点線近傍の格子点を中心に周囲の格子点を繋ぐと、歪んだ六角形や、五角形及び／または七角形などが形成できる。即ち、格子配列を歪ませることによって結晶粒界の形成を抑制していることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において原子配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
【０１３９】
以上に示すように、ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、かつａ−ｂ面方向において複数のペレット（ナノ結晶）が連結し、歪みを有した結晶構造となっている。よって、ＣＡＡＣ−ＯＳを、ＣＡＡ  ｃｒｙｓｔａｌ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ  ａ−ｂ−ｐｌａｎｅ−ａｎｃｈｏｒｅｄ  ｃｒｙｓｔａｌ）を有する酸化物半導体と称することもできる。
【０１４０】
ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。
【０１４１】
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。
【０１４２】
酸化物半導体が不純物や欠陥を有する場合、光や熱などによって特性が変動する場合がある。例えば、酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャリア発生源となる場合がある。例えば、酸化物半導体中の酸素欠損は、キャリアトラップとなる場合や、水素を捕獲することによってキャリア発生源となる場合がある。
【０１４３】
不純物及び酸素欠損の少ないＣＡＡＣ−ＯＳは、キャリア密度の低い酸化物半導体である。そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ。ＣＡＡＣ−ＯＳは、不純物濃度が低く、欠陥準位密度が低い。即ち、安定な特性を有する酸化物半導体であるといえる。
【０１４４】
［ｎｃ−ＯＳ］
次に、ｎｃ−ＯＳについて説明する。
【０１４５】
ｎｃ−ＯＳをＸＲＤによって解析した場合について説明する。例えば、ｎｃ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、配向性を示すピークが現れない。即ち、ｎｃ−ＯＳの結晶は配向性を有さない。
【０１４６】
また、例えば、ＩｎＧａＺｎＯ４の結晶を有するｎｃ−ＯＳを薄片化し、厚さが３４ｎｍの領域に対し、被形成面に平行にプローブ径が５０ｎｍの電子線を入射させると、図１２（Ａ）に示すようなリング状の回折パターン（ナノビーム電子回折パターン）が観測される。また、同じ試料にプローブ径が１ｎｍの電子線を入射させたときの回折パターン（ナノビーム電子回折パターン）を図１２（Ｂ）に示す。図１２（Ｂ）より、リング状の領域内に複数のスポットが観測される。したがって、ｎｃ−ＯＳは、プローブ径が５０ｎｍの電子線を入射させることでは秩序性が確認されないが、プローブ径が１ｎｍの電子線を入射させることでは秩序性が確認される。
【０１４７】
また、厚さが１０ｎｍ未満の領域に対し、プローブ径が１ｎｍの電子線を入射させると、図１２（Ｃ）に示すように、スポットが略正六角状に配置された電子回折パターンを観測される場合がある。したがって、厚さが１０ｎｍ未満の範囲において、ｎｃ−ＯＳが秩序性の高い領域、即ち結晶を有することがわかる。なお、結晶が様々な方向を向いているため、規則的な電子回折パターンが観測されない領域もある。
【０１４８】
図１２（Ｄ）に、被形成面と略平行な方向から観察したｎｃ−ＯＳの断面のＣｓ補正高分解能ＴＥＭ像を示す。ｎｃ−ＯＳは、高分解能ＴＥＭ像において、補助線で示す箇所などのように結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。ｎｃ−ＯＳに含まれる結晶部は、１ｎｍ以上１０ｎｍ以下の大きさであり、特に１ｎｍ以上３ｎｍ以下の大きさであることが多い。なお、結晶部の大きさが１０ｎｍより大きく１００ｎｍ以下である酸化物半導体を微結晶酸化物半導体（ｍｉｃｒｏ  ｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶことがある。ｎｃ−ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡＣ−ＯＳにおけるペレットと起源を同じくする可能性がある。そのため、以下ではｎｃ−ＯＳの結晶部をペレットと呼ぶ場合がある。
【０１４９】
このように、ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ  ＯＳや非晶質酸化物半導体と区別が付かない場合がある。
【０１５０】
なお、ペレット（ナノ結晶）間で結晶方位が規則性を有さないことから、ｎｃ−ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ  Ａｌｉｇｎｅｄ  ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体、またはＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ  ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
【０１５１】
ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、ｎｃ−ＯＳは、ａ−ｌｉｋｅ  ＯＳや非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
【０１５２】
［ａ−ｌｉｋｅ  ＯＳ］
ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。
【０１５３】
図１３に、ａ−ｌｉｋｅ  ＯＳの高分解能断面ＴＥＭ像を示す。ここで、図１３（Ａ）は電子照射開始時におけるａ−ｌｉｋｅ  ＯＳの高分解能断面ＴＥＭ像である。図１３（Ｂ）は４．３×１０８ｅ−／ｎｍ２の電子（ｅ−）照射後におけるａ−ｌｉｋｅ  ＯＳの高分解能断面ＴＥＭ像である。図１３（Ａ）及び図１３（Ｂ）より、ａ−ｌｉｋｅ  ＯＳは電子照射開始時から、縦方向に延伸する縞状の明領域が観察されることがわかる。また、明領域は、電子照射後に形状が変化することがわかる。なお、明領域は、鬆または低密度領域と推測される。
【０１５４】
鬆を有するため、ａ−ｌｉｋｅ  ＯＳは、不安定な構造である。以下では、ａ−ｌｉｋｅ  ＯＳが、ＣＡＡＣ−ＯＳ及びｎｃ−ＯＳと比べて不安定な構造であることを示すため、電子照射による構造の変化を示す。
【０１５５】
試料として、ａ−ｌｉｋｅ  ＯＳ、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳを準備する。いずれの試料もＩｎ−Ｇａ−Ｚｎ酸化物である。
【０１５６】
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試料は、いずれも結晶部を有する。
【０１５７】
なお、ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている。これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、以下では、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎＯ４の結晶部と見なした。なお、格子縞は、ＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応する。
【０１５８】
図１４は、各試料の結晶部（２２箇所から３０箇所）の平均の大きさを調査した例である。なお、上述した格子縞の長さを結晶部の大きさとしている。図１４より、ａ−ｌｉｋｅ  ＯＳは、ＴＥＭ像の取得などに係る電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。図１４より、ＴＥＭによる観察初期においては１．２ｎｍ程度の大きさだった結晶部（初期核ともいう。）が、電子（ｅ−）の累積照射量が４．２×１０８ｅ−／ｎｍ２においては１．９ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８ｅ−／ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。図１４より、電子の累積照射量によらず、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳの結晶部の大きさは、それぞれ１．３ｎｍ程度及び１．８ｎｍ程度であることがわかる。なお、電子線照射及びＴＥＭの観察は、日立透過電子顕微鏡Ｈ−９０００ＮＡＲを用いた。電子線照射条件は、加速電圧を３００ｋＶ、電流密度を６．７×１０５ｅ−／（ｎｍ２・ｓ）、照射領域の直径を２３０ｎｍとした。
【０１５９】
このように、ａ−ｌｉｋｅ  ＯＳは、電子照射によって結晶部の成長が見られる場合がある。一方、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳは、電子照射による結晶部の成長がほとんど見られない。即ち、ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳと比べて、不安定な構造であることがわかる。
【０１６０】
また、鬆を有するため、ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳと比べて密度の低い構造である。具体的には、ａ−ｌｉｋｅ  ＯＳの密度は、同じ組成の単結晶の密度の７８．６％以上９２．３％未満である。また、ｎｃ−ＯＳの密度及びＣＡＡＣ−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満である。単結晶の密度の７８％未満である酸化物半導体は、成膜すること自体が困難である。
【０１６１】
先に説明したように、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体の単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３である。よって、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ａ−ｌｉｋｅ  ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満である。また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ｎｃ−ＯＳの密度及びＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３未満である。
【０１６２】
なお、同じ組成の単結晶が存在しない場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて見積もることが好ましい。
【０１６３】
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ  ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。
【０１６４】
なお、本実施の形態に示す構成は、他の実施の形態または他の実施例に示す構成と適宜、組み合わせて用いることができる。
【０１６５】
（実施の形態２）
本実施の形態では、本発明の一態様の半導体装置に用いることのできるトランジスタについて、詳細に説明する。
【０１６６】
なお、本実施の形態では、トップゲート構造のトランジスタについて、図１５乃至図２６を用いて説明する。
【０１６７】
＜２−１．トランジスタの構成例１＞
図１５（Ａ）は、トランジスタ１００の上面図であり、図１５（Ｂ）は図１５（Ａ）の一点鎖線Ｘ１−Ｘ２間の断面図であり、図１５（Ｃ）は図１５（Ａ）の一点鎖線Ｙ１−Ｙ２間の断面図である。なお、図１５（Ａ）では、明瞭化のため、絶縁膜１１０などの構成要素を省略して図示している。なお、トランジスタの上面図においては、以降の図面においても図１５（Ａ）と同様に、構成要素の一部を省略して図示する場合がある。また、一点鎖線Ｘ１−Ｘ２方向をチャネル長（Ｌ）方向、一点鎖線Ｙ１−Ｙ２方向をチャネル幅（Ｗ）方向と呼称する場合がある。
【０１６８】
図１５（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００は、基板１０２上の絶縁膜１０４と、絶縁膜１０４上の酸化物半導体膜１０８と、酸化物半導体膜１０８上の絶縁膜１１０と、絶縁膜１１０上の導電膜１１２と、絶縁膜１０４、酸化物半導体膜１０８、及び導電膜１１２上の絶縁膜１１６と、を有する。なお、酸化物半導体膜１０８は、導電膜１１２と重なるチャネル領域１０８ｉと、絶縁膜１１６と接するソース領域１０８ｓと、絶縁膜１１６と接するドレイン領域１０８ｄと、を有する。
【０１６９】
また、絶縁膜１１６は、窒素または水素を有する。絶縁膜１１６と、ソース領域１０８ｓ及びドレイン領域１０８ｄと、が接することで、絶縁膜１１６中の窒素または水素がソース領域１０８ｓ及びドレイン領域１０８ｄ中に添加される。ソース領域１０８ｓ及びドレイン領域１０８ｄは、窒素または水素が添加されることで、キャリア密度が高くなる。
【０１７０】
また、トランジスタ１００は、絶縁膜１１６上の絶縁膜１１８と、絶縁膜１１６、１１８に設けられた開口部１４１ａを介して、ソース領域１０８ｓに電気的に接続される導電膜１２０ａと、絶縁膜１１６、１１８に設けられた開口部１４１ｂを介して、ドレイン領域１０８ｄに電気的に接続される導電膜１２０ｂと、を有していてもよい。
【０１７１】
なお、本明細書等において、絶縁膜１０４を第１の絶縁膜と、絶縁膜１１０を第２の絶縁膜と、絶縁膜１１６を第３の絶縁膜と、絶縁膜１１８を第４の絶縁膜と、それぞれ呼称する場合がある。また、導電膜１１２は、ゲート電極としての機能を有し、導電膜１２０ａは、ソース電極としての機能を有し、導電膜１２０ｂは、ドレイン電極としての機能を有する。
【０１７２】
また、絶縁膜１１０は、ゲート絶縁膜としての機能を有する。また、絶縁膜１１０は、過剰酸素領域を有する。絶縁膜１１０が過剰酸素領域を有することで、酸化物半導体膜１０８が有するチャネル領域１０８ｉ中に過剰酸素を供給することができる。よって、チャネル領域１０８ｉに形成されうる酸素欠損を過剰酸素により補填することができるため、信頼性の高い半導体装置を提供することができる。
【０１７３】
なお、酸化物半導体膜１０８中に過剰酸素を供給させるためには、酸化物半導体膜１０８の下方に形成される絶縁膜１０４に過剰酸素を供給してもよい。この場合、絶縁膜１０４中に含まれる過剰酸素は、酸化物半導体膜１０８が有するソース領域１０８ｓ、及びドレイン領域１０８ｄにも供給されうる。ソース領域１０８ｓ、及びドレイン領域１０８ｄ中に過剰酸素が供給されると、ソース領域１０８ｓ、及びドレイン領域１０８ｄの抵抗が高くなる場合がある。
【０１７４】
一方で、酸化物半導体膜１０８の上方に形成される絶縁膜１１０に過剰酸素を有する構成とすることで、チャネル領域１０８ｉにのみ選択的に過剰酸素を供給させることが可能となる。あるいは、チャネル領域１０８ｉ、ソース領域１０８ｓ、及びドレイン領域１０８ｄに過剰酸素を供給させたのち、ソース領域１０８ｓ及びドレイン領域１０８ｄのキャリア密度を選択的に高めることで、ソース領域１０８ｓ、及びドレイン領域１０８ｄの抵抗が高くなることを抑制することができる。
【０１７５】
また、酸化物半導体膜１０８が有するソース領域１０８ｓ及びドレイン領域１０８ｄは、それぞれ、酸素欠損を形成する元素、または酸素欠損と結合する元素を有すると好ましい。当該酸素欠損を形成する元素、または酸素欠損と結合する元素としては、代表的には水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、塩素、チタン、希ガス等が挙げられる。また、希ガス元素の代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノン等がある。上記酸素欠損を形成する元素が、絶縁膜１１６中に１つまたは複数含まれる場合、絶縁膜１１６からソース領域１０８ｓ、及びドレイン領域１０８ｄに拡散する。および／または、上記酸素欠損を形成する元素は、不純物添加処理によりソース領域１０８ｓ、及びドレイン領域１０８ｄ中に添加される。
【０１７６】
不純物元素が酸化物半導体膜に添加されると、酸化物半導体膜中の金属元素と酸素の結合が切断され、酸素欠損が形成される。または、不純物元素が酸化物半導体膜に添加されると、酸化物半導体膜中の金属元素と結合していた酸素が不純物元素と結合し、金属元素から酸素が脱離され、酸素欠損が形成される。これらの結果、酸化物半導体膜においてキャリア密度が増加し、導電性が高くなる。
【０１７７】
次に、図１５（Ａ）（Ｂ）（Ｃ）に示す半導体装置の構成要素の詳細について説明する。
【０１７８】
［基板］
基板１０２としては、作製工程中の熱処理に耐えうる程度の耐熱性を有する材料を用いることができる。
【０１７９】
具体的には、無アルカリガラス、ソーダ石灰ガラス、カリガラス、クリスタルガラス、石英またはサファイア等を用いることができる。また、無機絶縁膜を用いてもよい。当該無機絶縁膜としては、例えば、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜等が挙げられる。
【０１８０】
また、上記無アルカリガラスとしては、例えば、０．２ｍｍ以上０．７ｍｍ以下の厚さとすればよい。または、無アルカリガラスを研磨することで、上記の厚さとしてもよい。
【０１８１】
また、無アルカリガラスとして、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の面積が大きなガラス基板を用いることができる。これにより、大型の表示装置を作製することができる。
【０１８２】
また、基板１０２として、シリコンや炭化シリコンからなる単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を用いてもよい。
【０１８３】
また、基板１０２として、金属等の無機材料を用いてもよい。金属等の無機材料としては、ステンレススチールまたはアルミニウム等が挙げられる。
【０１８４】
また、基板１０２として、樹脂、樹脂フィルムまたはプラスチック等の有機材料を用いてもよい。当該樹脂フィルムとしては、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミド等）、ポリイミド、ポリカーボネート、ポリウレタン、アクリル樹脂、エポキシ樹脂、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）、またはシロキサン結合を有する樹脂等が挙げられる。
【０１８５】
また、基板１０２として、無機材料と有機材料とを組み合わせた複合材料を用いてもよい。当該複合材料としては、金属板または薄板状のガラス板と、樹脂フィルムとを貼り合わせた材料、繊維状の金属、粒子状の金属、繊維状のガラス、または粒子状のガラスを樹脂フィルムに分散した材料、もしくは繊維状の樹脂、粒子状の樹脂を無機材料に分散した材料等が挙げられる。
【０１８６】
なお、基板１０２としては、少なくとも上または下に形成される膜または層を支持できるものであればよく、絶縁膜、半導体膜、導電膜のいずれか一つまたは複数であってもよい。
【０１８７】
［第１の絶縁膜］
絶縁膜１０４としては、スパッタリング法、ＣＶＤ法、蒸着法、パルスレーザー堆積（ＰＬＤ）法、印刷法、塗布法等を適宜用いて形成することができる。また、絶縁膜１０４としては、例えば、酸化物絶縁膜または窒化物絶縁膜を単層または積層して形成することができる。なお、酸化物半導体膜１０８との界面特性を向上させるため、絶縁膜１０４において少なくとも酸化物半導体膜１０８と接する領域は酸化物絶縁膜で形成することが好ましい。また、絶縁膜１０４として加熱により酸素を放出する酸化物絶縁膜を用いることで、加熱処理により絶縁膜１０４に含まれる酸素を、酸化物半導体膜１０８に移動させることが可能である。
【０１８８】
絶縁膜１０４の厚さは、５０ｎｍ以上、または１００ｎｍ以上３０００ｎｍ以下、または２００ｎｍ以上１０００ｎｍ以下とすることができる。絶縁膜１０４を厚くすることで、絶縁膜１０４の酸素放出量を増加させることができると共に、絶縁膜１０４と酸化物半導体膜１０８との界面における界面準位、並びに酸化物半導体膜１０８のチャネル領域１０８ｉに含まれる酸素欠損を低減することが可能である。
【０１８９】
絶縁膜１０４として、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ−Ｚｎ酸化物などを用いればよく、単層または積層で設けることができる。本実施の形態では、絶縁膜１０４として、窒化シリコン膜と、酸化窒化シリコン膜との積層構造を用いる。このように、絶縁膜１０４を積層構造として、下層側に窒化シリコン膜を用い、上層側に酸化窒化シリコン膜を用いることで、酸化物半導体膜１０８中に効率よく酸素を導入することができる。
【０１９０】
［酸化物半導体膜］
酸化物半導体膜１０８としては、実施の形態１で説明した酸化物半導体膜を用いることができる。
【０１９１】
また、酸化物半導体膜１０８としては、スパッタリング法で形成すると膜密度を高められるため、好適である。スパッタリング法で酸化物半導体膜１０８を形成する場合、スパッタリングガスには、希ガス（代表的にはアルゴン）、酸素、または希ガス及び酸素の混合ガスが適宜用いられる。また、スパッタリングガスの高純度化も必要である。例えば、スパッタリングガスとして用いる酸素ガスやアルゴンガスは、露点が−６０℃以下、好ましくは−１００℃以下にまで高純度化したガスを用いることで酸化物半導体膜１０８に水分等が取り込まれることを可能な限り防ぐことができる。
【０１９２】
また、スパッタリング法で酸化物半導体膜１０８を形成する場合、スパッタリング装置におけるチャンバーを、酸化物半導体膜１０８にとって不純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポンプを用いて、高真空（５×１０−７Ｐａから１×１０−４Ｐａ程度まで）に排気することが好ましい。特に、スパッタリング装置の待機時における、チャンバー内のＨ２Ｏに相当するガス分子（ｍ／ｚ＝１８に相当するガス分子）の分圧を１×１０−４Ｐａ以下、好ましく５×１０−５Ｐａ以下とすることが好ましい。
【０１９３】
［第２の絶縁膜］
絶縁膜１１０は、トランジスタ１００のゲート絶縁膜として機能する。また、絶縁膜１１０は、酸化物半導体膜１０８、特にチャネル領域１０８ｉに酸素を供給する機能を有する。例えば、絶縁膜１１０としては、酸化物絶縁膜または窒化物絶縁膜を単層または積層して形成することができる。なお、酸化物半導体膜１０８との界面特性を向上させるため、絶縁膜１１０において、酸化物半導体膜１０８と接する領域は、少なくとも酸化物絶縁膜を用いて形成することが好ましい。絶縁膜１１０として、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコンなどを用いればよい。
【０１９４】
また、絶縁膜１１０の厚さは、５ｎｍ以上４００ｎｍ以下、または５ｎｍ以上３００ｎｍ以下、または１０ｎｍ以上２５０ｎｍ以下とすることができる。
【０１９５】
また、絶縁膜１１０は、欠陥が少ないことが好ましく、代表的には、電子スピン共鳴法（ＥＳＲ：Ｅｌｅｃｔｒｏｎ  Ｓｐｉｎ  Ｒｅｓｏｎａｎｃｅ）で観察されるシグナルが少ない方が好ましい。例えば、上述のシグナルとしては、ｇ値が２．００１に観察されるＥ’センターが挙げられる。なお、Ｅ’センターは、シリコンのダングリングボンドに起因する。絶縁膜１１０としては、Ｅ’センター起因のスピン密度が、３×１０１７ｓｐｉｎｓ／ｃｍ３以下、好ましくは５×１０１６ｓｐｉｎｓ／ｃｍ３以下である酸化シリコン膜、または酸化窒化シリコン膜を用いればよい。
【０１９６】
また、絶縁膜１１０には、上述のシグナル以外に二酸化窒素（ＮＯ２）に起因するシグナルが観察される場合がある。当該シグナルは、Ｎの核スピンにより３つのシグナルに分裂しており、それぞれのｇ値が２．０３７以上２．０３９以下（第１のシグナルとする）、ｇ値が２．００１以上２．００３以下（第２のシグナルとする）、及びｇ値が１．９６４以上１．９６６以下（第３のシグナルとする）に観察される。
【０１９７】
例えば、絶縁膜１１０として、二酸化窒素（ＮＯ２）起因のスピン密度が、１×１０１７ｓｐｉｎｓ／ｃｍ３以上１×１０１８ｓｐｉｎｓ／ｃｍ３未満である絶縁膜を用いると好適である。
【０１９８】
なお、二酸化窒素（ＮＯ２）を含む窒素酸化物（ＮＯｘ）は、絶縁膜１１０中に準位を形成する。当該準位は、酸化物半導体膜１０８のエネルギーギャップ内に位置する。そのため、窒素酸化物（ＮＯｘ）が、絶縁膜１１０及び酸化物半導体膜１０８の界面に拡散すると、当該準位が絶縁膜１１０側において電子をトラップする場合がある。この結果、トラップされた電子が、絶縁膜１１０及び酸化物半導体膜１０８界面近傍に留まるため、トランジスタのしきい値電圧をプラス方向にシフトさせてしまう。したがって、絶縁膜１１０としては、窒素酸化物の含有量が少ない膜を用いると、トランジスタのしきい値電圧のシフトを低減することができる。
【０１９９】
窒素酸化物（ＮＯｘ）の放出量が少ない絶縁膜としては、例えば、酸化窒化シリコン膜を用いることができる。当該酸化窒化シリコン膜は、昇温脱離ガス分析法（ＴＤＳ：Ｔｈｅｒｍａｌ  Ｄｅｓｏｒｐｔｉｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）において、窒素酸化物（ＮＯｘ）の放出量よりアンモニアの放出量が多い膜であり、代表的にはアンモニアの放出量が１×１０１８ｃｍ−３以上５×１０１９ｃｍ−３以下である。なお、上記のアンモニアの放出量は、ＴＤＳにおける加熱処理の温度が５０℃以上６５０℃以下、または５０℃以上５５０℃以下の範囲での総量である。
【０２００】
窒素酸化物（ＮＯｘ）は、加熱処理においてアンモニア及び酸素と反応するため、アンモニアの放出量が多い絶縁膜を用いることで窒素酸化物（ＮＯｘ）が低減される。
【０２０１】
なお、絶縁膜１１０をＳＩＭＳで分析した場合、膜中の窒素濃度が６×１０２０ａｔｏｍｓ／ｃｍ３以下であると好ましい。
【０２０２】
また、絶縁膜１１０として、ハフニウムシリケート（ＨｆＳｉＯｘ）、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙＮｚ）、酸化ハフニウムなどのｈｉｇｈ−ｋ材料を用いてもよい。当該ｈｉｇｈ−ｋ材料を用いることでトランジスタのゲートリークを低減できる。
【０２０３】
［第３の絶縁膜］
絶縁膜１１６は、窒素または水素を有する。また、絶縁膜１１６は、フッ素を有していてもよい。絶縁膜１１６としては、例えば、窒化物絶縁膜が挙げられる。該窒化物絶縁膜としては、窒化シリコン、窒化酸化シリコン、酸化窒化シリコン、窒化フッ化シリコン、フッ化窒化シリコン等を用いて形成することができる。絶縁膜１１６に含まれる水素濃度は、１×１０２２ａｔｏｍｓ／ｃｍ３以上であると好ましい。また、絶縁膜１１６は、酸化物半導体膜１０８のソース領域１０８ｓ、及びドレイン領域１０８ｄと接する。したがって、絶縁膜１１６と接するソース領域１０８ｓ、及びドレイン領域１０８ｄ中の不純物（窒素または水素）濃度が高くなり、ソース領域１０８ｓ、及びドレイン領域１０８ｄのキャリア密度を高めることができる。
【０２０４】
［第４の絶縁膜］
絶縁膜１１８としては、酸化物絶縁膜を用いることができる。また、絶縁膜１１８としては、酸化物絶縁膜と、窒化物絶縁膜との積層膜を用いることができる。絶縁膜１１８として、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ−Ｚｎ酸化物などを用いればよい。
【０２０５】
また、絶縁膜１１８としては、外部からの水素、水等のバリア膜として機能する膜であることが好ましい。
【０２０６】
絶縁膜１１８の厚さは、３０ｎｍ以上５００ｎｍ以下、または１００ｎｍ以上４００ｎｍ以下とすることができる。
【０２０７】
［導電膜］
導電膜１１２、１２０ａ、１２０ｂとしては、スパッタリング法、真空蒸着法、パルスレーザー堆積（ＰＬＤ）法、熱ＣＶＤ法等を用いて形成することができる。また、導電膜１１２、１２０ａ、１２０ｂとしては、導電性を有する金属膜、可視光を反射する機能を有する導電膜、または可視光を透過する機能を有する導電膜を用いればよい。
【０２０８】
導電性を有する金属膜として、アルミニウム、金、白金、銀、銅、クロム、タンタル、チタン、モリブデン、タングステン、ニッケル、鉄、コバルト、パラジウムまたはマンガンから選ばれた金属元素を含む材料を用いることができる。または、上述した金属元素を含む合金を用いてもよい。
【０２０９】
上述の導電性を有する金属膜として、具体的には、チタン膜上に銅膜を積層する二層構造、窒化チタン膜上に銅膜を積層する二層構造、窒化タンタル膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層し、さらにその上にチタン膜を形成する三層構造等を用いればよい。特に、銅元素を含む導電膜を用いることで、抵抗を低くすることが出来るため好適である。また、銅元素を含む導電膜としては、銅とマンガンとを含む合金膜が挙げられる。当該合金膜は、ウエットエッチング法を用いて加工できるため好適である。
【０２１０】
なお、導電膜１１２、１２０ａ、１２０ｂとしては、窒化タンタル膜を用いると好適である。当該窒化タンタル膜は、導電性を有し、且つ、銅または水素に対して、高いバリア性を有する。また、窒化タンタル膜は、さらに自身からの水素の放出が少ないため、酸化物半導体膜１０８と接する金属膜、または酸化物半導体膜１０８の近傍の金属膜として、最も好適に用いることができる。
【０２１１】
また、上述の導電性を有する導電膜として、導電性高分子または導電性ポリマーを用いてもよい。
【０２１２】
また、上述の可視光を反射する機能を有する導電膜としては、金、銀、銅、またはパラジウムから選ばれた金属元素を含む材料を用いることができる。特に、銀元素を含む導電膜を用いることで、可視光における反射率を高めることができるため好適である。
【０２１３】
また、上述の可視光を透過する機能を有する導電膜としては、インジウム、錫、亜鉛、ガリウム、またはシリコンから選ばれた元素を含む材料を用いることができる。具体的には、Ｉｎ酸化物、Ｚｎ酸化物、Ｉｎ−Ｓｎ酸化物（ＩＴＯともいう）、Ｉｎ−Ｓｎ−Ｓｉ酸化物（ＩＴＳＯともいう）、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｇａ−Ｚｎ酸化物等が挙げられる。
【０２１４】
また、上述の可視光を透過する機能を有する導電膜としては、グラフェンまたはグラファイトを含む膜を用いてもよい。グラフェンを含む膜としては、酸化グラフェンを含む膜を形成し、酸化グラフェンを含む膜を還元することにより、グラフェンを含む膜を形成することができる。還元する方法としては、熱を加える方法や還元剤を用いる方法等が挙げられる。
【０２１５】
また、導電膜１１２、１２０ａ、１２０ｂを、無電解めっき法により形成することができる。当該無電解めっき法により形成できる材料としては、例えば、Ｃｕ、Ｎｉ、Ａｌ、Ａｕ、Ｓｎ、Ｃｏ、Ａｇ、及びＰｄの中から選ばれるいずれか一つまたは複数を用いることが可能である。特に、ＣｕまたはＡｇを用いると、導電膜の抵抗を低くすることができるため、好適である。
【０２１６】
また、無電解めっき法により導電膜を形成した場合、当該導電膜の構成元素が外部に拡散しないように、当該導電膜の下に、拡散防止膜を形成してもよい。また、当該拡散防止膜と、当該導電膜との間に、導電膜を成長させることが出来るシード層を形成してもよい。上記拡散防止膜としては、例えば、スパッタリング法を用いて形成することができる。また、当該拡散防止膜としては、例えば、窒化タンタル膜または窒化チタン膜を用いることができる。また、上記シード層としては、無電解めっき法により形成することができる。また、当該シード層としては、無電解めっき法により形成することができる導電膜の材料と同様の材料を用いることができる。
【０２１７】
なお、導電膜１１２として、Ｉｎ−Ｇａ−Ｚｎ酸化物に代表される酸化物半導体を用いてよい。当該酸化物半導体は、絶縁膜１１６から窒素または水素が供給されることで、キャリア密度が高くなる。別言すると、酸化物半導体は、酸化物導電体（ＯＣ：Ｏｘｉｄｅ  Ｃｏｎｄｕｃｔｏｒ）として機能する。したがって、酸化物半導体は、ゲート電極として用いることができる。
【０２１８】
例えば、導電膜１１２としては、酸化物導電体（ＯＣ）の単層構造、金属膜の単層構造、または酸化物導電体（ＯＣ）と、金属膜との積層構造等が挙げられる。
【０２１９】
なお、導電膜１１２として、遮光性を有する金属膜の単層構造、または酸化物導電体（ＯＣ）と遮光性を有する金属膜との積層構造を用いる場合、導電膜１１２の下方に形成されるチャネル領域１０８ｉを遮光することができるため、好適である。また、導電膜１１２として、酸化物半導体または酸化物導電体（ＯＣ）と、遮光性を有する金属膜との積層構造を用いる場合、酸化物半導体または酸化物導電体（ＯＣ）上に、金属膜（例えば、チタン膜、タングステン膜など）を形成することで、金属膜中の構成元素が酸化物半導体または酸化物導電体（ＯＣ）側に拡散し低抵抗化する、金属膜の成膜時のダメージ（例えば、スパッタリングダメージなど）により低抵抗化する、あるいは金属膜中に酸化物半導体または酸化物導電体（ＯＣ）中の酸素が拡散することで、酸素欠損が形成され低抵抗化する。
【０２２０】
導電膜１１２、１２０ａ、１２０ｂの厚さとしては、３０ｎｍ以上５００ｎｍ以下、または１００ｎｍ以上４００ｎｍ以下とすることができる。
【０２２１】
＜２−２．トランジスタの構成例２＞
次に、図１５（Ａ）（Ｂ）（Ｃ）に示すトランジスタと異なる構成について、図１６（Ａ）（Ｂ）（Ｃ）を用いて説明する。
【０２２２】
図１６（Ａ）は、トランジスタ１００Ａの上面図であり、図１６（Ｂ）は図１６（Ａ）の一点鎖線Ｘ１−Ｘ２間の断面図であり、図１６（Ｃ）は図１６（Ａ）の一点鎖線Ｙ１−Ｙ２間の断面図である。
【０２２３】
図１６（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００Ａは、基板１０２上の導電膜１０６と、導電膜１０６上の絶縁膜１０４と、絶縁膜１０４上の酸化物半導体膜１０８と、酸化物半導体膜１０８上の絶縁膜１１０と、絶縁膜１１０上の導電膜１１２と、絶縁膜１０４、酸化物半導体膜１０８、及び導電膜１１２上の絶縁膜１１６と、を有する。なお、酸化物半導体膜１０８は、導電膜１１２と重なるチャネル領域１０８ｉと、絶縁膜１１６と接するソース領域１０８ｓと、絶縁膜１１６と接するドレイン領域１０８ｄと、を有する。
【０２２４】
トランジスタ１００Ａは、先に示すトランジスタ１００の構成に加え、導電膜１０６と、開口部１４３と、を有する。
【０２２５】
なお、開口部１４３は、絶縁膜１０４、１１０に設けられる。また、導電膜１０６は、開口部１４３を介して、導電膜１１２と、電気的に接続される。よって、導電膜１０６と導電膜１１２には、同じ電位が与えられる。なお、開口部１４３を設けずに、導電膜１０６と、導電膜１１２と、に異なる電位を与えてもよい。または、開口部１４３を設けずに、導電膜１０６を遮光膜として用いてもよい。例えば、導電膜１０６を遮光性の材料により形成することで、チャネル領域１０８ｉに照射される下方からの光を抑制することができる。
【０２２６】
また、トランジスタ１００Ａの構成とする場合、導電膜１０６は、第１のゲート電極（ボトムゲート電極ともいう）としての機能を有し、導電膜１１２は、第２のゲート電極（トップゲート電極ともいう）としての機能を有する。また、絶縁膜１０４は、第１のゲート絶縁膜としての機能を有し、絶縁膜１１０は、第２のゲート絶縁膜としての機能を有する。
【０２２７】
導電膜１０６としては、先に記載の導電膜１１２、１２０ａ、１２０ｂと同様の材料を用いることができる。特に導電膜１０６として、銅を含む材料により形成することで抵抗を低くすることができるため好適である。例えば、導電膜１０６を窒化チタン膜、窒化タンタル膜、またはタングステン膜上に銅膜を設ける積層構造とし、導電膜１２０ａ、１２０ｂを窒化チタン膜、窒化タンタル膜、またはタングステン膜上に銅膜を設ける積層構造とすると好適である。この場合、トランジスタ１００Ａを表示装置の画素トランジスタ及び駆動トランジスタのいずれか一方または双方に用いることで、導電膜１０６と導電膜１２０ａとの間に生じる寄生容量、及び導電膜１０６と導電膜１２０ｂとの間に生じる寄生容量を低くすることができる。したがって、導電膜１０６、導電膜１２０ａ、及び導電膜１２０ｂを、トランジスタ１００Ａの第１のゲート電極、ソース電極、及びドレイン電極として用いるのみならず、表示装置の電源供給用の配線、信号供給用の配線、または接続用の配線等に用いる事も可能となる。
【０２２８】
このように、図１６（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００Ａは、先に説明したトランジスタ１００と異なり、酸化物半導体膜１０８の上下にゲート電極として機能する導電膜を有する構造である。トランジスタ１００Ａに示すように、本発明の一態様の半導体装置には、複数のゲート電極を設けてもよい。
【０２２９】
また、図１６（Ｂ）（Ｃ）に示すように、酸化物半導体膜１０８は、第１のゲート電極として機能する導電膜１０６と、第２のゲート電極として機能する導電膜１１２のそれぞれと対向するように位置し、２つのゲート電極として機能する導電膜に挟まれている。
【０２３０】
また、導電膜１１２のチャネル幅方向の長さは、酸化物半導体膜１０８のチャネル幅方向の長さよりも長く、酸化物半導体膜１０８のチャネル幅方向全体は、絶縁膜１１０を間に挟んで導電膜１１２に覆われている。また、導電膜１１２と導電膜１０６とは、絶縁膜１０４、及び絶縁膜１１０に設けられる開口部１４３において接続されるため、酸化物半導体膜１０８のチャネル幅方向の側面の一方は、絶縁膜１１０を間に挟んで導電膜１１２と対向している。
【０２３１】
別言すると、トランジスタ１００Ａのチャネル幅方向において、導電膜１０６及び導電膜１１２は、絶縁膜１０４、及び絶縁膜１１０に設けられる開口部１４３において接続すると共に、絶縁膜１０４、及び絶縁膜１１０を間に挟んで酸化物半導体膜１０８を取り囲む構成である。
【０２３２】
このような構成を有することで、トランジスタ１００Ａに含まれる酸化物半導体膜１０８を、第１のゲート電極として機能する導電膜１０６及び第２のゲート電極として機能する導電膜１１２の電界によって電気的に取り囲むことができる。トランジスタ１００Ａのように、第１のゲート電極及び第２のゲート電極の電界によって、チャネル領域が形成される酸化物半導体膜１０８を電気的に取り囲むトランジスタのデバイス構造をＳｕｒｒｏｕｎｄｅｄ  ｃｈａｎｎｅｌ（Ｓ−ｃｈａｎｎｅｌ）構造と呼ぶことができる。
【０２３３】
トランジスタ１００Ａは、Ｓ−ｃｈａｎｎｅｌ構造を有するため、導電膜１０６または導電膜１１２によってチャネルを誘起させるための電界を効果的に酸化物半導体膜１０８に印加することができるため、トランジスタ１００Ａの電流駆動能力が向上し、高いオン電流特性を得ることが可能となる。また、オン電流を高くすることが可能であるため、トランジスタ１００Ａを微細化することが可能となる。また、トランジスタ１００Ａは、酸化物半導体膜１０８が導電膜１０６、及び導電膜１１２によって取り囲まれた構造を有するため、トランジスタ１００Ａの機械的強度を高めることができる。
【０２３４】
なお、トランジスタ１００Ａのチャネル幅方向において、酸化物半導体膜１０８の開口部１４３が形成されていない側に、開口部１４３と異なる開口部を形成してもよい。
【０２３５】
また、トランジスタ１００Ａに示すように、トランジスタが、半導体膜を間に挟んで存在する一対のゲート電極を有している場合、一方のゲート電極には信号Ａが、他方のゲート電極には固定電位Ｖｂが与えられてもよい。また、一方のゲート電極には信号Ａが、他方のゲート電極には信号Ｂが与えられてもよい。また、一方のゲート電極には固定電位Ｖａが、他方のゲート電極には固定電位Ｖｂが与えられてもよい。
【０２３６】
信号Ａは、例えば、導通状態または非導通状態を制御するための信号である。信号Ａは、電位Ｖ１、または電位Ｖ２（Ｖ１＞Ｖ２とする）の２種類の電位をとるデジタル信号であってもよい。例えば、電位Ｖ１を高電源電位とし、電位Ｖ２を低電源電位とすることができる。信号Ａは、アナログ信号であってもよい。
【０２３７】
固定電位Ｖｂは、例えば、トランジスタのしきい値電圧ＶｔｈＡを制御するための電位である。固定電位Ｖｂは、電位Ｖ１、または電位Ｖ２であってもよい。この場合、固定電位Ｖｂを生成するための電位発生回路を、別途設ける必要がなく好ましい。固定電位Ｖｂは、電位Ｖ１、または電位Ｖ２と異なる電位であってもよい。固定電位Ｖｂを低くすることで、しきい値電圧ＶｔｈＡを高くできる場合がある。その結果、ゲートーソース間電圧Ｖｇｓが０Ｖのときのドレイン電流を低減し、トランジスタを有する回路のリーク電流を低減できる場合がある。例えば、固定電位Ｖｂを低電源電位よりも低くしてもよい。一方で、固定電位Ｖｂを高くすることで、しきい値電圧ＶｔｈＡを低くできる場合がある。その結果、ゲート−ソース間電圧Ｖｇｓが高電源電位のときのドレイン電流を向上させ、トランジスタを有する回路の動作速度を向上できる場合がある。例えば、固定電位Ｖｂを低電源電位よりも高くしてもよい。
【０２３８】
信号Ｂは、例えば、導通状態または非導通状態を制御するための信号である。信号Ｂは、電位Ｖ３、または電位Ｖ４（Ｖ３＞Ｖ４とする）の２種類の電位をとるデジタル信号であってもよい。例えば、電位Ｖ３を高電源電位とし、電位Ｖ４を低電源電位とすることができる。信号Ｂは、アナログ信号であってもよい。
【０２３９】
信号Ａと信号Ｂが共にデジタル信号である場合、信号Ｂは、信号Ａと同じデジタル値を持つ信号であってもよい。この場合、トランジスタのオン電流を向上し、トランジスタを有する回路の動作速度を向上できる場合がある。このとき、信号Ａにおける電位Ｖ１及び電位Ｖ２は、信号Ｂにおける電位Ｖ３及び電位Ｖ４と、異なっていても良い。例えば、信号Ｂが入力されるゲートに対応するゲート絶縁膜が、信号Ａが入力されるゲートに対応するゲート絶縁膜よりも厚い場合、信号Ｂの電位振幅（Ｖ３−Ｖ４）を、信号Ａの電位振幅（Ｖ１−Ｖ２）より大きくしても良い。そうすることで、トランジスタの導通状態または非導通状態に対して、信号Ａが与える影響と、信号Ｂが与える影響と、を同程度とすることができる場合がある。
【０２４０】
信号Ａと信号Ｂが共にデジタル信号である場合、信号Ｂは、信号Ａと異なるデジタル値を持つ信号であってもよい。この場合、トランジスタの制御を信号Ａと信号Ｂによって別々に行うことができ、より高い機能を実現できる場合がある。例えば、トランジスタがｎチャネル型である場合、信号Ａが電位Ｖ１であり、かつ、信号Ｂが電位Ｖ３である場合のみ導通状態となる場合や、信号Ａが電位Ｖ２であり、かつ、信号Ｂが電位Ｖ４である場合のみ非導通状態となる場合には、一つのトランジスタでＮＡＮＤ回路やＮＯＲ回路等の機能を実現できる場合がある。また、信号Ｂは、しきい値電圧ＶｔｈＡを制御するための信号であってもよい。例えば、信号Ｂは、トランジスタを有する回路が動作している期間と、当該回路が動作していない期間と、で電位が異なる信号であっても良い。信号Ｂは、回路の動作モードに合わせて電位が異なる信号であってもよい。この場合、信号Ｂは信号Ａほど頻繁には電位が切り替わらない場合がある。
【０２４１】
信号Ａと信号Ｂが共にアナログ信号である場合、信号Ｂは、信号Ａと同じ電位のアナログ信号、信号Ａの電位を定数倍したアナログ信号、または、信号Ａの電位を定数だけ加算もしくは減算したアナログ信号等であってもよい。この場合、トランジスタのオン電流が向上し、トランジスタを有する回路の動作速度を向上できる場合がある。信号Ｂは、信号Ａと異なるアナログ信号であってもよい。この場合、トランジスタの制御を信号Ａと信号Ｂによって別々に行うことができ、より高い機能を実現できる場合がある。
【０２４２】
信号Ａがデジタル信号であり、信号Ｂがアナログ信号であってもよい。または信号Ａがアナログ信号であり、信号Ｂがデジタル信号であってもよい。
【０２４３】
トランジスタの両方のゲート電極に固定電位を与える場合、トランジスタを、抵抗素子と同等の素子として機能させることができる場合がある。例えば、トランジスタがｎチャネル型である場合、固定電位Ｖａまたは固定電位Ｖｂを高く（低く）することで、トランジスタの実効抵抗を低く（高く）することができる場合がある。固定電位Ｖａ及び固定電位Ｖｂを共に高く（低く）することで、一つのゲートしか有さないトランジスタによって得られる実効抵抗よりも低い（高い）実効抵抗が得られる場合がある。
【０２４４】
なお、トランジスタ１００Ａのその他の構成は、先に示すトランジスタ１００と同様であり、同様の効果を奏する。
【０２４５】
また、トランジスタ１００Ａ上にさらに、絶縁膜を形成してもよい。その場合の一例を図１７（Ａ）（Ｂ）に示す。図１７（Ａ）（Ｂ）は、トランジスタ１００Ｂの断面図である。トランジスタ１００Ｂの上面図としては、図１６（Ａ）に示すトランジスタ１００Ａと同様であるため、ここでの説明は省略する。
【０２４６】
図１７（Ａ）（Ｂ）に示すトランジスタ１００Ｂは、導電膜１２０ａ、１２０ｂ、絶縁膜１１８上に絶縁膜１２２を有する。それ以外の構成については、トランジスタ１００Ａと同様であり、同様の効果を奏する。
【０２４７】
絶縁膜１２２は、トランジスタ等に起因する凹凸等を平坦化させる機能を有する。絶縁膜１２２としては、絶縁性であればよく、無機材料または有機材料を用いて形成される。該無機材料としては、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜等が挙げられる。該有機材料としては、例えば、アクリル樹脂、またはポリイミド樹脂等の感光性の樹脂材料が挙げられる。
【０２４８】
＜２−３．トランジスタの構成例３＞
次に、図１６（Ａ）（Ｂ）（Ｃ）に示すトランジスタと異なる構成について、図１８乃至図２０を用いて説明する。
【０２４９】
図１８（Ａ）（Ｂ）は、トランジスタ１００Ｃの断面図であり、図１９（Ａ）（Ｂ）は、トランジスタ１００Ｄの断面図であり、図２０（Ａ）（Ｂ）は、トランジスタ１００Ｅの断面図である。なお、トランジスタ１００Ｃ、トランジスタ１００Ｄ、及びトランジスタ１００Ｅの上面図としては、図１６（Ａ）に示すトランジスタ１００Ａと同様であるため、ここでの説明は省略する。
【０２５０】
図１８（Ａ）（Ｂ）に示すトランジスタ１００Ｃは、導電膜１１２の積層構造、導電膜１１２の形状、及び絶縁膜１１０の形状がトランジスタ１００Ａと異なる。
【０２５１】
トランジスタ１００Ｃの導電膜１１２は、絶縁膜１１０上の導電膜１１２＿１と、導電膜１１２＿１上の導電膜１１２＿２と、を有する。例えば、導電膜１１２＿１として、酸化物導電膜を用いることにより、絶縁膜１１０に過剰酸素を添加することができる。上記酸化物導電膜としては、スパッタリング法を用い、酸素ガスを含む雰囲気にて形成することができる。また、上記酸化物導電膜としては、例えば、インジウムと錫とを有する酸化物、タングステンとインジウムとを有する酸化物、タングステンとインジウムと亜鉛とを有する酸化物、チタンとインジウムとを有する酸化物、チタンとインジウムと錫とを有する酸化物、インジウムと亜鉛とを有する酸化物、シリコンとインジウムと錫とを有する酸化物、インジウムとガリウムと亜鉛とを有する酸化物等が挙げられる。
【０２５２】
また、図１８（Ｂ）に示すように、開口部１４３において、導電膜１１２＿２と、導電膜１０６とが接続される。開口部１４３を形成する際に、導電膜１１２＿１となる導電膜を形成した後、開口部１４３を形成することで、図１８（Ｂ）に示す形状とすることができる。導電膜１１２＿１に酸化物導電膜を適用した場合、導電膜１１２＿２と、導電膜１０６とが接続される構成とすることで、導電膜１１２と導電膜１０６との接触抵抗を低くすることができる。
【０２５３】
また、トランジスタ１００Ｃの導電膜１１２及び絶縁膜１１０は、テーパー形状である。より具体的には、導電膜１１２の下端部は、導電膜１１２の上端部よりも外側に形成される。また、絶縁膜１１０の下端部は、絶縁膜１１０の上端部よりも外側に形成される。また、導電膜１１２の下端部は、絶縁膜１１０の上端部と概略同じ位置に形成される。
【０２５４】
トランジスタ１００Ｃの導電膜１１２及び絶縁膜１１０をテーパー形状とすることで、トランジスタ１００Ａの導電膜１１２及び絶縁膜１１０が矩形の場合と比較し、絶縁膜１１６の被覆性を高めることができるため好適である。
【０２５５】
なお、トランジスタ１００Ｃのその他の構成は、先に示すトランジスタ１００Ａと同様であり、同様の効果を奏する。
【０２５６】
図１９（Ａ）（Ｂ）に示すトランジスタ１００Ｄは、導電膜１１２の積層構造、導電膜１１２の形状、及び絶縁膜１１０の形状がトランジスタ１００Ａと異なる。
【０２５７】
トランジスタ１００Ｄの導電膜１１２は、絶縁膜１１０上の導電膜１１２＿１と、導電膜１１２＿１上の導電膜１１２＿２と、を有する。また、導電膜１１２＿１の下端部は、導電膜１１２＿２の上端部よりも外側に形成される。例えば、導電膜１１２＿１と、導電膜１１２＿２と、絶縁膜１１０と、を同じマスクで加工し、導電膜１１２＿２をウエットエッチング法で、導電膜１１２＿１及び絶縁膜１１０をドライエッチング法で、それぞれ加工することで、上記の構造とすることができる。
【０２５８】
また、トランジスタ１００Ｄの構造とすることで、酸化物半導体膜１０８中に、領域１０８ｆが形成される場合がある。領域１０８ｆは、チャネル領域１０８ｉとソース領域１０８ｓとの間、及びチャネル領域１０８ｉとドレイン領域１０８ｄとの間に形成される。
【０２５９】
領域１０８ｆは、高抵抗領域あるいは低抵抗領域のいずれか一方として機能する。高抵抗領域とは、チャネル領域１０８ｉと同等の抵抗を有し、ゲート電極として機能する導電膜１１２が重畳しない領域である。領域１０８ｆが高抵抗領域の場合、領域１０８ｆは、所謂オフセット領域として機能する。領域１０８ｆがオフセット領域として機能する場合においては、トランジスタ１００Ｄのオン電流の低下を抑制するために、チャネル長（Ｌ）方向において、領域１０８ｆを１μｍ以下とすればよい。
【０２６０】
また、低抵抗領域とは、チャネル領域１０８ｉよりも抵抗が低く、且つソース領域１０８ｓ及びドレイン領域１０８ｄよりも抵抗が高い領域である。領域１０８ｆが低抵抗領域の場合、領域１０８ｆは、所謂、ＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）領域として機能する。領域１０８ｆがＬＤＤ領域として機能する場合においては、ドレイン領域の電界緩和が可能となるため、ドレイン領域の電界に起因したトランジスタのしきい値電圧の変動を低減することができる。
【０２６１】
なお、領域１０８ｆをＬＤＤ領域とする場合には、例えば、絶縁膜１１６から領域１０８ｆに窒素、水素、フッ素の１以上を供給する、あるいは、絶縁膜１１０及び導電膜１１２＿１をマスクとして、導電膜１１２＿１の上方から不純物元素を添加することで、当該不純物が導電膜１１２＿１及び絶縁膜１１０を通過して酸化物半導体膜１０８に添加されることでＬＤＤ領域を形成することができる。
【０２６２】
また、図１９（Ｂ）に示すように、開口部１４３において、導電膜１１２＿２と、導電膜１０６とが接続される。
【０２６３】
なお、トランジスタ１００Ｄのその他の構成は、先に示すトランジスタ１００Ａと同様であり、同様の効果を奏する。
【０２６４】
図２０（Ａ）（Ｂ）に示すトランジスタ１００Ｅは、導電膜１１２の積層構造、導電膜１１２の形状、及び絶縁膜１１０の形状がトランジスタ１００Ａと異なる。
【０２６５】
トランジスタ１００Ｅの導電膜１１２は、絶縁膜１１０上の導電膜１１２＿１と、導電膜１１２＿１上の導電膜１１２＿２と、を有する。また、導電膜１１２＿１の下端部は、導電膜１１２＿２の下端部よりも外側に形成される。また、絶縁膜１１０の下端部は、導電膜１１２＿１の下端部よりも外側に形成される。例えば、導電膜１１２＿１と、導電膜１１２＿２と、絶縁膜１１０と、を同じマスクで加工し、導電膜１１２＿２及び導電膜１１２＿１をウエットエッチング法で、絶縁膜１１０をドライエッチング法で、それぞれ加工することで、上記の構造とすることができる。
【０２６６】
また、トランジスタ１００Ｄと同様に、トランジスタ１００Ｅには、酸化物半導体膜１０８中に領域１０８ｆが形成される場合がある。領域１０８ｆは、チャネル領域１０８ｉとソース領域１０８ｓとの間、及びチャネル領域１０８ｉとドレイン領域１０８ｄとの間に形成される。
【０２６７】
また、図２０（Ｂ）に示すように、開口部１４３において、導電膜１１２＿２と、導電膜１０６とが接続される。
【０２６８】
なお、トランジスタ１００Ｅのその他の構成は、先に示すトランジスタ１００Ａと同様であり、同様の効果を奏する。
【０２６９】
＜２−４．トランジスタの構成例４＞
次に、図１６（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００Ａと異なる構成について、図２１乃至図２５を用いて説明する。
【０２７０】
図２１（Ａ）（Ｂ）は、トランジスタ１００Ｆの断面図であり、図２２（Ａ）（Ｂ）は、トランジスタ１００Ｇの断面図であり、図２３（Ａ）（Ｂ）は、トランジスタ１００Ｈの断面図であり、図２４（Ａ）（Ｂ）は、トランジスタ１００Ｊの断面図であり、図２５（Ａ）（Ｂ）は、トランジスタ１００Ｋの断面図である。なお、トランジスタ１００Ｆ、トランジスタ１００Ｇ、トランジスタ１００Ｈ、トランジスタ１００Ｊ、及びトランジスタ１００Ｋの上面図としては、図１６（Ａ）に示すトランジスタ１００Ａと同様であるため、ここでの説明は省略する。
【０２７１】
トランジスタ１００Ｆ、トランジスタ１００Ｇ、トランジスタ１００Ｈ、トランジスタ１００Ｊ、及びトランジスタ１００Ｋは、先に示すトランジスタ１００Ａと酸化物半導体膜１０８の構造が異なる。それ以外の構成については、先に示すトランジスタ１００Ａと同様の構成であり、同様の効果を奏する。
【０２７２】
図２１（Ａ）（Ｂ）に示すトランジスタ１００Ｆが有する酸化物半導体膜１０８は、絶縁膜１０４上の酸化物半導体膜１０８＿１と、酸化物半導体膜１０８＿１上の酸化物半導体膜１０８＿２と、酸化物半導体膜１０８＿２上の酸化物半導体膜１０８＿３と、を有する。また、チャネル領域１０８ｉ、ソース領域１０８ｓ、及びドレイン領域１０８ｄは、それぞれ、酸化物半導体膜１０８＿１、酸化物半導体膜１０８＿２、及び酸化物半導体膜１０８＿３の３層の積層構造である。
【０２７３】
図２２（Ａ）（Ｂ）に示すトランジスタ１００Ｇが有する酸化物半導体膜１０８は、絶縁膜１０４上の酸化物半導体膜１０８＿２と、酸化物半導体膜１０８＿２上の酸化物半導体膜１０８＿３と、を有する。また、チャネル領域１０８ｉ、ソース領域１０８ｓ、及びドレイン領域１０８ｄは、それぞれ、酸化物半導体膜１０８＿２、及び酸化物半導体膜１０８＿３の２層の積層構造である。
【０２７４】
図２３（Ａ）（Ｂ）に示すトランジスタ１００Ｈが有する酸化物半導体膜１０８は、絶縁膜１０４上の酸化物半導体膜１０８＿１と、酸化物半導体膜１０８＿１上の酸化物半導体膜１０８＿２と、を有する。また、チャネル領域１０８ｉ、ソース領域１０８ｓ、及びドレイン領域１０８ｄは、それぞれ、酸化物半導体膜１０８＿１、及び酸化物半導体膜１０８＿２の２層の積層構造である。
【０２７５】
図２４（Ａ）（Ｂ）に示すトランジスタ１００Ｊが有する酸化物半導体膜１０８は、絶縁膜１０４上の酸化物半導体膜１０８＿１と、酸化物半導体膜１０８＿１上の酸化物半導体膜１０８＿２と、酸化物半導体膜１０８＿２上の酸化物半導体膜１０８＿３と、を有する。また、チャネル領域１０８ｉは、酸化物半導体膜１０８＿１、酸化物半導体膜１０８＿２、及び酸化物半導体膜１０８＿３の３層の積層構造であり、ソース領域１０８ｓ、及びドレイン領域１０８ｄは、それぞれ、酸化物半導体膜１０８＿１、及び酸化物半導体膜１０８＿２の２層の積層構造である。なお、トランジスタ１００Ｊのチャネル幅（Ｗ）方向の断面において、酸化物半導体膜１０８＿３が、酸化物半導体膜１０８＿１及び酸化物半導体膜１０８＿２の側面を覆う。
【０２７６】
図２５（Ａ）（Ｂ）に示すトランジスタ１００Ｋが有する酸化物半導体膜１０８は、絶縁膜１０４上の酸化物半導体膜１０８＿２と、酸化物半導体膜１０８＿２上の酸化物半導体膜１０８＿３と、を有する。また、チャネル領域１０８ｉは、酸化物半導体膜１０８＿２、及び酸化物半導体膜１０８＿３の２層の積層構造であり、ソース領域１０８ｓ、及びドレイン領域１０８ｄは、それぞれ、酸化物半導体膜１０８＿２の単層構造である。なお、トランジスタ１００Ｋのチャネル幅（Ｗ）方向の断面において、酸化物半導体膜１０８＿３が、酸化物半導体膜１０８＿２の側面を覆う。
【０２７７】
チャネル領域１０８ｉのチャネル幅（Ｗ）方向の側面またはその近傍においては、加工におけるダメージにより欠陥（例えば、酸素欠損）が形成されやすい、あるいは不純物の付着により汚染されやすい。そのため、チャネル領域１０８ｉが実質的に真性であっても、電界などのストレスが印加されることによって、チャネル領域１０８ｉのチャネル幅（Ｗ）方向の側面またはその近傍が活性化され、低抵抗（ｎ型）領域となりやすい。また、チャネル領域１０８ｉのチャネル幅（Ｗ）方向の側面またはその近傍がｎ型領域の場合、当該ｎ型領域がキャリアのパスとなるため、寄生チャネルが形成される場合がある。
【０２７８】
そこで、トランジスタ１００Ｊ、及びトランジスタ１００Ｋにおいては、チャネル領域１０８ｉを積層構造とし、チャネル領域１０８ｉのチャネル幅（Ｗ）方向の側面を、積層構造の一方の層で覆う構成とする。当該構成とすることで、チャネル領域１０８ｉの側面またはその近傍の欠陥を抑制する、あるいはチャネル領域１０８ｉの側面またはその近傍への不純物の付着を低減することが可能となる。
【０２７９】
＜２−５．バンド構造＞
ここで、絶縁膜１０４、酸化物半導体膜１０８＿１、１０８＿２、１０８＿３、及び絶縁膜１１０のバンド構造、絶縁膜１０４、酸化物半導体膜１０８＿２、１０８＿３、及び絶縁膜１１０のバンド構造、並びに絶縁膜１０４、酸化物半導体膜１０８＿１、１０８＿２及び絶縁膜１１０のバンド構造について、図２６（Ａ）（Ｂ）（Ｃ）を用いて説明する。なお、図２６（Ａ）（Ｂ）（Ｃ）は、チャネル領域１０８ｉにおけるバンド構造である。
【０２８０】
図２６（Ａ）は、絶縁膜１０４、酸化物半導体膜１０８＿１、１０８＿２、１０８＿３、及び絶縁膜１１０を有する積層構造の膜厚方向のバンド構造の一例である。また、図２６（Ｂ）は、絶縁膜１０４、酸化物半導体膜１０８＿２、１０８＿３、及び絶縁膜１１０を有する積層構造の膜厚方向のバンド構造の一例である。また、図２６（Ｃ）は、絶縁膜１０４、酸化物半導体膜１０８＿１、１０８＿２、及び絶縁膜１１０を有する積層構造の膜厚方向のバンド構造の一例である。なお、バンド構造は、理解を容易にするため絶縁膜１０４、酸化物半導体膜１０８＿１、１０８＿２、１０８＿３、及び絶縁膜１１０の伝導帯下端のエネルギー準位（Ｅｃ）を示す。
【０２８１】
また、図２６（Ａ）は、絶縁膜１０４、１１０として酸化シリコン膜を用い、酸化物半導体膜１０８＿１として金属元素の原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：２の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用い、酸化物半導体膜１０８＿２として金属元素の原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用い、酸化物半導体膜１０８＿３として金属元素の原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：２の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用いる構成のバンド図である。
【０２８２】
また、図２６（Ｂ）は、絶縁膜１０４、１１０として酸化シリコン膜を用い、酸化物半導体膜１０８＿２として金属元素の原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用い、酸化物半導体膜１０８＿３として金属元素の原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：２の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用いる構成のバンド図である。
【０２８３】
また、図２６（Ｃ）は、絶縁膜１０４、１１０として酸化シリコン膜を用い、酸化物半導体膜１０８＿１として金属元素の原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：２の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用い、酸化物半導体膜１０８＿２として金属元素の原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用いる構成のバンド図である。
【０２８４】
図２６（Ａ）に示すように、酸化物半導体膜１０８＿１、１０８＿２、１０８＿３において、伝導帯下端のエネルギー準位はなだらかに変化する。また、図２６（Ｂ）に示すように、酸化物半導体膜１０８＿２、１０８＿３において、伝導帯下端のエネルギー準位はなだらかに変化する。また、図２６（Ｃ）に示すように、酸化物半導体膜１０８＿１、１０８＿２において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、連続的に変化または連続接合するともいうことができる。このようなバンド構造を有するためには、酸化物半導体膜１０８＿１と酸化物半導体膜１０８＿２との界面、または酸化物半導体膜１０８＿２と酸化物半導体膜１０８＿３との界面において、トラップ中心や再結合中心のような欠陥準位を形成するような不純物が存在しないとする。
【０２８５】
酸化物半導体膜１０８＿１、１０８＿２、１０８＿３に連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式の成膜装置（スパッタリング装置）を用いて各膜を大気に触れさせることなく連続して積層することが必要となる。
【０２８６】
図２６（Ａ）（Ｂ）（Ｃ）に示す構成とすることで酸化物半導体膜１０８＿２がウェル（井戸）となり、上記積層構造を用いたトランジスタにおいて、チャネル領域が酸化物半導体膜１０８＿２に形成されることがわかる。
【０２８７】
なお、酸化物半導体膜１０８＿１、１０８＿３を設けることにより、酸化物半導体膜１０８＿２に形成されうる欠陥準位を酸化物半導体膜１０８＿２より遠ざけることができる。
【０２８８】
また、欠陥準位がチャネル領域として機能する酸化物半導体膜１０８＿２の伝導帯下端のエネルギー準位（Ｅｃ）より真空準位から遠くなることがあり、欠陥準位に電子が蓄積しやすくなってしまう。欠陥準位に電子が蓄積されることで、マイナスの固定電荷となり、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。したがって、欠陥準位が酸化物半導体膜１０８＿２の伝導帯下端のエネルギー準位（Ｅｃ）より真空準位に近くなるような構成にすると好ましい。このようにすることで、欠陥準位に電子が蓄積しにくくなり、トランジスタのオン電流を増大させることが可能であると共に、電界効果移動度を高めることができる。
【０２８９】
また、酸化物半導体膜１０８＿１、１０８＿３は、酸化物半導体膜１０８＿２よりも伝導帯下端のエネルギー準位が真空準位に近く、代表的には、酸化物半導体膜１０８＿２の伝導帯下端のエネルギー準位と、酸化物半導体膜１０８＿１、１０８＿３の伝導帯下端のエネルギー準位との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下である。すなわち、酸化物半導体膜１０８＿１、１０８＿３の電子親和力よりも、酸化物半導体膜１０８＿２の電子親和力が大きく、酸化物半導体膜１０８＿１、１０８＿３の電子親和力と、酸化物半導体膜１０８＿２の電子親和力との差は、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下である。
【０２９０】
このような構成を有することで、酸化物半導体膜１０８＿２が主な電流経路となる。すなわち、酸化物半導体膜１０８＿２は、チャネル領域としての機能を有し、酸化物半導体膜１０８＿１、１０８＿３は、酸化物絶縁膜としての機能を有する。また、酸化物半導体膜１０８＿１、１０８＿３は、チャネル領域が形成される酸化物半導体膜１０８＿２を構成する金属元素の一種以上から構成される酸化物半導体膜を用いると好ましい。このような構成とすることで、酸化物半導体膜１０８＿１と酸化物半導体膜１０８＿２との界面、または酸化物半導体膜１０８＿２と酸化物半導体膜１０８＿３との界面において、界面散乱が起こりにくい。従って、該界面においてはキャリアの動きが阻害されないため、トランジスタの電界効果移動度が高くなる。
【０２９１】
また、酸化物半導体膜１０８＿１、１０８＿３は、チャネル領域の一部として機能することを防止するため、導電率が十分に低い材料を用いるものとする。そのため、酸化物半導体膜１０８＿１、１０８＿３を、その物性及び／または機能から、それぞれ酸化物絶縁膜とも呼べる。または、酸化物半導体膜１０８＿１、１０８＿３には、電子親和力（真空準位と伝導帯下端のエネルギー準位との差）が酸化物半導体膜１０８＿２よりも小さく、伝導帯下端のエネルギー準位が酸化物半導体膜１０８＿２の伝導帯下端エネルギー準位と差分（バンドオフセット）を有する材料を用いるものとする。また、ドレイン電圧の大きさに依存したしきい値電圧の差が生じることを抑制するためには、酸化物半導体膜１０８＿１、１０８＿３の伝導帯下端のエネルギー準位が、酸化物半導体膜１０８＿２の伝導帯下端のエネルギー準位よりも真空準位に近い材料を用いると好適である。例えば、酸化物半導体膜１０８＿２の伝導帯下端のエネルギー準位と、酸化物半導体膜１０８＿１、１０８＿３の伝導帯下端のエネルギー準位との差が、０．２ｅＶ以上、好ましくは０．５ｅＶ以上とすることが好ましい。
【０２９２】
また、酸化物半導体膜１０８＿１、１０８＿３は、膜中にスピネル型の結晶構造が含まれないことが好ましい。酸化物半導体膜１０８＿１、１０８＿３の膜中にスピネル型の結晶構造を含む場合、該スピネル型の結晶構造と他の領域との界面において、導電膜１２０ａ、１２０ｂの構成元素が酸化物半導体膜１０８＿２へ拡散してしまう場合がある。なお、酸化物半導体膜１０８＿１、１０８＿３が後述するＣＡＡＣ−ＯＳである場合、導電膜１２０ａ、１２０ｂの構成元素、例えば、銅元素のブロッキング性が高くなり好ましい。
【０２９３】
また、本実施の形態においては、酸化物半導体膜１０８＿１、１０８＿３として、金属元素の原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：２の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用いる構成について例示したが、これに限定されない。例えば、酸化物半導体膜１０８＿１、１０８＿３として、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝１：３：６［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝１：４：５［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝１：５：６［原子数比］、またはＩｎ：Ｇａ：Ｚｎ＝１：１０：１［原子数比］の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用いてもよい。あるいは、酸化物半導体膜１０８＿１、１０８＿３として、金属元素の原子数比がＧａ：Ｚｎ＝１０：１の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用いてもよい。この場合、酸化物半導体膜１０８＿２として金属元素の原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用い、酸化物半導体膜１０８＿１、１０８＿３として金属元素の原子数比がＧａ：Ｚｎ＝１０：１の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用いると、酸化物半導体膜１０８＿２の伝導帯下端のエネルギー準位と、酸化物半導体膜１０８＿１、１０８＿３の伝導帯下端のエネルギー準位との差を０．６ｅＶ以上とすることができるため好適である。
【０２９４】
なお、酸化物半導体膜１０８＿１、１０８＿３として、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］の金属酸化物ターゲットを用いる場合、酸化物半導体膜１０８＿１、１０８＿３は、Ｉｎ：Ｇａ：Ｚｎ＝１：β１（０＜β１≦２）：β２（０＜β２≦２）となる場合がある。また、酸化物半導体膜１０８＿１、１０８＿３として、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］の金属酸化物ターゲットを用いる場合、酸化物半導体膜１０８＿１、１０８＿３は、Ｉｎ：Ｇａ：Ｚｎ＝１：β３（１≦β３≦５）：β４（２≦β４≦６）となる場合がある。また、酸化物半導体膜１０８＿１、１０８＿３として、Ｉｎ：Ｇａ：Ｚｎ＝１：３：６［原子数比］の金属酸化物ターゲットを用いる場合、酸化物半導体膜１０８＿１、１０８＿３は、Ｉｎ：Ｇａ：Ｚｎ＝１：β５（１≦β５≦５）：β６（４≦β６≦８）となる場合がある。
【０２９５】
なお、本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
【０２９６】
（実施の形態３）
本実施の形態では、本発明の一態様の半導体装置に用いることのできるトランジスタについて、詳細に説明する。
【０２９７】
なお、本実施の形態では、ボトムゲート型のトランジスタについて、図２７乃至図３３を用いて説明する。
【０２９８】
＜３−１．トランジスタの構成例１＞
図２７（Ａ）は、トランジスタ３００Ａの上面図であり、図２７（Ｂ）は、図２７（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し、図２７（Ｃ）は、図２７（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。なお、図２７（Ａ）において、煩雑になることを避けるため、トランジスタ３００Ａの構成要素の一部（ゲート絶縁膜として機能する絶縁膜等）を省略して図示している。また、一点鎖線Ｘ１−Ｘ２方向をチャネル長方向、一点鎖線Ｙ１−Ｙ２方向をチャネル幅方向と呼称する場合がある。なお、トランジスタの上面図においては、以降の図面においても図２７（Ａ）と同様に、構成要素の一部を省略して図示する場合がある。
【０２９９】
図２７に示すトランジスタ３００Ａは、基板３０２上の導電膜３０４と、基板３０２及び導電膜３０４上の絶縁膜３０６と、絶縁膜３０６上の絶縁膜３０７と、絶縁膜３０７上の酸化物半導体膜３０８と、酸化物半導体膜３０８上の導電膜３１２ａと、酸化物半導体膜３０８上の導電膜３１２ｂと、を有する。また、トランジスタ３００Ａ上、より詳しくは、導電膜３１２ａ、３１２ｂ及び酸化物半導体膜３０８上には絶縁膜３１４、３１６、及び絶縁膜３１８が設けられる。
【０３００】
なお、トランジスタ３００Ａにおいて、絶縁膜３０６、３０７は、トランジスタ３００Ａのゲート絶縁膜としての機能を有し、絶縁膜３１４、３１６、３１８は、トランジスタ３００Ａの保護絶縁膜としての機能を有する。また、トランジスタ３００Ａにおいて、導電膜３０４は、ゲート電極としての機能を有し、導電膜３１２ａは、ソース電極としての機能を有し、導電膜３１２ｂは、ドレイン電極としての機能を有する。
【０３０１】
なお、本明細書等において、絶縁膜３０６、３０７を第１の絶縁膜と、絶縁膜３１４、３１６を第２の絶縁膜と、絶縁膜３１８を第３の絶縁膜と、それぞれ呼称する場合がある。
【０３０２】
図２７に示すトランジスタ３００Ａは、チャネルエッチ型の構造を有する。本発明の一態様の酸化物半導体膜は、チャネルエッチ型のトランジスタに好適に用いることができる。
【０３０３】
＜３−２．トランジスタの構成例２＞
図２８（Ａ）は、トランジスタ３００Ｂの上面図であり、図２８（Ｂ）は、図２８（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し、図２８（Ｃ）は、図２８（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。
【０３０４】
図２８に示すトランジスタ３００Ｂは、基板３０２上の導電膜３０４と、基板３０２及び導電膜３０４上の絶縁膜３０６と、絶縁膜３０６上の絶縁膜３０７と、絶縁膜３０７上の酸化物半導体膜３０８と、酸化物半導体膜３０８上の絶縁膜３１４と、絶縁膜３１４上の絶縁膜３１６と、絶縁膜３１４及び絶縁膜３１６に設けられる開口部３４１ａを介して酸化物半導体膜３０８に電気的に接続される導電膜３１２ａと、絶縁膜３１４及び絶縁膜３１６に設けられる開口部３４１ｂを介して酸化物半導体膜３０８に電気的に接続される導電膜３１２ｂとを有する。また、トランジスタ３００Ｂ上、より詳しくは、導電膜３１２ａ、３１２ｂ、及び絶縁膜３１６上には絶縁膜３１８が設けられる。
【０３０５】
なお、トランジスタ３００Ｂにおいて、絶縁膜３０６、３０７は、トランジスタ３００Ｂのゲート絶縁膜としての機能を有し、絶縁膜３１４、３１６は、酸化物半導体膜３０８の保護絶縁膜としての機能を有し、絶縁膜３１８は、トランジスタ３００Ｂの保護絶縁膜としての機能を有する。また、トランジスタ３００Ｂにおいて、導電膜３０４は、ゲート電極としての機能を有し、導電膜３１２ａは、ソース電極としての機能を有し、導電膜３１２ｂは、ドレイン電極としての機能を有する。
【０３０６】
図２７に示すトランジスタ３００Ａにおいては、チャネルエッチ型の構造であったのに対し、図２８（Ａ）（Ｂ）（Ｃ）に示すトランジスタ３００Ｂは、チャネル保護型の構造である。本発明の一態様の酸化物半導体膜は、チャネル保護型のトランジスタにも好適に用いることができる。
【０３０７】
＜３−３．トランジスタの構成例３＞
図２９（Ａ）は、トランジスタ３００Ｃの上面図であり、図２９（Ｂ）は、図２９（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し、図２９（Ｃ）は、図２９（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。
【０３０８】
図２９に示すトランジスタ３００Ｃは、図２８（Ａ）（Ｂ）（Ｃ）に示すトランジスタ３００Ｂと絶縁膜３１４、３１６の形状が相違する。具体的には、トランジスタ３００Ｃの絶縁膜３１４、３１６は、酸化物半導体膜３０８のチャネル領域上に島状に設けられる。その他の構成は、トランジスタ３００Ｂと同様である。
【０３０９】
＜３−４．トランジスタの構成例４＞
図３０（Ａ）は、トランジスタ３００Ｄの上面図であり、図３０（Ｂ）は、図３０（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し、図３０（Ｃ）は、図３０（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。
【０３１０】
図３０に示すトランジスタ３００Ｄは、基板３０２上の導電膜３０４と、基板３０２及び導電膜３０４上の絶縁膜３０６と、絶縁膜３０６上の絶縁膜３０７と、絶縁膜３０７上の酸化物半導体膜３０８と、酸化物半導体膜３０８上の導電膜３１２ａと、酸化物半導体膜３０８上の導電膜３１２ｂと、酸化物半導体膜３０８、及び導電膜３１２ａ、３１２ｂ上の絶縁膜３１４と、絶縁膜３１４上の絶縁膜３１６と、絶縁膜３１６上の絶縁膜３１８と、絶縁膜３１８上の導電膜３２０ａ、３２０ｂと、を有する。
【０３１１】
なお、トランジスタ３００Ｄにおいて、絶縁膜３０６、３０７は、トランジスタ３００Ｄの第１のゲート絶縁膜としての機能を有し、絶縁膜３１４、３１６、３１８は、トランジスタ３００Ｄの第２のゲート絶縁膜としての機能を有する。また、トランジスタ３００Ｄにおいて、導電膜３０４は、第１のゲート電極としての機能を有し、導電膜３２０ａは、第２のゲート電極としての機能を有し、導電膜３２０ｂは、表示装置に用いる画素電極としての機能を有する。また、導電膜３１２ａは、ソース電極としての機能を有し、導電膜３１２ｂは、ドレイン電極としての機能を有する。
【０３１２】
また、図３０（Ｃ）に示すように導電膜３２０ｂは、絶縁膜３０６、３０７、３１４、３１６、３１８に設けられる開口部３４２ｂ、３４２ｃにおいて、導電膜３０４に接続される。よって、導電膜３２０ｂと導電膜３０４とは、同じ電位が与えられる。
【０３１３】
なお、トランジスタ３００Ｄにおいては、開口部３４２ｂ、３４２ｃを設け、導電膜３２０ｂと導電膜３０４を接続する構成について例示したが、これに限定されない。例えば、開口部３４２ｂまたは開口部３４２ｃのいずれか一方の開口部のみを形成し、導電膜３２０ｂと導電膜３０４を接続する構成、または開口部３４２ｂ及び開口部３４２ｃを設けずに、導電膜３２０ｂと導電膜３０４を接続しない構成としてもよい。なお、導電膜３２０ｂと導電膜３０４とを接続しない構成の場合、導電膜３２０ｂと導電膜３０４には、それぞれ異なる電位を与えることができる。
【０３１４】
また、導電膜３２０ｂは、絶縁膜３１４、３１６、３１８に設けられる開口部３４２ａを介して、導電膜３１２ｂと接続される。
【０３１５】
なお、トランジスタ３００Ｄは、先に説明のＳ−ｃｈａｎｎｅｌ構造を有する。
【０３１６】
＜３−５．トランジスタの構成例５＞
また、図２７（Ａ）（Ｂ）（Ｃ）に示すトランジスタ３００Ａが有する酸化物半導体膜３０８を積層構造としてもよい。その場合の一例を図３１（Ａ）（Ｂ）及び図３２（Ａ）（Ｂ）に示す。
【０３１７】
図３１（Ａ）（Ｂ）は、トランジスタ３００Ｅの断面図であり、図３２（Ａ）（Ｂ）は、トランジスタ３００Ｆの断面図である。なお、トランジスタ３００Ｅ、３００Ｆの上面図としては、図２７（Ａ）に示すトランジスタ３００Ａと同様である。
【０３１８】
図３１（Ａ）（Ｂ）に示すトランジスタ３００Ｅが有する酸化物半導体膜３０８は、酸化物半導体膜３０８＿１と、酸化物半導体膜３０８＿２と、酸化物半導体膜３０８＿３と、を有する。また、図３２（Ａ）（Ｂ）に示すトランジスタ３００Ｆが有する酸化物半導体膜３０８は、酸化物半導体膜３０８＿２と、酸化物半導体膜３０８＿３と、を有する。
【０３１９】
なお、導電膜３０４、絶縁膜３０６、絶縁膜３０７、酸化物半導体膜３０８、酸化物半導体膜３０８＿１、酸化物半導体膜３０８＿２、酸化物半導体膜３０８＿３、導電膜３１２ａ、３１２ｂ、絶縁膜３１４、絶縁膜３１６、絶縁膜３１８、及び導電膜３２０ａ、３２０ｂとしては、それぞれ先に記載の導電膜１０６、絶縁膜１１６、絶縁膜１１４、酸化物半導体膜１０８、酸化物半導体膜１０８＿１、酸化物半導体膜１０８＿２、酸化物半導体膜１０８＿３、導電膜１２０ａ、１２０ｂ、絶縁膜１０４、絶縁膜１１８、絶縁膜１１６、及び導電膜１１２と同様な材料を用いることができる。
【０３２０】
＜３−６．トランジスタの構成例６＞
図３３（Ａ）は、トランジスタ３００Ｇの上面図であり、図３３（Ｂ）は、図３３（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し、図３３（Ｃ）は、図３３（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。
【０３２１】
図３３に示すトランジスタ３００Ｇは、基板３０２上の導電膜３０４と、基板３０２及び導電膜３０４上の絶縁膜３０６と、絶縁膜３０６上の絶縁膜３０７と、絶縁膜３０７上の酸化物半導体膜３０８と、酸化物半導体膜３０８上の導電膜３１２ａと、酸化物半導体膜３０８上の導電膜３１２ｂと、酸化物半導体膜３０８、導電膜３１２ａ、及び導電膜３１２ｂ上の絶縁膜３１４と、絶縁膜３１４上の絶縁膜３１６と、絶縁膜３１６上の導電膜３２０ａと、絶縁膜３１６上の導電膜３２０ｂと、を有する。
【０３２２】
また、絶縁膜３０６及び絶縁膜３０７は、開口部３５１を有し、絶縁膜３０６及び絶縁膜３０７上には、開口部３５１を介して導電膜３０４と電気的に接続される導電膜３１２ｃが形成される。また、絶縁膜３１４及び絶縁膜３１６は、導電膜３１２ｂに達する開口部３５２ａと、導電膜３１２ｃに達する開口部３５２ｂとを有する。
【０３２３】
また、酸化物半導体膜３０８は、導電膜３０４側の酸化物半導体膜３０８＿２と、酸化物半導体膜３０８＿２上の酸化物半導体膜３０８＿３と、を有する。
【０３２４】
また、トランジスタ３００Ｇの上には、絶縁膜３１８が設けられる。絶縁膜３１８は、絶縁膜３１６、導電膜３２０ａ、及び導電膜３２０ｂを覆うように形成される。
【０３２５】
なお、トランジスタ３００Ｇにおいて、絶縁膜３０６、３０７は、トランジスタ３００Ｇの第１のゲート絶縁膜としての機能を有し、絶縁膜３１４、３１６は、トランジスタ３００Ｇの第２のゲート絶縁膜としての機能を有し、絶縁膜３１８は、トランジスタ３００Ｇの保護絶縁膜としての機能を有する。また、トランジスタ３００Ｇにおいて、導電膜３０４は、第１のゲート電極としての機能を有し、導電膜３２０ａは、第２のゲート電極としての機能を有し、導電膜３２０ｂは、表示装置に用いる画素電極としての機能を有する。また、トランジスタ３００Ｇにおいて、導電膜３１２ａは、ソース電極としての機能を有し、導電膜３１２ｂは、ドレイン電極としての機能を有する。また、トランジスタ３００Ｇにおいて、導電膜３１２ｃは接続電極としての機能を有する。
【０３２６】
なお、トランジスタ３００Ｇは、先に説明のＳ−ｃｈａｎｎｅｌ構造を有する。
【０３２７】
また、トランジスタ３００Ａ乃至トランジスタ３００Ｇの構造を、それぞれ自由に組み合わせて用いてもよい。
【０３２８】
なお、本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
【０３２９】
（実施の形態４）
本実施の形態においては、先の実施の形態で例示したトランジスタを有する表示装置の一例について、図３４乃至図３９を用いて以下説明を行う。
【０３３０】
図３４は、表示装置の一例を示す上面図である。図３４に示す表示装置７００は、第１の基板７０１上に設けられた画素部７０２と、第１の基板７０１に設けられたソースドライバ回路部７０４及びゲートドライバ回路部７０６と、画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６を囲むように配置されるシール材７１２と、第１の基板７０１に対向するように設けられる第２の基板７０５と、を有する。なお、第１の基板７０１と第２の基板７０５は、シール材７１２によって封止されている。すなわち、画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６は、第１の基板７０１とシール材７１２と第２の基板７０５によって封止されている。なお、図３４には図示しないが、第１の基板７０１と第２の基板７０５の間には表示素子が設けられる。
【０３３１】
また、表示装置７００は、第１の基板７０１上のシール材７１２によって囲まれている領域とは異なる領域に、画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６と、それぞれ電気的に接続されるＦＰＣ端子部７０８（ＦＰＣ：Ｆｌｅｘｉｂｌｅ  ｐｒｉｎｔｅｄ  ｃｉｒｃｕｉｔ）が設けられる。また、ＦＰＣ端子部７０８には、ＦＰＣ７１６が接続され、ＦＰＣ７１６によって画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６に各種信号等が供給される。また、画素部７０２、ソースドライバ回路部７０４、ゲートドライバ回路部７０６、及びＦＰＣ端子部７０８には、信号線７１０が各々接続されている。ＦＰＣ７１６により供給される各種信号等は、信号線７１０を介して、画素部７０２、ソースドライバ回路部７０４、ゲートドライバ回路部７０６、及びＦＰＣ端子部７０８に与えられる。
【０３３２】
また、表示装置７００にゲートドライバ回路部７０６を複数設けてもよい。また、表示装置７００としては、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６を画素部７０２と同じ第１の基板７０１に形成している例を示しているが、この構成に限定されない。例えば、ゲートドライバ回路部７０６のみを第１の基板７０１に形成しても良い、またはソースドライバ回路部７０４のみを第１の基板７０１に形成しても良い。この場合、ソースドライバ回路またはゲートドライバ回路等が形成された基板（例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を、第１の基板７０１に形成する構成としても良い。なお、別途形成した駆動回路基板の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）方法、ワイヤボンディング方法などを用いることができる。
【０３３３】
また、表示装置７００が有する画素部７０２、ソースドライバ回路部７０４及びゲートドライバ回路部７０６は、複数のトランジスタを有している。
【０３３４】
また、表示装置７００は、様々な素子を有することが出来る。該素子の一例としては、例えば、エレクトロルミネッセンス（ＥＬ）素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子、ＬＥＤなど）、発光トランジスタ素子（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク素子、電気泳動素子、エレクトロウェッティング素子、プラズマディスプレイパネル（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）ディスプレイ（例えば、グレーティングライトバルブ（ＧＬＶ）、デジタルマイクロミラーデバイス（ＤＭＤ）、デジタル・マイクロ・シャッター（ＤＭＳ）素子、インターフェロメトリック・モジュレーション（ＩＭＯＤ）素子など）、圧電セラミックディスプレイなどが挙げられる。
【０３３５】
また、ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ  Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ  Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インク素子又は電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減することができる。
【０３３６】
なお、表示装置７００における表示方式は、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、Ｒの画素とＧの画素とＢの画素とＷ（白）の画素の四画素から構成されてもよい。または、ペンタイル配列のように、ＲＧＢのうちの２色分で一つの色要素を構成し、色要素によって、異なる２色を選択して構成してもよい。またはＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加してもよい。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。
【０３３７】
また、バックライト（有機ＥＬ素子、無機ＥＬ素子、ＬＥＤ、蛍光灯など）に白色発光（Ｗ）を用いて表示装置をフルカラー表示させるために、着色層（カラーフィルタともいう。）を用いてもよい。着色層は、例えば、レッド（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ）、イエロー（Ｙ）などを適宜組み合わせて用いることができる。着色層を用いることで、着色層を用いない場合と比べて色の再現性を高くすることができる。このとき、着色層を有する領域と、着色層を有さない領域と、を配置することによって、着色層を有さない領域における白色光を直接表示に利用しても構わない。一部に着色層を有さない領域を配置することで、明るい表示の際に、着色層による輝度の低下を少なくでき、消費電力を２割から３割程度低減できる場合がある。ただし、有機ＥＬ素子や無機ＥＬ素子などの自発光素子を用いてフルカラー表示する場合、Ｒ、Ｇ、Ｂ、Ｙ、Ｗを、それぞれの発光色を有する素子から発光させても構わない。自発光素子を用いることで、着色層を用いた場合よりも、さらに消費電力を低減できる場合がある。
【０３３８】
また、カラー化方式としては、上述の白色発光からの発光の一部をカラーフィルタを通すことで赤色、緑色、青色に変換する方式（カラーフィルタ方式）の他、赤色、緑色、青色の発光をそれぞれ用いる方式（３色方式）、または青色発光からの発光の一部を赤色や緑色に変換する方式（色変換方式、量子ドット方式）を適用してもよい。
【０３３９】
本実施の形態においては、表示素子として液晶素子及びＥＬ素子を用いる構成について、図３５乃至図３７を用いて説明する。なお、図３５及び図３６は、図３４に示す一点鎖線Ｑ−Ｒにおける断面図であり、表示素子として液晶素子を用いた構成である。また、図３７は、図３４に示す一点鎖線Ｑ−Ｒにおける断面図であり、表示素子としてＥＬ素子を用いた構成である。
【０３４０】
まず、図３５乃至図３７に示す共通部分について最初に説明し、次に異なる部分について以下説明する。
【０３４１】
＜４−１．表示装置の共通部分に関する説明＞
図３５乃至図３７に示す表示装置７００は、引き回し配線部７１１と、画素部７０２と、ソースドライバ回路部７０４と、ＦＰＣ端子部７０８と、を有する。また、引き回し配線部７１１は、信号線７１０を有する。また、画素部７０２は、トランジスタ７５０及び容量素子７９０を有する。また、ソースドライバ回路部７０４は、トランジスタ７５２を有する。
【０３４２】
トランジスタ７５０及びトランジスタ７５２は、先に示すトランジスタ１００Ｂと同様の構成である。なお、トランジスタ７５０及びトランジスタ７５２の構成については、先の実施の形態に示す、その他のトランジスタを用いてもよい。
【０３４３】
本実施の形態で用いるトランジスタは、高純度化し、酸素欠損の形成を抑制した酸化物半導体膜を有する。該トランジスタは、オフ電流を低くすることができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。
【０３４４】
また、本実施の形態で用いるトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。例えば、このような高速駆動が可能なトランジスタを液晶表示装置に用いることで、画素部のスイッチングトランジスタと、駆動回路部に使用するドライバトランジスタを同一基板上に形成することができる。すなわち、別途駆動回路として、シリコンウェハ等により形成された半導体装置を用いる必要がないため、半導体装置の部品点数を削減することができる。また、画素部においても、高速駆動が可能なトランジスタを用いることで、高画質な画像を提供することができる。
【０３４５】
容量素子７９０は、トランジスタ７５０が有する第１のゲート電極として機能する導電膜と同一の導電膜を加工する工程を経て形成される下部電極と、トランジスタ７５０が有するソース電極及びドレイン電極として機能する導電膜と同一の導電膜を加工する工程を経て形成される上部電極と、を有する。また、下部電極と上部電極との間には、トランジスタ７５０が有する第１のゲート絶縁膜として機能する絶縁膜と同一の絶縁膜を形成する工程を経て形成される絶縁膜と、トランジスタ７５０の保護絶縁膜として機能する絶縁膜と同一の絶縁膜を形成する工程を経て形成される絶縁膜とが設けられる。すなわち、容量素子７９０は、一対の電極間に誘電体膜として機能する絶縁膜が挟持された積層型の構造である。
【０３４６】
また、図３５乃至図３７において、トランジスタ７５０、トランジスタ７５２、及び容量素子７９０上に平坦化絶縁膜７７０が設けられている。
【０３４７】
また、図３５乃至図３７においては、画素部７０２が有するトランジスタ７５０と、ソースドライバ回路部７０４が有するトランジスタ７５２と、を同じ構造のトランジスタを用いる構成について例示したが、これに限定されない。例えば、画素部７０２と、ソースドライバ回路部７０４とは、異なるトランジスタを用いてもよい。具体的には、画素部７０２にトップゲート型のトランジスタを用い、ソースドライバ回路部７０４にボトムゲート型のトランジスタを用いる構成、あるいは画素部７０２にボトムゲート型のトランジスタを用い、ソースドライバ回路部７０４にトップゲート型のトランジスタを用いる構成などが挙げられる。なお、上記のソースドライバ回路部７０４を、ゲートドライバ回路部と読み替えてもよい。
【０３４８】
また、信号線７１０は、トランジスタ７５０、７５２のソース電極及びドレイン電極として機能する導電膜と同じ工程を経て形成される。信号線７１０として、例えば、銅元素を含む材料を用いた場合、配線抵抗に起因する信号遅延等が少なく、大画面での表示が可能となる。
【０３４９】
また、ＦＰＣ端子部７０８は、接続電極７６０、異方性導電膜７８０、及びＦＰＣ７１６を有する。なお、接続電極７６０は、トランジスタ７５０、７５２のソース電極及びドレイン電極として機能する導電膜と同じ工程を経て形成される。また、接続電極７６０は、ＦＰＣ７１６が有する端子と異方性導電膜７８０を介して、電気的に接続される。
【０３５０】
また、第１の基板７０１及び第２の基板７０５としては、例えばガラス基板を用いることができる。また、第１の基板７０１及び第２の基板７０５として、可撓性を有する基板を用いてもよい。該可撓性を有する基板としては、例えばプラスチック基板等が挙げられる。
【０３５１】
また、第１の基板７０１と第２の基板７０５の間には、構造体７７８が設けられる。構造体７７８は、絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、第１の基板７０１と第２の基板７０５の間の距離（セルギャップ）を制御するために設けられる。なお、構造体７７８として、球状のスペーサを用いていても良い。
【０３５２】
また、第２の基板７０５側には、ブラックマトリクスとして機能する遮光膜７３８と、カラーフィルタとして機能する着色膜７３６と、遮光膜７３８及び着色膜７３６に接する絶縁膜７３４が設けられる。
【０３５３】
＜４−２．液晶素子を用いる表示装置の構成例＞
図３５に示す表示装置７００は、液晶素子７７５を有する。液晶素子７７５は、導電膜７７２、導電膜７７４、及び液晶層７７６を有する。導電膜７７４は、第２の基板７０５側に設けられ、対向電極としての機能を有する。図３５に示す表示装置７００は、導電膜７７２と導電膜７７４との間に印加される電圧によって、液晶層７７６の配向状態が変わることによって光の透過、非透過が制御され画像を表示することができる。
【０３５４】
また、導電膜７７２は、トランジスタ７５０が有するソース電極またはドレイン電極として機能する導電膜と電気的に接続される。導電膜７７２は、平坦化絶縁膜７７０上に形成され画素電極、すなわち表示素子の一方の電極として機能する。
【０３５５】
導電膜７７２としては、可視光において透光性のある導電膜、または可視光において反射性のある導電膜を用いることができる。可視光において透光性のある導電膜としては、例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）の中から選ばれた一種を含む材料を用いるとよい。可視光において反射性のある導電膜としては、例えば、アルミニウム、または銀を含む材料を用いるとよい。
【０３５６】
導電膜７７２に可視光において反射性のある導電膜を用いる場合、表示装置７００は、反射型の液晶表示装置となる。また、導電膜７７２に可視光において透光性のある導電膜を用いる場合、表示装置７００は、透過型の液晶表示装置となる。
【０３５７】
また、導電膜７７２上の構成を変えることで、液晶素子の駆動方式を変えることができる。この場合の一例を図３６に示す。また、図３６に示す表示装置７００は、液晶素子の駆動方式として横電界方式（例えば、ＦＦＳモード）を用いる構成の一例である。図３６に示す構成の場合、導電膜７７２上に絶縁膜７７３が設けられ、絶縁膜７７３上に導電膜７７４が設けられる。この場合、導電膜７７４は、共通電極（コモン電極ともいう）としての機能を有し、絶縁膜７７３を介して、導電膜７７２と導電膜７７４との間に生じる電界によって、液晶層７７６の配向状態を制御することができる。
【０３５８】
また、図３５及び図３６において図示しないが、導電膜７７２または導電膜７７４のいずれか一方または双方の、液晶層７７６と接する側に、それぞれ配向膜を設ける構成としてもよい。また、図３５及び図３６において図示しないが、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などは適宜設けてもよい。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
【０３５９】
表示素子として液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
【０３６０】
また、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために数重量％以上のカイラル剤を混合させた液晶組成物を液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方性であるため配向処理が不要である。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。また、ブルー相を示す液晶材料は、視野角依存性が小さい。
【０３６１】
また、表示素子として液晶素子を用いる場合、ＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ  Ｓｙｍｍｅｔｒｉｃ  ａｌｉｇｎｅｄ  Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ  Ｃｏｍｐｅｎｓａｔｅｄ  Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モードなどを用いることができる。
【０３６２】
また、表示装置７００は、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが、例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶモードなどを用いることができる。
【０３６３】
＜４−３．発光素子を用いる表示装置＞
図３７に示す表示装置７００は、発光素子７８２を有する。発光素子７８２は、導電膜７７２、ＥＬ層７８６、及び導電膜７８８を有する。図３７に示す表示装置７００は、発光素子７８２が有するＥＬ層７８６が発光することによって、画像を表示することができる。なお、ＥＬ層７８６は、有機化合物、または量子ドットなどの無機化合物を有する。
【０３６４】
有機化合物に用いることのできる材料としては、蛍光性材料または燐光性材料などが挙げられる。また、量子ドットに用いることのできる材料としては、コロイド状量子ドット材料、合金型量子ドット材料、コア・シェル型量子ドット材料、コア型量子ドット材料、などが挙げられる。また、１２族と１６族、１３族と１５族、または１４族と１６族の元素グループを含む材料を用いてもよい。または、カドミウム（Ｃｄ）、セレン（Ｓｅ）、亜鉛（Ｚｎ）、硫黄（Ｓ）、リン（Ｐ）、インジウム（Ｉｎ）、テルル（Ｔｅ）、鉛（Ｐｂ）、ガリウム（Ｇａ）、ヒ素（Ａｓ）、アルミニウム（Ａｌ）、等の元素を有する量子ドット材料を用いてもよい。
【０３６５】
また、図３７に示す表示装置７００には、平坦化絶縁膜７７０及び導電膜７７２上に絶縁膜７３０が設けられる。絶縁膜７３０は、導電膜７７２の一部を覆う。なお、発光素子７８２はトップエミッション構造である。したがって、導電膜７８８は透光性を有し、ＥＬ層７８６が発する光を透過する。なお、本実施の形態においては、トップエミッション構造について、例示するが、これに限定されない。例えば、導電膜７７２側に光を射出するボトムエミッション構造や、導電膜７７２及び導電膜７８８の双方に光を射出するデュアルエミッション構造も適用することができる。
【０３６６】
また、発光素子７８２と重なる位置に、着色膜７３６が設けられ、絶縁膜７３０と重なる位置、引き回し配線部７１１、及びソースドライバ回路部７０４に遮光膜７３８が設けられている。また、着色膜７３６及び遮光膜７３８は、絶縁膜７３４で覆われている。また、発光素子７８２と絶縁膜７３４の間は封止膜７３２で充填されている。なお、図３７に示す表示装置７００においては、着色膜７３６を設ける構成について例示したが、これに限定されない。例えば、ＥＬ層７８６を塗り分けにより形成する場合においては、着色膜７３６を設けない構成としてもよい。
【０３６７】
＜４−４．表示装置に入出力装置を設ける構成例＞
また、図３６及び図３７に示す表示装置７００に入出力装置を設けてもよい。当該入出力装置としては、例えば、タッチパネル等が挙げられる。
【０３６８】
図３６に示す表示装置７００にタッチパネル７９１を設ける構成を図３８に、図３７に示す表示装置７００にタッチパネル７９１を設ける構成を図３９に、それぞれ示す。
【０３６９】
図３８は図３６に示す表示装置７００にタッチパネル７９１を設ける構成の断面図であり、図３９は図３７に示す表示装置７００にタッチパネル７９１を設ける構成の断面図である。
【０３７０】
まず、図３８及び図３９に示すタッチパネル７９１について、以下説明を行う。
【０３７１】
図３８及び図３９に示すタッチパネル７９１は、第２の基板７０５と着色膜７３６との間に設けられる、所謂インセル型のタッチパネルである。タッチパネル７９１は、遮光膜７３８、及び着色膜７３６を形成する前に、第２の基板７０５側に形成すればよい。
【０３７２】
なお、タッチパネル７９１は、遮光膜７３８と、絶縁膜７９２と、電極７９３と、電極７９４と、絶縁膜７９５と、電極７９６と、絶縁膜７９７と、を有する。例えば、指やスタイラスなどの被検知体が近接することで、電極７９３と、電極７９４との相互容量の変化を検知することができる。
【０３７３】
また、図３８及び図３９に示すトランジスタ７５０の上方においては、電極７９３と、電極７９４との交差部を明示している。電極７９６は、絶縁膜７９５に設けられた開口部を介して、電極７９４を挟む２つの電極７９３と電気的に接続されている。なお、図３８及び図３９においては、電極７９６が設けられる領域を画素部７０２に設ける構成を例示したが、これに限定されず、例えば、ソースドライバ回路部７０４に形成してもよい。
【０３７４】
電極７９３及び電極７９４は、遮光膜７３８と重なる領域に設けられる。また、図３８に示すように、電極７９３は、液晶素子７７５と重ならないように設けられると好ましい。また、図３９に示すように、電極７９３は、発光素子７８２と重ならないように設けられると好ましい。別言すると、電極７９３は、発光素子７８２及び液晶素子７７５と重なる領域に開口部を有する。すなわち、電極７９３はメッシュ形状を有する。このような構成とすることで、電極７９３は、発光素子７８２が射出する光を遮らない構成とすることができる。または、電極７９３は、液晶素子７７５を透過する光を遮らない構成とすることができる。したがって、タッチパネル７９１を配置することによる輝度の低下が極めて少ないため、視認性が高く、且つ消費電力が低減された表示装置を実現できる。なお、電極７９４も同様の構成とすればよい。
【０３７５】
また、電極７９３及び電極７９４が発光素子７８２と重ならないため、電極７９３及び電極７９４には、可視光の透過率が低い金属材料を用いることができる。または、電極７９３及び電極７９４が液晶素子７７５と重ならないため、電極７９３及び電極７９４には、可視光の透過率が低い金属材料を用いることができる。
【０３７６】
そのため、可視光の透過率が高い酸化物材料を用いた電極と比較して、電極７９３及び電極７９４の抵抗を低くすることが可能となり、タッチパネルのセンサ感度を向上させることができる。
【０３７７】
例えば、電極７９３、７９４、７９６には、導電性のナノワイヤを用いてもよい。当該ナノワイヤは、直径の平均値が１ｎｍ以上１００ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以下、より好ましくは５ｎｍ以上２５ｎｍ以下の大きさとすればよい。また、上記ナノワイヤとしては、Ａｇナノワイヤ、Ｃｕナノワイヤ、またはＡｌナノワイヤ等の金属ナノワイヤ、あるいは、カーボンナノチューブなどを用いればよい。例えば、電極７９３、７９４、７９６のいずれか一つあるいは全部にＡｇナノワイヤを用いる場合、可視光における光透過率を８９％以上、シート抵抗値を４０Ω／□以上１００Ω／□以下とすることができる。
【０３７８】
また、図３８及び図３９においては、インセル型のタッチパネルの構成について例示したが、これに限定されない。例えば、表示装置７００上に形成する、所謂オンセル型のタッチパネルや、表示装置７００に貼り合わせて用いる、所謂アウトセル型のタッチパネルとしてもよい。
【０３７９】
このように、本発明の一態様の表示装置は、様々な形態のタッチパネルと組み合わせて用いることができる。
【０３８０】
なお、本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
【０３８１】
（実施の形態５）
本実施の形態では、本発明の一態様の半導体装置を有する表示装置について、図４０を用いて説明を行う。
【０３８２】
＜５．表示装置の回路構成＞
図４０（Ａ）に示す表示装置は、表示素子の画素を有する領域（以下、画素部５０２という）と、画素部５０２の外側に配置され、画素を駆動するための回路を有する回路部（以下、駆動回路部５０４という）と、素子の保護機能を有する回路（以下、保護回路５０６という）と、端子部５０７と、を有する。なお、保護回路５０６は、設けない構成としてもよい。
【０３８３】
駆動回路部５０４の一部、または全部は、画素部５０２と同一基板上に形成されていることが望ましい。これにより、部品数や端子数を減らすことが出来る。駆動回路部５０４の一部、または全部が、画素部５０２と同一基板上に形成されていない場合には、駆動回路部５０４の一部、または全部は、ＣＯＧやＴＡＢ（Ｔａｐｅ  Ａｕｔｏｍａｔｅｄ  Ｂｏｎｄｉｎｇ）によって、実装することができる。
【０３８４】
画素部５０２は、Ｘ行（Ｘは２以上の自然数）Ｙ列（Ｙは２以上の自然数）に配置された複数の表示素子を駆動するための回路（以下、画素回路５０１という）を有し、駆動回路部５０４は、画素を選択する信号（走査信号）を出力する回路（以下、ゲートドライバ５０４ａという）、画素の表示素子を駆動するための信号（データ信号）を供給するための回路（以下、ソースドライバ５０４ｂ）などの駆動回路を有する。
【０３８５】
ゲートドライバ５０４ａは、シフトレジスタ等を有する。ゲートドライバ５０４ａは、端子部５０７を介して、シフトレジスタを駆動するための信号が入力され、信号を出力する。例えば、ゲートドライバ５０４ａは、スタートパルス信号、クロック信号等が入力され、パルス信号を出力する。ゲートドライバ５０４ａは、走査信号が与えられる配線（以下、走査線ＧＬ＿１乃至ＧＬ＿Ｘという）の電位を制御する機能を有する。なお、ゲートドライバ５０４ａを複数設け、複数のゲートドライバ５０４ａにより、走査線ＧＬ＿１乃至ＧＬ＿Ｘを分割して制御してもよい。または、ゲートドライバ５０４ａは、初期化信号を供給することができる機能を有する。ただし、これに限定されず、ゲートドライバ５０４ａは、別の信号を供給することも可能である。
【０３８６】
ソースドライバ５０４ｂは、シフトレジスタ等を有する。ソースドライバ５０４ｂは、端子部５０７を介して、シフトレジスタを駆動するための信号の他、データ信号の元となる信号（画像信号）が入力される。ソースドライバ５０４ｂは、画像信号を元に画素回路５０１に書き込むデータ信号を生成する機能を有する。また、ソースドライバ５０４ｂは、スタートパルス、クロック信号等が入力されて得られるパルス信号に従って、データ信号の出力を制御する機能を有する。また、ソースドライバ５０４ｂは、データ信号が与えられる配線（以下、データ線ＤＬ＿１乃至ＤＬ＿Ｙという）の電位を制御する機能を有する。または、ソースドライバ５０４ｂは、初期化信号を供給することができる機能を有する。ただし、これに限定されず、ソースドライバ５０４ｂは、別の信号を供給することも可能である。
【０３８７】
ソースドライバ５０４ｂは、例えば複数のアナログスイッチなどを用いて構成される。ソースドライバ５０４ｂは、複数のアナログスイッチを順次オン状態にすることにより、画像信号を時分割した信号をデータ信号として出力できる。また、シフトレジスタなどを用いてソースドライバ５０４ｂを構成してもよい。
【０３８８】
複数の画素回路５０１のそれぞれは、走査信号が与えられる複数の走査線ＧＬの一つを介してパルス信号が入力され、データ信号が与えられる複数のデータ線ＤＬの一つを介してデータ信号が入力される。また、複数の画素回路５０１のそれぞれは、ゲートドライバ５０４ａによりデータ信号のデータの書き込み及び保持が制御される。例えば、ｍ行ｎ列目の画素回路５０１は、走査線ＧＬ＿ｍ（ｍはＸ以下の自然数）を介してゲートドライバ５０４ａからパルス信号が入力され、走査線ＧＬ＿ｍの電位に応じてデータ線ＤＬ＿ｎ（ｎはＹ以下の自然数）を介してソースドライバ５０４ｂからデータ信号が入力される。
【０３８９】
図４０（Ａ）に示す保護回路５０６は、例えば、ゲートドライバ５０４ａと画素回路５０１の間の配線である走査線ＧＬに接続される。または、保護回路５０６は、ソースドライバ５０４ｂと画素回路５０１の間の配線であるデータ線ＤＬに接続される。または、保護回路５０６は、ゲートドライバ５０４ａと端子部５０７との間の配線に接続することができる。または、保護回路５０６は、ソースドライバ５０４ｂと端子部５０７との間の配線に接続することができる。なお、端子部５０７は、外部の回路から表示装置に電源及び制御信号、及び画像信号を入力するための端子が設けられた部分をいう。
【０３９０】
保護回路５０６は、自身が接続する配線に一定の範囲外の電位が与えられたときに、該配線と別の配線とを導通状態にする回路である。
【０３９１】
図４０（Ａ）に示すように、画素部５０２と駆動回路部５０４にそれぞれ保護回路５０６を設けることにより、ＥＳＤ（Ｅｌｅｃｔｒｏ  Ｓｔａｔｉｃ  Ｄｉｓｃｈａｒｇｅ：静電気放電）などにより発生する過電流に対する表示装置の耐性を高めることができる。ただし、保護回路５０６の構成はこれに限定されず、例えば、ゲートドライバ５０４ａに保護回路５０６を接続した構成、またはソースドライバ５０４ｂに保護回路５０６を接続した構成とすることもできる。あるいは、端子部５０７に保護回路５０６を接続した構成とすることもできる。
【０３９２】
また、図４０（Ａ）においては、ゲートドライバ５０４ａとソースドライバ５０４ｂによって駆動回路部５０４を形成している例を示しているが、この構成に限定されない。例えば、ゲートドライバ５０４ａのみを形成し、別途用意されたソースドライバ回路が形成された基板（例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を実装する構成としても良い。
【０３９３】
また、図４０（Ａ）に示す複数の画素回路５０１は、例えば、図４０（Ｂ）に示す構成とすることができる。
【０３９４】
図４０（Ｂ）に示す画素回路５０１は、液晶素子５７０と、トランジスタ５５０と、容量素子５６０と、を有する。トランジスタ５５０に先の実施の形態に示すトランジスタを適用することができる。
【０３９５】
液晶素子５７０の一対の電極の一方の電位は、画素回路５０１の仕様に応じて適宜設定される。液晶素子５７０は、書き込まれるデータにより配向状態が設定される。なお、複数の画素回路５０１のそれぞれが有する液晶素子５７０の一対の電極の一方に共通の電位（コモン電位）を与えてもよい。また、各行の画素回路５０１の液晶素子５７０の一対の電極の一方に異なる電位を与えてもよい。
【０３９６】
例えば、液晶素子５７０を備える表示装置の駆動方法としては、ＴＮモード、ＳＴＮモード、ＶＡモード、ＡＳＭ（Ａｘｉａｌｌｙ  Ｓｙｍｍｅｔｒｉｃ  ａｌｉｇｎｅｄ  Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ  Ｃｏｍｐｅｎｓａｔｅｄ  Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ＭＶＡモード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳモード、ＦＦＳモード、又はＴＢＡ（Ｔｒａｎｓｖｅｒｓｅ  Ｂｅｎｄ  Ａｌｉｇｎｍｅｎｔ）モードなどを用いてもよい。また、表示装置の駆動方法としては、上述した駆動方法の他、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｃｏｎｔｒｏｌｌｅｄ  Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＰＤＬＣ（Ｐｏｌｙｍｅｒ  Ｄｉｓｐｅｒｓｅｄ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ＰＮＬＣ（Ｐｏｌｙｍｅｒ  Ｎｅｔｗｏｒｋ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ゲストホストモードなどがある。ただし、これに限定されず、液晶素子及びその駆動方式として様々なものを用いることができる。
【０３９７】
ｍ行ｎ列目の画素回路５０１において、トランジスタ５５０のソース電極またはドレイン電極の一方は、データ線ＤＬ＿ｎに電気的に接続され、他方は液晶素子５７０の一対の電極の他方に電気的に接続される。また、トランジスタ５５０のゲート電極は、走査線ＧＬ＿ｍに電気的に接続される。トランジスタ５５０は、オン状態またはオフ状態になることにより、データ信号のデータの書き込みを制御する機能を有する。
【０３９８】
容量素子５６０の一対の電極の一方は、電位が供給される配線（以下、電位供給線ＶＬ）に電気的に接続され、他方は、液晶素子５７０の一対の電極の他方に電気的に接続される。なお、電位供給線ＶＬの電位の値は、画素回路５０１の仕様に応じて適宜設定される。容量素子５６０は、書き込まれたデータを保持する保持容量としての機能を有する。
【０３９９】
例えば、図４０（Ｂ）の画素回路５０１を有する表示装置では、例えば、図４０（Ａ）に示すゲートドライバ５０４ａにより各行の画素回路５０１を順次選択し、トランジスタ５５０をオン状態にしてデータ信号のデータを書き込む。
【０４００】
データが書き込まれた画素回路５０１は、トランジスタ５５０がオフ状態になることで保持状態になる。これを行毎に順次行うことにより、画像を表示できる。
【０４０１】
また、図４０（Ａ）に示す複数の画素回路５０１は、例えば、図４０（Ｃ）に示す構成とすることができる。
【０４０２】
また、図４０（Ｃ）に示す画素回路５０１は、トランジスタ５５２、５５４と、容量素子５６２と、発光素子５７２と、を有する。トランジスタ５５２及びトランジスタ５５４のいずれか一方または双方に先の実施の形態に示すトランジスタを適用することができる。
【０４０３】
トランジスタ５５２のソース電極及びドレイン電極の一方は、データ信号が与えられる配線（以下、データ線ＤＬ＿ｎという）に電気的に接続される。さらに、トランジスタ５５２のゲート電極は、ゲート信号が与えられる配線（以下、走査線ＧＬ＿ｍという）に電気的に接続される。
【０４０４】
トランジスタ５５２は、オン状態またはオフ状態になることにより、データ信号のデータの書き込みを制御する機能を有する。
【０４０５】
容量素子５６２の一対の電極の一方は、電位が与えられる配線（以下、電位供給線ＶＬ＿ａという）に電気的に接続され、他方は、トランジスタ５５２のソース電極及びドレイン電極の他方に電気的に接続される。
【０４０６】
容量素子５６２は、書き込まれたデータを保持する保持容量としての機能を有する。
【０４０７】
トランジスタ５５４のソース電極及びドレイン電極の一方は、電位供給線ＶＬ＿ａに電気的に接続される。さらに、トランジスタ５５４のゲート電極は、トランジスタ５５２のソース電極及びドレイン電極の他方に電気的に接続される。
【０４０８】
発光素子５７２のアノード及びカソードの一方は、電位供給線ＶＬ＿ｂに電気的に接続され、他方は、トランジスタ５５４のソース電極及びドレイン電極の他方に電気的に接続される。
【０４０９】
発光素子５７２としては、例えば有機エレクトロルミネセンス素子（有機ＥＬ素子ともいう）などを用いることができる。ただし、発光素子５７２としては、これに限定されず、無機材料からなる無機ＥＬ素子を用いても良い。
【０４１０】
なお、電位供給線ＶＬ＿ａ及び電位供給線ＶＬ＿ｂの一方には、高電源電位ＶＤＤが与えられ、他方には、低電源電位ＶＳＳが与えられる。
【０４１１】
図４０（Ｃ）の画素回路５０１を有する表示装置では、例えば、図４０（Ａ）に示すゲートドライバ５０４ａにより各行の画素回路５０１を順次選択し、トランジスタ５５２をオン状態にしてデータ信号のデータを書き込む。
【０４１２】
データが書き込まれた画素回路５０１は、トランジスタ５５２がオフ状態になることで保持状態になる。さらに、書き込まれたデータ信号の電位に応じてトランジスタ５５４のソース電極とドレイン電極の間に流れる電流量が制御され、発光素子５７２は、流れる電流量に応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示できる。
【０４１３】
なお、本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
【０４１４】
（実施の形態６）
本実施の形態では、上述の実施の形態で説明したトランジスタを適用可能な回路構成の一例について、図４１乃至図４４を用いて説明する。
【０４１５】
なお、本実施の形態においては、先の実施の形態で説明した酸化物半導体を有するトランジスタを、ＯＳトランジスタと呼称して以下説明を行う。
【０４１６】
＜６．インバータ回路の構成例＞
図４１（Ａ）には、駆動回路が有するシフトレジスタやバッファ等に適用することができるインバータの回路図を示す。インバータ８００は、入力端子ＩＮに与える信号の論理を反転した信号を出力端子ＯＵＴに出力する。インバータ８００は、複数のＯＳトランジスタを有する。信号ＳＢＧは、ＯＳトランジスタの電気特性を切り替えることができる信号である。
【０４１７】
図４１（Ｂ）は、インバータ８００の一例である。インバータ８００は、ＯＳトランジスタ８１０、およびＯＳトランジスタ８２０を有する。インバータ８００は、ｎチャネル型トランジスタのみで作製することができるため、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）でインバータ（ＣＭＯＳインバータ）を作製する場合と比較して、低コストで作製することが可能である。
【０４１８】
なお、ＯＳトランジスタを有するインバータ８００は、Ｓｉトランジスタで構成されるＣＭＯＳ上に配置することもできる。インバータ８００は、ＣＭＯＳの回路に重ねて配置できるため、インバータ８００を追加する分の回路面積の増加を抑えることができる。
【０４１９】
ＯＳトランジスタ８１０、８２０は、フロントゲートとして機能する第１ゲートと、バックゲートとして機能する第２ゲートと、ソースまたはドレインの一方として機能する第１端子と、ソースまたはドレインの他方として機能する第２端子とを有する。
【０４２０】
ＯＳトランジスタ８１０の第１ゲートは、第２端子に接続される。ＯＳトランジスタ８１０の第２ゲートは、信号ＳＢＧを供給する配線に接続される。ＯＳトランジスタ８１０の第１端子は、電圧ＶＤＤを与える配線に接続される。ＯＳトランジスタ８１０の第２端子は、出力端子ＯＵＴに接続される。
【０４２１】
ＯＳトランジスタ８２０の第１ゲートは、入力端子ＩＮに接続される。ＯＳトランジスタ８２０の第２ゲートは、入力端子ＩＮに接続される。ＯＳトランジスタ８２０の第１端子は、出力端子ＯＵＴに接続される。ＯＳトランジスタ８２０の第２端子は、電圧ＶＳＳを与える配線に接続される。
【０４２２】
図４１（Ｃ）は、インバータ８００の動作を説明するためのタイミングチャートである。図４１（Ｃ）のタイミングチャートでは、入力端子ＩＮの信号波形、出力端子ＯＵＴの信号波形、信号ＳＢＧの信号波形、およびＯＳトランジスタ８１０のしきい値電圧の変化について示している。
【０４２３】
信号ＳＢＧをＯＳトランジスタ８１０の第２ゲートに与えることで、ＯＳトランジスタ８１０のしきい値電圧を制御することができる。
【０４２４】
信号ＳＢＧは、しきい値電圧をマイナスシフトさせるための電圧ＶＢＧ＿Ａ、しきい値電圧をプラスシフトさせるための電圧ＶＢＧ＿Ｂを有する。第２ゲートに電圧ＶＢＧ＿Ａを与えることで、ＯＳトランジスタ８１０はしきい値電圧ＶＴＨ＿Ａにマイナスシフトさせることができる。また、第２ゲートに電圧ＶＢＧ＿Ｂを与えることで、ＯＳトランジスタ８１０は、しきい値電圧ＶＴＨ＿Ｂにプラスシフトさせることができる。
【０４２５】
前述の説明を可視化するために、図４２（Ａ）には、トランジスタの電気特性の一つである、Ｉｄ−Ｖｇカーブを示す。
【０４２６】
上述したＯＳトランジスタ８１０の電気特性は、第２ゲートの電圧を電圧ＶＢＧ＿Ａのように大きくすることで、図４２（Ａ）中の破線８４０で表される曲線にシフトさせることができる。また、上述したＯＳトランジスタ８１０の電気特性は、第２ゲートの電圧を電圧ＶＢＧ＿Ｂのように小さくすることで、図４２（Ａ）中の実線８４１で表される曲線にシフトさせることができる。図４２（Ａ）に示すように、ＯＳトランジスタ８１０は、信号ＳＢＧを電圧ＶＢＧ＿Ａあるいは電圧ＶＢＧ＿Ｂというように切り替えることで、しきい値電圧をプラスシフトあるいはマイナスシフトさせることができる。
【０４２７】
しきい値電圧をしきい値電圧ＶＴＨ＿Ｂにプラスシフトさせることで、ＯＳトランジスタ８１０は電流が流れにくい状態とすることができる。図４２（Ｂ）には、この状態を可視化して示す。
【０４２８】
図４２（Ｂ）に図示するように、ＯＳトランジスタ８１０に流れる電流ＩＢを極めて小さくすることができる。そのため、入力端子ＩＮに与える信号がハイレベルでＯＳトランジスタ８２０はオン状態（ＯＮ）のとき、出力端子ＯＵＴの電圧を急峻に下降させることができる。
【０４２９】
図４２（Ｂ）に図示したように、ＯＳトランジスタ８１０は電流が流れにくい状態とすることができるため、図４１（Ｃ）に示すタイミングチャートにおける出力端子の信号波形８３１を急峻に変化させることができる。電圧ＶＤＤを与える配線と、電圧ＶＳＳを与える配線との間に流れる貫通電流を少なくすることができるため、低消費電力での動作を行うことができる。
【０４３０】
また、しきい値電圧をしきい値電圧ＶＴＨ＿Ａにマイナスシフトさせることで、ＯＳトランジスタ８１０は電流が流れやすい状態とすることができる。図４２（Ｃ）には、この状態を可視化して示す。図４２（Ｃ）に図示するように、このとき流れる電流ＩＡを少なくとも電流ＩＢよりも大きくすることができる。そのため、入力端子ＩＮに与える信号がローレベルでＯＳトランジスタ８２０はオフ状態（ＯＦＦ）のとき、出力端子ＯＵＴの電圧を急峻に上昇させることができる。図４２（Ｃ）に図示したように、ＯＳトランジスタ８１０は電流が流れやすい状態とすることができるため、図４１（Ｃ）に示すタイミングチャートにおける出力端子の信号波形８３２を急峻に変化させることができる。
【０４３１】
なお、信号ＳＢＧによるＯＳトランジスタ８１０のしきい値電圧の制御は、ＯＳトランジスタ８２０の状態が切り替わる以前、すなわち時刻Ｔ１やＴ２よりも前に行うことが好ましい。例えば、図４１（Ｃ）に図示するように、入力端子ＩＮに与える信号がハイレベルに切り替わる時刻Ｔ１よりも前に、しきい値電圧ＶＴＨ＿Ａから、しきい値電圧ＶＴＨ＿ＢにＯＳトランジスタ８１０のしきい値電圧を切り替えることが好ましい。また、図４１（Ｃ）に図示するように、入力端子ＩＮに与える信号がローレベルに切り替わる時刻Ｔ２よりも前に、しきい値電圧ＶＴＨ＿Ｂからしきい値電圧ＶＴＨ＿ＡにＯＳトランジスタ８１０のしきい値電圧を切り替えることが好ましい。
【０４３２】
なお、図４１（Ｃ）のタイミングチャートでは、入力端子ＩＮに与える信号に応じて信号ＳＢＧを切り替える構成を示したが、別の構成としてもよい。例えば、しきい値電圧を制御するための電圧は、フローティング状態としたＯＳトランジスタ８１０の第２ゲートに保持させる構成としてもよい。当該構成を実現可能な回路構成の一例について、図４３（Ａ）に示す。
【０４３３】
図４３（Ａ）では、図４１（Ｂ）で示した回路構成に加えて、ＯＳトランジスタ８５０を有する。ＯＳトランジスタ８５０の第１端子は、ＯＳトランジスタ８１０の第２ゲートに接続される。またＯＳトランジスタ８５０の第２端子は、電圧ＶＢＧ＿Ｂ（あるいは電圧ＶＢＧ＿Ａ）を与える配線に接続される。ＯＳトランジスタ８５０の第１ゲートは、信号ＳＦを与える配線に接続される。ＯＳトランジスタ８５０の第２ゲートは、電圧ＶＢＧ＿Ｂ（あるいは電圧ＶＢＧ＿Ａ）を与える配線に接続される。
【０４３４】
図４３（Ａ）の動作について、図４３（Ｂ）のタイミングチャートを用いて説明する。
【０４３５】
ＯＳトランジスタ８１０のしきい値電圧を制御するための電圧は、入力端子ＩＮに与える信号がハイレベルに切り替わる時刻Ｔ３よりも前に、ＯＳトランジスタ８１０の第２ゲートに与える構成とする。信号ＳＦをハイレベルとしてＯＳトランジスタ８５０をオン状態とし、ノードＮＢＧにしきい値電圧を制御するための電圧ＶＢＧ＿Ｂを与える。
【０４３６】
ノードＮＢＧが電圧ＶＢＧ＿Ｂとなった後は、ＯＳトランジスタ８５０をオフ状態とする。ＯＳトランジスタ８５０は、オフ電流が極めて小さいため、オフ状態にし続けることで、一旦ノードＮＢＧに保持させた電圧ＶＢＧ＿Ｂを保持することができる。そのため、ＯＳトランジスタ８５０の第２ゲートに電圧ＶＢＧ＿Ｂを与える動作の回数が減るため、電圧ＶＢＧ＿Ｂの書き換えに要する分の消費電力を小さくすることができる。
【０４３７】
なお、図４１（Ｂ）及び図４３（Ａ）の回路構成では、ＯＳトランジスタ８１０の第２ゲートに与える電圧を外部からの制御によって与える構成について示したが、別の構成としてもよい。例えば、しきい値電圧を制御するための電圧を、入力端子ＩＮに与える信号を基に生成し、ＯＳトランジスタ８１０の第２ゲートに与える構成としてもよい。当該構成を実現可能な回路構成の一例について、図４４（Ａ）に示す。
【０４３８】
図４４（Ａ）では、図４１（Ｂ）で示した回路構成において、入力端子ＩＮとＯＳトランジスタ８１０の第２ゲートとの間にＣＭＯＳインバータ８６０を有する。ＣＭＯＳインバータ８６０の入力端子は、入力端子ＩＮに接続される。ＣＭＯＳインバータ８６０の出力端子は、ＯＳトランジスタ８１０の第２ゲートに接続される。
【０４３９】
図４４（Ａ）の動作について、図４４（Ｂ）のタイミングチャートを用いて説明する。図４４（Ｂ）のタイミングチャートでは、入力端子ＩＮの信号波形、出力端子ＯＵＴの信号波形、ＣＭＯＳインバータ８６０の出力波形ＩＮ＿Ｂ、及びＯＳトランジスタ８１０のしきい値電圧の変化について示している。
【０４４０】
入力端子ＩＮに与える信号の論理を反転した信号である出力波形ＩＮ＿Ｂは、ＯＳトランジスタ８１０のしきい値電圧を制御する信号とすることができる。したがって、図４２（Ａ）乃至図４２（Ｃ）で説明したように、ＯＳトランジスタ８１０のしきい値電圧を制御できる。例えば、図４４（Ｂ）における時刻Ｔ４となるとき、入力端子ＩＮに与える信号がハイレベルでＯＳトランジスタ８２０はオン状態となる。このとき、出力波形ＩＮ＿Ｂはローレベルとなる。そのため、ＯＳトランジスタ８１０は電流が流れにくい状態とすることができ、出力端子ＯＵＴの電圧の上昇を急峻に下降させることができる。
【０４４１】
また、図４４（Ｂ）における時刻Ｔ５となるとき、入力端子ＩＮに与える信号がローレベルでＯＳトランジスタ８２０はオフ状態となる。このとき、出力波形ＩＮ＿Ｂはハイレベルとなる。そのため、ＯＳトランジスタ８１０は電流が流れやすい状態とすることができ、出力端子ＯＵＴの電圧を急峻に上昇させることができる。
【０４４２】
以上説明したように本実施の形態の構成では、ＯＳトランジスタを有するインバータにおける、バックゲートの電圧を入力端子ＩＮの信号の論理にしたがって切り替える。当該構成とすることで、ＯＳトランジスタのしきい値電圧を制御することができる。入力端子ＩＮに与える信号によってＯＳトランジスタのしきい値電圧を制御することで、出力端子ＯＵＴの電圧を急峻に変化させることができる。また、電源電圧を与える配線間の貫通電流を小さくすることができる。そのため、低消費電力化を図ることができる。
【０４４３】
なお、本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
【０４４４】
（実施の形態７）
本実施の形態では、上述の実施の形態で説明した酸化物半導体を有するトランジスタ（ＯＳトランジスタ）を、複数の回路に用いる半導体装置の一例について、図４５乃至図４８を用いて説明する。
【０４４５】
＜７．半導体装置の回路構成例＞
図４５（Ａ）は、半導体装置９００のブロック図である。半導体装置９００は、電源回路９０１、回路９０２、電圧生成回路９０３、回路９０４、電圧生成回路９０５および回路９０６を有する。
【０４４６】
電源回路９０１は、基準となる電圧ＶＯＲＧを生成する回路である。電圧ＶＯＲＧは、単一の電圧ではなく、複数の電圧でもよい。電圧ＶＯＲＧは、半導体装置９００の外部から与えられる電圧Ｖ０を基に生成することができる。半導体装置９００は、外部から与えられる単一の電源電圧を基に電圧ＶＯＲＧを生成できる。そのため半導体装置９００は、外部から電源電圧を複数与えることなく動作することができる。
【０４４７】
回路９０２、９０４および９０６は、異なる電源電圧で動作する回路である。例えば回路９０２の電源電圧は、電圧ＶＯＲＧと電圧ＶＳＳ（ＶＯＲＧ＞ＶＳＳ）とを基に印加される電圧である。また、例えば回路９０４の電源電圧は、電圧ＶＰＯＧと電圧ＶＳＳ（ＶＰＯＧ＞ＶＯＲＧ）とを基に印加される電圧である。また、例えば回路９０６の電源電圧は、電圧ＶＯＲＧと電圧ＶＳＳと電圧ＶＮＥＧ（ＶＯＲＧ＞ＶＳＳ＞ＶＮＥＧ）とを基に印加される電圧である。なお電圧ＶＳＳは、グラウンド電位（ＧＮＤ）と等電位とすれば、電源回路９０１で生成する電圧の種類を削減できる。
【０４４８】
電圧生成回路９０３は、電圧ＶＰＯＧを生成する回路である。電圧生成回路９０３は、電源回路９０１から与えられる電圧ＶＯＲＧを基に電圧ＶＰＯＧを生成できる。そのため、回路９０４を有する半導体装置９００は、外部から与えられる単一の電源電圧を基に動作することができる。
【０４４９】
電圧生成回路９０５は、電圧ＶＮＥＧを生成する回路である。電圧生成回路９０５は、電源回路９０１から与えられる電圧ＶＯＲＧを基に電圧ＶＮＥＧを生成できる。そのため、回路９０６を有する半導体装置９００は、外部から与えられる単一の電源電圧を基に動作することができる。
【０４５０】
図４５（Ｂ）は電圧ＶＰＯＧで動作する回路９０４の一例、図４５（Ｃ）は回路９０４を動作させるための信号の波形の一例である。
【０４５１】
図４５（Ｂ）では、トランジスタ９１１を示している。トランジスタ９１１のゲートに与える信号は、例えば、電圧ＶＰＯＧと電圧ＶＳＳを基に生成される。当該信号は、トランジスタ９１１を導通状態とする動作時に電圧ＶＰＯＧ、非導通状態とする動作時に電圧ＶＳＳとする。電圧ＶＰＯＧは、図４５（Ｃ）に図示するように、電圧ＶＯＲＧより大きい。そのため、トランジスタ９１１は、ソース（Ｓ）とドレイン（Ｄ）との間をより確実に導通状態にできる。その結果、回路９０４は、誤動作が低減された回路とすることができる。
【０４５２】
図４５（Ｄ）は電圧ＶＮＥＧで動作する回路９０６の一例、図４５（Ｅ）は回路９０６を動作させるための信号の波形の一例である。
【０４５３】
図４５（Ｄ）では、バックゲートを有するトランジスタ９１２を示している。トランジスタ９１２のゲートに与える信号は、例えば、電圧ＶＯＲＧと電圧ＶＳＳを基にして生成される。当該信号は、トランジスタ９１１を導通状態とする動作時に電圧ＶＯＲＧ、非導通状態とする動作時に電圧ＶＳＳを基に生成される。また、トランジスタ９１２のバックゲートに与える信号は、電圧ＶＮＥＧを基に生成される。電圧ＶＮＥＧは、図４５（Ｅ）に図示するように、電圧ＶＳＳ（ＧＮＤ）より小さい。そのため、トランジスタ９１２の閾値電圧は、プラスシフトするように制御することができる。そのため、トランジスタ９１２をより確実に非導通状態とすることができ、ソース（Ｓ）とドレイン（Ｄ）との間を流れる電流を小さくできる。その結果、回路９０６は、誤動作が低減され、且つ低消費電力化が図られた回路とすることができる。
【０４５４】
なお、電圧ＶＮＥＧは、トランジスタ９１２のバックゲートに直接与える構成としてもよい。あるいは、電圧ＶＯＲＧと電圧ＶＮＥＧを基に、トランジスタ９１２のゲートに与える信号を生成し、当該信号をトランジスタ９１２のバックゲートに与える構成としてもよい。
【０４５５】
また図４６（Ａ）（Ｂ）には、図４５（Ｄ）（Ｅ）の変形例を示す。
【０４５６】
図４６（Ａ）に示す回路図では、電圧生成回路９０５と、回路９０６と、の間に制御回路９２１によって導通状態が制御できるトランジスタ９２２を示す。トランジスタ９２２は、ｎチャネル型のＯＳトランジスタとする。制御回路９２１が出力する制御信号ＳＢＧは、トランジスタ９２２の導通状態を制御する信号である。また回路９０６が有するトランジスタ９１２Ａ、９１２Ｂは、トランジスタ９２２と同じＯＳトランジスタである。
【０４５７】
図４６（Ｂ）のタイミングチャートには、制御信号ＳＢＧの電位の変化を示し、トランジスタ９１２Ａ、９１２Ｂのバックゲートの電位の状態をノードＮＢＧの電位の変化で示す。制御信号ＳＢＧがハイレベルのときにトランジスタ９２２が導通状態となり、ノードＮＢＧが電圧ＶＮＥＧとなる。その後、制御信号ＳＢＧがローレベルのときにノードＮＢＧが電気的にフローティングとなる。トランジスタ９２２は、ＯＳトランジスタであるため、オフ電流が小さい。そのため、ノードＮＢＧが電気的にフローティングであっても、一旦与えた電圧ＶＮＥＧを保持することができる。
【０４５８】
また、図４７（Ａ）には、上述した電圧生成回路９０３に適用可能な回路構成の一例を示す。図４７（Ａ）に示す電圧生成回路９０３は、ダイオードＤ１乃至Ｄ５、キャパシタＣ１乃至Ｃ５、およびインバータＩＮＶを有する５段のチャージポンプである。クロック信号ＣＬＫは、キャパシタＣ１乃至Ｃ５に直接、あるいはインバータＩＮＶを介して与えられる。インバータＩＮＶの電源電圧を、電圧ＶＯＲＧと電圧ＶＳＳとを基に印加される電圧とすると、クロック信号ＣＬＫを与えることによって、電圧ＶＯＲＧの５倍の正電圧に昇圧された電圧ＶＰＯＧを得ることができる。なお、ダイオードＤ１乃至Ｄ５の順方向電圧は０Ｖとしている。また、チャージポンプの段数を変更することで、所望の電圧ＶＰＯＧを得ることができる。
【０４５９】
また、図４７（Ｂ）には、上述した電圧生成回路９０５に適用可能な回路構成の一例を示す。図４７（Ｂ）に示す電圧生成回路９０５は、ダイオードＤ１乃至Ｄ５、キャパシタＣ１乃至Ｃ５、およびインバータＩＮＶを有する４段のチャージポンプである。クロック信号ＣＬＫは、キャパシタＣ１乃至Ｃ５に直接、あるいはインバータＩＮＶを介して与えられる。インバータＩＮＶの電源電圧を、電圧ＶＯＲＧと電圧ＶＳＳとを基に印加される電圧とすると、クロック信号ＣＬＫを与えることによって、グラウンド、すなわち電圧ＶＳＳから電圧ＶＯＲＧの４倍の負電圧に降圧された電圧ＶＮＥＧを得ることができる。なお、ダイオードＤ１乃至Ｄ５の順方向電圧は０Ｖとしている。また、チャージポンプの段数を変更することで、所望の電圧ＶＮＥＧを得ることができる。
【０４６０】
なお、上述した電圧生成回路９０３の回路構成は、図４７（Ａ）で示す回路図の構成に限らない。例えば、電圧生成回路９０３の変形例を図４８（Ａ）乃至図４８（Ｃ）に示す。なお、電圧生成回路９０３の変形例は、図４８（Ａ）乃至図４８（Ｃ）に示す電圧生成回路９０３Ａ乃至９０３Ｃにおいて、各配線に与える電圧を変更すること、あるいは素子の配置を変更することで実現可能である。
【０４６１】
図４８（Ａ）に示す電圧生成回路９０３Ａは、トランジスタＭ１乃至Ｍ１０、キャパシタＣ１１乃至Ｃ１４、およびインバータＩＮＶ１を有する。クロック信号ＣＬＫは、トランジスタＭ１乃至Ｍ１０のゲートに直接、あるいはインバータＩＮＶ１を介して与えられる。クロック信号ＣＬＫを与えることによって、電圧ＶＯＲＧの４倍の正電圧に昇圧された電圧ＶＰＯＧを得ることができる。なお、段数を変更することで、所望の電圧ＶＰＯＧを得ることができる。図４８（Ａ）に示す電圧生成回路９０３Ａは、トランジスタＭ１乃至Ｍ１０をＯＳトランジスタとすることでオフ電流を小さくでき、キャパシタＣ１１乃至Ｃ１４に保持した電荷の漏れを抑制できる。そのため、効率的に電圧ＶＯＲＧから電圧ＶＰＯＧへの昇圧を図ることができる。
【０４６２】
また、図４８（Ｂ）に示す電圧生成回路９０３Ｂは、トランジスタＭ１１乃至Ｍ１４、キャパシタＣ１５、Ｃ１６、およびインバータＩＮＶ２を有する。クロック信号ＣＬＫは、トランジスタＭ１１乃至Ｍ１４のゲートに直接、あるいはインバータＩＮＶ２を介して与えられる。クロック信号ＣＬＫを与えることによって、電圧ＶＯＲＧの２倍の正電圧に昇圧された電圧ＶＰＯＧを得ることができる。図４８（Ｂ）に示す電圧生成回路９０３Ｂは、トランジスタＭ１１乃至Ｍ１４をＯＳトランジスタとすることでオフ電流を小さくでき、キャパシタＣ１５、Ｃ１６に保持した電荷の漏れを抑制できる。そのため、効率的に電圧ＶＯＲＧから電圧ＶＰＯＧへの昇圧を図ることができる。
【０４６３】
また、図４８（Ｃ）に示す電圧生成回路９０３Ｃは、インダクタＩｎｄ１、トランジスタＭ１５、ダイオードＤ６、およびキャパシタＣ１７を有する。トランジスタＭ１５は、制御信号ＥＮによって、導通状態が制御される。制御信号ＥＮによって、電圧ＶＯＲＧが昇圧された電圧ＶＰＯＧを得ることができる。図４８（Ｃ）に示す電圧生成回路９０３Ｃは、インダクタＩｎｄ１を用いて電圧の昇圧を行うため、変換効率の高い電圧の昇圧を行うことができる。
【０４６４】
以上説明したように本実施の形態の構成では、半導体装置が有する回路に必要な電圧を内部で生成することができる。そのため半導体装置は、外部から与える電源電圧の数を削減できる。
【０４６５】
なお、本実施の形態で示す構成等は、他の実施の形態で示す構成と適宜組み合わせて用いることができる。
【０４６６】
（実施の形態８）
本実施の形態では、本発明の一態様の半導体装置を有する表示モジュール及び電子機器について、図４９乃至図５２を用いて説明を行う。
【０４６７】
＜８−１．表示モジュール＞
図４９に示す表示モジュール７０００は、上部カバー７００１と下部カバー７００２との間に、ＦＰＣ７００３に接続されたタッチパネル７００４、ＦＰＣ７００５に接続された表示パネル７００６、バックライト７００７、フレーム７００９、プリント基板７０１０、バッテリ７０１１を有する。
【０４６８】
本発明の一態様の半導体装置は、例えば、表示パネル７００６に用いることができる。
【０４６９】
上部カバー７００１及び下部カバー７００２は、タッチパネル７００４及び表示パネル７００６のサイズに合わせて、形状や寸法を適宜変更することができる。
【０４７０】
タッチパネル７００４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル７００６に重畳して用いることができる。また、表示パネル７００６の対向基板（封止基板）に、タッチパネル機能を持たせるようにすることも可能である。また、表示パネル７００６の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。
【０４７１】
バックライト７００７は、光源７００８を有する。なお、図４９において、バックライト７００７上に光源７００８を配置する構成について例示したが、これに限定さない。例えば、バックライト７００７の端部に光源７００８を配置し、さらに光拡散板を用いる構成としてもよい。なお、有機ＥＬ素子等の自発光型の発光素子を用いる場合、または反射型パネル等の場合においては、バックライト７００７を設けない構成としてもよい。
【０４７２】
フレーム７００９は、表示パネル７００６の保護機能の他、プリント基板７０１０の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム７００９は、放熱板としての機能を有していてもよい。
【０４７３】
プリント基板７０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても良いし、別途設けたバッテリ７０１１であってもよい。バッテリ７０１１は、商用電源を用いる場合には、省略可能である。
【０４７４】
また、表示モジュール７０００は、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。
【０４７５】
＜８−２．電子機器１＞
次に、図５０（Ａ）乃至図５０（Ｅ）に電子機器の一例を示す。
【０４７６】
図５０（Ａ）は、ファインダー８１００を取り付けた状態のカメラ８０００の外観を示す図である。
【０４７７】
カメラ８０００は、筐体８００１、表示部８００２、操作ボタン８００３、シャッターボタン８００４等を有する。またカメラ８０００には、着脱可能なレンズ８００６が取り付けられている。
【０４７８】
ここではカメラ８０００として、レンズ８００６を筐体８００１から取り外して交換することが可能な構成としたが、レンズ８００６と筐体が一体となっていてもよい。
【０４７９】
カメラ８０００は、シャッターボタン８００４を押すことにより、撮像することができる。また、表示部８００２はタッチパネルとしての機能を有し、表示部８００２をタッチすることにより撮像することも可能である。
【０４８０】
カメラ８０００の筐体８００１は、電極を有するマウントを有し、ファインダー８１００のほか、ストロボ装置等を接続することができる。
【０４８１】
ファインダー８１００は、筐体８１０１、表示部８１０２、ボタン８１０３等を有する。
【０４８２】
筐体８１０１は、カメラ８０００のマウントと係合するマウントを有しており、ファインダー８１００をカメラ８０００に取り付けることができる。また当該マウントには電極を有し、当該電極を介してカメラ８０００から受信した映像等を表示部８１０２に表示させることができる。
【０４８３】
ボタン８１０３は、電源ボタンとしての機能を有する。ボタン８１０３により、表示部８１０２の表示のオン・オフを切り替えることができる。
【０４８４】
カメラ８０００の表示部８００２、及びファインダー８１００の表示部８１０２に、本発明の一態様の表示装置を適用することができる。
【０４８５】
なお、図５０（Ａ）では、カメラ８０００とファインダー８１００とを別の電子機器とし、これらを脱着可能な構成としたが、カメラ８０００の筐体８００１に、表示装置を備えるファインダーが内蔵されていてもよい。
【０４８６】
図５０（Ｂ）は、ヘッドマウントディスプレイ８２００の外観を示す図である。
【０４８７】
ヘッドマウントディスプレイ８２００は、装着部８２０１、レンズ８２０２、本体８２０３、表示部８２０４、ケーブル８２０５等を有している。また装着部８２０１には、バッテリ８２０６が内蔵されている。
【０４８８】
ケーブル８２０５は、バッテリ８２０６から本体８２０３に電力を供給する。本体８２０３は無線受信機等を備え、受信した画像データ等の映像情報を表示部８２０４に表示させることができる。また、本体８２０３に設けられたカメラで使用者の眼球やまぶたの動きを捉え、その情報をもとに使用者の視点の座標を算出することにより、使用者の視点を入力手段として用いることができる。
【０４８９】
また、装着部８２０１には、使用者に触れる位置に複数の電極が設けられていてもよい。本体８２０３は使用者の眼球の動きに伴って電極に流れる電流を検知することにより、使用者の視点を認識する機能を有していてもよい。また、当該電極に流れる電流を検知することにより、使用者の脈拍をモニタする機能を有していてもよい。また、装着部８２０１には、温度センサ、圧力センサ、加速度センサ等の各種センサを有していてもよく、使用者の生体情報を表示部８２０４に表示する機能を有していてもよい。また、使用者の頭部の動きなどを検出し、表示部８２０４に表示する映像をその動きに合わせて変化させてもよい。
【０４９０】
表示部８２０４に、本発明の一態様の表示装置を適用することができる。
【０４９１】
図５０（Ｃ）（Ｄ）（Ｅ）は、ヘッドマウントディスプレイ８３００の外観を示す図である。ヘッドマウントディスプレイ８３００は、筐体８３０１と、表示部８３０２と、バンド状の固定具８３０４と、一対のレンズ８３０５と、を有する。
【０４９２】
使用者は、レンズ８３０５を通して、表示部８３０２の表示を視認することができる。なお、表示部８３０２を湾曲して配置させると好適である。表示部８３０２を湾曲して配置することで、使用者が高い臨場感を感じることができる。なお、本実施の形態においては、表示部８３０２を１つ設ける構成について例示したが、これに限定されず、例えば、表示部８３０２を２つ設ける構成としてもよい。この場合、使用者の片方の目に１つの表示部が配置されるような構成とすると、視差を用いた３次元表示等を行うことも可能となる。
【０４９３】
なお、表示部８３０２に、本発明の一態様の表示装置を適用することができる。本発明の一態様の半導体装置を有する表示装置は、極めて精細度が高いため、図５０（Ｅ）のようにレンズ８３０５を用いて表示部８３０２に表示された映像を拡大したとしても、使用者に画素が視認されることなく、より現実感の高い映像を表示することができる。
【０４９４】
＜８−３．電子機器２＞
次に、図５０（Ａ）乃至図５０（Ｅ）に示す電子機器と、異なる電子機器の一例を図５１（Ａ）乃至図５１（Ｇ）に示す。
【０４９５】
図５１（Ａ）乃至図５１（Ｇ）に示す電子機器は、筐体９０００、表示部９００１、スピーカ９００３、操作キー９００５（電源スイッチ、又は操作スイッチを含む）、接続端子９００６、センサ９００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９００８、等を有する。
【０４９６】
図５１（Ａ）乃至図５１（Ｇ）に示す電子機器は、様々な機能を有する。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信または受信を行う機能、記録媒体に記録されているプログラムまたはデータを読み出して表示部に表示する機能、等を有することができる。なお、図５１（Ａ）乃至図５１（Ｇ）に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。また、図５１（Ａ）乃至図５１（Ｇ）には図示していないが、電子機器には、複数の表示部を有する構成としてもよい。また、該電子機器にカメラ等を設け、静止画を撮影する機能、動画を撮影する機能、撮影した画像を記録媒体（外部またはカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有していてもよい。
【０４９７】
図５１（Ａ）乃至図５１（Ｇ）に示す電子機器の詳細について、以下説明を行う。
【０４９８】
図５１（Ａ）は、テレビジョン装置９１００を示す斜視図である。テレビジョン装置９１００は、表示部９００１を大画面、例えば、５０インチ以上、または１００インチ以上の表示部９００１を組み込むことが可能である。
【０４９９】
図５１（Ｂ）は、携帯情報端末９１０１を示す斜視図である。携帯情報端末９１０１は、例えば電話機、手帳又は情報閲覧装置等から選ばれた一つ又は複数の機能を有する。具体的には、スマートフォンとして用いることができる。なお、携帯情報端末９１０１は、スピーカ、接続端子、センサ等を設けてもよい。また、携帯情報端末９１０１は、文字や画像情報をその複数の面に表示することができる。例えば、３つの操作ボタン９０５０（操作アイコンまたは単にアイコンともいう）を表示部９００１の一の面に表示することができる。また、破線の矩形で示す情報９０５１を表示部９００１の他の面に表示することができる。なお、情報９０５１の一例としては、電子メールやＳＮＳ（ソーシャル・ネットワーキング・サービス）や電話などの着信を知らせる表示、電子メールやＳＮＳなどの題名、電子メールやＳＮＳなどの送信者名、日時、時刻、バッテリの残量、アンテナ受信の強度などがある。または、情報９０５１が表示されている位置に、情報９０５１の代わりに、操作ボタン９０５０などを表示してもよい。
【０５００】
図５１（Ｃ）は、携帯情報端末９１０２を示す斜視図である。携帯情報端末９１０２は、表示部９００１の３面以上に情報を表示する機能を有する。ここでは、情報９０５２、情報９０５３、情報９０５４がそれぞれ異なる面に表示されている例を示す。例えば、携帯情報端末９１０２の使用者は、洋服の胸ポケットに携帯情報端末９１０２を収納した状態で、その表示（ここでは情報９０５３）を確認することができる。具体的には、着信した電話の発信者の電話番号又は氏名等を、携帯情報端末９１０２の上方から観察できる位置に表示する。使用者は、携帯情報端末９１０２をポケットから取り出すことなく、表示を確認し、電話を受けるか否かを判断できる。
【０５０１】
図５１（Ｄ）は、腕時計型の携帯情報端末９２００を示す斜視図である。携帯情報端末９２００は、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信、コンピュータゲームなどの種々のアプリケーションを実行することができる。また、表示部９００１はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うことができる。また、携帯情報端末９２００は、通信規格された近距離無線通信を実行することが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、携帯情報端末９２００は、接続端子９００６を有し、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。また接続端子９００６を介して充電を行うこともできる。なお、充電動作は接続端子９００６を介さずに無線給電により行ってもよい。
【０５０２】
図５１（Ｅ）（Ｆ）（Ｇ）は、折り畳み可能な携帯情報端末９２０１を示す斜視図である。また、図５１（Ｅ）が携帯情報端末９２０１を展開した状態の斜視図であり、図５１（Ｆ）が携帯情報端末９２０１を展開した状態または折り畳んだ状態の一方から他方に変化する途中の状態の斜視図であり、図５１（Ｇ）が携帯情報端末９２０１を折り畳んだ状態の斜視図である。携帯情報端末９２０１は、折り畳んだ状態では可搬性に優れ、展開した状態では、継ぎ目のない広い表示領域により表示の一覧性に優れる。携帯情報端末９２０１が有する表示部９００１は、ヒンジ９０５５によって連結された３つの筐体９０００に支持されている。ヒンジ９０５５を介して２つの筐体９０００間を屈曲させることにより、携帯情報端末９２０１を展開した状態から折りたたんだ状態に可逆的に変形させることができる。例えば、携帯情報端末９２０１は、曲率半径１ｍｍ以上１５０ｍｍ以下で曲げることができる。
【０５０３】
次に、図５０（Ａ）乃至図５０（Ｅ）に示す電子機器、及び図５１（Ａ）乃至図５１（Ｇ）に示す電子機器と異なる電子機器の一例を図５２（Ａ）（Ｂ）に示す。図５２（Ａ）（Ｂ）は、複数の表示パネルを有する表示装置の斜視図である。なお、図５２（Ａ）は、複数の表示パネルが巻き取られた形態の斜視図であり、図５２（Ｂ）は、複数の表示パネルが展開された状態の斜視図である。
【０５０４】
図５２（Ａ）（Ｂ）に示す表示装置９５００は、複数の表示パネル９５０１と、軸部９５１１と、軸受部９５１２と、を有する。また、複数の表示パネル９５０１は、表示領域９５０２と、透光性を有する領域９５０３と、を有する。
【０５０５】
また、複数の表示パネル９５０１は、可撓性を有する。また、隣接する２つの表示パネル９５０１は、それらの一部が互いに重なるように設けられる。例えば、隣接する２つの表示パネル９５０１の透光性を有する領域９５０３を重ね合わせることができる。複数の表示パネル９５０１を用いることで、大画面の表示装置とすることができる。また、使用状況に応じて、表示パネル９５０１を巻き取ることが可能であるため、汎用性に優れた表示装置とすることができる。
【０５０６】
また、図５２（Ａ）（Ｂ）においては、表示領域９５０２が隣接する表示パネル９５０１で離間する状態を図示しているが、これに限定されず、例えば、隣接する表示パネル９５０１の表示領域９５０２を隙間なく重ねあわせることで、連続した表示領域９５０２としてもよい。
【０５０７】
本実施の形態において述べた電子機器は、何らかの情報を表示するための表示部を有することを特徴とする。ただし、本発明の一態様の半導体装置は、表示部を有さない電子機器にも適用することができる。
【０５０８】
なお、本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
【実施例１】
【０５０９】
本実施例においては、本発明の一態様の酸化物半導体膜のキャリア密度の測定を行ったので、以下説明を行う。
【０５１０】
＜１−１．酸化物半導体膜のキャリア密度＞
なお、本実施例では、実施の形態１で説明した試料Ａ１、試料Ａ４、試料Ａ７、試料Ａ１０、及び試料Ａ１１に対して、熱処理を行ったのち、各試料のキャリア密度を測定した。
【０５１１】
なお、熱処理としては、窒素雰囲気下で４５０℃  １時間で第１の熱処理を行い、その後さらに窒素と酸素との混合ガス雰囲気下で４５０℃  １時間で第２の熱処理を行った。
【０５１２】
また、キャリア密度の測定には、ホール効果測定器（比抵抗／ホール測定システムＲｅｓｉＴｅｓｔ８３１０（東陽テクニカ製））を用いた。なお、比抵抗／ホール測定システムＲｅｓｉＴｅｓｔ８３１０は、磁場の向きと大きさを一定の周期で変化させ、それと同期してサンプルに現れるホール起電圧のみを検出するＡＣ（交流）ホール測定が可能であり、電界効果移動度が小さくて抵抗率の高い材料についても、ホール起電圧を検出できる。
【０５１３】
キャリア密度の測定結果を図５３（Ａ）（Ｂ）に示す。
【０５１４】
なお、図５３（Ａ）は、試料Ａ１、試料Ａ４、試料Ａ７、試料Ａ１０、及び試料Ａ１１の第１の熱処理後のキャリア密度の測定結果であり、図５３（Ｂ）は、試料Ａ１、試料Ａ４、試料Ａ７、試料Ａ１０、及び試料Ａ１１の第２の熱処理後のキャリア密度の測定結果である。
【０５１５】
図５３（Ａ）に示すように、第１の熱処理後においては、各試料ともに、酸化物半導体膜のキャリア密度は、１×１０１９ｃｍ−３以上３×１０１９ｃｍ−３以下である。一方で、図５３（Ｂ）に示すように、第２の熱処理後においては、各試料ともに、酸化物半導体膜のキャリア密度は、５×１０１６ｃｍ−３以上３．５×１０１７ｃｍ−３以下である。
【０５１６】
これは、第１の熱処理により、酸化物半導体膜中の酸素欠損が増加し、その後の第２の熱処理により、酸化物半導体膜中の酸素欠損が、酸素によって補填されるためだと示唆される。
【０５１７】
なお、本実施例に示す構成は、他の実施の形態に示す構成、または他の実施例に示す構成と適宜組み合わせて用いることができる。
【実施例２】
【０５１８】
本実施例においては、本発明の一態様の酸化物半導体膜をチャネル領域に用いたトランジスタ（チャネル長Ｌが６．０μｍ、チャネル幅Ｗが５０μｍのトランジスタ）を作製し、当該トランジスタの電気特性の測定を行った。なお、本実施例においては、試料Ｂ１乃至試料Ｂ３を作製した。
【０５１９】
また、試料Ｂ１乃至試料Ｂ３は、図１７（Ａ）（Ｂ）に示すトランジスタ１００Ｂに相当するトランジスタが基板上に、それぞれ５個形成された試料である。なお、以下の説明においては、図１７（Ａ）（Ｂ）に示すトランジスタ１００Ｂが有する構成と同様の機能を有する構成については、同様の符号を用いて説明する。まず、試料Ｂ１の作製方法について、以下説明を行う。
【０５２０】
＜２−１．試料Ｂ１の作製方法＞
まず、基板１０２を準備した。基板１０２としては、ガラス基板を用いた。次に、基板１０２上に導電膜１０６を形成した。導電膜１０６としては、厚さ１０ｎｍのチタン膜と、厚さ１００ｎｍの銅膜とを、スパッタリング装置を用いて形成した。
【０５２１】
次に、基板１０２及び導電膜１０６上に絶縁膜１０４を形成した。なお、本実施例においては、絶縁膜１０４として、絶縁膜１０４＿１と、絶縁膜１０４＿２と、絶縁膜１０４＿３と、絶縁膜１０４＿４とを順に、ＰＥＣＶＤ装置を用いて、真空中で連続して形成した。なお、絶縁膜１０４＿１としては、厚さ５０ｎｍの窒化シリコン膜とした。また、絶縁膜１０４＿２としては、厚さ３００ｎｍの窒化シリコン膜とした。また、絶縁膜１０４＿３としては、厚さ５０ｎｍの窒化シリコン膜とした。また、絶縁膜１０４＿４としては、厚さ５０ｎｍの酸化窒化シリコン膜とした。
【０５２２】
次に、絶縁膜１０４上に酸化物半導体膜を形成し、当該酸化物半導体膜を島状に加工することで、酸化物半導体膜１０８を形成した。酸化物半導体膜１０８としては、厚さ４０ｎｍの酸化物半導体膜を形成した。
【０５２３】
試料Ｂ１の酸化物半導体膜１０８の成膜条件としては、基板温度を１７０℃として、流量１４０ｓｃｃｍのアルゴンガスと、流量６０ｓｃｃｍの酸素ガスとをスパッタリング装置のチャンバー内に導入し、圧力を０．６Ｐａとし、インジウムと、ガリウムと、亜鉛とを有する金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に、２．５ｋＷの交流電力を印加することで形成した。なお、試料Ｂ１の酸素流量比は３０％である。
【０５２４】
また、酸化物半導体膜１０８の加工には、ウエットエッチング法を用いた。
【０５２５】
次に、絶縁膜１０４及び酸化物半導体膜１０８上に、後に絶縁膜１１０となる絶縁膜を形成した。当該絶縁膜としては、厚さ１５０ｎｍの酸化窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。
【０５２６】
次に、熱処理を行った。当該熱処理としては、窒素と酸素との混合ガス雰囲気下で、３５０℃  １時間の熱処理とした。
【０５２７】
次に、絶縁膜１０４及び絶縁膜１１０となる絶縁膜の所望の領域に開口部１４３を形成した。開口部１４３の形成方法としては、ドライエッチング法を用いた。
【０５２８】
次に、開口部１４３を覆うように絶縁膜上に厚さ１００ｎｍの酸化物半導体膜を形成し、当該酸化物半導体膜を島状に加工することで、導電膜１１２を形成した。また、導電膜１１２を形成後、続けて、導電膜１１２の下側に接する絶縁膜を加工することで、絶縁膜１１０を形成した。
【０５２９】
導電膜１１２としては、厚さ１００ｎｍの酸化物半導体膜を形成した。なお、当該酸化物半導体膜としては、２層の積層構造とした。１層目の酸化物半導体膜の成膜条件としては、基板温度を１７０℃として、流量２００ｓｃｃｍの酸素ガスをスパッタリング装置のチャンバー内に導入し、圧力を０．６Ｐａとし、インジウムと、ガリウムと、亜鉛とを有する金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に、２．５ｋＷの交流電力を印加することで、膜厚が１０ｎｍになるように形成した。２層目の酸化物半導体膜の成膜条件としては、基板温度を１７０℃として、流量１８０ｓｃｃｍのアルゴンガスと、流量２０ｓｃｃｍの酸素ガスとをスパッタリング装置のチャンバー内に導入し、圧力を０．６Ｐａとし、インジウムと、ガリウムと、亜鉛とを有する金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に、２．５ｋＷの交流電力を印加することで、膜厚が９０ｎｍになるように形成した。
【０５３０】
なお、導電膜１１２の加工には、ウエットエッチング法を用い、絶縁膜１１０の加工にはドライエッチング法を用いた。
【０５３１】
次に、絶縁膜１０４、酸化物半導体膜１０８、絶縁膜１１０、及び導電膜１１２上からプラズマ処理を行った。当該プラズマ処理としては、ＰＥＣＶＤ装置を用い、基板温度を２２０℃とし、アルゴンガスと窒素ガスとの混合ガス雰囲気下で行った。
【０５３２】
次に、絶縁膜１０４、酸化物半導体膜１０８、絶縁膜１１０、及び導電膜１１２上に絶縁膜１１６を形成した。絶縁膜１１６としては、厚さ１００ｎｍの窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。
【０５３３】
次に、絶縁膜１１６上に絶縁膜１１８を形成した。絶縁膜１１８としては、厚さ３００ｎｍの酸化窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。
【０５３４】
次に、絶縁膜１１８上にマスクを形成し、当該マスクを用いて、絶縁膜１１６、１１８に開口部１４１ａ、１４１ｂを形成した。なお、開口部１４１ａ、１４１ｂの加工にはドライエッチング装置を用いた。
【０５３５】
次に、絶縁膜１１８上に開口部１４１ａ、１４１ｂを充填するように、導電膜を形成し、当該導電膜を島状に加工することで、導電膜１２０ａ、１２０ｂを形成した。
【０５３６】
導電膜１２０ａ、１２０ｂとしては、厚さ１０ｎｍのチタン膜と、厚さ１００ｎｍの銅膜とを、スパッタリング装置を用いて、それぞれ形成した。
【０５３７】
次に、絶縁膜１１８、及び導電膜１２０ａ、１２０ｂ上に絶縁膜１２２を形成した。絶縁膜１２２としては、厚さ１．５μｍのアクリル系の感光性樹脂を用いた。
【０５３８】
以上の工程により、図１７（Ａ）（Ｂ）に示すトランジスタ１００Ｂに相当するトランジスタを作製した。
【０５３９】
＜２−２．試料Ｂ２の作製方法＞
試料Ｂ２としては、上記作製した試料Ｂ１と酸化物半導体膜１０８の成膜条件が異なる。なお、酸化物半導体膜１０８以外の条件としては、試料Ｂ１と同じとした。
【０５４０】
試料Ｂ２の酸化物半導体膜１０８の成膜条件としては、基板温度を１３０℃として、流量１８０ｓｃｃｍのアルゴンガスと、流量２０ｓｃｃｍの酸素ガスとをスパッタリング装置のチャンバー内に導入し、圧力を０．６Ｐａとし、インジウムと、ガリウムと、亜鉛とを有する金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に、２．５ｋＷの交流電力を印加することで形成した。なお、試料Ｂ２の酸素流量比は１０％である。
【０５４１】
＜２−３．試料Ｂ３の作製方法＞
試料Ｂ３としては、上記作製した試料Ｂ１と酸化物半導体膜１０８の成膜条件が異なる。なお、酸化物半導体膜１０８以外の条件としては、試料Ｂ１と同じとした。
【０５４２】
試料Ｂ３の酸化物半導体膜１０８の成膜条件としては、基板温度を室温（Ｒ．Ｔ．）として、流量１８０ｓｃｃｍのアルゴンガスと、流量２０ｓｃｃｍの酸素ガスとをスパッタリング装置のチャンバー内に導入し、圧力を０．６Ｐａとし、インジウムと、ガリウムと、亜鉛とを有する金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に、２．５ｋＷの交流電力を印加することで形成した。なお、試料Ｂ３の酸素流量比は１０％である。
【０５４３】
＜２−４．トランジスタのドレイン電流−ゲート電圧（Ｉｄ−Ｖｇ）特性＞
次に、上記作製した試料Ｂ１乃至試料Ｂ３のトランジスタのＩｄ−Ｖｇ特性を測定した。
【０５４４】
なお、トランジスタのＩｄ−Ｖｇ特性の測定条件としては、第１のゲート電極として機能する導電膜１０６に印加する電圧（以下、ゲート電圧（Ｖｇ）ともいう）、及び第２のゲート電極として機能する導電膜１１２に印加する電圧（以下、バックゲート電圧（Ｖｂｇ）ともいう）を、−１５Ｖから＋２０Ｖまで０．２５Ｖのステップで印加した。また、ソース電極として機能する導電膜１２０ａに印加する電圧（以下、ソース電圧（Ｖｓ）ともいう）を０Ｖ（ｃｏｍｍ）とし、ドレイン電極として機能する導電膜１２０ｂに印加する電圧（以下、ドレイン電圧（Ｖｄ）ともいう）を、０．１Ｖ及び２０Ｖとした。
【０５４５】
図５４に試料Ｂ１のＩｄ−Ｖｇ特性結果を、図５５に試料Ｂ２のＩｄ−Ｖｇ特性結果を、図５６に試料Ｂ３のＩｄ−Ｖｇ特性結果を、それぞれ示す。なお、図５４、図５５、及び図５６において、第１縦軸がＩｄ（Ａ）を、第２縦軸が電界効果移動度（μＦＥ（ｃｍ２／Ｖｓ））を、横軸がＶｇ（Ｖ）を、それぞれ表す。また、図５４、図５５、及び図５６において、合計５個のトランジスタのＩｄ−Ｖｇ特性結果を、それぞれ重ねて示している。
【０５４６】
図５４、図５５、及び図５６に示すように、本実施例で作製した試料Ｂ１乃至Ｂ３は、良好な電気特性であることが示された。また、図５４、図５５、及び図５６に示す結果から、試料Ｂ３、試料Ｂ２、試料Ｂ１の順にトランジスタの電界効果移動度が高いことが分かる。特に、試料Ｂ３、及び試料Ｂ２においては、試料Ｂ１と比較し、低いＶｇの範囲、例えば、Ｖｇ＝１０Ｖ以下の範囲において、電界効果移動度が高いことがわかる。
【０５４７】
ここで、上記作製した試料Ｂ１乃至試料Ｂ３のトランジスタの電界効果移動度と、酸化物半導体膜のエッチング速度との関係を示す図を図５７（Ａ）に示す。また、試料Ｂ１乃至試料Ｂ３のトランジスタのしきい値電圧（Ｖｔｈ）と、酸化物半導体膜のエッチング速度との関係を示す図を図５７（Ｂ）に示す。
【０５４８】
なお、酸化物半導体膜のエッチング速度とは、酸化物半導体膜を、濃度が８５体積％のリン酸を水で１／１００に希釈したリン酸水溶液を用いてエッチングした際のエッチングの速度である。また、酸化物半導体膜のエッチング速度の測定位置としては、基板１０２上に形成された５個のトランジスタの近傍の領域とした。
【０５４９】
図５７（Ａ）に示すように、トランジスタの電界効果移動度と、酸化物半導体膜のエッチング速度とは、相関があることが分かる。また、図５７（Ｂ）に示すように、トランジスタのしきい値電圧（Ｖｔｈ）と、酸化物半導体膜のエッチング速度とは、相関があることが分かる。
【０５５０】
また、図５７（Ａ）（Ｂ）に示す結果より、トランジスタの電界効果移動度を大きくしたい場合においては、酸化物半導体膜のエッチング速度を大きくする方が好ましい。一方で、酸化物半導体膜のエッチング速度を大きくすることで、トランジスタのしきい値電圧がマイナス方向にシフトする。なお、図５７（Ａ）（Ｂ）には、線形の近似曲線及び当該近似曲線の数式を示している。当該数式より、ノーマリーオフのトランジスタ、すなわち、しきい値電圧が０Ｖよりも大きいトランジスタとするには、酸化物半導体膜のエッチング速度を４５ｎｍ／ｍｉｎ以下とすればいいことがわかる。なお、酸化物半導体膜のエッチング速度の下限値としては、小さくしすぎると加工が困難になるため、１０ｎｍ／ｍｉｎ以上であると好適である。
【０５５１】
したがって、本発明の一態様の酸化物半導体膜は、濃度が８５体積％のリン酸を水で１／１００に希釈したリン酸水溶液を用いてエッチングされた際に、エッチング速度は、好ましくは１０ｎｍ／ｍｉｎ以上４５ｎｍ／ｍｉｎ以下である領域を有し、さらに好ましくは１０ｎｍ／ｍｉｎ以上２５ｎｍ／ｍｉｎ以下である領域を有する。
【０５５２】
ただし、トランジスタの特性、特にトランジスタのしきい値電圧としては、チャネル長（Ｌ）、及びチャネル幅（Ｗ）が変わることで変動する。よって、実施者が適宜最適なエッチング速度を選択すればよい。
【０５５３】
なお、本実施例に示す構成は、他の実施の形態に示す構成、または他の実施例に示す構成と適宜組み合わせて用いることができる。
【実施例３】
【０５５４】
本実施例においては、本発明の一態様の酸化物半導体膜のシート抵抗について評価を行った。本実施例では、図５８（Ａ）（Ｂ）に示す評価用サンプル６５０に相当する試料（試料Ｃ１乃至試料Ｃ４）を作製した。
【０５５５】
＜３−１．評価用サンプルの構造＞
まず、図５８（Ａ）（Ｂ）に示す評価用サンプル６５０について説明する。図５８（Ａ）は、評価用サンプル６５０の上面図であり、図５８（Ｂ）は、図５８（Ａ）に示す一点鎖線Ｍ−Ｎ間における切断面の断面図に相当する。
【０５５６】
評価用サンプル６５０は、基板６０２上の導電膜６０４ａと、基板６０２上の導電膜６０４ｂと、基板６０２及び導電膜６０４ａ、６０４ｂを覆う絶縁膜６０６と、絶縁膜６０６上の絶縁膜６０７と、絶縁膜６０７上の酸化物半導体膜６０９と、絶縁膜６０６、６０７に設けられた開口部６４４ａを介し、導電膜６０４ａと接続される導電膜６１２ｄと、絶縁膜６０６、６０７に設けられた開口部６４４ｂを介し、導電膜６０４ｂと接続される導電膜６１２ｅと、絶縁膜６０７、酸化物半導体膜６０９、及び導電膜６１２ｄ、６１２ｅを覆う絶縁膜６１８と、を有する。
【０５５７】
なお、導電膜６１２ｄ、６１２ｅは、酸化物半導体膜６０９と接続されている。また、導電膜６１２ｄ、６１２ｅ上の絶縁膜６１８には、開口部６４６ａ、６４６ｂが設けられている。
【０５５８】
なお、酸化物半導体膜６０９の構造が異なる試料（試料Ｃ１乃至試料Ｃ４）を作製し、酸化物半導体膜６０９のシート抵抗を評価した。なお、試料Ｃ１乃至試料Ｃ４の酸化物半導体膜６０９のサイズをＷ／Ｌ＝１０μｍ／１５００μｍとした。
【０５５９】
＜３−２．試料Ｃ１及び試料Ｃ３の作製方法＞
以下に試料Ｃ１及び試料Ｃ３の作製方法を示す。
【０５６０】
まず、基板６０２上に導電膜６０４ａ、６０４ｂを形成した。基板６０２としては、ガラス基板を用いた。また、導電膜６０４ａ、６０４ｂとしては、スパッタリング装置を用いて、厚さ１０ｎｍのチタン膜と、厚さ１００ｎｍの銅膜との積層膜を形成した。
【０５６１】
次に、基板６０２及び導電膜６０４ａ、６０４ｂ上に絶縁膜６０６、６０７を形成した。絶縁膜６０６としては、厚さ４００ｎｍの窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。また、絶縁膜６０７としては、厚さ５０ｎｍの酸化窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。
【０５６２】
次に、熱処理を行った。該熱処理としては、窒素雰囲気下で３５０℃  １時間とした。
【０５６３】
次に、絶縁膜６０７上に酸化物半導体膜６０９を形成した。なお、試料Ｃ１の酸化物半導体膜６０９と、試料Ｃ３の酸化物半導体膜６０９とは、成膜条件が異なる。
【０５６４】
［試料Ｃ１］
試料Ｃ１の酸化物半導体膜６０９としては、厚さ４０ｎｍのＩＧＺＯ膜とした。当該ＩＧＺＯ膜の成膜条件としては、基板温度を１７０℃として、流量１００ｓｃｃｍのアルゴンガスと、流量１００ｓｃｃｍの酸素ガスとをスパッタリング装置のチャンバー内に導入し、圧力を０．６Ｐａとし、インジウムと、ガリウムと、亜鉛とを有する金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］）に、２．５ｋＷの交流電力を印加することで形成した。なお、試料Ｃ１の酸素流量比は５０％である。
【０５６５】
［試料Ｃ３］
試料Ｃ３の酸化物半導体膜６０９としては、厚さ４０ｎｍのＩＧＺＯ膜とした。当該ＩＧＺＯ膜の成膜条件としては、基板温度を１３０℃として、流量１８０ｓｃｃｍのアルゴンガスと、流量２０ｓｃｃｍの酸素ガスとをスパッタリング装置のチャンバー内に導入し、圧力を０．６Ｐａとし、インジウムと、ガリウムと、亜鉛とを有する金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に、２．５ｋＷの交流電力を印加することで形成した。なお、試料Ｃ３の酸素流量比は１０％である。
【０５６６】
次に、絶縁膜６０７及び酸化物半導体膜６０９上にレジストマスクを形成し、所望の領域をエッチングすることで、導電膜６０４ａ、６０４ｂに達する開口部６４４ａ、６４４ｂを形成した。開口部６４４ａ、６４４ｂの形成方法としては、ドライエッチング装置を用いた。なお、開口部６４４ａ、６４４ｂの形成後レジストマスクを除去した。
【０５６７】
次に、絶縁膜６０７、酸化物半導体膜６０９、及び開口部６４４ａ、６４４ｂ上に導電膜を形成し、該導電膜上にレジストマスクを形成し、所望の領域をエッチングすることで、導電膜６１２ｄ、６１２ｅを形成した。導電膜６１２ｄ、６１２ｅとしては、スパッタリング装置を用いて、厚さ１０ｎｍのチタン膜と、厚さ１００ｎｍの銅膜と、の積層膜を形成した。なお、導電膜６１２ｄ、６１２ｅの形成後レジストマスクを除去した。
【０５６８】
次に、絶縁膜６０７、酸化物半導体膜６０９、及び導電膜６１２ｄ、６１２ｅ上に絶縁膜６１８を形成した。絶縁膜６１８としては、厚さ３００ｎｍの酸化窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。
【０５６９】
次に、絶縁膜６１８上にレジストマスクを形成し、所望の領域をエッチングすることで、導電膜６１２ｄ、６１２ｅに達する開口部６４６ａ、６４６ｂを形成した。開口部６４６ａ、６４６ｂの形成方法としては、ドライエッチング装置を用いた。なお、開口部６４６ａ、６４６ｂの形成後レジストマスクを除去した。
【０５７０】
以上の工程で試料Ｃ１及び試料Ｃ３を作製した。
【０５７１】
＜試料Ｃ２及び試料Ｃ４の作製方法＞
試料Ｃ２及び試料Ｃ４は、試料Ｃ１及び試料Ｃ３と絶縁膜６１８の条件が異なる。
【０５７２】
試料Ｃ２及び試料Ｃ４の絶縁膜６１８としては、厚さ１００ｎｍの窒化シリコン膜と、厚さ３００ｎｍの酸化窒化シリコン膜との積層膜を、ＰＥＣＶＤ装置を用いて形成した。
【０５７３】
なお、試料Ｃ２においては、絶縁膜６１８以外の条件を試料Ｃ１と同じにして形成した。また、試料Ｃ４においては、絶縁膜６１８以外の条件を試料Ｃ３と同じにして形成した。
【０５７４】
以上の工程で本実施例の試料Ｃ２及び試料Ｃ４を作製した。
【０５７５】
＜３−３．酸化物半導体膜のシート抵抗評価＞
次に、上記作製した試料Ｃ１乃至試料Ｃ４のシート抵抗評価を行った。試料Ｃ１乃至試料Ｃ４のシート抵抗結果を図５９に示す。
【０５７６】
図５９に示すように、試料Ｃ１及び試料Ｃ３では、酸化物半導体膜６０９のシート抵抗が測定上限（１×１０６Ω／□）を超えたため測定できなかった。これは、絶縁膜６１８の構成が酸化窒化シリコン膜である、すなわち、酸化物半導体膜６０９と、酸化窒化シリコン膜とが接する構成であるためだと考えられる。一方で、試料Ｃ２及び試料Ｃ４では、酸化物半導体膜６０９のシート抵抗が低くなっていることが分かる。これは、絶縁膜６１８の構成が窒化シリコン膜と酸化窒化シリコン膜である、すなわち、酸化物半導体膜６０９と、窒化シリコン膜とが接する構成であるためだと考えられる。また、試料Ｃ２と試料Ｃ４とを比較した場合、試料Ｃ４のシート抵抗が試料Ｃ２の１／２以下であることが確認された。これは、試料Ｃ２と試料Ｃ４との酸化物半導体膜６０９の成膜条件が異なることに起因すると示唆される。
【０５７７】
このように酸化物半導体膜の成膜条件、及び酸化物半導体膜上に形成される絶縁膜の構成を変えることで、酸化物半導体膜のシート抵抗を制御できることが確認できた。
【０５７８】
なお、本実施例に示す構成は、他の実施の形態または他の実施例に示す構成と適宜組み合わせて用いることができる。
【実施例４】
【０５７９】
本実施例においては、本発明の一態様の酸化物半導体膜をチャネル領域に用いたトランジスタを作製し、当該トランジスタのＩｄ−Ｖｇ特性を評価した。
【０５８０】
また、本実施例においては、試料Ｄ１乃至試料Ｄ４を作製した。
【０５８１】
なお、試料Ｄ１乃至試料Ｄ４は、図１７（Ａ）（Ｂ）に示すトランジスタ１００Ｂに相当するトランジスタが基板上に、それぞれ４つ形成された試料である。なお、試料Ｄ１及び試料Ｄ３は、チャネル長Ｌが２．０μｍ、チャネル幅Ｗが５０μｍのトランジスタが形成された試料であり、試料Ｄ２及び試料Ｄ４は、チャネル長Ｌが６．０μｍ、チャネル幅Ｗが５０μｍのトランジスタが形成された試料である。
【０５８２】
また、試料Ｄ１及び試料Ｄ２と、試料Ｄ３及び試料Ｄ４とで、酸化物半導体膜の条件を変えて形成した。
【０５８３】
なお、以下の説明においては、図１７（Ａ）（Ｂ）に示すトランジスタ１００Ｂが有する構成と同様の機能を有する構成については、同様の符号を用いて説明する。まず、試料Ｄ１及び試料Ｄ２の作製方法について、以下説明を行う。
【０５８４】
＜４−１．試料Ｄ１及び試料Ｄ２の作製方法＞
まず、基板１０２を準備した。基板１０２としては、ガラス基板を用いた。次に、基板１０２上に導電膜１０６を形成した。導電膜１０６としては、厚さ１０ｎｍのチタン膜と、厚さ１００ｎｍの銅膜とを、スパッタリング装置を用いて形成した。
【０５８５】
次に、基板１０２及び導電膜１０６上に絶縁膜１０４を形成した。なお、本実施例においては、絶縁膜１０４として、絶縁膜１０４＿１と、絶縁膜１０４＿２と、絶縁膜１０４＿３と、絶縁膜１０４＿４とを順に、ＰＥＣＶＤ装置を用いて、真空中で連続して形成した。なお、絶縁膜１０４＿１としては、厚さ５０ｎｍの窒化シリコン膜とした。また、絶縁膜１０４＿２としては、厚さ３００ｎｍの窒化シリコン膜とした。また、絶縁膜１０４＿３としては、厚さ５０ｎｍの窒化シリコン膜とした。また、絶縁膜１０４＿４としては、厚さ５０ｎｍの酸化窒化シリコン膜とした。
【０５８６】
次に、絶縁膜１０４上に酸化物半導体膜を形成し、当該酸化物半導体膜を島状に加工することで、酸化物半導体膜１０８を形成した。酸化物半導体膜１０８としては、厚さ４０ｎｍの酸化物半導体膜を形成した。
【０５８７】
試料Ｄ１及び試料Ｄ２の酸化物半導体膜１０８の成膜条件としては、基板温度を１７０℃として、流量１００ｓｃｃｍのアルゴンガスと、流量１００ｓｃｃｍの酸素ガスとをスパッタリング装置のチャンバー内に導入し、圧力を０．６Ｐａとし、インジウムと、ガリウムと、亜鉛とを有する金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］）に、２．５ｋＷの交流電力を印加することで形成した。なお、試料Ｄ１及び試料Ｄ２の酸素流量比は５０％である。
【０５８８】
また、酸化物半導体膜１０８の加工には、ウエットエッチング法を用いた。
【０５８９】
次に、絶縁膜１０４及び酸化物半導体膜１０８上に、後に絶縁膜１１０となる絶縁膜を形成した。当該絶縁膜としては、厚さ１５０ｎｍの酸化窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。
【０５９０】
次に、熱処理を行った。当該熱処理としては、窒素と酸素との混合ガス雰囲気下で、３５０℃  １時間の熱処理とした。
【０５９１】
次に、絶縁膜１０４及び絶縁膜１１０となる絶縁膜の所望の領域に開口部１４３を形成した。開口部１４３の形成方法としては、ドライエッチング法を用いた。
【０５９２】
次に、開口部１４３を覆うように絶縁膜上に厚さ１００ｎｍの酸化物半導体膜を形成し、当該酸化物半導体膜を島状に加工することで、導電膜１１２を形成した。また、導電膜１１２を形成後、続けて、導電膜１１２の下側に接する絶縁膜を加工することで、絶縁膜１１０を形成した。
【０５９３】
導電膜１１２としては、厚さ１００ｎｍの酸化物半導体膜を形成した。なお、当該酸化物半導体膜としては、２層の積層構造とした。１層目の酸化物半導体膜の成膜条件としては、基板温度を１７０℃として、流量２００ｓｃｃｍの酸素ガスをスパッタリング装置のチャンバー内に導入し、圧力を０．６Ｐａとし、インジウムと、ガリウムと、亜鉛とを有する金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に、２．５ｋＷの交流電力を印加することで、膜厚が１０ｎｍになるように形成した。２層目の酸化物半導体膜の成膜条件としては、基板温度を１７０℃として、流量１８０ｓｃｃｍのアルゴンガスと、流量２０ｓｃｃｍの酸素ガスとをスパッタリング装置のチャンバー内に導入し、圧力を０．６Ｐａとし、インジウムと、ガリウムと、亜鉛とを有する金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に、２．５ｋＷの交流電力を印加することで、膜厚が９０ｎｍになるように形成した。
【０５９４】
なお、導電膜１１２の加工には、ウエットエッチング法を用い、絶縁膜１１０の加工にはドライエッチング法を用いた。
【０５９５】
次に、絶縁膜１０４、酸化物半導体膜１０８、絶縁膜１１０、及び導電膜１１２上からプラズマ処理を行った。当該プラズマ処理としては、ＰＥＣＶＤ装置を用い、基板温度を２２０℃とし、アルゴンガスと窒素ガスとの混合ガス雰囲気下で行った。
【０５９６】
次に、絶縁膜１０４、酸化物半導体膜１０８、絶縁膜１１０、及び導電膜１１２上に絶縁膜１１６を形成した。絶縁膜１１６としては、厚さ１００ｎｍの窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。
【０５９７】
次に、絶縁膜１１６上に絶縁膜１１８を形成した。絶縁膜１１８としては、厚さ３００ｎｍの酸化窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。
【０５９８】
次に、絶縁膜１１８上にマスクを形成し、当該マスクを用いて、絶縁膜１１６、１１８に開口部１４１ａ、１４１ｂを形成した。なお、開口部１４１ａ、１４１ｂの加工にはドライエッチング装置を用いた。
【０５９９】
次に、絶縁膜１１８上に開口部１４１ａ、１４１ｂを充填するように、導電膜を形成し、当該導電膜を島状に加工することで、導電膜１２０ａ、１２０ｂを形成した。
【０６００】
導電膜１２０ａ、１２０ｂとしては、厚さ１０ｎｍのチタン膜と、厚さ１００ｎｍの銅膜とを、スパッタリング装置を用いて、それぞれ形成した。
【０６０１】
次に、絶縁膜１１８、及び導電膜１２０ａ、１２０ｂ上に絶縁膜１２２を形成した。絶縁膜１２２としては、厚さ１．５μｍのアクリル系の感光性樹脂を用いた。
【０６０２】
以上の工程により、試料Ｄ１及び試料Ｄ２を作製した。
【０６０３】
＜４−２．試料Ｄ３及び試料Ｄ４の作製方法＞
試料Ｄ３及び試料Ｄ４は、試料Ｄ１及び試料Ｄ２と酸化物半導体膜１０８の成膜条件のみ異なる。それ以外の条件については、試料Ｄ１及び試料Ｄ２と同じとした。
【０６０４】
試料Ｄ３及び試料Ｄ４の酸化物半導体膜１０８の成膜条件としては、基板温度を１３０℃として、流量１８０ｓｃｃｍのアルゴンガスと、流量２０ｓｃｃｍの酸素ガスとをスパッタリング装置のチャンバー内に導入し、圧力を０．６Ｐａとし、インジウムと、ガリウムと、亜鉛とを有する金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に、２．５ｋＷの交流電力を印加することで形成した。なお、試料Ｄ３及び試料Ｄ４の酸素流量比は１０％である。
【０６０５】
以上の工程により、試料Ｄ３及び試料Ｄ４を作製した。
【０６０６】
＜４−３．トランジスタのＩｄ−Ｖｇ特性＞
次に、上記作製した試料Ｄ１乃至試料Ｄ４のトランジスタのＩｄ−Ｖｇ特性を測定した。
【０６０７】
なお、トランジスタのＩｄ−Ｖｇ特性の測定条件としては、実施例２と同じとした。ただし、試料Ｄ１及び試料Ｄ３においては、Ｖｇ及びＶｂｇに印加する電圧を、−１０Ｖから＋１０Ｖまでの範囲とした。
【０６０８】
図６０（Ａ）に試料Ｄ１のＩｄ−Ｖｇ特性結果を、図６０（Ｂ）に試料Ｄ２のＩｄ−Ｖｇ特性結果を、図６１（Ａ）に試料Ｄ３のＩｄ−Ｖｇ特性結果を、図６１（Ｂ）に試料Ｄ４のＩｄ−Ｖｇ特性結果を、それぞれ示す。なお、図６０（Ａ）（Ｂ）及び図６１（Ａ）（Ｂ）において、第１縦軸がＩｄ（Ａ）を、第２縦軸が電界効果移動度（μＦＥ（ｃｍ２／Ｖｓ））を、横軸がＶｇ（Ｖ）を、それぞれ表す。また、図６０（Ａ）（Ｂ）及び図６１（Ａ）（Ｂ）において、合計４つのトランジスタのＩｄ−Ｖｇ特性結果を、それぞれ重ねて示している。
【０６０９】
図６０（Ａ）（Ｂ）、及び図６１（Ａ）（Ｂ）に示すように、本実施例で作製した試料Ｄ１乃至試料Ｄ４は、良好な電気特性であることが示された。
【０６１０】
＜４−４．酸化物半導体膜の成膜条件によるＩｄの比較＞
次に、上記作製した試料Ｄ１乃至試料Ｄ４のトランジスタのオン電流（Ｉｄ）の比較を行った。Ｉｄの比較結果を図６２に示す。
【０６１１】
図６２に示すように、試料Ｄ３及び試料Ｄ４は、試料Ｄ１及び試料Ｄ２と比較すると、Ｉｄが高い。すなわち、特に試料Ｄ３及び試料Ｄ４は、オン電流が高いトランジスタである。また、試料Ｄ３と試料Ｄ４とを比較すると、トランジスタのＬ長が短い試料Ｄ３の方が、Ｉｄが高い。
【０６１２】
＜４−５．表示装置の表示例＞
次に、上記作製した試料Ｄ３及び試料Ｄ４に相当するトランジスタを用いた表示装置を作製し、当該表示装置の表示品位を確認した。本実施例で作製した表示装置の仕様を表２に示す。
【０６１３】
【表２】
2017112369.tif 000004
【０６１４】
表２に示す仕様の表示装置の表示例を図６３に示す。図６３に示すように、良好な表示品位であることが確認された。
【０６１５】
なお、本実施例に示す構成は、他の実施の形態または他の実施例に示す構成と適宜組み合わせて用いることができる。
【実施例５】
【０６１６】
本実施例においては、酸化物半導体膜が形成された試料（試料Ｅ１乃至試料Ｅ３）を作製し、当該試料の抵抗率を測定した。
【０６１７】
＜５−１．各試料の構造及び作製方法＞
まず、各試料の構造及び作製方法について、図６４（Ａ）乃至図６４（Ｄ）を用いて説明する。なお、図６４（Ａ）乃至図６４（Ｃ）は、本実施例の試料の作製方法を説明する断面図であり、図６４（Ｄ）は、本実施例の試料の構造を説明する断面図である。
【０６１８】
図６４（Ｄ）に示すように、本実施例で作製した試料Ｅ１乃至試料Ｅ３は、それぞれ、基板１１０２と、基板１１０２上の酸化物半導体膜１１０８と、を有する。
【０６１９】
［試料Ｅ１の作製方法］
まず、基板１１０２上に酸化物半導体膜１１０８を形成した（図６４（Ａ）参照）。
【０６２０】
基板１１０２としては、ガラス基板を用い、酸化物半導体膜１１０８としては、膜厚が４０ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物を、スパッタリング装置を用いて形成した。当該Ｉｎ−Ｇａ−Ｚｎ酸化物の成膜条件としては、基板温度を１７０℃とし、流量３５ｓｃｃｍのアルゴンガスと、流量１５ｓｃｃｍの酸素ガスとをチャンバー内に導入し、圧力を０．２Ｐａとし、スパッタリング装置内に設置された金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に１５００ＷのＡＣ電力を供給して成膜した。
【０６２１】
次に、酸化物半導体膜１１０８上に絶縁膜１１１０を形成した（図６４（Ｂ）参照）。
【０６２２】
絶縁膜１１１０としては、膜厚が１５０ｎｍの酸化窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。
【０６２３】
次に、熱処理を行った。当該熱処理としては、基板温度を３５０℃とし、窒素雰囲気下で１時間処理した。
【０６２４】
次に、絶縁膜１１１０上に酸化物半導体膜１１１２を形成した（図６４（Ｃ）参照）。
【０６２５】
酸化物半導体膜１１１２としては、２層の積層構造とした。１層目の酸化物半導体膜の成膜条件としては、基板温度を１７０℃として、流量２００ｓｃｃｍの酸素ガスをスパッタリング装置のチャンバー内に導入し、圧力を０．６Ｐａとし、スパッタリング装置内に設置された金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に、２５００Ｗの交流電力を印加することで、膜厚が１０ｎｍになるように形成した。２層目の酸化物半導体膜の成膜条件としては、基板温度を１７０℃として、流量１８０ｓｃｃｍのアルゴンガスと、流量２０ｓｃｃｍの酸素ガスとをスパッタリング装置のチャンバー内に導入し、圧力を０．６Ｐａとし、スパッタリング装置内に設置された金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に、２５００Ｗの交流電力を印加することで、膜厚が９０ｎｍになるように形成した。
【０６２６】
次に、酸化物半導体膜１１１２及び絶縁膜１１１０を除去し、酸化物半導体膜１１０８の表面を露出させた。
【０６２７】
以上の工程により、本実施例の試料Ｅ１を作製した。
【０６２８】
［試料Ｅ２の作製方法］
試料Ｅ２としては、先に説明した試料Ｅ１と以下の工程のみ異なり、それ以外の工程については、試料Ｅ１と同じ条件で形成した。
【０６２９】
試料Ｅ２は、酸化物半導体膜１１０８上に絶縁膜１１１０を形成する前にプラズマ処理を行った。当該プラズマ処理の条件としては、ＰＥＣＶＤ装置を用いて、基板温度を３５０℃として、流量１００ｓｃｃｍのアルゴンガスをチャンバー内に導入し、圧力を４０Ｐａとし、１０００ＷのＲＦ電力を印加した。
【０６３０】
［試料Ｅ３の作製方法］
試料Ｅ３としては、先に説明した試料Ｅ１と以下の工程のみ異なり、それ以外の工程については、試料Ｅ１と同じ条件で形成した。
【０６３１】
試料Ｅ３は、酸化物半導体膜１１０８上に絶縁膜１１１０を形成する前にプラズマ処理を行った。当該プラズマ処理の条件としては、ＰＥＣＶＤ装置を用いて、基板温度を３５０℃として、流量１００ｓｃｃｍのアルゴンガスと、流量１００ｓｃｃｍの窒素ガスとをチャンバー内に導入し、圧力を４０Ｐａとし、１０００ＷのＲＦ電力を印加した。
【０６３２】
＜５−２．各試料の抵抗率の測定結果＞
次に、上記作製した試料Ｅ１乃至試料Ｅ３の酸化物半導体膜の抵抗率を測定した。試料Ｅ１乃至試料Ｅ３の酸化物半導体膜の抵抗率の測定結果を図６５に示す。
【０６３３】
図６５に示す結果より、試料Ｅ１の酸化物半導体膜の抵抗率は概略０．０２Ωｃｍであり、試料Ｅ２の酸化物半導体膜の抵抗率は概略０．００１Ωｃｍであり、試料Ｅ３の酸化物半導体膜の抵抗率は概略０．００２Ωｃｍであった。
【０６３４】
このように、酸化物半導体膜の成膜後にプラズマ処理を行うことで、酸化物半導体膜の抵抗率を低くすることが確認できた。
【０６３５】
なお、本実施例に示す構成は、他の実施の形態または他の実施例と適宜組み合わせて用いることができる。
【実施例６】
【０６３６】
本実施例においては、本発明の一態様の酸化物半導体膜をチャネル領域に用いたトランジスタを作製し、当該トランジスタの電気特性の測定を行った。なお、本実施例においては、試料Ｆ１乃至試料Ｆ４を作製した。
【０６３７】
なお、試料Ｆ１及び試料Ｆ３は、チャネル長Ｌが２．０μｍ、チャネル幅Ｗが５０μｍのトランジスタとし、試料Ｆ２及び試料Ｆ４は、チャネル長Ｌが３．０μｍ、チャネル幅Ｗが５０μｍのトランジスタとした。
【０６３８】
また、試料Ｆ１乃至試料Ｆ４は、図１７（Ａ）（Ｂ）に示すトランジスタ１００Ｂに相当するトランジスタが基板上に、それぞれ２０個形成された試料である。なお、以下の説明においては、図１７（Ａ）（Ｂ）に示すトランジスタ１００Ｂが有する構成と同様の機能を有する構成については、同様の符号を用いて説明する。まず、試料Ｆ１の作製方法について、以下説明を行う。
【０６３９】
＜６−１．試料Ｆ１及び試料Ｆ２の作製方法＞
まず、基板１０２を準備した。基板１０２としては、ガラス基板を用いた。次に、基板１０２上に導電膜１０６を形成した。導電膜１０６としては、厚さ１０ｎｍのチタン膜と、厚さ１００ｎｍの銅膜とを、スパッタリング装置を用いて形成した。
【０６４０】
次に、基板１０２及び導電膜１０６上に絶縁膜１０４を形成した。なお、本実施例においては、絶縁膜１０４として、絶縁膜１０４＿１と、絶縁膜１０４＿２と、絶縁膜１０４＿３と、絶縁膜１０４＿４とを順に、ＰＥＣＶＤ装置を用いて、真空中で連続して形成した。なお、絶縁膜１０４＿１としては、厚さ５０ｎｍの窒化シリコン膜とした。また、絶縁膜１０４＿２としては、厚さ３００ｎｍの窒化シリコン膜とした。また、絶縁膜１０４＿３としては、厚さ５０ｎｍの窒化シリコン膜とした。また、絶縁膜１０４＿４としては、厚さ５０ｎｍの酸化窒化シリコン膜とした。
【０６４１】
次に、絶縁膜１０４上に酸化物半導体膜を形成し、当該酸化物半導体膜を島状に加工することで、酸化物半導体膜１０８を形成した。酸化物半導体膜１０８としては、厚さ４０ｎｍの酸化物半導体膜を形成した。
【０６４２】
酸化物半導体膜１０８の成膜条件としては、基板温度を１７０℃として、流量１４０ｓｃｃｍのアルゴンガスと、流量６０ｓｃｃｍの酸素ガスとをスパッタリング装置のチャンバー内に導入し、圧力を０．６Ｐａとし、インジウムと、ガリウムと、亜鉛とを有する金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に、２．５ｋＷの交流電力を印加することで形成した。なお、試料Ｆ１の酸素流量比は３０％である。
【０６４３】
また、酸化物半導体膜１０８の加工には、ウエットエッチング法を用いた。
【０６４４】
次に、絶縁膜１０４及び酸化物半導体膜１０８上に、後に絶縁膜１１０となる絶縁膜を形成した。当該絶縁膜としては、厚さ１５０ｎｍの酸化窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。
【０６４５】
次に、熱処理を行った。当該熱処理としては、窒素と酸素との混合ガス雰囲気下で、３５０℃  １時間の熱処理とした。
【０６４６】
次に、絶縁膜１０４及び絶縁膜１１０となる絶縁膜の所望の領域に開口部１４３を形成した。開口部１４３の形成方法としては、ドライエッチング法を用いた。
【０６４７】
次に、開口部１４３を覆うように絶縁膜上に厚さ１００ｎｍの酸化物半導体膜を形成し、当該酸化物半導体膜を島状に加工することで、導電膜１１２を形成した。また、導電膜１１２を形成後、続けて、導電膜１１２の下側に接する絶縁膜を加工することで、絶縁膜１１０を形成した。
【０６４８】
導電膜１１２としては、厚さ１００ｎｍの酸化物半導体膜を形成した。なお、当該酸化物半導体膜としては、２層の積層構造とした。１層目の酸化物半導体膜の成膜条件としては、基板温度を１７０℃として、流量２００ｓｃｃｍの酸素ガスをスパッタリング装置のチャンバー内に導入し、圧力を０．６Ｐａとし、インジウムと、ガリウムと、亜鉛とを有する金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に、２．５ｋＷの交流電力を印加することで、膜厚が１０ｎｍになるように形成した。２層目の酸化物半導体膜の成膜条件としては、基板温度を１７０℃として、流量１８０ｓｃｃｍのアルゴンガスと、流量２０ｓｃｃｍの酸素ガスとをスパッタリング装置のチャンバー内に導入し、圧力を０．６Ｐａとし、インジウムと、ガリウムと、亜鉛とを有する金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に、２．５ｋＷの交流電力を印加することで、膜厚が９０ｎｍになるように形成した。
【０６４９】
なお、導電膜１１２の加工には、ウエットエッチング法を用い、絶縁膜１１０の加工にはドライエッチング法を用いた。
【０６５０】
次に、絶縁膜１０４、酸化物半導体膜１０８、絶縁膜１１０、及び導電膜１１２上に絶縁膜１１６を形成した。絶縁膜１１６としては、厚さ１００ｎｍの窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。
【０６５１】
次に、絶縁膜１１６上に絶縁膜１１８を形成した。絶縁膜１１８としては、厚さ３００ｎｍの酸化窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。
【０６５２】
次に、絶縁膜１１８上にマスクを形成し、当該マスクを用いて、絶縁膜１１６、１１８に開口部１４１ａ、１４１ｂを形成した。なお、開口部１４１ａ、１４１ｂの加工にはドライエッチング装置を用いた。
【０６５３】
次に、絶縁膜１１８上に開口部１４１ａ、１４１ｂを充填するように、導電膜を形成し、当該導電膜を島状に加工することで、導電膜１２０ａ、１２０ｂを形成した。
【０６５４】
導電膜１２０ａ、１２０ｂとしては、厚さ１０ｎｍのチタン膜と、厚さ１００ｎｍの銅膜とを、スパッタリング装置を用いて、それぞれ形成した。
【０６５５】
次に、絶縁膜１１８、及び導電膜１２０ａ、１２０ｂ上に絶縁膜１２２を形成した。絶縁膜１２２としては、厚さ１．５μｍのアクリル系の感光性樹脂を用いた。
【０６５６】
以上の工程により、図１７（Ａ）（Ｂ）に示すトランジスタ１００Ｂに相当するトランジスタを作製した。
【０６５７】
なお、試料Ｆ１と試料Ｆ２とは、トランジスタのサイズが異なるのみで、作製方法は同じである。
【０６５８】
＜６−２．試料Ｆ３及び試料Ｆ４の作製方法＞
試料Ｆ３及び試料Ｆ４としては、先に説明した試料Ｆ１及び試料Ｆ２と以下の工程のみ異なり、それ以外の工程については、試料Ｆ１及び試料Ｆ２と同じ条件で形成した。
【０６５９】
試料Ｆ３及び試料Ｆ４としては、絶縁膜１１６の形成前に、絶縁膜１０４、酸化物半導体膜１０８、絶縁膜１１０、及び導電膜１１２にプラズマ処理を行った。当該プラズマ処理の条件としては、ＰＥＣＶＤ装置を用いて、基板温度を２２０℃として、流量１００ｓｃｃｍのアルゴンガスをチャンバー内に導入し、圧力を４０Ｐａとし、１０００ＷのＲＦ電力を印加した。
【０６６０】
なお、試料Ｆ３と試料Ｆ４とは、トランジスタのサイズが異なるのみで、作製方法は同じである。
【０６６１】
＜６−３．トランジスタのＩｄ−Ｖｇ特性＞
次に、上記作製した試料Ｆ１乃至試料Ｆ４のトランジスタのＩｄ−Ｖｇ特性を測定した。
【０６６２】
なお、トランジスタのＩｄ−Ｖｇ特性の測定条件としては、実施例２と同じとした。
【０６６３】
図６６（Ａ）に試料Ｆ１のＩｄ−Ｖｇ特性結果を、図６６（Ｂ）に試料Ｆ２のＩｄ−Ｖｇ特性結果を、図６７（Ａ）に試料Ｆ３のＩｄ−Ｖｇ特性結果を、図６７（Ｂ）に試料Ｆ４のＩｄ−Ｖｇ特性結果を、それぞれ示す。なお、図６６（Ａ）（Ｂ）及び図６７（Ａ）（Ｂ）において、縦軸がＩｄ（Ａ）を、横軸がＶｇ（Ｖ）を、それぞれ表す。また、図６６（Ａ）（Ｂ）及び図６７（Ａ）（Ｂ）において、合計２０個のトランジスタのＩｄ−Ｖｇ特性結果を、それぞれ重ねて示している。
【０６６４】
図６６（Ａ）（Ｂ）及び図６７（Ａ）（Ｂ）に示すように、試料Ｆ１及び試料Ｆ２と、試料Ｆ３及び試料Ｆ４とを比較した場合、試料Ｆ３と試料Ｆ４の方が、２０個のトランジスタでバラツキが少なく電気特性が良好である。これは、酸化物半導体膜１０８上から実施したプラズマ処理により、酸化物半導体膜１０８中に形成されるソース領域、及びドレイン領域の抵抗が低抵抗化したことに起因すると示唆される。酸化物半導体膜上からプラズマ処理を行うことで、酸化物半導体膜の抵抗が低下する現象については、実施例５で説明した通りである。
【０６６５】
なお、本実施例に示す構成は、他の実施の形態に示す構成、または他の実施例に示す構成と適宜組み合わせて用いることができる。
【実施例７】
【０６６６】
本実施例においては、本発明の一態様の酸化物半導体膜をチャネル領域に用いたトランジスタを作製し、当該トランジスタの電気特性の測定を行った。なお、本実施例においては、試料Ｇ１及び試料Ｇ２を作製した。
【０６６７】
なお、試料Ｇ１は、チャネル長Ｌが２．０μｍ、チャネル幅Ｗが５０μｍのトランジスタとし、試料Ｇ２は、チャネル長Ｌが３．０μｍ、チャネル幅Ｗが５０μｍのトランジスタとした。
【０６６８】
また、試料Ｇ１及び試料Ｇ２は、図１７（Ａ）（Ｂ）に示すトランジスタ１００Ｂに相当するトランジスタが基板上に、それぞれ２０個形成された試料である。なお、以下の説明においては、図１７（Ａ）（Ｂ）に示すトランジスタ１００Ｂが有する構成と同様の機能を有する構成については、同様の符号を用いて説明する。まず、試料Ｇ１の作製方法について、以下説明を行う。
【０６６９】
＜７−１．試料Ｇ１及び試料Ｇ２の作製方法＞
まず、基板１０２を準備した。基板１０２としては、ガラス基板を用いた。次に、基板１０２上に導電膜１０６を形成した。導電膜１０６としては、厚さ１０ｎｍのチタン膜と、厚さ１００ｎｍの銅膜とを、スパッタリング装置を用いて形成した。
【０６７０】
次に、基板１０２及び導電膜１０６上に絶縁膜１０４を形成した。なお、本実施例においては、絶縁膜１０４として、絶縁膜１０４＿１と、絶縁膜１０４＿２と、絶縁膜１０４＿３と、絶縁膜１０４＿４とを順に、ＰＥＣＶＤ装置を用いて、真空中で連続して形成した。なお、絶縁膜１０４＿１としては、厚さ５０ｎｍの窒化シリコン膜とした。また、絶縁膜１０４＿２としては、厚さ３００ｎｍの窒化シリコン膜とした。また、絶縁膜１０４＿３としては、厚さ５０ｎｍの窒化シリコン膜とした。また、絶縁膜１０４＿４としては、厚さ５０ｎｍの酸化窒化シリコン膜とした。
【０６７１】
次に、絶縁膜１０４上に酸化物半導体膜を形成し、当該酸化物半導体膜を島状に加工することで、酸化物半導体膜１０８を形成した。酸化物半導体膜１０８としては、厚さ４０ｎｍの酸化物半導体膜を形成した。
【０６７２】
酸化物半導体膜１０８の成膜条件としては、基板温度を１７０℃として、流量１４０ｓｃｃｍのアルゴンガスと、流量６０ｓｃｃｍの酸素ガスとをスパッタリング装置のチャンバー内に導入し、圧力を０．６Ｐａとし、インジウムと、ガリウムと、亜鉛とを有する金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に、２．５ｋＷの交流電力を印加することで形成した。なお、試料Ｇ１及び試料Ｇ２の酸素流量比は３０％である。
【０６７３】
また、酸化物半導体膜１０８の加工には、ウエットエッチング法を用いた。
【０６７４】
次に、絶縁膜１０４及び酸化物半導体膜１０８上に、後に絶縁膜１１０となる絶縁膜を形成した。当該絶縁膜としては、厚さ５０ｎｍの酸化窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。
【０６７５】
次に、熱処理を行った。当該熱処理としては、窒素ガス雰囲気下で、３５０℃  １時間の熱処理とした。
【０６７６】
次に、絶縁膜１０４及び絶縁膜１１０となる絶縁膜の所望の領域に開口部１４３を形成した。開口部１４３の形成方法としては、ドライエッチング法を用いた。
【０６７７】
次に、開口部１４３を覆うように、絶縁膜上に厚さ１００ｎｍの酸化物半導体膜を形成し、当該酸化物半導体膜を島状に加工することで、導電膜１１２を形成した。また、導電膜１１２を形成後、続けて、導電膜１１２の下側に接する絶縁膜を加工することで、絶縁膜１１０を形成した。
【０６７８】
導電膜１１２としては、厚さ１００ｎｍの酸化物半導体膜を形成した。なお、当該酸化物半導体膜としては、２層の積層構造とした。１層目の酸化物半導体膜の成膜条件としては、基板温度を１７０℃として、流量２００ｓｃｃｍの酸素ガスをスパッタリング装置のチャンバー内に導入し、圧力を０．６Ｐａとし、インジウムと、ガリウムと、亜鉛とを有する金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に、２．５ｋＷの交流電力を印加することで、膜厚が１０ｎｍになるように形成した。２層目の酸化物半導体膜の成膜条件としては、基板温度を１７０℃として、流量１８０ｓｃｃｍのアルゴンガスと、流量２０ｓｃｃｍの酸素ガスとをスパッタリング装置のチャンバー内に導入し、圧力を０．６Ｐａとし、インジウムと、ガリウムと、亜鉛とを有する金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に、２．５ｋＷの交流電力を印加することで、膜厚が９０ｎｍになるように形成した。
【０６７９】
なお、導電膜１１２の加工には、ウエットエッチング法を用い、絶縁膜１１０の加工にはドライエッチング法を用いた。
【０６８０】
次に、絶縁膜１０４、酸化物半導体膜１０８、絶縁膜１１０、及び導電膜１１２にプラズマ処理を行った。当該プラズマ処理の条件としては、ＰＥＣＶＤ装置を用いて、基板温度を２２０℃として、流量１００ｓｃｃｍのアルゴンガスと、流量１０００ｓｃｃｍの窒素ガスとをチャンバー内に導入し、圧力を４０Ｐａとし、１０００ＷのＲＦ電力を印加した。
【０６８１】
次に、絶縁膜１０４、酸化物半導体膜１０８、絶縁膜１１０、及び導電膜１１２上に絶縁膜１１６を形成した。絶縁膜１１６としては、厚さ１００ｎｍの窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。なお、上記プラズマ処理と、絶縁膜１１６との形成とは、同じＰＥＣＶＤ装置を用い、真空中で連続して行った。
【０６８２】
次に、絶縁膜１１６上に絶縁膜１１８を形成した。絶縁膜１１８としては、厚さ３００ｎｍの酸化窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。
【０６８３】
次に、絶縁膜１１８上にマスクを形成し、当該マスクを用いて、絶縁膜１１６、１１８に開口部１４１ａ、１４１ｂを形成した。なお、開口部１４１ａ、１４１ｂの加工にはドライエッチング装置を用いた。
【０６８４】
次に、絶縁膜１１８上に開口部１４１ａ、１４１ｂを充填するように、導電膜を形成し、当該導電膜を島状に加工することで、導電膜１２０ａ、１２０ｂを形成した。
【０６８５】
導電膜１２０ａ、１２０ｂとしては、厚さ１０ｎｍのチタン膜と、厚さ１００ｎｍの銅膜とを、スパッタリング装置を用いて、それぞれ形成した。
【０６８６】
次に、絶縁膜１１８、及び導電膜１２０ａ、１２０ｂ上に絶縁膜１２２を形成した。絶縁膜１２２としては、厚さ１．５μｍのアクリル系の感光性樹脂を用いた。
【０６８７】
以上の工程により、図１７（Ａ）（Ｂ）に示すトランジスタ１００Ｂに相当するトランジスタを作製した。
【０６８８】
なお、試料Ｇ１と試料Ｇ２とは、トランジスタのサイズが異なるのみで、作製方法は同じである。
【０６８９】
＜７−２．トランジスタのＩｄ−Ｖｇ特性＞
次に、上記作製した試料Ｇ１及び試料Ｇ２のトランジスタのＩｄ−Ｖｇ特性を測定した。
【０６９０】
なお、トランジスタのＩｄ−Ｖｇ特性の測定条件としては、実施例２と同じとした。
【０６９１】
図６８（Ａ）に試料Ｇ１のＩｄ−Ｖｇ特性結果を、図６８（Ｂ）に試料Ｇ２のＩｄ−Ｖｇ特性結果を、それぞれ示す。なお、図６８（Ａ）（Ｂ）において、縦軸がＩｄ（Ａ）を、横軸がＶｇ（Ｖ）を、それぞれ表す。また、図６８（Ａ）（Ｂ）において、合計２０個のトランジスタのＩｄ−Ｖｇ特性結果を、それぞれ重ねて示している。
【０６９２】
図６８（Ａ）（Ｂ）に示すように、試料Ｇ１及び試料Ｇ２は、良好な電気特性であった。
【０６９３】
＜７−３．トランジスタのＩｄ／Ｗ−Ｖｄ特性＞
次に、上記作製した試料Ｇ１及び試料Ｇ２のトランジスタのＩｄ／Ｗ−Ｖｄ特性を測定した。なお、Ｉｄ／Ｗ−Ｖｄ特性の測定としては、試料Ｇ１及び試料Ｇ２に形成された任意の１個のトランジスタを測定した。
【０６９４】
なお、試料Ｇ１のトランジスタのＩｄ／Ｗ−Ｖｄ特性の測定条件としては、Ｖｇ及びＶｂｇを４．５Ｖとし、Ｖｓを０Ｖ（ｃｏｍｍ）とし、Ｖｄを、０Ｖから１２Ｖまで０．２５Ｖ間隔で印加した。また、試料Ｇ２のトランジスタのＩｄ／Ｗ−Ｖｄ特性の測定条件としては、Ｖｇ及びＶｂｇを４．０５Ｖとし、Ｖｓを０Ｖ（ｃｏｍｍ）とし、Ｖｄを、０Ｖから１２Ｖまで０．２５Ｖ間隔で印加した。
【０６９５】
図６９（Ａ）に試料Ｇ１のＩｄ／Ｗ−Ｖｄ特性結果を、図６９（Ｂ）に試料Ｇ２のＩｄ／Ｗ−Ｖｄ特性結果を、それぞれ示す。なお、図６９（Ａ）（Ｂ）において、縦軸がＩｄ／Ｗ（Ａ／μｍ）を、横軸がＶｄ（Ｖ）を、それぞれ表す。なお、縦軸のＩｄ／Ｗ（Ａ／μｍ）は、トランジスタに流れるドレイン電流を、トランジスタのチャネル幅で除した値である。
【０６９６】
図６９（Ａ）（Ｂ）に示すように、試料Ｇ１及び試料Ｇ２は、Ｉｄ／Ｗ−Ｖｄ特性における飽和性が高い、すなわち高い定電流性を有する。このようなトランジスタは、例えば、有機ＥＬ表示装置などの駆動用ＦＥＴに好適に用いることができる。
【０６９７】
＜７−４．トランジスタの断面観察＞
次に、試料Ｇ１に形成された任意の一つのトランジスタのチャネル長方向におけるゲート端の断面観察を行った。なお、断面観察は、走査型透過電子顕微鏡（ＳＴＥＭ：Ｓｃａｎｎｉｎｇ  Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）により行った。図７０に試料Ｇ１の断面ＳＴＥＭ観察結果を示す。
【０６９８】
なお、図７０において、Ｓ／Ｄ  ｒｅｇｉｏｎがソース領域及びドレイン領域を、それぞれ表す。図７０に示すように、本発明の一態様のトランジスタは、良好な断面形状を有する。
【０６９９】
なお、本実施例に示す構成は、他の実施の形態に示す構成、または他の実施例に示す構成と適宜組み合わせて用いることができる。
【実施例８】
【０７００】
本実施例においては、本発明の一態様の酸化物半導体膜をチャネル領域に用いたトランジスタを作製し、当該トランジスタの電気特性の測定を行った。なお、本実施例においては、試料Ｈ１を作製した。
【０７０１】
なお、試料Ｈ１は、チャネル長Ｌが０．７５μｍ、チャネル幅Ｗが３μｍのトランジスタとした。
【０７０２】
また、試料Ｈ１は、図１７（Ａ）（Ｂ）に示すトランジスタ１００Ｂに相当するトランジスタが基板上に、１個形成された試料である。なお、以下の説明においては、図１７（Ａ）（Ｂ）に示すトランジスタ１００Ｂが有する構成と同様の機能を有する構成については、同様の符号を用いて説明する。
【０７０３】
＜８−１．試料Ｈ１の作製方法＞
まず、基板１０２を準備した。基板１０２としては、ガラス基板を用いた。次に、基板１０２上に導電膜１０６を形成した。導電膜１０６としては、厚さ１０ｎｍのチタン膜と、厚さ１００ｎｍの銅膜とを、スパッタリング装置を用いて形成した。
【０７０４】
次に、基板１０２及び導電膜１０６上に絶縁膜１０４を形成した。なお、本実施例においては、絶縁膜１０４として、絶縁膜１０４＿１と、絶縁膜１０４＿２と、絶縁膜１０４＿３と、絶縁膜１０４＿４とを順に、ＰＥＣＶＤ装置を用いて、真空中で連続して形成した。なお、絶縁膜１０４＿１としては、厚さ５０ｎｍの窒化シリコン膜とした。また、絶縁膜１０４＿２としては、厚さ３００ｎｍの窒化シリコン膜とした。また、絶縁膜１０４＿３としては、厚さ５０ｎｍの窒化シリコン膜とした。また、絶縁膜１０４＿４としては、厚さ５０ｎｍの酸化窒化シリコン膜とした。
【０７０５】
次に、絶縁膜１０４上に酸化物半導体膜を形成し、当該酸化物半導体膜を島状に加工することで、酸化物半導体膜１０８を形成した。酸化物半導体膜１０８としては、厚さ４０ｎｍの酸化物半導体膜を形成した。
【０７０６】
酸化物半導体膜１０８の成膜条件としては、基板温度を１７０℃として、流量１４０ｓｃｃｍのアルゴンガスと、流量６０ｓｃｃｍの酸素ガスとをスパッタリング装置のチャンバー内に導入し、圧力を０．６Ｐａとし、インジウムと、ガリウムと、亜鉛とを有する金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に、２．５ｋＷの交流電力を印加することで形成した。なお、試料Ｈ１の酸素流量比は３０％である。
【０７０７】
また、酸化物半導体膜１０８の加工には、ウエットエッチング法を用いた。
【０７０８】
次に、絶縁膜１０４及び酸化物半導体膜１０８上に、後に絶縁膜１１０となる絶縁膜を形成した。当該絶縁膜としては、厚さ５０ｎｍの酸化窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。
【０７０９】
次に、熱処理を行った。当該熱処理としては、窒素ガス雰囲気下で、３５０℃  １時間の熱処理とした。
【０７１０】
次に、絶縁膜１０４及び絶縁膜１１０となる絶縁膜の所望の領域に開口部１４３を形成した。開口部１４３の形成方法としては、ドライエッチング法を用いた。
【０７１１】
次に、開口部１４３を覆うように絶縁膜上に厚さ１００ｎｍの酸化物半導体膜を形成し、当該酸化物半導体膜を島状に加工することで、導電膜１１２を形成した。また、導電膜１１２を形成後、続けて、導電膜１１２の下側に接する絶縁膜を加工することで、絶縁膜１１０を形成した。
【０７１２】
導電膜１１２としては、厚さ１００ｎｍの酸化物半導体膜を形成した。なお、当該酸化物半導体膜としては、２層の積層構造とした。１層目の酸化物半導体膜の成膜条件としては、基板温度を１７０℃として、流量２００ｓｃｃｍの酸素ガスをスパッタリング装置のチャンバー内に導入し、圧力を０．６Ｐａとし、インジウムと、ガリウムと、亜鉛とを有する金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に、２．５ｋＷの交流電力を印加することで、膜厚が１０ｎｍになるように形成した。２層目の酸化物半導体膜の成膜条件としては、基板温度を１７０℃として、流量１８０ｓｃｃｍのアルゴンガスと、流量２０ｓｃｃｍの酸素ガスとをスパッタリング装置のチャンバー内に導入し、圧力を０．６Ｐａとし、インジウムと、ガリウムと、亜鉛とを有する金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に、２．５ｋＷの交流電力を印加することで、膜厚が９０ｎｍになるように形成した。
【０７１３】
なお、導電膜１１２の加工には、ウエットエッチング法を用い、絶縁膜１１０の加工にはドライエッチング法を用いた。
【０７１４】
次に、絶縁膜１０４、酸化物半導体膜１０８、絶縁膜１１０、及び導電膜１１２にプラズマ処理を行った。当該プラズマ処理の条件としては、ＰＥＣＶＤ装置を用いて、基板温度を２２０℃として、流量１００ｓｃｃｍのアルゴンガスと、流量１０００ｓｃｃｍの窒素ガスとをチャンバー内に導入し、圧力を４０Ｐａとし、１０００ＷのＲＦ電力を印加した。
【０７１５】
次に、絶縁膜１０４、酸化物半導体膜１０８、絶縁膜１１０、及び導電膜１１２上に絶縁膜１１６を形成した。絶縁膜１１６としては、厚さ１００ｎｍの窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。なお、上記プラズマ処理と、絶縁膜１１６との形成とは、同じＰＥＣＶＤ装置を用い、真空中で連続して行った。
【０７１６】
次に、絶縁膜１１６上に絶縁膜１１８を形成した。絶縁膜１１８としては、厚さ３００ｎｍの酸化窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。
【０７１７】
次に、絶縁膜１１８上にマスクを形成し、当該マスクを用いて、絶縁膜１１６、１１８に開口部１４１ａ、１４１ｂを形成した。なお、開口部１４１ａ、１４１ｂの加工にはドライエッチング装置を用いた。
【０７１８】
次に、絶縁膜１１８上に開口部１４１ａ、１４１ｂを充填するように、導電膜を形成し、当該導電膜を島状に加工することで、導電膜１２０ａ、１２０ｂを形成した。
【０７１９】
導電膜１２０ａ、１２０ｂとしては、厚さ１０ｎｍのチタン膜と、厚さ１００ｎｍの銅膜とを、スパッタリング装置を用いて、それぞれ形成した。
【０７２０】
次に、絶縁膜１１８、及び導電膜１２０ａ、１２０ｂ上に絶縁膜１２２を形成した。絶縁膜１２２としては、厚さ１．５μｍのアクリル系の感光性樹脂を用いた。
【０７２１】
以上の工程により、図１７（Ａ）（Ｂ）に示すトランジスタ１００Ｂに相当するトランジスタを作製した。
【０７２２】
＜８−２．トランジスタのＩｄ−Ｖｇ特性＞
次に、上記作製した試料Ｈ１のトランジスタのＩｄ−Ｖｇ特性を測定した。
【０７２３】
なお、トランジスタのＩｄ−Ｖｇ特性の測定条件としては、実施例２と同じとした。ただし、Ｖｇ及びＶｂｇに印加する電圧を、−１０Ｖから＋１０Ｖまでの範囲とした。
【０７２４】
図７１に試料Ｈ１のＩｄ−Ｖｇ特性結果を示す。なお、図７１において、縦軸がＩｄ（Ａ）を、横軸がＶｇ（Ｖ）を、それぞれ表す。
【０７２５】
図７１に示すように、試料Ｈ１は、良好な電気特性であった。
【０７２６】
＜８−３．トランジスタの断面観察＞
次に、試料Ｈ１に形成されたトランジスタのチャネル長方向における断面観察を行った。なお、断面観察は、ＳＴＥＭにより行った。図７２に試料Ｈ１の断面ＳＴＥＭ観察結果を示す。
【０７２７】
図７２に示すように、本発明の一態様のトランジスタは、Ｌ長が０．７５μｍと短いトランジスタのサイズにおいても良好な断面形状を有する。
【０７２８】
なお、本実施例に示す構成は、他の実施の形態に示す構成、または他の実施例に示す構成と適宜組み合わせて用いることができる。
【符号の説明】
【０７２９】
１００    トランジスタ
１００Ａ    トランジスタ
１００Ｂ    トランジスタ
１００Ｃ    トランジスタ
１００Ｄ    トランジスタ
１００Ｅ    トランジスタ
１００Ｆ    トランジスタ
１００Ｇ    トランジスタ
１００Ｈ    トランジスタ
１００Ｊ    トランジスタ
１００Ｋ    トランジスタ
１０２    基板
１０４    絶縁膜
１０４＿１    絶縁膜
１０４＿２    絶縁膜
１０４＿３    絶縁膜
１０４＿４    絶縁膜
１０６    導電膜
１０８    酸化物半導体膜
１０８＿１    酸化物半導体膜
１０８＿２    酸化物半導体膜
１０８＿３    酸化物半導体膜
１０８ｄ    ドレイン領域
１０８ｆ    領域
１０８ｉ    チャネル領域
１０８ｓ    ソース領域
１１０    絶縁膜
１１２    導電膜
１１２＿１    導電膜
１１２＿２    導電膜
１１４    絶縁膜
１１６    絶縁膜
１１８    絶縁膜
１２０ａ    導電膜
１２０ｂ    導電膜
１２２    絶縁膜
１４１ａ    開口部
１４１ｂ    開口部
１４３    開口部
３００Ａ    トランジスタ
３００Ｂ    トランジスタ
３００Ｃ    トランジスタ
３００Ｄ    トランジスタ
３００Ｅ    トランジスタ
３００Ｆ    トランジスタ
３００Ｇ    トランジスタ
３０２    基板
３０４    導電膜
３０６    絶縁膜
３０７    絶縁膜
３０８    酸化物半導体膜
３０８＿１    酸化物半導体膜
３０８＿２    酸化物半導体膜
３０８＿３    酸化物半導体膜
３１２ａ    導電膜
３１２ｂ    導電膜
３１２ｃ    導電膜
３１４    絶縁膜
３１６    絶縁膜
３１８    絶縁膜
３２０ａ    導電膜
３２０ｂ    導電膜
３４１ａ    開口部
３４１ｂ    開口部
３４２ａ    開口部
３４２ｂ    開口部
３４２ｃ    開口部
３５１    開口部
３５２ａ    開口部
３５２ｂ    開口部
５０１    画素回路
５０２    画素部
５０４    駆動回路部
５０４ａ    ゲートドライバ
５０４ｂ    ソースドライバ
５０６    保護回路
５０７    端子部
５５０    トランジスタ
５５２    トランジスタ
５５４    トランジスタ
５６０    容量素子
５６２    容量素子
５７０    液晶素子
５７２    発光素子
６０２    基板
６０４ａ    導電膜
６０４ｂ    導電膜
６０６    絶縁膜
６０７    絶縁膜
６０９    酸化物半導体膜
６１２ｄ    導電膜
６１２ｅ    導電膜
６１８    絶縁膜
６４４ａ    開口部
６４４ｂ    開口部
６４６ａ    開口部
６４６ｂ    開口部
６５０    評価用サンプル
７００    表示装置
７０１    基板
７０２    画素部
７０４    ソースドライバ回路部
７０５    基板
７０６    ゲートドライバ回路部
７０８    ＦＰＣ端子部
７１０    信号線
７１１    配線部
７１２    シール材
７１６    ＦＰＣ
７３０    絶縁膜
７３２    封止膜
７３４    絶縁膜
７３６    着色膜
７３８    遮光膜
７５０    トランジスタ
７５２    トランジスタ
７６０    接続電極
７７０    平坦化絶縁膜
７７２    導電膜
７７３    絶縁膜
７７４    導電膜
７７５    液晶素子
７７６    液晶層
７７８    構造体
７８０    異方性導電膜
７８２    発光素子
７８６    ＥＬ層
７８８    導電膜
７９０    容量素子
７９１    タッチパネル
７９２    絶縁膜
７９３    電極
７９４    電極
７９５    絶縁膜
７９６    電極
７９７    絶縁膜
８００    インバータ
８１０    ＯＳトランジスタ
８２０    ＯＳトランジスタ
８３１    信号波形
８３２    信号波形
８４０    破線
８４１    実線
８５０    ＯＳトランジスタ
８６０    ＣＭＯＳインバータ
９００    半導体装置
９０１    電源回路
９０２    回路
９０３    電圧生成回路
９０３Ａ    電圧生成回路
９０３Ｂ    電圧生成回路
９０３Ｃ    電圧生成回路
９０４    回路
９０５    電圧生成回路
９０６    回路
９１１    トランジスタ
９１２    トランジスタ
９１２Ａ    トランジスタ
９１２Ｂ    トランジスタ
９２１    制御回路
９２２    トランジスタ
１１０２    基板
１１０８    酸化物半導体膜
１１１０    絶縁膜
１１１２    酸化物半導体膜
７０００    表示モジュール
７００１    上部カバー
７００２    下部カバー
７００３    ＦＰＣ
７００４    タッチパネル
７００５    ＦＰＣ
７００６    表示パネル
７００７    バックライト
７００８    光源
７００９    フレーム
７０１０    プリント基板
７０１１    バッテリ
８０００    カメラ
８００１    筐体
８００２    表示部
８００３    操作ボタン
８００４    シャッターボタン
８００６    レンズ
８１００    ファインダー
８１０１    筐体
８１０２    表示部
８１０３    ボタン
８２００    ヘッドマウントディスプレイ
８２０１    装着部
８２０２    レンズ
８２０３    本体
８２０４    表示部
８２０５    ケーブル
８２０６    バッテリ
８３００    ヘッドマウントディスプレイ
８３０１    筐体
８３０２    表示部
８３０４    固定具
８３０５    レンズ
９０００    筐体
９００１    表示部
９００３    スピーカ
９００５    操作キー
９００６    接続端子
９００７    センサ
９００８    マイクロフォン
９０５０    操作ボタン
９０５１    情報
９０５２    情報
９０５３    情報
９０５４    情報
９０５５    ヒンジ
９１００    テレビジョン装置
９１０１    携帯情報端末
９１０２    携帯情報端末
９２００    携帯情報端末
９２０１    携帯情報端末
９５００    表示装置
９５０１    表示パネル
９５０２    表示領域
９５０３    領域
９５１１    軸部
９５１２    軸受部
【図１】
2017112369.tif 000005
【図２】
2017112369.tif 000006
【図３】
2017112369.tif 000007
【図４】
2017112369.tif 000008
【図５】
2017112369.tif 000009
【図６】
2017112369.tif 000010
【図７】
2017112369.tif 000011
【図８】
2017112369.tif 000012
【図９】
2017112369.tif 000013
【図１０】
2017112369.tif 000014
【図１１】
2017112369.tif 000015
【図１２】
2017112369.tif 000016
【図１３】
2017112369.tif 000017
【図１４】
2017112369.tif 000018
【図１５】
2017112369.tif 000019
【図１６】
2017112369.tif 000020
【図１７】
2017112369.tif 000021
【図１８】
2017112369.tif 000022
【図１９】
2017112369.tif 000023
【図２０】
2017112369.tif 000024
【図２１】
2017112369.tif 000025
【図２２】
2017112369.tif 000026
【図２３】
2017112369.tif 000027
【図２４】
2017112369.tif 000028
【図２５】
2017112369.tif 000029
【図２６】
2017112369.tif 000030
【図２７】
2017112369.tif 000031
【図２８】
2017112369.tif 000032
【図２９】
2017112369.tif 000033
【図３０】
2017112369.tif 000034
【図３１】
2017112369.tif 000035
【図３２】
2017112369.tif 000036
【図３３】
2017112369.tif 000037
【図３４】
2017112369.tif 000038
【図３５】
2017112369.tif 000039
【図３６】
2017112369.tif 000040
【図３７】
2017112369.tif 000041
【図３８】
2017112369.tif 000042
【図３９】
2017112369.tif 000043
【図４０】
2017112369.tif 000044
【図４１】
2017112369.tif 000045
【図４２】
2017112369.tif 000046
【図４３】
2017112369.tif 000047
【図４４】
2017112369.tif 000048
【図４５】
2017112369.tif 000049
【図４６】
2017112369.tif 000050
【図４７】
2017112369.tif 000051
【図４８】
2017112369.tif 000052
【図４９】
2017112369.tif 000053
【図５０】
2017112369.tif 000054
【図５１】
2017112369.tif 000055
【図５２】
2017112369.tif 000056
【図５３】
2017112369.tif 000057
【図５４】
2017112369.tif 000058
【図５５】
2017112369.tif 000059
【図５６】
2017112369.tif 000060
【図５７】
2017112369.tif 000061
【図５８】
2017112369.tif 000062
【図５９】
2017112369.tif 000063
【図６０】
2017112369.tif 000064
【図６１】
2017112369.tif 000065
【図６２】
2017112369.tif 000066
【図６３】
2017112369.tif 000067
【図６４】
2017112369.tif 000068
【図６５】
2017112369.tif 000069
【図６６】
2017112369.tif 000070
【図６７】
2017112369.tif 000071
【図６８】
2017112369.tif 000072
【図６９】
2017112369.tif 000073
【図７０】
2017112369.tif 000074
【図７１】
2017112369.tif 000075
【図７２】
2017112369.tif 000076