(57)【要約】【課題】インバータの複数相分のフェイル信号を個別の信号線で伝達する場合に比べてコスト及び基板サイズの増大を抑制しつつ、的確にどこで異常が生じたかを検出する。【解決手段】インバータの複数のスイッチング素子毎に設けられ、スイッチング素子の異常を検出した場合に、フェイル信号及び複数のスイッチング素子毎に割り当てられた異なる周波数のパルス信号を共通する１つのフェイル信号線１００に出力する複数のＩＧＢＴ駆動回路１０１〜１０６と、フェイル信号線１００を介してフェイル信号及びパルス信号を受信し、複数のスイッチング素子のうちどのスイッチング素子に異常が生じたかを検出する制御装置５０を備える。制御装置５０のＭＧマイコン２００は、特定した異常相に応じた待避走行を実行する。【選択図】図２
2017112786.tif 000002
【特許請求の範囲】
【請求項１】
インバータの複数のスイッチング素子毎に設けられ、スイッチング素子の異常を検出した場合に、フェイル信号及び複数のスイッチング素子毎に割り当てられた異なる周波数のパルス信号を共通する１つの通信線に出力する複数の駆動回路と、
複数のスイッチング素子で共通する１つの通信線を介してフェイル信号及びパルス信号を受信し、複数のスイッチング素子のうちどのスイッチング素子に異常が生じたかを検出する制御装置と、
を備えるインバータの異常検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インバータの異常検出装置に関する。
【背景技術】
【０００２】
従来から、ハイブリッド車両等において、モータジェネレータが正常に駆動できなくなる所定の状態となった場合に、コンバータ及びインバータをゲート遮断し、エンジンの駆動によりモータジェネレータで発生した逆起電力を用いて待避走行を行う技術が提案されている。
【０００３】
特許文献１には、待避走行を行う場合に、モータジェネレータの逆起電力を推定し、推定された逆起電力に基づいてモータジェネレータのトルク指令値を決定することが記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１４−１８４８８０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、インバータの異常を検出する場合、複数相分のフェイル信号を出力するフォトカプラを互いに直列に接続してマイコンに伝達する構成が考えられるが、かかる構成では異常の有無だけをマイコンに伝達するだけで、複数相のどの相で（Ｕ相、Ｖ相、Ｗ相それぞれ上下２相が存在する６相構成では、６相のうちのどの相で）異常が生じたか不明であり、待避走行への移行モードが制限されてしまう。
【０００６】
他方、複数相分のフェイル信号を個別の信号線でマイコンに伝達する構成とすると、マイコン等の制御回路の入力ピン数、内部回路が増大しコスト増大を招くのみならず、基板サイズの増大により車両搭載が困難となる。さらに、異常の有無を伝達するフェイル信号とは別に、異常が生じた相や異常の原因を伝達する信号線を設置してマイコン等に伝達する構成では、専用の比較的高額なフォトカプラや通信回路モジュールが必要となり、同様にコスト増大及び基板サイズ増大を招く。
【０００７】
本発明は、かかる従来技術の課題に鑑みてなされたものであり、その目的は、複数相分のフェイル信号を個別の信号線で伝達する構成や、異常が生じた相や異常の原因を伝達する信号線を別個に設置する場合に比べてコスト及び基板サイズの増大を抑制しつつ、的確にどこで異常が生じたかを検出し、もって適切な待避走行に移行し得る装置を提供することにある。  
【課題を解決するための手段】
【０００８】
本発明のインバータの異常検出装置は、インバータの複数のスイッチング素子毎に設けられ、スイッチング素子の異常を検出した場合に、フェイル信号及び複数のスイッチング素子毎に割り当てられた異なる周波数のパルス信号を共通する１つの通信線に出力する複数の駆動回路と、複数のスイッチング素子で共通する１つの通信線を介してフェイル信号及びパルス信号を受信し、複数のスイッチング素子のうちどのスイッチング素子に異常が生じたかを検出する制御装置とを備える。
【０００９】
本発明では、複数のスイッチング素子毎に設けられた駆動回路が、それぞれのスイッチング素子の異常を検出するとフェイル信号とパルス信号を共通の１つの通信線を介して制御装置に伝達することで、複数のスイッチング素子のフェイル信号をそれぞれ並列に制御装置に出力する場合に比べ、コスト及び基板サイズの増大が抑制される。制御装置は、受信したフェイル信号を用いて迅速に複数のスイッチング素子のシャットダウン処理を実行し得るとともに、受信したパルス信号を用いてどのスイッチング素子の異常かを特定し、これに応じた待避走行を実行し得る。
【発明の効果】
【００１０】
本発明によれば、コスト及び基板サイズの増大を抑制しつつ、インバータの複数のスイッチング素子のどの素子で異常が生じたかを検出することができる。
【図面の簡単な説明】
【００１１】
【図１】実施形態の全体構成図である。
【図２】実施形態の異常検出回路の構成図である。
【図３】実施形態の処理フローチャート（その１）である。
【図４】実施形態の処理フローチャート（その２）である。
【図５】実施形態の各部のタイミングチャートである。
【図６】他の実施形態の異常検出回路の構成図である。
【発明を実施するための形態】
【００１２】
以下、図面に基づき本発明の実施形態について説明する。但し、以下の実施形態は例示であり、本発明は以下の実施形態に限定されるものではない。
【００１３】
図１は、本実施形態におけるインバータの異常検出装置を搭載した電動車両の全体構成を示す。バッテリ１０の電力を用いて走行用モータ４０を駆動することにより車両を駆動させるシステムである。電動車両の典型例は、動力源がエンジンと走行用モータ４０であるハイブリッド自動車や、動力源が走行用モータ４０のみである電気自動車である。
【００１４】
電動車両は、バッテリ１０、ＤＣ／ＤＣコンバータ２０、インバータ３０、走行用モータ４０、及び制御装置５０を備える。
【００１５】
バッテリ１０は、電力を蓄積して直流電圧を出力する任意の蓄電装置であり、ニッケル水素バッテリ、リチウムイオンバッテリ、電気２重層キャパシタ等から構成される。
【００１６】
ＤＣ／ＤＣコンバータ２０は、双方向のＤＣ／ＤＣコンバータであり、例えば２００Ｖから６５０Ｖへの昇圧変換、及び６５０Ｖから２００Ｖへの降圧変換を行う。ＤＣ／ＤＣコンバータ２０のリアクトルＬ１の入力側と負極ラインとの間には平滑用コンデンサＣ１が接続される。ＤＣ／ＤＣコンバータ２０は、２つのスイッチング素子Ｑ２２，Ｑ２４、及びリアクトルＬ１を備える。２つのスイッチング素子Ｑ２２，Ｑ２４は、インバータ３０の正極ラインと負極ラインとの間に互いに直列に接続される。リアクトルＬ１は、バッテリ１０の正極側に直列に接続される。リアクトルＬ１は、出力側が２つのスイッチング素子Ｑ２２，Ｑ２４の接続部に接続される。スイッチング素子Ｑ２２，Ｑ２４は、例えばＩＧＢＴであり、それぞれダイオードＤ２２，Ｄ２４を内蔵した逆導通ＩＧＢＴである。
【００１７】
インバータ３０は、正極ラインと負極ラインの間に互いに並列に接続されるＵ相、Ｖ相、Ｗ相の各アームから構成される。Ｕ相アームはスイッチング素子Ｑ１，Ｑ２の直列接続からなり、Ｖ相アームはスイッチング素子Ｑ３，Ｑ４の直列接続からなり、Ｗ相アームはスイッチング素子Ｑ５，Ｑ６の直列接続からなる。各スイッチング素子Ｑ１〜Ｑ６のコレクタ・エミッタ間にはそれぞれエミッタ側からコレクタ側に電流を流すようにダイオードＤ１〜Ｄ６が接続される。
【００１８】
走行用モータ４０は、３相の永久磁石モータであり、Ｕ相、Ｖ相、Ｗ相の３つのコイルの一端が中点で共通接続される。Ｕ相コイルの他端は、スイッチング素子Ｑ１，Ｑ２の中点Ｍ１に接続され、Ｖ相コイルの他端は、スイッチング素子Ｑ３，Ｑ４の中点Ｍ２に接続され、Ｗ相コイルの他端は、スイッチング素子Ｑ５，Ｑ６の中点Ｍ３に接続される。スイッチング素子Ｑ１のコレクタと負極ラインとの間には、平滑用コンデンサＣ２が接続される。走行用モータ４０は、電磁石と永久磁石を組み合わせたハイブリッド型の３相モータでもよい。また、走行用モータ４０に加えて、第２の走行用モータあるいは発電機が並列で追加されてもよく、この場合には対応するインバータも並列に追加される。
【００１９】
制御装置５０は、ＤＣ／ＤＣコンバータ２０及びインバータ３０を制御する。制御装置５０は、マイコン（マイクロコンピュータ）を含むＥＣＵ（電子制御ユニット）として構成される。制御装置５０の各機能は、ＣＰＵがプログラムメモリに記憶された処理プログラムを読み出して実行することにより実現してもよく、ＡＳＩＣやＦＰＧＡ等のハードウェアで実現してもよい。さらに、制御装置５０の各機能は、複数のＥＣＵにより協働して実現してもよい。制御装置５０は、力行時は、ＤＣ／ＤＣコンバータ２０の下アームのスイッチング素子Ｑ２４のみをオン／オフ切替し、バッテリ１０の電圧を昇圧してインバータ３０側に出力する。回生時は、ＤＣ／ＤＣコンバータ２０の上アームのスイッチング素子Ｑ２２のみをオン／オフ切替し、インバータ３０側の電圧を降圧してバッテリ１０側に出力する。リアクトルＬ１を流れる電流が０を跨ぐ際には２つのスイッチング素子Ｑ２２，Ｑ２４を逆相でオン／オフ駆動する。また、制御装置５０は、インバータ３０の各相のコイルを流れる相電流が例えば１２０度ずつ位相がずれた関係の正弦波波形となるように、スイッチング素子Ｑ１〜Ｑ６をオン／オフ駆動する。さらに、制御装置５０は、インバータ３０の正常／異常を監視し、異常が検出された場合に待避走行に移行すべく制御する。
【００２０】
次に、制御装置５０によるインバータ３０の異常検出処理について説明する。
【００２１】
図２は、インバータ３０の各相の構成及び制御装置５０の詳細構成を示す。インバータ３０のスイッチング素子Ｑ１〜Ｑ６は、それぞれＩＧＢＴ駆動回路１０１〜１０６によりオン／オフ駆動される。
【００２２】
ＩＧＢＴ駆動回路１０１は、スイッチング素子Ｑ１（Ｕ相上）を駆動する回路であり、ＩＧＢＴ駆動ＩＣ１０１ａ、フォトカプラ１０１ｂ及びフォトカプラ１０１ｃを備える。  
ＩＧＢＴ駆動ＩＣ１０１ａは、後述するゲート信号ＳＤＮ（シャットダウン）回路からのＵ相上のゲート信号ＵＵをフォトカプラ１０１ｃを介して入力し、スイッチング素子Ｑ１をオン／オフ駆動する。また、ＩＧＢＴ駆動ＩＣ１０１ａは、ＩＧＢＴから構成されるスイッチング素子Ｑ１の短絡（ＳＣ）、過電流（ＯＣ）、過熱（ＯＴ）等のＩＧＢＴ異常検出と、ＩＧＢＴ駆動回路の電圧低下、ＩＧＢＴ誤オン、ＩＧＢＴ誤オフ等のＩＧＢＴ駆動回路異常を検出し、ＩＧＢＴ異常あるいはＩＧＢＴ駆動回路異常の少なくともいずれかを検出した場合にフェイル信号（Ｆａｉｌ信号）をフォトカプラ１０１ｂを介して出力する。
【００２３】
本実施形態におけるＩＧＢＴ異常とＩＧＢＴ駆動回路異常は、インバータ３０のスイッチング素子の異常と総称する。
【００２４】
ＩＧＢＴ駆動回路１０２は、スイッチング素子Ｑ２（Ｕ相下）を駆動する回路であり、ＩＧＢＴ駆動ＩＣ１０２ａ、フォトカプラ１０２ｂ及びフォトカプラ１０２ｃを備える。
【００２５】
ＩＧＢＴ駆動ＩＣ１０２ａは、ゲート信号ＳＤＮ回路からのＵ相下のゲート信号ＵＬをフォトカプラ１０２ｃを介して入力し、スイッチング素子Ｑ２をオン／オフ駆動する。また、ＩＧＢＴ駆動ＩＣ１０２ａは、ＩＧＢＴから構成されるスイッチング素子Ｑ２の短絡（ＳＣ）、過電流（ＯＣ）、過熱（ＯＴ）等のＩＧＢＴ異常検出と、ＩＧＢＴ駆動回路の電圧低下、ＩＧＢＴ誤オン、ＩＧＢＴ誤オフ等のＩＧＢＴ駆動回路異常を検出し、ＩＧＢＴ異常あるいはＩＧＢＴ駆動回路異常の少なくともいずれか、つまりスイッチング素子の異常を検出した場合にフェイル信号（Ｆａｉｌ信号）をフォトカプラ１０２ｂを介して出力する。
【００２６】
ＩＧＢＴ駆動回路１０３は、スイッチング素子Ｑ３（Ｖ相上）を駆動する回路であり、ＩＧＢＴ駆動ＩＣ１０３ａ、フォトカプラ１０３ｂ及びフォトカプラ１０３ｃを備える。
【００２７】
ＩＧＢＴ駆動ＩＣ１０３ａは、ゲート信号ＳＤＮ回路からのＶ相上のゲート信号ＶＵをフォトカプラ１０３ｃを介して入力し、スイッチング素子Ｑ３をオン／オフ駆動する。また、ＩＧＢＴ駆動ＩＣ１０３ａは、ＩＧＢＴから構成されるスイッチング素子Ｑ３の短絡（ＳＣ）、過電流（ＯＣ）、過熱（ＯＴ）等のＩＧＢＴ異常検出と、ＩＧＢＴ駆動回路の電圧低下、ＩＧＢＴ誤オン、ＩＧＢＴ誤オフ等のＩＧＢＴ駆動回路異常を検出し、ＩＧＢＴ異常あるいはＩＧＢＴ駆動回路異常の少なくともいずれか、つまりスイッチング素子の異常を検出した場合にフェイル信号（Ｆａｉｌ信号）をフォトカプラ１０３ｂを介して出力する。
【００２８】
ＩＧＢＴ駆動回路１０４は、スイッチング素子Ｑ４（Ｖ相下）を駆動する回路であり、ＩＧＢＴ駆動ＩＣ１０４ａ、フォトカプラ１０４ｂ及びフォトカプラ１０４ｃを備える。
【００２９】
ＩＧＢＴ駆動ＩＣ１０４ａは、ゲート信号ＳＤＮ回路からのＶ相下のゲート信号ＶＬをフォトカプラ１０４ｃを介して入力し、スイッチング素子Ｑ４をオン／オフ駆動する。また、ＩＧＢＴ駆動ＩＣ１０４ａは、ＩＧＢＴから構成されるスイッチング素子Ｑ４の短絡（ＳＣ）、過電流（ＯＣ）、過熱（ＯＴ）等のＩＧＢＴ異常検出と、ＩＧＢＴ駆動回路の電圧低下、ＩＧＢＴ誤オン、ＩＧＢＴ誤オフ等のＩＧＢＴ駆動回路異常を検出し、ＩＧＢＴ異常あるいはＩＧＢＴ駆動回路異常の少なくともいずれか、つまりスイッチング素子の異常を検出した場合にフェイル信号（Ｆａｉｌ信号）をフォトカプラ１０４ｂを介して出力する。
【００３０】
ＩＧＢＴ駆動回路１０５は、スイッチング素子Ｑ５（Ｗ相上）を駆動する回路であり、ＩＧＢＴ駆動ＩＣ１０５ａ、フォトカプラ１０５ｂ及びフォトカプラ１０５ｃを備える。
【００３１】
ＩＧＢＴ駆動ＩＣ１０５ａは、ゲート信号ＳＤＮ回路からのＷ相上のゲート信号ＷＵをフォトカプラ１０５ｃを介して入力し、スイッチング素子Ｑ５をオン／オフ駆動する。また、ＩＧＢＴ駆動ＩＣ１０５ａは、ＩＧＢＴから構成されるスイッチング素子Ｑ５の短絡（ＳＣ）、過電流（ＯＣ）、過熱（ＯＴ）等のＩＧＢＴ異常検出と、ＩＧＢＴ駆動回路の電圧低下、ＩＧＢＴ誤オン、ＩＧＢＴ誤オフ等のＩＧＢＴ駆動回路異常を検出し、ＩＧＢＴ異常あるいはＩＧＢＴ駆動回路異常の少なくともいずれか、つまりスイッチング素子の異常を検出した場合にフェイル信号（Ｆａｉｌ信号）をフォトカプラ１０５ｂを介して出力する。
【００３２】
ＩＧＢＴ駆動回路１０６は、スイッチング素子Ｑ６（Ｗ相下）を駆動する回路であり、ＩＧＢＴ駆動ＩＣ１０６ａ、フォトカプラ１０６ｂ及びフォトカプラ１０６ｃを備える。
【００３３】
ＩＧＢＴ駆動ＩＣ１０６ａは、ゲート信号ＳＤＮ回路からのＷ相下のゲート信号ＷＬをフォトカプラ１０６ｃを介して入力し、スイッチング素子Ｑ６をオン／オフ駆動する。また、ＩＧＢＴ駆動ＩＣ１０６ａは、ＩＧＢＴから構成されるスイッチング素子Ｑ６の短絡（ＳＣ）、過電流（ＯＣ）、過熱（ＯＴ）等のＩＧＢＴ異常検出と、ＩＧＢＴ駆動回路の電圧低下、ＩＧＢＴ誤オン、ＩＧＢＴ誤オフ等のＩＧＢＴ駆動回路異常を検出し、ＩＧＢＴ異常とＩＧＢＴ駆動回路異常の少なくともいずれか、つまりスイッチング素子の異常を検出した場合にフェイル信号（Ｆａｉｌ信号）をフォトカプラ１０６ｂを介して出力する。
【００３４】
各相のＩＧＢＴ駆動ＩＣ１０１ａ〜１０６ａは、フェイル信号を出力するとともに、一定時間（例えば１２０ｍｓ）はフェイル信号をラッチし、その後、各相に対して予め設定された周波数（あるいは周期）のパルス信号をフォトカプラ１０１ｂ〜１０６ｂを介して出力する。各相に予め設定された周波数は互いに異なる任意の値であり、例えば以下の通りである。
Ｕ相上：１１ｋＨｚ
Ｖ相上：２３ｋＨｚ
Ｗ相上：３１ｋＨｚ
Ｕ相下：４３ｋＨｚ
Ｖ相下：５３ｋＨｚ
Ｗ相下：６７ｋＨｚ
【００３５】
フォトカプラ１０１ｂ，１０３ｂ，１０５ｂ，１０２ｂ，１０４ｂ，１０６ｂは、互いに直列（シリーズ）に接続され、共通する１つの通信線としてのフェイル信号線１００に接続される。フェイル信号線１００は、フォトカプラ１０１ｂ〜１０６ｂに共通する通信線であり、ＩＧＢＴ駆動回路１０１〜１０６に共通する通信線である。フェイル信号線１００は制御装置５０に接続され、フェイル信号を制御装置５０に出力する。従って、インバータ３０の６相のいずれかでＩＧＢＴ異常あるいはＩＧＢＴ駆動回路異常、つまりスイッチング素子の異常が生じた場合、フェイル信号、すなわちフェイル信号線の論理が反転（例えばＬｏからＨｉに反転）した信号が制御装置５０に伝達される。
【００３６】
制御装置５０は、ＭＧ（モータジェネレータ）マイコン２００及びゲート信号ＳＤＮ回路２０２を備える。フェイル信号線１００からのフェイル信号（論理値が反転した信号）は、ＭＧマイコン２００及びゲート信号ＳＤＮ回路２０２に供給される。
【００３７】
ＭＧマイコン２００は、トルク指令と各相電流／モータ回転から６相のＰＷＭ信号を演算してゲート信号をゲート信号ＳＤＮ回路２０２に出力する。また、ＭＧマイコン２００は、フェイル信号を受信するとゲート信号ＳＤＮ回路２０２にシャットダウン指令を出力する。また、シャットダウン状態となっているゲート信号ＳＤＮ回路２０２に対してシャットダウンを強制解除するシャットダウン強制解除信号（Ｒｇ信号）を出力する。さらに、ＭＧマイコン２００は、フェイル信号を受信するとゲート信号ＳＤＮ回路２０２に対してシャットダウン処理を行うのに十分な一定時間（例えば１２０ｍｓ）後に、異常が生じたＩＧＢＴ駆動回路から出力される各相固有のパルス信号を受信し、当該パルスの周期をタイマで計測して異常が生じた相を検出する。上記のように、各相に対して異なる周波数（周期）が割り当てられており、かつ、フェイル信号を出力したＩＧＢＴ駆動ＩＣが一定時間後にパルス信号を出力する構成であるから、受信したパルスの周期を計測することでどの相のＩＧＢＴ駆動ＩＣからのパルス信号であるか、つまりどの相で異常が生じたかを検出できる。異常の態様毎に予め異なる周波数を設定しておくことで、どの相においてどのような異常が生じたかも検出できる。
【００３８】
ＭＧマイコン２００は、どの相で異常が生じたかを検出した場合、異常と検出した相に対応するＩＧＢＴ駆動回路に対するゲート信号をＬｏ、つまり駆動オフに固定して出力するとともに、判別結果に応じた待避走行の実行可否を判定する。例えば、ＩＧＢＴがオン故障している場合、異常が生じている側（例えば下アームが異常時は下アーム側）を３相オン、オン故障している相の対向アームをオフ固定し、上アームのスイッチングを用いて待避走行を実行可能であるとし、ＩＧＢＴがオフ故障している場合、異常が生じていない側（例えば下アームが異常時は上アーム側）を３相オンした下アームの２相を用いて待避走行を実行可能であると判定する。待避走行の可否を判定すると、ゲート信号ＳＤＮ回路２０２に強制解除信号（Ｒｇ信号）を出力し、待避走行を実行する。
【００３９】
ゲート信号ＳＤＮ回路２０２は、フェイル信号及びＭＧマイコン２００からの各種信号を受信し、これらを論理ゲートで演算してＩＧＢＴ駆動回路１０１〜１０６にゲート信号ＵＵ，ＶＵ，ＷＵ，ＵＬ，ＶＬ，ＷＬを出力する。ゲート信号ＳＤＮ回路２０２の基本動作は、次の通りである。すなわち、フェイル信号を受信せず、かつＭＧマイコン２００からＳＤＮ信号を受信しない場合にＭＧマイコン２００からのＰＷＭ信号をそのままゲート信号として出力し、フェイル信号を受信し、かつＭＧマイコン２００からＳＤＮ信号を受信するとゲートをシャットダウンしてゲート信号を遮断（オフ）とし、フェイル信号を受信せず、かつＭＧマイコン２００からＳＤＮ強制解除信号を受信するとＭＧマイコン２００からのＰＷＭ信号をそのままゲート信号として出力する。
【００４０】
図３及び図４は、本実施形態のＩＧＢＴ駆動回路異常発生時の処理フローチャートを示す。例えば、Ｕ相下がオフ故障した場合の処理フローチャートである。
【００４１】
まず、図３において、ＩＧＢＴ駆動ＩＣ１０１ａ〜１０６ａのうち、Ｕ相下のＩＧＢＴ駆動ＩＣ１０２ａが異常を検出し、フォトカプラ１０２ｂを介してフェイル信号を出力する。具体的には、ＩＧＢＴ駆動ＩＣ１０２ａは、そのフェイル信号端子をＬｏからＨｉＺ（ハイインピーダンス）に変化させる。そして、ＨｉＺ状態を一定時間（例えば１２０ｍｓ）ラッチする（Ｓ１０１）。
【００４２】
フェイル信号端子をＨｉＺにすることでＭＧのフェイル用フォトカプラ、つまりＩＧＢＴ駆動回路１０２のフォトカプラ１０２ｂの１次側（高圧側）が導通状態から非導通状態に変化し（Ｓ１０２）、これによりフォトカプラ１０２ｂの２次側（低圧側）がＬｏからＨｉＺに変化し、フェイル信号線１００の論理値がＬｏからＨｉに反転する（例えば０Ｖから５Ｖ）。フェイル信号は、フェイル信号線１００を介してＭＧマイコン２００及びゲート信号ＳＤＮ回路２０２に入力される（Ｓ１０３）。
【００４３】
フェイル信号を受信したゲート信号ＳＤＮ回路２０２は、フェイル信号の論理値Ｈｉを受けてＭＧマイコン２００からのゲート信号（ＰＷＭ信号）をシャットダウン、つまりゲート信号をオフに固定する（Ｓ１０４−１）。他方、フェイル信号を受信したＭＧマイコン２００は、フェイル信号の論理値Ｈｉを受けてＩＧＢＴ駆動ＩＣ１０２ａのフェイル信号出力時間（例えば１２０ｍｓ）内にゲート信号のシャットダウン処理を実行し、処理後にマイコン端子のゲート信号出力端をオフ固定する。さらに、ＳＤＮ信号を出力する（Ｓ１０４−２）。
【００４４】
次に、ＩＧＢＴ駆動ＩＣ１０２ａは、一定時間経過後にフェイル出力端子から予め割り当てられた固有周波数（固有周期）のパルス信号を送信する（Ｓ１０５）。上記の例では、Ｕ相下には４３ｋＨｚが割り当てられているから、４３ｋＨｚのパルス信号を送信する。
【００４５】
図４に移行し、ゲート信号ＳＤＮ回路２０２は、フェイル信号線１００のパルス信号に同期してゲート信号の許可／解除を行うが、ＭＧマイコン２００のゲート出力はオフ固定され、かつＭＧマイコン２００からＳＤＮ信号が出力されているのでゲート信号ＵＵ等はオフ固定のままである（Ｓ１０６）。
【００４６】
ＭＧマイコン２００は、フェイル信号線１００のパルス信号を受信すると、タイマでパルス信号の周期を検出し、異常が生じている故障相を検出する（Ｓ１０７）。例えば、予め設定された各相と周波数の関係をテーブルとしてメモリに記憶しておき、テーブルを参照することで検出された周期に対応する相（この場合にはＵ相下）を検出する。そして、システムチェックを実行し、異常が検出された故障相以外での待避走行の可否を判定する（Ｓ１０８）。例えば、Ｕ相下がオフ故障している場合、Ｕ相上、Ｖ相上、Ｗ相上の３相をオンし、Ｖ相下、Ｗ相下の２相を用いて待避走行が可能であると判定し、待避走行制御を実行する（Ｓ１０９）。マイコンＭＧ２００は、ＳＤＮ強制解除信号をゲート信号ＳＤＮ回路２０２に出力してシャットダウンを解除し、かつ、待避走行に必要なゲート信号をゲート信号ＳＤＮ回路２０２に出力する。他方、Ｕ相下のみならず他の相においても異常が生じ、待避走行が不可と判定した場合、ＭＧマイコン２００は車両走行を停止する制御を実行する（Ｓ１１０）。
【００４７】
図５は、Ｕ相下に異常が生じた場合の図２各部のタイミングチャートを示す。（１）及び（２）は、ＭＧマイコン２００から各相に出力されるゲート信号（ＰＷＭ信号）出力である。（３）はＵ相上のＩＧＢＴ駆動回路１０１からのフェイル信号出力であり、（４）はＵ相下のＩＧＢＴ駆動回路１０２からのフェイル信号出力である。（５）はフェイル信号線（低圧側）の信号であり、（６）はゲート信号ＳＤＮ回路２０２からのＵ相上の出力信号ＵＵ、（７）はゲート信号ＳＤＮ回路２０２からのＵ相下の出力信号ＵＬである。（８）はＭＧマイコン２００のＳＤＮ信号であり、（９）はＭＧマイコン２００のＳＤＮ強制解除信号である。
【００４８】
Ｕ相上が正常に動作している場合、（３）に示すようにＵ相上のＩＧＢＴ駆動回路１０１からのフェイル信号はＬｏ（正常）が出力され続ける。他方、時刻ｔ１でＵ相下に異常が生じると（オフ故障）、（４）に示すようにＵ相下のＩＧＢＴ駆動回路１０２からのフェイル信号はＬｏからＨｉに変化し、一定時間（例えば１２０ｍｓ）だけＨｉ状態が維持される。また、これに伴い、（５）に示すようにフェイル信号線（低圧側）の信号もＬｏからＨｉに変化し、一定時間だけＨｉ状態が維持される。
【００４９】
ゲート信号ＳＤＮ回路２０２は、フェイル信号を受信するとゲート信号をシャットダウンし、（６）、（７）に示すようにＵ相上の信号ＵＵ及びＵ相下の信号ＵＬをオフに固定する。図示していないがその他の相の信号についても同様である。また、ＭＧマイコン２００は、フェイル信号を受信するとシャットダウン処理を実行してゲート信号をオフに固定し、（１）、（２）に示すように時刻ｔ２からゲート信号をＬｏにしてオフ固定する。さらに、（８）に示すようにＳＤＮ信号をＬｏからＨｉにしてＳＤＮ信号を出力する。
【００５０】
一定時間（例えば１２０ｍｓ）だけ経過すると、時刻ｔ３においてＵ相下のＩＧＢＴ駆動回路１０２から（４）に示すように予め割り当てられた周期でパルス信号が送信される。また、これに伴い、（５）に示すようにフェイル信号線（低圧側）にもパルス信号が送信される。ＭＧマイコン２００は、このパルス信号を受信し、その周期からＵ相下に異常が発生したことを検出し、待避走行の可否を判定して時刻ｔ４〜ｔ５で待避走行制御に移行する。すなわち、ＭＧマイコン２００は、（８）に示すように時刻ｔ４でＳＤＮ信号をＨｉからＬｏにするとともに、ＳＤＮ強制解除信号をＬｏからＨｉにしてＳＤＮ強制解除信号を出力し、かつ、（１）、（２）に示すようにゲート信号を出力する。図では、Ｕ相下にオフ故障が発生したことに応じ、Ｕ相上、Ｖ相上、Ｗ相上をオンし、Ｖ相下及びＷ相下をオン／オフ制御することで待避走行を実行している。なお、異常が発生したＵ相下のゲート信号はＬｏのまま、つまりオフ固定のままである。図５のタイミングチャートを参照することで、ＭＧマイコン２００はフェイル信号線１００を介してフェイル信号を受信することで速やかにシャットダウンを実行し、かつパルス信号を受信することでシャットダウンを強制解除し、異常相に応じた待避走行制御に移行することが理解されよう。
【００５１】
図６は、他の実施形態におけるインバータ３０の各相の構成及び制御装置５０の詳細構成を示す。
【００５２】
図６の構成が図２の構成と異なる点は、フェイル信号線（低圧側）１００がＭＧマイコン２００に接続される経路に積分回路２０４が配置される点である。従って、フェイル信号線１００を介してＩＧＢＴ駆動回路１０１〜１０６から出力されたパルス信号は、積分回路２０４で積分され、パルス信号の周波数（周期）が電圧に変換されて（Ｆ−Ｖ変換）ＭＧマイコン２００で受信される。
【００５３】
本構成によっても、図２の構成と同様に各相で予め設定された周波数のパルス信号がフォトカプラ１０１ｂ〜１０６ｂを介してフェイル信号線１００に出力されるから、ＭＧマイコン２００はその周波数に対応する電圧を検出することでどの相で異常が生じたかを検出することができる。
【００５４】
さらに、本構成では、複数の相に異常が発生した場合にパルス信号の周波数（ＭＧマイコン２００が受信するのはＦ−Ｖ変換された後の電圧）が各相に割り当てられた値以外となるため、２相以上において異常が発生したことを検出することもできる。
【００５５】
以上説明したように、本実施形態では、共通する１つのフェイル信号線１００を用いて６相のスイッチング素子のフェイル信号を出力するとともに、各相に割り当てた周波数のパルス信号を同じフェイル信号線１００を用いて制御装置５０に出力する構成とすることで、６相のスイッチング素子のフェイル信号をそれぞれ並列に制御装置５０に出力する場合に比べ、コスト及び基板サイズの増大を抑制することができるとともに、どの相で異常が生じたかを的確に検出することができる。
【符号の説明】
【００５６】
１０  バッテリ、２０  ＤＣ／ＤＣコンバータ、３０  インバータ、４０  走行用モータ、５０  制御装置、１０１〜１０６  ＩＧＢＴ駆動回路、１０１ａ〜１０６ａ  ＩＧＢＴ駆動ＩＣ、１０１ｂ〜１０６ｂ，１０１ｃ〜１０６ｃ  フォトカプラ、２００  ＭＧマイコン、２０２  ゲート信号ＳＤＮ（シャットダウン）回路。
【図１】
2017112786.tif 000003
【図２】
2017112786.tif 000004
【図３】
2017112786.tif 000005
【図４】
2017112786.tif 000006
【図５】
2017112786.tif 000007
【図６】
2017112786.tif 000008