(57)【要約】      （修正有）【課題】トレンチ底部の電界強度を緩和しつつオン抵抗を低減するトレンチゲート型の半導体装置を提供する。【解決手段】トレンチ６Ａの下方におけるＮ−型ドリフト層２に形成され、ソース電極１１と電気的に接続されたＰ型の保護拡散層を備える。保護拡散層は、複数の保護拡散層９Ａと、保護拡散層９Ａより厚みの小さい複数の保護拡散層９Ｂ１とを備える。保護拡散層９Ａ及び保護拡散層９Ｂ１は、互いに接触し、かつトレンチ６Ａの長さ方向に沿って交互に配置される。保護拡散層の少なくともいずれかはソース電極１１と電気的に接続される。【選択図】図１
2017112161.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型のドリフト層と、
前記ドリフト層の表層に部分的に形成される第２導電型のウェル領域と、
前記ウェル領域の表層に部分的に形成される第１導電型の不純物領域と、
前記不純物領域の表層から前記ウェル領域を貫通して前記ドリフト層内部に至る第１トレンチ内に、絶縁膜を介して形成される第１電極と、
前記ウェル領域及び前記不純物領域と電気的に接続される第２電極と、
前記第１トレンチ底部の下方における前記ドリフト層に形成され、前記第２電極と電気的に接続された第２導電型の保護拡散層と、を備え、
前記保護拡散層は、第１保護拡散層と、前記第１保護拡散層より厚みの小さい第２保護拡散層とを備え、
前記第１保護拡散層及び前記第２保護拡散層は、互いに接触し、かつ前記第１トレンチの長さ方向に沿って交互に配置されることを特徴とする、
半導体装置。
【請求項２】
第１導電型のドリフト層と、
前記ドリフト層の表層に部分的に形成された第２導電型のウェル領域と、
前記ウェル領域の表層に部分的に形成された第１導電型の不純物領域と、
前記不純物領域の表層から前記ウェル領域を貫通して前記ドリフト層内部に至る第１トレンチ内に、絶縁膜を介して形成された第１電極と、
前記ウェル領域及び前記不純物領域と電気的に接続された第２電極と、
前記第１トレンチ底部の下方における前記ドリフト層に形成され、前記第２電極と電気的に接続された第２導電型の保護拡散層と、を備え、
前記保護拡散層は、第１保護拡散層と、前記第１保護拡散層より不純物濃度の低い第２保護拡散層とを備え、
前記第１保護拡散層及び前記第２保護拡散層は、互いに接触し、かつ前記第１トレンチの長さ方向に沿って交互に配置されることを特徴とする、
半導体装置。
【請求項３】
第１導電型のドリフト層と、
前記ドリフト層の表層に部分的に形成された第２導電型のウェル領域と、
前記ウェル領域の表層に部分的に形成された第１導電型の不純物領域と、
前記不純物領域の表層から前記ウェル領域を貫通して前記ドリフト層内部に至る第１トレンチ内に、絶縁膜を介して形成された第１電極と、
前記ウェル領域及び前記不純物領域と電気的に接続された第２電極と、
前記第１トレンチ底部の下方における前記ドリフト層に形成され、前記第２電極と電気的に接続された第２導電型の保護拡散層と、を備え、
前記保護拡散層は、第１保護拡散層と第２保護拡散層とを備え、
前記第１保護拡散層及び前記第２保護拡散層は、互いに接触し、かつ前記第１トレンチの長さ方向に沿って交互に配置され、
前記第１保護拡散層から前記ドリフト層へ伸びる空乏層の幅は、前記第２保護拡散層から前記ドリフト層へ伸びる空乏層の幅よりも大きいことを特徴とする、
半導体装置。
【請求項４】
前記保護拡散層は、前記第１トレンチ底部の角部を覆うことを特徴とする、
請求項１から３のいずれか１項に記載の半導体装置。
【請求項５】
前記第１トレンチを複数備え、
ある前記第１トレンチでは、当該第１トレンチの長さ方向に沿って前記第１保護拡散層と前記第２保護拡散層とが互いに接触して交互に配置され、
別の前記第１トレンチでは、当該第１トレンチの長さ方向に沿って、前記第１保護拡散層及び前記第２保護拡散層のいずれかが配置されることを特徴とする、
請求項１から４のいずれか１項に記載の半導体装置。
【請求項６】
前記第１保護拡散層及び前記第２保護拡散層は、隣り合う２つの前記第１トレンチ間でその配列をずらして配置されることを特徴とする、
請求項１から５のいずれか１項に記載の半導体装置。
【請求項７】
複数の前記第１トレンチは、長さ方向が格子状になるように配置されることを特徴とする、
請求項１から４のいずれか１項に記載の半導体装置。
【請求項８】
隣り合う前記第１トレンチの間で、前記第１トレンチに接触せず、前記ウェル領域の底部の下方に形成される第２導電型の第３保護拡散層をさらに備える、
請求項１から７のいずれか１項に記載の半導体装置。
【請求項９】
前記第１トレンチの側面に接して前記ドリフト層に設けられ、前記第１保護拡散層及び前記第２保護拡散層の少なくともいずれかと前記ウェル領域とを接続する保護接続層をさらに備え、
前記保護拡散層は、前記保護接続層を介して前記第２電極と電気的に接続されることを特徴とする、
請求項１から８のいずれか１項に記載の半導体装置。
【請求項１０】
前記第１トレンチを複数備え、
前記保護接続層は、隣り合う前記第１トレンチの下方の前記保護拡散層を接続することを特徴とする、
請求項９に記載の半導体装置。
【請求項１１】
前記ドリフト層に設けられた第２トレンチ内に形成され、前記第２電極と接触する保護コンタクト層をさらに備え、
前記保護拡散層は、前記保護コンタクト層と接触するコンタクト領域を備えることを特徴とする、
請求項１から８のいずれか１項に記載の半導体装置。
【請求項１２】
前記ドリフト層は、ワイドバンドギャップ半導体からなることを特徴とする、
請求項１から１１のいずれか１項に記載の半導体装置。
【請求項１３】
前記ドリフト層は、炭化珪素からなることを特徴とする、
請求項１２に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置のトレンチゲート底部における電界集中緩和及びオン抵抗の低減に関する。
【背景技術】
【０００２】
エアコン又は冷蔵庫などの家電機器、鉄道のインバータ、産業用ロボットのモーター制御装置等では、省電力化及び小型化が進んでおり、そのためスイッチング素子にＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）やＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）等の絶縁ゲート型半導体装置が広く使用されている。
【０００３】
近年では、更に高耐圧及び低損失を実現できる半導体材料として、炭化珪素（ＳｉＣ）等のワイドバンドギャップ半導体が注目されており、上記製品への実用化が進んでいる。
【０００４】
ＳｉＣはシリコンに比べ絶縁破壊電界が約一桁高いため、高電界を維持できる反面、周辺に存在する絶縁酸化膜にも同様に高電界が印加されてしまう。そのため、ＳｉＣが絶縁破壊に至るより低い電圧で先に絶縁酸化膜が絶縁破壊してしまい、素子が破壊されるという問題があった。そして、これはＳｉＣ以外のワイドバンドギャップ半導体に関しても生じ得る問題である。
【０００５】
特に、ゲート電極が半導体層に埋め込み形成されたトレンチゲート型（トレンチ型）のＭＯＳＦＥＴでは、セルの微細化によりチャネル幅密度を向上させ、ＪＦＥＴ抵抗低減によりオン抵抗（Ｒｏｎ）を低くすることが可能となるが、構造上トレンチ底部に電界が集中し易く酸化膜電界強度（Ｅｏｘ）が増大する。
【０００６】
酸化膜電界強度を緩和する方法として、トレンチ底部に保護拡散層を形成することが考えられる。この保護拡散層は、ＭＯＳＦＥＴのオフ時にＮ型ドリフト層の空乏化を促進すると共に、ゲート電極のトレンチ底部への電界集中を緩和する働きをする。しかし、保護拡散層から伸びる空乏層によってＪＦＥＴ抵抗も増大するため、オン抵抗の低下と酸化膜電界強度の低下はトレードオフの関係にあった。
【０００７】
このような問題に対して、特許文献１，２では、トレンチゲート型ＭＯＳＦＥＴにおいて、Ｎ型ドリフト層内のトレンチ底部に選択的にＰ型保護拡散層を設けることが提案されている。これによれば、ゲートがオフ状態のときに保護拡散層から空乏層が伸び、トレンチ底部の絶縁膜を保護する。一方、ゲートがオン状態のとき、保護拡散層が形成されていない部分は保護拡散層が形成されている部分に比べ空乏層の伸びが僅かであるため、低抵抗な電流経路となる。このように、トレンチ底部に選択的に保護拡散層を形成することにより、一様に保護拡散を形成した場合に比べてオン抵抗と酸化膜電界強度のトレードオフが改善する。
【０００８】
また、特許文献１，２では、保護拡散層をベース層と電気的に接続させて、保護拡散層の電位をソース電極に固定することにより、トレンチ底部の電界集中の更なる緩和を行っている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２０１１−２５３８３７号公報
【特許文献２】特表２００８−５１６４５１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
特許文献１，２では、トレンチ底部に選択的に形成したｐ型保護拡散層の電位をソース電極に固定するため、トレンチ側壁にｐ型ベース層とｐ型保護拡散層を繋げるｐ型保護接続層が多く形成されている。このｐ型保護接続層はオン動作時において電流経路を狭くするため、オン抵抗を低くするためには最小限に形成する必要がある。しかし、特許文献１、２では全てのｐ型保護拡散層に対してｐ型保護接続層が設けられるため、低抵抗な電流経路を形成できる範囲が狭く、十分にオン抵抗を低減することができないという問題があった。
【００１１】
本発明は、上記のような問題点を解決するためになされたものであり、トレンチゲート型の半導体装置において、トレンチ底部の電界強度を緩和しつつオン抵抗を低減することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の第１の半導体装置は、第１導電型のドリフト層と、ドリフト層の表層に部分的に形成される第２導電型のウェル領域と、ウェル領域の表層に部分的に形成される第１導電型の不純物領域と、不純物領域の表層からウェル領域を貫通してドリフト層内部に至る第１トレンチ内に、絶縁膜を介して形成される第１電極と、ウェル領域及び不純物領域と電気的に接続される第２電極と、第１トレンチ底部の下方におけるドリフト層に形成され、第２電極と電気的に接続された第２導電型の保護拡散層と、を備え、保護拡散層は、第１保護拡散層と、第１保護拡散層より厚みの小さい第２保護拡散層とを備え、第１保護拡散層及び第２保護拡散層は、互いに接触し、かつトレンチの長さ方向に沿って交互に配置されることを特徴とする。
【００１３】
本発明の第２の半導体装置は、第１導電型のドリフト層と、ドリフト層の表層に部分的に形成された第２導電型のウェル領域と、ウェル領域の表層に部分的に形成された第１導電型の不純物領域と、不純物領域の表層からウェル領域を貫通してドリフト層内部に至る第１トレンチ内に、絶縁膜を介して形成された第１電極と、ウェル領域及び不純物領域と電気的に接続された第２電極と、第１トレンチ底部の下方におけるドリフト層に形成され、第２電極と電気的に接続された第２導電型の保護拡散層と、を備え、保護拡散層は、第１保護拡散層と、第１保護拡散層より不純物濃度の低い第２保護拡散層とを備え、第１保護拡散層及び第２保護拡散層は、互いに接触し、かつ第１トレンチの長さ方向に沿って交互に配置されることを特徴とする。
【００１４】
本発明の第３の半導体装置は、第１導電型のドリフト層と、ドリフト層の表層に部分的に形成された第２導電型のウェル領域と、ウェル領域の表層に部分的に形成された第１導電型の不純物領域と、不純物領域の表層からウェル領域を貫通してドリフト層内部に至る第１トレンチ内に、絶縁膜を介して形成された第１電極と、ウェル領域及び不純物領域と電気的に接続された第２電極と、第１トレンチ底部の下方におけるドリフト層に形成され、第２電極と電気的に接続された第２導電型の保護拡散層と、を備え、保護拡散層は、第１保護拡散層と第２保護拡散層とを備え、第１保護拡散層からドリフト層へ伸びる空乏層の幅は、第２保護拡散層から前記ドリフト層へ伸びる空乏層の幅よりも大きいことを特徴とする。
【発明の効果】
【００１５】
本発明の第１の半導体装置において、保護拡散層は、第１保護拡散層と、第１保護拡散層より厚みの小さい第２保護拡散層とを備え、第１保護拡散層及び第２保護拡散層は、互いに接触し、かつトレンチの長さ方向に沿って交互に配置され、保護拡散層は、第２電極と電気的に接続される。従って、保護拡散層は、トレンチの長さ方向に沿って交互に配置された第１保護拡散層及び第２保護拡散層のうちの少なくともどこかの場所で第２電極と電気的に接続されれば、その全体が第２電極と電気的に接続される。そのため、第２電極と保護拡散層を電気的に接続するための構成を少なくすることが出来る。また、第２保護拡散層の厚みが小さいため、ドリフト層に広がる空乏層の幅は第１保護拡散層のそれに比べて小さく、第２保護拡散層によるオン抵抗の増大が少なくなる。従って、保護拡散層を設けることによるオン抵抗の増大を抑制し、オン抵抗の低減と酸化膜電界強度の緩和とを両立することが出来る。
【００１６】
本発明の第２の半導体装置において、保護拡散層は、第１保護拡散層と、第１保護拡散層より不純物濃度の低い第２保護拡散層とを備え、第１保護拡散層及び第２保護拡散層は、互いに接触し、かつ第１トレンチの長さ方向に沿って交互に配置され、保護拡散層は、前記第２電極と電気的に接続される。従って、保護拡散層は、トレンチの長さ方向に沿って交互に配置された第１保護拡散層及び第２保護拡散層のうちの少なくともどこかの場所で第２電極と電気的に接続されれば、その全体が第２電極と電気的に接続される。そのため、第２電極と保護拡散層を電気的に接続するための構成を少なくすることが出来る。また、第２保護拡散層の不純物濃度が小さいため、ドリフト層に広がる空乏層の幅は第１保護拡散層のそれに比べて小さく、第２保護拡散層によるオン抵抗の増大が少なくなる。従って、保護拡散層を設けることによるオン抵抗の増大を抑制し、オン抵抗の低減と酸化膜電界強度の緩和とを両立することが出来る。
【００１７】
本発明の第２の半導体装置において、保護拡散層は第１保護拡散層と第２保護拡散層とを備え、第１保護拡散層及び第２保護拡散層は、互いに接触し、かつ第１トレンチの長さ方向に沿って交互に配置され、第１保護拡散層からドリフト層へ伸びる空乏層の幅は、第２保護拡散層からドリフト層へ伸びる空乏層の幅よりも大きい。従って、保護拡散層は、トレンチの長さ方向に沿って交互に配置された第１保護拡散層及び第２保護拡散層のうちの少なくともどこかの場所で第２電極と電気的に接続されれば、その全体が第２電極と電気的に接続される。そのため、第２電極と保護拡散層を電気的に接続するための構成を少なくすることが出来る。また、第１保護拡散層からドリフト層へ伸びる空乏層の幅は、第２保護拡散層からドリフト層へ伸びる空乏層の幅よりも大きいため、第２保護拡散層によるオン抵抗の増大が少なくなる。従って、保護拡散層を設けることによるオン抵抗の増大を抑制し、オン抵抗の低減と酸化膜電界強度の緩和とを両立することが出来る。
【図面の簡単な説明】
【００１８】
【図１】実施の形態１に係る半導体装置の斜視図である。
【図２】実施の形態１に係る半導体装置の断面図である。
【図３】実施の形態１に係る半導体装置の平面図である。
【図４】実施の形態１に係る半導体装置の製造工程を示す断面図である。
【図５】実施の形態１に係る半導体装置の製造工程を示す断面図である。
【図６】実施の形態１に係る半導体装置の製造工程を示す断面図である。
【図７】実施の形態１に係る半導体装置の製造工程を示す断面図である。
【図８】実施の形態１に係る半導体装置の製造工程を示す断面図である。
【図９】実施の形態１の変形例に係る半導体装置の断面図である。
【図１０】実施の形態１の変形例に係る半導体装置の断面図である。
【図１１】実施の形態１の変形例に係る半導体装置の断面図である。
【図１２】実施の形態１の変形例に係る半導体装置の平面図である。
【図１３】実施の形態１の変形例に係る半導体装置の平面図である。
【図１４】実施の形態１の変形例に係る半導体装置の平面図である。
【図１５】実施の形態１の変形例に係る半導体装置の平面図である。
【図１６】実施の形態１の変形例に係る半導体装置の平面図である。
【図１７】実施の形態１の変形例に係る半導体装置の平面図及び断面図である。
【図１８】実施の形態１の変形例に係る半導体装置の平面図である。
【図１９】実施の形態２に係る半導体装置の平面図及び断面図である。
【図２０】実施の形態３に係る半導体装置の平面図及び断面図である。
【発明を実施するための形態】
【００１９】
本明細書では、第１導電型をＮ型、第２導電型をＰ型として説明するが、逆の導電型であっても良い。
【００２０】
＜Ａ．実施の形態１＞
＜Ａ−１．構成＞
実施の形態１では、本発明の半導体装置の一例として、トレンチゲート型のＳｉＣ−ＭＯＳＦＥＴについて説明する。図１は、実施の形態１に係るＳｉＣ−ＭＯＳＦＥＴ１０１の斜視図であり、図２はＳｉＣ−ＭＯＳＦＥＴ１０１の断面図である。図２（ａ）は図１のＡ−Ａ´線に沿った、保護拡散層９Ａを含む断面図である。図２（ｂ）は図１のＢ−Ｂ´線に沿った、保護拡散層９Ｂ１を含む断面図である。図２（ｃ）は図１のＣ−Ｃ´線に沿った、保護拡散層９Ａ及び保護接続層９Ｓを含む断面図である。図２（ｄ）は図１のＤ−Ｄ´線に沿った、保護拡散層９Ａ及び９Ｂ１を含む断面図である。図３は図１のＥ−Ｅ´線に沿った平面図である。
【００２１】
ＳｉＣ−ＭＯＳＦＥＴ１０１は、Ｎ＋型基板１、Ｎ−型ドリフト層２、Ｐ型ベース層３、Ｎ型ソース層４、Ｐ＋型コンタクト層５、ゲート絶縁膜７、ゲート電極８、保護拡散層９Ａ，９Ｂ１、保護接続層９Ｓ、層間絶縁膜１０、ソース電極１１、ドレイン電極１２を備えて構成される。
【００２２】
Ｎ＋型基板１には炭化珪素（ＳｉＣ）基板を用いる。Ｎ＋型基板１上にＮ＋型基板１よりも低不純物濃度のＮ−型ドリフト層２を形成し、Ｎ−型ドリフト層２の表層にＰ型ベース層３（ウェル領域）を形成し、Ｐ型ベース層３の表層にＮ＋型ソース層４（不純物領域）とＰ＋型コンタクト層５とを部分的に形成する。なお、本明細書で「表層」という語は、対象物の上面における表層という意味で用いる。
【００２３】
また、Ｎ＋型ソース層４の上面からＰ型ベース層３を貫通してＮ−型ドリフト層２内に至るトレンチ６Ａ（第１トレンチ）を形成し、トレンチ６Ａの内壁にゲート絶縁膜７を形成し、ゲート絶縁膜７上にゲート電極８（第１電極）を形成する。さらに、Ｐ型ベース層３、Ｎ＋型ソース層４及びＰ＋型コンタクト層５に電気的に接続するソース電極１１（第２電極）を形成し、ソース電極１１とゲート電極８との間に層間絶縁膜１０を形成し、Ｎ＋型基板１の下面にドレイン電極１２を形成する。
【００２４】
トレンチ６Ａ底部に接するＮ−型ドリフト層２の領域には、トレンチ６Ａの長さ方向に沿って予め定められた間隔でＰ型の保護拡散層９Ａ（第１保護拡散層）が形成され、保護拡散層９Ａの間に保護拡散層９Ａよりも厚みの小さいＰ型の保護拡散層９Ｂ１（第２保護拡散層）が形成される。保護拡散層９Ｂ１は保護拡散層９Ａの隙間を埋めるように保護拡散層９Ａと接して設けられるため、離散的に形成される複数の保護拡散層９Ａは保護拡散層９Ｂ１によって電気的に接続される。
【００２５】
また、トレンチ６Ａ側壁部のＮ−型ドリフト層２にＰ型の保護接続層９Ｓを形成する（図２（ｃ））。保護接続層９Ｓは保護拡散層９ＡとＰ型ベース層３の両者に接して形成されるため、保護拡散層９Ａは保護接続層９Ｓを介してＰ型ベース層３と電気的に接続される。なお、図２（ｃ）では保護接続層９Ｓを保護拡散層９Ａに接して形成しているが、保護拡散層９Ｂ１に接して形成し、保護拡散層９Ｂ１とＰ型ベース層３とを電気的に接続しても良い。上述のとおり保護拡散層９Ａと保護拡散層９Ｂ１とは電気的に接続されているため、保護拡散層９Ａ及び保護拡散層９Ｂ１の少なくともいずれかとＰ型ベース層３とに接して保護接続層９Ｓが形成されれば、保護拡散層９Ａ，９Ｂ１の全てとＰ型ベース層３とを電気的に接続することができる。これにより、保護拡散層９Ａ及び保護拡散層９Ｂ１の電位がソース電極１１の電位に固定されるため、トレンチ６Ａ底部におけるゲート絶縁膜７の電界強度を緩和することができる。
【００２６】
すなわち、ＳｉＣ−ＭＯＳＦＥＴ１０１において、保護拡散層９Ａ及び保護拡散層９Ｂ１の少なくともいずれかがソース電極１１と電気的に接続される。より具体的には、トレンチ６Ａの側面に接してＮ−型ドリフト層２に設けられる保護接続層９Ｓが、保護拡散層９Ａ及び保護拡散層９Ｂ１の少なくともいずれかとＰ型ベース層３とに接続することにより、両者を電気的に接続する。
【００２７】
＜Ａ−２．作用＞
次に、ＳｉＣ−ＭＯＳＦＥＴ１０１の作用を説明する。
【００２８】
図２（ａ）に示すように、保護拡散層９Ａを含む断面では、オフ時において保護拡散層９Ａから空乏層が拡大し、ゲート絶縁膜７を絶縁破壊から保護する。
【００２９】
図２（ｂ）に示すように、保護拡散層９Ｂ１を含む断面では、保護拡散層９Ａを含む断面に比べて低抵抗な電流経路が形成される。なぜならば、保護拡散層９Ｂ１は保護拡散層９Ａよりも厚みが小さいため、保護拡散層９Ｂ１と保護拡散層９Ａの不純物濃度が同じである場合は、ｐｎ界面からＮ−型ドリフト層２側への空乏層の伸びは同じであるが、しかしながら形成深さの違いから、保護拡散層９Ｂ１の方がトレンチ底部及び側壁からの空乏層幅が短くなるためである。この効果を奏するために、保護拡散層９Ｂ１の厚みは保護拡散層９Ａの半分以下であることが望ましい。
【００３０】
図２（ｃ）に示すように、保護接続層９Ｓを含む断面では、保護拡散層９Ａが保護接続層９ＳによりＰ型ベース層３に接続されるため、保護拡散層９Ａ及び保護拡散層９Ｂ１がソース電位に固定される。従って、トレンチ６Ａ底部の電界集中が緩和される。
【００３１】
図２（ｄ）に示すように、保護拡散層９Ａ及び保護拡散層９Ｂを含む断面では、オフ時において保護拡散層９Ａから空乏層が拡大すると共に、保護拡散層９Ｂからも空乏層が拡大する。保護拡散層９Ｂから拡大する空乏層の幅は保護拡散層９Ａからのそれに比べて小さいが、それぞれの空乏層が重なり合うことによって十分な絶縁破壊電界を確保できる。
【００３２】
図３に示すように、離散的に形成された複数の保護拡散層９Ａは保護拡散層９Ｂにより電気的に接続される。また、保護拡散層９Ａ，９Ｂは、トレンチ６Ａ側壁部に部分的に形成された保護接続層９Ｓを介してソース電極と接続する。従って、保護拡散層９Ａ，９Ｂをソース電位に固定するための保護接続層９Ｓの形成を最小限にすることができ、電流経路を大きく確保することができる。例えば図３では、３つの保護拡散層９Ａのうち１つに対して保護接続層９Ｓを形成しているため、全ての保護拡散層９Ａに対して保護接続層９Ｓを設ける場合に比べて１／３程度に保護接続層９Ｓを減らすことができ、オン抵抗を低減できる。
【００３３】
＜Ａ−３．製造工程＞
図４から図８に沿って、ＳｉＣ−ＭＯＳＦＥＴ１０１の製造方法を説明する。なお、図４（ａ）、図４（ｂ）、図４（ｃ）は、それぞれ図２（ａ）、図２（ｂ）、図２（ｃ）に示す断面を製造する過程の断面図であり、図５、図６、図７についても同様である。
【００３４】
まず、Ｎ＋型基板１を用意し、その上にＮ−型ドリフト層２をエピタキシャル成長させる。Ｎ−型ドリフト層２の不純物濃度は１×１０１５ｃｍ−３以上１×１０１７ｃｍ−３以下とし、その厚みは５μｍ以上５０μｍ以下とした。
【００３５】
次に、Ｎ−型ドリフト層２の表層に予め定めたドーパントをイオン注入することにより、Ｐ型ベース層３およびＮ＋型ソース層４を形成する。ここではＰ型不純物であるアルミニウム（Ａｌ）のイオン注入によりＰ型ベース層３を形成する。Ａｌのイオン注入の深さは、Ｎ−型ドリフト層２の厚さを超えない範囲で、０．５μｍ以上３μｍ以下程度とする。注入するＡｌの不純物濃度は、Ｎ−型ドリフト層２のＮ型不純物濃度より高くする。このときＡｌの注入深さよりも深い領域がＮ−型ドリフト層２として残る。なお、Ｐ型ベース層３はエピタキシャル成長によって形成してもよい。その場合もＰ型ベース層３の不純物濃度および厚さは、イオン注入によって形成する場合と同等とする。
【００３６】
Ｎ＋型ソース層４は、Ｎ型不純物である窒素（Ｎ）をＰ型ベース層３の表面に部分的にイオン注入することにより形成する。これにより、ゲート電極８の形成の際、その両側にＮ＋型ソース層４が配設される。Ｎのイオン注入深さは、Ｐ型ベース層３の厚さより浅くする。注入するＮの不純物濃度は、Ｐ型ベース層３のＰ型不純物濃度よりも高くし、１×１０１８ｃｍ−３以上１×１０２１ｃｍ−３以下の範囲とする。
【００３７】
Ｐ＋型コンタクト層５は、Ｐ型不純物であるアルミニウム（Ａｌ）をＰ型ベース層３の表面に部分的にイオン注入することにより形成する。アルミニウムのイオン注入深さは、Ｐ型ベース層３の厚さより浅くする。注入するアルミニウムの不純物濃度は、Ｐ型ベース層３のＰ型不純物濃度よりも高くし、１×１０１８ｃｍ−３以上１×１０２１ｃｍ−３以下の範囲とする。
【００３８】
続いて、Ｎ−型ドリフト層２の表面にシリコン酸化膜１３を１μｍ以上２μｍ以下程度堆積し、その上にレジスト材からなるエッチングマスクを形成する。このエッチングマスクは、フォトリソグラフィ技術により、トレンチ６Ａの形成領域を開口したパターンに形成する。そして、エッチングマスクをマスクとする反応性イオンエッチング（ＲＩＥ：ＲＥＡＣＴＩＶＥ  ＩＯＮ  ＥＴＣＨＩＮＧ）処理により、シリコン酸化膜１３をパターニングする。つまりエッチングマスクのパターンがシリコン酸化膜１３に転写される。パターニングされたシリコン酸化膜１３は次の工程のエッチングマスクとなる。
【００３９】
パターニングされたシリコン酸化膜１３をマスクとするＲＩＥにより、Ｎ−型ドリフト層２にＮ＋型ソース層４およびＰ型ベース層３を貫通するトレンチ６Ａを形成する（図４）。トレンチ６Ａの深さは、Ｐ型ベース層３の深さ以上であり、０．５μｍ以上３μｍ以下程度とする。
【００４０】
その後、トレンチ６Ａのうちその底部に保護拡散層９Ａを形成すべきトレンチ６Ａに対して開口したパターンを有する注入マスク１４Ａを形成する。そして、注入マスク１４Ａをマスクにしたイオン注入により、トレンチ６Ａの底部にＰ型の保護拡散層９Ａを形成する（図５）。ここでは、Ｐ型不純物としてＡｌを用いる。なお、注入マスク１４Ａの代わりに、トレンチ６Ａを形成する際にエッチングマスクとして用いた、パターニングされたシリコン酸化膜１３を使用してもよい。これにより、製造工程の簡略化及びコスト削減を図ることができる。
【００４１】
その後、注入マスク１４Ａを除去し、トレンチ６Ａのうちその底部に保護拡散層９Ｂ１を形成すべきトレンチ６Ａに対して開口したパターンを有する注入マスク１４Ｂを形成する。そして、注入マスク１４Ｂをマスクにしたイオン注入により、トレンチ６Ａの底部にＰ型の保護拡散層９Ｂ１を形成する（図６）。なお、注入マスク１４Ｂの開口パターンは、保護拡散層９Ａ間を保護拡散層９Ｂ１で電気的に接続するレイアウトに対応するパターンで形成すればよく、上記のような選択的に開口したパターンに限定しない。例えば、トレンチ６Ａの部分を開口した単純なストライプ状のパターンであってもよい。これにより、トレンチ６Ａの長さ方向に対するマスク合わせ位置精度の問題を回避できる。
【００４２】
なお、保護拡散層９Ｂ１は、シリコン酸化膜１３又は注入マスク１４Ａを用いて保護拡散層９Ａを形成する際、同時に形成しても良い。この場合、シリコン酸化膜１３又は注入マスク１４Ａ越しに保護拡散層９Ｂ１が形成できるように、シリコン酸化膜１３又は注入マスク１４Ａの厚さ、エッチング条件及びパターンを調整する必要がある。これにより、マスク枚数を削減して製造コストを低減することができる。
【００４３】
その後、注入マスク１４Ｂを除去し、トレンチ６Ａのうちその側面に保護接続層９Ｓを形成すべきトレンチ６Ａに対して開口したパターンを有する注入マスク１４Ｃを形成する。そして、斜めイオン注入により、トレンチ６Ａの側壁部にＰ型の保護接続層９Ｓを形成する（図７）。
【００４４】
なお、上記の保護拡散層９Ａ、保護拡散層９Ｂ１及び保護接続層９Ｓは、トレンチ６Ａの形成前に、Ｎ−型ドリフト層２の表面からトレンチ６Ａの底部にあたる深さに高エネルギーでイオン注入することによって形成してもよい。これにより、トレンチ６Ａに対してマスクを開口させるという高精度なパターニング条件が不要になるため、写真製版のパターニング精度の条件が緩和される。
【００４５】
次に、注入マスク１４Ｃを除去した後、熱処理装置を用いて、これまでの工程でイオン注入したＮ及びＡｌを活性化させるアニールを行う。このアニールは、アルゴン（Ａｒ）ガスなどの不活性ガス雰囲気中で行い、温度は１３００℃以上１９００℃以下、時間は３０秒以上１時間以下とする。
【００４６】
そして、トレンチ６Ａ内を含むＮ−型ドリフト層２の全面にシリコン酸化膜を形成した後、ポリシリコンを減圧ＣＶＤ法により堆積し、それらをパターニングまたはエッチバックすることにより、トレンチ６Ａ内にゲート絶縁膜７およびゲート電極８を形成する（図８）。ゲート絶縁膜７となるシリコン酸化膜は、Ｎ−型ドリフト層２の表面を熱酸化して形成してもよいし、Ｎ−型ドリフト層２上に堆積させて形成してもよい。
【００４７】
続いて、減圧ＣＶＤ法により、Ｎ−型ドリフト層２の全面に層間絶縁膜１０を形成した後、ゲート電極８を覆う箇所を残してパターニングする。さらに、Ｎ−型ドリフト層２の全面にＡｌ合金などの電極材を堆積することで、ソース電極１１を形成する。最後に、Ｎ＋型基板１の下面にＡｌ合金等の電極材を堆積してドレイン電極１２を形成することにより、図１に示した構成のＳｉＣ−ＭＯＳＦＥＴ１０１が得られる。
【００４８】
＜Ａ−４．変形例＞
トレンチ６Ａの長手方向における保護拡散層９Ａの配置間隔、言い換えれば保護拡散層９Ｂの幅は特に限定しない。図２（ｄ）では、保護拡散層９Ａと保護拡散層９Ｂ１の幅（図２（ｄ）の紙面左右方向）が同一であるが、図９に示すように保護拡散層９Ｂの幅を保護拡散層９Ａより大きくしても良いし、反対に小さくしても良い。
【００４９】
図１，２では、保護拡散層９Ａ及び保護拡散層９Ｂをトレンチ６Ａの直下にのみ形成していたが、電界強度が最も強くなるトレンチ６Ａ底部の角部を守るために、保護拡散層９Ａ及び保護拡散層９Ｂはトレンチ６Ａの直下だけでなくその底部の角を覆うように形成しても良い（図１０）。図１０では保護拡散層９Ａのみ示しているが、保護拡散層９Ｂについても同様である。
【００５０】
保護接続層９Ｓはトレンチ６Ａの側面に、その長手方向の全体に亘って形成されるのではなく部分的に形成される。部分的に形成されていれば保護接続層９Ｓの形成箇所は特に限定しない。例えば、図３では、保護接続層９Ｓを３つの保護拡散層９Ａにつき１つの割合でトレンチ６Ａの両側の側面に形成しているが、トレンチ６Ａの片側の側面にのみ形成しても良い（図１１）。あるいは、保護接続層９Ｓをある場所ではトレンチ６Ａの左側面に形成し、別の場所ではトレンチ６Ａの右側面に形成しても良い（図１２）。図１１，１２のように、保護接続層９Ｓの形成面積を小さくすることによって、保護接続層９Ｓをトレンチ６Ａの両側の側面に形成する場合に比べてオン抵抗を低減することが出来る。また、保護接続層９Ｓを２つの保護拡散層９Ａにつき１つの割合で形成する等、保護接続層９Ｓの配置間隔を変更しても良い（図１３）。保護接続層９Ｓの配置間隔を短くする場合にはその形成面積が増えるが、保護接続層９Ｓから伸びる空乏層が占める面積が増加するため、トレンチ６Ａ底部の電界強度をより緩和することが出来る。
【００５１】
また、保護接続層９Ｓは、トレンチ６Ａの側面周辺にのみ設けるのではなく、トレンチ６Ａの側面からその法線方向に延びて、隣り合うトレンチ６Ａ間に亘って設けられ、隣り合うトレンチ６Ａの下方に設けられた保護拡散層９Ａ，９Ｂ１を接続しても良い（図１４）。この場合には、保護接続層９Ｓをトレンチ６Ａの側面周辺にのみ設ける場合に比べて、保護接続層９Ｓから伸びる空乏層が占める面積が増加するため、トレンチ６Ａ底部の電界強度をより緩和することが出来る。
【００５２】
また、図３ではストライプ状に設けられた複数のトレンチ６Ａの全てにおいて、その底部に保護拡散層９Ａと保護拡散層９Ｂ１とが交互に配置される様子を示した。しかし、このような保護拡散層９Ａ及び保護拡散層９Ｂ１の交互配置の構成は、必ずしも複数のトレンチ６Ａの全てについて設けなくても良い。例えば、図１５に示すように、一部のトレンチ６Ａについては、その下方に保護拡散層９Ａのみが設けられていても良い。このような構成によれば、図３に示す構成よりも保護拡散層９Ａの形成面積が増えるため、空乏層が広がりやすく、トレンチ６Ａ底部の電界強度をより緩和することが出来る。あるいは、一部のトレンチ６Ａについては、その下方に保護拡散層９Ｂ１のみが設けられていても良い。この場合には、図３に示す構成よりも保護拡散層９Ｂ１の形成面積が増えるため、空乏層の広がりが小さく電流経路が大きくなるため、よりオン抵抗を低減することができる。
【００５３】
また、隣り合う２つのトレンチ６Ａの双方について、その底部に保護拡散層９Ａと保護拡散層９Ｂ１とを交互に配置する場合、その配置ピッチを隣り合うトレンチ６Ａ間でずらしても良い。図１６は、そのような変形例に係るＳｉＣ−ＭＯＳＦＥＴ１０１Ａの構成図である。図１６（ａ）はＮ−型ドリフト層２をＮ＋型基板１側からみた平面図であり、図１６（ｂ）は図１６（ａ）のＡ−Ａ´断面図である。このＡ−Ａ´断面は、トレンチ６Ａの側面の法線方向、言い換えればトレンチ６Ａの長さ方向に垂直な方向の断面である。
【００５４】
図１６（ａ）に示すようにＳｉＣ−ＭＯＳＦＥＴ１０１Ａでは、長さ方向が同一である複数のトレンチ６Ａの底部に、それぞれその長さ方向に沿って保護拡散層９Ａ及び保護拡散層９Ｂ１が交互に配置される。そして、図１６（ｂ）に示すように、保護拡散層９Ａが底面に形成されたトレンチ６Ａに隣り合うトレンチ６Ａの底面には保護拡散層９Ｂ１が形成され、さらにその隣のトレンチ６Ａの底面には保護拡散層９Ａが形成される。このように、Ａ−Ａ´断面では保護拡散層９Ａと保護拡散層９Ｂ１とが交互に形成される。このことは、保護拡散層９Ａの幅と保護拡散層９Ｂ１の幅を足したものを１ピッチとすると、隣り合うトレンチ６Ａ間で、保護拡散層９Ａ，９Ｂ１の配列を半ピッチ分ずらしているともいえる。但し、ピッチをずらす幅は半ピッチ分には限らない。このように保護拡散層９Ａ，９Ｂ１を配列すると、オフ時には空乏層が広がりやすい保護拡散層９Ａから隣り合うトレンチ６Ａ底部の空乏層が広がりにくい保護拡散層９Ｂ１へ空乏層が広がるため、トレンチ６Ａの底部の電界強度をより緩和することが出来る。
【００５５】
また、以上の説明では、複数のトレンチ６Ａは長さ方向が同一であってストライプ状に配置されるものとしていた。しかし、トレンチ６Ａの配置形状はこれに限らない。例えば図１７に示すように、トレンチ６Ａは格子状に配置されていても良い。言い換えると、トレンチ６Ａは、長さ方向が同一の複数のトレンチ６Ａと、これらのトレンチ６Ａに対して長さ方向が垂直なトレンチ６Ａとを含む。このように、トレンチ６Ａを格子状に配置することにより、高チャネル密度化が可能であるため、より低抵抗化できる。また、保護拡散層９Ａ及び保護拡散層９Ｂ１の配置密度が大きくなるため、空乏層が重なりやすくトレンチ６Ａ底部の電界強度をより緩和することができる。
【００５６】
また、以上の説明ではＳｉＣ−ＭＯＳＦＥＴを例にしたが、ＳｉＣ以外のワイドバンドギャップ半導体を用いたトレンチ型の半導体装置であっても、オン抵抗の低減とトレンチ底部における絶縁膜の電界強度の緩和とのトレードオフという問題を有するため、本発明を適用可能である。また、ＭＯＳＦＥＴの他にＩＧＢＴにも本発明は適用可能である。
【００５７】
本実施の形態に記載の半導体装置は、インバータやコンバータなどの電力変換装置に適用できる。当該電力変換装置は、車載用、電鉄用、産業用又は民生用等の用途で用いられる。
【００５８】
＜Ｂ．実施の形態２＞
＜Ｂ−１．構成＞
図１８は、実施の形態２に係る半導体装置であるＳｉＣ−ＭＯＳＦＥＴ１０２の構成を示す断面図である。図１８に示す断面は、実施の形態１に係るＳｉＣ−ＭＯＳＦＥＴ１０１でいえば図１のＤ−Ｄ´断面に対応している。
【００５９】
ＳｉＣ−ＭＯＳＦＥＴ１０１では、保護拡散層９Ａと、保護拡散層９Ａに比べて厚みが小さく不純物濃度が同等の保護拡散層９Ｂ１とが設けられていた。保護拡散層９Ｂ１の厚みが保護拡散層９Ａより小さい理由は、保護拡散層９Ｂ１からＮ−型ドリフト層２に広がる空乏層の幅を保護拡散層９Ａのそれよりも小さくするためである。
【００６０】
これに対してＳｉＣ−ＭＯＳＦＥＴ１０２では、保護拡散層９Ｂ１に代えて、保護拡散層９Ａに比べて厚みが同等で不純物濃度が小さいＰ型の保護拡散層９Ｂ２を設ける。保護拡散層９Ｂ２以外のＳｉＣ−ＭＯＳＦＥＴ１０２の構成は、ＳｉＣ−ＭＯＳＦＥＴ１０１と同様である。
【００６１】
保護拡散層の不純物濃度を低くすると、Ｐ型の空間電荷が減る分、Ｎ−型ドリフト層２側では空乏層幅を短くすることで空間電荷の釣りあいがとれる。つまり保護拡散層９Ａに比べて不純物濃度が低い保護拡散層９Ｂ２では、Ｎ−型ドリフト層２への空乏層の伸びが小さくなるため、低抵抗な電流経路を形成することが出来る。従って、実施の形態１と同様の効果を得ることが出来る。
【００６２】
本実施の形態では、保護拡散層９Ｂ１の不純物濃度を保護拡散層９Ａより低くすることによって、空乏層の伸びを小さくしたが、不純物濃度と厚みを両方調整することによって、保護拡散層９Ａと保護拡散層９Ｂ１の空乏層の伸びを制御し、保護拡散層９Ｂ１の空乏層の伸びを小さくすることによっても、本実施の形態の効果が得られる。
【００６３】
＜Ｃ．実施の形態３＞
＜Ｃ−１．構成＞
図１９は、実施の形態３に係る半導体装置であるＳｉＣ−ＭＯＳＦＥＴ１０３の構成図である。図１９（ａ）はＮ−型ドリフト層２をＮ＋型基板１側からみた平面図であり、図１９（ｂ）は図１９（ａ）のＡ−Ａ´断面図である。このＡ−Ａ´断面は、トレンチ６Ａの側面の法線方向、言い換えればトレンチ６Ａの長さ方向に垂直な方向の断面であり、実施の形態１に係るＳｉＣ−ＭＯＳＦＥＴ１０１でいえば図１のＢ−Ｂ´断面、すなわち図２（ｂ）に対応している。
【００６４】
ＳｉＣ−ＭＯＳＦＥＴ１０３は、ＳｉＣ−ＭＯＳＦＥＴ１０１の構成に加えて、Ｐ型の保護拡散層９Ｃ（第３保護拡散層）を備えている。保護拡散層９Ｃは、Ｐ型ベース層３の下のＮ−型ドリフト層２に形成され、Ｎ−型ドリフト層２を介してトレンチ６Ａと対向する。保護拡散層９Ｃは少なくともトレンチ６Ａ底部と同じ深さに形成されていれば良く、保護拡散層９ＣからＮ−型ドリフト層２に広がる空乏層によって、最も電界強度が強くなるトレンチ６Ａ底部の電界強度を緩和することが出来る。
【００６５】
なお、図１９（ｂ）では、保護拡散層９Ｃを保護拡散層９Ｂ１より浅い位置に形成しているが、保護拡散層９Ｂ１より深い位置にまで形成すれば、トレンチ６Ａ底部の電界強度をより緩和することが出来る。また、図１９（ｂ）では、保護拡散層９ＣをＰ型ベース層３と接して設けているが、Ｐ型ベース層３と接していなくても良い。
【００６６】
とりわけ、保護拡散層９Ａにのみ接して保護接続層９Ｓを設ける場合、保護拡散層９Ｂ１が形成されるトレンチ６Ａ底部では保護接続層９Ｓが設けられないため、保護拡散層９Ａが形成されるトレンチ６Ａ底部に比べて電界強度が緩和されない。そこで、保護拡散層９Ｂ１が底部に形成されるトレンチ６Ａに対向する位置に保護拡散層９Ｃを設けることにより、当該部分での電界強度を緩和することが出来る。
【００６７】
＜Ｄ．実施の形態４＞
＜Ｄ−１．構成＞
図２０は、実施の形態４に係る半導体装置であるＳｉＣ−ＭＯＳＦＥＴ１０４の構成図である。図２０（ａ）はＮ−型ドリフト層２をＮ＋型基板１側からみた平面図であり、図２０（ｂ）は図２０（ａ）のＡ−Ａ´断面図である。このＡ−Ａ´断面は、トレンチ６Ａの側面の法線方向、言い換えればトレンチ６Ａの長さ方向に垂直な方向の断面であり、実施の形態１に係るＳｉＣ−ＭＯＳＦＥＴ１０１でいえば図１のＡ−Ａ´断面、すなわち図２（ａ）に対応している。
【００６８】
ＳｉＣ−ＭＯＳＦＥＴ１０４では、Ｎ−型ドリフト層２の複数のトレンチ６Ａに挟まれた領域において、トレンチ６Ａの長さ方向の一部分に、トレンチ６Ａと同じ深さのトレンチ６Ｂ（第２トレンチ）が形成されている。そして、トレンチ６Ｂ内には、Ａｌ合金などの電極材からなりソース電極１１と電気的に接続された保護コンタクト１１Ａ（保護コンタクト層）が形成される。
【００６９】
保護拡散層９Ａ及び保護拡散層９Ｂ１はトレンチ６Ａの底部に沿ってトレンチ６Ａの長さ方向に交互に配置される。さらに、保護拡散層９Ａは、トレンチ６Ｂの形成領域では、トレンチ６Ｂを挟む２つのトレンチ６の底部に亘って形成される。トレンチ６Ｂはトレンチ６と同じ深さまで形成されるため、保護拡散層９Ａはトレンチ６Ａだけでなくトレンチ６Ｂの底部にも形成される。
【００７０】
そして、トレンチ６Ｂと保護拡散層９Ａとの間にはＰ＋型コンタクト層５（コンタクト領域）が形成され、保護拡散層９ＡはＰ＋型コンタクト層５及び保護コンタクト１１Ａ（保護コンタクト層）を介してソース電極１１と電気的に接続され、ソース電位に固定される。
【００７１】
また、層間絶縁膜１０は、ゲート電極８の上面だけでなく、トレンチ６Ａの保護コンタクト１１Ａに面する側面も覆う。
【００７２】
なお、図２０ではトレンチ６Ｂを挟む２つのトレンチ６Ａの底部に亘って保護拡散層９Ａを形成しているが、保護拡散層９Ａに代えて保護拡散層９Ｂ１を形成しても良い。
【００７３】
このような構成によって、保護拡散層９Ａ又は保護拡散層９Ｂ１は、保護コンタクト１１Ａを介して電気的に接続される。実施の形態１では、トレンチ６Ａの側面に沿ってＮ−型ドリフト層２に形成したＰ型の保護接続層９Ｓを介して、保護拡散層９Ａ及び保護拡散層９Ｂ１をソース電極１１と電気的に接続していたが、保護コンタクト１１Ａを介してより低抵抗に接続することによって、トレンチ６Ａ底部の電界強度をより緩和することが出来る。
【００７４】
なお、本発明は、その発明の範囲内において、（各実施の形態を自由に組み合わせたり、各）実施の形態を適宜、変形、省略することが可能である。
【符号の説明】
【００７５】
１  Ｎ＋型基板、２  Ｎ−型ドリフト層、３  Ｐ型ベース層、４  Ｎ型ソース層、５  Ｐ＋型コンタクト層、６Ａ，６Ｂ  トレンチ、７  ゲート絶縁膜、８  ゲート電極、９Ａ，９Ｂ１，９Ｂ２，９Ｃ  保護拡散層、９Ｓ  保護接続層、１０  層間絶縁膜、１１  ソース電極、１１Ａ  保護コンタクト、１２  ドレイン電極、１３  シリコン酸化膜、１４Ａ，１４Ｂ，１４Ｃ  注入マスク、１０１，１０１Ａ，１０２，１０３，１０４  ＳｉＣ−ＭＯＳＦＥＴ。
【図１】
2017112161.tif 000003
【図２】
2017112161.tif 000004
【図３】
2017112161.tif 000005
【図４】
2017112161.tif 000006
【図５】
2017112161.tif 000007
【図６】
2017112161.tif 000008
【図７】
2017112161.tif 000009
【図８】
2017112161.tif 000010
【図９】
2017112161.tif 000011
【図１０】
2017112161.tif 000012
【図１１】
2017112161.tif 000013
【図１２】
2017112161.tif 000014
【図１３】
2017112161.tif 000015
【図１４】
2017112161.tif 000016
【図１５】
2017112161.tif 000017
【図１６】
2017112161.tif 000018
【図１７】
2017112161.tif 000019
【図１８】
2017112161.tif 000020
【図１９】
2017112161.tif 000021
【図２０】
2017112161.tif 000022