(57)【要約】      （修正有）【課題】負荷変動の大小にかかわらず電源回路の応答特性と安定性を向上する。【解決手段】負荷デバイス３０に出力電圧を供給する電源装置１０Ａは、所定の周波数でスイッチングを行うスイッチ部を有し前記出力電圧を生成する電源回路２０と、前記電源回路の出力電圧に基づいて、前記スイッチ部のスイッチングデューティをフィードバック制御するとともに、基準電圧及び前記電源回路の出力電圧に基づいて前記負荷デバイスの負荷変動に対する前記出力電圧の応答特性を可変する位相補償器２２と、所定の周波数範囲にわたるパイロット信号を前記基準電圧に加えると共に前記電源回路からの出力電圧をモニタし前記パイロット信号及び前記出力電圧に基づいて前記応答特性を制御する制御部と、を有する。【選択図】図７
2017038482.tif 000002
【特許請求の範囲】
【請求項１】
負荷デバイスに出力電圧を供給する電源装置において、
所定の周波数でスイッチングを行うスイッチ部を有し、前記出力電圧を生成する電源回路と、
前記電源回路の出力電圧に基づいて、前記スイッチ部のスイッチングデューティをフィードバック制御するとともに、基準電圧及び前記電源回路の出力電圧に基づいて、前記負荷デバイスの負荷変動に対する前記出力電圧の応答特性を可変する位相補償器と、
所定の周波数範囲にわたるパイロット信号を前記基準電圧に加えると共に前記電源回路からの出力電圧をモニタし、前記パイロット信号及び前記出力電圧に基づいて前記応答特性を制御する制御部と
を有する
ことを特徴とする電源装置。
【請求項２】
前記制御部は、前記パイロット信号及び前記出力電圧に基づいて前記電源回路の一巡伝達特性を求め、求めた前記一巡伝達特性の位相余裕が所定の第１閾値以下の場合に、前記電源回路のゲインまたはゼロクロス周波数を小さくする制御信号を前記位相補償器に出力することを特徴とする請求項１に記載の電源装置。
【請求項３】
前記制御部は、前記パイロット信号及び前記出力電圧に基づいて前記電源回路の一巡伝達特性を求め、求めた前記一巡伝達特性の位相余裕が所定の第２閾値以上の場合に、前記電源回路のゲインまたはゼロクロス周波数を大きくする制御信号を前記位相補償器に出力することを特徴とすることを請求項１に記載の電源装置。
【請求項４】
前記制御部は、
所定の周波数範囲にわたって前記パイロット信号を生成し、前記パイロット信号を前記位相補償器に出力する波形生成部と、
前記電源回路の前記出力電圧に含まれる前記パイロット信号の位相と振幅を測定し、前記位相と前記振幅の測定結果に基づいて前記電源回路の前記一巡伝達特性を算出する解析制御部と、
を有することを特徴とする請求項２または３に記載の電源装置。
【請求項５】
前記制御部は、
前記電源回路の前記出力電圧と出力電流をモニタし、前記出力電流が所定のレベルを超えて変化したときの前記出力電圧の変化に基づいて前記電源回路の前記一巡伝達特性を算出する解析制御部、
を有することを特徴とする請求項２または３に記載の電源装置。
【請求項６】
前記電源回路は、前記スイッチ部を含むフィードバックループを有し、
前記位相補償器は、前記出力電圧の変動が小さくなるように前記スイッチ部のスイッチングデューティをフィードバック制御するとともに、前記制御部から出力される制御信号が前記位相補償器の前記基準電圧を変化させることを特徴とする請求項１〜３のいずれか１項に記載の電源装置。
【請求項７】
負荷デバイスに出力電圧を供給する電源装置の制御方法において、
前記電源装置は、
所定の周波数でスイッチングを行うスイッチ部を有し、前記出力電圧を生成する電源回路と、
前記電源回路の出力電圧に基づいて、前記スイッチ部のスイッチングデューティをフィードバック制御するとともに、基準電圧及び前記電源回路の出力電圧に基づいて、前記負荷デバイスの負荷変動に対する前記出力電圧の応答特性を可変する位相補償器と
を備え、
所定の周波数範囲にわたるパイロット信号を前記基準電圧に加えると共に前記電源回路からの出力電圧をモニタし、
前記パイロット信号及び前記出力電圧に基づいて前記応答特性を制御する
ことを特徴とする電源装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源装置と電源制御方法に関する。
【背景技術】
【０００２】
ルータやサーバ等の通信装置で、ＦＰＧＡ（Field Programmable Gate Array：フィールド・プログラマブル・ゲートアレイ）やＣＰＵ（Central Processing Unit：演算装置）等のＬＳＩ（Large-Scaled Integrated）チップを搭載したプリント配線基板（ＰＣＢ：Printed Circuit Board）が用いられている。半導体プロセスの微細化に伴い、ＬＳＩチップの電源電圧の絶対値が小さくなり、電圧設定精度の要求も厳しくなっている。また、集積度の増大によって、電源電流も数アンペアから数１０Ａオーダーの大電流まで広い範囲にわたっている。
【０００３】
図１に示すように、ＣＰＵやＦＰＧＡ等の大電流を消費する負荷デバイス３０−１〜３０−４（以下、適宜「負荷デバイス３０」と総称する）に適切なレベルの電源電圧を供給するために、一次電源電圧が分配される。ＰＣＢ１００の端部の中間電圧生成コンバータ１１０で一次電源電圧を中間電圧に変換し、負荷デバイス３０の近傍に配置された電圧降下型の非絶縁型ＤＣ−ＤＣコンバータで、各負荷デバイス３０の動作電圧に適した電圧に変換する。このＤＣ−ＤＣコンバータは、ＰＯＬ（Point of Load：負荷点）コンバータ１２０−１〜１２０−４（以下、適宜「ＰＯＬコンバータ１２０」と総称する）とも呼ばれている。ＰＯＬコンバータ１２０には、精度の良い出力電圧、フィードバックの安定性、高い変換効率が求められる。
【０００４】
図２は、ＰＯＬコンバータ１２０内部のフィードバックループの例を示す。図２に示すように、ＰＯＬコンバータ１２０は、閉ループの伝達関数により導き出される動作特性（一巡伝達特性）を有する。ＰＯＬコンバータ１２０には、出力電圧を一定に保つフィードバック制御を安定化するために、補償器１２２が用いられる。補償器１２２は、パワーステージ１２１からの出力電圧Ｖoを基準電圧Ｖrefと比較し、比較結果に基づいて変換部ＳＷのスイッチング幅を制御する。補償器１２２の働きにより、パワーステージ１２１のＬＣ成分による位相回転を補償して、ＰＯＬコンバータ１２０の動作を安定させる。出力電圧Ｖoのモニタ点を負荷デバイス３０側におくことで（リモートセンシング）、負荷デバイス３０に供給する電圧を安定化する。
【０００５】
図３は、負荷変動による電圧変動と、一巡伝達特性のゼロクロス周波数の関係を示す。上段のグラフに示すように、通信系の装置やサーバー装置では、通信トラフィックやプロセッサの負荷変動により、消費電流が数１０Ａのオーダーで大きく変動する。電流の変化速度も数１０μｓｅｃと非常に速い。中段のグラフに示すように、電流変動に起因して電圧が変動する。電流変動による電圧変化は、補償器１２２を含むフィードバックループの一巡伝達特性のゼロクロス周波数を高くすることで、低減することができる。
【０００６】
下段のグラフに示すように、フィードバックループの一巡伝達特性は、電源自体の初期変動、温度変動、電源回路パターンの寄生ＬＲＣ成分の影響、負荷の電流量などによって変化する。特に、負荷電流が増えると、制御回路が同じであってもフィードバック帯域が狭くなる（ゼロクロス周波数が小さくなる）。外部要因によりフィードバック帯域が狭くなっている状態で補償器１２２の位相補償回路定数を最適化して広帯域／高利得に設定すると、電流が少なくなったときに帯域が広がりすぎて位相余裕がなくなる。最悪の場合は、出力電圧が発振する可能性がある。
【０００７】
現在一般に用いられている電源回路では、外部要因の変化による制御帯域の変動があってもフィードバックの安定性を確保するために、フィードバックループの応答を遅くして安定性を確保できるような位相補償回路定数を選んでいる。この場合、電流変動に対する電源変動を抑える効果が電源回路に期待できない。そのため、電源出力に大きな容量を接続して電圧変動を抑えるなどの対策が講じられている。
【０００８】
負荷の特性変動に適応的に対応するために、電圧変換器の出力電流と出力電圧の瞬時値を検出し、これらの瞬時値とＬ，Ｃ、Ｒなどのエレメントの設計値とから制御器の最適な伝達関数のパラメータを求める手法が提案されている。求めた伝達関数のパラメータを使用して制御器にて電圧変換器の制御を行う（たとえば、特許文献１参照）。また、一巡伝達特性にゲイン余裕は持たず位相余裕だけを有する周波数特性を持たせる方法が提案されている（たとえば、特許文献２参照）。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２０１０−２６８６０８号公報
【特許文献２】特開２００４−１８０４０７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、上述したような電圧変換器では、電源変換器の出力電流及び出力電圧の瞬時値と、Ｌ，Ｃ，Ｒなどのエレメントの設計値とから、電源変換器の一巡伝達関数を求めることは出来ても、電源変換器の応答特性と安定性とを決定することが難しい場合がある。応答特性を良くなる方向に向上させると、その分、安定性は悪くなるという関係にあるが、どの程度の応答特性および安定性が最適になるのかは負荷の抵抗成分や容量成分など負荷の特性によって変わってくるためである。つまり、接続される負荷の特性の変動範囲（負荷変動の範囲）が大きいことが想定される場合には、変動の範囲全てを満足するような応答特性および安定性が存在しない場合がある。
【００１１】
本実施形態では、負荷変動の大小にかかわらず、電源回路の応答特性と安定性を向上することを目的とする。
【課題を解決するための手段】
【００１２】
ひとつの態様では、負荷デバイスに出力電圧を供給する電源装置は、
所定の周波数でスイッチングを行うスイッチ部を有し、前記出力電圧を生成する電源回路と、
前記電源回路の出力電圧に基づいて、前記スイッチ部のスイッチングデューティをフィードバック制御するとともに、基準電圧及び前記電源回路の出力電圧に基づいて、前記負荷デバイスの負荷変動に対する前記出力電圧の応答特性を可変する位相補償器と、
所定の周波数範囲にわたるパイロット信号を前記基準電圧に加えると共に前記電源回路からの出力電圧をモニタし、前記パイロット信号及び前記出力電圧に基づいて前記応答特性を制御する制御部と
を有する。
【発明の効果】
【００１３】
負荷変動の大小にかかわらず、電源回路の応答特性と安定性を向上することができる。
【図面の簡単な説明】
【００１４】
【図１】ＰＣＢ内の電源構成の例を示す。
【図２】ＰＯＬコンバータの内部のフィードバックループと補償器の構成例を示す。
【図３】負荷変動による電圧変動と、一巡伝達特性のゼロクロス周波数の関係を示す。
【図４】解析に使用した電源回路のモデルを示す。
【図５】電源回路の負荷を抵抗モデルで構成したときの一巡伝達特性のゲイン特性と位相特性を示す。
【図６】電源回路の負荷を定電流モデルで構成したときの一巡伝達特性のゲイン特性と位相特性を示す。
【図７】第１実施形態の電源装置の構成例を示す。
【図８】図７の監視制御回路のハードウェア構成を示す。
【図９】監視制御回路で実行される制御フローを示す。
【図１０】第２実施形態の電源装置の構成例を示す。
【図１１】図１０の監視制御回路のハードウェア構成を示す。
【図１２】監視制御回路で実行される制御フローを示す。
【図１３】位相補償器の回路定数またはパラメータの切り替え制御を示す。
【図１４】位相補償器にアナログ回路を用いたときの回路定数の切り替えの例を示す。
【図１５】位相補償器をデジタル制御するときの等化回路を示す。
【図１６】大電流の状態で広帯域かつ最適な安定度が得られるように定数が設計された位相補償回路のパラメータの例を示す。
【図１７】図１６の回路で大電流のときの一巡伝達特性を示す。
【図１８】図１６の回路で小電流になったときの一巡伝達特性を示す。
【図１９】電流の大小にかかわらず安定化するように定数が設計された位相補償回路のパラメータの例を示す。
【図２０】図１９の回路で大電流のときの一巡伝達特性を示す。
【図２１】図１９の回路で小電流のときの一巡伝達特性を示す。
【図２２】実施形態による応答特性と安定性の改善効果を示す表である。
【図２３】実施形態による応答特性の安定性の改善効果を示す図である。
【発明を実施するための形態】
【００１５】
実施形態の構成を説明する前に、図４〜図６を参照して、発明者が見出した問題点を説明する。上述のように、電源変換器の出力電流及び出力電圧の瞬時値と、Ｌ，Ｒ、Ｃ等の負荷素子の設計値を用いる従来の手法では、電源変換器の応答特性と安定性とを決定することが難しい場合がある。その理由として、以下の点が挙げられる。
（１）負荷素子が同じ電流を消費していても、電圧に依存した電流特性（抵抗負荷特性）を持つか、電圧に依存しない電流特性（定電流負荷特性）を持つかに応じて一巡伝達特性が変化する。
（２）一般に、デバイス内部の容量（ＬＳＩパッケージ内部やシリコンダイ上に形成された容量など）が公開されておらず、容量値をあらかじめ予測するのが困難である。
（３）ＰＣＢ上の電源配線パターンによる寄生インダクタンスを定量的に把握するのが困難である。
（４）Ｌ、Ｃ、Ｒ素子の値のばらつきや温度特性、周波数特性などをあらかじめ完全に把握しておくことが困難である。
【００１６】
理由（１）は、図４に示す回路モデル１２０Ｍの解析結果から発明者が見出した知見による。図４の回路モデル１２０Ｍは、図２のＰＯＬコンバータ１２０と同様の構成であるが、パワーステージ１２１の負荷を抵抗Ｒでモデル化する場合（「抵抗モデル」）と、定電流Ｊでモデル化する場合（「定電流モデル」）とを示している。図５は、「抵抗モデル」で５０Ａの電流を流したときの開ループのシミュレーション結果、図６は、「定電流モデル」で５０Ａの電流を流したときの開ループのシミュレーション結果である。図５及び図６で、横軸は周波数（Ｈｚ）、左の縦軸がゲイン（ｄＢ）、右の縦軸が位相（degree）、「Gain」のラインはゲイン特性、「Phase」のラインは位相特性を示す。
【００１７】
図５と図６から明らかなように、同じ電流、同じ電圧であっても、ＰＯＬコンバータ１２０の負荷の種類が異なると、ゲインと位相で表される一巡伝達特性が大きく異なる。位相余裕は、ゲインがゼロ（０ｄＢ）のとき位相の値（あるいは−１８０°から何度あるか）で表される。図５の抵抗モデルでは、位相余裕は６０°以上あるが、図６の定電流モデルでは、位相余裕は４５°程度である。
【００１８】
このように、電圧変換器の出力電流と出力電圧の瞬時値をモニタして用いるだけでは、一巡伝達特性を正確に決定することができず、電圧変換器の応答特性を向上することができない。
【００１９】
そこで、実施形態では、装置の運用中に電源回路の一巡伝達特性をリアルタイムで測定し、負荷の種類によらずに電源装置の応答性、安定性を向上する。一巡伝達特性の測定は
（ａ）デバイスの動作に影響を与えない程度の小振幅のパイロット信号を用いる方法、または
（ｂ）ＣＰＵやＦＰＧＡなどの負荷デバイス３０の電流が急変したときの応答特性から測定する方法、
などにより実現できる。一巡伝達特性のリアルタイムの測定結果に基づいて、電源回路の特性をフィードバック制御する。たとえば、位相補償器の回路定数や制御パラメータを自動的に切り換え、または変更することで、一巡伝達特性を最適化して、電源回路の応答特性を向上する。
＜第１実施形態＞
図７は、第１実施形態の電源装置１０Ａの構成図である。第１実施形態では、パイロット信号を用いて、電源回路２０の一巡伝達特性を監視制御回路４０Ａでリアルタイムで測定し、電源回路２０の応答性、安定性を向上する。
【００２０】
電源装置１０Ａは、電源回路２０と監視制御回路４０Ａを含む。電源回路２０は、図４の回路モデル１２０Ｍのようなアナログ回路で構成されてもよいし、一部ファームウェアで構成することも可能である。一部ファームウェアで構成される電源回路２０は「電源モジュール」と称してもよい。電源回路２０は、後述する構成の位相補償器２２と、変換部（スイッチ部）ＳＷを有する。変換部ＳＷは図４の変換部ＳＷと同様の構成であってもよい。また、位相補償器は、電源回路２０の外部に設けてもよい。
【００２１】
電源回路２０に、たとえば中間電圧生成コンバータ１１０（図１参照）から中間電圧Ｖinが入力されると、図４と同様のＬＲＣ回路により、低電圧、大電流の出力電圧Ｖoutが負荷デバイス３０に供給される。出力電圧Ｖoutの一部は、電源回路２０の位相補償器２２にフィードバックされる。位相補償器２２はフィードバックされた出力電圧Ｖoutと基準電圧Ｖrefを比較して、変換部（スイッチ部）ＳＷのスイッチングデューティをフィードバック制御する。Ｖrefとグランドの間にトリミング用の可変抵抗Ｒtrimが挿入されており、位相補償器は、基準電圧と電源回路２０の出力電圧に基づいて、負荷デバイス３０の負荷変動に対する電源回路２０の出力電圧の応答特性を可変にする。電源回路２０のこの開ループの伝達特性が一巡伝達特性Ｆ（ｓ）である。
【００２２】
電源回路２０の出力電圧Ｖoutはまた、監視制御回路４０Ａに供給される。監視制御回路４０Ａは、解析・制御部４７と、波形生成部４８を有する。解析・制御部４７はＶoutのモニタ結果に基づいて電源回路２０へ制御信号を出力する。波形生成部４８は、測定周波数の範囲に応じてパイロット信号の周波数をスイープし、同位相、同振幅の正弦波を生成して電源回路２０に入力パイロット信号Ｖpinを供給する。これにより解析・制御部４７は全周波数帯（図３の下段参照）で電源回路２０の応答特性をモニタする。
【００２３】
入力パイロット信号Ｖpinは、電源回路２０の可変抵抗Ｒtrimの外部制御側に印加され、電源回路２０の出力電圧Ｖoutに、出力パイロット信号Ｖpoutが重畳される。Ｖoutに重畳される微小な振幅Ｖpoutが負荷デバイス３０に影響を与えないように、印加される入力パイロット信号Ｖpinの振幅は、十分に小さく設定されている。Ｖoutに重畳される出力パイロット信号Ｖpoutは、入力パイロット信号Ｖpinに比べ、周波数に依存して位相と振幅が変化している。解析・制御部４７は、出力パイロット信号Ｖpoutの振幅と位相を測定して、入力パイロット信号Ｖpinから出力パイロット信号Ｖpoutまでの伝達関数Ｈ（ｓ）を演算する。さらに、伝達関数Ｈ（ｓ）に基づき、電源回路２０の一巡伝達特性Ｆ（ｓ）を計算する。
【００２４】
入力パイロット信号Ｖpinに対する出力パイロット信号Ｖpoutの直流変化率をＫとすると（Ｋ＝Ｖpout／Ｖpin）、ＶpinからＶpoutまでの伝達関数Ｈ（ｓ）と電源回路２０の一巡伝達特性Ｆ（ｓ）の間に、式（１）の関係が成り立つ。
【００２５】
Ｈ（ｓ）＝Ｋ×Ｆ（ｓ）／（１＋Ｆ（ｓ））        （１）
したがって、式（２）の計算を行うことで、電源回路２０の一巡伝達特性Ｆ（ｓ）が求まる。
【００２６】
Ｆ（ｓ）＝Ｈ（ｓ）／（Ｋ−Ｈ（Ｓ））            （２）
解析・制御部４７は、リアルタイムで算出された一巡伝達特性Ｆ（ｓ）に基づいて、位相補償器２２の負荷パラメータの値を調整または変更して、一巡伝達特性Ｆ（ｓ）を最適化する。負荷パラメータの調整、変更の具体的手法については後述する。
【００２７】
図７では、電源回路２０にアナログ回路を用いる例に基づいて、監視制御回路４０Ａを電源回路２０の外部に設けた。電源回路２０の制御をデジタルで行う場合は、パイロット信号の生成と印加、及び伝達関数Ｈ（ｓ）と一巡伝達特性Ｆ（ｓ）の演算を電源回路２０を含む電源モジュール内で行ってもよい。
【００２８】
図８は、図７の監視制御回路４０Ａのハードウエア構成図である。監視制御回路４０Ａは、Ａ／Ｄコンバータ４１、Ｄ／Ａコンバータ４２、プロセッサ４３、入出力（Ｉ／Ｏ）インタフェース４４、及びメモリ４５を有する。Ａ／Ｄコンバータ４１は、電源回路２０からの出力電圧Ｖout（出力パイロット信号Ｖpoutが重畳されている）をデジタル変換し、プロセッサ４３に入力する。プロセッサ４３は、図７の解析・制御部４７と波形生成部４８の機能を実行する。メモリ４５は、パイロット信号の測定結果を全周波数帯にわたって記録し、プロセッサ４３により算出されたＶpinからＶpoutまでの伝達関数Ｈ（ｓ）を記録する。プロセッサ４３は、伝達関数Ｈ（Ｓ）から電源回路２０の現在の一巡伝達特性Ｆ（ｓ）を計算し、一巡伝達特性を最適化する制御信号を生成する。また、電源回路２０に印加するパイロット信号を生成する。Ｄ／Ａコンバータ４２は、プロセッサ４３から出力されるデジタル信号をアナログ変換して、パイロット信号と制御信号を出力する。
【００２９】
図９は、監視制御回路４０Ａが実行する一巡伝達特性の最適化制御のフローチャートである。電源回路２０が起動されると（Ｓ１０１）、制御を開始し（Ｓ１０２）、測定範囲の周波数帯にわたって同位相、同振幅のパイロット信号を、たとえば低い方の周波数から順に電源回路２０に印加する（Ｓ１０３）。電源回路２０からの出力電圧Ｖoutの一部をモニタし、Ｖoutに含まれるパイロット信号成分の振幅と位相を、検出する（Ｓ１０４）。上述したように、電源回路２０を通過したパイロット信号は、周波数に応じて位相と振幅が変化している。測定範囲の上限周波数に達するまで、所定のステップサイズで周波数を順次増大して（Ｓ１０５、Ｓ１０６）、パイロット信号の印加と、Ｖoutに含まれるパイロット信号の振幅及び位相の検出を繰り返す（Ｓ１０３、Ｓ１０４）。測定範囲の上限周波数に達したならば（Ｓ１０６でＹＥＳ）、Ｖpin→Ｖpoutの伝達関数Ｈ（ｓ）を求め、メモリ４５に記録する（Ｓ１０７）。次に、伝達関数Ｈ（ｓ）を用いて、電源回路２０の一巡伝達特性Ｆ（ｓ）を式（２）から算出する（Ｓ１０８）。
【００３０】
次に、算出された一巡伝達特性において、位相余裕が第１閾値以下（たとえば４０°以下）であるか否かを判断する（Ｓ１０９）。位相余裕はゲインが０となるときの位相値（またはー１８０°から何度あるか）である。位相余裕が小さいと、電源回路２０の出力電圧が安定性が失われ、発振するおそれがある。そこで、位相余裕が４０°以下の場合は（Ｓ１０９でＹＥＳ）、位相補償器２２の回路定数またはパラメータを変更してゼロクロス周波数を下げ、応答速度よりも出力電圧の安定化を優先する（Ｓ１１０）。その後、Ｓ１０２に戻って制御を繰り返す。
【００３１】
位相余裕が４０°より大きい場合は、位相余裕が第２閾値以上（たとえば５０°以上）であるか否かを判断する（Ｓ１１１）。位相余裕が４０°より大きく、５０°よりも小さいときは（Ｓ１１１でＮＯ）、位相余裕が適切な範囲内にあると判断して、Ｓ１０２に戻り制御を繰り返す。位相余裕が５０°以上のときは（Ｓ１１１でＹＥＳ）、位相補償器２２の回路定数またはパラメータを変更して、ゼロクロス周波数を上げる（Ｓ１１２）。ゼロクロス周波数を上げることで応答速度を高くし、負荷変動への追従性を向上する。その後、Ｓ１０２に戻って制御を繰り返す。図９の制御は電源回路２０が起動されている間繰り返し行われるため、制御フローはループとなっている。電源回路２０がオフにされた時点で制御は終了する。
【００３２】
このように、パイロット信号を用いて電源回路２０の一巡伝達特性自体をリアルタイムで測定し、位相余裕を適切な範囲に維持する。これにより、電源回路２０の応答特性を向上し、出力電圧を安定化する。
＜第２実施形態＞
図１０は、第２実施形態の電源装置１０Ｂの構成図である。第２実施形態では、何らかの要因で発生する負荷デバイス３０の電流変化そのものを用いて、電源回路２０の一巡伝達特性を測定し、電源回路２０の応答性、安定性を向上する。
【００３３】
電源装置１０Ｂは、電源回路２０と監視制御回路４０Ｂを含む。電源回路２０は、第１実施形態の電源回路２０と同様であり、たとえば、図４の回路モデル１２０Ｍのようなアナログ回路で構成される。あるいは、一部ファームウェアで構成してもよい。電源回路２０は、位相補償器２２と、変換部ＳＷを有する。変換部ＳＷは図４の変換部ＳＷと同様の構成であってもよい。
【００３４】
電源回路２０の出力電圧Ｖoutの一部は、監視制御回路４０Ｂに供給される。監視制御回路４０Ｂはまた、負荷デバイス３０へ流れる電流（「負荷電流Ｉout」と称する）をモニタする。負荷電流Ｉoutは、たとえばＬＳＩの処理が増大したときに急激に変化する。負荷デバイス３０で消費される電流量の変動に起因して、電源回路２０の出力電圧Ｖoutも変動する。この意味で電源回路２０の出力電圧Ｖoutを変動波形を「出力電圧応答波形」と称してもよい。
【００３５】
監視制御回路４０Ｂの解析・制御部４７は、負荷電流Ｉoutの電流波形と出力電圧Ｖoutの電圧波形を測定する。解析・制御部４７は、負荷電流Ｉoutが所定レベルを超えて変動した場合、電圧波形と電流波形に高速フーリエ変換（ＦＦＴ）を施して周波数領域のスペクトルを求め、ＩoutからＶoutへの伝達関数Ｈ（ｓ）を計算する。ここで発生するＶoutの変化は、Ｉoutの変化と電源の出力インピーダンスＺ（ｓ）によって関係づけられる。式で表すと、Ｚ（ｓ）＝Ｈ（ｓ）となる。一方、一般にＺ（ｓ）は電源回路内のフィードバック特性によって規定される。フィードバックループの一巡伝達関数をＦ（ｓ）とすると、Ｚ（ｓ）＝１／（１＋Ｆ（ｓ））の関係式が成り立つ。
【００３６】
よって、ＩoutからＶoutへの伝達関数Ｈ（ｓ）は、式（３）で表される。
【００３７】
Ｈ（ｓ）＝１／（１＋Ｆ（ｓ））                （３）
したがって、式（４）の計算を行うことで、電源回路２０の一巡伝達特性Ｆ（ｓ）が求まる。
【００３８】
Ｆ（ｓ）＝（１−Ｈ（ｓ））／Ｈ（Ｓ）            （４）
解析・制御部４７は、リアルタイムで算出された一巡伝達特性Ｆ（ｓ）に基づいて、位相補償器２２の回路定数またはパラメータの値を調整、変更する制御信号を出力する。これにより、電源回路２０の一巡伝達特性Ｆ（ｓ）を最適化する。負荷パラメータの調整、変更の具体的手法については後述する。
【００３９】
図１０では、電源回路２０にアナログ回路を用いる例に基づいて、監視制御回路４０Ｂを電源回路２０の外部に設けた。電源回路２０の制御をデジタルで行う場合は、負荷電流波形と出力電圧波形のサンプリングと、伝達関数Ｈ（ｓ）及び一巡伝達特性Ｆ（ｓ）の演算を、電源回路２０を含む電源モジュール内で行ってもよい。
【００４０】
図１１は、図１０の監視制御回路４０Ｂのハードウエア構成図である。監視制御回路４０Ｂは、Ａ／Ｄコンバータ４１ａ及び４１ｂ、Ｄ／Ａコンバータ４２、プロセッサ４３、入出力（Ｉ／Ｏ）インタフェース４４、及びメモリ４５を有する。Ａ／Ｄコンバータ４１ａは、電源回路２０の出力電圧応答波形をモニタしてデジタル変換（サンプリング）し、サンプリング結果をプロセッサ４３に供給する。Ａ／Ｄコンバータ４１ｂは、負荷デバイス３０へ流れる負荷電流をモニタしてデジタル変換（サンプリング）し、サンプリング結果をプロセッサ４３に供給する。
【００４１】
プロセッサ４３は、図１０の解析・制御部４７（ＦＴＴ処理部４９を含む）の機能を実行する。メモリ４５は、プロセッサ４３により算出されたＩoutからＶoutへの伝達関数Ｈ（ｓ）を記録する。プロセッサ４３は、伝達関数Ｈ（Ｓ）から電源回路２０の現在の一巡伝達特性Ｆ（ｓ）を計算し、一巡伝達特性を最適化する制御信号を生成する。Ｄ／Ａコンバータ４２は、プロセッサ４３から出力されるデジタル信号をアナログ変換して、アナログ制御信号を出力する。
【００４２】
図１２は、監視制御回路４０Ｂが実行する一巡伝達特性の最適化制御のフローチャートである。第１実施形態の制御フロー（図９）と同じ工程には同じ符号を付けて説明する。電源回路２０が起動されると（Ｓ１０１）、制御を開始し（Ｓ１０２）、電源回路２０の出力電圧Ｖoutの電圧波形と、負荷デバイス３０の負荷電流Ｉoutの電流波形を測定する（Ｓ２０３）。電流波形の変化をモニタし、負荷電流が所定のレベルを超えて変化したか否かを判断する（Ｓ２０４）。電流波形の変動が所定のレベル以内であれば（Ｓ２０４でＮＯ）、Ｓ１０２に戻って処理を繰り返す。
【００４３】
負荷電流が所定のレベルを超えて変化した場合（Ｓ２０４でＹＥＳ）、出力電圧波形と電流波形にＦＦＴを施して周波数領域のスぺクトルを求める（Ｓ２０５）。ＦＦＴ後の電圧波形と電流波形の比から、ＩoutからＶoutへの伝達関数Ｈ（ｓ）を計算する（Ｓ２０６）。伝達関数Ｈ（ｓ）に基づいて、式（４）から電源回路２０の一巡伝達特性Ｆ（ｓ）を計算する（Ｓ２０７）。
【００４４】
次に、求めた一巡伝達特性Ｆ（ｓ）から、位相余裕に応じた制御を行う（Ｓ１０９〜Ｓ１１２）。すなわち、位相余裕が第１閾値以下（たとえば４０°以下）であれば（Ｓ１０９でＹＥＳ）、位相補償器２２の回路定数またはパラメータを変更してゼロクロス周波数を下げ、出力電圧の安定化を優先する（Ｓ１１０）。位相余裕が４０°より大きく、かつ第２閾値より小さい（たとえば５０°未満）であるときは（Ｓ１０９でＮＯ、かつＳ１１１でＮＯ）、位相余裕が適切な範囲内にあると判断して、Ｓ１０２に戻り制御を繰り返す。位相余裕が５０°以上のときは（Ｓ１１１でＹＥＳ）、位相補償器２２の回路定数またはパラメータを変更して、ゼロクロス周波数を上げる（Ｓ１１２）。ゼロクロス周波数を上げることで負荷変動への追従性（応答特性）を向上する。
【００４５】
このように、負荷デバイス３０における電流変動をモニタして電源回路２０の一巡伝達特性自体をリアルタイムで測定し、位相余裕を適切な範囲に維持する。これにより、電源回路２０の応答特性を向上し、出力電圧を安定化する。
＜位相補償器２２の特性調整＞
第１実施形態または第２実施形態の方法で、電源回路２０の一巡伝達特性が測定されると、測定結果に基づいて位相補償器２２の回路定数またはパラメータの調整、変更が行われる（図９及び図１２のＳ１１０、Ｓ１１２参照）。
【００４６】
図１３は、監視制御回路４０から位相補償器２２への制御信号の供給を示す。この電源装置１０は、第１実施形態の構成と第２実施形態の構成の両方を含んでいるが、いずれか一方の構成を用いればよい。いずれの構成を用いても、電源回路２０の一巡伝達特性の測定結果に基づいて、位相補償器２２の回路定数（デジタル制御の場合は制御パラメータ）を切り換えるための制御信号が出力される。
【００４７】
一巡伝達特性の測定結果から、位相余裕が十分にある場合（たとえば５０°以上の場合）は、ゼロクロス周波数を高くする制御信号が出力される。制御信号は、たとえば位相補償器２２のゲインを上げる命令、あるいは位相補償特性の極（ポール）の周波数を上げる命令などを含む。
【００４８】
位相余裕が少ない場合（たとえば４０°以下の場合）は、ゼロクロス周波数を下げる制御信号が出力される。制御信号は、たとえば位相補償器２２のゲインを下げる命令、あるいは位相補償特性の極（ポール）の周波数を下げる命令などを含む。
【００４９】
図１４は、アナログ回路で構成した位相補償器２２Ａの構成例を示す。位相補償器２２Ａに入力された出力電圧Ｖoutは、比較器２２１の第１入力に接続され、第２入力の基準電圧Ｖrefと比較される。比較器２２１の出力は、電源電圧Ｖｃとして電源回路２０の変換部ＳＷ（図１３参照）に出力され、かつ、フィードバックループ２２５により、比較器２２１の第１入力にフィードバックされる。
【００５０】
フィードバックループ２２５において、抵抗Ｒ３と並列に抵抗Ｒ３'が接続され、Ｒ３とＲ３'の間にスイッチ２２２が配置されている。また、容量Ｃ３と並列に容量Ｃ３'が接続され、Ｃ３とＣ３'の間にスイッチ２２３が配置されている。
【００５１】
位相補償器２２Ａに供給される制御信号には、測定された一巡伝達特性に応じた切り替え命令が含まれている。制御信号（図１４で「補償回路定数切替信号」と表記）により、スイッチ２２２、及び／またはスイッチ２２３のＯＮ、ＯＦＦが切り替えられる。スイッチ２２３がＯＮされると、容量はＣ３からＣ３＋Ｃ３'に変更される。スイッチ２２２がＯＮされると、抵抗はＲ３から１／［（１／Ｒ３）＋（１／Ｒ３'）］に変更される。スイッチの位置と数は図１４の例に限定されず、容量Ｃ２を調整してもよいし、Ｃ３とＲ３のいずれか一方だけを切り換えてもよい。また、Ｒ３，Ｃ３等に対する並列接続の段数を増やしてもよい。
【００５２】
電源回路２０の制御をデジタルで行う場合は、回路定数のスイッチングに替えて、最適な位相補償パラメータを制御信号として供給する。
【００５３】
図１５は、電源回路２０をデジタル制御による電源モジュールで実現するときの等化回路を示す。この等化回路は、図４の回路モデル１２０Ｍと同様に見えるが、一巡伝達特性の測定結果に応じた制御信号により、位相補償器２２のパラメータ（Ｒ，Ｃ等の負荷素子）が最適な応答特性を実現するように調整、制御される点で異なる。
【００５４】
位相補償器２２はパワーステージ２１からの出力電圧Ｖoutを基準電圧Ｖrefと比較し、比較結果を表わす電源信号Ｖｃを出力する。電源信号Ｖｃは、駆動回路２３を介してパワーステージ２１のトランジスタＱ１をオン、オフする。入力電圧ＶinはトランジスタＱ１のオン、オフによって変換される。変換された電圧は、トランジスタＱ２、インダクタＬ、及びキャパシタＣ０で形成されるフィルタで平滑化され、抵抗Ｒに出力電圧Ｖoutとして接続される。抵抗Ｒに流れる電流Ｉoutは負荷デバイス３０へ流れる負荷電流に相当する。この等化回路を用いて、実施形態の効果を確認するシミュレーションを行う。
＜効果確認＞
実施形態の効果を確認するために、
（ａ）大電流状態で最適動作するように設計された電源回路と、
（ｂ）大電流でも小電流でも安定動作するように設計された電源回路と、
（ｃ）実施形態のように、一巡伝達特性の測定値に応じて位相補償器の回路定数またはパラメータを調整、変更する電源回路と、
の特性を比較する。
【００５５】
図１６は、大電流の状態で広帯域かつ最適な安定度になるように定数を設計した位相補償器の等化回路２２eqと、各負荷素子に設定されたパラメータ値を示す。図１７は、等化回路２２eqで負荷電流Ｉoutが５０Ａのときの一巡伝達特性のシミュレーション結果を、図１８は、等化回路２２eqで負荷電流Ｉoutが１Ａのときの一巡伝達特性のシミュレーション結果を示す。
【００５６】
図１６の回路を用いた場合、大電流（５０Ａ）の場合（図１７）は位相余裕がとれているが、電流が小さくなると（図１８）、位相遅れが大きくなり、系が不安定となる。すなわち、最初の設計で位相余裕を十分に大きくしておかないと、図１８の状態が発生し得る。
【００５７】
図１９は、大電流の状態でも小電流でも安定になるように定数を設計した位相補償器の等化回路２２eqと、各負荷素子に設定されたパラメータ値を示す。図２０は、図１９の等化回路２２eqで負荷電流Ｉoutが５０Ａのときの一巡伝達特性のシミュレーション結果を示し、図２１は、図１９の等化回路２２eqで負荷電流Ｉoutが１Ａのときの一巡伝達特性のシミュレーション結果を示す。
【００５８】
図２０と図２１に示すように、大電流（５０Ａ）のときも、小電流（１Ａ）のときもある程度の位相余裕がとれている。しかし、図２０の大電流の場合、図１７と比較してゼロクロス周波数が低くなっており、高速応答特性が損なわれている。図２１の小電流の場合も、図１８と比較してゼロクロス周波数が低くなっており（高速応答性の低下）、また、位相が遅れる傾向がある（安定性の低下）。
【００５９】
次に、実施形態の効果を確認する。図１９の回路（大電流の状態でも小電流でも安定になるように定数を設定した回路）をベースとし、運用中に電源回路の一巡伝達特性を測定して、測定結果に応じて位相補償器の回路定数を切り替える。具体的には、一巡伝達特性の測定の結果、位相余裕が十分にあれば、ループゲインを大きくする方向に回路定数を切り換えて応答特性を速くする。ループゲインは、たとえば図２０の位相補償器２２のパラメータＲ３等を大きくすることで実現できる。図１４のようなアナログ回路の場合は、スイッチ２２２をオンにしてＲ３を大きくする。
【００６０】
位相余裕が閾値以下のときはループゲインを下げる方向（ゼロクロス周波数を小さくする方向）に回路定数を切り替えて、位相余裕を確保する。
【００６１】
図２２は、図１６の回路設計（設計例１）と、図１９の回路設計（設計例２）と、実施形態の構成の比較結果を示す。大電流（Ｉout＝５０Ａ）と小電流（Ｉout＝１Ａ）のそれぞれで、ゼロクロス周波数（高速応答性）と位相余裕（系の安定性）を示す。ゼロクロス周波数が大きいほど高速応答性が良くなる。また、位相余裕の値が大きいほど系が安定となる。
【００６２】
設計例１では、小電流となったときに位相余裕が確保されず出力電圧が発振する。設計例２では、位相余裕は十分にとれても応答特性が悪い。実施形態の方法では、電流が大きくなるなどして位相回転が少なくなった場合に、Ｒ３などのパラメータを大きくすることで、ゼロクロス周波数を大きくして応答性を改善できる（図２２の例では、２０ｋＨｚから４５ｋＨｚに改善）。また、小電流のときは、応答速度を多少低くして、安定性を確保することができる。
【００６３】
以上述べたように、実施形態の構成と制御方法によると、電流の変化や外部要因で応答性や安定性が劣化する場合でも、電源回路の開ループ特性の測定結果に基づいて開ループ特性を最適に維持する。これにより、電源回路の高速応答性と安定性を確保することができる。
【００６４】
なお、監視制御回路４０Ａ、４０Ｂが実行する制御フローは、メモリ４５に格納された電源制御プログラムをプロセッサ４３で実行することで実現されてもよい。この場合、電源制御プログラムは、プロセッサに、入力された電圧値を別の電圧値に変換して出力電圧を生成する電源回路２０の一巡伝達特性Ｆ（ｓ）をモニタする手順と、前記一巡伝達特性のモニタ結果に応じて前記電源回路２０の特性を最適状態に制御する手順と、を実行させる。
【００６５】
以上の説明に対し、以下の付記を提示する。
（付記１）
負荷デバイスに出力電圧を供給する電源装置において、
所定の周波数でスイッチングを行うスイッチ部を有し、前記出力電圧を生成する電源回路と、
前記電源回路の出力電圧に基づいて、前記スイッチ部のスイッチングデューティをフィードバック制御するとともに、基準電圧及び前記電源回路の出力電圧に基づいて、前記負荷デバイスの負荷変動に対する前記出力電圧の応答特性を可変する位相補償器と、
所定の周波数範囲にわたるパイロット信号を前記基準電圧に加えると共に前記電源回路からの出力電圧をモニタし、前記パイロット信号及び前記出力電圧に基づいて前記応答特性を制御する制御部と
を有する
ことを特徴とする電源装置。
（付記２）
前記制御部は、前記パイロット信号及び前記出力電圧に基づいて前記電源回路の一巡伝達特性を求め、求めた前記一巡伝達特性の位相余裕が所定の第１閾値以下の場合に、前記電源回路のゲインまたはゼロクロス周波数を小さくする制御信号を前記位相補償器に出力することを特徴とする付記１に記載の電源装置。
（付記３）
前記制御部は、前記パイロット信号及び前記出力電圧に基づいて前記電源回路の一巡伝達特性を求め、求めた前記一巡伝達特性の位相余裕が所定の第２閾値以上の場合に、前記電源回路のゲインまたはゼロクロス周波数を大きくする制御信号を前記位相補償器に出力することを特徴とすることを付記１に記載の電源装置。
（付記４）
前記制御部は、
所定の周波数範囲にわたって前記パイロット信号を生成し、前記パイロット信号を前記位相補償器に出力する波形生成部と、
前記電源回路の前記出力電圧に含まれる前記パイロット信号の位相と振幅を測定し、前記位相と前記振幅の測定結果に基づいて前記電源回路の前記一巡伝達特性を算出する解析制御部と、
を有することを特徴とする付記２または３に記載の電源装置。
（付記５）
前記制御部は、
前記電源回路の前記出力電圧と出力電流をモニタし、前記出力電流が所定のレベルを超えて変化したときの前記出力電圧の変化に基づいて前記電源回路の前記一巡伝達特性を算出する解析制御部、
を有することを特徴とする付記２または３に記載の電源装置。
（付記６）
前記電源回路は、前記スイッチ部を含むフィードバックループを有し、
前記位相補償器は、前記出力電圧の変動が小さくなるように前記スイッチ部のスイッチングデューティをフィードバック制御するとともに、前記制御部から出力される制御信号が前記位相補償器の前記基準電圧を変化させることを特徴とする付記１〜３のいずれかに記載の電源装置。
（付記７）
前記解析制御部は、前記パイロット信号及び前記出力電圧に基づいて、前記パイロット信号の前記電源回路への入力から前記電源回路からの前記パイロット信号の出力までの伝達関数を計算し、前記伝達関数に基づいて、前記一巡伝達特性を計算することを特徴とする付記１〜３のいずれかに記載の電源装置。
（付記８）
前記電源回路は、前記基準電圧とグランドの間に配置される可変抵抗を有し、
前記パイロット信号は、前記基準電圧と前記可変抵抗の間に印加されることを特徴とする付記１〜７のいずれかに記載の電源装置。
（付記９）
前記位相補償器は負荷素子を有し、
前記制御部から供給される制御信号に基づいて、前記負荷素子のパラメータ値が変更されることを特徴とする付記１〜８のいずれかに記載の電源装置。
（付記１０）
負荷デバイスに出力電圧を供給する電源装置の制御方法において、
前記電源装置は、
所定の周波数でスイッチングを行うスイッチ部を有し、前記出力電圧を生成する電源回路と、
前記電源回路の出力電圧に基づいて、前記スイッチ部のスイッチングデューティをフィードバック制御するとともに、基準電圧及び前記電源回路の出力電圧に基づいて、前記負荷デバイスの負荷変動に対する前記出力電圧の応答特性を可変する位相補償器と
を備え、
所定の周波数範囲にわたるパイロット信号を前記基準電圧に加えると共に前記電源回路からの出力電圧をモニタし、
前記パイロット信号及び前記出力電圧に基づいて前記応答特性を制御する
ことを特徴とする電源装置の制御方法。
【符号の説明】
【００６６】
１０Ａ  電源装置
２０  電源回路
２２  位相補償器
３０  負荷デバイス
４０、４０Ａ、４０Ｂ  監視制御回路（制御部）
４３  プロセッサ
４５  メモリ
４７  解析・制御部
４８  波形生成部
【図１】
2017038482.tif 000003
【図２】
2017038482.tif 000004
【図３】
2017038482.tif 000005
【図４】
2017038482.tif 000006
【図５】
2017038482.tif 000007
【図６】
2017038482.tif 000008
【図７】
2017038482.tif 000009
【図８】
2017038482.tif 000010
【図９】
2017038482.tif 000011
【図１０】
2017038482.tif 000012
【図１１】
2017038482.tif 000013
【図１２】
2017038482.tif 000014
【図１３】
2017038482.tif 000015
【図１４】
2017038482.tif 000016
【図１５】
2017038482.tif 000017
【図１６】
2017038482.tif 000018
【図１７】
2017038482.tif 000019
【図１８】
2017038482.tif 000020
【図１９】
2017038482.tif 000021
【図２０】
2017038482.tif 000022
【図２１】
2017038482.tif 000023
【図２２】
2017038482.tif 000024
【図２３】
2017038482.tif 000025