(57)【要約】【課題】簡易な構成で、マイクロコンピューターの負荷が重くなることなく、正確なサブキャリアを生成すること。【解決手段】電子機器１は、シリアルクロックと、所定のパルス幅のシリアルデータと、を論理回路１０３に出力するマイクロコンピューター１０２と、マイクロコンピューター１０２から出力されるシリアルクロックと、シリアルデータと、の論理積を演算する論理回路１０３と、論理回路１０３からの信号が入力されるバイポーラトランジスタＱ１と、バイポーラトランジスタＱ１がオンの場合に発光する発光ダイオードＤ１と、を備える。【選択図】図１
2017112397.tif 000002
【特許請求の範囲】
【請求項１】
シリアルクロックと、所定のパルス幅のシリアルデータと、を論理回路に出力するマイクロコンピューターと、
前記マイクロコンピューターから出力される前記シリアルクロックと、前記シリアルデータと、の論理積を演算する前記論理回路と、
前記論理回路からの信号が入力されるスイッチと、
前記スイッチがオンの場合に発光する発光ダイオードと、
を備えることを特徴とする電子機器。
【請求項２】
前記マイクロコンピューターは、所定のパルス幅の前記シリアルデータをビット列として生成し、記憶していることを特徴とする請求項１に記載の電子機器。
【請求項３】
前記スイッチは、
エミッタが、接地電位に接続され、
コレクタが、前記発光ダイオードのカソードに接続され、
ベースが、前記論理回路に接続された、
ｎｐｎ型の第１バイポーラトランジスタであり、
前記発光ダイオードは、
アノードが、第１抵抗を介して、電源に接続され、
カソードが、前記第１バイポーラトランジスタの前記コレクタに接続されていることを特徴とする請求項１又は２に記載の電子機器。
【請求項４】
前記論理回路は、
コレクタが、第２抵抗を介して、前記電源に接続され、
エミッタが、接地電位に接続され、
ベースに、第３抵抗を介して、前記シリアルクロックが入力される、ｎｐｎ型の第２バイポーラトランジスタと、
コレクタが、前記第２抵抗を介して、前記電源に接続され、
エミッタが、接地電位に接続され、
ベースに、第４抵抗を介して、前記シリアルデータが入力される、ｎｐｎ型の第２バイポーラトランジスタと、
を有し、
前記シリアルクロックと、前記シリアルデータと、のそれぞれの反転の論理積を演算することを特徴とする請求項１〜３のいずれか１項に記載の電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、赤外線帯域でリモートコントロールコードを送信する電子機器に関する。
【背景技術】
【０００２】
赤外線帯域でリモートコントロールコードを送信する電子機器として、赤外線リモートコントローラーがある（例えば、特許文献１参照。）。図４は、赤外線リモートコントローラーが送信する波形を示す図である。図４に示すように、最初に、リーダーパルスという比較的長いパルスが出力される。続いて、リモートコントロールコードの内容を示すデータパルスが数十個出力される。最後に、ストップパルスが出力される。赤外線リモートコントローラーから送信されるリモートコントロールコードは、このような形式が一般的である。各パルスの幅については、いろいろなものがある。
【０００３】
各パルスは、３３ｋ〜４０ｋＨｚのサブキャリアで変調されている。これは、リモートコントロールコードの受信側で、サブキャリアの周波数でバンドパスフィルタをかけることにより、ノイズを除去できるためである。また、瞬間的な赤外光の強さを強くできるためである。赤外線発光ダイオードの送信出力の上限は、平均値で決まるため、断続させれば、ピークを高くできる。
【０００４】
マイクロコンピューターを使用して、図４に示すような波形を出力しようとする場合、３３ｋ〜４０ｋＨｚというサブキャリアをソフトウェアで出力しようとすると、そのサブキャリアは、２５μ〜３０μ秒という短い周期となる。このため、マイクロコンピューターの負荷が重くなる。赤外線リモートコントローラーのマイクロコンピューターであれば、それでも問題がない。しかし、例えば、ＡＶ機器のマイクロコンピューターで赤外線リモートコントロールコードを送信したいような場合（例えば、双方向リモートコントローラーの実現のため等）、他の処理も行いながら、サブキャリアの波形を出力することは困難である。
【０００５】
マイクロコンピューターの負荷を軽くするため、ハードウェアでサブキャリアを生成しようとした場合、図５に示す回路が必要である。図５に示すように、サブキャリア生成回路１０１は、バイポーラトランジスタＱ１〜Ｑ３、抵抗Ｒ１〜Ｒ４、発光ダイオードＤ１を有する。
【０００６】
バイポーラトランジスタＱ１は、ｎｐｎ型のバイポーラトランジスタである。バイポーラトランジスタＱ１のコレクタは、発光ダイオードＤ１のカソードに接続されている。バイポーラトランジスタＱ１のエミッタは、接地電位に接続されている。バイポーラトランジスタＱ１のベースは、バイポーラトランジスタＱ２のコレクタと、バイポーラトランジスタＱ３のコレクタと、に接続されている。発光ダイオードＤ１のアノードは、抵抗Ｒ１を介して、電源＋Ｖに接続されている。発光ダイオードＤ１のカソードは、バイポーラトランジスタＱ１のコレクタに接続されている。
【０００７】
バイポーラトランジスタＱ２は、ｎｐｎ型のバイポーラトランジスタである。バイポーラトランジスタＱ２のコレクタは、抵抗Ｒ２を介して、電源＋Ｖに接続されている。また、バイポーラトランジスタＱ２のコレクタは、バイポーラトランジスタＱ１のベースに接続されている。バイポーラトランジスタＱ２のエミッタは、接地電位に接続されている。バイポーラトランジスタＱ２のベースは、抵抗Ｒ３を介して、発振器１０６に接続されている。
【０００８】
バイポーラトランジスタＱ３は、ｎｐｎ型のバイポーラトランジスタである。バイポーラトランジスタＱ３のコレクタは、抵抗Ｒ２を介して、電源＋Ｖに接続されている。また、バイポーラトランジスタＱ３のコレクタは、バイポーラトランジスタＱ１のベースに接続されている。バイポーラトランジスタＱ３のエミッタは、接地電位に接続されている。バイポーラトランジスタＱ３のベースは、抵抗Ｒ４を介して、マイクロコンピューターの汎用ポートに接続されている。
【０００９】
バイポーラトランジスタＱ２、Ｑ３は、発振器１０６の出力と、マイクロコンピューターの汎用ポートの出力と、のそれぞれの反転の論理積を演算する回路と等価である。バイポーラトランジスタＱ２、Ｑ３の出力は、バイポーラトランジスタＱ１のベースに接続されている。従って、バイポーラトランジスタＱ２、Ｑ３により、バイポーラトランジスタＱ１をオン、オフさせることで、発光ダイオードＤ１を発光、消灯させている。
【００１０】
図６は、発振器出力の波形、汎用ポート出力の波形、発光ダイオードの状態を示す図である。汎用ポートからローレベルの信号が出力されている間、発光ダイオードからサブキャリアが出力される。ソフトウェアで出力したいパルス幅のタイミングにあわせて、汎用ポートをハイ／ローとすることで、波形を出力する。しかしながら、この方法では、いくつかの問題点がある。
１．発振器が必要であるため、コストがかかる。
２．発振器の位相と無関係に汎用ポートがハイ／ローとなるため、図６に示すような短いパルスが生成される場合がある。
３．マイクロコンピューターが他の処理を行いながら、ソフトウェアで汎用ポートを正確なタイミングで、ハイ／ローとすることは難しい。
【００１１】
また、別の方法として、マイクロコンピューターのタイマーを使って方形波を出力させ、出力したいパルスの幅にあわせて、そのタイマーを動作／停止させて出力させる方法もある。しかしながら、上記３の問題は解決しない。また、サブキャリア生成用のタイマーと、パルス幅を作るためのタイマーと、の２つのタイマーが必要となる。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開平０６−２９２２８４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
上述したように、従来の方法では、発振器が必要であり、複雑な構成となっている。また、マイクロコンピューターの負荷が重い。また、正確なサブキャリア波形を生成することができない。
【００１４】
本発明の目的は、簡易な構成で、マイクロコンピューターの負荷が重くなることなく、正確なサブキャリアを生成することである。
【課題を解決するための手段】
【００１５】
第１の発明の電子機器は、シリアルクロックと、所定のパルス幅のシリアルデータと、を論理回路に出力するマイクロコンピューターと、前記マイクロコンピューターから出力される前記シリアルクロックと、前記シリアルデータと、の論理積を演算する前記論理回路と、前記論理回路からの信号が入力されるスイッチと、前記スイッチがオンの場合に発光する発光ダイオードと、を備えることを特徴とする。
【００１６】
本発明では、マイクロコンピューターは、シリアルクロックと、所定のパルス幅のシリアルデータと、を論理回路に出力する。また、論理回路は、マイクロコンピューターから出力されるシリアルクロックと、シリアルデータと、の論理積を演算する。ここで、シリアルクロックと同期して、シリアルデータは、ハイ／ローが出力される。このため、従来のように、短いパルスが生成されることはない。また、論理回路から出力される信号は、正確なタイミングで、ハイ／ローとなる。このように、短いパルスが生成されることはなく、また、論理回路から出力される信号は、正確なタイミングで、ハイ／ローとなるため、発光ダイオードから正確なサブキャリアが出力される。また、発振器は、不要である。
【００１７】
このように、本発明によれば、簡易な構成で、マイクロコンピューターの負荷が重くなることなく、正確なサブキャリアを生成することができる。
【００１８】
第２の発明の電子機器は、第１の発明の電子機器において、前記マイクロコンピューターは、所定のパルス幅の前記シリアルデータをビット列として生成し、記憶していることを特徴とする。
【００１９】
第３の発明の電子機器は、第１又は第２の発明の電子機器において、前記スイッチは、エミッタが、接地電位に接続され、コレクタが、前記発光ダイオードのカソードに接続され、ベースが、前記論理回路に接続された、ｎｐｎ型の第１バイポーラトランジスタであり、前記発光ダイオードは、アノードが、第１抵抗を介して、電源に接続され、カソードが、前記第１バイポーラトランジスタの前記コレクタに接続されていることを特徴とする。
【００２０】
第４の発明の電子機器は、第１〜第３の発明のいずれかの電子機器において、前記論理回路は、コレクタが、第２抵抗を介して、前記電源に接続され、エミッタが、接地電位に接続され、ベースに、第３抵抗を介して、前記シリアルクロックが入力される、ｎｐｎ型の第２バイポーラトランジスタと、コレクタが、前記第２抵抗を介して、前記電源に接続され、エミッタが、接地電位に接続され、ベースに、第４抵抗を介して、前記シリアルデータが入力される、ｎｐｎ型の第２バイポーラトランジスタと、を有し、前記シリアルクロックと、前記シリアルデータと、のそれぞれの反転の論理積を演算することを特徴とする。
【００２１】
本発明では、シリアルクロックと、シリアルデータと、の双方がローレベルのときに、第２バイポーラトランジスタと、第３バイポーラトランジスタと、の双方がオフとなるため、論理回路から、ハイレベルの信号が出力される。シリアルクロックと、シリアルデータと、の双方がローレベルでないときは、第２バイポーラトランジスタと、第３バイポーラトランジスタと、の一方、又は、双方が、オンの状態となるため、論理回路から、ローレベルの信号が出力される。このように、本発明によれば、シリアルクロックと、シリアルデータと、のそれぞれの反転の論理積を演算する論理回路を、２つのバイポーラトランジスタを用いた、簡易な構成とすることができる。
【発明の効果】
【００２２】
本発明によれば、簡易な構成で、マイクロコンピューターの負荷が重くなることなく、正確なサブキャリアを生成することができる。
【図面の簡単な説明】
【００２３】
【図１】本発明の実施形態に係る電子機器の構成を示す図である。
【図２】シリアル通信における、シリアルクロック、シリアルデータの波形を示す図である。
【図３】マイクロコンピューターが論理回路に出力する、シリアルクロック、シリアルデータ、発光ダイオードの状態を示す図である。
【図４】赤外線リモートコントローラーが送信する波形を示す図である。
【図５】サブキャリアを生成するサブキャリア生成回路を示す図である。
【図６】発振器出力の波形、汎用ポート出力の波形、発光ダイオードの状態を示す図である。
【発明を実施するための形態】
【００２４】
以下、本発明の実施形態について説明する。図１は、本実施形態に係る電子機器の構成を示す図である。電子機器１は、例えば、外部に接続された、ＢＤ（Blu-ray（登録商標） Disc）プレーヤー等の再生装置から入力される音声信号及び映像信号を、それぞれ、スピーカー及びディスプレイに出力するＡＶレシーバーである。図１は、リモートコントロールコードを送信するための構成のみを示し、その他の構成は、省力されている。
【００２５】
図１に示すように、電子機器１は、サブキャリア生成回路１０１、マイクロコンピューター１０２を備える。サブキャリア生成回路１０１は、バイポーラトランジスタＱ１〜Ｑ３、抵抗Ｒ１〜Ｒ４、発光ダイオードＤ１を有する。
【００２６】
バイポーラトランジスタＱ２（第２バイポーラトランジスタ）は、ｎｐｎ型のバイポーラトランジスタである。バイポーラトランジスタＱ２のコレクタは、抵抗Ｒ２（第２抵抗）を介して、電源＋Ｖに接続されている。また、バイポーラトランジスタＱ２のコレクタは、バイポーラトランジスタＱ１のベースに接続されている。バイポーラトランジスタＱ２のエミッタは、接地電位に接続されている。バイポーラトランジスタＱ２のベースに、抵抗Ｒ３（第３抵抗）を介して、マイクロコンピューター１０２からのシリアルクロックが入力される。
【００２７】
バイポーラトランジスタＱ３（第３バイポーラトランジスタ）は、ｎｐｎ型のバイポーラトランジスタである。バイポーラトランジスタＱ３のコレクタは、抵抗Ｒ２を介して、電源＋Ｖに接続されている。また、バイポーラトランジスタＱ３のコレクタは、バイポーラトランジスタＱ１のベースに接続されている。バイポーラトランジスタＱ３のエミッタは、接地電位に接続されている。バイポーラトランジスタＱ３のベースは、抵抗Ｒ４（第４抵抗）を介して、マイクロコンピューター１０２からのシリアルデータが入力される。
【００２８】
バイポーラトランジスタＱ２と、バイポーラトランジスタＱ３と、により、論理回路１０３が構成されている。論理回路１０３は、マイクロコンピューター１０２から出力されるシリアルクロックと、シリアルデータと、のそれぞれの反転の論理積を演算する。
【００２９】
バイポーラトランジスタＱ１（スイッチ、第１バイポーラトランジスタ）は、ｎｐｎ型のバイポーラトランジスタである。バイポーラトランジスタＱ１のコレクタは、発光ダイオードＤ１のカソードに接続されている。バイポーラトランジスタＱ１のエミッタは、接地電位に接続されている。バイポーラトランジスタＱ１のベースは、バイポーラトランジスタＱ２のコレクタと、バイポーラトランジスタＱ３のコレクタと、に接続されている。発光ダイオードＤ１のアノードは、抵抗Ｒ１（第１抵抗）を介して、電源＋Ｖに接続されている。発光ダイオードＤ１のカソードは、バイポーラトランジスタＱ１のコレクタに接続されている。
【００３０】
上記のように、論理回路１０３（バイポーラトランジスタＱ２、Ｑ３）の出力は、バイポーラトランジスタＱ１のベースに接続されている。このため、バイポーラトランジスタＱ１のベースには、論理回路１０３からの信号が入力される。バイポーラトランジスタＱ１は、論理回路１０３からの信号が、ハイレベルである場合に、オンの状態となる。これにより、発光ダイオードＤ１は、発光する。また、論理回路１０３からの信号が、ローレベルである場合に、オフの状態となる。これにより、発光ダイオードＤ１は、消灯する。このように、論理回路１０３（バイポーラトランジスタＱ２、Ｑ３）により、バイポーラトランジスタＱ１をオン、オフさせることで、発光ダイオードＤ１を発光、消灯させている。
【００３１】
マイクロコンピューター１０２は、電子機器１を構成する各部を制御する。また、マイクロコンピューター１０２は、シリアルクロックと、所定のパルス幅のシリアルデータと、を論理回路１０３に出力する。図２は、シリアル通信における、シリアルクロック、シリアルデータの波形を示す図である。図２に示すように、シリアルデータは、シリアルクロックの立下りにあわせて、出力される。一般的な多くのマイクロコンピューターは、シリアルデータにおいて、８ビット分（＝１バイト分）をまとめて設定する。また、一般的な多くのマイクロコンピューターは、シリアルデータの出力中に、次の８ビット分を設定しておけば、連続して出力する。すなわち、図２の破線の部分が出力される。
【００３２】
図３は、マイクロコンピューター１０２が論理回路１０３に出力する、シリアルクロック、シリアルデータ、発光ダイオードの状態を示す図である。マイクロコンピューター１０２は、リモートコントロールコードの送信開始前に、出力したいパルス幅のシリアルデータをビット列として生成し、メモリに記憶している。そして、マイクロコンピューター１０２は、メモリに記憶している所定のパルス幅のシリアルデータを、シリアルクロックに同期して、論理回路１０３に出力する。
【００３３】
論理回路１０３は、シリアルクロックと、シリアルデータと、のそれぞれの反転の論理積を演算する。従って、論理回路１０３からバイポーラトランジスタＱ１に出力される信号は、シリアルクロックと、シリアルデータと、の双方がローレベルのときに、ハイレベルとなる。バイポーラトランジスタＱ１は、ベースにハイレベルの信号が入力されることにより、オンの状態となるため、発光ダイオードＤ１は、点灯する。すなわち、図３に示すように、シリアルクロックと、シリアルデータと、の双方がローレベルのときに、発光ダイオードＤ１は、発光する。また、シリアルクロックと、シリアルデータと、の双方がローレベルでないときは、発光ダイオードＤ１は、消灯する。図３に示すように、シリアルデータがローレベルのとき、発光ダイオードＤ１からサブキャリアが出力される。
【００３４】
論理回路１０３の動作について、詳述する。シリアルクロックと、シリアルデータと、の双方がローレベルのときに、バイポーラトランジスタＱ２、Ｑ３の双方がオフとなるため、論理回路１０３から、ハイレベルの信号が出力される。シリアルクロックと、シリアルデータと、の双方がローレベルでないときは、バイポーラトランジスタＱ２、Ｑ３の一方、又は、双方が、オンの状態となるため、論理回路１０３から、ローレベルの信号が出力される。
【００３５】
本実施形態によれば、以下のように、従来の問題点が解決される。
１．発振器が必要であるため、コストがかかる。
→発振器は不要となる。
２．発振器の位相と無関係に汎用ポートがハイ／ローとなるため、図６に示すような短いパルスが生成される場合がある。
→シリアルクロックと同期して、シリアルデータは、ハイ／ローが出力されるため、短いパルスが生成されることはない。
３．マイクロコンピューターが他の処理を行いながら、ソフトウェアで汎用ポートを正確なタイミングで、ハイ／ローとすることは難しい。
→シリアルクロックと同期して、シリアルデータは、ハイ／ローが出力されるため、論理回路から出力される信号は、正確なタイミングで、ハイ／ローとなる。
【００３６】
なお、シリアルクロック８個分の周期で、シリアルデータを設定する必要がある。サブキャリア周波数の１／８の周期、すなわち、２５μ秒×８〜３０μ秒×８＝２００μ秒〜２４０μ秒となる。このため、さほどマイクロコンピューター１０２に負荷がかかるものではない。
【００３７】
以上説明したように、本実施形態では、マイクロコンピューター１０２は、シリアルクロックと、所定のパルス幅のシリアルデータと、を論理回路１０３に出力する。また、論理回路１０３は、マイクロコンピューターから出力されるシリアルクロックと、シリアルデータと、のそれぞれの反転の論理積を演算する。ここで、シリアルクロックと同期して、シリアルデータは、ハイ／ローが出力される。このため、従来のように、短いパルスが生成されることはない。また、論理回路１０３から出力される信号は、正確なタイミングで、ハイ／ローとなる。このように、短いパルスが生成されることはなく、また、論理回路１０３から出力される信号は、正確なタイミングで、ハイ／ローとなるため、発光ダイオードＤ１から正確なサブキャリアが出力される。また、発振器は、不要である。
【００３８】
このように、本実施形態によれば、簡易な構成で、マイクロコンピューター１０２の負荷が重くなることなく、正確なサブキャリアを生成することができる。
【００３９】
また、本実施形態では、シリアルクロックと、シリアルデータと、の双方がローレベルのときに、バイポーラトランジスタＱ２、Ｑ３の双方がオフとなるため、論理回路１０３から、ハイレベルの信号が出力される。シリアルクロックと、シリアルデータと、の双方がローレベルでないときは、バイポーラトランジスタＱ２、Ｑ３の一方、又は、双方が、オンの状態となるため、論理回路１０３から、ローレベルの信号が出力される。このように、本実施形態によれば、シリアルクロックと、シリアルデータと、のそれぞれの反転の論理積を演算する論理回路１０３を、２つのバイポーラトランジスタＱ２、Ｑ３を用いた、簡易な構成とすることができる。
【００４０】
以上、本発明の実施形態について説明したが、本発明を適用可能な形態は、上述の実施形態には限られるものではなく、以下に例示するように、本発明の趣旨を逸脱しない範囲で適宜変更を加えることが可能である。
【００４１】
上述の実施形態においては、論理回路１０３は、シリアルクロックと、シリアルデータと、のそれぞれの反転の論理積を演算するようになっている。論理回路１０３が、「反転」の論理積を演算するようになっているのは、最少の回路素子で論理回路１０３を構成しているためである。これに限らず、シリアルクロックと、シリアルデータと、の論理積を演算する論理回路であればよい。この場合、マイクロコンピューター１０２から出力されるシリアルデータの論理を反転させればよい。
【産業上の利用可能性】
【００４２】
本発明は、赤外線帯域でリモートコントロールコードを送信する電子機器に好適に採用され得る。
【符号の説明】
【００４３】
１  電子機器
１０１  サブキャリア生成回路
１０２  マイクロコンピューター
１０３  論理回路
Ｄ１  発光ダイオード
Ｑ１  バイポーラトランジスタ（第１バイポーラトランジスタ）
Ｑ２  バイポーラトランジスタ（第２バイポーラトランジスタ）
Ｑ３  バイポーラトランジスタ（第３バイポーラトランジスタ）
Ｒ１  抵抗（第１抵抗）
Ｒ２  抵抗（第２抵抗）
Ｒ３  抵抗（第３抵抗）
Ｒ４  抵抗（第４抵抗）
【図１】
2017112397.tif 000003
【図２】
2017112397.tif 000004
【図３】
2017112397.tif 000005
【図４】
2017112397.tif 000006
【図５】
2017112397.tif 000007
【図６】
2017112397.tif 000008