(57)【要約】【課題】装置内に設けられる抵抗素子および増幅器に起因する入出力特性の歪みを低減させる増幅装置。【解決手段】入力信号を増幅した出力信号を出力する増幅器と、基板に形成され、入力信号に対する出力信号の比率を決定する第１抵抗と、外部からの設定に応じて第１抵抗の基板電位を設定する基板電位設定部と、を備える増幅装置を提供する。基板電位設定部は、外部から設定された設定値を格納するレジスタを有し、レジスタに設定された設定値に応じて第１抵抗の基板電位を設定してよい。【選択図】図５
2017038135.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を増幅した出力信号を出力する増幅器と、
基板に形成され、前記入力信号に対する前記出力信号の比率を決定する第１抵抗と、
外部からの設定に応じて前記第１抵抗の基板電位を設定する基板電位設定部と、
を備える増幅装置。
【請求項２】
前記第１抵抗と共に前記入力信号に対する前記出力信号の比率を決定する抵抗を更に備える請求項１に記載の増幅装置。
【請求項３】
前記第１抵抗と、前記第１抵抗と共に前記入力信号に対する前記出力信号の比率を決定する抵抗のうちの何れか一方の抵抗は、前記入力信号を入力する入力端子から前記増幅器の入力へと至る入力経路上に設けられており、他方の抵抗は、前記増幅器の出力から入力へと帰還する帰還経路上に設けられている請求項２に記載の増幅装置。
【請求項４】
前記第１抵抗と、前記第１抵抗と共に前記入力信号に対する前記出力信号の比率を決定する抵抗のうちの何れか一方の抵抗は、前記増幅器の出力から入力へと帰還する帰還経路上に設けられており、他方の抵抗は、前記増幅器の入力から基準電位へと至る経路上に設けられている請求項２に記載の増幅装置。
【請求項５】
前記増幅器、前記第１抵抗および前記基板電位設定部を封止する封止部材と、
前記第１抵抗の基板電位を外部から設定するための外部端子と、
を更に備え、
前記外部端子は前記封止部材から露出している請求項１から４のいずれか一項に記載の増幅装置。
【請求項６】
前記基板電位設定部は、
外部から設定された設定値を格納するレジスタを有し、
前記レジスタに設定された設定値に応じて前記第１抵抗の基板電位を設定する
請求項１から５のいずれか一項に記載の増幅装置。
【請求項７】
前記基板電位設定部は、前記第１抵抗の基板電位を調整可能とすることにより前記基板電位に依存する前記出力信号の歪みに加えて前記増幅器に起因する前記出力信号の歪みを低減するためのものである請求項６に記載の増幅装置。
【請求項８】
前記レジスタは、前記第１抵抗の基板電位の設計値に対する値を含む設定可能範囲内の設定値を格納可能である請求項６または７に記載の増幅装置。
【請求項９】
前記第１抵抗は、前記入力信号を入力する入力端子から前記増幅器の入力へと至る入力経路上に設けられる請求項６から８のいずれか一項に記載の増幅装置。
【請求項１０】
前記基板に形成され、前記入力経路上において前記第１抵抗と直列に設けられた第２抵抗を、前記第１抵抗および前記増幅器の間に更に備える請求項９に記載の増幅装置。
【請求項１１】
前記第２抵抗は、基板電位が固定であり、
前記基板電位設定部は、前記入力信号の値および前記設定値に応じて前記第１抵抗の基板電位を設定する
請求項１０に記載の増幅装置。
【請求項１２】
前記基板において前記入力経路上に前記第１抵抗と直列に設けられた第２抵抗を、前記入力端子および前記第１抵抗の間に更に備える請求項９に記載の増幅装置。
【請求項１３】
前記第２抵抗は、前記入力信号の値に定数を乗じた基板電位を入力し、
前記基板電位設定部は、前記入力信号の値および前記設定値に応じて前記第１抵抗の基板電位を設定する
請求項１２に記載の増幅装置。
【請求項１４】
前記基板電位設定部は、前記出力信号の値および前記設定値に応じて前記第１抵抗の基板電位を設定する請求項９に記載の増幅装置。
【請求項１５】
前記基板において前記増幅器の出力から入力へと帰還する帰還経路上に設けられ、前記出力信号の値に定数を乗じた基板電位を入力する第２抵抗を更に備える請求項１４に記載の増幅装置。
【請求項１６】
前記第１抵抗は、前記増幅器の出力から入力へと帰還する帰還経路上に設けられる請求項６から９のいずれか一項に記載の増幅装置。
【請求項１７】
前記基板において前記入力信号を入力する入力端子から前記増幅器の入力へと至る入力経路上に設けられ、前記入力信号の値に定数を乗じた基板電位を入力する第２抵抗を更に備える請求項１６に記載の増幅装置。
【請求項１８】
前記基板において前記帰還経路上に前記第１抵抗と直列に設けられ、基板電位が固定された第２抵抗を更に備える請求項１６に記載の増幅装置。
【請求項１９】
前記基板において前記帰還経路上に前記第１抵抗と直列に設けられ、前記出力信号の値に定数を乗じた基板電位を入力する第２抵抗を更に備える請求項１６に記載の増幅装置。
【請求項２０】
前記帰還経路は、前記増幅器の出力から、前記入力信号を入力する入力端子からの入力経路に接続される前記増幅器の第１入力へと帰還する請求項１７から１９のいずれか一項に記載の増幅装置。
【請求項２１】
前記帰還経路は、前記増幅器の出力から、基準電位へと至る経路に接続される前記増幅器の第２入力へと帰還する請求項１８または１９に記載の増幅装置。
【請求項２２】
前記第１抵抗は、基準電位へと至る経路に接続される前記増幅器の第２入力と前記基準電位との間に設けられる請求項６から８のいずれか一項に記載の増幅装置。
【請求項２３】
前記基板において前記増幅器の出力から前記第２入力へと帰還する帰還経路上に設けられ、前記出力信号の値に定数を乗じた基板電位を入力する第２抵抗を更に備え、
前記基板電位設定部は、前記出力信号の値および前記設定値に応じて前記第１抵抗の基板電位を設定する請求項２２に記載の増幅装置。
【請求項２４】
入力信号を増幅する増幅装置の出力信号の歪みを補正する補正方法であって、
前記増幅装置の出力信号の歪みを測定する測定段階と、
基板に形成され、前記増幅装置における入力信号に対する出力信号の比率を決定する第１抵抗の基板電位を前記測定段階の測定結果に基づいて設定する設定段階と、
を備える補正方法。
【請求項２５】
前記設定段階において、前記第１抵抗の基板電位を前記増幅装置の出力信号の歪みを低減させる電位に設定する請求項２４に記載の補正方法。
【請求項２６】
請求項１から１８のいずれか一項に記載の増幅装置と、
前記増幅装置からの前記出力信号を信号処理する信号処理装置と、
を備える装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、増幅装置、装置、および補正方法に関する。
【背景技術】
【０００２】
従来、半導体基板上において、ポリシリコン等で形成された抵抗素子（ポリ抵抗）は、半導体基板およびポリ抵抗の間の電位差（基板電位）に応じて、抵抗値が変動することが知られていた。また、このようなポリ抵抗を用いた増幅器において、基板電位を調節することにより、抵抗値の変動に起因する増幅率の変動を低減できることが知られていた（例えば、特許文献１および２参照）。
特許文献１  特開２０１３−１９７４８７号公報
特許文献２  特開２０１３−２０７４１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００３】
しかしながら、半導体基板上に形成される増幅器は、入力信号強度に依存する利得の変動を有するので、ポリ抵抗の抵抗値変動に起因する増幅率の変動を低減させても、出力信号強度が入力信号強度に依存する歪みを有する場合が生じていた。また、このような歪みの成分は、入力信号強度の二乗に依存する二次歪みの成分が大きく、このような歪みを低減させることは困難であった。
【課題を解決するための手段】
【０００４】
本発明の第１の態様においては、入力信号を増幅した出力信号を出力する増幅器と、基板に形成され、入力信号に対する出力信号の比率を決定する第１抵抗と、外部からの設定に応じて第１抵抗の基板電位を設定する基板電位設定部と、を備える増幅装置を提供する。
【０００５】
本発明の第２の態様においては、第１の態様の増幅装置と、増幅装置からの出力信号を信号処理する信号処理装置と、を備える装置を提供する。
【０００６】
本発明の第３の態様においては、入力信号を増幅した出力信号を出力する増幅装置の出力信号の歪みを補正する補正方法であって、増幅装置の出力信号の歪みを測定する測定段階と、基板に形成され、増幅装置における入力信号に対する出力信号の比率を決定する第１抵抗の基板電位を測定段階の測定結果に基づいて設定する設定段階と、を備える補正方法を提供する。
【０００７】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【０００８】
【図１】本実施形態に係る抵抗素子１００の構成例を基板１０と共に示す。
【図２】本実施形態に係る抵抗素子１００の上面図の構成例を基板１０と共に示す。
【図３】本実施形態に係る抵抗素子１００を用いた増幅装置２００の一例を示す。
【図４】本実施形態に係る抵抗素子１００の基板電位Ｖｃを調整する増幅装置３００の一例を示す。
【図５】本実施形態に係る増幅装置３００の第１の構成例を示す。
【図６】本実施形態に係る増幅装置３００の抵抗素子に起因する二次歪みＤｂｂｉａｓ（ｙ）を示すグラフの一例を示す。
【図７】本実施形態に係る増幅装置３００の抵抗素子に起因する二次歪みＤｂｂｉａｓ（ｙ）の絶対値を示すグラフの一例を示す。
【図８】本実施形態に係る増幅装置３００の第２の構成例を示す。
【図９】本実施形態に係る増幅装置３００の第３の構成例を示す。
【図１０】本実施形態に係る増幅装置３００の第４の構成例を示す。
【図１１】本実施形態に係る増幅装置３００の第５の構成例を示す。
【図１２】本実施形態に係る増幅装置３００の第６の構成例を示す。
【図１３】本実施形態に係る増幅装置３００の第７の構成例を示す。
【図１４】本実施形態に係る増幅装置３００の第８の構成例を示す。
【図１５】本実施形態に係る増幅装置３００の第９の構成例を示す。
【発明を実施するための形態】
【０００９】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００１０】
図１は、本実施形態に係る抵抗素子１００の構成例を基板１０と共に示す。図１は、基板１０の抵抗素子１００が形成される側の表面をＸＹ面とした場合に、当該ＸＹ面と略垂直な面（例えば、ＺＸ面）における基板１０および抵抗素子１００の断面形状の一例を示す。基板１０は、シリコン等を含む半導体で形成された基板である。基板１０は、Ｂ（ボロン）等の不純物を添加したｐ型の半導体基板でよく、これに代えて、Ｐ（リン）、Ａｓ（ヒ素）等の不純物を添加したｎ型の半導体基板でもよい。図１は、基板１０がｐ型の半導体基板である例を示す。基板１０は、Ｎウェル領域１２と、Ｐウェル領域１４と、を備える。
【００１１】
Ｎウェル領域１２は、基板１０にイオン打ち込み等によって不純物が添加され、ｎ型半導体が形成された領域である。Ｐウェル領域１４は、Ｎウェル領域１２にさらにイオン打ち込み等によって不純物が添加され、ｐ型半導体が形成された領域である。Ｐウェル領域１４は、外部よりバイアスが印加される。ここで、外部から印加されるバイアスは、予め定められた電圧、基準電圧、参照電圧、設定電圧、設計電圧等でよい。当該バイアスは、基板１０の基板電位となり、本実施例において、基板電位Ｖｃと示す。Ｐウェル領域１４は、外部からバイアスが印加される電極１６が形成されてよい。
【００１２】
このような基板１０のＰウェル領域１４の表面上に、絶縁層２０を介して、抵抗素子１００が形成される。絶縁層２０は、ＳｉＮ等の絶縁材料で形成されてよい。抵抗素子１００は、ポリシリコンまたは不純物の濃度勾配を有する半導体の拡散層で形成されてよい。抵抗素子１００は、一例として、一端および他端に電極１０２、１０４等のノードがそれぞれ形成され、外部とそれぞれ電気的に接続される。抵抗素子１００は、電極間に抵抗値を有する。ここで、抵抗素子１００の抵抗値は、予め定められた値、設定値、設計値、目標値等の抵抗値Ｒとなることが望ましい。即ち、抵抗値Ｒは、抵抗素子１００が周囲環境等の変化に対して変動のない理想的な抵抗素子である場合の抵抗値である。
【００１３】
しかしながら、抵抗素子１００は、次式に示すように、抵抗値が基板電位Ｖｃに応じて変化する。なお、次式において、抵抗素子１００の抵抗値の変動を考慮した実効的な抵抗値を、Ｒｅｆｆ（Ｒ）と示す。
（数１）
Ｒｅｆｆ（Ｒ）＝Ｒ［１＋ｋ｛（Ｖａ＋Ｖｂ）／２−Ｖｃ｝］
【００１４】
ここで、ｋは、基板電位に依存する係数であり、ＶａおよびＶｂは、抵抗素子１００の２つのノードにそれぞれ印加されるノード電位である。即ち、抵抗素子１００にはＶａ−Ｖｂの電位差が印加され、（Ｖａ−Ｖｂ）／Ｒｅｆｆ（Ｒ）の電流が流れることになる。そして、抵抗素子１００の抵抗値は、（数１）式のように、基板電位Ｖｃに応じて変動するので、当該抵抗素子１００を流れる電流も基板電位Ｖｃに応じて変動する。
【００１５】
図２は、本実施形態に係る抵抗素子１００の上面図の構成例を基板１０と共に示す。図２は、基板１０の抵抗素子１００が形成される側のＸＹ面上における構成例を示す。基板１０のＸＹ面上において、Ｎウェル領域１２およびＰウェル領域１４が露出し、露出したＰウェル領域１４の上面に、絶縁層２０を介して抵抗素子１００が形成される。
【００１６】
また、Ｐウェル領域１４の上面において、絶縁層２０が形成される位置とは異なる位置に、電極１６が形成されてよい。また、抵抗素子１００の上面において、抵抗素子１００の端部に、電極１０２および電極１０４がそれぞれ形成されてよい。図２は、電極１６に基板電位Ｖｃが印加され、電極１０２および電極１０４にノード電位Ｖａおよびノード電位Ｖｂがそれぞれ印加される例を示す。
【００１７】
図３は、本実施形態に係る抵抗素子１００を用いた増幅装置２００の一例を示す。増幅装置２００は、入力抵抗２１０、帰還抵抗２２０、および増幅器２３０を備える反転増幅回路の一例を示す。ここで、入力抵抗２１０および帰還抵抗２２０は、図１および図２で説明した抵抗素子１００と略同一の抵抗素子である。入力抵抗２１０は、理想的には抵抗値Ｒ１を有する抵抗素子である。即ち、入力抵抗２１０は、抵抗値Ｒｅｆｆ（Ｒ１）を有する抵抗素子である。また、帰還抵抗２２０は、理想的には抵抗値Ｒ２を有する抵抗素子であり、帰還抵抗２２０は、抵抗値Ｒｅｆｆ（Ｒ２）を有する抵抗素子である。
【００１８】
増幅器２３０は、図３において「−」と示した側の反転入力端子と、「＋」と示した側の非反転入力端子と、出力端子と、を含む演算増幅器（オペアンプ）でよい。ここで、入力抵抗２１０、帰還抵抗２２０、および増幅器２３０は、同一の半導体基板に形成されてよい。入力抵抗２１０の一端は、入力信号Ｖｉｎが入力される入力端子に接続され、他端は増幅器２３０の反転入力端子に接続される。また、帰還抵抗２２０は、一端が入力抵抗２１０の他端に接続され、他端が出力信号Ｖｏｕｔを出力する出力端子に接続される。また、増幅器２３０の非反転入力端子は、基準電位Ｖｓｓに接続される。なお、基準電位Ｖｓｓは、一例として、ＧＮＤ電位（＝０Ｖ）である。
【００１９】
即ち、図３は、入力抵抗２１０および帰還抵抗２２０の抵抗値によって、入力信号Ｖｉｎに対する出力信号Ｖｏｕｔの増幅率が定まる反転増幅回路を示す。ここで、反転増幅回路の理想的な増幅率ｘは、入力抵抗２１０および帰還抵抗２２０の理想的な抵抗値Ｒ１およびＲ２を用いて、ｘ＝Ｒ２／Ｒ１と示される（Ｖｏｕｔ＝−ｘ・Ｖｉｎ）。しかしながら、入力抵抗２１０および帰還抵抗２２０の抵抗値は、基板電位Ｖｃに応じて変化する。図３は、当該基板電位Ｖｃを基準電位Ｖｓｓとした例を示す。
【００２０】
したがって、増幅装置２００の増幅率も基板電位Ｖｃに応じて変化する。このような増幅装置２００の増幅率は、入力抵抗２１０および帰還抵抗２２０の実行的な抵抗値で算出でき、増幅装置２００の出力電圧Ｖｏｕｔは、次式で示される。
（数２）
Ｖｏｕｔ＝−｛Ｒｅｆｆ（Ｒ２）／Ｒｅｆｆ（Ｒ１）｝Ｖｉｎ
【００２１】
ここで、（数１）式より、Ｒｅｆｆ（Ｒ１）およびＲｅｆｆ（Ｒ２）を次式のように算出できる。
（数３）
Ｒｅｆｆ（Ｒ１）＝Ｒ１（１＋ｋ・Ｖｉｎ／２）
Ｒｅｆｆ（Ｒ２）＝Ｒ２（１＋ｋ・Ｖｏｕｔ／２）＝Ｒ２（１−ｋ・ｘ・Ｖｉｎ／２）
【００２２】
（数２）、（数３）式より、次式を算出できる。なお、次式は、（数２）式に（数３）式を代入し、テーラー展開をした後、第２項までを近似的に等しいとした例を示す。
（数４）
Ｖｏｕｔ＝−ｘ｛（１−ｋ・ｘ・Ｖｉｎ／２）／（１＋ｋ・Ｖｉｎ／２）｝Ｖｉｎ
≒−ｘ（１−ｋ・Ｖｉｎ・（１＋ｘ）／２）Ｖｉｎ
【００２３】
（数４）式より、出力電圧Ｖｏｕｔは、入力電圧Ｖｉｎに比例する項と、入力電圧Ｖｉｎの二乗に比例する２次歪みの項と、を含むことがわかる。即ち、図１および図２に示すような抵抗素子１００を、図３に示すような増幅装置２００に用いると、入出力特性に２次歪みが発生してしまうことがわかる。この場合、単に抵抗値を調整することで、このような２次歪みを低減させることは困難であるが、図４で説明するように、基板電位を調整することによって当該２次歪みを低減させることができる。
【００２４】
図４は、本実施形態に係る抵抗素子１００の基板電位を調整する増幅装置２００の一例を示す。図４の増幅装置２００において、図３に示された本実施形態に係る増幅装置２００の動作と略同一のものには同一の符号を付け、説明を省略する。図４に示す増幅装置２００は、図３に示す増幅装置２００と同様に、反転増幅回路の一例であり、基板電位設定部２４０を更に備える。
【００２５】
基板電位設定部２４０は、入力抵抗２１０の基板電位を入力信号Ｖｉｎに応じた値に設定する。また、基板電位設定部２４０は、入力抵抗２１０の基板電位を増幅率ｘに応じた値に設定してよい。基板電位設定部２４０は、入力抵抗２１０、帰還抵抗２２０、および増幅器２３０と共に、同一の半導体基板上に形成されてよい。
【００２６】
図４は、基板電位設定部２４０が入力抵抗２１０の基板電位Ｖｃを入力電圧Ｖｉｎの（１＋ｘ）／２倍に設定する例を示す。なお、図４は、増幅率ｘが１以下の場合に用いることが望ましい。この場合、入力抵抗２１０の実効的な抵抗値Ｒｅｆｆ（Ｒ１）は、次式のように算出される。
（数５）
Ｒｅｆｆ（Ｒ１）＝Ｒ１［１＋ｋ［Ｖｉｎ／２−｛（１＋ｘ）／２）｝・Ｖｉｎ｝］
＝Ｒ１（１−ｋ・ｘ・Ｖｉｎ／２）
【００２７】
したがって、出力電圧Ｖｏｕｔは、次のように算出される。
（数６）
Ｖｏｕｔ＝−ｘ｛（１−ｋ・ｘ・Ｖｉｎ／２）／（１−ｋ・ｘ・Ｖｉｎ／２）｝Ｖｉｎ
＝−ｘ・Ｖｉｎ
【００２８】
（数６）式は、（数４）式と比較して、入力電圧Ｖｉｎの二乗に比例する２次歪みの項が消滅している。このように、増幅装置２００は、基板電位設定部２４０が入力抵抗２１０の基板電位Ｖｃを入力信号Ｖｉｎに応じた値に設定することで、入出力特性の２次歪みの成分を低減させることができる。また、これに代えて、基板電位設定部２４０は、帰還抵抗２２０の基板電位Ｖｃを出力信号Ｖｏｕｔに応じた値に設定してもよい。なお、この場合、基板電位設定部２４０は、帰還抵抗２２０の基板電位Ｖｃを出力電圧Ｖｏｕｔの（１＋ｘ）／２ｘ倍に設定してよい。この場合の回路は、増幅率ｘが１を超える場合に用いることが望ましい。
【００２９】
以上のように、図４に示す増幅装置２００は、入力抵抗２１０および帰還抵抗２２０の抵抗比を基板電位で調整することで、入出力特性の２次歪みの成分を低減させる。これにより、増幅装置２００は、リニアな入出力特性へと近づけることができる。
【００３０】
しかしながら、増幅装置２００に設けられる増幅器２３０の利得は入力信号強度に依存して変動する。この利得変動は、特に、入力電圧Ｖｉｎの二乗に比例する２次歪み成分として出力信号に現れるので、抵抗素子の抵抗値の変動に起因する２次歪みの成分を低減させても、増幅装置２００は、リニアな入出力特性にはならない場合が生じてしまう。
【００３１】
そこで、本実施形態に係る増幅装置は、装置内に設けられる抵抗素子および増幅器に起因する入出力特性の歪みを低減させる。このような増幅装置の動作について、図５を用いて説明する。
【００３２】
図５は、本実施形態に係る増幅装置３００の第１の構成例を示す。増幅装置３００は、入力信号を予め定められた増幅率で増幅した出力信号を出力する増幅回路を構成してよい。増幅装置３００は、入力端子３０２と、出力端子３０４と、第１抵抗３１０と、第２抵抗３２０と、第３抵抗３３０と、増幅器３４０と、基板電位設定部３５０と、を備える。入力端子３０２は、入力信号Ｖｉｎが入力される。出力端子３０４は、出力信号Ｖｏｕｔが出力される。
【００３３】
第１抵抗３１０は、基板に形成され、入力信号に対する出力信号の比率を決定する。第１抵抗３１０は、理想的には抵抗値Ｒ１ａを有する。第１抵抗３１０は、図１および図２で説明した抵抗素子１００と略同一の抵抗素子でよく、基板電位に応じて抵抗値Ｒ１ａを（数１）式に代入したＲｅｆｆ（Ｒ１ａ）のように抵抗値が変動する。第１抵抗３１０は、半導体基板上に形成されてよい。また、第１抵抗３１０は、複数の抵抗素子で形成されてよい。
【００３４】
第１抵抗３１０の少なくとも一端は、増幅器３４０の入力側または出力側に、直接または間接に接続されてよい。図５の例において、第１抵抗３１０は、入力信号を入力する入力端子３０２から増幅器３４０の入力へと至る入力経路上に設けられる。この場合、第１抵抗３１０の一端は入力端子３０２に接続される。
【００３５】
第２抵抗３２０は、基板に形成され、第１抵抗３１０と直列に設けられる。第２抵抗３２０は、理想的には抵抗値Ｒ２を有する。第２抵抗３２０は、図１および図２で説明した抵抗素子１００と略同一の抵抗素子でよく、基板電位に応じて抵抗値Ｒ１ｂを（数１）式に代入したＲｅｆｆ（Ｒ１ｂ）のように抵抗値が変動する。第２抵抗３２０は、第１抵抗３１０が形成される基板と同一の基板に形成されてよい。また、第２抵抗３２０は、複数の抵抗素子で形成されてよい。
【００３６】
第２抵抗３２０は、一端が第１抵抗３１０の他端と接続される。第２抵抗３２０の他端は、増幅器３４０の入力側または出力側に、直接または間接に接続されてよい。第２抵抗３２０は、入力経路上の第１抵抗３１０および増幅器３４０の間に設けられ、他端が増幅器３４０の入力側に接続される。第２抵抗３２０は、基板電位が固定でよい。図５の例において、第２抵抗３２０は、基板電位が基準電位Ｖｓｓに接続される。ここで、基準電位Ｖｓｓは、ＧＮＤ電位（＝０Ｖ）でよい。
【００３７】
第３抵抗３３０は、基板に形成され、増幅器３４０の入力側および出力側を接続する。第３抵抗３３０は、理想的には抵抗値Ｒ２を有する。第３抵抗３３０は、第１抵抗と共に入力信号に対する出力信号の比率を決定する抵抗である。第３抵抗３３０は、図１および図２で説明した抵抗素子１００と略同一の抵抗素子でよく、基板電位に応じて抵抗値Ｒ２を（数１）式に代入したＲｅｆｆ（Ｒ２）のように抵抗値が変動する。第３抵抗３３０は、第１抵抗３１０が形成される基板と同一の基板に形成されてよい。また、第３抵抗３３０は、複数の抵抗素子で形成されてよい。第３抵抗３３０は、基板電位が固定でよい。図５の例において、第３抵抗３３０は、基板電位が基準電位Ｖｓｓに接続される。
【００３８】
増幅器３４０は、入力信号Ｖｉｎを増幅した出力信号Ｖｏｕｔを出力する。増幅器３４０は、図５において「−」と示した側の反転入力端子と、「＋」と示した側の非反転入力端子と、出力端子と、を含む演算増幅器（オペアンプ）でよい。ここで、第１抵抗３１０、第２抵抗３２０、第３抵抗３３０、および増幅器３４０は、同一の基板に形成されてよい。
【００３９】
図５は、第１抵抗３１０の一端が入力端子３０２に接続され、第２抵抗３２０の他端が増幅器３４０の反転入力端子に接続される例を示す。また、第３抵抗３３０は、反転入力端子および出力端子３０４の間を接続し、増幅器３４０の非反転入力端子は、基準電位Ｖｓｓに接続される例を示す。即ち、図５は、第１抵抗３１０および第２抵抗３２０が入力抵抗Ｒ１として機能し、第３抵抗３３０が帰還抵抗Ｒ２として機能する反転増幅回路を示す。
【００４０】
この場合、反転増幅回路の理想的な増幅率ｘは、第１抵抗３１０および第２抵抗３２０の理想的な抵抗値の和Ｒ１（＝Ｒ１ａ＋Ｒ１ｂ）と、第３抵抗３３０の理想的な抵抗値Ｒ２を用いて、ｘ＝Ｒ２／Ｒ１と示される（Ｖｏｕｔ＝−ｘ・Ｖｉｎ）。なお、第１抵抗３１０および第２抵抗３２０の理想的な抵抗値Ｒ１ａおよびＲ１ｂを、Ｒ１を用いて、次式のように表してよい。即ち、第１抵抗３１０および第２抵抗３２０は、抵抗値Ｒ１を有する入力抵抗を、ｐ：（１−ｐ）に分割した抵抗としてよい。
（数７）
Ｒ１ａ＝ｐ・Ｒ１
Ｒ１ｂ＝（１−ｐ）Ｒ１，  ０＜ｐ≦１
【００４１】
基板電位設定部３５０は、外部からの設定に応じて第１抵抗３１０の基板電位を設定する。基板電位設定部３５０は、一例として、設定した基板電位を第１抵抗３１０が形成された基板のＰウェル領域に供給する。基板電位設定部３５０は、第１抵抗３１０の基板電位を調整可能とすることにより、基板電位に依存する出力信号Ｖｉｎの歪みに加えて増幅器に起因する出力信号Ｖｉｎの歪みを低減する。基板電位設定部３５０は、レジスタ３５２を有する。レジスタ３５２を含む基板電位設定部３５０の全体は、同一の基板に形成されてよい。
【００４２】
レジスタ３５２は、外部から設定された設定値を格納する。レジスタ３５２は、第１抵抗３１０の基板電位の設計値に対する値を含む設定可能範囲内の設定値を格納可能でよい。この場合、レジスタ３５２は、一例として、基板電位の設計値に対する値をｙ０とした場合、ｙ０−Ｃからｙ０＋Ｃまでの予め定められた数の設定値を格納可能とする（Ｃは定数）。レジスタ３５２は、揮発性メモリであってよく、これに代えて、不揮発性メモリであってもよい。レジスタ３５２が揮発性メモリの場合、外部の装置は、増幅装置３００の電源が投入される毎に、当該レジスタ３５２に設定値を設定してよい。基板電位設定部３５０は、このようなレジスタ３５２に設定された設定値に応じて、第１抵抗３１０の基板電位を設定する。
【００４３】
図５において、基板電位設定部３５０は、入力信号Ｖｉｎの値および設定値に応じて、第１抵抗３１０の基板電位を設定する。基板電位設定部３５０は、一例として、入力信号Ｖｉｎおよび設定値ｙの積を、第１抵抗３１０の基板電位とする。このように、本実施形態に係る増幅装置３００は、入力抵抗をｐ：（１−ｐ）に分割した一方の第１抵抗３１０の基板抵抗をｙ・Ｖｉｎとし、他方の第２抵抗３２０の基板抵抗を基準電位Ｖｓｓとする。このような増幅装置３００の入出力特性について、まずは、増幅器３４０の利得変動が無い場合について説明する。
【００４４】
第１抵抗３１０および第２抵抗３２０の実効的な抵抗値Ｒｅｆｆ（Ｒ１ａ）およびＲｅｆｆ（Ｒ１ｂ）は、次式のように算出される。
【数８】
2017038135.tif 000003
【００４５】
（数８）式より、入力抵抗Ｒ１の実効的な抵抗値Ｒｅｆｆ（Ｒ１）は、次式のように算出される。
（数９）
Ｒｅｆｆ（Ｒ１）＝Ｒｅｆｆ（Ｒ１ａ）＋Ｒｅｆｆ（Ｒ１ｂ）
＝Ｒ１｛１＋ｋ（１／２−ｐ・ｙ）Ｖｉｎ｝
【００４６】
したがって、増幅装置３００の入出力特性は、帰還抵抗Ｒ２の実効的な抵抗値Ｒｅｆｆ（Ｒ２）を用いて、次式のように算出される。
【数１０】
2017038135.tif 000004
【００４７】
ここで、基板電位設定部３５０が、設定値ｙをｙ０＝（１＋ｘ）／（２ｐ）とすることで、（数１０）式は、Ｖｏｕｔ＝−ｘ・Ｖｉｎとなり、入力電圧Ｖｉｎの二乗に比例する２次歪みの項を消滅させることができる。
【００４８】
次に、増幅器３４０の利得変動がある場合について説明する。この場合、（数１０）式は、次式のように示される。
（数１１）
Ｖｏｕｔ＝−ｘ・Ｖｉｎ
＋［−ｋ・ｘ｛ｐ・ｙ−（１＋ｘ）／２｝＋Ｄｏｔｈｅｒ］Ｖｉｎ２
＝−ｘ・Ｖｉｎ＋｛Ｄｂｂｉａｓ（ｙ）＋Ｄｏｔｈｅｒ｝Ｖｉｎ２
Ｄｂｂｉａｓ（ｙ）＝−ｋ・ｘ｛ｐ・ｙ−（１＋ｘ）／２｝
【００４９】
ここで、Ｄｂｂｉａｓ（ｙ）は抵抗素子に起因する入出力特性の歪みを示し、Ｄｏｔｈｅｒは増幅器３４０に起因する入出力特性の歪みを示す。基板電位設定部３５０は、設定値ｙを用いて、Ｄｂｂｉａｓ（ｙ）の値を調整することができる。したがって、Ｄｏｔｈｅｒの値がＤｂｂｉａｓ（ｙ）の調整範囲内の値であれば、基板電位設定部３５０は、Ｄｂｂｉａｓ（ｙ）およびＤｏｔｈｅｒの和を０に近づけるようにＤｂｂｉａｓ（ｙ）を調整して、抵抗素子および増幅器に起因する入出力特性の歪みを低減させることができる。
【００５０】
即ち、抵抗素子の基板電位に応じて、入出力特性の二次歪みが変動するので、基板電位設定部３５０は、当該抵抗素子に起因する二次歪みが増幅器３４０の利得変動に起因する二次歪みを相殺するように、第１抵抗３１０の基板電位を設定する。基板電位設定部３５０が設定する第１抵抗３１０の基板電位の設定値は、次のように算出することができる。
【００５１】
まず、基板電位設定部３５０は、設定値ｙをｙ０＝（１＋ｘ）／２ｐとして第１抵抗３１０の基板電位を設定する。増幅装置３００の入出力特性は、次式のように増幅器３４０の利得変動に起因する歪みが残る式となる。
（数１２）
Ｖｏｕｔ＝−ｘ・Ｖｉｎ＋Ｄｏｔｈｅｒ・Ｖｉｎ２
【００５２】
この場合において、互いに異なる入力信号Ｖｉｎ１およびＶｉｎ２に対する増幅装置３００の出力信号Ｖｏｕｔ１およびＶｏｕｔ２を測定する。出力信号Ｖｏｕｔ１およびＶｏｕｔ２は、入力信号Ｖｉｎ１およびＶｉｎ２に対してそれぞれ（数１２）式の関係を満たす。
（数１３）
Ｖｏｕｔ１＝−ｘ・Ｖｉｎ１＋Ｄｏｔｈｅｒ・Ｖｉｎ１２
Ｖｏｕｔ２＝−ｘ・Ｖｉｎ２＋Ｄｏｔｈｅｒ・Ｖｉｎ２２
【００５３】
（数１３）式の第１式にＶｉｎ２を掛けた式から、第２式にＶｉｎ１を掛けた式を差し引くことにより、Ｄｏｔｈｅｒの値を算出することができる。
【数１４】
2017038135.tif 000005
【００５４】
したがって、基板電位設定部３５０は、算出したＤｏｔｈｅｒにＤｂｂｉａｓ（ｙ）が略等しくなるように設定値ｙを算出することができる。基板電位設定部３５０は、例えば、設定値ｙを次式のように算出する。
（数１５）
−ｋ・ｘ｛ｐ・ｙ−（１＋ｘ）／２｝＝−Ｄｏｔｈｅｒ
ｙ＝ｙ０＋Ｄｏｔｈｅｒ／（ｋ・ｘ・ｐ）
【００５５】
これにより、増幅装置３００は、（数１０）式の入出力特性をリニアな入出力特性へと近づけることができる。以上のように、基板電位設定部３５０は、抵抗素子に起因する入出力特性の歪みＤｂｂｉａｓ（ｙ）が、増幅器３４０に起因する入出力特性の歪みＤｏｔｈｅｒを相殺するように第１抵抗３１０の基板電位を設定することで、増幅装置３００の出力信号全体の二次歪みを低減させることができる。
【００５６】
以上の増幅装置３００は、増幅器３４０に起因する二次歪みＤｏｔｈｅｒを算出し、当該算出結果を相殺するように設定値ｙを定めることを説明した。これに代えて、増幅装置３００は、設定値ｙの設定範囲内で値を掃引し、増幅装置３００の出力信号全体の二次歪みがより低減する値を設定値ｙと定めてもよい。ここで、（数１１）式より、次式を得る。
（数１６）
Ｄｂｂｉａｓ（ｙ）＝−ｋ・ｘ｛ｐ・ｙ−（１＋ｘ）／２｝
＝−ｋ・ｘ・ｐ（ｙ−ｙ０）
【００５７】
図６は、本実施形態に係る増幅装置３００の抵抗素子に起因する二次歪みＤｂｂｉａｓ（ｙ）を示すグラフの一例を示す。図６のＸ軸（横軸）は設定値ｙを示し、Ｙ軸（縦軸）はＤｂｂｉａｓ（ｙ）を示す。図６は、一例として、０から２・ｙ０の範囲の設定値ｙに対するＤｂｂｉａｓ（ｙ）を示す。図６に示すように、Ｄｂｂｉａｓ（ｙ）は、設定値ｙに対して、ｙ０を通過する一次関数となる。したがって、基板電位設定部３５０が基板電位の設定値ｙの設定範囲をｙ０−Ｃからｙ０＋Ｃまでの範囲とすると、Ｄｂｂｉａｓ（ｙ）は、ｙ＝ｙ０（Ｄｂｂｉａｓ（ｙ）＝０）の点に対して点対称の形状となる。なお、Ｃは定数であり、図６は、Ｃをｙ０とした例を示す。
【００５８】
図７は、本実施形態に係る増幅装置３００の抵抗素子に起因する二次歪みＤｂｂｉａｓ（ｙ）の絶対値を示すグラフの一例を示す。図７のＸ軸（横軸）は設定値ｙを示し、Ｙ軸（縦軸）はＤｂｂｉａｓ（ｙ）の絶対値を示す。この場合、基板電位設定部３５０が基板電位の設定値ｙの設定範囲をｙ０−Ｃからｙ０＋Ｃまでの範囲とすると、Ｄｂｂｉａｓ（ｙ）の絶対値は、ｙ＝ｙ０の線に対して左右対称の形状となる。
【００５９】
図７において、点線で示す線分は、増幅器３４０に起因する入出力特性の歪みＤｏｔｈｅｒの絶対値を示す。Ｄｏｔｈｅｒの絶対値がＤｂｂｉａｓ（ｙ０＋Ｃ）の絶対値よりも小さい場合（Ｄｏｔｈｅｒの値がＤｂｂｉａｓ（ｙ）の調整範囲内の値の場合）、Ｄｏｔｈｅｒを示す線分と、Ｄｂｂｉａｓ（ｙ）のグラフは、１点または２点で交わることになる。図７は、Ｄｏｔｈｅｒの絶対値をｋ・ｘ・（１＋ｘ）／４とした場合を示し、Ｄｏｔｈｅｒを示す線分と、Ｄｂｂｉａｓ（ｙ）のグラフが２点で交わる例を示す。
【００６０】
ここで、Ｄｏｔｈｅｒを示す線分と、Ｄｂｂｉａｓ（ｙ）のグラフが交わる点を、それぞれ、（ｙ０−ｄ，Ｄｂｂｉａｓ（ｙ０−ｄ））、（ｙ０＋ｄ，Ｄｂｂｉａｓ（ｙ０＋ｄ））とする（ｄは正の定数）。なお、図７は、ｄ＝ｙ０／２となる例を示す。即ち、設定値ｙがｙ０−ｄおよびｙ０＋ｄの場合に、Ｄｏｔｈｅｒの絶対値とＤｂｂｉａｓ（ｙ）の絶対値が略一致する。また、設定値ｙがｙ０−ｄまたはｙ０＋ｄの場合に、Ｄｏｔｈｅｒの符号とＤｂｂｉａｓ（ｙ）の符号が異なり、増幅装置３００の出力信号全体の二次歪みは略０となる。
【００６１】
そこで、基板電位設定部３５０は、設定値ｙをｙ０−Ｃからｙ０＋Ｃまでの値に設定し、実際に増幅装置３００の二次歪みが低減する値を設定値として採用してよい。また、基板電位設定部３５０は、基板電位の設定値ｙをｙ０−ｄおよびｙ０＋ｄとし、実際に増幅装置３００の二次歪みが低減する方を設定値として採用してもよい。これにより、増幅装置３００は、増幅装置３００の出力信号全体の二次歪みがより低減する設定値ｙを定めることができる。
【００６２】
以上の本実施形態に係る増幅装置３００は、第２抵抗３２０が、入力経路の第１抵抗３１０および増幅器３４０の間に設けられる例を説明した。これに代えて、第２抵抗３２０は、基板において入力経路上に第１抵抗３１０と直列に設けられ、入力端子３０２および第１抵抗３１０の間に設けられてよい。このような増幅装置３００について、図８を用いて説明する。
【００６３】
図８は、本実施形態に係る増幅装置３００の第２の構成例を示す。第２の構成例の増幅装置３００において、図５に示された第１の構成例の増幅装置３００の動作と略同一のものには同一の符号を付け、説明を省略する。図８は、第１抵抗３１０が入力経路の第２抵抗３２０および増幅器３４０の間に設けられる例を示す。この場合、第２抵抗３２０は、入力信号Ｖｉｎの値に定数を乗じた基板電位を入力し、基板電位設定部３５０は、入力信号の値および設定値に応じて第１抵抗３１０の基板電位を設定する。
【００６４】
例えば、第２抵抗３２０は、入力信号Ｖｉｎにｙ０（＝（１＋ｘ）／２ｐ）をかけた略一定の基板電位ｙ０・Ｖｉｎが供給され、第１抵抗３１０は、基板電位設定部３５０により、係数ｚを入力信号Ｖｉｎにかけた基板電位ｚ・Ｖｉｎが設定される。なお、第３抵抗３３０は、図５の例と同様に、基準電位Ｖｓｓが基板電位として供給される。この場合、第２の構成例の増幅装置３００の入出力特性は、第１の構成例の増幅装置３００と同様の計算により、次式のように算出される。
（数１７）
Ｖｏｕｔ＝−ｘ・Ｖｉｎ＋｛−ｋ・ｘ（１−ｐ）ｚ＋Ｄｏｔｈｅｒ｝Ｖｉｎ２
＝−ｘ・Ｖｉｎ＋｛Ｄｂｂｉａｓ（ｚ）＋Ｄｏｔｈｅｒ｝Ｖｉｎ２
【００６５】
したがって、第２の構成例の増幅装置３００も、設定値ｚを用いて、Ｄｂｂｉａｓ（ｚ）の値を調整することができる。即ち、基板電位設定部３５０は、抵抗素子に起因する入出力特性の歪みＤｂｂｉａｓ（ｚ）が、Ｄｏｔｈｅｒを相殺するように第１抵抗３１０の基板電位を設定することで、増幅装置３００の出力信号全体の二次歪みを低減させることができる。基板電位設定部３５０は、直接算出した設定値ｚの値を用いてよい。これに代えて、基板電位設定部３５０は、設定値ｚを順次設定した結果に応じた二次歪みの結果から、設定値ｚの値を定めてもよい。この場合、例えば、（数１７）式より、次式を得る。
（数１８）
Ｄｂｂｉａｓ（ｚ）＝−ｋ・ｘ（１−ｐ）ｚ
【００６６】
基板電位設定部３５０は、基板電位の設定値ｚの設定範囲を−Ｃから＋Ｃまでの範囲として、Ｄｏｔｈｅｒを示す線分と、Ｄｂｂｉａｓ（ｚ）のグラフが２点で交わる点に応じて、基板電位の設定値を定めてよい。これにより、増幅装置３００は、増幅装置３００の出力信号全体の二次歪みがより低減する設定値ｚを定めることができる。
【００６７】
以上の本実施形態に係る増幅装置３００は、増幅器３４０の入力端子に接続される入力抵抗の一部の基板電位を適切に設定することにより、増幅装置３００の出力信号全体の二次歪みを低減させることができることを説明した。これに代えて、増幅装置３００は、増幅器３４０の帰還抵抗の基板電位を設定することにより、増幅装置３００の出力信号全体の二次歪みを低減させてもよい。このような増幅装置３００について、図９を用いて説明する。
【００６８】
図９は、本実施形態に係る増幅装置３００の第３の構成例を示す。第３の構成例の増幅装置３００において、図５に示された第１の構成例の増幅装置３００の動作と略同一のものには同一の符号を付け、説明を省略する。図９は、第１抵抗３１０が増幅器３４０の帰還抵抗として設けられ、第２抵抗３２０および第３抵抗３３０が入力抵抗として設けられる例を示す。
【００６９】
即ち、第３の構成例の増幅装置３００において、第１抵抗３１０は、増幅器３４０の出力から入力へと帰還する帰還経路上に設けられる。なお、帰還経路は、増幅器３４０の出力から、入力信号を入力する入力端子からの入力経路に接続される増幅器３４０の第１入力へと帰還する。図９の例において、第１入力は、増幅器３４０の反転入力端子である。また、第２抵抗３２０は、基板において入力信号を入力する入力端子３０２から増幅器３４０の入力へと至る入力経路上に設けられ、入力信号の値に定数を乗じた基板電位を入力する。また、第３抵抗３３０は、第２抵抗３２０および増幅器３４０の間に設けられ、第２抵抗３２０と直列に接続される。
【００７０】
例えば、第１抵抗３１０は、基板電位設定部３５０により、係数ｚを入力信号Ｖｉｎにかけた基板電位ｚ・Ｖｉｎが設定される。そして、第１抵抗３１０の実効的な抵抗値が、帰還抵抗Ｒ２の実効的な抵抗値Ｒｅｆｆ（Ｒ２）となる。また、第２抵抗３２０は、入力信号Ｖｉｎにｙ０（＝（１＋ｘ）／２ｐ）をかけた略一定の基板電位ｙ０・Ｖｉｎが供給され、第３抵抗３３０は、基準電位Ｖｓｓが基板電位として供給される。そして、第２抵抗３２０の実効的な抵抗値および第３抵抗３３０の実効的な抵抗値の和が、入力抵抗Ｒ１の実効的な抵抗値Ｒｅｆｆ（Ｒ１）となる。即ち、第３の構成例の増幅装置３００の場合、第２抵抗３２０の抵抗値がＲ１ａ、第３抵抗３３０の抵抗値がＲ１ｂとなる。
【００７１】
第３の構成例の増幅装置３００の入出力特性は、このような入力抵抗Ｒ１および帰還抵抗Ｒ２を用いて、第１の構成例の増幅装置３００と同様の計算を実行することで、次式のように算出される。
（数１９）
Ｖｏｕｔ＝−ｘ・Ｖｉｎ＋｛ｋ・ｘ・ｚ＋Ｄｏｔｈｅｒ｝Ｖｉｎ２
＝−ｘ・Ｖｉｎ＋｛Ｄｂｂｉａｓ（ｚ）＋Ｄｏｔｈｅｒ｝Ｖｉｎ２
【００７２】
したがって、第３の構成例の増幅装置３００も、設定値ｚを用いて、Ｄｂｂｉａｓ（ｚ）の値を調整することができる。即ち、基板電位設定部３５０は、抵抗素子に起因する入出力特性の歪みＤｂｂｉａｓ（ｚ）が、Ｄｏｔｈｅｒを相殺するように第１抵抗３１０の基板電位を設定することで、増幅装置３００の出力信号全体の二次歪みを低減させることができる。基板電位設定部３５０は、直接算出した設定値ｚの値を用いてよい。これに代えて、基板電位設定部３５０は、設定値ｚを順次設定した結果に応じた二次歪みの結果から、設定値ｚの値を定めてもよい。
【００７３】
第３の構成例の増幅装置３００において、Ｄｂｂｉａｓ（ｚ）＝ｋｘｚとなることから、第２の構成例の増幅装置３００と同様に、基板電位設定部３５０は、基板電位の設定値ｚの設定範囲を−Ｃから＋Ｃまでの範囲として、Ｄｏｔｈｅｒを示す線分と、Ｄｂｂｉａｓ（ｚ）のグラフが２点で交わる点に応じて、基板電位の設定値を定めてよい。これにより、増幅装置３００は、増幅装置３００の出力信号全体の二次歪みがより低減する設定値ｚを定めることができる。
【００７４】
以上の第３の構成例の増幅装置３００は、増幅器３４０の帰還抵抗の基板電位を適切に設定することにより、増幅装置３００の出力信号全体の二次歪みを低減させることができることを説明した。なお、図５から図９で説明した本実施形態に係る増幅装置３００は、増幅率ｘが１以下の場合に用いることが望ましい。これに代えて、増幅装置３００は、増幅器３４０の帰還抵抗の一部の基板電位を設定することにより、増幅装置３００の出力信号全体の二次歪みを低減させてもよい。このような増幅装置３００について、図１０を用いて説明する。
【００７５】
図１０は、本実施形態に係る増幅装置３００の第４の構成例を示す。第４の構成例の増幅装置３００において、図５に示された第１の構成例の増幅装置３００の動作と略同一のものには同一の符号を付け、説明を省略する。図１０は、第１抵抗３１０および第２抵抗３２０が増幅器３４０の帰還抵抗として設けられる例を示す。
【００７６】
即ち、第４の構成例の増幅装置３００において、第１抵抗３１０は、増幅器３４０の出力から反転入力へと帰還する帰還経路上に設けられ、基板電位設定部３５０は、出力信号の値および設定値に応じて当該第１抵抗３１０の基板電位を設定する。また、第２抵抗３２０は、基板において当該帰還経路上に第１抵抗３１０と直列に設けられ、基板電位が固定される。即ち、増幅器３４０の反転入力端子および出力端子３０４の間の当該帰還経路上において、第２抵抗３２０の一端が反転入力端子に接続され、他端が第１抵抗３１０の一端に接続され、第１抵抗３１０の他端は出力端子３０４に接続されてよい。また、第３抵抗３３０は、入力端子３０２および増幅器３４０の間の入力経路に設けられ、基板電位が固定される。
【００７７】
例えば、第１抵抗３１０は、基板電位設定部３５０により、係数ｙを出力信号Ｖｏｕｔにかけた基板電位ｙ・Ｖｏｕｔが設定される。また、第２抵抗３２０は、基準電位Ｖｓｓが基板電位として供給される。そして、第１抵抗３１０および第２抵抗３２０の実効的な抵抗値の和が、帰還抵抗Ｒ２の実効的な抵抗値Ｒｅｆｆ（Ｒ２）となる。即ち、第４の構成例の増幅装置３００の場合、帰還抵抗Ｒ２をｐ：（１−ｐ）に分割した抵抗が、第１抵抗３１０および第２抵抗３２０となる。図１０は、第１抵抗３１０の抵抗値がＲ２ｂとなり、第２抵抗３２０の抵抗値がＲ２ａとなる例を示す。また、第３抵抗３３０は、基準電位Ｖｓｓが基板電位として供給される。そして、第３抵抗３３０の実効的な抵抗値が、入力抵抗Ｒ１の実効的な抵抗値Ｒｅｆｆ（Ｒ１）となる。
【００７８】
この場合、第１抵抗３１０および第２抵抗３２０の実効的な抵抗値Ｒｅｆｆ（Ｒ２ａ）およびＲｅｆｆ（Ｒ２ｂ）は、次式のように算出される。また、帰還抵抗Ｒ２の実効的な抵抗値Ｒｅｆｆ（Ｒ２）も、次式のように算出される。
【数２０】
2017038135.tif 000006
【００７９】
第４の構成例の増幅装置３００の入出力特性は、このような帰還抵抗Ｒ２と、第３抵抗３３０による入力抵抗Ｒ１を用いて、次式のように算出される。
（数２１）
Ｖｏｕｔ＝−ｘ・Ｖｉｎ
＋［−ｋ・ｘ２｛ｐ・ｙ−（１＋ｘ）／（２・ｘ）｝＋Ｄｏｔｈｅｒ］Ｖｉｎ２
＝−ｘ・Ｖｉｎ＋｛Ｄｂｂｉａｓ（ｙ）＋Ｄｏｔｈｅｒ｝Ｖｉｎ２
【００８０】
これにより、第４の構成例の増幅装置３００は、第１の構成例の増幅装置３００と同様に、互いに異なる入力信号Ｖｉｎ１およびＶｉｎ２に対する増幅装置３００の出力信号Ｖｏｕｔ１およびＶｏｕｔ２を測定することで、Ｄｏｔｈｅｒの値を算出し、設定値ｙを設定してよい。また、増幅装置３００は、予め定められた設定値ｙの設定範囲を用いて、増幅装置３００の出力信号全体の二次歪みがより低減する値を設定値ｙと定めてもよい。
【００８１】
この場合、第１の構成例の増幅装置３００と同様に、まず、Ｄｏｔｈｅｒが０の場合を考慮する。即ち、基板電位に依存する二次歪みは、ｐｙ−（１＋ｘ）／２ｘ＝０とすることで低減させることができる。したがって、基板電位設定部３５０は、設定値ｙをｙ１＝（１＋ｘ）／（２ｘ・ｐ）としてよい。
【００８２】
そして、次に、増幅器３４０の利得変動がある場合、基板電位設定部３５０は、Ｄｂｂｉａｓ（ｙ）およびＤｏｔｈｅｒの和を０に近づけるようにＤｂｂｉａｓ（ｙ）を調整して、入出力特性の歪みを低減させる。この場合、基板電位設定部３５０は、基板電位の設定値ｙの設定範囲をｙ１−Ｃからｙ１＋Ｃまでの範囲として、Ｄｂｂｉａｓ（ｙ）の値を調整してよい（Ｃは定数）。
【００８３】
即ち、図６および図７で説明したように、基板電位設定部３５０は、設定値ｙをｙ１−Ｃからｙ１＋Ｃまでの値に設定し、実際に増幅装置３００の二次歪みが低減する値を設定値として採用してよい。また、基板電位設定部３５０は、Ｄｏｔｈｅｒの絶対値とＤｂｂｉａｓ（ｙ）の絶対値が略一致し、符号が異なる設定値ｙの候補を設定して、実際に増幅装置３００の二次歪みが低減する方を設定値として採用してもよい。これにより、第４の構成例の増幅装置３００は、増幅装置３００の出力信号全体の二次歪みがより低減する設定値ｙを定めることができる。
【００８４】
以上の第４の構成例の増幅装置３００は、第１抵抗３１０が、帰還経路において第２抵抗３２０および出力端子３０４の間に設けられる例を説明した。これに代えて、第２抵抗３２０が、帰還経路において第１抵抗３１０および出力端子３０４の間に設けられてもよい。このような増幅装置３００について、図１１を用いて説明する。
【００８５】
図１１は、本実施形態に係る増幅装置３００の第５の構成例を示す。第５の構成例の増幅装置３００において、図１０に示された第４の構成例の増幅装置３００の動作と略同一のものには同一の符号を付け、説明を省略する。図１１は、増幅器３４０の帰還抵抗である第１抵抗３１０および第２抵抗３２０が図１０の構成例とは逆に設けられ、第３抵抗３３０が入力抵抗として設けられる例を示す。
【００８６】
第５の構成例の増幅装置３００において、第２抵抗３２０は、基板において当該帰還経路上に第１抵抗３１０と直列に設けられ、出力信号の値に定数を乗じた基板電位を入力する。第１抵抗３１０は、一端が反転入力端子に接続され、他端が第２抵抗３２０の一端に接続され、第２抵抗３２０の他端は、出力端子３０４に接続されてよい。また、第３抵抗３３０は、入力端子３０２および増幅器３４０の間の入力経路に設けられ、基板電位が固定される。
【００８７】
例えば、第１抵抗３１０は、基板電位設定部３５０により、係数ｚを出力信号Ｖｏｕｔにかけた基板電位ｚ・Ｖｏｕｔが設定される。また、第２抵抗３２０は、係数ｙ１を出力信号Ｖｏｕｔにかけた基板電位ｙ１・Ｖｏｕｔが基板電位として供給される。ここで、ｙ１は、第４の構成例の増幅装置３００の説明において算出されたｙ１＝（１＋ｘ）／（２ｘ・ｐ）でよい。そして、第１抵抗３１０および第２抵抗３２０の実効的な抵抗値の和が、帰還抵抗Ｒ２の実効的な抵抗値Ｒｅｆｆ（Ｒ２）となる。即ち、図１１は、第１抵抗３１０の抵抗値がＲ２ａとなり、第２抵抗３２０の抵抗値がＲ２ｂとなる例を示す。また、第３抵抗３３０は、基準電位Ｖｓｓが基板電位として供給される。そして、第３抵抗３３０の実効的な抵抗値が、入力抵抗Ｒ１の実効的な抵抗値Ｒｅｆｆ（Ｒ１）となる。
【００８８】
第５の構成例の増幅装置３００の入出力特性は、このような入力抵抗Ｒ１および帰還抵抗Ｒ２を用いて、第４の構成例の増幅装置３００と同様の計算を実行することで、次式のように算出される。
（数２２）
Ｖｏｕｔ＝−ｘ・Ｖｉｎ＋｛−ｋ・ｘ２（１−ｐ）ｚ＋Ｄｏｔｈｅｒ｝Ｖｉｎ２
＝−ｘ・Ｖｉｎ＋｛Ｄｂｂｉａｓ（ｚ）＋Ｄｏｔｈｅｒ｝Ｖｉｎ２
【００８９】
したがって、第５の構成例の増幅装置３００も、設定値ｚを用いて、Ｄｂｂｉａｓ（ｚ）の値を調整することができる。即ち、基板電位設定部３５０は、抵抗素子に起因する入出力特性の歪みＤｂｂｉａｓ（ｚ）が、Ｄｏｔｈｅｒを相殺するように第１抵抗３１０の基板電位を設定することで、増幅装置３００の出力信号全体の二次歪みを低減させることができる。基板電位設定部３５０は、直接算出した設定値ｚの値を用いてよい。これに代えて、基板電位設定部３５０は、設定値ｚを順次設定した結果に応じた二次歪みの結果から、設定値ｚの値を定めてもよい。
【００９０】
第５の構成例の増幅装置３００において、Ｄｂｂｉａｓ（ｚ）＝−ｋｘ２（１−ｐ）ｚとなることから、第２の構成例の増幅装置３００と同様に、基板電位設定部３５０は、基板電位の設定値ｚの設定範囲を−Ｃから＋Ｃまでの範囲として、Ｄｏｔｈｅｒを示す線分と、Ｄｂｂｉａｓ（ｚ）のグラフが２点で交わる点に応じて、基板電位の設定値を定めてよい。これにより、増幅装置３００は、増幅装置３００の出力信号全体の二次歪みがより低減する設定値ｚを定めることができる。
【００９１】
以上の第４および第５の構成例の増幅装置３００は、増幅器３４０の帰還抵抗の一部の基板電位を適切に設定することにより、増幅装置３００の出力信号全体の二次歪みを低減させることができることを説明した。これに代えて、増幅装置３００は、増幅器３４０帰還抵抗の一部の基板電位を固定電位とし、入力抵抗の基板電位を設定することにより、増幅装置３００の出力信号全体の二次歪みを低減させてもよい。このような増幅装置３００について、図１２を用いて説明する。
【００９２】
図１２は、本実施形態に係る増幅装置３００の第６の構成例を示す。第６の構成例の増幅装置３００において、図１０および図１１に示された第４および第５の構成例の増幅装置３００の動作と略同一のものには同一の符号を付け、説明を省略する。図１２は、第２抵抗３２０および第３抵抗３３０が増幅器３４０の帰還抵抗として設けられ、第１抵抗３１０が入力抵抗として設けられる例を示す。
【００９３】
第６の構成例の増幅装置３００において、第１抵抗３１０は、入力経路に設けられ、基板電位設定部３５０は、出力信号の値および設定値に応じて当該第１抵抗３１０の基板電位を設定する。第２抵抗３２０は、基板において増幅器３４０の出力から入力へと帰還する帰還経路上に設けられ、出力信号の値に定数を乗じた基板電位を入力する。第３抵抗３３０は、帰還経路上に第２抵抗３２０と直列に設けられ、基板電位が固定される。第３抵抗３３０は、一端が反転入力端子に接続され、他端が第２抵抗３２０の一端に接続され、第２抵抗３２０の他端は、出力端子３０４に接続されてよい。
【００９４】
例えば、第１抵抗３１０は、基板電位設定部３５０により、係数ｚを出力信号Ｖｏｕｔにかけた基板電位ｚ・Ｖｏｕｔが設定される。そして、第１抵抗３１０の実効的な抵抗値が、入力抵抗Ｒ１の実効的な抵抗値Ｒｅｆｆ（Ｒ１）となる。また、第２抵抗３２０は、係数ｙ１を出力信号Ｖｏｕｔにかけた基板電位ｙ１・Ｖｏｕｔが基板電位として供給される。ここで、ｙ１は、第４の構成例の増幅装置３００の説明において算出されたｙ１＝（１＋ｘ）／（２ｘ・ｐ）でよい。
【００９５】
また、第３抵抗３３０は、基準電位Ｖｓｓが基板電位として供給される。そして、第２抵抗３２０および第３抵抗３３０の実効的な抵抗値の和が、帰還抵抗Ｒ２の実効的な抵抗値Ｒｅｆｆ（Ｒ２）となる。即ち、図１２は、第３抵抗３３０の抵抗値がＲ２ａとなり、第２抵抗３２０の抵抗値がＲ２ｂとなる例を示す。
【００９６】
第６の構成例の増幅装置３００の入出力特性は、このような入力抵抗Ｒ１および帰還抵抗Ｒ２を用いて、第５の構成例の増幅装置３００と同様の計算を実行することで、次式のように算出される。
（数２３）
Ｖｏｕｔ＝−ｘ・Ｖｉｎ＋｛ｋｘ２ｚ＋Ｄｏｔｈｅｒ｝Ｖｉｎ２
＝−ｘ・Ｖｉｎ＋｛Ｄｂｂｉａｓ（ｚ）＋Ｄｏｔｈｅｒ｝Ｖｉｎ２
【００９７】
したがって、第６の構成例の増幅装置３００も、設定値ｚを用いて、Ｄｂｂｉａｓ（ｚ）の値を調整することができる。即ち、基板電位設定部３５０は、抵抗素子に起因する入出力特性の歪みＤｂｂｉａｓ（ｚ）が、Ｄｏｔｈｅｒを相殺するように第１抵抗３１０の基板電位を設定することで、増幅装置３００の出力信号全体の二次歪みを低減させることができる。基板電位設定部３５０は、直接算出した設定値ｚの値を用いてよい。これに代えて、基板電位設定部３５０は、設定値ｚを順次設定した結果に応じた二次歪みの結果から、設定値ｚの値を定めてもよい。
【００９８】
第６の構成例の増幅装置３００において、Ｄｂｂｉａｓ（ｚ）＝ｋｘ２ｚとなることから、第２の構成例の増幅装置３００と同様に、基板電位設定部３５０は、基板電位の設定値ｚの設定範囲を−Ｃから＋Ｃまでの範囲として、Ｄｏｔｈｅｒを示す線分と、Ｄｂｂｉａｓ（ｚ）のグラフが２点で交わる点に応じて、基板電位の設定値を定めてよい。これにより、増幅装置３００は、増幅装置３００の出力信号全体の二次歪みがより低減する設定値ｚを定めることができる。
【００９９】
以上の本実施形態に係る増幅装置３００は、反転増幅回路を構成する増幅器３４０の入力抵抗および帰還抵抗の基板電位を適切にそれぞれ設定することにより、増幅装置３００の出力信号全体の二次歪みを低減させることができることを説明した。なお、図１０から図１２で説明した本実施形態に係る増幅装置３００は、増幅率ｘが１を超える場合に用いることが望ましい。これに代えて、増幅装置３００は、非反転増幅回路を構成する増幅器３４０を備えてもよい。このような増幅装置３００について、図１３を用いて説明する。
【０１００】
図１３は、本実施形態に係る増幅装置３００の第７の構成例を示す。第７の構成例の増幅装置３００において、図１に示された第１の構成例の増幅装置３００の動作と略同一のものには同一の符号を付け、説明を省略する。図１３は、第１抵抗３１０、第２抵抗３２０、および第３抵抗３３０が、増幅器３４０を含めて非反転増幅回路を構成するように設けられる例を示す。
【０１０１】
第７の構成例の増幅装置３００において、第１抵抗３１０は、増幅器３４０の出力から入力へと帰還する帰還経路上に設けられ、基板電位設定部３５０は、出力信号の値および設定値に応じて当該第１抵抗３１０の基板電位を設定する。なお、帰還経路は、増幅器３４０の出力から、基準電位へと至る経路に接続される増幅器３４０の第２入力へと帰還する。図１３の例において、第２入力は、増幅器３４０の反転入力端子である。即ち、第７の構成例の増幅装置３００における帰還経路は、基準電位へと至る側の経路なので、第１から第６の構成例の増幅装置３００において増幅装置３００の入力端子３０２側に接続される経路に設けられた帰還経路とは異なる経路となる。
【０１０２】
第２抵抗３２０は、基板において当該帰還経路上に第１抵抗３１０と直列に設けられ、基板電位が固定される。第２抵抗３２０は、一端が反転入力端子に接続され、他端が第１抵抗３１０の一端に接続され、第１抵抗３１０の他端は、出力端子３０４に接続されてよい。第３抵抗３３０は、入力端子３０２から増幅器３４０の反転入力端子に至る入力経路に設けられ、基板電位が固定される。
【０１０３】
例えば、第１抵抗３１０は、基板電位設定部３５０により、係数ｙを出力信号Ｖｏｕｔにかけた基板電位ｙ・Ｖｏｕｔが設定される。また、第２抵抗３２０は、基準電位Ｖｓｓが基板電位として供給される。そして、第１抵抗３１０および第２抵抗３２０の実効的な抵抗値の和が、帰還抵抗Ｒ２の実効的な抵抗値Ｒｅｆｆ（Ｒ２）となる。即ち、第７の構成例の増幅装置３００の場合、帰還抵抗Ｒ２をｐ：（１−ｐ）に分割した抵抗が、第１抵抗３１０および第２抵抗３２０となる。図１３は、第１抵抗３１０の抵抗値がＲ２ｂとなり、第２抵抗３２０の抵抗値がＲ２ａとなる例を示す。また、第３抵抗３３０は、基準電位Ｖｓｓが基板電位として供給される。そして、第３抵抗３３０の実効的な抵抗値が、入力抵抗Ｒ１の実効的な抵抗値Ｒｅｆｆ（Ｒ１）となる。
【０１０４】
この場合、第１抵抗３１０および第２抵抗３２０の実効的な抵抗値Ｒｅｆｆ（Ｒ２ａ）およびＲｅｆｆ（Ｒ２ｂ）は、次式のように算出される。また、帰還抵抗Ｒ２の実効的な抵抗値Ｒｅｆｆ（Ｒ２）も、次式のように算出される。
【数２４】
2017038135.tif 000007
【０１０５】
第７の構成例の増幅装置３００の入出力特性は、このような帰還抵抗Ｒ２と、第３抵抗３３０による入力抵抗Ｒ１を用いて、次式のように算出される。
（数２５）
Ｖｏｕｔ＝１＋Ｒｅｆｆ（Ｒ２）／Ｒｅｆｆ（Ｒ１）
＝ｘ・Ｖｉｎ＋｛ｋ・ｘ（ｘ−１）（１／２−ｐ・ｙ）＋Ｄｏｔｈｅｒ｝Ｖｉｎ２
＝ｘ・Ｖｉｎ＋｛Ｄｂｂｉａｓ（ｙ）＋Ｄｏｔｈｅｒ｝Ｖｉｎ２
【０１０６】
これにより、第７の構成例の増幅装置３００は、第１の構成例の増幅装置３００と同様に、互いに異なる入力信号Ｖｉｎ１およびＶｉｎ２に対する増幅装置３００の出力信号Ｖｏｕｔ１およびＶｏｕｔ２を測定することで、Ｄｏｔｈｅｒの値を算出し、設定値ｙを設定してよい。また、増幅装置３００は、予め定められた設定値ｙの設定範囲を用いて、増幅装置３００の出力信号全体の二次歪みがより低減する値を設定値ｙと定めてもよい。
【０１０７】
この場合、第１の構成例の増幅装置３００と同様に、まず、Ｄｏｔｈｅｒが０の場合を考慮する。即ち、基板電位に依存する二次歪みは、１／２−ｐ・ｙ＝０とすることで低減させることができる。したがって、基板電位設定部３５０は、設定値ｙをｙ２＝１／（２・ｐ）としてよい。
【０１０８】
そして、次に、増幅器３４０の利得変動がある場合、基板電位設定部３５０は、Ｄｂｂｉａｓ（ｙ）およびＤｏｔｈｅｒの和を０に近づけるようにＤｂｂｉａｓ（ｙ）を調整して、入出力特性の歪みを低減させる。この場合、基板電位設定部３５０は、基板電位の設定値ｙの設定範囲をｙ２−Ｃからｙ２＋Ｃまでの範囲として、Ｄｂｂｉａｓ（ｙ）の値を調整してよい（Ｃは定数）。
【０１０９】
即ち、図６および図７で説明したように、基板電位設定部３５０は、設定値ｙをｙ２−Ｃからｙ２＋Ｃまでの値に設定し、実際に増幅装置３００の二次歪みが低減する値を設定値として採用してよい。また、基板電位設定部３５０は、Ｄｏｔｈｅｒの絶対値とＤｂｂｉａｓ（ｙ）の絶対値が略一致し、符号が異なる設定値ｙの候補を設定して、実際に増幅装置３００の二次歪みが低減する方を設定値として採用してもよい。これにより、第７の構成例の増幅装置３００は、増幅装置３００の出力信号全体の二次歪みがより低減する設定値ｙを定めることができる。
【０１１０】
以上の第７の構成例の増幅装置３００は、第１抵抗３１０が、帰還経路において第２抵抗３２０および出力端子３０４の間に設けられる例を説明した。これに代えて、第２抵抗３２０が、帰還経路において第１抵抗３１０および出力端子３０４の間に設けられてもよい。このような増幅装置３００について、図１４を用いて説明する。
【０１１１】
図１４は、本実施形態に係る増幅装置３００の第８の構成例を示す。第８の構成例の増幅装置３００において、図１３に示された第７の構成例の増幅装置３００の動作と略同一のものには同一の符号を付け、説明を省略する。図１４は、増幅器３４０の帰還抵抗である第１抵抗３１０および第２抵抗３２０が図１３の構成例とは逆に設けられる例を示す。
【０１１２】
即ち、第８の構成例の増幅装置３００において、第１抵抗３１０は、増幅器３４０の出力から反転入力へと帰還する帰還経路上に設けられ、基板電位設定部３５０は、出力信号の値および設定値に応じて当該第１抵抗３１０の基板電位を設定する。また、第２抵抗３２０は、基板において当該帰還経路上に第１抵抗３１０と直列に設けられ、出力信号の値に定数を乗じた基板電位を入力する。第１抵抗３１０は、一端が反転入力端子に接続され、他端が第２抵抗３２０の一端に接続されてよく、この場合、第２抵抗３２０の他端は出力端子３０４に接続されてよい。また、第３抵抗３３０は、入力端子３０２および増幅器３４０の反転入力端子の間の入力経路に設けられ、基板電位が固定される。
【０１１３】
例えば、第１抵抗３１０は、基板電位設定部３５０により、係数ｚを出力信号Ｖｏｕｔにかけた基板電位ｚ・Ｖｏｕｔが設定される。また、第２抵抗３２０は、係数ｙ２を出力信号Ｖｏｕｔにかけた基板電位ｙ２・Ｖｏｕｔが基板電位として供給される。ここで、ｙ２は、第７の構成例の増幅装置３００の説明において算出されたｙ２＝１／（２・ｐ）でよい。そして、第１抵抗３１０および第２抵抗３２０の実効的な抵抗値の和が、帰還抵抗Ｒ２の実効的な抵抗値Ｒｅｆｆ（Ｒ２）となる。
【０１１４】
即ち、第８の構成例の増幅装置３００の場合、帰還抵抗Ｒ２を（１−ｐ）：ｐに分割した抵抗が、第１抵抗３１０および第２抵抗３２０となる。図１４は、第１抵抗３１０の抵抗値がＲ２ａとなり、第２抵抗３２０の抵抗値がＲ２ｂとなる例を示す。また、第３抵抗３３０は、基準電位Ｖｓｓが基板電位として供給される。そして、第３抵抗３３０の実効的な抵抗値が、入力抵抗Ｒ１の実効的な抵抗値Ｒｅｆｆ（Ｒ１）となる。
【０１１５】
第８の構成例の増幅装置３００の入出力特性は、このような入力抵抗Ｒ１および帰還抵抗Ｒ２を用いて、第７の構成例の増幅装置３００と同様の計算を実行することで、次式のように算出される。
（数２６）
Ｖｏｕｔ＝ｘ・Ｖｉｎ＋｛−ｋ・ｘ（ｘ−１）（１−ｐ）ｚ＋Ｄｏｔｈｅｒ｝Ｖｉｎ２
＝ｘ・Ｖｉｎ＋｛Ｄｂｂｉａｓ（ｚ）＋Ｄｏｔｈｅｒ｝Ｖｉｎ２
【０１１６】
したがって、第８の構成例の増幅装置３００も、設定値ｚを用いて、Ｄｂｂｉａｓ（ｚ）の値を調整することができる。即ち、基板電位設定部３５０は、抵抗素子に起因する入出力特性の歪みＤｂｂｉａｓ（ｚ）が、Ｄｏｔｈｅｒを相殺するように第１抵抗３１０の基板電位を設定することで、増幅装置３００の出力信号全体の二次歪みを低減させることができる。基板電位設定部３５０は、直接算出した設定値ｚの値を用いてよい。これに代えて、基板電位設定部３５０は、設定値ｚを順次設定した結果に応じた二次歪みの結果から、設定値ｚの値を定めてもよい。
【０１１７】
第８の構成例の増幅装置３００において、Ｄｂｂｉａｓ（ｚ）＝−ｋｘ（ｘ−１）（１−ｐ）ｚとなることから、第２および第５の構成例の増幅装置３００と同様に、基板電位設定部３５０は、基板電位の設定値ｚの設定範囲を−Ｃから＋Ｃまでの範囲として、Ｄｏｔｈｅｒを示す線分と、Ｄｂｂｉａｓ（ｚ）のグラフが２点で交わる点に応じて、基板電位の設定値を定めてよい。これにより、増幅装置３００は、増幅装置３００の出力信号全体の二次歪みがより低減する設定値ｚを定めることができる。
【０１１８】
以上の第７および第８の構成例の増幅装置３００は、増幅器３４０の帰還抵抗の一部の基板電位を適切に設定することにより、増幅装置３００の出力信号全体の二次歪みを低減させることができることを説明した。これに代えて、増幅装置３００は、増幅器３４０帰還抵抗の一部の基板電位を固定電位とし、入力抵抗の基板電位を設定することにより、増幅装置３００の出力信号全体の二次歪みを低減させてもよい。このような増幅装置３００について、図１５を用いて説明する。
【０１１９】
図１５は、本実施形態に係る増幅装置３００の第９の構成例を示す。第９の構成例の増幅装置３００において、図１３および図１４に示された第７および第８の構成例の増幅装置３００の動作と略同一のものには同一の符号を付け、説明を省略する。図１５は、第２抵抗３２０および第３抵抗３３０が増幅器３４０の帰還抵抗として設けられ、第１抵抗３１０が入力抵抗として設けられる例を示す。
【０１２０】
第９の構成例の増幅装置３００において、第１抵抗３１０は、基準電位へと至る経路に接続される増幅器３４０の第２入力と基準電位との間に設けられ、基板電位設定部３５０は、出力信号の値および設定値に応じて当該第１抵抗３１０の基板電位を設定する。図１５の例において、第２入力は、増幅器３４０の反転入力端子である。また、第２抵抗３２０は、基板において増幅器３４０の出力から第２入力へと帰還する帰還経路上に設けられ、出力信号の値に定数を乗じた基板電位を入力する。また、第３抵抗３３０は、当該帰還経路に設けられ、基板電位が固定される。第３抵抗３３０は、一端が反転入力端子に接続され、他端が第２抵抗３２０の一端に接続されてよく、この場合、第２抵抗３２０の他端は出力端子３０４に接続されてよい。
【０１２１】
例えば、第１抵抗３１０は、基板電位設定部３５０により、係数ｚを出力信号Ｖｏｕｔにかけた基板電位ｚ・Ｖｏｕｔが設定される。そして、第１抵抗３１０の実効的な抵抗値が、入力抵抗Ｒ１の実効的な抵抗値Ｒｅｆｆ（Ｒ１）となる。また、第２抵抗３２０は、係数ｙ２を出力信号Ｖｏｕｔにかけた基板電位ｙ２・Ｖｏｕｔが基板電位として供給される。ここで、ｙ２は、第７の構成例の増幅装置３００の説明において算出されたｙ２＝１／（２・ｐ）でよい。
【０１２２】
また、第３抵抗３３０は、基準電位Ｖｓｓが基板電位として供給される。そして、第２抵抗３２０および第３抵抗３３０の実効的な抵抗値の和が、帰還抵抗Ｒ２の実効的な抵抗値Ｒｅｆｆ（Ｒ２）となる。即ち、図１５は、第３抵抗３３０の抵抗値がＲ２ａとなり、第２抵抗３２０の抵抗値がＲ２ｂとなる例を示す。
【０１２３】
第９の構成例の増幅装置３００の入出力特性は、このような入力抵抗Ｒ１および帰還抵抗Ｒ２を用いて、第７の構成例の増幅装置３００と同様の計算を実行することで、次式のように算出される。
（数２７）
Ｖｏｕｔ＝ｘ・Ｖｉｎ＋｛ｋ・ｘ（ｘ−１）ｚ＋Ｄｏｔｈｅｒ｝Ｖｉｎ２
＝ｘ・Ｖｉｎ＋｛Ｄｂｂｉａｓ（ｚ）＋Ｄｏｔｈｅｒ｝Ｖｉｎ２
【０１２４】
したがって、第９の構成例の増幅装置３００も、設定値ｚを用いて、Ｄｂｂｉａｓ（ｚ）の値を調整することができる。即ち、基板電位設定部３５０は、抵抗素子に起因する入出力特性の歪みＤｂｂｉａｓ（ｚ）が、Ｄｏｔｈｅｒを相殺するように第１抵抗３１０の基板電位を設定することで、増幅装置３００の出力信号全体の二次歪みを低減させることができる。基板電位設定部３５０は、直接算出した設定値ｚの値を用いてよい。これに代えて、基板電位設定部３５０は、設定値ｚを順次設定した結果に応じた二次歪みの結果から、設定値ｚの値を定めてもよい。
【０１２５】
第９の構成例の増幅装置３００において、Ｄｂｂｉａｓ（ｚ）＝ｋｘ（ｘ−１）ｚとなることから、第６の構成例の増幅装置３００と同様に、基板電位設定部３５０は、基板電位の設定値ｚの設定範囲を−Ｃから＋Ｃまでの範囲として、Ｄｏｔｈｅｒを示す線分と、Ｄｂｂｉａｓ（ｚ）のグラフが２点で交わる点に応じて、基板電位の設定値を定めてよい。これにより、増幅装置３００は、増幅装置３００の出力信号全体の二次歪みがより低減する設定値ｚを定めることができる。
【０１２６】
以上の本実施形態に係る増幅装置３００は、基板電位設定部３５０が、外部からの設定に応じて第１抵抗３１０の基板電位を設定することにより、増幅装置３００の出力信号全体の歪みを低減させることを説明した。なお、本実施形態において、基板電位設定部３５０がレジスタ３５２を有する例を説明したが、これに限定されるものではなく、基板電位設定部３５０は、設定値等を記憶する他のデバイスを有してよい。基板電位設定部３５０は、例えば、ＤＩＰスイッチ、可変抵抗を用いた基板電位設定回路等を有してよい。
【０１２７】
また、本実施形態に係る増幅装置３００は、基板電位を基準電位Ｖｓｓとし、当該基準電位Ｖｓｓとして、ＧＮＤ電位（＝０Ｖ）である例を説明したが、基準電位はこれに限定されるものではない。増幅装置３００は、入出力信号の基準電位および基板電位の基準電位を略一定の電圧としてよく、当該略一定の電圧は、０Ｖまたは０Ｖとは異なる値としてよい。これに代えて、増幅装置３００は、入出力信号の基準電位および基板電位の基準電位をそれぞれ別個独立に有してよく、それぞれが０Ｖまたは０Ｖとは異なる値としてよい。
【０１２８】
また、本実施形態に係る増幅装置３００は、入力抵抗および帰還抵抗を１または２つの抵抗で構成する例を説明したが、これに限定されるものではない。増幅装置３００は、入力抵抗および／または帰還抵抗を２以上の複数の抵抗を用いて構成し、基板電位設定部３５０が、複数の抵抗のうち１以上の抵抗の基板電位を外部からの設定に応じて設定してよい。
【０１２９】
また、本実施形態に係る増幅装置３００は、反転増幅回路および非反転増幅回路を構成する回路について、増幅装置３００の出力信号全体の歪みを低減させることを説明したが、これに限定されるものではない。増幅装置３００は、抵抗に起因する歪み成分と、増幅器３４０に起因する歪み成分とを相殺するように、入力抵抗および帰還抵抗の基板電位を調節するので、当該入力抵抗および帰還抵抗を有する回路構成であれば、同様に増幅装置３００の出力信号全体の歪みを低減させることができる。例えば、増幅装置３００は、差動増幅回路、加算回路、全差動増幅回路等の演算回路を構成する回路を有し、増幅装置３００の出力信号全体の歪みを低減させてよい。
【０１３０】
以上の本実施形態に係る増幅装置３００は、増幅装置３００の出力信号全体の歪みを低減させた増幅信号を出力することができる。そこで、当該増幅装置３００と、当該増幅装置３００から出力される出力信号を受け取って信号処理する信号処理装置と、を備える装置を構成してよい。これにより、信号処理装置は、歪みを低減させた増幅信号を処理することができるので、より精度の高い信号処理を実行することができる。
【０１３１】
なお、以上の本実施形態に係る増幅装置３００は、封止部材と、外部端子と、を更に備えてよい。封止部材は、基板に形成された回路素子を封止する。封止部材は、例えば、増幅器３４０、第１抵抗３１０、およびレジスタ３５２を封止する。また、封止部材は、第２抵抗３２０、第３抵抗３３０、および／または基板電位設定部３５０を封止してもよい。
また、外部端子は、基板電位設定部３５０に電気的に接続され、第１抵抗３１０の基板電位を外部から設定する場合に用いられる端子である。例えば、外部端子は、レジスタ３５２に電気的に接続され、レジスタ３５２に格納する設定値を外部から設定する場合に用いられる。外部端子は、一部が封止部材から露出し、当該露出した一部が外部の装置と電気的に接続されてよい。
【０１３２】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【０１３３】
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
【符号の説明】
【０１３４】
１０  基板、１２  Ｎウェル領域、１４  Ｐウェル領域、１６  電極、２０  絶縁層、１００  抵抗素子、１０２  電極、１０４  電極、２００  増幅装置、２１０  入力抵抗、２２０  帰還抵抗、２３０  増幅器、２４０  基板電位設定部、３００  増幅装置、３０２  入力端子、３０４  出力端子、３１０  第１抵抗、３２０  第２抵抗、３３０  第３抵抗、３４０  増幅器、３５０  基板電位設定部、３５２  レジスタ
【図１】
2017038135.tif 000008
【図２】
2017038135.tif 000009
【図３】
2017038135.tif 000010
【図４】
2017038135.tif 000011
【図５】
2017038135.tif 000012
【図６】
2017038135.tif 000013
【図７】
2017038135.tif 000014
【図８】
2017038135.tif 000015
【図９】
2017038135.tif 000016
【図１０】
2017038135.tif 000017
【図１１】
2017038135.tif 000018
【図１２】
2017038135.tif 000019
【図１３】
2017038135.tif 000020
【図１４】
2017038135.tif 000021
【図１５】
2017038135.tif 000022